半導体層を構成するGaN窒化ガリウムを有する半導体装置の製造方法であって、GaNを有する窒化物の層の上に、マイクロ波プラズマを用いて、SiO2膜およびAl2O3膜からなる群のうちの少なくとも一つの膜を形成し、形成した膜をゲート絶縁膜の少なくとも一部とするゲート絶縁膜形成工程を備える、半導体装置の製造方法。前記ゲート絶縁膜形成工程は、マイクロ波プラズマを用いたプラズマCVD処理を備える、請求項1に記載の半導体装置の製造方法。前記ゲート絶縁膜形成工程は、マイクロ波プラズマを用いたプラズマALD処理を備える、請求項1または2に記載の半導体装置の製造方法。前記ゲート絶縁膜形成工程は、SiO2膜およびAl2O3膜を積層した膜を形成する工程である、請求項1~3のいずれかに記載の半導体装置の製造方法。前記ゲート絶縁膜形成工程は、前記窒化物の層の上に、Al2O3膜を形成し、形成した前記Al2O3膜の上に、SiO2膜を形成してゲート絶縁膜とする工程である、請求項4に記載の半導体装置の製造方法。前記ゲート絶縁膜形成工程は、熱ALD処理によってAl2O3膜を形成し、プラズマCVD処理によってSiO2膜を形成する工程である、請求項4または5に記載の半導体装置の製造方法。前記ゲート絶縁膜形成工程は、前記窒化物の層の上に、熱ALD処理によってAl2O3膜を形成し、形成したAl2O3膜に所定の時間ラジカル酸化処理を行い、ラジカル酸化処理を行った後にAl2O3膜の上にプラズマCVD処理によってSiO2膜を形成してゲート絶縁膜とする工程である、請求項4~6のいずれかに記載の半導体装置の製造方法。前記ゲート絶縁膜形成工程は、SiO2膜またはAl2O3膜のいずれか一方の膜を形成してゲート絶縁膜とする工程であって、プラズマCVD処理およびプラズマALD処理の双方を用いて、前記いずれか一方の膜を形成する工程を含む、請求項1に記載の半導体装置の製造方法。前記ゲート絶縁膜形成工程は、SiO2膜を形成してゲート絶縁膜とする工程であって、前記窒化物の層の上に、前記プラズマALD処理によって第一のSiO2膜を形成し、前記プラズマALD処理によって形成された前記第一のSiO2膜の上に、前記プラズマCVD処理によって第二のSiO2膜を形成し、前記第一のSiO2膜および前記第二のSiO2膜をゲート絶縁膜とする工程である、請求項8に記載の半導体装置の製造方法。前記ゲート絶縁膜形成工程は、窒素酸化物NOxを含むガスを供給して処理する工程を含む、請求項1~9のいずれかに記載の半導体装置の製造方法。前記プラズマALD処理は、BTBASbis-tertiaryl-buthyl-amino-silaneを含む成膜ガスを前記窒化物の層の上に供給する工程を含む、請求項3、8、9のいずれかに記載の半導体装置の製造方法。前記ゲート絶縁膜形成工程は、前記プラズマALD処理と前記プラズマCVD処理とを連続して行う工程を備える、請求項3、8、9のいずれかに記載の半導体装置の製造方法。前記ゲート絶縁膜形成工程は、周波数2.45GHzのマイクロ波を発生させて、前記マイクロ波プラズマを生成させる、請求項1~12のいずれかに記載の半導体装置の製造方法。前記ゲート絶縁膜形成工程は、ラジアルラインスロットアンテナRLSAを用いて、前記マイクロ波プラズマを生成させる、請求項1~13のいずれかに記載の半導体装置の製造方法。前記窒化物層形成工程は、ヘテロ接合を有する窒化物の層を形成する工程を含む、請求項1~14のいずれかに記載の半導体装置の製造方法。前記窒化物層形成工程は、GaN層とAlGaN窒化アルミニウムガリウム層とから構成される窒化物の層を形成する工程を含む、請求項15に記載の半導体装置の製造方法。半導体層を構成するGaNを有する半導体装置であって、半導体層を構成するGaNを有する窒化物の層と、前記窒化物の層の上に形成されるゲート絶縁膜とを備え、前記ゲート絶縁膜は、マイクロ波プラズマを用いて形成されたSiO2膜およびマイクロ波プラズマを用いて形成されたAl2O3膜からなる群のうちの少なくとも一つの膜を含む、半導体装置。前記窒化物の層は、GaN層とAlGaN層とから構成される、請求項17に記載の半導体装置。上記した特許文献1においては、二層構造のゲート絶縁膜の一層を構成するSiN窒化シリコンのようなシリコン窒化膜を精度よく形成する必要がある。このような窒素を含むシリコン窒化膜を、上記した特性を確保しながら適切に形成するのは、非常に困難である。また、特許文献2に示すゲート絶縁膜の場合、シリコンを含まない膜として、具体的には、AlN等が用いられている。しかし、このようなAlN等の膜については、要求される高い絶縁破壊電圧等の観点からすると、必ずしもGaN系の窒化物半導体素子のゲート絶縁膜として適切ではない場合がある。ここで、GaN系の半導体装置において、大きなバンドギャップを有する材料として、シリコン酸化膜SiO2膜がある。このシリコン酸化膜については、ECRElectronCycrotronResonance:電子サイクロトロン共鳴装置を用いて発生させたプラズマを用いたCVDChemicalVaporDeposition処理や、平行平板型装置等に代表されるCCPCapacitivelyCoupledPlasma:容量結合プラズマを利用したCVD処理によって、GaNの上層側に形成することが考えられる。そして、このようにしてGaN層の上層側に形成されたシリコン酸化膜を、ゲート絶縁膜として用いることも考えられる。しかし、上記した平行平板型装置等を用いたプラズマについては、被処理試料の表面が電子温度の比較的高いプラズマに曝されてしまうので、被処理側となるGaN層の表面が、CVD処理により、チャージングダメージ等の電気的ストレスやイオン照射等による物理的なダメージを受けてしまうおそれがある。そうすると、例えば、電界効果における電子移動度の低下等を引き起こし、結果として、GaN系の半導体装置としての特性が劣化してしまうことになる。この発明の目的は、特性の良好な半導体装置を製造することができる半導体装置の製造方法を提供することである。この発明の他の目的は、特性の良好な半導体装置を提供することである。この発明に係る半導体装置の製造方法は、半導体層を構成するGaN窒化ガリウムを有する半導体装置の製造方法であって、GaNを有する窒化物の層の上に、マイクロ波プラズマを用いて、SiO2膜およびAl2O3膜からなる群のうちの少なくとも一つの膜を形成し、形成した膜をゲート絶縁膜の少なくとも一部とするゲート絶縁膜形成工程を備える。このように構成することにより、半導体装置において、GaN層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理することができるため、下地層となるGaNを有する窒化物の層に対するチャージングダメージ等を大きく低減することができる。また、マイクロ波プラズマを用いて形成されるSiO2膜およびマイクロ波プラズマを用いて形成されるAl2O3膜からなる群のうちの少なくとも一つの膜を、ゲート絶縁膜の少なくとも一部としているため、ゲート絶縁膜としての特性も、向上させることができる。したがって、特性の良好な半導体装置を製造することができる。好ましくは、ゲート絶縁膜形成工程は、マイクロ波プラズマを用いたプラズマCVD処理を備える。また、ゲート絶縁膜形成工程は、マイクロ波プラズマを用いたプラズマALDAtomicLayerDeposition処理を備える構成であってもよい。さらに好ましくは、ゲート絶縁膜形成工程は、SiO2膜およびAl2O3膜を積層した膜を形成する工程である。さらに好ましい一実施形態としては、ゲート絶縁膜形成工程は、窒化物の層の上に、Al2O3膜を形成し、形成したAl2O3膜の上に、SiO2膜を形成してゲート絶縁膜とする工程である。また、ゲート絶縁膜形成工程は、熱ALD処理によってAl2O3膜を形成し、プラズマCVD処理によってSiO2膜を形成する工程であってもよい。さらに好ましくは、ゲート絶縁膜形成工程は、SiO2膜またはAl2O3膜のいずれか一方の膜を形成してゲート絶縁膜とする工程であって、プラズマCVD処理およびプラズマALD処理の双方を用いて、いずれか一方の膜を形成する工程を含むよう構成してもよい。また、ゲート絶縁膜形成工程は、窒化物の層の上に、熱ALD処理によってAl2O3膜を形成し、形成したAl2O3膜に所定の時間ラジカル酸化処理を行い、ラジカル酸化処理を行った後にAl2O3膜の上にプラズマCVD処理によってSiO2膜を形成してゲート絶縁膜とする工程としてもよい。また、ゲート絶縁膜形成工程は、SiO2膜を形成してゲート絶縁膜とする工程であって、窒化物の層の上に、プラズマALD処理によって第一のSiO2膜を形成し、プラズマALD処理によって形成された第一のSiO2膜の上に、プラズマCVD処理によって第二のSiO2膜を形成して、第一のSiO2膜および第二のSiO2膜をゲート絶縁膜とする工程であってもよい。ここで、ゲート絶縁膜形成工程は、窒素原子を含むガスを供給して処理する工程を含むことが好ましい。さらに好ましい一実施形態としては、プラズマALD処理は、BTBASbis-tertiaryl-buthyl-amino-silaneを含む成膜ガスを窒化物の層の上に供給する工程を含む。なお、ゲート絶縁膜形成工程は、プラズマALD処理とプラズマCVD処理とを連続して行う工程を備えることが好ましい。好ましい一実施形態として、ゲート絶縁膜形成工程は、周波数2.45GHzのマイクロ波を発生させて、マイクロ波プラズマを生成させる。さらに好ましくは、ゲート絶縁膜形成工程は、ラジアルラインスロットアンテナRLSAを用いて、マイクロ波プラズマを生成させる。また、窒化物層形成工程は、ヘテロ接合を有する窒化物の層を形成する工程を含む。さらに好ましくは、窒化物層形成工程は、GaN層とAlGaN窒化アルミニウムガリウム層とから構成される窒化物の層を形成する工程を含む。この発明の他の局面においては、半導体装置は、半導体層を構成するGaNを有する半導体装置であって、半導体層を構成するGaNを有する窒化物の層と、窒化物の層の上に形成されるゲート絶縁膜とを備える。ここで、ゲート絶縁膜は、マイクロ波プラズマを用いて形成されたSiO2膜およびマイクロ波プラズマを用いて形成されたAl2O3膜からなる群のうちの少なくとも一つの膜を含む。このような半導体装置は、GaN層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理されているため、下地層となるGaNを有する窒化物の層に対するチャージングダメージ等が大きく低減されている。また、マイクロ波プラズマを用いて形成されるSiO2膜およびマイクロ波プラズマを用いて形成されるAl2O3膜からなる群のうちの少なくとも一つの膜を、ゲート絶縁膜の少なくとも一部としている。したがって、特性が良好である。窒化物の層は、GaN層とAlGaN層とから構成されることが好ましい。このような半導体装置の製造方法によると、半導体装置において、GaN層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理することができるため、下地層となるGaNを有する窒化物の層に対するチャージングダメージ等を大きく低減することができる。また、マイクロ波プラズマを用いて形成されるSiO2膜およびマイクロ波プラズマを用いて形成されるAl2O3膜からなる群のうちの少なくとも一つの膜を、ゲート絶縁膜の少なくとも一部としているため、ゲート絶縁膜としての特性も、向上させることができる。したがって、特性の良好な半導体装置を製造することができる。また、このような半導体装置は、GaN層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理されているため、下地層となるGaNを有する窒化物の層に対するチャージングダメージ等が大きく低減されている。また、マイクロ波プラズマを用いて形成されるSiO2膜およびマイクロ波プラズマを用いて形成されるAl2O3膜からなる群のうちの少なくとも一つの膜を、ゲート絶縁膜の少なくとも一部としている。したがって、特性が良好である。以下、この発明の実施の形態を、図面を参照して説明する。まず、この発明の一実施形態に係るGaN系の半導体装置の製造方法に用いられるプラズマ処理装置の構成および動作について説明する。図1は、この発明の一実施形態に係るGaN系の半導体装置の製造方法に用いられるプラズマ処理装置の要部を示す概略断面図である。また、図2は、図1に示すプラズマ処理装置に含まれるスロットアンテナ板を下方側、すなわち、図1中の矢印IIの方向から見た図である。なお、図1において、理解の容易の観点から、部材の一部のハッチングを省略している。図1および図2を参照して、プラズマ処理装置31は、その内部で被処理基板Wにプラズマ処理を行う処理容器32と、処理容器32内にプラズマ励起用のガスやプラズマCVD処理に用いられる材料ガス、後述する原子層堆積法ALD法の処理における成膜ガス等を供給するガス供給部33と、その上で被処理基板Wを支持する円板状の支持台34と、マイクロ波を用い、処理容器32内にプラズマを発生させるプラズマ発生機構39と、プラズマ処理装置31全体の動作を制御する制御部図示せずとを備える。制御部は、ガス供給部33におけるガス流量、処理容器32内の圧力等、プラズマ処理装置31全体の制御を行う。処理容器32は、支持台34の下方側に位置する底部41と、底部41の外周から上方向に延びる側壁42とを含む。側壁42は、略円筒状である。処理容器32の底部41には、その一部を貫通するように排気用の排気孔43が設けられている。処理容器32の上部側は開口しており、処理容器32の上部側に配置される蓋部44、後述する誘電体窓36、および誘電体窓36と蓋部44との間に介在するシール部材としてのOリング45によって、処理容器32は密封可能に構成されている。ガス供給部33は、被処理基板Wの中央に向かってガスを吹付ける第一のガス供給部46と、被処理基板Wの周辺側からガスを吹付ける第二のガス供給部47とを含む。第一のガス供給部46においてガスを供給するガス供給孔30は、誘電体窓36の径方向中央であって、支持台34と対向する対向面となる誘電体窓36の下面48よりも誘電体窓36の内方側に後退した位置に設けられている。第一のガス供給部46は、第一のガス供給部46に接続されたガス供給系49により流量等を調整しながらプラズマ励起用の不活性ガスや材料ガス、成膜ガス等を供給する。第二のガス供給部47は、側壁42の上部側の一部において、処理容器32内にプラズマ励起用のガスや材料ガス、成膜ガス等を供給する複数のガス供給孔50を設けることにより形成されている。複数のガス供給孔50は、周方向に等間隔に設けられている。第一のガス供給部46および第二のガス供給部47には、同じガス供給源から同じ種類のプラズマ励起用の不活性ガスや材料ガス、成膜ガス等が供給される。なお、要求や制御内容に応じて、第一のガス供給部46および第二のガス供給部47から別のガスを供給することもでき、それらの流量比等を調整することもできる。支持台34には、RFradiofrequencyバイアス用の高周波電源58がマッチングユニット59を介して支持台34内の電極61に電気的に接続されている。この高周波電源58は、例えば、13.56MHzの高周波を所定の電力バイアスパワーで出力可能である。マッチングユニット59は、高周波電源58側のインピーダンスと、主に電極61、プラズマ、処理容器32といった負荷側のインピーダンスとの間で整合をとるための整合器を収容しており、この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。支持台34は、静電チャック図示せずによりその上に被処理基板Wを支持可能である。また、支持台34は、加熱のためのヒータ図示せず等を備え、支持台34の内部に設けられた温度調整機構29により所望の温度に設定可能である。支持台34は、底部41の下方側から垂直上方に延びる絶縁性の筒状支持部51に支持されている。上記した排気孔43は、筒状支持部51の外周に沿って処理容器32の底部41の一部を貫通するように設けられている。環状の排気孔43の下方側には排気管図示せずを介して排気装置図示せずが接続されている。排気装置は、ターボ分子ポンプなどの真空ポンプを有している。排気装置により、処理容器32内を所定の圧力まで減圧することができる。プラズマ発生機構39は、処理容器32の上部および外部に設けられており、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器35と、支持台34と対向する位置に配置され、マイクロ波発生器35により発生させたマイクロ波を処理容器32内に導入する誘電体窓36と、複数のスロット40図2参照が設けられており、誘電体窓36の上方側に配置され、マイクロ波を誘電体窓36に放射するスロットアンテナ板37と、スロットアンテナ板37の上方側に配置され、後述する同軸導波管56により導入されたマイクロ波を径方向に伝播する誘電体部材38とを含む。マッチング機構53を有するマイクロ波発生器35は、導波管55およびモード変換器54を介して、マイクロ波を導入する同軸導波管56の上部に接続されている。例えば、マイクロ波発生器35で発生させたTEモードのマイクロ波は、導波管55を通り、モード変換器54によりTEMモードへ変換され、同軸導波管56を伝播する。マイクロ波発生器35において発生させるマイクロ波の周波数としては、例えば、2.45GHzが選択される。誘電体窓36は、略円板状であって、誘電体で構成されている。誘電体窓36の下面48の一部には、導入されたマイクロ波による定在波の発生を容易にするためのテーパ状に凹んだ環状の凹部57が設けられている。この凹部57により、誘電体窓36の下部側にマイクロ波によるプラズマを効率的に生成することができる。なお、誘電体窓36の具体的な材質としては、石英やアルミナ等が挙げられる。スロットアンテナ板37は、薄板状であって、円板状である。複数の長孔状のスロット40については、図2に示すように、一対のスロット40が略ハの字状に直交するように設けられており、一対をなしたスロット40が周方向に所定の間隔を開けて設けられている。また、径方向においても、複数の一対のスロット40が所定の間隔を開けて設けられている。マイクロ波発生器35により発生させたマイクロ波は、同軸導波管56を通って、誘電体部材38に伝播される。マイクロ波は、その内部に冷媒等を循環させる循環路60を有し、誘電体部材38等の温度調整を行なう冷却ジャケット52とスロットアンテナ板37に挟まれた誘電体部材38の内部を径方向外側に向かって放射状に広がり、スロットアンテナ板37に設けられた複数のスロット40から誘電体窓36に放射される。誘電体窓36を透過したマイクロ波は、誘電体窓36の直下に電界を生じさせ、処理容器32内にプラズマを生成させる。すなわち、プラズマ処理装置31において処理に供されるマイクロ波プラズマは、上記した構成の冷却ジャケット52、スロットアンテナ板37および誘電体部材38からなるラジアルラインスロットアンテナRLSA:RadialLineSlotAntennaから放射されるマイクロ波により処理容器32内に生成される。なお、以下の説明においては、このようにして生成されたプラズマを、RLSAプラズマという場合がある。図3は、プラズマ処理装置31においてプラズマを発生させた際の処理容器32内における誘電体窓36の下面48からの距離とプラズマの電子温度との関係を示すグラフである。図4は、プラズマ処理装置31においてプラズマを発生させた際の処理容器32内における誘電体窓36の下面48からの距離とプラズマの電子密度との関係を示すグラフである。図3および図4を参照して、誘電体窓36の直下の領域、具体的には、図3に一点鎖線で示すおおよそ10mm程度までの領域26は、いわゆるプラズマ生成領域と呼ばれる。この領域26においては、電子温度が高く、電子密度が1×1012cm-3よりも大きい。一方、二点鎖線で示す10mmを越える領域27は、プラズマ拡散領域と呼ばれる。この領域27においては、電子温度が1.0~1.3eV程度、少なくとも1.5eVよりも低く、電子密度が1×1012cm-3程度、少なくとも1×1011cm-3よりも高い。後述する被処理基板Wに対するプラズマ処理は、例えば、このようなプラズマ拡散領域で行われる。すなわち、プラズマ処理は、被処理基板Wの表面近傍において、プラズマの電子温度が1.5eVよりも低く、かつプラズマの電子密度が1×1011cm-3よりも高いマイクロ波プラズマを用いることが望ましい。なお、このようなプラズマ処理装置31によれば、高圧条件、具体的には、例えば、処理容器32内の圧力を50mTorr以上としたRLSAプラズマにおいて、高い電子密度および低い電子温度を実現することができる。すなわち、処理容器32内の圧力を高くしたRLSAプラズマによれば、比較的低い電子温度および比較的高い電子密度でプラズマ処理を行うことができる。なお、上記した構成のプラズマ処理装置31は、プラズマによるALD処理装置、プラズマCVD装置、およびプラズマエッチング装置としても適用可能である。すなわち、例えば、エッチングガスおよびプラズマ励起用のガスをガス供給部から供給し、エッチングにおける好適な所定の条件とすることにより、被処理基板Wに対するエッチングを行うことができる。次に、上記したプラズマ処理装置31を用いて製造されるGaN系の半導体装置の製造方法について説明する。図5は、この発明の一実施形態に係る半導体装置の製造方法のうち、代表的な工程を示すフローチャートである。図6、図7、図8、図9、図10、図11、図12、図13、および図14は、この発明の一実施形態に係る半導体装置の製造方法において、代表的な製造工程における半導体装置材料または半導体装置の一部を示す概略断面図である。なお、図6~図14において、理解の容易の観点から、部材の一部のハッチングを省略している。まず、図5および図6を参照して、ベースとなるSiシリコンやサファイヤ等で構成される基板12上に、GaN層13、およびAlGaN層14が順次形成された半導体装置材料11を準備する。ここで、GaN層13およびAlGaN層14の接合については、ヘテロ接合となる。このような半導体装置材料11から構成される半導体装置は、AlGaN/GaNのハイブリッドMOS-HFETMetalOxideSemiconductor-HeterojunctionFieldEffectTransistor:ヘテロ接合電界効果トランジスタとも呼ばれる。このGaN層13およびAlGaN層14を接合して半導体層を形成する工程が、基板上に、GaNを有する窒化物の層を形成する窒化物層形成工程である。次に、準備した半導体装置材料11の上、すなわち、最上層となるAlGaN層14の上層に、フィールド酸化膜15となるシリコン酸化膜SiO2を形成する図5A。この場合、フィールド酸化膜15の膜厚については、例えば、300nmが選択される。ここでいう膜厚は、具体的には、フィールド酸化膜15の下側の面16aと上側の面16bとの間の膜厚方向、すなわち、図6における紙面上下方向で示す間隔A1で示されるものである。なお、このようなフィールド酸化膜15の形成については、例えば、常圧下におけるCVD処理により形成される。このようにして形成されたフィールド酸化膜15については、膜質向上の観点から、800°Cの温度でのアニール処理が約30分行われる。次に、図7を参照して、フォトリソグラフィにおけるパターニングを行って、フィールド酸化膜15の上にレジスト層17を形成する図5B。レジスト層17の材料としては、例えば、OFPR800LBが用いられる。次に、図8を参照して、形成したレジスト層17をマスクとして、フィールド酸化膜15のエッチングを行う図5C。この場合のエッチングは、いわゆるドライエッチングである。エッチングガスとしては、例えば、C5F8ガスおよびO2ガスの混合ガスを用いる。次に、図9を参照して、形成したレジスト層17をマスクとして、引き続いて半導体層となるAlGaN層14およびGaN層13のエッチングを行う図5D。このようにして、後にゲート電極を形成するための開口部18を形成する。この場合のエッチングも、いわゆるドライエッチングである。エッチングガスとしては、例えば、HBrガスを用いる。ここで、AlGaN層14については、膜厚方向に貫通するようにエッチングを行い、GaN層13については、上層側、すなわち、AlGaN層14側の膜厚方向の一部を削るようにしてエッチングを行う。GaN層13のエッチング深さについては、おおよそ10nm程度とすることが好ましい。すなわち、図9中、開口部18においてGaN層13の上側に露出した面16cとAlGaN層14の下側の面16dとの間の膜厚方向の間隔A2は、約10nmである。また、このようにエッチングを行った後、酸素O2ガスによるアッシング灰化処理を行う。なお、このエッチング後において、AlGaN層14は、一方が後にソース領域となる紙面左側のAlGaN層14aと、他方が後にドレイン領域となる紙面右側のAlGaN層14bとに分離されることになる。次に、図10を参照して、形成したレジスト層17の除去を行う図5E。レジスト層17の除去については、例えば、上記した材料から構成されるレジスト層17に対して、SPMSulfuricacidHydrogenPeroxideMixtureによる洗浄等を行う。次に、図11に示すように、露出した面となるフィールド酸化膜15の上側の面16eおよび開口部18の表面、具体的には、開口部18において、GaN層13の上側に露出した面16cおよび開口部18における側壁の面16fを覆うようにして、ゲート絶縁膜19を形成する図5F。なお、ゲート絶縁膜19の形成の前段階においては、上記した露出された面16c、16e、16fの洗浄を行うと良い。ゲート絶縁膜19の形成については、上記したプラズマ処理装置31を使用し、マイクロ波プラズマを用いたプラズマCVD処理により行う。具体的には、以下のようにして行う。図1~図2を再び参照して、まず、処理容器32内に配置された支持台34上に被処理基板Wとしての半導体装置材料11を静電チャックにより支持させる。次に、所定のバイアス電力をかけながら、Heガス、Arガス、Xeガス、Krガス等の不活性ガスをプラズマ励起用のガスとしてガス供給部33から供給する。ここで、プラズマ処理に適当な圧力となるよう処理容器32内の圧力を制御する。また、支持台34の内部に設けられている温度調整機構29を用いて、支持台34上に支持された被処理基板Wの温度を400°Cとする。このような状態で、処理容器32内にマイクロ波プラズマを生成させる。そうすると、支持台34を含む領域が、プラズマ拡散領域となる。次に、プラズマCVD処理を行うための材料ガスを供給する。材料ガスの供給は、ガス供給部33を用いて行う。この場合、プラズマ励起用の不活性ガスに混合するような形で、材料ガスを供給する。このようにして、マイクロ波プラズマによるプラズマCVD処理が行われる。ここで、ゲート絶縁膜19としては、SiO2膜から構成される膜を形成する。具体的には、材料ガスとしてシリコン原子や酸素原子を含むガスを供給して行う。その後、図12に示すように、開口部18において、ゲート絶縁膜19を覆うようにして、ゲート電極20を形成する図5G。ゲート電極20の材質としては、例えば、TaN窒化タンタルが用いられる。ゲート電極20の形成については、まず、対向ターゲット式スパッタ法により、上記したTaNの層を、上側に露出した面、具体的には、ゲート絶縁膜の上側の面16g、開口部18における側壁の面16h、および開口部18における底壁の面16iを覆うように形成する。その後、その上層にレジスト層図示せずを形成した後、フォトリソグラフィ等によるパターニングを行う。その後、エッチャントを用いて、レジスト層をマスクとしてウェットエッチングを行う。このようにして、開口部18に相当する位置に形成したTaNの層が残存するようにしてゲート電極20を形成する。なお、この場合のエッチャントとしては、例えば、HFフッ酸とHNO3硝酸とCH3COOH酢酸との混合液であって、それらの比率が、HF:HNO3:CH3COOH=1:1:40のものがある。次に、図13に示すように、後述するオーミック電極を形成するための開口部21a、21bを形成する図5H。開口部21a、21bの形成については、LAL800によるウェットエッチングにより行う。この場合のエッチングは、フィールド酸化膜15上に形成されたゲート絶縁膜19aおよびフィールド酸化膜15の所定の箇所を削るようにして行われる。この場合、AlGaN層14の上側の面16i、16jが露出する程度にまでエッチングを行い、開口部21a、21bを形成する。次に、図14に示すように、形成した開口部21a、21bに、オーミック電極22a、22bを形成する図5I。オーミック電極22a、22bの形成については、形成した開口部21a、21bを、導電性を有する材料で埋めるようにして行う。具体的には、まず、上記したゲート電極20の形成と同様に、対向ターゲット式スパッタ法により、TaNの層を形成する。その後、蒸着法により、Alアルミニウムの層を300nm程度形成する。そして、フォトリソグラフィによるパターニングを行って、ウェットエッチングを行う。エッチャントとしては、Alのエッチングの場合、例えば、H2PO3リン酸とHNO3硝酸とCH3COOH酢酸とH2O水との混合液であって、それらの比率が、H2PO3:HNO3:CH3COOH:H2O=16:1:2:1となるように混合したものを用いる。また、TaNのエッチングの場合、例えば、上記したゲート電極の形成時に使用したものと同じもの、すなわち、HFフッ酸とHNO3硝酸とCH3COOH酢酸との混合液であって、それらの比率が、HF:HNO3:CH3COOH=1:1:40のものを用いる。このようにして、この発明の一実施形態に係るGaN系の半導体装置23aを製造する。なお、ゲート電極20の紙面左右両側に形成されるオーミック電極22a、22bのうち、ゲート電極20との紙面左右方向の間隔を比較的短くして紙面左側に設けられるオーミック電極22aが、ソース電極となり、その下層側のAlGaN層14aが、ソース領域となる。一方、ゲート電極20との紙面左右方向の間隔を比較的長くして紙面右側に設けられるオーミック電極22bが、ドレイン電極となり、その下層側のAlGaN層14bが、ドレイン領域となる。このような半導体装置の製造方法によれば、GaN系の半導体装置において、GaN層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理することができるため、下地層となるGaNを有する窒化物の層に対するチャージングダメージ等の電気的ストレスやイオン照射等による物理的なダメージを大きく低減することができる。また、マイクロ波プラズマを用いて形成されるSiO2膜を、ゲート絶縁膜としているため、ゲート絶縁膜としての特性も、向上させることができる。したがって、特性の良好な半導体装置を製造することができる。なお、特性の良好な半導体装置の評価については、後述する。また、この発明の一実施形態に係るGaN系の半導体装置は、半導体層を構成するGaNを有する半導体装置であって、半導体層を構成するGaNを有する窒化物の層と、窒化物の層の上に形成されるゲート絶縁膜とを備える。ここで、ゲート絶縁膜は、マイクロ波プラズマを用いて形成されたSiO2膜を含む。このようなGaN系の半導体装置は、GaN層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しているため、電子温度が比較的低いプラズマで処理されているため、下地層となるGaNを有する窒化物の層に対するチャージングダメージ等が大きく低減されている。また、マイクロ波プラズマを用いて形成されるSiO2膜を、ゲート絶縁膜としている。したがって、特性が良好である。なお、上記の実施の形態において、マイクロ波プラズマを用いたCVD処理を行う際に、材料ガスとして、窒素酸化物NOxを含むガスを供給することが好ましい。こうすることにより、形成されるSiO2膜の膜中に微量の窒素N原子を含有させることができる。このような微量の窒素原子は、GaN層からのGaのSiO2膜中への拡散を抑制することができる。したがって、さらなる膜質の向上を図ることができる。また、上記の実施の形態においては、マイクロ波プラズマを用いたCVD処理を行って、ゲート絶縁膜となるSiO2膜を成膜することとしたが、これに限らず、マイクロ波プラズマを用いて、ALD法により、ゲート絶縁膜となるSiO2膜を成膜することとしてもよい。すなわち、マイクロ波プラズマを用いたALD処理により、SiO2膜を形成することとしてもよい。図15は、この発明の他の実施形態に係る半導体装置の製造方法において、ゲート絶縁膜を形成する際の代表的な工程を示すフローチャートである。図15に示すフローチャートは、図5に示すフローチャートにおけるゲート絶縁膜形成工程Fに相当するものであり、この発明の他の実施形態に係る半導体装置の製造方法においては、その他の工程、すなわち、図5A~図5E、および図5G~図5Iの工程については同じ工程であるため、その説明を省略する。図15を参照して、ゲート絶縁膜を形成するに際して、上記したプラズマ処理装置31を用いて、マイクロ波プラズマによるALD処理により行う。ALD処理については、まず、被処理基板Wとなる開口部等が形成された半導体装置材料11に対し、成膜ガスを供給する図15J。この場合、ガス供給部33から成膜ガスを供給する。成膜ガスによって原子層を数層程度吸着させた後に、成膜ガスの排気となる第一の排気を行う図15K。成膜ガスの排気が終了すれば、プラズマ励起用のガスを供給する図15L。その後、発生させたマイクロ波プラズマにより、吸着させた原子層に対するプラズマ処理を行う。このようにして、原子層数層程度のSiO2の成膜を行う。その後、プラズマ励起用のガスの排気となる第二の排気を行う図15M。この図15J~図15Mで示すガス吸着工程、第一の排気工程、プラズマ処理工程、および第二の排気工程を1サイクルとして、このサイクルを数回行い、所望の膜厚のSiO2膜を得る。このようにして得られたSiO2膜、すなわち、マイクロ波プラズマを用いたALD法によって形成されたSiO2膜は、マイクロ波プラズマを用いたCVD法によって形成されたSiO2膜よりも緻密な膜とすることができ、半導体装置に求められる特性として、いわゆるリーク特性を向上させることができる。すなわち、マイクロ波プラズマを用いたALD処理については、膜質をさらに向上させることができる。なお、上記したALD処理によりSiO2膜を形成するに際し、用いる成膜ガスとしては、N窒素を含有するシリコン酸化膜材料であるアミノシラン系ALD成膜材料を用いることが好ましい。このような成膜ガスについては、SiO2膜中に微量のNを含有させることができる。この微量のNの存在により、ゲート絶縁膜となるSiO2膜中へのGaN層からのGaの拡散を抑制することができる。具体的な成膜ガスとしては、例えば、BTBASbis-tertiaryl-buthyl-amino-silaneを含む成膜ガスが挙げられる。また、上記の実施の形態においては、ゲート絶縁膜として、SiO2膜を形成することとしたが、SiO2膜に限らず、例えば、Al2O3アルミナ膜を形成することとしてもよい。すなわち、ゲート絶縁膜形成工程においては、SiO2膜およびAl2O3膜からなる群のうちの少なくとも一つの膜を形成すればよい。すなわち、この発明の一実施形態に係る半導体装置の製造方法は、半導体層を構成するGaN窒化ガリウムを有する半導体装置の製造方法であって、GaNを有する窒化物の層の上に、マイクロ波プラズマを用いて、SiO2膜およびAl2O3膜からなる群のうちの少なくとも一つの膜を形成し、形成した膜をゲート絶縁膜とするゲート絶縁膜形成工程を備える。また、この発明の一実施形態に係る半導体装置は、半導体層を構成するGaNを有する半導体装置であって、半導体層を構成するGaNを有する窒化物の層と、窒化物の層の上に形成されるゲート絶縁膜とを備える。ここで、ゲート絶縁膜は、マイクロ波プラズマを用いて形成されたSiO2膜およびマイクロ波プラズマを用いて形成されたAl2O3膜からなる群のうちの少なくとも一つの膜を含む。ここで、このようなGaN系の半導体装置において好適なゲート絶縁膜の材料について考えてみると、以下の通りである。GaN系の半導体装置においてゲート絶縁膜として用いられる材料としては、上記したSiO2、およびAl2O3に加え、Si3N4等のSiNx、AlN、Ga2O3等のGaOx、Gd2O3、MgO、Sc2O3、HfO2、ZrO2等が挙げられる。上記したように、GaN系の半導体装置において用いられるゲート絶縁膜については、伝導帯側のバンドオフセットΔEcが大きいことが望まれる。また、いわゆる絶縁破壊電圧の値についても、高いことが望ましい。ここで、Si3N4、Ga2O3、HfO2、およびZrO2については、それぞれのΔEcの値が、1.3eV、0.46eV、1.09eV、および1.1eVとの報告があり、それぞれ比較的小さいものである。また、Ga2O3、Gd2O3、MgO、Sc2O3については、それぞれの絶縁破壊電圧の値が、2.8MV/cm、0.1または3MV/cm、1.2MV/cm、および0.7MV/cmとの報告があり、それぞれ比較的小さいものである。AlNについては、結晶クリスタル状態における絶縁破壊電圧の値が、15MV/cm未満程度と比較的大きいが、非晶質アモルファス状態における絶縁破壊電圧の値が、1.4MV/cm程度と比較的小さい。従って、SiO2およびAl2O3が、GaN系の半導体装置におけるゲート絶縁膜の材料として好適である。すなわち、上記した製造方法においては、ゲート絶縁膜としてSiO2から構成される膜を形成することとしたが、SiO2をAl2O3に置き換え、Al2O3から構成される膜をゲート絶縁膜として製造することにしてもよい。なお、形成するゲート絶縁膜において、上記したSiO2膜およびAl2O3膜を積層して二層構造として、ゲート絶縁膜を構成することにしてもよい。図16は、この場合におけるGaN系半導体装置の概略断面図であり、図14に示す断面に相当する。図16において、図14と同様の構成の部材については、図14と同じ符号を付して、その説明を省略する。図16を参照して、この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置23bは、半導体層となるGaN層13とゲート電極20との間からフィールド酸化膜15とゲート電極20との間にかけて、ゲート絶縁膜19bを備える構成である。ゲート絶縁膜19bは、開口部18付近における紙面上下方向において、半導体層となるGaN層13、AlGaN層14a、14b側に設けられる酸化膜であるAl2O3膜24aと、ゲート電極20側に設けられる酸化膜であるSiO2膜24bとから構成される。すなわち、ゲート絶縁膜19bは、Al2O3膜24aとSiO2膜24bとから構成される二層構造を有する。このように構成することにより、それぞれの膜の特性の長所を利用して、より求められる要求に応じたゲート絶縁膜、引いては、半導体装置を製造することができる。なお、二層構造に限られず、必要や要求に応じて、三層以上の構成としてもよい。また、Al2O3膜とSiO2膜の上下方向の位置を入れ替えてもよい。すなわち、まず、SiO2膜の形成を行った後に、Al2O3膜を形成することにしてもよい。また、ゲート絶縁膜を二層構造とする場合においては、熱ALD処理によってAl2O3膜を形成し、プラズマCVD処理によってSiO2膜を形成することにしてもよい。すなわち、この発明の一実施形態に係る半導体装置の製造方法は、GaNを有する窒化物の層の上に、マイクロ波プラズマを用いて、SiO2膜を形成し、形成した膜をゲート絶縁膜の一部とするゲート絶縁膜形成工程を備える。具体的には、ゲート絶縁膜形成工程は、熱ALD処理によってAl2O3膜を形成し、プラズマCVD処理によってSiO2膜を形成する工程である。このように構成してもよい。この場合、熱ALD処理によって形成されるAl2O3膜およびマイクロ波プラズマを用いたプラズマCVD処理によって形成されるSiO2膜からなるゲート絶縁膜のうち、プラズマCVD処理によって形成されるSiO2膜が、ゲート絶縁膜の一部となるものである。ゲート絶縁膜の一部としてのAl2O3膜を熱ALD処理により形成する際の具体的なプロセス条件としては、以下のものが挙げられる。すなわち、支持台の温度を200~400°Cとし、処理容器内の圧力を0.1~1Torrとして、酸素を5~30slmの流量で流して供給しながら、トリメチルアルミニウムTMATrimethylaluminiumガスを50~1000sccmの流量で供給する。このようにしてガス吸着させる。そして、酸素をそのまま供給しながら、処理容器内の圧力を0.5~2Torrとして、酸化剤としてのO3オゾンガスを100~500g/Nm3供給し、成膜を行う。この処理を1サイクルとして、5~120秒かけて行う。このようにして、所望のAl2O3膜の膜厚となるように、上記したサイクルを繰り返し、Al2O3膜の熱ALD処理が行われる。その後、熱ALDにより形成されたAl2O3膜の上に、上述したようにマイクロ波プラズマを用いたプラズマCVD処理によるSiO2膜を形成し、下層側がAl2O3膜であって、上層側がSiO2膜である所望の膜厚のゲート絶縁膜を得る。この場合、Al2O3膜については、プラズマを用いずに形成することができる。また、SiO2膜のマイクロ波プラズマによる形成の際にも、Al2O3膜の下層側に位置するGaN層のチャージングダメージ等の低減を図ることができる。ここで、Al2O3膜の形成とSiO2膜の形成との間、すなわち、熱ALD処理によるAl2O3膜の形成の後であって、プラズマCVD処理によるSiO2膜の形成の前に、Al2O3膜の最表面となる部分に対し、所定の時間マイクロ波プラズマによるラジカル酸化を行ってもよい。具体的な一例としては、熱ALD処理によるAl2O3膜の形成の後に、マイクロ波プラズマにより生成されたプラズマ拡散領域にAl2O3膜を所定の時間曝し、その後、プラズマCVD処理を行うための材料ガスを供給し、プラズマCVD処理によりSiO2膜を形成するようにする。こうすることにより、さらなる膜質の向上を図ることができる。このようにして製造される半導体装置の評価については、後述する。なお、いずれか一方の膜でゲート絶縁膜を構成する場合、単層のゲート絶縁膜を形成するに際し、プラズマALD処理とプラズマCVD処理の双方を用いて、ゲート絶縁膜を形成することとしてもよい。図17は、この場合におけるGaN系の半導体装置の概略断面図であり、図14、および図16に示す断面に相当する。図17において、図14と同様の構成の部材については、図14と同じ符号を付して、その説明を省略する。図17を参照して、この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置23cは、半導体層となるGaN層13とゲート電極20との間からフィールド酸化膜15とゲート電極20との間にかけて、ゲート絶縁膜19cを備える構成である。ゲート絶縁膜19cは、開口部18付近における紙面上下方向において、半導体層となるGaN層13、AlGaN層14a、14b側に設けられ、プラズマALD処理により形成される第一の酸化膜であるSiO2膜24cと、ゲート電極20側に設けられ、プラズマCVD処理により形成される第二の酸化膜であるSiO2膜24dとから構成される。すなわち、ゲート絶縁膜19cは、プラズマALD処理により形成されるSiO2膜24cとプラズマCVD処理により形成されるSiO2膜24dとから構成される二層構造を有する。なお、図17において、SiO2膜24cとSiO2膜24dとの間の界面のおおよその位置を、点線で示している。このような構成の半導体装置は、以下の点において有利である。すなわち、GaN層13からのGaの拡散をプラズマALD処理により形成されるSiO2膜24cによって抑制し、残りのSiO2膜24dを成膜速度の速いプラズマCVD処理により形成することにより、スループットの向上を図ることができる。次に、上記したこの発明に係る半導体装置の製造方法によって製造された半導体装置の特性の評価について述べる。図18は、ゲート電圧とドレイン電流との関係を示すグラフである。図18中において、点線は、CCP容量結合プラズマを用いたCVD処理でゲート絶縁膜を形成したGaN系半導体装置の場合を示し、以下、CCP-PEPlasmaEnhancedCVDと略す。図18中において、実線は、上記した本願発明の一実施形態に係る半導体装置の製造方法で製造した場合を示し、以下、RLSA-PECVDと略す。図18中、縦軸は、ドレイン電流Aを示し、横軸は、ゲート電圧Vを示す。なお、測定に際しては、ドレインーソース間にかける電圧Vdsを0.1V、チャネル長Lchを4μm、チャネル幅Wchを0.84mmとしている。ここで、図18に示すゲート電圧とドレイン電流との関係については、いわゆる電流のリーク特性を示すものであり、小さいゲート電圧の印加において、大きなドレイン電流が流れることが好ましく、図18に示すグラフにおいては、Vgが0Vよりも少し電圧が高い時点で、垂直方向に高く立ち上がる形状が好ましく、ドライブ能力が優れているといえるものである。図18を参照して、CCP-PECVDの場合、ゲート電圧として5V程度印加した時点で、ようやくドレイン電流が流れ始め、その後、すなわち、ゲート電圧を増加させるに従い、緩やかにドレイン電流が増加していく。これに対し、RLSA-PECVDの場合、ゲート電圧として3V程度印加した時点でドレイン電流が流れ始め、その後、ゲート電圧を増加させるに従い、ドレイン電流の増加の度合いが大きい。図18に示される結果により、RLSA-PECVDの方が、CCP-PECVDよりも半導体装置として優れていることが把握できる。図19は、チャネル長Lchと電界効果における電子移動度FieldEffectMobilityとの関係を示すグラフである。図19中において、白抜き菱形が、上記したCCP-PECVDの場合を示し、黒色菱形が、上記したRLSA-PECVDの場合を示す。図19中、縦軸は、電界効果における電子移動度cm2/Vsを示し、横軸は、チャネル長μmを示す。なお、測定に際しては、ドレインーソース間にかける電圧Vdsを0.1Vとしている。ここで、図19に示すチャネル長と電界効果における電子移動度との関係については、所定のチャネル長において、電界効果における電子移動度の値が高い程、半導体装置として優れている。図19を参照して、チャネル長が10nmや20nm等、各チャネル長において、CCP-PECVDの値よりもRLSA-PECVDの方が、その値が高く、大きな電子移動度であることが把握できる。すなわち、図19に示される結果においても、RLSA-PECVDの方が、CCP-PECVDよりも半導体装置として優れていることが把握できる。ここで、上記したゲート絶縁膜の形成においては、PECVD処理で形成するよりも、PEALD処理で形成する方が好ましい。図20は、いわゆるJ-E特性を示すI-Vカーブを示すグラフである。図20中、縦軸は、単位面積当たりの電流JA/cm2を示し、横軸は、電圧MV/cmを示す。なお、測定に際しては、測定領域を4.52×10-4cm2とし、PEALDの場合の膜厚を15.9nm、PECVDの場合の膜厚を63.8nmとしている。ここで、図20に示すJ-E特性については、電圧と電流との値が直線に近い比例関係を示す方がよく、また、高い印加電圧でもその比例関係が崩れず、いわゆる絶縁破壊しない方が好ましい。図20を参照して、図20中の実線で示すPEALDの場合は、電圧6MV/cmの辺りから電流値が上昇し始め、グラフの形状が立ち上がり、電圧を印加していくに従い、ほぼ直線的な比例関係を示しながら、電流値が上昇していく。これに対し、図20中の点線で示すPECVDの場合は、ほぼ同じ程度の電圧6MV/cmの辺りから電流値が上昇し、グラフの形状が立ち上がるが、グラフの形状が波打つようにして、その電流値が上昇していく。また、電圧12MV/cmの辺りで、絶縁破壊とみられる現象が生じている。すなわち、図20に示される結果において、PEALDで形成した酸化膜の方が、PECVDで形成した酸化膜よりも優れていることが把握できる。図21は、PECVDで形成したSiO2膜およびPEALD法で形成したSiO2膜から構成されるゲート絶縁膜における2次イオン質量分析法SIMSSecondaryionMassSpectroscopyの測定結果を示すグラフである。図22は、PECVDのみで形成したSiO2膜から構成されるゲート絶縁膜における2次イオン質量分析法の測定結果を示すグラフである。図21および図22に示すゲート絶縁膜については、いずれもSiO2膜を60nm形成している。図21および図22において、縦軸は、強度cpsを示し、横軸は、基準となる所定位置からの測定深さnmを示す。図21および図22において、実線が、Siシリコン、点線がO酸素、一点鎖線がGaガリウムを示す。図21および図22において、図中の点線から左側の領域が、形成したゲート絶縁膜であるSiO2膜が配置される領域を示し、図中の点線から右側の領域が、GaN層が配置される領域を示す。すなわち、図21においては、横軸における0nmの位置が、図17におけるゲート酸化膜の位置A3の位置であり、図22においては、横軸における0nmの位置が、図14におけるゲート酸化膜の位置A3の位置であり、それぞれA3から延びる矢印A4方向に向かって、測定深さが深くなるということである。そして、縦方向に延びる点線で示す部分が、SiO2膜とGaN層とのおおよその境界部分であり、図17および図14中の面16kで示す部分である。図21を参照して、PEALDで20nmSiO2を形成し、PECVDで40nmSiO2を形成したゲート絶縁膜については、SiO2が位置する領域において、Gaの強度が、約1×102レベルである。これに対し、図22を参照して、PECVDのみで60nmSiO2を形成したゲート絶縁膜については、SiO2が位置する領域において、Gaの強度が、約1×103レベルである。すなわち、PEALDで20nmSiO2を形成し、PECVDで40nmSiO2を形成したゲート絶縁膜の場合と比較して、PECVDのみで60nmSiO2を形成したゲート絶縁膜の場合は、Gaの拡散度合いが1桁多いことになる。したがって、形成されたSiO2膜に対するGa拡散を抑制するためには、GaN層とSiO2膜との境界部分について、PEALDを用いて成膜することが好ましい。なお、上記したように、ゲート絶縁膜を二層構造とする場合においては、熱ALD処理によってAl2O3膜を形成し、プラズマCVD処理によってSiO2膜を形成する場合、Al2O3膜の形成とSiO2膜の形成との間に、Al2O3膜の最表面となる部分に対し、所定の時間マイクロ波プラズマによるラジカル酸化を行うことが膜質向上の観点から有利である。ここでいうAl2O3膜の最表面となる部分とは、SiO2膜に接するAl2O3膜の最上面であり、図16中の面16mに相当する。図23、図24、図25、および図26は、この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置におけるC-V特性を示すグラフである。図23~図26に示す場合においては、GaN層の上層に、熱ALD処理によってAl2O3膜を5nm形成し、さらにその上層に、プラズマCVD処理によってSiO2膜を60nm形成してゲート絶縁膜が構成されている。図23は、Al2O3膜形成とSiO2膜形成との間にラジカル酸化を行わなかった場合を示す。図24は、Al2O3膜形成とSiO2膜形成との間に20秒間のラジカル酸化を行った場合を示す。図25は、Al2O3膜形成とSiO2膜形成との間に3分間のラジカル酸化を行った場合を示す。図26は、Al2O3膜形成とSiO2膜形成との間に7分間のラジカル酸化を行った場合を示す。図23~図26において、縦軸は、C/Coxの比率を示し、横軸は、ゲート電圧VgVを示す。測定条件としては、環境温度を150°C、周波数を1MHz、測定領域を4.52×10-4cm2と、ゲート電圧を-20Vから20Vとして測定している。ここで、縦軸であるC/Coxについては、そのグラフの形状において、変曲点を有せず、ゲート電極への印加電圧を増加させるに従い、なだらかなカーブでC/Coxの値が上昇していくことが望ましく、このようなグラフの曲線を満たすゲート絶縁膜は、いわゆるゲート電極のリーク特性が良好であり、膜質として優れていることを示すものである。図23を参照して、ラジカル酸化を全く行わない場合については、図23中の一点鎖線で示す領域、具体的には、Vgの値が約-4.0~-3.0Vであって、C/Coxの値が0.7~0.8の範囲内において、若干の変曲点が見られる。次に、図25を参照すると、ラジカル酸化を3分間行った場合についても、図23中の一点鎖線で示す領域とほぼ同じ領域において、若干の変曲点が見られる。次に、図26を参照すると、ラジカル酸化を7分間行った場合については、図26中の一点鎖線で示す領域、具体的には、Vgの値が約-12.0~-8.0Vであって、C/Coxの値が0.7~0.8の範囲内において、大きな変曲点が見られる。これに対し、図24を参照して、ラジカル酸化を20秒間行った場合については、グラフにおいて、特に目立った変曲点は見られず、ゲート電極への印加電圧を増加させるに従って、なだらかなカーブでC/Coxの値が上昇している。したがって、この実施形態においては、Al2O3膜形成とSiO2膜形成との間には、ラジカル酸化の処理を20秒程度行うことが好ましい。なお、ラジカル酸化の処理を行う時間については、形成するAl2O3膜の膜厚や、形成するSiO2膜の膜厚等に応じて定められる。なお、上記の実施の形態においては、GaN系の半導体装置は、AlGaN/GaNのハイブリッドMOS-HFETから構成されることとしたが、これに限らず、GaN層の単層からなる半導体層を有する半導体装置や、GaN層と他のガリウム化合物からなるヘテロ接合のハイブリッドMOS-HFETであってもよい。また、上記の実施の形態においては、プラズマ処理は、プラズマの電子温度が1.5eVよりも低く、かつプラズマの電子密度が1×1011cm-3よりも高いマイクロ波プラズマを用いた処理としたが、これに限らず、例えば、プラズマの電子密度が1×1011cm-3よりも低い領域においても適用される。なお、上記の実施の形態においては、スロットアンテナ板を用いたRLSAによるマイクロ波によりプラズマ処理を行うこととしたが、これに限らず、くし型のアンテナ部を有するマイクロ波プラズマ処理装置やスロットからマイクロ波を放射し表面波プラズマ生成するマイクロ波プラズマ処理装置を用いてもよい。以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。