入力端子に供給された信号を入力し、入力した信号を増幅して出力端子に出力する第1回路と、前記出力端子に出力された信号を受けるとともに、前記第1回路の入力に帰還接続される第2回路とを有するフィルタ回路であって、前記第2回路は、第1容量素子と、前記第1容量素子を介して前記出力端子に出力された信号を入力する第1差動増幅回路と、前記第1差動増幅回路の入出力間に負帰還経路を形成する第1抵抗素子と、前記第1差動増幅回路の出力と前記第1回路の入力との間に負帰還経路を形成する第2抵抗素子とを有するフィルタ回路。請求項1において、前記第1回路は、前記入力端子に供給された信号と前記第2抵抗素子を介して帰還される信号とを入力する第2差動増幅回路と、前記第2差動増幅回路の入出力間に負帰還経路を形成する第3抵抗素子とを有するフィルタ回路。請求項2において、前記第1差動増幅回路と前記第2差動増幅回路は、MOSトランジスタを含んで構成されるフィルタ回路。請求項2において、前記第2抵抗素子及び前記第3抵抗素子は、前記第2抵抗素子の抵抗値に対する前記第3抵抗素子の抵抗値の比率が前記第1差動増幅器の最大出力電圧に対する前記第2差動増幅器の最大出力電圧の比率以上の値となるように構成されるフィルタ回路。請求項2において、前記第1抵抗素子は、前記第3抵抗素子の抵抗値よりも大きい抵抗値となるように構成されるフィルタ回路。請求項2において、前記第1回路は、前記第3抵抗素子に並列に配置される第2容量素子を更に有するフィルタ回路。請求項6において、前記第2回路は、前記第1差動増幅回路の入力と前記第1容量素子との直列経路に対して直列に配置される第4抵抗素子を更に有するフィルタ回路。請求項7において、前記第2回路は、前記第1抵抗素子に並列に配置される第3容量素子を更に有するフィルタ回路。請求項2において、前記第1回路は、第5抵抗素子を更に有し、前記第2差動増幅回路は、前記第5抵抗素子を介して前記入力端子に供給された信号を入力するフィルタ回路。請求項6において、前記第1回路と前記第2回路との接続と遮断を切り替えるためのスイッチ素子を更に有し、前記第2容量素子は、容量値が変更可能に構成されるフィルタ回路。信号を受信するためのアンテナ部と、前記アンテナ部によって受信した信号をベースバンド信号に変換するための変換部と、前記変換部によって変換されたベースバンド信号から目的とする通信方式に応じた周波数帯の信号を取得するためのフィルタ回路と、前記フィルタ回路のフィルタ特性を切り替えるための制御を行う制御部とを有する受信装置であって、前記フィルタ回路は、前記ベースバンド信号を入力し、入力した信号を増幅して出力する第1回路と、前記第1回路の出力信号を受けるとともに、前記第1回路の入力に帰還接続される第2回路と、前記第1回路と前記第2回路との接続と遮断を切り替えるためのスイッチ素子とを有し、前記第2回路は、第1容量素子と、前記第1容量素子を介して前記第1回路の出力信号を入力する第1差動増幅回路と、前記第1差動増幅回路の入出力間に負帰還経路を形成する第1抵抗素子と、前記第1差動増幅回路の出力と前記第1回路の入力との間に負帰還経路を形成する第2抵抗素子とを有し、前記第1回路は、前記ベースバンド信号と前記第2抵抗素子を介して帰還される信号とを入力する第2差動増幅回路と、前記第2差動増幅回路の入出力間に負帰還経路を形成する第3抵抗素子と、前記第3抵抗素子に並列に配置される第2容量素子とを有し、前記第2容量素子は、容量値が変更可能に構成され、前記制御部は、前記目的とする通信方式に応じて、前記スイッチ素子の制御と前記第2容量素子の容量値の制御とを行う受信装置。請求項11において、前記制御部は、前記目的とする通信方式が第1通信モードである場合には、前記スイッチ素子により前記第1回路と前記第2回路とを接続するとともに、前記第2容量素子の容量値を第1容量値に設定し、前記目的とする通信方式が前記第1通信モードよりも高い周波数帯域の第2通信モードである場合には、前記スイッチ素子により前記第1回路と前記第2回路との接続を遮断するとともに、前記第2容量素子の容量値を前記第1容量値に設定し、前記目的とする通信方式が前記第2通信モードよりも高い周波数帯域の第3通信モードである場合には、前記スイッチ素子により前記第1回路と前記第2回路との接続を遮断するとともに、前記第2容量素子の容量値を前記第1容量値よりも小さい第2容量値に設定する受信装置。請求項11において、前記第1差動増幅回路と前記第2差動増幅回路は、MOSトランジスタを含んで構成される受信装置。請求項11において、前記第2抵抗素子及び前記第3抵抗素子は、前記第2抵抗素子の抵抗値に対する前記第3抵抗素子の抵抗値の比率が前記第1差動増幅器の最大出力電圧に対する前記第2差動増幅器の最大出力電圧の比率以上の値となるように構成される受信装置。請求項11において、前記第1抵抗素子は、前記第3抵抗素子の抵抗値よりも大きい抵抗値となるように構成される受信装置。請求項11において、前記第2回路は、前記第1差動増幅回路の入力と前記第1容量素子との直列経路に対して直列に配置される第4抵抗素子を更に有する受信装置。請求項16において、前記第2回路は、前記第1抵抗素子に並列に配置される第3容量素子を更に有する受信装置。請求項11において、前記第1回路は、第5抵抗素子を更に有し、前記第2差動増幅回路は、前記第5抵抗素子を介して前記ベースバンド信号を入力する受信装置。一般に、抵抗Rと容量Cで構成されるフィルタ回路のカットオフ周波数は、その積であるRC積に反比例する。また、抵抗Rは熱雑音を発生するため、容量Cと抵抗Rを用いるフィルタ回路の雑音電圧は、抵抗Rに比例する。したがって、フィルタ回路の低雑音化には抵抗を大きくするのではなく、容量を大きくする方が望ましい。すなわち、低雑音かつ低いカットオフ周波数のフィルタ回路を実現する場合には、高いカットオフ周波数のフィルタ回路を実現する場合に比べ大きな容量Cが必要となる。しかしながら、半導体基板チップ上に容量を形成する場合、容量値は素子面積に比例し、抵抗に比べて大きな面積が必要となるため、低雑音かつ低いカットオフ周波数のフィルタ回路を実現するためには、より大きなチップ面積が必要となる。例えば、ダイレクトコンバージョンレシーバーに適用されるGSMのような狭帯域信号用のフィルタ回路において、低雑音且つ低いカットオフ周波数のフィルタ特性を実現するには、大面積の容量が必要となる。一方、上記特許文献1に記載されたフィルタ回路は、前述したように、容量増幅器によって小さな容量素子の容量値を増幅することでフィルタ回路の小面積化を実現している。ここで、上記特許文献1に記載されたフィルタ回路の回路構成を図12に示す。同図に示されるフィルタ回路500は、演算増幅器OP10の後段に容量増幅器310を設け、前記容量増幅器310の出力を容量C9、C10を介して演算増幅器OP10の入力に負帰還させる構成である。これにより、容量C9、C10の容量値は容量増幅器310の増幅率によって増幅されたように見せることができる。容量増幅器310は、演算増幅器OP315とRC時定数フィルタ311を用いる構成であり、いわゆる微分回路を用いる構成ではない。見方によれば、つまり、仮に抵抗R11を無限大にしてみると同文献にはそのような使い方は記載されておらず、抵抗R11を現実的な抵抗値に設定した使用方法しか想定されていないと思われるが、入力容量C11と、演算増幅器OP315と、帰還抵抗R13とから構成される微分回路と捉えられなくもない。しかし、そのように仮定したとしても、特許文献1の構成は、容量増幅器310の出力信号を容量C9、C10を介して不完全積分回路の入力に負帰還させる構成であって、抵抗を介して負帰還させる構成ではない。差動回路を構成する素子の定数を同一の値とすれば、容量増幅器310の増幅率Hcsは式1で表される。フィルタ回路全体のカットオフ周波数において、容量C9とC10の容量値が増幅されたように見せるためには、式1で示される増幅率HCsは1以上の値が必要である。すなわち、フィルタ回路の小面積化のため容量C9、C10を削減する場合、その削減率に比例して増幅率を上げる必要がある。このため、図12に示されるように、フィルタ回路500はR11とC11を並列接続にすることで、低周波数から増幅率を上げることが可能な構成となっている。ここで、フィルタ回路500の動作について検討する。先ず、増幅率HCsに対する式1の第2項の寄与率を小さくした場合を考える。例えば、受信帯域内では式1の第2項の寄与率を小さくすると、R13/R11の値を大きくすることで容量C9、C10の容量値を増幅する必要がある。しかしながら、R13/R11を大きくすることによって容量増幅を行うと、演算増幅器OP10から出力される受信帯域内の信号も増幅するため、演算増幅器OP10及び演算増幅器OP315の出力能力最大出力電圧によっては、容量増幅器310の出力信号が歪む可能性がある。次に、増幅率HCsに対する式1の第2項の寄与率を大きくした場合を考える。仮にR11を無限大にした場合、容量増幅器310のカットオフ周波数を下げて高域周波数の増幅率を上げる必要がある。このため、受信帯域端の信号が増幅されて、容量増幅器310の出力が歪み、帯域内の信号が劣化する虞がある。しかしながら、増幅率を小さくすると、容量C9、C10を小さくできないため、フィルタ回路の小面積化が困難となる。以上のように、特許文献1に示されるフィルタ回路では、R13/R11を大きくすることによって容量増幅器310の増幅率を大きくして容量C9、C10の低減を図ろうとすると、信号の歪みが大きくなるという問題がある。すなわち、もともと小型化のために設けた容量C9であるが、線形性よくフィルタを機能させるために演算増幅器OP315の利得を下げると、結局、容量C9を大きくしなければならなくなり、線形性向上と小面積化とを両立することが困難になるという問題がある。更に、本願発明者が検討したところ、GSMからLTEのように狭帯域から広帯域の通信方式に対応するマルチモード受信機に特許文献1のフィルタ回路500を適用した場合、容量増幅器310の周波数特性の影響により、広帯域の通信モードでの妨害波のフィルタリング特性が低下する虞があることが明らかとされた。また、特許文献2に記載のフィルタ回路は、前述したように2つのローパスフィルタの位相回転量を利用した複素バンドパスフィルタであってローパスフィルタではなく、また、複素バンドパスフィルタにおける容量の大きさや雑音に着目して小面積化を図るものではない。特許文献3に記載のフィルタ回路は、ローパスフィルタとハイパスフィルタを直列接続することでバンドパスフィルタの特性を実現するフィルタ回路であって、ハイパスフィルタの出力を帰還させる構成ではなく、また、ローパスフィルタやハイパスフィルタにおける容量の大きさや雑音に着目して小面積化を図るものではない。更に、特許文献4に記載の積分回路では、入れ子状のトランスインピーダンスアンプの数を増加させると、寄生ノイズ及び電力損失の増加するため、回路の効率が低下する。すなわち、特許文献4の記載の技術では、低雑音で小面積のフィルタ回路とはならない。本発明の目的は、低雑音かつ低カットオフ周波数のフィルタ回路をより小面積で実現することにある。本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、本フィルタ回路は、信号を増幅して出力端子に出力する第1回路と、第1容量素子を介して前記第1回路の出力信号を入力する第1差動増幅回路と、前記第1差動増幅回路の入出力間に負帰還経路を形成する第1抵抗素子と、前記第1差動増幅回路の出力と前記第1回路の入力との間に負帰還経路を形成する第2抵抗素子とを有する。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、本フィルタ回路によれば、低雑音かつ低カットオフ周波数のフィルタ回路をより小面積で実現することができる。1.実施の形態の概要先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。1増幅器微分回路負帰還抵抗R3のローパスフィルタ本発明の代表的な実施の形態に係るフィルタ回路1~5は、入力端子Iinp、IinmVinp、Vinmに供給された信号を入力し、入力した信号を増幅して出力端子Voutm、Voutpに出力する第1回路10、11と、前記出力端子に出力された信号を受けるとともに前記第1回路の入力に帰還接続される第2回路20、21、22と、を有する。前記第2回路20、21、22は、第1容量素子Ch_A、Ch_Bと、前記第1容量素子を介して前記出力端子に出力された信号を入力する第1差動増幅回路OP2と、前記第1差動増幅回路の入出力間に負帰還経路を形成する第1抵抗素子Rh_A、Rh_Bと、前記第1差動増幅回路の出力と前記第1回路の入力との間に負帰還経路を形成する第2抵抗素子R3_A、R3_Bとを有する。項1のフィルタ回路は、前記第1抵抗素子と、前記第1容量素子と、前記第1差動増幅回路とから構成される微分回路ハイパスフィルタの出力を前記第1回路に負帰還することで、全体としてローパスフィルタとして動作する。本フィルタ回路において、ローパスフィルタとしての遮断周波数は、前記微分回路を構成する前記第1抵抗素子の抵抗値と前記第1容量素子の容量値との積に基づいて決定され、その積の値が大きくなるほど遮断周波数は小さくなる。したがって、より低域に遮断周波数を設定する場合には、前記第1抵抗素子の抵抗値をより大きくすればよい。これによれば、フィルタ回路を半導体基板上に形成する場合、前記第1容量素子の面積の増大を抑えることができ、フィルタ回路の小面積化を図ることができる。また、前記第1抵抗素子の抵抗値を大きくすることで抵抗の熱雑音は増加するが、前記第2回路はハイパスフィルタとして動作するので、遮断周波数より低い周波数帯域で発生する雑音を抑えることができる。すなわち前記第1容量素子の小面積化のために前記第1抵抗素子を大きくしても、雑音の増大を抑えることができる。2第1回路:TIA項1のフィルタ回路において、前記第1回路は、前記入力端子に供給された信号と前記第2抵抗素子を介して帰還される信号とを入力する第2差動増幅回路OP1と、前記第2差動増幅回路の入出力間に負帰還経路を形成する第3抵抗素子R2_A、R2_Bとを有する。項2のフィルタ回路によれば、前記第2回路において信号の歪みが発生するか否かは、前記第1差動増幅回路の最大出力電圧と前記第2差動増幅回路の最大出力電圧との比率と、前記第2抵抗素子の抵抗値と前記第3抵抗素子の抵抗値との比率とに応じて決定され、前記第1抵抗素子の抵抗値の大きさには依存しない。したがって、低カットオフ周波数のフィルタ特性を得るために前記第1抵抗素子の抵抗値を大きくしたとしても、前記第2回路における信号の歪みが大きくなることはなく、低歪みのフィルタ回路を実現することができる。3MOSトランジスタで構成された演算増幅器項2のフィルタ回路において、前記第1差動増幅回路と前記第2差動増幅回路は、MOSトランジスタを含んで構成される。MOSトランジスタの雑音は、チャネル雑音とフリッカ雑音が支配的である。一般に、フリッカ雑音は、1/fWLに比例して改善する。ここで、fは周波数であり、WはMOSトランジスタのゲート幅であり、LはMOSトランジスタのゲート長である。特に低周波数帯域ではフリッカ雑音が支配的であるため、低周波数帯域の雑音を低減するためには、一般に、MOSトランジスタのゲート幅Wとゲート長Lを大きくする必要がある。しかしながら、項3のフィルタ回路の場合、前記第1差動増幅回路の雑音は、前記第2回路における微分回路の特性によって1/fに比例して改善するため、前記第1差動増幅回路を構成するMOSトランジスタのゲート幅及びゲート長を大きくしなくても、雑音特性が顕著に劣化することはない。すなわち、項3のフィルタ回路によれば、前記第2差動増幅回路よりも小面積の前記第1差動増幅回路を前記第2回路における微分回路に用いることができ、フィルタ回路をより小面積で実現することができる。4OP1及びOP2の最大出力電圧比に基づいて帰還量Ghを決定項2又は3のフィルタ回路において、前記第2抵抗素子及び前記第3抵抗素子は、前記第2抵抗素子の抵抗値に対する前記第3抵抗素子の抵抗値の比率Gh=R2/R3が前記第1差動増幅器の最大出力電圧に対する前記第2差動増幅器の最大出力電圧の比率Voutd_max/Vop2d_max以上の値となるように構成される。これによれば、前記第2回路における微分回路の出力信号と前記第1回路の出力信号の歪みを抑えることができ、フィルタ回路の線形性の劣化を防止することができる。5Rh>R2項2乃至4のいずれかのフィルタ回路において、前記第1抵抗素子は、前記第3抵抗素子の抵抗値よりも大きい抵抗値となるように構成される。前記第2抵抗素子と前記第3抵抗素子を同じ抵抗値としたとき、前記第1抵抗素子の抵抗値を前記第3抵抗素子の抵抗値よりも大きくすることで、不完全積分回路でフィルタ回路を構成する場合に比べて必要な容量値を小さくすることができ、フィルタ回路をより小面積にすることができる。6C1追加項2乃至5のいずれかのフィルタ回路において、前記第1回路は、前記第3抵抗素子に並列に配置される第2容量素子C1_A、C1_Bを更に有する。例えば、前記第1差動増幅回路が十分な利得帯域幅を備えていない場合、高域で前記第1容量素子のインピーダンスは前記第1抵抗素子に比べて非常に小さくなり、前記第1差動増幅回路が発振乃至は抑圧量が低下する虞がある。そこで、項6のフィルタ回路では、前記第2容量素子を前記第2差動増幅回路の入出力間に前記第3抵抗素子と並列に配置することによって前記第1回路を不完全積分回路の構成とする。これにより、項6のフィルタ回路は、前記第1抵抗素子及び前記第1容量素子に基づくカットオフ周波数に加え、前記第3抵抗素子及び前記第2容量素子に基づくカットオフ周波数を更に有するフィルタ特性となる。したがって、例えば、前記第3抵抗素子及び前記第2容量素子に基づくカットオフ周波数を前記第1抵抗素子及び前記第1容量素子に基づくカットオフ周波数よりも高域に設定すれば、フィルタ回路の帯域内の利得に影響することなく、高域での発振を防止しながらフィルタの通過帯域外の信号を抑圧することができる。7R4追加項1乃至6のいずれかのフィルタ回路において、前記第2回路は、前記第1差動増幅回路の入力と前記第1容量素子との直列経路に対して直列に配置される第4抵抗素子R4_A、R4_Bを更に有する。前述したように、前記第1差動増幅回路が十分な利得帯域幅を備えていない場合、高域で前記第1差動増幅回路が発振乃至は抑圧量が低下する虞がある。そこで、項7のフィルタ回路では、前記第4抵抗素子を前記第1容量素子と直列に接続することによって前記第2回路を不完全微分回路の構成とする。これによれば、前記第1差動増幅回路の入力と前記第1容量素子との直列経路のインピーダンスが高域で大きく低下するのを抑え、高域での前記第1差動増幅回路の発振を防止することができる。また、前記第4抵抗素子及び前記第2容量素子を組み合わせた補償を行うことで、高域での安定度をより高めることができる。8C2追加項1乃至7のいずれかのフィルタ回路において、前記第2回路は、前記第1抵抗素子に並列に配置される第3容量素子C2_A、C2_Bを更に有する。前述したように、前記第1差動増幅回路が十分な利得帯域幅を備えていない場合、高域で前記第1差動増幅回路が発振乃至は抑圧量が低下する虞がある。そこで、項8のフィルタ回路では、前記第1抵抗素子と並列に前記第3容量素子を配置する。これにより、高域において前記第1差動増幅回路の入出力間の負帰還経路のインピーダンスを下げることができ、高域での利得の増大を抑えることができる。また、前記第4抵抗素子、前記第2容量素子、及び前記第3容量素子を組み合わせた補償を行うことで、高域での安定度を更に高めることができる。9第1回路:電圧入力反転増幅回路項2乃至8のいずれかのフィルタ回路において、前記第1回路は第5抵抗素子R1_A、R1_Bを更に有し、前記第2差動増幅回路は、前記第5抵抗素子を介して前記入力端子に供給された信号を入力する。これによれば、前記第1回路は、電圧入力が可能となる。10フィルタ特性切り替え項6乃至9のいずれかのフィルタ回路において、前記第1回路と前記第2回路との接続と遮断を切り替えるためのスイッチ素子SW_1~SW_4を更に有し、前記第2容量素子は容量値が変更可能に構成される。これによれば、前記第1回路と前記第2回路との接続及び遮断と、前記第2容量素子の容量値との組み合わせによって、種々のフィルタ特性の実現が可能となる。11受信装置本発明の代表的な実施の形態に係る受信装置40は、信号を受信するためのアンテナ部400と、前記アンテナ部によって受信した信号をベースバンド信号に変換するための変換部420と、前記変換部によって変換されたベースバンド信号から目的とする通信方式に応じた周波数帯の信号を取得するためのフィルタ回路5_A、5_Bと、前記フィルタ回路のフィルタ特性を切り替えるための制御を行う制御部408とを有する。前記フィルタ回路は、前記ベースバンド信号を入力し、入力した信号を増幅して出力する第1回路11と、前記第1回路の出力信号を受けるとともに、前記第1回路の入力に帰還接続される第2回路20、21、22と、前記第1回路と前記第2回路との接続と遮断を切り替えるためのスイッチ素子SW_1~SW_4とを有する。前記第2回路は、第1容量素子Ch_A、Ch_Bと、前記第1容量素子を介して前記第1回路の出力信号を入力する第1差動増幅回路OP2と、前記第1差動増幅回路の入出力間に負帰還経路を形成する第1抵抗素子Rh_A、Rh_Bと、前記第1差動増幅回路の出力と前記第1回路の入力との間に負帰還経路を形成する第2抵抗素子R3_A、R3_Bとを有する。前記第1回路は、前記ベースバンド信号と前記第2抵抗素子を介して帰還される信号とを入力する第2差動増幅回路OP1と、前記第2差動増幅回路の入出力間に負帰還経路を形成する第3抵抗素子R2_A、R2_Bと、前記第3抵抗素子に並列に配置される第2容量素子C1_A、C1_Bとを有する。また、前記第2容量素子は、容量値が変更可能に構成される。更に、前記制御部は、前記目的とする通信方式に応じて、前記スイッチ素子の制御と前記第2容量素子の容量値の制御とを行う。これによれば、受信装置の前記フィルタ回路におけるフィルタ特性を前記目的とする通信方式に応じて、切り替えることができる。前記フィルタ回路は、全体としてローパスフィルタとして動作し、ローパスフィルタとしての遮断周波数は、前記微分回路を構成する前記第1抵抗素子の抵抗値と前記第1容量素子の容量値との積に基づいて決定される。したがって、項1と同様に、前記第1抵抗素子の抵抗値をより大きくすることにより、前記第1容量素子の面積の増大を抑えることができ、フィルタ回路の小面積化を図ることができる。また、項1と同様に、前記第1容量素子の小面積化のために前記第1抵抗素子を大きくしても、雑音の増大を抑えることができる。更に、前記第2回路において信号の歪みが発生するか否かは、前記第1差動増幅回路の最大出力電圧と前記第2差動増幅回路の最大出力電圧との比率と、前記第2抵抗素子の抵抗値と前記第3抵抗素子の抵抗値との比率とに応じて決定され、前記第1抵抗素子の抵抗値の大きさには依存しない。したがって、低カットオフ周波数のフィルタ特性を得るために前記第1抵抗素子の抵抗値を大きくしたとしても、前記第2回路における信号の歪みが大きくなることはなく、低歪みのフィルタ回路を実現することができる。また、項6と同様に、前記第1差動増幅回路が十分な利得帯域幅を持っていない場合であっても、フィルタ回路全体のカットオフ周波数に対して前記第2容量素子に基づくカットオフ周波数を高域に設定することで、受信装置におけるフィルタ回路の帯域内の利得に影響することなく、高域での発振を防止しながら帯域外の信号を抑圧することができる。12通信方式に応じたフィルタ特性の具体的な切り替え方法項11の受信装置において、前記制御部は、前記目的とする通信方式が第1通信モードGSMである場合には、前記スイッチ素子により前記第1回路と前記第2回路とを接続するとともに、前記第2容量素子の容量値を第1容量値21pFに設定する。また、前記目的とする通信方式が前記第1通信モードよりも高い周波数帯域の第2通信モードWCDMAである場合には、前記スイッチ素子により前記第1回路と前記第2回路との接続を遮断するとともに、前記第2容量素子の容量値を前記第1容量値に設定する。更に、前記目的とする通信方式が前記第2通信モードよりも高い周波数帯域の第3通信モードLTEである場合には、前記スイッチ素子により前記第1回路と前記第2回路との接続を遮断するとともに、前記第2容量素子の容量値を前記第1容量値よりも小さい第2容量値4pFに設定する。これによれば、目的とする通信方式に応じたフィルタ特性の変更を容易に行うことができる。13MOSトランジスタで構成された演算増幅器項11又は12の受信装置において、前記第1差動増幅回路と前記第2差動増幅回路は、MOSトランジスタを含んで構成される。これによれば、項3と同様に、前記第2差動増幅回路よりも小面積の前記第1差動増幅回路を前記第2回路における微分回路に用いることができ、フィルタ回路をより小面積で実現することができる。14OP1及びOP2の最大出力電圧比に基づいて帰還量Ghを決定項11乃至13のいずれかの受信装置において、前記第2抵抗素子及び前記第3抵抗素子は、前記第2抵抗素子の抵抗値に対する前記第3抵抗素子の抵抗値の比率Gh=R2/R3が前記第1差動増幅器の最大出力電圧に対する前記第2差動増幅器の最大出力電圧の比率Voutd/Vop2d以上の値となるように構成される。これによれば、前記第2回路における微分回路の出力信号と前記第1回路の出力信号の歪みを抑えることができ、フィルタ回路の線形性の劣化を防止することができる。15Rh>R2項11乃至14のいずれかの受信装置において、前記第1抵抗素子は、前記第3抵抗素子の抵抗値よりも大きい抵抗値となるように構成される。これによれば、項5と同様に、前記第2抵抗素子と前記第3抵抗素子を同じ抵抗値としたとき、不完全積分回路でフィルタ回路を構成する場合に比べて必要な容量値を小さくすることができ、フィルタ回路をより小面積で実現することができる。16R4追加項11乃至15のいずれかの受信装置において、前記第2回路は、前記第1差動増幅回路の入力と前記第1容量素子との直列経路に対して直列に配置される第4抵抗素子R4_A、R4_Bを更に有する。これによれば、前記第1差動増幅回路が十分な利得帯域幅を持っていない場合であっても、項7と同様に、高域での前記第1差動増幅回路の発振を防止することができる。また、前記第4抵抗素子及び前記第2容量素子を組み合わせた補償を行うことで、高域での安定度をより高めることができる。17C2追加項11乃至16のいずれかの受信装置において、前記第2回路は、前記第1抵抗素子に並列に配置される第3容量素子C2_A、C2_Bを更に有する。これによれば、前記第1差動増幅回路が十分な利得帯域幅を持っていない場合であっても、項8と同様に、高域での利得の増大を抑えることができる。また、前記第4抵抗素子、前記第2容量素子、及び前記第3容量素子を組み合わせた補償を行うことで、高域での安定度を更に高めることができる。18第1回路:電圧入力反転増幅回路項11乃至17のいずれかの受信装置において、前記第1回路は第5抵抗素子R1_A、R1_Bを更に有し、前記第2差動増幅回路は、前記第5抵抗素子を介して前記ベースバンド信号を入力する。これによれば、前記第1回路は、電圧入力が可能となる。2.実施の形態の詳細実施の形態について更に詳述する。≪実施の形態1≫図1は、実施の形態1に係るフィルタ回路の一例を示すブロック図である。同図に示されるフィルタ回路1は、特に制限されないが、公知のCMOS集積回路の製造技術によって1個の単結晶シリコンのような半導体基板に形成されている。フィルタ回路1は、入力端子Iinp、Iinmに供給された信号を入力し、信号を増幅して出力端子Voutp、Voutmに出力する第1回路10と、出力端子Voutp、Voutmに出力された信号を受けるとともに第1回路10の入力に帰還接続される第2回路20とから構成される。第1回路10は、演算増幅器OP1と抵抗R2_A、R2_Bとを含み、トランスインピーダンスアンプを構成する。演算増幅器OP1は、例えば、反転入力端子-入力端子及び非反転入力端子入力端子と反転出力端子-出力端子及び非反転出力端子側出力端子とを備える完全差動型の演算増幅器である。入力端子Iinp、Iinmから入力された入力電流は、演算増幅器OP1及び抵抗R2_A、R2_Bから成るトランスインピーダンスアンプによって電圧に変換される。具体的な接続関係は以下である。演算増幅器OP1の反転入力端子には正側の入力端子Iinpが接続され、非反転入力端子には負側の入力端子Iinmが接続される。演算増幅器OP1の非反転出力端子は、負側の出力端子Voutmに接続されるとともに、抵抗R2_Aを介して演算増幅器OP1の反転入力端子に接続される。演算増幅器OP1の反転出力端子は、正側の出力端子Voutpに接続されるとともに、抵抗R2_Bを介して演算増幅器OP1の非反転入力端子に接続される。これにより、演算増幅器OP1の入出力間に負帰還経路が形成される。なお、本実施の形態では、抵抗R2_A及び抵抗R2_Bを同一の抵抗値とし、総称する場合は抵抗R2と表記する。第2回路20は、演算増幅器OP2と、容量Ch_A、Ch_Bと、抵抗Rh_A、Rh_Bと、抵抗R3_A、R3_Bとを含む。演算増幅器OP2と、容量Ch_A、Ch_Bと、抵抗Rh_A、Rh_Bとにより、微分回路ハイパスフィルタ200が構成される。演算増幅器OP2は、例えば、演算増幅器OP1と同様に完全差動型の演算増幅器である。出力端子Voutm、Voutpに出力された信号は微分回路200に入力され、微分回路200から出力された信号は抵抗R3_A及び抵抗R3_Bを介して前記第1回路10の入力に負帰還される。具体的な接続関係は以下である。演算増幅器OP2の反転入力端子は容量Ch_Aを介して負側の出力端子Voutmに接続され、非反転入力端子は容量Ch_Bを介して正側の出力端子Voutpに接続される。演算増幅器OP2の非反転出力端子Vop2pは抵抗Rh_Aを介して演算増幅器OP2の反転入力端子に接続される。また、演算増幅器OP2の反転出力端子Vop2mは抵抗Rh_Bを介して演算増幅器OP2の非反転入力端子に接続される。これにより、演算増幅器OP2の入出力間に負帰還経路が形成される。更に、演算増幅器OP2の非反転出力端子Vop2pは抵抗R3_Bを介して演算増幅器OP1の非反転入力端子に接続され、演算増幅器OP2の反転出力端子Vop2mは抵抗R3_Aを介して演算増幅器OP1の反転入力端子に接続される。これにより、第2回路20の出力と第1回路10の入力との間に負帰還経路が形成される。なお、本実施の形態では、抵抗Rh_A及び抵抗Rh_Bを同一の抵抗値とし、総称する場合は抵抗Rhと表記し、また、抵抗R3_A及び抵抗R3_Bを同一の抵抗値とし、総称する場合は抵抗R3と表記し、更に、容量Ch_A及び容量Ch_Bを同一の容量値とし、総称する場合は容量Chと表記する。また、参照符号Vop2pは、演算増幅器OP2の非反転出力端子のみならず、当該非反転出力端子が接続されるノードをも表すものとし、参照符号Vop2mは、演算増幅器OP2の反転出力端子のみならず、当該反転出力端子が接続されるノードをも表すものとする。フィルタ回路1のフィルタ特性について詳細に説明する。ノードVop2p及びノードVop2mには、第1回路10から出力端子Voutp及びVoutmに出力された信号を微分回路200によって微分した電圧微分電圧が出力される。ここで、第1回路10の差動入力電流をIind、第1回路10の差動出力電圧をVoutd、微分回路200の差動出力電圧をVop2d、とすると、微分回路200の伝達関数H2sは式2で表すことができる。微分回路200の出力電圧Voutdは第1回路10に負帰還され、抵抗R3によって帰還電流量が制御されるため、フィルタ回路1の全体の伝達関数H1sは式3で表すことができる。式3に示されるように、フィルタ回路1は全体としてローパスフィルタ回路として動作し、DC利得は式4で設定可能である。微分回路200から第1回路10へ帰還される信号の帰還量Ghは式5で表され、フィルタ回路1のカットオフ周波数fcは式6で表される。フィルタ回路1の線形性は、f<fcとなる帯域内での第1回路10の最大出力電圧演算増幅器OP1の最大出力電圧Voutd_max及び微分回路200の最大出力電圧演算増幅器OP2の最大出力電圧Vop2d_maxと、帰還量Ghとに基づいて決定される。例えば、演算増幅器OP1の最大出力電圧と演算増幅器OP2の最大出力電圧がともに1.0Vであり、抵抗R2=R、抵抗R3=2Rとした場合を考える。この場合、帰還量Gh=R2/R3=0.5となるので、演算増幅器OP1が1.0Vppdifferentialの出力電圧Voutdを出力するためには、演算増幅器OP2は2.0Vppdifferentialの出力電圧Vop2dを出力する必要がある。しかしながら、演算増幅器OP2の最大出力電圧は1.0Vppdifferentialであるため、演算増幅器OP2は1.0Vppdifferentialまでしか出力することができず、演算増幅器OP2の出力電圧Vop2dは歪んでしまう。そこで、フィルタ回路1の線形性を保つため、帰還量Ghは式7の条件を満たすように決定される。式7によれば、例えば、演算増幅器OP1の最大出力電圧と演算増幅器OP2の最大出力電圧が同じ場合、帰還量Ghを1以上の値とすれば、フィルタ回路1の線形性を保つことができる。フィルタ回路1のカットオフ周波数fcは、前述したように上記式6で与えられる。したがって、フィルタ回路1によれば、一般的な不完全積分回路でフィルタ回路を構成した場合に比べてGhRh/R2倍小さな容量Chで所望のカットオフ周波数fcを得ることができる。例えば、演算増幅器OP1の最大出力電圧と演算増幅器OP2の最大出力電圧が同じ値であり、フィルタ回路10の線形性を保つために抵抗R2と抵抗R3の抵抗値の比を1対1Gh=1とした場合には、抵抗Rhを抵抗R2より大きくする。これにより、一般的な不完全積分回路でフィルタ回路を構成した場合に比べて必要な容量を小さくすることができる。また、前述したように、フィルタ回路1の線形性を保つためには上記式7を満足するように帰還量Ghを決定すれば良く、フィルタ回路1の線形性は抵抗Rhの大きさには依存しない。例えば、微分回路200の出力電圧Vop2dは式8で表され、抵抗Rhに依存しないため、抵抗Rhを大きくしても微分回路200及び第1回路10の線形性は劣化しない。したがって、抵抗Rhを大きくすることで、フィルタ回路1の線形性を保ちつつ、フィルタ回路1の小面積化を図ることができる。なお、詳細は後述するが、微分回路200に入力された雑音はGh倍に増幅されて第1回路10の出力に現れるため、帰還量Ghを1より大きい値にすると、第1回路10の出力に現れる雑音がより大きくなる虞がある。しかし、雑音特性が許容される場合には、帰還量Ghを1より大きな値例えば、1.5~2の値にすれば、上記式6に示されるように、容量Chの面積をより削減することができる。次にフィルタ回路1の雑音特性について説明する。微分回路200の雑音の伝達関数は、例えば上記式2と同様の式で表される。すなわち、微分回路200の雑音電圧は周波数fに比例して大きくなるという特徴を持つ。また、前述したように、抵抗は熱雑音を発生するため、微分回路200の雑音電圧は抵抗Rhに比例して大きくなる。更に微分回路200に入力された雑音はGh倍に増幅されて第1回路10の出力に現れる。しかしながら、微分回路200はf<fcとなる帯域内の信号を抑圧する働きをするので、f<fcとなる帯域内の出力雑音は微分回路200によってフィルタリングされる。したがって、フィルタ回路1のカットオフ周波数をより低くするために、容量Chを小さくし、且つ抵抗Rhを大きくしても、f<fcとなる帯域内での雑音を抑えることができる。演算増幅器OP1、OP2は、例えば、MOSトランジスタMOS-FETを含んで構成される。この場合の雑音について考える。演算増幅器OP1の入力換算雑音電流はG1倍に電流-電圧変換されて第1回路10の出力に現れる。一般に演算増幅器がMOS-FETで構成される場合、その雑音はチャネル雑音とフリッカ雑音が支配的となる。周波数をf、MOS-FETのゲート幅をW、ゲート長をLとした場合、チャネル雑音はW/Lに比例して改善し、フリッカ雑音は1/fWLに比例して改善する。特に低周波数帯域ではフリッカ雑音が支配的であるため、一般に低周波数帯域の雑音を低減するためには、演算増幅器を構成するMOSトランジスタのゲート幅Wとゲート長Lを大きくする必要がある。一方、演算増幅器OP2の入力換算雑音電圧は微分回路200によりf<fcとなる帯域内では出力されない。すなわち、演算増幅器OP2の雑音は微分回路200の特性によって1/fに比例して改善するため、演算増幅器OP2を構成するMOSトランジスタのゲート幅及びゲート長を大きくしなくても、雑音特性が顕著に劣化することはない。したがって、演算増幅器OP1を構成するMOS-FETよりもサイズの小さいMOS-FETを用いて演算増幅器OP2を構成しても、雑音特性が顕著に劣化することはないので、演算増幅器OP2の面積を演算増幅器OP1よりも小さくすることができる。以上のように、実施の形態1に係るフィルタ回路1は全体としてローパスフィルタとして動作し、そのカットオフ周波数fcは、微分回路200を構成する抵抗Rhと容量Chとの積に基づいて決定される。これにより、抵抗Rhを大きくすることで、容量Chを大きくすることなくカットオフ周波数をより低く設定することができ、フィルタ回路の小面積化を図ることができる。フィルタ回路1の線形性は帰還量Ghと演算増幅器OP1、OP2の最大出力電圧との関係によって決まるので、抵抗Rhを大きくしたとしてもフィルタ回路1における信号の歪みが大きくなることはない。また、フィルタ回路1は微分回路200を用いて構成されるから、f<fcとなる帯域内での抵抗Rhの増大に伴う雑音の増大を抑えることができる。更に、微分回路200は演算増幅器OP2における低周波数帯域のフリッカ雑音を抑えることができるから、演算増幅器OP1よりも演算増幅器OP2の面積を小さくすることができる。したがって、実施の形態1に係るフィルタ回路1によれば、低カットオフ周波数、低雑音、及び低歪みのフィルタ回路をより小面積で実現することができる。≪実施の形態2≫図2は、実施の形態2に係るフィルタ回路の一例を示すブロック図である。同図において、実施の形態1に係るフィルタ回路1と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。前記フィルタ回路1は電流入力のフィルタ回路であったが、同図に示されるフィルタ回路2は電圧入力のフィルタ回路である。具体的には、抵抗R1_Aが正側の入力端子Vinpと演算増幅器OP1の反転入力端子との間に挿入され、抵抗R1_Bが負側の入力端子Vinmと演算増幅器OP1の非反転入力端子との間に挿入される。フィルタ回路2のその他の回路構成はフィルタ回路1と同様とされる。図2において、入力端子Vinpと入力端子Vinmとの間の差動入力電圧をVindとすれば、第1回路10に入力される差動入力電流Iindは式9で表すことができる。ここで、抵抗R1_A及び抵抗R1_Bを同一の抵抗値とし、総称する場合は単にR1と表記する。式9より、フィルタ回路2の全体の伝達関数H1’sは式10で表される。式10及び式11に示されるように、フィルタ回路2は、抵抗R1によって入力電流を調整することでDC利得を制御することができる。その他の特性は、フィルタ回路1と同様である。以上、実施の形態2に係るフィルタ回路2によれば、電圧入力に対応し、低カットオフ周波数、低雑音、及び低歪みのフィルタ回路をより小面積で実現することができる。≪実施の形態3≫図3は、実施の形態3に係るフィルタ回路の一例を示すブロック図である。同図において、実施の形態1に係るフィルタ回路1と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。同図に示されるフィルタ回路3は、フィルタ回路1における演算増幅器OP2が十分な利得帯域幅を持っていない場合に、回路の安定性を向上させたフィルタ回路である。フィルタ回路3は、第1回路11が不完全積分回路を構成し、第2回路21の微分回路210が不完全微分回路を構成する点でフィルタ回路1と相違する。具体的には、第1回路11において、抵抗R2_Aと並列に容量C1_Aが接続され、抵抗R2_Bと並列に容量C1_Bが接続される。また、微分回路210において、出力端子Voutmと容量Ch_Aとの間に抵抗R4_Aが直列に接続され、出力端子Voutpと容量Ch_Bとの間に抵抗R4_Bが直列に接続される。なお、以下の説明では、抵抗R4_A及び抵抗R4_Bを同一の抵抗値とし、総称する場合は抵抗R4と表記し、また、容量C1_A及び容量C1_Bを同一の容量値とし、総称する場合は容量C1と表記する。図4にフィルタ回路3の周波数特性を例示する。同図において、縦軸は利得GdBであり、横軸は周波数fHzである。参照符号600は演算増幅器OP2が十分な利得帯域幅を持っていない場合のフィルタ回路1の利得特性であり、参照符号601はフィルタ回路1における容量Chと直列に抵抗R4を接続したフィルタ回路の利得特性であり、参照符号602はフィルタ回路1における抵抗R2と並列に容量C1を接続したフィルタ回路の利得特性であり、参照符号603はフィルタ回路3の利得特性である。参照符号600に示されるように、演算増幅器OP2が十分な利得帯域幅を持っていない場合に、何も補償を行わないと、高域において容量Chのインピーダンスが抵抗Rhに比べ非常に小さくなって演算増幅器OP2が発振し、その発振周波数fpにおいて高い利得を持ったピークが現れる。そこで、演算増幅器OP2の発振を防止するため、以下の補償を行う。第1の補償方法は、図3のように抵抗R4を容量Chに直列に接続する方法である。これにより、高域において、出力端子Voutm、Voutpから演算増幅器OP2の入力に至る経路のインピーダンスの過度な低下を防ぐことができる。これによって、図4の参照符号601に示されるように、周波数fpにおける利得のピークを抑え、発振を防止することができる。しかしながら、参照符号601に示されるように、低い周波数帯域周波数fc2付近の周波数帯から、利得の抑圧量が制限されてしまう。第2の補償方法は、図3のように容量C1を抵抗R2に並列に接続する方法である。これにより、容量C1はフィルタ回路1に新たなフィルタ回路を追加したような形となる。すなわち、フィルタ回路1のフィルタ特性に抵抗R2と容量C1からなる不完全積分回路ローパスフィルタのカットオフ周波数fc2が新たに追加されたフィルタ特性となる。カットオフ周波数fc2は、例えば式12で表される。ここで、カットオフ周波数fc2は、式13に示されるように、前述の式6で示したカットオフ周波数fcよりも十分高くされる。これにより、図4の参照符号602に示されるように、カットオフ周波数fcより低い周波数帯域内の利得に影響を与えることなく、周波数fpにおける利得のピークを抑えて発振を防止し、且つfc以上の帯域外周波数においても抑圧量を得ることができる。第3の補償方法は、前記第1の補償方法と前記第2の補償方法の両方を行う方法である。具体的には、図3のように、抵抗R4を容量Chに直列に接続するともに、容量C1を抵抗R2に並列に接続する。容量C1は高い周波数領域において、利得の抑圧量を得ることができるため、演算増幅器OP2の有限な利得帯域幅の影響を補間することが可能となる。また、抵抗R4は高い周波数領域において、利得増大を抑圧することで位相補償を行う。これによれば、図4の参照符号603に示されるように、周波数fpでの利得のピークをさらに抑えて発振を防止し、且つfc以上の帯域外周波数においても抑圧量を得ることができる。一般的に演算増幅器の利得帯域幅を増やすには、面積と電流を増やす必要があるが、実施の形態3に係るフィルタ回路3によれば、演算増幅器OP2が十分な利得帯域幅を持っていなくとも、その影響を補償し、フィルタ回路全体の動作を安定化することが可能となる。すなわち、面積と電流低減のために演算増幅器OP2に低利得帯域幅の演算増幅器を用いたとしても、フィルタ回路1と同様に、低カットオフ周波数、低雑音、及び低歪みのフィルタ回路をより小面積で実現することができる。≪実施の形態4≫図5は、実施の形態4に係るフィルタ回路の一例を示すブロック図である。同図において、フィルタ回路1乃至3と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。同図に示されるフィルタ回路4は、フィルタ回路3と同様に、演算増幅器OP2が十分な利得帯域幅を持っていない場合に、回路の安定性を向上させたフィルタ回路である。すなわち、図3と相違するのは、微分回路220において抵抗Rh_Aに容量C2_Aが並列接続され、抵抗Rh_Bに容量C2_Bが並列接続されている点である。なお、以下の説明では、容量C2_A及び容量C2_Bを同一の容量値とし、総称する場合は容量C2と表記する。図6にフィルタ回路4の周波数特性を例示する。同図において、縦軸は利得GdBであり、横軸は周波数fHzである。参照符号603はフィルタ回路3の利得特性であり、参照符号604はフィルタ回路4の利得特性である。フィルタ回路4において容量C2は抵抗Rhと並列に接続される。これにより、高域において、補償容量C2のインピーダンスが下がることにより、演算増幅器OP2の入出力間の負帰還経路のインピーダンスを低下させ、周波数fpでの利得増大を抑圧することができる。したがって、図6の参照符号604に示されるように、フィルタ回路3における補償方法に比べ、周波数fpにおいて更にピークを減らすことが可能となる。以上、実施の形態4のフィルタ回路4によれば、演算増幅器OP2が十分な利得帯域幅を持っていなくとも、その影響を補償し、フィルタ回路全体の安定度を更に向上させることができる。なお、容量C1及び容量C2の必要性は、演算増幅器OP2の利得帯域幅と位相余裕に関係する。例えば、フィルタ回路の全体の特性が安定でなく、高い周波数領域の抑圧量が不十分であれば、容量C1及び容量C2、抵抗R4の何れか一方又は二つ或いは全てを追加すればよい。≪実施の形態5≫図7は、複数の通信方式に対応したマルチモード用の送受信機の一例を示すブロック図である。同図に示される送受信機40は、例えば、同相成分のIチャネルと直交成分のQチャネルの2系統のアナログベースバンド部を有する直交ダウンコンバージョン方式のGSMと、WCDMAと、LTEとに対応した送受信機である。送受信機40は、例えば、送受信用のアンテナ400、アンテナスイッチとRFフィルタとからなるフロントエンドモジュール401、低雑音増幅器402、変換部420、I信号用フィルタ回路5_A、Q信号用フィルタ回路5_B、I信号用可変増幅器407、Q信号用可変増幅器417、I信号用アナログ/デジタル変換器ADC409、Q信号用アナログ/デジタル変換器ADC419、制御部CNT408、ベースバンド信号処理用LSIBB_LSI410、デジタル/アナログ変換器DAC412、及びRF送信信号生成部Tx411を含んで構成される。特に制限されないが、低雑音増幅器402、変換部420、I信号用フィルタ回路5_A、Q信号用フィルタ回路5_B、I信号用可変増幅器407、Q信号用可変増幅器417、I信号用アナログ/デジタル変換器ADC409、Q信号用アナログ/デジタル変換器ADC419、制御部CNT408、デジタル/アナログ変換器DAC412、及びRF送信信号生成部Tx411は、公知のCMOS集積回路の製造技術によって1個の単結晶シリコンのような半導体基板に形成されたRFICとして構成される。アンテナ400によって受信されたRF受信信号は、フロントエンドモジュール401を介して低雑音増幅器402の入力端子に供給され、低雑音増幅器402は入力された信号を増幅し、RF受信増幅信号として変換部420に出力する。変換部420は、例えば、I信号用ミキサ403、Q信号用ミキサ413、90度移相器405、及び局部信号発振器404を含んで構成される。90度移相器405は、局部信号発振器404から出力された信号に基づいて、Iローカル信号と、Iローカル信号と90度の位相差を持つQローカル信号とを生成する。Iローカル信号はI信号用ミキサ403に供給され、Qローカル信号はQ信号ミキサ413に供給される。I信号用ミキサ403とQ信号用ミキサ413は、直交ダウンコンバージョンミキサを構成する。I信号用ミキサ403は、RF受信増幅信号とIローカル信号とに基づいてIベースバンド信号を生成し、I信号用フィルタ回路5_Aに出力する。また、Q信号用ミキサ413は、RF受信増幅信号とQローカル信号とに基づいてQベースバンド信号を生成し、Q信号用フィルタ回路5_Bに出力する。I信号用フィルタ回路5_A及びQ信号用フィルタ回路5_Bは、後述する制御部408からのフィルタ切替信号Sfに基づいて、Iベースバンド信号及びQベースバンド信号から目的とする通信方式通信モードに応じた周波数帯の信号を取り出す。I信号用フィルタ回路5_A及びQ信号用フィルタ回路5_Bの詳細については後述する。I信号用フィルタ回路5_Aから出力されたIベースバンド信号はI信号用可変増幅器407に入力され、Q信号用フィルタ回路5_Bから出力されたQベースバンド信号はQ信号用可変増幅器417に入力され、夫々のベースバンド信号は増幅される。I信号用可変増幅器407によって増幅されたアナログのIベースバンド信号は、I信号用アナログ/デジタル変換器409によってデジタルのIベースバンド信号に変換され、ベースバンド信号処理用LSI410に供給される。また、Q信号用可変増幅器417によって増幅されたアナログのQベースバンド信号は、Q信号用アナログ/デジタル変換器419によってデジタルのQベースバンド信号に変換され、ベースバンド信号処理用LSI410に供給される。ベースバンド信号処理用LSI410は、目的とする通信方式通信モードに応じて、供給されたデジタルのIベースバンド信号及びQベースバンド信号を復調する。これにより、受信したRF信号から必要な情報を取得することができる。またベースバンド信号処理用LSI410は、いずれの通信モードの信号を受信するかを選択する通信モード選択信号Smを生成する。通信モード選択信号Smは、例えばGSM、WCDMA、及びLTEの3つの通信モードのうち、いずれかの通信モードを指示する信号である。通信モード選択信号Smは、例えば制御部408に入力される。ベースバンド信号処理用LSI410は更に、送信信号を生成する。例えば、ベースバンド信号処理用LSI410は、送信すべき通信モードに応じてデジタルのQベースバンド送信信号を生成し、デジタル/アナログ変換器412に出力する。デジタル/アナログ変換器412は、デジタルのベースバンド送信信号をアナログのベースバンド送信信号に変換し、RF送信信号生成部411に出力する。RF送信信号生成部411は、アナログのベースバンド送信信号に基づいてRF送信信号を生成する。生成されたRF送信信号は、フロントエンドモジュール401を介してアンテナ400に供給され、送信される。制御部408は、通信モード選択信号Smが指示する通信モードに対応したフィルタ特性となるように、I信号用フィルタ回路5_A及びQ信号用フィルタ回路5_Bを制御する。具体的には、制御部408は、通信モード選択信号Smに基づいてフィルタ切替信号Sfを生成し、フィルタ切替信号SfによってI信号用フィルタ回路5_A及びQ信号用フィルタ回路5_Bのフィルタ特性を切り替える。I信号用フィルタ回路5_A及びQ信号用フィルタ回路5_Bは、フィルタ切替信号Sfによって、予め設定された各通信モードに適したフィルタ特性となるように切替えられる。ここで、I信号用フィルタ回路5_A及びQ信号用フィルタ回路5_Bについて詳細に説明する。I信号用フィルタ回路5_A及びQ信号用フィルタ回路5_Bは、フィルタとしての基本回路構成が同一であるため、I信号フィルタ回路5_A及びQ信号フィルタ回路5_Bを単にフィルタ回路5として、その回路構成を説明する。図8は、フィルタ回路5の一例を示すブロック図である。同図において、フィルタ回路1乃至4と同一の構成要素には同一の符号を付してその詳細な説明を省略する。なお、図8では、フィルタ回路5における微分回路を構成する回路として第2回路21を適用する場合を代表的に例示するが、これに限られない。例えば、第2回路21の代わりに第2回路20や第2回路22を適用したフィルタ回路としてもよい。フィルタ回路5は、前述した図3のフィルタ回路3の回路構成をベースとし、第1回路11と第2回路21との接続と遮断を切り替えるためのスイッチ素子SW_1~SW_4を備える。具体的には、スイッチ素子SW_1は抵抗R3_Aと入力端子Iinpとを接続する経路に挿入され、スイッチ素子SW_4は抵抗R3_Bと入力端子Iinmとを接続する経路に挿入される。また、スイッチ素子SW_2は抵抗R4_Aと出力端子Voutmとを接続する経路に挿入され、スイッチ素子SW_3は抵抗R4_Bと出力端子Voutpとを接続する経路に挿入される。また、容量C1_A、C1_Bは、容量値が変更可能に構成される。フィルタ回路5のフィルタ特性の切り替えは、フィルタ切替信号Sfによって制御される。具体的には、フィルタ切替信号Sfによって、スイッチ素子SW_1~SW_4のオンオフの切り替えと第1回路11における容量C1の容量値が制御される。図9に各通信モードに対応したスイッチ素子SW_1~SW_4及び容量C1の制御方法を例示する。同図に示されるように、通信モードがGSMの場合には、例えば、スイッチ素子SW_1~SW_4を閉じてオン状態とするとともに、容量C1の容量値を21pFとする。通信モードがWCDMAの場合には、例えば、フィルタスイッチ素子SW_1~SW_4を開いてオフ状態とするとともに、容量C1の容量値を21pFとする。通信モードがLTMの場合には、例えば、フィルタスイッチ素子SW_1~SW_4を開いてオフ状態とするとともに、容量C1の容量値を4pFとする。ここで、フィルタ回路5の抵抗R2の値を4kΩとすると、通信モードがGSMの場合にはフィルタ回路5のカットオフ周波数fcは135kHzとなり、通信モードがWCDMAの場合にはフィルタ回路5のカットオフ周波数fcは1.92MHzとなり、通信モードがLTEの場合にはフィルタ回路5のカットオフ周波数fcは10MHzとなる。なお、同図において、GSM受信に好適なカットオフ周波数を135kHzとし、WCDMA受信に好適なカットオフ周波数を1.92MHzとし、LTEの帯域幅20MHz受信に好適なカットオフ周波数を10MHzとしているが、上記のカットオフ周波数の値は一例であり、特に限定されない。図10にフィルタ回路5の各通信モードに対応したフィルタ特性を例示する。同図において、横軸は周波数fHzであり、縦軸は利得GdBである。同図には、前述した図8にしたがってスイッチ素子SW_1~SW_4及び容量C1を切り替えた場合のフィルタ特性が例示される。同図において、フィルタ回路5のフィルタ特性は、通信モードがGSMの場合には参照符号100で示される特性となり、通信モードがWCDMAの場合には参照符号101で示される特性となり、通信モードがLTEの場合には参照符号102で示される特性となる。図11は、通信モードを切り替える場合のタイミングの一例を示す説明図である。同図において、時刻t0において送受信機40はWCDMAの信号を受信しているとする。この場合、ベースバンド信号処理用LSI410から出力される通信モード選択信号SmはWCDMAを指示している。制御部408は、図9の組み合わせに基づいてフィルタ切替信号Sfを制御することで、I信号用フィルタ回路5_A及びQ信号用フィルタ回路5_Bのスイッチ素子SW_1~SW_4をオフ状態OPENにし、容量C1の容量値を21pFにする。これにより、フィルタ回路5は第2回路21が切り離された構成となり、カットオフ周波数fcは1.92MHzに設定される。次に、時刻t1において送受信機40は受信の通信モードをGSMに切り替える。このとき、ベースバンド信号処理用LSI410は、GSMを指示する通信モード選択信号Smを出力する。これを受けた制御部408は、図9の組み合わせに基づいてフィルタ切替信号Sfを制御することで、I信号用フィルタ回路5_A及びQ信号用フィルタ回路5_Bのスイッチ素子SW_1~SW_4をオン状態CLOSEにする。容量C1の容量値は21pFであり、変更されない。これにより、フィルタ回路5は第1回路11と第2回路21が接続された構成となり、カットオフ周波数fcは135kHzに設定される。そして、時刻t2において送受信機40は受信の通信モードをLTEに切り替える。このとき、ベースバンド信号処理用LSI410は、LTEを指示する通信モード選択信号Smを出力する。これを受けた制御部408は、図9の組み合わせに基づいてフィルタ切替信号Sfを制御することで、I信号用フィルタ回路5_A及びQ信号用フィルタ回路5_Bのスイッチ素子SW_1~SW_4をオフ状態OPENにし、容量C1の容量値を4pFに変更する。これにより、フィルタ回路5は第2回路21が切り離された構成となり、カットオフ周波数fcは10MHzに設定される。GSM方式の信号を受信する場合、フィルタ特性100は、スイッチ素子SW_1~SW_4が閉じられるために演算増幅器OP2の利得帯域幅の影響を受ける。しかし、フィルタ回路5の基本的な回路構成を容量C1及び抵抗R4を挿入したフィルタ回路3と同様にすることで、その影響が軽減され、十分に抑圧量がある高い周波数帯例えば、図10の10MHz付近において多少の抑圧量の低下が発生するにとどまる。これにより、抑圧が困難な400kHzオフセットや600kHzオフセットによる隣接チャンネル妨害等を十分に抑圧することが可能となる。一方、WCDMAの信号やLTEの帯域20MHzの信号を受信するためには、GSMの帯域幅の10倍以上の帯域幅が必要である。そのため、仮に、フィルタ回路5のスイッチ素子SW_1~SW_4を閉じて第2回路21を接続した状態において、容量C1の容量値を変更することでフィルタ特性を切り替えるとすると、演算増幅器OP2の利得帯域幅の影響度が10倍以上となり、演算増幅器OP2の利得帯域幅を増やさない限り10MHz近傍で利得の抑圧量の低下が発生する。すなわち、WCDMAの信号を受信する場合に、5MHzオフセットや10MHzオフセットの隣接チャンネル妨害等を十分に抑圧することができない虞がある。これは、LTEの帯域20MHzの信号を受信する場合も同様である。そこで、フィルタ回路5のように、WCDMAやLTEなどの広帯域幅の通信モードの信号を受信する場合には、フィルタ回路5のスイッチ素子SW_1~SW_4を開いて第2回路21を切り離し、第1回路11によってフィルタ特性を得る構成とする。これにより第2回路21における演算増幅器OP2の利得帯域幅の影響を受けることなく、安定したフィルタ特性が得られる。以上、実施の形態5に係る送受信機40によれば、受信の目的とする通信方式に応じてフィルタ特性を切り替えることができる。また、スイッチ素子SW_1~SW_4によって第2回路21の切り離しを可能とすることで、演算増幅器OP2の利得帯域幅の影響を受けることなく、各通信モードで最適なフィルタ特性を得ることが可能となる。更にフィルタ回路5によれば、前述のフィルタ回路1乃至4と同様に、低カットオフ周波数、低雑音、及び低歪みのフィルタ回路をより小面積で実現することができる。以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、フィルタ回路3乃至5として電流入力のフィルタ回路を例示したが、電圧入力に対応するため、図2のようにフィルタ回路3乃至5の入力側に抵抗R1_A及び抵抗R1_Bを挿入した回路構成としても、同様の効果が得られる。実施の形態5において、GSM、WCDMA、及びLTEの3つの通信方式を切り替える送受信機40にフィルタ回路5を適用する場合を例示したが、別の通信方式間でフィルタ特性を切り替える送受信機に適用することも可能である。例えば、TD-SCDMATimeDivision-SynchronousCDMAやCDMA2000等の携帯電話における通信規格や携帯電話以外の通信機器における通信規格に対応したフィルタ回路に適用しても同様な効果が得られる。また、実施の形態5において、フィルタ回路5を受信側のフィルタに適用する場合を例示したが、送信側のフィルタ回路に適用することも可能である。同様に、送受信機に限られず、送信機や受信機にも適用可能である。更に、フィルタ回路5やフィルタ特性の切り替え制御の仕組みを低IF方式の送受信機に適用することも可能である。例えば、I信号用フィルタ回路5_Aの出力をQ信号用フィルタ回路5_Bの入力に帰還し、Q信号用フィルタ回路5_Bの出力をI信号用フィルタ回路5_Aの入力に帰還するように接続することにより、送受信機40と同様の効果が期待できる。実施の形態5に係る送受信機40において、GSMの信号を受信するときにスイッチ素子SW_1~SW_4を閉じる制御方法を示したがこれに限らない。例えば、LTEは受信帯域幅1.4MHz、3MHz、5MHz、10MHz、15MHz、20MHzというように適宜受信帯域幅が変わる通信方式であるので、受信帯域幅が比較的小さい1.4MHzの信号を受信するときにスイッチ素子SW_1~SW_4を閉じるように制御することも可能である。また、容量Chも制御部408からのフィルタ切替信号Sfによって可変できる構成にすることも可能である。例えば、LTEの1.4MHzの信号を受信するときにスイッチ素子SW_1~SW_4を閉じるように制御することに加えて、容量Chを変更してカットオフ周波数を変更することが可能である。また、その際に容量C1も合わせて変更しても良い。更に、制御部408からのフィルタ切替信号Sfによってフィルタ特性のプロセスばらつきを補正するように容量C1、容量Chを調整しても良い。スイッチ素子SW_1~SW_4を挿入する位置は図8に示される位置に限られず、スイッチ素子SW_1~SW_4を開いたときに第1回路11が第2回路21の影響を受けないようにすることができれば、別の位置でも良い。例えば、抵抗R3_Aと演算増幅器OP2の反転出力端子Vop2mとの間にスイッチ素子SW_1を配置しても良い。送受信機40において、フィルタが不要な通信方式とフィルタが必要な通信方式が混載する場合には、第1回路11の代わりに第1回路10を適用することも可能である。この場合、例えば、フィルタが不要な通信方式の場合にはスイッチ素子SW_1~SW_4を開き、フィルタが必要な通信方式の場合にはスイッチ素子SW_1~SW_4を閉じる。すなわち、フィルタ特性の変更の必要性に応じて、通信方式や受信帯域幅を変化させるタイミングで、スイッチ素子SW_1~SW_4を切替えれば良い。図7に示した送受信機40の構成は、その一例を示したに過ぎない。例えば、5次や6次のフィルタ特性が必要な場合には、I信号用フィルタ回路5_A及びQ信号用フィルタ回路5_Bの後段に、さらにフィルタ回路を追加しても良い。