第1電圧の系統から電流が流入するノードの電圧と、そのノードを第2電圧に維持するための参照電圧とを比較する比較器と、前記比較器に入力される前記ノードの電圧を受け、当該電圧を前記第1電圧より高い電圧に昇圧し、前記第1電圧の系統に印加するための昇圧型DC-DCコンバータと、を備え、前記昇圧型DC-DCコンバータは、前記比較器による比較の結果、前記ノードの電圧が前記参照電圧より高いとき昇圧機能を有効化し、前記ノードの電圧が前記参照電圧以下のとき昇圧機能を無効化することを特徴とする電源装置。パルス信号を生成するパルス信号生成器と、前記パルス信号生成器により生成されるパルス信号と、前記比較器から出力される比較結果信号を受ける論理ゲートと、をさらに備え、前記昇圧型DC-DCコンバータは、前記ノードの電圧が入力される入力端子と、前記第1電圧の系統に接続される出力端子との間に設けられるインダクタとダイオードの直列回路と、前記インダクタと前記ダイオードの接続点と、所定の固定電位との間に設けられるスイッチング素子とを含み、前記論理ゲートは、前記ノードの電圧が前記参照電圧より高いとき、前記パルス信号を前記スイッチング素子に供給し、前記ノードの電圧が前記参照電圧以下のとき前記スイッチング素子にオフ信号を供給することを特徴とする請求項1に記載の電源装置。直流電源から供給される前記第1電圧の系統とグラウンドとの間に直列に接続された、第1負荷と第2負荷との接続点と、前記第1電圧の系統との間に接続されることを特徴とする請求項1または2に記載の電源装置。直流電源から供給される直流電圧から、それぞれ異なる複数の直流電圧を生成する電源システムと、前記電源システムにより生成される複数の電圧、ゼロ電圧および当該複数の電圧から生成可能な少なくとも一つの差分電圧を用いて、擬似正弦波で形成される交流電圧を生成するインバータと、を備え、前記電源システムは、それぞれDC-DCコンバータを含む複数の電源装置を含み、前記複数の電源装置のうち電流の流入量が流出量より多い電源装置が、請求項1または2に記載の電源装置で構成されることを特徴とする電力変換装置。前記インバータは、前記複数の直流電圧の中の一つの電圧を受けるHブリッジ回路と、前記複数の直流電圧の中の別の電圧の印加端子と、前記Hブリッジ回路の第1出力端子との間に接続された第1双方向スイッチと、前記印加端子と、前記Hブリッジ回路の第2出力端子との間に接続された第2双方向スイッチと、を含み、前記第1双方向スイッチおよび前記第2双方向スイッチの少なくとも一つは、ダブルゲートのノーマリオフ型GaNトランジスタで構成されることを特徴とする請求項4に記載の電力変換装置。前記電源システムは、高電圧を生成する第1電源装置と、中電圧を生成する第2電源装置と、低電圧を生成する第3電源装置と、を含み、前記インバータは、前記高電圧と、前記中電圧と、前記低電圧と、ゼロ電圧と、前記高電圧と前記中電圧との差分電圧と、前記高電圧と前記低電圧との差分電圧と、前記中電圧と前記低電圧との差分電圧とを用いて、前記擬似正弦波で形成される交流電圧を生成し、前記第3電源装置は、請求項1または2に記載の電源装置で構成され、前記第3電源装置に含まれる前記昇圧型DC-DCコンバータにより昇圧された電圧は、前記第1電源装置または前記第2電源装置の出力系統に印加されることを特徴とする請求項4に記載の電力変換装置。前記インバータは、前記第1電源装置の出力端子と接続されたHブリッジ回路と、前記第2電源装置の出力端子と、前記Hブリッジ回路の第1出力端子との間に接続された第1双方向スイッチと、前記第2電源装置の出力端子と、前記Hブリッジ回路の第2出力端子との間に接続された第2双方向スイッチと、前記第3電源装置の入力端子と、前記Hブリッジ回路の第1出力端子との間に接続された第3双方向スイッチと、前記第3電源装置の入力端子と、前記Hブリッジ回路の第2出力端子との間に接続された第4双方向スイッチと、を含み、前記第1双方向スイッチ、前記第2双方向スイッチ、前記第3双方向スイッチおよび前記第4双方向スイッチの少なくとも一つは、ダブルゲートのノーマリオフ型GaNトランジスタで構成されることを特徴とする請求項6に記載の電力変換装置。前記電源システムは、高電圧を生成する第1電源装置と、低電圧を生成する第3電源装置と、を含み、前記インバータは、前記高電圧と、前記低電圧と、ゼロ電圧と、前記高電圧と前記低電圧との差分電圧とを用いて、前記擬似正弦波で形成される交流電圧を生成し、前記第3電源装置は、請求項1または2に記載の電源装置で構成され、前記第3電源装置に含まれる前記昇圧型DC-DCコンバータにより昇圧された電圧は、前記第1電源装置の出力系統に印加されることを特徴とする請求項4に記載の電力変換装置。前記インバータは、前記第1電源装置の出力端子と接続されたHブリッジ回路と、前記第3電源装置の入力端子と、前記Hブリッジ回路の第1出力端子との間に接続された第1双方向スイッチと、前記第3電源装置の入力端子と、前記Hブリッジ回路の第2出力端子との間に接続された第2双方向スイッチと、を含み、前記第1双方向スイッチおよび前記第2双方向スイッチの少なくとも一つは、ダブルゲートのノーマリオフ型GaNトランジスタで構成されることを特徴とする請求項8に記載の電力変換装置。上述した手法では、高電位側端子から負荷を介して電流が流れこむ低電位側端子に印加される電圧を、一定に保つことが重要である。しかしながら、その電圧を一定に保つためにレギュレータなどを用いると、無駄な消費電力が発生しやすくなる。本発明はこうした状況に鑑みなされたものであり、その目的は、電流が流入するノードの電圧を一定に保ちつつ、無駄な消費電力を低減する技術を提供することにある。本発明のある態様の電源装置は、第1電圧の系統から電流が流入するノードの電圧と、そのノードを第2電圧に維持するための参照電圧とを比較する比較器と、比較器に入力されるノードの電圧を受け、当該電圧を第1電圧より高い電圧に昇圧し、第1電圧の系統に印加するための昇圧型DC-DCコンバータと、を備える。昇圧型DC-DCコンバータは、比較器による比較の結果、ノードの電圧が参照電圧より高いとき昇圧機能を有効化し、ノードの電圧が参照電圧以下のとき昇圧機能を無効化する。本発明の別の態様は、電力変換装置である。この装置は、直流電源から供給される直流電圧から、それぞれ異なる複数の直流電圧を生成する電源システムと、電源システムにより生成される複数の電圧、ゼロ電圧および当該複数の電圧から生成可能な少なくとも一つの差分電圧を用いて、擬似正弦波で形成される交流電圧を生成するインバータと、を備える。電源システムは、それぞれDC-DCコンバータを含む複数の電源装置を含む。複数の電源装置のうち電流の流入量が流出量より多い電源装置が、上述した電源装置で構成される。本発明によれば、電流が流入するノードの電圧を一定に保ちつつ、無駄な消費電力を低減する。図1は、本発明の実施の形態に係る電力変換システム500の構成を示す図である。電力変換システム500は、太陽光発電システムなど、直流電力を交流電力に変換するシステムである。電力変換システム500は、直流電源100s、電源システム100c、並列型マルチレベルインバータ200を備える。直流電源100sは、太陽電池またはリチウムイオン、ニッケル水素、鉛などの二次電池を備え、直流電圧を電源システム100cに供給する。以下、本実施の形態では直流電源100sとして太陽電池を想定し、太陽電池から発生する直流電力をパワーコンディショナ電源システム100cおよび並列型マルチレベルインバータ200により構成されるにより交流電力に変換し、商用電源系統AC電源系統に出力する例を説明する。その際、複数の直流電圧レベルを生成し、設定されたタイミングで切り換えて使用することにより、擬似正弦波を生成する手法を採用する。電源システム100cは、それぞれDC-DCコンバータを含む複数の電源装置を備える。本実施の形態では、電源システム100cは第1電源装置101HV電源装置ともいう、第2電源装置102MV電源装置ともいうおよび第3電源装置103LV電源装置ともいうの三つの電源装置を備える例を説明する。第1電源装置101、第2電源装置102および第3電源装置103はそれぞれ、高電圧HV、中電圧MV、低電圧LVを生成し、並列型マルチレベルインバータ200に供給する。本実施の形態では、高電圧HV、中電圧MVおよび低電圧LVをそれぞれ48V、41Vおよび16Vに設定する例で説明する。第1電源装置101および第2電源装置102は、昇圧型DC-DCコンバータ昇圧チョッパともいうを含む、一般的な電源装置で構成される。第3電源装置103の構成については後述する。並列型マルチレベルインバータ200は、電源システム100cにより生成される複数の直流電圧の中の一つの電圧を受けるHブリッジ回路と、当該複数の直流電圧の中の別の電圧の印加端子と当該Hブリッジ回路の第1出力端子との間に接続された第1双方向スイッチおよび当該印加端子と当該Hブリッジ回路の第2出力端子との間に接続された第2双方向スイッチを少なくとも含む。並列型マルチレベルインバータ200は、電源システム100cにより生成される複数の電圧、ゼロ電圧および当該複数の電圧から生成可能な少なくとも一つの差分電圧を用いて、擬似正弦波で形成される交流電圧を生成する。本実施の形態では、並列型マルチレベルインバータ200は、高電圧HVと、中電圧MVと、低電圧LVと、ゼロ電圧と、高電圧HVと中電圧MVとの差分電圧と、高電圧HVと低電圧LVとの差分電圧と、中電圧MVと低電圧MVとの差分電圧とを用いて、擬似正弦波で形成される交流電圧を生成する。ゼロ電圧以外の電圧には正負が存在するため、合計13種類の電圧を使用することができる。擬似正弦波は、使用可能な電圧の数すなわち、階調数が多いほど、より滑らかに形成されるため、電源システム100cから供給される電圧間の差分電圧を生成する手法は有効な手法である。図2は、並列型マルチレベルインバータ200の構成例を示す図である。本実施の形態に係る並列型マルチレベルインバータ200は、12個のスイッチ図2では、パワーMOSFETを採用しているSW0~S11、負荷300たとえば、抵抗を備える。高電圧HV端子第1電源装置101の出力端子とグラウンド端子との間に、第0スイッチSW0および第1スイッチSW1の直列回路、および第2スイッチSW2および第3スイッチSW3の直列回路がそれぞれ接続される。第0スイッチSW0と第1スイッチSW1との接続点と、第2スイッチSW2と第3スイッチSW3との接続点との間に負荷300を介して電流経路が形成される。すなわち、第0スイッチSW0、第1スイッチSW1、第2スイッチSW2および第3スイッチSW3は、Hブリッジ回路を構成する。なお、第0スイッチSW0、第1スイッチSW1、第2スイッチSW2および第3スイッチSW3のそれぞれは、双方向スイッチである必要はない。中電圧MV端子第2電源装置102の出力端子と上記Hブリッジ回路の第1出力端子との間に、第4スイッチSW4および第5スイッチSW5の直列回路が接続される。中電圧MV端子第2電源装置102の出力端子と上記Hブリッジ回路の第2出力端子との間に、第6スイッチSW6および第7スイッチSW7の直列回路が接続される。第4スイッチSW4および第5スイッチSW5の直列回路は一つの双方向スイッチを構成する。第4スイッチSW4および第5スイッチSW5のそれぞれのソース端子とバッグゲート端子が接続されているため、それぞれのソース-ドレイン間に寄生ダイオードが発生する。第4スイッチSW4と第5スイッチSW5とは向きが反対に接続されているため、一方のスイッチがオンした場合、他方のスイッチには寄生ダイオードが発生し、その寄生ダイオードを通じて電流が流れる。第6スイッチSW6および第7スイッチSW7の直列回路についても同様である。低電圧LV端子第3電源装置103の入力端子と上記Hブリッジ回路の第1出力端子との間に、第8スイッチSW8および第9スイッチSW9の直列回路が接続される。低電圧LV端子第3電源装置103の入力端子と上記Hブリッジ回路の第2出力端子との間に、第10スイッチSW10および第11スイッチSW11の直列回路が接続される。第8スイッチSW8および第9スイッチSW9の直列回路は一つの双方向スイッチを構成する。第10スイッチSW10および第11スイッチSW11についても同様である。図3は、図2に示した並列型マルチレベルインバータ200に含まれる12個のスイッチSW0~S11のスイッチングパターンを示す図である。0階調では、第1スイッチSW1および第3スイッチSW3をオンし、その他のスイッチをすべてオフする。負荷300の両端にはグラウンド電位が印加され、負荷300に供給される電圧は0Vである。1階調では、第0スイッチSW0および第6スイッチSW6をオンし、その他のスイッチをすべてオフする。負荷300の右側端子には高電圧HV48Vが印加され、負荷300の左側端子には中電圧MV41Vが印加され、負荷300に供給される電圧は7Vである。並列型マルチレベルインバータ200を、同様の要領で図3に示すスイッチングパターンにしたがい制御していくと、2階調から6階調まで、それぞれ負荷300に16V、25V、32V、41Vおよび48Vが供給される。なお、図3では7階調から13階調については描いていないが、1階調から6階調までのスイッチングパターンにより負荷300に流れる電流の向きが反対になるようにスイッチングパターンを制御すれば、負荷300に-7V、-16V、-25V、-32V、-41Vおよび-48Vを供給することも可能である。図4は、図2に示した並列型マルチレベルインバータ200により生成された擬似正弦波を示す図である。上述したように本実施の形態では、高電圧HV:中電圧MV:低電圧LV=48V:41V:16V=3:2.56:1である。低電圧LVに維持されるべきノードには、高電圧HVおよび中電圧MVの系統から電流が流れこむ図4の斜線部参照。すなわち、平均すれば流入電流>流出電流の関係になる。中電圧MVに維持されるべきノードにも、高電圧HVの系統から電流が流入するが、グラウンドGND及び低電圧LVに維持されるべきノードに電流を流出するため、一周期で平均すると流入電流<流出電流の関係になる。図5は、本発明の実施の形態に係る電源装置103の基本回路構成を示す図である。当該電源装置103は、比較器CP1および昇圧型DC-DCコンバータ10を備える。比較器CP1は、第1電圧の系統から電流が流入するノードの電圧と、そのノードを第2電圧に維持するための参照電圧Vrefとを比較する。図5の回路構成では、比較器CP1はオペアンプで構成され、その非反転入力端子に上記ノードの電圧が印加され、その反転入力端子に参照電圧Vrefが印加される。当該ノードの電圧が参照電圧Vrefを超えるときハイレベル信号を出力し、超えないときローレベル信号を出力する。昇圧型DC-DCコンバータ10は、比較器CP1に入力されるノードの電圧を受け、当該電圧を第1電圧より高い電圧に昇圧し、第1電圧の系統に印加する。昇圧型DC-DCコンバータ10は、比較器CP1による比較の結果、当該ノードの電圧が参照電圧Vrefより高いとき昇圧機能を有効化し、当該ノードの電圧が参照電圧Vref以下のとき昇圧機能を無効化する。図5の回路構成では、比較器CP1からハイレベル信号が入力されると、昇圧型DC-DCコンバータ10の昇圧機能が有効化し、ローレベル信号が入力されると、無効化される。本実施の形態に係る電源装置103は、図1に示した電源システム100cに含まれる第3電源装置103のように、電流の流入量が流出量より多い電源装置に採用することに適している。すなわち、上記第1電圧が中電圧MV、上記第2電圧が低電圧LVに対応する。そして、昇圧型DC-DCコンバータ10により昇圧された電圧が、第2電源装置102の出力系統に印加されることにより、低電圧LVに維持されるべきノードに蓄積される電荷が中電圧MVの系統に戻される。そのためには、昇圧型DC-DCコンバータ10が中電圧MV本実施の形態では41Vを超える電圧まで昇圧し、昇圧型DC-DCコンバータ10から第2電源装置102の出力系統に電流を流す必要がある。図6は、本発明の実施の形態に係る電源装置103の具体的な回路構成例を示す図である。当該電源装置103は、比較器CP1、可変抵抗器VR、昇圧型DC-DCコンバータ10、パルス発生器11、ANDゲート12およびフォトカプラ13を含む。比較器CP1の反転入力端子に印加される参照電圧Vrefは、図6に示す回路構成の電源電圧たとえば、5Vを図示しない抵抗分割により生成される。たとえば、2.5Vに設定される。低電圧LVは可変抵抗器VRにより抵抗分割されて、比較器CP1の非反転入力端子に印加される。可変抵抗器VRは、低電圧LVが理想値のとき参照電圧Vrefと一致するように抵抗分割する。パルス発生器11たとえば、ファンクションジェネレータは、パルス信号を生成する。ANDゲート12は、パルス発生器11により生成されるパルス信号と、比較器CP1から出力される比較結果信号イネーブル信号として利用されるを受ける。ANDゲート12は、比較器CP1の出力信号がハイレベルのとき、パルス発生器11の出力信号をそのまま出力し、比較器CP1の出力信号がローレベルのとき、ローレベルを出力する。ANDゲート12の出力信号は、フォトカプラ13を介して後述するスイッチング素子M1に入力される。このように、ANDゲート12は、上記ノードの電圧より厳密には可変抵抗器VRにより分割された低電圧VLが参照電圧Vrefより高いとき、パルス信号をスイッチング素子M1に供給し、当該ノードの電圧が参照電圧Vref以下のときスイッチング素子M1にオフ信号ローレベルを供給する。昇圧型DC-DCコンバータ10は、インダクタL1、ダイオードD1、スイッチング素子M1、第1キャパシタC1および第2キャパシタC2を含む。インダクタL1とダイオードD1の直列回路は、電流が流入するノード本実施の形態では、低電圧LVを維持するよう制御されているに接続される入力端子と、電流を流出している第1電圧の系統本実施の形態では中電圧MVに接続される出力端子との間に設けられる。スイッチング素子M1図6では、パワーMOSFETで構成されるは、インダクタL1とダイオードD1の接続点と、所定の固定電位図6では、グラウンドとの間に設けられる。スイッチング素子M1図6では、パワーMOSFETのゲート端子にパルス信号が入力されると、昇圧型DC-DCコンバータ10は昇圧動作を開始し、オフ信号が入力されると停止する。第1キャパシタC1は、昇圧型DC-DCコンバータ10の入力端子と当該固定電位との間に設けられ、当該入力端子の電圧を平滑化する。第2キャパシタC2は、昇圧型DC-DCコンバータ10の出力端子と当該固定電位との間に設けられ、当該出力端子の電圧を平滑化する。以上説明しように本実施の形態に係る電源装置によれば、昇圧型DC-DCコンバータの入力側を利用して電流が流入するノードの電圧を一定に保ちつつ、その昇圧機能を利用して余分な電荷を流出元に還流させることにより、無駄な消費電力の発生を抑制することができる。すなわち、当該ノードへの電荷の流入により当該ノードの電位が上昇し、参照電位を上回ると比較器の出力が有意なレベル上述した実施の形態では、ハイレベルに反転する。これにより、昇圧型DC-DCコンバータが起動する。すなわち、比較器の出力は昇圧型DC-DCコンバータのイネーブル信号となる。昇圧型DC-DCコンバータの動作開始により、昇圧型DC-DCコンバータの出力電圧が上記流出元の電圧を超えると、当該流出元に電流が流れ、上記ノードの電位が低下する。そのノードの電位が比較器の参照電位を下回ると、昇圧型DC-DCコンバータの動作が停止し、上記ノードに電荷が蓄積して当該ノードの電位が上昇する。したがって、当該ノードの電位を一定に保つことができる。また、当該ノードに余分に蓄積される電荷は、流出元に還元されるため、原理的には無駄な消費電力がまったく発生しないことになる。図7は、図5に示した本発明の実施の形態に係る電源装置103の回路構成と比較すべき回路構成を示す図である。この比較例に係る電源装置103cも、電流が流入するノードの電位を一定に保つことができる。当該電源装置103cは、比較器CP1cおよびスイッチング素子M1cおよび抵抗Rcを含む。比較器CP1cに入力される電圧は、図5に示した回路構成と同じである。比較器CP1cの出力端子は、スイッチング素子M1c図7では、パワーMOSFETのゲート端子の制御端子に接続される。スイッチング素子M1cの入力端子図7では、パワーMOSFETのドレイン端子は上記ノードに接続され、その出力端子図7では、パワーMOSFETのソース端子は抵抗Rcを介して接地される。当該ノードに余分な電荷が流入すると、スイッチング素子M1cがオンし、当該電荷が抵抗Rcに流れ、ジュール熱として放出される。このように、図7の回路構成と図5の回路構成を比較すると、前者が無駄なエネルギーを消費しており、後者が原理的にエネルギーロスが発生しないことが分かる。以上、本発明の実施の形態を説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。上述した実施の形態では、太陽電池や二次電池から供給される直流電力を、擬似正弦波で形成される交流電力に変換する電力変換装置に、本実施の形態に係る電源装置103を適用する例を説明したが、これに限られるものではない。たとえば、本実施の形態に係る電源装置103を、直流電源から供給される電源電圧の系統とグラウンドとの間に直列に接続された第1負荷と第2負荷との接続点と、当該電源電圧の系統との間に接続してもよい。以下、モータシステムを例により具体的に説明する。図8は、本実施の形態に係る電源装置103を使用しないモータシステム600cを示す図である。当該モータシステム600cは、直流電源100b、制御回路601cおよびモータ640を備える。以下、直流電源100bが4.5Vを制御回路601cに供給する例で説明する。制御回路601cは、降圧型DC-DCコンバータ降圧チョッパともいう605、デジタル系回路610、降圧型DC-DCコンバータ615、アナログ系回路620およびモータドライバ630を含む。直流電源100bは、降圧型DC-DCコンバータ605、降圧型DC-DCコンバータ615およびモータドライバ630に電源電圧を供給する。降圧型DC-DCコンバータ605は、4.5Vを1.2Vに降圧して、デジタル系回路610に電源電圧として供給する。降圧型DC-DCコンバータ615は、4.5Vを3.3Vに降圧して、アナログ系回路620に電源電圧として供給する。モータドライバ630は4.5Vの電源電圧で動作し、モータ640を駆動する。消費電力は、モータドライバ630>アナログ系回路620>デジタル系回路610の関係になる。図9は、本実施の形態に係る電源装置103を使用したモータシステム600eを示す図である。当該モータシステム600eは、直流電源100b、制御回路601eおよびモータ640を備える。制御回路601eは、電源装置103、デジタル系回路610、アナログ系回路620およびモータドライバ630を含む。電源電圧の系統とグラウンドとの間に、アナログ系回路620およびデジタル系回路610が直列に接続される。直流電源100bは、アナログ系回路620およびデジタル系回路610の直列回路、ならびにモータドライバ630に電源電圧を供給する。アナログ系回路620は3.3Vを消費し、1.5Vをデジタル系回路610に供給する。電源装置103は、アナログ系回路620とデジタル系回路610との接続点の電圧を1.5Vに維持しつつ、アナログ系回路620に流れた電流を電源電圧の系統に還流させる。図8のモータシステムcと、図9のモータシステムeとを比較すると、前者では降圧型DC-DCコンバータが二つ必要であるが、後者では電源装置103に含まれる昇圧型DC-DCコンバータが一つで足りる。また、後者ではアナログ系回路620に流れた電流を電源電圧の系統に還流させることができるため、前者より消費電力を低減することができる。図10は、電源システム100cおよび並列型マルチレベルインバータ200の別の構成例を示す図である。この構成例は、図1、2に示した電源システム100cおよび並列型マルチレベルインバータ200の構成より簡素なものである。図10では、電源システム100cは第1電源装置101および第3電源装置103の二つの電源装置を備える。すなわち、図1の第2電源装置102が省略された構成である。第1電源装置101および第3電源装置103はそれぞれ、高電圧HV、低電圧LVを生成し、並列型マルチレベルインバータ200に供給する。並列型マルチレベルインバータ200は、高電圧HVと、低電圧LVと、ゼロ電圧と、高電圧HVと低電圧LVとの差分電圧とを用いて、擬似正弦波で形成される交流電圧を生成する。ゼロ電圧以外の電圧には正負が存在するため、合計7種類の電圧を使用することができる。図10の並列型マルチレベルインバータ200の構成は、図2の並列型マルチレベルインバータ200の構成と比較し、第4スイッチSW4、第5スイッチSW5、第6スイッチSW6および第7スイッチSW7が省略された構成である。高電圧HV端子第1電源装置101の出力端子とグラウンド端子との間に、第0スイッチSW0、第1スイッチSW1、第2スイッチSW2および第3スイッチSW3により構成されるHブリッジ回路HB1が接続される構成は、両者の間で同じである。図10では、双方向スイッチをより一般的な構成で描いている。すなわち、寄生ダイオードが発生しないトランジスタにも適用できる双方向スイッチの構成例を描いている。低電圧LV端子第3電源装置103の入力端子とHブリッジ回路HB1の第1出力端子との間に、第1双方向スイッチBsw1が接続される。低電圧LV端子第3電源装置103の入力端子と上記Hブリッジ回路HB1の第2出力端子との間に、第2双方向スイッチBsw2が接続される。第1双方向スイッチBsw1は、第8スイッチSW8、第9スイッチSW9、第2ダイオードD2および第3ダイオードD3を含む。第3電源装置103の入力端子とHブリッジ回路HB1の第1出力端子との間に、第8スイッチSW8および第2ダイオードD2の直列回路と、第3ダイオードD3と第9スイッチSW9の直列回路が並列に接続される。第8スイッチSW8を構成するトランジスタのソース端子は第3電源装置103の入力端子に接続され、当該トランジスタのドレイン端子は第2ダイオードD2のカソード端子に接続される。第2ダイオードD2のアノード端子はHブリッジ回路HB1の第1出力端子に接続される。第3ダイオードD3のアノード端子は第3電源装置103の入力端子に接続され、第3ダイオードD3のカソード端子は第9スイッチSW9を構成するトランジスタのドレイン端子に接続される。当該トランジスタのソース端子はHブリッジ回路HB1の第1出力端子に接続される。第2双方向スイッチBsw2は、第10スイッチSW10、第11スイッチSW11、第4ダイオードD4および第5ダイオードD5を含む。第3電源装置103の入力端子とHブリッジ回路HB1の第2出力端子との間に、第10スイッチSW10および第4ダイオードD4の直列回路と、第5ダイオードD5と第11スイッチSW11の直列回路が並列に接続される。なお、第10スイッチSW10、第11スイッチSW11、第4ダイオードD4および第5ダイオードD5の具体的な接続形態は、第8スイッチSW8、第9スイッチSW9、第2ダイオードD2および第3ダイオードD3と、同様であるため説明を省略する。第3電源装置103は、低電圧LVと参照電圧Vrefとを比較し、低電圧LVを一定に保つよう制御する。低電圧LVが参照電圧Vrefより高いとき、低電圧LVに維持されるべきノードに蓄積される電荷が高電圧HVの系統に戻される。以下、図2、図10に示した並列型マルチレベルインバータ200を構成する双方向スイッチのうちの少なくとも一つを、ダブルゲートのノーマリオフ型GaNトランジスタで構成する例を説明する。図11は、ダブルゲートのノーマリオフ型GaNトランジスタ以下、ダブルゲート双方向スイッチ21というの構造を説明するための図である。ダブルゲート双方向スイッチ21は、基板26上に、チャネル領域を有する半導体層積層体18と、この半導体層積層体18の上に互いに間隔をおいて形成した第1オーミック電極31Aおよび第2オーミック電極31Bと、第1オーミック電極31Aと第2オーミック電極31Bとの間に第1オーミック電極31A側から順に形成した第1p型半導体層32Aおよび第2p型半導体層32Bと、第1p型半導体層32Aの上に形成した第1ゲート電極33Aと、第2p型半導体層32Bの上に形成した第2ゲート電極33Bとを備える。第1オーミック電極31Aにドレイン端子24が接続され、第2オーミック電極31Bにソース端子25が接続され、第1ゲート電極33Aに第1ゲート端子22が接続され、第2ゲート電極33Bに第2ゲート端子23が接続される。以下、より具体的に説明する。ダブルゲート双方向スイッチ21は、シリコンSiからなる基板26の上に、厚さが10nm窒化アルミニウムAlNと厚さが10nmの窒化ガリウムGaNとが交互に積層されてなる厚さが1μmのバッファ層27が形成され、その上に半導体層積層体28が形成されている。半導体層積層体28は、第1半導体層とこの第1半導体層と比べてバンドギャップが大きい第2半導体層とが基板側から順次積層されている。第1半導体層は、厚さが2μmのGaNアンドープの窒化ガリウム層29であり、第2半導体層は、厚さが20nmのn型のAlGaN窒化アルミニウムガリウム層30である。GaN層29のAlGaN層30とのヘテロ界面近傍には、自発分極およびピエゾ分極による電荷が生じる。これにより、シートキャリア濃度が1×1013cm―2以上で且つ移動度が1000cm2V/sec以上の2次元電子ガス2DEG層であるチャネル領域が生成されている。つまり、半導体層積層体28は、2次元電子ガス2DEG層であるチャネル領域を有し、基板の上に形成されている。半導体層積層体28の上には、互いに間隔をおいて第1オーミック電極31Aと第2オーミック電極31Bとが形成されている。第1オーミック電極31Aおよび第2オーミック電極31Bは、チタンTiとアルミニウムAlとが積層されており、チャネル領域とオーミック接合を形成している。n型のAlGaN層30の上における第1オーミック電極31Aと第2オーミック電極31Bとの間の領域には、第1p型半導体層32Aおよび第2p型半導体層32Bが互いに間隔をおいて選択的に形成されている。第1p型半導体層32Aの上には第1ゲート電極33Aが形成され、第2p型半導体層32Bの上には第2ゲート電極33Bが形成されている。第1ゲート電極33Aおよび第2ゲート電極33Bは、それぞれパラジウムPdと金Auとが積層されており、第1p型半導体層32Aおよび第2p型半導体層32Bとオーミック接触している。AlGaN層30ならびに第1p型半導体層32Aおよび第2p型半導体層32Bを覆うように窒化シリコンSiNからなる保護膜34が形成されている。第1p型半導体層32Aおよび第2p型半導体層32Bは、それぞれ厚さが300nmで、マグネシウムMgがドープされたp型のGaNからなる。第1p型半導体層32Aおよび第2p型半導体層32Bと、AlGaN層30とによりPN接合がそれぞれ形成される。これにより、いわゆるノーマリオフ動作をする半導体素子を実現している。第1オーミック電極31Aの電位を電位V1、第1ゲート電極33Aの電位を電位V2、第2ゲート電極33Bの電位を電位V3、第2オーミック電極31Bの電位を電位V4とすると、電位V2が電位V1より所定の電圧値ここでは、1.5V以上高ければ、第1p型半導体層32Aからチャネル領域中に広がる空乏層が縮小するため、チャネル領域に電流を流すことができる。以下、この電圧値を第1閾値電圧と呼ぶ。同様に電位V3が電位V4より所定値ここでは、1.5V以上高ければ、第2p型半導体層32Bからチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができる。以下、この電圧値を第2閾値電圧と呼ぶ。第1p型半導体層32Aと第2p型半導体層32Bとの間の距離は、第1オーミック電極31Aおよび第2オーミック電極31Bに印加される最大電圧に耐えられるように構成する。つぎに、ダブルゲート双方向スイッチ21の動作について説明する。第1オーミック電極31Aの電位を0Vとし、第1ゲート端子22に印加する電圧を電圧Vg1、第2ゲート端子23に印加する電圧を電圧Vg2とする。電位V4が電位V1よりも高い状態たとえば、電位V4が100V、電位V1が0Vにおいて、電圧Vg1および電圧Vg2をそれぞれ第1閾値電圧および第2閾値電圧以下の電圧たとえば、0Vに設定する。これにより、第1p型半導体層32Aから広がる空乏層が、チャネル領域中を第2p型GaN層の方向へ向けて広がるため、チャネルに流れる電流を遮断することができる。したがって、電位V4が正の高電圧であっても、第2オーミック電極31Bから第1オーミック電極31Aへ流れる電流を遮断する遮断状態を実現できる。一方、電位V4が電位V1よりも低い状態たとえば、電位V4が-100V、電位V1が0Vにおいて、第2p型半導体層32Bから広がる空乏層が、チャネル領域中を第1p型半導体層32Aの方向へ向けて広がり、チャネルに流れる電流を遮断することができる。このため、第2オーミック電極31Bに負の高電圧が印加されている場合においても、第1オーミック電極31Aから第2オーミック電極31Bへ流れる電流を遮断することができる。すなわち、ダブルゲート双方向スイッチ21は双方向の電流を遮断することができる。以上のような構造および動作において、耐圧を確保するためのチャネル領域を第1ゲート電極33Aと第2ゲート電極33Bとが共有する。この素子は、1素子分のチャネル領域の面積でダブルゲート双方向スイッチ21が実現可能であり、ダブルゲート双方向スイッチ21全体を考えると、2つのダイオードと2つのノーマリオフ型のAlGaN/GaN-HFETとを用いた場合と比べてチップ面積をより小さくすることができる。したがって、ダブルゲート双方向スイッチ21の低コスト化および小型化が可能となる。電圧Vg1および電圧Vg2が、それぞれ第1閾値電圧および第2閾値電圧よりも高い電圧たとえば、5Vの場合には、第1ゲート電極33Aおよび第2ゲート電極33Bに印加される電圧は、共に閾値電圧よりも高くなる。したがって、第1p型半導体層32Aおよび第2p型半導体層32Bからチャネル領域に空乏層が広がらないため、チャネル領域は第1ゲート電極33Aの下側においても、第2ゲート電極33Bの下側においてもピンチオフされない。その結果、第1オーミック電極31Aと第2オーミック電極31Bとの間に双方向に電流が流れる導通状態を実現できる。つぎに、電圧Vg1を第1閾値電圧よりも高い電圧とし、電圧Vg2を第2閾値電圧以下とした場合の動作について説明する。図12は、ダブルゲート双方向スイッチ21の各種状態における等価回路を説明するための図である。図12aは、第1ゲート端子22および第2ゲート端子23を備えたダブルゲート双方向スイッチ21の基本となる等価回路を示す図である。当該等価回路は、第1トランジスタ35と第2トランジスタ36とが直列に接続された回路とみなすことができる。この場合、第1トランジスタ35のソースSが第1オーミック電極31A、第1トランジスタ35のゲートGが第1ゲート電極33Aに対応し、第2トランジスタ36のソースSが第2オーミック電極31B、および第2トランジスタ36のゲートGが第2ゲート電極33Bに対応する。図12aに示す等価回路は、第2トランジスタ36のゲートとソースが短絡されている状態すなわち、電圧Vg2が0Vである。図12bは、ゲートとソースが短絡されている状態の第2トランジスタ36の回路図である。以下、外部側の端子をA端子、第1トランジスタ35側の端子をB端子、およびゲート端子をC端子として説明する。図12bに示すB端子の電位がA端子の電位よりも高い場合には、A端子がソースでB端子がドレインであるトランジスタとみなすことができる。このような場合、C端子ゲートとA端子ソースとの間の電圧は0Vであり、第2閾値電圧以下のため、B端子ドレインからA端子ソースに電流は流れない。一方、A端子の電位がB端子の電位よりも高い場合には、B端子がソースでA端子がドレインのトランジスタとみなすことができる。このような場合、C端子ゲートとA端子ドレインとの電位が同じであるため、A端子の電位がB端子の電位を基準として第2閾値電圧以下の場合にはA端子ドレインからB端子ソースへ電流が流れない。A端子の電位がB端子の電位を基準として第2閾値電圧を超えると、C端子ゲートに第2閾値電圧以上の電圧が印加され、A端子ドレインからB端子ソースへ電流を流すことができる。トランジスタのゲートとソースとを短絡させた場合、ドレインがカソードでソースがアノードのダイオードとして機能し、その順方向立上り電圧はトランジスタの閾値電圧となる。そのため、図12aに示す第2トランジスタ36の部分は、ダイオードとみなすことができる。図12cは、第2トランジスタ36がダイオードとして機能する場合のダブルゲート双方向スイッチ21の等価回路を示す図である。図12cに示す等価回路において、ダブルゲート双方向スイッチ21の端子S2の電位が端子S1の電位よりも高い場合であって、第1トランジスタ35の第1ゲート端子22に第1閾値電圧を超える電圧が印加されている場合、第1トランジスタ35はオン状態であり、端子S2から端子S1へ電流を流すことができる。ただし、ダイオードの順方向立上り電圧によるオン電圧が発生する。また、ダブルゲート双方向スイッチ21の端子S1の電位が端子S2の電位よりも高い場合、その電圧は第2トランジスタ36により形成されるダイオードが担い、ダブルゲート双方向スイッチ21の端子S1から端子S2へ流れる電流を阻止する。つまり、第1ゲート端子22に第1閾値電圧を超える電圧を印加し、第2ゲート端子23に第2閾値電圧以下の電圧を印加することにより、いわゆる双方向素子をオンした状態と、ドレイン側にダイオードのカソード側を直列接続した動作が可能なスイッチが実現できる。以上より、ダブルゲート双方向スイッチ21は、そのゲートバイアス条件により、双方向の電流を遮断および通電する機能を有すると共に、ダイオード動作も可能であり、そのダイオードの電流が通電する方向も切り換えることができる。以上、説明したようにダブルゲート双方向スイッチ21の第1ゲート端子22と第2ゲート端子23のオンあるいはオフ条件に応じて、四つの動作モードを実現できる。図13は、ダブルゲート双方向スイッチ21の四つの動作モードを説明するための図である。第一モードでは、第1ゲート端子22をオンし、第2ゲート端子23をオフする。この場合、ダブルゲート双方向スイッチ21は、端子S1から端子S2に向けてオン状態の双方向デバイスと逆方向ダイオードとが直列接続された半導体素子として作用する。第二モードでは、第1ゲート端子22をオフし、第2ゲート端子23をオンする。この場合、ダブルゲート双方向スイッチ21は、端子S1から端子S2に向けて順方向ダイオードとオン状態の双方向デバイスとが直列接続された半導体素子として作用する。第三モードでは、第1ゲート端子22および第2ゲート端子23を共にオンする。この場合、ダブルゲート双方向スイッチ21は、双方向に導通状態の半導体スイッチ素子として作用する。第四モードでは、第1ゲート端子22および第2ゲート端子23を共にオフする。この場合、ダブルゲート双方向スイッチ21は、二つのダイオードが逆向きに直列接続された半導体素子として作用する。したがって、この半導体素子は順逆双方向の電流を遮断する。第三モードでは、端子S1と端子S2との間に立ち上がり電圧なしに双方向に電流を流すことができる。また、第一モードおよび第二モードでは、第1ゲート端子22または第2ゲート端子23のみをオンすることにより、一方向にのみ電流を流す整流作用を持たせることができる。したがって、ダブルゲート双方向スイッチ21は一チップでスイッチング時の電力損失が極めて小さい双方向スイッチを実現できる。本構造はJFETに類似しているが、キャリア注入を意図的に行うという点で、ゲート電界によりチャネル領域内のキャリア変調を行うJFETとは全く異なった動作原理により動作する。具体的には、ゲート電圧が3VまではJFETとして動作するが、pn接合のビルトインポテンシャルを超える3V以上のゲート電圧が印加された場合には、ゲートに正孔が注入され、前述したメカニズムにより電流が増加し、大電流且つ低オン抵抗の動作が可能となる。また、双方向スイッチ21は、第1ゲート電極33Aがp型の導電性を有する第1p型半導体層32Aの上に形成され、第2ゲート電極33Bがp型の導電性を有する第2p型半導体層32Bの上に形成されている。このため、第1半導体層と第2半導体層との界面領域に生成されるチャネル領域に対して、第1ゲート電極33Aおよび第2ゲート電極33Bから順方向のバイアスを印加することにより、チャネル領域内に正孔を注入することができる。窒化物半導体においては正孔の移動度は、電子の移動度よりもはるかに低いため、チャネル領域に注入された正孔は電流を流す担体としてほとんど寄与しない。このため、第1ゲート電極33Aおよび第2ゲート電極33Bから注入された正孔は同量の電子をチャネル領域内に発生させるので、チャネル領域内に電子を発生させる効果が高くなり、ドナーイオンのような機能を発揮する。つまり、チャネル領域内においてキャリア濃度の変調を行うことが可能となるため、動作電流が大きいノーマリオフ型の窒化物半導体層双方向スイッチを実現することが可能となる。以上説明したダブルゲート双方向スイッチ21を、本実施の形態に係る並列型マルチレベルインバータ200を構成する双方向スイッチに適用し、図13に示した第一モード、第二モードおよび第四モードを使用する。ダブルゲート双方向スイッチ21を、並列型マルチレベルインバータ200を構成する双方向スイッチに適用することにより、複数の素子で構成していた双方向スイッチを一つの素子で構成することができ、双方向スイッチの小型化および低コスト化が可能となる。また、双方向スイッチのスイッチング時の電力損失を抑えることができ、並列型マルチレベルインバータ200全体の消費電力を低減できる。