"電極を有する裏面電極板と、前記裏面電極板に半田により接合された半導体チップと、前記電極が露出した状態で、前記半導体チップを封止する封止材と、を備え、前記裏面電極板と前記半導体チップとの接合面に、1以上の第1のバンプが形成されていることを特徴とする半導体装置。前記半導体チップは、矩形状であり、前記裏面電極板と前記半導体チップとの接合面には、前記半導体チップの少なくとも四隅に対応する位置に前記第1のバンプが形成されていることを特徴とする請求項1に記載の半導体装置。前記半導体チップの略中央に対応する位置に前記第1のバンプがさらに形成されていることを特徴とする請求項2に記載の半導体装置。前記裏面電極板の前記半導体チップとの接合面には、前記第1のバンプの各々に対応して形成されたアライメント用の凹部が設けられていることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置。前記裏面電極板は、前記半導体チップに接合された第1電極板と、前記第1電極板から離間して配置された第2電極板とから構成され、前記半導体チップ及び前記第2電極板とに跨って、前記半導体チップ及び前記第2電極板に半田により接合された表面電極板をさらに備え、前記表面電極板と前記半導体チップとの接合面、及び前記表面電極板と前記表面電極板の前記第2電極板との接合面には、夫々1以上の第2,第3のバンプが形成されていることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体装置。前記表面電極板の前記半導体チップとの接合面には、前記第2のバンプの各々に対応して形成されたアライメント用の凹部が設けられていることを特徴とする請求項5に記載の半導体装置。前記表面電極板表面の端部付近には、段差が形成されていることを特徴とする請求項5又は請求項6に記載の半導体装置。前記表面電極板側面には、該側面に沿って溝が形成されていることを特徴とする請求項5又は請求項6に記載の半導体装置。前記封止体は、前記表面電極板の前記半導体チップとの接合面と対向する面の少なくとも一部が露出した状態で、前記半導体チップを封止することを特徴とする請求項5乃至請求項8のいずれか1項に記載の半導体装置。電極を有する裏面電極板上に半導体チップを実装し、該電極板及び半導体チップを封止材で封止した半導体装置の製造方法であって、前記裏面電極板の前記半導体チップの実装面に1以上の第1のバンプを形成する工程と、前記第1のバンプが形成された領域に半田ペーストを塗布する工程と、前記第1のバンプが形成された領域を含む前記半導体チップの実装面に前記半導体チップをマウントする工程と、前記半田ペーストを加熱及び冷却し、前記裏面電極板と前記半導体チップとを電気的に接合する工程と、前記電極が露出した状態で、前記半導体チップを前記封止材で封止する工程と、を備えることを特徴とする半導体装置の製造方法。前記裏面電極板は、前記半導体チップに接合された第1電極板と、前記第1電極板から離間して配置された第2電極板とから構成され、前記半田ペーストを塗布する工程と、前記半田ペーストを加熱及び冷却し、前記裏面電極板と前記半導体チップとを電気的に接合する工程との間に、前記半導体チップ表面及び前記第2電極板表面に、夫々1以上の第2,第3のバンプを形成する工程と、前記第2,第3のバンプが形成された領域に半田ペーストを塗布する工程と、前記第2のバンプが形成された領域及び前記第3のバンプが形成された領域にまたがるように、表面電極板をマウントする工程と、をさらに備えることを特徴とする請求項10に記載の半導体装置の製造方法。半田ペーストを加熱すると、半田ペーストは加熱により一旦溶融するが、この際、半導体チップが重みで傾いてしまう虞がある。半導体チップが傾いた状態で半田ペーストが冷却されると、半導体チップが傾いた状態で裏面電極板に接合されてしまう。このため、半導体チップ裏面の半田の厚みが均一とならない。さらに、半導体チップが傾いた状態で、昇温及び降温を繰り返す信頼性テスト実施した場合、半田厚みの薄い箇所から半田の脆化が進むため半導体チップと裏面電極板との接合信頼性が低下する。また、表面電極板を備える半導体装置では、表面電極板が傾くことにより、表面電極板表面が封止材から露出しない状態となる。このため、半導体チップの放熱性が低下してしまう。本発明の実施形態は、半田ペースト溶融時の半導体チップの傾きを抑制し、半導体チップと電極板との接合の信頼性を向上できる半導体装置及び半導体装置の製造方法を提供することを目的とする。実施形態に係る半導体装置は、電極を有する裏面電極板と、裏面電極板に半田により接合された半導体チップと、電極が露出した状態で、半導体チップを封止する封止材と、を備え、裏面電極板と半導体チップとの接合面に、1以上の第1のバンプが形成されていることを特徴とする。以下、図面を参照して、実施形態について詳細に説明する。第1の実施形態図1は、第1の実施形態に係る半導体装置1の構成図である。図1aは、半導体装置1の上面図である。図1bは、図1aの半直線X-Yにおける半導体装置1の断面図である。なお、図1aでは、封止材104を透視した状態で半導体装置1を図示している。以下、図1a及び図1bを参照して、第1の実施形態に係る半導体装置1について説明する。半導体装置1の構成半導体装置1は、半導体チップ101と、半導体チップ101裏面に半田P1により接合された裏面電極板102と、半導体チップ101表面に半田P1により接合された表面電極板103と、半導体チップ101、裏面電極板102及び表面電極板103を封止する封止材104とを備えている。裏面電極板102は、半導体チップ101裏面に接合された第1電極板102aと、第1電極板102aから離間して配置された第2電極板102bポスト部とから構成される。第1電極板102a表面、すなわち半導体チップ101裏面との接合面には、略同一高さの複数のバンプB1が形成されている。また、第2電極板102b表面、すなわち表面電極板103との接合面には、略同一高さの複数のバンプB3が形成されている。さらに、第1電極板102a及び第2電極板102bは、夫々複数の電極102cを有しており、この複数の電極102cが露出した状態で、封止材104により封止されている。半導体チップ101は、裏面電極板102の第1電極板102a上に半田P1により接合されている。半導体チップ101表面、すなわち表面電極板103との接合面には、略同一高さの複数のバンプB2が形成されている。表面電極板103は、半導体チップ101表面及び裏面電極板102の第2電極板102bに跨った状態で、一端側が半導体チップ101表面に半田P1により接合され、他端側が第2電極板102b表面に半田P1により接合されている。表面電極板103裏面、すなわち第2電極板102bとの接合面には、略同一高さの複数のバンプB3が形成されている。また、表面電極板103表面、すなわち、表面電極板103の半導体チップ101との接合面と対向する面は、露出した状態で封止材104により封止されている。なお、バンプB1~B3は、Au金バンプ又はCu銅バンプである。Au及びCuの融点は、それぞれ約1064°C及び約1084°Cである。一方、加熱冷却により半田P1となる半田ペーストのリフロー温度は、半田ペーストの材料にもよるが、一般的には、220~260°C程度であり、Au及びCuの融点よりも十分に低いものとなっている。このため、バンプB1~B3が、半田ペーストのリフロー時に溶融することはない。半導体装置1の製造方法図2、図3は、第1の実施形態に係る半導体装置1の組み立て工程を示した図である。次に、図1~図3を参照して、第1の実施形態に係る半導体装置1の製造方法について説明する。工程1:図2a参照第1電極板102a表面、すなわち半導体チップ101裏面との接合面に、略同一高さの複数のバンプB1を形成する。工程2:図2b参照第1電極板102a表面上に形成した複数のバンプB1上に所定量の半田ペーストP2を塗布する。工程3:図2c参照第1電極板102a表面に形成した複数のバンプB1上に半導体チップ101をマウントする。工程4:図2d参照半導体チップ101表面、すなわち表面電極板103との接合面に、略同一高さの複数のバンプB2を形成する。また、第2電極板102b表面、すなわち表面電極板103との接合面に、略同一高さの複数のバンプB3を形成する。工程5:図3e参照半導体チップ101表面に形成した複数のバンプB2及び第2電極板102b表面に形成した複数のバンプB3上に所定量の半田ペーストP2を夫々塗布する。工程6:図3f参照一端側が半導体チップ101表面に、他端側が第2電極板102b表面に跨った状態となるように表面電極板103を所定位置にマウンドする。その後、半田ペーストP2の加熱リフロー及び冷却を行う。半田ペーストP2の加熱リフロー及び冷却を行うことで、裏面電極板102の第1電極板102a表面と半導体チップ101裏面、半導体チップ101表面と表面電極板103裏面、及び裏面電極板102の第2電極板102b表面と表面電極板103裏面が半田P1により電気的に接合される。工程7:図3g参照裏面電極板102が有する複数の電極102c及び表面電極板103表面が露出するように封止材104で半導体チップ101を封止する。比較例図4は、比較例に係る半導体装置1Aの構成断面図である。以下、図4を参照して比較例に係る半導体装置1Aの構成について説明するが、比較例に係る半導体装置1Aは、バンプB1~B3が形成されていない点が、図1を参照して説明した半導体装置1と異なる。その他の構成は、図1を参照して説明した構成と同じ構成であるため、同一の構成には同一の符号を付して重複した説明を省略する。図4に示すように、比較例に係る半導体装置1Aには、裏面電極板102の第1電極板102a表面と半導体チップ101裏面との間、半導体チップ101表面と表面電極板103裏面との間、及び裏面電極板102の第2電極板102b表面と表面電極板103裏面との間に夫々バンプB1~B3が形成されていない。このため、加熱冷却により半田P1となる半田ペーストをリフローする際に、半導体チップ101が自重により傾く虞がある。また、半導体チップ101が傾いた状態で裏面電極板102表面に接合された場合、半導体チップ101裏面の半田P1の厚みが均一とならないため、半田P1の厚みの薄い箇所から半田の脆化が進み、半導体チップ101と裏面電極板102との接合信頼性が低下してしまう。また、半導体チップ101表面上にマウントされた表面電極板103についても傾いてしまう虞がある。表面電極板103が傾いた状態で、半導体チップ101表面及び裏面電極板102の第2電極板102b表面に接合されると、表面電極板103表面が封止材104から露出しない状態で封止されてしまう。表面電極板103表面が封止材104から露出しないと、半導体チップ101の放熱性が低下し、その結果、半導体装置1Aの信頼性が低下する。一方、第1の実施形態に係る半導体装置1は、裏面電極板102の第1電極板102a表面と半導体チップ101裏面との間にバンプB1が形成されている。さらに、バンプB1は、半田ペーストP2よりも融点の高いAuバンプ又はCuバンプである。このため、半田ペーストP2をリフローする際に、バンプB1は溶融することがなく、半導体チップ101が自重により傾くことがない。その結果、半導体チップ101裏面の半田P1の厚みが均一となるので、半導体チップ101と裏面電極板102との接合信頼性が向上する。また、第1の実施形態に係る半導体装置1は、半導体チップ101表面と表面電極板103裏面との間、及び裏面電極板102の第2電極板102b表面と表面電極板103裏面との間に夫々バンプB2、B3が形成されている。さらに、バンプB2、B3は、半田ペーストP2よりも融点の高いAuバンプ又はCuバンプである。このため、半田ペーストP2をリフローする際に、バンプB2、B3は溶融することがなく、表面電極板103が傾くことがない。その結果、半導体チップ101表面と表面電極板103裏面との間、及び裏面電極板102の第2電極板102b表面と表面電極板103裏面との間の半田P1の厚みが均一となるので、表面電極板103裏面と半導体チップ101表面、及び表面電極板103裏面と裏面電極板102の第2電極板102b表面との接合信頼性が向上する。また、表面電極板103が傾いた状態で接合されないので、表面電極板103表面が封止材104から露出しない状態で封止されてしまうことがない。その結果、半導体チップ101の放熱性が低下することがなく、半導体装置1の信頼性が向上する。第2の実施形態図5aは、第2の実施形態に係る半導体装置2Aの構成断面図である。図5bは、第2の実施形態に係る半導体装置2Bの構成断面図である。以下、図5a及び図5bを参照して、第2の実施形態に係る半導体装置2A、2Bについて説明するが、図1を参照して説明した第1の実施形態の係る半導体装置1と同一の構成には、同一の符号を付して、重複した説明を省略する。図5aに示す半導体装置2Aは、半導体チップ101表面と表面電極板103裏面との間、及び裏面電極板102の第2電極板102b表面と表面電極板103裏面との間に夫々バンプB2、B3が形成されていないが、裏面電極板102の第1電極板102a表面と半導体チップ101裏面との間にバンプB1が形成されている。このため、加熱冷却により半田P1となる半田ペーストのリフロー時に、半導体チップ101が傾いてしまうことを防止できる。その結果、半導体チップ101裏面の半田P1の厚みが均一となるので、半導体チップ101と裏面電極板102との接合信頼性が向上する。また、半導体チップ101の傾きを小さくできるので、半導体チップ101上に接合される表面電極板103の傾きも小さくできる。図5bに示す半導体装置2Bは、裏面電極板102の第1電極板102a表面と半導体チップ101裏面との間にバンプB1が形成されていないが、半導体チップ101表面と表面電極板103裏面との間、及び裏面電極板102の第2電極板102b表面と表面電極板103裏面との間に夫々バンプB1、B2が形成されている。その結果、半導体チップ101表面と表面電極板103裏面との間、及び裏面電極板102の第2電極板102b表面と表面電極板103裏面との間の半田P1の厚みが均一となるので、表面電極板103裏面と半導体チップ101表面、及び表面電極板103裏面と裏面電極板102の第2電極板102b表面との接合信頼性が向上する。また、表面電極板103の傾きを抑制することができるので、表面電極板103表面が封止材104から露出しない状態で封止されてしまうことを抑制できる。その結果、半導体チップ101の放熱性の低下を抑制することができる。第3の実施形態図6aは、第3の実施形態に係る半導体装置3の構成断面図である。図6bは、半導体装置3が備える表面電極板103Aの拡大断面図である。以下、図6a及び図6bを参照して、第3の実施形態に係る半導体装置3について説明するが、図1を参照して説明した第1の実施形態の係る半導体装置1と同一の構成には、同一の符号を付して、重複した説明を省略する。第3の実施形態に係る半導体装置3は、表面電極板103Aの形状が、図1を参照して説明した第1の実施形態に係る半導体装置1の表面電極板103と異なる。図6bに示すように、表面電極板103Aの端部付近には、段差D1、D2が形成されている。このため、表面電極板103A表面は、3つの領域第1領域A1~第3領域A3に分かれている。表面電極板103Aは、半導体チップ101表面と第1領域A1において接合され、裏面電極板102の第2電極板102b表面と第2領域A2において接合されている。表面電極板103Aでは、半導体チップ101表面からの高さが、第2領域A2において最も高くなっている。ここで、第1領域A1及び第2領域A2は、夫々半導体チップ101表面及び第2電極板102b表面との接合面積が、図1及び図5を参照して説明した第1,第2の実施形態に係る半導体装置1、2A及び2Bに比べて小さく構成されているため、半導体チップ101表面に形成するバンプB2の数を少なくすることができる。このため、バンプB2を形成する時間及びコストを低減することができる。さらに、表面電極板103A表面に段差D1、D2が形成されているので、表面電極板103Aが封止材104から抜け落ちることを防止できる。その他の効果は、第1の実施形態に係る半導体装置1と同じである。第4の実施形態図7aは、第4の実施形態に係る半導体装置4の構成断面図である。図7bは、第4の実施形態に係る半導体装置4が備える裏面電極板102Bの第1電極板102Ba及び表面電極板103Bの拡大断面図である。以下、図7a及び図7bを参照して、第4の実施形態に係る半導体装置4について説明するが、図1を参照して説明した第1の実施形態の係る半導体装置1と同一の構成には、同一の符号を付して、重複した説明を省略する。第4の実施形態に係る半導体装置4が備える裏面電極板102Bの第1電極板102Ba表面には、複数のバンプB1と各々勘合する複数のアライメント孔H1が形成されている。また、表面電極板103B裏面には、複数のバンプB2と各々勘合する複数のアライメント孔H2が形成されている。以上のように、この第4の実施形態に係る半導体装置4が備える裏面電極板102Ba表面及び表面電極板103B裏面に、夫々、複数のバンプB1及びバンプB2と勘合する複数のアライメント孔H1及びアライメント孔H2を形成しているので、半導体装置4を組み立てる際の位置精度を向上することができる。その他の効果は、第1の実施形態に係る半導体装置1と同じである。なお、裏面電極板102Bのアライメント孔H1を利用して半導体チップ101をアライメントするためには、半導体チップ101裏面側にバンプB1を形成する必要がある点に留意する。第5の実施形態図8aは、第5の実施形態に係る半導体装置5の構成断面図である。図8bは、第5の実施形態に係る半導体装置5が備える表面電極板103Cの拡大断面図である。図8cは、第5の実施形態の他の例に係る半導体装置5が備える表面電極板103Dの拡大断面図である。以下、図8a~図8cを参照して、第5の実施形態に係る半導体装置5について説明するが、図1を参照して説明した第1の実施形態の係る半導体装置1と同一の構成には、同一の符号を付して、重複した説明を省略する。図8bに示すように、この第5の実施形態に係る半導体装置5が備える表面電極板103C表面には、段差D3及び段差D4が形成されている。このため、表面電極板103Cが封止材104から抜け落ちることを防止できる。なお、段差D3及び段差D4の代わりに、図8cに示すように、表面電極板103Dの側面に溝D5及び溝D6を形成した、いわゆる食付き構造としてもよい。このように構成しても、表面電極板103Dが封止材104から抜け落ちることを防止できる。その他の効果は、第1の実施形態に係る半導体装置1と同じである。第6の実施形態図9は、第6の実施形態に係る半導体装置6の構成断面図である。以下、図9を参照して、第6の実施形態に係る半導体装置6について説明するが、図1を参照して説明した第1の実施形態の係る半導体装置1と同一の構成には、同一の符号を付して、重複した説明を省略する。図9に示す半導体装置6は、表面電極板103を備えておらず、裏面電極板102の第2電極板102bと、半導体チップ101とをボンディングワイヤWで接続した構成となっている。なお、図9では、半導体チップ101側をウエッジ接合としているが、裏面電極板102の第2電極板102b側をウエッジ接合としてもよい。このような構成においても、裏面電極板102の第1電極板102a表面と半導体チップ101裏面との間にバンプB1が形成されているため、半導体チップ101が自重により傾くことがない。その結果、半導体チップ101裏面の半田P1の厚みが均一となるので、半導体チップ101と裏面電極板102との接合信頼性が向上する。その他の実施形態以上のように、本発明のいくつかの実施形態について説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することを意図するものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を変更しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態や変形が、発明の範囲や要旨に含まれるのと同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。例えば、図10aに示す半導体装置1BのようにバンプB1を半導体チップ101の四辺に沿って形成してよく、図10bに示す半導体装置1CのようにバンプB1を半導体チップ101の四隅及び中央に形成してもよい。なお、図10a及び図10bでは、封止材104を透視した状態で半導体装置1を図示するとともに、半導体チップ101表面と表面電極板103裏面との間に形成されているバンプB2の図示を省略している。また、上記各実施形態では、半導体チップ101がアノード陽極とカソード陰極を備えた2極構造であるものとして記載しているが、半導体チップ101が、ソース、ドレイン及びゲートを備えた3極構造チップであっても適用することができる。"