"炭化珪素基板と、前記炭化珪素基板上に形成されたn型炭化珪素層と、前記n型炭化珪素層の表面近傍に形成されたp型不純物領域と、前記p型不純物領域及び前記n型炭化珪素層上に形成された透明導電膜からなるショットキー電極と、を備えたことを特徴とする炭化珪素半導体装置。前記透明導電膜がITO、IZO、SnO2、IFO、ATO、FTO、ZnO、及び、CTOの群から選択されたいずれかからなることを特徴とする請求項1に記載の炭化珪素半導体装置。前記透明導電膜の膜厚が50~1000nmであることを特徴とする請求項1又は2のいずれかに記載の炭化珪素半導体装置。炭化珪素基板上にn型炭化珪素層を形成する工程と、前記n型炭化珪素層の表面近傍にp型不純物領域を形成する工程と、前記p型不純物領域及び前記n型炭化珪素層上に透明導電膜からなるショットキー電極を形成する工程と、を有する、ことを特徴とする炭化珪素半導体装置の製造方法。しかしながら、非特許文献1及び2に示すような従来のフォトエミッション顕微鏡PEMを用いてSiCデバイスの欠陥を評価する場合、表面の電極が発光を観察する際の障害となるため、通常はSiCデバイスの裏面に形成した裏面電極の少なくとも一部を研磨して除去し、基板の裏面から基板を介して発光を観察している。そのため、試料はチップ状態でおもて面側をハンダ付けしなければならず、測定に時間がかかり、また、裏面の研磨を適切に行わないと曇ってしまって、発光が正確に観察できないという問題があった。また、基板の裏面から基板を介して発光を観察するので、基板の厚さの分、高分解能で欠陥の位置情報を得ることは困難であった。さらに、この場合、チップごとに裏面電極を剥がして検査するため、ウェハに作製した全チップを検査するには長時間を要するという問題があった。また、特許文献1に示すような発熱解析法では、欠陥部位の発熱を金属電極を介して観察したり、または、その上の液晶を通して観察するので、金属や液晶の熱伝導により横方向に広がり、高分解能で欠陥の位置情報を得ることは困難であった。このため、従来、製造段階の途中で欠陥を発見し、その欠陥を有する炭化珪素半導体装置完成前を予め識別して、欠陥を発見できなかったものだけを完成品とされた炭化珪素半導体装置はなかった。本発明は、上記事情に鑑みてなされたものであって、従来より簡易に短時間で、より高分解能で、チップに個片化する前のウェハの状態で、ウェハのおもて面から、欠陥の有無を検査することが可能である炭化珪素半導体装置及びその製造方法を提供することを目的とする。上述の通り、従来のショットキーバリアダイオードではショットキー電極を構成する材料としては金属合金を含むを用いてきたが、本発明者は、ITO等の透明導電膜がn型炭化珪素膜に対してショットキー接合をすることを見出し、本発明を完成させた。上記の目的を達成するために、本発明は以下の手段を提供する。1炭化珪素基板と、前記炭化珪素基板上に形成されたn型炭化珪素層と、前記n型炭化珪素層の表面近傍に形成されたp型不純物領域と、前記p型不純物領域及び前記n型炭化珪素層上に形成された透明導電膜からなるショットキー電極と、を備えたことを特徴とする炭化珪素半導体装置。2前記透明導電膜がITO、IZO、SnO2、IFO、ATO、FTO、ZnO、及び、CTOの群から選択されたいずれかからなることを特徴とする1に記載の炭化珪素半導体装置。3前記透明導電膜の膜厚が50~1000nmであることを特徴とする1又は2のいずれかに記載の炭化珪素半導体装置。4炭化珪素基板上にn型炭化珪素層を形成する工程と、前記n型炭化珪素層の表面近傍にp型不純物領域を形成する工程と、前記p型不純物領域及び前記n型炭化珪素層上に透明導電膜からなるショットキー電極を形成する工程と、を有する、ことを特徴とする炭化珪素半導体装置の製造方法。本発明の炭化珪素半導体装置によれば、従来より簡易に短時間で、より高分解能で、チップに個片化する前のウェハの状態で、ウェハのおもて面から、欠陥の有無を検査することができる。このため、欠陥を有するものを予め不良品として識別しておくことができ、完成後の炭化珪素半導体装置の不良品率を下げておくことができる。本発明の炭化珪素半導体装置の製造方法によれば、従来より簡易に短時間で、より高分解能で、チップに個片化する前のウェハの状態で、ウェハのおもて面から、欠陥の有無を検査することが可能な炭化珪素半導体装置を製造できる。以下、本発明を適用した炭化珪素半導体装置及びその製造方法、図面を用いてその構成を説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。また、本発明の趣旨を逸脱しない範囲において種々の変更を加えることも可能である。本明細書において、SiC単結晶基板上に薄膜を形成したものをウェハということがあり、また、炭化珪素半導体装置の完成前の構造体についても炭化珪素半導体装置ということがある。[炭化珪素半導体装置]図1に、本発明の炭化珪素半導体装置の一例の断面模式図を示す。図1に示す炭化珪素半導体装置100は、炭化珪素基板1と、炭化珪素基板1上に形成されたn型炭化珪素層2と、n型炭化珪素層2の表面近傍に形成されたp型不純物領域5と、p型不純物領域5及びn型炭化珪素層2上に形成された透明導電膜からなるショットキー電極11と、を備えている。また、ショットキー電極11上にはおもて面パッド電極12、おもて面パッド電極12の端部12cのみを覆うようにパッシベーション膜13を備え、炭化珪素基板1の裏面には裏面オーミック電極10、裏面パッド電極14を順に備えている。なお、p型不純物層は透明導電膜ショットキー電極の周辺に、例えば、リング状に配置される。このp型不純物層は、ショットキー電極に逆方向の電圧をかけた場合に、ブレークダウンしやすいシットキー電極周辺に配置しておくことで、その逆方向の耐圧を上げることができる。炭化珪素基板1は例えば、4H-SiC単結晶基板を用いることができる。また、面方位はSi面を用いても、C面を用いてもよく、オフ角が設けられていてもよい。この炭化珪素基板1は、高濃度にn型不純物がドープされたn型炭化珪素基板が望ましい。n型エピタキシャル層n型炭化珪素層2は例えば、昇華再結晶法によって形成することができる。p型不純物領域5は、n型エピタキシャル層n型炭化珪素層2に例えば、不純物としてアルミニウムがイオン注入することにより形成することができる。ショットキー電極11を構成する透明導電膜の材料としては、n型エピタキシャル層n型炭化珪素層2に対してショットキー接合をすることができるものとして、ITO、IZO、SnO2、IFO、ATO、FTO、ZnO、及び、CTOの群から選択されたいずれかを用いることができる。ショットキー電極11を構成する透明導電膜の膜厚としては、50~1000nm、より好ましくは、100~500nmとする。本発明では、おもて面から透明導電膜を介してフォトエミッション現象による発光により欠陥の有無を観察するので、1000nmを超えると、光の透過率が小さくなり、検出される発光が弱くなることから観察するのが困難になる場合があり、また、50nmより小さいと、膜質が安定せず、また、膜の強度が落ちるからである。ショットキー電極11とn型エピタキシャル層n型炭化珪素層2との間のショットキー特性については後述する。[炭化珪素半導体装置の製造方法]次に、本発明の一実施形態である炭化珪素半導体装置の製造方法について、図面を用いて説明する。<n型炭化珪素層形成工程>まず、図2に示すように、SiC単結晶基板炭化珪素基板1上にn型エピタキシャル層n型炭化珪素層2を形成する。なお、以下の説明において、SiC単結晶基板1のn型エピタキシャル層2側をおもて面1a、その反対側を裏面1bという。次に、n型エピタキシャル層n型炭化珪素層2上を清浄化するために洗浄するのが好ましい。洗浄としては例えば、硫酸過酸化水素、水酸化アンモニウム過酸化水素、塩酸過酸化水素、フッ酸水溶液等を用いていわゆるRCA洗浄を行う。次に、n型エピタキシャル層2の表面を保護するために、表面に酸化膜を形成する。その後、SiC単結晶基板1の裏側のみ、ドライエッチングもしくはCMP研磨等により、n型エピタキシャル層2の形成時に生成した変性層3を取り除く。図3は、裏面の変性層を除去した時点の状態を示す断面工程図である。<位置決めマーカー形成工程>次に、図4に示すように、素子パターンの形成のために、n型エピタキシャル層2の素子形成領域以外に、位置決めマーカー4を形成する。具体的には例えば、フォトリソグラフィー法で、ステッパーおよびコーターデベロッパーを用いてレジストをパターニングし、ドライエッチングにより、n型エピタキシャル層2の所定の位置に所定の形状の溝位置決めマーカーを形成する。最後にレジストを有機洗浄により除去する。<イオン注入工程>次に、n型エピタキシャル層2上に例えば、酸化膜SiO2からなる不純物注入用のマスク図示せずを形成する。このマスクは、ステッパーおよびコーターデベロッパーを用いたフォトリソグラフィーによりパターニングして、n型エピタキシャル層2の表面を覆い、不純物注入によってp型不純物領域5を形成しようとする領域に開口部を有するように形成する。そして、この開口部から露出するn型エピタキシャル層2の表面層にp型領域を形成するための不純物、例えばアルミニウムAlイオンを加速電圧エネルギーおよび打ち込み量を例えば、数段階制御する。具体的には例えば、加速電圧を240kV,150kV,95kV,55kV,27kV,10kVとした合計6段のイオン注入を行ない6段注入法、約0.3μmの深さまで均一な濃度分布に打ち込む。こうして、p型不純物領域5を形成する。その後、フッ化水素HF処理により、酸化膜SiO2マスクを除去する。図5は、酸化膜SiO2マスクを除去した時点の状態を示す断面工程図である。<保護膜炭化膜形成工程>次に、図6に示すように、高温度の活性化アニール処理活性化熱処理による表面荒れ及びバンチング、さらに基板の反りを抑制するために、ウェハのおもて面および裏面に保護膜として炭化膜6f及び6rを形成する。具体的には、まず、酸化膜SiO2マスクを除去したウェハをRCA洗浄した後、コーターデベロッパーにてレジストをウェハのおもて面および裏面に塗布し、クリーンオーブン中で予備ベーキングにより約5μm程度の膜とする。これを、Ar雰囲気中で800°C程度で10分間程度保持して炭化し、ウェハのおもて面および裏面に炭化膜を形成する。保護膜としての炭化膜は、スパッタ法またはCVD法による炭化膜、あるいは高周波プラズマCVD法などによるDLCダイヤモンドライクカーボン膜などを用いることもできる。炭化膜の膜厚は、500~3000nmであることが好ましい。炭化膜の膜厚が500nm未満であると、後述する活性化熱処理工程において保護膜としての機能が不十分となるため好ましくない。また、炭化膜の膜厚が3000nmを超えると、基板に反りが生じたり割れたりするため好ましくない。さらに、後述する保護膜除去工程において炭化膜の除去が困難となるため好ましくない。一方、炭化膜の膜厚が上記範囲であれば、活性化熱処理の際に基板に反りや割れが生じることなく、ウェハの表面からのSi原子の昇華を抑制することができるとともに、保護膜除去工程において除去が容易となるため、好ましい。スパッタ法によって炭化膜を形成する場合は、最初にウェハのおもて面側をスパッタ源側に向け、裏面側を基板載置側に接するように設置して、おもて面側に炭化膜を成膜する。その後、基板を反転して、裏面側をスパッタ源側に向け、おもて面側を基板載置側に接するように設置し、裏面側に成膜する。CVD法によって炭化膜を形成する場合は、最初にウェハのおもて面側を気相反応雰囲気側プラズマ雰囲気側に向け、裏面側を基板載置側に接するように設置して、おもて面側に炭化膜を成膜する。その後、基板を反転して、裏面側を気相反応雰囲気側プラズマ雰囲気側に向け、おもて面側を基板載置側に接するように設置し、裏面側に成膜する。<活性化アニール工程>次に、注入した不純物例えば、Alが電気的キャリアとして作用するようにするために、炭化膜を両面の保護膜としてウェハを活性化熱処理アニールして不純物ドープ領域を形成する。活性化熱処理は、1×10―2Pa未満の真空アニール方式によって行うのが好ましい。加熱温度は、1600~2000°Cの範囲が好ましく、1700~1900°Cの範囲がより好ましく、1700~1850°Cの範囲がもっとも好ましい。加熱温度が1600°C未満であると、注入した不純物の活性化が不十分となり好ましくない。また、2000°Cを超えると保護膜があってもウェハの表面が炭化して表面が荒れる可能性があるため好ましくない。また、加熱時間は、1~10分で行うことが好ましく、1~7分で行うことがより好ましく、1~5分で行うことが特に好ましい。加熱時間が1分未満であると、不純物の活性化が不十分となるため、好ましくない。また、加熱時間が10分を超えると、保護膜があってもエピタキシャル基板の表面が炭化して表面が荒れる可能性があるため、好ましくない。<保護膜除去工程>次に、保護膜として用いた炭化膜6f及び6rを除去する。炭化膜の除去は、酸素雰囲気の熱酸化により炭化膜を灰化して除去する。具体的には、熱酸化炉内に基板を設置し、例えば、流量3.5L/minの酸素を供給して1125°Cで90分間加熱する条件を用いることによって、n型エピタキシャル層2及びp型不純物領域5の上の炭化膜6f及びウェハ裏面の炭化膜6rを除去することができる。次いで、フッ化水素HF処理により、表面酸化層を除去する。図7は、炭化膜6f及び6rを除去した時点の状態を示す断面工程図である。なお、ウェハは酸化炉内の基板載置上石英ボート等に基板両面が酸素雰囲気に十分晒されるように設置され、ウェハ両面の炭化膜を同時に灰化して除去することができる。本実施形態では、アルミニウムの活性化率は約80であり、十分な活性化が行なわれる。このような保護膜除去工程により、高い活性化率のp型不純物領域5を有すると共に表面が平滑なウェハを製造することができる。なお、活性化熱処理工程は減圧方式の加熱炉を用いて行ったり、アルゴンAr等の不活性ガス雰囲気の加熱炉を用いてもよい。また、加熱方式は、ランプ加熱や高周波方式を用いても良いし、電子線加熱方式を用いてもよい。また、本実施形態においては、熱酸化を利用して炭化膜を除去したが、酸素を用いたプラズマ処理やオゾン処理によっても、炭化膜を除去することができる<熱酸化膜形成工程>次に、電極形成時の表面保護のために、ウェハのおもて面に熱酸化膜SiO29fを形成する。具体的にはまず、ウェハをRCA洗浄後、酸素雰囲気中で1200°C程度で約30分間保持して、犠牲酸化として、20nm程度の熱酸化膜SiO2を形成する。これは、ウェハ表面清浄化を目的とするものであり、その後、そのままフッ化水素HF処理により、除去する。次に、ウェハをRCA洗浄後、酸素雰囲気中で1200°C程度で2時間程度保持し、保護膜として50nm程度の熱酸化膜9fを形成する。この際に、ウェハ裏面にも、熱酸化膜9rが形成される。図8は、熱酸化膜9f及び熱酸化膜9rを形成した時点の状態を示す断面工程図である。<裏面オーミック電極形成工程>次に、ウェハの裏側すなわち、SiC単結晶基板1の裏側に、裏面オーミック電極10を形成する。具体的にはまず、コーターデベロッパーでウェハのおもて面にレジストを塗布して保護した後、フッ酸処理で裏面の熱酸化膜9rを除去する。次に、例えば、スパッタ法または蒸着法で、SiC単結晶基板1の裏面に、例えば、Niからなる金属膜を100nm程度形成する。次に、熱処理例えば、950°Cの熱処理を不活性ガス雰囲気または真空中で3分間程度行って、SiC単結晶基板とオーミックコンタクトをする裏面オーミック電極10とする。これにより、裏面オーミック電極10は、SiCとNiの反応層が形成されることにより、SiC単結晶基板1の裏面と良好なオーミックコンタクトを形成する。図9は、裏面オーミック電極10を形成した時点の状態を示す断面工程図である。<ショットキー電極形成工程>次に、p型不純物領域5及びn型エピタキシャル層2上に、透明導電膜からなるショットキー電極11を形成する。透明導電膜の材料としては、ITO、IZO、SnO2、IFOF-dopedindiumoxide;Fを添加した酸化インジウム、ATOSb-dopedtinoxide;Sbを添加した酸化スズ、FTOF-dopedtinoxide;Fを添加した酸化スズ、ZnOzincoxide;酸化亜鉛、及び、CTOcadmiumtinoxide;酸化スズカドミウムの群から選択されたいずれかが好ましい。具体的には、まず、ウェハのおもて面の保護膜熱酸化膜9fをフッ化水素HF処理で除去して、図10に示すように例えば、スパッタ法により、透明導電膜11a例えば、ITO膜を好適には50~1000nm成膜する。より好ましくは、100~500nmとする。本発明では、おもて面から透明導電膜を介してフォトエミッション現象による発光により欠陥の有無を観察するので、1000nmを超えると、光の透過率が小さくなり、検出される発光が弱くなることから観察するのが困難になる場合があり、また、50nmより小さいと、膜質が安定せず、また、膜の強度が落ちるからである。次に、コーターデベロッパーおよびステッパーを用いたフォトリソグラフィーによりレジストを保護膜としたショットキー電極パターンを形成し、ITO膜を溶解するエッチング液を用いたウェットエッチングによって、ITOからなるショットキー電極11を形成する。その後、レジストをアセトンやIPAなどの有機溶剤により除去する。最後に、紫外および可視光に対する透過率の向上および導電性の向上、さらに電気特性の安定なショットキーバリア形成のための熱処理を行う。透過率の向上は、フォトルミネッセンスPL測定を可能にし、欠陥との対応をより詳細に解析できる利点がある。熱処理は例えば、アルゴン雰囲気下で400~600°Cの温度で1~60分間行うことが好ましい。こうして、ウェハ上の多数の炭化珪素半導体装置完成前のそれぞれについて、透明導電膜からなるショットキー電極11を形成する。図11は、ショットキー電極11を形成した時点の状態を示すものである。図12は、この時点のウェハについて、おもて面側から観察した光学顕微鏡像である。このウェハは、ショットキー電極としてITO膜を500nm形成したものである。S1~S6は各炭化珪素半導体装置完成前を示すものである。S1の周囲に配置して観察される十字マーク、及び、S1とS2との間の長方形マークは、複数枚のフォトリソマスクの位置を重ね合わせるためのマーキングである。ITO膜とn型エピタキシャル層との界面だけでなく、ITO膜を介して裏面オーミック電極までが透けて見えているのがわかる。図13は、図12で示したウェハについて、裏面オーミック電極とITO膜からなるショットキー電極との間に、順バイアス電圧を印加したときのIV特性を示すグラフである。ショットキー電極側に電圧を印加するプローブはウェハ上の各炭化珪素半導体装置完成前ごとに当てることができるので、各炭化珪素半導体装置のIV特性を得ることができる。欠陥がない炭化珪素半導体装置については、順バイアス電圧が0.4V程度まで10-12A程度だった順方向電流がそれ以上の電圧で上昇し、ショットキー障壁を有することに起因するショットキー接合特有のIV特性が得られていることがわかる。これにより、裏面オーミック電極とITO膜からなるショットキー電極との間に、通常の金属からなるショットキー電極の場合と同様な、ショットキー電極が形成されていることが確認できた。また、欠陥ダウンフォール及び三角欠陥を有する炭化珪素半導体装置については、ショットキー接合特有のIV特性が得られておらず、このIV特性からも欠陥の有無を確認することができる。図14は、図12で示したウェハについて、裏面オーミック電極とITO膜からなるショットキー電極との間に、逆バイアス電圧を印加したときのIV特性を示すグラフである。欠陥がない炭化珪素半導体装置の場合に比べて、ダウンフォール及び三角欠陥を有する炭化珪素半導体装置は、5桁以上の高い逆方向電流が流れ、このIV特性からも欠陥の有無を確認することができる。図15は、ショットキーダイオードの理論式に、上記のIV特性実験で得られた結果を代入して得られた、ショットキー障壁Φbと、n値の結果を示すグラフである。平均すると、Φbとして1.43eV、n値として1.04が得られた。なお、通常の金属のショットキー電極の場合は、Φbは1.0~1.6eV程度である。<欠陥検査工程>次に、炭化珪素基板の裏面に備える裏面オーミック電極裏面電極とITO膜からなるショットキー電極との間に逆バイアス電圧を印加することによって発生する発光を透明導電膜を介して検出することによって、炭化珪素半導体装置が有する欠陥の有無を検査する。図16A~図16Cはそれぞれ、図14で示したウェハに形成された一の炭化珪素半導体装置について、おもて面側から観察した光学顕微鏡像、その光学顕微鏡像の欠陥部分の拡大像、PEM像を示す。また、図17は、図16A~図16Cで示した像を得るために用いた、フォトエミッション顕微鏡PEMを含むシステムの概略と、それを用いてPEM像を得るところを摸式的に示す図である。図19において、符号21は光学顕微鏡、符号21aは対物レンズ、符号22は光検出器、符号23はCCDカメラ、符号24は画像処理装置、符号25はモニター、符号30はプローブである。図16Aの光学顕微鏡像の下部に観察される黒い点矢印で示した点は、図16Bの拡大像で観察されるように、三角欠陥とその先端近傍に存在するダウンフォールの欠陥である。図16Cはこの炭化珪素半導体装置について、裏面オーミック電極とITO膜からなるショットキー電極との間に、逆バイアス電圧を150V印加して観察したPEM像である。図16Aの光学顕微鏡像で観察された欠陥に対応する位置で発光が観察された矢印。このとき測定された電流は3mAであった。このように、本発明の製造方法を用いてウェハ上に、ショットキー電極及び裏面オーミック電極を形成した段階の炭化珪素半導体装置について、裏面オーミック電極とショットキー電極との間に逆バイアス電圧を印加することによりその炭化珪素半導体装置に内在する欠陥に対応する位置において、発光を観察することができる。この発光の有無から、炭化珪素半導体装置が有する欠陥の有無を調べることができる。すなわち、ショットキー界面に欠陥が存在する場合、逆バイアスを印加しても通常はほとんど流れない電圧で電流が流れてしまう。そして、この電流に起因して生ずる発光現象に基づいて欠陥の検出が可能となる。また、発光の位置から、炭化珪素半導体装置内の欠陥の位置を特定することができる。なお、フォトエミッション顕微鏡PEM法を用いて発光の有無から炭化珪素半導体装置が有する欠陥の有無を調べる場合、発熱解析法と比較すると、ITO等の透明導電膜は一般に金属より熱伝導率が低いため、発熱点からの横方向への熱拡散が小さく、より高い分解能で欠陥の位置を特定することが可能となる。本発明の炭化珪素半導体装置の検査方法では、炭化珪素半導体装置を完成する前の段階で、その欠陥の有無を検査する。<おもて面パッド電極形成工程>次に、ショットキー電極11上に、おもて面パッド電極12を形成する。具体的には、ショットキー電極11を形成したn型エピタキシャル層2上にレジストを塗布した後、フォトリソグラフィにより、フォトレジストパターンを形成する。次に例えば、スパッタ法又は蒸着法で、窓部を形成したレジスト上に例えば、ショットキー電極を構成する透明導電膜にオーミックコンタクトする金属例えば、ITO膜の場合Crなどの金属を介してその上にTi,Al,Au,Agなどの金属膜を形成する。次に、そのレジストを除去リフトオフすることにより、窓部に形成された金属膜のみをショットキー電極を覆うように残すことができる。これにより、ショットキー電極に接続されたおもて面パッド電極12を形成する。図18は、この時点の状態を示す断面工程図である。<パッシベーション膜形成工程>次に、おもて面パッド電極12上に、パッシベーション膜13を形成する。具体的には、おもて面パッド電極12を形成したn型エピタキシャル層2上に、パッシベーション膜を塗布する。パッシベーション膜としては例えば、感光性ポリイミド膜を用いる。次に、フォトリソグラフィーにより、パターン化されたパッシベーション膜10を形成する。次いで、窒素雰囲気中で熱処理を行ってパッシベーション膜13を硬化させる。図19は、この時点の状態を示す断面工程図であって、おもて面パッド電極12の表面の一部が露出され、おもて面パッド電極12の端部12cのみを覆うようにパッシベーション膜13が形成されている。<裏面パッド電極形成工程>次に、裏面オーミック電極10上に、裏面パッド電極14を形成する。具体的には、逆スパッタにより表面酸化層除去後、例えば、スパッタ法で、裏面オーミック電極10上に、裏面パッド電極14として、例えば、Ti,Ni,Agなどの金属を用いて裏面パッド電極を形成する。図20は、この時点の状態を示す断面工程図である。<ダイシング工程>次に、ウェハに作製された炭化珪素半導体装置ごとに、ダイシングして個片化する。具体的には、例えば、ダイサーでウェハを切断してチップに切り出し、ショットキーバリアダイオード炭化珪素半導体装置100を作製する。図21は、この時点の状態を示す断面工程図である。"