"2つの電極層と、前記2つの電極層間に介在する誘電体膜と、前記2つの電極層の何れか一方の電極層、または、前記2つの電極層の一方に隣接する同一階層の導電層を、前記誘電体膜と共に厚さ方向に貫く開口部と、前記開口部内で、前記誘電体膜の側面を、前記一方の電極層または前記導電層の側面と連結する補強部材と、を有する薄膜キャパシタ。導電膜と絶縁膜が交互に重ねられた積層構造を有し、前記積層構造内に薄膜キャパシタが形成され、当該薄膜キャパシタは、2つの電極層と、前記2つの電極層間に介在する誘電体膜と、前記2つの電極層の何れか一方の電極層、または、前記2つの電極層の一方に隣接する同一階層の導電層を、前記誘電体膜と共に厚さ方向に貫く開口部と、前記開口部内で、前記誘電体膜の側面を、前記一方の電極層または前記導電層の側面と連結する補強部材と、を有する実装基板。前記補強部材が絶縁物である請求項2に記載の実装基板。前記絶縁物は、前記絶縁膜として前記導電膜間に介在する層間樹脂が前記開口内に流動したものである請求項3に記載の実装基板。前記開口部は、前記2つの電極層が重なるキャパシタ領域内に、複数設けられている請求項4に記載の実装基板。前記開口部は、前記2つの電極層と前記誘電体膜を貫通する貫通孔である請求項5に記載の実装基板。前記貫通孔内のコア部分に導電物が形成され、当該導電物と前記貫通孔の内壁との隙間に前記補強部材としての絶縁物が充填されている請求項6に記載の実装基板。前記貫通孔内のコア部分の前記導電物は、少なくとも1つの前記絶縁膜を厚さ方向に貫いて、前記積層構造内の2つの前記導電膜を接続するビア電極である請求項7に記載の実装基板。前記開口部は、前記2つの電極層と同一階層の導電層であって、前記2つの電極層と分離された導電層に設けられている請求項2に記載の実装基板。前記開口部内に前記補強部材として導電物が埋め込まれている請求項9に記載の実装基板。前記導電物は、少なくとも1つの前記絶縁膜を厚さ方向に貫いて、前記積層構造内の2つの前記導電膜を接続するビア電極である請求項10に記載の実装基板。前記補強部材が絶縁物である請求項9に記載の実装基板。前記絶縁物は、前記絶縁膜として前記導電膜間に介在する層間樹脂が前記開口内に流動したものである請求項12に記載の実装基板。第1電極層となる導電層、誘電体膜層、第2電極層となる導電層を積層し、一方の導電層の加工による第1電極層の形成を経て薄膜キャパシタ材を形成する工程と、前記薄膜キャパシタ材を、前記第1電極層の側からコア基板に貼り合わせる工程と、貼り合わせ前または後の前記薄膜キャパシタ材に、前記第1電極層と前記第2電極層の何れかの導電層、または、当該導電層に隣接する同一階層の導電層を開口し、少なくとも前記誘電体膜を厚さ方向に貫くまで開口部を形成する工程と、前記第1電極層と前記第2電極層の何れかの導電層、または、前記同一階層の導電層が有する前記開口部内の側壁と、前記誘電体膜の前記開口部内の側壁とを連結する補強部材を前記薄膜キャパシタ材に形成する工程と、を含む実装基板の製造方法。前記補強部材は、前記薄膜キャパシタ材を前記コア基板に貼り合わせる過程で、前記コア基板の表面に形成されている樹脂材を前記開口部内に流動させて形成する請求項14に記載の実装基板の製造方法。前記補強部材を、貼り合わせ前に前記薄膜キャパシタ材に予め形成する請求項14に記載の実装基板の製造方法。前記開口部を貼り合わせ後に表面からの加工により形成し、当該開口部内を樹脂材で埋め込むことで、樹脂材からなる前記補強部材を形成する請求項14に記載の実装基板の製造方法。前記補強部材となる樹脂材を前記開口部に埋め込んだ後に、開口部内のコア部を更に加工して、加工により形成されたコア空間を導電物で埋め込みことで、導電物の周囲に前記補強部材となる樹脂材を残す請求項17に記載の実装基板の製造方法。しかしながら、上記特許文献1に記載された技術では、ある程度の高さを必要とするため、多層配線基板の複数の層にわたってスペース、特に高さ方向のスペースが必要になる。これに対し、上記引用文献2に記載された技術では、薄膜で容量素子を形成することで実装基板の厚さの増加を抑制できる。また、実装基板表面に実装されるICなどの他の部品の下にも容量素子を形成することが可能となる。このため、実装基板の小型化、薄型化が可能である。しかしながら、上記引用文献2に記載された技術では、基板の工程途中で応力等の影響によって誘電体膜と上部電極、下部電極との密着性が非常に弱い。このため、誘電体膜と電極層間で剥がれが生じやすくなる。誘電体膜と電極層の密着性を上げるには電極表面に凹凸を形成してアンカー効果を持たせることで改善が図れる。しかしながら、電極表面に凹凸を形成すると、リーク低減等の理由から誘電体膜を厚膜化する必要がある。この場合、必要な容量値を得るにはキャパシタ面積が増大し、また容量バラツキが大きくなる。また、歩留りが低下し、このことが製造コストを増加させてしまう。本開示技術は、容量素子を内蔵した実装基板に適用された場合であっても、誘電体膜と上下部の電極との剥がれを回避する構造を有する薄膜キャパシタを提供する。また本開示技術は、このような剥がれ防止構造を有する薄膜キャパシタを内蔵する実装基板と、その製造方法を提供する。本開示に関わる薄膜キャパシタは、2つの電極層と、前記2つの電極層間に介在する誘電体膜と、前記2つの電極層の何れか一方の電極層、または、前記2つの電極層の一方に隣接する同一階層の導電層を、前記誘電体膜と共に厚さ方向に貫く開口部と、前記開口部内で、前記誘電体膜の側面を、前記一方の電極層または前記導電層の側面と連結する補強部材と、を有する。本開示に関わる実装基板は、導電膜と絶縁膜が交互に重ねられた積層構造を有し、前記積層構造内に薄膜キャパシタが形成され、当該薄膜キャパシタは、2つの電極層と、前記2つの電極層間に介在する誘電体膜と、前記2つの電極層の何れか一方の電極層、または、前記2つの電極層の一方に隣接する同一階層の導電層を、前記誘電体膜と共に厚さ方向に貫く開口部と、前記開口部内で、前記誘電体膜の側面を、前記一方の電極層または前記導電層の側面と連結する補強部材と、を有する。本開示に関わる実装基板の製造方法は、第1電極層となる導電層、誘電体膜層、第2電極層となる導電層を積層し、一方の導電層の加工による第1電極層の形成を経て薄膜キャパシタ材を形成する工程と、前記薄膜キャパシタ材を、前記第1電極層の側からコア基板に貼り合わせる工程と、貼り合わせ前または後の前記薄膜キャパシタ材に、前記第1電極層と前記第2電極層の何れかの導電層、または、当該導電層に隣接する同一階層の導電層を開口し、少なくとも前記誘電体膜を厚さ方向に貫くまで開口部を形成する工程と、前記第1電極層と前記第2電極層の何れかの導電層、または、前記同一階層の導電層が有する前記開口部内の側壁と、前記誘電体膜の前記開口部内の側壁とを連結する補強部材を前記薄膜キャパシタ材に形成する工程と、を含む。上記構成によれば、薄膜キャパシタ材の近傍に応力の影響による剥がれを阻止するように開口部が設けられる。この開口部内には、誘電体膜の開口部内側面と、導電膜の開口部内側面を連結する補強部材が形成される。このため、補強部材の作用によって、誘電体膜と導電膜との界面での膜剥がれが起こりにくい。また、実装基板の製造方法では、薄膜キャパシタ材の誘電体膜と導電膜間の密着強度が高いため、製造工程途中で応力等による誘電体膜と第1または第2電極層との剥がれを防止することができる。本開示技術によれば、容量素子を内蔵した実装基板に適用された場合であっても、誘電体膜と上下部の電極との剥がれを回避することができる。本開示技術の実施の形態薄膜キャパシタ構造を、本技術を適用した薄膜キャパシタを実装基板内に形成する場合を例として、図面を参照して説明する。なお、本開示技術の薄膜キャパシタ構造は半導体集積回路内に形成される場合にも適用可能である。以下、次の順で説明を行う。1.製造技術例および基本素子構造を説明する。2.比較構造例を説明する。3.第1の実施の形態として、開口部を薄膜キャパシタの電極に隣接する、同一階層の導電膜に形成する構造と製法例を説明する。4.第2の実施の形態として、開口部をキャパシタ内部に設ける場合の構造を説明する。5.第3の実施の形態として、第2の実施の形態のように内部に設けた開口部を電極ビアとして利用する例を説明する。6.第4の実施の形態として、他の製法を説明する。7.第5の実施の形態として、他の製法を説明する。8.第6の実施の形態として、他の開口部および補強部材の構造を説明する。9.第7の実施の形態として、他の開口部および補強部材の構造を説明する。10.第8の実施の形態として、他の開口部および補強部材の構造を説明する。11.第9の実施の形態として、他の開口部および補強部材の構造を説明する。12.変形例1を説明する。13.その他の変形例を説明する。<1.製造技術例および基本素子構造>最初に、実装基板内に薄膜キャパシタを形成する場合に採用可能な製造技術例と、基本素子構造について、図面を用いて説明する。図1A~図1Cに、実装基板を製造する過程における基板の形態の推移を示す。本例における実装基板は、図1Aに示すワーク101という大きな基板で製造される。ワーク101は、図1Bに示すフレーム102といわれる中間サイズの基板が複数個配列されて構成される。フレーム102は、図1Cに示す、さらに小分けされた、より小さいサイズのモジュール基板以下、単に、実装基板103が複数個配列されて構成される。製造過程において、ワーク101から複数個ここでは6×2個のフレーム102が分離される。フレーム102の状態で、IC104などの電子部品が基板面に実装される。部品実装後にダイシング等によって、図1Cに示す実装基板103が複数個ここでは、2×6個に分離される。薄膜キャパシタ105は実装基板103の内部に予め形成されている。図2に、薄膜キャパシタ105の概略構造基本素子構造を示す。薄膜キャパシタ105は、基本的に、2つの電極層106,108の間に誘電体膜107を挟む、いわゆるMIM構造を有する。以下、下方の第1電極層106の形成膜を金属箔、上方の第2電極層108の形成膜を導電膜と呼称する。ただし、これらの呼称は、金属箔第1電極層106が導電膜第2電極層108より薄いといった厚さを限定するものではない。厚さや材料の例は後述する。薄膜キャパシタ105は、ワーク101を製造する過程、あるいは、フレーム102を製造する過程で形成される。一例として、フレーム102を製造する過程の途中で、実装基板103となる各領域内に薄膜キャパシタ105が素子材料の張り合わせ等によって形成される。実装基板103となる各領域内における薄膜キャパシタ105の数は1以上であれば任意である。なお、ワーク101の製造過程で薄膜キャパシタ105を形成することも可能である。以下、薄膜キャパシタ105の比較構造例を最初に説明する。続いて、比較構造例との比較において特徴が明確となるように、本開示技術の構造例第1~第10の実施の形態を説明する。<2.比較構造例>図3Aは、図1CのD-D線に沿う比較構造例の概略断面図である。図3Aに図解する実装基板103は、基本的には、複数の導電膜の導電膜間に、プリプレグと称される、加熱時に流動性が高い樹脂等の材料からなる絶縁膜を介在させて積層された積層構造を有する。導電膜は、金属箔銅箔等といった名称で呼称記述されるが、その名称は金属箔が、金属箔と呼称されない他の導電膜より薄いといった厚さを規定するものではない。また、図3Aを含む以下の全ての断面図においては、導電膜をハッチングし、導電膜間の絶縁膜プリプレグはハッチングを省略している。より詳細には、IC104が実装される側と反対の側便宜上、下面側と呼ぶから、導電膜17、プリプレグ12、銅箔8、プリプレグ7、金属箔2、誘電体膜3、プリプレグ13、導電膜18が積層されている。なお、実装基板の製造方法自体は、後述する第1の実施の形態とほぼ共通な方法を採用可能であるため、ここでの製法説明は省略する。図3Bに、図3AのE-E線に沿う透視平面図を示す。この透視平面図は、IC104が実装される側から薄膜キャパシタ105部分を見た平面図において、最表面の導電膜18からなる電極パッド以外は、基板内部を透視したものである。後述する製造方法で詳細に説明するように、薄膜キャパシタ105となる図2に示す3層部材素子形成材は、大きいシート状で予め形成される。このシート状の3層部材を形成途中の実装基板面に貼り合わせることで、薄膜キャパシタ105となる層が実装基板に供給される。貼り合わせ面側に位置する電極層等の一部の層は、貼り合わせの前にシートの状態で予めパターニングが施される。そして、貼り合わせ後に、表面側に位置する他の電極層等のパターニングが施される。電極層のパターニング後は、プリプレグ13が形成され、貫通ビア等の加工を適宜行った後、実装面に導電膜18が成膜、加工される。ここで、薄膜キャパシタ等の容量素子の容量値は、一般に、下記式1のように表すことができる。下記式1の各記号に関し、Cは容量値、ε0は真空中の誘電率、εは使用する誘電材料の比誘電率、Sは電極面積、Tは誘電体膜の膜厚を表す。[式1]C=ε0εS/T...1容量素子の小型化を目的として高い容量値を得るためには、誘電体膜の膜厚を薄くし、比誘電率が高い誘電材料を採用することが有効である。このような薄膜の誘電体膜を実装基板に形成する方法としては、ゾルゲル法、エアロゾル法、スパッタ法などの成膜技術を適用可能である。また、容量素子の誘電体膜を薄膜化するためには、リーク電流の低い高耐圧の膜材であることが必要となる。このため、誘電体膜の成膜材料に起因する不純物などが膜中に残留しないことが求められる。さらに、この不純物は比誘電率を低下させる要因にもなり、この観点からも膜中に不純物が残留しないことが求められる。不純物の残留を抑制するためには、より高温で成膜することが好ましい。比誘電率が高い誘電体材料としては、チタン酸ストロンチウムSrTiO3:STO、チタン酸バリウムBaTiO3:BTO、チタン酸バリウムストロンチウムBTO、またチタン酸ジルコン酸鉛PZTなどの結晶性誘電材料が用いられる。このような結晶性誘電材料の比誘電率はその結晶性に依存するため、高誘電率を達成するためには、より高温で成膜されることが好ましい。一方、実装基板を形成する材料の中には、その耐熱温度が200°C程度のものたとえば、プリプレグが広く使用されており、これらの材料からなる実装基板の上には、誘電体膜を高温で成膜することが不可能である。高温での誘電体膜の成膜を実現するために、金属箔上に誘電体膜を成膜しさらにその上に電極膜を形成した薄膜キャパシタの3層膜材を実装基板とは別に高温での成膜過程を経て形成する。そして、形成した3層膜材を実装基板に貼り付ける製造方法が好ましい。この製造方法では、薄膜キャパシタの3層膜材を順次、実装基板上に成膜する手法に比べて、薄膜キャパシタの製膜時の温度を高くでき、上記各種の高誘電体材料の採用が可能である。そのため、単位面積当たりの容量値が大きな薄膜キャパシタを実装基板内に形成可能となる。この薄膜キャパシタの3層膜材が実装基板に貼りつけた直後においては、図3Aに符号4で示す導電膜は未だパターニングされていない。また、プリプレグ13および導電膜18も未だ形成されていない。この状態で、導電膜4にレジスト等のマスク層を形成してエッチング等で導電膜4をパターニングする。その後、レジスト等を剥離してからプリプレグ13で覆い、導電膜18がプリプレグ13上に形成されている。このような薄膜キャパシタが実装基板に形成され、プリプレグ13が充填された状態では、表裏面の部材数の相違等から、表面側と裏面側の応力差が加熱時に部材の熱膨張等によって増大する。そのため、誘電体膜3と金属箔2の界面、あるいは、誘電体膜3と導電膜4の界面で剥がれが生じやすい。剥がれが生じるとリーク等が増大するなどして素子特性が保証されず、導電膜18からなる電極パッドとの接続が十分でなくなる。このため、素子歩留まりが低下し、程度によっては基板製造の続行そのものができなくなる。密着性を上げるには、たとえば第1電極層106となる金属箔2の表面に細かな凸凹を形成してアンカー効果を持たせることで改善は図れる。しかしながら、この場合、凹凸部でのリーク防止のためには誘電体膜3を厚膜化する必要があり、所望の容量値を得るための面積が増大し、また容量値がばらつき易くなる。その結果、歩留りが低下し、これがコスト増加につながる。本開示技術では、このような膜剥がれを起こしにくい構造を備えた薄膜キャパシタと、その製造方法を提供する。本開示技術における薄膜キャパシタは、第1電極層106と第2電極層108の何れか一方の電極層を、誘電体膜1073と共に厚さ方向に貫く開口部を有する。この開口部は、第1電極層106と第2電極層108の何れか一方に隣接する同一階層の導電層を、誘電体膜1073とともに貫くものであってもよい。何れの場合においても、本開示技術では、開口部内で、誘電体膜1073の側面を、上記一方の電極層または上記同一階層の導電層の側面と連結する補強部材を有する。補強部材の導電性、絶縁性は問わない。この本開示技術の特徴を念頭に図3を再度参照する。図3に図解する比較構造例では、第1電極層106となる金属箔2、第2電極層108となる導電膜4は、それぞれ開口部を有する。ただし、これらの開口部は、誘電体膜3107と共に開口されたものでないため、開口部を埋めるプリプレグ7または13が補強部材として機能しない。そのため、第1電極層106となる金属箔2、第2電極層108となる導電膜4は、誘電体膜1073との界面で膜はがれを起しやすい。以下、より詳細な実施の形態を、図面を参照して説明する。<3.第1の実施の形態>[素子構造]図4Aは、第1の実施の形態に関わる実装基板の薄膜キャパシタ部分を示す断面図である。この断面図は、図1のD-D線に沿う部分に対応する。図4Bは、図4AのA-A線に沿う透視平面図である。透視平面図の意味は図3Aに対する図3Bと同じである。図4Aに示すように、下面側から、導電膜17、プリプレグ12、銅箔8、プリプレグ7、金属箔2、誘電体膜3、プリプレグ13、導電膜18が積層されて当該実装基板が形成されている。このこと自体は、図3に示す比較構造例と同じである。実装基板内に、金属箔2からなる第1電極層106がキャパシタの下部電極として配置されている。第1電極層106は、図4Bに示すように、矩形の平面形状を有する。また、実装基板内に、導電膜4からなる第2電極層108がキャパシタの上部電極として配置されている。第2電極層108は、第1電極層106より一回り大きい矩形の平面形状を有する。本例では、薄膜キャパシタ105の周囲に、薄膜キャパシタ105を囲むように、第2電極層108と同一階層の導電層導電膜4が配置されている。この導電層導電膜4は、第2電極層108とは電気的、物理的に分離されている。導電膜4を加工することによって、この導電層導電膜4が第2電極層108と一括形成される。導電層導電膜4は、例えばGND電位等で電位的に固定されてもよい。ただし、本例のように導電層導電膜4が、誘電体膜3107を介して第1電極層106の縁部と重なる等の場合にあっては、導電層導電膜4を電位的にフローティングとすることがより望ましい。後述する変形例のように、導電層導電膜4は、キャパシタ周囲の配線等であってもよい。配線の場合、キャパシタに与える影響が無視できれば信号線でもよいが、電圧線、特にGND線が望ましい。また、特に、導電層導電膜4が周囲の配線の場合、図4Bに破線で第1電極層106の周囲に示す重なり部分は無いほうが望ましい。図4Bに示すように、一回り大きい第1電極層106の外縁内に収まるように第2電極層108が配置され、これにより第2電極層108の大きさをほぼ実効面積とする薄膜キャパシタ105が形成されている。第1電極層106と第2電極層108との間に介在する誘電体膜3107は、適宜有する開口部以外はほぼ全域に成膜されている。なお、誘電体膜3107が全域にあることは必須ではないが、後述する3層構造のシート状キャパシタ材を別形成する場合は、ほぼシート全域に誘電体膜3107が存在するのが普通である。図4Bの透視平面図には現れていないが、第1電極層106の周囲にも、第1電極層106と同一階層の金属箔2により、薄膜キャパシタ105の周囲を囲む導電層金属箔2が配置されている。本例の場合、この導電層金属箔2と上記導電層導電膜4の何れか一方が存在すればよい。導電層金属箔2は、導電層導電膜4と同様、キャパシタ電極層とは電気的、物理的に分離され、電位的に固定されるかフローティング状態にされている。第1電極層106を含む金属箔2と、銅箔8との間に、加熱時に流動性があるプリプレグ7が充填されている。また、第2電極層108を含む導電膜4の周囲に、加熱時に流動性があるプリプレグ13が充填されている。このように薄膜キャパシタ105の周囲に配置された導電層導電膜4は、例えば等間隔で、開口部6を複数有する。開口部6は、少なくとも誘電体膜3107の開口部と同時形成されるため、ほぼ同じ大きさで連通している。本実施の形態では、開口部6は、さらに導電層金属箔2の開口部とも同時形成されて連通している。そのため、開口部6は、薄膜キャパシタの電極と同じ部材である金属箔2と導電膜4間の貫通孔の形態を有する。なお、後述する他の実施形態のように、導電層導電膜4と導電層金属箔2の一方のみに、誘電体膜3107の開口部と連通する開口部を設けることも可能である。開口部6の数と配置は、薄膜キャパシタ105に対し、平面内でどの方向からの応力に対しても膜剥がれが防止できるように決められている。従って、開口部6の数と配置は図4Bの例に限定されず、キャパシタの形状等に応じて適宜決められる。また、開口部6の配置は、必ずしも等間隔でなくてもよい。各開口部6内には、裏面側からのプリプレグ7と表面側からのプリプレグ13との少なくとも一方が充填され、一体のプリプレグが形成されている。プリプレグ材は加熱により流動化し、一体性が高められる。そのため、開口部6内で、誘電体膜3107の側壁と、導電層導電膜4または金属箔2の側壁とを連結する補強部材として、プリプレグ材が機能する。補強部材としてのプリプレグ材は、誘電体膜と導電層の界面での膜剥がれに抗する力で両者の連結を強固に保つ。そのため、密着性の弱い薄膜キャパシタ材料の密着強度を高めることを可能としている。[製造方法]つぎに、図4に示す構造の薄膜キャパシタ105を含む実装基板の製造方法を、図5A~図7Bの断面図を用いて説明する。図5A~図5Cは、実装基板と別に形成される薄膜キャパシタ材の製造過程の断面図である。図6A~図7Bは、薄膜キャパシタ材の貼り付け工程から始まる実装基板の主な製造工程を示す断面図である。これらの断面図は、図4Aと同じ部分の断面図である。なお、以下の製法説明では、本実施の形態における代表的な製造手法を述べるが、製造条件等は、以下の説明に限定されるものではない。図5Aに示すように、薄膜キャパシタ材1は、金属箔2と誘電体膜3と導電膜4を積層した構造を有する。薄膜キャパシタ材1は、このような形態でシート部材として製造工程に供給される。ここで、金属箔2は特に材料を限定するものではないが、例えば銅、ニッケルなどの金属からなる。導電膜4は特に材料を限定するものではないが、例えば銅、ニッケルなどの金属からなる単層または複数の材料からなる積層体である。また、誘電体膜3は特に材料を限定するものではないが、比誘電率が高い結晶性誘電体膜、例えば、チタン酸ストロンチウムSrTiO3:STO、チタン酸バリウムBaTiO3:BTO、チタン酸バリウムストロンチウムBTO、またチタン酸ジルコン酸鉛PZTなどが望ましい。図5Bに示す工程では、金属箔2を加工するためのマスク不図示をドライフィルムなどで形成し、金属箔2を、例えば薬液を用いて加工する。これにより、第1電極層106となる金属箔2106が、周囲の金属箔2と分離部5を介して分離される。その後、ドライフィルムを除去すると、薄膜キャパシタ105における第1電極層106のパターニングが終了する。図5Cに示す工程では、本実施の形態の特徴である開口部6を形成する。例えば、金属箔2と誘電体膜3と導電膜4をドリルまたはレーザ光を用いて加工し、開口部6貫通孔を形成する。開口部6貫通孔は、例えば図4Bの例では、第1電極層106となる導電膜4を囲む、導電層導電膜4の部分に合計8個設けられる。開口部6貫通孔は、金属箔2と導電膜4でサイズが同等もしくはどちらかの側が小さくてもよい。以上の工程により、一部加工済みの薄膜キャパシタ材1が形成される。図6Aに示す樹脂基板9には、例えばプリプレグ7、銅箔8などが既に形成されている。樹脂基板9のプリプレグ7が形成された面に対し、所望の領域に合わせた薄膜キャパシタ材1を加圧プレス法などで張り合わせる。これにより、薄膜キャパシタ材1を含むコア基板10を形成する。この時、薄膜キャパシタ材1の張り合わせ面はパターニングを行った金属箔2側の張り合わせとする。張り合わせによって貫通孔開口部6に樹脂が流動して充填される状態としてもよい。つぎに、所望の領域を開口したドライフィルムなどで導電膜4を加工して第2電極層108を分離するためのマスク不図示を形成する。導電膜4を、例えば薬品を用いて加工し、図6Bに示すように導電膜4105を形成する。その後、ドライフィルムを除去する。図6Bに、ドライフィルムを除去した後の断面を示す。図7Aの工程では、プリプレグ12,13、及び銅箔14,15をコア基板10に張り合わせる。張り合わせよって、開口部6貫通孔内へプリプレグの樹脂材が流動し、開口部6内が補強部材としてのプリプレグで埋め込まれることによって密着性を高めることが可能となる。図7Bに示す工程では、レーザ加工にて銅箔15不図示及びプリプレグ13を開口し、ビア電極16を形成する。ビア電極16は、プリプレグ13内に形成されて導電膜4第2電極層108に接続するものと、プリプレグ13に形成され、誘電体膜3の開口を介して金属箔2第1電極層106に接続するものがある。続いて、電解メッキ法にて銅箔14、15の全面を所定の厚さまでCu成長させて、導電膜18を形成する。続いて所望の領域を開口したドライフィルムなどで導電膜18を加工するためのマスク不図示を形成する。導電膜18を、例えば薬液を用いて加工する。その後、ドライフィルムを除去する。この時、裏面の導電膜17も同様に、図示しない配線形成を行うこととする。表面側で加工後の導電膜18は、第1電極層106にビア電極16を介して接続する導電膜18106を含む。また、導電膜18は、第2電極層108にビア電極16を介して接続する導電膜18108を含む。また、導電膜18は、IC104図4Aの配置領域等にも形成される。以上の製造方法によれば、薄膜キャパシタ材1をコア基板10に貼りあわせてプリプレグ13を形成後に、加熱等で薄膜キャパシタ105の膜剥がれが起きにくくなる構造を形成できる。そのための追加の工程は、薄膜キャパシタ材1の状態で、ドリルやレーザ加工によって開口部6を形成するだけでよいため、コスト増加が極力抑制される。<4.第2の実施の形態>[素子構造]図8Aは、第2の実施形態に関わる実装基板の薄膜キャパシタ部分を示す断面図である。この断面図は、図1のD-D線に沿う部分に対応する。図8Bは、図8AのB-B線に沿う透視平面図である。透視平面図の意味は図3Aに対する図3Bと同じである。第2の実施の形態では、貫通孔開口部6の位置を薄膜キャパシタ105の周辺から薄膜キャパシタ105内の配置に変更している。具体的には、第2電極層108に接続される導電膜18108の周囲に、貫通孔開口部6を形成している。このときの開口部6は、第1の実施の形態と同様に、第2電極層108としての導電膜4108、誘電体膜3107、および、第1電極層106としての金属箔2106を貫く貫通孔である。この貫通孔内に樹脂プリプレグ材を埋めることで、薄膜キャパシタ105の膜剥がれを防止する補強部材として機能させること自体は、第1の実施の形態と同様である。貫通孔開口部6の位置以外の構成は、図4を用いて既に説明したので、ここでの説明を省略する。第2の実施の形態の実装基板の製造では、図5Cの工程で貫通孔開口部6を形成する位置が第1の実施の形態と異なる。よって、本実施の形態においても、基本的に図5A~図7Bを用いて既に説明した製造方法が好適に適用できる。<5.第3の実施の形態>上記の第1,第2の実施の形態では、貫通孔開口部6内の全ての領域をプリプレグ材で埋め込むことで膜剥がれを防止する。これに対し、本第3の実施の形態は、貫通孔開口部6のコア部分は、プリプレグ材等の樹脂でなくとも、例えば導電部材でもよいことを示すものである。この形態は、上記第1,第2の実施の形態のどちらにも適用できる。ただし、第2の実施の形態においては、薄膜キャパシタ105の電極間ショートを防止する必要から、コア部分の周囲で直接、キャパシタ電極の側壁に接触する部分は絶縁材料、例えばプリプレグ等の樹脂である必要がある。一方、第1の実施の形態では、貫通孔開口部6内の全ての領域を導電物で埋めることもできる。この形態に関しては、後述する第8の実施の形態で再度説明する。以下、第2の実施の形態に対し、貫通孔コア部分の導電化することを適用した場合について、図面を用いて説明する。[素子構造]図9Aは、第3の実施形態に関わる実装基板の薄膜キャパシタ部分を示す断面図である。この断面図は、図1のD-D線に沿う部分に対応する。図9Bは、図9AのC-C線に沿う透視平面図である。透視平面図の意味は図3Aに対する図3Bと同じである。第3の実施の形態では、本例で合計6個設けられた貫通孔開口部6の位置は、ほぼ、第2の実施の形態と同様である。各貫通孔開口部6において、そのコア部分にビア電極19が通っている。ビア電極19の周囲の隙間に、プリプレグ7またはプリプレグ13の樹脂が充填されており、これにより薄膜キャパシタ105の電極間、電極とビア電極19の電気的ショートが防止されている。ビア電極19は、電気的にフローティングとすることも可能であるが、ここでは好ましい形態として、電圧、信号等を伝える配線の一部としてビア電極19を利用する。具体的には、各ビア電極19は、下層の銅箔8に接続しており、上層では導電膜18からなる配線層と接続されている。なお、図9の例では、銅箔8と導電膜17もビア電極で接続されているが、このことは必須でない。また、あるビア電極19は銅箔8に接続し、他のビア電極19は銅箔8と絶縁されたビア内を通って下層の導電膜17と接続する構成も可能である。このような構成では、貫通孔開口部6内を電極ビアを通す部分として有効利用できるという利点がある。また、ビア電極19が通った後では剥がれ強度も、第1,第2の実施形態より強固になる。一方、薄膜キャパシタ105の面積に余裕がない場合、貫通孔によって容量素子の面積が変化することもある。その場合でも、貫通孔の分のサイズを大きくすることで対応が可能となる。製造方法は、第2の実施の形態と同様な製造方法において、ビア電極19の形成が必要である。ただし、ビア電極16の形成時と同時にビア電極19の形成も可能であり、その場合、ビア開口パターンを変更すればよく、実質的な製造工程の追加はない。<6.第4の実施の形態>第4の実施の形態が提供する別の製造方法を下記に示す。この製造方法は、貫通孔開口部6内を樹脂で埋め込む構造への適用が可能であるため、その意味では、第1,第2の実施の形態に適用可能な製造方法である。以下は、図面が存在し比較が容易な第1の実施の形態と同じ素子構造の製造を例として、第4の実施の形態を説明する。第4の実施の形態では、貫通孔開口部6への樹脂埋め込みを、実装基板への張り合わせ前の薄膜キャパシタ材1に対して行うことに特徴を有する。図10A~図11Aは、実装基板と別に形成される薄膜キャパシタ材の製造過程の断面図である。図11Bと図11Cは、薄膜キャパシタ材の貼り付け工程から薄膜キャパシタの電極加工終了までを示す断面図である。これらの断面図は、図4Aと同じ部分の断面図である。なお、以下の製法説明では、本実施の形態における代表的な製造手法を述べるが、製造条件等は、以下の説明に限定されるものではない。図10Aに示すように、薄膜キャパシタ材1は、金属箔2と誘電体膜3と導電膜4を積層した構造を有する。薄膜キャパシタ材1は、このような形態でシート部材として製造工程に供給される。ここで、金属箔2は特に材料を限定するものではないが、例えば銅、ニッケルなどの金属からなる。導電膜4は特に材料を限定するものではないが、例えば銅、ニッケルなどの金属からなる単層または複数の材料からなる積層体である。また、誘電体膜3は特に材料を限定するものではないが、比誘電率が高い結晶性誘電体膜、例えば、チタン酸ストロンチウムSrTiO3:STO、チタン酸バリウムBaTiO3:BTO、チタン酸バリウムストロンチウムBTO、またチタン酸ジルコン酸鉛PZTなどが望ましい。図10Bに示す工程では、金属箔2を加工するためのマスク不図示をドライフィルムなどで形成し、金属箔2を、例えば薬液を用いて加工する。これにより、第1電極層106となる金属箔2106が、周囲の金属箔2と分離部5を介して分離される。その後、ドライフィルムを除去すると、薄膜キャパシタ105における第1電極層106のパターニングが終了する。図10Cに示す工程では、開口部6を形成する。例えば、金属箔2と誘電体膜3と導電膜4をドリルまたはレーザ光を用いて加工し、開口部6貫通孔を形成する。開口部6貫通孔は、例えば図4Bの例では、第1電極層106となる導電膜4を囲む、導電層導電膜4の部分に合計8個設けられる。なお、図示とは異なるが、第2の実施の形態と同様な開口部の位置とする場合、開口部6貫通孔を分離部5より内側の薄膜キャパシタ105内に形成する。開口部6貫通孔は、金属箔2と導電膜4でサイズが同等もしくはどちらかの側が小さくてもよい。図11Aに示す工程は、本実施の形態で新たに設けられた構成である。この工程では、スクリーン印刷法などによって、樹脂27を貫通孔開口部6や金属箔の加工部分離部5へ埋め込みを行い、薄膜キャパシタ材1が形成される。樹脂材については例えばポリイミド、エポキシ、BCB、フッ素系樹脂などが望ましい。その際に、樹脂が導電膜4上へ残ってしまった場合は製造上の問題がなければそのまま残してもよい。または、バフ研磨のように非常にソフトな研磨パッドで残存した樹脂を削って平坦化により除去してもよい。以上の工程により、樹脂27が埋め込まれた一部加工済みの薄膜キャパシタ材1が形成される。図11Bに示す樹脂基板9には、例えばプリプレグ7、銅箔8などが既に形成されている。樹脂基板9のプリプレグ7が形成された面に対し、所望の領域に合わせた薄膜キャパシタ材1を加圧プレス法などで張り合わせる。これにより、薄膜キャパシタ材1を含むコア基板10を形成する。この時、薄膜キャパシタ材1の張り合わせ面はパターニングを行った金属箔2側の張り合わせとする。張り合わせによって貫通孔開口部6内の樹脂27とプリプレグ7が接合される。樹脂27とプリプレグ7の樹脂材料を同様なものとした場合、樹脂27とプリプレグ7が流動して一体化するようにしてもよい。つぎに、所望の領域を開口したドライフィルムなどで導電膜4を加工して第2電極層108を分離するためのマスク不図示を形成する。導電膜4を、例えば薬品を用いて加工し、図11Cに示すように導電膜4105を形成する。その後、ドライフィルムを除去する。図11Cに、ドライフィルムを除去した後の断面を示す。以降の製造方法は、図7Aおよび図7Bと同様である。本実施の形態では、樹脂27を充填する工程が追加となるが、薄膜キャパシタ材1が貼り合わせ前の状態でも膜剥がれ強度が高くなる。このため、薄膜キャパシタ材1のハンドリング時や貼り合わせ時の応力に対しても強いキャパシタ構造とすることができる。<7.第5の実施の形態>第5の実施の形態が提供する別の製造方法を下記に示す。この製造方法は、貫通孔開口部6内を樹脂で埋め込む構造への適用が可能であるため、その意味では、第1,第2の実施の形態に適用可能な製造方法である。あるいは、第3の実施の形態のように開口部6のコア部分を導電層とする場合にも適用可能である。以下は、図面が存在し比較が容易な第1の実施の形態と同じ素子構造の製造を例として、第5の実施の形態を説明する。第5実施の形態では、貫通孔開口部6の開口そのものを、薄膜キャパシタ材1を樹脂基板9と貼り合わせた後に行うことに特徴を有する。図12A~図12Bは、実装基板と別に形成される薄膜キャパシタ材の製造過程の断面図である。図12C~図13Cは、薄膜キャパシタ材の貼り付け工程から始まる実装基板の主な製造工程を示す断面図である。これらの断面図は、図4Aと同じ部分の断面図である。なお、以下の製法説明では、本実施の形態における代表的な製造手法を述べるが、製造条件等は、以下の説明に限定されるものではない。図12Aに示すように、薄膜キャパシタ材1は、金属箔2と誘電体膜3と導電膜4を積層した構造を有する。薄膜キャパシタ材1は、このような形態でシート部材として製造工程に供給される。ここで、金属箔2は特に材料を限定するものではないが、例えば銅、ニッケルなどの金属からなる。導電膜4は特に材料を限定するものではないが、例えば銅、ニッケルなどの金属からなる単層または複数の材料からなる積層体である。また、誘電体膜3は特に材料を限定するものではないが、比誘電率が高い結晶性誘電体膜、例えば、チタン酸ストロンチウムSrTiO3:STO、チタン酸バリウムBaTiO3:BTO、チタン酸バリウムストロンチウムBTO、またチタン酸ジルコン酸鉛PZTなどが望ましい。図12Bに示す工程では、金属箔2を加工するためのマスク不図示をドライフィルムなどで形成し、金属箔2を、例えば薬液を用いて加工する。これにより、第1電極層106となる金属箔2106が、周囲の金属箔2と分離部5を介して分離される。その後、ドライフィルムを除去すると、薄膜キャパシタ105における第1電極層106のパターニングが終了する。以上の工程により、開口部を未開口の薄膜キャパシタ材1が形成される。図12Cに示す樹脂基板9には、例えばプリプレグ7、銅箔8などが既に形成されている。樹脂基板9のプリプレグ7が形成された面に対し、所望の領域に合わせた薄膜キャパシタ材1を加圧プレス法などで張り合わせる。これにより、薄膜キャパシタ材1を含むコア基板10を形成する。この時、薄膜キャパシタ材1の張り合わせ面はパターニングを行った金属箔2側の張り合わせとする。つぎに、所望の領域を開口したドライフィルムなどで導電膜4を加工して第2電極層108を分離するためのマスク不図示を形成する。導電膜4を、例えば薬品を用いて加工し、図13Aに示すように導電膜4105を形成する。その後、ドライフィルムを除去する。図13Aに、ドライフィルムを除去した後の断面を示す。図13Bに示す工程では、本実施の形態の特徴である開口部6を形成する。例えば、金属箔2と誘電体膜3と導電膜4をドリルまたはレーザ光を用いて加工し、開口部6貫通孔を形成する。開口部6貫通孔は、例えば図4Bと同様とする場合、第1電極層106となる導電膜4を囲む、導電層導電膜4の部分に合計8個設けられる。開口部6貫通孔は、金属箔2と導電膜4でサイズが同等もしくはどちらかの側が小さくてもよい。以後は、第1の実施の形態で示した図7Aと図7Bと同様な工程を行う。まず、プリプレグ12,13、及び銅箔不図示をコア基板10に張り合わせる。銅箔の張り合わせよって、開口部6貫通孔内へプリプレグの樹脂材が流動し、開口部6内が補強部材としてのプリプレグで埋め込まれることによって密着性を高めることが可能となる。つぎに、ビア電極16を第1の実施の形態図7Bと同様な方法で形成し、その上に導電膜18を形成する。このとき裏面にも導電膜17を同時に形成する。図13Cは、導電膜17,18の成膜直後の断面図である。その後は、第1の実施の形態と同様にして、導電膜18等をパターニングして、当該実装基板を完成させる。以上の実施形態では、金属箔2、誘電体膜3、導電膜4を全て貫通する貫通孔で開口部6を形成した。これに対し、開口部は貫通孔でなくとも、金属箔2と導電膜4の一方と、誘電体膜3を開口するだけでも膜剥がれ強度の向上が図れる。<8.第6の実施の形態>図14に、第6の実施の形態に関する実装基板の断面図を示す。この断面図においては、第1の実施の形態において貫通孔開口部6を設けた位置に、導電膜4と誘電体膜3を開口する開口部6Aを設けている。この開口部6Aの開口を金属箔2表面が露出する時点で停止する点が、第1の実施の形態における製造方法と頃なる点であり、その他の製法工程は、第1の実施の形態と共通する。電極の分離部とは異なり、この開口部6Aでは、誘電体膜3も開口するため、プリプレグ13の樹脂等が補強部材として、誘電体膜3の開口部内側壁と導電膜4の開口部内側壁を連結する。このため、薄膜キャパシタ105の膜剥がれ強度が向上している。<9.第7の実施の形態>図15に、第7の実施の形態に関する実装基板の断面図を示す。この断面図においては、第4の実施の形態において貫通孔開口部6を設けた位置に、金属箔2と誘電体膜3を開口する開口部6Bを設けている。薄膜キャパシタ材1を樹脂基板に貼り合わせる前に、開口部6Bの開口を行う。この開口部6Bの開口を金属箔2表面が露出する時点で停止する点と、樹脂27の埋め込みを行わない点が、第4の実施の形態における薄膜キャパシタ材1の形成方法と異なる点であり、その他の製法工程は、第4の実施の形態と共通する。電極の分離部5とは異なり、この開口部6Bでは、誘電体膜3も開口するため、プリプレグ13の樹脂等が補強部材として、誘電体膜3の開口部内側壁と金属箔2の開口部内側壁を連結する。このため、薄膜キャパシタ105の膜剥がれ強度が向上している。以上の第6および第7の実施の形態では、主に、第1,第4の実施形態との相違を述べたが、開口部6Aまたは6Bの形成位置については、第2の実施の形態と同様に、薄膜キャパシタ105のMIM構造が形成された面内に設けることもできる。その場合、キャパシタの値が、開口部の形成によって減少する分を考慮して、キャパシタの専有面積が決められる。<10.第8の実施の形態>図16は、第8の実施の形態に関する実装基板の断面図である。第8の実施の形態では、第5の実施の形態に係る製造における図13Bの開口部6の開口を、金属箔2が露出するまでで止める。そのため、形成後の開口部は、図14の開口部6Aのようになる。形成した開口部6Aは、第5の実施の形態と同様に薄膜キャパシタ材1の基板貼り合わせの後であるので、表面のプリプレグ13の開口と連通している。このような開口部に、ビア電極16を埋め込んで形成し、第1,第5の実施の形態と同様な方法で、導電膜18,17の形成を行う。<11.第9の実施の形態>図17は、第9の実施の形態に関する実装基板の断面図である。第9の実施の形態では、図17に示すように、図15に示す開口部6Bと同様な開口部にビア電極166Bが埋め込まれた構造を有する。このような構造を形成するには、例えば、以下の手法を採用できる。薄膜キャパシタ材1の形成過程で、金属箔2のみならず、誘電体膜3をも開口する開口部6Bを形成して、導電物質で予め埋め込む。一方、薄膜キャパシタ材1を貼り付ける側の樹脂基板9においても、プリプレグ7を貫通し銅箔8に達する開口部を形成し、導電物質で埋め込む。このような樹脂基板9に対し、薄膜キャパシタ材1を貼り合わせると、2つの導電物質が連結してビア電極166Bが形成される。導電膜4側のプリプレグ13、ビア電極16および導電膜18の形成は、他の実施の形態と同様に行う。第8,第9の実施の形態によれば、開口部が貫通孔でない場合であっても導電物による、より強固な補強部材の形成が可能である。なお、これらの実施の形態では、補強部材が導電物であるため、開口部の位置は薄膜キャパシタ105より外側に配置される場合に限られる。開口部内を連通したビア電極16を、電圧や信号を通す配線の一部として用いてもよいことは、例えば第3の実施の形態と同様である。<12.変形例1第1の実施の形態>図18と図19に、第1の実施の形態における変形例1の透視平面図を示す。この変形例1では、薄膜キャパシタ105を囲む金属箔2のパターンを特に設けなくとも、近くの配線層を利用して開口部6を形成している。図18は、紙面の縦方向の内部配線金属箔2を利用して、内部配線に開口部6を設けた場合を示す。図19は、紙面の横方向の内部配線金属箔2を利用して、内部配線に開口部6を設けた場合を示す。なお、第3の実施の形態と同様に、開口部6内のコア部分にビア電極を形成する更なる変形、開口部6内に導電物を埋め込んでビア電極とする更なる変形等の可能である。<13.その他の変形例>以上の実施の形態および変形例では、IC104等の電子部品が実装基板103の上面基板面に実装される場合を示す。ただし、実装基板103の下面もう片方の基板面にも電子部品が実装される両面実装の形態でもよい。以上の実施形態では、第1電極層106および第2電極層108が矩形状となっているが、この平面形状は任意である。また、貫通孔または溝からなる開口部は、円、楕円、多角形等のどのような平面視形状貫通軸と直交する断面形状であってもよい。その他、本開示技術の趣旨を逸脱しない範囲で種々の変形が可能である。以上の実施の形態および変形例によれば、容量発生部薄膜キャパシタ材1の近傍に応力の影響による剥がれを阻止することができる。この効果は、貫通孔、あるいは、及び2つの電極層の溝に樹脂もしくは導電物を埋め込み、その埋め込み膜により密着強度を高めることにより得られる。そして、製造工程途中で応力等による誘電体膜と2つの電極層の剥がれを防止し、剥がれによる製造上の不良を無くすことが可能となる。基板工程の標準的な工程であることから追加工程が必要なく、形成できることから、低コストで安易に形成することができる。"