"基板と、複数の第1の配線層間膜および前記第1の配線層間膜の間に1層形成される1または複数の第1の配線層からなって前記基板上に形成される第1の多層配線層と、複数の第2の配線層間膜および前記第2の配線層間膜の間に1層形成される1または複数の第2の配線層からなって前記基板上の前記第1の多層配線層形成領域外に形成される第2の多層配線層と、複数の第3の配線層間膜および前記第3の配線層間膜の間に1層形成される1または複数の第3の配線層からなって前記第1の多層配線層上に形成される第3の多層配線層と、複数の第4の配線層間膜および前記第4の配線層間膜の間に1層形成される1または複数の第4の配線層からなって前記第2の多層配線層上に形成される第4の多層配線層と、前記第3の多層配線層上に形成される電極パッドと、前記第4の多層配線層上に形成される保護膜と、前記第2の配線層間膜,前記第3の配線層間膜および前記第4の配線層間膜にのみ形成されるダミービアと、前記第1の配線層,前記第2の配線層,前記第3の配線層および前記第4の配線層に形成されるダミー配線と、前記第1の配線層,前記第2の配線層,前記第3の配線層および前記第4の配線層の内の任意の配線層に形成される信号配線と、前記第1の配線層間膜,前記第2の配線層間膜,前記第3の配線層間膜および前記第4の配線層間膜の内の任意の配線層間膜に形成される信号配線間ビアとを有し、前記第1の配線層間膜および前記第2の配線層間膜が前記第3の配線層間膜および前記第4の配線層間膜よりも誘電率が低いことを特徴とする半導体集積回路装置。基板と、複数の第1の配線層間膜および前記第1の配線層間膜の間に1層形成される1または複数の第1の配線層からなって前記基板上に形成される第1の多層配線層と、複数の第2の配線層間膜および前記第2の配線層間膜の間に1層形成される1または複数の第2の配線層からなって前記基板上の前記第1の多層配線層形成領域外に形成される第2の多層配線層と、複数の第3の配線層間膜および前記第3の配線層間膜の間に1層形成される1または複数の第3の配線層からなって前記第1の多層配線層上に形成される第3の多層配線層と、複数の第4の配線層間膜および前記第4の配線層間膜の間に1層形成される1または複数の第4の配線層からなって前記第2の多層配線層上に形成される第4の多層配線層と、前記第3の多層配線層上に形成される電極パッドと、前記第4の多層配線層上に形成される保護膜と、前記第2の配線層間膜,前記第3の配線層間膜および前記第4の配線層間膜にのみ形成されるダミービアと、前記第2の配線層,前記第3の配線層および前記第4の配線層に形成されるダミー配線と、前記第1の配線層,前記第2の配線層,前記第3の配線層および前記第4の配線層の内の任意の配線層に形成される信号配線と、前記第1の配線層間膜,前記第2の配線層間膜,前記第3の配線層間膜および前記第4の配線層間膜の内の任意の配線層間膜に形成される信号配線間ビアとを有し、前記第1の配線層間膜および前記第2の配線層間膜が前記第3の配線層間膜および前記第4の配線層間膜よりも誘電率が低いことを特徴とする半導体集積回路装置。基板と、複数の第1の配線層間膜および前記第1の配線層間膜の間に1層形成される1または複数の第1の配線層からなって前記基板上に形成される第1の多層配線層と、複数の第2の配線層間膜および前記第2の配線層間膜の間に1層形成される1または複数の第2の配線層からなって前記基板上の前記第1の多層配線層形成領域外に形成される第2の多層配線層と、複数の第3の配線層間膜および前記第3の配線層間膜の間に1層形成される1または複数の第3の配線層からなって前記第1の多層配線層上に形成される第3の多層配線層と、複数の第4の配線層間膜および前記第4の配線層間膜の間に1層形成される1または複数の第4の配線層からなって前記第2の多層配線層上に形成される第4の多層配線層と、前記第3の多層配線層上に形成される電極パッドと、前記第4の多層配線層上に形成される保護膜と、前記第2の配線層間膜および前記第4の配線層間膜にのみ形成されるダミービアと、前記第1の配線層,前記第2の配線層,前記第3の配線層および前記第4の配線層に形成されるダミー配線と、前記第1の配線層,前記第2の配線層,前記第3の配線層および前記第4の配線層の内の任意の配線層に形成される信号配線と、前記第1の配線層間膜,前記第2の配線層間膜,前記第3の配線層間膜および前記第4の配線層間膜の内の任意の配線層間膜に形成される信号配線間ビアとを有し、前記第1の配線層間膜および前記第2の配線層間膜が前記第3の配線層間膜および前記第4の配線層間膜よりも誘電率が低いことを特徴とする半導体集積回路装置。基板と、複数の第1の配線層間膜および前記第1の配線層間膜の間に1層形成される1または複数の第1の配線層からなって前記基板上に形成される第1の多層配線層と、複数の第2の配線層間膜および前記第2の配線層間膜の間に1層形成される1または複数の第2の配線層からなって前記基板上の前記第1の多層配線層形成領域外に形成される第2の多層配線層と、複数の第3の配線層間膜および前記第3の配線層間膜の間に1層形成される1または複数の第3の配線層からなって前記第1の多層配線層上に形成される第3の多層配線層と、複数の第4の配線層間膜および前記第4の配線層間膜の間に1層形成される1または複数の第4の配線層からなって前記第2の多層配線層上に形成される第4の多層配線層と、前記第3の多層配線層上に形成される電極パッドと、前記第4の多層配線層上に形成される保護膜と、前記第2の配線層間膜および前記第4の配線層間膜にのみ形成されるダミービアと、前記第2の配線層,前記第3の配線層および前記第4の配線層に形成されるダミー配線と、前記第1の配線層,前記第2の配線層,前記第3の配線層および前記第4の配線層の内の任意の配線層に形成される信号配線と、前記第1の配線層間膜,前記第2の配線層間膜,前記第3の配線層間膜および前記第4の配線層間膜の内の任意の配線層間膜に形成される信号配線間ビアとを有し、前記第1の配線層間膜および前記第2の配線層間膜が前記第3の配線層間膜および前記第4の配線層間膜よりも誘電率が低いことを特徴とする半導体集積回路装置。上記問題点を解決するために、本発明の半導体集積回路装置は、ビア形成性のプロセスを向上させつつ、クラックの伝搬と配線層間膜の剥がれを抑制することを目的とする。上記目的を達成するために、本発明の半導体集積回路装置は、基板と、複数の第1の配線層間膜および前記第1の配線層間膜の間に1層形成される1または複数の第1の配線層からなって前記基板上に形成される第1の多層配線層と、複数の第2の配線層間膜および前記第2の配線層間膜の間に1層形成される1または複数の第2の配線層からなって前記基板上の前記第1の多層配線層形成領域外に形成される第2の多層配線層と、複数の第3の配線層間膜および前記第3の配線層間膜の間に1層形成される1または複数の第3の配線層からなって前記第1の多層配線層上に形成される第3の多層配線層と、複数の第4の配線層間膜および前記第4の配線層間膜の間に1層形成される1または複数の第4の配線層からなって前記第2の多層配線層上に形成される第4の多層配線層と、前記第3の多層配線層上に形成される電極パッドと、前記第4の多層配線層上に形成される保護膜と、前記第2の配線層間膜,前記第3の配線層間膜および前記第4の配線層間膜にのみ形成されるダミービアと、前記第1の配線層,前記第2の配線層,前記第3の配線層および前記第4の配線層に形成されるダミー配線と、前記第1の配線層,前記第2の配線層,前記第3の配線層および前記第4の配線層の内の任意の配線層に形成される信号配線と、前記第1の配線層間膜,前記第2の配線層間膜,前記第3の配線層間膜および前記第4の配線層間膜の内の任意の配線層間膜に形成される信号配線間ビアとを有し、前記第1の配線層間膜および前記第2の配線層間膜が前記第3の配線層間膜および前記第4の配線層間膜よりも誘電率が低いことを特徴とする。また、基板と、複数の第1の配線層間膜および前記第1の配線層間膜の間に1層形成される1または複数の第1の配線層からなって前記基板上に形成される第1の多層配線層と、複数の第2の配線層間膜および前記第2の配線層間膜の間に1層形成される1または複数の第2の配線層からなって前記基板上の前記第1の多層配線層形成領域外に形成される第2の多層配線層と、複数の第3の配線層間膜および前記第3の配線層間膜の間に1層形成される1または複数の第3の配線層からなって前記第1の多層配線層上に形成される第3の多層配線層と、複数の第4の配線層間膜および前記第4の配線層間膜の間に1層形成される1または複数の第4の配線層からなって前記第2の多層配線層上に形成される第4の多層配線層と、前記第3の多層配線層上に形成される電極パッドと、前記第4の多層配線層上に形成される保護膜と、前記第2の配線層間膜,前記第3の配線層間膜および前記第4の配線層間膜にのみ形成されるダミービアと、前記第2の配線層,前記第3の配線層および前記第4の配線層に形成されるダミー配線と、前記第1の配線層,前記第2の配線層,前記第3の配線層および前記第4の配線層の内の任意の配線層に形成される信号配線と、前記第1の配線層間膜,前記第2の配線層間膜,前記第3の配線層間膜および前記第4の配線層間膜の内の任意の配線層間膜に形成される信号配線間ビアとを有し、前記第1の配線層間膜および前記第2の配線層間膜が前記第3の配線層間膜および前記第4の配線層間膜よりも誘電率が低いことを特徴とする。また、基板と、複数の第1の配線層間膜および前記第1の配線層間膜の間に1層形成される1または複数の第1の配線層からなって前記基板上に形成される第1の多層配線層と、複数の第2の配線層間膜および前記第2の配線層間膜の間に1層形成される1または複数の第2の配線層からなって前記基板上の前記第1の多層配線層形成領域外に形成される第2の多層配線層と、複数の第3の配線層間膜および前記第3の配線層間膜の間に1層形成される1または複数の第3の配線層からなって前記第1の多層配線層上に形成される第3の多層配線層と、複数の第4の配線層間膜および前記第4の配線層間膜の間に1層形成される1または複数の第4の配線層からなって前記第2の多層配線層上に形成される第4の多層配線層と、前記第3の多層配線層上に形成される電極パッドと、前記第4の多層配線層上に形成される保護膜と、前記第2の配線層間膜および前記第4の配線層間膜にのみ形成されるダミービアと、前記第1の配線層,前記第2の配線層,前記第3の配線層および前記第4の配線層に形成されるダミー配線と、前記第1の配線層,前記第2の配線層,前記第3の配線層および前記第4の配線層の内の任意の配線層に形成される信号配線と、前記第1の配線層間膜,前記第2の配線層間膜,前記第3の配線層間膜および前記第4の配線層間膜の内の任意の配線層間膜に形成される信号配線間ビアとを有し、前記第1の配線層間膜および前記第2の配線層間膜が前記第3の配線層間膜および前記第4の配線層間膜よりも誘電率が低いことを特徴とする。また、基板と、複数の第1の配線層間膜および前記第1の配線層間膜の間に1層形成される1または複数の第1の配線層からなって前記基板上に形成される第1の多層配線層と、複数の第2の配線層間膜および前記第2の配線層間膜の間に1層形成される1または複数の第2の配線層からなって前記基板上の前記第1の多層配線層形成領域外に形成される第2の多層配線層と、複数の第3の配線層間膜および前記第3の配線層間膜の間に1層形成される1または複数の第3の配線層からなって前記第1の多層配線層上に形成される第3の多層配線層と、複数の第4の配線層間膜および前記第4の配線層間膜の間に1層形成される1または複数の第4の配線層からなって前記第2の多層配線層上に形成される第4の多層配線層と、前記第3の多層配線層上に形成される電極パッドと、前記第4の多層配線層上に形成される保護膜と、前記第2の配線層間膜および前記第4の配線層間膜にのみ形成されるダミービアと、前記第2の配線層,前記第3の配線層および前記第4の配線層に形成されるダミー配線と、前記第1の配線層,前記第2の配線層,前記第3の配線層および前記第4の配線層の内の任意の配線層に形成される信号配線と、前記第1の配線層間膜,前記第2の配線層間膜,前記第3の配線層間膜および前記第4の配線層間膜の内の任意の配線層間膜に形成される信号配線間ビアとを有し、前記第1の配線層間膜および前記第2の配線層間膜が前記第3の配線層間膜および前記第4の配線層間膜よりも誘電率が低いことを特徴とする。上記のように、電極パッド形成領域の、低誘電率膜より誘電率の高い配線層間膜からなる多層配線層領域において、ダミービアを形成しないことにより、配線層間膜の平坦化を行いながら、クラックの伝搬と配線層間膜の剥がれを抑制することができる。以下、本発明の実施形態を、図面を参照しながら説明する。第一の実施形態図1は本発明の半導体集積回路装置の電極パッド配置を例示する平面図であり、エリアアレイ状に電極パッドを配置した半導体集積回路装置の電極パッド構成を示すレイアウト図である。図2は第一の実施形態に係る半導体集積回路装置の電極パッド下の構成を示す断面図であり、図1のa-b断面図である。図3は第一の実施形態に係る半導体集積回路装置の電極パッド下以外の構成を示す断面図であり、図1のc-d断面図である。図1に示すように、半導体チップ100の全面に電極パッド101をエリアアレイ状に配列しており、電極パッド101以外の領域は保護膜102で覆われている。図2において、半導体集積回路装置は基板103上に第一の多層配線層と第二の多層配線層が積層され、第二の多層配線層上に電極パッド113が形成される。電極パッド113が形成される領域の下層では、第一の多層配線層に誘電率の低い配線層間膜114、115、116が設けられ、第二の多層配線層に誘電率の高い配線層間膜117、118、119設けられている。第一の多層配線層にはダミー配線104、106、108、110が形成されている。また、ダミー配線104、106を接続するダミービア105と、ダミー配線106、108を接続するダミービア107と、ダミー配線108、110を接続するダミービア109を有している。第二の多層配線層にはダミー配線111、112のみが形成され、ダミービアは形成されない。図3において、半導体集積回路装置は基板103上に第一の多層配線層と第二の多層配線層が積層され、第二の多層配線層上に電極パッド113が形成されず、保護膜124が形成される。電極パッド113が形成されない保護膜124の形成領域の下層では、第一の多層配線層に誘電率の低い配線層間膜114、115、116が設けられ、第二の多層配線層に誘電率の高い配線層間膜117、118、119が設けられている。第一の多層配線層にはダミー配線104、106、108、110が形成されている。また、ダミー配線104、106を接続するダミービア105と、ダミー配線106、108を接続するダミービア107と、ダミー配線108、110を接続するダミービア109を有している。さらに、第二の多層配線層にはダミー配線111、112、123が形成されている。また、ダミー配線110、111を接続するダミービア120と、ダミー配線111、112を接続するダミービア121と、ダミー配線112、123を接続するダミービア122と、保護膜124を有している。この構成は、仮にa-b、b-c断面領域に、実配線が存在しない場合の構成である。実配線が存在する構成については、第二の実施形態にて説明する。図2において、電極パッド113上にはんだバンプなどが形成されるが、バンプ形成時の引っ張り応力が第二の多層配線層から第一の多層配線層へ伝播する。一方、図3の電極パッド113が形成されない領域下とは異なり、第二の多層配線層間には、第二のダミービアが存在しないため、引っ張り応力の伝播が緩和される。以上のように、本発明によれば、誘電率が低く脆弱な配線層間膜からなる第一の多層配線層には実動作に用いるビアが形成されない領域にダミービアを形成し、誘電率が高く一定の強度を有する配線層間膜からなる第二の多層配線層においては電極パッド113の形成領域の下層にはダミービアを形成せず、電極パッド113の形成領域以外の領域の下層のみにダミービアを形成することにより、配線層間膜の平坦化を実現すると共に、電極パッド113の形成領域の下層におけるクラックの伝播の抑制と、応力による膜剥がれを抑制することができる。特に、電極パッド113の形成領域の下層にダミービアを形成しないことにより、バンプ形成時に生じる応力がダミービアを伝って脆弱な第一の多層配線層に伝搬することを抑制することができるので、配線層間膜の剥がれを抑制することができる。第二の実施形態次に、第二の実施形態に係る半導体集積回路装置の第一の実施形態に係る半導体集積回路装置と異なる構成について、図1,図4,図5を用いて説明する。図4は第二の実施形態に係る半導体集積回路装置の電極パッド下の構成を示す断面図であり、図1のa-b断面図である。図5は第二の実施形態に係る半導体集積回路装置の電極パッド下以外の構成を示す断面図であり、図1のc-d断面図である。図4に示すように、第二の実施形態に係る半導体集積回路装置では、信号配線125、127、129、131及び信号配線間ビア126、128、130からなる信号配線経路を形成する点で第一の実施形態に係る半導体集積回路装置と異なる。なお、その他の構成は図2と同様であり、説明を省略する。また、図5に示すように、第二の実施形態に係る半導体集積回路装置では、信号配線132、134、136、138及び信号配線間ビア133、135、137からなる信号配線経路と、別の信号配線139、141及び信号配線間ビア140からなる信号配線経路を形成する点で第一の実施形態に係る半導体集積回路装置と異なる。なお、その他の構成は図3と同様であり、説明を省略する。第二の実施形態では、図4,図5に示すように、電極パッド113形成領域以外の領域の下層における第一の多層配線層および第二の多層配線層には、それぞれ信号配線132、134、136、138及び信号配線間ビア133、135、137からなる信号配線経路と、別の信号配線139、141及び信号配線間ビア140からなる信号配線経路とが形成され、信号配線経路が形成されない領域には、ダミー配線104、106、108、111、112とダミービア107、109、120、121が形成される。また、電極パッド113形成領域下層における第一の多層配線層には、ダミー配線104、106およびダミービア105ならびに信号配線125、127および信号配線間ビア126からなる信号配線経路が形成される。そして、電極パッド113形成領域下層における第二の多層配線層には、信号配線129、131及び信号配線間ビア128、130からなる信号配線経路とダミー配線110、111、112のみが形成され、ダミービアを形成しない。第一の実施形態と同様に、図4において、電極パッド113上にはんだバンプなどが形成されている。この際、引っ張り応力が第二の多層配線層から第一の多層配線層へ伝播するが、第二の多層配線層間には、ダミービアが存在しないため、引っ張り応力の伝播が緩和される。以上のように、本発明によれば、電極パッド113の形成領域下層において、第二の多層配線層には信号配線および信号配線間を接続するための信号配線間ビアとダミー配線のみを形成し、ダミービアを形成しないことにより、配線層間膜の平坦化を実現すると共に、電極パッド113の形成領域の下層におけるクラックの伝播の抑制と、応力による膜剥がれを抑制することができる。第三の実施形態次に、第三の実施形態に係る半導体集積回路装置の第二の実施形態に係る半導体集積回路装置と異なる構成について、図1,図6,図7を用いて説明する。図6は第三の実施形態に係る半導体集積回路装置の電極パッド下の構成を示す断面図であり、図1のa-b断面図である。図7は第三の実施形態に係る半導体集積回路装置の電極パッド下以外の構成を示す断面図であり、図1のc-d断面図である。図6,図7において、図4,図5と同一の構成要素には同一の符号を付し、説明を省略する。図6,図7に示す第三の実施形態に係る半導体集積回路装置では、図4,図5に示す第二の実施形態に係る半導体集積回路装置と同様に信号配線経路を形成しているが、電極パッド113の形成領域下層に対しては、第二の多層配線における信号配線経路、特に信号配線間ビアを形成していないことが特徴である。このように、電極パッド113の形成領域下層の第二の多層配線にダミービアおよび信号配線間ビアを形成しないことにより、電極パッド113下の誘電率の低い脆弱な配線層間膜に対する応力の伝播を更に緩和することができる。なお、第二の実施形態および第三の実施形態において、電極パッド113が形成されない領域の第二の多層配線にダミービアを形成する場合を例に説明したが、十分に信号配線間ビアが形成される場合には、必ずしもダミービアを形成する必要はない。第四の実施形態次に、第四の実施形態に係る半導体集積回路装置の第一の実施形態に係る半導体集積回路装置と異なる構成について、図1,図8,図9を用いて説明する。図8は第四の実施形態に係る半導体集積回路装置の電極パッド下の構成を示す断面図であり、図1のa-b断面図である。図9は第四の実施形態に係る半導体集積回路装置の電極パッド下以外の構成を示す断面図であり、図1のc-d断面図である。図8,図9において、図2,図3と同一の構成要素には同一の符号を付し、説明を省略する。図8に示すように、電極パッド113形成領域の下層に対しては、第二の多層配線層において、ダミー配線およびダミービアを形成していないことが特徴である。図9に示すように、電極パッド113形成領域以外の領域においては、図3と同様にダミー配線111、112、123もダミービア120、121、122も形成する。このように、電極パッド113形成領域の下層に対しては、第二の多層配線層においてダミー配線およびダミービアを形成していない事で、電極パッド113下層の誘電率の低い脆弱な配線層間膜に対して応力伝播を緩和することができる。以上のように本発明によれば、上層多層配線層に対してもビア形成プロセス安定化のためダミービアを適用するような微細プロセスを適用する半導体集積回路装置において、電極パッド下には上層多層配線層に対してダミービアを形成しないことで、設計的な制約なくフリップ組立工程であるはんだバンプ形成時の引っ張り応力の下層の脆弱な配線層間膜への伝播緩和を実現している。なお、以上の各実施形態において、第1の多層配線層および第2の多層配線層に形成される配線層数は任意であり、配線層間膜と配線層が交互に1または複数層形成することができる。また、信号配線経路は、上記実施形態で例示した位置に限らず、任意の位置に形成可能である。"