"第1のp型半導体層と、前記第1のp型半導体層に接して配置された第1のn型半導体層と、前記第1のn型半導体層に接して配置された第2のp型半導体層と、前記第2のp型半導体層に接して配置された第2のn型半導体層と、前記第1のp型半導体層に接続されたアノード電極と、前記第2のp型半導体層に接続されたゲート電極と、前記第2のn型半導体層に接続されたカソード電極とを備え、第1のエミッタ層としての前記第2のn型半導体層、第1のベース層としての前記第2のp型半導体層及び第1のコレクタ層としての前記第1のn型半導体層からなる第1のトランジスタと、第2のエミッタ層としての前記第1のp型半導体層、第2のベース層としての前記第1のn型半導体層及び第2のコレクタ層としての前記第2のp型半導体層からなる第2のトランジスタとが組み合わされたサイリスタ構造を有する半導体装置であって、前記第1のコレクタ層としての前記第1のn型半導体層に接続され、前記第1のトランジスタのコレクタ電流を外部に取り出すための第4の電極をさらに備えることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記半導体装置は、一の半導体基板に形成され、前記半導体基板の一方の面には、前記カソード電極、前記ゲート電極及び前記第4の電極が形成され、前記半導体基板の他方の面には、前記アノード電極が形成されてなることを特徴とする半導体装置。請求項2に記載の半導体装置において、前記第4の電極の面積をS4とし、前記ゲート電極の面積をSGとしたとき、S4>SGの関係を満たすことを特徴とする半導体装置。請求項2又は3に記載の半導体装置において、チップ表面における前記カソード電極と前記第4の電極とが対向する線の長さをL1とし、チップ表面における対角線の長さをL0としたとき、L1>L0の関係を満たすことを特徴とする半導体装置。請求項1に記載の半導体装置において、前記半導体装置は、一の半導体基板に形成され、前記半導体基板の一方の面には、前記カソード電極、前記ゲート電極及び前記アノード電極が形成され、前記半導体基板の他方の面には、前記第4の電極が形成されてなることを特徴とする半導体装置。請求項5に記載の半導体装置において、前記カソード電極の面積をSKとし、前記アノード電極の面積をSAとしたとき、SK>SAの関係を満たすことを特徴とする半導体装置。ところで、電力用半導体装置の分野においては、様々な用途において、従来よりもオン抵抗の低い半導体装置が求められており、サイリスタ構造を有する半導体装置においても例外ではない。そこで、本発明は、上記した課題に鑑みてなされたもので、サイリスタ構造を有し、従来よりもオン抵抗の低い半導体装置を提供することを目的とする。[1]本発明の半導体装置は、第1のp型半導体層と、前記第1のp型半導体層に接して配置された第1のn型半導体層と、前記第1のn型半導体層に接して配置された第2のp型半導体層と、前記第2のp型半導体層に接して配置された第2のn型半導体層と、前記第1のp型半導体層に接続されたアノード電極と、前記第2のp型半導体層に接続されたゲート電極と、前記第2のn型半導体層に接続されたカソード電極とを備え、第1のエミッタ層としての前記第2のn型半導体層、第1のベース層としての前記第2のp型半導体層及び第1のコレクタ層としての前記第1のn型半導体層からなる第1のトランジスタと、第2のエミッタ層としての前記第1のp型半導体層、第2のベース層としての前記第1のn型半導体層及び第2のコレクタ層としての前記第2のp型半導体層からなる第2のトランジスタとが組み合わされたサイリスタ構造を有する半導体装置であって、前記第1のコレクタ層としての前記第1のn型半導体層に接続され、前記第1のトランジスタのコレクタ電流を外部に取り出すための第4の電極をさらに備えることを特徴とする。本発明の半導体装置によれば、第1のトランジスタTR1のコレクタ電流を外部に取り出すための第4の電極をさらに備えるため、オン電流は、サイリスタのアノード電極Aカソード電極K間の2つの電流経路A→E2→B2→C2→B1→E1→K、A→E2→B2→C1→B1→E1→Kを流れるのに加えて、サイリスタよりもオン抵抗の低いトランジスタ第1のトランジスタTR1のコレクタ電流が直接外部に流れる際の別の電流経路S→C1→B1→E1→Kをも流れるようになる後述する図2参照。。その結果、本発明の半導体装置は、サイリスタ構造を有し、従来よりもオン抵抗の低い半導体装置となる。本発明の半導体装置を使用する際には、外部抵抗をアノード電極に接続することが好ましい。このような構成とすることにより、サイリスタのアノード電極カソード電極間には保持電流程度の小さな電流を流しながら、第1トランジスタTR1には大きなコレクタ電流を流すことが可能となる。[2]本発明の半導体装置においては、前記半導体装置は、一の半導体基板に形成され、前記半導体基板の一方の面には、前記カソード電極、前記ゲート電極及び前記第4の電極が形成され、前記半導体基板の他方の面には、前記アノード電極が形成されてなることが好ましい。このような構成とすることにより、従来の半導体装置900を製造する工程とほぼ同様の工程で本発明の半導体装置を製造することが可能となる。[3]本発明の半導体装置上記[2]に記載の半導体装置においては、前記第4の電極の面積をS4とし、前記ゲート電極の面積をSGとしたとき、S4>SGの関係を満たすことが好ましい。このような構成とすることにより、トリガー電流を流すためのゲート電極の面積SGよりも第1トランジスタTR1のコレクタ電流を外部に流すための第4の電極の面積S4を大きくすることで、第1トランジスタTR1のコレクタ電流が外部に流れ易くなるため、より一層オン抵抗の低い半導体装置となる。[4]本発明の半導体装置上記[2]又は[3]に記載の半導体装置においては、チップ表面における前記カソード電極と前記第4の電極とが対向する線の長さをL1とし、チップ表面における対角線の長さをL0としたとき、L1>L0の関係を満たすことが好ましい。このような構成とすることにより、カソード電極から第4の電極に至る電流経路K→E1→B1→C1→Sの断面積が広くなって内部抵抗が低くなるため、より一層オン抵抗の低い半導体装置となる。[5]本発明の半導体装置においては、前記半導体装置は、一の半導体基板に形成され、前記半導体基板の一方の面には、前記カソード電極、前記ゲート電極及び前記アノード電極が形成され、前記半導体基板の他方の面には、前記第4の電極が形成されてなることが好ましい。このような構成とすることにより、第4の電極すなわち、第1のトランジスタTR1のコレクタ第1のコレクタ層C1の面積を大きくすることが可能となり、より一層オン抵抗の低い半導体装置となる。[6]本発明の半導体装置上記[5]に記載の半導体装置においては、前記カソード電極の面積をSKとし、前記アノード電極の面積をSAとしたとき、SK>SAの関係を満たすことが好ましい。このような構成とすることにより、サイリスタのアノード電極カソード電極間の電流が流れるアノード電極の面積SAよりも、サイリスタのアノード電極カソード電極間の電流に加えて第1のトランジスタTR1のコレクタ電流が流れるカソード電極の面積SKを大きくすることで、第1トランジスタTR1のコレクタ電流が外部に流れ易くなるため、より一層オン抵抗の低い半導体装置となる。以下、本発明の半導体装置について、図に示す実施の形態に基づいて説明する。[実施形態1]1.半導体装置100の構成図1及び図2は、実施形態1に係る半導体装置100を説明するために示す図である。図1aは半導体装置100の断面図であり、図1bは半導体装置100の平面図である。図2aは半導体装置100の構造を模式的に示す図であり、図2bは図2aを第1のトランジスタTR1npnバイポーラトランジスタ及び第2のトランジスタTR2pnpバイポーラトランジスタに分解して示す図であり、図2cは半導体装置100の動作を説明するために示す半導体装置100の等価回路図である。なお、図1bは半導体装置100を一方の面側から見た平面図である。実施形態1に係る半導体装置100は、図1及び図2に示すように、第1のp型半導体層120、122と、第1のp型半導体層120,122に接して配置された第1のn型半導体層110と、第1のn型半導体層110に接して配置された第2のp型半導体層130,132と、第2のp型半導体層130,132に接して配置された第2のn型半導体層140と、第1のp型半導体層120,122に接続されたアノード電極Aと、第2のp型半導体層130,132に接続されたゲート電極Gと、第2のn型半導体層140に接続されたカソード電極Kとを備え、第1のエミッタ層E1としての第2のn型半導体層140、第1のベース層B1としての第2のp型半導体層130及び第1のコレクタ層C1としての第1のn型半導体層110,150からなる第1のトランジスタTR1と、第2のエミッタ層E2としての第1のp型半導体層120,122、第2のベース層B2としての第1のn型半導体層110及び第2のコレクタ層C2としての第2のp型半導体層130,132からなる第2のトランジスタTR2とが組み合わされたサイリスタ構造を有する半導体装置である。そして、実施形態1に係る半導体装置100においては、第1のコレクタ層C1としての第1のn型半導体層110,150に接続され、第1のトランジスタTR1のコレクタ電流を外部に取り出すための第4の電極Sをさらに備えることを特徴としている。実施形態1に係る半導体装置100においては、半導体装置100は、一の半導体基板に形成され、半導体基板の一方の面図1aの紙面上側には、カソード電極K、ゲート電極G及び第4の電極Sが形成され、半導体基板の他方の面図1aの紙面下側には、アノード電極Aが形成されてなる。2.半導体装置100の効果実施形態1に係る半導体装置100によれば、第1のトランジスタTR1のコレクタ電流を外部に取り出すための第4の電極をさらに備えるため、オン電流は、サイリスタのアノード電極Aカソード電極K間の2つの電流経路A→E2→B2→C2→B1→E1→K、A→E2→B2→C1→B1→E1→Kを流れるのに加えて、サイリスタよりもオン抵抗の低いトランジスタ第1のトランジスタTR1のコレクタ電流が直接外部に流れる際の別の電流経路S→C1→B1→E1→Kをも流れるようになる図2c参照。。その結果、実施形態1に係る半導体装置100は、サイリスタ構造を有し、従来よりもオン抵抗の低い半導体装置となる。実施形態1に係る半導体装置100によれば、半導体基板の一方の面には、カソード電極K、ゲート電極G及び第4の電極Sが形成され、半導体基板の他方の面には、アノード電極Aが形成されてなるため、従来の半導体装置900を製造する工程とほぼ同様の工程で、実施形態1に係る半導体装置100を製造することが可能となる後述する図3~図5参照。。3.半導体装置100を製造する方法実施形態1に係る半導体装置100は、以下のようにして製造することができる。図3~図5は、実施形態1に係る半導体装置100を製造する方法を説明するために示す図である。図3a~図3c、図4a~図4c及び図5a~図5cは各工程図である。以下、工程順に説明する。1.半導体基板の準備まず、図3aに示すように、最終的には第1のn型半導体層110となるn-型の半導体基板を準備する。n-型の半導体基板の厚さは例えば200μm~300μmであり、n-型の半導体基板におけるn型不純物濃度は例えば5.0×1013cm-3~1.0×1017cm-3である。2.p型拡散層の作製次に、図3bに示すように、半導体基板の一方の面に所定のマスクM1を形成した後、気相法により例えばボロンをデポジションしてp型不純物堆積層を形成し、その後、所定の温度条件で熱拡散することにより、半導体基板の一方の面に選択的に第2のp型半導体層p型拡散層130を作製し、半導体基板の他方の面に第1のp型半導体層p型拡散層120を作製する。第2のp型半導体層p型拡散層130及び第1のp型半導体層p型拡散層120の深さは例えば30μm~50μmであり、第2のp型半導体層p型拡散層130及び第1のp型半導体層p型拡散層120の不純物濃度は例えば1.0×1016cm-3~1.0×1019cm-3である。3.p型拡散層及びn型拡散層の作製1p型不純物のデポジション次に、図3cに示すように、半導体基板の一方の面に所定のマスクM2を形成した後、半導体基板の一方の面及び他方の面に気相法により例えばボロンをデポジションしてp型不純物堆積層121,131を形成する。2n型不純物のデポジション次に、図4aに示すように、マスクM2を除去し、半導体基板の一方の面に所定のマスクM3を形成するとともに、半導体基板の他方の面全面にマスクM4を形成した後、半導体基板の一方の面にリンをデポジションしてn型不純物堆積層141,151を形成する。3p型不純物及びn型不純物の拡散次に、所定の温度条件で熱拡散することにより、図4bに示すように、半導体基板の一方の面に第2のp型半導体層p型拡散層、ゲート電極Gとのオーミック層132、第2のn型半導体層n型拡散層、カソード電極Kとのオーミック層140及び第1のn型半導体層n型拡散層、第4の電極Sとのオーミック層150を作製し、半導体基板の他方の面に第1のp型半導体層p型拡散層、アノード電極Aとのオーミック層122を作製する。第2のp型半導体層132及び第1のp型半導体層122の深さは例えば10μm~30μmであり、第2のp型半導体層132及び第1のp型半導体層122の不純物濃度は例えば1.0×1018cm-3~1.0×1020cm-3である。また、第2のn型半導体層140及び第1のn型半導体層150の深さは例えば10μm~30μmであり、第2のn型半導体層140及び第1のn型半導体層150の不純物濃度は例えば1.0×1018cm-3~1.0×1020cm-3である。4.溝の形成次に、図4cに示すように、半導体基板の一方の面に所定のマスクM5を形成するとともに、半導体基板の他方の面に所定のマスクM6を形成した後、半導体基板の一方の面側からエッチングにより溝160を形成し、半導体基板の他方の面側からエッチングにより溝170を形成する。溝の深さは例えば50μm~80μmであり、溝の幅は例えば200μm~400μmである。5.絶縁層の形成次に、図5aに示すように、半導体基板の一方の面における所定の領域に、例えば二酸化珪素からなる絶縁層162を形成する。6.ガラス層の形成次に、図5bに示すように、半導体基板の一方の面に形成された溝160及び半導体基板の他方の面に形成された溝170の内部に順次、ガラスを埋め込み、ガラス層164,172を形成する。7.電極の形成次に、図5cに示すように、半導体基板の一方の面に形成された第2のn型半導体層140、第2のp型半導体層132及び第1のn型半導体層150の表面に、電極層及び必要な場合は半田層を形成することにより、カソード電極K、ゲート電極G及び第4の電極Sを形成する。また、半導体基板の他方の面に形成された第1のp型半導体層122の表面に、電極層及び必要な場合は半田層を形成することにより、アノード電極Aを形成する。これにより、実施形態1に係る半導体装置100を製造することができる。[実施形態2]図6は、実施形態2に係る半導体装置200を説明するために示す図である。図6aは半導体装置200の断面図であり、図6bは半導体装置200の平面図である。なお、図6bは半導体装置200を一方の面側から見た平面図である。実施形態2に係る半導体装置200は、基本的には実施形態1に係る半導体装置100と同様の構成を有するが、アノード電極A及び第4の電極Sを形成する面が実施形態1に係る半導体装置100の場合とは逆の関係にある。すなわち、実施形態2に係る半導体装置200においては、図6に示すように、半導体基板の一方の面には、カソード電極K、ゲート電極G及びアノード電極Aが形成され、半導体基板の他方の面には、第4の電極Sが形成されてなる。このように、実施形態2に係る半導体装置200は、アノード電極A及び第4の電極Sを形成する面が実施形態1に係る半導体装置100の場合とは逆の関係にあるが、実施形態1に係る半導体装置100の場合と同様に、第1のトランジスタTR1のコレクタ電流を外部に取り出すための第4の電極Sをさらに備えるため、オン電流は、サイリスタのアノード電極Aカソード電極K間の2つの電流経路A→E2→B2→C2→B1→E1→K、A→E2→B2→C1→B1→E1→Kを流れるのに加えて、サイリスタよりもオン抵抗の低いトランジスタ第1のトランジスタTR1のコレクタ電流が直接外部に流れる際の別の電流経路S→C1→B1→E1→Kをも流れるようになる図2c参照。。その結果、実施形態2に係る半導体装置200は、サイリスタ構造を有し、従来よりもオン抵抗の低い半導体装置となる。また、実施形態2に係る半導体装置200によれば、半導体基板の一方の面には、カソード電極K、ゲート電極G及びアノード電極Aが形成され、半導体基板の他方の面には、第4の電極Sが形成されてなるため、第4の電極すなわち、第1のトランジスタTR1のコレクタ第1のコレクタ層C1の面積を大きくすることが可能となり、より一層オン抵抗の低い半導体装置となる。また、実施形態2に係る半導体装置200によれば、カソード電極Kの面積をSKとし、アノード電極Aの面積をSAとしたとき、SK>SAの関係を満たすため、サイリスタのアノード電極Aカソード電極K間の電流が流れるアノード電極Aの面積よりも、サイリスタのアノード電極Aカソード電極K間の電流に加えて第1のトランジスタTR1のコレクタ電流が流れるカソード電極Kの面積を大きくすることで、第1トランジスタTR1のコレクタ電流が外部に流れ易くなるため、より一層オン抵抗の低い半導体装置となる。なお、実施形態2に係る半導体装置200は、アノード電極A及び第4の電極Sを形成する面が逆の関係にある点以外の点は実施形態1に係る半導体装置100の場合と同様の構成を有するため、実施形態1に係る半導体装置100が有する効果のうち該当する効果を有する。実施形態2に係る半導体装置200は、以下のようにして製造することができる。図7~図9は、実施形態2に係る半導体装置200を製造する方法を説明するために示す図である。図7a~図7c、図8a~図8c及び図9a~図9cは各工程図である。以下、工程順に説明する。1.半導体基板の準備まず、図7aに示すように、第1のn型半導体層n型半導体層250及び第1のn型半導体層n-型半導体層210を有する半導体基板を準備する。半導体基板の厚さは例えば200μmであり、第1のn型半導体層250の厚さは例えば50μmであり、第1のn型半導体層210の厚さは例えば150μmである。第1のn型半導体層250におけるn型不純物濃度は例えば1.0×1016cm-3~1.0×1019cm-3であり、第1のn型半導体層210におけるn型不純物濃度は例えば5.0×1013cm-3~1.0×1017cm-3である。2.p型拡散層の作製次に、図7bに示すように、半導体基板の他方の面全面にマスクM11を形成した後、半導体基板の一方の面に気相法により例えばボロンをデポジションしてp型不純物堆積層を形成し、その後、所定の温度条件で熱拡散することにより、半導体基板の一方の面全面に第2のp型半導体層p型拡散層230を作製する。第2のp型半導体層p型拡散層230の深さは例えば30μm~50μmであり、第2のp型半導体層p型拡散層230の不純物濃度は例えば1.0×1016cm-3~1.0×1019cm-3である。3.n型拡散層及びp型拡散層の作製1n型不純物のデポジション次に、図7cに示すように、マスクM11を除去した後、半導体基板の一方の面に所定のマスクM12を形成するとともに、半導体基板の一方の面及び他方の面に例えばリンをデポジションしてn型不純物堆積層241,251を形成する。2p型不純物のデポジション次に、図8aに示すように、マスクM12を除去した後、半導体基板の一方の面に所定のマスクM13を形成し、半導体基板の他方の面全面にマスクM14を形成した後、半導体基板の一方の面に気相法により例えばボロンをデポジションしてp型不純物堆積層221,231を形成する。3n型不純物及びp型不純物の拡散次に、図8bに示すように、所定の温度条件で熱拡散することにより、半導体基板の一方の面に、第2のn型半導体層240n型拡散層、カソード電極Kとのオーミック層、第2のp型半導体層232p型拡散層、ゲート電極Gとのオーミック層及び第1のp型半導体層222p型拡散層、アノード電極Aとのオーミック層を作製し、半導体基板の他方の面にオーミック層252n型拡散層、第4の電極Sとのオーミック層を作製する。第2のp型半導体層232及び第1のp型半導体層222の深さは例えば10μm~30μmであり、第2のp型半導体層232及び第1のp型半導体層222の不純物濃度は例えば1.0×1018cm-3~1.0×1020cm-3である。また、第2のn型半導体層240及び第1のn型半導体層252の深さは例えば10μm~30μmであり、第2のn型半導体層240及び第1のn型半導体層252の不純物濃度は例えば1.0×1018cm-3~1.0×1020cm-3である。4.溝の形成次に、図8cに示すように、半導体基板の一方の面に所定のマスクM15を形成した後、半導体基板の一方の面側からエッチングにより溝260を形成する。溝260の深さは例えば50μm~80μmであり、溝260の幅は200μm~400μmである。5.絶縁層の形成次に、図9aに示すように、半導体基板の一方の面における所定の領域に、例えば二酸化珪素からなる絶縁層262を形成する。6.ガラス層の形成次に、図9bに示すように、半導体基板の一方の面に形成された溝160の内部にガラスを埋め込みガラス層264を形成する。7.電極の形成次に、図9cに示すように、半導体基板の一方の面に形成された第2のn型半導体層240、第2のp型半導体層232及び第1のp型半導体層222の表面に、電極層及び必要な場合は半田層を形成することにより、カソード電極K、ゲート電極G及びアノード電極Aを形成する。また、半導体基板の他方の面に形成されたオーミック層252の表面に、電極層及び必要な場合は半田層を形成することにより、第4の電極Sを形成する。これにより、実施形態2に係る半導体装置200を製造することができる。[実施形態3]図10は、実施形態3に係る半導体装置102を説明するために示す図である。図10aは半導体装置102の断面図であり、図10bは半導体装置102の平面図である。なお、図10bは半導体装置102を一方の面側から見た平面図である。実施形態3に係る半導体装置102は、基本的には実施形態1に係る半導体装置100と同様の構成を有するが、絶縁分離構造の構成が実施形態1に係る半導体装置100の場合とは異なる。すなわち、実施形態3に係る半導体装置102においては、図10に示すように、溝にガラス層を埋め込むことによる絶縁分離構造ではなく、半導体基板の表面に絶縁層を形成することによる絶縁分離構造を備える。このように、実施形態3に係る半導体装置102は、絶縁分離構造の構成が実施形態1に係る半導体装置100の場合とは異なるが、実施形態1に係る半導体装置100の場合と同様に、第1のトランジスタTR1のコレクタ電流を外部に取り出すための第4の電極Sをさらに備えるため、オン電流は、サイリスタのアノード電極Aカソード電極K間の2つの電流経路A→E2→B2→C2→B1→E1→K、A→E2→B2→C1→B1→E1→Kを流れるのに加えて、サイリスタよりもオン抵抗の低いトランジスタ第1のトランジスタTR1のコレクタ電流が直接外部に流れる際の別の電流経路S→C1→B1→E1→Kをも流れるようになる図2c参照。。その結果、実施形態3に係る半導体装置102は、サイリスタ構造を有し、従来よりもオン抵抗の低い半導体装置となる。なお、実施形態3に係る半導体装置102は、絶縁分離構造の構成以外の点は実施形態1に係る半導体装置100の場合と同様の構成を有するため、実施形態1に係る半導体装置100が有する効果のうち該当する効果を有する。実施形態3に係る半導体装置102は、以下のようにして製造することができる。図11~図13は、実施形態3に係る半導体装置102を製造する方法を説明するために示す図である。図11a~図11c、図12a~図12c並びに図13a及び図13bは各工程図である。以下、工程順に説明する。1.半導体基板の準備まず、図11aに示すように、最終的には第1のn型半導体層110となるn-型の半導体基板を準備する。n-型の半導体基板の厚さは例えば200μm~300μmであり、n-型の半導体基板におけるn型不純物濃度は例えば5.0×1013cm-3~1.0×1017cm-3である。2.p型拡散層の作製次に、図11bに示すように、半導体基板の一方の面に所定のマスクM21を形成した後、気相法により例えばボロンをデポジションしてp型不純物堆積層を形成し、その後、所定の温度条件で熱拡散することにより、半導体基板の一方の面に選択的に第2のp型半導体層p型拡散層130を作製し、半導体基板の他方の面に第1のp型半導体層p型拡散層120を作製する。第2のp型半導体層p型拡散層130及び第1のp型半導体層p型拡散層120の深さは例えば30μm~50μmであり、第2のp型半導体層p型拡散層130及び第1のp型半導体層p型拡散層120の不純物濃度は例えば1.0×1016cm-3~1.0×1019cm-3である。3.p型拡散層及びn型拡散層の作製1p型不純物のデポジション次に、図11cに示すように、半導体基板の一方の面に所定のマスクM22を形成した後、半導体基板の一方の面及び他方の面に気相法により例えばボロンをデポジションしてp型不純物堆積層121,131を形成する。2n型不純物のデポジション次に、図12aに示すように、マスクM22を除去し、半導体基板の一方の面に所定のマスクM23を形成するとともに、半導体基板の他方の面全面にマスクM24を形成した後、半導体基板の一方の面にリンをデポジションしてn型不純物堆積層141,151を形成する。3p型不純物及びn型不純物の拡散次に、所定の温度条件で熱拡散することにより、図12bに示すように、半導体基板の一方の面に第2のp型半導体層p型拡散層、ゲート電極Gとのオーミック層132、第2のn型半導体層n型拡散層、カソード電極Kとのオーミック層140及び第1のn型半導体層n型拡散層、第4の電極Sとのオーミック層150を作製し、半導体基板の他方の面に第1のp型半導体層p型拡散層、アノード電極とのオーミック層122を作製する。第2のp型半導体層132及び第1のp型半導体層122の深さは例えば10μm~30μmであり、第2のp型半導体層132及び第1のp型半導体層122の不純物濃度は例えば1.0×1018cm-3~1.0×1020cm-3である。また、第2のn型半導体層140及び第1のn型半導体層150の深さは例えば10μm~30μmであり、第2のn型半導体層140及び第1のn型半導体層150の不純物濃度は例えば1.0×1018cm-3~1.0×1020cm-3である。4.絶縁層の形成次に、図12cに示すように、半導体基板の一方の面における所定の領域に、例えば二酸化珪素からなる絶縁層162を形成する。5.電極の形成次に、図13aに示すように、半導体基板の一方の面に形成された第2のn型半導体層140、第2のp型半導体層132及び第1のn型半導体層150の表面に、電極層及び必要な場合は半田層を形成することにより、カソード電極K、ゲート電極G及び第4の電極Sを形成する。また、図13bに示すように、半導体基板の他方の面に形成された第1のp型半導体層122の表面に、電極層及び必要な場合は半田層を形成することにより、アノード電極Aを形成する。これにより、実施形態3に係る半導体装置102を製造することができる。[実施形態4]図14は、実施形態4に係る半導体装置202を説明するために示す図である。図14aは半導体装置202の断面図であり、図14bは半導体装置202の平面図である。なお、図14bは半導体装置202を一方の面側から見た平面図である。実施形態4に係る半導体装置202は、基本的には実施形態2に係る半導体装置200と同様の構成を有するが、絶縁分離構造の構成が実施形態2に係る半導体装置200の場合とは異なる。すなわち、実施形態4に係る半導体装置202においては、図14に示すように、溝にガラス層を埋め込むことによる絶縁分離構造ではなく、半導体基板の表面に絶縁層を形成することによる絶縁分離構造を備える。このように、実施形態4に係る半導体装置202は、絶縁分離構造の構成が実施形態2に係る半導体装置200の場合とは異なるが、実施形態2に係る半導体装置200の場合と同様に、第1のトランジスタTR1のコレクタ電流を外部に取り出すための第4の電極Sをさらに備えるため、オン電流は、サイリスタのアノード電極Aカソード電極K間の2つの電流経路A→E2→B2→C2→B1→E1→K、A→E2→B2→C1→B1→E1→Kを流れるのに加えて、サイリスタよりもオン抵抗の低いトランジスタ第1のトランジスタTR1のコレクタ電流が直接外部に流れる際の別の電流経路S→C1→B1→E1→Kをも流れるようになる図2c参照。。その結果、実施形態4に係る半導体装置202は、サイリスタ構造を有し、従来よりもオン抵抗の低い半導体装置となる。また、実施形態4に係る半導体装置202によれば、カソード電極Kの面積をSKとし、アノード電極Aの面積をSAとしたとき、SK>SAの関係を満たすため、サイリスタのアノード電極Aカソード電極K間の電流が流れるアノード電極Aの面積SAよりも、サイリスタのアノード電極Aカソード電極K間の電流に加えて第1のトランジスタTR1のコレクタ電流が流れるカソード電極Kの面積SKを大きくすることで、第1トランジスタTR1のコレクタ電流が外部に流れ易くなるため、より一層オン抵抗の低い半導体装置となる。なお、実施形態4に係る半導体装置202は、絶縁分離構造の構成以外の点は実施形態2に係る半導体装置200の場合と同様の構成を有するため、実施形態2に係る半導体装置200が有する効果のうち該当する効果を有する。実施形態4に係る半導体装置202は、以下のようにして製造することができる。図15~図17は、実施形態4に係る半導体装置202を製造する方法を説明するために示す図である。図15a~図15c、図16a~図16c並びに図17a及び図17bは各工程図である。以下、工程順に説明する。1.半導体基板の準備まず、図15aに示すように、第1のn型半導体層n型半導体層250及び第1のn型半導体層n-型半導体層210を有する半導体基板を準備する。半導体基板の厚さは例えば200μmであり、第1のn型半導体層250の厚さは例えば50μmであり、第1のn型半導体層210の厚さは例えば150μmである。第1のn型半導体層250におけるn型不純物濃度は例えば1.0×1016cm-3~1.0×1019cm-3であり、第1のn型半導体層210におけるn型不純物濃度は例えば5.0×1013cm-3~1.0×1017cm-3である。2.p型拡散層の作製次に、図15bに示すように、半導体基板の一方の面に所定のマスクM31を形成するとともに半導体基板の他方の面の全面にマスクM32を形成した後、半導体基板の一方の面に気相法により例えばボロンをデポジションしてp型不純物堆積層219,229を形成する。次に、図15cに示すように、マスクM31及びマスク32を除去した後、半導体基板を所定の温度条件で熱拡散することにより、半導体基板の一方の面の所定領域にp型拡散層最終的には第2のp型半導体層230及び第1のp型半導体層220となる。を作製する。p型拡散層最終的には第2のp型半導体層230及び第1のp型半導体層220となる。の深さは例えば30μm~50μmであり、p型拡散層最終的には第2のp型半導体層230及び第1のp型半導体層220となる。の不純物濃度は例えば1.0×1016cm-3~1.0×1019cm-3である。3.n型拡散層及びp型拡散層の作製1n型不純物のデポジション次に、図16aに示すように、半導体基板の一方の面に所定のマスクM33を形成するとともに、半導体基板の一方の面及び他方の面に例えばリンをデポジションしてn型不純物堆積層241,251を形成する。2p型不純物のデポジション次に、図16bに示すように、マスクM33を除去した後、半導体基板の一方の面に所定のマスクM34を形成するとともに、半導体基板の他方の面の全面にマスクM35を形成した後、半導体基板の一方の面に気相法により例えばボロンをデポジションしてp型不純物堆積層231,221を形成する。3n型不純物及びp型不純物の拡散次に、図16cに示すように、マスクM34及びマスクM35を除去した後、所定の温度条件で熱拡散することにより、半導体基板の一方の面に、第2のn型半導体層240n型拡散層、カソード電極Kとのオーミック層、第2のp型半導体層232p型拡散層、ゲート電極Gとのオーミック層及び第1のp型半導体層222p型拡散層、アノード電極Aとのオーミック層を作製し、半導体基板の他方の面にオーミック層252n型拡散層、第4の電極Sとのオーミック層を作製する。第2のp型半導体層232及び第1のp型半導体層222の深さは例えば10μm~30μmであり、第2のp型半導体層232及び第1のp型半導体層222の不純物濃度は例えば1.0×1018cm-3~1.0×1020cm-3である。また、第2のn型半導体層240及び第1のn型半導体層252の深さは例えば10μm~30μmであり、第2のn型半導体層240及び第1のn型半導体層252の不純物濃度は例えば1.0×1018cm-3~1.0×1020cm-3である。4.絶縁層の形成次に、図17aに示すように、半導体基板の一方の面における所定の領域に、例えば二酸化珪素からなる絶縁層262を形成する。5.電極の形成次に、図17bに示すように、半導体基板の一方の面に形成された第2のn型半導体層240、第2のp型半導体層232及び第1のp型半導体層222の表面に、電極層及び必要な場合は半田層を形成することにより、カソード電極K、ゲート電極G及びアノード電極Aを形成する。また、半導体基板の他方の面に形成されたオーミック層252の表面に、電極層及び必要な場合は半田層を形成することにより、第4の電極Sを形成する。これにより、実施形態4に係る半導体装置202を製造することができる。[実施形態5及び6]図18は、実施形態5に係る半導体装置104の平面図である。図19は、実施形態6に係る半導体装置106の平面図である。なお、図18は半導体装置104を一方の面側から見た平面図であり、図19は半導体装置106を一方の面側から見た平面図である。実施形態5に係る半導体装置104及び実施形態6に係る半導体装置106は、基本的には実施形態3に係る半導体装置102と同様の構成を有するが、第4の電極Sの平面形状及び配置位置が実施形態3に係る半導体装置102の場合とは異なる。すなわち、実施形態5に係る半導体装置104においては、図18に示すように、第4の電極Sがカソード電極Kを囲むような平面形状及び配置位置を有する。また、実施形態6に係る半導体装置106においては、図19に示すように、第4の電極Sがカソード電極Kと曲折した対向面にて対向するような平面形状及び配置位置を有する。また、実施形態5に係る半導体装置104及び実施形態6に係る半導体装置106においては、図18及び図19からも明らかなように、第4の電極Sの面積をS4とし、ゲート電極Gの面積をSGとしたとき、S4>SGの関係を満たすとともに、チップ表面におけるカソード電極Kと第4の電極Sとが対向する線の長さをL1とし、チップ表面における対角線の長さをL0としたとき、L1>L0の関係を満たす。このように実施形態5に係る半導体装置104及び実施形態6に係る半導体装置106は、第4の電極Sの平面形状及び配置位置が実施形態3に係る半導体装置102の場合とは異なるが、実施形態3に係る半導体装置102の場合と同様に、第1のトランジスタTR1のコレクタ電流を外部に取り出すための第4の電極Sをさらに備えるため、オン電流は、サイリスタのアノード電極Aカソード電極K間の2つの電流経路A→E2→B2→C2→B1→E1→K、A→E2→B2→C1→B1→E1→Kを流れるのに加えて、サイリスタよりもオン抵抗の低いトランジスタ第1のトランジスタTR1のコレクタ電流が直接外部に流れる際の別の電流経路S→C1→B1→E1→Kをも流れるようになる図2c参照。。その結果、実施形態5に係る半導体装置104及び実施形態6に係る半導体装置106はともに、サイリスタ構造を有し、従来よりもオン抵抗の低い半導体装置となる。また、実施形態5に係る半導体装置104及び実施形態6に係る半導体装置106によれば、上記したように、S4>SGの関係を満たすことから、トリガー電流を流すためのゲート電極Gの面積SGよりも第1トランジスタTR1のコレクタ電流を外部に流すための第4の電極Sの面積S4を大きくすることで、第1トランジスタTR1のコレクタ電流が外部に流れ易くなるため、より一層オン抵抗の低い半導体装置となる。また、実施形態5に係る半導体装置104及び実施形態6に係る半導体装置106によれば、上記したように、L1>L0の関係を満たすため、カソード電極Kから第4の電極Sに至る電流経路K→E1→B1→C1→Sの断面積が広くなって内部抵抗が低くなるため、より一層オン抵抗の低い半導体装置となる。なお、実施形態5に係る半導体装置104及び実施形態6に係る106は、第4の電極Sの平面形状及び配置位置以外の点は実施形態3に係る半導体装置102の場合と同様の構成を有するため、実施形態3に係る半導体装置102が有する効果のうち該当する効果を有する。[実施形態7]本発明の半導体装置は、例えばバッテリー充電装置に用いることができる。図20は、実施形態2に係る半導体装置200を用いたバッテリー充電装置1000実施形態7に係るバッテリー充電装置1000の回路図である。図21は、バッテリー充電装置1000の動作を説明するために示す図である。実施形態7に係るバッテリー充電装置1000は、図20に示すように、バッテリーBと、三相交流発電機1010と、レギュレータ1020とを備える。バッテリーBは、端子正側と-端子負側を有し、これらの端子を介して充放電可能になっている。なお、このバッテリーBの負側は、接地に接続されている。三相交流発電機1010は、バッテリーBを充電するための交流電圧を発生し、各相U相、V相、W相の出力端子から該交流電圧を供給するようになっている。レギュレータ1020は、三相交流発電機1010によるバッテリーBの充電を制御するようになっている。レギュレータ1020は、整流回路1と、第1の半導体装置T1と、第2の半導体装置T2と、第3の半導体装置T3と、第1の抵抗素子R1と、第2の抵抗素子R2、第3の抵抗素子R3と、第1のスイッチ回路SW1と、第2のスイッチ回路SW2と、第3のスイッチ回路SW3と、コントローラCONとを有する。そして、第1の半導体装置T1、第2の半導体装置T2及び第3の半導体装置T3として、上述した実施形態2に係る半導体装置200を用いる。整流回路1は、三相交流発電機1010の各相U相、V相、W相の出力端子から出力される交流電流を整流し、バッテリーBに充電電流を流すようになっている。整流回路1は、例えば、図20に示すように、第1のダイオードD1と、第2のダイオードD2と、第3のダイオードD3と、第4のダイオードD4と、第5のダイオードD5と、第6のダイオードD6と、を有する。第1のダイオードD1は、三相交流発電機1010のU相の出力端子にアノードが接続され、バッテリーBの正側にカソードが接続されている。第2のダイオードD2は、三相交流発電機1010のV相の出力端子にアノードが接続され、バッテリーBの正側にカソードが接続されている。第3のダイオードD3は、三相交流発電機1010のW相の出力端子にアノードが接続され、バッテリーBの正側にカソードが接続されている。第4のダイオードD4は、三相交流発電機1010のU相の出力端子にカソードが接続され、バッテリーBの負側にアノードが接続されている。第5のダイオードD5は、三相交流発電機1010のV相の出力端子にカソードが接続され、バッテリーBの負側にアノードが接続されている。第6のダイオードD6は、三相交流発電機1010のW相の出力端子にカソードが接続され、バッテリーBの負側にアノードが接続されている。第1の半導体装置T1は、制御信号SCON1が入力される第1の端子x1、バッテリーBの負側に接続された第2の端子x2、バッテリーBの正側に接続された第3の端子x3、および、三相交流発電機1010のU相の出力端子に接続された第4の端子x4を有する。第2の半導体装置T2は、制御信号SCON2が入力される第1の端子x1、バッテリーBの負側に接続された第2の端子x2、バッテリーBの正側に接続された第3の端子x3、および、三相交流発電機1010のV相の出力端子に接続された第4の端子x4を有する。第3の半導体装置T3は、制御信号SCON3が入力される第1の端子x1、バッテリーBの負側に接続された第2の端子x2、バッテリーBの正側に接続された第3の端子x3、および、三相交流発電機1010のW相の出力端子に接続された第4の端子x4を有する。ここで、図21に示すように、第1ないし第3の半導体装置T1~T3は、例えば、それぞれ、第1導電型の第1のトランジスタnpnバイポーラトランジスタTR1と、第2導電型の第2のトランジスタpnpバイポーラトランジスタとを有する。第1のトランジスタTR1は、第1の端子x1にベースが接続され、第2の端子x2にエミッタが接続され、第4の端子x4にコレクタが接続されている。また、第2のトランジスタは、第4の端子x4にベースが接続され、第1の端子x1にコレクタが接続され、第3の端子x3にエミッタが接続されている。従って、第1の半導体装置T1、第2の半導体装置T2及び第3の半導体装置T3のそれぞれにおいては、第1の端子x1が実施形態2に係る半導体装置200のゲート電極Gに対応し、第2の端子x2が実施形態2に係る半導体装置200のカソード電極Kに対応し、第3の端子x3が実施形態2に係る半導体装置200のアノード電極Aに対応し、第4の端子x4が実施形態2に係る半導体装置200の第4の電極Sに対応する。例えば、第1の端子x1に制御信号が入力され、第1のトランジスタTR1に所定値以上のベース電流が流れると、第1のトランジスタTR1がオンする。これにより、発電機短絡電流が、第1のトランジスタTR1のコレクタ-エミッタ間を介して、第4の端子x4から第2の端子x2に流れる。これにより、第2のトランジスタTR2に所定値以上のベース電流が流れて、第2のトランジスタTR2がオンする。これにより、第2のトランジスタTR2のエミッタ-コレクタ電流が、第1のトランジスタTR1のベース電流として流れる。すなわち、第2のトランジスタTR2のエミッタ-コレクタ電流が継続して流れる間は、第1のトランジスタTR1がオンし続ける。そして、制御信号SCON1~SCON3の入力が停止し且つ第2のトランジスタTR2のエミッタ-コレクタ電流が流れなければ、第1、第2のトランジスタT1、TR2は、オフする。このように、第1ないし第3の半導体装置T1~T3は、制御信号SCON1~SCON3の入力で、第3の端子x3と第2の端子x2との間に規定値以上の電流が流れることにより、第4の端子x4と第2の端子x2との間に電流が流れるようになっている。さらに、第1ないし第3の半導体装置T1~T3は、第3の端子x3と第2の端子x2との間に継続して電流が流れている間は、第4の端子x4と第2の端子x2との間に電流が継続して流れるようになっている。そして、第1ないし第3の半導体装置T1~T3は、制御信号SCON1~SCON3の入力が停止し且つ第3の端子x3からの電流が遮断されれば、第4の端子x4と第2の端子x2との間に電流が遮断される。また、第1の抵抗素子R1は、バッテリーBの正側と第1の半導体装置T1の第3の端子x3との間に接続されている。第2の抵抗素子R2は、バッテリーBの正側と第2の半導体装置T2の第3の端子x3との間に接続されている。第3の抵抗素子R3は、バッテリーBの正側と第3の半導体装置T3の第3の端子x3との間に接続されている。また、第1のスイッチ回路SW1は、バッテリーBの正側と第1の半導体装置T1の第3の端子x3との間に接続されている。この第1のスイッチ回路SW1は、コントローラCONの制御信号SCON4により制御され、オンすることによりバッテリーBの正側と第1の半導体装置T1の第3の端子x3との間を導通し、オフすることによりバッテリーBの正側と第1の半導体装置T1の第3の端子x3との間を遮断する。第2のスイッチ回路SW2は、バッテリーBの正側と第2の半導体装置T2の第3の端子x3との間に接続されている。この第2のスイッチ回路SW2は、コントローラCONの制御信号SCON5により制御され、オンすることによりバッテリーBの正側と第2の半導体装置T2の第3の端子x3との間を導通し、オフすることによりバッテリーBの正側と第2の半導体装置T2の第3の端子x3との間を遮断する。第3のスイッチ回路SW3は、バッテリーBの正側と第3の半導体装置T3の第3の端子x3との間に接続されている。この第3のスイッチ回路SW3は、コントローラCONの制御信号SCON6により制御され、オンすることによりバッテリーBの正側と第3の半導体装置T3の第3の端子x3との間を導通し、オフすることによりバッテリーBの正側と第3の半導体装置T3の第3の端子x3との間を遮断する。なお、第1ないし第3のスイッチ回路SW1~SW3は、例えば、バッテリーBの正側と第3の端子x3との間に接続され、ベースゲートに制御信号SCON4~SCON6が入力されるバイポーラトランジスタMOSトランジスタで構成される。また、コントローラCONは、バッテリーBの充電電圧を検出し、この検出結果に応じて、制御信号SCON1~SCON3を出力し、第1ないし第3の半導体装置T1~T3を制御するようになっている。コントローラCONは、一定期間だけ、制御信号SCON1~SCON3を出力する。したがって、例えば、制御信号SCON1~SCON3は、パルス波である。さらに、コントローラCONは、バッテリーBの充電電圧を検出し、この検出結果に応じて、制御信号SCON4~SCON6を出力し、第1ないし第3のスイッチ回路SW1~SW3を制御するようになっている。例えば、コントローラCONは、バッテリーBの充電電圧が予め設定された閾値電圧例えば、過充電電圧以上になった場合には、第1ないし第3の半導体装置T1~T3の第1の端子x1に制御信号SCON1~SCON3を出力して、第1ないし第3の半導体装置T1~T3の第2の端子x2と第4の端子x4との間を導通させる。これより、三相交流発電機1010の各相U相、V相、W相の出力端子とバッテリーの負側との間を短絡する。また、例えば、コントローラCONは、バッテリーBの充電電圧が該閾値電圧未満になった場合には、第1ないし第3の半導体装置T1~T3の第1の端子x1への制御信号SCON1~SCON3の供給を停止し、且つ第1ないし第3のスイッチ回路SW1~SW3に第4ないし第6の制御信号SCON4~SCON6を出力して第1ないし第3のスイッチ回路SW1~SW3を一時的にオフするなお、他の場合は、第1ないし第3のスイッチ回路SW1~SW3は、オンしている。これにより、第1ないし第3の半導体装置T1~T3の第1、第3の端子x1、x3に電流が流れなくなる。すなわち、第3の端子x3と第2の端子x2との間に電流が流れなくなる。これにより、既述のように、第1ないし第3の半導体装置T1~T3の第2のトランジスタTR2がオフするとともに、第1のトランジスタTR1もオフする。したがって、第1ないし第3の半導体装置T1~T3は、第4の端子x4と第2の端子x2との間に電流が流れなくなる。すなわち、図21に示す発電機短絡電流が遮断される。次に、以上のような構成を有するバッテリー充電システム1000の動作の一例について、説明する。先ず、三相交流発電機1010は、バッテリーBを充電するための交流電圧を発生し、各相U相、V相、W相の出力端子から該交流電圧を供給する。そして、レギュレータ1020の整流回路1は、三相交流発電機1010の各相U相、V相、W相の出力端子から出力される交流電流を整流し、バッテリーBに充電電流を流す。これにより、バッテリーBの充電電圧が上昇する。そして、コントローラCONは、バッテリーBの充電電圧が予め設定された閾値電圧例えば、過充電電圧以上になった場合には、第1ないし第3の半導体装置T1~T3の第1の端子x1に制御信号SCON1~SCON3を出力して、第1ないし第3の半導体装置T1~T3の第2の端子x2と第4の端子x4との間を導通させる。これより、三相交流発電機1010の各相U相、V相、W相の出力端子とバッテリーの負側との間を短絡する。これにより、バッテリーBの充電が停止する。このとき、既述のように、第1ないし第3の半導体装置T1~T3の第2のトランジスタTR2のエミッタ-ベース間には、発電機短絡電流が流れず、発電機短絡電流より少ない電流が流れることになる。次に、コントローラCONは、バッテリーBの充電電圧が該閾値電圧未満になった場合には、第1ないし第3の半導体装置T1~T3の第1の端子x1への制御信号SCON1~SCON3の供給を停止し、且つ第1ないし第3のスイッチ回路SW1~SW3に第4ないし第6の制御信号SCON4~SCON6を出力して第1ないし第3のスイッチ回路SW1~SW3を一時的にオフする。これにより、第1ないし第3の半導体装置T1~T3の第1、第2の端子x1、x2に電流が流れなくなり、第3の端子x3と第2の端子x2との間に電流が流れなくなる。これにより、第1ないし第3の半導体装置T1~T3の第2のトランジスタTR2がオフするとともに、第1のトランジスタTR1もオフする。したがって、第1ないし第3の半導体装置T1~T3は、第4の端子x4と第2の端子x2との間に電流が流れなくなる。すなわち、図21に示す発電機短絡電流が遮断される。これにより、バッテリーBの充電が再開される。以上のバッテリー充電システム1000の動作が繰り返されることにより、バッテリーBの充電電圧が該閾値電圧近傍に維持される。このとき、レギュレータ1020では、第1ないし第3の半導体装置T1~T3における、第1トランジスターTR1及び第2トランジスターTR2から構成されるサイリスターのアノード-カソード間に発電機短絡電流を流すのではなく、第1のトランジスタTR1のコレクタ-エミッタ間に発電機短絡電流を流すことにより、三相交流発電機1010の各相U相、V相、W相の出力端子とバッテリーの負側との間を短絡させている。これにより、該第2のトランジスタTR2のジュール熱第2のトランジスタのVbeと第2トランジスタのエミッタ-ベースに流れる電流の積が小さくなり、特開2010-154681号公報に記載された従来技術第1ないし第3の半導体装置として通常のサイリスタを用いたものよりも電力損失が低減され、放熱フィンの小型化を図ることができる。また、第1ないし第3のスイッチ回路SW1~SW3をオフにすることにより、第1ないし第3の半導体装置T1~T3をより確実にオフすることができる。以上のように、実施形態2に係る半導体装置200を用いたバッテリー充電装置1000実施形態7に係るバッテリー充電装置1000によれば、電力損失を低減しつつ、バッテリーの充電をより適切に制御することができる。以上、本発明の半導体装置を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば次のような変形も可能である。1上記の各実施形態においては、プレーナー型の半導体装置を例にとって本発明の半導体装置の製造方法を説明したが、本発明のこれに限定されるものではない。例えば、メサ型の半導体装置に本発明を適用することもできる。"