"複数の容量を有する画素が行列状に複数配置されて構成される画素アレイと、前記画素アレイを構成する各画素に対する動作制御を行う制御回路とを備えた増幅型固体撮像装置において、前記各画素は、受光した光に応じた信号を生成して出力する光電変換部と、前記光電変換部からゲートに入力される信号を増幅して出力する第1の増幅トランジスタと、前記第1の増幅トランジスタのゲート電圧をリセットするリセットトランジスタと、前記第1の増幅トランジスタから第1の信号線に出力された信号を保持する複数の容量と、前記複数の容量に対応してかつ前記第1の信号線と前記複数の容量との間にそれぞれ設けられ、前記第1の信号線と前記複数の容量との間の入出力制御を行う各容量当り1個からなる複数の容量スイッチと、前記第1の信号線からゲートに入力される信号を増幅して第2の信号線に出力する第2の増幅トランジスタと、前記第1の信号線に接続され、所定の第1の電圧を前記第1の信号線に出力する初期化トランジスタとを備えたことを特徴とする増幅型固体撮像装置。前記制御回路は、1前記初期化トランジスタをオンするとともに前記複数の容量スイッチをオンすることにより、前記複数の容量を前記第1の電圧に初期化し、2前記複数の容量に対応する前記複数の容量スイッチを順次オンすることにより、前記第1の増幅トランジスタからの増幅された信号を前記第1の信号線及び書き込むべき容量に対応する容量スイッチを介して当該容量へ順次書き込む書き込み動作を実行し、3前記複数の容量に対応する前記複数の容量スイッチを順次オンすることにより、前記各容量に書き込まれた信号を、読み出すべき容量に対応する容量スイッチ、前記第1の信号線、及び前記第2の増幅トランジスタを介して前記第2の信号線に順次読み出す読み出し動作を実行するように制御することを特徴とする請求項1記載の増幅型固体撮像装置。前記制御回路は、前記第1の増幅トランジスタが飽和領域動作からサブスレッショルド領域動作に移行して準安定状態になる期間において、前記画素アレイを構成するすべての前記画素に対して同時に、前記書き込み動作を実行することを特徴とする請求項1又は2記載の増幅型固体撮像装置。前記第1の増幅トランジスタのゲートに入力される信号は、リセット信号を含み、前記制御回路は、前記第1の増幅トランジスタがオンとなる第2の電圧を前記リセットトランジスタのドレインに印加して、前記リセットトランジスタをオンすることにより、前記第2の電圧に対応する前記リセットトランジスタのソース電圧を前記第1の増幅トランジスタのゲートに印加して、前記第2の電圧に対応するリセット信号を前記第1の信号線に出力した後、前記第1の増幅トランジスタがオフとなる第3の電圧を前記リセットトランジスタのドレインに印加して、前記リセットトランジスタをオンすることにより、前記第3の電圧を前記第1の増幅トランジスタのゲートに印加するように、前記書き込み動作を実行することを特徴とする請求項1から3のうちのいずれか1つに記載の増幅型固体撮像装置。前記第1の増幅トランジスタのゲートに入力される信号は、リセット信号を含み、前記画素はさらに、前記第1の増幅トランジスタと第1の信号線との間に設けられた出力スイッチを備え、前記制御回路は、前記リセットトランジスタをオンにすることにより、前記第1の増幅トランジスタがオンとなる第2の電圧を前記第1の増幅トランジスタのゲートに印加するとともに、前記出力スイッチをオンすることにより、前記第2の電圧に対応する前記リセット信号を前記第1の信号線に出力した後、前記出力スイッチをオフするように、前記書き込み動作を実行することを特徴とする請求項1から3のうちのいずれか1つに記載の増幅型固体撮像装置。前記第1の増幅トランジスタのゲートに入力される信号は、光信号を含み、前記画素はさらに、前記光電変換部と前記第1の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第1の増幅トランジスタのゲートに出力し、前記複数の容量は、前記リセット信号を保持する第1の容量と前記光信号を保持する第2の容量とを備え、前記制御回路は、前記リセット信号を前記第1の容量に書き込んだ後、前記転送トランジスタをオンすることにより、前記光電変換部からの前記光信号を前記第1の増幅トランジスタのゲートに印加して、前記光信号を前記第2の容量に書き込むように、前記書き込み動作を実行することを特徴とする請求項4記載の増幅型固体撮像装置。前記第1の増幅トランジスタのゲートに入力される信号は、光信号を含み、前記画素はさらに、前記光電変換部と前記第1の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第1の増幅トランジスタのゲートに出力し、前記複数の容量は、前記リセット信号を保持する第1の容量と前記光信号を保持する第2の容量とを備え、前記制御回路は、前記出力スイッチをオンして前記リセット信号を前記第1の容量に書き込んだ後、前記転送トランジスタをオンすることにより、前記光電変換部からの前記光信号を前記第1の増幅トランジスタのゲートに印加した後、前記光信号を前記第1の信号線に出力し、前記光信号を前記第2の容量に書き込むように、前記書き込み動作を実行することを特徴とする請求項5記載の増幅型固体撮像装置。前記第1の増幅トランジスタのゲートに入力される信号は、光信号を含み、前記光電変換部はPN受光素子であり、受光した光に応じた光信号を前記第1の増幅トランジスタのゲートに出力し、前記複数の容量は、前記光信号を保持する第3の容量と、奇数番目のフレームを処理するときに前記リセット信号を保持する第4の容量と、偶数番目のフレームを処理するときに前記リセット信号を保持する第5の容量とを備え、前記制御回路は、前記出力スイッチをオンすることにより、前記光電変換部からの前記光信号を前記第1の増幅トランジスタのゲートに印加して、前記光信号を前記第3の容量に書き込んだ後、奇数番目のフレームを処理するときに前記リセット信号を前記第4の容量に書き込み、偶数番目のフレームを処理するときに前記リセット信号を前記第5の容量に書き込むように、前記書き込み動作を実行することを特徴とする請求項5記載の増幅型固体撮像装置。前記制御回路は、奇数番目のフレームを処理するときに、前記光信号を前記第3の容量から読み出すとともに前記リセット信号を前記第5の容量から読み出し、偶数番目のフレームを処理するときに、前記光信号を前記第3の容量から読み出すとともに前記リセット信号を前記第4の容量から読み出すように、前記読み出し動作を実行することを特徴とする請求項8記載の増幅型固体撮像装置。前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、当該読み出し動作において、第1の行の読み出し動作と、前記第1の行の次の第2の行の読み出し動作との間において、前記第2の電圧を前記リセットトランジスタのドレインに印加し、前記転送トランジスタと前記リセットトランジスタとをオンすることにより、前記光電変換部からの前記光信号を前記リセットトランジスタのドレインに排出した後、前記転送トランジスタをオフし、前記リセットトランジスタがオン状態で前記第3の電圧を前記リセットトランジスタのドレインに印加し、前記リセットトランジスタをオフするように制御することを特徴とする請求項6記載の増幅型固体撮像装置。前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、当該読み出し動作において、第1の行の読み出し動作と、前記第1の行の次の第2の行の読み出し動作との間において、前記転送トランジスタと前記リセットトランジスタとをオンすることにより、前記光電変換部からの前記光信号を前記リセットトランジスタのドレインに排出した後、前記転送トランジスタをオフし、かつ前記リセットトランジスタをオフするように制御することを特徴とする請求項7記載の増幅型固体撮像装置。前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、当該読み出し動作において、第1の行の読み出し動作と、前記第1の行の次の第2の行の読み出し動作との間において、前記出力スイッチと前記リセットトランジスタとをオンすることにより、前記光電変換部からの光信号を前記リセットトランジスタのドレインに排出した後、前記リセットトランジスタをオフし、奇数番目のフレームを処理しているときは前記第4の容量に前記リセット信号を書き込み、偶数番目のフレームを処理しているときは前記第5の容量に前記リセット信号を書き込み、前記出力スイッチをオフするように制御することを特徴とする請求項8又は9記載の増幅型固体撮像装置。前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、当該読み出し動作において、読み出しを行っていない行の前記各画素における前記初期化トランジスタをオンすることにより、前記第2の増幅トランジスタのゲートを前記第2の増幅トランジスタがオフとなる第4の電圧に初期化するように制御することを特徴とする請求項1から12のうちのいずれか1つに増幅型固体撮像装置。前記画素はさらに、前記第2の増幅トランジスタと前記第2の信号線との間に設けられた選択トランジスタを備え、前記制御回路は、前記選択トランジスタをオンすることにより、前記容量に保持された光信号又はリセット信号を前記第2の信号線に出力するように制御することを特徴とする請求項1から12のうちのいずれか1つに増幅型固体撮像装置。前記第1の増幅トランジスタのゲートに入力される信号は、リセット信号を含み、前記各画素はさらに、前記光電変換部と前記第1の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第1の増幅トランジスタのゲートに出力し、前記制御回路は、前記光電変換部の蓄積時間が長時間蓄積モードと短時間蓄積モードの2モードを1フレーム期間内に有するように、前記転送トランジスタのオフ時間を制御し、前記複数の容量は、前記リセット信号を保持する第6の容量と、前記長時間蓄積モードの光信号を保持する第7の容量と、前記短時間蓄積モードの光信号を保持する第8の容量とを備えることを特徴とする請求項1又は2記載の増幅型固体撮像装置。前記制御回路は、1前記リセットトランジスタのゲート電圧をハイレベルに設定した後、前記リセット信号を前記第6の容量に書き込み、2前記リセットトランジスタのゲート電圧を、前記ハイレベルよりも低いミドルレベルに設定した後、前記長時間蓄積モードの光信号を前記第7の容量に書き込み、3前記リセットトランジスタのゲート電圧を、前記ミドルレベルよりも低いローレベルに設定した後、前記短時間蓄積モードの光信号を前記第8の容量に書き込むことにより、前記書き込み動作を実行することを特徴とする請求項15記載の増幅型固体撮像装置。前記増幅型固体撮像装置は、前記画素から前記第2の信号線を介して出力される、前記リセット信号、前記長時間蓄積モードの光信号及び前記短時間蓄積モードの光信号に基づいて相関二重サンプリングを実行する相関二重サンプリング回路を備え、前記相関二重サンプリング回路は、a1回目の相関二重サンプリング動作において、前記長時間蓄積モードの光信号から前記リセット信号を減算してなる第1の差分電圧を演算し、b2回目の相関二重サンプリング動作において、前記短時間蓄積モードの光信号から前記長時間蓄積モードの光信号を減算してなる第2の差分電圧を演算し、前記前記短時間蓄積モードの期間に対する前記長時間蓄積モードの期間の比の値を演算し、前記第2の差分電圧に対して上記比の値を乗算してなる乗算値を演算し、c前記受光した光の光量に応じて、上記第1の差分電圧と、上記乗算値とを選択的に切り替えて光信号として出力することを特徴とする請求項16記載の増幅型固体撮像装置。前記制御回路は、1前記リセットトランジスタのゲート電圧をハイレベルに設定した後、前記リセット信号を前記第6の容量に書き込み、2前記リセットトランジスタのゲート電圧を、前記ハイレベルよりも低いローレベルに設定した後、前記長時間蓄積モードの光信号を前記第7の容量に書き込み、その後、前記リセットトランジスタのゲート電圧を前記ハイレベルに設定し、3前記リセットトランジスタのゲート電圧を前記ローレベルに設定した後、前記短時間蓄積モードの光信号を前記第8の容量に書き込むことにより、前記書き込み動作を実行することを特徴とする請求項15記載の増幅型固体撮像装置。前記増幅型固体撮像装置は、前記画素から前記第2の信号線を介して出力される前記リセット信号及び前記光信号に基づいて相関二重サンプリングを実行する相関二重サンプリング回路を備え、a1回目の相関二重サンプリング動作において、前記長時間蓄積モードの光信号から前記リセット信号を減算してなる第1の差分電圧を演算し、b2回目の相関二重サンプリング動作において、前記短時間蓄積モードの光信号から前記リセット信号を減算してなる第3の差分電圧を演算し、前記前記短時間蓄積モードの期間に対する前記長時間蓄積モードの期間の比の値を演算し、前記第3の差分電圧に対して上記比の値を乗算してなる乗算値を演算し、c前記受光した光の光量に応じて、上記第1の差分電圧と、上記乗算値とを選択的に切り替えて光信号として出力することを特徴とする請求項18記載の増幅型固体撮像装置。前記第1の差分電圧の上限値を全画素の前記長時間蓄積モードの光信号のばらつき範囲の最小値又は当該最小値より所定のマージン値だけ小さい値となるように設定することを特徴とする請求項17又は19記載の増幅型固体撮像装置。しかしながら、図28の構成では下記課題があった。aすべての画素を一括動作させて画素内の容量に書き込み動作を行う際、電流制御スイッチトランジスタSWをオンさせることにより、定電流負荷トランジスタVBを介して第1の増幅トランジスタSF1に一定の電流I1が流れるため、2次元イメージセンサ全体に流れる電流は、電流I1の画素数倍となり、大きな直流電流が流れる。b1画素内に11個のトランジスタが必要であり、受光素子PDの面積が減少して感度が低下するとともに、画素レイアウトが複雑化する。また、図29の構成の場合、全画素において同時に定電流負荷トランジスタPCがオンされるために上記aと同じ課題があり、かつ下記の課題があった。cスイッチトランジスタSmp2をオンさせて容量CmSに保持された光信号を第2の増幅トランジスタSF2のゲートに読み出す際、光信号の電圧が2つの容量CmR,CmSに分配されるので、これらの容量値が同じ場合、光信号の電圧が1/2に低下する。すなわち、S/N比が低下する。本発明の目的は以上の問題を解決し、簡単な回路構成で、画素内のトランジスタ数を削減して受光素子の面積を拡大でき、信号を容量に書き込むときの電流を抑圧することができ、信号を容量から読み出すときの電圧低下がなく高いS/N比を維持でき、安定した動作と高い性能とを得ることができる増幅型固体撮像装置を提供することにある。本発明に係る増幅型固体撮像装置は、複数の容量を有する画素が行列状に複数配置されて構成される画素アレイと、前記画素アレイを構成する各画素に対する動作制御を行う制御回路とを備えた増幅型固体撮像装置において、前記各画素は、受光した光に応じた信号を生成して出力する光電変換部と、前記光電変換部からゲートに入力される信号を増幅して出力する第1の増幅トランジスタと、前記第1の増幅トランジスタのゲート電圧をリセットするリセットトランジスタと、前記第1の増幅トランジスタから第1の信号線に出力された信号を保持する複数の容量と、前記複数の容量に対応してかつ前記第1の信号線と前記複数の容量との間にそれぞれ設けられ、前記第1の信号線と前記複数の容量との間の入出力制御を行う各容量当り1個からなる複数の容量スイッチと、前記第1の信号線からゲートに入力される信号を増幅して第2の信号線に出力する第2の増幅トランジスタと、前記第1の信号線に接続され、所定の第1の電圧を前記第1の信号線に出力する初期化トランジスタとを備えたことを特徴とする。また、上記増幅型固体撮像装置において、前記制御回路は、1前記初期化トランジスタをオンするとともに前記複数の容量スイッチをオンすることにより、前記複数の容量を前記第1の電圧に初期化し、2前記複数の容量に対応する前記複数の容量スイッチを順次オンすることにより、前記第1の増幅トランジスタからの増幅された信号を前記第1の信号線及び書き込むべき容量に対応する容量スイッチを介して当該容量へ順次書き込む書き込み動作を実行し、3前記複数の容量に対応する前記複数の容量スイッチを順次オンすることにより、前記各容量に書き込まれた信号を、読み出すべき容量に対応する容量スイッチ、前記第1の信号線、及び前記第2の増幅トランジスタを介して前記第2の信号線に順次読み出す読み出し動作を実行するように制御することを特徴とする。さらに、上記増幅型固体撮像装置において、前記制御回路は、前記第1の増幅トランジスタが飽和領域動作からサブスレッショルド領域動作に移行して準安定状態になる期間において、前記画素アレイを構成するすべての前記画素に対して同時に、前記書き込み動作を実行することを特徴とする。またさらに、上記増幅型固体撮像装置において、前記信号は、リセット信号を含み、前記制御回路は、前記第1の増幅トランジスタがオンとなる第2の電圧を前記リセットトランジスタのドレインに印加して、前記リセットトランジスタをオンすることにより、前記第2の電圧に対応する前記リセットトランジスタのソース電圧を前記第1の増幅トランジスタのゲートに印加して、前記第2の電圧に対応するリセット信号を前記第1の信号線に出力した後、前記第1の増幅トランジスタがオフとなる第3の電圧を前記リセットトランジスタのドレインに印加して、前記リセットトランジスタをオンすることにより、前記第3の電圧を前記第1の増幅トランジスタのゲートに印加するように、前記書き込み動作を実行することを特徴とする。また、上記増幅型固体撮像装置において、前記信号は、リセット信号を含み、前記画素はさらに、前記第1の増幅トランジスタと第1の信号線との間に設けられた出力スイッチを備え、前記制御回路は、前記リセットトランジスタをオンにすることにより、前記第1の増幅トランジスタがオンとなる第2の電圧を前記第1の増幅トランジスタのゲートに印加するとともに、前記出力スイッチをオンすることにより、前記第2の電圧に対応する前記リセット信号を前記第1の信号線に出力した後、前記出力スイッチをオフするように、前記書き込み動作を実行することを特徴とする。さらに、上記増幅型固体撮像装置において、前記信号はさらに、光信号を含み、前記画素はさらに、前記光電変換部と前記第1の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第1の増幅トランジスタのゲートに出力し、前記複数の容量は、前記リセット信号を保持する第1の容量と前記光信号を保持する第2の容量とを備え、前記制御回路は、前記リセット信号を前記第1の容量に書き込んだ後、前記転送トランジスタをオンすることにより、前記光電変換部からの前記光信号を前記第1の増幅トランジスタのゲートに印加して、前記光信号を前記第2の容量に書き込むように、前記書き込み動作を実行することを特徴とする。またさらに、上記増幅型固体撮像装置において、前記信号はさらに、光信号を含み、前記画素はさらに、前記光電変換部と前記第1の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第1の増幅トランジスタのゲートに出力し、前記複数の容量は、前記リセット信号を保持する第1の容量と前記光信号を保持する第2の容量とを備え、前記制御回路は、前記出力スイッチをオンして前記リセット信号を前記第1の容量に書き込んだ後、前記転送トランジスタをオンすることにより、前記光電変換部からの前記光信号を前記第1の増幅トランジスタのゲートに印加した後、前記光信号を前記第1の信号線に出力し、前記光信号を前記第2の容量に書き込むように、前記書き込み動作を実行することを特徴とする。また、上記増幅型固体撮像装置において、前記信号はさらに、光信号を含み、前記光電変換部はPN受光素子であり、受光した光に応じた光信号を前記第1の増幅トランジスタのゲートに出力し、前記複数の容量は、前記光信号を保持する第3の容量と、奇数番目のフレームを処理するときに前記リセット信号を保持する第4の容量と、偶数番目のフレームを処理するときに前記リセット信号を保持する第5の容量とを備え、前記制御回路は、前記出力スイッチをオンすることにより、前記光電変換部からの前記光信号を前記第1の増幅トランジスタのゲートに印加して、前記光信号を前記第3の容量に書き込んだ後、奇数番目のフレームを処理するときに前記リセット信号を前記第4の容量に書き込み、偶数番目のフレームを処理するときに前記リセット信号を前記第5の容量に書き込むように、前記書き込み動作を実行することを特徴とする。さらに、上記増幅型固体撮像装置において、前記制御回路は、奇数番目のフレームを処理するときに、前記光信号を前記第3の容量から読み出すとともに前記リセット信号を前記第5の容量から読み出し、偶数番目のフレームを処理するときに、前記光信号を前記第3の容量から読み出すとともに前記リセット信号を前記第4の容量から読み出すように、前記読み出し動作を実行することを特徴とする。またさらに、上記増幅型固体撮像装置において、前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、当該読み出し動作において、第1の行の読み出し動作と、前記第1の行の次の第2の行の読み出し動作との間において、前記第2の電圧を前記リセットトランジスタのドレインに印加し、前記転送トランジスタと前記リセットトランジスタとをオンすることにより、前記光電変換部からの前記光信号を前記リセットトランジスタのドレインに排出した後、前記転送トランジスタをオフし、前記リセットトランジスタがオン状態で前記第3の電圧を前記リセットトランジスタのドレインに印加し、前記リセットトランジスタをオフするように制御することを特徴とする。また、上記増幅型固体撮像装置において、前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、当該読み出し動作において、第1の行の読み出し動作と、前記第1の行の次の第2の行の読み出し動作との間において、前記転送トランジスタと前記リセットトランジスタとをオンすることにより、前記光電変換部からの前記光信号を前記リセットトランジスタのドレインに排出した後、前記転送トランジスタをオフし、かつ前記リセットトランジスタをオフするように制御することを特徴とする。さらに、上記増幅型固体撮像装置において、前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、当該読み出し動作において、第1の行の読み出し動作と、前記第1の行の次の第2の行の読み出し動作との間において、前記出力スイッチと前記リセットトランジスタとをオンすることにより、前記光電変換部からの光信号を前記リセットトランジスタのドレインに排出した後、前記リセットトランジスタをオフし、奇数番目のフレームを処理しているときは前記第4の容量に前記リセット信号を書き込み、偶数番目のフレームを処理しているときは前記第5の容量に前記リセット信号を書き込み、前記出力スイッチをオフするように制御することを特徴とする。またさらに、上記増幅型固体撮像装置において、前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、当該読み出し動作において、読み出しを行っていない行の前記各画素における前記初期化トランジスタをオンすることにより、前記第2の増幅トランジスタのゲートを前記第2の増幅トランジスタがオフとなる第4の電圧に初期化するように制御することを特徴とする。また、上記増幅型固体撮像装置において、前記画素はさらに、前記第2の増幅トランジスタと前記第2の信号線との間に設けられた選択トランジスタを備え、前記制御回路は、前記選択トランジスタをオンすることにより、前記容量に保持された光信号又はリセット信号を前記第2の信号線に出力するように制御することを特徴とする。またさらに、上記増幅型固体撮像装置において、前記第1の増幅トランジスタのゲートに入力される信号は、リセット信号を含み、前記各画素はさらに、前記光電変換部と前記第1の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第1の増幅トランジスタのゲートに出力し、前記制御回路は、前記光電変換部の蓄積時間が長時間蓄積モードと短時間蓄積モードの2モードを1フレーム期間内に有するように、前記転送トランジスタのオフ時間を制御し、前記複数の容量は、前記リセット信号を保持する第6の容量と、前記長時間蓄積モードの光信号を保持する第7の容量と、前記短時間蓄積モードの光信号を保持する第8の容量とを備えることを特徴とする増幅型固体撮像装置である。またさらに、上記増幅型固体撮像装置において、前記制御回路は、1前記リセットトランジスタのゲート電圧をハイレベルに設定した後、前記リセット信号を前記第6の容量に書き込み、2前記リセットトランジスタのゲート電圧を、前記ハイレベルよりも低いミドルレベルに設定した後、前記長時間蓄積モードの光信号を前記第7の容量に書き込み、3前記リセットトランジスタのゲート電圧を、前記ミドルレベルよりも低いローレベルに設定した後、前記短時間蓄積モードの光信号を前記第8の容量に書き込むことにより、前記書き込み動作を実行することを特徴とする増幅型固体撮像装置である。またさらに、上記増幅型固体撮像装置において、前記増幅型固体撮像装置は、前記画素から前記第2の信号線を介して出力される、前記リセット信号、前記長時間蓄積モードの光信号及び前記短時間蓄積モードの光信号に基づいて相関二重サンプリングを実行する相関二重サンプリング回路を備え、前記相関二重サンプリング回路は、a1回目の相関二重サンプリング動作において、前記長時間蓄積モードの光信号から前記リセット信号を減算してなる第1の差分電圧を演算し、b2回目の相関二重サンプリング動作において、前記短時間蓄積モードの光信号から前記長時間蓄積モードの光信号を減算してなる第2の差分電圧を演算し、前記前記短時間蓄積モードの期間に対する前記長時間蓄積モードの期間の比の値を演算し、前記第2の差分電圧に対して上記比の値を乗算してなる乗算値を演算し、c前記受光した光量に応じて、上記第1の差分電圧と、上記乗算値とを選択的に切り替えて光信号として出力することを特徴とする増幅型固体撮像装置である。またさらに、上記増幅型固体撮像装置において、前記制御回路は、1前記リセットトランジスタのゲート電圧をハイレベルに設定した後、前記リセット信号を前記第6の容量に書き込み、2前記リセットトランジスタのゲート電圧を、前記ハイレベルよりも低いローレベルに設定した後、前記長時間蓄積モードの光信号を前記第7の容量に書き込み、その後、前記リセットトランジスタのゲート電圧を前記ハイレベルに設定し、3前記リセットトランジスタのゲート電圧を前記ローレベルに設定した後、前記短時間蓄積モードの光信号を前記第8の容量に書き込むことにより、前記書き込み動作を実行することを特徴とする増幅型固体撮像装置である。またさらに、上記増幅型固体撮像装置において、前記増幅型固体撮像装置は、前記画素から前記第2の信号線を介して出力される前記リセット信号及び前記光信号に基づいて相関二重サンプリングを実行する相関二重サンプリング回路を備え、a1回目の相関二重サンプリング動作において、前記長時間蓄積モードの光信号から前記リセット信号を減算してなる第1の差分電圧を演算し、b2回目の相関二重サンプリング動作において、前記短時間蓄積モードの光信号から前記リセット信号を減算してなる第3の差分電圧を演算し、前記前記短時間蓄積モードの期間に対する前記長時間蓄積モードの期間の比の値を演算し、前記第3の差分電圧に対して上記比の値を乗算してなる乗算値を演算し、c前記受光した光量に応じて、上記第1の差分電圧と、上記乗算値とを選択的に切り替えて光信号として出力することを特徴とする増幅型固体撮像装置である。またさらに、上記増幅型固体撮像装置において、前記第1の差分電圧の上限値を全画素の前記長時間蓄積モードの光信号のばらつき範囲の最小値又は当該最小値より所定のマージン値だけ小さい値となるように設定することを特徴とする増幅型固体撮像装置である。本発明の増幅型固体撮像装置によれば、画素内に定電流負荷を有さないとともに、書き込みと読み出しを共通のスイッチで行うため、画素内のトランジスタ数を削減することができる。前記第1の増幅トランジスタの負荷となる前記複数の容量への書き込み動作を行うには、まず当該複数の容量を所定の電圧、例えば接地電圧ないしそれに近い正電圧に初期化し、この後、当該複数の容量への充電電流によって書き込み動作を行うようにし、前記容量スイッチによって特定の容量の選択と書き込み時間を制御することにより、安定した動作を行うことができる。また、前記複数の容量からの読み出し時には、前記第1の増幅トランジスタのゲートに当該トランジスタが不活性となる電圧を与えてオフ状態とし、前記容量スイッチによって特定の容量の選択と読み出し時間を制御することにより、前記第2の増幅トランジスタのゲートに前記複数の容量からの信号を与え、画素の外部に読み出すことができる。また、本発明の増幅型固体撮像装置によれば、前記リセットトランジスタ、埋め込み受光素子、及び転送トランジスタを有する画素で構成される画素アレイに対して、同時に作動させて当該各画素内の2つの容量の一方にリセット信号、他方に光信号の書き込み動作をそれぞれ行わせた後、前記各画素の前記各容量から第2の増幅トランジスタのゲートへの読み出しを順次行うようにして、全画素を一括して同時に前記各容量に書き込む動作、及び前記各容量から順次読み出す動作を行うことができる。読み出し時には、前記第1の増幅トランジスタのゲートに第3の電圧が与えられて不活性とされ、ないしは前記第1の増幅トランジスタと第1の信号線の間に出力スイッチが設けられてオフとされ、前記第1の増幅トランジスタが影響を与えることは防止される。また、順次読み出された画素毎のリセット信号と光信号の間で差を取ることにより、相関二重サンプリングCDS法を適用することができ、前記第1及び第2の各増幅トランジスタにおけるしきい値電圧のばらつきに起因する固定パターンノイズや、前記第1の増幅トランジスタにおけるゲートへのリセットノイズを抑制することができ、低ノイズの画像信号を得ることができる。さらに、本発明の増幅型固体撮像装置によれば、前記リセットトランジスタ、及びPN受光素子を有する画素で構成される画素アレイに対して、書き込み時は同時に作動させて前記出力スイッチをオンとし、当該各画素内の3つの容量の1つに光信号、他の1つの容量に奇数フレームのリセット信号、残余の容量に偶数フレームのリセット信号の書き込み動作をそれぞれ行わせた後、前記各画素の前記各容量から第2の増幅トランジスタのゲートへの読み出しは前記出力スイッチをオフとして順次行うようにし、全画素を一括して同時に前記各容量に書き込む動作、及び前記各容量から順次読み出す動作を行うことができる。また、各フレームにおいて、ノイズ相関のある当該フレームの光信号と1フレーム前のリセット信号をペアで読み出すから、それら信号間で差を取ることにより、CDS法を適用することができ、前記第1及び第2の各増幅トランジスタにおけるしきい値電圧のばらつきに起因する固定パターンノイズや、前記第1の増幅トランジスタにおけるゲートへのリセットノイズを抑制することができ、低ノイズの画像信号を得ることができる。またさらに、本発明の増幅型固体撮像装置によれば、前記画素アレイから行順次で信号を読み出す際に、非選択行の前記第2の増幅トランジスタが不活性になるように、当該第2の増幅トランジスタのゲート電圧を前記初期化トランジスタによって制御するようにしたことから、当該第2の増幅トランジスタと前記信号線との間に選択トランジスタを設ける必要がなくなり、画素内の構成要素を更に削減することができ、受光部の面積の増大等の性能向上を図ることができる。さらに、本発明の増幅型固体撮像装置によれば、前記受光素子への入射光量が増大し前記転送トランジスタにより転送された電荷が前記リセットトランジスタをオーバーフローすることなく、フローティングディフュージョン領域に蓄積できる最大電荷量を大幅に増大することが出来る。すなわち、低感度の短時間蓄積電荷分だけ更に強い入射光量までの蓄積が可能となり、線形性の維持された信号が読み取られ、これら2種類の信号を組み合わせることにより、最大許容入射光量が拡大されたワイドダイナミックレンジ動作を行うことが可能となる。さらにまた、本発明の増幅型固体撮像装置によれば、長時間蓄積モードの光信号、短時間蓄積モードの光信号共に、相関二重サンプリングCDS動作ができ、リセットノイズを抑圧して低ノイズ化が実現できる。すなわち、両者に共通のリセットノイズが除かれた長時間蓄積モードの光信号を得ることができる。同様に、短時間蓄積モードの光信号についても、両者に共通のリセットノイズが除かれた短時間蓄積モードの光信号を得ることができる。さらに、本発明の増幅型固体撮像装置によれば、全画素についてばらつきの最小値より小さくなるように信号をクリップするため、固定パターンノイズの無いワイドダイナミックレンジ画像信号を得ることができる。また、本発明の増幅型固体撮像装置によれば、擬似的にCDS動作を行うことが可能となるため、画素毎に変動するオフセットばらつきが除くことが可能となる。また、特に、第5の実施形態においては、他の実施形態のものと比較すると、取り扱い電荷量を2倍に増大することができる。また、本発明の増幅型固体撮像装置によれば、一括露光グローバルシャッタ動作とワイドダイナミックレンジ動作を同時に行うことができる。さらに、ワイドダイナミックレンジ動作において、毎フレーム連続して動作させることができ、動画にも適用可能である。さらにまた、ワイドダイナミックレンジ動作では、ワイドダイナミックレンジ動作に必要な全ての信号がフレームメモリ無しで同時に得ることができる。また、長時間蓄積モードの光信号、短時間蓄積モードの光信号共にリセットノイズ無しとすることができ、SN比の高いワイドダイナミックレンジ信号を得ることが出来る。次に、図面に示す実施形態に基づいて、本発明を詳細に説明する。第1の実施形態.図1は、本発明の第1の実施形態に係る増幅型固体撮像装置の画素10の構成を示した回路図である。図1に示すように画素10は、埋め込み受光素子で構成された受光素子PDと、転送トランジスタTXと、リセットトランジスタRTと、第1の増幅トランジスタSF1と、第1の信号線sig1と、容量CmR,CmSと、容量スイッチトランジスタSwR,SwSと、初期化トランジスタITと、第2の増幅トランジスタSF2と、選択トランジスタSLと、第2の信号線sig2とを備えて構成される。以下では上記の各トランジスタがNチャネルMOS電界効果トランジスタの場合について議論するが、極性を逆にすることにより各トランジスタがPチャネルMOS電界効果トランジスタである場合にも同様に適用可能である。第1の実施形態に係る増幅型固体撮像装置は、内部に容量CmR,CmSを有する画素10が行列状に複数配置されて構成される画素アレイA10と、画素アレイA10を構成する各画素10に対する動作制御を行う制御回路図2を参照して詳述するように、行デコーダ回路14と、行駆動回路15と、コラム信号処理回路17と、コラムデコーダ回路18とを含む。とを備えた増幅型固体撮像装置において、各画素10は、受光した光に応じた信号を生成して出力する受光素子PDと、受光素子PDからゲートに入力される信号を増幅して出力するNチャネルMOS電界効果トランジスタからなる第1の増幅トランジスタSF1と、第1の増幅トランジスタSF1のゲート電圧をリセットするリセットトランジスタRTと、第1の増幅トランジスタSF1から第1の信号線sig1に出力された信号を保持する容量CmR,CmSと、容量CmR,CmSに対応してかつ第1の信号線sig1と容量CmR,CmSとの間にそれぞれ設けられ、第1の信号線sig1と容量CmR,CmSとの間の入出力制御を行う容量スイッチトランジスタSwR,SwSと、第1の信号線sig1からゲートに入力される信号を増幅して第2の信号線sig2に出力するNチャネルMOS電界効果トランジスタからなる第2の増幅トランジスタSF2と、第1の信号線sig1に接続され、所定の電圧Vsを第1の信号線sig1に出力する初期化トランジスタITとを備え、前記制御回路は、1初期化トランジスタITをオンするとともに容量スイッチトランジスタSwR,SwSをオンすることにより、容量CmR,CmSを電圧Vsに初期化し、2第1の増幅トランジスタSF1が飽和領域動作からサブスレッショルド領域動作に移行して準安定状態になる期間において、画素アレイA10を構成するすべての画素10に対して同時に、容量CmR,CmSに対応する容量スイッチトランジスタSwR,SwSを順次オンすることにより、第1の増幅トランジスタSF1からの増幅された信号を第1の信号線sig1及び書き込むべき容量CmR,CmSに対応する容量スイッチトランジスタSwR,SwSを介して容量CmR,CmSへ順次書き込む書き込み動作を実行し、3容量CmR,CmSに対応する容量スイッチトランジスタSwR,SwSを順次オンすることにより、各容量CmR,CmSに書き込まれた信号を、読み出すべき容量CmR,CmSに対応する容量スイッチトランジスタSwR,SwS、第1の信号線sig1、及び第2の増幅トランジスタSF2を介して第2の信号線sig2に順次読み出す読み出し動作を実行するように制御することを特徴とする。図1において、受光素子PDのアノードは接地電圧に接続され、受光素子PDのカソードは転送トランジスタTXのソースに接続される。転送トランジスタTXのゲートは、図2を参照して詳述される行駆動回路15に接続され、転送トランジスタTXのドレインは、第1の増幅トランジスタSF1のゲート、及びリセットトランジスタのソースに接続される。ここで、転送トランジスタTXのドレインと、第1の増幅トランジスタSF1のゲートと、リセットトランジスタのソースとが接続される領域をフローティングディフュージョン領域FDという。リセットトランジスタのゲートは行駆動回路15に接続され、リセットトランジスタのドレインには行駆動回路15からのリセットドレイン電圧である駆動信号Vrdが印加される。第1の増幅トランジスタSF1のドレインは、電源電圧Vddに接続され、第1の増幅トランジスタSF1のソースは、第1の信号線sig1を介して、容量スイッチトランジスタSwRのドレインと、容量スイッチトランジスタSwSのドレインと、初期化トランジスタITのソースと、第2の増幅トランジスタSF2のゲートとに接続される。容量スイッチトランジスタSwRのゲートは、行駆動回路15に接続され、容量スイッチトランジスタSwRのソースは、容量CmRの一端に接続され、容量CmRの他端は接地電圧に接続される。容量スイッチトランジスタSwSのゲートは、行駆動回路15に接続され、容量スイッチトランジスタSwSのソースは、容量CmSの一端に接続され、容量CmSの他端は接地電圧に接続される。初期化トランジスタITのゲートは、行駆動回路15に接続され、初期化トランジスタITのドレインは、接地電圧又は接地電圧に近い正の電圧である電圧Vsに接続される。第2の増幅トランジスタSF2のドレインは、電源電圧Vddに接続され、第2の増幅トランジスタSF2のソースは、選択トランジスタSLのドレインに接続される。選択トランジスタSLのゲートは、行駆動回路15に接続され、選択トランジスタSLのソースは、第2の信号線sig2に接続される。第2の信号線sig2の一端は、定電流負荷トランジスタCLのドレインに接続される。定電流負荷トランジスタCLのドレインはまた、図2を参照して詳述されるコラム信号処理回路17に接続され、出力電圧Voをコラム信号処理回路17に出力する。定電流負荷トランジスタCLのゲートは、出力電圧Voが読み出されているときに、定電流負荷トランジスタCLが定電流負荷となるように例えば直流電圧に接続される。定電流負荷トランジスタCLのソースは、接地電圧に接続される。また、フローティングディフュージョン領域FDの電圧を電圧VFDといい、第1の信号線sig1の電圧を電圧Vsig1といい、容量CmRの電圧を電圧VCmRといい、容量CmSの電圧を電圧VCmSといい、第2の信号線sig2の電圧を電圧Vsig2という。図2は、図1の画素10をマトリクス状に配置した画素アレイA10を備えた増幅型固体撮像装置2次元イメージセンサともいう。の構成を示すブロック図である。画素アレイA10は、複数の画素10を備えて構成され、2次元イメージセンサは、画素アレイA10と、行デコーダ回路14と、行駆動回路15と、コラム信号処理回路17と、コラムデコーダ回路18とを備えて構成される。図2において、行デコーダ回路14は、画素アレイA10の特定の行を選択する選択信号を行駆動回路15に出力する。行駆動回路15は、7本の駆動線16を介して下記の7種類の駆動信号を行デコーダ回路14によって選択された行の画素10に出力する。1駆動信号Vrd:リセットトランジスタRTのドレインに印加されて、リセットトランジスタRTのドレインの電圧を決定する駆動信号であり、電圧VH例えば3Vである。又は電圧VL例えば0.5Vである。の値をとる。2駆動信号VTX:転送トランジスタTXのゲートに印加されて転送トランジスタTXをオンオフさせる駆動信号であり、駆動信号VTXがハイレベルVTXHのとき転送トランジスタTXはオンされ、駆動信号VTXがローレベルVRTLのとき転送トランジスタTXはオフされる。3駆動信号VRT:リセットトランジスタRTのゲートに印加されてリセットトランジスタRTをオンオフさせる駆動信号であり、駆動信号VRTがハイレベルのときリセットトランジスタRTはオンされ、駆動信号VRTがローレベルのときリセットトランジスタRTはオフされる。4駆動信号VSwR:容量スイッチトランジスタSwRのゲートに印加されて容量スイッチトランジスタSwRをオンオフさせる駆動信号であり、駆動信号VSwRがハイレベルのとき容量スイッチトランジスタSwRはオンされ、駆動信号VSwRがローレベルのとき容量スイッチトランジスタSwRはオフされる。5駆動信号VSwS:容量スイッチトランジスタSwSのゲートに印加されて容量スイッチトランジスタSwSをオンオフさせる駆動信号であり、駆動信号VSwSがハイレベルのとき容量スイッチトランジスタSwSはオンされ、駆動信号VSwSがローレベルのとき容量スイッチトランジスタSwSはオフされる。6駆動信号VIT:初期化トランジスタITのゲートに印加されて初期化トランジスタITをオンオフさせる駆動信号であり、駆動信号VITがハイレベルのとき初期化トランジスタITはオンされ、駆動信号VITがローレベルのとき初期化トランジスタITはオフされる。7駆動信号VSL:選択トランジスタSLのゲートに印加されて選択トランジスタSLをオンオフさせる駆動信号であり、駆動信号VSLがハイレベルのとき選択トランジスタSLはオンされ、駆動信号VSLがローレベルのとき選択トランジスタSLはオフされる。上述したように、行駆動回路15は、画素アレイA10の行毎に駆動信号を出力するので、画素アレイA10の第i行の画素10に出力される駆動信号を上述した駆動信号の後にiを連結することによって表すこととする。例えば、第i行の画素10に出力される駆動信号VSwSは、駆動信号VSwSiと表す。また、上述したiを連結しない場合は、画素アレイA10のすべての行の画素10に出力される駆動信号を表すこととする。さらに、図1を参照して述べた画素10における電圧VFD,Vsig1,VCmR,VCmS,Vsig2についても同様の記法を使用する。すなわち、iを連結した場合は画素アレイA10の第i行の画素10における電圧を表し、iを連結しない場合は、画素アレイA10のすべての行の画素10における電圧を表すこととする。例えば、電圧VCmSiは、画素アレイA10の第i行の画素10の容量CmSの電圧を表し、電圧Vsig1は、画素アレイA10のすべての行の画素10の第1の信号線sig1の電圧を示す。画素10は、行駆動回路15からの駆動信号に応答して動作し、第2の信号線sig2を介して後述するリセット信号及び光信号をコラム信号処理回路17に出力する。コラム信号処理回路17は、リセット信号と光信号データ信号の両方をサンプリングして光信号からリセット信号を減算することによりリセットノイズを除去する、いわゆる公知の相関二重サンプリング処理以下、CDS処理という。を実行するCDS回路17aを備えて構成され、画素10からのリセット信号及び光信号に対してCDS処理、アナログ信号処理、及びデジタル信号処理のうちの少なくとも1つを実行し、コラムデコーダ回路18からの制御信号に応答して、水平信号線19を介して処理後の信号を増幅型固体撮像装置の外部の回路図示せず。に出力する。また、電源線11は、増幅型固体撮像装置全体の電源線に接続されており、第1の増幅トランジスタSF1のドレイン、及び第2の増幅トランジスタSF2のドレインに電源電圧Vddを印加する。なお、行デコーダ回路14、行駆動回路15、コラム信号処理回路17、及びコラムデコーダ回路18は制御回路を構成し、行デコーダ回路14、及びコラムデコーダ回路18に入力される制御信号、及び当該制御信号を生成する回路は図示していない。図3は、図2の2次元イメージセンサの動作を示すタイミングチャートの第1の部分であり、図4は、図2の2次元イメージセンサの動作を示すタイミングチャートの第2の部分である。図3及び図4を参照して、図2の2次元イメージセンサの動作を説明する。図3及び図4において、駆動信号Vrd,VRT,VTX,VSwRi,VSwSi,VITi,VSLi,VSwRi1,VSwSi1,VITi1,VSLi1は、上述した行駆動回路15から画素10に出力される駆動信号である。また、電圧VFD,Vsig1i,VCmRi,VCmSi,Vsig1i1,VCmRi1,VCmSi1,Vsig2は、上述した画素10における電圧である。画素アレイA10を備えた2次元イメージセンサの動作は、画素アレイA10のすべての画素10を初期化するための初期化動作と、画素アレイA10のすべての画素10が一括して動作して、リセット信号を容量SwRに書き込みかつ光信号を容量SwSに書き込む動作を実行する書き込み位相と、画素アレイA10の画素10が行毎に動作して、リセット信号を容量SwRから読み出しかつ光信号を容量SwSから読み出す動作を実行する読み出し位相とで構成される。また、書き込み位相と読み出し位相とを合わせてフレーム周期という。なお、本実施形態においては、1つのフレームは、順次走査方式における1つの画面の画像データを含む。まず、初期化動作について説明する。ここでは、画素アレイA10の第i行に含まれる画素10の動作について説明するが、他の行に含まれる画素10も同様に動作する。初期化動作では、駆動信号VSwRi,VSwSiをハイレベルにすることにより容量スイッチトランジスタSwR,SwSをオンした状態で、駆動信号VITiをハイレベルにすることにより初期化トランジスタITをオンして、容量CmR,CmSの電圧VCmRi,VCmSiを電圧Vsに初期化する。なお、後述するように、上述した動作と同様の初期化動作が、行毎に読み出し位相の最後においても実行される。次に、書き込み位相について説明する。書き込み位相では、画素アレイA10のすべての画素10が一括して同時に動作する。ここでは、画素アレイA10の第i行に含まれる画素10の動作について説明するが、他の行に含まれる画素10も同様に動作する。時刻t1からの期間T1において、駆動信号VRTがハイレベルにされリセットトランジスタRTがオンされるが、この時の駆動信号Vrdは高い電圧VHであるので、フローティングディフュージョン領域FDの電圧VFDが電圧VH又はそれに対応するリセットトランジスタRTのソース電圧にリセットされ、第1の増幅トランジスタSF1がオンされる。電圧Vsig1iは、第1の増幅トランジスタSF1を備えゲインG1G1<1を有するソースフォロワ回路の出力電圧であり、電圧Vsig1iの変化分は、ソースフォロワ回路の入力電圧VFDの変化分のG1倍となり、電圧Vsig1iの波形は、電圧VFDの波形と相似となる。次いで、時刻t2からの期間T2において、駆動信号VSwRiがハイレベルにされ容量スイッチトランジスタSwRがオンされるが、上述した初期化動作によって容量CmRの電圧VCmRiは電圧Vsであるので、フローティングディフュージョン領域FDの電圧VFDが電圧VHにリセットされたときに、第1の増幅トランジスタSF1がオンされて、第1の増幅トランジスタSF1のソースから容量CmRに向けて充電電流が流れ、容量CmRが充電される。容量CmRが充電されて、第1の増幅トランジスタSF1のソースの電圧が上昇すると、第1の増幅トランジスタSF1が飽和領域での動作からサブスレッショルド領域での動作に移行し充電電流がほぼ流れなくなり、容量CmRの電圧VCmRiは、ほぼ安定した電圧VsigRとなる。すなわち、容量スイッチトランジスタSwRがオンである期間T2は、第1の増幅トランジスタSF1が飽和領域での動作からサブスレッショルド領域での動作に移行するまでの期間である。次いで、時刻t3からの期間T3において、駆動信号VTXがハイレベルにされ転送トランジスタTXがオンされて、入射光により受光素子PDで発生した信号電荷がフローティングディフュージョン領域FDへ転送される。このとき、信号電荷の量に応じて、フローティングディフュージョン領域FDの電圧VFDが変化する。信号電荷が存在しない場合、電圧VFDは電圧VsigS1となり、信号電荷が存在する場合、電圧VFDは電圧VsigS2となる。以下、信号電荷により発生する電圧を電圧VsigSVsigS2≦VsigS≦VsigS1という。その後、時刻t4からの期間T4において、駆動信号VSwSiがハイレベルにされ容量スイッチトランジスタSwSがオンされて、第1の増幅トランジスタSF1のソースから容量CmSに向けて充電電流が流れ、容量CmSが充電される。第1の増幅トランジスタSF1が飽和領域での動作からサブスレッショルド領域での動作に移行した時点で、容量CmSの電圧VCmSiはほぼ安定した電圧VsigSとなる。最後に、時刻t5からの期間T5において、駆動信号VRTがハイレベルにされリセットトランジスタRTが再度オンされるが、この時駆動信号Vrdは低い電圧VLであるので、フローティングディフュージョン領域FDの電圧VFDが電圧VLにリセットされ、第1の増幅トランジスタSF1がオフされる。すなわち、以後次の書き込み位相に入るまで第1の増幅トランジスタSF1はオフ状態である。上述した書き込み位相における書き込み動作によって、容量CmRによって保持される電圧VsigRは、リセットトランジスタRTをオンしたときのフローティングディフュージョン領域FDの電圧リセット信号を表し、容量CmSによって保持される電圧VsigSは、転送トランジスタTXをオンして受光素子PDから信号電荷をフローティングディフュージョン領域FDに転送したときのフローティングディフュージョン領域FDの電圧光信号を表す。また、上述した書き込み動作において容量CmR,CmSを充電するときに発生するノイズは、従来技術に係る図17の画素110において容量Cmを充電するときに発生するノイズ、従来技術に係る図18の画素120において容量Cm1,Cm2を充電するときに発生するノイズ、及び従来技術に係る図19の画素130において容量CmR,CmSを充電するときに発生するノイズと比較して、エネルギーにおいて半分に低減される。すなわち、従来技術に係る画素110,120,130の容量Cm,Cm1,Cm2,CmR,CmSの容量値が容量値Cである場合、これらの容量を充電するときに発生するノイズは以下の式1で表される。ここで、kはボルツマン定数、Tは絶対温度を表す。一方、第1の実施形態に係る画素10の容量CmR,CmSの容量値が容量値Cである場合、これらの容量を充電するときには、第1の増幅トランジスタSF1がサブスレッショルド領域で動作するので、発生するノイズは以下の式2で表される。ここで、kはボルツマン定数、Tは絶対温度を表す。すなわち、画素10は、従来技術に係る画素と比較して、ノイズを低減することができる。次に、読み出し位相について説明する。読み出し位相では、後述する1水平走査期間1Hを単位として、画素アレイA10のそれぞれの行が順次駆動される。ここで、上述したように、書き込み位相の期間T5においてフローティングディフュージョン領域FDの電圧VFDが電圧VLにリセットされているので、読み出し位相において第1の増幅トランジスタSF1はオフ状態である。第2の信号線の電圧Vsig2は、第2の増幅トランジスタSF2を備えゲインG2G2<1を有するソースフォロワ回路の出力電圧となっており、電圧Vsig2の変化分は、ソースフォロワ回路の入力電圧である各行の第1の信号線の電圧Vsig1iの変化分のG2倍となり、電圧Vsig2の波形は、電圧Vsig1iの波形と相似となる。最初に、画素アレイA10の第i行に含まれる画素10について説明する。まず、時刻t6からの期間T6において、駆動信号VITiがハイレベルにされ初期化トランジスタITがオンされて、第2の増幅トランジスタSF2のゲートの電圧、すなわち電圧Vsig1iが電圧Vsにリセットされる。次いで、時刻t7からの期間T7において、駆動信号VSLiがハイレベルにされ選択トランジスタSLがオンされて、第2の増幅トランジスタSF2が活性化するとともに、駆動信号VSwRiがハイレベルにされ容量スイッチトランジスタSwRがオンされて、リセット信号を表す電圧VsigRが、容量CmRから第1の信号線sig1、第2の増幅トランジスタSF2、及び選択トランジスタSLを介して第2の信号線sig2に出力される。次いで、時刻t8からの期間T8において、容量スイッチトランジスタSwRがオン状態のまま初期化トランジスタITがオンされて、容量CmRの電圧VCmRiが電圧Vsに初期化される。次いで、時刻t9からの期間T9において、選択トランジスタSLがオン状態のまま駆動信号VSwSiがハイレベルにされ容量スイッチトランジスタSwSがオンされて、光信号を表す電圧VsigSが、容量CmSから第1の信号線sig1、第2の増幅トランジスタSF2、及び選択トランジスタSLを介して第2の信号線sig2に出力される。最後に、時刻t10からの期間T10において、容量スイッチトランジスタSwSがオン状態のまま初期化トランジスタITがオンされて、容量CmSの電圧VCmSiが電圧Vsに初期化される。この後、画素アレイA10の第i1行に含まれる画素10について上述した読み出し動作と同様の動作が行われる。読み出し動作で説明したように、上述した初期化動作が、行毎に期間T8及び期間T10で実行される。以降、第i行の読み出しを実行している時刻t6から期間T10が終了するまでの期間を、第i行の読み出し期間Trdiという。また、第i行の読み出し動作を開始する時刻t6から第i1行の読み出し動作を開始する時刻t6aまでの期間を1水平走査期間1Hという。以上の動作において、容量CmR,CmSの容量値は、式2の関係から設計上可能な範囲で大きくすることが望ましい。同時に、容量CmR,CmSの容量値が、第2の増幅トランジスタSF2のゲート容量に比べて十分に大きな値であれば、期間T7及び期間T9で読み出される電圧値は各容量CmR,CmSに書き込まれた時の電圧値とほぼ同じとなり、読み出し時の電圧低下は生じない。これによって、図1の画素10は、図19の画素130と比較して、リセット信号及び光信号の電圧値を大きく取ることができるのでS/N比が向上し、かつ式2にしたがってノイズが低減する。上述した読み出し位相における読み出し動作により画素10から読み出されたリセット信号及び光信号に対して、例えば図2のコラム信号処理回路17が、電圧VsigRと電圧VsigSとの差を取るCDS処理を実行する。フローティングディフュージョン領域FDでのリセットノイズ、及び第1の増幅トランジスタSF1、並びに第2の増幅トランジスタSF2それぞれのしきい値のばらつきに起因する固定パターンノイズについては、電圧VsigRと電圧VsigSとの間で相関が存在するので、CDS処理を実行することによりこれらノイズが除去され、高画質の画像信号を得ることができる。図3及び図4のタイミングチャートでは、受光素子PDからフローティングディフュージョン領域FDに転送される信号電荷は、書き込み位相における期間T3の終了時刻から次の書き込み位相における期間T3の終了時刻までの期間、すなわちフルフレーム期間に受光素子PDで蓄積された信号電荷であったが、信号電荷を蓄積する時間以下、露光蓄積時間Tintという。を任意の長さに短縮するシャッタ動作も可能である。図5は、図2の2次元イメージセンサのシャッタ動作を示すタイミングチャートである。ここで、図5に示した駆動信号Vrd,VRT,VTX,VSwRi,VSwSi,VITi,VSLi,VSwRi1,VSwSi1,VITi1,VSLi1は、図3及び図4のタイミングチャートで説明したものと同様である。また、図3及び図4と同様の時刻及び期間を示す時刻及び期間には、同一の符号を付している。シャッタ位相では、画素アレイA10のすべての画素が一括して動作して、受光素子PDに蓄積された信号電荷を排出する動作以下、シャッタ動作という。が実行される。シャッタ動作を行うシャッタ位相は、読み出し位相において、各行の読み出し期間Trdと重ならない任意の期間に設定されてもよい。図5のタイミングチャートでは、時刻t11から時刻t15までがシャッタ位相であり、第i行の画素の読み出し期間Trdiと第i1行の画素の読み出し期間Trdi1との間に設定されている。シャッタ位相以外の部分の読み出し位相は、上述した読み出し位相と同様である。まず、時刻t11から時刻t12までの期間において、駆動信号VTX及び駆動信号VRTがハイレベルにされ転送トランジスタTX及びリセットトランジスタRTがオンされるが、この時の駆動信号Vrdは高い電圧VHであるので、受光素子PDに蓄積された信号電荷は、フローティングディフュージョン領域FDを経由してリセットトランジスタRTのドレインへ排出される。次いで、時刻t12において、駆動信号VTXがローレベルにされ転送トランジスタTXがオフされる。次いで、時刻t13において、駆動信号Vrdを電圧VHから電圧VLに変化させることにより、フローティングディフュージョン領域FDの電圧が電圧VLになる。次いで、時刻t14において駆動信号VRTがローレベルにされリセットトランジスタRTがオフされて、フローティングディフュージョン領域FDの電圧が第1の増幅トランジスタSF1がオフとなる電圧VLに保持され、以後の読み出し動作を可能にする。シャッタ位相における時刻t12において転送トランジスタTXがオフされてから、次の書き込み位相における期間T3が終了して転送トランジスタTXがオフされるまでの期間が、有効な露光蓄積期間Tintとなる。読み出し位相においてシャッタ位相を設定する時刻を変化させることにより、露光蓄積期間Tintの長さを変化させることができる。以上説明したように、第1の実施形態によれば、1画素内に1つの埋め込み受光素子PDと、8つのトランジスタTX,RT,SF1,SwR,SwS,IT,SF2,SLと、2つの容量CmR,CmSとを用いるのみで、一括露光が可能でかつCDS処理により高画質が得られる2次元イメージセンサを構成することができる。また、リセット信号及び光信号をそれぞれ容量CmR,CmSに書き込むときには、容量CmR,CmSに過渡的な充電電流が流れるのみで大きな直流電流は流れない。さらに、リセット信号及び光信号をそれぞれ容量CmR,CmSから読み出すときに信号を表す電圧が低下しないので、S/N比を向上させることができる。第2の実施形態.図6は、本発明の第2の実施形態に係る増幅型固体撮像装置の画素20の構成を示す回路図である。画素20は、図1の画素10と比較して、選択トランジスタSLを備えない点、及び電圧Vsが第2の増幅トランジスタSF2がオフになる電圧値に設定される点が異なり、その他の構成要素は、画素10と同様であって、その説明を省略する。また、画素20をマトリクス状に配置した画素アレイを含む2次元イメージセンサの構成は、図2の画素10を画素20と置き換えたものと同様であるのでその説明を省略する。さらに、画素20を有する画素アレイを備えた2次元イメージセンサの動作を示すタイミングチャートは、図3及び図4のタイミングチャートにおいて、選択トランジスタのための駆動信号VSLi,VSLi1を削除したものと同様である。図3及び図4を参照して、画素20を備えた2次元イメージセンサの動作を説明する。期間T7及びT9において、容量スイッチトランジスタSwR,SwSがオンされる時のみ、容量CmRに保持されたリセット信号及び容量CmSに保持された光信号が第2の増幅トランジスタSF2のゲートに印加されて第2の増幅トランジスタSF2が活性化する。また、期間T6,T8,T10において、初期化トランジスタITがオンされて、第2の増幅トランジスタSF2のゲートの電圧Vsig1iが電圧Vsとなり第2の増幅トランジスタSF2がオフされる。さらに、期間T10の後は、第2の増幅トランジスタSF2がオフの状態非選択モードが維持される。したがって、第2の実施形態に係る2次元イメージセンサは、第1の実施形態に係る2次元イメージセンサと同様に動作する。また、第2の実施形態に係る2次元イメージセンサは、第1の実施形態と同様の方法で、シャッタ動作を実行することができる。以上説明したように、第2の実施形態によれば、1画素内に1つの埋め込み受光素子PDと、7つのトランジスタTX,RT,SF1,SwR,SwS,IT,SF2と、2つの容量CmR,CmSとを用いるのみで、一括露光が可能でかつCDS処理により高画質が得られる2次元イメージセンサを構成することができる。また、リセット信号及び光信号をそれぞれ容量CmR,CmSに書き込むときには、容量CmR,CmSに過渡的な充電電流が流れるのみで大きな直流電流は流れない。さらに、リセット信号及び光信号を容量CmR,CmSから読み出すときに信号を表す電圧が低下しないので、S/N比を向上させることができる。またさらに、第1の実施形態と比較してトランジスタ数が少ないため、回路を小型化して受光素子PDの面積を増大させることができる。第3の実施形態.図7は、本発明の第3の実施形態に係る増幅型固体撮像装置の画素30の構成を示す回路図である。画素30は、画素10と比較して、第1の増幅トランジスタSF1と第1の信号線sig1との間に出力スイッチトランジスタSwOを備えて構成され、リセットトランジスタのドレインが、第1の増幅トランジスタSF1のドレイン、及び第2の増幅トランジスタSF2のドレインと共通に電源電圧Vddに接続されている点が異なり、その他の構成要素は、画素10と同様であって、その説明を省略する。また、画素30をマトリクス状に配置した画素アレイを含む2次元イメージセンサの構成は、図2の画素10を画素30と置き換えたものと同様であるのでその説明を省略する。出力スイッチトランジスタSwOのゲートには、行駆動回路15から駆動信号VSwOが入力され、駆動信号VSwOがハイレベルのとき出力スイッチトランジスタSwOはオンされ、駆動信号VSwOがローレベルのとき出力スイッチトランジスタSwOはオフされる。図8は、図7の画素30を有する画素アレイを備えた2次元イメージセンサの動作を示すタイミングチャートの第1の部分であり、図9は、図7の画素30を有する画素アレイを備えた2次元イメージセンサの動作を示すタイミングチャートの第2の部分である。図8及び図9のタイミングチャートは、図3及び図4のタイミングチャートと比較して、駆動信号Vrdを削除して、駆動信号VSwOを追加した点、及び電圧VFDの波形、並びに電圧Vsig1i,Vsig1i1の波形が異なる。駆動信号VSwOは、書き込み位相においてリセットトランジスタRTが最初にオン時刻t1されてから次にオン時刻t5されるまでの期間ハイレベルにされ、これにより出力スイッチトランジスタSwOがオンされて、第1の増幅トランジスタSF1のソースを第1の信号線に接続して、リセット信号及び光信号を容量スイッチトランジスタSwR,SwSを介して容量CmR,CmSに書き込むことを可能にする。また、フローティングディフュージョン領域FDの電圧VFDの波形は、図3及び図4と比較して、時刻t1から時刻t5までは同一であり、時刻t5以降が異なる。期間T5において、リセットトランジスタRTがオンされて、フローティングディフュージョン領域FDの電圧VFDが高い電圧VHとなる。電圧VFDが高い電圧VHであっても、読み出し位相では出力スイッチトランジスタSwOがオフ状態であるので、第1の増幅トランジスタSF1は、読み出し動作に影響を与えない。したがって、読み出し位相において、図8及び図9に示す電圧Vsig1i,Vsig1i1、駆動信号VSwRi,VSwRi1、駆動信号VSwSi,VSwSi1、電圧VCmRi,VCmRi1、電圧VCmSi,VCmSi1、駆動信号VITi,VITi1、及び駆動信号VSLi,VSLi1は、図3及び図4の場合と同様である。したがって、実施形態3に係る2次元イメージセンサは、実施形態1に係る2次元イメージセンサと同様に動作する。また、第3の実施形態に係る2次元イメージセンサのシャッタ動作は、第1の実施形態のシャッタ動作から駆動信号Vrdに関する動作を削除したものと同様である。以上説明したように、第3の実施形態によれば、1画素内に1つの埋め込み受光素子PDと、9つのトランジスタTX,RT,SF1,SwO,SwR,SwS,IT,SF2,SLと、2つの容量CmR,CmSとを用いるのみで、一括露光が可能でかつCDS処理により高画質が得られる2次元イメージセンサを構成することができる。また、リセット信号及び光信号をそれぞれ容量CmR,CmSに書き込むときには、容量CmR,CmSに過渡的な充電電流が流れるのみで大きな直流電流は流れない。さらに、リセット信号及び光信号を容量CmR,CmSから読み出すときに信号を表す電圧が低下しないので、S/N比を向上させることができる。なお、第3の実施形態では、選択トランジスタSLを備えて画素30を構成したが、本発明はこれに限らず、第2の実施形態と同様に選択トランジスタSLを備えずに画素30を構成してもよく、この場合、画素30内のトランジスタ数は8つとなり、回路を小型化して受光素子PDの面積を増大させることができる。第4の実施形態.図10は、本発明の第4の実施形態に係る増幅型固体撮像装置の画素40の構成を示す回路図である。上述した第1、第2、及び第3の実施形態に係る画素10,20,30は、埋め込み受光素子型の受光素子PDと転送トランジスタTXとを備えていたが、第4の実施形態に係る画素40は、転送トランジスタを備えずかつPN受光素子型の受光素子PDを備える。図10示すように画素40は、PN受光素子で構成された受光素子PDと、リセットトランジスタRTと、第1の増幅トランジスタSF1と、第1の信号線sig1と、出力スイッチトランジスタSwOと、容量CmR1,CmR2,CmSと、容量スイッチトランジスタSwR1,SwR2,SwSと、初期化トランジスタITと、第2の増幅トランジスタSF2と、選択トランジスタSLと、第2の信号線sig2とを備えて構成される。なお、画素40をマトリクス状に配置した画素アレイを含む2次元イメージセンサの構成は、図2の画素10を画素40と置き換えたものと同様であるのでその説明を省略する。以下、画素40をマトリクス状に配置した画素アレイを画素アレイA40という。図10において、受光素子PDのアノードは接地電圧に接続され、受光素子PDのカソードは、第1の増幅トランジスタSF1のゲート、及びリセットトランジスタのソースに接続される。リセットトランジスタのゲートは図2を参照して上述された行駆動回路15に接続され、リセットトランジスタのドレインは電源電圧Vddに接続される。第1の増幅トランジスタSF1のドレインは、電源電圧Vddに接続され、第1の増幅トランジスタSF1のソースは、出力スイッチトランジスタSwOのソースに接続される。出力スイッチトランジスタSwOのゲートは、行駆動回路15に接続され、出力スイッチトランジスタSwOのドレインは、第1の信号線sig1を介して、容量スイッチトランジスタSwR1のドレインと、容量スイッチトランジスタSwR2のドレインと、容量スイッチトランジスタSwSのドレインと、初期化トランジスタITのソースと、第2の増幅トランジスタSF2のゲートとに接続される。容量スイッチトランジスタSwR1のゲートは、行駆動回路15に接続され、容量スイッチトランジスタSwR1のソースは、容量CmR1の一端に接続され、容量CmR1の他端は接地電圧に接続される。容量スイッチトランジスタSwR2のゲートは、行駆動回路15に接続され、容量スイッチトランジスタSwR2のソースは、容量CmR2の一端に接続され、容量CmR2の他端は接地電圧に接続される。容量スイッチトランジスタSwSのゲートは、行駆動回路15に接続され、容量スイッチトランジスタSwSのソースは、容量CmSの一端に接続され、容量CmSの他端は接地電圧に接続される。初期化トランジスタITのゲートは、行駆動回路15に接続され、初期化トランジスタITのドレインは、接地電圧又は接地電圧に近い正の電圧である電圧Vsに接続される。第2の増幅トランジスタSF2のドレインは、電源電圧Vddに接続され、第2の増幅トランジスタSF2のソースは、選択トランジスタSLのドレインに接続される。選択トランジスタSLのゲートは、行駆動回路15に接続され、選択トランジスタSLのソースは、第2の信号線sig2に接続される。第2の信号線sig2の一端は、定電流負荷トランジスタCLのドレインに接続される。定電流負荷トランジスタCLのドレインはまた、図2を参照して上述されたコラム信号処理回路17に接続され、出力電圧Voをコラム信号処理回路17に出力する。定電流負荷トランジスタCLのゲートは、出力電圧Voが読み出されているときに、定電流負荷トランジスタCLが定電流負荷となるように例えば直流電圧に接続される。定電流負荷トランジスタCLのソースは、接地電圧に接続される。また、受光素子PDのカソードの電圧を電圧VPDといい、第1の信号線sig1の電圧を電圧Vsig1といい、容量CmR1の電圧を電圧VCmR1といい、容量CmR2の電圧を電圧VCmR2といい、容量CmSの電圧を電圧VCmSといい、第2の信号線sig2の電圧を電圧Vsig2という。また、行駆動回路15から画素40に出力される駆動信号を以下に示す。1駆動信号VRT:リセットトランジスタRTのゲートに印加されてリセットトランジスタRTをオンオフさせる駆動信号であり、駆動信号VRTがハイレベルのときリセットトランジスタRTはオンされ、駆動信号VRTがローレベルのときリセットトランジスタRTはオフされる。2駆動信号VSwO:出力スイッチトランジスタSwOのゲートに印加されて出力スイッチトランジスタSwOをオンオフさせる駆動信号であり、駆動信号VSwOがハイレベルのとき出力スイッチトランジスタSwOはオンされ、駆動信号VSwOがローレベルのとき出力スイッチトランジスタSwOはオフされる。3駆動信号VSwR1:容量スイッチトランジスタSwR1のゲートに印加されて容量スイッチトランジスタSwR1をオンオフさせる駆動信号であり、駆動信号VSwR1がハイレベルのとき容量スイッチトランジスタSwR1はオンされ、駆動信号VSwR1がローレベルのとき容量スイッチトランジスタSwR1はオフされる。4駆動信号VSwR2:容量スイッチトランジスタSwR2のゲートに印加されて容量スイッチトランジスタSwR2をオンオフさせる駆動信号であり、駆動信号VSwR2がハイレベルのとき容量スイッチトランジスタSwR2はオンされ、駆動信号VSwR2がローレベルのとき容量スイッチトランジスタSwR2はオフされる。5駆動信号VSwS:容量スイッチトランジスタSwSのゲートに印加されて容量スイッチトランジスタSwSをオンオフさせる駆動信号であり、駆動信号VSwSがハイレベルのとき容量スイッチトランジスタSwSはオンされ、駆動信号VSwSがローレベルのとき容量スイッチトランジスタSwSはオフされる。6駆動信号VIT:初期化トランジスタITのゲートに印加されて初期化トランジスタITをオンオフさせる駆動信号であり、駆動信号VITがハイレベルのとき初期化トランジスタITはオンされ、駆動信号VITがローレベルのとき初期化トランジスタITはオフされる。7駆動信号VSL:選択トランジスタSLのゲートに印加されて選択トランジスタSLをオンオフさせる駆動信号であり、駆動信号VSLがハイレベルのとき選択トランジスタSLはオンされ、駆動信号VSLがローレベルのとき選択トランジスタSLはオフされる。上述したように、行駆動回路15は、画素アレイA40の行毎に駆動信号を出力するので、画素アレイA40の第i行の画素40に出力される駆動信号を上述した駆動信号の後にiを連結することによって表すこととする。例えば、第i行の画素40に出力される駆動信号VSwSは、駆動信号VSwSiと表す。また、上述したiを連結しない場合は、画素アレイA40のすべての行の画素40に出力される駆動信号を表すこととする。さらに、図10を参照して述べた画素40における電圧VPD,Vsig1,VCmR1,VCmR2,VCmS,Vsig2についても同様の記法を使用する。すなわち、iを連結した場合は画素アレイA40の第i行の画素40における電圧を表し、iを連結しない場合は、画素アレイA40のすべての行の画素40における電圧を表すこととする。例えば、電圧VCmSiは、画素アレイA40の第i行の画素40の容量CmSの電圧を表し、電圧Vsig1は、画素アレイA40のすべての行の画素40の第1の信号線sig1の電圧を示す。図10の画素40を有する画素アレイA40を備えた2次元イメージセンサの動作を、図11乃至図15のタイミングチャートを参照して説明する。図11は、図10の画素40を有する画素アレイを備えた2次元イメージセンサの1つのフレーム周期における動作を示すタイミングチャートの第1の部分であり、図12は、図10の画素40を有する画素アレイを備えた2次元イメージセンサの1つのフレーム周期における動作を示すタイミングチャートの第2の部分である。図11及び図12において、駆動信号VRT,VSwO,VSwR1i,VSwR2i,VSwSi,VITi,VSLi,VSwR1i1,VSwR2i1,VSwSi1,VITi1,VSLi1は、上述した行駆動回路15から画素40に出力される駆動信号である。また、電圧VPD,Vsig1i,VCmR1i,VCmR2i,VCmSi,Vsig1i1,VCmR1i1,VCmR2i1,VCmSi1,Vsig2は、上述した画素40における電圧である。画素アレイA40を備えた2次元イメージセンサの動作は、画素アレイA40のすべての画素40を初期化するための初期化動作と、画素アレイA40のすべての画素40が一括して動作して、リセット信号を容量SwR1又は容量SwR2に書き込みかつ光信号を容量SwSに書き込む動作を実行する書き込み位相と、画素アレイA40の画素40が行毎に動作して、リセット信号を容量SwR1又は容量SwR2から読み出しかつ光信号を容量SwSから読み出す動作を実行する読み出し位相とで構成される。また、書き込み位相と読み出し位相とを合わせてフレーム周期という。なお、本実施形態においては、1つのフレームは、順次走査方式における1つの画面の画像データを含む。まず、初期化動作について説明する。ここでは、画素アレイA40の第i行に含まれる画素40の動作について説明するが、他の行に含まれる画素40も同様に動作する。初期化動作では、駆動信号VSwR1i,VSwR2i,VSwSiをハイレベルにすることにより容量スイッチトランジスタSwR1、SwR2、SwSをオンした状態で、駆動信号VITiをハイレベルにすることにより初期化トランジスタITをオンして、容量CmR1,CmR2,CmSの電圧VCmR1i,VCmR2i,VCmSiを電圧Vsに初期化する。なお、後述するように、上述した動作と同様の初期化動作が、行毎に読み出し位相の最後においても実行される。次に、書き込み位相について説明する。書き込み位相では、画素アレイA40のすべての画素40が一括して同時に動作する。ここでは、画素アレイA40の第i行に含まれる画素40の動作について説明するが、他の行に含まれる画素40も同様に動作する。また、書き込み位相において処理されるフレームが、奇数番目のフレーム以下、奇数フレームという。のときと偶数番目のフレーム以下、偶数フレームという。のときとで動作が異なるので、まず、奇数フレームを処理する場合について説明し、その後偶数フレームを処理する場合について説明する。時刻t1において、駆動信号VSwOがハイレベルにされ出力スイッチトランジスタSwOがオンされて、第1の増幅トランジスタSF1のソースが、3つの容量スイッチトランジスタSwR1,SwR2,SwSのドレインに接続される。時刻t2からの期間T2において、第1の増幅トランジスタSF1のゲートの電圧VPDは、受光素子PDが入射光により蓄積した信号電荷により発生する電圧である。このとき、信号電荷の量に応じて、電圧VPDが変化する。信号電荷が存在しない場合、電圧VPDは電圧VsigS1となり、信号電荷が存在する場合、電圧VPDは電圧VsigS2となる。以下、信号電荷により発生する電圧を電圧VsigSVsigS2≦VsigS≦VsigS1という。ここで、電圧Vsig1iは、第1の増幅トランジスタSF1を備えゲインG3G3<1を有するソースフォロワ回路の出力電圧であり、電圧Vsig1iの変化分は、ソースフォロワ回路の入力電圧VPDの変化分のG3倍となり、電圧Vsig1iの波形は、電圧VPDの波形と相似となる。またこの時、駆動信号VSwSがハイレベルにされスイッチトランジスタSwSがオンされるが、上述した初期化動作によって容量CmSの電圧VCmSiは電圧Vsであるので、第1の増幅トランジスタSF1がオンされて、第1の増幅トランジスタSF1のソースから容量CmSに向けて充電電流が流れ、容量CmSが充電される。第1の増幅トランジスタSF1が飽和領域での動作からサブスレッショルド領域での動作に移行した時点で、容量CmSの電圧VCmSiはほぼ安定した電圧VsigSとなる。すなわち、容量スイッチトランジスタSwSがオンである期間T2は、第1の増幅トランジスタSF1が飽和領域での動作からサブスレッショルド領域での動作に移行するまでの期間である。また、電圧VsigSは、受光素子PDが入射光により蓄積した信号電荷により発生する電圧光信号に相当する。次いで、時刻t3からの期間T3において、駆動信号VRTがハイレベルにされリセットトランジスタRTがオンされて、電圧VPDが電源電圧Vdd又はそれに対応するリセットトランジスタRTのソース電圧にリセットされる。換言すれば、受光素子PDに蓄積された信号電荷が電源へ排出されて、受光素子PDがリセットされる。その後、時刻t4からの期間T4において、駆動信号VSwR1iがハイレベルにされ容量スイッチトランジスタSwR1がオンされて、第1の増幅トランジスタSF1のソースから容量CmR1に向けて充電電流が流れ、第1の増幅トランジスタSF1が飽和領域での動作からサブスレッショルド領域での動作に移行した時点で、容量CmR1の電圧VCmR1iはほぼ安定した電圧VsigRとなる。また、電圧VsigRは、リセットトランジスタRTがオンされたときの受光素子PDのカソードの電圧リセット信号に相当する。次いで、時刻t5において、駆動信号VSwOがローレベルにされ出力スイッチトランジスタSwOがオフされて、第1の増幅トランジスタSF1のソースが、3つの容量スイッチトランジスタSwR1,SwR2,SwSのドレインと切断される。一方、処理されるフレームが偶数フレームのときは、処理されるフレームが奇数フレームのときと比較して、容量CmR2にリセット信号を書き込む点のみが異なる。すなわち、上述した期間T4において、駆動信号VSwR1iを駆動信号VSwR2iに変更し、容量スイッチトランジスタSwR1を容量スイッチトランジスタSwR2に変更し、容量CmR1を容量CmR2に変更し、かつ電圧VCmR1iを電圧VCmR2iに変更すると、偶数フレームのときの動作となる。次に、読み出し位相について説明する。読み出し位相では、後述する1水平走査期間1Hを単位として、画素アレイA40のそれぞれの行が順次駆動される。ここで、上述したように、書き込み位相の時刻t5において出力スイッチトランジスタSwOはオフにされるので、第1の増幅トランジスタSF1と3つの容量スイッチトランジスタSwR1,SwR2,SwSとは接続されていない。第2の信号線の電圧Vsig2は、第2の増幅トランジスタSF2を備えゲインG4G4<1を有するソースフォロワ回路の出力電圧となっており、電圧Vsig2の変化分は、ソースフォロワ回路の入力電圧である各行の第1の信号線の電圧Vsig1iの変化分のG4倍となり、電圧Vsig2の波形は、電圧Vsig1iの波形と相似となる。また、読み出し位相において処理されるフレームが、奇数フレームのときと偶数フレームのときとで動作が異なるので、まず、奇数フレームを処理する場合について説明し、その後偶数フレームを処理する場合について説明する。最初に、画素アレイA40の第i行に含まれる画素40について説明する。まず、時刻t6からの期間T6において、駆動信号VITiがハイレベルにされ初期化トランジスタITがオンされて、第2の増幅トランジスタSF2のゲートの電圧、すなわち電圧Vsig1iが電圧Vsにリセットされる。次いで、時刻t7からの期間T7において、駆動信号VSLiがハイレベルにされ選択トランジスタSLがオンされて、第2の増幅トランジスタSF2が活性化するとともに、駆動信号VSwR2iがハイレベルにされ容量スイッチトランジスタSwR2がオンされて、リセット信号を表す電圧VsigRが容量CmR2から第1の信号線sig1、第2の増幅トランジスタSF2、及び選択トランジスタSLを介して第2の信号線sig2に出力される。次いで、時刻t8からの期間T8において、容量スイッチトランジスタSwR2がオン状態のまま初期化トランジスタITがオンされて、容量CmR2の電圧VCmR2iが電圧Vsに初期化される。次いで、時刻t9からの期間T9において、選択トランジスタSLがオン状態のまま駆動信号VSwSiがハイレベルにされ容量スイッチトランジスタSwSがオンされて、光信号を表す電圧VsigSが、容量CmSから第1の信号線sig1、第2の増幅トランジスタSF2、及び選択トランジスタSLを介して第2の信号線sig2に出力される。最後に、時刻t10からの期間T10において、容量スイッチトランジスタSwSがオン状態のまま初期化トランジスタITがオンされて、容量CmSの電圧VCmSiが電圧Vsに初期化される。この後、画素アレイA40の第i1行に含まれる画素40について上述した読み出し動作と同様の動作が行われる。一方、処理されるフレームが偶数フレームのときは、処理されるフレームが奇数フレームのときと比較して、容量CmR1からリセット信号を読み出す点のみが異なる。すなわち、上述した期間T7及び期間T8において、駆動信号VSwR2iを駆動信号VSwR1iに変更し、容量スイッチトランジスタSwR2を容量スイッチトランジスタSwR1に変更し、容量CmR2を容量CmR1に変更し、かつ電圧VCmR2iを電圧VCmR1iに変更すると、偶数フレームのときの動作となる。読み出し動作で説明したように、上述した初期化動作が、行毎に期間T8及び期間T10で実行される。以降、第i行の読み出しを実行している時刻t6から期間T10が終了するまでの期間を、第i行の読み出し期間Trdiという。また、第i行の読み出し動作を開始する時刻t6から第i1行の読み出し動作を開始する時刻t6aまでの期間を1水平走査期間1Hという。上述した書き込み動作において容量CmSに書き込まれる光信号は、1フレーム前の書き込み位相における期間T3において受光素子PDに蓄積された信号電荷を電源に排出した後、受光素子PDに蓄積された信号電荷に相当する。したがって、奇数フレームの光信号は1フレーム前の偶数フレームのリセット信号とノイズ相関があり、偶数フレームの光信号は1フレーム前の奇数フレームのリセット信号とノイズ相関がある。上述したように、書き込み位相において、奇数フレームを処理しているときは、光信号を容量CmSに書き込み、リセット信号を容量CmR1に書き込み、偶数フレームを処理しているときは、光信号を容量CmSに書き込み、リセット信号を容量CmR2に書き込む。一方、読み出し位相において、奇数フレームを処理しているときは、当該フレームの書き込み処理で容量CmSに書き込まれた光信号と、1フレーム前の書き込み処理で容量CmR2に書き込まれたリセット信号とを読み出し、偶数フレームを処理しているときは、当該フレームの書き込み処理で容量CmSに書き込まれた光信号と、1フレーム前の書き込み処理で容量CmR1に書き込まれたリセット信号とを読み出す。これにより、ノイズ相関のある光信号とリセット信号とをペアで読み出すことが可能となる。図13は、図10の画素40を有する画素アレイを備えた2次元イメージセンサの2つのフレーム周期における動作を示すタイミングチャートである。図13のタイミングチャートは、奇数フレームを処理するフレーム周期と偶数フレームを処理するフレーム周期との2つフレーム周期における容量CmS,CmR1,CmR2に対する書き込み動作と読み出し動作とを示したものであり、図11及び図12と同様の時刻及び期間を示す時刻及び期間には、同一の符号を付している。まず、奇数フレームの書き込み位相において、光信号を容量CmSに書き込み、受光素子PDをリセットしたリセット信号を容量CmR1に書き込む。次いで、奇数フレームの読み出し位相において、1フレーム前の書き込み動作で容量CmR2に書き込まれたリセット信号と、容量CmSに書き込まれた光信号とを読み出す。次いで、偶数フレームの書き込み位相において、光信号を容量CmSに書き込み、受光素子PDをリセットしたリセット信号を容量CmR2に書き込む。次いで、偶数フレームの読み出しにおいて、1フレーム前の書き込み動作で容量CmR1に書き込まれたリセット信号と、容量CmSに書き込まれた光信号とを読み出す。このとき、リセット信号を容量CmR1に書き込んだ後から光信号を容量CmSに書き込んだ後までの期間が露光蓄積時間Tintとなる。上述した書き込み動作及び読み出し動作により、画素40から読み出されるリセット信号と光信号とは、ノイズ相関のあるペアとなるので、例えば図2のコラム信号処理回路17が、電圧VsigRと電圧VsigSとの差を取るCDS処理を行えば、受光素子PDでのリセットノイズ、及び第1の増幅トランジスタSF1、並びに第2の増幅トランジスタSF2それぞれのしきい値のばらつきに起因する固定パターンノイズが除去され、高画質の画像信号を得ることができる。図11、図12及び図13のタイミングチャートでは、光信号は、書き込み位相から次の書き込み位相までの期間、すなわちフルフレーム期間に受光素子PDで蓄積された信号電荷に相当する電圧であったが、信号電荷を蓄積する時間以下、露光蓄積時間Tintという。を任意の長さに短縮するシャッタ動作も可能である。図14は、図10の画素40を有する画素アレイを備えた2次元イメージセンサのシャッタ動作を示すタイミングチャートである。ここで、図14に示した駆動信号VSwO,VRT,VSwR1i,VSwR2i,VSwSi,VITi,VSLi,VSwR1i1,VSwR2i1,VSwSi1,VITi1,VSLi1は、図11及び図12のタイミングチャートで説明したものと同様である。また、図11及び図12と同様の時刻及び期間を示す時刻及び期間には、同一の符号を付している。シャッタ位相では、画素アレイA40のすべての画素40が一括して動作して、受光素子PDに蓄積された信号電荷を排出し、かつ容量CmR1又は容量CmR2に受光素子PDをリセットしたリセット信号を書き込む動作以下、シャッタ動作という。が実行される。なお、第1の実施形態の場合は、シャッタ動作においてリセット信号を容量CmRに書き込まないが、本実施形態では、リセット信号の書き込みも行われる。シャッタ位相は、読み出し位相において、各行の読み出し期間Trdと重ならないように任意の期間に設定されてもよい。図14のタイミングチャートでは、時刻t15から時刻t18までがシャッタ位相であり、第i行の画素の読み出し期間Trdiと第i1行の画素の読み出し期間Trdi1との間に設定されている。シャッタ位相以外の部分の読み出し位相は、上述した読み出し位相と同様である。また、シャッタ位相において処理されるフレームが、奇数フレームのときと偶数フレームのときとで動作が異なるので、まず、奇数フレームの場合について説明し、その後偶数フレームの場合について説明する。まず、時刻t15から時刻t16までの期間において、駆動信号VSwO及び駆動信号VRTがハイレベルにされ出力スイッチトランジスタSwO及びリセットトランジスタRTがオンされて、受光素子PDに蓄積された電荷がリセットトランジスタRTのドレインへ排出される。次いで、時刻t17から時刻t18までの期間において、駆動信号VSwOがハイレベルのまま駆動信号VSwR1iがハイレベルにされ容量スイッチトランジスタSwR1がオンされて、第1の増幅トランジスタSF1のソースから容量CmR1に向けて充電電流が流れ、第1の増幅トランジスタSF1が飽和領域での動作からサブスレッショルド領域での動作に移行した時点で、容量CmR1の電圧はほぼ安定した電圧VsigRとなり、これがリセット信号に相当する。シャッタ位相における時刻t18において容量SwR1へのリセット信号の書き込みが終了してから、次の書き込み位相における期間T2が終了して容量スイッチトランジスタSwSがオフするまでの期間が、有効な露光蓄積期間Tintとなり、この期間に受光素子PDに蓄積された信号電荷による電圧を、次の書き込み位相で容量SwSに書き込む。読み出し位相においてシャッタ位相を設定する時刻を変化させることにより、露光蓄積期間Tintの長さを変化させることができる。一方、処理されるフレームが偶数フレームのときは、処理されるフレームが奇数フレームのときと比較して、容量CmR2にリセット信号を書き込む点のみが異なる。すなわち、上述した時刻t17から時刻18までの期間において、駆動信号VSwR1iを駆動信号VSwR2iに変更し、容量スイッチトランジスタSwR1を容量スイッチトランジスタSwR2に変更し、容量CmR1を容量CmR2に変更すると、偶数フレームのときの動作となる。次に、書き込み位相について説明する。ここで説明する書き込み位相では、上述したシャッタ動作を行わない場合の書き込み位相と比較して、リセット信号を容量に書き込まない点が異なる。書き込み位相では、画素アレイA40のすべての画素が同時に受光素子PDに蓄積された信号電荷を光信号として容量CmSに書き込む動作が行われる。まず、時刻t1において、駆動信号VSwOがハイレベルにされ出力スイッチトランジスタSwOがオンされる。次いで、時刻t2からの期間T2において、駆動信号VSwSがハイレベルにされ容量スイッチトランジスタSwSがオンされて、第1の増幅トランジスタSF1のソースから容量CmSに向けて充電電流が流れ、容量CmSが充電される。第1の増幅トランジスタSF1が飽和領域での動作からサブスレッショルド領域での動作に移行した時点で、容量CmSの電圧はほぼ安定した電圧VsigSとなり、電圧VsigSが光信号に相当する。上述した書き込み動作において容量CmSに書き込まれる光信号は、1フレーム前の読み出し位相におけるシャッタ位相において受光素子PDに蓄積された信号電荷を電源に排出した後、受光素子PDに蓄積された信号電荷に相当する。したがって、奇数フレームの光信号は1フレーム前の偶数フレームのリセット信号とノイズ相関があり、偶数フレームの光信号は1フレーム前の奇数フレームのリセット信号とノイズ相関がある。図15は、図10の画素40を有する画素アレイを備えた2次元イメージセンサの2つのフレーム周期におけるシャッタ動作を示すタイミングチャートである。図15のタイミングチャートは、奇数フレームを処理するフレーム周期と偶数フレームを処理するフレーム周期との2つフレーム周期における容量CmS,CmR1,CmR2に対する書き込み動作と読み出し動作とを示したものであり、図14と同様の時刻及び期間を示す時刻及び期間には、同一の符号を付している。まず、奇数フレームの書き込み位相において、光信号を容量CmSに書き込む。次いで、奇数フレームの読み出し位相において、1フレーム前の書き込み動作で容量CmR2に書き込まれたリセット信号と、容量CmSに書き込まれた光信号とを読み出し、読み出し位相中の特定の時刻に全画素一括動作で受光素子PDをリセットしたリセット信号を容量CmR1に書き込む。次いで、偶数フレームの書き込み位相において、光信号を容量CmSに書き込む。次いで、偶数フレームの読み出し位相において、1フレーム前の書き込み動作で容量CmR1に書き込まれたリセット信号と、容量CmSに書き込まれた光信号とを読み出し、受光素子PDをリセットしたリセット信号を容量CmR2に書き込む。したがって、画素40から読み出されるリセット信号と光信号とは、ノイズ相関のあるペアとなる。このとき、リセット信号を容量CmR1に書き込んだ後から光信号を容量CmSに書き込んだ後までの期間が露光蓄積時間Tintとなる。以上説明したように、第4の実施形態によれば、1画素内に1つのPN受光素子PDと、9つのトランジスタRT,SF1,SwO,SwR1,SwR2,SwS,IT,SF2,SLと、3つの容量CmR1,CmR2,CmSを用いるのみで、一括露光が可能でかつCDS処理により高画質が得られる2次元イメージセンサを構成することができる。また、リセット信号及び光信号をそれぞれ容量CmR1,CmR2,CmSに書き込むときには、容量CmR1,CmR2,CmSに過渡的な充電電流が流れるのみで大きな直流電流は流れない。さらに、リセット信号及び光信号をそれぞれ容量CmR1,CmR2,CmSから読み出すときに信号を表す電圧が低下しないので、S/N比を向上させることができる。なお、第4の実施形態では、選択トランジスタSLを備えて画素40を構成したが、本発明はこれに限らず、第2の実施形態と同様に選択トランジスタSLを備えずに画素40を構成してもよく、この場合、画素40内のトランジスタ数は8つとなり、回路を小型化して受光素子PDの面積を増大させることができる。第5の実施形態.図16は、本発明の第5の実施形態に係る増幅型固体撮像装置の画素50の構成を示す回路図である。図1に示したように画素10は、埋め込み受光素子で構成された受光素子PDと、転送トランジスタTXと、リセットトランジスタRTと、第1の増幅トランジスタSF1と、第1の信号線sig1と、容量CmR,CmSと、容量スイッチトランジスタSwR,SwSと、初期化トランジスタITと、第2の増幅トランジスタSF2と、選択トランジスタSLと、第2の信号線sig2とを備えて構成されるが、図16に示す画素50は図1に示す画素10を構成する容量CmSと容量スイッチトランジスタSwSの代わりに容量CmS1,CmS2と容量スイッチトランジスタSwS1,SwS2を備えたことを特徴とする。図17は、図16の2次元イメージセンサの書き込み動作を示すタイミングチャートである。なお、この書き込み動作を上述した実施態様と同様に全画素が一括して動作する。以下、図16の回路の動作を図17を用いて説明する。図17において、時刻tw0からの期間Tw0において、駆動信号VTXがハイレベルVTXHに固定され転送トランジスタTXがオンされる。これにより、受光素子PDから電荷をフローティングディフュージョン領域FDに転送することによりPDをリセットし、その後の入射光により発生した電荷がPDに蓄積される。次いで、時刻tw1からの期間Tw1において、駆動信号VRTがハイレベルVRTHにされリセットトランジスタRTがオンされる。この時、駆動信号Vrdがハイレベルであるため、フローティングディフュージョン領域FDを介して第1の増幅トランジスタSF1のゲート電圧にはハイレベルの信号が入力されるため、第1の増幅トランジスタSF1はオンされることになる。次いで、時刻tw2からの期間Tw2において、駆動信号VSwRiがハイレベルに固定され、容量スイッチトランジスタSwRをオンさせることによりフローティングディフュージョン領域FDの電位が第1の増幅トランジスタSF1を介して容量CmRに書き込まれる。次に、時刻tw3からの期間Tw3において、駆動信号VTXがハイレベルVTXHに固定され転送トランジスタTXをオンさせることにより、期間Tint1以下、長時間露光期間という。の間に受光素子PDに蓄積した電荷を転送する1回目電荷転送動作。このとき、リセットトランジスタRTのゲート電圧VRTはハイレベルVRTHとローレベルVRTLの中間のミドルレベルVRTMとする。すなわち、VRTH<VRTM<VRTLである。電荷転送後はリセットトランジスタRTのゲート電圧VRTをローレベルVRTLに保持する。なお、期間Tw3の終了時が期間Tint2以下、短時間露光期間という。の開始時となる。なお、ここにおいてミドルレベルVRTMとはハイレベルVRTHとローレベルVRTLの間の範囲にある電位であればよく、例えば、ハイレベルVRTHの90~10の値をミドルレベルVRTMに設定しても構わない。次に、転送トランジスタTXをオフした後の時刻tw4からの期間Tw4において、駆動信号VSwS1iがハイレベルに固定され容量スイッチトランジスタSwS1をオンさせることにより、この1回目に転送された電荷によるフローティングディフュージョン領域FDの電位が第1の増幅トランジスタSF1を介して容量CmS1に書き込まれる。次に、時刻tw5からの期間Tw5において、駆動信号VTXがハイレベルVTXHに固定され転送トランジスタTXをオンさせることにより期間Tint2の間にPDに蓄積した電荷を転送する2回目電荷転送動作。この間リセットトランジスタRTのゲート電圧はローレベルVRTLである。次に、転送トランジスタTXをオフした後の時刻tw6からの期間Tw6において、駆動信号VSwS1iがハイレベルに固定され容量スイッチトランジスタSwS1をオンさせることにより、この2回目に転送された電荷によるフローティングディフュージョン領域FDの電位が第1の増幅トランジスタSF1を介して容量CmS2に書き込まれる。最後に、時刻tw7からの期間Tw7において、リセットトランジスタRTのドレイン電圧Vrdをローレベルとした状態でリセットトタンジスタRTをオンさせ、フローティングディフュージョン領域FDの電位をローレベルにリセットすることで第1の増幅トランジスタSF1をオフ状態にする。次に、信号の読み出し動作について説明する。図18は、図16の増幅型固体撮像装置の読み出し動作を示すタイミングチャートである。図18において、先ず、時刻tr0からの期間Tr0において、駆動信号VITiがハイレベルに固定され初期化トランジスタITiをオンし第2の増幅トランジスタSF2のゲートを電圧Vsにリセットする。次いで、駆動信号VSLiがハイレベルに固定され選択トランジスタSLiをオンした後、容量スイッチトランジスタSwRiをオンして容量CmRiに記録されたリセット信号を第2の増幅トランジスタSF2のゲートにゲート電圧として与え、第2の増幅トランジスタSF2により増幅された信号が信号線sig2へ読み出される。容量スイッチトランジスタSwRiのオン期間の後半の時刻tr1からの期間Tr1において、駆動信号VITiがハイレベルに固定され初期化トランジスタITiをオンし、容量CmRiを初期化し次のフレームを記録可能な状態にする。次いで駆動信号VSwS1iがハイレベルに固定され容量スイッチトランジスタSwS1iをオンして容量CmS1iに記録された長時間露光信号を第2の増幅トランジスタSF2のゲートにゲート電圧として与え、第2の増幅トランジスタSF2により増幅された信号が信号線sig2へ読み出される。容量スイッチトランジスタSwS1iのオン期間の後半の時刻tr2からの期間Tr2において、駆動信号VSwS1iがハイレベルに固定され容量スイッチトランジスタSwS1がオン状態のまま、駆動信号VITiがハイレベルに固定され初期化トランジスタITiをオンし、容量CmS1iを初期化し次のフレームを記録可能な状態にする。以下同様に、容量スイッチトランジスタSwS2iをオンして容量CmS2iに記録された短時間露光信号を第2の増幅トランジスタSF2のゲートにゲート電圧として与え、第2の増幅トランジスタSF2により増幅された信号が信号線sig2へ読み出される。また、同様に容量スイッチトランジスタSwS2iオン期間の後半の時刻tr3からの期間Tr3において、駆動信号VSwS2iがハイレベルに固定され容量スイッチトランジスタSwS2がオン状態のまま駆動信号VITiがハイレベルに固定され初期化トランジスタITをオンし、容量CmS2iに係る電圧VCmRiが電圧Vsに初期化される。そして、次のフレームで記録可能な状態にする。時刻tr3の前後でも可で選択トランジスタSLiをオフし、第i行目の読み出し動作を終了する。上述のように、リセットトランジスタRTのゲート電圧VRTをローレベル、ミドルレベル、ハイレベルの3つのレベルで制御する理由を以下に述べる。図19は、図16の増幅型固体撮像装置において、入射光により受光素子で発生した信号電荷、転送トランジスタ及びリセットトランジスタのゲート電位、フローティングディフュージョン領域の電位を模式的に示す電位図である。図19において、VTXL,VTXHはそれぞれ転送トランジスタTXのゲート電位VTXがローレベル、ハイレベルであることを表し、VRTL,VRTM,VRTHはそれぞれリセットトランジスタRTのゲート電位VRTがローレベル、ミドルレベル、ハイレベルであることを表す。図19において、最初にリセットトランジスタRTのゲート電位VRTをハイレベルとしてフローティングディフュージョン領域FD部の電位を電源Vddにリセットした後、リセットトランジスタRTのゲート電位VRTをミドルレベルVRTMとして転送トランジスタTXのゲート電位VTXをハイレベルVTXHとし長時間蓄積電荷をフローティングディフュージョン領域FDへ転送する。入射光量が増大し転送された電荷が大きくなると、リセットトランジスタRTのゲート電位VRTがミドルレベルVRTMのため過剰な電荷はリセットトランジスタRTからオーバーフローし一定値の電荷量Q1で頭打ち状態となる。次に、リセットトランジスタRTのゲート電位VRTをローレベルVRTLとし、VTXH<VRTLとすると、フローティングディフュージョン領域FD部に蓄積できる最大電荷量はリセットトランジスタRTのゲート電位VRTのローレベルであるVRTLで規定される電荷量Q1Q2にまで増大する。この状態で2回目の転送トランジスタTXのゲート電位VTXをハイレベルVTXHとすることにより短時間蓄積電荷がフローティングディフュージョン領域FDへ転送される。従って、電荷量Q1以下の長時間蓄積電荷の上に短時間蓄積電荷が加算されることになる。なお、PD部の電荷量がQ1Q2を超える場合には、VTXH<VRTLよりローレベルのRTからオーバーフローするため、PD側への逆流は防止され残像となることはない。図20は、図16の増幅型固体撮像装置において、最大許容入射光量が拡大されたワイドダイナミックレンジ動作を示す蓄積時間に対する信号電荷量を示すグラフである。ここにおいて、横軸は蓄積時間、縦軸は信号電荷量を表し、長時間蓄積期間をTL、短時間蓄積期間をTSとし、線80から83のそれぞれはリセットトランジスタRTのゲート電位VRTをミドルレベルVTXMとした場合のフローティングディフュージョン領域FD部に蓄積できる電荷量を示している。ここで、受光素子PDへの入射光量が増大するにつれて線80,81,82,83の順に変化する。図20において、短破線80に示すように入射光量が小さい間は長時間蓄積電荷が電荷量Q1で頭打ちになることは無く、高感度で線形性の維持された信号を読み出すことが出来る。これに対し、線81,82,83各々に示すように入射光量が大きくなると長時間蓄積電荷は電荷量Q1で頭打ちとなるが、低感度の短時間蓄積電荷は電荷量Q2まで更に強い入射光量まで蓄積可能であり、その間線形性の維持された信号が読み出される。これら2種の信号を組み合わせることにより、最大許容入射光量が拡大されたワイドダイナミックレンジ動作を行うことが可能となる。本動作におけるもう1つの利点として、長時間蓄積モードの光信号、短時間蓄積モードの光信号共に、相関二重サンプリングCDS動作ができ、リセットノイズを抑圧して低ノイズ化が実現できることである。まず長時間蓄積モードの光信号については、最初にリセットトランジスタRTのゲート電位VRTをハイレベルVRTHとしてフローティングディフュージョン領域FD部の電位をVddにリセットした後の電圧VRは容量CmRに記録され、直後に行われる1回目の電荷転送後の長時間蓄積モードにおける信号電荷により発生する電圧VS1は容量CmS1に記録されているので、それぞれの信号電圧を読み出した後、CDS回路17aにおいて両者の差分電圧VS1-VRを取れば、両者に共通のリセットノイズが除かれた長時間蓄積モードの光信号を得ることができる。同様に、短時間蓄積モードの光信号については、短時間蓄積モードの入射光量による電荷は、短時間蓄積モードの入射による蓄積開始前のフローティングディフュージョン領域FD部の電圧VS1は容量CmS1に記録されており、2回目電荷転送後の短時間蓄積モードにおける信号電荷により発生する電圧VS2は容量CmS2に記録されているので、それぞれの信号電圧を読み出した後、CDS回路17aにおいて両者の差分電圧VS2-VS1を取れば、両者に共通のリセットノイズが除かれた短時間蓄積モードの光信号を得ることができる。以上の考えを基本にワイドダイナミックレンジ信号SWDを得る手法を以下に述べる。ここで、長時間露光期間Tint1と短時間露光期間Tint2との比、Tint1/Tint2=Kとする。2回のCDS動作により得られる信号をそれぞれ、S1=VS1-VR,S2=VS2-VS1とする。電荷量Q1に相当するS1をS10とすると、ワイドダイナミックレンジ信号SWDを以下の式3で表す。上述した式3は、CDS回路17aにより、受光した光の光量に応じて、上記差分電圧S1と、上記乗算値K×S2とを選択的に切り替えて光信号として出力することを示している。この選択的切り替えにより、光量が小さい領域から大きい領域まで広い光量範囲において、線形性が維持されたワイドダイナミックレンジ信号とすることができる。また、電荷量Q1Q2をフルレンジとし、長時間露光期間と短時間露光期間を足し合わせた時間Tint1Tint2を単一の蓄積時間とする通常の動作に比べ、ダイナミックレンジ拡大率Mは、電荷量Q1=電荷量Q2とすると、以下の式4で表わされる。従って、長時間露光期間Tint1と短時間露光期間Tint2との比であるKが199のとき、ダイナミックレンジ拡大率Mは100となる。図19,図20に示した長時間蓄積信号頭打ちレベルである電荷量Q1は、画素毎に多少ばらつき、画面全体で共通のS1として式1を用いると固定パターンノイズとなるおそれがある。図21は、図16の増幅型固体撮像装置において、固定パターンノイズを解消したワイドダイナミックレンジ動作を示す蓄積時間に対する信号電荷量を示すグラフである。ここにおいて横軸は蓄積時間、縦軸は信号電荷量を表し、長時間蓄積期間をTL、短時間蓄積期間をTSとし、線85、86はリセットトランジスタRTのゲート電位VRTをミドルレベルVTXMとした場合のフローティングディフュージョン領域FD部に蓄積できる電荷量を表す。ここで、実線85は電荷量Q1のばらつが最大となる時のある光量での例を示し、一点鎖線86は電荷量Q1のばらつきが最小となる時の別のある光量での例を示す。長破線87は信号電荷量S1が一定値となるようにクリップするレベルを表している。図21において、固定パターンノイズを避けるため、全画素についてのばらつき範囲ΔQの最小値よりマージン値Δqだけ小さい電位VCLにS1信号をクリップすることによりSi信号の上限値を電位VCLに設定する。これにより固定パターンノイズの無いワイドダイナミックレンジ画像信号を得ることができる。ここで、マージン値Δqはゼロであってもよいが、例えば、VCLの5から10である、いわゆる若干差のマージン値Δqを設定することが好ましい。図22は、本発明の第5の実施形態の第1の変形例に係る増幅型固体撮像装置の画素60の構成を示す回路図である。図16では、各容量及び容量スイッチから第2の増幅トランジスタSF2により第2の信号線sig2へ信号を読み出す際に選択トランジスタSLを介して行ったが、図6と同様に選択トランジスタSLを介さずに読み出してもよい。この場合を図22に示す。図1に示したように画素10は、埋め込み受光素子で構成された受光素子PDと、転送トランジスタTXと、リセットトランジスタRTと、第1の増幅トランジスタSF1と、第1の信号線sig1と、容量CmR,CmSと、容量スイッチトランジスタSwR,SwSと、初期化トランジスタITと、第2の増幅トランジスタSF2と、選択トランジスタSLと、第2の信号線sig2とを備えて構成されるが、図22に示す画素60は図1に示す画素10を構成する容量CmSと容量スイッチトランジスタSwSの代わりに容量CmS1,CmS2と容量スイッチトランジスタSwS1,SwS2を備え、選択トランジスタSLを備えないことを特徴とする。さらに、図22において、電圧Vsは第2の増幅トランジスタSF2がオフとなる電圧値に設定されることに特徴を有している。また、画素60をマトリクス状に配置した画素アレイを含む2次元イメージセンサの構成は、図2の画素10を画素60と置き換えたものと同様であるのでその説明は省略する。さらに、画素60を有する画素アレイを備えた2次元イメージセンサの動作を示すタイミングチャートは、図18のタイミングチャートにおいて、選択トランジスタのための駆動信号VSLiを削除したものと同様である。図23は、本発明の第5の実施形態の第2の変形例に係る増幅型固体撮像装置の画素70の構成を示す回路図である。図16では、各容量から信号を読み出す際に第1の増幅トランジスタSF1のゲート信号をオフする方法として、図1と同様にフローティングディフュージョン領域FD電位をローレベルにリセットしたが、図7と同様に第1の信号線sig1に出力スイッチSwOを用いてもよい。この場合を図23に示す。図1に示したように画素10は、埋め込み受光素子で構成された受光素子PDと、転送トランジスタTXと、リセットトランジスタRTと、第1の増幅トランジスタSF1と、第1の信号線sig1と、容量CmR,CmSと、容量スイッチトランジスタSwR,SwSと、初期化トランジスタITと、第2の増幅トランジスタSF2と、選択トランジスタSLと、第2の信号線sig2とを備えて構成されるが、図23に示す画素60は図1に示す画素10を構成する容量CmSと容量スイッチトランジスタSwSの代わりに容量CmS1,CmS2と容量スイッチトランジスタSwS1,SwS2を備え、さらに、第1の増幅トランジスタSF1のソースと第1の信号線sig1との間に出力スイッチSwOを備えると共に、リセットドレイン電圧を電源電圧Vddと共通化したことを特徴とする。図24は、図23の増幅型固体撮像装置において、リセットトランジスタRTのゲート電圧VRTをハイレベルVRTHとローレベルVRTLおよびそれらの中間のミドルレベルVRTMの3つのレベルとした場合の動作を示すタイミングチャートである。図17と比較し、書き込み動作期間において出力スイッチSwOをオンすると共に、読み出し期間においては出力スイッチSwOをオフする点が異なる。従って、図17の時刻tw7からの期間Tw7において、リセットトランジスタRTのドレイン電圧Vrdをローレベルとした状態でリセットトタンジスタRTをオンさせ、フローティングディフュージョン領域FDの電位をローレベルにリセットすることで第1の増幅トランジスタSF1をオフ状態にするという動作が省かれている。それ以外は図17における動作を同様に適用可能である。図25は、図23の増幅型固体撮像装置において、リセットトランジスタRTのゲート電圧VRTをハイレベルVRTHとローレベルVRTLの2つのレベルとした場合の動作を示すタイミングチャートである。図24と対応する箇所は同じ記号で表している。図24との相違は、リセットトランジスタRTが2つのレベル、すなわちハイレベルVRTHとローレベルVRTLを持ち、且つ、時刻tw1からの期間Tw1と新たに追加した時刻tw8からの期間Tw8で計2回ハイレベルVRTHとなることのみである。図25において、時刻tw0からtw2までは同様の動作をする。すなわち、時刻tw0からの期間Tw0において、駆動信号VTXがハイレベルVTXHに固定され転送トランジスタTXがオンされる。これにより、受光素子PDから電荷をフローティングディフュージョン領域FDに転送されることにより受光素子PDをリセットし、その後の入射光により発生した電荷が受光素子PDに蓄積される。次いで、時刻tw1からの期間Tw1において、駆動信号VRTがハイレベルVRTHにされリセットトランジスタRTがオンされる。従って、期間Tw1後のフローティングディフュージョン領域FDはリセットレベルとなる。次いで、時刻tw2からの期間Tw2において、駆動信号VSwRiがハイレベルに固定され容量スイッチトランジスタSwRをオンさせることによりフローティングディフュージョン領域FDのリセットレベルに対応した電圧が容量CmRに書き込まれる。次に、時刻tw3から期間Tw3における長時間蓄積信号を読み出す1回目転送動作期間においては、リセットトランジスタRTのゲート電圧VRTがローレベルVRTLなので、最大許容信号電荷量はQ1Q2まで拡大する。しかしフローティングディフュージョン領域FDにはそれ以上電荷を受け入れる余地は無いので、時刻tw8からの期間Tw8において再度フローティングディフュージョン領域FDをリセットする。その後、時刻tw5からの期間Tw5における2回目転送動作により短時間蓄積信号を読み出す。この場合のCDS動作は以下のように行う。まず長時間蓄積モードの光信号については、最初のリセット動作時、すなわち、リセットトランジスタRTのゲート電位VRTをハイレベルVRTHとしてフローティングディフュージョン領域FD部の電位をVddにリセットした後の電圧VRは容量CmRに記録され、直後に行われる1回目電荷転送後の長時間蓄積モードの信号電荷により発生する電圧VS1は容量CmS1に記録されているので、それぞれの信号を読み出した後、CDS回路17aにおいて両者の差分電圧VS1-VRを取れば、両者に共通のリセットノイズが除かれた長時間蓄積信号を得ることができる。他方、短時間蓄積信号については、当該電荷を蓄積開始前のフローティングディフュージョン領域FD部のリセットレベルは読み出さないので、CDS回路17aにおいて容量CmS2に記録されている2回目電荷転送後の短時間蓄積モードにおける信号電荷により発生するVS2と、最初のリセット動作時における電圧VRとの差分電圧VS2-VRを取り疑似的にCDS動作を行う。この場合には、画素毎に変動するオフセットばらつきは除かれるが、リセットノイズは残る。これら2信号を用いて、前述と同様の信号処理により、ワイドダイナミックレンジ信号を得る。本手法の場合、図16から図24までで述べた方法に比べ、取り扱い電荷量が2倍に増大する。以上述べたように、第5の実施形態によれば、新たに以下の特徴を備えることが可能となる。すなわち、1一括露光グローバルシャッタ動作とワイドダイナミックレンジ動作を同時に行うことができる。2本ワイドダイナミックレンジ動作では、フレーム毎に連続して動作させることができ、動画にも適用可能である。3また本ワイドダイナミックレンジ動作では、ワイドダイナミックレンジ動作に必要な全ての信号がフレームメモリ無しで同時に得られる。4また、図25の場合を除き、長時間蓄積信号、短時間蓄積信号共にリセットノイズ無しとすることができ、SN比の高いワイドダイナミックレンジ信号が得られる。なお、第1乃至第5の実施形態では、画素内の各トランジスタがNチャネルMOS電界効果トランジスタである場合について説明したが、これは一例であり、本発明はこれに限定するものではなく、PチャネルMOS電界効果トランジスタである場合についても、電圧及び電流の極性を逆にすることによって同様に動作する画素を構成することができる。また、受光素子PDの信号電荷が電子である場合について説明したが、信号電荷が正孔である場合においても信号蓄積による極性変化が逆になるのみであり、同様に動作する画素を構成することができる。"