CPUからの要求を受信して、第一のメモリにデータを読み書きする第一のDMAコントローラと、当該第一のDMAコントローラと接続され、第二のメモリにデータを読み書きする第二のDMAコントローラとを含む情報処理装置において、前記CPUからの要求が、前記第一のDMAコントローラに前記第二のメモリのデータを読み取らせて前記第一のメモリに書き込ませる間接リード要求であるか否かを判定する要求判定手段と、前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のDMAコントローラに前記第二のメモリのデータを前記第一のメモリに直接書き込ませる直接ライト要求に変換する要求変換手段と、前記直接ライト要求を前記第二のDMAコントローラに送信する要求送信手段とを備えることを特徴とする情報処理装置。前記第一のDMAコントローラと、前記第二のDMAコントローラとは高速シリアルバスで接続している請求項1に記載の情報処理装置。前記高速シリアルバスが、インターフェイスとしてPCI-Expressを使用する請求項2に記載の情報処理装置。請求項1-3のいずれか一項に記載の情報処理装置を備えた画像形成装置。CPUからの要求を受信して、第一のメモリにデータを読み書きする第一のDMAコントローラと、当該第一のDMAコントローラと接続され、第二のメモリにデータを読み書きする第二のDMAコントローラとを含む情報処理装置の情報処理方法において、前記CPUからの要求が、前記第一のDMAコントローラに前記第二のメモリのデータを読み取らせて前記第一のメモリに書き込ませる間接リード要求であるか否かを判定する要求判定ステップと、前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のDMAコントローラに前記第二のメモリのデータを前記第一のメモリに書き込ませる直接ライト要求に変換する要求変換ステップと、前記直接ライト要求を前記第二のDMAコントローラに送信する要求送信ステップとを備えることを特徴とする情報処理方法。請求項5に記載の情報処理方法をコンピュータに実行させるためのプログラム。請求項6に記載のプログラムを記憶したコンピュータに読み取り可能な記憶媒体。しかしながら、前記特許文献1に記載の発明では、FIFOメモリとして、インクジェットヘッドコントローラの内部に所定のSRAMを予め設ける必要があるが、当該SRAMなどのメモリは、比較的高価であるため、コストが増加するという問題がある。又、前記インクジェットヘッドコントローラに限られず、どのようなコントローラであっても、前記高速シリアルバスを介してデータの読み取りが実行される場合に、前記レイテンシが生じる。これは、前記高速シリアルバスを介してデータの読み取りが実行される際に、当該データ量が、前記コントローラにより調整されて転送されるためである。例えば、図5に示すように、画像形成装置500に搭載され、所定のCPU501からの要求を受信し、第一のRAM502にデータを読み書きする第一のDMAコントローラ503と、当該第一のDMAコントローラ503と高速シリアルバス504を介して接続され、第二のRAM505にデータを読み書きする第二のDMAコントローラ506とを備えた情報処理装置500aにおいて、前記第一のDMAコントローラ503が、前記CPU501から、前記第二のRAM505のデータを前記第一のRAM502に転送させる所定のリード要求を受信した場合は、以下のようになる。即ち、前記リード要求を受信した第一のDMAコントローラ503が、当該第一のDMAコントローラ503側の高速シリアルバス504のインターフェイスである第一の高速シリアルIFコントローラ507と、前記高速シリアルバス504と、前記第二のDMAコントローラ506側の第二の高速シリアルIFコントローラ508とを介して、前記第二のメモリコントローラ509に前記第二のRAM505のデータを読み取るよう指示する。当該指示を受けた第二のメモリコントローラ509は、前記第二のRAM505から所定のデータを読み取る。そして、前記第二のメモリコントローラ509は、読み取ったデータを、前記第二の高速シリアルIFコントローラ508と、前記高速シリアルバス504と、前記第一の高速シリアルIFコントローラ507とを介して、前記第一のDMAコントローラ503に送信転送する。ここで、前記第一のDMAコントローラ503が、前記第二のメモリコントローラ509からデータを受け取る場合、自身のFIFOメモリにより自身が受け取ることが可能なデータ量に対応して、前記第二のメモリコントローラ509にリード要求リードコマンドを送信する必要がある。そのため、前記第一のDMAコントローラ503が、自身のFIFOメモリのデータ量を超えるデータ量のリード要求を前記CPU501から受信した場合には、当該リード要求を分割して、分割した複数のリード要求を前記第二のメモリコントローラ509に順次送信することになる。すると、前記第二のメモリコントローラ509は、複数のリード要求をそれぞれ受け取り、それに対応するデータを前記第二のRAM505から順次読み取って前記第一のDMAコントローラ503に送信する。当該第一のDMAコントローラ503は、前記FIFOメモリのデータ量を超えない範囲で、順次受け取ったデータを、前記第一のメモリコントローラ510を介して、前記第一のRAM502に書き込む。これにより、前記第一のDMAコントローラ503のFIFOメモリの容量よりも大きい容量のデータが前記高速シリアルバス504を介して前記第一のDMAコントローラ503に送信される場合、前記リード要求が分割されるため、上述したレイテンシが生じることになる。一方、前記第二のDMAコントローラ506が、前記第二のRAM505のデータを、前記第一のDMAコントローラ503に送信することなく、前記第一のRAM502に直接書き込む場合、つまり、前記データの書き込みの主体が前記第一のDMAコントローラ503でなく、前記第二のDMAコントローラ506である場合、前記第一のDMAコントローラ503が、当該第二のRAM505のデータを受け取る必要がない。そのため、前記第一のDMAコントローラ503が、前記リード要求を分割する必要がなく、上述したレイテンシの発生を抑制する。つまり、前記高速シリアルバス504を介したデータの書き込み主体を変えると、前記レイテンシの発生を防止出来る可能性がある。そこで、本発明は、前記問題を解決するためになされたものであり、シリアルバスを介してデータが転送される場合であっても、メモリを増加することなく、レイテンシの発生を防止することが可能な情報処理装置及び情報処理方法を提供することを目的とする。上述した課題を解決し、目的を達成するために、本発明に係る情報処理装置は、CPUからの要求を受信して、第一のメモリにデータを読み書きする第一のDMAコントローラと、当該第一のDMAコントローラと接続され、第二のメモリにデータを読み書きする第二のDMAコントローラとを含む情報処理装置を前提とし、以下の構成を採用する。即ち、本発明に係る情報処理装置は、前記CPUからの要求が、前記第一のDMAコントローラに前記第二のメモリのデータを読み取らせて前記第一のメモリに書き込ませる間接リード要求であるか否かを判定する要求判定手段を備える。又、前記情報処理装置は、前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のDMAコントローラに前記第二のメモリのデータを前記第一のメモリに書き込ませる直接ライト要求に変換する要求変換手段と、前記直接ライト要求を前記第二のDMAコントローラに送信する要求送信手段とを備える。これにより、前記第二のメモリのデータを書き込む主体を、前記第一のDMAコントローラから前記第二のDMAコントローラに変換することで、当該第一のDMAコントローラのデータ受け取りを省略し、レイテンシの発生を防止することが可能となる。又、従来であれば、前記第一のDMAコントローラが受け取り可能なデータ量を増加するために所定のFIFOメモリを備えていたものを、本発明では、当該FIFOメモリの増加も省略することが出来るため、コストパフォーマンスを向上させることも可能となる。又、前記第一のDMAコントローラと、前記第二のDMAコントローラとは高速シリアルバスで接続しているよう構成することが出来る。又、前記高速シリアルバスが、インターフェイスとしてPCI-Expressを使用するよう構成することが出来る。又、前記情報処理装置は、画像形成装置に適用することが出来る。尚、本発明は、CPUからの要求を受信して、第一のメモリにデータを読み書きする第一のDMAコントローラと、当該第一のDMAコントローラと接続され、第二のメモリにデータを読み書きする第二のDMAコントローラとを含む情報処理装置の情報処理方法として提供することが出来る。即ち、本発明に係る情報処理方法は、前記CPUからの要求が、前記第一のDMAコントローラに前記第二のメモリのデータを読み取らせて前記第一のメモリに書き込ませる間接リード要求であるか否かを判定する要求判定ステップを備える。又、前記情報処理方法は、前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のDMAコントローラに前記第二のメモリのデータを前記第一のメモリに書き込ませる直接ライト要求に変換する要求変換ステップと、前記直接ライト要求を前記第二のDMAコントローラに送信する要求送信ステップとを備える。当該構成としても、上述と同様の効果を得ることが可能となる。又、本発明は、電気通信回線などを介して個別に流通する、コンピュータに実行させるためのプログラムとして提供することができる。この場合、中央演算処理装置CPUが、本発明のプログラムに従ってCPU以外の各回路と協働して制御動作を実現する。又、前記プログラム及びCPUを用いて実現される各手段は、専用のハードウェアを用いて構成することもできる。又、当該プログラムは、CD-ROMなどのコンピュータ読み取り可能な記録媒体に記録された状態で流通させることも可能である。本発明の情報処理装置及び情報処理方法によれば、シリアルバスを介してデータが転送される場合であっても、メモリを増加することなく、レイテンシの発生を防止することが可能となる。以下に、添付図面を参照して、本発明の情報処理装置を備えた画像形成装置の実施形態について説明し、本発明の理解に供する。尚、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。又、フローチャートにおける数字の前に付されたアルファベットSはステップを意味する。<画像形成装置及び情報処理装置>以下に、本発明に係る情報処理装置を備えた画像形成装置について説明する。図1は、本発明に係る情報処理装置を備えた画像形成装置の概略模式図である。ただし、本発明に直接には関係しない各部の詳細は省略している。尚、本発明の画像形成装置は、例えば、プリンタやスキャナ単体或いはプリンタ、コピー、複写機、ファックス等を備えた複合機等が該当し、コピー機能、スキャナ機能、ファクシミリ機能、プリンタ機能等を備えた画像形成装置として機能する。以下に、例えばコピーサービスを利用する場合の複合機100MFP:MultiFunctionPeripheralの動作を簡単に説明する。ユーザが複合機100を使用してコピー機能を実行する場合、原稿を複合機100の上面に備えられている原稿台に載置する。続いて、ユーザが、前記複合機100に備えられた操作部101タッチパネルを含むに、コピー機能に関連する設定条件を入力し、当該操作部101に設けられたスタートキーを押下すると、前記複合機100が印刷処理を開始する。前記複合機100が印刷処理を開始すると、画像読取部102において、光源103から照射された光が、前記原稿台に置かれた原稿によって反射される。反射された光は、ミラー104、105、106によって撮像素子107に導かれる。導かれた光は前記撮像素子107により光電変換されて、前記原稿に対応する画像データが生成される。生成された画像データは、前記複合機100に備えられた情報処理部100aを介して内蔵された所定のメモリに記憶される。ここで、前記情報処理部100aには、複数のメモリが接続されるとともに、各メモリ毎に接続され、データの読み書きを直接実行する複数のDMADirectMemoryAccessコントローラが備えられている。各DMAコントローラは、それぞれに予め設けられたASICApplicationSpecificIntegratedCircuit集積回路に搭載されるとともに、高速シリアルバスを介して相互に接続されている。前記DMAコントローラは、前記操作部101などの指示に応じて、自身に接続されたメモリにデータ画像データなどを読み書きしたり、他のDMAコントローラを介して、他のメモリに前記データを読み書き転送したりする後述する。画像形成される場合に、所定のメモリから画像データが読み出されて、後述する画像形成部108に入力される。さて、前記画像データをトナー像に変換する部分が画像形成部108である。前記画像形成部108には感光体ドラム109が備えられている。前記感光体ドラム109は、一定速度で所定の方向に回転し、その周囲には、感光体ドラム109の回転方向の上流側から順に、帯電器110、露光ユニット111、現像器112、転写器113、クリーニングユニット114などが感光体ドラム109に作用するように配置されている。前記帯電器110は、前記感光体ドラム109の表面を一様に帯電させる。前記露光ユニット111は、帯電された前記感光体ドラム109の表面に、前記画像データに基づいてレーザーを照射し、静電潜像を形成する。前記現像器112は、形成された静電潜像を、トナーを用いてトナー像に変換する。形成されたトナー像は、前記転写器113により、記録媒体例えば、シートに転写される。前記クリーニングユニット114は、前記感光体ドラム109の表面に残された余分なトナーを取り除く。これらの一連のプロセスは、前記感光体ドラム109が回転することにより実行される。前記シートは、前記複合機100に備えられた複数の給紙カセット115から搬送される。搬送される時は、前記シートはピックアップローラ116により何れか1つの前記給紙カセット115から搬送路へ引き出される。前記各給紙カセット115には、それぞれ異なる紙種のシートが収容されており、入力された設定条件に基づいてシートが給紙される。搬送路に引き出された前記シートは、搬送ローラ対117やレジストローラ対118により感光体ドラム109と転写器113の間に送り込まれる。送り込まれると、前記シートには前記転写器113により前記トナー像が転写され、定着装置120に搬送される。又、搬送ローラ対117によって搬送されるシートは、複合機100の側面に備えられた手差しトレイ119から搬送される場合もある。前記トナー像が転写されたシートが前記定着装置120に備えられた加熱ローラ121と加圧ローラ122の間を通過すると、前記トナー像に熱と圧力が印加されて、トナー像可視像がシートに定着される。前記加熱ローラ121の熱量は、当該加熱ローラ121の回転軸の外周に設けられ、当該加熱ローラ121を加熱する定着ヒータ124を介し、紙種に応じて最適に設定され、前記定着が適切に行われる。前記トナー像がシートに定着されて画像形成が終了し、当該シートは印刷物として複合機100の側壁に設けられた排紙トレイ123に積載され、収容される。前記手順により、複合機100はコピー機能をユーザに提供する。又、複合機100が他の機能を提供する場合は、例えば、上述した画像読取部102、画像形成部108などが駆動して提供する。次に、図2を用いて、複合機100及び情報処理部100aの制御系ハードウェアの構成を説明する。図2は、本発明に係る複合機100及び情報処理部100aの制御系ハードウェアの構成を示す図である。ただし、本発明に直接には関係しない各部の詳細は省略している。複合機100の制御回路は、CPUCentralProcessingUnit201、複合機100用RAMRandomAccessMemory202、ROMReadOnlyMemory203、各駆動部に対応するドライバ204を内部バス205によって接続している。前記CPU201は、例えば、前記RAM203を作業領域として利用し、前記ROM202等に記憶されているプログラムを実行し、当該実行結果に基づいて前記ドライバ204からのデータや指示を授受し、上記図1に示した各駆動部の動作を制御する。又、制御回路の内部バス205には、前記RAM203とは別個に設けられた所定のメモリここでは、RAMにデータを直接転送送受信する情報処理部100aの制御回路が接続されている。前記CPU201は、前記内部バス205を介して前記情報処理部100aへデータや要求コマンド、指示を送信したり、当該情報処理部100aからデータや要求を受信したりする。又、情報処理部100aの制御回路には、前記データ直接転送DMAを実行する第一のDMAコントローラ206と、第二のDMAコントローラ207とが、高速シリアルバス208を介して接続されている。前記高速シリアルバス208は、インターフェイスとして、例えば、PCI-EpressPCIeが使用される。前記第一のDMAコントローラ206と、前記第二のDMAコントローラ207には、別個に設けられた第一のRAM209第一のメモリ、第二のRAM210第二のメモリが、第一のメモリコントローラ211と、第二のメモリコントローラ212とを介して、それぞれ接続されている。前記第一のメモリコントローラ211、前記第二のメモリコントローラ212は、各RAM209、210のメモリアドレスを制御し、データの読み書きを実行する。前記高速シリアルバス208の第一のDMAコントローラ206側には、インターフェイスとして第一の高速シリアルIFコントローラ213が設けられるとともに、前記高速シリアルバス208の第二のDMAコントローラ207側には、第二の高速シリアルIFコントローラ214が設けられる。前記第一の高速シリアルIFコントローラ213は、前記高速シリアルバス208から送信されるデータが前記第一のDMAコントローラ206に送信される場合に、当該データの量を所定量に調整しながら、当該第一のDMAコントローラ503へ送信する。前記第二の高速シリアルIFコントローラ214も同様である。尚、前記第一のDMAコントローラ206、前記第一のメモリコントローラ211、前記第一の高速シリアルIFコントローラ213は、内部バス215を介して接続され、第一のASIC216を構成する。又、前記第二のDMAコントローラ207、前記第二のメモリコントローラ212、前記第二の高速シリアルIFコントローラ214は、内部バス217を介して接続され、第一のASIC218を構成する。又、前記第一のDMAコントローラ206は、所定のプログラムを実行することで、後述する各手段図3を実現する。<本発明の実施形態>次に、図3、図4を参照しながら、本発明の実施形態に係る構成及び実行手順について説明する。図3は、本発明の複合機及び情報処理部の機能ブロック図である。図4は、本発明の実行手順を示すためのフローチャートである。ユーザが、コピー機能に関する所定の条件画像データの読み取りを複合機100に入力すると、当該複合機100のCPU201が、当該条件を受け付け、そして、情報処理部100aを介して第一のRAM209又は第二のRAM210のデータの転送送受信をする場合に、当該情報処理部100aに対する所定の要求を発行する図4:S101。次に、前記CPU201は、前記発行した要求を、当該CPU201と直接接続されている前記情報処理部100aの第一のDMAコントローラ206に送信する。すると、前記第一のDMAコントローラ206の要求実行手段301は、前記要求を受信して図4:S102、その旨を要求判定手段302に通知する。当該通知を受けた要求判定手段302は、前記要求が、前記第一のDMAコントローラ206に前記第二のRAM210のデータを読み取らせて前記第一のRAM209に書き込ませる間接リード要求であるか否かを判定する図4:S103。前記判定方法は、どのような方法でも構わないが、例えば、前記第一のRAM209のメモリアドレス、前記第二のRAM210のメモリアドレスなど、前記第一のRAM209に前記第二のRAM210のデータを書き込ませる間接リード要求であることを特徴付ける情報を予め所定のメモリに記憶させておき、前記要求判定手段302が、前記受信した要求の情報と、当該メモリに記憶された情報とを比較し、当該受信した要求に、当該情報が含まれるか否か照合することで、前記受信した要求が前記間接リード要求であるか否かを判定する。前記判定の結果、前記要求の情報に、前記間接リード要求であることを特徴付ける情報が含まれていない場合に、前記要求判定手段302は、当該要求が当該間接リード要求でないと判定し図4:S103NO、その旨を前記要求実行手段301に通知する。当該通知を受けた要求実行手段301は、前記受信した要求に従って前記第一のRAM209又は前記第二のRAM210へのデータ直接転送を実行する図4:S104。例えば、前記間接リード要求でない要求が、前記第一のRAM209に所定のデータを書き込む要求である場合、前記要求実行手段301は、当該要求に係るデータを第一のメモリコントローラ211に送信する。当該データを受信した第一のメモリコントローラ211は、前記第一のRAM209のメモリアドレスの指定を制御して、当該データを当該第一のRAM209に直接書き込む。これにより、前記要求が実行される。一方、S103において、前記判定の結果、前記要求の情報に、前記間接リード要求であることを特徴付ける情報が含まれる場合に、前記要求判定手段302は、当該要求が当該間接リード要求であると判定し図4:S103YES、その旨を要求変換手段303に通知する。当該通知を受けた要求変換手段303は、前記間接リード要求を、前記第二のDMAコントローラ207に前記第二のRAM210のデータを前記第一のRAM209に直接書き込ませる直接ライト要求に変換する図4:S105。前記変換方法は、どのような方法でも構わないが、例えば、前記第一のRAM209のメモリアドレス、書き込み方向、前記第二のRAM210のメモリアドレス、読み取り方向など、前記第二のRAM210のデータの読み取りから前記第一のRAM209のデータの書き込みに変換するために必要な情報を予め所定のメモリに記憶させておく。次に、前記要求変換手段303が、前記判定した間接リード要求の内容のうち、前記第二のRAM210の先頭アドレス、読み取り方向、サイズなどに、前記第一のRAM209の先頭アドレス、書き込み方向、サイズなどを追加調整して、前記第一のDMAコントローラ206による前記第二のRAM201のデータの読み取りから、前記第二のDMAコントローラ207による前記第二のRAM201のデータの前記第一のRAM209への書き込みに変更して、前記直接ライト要求に変更置換する。これにより、前記間接リード要求におけるデータの読み書きの主体を前記第一のDMAコントローラ206から、第二のDMAコントローラ207に変換することが可能となる。さて、前記要求変換手段303が、前記間接リード要求を前記直接ライト要求に変換すると、その旨を要求送信手段304に通知する。当該通知を受けた要求送信手段304は、前記直接ライト要求を、データの読み書きの主体となる第二のDMAコントローラ207に送信する図4:S106。ここで、前記第一のDMAコントローラ206と、前記第二のDMAコントローラ207とは、高速シリアルバス208及びそのインターフェイスを介して接続されている。そのため、前記第一のDMAコントローラ206の要求送信手段304は、前記直接ライト要求を、第一の高速シリアルIFコントローラ213、高速シリアルバス208、第二の高速シリアルIFコントローラ214を介して、前記第二のDMAコントローラ207に送信することになる。次に、前記直接ライト要求を受信した第二のDMAコントローラ207は、当該直接ライト要求に従って前記第二のRAM210から前記第一のRAM209に対するデータ直接転送を実行する図4:S104。具体的には、前記第二のDMAコントローラ207は、第二のメモリコントローラ212に、前記直接ライト要求に係るデータを第二のRAM210から読み取るよう指示する。当該指示を受けた第二のメモリコントローラ212は、前記第二のRAM210のメモリアドレスの指定を制御して、前記第二のRAM210から前記データを読み出し、前記第二のDMAコントローラ207に送信する。ここで、前記第二のDMAコントローラ207は、前記データを受信すると、前記直接ライト要求に基づき、前記第一の高速シリアルIFコントローラ213、前記高速シリアルバス208、前記第二の高速シリアルIFコントローラ214を介して、受信したデータを前記第一のメモリコントローラ211に直接送信する。つまり、前記第一のDMAコントローラ206が、自身のFIFOメモリを利用して、前記第二のDMAコントローラ207から前記データを受け取り、受け取ったデータを前記第一のメモリコントローラ211に送信するというステップが省略される。すると、前記第一のDMAコントローラ206が前記高速シリアルバス208を介してデータを受け取る際に生じる転送データ量の制限、言い換えると、レイテンシが発生しなくなる。これにより、前記レイテンシの発生によるパフォーマンスの低下を防止することが可能となる。又、従来技術では、前記第一のDMAコントローラ206のFIFOメモリが受け取りうるデータ量を増加するために、所定のメモリ例えば、SRAMなどを更に搭載して、前記レイテンシの発生を抑えていた。本発明では、前記メモリを更に増加することなく、前記レイテンシの発生を防止することが可能となるため、当該メモリの増加に伴うコストを削減することが可能となる。さて、前記第一のメモリコントローラ211が、前記第二のDMAコントローラ207からデータを受け取ると、受け取ったデータを前記第一のRAM209に順次記憶させる。この場合、前記第一のメモリコントローラ211は、受け取ったデータの記憶を順次繰り返すため、上述した送信されるデータ量の制限は生じない。これにより、前記間接リード要求が前記直接ライト要求に変更されたとしても、当該間接リード要求と同じ処理がなされることになる。このように、本発明に係る情報処理部100aでは、前記CPU201からの要求が、前記第一のDMAコントローラ206に前記第二のRAM210のデータを読み取らせて前記第一のRAM209に書き込ませる間接リード要求であるか否かを判定する要求判定手段302を備える。又、前記情報処理部100aは、前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のDMAコントローラ207に前記第二のRAM210のデータを前記第一のRAM209に直接書き込ませる直接ライト要求に変換する要求変換手段303と、前記直接ライト要求を前記第二のDMAコントローラ207に送信する要求送信手段304とを備える。これにより、前記第一のRAM209のデータを書き込む主体を、前記第一のDMAコントローラ206から前記第二のDMAコントローラ207に変換することで、当該第一のDMAコントローラ206のデータ受け取りを省略し、レイテンシの発生を防止することが可能となる。又、従来であれば、前記第一のDMAコントローラ206のFIFOメモリが受け取り可能なデータ量を増加するために所定のメモリを備えていたものを、本発明では、当該メモリの増加も省略することが出来るため、コストパフォーマンスを向上させることも可能となる。尚、本発明の実施形態において、前記間接リード要求が発行される場合とは、前記第一のRAM209と前記第二のRAM210とに異なる種類の画像データが記憶される場合で、前記高速シリアルバス208を介してデータを転送する場合が該当する。例えば、前記第一のRAM209に、通常のコピー機能に関するデータが記憶され、前記第二のRAM210に、当該コピー機能と異なる機能、例えば、ネットワーク機能により受信したデータが記憶される場合で、前記間接リード要求により、ネットワークにより受信した画像データを、前記コピー機能で画像形成するために前記第一のRAM209に転送する場合が該当する。又、本発明の実施形態では、前記第一のDMAコントローラ206と、前記第二のDMAコントローラ207とを高速シリアルバス208で接続した場合について説明したが、更にDMAコントローラを高速シリアルバス208で接続した場合、つまり、2以上のDMAコントローラを高速シリアルバス208を介して接続した場合であっても構わない。又、本発明の実施形態では、前記第一のDMAコントローラ206と、前記第二のDMAコントローラ207とを高速シリアルバス208で接続した場合であったが、当該高速シリアルバス208に限定される必要は無く、低速シリアルバスなどであっても構わない。又、本発明の実施形態では、前記要求判定手段302などが、主として前記第一のDMAコントローラ206に搭載するよう構成したが、高速シリアルバス208を介してデータの読み書きする主体を変更出来る構成であれば、どのDMAコントローラに搭載されても構わない。又、本発明の実施形態では、前記第一のDMAコントローラ206と前記第二のDMAコントローラ207とにそれぞれ接続されたメモリは、前記第一のRAM209と前記第二のRAM210とであったが、所定のメモリ、例えば、SRAM、DRAM、HDDなどであっても構わない。又、本発明の実施形態に係る情報処理部100aでは、複合機100のコピー機能について採用したが、データの直接転送を実行する必要のある機能、例えば、ファクシミリ送受信機能、プリント機能、スキャナ機能等についても同様に採用できる。又、本発明の実施形態では、情報処理部100aを複合機100に適用した場合について説明したが、当該情報処理部100a情報処理装置を備えた各種画像形成装置、各種画像処理装置、各種画像加工装置、各種画像表示装置等に適用しても、同一の作用効果を奏する。又、本発明の実施形態では、情報処理部100aの第一のDMAコントローラ206が各手段を備えるよう構成したが、当該各手段を実現するプログラムを記憶媒体に記憶させ、当該記憶媒体を提供するよう構成しても構わない。当該構成では、前記プログラムを所定の情報処理部100a或いは複合機100に読み出させ、その情報処理部100a或いは複合機100が前記各手段を実現する。その場合、前記記録媒体から読み出されたプログラム自体が本発明の作用効果を奏する。さらに、各手段が実行するステップをハードディスクに記憶させる方法として提供することも可能である。