絶縁基板と、該絶縁基板上に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられ、チャネル領域を有する酸化物半導体層、及び該酸化物半導体層上に前記ゲート電極に重なるように設けられたソース電極を有する薄膜トランジスタと、前記チャネル領域を覆うように設けられたチャネル保護膜と、前記薄膜トランジスタを覆うように設けられた層間絶縁膜と、該層間絶縁膜を覆うように設けられた平坦化膜とを備えた薄膜トランジスタ基板の製造方法であって、第1フォトマスクを用いて、前記絶縁基板上に前記ゲート電極を形成するゲート電極形成工程と、前記絶縁基板上に、前記ゲート電極を覆うように前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上に、前記酸化物半導体層を形成する半導体層形成工程と、第2フォトマスクを用いて、前記酸化物半導体層上に前記チャネル領域を覆うように前記チャネル保護膜を形成するチャネル保護膜形成工程と、第3フォトマスクを用いて、前記酸化物半導体層上に前記ソース電極を形成するソース電極形成工程と、前記酸化物半導体層、前記チャネル保護膜、及び前記ソース電極を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、第4フォトマスクを用いて、前記層間絶縁膜上に平坦化膜を形成する平坦化膜形成工程と、前記平坦化膜をマスクとして用いて、前記層間絶縁膜の一部を除去することにより、前記層間絶縁膜及び前記平坦化膜に開口部を形成する開口部形成工程と、前記層間絶縁膜及び前記平坦化膜をマスクとして、エッチングを行うことにより、前記開口部におけるチャネル保護膜を除去するチャネル保護膜除去工程と、前記開口部における前記酸化物半導体層に対してプラズマ処理を施すプラズマ処理工程とを少なくとも備えることを特徴とする薄膜トランジスタ基板の製造方法。絶縁基板と、該絶縁基板上に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられ、チャネル領域を有する酸化物半導体層、及び該酸化物半導体層上に前記ゲート電極に重なるように設けられたソース電極を有する薄膜トランジスタと、前記チャネル領域を覆うように設けられたチャネル保護膜と、前記薄膜トランジスタを覆うように設けられた層間絶縁膜とを備えた薄膜トランジスタ基板の製造方法であって、第1フォトマスクを用いて、前記絶縁基板上に前記ゲート電極を形成するゲート電極形成工程と、前記絶縁基板上に、前記ゲート電極を覆うように前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上に、前記酸化物半導体層を形成する半導体層形成工程と、第2フォトマスクを用いて、前記酸化物半導体層上に前記チャネル領域を覆うように前記チャネル保護膜を形成するチャネル保護膜形成工程と、第3フォトマスクを用いて、前記酸化物半導体層上に前記ソース電極を形成するソース電極形成工程と、第4フォトマスクを用いて、前記酸化物半導体層、前記チャネル保護膜、及び前記ソース電極を覆うとともに、開口部を有する層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜をマスクとして、エッチングを行うことにより、前記開口部におけるチャネル保護膜を除去するチャネル保護膜除去工程と、前記開口部における前記酸化物半導体層に対してプラズマ処理を施すプラズマ処理工程とを少なくとも備えることを特徴とする薄膜トランジスタ基板の製造方法。前記プラズマ処理が、還元性プラズマ処理であることを特徴とする請求項1または請求項2に記載の薄膜トランジスタ基板の製造方法。前記酸化物半導体層を形成する酸化物半導体材料が、インジウム、ガリウム、アルミニウムAl、銅Cu及び亜鉛からなる群より選ばれる少なくとも1種を含む金属酸化物材料であることを特徴とする請求項1~請求項3のいずれか1項に記載の薄膜トランジスタ基板の製造方法。前記酸化物半導体材料が、酸化インジウムガリウム亜鉛IGZOであることを特徴とする請求項4に記載の薄膜トランジスタ基板の製造方法。請求項1~請求項5のいずれか1項に記載の製造方法により製造された薄膜トランジスタ基板。しかし、上記特許文献1に記載の薄膜トランジスタ基板の製造方法においては、上述のごとく、フォトマスクを5枚使用する構成としているため、製造工程数が多くなり、製造コストが増加するとともに、歩留まりが低下するという不都合があった。そこで、本発明は、上述の問題に鑑みてなされたものであり、従来より少ないマスク枚数により薄膜トランジスタ基板を製造することができる薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板を提供することを目的とする。上記目的を達成するために、本発明の第1の薄膜トランジスタ基板の製造方法は、絶縁基板と、絶縁基板上に設けられたゲート電極、ゲート電極を覆うように設けられたゲート絶縁膜、ゲート絶縁膜上に設けられ、チャネル領域を有する酸化物半導体層、及び酸化物半導体層上にゲート電極に重なるように設けられたソース電極を有する薄膜トランジスタと、チャネル領域を覆うように設けられたチャネル保護膜と、薄膜トランジスタを覆うように設けられた層間絶縁膜と、層間絶縁膜を覆うように設けられた平坦化膜とを備えた薄膜トランジスタ基板の製造方法であって、第1フォトマスクを用いて、絶縁基板上にゲート電極を形成するゲート電極形成工程と、絶縁基板上に、ゲート電極を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、ゲート絶縁膜上に、酸化物半導体層を形成する半導体層形成工程と、第2フォトマスクを用いて、酸化物半導体層上にチャネル領域を覆うようにチャネル保護膜を形成するチャネル保護膜形成工程と、第3フォトマスクを用いて、酸化物半導体層上にソース電極を形成するソース電極形成工程と、酸化物半導体層、チャネル保護膜、及びソース電極を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、第4フォトマスクを用いて、層間絶縁膜上に平坦化膜を形成する平坦化膜形成工程と、平坦化膜をマスクとして用いて、層間絶縁膜の一部を除去することにより、層間絶縁膜及び平坦化膜に開口部を形成する開口部形成工程と、層間絶縁膜及び平坦化膜をマスクとして、エッチングを行うことにより、開口部におけるチャネル保護膜を除去するチャネル保護膜除去工程と、開口部における酸化物半導体層に対してプラズマ処理を施すプラズマ処理工程とを少なくとも備えることを特徴とする。同構成によれば、上記従来技術より少ないマスク枚数4枚により、薄膜トランジスタを製造することができるため、製造コストを低減することができ、歩留まりの低下を効果的に抑制することができる。また、ハーフトーン露光技術を使用しないため、微細なパターンを形成することが困難になるという不都合を生じることなく、上記従来技術より少ないマスク枚数4枚により、薄膜トランジスタ基板を製造することができる。本発明の第2の薄膜トランジスタ基板の製造方法は、絶縁基板と、絶縁基板上に設けられたゲート電極、ゲート電極を覆うように設けられたゲート絶縁膜、ゲート絶縁膜上に設けられ、チャネル領域を有する酸化物半導体層、及び酸化物半導体層上にゲート電極に重なるように設けられたソース電極を有する薄膜トランジスタと、チャネル領域を覆うように設けられたチャネル保護膜と、薄膜トランジスタを覆うように設けられた層間絶縁膜とを備えた薄膜トランジスタ基板の製造方法であって、第1フォトマスクを用いて、絶縁基板上にゲート電極を形成するゲート電極形成工程と、絶縁基板上に、ゲート電極を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、ゲート絶縁膜上に、酸化物半導体層を形成する半導体層形成工程と、第2フォトマスクを用いて、酸化物半導体層上にチャネル領域を覆うようにチャネル保護膜を形成するチャネル保護膜形成工程と、第3フォトマスクを用いて、酸化物半導体層上にソース電極を形成するソース電極形成工程と、第4フォトマスクを用いて、酸化物半導体層、チャネル保護膜、及びソース電極を覆うとともに、開口部を有する層間絶縁膜を形成する層間絶縁膜形成工程と、層間絶縁膜をマスクとして、エッチングを行うことにより、開口部におけるチャネル保護膜を除去するチャネル保護膜除去工程と、開口部における酸化物半導体層に対してプラズマ処理を施すプラズマ処理工程とを少なくとも備えることを特徴とする。同構成によれば、上記従来技術より少ないマスク枚数4枚により、薄膜トランジスタを製造することができるため、製造コストを低減することができ、歩留まりの低下を効果的に抑制することができる。また、ハーフトーン露光技術を使用しないため、微細なパターンを形成することが困難になるという不都合を生じることなく、上記従来技術より少ないマスク枚数4枚により、薄膜トランジスタ基板を製造することができる。本発明の第1または第2の薄膜トランジスタ基板の製造方法においては、プラズマ処理として、還元性プラズマ処理を行ってもよい。同構成によれば、別個のマスクを使用することなく、簡単な方法で、酸化物半導体層をプラズマ処理して、例えば、ドレイン電極や画素電極を形成することが可能になる。また、本発明の第1または第2の薄膜トランジスタ基板の製造方法においては、酸化物半導体層を形成する酸化物半導体材料として、インジウム、ガリウム、アルミニウムAl、銅Cu及び亜鉛からなる群より選ばれる少なくとも1種を含む金属酸化物材料を使用してもよい。同構成によれば、これらの材料からなる酸化物半導体層は、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を大きくすることができる。また、本発明の第1または第2の薄膜トランジスタ基板の製造方法においては、酸化物半導体材料として、酸化インジウムガリウム亜鉛IGZOを使用してもよい。同構成によれば、薄膜トランジスタにおいて、高移動度、低オフ電流という良好な特性を得ることができる。本発明の薄膜トランジスタ基板は、本発明の第1または第2の薄膜トランジスタ基板の製造方法により製造された薄膜トランジスタ基板である。本発明によれば、製造コストを低減することができ、歩留まりの低下を効果的に抑制することができる薄膜トランジスタ基板を提供することができる。以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。図1は、本発明の実施形態に係る薄膜トランジスタ基板の平面図であり、図2は、本発明の実施形態に係る薄膜トランジスタ基板の画素部を拡大した平面図である。また、図3は、本発明の実施形態に係る薄膜トランジスタ基板の断面図であり、図2のA-A断面図である。また、図4は、本発明の実施形態に係る薄膜トランジスタ基板の端子ゲート端子の断面図であり、図1のB-B断面図である。図1に示すように、薄膜トランジスタ基板1は、画像表示を行う表示領域Dと、表示領域Dの周辺に設けられた駆動回路領域Tとを備えている。この駆動回路領域Tには、ゲートドライバ領域Tgとソースドライバ領域Tsとが設けられている。そして、ゲートドライバ領域Tgには、表示領域Dのゲート配線走査配線11を駆動するゲートドライバ不図示が設けられており、ソースドライバ領域Tsには、表示領域Dのソース配線信号配線16を駆動するソースドライバ不図示が設けられている。ゲート配線11は、図1に示すように、駆動回路領域Tのゲートドライバ領域Tgに引き出され、そのゲートドライバ領域Tgにおいて、ゲート端子22に接続されている。このゲート端子22は、図4に示すように、ゲートドライバ領域Tgにおいて、絶縁基板10上に形成されている。また、ソース配線16は、図1に示すように、駆動回路領域Tのソースドライバ領域Tsに中継用の配線として引き出され、そのソースドライバ領域Tsにおいて、ソース端子20に接続されている。なお、図示は省略するが、ゲート端子22と同様に、ソース端子20は、ソースドライバ領域Tsにおいて、絶縁基板10上に形成されている。薄膜トランジスタ基板1は、図1~図3に示すように、絶縁基板10と、画像表示を行う表示領域Dにおいて、絶縁基板10上に互いに平行に延びるように設けられた複数のゲート配線11と、絶縁基板10上に互いに平行に延びるように設けられた複数のソース配線16とを備えている。また、薄膜トランジスタ基板1は、図3に示すように、薄膜トランジスタ5と、薄膜トランジスタ5を覆うように設けられた層間絶縁膜保護膜17と、層間絶縁膜17を覆うように設けられた平坦化膜18とを備えている。薄膜トランジスタ5は、図2、図3に示すように、絶縁基板10上に設けられたゲート電極15と、ゲート電極15を覆うように設けられたゲート絶縁膜12と、ゲート絶縁膜12上でゲート電極15に重なるように島状に設けられたチャネル領域Cを有する酸化物半導体層13とを備えている。また、薄膜トランジスタ5は、酸化物半導体層13のチャネル領域Cを覆うように設けられたチャネル保護膜21と、酸化物半導体層13上にゲート電極15に重なるように設けられたソース電極19とを備えている。また、本実施形態においては、図3に示すように、層間絶縁膜17及び平坦化膜18の積層膜に開口部Hが形成されている。そして、開口部Hにおける酸化物半導体層13に対してプラズマ処理を施し、酸化物半導体層13の一部を低抵抗化することにより、開口部Hにおける酸化物半導体層13の一部をドレイン電極13aとして機能させるとともに、開口部Hにおける酸化物半導体層13の一部を画素電極13bとして機能させる構成としている。また、開口部Hにおいて、ドレイン電極13aは画素電極13bに接続される構成となっている。なお、ドレイン電極13aとソース電極19は、図3に示すように、酸化物半導体層13のチャネル領域Cを挟んで互いに対峙するように設けられている。また、図2に示すように、ソース電極19は、ソース配線16が側方へ突出した部分であり、ゲート電極15は、ゲート配線11が側方へ突出した部分である。また、本実施形態においては、図2に示すように、ゲート配線11とソース配線16とが交差する部分に、上述のチャネル保護膜21と同一の材料により形成された保護層25が設けられている。酸化物半導体層13、ドレイン電極13a、及び画素電極13bは、例えば、酸化インジウムガリウム亜鉛IGZO等からなる酸化物半導体膜により形成されている。次に、本実施形態の薄膜トランジスタ基板1の製造方法の一例について図を用いて説明する。図5~図7は、本発明の実施形態に係る薄膜トランジスタ基板の製造工程を断面で示す説明図である。<ゲート電極ゲート配線形成工程>まず、ガラス基板やプラスチック基板等の絶縁基板10の基板全体に、スパッタリング法により、例えば、モリブテン膜厚さ150nm程度などを成膜する。その後、そのモリブテン膜に対して、所定のパターン形状を有する第1フォトマスク31を用いたフォトリソグラフィによるレジストのパターニング、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図5a、図7aに示すように、絶縁基板10上に、ゲート配線11図2参照、ゲート電極15、及びゲート端子22を形成する。なお、本実施形態では、ゲート配線11、ゲート電極15、及びゲート端子22を構成する金属膜として、単層構造のモリブテン膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりゲート配線11、ゲート電極15、及びゲート端子22を、50nm~300nmの厚さで形成する構成としても良い。また、上記プラスチック基板を形成する材料としては、例えば、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリエーテルサルフォン樹脂、アクリル樹脂、及びポリイミド樹脂を使用することができる。<ゲート絶縁膜形成工程>次いで、ゲート配線11、ゲート電極15、ゲート端子22が形成された基板全体に、CVD法により、例えば、窒化シリコン膜厚さ200nm~500nm程度を成膜して、図5b、図7bに示すように、絶縁基板10上に、ゲート配線11、ゲート電極15、及びゲート端子22を覆うようにゲート絶縁膜12を形成する。なお、ゲート絶縁膜12を2層の積層構造で形成する構成としても良い。この場合、上述の窒化シリコン膜SiNx以外に、例えば、酸化シリコン膜SiOx、酸化窒化シリコン膜SiOxNy、x>y、窒化酸化シリコン膜SiNxOy、x>y等を使用することができる。また、絶縁基板10からの不純物等の拡散防止の観点から、下層側のゲート絶縁膜として、窒化シリコン膜、または窒化酸化シリコン膜を使用するとともに、上層側のゲート絶縁膜として、酸化シリコン膜、または酸化窒化シリコン膜を使用する構成とすることが好ましい。例えば、下層側のゲート絶縁膜として、SiH4とNH3とを反応ガスとして膜厚100nmから200nmの窒化シリコン膜を形成するとともに、上層側のゲート絶縁膜として、N2O、SiH4を反応ガスとして膜厚50nmから100nmの酸化シリコン膜を形成することができる。また、低い成膜温度により、ゲートリーク電流の少ない緻密なゲート絶縁膜12を形成するとの観点から、アルゴンガス等の希ガスを反応ガス中に含有させて絶縁膜中に混入させることが好ましい。<半導体層形成工程>次いで、スパッタリング法により、例えば、酸化インジウムガリウム亜鉛IGZOにより形成された酸化物半導体膜厚さ30nm~100nm程度を成膜し、図5b、図7bに示すように、ゲート絶縁膜12上に、酸化物半導体層13を形成する。なお、本実施形態においては、酸化物半導体膜に対して、フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、ウエットエッチング及びレジストの剥離洗浄を行わない点が、上記従来技術とは異なる。<チャネル保護膜形成工程>次いで、酸化物半導体層13が形成された基板全体に、プラズマCVD法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、その窒化シリコン膜等に対して、所定のパターン形状を有する第2フォトマスク32を用いたフォトリソグラフィによるレジストのパターニング、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図5cに示すように、酸化物半導体層13上に、チャネル領域Cを覆うように、当該チャネル領域Cを保護するためのチャネル保護膜21を形成する。例えば、チャネル保護膜21として、SiH4とN2Oとを反応ガスとして、膜厚100nm~200nmの酸化シリコン膜を形成することができる。また、チャネル保護膜21の形成と同時に、上述の保護層25図2参照を形成する。<ソース配線ソース電極形成工程>次いで、酸化物半導体層13が形成された基板全体に、スパッタリング法により、例えば、チタン膜厚さ30nm~150nm及びアルミニウム膜厚さ50nm~400nm程度などを順に成膜する。その後、所定のパターン形状を有する第3フォトマスク33を用いたフォトリソグラフィーによるレジストのパターニング、アルミニウム膜のウエットエッチングを行うとともに、チタン膜に対するドライエッチングプラズマエッチング、並びにレジストの剥離と洗浄を行うことにより、図5dに示すように、酸化物半導体層13上にチタン膜からなる第1導電層及びアルミニウム膜からなる第2導電層の積層膜により構成されたソース電極19を形成する。また、この際、図1、図2に示すように、チタン膜からなる第1導電層及びアルミニウム膜からなる第2導電層の積層膜により構成されたソース配線16、及びソース端子20を形成する。なお、エッチング加工としては、上述のドライエッチングまたはウェットエッチングのどちらを使用してもよいが、大面積基板を処理する場合は、ドライエッチングを使用する方が好ましい。エッチングガスとしては、CF4、NF3、SF6、CHF3等のフッ素系ガス、Cl2、BCl3、SiCl4、CCl4等の塩素系ガス、酸素ガス等を使用することができ、ヘリウムやアルゴン等の不活性ガスを添加する構成としても良い。<層間絶縁膜形成工程>次いで、ソース電極19、及びソース配線16が形成された基板の全体に、プラズマCVD法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、図6aに示すように、酸化物半導体層13、チャネル保護膜21、ソース電極19、及びソース配線16を覆う層間絶縁膜17を厚さ250nm程度に形成する。なお、層間絶縁膜17は、単層構造に限定されず、2層構造や3層構造であっても良い。また、図7cに示すように、ゲート端子22が形成されるゲートドライバ領域Tgにおいては、本工程で層間絶縁膜17を形成することにより、絶縁基板10上に形成されたゲート端子22上に、ゲート絶縁膜12、酸化物半導体層13、及び層間絶縁膜17が順次積層される構造となる。<平坦化膜形成工程>次いで、層間絶縁膜17が形成された基板の全体に、スピンコート法又はスリットコート法により、感光性のアクリル樹脂等からなる感光性の有機絶縁膜を厚さ1.0μm~3.0μm程度に塗布する。次いで、有機絶縁膜に対して、所定のパターン形状を有する第4フォトマスク34を用いたフォトリソグラフィによるレジストのパターニング、露光及び現像、及びレジストの剥離洗浄を行うことにより、図6aに示すように、層間絶縁膜17の表面上に、開口部Hの部分に対応する部分が開口された平坦化膜18を形成する。<開口部形成工程>次いで、平坦化膜18をマスクとして、所定のエッチングガス例えば、CF4ガスとO2ガスを使用したドライエッチングを行い、層間絶縁膜17の一部を除去することにより、図6bに示すように、層間絶縁膜17及び平坦化膜18に開口部Hを形成する。なお、この際、チャネル領域Cにおける酸化物半導体層13が、次工程となる酸化物半導体層除去工程によりエッチングされてしまうという不都合を回避するとの観点から、開口部Hの底面を構成するチャネル保護膜21の厚みが50nm以上となるようにエッチング処理を行う。また、本工程において、図7dに示すように、ゲート端子22が形成されたゲートドライバ領域Tgにおいて、平坦化膜18をマスクとして、上述のドライエッチングを行うことにより、酸化物半導体層13上に形成された層間絶縁膜17を除去する。<酸化物半導体層除去工程>次いで、層間絶縁膜17及び平坦化膜18をマスクとして、シュウ酸を用いてエッチングを行うことにより、図7eに示すように、ゲート端子22が形成されたゲートドライバ領域Tgにおいて、ゲート絶縁膜12上に形成された酸化物半導体層13を除去する。なお、図6bに示すように、上述の開口部Hにおいては、当該開口部Hの底面にチャネル保護膜21が設けられているため、本工程において、酸化物半導体層13は除去されない。また、上述のごとく、本実施形態においては、酸化物半導体層13に対して、フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、ウエットエッチング及びレジストの剥離洗浄を行わない。従って、表示領域Dの全体において、酸化物半導体層13が形成されているため、薄膜トランジスタ5を駆動させる際に入力されるソース信号が、隣接する画素からゲート配線11を介して送られてくることを防止するために、ゲート配線11の一部即ち、図2に示すEの部分を開口させ、上述のエッチングにより、酸化物半導体層13の一部を除去する構成としている。<チャネル保護膜除去工程>次いで、層間絶縁膜17及び平坦化膜18をマスクとして、所定のエッチングガス例えば、CF4ガスとO2ガスを使用したドライエッチングを行うことにより、図6cに示すように、開口部Hにおけるチャネル保護膜21を除去するとともに、図7fに示すように、ゲート端子22が形成されたゲートドライバ領域Tgにおいて、ゲート端子22上に形成されたゲート絶縁膜12を除去する。<プラズマ処理工程>次いで、開口部Hにおける酸化物半導体層13に対して還元性プラズマ処理を施し、酸化物半導体層13の一部を低抵抗化することにより、開口部Hにおける酸化物半導体層13の一部をドレイン電極13aとして機能させるとともに、開口部Hにおける酸化物半導体層13の一部を画素電極13bとして機能させ、図1~図4に示す薄膜トランジスタ基板1が作製される。なお、還元性プラズマ処理としては、例えば、ArやHe等の希ガスプラズマ処理、水素プラズマ処理、或いは、B、Al、Ga、In、及びFのうち少なくとも一元素を含むプラズマに曝す処理を行う。また、開口部Hにおける酸化物半導体層13に対して、この還元性プラズマ処理を行うことにより、酸化物半導体層13において、酸素が還元されて、酸化物半導体層13が金属膜の性質を有することになるため、酸化物半導体層13が低抵抗化される。このように、本実施形態においては、4枚のフォトマスク即ち、第1~第4フォトマスク31~34を使用することにより、薄膜トランジスタ基板1を作製することができる。以上に説明した本実施形態によれば、以下の効果を得ることができる。1本実施形態においては、第1フォトマスク31を用いて、絶縁基板10上にゲート電極15を形成する工程と、ゲート絶縁膜12上に、酸化物半導体層13を形成する工程と、第2フォトマスク32を用いて、酸化物半導体層13上にチャネル領域Cを覆うようにチャネル保護膜21を形成する工程と、第3フォトマスク33を用いて、酸化物半導体層13上にソース電極19を形成する工程と、第4フォトマスク34を用いて、層間絶縁膜17上に平坦化膜18を形成する工程とを備える構成としている。また、本実施形態においては、平坦化膜18をマスクとして用いて、層間絶縁膜17の一部を除去することにより、層間絶縁膜17及び平坦化膜18に開口部Hを形成する工程と、層間絶縁膜17及び平坦化膜18をマスクとして、エッチングを行うことにより、開口部Hにおけるチャネル保護膜21を除去する工程と、開口部Hにおける酸化物半導体層13に対してプラズマ処理を施す工程とを備える構成としている。従って、上記従来技術より少ないマスク枚数4枚により、薄膜トランジスタ基板1を製造することができるため、製造コストを低減することができ、歩留まりの低下を効果的に抑制することができる。また、一般に、製造工程数を削減するための技術として、ハーフトーン露光技術が使用されているが、このハーフトーン露光技術では、ハーフ露光領域の面積が小さくなると、未露光領域と露光領域との面積差を設けることが困難になるため、微細なパターンを形成することが困難になるという問題があった。一方、本実施形態においては、ハーフトーン露光技術を使用しないため、微細なパターンを形成することが困難になるという不都合を生じることなく、上記従来技術より少ないマスク枚数4枚により、薄膜トランジスタ基板1を製造することができる。2本実施形態においては、プラズマ処理工程におけるプラズマ処理として、還元性プラズマ処理を使用する構成としている。従って、別個のマスクを使用することなく、簡単な方法で、酸化物半導体層13にドレイン電極13a及び画素電極13bを形成することが可能になる。3本実施形態においては、酸化物半導体層13を、酸化インジウムガリウム亜鉛IGZOにより形成する構成としている。従って、薄膜トランジスタ5において、高移動度、低オフ電流という良好な特性を得ることができる。なお、上記実施形態は以下のように変更しても良い。上記実施形態においては、平坦化膜18を設ける構成としたが、図8に示すように、薄膜トランジスタ基板50において、平坦化膜18を設けず、層間絶縁膜17をマスクとして使用して、薄膜トランジスタ基板50を製造する構成としてもよい。この場合、まず、薄膜トランジスタ基板作製工程において、上述の実施形態において説明した図5a~dと同様に、第1~第3フォトマスク31~33を使用して、ゲート電極ゲート配線形成工程、ゲート絶縁膜形成工程、半導体層形成工程、チャネル保護膜形成工程、及びソース配線ソース電極形成工程を行う。次いで、図9に示すように、層間絶縁膜形成工程として、ソース電極19、及びソース配線16が形成された基板の全体に、プラズマCVD法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。次いで、窒化シリコン膜等に対して、所定のパターン形状を有する第4フォトマスク34を用いたフォトリソグラフィによるレジストのパターニング、露光及び現像、及びレジストの剥離洗浄を行うことにより、酸化物半導体層13、チャネル保護膜21、ソース電極19、及びソース配線16を覆うとともに、開口部Kが形成された層間絶縁膜17を形成する。次いで、上述の実施形態において説明した図6cと同様に、チャネル保護膜除去工程として、層間絶縁膜17をマスクとして、所定のエッチングガス例えば、CF4ガスとO2ガスを使用したドライエッチングを行うことにより、開口部Kにおけるチャネル保護膜21を除去する。次いで、上述の実施形態において説明した図6cと同様に、開口部Kにおける酸化物半導体層13に対して還元性プラズマ処理を施し、酸化物半導体層13の一部を低抵抗化することにより、開口部Kにおける酸化物半導体層13の一部をドレイン電極13aとして機能させるとともに、開口部Hにおける酸化物半導体層13の一部を画素電極13bとして機能させ、図8に示す薄膜トランジスタ基板50が作製される。また、上記実施形態においては、酸化物半導体層として酸化インジウムガリウム亜鉛IGZOからなる酸化物半導体層13を使用したが、酸化物半導体層13はこれに限定されない。例えば、酸化物半導体材料として、インジウム、ガリウム、アルミニウムAl、銅Cu、亜鉛、マグネシウムMg、カドミウムCdのうち少なくとも1種を含む金属酸化物材料を使用しても良い。これらの酸化物半導体材料からなる酸化物半導体層13は、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を大きくすることができる。従って、データ読み出し時の出力電圧の差が大きくなり、S/N比を向上させることができる。例えば、IGZOInGaZnOの他に、InGaO3ZnO5、MgxZn1-xO、CdxZn1-xO、CdO等の酸化物半導体膜を挙げることができる。また、上記実施形態においては、半導体層として酸化物半導体層を使用したが、半導体層はこれに限定されず、酸化物半導体層の代わりに、例えば、アモルファスシリコンやポリシリコンからなるシリコン系半導体層を薄膜トランジスタの半導体層として使用する構成としても良い。