"プロセッサとその動作を検査する動作検査部とを備えるプロセッサ動作検査システムであって、前記プロセッサは、前記プログラムを実行する演算部と、複数のタスクから構成される前記プログラムを記憶する記憶部と、前記演算部が前記プログラムの実行状態を通知する命令に対応するビット信号を前記動作検査部に送信するデータ送信回路と、を備え、前記動作検査部は、前記プログラムの遷移状態を検査する遷移動作判定回路と、ループ処理のループ回数を判定するループ処理判定回路とを備え、夫々の前記タスクには、予め、当該タスクの先頭アドレスに遷移元となる前記タスクを識別するIDを付した開始ID命令と、当該タスクの最終アドレスに当該タスクの動作の終了を識別する終了ID命令と、当該タスクがループ処理を実行する場合には、そのループ処理回数の最大値を通知するループ命令と、を備え、前記演算部、または前記データ送信回路は、前記開始ID命令に対応する前記開始IDビット信号は、前記プログラムを構成する全タスクについて、自タスクが起動するときの遷移元となるタスクとその他のタスクとを識別できる状態信号とし、前記終了ID命令に対応する前記終了IDビット信号は、前記プログラムを構成する全タスクについて、自タスクが終了するときのその他のタスクが起動していないことを識別できる状態信号とし、また、前記ループ命令に対応する最大値信号とを夫々生成して、前記データ送信回路から前記動作検査部に送信し、前記遷移動作判定回路は、動作を終了した第1の終了IDビット信号と次に起動された前記タスクの第2の開始IDビット信号との一致信号と、前記一致信号と前記第2の開始IDビット信号と、の排他的論理和を求めて前記プログラムのタスクの遷移動作の良否を判定し、前記ループ処理判定回路は、動作開始した第1の開始IDビット信号と第1の終了IDビット信号との一致信号をインクリメント信号としてカウントし、当該カウント値と前記最大値とを比較して、ループ処理回数の異常を判定し、プロセッサがプログラムの実行中に、タスクの遷移動作の異常を検出するようにしたことを特徴とするプロセッサ動作検査システム。前記遷移動作判定回路は、前記終了IDビット信号と開始IDビット信号とを一次記憶する終了IDレジスタと開始IDレジスタと、前記終了IDレジスタと前記開始IDレジスタの出力の論理の一致を、前記タスクの前記開始IDビット信号を受信したタイミングで求める第1のAND回路と、前記AND回路の出力と、前記第開始IDビット信号との排他的論理和を求めるEXOR回路と、を備える請求項1に記載のプロセッサ動作検査システム。前記ループ処理判定回路は、前記終了IDビット信号、前記開始IDビット信号、及び最大値信号を一次記憶する終了IDレジスタと、開始IDレジスタと、最大値レジスタとを備え、前記終了IDレジスタと前記終了レジスタとの出力との一致信号を、前記終了IDビット信号を受信するごとに求める第2のAND回路と、前記AND回路の出力をインクリメント信号としてカウントするカウンタと、前記カウンタのカウント値と前記最大値とを比較する比較回路と、を備えるプロセッサ動作検査システム。前記第2のAND回路は、前記前記第1のAND回路の出力から前記インクリメント信号を生成するようにした請求項3に記載のプロセッサ動作検査システム。プロセッサとその動作を検査する動作検査部とを備えるプロセッサの動作検査方法であって、プログラムを構成する全タスクについて、予め、当該タスクの先頭アドレスに遷移元となる前記タスクを識別するIDを付した開始ID命令と、当該タスクの最終アドレスに当該タスクの動作の終了を識別する終了ID命令と、当該タスクがループ処理を実行する場合には、そのループ処理回数の最大値を通知するループ命令と設定しておくステップと、前記開始ID命令に対応する前記開始IDビット信号は、前記プログラムを構成する全タスクについて、自タスクが起動するときの遷移元となるタスクとその他のタスクとを識別できる状態信号とし、前記終了ID命令に対応する前記終了IDビット信号は、前記プログラムを構成する全タスクについて、自タスクが終了するときのその他のタスクが起動していないことを識別できる状態信号とし、また、前記ループ命令に対応する最大値信号とを夫々生成するステップと、動作を終了した第1の終了IDビット信号と次に起動された前記タスクの第2の開始IDビット信号との一致信号と、前記一致信号と前記第2の開始IDビット信号と、の排他的論理和を求めて前記プログラムのタスクの遷移動作の良否を判定するステップと、前記ループ処理判定回路は、動作開始した第1の開始IDビット信号と第1の終了IDビット信号との一致信号をインクリメント信号としてカウントし、当該カウント値と前記最大値とを比較して、ループ処理回数の異常を判定するステップと、を備えるプロセッサの動作検査方法。しかしながら、特許文献1に開示されたマイクロプロセッサ動作検査システムは、動作検査回路には、予め、FPGAFieldProgrammableGateArrayのような再構成可能なハードウェアによって実行されるプログラムを模擬する回路をステートマシンとして組み込んで、プロセッサが本来取るべき新たな状態を算出しておく必要があるため、動作検査回路の構成が複雑になる問題がある。また、プログラムが変更されるごとに模擬する回路を変更する必要があるので、プログラムの変更が予想されるシステムにおいては、その保守が複雑で手間が掛かる問題がある。また、特許文献2に開示されたソフトウェア動作監視装置においては、起動されるタスクに自タスクとその前に実行されるタスクを特定する情報が含まれている識別情報IDをタスクのアドレスに対応付けして付し、今回起動されたタスクのIDとその前に起動された前回タスクのIDに基づいて、タスクの起動順序が正常であるか否かをハードウェアで監視し、監視結果の情報をログ情報として時系列に記憶する構成としているので、複雑な回路構成となる。さらに、ソフトウェアの実行状態の異常は、ウォッチドッグタイマで判定し、ウォッチドッグタイマがタイムアウトを検出すると記憶したログ情報を記録部に退避させる様に構成しているのでメモリ容量も大きくなる。したがって、タスクの遷移方法によってはIDが大きくなり実行ソフトが遅れる可能性や、異常を検知してからシステムを停止するまでに時間が掛かる問題がある。安全性と信頼性が要求されるプロセッサを用いた安全制御システムにおいては、プログラムの動作の異常の検出が速く、プログラムの動作の正当性を故障の少ない回路で構成することが望まれるが、特許文献2の構成の場合、複雑な回路と大きなメモリ容量が必要となる問題が有る。本発明は上述した課題を解決するためになされたものであり、プログラムの変更に対して動作検査部の再構成を必要とせず、簡易な回路と少ないメモリ容量で、プロセッサのタスク起動順の異常をすばやく検出できるプロセッサ動作検査システム、及びその検査方法を提供することを目的とする。上記目的を達成するために、本発明によるプロセッサ動作検査システムは、プロセッサとその動作を検査する動作検査部とを備えるプロセッサ動作検査システムであって、前記プロセッサは、前記プログラムを実行する演算部と、複数のタスクから構成される前記プログラムを記憶する記憶部と、前記演算部が前記プログラムの実行状態を通知する命令に対応するビット信号を前記動作検査部に送信するデータ送信回路と、を備え、前記動作検査部は、前記プログラムの遷移状態を検査する遷移動作判定回路と、ループ処理のループ回数を判定するループ処理判定回路とを備え、夫々の前記タスクには、予め、当該タスクの先頭アドレスに遷移元となる前記タスクを識別するIDを付した開始ID命令と、当該タスクの最終アドレスに当該タスクの動作の終了を識別する終了ID命令と、当該タスクがループ処理を実行する場合には、そのループ処理回数の最大値を通知するループ命令と、を備え、前記演算部、または前記データ送信回路は、前記開始ID命令に対応する前記開始IDビット信号は、前記プログラムを構成する全タスクについて、自タスクが起動するときの遷移元となるタスクとその他のタスクとを識別できる状態信号とし、前記終了ID命令に対応する前記終了IDビット信号は、前記プログラムを構成する全タスクについて、自タスクが終了するときのその他のタスクが起動していないことを識別できる状態信号とし、また、前記ループ命令に対応する最大値信号とを夫々生成して、前記データ送信回路から前記動作検査部に送信し、前記遷移動作判定回路は、動作を終了した第1の終了IDビット信号と次に起動された前記タスクの第2の開始IDビット信号との一致信号と、前記一致信号と前記第2の開始IDビット信号と、の排他的論理和を求めて前記プログラムのタスクの遷移動作の良否を判定し、前記ループ処理判定回路は、動作開始した第1の開始IDビット信号と第1の終了IDビット信号との一致信号をインクリメント信号としてカウントし、当該カウント値と前記最大値とを比較して、ループ処理回数の異常を判定し、プロセッサがプログラムの実行中に、タスクの遷移動作の異常を検出するようにしたことを特徴とする。上記目的を達成するために、本発明によるプロセッサ動作検査システムの検査方法は、プロセッサとその動作を検査する動作検査部とを備えるプロセッサの動作検査方法であって、プログラムを構成する全タスクについて、予め、当該タスクの先頭アドレスに遷移元となる前記タスクを識別するIDを付した開始ID命令と、当該タスクの最終アドレスに当該タスクの動作の終了を識別する終了ID命令と、当該タスクがループ処理を実行する場合には、そのループ処理回数の最大値を通知するループ命令と設定しておくステップと、前記開始ID命令に対応する前記開始IDビット信号は、前記プログラムを構成する全タスクについて、自タスクが起動するときの遷移元となるタスクとその他のタスクとを識別できる状態信号とし、前記終了ID命令に対応する前記終了IDビット信号は、前記プログラムを構成する全タスクについて、自タスクが終了するときのその他のタスクが起動していないことを識別できる状態信号とし、また、前記ループ命令に対応する最大値信号とを夫々生成するステップと、動作を終了した第1の終了IDビット信号と次に起動された前記タスクの第2の開始IDビット信号との一致信号と、前記一致信号と前記第2の開始IDビット信号と、の排他的論理和を求めて前記プログラムのタスクの遷移動作の良否を判定するステップと、前記ループ処理判定回路は、動作開始した第1の開始IDビット信号と第1の終了IDビット信号との一致信号をインクリメント信号としてカウントし、当該カウント値と前記最大値とを比較して、ループ処理回数の異常を判定するステップと、を備える。本発明によれば、プログラムの変更に対して動作検査部の再構成を必要とせず、簡易な回路と少ないメモリ容量で、プロセッサのタスク起動順の異常をすばやく検出できるプロセッサ動作検査システム、及びその検査方法を提供することを目的とする。以下、図面を参照して、本実施例について説明する。以下、図1乃至図6を参照して実施例1を説明する。先ず、図1を参照して、本実施例の構成について説明する。ここで言うプロセッサとは、コンピュータなどの中心的な処理装置であるCPUCentralProcessingUnit、MPUMicroProcessingUnitを総称したもので、夫々の実装形態は問わない。プロセッサ動作検査システム100は、プロセッサ1と、プロセッサ1の動作を検査する動作検査部2とを備える。プロセッサ1は、プログラムを実行する演算部12と、複数のタスクから構成されるプログラムを記憶する記憶部11と、演算部12がプログラムの実行状態を通知する命令に対応するビット信号を動作検査部2に送信するデータ送信回路13とを備える。動作検査部2は、プログラムの遷移状態を検査する遷移動作判定回路2aと、ループ処理のループ回数の異常を判定するループ処理判定回路2bとを備る。次に、各部の詳細構成について説明する。先ず、対象とするプログラムのタスク構成を図2、図3を参照して説明する。図2はタスクTaskA~TaskDの起動順序の1例を示す説明図である。また、図3は、これらの起動順序に基づいてタスクに付す開始ID命令、開始ID命令に対応する開始IDビット信号、終了ID命令、及びこの終了ID命令に対応する終了IDビット信号を示す説明図である。図3aに示すように、タスクAには、その先頭アドレスに開始ID命令を付し、また、その開始ID命令に対応する開始IDビット信号を、その遷移元タスクがどこかを識別して示すもので、タスクA→0、タスクB→0、タスクC→0、タスクD→1として、タスクA~Dに対応して0001のように生成し、データ送信回路13から遷移動作判定回路2aに送信する。このビット信号0001は、タスクAの遷移元がタスクDであることを示す。また、複数のタスクが遷移元となる場合には、例えば、タスクCの場合には、1010とし、その遷移元がタスクA,及び自タスクCであることを示す。また、ループ処理となっているタスクCの場合、図6aに示すように、そのルーム回数の最大値を自タスクC内変数として、予め、記載しておき、データ送信回路13からその値をループ処理判定回路2bに送る。即ち、夫々のタスクには、予め、当該タスクの先頭アドレスに遷移元となるタスクを識別するIDを付した開始ID命令と、当該タスクの最終アドレスに当該タスクの動作の終了を識別する終了ID命令と、当該タスクがループ処理を実行する場合には、そのループ処理回数の最大値を通知するループ命令と、を備えておき、演算部12、または前記データ送信回路13は、開始ID命令に対応する開始IDビット信号として、プログラムを構成する全タスクについて、自タスクが起動するときの遷移元となるタスクとその他のタスクとを識別できる状態信号とし、終了ID命令に対応する前記終了IDビット信号は、前記プログラムを構成する全タスクについて、自タスクが終了するときのその他のタスクが起動していないことを識別できる状態信号とし、また、ループ命令に対応する最大値信号とを夫々生成して、データ送信回路13から動作検査部2に送信する。次に、図1及び図4を参照して、遷移動作判定回路2の詳細構成について説明する。遷移動作判定回路2は、終了IDビット信号と開始IDビット信号とを一次記憶する終了IDレジスタ21と開始IDレジスタ22と、図4に示すように、終了IDレジスタ22と開始IDレジスタ21の出力の論理の一致を、タスクの開始IDビット信号を受信したタイミングで求める第1のAND回路23aと、AND回路23aの出力と前記第開始IDビット信号との排他的論理和を求めるEXOR回路23bと、を備える。次に、このように構成された、遷移動作判定回路2aの動作について、図2及び図5を参照して説明する。予め設定された遷移動作を記憶した開始ID命令及び終了ID命令を備える図2のプログラムに対して、タスク図5に示すように、タスクA→タスクC→タスクD→タスクBの遷移動作があった場合の判定回路23の動作について説明する。先ず、TaskAの開始IDレジスタの初期値は、予め設定された0001が書き込まれる。そして、タスクAからタスクCに遷移した開始IDレジスタの信号を受信したタイミングで、タスクAの終了レジスタ1000と、タスクCの開始IDレジスタ1010の、夫々のタスクに対応するビット信号に対してAND回路23aとEXOR回路23bで論理判定し、その出力が0000となることで正常と判定される。ところが、TaskDからTaskBに遷移した場合、EXOR回路23bの出力は、0001となり、TaskDの異常と判定される。即ち、本実施例によれば、遷移元開始状態は複数あっても、TaskCからTaskDに遷移する場合に示すように、その遷移動作の異常が予め設定されたビット情報で開始IDレジスタに書き込まれた後、瞬時に判定できる。次に、ループ判定処理2bの構成について、図6を参照して説明する。この動作原理は、タスクのループ処理は予め設定されたループ回数以下で処理されたか否かは、開始IDレジスタと開始終了レジスタに書き込まれた夫々のビット信号の論理の一致をインクリメント信号としてカウントし、当該タスクのカウント値と当該タスクから最大値レジスタに書き込まれたループ最大値とを当該タスクの終了IDビット信号を受信したタイミングで比較して判定する。開始IDレジスタと開始終了レジスタに書き込まれた夫々のビット信号の論理の一致をループ回数のインクリメント信号とし、ここでは、遷移動作判定回路2aの判定回路23に備えるAND回路23aの出力を分岐して、カウンタ25に取り込みカウントする。そして、このカウンタ25の出力と、最大値レジスタ24に書き込まれた最大値とを、比較回路26で比較して、ループ回数の異常の有無を判定し、遷移動作判定回路2aの判定出力とともに、異常があった場合には、異常信号送信回路27から異常処理部14に送信する。異常処理部14は、プロセッサ1に搭載する構成で記載したが、この構成はプロセッサ1及び動作検査部2の何れとも独立して構成しても、また、何れに付属させた構成とすることも可能である。この異常判定出力は、プロセッサ1を備えるシステムの要求により、プロセッサ1をシャットダウンさせるようにしても良く、また、異常時のデータはロギングして診断に利用することも可能である。以上説明したように、実施例1に拠れば、プログラムの遷移状態を全タスクの遷移状態を、予め開始ID命令、終了ID命令として、夫々のタスクに書き込んでおき、これらの命令の実行時に命令に対応する全タスクのビット情報を基にして遷移の良否を判定するようにしたので、タスク遷移動作の良否を最小の情報として、シンプルな回路構成で、異常の判定をタスクの開始のタイミング瞬時に判定できるプロセッサの動作検査システムを提供することが出来る。次に、図7及を参照して、実施例2のプロセッサ動作検査システムについて説明する。実施例2の各部について図1に示す実施例1の各部と同一部分は同一符号で示しその説明を省略する。図7及に示すように、実施例2が、実施例1と異なる点は、実施例1の構成は、プロセッサ1Aと動作検査部2Aとを備えるA系のプロセッサシステムが1つの基板上に構成されるものであったが、実施例2は、異なるB系の基板上に動作検査部2Bを備えことにある。詳細には、動作検査部2Aには、開始IDビット信号、終了IDビット信号及び最大値で信号を送信するデータ交換回路2a1を備え、データ交換回路2a1から動作検査部2Bに送信する。実施例2によれば、動作検査部2を冗長化する場合や、B系がプロセッサシステムを構成する場合には、B系をA系で診断する動作検査部を同様に備え、相互に診断を行う冗長化された構成とすることも出来る。この場合、動作検査部2Bには、動作検査部2Aに備えるデータ交換回路2a1を備え、動作検査部を互換性のある同一の構成としおき、図7に示すA系と同様のB系とを同じ構成として、相互に診断する冗長形を構成とすることが出来る。本発明のいくつかの実施例を説明したが、これらの実施例は、例として提示したものであり、発明の範囲を限定することを意図していない。これら新規な実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で,種々の省略、置き換え、変更を行うことが出来る。これらの実施例やその変形は、発明の要旨に含まれるとともに、特許請求の範囲に記載された発明と均等の範囲に含まれる。"