基板と、前記基板の上方に形成された第1のバッファ領域と、前記第1のバッファ領域上に形成された第2のバッファ領域と、前記第2のバッファ領域上に形成された活性層と、前記活性層上に形成された少なくとも2つの電極と、を備え前記第1のバッファ領域は、第1の格子定数を有する第1半導体層と、前記第1の格子定数と異なる第2の格子定数を有する第2半導体層とが順に積層した複合層を少なくとも一層有し、前記第2のバッファ領域は、前記第1の格子定数と略等しい第3の格子定数を有する第3半導体層と、第4の格子定数を有する第4半導体層と、前記第2の格子定数と略等しい第5の格子定数を有する第5半導体層とが順に積層した複合層を少なくとも一層有し、前記第4の格子定数は、前記第3の格子定数と前記第5の格子定数の間の値を有する半導体素子。前記第1半導体層の熱膨張係数、前記第2半導体層の熱膨張係数、前記第3半導体層の熱膨張係数、前記第4半導体層の熱膨張係数及び前記第5半導体層の熱膨張係数は、前記基板の熱膨張係数より大きく、前記第4半導体層の熱膨張係数は前記第3半導体層の熱膨張係数と前記第5半導体層の熱膨張係数との間の値を有する請求項1に記載の半導体素子。前記基板と前記第1のバッファ領域との間に、前記第1の格子定数より小さい格子定数及び前記基板の熱膨張係数より大きい熱膨張係数を有する介在層をさらに備える請求項1または2に記載の半導体素子。前記第1半導体層、前記第2半導体層、前記第3半導体層、前記第4半導体層、及び前記第5半導体層は、窒化物系化合物半導体を含む請求項1から3のいずれか一項に記載の半導体素子。前記第4半導体層の格子定数は、前記基板に近い側から遠い側に向かって減少している請求項1から4のいずれか一項に記載の半導体素子。前記第1の格子定数は、前記基板の格子定数より小さく、前記第2の格子定数は前記第1の格子定数より小さい請求項1から5のいずれか一項に記載の半導体素子。前記第4半導体層は、厚さが前記第5半導体層より薄く、前記第5半導体層と同一組成の層を、前記第5半導体層から離間した位置に有する請求項1から6のいずれか一項に記載の半導体素子。前記第4半導体層は、前記第3半導体層との境界及び前記第5半導体層との境界の少なくとも一方に、厚さが前記第5半導体層より薄く、且つ、前記境界において前記第4半導体層と接する層とは異なる組成の層を有する、請求項1から7のいずれか一項に記載の半導体素子。前記第1半導体層はAlx1Iny1Ga1-x1-y1Nただし、0≦x1<1、0≦y1≦1、x1y1≦1を含み、前記第2半導体層はAlx2Iny2Ga1-x2-y2Nただし、0<x2≦1、0≦y2≦1、x2y2≦1を含み、前記第3半導体層はAlx3Iny3Ga1-x3-y3Nただし、0≦x3<1、0≦y3≦1、x3y3≦1を含み、前記第4半導体層はAlx4Iny4Ga1-x4-y4Nただし、0<x4≦1、0≦y4≦1、x4y4≦1を含み、前記第5半導体層はAlx5Iny5Ga1-x5-y5Nただし、0<x5≦1、0≦y5≦1、x5y5≦1を含み、x1、x3≦x4≦x2、x5であり、前記第4半導体層は、Alの割合が前記基板に近い側から遠い側に向かって増加する請求項1から8のいずれか一項に記載の半導体素子。前記第2のバッファ領域の前記複合層は、前記第5半導体層上に前記第3の格子定数と前記第5の格子定数の間の第6の格子定数を有する第6半導体層をさらに有する、請求項1から9のいずれか一項に記載の半導体素子。前記第6半導体層の熱膨張係数は、前記基板の熱膨張係数より大きく、かつ、前記第3半導体層の熱膨張係数と前記第5半導体層の熱膨張係数との間の値を有する請求項10に記載の半導体素子。前記第6半導体層は、窒化物系化合物半導体を含む請求項10または11に記載の半導体素子。前記第6半導体層の格子定数は前記基板に近い側から遠い側に向かって増加している請求項10から12のいずれか一項に記載の半導体素子。前記第6半導体層は、厚さが前記第5半導体層より薄く、前記第5半導体層と同一組成の層を、前記第5半導体層から離間した位置に有する請求項10から13のいずれか一項に記載の半導体素子。前記第6半導体層は、前記第5半導体層との境界及び前記第3半導体層との境界の少なくとも一方に、厚さが前記第5半導体層より薄く、且つ、前記境界において前記第6半導体層と接する層と異なる組成の層を有する、請求項10から14のいずれか一項に記載の半導体素子。前記第6半導体層はAlx6Iny6Ga1-x6-y6Nただし、0<x6≦1、0≦y6≦1、x6y6≦1を含み、x1、x3≦x4、x6≦x2、x5であり、前記第6半導体層は、Alの割合が前記基板に近い側から遠い側に向かって減少する請求項10から15のいずれか一項に記載の半導体素子。前記第4半導体層及び前記第6半導体層は、前記複合層ごとに厚さが異なる請求項10から16のいずれか一項に記載の半導体素子。前記第4半導体層及び前記第6半導体層は、厚さが1nm以上である請求項10から17のいずれか一項に記載の半導体素子。基板を用意する工程と、前記基板の上方に第1のバッファ領域を形成する工程と、前記第1のバッファ領域上に第2のバッファ領域を形成する工程と、前記第2のバッファ領域上に活性層を形成する工程と、前記活性層上に少なくとも2つの電極を形成する工程とを備え前記第1のバッファ領域を形成する工程は、第1の格子定数を有する第1半導体層を形成する工程と、前記第1の格子定数と異なる第2の格子定数を有する第2半導体層を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、前記第2のバッファ領域を形成する工程は、前記第1の格子定数と略等しい第3の格子定数を有する第3半導体層を形成する工程と、第4の格子定数を有する第4半導体層を形成する工程と、前記第2の格子定数と略等しい第5の格子定数を有する第5半導体層とを形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、前記第4の格子定数は、前記第3の格子定数と前記第5の格子定数の間の値を有する半導体素子の製造方法。基板を用意する工程と、前記基板の上方に第1のバッファ領域を形成する工程と、前記第1のバッファ領域上に第2のバッファ領域を形成する工程と、前記第2のバッファ領域上に活性層を形成する工程と、前記活性層上に少なくとも2つの電極を形成する工程とを備え前記第1のバッファ領域を形成する工程は、第1の格子定数を有する第1半導体層を形成する工程と、前記第1の格子定数と異なる第2の格子定数を有する第2半導体層を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、前記第2のバッファ領域を形成する工程は、前記第1の格子定数と略等しい第3の格子定数を有する第3半導体層を形成する工程と、第4の格子定数を有する第4半導体層を形成する工程と、前記第2の格子定数と略等しい第5の格子定数を有する第5半導体層を形成する工程と、前記第3の格子定数と前記第5の格子定数の間の第6の格子定数を有する第6半導体層を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、前記第4の格子定数は前記第3の格子定数と前記第5の格子定数の間の値を有する半導体素子の製造方法。しかしながら、従来の方法では、バッファ領域により生じる半導体素子の反りを制御することが困難である。バッファ領域により生じる反り量は、バッファ領域の膜厚と、バッファ領域の各層の材料に依存する。バッファ領域の膜厚は、素子の耐圧等を考慮して予め定められているので、反り量を調整するためにバッファ領域の膜厚を調整することは困難である。このため、従来のように、AlN層、GaN層およびAlGaN層を繰り返して積層してバッファ領域を形成すると、反り量を調整することが困難である。本発明の第1の態様においては、基板と、基板の上方に形成された第1のバッファ領域と、第1のバッファ領域上に形成された第2のバッファ領域と、第2のバッファ領域上に形成された活性層と、活性層上に形成された少なくとも2つの電極とを備え、第1のバッファ領域は、第1の格子定数を有する第1半導体層と、第1の格子定数と異なる第2の格子定数を有する第2半導体層とが順に積層した複合層を少なくとも一層有し、第2のバッファ領域は、第1の格子定数と略等しい第3の格子定数を有する第3半導体層と、第4の格子定数を有する第4半導体層と、第2の格子定数と略等しい第5の格子定数を有する第5半導体層とが順に積層した複合層を少なくとも一層有し、第4の格子定数は、第3の格子定数と第5の格子定数の間の値を有する半導体素子が提供される。本発明の第2の態様においては、基板を用意する工程と、基板の上方に第1のバッファ領域を形成する工程と、第1のバッファ領域上に第2のバッファ領域を形成する工程と、第2のバッファ領域上に活性層を形成する工程と、活性層上に少なくとも2つの電極を形成する工程とを備え、第1のバッファ領域を形成する工程は、第1の格子定数を有する第1半導体層を形成する工程と、第1の格子定数と異なる第2の格子定数を有する第2半導体層を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、第2のバッファ領域を形成する工程は、第1の格子定数と略等しい第3の格子定数を有する第3半導体層を形成する工程と、第4の格子定数を有する第4半導体層を形成する工程と、第2の格子定数と略等しい第5の格子定数を有する第5半導体層とを形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、第4の格子定数は、第3の格子定数と第5の格子定数の間の値を有する半導体素子の製造方法が提供される。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、本発明の第1実施形態に係る半導体素子100の断面図である。ここでは、半導体素子100としてHEMTを例に説明するが、それに限定されない。半導体素子100は、基板10と、介在層20と、基板10の上方に形成された第1のバッファ領域30と、第1のバッファ領域上に形成された第2のバッファ領域40と、第2のバッファ領域40上に形成された活性層70と、活性層70上に形成された少なくとも2つの電極本例ではソース電極72、ゲート電極74、ドレイン電極76とを備える。基板10は、第1のバッファ領域30、第2のバッファ領域40及び活性層70の支持体として機能する。基板10は、主表面が111面のシリコン単結晶基板であってよい。主表面は、第1のバッファ領域30、第2のバッファ領域40が積層される面を指す。基板10は、例えば、直径が約10cmである。介在層20は、基板10と、第1のバッファ領域30との化学反応を防止する合金防止層として機能する。介在層20は、例えば、アンドープのAlNである。介在層20の格子定数は、基板10より小さくてよい。また、介在層20の熱膨張係数は、基板10より大きくてよい。基板10がシリコン基板の場合、格子定数が0.384nmであり、熱膨張係数が3.59×10-6/Kである。また、介在層20がAlNの場合、介在層20の格子定数は、0.3112nmであり、熱膨張係数は4.2×10-6/Kである。また、介在層20の厚さは、例えば40nmである。第1のバッファ領域30は、第1の格子定数を有する第1半導体層31と、第2の格子定数を有する第2半導体層32とが順に積層した複合層を少なくとも一層有する。第2の格子定数は第1の格子定数と異なる。第1半導体層31は、介在層20上に形成される。第1半導体層31は、基板10よりも格子定数が小さい第1の格子定数を有してよい。また、第1半導体層31は、基板10よりも大きな熱膨張係数を有してよい。第1半導体層31はAlx1Iny1Ga1-x1-y1Nただし、0≦x1<1、0≦y1≦1、x1y1≦1を含む。第1半導体層31は、例えばGaNである。この場合、第1半導体層31の第1の格子定数は、0.3189nmであり、熱膨張係数は、5.59×10-6/Kである。第2半導体層32は、第1半導体層31に接してその上に形成される。第2半導体層32は、第1半導体層31より格子定数が小さい第2の格子定数を有してよい。また、第2半導体層32は、基板10よりも大きな熱膨張係数を有してよい。第2半導体層32はAlx2Iny2Ga1-x2-y2Nただし、0<x2≦1、0≦y2≦1、x2y2≦1を含む。第2半導体層32は、例えばAlNである。この場合、第2半導体層32の第2の格子定数は、0.3112nmであり、熱膨張係数は、4.2×10-6/Kである。第1のバッファ領域30は、基板10と活性層70との間の格子定数差及び熱膨張係数差に起因する歪みを緩和する。また、第1のバッファ領域30は、エピタキシャル成長が完了したエピタキシャル基板の反りを調整する。第1のバッファ領域30は、第1半導体層31と第2半導体層32とが順に積層された複合層を例えば6層有する。それぞれの複合層において、第1半導体層31の層厚は異なってよい。第1半導体層31の膜厚は、基板10から離れるに従って増大してよい。例えば第1半導体層31の膜厚は、基板10側から順に、130nm、150nm、180nm、210nm、250nm、300nmである。第2半導体層32の層厚は、例えば、60nmで一定であってよい。第2のバッファ領域40は、第3の格子定数を有する第3半導体層41と、第4の格子定数を有する第4半導体層42と、第5の格子定数を有する第5半導体層とが順に積層した複合層を少なくとも一層有する。第3の格子定数は第1の格子定数と略等しい。第5の格子定数は第2の格子定数と略等しい。第3半導体層41は最上層の第2半導体層32に接して形成される。なお最上層とは、基板10から最も離れている層を指す。第3半導体層41はAlx3Iny3Ga1-x3-y3Nただし、0≦x3<1、0≦y3≦1、x3y3≦1を含む。第3半導体層41は、例えばGaNである。この場合、第3半導体層41の第3の格子定数は、0.3189nmであり、熱膨張係数は、5.59×10-6/Kである。第4半導体層42は第3半導体層41に接して形成される。第4半導体層42は、第3の格子定数と第5の格子定数の間の値を有する第4の格子定数を有する。第4半導体層42は、第3半導体層41と第5半導体層43の間の熱膨張係数を有する。第4半導体層42はAlx4Iny4Ga1-x4-y4Nただし、0<x4≦1、0≦y4≦1、x4y4≦1を含む。第4半導体層42は例えばAlGaNである。第4半導体層42は、GaNとAlNとの間にあって、Alの組成比に応じた格子定数及び熱膨張係数を有する。第4半導体層42は、格子定数が、基板10に近い側から遠い側に向かって減少している。つまり、第4半導体層42は、Alの割合が基板10に近い側から遠い側に向かって増加する。第5半導体層43は第4半導体層42に接して形成される。第5半導体層43はAlx5Iny5Ga1-x5-y5Nただし、0<x5≦1、0≦y5≦1、x5y5≦1を含む。第5半導体層43は、例えばAlNである。この場合、第5半導体層43の第5の格子定数は、0.3112nmであり、熱膨張係数は、4.2×10-6/Kである。第1半導体層31から第5半導体層43は、Alの組成比の間にx1≒x3、x2≒x5、x1、x3≦x4≦x2、x5の関係を有する。第2のバッファ領域40は、基板10と活性層70との間の格子定数差及び熱膨張係数差に起因する歪みを緩和する機能を果たす。また、第3半導体層41および第5半導体層43の間に第4半導体層42を有するので、第3半導体層41および第5半導体層43の格子定数差により生じる歪みを低減することができる。結果として、ピエゾ分極により発生する2次元電子ガス量を低減することができる。このため、バッファ領域の抵抗を高く保ちつつ、基板10および活性層70の間の歪みを緩和することができる。第2のバッファ領域40は、第3半導体層41、第4半導体層42及び第5半導体層43とが順に積層された複合層を例えば6層有する。それぞれの複合層において、第3半導体層41の層厚は異なってよい。第1半導体層31の膜厚は、基板10側から離れるに従って増大してよい。例えば、第1半導体層31の膜厚は、基板10側から順に300nm、370nm、470nm、600nm、790nm、1040nmである。第4半導体層42の層厚は例えば60nmで一定であってよい。第5半導体層43の層厚は例えば60nmで一定であってよい。活性層70は、電子走行層50と、電子供給層60とを有する。電子走行層50は、最上層の第5半導体層43と接して形成される。電子走行層50は電子供給層60とのヘテロ結合界面に低抵抗の2次元電子ガスを形成する。電子走行層50はアンドープのGaNを含んでよい。電子走行層50は例えば1200nmの厚さを有する。電子供給層60は、電子走行層50に接して形成される。電子供給層60は、電子走行層50に電子を供給する。電子供給層60は、例えばSiのようなn型不純物がドープされたAlGaNを含む。電子供給層60は例えば25nmの厚さを有する。ソース電極72及びドレイン電極76は、電子供給層60にオーミック接触するTi/Alの積層構造を有してよい。ゲート電極74は電子供給層60にショットキー接触するPt/Auの積層構造を有してよい。図2は、基板10上に第1のバッファ領域30および第2のバッファ領域40をそれぞれエピタキシャル成長させた場合における、ウエハ全体の反りの方向と反り量を説明する説明図である。横軸はエピタキシャル成長中の積層厚を示し、縦軸は基板10の積層面に対して凸方向の反りをプラス、凹方向の反りをマイナスとした反り量を示す。本例において、第1のバッファ領域30は、GaN/AlNの複合層を6層、及び、活性層70を含み、第2のバッファ領域40は、GaN/AlGaN/AlNの複合層を6層、及び、活性層70を含む。線L1は、基板10に介在層20、第1のバッファ領域30および活性層70をエピタキシャル成長させた場合のウエハの反り量を示す。また、線L2は、基板10に介在層20、第2のバッファ領域40および活性層70をエピタキシャル成長させた場合のウエハの反り量を示す。各層は、900°C~1300°Cの成長温度で形成される。また、本例の第1のバッファ領域30におけるGaN層の厚さは、第2のバッファ領域40におけるGaN/AlGaN層の厚さと略等しい。また、本例の第1のバッファ領域30におけるAlN層の厚さは、第2のバッファ領域40におけるAlN層の厚さと略等しい。線L1を参照して、基板10上に第1のバッファ領域30を構成するGaN/AlNの複合層を形成する場合の反り量の変化を説明する。まず、基板10上に介在層20が形成される。介在層20はAlNを含むのでSiを含む基板10より格子定数が小さい。したがって介在層20には引っ張り応力が働く。その結果、反りはマイナスの方向に発生する。次に、介在層20に接して介在層20の上に第1半導体層31が形成される。第1半導体層31はGaNを含むので介在層20より格子定数が大きい。したがって第1半導体層31には圧縮応力が働く。その結果、反りはプラスの方向に発生する。次に、第1半導体層31に接して第1半導体層31の上に第2半導体層32が形成される。第2半導体層32はAlNを含むので第1半導体層31より格子定数が小さい。したがって第2半導体層32には引っ張り応力が働く。その結果、反りは再びマイナスの方向に発生する。第1のバッファ領域30の最上層の第2半導体層32に接して活性層70が形成され、エピタキシャル成長が終了した時点で、ウエハ全体の反り量はプラスの大きな値Q1となっている。その後、基板温度を常温に戻すと、介在層20、第1のバッファ領域30、活性層70の熱膨張係数が基板10よりも大きいので、基板温度の低下に伴い反りがマイナスの方向に発生する。最終的なウエハ全体の反り量は、例えばゼロに近い点P1となる。次に、線L2を参照して、基板10上に第2のバッファ領域40を構成するGaN/AlGaN/AlNの複合層を形成する場合の反り量の変化を説明する。まず、基板10上に介在層20が形成される。上述したように、介在層20による反りはマイナスの方向に発生する。次に介在層20に接して第3半導体層41が形成される。第3半導体層41はGaNを含むので、上述したように反りはプラスの方向に発生する。次に第3半導体層41に接して第4半導体層42が形成される。第4半導体層42は、第3半導体層41と第5半導体層43の間の格子定数を有する。したがって、第4半導体層42には第3半導体層41から第5半導体層43に向かって徐々に大きくなる引っ張り応力が働く。その結果、第4半導体層42における反りはマイナスの方向に発生する。次に、第4半導体層42に接して第5半導体層43が形成される。第5半導体層43はAlNを含むので第4半導体層42より格子定数が小さい。したがって第5半導体層43には第4半導体層42より大きな引っ張り応力が働く。その結果、第5半導体層43による反りは、マイナス方向に発生するが、その反り量は、第4半導体層42における反りよりも、単位厚さあたりの変化量が大きい。本例の第2のバッファ領域40はAlGaN層を含むので、第2のバッファ領域40の上に活性層70が形成され、エピタキシャル成長が終了した時点で、ウエハ全体の反り量は、Q1に比べ小さいプラスの値Q2となっている。その後、基板温度を常温に戻すと、介在層20、第2のバッファ領域40、活性層70の熱膨張係数が基板10よりも大きいので、基板温度の低下に伴い反りがマイナスの方向に発生する。最終的なウエハ全体の反り量は、例えばマイナスの大きい点P2となり、点P1とは異なる。なお、当該マイナス方向の反りは膜厚に依存するので、点Q1から点P1までの変化量と、点Q2から点P2までの変化量とは略等しい。図2より、第1のバッファ領域30および第2のバッファ領域40は、同一の膜厚でエピタキシャル成長させた場合の反り量が異なる。従って、第1のバッファ領域30および第2のバッファ領域40の総膜厚が決まっている場合でも、第1のバッファ領域30および第2のバッファ領域40の膜厚比等を調整することで、反り量を調整することができる。実験で確認したところ、第2のバッファ領域40のみで所定の膜厚のバッファ領域を形成した第1実験例の場合、ウエハの反り量はマイナス方向に100μmとなった。一方、第1のバッファ領域30と第2のバッファ領域40を組み合わせて、第1実験例と同程度の膜厚のバッファ領域を形成した第2実験例の場合、ウエハの反り量をマイナス方向に10μm程度にすることができた。したがって、第1のバッファ領域30と第2のバッファ領域40とを組み合わせることで、バッファ領域を厚膜化しつつ反り量を調整することができる。図3は、第2のバッファ領域40の膜厚方向におけるAl組成比の変化を示す。ここでは、第3半導体層41のAlの割合を0とし、第5半導体層43のAlの割合を100として示すが、これに限定されない。第4半導体層42のAlの割合は第3半導体層41から第5半導体層43に向かって直線的に増加している。図4は、GaN層54とAlN層52を順に積層した積層構造の深さ方向におけるエネルギーバンド図である。GaN層54はAlN層52に比べ格子定数が大きい。GaN層54の上にGaN層54よりも格子定数の小さいAlN層52を形成することにより、結晶の歪みが生じAlN層52に引っ張り応力が加わる。その結果、ヘテロ界面で自発分極に加えピエゾ電界分極が生じ、伝導帯Ecがフェルミレベルよりも下側に突出した三角ポテンシャル56が発生する。この領域に電子が溜まり2次元電子ガスが生成される。2次元電子ガスが生成された領域は低抵抗となり、リーク電流の通路となる。第1のバッファ領域30は、図4に示した例と同様のエネルギーバンドを有するが、第1のバッファ領域30と活性層70との間に第2のバッファ領域40が設けられる。このため、第1のバッファ領域30の2次元電子ガスを介して活性層70にリーク電流が流れることを防ぐことができる。そして、第1のバッファ領域30および第2のバッファ領域40を組み合わせることで、全体の反り量を調整することができる。図5は、第2のバッファ領域40の深さ方向におけるエネルギーバンド図である。本例の第4半導体層42は、図3に示したように、Alの組成が徐々に変化する。この場合、第4半導体層42の格子定数も徐々に変化する。したがって、第3半導体層41と第5半導体層43との接合面において大きな歪みが生じないため伝導帯Ecが急激に変化することはなく連続的に変化している。このため、2次元電子ガスのようなキャリアは生成されず、第2のバッファ領域40を介して流れるリーク電流が低減される。また、第1のバッファ領域30のみでバッファ領域を形成した場合の半導体素子100のリーク電流と、第1のバッファ領域30および第2のバッファ領域40を組み合わせてバッファ領域を形成した場合の半導体素子100のリーク電流とを測定した。なお、第1のバッファ領域30はGaN/AlNの積層構造であり、第2のバッファ領域40はGaN/AlGaN/AlNの積層構造とした。また、AlGaN層は、図3に示したように、Alの組成が徐々に変化するものを用いた。ゲート電極74の幅を1mm、長さを10μm、ソース電極72とドレイン電極76との距離を15μmとし、ゲート電極74に-6V、ソース電極72とドレイン電極76との間に600Vの電圧を印加してドレイン電極76に流れるリーク電流を測定した。第1のバッファ領域30のみでバッファ領域を形成した場合、リーク電流は約1E-6Aであった。一方、第1のバッファ領域30と第2のバッファ領域40を組み合わせてバッファ領域を形成した場合、リーク電流は約1E-8Aであった。したがって、第1のバッファ領域30と第2のバッファ領域40を組み合わせることにより、厚膜化しつつ反りを低減でき、かつ、リーク電流を低減できることがわかった。図6は、第4半導体層42におけるAl組成比変化の他の例を示す。Alの組成比は、第3半導体層41から第5半導体層43にかけて曲線状に増加している。なお、Alの組成比の増加は、第5半導体層43に近いほど急峻である。このような構成によっても、半導体素子100のリーク電流を低減することができる。図7は、第4半導体層42におけるAl組成比変化の他の例を示す。Alの組成比は、第3半導体層41から第5半導体層43にかけて5のステップで段階的に増加している。第4半導体層42をこのように構成した場合であっても、半導体素子100のリーク電流を低減することができる。図8は、第4半導体層42におけるAl組成比変化の他の例を示す。Alの組成比は、第3半導体層41から第5半導体層43にかけて25のステップで段階的に増加している。第4半導体層42をこのように構成した場合であっても、半導体素子100のリーク電流を低減することができる。図9は、第4半導体層42におけるAl組成比変化の他の例を示す。Alの組成比は、第3半導体層41から第5半導体層43にかけて途中まで曲線状に増加し、途中から段階的に増加している。Alの組成比が曲線状に変化する領域では、第5半導体層43に近いほど、Alの組成比の増加が急峻である。第4半導体層42をこのように構成した場合であっても、半導体素子100のリーク電流を低減することができる。図10は、第4半導体層42におけるAl組成比変化の他の例を示す。Alの組成比は、第3半導体層41から第5半導体層43にかけて途中まで直線的に増加し、その後一端減少し、再び直線的に増加している。第4半導体層42をこのように構成した場合であっても、半導体素子100のリーク電流を低減することができる。図11は、第4半導体層42におけるAl組成比変化の他の例を示す。第4半導体層42は、厚さが第5半導体層43より薄く、第5半導体層43と同一組成の層62を、第5半導体層43から離間した位置に有する。第4半導体層42は、層の途中に厚さが例えば1nmのAlN層を有する。第4半導体層42は、層62を一定の間隔で複数有してよい。こうすることで、さらに反りを制御することができる。また、第4半導体層42をこのように構成した場合であっても、半導体素子100のリーク電流を低減することができる。図12は、第4半導体層42におけるAl組成比変化の他の例を示す。第4半導体層42は、第3半導体層41との境界及び第5半導体層43との境界の少なくとも一方に、厚さが第5半導体層43より薄く、且つ、境界において第4半導体層42と接する層と異なる組成の層64を有する。例えば、第4半導体層42は、第5半導体層43との境界に、第3半導体層41と同一の組成の層64を有する。より具体的には、第4半導体層42は、第5半導体層43との境界に、厚さが例えば1nmのGaN層を有してよい。こうすることで、第2のバッファ領域40の表面の結晶性が向上する。また、第4半導体層42をこのように構成した場合であっても、半導体素子100のリーク電流を低減することができる。次に、半導体素子100の製造方法を説明する。半導体素子100の製造方法は、基板10を用意する工程と、基板10の上に介在層20を形成する工程と、介在層20の上で基板10の上方に第1のバッファ領域30を形成する工程と、第1のバッファ領域30上に第2のバッファ領域40を形成する工程と、第2のバッファ領域40上に活性層70を形成する工程と、活性層70上に少なくとも2つの電極72、74、76を形成する工程とを備える。基板10を用意する工程は、CZ法で作成されたSi111基板またはSi110基板を用意する工程を含んでよい。介在層20を形成する工程は、基板温度を1100°Cに維持して、MOCVDMetalOrganicChemicalVaporDeposition法により、TMAトリメチルアルミニウムガスとNH3ガスを使って、基板10の主面に厚さ約40nmのAlNをエピタキシャル成長により堆積する工程を含んでよい。以下の例では、エピタキシャル成長はMOCVD法により行う。以下においてそれぞれの層の成長温度は900°C以上、1300°C以下であってよい。第1のバッファ領域30を形成する工程は、第1の格子定数を有する第1半導体層31を形成する工程と、第2の格子定数を有する第2半導体層32を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有する。第2の格子定数は第1の格子定数と異なる。第1の格子定数は基板10の格子定数より小さくてよい。第2格子定数は第1の格子定数より小さくてよい。第1半導体層31を形成する工程は、介在層20を形成した後に、TMGトリメチルガリウムガス及びNH3ガスを供給し、介在層20の上にGaNをエピタキシャル成長により堆積する工程を含んでよい。第2半導体層32を形成する工程は、第1半導体層31を形成した後に、TMAガス及びNH3ガスを供給し、第1半導体層31の上に厚さ60nmのAlNをエピタキシャル成長により堆積する工程を含んでよい。第1のバッファ領域30を形成する工程は、これらを順に含むサイクルを繰り返し、成長時間を調節して第1半導体層31のGaNの厚さを、130nm、150nm、180nm、210nm、250nm、300nmのように変化させる工程を含んでよい。第2のバッファ領域40を形成する工程は、第3の格子定数を有する第3半導体層41を形成する工程と、第4の格子定数を有する第4半導体層42を形成する工程と、第5の格子定数を有する第5半導体層43とを形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有する。第3の格子定数は第1の格子定数と略等しい。第5の格子定数は第2の格子定数と略等しい。第4の格子定数は、第3の格子定数と第5の格子定数の間の値を有する。第3半導体層41を形成する工程は、TMGガス及びNH3ガスを供給し、第1のバッファ領域30の最上の第2半導体層32の上にGaNをエピタキシャル成長により堆積する工程を含んでよい。第4半導体層42を形成する工程は、TMGガス、TMAガス及びNH3ガスを供給して、第3半導体層41上に厚さ60nmのAlGaNをエピタキシャル成長により堆積する工程を含んでよい。このとき、TMAガスの流量を徐々に増加させるように調節することにより傾斜したAl組成比を有する第4半導体層42を形成することができる。第5半導体層43を形成する工程は、TMAガス及びNH3ガスを供給し、第4半導体層42の上に厚さ60nmのAlNをエピタキシャル成長により堆積する工程を含んでよい。第2のバッファ領域40を形成する工程は、これらを順に含むサイクルを繰り返し、成長時間を調節して第3半導体層41のGaNの厚さを300nm、370nm、470nm、600nm、790nm、1040nmのように変化させる工程を含んでよい。活性層70を形成する工程は、電子走行層50を形成する工程と、電子走行層50の上に電子供給層60を形成する工程を含む。電子走行層50を形成する工程は、TMGガス及びNH3ガスを供給して、第2のバッファ領域40の最上の第5半導体層43の上に、厚さ1200nmのGaNをエピタキシャル成長により堆積する工程を含んでよい。電子供給層60を形成する工程は、TMAガス、TMGガス、NH3ガス、及びSiH4ガスを供給して、電子走行層50の上に厚さ25nmのSiドープのAlGaNをエピタキシャル成長により堆積する工程を含んでよい。少なくとも2つの電極72、74、76を形成する工程は、基板10の表面にシリコン酸化膜を形成する工程と、電極用の開口を形成する工程と、電極を形成する工程を含んでよい。基板10の表面にシリコン酸化膜を形成する工程は、MOCVD装置から基板10を取り出し、プラズマCVD装置に基板10を搬入して、基板10の表面全体にシリコン酸化膜を形成する工程を含んでよい。電極用の開口を形成する工程は、フォトリソグラフィー及びエッチングによりソース電極及びドレイン電極用の開口を形成する工程を含んでよい。電極を形成する工程は、電子ビーム蒸着によりTiとAlを順次積層し、リフトオフ法により電子供給層60とオーミック接触するソース電極72及びドレイン電極76を形成する工程を含んでよい。電極用の開口を形成する工程は、フォトリソグラフィー及びエッチングによりゲート電極用の開口を形成する工程を含んでよい。電極を形成する工程は電子ビーム蒸着によりPtとAuを順次積層し、リフトオフ法により電子供給層60とショットキー接触するゲート電極74を形成する工程を含んでよい。図13は、本発明の第2実施形態に係る半導体素子200の断面図を示す。半導体素子200は、第2のバッファ領域40の構成が半導体素子100と異なる。半導体素子200の第2のバッファ領域40以外の構成は、半導体素子100と同一であってよい。半導体素子200における第2のバッファ領域40の複合層は、第5半導体層43の上に第6半導体層44をさらに有する。第6半導体層44は第5半導体層43に接して形成される。第6半導体層44は、第3の格子定数と第5の格子定数の間の第6の格子定数を有する。第6半導体層44は、第3半導体層41と第5半導体層43の間の熱膨張係数を有する。第6半導体層44はAlx6Iny6Ga1-x6-y6Nただし、0<x6≦1、0≦y6≦1、x6y6≦1を含む。第6半導体層44は例えばAlGaNである。第6半導体層44は、Alの組成比に応じた格子定数及び熱膨張係数を有する。第6半導体層44は、格子定数が、基板10に近い側から遠い側に向かって増加している。つまり、第6半導体層44は、Alの割合が基板10に近い側から遠い側に向かって減少する。第1半導体層31から第6半導体層44は、Alの組成比の間にx1≒x3、x2≒x5、x1、x3≦x4、x6≦x2、x5の関係を有する。第2のバッファ領域40は、第3半導体層41、第4半導体層42、第5半導体層43及び第6半導体層44が順に積層された複合層を例えば6層有する。それぞれの複合層において、第3半導体層41の層厚は、例えば、基板10側から順に230nm、310nm、410nm、540nm、730nm、980nmである。第4半導体層42の層厚は例えば60nmで一定である。第5半導体層43の層厚は例えば60nmで一定である。第6半導体層44の膜厚は例えば60nmで一定である。図14は、第2のバッファ領域40の膜厚方向におけるAl組成比の変化を示す。ここでは、第3半導体層41のAlの割合を0とし、第5半導体層43のAlの割合を100として示すが、これに限定されない。第4半導体層42のAlの割合は第3半導体層41から第5半導体層43に向かって直線的に増加している。第6半導体層44のAlの割合は第5半導体層43から第3半導体層41に向かって直線的に減少している。半導体素子200について、各層の膜厚、各層の材料、印加電圧等の条件を、半導体素子100の場合と同様の条件としてリーク電流を測定した結果、リーク電流は約1E-9Aとなり、半導体素子100に比べてさらに低減された。次に、本発明の第2実施形態に係る半導体素子200の製造方法を説明する。半導体素子200の製造方法は、第2のバッファ領域40を形成する工程以外は半導体素子100の製造方法と同様なので説明を省略する。第2のバッファ領域40を形成する工程は、第3の格子定数を有する第3半導体層41を形成する工程と、第4の格子定数を有する第4半導体層42を形成する工程と、第5の格子定数を有する第5半導体層43を形成する工程と、第6の格子定数を有する第6半導体層44を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有する。第3の格子定数は第1の格子定数と略等しい。第5の格子定数は第2の格子定数と略等しい。第6の格子定数は第3の格子定数と第5の格子定数の間の値を有する。第4の格子定数は第3の格子定数と第5の格子定数の間の値を有する。第3半導体層41を形成する工程は、TMGガス及びNH3ガスを供給し、第1のバッファ領域30の最上の第2半導体層32の上にGaNをエピタキシャル成長により堆積する工程を含んでよい。第4半導体層42を形成する工程は、TMGガス、TMAガス及びNH3ガスを供給して、第3半導体層41上に厚さ60nmのAlGaNをエピタキシャル成長により堆積する工程を含んでよい。このとき、TMAガスの流量を徐々に増加させるように調節することにより傾斜したAl組成比を有する第4半導体層42を形成することができる。第5半導体層43を形成する工程は、TMAガス及びNH3ガスを供給し、第4半導体層42の上に厚さ60nmのAlNをエピタキシャル成長により堆積する工程を含んでよい。第6半導体層44を形成する工程は、TMGガス、TMAガス及びNH3ガスを供給して、第4半導体層42上に厚さ60nmのAlGaNをエピタキシャル成長により堆積する工程を含んでよい。このとき、TMAガスの流量を徐々に減少させるように調節することにより傾斜したAl組成比を有する第6半導体層44を形成することができる。第2のバッファ領域40を形成する工程は、第3半導体層41を形成する工程から第6半導体層44を形成する工程までの工程を繰り返す。このとき、成長時間を調節して第3半導体層41のGaNの厚さを230nm、310nm、410nm、540nm、730nm、980nmのように変化させてよい。図15は、第4半導体層42及び第6半導体層44におけるAl組成比変化の他の例を示す。第4半導体層42のAlの組成比は、第3半導体層41から第5半導体層43にかけて曲線状に増加している。なお、Alの組成比の増加は、第5半導体層43に近いほど急峻である。また、第6半導体層44のAlの組成比は、第5半導体層43から第3半導体層41にかけて曲線状に減少している。なお、Alの組成比の減少は、第3半導体層41に近いほど急峻である。第4半導体層42及び第6半導体層44をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図16は、第4半導体層42及び第6半導体層44におけるAl組成比変化の他の例を示す。第4半導体層42のAlの組成比は、第3半導体層41から第5半導体層43にかけて5のステップで段階的に増加している。また、第6半導体層44のAlの組成比は、第5半導体層43から第3半導体層41にかけて5のステップで段階的に減少している。第4半導体層42及び第6半導体層44をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図17は、第4半導体層42及び第6半導体層44におけるAl組成比変化の他の例を示す。第4半導体層42のAlの組成比は、第3半導体層41から第5半導体層43にかけて25のステップで段階的に増加している。また、第6半導体層44のAlの組成比は、第5半導体層43から第3半導体層41にかけて25のステップで段階的に減少している。第4半導体層42及び第6半導体層44をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図18は、第4半導体層42及び第6半導体層44におけるAl組成比変化の他の例を示す。第4半導体層42のAlの組成比は、第3半導体層41から第5半導体層43にかけて途中まで直線的に増加し、その後減少し、再び直線的に増加している。また、第6半導体層44のAlの組成比は、第5半導体層43から第3半導体層41にかけて途中まで直線的に減少し、その後増加し、再び直線的に減少している。第4半導体層42及び第6半導体層44をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図19は、第4半導体層42及び第6半導体層44におけるAl組成比変化の他の例を示す。第4半導体層42のAlの組成比は、第3半導体層41から第5半導体層43にかけて途中まで曲線状に増加しその後段階的に増加している。なお、Alの組成比が曲線状に変化する領域では、Alの組成比の増加は、第5半導体層43に近いほど急峻である。また、第6半導体層44のAlの組成比は、第5半導体層43から第3半導体層41にかけて途中まで段階的に減少し途中から曲線状に減少している。なお、Alの組成比が曲線状に変化する領域では、Alの組成比の減少は、第3半導体層41に近いほど急峻である。第4半導体層42及び第6半導体層44をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図20は、第4半導体層42及び第6半導体層44におけるAl組成比変化の他の例を示す。第4半導体層42のAlの組成比は、第3半導体層41から第5半導体層43にかけて曲線状に増加している。なお、Alの組成比の増加は、第5半導体層43に近いほど急峻である。また、第6半導体層44のAlの組成比は、第5半導体層43から第3半導体層41にかけて段階的に減少している。第4半導体層42及び第6半導体層44をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図21は、第4半導体層42及び第6半導体層44におけるAl組成比変化の他の例を示す。第4半導体層42及び第6半導体層44は、厚さが第5半導体層43より薄く、第5半導体層43と同一組成の層62を、第5半導体層43から離間した位置に有する。第4半導体層42および第6半導体層44は、層62を一定の間隔で複数有してよい。第4半導体層42および第6半導体層44は、層の途中に例えば厚さ約1nmのAlN層を有する。こうすることで、さらに反りを制御することができる。また、第4半導体層42及び第6半導体層44をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。また、第4半導体層42及び第6半導体層44は、第5半導体層43との境界及び第3半導体層41との境界の少なくとも一方に、厚さが第5半導体層43より薄い半導体層を有してよい。当該半導体層は、第4半導体層42または第6半導体層44と接する層と異なる組成を有する。図22は、第3半導体層41と第4半導体層42との境界、および、第5半導体層43と第6半導体層44との境界に、第5半導体層43より薄い半導体層62が形成された場合の、Al組成比変化の例を示す。例えば、第4半導体層42は、第3半導体層41との境界に、第5半導体層43と同一組成の半導体層62を有する。半導体層62は、厚さ約1nmのAlN層であってよい。また、第6半導体層44は、第3半導体層41との境界に半導体層62を有してよい。こうすることで、反りをプラス方向に制御することができた。また、第4半導体層42及び第6半導体層44をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図23は、第4半導体層42と第5半導体層43との境界、および、第5半導体層43と第6半導体層44との境界に、第5半導体層43より薄い半導体層64が形成された場合のAl組成比変化の他の例を示す。例えば、第4半導体層42は、第5半導体層43との境界に、第3半導体層41と同一組成の半導体層を有する。半導体層64は、厚さ約2nmのGaN層であってよい。また、第6半導体層44は、第5半導体層43との境界に半導体層64を有してよい。こうすることで、第2のバッファ領域40の表面の結晶性が良くなり平坦化することができた。また、第4半導体層42及び第6半導体層44をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100より低くなった。図24は、第4半導体層42および第6半導体層44のそれぞれと、隣接する層との境界において、半導体層62または半導体層64が形成された場合のAl組成比変化の他の例を示す。各境界に形成される半導体層62および半導体層64は、図22および図23に示した半導体層62および半導体層64と同様であってよい。本例の、第4半導体層42は、第3半導体層41との境界に厚さ約0.2nmのAlN層を有してよい。また、第4半導体層42は、第5半導体層43との境界に厚さ約0.2nmのGaN層を有してよい。また、第6半導体層44は、第5半導体層43との境界に厚さ約0.2nmのGaN層を有してよい。また、第6半導体層44は、第1半導体層31との境界に厚さ約0.2nmのAlN層を有してよい。こうすることで反りを制御しつつ第2のバッファ領域40の表面の結晶性を良くし平坦化することができる。また、第4半導体層42及び第6半導体層44をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図25は、半導体素子200の第2のバッファ領域40における複合層ごとの第4半導体層42及び第6半導体層44の層厚を変化させた場合の、各複合層のAl組成比の変化例を示す。ここで、基板10に最も近い複合層を第1層目とし、基板10に最も遠い複合層を第6層目とする。本例では、基板10から離れるに従い、第4半導体層42および第6半導体層44の膜厚を小さくした。これに伴い、第1層目の複合層から第6層目の複合層に向かって、第4半導体層42及び第6半導体層44のAl組成比の傾きが大きくなっている。図26は、図25に示した例の各複合層における第4半導体層42と第6半導体層44の層厚を示す。なお図26における横軸は、第1層目から第6層目までの複合層を示す。第4半導体層42及び第6半導体層44は第1層目から第6層目まで一定の割合で厚さが減少している。第2のバッファ領域40をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100より低くなった。図27は、第2のバッファ領域40の複合層数が異なる例におけるリーク電流及び反り量との関係を示す。なお本例では、半導体素子200の総膜厚を一定にし、かつ、第1のバッファ領域30および第2のバッファ領域40における総複合層数を12とした。また、図27における横軸は、AlGaN層が含まれている複合層の数、すなわち、第2のバッファ領域40の複合層の数を示す。第2のバッファ領域40の複合数がゼロの場合すなわち、第2のバッファ領域40が無い場合には、バッファ層として機能するのは第1のバッファ領域30のみとなる。この場合、リーク電流は1E-6Aと大きい値を有し、反り量はプラス方向に大きい値を有する。第2のバッファ領域40が複合層を1層有すると、リーク電流は1E-8A以下まで低減され、反り量も大きく減少する。そして、第2のバッファ領域40の複合層数を増やすに従い、リーク電流及び反り量が徐々に減少する。ただし、第2のバッファ領域40の複合層数が12の場合すなわち、第1のバッファ領域30が無い場合には、バッファ層として機能するのは第2のバッファ領域40のみとなる。この場合、リーク電流は1E-10Aまで減少するが、反り量がマイナス方向へ大きい値を有する。このため、基板は大きく下に凸に反ってしまいデバイス作成が困難となり好ましくない。したがって、第1のバッファ領域30と第2のバッファ領域40を組み合わせることが有効である。図28は、第2のバッファ領域40の第4半導体層42及び第6半導体層44の厚さとリーク電流との関係を示す。なお図28における横軸は、AlGaN1層あたりの厚さ、すなわち、第4半導体層42及び第6半導体層44の1層あたりの厚さを示す。第4半導体層42及び第6半導体層44の厚さが1nm未満ではリーク電流が約1E-6Aである。第4半導体層42及び第6半導体層44の厚さを1nm以上とすると、リーク電流は約1E-7Aに減少する。したがって、第4半導体層42及び第6半導体層44の厚さは1nm以上が好ましい。図29は、第5半導体層43をAlGaNとした場合の第5半導体層43のAlの組成比とリーク電流との関係を示す。この場合、第4半導体層42と第6半導体層44の最大Al組成比は、第5半導体層43のAl組成比と一致する。図29に示すように、第5半導体層43のAlの組成比を低下させるに従いリーク電流は減少する。しかしながら、Al組成比が50以下になると、第2のバッファ領域40の歪みを制御できなくなり、活性層70にクラックが発生する場合がある。第5半導体層43は、Al組成比が50より大きいAlGaNであってよい。図30は、第2半導体層32及び第5半導体層43中にドーピングするC濃度とリーク電流との関係を示す。ドーピングするC濃度が1E17cm-3以上で9E19cm-3以下であればリーク電流は約7E-8A以下となり良好である。しかし、Cドープ濃度が1E17cm-3未満、または1E20cm-3以上になると、第2半導体層32及び第5半導体層43が低抵抗となりリーク電流が大きくなって好ましくない。したがって、第2半導体層32及び第5半導体層43に1E17cm-3以上1E20cm-3未満の範囲のドープ濃度でCをドーピングすることが好ましい。図31は、第1半導体層31及び第3半導体層41中にドーピングするC濃度とリーク電流との関係を示す。ドーピングするC濃度が1E18cm-3以上で9E19cm-3以下であればリーク電流は約1E-9Aとなり良好である。しかし、Cドープ濃度が1E17cm-3未満、または1E20cm-3以上になると、第1半導体層31及び第3半導体層41が低抵抗となりリーク電流が大きくなって好ましくない。したがって、第1半導体層31及び第3半導体層41に1E18cm-3以上1E20cm-3未満の範囲のドープ濃度でCをドーピングすることが好ましい。図32は、第1のバッファ領域30の第1半導体層31の層厚及び複合層数、第2のバッファ領域40の複合層数及び第3半導体層41の層厚が異なる例1から5を示す。それぞれの例において、複合層数は、介在層20の上に積層される複合層の順番を示し、厚さはそれぞれの複合層における第1半導体層31または第3半導体層41の層厚を示す。例1から5において、第3半導体層41は第1半導体層31より層が厚い。また、第2のバッファ領域40の各複合層の第3半導体層41は、基板10から離れる方向に層の厚みが徐々に増している。例5において、超格子構造は、厚さが5nmの第1半導体層31と厚さが5nmの第2半導体層32から成るペアが20回繰り返されて構成されている。図33は、例1から例5の反り量及びリーク電流の測定結果を示す。いずれの例もリーク電流を9E-9A以下に低減させることができ、反り量を30から-30の範囲に制御することができた。これらの結果より、第1のバッファ領域30の第1半導体層31の厚さを400nm以上とし、第2のバッファ領域40の複合層の第3半導体層41の厚さを第1半導体層31の厚さより厚くし、かつ、基板から離れる方向に徐々に厚くする構成が好ましいことがわかる。第1半導体層31及び第3半導体層41の層厚は5nm以上で、かつ、最も厚い層の層厚は400nm以上、3000nm以下であってよい。第1半導体層31及び第3半導体層41のうち最も厚い層の層厚が400nm以上であれば、発生する反り量を制御できるので好ましい。また、最も厚い層の層厚が3000nm以下であれば、成長時間が十分に短いので生産性が高く好ましい。第2半導体層32及び第5半導体層43の層厚は、0.5nm以上であれば第1半導体層31及び第3半導体層41に内在する歪みを十分に抑制し、クラックの発生を抑えることができるので好ましい。また、第2半導体層32及び第5半導体層43の層厚は、200nm以下であれば、成長時間が十分に短いので生産性が高く好ましい。第1のバッファ領域30、第2のバッファ領域40及び活性層70を合わせたエピタキシャル層の総膜厚は、リーク電流を抑制し、十分な耐圧を得るために4μm以上であることが好ましい。また、第4半導体層42及び第6半導体層44の膜組成は、ひとつの複合層において対称でなくてもよく、発生する歪みを制御し、かつ、リーク電流を低減できればどのような膜組成であってもよい。複合層数の合計は2以上であればよく、総膜厚、反り量、転位密度などに応じて変更してよい。半導体素子100および200としてHEMT型の電界効果トランジスタを例に説明してきたが、半導体素子100および200はこれに限定されず、絶縁ゲート型MISFET、MOSFET、ショットキーゲート型MESFETなどの電界効果トランジスタにも適用することができる。また、ソース電極72、ゲート電極74、ドレイン電極76の代わりにカソード電極及びアノード電極を設けることで形成される各種のダイオードに対しても適用することができる。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。