複数の画素構造を含み、前記画素構造が、前記画素構造を取り囲み、基板の上に配置された2つの隣接するスキャンラインおよび2つの隣接するデータラインと、前記スキャンラインおよび画素電極のうちの1つに電気接続された能動素子と、を含み、読み出しラインが、前記データラインの上方に配置され、EMI遮蔽層が、前記読み出しラインと前記データラインの間に配置され、検出装置が、前記読み出しラインに電気接続されたことを特徴とする画素アレイ。前記基板と反対側の基板との間に配置された表示媒体をさらに含む請求項1記載の画素アレイ。前記読み出しラインと前記画素電極が、同じ層の中にある請求項1~2に記載の画素アレイ。前記EMI遮蔽層が、前記データラインと重なり合い、前記読み出しラインが、前記EMI遮蔽層と重なり合った請求項1~3に記載の画素アレイ。前記EMI遮蔽層が、前記画素電極に電気接続された請求項1~4に記載の画素アレイ。前記EMI遮蔽層が、導電材料または金属を含む請求項1~5に記載の画素アレイ。前記能動素子が、前記スキャンラインに電気接続されたゲート、前記データラインに電気接続されたソース、および前記画素電極に電気接続されたドレインを含み、前記EMI遮蔽層が、前記ソース、前記ドレインおよび前記データラインと同じパターンプロファイルを有する請求項1~6に記載の画素アレイ。前記画素構造が、さらに、前記画素電極と電気的に結合したコンデンサ電極ラインを含む請求項1~7に記載の画素アレイ。前記検出装置が、前記スキャンラインと前記読み出しラインに電気接続されたスイッチ装置と、前記スイッチ装置に電気接続されたフォトセンサ装置と、を含む請求項1~8に記載の画素アレイ。前記検出装置が、前記能動素子に結合されていない前記スキャンラインに接続された請求項1~9に記載の画素アレイ。前記読み出しラインと前記データラインが、同じ製造プロセスによって製造されていない請求項1~10に記載のディスプレイパネル。前記データラインが、前記読み出しラインおよび前記EMI遮蔽層の上を覆っている請求項1~11に記載のディスプレイパネル。従来の内蔵型のタッチセンシングディスプレイパネルは、画素構造内に複数の読み出しラインとセンシング装置が形成される。これらの読み出しラインおよびセンシング装置は、金属で作られるため、画素構造の開口率apertureratioが減少する。そのため、この画素構造を使用したディスプレイパネルは、輝度が比較的低く、表示品質に影響を及ぼす可能性がある。したがって、本発明は、内蔵型のタッチセンシングディスプレイパネルの画素構造の開口率を増やすことのできる画素アレイおよびそれを有するディスプレイパネルを提供する。本発明において、複数の画素構造を含む画素アレイを提供する。画素アレイは、2つの隣接したスキャンラインと2つの隣接したデータラインによって取り囲まれ、基板の上に配置される。画素構造は、能動素子activedeviceと、検出装置と、画素電極と、読み出しラインとを有する。能動素子は、1つのスキャンラインおよび1つのデータラインに電気接続される。画素電極は、能動素子に電気接続される。検出装置は、隣のスキャンラインおよび読み出しラインに電気接続され、読み出しラインは、データラインと重なり合う。EMIelectromagneticinterference遮蔽層は、データラインを覆い、読み出しラインとデータラインの間に位置する。本発明は、また、第1基板、第2基板、および第1基板と第2基板の間に配置された表示媒体を含むディスプレイパネルを提供する。第1基板は、複数のスキャンラインと、その上に配置された複数のデータラインとを有し、スキャンラインとデータラインの交差部分付近に配置された複数の能動素子を含む。能動素子は、1つのスキャンラインおよび1つのデータラインに電気接続され、スキャンラインによって駆動する。画素電極は、能動素子に電気接続される。読み出しラインは、データラインと平行に配置され、データラインとは異なる別のプロセスによって配置される。EMI遮蔽層は、データラインを覆い、読み出しラインとデータラインの間に位置する。検出装置は、スキャンラインおよび読み出しラインに電気接続される。以上のように、読み出しラインをデータラインの上方または下方に配置することによって、画素構造の開口率を増やすことができる。また、EMI遮蔽層を読み出しラインとデータラインの間に配置することによって、読み出しラインの検出信号がデータラインの下方にある駆動信号によって干渉されない。本発明の上記及び他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。図1は、本発明の実施形態に係る画素アレイの画像構造の概略的平面図であり、図3Aは、図1の断面線AA’に沿った概略的断面図であり、図3Bは、図1の断面線BB’に沿った概略的断面図である。本実施形態の画素アレイは、複数の画素構造を含み、画素アレイのうち1つの画素構造Pnを例として図1に示す。図1、図3Aおよび図3Bを参照すると、画素構造Pnは、スキャンラインSLnと、データラインDLnと、能動素子T1と、画素電極104と、読み出しラインRLnと、EMI遮蔽層108と、検出装置102とを含む。本実施形態において、画素アレイは、複数のスキャンラインSL1、...、SLn1、SLn、SLn1、...と、複数のデータラインDL1、...、DLn1、DLn、DLn1、...と、複数の読み出しラインRL1、...、RLn1、RLn、RLn1、...とを含む。各画素構造Pnは、1つの能動素子T1と、1つの画素電極104と、1つの検出装置102と、1つのEMI遮蔽層108とを有する。しかしながら、本発明は本実施形態のみに限定されず、能動素子T1の数、画素電極104の数、および検出装置102の数を限定しない。別の実施形態において図示せず、各画素構造が能動素子と画素電極を有し、検出装置が画素構造の一部においてのみ配置されてもよい。また、本実施形態において、画素構造Pnは、さらに、コンデンサ電極ラインCLnを含む。つまり、画素アレイは、さらに、複数のコンデンサ電極ラインCL1、...、CLn1、CLn、CLn1、...を含む。スキャンラインSLnおよびデータラインDLnは、基板10の上に配置される。スキャンラインSLnは、データラインDLnとは異なる延伸方向を有する。また、スキャンラインSLnおよびデータラインDLnは、異なるフィルム層内に配置される。絶縁層112は、その間に挟まれて、スキャンラインSLnとデータラインDLnを電気的に絶縁する。スキャンラインSLnおよびデータラインDLnを用いて、画素構造Pnに駆動信号を伝送する。画素構造Pnの能動素子T1は、スキャンラインSLnおよびデータラインDLnに電気接続される。ここで、能動素子T1は、ゲートG1、チャネルCH1、ソースS1およびドレインD1を備えた薄膜トランジスタである。ゲートG1は、スキャンラインSLnに電気接続され、ソースS1は、データラインDLnに電気接続される。チャネルCH1は、ゲートG1の上方、およびソースS1とドレインD1の下方に配置される。また、図3Aに示すように、ゲートG1は、絶縁層112によって覆われ、絶縁層112は、ゲートG1とチャネルCH1の間に位置する。本実施形態において、能動素子T1は、例えば、ボトムゲート型薄膜トランジスタであるが、本発明はこれに限定されない。本実施形態において、能動素子T1は、例えば、トップゲート型薄膜トランジスタであってもよい。画素電極104は、能動素子T1に電気接続される。本実施形態において、画素電極104は、ドレインD1と画素電極104が重なり合った領域に形成されたコンタクトウィンドウC1を介して、能動素子T1のドレインD1に電気接続される。画素電極104は、酸化インジウムスズIndiumTinOxideITOや酸化インジウム亜鉛IndiumZincOxideIZO等の透明導電材料、または金属等の反射導電材料で作られる。画素電極104は、また、透明導電材料と反射導電材料図示せずを組み合わせることによって、反透過画素構造を形成してもよい。ある実施形態において、読み出しラインRLnがデータラインDLn1の上を覆っていることから、ROD法と略称される。さらに詳しく説明すると、読み出しラインRLnは、データラインDLn1の上に直接配置され、それによって、読み出しラインRLnは、データラインDLn1と重なり合う。別の実施形態において、データラインDLn1が読み出しラインRLnの上を覆っていることから、DOR法と略称される。さらに詳しく説明すると、読み出しラインRLnは、データラインDLn1の下に直接配置され、それによって、読み出しラインRLnは、データラインDLn1と重なり合う。読み出しラインRLnとデータラインDLn1は、同じライン幅であっても、あるいは異なるライン幅であってもよい。読み出しラインRLnとデータラインDLn1が同じライン幅である場合、読み出しラインRLnは、データラインDLn1と完全に重なり合う。読み出しラインRLnとデータラインDLn1が異なるライン幅である場合、読み出しラインRLnのライン幅は、データラインDLn1のライン幅より大きい、または小さい。ROD法を例にとると、読み出しラインRLnと画素電極104は、同じ層の中にある。つまり、読み出しラインRLnと画素電極104は、同時に作られ、且つ同じ材料を有する。また、図3Bを参照すると、読み出しラインRLnは、スキャンラインSLnと異なる延伸方向を有し、読み出しラインRLnとスキャンラインSLnの間に、絶縁層114および116が形成される。コンデンサ電極ラインCLnは、基板10の上に配置され、画素電極104と電気的に結合する。さらに詳しく説明すると、コンデンサ電極ラインCLnは、画素電極104の下に配置され、コンデンサ電極ラインCLnと画素電極104の間に絶縁層112、114および116が配置される。しかしながら、コンデンサ電極ラインCLnおよび画素電極104は、重なり合った領域を有し、コンデンサ電極ラインCLnは、この重なり合った領域で画素電極104と電気的に結合する。そのため、画素電極104の電荷をこの中に貯蓄することによって、画素構造Pnの蓄積コンデンサstoragecapacitorを形成することができる。本実施形態において、コンデンサ電極ラインCLnは、主要部と、主要部から延伸した2つの分岐部とを含み、主要部は、スキャンラインSLnと平行な延伸方向を有し、2つの分岐部は、データラインDLnと平行な延伸方向を有する。しかしながら、本発明は、コンデンサ電極ラインCLnの形状または配置を限定しない。さらに、図2Aを参照すると、本実施形態において、コンデンサ電極ラインCLnおよびスキャンラインSLnは同時に形成されるため、コンデンサ電極ラインCLnおよびスキャンラインSLnは、同じ層の中に配置される。ある実施形態において、画素構造中のコンデンサ電極ラインCL1、...、CLn1、CLn、CLn1、...は、共通電圧に電気接続される。共通電圧は、例えば、直流電圧directcurrentvoltageであってもよい。検出装置102は、スキャンラインSLnおよび読み出しラインRLnに電気接続される。本実施形態において、検出装置102は、スイッチ装置T2と、フォトセンサ装置T3とを備える。スイッチ装置T2は、スキャンラインSLnおよび読み出しラインRLnに電気接続され、フォトセンサ装置T3は、スイッチ装置T2に電気接続される。さらに詳しく説明すると、スイッチ装置T2は、ゲートG2、チャネルCH2、ソースS2およびドレインD2を含み、フォトセンサ装置T3は、ゲートG3、チャネルCH3、ソースS3およびドレインD3を含む。スイッチ装置T2において、チャネルCH2は、ゲートG2の上方、およびソースS2とドレインD2の下方に配置される。フォトセンサ装置T3において、チャネルCH3は、ゲートG3の上方、およびソースS3とドレインD3の下方に配置される。スイッチ装置T2のゲートG2は、スキャンラインSLnに電気接続され、スイッチ装置T2のソースS2は、フォトセンサ装置T3のドレインD3に電気接続され、スイッチ装置T2のドレインD2は、コンタクトウィンドウC4を介して読み出しラインRLnに電気接続され、フォトセンサ装置T3のゲートG3およびソースS3は、コンデンサ電極ラインCLn1に電気接続される。特に、フォトセンサ装置T3のソースS3は、導電パターン110およびコンタクトウィンドウC2、C3を介して、コンデンサ電極ラインCLn1に接続される。本実施形態において、スイッチ装置T2およびフォトセンサ装置T3は、例えば、それぞれボトムゲート型薄膜トランジスタであるが、本発明はこれに限定されない。本実施形態において、スイッチ装置T2およびフォトセンサ装置T3は、例えば、それぞれトップゲート型薄膜トランジスタであってもよい。本分野における技術者であれば、薄膜トランジスタのドレインおよびソースが、これらに接続された電圧レベルによって交換可能であることを理解できるであろう。EMI遮蔽層108図3Aおよび図3Bに示すは、データラインDLn1を覆い、また、読み出しラインRLnとデータラインDLn1の間に配置される。図1において、EMI遮蔽層108を図示していないが、以降の記載において、EMI遮蔽層108の配置または配列について説明する。本実施形態において、EMI遮蔽層108は、データラインDLnおよびDLn1と重なり合い、読み出しラインRLnは、EMI遮蔽層108と重なり合う。EMI遮蔽層108の材料は、酸化インジウムスズITOや酸化インジウム亜鉛IZO等の透明導電材料、または金属を含む。したがって、読み出しラインとデータラインが重なり合うことによって、画素構造Pnの開口率が増加する。そのため、この画素構造を有するディスプレイパネルは、輝度が増加し、表示品質が向上する。また、EMI遮蔽層108が読み出しラインとデータラインの間に配置されるため、データラインの下にある駆動信号によって読み出しラインの検出信号が干渉されない。従来、下部基板にあるデータラインは、通常、上部基板上のデータラインと電極層の間の静電容量によって、RC遅延を有する。本実施形態のディスプレイパネルは、EMI遮蔽層がデータラインと読み出しラインの間に挟まれているため、その結果、データラインのRC遅延を減らすことができる。詳しく説明すると、図3Aに示すように、絶縁層114、116およびEMI遮蔽層108内にコンタクトウィンドウC1が形成されるため、EMI遮蔽層108は、画素電極104およびドレインD1に電気接続される。つまり、EMI遮蔽層108は、画素電極104およびドレインD1と同じ電荷を有するため、データラインDLn1の電磁干渉によって読み出しラインRLnに影響を及ぼすことを防ぐことができる。画素構造Pnのフィルム層の配列について明確に説明するため、図2A~図2Eにおいて、それぞれ、画素構造Pnにおける5つのフィルム層の平面図を図示する。図2Aは、図1の画素構造Pnの第1金属層M1の概略的平面図である。図1および図2Aを参照すると、第1金属層は、スキャンラインSLnと、コンデンサ電極ラインCLnおよびCLn1とを含む。さらに詳しく説明すると、スキャンラインSLnの一部は、能動素子T1のゲートG1として使用され、スキャンラインSLnの残りの部分は、スイッチ装置T2のゲートG2として使用される。本実施形態において、図2Aに示した構成要素は、第1フォトマスク工程photomaskprocessによって形成され、図2Aに示したこれらの構成要素は、同時に、且つ同じ層に形成される。図2Aに示した第1金属層が形成された後、絶縁層112図3Aおよび図3Bに示すを形成して、第1金属層を覆う。図2Bは、図1の画素構造Pnの半導体層の概略的平面図である。図1および図2Bを参照すると、半導体層は、絶縁層112の上に形成され、能動素子T1のチャネルCH1と、スイッチ装置T2のチャネルCH2と、フォトセンサ装置T3のチャネルCH3とを含む。半導体層は、アモルファスシリコン層およびドープアモルファスシリコン層によって形成されてもよい。本実施形態において、図2Bに示した構成要素は、第2フォトマスク工程によって形成され、図2Bに示したこれらの構成要素は、同時に、且つ同じ層に形成される。本発明の別の実施形態において、能動素子T1のチャネルCH1、スイッチ装置T2のチャネルCH2、およびフォトセンサ装置T3のチャネルCH3の他に、半導体層もまた、コンデンサ電極ラインとデータラインの間、および/またはスキャンラインとデータラインの間にいくつかの中間層パターン図示せずを含む。図2Cは、図1の画素構造Pnの第2金属層M2の概略的平面図である。図1および図2Cを参照すると、第2金属層は、データラインDLnおよびDLn1と、能動素子T1のソースS1およびドレインD1と、スイッチ装置T2のソースS2およびドレインD2と、フォトセンサ装置T3のソースS3およびドレインD3とを含む。本実施形態において、図2Cに示した構成要素は、第3フォトマスク工程によって形成され、図2Cに示したこれらの構成要素は、同時に、且つ同じ層に形成される。図2Cの第2金属層が形成された後、保護層として使用される絶縁層114図3Aおよび図3Bに示すを形成して、第2金属層を覆う。図2Dは、図1の画素構造PnのEMI遮蔽層の概略的平面図である。図2C、図3Aおよび図3Bを参照すると、EMI遮蔽層108は、図2Cの第2金属層を形成する第3フォトマスク工程によって形成され、それによって、EMI遮蔽層108は、図2Cの第2金属層と同じパターンプロファイルpatternprofileを有する。EMI遮蔽層108は、透明導電材料または金属で作られる。図2Dに示したEMI遮蔽層108が形成された後、保護層として使用される絶縁層116図3Aおよび図3Bに示すを形成して、EMI遮蔽層108を覆う。次に、第4フォトマスク工程で絶縁層116、114およびEMI遮蔽層108をパターン化し、コンタクトウィンドウC1~C4にコンタクト開口を形成する。図2Eは、図1の画素構造Pnの導電層の概略的平面図である。図1および図2Eを参照すると、導電層は、読み出しラインRLnおよびRLn1と、画素電極104と、導電パターン110とを含む。本実施形態において、図2Eに示した構成要素は、第5フォトマスク工程によって形成され、図2Eに示したこれらの構成要素は、同時に、且つ同じ層に形成される。図4は、本発明の実施形態に係るディスプレイパネルの概略的断面図である。図4を参照すると、本実施形態のディスプレイパネルは、第1基板10、第2基板20、および第1基板10と第2基板20の間に配置された表示媒体30を含む。第1基板10は、ガラス、水晶、有機材料または金属で作られる。第1基板10は、その上に画素アレイ12を有し、画素アレイ12は、図1に示した画素アレイであってもよい。第2基板20は、ガラス、水晶、有機材料等で作られる。本実施形態において、第2基板20は、その上に電極層22を有する。電極層22は、透明電極層であってもよく、例えば、酸化インジウムスズITOや酸化インジウム亜鉛IZOで作られる。電極層22は、第2基板20を完全に覆い、直流電圧等の共通電圧に電気接続される。また、別の実施形態において、第2基板20の上に、赤、緑、青のフィルタパターンから成るカラーフィルタ層図示せずを配置してもよい。さらに、第2基板20の上、およびカラーフィルタアレイのパターンの間に、光遮蔽パターン層図示せずを配置してもよく、これは、ブラックマトリクスblackmatrixとも称される。本実施形態において、第1基板10と第2基板20の間に配置された表示媒体30は、液晶材料を含むが、本発明はこれに限定されない。表示媒体30は、有機発光材料、電気泳動ディスプレイ材料、またはプラズマディスプレイ材料等の他のディスプレイ材料であってもよい。第1基板10、第2基板20および表示媒体30を組み立てて図4に示したディスプレイパネルを形成した後、複数の画素ユニット図5に示すを形成する。各画素ユニットは、画素構造のうちの1つに対応する。図5において、図4のディスプレイパネルの画素ユニットの等価回路設計を示す。図5を参照すると、画素構造Pnの他に、液晶コンデンサClcも各画素ユニット内に形成する。液晶コンデンサClcは、第1基板10図4に示す上の画素構造Pn、第2基板20上の電極層22、および画素構造Pnと電極層22の間の液晶材料30の画素電極によって形成される。本実施形態において、第2基板20上の電極層22は、直流電圧のような共通電圧Vcomに電気接続される。コンデンサ電極ラインCL1、...、CLn1、CLn、CLn1、...も、直流電圧のようなこの共通電圧Vcomに電気接続される。そのため、各画素ユニットの液晶コンデンサClcの一端が共通電圧Vcomに電気接続される。したがって、画素構造Pnにおいて、スイッチ装置T2および能動素子T1は、それぞれ2つの隣接するスキャンラインSLnおよびSLn1に電気接続される。つまり、能動素子T1および検出装置102は、共通スキャンラインSLnを共有した時に、異なるコンデンサ電極ラインCLn1およびCLnと電気的に結合する。以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。