"半導体基板中に、第1導電型の光電変換領域と、前記第1導電型と逆の導電型である第2導電型の領域とを交互に複数積層した光電変換装置であって、複数の前記第1導電型の光電変換領域の間に設けられる前記第2の導電型の領域に印加する電圧を制御することにより、前記半導体基板中に形成される空乏層の幅を変化させる電圧制御部を有することを特徴とする光電変換装置。前記電圧制御部は、第1の電圧を印加することにより複数の前記第1導電型の光電変換領域に対応する複数の空乏層を形成し、前記第1の電圧とは異なる第2の電圧を印加することにより複数の前記第1導電型の光電変換領域に対して1つの空乏層を形成することを特徴とする請求項1記載の光電変換装置。さらに、複数の前記第1導電型の光電変換領域の各々にリセット電圧を印加するための複数のリセット部を有することを特徴とする請求項1又は2記載の光電変換装置。さらに、複数の前記第1導電型の光電変換領域の各々にリセット電圧を印加するための複数のリセット部を有し、前記複数のリセット部は、前記電圧制御部が前記第2の電圧を印加しているときに前記複数の前記第1導電型の光電変換領域に同時にリセット電圧を印加することを特徴とする請求項2記載の光電変換装置。さらに、複数の前記第1導電型の光電変換領域のうちの1つの前記第1導電型の光電変換領域にリセット電圧を印加するための1つのリセット部を有し、前記リセット部は、前記電圧制御部が前記第2の電圧を印加しているときに前記1つの前記第1導電型の光電変換領域にリセット電圧を印加することを特徴とする請求項2記載の光電変換装置。さらに、複数の前記第1導電型の光電変換領域の各々にベースが接続され、前記ベースに入力された電流を増幅して各々が複数のエミッタから出力する複数のバイポーラトランジスタと、第1の制御信号を入力すると前記複数のバイポーラトランジスタのエミッタから出力される電流を加算して出力し、第2の制御信号を入力すると前記複数のバイポーラトランジスタのエミッタから出力される電流を加算せずに出力する電流加算部とを有することを特徴とする請求項1~5のいずれか1項に記載の光電変換装置。さらに、複数の前記第1導電型の光電変換領域の各々にベースが接続され、前記ベースに入力された電流を増幅して各々が複数のエミッタから出力する複数のバイポーラトランジスタと、前記電圧制御部が前記第2の電圧を印加するときには前記複数のバイポーラトランジスタのエミッタから出力される電流を加算して出力し、前記電圧制御部が前記第1の電圧を印加するときには前記複数のバイポーラトランジスタのエミッタから出力される電流を加算せずに出力する電流加算部とを有することを特徴とする請求項2記載の光電変換装置。さらに、複数の前記第1導電型の光電変換領域の各々にベースが接続され、前記ベースに入力された電流を増幅して各々がエミッタから出力する複数のバイポーラトランジスタと、第1の制御信号が入力される時には前記複数のバイポーラトランジスタのエミッタから出力される電流の和に対応する電圧を出力し、第2の制御信号が入力される時には前記複数のバイポーラトランジスタのエミッタから出力される電流のそれぞれに対応する電圧のいずれかを加算せずに出力する電圧加算部とを有することを特徴とする請求項1~5のいずれか1項に記載の光電変換装置。さらに、複数の前記第1導電型の光電変換領域の各々にゲートが接続され、前記ゲートに入力された電圧に応じた信号を出力する複数のMOSトランジスタと、第1の制御信号が入力される時には前記複数のMOSトランジスタのソースから出力される電圧を加算して出力し、第2の制御信号が入力される時には前記複数のMOSトランジスタのソースから出力される電圧のいずれかを加算せずに出力する電圧加算部とを有することを特徴とする請求項1~5のいずれか1項に記載の光電変換装置。複数の前記第2導電型の領域は、複数の前記第1導電型の光電変換領域の1つによって電気的に分離されることを特徴とする請求項1記載の光電変換装置。前記電圧制御部が前記第1の電圧を印加する時には、複数の前記第1導電型の光電変換領域は、前記第2導電型の領域によって電気的に分離されることを特徴とする請求項2記載の光電変換装置。しかしながら、半導体表面からの深さ距離で決まる分光特性では色分離が困難で混色が問題となる。一方、色分離性を良くするためにPN接合を多層化させて上下に分離したフォトダイオードでは分離層のために形成した中間層で発生した光キャリアを捨てることになるため、低輝度環境下における光信号が十分に得られない。本発明の目的は、積層フォトダイオードにおいて半導体基板表面からの深さ距離で決まる分光特性における混色を低減し、また、3色以上の分光特性を検知することにより感度を向上させることができる光電変換装置を提供することである。本発明の光電変換装置は、半導体基板中に、第1導電型の光電変換領域と、前記第1導電型と逆の導電型である第2導電型の領域とを交互に複数積層した光電変換装置であって、複数の前記第1導電型の光電変換領域の間に設けられる前記第2の導電型の領域に印加する電圧を制御することにより、前記半導体基板中に形成される空乏層の幅を変化させる電圧制御部を有することを特徴とする。電圧制御部が電圧を制御することにより、半導体基板表面からの深さ距離で決まる分光特性における混色を低減し、また、3色以上の分光特性を検知することにより感度を向上させることができる。第1の実施形態図1A及びBは、本発明の第1の実施形態による光電変換装置の断面構造図である。図1Aは第1の電圧印加時の空乏層の広がりを示す断面構造図、図1Bは第2の電圧印加時の空乏層の広がりを示す断面構造図である。図1Aにおいて、第1導電型P型の半導体基板17の上に第2導電型N型の埋め込み層16、さらにN型埋め込み層16の上にN型Siエピタキシャル層15が形成されている。第2導電型は、第1導電型と逆の導電型である。N型エピタキシャル層15の中にPウェル層14、さらにPウェル層14の中に不純物濃度の低いN層N層13と不純物濃度の低いP層P層12と表面に不純物濃度の高いN層N層11が形成されている。表面から深さ方向に見るとNPNPNの縦2層でフォトダイオードが形成され、異なる波長帯域の光を光電変換するために適した深さとなっている。それぞれの接合深さは、検知すべき波長帯域に応じて適宜設計すればよい。ここでは第1導電型をP型とし、第2導電型をN型としているが、原理的には導電型にはよらないので、第1導電型をN型とし、第2導電型をP型としてもよい。また、N層13を電圧制御するための電圧制御部18を具備し、P層12及びPウェル層14から光信号を出力するための電極N1及びN2を備える。複数のスイッチ19及び20は、複数の第2導電型の半導体領域12,14の各々にリセット電圧Vddを印加することによりフォトダイオードをリセットするための複数のリセット部である。N型エピタキシャル層15と表面N層11とは配線によって接続されており、定電圧Vddに固定されている。N層13に接続された電圧制御部18が、N層13の電圧を制御して、PN接合にかかる逆バイアス量を変化させる。これによって、空乏化した領域の大きさが変化する。太点線内の矢印で表された領域が空乏化した領域である。即ち、第1の電圧V1印加時にはP層12とPウェル層14とがそれぞれ空乏化しており、それぞれの空乏層は分離されている。この結果、P層12及びPウェル層14のそれぞれがホールを信号キャリアとしたフォトダイオードとして機能する。フォトダイオードは、光を電気信号に変換する光電変換素子である。このときN層13は中性領域であるため、この領域で発生した光キャリアは電圧制御部18から排出される。このように、第1の電圧V1印加時には、浅い位置にあるP層12には、主として短波長の光によって発生したホールが収集される。そして、深い位置にあるPウェル層14には長波長の光によって発生したホールが収集される。図1Bでは、電圧制御部18によってN層13の電圧を第2の電圧V2に制御して、PN接合にかかる逆バイアス量を変化させる。太点線内の矢印で表された領域が空乏化した領域である。即ち、第2の電圧V2印加時にはP層12の空乏層とPウェル層14の空乏層が広がった結果、互いにつながるため、第1の電圧印加時に分離されていたフォトダイオードが第2の電圧印加時には1つのフォトダイオードとして機能する。このようにP層12とPウェル層14とが1つのフォトダイオードとして機能するため、広い波長帯の光によって発生したホールが収集される。ここで、定電圧Vddが正の電源電圧の場合、第2の電圧V2は、第1の電圧V1より低い電圧であり、第1の電圧V1は例えば定電圧Vddと同じ電圧である。PN接合の両端に同じ電圧が印加された平衡状態であっても、ビルトインポテンシャルによってP型領域及びN型領域のそれぞれに空乏層が形成される。P層12及びPウェル層14の厚さが、ビルトインポテンシャルによって形成される空乏層の深さ方向の長さより小さければ、第1の電圧V1が定電圧Vddと同じ電圧であってもP層12及びPウェル層14は空乏化しうる。なお、電圧制御部18が第1の電圧V1を印加する時には、N層13は、N型エピタキシャル層15から電気的に分離される。図2A及びBは、本発明の第1の実施形態による光電変換装置の平面構造図である。図2Aは第1の電圧V1印加時の空乏層の広がりを示す平面構造図、図2Bは第2の電圧V2印加時の空乏層の広がりを示す平面構造図である。A-Bで切断した場合の断面図が図1A及びBに対応しており、同一符号を付している。図2A及びBでは図1A及びBで図示していたP型の半導体基板17とN型埋め込み層16は省略しているが、N層11、P層12、N層13、Pウェル層14及びN型エピタキシャル層15は図1と同様で同一符号を付している。また図1A及びBと同様にN型エピタキシャル層15と表面N層11とは配線によって接続されており、定電圧に固定されている。N層13に接続された電圧制御部18によってN層13の電圧を制御してPN接合にかかる逆バイアス量を変化させることによって、太点線内の矢印区間で表された領域が空乏化する。図2Aにおいて、図1Aと同様に平面でも第1の電圧V1印加時にはP層12とPウェル層14とが空乏化した状態でN層13によって分離されている。一方、図2Bにおいて、図1Bと同様に平面でも第2の電圧V2印加時にはP層12の空乏層とPウェル層14の空乏層とが広がった結果、互いにつながっている。N型エピタキシャル層15、Pウェル層14、N層13、及びP層12には、それぞれ複数のコンタクトプラグが接続されている。図3A及びBは、本実施形態による光電変換装置の分光感度特性を表す図である。図3Aは第1の電圧V1印加時の分光感度特性、図3Bは第2の電圧V2印加時の分光感度特性である。図2AはP層12及びPウェル層14はN層13で分離されているため2種類の波長帯域の分光感度特性が得られている。第1の電圧V1印加時には、第2導電型の層13の中性領域で上下の第1導電型の層12,14の受光波長領域を2分割するため混色を低減することができる。一方、図2Bでは、P層12の空乏層とPウェル層14の空乏層とはN層13も空乏化させてつながっているため、点線で表わされる分光感度特性に加えて、その間を埋める破線で表した分光感度特性が合算されて、実線で表すような分光感度特性となる。第2の電圧V2印加時には、中性領域13を空乏化させて上下の第1導電型の層12及び14を導通させるため中性領域13の光キャリアも検出可能となり、3色以上の分光特性を検知できるので感度を向上させることができる。ここで、図4を用いて動作について説明する。図4において、φV1は第1の電圧V1を印加するタイミング信号、φV2は第2の電圧V2を印加するタイミング信号である。また、φ19はスイッチ19がオンするタイミング信号であり、φ20はスイッチ20がオンするタイミング信号である。まず、φV1をハイレベルにした第1の電圧V1印加時には、P層12とPウェル層14とが電気的に分離されている。そのため、光電荷を蓄積する前のリセット動作として、φ19をハイレベルにしてスイッチ19をオンさせてP層12をリセットし、同様にφ20をハイレベルにしてスイッチ20をオンさせてPウェル層14をリセットする。その後、蓄積動作においてP層12及びPウェル層14で発生した光キャリアは光電変換されて、それぞれ電極N1及び電極N2から出力されて読み出される。P層12及びPウェル層14はN層13で分離さているため2種類の波長帯域の光においては混色が非常に小さい光信号を取り出すことが可能である。次に、第2の電圧V2印加の処理を行う。φV1をローレベルにした後にφV2をハイレベルにして第2の電圧V2を印加する。ここでも第1の電圧V1印加時と同様に、光電荷を蓄積する前にφ19をハイレベルにしてスイッチ19をオンさせてP層12にリセット電圧Vddを印加することによりリセットする。それと同時に、φ20をハイレベルにしてスイッチ20をオンさせてPウェル層14にリセット電圧Vddを印加することによりリセットする。P層12の空乏層とPウェル層14の空乏層とはN層13も空乏化させてつながっており、空乏層の体積が大きくなるため、キャリア数が増大する。このときスイッチ19とスイッチ20とを同時にオンさせることで、2つのスイッチによる合成抵抗が小さくなるため、リセットにかかる時間を短縮できる。その後、蓄積動作において、つながった空乏層で発生した光キャリアは光電変換されて電極N1及び電極N2から出力されて読み出される。出力される光信号は第1の電圧V1印加時にはN層13で捨てられていた光キャリアを検出できるようになるため、光電変換できる波長帯域が広くなって3色以上の分光特性を検知し、感度を向上させることができる。以上のように、時分割制御で電圧制御部18を制御することによって、第1の電圧V1印加時には、2種類の波長帯域の光において混色のない光信号を取り出すことが可能となる。また、第2の電圧V2印加時には、波長帯域が広くなって3色以上の分光特性を検知し、感度を向上させることができる。ここでは、第1の電圧V1印加時における動作に引き続き、第2の電圧V2印加時における動作を行う例を示したが、どちらか一方の動作のみを連続して行っても良いし、どちらか一方の動作を一度のみ行っても良い。本実施形態の光電変換装置は、半導体基板中に、第1導電型の光電変換領域12,14と、第2導電型の領域11,13,15とを交互に複数積層した光電変換装置である。電圧制御部18は、複数の第1導電型の光電変換領域12,14の間に設けられる第2の導電型の領域13に印加する電圧を制御することにより、半導体基板中に形成される空乏層の幅を変化させる。電圧制御部18は、第1の電圧V1を印加することにより複数の第1導電型の光電変換領域12,14に対応する複数の空乏層を形成し、第2の電圧V2を印加することにより複数の第1導電型の光電変換領域12,14に対して1つの空乏層を形成する。第2の電圧V2は、第1の電圧V1とは異なる電圧である。第2の実施形態図5A及びBは、本発明の第2の実施形態による光電変換装置の断面構造図である。図5Aは第1の電圧V1印加時の空乏層の広がりを示す断面構造図、図5Bは第2の電圧V2印加時の空乏層の広がりを示す断面構造図である。図5A及びBは、図1A及びBに対して、リセットするためのスイッチ20が削除されている点以外は同じである。スイッチ19は、複数の第1導電型の光電変換領域12,14のうちの1つの第1導電型の光電変換領域12にリセット電圧Vddを印加するための1つのリセット部である。以下に、第1の実施形態との相違点であるリセット動作について図6を用いて説明する。図6におけるφV1、φV2及びφ19は図4中の符号と同一である。光電荷を蓄積する前のリセット動作は次のように行われる。φV2をハイレベルにして第2の電圧V2を印加し、N層13を空乏化させることにより、P層12の空乏層とPウェル層14の空乏層とを導通させる。その上でφ19をハイレベルにしてスイッチ19をオンさせてP層12にリセット電圧Vddを印加することにより、P層12の空乏層とPウェル層14の空乏層とN層13の空乏層をリセットする。その後、φV2をローレベルにした後にφV1をハイレベルにして、第1の電圧V1を印加することでP層12の空乏層とPウェル層14の空乏層とを分離し、蓄積動作に入る。蓄積動作以降の動作は、第1の実施形態と同一である。次のφV1をローレベルにした後にφV2をハイレベルにして第2の電圧V2印加時の動作も、第1の実施形態と同一である。以上のように、本実施形態は、第1の実施形態に対して、リセット動作を1個のスイッチ19で可能となるため素子数を削減できる。結果として、チップ面積を縮小できる。第1の実施形態と同様に、第1の電圧V1印加時における動作に引き続き、第2の電圧V2印加時における動作を行う例を示したが、どちらか一方の動作のみを連続して行っても良いし、どちらか一方の動作を一度のみ行っても良い。第3の実施形態図7は、本発明の第3の実施形態による光電変換装置の断面構造図である。図7において、電流増幅器1及び2は、バイポーラトランジスタで構成され、電流増幅器1のベースが光電変換部のP層12に接続され、電流増幅器2のベースが光電変換部のPウェル層14に接続されている。更に、電流増幅器1は、エミッタ3及び4を備え、電流増幅器2は、エミッタ5及び6を備えることでマルチエミッタの構成となっている。電流増幅器1は、ベースに入力された電流を増幅して複数のエミッタ3及び4から出力する。電流増幅器2は、ベースに入力された電流を増幅して複数のエミッタ5及び6から出力する。エミッタ4及び5より出力された光電流は電流加算部7で加算されて出力される。電流加算部7は、加算制御部9に第1の制御信号が入力されるとエミッタ4とエミッタ5からの光電流を加算して出力し、加算制御部9に第2の制御信号が入力されるとエミッタ4とエミッタ5からの光電流を加算せずにエミッタ4からの光信号のみを出力する。電流加算部8は、加算制御部10に第1の制御信号が入力されるとエミッタ3とエミッタ6からの光電流を加算して出力し、加算制御部10に第2の制御信号が入力されるとエミッタ3とエミッタ6からの光電流を加算せずにエミッタ6からの光信号のみを出力する。図8は、電流加算部7及び8の具体的な回路構成図の一例である。図8において、1から14で示した部位は、図5及び図7と同様である。図8において、200は電流加算部7を示し、バイポーラトランジスタ201、202、203、204、205及び206で構成される。バイポーラトランジスタ201と202、及び203と204はそれぞれカレントミラー回路を構成する。エミッタ4とエミッタ5より出力された光信号は、それぞれカレントミラー回路を介して、バイポーラトランジスタ205と206で構成されるカレントミラー回路で加算され、端子209より加算光信号が出力される。N型MOSMetalOxideSemiconductorトランジスタ207は、加算制御部9に相当する。端子208がハイレベルのときには、加算光信号が端子209に出力され、ローレベルのときは、エミッタ4より入力された光信号がエミッタ5の光信号とは加算されずに端子209に出力される。同様に、300は電流加算部8を示し、バイポーラトランジスタ301、302、303、304、305及び306で構成される。N型MOSトランジスタ307は、加算制御部10に相当する。端子308がハイレベルのときには、エミッタ3とエミッタ6より入力された光信号が加算されて端子309に出力され、ローレベルのときは、エミッタ6より入力された光信号がエミッタ3の光信号とは加算されずに端子309に出力される。図7及び図8に示した本実施形態の構成によれば、加算制御部9及び10に与える信号の組み合わせにより、光電変換部のP層12及びPウェル層14の光信号及び加算光信号を同時に得ることが可能である。即ち、第1の電圧V1印加時には端子208及び308をローレベルとして加算されない光信号として、混色のない光信号を取り出すことが可能となる。且つ、第2の電圧V2印加時には端子208及び308をハイレベルとして加算光信号として波長帯域が広くなった3色以上の分光特性を含んだ光信号によって感度を向上させることができる。第4の実施形態図9は、本発明の第4の実施形態による光電変換装置の断面構造図である。本実施形態は、出力された電流を増幅する回路の構成が特徴である。図9において、N層11、P層12、N層13、Pウェル層14、N型エピタキシャル層15、N型埋め込み層16、半導体基板17、電圧制御部18、スイッチ19、20は、第1~第3の実施形態と同一である。したがって、それらの構造及び機能に関する説明は省略する。図9において、電流増幅器160及び161は、バイポーラトランジスタで構成される。電流増幅器160のベースは、光電変換部のP層12に接続される。電流増幅器161のベースは、光電変換部のPウェル層14に接続される。また、電流増幅器160及び161のコレクタは、電源電圧を供給する配線に接続されている。一方、電流増幅器160のエミッタには、負荷170及び出力線180が接続される。また、電流増幅器161のエミッタには、負荷171及び出力線181が接続されている。光電変換によって発生した光電流は、電流増幅器160又は161で増幅され、それぞれ負荷170又は171で電圧変換されて出力線180及び181より信号出力される。182は電圧加算部である。電圧加算部182は、出力線180及び181に出力された信号を加算し、出力端子183に出力する。また、184は加算制御部である。電圧加算部182は、加算制御部184に与えられた信号に基づいて、出力線180からの信号と出力線181からの信号とを加算して出力するか、又は加算せずに信号線180からの信号のみを出力するか、又は信号線181からの信号のみを出力する。複数のバイポーラトランジスタ160及び161は、複数の第1導電型の光電変換領域12及び14の各々にベースが接続され、ベースに入力された電流を増幅して各々がエミッタから出力する。電圧加算部182は、加算制御部184から第1の制御信号が入力される時には複数のバイポーラトランジスタ160及び161のエミッタから出力される電流の和に対応する電圧を出力する。または、電圧加算部182は、加算制御部184から第2の制御信号が入力される時には複数のバイポーラトランジスタ160及び161のエミッタから出力される電流のそれぞれに対応する電圧のいずれかを加算せずに出力する。図9の実施形態によれば、加算制御部184に与える信号により、光電変換部のP層12及びPウェル層14のそれぞれの信号、及び両者を加算した信号を選択的に得ることが可能である。即ち、第1の電圧V1印加時には加算されない信号として、混色のない光信号を取り出すことが可能となる。且つ、第2の電圧V2印加時には加算信号として波長帯域が広くなった3色以上の分光特性を含んだ光信号によって感度を向上することができる。第5の実施形態図10は、本発明の第5の実施形態による光電変換装置の断面構造図である。本実施形態は、出力された電流を増幅する回路の構成が特徴である。図10において、N層11、P層12、N層13、Pウェル層14、N型エピタキシャル層15、N型埋め込み層16、半導体基板17、電圧制御部18は、第1~第4の実施形態と同一である。したがって、それらの構造及び機能に関する説明は省略する。図10において、P型MOSトランジスタ90のゲートは、光電変換部のP層12に接続される。P型MOSトランジスタ91のゲートは、光電変換部のPウェル層14に接続される。また、P型MOSトランジスタ90のソースには、電流源100及び出力線120が接続さる。P型MOSトランジスタ91のソースには、電流源101及び出力線121が接続されている。P型MOSトランジスタ90及び91は、それぞれ電流源100及び101とソースフォロワを構成している。P型MOSトランジスタ110及び111のゲートにはリセット信号130が供給され、P型MOSトランジスタ110及び111のドレインはリセット電圧を供給するノード140に接続されている。本実施形態における光電変換装置は、まずP型MOSトランジスタ110及び111をオンして導通状態にして、P層12及びPウェル層14の電圧をリセット電圧に初期化する。その後、P型MOSトランジスタ110及び111をオフして非導通状態にして、P層12及びPウェル層14からの光電変換によって得られる信号電荷は、それぞれ、P型MOSトランジスタ90及び91のゲート端子に付随する容量で電圧変換される。その電圧変換された信号電圧は、それぞれ出力線120及び121に出力される。なお、P層12とP型MOSトランジスタ90との間の電気的経路には、電荷を転送する転送トランジスタ、及び電荷が転送されるフローティングディフュージョン部が配されてもよい。また、Pウェル層14とP型MOSトランジスタ91との間の電気的経路には、電荷を転送する転送トランジスタ、及び電荷が転送されるフローティングディフュージョン部が配されてもよい。122は電圧加算部である。電圧加算部122は、出力線120及び121に出力された信号を加算し、出力端子123に出力する。また、124は加算制御部である。電圧加算部122は、加算制御部124に与えられた信号に基づいて、出力線120からの信号と出力線121からの信号とを加算して出力するか、又は加算せずに信号線120からの信号のみ、あるいは信号線121からの信号のみを出力する。複数のMOSトランジスタ90及び91は、複数の第1導電型の光電変換領域12及び14の各々にゲートが接続され、ゲートに入力された電圧に応じた信号を出力する。電圧加算部122は、加算制御部124から第1の制御信号が入力される時には複数のMOSトランジスタ90及び91のソースから出力される電圧を加算して出力する。または、電圧加算部122は、加算制御部124から第2の制御信号が入力される時には複数のMOSトランジスタ90及び91のソースから出力される電圧のいずれかを加算せずに出力する。図10の実施形態によれば、加算制御部124に与える信号により、光電変換部のP層12の光信号、Pウェル層14の光信号及びそれらの加算光信号を選択的に得ることが可能である。即ち、第1の電圧V1印加時には加算されない光信号として、混色のない光信号を取り出すことが可能となる。且つ、第2の電圧V2印加時には加算光信号として波長帯域が広くなった3色以上の分光特性を含んだ光信号によって感度を向上することができる。なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。これらの第1乃至第5の実施形態の特徴を組み合わせた実施形態も本発明に含まれる。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。"