抵抗体を有する半導体装置の製造方法であって、半導体基板上の絶縁膜の上にバリアメタル膜とアルミ金属膜を形成する工程と、前記バリアメタル膜とアルミ金属膜をパターニングして並列する2本のアルミ電極を形成する工程と、前記アルミ電極の一部領域のアルミ金属膜を選択的に除去してバリアメタル電極とする工程と、離間する2本のバリアメタル電極の間に電気的に接続するように抵抗体を形成する工程と、からなることを特徴とする半導体装置の製造方法。前記抵抗体を形成する工程は、離間する2本のバリアメタル電極の間にレジストにて開口領域を形成する工程と、前記バリアメタル電極をスパッタエッチする工程と、抵抗体となる薄膜を堆積する工程と、前記レジスト開口領域以外の領域の前記薄膜をリフトオフする工程と、からなることを特徴とする請求項1記載の半導体装置の製造方法。前記レジストの膜厚が、前記抵抗体となる薄膜の膜厚の5倍から100倍であることを特徴とする請求項2記載の半導体装置の製造方法。前記アルミ金属膜の選択的除去は、リン酸を含む湿式エッチングを用いて行なうことを特徴とする請求項1記載の半導体装置の製造方法。前記バリアメタル膜がTi、或いはTiとTiNの積層膜、或いはTiWであることを特徴とする請求項1記載の半導体装置の製造方法。前記抵抗体が、Poly-Si、或いはa-Si、或いはSiCr、或いはSiCrN、であることを特徴とする請求項1記載の半導体装置の製造方法。しかしながら、上記図5により説明した半導体装置においては、配線となる金属の膜厚が厚く、金属の角の部分で抵抗体に応力がかかり、以降の熱工程、或は高温バイアス試験などで断線する恐れがある。上記課題を解決するたに、本発明に係る半導体装置の製造工程では、抵抗体の電極配線を膜厚の薄いバリアメタルにする。抵抗体の電極を膜厚の薄いバリアメタルでとることにより、抵抗体にかかる応力を減らし、断線の恐れのない、信頼性の高い抵抗素子をつくることができる。また、金属配線とSi基板のコンタクトをとるためにもともと必要なバリアメタルを利用することにより、コストを抑えて目的の抵抗素子をつくることができる。以下、本発明を実施するための最良の形態について、図面に基づいて説明する。図1a~fは、本発明の実施形態に係る半導体装置の製造方法を示す断面図である。図2a~dは本発明の実施形態に係る半導体装置の製造工程を示す平面図、そして、図3は、本発明の実施形態に係る半導体装置の平面図である。図1aにおいて、半導体基板の上に、例えば熱酸化膜やTEOSなどの絶縁膜1を形成し、その上にバリアメタル膜4として例えばTiとTiNの積層膜を、スパッタ成膜法を用いて例えばTiを300ÅとTiNを600Å成膜する。なお、バリアメタル膜はTiやTiWであっても良い。次に図1bにおいて、バリアメタル膜4上に、アルミ金属膜5として例えばAl-Si-Cuを例えばスパッタ成膜法を用いて5000Å成膜する。次に図1cのように、アルミ金属膜5上にフォトリソグラフィーによりレジストパターンを形成し、例えばCl系のガスを用いたプラズマエッチング装置で、アルミ金属膜5とバリアメタル膜4を連続してエッチングし、次いでレジストを剥離することでバリアメタル膜とアルミ金属膜を積層したアルミ電極10を形成する。次に図2aに示すように、2本のアルミ電極10の先端領域以外をレジストパターン6で覆う。ここでは、2本のアルミ電極10の先端部を含む領域にレジスト開口領域8を設けており、レジスト開口領域8にはバリアメタル膜とアルミ金属膜の積層からなるアルミ電極10の先端領域が露出している。次に、レジストパターン6をマスクとしてアルミ電極10の上層のアルミ金属膜を選択的に除去する。一例であるが、エッチャントとしてリン酸系エッチング液を用いてエッチングを行なうことでバリアメタル膜をエッチングすることなくアルミ金属膜を選択的に除去することができる。ここで、アルミ金属膜がAl-Si-Cuの場合、ウェットエッチングだけではバリアメタル電極11上にシリコン残渣が残る可能性があるが、シリコン残渣をドライエッチングすることで簡単に除去することができる。アルミ金属膜がAl-Cuの場合はウェットエッチングだけで容易にバリアメタル電極9が露出する。図2b。レジストパターン6を剥離した後は図2cのようにアルミ電極10の先端領域がバリアメタル電極である電極が形成される。このときの断面図が図1dに相当し、これは2本のバリアメタル電極9を結ぶ線での断面を示す。次いで図2dにおいてレジストを塗布し、後に抵抗体を形成する領域11を開口するようにレジストパターン7を形成する。このときレジストパターン7の膜厚は抵抗体2の膜厚の5倍から100倍程度と十分厚くする。次に図1fにおいて、バリアメタル電極9表面を活性化するために50Å~200Å程度のスパッタエッチを行なってから、抵抗体2となる薄膜をスパッタ法によりSiCrを50~100Å程度成膜する。抵抗体を形成する領域11に成膜されたSiCrは絶縁膜1とバリアメタル電極9上に堆積し、それ以外の領域ではレジストパターン7の上に堆積する。なお、抵抗体としてSiCrを用いたが、Poly-Si、或いはa-Si、或いはSiCr、或いはSiCrNであっても良い。また、これらを積層したものであっても良い。次に有機剥離液に浸漬するとレジストパターン7とともにレジストパターン7上の薄膜はリフトオフされ半導体基板から剥離され、図1gの断面を示す。このときの平面図を図3aに示す。半導体基板上の絶縁膜1の上に2本の電極が離間して平行に並べられている。電極の先端領域は単層のバリアメタル電極9であり、先端領域以外はバリアメタル膜とアルミ金属膜が積層するアルミ電極10となっている。2本のバリアメタル電極9を接続するように抵抗体2が設けられ、抵抗体2の両端はバリアメタル電極9上にあって、バリアメタル電極9と電気的に接続されている。図1fに戻って、抵抗体2とバリアメタル電極9との接合部の段差は900Å未満であり、段差部での断線を回避することが可能となる。上記の説明において、抵抗体はアルミ電極の先端領域に形成したが、アルミ電極の中間の一部領域においても同様に抵抗体を形成することができることはいうまでもない。この場合は、図3bに示す平面図のようになる。