第1又は第2導電型の第1の半導体層と、前記第1の半導体層上に形成された第1導電型の第2の半導体層と、前記第2の半導体層の表面に選択的に形成された第2導電型の第3の半導体層と、前記第2の半導体層の表面において前記第3の半導体層の外周に形成され、前記第2の半導体層の上方から見て直線状又は曲線状に形成された複数のトレンチと、前記トレンチ内に埋め込まれた絶縁膜と、前記第1の半導体層に電気的に接続された第1の主電極と、前記第3の半導体層に電気的に接続された第2の主電極とを備え、前記トレンチの底面の深さは、前記第3の半導体層の下面よりも深く、前記第1の半導体層の上面よりも浅くなっており、一部又は全ての前記トレンチは、前記第3の半導体層の側面に接しており、前記複数のトレンチの各々は、前記第3の半導体層の側面の近傍から外周に向けて伸びるよう形成されており、前記複数のトレンチの各々が伸びる方向は、前記側面の法線方向に対し傾いていることを特徴とする電力用半導体装置。更に、前記トレンチに挟まれた領域において前記第2の半導体層の表面に選択的に形成された複数の第2導電型の第4の半導体層を備えることを特徴とする請求項1に記載の電力用半導体装置。更に、前記トレンチの側壁に形成され、所定の電圧の印加により空乏化する第2導電型の第5の半導体層を備えることを特徴とする請求項1又は2に記載の電力用半導体装置。本発明は、比較的短い終端長と浅いトレンチで低いオン抵抗と高耐圧とを実現可能な電力用半導体装置を提供することを課題とする。本発明の一の態様は例えば、第1又は第2導電型の第1の半導体層と、前記第1の半導体層上に形成された第1導電型の第2の半導体層と、前記第2の半導体層の表面に選択的に形成された第2導電型の第3の半導体層と、前記第2の半導体層の表面において前記第3の半導体層の外周に形成された1つ以上のトレンチと、前記トレンチ内に埋め込まれた絶縁膜と、前記第1の半導体層に電気的に接続された第1の主電極と、前記第3の半導体層に電気的に接続された第2の主電極とを備え、前記トレンチの底面の深さは、前記第3の半導体層の下面よりも深く、前記第1の半導体層の上面よりも浅くなっており、一部又は全ての前記トレンチは、前記第3の半導体層の側面に接していることを特徴とする電力用半導体装置である。本発明によれば、比較的短い終端長と浅いトレンチで低いオン抵抗と高耐圧とを実現可能な電力用半導体装置を提供することが可能になる。本発明の実施形態を、図面を参照しながら説明する。なお、以下の実施形態では、第1導電型をn型、第2導電型をp型とするが、これらを逆にしても構わない。また、図面中の同一部分には同一符号を付している。第1実施形態図1は、第1実施形態の電力用半導体装置の構成を模式的に示す平面図及び側方断面図である。側方断面図は、平面図に示すA-A’線に沿った断面を示す。図1の電力用半導体装置は、縦型ダイオードであり、第1の半導体層の例であるn半導体基板101と、第2の半導体層の例であるn-半導体層102と、第3の半導体層の例であるpアノード層103と、第4の半導体層の例であるガードリング層104と、トレンチ111と、絶縁膜121と、第1の主電極の例であるカソード電極131と、第2の主電極の例であるアノード電極132とを備える。図1の電力用半導体装置は更に、フィールドストップ層141と、フィールドストップ電極142と、フィールド絶縁膜143とを備える。図1では、n半導体基板101上にn-半導体層102が形成され、n-半導体層102の表面にpアノード層103が選択的に形成されている。また、カソード電極131は、n半導体基板101と電気的に接続され、アノード電極132は、pアノード層103と電気的に接続されている。本実施形態では、n層101を基板とし、n-層102を、結晶成長により当該基板の片側に形成するが、逆にn-層102を基板とし、n層101を、不純物拡散により当該基板の片側に形成してもよい。図1の電力用半導体装置は、オン状態で電流を流す領域である素子部と、素子部の外周の領域である終端部とを有する。図1では、pアノード層103が設けられた領域が素子部であり、pアノード層103の外周の領域が終端部である。終端部には、空乏層がチップ側壁まで伸びないように、フィールドストップ層141とフィールドストップ電極142が形成されている。また、フィールドストップ電極142とアノード電極132との間には、フィールド絶縁膜143が形成されている。トレンチ111は、n-半導体層102の表面において、pアノード層103の外周に形成されている。トレンチ111は、n-半導体層102の上方から見て、pアノード層103を取り囲むように渦巻状に形成されている。トレンチ111内には、絶縁膜121が埋め込まれている。側方断面図に示すように、トレンチ111の底面の深さは、pアノード層103の下面よりも深く、n半導体基板101の上面よりも浅くなっている。また、平面図及び側方断面図に示すように、トレンチ111は、pアノード層103の側面に接している。本実施形態では、トレンチ111の先端付近の部分が、pアノード層103を取り囲むような形で、pアノード層103の側面に接している。図1では、トレンチ111は、渦巻状に形成されている。そのため、n-半導体層102は、トレンチ111に挟まれた領域、詳細には、トレンチ111を構成する部分同士に挟まれた領域を有している。この領域では、n-半導体層102の表面に、複数のガードリング層104が選択的に形成されている。そして、この領域では、n-半導体層102とガードリング層104とが交互に表面に露出している。ガードリング層104は、pアノード層103と同様、p型半導体層である。本実施形態では、このような渦巻状のトレンチ111を形成することで、高耐圧を維持しながら、終端長を短くすることができる。図1では、終端長がLTで示されている。図1の電力用半導体装置では、オフ状態において、縦型ダイオードに高電圧を印加すると、空乏層がpアノード層103から終端部へと伸びる。終端部では、n-半導体層ドリフト層102の縦方向に空乏層が伸びるだけでなく、チップ側壁に向かって横方向にも空乏層が伸びる。本実施形態では、トレンチ111に挟まれた領域は、pアノード層103からチップ側壁まで、渦巻状の半導体層n-半導体層102及びガードリング層104で繋がっている。そのため、図1の電力用半導体装置では、オフ状態で高電圧が印加されると、当該半導体層に沿って空乏層が伸び、電位分布は渦巻状の分布となる。この際、トレンチ111を介して隣り合うガードリング層104同士の電位差は、トレンチ111内の絶縁膜121で保持される。そして、内側のトレンチ111の側壁にも電界が発生し、電圧が保持される。上記の渦巻状の半導体層では、n-半導体層102とガードリング層104とが渦巻きに沿って交互に周期的に配置されている。従来の終端構造では、フィールド絶縁膜と半導体層との界面のみで電圧を保持する。これに対し、本実施形態の終端構造では、トレンチ111内の絶縁膜121と、トレンチ111と半導体層との界面とで電圧を保持する。よって、本実施形態では、電圧を保持する空乏層距離は、トレンチ111の長さの分だけ長くなり得る。電圧を保持する空乏層が、トレンチ111に沿って伸びるからである。よって、本実施形態では、終端長LTを短くしても、空乏層が伸びることが可能な距離である実効的な終端長は長くなるため、高耐圧を得ることができる。そして、本実施形態では、トレンチ111に挟まれた領域に複数のガードリング層104を形成することで、当該領域内には、複数のp型層が形成され、渦巻きの伸びる方向に垂直なpn接合面が、渦巻きに沿って周期的に多数形成される。これにより、本実施形態では、ガードリング層104を形成しない場合に比べ、トレンチ111に沿った方向の電界集中を抑制し、高電圧を実現することができる。また、本実施形態では、実効的な終端長が長いため、終端部に発生する電界が小さくなる。これにより、終端部におけるリーク電流が小さくなる。本実施形態では更に、終端部に発生する電界が小さくなることで、ホットキャリアの発生や可動イオンの移動等が抑制される。これにより、特性変動が起こりにくく、高い信頼性を持つ電力用半導体装置を実現することができる。また、上述のように、本実施形態では、トレンチ111に挟まれた領域は、pアノード層103からチップ側壁まで、渦巻状の半導体層n-半導体層102及びガードリング層104で繋がっている。そのため、本実施形態では、オン状態でpアノード層103からn-半導体層102に注入されたホールが、オフ状態では、メサ部渦巻状の半導体層を通してpアノード層103へ速やかに排出される。これにより、本実施形態では、高速なリカバリー動作が可能となる。また、本実施形態では、排出キャリアが蓄積されないことで、終端部の電界分布がダイナミックな状態でも変化せず、高リカバリー耐量を得ることができる。また、本実施形態では、アバランシェ降伏により終端部でホールが発生しても、メサ部を通してpアノード層103へ速やかに排出されるため、終端部にホールが蓄積されにくい。これにより、本実施形態では、高いアバランシェ耐量を得ることができる。このような効果は、pアノード層の側面の一部に接する渦巻状のトレンチを設ける代わりに、pアノード層の側面全体に接する同心円状のトレンチを設ける場合には、得ることができない。また、本実施形態では、終端長を短くすることができるため、チップのオン抵抗を低くすることができる。また、本実施形態では、終端長を短くしても、実効的な終端長を長くすることができるため、浅いトレンチを採用するにも拘らず、終端長を短く設定し、チップ内の有効面積比率を高くすることができる。本実施形態では、トレンチ111の底面の深さは、pアノード層103の下面よりも深く、n半導体基板101の上面よりも浅く設定される。以下、本実施形態の電力用半導体装置の種々の変形例を、図2から図7を参照しながら説明する。図2から図7は、これら変形例の構成を模式的に示す平面図及び側方断面図である。図1では、渦巻状のトレンチ111の内側にのみ、ガードリング層104が形成されている。これに対し、本実施形態では、図2に示すように、渦巻状のトレンチ111の外側にも、ガードリング層104を形成してもよい。図3では、トレンチ111に沿ったガードリング層104の間隔がaで示され、トレンチ111に沿ったガードリング層104の長さがbで示されている。本実施形態では、トレンチ111に沿って空乏層が伸びる際に、1つのガードリング層104から隣接するガードリング層104に空乏層が到達しやすいように、ガードリング層104の間隔aは、ガードリング層104の長さbよりも小さいことが望ましい。aの値を相対的に小さく、bの値を相対的に大きくすることで、ガードリング層104の個数を減らさずに、ガードリング層104の間隔を狭くすることが可能になるからである。また、絶縁膜121の破壊電界は通常、シリコンの臨界電界の10倍以上であるため、渦巻きが1周する間に、ガードリング層104は10個以上形成されていることが望ましい。また、ガードリング層104同士に挟まれた絶縁膜121で保持する電圧と、トレンチ111の側壁で保持する電圧は等しい。一方、上述のように、絶縁膜121の破壊電界は通常、シリコンの臨界電界の10倍以上である。そのため、絶縁膜121での絶縁破壊が起きないように、トレンチ111の幅は、トレンチ111の深さの1/10以上であることが望ましい。また、図1~図3では、ガードリング層104同士がトレンチ111を挟んで対向するように、ガードリング層104が配置されているが、上記の効果は、その他の配置を採用する場合にも得ることができる。本実施形態では例えば、図4に示すように、ガードリング層104がオフセット状に配置されていてもよい。即ち、各ガードリング層104は、トレンチ111を挟んでn-半導体層102と対向するよう配置してもよい。また、本実施形態の電力用半導体装置は、図5に示すように、ガードリング層104に電気的に接続された複数のフィールドプレート電極144を備えていてもよい。これにより、電力用半導体装置では、フィールド絶縁膜143中のチャージやチップ表面のチャージの影響による電界分布の変化が起こりにくくなり、高耐圧及び高信頼性を得ることができる。図5では、各ガードリング層104上に、1つのフィールドプレート電極144が設けられている。図6では、トレンチ111の深さがdで示され、トレンチ111の本数がnで示され、n-半導体層102の厚さがtで示されている。ただし、nは、pアノード層103を横切る任意の側方断面において、pアノード層103の片側に存在するトレンチ断面の最小本数を表す。図6では、pアノード層103の左側に3本のトレンチ断面が存在し、右側に2本のトレンチ断面が存在しており、nは2である。本実施形態では、トレンチ深さdが深いほど、トレンチ111の側壁で保持される電圧が大きくなる。よって、本実施形態では、トレンチ深さdが深いほど、トレンチ本数nを少なくすることが可能である。電圧は、トレンチ111の側壁と、最外周のトレンチ111の外側で保持されるため、電圧を保持する箇所の数は、トレンチ本数nに1を足したものとなる。本実施形態では、n-半導体層102の縦方向での電圧を、終端部の横方向で分割して保持するため、縦方向電界よりも横方向電界を小さくすることで、高耐圧を保持することができる。そのため、トレンチ深さdは、n-半導体層102の厚さtを電圧保持箇所の数n1で割ったものよりも、大きくすることが望ましい。すなわち、d、t、nの間には、d>t/n1の関係が成り立つことが望ましい。また、図1~図6では、電力用半導体装置に、渦巻状のトレンチ111が1個だけ形成されている。これに対し、本実施形態では、図7に示すように、電力用半導体装置に、渦巻状のトレンチ111を2個以上形成しても構わない。図7には、全部で4個のトレンチ111が示されている。なお、図7では、全てのトレンチ111が、pアノード層103の側面に接しているが、一部のトレンチ111のみが、pアノード層103の側面に接していても構わない。図1に関連して説明した上記の効果は、図7の場合にも得ることができる。以上のように、本実施形態の電力用半導体装置は、渦巻状のトレンチ111を1つ以上備え、トレンチ111の底面の深さは、pアノード層103の下面よりも深く、n半導体基板101の上面よりも浅くなっており、一部又は全てのトレンチ111が、pアノード層103の側面に接している。これにより、本実施形態では、比較的短い終端長と浅いトレンチ111で、低いオン抵抗と高耐圧とを実現することができる。以下、第2から第6実施形態の電力用半導体装置について説明する。これらの実施形態は、第1実施形態の変形例であり、これらの実施形態については、第1実施形態との相違点を中心に説明する。第2実施形態図8は、第2実施形態の電力用半導体装置の構成を模式的に示す平面図及び側方断面図である。図8の電力用半導体装置は、縦型パワーMOSFETであり、第1の半導体層の例であるn半導体基板101と、第2の半導体層の例であるn-半導体層102と、第3の半導体層の例であるpベース層201と、pコンタクト層202と、nソース層203と、第4の半導体層の例であるガードリング層104と、トレンチ111と、絶縁膜121と、ゲート絶縁膜211と、制御電極であるゲート電極221と、第1の主電極の例であるドレイン電極231と、第2の主電極の例であるソース電極232とを備える。図8の電力用半導体装置は更に、フィールドストップ層141と、フィールドストップ電極142と、フィールド絶縁膜143とを備える。図8では、n半導体基板101上にn-半導体層102が形成され、n-半導体層102の表面にpベース層201が選択的に形成されている。図8では更に、pベース層201の表面にpコンタクト層202が選択的に形成され、pベース層201及びpコンタクト層202の表面にnソース層203が選択的に形成されている。また、ゲート電極221は、ゲート絶縁膜211を介して、n-半導体層102、pベース層201、及びnソース層203上に形成されている。また、ドレイン電極231は、n半導体基板101と電気的に接続されており、ソース電極232は、pベース層201及びpコンタクト層202と電気的に接続されている。図8では、トレンチ111が、n-半導体層102の表面において、終端部、即ち、pベース層201の外周に形成されている。また、トレンチ111は、渦巻状に形成されている。そのため、n-半導体層102は、トレンチ111に挟まれた領域を有している。この領域では、n-半導体層102の表面に、複数のガードリング層104が選択的に形成されている。本実施形態では、第1実施形態と同様、このような渦巻状のトレンチ111を形成することで、高耐圧を保持しながら、終端長を短くすることができる。また、本実施形態では、トレンチ111が渦巻状であるため、トレンチ111に挟まれた領域が、pベース層201からチップ側壁まで、渦巻状の半導体層n-半導体層102及びガードリング層104で繋がっている。そのため、縦型パワーMOSFETに高電圧が印加され、アバランシェ降伏が起きても、終端部のホールが渦巻状の半導体層に沿って速やかに排出される。これにより、本実施形態では、高アバランシェ耐量を得ることができる。上記の渦巻状の半導体層では、n-半導体層102とガードリング層104とが渦巻きに沿って交互に周期的に配置されている。その結果、当該半導体層内では、渦巻きの伸びる方向に垂直なpn接合面が、渦巻きに沿って周期的に多数形成されている。本実施形態は、図8の電力用半導体装置だけでなく、図9の電力用半導体装置にも適用可能である。図9は、図8の電力用半導体装置の変形例の構成を模式的に示す平面図及び側方断面図である。図9の電力用半導体装置は、縦型IGBTであり、第1の半導体層の例であるp半導体基板301と、第2の半導体層の例であるn-半導体層102と、第3の半導体層の例であるpベース層201と、pコンタクト層202と、nソース層203と、第4の半導体層の例であるガードリング層104と、トレンチ111と、絶縁膜121と、ゲート絶縁膜211と、制御電極であるゲート電極221と、第1の主電極の例であるコレクタ電極311と、第2の主電極の例であるエミッタ電極312とを備える。コレクタ電極311及びエミッタ電極312の配置はそれぞれ、ドレイン電極231及びソース電極232と同様である。以上のように、本実施形態の電力用半導体装置は、渦巻状のトレンチ111を1つ以上備え、トレンチ111の底面の深さは、pベース層201の下面よりも深く、n半導体基板101の上面よりも浅くなっており、一部又は全てのトレンチ111が、pベース層201の側面に接している。これにより、本実施形態では、比較的短い終端長と浅いトレンチ111で、低いオン抵抗と高耐圧とを実現することができる。第3実施形態図10は、第3実施形態の電力用半導体装置の構成を模式的に示す平面図及び側方断面図である。図10の電力用半導体装置は、図1の電力用半導体装置と同様、縦型ダイオードとなっている。第1実施形態では、トレンチ111に挟まれた領域に、ガードリング層104が形成されているのに対し、本実施形態では、トレンチ111の側壁に、高電圧の印加により空乏化するリサーフ層401が形成されている。リサーフ層401は、p型半導体層であり、第5の半導体層の例である。リサーフ層401は、高電圧が印加されると、空乏化して電圧を保持する。第1実施形態のトレンチ111の側壁が電圧を保持するのと同様、本実施形態のリサーフ層401も電圧を保持するため、本実施形態によれば、高耐圧を維持しながら、終端長を短くすることができる。また、本実施形態では、トレンチ111が渦巻状であるため、高リカバリー耐量や高アバランシェ耐量を得ることができる。本実施形態では、リサーフ層401内の不純物濃度を最適化することにより、リサーフ層401内の電位分布を平坦にすることができる。これにより、トレンチ111に沿った方向では、ガードリング層104を形成する場合よりも、平坦な電界分布を得ることができる。これにより、本実施形態では、電界集中が抑制され、高耐圧が得られやすくなる。リサーフ層401は、トレンチ111を形成した後、斜め方向からイオン注入を行うことで形成することができる。図10では、リサーフ層401が、トレンチ111の側壁のみに形成されている。これに対し、本実施形態では、図11に示すように、リサーフ層401を、トレンチ111の側壁及び底部に形成してもよい。図11は、図10の電力用半導体装置の変形例の構成を模式的に示す平面図及び側方断面図である。本実施形態では、第1実施形態と同様に、比較的短い終端長と浅いトレンチ111で、低いオン抵抗と高耐圧とを実現することができる。なお、リサーフ層401には、ガードリング層104に比べ、形成するのが容易という利点がある。一方、ガードリング層104には、リサーフ層401に比べ、製造プロセスのばらつきの影響を受けにくいという利点がある。第4実施形態図12は、第4実施形態の電力用半導体装置の構成を模式的に示す平面図及び側方断面図である。図12の電力用半導体装置は、図1の電力用半導体装置と同様、縦型ダイオードとなっている。第1から第3実施形態では、電力用半導体装置に、ガードリング層104やリサーフ層401が設けられているのに対し、本実施形態では、電力用半導体装置に、複数のフローティング電極501が設けられている。フローティング電極501は、トレンチ111内に選択的に形成されており、フローティング電極501の側面及び底面は、絶縁膜121に覆われている。そのため、フローティング電極501の電位は、フローティング状態になっている。本実施形態では、このようなフローティング電極501を形成することで、ガードリング層104を形成したのと同様に、高電圧が印加された際にトレンチ111に沿って空乏層が伸びやすくなる。これにより、本実施形態では、高耐圧を得ることができる。本実施形態では、第1実施形態と同様に、比較的短い終端長と浅いトレンチ111で、低いオン抵抗と高耐圧とを実現することができる。第5実施形態図13は、第5実施形態の電力用半導体装置の構成を模式的に示す平面図である。図13の電力用半導体装置は、図1の装置と同様、縦型ダイオードとなっている。図1の電力用半導体装置が、渦巻状に形成された1つのトレンチ111を備えているのに対し、図13の電力用半導体装置は、直線状に形成された複数のトレンチ601を備えている。図13では、これらのトレンチ601は、n-半導体層102の表面において、pアノード層103の外周に形成されている。これらのトレンチ601は、n-半導体層102の上方から見て、pアノード層103を取り囲むように直線状に形成されている。図1のトレンチ111内に絶縁膜121が埋め込まれているのと同様に、図13のトレンチ601内には、絶縁膜611が埋め込まれている。なお、トレンチ601の底面の深さは、トレンチ111と同様、pアノード層103の下面よりも深く、n半導体基板101の上面よりも浅く設定される。また、図13に示すように、トレンチ601の内の一部のトレンチは、トレンチ111と同様、pアノード層103の側面に接している。本実施形態では、これらのトレンチの一端が、pアノード層103の側面に接している。図13では、トレンチ601の内の全てのトレンチが、pアノード層103の側面に接していても構わない。図13では、トレンチ601の各々は、pアノード層103の側面の近傍から外周に向けて伸びるよう形成されており、トレンチ601の各々が伸びる方向は、この側面の法線方向に対し傾いている。例えば、図13において、Tで示すトレンチは、Sで示す側面から外周に伸びており、トレンチTの伸びる方向は、側面Sの法線に対し平行でも垂直でもなく傾いている。このように、トレンチ601は、pアノード層103からフィールドストップ層143に向けて垂直ではなく、斜めに形成されている。その結果、本実施形態では、電圧は、pアノード層103及びフィールドストップ層143の垂直方向にかかるのに対して、空乏層は、トレンチ601に沿って斜め方向に伸びる。これにより、本実施形態では、終端長が短い場合にも空乏層距離が長くなり、高耐圧を得ることできる。また、本実施形態では、空乏層距離が長いため、終端部に発生する電界が小さくなる。これにより、終端部におけるリーク電流が小さくなる。本実施形態ではさらに、終端部に発生する電界が小さくなることで、ホットキャリアの発生や可動イオンの移動等が抑制される。これにより、特性変動が起こりにくく、高い信頼性を持つ電力用半導体装置を実現することができる。また、本実施形態では、トレンチ601は、pアノード層103の側面全体には接しておらず、pアノード層103の側面の一部のみに接するよう形成されている。そのため、本実施形態では、オン状態でpアノード層103からn-半導体層102に注入されたホールが、オフ状態では、メサ部トレンチ601間に挟まれたn-半導体層102及びガードリング層104を通してpアノード層103へ速やかに排出される。第1実施形態等において、ホールが、渦巻き状の半導体層を通じて排出されるのと同様である。これにより、本実施形態では、高速なリカバリー動作が可能となる。また、本実施形態では、排出キャリアが蓄積されないことで、終端部の電界分布がダイナミックな状態でも変化せず、高リカバリー耐量を得ることができる。また、本実施形態では、アバランシェ降伏により終端部でホールが発生しても、メサ部を通してpアノード層103へ速やかに排出されるため、終端部にホールが蓄積されにくいこれも、第1実施形態等と同様である。これにより、本実施形態では、高いアバランシェ耐量を得ることができる。このような効果は、pアノード層の側面の一部のみに接するトレンチを設ける代わりに、pアノード層の側面全体に接するトレンチを設ける場合には、得ることができない。なお、本実施形態のトレンチ構造には、第1から第4実施形態のトレンチ構造に比べ、ホールが抜けやすいという利点がある。以下、本実施形態の電力用半導体装置の種々の変形例を、図14及び図15を参照しながら説明する。図14及び図15は、これら変形例の構成を模式的に示す平面図である。図13では、トレンチ601に挟まれた領域に、ガードリング層104が形成されているのに対し、図14では、トレンチ601の側壁に、高電圧の印加により空乏化するリサーフ層401が形成されている。図14では、トレンチ601に沿って空乏層が伸びるため、図13の場合と同様の効果が得られる。リサーフ層401は、各トレンチ601の4つの側面全体に形成されている。なお、図14では、リサーフ層401は、各トレンチ601の側壁及び底部に形成してもよい。また、図14では、リサーフ層401は、終端部全体に形成されていてもよい。本実施形態では、電力用半導体装置は、図15に示すように、曲線状に形成された複数のトレンチ601を備えていてもよい。図15のトレンチ601は、詳細には、階段状に形成されている。図15では、トレンチ601の各々は、pアノード層103の側面の近傍から外周に向けて伸びるよう形成されており、トレンチ601の各々が平均的に伸びる方向は、この側面の法線方向に対し傾いている。例えば、図15において、τで示すトレンチは、σで示す側面から外周に伸びており、トレンチτが平均的に伸びる方向は、側面τの法線に対し平行でも垂直でもなく傾いている。図15では、トレンチτが平均的に伸びる方向が、Xで示されている。なお、本実施形態は、縦型ダイオードだけではなく、縦型パワーMOSFETや縦型IGBTにも適用可能である。また、図1~図12に関連して説明した事項は、本実施形態にも適用可能である。以上のように、本実施形態の電力用半導体装置は、直線状又は曲線状のトレンチ601を複数備え、トレンチ601の底面の深さは、pアノード層103の下面よりも深く、n半導体基板101の上面よりも浅くなっており、一部又は全てのトレンチ601が、pアノード層103の側面に接している。これにより、本実施形態では、比較的短い終端長と浅いトレンチ601で、低いオン抵抗と高耐圧とを実現することができる。第6実施形態図16は、第6実施形態の電力用半導体装置の構成を模式的に示す平面図である。図16の電力用半導体装置は、図1の装置と同様、縦型ダイオードとなっている。図1の電力用半導体装置が、渦巻状に形成された1つのトレンチ111を備えているのに対し、図16の電力用半導体装置は、破線状に形成された複数のトレンチ701を備えている。図16では、これらのトレンチ701は、n-半導体層102の表面において、pアノード層103の外周に形成されている。これらのトレンチ701は、n-半導体層102の上方から見て、pアノード層103を取り囲むように破線状に形成されている。図1のトレンチ111内に絶縁膜121が埋め込まれているのと同様に、図16のトレンチ701内には、絶縁膜711が埋め込まれている。なお、トレンチ701の底面の深さは、トレンチ111と同様、pアノード層103の下面よりも深く、n半導体基板101の上面よりも浅く設定される。また、図16に示すように、トレンチ701の内の一部のトレンチは、トレンチ111と同様、pアノード層103の側面に接している。本実施形態では、これらのトレンチの長手方向の側面が、pアノード層103の側面に接している。図16では、トレンチ701は、pアノード層103を取り囲むように破線状に形成されている。図16の電力用半導体装置では、縦型ダイオードに高電圧が印加された際、空乏層が、pアノード層103からフィールドストップ層141に向かって伸びていく。本実施形態では、空乏層がpアノード層103及びフィールドストップ層143の垂直方向に伸びる場合には、必ず絶縁膜711とぶつかるよう、トレンチ701のパターンを設定する。これにより、本実施形態では、絶縁膜711においても電圧が保持される。また、本実施形態では、トレンチ701を破線状に形成することで、トレンチ701に接しているシリコンには蓄積層を形成せずに、トレンチ701に沿って縦方向にも電圧を保持させる。その結果、本実施形態では、終端部の表面距離が伸びたことになる。これにより、本実施形態は、平均電界を下げて、高耐圧と高信頼を実現することができる。以下、本実施形態の電力用半導体装置の変形例を、図17を参照しながら説明する。図17は、当該変形例の構成を模式的に示す平面図である。図16では、トレンチ701に挟まれた領域に、ガードリング層104が形成されているのに対し、図17では、トレンチ701の側壁に、高電圧の印加により空乏化するリサーフ層401が形成されている。図17では、トレンチ701に沿って空乏層が伸びるため、図16の場合と同様の効果が得られる。リサーフ層401は、各トレンチ701の4つの側面全体に形成されている。なお、図17では、リサーフ層401は、各トレンチ701の側壁及び底部に形成してもよい。また、図17では、リサーフ層401は、終端部全体に形成されていてもよい。なお、本実施形態は、縦型ダイオードだけではなく、縦型パワーMOSFETや縦型IGBTにも適用可能である。また、図1~図12に関連して説明した事項は、本実施形態にも適用可能である。以上のように、本実施形態の電力用半導体装置は、破線状のトレンチ701を複数備え、トレンチ701の底面の深さは、pアノード層103の下面よりも深く、n半導体基板101の上面よりも浅くなっており、一部のトレンチ701が、pアノード層103の側面に接している。これにより、本実施形態では、比較的短い終端長と浅いトレンチ701で、低いオン抵抗と高耐圧とを実現することができる。なお、第2実施形態において、ゲート電極221は、ストライプ状のゲートパターンを有しているが、その他のゲートパターンを有していても構わない。このようなゲートパターンの例としては、メッシュ状、オフセットメッシュ状、ハニカム状のゲートパターンが挙げられる。また、第2実施形態において、ゲート電極221は、プレナーゲート構造を有しているが、その他のゲート構造を有していても構わない。このようなゲート構造の例としては、トレンチゲート構造が挙げられる。また、第1実施形態において、トレンチ111の幅は、トレンチ111の深さの1/10以上が望ましいことを述べた。この条件は、ガードリング層104を有する電力用半導体装置のみに適用されるものではなく、リサーフ層401やフローティング電極501を有する電力用半導体装置にも適用可能である。以上、本発明の具体的な態様の例を、第1から第6実施形態により説明したが、本発明は、これらの実施形態に限定されるものではない。