半導体基板の一方面側に配置され、動作時に発熱する半導体素子と、前記半導体素子の配置領域から距離を隔てて配置されると共に、所定の動作を行うように構成された内部回路と、前記半導体基板の前記一方面側において、前記半導体素子の配置領域に隣接して設けられた第1温度検出素子と、前記半導体基板の少なくとも前記一方面側において前記第1温度検出素子の周囲を取り囲むように形成された第1絶縁膜と、前記半導体基板の前記一方面側において、前記内部回路よりも前記半導体素子に近い側に配置された第2温度検出素子と、前記半導体基板の少なくとも前記一方面側において前記第2温度検出素子の周囲を取り囲むように形成された第2絶縁膜と、前記第1温度検出素子及び前記第2温度検出素子の少なくともいずれかから出力される出力信号に基づいて、前記半導体素子及び前記内部回路の少なくともいずれかの動作を制御する制御回路と、を備え、前記第1絶縁膜と前記第2絶縁膜とが隣接して配置され、前記第2絶縁膜の厚さが前記第1絶縁膜の厚さよりも大きくなるように構成されていることを特徴とする半導体装置。前記第2温度検出素子により検出される温度が、前記第1温度検出素子により検出される温度よりも前記内部回路の温度と近似するように、前記第2絶縁膜が構成されていることを特徴とする請求項1に記載の半導体装置。前記半導体素子として、第1スイッチング素子と第2スイッチング素子とが設けられ、前記第1スイッチング素子の配置領域寄りに配置される一方の前記第1温度検出素子と、前記第2スイッチング素子の配置領域寄りに配置される他方の前記第1温度検出素子との間に、前記第2温度検出素子及び前記第2絶縁膜が配置されていることを特徴とする請求項1又は請求項2に記載の半導体装置。前記第1温度検出素子及び前記第2温度検出素子は、温度の変化に応じて抵抗値が変化する抵抗体から構成されていることを特徴とする請求項1から請求項3のいずれか一項に記載の半導体装置。前記制御回路は、前記第1温度検出素子により検出される温度が、所定の第1閾値に達し、前記第2温度検出素子により検出される温度が、前記第1閾値よりも低く設定される第2閾値よりも低い場合に、前記半導体素子の動作を制限することを特徴とする請求項1から請求項4のいずれか一項に記載の半導体装置。前記制御回路は、前記第1温度検出素子により検出される温度が、前記第1閾値よりも低いときであって、且つ前記第2温度検出素子により検出される温度が前記第2閾値よりも高くなったときに、前記内部回路に対する所定の保護動作を開始することを特徴とする請求項5に記載の半導体装置。前記制御回路は、前記第1温度検出素子により検出される温度が前記第1閾値に達した状態から低い状態となり、且つ前記第2温度検出素子により検出される温度が前記第2閾値よりも低いときに、前記半導体素子の動作の制限を解除することを特徴とする請求項5又は請求項6に記載の半導体装置。前記半導体基板は、SOI構造を有することを特徴とする請求項1から請求項7のいずれか一項に記載の半導体装置。前記半導体素子の表面に設けられる電極パッドと、前記電極パッドに接合されるボンディングワイヤと、前記ボンディングワイヤに接合されるとともに当該ボンディングワイヤを介して前記電極パッドに電気的に接続されるリードフレームとをさらに備えることを特徴とする請求項1から請求項8のいずれか一項に記載の半導体装置。ところで、パワー半導体素子とともに、所定の動作を行うように構成された内部回路各種制御を行う制御回路等を同一の半導体基板上に集積することがある。このような構成を採用した場合、パワー半導体素子が発熱したときに内部回路に影響が及ぶことが懸念されるため、内部回路の温度を温度センサなどによって監視する必要がある。そして、このように、複数の温度センサを用いる場合には、回路ブロック間の配線の引き回しによる干渉を避けたり、配線効率を向上させたりするために、これら温度センサをできる限り一箇所に纏めて配置することが望ましい。しかしながら、パワー半導体素子の近傍に配置される温度センサパワー半導体素子用の温度センサの近くに内部回路用の温度センサを配置して一箇所に纏めようとした場合、例えば、内部回路がパワー半導体素子から離れた位置に配置される場合には、内部回路用の温度センサから検出される温度と、実際の内部回路の温度とで大きなズレが生じる虞がある。また、パワー半導体素子上にパッドが形成された構成では、このパッドやボンディングワイヤから積極的に放熱されてパワー半導体素子の温度が急激に低下し易くなるため、内部回路用の温度センサを単にパワー半導体素子の近傍に配置した構成では、この温度センサによって検出される温度と実際の内部回路の温度の差が大きくなり易かった。このため、内部回路の温度をより正確に検出しようとする場合には、図16に示すように、内部回路用の温度センサ325を内部回路330に隣接して配置せざるを得なかった。なお、上述の特許文献1、2では、パワー半導体素子の温度については精度よく検出することができるものの、パワー半導体素子とともに集積される内部回路の温度を検出する構成については想定されておらず、ましてや、内部回路の温度の検出精度を低下させずに、内部回路用の温度センサの配置を工夫する構成については何ら言及されていなかった。本発明は、上述した課題を解決するためになされたものであり、半導体基板に半導体素子と内部回路とが設けられた半導体装置において、半導体素子及び内部回路の各温度を検出するセンサを効率的に配置してレイアウトの自由度を高めることができ、且つ半導体素子及び内部回路の各温度をより正確に検出し得る構成を提供することを目的とする。上記目的を達成するため、本発明は、半導体基板の一方面側に配置され、動作時に発熱する半導体素子と、前記半導体素子の配置領域から距離を隔てて配置されると共に、所定の動作を行うように構成された内部回路と、前記半導体基板の前記一方面側において、前記半導体素子の配置領域に隣接して設けられた第1温度検出素子と、前記半導体基板の少なくとも前記一方面側において前記第1温度検出素子の周囲を取り囲むように形成された第1絶縁膜と、前記半導体基板の前記一方面側において、前記内部回路よりも前記半導体素子に近い側に配置された第2温度検出素子と、前記半導体基板の少なくとも前記一方面側において前記第2温度検出素子の周囲を取り囲むように形成された第2絶縁膜と、前記第1温度検出素子及び前記第2温度検出素子の少なくともいずれかから出力される出力信号に基づいて、前記半導体素子及び前記内部回路の少なくともいずれかの動作を制御する制御回路と、を備え、前記第1絶縁膜と前記第2絶縁膜とが隣接して配置され、前記第2絶縁膜の厚さが前記第1絶縁膜の厚さよりも大きくなるように構成されていることを特徴とする。請求項1の発明では、半導体基板の一方面側に、半導体素子と、この半導体素子の配置領域から距離を隔てて内部回路が配置されている。また、半導体素子の配置領域に隣接して第1温度検出素子が設けられており、この第1温度検出素子の周囲を取り囲むように第1絶縁膜が形成されている。さらに、内部回路よりも半導体素子に近い側に第2温度検出素子が設けられており、この第2温度検出素子の周囲を取り囲むように第2絶縁膜が形成されている。これら第1絶縁膜と第2絶縁膜とは隣接して配置されており、第2絶縁膜の厚さが第1絶縁膜の厚さよりも大きくなるように構成されている。そして、第1温度検出素子及び第2温度検出素子の少なくともいずれかから出力される出力信号に基づいて、制御回路により半導体素子及び内部回路の少なくともいずれかの動作を制御するようにしている。このように、第2絶縁膜の厚さを第1絶縁膜よりも大きく構成することで、第1温度検出素子半導体素子用の温度センサよりも第2温度検出素子内部回路用の温度センサのほうが半導体素子の発熱による熱が伝わり難くなり、半導体素子の配置領域から距離を隔てて配置されている内部回路の温度環境により近づけることができる。すなわち、温度検出素子の周囲を取り囲む絶縁膜の厚さを工夫することで、内部回路側に第2温度検出素子内部回路用の温度センサを配置せずに第1温度検出素子側に隣接させて配置しても、第2温度検出素子付近で内部回路により近い温度環境を生じさせやすくなり、内部回路の温度をより正確に検出しやすくなる。このため、半導体素子及び内部回路の各温度を検出する第1温度検出素子及び第2温度検出素子を効率的に配置してレイアウトの自由度を高めることができる。請求項2の発明では、第2温度検出素子により検出される温度が、第1温度検出素子により検出される温度よりも内部回路の温度と近似するように、第2絶縁膜が構成されている。この構成では、第2温度検出素子を第1温度検出素子側に近づけて効率的に配置しつつも、当該第1温度検出素子よりも内部回路付近の温度を第2温度検出素子に反映させることができ、第2温度検出素子によって、内部回路の温度をより精度よく検出することができる。請求項3の発明では、半導体素子として、第1スイッチング素子と第2スイッチング素子とが設けられている。そして、第1スイッチング素子の配置領域寄りに一方の第1温度検出素子が配置され、第2スイッチング素子の配置領域寄りに他方の第1温度検出素子が配置されており、これら第1温度検出素子の間に、第2温度検出素子及び第2絶縁膜が配置されている。この構成では、2つのスイッチング素子及び3つの温度検出素子が直線状に並ぶ配置とすることができるため即ち、2つのスイッチング素子と3つの温度検出素子を直線状に纏めて配置することができるため、素子数がより多くなりやすい半導体基板上においてスペース的な制約を極力抑えることができ、設計上より有効となる。請求項4の発明では、第1温度検出素子及び第2温度検出素子が、温度の変化に対して抵抗値が変化する抵抗体から構成されているので、バイメタル式などの温度センサと比べて簡易な構成で精度よく半導体素子及び内部回路の温度を検出することができる。請求項5の発明では、第1温度検出素子により検出される温度が、所定の第1閾値に達し、第2温度検出素子により検出される温度が、第1閾値よりも低く設定される第2閾値よりも低い場合に、制御回路により半導体素子の動作を制限するようにしている。この構成によれば、半導体素子の温度が所定の温度第1閾値に達すると共に、内部回路の温度が比較的低い第2閾値未満場合に、このような状況に適した保護動作半導体素子の動作制限を行うことができる。例えば、過電流などによって半導体素子が急激に温度上昇した場合に内部回路の動作に関わらず半導体素子に対して選択的に過熱保護動作を行うといった状況に適した制御が可能となる。請求項6の発明では、第1温度検出素子により検出される温度が、第1閾値よりも低いときであって、且つ第2温度検出素子により検出される温度が第2閾値よりも高くなったときに、制御回路により内部回路に対する所定の保護動作を開始するようにしている。この構成によれば、半導体素子の温度が所定の温度第1閾値よりも低く、内部回路の温度が所定の温度第2閾値よりも高くなった場合に、このような状況に適した保護動作内部回路に対する所定の保護動作を行うことができる。例えば、半導体素子付近では急激な温度上昇がなく半導体基板全体が緩やかに温度上昇した場合などにおいて、内部回路に対して選択的に過熱保護動作を行うといった状況に適した制御が可能となる。請求項7の発明では、第1温度検出素子により検出される温度が第1閾値に達した状態から低い状態となり、且つ第2温度検出素子により検出される温度が第2閾値よりも低いときに、半導体素子の動作の制限を解除するようにしている。この構成によれば、半導体素子の温度が所定の温度第1閾値に達して動作が制限された後に、この所定の温度よりも低くなったときに、より迅速に半導体素子の制限を解除することができ半導体素子を通常動作に復帰することができ、半導体装置を効率よく動作させることができる。請求項8の発明では、半導体基板が、SOISiliconOnInsulator構造を有している。この構成によれば、比較的熱伝導率が低い金属などに比べ伝導電子による熱伝導の寄与が小さい絶縁体の上に各素子が配置されるので、半導体素子の発熱による熱が半導体基板を介して伝搬され難くなる。このため、内部回路を半導体素子の発熱からより保護できるとともに、第2温度検出素子の周囲を取り囲むように形成された第2絶縁膜の厚さをそれほど大きくしなくとも、内部回路と近い温度環境を構成することができる。請求項9の発明では、半導体素子の表面に電極パッドが設けられており、この電極パッドにボンディングワイヤを介してリードフレームが電気的に接続されている。この構成によれば、半導体素子が発熱したときに、半導体素子の表面に設けられた電極パッドからボンディングワイヤを介してリードフレームに積極的に熱が放熱されていくので、半導体素子の温度をより迅速に低下させることができる。また、半導体素子の温度が急激に低下し易くなるため、内部回路用の温度センサ第2温度検出素子を単に半導体素子の近傍に配置した構成では、この内部回路用の温度センサによって検出される温度と実際の内部回路の温度の差が大きくなり易かったが測定誤差が大きくなり易かったが、本発明では、第2絶縁膜の厚さを第1絶縁膜よりも大きく構成することで、第2温度検出素子を半導体素子の近傍に配置した構成においても第2温度検出素子の温度環境を内部回路の温度環境と近づけることができ、内部回路の温度を正確に検出することができる。[第1実施形態]以下、本発明の半導体装置を具現化した第1実施形態について、図面を参照して説明する。図1Aは、第1実施形態に係る半導体装置のレイアウトを概略的に示す平面図であり、図1Bは、図1AのA1-A1断面図である。図2は、バルクシリコンウェハを用いてSOI構造を有する半導体基板を構成する方法を説明する図である。図3は、第1実施形態に係る半導体装置の構成概要を示す説明図である。図4は、絶縁膜の厚さの算出方法を説明する図である。図5~7は、第1実施形態に係る半導体装置の電気的構成を示す回路図である。図8及び図9は、第1実施形態に係る半導体装置の動作を説明する図である。本実施形態の半導体装置1は、SOI構造を有する半導体基板5上に、IGBTやパワーMOSFETなどから構成されるスイッチング素子20を集積してなる。半導体基板5には、例えば、図1に示すように、シリコンからなる支持基板3図1では省略して示している上に、シリコン酸化膜SiO2からなる埋込酸化膜4を介してシリコンからなるSOI層2を積層もしくはシリコンウェハを貼り合わせて研削除去して形成されたものを用いることができる。また、半導体基板5には、バルクシリコンウェハ9を加工したものを用いてもよい。半導体基板5としてバルクシリコンウェハ9を用いる場合には、図2に示すように、予め、スイッチング素子20などが一方面側に形成されたバルクシリコンウェハ9図2Aを所定の厚さに研磨し図2B、シリコン酸化膜などの絶縁膜10をこのバルクシリコンウェハ9の他方面側に貼り合わせることで図2C、SOI構造を構成することができる図2D。なお、スイッチング素子20は、半導体素子の一例に相当する。そして、このように構成される半導体基板5の一方面側主面側には、スイッチング素子20と、所定の動作を行うように構成された内部回路30と、主にスイッチング素子20の温度を検出可能に構成された第1温度検出素子24と、第1温度検出素子の周囲を取り囲むように形成された第1絶縁膜27と、主に内部回路の温度を検出可能に構成された第2温度検出素子25と、第2温度検出素子25周囲を取り囲むように形成された第2絶縁膜28とが形成されている。さらに、半導体基板5の一方面側には、第1温度検出素子24及び第2温度検出素子25から出力される出力信号に基づいて、スイッチング素子20及び内部回路30の動作を制御する第1加熱検出回路41及び第2加熱検出回路42図1では省略して示しているが設けられている。また、本実施形態の半導体装置1は、図3に示すように、ダイパッド11上にAgペーストやはんだなどのダイマウント材12を介して半導体基板5が固定されて構成されている。そして、スイッチング素子20の表面には、電極パッド13が設けられており、この電極パッド13とリードフレーム14とがボンディングワイヤ15により接続されている。スイッチング素子20は、上述したように、IGBTやパワーMOSFETなどから構成され、SOI層2の表層に、公知の方法によって形成されている。そして、このスイッチング素子20は、トレンチ分離部6により絶縁分離されている。トレンチ分離部6は、SOI層2の表面から埋込酸化膜4に達するトレンチ7とトレンチ7内を充填するように埋め込まれた埋込膜8例えば、SiO2などの酸化膜とによって構成されている。内部回路30は、例えば、入力電力から必要とされる出力電力を生成する電源回路や、設定周波数の搬送波を出力する発振回路などから構成されている。また、図1に示すように、スイッチング素子20の配置領域から距離を隔てて配置されている。そして、本発明では、第2温度検出素子25により、この内部回路30の温度を間接的に検出するようにしている。第1温度検出素子24及び第2温度検出素子25は、温度の変化に応じて抵抗値が変化する抵抗体から構成されている。より具体的に、第1温度検出素子24及び第2温度検出素子25は、ダイオード図5参照や抵抗素子図6参照、熱電対図7参照などから構成することができる。製造上の観点から、第1温度検出素子24及び第2温度検出素子25は、ダイオードから構成されることが好ましい。スイッチング素子20を半導体基板5上に形成する工程を利用して、第1温度検出素子24及び第2温度検出素子25を容易に半導体基板5上に形成することができるからである。そして、図1及び図3に示すように、第1温度検出素子24は、半導体基板5の一方面側において、スイッチング素子20の配置領域に隣接して設けられている。また、第2温度検出素子25は、内部回路30よりもスイッチング素子20に近い側に配置されている。より具体的に、第2温度検出素子25は、第1絶縁膜27及び第2絶縁膜28を介して、第1温度検出素子24と隣接して設けられている。また、スイッチング素子20と、第1温度検出素子24及び第2温度検出素子25は、直線上に並ぶように配置されている。第1絶縁膜27及び第2絶縁膜28は、比較的熱伝導率が低い絶縁材料から構成されている。具体的に、第1絶縁膜27及び第2絶縁膜28は、SiO2熱伝導率:10.7W/mK、ポリイミド熱伝導率:0.28~0.34W/mK、SiN熱伝導率:70W/mK、エポキシ樹脂0.3W/mKなどから構成することができる。この中でも、製造上の観点から、埋込酸化膜4と同じ材質であるSiO2を用いることが好ましい。なお、第1絶縁膜27及び第2絶縁膜28は、トレンチ分離部6と同様の構造を有している。第1絶縁膜27と第2絶縁膜28とは隣接して配置されており、第2絶縁膜28の厚さが第1絶縁膜27の厚さよりも大きくなるように構成されている。そして、第2温度検出素子25により検出される温度が、第1温度検出素子24により検出される温度よりも内部回路30の温度と近似するように内部回路30の温度環境と近くなるように、第2絶縁膜28が構成されている。具体的に、第2絶縁膜28をSiO2から構成する場合、図4に示すように、スイッチング素子20から内部回路30までの距離をL1、スイッチング素子20の熱が第2温度検出素子25まで伝わる最短距離をL2、シリコンの熱伝導率が148W/mKとしたとき、第2絶縁膜28の厚さWは、148×L1=148×L210.7×Wの式を用いて設計することができる。なお、スイッチング素子20及び第2絶縁膜28と内部回路30との間に、他の素子や回路等が配置されている場合には、これら他の素子等のトレンチの酸化膜や最短ルートを、適宜補正することが好ましい。次に、半導体装置1の電気的構成について図5~図7を参照して説明する。図5に示すように、第1温度検出素子24及び第2温度検出素子25には、第1加熱検出回路41及び第2加熱検出回路42がそれぞれ設けられている。そして、スイッチング素子20が発熱すると、ダイオードから構成される第1温度検出素子24及び第2温度検出素子25の順方向電圧が下がり、この電圧降下の信号を第1加熱検出回路41及び第2加熱検出回路42がそれぞれ検出する。そして、第1加熱検出回路41及び第2加熱検出回路42において、この出力信号に基づきスイッチング素子20及び内部回路30の温度を算出し、この算出された温度と、予め設定された基準温度第1閾値Tth1及び第2閾値Tth2とを比較し、スイッチング素子20及び内部回路30の動作を制御するようにしている。第1加熱検出回路41及び第2加熱検出回路42は、例えばコンパレータ等によって構成することができる。なお、第1温度検出素子24及び第2温度検出素子25をサーミスタ図6参照で構成した場合には、スイッチング素子20の発熱に伴い第1温度検出素子24及び第2温度検出素子25の抵抗値が変化するので、この抵抗値の変化に応じた信号を第1加熱検出回路41及び第2加熱検出回路42がそれぞれ検出することとなる。また、第1温度検出素子24及び第2温度検出素子25を熱電対図7参照で構成した場合には、スイッチング素子20の発熱に伴い、第1温度検出素子24及び第2温度検出素子25においてこの発熱温度に応じた起電力が発生するので、この起電力に応じた信号を第1加熱検出回路41及び第2加熱検出回路42がそれぞれ検出することとなる。そして、第1加熱検出回路41及び第2加熱検出回路42は、制御回路の一例に相当する。次に、上述のように構成される半導体装置において、第1加熱検出回路41及び第2加熱検出回路42により行われる制御動作について図8及び図9を参照して説明する。まず、スイッチング素子20が急激に発熱した場合について、図8を参照して説明する。スイッチング素子20が急激に発熱すると、スイッチング素子20の配置領域近傍も急激に温度が高くなる。そして、このスイッチング素子20の配置領域に隣接して設けられる第1温度検出素子24により検出される温度が第1閾値Tth1の温度に達すると図8中T1、第1加熱検出回路41によりスイッチング素子20の動作が停止オフされるスイッチング素子20への通電が停止される。第1閾値Tth1は、例えば、150度に設定することができる。なお、このとき、図8に示すように、第2温度検出素子25により検出される温度が第2閾値Tth2未満の場合には、第2加熱検出回路42により内部回路30の動作は制御されず、内部回路30は通常動作を実施する。そして、スイッチング素子20の温度が低下すると共に、第1温度検出素子24により検出される温度が第3閾値Tth3まで低下すると、第1加熱検出回路41によりスイッチング素子20が通常動作に復帰されるオンされることとなるスイッチング素子20の動作の制限が解除されて、通電がなされる図8中T2。次に、スイッチング素子20が緩やかに温度上昇し、半導体基板5全体が徐々に暖まった場合における第1加熱検出回路41及び第2加熱検出回路42により行われる制御動作について、図9を参照して説明する。スイッチング素子20が緩やかに温度上昇すると、内部回路30は、スイッチング素子20との温度差が小さい状態で、スイッチング素子20と同じように緩やかに温度上昇する。そして、このように、半導体基板5全体が徐々に暖まると、第1温度検出素子24により検出される温度が第1閾値Tth1よりも低い状態で、第2温度検出素子25により検出される温度が第2閾値Tth2以上となる図9中T1。そして、このとき、第2加熱検出回路42により内部回路30に対して所定の保護動作が開始される。具体的に、内部回路30が電源回路から構成される場合には、例えば、特開平9-330135のような技術を用い、温度補正用のデータを予めメモリなどに記憶させておき、第2温度検出素子25により検出される温度と、温度補正用のデータに基づき、内部回路30に対して温度補正を行うようにすることができる。また、内部回路30がスイッチング電源等を構成する発振回路から構成される場合には、例えば、特開2003-88109のような技術を用い、内部回路30が高温になった時には、搬送波の周波数を下げてスイッチング素子の単位時間当たりのスイッチング回数スイッチング損失量を減らすことによりスイッチング素子装置本体からの発熱量を減らすようにして所定の温度帯に収まるように制御を行うようにすることができる。なお、内部回路30の保護動作はこれに限らず、例えば、内部回路30の動作を停止したり、一部の機能を制限したりするようにしてもよい。また、内部回路30に対して所定の保護動作を行う期間は、図9ではT1~T2の間を例示したが、これに限らず、T2~T3の間も行うようにしてもよい。さらに、半導体基板5全体の温度が上昇すると共に、スイッチング素子20の温度が上昇し、第1温度検出素子24により検出される温度が第1閾値Tth1の温度に達すると図9中T2、第1加熱検出回路41によりスイッチング素子20の動作が停止される。そして、スイッチング素子20の温度が徐々に低下し、第2温度検出素子25により検出される温度が第2閾値Tth2よりも低くなると、第2加熱検出回路42による内部回路30に対する保護動作が終了し、内部回路30が通常動作に復帰する図9中T3。さらに、第1温度検出素子24により検出される温度がTth3まで低下すると、第1加熱検出回路41によりスイッチング素子20が通常動作に復帰されることとなる図9中T4。以上説明したように、本第1実施形態に係る半導体装置1では、半導体基板5の一方面側に、スイッチング素子20と、このスイッチング素子20の配置領域から距離を隔てて内部回路30が配置されている。また、スイッチング素子20の配置領域に隣接して第1温度検出素子24が設けられており、この第1温度検出素子24の周囲を取り囲むように第1絶縁膜27が形成されている。さらに、内部回路30よりもスイッチング素子20に近い側に第2温度検出素子25が設けられており、この第2温度検出素子25の周囲を取り囲むように第2絶縁膜28が形成されている。これら第1絶縁膜27と第2絶縁膜28とは隣接して配置されており、第2絶縁膜28の厚さが第1絶縁膜27の厚さよりも大きくなるように構成されている。そして、第1温度検出素子24及び第2温度検出素子25の少なくともいずれかから出力される出力信号に基づいて、第1加熱検出回路41及び第2加熱検出回路42によりスイッチング素子20及び内部回路30の動作を制御するようにしている。このように、第2絶縁膜28の厚さを第1絶縁膜27よりも大きく構成することで、第1温度検出素子24スイッチング素子20用の温度センサよりも第2温度検出素子25内部回路30用の温度センサのほうがスイッチング素子20の発熱による熱が伝わり難くなり、スイッチング素子20の配置領域から距離を隔てて配置されている内部回路30の温度環境により近づけることができる。すなわち、温度検出素子の周囲を取り囲む絶縁膜の厚さを工夫することで、内部回路30側に第2温度検出素子25内部回路30用の温度センサを配置せずに第1温度検出素子24側に隣接させて配置しても、第2温度検出素子25付近で内部回路30により近い温度環境を生じさせやすくなり、内部回路30の温度をより正確に検出しやすくなる。このため、スイッチング素子20及び内部回路30の各温度を検出する第1温度検出素子24及び第2温度検出素子25を効率的に配置してレイアウトの自由度を高めることができる。また、第2温度検出素子25により検出される温度が、第1温度検出素子24により検出される温度よりも内部回路30の温度と近似するように、第2絶縁膜28が構成されている。この構成では、第2温度検出素子25を第1温度検出素子24側に近づけて効率的に配置しつつも、当該第1温度検出素子24よりも内部回路30付近の温度を第2温度検出素子25に反映させることができ、第2温度検出素子25によって、内部回路30の温度をより精度よく検出することができる。そして、第1温度検出素子24及び第2温度検出素子25が、温度の変化に対して抵抗値が変化する抵抗体から構成されているので、バイメタル式などの温度センサと比べて簡易な構成で精度よくスイッチング素子20及び内部回路30の温度を検出することができる。また、第1温度検出素子24により検出される温度が、所定の第1閾値Tth1に達し、第2温度検出素子25により検出される温度が、第1閾値Tth1よりも低く設定される第2閾値Tth2よりも低い場合に、第1加熱検出回路41によりスイッチング素子20の動作を制限するようにしている。この構成によれば、スイッチング素子20の温度が所定の温度第1閾値Tth1に達すると共に、内部回路30の温度が比較的低い第2閾値Tth2未満場合に、このような状況に適した保護動作スイッチング素子20の動作制限を行うことができる。例えば、過電流などによってスイッチング素子20が急激に温度上昇した場合に内部回路30の動作に関わらずスイッチング素子20に対して選択的に過熱保護動作を行うといった状況に適した制御が可能となる。さらに、第1温度検出素子24により検出される温度が、第1閾値Tth1よりも低いときであって、且つ第2温度検出素子25により検出される温度が第2閾値Tth2よりも高くなったときに、第2加熱検出回路42により内部回路30に対する所定の保護動作を開始するようにしている。この構成によれば、スイッチング素子20の温度が所定の温度第1閾値Tth1よりも低く、内部回路30の温度が所定の温度第2閾値Tth2よりも高くなった場合に、このような状況に適した保護動作内部回路30に対する所定の保護動作を行うことができる。例えば、スイッチング素子20付近では急激な温度上昇がなく半導体基板5全体が緩やかに温度上昇した場合などにおいて、内部回路30に対して選択的に過熱保護動作を行うといった状況に適した制御が可能となる。また、第1温度検出素子24により検出される温度が第1閾値Tth1に達した状態から低い状態となり、且つ第2温度検出素子25により検出される温度が第2閾値Tth2よりも低いときに、スイッチング素子20の動作の制限を解除するようにしている。この構成によれば、スイッチング素子20の温度が所定の温度第1閾値Tth1に達して動作が制限された後に、この所定の温度よりも低くなったときに、より迅速にスイッチング素子20の制限を解除することができスイッチング素子20を通常動作に復帰することができ、半導体装置1を効率よく動作させることができる。また、半導体基板5が、SOISiliconOnInsulator構造を有している。この構成によれば、比較的熱伝導率が低い金属などに比べ伝導電子による熱伝導の寄与が小さい絶縁体の上に各素子が配置されるので、スイッチング素子20の発熱による熱が半導体基板5を介して伝搬され難くなる。このため、内部回路30をスイッチング素子20の発熱からより保護できるとともに、第2温度検出素子25の周囲を取り囲むように形成された第2絶縁膜28の厚さをそれほど大きくしなくとも、内部回路30と近い温度環境を構成することができる。また、スイッチング素子20の表面に電極パッド13が設けられており、この電極パッド13にボンディングワイヤ15を介してリードフレーム14が電気的に接続されている。この構成によれば、スイッチング素子20が発熱したときに、スイッチング素子20の表面に設けられた電極パッド13からボンディングワイヤ15を介してリードフレーム14に積極的に熱が放熱されていくので、スイッチング素子20の温度をより迅速に低下させることができる。また、スイッチング素子20の温度が急激に低下し易くなるため、内部回路30用の温度センサ第2温度検出素子25を単にスイッチング素子20の近傍に配置した構成では、この内部回路30用の温度センサによって検出される温度と実際の内部回路30の温度の差が大きくなり易かったが測定誤差が大きくなり易かったが、本発明では、第2絶縁膜28の厚さを第1絶縁膜27よりも大きく構成することで、第2温度検出素子25をスイッチング素子20の近傍に配置した構成においても第2温度検出素子25の温度環境を内部回路30の温度環境と近づけることができ、内部回路30の温度を正確に検出することができる。[第2実施形態]次に、本発明の第2実施形態に係る半導体装置201について、図10~12を用いて説明する。本第2実施形態では、スイッチング素子を2つ設けるとともに、これら2つのスイッチング素子にそれぞれ第1温度検出素子を設けた点が、上記第1実施形態にて述べた半導体装置1と主に異なる。したがって、第1実施形態の半導体装置1と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。図10Aは、第2実施形態に係る半導体装置のレイアウトを概略的に示す平面図であり、図10Bは、図10AのA2-A2断面図である。図11は、絶縁膜の厚さの算出方法を説明する図である。図12は、第2実施形態に係る半導体装置の電気的構成を示す回路図である。本第2実施形態では、半導体素子として、第1スイッチング素子21と第2スイッチング素子22が設けられている。そして、第1スイッチング素子21の配置領域寄りに配置される一方の第1温度検出素子24aと、第2スイッチング素子22の配置領域寄りに配置される他方の第1温度検出素子24bとの間に、第2温度検出素子25及び第2絶縁膜28が配置されている。また、第1スイッチング素子21と第2スイッチング素子22の周囲には、第1絶縁膜27a、27bがそれぞれ配置されている。より具体的には、図10に示すように、2つのスイッチング素子21、22及び3つの温度検出素子24a、24b、25が直線状に並び、半導体基板5の一側に纏めて配置されている。次にこのように構成される半導体装置201の第1絶縁膜27a、27b及び第2絶縁膜28の厚さの算出方法について説明する。図11に示すように、スイッチング素子21から内部回路30までの距離をL1、スイッチング素子21の熱が第2温度検出素子25まで伝わる最短距離をL2としたとき、スイッチング素子21に近い側の第1絶縁膜28の厚さW1は、148×L1=148×L210.7×W1の式を用いて設計することができる。また、スイッチング素子22から内部回路30までの距離をL3、スイッチング素子22の熱が第2温度検出素子25まで伝わる最短距離をL4としたとき、スイッチング素子22に近い側の第1絶縁膜28の厚さW2は、148×L3=148×L410.7×W2の式を用いて設計することができる。なお、L1<L3、L2≦L4の場合、W1<W2とする。また、スイッチング素子21、22及び第2絶縁膜28と内部回路30との間に、他の素子や回路等が配置されている場合には、これら他の素子等のトレンチの酸化膜や最短ルートを、適宜補正することが好ましい。そして、このように構成される半導体装置201の電気的構成は、図12に示すようになる。本第2実施形態では、第1加熱検出回路41に、第1温度検出素子24a、24bによる検出信号が出力されるようになっている。また、第1加熱検出回路41は、第1温度検出素子24a、24bにより信号が入力されると、この入力信号と、第1閾値Tth1若しくは第3閾値Tth3と比較し、スイッチング素子21及びスイッチング素子22の動作をそれぞれ制御するようになっている。以上説明したように、本第2実施形態に係る半導体装置201では、半導体素子として、第1スイッチング素子21と第2スイッチング素子22とが設けられている。そして、第1スイッチング素子21の配置領域寄りに一方の第1温度検出素子24aが配置され、第2スイッチング素子22の配置領域寄りに他方の第1温度検出素子24bが配置されており、これら第1温度検出素子24a、24bの間に、第2温度検出素子25及び第2絶縁膜28が配置されている。この構成では、2つのスイッチング素子21、22及び3つの温度検出素子24a、24b、25が直線状に並ぶ配置とすることができるため即ち、2つのスイッチング素子と3つの温度検出素子を直線状に纏めて配置することができるため、素子数がより多くなりやすい半導体基板5上においてスペース的な制約を極力抑えることができ、設計上より有効となる。[他の実施形態]本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。上記各実施形態では、第1温度検出素子2424a、24b及び第2温度検出素子25をそれぞれ別々の加熱検出回路で検出すると共に、異なる閾値を設定したが、第1温度検出素子2424a、24b及び第2温度検出素子25を1つの加熱検出回路40で検出すると共に、それぞれ同じ閾値を用いることができる。この場合、例えば、第2実施形態のように、スイッチング素子を2つ用いた場合には、図13~図15に示す回路構成を採用することができる。なお、図13は温度検出素子をダイオードで構成した場合であり、図14はサーミスタ、図15は熱電対で構成した場合を示している。