"基板上に設けられる薄膜トランジスタであって、ゲート電極と、前記ゲート電極に被覆されるゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極と対向配置される半導体と、前記半導体を介して接続されるソース電極及びドレイン電極と、前記半導体、前記ソース電極及び前記ドレイン電極に被覆される保護膜と、を備え、前記半導体は、金属酸化物半導体からなり、上面が前記ソース電極に接するソース部と、前記ソース電極と離れた上面において前記ドレイン電極に接するドレイン部と、前記ソース部と前記ドレイン部との間で上面がこれらから露出するチャネル部と、を有し、前記ソース部及び前記ドレイン部のそれぞれの上面部分に、相対的に電気抵抗の小さい導電層が形成され、前記チャネル部の上面部分は、前記導電層が取り除かれている薄膜トランジスタ。基板上に設けられるコンタクト構造であって、ゲート線と、前記ゲート線に被覆されるゲート絶縁膜と、前記ゲート線の近傍に位置し、前記ゲート絶縁膜の上に設けられる第1端子と、前記第1端子に接続される第1電極と、前記第1端子及び前記第1電極に被覆される保護膜と、前記保護膜の上に設けられ、前記第1端子を用いて前記第1電極に接続される第2電極と、を備え、前記第1端子は、金属酸化物半導体からなり、上面が前記第1電極に接する第1接続部と、前記第1電極と離れた上面において前記保護膜に接する被覆部と、前記第1接続部と前記被覆部との間で上面が前記第1電極及び前記保護膜から露出する第1露出部と、を有し、前記第1接続部及び前記第1露出部のそれぞれの上面部分に、相対的に電気抵抗の小さい導電層が形成され、前記第1露出部の上面に前記第2電極が接しているコンタクト構造。基板上に設けられるコンタクト構造であって、補助ゲート電極と、前記補助ゲート電極に被覆されるゲート絶縁膜と、前記ゲート絶縁膜の上に設けられる第2端子と、前記第2端子に接続される第3電極と、前記第2端子及び前記第3電極に被覆される保護膜と、前記保護膜の上に設けられ、前記第2端子を用いて前記第3電極に接続される接続電極と、を備え、前記第2端子は、上面部分に相対的に電気抵抗の小さい導電層が形成された金属酸化物半導体からなり、上面が前記第3電極に接し、前記保護膜で被覆される第3接続部と、上面が露出するか前記第3電極によって被覆され、前記保護膜から露出する第2露出部と、を有し、前記第2露出部の近傍には、前記補助ゲート電極の上面が前記ゲート絶縁膜から露出する電極露出部が形成され、前記電極露出部の上面と、前記第2露出部の上面とに前記接続電極が接しているコンタクト構造。アクティブマトリクス駆動方式の基板であって、平行に延びる複数のソース線と、前記ソース線と直交して平行に延びる複数のゲート線と、前記ソース線と前記ゲート線とで区画される格子状の領域のそれぞれに配置される複数の画素電極と、前記画素電極のそれぞれに対応して設けられる複数の薄膜トランジスタと、を備え、前記薄膜トランジスタに、請求項1に記載の薄膜トランジスタが用いられ、前記ゲート電極は前記ゲート線と接続され、前記ソース電極は前記ソース線と接続され、前記ドレイン電極は前記画素電極と接続されている基板。請求項4に記載の基板において、前記ドレイン電極と前記画素電極との接続部分に、請求項2に記載のコンタクト構造が用いられていて、前記第1電極が前記ドレイン電極とされ、前記第2電極が前記画素電極とされている基板。請求項5に記載の基板において、更に、前記ゲート線と平行に延びる複数の補助容量線と、前記ソース線と平行に延び、前記補助容量線のそれぞれと接続されるコモン線と、前記ドレイン電極のそれぞれと前記補助容量線のそれぞれとに接続される複数のキャパシタと、を備え、前記補助容量線と前記コモン線との接続部分に、請求項3に記載のコンタクト構造が用いられていて、前記補助ゲート電極が前記補助容量線とされ、前記第3電極が前記コモン線とされている基板。請求項6に記載の基板において、前記半導体、前記第1端子及び前記第2端子のそれぞれの前記金属酸化物半導体に同一の素材が用いられている基板。請求項7に記載の基板において、前記第1端子及び前記第2端子のうち、少なくともいずれか1つの前記金属酸化物半導体に、厚みの異なる部位が含まれている基板。請求項7又は請求項8に記載の基板において、前記金属酸化物半導体が、In、Ga、Znの少なくともいずれか1つを含む基板。請求項7~請求項9のいずれか1つに記載の基板において、前記画素電極と前記接続電極とに同一の素材が用いられている基板。請求項4~請求項10のいずれか1つに記載の基板を備える表示装置。請求項1に記載の薄膜トランジスタの製造方法であって、フッ素、水素、ホウ素の少なくともいずれか1つの元素を含むプラズマに曝すことにより、前記半導体の上面部分に前記導電層を形成する導電層形成工程と、前記半導体から前記チャネル部の前記導電層を除去する導電層除去工程と、を含む製造方法。請求項2に記載のコンタクト構造の製造方法であって、フッ素、水素、ホウ素の少なくともいずれか1つの元素を含むプラズマに曝すことにより、前記第1端子の上面部分に前記導電層を形成する導電層形成工程と、前記第1電極を所定のパターンで形成する第1電極形成工程と、前記第1端子及び前記第1電極を被覆するように前記保護膜を形成する保護膜形成工程と、フッ素を含むガスを用いて前記保護膜をエッチングすることにより、前記第1露出部の上面を露出させるコンタクトホール形成工程と、前記第1露出部の上面と接するように前記第2電極を所定のパターンで形成する第2電極形成工程と、を含む製造方法。請求項3に記載のコンタクト構造の製造方法であって、フッ素、水素、ホウ素の少なくともいずれか1つの元素を含むプラズマに曝すことにより、前記第2端子の上面部分に前記導電層を形成する導電層形成工程と、前記第3電極を所定のパターンで形成する第3電極形成工程と、前記第2端子及び前記第3電極を被覆するように前記保護膜を形成する保護膜形成工程と、フッ素を含むガスを用いて前記保護膜をエッチングすることにより、前記第2露出部及び前記電極露出部のそれぞれの上面を露出させるコンタクトホール形成工程と、前記第2露出部及び前記電極露出部のそれぞれの上面と接するように前記接続電極を所定のパターンで形成する接続電極形成工程と、を含む製造方法。請求項7~請求項9のいずれか1つに記載の基板の製造方法であって、基板上に所定の導電性素材を成膜してパターニングすることにより、前記ゲート線、前記ゲート電極及び前記補助容量線を形成するゲート線等形成工程と、所定の絶縁性素材を成膜することにより、前記ゲート線、前記ゲート電極及び前記補助容量線を被覆するように前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜の上に、前記半導体、前記第1端子及び前記第2端子を形成する半導体等形成工程と、前記半導体等形成工程の後、所定の導電性素材を成膜してパターニングすることにより、前記ソース線、前記ソース電極、前記ドレイン電極及び前記コモン線を形成するソース線等形成工程と、ソース線等形成工程の後、前記半導体から前記チャネル部の前記導電層を除去する導電層除去工程と、所定の絶縁性素材を成膜することにより、前記ソース線、前記ソース電極、前記ドレイン電極及び前記コモン線を被覆するように前記保護膜を形成する保護膜形成工程と、を含み、前記半導体等形成工程が、金属酸化物半導体膜を成膜してパターニングする半導体パターニング工程と、前記半導体パターニング工程の前か後に行われる、前記金属酸化物半導体の上面をフッ素、水素、ホウ素の少なくともいずれか1つの元素を含むプラズマに曝す導電層形成工程と、を含む製造方法。請求項10に記載の基板の製造方法であって、基板上に所定の導電性素材を成膜してパターニングすることにより、前記ゲート線、前記ゲート電極及び前記補助容量線を形成するゲート線等形成工程と、所定の絶縁性素材を成膜することにより、前記ゲート線、前記ゲート電極及び前記補助容量線を被覆するように前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜の上に金属酸化物半導体膜を成膜してパターニングする半導体パターニング工程と、この半導体パターニング工程の前か後に、前記金属酸化物半導体の上面をフッ素、水素、ホウ素の少なくともいずれか1つの元素を含むプラズマに曝す導電層形成工程とが行われる半導体等形成工程と、前記半導体等形成工程の後、所定の導電性素材を成膜してパターニングすることにより、前記ソース線、前記ソース電極、前記ドレイン電極及び前記コモン線を形成するソース線等形成工程と、ソース線等形成工程の後、前記半導体から前記チャネル部の前記導電層を除去する導電層除去工程と、所定の絶縁性素材を成膜することにより、前記ソース線、前記ソース電極、前記ドレイン電極及び前記コモン線を被覆するように前記保護膜を形成する保護膜形成工程と、フッ素を含むガスを用いて前記保護膜をエッチングすることにより、前記第1露出部、前記第2露出部及び前記電極露出部のそれぞれの上面を露出させるコンタクトホール形成工程と、前記コンタクトホール形成工程の後、所定の導電性素材を成膜してパターニングすることにより、前記画素電極及び前記接続電極を形成する画素電極等形成工程と、を含む製造方法。請求項12~請求項16のいずれか1つの製造方法において、前記導電層形成工程の前記プラズマに含まれる元素に、フッ素又はホウ素の少なくともいずれか1つが用いられる製造方法。請求項11に記載の表示装置の製造方法であって、基板の製造工程において、請求項12~請求項17のいずれか1つに記載の製造方法が用いられる製造方法。特許文献1のTFTのように、開口を通じて金属酸化物半導体膜の一部だけを低抵抗化させる場合、開口に露出する部分だけでなくその周辺部も低抵抗化されてしまう。そのため、例えば、ソース部とドレイン部とを低抵抗化した場合には、予期せずその間のチャネル部にまで低抵抗な領域が及んでしまい、トランジスタ特性の不安定を招くおそれがある。また、金属酸化物半導体膜をパターニングした後に水素プラズマ処理を施すと金属酸化物半導体膜の表面全体が低抵抗化する。チャネル部に相当する部分の表面も低抵抗化してしまうため、トランジスタ特性に支障を来すおそれがある。そこで、本発明の目的は、電気特性や信頼性に優れた薄膜トランジスタ等を提供することにある。上記目的を達成するために、本発明では、金属酸化物半導体の特性を活用しながら薄膜トランジスタやコンタクト構造を工夫した。本発明の1つは、基板上に設けられる薄膜トランジスタTFTである。このTFTは、ゲート電極と、前記ゲート電極に被覆されるゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極と対向配置される半導体と、前記半導体を介して接続されるソース電極及びドレイン電極と、前記半導体、前記ソース電極及び前記ドレイン電極に被覆される保護膜と、を備える。前記半導体は、金属酸化物半導体からなり、上面が前記ソース電極に接するソース部と、前記ソース電極と離れた上面において前記ドレイン電極に接するドレイン部と、前記ソース部と前記ドレイン部との間で上面がこれらから露出するチャネル部と、を有している。そして、前記ソース部及び前記ドレイン部のそれぞれの上面部分に、相対的に電気抵抗の小さい導電層が形成され、前記チャネル部の上面部分は、前記導電層が取り除かれている。このようなTFTによれば、半導体におけるソース電極が接する部分とドレイン電極が接する部分とに導電層が形成されているので、詳細は後述するが、ソース電極等と半導体との間で良好な密着性を得ることができる。従って、ソース電極等と半導体との間で安定した導通性を確保することができ、電気特性を向上させることができる。更に、チャネル部の上面部分については導電層が取り除かれているので、金属酸化物半導体本来の特性を発揮させることができ、トランジスタ特性の信頼性を向上することができる。本発明の他の1つは、基板上に設けられるコンタクト構造である第1コンタクト構造。このコンタクト構造は、ゲート線と、前記ゲート線に被覆されるゲート絶縁膜と、前記ゲート線の近傍に位置し、前記ゲート絶縁膜の上に設けられる第1端子と、前記第1端子に接続される第1電極と、前記第1端子及び前記第1電極に被覆される保護膜と、前記保護膜の上に設けられ、前記第1端子を用いて前記第1電極に接続される第2電極と、を備える。前記第1端子は、金属酸化物半導体からなり、上面が前記第1電極に接する第1接続部と、前記第1電極と離れた上面において前記保護膜に接する被覆部と、前記第1接続部と前記被覆部との間で上面が前記第1電極及び前記保護膜から露出する第1露出部と、を有している。そして、前記第1接続部及び前記第1露出部のそれぞれの上面部分に、相対的に電気抵抗の小さい導電層が形成され、前記第1露出部の上面に前記第2電極が接している。本来、常態の金属酸化物半導体は導通性が得られないため、第1端子は端子として機能し得ない。それに対し、このコンタクト構造の場合、第1端子に導通性のある導電層が形成されているので、導電層を介して異なる電極を電気的に接続することができ、端子として機能させることができる。更に、この第1端子は、エッチストッパーとしても機能する。このコンタクト構造では、例えば、保護膜の上の第2電極をその下側の第1電極と接続するために、保護膜をエッチングして保護膜から第1露出部を露出させる処理が行われる。その際、ゲート絶縁膜もエッチングされ、その下側に位置するゲート線が露出するおそれがある。ゲート線が露出すると、第1電極と第2電極とを接続する際にゲート線も接続されてしまうおそれがある。それに対し、このコンタクト構造の場合、ゲート絶縁膜の上に第1端子が設けられているので、エッチングの作用がゲート絶縁膜に及ばないようにでき、第1電極等にゲート線が接続されてしまうのを阻止できる。第1端子を用いることで、第1電極と第2電極とをそれぞれ面で接続することができるので、安定して接続することができ、電気特性を向上させることができる。また、第1端子は上述した半導体と同じ構成であるので、薄膜トランジスタの半導体と併せて形成することができる。従って、材料や工程の削減が図れ、生産性に優れる。本発明のまた他の1つは、基板上に設けられるコンタクト構造である第2コンタクト構造。このコンタクト構造は、補助ゲート電極と、前記補助ゲート電極に被覆されるゲート絶縁膜と、前記ゲート絶縁膜の上に設けられる第2端子と、前記第2端子に接続される第3電極と、前記第2端子及び前記第3電極に被覆される保護膜と、前記保護膜の上に設けられ、前記第2端子を用いて前記第3電極に接続される接続電極と、を備える。前記第2端子は、上面部分に相対的に電気抵抗の小さい導電層が形成された金属酸化物半導体からなり、上面が前記第3電極に接し、前記保護膜で被覆される第3接続部と、上面が露出するか前記第3電極によって被覆され、前記保護膜から露出する第2露出部と、を有している。そして、前記第2露出部の近傍には、前記補助ゲート電極の上面が前記ゲート絶縁膜から露出する電極露出部が形成され、前記電極露出部の上面と、前記第2露出部の上面とに前記接続電極が接している。このようなコンタクト構造によれば、上述した第1コンタクト構造と同じく、金属酸化物半導体からなる第2端子に導電層が形成されているので、端子として機能させることができるし、面接触により安定して接続できる。また、薄膜トランジスタの半導体と併せて形成することができ、ゲート絶縁膜を保護するエッチストッパーとしても機能させることもできる。更に、このコンタクト構造の場合、ゲート絶縁膜の下に位置する補助ゲート電極とその上に位置する第3電極とを接続するものであることから、エッチングの作用を利用して第2露出部の露出と同時に電極露出部も露出させることができ、生産性に優れる。本発明の更に他の1つは、アクティブマトリクス駆動方式の基板である。この基板は、平行に延びる複数のソース線と、前記ソース線と直交して平行に延びる複数のゲート線と、前記ソース線と前記ゲート線とで区画される格子状の領域のそれぞれに配置される複数の画素電極と、前記画素電極のそれぞれに対応して設けられる複数のTFTと、を備える。そして、前記TFTに、上述したTFTが用いられ、前記ゲート電極は前記ゲート線と接続され、前記ソース電極は前記ソース線と接続され、前記ドレイン電極は前記画素電極と接続されている。この基板によれば、上述したTFTが用いられているので、信頼性に優れたトランジスタ特性を発揮させることができ、画像表示を安定して行うことができる。特に、前記ドレイン電極と前記画素電極との接続部分に、上述した第1コンタクト構造が用いられていて、前記第1電極が前記ドレイン電極とされ、前記第2電極が前記画素電極とされているようにするのが好ましい。そうすれば、ドレイン電極と画素電極との間を安定して接続することができる。より好ましくは、基板が、更に、前記ゲート線と平行に延びる複数の補助容量線と、前記ソース線と平行に延び、前記補助容量線のそれぞれと接続されるコモン線と、前記ドレイン電極のそれぞれと前記補助容量線のそれぞれとに接続される複数のキャパシタと、を備え、前記補助容量線と前記コモン線との接続部分に、第2コンタクト構造が用いられていて、前記補助ゲート電極が前記補助容量線とされ、前記第3電極が前記コモン線とされているようにする。そうすれば、補助ゲート電極とコモン線との間も安定して接続することができる。この場合、前記半導体、前記第1端子及び前記第2端子のそれぞれの前記金属酸化物半導体に同一の素材を用いるのが好ましい。そうすれば、半導体や第1端子、第2端子を一度にまとめて形成することができるので、生産性に優れる。前記第1端子及び前記第2端子のうち、少なくともいずれか1つの前記金属酸化物半導体に、厚みの異なる部位が含まれていてもよい。例えば、第1端子や第2端子のエッチストッパーの部分など、金属酸化物半導体の厚みを意図的に異ならせることで、よりいっそう各部材の機能を効果的に発揮させることができる。具体的には、前記金属酸化物半導体が、In、Ga、Znの少なくともいずれか1つを含むようにすればよい。更に、前記画素電極と前記接続電極とに同一の素材を用いるのが好ましい。そうすれば、画素電極と接続電極についても一度にまとめて形成できるので、よりいっそう生産性に優れる。このような基板を備える表示装置であれば、TFT等が電気的特性に優れるので、信頼性が向上する。上述したTFTは、フッ素、水素、ホウ素の少なくともいずれか1つの元素を含むプラズマに曝すことにより、前記半導体の上面部分に前記導電層を形成する導電層形成工程と、前記半導体から前記チャネル部の前記導電層を除去する導電層除去工程と、を含む製造方法によって製造することができる。フッ素等の元素を含むプラズマに曝すことで、半導体の上面部分を改質することができ、導電層を形成することができる。この導電層により、ソース部やドレイン部とソース電極やドレイン電極とを密着させることができる。そして、その半導体のチャネル部から導電層を除去することで、チャネル部については金属酸化物半導体本来の状態に回復させることができ、良好なトランジスタ特性を発揮させることができる。上述した第1コンタクト構造は、フッ素、水素、ホウ素の少なくともいずれか1つの元素を含むプラズマに曝すことにより、前記第1端子の上面部分に前記導電層を形成する導電層形成工程と、前記第1電極を所定のパターンで形成する第1電極形成工程と、前記第1端子及び前記第1電極を被覆するように前記保護膜を形成する保護膜形成工程と、フッ素を含むガスを用いて前記保護膜をエッチングすることにより、前記第1露出部の上面を露出させるコンタクトホール形成工程と、前記第1露出部の上面と接するように前記第2電極を所定のパターンで形成する第2電極形成工程と、を含む製造方法によって製造することができる。この製造方法によれば、例えば、第1端子に導電層を形成した後、第1電極をパターニングする。次に、これらを被覆するように保護膜を形成する。そして、その保護膜をフッ素系のガスを用いてエッチングし、コンタクトホールを形成して第1端子の第1露出部を露出させる。このとき、フッ素系のガスは、保護膜だけでなくゲート絶縁膜にも作用するが、ゲート絶縁膜の上には第1端子が設けられているので、その下のゲート絶縁膜を保護することができる。また、金属酸化物半導体は、フッ素系ガスによって改質されて低抵抗化するので、第1端子の露出面に新たに導電層を形成することや導電層を強化することができる。上述した第2コンタクト構造は、フッ素、水素、ホウ素の少なくともいずれか1つの元素を含むプラズマに曝すことにより、前記第2端子の上面部分に前記導電層を形成する導電層形成工程と、前記第3電極を所定のパターンで形成する第3電極形成工程と、前記第2端子及び前記第3電極を被覆するように前記保護膜を形成する保護膜形成工程と、フッ素を含むガスを用いて前記保護膜をエッチングすることにより、前記第2露出部及び前記電極露出部のそれぞれの上面を露出させるコンタクトホール形成工程と、前記第2露出部及び前記電極露出部のそれぞれの上面と接するように前記接続電極を所定のパターンで形成する接続電極形成工程と、を含む製造方法によって製造することができる。この製造方法によれば、保護膜にコンタクトホールを形成する際には、第2露出部だけでなく電極露出部も同時に露出させることができる。従って、工数の削減が図れるので、生産性に優れる。上述した基板は、例えば、次のような工程を含む製造方法で製造することができる。基板上に所定の導電性素材を成膜してパターニングすることにより、前記ゲート線、前記ゲート電極及び前記補助容量線を形成するゲート線等形成工程。所定の絶縁性素材を成膜することにより、前記ゲート線、前記ゲート電極及び前記補助容量線を被覆するように前記ゲート絶縁膜を形成するゲート絶縁膜形成工程。前記ゲート絶縁膜の上に、前記半導体、前記第1端子及び前記第2端子を形成する半導体等形成工程。前記半導体等形成工程の後、所定の導電性素材を成膜してパターニングすることにより、前記ソース線、前記ソース電極、前記ドレイン電極及び前記コモン線を形成するソース線等形成工程。ソース線等形成工程の後、前記半導体から前記チャネル部の前記導電層を除去する導電層除去工程。所定の絶縁性素材を成膜することにより、前記ソース線、前記ソース電極、前記ドレイン電極及び前記コモン線を被覆するように前記保護膜を形成する保護膜形成工程。そして、前記半導体等形成工程は、金属酸化物半導体膜を成膜してパターニングする半導体パターニング工程と、前記半導体パターニング工程の前か後に行われる、前記金属酸化物半導体の上面をフッ素、水素、ホウ素の少なくともいずれか1つの元素を含むプラズマに曝す導電層形成工程とを含む。これら一連の工程を経ることで、上述したTFTや第1端子、第2端子を同時にまとめて形成することができる。更に、これら工程に加え、次のような工程を含むことで、画素電極と接続電極とを同時にまとめて形成することができる。フッ素を含むガスを用いて前記保護膜をエッチングすることにより、前記第1露出部、前記第2露出部及び前記電極露出部のそれぞれの上面を露出させるコンタクトホール形成工程。前記コンタクトホール形成工程の後、所定の導電性素材を成膜してパターニングすることにより、前記画素電極及び前記接続電極を形成する画素電極等形成工程。これら製造方法では、特に、前記導電層形成工程の前記プラズマに含まれる元素に、フッ素又はホウ素の少なくともいずれか1つを用いるのが好ましい。そうすれば、詳細は後述するが、安定した導電層を形成することができ、アニール処理等によって導電層の抵抗値が回復するのを抑制することができる。以上説明したように、本発明によれば、生産性を損なうことなく、電気特性や信頼性に優れたTFT等を形成することができる。以下、本発明の実施形態を図面に基づいて詳細に説明する。ただし、以下の説明は、本質的に例示に過ぎず、本発明、その適用物あるいはその用途を制限するものではない。-第1実施形態-<表示装置>図1に、本発明を適用した本実施形態における液晶ディスプレイ表示装置のパネル1を示す。この液晶ディスプレイは、動画表示が可能なカラーディスプレイであり、パネル1の表示領域1aには、複数の画素がマトリクス状に配列されている。なお、液晶ディスプレイに限らず有機ELディスプレイにも適用可能である。パネル1は、一対の基板2、3を貼り合わせることによって形成されており、これら基板2,3の間には、液晶層が封入されている図示せず。その一方の基板2が、所定の配列で赤、緑、青の各色のカラーフィルタが設けられたCF基板であり、他方の基板3がアクティブマトリクス駆動方式のTFT基板である。TFT基板3には、ベース基板10の上に所定パターンに形成された導電性素材や絶縁性素材の膜を積層することによって薄膜トランジスタTFT17やコンタクト構造19,20が設けられている図3、図5、図6参照。<TFT基板>図2に、TFT基板3の要部表示領域1aの左端部分の拡大図を示す。同図において、2点鎖線の右側が表示領域1aである。表示領域1aでは、ソース線11とゲート線12とがマトリクス状に形成されていて、これらによって格子状に区画された領域透明部13のそれぞれに、各画素1bに対応して矩形の画素電極14が1つずつ配置されている。本実施形態の画素電極14には、透明で導電性に優れた素材としてITOが用いられている。また、ベース基板10は、ガラスや樹脂などからなる絶縁性の基板である。本実施形態では、ガラス基板が用いられている。具体的には、左右方向行方向に平行に延びているのがゲート線12であり、これらに直交して上下方向列方向に平行に延びているのがソース線11である。そして、隣接する2つのゲート線12、12の間には、ゲート線12と平行に延びる補助容量線15が配置されている。また、表示領域1aの外側には、ソース線11と平行に延びるコモン線16が配置されている。このコモン線16に、補助容量線15のそれぞれの一端が接続されている。各透明部13におけるゲート線12とソース線11との交差部位同図では左下側の近傍に、各画素電極14に対応してTFT17が設けられている。各透明部13の中央部分に位置し、透明部13を横切る補助容量線15と上下に重なるように設けられているのはキャパシタ18であり、各キャパシタ18は補助容量線15と接続されている。画素電極14及びキャパシタ18のそれぞれは、TFT17を介してソース線11と接続されている。本実施形態では、後述するように、TFT17、画素電極14とTFT17との接続部分第1コンタクト構造19、そして、コモン線16と補助容量線15との接続部分第2コンタクト構造20に電気特性の向上を図る工夫が施されている。<TFT>図3に詳しく示すように、本実施形態のTFT17は、逆スタガボトムゲート構造のTFT17であり、ベース基板10の上に設けられている。TFT17には、ゲート電極31やゲート絶縁膜32、半導体33、ソース電極34、ドレイン電極35、保護膜36などが備えられている。ゲート電極31は、ゲート線12と一体に形成されていて、ゲート線12におけるソース線11との交差部位の近傍の部分から透明部13に向かって突出している。ゲート電極31等には、導電性に優れた素材、例えば、TiチタンやAlアルミニウム等の金属や酸化物、これらの積層体等が用いられる。本実施形態では、Tiの間にAlを挟んだ3層構造の積層体が用いられているTi/Al/Ti。なお、補助容量線15もゲート電極31等と同じ素材である。パターニングによってこれらは連続して一体に形成される。ゲート絶縁膜32は、その上に配置されるソース電極34等とその下に配置されるゲート電極31等とを絶縁するために設けられ、ゲート絶縁膜32によってゲート電極31等は被覆されている。ゲート絶縁膜32の素材は、絶縁性が高いステップカバレッジが優れることも含むことに加え、誘電率が高くてリーク電流が低いものが好ましい。例えば、シリコン酸化膜やシリコン窒化膜、アルミナAl2O3、これらの積層膜などが使用できる。本実施形態ではシリコン酸化膜が用いられている。ゲート絶縁膜32の厚みは250nm程度である。半導体33は、ゲート絶縁膜32を介してゲート電極31と対向するように配置されている。この半導体33には金属酸化物半導体が用いられている。具体的には、Inインジウム、Gaガリウム、Zn亜鉛を含むアモルファスな金属酸化物半導体In-Ga-Zn-O系、IGZOともいうが用いられている。ただし、IGZOに限らず、ZnOやZn-Sn-O、SrTiO3、In2O3、CuAlO2等の金属酸化物半導体を用いることも可能である。半導体33の上面部分には、改質することによって導電層37が形成されている別途後述。この半導体33を介してソース電極34とドレイン電極35とが接続されている。ソース電極34は、ソース線11と一体に形成されていて、ソース線11におけるゲート線12との交差部位の近傍の部分から透明部13に向かって突出している。ソース電極34の突端部分は、半導体33の上面に接している。ドレイン電極35は、ソース電極34と離れた半導体33の上面に一方の端部が接した状態で、半導体33を挟んでソース電極34の反対側に延びるように配置されている。ドレイン電極35の側縁から透明部13の中央部分に向かって延出部35aが延びており、この延出部35aによってドレイン電極35とキャパシタ18とが接続されている。ドレイン電極35の他方の端部は第1端子42を利用して画素電極14に接続されている。半導体33に接続されたソース電極34の端部の先端とドレイン電極35の端部の先端とは、所定距離離れて互いに対向している。従って、半導体33には、上面がソース電極34に接する部分と、ドレイン電極35に接する部分と、これらの間で半導体33の上面が露出する部分とが存在する。便宜上、これらを順にソース部33a、ドレイン部33b、チャネル部33cと称する。ソース電極34やソース線11、ドレイン電極35は同じ素材であり、ゲート電極31等と同様に導電性に優れた素材が用いられる。本実施形態では、Ti層38の上にAl層39が積層された2層構造の積層体が用いられているAl/Ti。従って半導体33には下層のTi層38が接する。パターニングによってこれらは連続して一体に形成される。保護膜36パッシベーション膜は、半導体33やソース電極34、ドレイン電極35を保護するために設けられ、これら半導体33等は保護膜36によって被覆されている。TFT17では、ソース電極34やドレイン電極35、半導体33のチャネル部33cのそれぞれの上面に保護膜36が接している。保護膜36の素材は、ゲート絶縁膜32の素材と同様であり、絶縁性に優れるものであればよい。本実施形態では厚みが250nm程度のシリコン酸化膜が用いられている。なお、保護膜36の上側には画素電極14が形成されている。導電層半導体33のうち、ソース部33aとドレイン部33bの上面部分には、他の部分と比べて有意に電気抵抗の小さい導電層37が形成されている。導電層37は、ソース電極34等との密着性を高めるために形成されたものであり、半導体33の上面をフッ素や水素、ホウ素を含むプラズマに曝すことによって形成される詳細は後述。図4に、半導体33の上面にプラズマ処理を施した場合とそうでない場合の断面構造を示す。同図のaがプラズマ処理を施していない場合、bがプラズマ処理を施した場合である。これら図から明らかなように、プラズマ処理を施していない場合には、半導体33の上面からのドレイン電極35の浮き上がりが認められるのに対し、プラズマ処理を施した場合には、半導体33とドレイン電極35との一体化が認められる。従って、半導体33の表面を改質して導電層37を形成することにより、ソース電極34やドレイン電極35と半導体33との密着性を高めることができ、両者の間で安定した電気特性を得ることができる。また、導電層37の形成はソース電極34等との間で良好なオーミック接触が確保できる利点もある。チャネル部33cの上面部分については、導電層37を取り除くことにより、上面が窪む除去部40が形成されている。チャネル部33cに導電層37が存在すると、ソース電極34とドレイン電極35とが導通してTFT17のオンオフ制御が適切に機能しないおそれがある。それに対し、チャネル部33cの導電層37を取り除くことで、金属酸化物半導体本来の機能を適切に発揮させることができ、TFT17のオンオフ制御を安定して機能させることができる。<第1コンタクト構造>図5に、TFT17と画素電極14との接続部分における第1コンタクト構造19を示す。この第1コンタクト構造19は、TFT17の半導体33に用いられる金属酸化物半導体を活用することにより、保護膜36の下に形成されるTFT17のドレイン電極35と、その上に形成される画素電極14と間で良好な電気特性が得られるように工夫されている。第1コンタクト構造19は、第1端子42やTFT17のドレイン電極35第1電極、保護膜36、画素電極14第2電極などで構成され、ベース基板10の上に成膜されたゲート絶縁膜32の上に設けられているベース基板10上に直接設けてあってもよい。第1コンタクト構造19は、各透明部13の内部におけるゲート線12の近傍に配置され、ドレイン電極35の他方の端部と一部重なるように配置されている。第1端子42は、TFT17の半導体33と同じ金属酸化物半導体であるIGZOからなり、半導体33と同時にゲート絶縁膜32の上に形成される。第1端子42の一方の端部にドレイン電極35が接続されている。本実施形態の場合、ドレイン電極35のTi層38はAl層39よりも先端が突出している。ドレイン電極35と第1端子42の上側には保護膜36が設けられていて、ドレイン電極35と、第1端子42の他方の端部とは保護膜36によって被覆されている。第1端子42の中間部分の上面は、コンタクトホールの形成によって保護膜36から露出している。また、ドレイン電極35のTi層38の先端部分もコンタクトホールの形成によって保護膜36から露出している。従って、第1端子42には、上面がドレイン電極35に接する部分と、保護膜36で被覆されてこれに接する部分と、これらの間でドレイン電極35や保護膜36から第1端子42の上面が露出する部分とが存在する。便宜上、これらを順に第1接続部42a、被覆部42b、第1露出部42cと称する。第1端子42の上面部分には導電層37が形成されている。具体的には、被覆部42bを除く第1接続部42a及び第1露出部42cの上面部分に導電層37が形成されている。また、第1端子42の上面には、表面が一段落ち込むように窪む段部44が形成されている。この段部は、被覆部42b側に形成されていて、被覆部42bと第1露出部42cに形成されている。保護膜36や第1端子42の上側には画素電極14が設けられ、画素電極14は、第1端子42を利用してドレイン電極35と接続されている。第1コンタクト構造19の部分における画素電極14は分断されている。具体的には、第1接続部42aの上方に位置する保護膜36の切れ目を境に段違い状に分断されている。ドレイン電極35のうち、上層のAl層39は保護膜36よりも端面が奥方に引き込んでいる。画素電極14の素材であるITOはAlと接すると電食を生じるため、このように保護膜36の切れ目でAl層39の端面を後退させることで電食を防いでいる。第1端子42のうち、第1接続部42a及び第1露出部42cの表面部分には、電気抵抗の小さい導電層37が形成されている。従って、本来的には導通性の無い金属酸化物半導体であっても、第1端子42はドレイン電極35と画素電極14とを電気的に接続する端子として機能する。第1端子42は、ドレイン電極35及び画素電極14のそれぞれと面接触によって接するので、接触面積を大きく取ることができ、良好かつ安定した電気特性を得ることができる。また、第1端子42は端子としての機能だけでなくエッチストッパーとしても機能する。例えば、保護膜36にコンタクトホールを形成する際にはフッ素系ガスを用いてエッチングが行われるが、フッ素系ガスに曝される部分については保護膜36だけでなくゲート絶縁膜32も除去されてしまう。それに対し、金属酸化物半導体は、フッ素系ガスのエッチング作用に対して耐性がある選択性が高いため、ほとんど除去されない。従って、第1コンタクト構造19では、コンタクトホールが形成される領域にIGZOからなる第1端子42を設けることにより、その下側のゲート絶縁膜32が削り取られるのを防いでいる。第1コンタクト構造19の近傍にはゲート線12が配置されているため、ゲート絶縁膜32が削り取られてゲート線12が露出してしまうと、画素電極14を設けたときにゲート線12と画素電極14とが短絡するおそれがある。それに対し、第1コンタクト構造19ではIGZOによってフッ素系ガスがゲート絶縁膜32に作用するのを防ぐことができるので、そのような不具合を無くすことができる。第1端子42は、半導体33の形成の際に同時に形成することができるので、生産性に優れる点でも有利である。<第2コンタクト構造>図6に、補助容量線15とコモン線16との接続部分における第2コンタクト構造20を示す。この第2コンタクト構造20もまた、TFT17の半導体33に用いられる金属酸化物半導体を活用することにより、ゲート絶縁膜32の下に形成された補助容量線15と、その上に形成されたコモン線16とで良好な電気特性が得られるように工夫されている。第2コンタクト構造20は、補助容量線15補助ゲート電極やゲート絶縁膜32、第2端子51、コモン線16第3電極、保護膜36、接続電極52などで構成され、ベース基板10の上に設けられている。補助容量線15は、ゲート線12と同じ素材からなり、ゲート線12と同時にパターニングによってベース基板10の上に形成されている。補助容量線15の上にはゲート絶縁膜32が設けられていて、補助容量線15はゲート絶縁膜32によって被覆されている。第2端子51は、半導体33や第1端子42と同じ金属酸化物半導体であるIGZOからなり、これらと同時にゲート絶縁膜32の上に形成される。第2コンタクト構造20では、第2端子51はゲート絶縁膜32を介して補助容量線15の端部の上方に配置されている。コモン線16は、第2端子51を利用して接続電極52と接続され、更にこの接続電極52を介して補助容量線15と接続されている。コモン線16は、ソース線11等と同じ素材からなりAl/Ti、ソース線11等と同時にパターニングによって形成されている。第2端子51の上面にコモン線16が接している。本実施形態の場合もコモン線16のTi層38はAl層39よりも先端が突出している。コモン線16の上側には保護膜36が設けられていて、Al層39と第2端子51の一部は保護膜36によって被覆されている。そして、コンタクトホールの形成により、第2端子51及びTi層38の各先端部分は保護膜36から露出している。従って、第2端子51には、上面がコモン線16に接し、保護膜36で被覆された部分と、上面が露出するかTi層38によって被覆され、保護膜36から露出した部分とが存在する。便宜上、これらを順に第3接続部51a、第2露出部51bと称する。第2端子51においても、その上面部分、具体的には、第3接続部51a及び第2露出部51bの上面部分に導電層37が形成されている。第2露出部51bの近傍には、コンタクトホールの形成により、補助容量線15の上面がゲート絶縁膜32から露出する部分が形成されている電極露出部53。第2端子51の第2露出部51b及び電極露出部53のそれぞれの上面に接するように接続電極52が設けられている。接続電極52は、画素電極14と同じITOからなり、画素電極14と同時にパターニングによって形成される。接続電極52とコモン線16のAl層39との間で電食が生じるのを防ぐため、コモン線16のうち、上層のAl層39は保護膜36よりも端面が奥方に引き込んでいる。第2端子51の上面部分にも導通性を有し、電気が流れる導電層37が形成されている。従って、第2端子51はコモン線16と接続電極52とを電気的に接続する端子として機能する。第2端子51は、コモン線16や接続電極52と面接触によって接するので、接触面積を大きく取ることができ、良好かつ安定した電気特性を得ることができる。また、第2端子51も端子としての機能だけでなくエッチストッパーとしても機能する。すなわち、第2コンタクト構造20でも、コンタクトホールが形成される領域の一部分にIGZOからなる第2端子51が設けられているので、その下側のゲート絶縁膜32が削り取られるのを防ぐことができる。一方、コンタクトホールが形成される領域の残りの部分の下方には、補助容量線15が位置するように設定されている。その部分のゲート絶縁膜32はフッ素系ガスによってエッチングされるので、補助容量線15の上面が露出する。従って、フッ素系ガスを用いて第2端子51の一部と補助容量線15の一部とを含む領域にコンタクトホールを形成することにより、第2端子51と補助容量線15のそれぞの上面を同時に露出させることができるので、接続電極52の接続を工数を増やさずに行うことができる。<TFT基板の製造方法>次に、図7のフローチャートを参照しながら、TFT基板3の製造方法について説明する。TFT17や第1コンタクト構造19、第2コンタクト構造20は、このTFT基板3における一連の製造工程を通じて同時に製造される。これらフローチャートに示すように、本実施形態のTFT基板3の製造方法は、ゲート電極31等を形成するゲート線等形成工程ステップS1やゲート絶縁膜32を形成するゲート絶縁膜形成工程ステップS2、半導体33等を形成する半導体等形成工程ステップS3、ソース電極34等を形成するソース線等形成工程ステップS4、チャネル部33cの導電層37を除去する導電層除去工程ステップS5、保護膜36を形成する保護膜形成工程ステップS6、コンタクトホールを形成するコンタクトホール形成工程ステップS7、ソース電極34等のうち、Al層39を後退させるAl層除去工程ステップS8、画素電極14等を形成する画素電極等形成工程ステップS9などで構成されている。そして、半導体等形成工程には、図8に示すように、半導体膜をパターニングする半導体パターニング工程ステップS31と、導電層37を形成する導電層形成工程ステップS32とが含まれている。これら一連の工程のうち、TFT17は、ステップS1~ステップS6の工程により製造することができる。そして、第1コンタクト構造19及び第2コンタクト構造20は、ステップS1~ステップS9の工程により製造することができる。これら一連の工程に対応したTFT17の形成過程を図9に示す。同様に、第1コンタクト構造19は図10に、第2コンタクト構造20は図11にそれぞれ示す。ゲート線等形成工程本工程では、ベース基板10の上に、導電性素材を成膜してパターニングすることにより、ゲート線12、ゲート電極31及び補助容量線15を形成する。例えば、スパッタリング法により、ベース基板10の上面全体に導電性の金属膜を所定厚で成膜する。次に、フォトレジスト法を用いてパターニングする。具体的には、スピンコーティング法により、その金属膜の全体に感光性樹脂膜フォトレジストを塗布する。その後、フォトマスクを用いてそのフォトレジストをパターニングすることにより、所定のレジストパターンを形成する。そして、そのレジストパターンから露出する金属膜の部分をウエットエッチングによって除去する。続いて、不要になったレジストパターンを剥離する。そうすることにより、図12に示す所定パターンドットで示すのゲート線12やゲート電極31、補助容量線15をベース基板10の上に形成することができる。なお、本実施形態ではこれら処理を繰り返し行うことにより、ゲート線12等を3層構造の積層体にしている。本工程の後には、TFT17や第2コンタクト構造20は、それぞれの対応図においてaに示す状態となる。ゲート絶縁膜形成工程本工程では、所定の絶縁性素材を成膜することにより、ゲート線12、ゲート電極31及び補助容量線15を被覆するようにゲート絶縁膜32を形成する。例えば、原料ガスにSiH4-N2OやTEOSTetraethoxysilane:テトラエトキシシランを用いたプラズマCVDChemicalVaporDeposition法により、ゲート電極31等が形成されたベース基板10の上面全体に、酸化シリコン膜を成膜してゲート絶縁膜32を形成する。本工程の後には、TFT17や第2コンタクト構造20は、それぞれの対応図においてbに示す状態となる。半導体等形成工程本工程では、半導体パターニング工程と導電層形成工程とが行われる。図8のaやbに示すように、導電層形成工程は半導体パターニング工程の前に行ってもよいし、半導体パターニング工程の後に行ってもよい。ここでは、半導体パターニング工程の後に行う場合について説明する。半導体パターニング工程本工程では、ゲート線等形成工程と同様の処理により、半導体33や第1端子42、第2端子51を形成する。具体的には、スパッタリング法により、ゲート絶縁膜32を形成したベース基板10の上面全体にIGZOからなる金属酸化物半導体膜IGZO膜を所定厚で成膜する。スパッタリング法に限らず塗布法を用いてもよい。次に、スピンコーティング法により、そのIGZO膜の全体にフォトレジストを塗布する。その後、フォトマスクを用いてそのフォトレジストをパターニングすることにより、所定のレジストパターンを形成する。そして、そのレジストパターンから露出するIGZO膜の部分をシュウ酸等を用いたウエットエッチングによって除去する。続いて、不要になったレジストパターンを剥離することにより、図13に示す所定パターンドットで示すの半導体33等を形成する。本工程の後には、TFT17や第2コンタクト構造20は、それぞれの対応図においてcに示す状態となる。導電層形成工程本工程では、形成した半導体33等の上面をフッ素、水素、ホウ素の少なくともいずれか1つの元素を含むプラズマに曝すことにより、半導体33等の表面部分に導電層37を形成する。例えば、CVD法やドーピング法などを用い、半導体33等が形成されたベース基板10の上面をプラズマ雰囲気下に所定時間曝せばよい。そうすることで、露出する半導体33等の表面部分が改質され、導電層37が形成される。本工程のプラズマが含む元素には、特にフッ素又はホウ素の少なくともいずれか1つを用いるのが好ましい。導電層37の形成後には、通常、アニール処理や洗浄処理が行われるが、フッ素やホウ素であれば、導電層37の形成後にアニール処理や洗浄処理を施しても抵抗値が大きく変化せず、安定した導電層37を形成することができるからである。図14に、IGZOに対してフッ素やホウ素、水素それぞれを含むプラズマ処理を施した後に、アニール処理350°C、1時間や洗浄処理を施した場合における抵抗値の変化を示す。同図において、丸印がアニール処理等を行う前の抵抗値であり、四角印がアニール処理等を行った後の抵抗値である。横軸のIGZOはプラズマ未処理の比較対照であり、ホウ素やフッ素、水素はそれぞれの元素でプラズマ処理を施した試験結果を示している。同図に示すように、ホウ素やフッ素、水素を含むプラズマ処理を施すことにより、IGZOは抵抗値が低下する。その後、アニール処理等を施した場合、ホウ素やフッ素では、抵抗値は大きく変化せず安定しているが、水素の場合、抵抗値が大きく変化して高抵抗となる抵抗値の回復が認められる。従って、導電層37の形成にホウ素やフッ素を用いることで、安定した導電層37を形成することができるため、電気特性に優れた高品質なTFT17やコンタクト構造等を得ることができる。本工程の後には、TFT17は対応図においてdに示す状態となり、第1コンタクト構造19は対応図においてaに示す状態となり、第2コンタクト構造20は対応図においてdに示す状態となる。ソース線等形成工程本工程では、所定の導電性素材を成膜してパターニングすることにより、ソース線11、ソース電極34、ドレイン電極35及びコモン線16を形成する。具体的には、例えば、スパッタリング法により、半導体33等が形成されたベース基板10の上面全体に導電性の金属膜を所定厚で成膜する。本実施形態では、まず、Tiを用いて下層のTi層38を形成する例えば、30nm厚。そして、そのTi層38の上に積層するように、Alを用いて上層のAl層39を形成する例えば、200nm厚。本工程の後には、TFT17は対応図においてeに示す状態となり、第1コンタクト構造19は対応図においてbに示す状態となり、第2コンタクト構造20は対応図においてeに示す状態となる。次に、フォトレジスト法を用いてTi層38はそのままにしてAl層39をパターニングするAl層パターニング工程。具体的には、スピンコーティング法により、その金属膜の全体にフォトレジストを塗布する。その後、フォトマスクを用いてそのフォトレジストをパターニングすることにより、所定のレジストパターンを形成する。そして、例えば、酢酸やリン酸、硝酸の混合液等を用いて、そのレジストパターンから露出するAl層39の部分をウエットエッチングによって除去する。このとき、IGZOが露出していると、IGZOもエッチングされてしまうが、Ti層38によって被覆されているのでIGZOは保護される。本工程の後には、TFT17は対応図においてfに示す状態となり、第1コンタクト構造19は対応においてcに示す状態となり、第2コンタクト構造20は対応図においてfに示す状態となる。続いて、塩素ガス又はフッ素ガスを用いてTi層38をドライエッチングにより、パターニングするTi層パターニング工程。そして、不要になったレジストパターンを剥離する。本工程の後には、図15に示す所定パターンドットで示すのソース線11、ソース電極34、ドレイン電極35及びコモン線16等が形成される。そして、TFT17は対応図においてgに示す状態となり、第1コンタクト構造19は対応図においてdに示す状態となり、第2コンタクト構造20は対応図においてgに示す状態となる。導電層除去工程本工程では、フォトレジスト法を用いてドライエッチングすることにより、半導体33からチャネル部33cの導電層37を除去する処理が行われる。具体的には、スピンコーティング法によりフォトレジストを塗布した後、フォトマスクを用いてそのフォトレジストをパターニングすることにより、所定のレジストパターンを形成する。そして、そのレジストパターンから露出するチャネル部33cの部分を塩素ガスを用いたドライエッチングにより除去する。Ti層パターニング工程で塩素ガスを用いた場合には、同工程で連続して導電層37を除去することができる。従って、その場合には、本工程を省略してもよい。本工程の後には、TFT17は導電層37の一部が除去されて除去部40が形成され、対応図においてhに示す状態となり、第1コンタクト構造19は導電層37の一部が除去されて段部44が形成され、対応図においてeに示す状態となる。保護膜形成工程本工程では、所定の絶縁性素材を成膜することにより、ソース線11、ソース電極34、ドレイン電極35及びコモン線16を被覆するように保護膜36を形成する。具体的には、ゲート絶縁膜32と同様に、原料ガスにSiH4-N2OやTEOSを用いたプラズマCVD法により、ベース基板10の上面全体に酸化シリコン膜を成膜して保護膜36を形成する。本工程の後には、TFT17は対応図においてiに示す状態となり、第1コンタクト構造19は対応図においてfに示す状態となり、第2コンタクト構造20は対応図においてhに示す状態となる。コンタクトホール形成工程本工程では、例えば、CF4やSF6等のフッ素を含むガスフッ素系ガスを用いて保護膜36をエッチングすることにより、第1露出部42c、第2露出部51b及び電極露出部53のそれぞれの上面を露出させる。具体的には、スピンコーティング法によりフォトレジストを塗布した後、フォトマスクを用いてそのフォトレジストをパターニングすることにより、所定のレジストパターンを形成する。そして、そのレジストパターンから露出する第1露出部42c及び第2露出部51bの部分をフッ素系ガスを用いたドライエッチングにより除去し、コンタクトホールを形成する。このとき、保護膜36やゲート絶縁膜32は選択性が低くエッチングされるが、Al層39や半導体33等はフッ素系ガスに対して耐性がある選択性が高いため、エッチングの作用をほとんど受けない。そして、第1コンタクト構造19では、レジストパターンから露出する部分に臨む第1端子42の段部の表面部分には、フッ素を含むガスに曝されることによって再度導電層37が形成される。従って、アスペクト比の異なるコンタクト構造を簡単に形成することができる。本工程の後には、第1コンタクト構造19は対応図においてgに示す状態となり、第2コンタクト構造20は対応図においてiに示す状態となる。Al層除去工程本工程では、コンタクトホールに臨むAl層39の端部が、保護膜36よりも奥方に引き込む後退するようにエッチングする。具体的には、例えば、TMAH水酸化テトラメチルアンモニウム溶液等のアルカリ溶液を用いてエッチングする。酸溶液を用いてもAl層39をエッチングできるが、その場合、IGZOもエッチングされるため好ましくない。本工程の後には、第1コンタクト構造19は対応図においてhに示す状態となり、第2コンタクト構造20は対応図においてjに示す状態となる。画素電極等形成工程本工程では、所定の導電性素材を成膜してパターニングすることにより、画素電極14及び接続電極52を形成する。具体的には、スパッタリング法等により、Al層除去工程後のベース基板10の上面全体にITOを所定厚で成膜し、その後、フォトレジスト法を用いてパターニングすればよい。そうすることで、図3等に示す形態のTFT17や第1コンタクト構造19、第2コンタクト構造20を形成することができる。-第2実施形態-本実施形態では、第1実施形態と異なり、ソース電極34等にフッ素系ガスに耐性のある選択性の高いAlが用いられず、Ti等のフッ素ガスに耐性のない選択性の低い他の金属融点の高い金属のみが使用されている。以下の説明では、第1実施形態と異なる構成について詳細に説明することとし、第1実施形態と同様の構成については同一の符号を付してその説明は省略する。<TFT>図16に、本実施形態のTFT17を示す。同図に示すように、このTFT17のソース電極34やドレイン電極35には、素材にTiのみが用いられ、Ti層38のみが形成されている。Tiに代えて、例えば、WタングステンやMoモリブデン、Taタンタル等、他の金属を用いてもよい。<第1コンタクト構造>図17に、本実施形態の第1コンタクト構造19を示す。同図に示すように、この第1コンタクト構造19の第1端子42では、コンタクトホールに臨むドレイン電極35Ti層38及び保護膜36の端面が面一状になっており、コンタクトホールの形成によって保護膜36から露出する部分にTi層38は形成されていない。すなわち、第1接続部42aは保護膜36によって被覆され、保護膜36から露出する部分のほとんどが第1露出部42cとなっており、そこに画素電極14が接している。また、奥方に引き込んだAl層39が無いため、画素電極14は、コンタクトホールの部分で分断されることなく、連なって一体に形成されている。<第2コンタクト構造>図18に、本実施形態の第2コンタクト構造20を示す。同図に示すように、この第2コンタクト構造20の第2端子51の場合も、第1端子42と同様に、コンタクトホールに臨むドレイン電極35Ti層38及び保護膜36の端面が面一状になっており、コンタクトホールの形成によって保護膜36から露出する部分にTi層38は形成されていない。従って、第2露出部51bでは、第2端子51の上面が露出し、そこに接続電極52が接している。また、第1コンタクト構造19と同様に、接続電極52はコンタクトホールの部分で分断されることなく、連なって一体に形成されている。<TFT基板の製造方法>次に、本実施形態におけるTFT基板の製造方法について説明する。図7に示すように、本実施形態のTFT基板の製造方法の場合も第1実施形態と同様に、ゲート線等形成工程ステップS1やゲート絶縁膜形成工程ステップS2、半導体等形成工程ステップS3、導電層除去工程ステップS5、保護膜形成工程ステップS6、コンタクトホール形成工程ステップS7、画素電極等形成工程ステップS9などで構成されていて、半導体等形成工程には、半導体パターニング工程ステップS31と、導電層形成工程ステップS32とが含まれている。ただし、本実施形態の製造方法の場合、同図の工程のうち、ソース線等形成工程ステップS4で形成されるのはTi層38のみであり、Al層39が無いため、Al層39除去工程ステップS8は含まれない。これら一連の工程のうち、TFT17は、ステップS1~ステップS6の工程により製造することができ、第1コンタクト構造19及び第2コンタクト構造20は、ステップS1~ステップS9の工程により製造することができる。これら一連の工程に対応したTFT17の形成過程を図19に、第1コンタクト構造19は図20に、第2コンタクト構造20は図21にそれぞれ示す。ゲート線等形成工程等ゲート線等形成工程やゲート絶縁膜形成工程、半導体等形成工程におけるTFT17等の状態は、第1実施形態と同様である。具体的には、ゲート線等形成工程後には、TFT17や第2コンタクト構造20は各対応図においてaに示す状態となる。また、ゲート絶縁膜形成工程後には、TFT17や第2コンタクト構造20は各対応図においてbに示す状態となり、半導体パターニング工程後には、TFT17や第2コンタクト構造20は各対応図においてcに示す状態となる。そして、導電層形成工程後には、TFT17は対応図においてdに示す状態となり、第1コンタクト構造19は対応図においてaに示す状態となり、第2コンタクト構造20は対応図においてdに示す状態となる。ソース線等形成工程本工程では、Ti層38のみからなるソース線11等を形成する。Al層39を形成する必要がなくなるため、工程の削減ができる利点がある。具体的には、例えば、スパッタリング法により、半導体33等が形成されたベース基板10の上面全体にTi膜を所定厚で成膜する。本工程の後には、TFT17は対応図においてeに示す状態となり、第1コンタクト構造19は対応図においてbに示す状態となり、第2コンタクト構造20は対応図においてeに示す状態となる。次に、塩素ガス又はフッ素ガスを用いてTi膜をドライエッチングにより、パターニングするTi層パターニング工程。そして、不要になったレジストパターンを剥離する。本工程の後には、TFT17は対応図においてfに示す状態となり、第1コンタクト構造19は対応図においてcに示す状態となり、第2コンタクト構造20は対応図においてfに示す状態となる。導電層除去工程第1実施形態と同様に、本工程では、フォトレジスト法を用いてドライエッチングすることにより、半導体33からチャネル部33cの導電層37を除去する処理が行われる。本工程の後には、TFT17は対応図においてgに示す状態となり、第1コンタクト構造19は対応図においてdに示す状態となる。保護膜形成工程本工程も第1実施形態と同様の処理が行われる。本工程の後には、TFT17は対応図においてhに示す状態となり、第1コンタクト構造19は対応図においてeに示す状態となり、第2コンタクト構造20は対応図においてgに示す状態となる。コンタクトホール形成工程本工程では、フッ素を含むガスを用いて保護膜36をエッチングすることにより、コンタクトホールを形成し、第1露出部42c、第2露出部51b及び電極露出部53のそれぞれの上面を露出させる。このとき、第1端子42や第2端子51は、第1実施形態と比べて、エッチストッパーとしてよりいっそう機能する。すなわち、本実施形態の場合、TiはAlと異なりフッ素系ガスによって強いエッチング作用を受ける。従って、コンタクトホールが形成される部分に臨むドレイン電極35やコモン線16は消失するため、ドレイン電極35等のみではその後に形成される画素電極14や接続電極52と接続が困難になるし、短絡を招くおそれもある。それに対し、IGZOはフッ素系ガスに対して耐性があるため、コンタクトホールが形成される部分に第1端子42等を臨ませることで、第1端子42等によりエッチング作用を抑制することができるエッチストッパー。しかも、フッ素系ガスによる作用により、第1端子42等の上面部分は還元されるため、新たな導電層37の形成や導電層37の強化ができる。従って、導通性が向上し、その後に形成される画素電極14等とドレイン電極35等との間で良好な電気特性を得ることができる。更に、コンタクトホールが形成される部分に補助容量線15を位置させることで、同時に補助容量線15の上面も露出させることができるため、工程の簡略化が可能になる。本工程の後には、第1コンタクト構造19は対応図においてfに示す状態となり、第2コンタクト構造20は対応図においてhに示す状態となる。画素電極等形成工程本工程も第1実施形態と同様の処理が行われる。本工程の後には、TFT17や第1コンタクト構造19、第2コンタクト構造20は図16等に示す状態となる。"