"レイヤ2スイッチング処理部と、前記レイヤ2スイッチング処理部に、ひとつの代表ラインカードを含む複数のラインカードが接続され、前記代表ラインカードを除く各ラインカードは、FDB情報がエントリされたFDBテーブルと、受信したパケットのFDB情報が、自ラインカードの前記FDBテーブルにエントリされていない場合、前記FDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して前記代表ラインカードに送信するパケット処理手段と、前記代表ラインカードからのFDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して受信し、自ラインカードの前記FDBテーブルを更新する更新手段とを有し、前記代表ラインカードは、FDB情報がエントリされたFDBテーブルと、前記レイヤ2スイッチング処理部を介して前記ラインカードから学習通知を受信し、前記学習通知のFDB情報が自ラインカードの前記FDBテーブルにエントリされているかを判定し、前記FDB情報がエントリされていない場合には、自ラインカードのFDBテーブルを更新し、前記FDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して他のラインカードにマルチキャストで送信する学習手段とを有するスイッチシステム。前記代表ラインカードの学習手段は、前記学習通知の流量を制御する請求項1に記載のスイッチシステム。前記代表ラインカードの学習手段は、他のラインカードからの学習通知を蓄積するFDB用バッファを備え、前記FDB用バッファにより、処理できる学習通知の流量を制御する請求項2に記載のスイッチシステム。前記ラインカードのパケット処理手段は、受信したパケットのFDB情報が、自ラインカードの前記FDBテーブルにエントリされていない場合、前記受信したパケットをフラッディングパケットとして送信する請求項1から請求項3のいずれかに記載のスイッチシステム。レイヤ2スイッチング処理部と、前記レイヤ2スイッチング処理部に接続され、ひとつの代表ラインカードを含む複数のラインカードとから構成されるスイッチシステムにおける代表ラインカードであって、FDB情報がエントリされたFDBテーブルと、自ラインカードを除く他のラインカードからFDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して受信し、前記学習通知のFDB情報が自ラインカードの前記FDBテーブルにエントリされているかを判定し、前記FDB情報がエントリされていない場合には、自ラインカードのFDBテーブルを更新し、前記FDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して他のラインカードにマルチキャストで送信する学習手段を有する代表ラインカード。レイヤ2スイッチング処理部と、前記レイヤ2スイッチング処理部に接続され、ひとつの代表ラインカードを含む複数のラインカードとから構成されるスイッチシステムにおけるラインカードであって、FDB情報がエントリされたFDBテーブルと、受信したパケットのFDB情報が、自ラインカードの前記FDBテーブルにエントリされていない場合、前記代表ラインカードに前記FDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して送信するパケット処理手段と、前記代表ラインカードからのFDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して受信し、自ラインカードの前記FDBテーブルを更新する更新手段とを有するラインカード。レイヤ2スイッチング処理部と、前記レイヤ2スイッチング処理部に接続される複数のラインカードとから構成されるスイッチシステムにおけるラインカードのFDB情報の学習方法であって、前記複数のラインカードのうちひとつのラインカードを、代表ラインカードとし、前記代表ラインカードを除く各ラインカードは、受信したパケットのFDB情報が、自ラインカードのFDBテーブルにエントリされていない場合、前記レイヤ2スイッチング処理部を介して前記代表ラインカードに前記FDB情報を含む学習通知を送信し、前記代表ラインカードは、前記レイヤ2スイッチング処理部を介して前記ラインカードから学習通知を受信し、前記学習通知のFDB情報が自ラインカードのFDBテーブルにエントリされているかを判定し、前記FDB情報がエントリされていない場合には、自ラインカードのFDBテーブルを更新し、前記FDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して他のラインカードにマルチキャストで送信し、前記代表ラインカードを除く各ラインカードは、前記レイヤ2スイッチング処理部を介して前記代表ラインカードからのFDB情報を含む学習通知を受信し、自ラインカードの前記FDBテーブルを更新するFDB情報の学習方法。前記代表ラインカードは、他のラインカードからの学習通知を処理できる量に制御する請求項7に記載のFDB情報の学習方法。レイヤ2スイッチング処理部と、前記レイヤ2スイッチング処理部に接続される複数のラインカードとから構成されるスイッチシステムにおける代表ラインカードのプログラムであって、前記レイヤ2スイッチング処理部を介して自ラインカードを除く他のラインカードからFDB情報を含む学習通知を受信すると、前記学習通知のFDB情報が自ラインカードの前記FDBテーブルにエントリされているかを判定する処理と、前記FDB情報がエントリされていない場合には、自ラインカードのFDBテーブルを更新し、前記FDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して他のラインカードにマルチキャストで送信する処理とを代表ラインカードのCPUに実行させるプログラム。レイヤ2スイッチング処理部と、前記レイヤ2スイッチング処理部に接続され、ひとつの代表ラインカードを含む複数のラインカードとから構成されるスイッチシステムにおけるラインカードのプログラムであって、受信したパケットのFDB情報が、自ラインカードのFDBテーブルにエントリされていない場合、前記レイヤ2スイッチング処理部を介して前記代表ラインカードに前記FDB情報を含む学習通知を送信する処理と、前記レイヤ2スイッチング処理部を介して前記代表ラインカードからのFDB情報を含む学習通知を受信し、自ラインカードの前記FDBテーブルを更新する処理とをラインカードのCPUに実行させるプログラム。しかしながら、特許文献1の発明は、FDB情報を収集する第2のカードが各カードのFDB情報を記憶しておく、メモリが必要であり、また、レイヤ2スイッチング処理部を有しており、特別の機能を持たさなければならない。そこで、本発明の目的は、レイヤ2スイッチに複数のラインカードが搭載されており、各ラインカードがパケット処理を行う技術において、パケットを転送するために参照するFDBForwardingDatabaseテーブルを効率的に学習できるスイッチシステム、ラインカード、FDB情報の学習方法及びプログラムを提供することにある。上記課題を解決することにある。本発明は、レイヤ2スイッチング処理部と、前記レイヤ2スイッチング処理部に、ひとつの代表ラインカードを含む複数のラインカードが接続され、前記代表ラインカードを除く各ラインカードは、FDB情報がエントリされたFDBテーブルと、受信したパケットのFDB情報が、自ラインカードの前記FDBテーブルにエントリされていない場合、前記FDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して前記代表ラインカードに送信するパケット処理手段と、前記代表ラインカードからのFDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して受信し、自ラインカードの前記FDBテーブルを更新する更新手段とを有し、前記代表ラインカードは、FDB情報がエントリされたFDBテーブルと、前記レイヤ2スイッチング処理部を介して前記ラインカードから学習通知を受信し、前記学習通知のFDB情報が自ラインカードの前記FDBテーブルにエントリされているかを判定し、前記FDB情報がエントリされていない場合には、自ラインカードのFDBテーブルを更新し、前記FDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して他のラインカードにマルチキャストで送信する学習手段とを有するスイッチシステムである。本発明は、レイヤ2スイッチング処理部と、前記レイヤ2スイッチング処理部に接続され、ひとつの代表ラインカードを含む複数のラインカードとから構成されるスイッチシステムにおける代表ラインカードであって、FDB情報がエントリされたFDBテーブルと、自ラインカードを除く他のラインカードからFDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して受信し、前記学習通知のFDB情報が自ラインカードの前記FDBテーブルにエントリされているかを判定し、前記FDB情報がエントリされていない場合には、自ラインカードのFDBテーブルを更新し、前記FDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して他のラインカードにマルチキャストで送信する学習手段を有する代表ラインカードである。本発明は、レイヤ2スイッチング処理部と、前記レイヤ2スイッチング処理部に接続され、ひとつの代表ラインカードを含む複数のラインカードとから構成されるスイッチシステムにおけるラインカードであって、FDB情報がエントリされたFDBテーブルと、受信したパケットのFDB情報が、自ラインカードの前記FDBテーブルにエントリされていない場合、前記代表ラインカードに前記FDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して送信するパケット処理手段と、前記代表ラインカードからのFDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して受信し、自ラインカードの前記FDBテーブルを更新する更新手段とを有するラインカードである。本発明は、レイヤ2スイッチング処理部と、前記レイヤ2スイッチング処理部に接続される複数のラインカードとから構成されるスイッチシステムにおけるラインカードのFDB情報の学習方法であって、前記複数のラインカードのうちひとつのラインカードを、代表ラインカードとし、前記代表ラインカードを除く各ラインカードは、受信したパケットのFDB情報が、自ラインカードのFDBテーブルにエントリされていない場合、前記レイヤ2スイッチング処理部を介して前記代表ラインカードに前記FDB情報を含む学習通知を送信し、前記代表ラインカードは、前記レイヤ2スイッチング処理部を介して前記ラインカードから学習通知を受信し、前記学習通知のFDB情報が自ラインカードのFDBテーブルにエントリされているかを判定し、前記FDB情報がエントリされていない場合には、自ラインカードのFDBテーブルを更新し、前記FDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して他のラインカードにマルチキャストで送信し、前記代表ラインカードを除く各ラインカードは、前記レイヤ2スイッチング処理部を介して前記代表ラインカードからのFDB情報を含む学習通知を受信し、自ラインカードの前記FDBテーブルを更新するFDB情報の学習方法である。本発明は、レイヤ2スイッチング処理部と、前記レイヤ2スイッチング処理部に接続される複数のラインカードとから構成されるスイッチシステムにおける代表ラインカードのプログラムであって、前記レイヤ2スイッチング処理部を介して自ラインカードを除く他のラインカードからFDB情報を含む学習通知を受信すると、前記学習通知のFDB情報が自ラインカードの前記FDBテーブルにエントリされているかを判定する処理と、前記FDB情報がエントリされていない場合には、自ラインカードのFDBテーブルを更新し、前記FDB情報を含む学習通知を、前記レイヤ2スイッチング処理部を介して他のラインカードにマルチキャストで送信する処理とを代表ラインカードのCPUに実行させるプログラムである。本発明は、レイヤ2スイッチング処理部と、前記レイヤ2スイッチング処理部に接続され、ひとつの代表ラインカードを含む複数のラインカードとから構成されるスイッチシステムにおけるラインカードのプログラムであって、受信したパケットのFDB情報が、自ラインカードのFDBテーブルにエントリされていない場合、前記レイヤ2スイッチング処理部を介して前記代表ラインカードに前記FDB情報を含む学習通知を送信する処理と、前記レイヤ2スイッチング処理部を介して前記代表ラインカードからのFDB情報を含む学習通知を受信し、自ラインカードの前記FDBテーブルを更新する処理とをラインカードのCPUに実行させるプログラムである。本発明は、レイヤ2スイッチに複数のラインカードが搭載されており、各ラインカードがパケット処理を行う技術において、パケットを転送するために参照するFDBForwardingDatabaseテーブルを効率的に学習できる。本発明の第1の実施の形態を説明する。本発明は、レイヤ2スイッチに複数のラインカードが搭載されており、各ラインカードがパケット処理を行う装置において、パケットを転送するために参照するFDBForwardingDatabaseテーブルを効率的に学習できることを特徴としている。第1の実施の形態では複数あるラインカードのうち、いずれか一つを代表ラインカードと定義し、装置内部に送信する学習通知を代表ラインカードにあつめることで、適切に制御し、大量の学習パケットが来た場合や、CPUの負荷が高い場合でも適切に学習する。次に、第1の実施の形態の構成について説明する。図1は第1の実施の形態のブロック図である。図1に示す如く、第1の実施の形態は、複数のラインカード101,102,103,104と、レイヤ2スイッチであるスイッチング処理部105とから構成される。各ラインカードは、パケット処理部201,211,221,231と、FDBテーブル202,212,222,232と、CPU203,213,223,233と、FDB用バッファ204,214,224,234と、データ用バッファ205,215,225,235とを有する。第1の実施の形態は、概略以下のように動作する。尚、第1の実施の形態では、ラインカード101を代表ラインカードとして説明するが、他のラインカードが代表ラインカードであっても良い。また、代表ラインカードの決定方法についてはSlot番号の若番など任意で1つだけ決定する。ここで、ラインカード102が、新規パケットを受信したとする。この場合、ラインカード102のパケット処理部211はFDBテーブル212を参照して、該当するエントリがない場合は未学習パケットとして、学習通知を代表ラインカード101のFDB用バッファ204へスイッチング処理部105を経由して送信する。また、受信したパケットそのものは宛先の解決ができないため、通常のレイヤ2スイッチと同様にフラッディングパケットとして全ポートへコピー転送するため、データ用バッファ215へ送信する。代表ラインカード101のCPU203はFDBバッファ204から学習に必要なパケット学習通知を読み込み、FDBテーブル202を検索し同一のエントリが存在するか確認する。エントリ登録が存在しない場合は、エントリが存在しない場合は、FDBテーブル204への登録を実施する。そして、他のすべてのラインカード102,103,104のFDB用バッファ214,224,234に対して学習パケットをマルチキャストする。代表ラインカード101からの学習通知をうけとった各ラインカード102,103,104のCPU213,223,233は、それぞれが管理するFDBテーブル212,222,232へFDBテーブルの登録を行う。上述の如く、本実施の形態では、未学習のパケットは通常のレイヤ2スイッチの動作と同様にフラッディングされる。本実施の形態において学習通知の廃棄は、代表ラインカード101のFDB用バッファに蓄積できなくなった場合に行われるため、廃棄されても、装置全体で学習がされなくなるだけで、FDBテーブルの不一致を回避することができる。学習できなかったパケットは次回の受信時にまた学習通知が発行されるため、次回に学習することができる。更に、代表ラインカード101から学習パケットを、ラインカード102,103,104に対してマルチキャストする際、代表ラインカード101のFDB学習用バッファ204では流量制限を行い、CPU203が受信できる量に流量制限をすることで、CPUが処理できる適切な量の学習通知に制限する。流量制限は、シェーピングやポリシングのような技術で対応できる。そして、各ラインカード102,103,104のFDBテーブル212,222,232は、代表ラインカード101からの学習通知によってのみ学習するため、すべてのラインカードでCPUが処理するべき学習通知パケットの量を制御できるため、装置内部での学習通知の廃棄を抑制し、適切な量の通知を処理することができる。次に、上述した構成の具体的な動作を説明する。まず、代表カード101ではないラインカード102,103,104の動作を説明する。尚、各ラインカード102,103,104の動作は同様なものなので、ラインカード102を例にして説明する。図2は、ラインカード102のパケット処理部211の動作を説明したフローチャートである。図3はFDBテーブル212の構成の一例を示した図である。図2においてパケット処理部211は、受信したパケットの受信ポート番号、受信スロット番号、VLANID、及び送信元MACアドレスを検索キーとしてFDBテーブルの検索を実施するStep302。FDBテーブル212の各エントリは、図3に示すようにポート番号、スロット番号、VLANID、及びMACアドレスで構成されている。検索キーのうちMACアドレスとVLANIDが一致しているエントリがある場合Step303、その他の検索キー受信スロット番号、受信ポート番号についても一致しているかを確認しStep304、一致している場合は学習済みパケットと判断し、送信処理にうつる。一方、MACアドレスとVLANIDとが一致するエントリが存在しない、あるいは存在しても他の検索キーが一致しない場合は、新規学習パケットとして学習通知を代表ラインカード101のFDB用バッファ204あてに送信するStep306。図4に学習通知に含まれる情報を示す。学習通知には受信Slot番号、受信Port番号、送信元MACアドレス、受信VLANIDが含まれる。送信処理においては、受信パケットの送信先MACアドレスをキーにしてFDBテーブルを検索するStep305。FDBテーブル212に該当するエントリが存在する場合、FDBテーブル212に記載されている、ポート、スロット、VLANID向けにデータ用バッファに送信するStep308。エントリが存在しない場合は、未学習パケットとして、フラッディングパケットとしてデータ用バッファに送信するStep309。次に、代表ラインカード101の動作を説明する。図5は代表ラインカードの動作を説明したフローチャートである。学習通知をFDB用バッファ204で受信するとStep401、CPU203がFDB用バッファ204から学習通知を読み出すStep402。読み出した学習通知の情報からMACアドレスとVLANIDが一致するエントリがあるか、FDBテーブル202を検索するStep404。CPU203は、該当するエントリがない場合、FDBテーブル202にエントリを追加し、受信したものと同じ学習通知を他のラインカードに対してマルチキャストで送信するStep408。一方、該当するエントリがある場合、学習通知のMACアドレスとVLANID以外の情報が一致するか確認する。エントリが一致する場合は、すでに学習済みとして何もせずに終了するStep406。エントリが一致しない場合は、ポートムーブが発生したと判断し、FDBテーブル202の該当するエントリを学習通知の情報に更新し、受信したものと同じ学習通知を他のラインカードに対してマルチキャストで送信するStep407。続いて、代表ラインカード101から学習通知を受け取ったラインカード102の動作を説明する。図6は代表ラインカードから学習通知を受け取ったラインカード102の動作を説明したフローチャートである。学習通知をFDB用バッファ214で受信するとStep801、CPU213がFDB用バッファ214から学習通知を読み出すStep802。読み出した学習通知の情報からMACアドレスとVLANIDが一致するエントリがあるか、FDBテーブル212を検索するStep804。CPU213は、該当するエントリがない場合、FDBテーブル212にエントリを追加して終了するStep808。一方、該当するエントリがある場合、学習通知のMACアドレスとVLANID以外の情報が一致するか確認する。エントリが一致する場合は、すでに学習済みとして何もせずに終了するStep806。エントリが一致しない場合は、ポートムーブが発生したと判断し、FDBテーブル212の該当するエントリを学習通知の情報に更新して終了するStep807。このように、動作としては代表ラインカードの場合と同様の処理を行うが、代表ラインカード以外のラインカードは学習通知を送信せずに終了する。尚、上述した説明からも明らかなように、各部をハードウェアで構成することも可能であるが、コンピュータプログラムにより実現することも可能である。この場合、プログラムメモリに格納されているプログラムで動作するプロセッサによって、上述した各実施の形態と同様の機能、動作を実現させる。また、上述した実施の形態の一部の機能のみをコンピュータプログラムにより実現することも可能である。以上好ましい実施の形態をあげて本発明を説明したが、本発明は必ずしも上記実施の形態に限定されるものではなく、その技術的思想の範囲内において様々に変形し実施することが出来る。"