ソース電極層と前記ソース電極層に接した酸化物半導体層と、前記酸化物半導体層に接したドレイン電極層と、一部が前記ソース電極層、前記ドレイン電極層および前記酸化物半導体層と重畳したゲート電極層と、前記ゲート電極層の全ての面に接するゲート絶縁層と、を有し、前記ゲート電極層の下面側の前記ゲート絶縁層は、前記ソース電極層と接し、前記ゲート電極層の上面側の前記ゲート絶縁層は、前記酸化物半導体層と接することを特徴とする半導体装置。ソース電極層と前記ソース電極層に接した酸化物半導体層と、前記酸化物半導体層に接したドレイン電極層と、一部が前記ソース電極層、前記ドレイン電極層および前記酸化物半導体層と重畳したゲート電極層と、前記ゲート電極層の全ての面に接するゲート絶縁層と、を有し、前記ゲート電極層の上面側および下面側の前記ゲート絶縁層は、前記酸化物半導体層と接することを特徴とする半導体装置。請求項1および請求項2において、前記ゲート電極層および前記ゲート絶縁層は、前記酸化物半導体層を介して対向した一組のゲート電極層およびゲート絶縁層であることを特徴とする半導体装置。請求項3において、前記酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層の間に、前記酸化物半導体層に覆われた導電層が設けられることを特徴とする半導体装置。請求項1および請求項2において、前記ゲート電極層および前記ゲート絶縁層は、前記酸化物半導体層を介して対向した一組のゲート電極層およびゲート絶縁層であり、前記対向した一組のゲート電極層およびゲート絶縁層は、複数組設けられていることを特徴とする半導体装置。請求項5において、複数組設けられた前記対向した一組のゲート電極層およびゲート絶縁層の間に、前記酸化物半導体層に覆われた導電層がそれぞれ設けられることを特徴とする半導体装置。請求項1および請求項2において、前記ゲート電極層および前記ゲート絶縁層は、前記酸化物半導体層を囲うように環状に設けられることを特徴とする半導体装置。請求項7において、前記酸化物半導体層を囲うように環状に設けられた前記ゲート電極層および前記ゲート絶縁層の内側に、前記酸化物半導体層に覆われた導電層が設けられることを特徴とする半導体装置。ボトムゲート構造のトランジスタは、ドレイン電流がソースおよびドレイン間を横方向に流れることから横型トランジスタといえる。該横型トランジスタは、大きなドレイン電流を流すために、該横型トランジスタのサイズを大きくする必要がある。それゆえ、該横型トランジスタは、パワーデバイスのような大電力用途向けの半導体装置に適しているといえない。大電力用途向けの半導体装置として、チャネル領域となる半導体層と、ソース電極層と、ドレイン電極層とが重畳し、ドレイン電流の方向が、該半導体層の膜厚方向となる縦型トランジスタが好適であるとされている。なぜなら、同等のドレイン電流を流すトランジスタを形成する場合、縦型トランジスタは、横型トランジスタに比べて小さいサイズ小さい面積で形成することができるからである。縦型トランジスタの構造は様々あるが、縦型トランジスタのゲート電極層が該半導体層の側面に形成されている場合、大きなドレイン電流を得るために、縦型トランジスタのドレイン電極層およびソース電極層の幅を広くチャネル領域の幅を広くすることで、半導体層の側面に形成されたゲート電極層から該半導体層に与えられる電界が不充分となる可能性がある。さらに、大電力用途向けの半導体装置は大きなドレイン電流を流すことが可能な構造とする他に、高耐圧、高変換効率または高速スイッチングなどの特性を有する構造とする必要がある。そこで、上記を鑑み、本発明の一態様では、特性の良好な大電力用途向けの半導体装置を提供することを課題の一とする。本発明の一態様としては、縦型トランジスタのゲート電極層の一部を、ソース電極層、ドレイン電極層およびチャネル領域となる半導体層の一部と重畳する構造にすることである。該構造とすることで、ゲート電極層はチャネル領域となる半導体層に充分な電界を与えることができる。また、大電力用途の半導体装置に必要な上記特性を向上させる半導体材料として、酸化物半導体を用いることが好ましい。酸化物半導体はシリコン半導体と比較して2倍以上大きなバンドギャップを有するため、半導体装置の耐圧向上、電力損失の低減などに有利である。また、本発明の一態様は、ソース電極層と、ソース電極層に接した酸化物半導体層と、酸化物半導体層に接したドレイン電極層と、一部がソース電極層、ドレイン電極層および酸化物半導体層と重畳したゲート電極層と、ゲート電極層の全ての面に接したゲート絶縁層と、を有し、ゲート電極層の下面側のゲート絶縁層は、ソース電極層と接し、ゲート電極層の上面側のゲート絶縁層は、酸化物半導体層と接する半導体装置である。また、本発明の別の一態様は、ソース電極層と、ソース電極層に接した酸化物半導体層と、酸化物半導体層に接したドレイン電極層と、一部がソース電極層、ドレイン電極層および酸化物半導体層と重畳したゲート電極層と、ゲート電極層との全ての面に接したゲート絶縁層と、を有し、ゲート電極層の上面側および下面側のゲート絶縁層は、酸化物半導体層と接することを特徴とする半導体装置である。上記半導体装置において、設けるゲート電極層およびゲート絶縁層の数は特に限定されず、酸化物半導体層に与える電界を強くするために、設けるゲート電極層およびゲート絶縁層の数をそれぞれ二とし、酸化物半導体を介して対向する一組のゲート電極層およびゲート絶縁層であってもよい。さらに、該対向する一組のゲート電極層およびゲート絶縁層は、複数組設けられてもよい。また、ゲート電極層およびゲート絶縁層は酸化物半導体層を囲うように環状であってもよい。上記半導体装置において、酸化物半導体層を厚く形成すると、平坦性が崩れることや、酸化物半導体層が剥離する可能性があるため、酸化物半導体層内に導電層を設けることが好ましい。上記の半導体装置は、大きなドレイン電流を流すことができ、ドレイン耐圧特性の良好な半導体装置である。従って、本発明の一態様は、特性の良好な大電力用途向けの半導体装置を提供することができる。また、本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、本明細書において、オン電流とは、薄膜トランジスタがオン状態のときに、ソースとドレインの間に流れる電流をいう。例えば、n型の薄膜トランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも大きいときに、ソースとドレインとの間に流れる電流が、オン電流である。また、オフ電流とは、薄膜トランジスタがオフ状態のときに、ソースとドレインの間に流れる電流をいう。例えば、n型の薄膜トランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも小さいときに、ソースとドレインとの間に流れる電流が、オフ電流である。なお、ゲート電圧とは、ソースを基準としたゲートとソースの電位差をいう。ソースやドレインの機能は、回路動作における電流方向が変化する場合などで入れ替わることがある。このため、本明細書においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。実施の形態1本実施の形態ではトランジスタ100の構造について、図1を用いて説明する。図1Aはトランジスタ100の上面図であり、図1Bは図1Aの一点鎖線A-Bの断面図に相当する。図1Bに示すように、基板101上にソース電極層103が設けられ、ソース電極層103上にゲート絶縁層110、およびゲート電極層107が設けられている。ゲート絶縁層110はゲート電極層107の上面および下面を覆い、ソース電極層103と接している。そして、酸化物半導体層111の下面は、ゲート絶縁層110の一部およびソース電極層103の一部と接している。そして、酸化物半導体層111上にドレイン電極層113が設けられており、トランジスタ100の最表層には、保護絶縁層115が設けられている。トランジスタ100は、ゲート電極層107の一部がソース電極層103およびドレイン電極層113と重畳し、且つゲート絶縁層110を介して酸化物半導体層111に覆われた構造である。トランジスタ100の酸化物半導体層111は、高純度化された酸化物半導体層であり、欠陥準位が低減されている酸化物半導体層である。トランジスタ100は、ゲート電極層107の一部が酸化物半導体層111に覆われているため、酸化物半導体層111に充分な電界を与えることが可能となるため、酸化物半導体層111の広範囲にチャネル領域が形成される。従って、トランジスタ100は大きなドレイン電流を流すことができる。さらに、トランジスタ100は、大電力用途用の半導体装置として必要とされるドレイン耐圧特性を、酸化物半導体層111を厚くすることで実現することができる。また、酸化物半導体層111の広範囲に充分な電界を与えるためには、ゲート電極層107およびゲート絶縁層110を櫛歯状にすることが好ましい。基板101は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していれば、特に限定されない。基板101としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730°C以上のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、B2O3よりBaOを多く含むガラス基板を用いることが好ましい。また、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。ソース電極層103は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、AgPdCu合金、Al-Nd合金、Al-Ni合金などを用いてもよい。また、ソース電極層103は、単層構造、または二層以上の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。さらに、ソース電極層103として、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、ソース電極層103は、該透光性を有する導電性材料と上記金属元素の積層構造とすることもできる。なお、ソース電極層103の厚さは、基板101との密着性およびソース電極層103の抵抗率などを考慮して適宜決めることができ、例えば、50nm以上500nm以下とすればよい。ゲート絶縁層110は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化タンタル膜、または酸化ガリウム膜で形成することができる。ゲート絶縁層110は、酸化物半導体層111と接する部分において酸素を含むことが好ましく、特に好ましくは酸化シリコン膜により形成する。また、酸化ハフニウム、酸化イットリウム、ハフニウムシリケートHfSixOyx>0、y>0、窒素が添加されたハフニウムシリケートHfSixOyx>0、y>0、窒素が添加されたハフニウムアルミネートHfAlxOyx>0、y>0、などのhigh-k材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層110は、単層構造としても良いし、積層構造としても良い。また、ゲート絶縁層110の厚さを厚くすることで、ゲートリーク電流を低減することができる。なお、ゲート絶縁層の膜厚は、50nm以上500nm以下とするとよい。ゲート絶縁層110上に覆われるように形成されるゲート電極層107は、ソース電極層103と同様のものを用いて形成することができる。ゲート絶縁層110を介してゲート電極層107一部を覆い、且つソース電極層103の一部と接する酸化物半導体層111は、四元系金属酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体や、In-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などの酸化物半導体膜を用いて形成することができる。中でも、In-Ga-Zn-O系酸化物半導体は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、電界効果移動度も高いため、本発明の一態様であるトランジスタに用いる半導体材料として好適である。例えば、In-Ga-Zn-O系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物半導体、という意味であり、その組成比は問わない。また、酸化物半導体層は、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Zn、Ga、Al、MnおよびCoから選ばれた一つ、または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。また、ドレイン耐圧は酸化物半導体層の厚さに依存するため、ドレイン耐圧を高くするためには、酸化物半導体層の厚さは厚い方が好ましく、所望のドレイン耐圧に見合う厚さにすればよい。例えば、酸化物半導体層111の厚さは、30nm以上1μm以下とすることでスループットを高くすることができる。酸化物半導体層は金属酸化物ターゲットを用いたスパッタリングなどにより形成することができる。金属酸化物ターゲット中の金属酸化物の相対密度充填率とも言うは80以上、好ましくは95以上、さらに好ましくは99.9以上である。相対密度の高い金属酸化物ターゲットを用いることにより、緻密な構造の酸化物半導体層を形成することが可能である。ここで、酸化物半導体層111は、水素などの不純物が十分に除去されることにより、または、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体的には、例えば、酸化物半導体層111の水素濃度は5×1019atoms/cm3以下、望ましくは5×1018atoms/cm3以下、より望ましくは5×1017atoms/cm3以下とする。なお、上述の酸化物半導体層111中の水素濃度は、二次イオン質量分析法SIMS:SecondaryIonMassSpectroscopyで測定されるものである。このように、水素濃度が十分に低減されて高純度化され、欠陥準位が低減された酸化物半導体層111は、水素などのドナーに起因するキャリア密度が低い。従って、この高純度化された酸化物半導体層を用いることで、極めて優れたオフ電流特性のトランジスタ100を得ることができる。酸化物半導体層111と接するドレイン電極層113は、ソース電極層103およびゲート電極層107と同様のものを用いて形成することができる。ドレイン電極層113上に接して形成される保護絶縁層115は、ゲート絶縁層110と同様のものを用いて形成することができる。ここで、酸化物半導体を用いたトランジスタのドレイン耐圧特性について説明する。半導体中の電界があるしきい値に達すると、衝突イオン化が生じ、空乏層内で高電界により加速されたキャリアが結晶格子に衝突し、電子と正孔の対を生成する。さらに電界が高くなると、衝突イオン化により発生した電子と正孔の対もさらに電界によって加速され、衝突イオン化を繰り返し、電流が指数関数的に増加するアバランシェ降伏が生じる。衝突イオン化は、キャリア電子、正孔が半導体のバンドギャップ以上の運動エネルギーを有することにより発生する。衝突イオン化の起こりやすさを示す衝突イオン化係数とバンドギャップには相関があり、バンドギャップが大きいほど衝突イオン化が小さくなる傾向が知られている。酸化物半導体のバンドギャップは、約3~3.4eVであり、シリコンのバンドギャップの約1.1eVとくらべると、大きいため、アバランシェ降伏が起こりにくい。このため、酸化物半導体を用いたトランジスタはドレイン耐圧特性が高くなり、高電界が印加されてもオン電流の指数関数的急上昇が生じにくい。次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。ホットキャリア劣化とは、高速に加速された電子がチャネル中のドレイン近傍でゲート酸化膜中に注入されて固定電荷となることや、ゲート絶縁膜界面にトラップ準位を形成することにより、しきい電圧の変動やゲートリークなどのトランジスタ特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入CHE注入とドレインアバランシェホットキャリア注入DAHC注入がある。シリコンはバンドギャップが狭いため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電子数が増加する。しかしながら、本実施の形態で示す酸化物半導体は、バンドギャップが広いため、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高い。以上より、酸化物半導体層111は、上記ドレイン耐圧特性およびホットキャリア劣化に対する耐性に優れた酸化物半導体より形成されていることから、本実施の形態で説明したトランジスタ100はドレイン耐圧特性およびホットキャリア劣化に対する耐性に優れている。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態2本実施の形態では、実施の形態1のトランジスタ100と構造が一部異なるトランジスタ200について、図2を用いて説明する。図2Aはトランジスタ200の上面図であり、図2Bは図2Aの一点鎖線C-Dの断面図に相当する。図2Bに示すように、基板101上にソース電極層103が設けられ、ソース電極層103上にゲート絶縁層210a、210bおよびゲート電極層207a、207bが設けられている。ゲート絶縁層210a、210bは、ゲート電極層207a、207bの上面および下面を覆い、ソース電極層103と接している。また、ゲート絶縁層210a、210bの一部を覆い、ソース電極層103と接して酸化物半導体層211が設けられている。さらに、酸化物半導体層211上に接してドレイン電極層113が設けられており、ドレイン電極層113上に接して保護絶縁層115が設けられている。トランジスタ200は、ゲート電極層207a、207bおよびゲート絶縁層210a、210bが、酸化物半導体層211を介して対向するように形成され、酸化物半導体層211を介して対向した一組のゲート電極層およびゲート絶縁層を有しているところで、実施の形態1のトランジスタ100と異なっている。トランジスタ200は、ゲート電極層207a、207bの一部がソース電極層103およびドレイン電極層113と重畳し、且つゲート絶縁層210a、210bを介して酸化物半導体層211に覆われた構造である。また、トランジスタ200の酸化物半導体層211は、酸化物半導体層111と同じであることから、高純度化された酸化物半導体層であり、欠陥準位が低減されている酸化物半導体層である。トランジスタ200は、ゲート電極層207a、207bの少なくとも一部が酸化物半導体層211に覆われており、酸化物半導体層211に充分な電界を与えることが可能となるため、酸化物半導体層211の広範囲にチャネル領域が形成される。従って、トランジスタ200は大きなドレイン電流を流すことができる。さらに、トランジスタ200は、大電力用途用の半導体装置として必要とされるドレイン耐圧特性を、酸化物半導体層211を厚くすることで実現することができる。また、酸化物半導体層211の広範囲に充分な電界を与えるためには、ゲート電極層207a、207bおよびゲート絶縁層210a、210bを櫛歯状にすることが好ましい。また、本実施の形態で説明した酸化物半導体層211は、高純度化された酸化物半導体層であることから、トランジスタ200を極めてオフ電流特性の優れたトランジスタとすることができる。本実施の形態に示した基板101、ソース電極層103、ゲート絶縁層210a、210b、ゲート電極層207a、207b、酸化物半導体層211、およびドレイン電極層113は実施の形態1と同様のものを用いて形成することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態3本実施の形態では、実施の形態2のトランジスタ200と構造が一部異なるトランジスタ300について、図3を用いて説明する。図3Aはトランジスタ300の上面図であり、図3Bは図3Aの一点鎖線E-Fの断面図に相当する。図3Bに示すように、基板101上にソース電極層103が設けられ、ソース電極層103上に酸化物半導体層311、ゲート絶縁層310a、310bおよびゲート電極層307a、307bが設けられている。ゲート絶縁層310a、310bは、ゲート電極層307a、307bの上面および下面を覆っている。酸化物半導体層311は、ソース電極層103と接している。ゲート絶縁層310a、310bおよびゲート電極層307a、307bのソース電極層103と重畳している部分は、酸化物半導体層311に覆われている。さらに、酸化物半導体層311上にドレイン電極層113が設けられており、ドレイン電極層113上に保護絶縁層115が設けられている。トランジスタ300は、ゲート電極層307a、307bおよびゲート絶縁層310a、310bが、酸化物半導体層311を介して対向するように形成され、酸化物半導体層311を介して対向した一組のゲート電極層307a、307bおよびゲート絶縁層310a、310bを有している。トランジスタ300は、ゲート絶縁層310a、310bおよびゲート電極層307a、307bのソース電極層103と重畳している部分が、酸化物半導体層311に覆われた構造である。また、トランジスタ300の酸化物半導体層311は、酸化物半導体層111と同じであることから、高純度化された酸化物半導体層であり、欠陥準位が低減されている酸化物半導体層である。トランジスタ300は、ゲート電極層307a、307bの一部が酸化物半導体層311に覆われており、酸化物半導体層311に充分な電界を与えることが可能となるため、酸化物半導体層311の広範囲にチャネル領域が形成される。従って、トランジスタ300は大きなドレイン電流を流すことができる。さらに、トランジスタ300は、大電力用途用の半導体装置として必要とされるドレイン耐圧特性を、酸化物半導体層311を厚くすることで実現することができる。また、酸化物半導体層311の広範囲に充分な電界を与えるためには、ゲート電極層307a、307bおよびゲート絶縁層310a、310bを櫛歯状にすることが好ましい。また、本実施の形態で説明した酸化物半導体層311は、高純度化された酸化物半導体層であることから、トランジスタ300を極めてオフ電流特性の優れたトランジスタとすることができる。本実施の形態に示した基板101、ソース電極層103、ゲート絶縁層310a、310b、ゲート電極層307a、307b、およびドレイン電極層113は実施の形態1と同様のものを用いて形成することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態4本実施の形態では、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を複数有する構造のトランジスタについて説明する。例として、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を二つ有する構造のトランジスタ400について、図4を用いて説明する。図4Aはトランジスタ400の上面図であり、図4Bは図4Aの一点鎖線G-Hの断面図に相当する。図4Bと図3Bから、トランジスタ400は、実施の形態3で示したトランジスタ300の酸化物半導体層311を介して対向する一組のゲート電極層307a、307bおよびゲート絶縁層310a、310bを、酸化物半導体層411中に二つ有するトランジスタに相当する。トランジスタ300において、大きなドレイン電流に対してドレイン耐圧を確保するために、酸化物半導体層311を厚くした場合、酸化物半導体層311を介して対向する一組のゲート電極層307a、307bおよびゲート絶縁層310a、310bが一つであると、酸化物半導体層311に充分な電界が与えられず、チャネル領域を充分に形成することができなくなり、結果として大きなドレイン電流を得ることができない可能性がある。そこで、本実施の形態に示すトランジスタ400は、酸化物半導体層411を介して対向する一組のゲート電極層およびゲート絶縁層を二つ有することで、チャネル領域である酸化物半導体層411を厚くした場合においても、酸化物半導体層411に充分な電界を与えることができ、充分なチャネル領域を形成できるため大きなドレイン電流を得ることができる。つまり、トランジスタ400は、基板101上にソース電極層103が設けられ、ソース電極層103に接して酸化物半導体層411が設けられている。さらに、酸化物半導体層411を介して対向する一組のゲート電極層407a、407bおよびゲート絶縁層410a、410b並びに酸化物半導体層411を介して対向するもう一組のゲート電極層415a、415bおよびゲート絶縁層417a、417bにおけるソース電極層103と重畳している部分は、酸化物半導体層411に覆われている。なお、ゲート絶縁層410a、410bは、ゲート電極層407a、407bの上面および下面を覆っており、ゲート絶縁層417a、417bは、ゲート電極層415a、415bの上面および下面を覆っている。そして、酸化物半導体層411上にドレイン電極層113が設けられており、ドレイン電極層113上に保護絶縁層115が設けられている。トランジスタ400は、酸化物半導体層411を介して対向する一組のゲート電極層およびゲート絶縁層を2つ有している。トランジスタ400は、ゲート電極層407a、407bおよびゲート絶縁層410a、410b並びにゲート電極層415a、415bおよびゲート絶縁層417a、417bのソース電極層103およびドレイン電極層113と重畳している部分が、酸化物半導体層411に覆われた構造である。また、トランジスタ400の酸化物半導体層411は、酸化物半導体層111と同じであることから、高純度化された酸化物半導体層であり、欠陥準位が低減されている酸化物半導体層である。トランジスタ400は、ゲート電極層407a、407b、415a、415bの一部が酸化物半導体層411に覆われており、酸化物半導体層411に充分な電界を与えることが可能となるため、酸化物半導体層411の広範囲にチャネル領域が形成される。従って、トランジスタ400は大きなドレイン電流を流すことができる。さらに、トランジスタ400は、大電力用途用の半導体装置として必要とされるドレイン耐圧特性を、酸化物半導体層411を厚くすることで実現することができる。また、酸化物半導体層411の広範囲に充分な電界を与えるためには、ゲート電極層407a、407bおよびゲート絶縁層410a、410b並びにゲート電極層415a、415bおよびゲート絶縁層417a、417bを櫛歯状にすることが好ましい。また、本実施の形態で説明した酸化物半導体層411は、高純度化された酸化物半導体層であることから、トランジスタ400を極めてオフ電流特性の優れたトランジスタとすることができる。本実施の形態に示した基板101、ソース電極層103、ゲート絶縁層410a、410b、417a、417b、ゲート電極層407a、407b、415a、415bおよびドレイン電極層113は実施の形態1と同様のものを用いて形成することができる。なお、本実施の形態では、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を二つとする形態について説明したが、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層の数は、特に限定されず、酸化物半導体層に充分な電界が与えられるように酸化物半導体層の厚さに応じて、適宜決めればよい。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態5本実施の形態では、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層の間に、酸化物半導体層で覆われた導電層を有する構造のトランジスタ500について、図5を用いて説明する。また、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を複数有し、それぞれ一組のゲート電極層およびゲート絶縁層の間に、酸化物半導体層で覆われた導電層を有する構造のトランジスタについても説明する。例として、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を二つ有し、それぞれ一組のゲート電極層およびゲート絶縁層の間に、酸化物半導体層で覆われた導電層を有する構造のトランジスタ600について、図6を用いて説明する。図5Aはトランジスタ500の上面図であり、図5Bは図5Aの一点鎖線I-Jの断面図に相当する。なお、トランジスタ500を説明する際に、トランジスタ300と同じ箇所は、トランジスタ300を説明する際に用いた符号と同じとする。図5Bと図3Bから、トランジスタ500は、実施の形態3で示したトランジスタ300の酸化物半導体層311を介して対向する一組のゲート電極層307a、307bおよびゲート絶縁層310a、310bの間に酸化物半導体層311で覆われた導電層520を有する構造である。トランジスタ500のその他の構造は、トランジスタ300と同じ構造である。トランジスタ300において、チャネル領域である酸化物半導体層311を厚く形成した場合、応力により酸化物半導体層311が剥離する可能性がある。また、トランジスタ300の積層構造において、酸化物半導体層311の厚く形成される部分にひずみ凹みが生じることで、酸化物半導体層311が剥離する可能性がある。そこで、本実施の形態のように、酸化物半導体層311を介して対向する一組のゲート電極層307a、307bおよびゲート絶縁層310a、310bの間に酸化物半導体層311で覆われた導電層520を形成することで、チャネル領域である酸化物半導体層311を厚く形成した場合でも、酸化物半導体層311の応力が緩和され、酸化物半導体層311の剥離を防ぐことができる。さらに、酸化物半導体層311の厚く形成される部分のひずみ凹みが緩和され、トランジスタ300の積層構造が平坦に近くなる。このことによっても、酸化物半導体層311の剥離を防ぐことができる。導電層520は、上記実施の形態1で説明したソース電極層103、ゲート電極層107、ドレイン電極層113と同様のものを用いることができる。さらに、導電層520は、対向する一組のゲート電極層307a、307bと同時に形成される。次に、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を二つ有し、各々一組のゲート電極層およびゲート絶縁層の間に、酸化物半導体層で覆われるように形成される導電層を有する構造のトランジスタ600について、図6を用いて説明する。図6Aはトランジスタ600の上面図であり、図6Bは図6Aの一点鎖線K-Lの断面図に相当する。なお、トランジスタ600を説明する際に、トランジスタ400と同じ箇所は、トランジスタ400を説明する際に用いた符号と同じとする。トランジスタ400においても、チャネル領域である酸化物半導体層411を厚く形成した場合、応力により酸化物半導体層411が剥離する可能性がある。また、トランジスタ400の積層構造において、酸化物半導体層411の厚く形成される部分にひずみ凹みが生じることで、酸化物半導体層411が剥離する可能性がある。そこで、図6Bに示したように、それぞれの対向する一組のゲート電極層およびゲート絶縁層の間に酸化物半導体層411で覆われた導電層620および導電層622を形成することで、チャネル領域である酸化物半導体層411を厚く形成した場合でも、酸化物半導体層411の応力が緩和され、酸化物半導体層411の剥離を防ぐことができる。さらに、酸化物半導体層411の厚く形成される部分のひずみ凹みが緩和され、トランジスタ400の積層構造が平坦に近くなる。このことによっても、酸化物半導体層411の剥離を防ぐことができる。導電層620および導電層622は、上記実施の形態1で説明したソース電極層103、ゲート電極層107、ドレイン電極層113と同様のものを用いることができる。さらに、導電層620および導電層622は、対向する一組のゲート電極層407a、407b、415a、415bと同時に形成される。トランジスタ500は、ゲート電極層307a、307bの一部が酸化物半導体層311に覆われており、酸化物半導体層311に充分な電界を与えることが可能となるため、酸化物半導体層311の広範囲にチャネル領域が形成される。従って、トランジスタ500は大きなドレイン電流を流すことができる。トランジスタ600は、ゲート電極層407a、407b、415a、415bの一部が酸化物半導体層411に覆われており、酸化物半導体層411に充分な電界を与えることが可能となるため、酸化物半導体層411の広範囲にチャネル領域が形成される。従って、トランジスタ600は大きなドレイン電流を流すことができる。さらに、トランジスタ500およびトランジスタ600は、大電力用途用の半導体装置として必要とされるドレイン耐圧特性を、酸化物半導体層311および酸化物半導体層411を厚くすることで実現することができる。そして、酸化物半導体層311および酸化物半導体層411の広範囲に充分な電界を与えるためには、それぞれのゲート電極層およびゲート絶縁層を櫛歯状にすることが好ましい。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態6本実施の形態ではトランジスタ700およびトランジスタ800について、図7、図8を用いて説明する。実施の形態1乃至実施の形態5では、ゲート電極層およびゲート絶縁層の好ましい形態を、櫛歯状としているが、図7A、Bおよび図8A、Bに示したように、ゲート電極層は、酸化物半導体層を囲うような環状であってもよい。さらに、実施の形態5で説明したように、酸化物半導体層を厚く形成した場合に生じる影響厚く形成した部分の酸化物半導体層の応力による剥離などを考慮して、図8Bに示すように環状に形成されたゲート電極層およびゲート絶縁層の内側に酸化物半導体層に覆われた導電層を形成することもできる。つまり、実施の形態1乃至実施の形態5において、ゲート電極層は環状にすることができる。また、ゲート電極層およびゲート絶縁層は、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を1つだけ形成することに限定されるわけではなく、複数形成してもよい。これは、チャネル領域である酸化物半導体層を厚く形成した場合に好適であり、厚い酸化物半導体層に充分な電界を与えることができる。まず、例として、環状に形成されたゲート電極層およびゲート絶縁層が1つあり、該ゲート電極層およびゲート絶縁層の上面および下面が酸化物半導体層で覆われることを特徴とするトランジスタ700について説明する。図7Aはトランジスタ700の上面図であり、図7Bは、図7Aの一点鎖線M-Nの断面図に相当する。つまり、本実施の形態で示す図7Bのトランジスタは、基板101上にソース電極層103が形成され、ソース電極層103に接して酸化物半導体層711が設けられている。ゲート電極層707およびゲート絶縁層710は酸化物半導体層711を囲うように環状に設けられており、酸化物半導体層711はゲート電極層707の上面および下面を覆うゲート絶縁層710に接している。そして、ドレイン電極層113は酸化物半導体層711上に設けられている。トランジスタ700は、実施の形態1乃至実施の形態5で説明したトランジスタと同様に、ゲート電極層707およびゲート絶縁層710のソース電極層103およびドレイン電極層113と重畳している部分が、酸化物半導体層711に埋め込まれた構造である。次に、図8Aはトランジスタ800の上面図であり、図8Bは、図8Aの一点鎖線O-Pの断面図に相当する。本実施の形態で示す図8A、Bのトランジスタ800は、トランジスタ700において、酸化物半導体層711を囲うように環状に形成されたゲート電極層707およびゲート絶縁層710の内側に導電層820が設けられている。トランジスタ800において、トランジスタ700に導電層820を設ける効果は、実施の形態5で説明した導電層520、導電層620および導電層622を設ける効果と同様である。また、トランジスタ700およびトランジスタ800の基板101、ソース電極層103、酸化物半導体層711、ゲート電極層707、ゲート絶縁層710、ドレイン電極層113は実施の形態1で説明したものを用いることができる。さらに、トランジスタ800において、導電層820はゲート電極層707と同時に形成されるため、ゲート電極層707と同じものである。トランジスタ700およびトランジスタ800は、ゲート電極層707の一部が酸化物半導体層711に覆われており、酸化物半導体層711に充分な電界を与えることが可能となるため、酸化物半導体層711の広範囲にチャネル領域が形成される。従って、トランジスタ700は大きなドレイン電流を流すことができる。さらに、トランジスタ700およびトランジスタ800は、大電力用途用の半導体装置として必要とされるドレイン耐圧特性を、酸化物半導体層711を厚くすることで実現することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態7本実施の形態では、トランジスタ100およびトランジスタ200の作製方法について説明する。まず、トランジスタ100の作製方法について、図9A乃至図9Cを用いて説明する。基板101の上に下地絶縁層を形成する。本工程を行うことで、ガラス基板中の不純物が作製するトランジスタに混入することを防ぐことができる。なお、便宜上、下地絶縁層を図9に図示していない。下地絶縁層は、スパッタリング法、CVD法、塗布法などで形成することができる。なお、スパッタリング法で下地絶縁層を形成する場合、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ下地絶縁層を形成することが好ましい。これは、下地絶縁層に水素、水、水酸基または水素化物などが含まれないようにするためである。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室では、水素、水、水酸基または水素化物などが排気されるため、当該処理室で下地絶縁層を形成すると、下地絶縁層に含まれる不純物の濃度を低減できる。また、下地絶縁層を形成する際に用いるスパッタガスは、水素、水、水酸基または水素化物などの不純物が濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いることが好ましい。本実施の形態では、基板101を処理室へ搬送し、水素、水、水酸基または水素化物などが除去された高純度酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、基板101に下地絶縁層として、酸化シリコン膜を形成する。なお、下地絶縁層を形成する際は、基板101は加熱されていてもよい。また、下地絶縁層を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間に水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスおよびシリコンターゲットを用いて窒化シリコン膜を形成する。この場合においても、酸化シリコン膜と同様に、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ窒化シリコン膜を形成することが好ましい。なお、当該工程において、基板101は加熱されていてもよい。下地絶縁層として窒化シリコン膜および酸化シリコン膜を積層する場合、窒化シリコン膜と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成することができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン膜を形成し、次に酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜および酸化シリコン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン膜の表面に水素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。次いで、絶縁層の上にソース電極層103を形成する。まず、基板101上に導電膜を物理蒸着法PVD法であるスパッタリング法、化学蒸着法CVD法、または真空蒸着法で形成する。ソース電極層103は、該導電膜上に第1のフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて該導電膜を第1のエッチングをして形成する。また、フォトリソグラフィ工程を用いず、印刷法、インクジェット法でソース電極層103を形成することで、工程数を削減することができる。なお、ソース電極層103の端部をテーパ形状とすると、後に形成されるゲート絶縁層の被覆性が向上するため好ましい。本実施の形態では、ソース電極層103となる導電膜として、スパッタリング法により厚さ50nmのチタン膜、厚さ100nmのアルミニウム膜、および厚さ50nmのチタン膜を順に積み重ねて形成し、第1のフォトリソグラフィ工程により形成したレジストマスクを用いて第1のエッチングをして、ソース電極層103を形成する。次に、ソース電極層103上にゲート絶縁層110となる第1の絶縁膜104を形成する。ゲート絶縁層110となる第1の絶縁膜104をスパッタリング法で形成することにより、第1の絶縁膜104中の水素濃度を低減することができる。スパッタリング法により酸化シリコン膜を形成する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素およびアルゴンの混合ガスを用いて行う。第1の絶縁膜104を形成する際は、水素濃度が低減されるようにして形成することが好ましい。下地絶縁層の形成方法と同様にして形成すればよい。例えば、水素、水、水酸基または水素化物などが除去された高純度酸素を含むスパッタガスを用いて形成することや、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ形成することである。また、第1の絶縁膜104を形成する前、スパッタリング装置内壁や、ターゲット表面やターゲット材料中に残存している水分または水素を除去するためにプリヒート処理を行うことが好ましい。プリヒート処理を終えたら、基板またはスパッタリング装置を冷却した後大気にふれることなく第1の絶縁膜104を形成する。なお、本実施の形態では膜厚100nmの酸化シリコン膜を形成する。第1の絶縁膜104は、積層構造とすることもできる。例えば、膜厚5nm以上300nm以下の酸化シリコン膜SiOxx>0を形成し、該酸化シリコン膜上にスパッタリング法で膜厚50nm以上200nm以下の窒化シリコン膜SiNyy>0を積層してもよい。次に、第1の絶縁膜104上にゲート電極層107を形成する。ゲート電極層107は、ソース電極層103と同様にして形成することができる。まず、第1の絶縁膜104上に導電膜を形成し、第2のフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて導電膜を第2のエッチングをして、ゲート電極層107を形成することができる。本実施の形態では、厚さ150nmのチタン膜をスパッタリング法により形成した後、該フォトリソグラフィ工程およびエッチング工程によりゲート電極層107を形成する。なお、ゲート電極層107を形成する工程でゲート配線も同時に形成することができる。第1の絶縁膜104とゲート電極層107上に、ゲート絶縁層110となる第2の絶縁膜106を形成する。第2の絶縁膜106は第1の絶縁膜104と同様にして形成することができる。本実施の形態では、スパッタリング法により膜厚100nmの酸化シリコン膜を形成する。ここまでの工程を図9Aに示す。次に、ソース電極層103の一部が露出するように、第3のフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて第1の絶縁膜104および第2の絶縁膜106をエッチングし、ゲート絶縁層110を形成する。次に、ゲート絶縁層110、および一部のソース電極層103接する島状の酸化物半導体層を形成する。そして、島状の酸化物半導体層に接するドレイン電極層113を形成する。まず、ゲート絶縁層110上および一部のソース電極層103上にスパッタリング法、塗布法、印刷法などにより酸化物半導体膜を形成する。次に、酸化物半導体膜上にドレイン電極層113となる導電膜を形成する。本実施の形態では、スパッタリング法により酸化物半導体膜を形成する。酸化物半導体層膜に水素がなるべく含まれないようにするために、前処理として、スパッタリング装置の予備加熱室で図9Aまでの工程を経た基板101を予備加熱し、基板101に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、前に形成したソース電極層103およびゲート絶縁層110の形成前の基板101に行ってもよいし、後に形成するドレイン電極層113形成前の基板101に行ってもよい。なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層110および一部のソース電極層103の表面に付着しているパーティクルや酸化膜を除去することで、ゲート絶縁層110および一部のソース電極層103と酸化物半導体膜との界面における抵抗を低減することができるため好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。本実施の形態では、酸化物半導体用ターゲットを用いたスパッタリング法により酸化物半導体膜を形成する。酸化物半導体膜を形成するスパッタリング法は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガス代表的にはアルゴンおよび酸素雰囲気下において行うことができる。また、スパッタリング法を用いる場合、SiO2を2重量以上10重量以下含むターゲットを用いて形成してもよい。酸化物半導体膜を形成する際に用いるスパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いることが好ましい。本実施の形態で用いる酸化物半導体用ターゲットの例としては、In、Ga、およびZnを含む酸化物半導体用ターゲット組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]、In:Ga:Zn=1:1:0.5[mol数比]がある。さらに、In、Ga、およびZnを含む酸化物半導体用ターゲットとして、In:Ga:Zn=1:1:1[mol数比]、またはIn:Ga:Zn=1:1:2[mol数比]の組成比を有するターゲットを用いることもできる。なお、酸化物半導体用ターゲットの充填率は90以上100以下、好ましくは95以上99.9以下である。充填率の高い酸化物半導体用ターゲットを用いて形成した酸化物半導体膜は緻密な膜となる。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=15:1~1.5:1モル数比に換算するとIn2O3:ZnO=15:2~3:4とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内に残留する水分を除去しつつ、水素、水、水酸基または水素化物などが除去されたスパッタリングガスを導入し、金属酸化物をターゲットとしてソース電極層103およびゲート絶縁層110上に酸化物半導体膜を形成する。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基または水素化物などより好ましくは炭素原子を含む化合物もなどが排気されるため、酸化物半導体膜に含まれる不純物の濃度を低減できる。また、基板を加熱しながら酸化物半導体膜を形成してもよい。本実施の形態では、形成条件の一例として基板101とターゲットの間との距離を170mm、基板温度250°C、圧力0.4Pa、直流DC電源0.5kW、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で形成する。なお、パルス直流DC電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜の厚さは50nm以上、500nm以下とし、本実施の形態では100nmとした。なお、酸化物半導体層111に適用する酸化物半導体材料の種類により適切な厚みは異なり、適用する酸化物半導体材料に応じて適宜、厚さを選択すればよい。ドレイン電極層113となる導電膜は、ソース電極層103と同様にして形成することができる。本実施の形態では、ドレイン電極層113となる導電膜として、厚さ50nmのチタン膜、厚さ100nmのアルミニウム膜および厚さ50nmのチタン膜を順に積み重ねて形成する。次に、第4のフォトリソグラフィ工程により該導電膜上にレジストマスクを形成し、該レジストマスクを用いてドレイン電極層113となる該導電膜および島状の酸化物半導体層となる酸化物半導体膜をエッチングして、ドレイン電極層113および島状の酸化物半導体層を形成する。なお、第4のフォトリソグラフィ工程により形成したレジストマスクの代わりに、インクジェット法を用いてレジストマスクを作製することで、工程数を削減することができる。なお、該導電膜および該酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。所望の形状のドレイン電極層113、および島状の酸化物半導体層を形成するために、材料に合わせてエッチング条件エッチング液、エッチング時間、温度などを適宜調節する。例えば、該導電膜をウェットエッチングによりドレイン電極層113へと加工し、その後、ドレイン電極層113をマスクとして酸化物半導体膜をドライエッチングにより島状の酸化物半導体層へと加工すればよい。酸化物半導体膜をウェットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水31重量過酸化水素水:28重量アンモニア水:水=5:2:2体積比などを用いることができる。また、ITO07N関東化学社製を用いてもよい。また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウムなどの材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。また、酸化物半導体膜をドライエッチングに用いるエッチングガスとしては、塩素を含むガス塩素系ガス、例えば塩素Cl2、三塩化硼素BCl3、四塩化珪素SiCl4、四塩化炭素CCl4などが好ましい。また、フッ素を含むガスフッ素系ガス、例えば四弗化炭素CF4、六弗化硫黄SF6、三弗化窒素NF3、トリフルオロメタンCHF3など、臭化水素HBr、酸素O2、これらのガスにヘリウムHeやアルゴンArなどの希ガスを添加したガス、などを用いることができる。ドライエッチング法としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度などを適宜調節する。ここまでの工程を図9Bに示す。次に、島状の酸化物半導体層に加熱処理を行う。該加熱処理の温度は、400°C以上750°C以下、好ましくは400°C以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、島状の酸化物半導体層に対して窒素、希ガスなどの不活性ガス雰囲気下において450°Cにおいて1時間の加熱処理を行う。その後、大気に触れさせないようにすることで、島状の酸化物半導体層への水素、水、水酸基または水素化物などの再侵入を防ぐことできる。この結果、水素濃度が低減され高純度化された酸化物半導体層111を得ることができる。即ち、該加熱処理によって島状の酸化物半導体層の脱水化および脱水素化の少なくとも一方を行うことができる。なお、該加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。また、島状の酸化物半導体層の加熱処理は、酸化物半導体膜およびドレイン電極層113となる導電層に行う第4のフォトリソグラフィ工程の前に行っても良い。その場合には、該加熱処理後に、加熱装置から基板を取り出し、第4のフォトリソグラフィ工程を行う。また、該加熱処理は、ドレイン電極層113となる導電膜を酸化物半導体膜上に形成する前に行ってもよい。次に、保護絶縁層115を形成する。保護絶縁層115は、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などの窒化物絶縁膜を用いる。または、酸化物絶縁膜および窒化物絶縁膜の積層とすることもできる。また、保護絶縁層115は、第1の絶縁膜104および第2の絶縁膜106と同様にして形成することができる。なお、保護絶縁層115の形成後に、大気中で100°C以上200°C以下、1時間以上30時間以下での加熱処理を行ってもよい。その場合、該加熱処理を第2の加熱処理といい、脱水化および脱水素化の少なくとも一方を行う加熱処理を第1の加熱処理ということができる。第2の加熱処理によって、トランジスタ100の信頼性を向上させることができる。ここまでの工程を図9Cに示した。以上の工程により、水素濃度が低減され、高純度化された酸化物半導体層111を有するトランジスタ100を作製することができる。従って、本実施の形態で説明した作製方法により、実施の形態1で説明したように大きいドレイン電流を流すことができ、且つドレイン耐圧特性に優れたトランジスタ100を作製することができる。ここでトランジスタ200の作製方法について、図10を参照して説明する。トランジスタ200は、トランジスタ100の作製方法において、ゲート電極層107を形成する際に、ゲート電極層207a、207bとなる導電膜が対向するようにフォトリソグラフィ工程を行い、レジストマスクを形成する。該レジストマスクを用いて該導電膜をエッチングすることにより対向したゲート電極層207a、207bを形成することができる図10A参照。。その後、本実施の形態で示した工程を適宜行うことで、実施の形態2で説明したトランジスタ200を作製することができる図10B参照。。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態8本実施の形態では、トランジスタ300、トランジスタ400およびトランジスタ700の作製方法について説明する。まず、トランジスタ300について、図11A乃至図11Dを用いて説明する。基板101は実施の形態7と同様のものを用いることができる。そして、下地絶縁層およいソース電極層103は、実施の形態7と同様にして形成する。次に、ソース電極層103上に酸化物半導体層308を形成する図11A参照。。酸化物半導体層308となる第1の酸化物半導体膜は、実施の形態7と同様にして形成することができる。ここでは、膜厚100nmのIn-Ga-Zn-O系酸化物半導体膜をソース電極層103上に形成する。その後、フォトリソグラフィ工程を行い、第1の酸化物半導体膜をエッチングすることにより、酸化物半導体層308を形成する。フォトリソグラフィ工程およびエッチング工程は実施の形態7と同様とすればよい。次に、酸化物半導体層308の上にゲート絶縁層310a、310bで覆われ、対向したゲート電極層307a、307bを形成する。ゲート絶縁層310a、310bおよび対向したゲート電極層307a、307bは、実施の形態7で説明した方法で形成することができる図11B参照。。次に、ゲート絶縁層310a、310bおよび酸化物半導体層308の一部の上に第2の酸化物半導体膜を形成する。第2の酸化物半導体膜は第1の酸化物半導体膜と同様にして形成する。本実施の形態では、In-Ga-Zn-O系酸化物半導体膜を100nm形成する。さらに、第2の酸化物半導体膜の上にドレイン電極層113となる導電膜を実施の形態7と同様にして形成する。ここでは、厚さ50nmのチタン膜、厚さ100nmのアルミニウム膜、および厚さ50nmのチタン膜を順に積み重ねて形成する。フォトリソグラフィ工程およびエッチング工程を行い、その後、脱水化および脱水素化の少なくとも一方を行う加熱処理を行うことで、酸化物半導体層311およびドレイン電極層113を形成する図11C参照。。また、ここでのフォトリソグラフィ工程およびエッチング工程は、実施の形態7で示した方法で行うことができる。本工程により、実施の形態3で説明したトランジスタ300の特徴である、酸化物半導体層311を介して対向した一組のゲート電極層307a、307bおよびゲート絶縁層310a、310bを有する構造となる。また、該加熱処理は、実施の形態7と同様の方法で行うことができ、該加熱処理を行うタイミングについても、実施の形態7で説明したタイミングで行うことができる。次に、保護絶縁層115を実施の形態7と同様して形成し、さらに適宜、実施の形態7で説明した第2の加熱処理を行うことで、実施の形態3で説明したトランジスタ300を作製することができる図11D参照。。ここで、実施の形態4で説明したトランジスタ400の作製方法について、図12を用いて説明する。本実施の形態で説明した酸化物半導体層311を形成した後図12A参照。に、酸化物半導体層311上に、後に絶縁膜401およびゲート電極層415a、415bとなる導電膜403を形成する図12B参照。。そして、フォトリソグラフィ工程およびエッチング工程を行うことで、ゲート電極層415a、415bを形成する。その後、ゲート絶縁層417a、417bを覆うように絶縁膜を形成し、フォトリソグラフィ工程およびエッチング工程を行い、ゲート絶縁層417a、417bを形成することができる図12C参照。。なお、ゲート電極層415a、415bおよびゲート絶縁層417a、417bの形成の詳細は、適宜、実施の形態7で説明したことを参照できる。次に、酸化物半導体層311上に、さらに第3の酸化物半導体膜を形成し、フォトリソグラフィ工程およびエッチング工程を行うことで、酸化物半導体層411を形成する。第3の酸化物半導体膜は、第1の酸化物半導体膜および第2の酸化物半導体膜と同様にして形成すればよい。なお、酸化物半導体層411は、適宜、脱水化および脱水素化の少なくとも一方を行う加熱処理実施の形態7で説明した第1の加熱処理が行われているものとする。酸化物半導体層411上に、実施の形態7で説明した方法により、ドレイン電極層113および保護絶縁層115を形成し、さらに適宜、実施の形態7で説明した第2の加熱処理を行うことで、実施の形態4で説明した酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を二つ有する構造のトランジスタ400を作製することが出来る図12D参照。ここで、トランジスタ700の作製方法について説明する。トランジスタ300の作製工程において、ゲート電極層307a、307bとなる導電膜を環状にフォトリソグラフィ工程およびエッチング工程を行う図7Aおよび図7B参照。その後、本実施の形態で説明したトランジスタ300の作製方法を適宜用いることで、実施の形態6で示した酸化物半導体層711に覆われたゲート電極層707およびゲート絶縁層710が、酸化物半導体層711を囲うように環状であるトランジスタ700を作製することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態9本実施の形態ではトランジスタ500の作製方法について、図13A乃至図13Eを用いて説明する。基板101は実施の形態7と同様のものを用いることができる。そして、下地絶縁層およいソース電極層103は、実施の形態7と同様にして形成する。次に、ソース電極層103上に実施の形態7で示した同様の方法で酸化物半導体層308を形成し図13A参照。、酸化物半導体層308の上に第1の絶縁膜を形成する。酸化物半導体層308の一部が露出するように、該第1の絶縁膜にフォトリソグラフィ工程およびエッチング工程を行う。図13Bに示したように、島状の第1の絶縁膜および一部露出した酸化物半導体層308の上に、後にゲート電極層307a、307bおよび導電層520となる導電膜505を形成する。図13Cに示したように、導電膜505にフォトリソグラフィ工程およびエッチング工程を行い、ゲート電極層307a、307bおよび導電層520を形成する。次にゲート電極層307a、307bおよび導電層520と接する第2の絶縁膜を形成し、フォトリソグラフィ工程およびエッチング工程を行うことで、ゲート電極層307a、307bを覆うようにゲート絶縁層310a、310bを形成する図13D参照。。なお、該フォトリソグラフィ工程およびエッチング工程は、実施の形態7で説明した方法を用いて行うことができるが、導電層520は、第2の絶縁膜で覆われないように適宜、エッチングを行う必要がある。次に、ゲート絶縁層310a、310b、導電層520および酸化物半導体層308の一部の上に第2の酸化物半導体膜およびドレイン電極層113となる導電膜を形成する。第2の酸化物半導体膜は実施の形態8でと同様にして形成することができる。本実施の形態では、In-Ga-Zn-O系酸化物半導体膜を100nm形成する。さらに、ドレイン電極層113となる導電膜も実施の形態8でと同様にして形成することができる。ここでは、厚さ50nmのチタン膜、厚さ100nmのアルミニウム膜、および厚さ50nmのチタン膜を順に積み重ねて形成する。第2の酸化物半導体膜およびドレイン電極層113となる導電膜にフォトリソグラフィ工程およびエッチング工程を行った後、実施の形態7の第1の熱処理を行い、酸化物半導体層311およびドレイン電極層113を形成する。ここまでの工程により、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層の間に、酸化物半導体層で覆われるように形成される導電層を有する構造を形成することができる。なお、該フォトリソグラフィ工程およびエッチング工程は実施の形態7と同様にして行うことが出来る。また、保護絶縁層115の形成および実施の形態7の第2の加熱処理を行い、トランジスタ500を作製することができる図13E参照。ここで、トランジスタ600の作製方法について説明する。トランジスタ600は、トランジスタ400の作製方法およびトランジスタ500の作製方法を適宜、適用することにより作製できる。トランジスタ600の作製方法は、トランジスタ500のドレイン電極層113となる導電膜を形成する工程の前まで、トランジスタ500の作製方法と同じである。ここまでの工程で、ゲート電極層407a、407bとゲート絶縁層410a、410bと導電層620を形成できる。トランジスタ600のゲート電極層415a、415bとゲート絶縁層417a、417bと導電層622は、トランジスタ500の作製方法におけるドレイン電極層113となる導電膜を形成する工程の前に、トランジスタ500のゲート電極層307a、307bとゲート絶縁層310a、310bと導電層520の作製方法を適宜用いて形成すればよい。ここまでの工程で得られた構成に、トランジスタ400の作製方法で説明した第3の酸化物半導体膜を形成し、実施の形態7の第1の加熱処理を行い、酸化物半導体層411を形成する。その後、保護絶縁層115の形成および実施の形態7の第2の加熱処理を行い、トランジスタ600を作製することができる。また、図8AおよびBで示したトランジスタ800は、トランジスタ500の作製方法におけるゲート電極層307a、307bとなる導電膜を、環状のゲート電極層707およびゲート絶縁層710並びに酸化物半導体層に覆われた導電層820に加工することで形成することができる。なお、トランジスタ800の本工程を除く他の作製工程は、トランジスタ500と同様である。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。以上の実施の形態より、本発明の一態様であるトランジスタは、大きなドレイン電流を流すことができ、ドレイン耐圧特性に優れたトランジスタであることから、大電力用途用の半導体装置に好適である。実施の形態10先の実施の形態に示したトランジスタを有する回路を用いた形態について説明する。先の実施の形態に示したトランジスタは、オンオフ比が高く、耐圧が高く、劣化が少ないため、エアコン、冷蔵庫、炊飯器、太陽光発電システムなどのインバータ技術を応用した家電製品、ノート型パーソナルコンピュータPCをはじめとするバッテリ駆動型携帯情報端末機器、ストロボなどの電力増幅装置、電気自動車等の、DC/DC直流/直流コンバータ回路、モータ制御回路、オーディオ増幅器、ロジック回路、スイッチ回路、高周波リニア増幅器などに用いることができる。ここで、先の実施の形態に示したトランジスタを用いて構成されるインバータを備えた太陽光発電システムの一例について、図14を参照して説明する。なお、ここでは、住宅等に設置される太陽光発電システムの構成の一例について示す。図14に示す住宅用の太陽光発電システムは、太陽光発電の状況に応じて、電力の供給方式を変更するシステムである。例えば、晴天時など太陽光発電が行われる状況においては、太陽光発電により生じた電力を家庭内で消費し、また、余剰電力は電力会社からの配電線1414に供給する。一方、太陽光発電による電力が不足する夜間や雨天時には、配電線1414から電気の供給を受けて、それを家庭内で消費する。図14に示す住宅用の太陽光発電システムは、太陽光を電力直流に変換する太陽電池パネル1401や、その電力を直流から交流に変換するインバータ1404などを含む。インバータ1404から出力される交流電力は、各種の電気器具1410を動作させる電力として使用される。余分な電力は、配電線1414を通じて家庭外に供給される。すなわち、当該システムを利用して電力の売却が可能である。直流開閉器1402は、太陽電池パネル1401とインバータ1404との接続または遮断を選択するために設けられている。また、交流開閉器1408は、配電線1414と接続されるトランス1412と、分電盤1406との接続または遮断を選択するために設けられている。上記のインバータに、開示する発明のトランジスタを適用することで、信頼性が高く、安価な太陽光発電システムを実現することができる。本実施の形態に示す構成、方法などは、他の実施の形態と適宜組み合わせて用いることができる。