第1導電型の第1半導体領域と、前記第1半導体領域と平面視にて隣接して形成された第2導電型の第2半導体領域と、前記第2半導体領域とで前記第1半導体領域を平面視にて挟むように形成された、第1導電型の第3半導体領域と、前記第1半導体領域上に形成された第1絶縁膜と、前記第1絶縁膜上に平面視にて所定の離間間隔で配置された複数の第1導電膜と、前記第1導電膜及び当該第1導電膜の離間した部分における前記第1絶縁膜の上に形成された第2絶縁膜と、前記第2絶縁膜上において、平面視で前記第1導電膜の離間領域と重なり、かつ当該離間領域の両側に配置されている前記第1導電膜と一部が重なる位置に所定の離間間隔で配置されている複数の第2導電膜とを備え、前記第2導電膜は、前記第1導電膜が離間した部分と対向する領域に第1頂部を有し、当該第1頂部が前記第1導電膜が離間した部分に挿入されて形成された凸形状として形成されていることを特徴とする高耐圧半導体装置。前記第1導電膜の離間領域における前記第2絶縁膜に設けられたトレンチをさらに備え、平面視において、前記トレンチ内に前記第2導電膜の前記頂部が挿入されていることを特徴とする請求項1に記載の高耐圧半導体装置。前記第2導電膜の離間領域と平面視で重なる位置において、前記第1導電膜が前記第2頂部を有する凸形状として形成されていることを特徴とする請求項1または請求項2に記載の高耐圧半導体装置。前記第1導電膜の側壁面と、当該側壁面に対向した前記トレンチの側壁面との間における第2絶縁膜の厚さが、平面視で重なる位置における前記第1導電膜と前記第2導電膜との間の前記第2絶縁膜との厚さと同様であることを特徴とする請求項2に記載の高耐圧半導体装置。前記第2頂部の頂面における前記第2絶縁膜の厚さと、前記第2頂部の側壁における前記第2絶縁膜の厚さとが同様であることを特徴とする請求項3に記載の高耐圧半導体装置。上述した特許文献1におけるRESURF構造においては、高耐圧半導体装置の耐圧をより高くする場合、第1導電膜FGAnと第2導電膜FGBmとの間に介挿される層間絶縁膜1の厚さを、より厚くする必要がある。しかしながら、第1導電膜FGAnと第2導電膜FGBmとの間に介挿される層間絶縁膜1の厚さを増加させると、フィールドプレートにより形成される直列に接続された容量素子の各々の容量の大きさが減少することになる。このため、層間絶縁膜1の膜厚のバラツキによる容量の変動が、各容量素子の電圧降下の値に対して影響し、直列されたコンデンサ各々による分圧が不安定となり、各フィールドプレートの分圧を一定にし難くなる。すなわち、図8及び図9に示す構造の高耐圧半導体装置においては、コンデンサを構成する層間絶縁膜1の耐圧の向上と、各フィールドプレートの分圧を均一化することとがトレードオフの関係となっており、高圧半導体装置としての耐圧の向上を図ることが困難である。本発明は、このような事情に鑑みてなされたものであり、容量素子の直列接続を形成する第1導電膜と第2導電膜とのフィールドプレートにおいて、隣接する導電性薄膜の間に介挿する絶縁膜の厚さを増加させても、フィールドプレートにより形成される各容量素子の容量の減少を抑制することを可能とし、フィールドプレートにより形成されるコンデンサの分圧を均一に制御することができ、電界のピークを生じさせ難くなり耐圧を向上させる高耐圧半導体装置を提供することを目的とする。本発明の高圧半導体装置は、第1導電型の第1半導体領域例えば、実施形態におけるn型エピタキシャル層11と、前記第1半導体領域と平面視にて隣接して形成された第2導電型の第2半導体領域例えば、実施形態におけるp-型チャネル拡散層4と、前記第2半導体領域とで前記第1半導体領域を平面視にて挟むように形成された、第1導電型の第3半導体領域例えば、実施形態におけるn型ドレインコンタクト用拡散層14と、前記第1半導体領域上に形成された第1絶縁膜例えば、実施形態におけるフィールド酸化膜2と、前記第1絶縁膜上に平面視にて所定の離間間隔で配置された複数の第1導電膜例えば、実施形態における第1導電膜FGA1、FGA2、...と、前記第1導電膜及び当該第1導電膜の離間した部分における前記第1絶縁膜の上に形成された第2絶縁膜例えば、実施形態における層間絶縁膜1と、前記第2絶縁膜上において、平面視で前記第1導電膜の離間領域と重なり、かつ当該離間領域の両側に配置されている前記第1導電膜と一部が重なる位置に所定の離間間隔で配置されている複数の第2導電膜例えば、実施形態における第2導電膜FGB1、FGB2、...とを備え、前記第2導電膜は、前記第1導電膜が離間した部分と対向する領域に第1頂部例えば、第1の実施形態におけるトレンチ21内に挿入されている第2導電膜の部分、あるいは第2の実施形態における第1絶縁膜凸部22により形成される第1導電膜FGA1、FGA2、...の各々の中央部における凸部が、第1導電膜FGA1、FGA2、...の離間部に形成する溝部分に挿入されている第2導電膜の部分を有し、当該第1頂部が前記第1導電膜が離間した部分に挿入されて形成された凸形状として形成されていることを特徴とする。本発明の高圧半導体装置は、前記第1導電膜の離間領域における前記第2絶縁膜に設けられたトレンチ例えば、実施形態におけるトレンチ21をさらに備え、平面視において、前記トレンチ内に前記第2導電膜の前記頂部が挿入されていることを特徴とする。本発明の高圧半導体装置は、前記第2導電膜の離間領域と平面視で重なる位置において、前記第1導電膜が前記第2頂部を有する凸形状例えば、実施形態における第1絶縁膜凸部22により形成される第1導電膜FGA1、FGA2、...の各々の中央部における凸部として形成されていることを特徴とする。本発明の高圧半導体装置は、前記第1導電膜の側壁面と、当該側壁面に対向した前記トレンチの側壁面との間における第2絶縁膜の厚さ例えば、実施形態におけるトレンチ21の側壁における層間絶縁膜1の厚さが、平面視で重なる位置における前記第1導電膜と前記第2導電膜との間の前記第2絶縁膜との厚さ例えば、実施形態におけるy方向において第1導電膜FGA1、FGA2、...の各々と、第2導電膜FGB1、FGB2、...の各々とが対向する部分の層間絶縁膜1の厚さと同様であることを特徴とする。本発明の高圧半導体装置は、前記第2頂部の頂面における前記第2絶縁膜の厚さ例えば、第1絶縁膜凸部22により形成される、第1導電膜FGA1、FGA2、...の各々の中央部における凸部の頂面における層間絶縁膜1の厚さと、前記第2頂部の側壁における前記第2絶縁膜の厚さ例えば、第1絶縁膜凸部22により形成される、第1導電膜FGA1、FGA2、...の各々の中央部における凸部の側壁における層間絶縁膜1の厚さとが同様であることを特徴とする。この発明によれば、容量列を形成する第1導電膜および第2導電膜からなるフィールドプレートにおいて、隣接する導電性薄膜の対向面の面積を従来に比較して増加させることができ、隣接する導電性薄膜の間に介挿する絶縁膜の厚さを増加させても、第1導電膜および第2導電膜により形成される容量値の低下を抑制することが可能となり、第1導電膜および第2導電膜からなる容量素子による分圧を安定させ、絶縁膜の耐圧の向上によって生じる、高耐圧半導体装置の耐圧特性の不安定化を抑制することができる。<第1の実施形態>以下、図面を参照して、本発明の第1の実施形態について説明する。図1は、この発明の一実施形態による高耐圧半導体装置の平面図である。図において、高耐圧MOSMetalOxideSemiconductorトランジスタ23と高耐圧回路ブロック25とがワイヤボンド24より接続され、これら高耐圧MOSトランジスタ23、高耐圧回路ブロック25及びワイヤボンド24により、高耐圧半導体装置が構成されている。以下、この図1において高耐圧半導体装置の平面図におけるA-A’における線視断面図である図2と、B-B’における線視断面図である図3を用い、本実施形態の高耐圧半導体装置の断面構造を説明する。図2は、A-A’における、第1の実施形態による高耐圧MOSトランジスタ23の線視断面図である。また、図4は、、第1の実施形態による高耐圧回路ブロック25と周辺の低電圧回路領域高耐圧回路ブロック25より低い電圧で駆動される回路の領域とを絶縁分離する高耐圧分離部のB-B’における線視断面図である。図2において、p型基板7は、p型不純物が添加されている半導体基板であり、上部y方向にn型不純物が添加されたn型エピタキシャル層11が形成されている。n型エピタキシャル層11には、表面にp型不純物領域が注入されたp-型第1電界緩和拡散層10が形成されている。n型第2電界緩和拡散層9は、p-型第1電界緩和拡散層10と平面視で重なる位置に形成されている。また、このn型第2電界緩和拡散層9は、p-型第1電界緩和拡散層10を平面視で包含する範囲に形成されている。また、n型第2電界緩和拡散層9は、n型不純物がn型エピタキシャル層11より高い濃度で注入され、拡散層の深さがp型第2電界緩和拡散層10より浅く形成されている。また、p-型第1電界緩和拡散層10において、n型第2電界緩和拡散層9に平面視で重なる位置にフィールド酸化膜2が厚さaとして形成されている。n型エピタキシャル層11には、p-型第1電界緩和拡散層10の一方の端部のドレイン領域DRにおいて、このp-型第1電界緩和拡散層10と隣接する、n型不純物が注入されたn型ドレインコンタクト用拡散層14が形成されている。n型ドレインコンタクト用拡散層14表面には、n型ドレインコンタクト用拡散層14とドレイン電極13とがコンタクトを取り、オーミック接合されている。また、n型エピタキシャル層11には、ゲート領域GTとしてp-型第1電界緩和拡散層10の端部と所定の離間距離を有する離間領域Bを介して、p-型チャネル拡散層4が形成されている。n型ソースコンタクト用拡散層3は、平面視でp-型チャネル拡散層4の表面において、外周がp型チャネル拡散層4の外周と所定の距離を有する位置に形成されている。n型ソースコンタクト用拡散層3は、n型不純物が注入されており、n型第2電界緩和拡散層9より高い不純物濃度で形成されている。このn型ソースコンタクト用拡散層3表面には、ソース電極5が形成され、n型ソースコンタクト用拡散層3とソース電極5とのコンタクトが取られ、オーミック接合されている。p-型チャネル拡散層4内において、n型ソースコンタクト用拡散層3の外周とp-型チャネル拡散層4の外周との間の領域は、高耐圧MOSトランジスタ23がオンオフ動作する際に小数キャリアn型高耐圧MOSゲートの場合、電子が移動して、電流が流れることになるチャネル領域Aとなる。ゲート領域GTにおいて、フィールド酸化膜2の端部、離間領域B、及びチャネル領域Aに重なる位置にゲート酸化膜6を介してゲート導電膜8が形成されている。また、このゲート導電膜8には、ゲート電極17が形成され、ゲート導電膜8とゲート電極17とのコンタクトが取られ、オーミック接合されている。また、n型エピタキシャル層11には、p-型チャネル拡散層4のチャネル領域Aが形成している一の端部と対向する他の端部に隣接して、p型分離用拡散層18が形成されている。p型分離用拡散層18は、p型不純物が注入されており、p-型チャネル拡散層4より高い不純物濃度で形成されている。分離用埋込領域19は、p型分離用拡散層18の下部において、深さ方向にn型エピタキシャル層11とp型基板7との間に形成されている。分離用埋込領域19は、p型不純物がp型分離用拡散層18より高い濃度で注入されている。次に、フィールド酸化膜2上部の領域であるフローティングフィールドプレート領域FGに形成される、フィールド酸化膜2とn型第2電界緩和拡散層9との界面における電界を緩和するコンデンサ列について説明する。このコンデンサ列は、フィールド酸化膜2の上部に形成される複数のコンデンサが直列に接続されて形成されている。コンデンサ各々は、フィールド酸化膜2の上部に所定の離間間隔にて配置して形成される第1導電膜FGA1、FGA2、FGA3、FGA4と、第2導電膜FGB1、FGB2、FGB4と、第1導電膜と第2導電膜との間に形成されている、厚さbの層間絶縁膜1とから形成されている。ここで、第1導電膜FGA1、FGA2、FGA3、FGA4と、第2導電膜FGB1、FGB2、FGB3とは、フローティングフィールドプレートとして形成されている。すなわち、フローティングフィールドプレート領域FGには、フィールド酸化膜2上において、ドレイン電極13の端部からなるフィールドプレートとゲート電極17の端部からなるフィールドプレートとの間の領域に、所定のピッチで、第1導電膜FGAnnは1以上の整数、例えば第1導電膜FGA1、FGA2、FGA3、FGA4が形成されている。また、第1導電膜FGA1、FGA2、FGA3、FGA4の上には、層間絶縁膜1が形成されている。ここで、層間絶縁膜1の膜厚bはフィールド酸化膜2の膜厚aよりも薄く形成されている。この層間絶縁膜1上には、離間間隔にて配置された第2導電膜FGBmmは1以上の整数、例えば、第2導電膜FGB1、FGB2、FGB3が形成されている。ドレイン電極13の端部からなるフィールドプレートと、第1導電膜FGA4とが層間絶縁膜1を介して対向してなる対向面により、直列に配列されたコンデンサの一方の端部におけるコンデンサ一端がドレイン電極13に接続されるコンデンサが形成される。また、ゲート電極17の端部からなるフィールドプレートと、第1導電膜FGA1とが層間絶縁膜1を介して対向してなる対向面により、直列に配列されたコンデンサの他方の端部におけるコンデンサ一端がゲート電極17に接続されるコンデンサが形成される。次に、直列に配列されたコンデンサの構成を、第1導電膜FGA2、FGA3と、第2導電膜FGB2とを例として、図2中に示した一部分Sの拡大図を参照して説明する。従来においては、第1導電膜FGAn上に形成された層間絶縁膜1は、第2導電膜FGBmを形成する前に平坦化される。そして、第2導電膜FGBmは、平坦化された層間絶縁膜1上において、第1導電膜FGAn間の離間領域と、この離間領域の両側に配置された第1導電膜FGAnのそれぞれの一部に対し、平面視でオーバーラップ重なり部分を有するように形成される。この重なり部分が容量素子となり、直列に接続された容量素子回路が形成され、この容量素子回路により、ドレイン電極13とゲート電極17との間に印加された高電圧が分圧され、分圧された電圧によりn型第2電界緩和拡散層9、p-型第1電界緩和拡散層10及びn型エピタキシャル層11に電場が生じる。この結果、高耐圧半導体装置がオフとされ遮断した状態において、ドレイン電極13とゲート電極17との間に印加される高電圧を、直列に接続されたコンデンサ回路容量素子回路における複数のコンデンサ容量素子の各々が分担している。この分担により、コンデンサそれぞれにより高電圧を分圧するため、第1導電膜FGAnの各々の電位が決定される。この分圧により、フィールドプレート効果により、ゲート領域GTあるいはソース領域SOにおいて、n型第2電界緩和拡散層9とフィールド酸化膜2との界面における電界強度が他の領域に対して上昇することを抑制し、高耐圧半導体装置の高耐圧化が図れる。一方、本実施形態は、図2に示すように、第1導電膜FGAn上にある平坦化された層間絶縁膜1において、隣接する第1導電膜FGAnの間、すなわち離間領域における層間絶縁膜1に、フィールド酸化膜2に達するトレンチ21が形成されている。そして、層間絶縁膜1に形成されたトレンチ21の内面とこの層間絶縁膜1上とに、第2導電膜FGBmが形成されている。このため、第2導電膜FGBmは、下方向に頂部が突き出ている凸形状となっている。この第2導電膜FGBmは、すでに述べたように、層間絶縁膜1に形成されたトレンチ21内部と、フィールド酸化膜12の面と平行方向に層間絶縁膜1を介して配置されている。また、第2導電膜FGBmは、トレンチ21の両側に配置された第1導電膜FGAnの端部と、平面視でオーバーラップ重なり部分を有するように形成されている。したがって、第2導電膜FGBmは、第1導電膜FGAn間における離間部凹部分において、一部分がトレンチ21内に挿入された部分が頂部となり、この頂部が下部y方向にとなる凸状に形成されている。このため、第1導電膜FGAnの離間領域において、この第1導電膜FGAnの対向する側面と、凸状に形成された第2導電膜FGBmの頂部の側壁とが対向している。ここで、一部分Sにおいて、トレンチ21の側壁に対向した第1導電膜FGA2及びFGA3の各々の側壁と、第2導電膜FGB6のトレンチ21内に形成されている部分との対向する距離を距離H1とする。この距離H1は、トレンチ21の側壁に対向した第1導電膜FGA2及びFGA3の側壁と、第2導電膜FGB2のトレンチ21内に形成された凸状の部分の側壁とが対向する部分の層間絶縁膜1の厚さH1となる。また、第1導電膜FGA2及びFGA3の各々の上面方向yと、この上面と対向する第2導電膜FG6の下面のオーバーラップ部分との距離を距離H2とする。この距離H2は、第1導電膜FGA2及びFGA3の各々の上面と、第2導電膜FGB2の下面とが対向する部分の層間絶縁膜1の厚さH2となる。上記距離H1と距離H2とは、第1導電膜FGAnと第2導電膜FGBmとの間の耐圧を満足するならば、同一でも良いし、異なっていても良い。しかしながら、層間絶縁膜1の厚さは、第1導電膜FGAnと第2導電膜FGBmとの間の耐圧を満足させる厚さとして設定される。そして、第1導電膜FGAnと第2導電膜FGBmとで形成する容量素子の容量値を最も高くするため、層間絶縁膜1の厚さH1と厚さH2との各々は、耐圧を満足させる厚さで等しく設定される。また、図3の高耐圧分離部は、ゲート電極17及びゲート導電膜8が無く、ゲート酸化膜6の部分まで、フィールド酸化膜2が形成されている以外は、図2の高耐圧MOSトランジスタ23と同様な断面構造を有している。また、図3のゲート領域GT側での端部のコンデンサは、ソース電極5がフィールド酸化膜2の端部まで延長された部分からなるフィールドプレートと、第1導電膜FGA1とが層間絶縁膜1を介して対向してなる対向面により形成されている。この高耐圧分離部には、図2における高耐圧MOSトランジスタ23がオフ状態になっている場合と同様の高電圧が印加されている。この高耐圧分離部のフィールド酸化膜2上に形成されている直列に接続されたコンデンサの分圧の状態は、すでに述べた高耐圧MOSトランジスタ23の場合と同様である。上述した直列に接続されたコンデンサの構造により、本実施形態では、従来例の第1導電膜FGAnと第2導電膜FGBmとの対向面積に比較して、第1導電膜FGAnと第2導電膜FGBmとの対向面積は、トレンチ21内に形成された第1導電膜FGAnと、第2導電膜FGBmとの対向面積の分増加する。すなわち、本実施形態においては、トレンチ21において、第1導電膜FGAnの側面と、トレンチ21内における第2導電膜FGBmの側面との対向面により構成される容量素子の容量値が増加することになる。この結果、本実施形態は、直列に接続させる容量素子各々の容量値を、従来に比較して大きくすることができ、層間絶縁膜1の膜厚のばらつきや、層間絶縁膜1におけるイオンなどの拡散による分極の変動等を抑制し、容量値を容易に均一化することができ、分圧した電位を従来例に比較してより均等化にすることを可能とする。これにより、本実施形態によれば、層間絶縁膜1の膜厚のばらつきや、イオンの拡散などにより分極の影響により、直列接続されたコンデンサの端部のコンデンサの容量が他のコンデンサに比較して大きくなり、図2の高耐圧MOSトランジスタ23におけるドレイン領域DR及びゲート領域GT近傍、あるいは図3の高耐圧分離部の両端部などにおいて電場強度のピークが生じることを抑制し、高耐圧半導体装置の耐圧が劣化することを防止することができる。以下、図2及び図3に示す第1の実施形態の高耐圧半導体装置におけるフローティングフィールドプレートとしての第1導電膜FGAnと第2導電膜FGBmの製造方法について説明する。ここで、フィールド酸化膜2を形成するまでの工程は省略し、フィールド酸化膜2を形成した以降における第1導電膜FGAnと第2導電膜FGBmを形成する工程の説明を行う。フィールド酸化膜2上に、導電体を堆積させる。そして、導電体に対してリソグラフィー工程及びエッチング工程を行うことにより、第1導電膜FGAnを形成する。このとき、第1導電膜FGAnの各々は、後述するトレンチ21のx方向の幅と、このトレンチ21内の第2導電膜FGBmとの耐圧を満足させる距離とを加算した間隔で離間して形成される。次に、第1導電膜FGAnが形成された後、この第1導電膜FGAnの上と、この第1導電膜FGAnが離間した離間領域における露出されたフィールド酸化膜2の上に、層間絶縁膜1を堆積させる。そして、堆積させた層間絶縁膜1を、CMPChemicalMechanicalPolishing等により平坦化させる。そして、平坦化した層間絶縁膜1に対し、第1導電膜FGAnの各々が離間している離間領域における層間絶縁膜1に、リソグラフィー工程及びエッチング工程により、トレンチ21を形成する。そして、トレンチ21内部を満たす厚さに、第2導電膜FGBmとなる導電体を、トレンチ21内周を含めて、層間絶縁膜1上に堆積させる。導電体の堆積後、リソグラフィー工程及びエッチング工程によって、平面視において、第1導電膜FGAnが離間している離間領域を含み、離間領域に隣接する第1導電膜FGAnの端部それぞれに対し、オーバーラップ部分を有する第2導電膜FGBmを形成する。<第2の実施形態>以下、図面を参照して、本発明の第2の実施形態について説明する。図4は、図1におけるA-A’における、第2の実施形態による高耐圧MOSトランジスタ23の線視断面図である。また、図5は、、第2の実施形態による高耐圧回路ブロック25と周辺の定電圧回路領域とにおけるB-B’における高耐圧分離部の線視断面図である。第2の実施形態は、直列接続されたコンデンサを形成する第1導電膜FGAn及び第2導電膜FGBmの構造を除いて、第1の実施形態と同様の構造をしている。第2の実施形態において、第1の実施形態と異なる点のみ以下に説明する。第1の実施形態と同様に、第1導電膜FGA2及びFGA3と、第2導電膜FGB2との一部分Sを拡大した図を参照し、第1導電膜FGA2及びFGA3と、第2導電膜FGB2とで形成されるコンデンサ容量素子について説明する。本実施形態においても、第1の実施形態と同様に、フィールド酸化膜2上に、第1導電膜FAnが所定の離間距離により各々離間されて形成されている。この第1導電膜FAnとフィールド酸化膜2との間に、第1導電膜FGAnの平面視における中央部近傍の直下の領域に、第1絶縁膜凸部22が設けられている。ここで、第1導電膜FGAnは、第1絶縁膜凸部22が形成された後、この第1絶縁膜凸部22とオーバーラップし、第1絶縁膜凸部22の両端部より距離L1の幅分だけ平面視で大きく、すなわち平面視で第1絶縁膜凸部22を含む形状に第1導電膜FGAnが形成されている。したがって、この第1絶縁膜凸部22上部に、第1導電膜FGAnがオーバーラップして形成されているため、第1導電膜FGAnは、直下に第1絶縁膜凸部22が存在する位置が頂部となる凸形状となって形成される。第1導電膜FGAnは、上方向に頂部が突き出ている凸形状となっている。これにより、第1導電膜FGAnは、自身の端部から中心に向かって所定の距離L1までの範囲が肩部となり、この肩部から頂部の頂面までの高さがL2である凸形状となっている。そして、第1導電膜FGAnを凸部形状に形成した後、層間絶縁膜1を第1導電膜FGAn及び露出されているフィールド酸化膜2上に形成する。この層間絶縁膜1は、後述するように、堆積した全面において同様の厚さで形成されている。そして、堆積した層間絶縁膜1上に堆積した導電体から構成された第2導電膜FGBmが形成されている。この第2導電膜FGBm、例えば第2導電膜FGB2は、層間絶縁膜1を介挿して形成されている第1導電膜FGA2及びFGA3の離間領域と、この離間領域を介して対向している第1導電膜FGA2及びFGA3の一部と、平面視でオーバーラップ重なり部分を有するように形成されている。したがって、第2導電膜FBmは、両端の一部と、第1導電膜FGAnの離間領域を介して対向する部分が肩部となり、また第1導電膜FGAnの離間領域の両側に形成された第1導電膜FGAnにおける凸部に挟まれた部分が頂部となり、図4に示すように、下部方向に凸部を有する凸形状に形成されている。ここで、図4において、第1導電膜FGA2及びFGA3に対し、オーバーラップするように、第1導電膜FGB2を形成した場合において、第1導電膜FGA2及びFGA3の頂部の頂面と、この頂面と対向する第2導電膜FGB6との距離を距離H5とする。また、第1導電膜FGA2及びFGA3の凸形状の肩部の面と、この肩部の面と対向する第2導電膜FGB2における頂部の頂面との距離を距離H3とする。また、第1導電膜FGA2及びFGA3の凸部における頂部の側壁と、この側壁と対向する第2導電膜FGB3における頂部の側壁との距離を距離H4とする。上述した距離H3、H4及びH5は、それぞれの距離を示した位置における層間絶縁膜1の厚さbであり、すべてが等しく形成される。この構造により、本実施形態は、第1導電膜FGAn及び第2導電膜FGBmの各々を、その断面が凸部形状となるように形成したため、従来に比較して、第1導電膜FGA2及びFGA3の凸部における頂部の側壁と、この側壁と対向する第2導電膜FGBmとの対向面積の分、第1導電膜FGAnと第2導電膜FGBmとのオーバーラップにより形成されるコンデンサ容量素子の容量値が従来に比較して増加することになる。この結果、本実施形態は、直列に接続されたコンデンサ各々の容量値を、従来に比較して大きくすることができ、絶縁膜110の膜厚のばらつきや、絶縁膜110におけるイオンなどの拡散による分極の変動等を抑制し、容量値を容易に均一化することができ、分圧した電位を従来例に比較してより均一化することが可能となる。これにより、本実施形態によれば、層間絶縁膜1の膜厚のばらつきや、イオンの拡散などにより分極の影響により、直列接続されたコンデンサの端部のコンデンサの容量が他のコンデンサに比較して大きくなり、図4の高耐圧MOSトランジスタ23におけるドレイン領域DR及びゲート領域GT近傍、あるいは図5の高耐圧分離部の両端部などにおいて電場強度のピークが生じることを抑制し、高耐圧半導体装置の耐圧が劣化することを防止することができる。以下、図4及び図5に示す第2の実施形態の高耐圧半導体装置におけるフローティングフィールドプレートとしての第1導電膜FGAnと第2導電膜FGBmの製造方法について説明する。ここで、フィールド酸化膜2を形成するまでの工程は省略し、フィールド酸化膜2を形成した以降における第1導電膜FGAnと第2導電膜FGBmを形成する工程の説明を行う。フィールド酸化膜2上部に絶縁体の膜を形成しし、後に第1導電膜FGAnの頂部を形成する位置に、リソグラフィー工程及びエッチング工程によって、第1絶縁膜凸部22を形成する。次に、第1絶縁膜凸部22を形成した後、この第1絶縁膜凸部22上及び露出されたフィールド酸化膜2上に、導電体を堆積させる。そして、導電体に対してリソグラフィー工程及びエッチング工程を行うことにより、第1導電膜FGAnを形成する。ここで、第1絶縁膜凸部22が第1導電膜FGAnの中央下部に位置するように、当該第1導電膜FGAnを、リソグラフィー工程及びエッチング工程によって形成する。このとき、第1導電膜FGAnの各々は、耐圧を満足させる距離に離間して形成される。次に、第1導電膜FGAnが形成された後、この第1導電膜FGAnの上と、この第1導電膜FGAnが離間した離間領域における露出されたフィールド酸化膜2の上に、層間絶縁膜1を堆積させる。そして、堆積させた層間絶縁膜1を、CMPChemicalMechanicalPolishing等により平坦化させる。そして、平坦化した層間絶縁膜1に対し、第1導電膜FGAnの各々が離間している離間領域における層間絶縁膜1に、リソグラフィー工程及びエッチング工程により、トレンチ21を形成する。そして、トレンチ21内部を満たす厚さに、第2導電膜FGBmとなる導電体を、層間絶縁膜1上に堆積させる。そして、リソグラフィー工程及びエッチング工程によって、平面視において、第1導電膜FGAnが離間している離間領域を含み、離間領域を介して隣接する第1導電体膜FGAnの端部それぞれに対し、オーバーラップ部分を有するように、第2導電膜FGBmを形成する。<第3の実施形態>以下、図面を参照して、本発明の第3の実施形態について説明する。図6は、図1におけるA-A’における、第3の実施形態による高耐圧MOSトランジスタ23の線視断面図である。また、図7は、第3の実施形態による高耐圧回路ブロック25と周辺の定電圧回路領域とにおけるB-B’における高耐圧分離部の線視断面図である。第3の実施形態は、直列接続されたコンデンサを形成する第1導電膜FGAn及び第2導電膜FGBmの構造を除いて、第1及び第2の実施形態と同様の構造をしている。第2の実施形態において、第1及び第2の実施形態と異なる点のみ以下に説明する。本実施形態は、直列接続されたコンデンサを形成する第1導電膜FGAn及び第2導電膜FGBmが、すでに説明した第1の実施形態と第2の実施形態とを組み合わせた構造となっている。すなわち、第3の実施形態においては、第2の実施形態と同様に、第1導電膜FGAnの断面を凸形状とするため、この第1導電膜FGAnの中央近傍の下部に第1絶縁膜凸部22が形成されている。また、第3の実施形態においては、第1の実施形態と同様に、第1導電膜FGAnの離間領域に堆積されている層間絶縁膜2にトレンチ21を形成し、このトレンチ21内を充填し、下部に頂部が形成されるように第2導電膜FGBmが設けられている。図6及び図7に示すように、本実施形態においては、平面視で、凸形状の第1導電膜FGA2及びFGA3の各々における頂部の頂面の一部と、第2導電膜FGB3の端部とがオーバーラップするように、第1導電膜FGAn及び第2導電膜FGBmが形成されている。ここで、第1導電膜FGA2及びFGA3における頂部の頂面と、この頂面と層間絶縁膜1を介して対向する第2導電体膜FGB2との距離を距離H5とする。また、第1導電膜FGA2及びFGA3における凸形状の肩部の面と、この肩部の面と対向する第2導電膜FGB2との距離を距離H3とする。また、第1導電膜FGA2及びFGA3における頂部の側壁と、この側壁と対向する第2導電膜FGB2の頂部の側壁との距離を距離H4とする。また、トレンチ21の側壁に接している第1導電膜FGA2及びFGA3の各々の側壁と、トレンチ21内の第2導電膜FGB2の側壁との距離を距離H1とする。この距離H1、H3、H4及びH5は、それぞれの距離を示した位置における層間絶縁膜1の厚さであり、すべてが等しく形成されている。この構造により、本実施形態は、第1導電膜FGAnをその断面が凸部形状とし、かつ第1導電膜FGAnの各々の離間領域にトレンチ21を形成したため、従来に比較して、第1導電膜FGAnの凸部における頂部の側壁と、この側壁と対向する第2導電膜FGBmの一の頂部の側壁との対向面積の分、さらに第1導電膜FGAnの側壁とトレンチ21内の第2導電膜FGBmの一の頂部の頂面に形成される他の頂部の側壁との対向面積の分だけ、第1導電膜FGAnと第2導電膜FBmとがオーバーラップして形成するコンデンサ容量素子の容量値が従来例に比較して増加することになる。この結果、本実施形態は、直列に接続させる容量素子各々の容量値を、従来に比較して大きくすることができ、層間絶縁膜1の膜厚のばらつきや、層間絶縁膜1におけるイオンなどの拡散による分極の変動等を抑制し、容量値を容易に均一化することができ、分圧した電位を従来例に比較してより均一化することが可能とする。これにより、本実施形態によれば、層間絶縁膜1の膜厚のばらつきや、イオンの拡散などにより分極の影響により、直列接続されたコンデンサの端部のコンデンサの容量が他のコンデンサに比較して大きくなり、図2の高耐圧MOSトランジスタ23におけるドレイン領域DR及びゲート領域GT近傍、あるいは図3の高耐圧分離部の両端部などにおいて電場強度のピークが生じることを抑制し、高耐圧半導体装置の耐圧が劣化することを防止することができる。以下、図6及び図7に示す第3の実施形態の高耐圧半導体装置におけるフローティングフィールドプレートとしての第1導電膜FGAnと第2導電膜FGBmの製造方法について説明する。ここで、フィールド酸化膜2を形成するまでの工程は省略し、フィールド酸化膜2を形成した以降における第1導電膜FGAnと第2導電膜FGBmを形成する工程の説明を行う。フィールド酸化膜2上部に絶縁体の膜を形成しし、後に第1導電膜FGAnの頂部を形成する位置に、リソグラフィー工程及びエッチング工程によって、第1絶縁膜凸部22を形成する。次に、第1絶縁膜凸部22を形成した後、この第1絶縁膜凸部22上及び露出されたフィールド酸化膜2上に、導電体を堆積させる。ここで、第1絶縁膜凸部22が第1導電膜FGAnの中央下部に位置するように、当該第1導電膜FGAnを、リソグラフィー工程及びエッチング工程によって形成する。このとき、第1導電膜FGAnの各々は、耐圧を満足させる距離に離間して形成される。ここで、第1絶縁膜凸部22が第1導電膜FGAnの中央下部に位置するように、当該第1導電膜FGAnを、リソグラフィー工程及びエッチング工程によって形成する。このとき、第1導電膜FGAnの各々は、耐圧を満足させる距離に離間して形成される。次に、第1導電膜FGAnが形成された後、この第1導電膜FGAnの上と、この第1導電膜FGAnが離間した離間領域における露出されたフィールド酸化膜2の上に、層間絶縁膜1を堆積させる。そして、堆積させた層間絶縁膜1を、CMPChemicalMechanicalPolishing等により平坦化させる。そして、平坦化した層間絶縁膜1に対し、第1導電膜FGAnの各々が離間している離間領域における層間絶縁膜1に、リソグラフィー工程及びエッチング工程により、トレンチ21を形成する。そして、トレンチ21内部を満たす厚さに、第2導電膜FGBmとなる導電体を、層間絶縁膜1上に堆積させる。そして、リソグラフィー工程及びエッチング工程によって、平面視において、第1導電膜FGAnが離間している離間領域を含み、離間領域を介して隣接する第1導電体膜FGAnの端部それぞれに対し、オーバーラップ部分を有するように、第2導電膜FGBmを形成する。以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。