データを第1のラインに駆動する第1のドライバと、前記第1のラインに伝達されたデータのパターンを変更するパターン変更部と、該パターン変更部によってパターンが変更されたデータを第2のラインに駆動する第2のドライバと、前記第2のラインに伝達されたデータのパターンを元通りに復元するパターン復元部と、を備えることを特徴とするデータ伝送回路。前記第1のラインのローディング及び前記第2のラインのローディングが、前記パターン変更部と前記第2のドライバとの間のローディングに比べて相対的に大きいことを特徴とする請求項1に記載のデータ伝送回路。前記パターン変更部が、前記第1のライン上のデータの遷移個数と前記第2のライン上のデータの遷移個数とを互いに異なるようにすることを特徴とする請求項1に記載のデータ伝送回路。前記パターン変更部が、前記第1のラインに伝達された連続的なデータのうち、一部のデータを反転することを特徴とする請求項1に記載のデータ伝送回路。前記パターン復元部が、前記第2のラインに伝達されたデータのうち、前記パターン変更部によって反転されたデータを反転することを特徴とする請求項4に記載のデータ伝送回路。入力されるデータのパターンを変更するパターン変更部と、該パターン変更部によってパターンが変更されたデータを第1のラインに駆動する第1のドライバと、前記第1のラインに伝達されたデータのパターンを元通りに復元するパターン復元部と、該パターン復元部によってパターンが復元されたデータを第2のラインに駆動する第2のドライバと、を備えることを特徴とするデータ伝送回路。前記第1のラインのローディング及び前記第2のラインのローディングが、前記パターン復元部と前記第2のドライバとの間のローディングに比べて相対的に大きいことを特徴とする請求項6に記載のデータ伝送回路。前記パターン復元部のデータパターン復元により、前記第1のライン上のデータの遷移個数と前記第2のライン上のデータの遷移個数とが互いに異なるようになることを特徴とする請求項6に記載のデータ伝送回路。前記パターン変更部が、前記パターン変更部に入力される連続的なデータのうち、一部のデータを反転することを特徴とする請求項6に記載のデータ伝送回路。前記パターン復元部が、前記第1のラインに伝達されたデータのうち、前記パターン変更部によって反転されたデータを反転することを特徴とする請求項9に記載のデータ伝送回路。イーブン第1のラインのデータを順次受信する複数のイーブンパイプラッチと、オッド第1のラインのデータを順次受信する複数のオッドパイプラッチと、前記複数のイーブンパイプラッチに格納されたデータを順次ライジング第2のラインに伝達するライジングドライバと、前記複数のオッドパイプラッチに格納されたデータを順次フォーリング第2のラインに伝達するフォーリングドライバと、を備え、前記複数のイーブンパイプラッチのうち、一部のパイプラッチが、自分に入力されたデータを反転し、前記複数のパイプラッチのうち、一部のパイプラッチが、自分に入力されたデータを反転することを特徴とするメモリ装置。前記メモリ装置が、前記イーブン第1のラインにデータを駆動するイーブンセンスアンプと前記オッド第1のラインにデータを駆動するオッドセンスアンプとをさらに備え、前記イーブンセンスアンプと前記オッドセンスアンプとが、自分の駆動するデータの一部を反転させることを特徴とする請求項11に記載のメモリ装置。前記複数のイーブンパイプラッチのうち、データを反転するイーブンパイプラッチが、前記イーブンセンスアンプによって反転されたデータを反転し、前記複数のオッドパイプラッチのうち、データを反転するオッドパイプラッチが、前記オッドセンスアンプによって反転されたデータを反転することを特徴とする請求項12に記載のメモリ装置。前記メモリ装置が、前記ライジング第2のライン及び前記フォーリング第2のラインから伝達されたデータをチップの外部に出力する出力ドライバをさらに備え、前記出力ドライバが、自分の出力するデータのうち、一部のデータを反転して出力することを特徴とする請求項11に記載のメモリ装置。前記出力ドライバが、前記複数のイーブンパイプラッチのうち、データを反転するイーブンパイプラッチが反転したデータと、前記複数のオッドパイプラッチのうち、データを反転するオッドパイプラッチが反転したデータを反転して出力することを特徴とする請求項14に記載のメモリ装置。A地点からB地点を経てC地点までデータを伝送する方法であって、データをA地点からB地点まで駆動するステップと、B地点に伝達されたデータのパターンを変更するステップと、パターンが変更されたデータをB地点からC地点まで駆動するステップと、を含むことを特徴とするデータ伝送方法。前記パターンを変更するステップにおけるデータパターンの変更が、前記A地点から前記B地点まで駆動されるデータの遷移個数と前記B地点から前記C地点まで駆動されるデータの遷移個数とを互いに異なるようにすることを特徴とする請求項16に記載のデータ伝送方法。前記C地点に伝達されたデータのパターンを変更するステップをさらに含むことを特徴とする請求項16に記載のデータ伝送方法。前記C地点におけるデータパターン変更によってC地点に伝達されたデータが、A地点におけるデータと同じパターンを有することを特徴とする請求項18に記載のデータ伝送方法。前記A地点からB地点に駆動するデータのパターンを変更するステップをさらに含むことを特徴とする請求項16に記載のデータ伝送方法。前記A地点におけるデータパターン変更と、前記B地点におけるデータパターン変更とが、互いに反対になされることを特徴とする請求項20に記載のデータ伝送方法。本発明は、上記のような従来技術の問題を解決するために提案されたものであって、その目的は、データ伝送回路で消費される瞬間電流量を減らすことにある。そこで、上記の目的を達成するための本発明に係るデータ伝送回路が、データを第1のラインに駆動する第1のドライバと、前記第1のラインに伝達されたデータのパターンを変更するパターン変更部と、該パターン変更部によってパターンが変更されたデータを第2のラインに駆動する第2のドライバと、前記第2のラインに伝達されたデータのパターンを元通りに復元するパターン復元部とを備える。前記第1のラインと前記第2のラインとのローディング負荷が相対的に大きく、前記パターン変更部と前記第2のドライバとの間のローディングが相対的に小さいことを特徴とする。前記パターン変更部が、前記第1のライン上のデータの遷移個数と前記第2のライン上のデータの遷移個数とを互いに異なるようにすることを特徴とする。前記パターン変更部が、前記第1のラインに伝達された連続的なデータのうち、一部のデータを反転することを特徴とし、前記パターン復元部が、前記第2のラインに伝達されたデータのうち、前記パターン変更部によって反転されたデータを反転することを特徴とする。また、上記の目的を達成するための本発明に係るデータ伝送回路が、入力されるデータのパターンを変更するパターン変更部と、該パターン変更部によってパターンが変更されたデータを第1のラインに駆動する第1のドライバと、前記第1のラインに伝達されたデータのパターンを元通りに復元するパターン復元部と、該パターン復元部によってパターンが復元されたデータを第2のラインに駆動する第2のドライバとを備える。さらに、上記の目的を達成するための本発明に係るメモリ装置が、イーブン第1のラインのデータを順次受信する複数のイーブンパイプラッチと、オッド第1のラインのデータを順次受信する複数のオッドパイプラッチと、前記複数のイーブンパイプラッチに格納されたデータを順次ライジング第2のラインに伝達するライジングドライバと、前記複数のオッドパイプラッチに格納されたデータを順次フォーリング第2のラインに伝達するフォーリングドライバとを備え、前記複数のイーブンパイプラッチのうち、一部のパイプラッチが、自分に入力されたデータを反転し、前記複数のオッドパイプラッチのうち、一部のパイプラッチが、自分に入力されたデータを反転することを特徴とする。前記メモリ装置が、前記イーブン第1のラインにデータを駆動するイーブンセンスアンプと前記オッド第1のラインにデータを駆動するオッドセンスアンプとをさらに備え、前記イーブンセンスアンプと前記オッドセンスアンプとが、自分の駆動するデータの一部を反転させることを特徴とする。前記メモリ装置が、前記ライジング第2のライン及び前記フォーリング第2のラインから伝達されたデータをチップの外部に出力する出力ドライバをさらに備え、前記出力ドライバが、自分の出力するデータのうち、一部のデータを反転して出力することを特徴とする。メモリ装置においてイーブン第1のラインがイーブングローバルライン、オッド第1のラインがオッドグローバルライン、ライジング第2のラインがライジングライン、フォーリング第2のラインがフォーリングラインであると呼ばれることが一般的であるが、ここでは、先のデータ伝送回路の実施形態との統一性を維持するために上記のように表現した。後述する実施形態では、メモリ装置において一般的に呼ばれる名称を使用する。本発明によれば、データがA地点からB地点を経てC地点まで伝達される過程において、B地点でデータのパターンが1回変更される。したがって、データがA地点からB地点まで伝達される間には遷移が多くなっても、データがB地点からC地点まで伝達される間には遷移が少なくなる。すなわち、A~B地点とB~C地点とのうち、1つの地点のみでデータの遷移が多く発生する。このように、本発明は、A~B地点とB~C地点の両方でデータの遷移が多く発生することを防止するので、データ伝送回路が瞬間的に消費する最大電流量を減らす。以下、本発明の属する技術分野における通常の知識を有した者が本発明の技術的思想を容易に実施できるように詳細に説明するために、本発明の最も好ましい実施形態を添付図面を参照して説明する。図2は、本発明に係るデータ伝送回路の一実施形態の構成図である。同図に示すように、データ伝送回路は、データDATAを第1のラインLINE1に駆動する第1のドライバ210と、第1のラインLINE1に伝達されたデータのパターンを変更するパターン変更部230と、パターン変更部230によってパターンが変更されたデータDATA_NEW_PATTERNを第2のラインLINE2に駆動する第2のドライバ220と、第2のラインLINE2に伝達されたデータDATA_NEW_PATTERNのパターンを元通りに復元するパターン復元部240とを備える。A地点に位置する第1のドライバ210は、データDATAをB領域まで駆動する。A地点からB地点までの距離が遠いほど、第1のドライバ210の駆動力は強く設計され、第1のラインLINE1のローディングloadingも大きくなる。第1のドライバ210に入力されるストローブ信号STROBE1は、第1のドライバ210をストローブstrobingするための信号であって、ストローブ信号STROBE1が活性化される度に、第1のドライバ210はデータDATAを第1のラインLINE1に駆動する。B地点に位置するパターン変更部230は、第1のラインLINE1を介して伝達されたデータDATAのパターンを変更する。パターンを変更するとは、第1のラインLINE1上のデータDATA遷移個数と第2のラインLINE2上のデータDATA_NEW_PATTERN遷移個数とが互いに異なるようにデータのパターンを変更するということを意味する。詳細には、パターン変更部は、第1のラインLINE1に伝達された連続的なデータDATAのうち、一部のデータを反転することを特徴とする。例えば、第1のラインLINE1を介して連続的に4個のデータが伝達されれば、パターン変更部230は、2番目と4番目のデータを反転することができる。パターン変更部230に入力される反転信号INV1が活性化されると、パターン変更部230は第1のラインLINE1のデータを反転して出力し、反転信号INV1が非活性化されると、パターン変更部は第1のラインLINE1のデータをそのまま出力する。B地点に位置する第2のドライバ220は、パターン変更部230によってパターンが変更されたデータDATA_NEW_PATTERNをC地点まで駆動する。B地点からC地点までの距離が遠いほど、第2のドライバ220の駆動力は強く設計され、第2のラインLINE2のローディングも大きくなる。第2のドライバ220に入力されるストローブ信号STROBE2は、第2のドライバ220をストローブするための信号であって、ストローブ信号STROBE2が活性化される度に、第2のドライバ220はパターン変更部230の出力データを第2のラインLINE2に駆動する。C地点に位置するパターン復元部240は、第2のラインLINE2を介して伝達されたデータDATA_NEW_PATTERNのパターンを元通りに復元する。パターン復元部240はパターン変更部230と同様に動作する。パターン変更部230が反転したデータを再反転するものである。すなわち、パターン変更部230が連続的な4個のデータDATAのうち、2番目と4番目のデータを反転すると、パターン復元部240も連続的な4個のデータDATA_NEW_PATTERNのうち、2番目と4番目のデータを反転して、データDATA_NEW_PATTERNが元のパターンDATAのパターンに変更されるようにする。パターン復元部240に入力される反転信号INV2が活性化されると、パターン復元部240は第2のラインLINE2のデータを反転して出力し、反転信号INV2が非活性化されると、第2のラインのデータをそのまま出力する。次の表1は、パターン変更部230とパターン復元部240とが連続する4個のデータのうち、2番目と4番目のデータを反転させる動作を行う場合に、第1のラインLINE1上のデータパターンDATAと第2のラインLINE2上のデータパターンDATA_NEW_PATTERN及び第1のラインLINE1と第2のラインLINE2上における電流消費を表わす。一方、下記の表2は、パターン変更部230とパターン復元部240がない場合に、第1のラインLINE1上のデータパターンと第2のラインLINE2上のデータパターン及び第1のラインLINE1と第2のラインLINE2上における電流消費を表わす。表1に示すように、パターン変更部230とパターン復元部240とが備えられる場合には、どのようなデータパターンでも第1のラインLINE1または第2のラインLINE2のうち、いずれか1つのラインのみで電流消費が多く発生し、絶対に第1のラインLINE1と第2のラインLINE2との両方で多くの電流消費が発生しない。しかし、表2に示すように、パターン変更部230とパターン復元部240とが備えられていない場合には、データパターンによって第1のラインLINE1と第2のラインLINE2との両方で電流消費が多く発生する場合がある。パターン変更部230とパターン復元部240とが備えられる場合表1には、どのようなデータパターンでも瞬間的な電流消費量が大きく上昇することがないが、パターン変更部230とパターン復元部240とが備えられていない場合表2には、データパターンによって瞬間的な電流消費量が大きく上昇することがある。このように、本発明は、データ伝送回路で発生する全体電流消費量を減らすものではないが、データ伝送回路が瞬間的に消費する電流量が大きく増加することを防ぐ。すなわち、データ伝送回路のピーク電流peakcurrentを減らして、データ伝送回路が適用されたシステムが安定的に動作できるようにする。上述した効果は、A地点~B地点までの距離とB地点~C地点までの距離とは相対的に遠く、パターン変更部230と第2のドライバ220との間の距離と、パターン復元部240とその後続のドライバ図示せずとの間の距離とが短いほど高まる。また、B地点はA地点とC地点との間の中間であることが好ましい。図3は、図2のストローブ信号STROBE2と反転信号INV1との関係を示した図である。同図に示すように、反転信号INV1は、ストローブ信号STROBE2が奇数番目に活性化される区間の間には非活性化され、ストローブ信号STROBE2が偶数番目に活性化される区間の間には活性化される。したがって、第2のドライバ220が出力する1、3、5、7...番目のデータはパターン変更部230によって反転されず、第2のドライバ220が出力する2、4、6...番目のデータはパターン変更部230によって反転される。反転信号INV2も反転信号INV1と同様な方式で生成され得るが、反転信号INV2を生成するときには、反転信号の後端のドライバ図示せずのストローブ信号を用いて生成することができる。図4は、図3のような反転信号INV1を生成する回路の一実施形態の構成図である。ストローブ信号STROBE2を用いて反転信号INV1を生成する回路は、ストローブ信号STROBE2を遅延させる遅延ライン410と、遅延されたストローブ信号STROBE2_Dを用いて反転信号INV1を生成する回路420とを備えて構成される。その動作をみると、遅延ライン410は、ストローブ信号STROBE2を遅延させて、遅延されたストローブ信号STROBE2_Dを生成する。そして、回路420は、遅延されたストローブ信号STROBE2_Dの立下がりエッジfallingedgeに応じて反転信号INV1の論理値を変更する。その結果、図3のような反転信号INV1が生成される。参考までに、RST信号は、回路の出力である反転信号INV1をロー値に初期化するリセットreset信号である。このような回路構成は、1つの例示であり、図3のような反転信号INV1を生成するために、様々な回路構成が使用され得ることは当然である。図5は、図2のパターン変更部230の一実施形態の構成図である。同図に示すように、パターン変更部230は、インバータ501と、選択部510とを備えて構成されることができる。インバータ501は、第1のラインLINE1のデータを反転して出力し、選択部510は、反転信号INV1に応じてインバータ501の出力データまたは第1のラインLINE1のデータを選択して出力する。詳細には、選択部510は、反転信号INV1が活性化されると、インバータ501の出力データを選択して出力し、反転信号INV1が非活性化されると、第1のラインLINE1の出力データを選択して出力する。パターン復元部240は、第2のラインLINE2のデータを受信し、反転信号INV2の制御を受けるという点を除くと、パターン変更部230と同様に構成されることができる。図6は、本発明に係るデータ伝送回路の他の実施形態の構成図である。同図に示すように、データ伝送回路は、入力されるデータDATAのパターンを変更するパターン変更部630と、パターン変更部630によってパターンが変更されたデータDATA_NEW_PATTERNを第1のラインLINE1に駆動する第1のドライバ610と、第1のラインLINE1に伝達されたデータのパターンを元通りに復元するパターン復元部640と、パターン復元部640によってパターンが復元されたデータDATAを第2のラインLINE2に駆動する第2のドライバ620とを備える。A地点に位置するパターン変更部630は、入力されたデータDATAのパターンを変更する。パターン変更部630は、反転信号INV1が活性化されると、入力されたデータDATAを反転して出力し、反転信号INV1が非活性化されると、入力されたデータDATAをそのまま出力する。反転信号INV1は、図3~図4において説明したことと同様な方式でストローブ信号STROBE1を用いて生成することができる。パターン変更部630は、図2のパターン変更部230と同様に構成されることができる。第1のドライバ610は、パターン変更部630によってパターンが変更されたデータDATA_NEW_PATTERNを、第1のラインLINE1を介してA地点からB地点まで駆動する。ストローブ信号STROBE1は、第1のドライバ610をストローブするための信号であって、ストローブ信号STROBE1が活性化される度に、第1のドライバ610はパターンが変更されたデータDATA_NEW_PATTERNを第1のラインLINE1に駆動する。B地点に位置するパターン復元部640は、第1のラインLINE1を介して伝達されたデータDATA_NEWPATTERNのパターンを元通りに復元する。パターン復元部640は、パターン変更部630と同様に動作する。すなわち、パターン復元部640は、パターン変更部630が反転したデータを再反転する。パターン復元部640は、反転信号INV2が活性化されると、入力された第1のラインLINE1のデータを反転して出力し、反転信号INV2が非活性化されると、第1のラインLINE1のデータをそのまま出力する。反転信号INV2は、図3~図4において説明したことと同様な方式でストローブ信号STROBE2を用いて生成することができ、パターン復元部640は、図2のパターン復元部240と同様に構成されることができる。第2のドライバ620は、パターン復元部640によってパターンが復元されたデータDATAをB地点からC地点まで駆動する。第2のドライバ620に入力されるストローブ信号STROBE2は、第2のドライバ620をストローブするための信号であって、ストローブ信号STROBE2が活性化される度に、第2のドライバ620は、パターン復元部640の出力データを第2のラインに駆動する。図6の実施形態によれば、パターン復元部640によって第1のラインLINE1に載せられるデータDATA_NEW_PATTERNと第2のラインLINE2に載せられるデータDATAとが互いに異なるパターンを有するようになる。したがって、第1のラインLINE1のデータDATA_NEW_PATTERNと第2のラインLINE2のデータDATAとが同時に多く遷移することはなく、その結果、データ伝送回路のピーク電流を減らす。図7は、本発明に係るデータ伝送回路がメモリ装置に適用された一実施形態の構成図である。同図に示すように、メモリ装置は、イーブングローバルラインGIO_EVENにデータDATA_EVENを駆動し、自分の駆動するデータの一部を反転するイーブンセンスアンプ711と、オッドグローバルラインGIO_ODDにデータDATA_ODDを駆動し、自分の駆動するデータの一部を反転するオッドセンスアンプ712と、イーブングローバルラインGIO_EVENのデータを順次受信する複数のイーブンパイプラッチ721~724と、オッドグローバルラインGIO_ODDのデータを順次受信する複数のオッドパイプラッチ731~734と、複数のイーブンパイプラッチ721~724に格納されたデータを順次ライジングラインRDOに伝達するライジングドライバ741と、複数のオッドパイプラッチ731~734に格納されたデータを順次フォーリングラインFDOに伝達するフォーリングドライバ742とを備え、複数のイーブンパイプラッチ721~724のうち、一部のパイプラッチ722、724は自分に入力されたデータを反転し、複数のオッドパイプラッチ731~734のうち、一部のパイプラッチ732、734は自分に入力されたデータを反転することを特徴とする。イーブンセンスアンプ711は、ストローブ信号STROBEに応じてデータDATA_EVENをイーブングローバルラインGIO_EVENに駆動する。反転信号INVが活性化されると、データDATA_EVENを反転して駆動し、反転信号INVが非活性化されると、データDATA_EVENをそのまま駆動する。イーブンセンスアンプ711は、図6のパターン変更部630及び第1のドライバ610に対応する構成である。反転信号INVは、ストローブ信号STROBEが活性化される度に論理レベルが変わる。オッドセンスアンプ712は、ストローブ信号STROBEに応じてデータDATA_ODDをオッドグローバルラインGIO_ODDに駆動する。反転信号INVが活性化されると、データDATA_ODDを反転して駆動し、反転信号INVが非活性化されると、データDATA_ODDをそのまま駆動する。オッドセンスアンプ712は、図6のパターン変更部630及び第1のドライバ610に対応する構成である。イーブンパイプラッチ721~724は、イーブングローバルラインGIO_EVENに伝達されるデータを順次受信して格納する。イーブンパイプラッチ721~724は、パイプ入力信号PINB<0>~PINB<3>に応じてイーブングローバルラインGIO_EVENのデータを受信し、パイプ入力信号PINB<0>~PINB<4>は<0>~<3>の順序で活性化される。したがって、イーブングローバルラインGIO_EVENに伝達されるデータのうち、1番目のデータはイーブンパイプラッチ721に入力され、2番目のデータはイーブンパイプラッチ722に入力され、3番目のデータはイーブンパイプラッチ723に入力され、4番目のデータはイーブンパイプラッチ724に入力される。イーブンパイプラッチ721~724のうち、パイプラッチ722、724の前端にはインバータ725、726が備えられる。したがって、パイプラッチ722、724はデータを反転して格納する。パイプラッチ722、724が反転するデータは、イーブンセンスアンプ711によって反転されたデータである。イーブンパイプラッチ721~724は、図6のパターン復元部640に対応する構成である。オッドパイプラッチ731~734は、オッドグローバルラインGIO_ODDに伝達されるデータを順次受信して格納する。オッドパイプラッチ731~734は、パイプ入力信号PINB<0>~PINB<3>に応じてオッドグローバルラインのデータを受信し、パイプ入力信号PINB<0>~PINB<3>は<0>~<3>の順序で活性化される。したがって、オッドグローバルラインGIO_ODDに伝達されるデータのうち、1番目のデータはオッドパイプラッチ731に入力され、2番目のデータはオッドパイプラッチ732に入力され、3番目のデータはオッドパイプラッチ733に入力され、4番目のデータはオッドパイプラッチ734に入力される。オッドパイプラッチ731~734のうち、パイプラッチ732、734の前端にはインバータ735、736が備えられる。したがって、パイプラッチ732、734はデータを反転して格納する。パイプラッチ732、734が反転するデータは、オッドセンスアンプ712によって反転されたデータである。オッドパイプラッチ731~734は、図6のパターン復元部640に対応する構成である。ライジングドライバ741は、ライジングクロックRCLK、CLKの立上がりエッジで活性化されるクロックに応じてイーブンパイプラッチ721~724に格納されたデータを順次ライジングラインRDOに駆動する。フォーリングドライバ742は、フォーリングクロックFCLK、CLKの立下がりエッジで活性化されるクロックに応じてオッドパイプラッチ731~734に格納されたデータを順次フォーリングラインFDOに駆動する。ライジングドライバ741とフォーリングドライバ742とは、図6の第2のドライバ620に対応する構成である。出力ドライバ750は、ライジングラインRDOとフォーリングラインFDOとに伝達されたデータをデータパッドDQを介してチップの外部に出力する。出力ドライバ750は、クロックCLKの立上がりエッジではライジングラインRDOに伝達されたデータを出力し、クロックCLKの立下がりエッジではフォーリングラインFDOに伝達されたデータを出力する。下記の表3は、イーブンデータと、イーブングローバルラインと、ライジングラインのデータを表わし、表4は、オッドデータと、オッドグローバルラインと、フォーリングラインのデータを表わす。表3をみると、どのようなデータDATA_EVENパターンでもイーブングローバルラインGIO_EVENとライジングラインRDOとのうち、いずれか1つのラインのみで電流消費が多く発生し、絶対にイーブングローバルラインGIO_EVENとライジングラインRDOとの両方で多くの電流消費が発生しない。また、表4をみると、どのようなデータDATA_ODDパターンでもオッドグローバルラインGIO_ODDとフォーリングラインFDOとのうち、いずれか1つのラインのみで電流消費が多く発生し、絶対にオッドグローバルラインGIO_ODDとフォーリングラインFDOとの両方で多くの電流消費が発生しない。したがって、本発明に係るメモリ装置におけるピーク電流peakcurrentは減る。図8は、本発明に係るデータ伝送回路がメモリ装置に適用された他の実施形態の構成図である。同図に示すように、メモリ装置は、イーブンデータDATA_EVENをイーブングローバルラインGIO_EVENに駆動するイーブンセンスアンプ811と、オッドデータDATA_ODDをオッドグローバルラインGIO_ODDに駆動するオッドセンスアンプ812と、イーブングローバルラインGIO_EVENのデータを順次受信する複数のイーブンパイプラッチ821~824と、オッドグローバルラインGIO_ODDのデータを順次受信する複数のオッドパイプラッチ831~834と、複数のイーブンパイプラッチ821~824に格納されたデータを順次ライジングラインRDOに伝達するライジングドライバ841と、複数のオッドパイプラッチ831~834に格納されたデータを順次フォーリングラインFDOに伝達するフォーリングドライバ842とを備え、複数のイーブンパイプラッチ821~824のうち、一部のパイプラッチ822、824は自分に入力されたデータを反転し、複数のオッドパイプラッチ831~834のうち、一部のパイプラッチ832、834は自分に入力されたデータを反転することを特徴とする。そして、メモリ装置は、ライジングラインRDOとフォーリングラインFDOとに伝達されたデータをチップの外部に出力し、自分の出力するデータのうち、一部のデータを反転して出力する出力ドライバ850を備える。図7の実施形態では、センスアンプ711、712とパイプラッチ722、724、732、734とがデータのパターンを変更させる役割を果たしたが、図8の実施形態では、パイプラッチ822、824、832、834と出力ドライバ850とがデータのパターンを変更する役割を果たす。すなわち、図7の実施形態が図6に対応し、図8の実施形態は図2に対応する。図8の実施形態でも図7の実施形態と同様に、イーブングローバルラインGIO_EVENとライジングラインRDOとにおけるデータパターンが互いに異なるようになり、オッドグローバルラインGIO_ODDとフォーリングラインFDOとにおけるデータパターンが互いに異なるようになるため、メモリ装置で発生するピーク電流が減るようになる。図9は、図7のストローブ信号STROBEと反転信号INVとの関係を示した図である。同図に示すように、ストローブ信号STROBEが活性化される度に、反転信号INVの論理レベルが変更されることを確認することができる。図4のような回路により、ストローブ信号STROBEを用いて反転信号INVを生成することができる。図10は、図7のイーブンセンスアンプ711の一実施形態の構成図である。同図に示すように、イーブンセンスアンプ711は、イーブンデータDATA_EVENと反転されたイーブンデータDATAB_EVENとを受信して増幅する差動増幅器1010と、反転信号INVの論理レベルによって差動増幅器1010の出力信号DIDDB、DIDD、DID、DIBを選択する選択部1020と、選択部1020によって選択された信号をイーブングローバルラインGIO_EVENに伝達するドライバ1030とを備える。その動作を説明すると、差動増幅器1010は、ストローブ信号STROBEによって活性化されてイーブンデータDATA_EVENと反転されたイーブンデータDATAB_EVENとを増幅する。反転信号INVがローレベルに非活性化された場合には、選択部1020によって差動増幅器1010の出力信号DID、DIDDがドライバに入力される。したがって、イーブングローバルラインGIO_EVENのデータはイーブンデータDATA_EVENと同じ論理値を有する。反転信号INVがハイレベルに活性化された場合には、選択部1020によって差動増幅器1010の出力信号DIDDB、DIBがドライバ1030に入力される。したがって、イーブングローバルラインGIO_EVENのデータとイーブンデータDATA_EVENとは互いに異なる論理値を有する。すなわち、イーブングローバルラインGIO_EVENのデータは反転されたイーブンデータDATAB_EVENとなる。オッドセンスアンプ712もイーブンセンスアンプ711と同様な方式で構成されることができる。図11は、図8のライジングクロックRCLKと、フォーリングクロックFCLKと、反転信号INVとの関係を示した図である。同図に示すように、反転信号INVは、ライジングクロックRCLKとフォーリングクロックFCLKとが偶数番目に活性化されるときには活性化され、ライジングクロックRCLKとフォーリングクロックFCLKとが奇数番目に活性化されるときには非活性化されることを確認することができる。図4のような回路により、フォーリングクロックFCLKを用いて反転信号INVを生成することができる。すなわち、フォーリングクロックFCLKの立下がりエッジに応じて反転信号INVの論理レベルが変更されるようにする方法で反転信号INVを生成すればよい。図12は、図8の出力ドライバ850の一実施形態の構成図である。同図に示すように、出力ドライバ850は、反転信号INVの論理レベルによってライジングラインRDOのデータとフォーリングラインFDOのデータとをそのまま伝達したり、反転して伝達する選択部1210と、ライジングクロックRCLKに同期して選択部1210によって選択されたライジングデータを出力するライジングドライバ1220と、フォーリングクロックFCLKに同期して選択部1210によって選択されたフォーリングデータを出力するフォーリングドライバ1230とを備える。反転信号INVがローレベルであれば、選択部1210のパスゲートPG1、PG2がターンオンされる。したがって、ライジングラインRDOのデータはそのままライジングドライバ1220に伝達され、フォーリングラインFDOのデータはそのままフォーリングドライバ1230に伝達される。しかし、反転信号INVがハイレベルであれば、選択部1210のインバータ1211、1212が動作する。したがって、ライジングラインRDOのデータは反転されてライジングドライバ1220に伝達され、フォーリングラインFDOのデータは反転されてフォーリングドライバ1230に伝達される。再度、図2ないし図6を参照して本発明に係るデータ伝送方法を説明する。本発明は、A地点からB地点を経てC地点までデータを伝送する方法であって、データがA地点からB地点まで駆動されるステップと、B地点に伝達されたデータのパターンを変更するステップと、パターンが変更されたデータをB地点からC地点まで駆動するステップとを含む。データがA地点からC地点に駆動される場合に、中間地点であるB地点でデータのパターンが1回変更されるので、A~B地点上のデータとB~C地点上のデータとが互いに異なるパターンを有するようになり、A~B地点上のデータとB~C地点上のデータとが同時に多く遷移することを防止するようになる。その結果、データが伝送される過程でピーク電流が大きく上昇することを防止する。B地点で変更されたデータのパターンは、A地点で同様な方法で変更することができ図2参照、C地点で同様な方法で変更することもできる図6参照。本発明の技術思想は、上記好ましい実施形態によって具体的に記述されたが、上記の実施形態はその説明のためのものであり、その制限のためのものではないということに注意すべきである。また、本発明の技術分野における通常の専門家であれば、本発明の技術思想の範囲内で様々な実施形態が可能であることがわかるであろう。