"第1処理装置および第2処理装置の同期動作の方法であって、前記第1装置における処理の実行が順次並行境界に到達したのを判定したことに応じて、前記処理の実行スレッドを、前記第1処理装置から前記第2処理装置に渡すステップと、前記処理を前記第2処理装置で実行するステップと、を含む方法。前記処理の実行が前記順次並行境界に到達したことを判定するステップをさらに含む、請求項1に記載の方法。前記第1処理装置は、中央処理装置である、請求項1に記載の方法。前記第1処理装置は、アクセラレーテッド処理デバイスである、請求項1に記載の方法。前記第1処理装置をストールするステップをさらに含む、請求項1に記載の方法。前記第1処理装置を、前記処理から他の処理にコンテキストスイッチするステップをさらに含む、請求項1に記載の方法。前記第2処理装置における前記処理の実行が順次並行境界に到達したことを判定するステップをさらに含む、請求項1に記載の方法。前記処理の前記実行スレッドを、前記第2処理装置から前記第1処理装置に渡すステップをさらに含む、請求項7に記載の方法。前記第1処理装置および前記第2処理装置は、同一のダイに実装されている、請求項1に記載の方法。前記第1処理装置および前記第2処理装置の何れか一方は、前記第1処理装置および前記第2処理装置の何れか他方と比較して、順次処理を処理するのに適したプロセッサを含む、請求項1に記載の方法。処理を実行し、処理の実行が順次並行境界に到達したのを判定したことに応じて、前記処理の実行スレッドを第2処理装置に渡すように構成された第1処理装置と、前記処理を実行するように構成された前記第2処理装置と、を含む処理システム。前記第1処理装置は、中央処理装置である、請求項11に記載の処理システム。前記第1処理装置は、アクセラレーテッド処理デバイスである、請求項11に記載の処理システム。前記第1処理装置および前記第2処理装置は、同一のダイに実装されている、請求項11に記載の処理システム。前記第1処理装置は、前記実行スレッドを前記第2処理装置に渡した後に、ストールするように構成されている、請求項11に記載の処理システム。前記第1処理装置は、前記処理の実行が前記順次並行境界に到達したことを判定するように構成されている、請求項11に記載の処理装置。前記第2処理装置は、前記第1処理装置における処理の実行が順次並行境界に到達したとの判定に応じて、前記処理の前記実行スレッドを、前記第1処理装置に渡すように構成されている、請求項11に記載の処理システム。前記第1処理装置および前記第2処理装置のうち何れか一方は、前記第1処理装置および前記第2処理装置のうち何れか他方と比較して、順次処理を処理するのに適したプロセッサを含む、請求項11に記載の処理システム。第1処理装置および第2処理装置の同期動作の方法であって、前記第1処理装置が処理の第1部分を実行するステップであって、前記処理の前記第1部分は、コマンドの順次部分またはコマンドの並列部分を含む、ステップと、前記処理の前記実行が、前記処理の前記第1部分と、前記処理の後続する第2部分とにより画定される順次並行境界に到達したことの判定に応じて、前記第2処理装置が前記処理の前記第2部分を実行するステップと、を含む方法。各処理装置の相対的長所または利用可能リソースが効率的に利用される処理を実行するために、複数の処理装置が用いられることを可能にする、改善された方法およびシステムが必要とされる。GPUと、アクセラレーテッドプロセッシングユニットAPUと、GPUによる汎目的計算GPGPUとは、この分野において一般に用いられる用語であるが、アクセラレーテッド処理デバイスAPDは、より広い表現とみなされる。例えば、APDは、従来のCPU、従来のGPU、ソフトウェアおよび/またはこれらの組合せと比較して高速化された方法で行われる、グラフィックス処理タスク、データ並列タスク、またはネスト化されたデータ並列タスクの高速化に関連する機能および演算を実行する任意のハードウェアおよび/またはソフトウェアの協働的集合体を指す。さらに詳細には、本発明の実施形態は、第1処理装置および第2処理装置の同期動作の方法を提供する。この方法は、第1処理装置で1つの処理を実行するステップと、第1装置における当該処理の実行が順次並行境界に達したことの判定に応答して、当該処理の実行スレッドを、第1処理装置から第2処理装置に渡すステップと、当該処理を第2処理装置上で実行するステップと、を含む。本発明の追加的な特徴および利点、ならびに本発明の様々な実施形態の構造および動作は、添付の図面を参照して以下で詳細に説明される。本発明は本明細書において説明される特定の実施形態に制限されないことに注意すべきである。係る実施形態は、例示目的のみのために本明細書において提示される。追加的実施形態は、本明細書に含まれる教示に基づいて当業者に明らかとなるであろう。添付の図面は、本明細書に組み込まれ本明細書の一部を構成するものであって、本発明を例示し、説明とともに、本発明の原理を説明し、当業者が本発明を実施することを可能にするように、さらに機能する。本発明の様々な実施形態は、添付の図面を参照して以下に説明される。なお、添付の図面の全体を通じて、同様の参照番号は、同様の構成要素を参照するために用いられる。以下の詳細な説明においては、1つの実施形態、ある実施形態、例示的実施形態またはその他を参照することは、本明細書において説明される実施形態が、特定の特徴、構造または特性を有することを示すが、すべての実施形態がその特定の特徴、構造または特性を必ずしも含むとは限らない。さらに、係る語句は、同一の実施形態を参照するとは限らない。さらに、特定の特徴、構造または特性が1つの実施形態に関連して説明されるとき、係る特長、構造または特性を他の実施形態との関連で実施することは、明示されているか否かによらず、当業者の知識の範囲内であることが提起される。本発明の実施形態という用語は、本発明の実施形態の全部が、検討の対象である特徴、利点または操作モードを含むことを必ずしも要求しない。代替的な実施形態が本発明の範囲から逸脱することなく考案され、本発明の既知の構成要素は、本発明の関連する詳細を不明瞭化しないために、必ずしも詳細に説明されるとは限らず、あるいは省略され得る。加えて、本明細書において用いられる用語は、特定の実施形態を説明することのみを目的とし、本発明を限定することを意図するものではない。例えば、本明細書において用いられる単数形の1つのおよびそのは、内容的に明らかに単数のみを指す場合を除き、複数形をも含むことを意図するものである。本明細書において用いられる場合、含む、備える、包含するおよび/または有するという用語は、述べられた特徴、整数、ステップ、操作、構成要素および/またはコンポーネントが存在することを指定するが、1つまたは複数の他の特徴、整数、ステップ、操作、構成要素、コンポーネントおよび/またはこれらの群の存在または追加を除外しない。図1Aは、2つのプロセッサ、すなわちCPU102およびAPD104を含む統合化されたコンピューティングシステム100の例示的な図である。CPU102は1つ以上のシングルコアまたはマルチコアCPUを含み得る。本発明の一実施形態において、システム100は、統合化されたプログラミング環境および実行環境を提供するために、CPU102およびAPD104を組み合わせた単一のシリコンダイまたはパッケージ上に形成される。この環境は、APD104が、いくつかのプログラミングタスクに対して、CPU102と同程度に流動的に用いられることを可能にする。しかし、CPU102およびAPD104が単一のシリコンダイ上に形成されることは、本発明の絶対的な要件ではない。いくつかの実施形態において、CPU102およびAPD104は別個に形成され、同一の基板または異なる基板上に搭載されることが可能である。1つの例において、システム100は、メモリ106、オペレーティングシステム108および通信インフラストラクチャ109を含む。オペレーティングシステム108および通信インフラストラクチャ109は、以下でより詳細に説明される。システム100は、カーネルモードドライバKMD:kernelmodedriver110と、ソフトウェアスケジューラSWS:softwarescheduler112と、例えば入出力メモリ管理ユニットIOMMU:input/outputmemorymanagementunit等のメモリ管理ユニット116とを含む。システム100の構成品は、ハードウェア、ファームウェア、ソフトウェアまたはこれらの任意の組合せとして実装され得る。当業者は、システム100が図1Aに示される実施形態において示されるものに加えて、またはこれらとは異なる1つ以上のソフトウェアコンポーネント、ハードウェアコンポーネントおよびファームウェアコンポーネントを含み得ることを理解するであろう。1つの例において、KMD110等のドライバは、通常、ハードウェアが接続されたコンピュータバスまたは通信サブシステムを通してデバイスと通信する。呼び出しプログラムがドライバにおいてルーチンを呼び出すと、ドライバは、デバイスに対してコマンドを発行する。デバイスがドライバに対してデータを戻すと、ドライバは、元の呼び出しプログラムにおいてルーチンを呼び出し得る。1つの例において、ドライバは、ハードウェア依存的であり、オペレーティングシステム固有である。ドライバは、通常、任意の必要な非同期的時間依存性のハードウェアインターフェースに対して要求されるインタラプトハンドリングを提供する。デバイスドライバは、特に現代のマイクロソフトウィンドウズ登録商標プラットフォームにおいては、カーネルモードリング0またはユーザモードリング3において実行され得る。ドライバをユーザモードにおいて実行することの主要な利益は、安定性が改善されることである。なぜなら、不完全な形で書かれたユーザモードデバイスドライバは、カーネルメモリを上書きすることによってシステムをクラッシュさせることができないためである。一方、ユーザモード/カーネルモードの遷移は、通常、顕著な性能オーバーヘッドを与え、それにより、低レイテンシおよび高スループット要件のためにユーザモードドライバを阻害する。カーネルスペースは、システムコールの使用を通してのみ、ユーザモジュールからのアクセスが可能である。UNIX登録商標シェルまたは他のGUIベースのアプリケーションなどのエンドユーザプログラムは、ユーザスペースの一部である。これらのアプリケーションは、カーネルにサポートされた機能を通してハードウェアと相互作用する。CPU102は、制御プロセッサ、フィールドプログラマブルゲートアレイFPGA:fieldprogrammablegatearray、特定用途集積回路ASIC:applicationspecificintegratedcircuitまたはデジタルシグナルプロセッサDSP:digitalsignalprocessorのうち1つ以上を含み得る図示せず。CPU102は、例えば、コンピューティングシステム100の動作を制御する、オペレーティングシステム108、KMD110、SWS112およびアプリケーション111を含む制御ロジックを実行する。この例示的な実施形態において、CPU102は、1つの実施形態によれば、アプリケーション111の実行の起動および制御を、例えばそのアプリケーションに関連する処理を、CPU102とAPD104等の他の処理リソースとの間に分散させることにより行う。APD104は、とりわけ、グラフィックス演算や、例えば特に並列処理に好適となり得る他の演算等の、選択された機能のためのコマンドおよびプログラムを実行する。一般に、APD104は、例えば、ピクセル処理、幾何学演算およびディスプレイに対する画像のレンダリング等のグラフィックスパイプライン処理を実行するために、しばしば用いられ得る。本発明の様々な実施形態において、APD104は、CPU102から受信したコマンドまたは命令に基づいて、計算処理演算例えば、ビデオ演算、物理シミュレーション、計算流体力学等のグラフィックスに関連しない演算も実行し得る。例えば、コマンドは、通常、命令セットアーキテクチャISA:instructionsetarchitectureにおいて定義されない特殊な命令であるとみなされ得る。コマンドは、例えばディスパッチプロセッサ、コマンドプロセッサまたはネットワークコントローラ等の特殊なプロセッサにより実行され得る。一方、命令は、例えばコンピュータアーキテクチャ内のプロセッサの単一の演算であるとみなされ得る。1つの例において、2セットのISAが用いられる場合には、いくつかの命令は、x86プログラムを実行するために用いられ、いくつかの命令は、APD計算ユニット上でカーネルを実行するために用いられる。例示的な実施形態において、CPU102は、選択されたコマンドをAPD104に伝達する。これらの選択されたコマンドは、並列実行に適したグラフィックスコマンドと、並列実行に適した他のコマンドとを含み得る。計算処理コマンドを含み得るこれらの選択されたコマンドは、実質的にCPU102から独立して実行され得る。APD104は、例えば1つ以上のSIMD処理コア等ではあるがこれに制限されない、自身の計算ユニット図示せずを含み得る。本明細書で参照されるSIMDは、パイプライン、すなわち、それぞれが自身のデータおよび共有プログラムカウンタを有する複数の処理エレメント上でカーネルが同時に実行されるプログラミングモデルである。全ての処理エレメントは、同等なセットの命令を実行する。プレディケーションを用いることにより、発行された各コマンドに対して、ワークアイテムを関与させることまたはさせないことが可能となる。1つの例において、各APD計算ユニット104は、1つ以上のスカラーおよび/またはベクトル浮動小数点演算ユニットおよび/または算術論理ユニットALU:arithmeticandlogicunitを含み得る。APD計算ユニットは、逆平方根ユニットおよびサイン/コサインユニット等の特殊用途処理ユニット図示せずも含み得る。1つの例において、APD計算ユニットは、本明細書においてシェーダコア122と総称される。1つ以上のSIMDが存在することにより、一般に、APD104は、グラフィックス処理において一般的なデータ並列タスク等のデータ並列タスクの実行に、理想的に好適なものとなる。ピクセル処理等のいくつかのグラフィックスパイプライン処理と、他の並列演算処理とは、同一のコマンドストリームまたは計算カーネルが、ストリームまたは入力データ要素の集合体上で実行されることを要求する。同一の計算カーネルのそれぞれのインスタンス化は、上記データ要素を並列に処理するために、シェーダコア122の複数の計算ユニット上で同時に実行され得る。本明細書で参照されるように、例えば計算カーネルは、プログラム上で宣言され、APD計算ユニット上で実行される命令を含む関数である。この関数は、カーネル、シェーダ、シェーダプログラムまたはプログラムとも称される。1つの例示的な実施形態において、各計算ユニット例えばSIMD処理コアは、入力されるデータを処理するために、特定ワークアイテムのそれぞれのインスタンス化を実行し得る。ワークアイテムは、コマンドによりデバイス上で呼び出されるカーネルの並列実行の集合体の1つである。ワークアイテムは、計算ユニット上で実行されるワークグループの一部として、1つ以上の処理エレメントにより実行され得る。ワークアイテムは、自身のグローバルIDおよびローカルIDによって、集合体内の他の実行から区別される。1つの例において、ワークグループ内のSIMD上でともに同時に実行されるワークアイテムの一部は、ウェーブフロント136と称され得る。ウェーブフロントの幅は、計算ユニット例えば、SIMD処理コアのハードウェアの特性である。本明細書で参照されるワークグループは、単一の計算ユニット上で実行される関連するワークアイテムの集合体である。ワークグループ内のワークアイテムは、同一のカーネルを実行し、ローカルメモリおよびワークグループバリアを共有する。代表的な実施形態において、ワークグループからの全てのウェーブフロントは、同一のSIMD処理コア上で処理される。ウェーブフロントにわたる命令は1度に1つずつ発行され、全てのワークアイテムが同一の制御フローに従う場合には、各ワークアイテムは、同一のプログラムを実行する。ウェーブフロントは、ワープ、ベクトルまたはスレッドと称され得る。実行マスクおよびワークアイテムプレディケーションは、ウェーブフロント内の拡散的な制御フローを可能にするために用いられる。拡散的な制御フローでは、各個別のワークアイテムは、カーネルを通る一意的なコードパスを実際に取り得る。部分的に占められたウェーブフロントは、ワークアイテムの全セットがウェーブフロント開始時に必ずしも利用可能とは限らない場合に、処理され得る。例えば、シェーダコア122は、所定数のウェーブフロント136を同時に実行し得る。なお、各ウェーブフロント136は、複数のワークアイテムを含む。システム100において、APD104は、グラフィックスメモリ130等の自身のメモリを含むなお、メモリ130は、グラフィックス専用に制限されるとは限らない。グラフィックスメモリ130は、APD104における計算実行の間の使用のために、ローカルメモリを提供する。シェーダコア122内の個々の計算ユニット図示せずは、自身のローカルデータ記憶装置図示せずを有し得る。1つの実施形態において、APD104は、ローカルグラフィックスメモリ130へのアクセス、ならびにメモリ106へのアクセスを含む。他の実施形態において、APD104は、ダイナミックランダムアクセスメモリDRAM:dynamicrandomaccessmemory、または、APD104には直接的に接続されているがメモリ106からは分離している他のメモリ図示せずへのアクセスを含み得る。図示の例において、APD104は、1つまたはn個のコマンドプロセッサCP:commandprocessor124を含み得る。CP124は、APD104内の処理を制御する。CP124は、実行されるべきコマンドを、メモリ106内のコマンドバッファ125から取得し、APD104でのこれらのコマンドの実行を調整する。1つの例において、CPU102は、アプリケーション111に基づくコマンドを、適切なコマンドバッファ125に入力する。本明細書において参照されるように、アプリケーションは、CPU内またはAPD内の計算ユニット上で実行されるプログラム部分の組合せである。複数のコマンドバッファ125は、各処理がAPD104での実行のためにスケジュールされた状態で、保持され得る。CP124は、ハードウェア、ファームウェア、ソフトウェアまたはこれらの組合せにおいて実装され得る。1つの実施形態において、CP124は、スケジューリングロジックを含むロジックを実装するためのマイクロコードを有する縮小命令セットコンピュータRISC:reducedinstructionsetcomputerエンジンとして実装される。APD104は、1つまたはn個のディスパッチコントローラDC:dispatchcontroller126を含み得る。本願において、ディスパッチという用語は、1セットの計算ユニット上の1セットのワークグループに対するカーネルの実行のスタートを起動するために、コンテキスト状態を使用するディスパッチコントローラにより実行されるコマンドを指す。DC126は、シェーダコア122内でワークグループを起動するためのロジックを含む。いくつかの実施形態において、DC126は、CP124の一部として実装され得る。システム100は、APD104上で実行するための処理を実行リスト150から選択するためのハードウェアスケジューラHWS:hardwarescheduler128を含む。HWS128は、ラウンドロビン方式、優先レベルを用いて、または他のスケジューリングポリシーに基づいて、処理を実行リスト150から選択し得る。優先レベルは、例えば、動的に決定され得る。HWS128は、例えば、新規の処理を追加することによって、あるいは既存の処理を実行リスト150から削除することによって、実行リスト150を管理する機能を含み得る。HWS128の実行リスト管理ロジックは、実行リストコントローラRLC:runlistcontrollerと称されることもある。本発明の様々な実施形態において、HWS128が、実行リスト150から処理の実行を開始すると、CP124は、対応するコマンドバッファ125からのコマンドの取得および実行を開始する。いくつかの事例において、CP124は、CPU102から受信したコマンドに対応する、APD104内で実行される1つ以上のコマンドを生成し得る。1つの実施形態において、CP124は、APD104リソースおよび/またはシステム100のリソースの利用が改善または最大化されるように、APD104におけるコマンドの優先化およびスケジューリングを、他のコンポーネントとともに実装する。APD104は、インタラプトジェネレータ146に対してアクセスを有するか、またはインタラプトジェネレータ146を含み得る。インタラプトジェネレータ146は、APD104がページフォールト等のインタラプトイベントに遭遇すると、APD104によってオペレーティングシステム108にインタラプトをかけるよう構成され得る。例えば、APD104は、IOMMU116内のインタラプト生成ロジックに依存して、上述のページフォールトインタラプトを生成し得る。APD104は、シェーダコア122内で現在実行中の処理を切り替えるためのプリエンプションおよびコンテキストスイッチロジック120を含み得る。コンテキストスイッチロジック120は、例えば処理を停止させ、その現在の状態例えばシェーダコア122状態およびCP124状態を保存する機能を含む。本明細書において参照される状態という用語は、初期状態、中間状態および/または最終状態を含み得る。初期状態は、機械がプログラム順序にしたがって入力データセットを処理することによって、データの出力セットを生成する開始点である。例えば、処理を前進させるためにいくつかのポイントにおいて記憶される必要がある中間状態が存在する。この中間状態は、他の処理によってインタラプトがかけられた場合に、後に実行を継続することを可能にするために記憶される場合もある。出力データセットの一部として記録され得る最終状態も存在する。プリエンプションおよびコンテキストスイッチロジック120は、他の処理を、APD104にコンテキストスイッチするためのロジックを含み得る。他の処理をAPD104で実行するようにコンテキストスイッチするための機能は、APD104上で実行するために、例えばCP124およびDC126によって処理をインスタンス化することと、当該処理に対して以前に保存された状態を復元することと、当該処理の実行を開始することと、を含み得る。メモリ106は、DRAM図示せず等の非永続型メモリを含み得る。メモリ106は、例えば、アプリケーションまたは他の処理ロジックの部分を実行する間に、処理ロジック命令、定数および様々な変数を記憶し得る。例えば、1つの実施形態において、CPU102上で1つ以上の演算を実行するための制御ロジックの部分は、CPU102によって演算のそれぞれの部分が実行される間、メモリ106内に常駐し得る。実行中、個別のアプリケーション、オペレーティングシステム関数、処理ロジックコマンドおよびシステムソフトウェアは、メモリ106に常駐し得る。オペレーティングシステム108に対して必須である制御ロジックコマンドは、一般に、実行中にはメモリ106に常駐することとなるであろう。他のソフトウェアコマンド、例えばカーネルモードドライバ110およびソフトウェアスケジューラ112は、システム100の実行中にはメモリ106に常駐し得る。この例において、メモリ106は、コマンドをAPD104に送るために、CPU102によって用いられるコマンドバッファ125を含む。メモリ106は、プロセスリストおよびプロセス情報例えば、アクティブリスト152およびプロセス制御ブロック154を含み得る。これらのリストおよび情報は、スケジュール情報を、APD104および/または関連するスケジューリングハードウェアに伝えるために、CPU102上で実行されるスケジューリングソフトウェアによって使用される。メモリ106に対するアクセスは、メモリ106に接続されたメモリコントローラ140によって管理され得る。例えば、メモリ106に対する読み出しおよび書き込みを実行するための、CPU102または他のデバイスからの要求は、メモリコントローラ140によって管理される。システム100の他の態様に戻ると、IOMMU116は、マルチコンテキストメモリ管理ユニットである。本明細書で用いられるコンテキストという用語は、カーネルが実行される環境であって、同期およびメモリ管理が定義されるドメインであるとみなされる。コンテキストは、1セットのデバイスと、これらのデバイスに対してアクセス可能であるメモリと、対応するメモリ特性と、メモリオブジェクト上におけるカーネル単数または複数または演算の実行をスケジュールするために用いられる1つ以上のコマンドキューとを含む。図1Aにおいて示される例に戻ると、IOMMU116は、APD104を含むデバイスに対するメモリページアクセスに対して、仮想アドレスから物理アドレスへの変換を実行するためのロジックを含む。IOMMU116は、例えば、APD104等のデバイスによるページアクセスの結果としてページフォールトが生じる場合に、インタラプトを生成するためのロジックを含み得る。IOMMU116は、トランスレーションルックアサイドバッファTLB:translationlookasidebuffer118を含むか、あるいはTLB118に対するアクセスを有し得る。TLB118は、1つの例として、メモリ106内のデータ用にAPD104によりなされた要求に対して、論理すなわち仮想メモリアドレスから物理メモリアドレスへの変換を高速化するために、コンテントアドレサブルメモリCAM:contentaddressablememoryに実装され得る。示された例において、通信インフラストラクチャ109は、必要に応じてシステム100のコンポーネントを相互接続する。通信インフラストラクチャ109は、周辺構成要素相互接続PCIバス、拡張PCIPCI-Eバス、アドバンストマイクロコントローラバスアーキテクチャAMBAバス、アドバンストグラフィックスポートAGPまたは他の通信インフラストラクチャのうち1つ以上を含み得る図示せず。通信インフラストラクチャ109は、イーサネット登録商標若しくは同様のネットワークまたはアプリケーションの転送速度要求を満足する任意の好適な物理的通信インフラストラクチャを含み得る。通信インフラストラクチャ109は、コンピューティングシステム100のコンポーネントを含むコンポーネントを相互接続するための機能を含む。この例において、オペレーティングシステム108は、システム100のハードウェアコンポーネントを管理する機能と、共通サービスを提供するための機能とを含む。様々な実施形態において、オペレーティングシステム108は、CPU102上で実行し、共通サービスを提供する。これらの共通サービスは、例えば、CPU102内での実行のためにアプリケーションをスケジューリングすることと、フォールト管理と、インタラプトサービスと、他のアプリケーションの入力および出力を処理することと、を含む。いくつかの実施形態において、オペレーティングシステム108は、例えばインタラプトコントローラ148等のインタラプトコントローラによって生成されたインタラプトに基づいて、適切なインタラプトハンドリングルーチンを呼び出す。例えば、オペレーティングシステム108は、ページフォールトインタラプトを検出すると、関連するページをメモリ106にロードし始め、且つ、対応するページテーブルを更新するために、インタラプトハンドラを呼び出す。オペレーティングシステム108は、オペレーティングシステムにより管理されるカーネル機能を通して、ハードウェア部品に対するアクセスが仲介されることを確保することによって、システム100を保護する機能を含み得る。事実、オペレーティングシステム108は、アプリケーション111等のアプリケーションが、CPU102上でユーザスペースにおいて実行されることを確保する。オペレーティングシステム108は、アプリケーション111が、ハードウェアにアクセスするためにオペレーティングシステムにより提供されるカーネル機能および/または入出力機能を呼び出すことも確保する。例として、アプリケーション111は、CPU102上でも実行されるユーザ計算を実行するための様々なプログラムまたはコマンドを含む。CPU102は、選択されたコマンドを、APD104上で処理されるためにシームレスに送信し得る。1つの例において、KMD110は、CPU102、CPU102上で実行されるアプリケーションまたは他のロジックが、APD104の機能を呼び出し得るアプリケーションプログラミングインタフェースAPIを実装する。例えば、KMD110は、CPU102からのコマンドを、コマンドバッファ125にエンキューし得る。なお、APD104は、このコマンドバッファ125からコマンドを続けて取得することとなる。加えて、KMD110は、APD104上で実行される処理のスケジューリングを、SWS112とともに実行する。SWS112は、例えば、APD上で実行される処理の優先度リストを保持するためのロジックを含み得る。本発明の他の実施形態において、CPU102上で実行するアプリケーションは、コマンドをエンキューするときに、KMD110を完全にバイパスし得る。いくつかの実施形態において、SWS112は、APD104上で実行される処理のアクティブリスト152を、メモリ106に保持する。SWS112は、アクティブリスト152における処理のうち、ハードウェアのHWS128により管理される一部を選択する。各処理をAPD104上で実行することに関する情報は、CPU102からプロセス制御ブロックPCB:processcontrolblock154を通して、APD104に伝えられる。アプリケーション、オペレーティングシステムおよびシステムソフトウェアのための処理ロジックは、マスクワーク/フォトマスクの生成を通して最終的に製造プロセスを構成することで、本明細書において説明される本発明の態様を具体化するハードウェア装置を生成することを可能にするための、例えば、C言語等のプログラム言語および/またはVerilog、RTL等のハードウェア記述言語もしくはネットリストにおいて指定されるコマンドを含み得る。当業者は、コンピューティングシステム100が、図1Aにおいて示されるコンポーネントよりも多数または少数のコンポーネントを含み得ることを、本明細書を読むことで理解するであろう。例えば、コンピューティングシステム100は、1つ以上の入力インターフェースと、不揮発性ストレージと、1つ以上の出力インターフェースと、ネットワークインターフェースと、1つ以上のディスプレイまたはディスプレイインターフェースと、を含み得る。図1Bは、図1Aにおいて示されるAPD104のより詳細な例示を示す実施形態である。図1Bにおいて、CP124は、CPパイプライン124a,124b,124cを含み得る。CP124は、図1Aにおいて示されるコマンドバッファ125から入力として提供されるコマンドリストを、処理するように構成され得る。図1Bの典型的な動作において、CP入力0124aは、コマンドをグラフィックスパイプライン162に駆動することを担当する。CP入力1および2124bおよび124cは、コマンドを計算パイプライン160に伝える。HWS128の動作を制御するためのコントローラ機構166も提供される。図1Bにおいて、グラフィックスパイプライン162は、本明細書において順序化パイプライン164と称される、1セットのブロックを含み得る。例えば、順序化パイプライン164は、頂点グループ変換器VGT:vertexgrouptranslator164aと、プリミティブアセンブラPA:primitiveassembler164bと、スキャンコンバータSC:scanconverter164cと、シェーダエクスポートレンダーバックユニットSX/RB:shader-export,render-backunit176とを含む。順序化パイプライン164内の各ブロックは、グラフィックスパイプライン162内の異なる段階のグラフィックス処理を表し得る。順序化パイプライン164は、固定機能ハードウェアパイプラインであり得る。本発明の精神および範囲に含まれ得る他の実装を用いることも可能である。わずかな量のデータが、入力としてグラフィックスパイプライン162に提供されるが、このデータは、グラフィックスパイプライン162からの出力として提供される回数分だけ増幅されることとなるであろう。グラフィックスパイプライン162は、CPパイプライン124aから受け取ったワークアイテムグループ内の範囲にわたってカウントするためのDC166も含む。DC166を通して提示された計算作業は、グラフィックスパイプライン162と準同期している。計算パイプライン160は、シェーダDC168,170を含む。DC168,170のそれぞれは、CPパイプライン124b,124cから受け取ったワークグループ内の計算範囲にわたってカウントするように構成されている。図1Bにおいて示されるDC166,168,170は、入力範囲を受け取り、入力範囲をワークグループに分割し、次いでこれらのワークグループをシェーダコア122に伝える。グラフィックスパイプライン162は、一般に固定機能パイプラインであるため、その状態を保存および復元することは困難であり、そのためグラフィックスパイプライン162は、コンテキストスイッチが困難である。したがって、ほとんどの場合、本明細書において論じられるコンテキストスイッチは、グラフィックス処理におけるコンテキストスイッチに関係しない。例外は、シェーダコア122におけるグラフィックス作業であり、これはコンテキストスイッチされ得る。グラフィックスパイプライン162内の作業の処理が完了した後に、完了した作業は、レンダーバックユニット176を通して処理される。レンダーバックユニット176は、デプス計算およびカラー計算を行い、次いでその最終結果をメモリ130に書き込む。シェーダコア122は、グラフィックスパイプライン162および計算パイプライン160により共有され得る。シェーダコア122は、ウェーブフロントを実行するように構成された一般的なプロセッサである。1つの例において、計算パイプライン160内の全ての作業は、シェーダコア122内で処理される。シェーダコア122は、プログラム可能なソフトウェアコードを実行し、例えば状態データ等の様々な形態のデータを含む。本明細書において説明される実施形態において、第1処理装置および第2処理装置の同期動作を可能にするための方法およびシステムが提供される。例えば、図1Aの実施形態において、CPU102およびAPD104は、同期動作が可能である。そうすることで、システム100のためのプログラムを書くために用いられるプログラミングモデルは、実質的に簡略化され得る。特に、並列処理システムのためのプログラミングモデルは、極めて複雑化され得る。異なる処理装置の同期動作を通して処理を実行することにより、プログラミングモデルは大きく簡略化され得る。本明細書において説明されるように、同期動作は、1度に、1つの処理を1つの処理装置で実行することを指す。すなわち、第1処理装置で処理が実行される場合、第2処理装置は当該処理に対してアイドル状態にある。図2は、本発明の一実施形態に係るCPU102およびAPD104間の同期動作を示すタスクフローチャート200である。タスクフローチャートは、CPU102の動作を表す第1ブロック202と、APD104の動作を示す第2ブロック204とを有する。タスクフローチャート200については、図3を参照してより詳細に説明することとする。図3は、第1処理装置および第2処理装置の同期動作の典型的な方法のフローチャート300である。フローチャート300のステップは、必ずしも図示の順序で行われる必要はない。フローチャート300については以下で説明することとする。ステップ302において、処理は、第1処理装置で実行される。例えば、図3において、CPU102が処理を実行し得る。特に図2において示されるように、CPU102は、当該処理に対してアクティブである。すなわちCPU102は、当該処理を実行中である。ステップ304において、第1処理装置における第1処理の実行が順次並行境界に到達したことが判定される。一実施形態において、プログラムを構成するコードは、順次セクションと並行セクションとに分割され得る。並行セクションは、異なるデータに対して反復が実行される状態で繰り返し実行され、一般に、並行して実行され得るコマンドを含む。一方、順次セクションは、一般に、異なるデータに対して反復されない一連の異なるコマンドを含む。順次並行境界は、プログラムコードの順次セクションおよび並列セクション間の境界である。順次並行境界は、プログラムコードが、順次セクションから並行セクションに移行するとき、または並行セクションから順次セクションに移行するときに、生じ得る。CPUは、コードの順次セクションを効率的に実行することに対して特に好適であり得、その一方で、APDまたはGPU等のアクセラレーテッドプロセッサは、コードの並行セクションを効率的に実行することに対して特に好適となり得る。例えば、APD104は、それぞれが独立的に実行され得る複数のSIMDを含むシェーダコア122により、コードの並行セクションを効率的に実行することに対して特に好適となり得る。したがって、ステップ304において、プログラムコードが、順次セクションから並行セクションに移行したこと、またはその逆方向に移行したことが判定され得る。例えば、図2において、CPU102は、境界206に到達したことを判定し得る。境界206において、プログラムコードは、順次セクションにある状態から並行セクションにある状態に移行する。例えば、CPU102で実行中のコンパイラは、CPU102の処理の実行が順次並行境界に到達したこと例えば、順次セクションが終了し、並行セクションが開始されることを判定し得る。ステップ306において、実行スレッドは、ステップ304における判定に応じて、第1処理装置から第2処理装置に渡される。図2に示されるように、CPU102は、図3のステップ304においてなされた判定に応じて、処理の実行スレッドをAPD104に渡し得る。さらに重要なことに、ステップ306では、実行スレッドの全てが、2つの処理装置間で渡される。すなわち、命令単数または複数を1つの処理装置から他の処理装置に渡すシステムとは対比的に、ステップ306では、実行スレッド生成される命令をもたらす実行スレッドが2つの処理装置間で渡される。任意のステップ308において、第1処理装置は、行き詰まるストールされる。例えば、図2に示されるように、CPU102は、いずれの処理においても進行がなされないよう、その実行エンジンを完全に停止させ得る。任意のステップ310において、第1処理装置は、コンテキストスイッチされる。例えば、図2において、CPU102は、他の処理にコンテキストスイッチされ得る。このように、1つの実施形態において、第1処理装置はストールされ得る。このようにして、第1処理装置および第2処理装置の動作は、大いに簡略化され得る。例えば、第1処理装置がストールされると、第2処理装置は、第1処理装置が第2処理装置に干渉しないであろうことを認識して、処理を実行し得る。例えば、第2処理装置は、第2処理装置のメモリ操作が第1処理装置のメモリ操作に干渉しない、ということの保証を得ることができる。さらに、第1処理装置をストールすることによって、省電化を図ることが可能である。なぜなら、第1処理装置は、ストール時、低電力状態に置かれ得るためである。他の実施形態において、第1処理装置をストールすることに代えて、第1処理装置は、他の処理にコンテキストスイッチされてもよい。そのようにすると、第1処理装置は、実行スレッドが第2処理装置に渡された後もストールされないため、より効率的に利用され得る。しかし、第1処理装置の動作が第2処理装置の動作に干渉しないことを確保するためには、追加的なソフトウェア制御またはハードウェア制御が実装されることが必要となり得る。ステップ312において、処理は、第2処理装置で実行される。例えば、図2に示されるように、第2処理は、APD104で実行され得る。特に、APD104は、境界206の後、処理に対してアクティブとなる。図3に示されるように、フローチャート300は、ステップ312の後に、ステップ304に戻り得る。すなわち、処理の実行スレッドが第1処理装置から第2処理装置に渡された後に、第2処理装置は、プログラムコードにおける他の順次境界に到達したことを判定し得る。例えば、図2において、APD104は、境界208に到達したことを判定し、次いで実行スレッドをCPU102に渡し得る。このように、フローチャート300の方法は、処理の実行中、継続的に実行され得る。結論概要および要約では、1つ以上ではあるが全てではない、本発明の代表的な実施形態が説明される。なお、係る実施形態は、発明者単数または複数により検討されたものであり、したがって、本発明および添付の特許請求項を限定することを意図するものでは全くない。本発明は、特定の機能および係る機能の関連性の実装を例示する機能的ビルディングブロックの支援により、上記で説明されてきた。これらの機能的ビルディングブロックの境界は、説明の簡便化のために本明細書においては任意に画定された。本発明の特定の機能および関連性が適切に実行される限り、代替的な境界が画定されてもよい。特定の実施形態の前述の説明は、本発明の全般的な性質を十分に明らかにすることであろう。なお、本発明の全般的な性質は、当該技術分野内の知識を適用することにより、他者が特定の実施形態を容易に修正および/または様々な用途に適応させることが、必要以上の実験を行うことなく、本発明の全般的な概念から逸脱することなく、可能である。したがって、係る適応例および修正例は、本明細書において提示された教示およびガイダンスに基づいて開示された実施形態の均等の意味および範囲に含まれることを意図するものである。本明細書における表現および用語は、本明細書の用語または表現が本教示およびガイダンスに照らして当業者により解釈されるよう、説明目的のためのものであり、制限目的のためのものではないことを理解すべきである。本発明の範囲は、上述の代表的な実施形態のいずれによって制限されるものではなく、以下の特許請求項およびそれらの均等物にしたがって定められるべきである。"