基板と、前記基板上に設けられたゲートバスラインと、前記基板上に前記ゲートバスラインと交差するように設けられたソースバスラインと、前記ゲートバスラインと前記ソースバスラインとの交差部近傍に設けられたTFTであって、前記ゲートバスラインと電気的に接続されたゲート電極と、前記ソースバスラインと電気的に接続されたソース電極と、ドレイン電極とを有するTFTと、前記TFTの前記ドレイン電極と電気的に接続された画素電極と、前記ゲートバスラインまたは前記ソースバスラインと平行に設けられた補助容量バスラインと、前記ドレイン電極と電気的に接続され、前記補助容量バスラインとの間に補助容量を形成する補助容量対向電極とを備えるアクティブマトリクス基板であって、前記補助容量対向電極は、前記補助容量バスラインと重畳し、実質的な補助容量を形成する第1部分と、前記第1部分と前記ドレイン電極との間に位置する第2部分と、前記第1部分を挟んで前記第2部分と対向するように、前記第1部分から突出するように設けられた第3部分であって、前記補助容量バスラインと重畳し、前記TFTの前記ドレイン電極と電気的に接続された前記画素電極以外の画素電極とは重畳しないように設けられた第3部分とを有するアクティブマトリクス基板。前記第3部分は、前記補助容量バスラインと重畳しない部分を含む請求項1に記載のアクティブマトリクス基板。前記補助容量バスラインは、前記ゲートバスラインと平行に延びるバスライン部分と、前記バスライン部分と交差する方向に設けられる分岐部分とを含み、前記補助容量対向電極の前記第2部分と、前記補助容量バスラインの前記分岐部分とが重畳している請求項1または2に記載のアクティブマトリクス基板。前記補助容量バスラインのエッジにおける前記第3部分の幅は、前記補助容量バスラインのエッジにおける前記第2部分の幅と同一である請求項1から3のいずれかに記載のアクティブマトリクス基板。前記補助容量バスラインのエッジにおける前記第3部分の幅は、前記補助容量バスラインのエッジにおける前記第2部分の幅よりも大きい請求項1から3のいずれかに記載のアクティブマトリクス基板。前記補助容量バスラインは、前記第3部分が形成される位置に切り欠き部を有する請求項1から5のいずれかに記載のアクティブマトリクス基板。複数の画素が規定されており、前記複数の画素のうちの少なくとも2つの画素において、前記第3部分が設けられる画素内での位置が異なっている請求項1から6のいずれかに記載のアクティブマトリクス基板。デルタ配列されている複数の画素が規定されており、所定の画素に関連づけられた前記第3部分は、前記所定の画素に斜め方向に隣接する2つの画素の画素電極間に配置されている請求項1から6のいずれかに記載のアクティブマトリクス基板。前記ドレイン電極が前記ゲート電極に対して延びる方向と、前記第3部分が前記補助容量バスラインを突出する方向とが180°異なっている請求項1から8のいずれかに記載のアクティブマトリクス基板。前記ドレイン電極が前記ゲート電極に対して延びる方向と180°異なっている方向に、前記補助容量バスラインを突出するように前記補助容量対向電極の第4部分が形成されている請求項1から9のいずれかに記載のアクティブマトリクス基板。請求項1から10のいずれかに記載のアクティブマトリクス基板と、前記アクティブマトリクス基板と対向するように配置された対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた表示媒体層とを備える表示装置。前記表示媒体層は、液晶層であり、前記アクティブマトリクス基板および前記対向基板のうちの少なくとも一方は、ブラックマトリクスを有しており、前記補助容量対向電極の前記第3部分は、前記ブラックマトリクスと重畳する位置に設けられている請求項11に記載の表示装置。前記表示媒体層は、垂直配向型の液晶層であり、前記アクティブマトリクス基板および前記対向基板のうちの少なくとも一方に、複数の液晶ドメインを形成するための配向規制構造が設けられている請求項11または12に記載の表示装置。前記補助容量対向電極の前記第3部分は、前記配向規制構造と重畳する位置に設けられている請求項13に記載の表示装置。TFT基板は、基板上に、導電膜または絶縁膜を堆積させ、これらをパターニングする工程を繰り返し行うことで作製される。例えば、TFT基板は次のようにして作製される。まず、ガラスなどの基板上に、金属膜から形成されるゲート電極、ゲートバスラインおよび補助容量バスラインが所定のパターンで設けられる。その後、ゲート絶縁膜を介して、所定の位置に半導体層が形成される。さらに、ソース電極を含むソースバスラインと、半導体膜上でソース電極に対向するように配置されたドレイン電極とが形成される。このとき、補助容量バスライン上の領域において、ゲート絶縁膜を介して、ドレイン電極の延長部としての補助容量対向電極Cs対向電極が形成される。その後、層間絶縁膜などを介して画素電極が設けられる。画素電極とドレイン電極またはCs対向電極とは、例えば、層間絶縁膜に設けられたコンタクトホールを介して電気的に接続される。ゲート絶縁膜を介して補助容量バスライン上にCs対向電極を形成する工程において、アライメントずれが生じることがある。このことによって、所望の大きさの補助容量が得られず、保持電圧や引き込み電圧TFTの選択期間が終了した際の画素電極の電位の低下の変動が生じることがあった。引き込み電圧の変動の大きさが画素によって大きく異なると、表示品位の低下を引き起こす。例えば、パターニング工程において、表示領域を複数回に分けて露光する場合、それぞれの露光領域でのアライメントずれ量が異なる場合がある。この場合、それぞれの露光領域で、引き込み電圧の変動量が異なることになる。特に、1画素のサイズが小さい場合には、補助容量全体に対するアライメントのずれに起因する補助容量変動の比率が大きくなるため、上記の問題が顕著であった。また、CsバスラインとCs対向電極ドレイン電極延長部とのアライメントがずれると、Csバスラインと同じパターニング工程でパターニングされるゲート電極と、Cs対向電極と同じパターニング工程でパターニングされるドレイン電極との間に形成される寄生容量Cgdの大きさも変動する。このことによっても、TFTがオフ状態に切り替わる際に生じる引き込み電圧の大きさにばらつきが生じる。また、上記特許文献4および5では、ドレイン電極の延長部分が、副画素電極と対向する部分にも存在し、副画素電極とのカップリング容量を形成するための制御容量電極を形成している。このため、アライメントずれが生じて、補助容量の大きさが変動した場合には、副画素電極との間に形成されるカップリング容量の1つの画素の総容量に対する比率が変動することになり、副画素電極の配置された部分の液晶に印加される電圧が変動することになる。その結果、所望の表示が行えないおそれがある。したがって、TFT基板の製造プロセスにおいてアライメントずれが生じた場合にも、補助容量を適切に得ることができ、これによって表示品位の低下を防止するという課題があった。補助容量が適切に設けられていないと、ブロック状あるいは帯状の表示ムラやフリッカが発生する場合がある。本発明は上記課題を解決するためになされたものであり、その目的は、製造プロセスにおけるアライメントずれが生じた場合にも補助容量が適切に得られるアクティブマトリクス基板およびこれを用いることで表示品位が改良された表示装置を提供することにある。本発明の実施形態によるアクティブマトリクス基板は、基板と、前記基板上に設けられたゲートバスラインと、前記基板上に前記ゲートバスラインと交差するように設けられたソースバスラインと、前記ゲートバスラインと前記ソースバスラインとの交差部近傍に設けられたTFTであって、前記ゲートバスラインと電気的に接続されたゲート電極と、前記ソースバスラインと電気的に接続されたソース電極と、ドレイン電極とを有するTFTと、前記TFTの前記ドレイン電極と電気的に接続された画素電極と、前記ゲートバスラインまたは、ソースバスラインと平行に設けられた補助容量バスラインと、前記ドレイン電極と電気的に接続され、前記補助容量バスラインとの間に補助容量を形成する補助容量対向電極とを備え、前記補助容量対向電極は、前記補助容量バスラインと重畳し、実質的な補助容量を形成する第1部分と、前記第1部分と前記ドレイン電極との間に位置する第2部分と、前記第1部分を挟んで前記第2部分と対向するように、前記第1部分から突出するように設けられた第3部分であって、前記補助容量バスラインと重畳し、前記TFTの前記ドレイン電極と電気的に接続された前記画素電極以外の画素電極とは重畳しないように設けられた第3部分とを有する。ある実施形態において、前記第3部分は、前記補助容量バスラインと重畳しない部分を含む。ある実施形態において、前記補助容量バスラインは、前記ゲートバスラインと平行に延びるバスライン部分と、前記バスライン部分と交差する方向に設けられる分岐部分とを含み、前記補助容量対向電極の前記第2部分と、前記補助容量バスラインの前記分岐部とが重畳している。ある実施形態において、前記補助容量バスラインのエッジにおける前記第3部分の幅は、前記補助容量バスラインのエッジにおける前記第2部分の幅と同一である。ある実施形態において、前記補助容量バスラインのエッジにおける前記第3部分の幅は、前記補助容量バスラインのエッジにおける前記第2部分の幅よりも大きい。ある実施形態において、前記補助容量バスラインは、前記第3部分が形成される位置に切り欠き部を有する。ある実施形態において、複数の画素が規定されており、前記複数の画素のうちの少なくとも2つの画素において、前記第3部分が設けられる画素内での位置が異なっている。ある実施形態において、デルタ配列されている複数の画素が規定されており、所定の画素に関連づけられた前記第3部分は、前記所定の画素に斜め方向に隣接する2つの画素の画素電極間に配置されている。ある実施形態において、前記ドレイン電極が前記ゲート電極に対して延びる方向と、前記第3部分が前記補助容量バスラインを突出する方向とが180°異なっている。ある実施形態において、前記ドレイン電極が前記ゲート電極に対して延びる方向と180°異なっている方向に、前記補助容量バスラインを突出するように前記補助容量対向電極の第4部分が形成されている。本発明の実施形態による表示装置は、上記のアクティブマトリクス基板と、前記アクティブマトリクス基板と対向するように配置された対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた表示媒体層とを備える。ある実施形態において、前記表示媒体層は液晶層であり、前記アクティブマトリクス基板および前記対向基板のうちの少なくとも一方はブラックマトリクスを有しており、前記補助容量対向電極の前記第3部分は、前記ブラックマトリクスと重畳する位置に設けられている。ある実施形態において、前記表示媒体層は垂直配向型の液晶層であり、前記アクティブマトリクス基板および前記対向基板のうちの少なくとも一方に、複数の液晶ドメインを形成するための配向規制構造が設けられている。ある実施形態において、前記補助容量対向電極の前記第3部分は、前記配向規制構造と重畳する位置に設けられている。本発明の実施形態に係るアクティブマトリクス基板によれば、製造プロセスにおけるアライメントずれが生じた場合にも、適切な補助容量を得ることができる。また、このアクティブマトリクス基板を用いて作製される表示装置は、表示品位が良好である。以下、図面を参照して、本発明の実施形態によるTFT基板および表示装置の構成を説明する。ただし、本発明は以下で説明する実施形態に限定されるものではない。<実施形態1>図1は、TN方式の液晶表示装置などに用いられる、実施形態1のTFT基板100を示す。TFT基板100には画素がマトリクス状に設けられており、図1には、そのうちの1画素およびその周辺の領域のみが示されている。本実施形態において、1画素のサイズは約270μm×約90μmであり、画素が横長形状を有している。また、図2は、図1の部分拡大図であり、図3は、図2に示すY-Y’線に沿った断面図である。まず、図1~図3を参照しながら、TFT基板100の構成を説明する。TFT基板100は、水平方向に延びる複数のゲートバスライン走査線10および複数の補助容量バスラインCsバスライン12と、これらに交差するように垂直方向に延びる複数のソースバスライン信号線20とを基板40上に有している。Csバスライン12は、隣接する2本のゲートバスライン10間に配置される。また、隣接する2本のソースバスライン20と、隣接する2本のCsバスライン12とによって囲まれる領域に対応して画素電極30が設けられている。ゲートバスライン10とソースバスライン20との交差部近傍には、TFT薄膜トランジスタ5が設けられている。TFT5は、ゲートバスライン10と一体的に形成されたゲート電極10aと、このゲート電極10a上にゲート絶縁膜42および半導体層44を介して設けられたソース電極20aおよびドレイン電極24とを有している。ソース電極20aは、ソースバスライン20と一体的に形成され、U字型を有している。U字型のソース電極20aに挟まれるような形態で、ドレイン電極24がソース電極20aに対向して設けられている。なお、ここで説明するTFTのソースおよびドレインという語は置き換え可能であり、例えば、本発明書においてドレイン電極と称される部分は、一般にソース電極と呼ばれ得る。TFT基板100は、ドレイン電極24から延びる補助容量対向電極22以下、Cs対向電極と呼ぶことがあるを有している。Cs対向電極22は、ドレイン電極24と一体的に形成されている。また、Cs対向電極22は、コンタクトホール26を介して、画素電極30と電気的に接続されており、これによりドレイン電極24と画素電極30とが導通している。図2に示すように、Cs対向電極22は、Csバスライン12と重畳し補助容量を形成する容量部22b1、22b2以下、まとめて容量部22bということがあると、ドレイン電極24と容量部22bとの間に位置する接続部22aと、接続部22aとの間に容量部22bを挟むように配置された補償部22cとを含む。補償部22cは、容量部22bを介して接続部22aと対向するように設けられている。図3に示すように、Cs対向電極22の容量部22bとCsバスライン12との間にはゲート絶縁膜42が介在しており、これらによって補助容量Ccsが形成されている。画素電極30は、図1および図2にそのエッジ30Eが示されているように、本実施形態では、TFT5を覆わないように切り欠き30nが形成された平面形状を有する。また図3に示すように、画素電極30は、TFT5やCs対向電極22などを覆うように設けられた層間絶縁膜46上に配置されている。画素電極30は、例えば、ITOIndiumTinOxideやIZOIndiumZincOxideなどからなる透明導電膜から形成される。また、画素電極30上に、液晶分子の配向を制御するための配向膜48が設けられていても良い。複数のゲートバスライン10及び複数のソースバスライン20は、ここでは図示しない走査線駆動回路及び信号線駆動回路にそれぞれ接続されており、これらは制御回路によって制御される。走査線駆動回路からゲートバスライン10に、TFT5のオン-オフを切り替える走査信号またはゲート信号が供給される。また、信号線駆動回路から複数の信号線20に表示信号またはソース信号が供給される。信号線20に与えられる表示信号に基づいて、画素電極30への印加電圧が決定される。以下、TFT基板100の作製工程を図3を参照しながら説明する。まず、ガラスなどからなる透明基板40上に、ゲートバスライン10およびCsバスライン12が設けられる。これらは、例えば、基板40上に、Al膜、Cu膜、Mo膜、Ti膜、Cr膜等、あるいはこれらの合金膜や多層金属膜Ti-Al-Ti膜やMo-Al膜を蒸着させ、フォトリソグラフィ技術を用いてパターニングすることによって形成することができる。次に、SiNx膜またはSiOx膜などをCVD法などによって堆積させてゲート絶縁膜42を形成する。ゲート絶縁膜42の厚さは、例えば0.3~0.7μmである。その後、少なくともTFT5を形成する領域において、アモルファスシリコンa-Siなどからなる半導体層44を島状に設ける。また、半導体層44上のソース電極とドレイン電極に対応する部分には、リンがドープされたnアモルファスシリコン膜を設ける。半導体層44にはSiNxなどからなるチャネル保護膜図示せずが設けられていても良い。次に、ソースバスライン20、ソース電極20a、ドレイン電極24、およびドレイン電極24から延びるCs対向電極22を形成する。これらは、例えば、Al膜、Cu膜、Mo膜、Ti膜、Cr膜等、あるいはこれらの合金膜や多層金属膜Mo-Al-Mo膜やTi-Al膜等を蒸着させ、これをフォトリソグラフィ技術を用いてパターニングすることによって形成することができる。このようにしてパターニングによってドレイン電極24やCs対向電極22を形成するときに、パターニングの精度などに応じて、アライメントのずれが生じることがある。以下、Csバスライン12とCs対向電極22との間でアライメントずれが生じた場合に生じる問題点を説明する。図4は、図1~図3に示した実施形態とは異なり、Cs対向電極22が、実質的な補助容量を形成する容量部22bから突出する補償部22cを有していない場合比較例を示す。図4からわかるように、Cs対向電極22’に補償部22cがない場合には、例えば、紙面上方向にCs対向電極22’のアライメントがずれた場合、ずれの大きさに応じて、接続部22aの一部がCsバスライン12とさらに重畳することになる。したがって、補助容量は増加する。また、紙面下方向にアライメントがずれた場合には、補助容量は減少する。このように、補償部22cが設けられていない構成では、アライメントのずれに応じて、補助容量が変動する。例えば、ソース電極やドレイン電極などをパターニングする工程において、1つの表示領域を、複数のフォトマスクまたは1枚のフォトマスクを用いてステップリピート方式で露光する方式、あるいは、複数のフォトマスクまたは1枚のフォトマスクを用いてスキャン露光を複数回行う方式等で分割露光する場合、それぞれの露光領域でのアライメントずれ量が異なる場合がある。この場合、露光領域の形状に対応して、補助容量の大きさが異なる領域が、ブロック状あるいは帯状に形成されることになる。また、分割露光を行わない場合でも、回転系のアライメントずれが生じる場合があり、また、スキャン露光の際には、基板ステージや光源等の移動時に位置ずれが生じる場合がある。このような場合に、段階的、あるいは部分的に補助容量の大きさが異なる領域が形成される。このようにして、液晶パネルにおいて、別個の画素で各々に関連づけられる補助容量の大きさが異なっていると、表示の品位が低下する。一方で、本実施形態のように、補償部22cが設けられている場合、アライメントのずれが生じたときにも、補助容量の変動は抑制される。これは、容量部22bを挟んで、接続部22aと補償部22cとが対向するように配置され、かつ、補償部22cが、典型的には、Csバスライン12と重畳しない領域にまで、Csバスライン12を乗り越えるように形成されているからである。より具体的に説明すると、接続部22aでの重畳部分が増加するように、図の上方向にアライメントずれが生じたときには、補償部22cの重畳部分が減少することで補助容量の変動を抑える。反対に、接続部22aでの重畳部分が減少するようにアライメントずれが生じたときには、補償部22cの重畳部分が増加することで補助容量の変動を抑える。したがって、アライメントずれの発生に関わらず、安定して所定の補助容量を得ることが可能である。本実施形態では、Cs対向電極22の補償部22cは、Csバスライン12を乗り越えるように形成されているが、Csバスライン12のエッジと交差すると、その部分でリーク電流が発生しやすくなるので望ましくないと考えられてきた。したがって、従来、Cs対向電極は、Csバスラインのエッジの内側に形成されることが多かった例えば特許文献1。また、Csバスラインのエッジ部分のテーパ形状は、そのエッジ部分の上層に形成されたゲート絶縁膜とCs対向電極の表面形状に影響を及ぼす。特に、Cs対向電極の表面を、反射率の高いAlなどで形成した場合、外光を反射しやすいので、Csバスラインのエッジ部分のテーパ形状が表示領域内でばらつくと、反射ムラとなって視認されることがある。そこで、外光反射ムラを抑制する理由でも、Cs対向電極はできるだけ、Csバスラインのエッジの内側に形成されることが好ましいと考えられていた。しかしながら、以上に説明したように、Csバスライン12のエッジを跨ぐようにCs対向電極の補償部22cを設ければ、アライメントずれによる補助容量の変動を好適に抑制することができる。このため、本実施形態では、Csバスライン12のエッジ部と敢えて交差するように補償部22cを設けるようにしている。このようにして、補償部22cを含む補助容量対向電極22を、ドレイン電極24の延長部として一体的に形成した後に、層間絶縁膜46などを介して画素電極30が形成される。本実施形態では、画素電極30とドレイン電極24とは、Cs対向電極22の容量部22bに配置されたコンタクトホール26を介して、電気的に接続されている。図5aおよびbは、コンタクトホール26の断面構造を示しており、図2のX-X’線に沿った断面図である。図示するように、基板40上にはCsバスライン12が設けられており、SiNxなどからなるゲート絶縁膜42例えば厚さ0.3μm~0.7μmを介してCs対向電極22が設けられている。このCs対向電極22は、TFT5のドレイン電極24と一体的に形成されており、ソース信号に応じて電位が変化する。図5aには、Cs対向電極22とゲート絶縁膜42との間に半導体層44が存在する場合が示されており、図5bには、半導体層44が存在しない場合が示されているが、いずれの構成であっても良い。Cs対向電極22は、層間絶縁膜46に設けられたコンタクトホール26を介して画素電極30と電気的に接続されている。なお、層間絶縁膜46は、例えば厚さ0.1~0.7μmの無機膜SiNx、SiOxなどと、その上に設けられた厚さ1~4μmの有機膜感光性アクリル系樹脂などとの2層から構成されていても良い。また、図5bに示したように、半導体層を設けない構成では、ゲート絶縁膜42の一部がコンタクトホール形成工程エッチング工程時において薄くなっていても良い。再び図2を参照して、Cs対向電極22のより具体的な構成を説明する。本実施形態において、補助容量を補償するための補償部22cは、接続部22a特に、Csバスライン12へ乗り上げている部分と略同じ幅約4μmで構成されている。このようにすれば、アライメントずれが生じた場合において、接続部22aの乗り上げ部でのCsバスライン12との重畳面積の増加分と、補償部22cでの重畳面積の減少分とが同等になるため、補助容量を好適に補償することができる。また、補償部22cの突出部分の長さは、予想されるアライメントずれの大きさを考慮すると、約1μm以上が好ましい。ただし、図からわかるように、補償部22cは隣接する画素のTFTに向かって延びているため、その突出分が長すぎるとTFT5との短絡を起こす可能性がある。このような点から、補償部22cの長さは、必要最小限に設定されていることが好ましい。Csバスライン12から突出している補償部22cの長さは、例えば約2μmに設定される。ただし、実際にアライメントずれが生じた場合、TFT基板100において補償部22cの突出部分の長さは変化し得る。本実施形態において、画素電極30はTFT5の上方に切り欠き部30nを有しており、これによって、画素電極30と補償部22cとの重畳が生じにくい。これらが重畳していると、補償部22cと画素電極30との間に寄生容量が形成されてしまい、隣接する画素での表示に悪影響を及ぼす可能性がある。この寄生容量が増大するにつれ、ある画素電極の電位の、隣接する画素電極の電位への影響が大きくなる。例えば、所定の画素に印加する電圧の極性を3つのゲートバスライン毎に反転させる駆動方式を採用する場合を考える。上記寄生容量が大きいと、3つのゲートバスラインのうちの外側の2つのゲートバスラインによって駆動される画素において、液晶層に印加される電圧には、隣接する画素からの極性の異なる電圧が影響する。この結果、真ん中のゲートバスラインによって駆動される画素での液晶層への印加電圧との間に差が生じるという不具合が発生し得る。特に、本実施形態のように、3原色RGBのカラーフィルタが縦方向に並ぶ形態では、同電圧を印加するように制御したときにも画素毎に保持される印加電圧に差が生じていると、グレー階調が特定の色に色付いて見えるという不具合が発生し得る。本実施形態では、補償部22c上方の画素電極30は切り欠かれているので、このような不良は抑制される。また、上述のようなアライメントずれが生じた場合において、例えば、図面において上方向にずれていると、TFT5のゲート電極10aに対してドレイン電極24が上方向にずれる。このとき、ゲート電極-ドレイン電極間の寄生容量Cgdは減少する。このようにして寄生容量Cgdの変動が生じ、画素ごとの寄生容量Cgdにばらつきが発生していると、フリッカや表示ムラなどの表示不良を引き起こすおそれがある。以下、寄生容量Cgdの変動がもたらす影響について説明する。ひとつの画素の総容量液晶容量ClcCcsCgdその他の寄生容量に対するCgdの大きさは、TFTの選択期間が終了した際の画素電極の電位低下フィードスルーの大きさに影響する。この電位低下の大きさは引き込み電圧と呼ばれる。画素ごとに引き込み電圧の大きさが異なると表示の品位が低下することがある。引き込み電圧△Vdは、△Vd=CgdVgh-Vgl/ClcCcsCgdαという式で表すことができる。ここでVgh-Vglは、TFTオン時の走査電圧VghとTFTオフ時の走査電圧Vglとの差ゲート電圧振幅である。また、αはその他の寄生容量であり、たとえば、ソースバスライン-画素電極間の寄生容量等が含まれる。上記式から、引き込み電圧△Vdを一定にするためには、Cgdが減少したときに、補助容量Ccsも減少することが好ましいことがわかる。また、Cgdが増加したときに、補助容量Ccsも増加することが好ましいことがわかる。ドレイン電極24のゲート電極10aへの突出方向と、Cs対向電極22の接続部22aのCsバスライン12への突出方向とが逆方向の場合、補償部22cの有無によって引き込み電圧の大きさが変わる。補償部22cが設けられていない場合、ゲート電極と逆側にドレイン電極のアライメントずれが生じると、Cgdが減少する一方でCcsが増加する。したがって、引き込み電圧△Vdは大きく減少することになる。また、これとは反対側にアライメントずれが生じたときには、Cgdが増加する一方でCcsが減少するため、引き込み電圧△Vdが大きく増加することになる。これに対して、補償部22cが設けられている場合、寄生容量Cgdが減少または増加するようにアライメントずれが生じたときにも補助容量Ccsの変動は抑制されている。したがって、引き込み電圧の変動は、補償部22cが設けられていない場合に比べて低減される。引き込み電圧の変動をより効果的に抑制するためには、図6aに示すように、補償部22cを、接続部乗り上げ部22aよりも太くすれば良い。補償部22cの幅を、接続部22aにおけるCsバスライン12への乗り上げ部の幅より太くすることで、Cgd変動に起因する引き込み電圧の変動をより確実に補償することができる。Cgdが減少するようにアライメントずれが生じたときにはCcsも同様に減少し、かつ、Cgdが増加するようにアライメントずれが生じたときにはCcsも同様に増加するからである。引き込み電圧の変動を抑えるために、例えば、図6aに示す例では、接続部22aの幅が約4μmに設定されているのに対して、補償部22cの幅は約14μmに設定されている。また、図6bに示すように、補償部22cが設けられる領域において、Csバスライン12の一部を切り欠いておいてもよく、例えば、約9μm横×約7.5μm縦の切り欠き部12nを設けてもよい。このようにすることで、補償部22cが隣接する画素のTFT5と近接しないように補償部22cを設けることがより容易になる。上述のように、補償部22cは、アライメントずれの大きさを考慮すると、数ミクロン程度だけCsバスライン12から突き出ていれば足りる。このため、切り欠き部12nによって、補償部22cと、隣接画素のTFT5との距離を比較的長くすることが可能であり、電流リークの発生を防止して、製造の歩留まりを向上させることができる。以上に説明したように、本実施形態のTFT基板100では、アライメントずれが生じた場合にも所定の補助容量を安定して得ることができる。このように構成されたTFT基板100を液晶表示装置に用いれば、良好な表示を行うことができる。なお、液晶表示装置は、TFT基板100と対向基板との間に液晶層を封止することで作製可能である。このような液晶表示装置の作製方法には公知の技術を用いることができる。例えばTNモードやVAVerticalAlignment:垂直配向モードで動作する液晶表示装置などでは、対向基板に対向電極が設けられており、画素電極と対向電極とを用いて、これらの間に介在する液晶層に画素ごとに電圧を印加することにより表示を行う。また、典型的には、対向基板にはカラーフィルタおよびBMブラックマトリクスが設けられている。図2には、対向基板上のBMが存在する領域が示されている。ブラックマトリクスは、一般に、対向基板の液晶層側の表面に、金属層または黒色樹脂層を用いて形成される。本実施形態では、補助容量対向電極22の補償部22cを対向基板上のBM配置部分に対応する位置に設けている。そのため、補償部22cに起因する外光の反射ムラが視認されない。このBMは、TFT5の外光遮光などのために元来設けられているものであり、上記の画素電極切り欠き部30nにおける光漏れ防止や補償部22cの遮光を目的として、新たに追加されたものではない。したがって、従来の液晶表示装置でも設けられていたBMを利用するだけであり、画素の開口率をより低下させるものではない。<実施形態2>図7および図8は、実施形態2のTFT基板200を示す。本実施形態のTFT基板200が、実施形態1のTFT基板100と大きく異なる点は、画素および画素電極の形状が縦長であるという点である。また、実施形態2では、画素サイズが約50μm×約150μmであり比較的小さい。なお、簡単のため、実施形態1のTFT基板100の構成要素と同様の機能を有する構成要素には同一の参照符号を付し説明を省略する。図7に示すように、実施形態2では、Csバスライン12の分岐部12bが、ソースバスライン20に沿って延びており、ドレイン電極24の延長部分として形成されたCs対向電極22と重畳することで、補助容量Ccsが形成されている。補償部22cは、ソースバスライン20の延設方向において接続部22aと整列しておらず、ソースバスライン20から離れる方向にずれて配置されている。このようにして、隣接する画素のTFT5から補償部22cをなるべく遠ざけることで、TFT5との干渉が抑制される。なお、補償部22cを隣接する画素のTFT5から離すことで、補償部22cと画素電極30との距離は縮まる。ただし、本実施形態では縦長のストライプ状の画素構成であり、実施形態1とは異なり、上下方向に隣接する画素が異なる色に対応するものではない。さらに、画素に印加する電圧の極性を3つのゲートバスライン毎に反転させる駆動方式ではなく、上下に隣接する画素に対して、交互に極性を反転させる駆動方式を採用している。したがって、仮に、補償部22cと画素電極30との間の寄生容量がわずかに増大したとしても、グレー階調が特定の色に色付いて見えるという問題は生じない。本実施形態においても、補償部22cが設けられているので、アライメントずれが生じた場合にも、補助容量の変動を抑制することができる。上述のように、補償部22cは、接続部22aと整列している必要はないが、これらは、容量部22bを挟んで対向するように位置している。このような配置により、アライメントずれに対する適切な容量補償が実現される。補助容量の補償は、画素サイズが小さいほど重要性が増す。フォトリソ工程におけるパターン形成の解像度、およびフォトマスクの最小線幅には限界があり、その最小線幅は、設計値でおよそ3μm程度である。そのため、画素サイズが小さくなってもすなわち、補助容量が小さくなっても、接続部22aの乗り上げ部分の幅は比例して幅細にすることができない。また、アライメントのずれの大きさも画素サイズに関わらず同じである。したがって、補助容量の総容量に対する相対的な補助容量変化量は、画素サイズが小さいほど大きい。また、補償部22cを、容量補償以外の目的に利用しても良い。例えば、Csバスライン12を越えて突き出ている補償部22cの長さを測定し、この測定値と設定値とを比較することでアライメントずれの大きさを測定することができる。このずれを低減するように製造プロセスの調整を行うことで、アライメントずれ自体を低減することが可能になる。また、図9に示すように、補償部22cの位置を画素ごとに変更することで、特定画素を示すマーカとして補償部22cを利用することができる。図9に示す形態では、水平方向に隣接する3画素は、それぞれRGBRed、Green、Blueの各色に対応付けられている。これら3画素のそれぞれは、典型的には対向基板上に設けられるカラーフィルタの色に対応している。この場合に、それぞれの色に関連付けて、Rの画素には補償部22cRが設けられ、Gの画素には補償部22cGが設けられ、Bの画素には補償部22cBが設けられる。これら補償部22cR、22cG、22cBの画素内における配置は、画素色ごとに異なっている。このようにしておくことで、対向基板と貼り合わせる前の段階のTFT基板において、どの色で不良が生じるかを容易に特定できる。なお、図9には、隣接する3画素がRGBの各色に対応づけられている場合を例示したが、隣接する4つの画素がRGBYYellowやRGBWWhiteなどに対応する場合であっても、同様にして、画素ごとに補償部の位置を変化させるように構成できる。また、各色に対応する画素が水平方向に順番に並んでいる必要はなく、所定のパターンで配置されていても良い。また、画素の色ごとに補償部の位置を変化させる配置は、本実施形態のTFT基板200だけでなく、他の実施形態のTFT基板においても適用可能である。図10に、4色の画素に対応する形態を示す。図示するアクティブマトリクス基板210では、RGBWの4色に対応する約100μm×約100μmの正方形状の画素が設けられている。補償部22cの画素内での位置は、画素の色ごとにそれぞれ異なっている。なお、図10におけるRGBWの配置は一例として示されるものであり、任意に設定することができる。また、上述のように、Wの代わりにYを用いても良く、他の色であっても良い。<実施形態3>図11は、実施形態3のTFT基板300を示す。本実施形態のTFT基板300が実施形態1のTFT基板100と異なる点は、画素がデルタ配列されていることと、VAモードにおけるCPAモードで動作する液晶表示装置に用いられるということである。なお、簡単のため、実施形態1のTFT基板100の構成要素と同様の機能を有する構成要素には同一の参照符号を付し説明を省略する。TFT基板300において、ソースバスライン20は、図面の縦方向に沿って矩形波状に複数の折れ曲がり部分を有して延びており、デルタ配列する画素に対応している。また、Csバスライン12は、画素領域の中央部まで延びる分岐部12bを含む。この分岐部12bと、Cs対向電極22の容量部22bとの間にも補助容量が形成されている。また、CPAモードで動作させるために、TFT基板300に対向して配置される対向基板図示せず上の対向電極図示せずには、配向規制部50が設けられている。図11には、対向基板に設けられた配向規制部50の位置が示されている。本実施形態において、対向基板上の配向規制部50は、TFT基板300上のTFT5およびコンタクトホール26に対応する位置にそれぞれ設けられている。この配向規制部50は、垂直配向型の液晶層において液晶分子の配向の方位を規制し、電圧印加時に液晶分子は所定領域内で配向規制部50を中心に放射状に配向する。配向規制部50は、例えば、正多角柱状または円柱状の突起構造であって良い。この突起構造は、例えば樹脂膜をパターニングすることによって得られ、高さ1.2μm程度に設けることができる。また、この突起構造として、液晶パネル全体にわたってセルギャップを均一にするために設けられた柱状のフォトスペーサを利用してもよい。さらに、配向規制部50は突起構造である必要はなく、配向規制部50を、対向電極に形成した円形や多角形の開口部とすることも可能である。本実施形態においても、Cs対向電極22の補償部22cが、容量部22bを挟んで、ドレイン電極24との接続部22aとは反対側に設けられているので、アライメントずれが生じたときにも補助容量が補償される。この補償部22cは、Csバスライン12から1μm以上突き出ていることが好ましい。ただし、他の配線などとの短絡を防止するために、突き出し部分が長すぎることは望ましくなく、本実施形態では2μmに設定されている。また、図からわかるように、TFT基板300のように画素がデルタ配列している場合において、補償部22cは、好ましくは隣接する2つの画素電極30間に配置される。隣接する画素電極間の距離は、本実施形態では7μmに設定されている。画素電極同士を適度に離間させることで、画素電極間の電流リークや、画素電極間で生じ得る寄生容量の大きさを低減することができる。この距離は、例えば4~8μm程度に設定される。さらに、図12aに拡大して示すように、補償部22cは、ソースバスライン20に向かって延びており、これらの間でリーク電流が発生しないようにすることも重要である。ソースバスライン20と補償部22cとの間の距離は、3μm以上であることが望ましい。本実施形態では、この距離が9μmに設定されている。補償部22cの形状は、このような種々の設計上の条件を考慮して適切に選択され得る。また、補助容量Ccsをより確実に補償するためには、補償部22cの幅は接続部22aの幅に対して同等以上であることが望ましく、本実施形態では、双方の幅を4μmに設定している。ただし、補償部22cの幅はこれより大きくてもよく、例えば5μmに設定される。図6aを用いて上述したように、補償部22cをより太くしておくことで、アライメントずれが生じたときにもCgdの変動に起因するフリッカの発生や表示ムラなどを抑制することができる。本実施形態においても、TFT5のドレイン電極24のゲート電極10aに対する突出方向と、Cs対向電極22の接続部22aのCsバスライン12に対する方向乗り上げ方向とが逆向きである。例えば紙面上方向にアライメントがずれた場合、ゲート-ドレイン間の寄生容量Cgdは減少する。このとき、補償部22cが設けられていないと、補助容量Ccsは増加する。そうすると、画素に関連づけられた全容量に対する寄生容量Cgdの大きさは大きく変動する。これに対し、より太い補償部22cが設けられている場合には、寄生容量Cgdとともに補助容量Ccsも減少する。このことによって、全容量に対する寄生容量Cgdの大きさの変動は抑制される。ただし、補償部22と画素電極30が重畳すると、補償部22cと隣接する画素電極30との間に大きな寄生容量が形成されるため好ましくない。そのため、補償部22cの幅は画素電極間の間隙より大きくないことが好ましい。本実施形態では画素電極間の距離が7μmであるので、補償部22cの幅は7μm以下であることが好ましい。このように、画素電極30の間隙部分に補償部22cを設けることで、補償部22cと画素電極30との間に寄生容量が形成されることが防止される。本実施形態では、画素電極30に切り欠き部を設けることなく、隣接する画素での表示に悪影響を及ぼすことが防止される。また、この画素電極30の間隙部分は、好適には、対向電極上に形成されるBMによって遮光される。一般的に、隣接する画素電極の間隙部分に対応する位置にBMが設けられることが多い。これは、TFT基板と対向基板との貼り合わせ工程で位置ずれが生じたときにも混色が発生するのを防止するためである。本実施形態では、ノーマリブラックで表示を行うCPAモードを採用しているので、ノーマリホワイトの場合のような極端な光漏れは生じない。ただし、画素端部では液晶の配向乱れが生じやすいため、BMで遮光することでコントラストを向上させている。また、配向規制部50から遠い部分では、液晶の応答が悪いため、残像の原因となる。BMでこの領域を隠すことで残像対策にもなる。図12bに、図11に示すTFT基板300のZ-Z’線に沿った断面を示す。TFT基板300では、層間絶縁膜46に設けられたコンタクトホール26において、Cs対向電極22と画素電極30とが接続されている。図12bからわかるように、本実施形態では、Cs対向電極22と画素電極30とが直接的に接続されている。なお、Cs対向電極22は、導電性材料を多層構造とすることで形成されていても良い。例えば、Mo膜上にAl合金膜が設けられた構造であってよい。<実施形態4>図13aは、実施形態4のTFT基板400を示す。また、図13bは、その変形例のTFT基板405を示す。TFT基板400では、隣接する2本のソースバスライン20と隣接する2本のゲートバスライン10とによって囲まれる領域に対応して画素電極30が配置されている。ゲートバスライン10間に設けられたCsバスライン12は、画素電極30を横切るように延びている。なお、簡単のため、実施形態1のTFT基板100の構成要素と同様の機能を有する構成要素には同一の参照符号を付し説明を省略する。Cs対向電極22の補償部22cは、Csバスライン12から突出するように形成されている。その突出の長さは1μm以上が好ましい。ただし、TFT基板400の補償部22cは、画素電極30と重畳する領域に存在する。このため、画素の開口率の低下や、反射ムラの発生の原因となり得る。このため、突出部が長すぎることは好ましくなく、例えば、2μm程度に設定される。また、補償部22cの幅は、接続部12aにおけるCsバスライン12への乗り上げ部と同じ幅であれば、補助容量の変動が好適に抑制される。本実施形態では、これらが4μmに設定されている。本実施形態では、画素電極30が2本のゲートバスライン10に挟まれており、Csバスライン12は、画素電極30を横切るように形成されている。このため、補償部22cに印加される電圧が、隣接する画素の電位に影響を与えることはない。また、図13bに示すように、補償部22cを容量部22bの角部に設けるようにしてもよい。この補償部22cは、図面上方向に突出する部分に加え、図面右方向に突出する追加部分を有している。図13aおよびbに示す形態では、TFT5のドレイン電極24がゲート電極10aに対して延びる方向ドレイン-ゲート方向が図面において左方向である。この場合、例えば紙面右方向にドレイン電極24やCs対向電極22がアライメントずれを起こした場合、Cgdが減少する。このときに、図13bに示したように、ドレイン-ゲート方向とは逆向きの右方向に補償部22cの追加部分が形成されていれば、CgdとともにCcsも減少するので、全体容量ClcCcsCgdαに対するCgdの大きさの変動、すなわち引き込み電圧の変動を抑制することができる。なお、この追加部分は、必ずしも補償部22cと一体的に形成されている必要はなく、別個に設けられていてもよい。図14aおよびbは、画素がデルタ配列されているTFT基板410を示す。TFT基板410においても、画素電極30が、隣接する2本のゲートバスライン10間に挟まれている。また、Csバスライン12は、画素の中央部分にまで延びる分岐部12bを有している。Cs対向電極22の補償部22cは、分岐部12bから約1.5μm突き出している。また、その幅d2は、分岐部12bへの乗り上げ部の幅d1と同等に設定されており、ここでは約7μmである。なお、Cs対向電極22の接続部22aは、Csバスライン分岐部12bのエッジと約45°の角度で交差しているが、図14bのd3で示す線幅約5μmではなく、乗り上げ部分岐部12bのエッジとの交差部の幅d1と同等に補償部22cの幅d2を設定することで、アライメントずれに対する容量補償をより確実にすることができる。<実施形態5>図15aおよびbは、MVAモードで動作する液晶表示装置500を示す。図15aには、TFT基板および対向基板に設けられている構成要素が示されており、図15bには、TFT基板側のみが示されている。TFT基板と対向基板との間には垂直配向型の液晶層が封止されている。液晶層は負の誘電率異方性を有するネマティック液晶を含む。なお、図示しないが、対向基板には、典型的には、対向電極共通電極、カラーフィルタ、ブラックマトリクスなどが設けられている。また、対向基板およびTFT基板のそれぞれの液晶層側には、垂直配向型の配向膜が設けられており、液晶分子のプレチルト角が略垂直になるように液晶の配向を規制する。本実施形態においても、TFT基板上のCsバスライン12および分岐部12bとCs対向電極22とによって補助容量が形成されている。実施形態1~4に示したTFT基板と同様に、ドレイン電極24から延びるCs対向電極22は、その容量部22bを挟むように接続部22aの反対側に補償部22cが設けられた構成を有する。補償部22cによって、アライメントずれに起因する補助容量の変動が補償される。また、TFT基板上の画素電極30には帯状スリット30sが形成されており、対向基板上には線状のリブ52がスリット30sと略平行に延びるように設けられている。TFT基板と対向基板とによって挟持される液晶層の液晶分子は、リブ52とスリット30sとによって配向が規制され、典型的には、リブ52およびスリット30sが延びる方向と垂直の方向に配向の方位が規定される。ただし、リブ52およびスリット30sのそれぞれの両側で液晶分子は互いに180°異なる方位に配向する。また、スリット30sおよびリブ52は、1画素内で、互いに直交する2方向に延びる部分を有している。この結果、1画素に電圧印加時の配向方位が異なる4つの液晶領域液晶ドメインが形成される。これにより、良好な視野角特性を得ることができる。これらのリブ52およびスリット30sは、配向規制構造ドメイン規制構造と呼ばれる。MVA型液晶表示装置において、配向規制構造としては、通常、電極に形成されたスリット開口部、あるいは、電極の液晶層側に形成された誘電体突起リブが用いられている。本実施形態では、画素電極30にスリット30sが設けられているが、画素電極30はスリット30sによって分割されていない。つまり、1画素領域内において、TFT5を介して画素全体にわたる画素電極30に同じ電圧が印加される。また、画素電極30とCs対向電極22とは略同電位に保持されるため、これらの間に容量は形成されない。Cs対向電極22の補償部22cは、対向基板のリブ52に対応する位置に設けられている。リブ52が設けられている領域は、透過率が低く、液晶分子の配向も他の領域とは異なる場合が多いため、表示に利用することが困難な領域である。補償部22cをこの領域に配置しておけば、補償部22cが設けられていない場合と比べて画素の開口率がさらに低下するということはない。また、反射ムラの発生も抑制される。次に、図16aおよびbを参照しながら、液晶表示装置500の変形例の液晶表示装置510を説明する。液晶表示装置510が液晶表示装置500と異なる点は、Cs対向電極22の補償部22cが、画素電極30のスリット30sに配置されている点である。このように補償部22cは、接続部22aとの間に容量部22bを挟むような任意の位置に設けられ得る。ただし、Cs対向電極22のCsバスライン12への乗り上げ部接続部22aと容量部22bとの境界部における、アライメントずれによる重畳部分の増減を打ち消すように補償部22cが機能する必要がある。このためには、本実施形態では次の条件を満たすようにして、補償部22cがCsバスライン12を突出していれば良い。乗り上げ部におけるCsバスライン12のエッジの面内外向き法線方向Csバスライン12が存在しない側へのエッジ垂線の方向をA方向とする。また、Csバスライン12の他のエッジから補償部22cが突出する場合の、当該他のエッジの面内外向き法線方向をB方向とする。このとき、A方向とB方向とがなす角度が90°より大きい場合には、補償部22cは乗り上げ部での重畳面積の増減を補償し得る。本明細書では、このような関係を満たすとき、補償部22cは、接続部22aとの間に容量部22bを挟むあるいは補償部22cは、接続部22aと対向するように容量部22bから突出するなどと表現する。典型的には、乗り上げ部での外向き法線方向例えば、図面下方向に対して、180°異なる外向き法線方向例えば図面上方向を持つCsバスラインエッジから補償部22cが突出する。すなわち、接続部22aおよび補償部22cでのCsバスラインエッジが互いに平行である場合において、Cs対向電極22のドレイン電極24側への突出方向と、補償部22cの突き出し方向とが逆向きである。<実施形態6>図17aおよびbは、MVAモードで動作する別の形態の液晶表示装置600を示す。本実施形態の液晶表示装置600では、画素分割が行われており、一画素内に副画素電極30aと副画素電極30bとが存在している。ただし、本実施形態では、コンタクトホール26aおよび26bのそれぞれを介していずれの副画素電極30aおよび30bもTFT5のドレイン電極24と電気的に接続されている。液晶表示装置600においても、図15に示した液晶表示装置500と同様にCs対向電極22の補償部22cが設けられていることで、アライメントずれの発生にかかわらず所望の補助容量を得ることが可能である。また、Cs対向電極22の補償部22cは、対向基板のリブ52に対応する位置に設けられている。補償部22cをこの領域に配置しておけば、補償部22cによって画素の開口率がさらに低下するということは防止される。また、反射ムラの発生も抑制される。図18aおよびbに、画素を3つに分割した場合の液晶表示装置605を示す。液晶表示装置605では、一画素内に副画素電極30a、副画素電極30bおよび副画素電極30cの3つの副画素電極が存在している。副画素電極30aと副画素電極30bとは、画素の上下に分かれて配置されている。それぞれの副画素電極30a、30b、30cが、それぞれに対応して設けられたコンタクトホール26a、26b、26cによって、TFT5のドレイン電極24と接続している。このように画素が3分割されていることを除いて、液晶表示装置605は上記液晶表示装置600と同様の構成を有する。次に、図19aおよびbに、変形例の液晶表示装置610を示す。液晶表示装置610では、画素分割がなされた形態において、補償部22cが、副画素電極30aと副画素電極30bとの間隙30tに設けられている。この液晶表示装置610を3つの副画素に分割した形態の液晶表示装置615を図20aおよび図20bに示す。以上に説明した液晶表示装置の各々において、アライメントずれが生じた場合にも補助容量の変動を補償することが可能であり、かつ、表示装置の開口率を低下させたり、反射ムラを増大させたりしないような位置表示への寄与が低い位置に補償部22cが設けられているので、良好な表示を行うことができる。<実施形態7>図21aおよびbは、実施形態7の液晶表示装置700を示す。液晶表示装置700でも画素分割が行われており、1画素内に副画素電極30aと副画素電極30dとが設けられている。副画素電極30aは、コンタクトホール26を介してTFTのドレイン電極24と接続されている。一方、副画素電極30dは、いずれの配線とも直接的には接続されておらず、フローティング状態となっている。また、他の実施形態と同様に、ドレイン電極24から延びるCs対向電極22が設けられており、Csバスライン12との間に補助容量が形成されている。さらに、液晶表示装置700では、Cs対向電極の接続部22aおよび補償部22cのそれぞれに対して、フローティング状態の副画素電極30dの下方に位置する一対の結合電極28がそれぞれ接続されている。一対の結合電極28は、それぞれが対向基板上に配向規制構造として設けられたリブ52と重畳するように配置されている。なお本実施形態では、Csバスライン12を挟んで結合電極28を分割し、Csバスライン12と結合電極28とが重畳しないようにしている。これは、結合電極28がCsバスライン12特にそのエッジと交差することを防止し、Csバスライン12と結合電極28の短絡不良の発生や、交差部分での反射ムラの発生の可能性をより低減するためである。補償部22cは、フローティング状態の副画素電極30dとは重畳しない部分に限定される。補償部22cと結合電極28とが一体的に形成されているような場合でも、フローティング状態の副画素電極30dと重畳せず、かつ、Csバスライン12から突き出している部分のみを補償部22cとしている。このように、補償部22cは、Csバスライン12との間で実質的な補助容量を形成するとともに、フローティング状態の副画素電極30dなど他の電極との間で形成される容量を、できるだけ小さくするべく設けられた部分である。この結合電極28は、副画素電極30dとの間に、結合容量を形成する。なお、結合電極28と副画素電極30dとの間には、図3に示した層間絶縁膜46が設けられている。層間絶縁膜46として、結合電極28の面積を小さくするために、0.1~0.4μm程度の膜厚で形成したSiNx等の無機膜のみを用いる場合や、副画素電極30dとソースバスライン20およびゲートバスライン10との寄生容量を小さくするために、無機膜上に、比誘電率の小さい0.2~0.4程度有機膜を積層して用いる場合などがある。このような構成では、TFT5と直接接続された副画素電極30aとは異なる電位が副画素電極30dに印加される。このような構成は、例えば、特許文献4に記載されている。また、図15に示した液晶表示装置500等と同様に、本実施形態の液晶表示装置700において補償部22cは、対向基板上に配向規制構造として設けられたリブ52と重畳するように配置されている。次に、図22aおよびbを参照して変形例の液晶表示装置710を説明する。液晶表示装置710では、補償部22cが、TFTに直接接続された副画素電極30aと、フローティング状態の副画素電極30dとの間の間隙に設けられている。上記液晶表示装置700と同様に、副画素電極30dは、結合電極28との間に結合容量を形成している。これらの液晶表示装置において、補償部22cは、TFTと直接接続された副画素電極30aと重畳している。補償部22cと副画素電極30aとに印加される電圧の大きさは同じであるため、これらの間に補助容量が形成されることはない。さらに、図23aおよびbを参照して、別の形態の液晶表示装置720を説明する。液晶表示装置720が上記液晶表示装置710と異なる点は、補償部22cと接続されている結合電極29が設けられている点である。補償部22cが容量部22bから突き出すように形成されているので、この補償部22cを結合電極29との接続部として利用することができる。上述のように、補償部22cは、補助容量バスライン12との間で実質的な補助容量を形成するように設けられた部分であり、図23aおよびbに示すような形態においては、副画素電極30dと重畳する部分結合電極29は含まず、容量部22bから突出し、副画素電極30a、30dの間に位置する部分である。以上に説明した何れの液晶表示装置においても、表示装置の開口率を低下させたり、反射ムラを増大させたりしないような位置に補償部22cが設けられているので、良好な表示を行うことができる。<実施形態8>本実施形態では、反射型の表示装置に適用されるアクティブマトリクス基板を説明する。また、このアクティブマトリクス基板は、反射型液晶表示装置に用いられるだけでなく、電子ペーパで採用されているマイクロカプセル型電気泳動方式などの反射型表示装置においても好適に用いられる。図24は、実施形態8のTFT基板800を示す。TFT基板800において1画素のサイズは約100μm×約100μmの正方形状である。また、図10に示した形態と同様に、TFT基板800は4色R、G、B、Wの画素に対応した構成を有している。画素電極反射電極30rは、Al膜やAl-Mo積層膜やNi膜などの反射膜を用いて形成されており、外光を反射する機能を有する。この反射膜上には、透明電極ITOやIZOが積層されていてもよい。画素電極反射電極下層である層間絶縁膜の表面には、数μm~十数μm程度のサイズの凹凸が形成されていてもよい。この凹凸は、その上に形成される画素電極30rの表面の形状を規定する。画素電極30rの表面に微細な凹凸を形成することで、画素電極30rでの光反射特性を向上させて、反射光の強度を均一に分散させることができ、より明るく品位の向上した表示を行うことが可能である。また画素電極30rは、ゲートバスライン10とソースバスライン20を覆うように配置されている。これによって、バスライン配線材による反射ムラを抑制することができる。また、バスラインの電圧変化による影響を防止し、液晶の配向異常を抑制することができる。また、反射電極である画素電極30rが、TFT5a、5bを覆うように設けられているため、TFT上には外光を遮光するためのBMを配置する必要がない。そのため、有効反射面積を大きくすることができる。本実施形態では、1画素に対してTFT5a、5bが2つ連続して設けられている。これは、画素に印加される電圧を保持している期間中TFT5a、5bのOFF状態中にTFT5a、5bからリークする電流を低減するためである。ただし、他の実施形態で説明したようにTFTが一つだけであってもよい。TFT基板800では、補償部22cが右側に隣接する画素電極との間隙部に配置されている。補償部22cは、容量部22bを挟んでドレイン電極24から延びる接続部22aと対向するように設けられている。他の実施形態と同様に、補償部22cが設けられていることで、アライメントずれに起因する補助容量の変動を抑制することができる。また、TFT基板800においても、ドレイン電極24がゲート電極10aに対して突き出す方向と、補償部22cがCsバスライン12を突き出る方向とが逆向きである。したがって、アライメントずれに起因する寄生容量Cgdの変動による引き込み電圧の変動を補償することができる。また、4色R、G、B、Wの画素のそれぞれの色に対応するように、補償部22cの位置が、画素の色ごとに変更されている。このことによって、図10に示した形態と同様に、画素の色を示すマーカとして補償部22cを利用することができる。以上には、TFT基板800を反射型液晶表示装置に用いる場合について説明したが、マイクロカプセル型電気泳動方式の電子ペーパに対してもTFT基板800を用いることができる。以下、電子ペーパとして用いられるマイクロカプセル型電気泳動方式の表示装置に適用する形態を説明する。電子ペーパは、典型的には、TFT基板と、これに対向して配置される対向基板との間にマイクロカプセル層が設けられた構成を有する。マイクロカプセルは数十~数百μm径の透明樹脂である。マイクロカプセルの内部では、例えば正に帯電した白色粒子と負に帯電した黒色粒子とが透明な絶縁性の分散媒中に混入されている。マイクロカプセル層とは、上記マイクロカプセルの多数が配置された樹脂層である。このマイクロカプセル層の所定の領域に正または負の電圧を印加し、マイクロカプセル内の白色粒子および黒色粒子を電気泳動させることによって表示を行うことができる。TFT基板800を背面側基板として利用し、この背面側基板と観察者側基板対向基板との間にマイクロカプセル層を挟持させることで表示装置電子ペーパとして利用することができる。観察者側基板には、液晶表示装置と同様に、透明の共通電極ITOやIZO等が表示領域のほぼ全面に形成されている。観察者側基板は、樹脂基材プラスチック基板を用いて形成することができる。このような電子ペーパは、例えば、観察者側基板にマイクロカプセル層をコーティングにより配設し、これらの積層構造体をTFT基板800と貼り合わせるようにして作製される。なお、電子ペーパに用いる場合には、TFT基板800に設けられる層間絶縁膜の表面に微細な凹凸を形成する必要はない。また、TFT基板800に設ける電極をITOやIZOを用いて透明の画素電極とすることもできる。TFT基板800に透明画素電極を設ける場合、このTFT基板800を観察者側基板として利用することも可能である。液晶表示装置と同様に、対向基板樹脂基材/プラスチック基板にカラーフィルタ層を形成してもよい。これによりカラー表示が可能になる。カラーフィルタ層を形成しない場合は、モノクローム表示となるが、カラー表示を行う場合と比べて光利用効率が高い。したがって、明るくコントラスト比の大きい表示を得ることができ、文字表示に特化した電子書籍などとして本発明の表示装置を用いる場合には好適である。また、TFT基板800もプラスチック基板を用いて作製することができる。プラスチックTFT基板を用いれば、厚さ0.5mm程度の電子ペーパを得ることも可能である。このようにして作製された電子ペーパは可撓性を有するため、様々な形態での使用が期待されている。次に、図25を参照して、TFT基板800の変形例を説明する。変形例のTFT基板810では、補助容量バスライン12がゲートバスライン10と交差しており、ソースバスライン20と平行な方向に延びている。TFT基板810において、補助容量バスライン12は、補助容量形成部分12Aと、ゲートバスライン10との交差部12Bとを有している。交差部12Bは、隣接する画素のそれぞれに関連付けられた2つの補助容量形成部分12Aを電気的に接続している。補助容量形成部分12Aは、TFT基板800と同様に、ゲートバスライン10と同じ層で形成されている。これに対し、ゲートバスライン10との交差部12Bは、ソースバスライン20と同じ層ゲート絶縁膜上に形成されている。図26は、補助容量バスライン12における、補助容量形成部分12Aと交差部12Bとの接続の形態を示す。図示するように、ゲート絶縁膜42に形成されたコンタクトホール16を介して補助容量形成部分12Aのそれぞれに対し交差部12Bが電気的に接触することで、補助容量形成部分12Aの接続が行われている。このような構成では、ソースバスライン20と補助容量バスライン12とが交差していないので、これらに印加される信号電圧の干渉が防止される。したがって、ソースバスライン20の負荷を低減でき、消費電力を低減できる。以上、本発明のアクティブマトリクス基板およびこれを用いた表示装置の実施形態について説明したが、本発明のアクティブマトリクス基板は、画素電極に関連付けられた補助容量を補償することが望まれる種々の表示装置において利用可能である。例えば、携帯用機器などにおいて用いられる半透過型液晶表示装置に適用することができる。また、共通電極を対向基板側ではなく、アクティブマトリクス基板側に形成する横電界モードの液晶表示装置にも適用することができる。また、電子ペーパに用いられる水平型電気泳動式の表示装置などにも適用することもできる。