"出力電圧設定信号に対応した基準電圧を発生して出力する基準電圧回路と、前記基準電圧回路からの基準電圧と、入力される帰還電圧との誤差電圧を増幅して、増幅後の出力電圧を出力端子を介して出力する誤差増幅回路と、前記誤差増幅回路からの出力電圧を所定の帰還率で帰還電圧として出力する帰還回路とを備えたレギュレータ回路において、前記出力端子に接続され、前記出力電圧の切り替え時に発生される強制負荷イネーブル制御信号に応答して、前記出力端子から強制負荷電流を流す強制負荷回路をさらに備えたことを特徴とするレギュレータ回路。前記出力電圧の切り替え時に、前記誤差増幅器の消費電流を一時的に増加させるように制御する制御手段をさらに備えたことを特徴とする請求項1記載のレギュレータ回路。出力電圧設定信号に対応した基準電圧を発生して出力する基準電圧回路と、前記基準電圧回路からの基準電圧と、入力される帰還電圧との誤差電圧を増幅して、増幅後の出力電圧を出力端子を介して出力する誤差増幅回路と、前記誤差増幅回路からの出力電圧を所定の帰還率で帰還電圧として出力する帰還回路とを備えたレギュレータ回路において、前記出力電圧の切り替え時に、前記誤差増幅器の消費電流を一時的に増加させるように制御する制御手段をさらに備えたことを特徴とするレギュレータ回路。請求項1~3のうちのいずれか1つに記載のレギュレータ回路を備えたことを特徴とする電源装置。ここで、本発明の課題を説明するために、図1の負帰還レギュレータシステムについて以下に説明する。図1は従来例に係る一般的な負帰還レギュレータシステムの構成を示すブロック図である。当該負帰還レギュレータシステムは、基準電圧Vrefを発生して出力する基準電圧回路1と、減算器2及び増幅率Aの増幅回路3を備えた誤差増幅回路10と、帰還率βの帰還回路4とを備えて構成される。図1において、基準電圧回路1からの基準電圧Vrefは減算器2に入力されるとともに、増幅回路3からの出力電圧Voutは帰還回路4を介して減算器2に帰還され、減算器2は入力された基準電圧Vrefから帰還回路4からの帰還電圧Vfdを減算し、その減算結果である誤差電圧を増幅回路3に出力する。そして、増幅回路3は入力された誤差電圧を所定の利得Aで増幅して出力電圧Voutとして出力する。このとき、出力電圧Voutは次式で表される。Vout=Vref×A/1Aβ=Vref/β1/A1ここで、一般的なレギュレータ回路であれば、A≫1であり、その場合、式1の出力電圧Voutは次式で表される。Vout=Vref/β2図2は従来例に係る2段シリーズレギュレータ回路の構成を示す回路図であり、図3は図2の2段シリーズレギュレータ回路の動作を示す各信号のタイミングチャートである。また、図7は図2後述する図4にも適用の2段シリーズレギュレータ回路における出力電圧設定信号S1に対する基準電圧Vref[V]と出力電圧Vout[V]との関係を示す表である。すなわち、当該レギュレータ回路において、基準電圧Vrefが、出力電圧設定信号S1により、図7に示すように、切り替え可能に構成される。なお、図7は、帰還率β=0.2とした場合の出力電圧Voutも当該表に記載している。図2の従来例に係る2段シリーズレギュレータ回路において、誤差増幅回路10は、3個のPチャネルトランジスタQ1,Q2,Q5と、NチャネルトランジスタQ3,Q4と、電流源11とを備えて構成され、帰還回路4は2つの抵抗R1,R2の直列回路にてなる分圧回路で構成される。ここで、Q1~Q4で差動増幅器を構成し、Q5は出力用ドライバを構成する。また、出力端子7には負荷容量6Cout及び負荷抵抗5Rloadが接続されている。図2のレギュレータ回路において、外部の負荷抵抗5Rloadが無負荷状態のとき、基準電圧Vrefを例えば0.6Vから0.4Vのように低い電圧方向に切り替えた場合について考える。この場合において、出力電圧Voutは3Vから2Vに切り替わろうとするが、出力電圧Voutの出力端子7には、接地に対して、帰還回路4、負荷抵抗5及び負荷容量6しか接続されておらず、いま、負荷抵抗5は無負荷であり、帰還回路4は高効率のため高い抵抗値とする必要があるため、出力端子Voutの出力端子7の端子電圧が下がるには時間がかかる。このとき、Vout>Vref/βの状態となり、レギュレータ回路としては、出力ドライバのPチャネルトランジスタQ5がオフの状態となる。出力電圧Voutは、その出力端子7に接続されている負荷容量6と負荷抵抗5からなるCRフィルタの特性として、当該出力電圧Voutがドロップしていく。ここで、出力電圧設定信号S1を切り替えた時点をt=0、そのときの出力電圧VoutをV0とし、出力端子7に接続された負荷の時定数をτとすると、出力電圧Voutは次式で表される。Voutt=V0exp-t/τ3ここで、負荷容量6の容量Cout=10μF、負荷抵抗5の抵抗Rloadが無負荷∞Ωであり、接地に対する出力端子7の抵抗をR1R2=10MΩとすると、時定数τは次式で計算される。τ=Cout×R1R2//Rload=100sec4ここで、R1R2//Rloadは抵抗R1R2と負荷抵抗Rloadの並列抵抗値を示す。出力電圧Voutが切り替え後の安定電圧である2Vに到達するまでの時間tを計算すると次式のようになる。前記式1に、Vout=2V、V0=3V、τ=100secを代入すれば、下記の結果を得る。t≒40.55sec5このときの出力電圧設定信号S1、基準電圧Vref、出力電圧Voutの波形を図3に示す。図3から明らかなように、出力電圧Voutが安定するまでに約40secという長い時間を必要とすることが分かる。本発明の目的は以上の問題点を解決し、従来例に係るレギュレータ回路において、出力電圧を切り替える際に、出力が無負荷もしくは軽負荷である場合に、出力電圧が安定するまでに時間を大幅に短縮することができるレギュレータ回路及びそれを用いた電源回路を提供することにある。第1の発明に係るレギュレータ回路は、出力電圧設定信号に対応した基準電圧を発生して出力する基準電圧回路と、前記基準電圧回路からの基準電圧と、入力される帰還電圧との誤差電圧を増幅して、増幅後の出力電圧を出力端子を介して出力する誤差増幅回路と、前記誤差増幅回路からの出力電圧を所定の帰還率で帰還電圧として出力する帰還回路とを備えたレギュレータ回路において、前記出力端子に接続され、前記出力電圧の切り替え時に発生される強制負荷イネーブル制御信号に応答して、前記出力端子から強制負荷電流を流す強制負荷回路をさらに備えたことを特徴とする。また、第2の発明に係るレギュレータ回路は、出力電圧設定信号に対応した基準電圧を発生して出力する基準電圧回路と、前記基準電圧回路からの基準電圧と、入力される帰還電圧との誤差電圧を増幅して、増幅後の出力電圧を出力端子を介して出力する誤差増幅回路と、前記誤差増幅回路からの出力電圧を所定の帰還率で帰還電圧として出力する帰還回路とを備えたレギュレータ回路において、前記出力電圧の切り替え時に、前記誤差増幅器の消費電流を一時的に増加させるように制御する制御手段をさらに備えたことを特徴とする。さらに、第3の発明に係る電源装置は、上記レギュレータ回路を備えたことを特徴とする。従って、本発明によれば、出力電圧を切り替える際に、強制負荷回路を有効とすることで、出力端子に接続された負荷が例えば無負荷もしくは軽負荷である場合に、出力電圧が安定するまでの時間を従来技術に比較して短縮することができる。また、出力電圧の切り替え時に、前記誤差増幅器の消費電流を一時的に増加させるように制御することで、出力電圧が安定するまでの時間を従来技術に比較して短縮することができる。以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。図4は本発明の実施形態に係る2段シリーズレギュレータ回路の構成を示す回路図である。本実施形態に係るレギュレータ回路は、図4に示すように、図2のレギュレータ回路に比較して、出力電圧Voutの設定の切り替え時において、当該レギュレータ回路を制御するコントローラ20からのHレベルの強制負荷イネーブル制御信号S2に応答してオンとなり、負荷電流Ioutに加えて、強制負荷電流を流す強制負荷回路8をさらに備え、これにより、内部消費電流を増加させることで、出力電圧Voutの切り替え時間を従来技術に比較して短縮し、出力電圧歪を抑制することを特徴としている。図4において、本実施形態に係るレギュレータ回路は、基準電圧回路1と、誤差増幅回路10と、帰還回路4と、強制負荷回路8とを備えて構成される。ここで、誤差増幅回路10は、3個のPチャネルトランジスタQ1,Q2,Q5と、NチャネルトランジスタQ3,Q4と、電流源11とを備えて構成され、帰還回路4は2つの抵抗R1,R2の直列回路にてなる分圧回路で構成される。ここで、Q1~Q4で差動増幅器を構成し、Q5は出力用ドライバを構成する。強制負荷回路8は、抵抗R3と、スイッチ素子であるNチャネルトランジスタQ6との直列回路にて構成される。また、出力端子7には負荷容量6Cout及び負荷抵抗5Rloadが接続されている。コントローラ20は、出力電圧設定信号S1を基準電圧回路1に出力するとともに、強制負荷イネーブル制御信号S2を強制負荷回路8のNチャネルトランジスタQ6のゲートに印加する。ここで、コントローラ20は、強制負荷回路8をオンするときは、Hレベルの強制負荷イネーブル制御信号S2を印加する一方、強制負荷回路8をオフするときは、Lレベルの強制負荷イネーブル制御信号S2を印加する。本実施形態では、コントローラ20は、出力電圧設定信号S1を切り替えるときに、前記強制負荷回路8をオンとして有効とし、強制負荷電流を流す制御を行う。ここで、強制負荷回路8の抵抗R3=10Ωとすると、前記強制負荷回路8がオンしたときの時定数τは次式で計算される。τ=Cout×R3//R1R2//Rload≒100μsec6ここで、R3//R1R2//Rloadは、抵抗R3と、抵抗R1R2と、抵抗Rloadの並列抵抗値を示す。出力電圧Voutが切り替え後の安定電圧である2Vに到達するまでの時間を計算すると次式のようになる。すなわち、式1に所定のパラメータ値Vout=2V、V0=3V、τ=100μsecを代入すれば、下記の結果を得る。t≒40.55μsec図5は図4の2段シリーズレギュレータ回路において出力電圧設定信号S1が示す出力電圧Voutが3Vから2Vに変化した場合の動作を示す各信号のタイミングチャートである。図5から明らかなように、出力電圧Voutが安定するまでの時間は約40μsecとなり、出力電圧切り替え時間を大幅に短縮することが可能となる。前記の事例では無負荷である場合について考えたが、時定数τは式6で得られるため、無負荷時Rload=∞Ωだけでは無く、軽負荷時Rload=∞よりも小さいが比較的大きな値例えば、100kΩにおいても出力電圧安定時間を従来技術に比較して短縮することができる。出力電圧Voutの変動が急峻になった結果、副作用として、出力電圧Voutにおいてアンダーシュートが発生する可能性がある。その対策として、コントローラ20の制御により、誤差増幅回路10の消費電流を増やすことが有効である。誤差増幅回路10の消費電流を増やすためには、具体的には、例えば以下の方法をとれる。1入力される電源電圧Vinを増大させる。2複数段の差動増幅トランジスタ回路の段数が増大するように切り替える。3電流源11の電流を増大させる。ここで、電流源11は通常、複数のNチャネルトランジスタを用いてカレントミラー構成で実装するので、折り返し元の電流を増大させることで消費電流を増大させることができる。このように、誤差増幅回路10の消費電流を電圧切り替え時に一時的に増やすことで、図5の点線で示すように、誤差増幅回路10の応答速度が上昇し、出力電圧Voutのアンダーシュートを小さくすることができる。また、誤差増幅回路10の消費電流を増加させることで、誤差増幅回路10の回路応答速度が上昇するため、出力電圧Voutを下げる方向だけでは無く、上げる方向に切り替えるときの、出力電圧Voutの安定時間を短くすることができる。図6は図4の2段シリーズレギュレータ回路において出力電圧設定信号S1が示す出力電圧Voutが2Vから3Vに変化した場合の動作を示す各信号のタイミングチャートである。図6から明らかなように、出力電圧Voutの安定時間が短くなることにより、電圧切り替え時の無駄なロスが減るため、高効率に繋がる。以上の実施形態においては、図4では、強制負荷回路8を、抵抗R3と、スイッチ素子であるNチャネルトランジスタQ6とで構成しているが、本発明はこれに限らず、電流源で出力電圧Voutから電流を引き込む回路で構成してもよい。また、以上の実施形態では、出力電圧を切り替える際に基準電圧Vrefを切り替えることで出力電圧Voutを切り替えるように構成したが、本発明はこれに限らず、帰還回路4の帰還率βを切り替える構成としてもよい。さらに、以上の実施形態では、強制負荷回路8を備えているが、本発明はこれに限らず、強制負荷回路8を備えず、誤差増幅回路10の消費電流を増加させることで、誤差増幅回路10の回路応答速度が上昇させて、出力電圧Voutを下げる方向だけでは無く、上げる方向に切り替えるときの、出力電圧Voutの安定時間を短縮するように構成してもよい。さらに、以上の実施形態では、一例としてリニアシリーズレギュレータ回路を用いて説明を行ったが、本発明はこれに限らず、例えばスイッチングレギュレータでも同様の制御をすることで、切り替え時間を短くすることができる。さらに、上記レギュレータ回路は、例えば携帯電話やデジタルカメラなどの電子機器の電源回路に適用することができ、上記レギュレータ回路を備えた電源回路を構成してもよい。"