第1クロック信号と前記第1クロック信号に相補の第2クロック信号とに同期したスイッチング動作によって、第1入力電圧と第2入力電圧とから、出力電圧を生成するチャージポンプと、前記出力電圧から生成される分圧電圧と所定の基準電圧との差に対応する出力電流を出力するOTAoperationaltransconductanceamplifierと、第1及び第2キャパシタと、前記第1キャパシタと前記OTAの出力の間に設けられ、前記第1クロック信号に同期して動作する第1スイッチと、前記第2キャパシタと前記OTAの出力の間に設けられ、前記第2クロック信号に同期して動作する第2スイッチとを具備し、前記第1キャパシタ及び第2キャパシタに発生する電圧が、それぞれ、前記第1入力電圧及び前記第2入力電圧として前記チャージポンプに供給されるチャージポンプ回路。請求項1に記載のチャージポンプ回路であって、前記第1及び第2スイッチは、前記OTAの出力電流による前記第1キャパシタの充電と前記OTAの出力電流による前記第2キャパシタの充電とが排他的に行われるように動作するチャージポンプ回路請求項1又は2に記載のチャージポンプ回路であって、前記チャージポンプが、第1及び第2ノードと、前記第1クロック信号に同期して、選択的に、前記第1入力電圧を前記第1ノードに出力し又は前記第1ノードを接地する第1スイッチ回路部と、前記第2クロック信号に同期して、選択的に、前記第2入力電圧を前記第2ノードに出力し又は前記第2ノードを接地する第2スイッチ回路部と、前記第1ノードに一端が接続された第1昇圧キャパシタと、前記第2ノードに一端が接続された第2昇圧キャパシタと、一定電位を有する定電圧ノードと、前記出力電圧を出力する出力ノードとを備え、前記第1昇圧キャパシタの他端と、前記第2昇圧キャパシタの他端と、前記定電圧ノードと、前記出力ノードとの間の接続関係が、前記第1クロック信号及び前記第2クロック信号に同期して切り換えられるチャージポンプ回路。請求項3に記載のチャージポンプ回路であって、前記第1スイッチは、前記第1ノードを介する前記第1昇圧キャパシタへの前記第1入力電圧の供給と、前記OTAの出力電流の前記第1キャパシタへの供給とが排他的に行われるように動作し、前記第2スイッチは、前記第2ノードを介する前記第2昇圧キャパシタへの前記第2入力電圧の供給と、前記OTAの出力電流の前記第2キャパシタへの供給とが排他的に行われるように動作し、且つ、チャージポンプ回路。請求項3又は4に記載のチャージポンプ回路であって、前記チャージポンプが第1クロスカップルドインバータを備えており、前記第1クロスカップルドインバータが、ソースが共通に接続された第1及び第2NMOSトランジスタと、ソースが前記定電圧ノードに共通に接続された第1及び第2PMOSトランジスタとを備え、前記第1NMOSトランジスタ及び前記第1PMOSトランジスタのドレインが前記第1昇圧キャパシタの他端に接続され、前記第1NMOSトランジスタ及び前記第1PMOSトランジスタのゲートが、前記第2NMOSトランジスタと前記第2PMOSトランジスタのドレインに接続され、前記第2NMOSトランジスタ及び前記第2PMOSトランジスタのドレインが前記第2昇圧キャパシタの他端に接続され、前記第2NMOSトランジスタ及び前記第2PMOSトランジスタのゲートが、前記第1NMOSトランジスタと前記第1PMOSトランジスタのドレインに接続され、前記出力電圧が、前記第1及び第2NMOSトランジスタのソースの電圧から生成されるチャージポンプ回路。請求項3又は4に記載のチャージポンプ回路であって、前記チャージポンプが第1クロスカップルドインバータを備えており、前記第1クロスカップルドインバータが、ソースが共通に接続された第1及び第2PMOSトランジスタと、ソースが前記定電圧ノードに共通に接続された第1及び第2NMOSトランジスタとを備え、前記第1PMOSトランジスタ及び前記第1NMOSトランジスタのドレインが前記第1昇圧キャパシタの他端に接続され、前記第1PMOSトランジスタ及び前記第NPMOSトランジスタのゲートが、前記第2PMOSトランジスタと前記第2NMOSトランジスタのドレインに接続され、前記第2PMOSトランジスタ及び前記第2NMOSトランジスタのドレインが前記第2昇圧キャパシタの他端に接続され、前記第2PMOSトランジスタ及び前記第2NMOSトランジスタのゲートが、前記第1PMOSトランジスタと前記第1NMOSトランジスタのドレインに接続され、前記第1及び第2PMOSトランジスタのソースの電圧が、前記出力電圧として出力されるチャージポンプ回路。請求項1又は2に記載のチャージポンプ回路であって、前記チャージポンプが、第1及び第2ノードと、前記第1クロック信号に同期して、選択的に、前記第1入力電圧を前記第1ノードに出力し又は前記第1ノードを接地する第1スイッチ回路部と、前記第2クロック信号に同期して、選択的に、前記第2入力電圧を前記第2ノードに出力し又は前記第2ノードを接地する第2スイッチ回路部と、第1乃至第Nクロスカップルドインバータと、前記第1ノードに一端が接続された第1乃至第N昇圧キャパシタと、前記第2ノードに一端が接続された第N1乃至第2N昇圧キャパシタと、一定電位を有する定電圧ノードと、前記出力電圧を出力する出力ノードとを備え、前記第1乃至第Nクロスカップルドインバータのそれぞれは、ソースが共通に接続された第1及び第2NMOSトランジスタと、ソースが共通に接続された第1及び第2PMOSトランジスタとを備え、前記第1乃至第Nクロスカップルドインバータのそれぞれにおいて、前記第1NMOSトランジスタ及び前記第1PMOSトランジスタのゲートが、前記第2NMOSトランジスタと前記第2PMOSトランジスタのドレインに接続され、前記第2NMOSトランジスタ及び前記第2PMOSトランジスタのゲートが、前記第1NMOSトランジスタと前記第1PMOSトランジスタのドレインに接続され、前記第1クロスカップルドインバータの前記第1及び第2PMOSトランジスタのソースが前記定電圧ノードに接続され、前記第iクロスカップルドインバータiは、2以上Nまでの整数の前記第1及び第2PMOSトランジスタのソースが、前記i-1クロスカップルドインバータの前記第1及び第2NMOSトランジスタのソースに接続され、第1乃至第Nクロスカップルドインバータの前記第1NMOSトランジスタ及び前記第1PMOSトランジスタのドレインが、それぞれ、前記第1乃至第N昇圧キャパシタの他端に接続され、第1乃至第Nクロスカップルドインバータの前記第2NMOSトランジスタ及び前記第2PMOSトランジスタのドレインが、それぞれ、前記第N1乃至第2N昇圧キャパシタの他端に接続され、前記第Nクロスカップルドインバータの第1及び第2NMOSトランジスタのソースの電圧が、前記出力電圧として出力されるから生成されるチャージポンプ回路。請求項1又は2に記載のチャージポンプ回路であって、前記チャージポンプが、第1及び第2ノードと、前記第1クロック信号に同期して、選択的に、前記第1入力電圧を前記第1ノードに出力し又は前記第1ノードを接地する第1スイッチ回路部と、前記第2クロック信号に同期して、選択的に、前記第2入力電圧を前記第2ノードに出力し又は前記第2ノードを接地する第2スイッチ回路部と、第1乃至第Nクロスカップルドインバータと、前記第1ノードに一端が接続された第1乃至第N昇圧キャパシタと、前記第2ノードに一端が接続された第N1乃至第2N昇圧キャパシタと、一定電位を有する定電圧ノードと、前記出力電圧を出力する出力ノードとを備え、前記第1乃至第Nクロスカップルドインバータのそれぞれは、ソースが共通に接続された第1及び第2PMOSトランジスタと、ソースが共通に接続された第1及び第2NMOSトランジスタとを備え、前記第1乃至第Nクロスカップルドインバータのそれぞれにおいて、前記第1NMOSトランジスタ及び前記第1PMOSトランジスタのゲートが、前記第2NMOSトランジスタと前記第2PMOSトランジスタのドレインに接続され、前記第2NMOSトランジスタ及び前記第2PMOSトランジスタのゲートが、前記第1NMOSトランジスタと前記第1PMOSトランジスタのドレインに接続され、前記第1クロスカップルドインバータの前記第1及び第2NMOSトランジスタのソースが前記定電圧ノードに接続され、前記第iクロスカップルドインバータiは、2以上Nまでの整数の前記第1及び第2NMOSトランジスタのソースが、前記i-1クロスカップルドインバータの前記第1及び第2PMOSトランジスタのソースに接続され、第1乃至第Nクロスカップルドインバータの前記第1NMOSトランジスタ及び前記第1PMOSトランジスタのドレインが、それぞれ、前記第1乃至第N昇圧キャパシタの他端に接続され、第1乃至第Nクロスカップルドインバータの前記第2NMOSトランジスタ及び前記第2PMOSトランジスタのドレインが、それぞれ、前記第N1乃至第2N昇圧キャパシタの他端に接続され、前記出力電圧が、前記第Nクロスカップルドインバータの第1及び第2PMOSトランジスタのソースの電圧から生成されるチャージポンプ回路。発明者の検討によれば、図1の回路構成においては、フィードバック制御の信号経路において電圧バッファ101が使用されていることにより、様々な問題が生じる。まず、電圧バッファ101を用いると、消費電力が増加してしまうという問題が生じる。加えて、電圧バッファ101は、回路設計上の困難性も引き起こす。例えば、電圧バッファ101としてソースフォロワやエミッタフォロワを用いると、電圧レベルがシフトするという問題が発生する。具体的には、ソースフォロワを用いる場合にはMOSトランジスタのゲート-ソース間電圧VGSの電圧降下が生じ、エミッタフォロワを用いた場合にはバイポーラトランジスタのベース-エミッタ間電圧VBEの電圧降下が生じる。そのため、チャージポンプ103の入力電圧範囲が狭くなり、昇圧効率が低下する。一方で、電圧バッファ101として電圧ロスがないボルテージフォロワを採用すると、電圧バッファ101内にフィードバックループが設けられることになる。つまり、回路設計においてチャージポンプ回路全体のループと電圧バッファ101内のフィードバックループを考慮する必要が出てくる。例えば、位相補償について検討する必要性が出てくる。これは、回路設計の困難性を増大させ、また、回路構成の複雑化につながる。このような背景から、フィードバック制御の信号経路において電圧バッファを使用しない、簡便且つ低消費電力のチャージポンプ回路の実現が望まれている。本発明の一の観点では、チャージポンプ回路が、第1クロック信号と第1クロック信号に相補の第2クロック信号とに同期したスイッチング動作によって第1入力電圧と第2入力電圧とから出力電圧を生成するチャージポンプと、出力電圧から生成される分圧電圧と所定の基準電圧との差に対応する出力電流を出力するOTAoperationaltransconductanceamplifierと、第1及び第2キャパシタと、第1キャパシタとOTAの出力の間に設けられ、第1クロック信号に同期して動作する第1スイッチと、第2キャパシタとOTAの出力の間に設けられ、第2クロック信号に同期して動作する第2スイッチとを具備する。第1キャパシタ及び第2キャパシタに発生する電圧が、それぞれ、第1入力電圧及び第2入力電圧としてチャージポンプに供給される。本発明によれば、構成が簡便で、且つ、低消費電力のチャージポンプ回路を実現できる。第1の実施形態図2は、本発明の第1の実施形態のチャージポンプ回路1の構成を示す回路図である。本実施形態のチャージポンプ回路1は、2相のクロック信号CLK、CLKBに同期した動作を行って所望の出力電圧VOUTを生成するように構成されている。ここで、クロック信号CLKBは、クロック信号CLKと相補の信号、即ち、クロック信号CLKを反転して得られる信号である。チャージポンプ回路1は、OTA2と、チャージポンプ3と、抵抗R1、R2と、キャパシタCA01、CA02と、スイッチSW01、SW02とを備えている。抵抗R1、R2は、チャージポンプ3の出力とバイアス電圧VBIASが供給される端子の間に直列に接続されており、出力電圧VOUTとバイアス電圧VBIASの電圧分割を行って分圧電圧VSNSを生成する。OTA2は、非反転入力と反転入力とを有しており、非反転入力には基準電圧VREFが入力され、反転入力には分圧電圧VSNSが入力される。OTA2は、基準電圧VREFと分圧電圧VSNSの差に対応する出力電流を出力する。上述の通り、OTA2は、理想的には、基準電圧VREFと分圧電圧VSNSの差に比例する出力電流を出力する。OTA2の出力は、スイッチSW01を介してキャパシタCA01の一端に接続され、スイッチSW02を介してキャパシタCA02の一端が接続されている。キャパシタCA01、CA02の他端は接地されている。スイッチSW01は、クロック信号CLKに同期してオンオフし、スイッチSW02は、クロック信号CLKBに同期してオンオフする。詳細には、スイッチSW01は、クロック信号CLKがHighレベルの場合にオンし、クロック信号CLKがLowレベルの場合にオフする。一方、スイッチSW02は、クロック信号CLKがHighレベルの場合にオンし、クロック信号CLKがLowレベルの場合にオフする。ここで、上述のようにクロック信号CLK、CLKBが互いに相補であるから、スイッチSW01、SW02が排他的にオンオフすることに留意されたい。したがって、キャパシタCA01、CA02のOTA2の出力電流による充電は、スイッチSW01、SW02を介して、排他的に行われることになる。キャパシタCA01、CA02に発生する電圧は、それぞれ、入力電圧VIN1、VIN2としてチャージポンプ3に供給される。チャージポンプ3は、いわゆる差動型チャージポンプとして構成されており、クロック信号CLK、CLKBに同期したスイッチング動作を行って入力電圧VIN1、VIN2から所望の出力電圧VOUTを生成する。本実施形態では、生成される出力電圧VOUTは、負の電圧である。図3は、チャージポンプ3の構成の一例を示す回路図である。図3の構成では、チャージポンプ3がクロスカップルドインバータを用いて構成されている。具体的には、チャージポンプ3は、PMOSトランジスタMP01~MP04と、NMOSトランジスタMN01~MN04と、昇圧キャパシタC01、C02とを備えている。PMOSトランジスタMP01、02、及びNMOSトランジスタMN01、02は、クロスカップルドインバータ4を構成している。詳細には、PMOSトランジスタMP01、MP02のソースはノードN0に共通に接続されており、NMOSトランジスタMN01、MN02のソースはノードN5に共通に接続されている。ここで、ノードN0は接地されるノードであり、ノードN5は出力電圧VOUTが生成されるノードである。PMOSトランジスタMP01及びNMOSトランジスタMN01のドレインはノードN3に共通に接続されており、PMOSトランジスタMP02及びNMOSトランジスタMN02のドレインはノードN4に共通に接続されている。更に、PMOSトランジスタMP01及びNMOSトランジスタMN01のゲートはPMOSトランジスタMP02及びNMOSトランジスタMN02のドレインに共通に接続されており、PMOSトランジスタMP02及びNMOSトランジスタMN02のゲートはPMOSトランジスタMP01及びNMOSトランジスタMN01のドレインに共通に接続されている。PMOSトランジスタMP03及びNMOSトランジスタMN03は、インバータ5を構成している。詳細には、PMOSトランジスタMP03のソースには入力電圧VIN1が供給され、PMOSトランジスタMP03のドレインはノードN1に接続されている。NMOSトランジスタMN03のソースは接地されており、NMOSトランジスタMN03のドレインはノードN1に接続されている。PMOSトランジスタMP03及びNMOSトランジスタMN03のゲートには、クロック信号CLKが供給されている。インバータ5は、クロック信号CLKがLowレベルのときに入力電圧VINI1をノードN1に出力し、クロック信号CLKがHighレベルのときにノードN1を接地するスイッチ回路として動作する。同様に、PMOSトランジスタMP04及びNMOSトランジスタMN04は、インバータ6を構成している。インバータ6は、クロック信号CLKBがLowレベルのときに入力電圧VINI2をノードN2に出力し、クロック信号CLKBがHighレベルのときにノードN2を接地するスイッチ回路として動作する。昇圧キャパシタC01は、ノードN1とノードN3の間に接続され、昇圧キャパシタC02は、ノードN2とノードN4の間に接続されている。昇圧キャパシタC01、C02は、それぞれ、入力電圧VINI1、VINI2から負電圧である出力電圧VOUTを生成するために使用される。なお、本明細書において昇圧とは、キャパシタが電荷を蓄積する作用を用いて、ある入力電圧から所望の電圧を生成することを意味しており、必ずしも、該入力電圧よりも高い電圧を生成することを意味しないことに留意されたい。続いて、本実施形態のチャージポンプ回路1の動作を説明する。本実施形態のチャージポンプ回路1には、次の2つの状態がある:1クロック信号CLKがHighレベルで、クロック信号CLKBがLowレベル2クロック信号CLKがLowレベルで、クロック信号CLKBがHighレベル以下、それぞれの場合の動作について説明する。1クロック信号CLKがHighレベルで、クロック信号CLKBがLowレベルの場合この場合、図2から理解されるように、スイッチSW01がオンになり、OTA2の出力電流によってキャパシタCA01が充電される。一方、スイッチSW02はオフになり、キャパシタCA02によって生成される入力電圧VIN2を元にチャージポンプ3は昇圧動作を行なう。詳細には、図4Aに示されているように、NMOSトランジスタMN01、PMOSトランジスタMP02がオン、NMOSトランジスタMN02、PMOSトランジスタMP01がオフになる。このような動作により、昇圧キャパシタC01が、入力電圧VIN1が供給されている端子と切り離されると共に、NMOSトランジスタMN01を介してノードN5に接続される。出力電圧VOUTは、昇圧キャパシタC01に充電されていた電圧の-1倍、即ち、-VIN1になる。一方、昇圧キャパシタC02には入力電圧VIN2が供給されて充電される。2クロック信号CLKがLowレベルで、クロック信号CLKBがHighレベルの場合この場合、スイッチSW02がオンになり、OTA2の出力電流によってキャパシタCA02が充電される。一方、スイッチSW01はオフになり、キャパシタCA01によって生成される入力電圧VIN1を元にチャージポンプ3は昇圧動作を行なう。詳細には、図4Bに示されているように、NMOSトランジスタMN02、PMOSトランジスタMP01がオン、NMOSトランジスタMN01、PMOSトランジスタMP02がオフになる。昇圧キャパシタC02が、入力電圧VIN2が供給されている端子と切り離され、NMOSトランジスタMN02を介してノードN5に接続される。出力電圧VOUTは、昇圧キャパシタC02に充電されていた電圧の-1倍、即ち、-VIN2になる。一方、昇圧キャパシタC01には入力電圧VIN1が供給されて充電される。OTA2が出力電圧VOUTに応答した入力電圧VIN1、VIN2のフィードバック制御を行うので、チャージポンプ回路1は、十分に時間が経過すると安定状態に達する。チャージポンプ回路1が安定状態に達すると、入力電圧VIN1、VIN2はほぼ同一の電圧になる。この電圧をVAとすると、出力電圧VOUTは、-VAとなる。ここで、チャージポンプ回路1が安定状態に達すると、OTA2の入力において基準電圧VREFが分圧電圧VSNSに等しくなる。即ち、VREF=VSNS1分圧電圧VSNSは出力電圧VOUTとバイアス電圧VBIASとで表わすことができるから、下記式が得られる:式2から出力電圧VOUTは下記式で表わされる:式3は、基準電圧VREF及びバイアス電圧VBIASの制御により、所望の出力電圧VOUTが得られることを意味している。本実施形態のチャージポンプ回路1の利点は、簡便な構成で低消費電力のチャージポンプ回路を実現できることにある。本実施形態のチャージポンプ回路1は、差動型のチャージポンプ3と、キャパシタCA01、CA02と、スイッチSW01、SW02とを組み合わせた構成を採用することで、フィードバック制御の経路から電圧バッファを削減することが可能になる。電圧バッファの削減には2つのメリットがある。まず、電圧バッファの削減により、消費電力が低減される。加えて、回路設計が容易化され、ひいては回路構成が簡便化される。例えば、電圧バッファとしてボルテージフォロワを採用する構成のようにローカルのフィードバックループを設ける必要がないため、位相補償が容易となる。これは、回路設計の容易化と回路構成の簡便化に寄与する。なお、チャージポンプ3の構成は、出力すべき出力電圧VOUTに応じて様々に変更され得る。例えば、チャージポンプ3は、直列に接続された複数のクロスカップルドインバータを備えていてもよい。図5は、2つのクロスカップルドインバータ4、4aが直列に接続されている場合のチャージポンプ3の構成を示す回路図である。図5のチャージポンプ3は、図3に図示されているチャージポンプ3にクロスカップルドインバータ4aと、昇圧キャパシタC01a、C01bが追加された構成を有している。クロスカップルドインバータ4aは、PMOSトランジスタMP01a、MP02aと、NMOSトランジスタMN01a、MN02aとで構成されている。昇圧キャパシタC01aは、ノードN1とノードN3aの間に接続され、昇圧キャパシタC02aは、ノードN1とノードN4aの間に接続されている。ここで、ノードN3aは、PMOSトランジスタMP01aとNMOSトランジスタMN01aのドレインに接続されるノードであり、ノードN4aは、PMOSトランジスタMP02aとNMOSトランジスタMN02aのドレインに接続されるノードである。PMOSトランジスタMP01a、MP02aのソースはノードN5に接続されており、NMOSトランジスタMN01a、MN02aのソースはノードN5aに接続されている。図5のチャージポンプ3では、出力電圧VOUTがノードN5aに生成される。2つのクロスカップルドインバータが設けられた図5のチャージポンプ3では、出力電圧VOUTは、-2VAになる。ここで、VAは、チャージポンプ回路1が安定状態になったときの入力電圧VIN1、VIN2である。当業者は、図5の回路構成から、3個以上のクロスカップルドインバータが直列に接続される場合の回路構成も容易に理解できよう。ここで、クロスカップルドインバータ1つあたりに2つの昇圧キャパシタが設けられるから、N個のクロスカップルドインバータが設けられる場合には、2N個の昇圧キャパシタが設けられることになる。N個のクロスカップルドインバータを設けた場合、出力電圧VOUTは、-N×VAになる。第2の実施形態図6は、本発明の第2の実施形態のチャージポンプ回路1Aの構成を示す回路図である。第1の実施形態のチャージポンプ回路1は、負電圧である出力電圧VOUTを生成するように構成されているのに対し、第2の実施形態のチャージポンプ回路1Aは、正電圧の出力電圧VOUTを生成するように構成されている。この変更に伴い、チャージポンプ3の代わりに、電源電圧VDDが供給されているチャージポンプ3Aが使用される。また、OTA2の非反転入力に基準電圧VREFが入力され、反転入力に分圧電圧VSNSが供給される。これらの点を除いて、第2の実施形態のチャージポンプ回路1Aの構成は、第1の実施形態のチャージポンプ回路1と同じである。図7は、第2の実施形態におけるチャージポンプ3Aの構成の例を示す回路図である。図7のチャージポンプ3Aは、クロスカップルドインバータ24と、インバータ5、6とを備えている。クロスカップルドインバータ24は、NMOSトランジスタMN01、MN02とPMOSトランジスタMP01、MP02とを備えている。NMOSトランジスタMN01、MN02のソースはノードN20に共通に接続されており、PMOSトランジスタMP01、MP02のソースはノードN25に共通に接続されている。ここで、ノードN20は電源電圧VDDが供給されるノードであり、ノードN25は出力電圧VOUTが生成されるノードである。PMOSトランジスタMP01及びNMOSトランジスタMN01のドレインはノードN23に共通に接続されており、PMOSトランジスタMP02及びNMOSトランジスタMN02のドレインはノードN24に共通に接続されている。更に、PMOSトランジスタMP01及びNMOSトランジスタMN01のゲートはPMOSトランジスタMP02及びNMOSトランジスタMN02のドレインに共通に接続されており、PMOSトランジスタMP02及びNMOSトランジスタMN02のゲートはPMOSトランジスタMP01及びNMOSトランジスタMN01のドレインに共通に接続されている。インバータ5は、PMOSトランジスタMP03及びNMOSトランジスタMN03を備えている。インバータ5は、クロック信号CLKがLowレベルのときに入力電圧VINI1をノードN21に出力し、クロック信号CLKがHighレベルのときにノードN21を接地するスイッチ回路として動作する。同様に、インバータ6は、PMOSトランジスタMP04及びNMO4トランジスタMN03を備えている。インバータ6は、クロック信号CLKBがLowレベルのときに入力電圧VINI2をノードN22に出力し、クロック信号CLKBがHighレベルのときにノードN22を接地するスイッチ回路として動作する。当業者には、図7のチャージポンプ3Aの動作が図3のチャージポンプ3の動作とほぼ同様であることは、容易に理解されよう。ただし、図7のチャージポンプ3Aでは、出力電圧VOUTがVDDVAになる。ここで、VDDは、ノードN20に供給される電源電圧であり、VAは、チャージポンプ回路1Aが安定状態になったときの入力電圧VIN1、VIN2である。本実施形態のチャージポンプ回路1Aの回路構成でも、第1の実施形態のチャージポンプ回路1と同様に、フィードバック制御の経路から電圧バッファを排除し、簡便な構成で低消費電力のチャージポンプ回路を実現することができる。なお、本実施形態でも、チャージポンプ3Aの構成は様々に変更され得る。例えば、チャージポンプ3Aは、直列に接続された複数のクロスカップルドインバータを備えていてもよい。図8は、2つのクロスカップルドインバータ24、24aが直列に接続されている場合のチャージポンプ3Aの構成を示す回路図である。図8のチャージポンプ3Aは、図7に図示されているチャージポンプ3Aにクロスカップルドインバータ24aと、昇圧キャパシタC01a、C01bが追加された構成を有している。クロスカップルドインバータ24aは、PMOSトランジスタMP21a、MP22aと、NMOSトランジスタMN21a、MN22aとで構成されている。昇圧キャパシタC01aは、ノードN21とノードN23aの間に接続され、昇圧キャパシタC02aは、ノードN21とノードN24aの間に接続されている。PMOSトランジスタMP21a、MP22aのソースはノードN25に接続されており、NMOSトランジスタMN21a、MN22aのソースはノードN25aに接続されている。図8のチャージポンプ3Aでは、出力電圧VOUTがノードN25aに生成される。2つのクロスカップルドインバータが設けられた図8のチャージポンプ3では、出力電圧VOUTは、VDD2VAになる。ここで、VAは、チャージポンプ回路1が安定状態になったときの入力電圧VIN1、VIN2である。当業者は、図8の回路構成から、3個以上のクロスカップルドインバータが直列に接続される場合の回路構成も容易に理解できよう。ここで、クロスカップルドインバータ1つあたりに2つの昇圧キャパシタが設けられるから、N個のクロスカップルドインバータが設けられる場合には、2N個の昇圧キャパシタが設けられることになる。N個のクロスカップルドインバータを設けた場合、出力電圧VOUTは、VDDN×VAになる。