"複数の3相モータの各コイル端にパルス電圧を印加して該複数の3相モータそれぞれに3相電流を流すモータ駆動装置であって、前記複数の3相モータに印加する印加パルスを発生させるパルス発生手段と、前記複数の3相モータのうちいずれか1つの3相モータに印加する印加パルスに対して他の3相モータに印加する印加パルスを所定の遅延時間ずつ順次遅延させる印加パルス遅延手段と、前記印加パルスが印加される前記複数の3相モータの各コイルを流れるコイル電流に相当するコイル電流相当値を抽出するための電流を検出するセンサ手段と、前記センサ手段で検出された検出電流を、前記複数の3相モータ間で互いに異なるタイミングにサンプリングする1つのサンプリング手段と、前記サンプリング手段でサンプリングされた検出電流値から前記複数の3相モータそれぞれの前記コイル電流相当値を抽出する電流抽出手段と、を備えたことを特徴とするモータ駆動装置。請求項1のモータ駆動装置において、前記3相モータの個数をN、前記遅延時間をD、前記印加パルスを発生させるための基準キャリア信号の周期をTとしたとき、D≦T/Nの関係を満たすことを特徴とするモータ駆動装置。請求項1又は2のモータ駆動装置において、前記複数の3相モータそれぞれの前記パルス発生手段は、前記3相モータの各コイル端子に印加すべきパルス電圧の電圧レベルに応じたデューティ比を有する3相の変調パルスを生成するパルス変調手段と、前記3相の変調パルスのうち最もパルス幅が長い変調パルスのパルス幅に応じて、第1シフト量として、互いに異なる2つの所定シフト量のいずれか1つを選択するシフト量選択手段と、前記3相の変調パルスのうち2番目にパルス幅が長い変調パルスを前記第1シフト量だけシフトしてタイミングを遅らせる第1シフト手段と、前記3相の変調パルスのうち3番目にパルス幅が長い変調パルスを所定の第2シフト量だけシフトしてタイミングを遅らせる第2シフト手段と、前記複数の3相モータに駆動電圧を印加する駆動電圧源を前記第1シフト手段及び前記第2シフト手段のシフト結果を反映した3相の変調パルスでそれぞれスイッチングして、前記複数の3相モータの各コイル端をパルス駆動するインバータ手段と、を有することを特徴とするモータ駆動装置。請求項3のモータ駆動装置において、前記複数の3相モータそれぞれの前記センサ手段は、前記インバータ手段の共通接地側又は共通電源側のいずれか一方を流れる電流を検出する電流センサからなり、前記サンプリング手段は、前記電流センサで検出された検出電流を互いに異なる2つのサンプリングタイミングでサンプリングして2つの検出電流値を出力する電流サンプリング手段と、前記2つのサンプリングタイミングをそれぞれ規定する信号として、予め設定した所定値に基づく第1のサンプリングタイミング信号と、前記第1シフト量に応じた2つの所定値から選択されたいずれか一つの所定値に基づく第2のサンプリングタイミング信号とを生成するサンプリングタイミング生成手段と、を有することを特徴とするモータ駆動装置。請求項4のモータ駆動装置において、前記電流抽出手段は、前記2つのサンプリングタイミングを発生した時の前記各変調パルスの論理値と、該2つのサンプリングタイミングで検出された2つの検出電流値とに基づいて、前記複数の3相モータの2相のコイル電流をそれぞれ抽出する複数の相電流抽出手段を有することを特徴とするモータ駆動装置。しかしながら、上記従来のパルス幅を補正する方法では、そのアルゴリズムが複雑になりやすく、低コストな回路やマイクロプロセッサで実現するのが難しくなる。また、補正前であれ補正後であれ、母線電流の2回のサンプリングタイミングがPWM期間PWM信号の1周期の期間すなわちキャリア信号の1周期の期間のどこにでもなり得る可能性がある。つまり、母線電流の2回のサンプリングタイミングがPWM期間内の決まった区間前半なら前半、後半なら後半に集中しない。このため、電流サンプリング手段であるADCのサンプリング動作に空き時間が作れず、時分割で他の用途や別のモータ電流検出等に使うことができない。従って、複数の3相モータを駆動制御する場合には、上記1シャント電流検出方式で母線電流を検出するために複数の3相モータごとにADCを設けることになり、コストアップとなっていた。本発明は、上記問題点に鑑みなされたものであり、その目的は、複数の3相モータごとに電流サンプリング手段を備える構成に比べてより安価な構成で複数の3相モータそれぞれにおける1シャント電流検出方式による安定した相電流の検出が可能になるモータ駆動装置を提供することである。上記課題を解決するために、請求項1の発明は、複数の3相モータの各コイル端にパルス電圧を印加して該複数の3相モータそれぞれに3相電流を流すモータ駆動装置であって、前記複数の3相モータに印加する印加パルスを発生させるパルス発生手段と、前記複数の3相モータのうちいずれか1つの3相モータに印加する印加パルスに対して他の3相モータに印加する印加パルスを所定の遅延時間ずつ順次遅延させる印加パルス遅延手段と、前記印加パルスが印加される前記複数の3相モータの各コイルを流れるコイル電流に相当するコイル電流相当値を抽出するための電流を検出するセンサ手段と、前記センサ手段で検出された検出電流値を、前記複数の3相モータ間で互いに異なるタイミングにサンプリングする1つのサンプリング手段と、前記サンプリング手段でサンプリングされた検出電流値から前記複数の3相モータそれぞれの前記コイル電流相当値を抽出する電流抽出手段と、を備えたことを特徴とするものである。また、請求項2の発明は、請求項1のモータ駆動装置において、前記3相モータの個数をN、前記遅延時間をD、前記印加パルスを発生させるための基準キャリア信号の周期をTとしたとき、D≦T/Nの関係を満たすことを特徴とするものである。また、請求項3の発明は、請求項1又は2のモータ駆動装置において、前記複数の3相モータそれぞれの前記パルス発生手段は、前記3相モータの各コイル端子に印加すべきパルス電圧の電圧レベルに応じたデューティ比を有する3相の変調パルスを生成するパルス変調手段と、前記3相の変調パルスのうち最もパルス幅が長い変調パルスのパルス幅に応じて、第1シフト量として、互いに異なる2つの所定シフト量のいずれか1つを選択するシフト量選択手段と、前記3相の変調パルスのうち2番目にパルス幅が長い変調パルスを前記第1シフト量だけシフトしてタイミングを遅らせる第1シフト手段と、前記3相の変調パルスのうち3番目にパルス幅が長い変調パルスを所定の第2シフト量だけシフトしてタイミングを遅らせる第2シフト手段と、前記複数の3相モータに駆動電圧を印加する駆動電圧源を前記第1シフト手段及び前記第2シフト手段のシフト結果を反映した3相の変調パルスでそれぞれスイッチングして、前記複数の3相モータの各コイル端をパルス駆動するインバータ手段と、を有することを特徴とするものである。また、請求項4の発明は、請求項3のモータ駆動装置において、前記複数の3相モータそれぞれの前記センサ手段は、前記インバータ手段の共通接地側又は共通電源側のいずれか一方を流れる電流を検出する電流センサからなり、前記サンプリング手段は、前記電流センサで検出された検出電流を互いに異なる2つのサンプリングタイミングでサンプリングして2つの検出電流値を出力する電流サンプリング手段と、前記2つのサンプリングタイミングをそれぞれ規定する信号として、予め設定した所定値に基づく第1のサンプリングタイミング信号と、前記第1シフト量に応じた2つの所定値から選択されたいずれか一つの所定値に基づく第2のサンプリングタイミング信号とを生成するサンプリングタイミング生成手段と、を有することを特徴とするものである。また、請求項5の発明は、請求項4のモータ駆動装置において、前記電流抽出手段は、前記2つのサンプリングタイミングを発生した時の前記各変調パルスの論理値と、該2つのサンプリングタイミングで検出された2つの検出電流値とに基づいて、前記複数の3相モータの2相のコイル電流をそれぞれ抽出する複数の相電流抽出手段を有することを特徴とするものである。本発明によれば、印加パルス遅延手段により、複数の3相モータのうちいずれか1つの3相モータに印加する印加パルスに対して他の3相モータに印加する印加パルスを所定の遅延時間ずつ順次遅延させる。複数の3相モータそれぞれに印加する印加パルスのタイミングが所定の遅延時間ずつずれることにより、センサ手段で検出された検出電流が互いに略同じタイミングずつずれて1つのサンプリング手段に入力される。サンプリング手段に入力された検出電流値は、前記複数の3相モータ間で互いに異なるタイミングに順次サンプリングされ、電流抽出手段で検出電流値から前記複数の3相モータそれぞれのコイル電流相当値が抽出される。このように、複数の3相モータごとにサンプリング手段を時分割で使用することができる。よって、複数の3相モータで互いに異なるサンプリングタイミングによる電流のサンプリングが可能になり、1つのサンプリング手段で複数の3相モータのコイル電流相当値をサンプリングすることができる。これにより、複数の3相モータごとに電流のサンプリング手段を備える構成に比べてより安価な構成で複数の3相モータそれぞれにおける1シャント電流検出方式による安定した相電流の検出が可能になる。以下、本発明を実施するための形態を、図面を参照して説明する。図1は、本発明の実施形態に係るモータ駆動装置の構成の一例を示すブロック図である。図示例のモータ駆動装置は、第1のモータ系統ch1~第3のモータ系統ch3の3個の3相モータを駆動するものである。図1に示すように、本実施形態に係るモータ駆動装置は、パルス発生手段及び電流抽出手段としてのPWM電流抽出装置501,505,508と、モータユニット502,506,509と、ノコギリ波発生器503と、印加パルス遅延手段504,507と、論理和手段510と、サンプリング手段511と、セレクタ512とを備えている。なお、以下の説明では、3相それぞれを表す名称としてU相、V相、W相という用語を用いている。また、どのモータ系統のどの相の信号であるかを区別するために、モータ系統識別符号としての1、2又は3や相識別符号としてのU、V又はWを信号名に付している。例えば、信号名vU1、mU1、pwmU1などは、1及びUが付されており、第1のモータ系統ch1のU相の信号名を示している。第1のモータ系統ch1のPWM電流抽出装置501には、入力信号vU1,vV1,vW1が入力される。この入力信号vU1,vV1,vW1は、3相のモータコイルそれぞれに印加される3相の駆動電圧に相当する値以下駆動電圧相当値という。を示す信号であり、図示しない制御手段により与えられる。この入力信号の駆動電圧相当値は、アナログ電圧の値でもよいし、デジタル量でもよい。この駆動電圧相当値は、ノコギリ波発生器503から出力された周期的に変化する適切な基準キャリア信号としてのPWMキャリア信号saw1によりパルス幅変調PulseWidthModulationされることで、上記駆動電圧相当値の電圧レベルに比例したパルス幅をもった印加パルス変調パルスとしてのPWMパルスpwmU1,pwmV,pwmW1に変換される。このPWMパルスは、3相モータを駆動するパルスであるため駆動パルスと呼ばれる場合もある。第1のモータ系統ch1のモータユニット502は、インバータ手段8と、センサ手段としての電流センサ24と、モータのコイル端子27とから主に構成されている。モータユニット502は、PWMパルスpwmU1,pwmV1,pwmW1が入力され、インバータ手段8で図示しない駆動電圧源をスイッチングして3相モータのコイル端子27U,V,Wに印加する。これによりモータコイルに電流が流れ、モータが回転する。電流センサ24は、3相モータのモータコイルを流れる母線電流isを検出し、その検出された電流の値以下検出電流値という。として、その検出電流値に相当する電圧値以下検出電流相当値という。isns1を出力する。1シャント電流検出方式では、インバータ手段8の共通接地側に配置した電流センサ例えば、抵抗素子や磁気的な電流センサ素子24により上記母線電流isを検出できる。インバータ手段8がスイッチングしている3相のPWMパルスの論理関係により、検出電流相当値isns1には、互いに時間的に異なるタイミングで、U相,V相,W相の相電流のうちいずれか一つの相電流の値あるいはいずれか2つの相電流の加算値が発現する。PWM電流抽出装置501は、PWMパルスの発生タイミングに同期して、電流センサ選択指示信号sel_1と電流サンプリング信号smp_1とを出力する。電流サンプリング信号smp_1は、3相のPWMパルスのうちいずれか1つ又は2つがオンのタイミングで、3相のPWMパルスの互いに異なる論理関係によって少なくとも2回発生するのが好ましい。電流センサ選択指示信号sel_1は、電流サンプリング信号smp_1のタイミングを含んで選択するように指示する信号である。セレクタ512は、第1~第3の各モータ系統ch1~3のPWM電流抽出装置501,505,508からの電流センサ選択指示信号sel_1,2,3それぞれに応じて、各3相モータの電流センサ24からの検出電流相当値isns1,2,3を選択し、その選択された検出電流相当値isnsを出力する。論理和手段510は、各モータ系統ch1,2,3のPWM電流抽出装置501,505,508から出力された電流サンプリング信号smp_1,2,3の論理和を演算し、その論理和の演算結果を示す信号を、各モータ系統ch1,2,3の検出電流相当値をサンプリングするサンプリングタイミングを規定するサンプリング指令信号サンプリングタイミング信号smpとして出力する。電流サンプリング信号smp_1,2,3は、互いに異なるタイミングで発生するのが好ましい。サンプリング手段511は、サンプリング指令信号smpに基づいて検出電流相当値アナログ値isnsをサンプリングしてデジタル値idetとして出力する。一般的にはADCA/D変換器が用いられ、検出電流相当値アナログ値isnsをサンプリング指令信号smpにより検出電流相当値デジタル値idetに変換し、次のサンプリング指令信号smpまで保持する。PWM電流抽出装置501は、サンプリング手段511でサンプリングされて変換された検出電流相当値デジタル値idetから、2相分のコイル電流値それぞれに相当するコイル電流相当値デジタル値iu_det1,iv_det1を抽出する。この2相分のコイル電流相当値デジタル値の抽出は、サンプリング指令信号smpが1つの3相モータにつき2回発生し、その2つのサンプリング指令信号smpで指定されるタイミングそれぞれにおいて互いに異なる検出電流相当値デジタル値idetをサンプリング手段511でサンプリングすることで実現される。以上、第1のモータ系統ch1の場合について説明したが、第2のモータ系統ch2のPWM電流抽出装置505及びモータユニット506は、上記第1のモータ系統ch1のPWM電流抽出装置501及びモータユニット502と同じ動作をするので詳しい説明を省略する。ただし、PWM電流抽出装置505には、印加パルス遅延手段504によりノコギリ波発生器503のPWMキャリア信号saw1に対して所定の遅延時間だけ遅延したPWMキャリア信号saw2が入力される。また、第3のモータ系統ch3のPWM電流抽出装置508及びモータユニット509は、内部構成や一部の信号名を省略しているが、上記第1のモータ系統ch1のPWM電流抽出装置501及びモータユニット502と同じ動作をするので詳しい説明を省略する。ただし、PWM電流抽出装置508には、印加パルス遅延手段507により第2のモータ系統ch2のPWM電流抽出装置505に入力されるPWMキャリア信号saw2に対してさらに所定の遅延時間だけ遅延したPWMキャリア信号saw3が入力される。以下、同様にして、さらに多数のモータ系統chを接続することが可能である。図2は、図1で示した構成例のモータ駆動装置における各信号のタイミングチャートである。なお、このタイミングチャートでは、主に第1及び第2のモータ系統ch1,ch2の各信号を示し、第3のモータ系統ch3の各信号は適宜省略している。図2において、第1のモータ系統ch1のPWMキャリア信号saw1に対して所定の遅延時間delayだけ遅延して第2のモータ系統ch2のPWMキャリア信号saw2が作られる。さらに、第2のモータ系統ch2のPWMキャリア信号saw2に対して所定の遅延時間delayだけ遅延して第3のモータ系統ch3のPWMキャリア信号saw3が作られる。各PWMキャリア信号saw1,2と各モータ系統ch1,2のU相電圧指示vU1vU2とが比較されてU相PWMパルスpwmU1,pwmU2が作られる。なお、第3のモータ系統ch3については図示していないが、同様にU相PWMパルスpwmU3が作られる。また、図示していないがV相とW相とについても同様にPWMパルスが作られる。第1のモータ系統ch1の電流センサ選択指示信号sel_1は、PWMキャリア信号の周期以下PWMキャリア周期という。中の前半1/3程度の期間内でアクティブとなる。この電流センサ選択指示信号sel_1がアクティブとなる期間の長さは、おおむね上記所定の遅延時間delayと同じである。この期間中、電流サンプリング信号サンプリングパルスsmp_1が2回出力される。このとき図示しないV相、W相のPWMパルスも含めた3相のPWMパルスの論理関係が互いに異なっていれば、1回目のサンプリングタイミングで検出電流相当値i1がサンプリングされ、2回目のサンプリングタイミングで検出電流相当値i2がサンプリングされる。そして、各検出電流相当値アナログ値i1,i2がサンプリング手段511で検出電流相当値デジタル値idetに変換されて出力される。なお、図2のタイミングチャートでは、電流サンプリング信号サンプリングパルスsmp_1等と検出電流相当値デジタル値idetへの反映のタイミングとが同時のタイミングとなっているが、実際のサンプリング手段511はA/D変換時間が0ゼロでないので検出電流相当値デジタル値idetは若干遅延するのが普通である。しかし、若干遅延しても本発明の効果は十分得られるので、ここでは遅延時間を0としている。第2のモータ系統ch2の各信号は第1のモータ系統ch1に対して所定の遅延時間delay分だけ遅延している。これにより、第1のモータ系統ch1との間で、上記検出電流相当値のサンプリングタイミングが重ならないので、同じサンプリング手段511を使うことができる。さらに、所定の遅延時間delayをPWMキャリア周期PWMキャリア信号の周期の1/3程度にしているため、図示しないが第3のモータ系統ch3も動作可能である。すなわち、第3のモータ系統ch3についても、同じサンプリング手段511を使って上記検出電流相当値のサンプリング処理を行うことができる。以上のように、サンプリング手段511は第1,2,3のモータ系統ch1,2,3のサンプリング処理を行うことができ、3つのモータ系統ch1,2,3を1つのサンプリング手段511でまかなうことができる。なお、所定の遅延時間delayをより小さくすれば、さらに多くのモータ系統を1つのサンプリング手段511ADCでまかなうことができる。ここで、3相モータの個数をN、遅延時間delayをD、印加パルスを発生させるための基準キャリア信号sawの周期PWMキャリア周期をTとしたとき、次の式1を満たしてもよい。D≦T/N式1上記式1の関係を満たすことにより、時間軸上でN個の各モータ系統の電流サンプリング信号サンプリングパルスsmpが互いに重なることがなく、PWMキャリア信号基準キャリア信号sawの1周期PWMキャリア周期内で、N個の3相モータそれぞれについて、コイル電流相当値を抽出するための検出電流相当値をサンプリングすることができる。図3は、上記第1のモータ系統ch1について、PWM電流抽出装置501とモータユニット502との構成の一例をより詳細に説明したモータ駆動装置のブロック図である。なお、図3以降の図においては、第1のモータ系統ch1であることを示す信号名の添え字1は適宜省略している。図3に示すように、PWM電流抽出装置501は、大小順位判定器1と、最大値検出器2と、シフト量選択手段としてのパルスシフト量決定器3と、サンプリングタイミング生成手段としての電流サンプリングタイミング決定器4と、パルス変調手段としてのパルスシフト切り換え付きPWM変調器5,6,7と、パルス幅修正手段としての短パルス修正手段16と、サンプリングパルス生成器18と、ラッチ手段19,20と、電流抽出手段21と、ラッチ手段22,23と、論理和手段28と、デコーダ29とを備えている。上記パルスシフト量決定器3及びパルスシフト切り換え付きPWM変調器5,6,7は第1,第2シフト手段を構成し、ラッチ手段19,20及び電流抽出手段21は相電流抽出手段を構成する。さらに、サンプリングパルス生成器18及びラッチ手段22,23は、サンプリング手段を構成する。また、モータユニット502は、ゲート駆動手段9とスイッチ素子ブリッジ10~15とで構成されるインバータ手段8と、増幅器25と抵抗26とで構成される電流センサ24とを備えている。図3において、入力信号vU,vV,vWは、モータコイル3相の駆動電圧に相当する駆動電圧相当値を示す信号であり、図示しない制御手段により与えられる。この入力信号vU,vV,vWの駆動電圧相当値はアナログ電圧の値でもよいし、デジタル量でもよい。この駆動電圧相当値は、適切なPWMキャリア信号によりパルス幅変調することで、駆動電圧相当値の電圧レベルに比例したパルス幅をもった変調パルスとしてのPWMパルスに変換されるので、この駆動電圧相当値はPWMパルスのパルス幅にも相当する。短パルス修正手段16については後述するが、ここでは、入力信号vU,vV,vWは、そのまま短パルス修正手段16を通過してそれぞれ3相電圧レベルの信号mU,mV,mWになるものとする。大小順位判定器sortsequence1は、3相電圧レベル信号PWMパルスのパルス幅相当でもあるmU,mV,mWがそれぞれ何番目に大きいかパルス幅が長いかを判定し、それぞれ大小順位信号sortU,sortV,sortWとして、1,2,3のいずれかの番号を出力する。具体的には、例えば、最もパルス幅が大きい長い相に番号1を出力し、2番目にパルス幅が大きい長い相に番号2を出力し、3番目にパルス幅が大きい長いすなわち最もパルス幅が小さい短い相に番号3を出力する。図4は、大小順位判定器1の構成の一例を示すブロック図である。また、図5は、ロジック論理処理部104の真理値表である。図4において、大小順位判定器1は、それぞれ2つの値を比較する大小比較器101,102,103と、ロジック104とを備えている。例えば、大小比較器101では、mU>mVとなるとき1を、そうでないとき0を出力する。そして、3つの信号mU,mV,mWの相互の大小関係をこれで比較し、それをロジック104で判定して、sortU,sortV,sortWを得る。また、図5の真理値表に示すように、大小比較器101,102,103の出力値がいずれも1あるいはいずれも0のときは、おそらくいずれも等しいのであるが、便宜上mU,mV,mWの順とする。それ以外は大小関係から3つの順位がわかるのでその順位番号を出力する。最大値検出器2は、大小順位判定器1から出力された電圧レベル信号mU,mV,mWのうちから最大の値を選んで最長パルスV1として出力する。最長パルスV1は次の式2のように表す。V1=maxmU,mV,mW式2上記最長パルスV1は、3相PWMパルスのうち最も長いパルス幅に相当する。図6は、パルスシフト量決定器3の内部構成の一例を示すブロック図である。パルスシフト量決定器3は、上記最長パルスV1の値に基づいてパルスシフト量d1,d2を出力するものである。図6において、条件判定器111で、最長パルスV1の値が所定値constより大きいか否かを判定し、判定結果がyesのときV1>constであるとき、セレクタ112から第1シフト量d1として所定値d11を出力し、そうでないとき第1シフト量d1として所定値d12を出力する。また、第2シフト量d2として所定値を出力する。なお、図3において最長パルスV1が入力される電流サンプリングタイミング決定器4については、後述する。ノコギリ波発生器Sawgen17は、所定のPWMキャリア周期でノコギリ波sawを生成する。そして、パルスシフト切り換え付きPWM変調器5,6,7は、ノコギリ波sawをキャリアとし、上記3相電圧レベル信号mU,mV,mWを、大小順位信号sortU/V/Wとパルスシフト量d1,d2とに基づいてパルスシフトしてPWM変換し、PWMパルスpwmU/V/Wを出力する。図7は、パルスシフト切り換え付きPWM変調器5の構成の一例を示すブロック図である。なお、図7はU相のパルスシフト切り換え付きPWM変調器5の構成例であるが、V相とW相とでも同様の構成となるので、パルスシフト切り換え付きPWM変調器6,7については説明を省略する。図7において、パルスシフト切り換え付きPWM変調器5は、シフト量選択器131と、加算器132と、比較器133とを備えている。シフト量選択器131に入力される大小順位信号sortUは1,2,3のうちのいずれかの番号であり、U相が何番目に大きいパルス幅が長いかを示すものである。シフト量選択器131は、U相の大小順位信号sortUの番号に基づき、シフト量t1として、1sortU=11番長い相なら02sortU=22番目に番長い相なら所定の第1シフト量dl3sortU=3最も短い相なら所定の第2シフト量d2を選択する。なお、値がゼロである0電圧レベル信号をシフト量t1だけシフトさせた電圧レベルの値はシフト量t1の値と同じであるので、以下の説明において、t1を適宜第1電圧レベル信号という。加算器132は、U相の電圧レベル信号mUにシフト量t1を加算して第2電圧レベル信号t2を生成する。比較器133は、PWMキャリア信号であるノコギリ波以下ノコギリ波キャリアとう。sawと、シフト処理後の第1電圧レベル信号t1及び第2電圧レベル信号t2とを比較して、1t1≦saw<t2ならpwmU=12saw<t1あるいはsaw≧t2ならpwmU=0としてPWM変調する。このようにPWM変調すると、ノコギリ波キャリアsawが0になる時刻を基準として、mU相当のPWMパルスを、上記電圧レベルのシフト量t1に相当する時間分だけ時間軸上で後ろにずらしたシフトしたPWMパルスが生成される。図8は、パルスシフト切り換え付きPWM変調器5の動作波形の一例を示すグラフである。図8において、上記電圧レベルのシフト量t1として所定シフト量d1あるいはd2を与えないとき、ノコギリ波キャリアsawがU相の電圧レベル信号mUのレベルを越えないときにPWMパルスpwmU0=1となる。これに対して、上記電圧レベルのシフト量t1として所定シフト量d1あるいはd2を与えたとき、U相の電圧レベル信号mUのレベルに対して上にオフセットした電圧レベル信号t2と、0電圧レベルから上にオフセットしたレベルt1との間でPWMパルスpwmU=1になる。つまり、PWMパルスpwmUは第1シフト量d1あるいは第2シフト量d2に相当する時間分だけ時間軸上で後ろにシフトしたPWMパルスになる。なお、図7及び図8の例では、ノコギリ波キャリアsawと比較する前の電圧レベルの操作でパルスシフトを実現する構成の場合について示しているが、ノコギリ波キャリアsawと比較した後のPWMパルス自体をシフトする構成にしてもよい。図9は、PWM電流抽出装置501,505,508における3相の各種信号の波形の一例を示すタイミングチャートである。図中の上段1~6列は3相それぞれの電圧レベル信号mU/V/W及びPWMパルスpwmU/V/Wの波形を示し、図中の下段7~12列は母線電流検出電流is、検出電流相当値isns及び電流サンプリング信号smp、サンプリング値puvw1,puvw2、及び抽出後の2相分のコイル電流相当値デジタル値iu_det,iv_detの波形を示している。なお、信号mU/V/Wは、図3においては電圧レベルの信号であるが、図9においてはパルスシフト前のパルス相当に直して表示している。図9において、パルス信号mUが最大最長であり、以下、パルス信号mV,mWの順に長いものとする。また、図9において、シフト量d1やd2、及び信号mUやmVの単位として時間を使ったり電圧レベルを使ったりするが、PWM変換過程の前か後かの違いだけで両者には本質的な違いはないので、以下説明文脈に応じてどちらも使うことにする。また、最小PWMパルス幅Thは検出電流のサンプリングに必要な最小PWMパルス幅の目安であり、シフト量d1の選択条件である最長パルスV1の長さ判定図6のconstとして2×Thを用いている。図9において、3種類の所定量d11,d12,d2として次の条件式で得られる値を選ぶと、検出電流のサンプリングに必要な時間Thをどのような場合でも最小限で確保できる。d11=Th;d12=2×Th;d2=3×Th;ifV1>2×Thd1=d11;elsed1=d12;このようにして、最も長いパルス幅に応じて第1シフト量d1として互いに異なる2つの所定シフト量としての所定値d11か所定値d12かを選択して2番目に長いパルスmVを後ろにシフトする第1シフト手段と、第2シフト量として所定値d2を用いて3番目に長いパルスmWを後ろにシフトする第2シフト手段が実現できる。最長パルスV1=mU>2×Thのときは、信号mVを時間軸上でTh=d11だけ後ろにシフトする。このとき最初のTh時間は信号mUだけが1U相がONであり、これでU相電流が母線電流に発現するので、PWM期間の最初の方で第1の検出電流のサンプリングが可能である。次のTh時間Th<t<2×Th期間では、信号mUとmVとが1になることが保証されるので、これでUV相電流-W相電流が母線電流に発現し、第2の検出電流のサンプリングが可能になる。一方、最長パルスV1=mU<2×Thのときは、2番目のTh時間Th<t<2×Th期間中に信号mUが0になるのでd11のシフト量では第2の検出電流のサンプリング時間が確保されない。そこで、この場合は、信号mVを時間軸上で2×Th=d12だけ後ろにシフトする。そうすると、3番目のTh時間2×Th<3×Th期間中に信号mVだけが1になり、ここでV相電流が母線電流に発現し、第2の検出電流のサンプリングが可能になる。また、パルスシフト量d1=2×Th=d12の場合でも2番目のサンプリング時に信号mVだけが1になるように、信号mWは時間軸上でさらに後ろd2=3×Thにシフトしておく。このようにすると、PWMパルスのパルス幅自体は変えないので、他の相に修正を波及させる必要がなく、回路が簡単になる。また、PWMパルスのシフト量は3種類の所定値d11,d12,d2だけを使うので回路が簡単である。さらに検出電流のサンプリング期間が基準時間からわずか3×Th以内に集中するため、ThをPWM期間の幅に対して短くしておけば、PWM期間の残りの部分内で別のモータの電流を同じサンプリング手段で検出しやすい、というメリットがある。したがって、別の用途や複数モータを扱う場合でも、1個のサンプリング手段ADCを時分割で使いやすく低コストになる。図3において、インバータ手段8は、直流電源をPWMパルスでスイッチングして3相コイルにパルス電圧を印加し、コイルインダクタンスで平滑化された3相電流iu,iv,iwを流すものである。上述したように、インバータ手段8は、ゲート駆動手段9とスイッチ素子ブリッジ10~15とからなる。スイッチ素子ブリッジ10~15は、近年ではFETFieldEffectTransistorと呼ばれる電界効果トランジスタで構成されることが多いが、バイポーラトランジスタで構成してもよい。また、ゲート駆動手段9は、上述の構成で得られた3相のPWMパルスpwmU/V/Wからスイッチ素子のゲートON/OFFパルスに変換する回路で、上下のFET、例えば、スイッチ素子ブリッジ10,11がPWMパルスにより、どちらかONするように反転回路とレベルシフト回路とで構成される。わかりやすいようにPWMパルスが1のとき上側FETがON,下側FETがOFF、PWMパルスが0のとき上側FETがOFF,下側FETがONとするが、どちらにするかは設計上の選択的事項である。また、モータの3相コイル27には、コイル端にU,V,Wと名称を付記してある。これらのコイル端に流れ込む電流を正符号にとり3相電流iu,iv,iwとする。電流センサ24については、後述するが、ここでは電流センサ24は短絡として説明する。インバータ手段8の下側のスイッチ素子ブリッジ11,13,15を束ねて接地GNDに接続し、上側のスイッチ素子ブリッジ10,12,14を束ねて直流電源に接続している。接地側あるいは電源側の共通ライン母線に母線電流isが流れる。1シャント電流検出方式では、この母線電流isを電流センサ24で検出する。図3に示すモータ駆動装置では、電流センサ24は、インバータ手段8の下側のスイッチ素子ブリッジ11,13,15を束ねて接地GNDに接続する途中に挿入され、母線電流isを検出する。電流センサ24は、上述したように電源側に挿入してもよいが、GND側の方が電圧レベルが低いので安価なアンプ等の回路素子が使えることが多く、好ましい。また、電流センサ24は抵抗26をGND間に挿入し、抵抗間の電圧を増幅器25で増幅することで母線電流isに比例した検出値isnsを検出電流相当値として得ることができる。なお、抵抗方式でなく磁気的な方式も一般的である。図3に示すサンプリング手段511及びセレクタ512については、図1に示したものと同じであるので説明を省略する。ラッチ手段22,23は、サンプリング手段ADC511の出力である検出電流相当値デジタル値idetを電流サンプリング信号サンプリングタイミングパルスsmp1,smp2に応じたラッチパルスsmp1’,smp2’でサンプリングし、電流相当値i1,i2を得る。電流サンプリング信号サンプリングタイミングパルスsmp1,smp2は、サンプリング手段511のサンプリングを指示するパルスである。また、ラッチパルスsmp1’,smp2’は、サンプリング手段511の出力をラッチするパルスである。ラッチパルスsmp1’,smp2’は、電流サンプリング信号smp1,smp2よりもA/D変換に必要な所要時間だけ遅延したものが好ましい。なお、図3においては、PWMパルスを遅延させる印加パルス遅延手段については、図示していない。電流サンプリング信号サンプリングタイミングパルスsmp1,smp2は、論理和手段28で論理和されて1本のサンプリングパルスsmpとなってサンプリング手段511をトリガする。図1に示した構成ではサンプリング手段511をトリガするサンプリングパルスsmpは、他のモータ系統ch2,ch3のサンプリングパルスsmp_2,3とさらに論理和手段510で論理和されるが、図3は、第1のモータ系統ch1の説明図であるため、論理和手段510等の図示を省略している。デコーダ29は、キャリア信号sawのレベルをデコードして、サンプリングタイミングパルスsmp1,smp2を含みサンプリング手段511の入力セレクタ512の動作にかかる時間やA/D変換時間を加味して決定した期間で、電流センサ選択指示信号selがアクティブになるように動作する。図10は、電流サンプリングタイミング発生器4の構成の一例を示すブロック図である。電流サンプリングタイミング発生器4は、最長パルスV1の長さに応じてサンプリングタイミング値s1,s2を出力する。図10において、条件判定器121で、最長パルスV1が所定値constより大きい長いとき、セレクタ122からs2=s21、そうでないときs2=s22を出力する。また、所定値s1を出力する。図11は、サンプリングパルス生成器18の構成の一例を示すブロック図である。サンプリングパルス生成器18で、サンプリングタイミング値s1,s2とノコギリ波キャリアsawから、saw=s1,saw=s2のタイミングでサンプリングパルスsmp1,smp2を出力する。サンプリングパルス生成器18を構成する一致検出器141,142は、saw=s1のときsmp1を、saw=s2のときsmp2を出力する。前述の図9の波形例において、PWMパルスpwmU/V/W間の論理によって、母線電流isがPWM期間にいくつかの電流レベルで発現する。また、電流センサ24による検出電流相当値isnsは帯域制限により母線電流isよりもなまった形になり、変化に遅れが生じる。帯域を制限することで高周波ノイズを抑制する効果があるため、遅れが許容できる範囲でなるべく低い帯域に設計するのが好ましい。また、上記電流サンプリング信号サンプリングタイミングパルスsmp1,smp2はPWM基準時刻ノコギリ波キャリアsaw=0となる時刻からサンプリングタイミング値s1,s2だけ経過したところで発生する。このときの検出電流相当値isnsのレベルがサンプリングされて第1電流レベルi1,第2電流レベルi2となる。ここで、上記電流サンプリングタイミング発生器4の所定値const=2×Thとする。最小PWMパルス幅Thは電流サンプリングに必要な最小PWMパルス幅の目安で、上記シフト量d1の選択条件である最長パルスV1の長さ判定図6の所定値constとして2×Thを用いているが、ここでも同じ値を用いる。また、サンプリングタイミング値s1,s21,s22として以下の式3~5を用いて計算した値を用いるのが好ましい。なお、d11,d12については、上述した値と同様である。s1=Th-e式3s21=2×Th-e=d11Th-e式4s22=3×Th-e=d12Th-e式5上記Th時間あるいは2×Th,3×Thのなるべく後ろ側でサンプリングするように、式中のeの値は0か0に近い値とする。ただし、サンプリング回路の特性上、サンプリングパルスが発生したあとも若干の時間は現信号を保持しなければならない場合があるので、e=0ではなく若干の時間を確保する場合がある。そうすると、V1mU>2×Thのときはd1=ThだけmVパルスがシフトしているから、サンプリングタイミング値s1時刻ではmUだけが1であり、第1電流レベルi1としてU相電流がサンプリングされる。サンプリングタイミング値s2=s21=2×Th-eではmUとmVとが1であり、第2電流レベルi2としてUV相-W相電流がサンプリングされる。また、V1mU≦2×Thのときは、第1シフト量d1=2×ThだけmVパルスがシフトしているから、サンプリングタイミング値s1時刻ではmUだけが1であり、第1電流レベルi1としてU相電流がサンプリングされる。サンプリングタイミング値s2=s22=3×Th-eではmVだけが1であり、第2電流レベルi2としてV相電流がサンプリングされる。なお、mVパルスはサンプリングタイミング値s2タイミングよりも後ろ第2シフト量d2=3×Thにシフトしているから、サンプリングタイミング値s2でサンプリングされる電流に影響を与えない。このようにしてPWMパルスのシフト量に応じて電流サンプリングタイミングを所定値から選択することで、タイミングが分散せず固定的なサンプリングになるので回路実装が簡単になる。また、サンプリンタイミングがPWM期間内のわずか3×Thよりも前半に集中するので、別の用途や複数モータを扱う場合でも1個のサンプリング手段ADCを時分割で使いやすく低コストになる。また、図3において、ラッチ手段19,20は、電流サンプリングパルスsmp1,smp2が発生した時点のPWMパルスpwmU/V/Wの論理レベルをサンプリングしてpuvw1,puvw2として保持する。電流抽出手段21は、サンプリングされた電流i1,i2と、そのときのPWM論理値puvw1,puvw2から、2相分のコイル電流相当値デジタル値iu_det,iv_detを得る。図12は、電流抽出手段21の構成の一例を示すブロック図である。電流抽出手段21は、反転手段201,202と、ロジック論理処理部203と、セレクタ204,205,206と、セレクタ207と、セレクタ208と、加算器209,210とを備えている。反転手段201,202は、電流i1,i2の符号を反転して-i1,-i2を得るものである。上記セレクタ204,205,206は、電流i1,-i1,i2,-i2および0のいずれかを相電流選択指示信号sel_iu,sel_iv,sel_iwに基づいて選択し、それぞれ暫定的に各相の電流iu,iv,iwとする。上記ロジック203は、puvw1,puvw2の組み合わせ論理により、各相電流選択指示信号sel_iu,sel_iv,sel_iwを出力する。図13は、ロジック論理処理部203の構成の一例を示すブロック図である。ロジック論理処理部203は、2つの第1ロジック221,222と、第2ロジック223とを備えている。第1ロジック221,222は、同じロジックであり、puvw1/2の論理値から、そのときの電流i1,i2が、iu,iv,iw,-iu,-iv,-iwのいずれであるのかを判断して、i1as、i2asとして出力する。図14は、第1ロジック221の真理値表である。また、図15は、第1ロジック222の真理値表である。また、第2ロジック223は、第1ロジック221から出力されたi1as及び第2ロジック222から出力されたi2asに基づいて、各相電流の相電流選択指示信号sel_iu,sel_iv,sel_iwを出力する。図16は、第2ロジック223の真理値表である。図中、i1は電流i1を、i1mは-i1を選択することを示している。また、i2は電流i2を、i2mは-i2を選択することを示している。さらに、空欄は0を選択することを示している。また、図12において、加算器209,210は、暫定的な相電流iu,iv,iwから-iviwおよび-iwiuを計算する。セレクタ207は、iuとして固定値0が選択されたときは-iviwを選択し、それ以外はiuを選択してiu_detとする。また、セレクタ208は、ivとして固定値0が選択されたときは-iwiuを選択し、それ以外はivを選択してiv_detとする。図9の下段7~12列の相電流抽出タイミングにおいて、電流サンプリング信号サンプリングパルスsmp1,smp2の時点におけるPWM論理値がpuvw1,puvw2に保持される。また、相電流iu_detはこの場合はどちらもmUサンプリングのi1が採用される。相電流iv_detは、1回目のサンプリングパルスsmp1,smp2の時点でそれぞれiu=i1,iw=-i2が得られるので、暫定ivとしては直接得られず、次の式6で得られる。iv_det=-iwiu=--i2i1=i2-i1式6なお、2回目のサンプリングパルスsmp2ではi2=ivなのでそのまま用いられる。このようにして、サンプリングタイミング値s1,s2の発生時の前記各変調パルスの論理値puvw1,puvw2と、検出電流i1,i2とに基づいて、2相のコイル電流iu,ivを抽出することができる。他の第2,第3のモータ系統ch2,ch3についても同様の構成で、2相のコイル電流iu,ivを抽出することができる。以上、本実施形態によれば、複数の3相モータとしての第1~第3のモータ系統ch1~3の複数の3相モータの各コイル端27U,V,Wにパルス電圧を印加してこれら複数の3相モータそれぞれに3相電流を流すモータ駆動装置であって、第1~第3のモータ系統ch1~3の複数の3相モータに印加する印加パルスを発生させるパルス発生手段としてのPWM電流抽出装置501,505,508と、第1~第3のモータ系統ch1~3の複数の3相モータのうちいずれか1つ、例えば第1のモータ系統ch1の3相モータに印加する印加パルスに対して他の第2,第3のモータ系統ch2,ch3の3相モータに印加する印加パルスを所定の遅延時間delayずつ順次遅延させる印加パルス遅延手段504,507と、印加パルスが印加される複数の3相モータの各コイルを流れるコイル電流に相当するコイル電流相当値を抽出するための電流を検出するセンサ手段としての電流センサ24と、電流センサ24で検出された検出電流母線電流を、複数の3相モータ間で互いに異なるタイミングにサンプリングする1つのサンプリング手段511と、サンプリング手段511でサンプリングされた検出電流値から複数の3相モータそれぞれのコイル電流相当値を抽出する電流抽出手段としてのPWM電流抽出装置501,505,508と、を備えている。本実施形態のモータ駆動装置では、印加パルス遅延手段504,507が、第1のモータ系統ch1の3相モータに印加する印加パルスに対して他の第2,第3のモータ系統ch2,ch3の3相モータに印加する印加パルスを所定の遅延時間delayずつ順次遅延させる。第1~3のモータ系統ch1~3の複数の3相モータそれぞれに印加する印加パルスのタイミングが所定の遅延時間delayずつずれることにより、電流センサ24で検出する複数の検出電流値に相当する検出電流相当値アナログ値isns1~3が互いに略同じタイミングでずれてサンプリング手段511に入力される。サンプリング手段511に入力された複数の3相モータの検出電流相当値アナログ値は、その複数の3相モータ間で互いに異なるタイミングに順次サンプリングされ、検出電流相当値デジタル値idet1~3としてPWM電流抽出装置501,505,508に入力される。PWM電流抽出装置501,505,508で検出電流相当値デジタル値idet1~3からコイル電流相当値デジタル値iu_det1~3,iv_det1~3が順次抽出される。このように、第1~3のモータ系統ch1~3の複数の3相モータごとにサンプリング手段511を時分割で使用することができる。よって、第1~3のモータ系統ch1~3の複数の3相モータで互いに異なるサンプリングタイミングによる検出電流相当値のサンプリングが可能になり、1個のサンプリング手段511で複数の3相モータの検出電流相当値をサンプリングすることができる。これにより、サンプリング手段511を第1~3のモータ系統ch1~3の複数の3相モータごとに備える構成に比べて、より安価な構成で複数の3相モータそれぞれにおける1シャント電流検出方式による安定した相電流の検出が可能になる。また、本実施形態によれば、第1~3のモータ系統ch1~3の3相モータの個数をN、前記遅延時間delayをD、前記印加パルスを発生させるための基準キャリア信号の周期PWMキャリア周期をTとしたとき、D≦T/Nの関係を満たす。これにより、時間軸上で各モータ系統の印加パルスが重なることがなく、基準キャリア信号の周期PWMキャリア周期内でN個の3相モータそれぞれについて、コイル電流相当値を抽出するための検出電流母線電流をサンプリングすることができる。また、本実施形態によれば、第1~3のモータ系統ch1~3の3相モータの各コイル端子27に印加すべきパルス電圧の電圧レベルに応じたデューティ比を有する3相の変調パルスを生成するパルス変調手段としてのパルスシフト切り換え付きPWM変調器5,6,7と、3相の変調パルスのうち最もパルス幅が長い変調パルスのパルス幅V1に応じて、第1シフト量d1として、互いに異なる2つの所定シフト量としての所定量d11,d12のいずれか1つを選択するシフト量選択手段としてのパルスシフト量決定器3と、3相の変調パルスのうち2番目にパルス幅が長い変調パルスを第1シフト量だけシフトしてタイミングを遅らせる第1シフト手段としてのパルスシフト量決定器3とパルスシフト切り換え付きPWM変調器5,6,7と、3相の変調パルスのうち3番目にパルス幅が長いパルスを所定の第2シフト量だけ後ろにシフトしてタイムングを遅らせる第2シフト手段としてのパルスシフト量決定器3とパルスシフト切り換え付きPWM変調器5,6,7と、複数の3相モータに駆動電圧を印加する駆動電圧源を該第1シフト手段及び該第2シフト手段のシフト結果を反映した3相の変調パルスでそれぞれスイッチングして、複数の3相モータの各コイル端U,V,Wをパルス駆動するインバータ手段8と、を備えている。これにより、パルス幅自体は変える必要がなく回路が簡単になる。また、シフト量は3種類の所定値だけを使うので、可変にする必要がなく回路が簡単である。さらに、電流センサ24で検出された検出電流母線電流をサンプリングする期間が、基準時間からわずか3×Th電流サンプリングに必要な最小PWMパルス幅の3倍だけ経過した期間内に集中するため、電流サンプリングに必要な最小PWMパルス幅ThをPWM期間の幅に対して短くしておけば、残りのPWM期間内で同じサンプリング手段ADCを別の目的に使うことができる。あるいは複数の3相モータを扱う場合でも、1個のサンプリング手段ADCを時分割で使うことができ低コストになる。従って、PWMパルス幅を複雑に補正することなく、簡単なアルゴリズムで2相分のコイル電流が容易に検出でき、かつ検出電流母線電流のサンプリングの時分割にも適した駆動パルスを生成することができる。また、本実施形態によれば、インバータ手段8の共通接地側GND又は共通電源側のいずれか一方を流れる電流を検出する電流センサ24と、電流センサ24で検出された検出電流母線電流を互いに異なる2つのサンプリングタイミングs1,s2でサンプリングして2つの検出電流相当値i1,i2を出力するサンプリング手段としてのサンプリングパルス生成器18及びサンプリング手段22,23と、上記2つのサンプリングタイミングを規定する信号として、予め設定した所定値に基づく第1のサンプリングタイミング信号s1と、前記第1シフト量に応じた2つの所定値s21,s22から選択されたいずれか一つの所定値に基づく第2のサンプリングタイミング信号s2とを生成するサンプリングタイミング生成手段としての電流サンプリングタイミング決定器4、を備えた。これにより、サンプリングタイミングが分散せず固定的なサンプリングになり回路が簡単になる。また、サンプリングタイミングがPWM期間内のわずか3×Th電流サンプリングに必要な最小PWMパルス幅の3倍よりも前半に集中するので、1個のサンプリング手段ADCを別の用途に時分割で使うことができ、低コストになる。従って、低コストで適切なサンプリングタイミングを生成し、安定に検出電流母線電流を検出することができる。また、本実施形態によれば、上記2つのサンプリングタイミングs1,s2を発生した時の各変調パルスの論理値puvw1,puvw2と、2つのサンプリングタイミング信号s1,s2で検出された2つの検出電流値i1,i2とに基づいて、2相のコイル電流iu,ivを抽出する複数の相電流抽出手段としてのラッチ手段19,20と電流抽出手段21と、を備えた。これにより、簡単で低コストな回路で適切な相電流を検出できる。"