"容量性負荷を駆動するためのエネルギーが充電される第1の充放電素子と、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーが一時的に充電される第2の充放電素子と、前記第1の充放電素子に充電されたエネルギーを前記第2の充放電素子を介して前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第2の充放電素子を介して前記第1の充放電素子に充電させる状態とを交互に切り替える充電方向切替用スイッチング素子と、前記充電方向切替用スイッチング素子によって前記第1の充放電素子に充電されたエネルギーを前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第1の充放電素子に充電させる状態とを交互に切り替える際に、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の正極端子側から充電させる状態と、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の負極端子側から充電させる状態とを交互に切り替える極性切替用スイッチング素子と、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態が、オン状態とオフ状態とのいずれか一方に切り替わるように制御する制御回路と、前記容量性負荷の両端子間の電圧変化成分に含まれる、前記第2の充放電素子にエネルギーをチャージする元の素子の両端子間の電圧成分を打ち消すような傾きをもち、かつ、その傾きに前記第2の充放電素子にエネルギーを充電するチャージ時間の二乗が乗じられた二次の基準波の電圧値と入力信号の電圧値とに基づいて、前記チャージ時間を示すパルス幅の変調信号を生成する変調回路とを備え、前記制御回路は、前記容量性負荷を駆動するための差動信号である駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態と、他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態とが交互に繰り返されるように、前記充電方向切替用スイッチング素子および前記極性信号切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする駆動用ドライバ。電源電圧を出力する駆動用電源から前記第1の充放電素子にエネルギーを補充するためのエネルギー補充用素子を備え、前記制御回路は、前記駆動用電源から前記第1の充放電素子にエネルギーが補充されるように、前記エネルギー補充用素子の導通状態を制御することを特徴とする請求項1に記載の駆動用ドライバ。前記変調回路は、前記第2の充放電素子にエネルギーをチャージする元の素子の両端子間の電圧成分を打ち消すような傾きに対する電流値を出力する傾き決定回路と、前記傾き決定回路から出力されたその傾きに対する電流値を積分することで前記二次の基準波を発生させる積分回路とを備える基準波発生回路と、前記基準波発生回路によって発生させられた前記二次の基準波の電圧値と、前記入力信号の電圧値とに基づいて、前記チャージ時間を示すパルス幅の変調信号を生成する波形比較回路とを備えることを特徴とする請求項1または2に記載の駆動用ドライバ。差動信号である入力信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第1の比較回路と、前記駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第2の比較回路とを備え、前記制御回路は、少なくとも、前記第1の比較回路から出力された比較結果信号の電圧レベルと、前記第2の比較回路から出力された比較結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を所定の電圧レベルであるアナロググランド電圧レベルにさせる第1フェーズと、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第2フェーズと、前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を前記のアナロググランド電圧レベルにさせる第3フェーズと、前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第4フェーズとの各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする請求項1~3のいずれか1項に記載の駆動用ドライバ。前記制御回路は、最初に前記第1フェーズになる前と、前記第1フェーズから前記第4フェーズまでの各動作フェーズが所定の回数繰り返された後に再度前記第1フェーズになる前とに、前記駆動用電源から前記第1の充放電素子にエネルギーを補充するエネルギー補充フェーズになるように、前記エネルギー補充用素子の導通状態を制御することを特徴とする請求項4に記載の駆動用ドライバ。前記変調回路は、前記傾き決定回路に対して、前記容量性負荷の両端子間の電圧成分と前記第1の充放電素子の両端子間の電圧成分とが出力される状態と、前記傾き決定回路に対して、前記第1の充放電素子の両端子間の電圧成分が出力される状態とを交互に切り替える電圧成分切替用スイッチング素子を備え、前記制御回路は、前記第1フェーズおよび前記第3フェーズのとき、前記傾き決定回路に対して、前記容量性負荷の両端子間の電圧成分と前記第1の充放電素子の両端子間の電圧成分とが出力される状態になり、前記第2フェーズおよび前記第4フェーズのとき、前記傾き決定回路に対して、前記第1の充放電素子の両端子間の電圧成分が出力される状態になるように、前記電圧成分切替用スイッチング素子の導通状態を制御することを特徴とする請求項3~5のいずれか1項に記載の駆動用ドライバ。前記第2の充放電素子を流れる電流が減少し始めてから0Aになるまでの間の状態であるか否かを監視して、その監視結果に応じた電圧レベルの電流監視結果信号を出力する電流監視回路と、を備え、前記制御回路は、少なくとも、前記第1フェーズから第4フェーズまでの各動作フェーズにおいて、前記電流監視回路から出力された電流監視結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを、前記第2の充放電素子に充電させる充電フェーズと、前記第2の充放電素子に充電さたれエネルギーを、前記容量性負荷または前記第1の充放電素子に転送する転送フェーズと、前記第1の充放電素子と前記第2の充放電素子と前記容量性負荷との間で、前記第1の充放電素子、前記第2の充放電素子または前記容量性負荷に充電されたエネルギーの充電および転送を行わない待機フェーズとの各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする請求項3~6のいずれか1項に記載の駆動用ドライバ。前記制御回路は、前記エネルギー補充フェーズにおいて、前記駆動用電源から、前記第1の充放電素子にエネルギーを充電させる充電フェーズと、前記駆動用電源から、前記第1の充放電素子にエネルギーを充電させない待機フェーズとの各動作フェーズになるように、前記エネルギー補充用素子の導通状態の切り替えを制御することを特徴とする請求項7に記載の駆動用ドライバ。前記第1の充放電素子は、前記駆動用電源と、グランドとの間に接続され、前記第2の充放電素子は、前記第1の充放電素子の正極端子と、前記容量性負荷の正極端子との間に接続され、前記充電方向切替用スイッチング素子は、前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負極端子との間、または前記第1の充放電素子の正極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間のうち、少なくとも前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負極端子との間に接続され、前記極性切替用スイッチング素子は、前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の正極端子との間に接続され、かつ、前記容量性負荷の負極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間に接続された正極側スイッチング素子と、前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の負極端子との間に接続され、かつ、前記容量性負荷の正極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間に接続された負極側スイッチング素子とであって、前記制御回路は、前記第1フェーズの充電フェーズ、前記第2フェーズの転送フェーズ、前記第3フェーズの充電フェーズ、および前記第4フェーズの転送フェーズのとき、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第1フェーズの転送フェーズ、および前記第2フェーズの充電フェーズのとき、前記正極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第3フェーズの転送フェーズ、および前記第4フェーズの充電フェーズのとき、前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第1フェーズの待機フェーズ、前記第2フェーズの待機フェーズ、前記第3フェーズの待機フェーズ、および前記第4フェーズの待機フェーズのとき、前記充電方向切替用スイッチング素子、前記正極側スイッチング素子、および前記負極側スイッチング素子の導通状態がオフ状態にすることによって閉回路が形成されないように制御することを特徴とする請求項7または8に記載の駆動用ドライバ。前記エネルギー補充用素子は、前記駆動用電源と、前記第1の充放電素子の正極端子との間に接続され、前記制御回路は、前記エネルギー補充フェーズの充電フェーズのとき、前記エネルギー補充用素子の導通状態がオン状態になるように制御して、前記エネルギー補充フェーズの待機フェーズのとき、前記エネルギー補充用素子の導通状態がオフ状態になるように制御することを特徴とする請求項9に記載の駆動用ドライバ。前記制御回路は、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路がグランドに接続されるように制御して、前記正極側スイッチング素子および前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路が前記駆動用電源とは別の電源、前記グランド、または前記グランドとは別のグランドに接続されるように制御することを特徴とする請求項9または10に記載の駆動用ドライバ。前記入力信号の振幅と前記駆動信号の振幅との誤差に基づいて、前記入力信号の振幅を補正した入力信号を出力する誤差抑圧回路と、前記誤差抑圧回路から出力された入力信号を入力して、前記容量性負荷を駆動するための差動信号である駆動信号を生成する請求項1~11のいずれか1項に記載の駆動用ドライバとを備えることを特徴とする駆動用アンプ。容量性負荷と、入力信号を生成する入力信号生成回路と、前記入力信号生成回路によって生成された入力信号に基づいて、前記容量性負荷を駆動するための駆動信号を出力する請求項12に記載の駆動用アンプと、前記入力信号生成回路および前記駆動用アンプに所定の電源電圧を供給する駆動用電源とを備えることを特徴とする情報機器。ところで、容量性負荷を駆動する駆動用アンプにおいては、圧電スピーカーの電圧の変化量が大きくなると、駆動用アンプに入力された信号と駆動用アンプから出力された信号との間のゲインが大きく変化することがある。つまり、駆動用アンプ全体を一つのシステムとして捉えたときに、そのシステム全体のゲインが大きく変化することを意味する。容量性負荷を効率良く駆動させる際、システム全体のゲインがなるべく変動することなく、一定になることが最も好ましい。仮に、システム全体のゲインが低下すると、例えばシステム内において発生する様々なエラーに敏感になり、結果としてシステム全体の動作効率を低下させてしまうことがある。また、システムは負帰還回路になっているため、システム全体のゲインが低下し始めると、ゲインが低下したままになってしまうこともある。そこで、本発明は、上記の課題に鑑み、駆動用アンプのゲインが変動するのをなるべく抑えて差動信号の駆動信号を生成して、その駆動信号によって容量性負荷を駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器を提供することを目的とする。本発明による駆動用ドライバ、駆動用アンプおよび情報機器は、上記の目的を達成するために、次のように構成される。本発明による第1の駆動用ドライバは、容量性負荷を駆動するためのエネルギーが充電される第1の充放電素子と、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーが一時的に充電される第2の充放電素子と、前記第1の充放電素子に充電されたエネルギーを前記第2の充放電素子を介して前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第2の充放電素子を介して前記第1の充放電素子に充電させる状態とを交互に切り替える充電方向切替用スイッチング素子と、前記充電方向切替用スイッチング素子によって前記第1の充放電素子に充電されたエネルギーを前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第1の充放電素子に充電させる状態とを交互に切り替える際に、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の正極端子側から充電させる状態と、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の負極端子側から充電させる状態とを交互に切り替える極性切替用スイッチング素子と、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態が、オン状態とオフ状態とのいずれか一方に切り替わるように制御する制御回路と、前記容量性負荷の両端子間の電圧変化成分に含まれる、前記第2の充放電素子にエネルギーをチャージする元の第1の充放電素子および容量性負荷の両端子間の電圧成分を打ち消すような傾きをもち、かつ、その傾きに前記第2の充放電素子にエネルギーを充電するチャージ時間の二乗が乗じられた二次の基準波の電圧値と入力信号の電圧値とに基づいて、前記チャージ時間を示すパルス幅の変調信号を生成する変調回路とを備え、前記制御回路は、前記容量性負荷を駆動するための差動信号である駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態と、他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態とが交互に繰り返されるように、前記充電方向切替用スイッチング素子および前記極性信号切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする。上記の第1の駆動用ドライバによれば、制御回路が、第1フェーズから第4フェーズまでの駆動用ドライバの各動作フェーズに合わせて、各スイッチング素子を切り換える。これによって、第1の充放電素子から第2の充放電素子を介して容量性負荷に転送されたエネルギーを抵抗等でなるべく消費させずに再び第2の充放電素子を介して第1の充放電素子に充電させることで、容量性負荷を駆動するためのエネルギーとして再利用する。その際に、変調回路が、容量性負荷の両端子間の電圧変化成分に含まれる、第2の充放電素子にエネルギーをチャージする元の第1の充放電素子の両端子間の電圧成分と、第2の充放電素子にエネルギーをチャージする元の容量性負荷の両端子間の電圧成分とを打ち消すキャンセルさせるような傾きをもち、かつ、その傾きに第2の充放電素子にエネルギーを充電するチャージ時間の二乗が乗じられた二次の基準波の電圧値と入力信号の電圧値とに基づいて、チャージ時間を示すパルス幅の変調信号を生成する。なお、容量性負荷の正極端子及び負極端子とは、印加電圧に制限がある電解コンデンサのように素子に印加する電圧を示すものではなく、信号の極性を表すものである。容量性負荷の電圧の変化量によって、入力信号と出力信号との間のゲイン、つまり駆動用ドライバの全体を一つのシステムとして捉えたときのそのシステム全体のゲインが大きく変化することがある。しかしながら、変調回路が変調信号を発生させる際に、上記のような特性をもった二次の基準波を用いて変調信号を生成させる。これによって、第2の充放電素子にエネルギーをチャージする元の素子の電圧成分をなくすことができる。このため、駆動用ドライバは、システム全体のゲインを一定になるように差動信号の駆動信号を生成して、その駆動信号によって容量性負荷を駆動することが可能となる。本発明による第2の駆動用ドライバは、電源電圧を出力する駆動用電源から前記第1の充放電素子にエネルギーを補充するためのエネルギー補充用素子を備え、前記制御回路は、前記駆動用電源から前記第1の充放電素子にエネルギーが補充されるように、前記エネルギー補充用素子の導通状態を制御することを特徴とする。上記の第2の駆動用ドライバによれば、制御回路が、最初に第1フェーズになる前と、第1フェーズから第4フェーズまでの各動作フェーズがある回数だけ順番に繰り返されて再び第1フェーズになる前とに、駆動用ドライバの動作フェーズをエネルギー補充フェーズに決定する。これにより、制御回路が、エネルギー補充フェーズに合わせて、さらにエネルギー補充用素子の導通状態を制御することが可能になる。本発明による第3の駆動用ドライバは、前記変調回路は、前記第2の充放電素子にエネルギーをチャージする元の素子の両端子間の電圧成分を打ち消すような傾きに対する電流値を出力する傾き決定回路と、前記傾き決定回路から出力されたその傾きに対する電流値を積分することで前記二次の基準波を発生させる積分回路とを備える基準波発生回路と、前記基準波発生回路によって発生させられた前記二次の基準波の電圧値と、前記入力信号の電圧値とに基づいて、前記チャージ時間を示すパルス幅の変調信号を生成する波形比較回路とを備えることを特徴とする。上記の第3の駆動用ドライバによれば、傾き決定回路が、第2の充放電素子にエネルギーをチャージする元の第1の充放電素子の両端子間の電圧成分と、第2の充放電素子にエネルギーをチャージする元の容量性負荷の両端子間の電圧成分とを打ち消すような傾きに対する電流値を出力する。さらに、積分回路が、傾き決定回路から出力されたその傾きに対する電流値を積分する。これにより、比較回路によって入力信号と比較され、変調信号を生成するために必要な二次の基準波を発生させることが可能になる。本発明による第4の駆動用ドライバは、差動信号である入力信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第1の比較回路と、前記駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第2の比較回路とを備え、前記制御回路は、少なくとも、前記第1の比較回路から出力された比較結果信号の電圧レベルと、前記第2の比較回路から出力された比較結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を所定の電圧レベルであるアナロググランド電圧レベルにさせる第1フェーズと、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第2フェーズと、前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を前記のアナロググランド電圧レベルにさせる第3フェーズと、前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第4フェーズとの各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御する。上記の第4の駆動用ドライバによれば、制御回路が、少なくとも、第1の比較回路による比較結果と第2の比較回路による比較結果との組み合わせに基づいて、駆動用ドライバの動作フェーズを、第1フェーズから第4フェーズまでのうちのいずれかの動作フェーズに決定する。これにより、制御回路が、駆動用ドライバの動作フェーズに合わせて、充電方向切替用スイッチング素子および極性信号切替用スイッチング素子の導通状態の切り替えを制御することが可能となる。本発明による第5の駆動用ドライバは、前記制御回路は、最初に前記第1フェーズになる前と、前記第1フェーズから前記第4フェーズまでの各動作フェーズが所定の回数繰り返された後に再度前記第1フェーズになる前とに、前記駆動用電源から前記第1の充放電素子にエネルギーを補充するエネルギー補充フェーズになるように、前記エネルギー補充用素子の導通状態を制御する。上記の第5の駆動用ドライバによれば、制御回路が、エネルギー補充用素子の動作およびスイッチング素子の導通状態の切り替えを制御することで、駆動用電源から第1の充放電素子にエネルギーを充電させることが可能となる。本発明による第6の駆動用ドライバは、前記変調回路は、前記傾き決定回路に対して、前記容量性負荷の両端子間の電圧成分と前記第1の充放電素子の両端子間の電圧成分とが出力される状態と、前記傾き決定回路に対して、前記第1の充放電素子の両端子間の電圧成分が出力される状態とを交互に切り替える電圧成分切替用スイッチング素子を備え、前記制御回路は、前記第1フェーズおよび前記第3フェーズのとき、前記傾き決定回路に対して、前記容量性負荷の両端子間の電圧成分と前記第1の充放電素子の両端子間の電圧成分とが出力される状態になり、前記第2フェーズおよび前記第4フェーズのとき、前記傾き決定回路に対して、前記第1の充放電素子の両端子間の電圧成分が出力される状態になるように、前記電圧成分切替用スイッチング素子の導通状態を制御することを特徴とする。上記の第6の駆動用ドライバによれば、第1フェーズおよび第3フェーズのときには、第1の充放電素子から第2の充放電素子にエネルギーがチャージされる。また、第2フェーズおよび第4フェーズのときには、容量性負荷から第2の充放電素子にエネルギーがチャージされる。このため、容量性負荷の両端子間の電圧変化成分に含まれる電圧成分は、駆動用ドライバの動作フェーズによって異なる。そこで、制御回路が、傾き決定回路に対して、動作フェーズに応じて打ち消したい電圧成分が出力されるように、電圧成分切替用スイッチング素子の導通状態を切り替える。これにより、駆動用ドライバの動作フェーズに応じて、最適な傾きをもつ二次の基準波を得ることが可能になる。本発明による第7の駆動用ドライバは、前記第2の充放電素子を流れる電流が減少し始めてから0Aになるまでの間の状態であるか否かを監視して、その監視結果に応じた電圧レベルの電流監視結果信号を出力する電流監視回路と、を備え、前記制御回路は、少なくとも、前記第1フェーズから第4フェーズまでの各動作フェーズにおいて、前記電流監視回路から出力された電流監視結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを、前記第2の充放電素子に充電させる充電フェーズと、前記第2の充放電素子に充電さたれエネルギーを、前記容量性負荷または前記第1の充放電素子に転送する転送フェーズと、前記第1の充放電素子と前記第2の充放電素子と前記容量性負荷との間で、前記第1の充放電素子、前記第2の充放電素子または前記容量性負荷に充電されたエネルギーの充電および転送を行わない待機フェーズとの各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御する。上記の第7の駆動用ドライバによれば、制御回路が、変調回路によって変調された信号と電流監視回路による監視結果信号との組み合わせに基づいて、駆動用ドライバの動作フェーズを、さらに詳細に、充電フェーズ、転送フェーズ、および待機フェーズのうちのいずれかの動作フェーズに決定する。これにより、制御回路が、充電方向切替用スイッチング素子および極性信号切替用スイッチング素子の導通状態の切り替えを制御することが可能となる。本発明による第8の駆動用ドライバは、前記制御回路は、前記エネルギー補充フェーズにおいて、前記駆動用電源から、前記第1の充放電素子にエネルギーを充電させる充電フェーズと、前記駆動用電源から、前記第1の充放電素子にエネルギーを充電させない待機フェーズとの各動作フェーズになるように、前記エネルギー補充用素子の導通状態の切り替えを制御する。上記の第8の駆動用ドライバによれば、制御回路が、エネルギー補充フェーズを、さらに詳細に、充電フェーズまたは待機フェーズの動作フェーズに決定する。これにより、制御回路が、エネルギー補充用素子の導通状態の切り替えを制御することが可能となる。本発明による第9の駆動用ドライバは、前記第1の充放電素子は、前記駆動用電源と、グランドとの間に接続され、前記第2の充放電素子は、前記第1の充放電素子の正極端子と、前記容量性負荷の正極端子との間に接続され、前記充電方向切替用スイッチング素子は、前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負極端子との間、または前記第1の充放電素子の正極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間のうち、少なくとも前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負極端子との間に接続され、前記極性切替用スイッチング素子は、前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の正極端子との間に接続され、かつ、前記容量性負荷の負極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間に接続された正極側スイッチング素子と、前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の負極端子との間に接続され、かつ、前記容量性負荷の正極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間に接続された負極側スイッチング素子とであって、前記制御回路は、前記第1フェーズの充電フェーズ、前記第2フェーズの転送フェーズ、前記第3フェーズの充電フェーズ、および前記第4フェーズの転送フェーズのとき、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第1フェーズの転送フェーズ、および前記第2フェーズの充電フェーズのとき、前記正極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第3フェーズの転送フェーズ、および前記第4フェーズの充電フェーズのとき、前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第1フェーズの待機フェーズ、前記第2フェーズの待機フェーズ、前記第3フェーズの待機フェーズ、および前記第4フェーズの待機フェーズのとき、前記充電方向切替用スイッチング素子、前記正極側スイッチング素子、および前記負極側スイッチング素子の導通状態がオフ状態にすることによって閉回路が形成されないように制御する。上記の第9の駆動用ドライバによれば、制御回路が、駆動用ドライバの動作フェーズに合わせて、充電方向切替用スイッチング素子、正極側スイッチング素子、および負極側スイッチング素子の導通状態の切り替えを制御する。すると、駆動用ドライバは、充電方向切替用スイッチング素子の導通状態がオン状態になって形成された閉回路によって、第1の充放電素子と第2の充放電素子との間でエネルギーをやりとりする。また、駆動用ドライバは、正極側スイッチング素子の導通状態がオン状態になって形成された閉回路によって、第2の充放電素子と容量性負荷との間で、容量性負荷の正極端子側からエネルギーをやりとりする。さらに、駆動用ドライバは、負極側スイッチング素子の導通状態をオン状態にして閉回路によって、第2の充放電素子と容量性負荷との間で、容量性負荷の負極端子を介してエネルギーをやりとりする。この各素子間と容量性負荷との間のエネルギーの変化に合わせて、差動信号である駆動信号のうちの一方の信号の電圧値と、他方の信号の電圧値とを交互に変化させることが可能となる。本発明による第10の駆動用ドライバは、前記エネルギー補充用素子は、前記駆動用電源と、前記第1の充放電素子の正極端子との間に接続され、前記制御回路は、前記エネルギー補充フェーズの充電フェーズのとき、前記エネルギー補充用素子の導通状態がオン状態になるように制御して、前記エネルギー補充フェーズの待機フェーズのとき、前記エネルギー補充用素子の導通状態がオフ状態になるように制御する。上記の第10の駆動用ドライバによれば、制御回路が、エネルギー補充用素子の導通状態がオン状態になるように制御する。これにより、エネルギー補充用素子を介して、駆動用電源から第1の充放電素子に、エネルギーを充電させることが可能となる。本発明による第11の駆動用ドライバは、前記制御回路は、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路がグランドに接続されるように制御して、前記正極側スイッチング素子および前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路が前記駆動用電源とは別の電源、前記グランド、または前記グランドとは別のグランドに接続されるように制御する。上記の第11の駆動用ドライバによれば、制御回路が、各スイッチング素子の導通状態をオン状態にして閉回路が形成された際に、その閉回路をグランドまたは電源に接続して回路動作の上の基準電圧レベルを決めることが可能となる。本発明による駆動用アンプは、前記入力信号の振幅と前記駆動信号の振幅との誤差に基づいて、前記入力信号の振幅を補正した入力信号を出力する誤差抑圧回路と、前記誤差抑圧回路から出力された入力信号を入力して、前記容量性負荷を駆動するための差動信号である駆動信号を生成する上記の第1~11のいずれか1つの駆動用ドライバとを備えることを特徴とする。上記の駆動用アンプによれば、駆動用アンプの回路を構成するための耐圧性能が高いスイッチング素子の数を、なるべく少なくすることが可能となる。本発明による情報機器は、容量性負荷と、入力信号を生成する入力信号生成回路と、前記入力信号生成回路によって生成された入力信号に基づいて、前記容量性負荷を駆動するための駆動信号を出力する上記の第12の駆動用アンプと、前記入力信号生成回路および前記駆動用アンプに所定の電源電圧を供給する駆動用電源とを備えることを特徴とする。上記の情報機器によれば、上記の駆動用アンプを備えて構成される。また、容量性負荷に充電されたエネルギーを抵抗等の素子でなるべく無駄に消費することなく、第2の充放電素子を介して第1の充放電素子にエネルギーを再び充電している。このため、駆動用アンプから出力される出力信号の電圧レベルを従来より高めるのみならず、容量性負荷を低消費電力で駆動することが可能となる。本発明によれば、情報機器の圧電スピーカー等の容量性負荷を駆動するための駆動用アンプは、変調回路を構成するランプ波発生回路が、容量性負荷の両端子間の電圧変化分に含まれる、第2の充放電素子にエネルギーをチャージする元の第1の充放電素子の両端子間の電圧の成分と、第2の充放電素子にエネルギーをチャージする元の容量性負荷の両端子間の電圧の成分とを打ち消すような傾きをもち、かつ、その傾きにチャージ時間の二乗が乗じられたランプ波等の基準波を発生させる。さらに、比較回路は、その基準波の電圧値と入力信号の電圧値とに基づいて、チャージ時間を示すパルス幅のPWM信号等の変調信号を生成する。そして、ゲートドライバ回路は、その変調信号に基づいて駆動制御信号を生成して、駆動制御信号の電圧レベルに応じて各スイッチング素子の導通状態を制御する。これによって、駆動用アンプは、駆動用アンプのゲインが変動するのをなるべく抑えながら差動信号の駆動信号を生成して、その駆動信号によって容量性負荷を駆動することができる。さらに、本発明によれば、駆動用ドライブは、第1の充放電素子と第2の充放電素子とを備え、圧電スピーカー等の容量性負荷に充電されたエネルギーを抵抗等の素子でなるべく無駄に消費させることなく、第2の充放電素子を介して第1の充放電素子にエネルギーを再び充電させる。そして、駆動用ドライブは、その第1の充放電素子に充電されたエネルギーを、容量性負荷を駆動するフェーズで用いる。このため、駆動用ドライバは、主に配線や各素子の抵抗等で消費されたエネルギー分や圧電スピーカー等の容量性負荷の運動エネルギー分だけを、電源から第1の充放電素子に渡して、容量性負荷を低消費電力で駆動することができる。以下、添付図面を参照しながら、本発明の駆動用ドライバ、駆動用アンプおよび情報機器の好適な実施形態を詳細に説明する。携帯音楽プレーヤー10の装置構成まず、図1を参照して、本発明に係る駆動用ドライバを駆動用アンプとして備えた情報機器の一例として、携帯音楽プレーヤー10の装置構成を説明する。図1は、携帯音楽プレーヤー10の装置構成を示すブロック図である。図1に示す携帯音楽プレーヤー10は、制御部11と、タッチパネル12と、メモリ13と、圧電スピーカー駆動用アンプ14と、圧電スピーカー15と、リチウムイオン電池16とを備えて構成される。制御部11は、携帯音楽プレーヤー10を構成する各部と制御信号等を送受信して、携帯音楽プレーヤー10の全体を統括して制御するものである。制御部11は、リチウムイオン電池16から所定の電源電圧VDDが供給される。制御部11は、入力信号生成回路を兼ねており、入力信号であるオーディオ信号VIP,VINを生成して、生成されたオーディオ信号VIP,VINを圧電スピーカー駆動用アンプ14に出力する。タッチパネル12は、再生する曲目や音量をユーザーが選択したり、再生中の曲目や現在の機器の状態等を表示したりするものである。メモリ13は、制御部11で実行されるプログラムや、外部のパーソナルコンピューター等から取り込んだ音楽ファイル等を記憶するものである。圧電スピーカー駆動用アンプ14は、リチウムイオン電池16からの電源電圧VDDと、制御部11から出力されたオーディオ信号VIP,VINとを入力して、圧電スピーカー15を駆動する駆動用アンプである。圧電スピーカー15は、圧電体と電極とを備えており、その圧電体を挟む電極に電圧を加えることにより、圧電体を振動させて音を出力する圧電素子、つまり容量性負荷である。なお、容量性負荷である圧電スピーカー15には正極端子及び負極端子があるが、この正極端子及び負極端子とは、印加電圧に制限がある電解コンデンサのように素子に印加する電圧を示すものではなく、信号の極性を表すものである。リチウムイオン電池16は、商用電源等により充電可能な二次電池であり、制御部11や圧電スピーカー駆動用アンプ14に動作電圧を供給する駆動用電源である。また、圧電スピーカー駆動用アンプ14の動作電圧がリチウムイオン電池16から出力される電源電圧VDDより高い場合には、DC-DCコンバータ等の昇圧回路を用いて電源電圧VDDを昇圧しても良い。また、背景技術で説明したように、一般的な駆動用アンプでは、駆動用電源や電源電圧を昇圧するDC-DCコンバータ等から圧電スピーカー等にエネルギーを充電している。DC-DCコンバータの動作方式として、連続電流モード以下、CCMContinuousConductionModeと記す。と、負連続電流モード以下、DCMDiscontinuousConductionModeと記す。とがある。前者のCCMにおいては、安定した位相補償を実現するために、信号の帯域を狭めなければならないことがある。このため、駆動用アンプがオーディオ信号を扱うものである場合、駆動用アンプを駆動する際の駆動用電源や電源電圧を昇圧する動作方法として、CCMは比較的不向きであり、DCMの方がCCMよりも適している。なお、本実施形態においては、本発明に係る圧電スピーカー駆動用アンプ14を備えた情報機器を携帯音楽プレーヤー10として説明するが、情報機器はこれ以外にも携帯電話機や携帯DVDプレーヤー等であっても良い。また、圧電スピーカー駆動用アンプ14によって駆動される負荷は、容量性負荷であれば良く、圧電スピーカー15に限定されない。例えば、容量性負荷は、圧電スピーカー15以外の様々な圧電素子やモジュレーターのような容量性負荷であっても良い。圧電スピーカー駆動用アンプ14の回路構成続いて、図2を参照して、本発明に係る駆動用アンプの一例として、携帯音楽プレーヤー10の圧電スピーカー駆動用アンプ14の装置構成を説明する。図2は、圧電スピーカー駆動用アンプ14の回路構成を示すブロック図である。図2に示す圧電スピーカー駆動用アンプ14は、誤差抑圧回路21と、PWMPulseWidthModulation回路22と、ゲートドライバ回路23と、スイッチング駆動回路24と、LPFLowPassFilter回路25a,25bと、電流監視回路30と、第1の比較回路31aと、第2の比較回路31bとを備えて構成される。誤差抑圧回路21は、入力端子26,27から差動信号で入力されるオーディオ信号VIP,VINの振幅と、出力側から差動信号で帰還する駆動信号VCP,VCNの振幅との誤差を検出し、検出された振幅の誤差に基づいてオーディオ信号VIP,VINの振幅を補正したオーディオ信号VIP ́,VIN ́を出力する回路である。PWM回路22は、誤差抑圧回路21から出力されたオーディオ信号VIP ́,VIN ́をPWM変調して、変調信号であるPWM信号を出力する変調回路である。なお、本実施形態における変調方式は、PWM変調であるが、これに限定されない。変調方式は、PWM変調以外にも、例えばデルタシグマ変調を含むPDMPulseDensityModulation変調等であっても良い。ゲートドライバ回路23は、PWM回路22から出力されたPWM信号Spと、電流監視回路30から出力された電流監視結果信号Siと、第1の比較回路31aから出力された比較結果信号Saと、第2の比較回路31bから出力された比較結果信号Sbとの少なくとも4つの信号に基づいて、スイッチング駆動回路24を構成する後述する各スイッチング素子を駆動するための駆動制御信号φ0~φ4を生成して出力する回路である。スイッチング駆動回路24は、ゲートドライバ回路23から出力された駆動制御信号φ0~φ4によって、スイッチング駆動回路24を構成する各スイッチング素子の導通状態が動作して、出力端子28,29を介して接続された圧電スピーカー15に駆動信号VCP,VCNを出力する回路である。LPF回路25a,25bは、スイッチング駆動回路24から出力された駆動信号VCP,VCNを入力側に帰還させる際に、駆動信号VCP,VCNの高周波成分を除去して、駆動信号VCP,VCNの低周波成分を取り出すフィルタリング回路である。電流監視回路30は、スイッチング駆動回路24を構成する後述するインダクタに流れる電流値を監視して、インダクタに流れる電流値の状態に応じて、所定の電圧レベルであるHレベル、またはHレベルより低い電圧レベルであるLレベルの電流監視結果信号Siを出力する回路である。電流監視回路30は、インダクタに流れる電流値が0Aである間、またインダクタに流れる電流値が0Aから上昇し始めてから減少し始めるまでの間、Lレベルの電流監視結果信号Siを出力する。これとは逆に、インダクタに流れる電流値が上昇した後に減少し始めてから再び0Aになるまでの間、Hレベルの電流監視結果信号Siを出力する。第1の比較回路31aは、誤差抑圧回路21から出力されたオーディオ信号VIP ́の電圧値とオーディオ信号VIN ́の電圧値とを比較する回路である。そして、第1の比較回路31aは、その比較結果に応じて、HレベルまたはLレベルの比較結果信号Saを出力する。例えば、第1の比較回路31aは、誤差抑圧回路21から差動信号で出力された一方の信号の電圧値が他方の信号の電圧値より高くなると、Hレベルの比較結果信号Saを出力する。これとは逆に、第2の比較回路31bは、他方の信号の電圧値が一方の信号の電圧値より高くなると、Lレベルの比較結果信号Saを出力する。第2の比較回路31bは、スイッチング駆動回路24から出力された駆動信号VCPの電圧値と、駆動信号VCNの電圧値とを比較する回路である。そして、第2の比較回路31bは、その比較結果に応じて、HレベルまたはLレベルの比較結果信号Sbを出力する。例えば、第2の比較回路31bは、駆動信号VCPの電圧値が駆動信号VCNの電圧値より高くなると、Lレベルの比較結果信号Sbを出力する。これとは逆に、第2の比較回路31bは、駆動信号VCNの電圧値が駆動信号VCPの電圧値より高くなると、Hレベルの比較結果信号Sbを出力する。上記で説明したゲートドライバ回路23と、スイッチング駆動回路24と、電流監視回路30と、第1の比較回路31aと、第2の比較回路31bとから、圧電スピーカー15を駆動するための駆動信号VCP,VCNを出力する駆動用ドライバを構成している。そして、ゲートドライバ回路23は、その駆動用ドライバの制御回路として機能する。スイッチング駆動回路24の回路構成続いて、図3を参照して、本発明に係るスイッチング駆動回路24の回路構成を説明する。図3は、スイッチング駆動回路24の回路構成を示す回路図である。図3に示すスイッチング駆動回路24は、キャパシタ41と、インダクタ42と、PMOSトランジスタ43,45~47と、NMOSトランジスタ44とを備えて構成される。キャパシタ41は、電源電圧VDDを出力する駆動用電源と、グランドとの間に接続される。このキャパシタ41には、リチウムイオン電池16の電源電圧VDDに対応するエネルギーが充電される。そして、その充電されたエネルギーが、キャパシタ41から放電される。このキャパシタ41は、第1の充放電素子として機能する。本実施形態においては、圧電スピーカー15の容量が1μF程度であるのに対して、キャパシタ41の容量は圧電スピーカー15の容量より大きい50μF程度として説明する。勿論、各容量値は、これに限定されない。インダクタ42は、キャパシタ41の正極端子と、圧電スピーカー15の正極端子との間に接続される。このインダクタ42には、インダクタ42に流れる電流値に応じたエネルギーが一時的に充電される。そして、その充電されたエネルギーがインダクタ42から放電される。このインダクタ42は、第2の充放電素子として機能する。PMOSトランジスタ43は、駆動用電源と、キャパシタ41の正極端子との間に接続される。このPMOSトランジスタ43は、駆動制御信号φ0によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えて、電源電圧VDDに対応するエネルギーをキャパシタ41に補充するためのスイッチング素子である。PMOSトランジスタ43は、駆動制御信号φ0がLレベルになると導通状態がオン状態になる。このとき、電源電圧VDDからキャパシタ41にエネルギーが充電される。逆に、PMOSトランジスタ43は、駆動制御信号φ0がHレベルになると導通状態がオフ状態になる。このとき、電源電圧VDDからキャパシタ41にエネルギーが充電されない。このPMOSトランジスタ43は、エネルギー補充用スイッチング素子として機能する。NMOSトランジスタ44は、インダクタ42の容量性負荷側の端子と、キャパシタ41の負極端子との間に接続される。NMOSトランジスタ44は、駆動制御信号φ1によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。NMOSトランジスタ44は、駆動制御信号φ1がHレベルになると導通状態がオン状態になり、駆動制御信号φ1がLレベルになると導通状態がオフ状態になる。このNMOSトランジスタ44は、キャパシタ41に充電されたエネルギーをインダクタ42を介して圧電スピーカー15に充電させる状態と、圧電スピーカー15に充電されたエネルギーをインダクタ42を介してキャパシタ41に充電させる状態とを交互に切り替える充電方向切替用スイッチング素子として機能する。PMOSトランジスタ45は、インダクタ42の容量性負荷側の端子と、PMOSトランジスタ46の駆動用電源側の端子との間に接続される。PMOSトランジスタ45は、駆動制御信号φ2によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。PMOSトランジスタ45は、駆動制御信号φ2がLレベルになると導通状態がオン状態になり、駆動制御信号φ2がHレベルになると導通状態がオフ状態になる。なお、PMOSトランジスタ45は、背景技術で説明した耐圧を調整するために接続されている素子である。PMOSトランジスタ45が接続されていなくても、PMOSトランジスタ46~49によってPMOSトランジスタ45の導通状態を実質制御することができる。このため、PMOSトランジスタ45は、必ずしも接続する必要はない。PMOSトランジスタ45を接続しない場合には、その部分が結線されて導通状態になっていれば良い。PMOSトランジスタ46は、インダクタ42の容量性負荷側の端子と、圧電スピーカー15の正極端子との間に接続される。また、PMOSトランジスタ47は、圧電スピーカー15の負極端子と、インダクタ42の駆動用電源側の端子との間に接続される。PMOSトランジスタ46,47は、駆動制御信号φ3によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。PMOSトランジスタ46,47は、駆動制御信号φ3がLレベルになると導通状態がオン状態になり、駆動制御信号φ3がHレベルになると導通状態がオフ状態になる。PMOSトランジスタ48は、インダクタ42の容量性負荷側の端子と、圧電スピーカー15の負極端子との間に接続される。また、PMOSトランジスタ49は、圧電スピーカー15の正極端子と、インダクタ42の駆動用電源側の端子との間に接続される。PMOSトランジスタ48,49は、駆動制御信号φ4によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。PMOSトランジスタ48,49は、駆動制御信号φ4がLレベルになると導通状態がオン状態になり、駆動制御信号φ4がHレベルになると導通状態がオフ状態になる。このPMOSトランジスタ45~49は、充電方向切替用スイッチング素子であるNMOSトランジスタ44によってエネルギーを圧電スピーカー15に充電させる状態と、エネルギーをキャパシタ41に充電させる状態とを交互に切り替える際に、圧電スピーカー15の正極端子側からエネルギーを充電させる状態と、圧電スピーカー15の負極端子を介してエネルギーを充電させる状態とを交互に切り替える極性切替用スイッチング素子として機能する。特に、PMOSトランジスタ45~47は正極側スイッチング素子として機能して、PMOSトランジスタ45,48,49は負極側スイッチング素子として機能する。なお、上記で説明した各MOSトランジスタのうち2つのバルクが図示されているMOSトランジスタにあっては、後述する圧電スピーカー駆動用アンプ14の動作フェーズによって、いずれか一方のバルクが選択される。圧電スピーカー駆動用アンプ14の動作フェーズ続いて、図4を参照して、圧電スピーカー駆動用アンプ14の動作フェーズを説明する。図4は、圧電スピーカー駆動用アンプ14の各動作フェーズにおける比較結果信号Sa,Sbおよび駆動信号VCP,VCNの電圧値を示すタイムチャートである。図4の縦軸は、第1の比較回路31aから出力された比較結果信号Saの電圧レベル、第2の比較回路31bから出力された比較結果信号Sbの電圧レベル、および圧電スピーカー駆動用アンプ14から出力された駆動信号VCN,VCPの電圧値を示す。また、横軸は、時間Tを示す。圧電スピーカー駆動用アンプ14の動作フェーズには、第1フェーズから第4フェーズまでの4つのフェーズがある。そして、第4フェーズが終わると第1フェーズに戻って、各動作フェーズが繰り返される。まず、第1フェーズは、駆動信号VCPの電圧値を増加させて、駆動信号VCNの電圧値を所定の電圧レベルであるアナロググランド電圧レベルVLPにさせるフェーズである。次の第2フェーズは、駆動信号VCNの電圧値をアナロググランド電圧レベルVLPにさせて、駆動信号VCPの電圧値を減少させるフェーズである。また、第3フェーズは、第1フェーズおよび第2フェーズとは逆に、駆動信号VCNの電圧値を増加させて、駆動信号VCPの電圧値をアナロググランド電圧レベルVLPにさせるフェーズである。次の第4フェーズは、駆動信号VCPの電圧値をアナロググランド電圧レベルVLPにさせて、駆動信号VCNの電圧値を減少させるフェーズである。これらの動作フェーズは、圧電スピーカー駆動用アンプ14が、主に比較結果信号Saの電圧レベルと、比較結果信号Sbの電圧レベルとの組み合わせによって決める。なお、圧電スピーカー駆動用アンプ14が動作フェーズを決定する際に同期をとる必要があるため、PWM信号Spも必要であるがここでは説明を省略する。まず、圧電スピーカー駆動用アンプ14は、比較結果信号Saの電圧レベルによって、駆動信号VCPまたは駆動信号VCNの電圧値を増加させるフェーズであるか、減少させるフェーズであるかを決める。例えば、比較結果信号SaがLレベルであるときは、駆動信号VCPまたは駆動信号VCNの電圧値を増加させる第1フェーズまたは第3フェーズになる。これとは逆に、比較結果信号SaがHレベルであるときは、駆動信号VCPまたは駆動信号VCNの電圧値を減少させる第2フェーズまたは第4フェーズになる。さらに、圧電スピーカー駆動用アンプ14は、比較結果信号Sbの電圧レベルによって、駆動信号VCPの電圧値を変化させるフェーズであるか、または駆動信号VCNの電圧値を変化させるフェーズであるかを決める。例えば、比較結果信号SbがLレベルであるときは、駆動信号VCPの電圧値を変化させる第1フェーズまたは第2フェーズになる。これとは逆に、比較結果信号SbがHレベルであるときは、駆動信号VCNの電圧値を変化させる第3フェーズまたは第4フェーズになる。要するに、比較結果信号SaがLレベルであり、比較結果信号SbがLレベルであるときには、圧電スピーカー駆動用アンプ14の動作フェーズは第1フェーズになる。また、比較結果信号SaがHレベルであり、比較結果信号SbがLレベルであるときには、圧電スピーカー駆動用アンプ14の動作フェーズは第2フェーズになる。比較結果信号SaがLレベルであり、比較結果信号SbがHレベルであるときには、圧電スピーカー駆動用アンプ14の動作フェーズは第3フェーズになる。比較結果信号SaがHレベルであり、比較結果信号SbがHレベルであるときには、圧電スピーカー駆動用アンプ14の動作フェーズは第4フェーズになる。なお、この後に説明するが、上記の各動作フェーズとは別に、電源電圧VDDに対応するエネルギーをキャパシタ41に充電させるフェーズとしてエネルギー補充フェーズがある。また、この後詳細に説明するが、圧電スピーカー駆動用アンプ14の動作フェーズが、第1フェーズから第2フェーズに切り替わるとき図4中に矢印で示した切替点と、第3フェーズから第4フェーズに切り替わるとき図4中に矢印で示した切替点とで、圧電スピーカー15の電圧の変化量によって、圧電スピーカー駆動用アンプ14に入力された信号と圧電スピーカー駆動用アンプ14から出力された信号との間のゲイン、つまり圧電スピーカー駆動用アンプ14の全体を一つのシステムとして捉えたときのそのシステム全体のゲインが大きく変化することがある。このため、本装置においては、圧電スピーカー15等の容量性負荷を効率良く駆動させるために、システム全体のゲインを一定になるようにしている。スイッチング駆動回路24の各動作フェーズにおける各素子のエネルギーの変化続いて、図5および図6を参照して、スイッチング駆動回路24の各動作フェーズにおける各素子のエネルギーの変化を説明する。図5および図6は、スイッチング駆動回路24の各動作フェーズにおけるスイッチング駆動回路24の等価回路を示す回路図である。図5に示す等価回路1aは、エネルギー補充フェーズにおけるスイッチング駆動回路24の等価回路を示す。図5に示す等価回路1bおよび等価回路1cは、第1フェーズにおけるスイッチング駆動回路24の等価回路を示す。図5に示す等価回路1dおよび等価回路1eは、第2フェーズにおけるスイッチング駆動回路24の等価回路を示す。また、図6に示す等価回路2aおよび等価回路2bは、第3フェーズにおけるスイッチング駆動回路24の等価回路を示す。図6に示す等価回路2cおよび等価回路2dは、第4フェーズにおけるスイッチング駆動回路24の等価回路を示す。スイッチング駆動回路24は、その動作フェーズ毎に合わせて、駆動制御信号φ0~φ4によりPMOSトランジスタ43,45~47およびNMOSトランジスタ44の導通状態を切り替えることで、スイッチング駆動回路24の接続形態が変わる。まず、等価回路1aに示すように、エネルギー補充フェーズにおいて、PMOSトランジスタ43の導通状態がオン状態になってキャパシタ41の正極端子が駆動用電源に接続され、キャパシタ41の負極端子がグランドに接続される。これにより、電源電圧VDDに対応するエネルギーがキャパシタ41に充電される。次に、等価回路1bに示すように、第1フェーズにおいて、NMOSトランジスタ44およびPMOSトランジスタ45の導通状態がオン状態になってキャパシタ41とインダクタ42とが接続される。この閉回路により、キャパシタ41に充電されていたエネルギーがインダクタ42に移動して、そのエネルギーがインダクタ42に充電される。ここで、キャパシタ41のエネルギーが移動する前のキャパシタ41の両端子間の電圧値をV1Vとし、キャパシタ41のエネルギーが移動した後のキャパシタ41の両端子間の電圧値をV2Vとすると、キャパシタ41の両端子間の電圧値は、エネルギーが移動する前後でV1VからV2Vに減少していく。このため、キャパシタ41から移動したエネルギーΔEC1Jは、ΔEC1=1/2C1V12-V22......式1となる。また、インダクタ42にエネルギーが転送される前のインダクタ42に流れる電流値は0Aであり、インダクタ42にエネルギーが転送された後のインダクタ42に流れる電流値をI1Aとしたとき、インダクタ42に流れる電流値は、エネルギーが転送される前後で0AからI1Aに増加していく。このため、インダクタ42に転送されたエネルギーΔELJは、ΔEL=1/2LI12-0=1/2LI12......式2となる。インダクタのインダクタンスをLH、キャパシタのキャパシタンスをCF、電圧値をVV、電流値をIAとすると、インピーダンスZ=√L/CΩ、V=IZVであるので、V=I×√L/C......式3となる。キャパシタ41のキャパシタンスCFをC1Fとして、式3を式1に代入すると、ΔEC1=1/2C1V12-V22=1/2C1I12L/C1-02L/C1=1/2LI12-0=1/2LI12......式4となる。よって、キャパシタ41から移動したエネルギーΔEC1Jとインダクタ42に充電されたエネルギーΔELJとは等しくなる。つまり、キャパシタ41からインダクタ42にエネルギーが転送される際に、配線や各素子の抵抗値等を無視すれば、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSSJとすると、エネルギー保存の法則によって、キャパシタ41から移動したエネルギーΔEC1Jは、ΔEC1=ΔELELOSS......式5となる。次に、等価回路1cに示すように、第1フェーズにおいて、PMOSトランジスタ46,47の導通状態がオン状態になって、インダクタ42と圧電スピーカー15とが接続される。この閉回路により、第2フェーズと同様に、圧電スピーカー15にエネルギーが転送される前のインダクタ42に流れる電流値はI1Aであり、圧電スピーカー15にエネルギーが転送された後のインダクタ42に流れる電流値は0Aとなるので、インダクタ42に流れる電流値は、エネルギーが転送される前後でI1Aから0Aに減少していく。このため、インダクタ42に転送されたエネルギーΔELJは、ΔEL=1/2LI12......式6となる。また、圧電スピーカー15にエネルギーが移動する前の圧電スピーカー15の両端子間の電圧値をV3Vとし、圧電スピーカー15にエネルギーが移動した後の圧電スピーカー15の両端子間の電圧値をV4Vとすると、圧電スピーカー15の両端子間の電圧値は、エネルギーが移動する前後でV3VからV4Vに増加していく。このため、圧電スピーカー15から移動したエネルギーΔEC2Jは、ΔEC2=1/2C2V42-V32......式7となる。式3のキャパシタンスCFをC2Fとし、式7に式3を代入して式7を展開すると、式6で示されるインダクタ42に転送されたエネルギーΔELJと、式7で示される圧電スピーカー15に移動したエネルギーΔEC2Jとは等しくなる。このため、第3フェーズにおいてインダクタ42から圧電スピーカー15にエネルギーを転送する際にも、第2フェーズと同様に配線や各素子の抵抗値等を無視すればエネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSSJとすると、エネルギー保存の法則によって、圧電スピーカー15から移動したエネルギーΔEC2Jは、ΔEC2=ΔELELOSS......式8となる。次に、等価回路1dに示すように、第2フェーズにおいて、PMOSトランジスタ46,47の導通状態がオン状態のまま変わらず、インダクタ42と圧電スピーカー15とが接続されている。そして、この閉回路により、圧電スピーカー15に充電されていたエネルギーがインダクタ42に充電される。圧電スピーカー15のエネルギーが移動する前の圧電スピーカー15の両端子間の電圧値をV5Vとし、圧電スピーカー15のエネルギーが移動した後のキャパシタ41の両端子間の電圧値をV6Vとすると、圧電スピーカー15の両端子間の電圧値は、エネルギーが移動する前後でV5VからV6Vに減少していく。このため、圧電スピーカー15から移動したエネルギーΔEC3Jは、ΔEC3=1/2C2V52-V62......式9となる。また、インダクタ42にエネルギーが転送される前のインダクタ42に流れる電流値は0Aであり、インダクタ42にエネルギーが転送された後のインダクタ42に流れる電流値をI2Aとすれば、インダクタ42に流れる電流値は、エネルギーが転送される前後で0AからI2Aに増加していく。このため、インダクタ42に転送されたエネルギーΔELJは、ΔEL=1/2LI22......式10となる。式3のキャパシタンスCFをC2Fとし、式9に式3を代入して式9を展開すると、圧電スピーカー15から移動したエネルギーΔEC3Jとインダクタ42に転送されたエネルギーΔELJとは等しくなる。このため、第4フェーズにおいて圧電スピーカー15からインダクタ42にエネルギーを充電させる際にも、第2フェーズおよび第3フェーズと同様にエネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSSJとすると、エネルギー保存の法則によって、圧電スピーカー15から移動したエネルギーΔEC3Jは、ΔEC3=ΔELELOSS......式11となる。次に、等価回路1eに示すように、第2フェーズにおいて、NMOSトランジスタ44およびPMOSトランジスタ45の導通状態だけがオン状態に切り替わり、インダクタ42にキャパシタ41が接続される。すると、この閉回路により、インダクタ42に充電されていたエネルギーがキャパシタ41に転送される。インダクタ42のエネルギーが移動する前のインダクタ42の両端子間の電圧値をV7Vとし、インダクタ42のエネルギーが移動した後のインダクタ42の両端子間の電圧値をV8Vとすると、インダクタ42の両端子間の電圧値は、エネルギーが移動する前後でV7VからV8Vに増加していく。このため、キャパシタ41から移動したエネルギーΔEC4は、ΔEC4=1/2C1V82-V72......式12となる。また、インダクタ42にエネルギーが転送される前のインダクタ42に流れる電流値はI2Aとし、インダクタ42にエネルギーが転送される前のインダクタ42に流れる電流値を0Aとすれば、インダクタ42に流れる電流値は、エネルギーが転送される前後でI2から0Aに減少していく。このため、インダクタ42に転送されたエネルギーΔELJは、ΔEL=1/2LI22......式13となる。式3のキャパシタのキャパシタンスCFをC1Fとし、式12に式3を代入して式12を展開すると、インダクタ42から移動したエネルギーΔELJとキャパシタ41に転送されたエネルギーΔEC4Jとは等しくなる。このことから、第5フェーズにおいてインダクタ42からキャパシタ41にエネルギーを転送する際にも、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSSJとすると、エネルギー保存の法則によって、キャパシタ41に転送されたエネルギーΔEC4Jは、ΔEC4=ΔELELOSS......式14となる。上記で説明したようにエネルギーが移動することにより、第1フェーズでは、圧電スピーカー15に充電されるエネルギーに応じて駆動信号VCPの電圧値を増加させることができて、第2フェーズでは、駆動信号VCPの電圧値を減少させることができる。なお、等価回路2a~等価回路2dに示すように、第3フェーズおよび第4フェーズにおいて各素子間でエネルギーが移動する流れは、第1フェーズおよび第2フェーズにおいて各素子間でエネルギーが移動する流れと同じである。但し、第3フェーズにおいて圧電スピーカー15にエネルギーが移動するとき、さらに第4フェーズにおいて圧電スピーカー15からエネルギーが移動するときに、圧電スピーカー15の正極端子側ではなく、圧電スピーカー15の負極端子側からエネルギーがやりとりされる。要するに、ゲートドライバ回路23が、スイッチング駆動回路24のPMOSトランジスタ46~49だけの導通状態を制御することにより、第1フェーズおよび第2フェーズと、第3フェーズおよび第4フェーズとで圧電スピーカー15の極性が、接続の上で入れ替わっている。上記のような閉回路でエネルギーが移動することにより、第3フェーズでは、圧電スピーカー15に充電されるエネルギーに応じて駆動信号VCNの電圧値を増加させることができて、第4フェーズでは、駆動信号VCNの電圧値を減少させることができる。このように、圧電スピーカー駆動用アンプ14の回路を構成するための耐圧性能が高いスイッチング素子の数は、なるべく少なくて済む。そして、圧電スピーカー駆動用アンプ14の動作フェーズは、最初にエネルギー補充フェーズになった後に、第1フェーズ、第2フェーズ、第3フェーズ、第4フェーズ、第1フェーズ、第2フェーズ、第3フェーズ、第4フェーズのように各動作フェーズが連続して繰り返される。そして、この間に配線や各素子の抵抗等によってエネルギーが、熱などとして徐々に失われていく。このため、例えば所定のエネルギーが失われたときや、第1フェーズから第4フェーズまでの各動作フェーズが所定の回数だけ行われると、再びエネルギー補充フェーズに戻り、配線や各素子の抵抗等によって失われたエネルギー分だけのエネルギーをキャパシタ41に充電させる。その後に、第1フェーズから第4フェーズまでの各動作フェーズが同様に繰り返される。このときのエネルギーの変化に合わせて、圧電スピーカー駆動用アンプ14は、駆動信号VCPの電圧値と、駆動信号VCNの電圧値とを交互に変化させる。圧電スピーカー駆動用アンプ14の各動作フェーズにおける詳細な動作フェーズ続いて、図7~図12を参照して、圧電スピーカー駆動用アンプ14の各動作フェーズにおける詳細な動作フェーズを説明する。図7は、圧電スピーカー駆動用アンプ14の初回目のエネルギー補充フェーズにおける、スイッチング駆動回路24のキャパシタ41の両端子間の電圧値VC41、インダクタ42を流れる電流値IL42、および駆動信号VCP,VCNの電圧値を示すタイムチャートである。図8は、圧電スピーカー駆動用アンプ14の第1フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図9は、圧電スピーカー駆動用アンプ14の第2フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図10は、圧電スピーカー駆動用アンプ14の第3フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図11は、圧電スピーカー駆動用アンプ14の第4フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図12は、圧電スピーカー駆動用アンプ14の2回目以降のエネルギー補充フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。なお、なお、図7~図12の各図の縦軸は、PWM回路22から出力されたPWM信号Spの電圧レベル、第1の比較回路31aから出力された比較結果信号Saの電圧レベル、第2の比較回路31bから出力された比較結果信号Sbの電圧レベル、および電流監視回路30から出力された電流監視結果信号Siの電圧レベルを示す。さらに、各図の縦軸は、PMOSトランジスタ43,45~49およびNMOSトランジスタ44の導通状態、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42、駆動信号VCPの電圧値、および駆動信号VCNの電圧値を示す。また、上記の各図の横軸は、時間Tを示す。上記で説明したが、圧電スピーカー駆動用アンプ14の動作フェーズには、第1フェーズから第4フェーズまでの4つのフェーズがある。但し、最初に電源電圧VDDに対応するエネルギーをキャパシタ41に充電させる必要がある。このため、圧電スピーカー駆動用アンプ14の動作フェーズは、第1フェーズになる前にエネルギー補充フェーズになる。図7に示すように、エネルギー補充フェーズは、さらに待機フェーズおよび充電フェーズの2つの動作フェーズに分かれている。従って、圧電スピーカー駆動用アンプ14の動作フェーズは、エネルギー補充フェーズの待機フェーズになる。この待機フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルによって、PMOSトランジスタ43,45~49およびNMOSトランジスタ44の全てのMOSトランジスタの導通状態がオフ状態になる。これにより、待機フェーズでは、インダクタ42から各素子にエネルギーの転送を行わない状態にし、インダクタ42に流れる電流値IL42が完全に0Aの状態を保つ。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42は変化しない。このとき、駆動信号VCP,VCNの電圧値は、ともにアナロググランド電圧レベルVLPから変化しない。続いて、圧電スピーカー駆動用アンプ14の動作フェーズは、エネルギー補充フェーズの充電フェーズになる。この充電フェーズにおいては、駆動制御信号φ0の電圧レベルに応じて、PMOSトランジスタ43のみの導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、キャパシタ41に電源電圧VDDに対応するエネルギーがキャパシタ41に充電される。このため、キャパシタ41の両端の電圧値VC41およびキャパシタ41のエネルギーΔEC41は、0Jから徐々に増加していく。このとき、駆動信号VCP,VCNの電圧値は、ともにアナロググランド電圧レベルVLPから変化しない。ここで、圧電スピーカー駆動用アンプ14の動作フェーズは、再びエネルギー補充フェーズの待機フェーズになる。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42は変化しない。このとき、駆動信号VCP,VCNの電圧値は、ともにアナロググランド電圧レベルVLPから変化しない。次に、圧電スピーカー駆動用アンプ14の動作フェーズは、エネルギー補充フェーズから第1フェーズになる。図8に示すように、第1フェーズは、さらに充電フェーズと、転送フェーズと、待機フェーズとの3つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。まず、第1フェーズの充電フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルに応じて、NMOSトランジスタ44およびPMOSトランジスタ46,47の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、キャパシタ41に充電されたエネルギーがインダクタ42に充電される。このため、キャパシタ41の両端の電圧値VC41およびキャパシタ41のエネルギーは減少する。そして、インダクタ42に流れる電流値IL42は0AからI1Aに増加するとともに、インダクタ42のエネルギーは0Jからキャパシタ41の減少分のエネルギーだけ増加していく。なお、キャパシタ41の電圧値、つまりエネルギーは、配線や各素子の抵抗値等を無視すれば図中に破線で示すように変化するが、配線や各素子の抵抗等でエネルギーが少しずつ消費されるため実線で示すように変化していく。このとき、駆動信号VCP,VCNの電圧値は、ともにアナロググランド電圧レベルVLPから変化しない。続いて、第1フェーズの転送フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルに応じて、PMOSトランジスタ45,46,47の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、インダクタ42に充電されたエネルギーが圧電スピーカー15に転送される。このため、インダクタ42に流れる電流値ILはI1Aから0Aに減少するとともに、インダクタ42のエネルギーは減少する。そして、圧電スピーカー15の両端の電圧値VC15および圧電スピーカー15のエネルギーは、0Jからインダクタ42の減少分のエネルギーだけ増加していく。このとき、駆動信号VCPの電圧値は、アナロググランド電圧レベルVLPから徐々に増加していく。但し、駆動信号VCNの電圧値は、アナロググランド電圧レベルVLPから変化しない。続いて、第1フェーズの待機フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルに応じて、PMOSトランジスタ46,47の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。これにより、待機フェーズでは、インダクタ42から各素子にエネルギーの転送を行わない状態にし、インダクタ42に流れる電流値IL42が完全に0Aの状態を保つ。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42、圧電スピーカー15の両端の電圧値VC15、キャパシタ41のエネルギー、インダクタ42のエネルギー、および圧電スピーカー15のエネルギーは変化しない。このとき、駆動信号VCPの電圧値は、直前の転送フェーズで増加させた電圧から変化しない。また、駆動信号VCNの電圧値は、アナロググランド電圧レベルVLPから変化しない。この第1フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図8に示したように駆動信号VCPの電圧値を増加させていく。但し、駆動信号VCNの電圧値を、アナロググランド電圧レベルVLPから変化させない。続いて、圧電スピーカー駆動用アンプ14の動作フェーズは、第1フェーズから第2フェーズになる。図9に示すように、第2フェーズも、第1フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの3つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。まず、第2フェーズの充電フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルに応じて、PMOSトランジスタ45,46,47の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、圧電スピーカー15に充電されたエネルギーがインダクタ42に充電される。このため、圧電スピーカー15の両端の電圧値VC15および圧電スピーカー15のエネルギーは減少する。そして、インダクタ42に流れる電流値IL42は0AからI2Aに増加するとともに、インダクタ42のエネルギーは圧電スピーカー15の減少分のエネルギーだけ増加していく。なお、第2フェーズにおいても、キャパシタ41のエネルギーは、配線や各素子の抵抗等を無視すれば図中に破線で示すようになるが、配線や各素子の抵抗等でエネルギーが少しずつ消費されていく。このため、破線で示す理論上のエネルギーと、実線で示す実際のエネルギーとの差は徐々に大きくなっていく。このとき、駆動信号VCPの電圧値は、直前の第1フェーズで増加させた電圧値から徐々に減少していく。また、駆動信号VCNの電圧値は、アナロググランド電圧レベルVLPから変化しない。続いて、第2フェーズの転送フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルに応じて、NMOSトランジスタ44およびPMOSトランジスタ46,47の導通状態がオン状態になり、各MOSトランジスタの導通状態がオフ状態になる。すると、インダクタ42に充電されたエネルギーがキャパシタ41に転送される。このため、キャパシタ41の両端の電圧値VC41およびキャパシタ41のエネルギーは増加し、インダクタ42に流れる電流値IL42はI2Aから0Aに減少するとともに、インダクタ42のエネルギーはキャパシタ41の増加分のエネルギーだけ減少していく。このとき、駆動信号VCPの電圧値は、直前の充電フェーズで減少させた電圧値から変化しない。また、駆動信号VCNの電圧値は、アナロググランド電圧レベルVLPから変化しない。続いて、第2フェーズの待機フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルに応じて、PMOSトランジスタ46,47の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、インダクタ42に流れる電流値IL42が0Aの状態になる。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42、圧電スピーカー15の両端の電圧値VC15、キャパシタ41のエネルギー、インダクタ42のエネルギー、および圧電スピーカー15のエネルギーは変化しない。このとき、駆動信号VCPの電圧値は、直前の充電フェーズで減少させた電圧から変化しない。また、駆動信号VCNの電圧値は、アナロググランド電圧レベルVLPから変化しない。この第2フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図9に示したように駆動信号VCPの電圧値をアナロググランド電圧レベルVLPまで減少させていく。但し、駆動信号VCNの電圧値を、アナロググランド電圧レベルVLPから変化させない。続いて、圧電スピーカー駆動用アンプ14の動作フェーズは、第2フェーズから第3フェーズになる。図10に示すように、第3フェーズも、各フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの3つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。まず、第3フェーズの充電フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルに応じて、NMOSトランジスタ44およびPMOSトランジスタ48,49の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、キャパシタ41に充電されたエネルギーがインダクタ42に充電される。このため、キャパシタ41の両端の電圧値VC41およびキャパシタ41のエネルギーは減少する。そして、インダクタ42に流れる電流値IL42は0AからI1Aに増加するとともに、インダクタ42のエネルギーは0Jからキャパシタ41の減少分のエネルギーだけ増加していく。なお、第3フェーズにおいても、キャパシタ41のエネルギーは、配線や各素子の抵抗値等を無視すれば図中に破線で示すように変化するが、配線や各素子の抵抗等でエネルギーが少しずつ消費されるため実線で示すように変化していく。このとき、駆動信号VCP,VCNの電圧値は、アナロググランド電圧レベルVLPから変化しない。続いて、第3フェーズの転送フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルに応じて、PMOSトランジスタ45,48,49の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、インダクタ42に充電されたエネルギーが圧電スピーカー15に転送される。このため、インダクタ42に流れる電流値ILはI1Aから0Aに減少するとともに、インダクタ42のエネルギーは減少する。そして、圧電スピーカー15の両端の電圧値VC15および圧電スピーカー15のエネルギーは、0Jからインダクタ42の減少分のエネルギーだけ増加していく。このとき、駆動信号VCPの電圧値は、アナロググランド電圧レベルVLPから変化しない。但し、駆動信号VCNの電圧値は、アナロググランド電圧レベルVLPから徐々に増加していく。続いて、第3フェーズの待機フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルに応じて、PMOSトランジスタ48,49の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。これにより、待機フェーズでは、インダクタ42からエネルギーの転送を行わない状態にし、インダクタ42に流れる電流値IL42が完全に0Aの状態を保つ。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42、圧電スピーカー15の両端の電圧値VC15、キャパシタ41のエネルギー、インダクタ42のエネルギー、および圧電スピーカー15のエネルギーは変化しない。このとき、駆動信号VCPの電圧値は、アナロググランド電圧レベルVLPから変化しない。また、駆動信号VCNの電圧値は、直前の充電フェーズで増加させた電圧値から変化しない。この第3フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図10に示したように駆動信号VCNの電圧値を増加させていく。但し、駆動信号VCPの電圧を、アナロググランド電圧レベルVLPから変化させない。続いて、圧電スピーカー駆動用アンプ14の動作フェーズは、第3フェーズから第4フェーズになる。図11に示すように、第4フェーズも、第1フェーズから第4フェーズまでの各動作フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの3つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。まず、第4フェーズの充電フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルに応じて、PMOSトランジスタ45,48,49の導通状態がオン状態になり、地の各MOSトランジスタの導通状態がオフ状態になる。すると、圧電スピーカー15に充電されたエネルギーがインダクタ42に充電される。このため、圧電スピーカー15の両端の電圧値VC15および圧電スピーカー15のエネルギーは減少する。そして、インダクタ42に流れる電流値IL42は0AからI2Aに増加するとともに、インダクタ42のエネルギーは圧電スピーカー15の減少分のエネルギーだけ増加していく。但し、第4フェーズにおいても、キャパシタ41のエネルギーは、配線や各素子の抵抗等を無視すれば図中に破線で示すようになるが、配線や各素子の抵抗等でエネルギーが少しずつ消費されていく。このため、破線で示す理論上のエネルギーと、実線で示す実際のエネルギーとの差は徐々に大きくなっていく。このとき、駆動信号VCPは、アナロググランド電圧レベルVLPから変化しない。駆動信号VCNは、直前の第3フェーズで増加させた電圧値から徐々に減少していく。続いて、第4フェーズの転送フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルに応じて、NMOSトランジスタ44およびPMOSトランジスタ48,49の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、インダクタ42に充電されているエネルギーがキャパシタ41に転送される。このため、キャパシタ41の両端の電圧値VC41およびキャパシタ41のエネルギーは増加し、インダクタ42に流れる電流値IL42はI2Aから0Aに減少するとともに、インダクタ42のエネルギーはキャパシタ41の増加分のエネルギーだけ減少していく。このとき、駆動信号VCNの電圧値は、直前の充電フェーズで減少させた電圧値から変化しない。また、駆動信号VCPの電圧値は、アナロググランド電圧レベルVLPから変化しない。続いて、第4フェーズの待機フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルに応じて、PMOSトランジスタ48,49の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、インダクタ42に流れる電流値IL42が0Aの状態になる。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42、圧電スピーカー15の両端の電圧値VC15、キャパシタ41のエネルギー、インダクタ42のエネルギー、および圧電スピーカー15のエネルギーは変化しない。このとき、駆動信号VCPの電圧値は、アナロググランド電圧レベルVLPから変化しない。また、駆動信号VCNの電圧値は、減少させた電圧値から変化しない。この第4フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図11に示したように駆動信号VCNの電圧値をアナロググランド電圧レベルVLPまで減少させていく。但し、駆動信号VCPの電圧値を、アナロググランド電圧レベルVLPから変化させない。上述したように、第1フェーズから第4フェーズまでの各動作フェーズを繰り返しながら、駆動信号VCPの電圧値と、駆動信号VCNの電圧値とを交互に変化させる。但し、駆動信号VCPの電圧値を変化させている間は、駆動信号VCNの電圧値をアナロググランド電圧レベルVLPから変化させない。また、駆動信号VCNの電圧値を変化させている間は、駆動信号VCPの電圧値をアナロググランド電圧レベルVLPから変化させない。そして、キャパシタ41のエネルギーは、各動作フェーズで配線や各素子の抵抗等で消費されていくため、消費されたエネルギー分だけのエネルギーをキャパシタ41に充電させる必要がある。このため、図12に示すように、第4フェーズが終わって第1フェーズになる前に、圧電スピーカー駆動用アンプ14の動作フェーズは、再びエネルギー補充フェーズになる。エネルギー補充フェーズは、図7で説明したように、待機フェーズおよび充電フェーズの2つの動作フェーズに分かれている。まず、圧電スピーカー駆動用アンプ14の動作フェーズは、エネルギー補充フェーズの充電フェーズになる。この充電フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルに応じて、PMOSトランジスタ43のみの導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、駆動用電源からキャパシタ41にエネルギーが充電される。但し、スイッチング駆動回路24では、圧電スピーカー15に転送されたエネルギーを抵抗等で無駄に消費させずに、スイッチング駆動回路24のインダクタ42を介してキャパシタ41に再び充電して、容量性負荷を駆動するのに再利用している。このため、このエネルギー補充フェーズにおいては、キャパシタ41に電源電圧VDDに対応するエネルギーを全部充電させるのではなく、配線や各素子の抵抗等で消費されたエネルギー分だけを充電すれば良い。キャパシタ41に電源電圧VDDに対応するエネルギーがキャパシタ41に再び充電され始めると、キャパシタ41に充電されるエネルギーは、最初のエネルギー補充フェーズの完了時点と同じエネルギーまで増加していく。このとき、駆動信号VCP,VCNの電圧値は、ともにアナロググランド電圧レベルVLPから変化しない。ここで、圧電スピーカー駆動用アンプ14の動作フェーズは、再びエネルギー補充フェーズの待機フェーズとなる。この待機フェーズにおいては、駆動制御信号φ0~φ4の電圧レベルによって、PMOSトランジスタ43,45~49およびNMOSトランジスタ44の全てのMOSトランジスタの導通状態がオフ状態になる。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42は変化しない。このとき、駆動信号VCP,VCNは、ともにアナロググランド電圧レベルVLPから変化しない。そして、圧電スピーカー駆動用アンプ14の動作フェーズは、エネルギー補充フェーズの後、上述したように第1フェーズから第4フェーズまでの各動作フェーズが繰り返される。なお、ここの説明では、圧電スピーカー駆動用アンプ14は、第1フェーズから第4フェーズまでの各動作フェーズにおいて、充電フェーズ、転送フェーズ、および待機フェーズを3回繰り返した。但し、充電フェーズ、転送フェーズ、および待機フェーズを繰り返す回数はこれに限定されず、任意の回数であって良い。そして、第1フェーズから第4フェーズまでの各動作フェーズを任意の回数繰り返した後等にエネルギー補充フェーズを行って、配線や各素子の抵抗等で消費されたエネルギー分だけを充電すれば良い。従って、圧電スピーカー駆動用アンプ14は、圧電スピーカー15を低消費電力で駆動することができる。ゲートドライバ回路23の回路構成続いて、図13を参照して、圧電スピーカー駆動用アンプ14のゲートドライバ回路23の回路構成を説明する。図13は、圧電スピーカー駆動用アンプ14のゲートドライバ回路23の回路構成を示すブロック図である。なお、これから説明するゲートドライバ回路23は、図4で示したように各動作フェーズを実行するための論理回路のあくまで一例である。図13に示すゲートドライバ回路23は、第1のフェーズ決定回路23aと、第2のフェーズ決定回路23bとを備えて構成される。まず、第1のフェーズ決定回路23aは、少なくとも、PWM信号Spと、電流監視結果信号Siと、比較結果信号Sbとを入力して、電流監視結果信号Siの電圧レベルと比較結果信号Sbの電圧レベルとの組み合わせに基づいて圧電スピーカー駆動用アンプ14の動作フェーズを決定する。その上で、第1のフェーズ決定回路23aは、駆動制御信号φ0~φ2をHレベルまたはLレベルで出力する。第1のフェーズ決定回路23aは、比較結果信号SbがLレベルであるときに、圧電スピーカー駆動用アンプ14の動作フェーズを、駆動信号VCPの電圧値を増加させる第1フェーズ、または駆動信号VCNの電圧を増加させる第3フェーズに決定する。このとき、第1のフェーズ決定回路23aは、PWM信号SpがHレベル第1フェーズの充電フェーズ、または第3フェーズの充電フェーズの間、駆動制御信号φ1をHレベルで出力する。これとは逆に、第1のフェーズ決定回路23aは、PWM信号SpがLレベルの間第1フェーズの転送フェーズ、第1フェーズの待機フェーズ、第3フェーズの転送フェーズ、および第3フェーズの待機フェーズ、駆動制御信号φ1をLレベルで出力する。また、第1のフェーズ決定回路23aは、電流監視結果信号SiがHレベル第1フェーズの転送フェーズ、および第3フェーズの転送フェーズの間、駆動制御信号φ2をLレベルで出力する。これとは逆に、第1のフェーズ決定回路23aは、電流監視結果信号SiがHレベル第1フェーズの充電フェーズ、第1フェーズの待機フェーズ、第3フェーズの充電フェーズ、および第3フェーズの待機フェーズの間、駆動制御信号φ2をHレベルで出力する。一方で、第1のフェーズ決定回路23aは、比較結果信号SbがHレベルであるときに、圧電スピーカー駆動用アンプ14の動作フェーズを、駆動信号VCPの電圧値を減少させる第2フェーズ、または駆動信号VCNの電圧値を減少させる第4フェーズに決定する。このとき、第1のフェーズ決定回路23aは、PWM信号SpがHレベル第2フェーズの充電フェーズ、および第4フェーズの充電フェーズの間、駆動制御信号φ2をLレベルで出力する。これとは逆に、第1のフェーズ決定回路23aは、PWM信号SpがLレベルの間第2フェーズの転送フェーズ、第2フェーズの待機フェーズ、第4フェーズの転送フェーズ、および第4フェーズの待機フェーズ、駆動制御信号φ2をHレベルで出力する。また、第1のフェーズ決定回路23aは、電流監視結果信号SiがHレベル第2フェーズの転送フェーズ、および第4フェーズの転送フェーズの間、駆動制御信号φ1をHレベルで出力する。これとは逆に、第1のフェーズ決定回路23aは、電流監視結果信号SiがLレベル第2フェーズの充電フェーズ、第2フェーズの待機フェーズ、第4フェーズの充電フェーズ、および第4フェーズの待機フェーズの間、駆動制御信号φ1をLレベルで出力する。なお、第1のフェーズ決定回路23aは、圧電スピーカー駆動用アンプ14の動作フェーズを、第1フェーズから第4フェーズまでのいずれかの動作フェーズに決定したとき、駆動制御信号φ0をHレベルで出力する。但し、第1フェーズから第4フェーズまでの各動作フェーズが任意の回数繰り返された後等に、第1のフェーズ決定回路23aは、圧電スピーカー駆動用アンプ14の動作フェーズを、エネルギー補充フェーズに決定する。そのとき、第1のフェーズ決定回路23aは、PWM信号SpがHレベルエネルギー補充フェーズの充電フェーズの間、駆動制御信号φ0をLレベルで出力する。これとは逆に、第1のフェーズ決定回路23aは、PWM信号SpがLレベルエネルギー補充フェーズの待機フェーズの間、駆動制御信号φ0をHレベルで出力する。また、第1のフェーズ決定回路23aは、エネルギー補充フェーズの間、駆動制御信号φ1をLレベルで出力するとともに、駆動制御信号φ2をHレベルで出力する。また、第2のフェーズ決定回路23bは、少なくとも、PWM信号Spと、比較結果信号Sa,Sbとを入力して、比較結果信号Saの電圧レベルと比較結果信号Sbの電圧レベルとの組み合わせに基づいて圧電スピーカー駆動用アンプ14の動作フェーズを決定する。その上で、第2のフェーズ決定回路23bは、駆動制御信号φ3をHレベルまたはLレベルで出力する。第2のフェーズ決定回路23bは、比較結果信号SaがLレベルであるときに、圧電スピーカー駆動用アンプ14の動作フェーズを、駆動信号VCPの電圧値を増加させる第1フェーズ、または駆動信号VCPの電圧値を減少させる第2フェーズに決定する。このとき、第2のフェーズ決定回路23bは、PWM信号Spの周期に合わせて駆動制御信号φ3をLレベルで出力するとともに、駆動制御信号φ4をHレベルで出力する。一方で、第2のフェーズ決定回路23bは、比較結果信号SaがHレベルであるときに、圧電スピーカー駆動用アンプ14の動作フェーズを、駆動信号VCNの電圧値を増加させる第3フェーズ、または駆動信号VCNの電圧値を減少させる第4フェーズに決定する。このとき、第2のフェーズ決定回路23bは、PWM信号Spの周期に合わせて駆動制御信号φ3をHレベルで出力するとともに、駆動制御信号φ4をLレベルで出力する。なお、第1のフェーズ決定回路23aは、圧電スピーカー駆動用アンプ14の動作フェーズをエネルギー補充フェーズに決定する。すると、第2のフェーズ決定回路23bは、第1のフェーズ決定回路23aからエネルギー補充フェーズであることを受けて、エネルギー補充フェーズの間、PWM信号Spの周期に合わせて駆動制御信号φ3,φ4をHレベルで出力する。システム50の構成ところで、上記で説明した図2に示した圧電スピーカー駆動用アンプ14を、入出力間のゲインがG1,G2であるシステムとして考えることができる。そこで、図14を参照して、圧電スピーカー駆動用アンプ14を入出力間のゲインがG1,G2であるシステム50として考えた場合のシステム50の構成を説明する。図14は、図2に示した圧電スピーカー駆動用アンプ14を入出力間のゲインがG1,G2であるシステム50として考えた場合のシステム50の構成を示すブロック図である。図14に示したシステム50は、信号処理回路51と、アンプ52a,52bと、サンプリング用スイッチング素子53と、積分回路54と、負帰還回路55とを備えて構成される。信号処理回路51は、システム50に入力された入力信号圧電スピーカー駆動用アンプ14に入力されたオーディオ信号VIP,VINに相当する信号の入力電圧値Viをα倍して出力する。アンプ52aは、誤差抑圧回路21に相当して、ゲインがG1である。また、アンプ52bは、PWM回路22からスイッチング駆動回路24までの互いに縦列に接続された回路部分に相当して、ゲインがG2である。サンプリング用スイッチング素子53は、その導通状態が切り替わることによって、アンプ52aから出力された信号誤差抑圧回路21から出力されたオーディオ信号VIP ́,VIN ́に相当する信号をサンプリングし、サンプリングされた信号をアンプ52bに出力する。積分回路54は、遅延回路56を備えた離散系の積分回路である。遅延回路56は、伝達関数がZ-1であり、遅延回路56に入力された信号の電圧値VnVのn-1時の電圧値Vn-1Vを出力する。そして、積分回路54は、アンプ52bから出力された信号の電圧値ΔVVと、遅延回路56から出力された信号の電圧値Vn-1Vとを合成した電圧値VnVを出力する。帰還回路55は、LPF回路25a,25bに相当して、システム50から出力された信号圧電スピーカー駆動用アンプ14から出力された駆動信号VCP,VCNに相当する信号の出力電圧値VnVを、帰還率βで入力側に帰還させる。つまり、上記のシステム50は、入出力間のゲインがG1,G2であって、積分回路を有する帰還システムとして構成されている。システム50のアンプ52bの回路構成続いて、図15を参照して、システム50のアンプ52bの回路構成について説明する。図15は、図14に示したシステム50のアンプ52bの回路構成を示すブロック図である。上記で説明したように、図15に示すアンプ52bは、PWM回路22からスイッチング駆動回路24までの互いに縦列に接続された回路部分に相当する。そして、PWM回路22は、ランプ波発生回路61と、波形比較回路62とを備えて構成される。ランプ波発生回路61は、PWM信号Spを生成するために必要な基準波を発生させる。つまり、ランプ波発生回路61は、基準波発生回路として機能する。なお、ここでは、ランプ波発生回路61によって発生させられた基準波をランプ波として説明する。波形比較回路62は、ランプ波発生回路61により発生させられたランプ波の電圧値Vk2と入力信号の電圧値Vinとを比較して、その比較結果であるHレベルまたはLレベルの時間に応じたパルス幅をもつPWM信号Spを生成する。このPWM信号Spのパルス幅によって、スイッチング駆動回路24のインダクタ42にエネルギーをチャージする時間であるチャージ時間Tchが決まる。また、波形比較回路62の後段に、さらに論理素子等が接続されていても良い。ゲートドライバ回路23は、そのPWM信号Sp等を基にして、スイッチング駆動回路24の各MOSトランジスタの導通状態を制御するための駆動制御信号φ0~φ4を生成する。そして、ゲートドライバ回路23は、スイッチング駆動回路24のインダクタ42にエネルギーをチャージするための各MOSトランジスタの導通状態を制御する際に、そのチャージ時間Tchに合わせて各MOSトランジスタの導通状態を制御する。時間tμSに対する出力電圧値Voの変化続いて、図16を参照して、時間tμSに対する出力電圧値Voの変化について説明する。図16は、時間tμSに対する出力電圧値VoVの変化を示すグラフである。図16に示すように、圧電スピーカー15の両端子間の電圧増加分ΔVnを、下記に示す式51のように表すことができる。同時に、圧電スピーカー15に転送された転送エネルギーΔEJを、下記に示す式52のように表すことができる。ΔVn=Vn-Vn-1......式51ΔE=1/2×Cspk×Vn2-Vn-12......式52上記に示した式51および式52を、圧電スピーカー15の両端子間の電圧Vnについて解くと、下記に示す式53のようになる。Vn=√2×ΔE/CspkVn-12......式53さらに、上記に示した式53を、式51に代入すると、下記に示す式54のようになる。ΔVn=√2×ΔE/CspkVn-12-Vn-1......式54続いて、上記に示した式54をテイラー展開する。すると、式54から下記に示す式55のような一次の近似式を得ることができる。ΔVn=Vn-11/Vn-1×ΔE/Cspk-Vn-1=1/Vn-1×ΔE/Cspk......式55なお、上記に示した式55の近似式の値が元の式の値に近似するのは、下記に示す式56の関係があるときである。2×ΔE/Cspk≪Vn-1......式56但し、差動信号VCPの電圧値と差動信号VCNの電圧値とがアナロググランド電圧レベルVLPVになるゼロクロス付近においては、差動信号VCP,VCNの電圧値の振幅がともに非常に小さくなる。このため、ゼロクロス付近では、上記に示した式55の近似式の値が元の式の値に近似しなくなることがある。一方で、インダクタ42に流れる電流値をIとし、また回路で発生する損失等を無視すると、転送エネルギーΔEJはインダクタ42に流れる電流値IAの二乗に比例する。また、コインダクタ42に流れる電流値IAはチャージ時間TchμSに比例する。このため、転送エネルギーΔEJを、下記に示す式57のように表すことができる。同時に、インダクタ42に流れる電流値IAを、下記に示す式58のように表すことができる。ΔE=1/2×L×I2......式57I=Vx/L×Tch......式58なお、上記に示した式58では、インダクタ42にエネルギーをチャージする元の素子の両端子間の電圧値をVxVと定義している。圧電スピーカー駆動用アンプ14の動作フェーズが、差動信号VCPの電圧を増加させる第1フェーズ、または差動信号VCNの電圧を増加させる第3フェーズのときには、ローカル電源であるキャパシタ41がインダクタ42にエネルギーをチャージする元の素子になる。このため、第1フェーズまたは第3フェーズのときには、キャパシタ41からインダクタ42にエネルギーがチャージされる。よって、上記に示した式58のVxVが、キャパシタ41の両端子間の電圧値VlpVになる。一方で、圧電スピーカー駆動用アンプ14の動作フェーズが、差動信号VCPの電圧を減少させる第2フェーズ、または差動信号VCNの電圧を減少させる第4フェーズのときには、容量性負荷である圧電スピーカー15がインダクタ42にエネルギーをチャージする元の素子になる。このため、第2フェーズまたは第4フェーズのときには、圧電スピーカー15からインダクタ42にエネルギーがチャージされる。よって、上記に示した式58のVxVが、圧電スピーカー15の両端子間の電圧値Vn-1V=VspkVになる。つまり、圧電スピーカー駆動用アンプ14において第1フェーズから第4フェーズまでの各動作フェーズが繰り返されている間、圧電スピーカー駆動用アンプ14の動作フェーズによって、上記に示した式58のVxVがキャパシタ41の両端子間の電圧値VlpVと圧電スピーカー15の両端子間の電圧値Vn-1Vとに交互に変わる。すると、上記に示した式57を、式58を用いて式59のように示すことができる。さらに、上記に示した式58を、式55を用いて下記に示す式60のように表すことができる。ΔE=1/2×L×Vx2×Tch2......式59ΔVn=1/2×1/Vn-1×1/Cspk×L×Vx2×Tch2......式60なお、上記に示す式60は、圧電スピーカー駆動用アンプ14の動作フェーズが第1フェーズまたは第3フェーズのときに、下記に示す式61のようになる。ΔVn=1/2×1/Vn-1×1/Cspk×L×Vlp2×Tch2......式61一方で、上記に示す式60は、圧電スピーカー駆動用アンプ14の動作フェーズが第2フェーズおよび第4フェーズのときには、下記に示す式62のようになる。ΔVn=1/2×1/Vn-1×1/Cspk×L×Vn-12×Tch2......式62一次のランプ波を用いた場合のPWM変調ここで、図17を参照して、傾きkをもつ一次のランプ波を用いて、オーディオ信号VIP ́,VIN ́をPWM変調することについて説明する。図17は、傾きkをもつ一次のランプ波を用いて、オーディオ信号VIP ́,VIN ́をPWM変調するときの、チャージ時間tμSと、ゲインG2をもつアンプ52bに入力された信号の電圧値VVとの間の関係を示すグラフである。図17に示すように、ランプ波の傾きをkとすると、アンプ52bに入力される信号の電圧値VVを、下記に示す式63のように表すことができる。Vt=k×t......式63具体的に、チャージ時間tμSをTchμSとし、このときのアンプ52bに入力される信号の電圧値VVをVi2Vとして考えると、下記に示す式64のようになる。Vi2=k×Tch......式64よって、上記に示した式64をチャージ時間TchμSについて解くと、下記に示す式65のようになる。Tch=Vi2/k......式65上記に示した式60に式65を代入すると、下記に示す式66および式67のようになる。ΔVn=1/2×1/Vn-1×1/Cspk×L×Vx2×Vi22/k2......式66ΔVn/Vi22=1/2×1/Vn-1×1/Cspk×L×Vx2×1/k2......式67一例ではあるが、圧電スピーカー駆動用アンプ14の動作フェーズが第1フェーズまたは第3フェーズのとき、圧電スピーカー15の両端子間の電圧値Vn-1=20V、圧電スピーカー15のキャパシタンスCspk=0.8μF、インダクタ42のインダクタンスL=1μH、インダクタ42にエネルギーをチャージする元の素子の両端子間の電圧値Vx=Vlp=2V、ランプ波の傾きk=2の場合、式67の最小値は0.030になる。一方、圧電スピーカー駆動用アンプ14の動作フェーズが第2フェーズまたは第4フェーズのとき、圧電スピーカー15の両端子間の電圧値Vn-1=20V、圧電スピーカー15のキャパシタンスCspk=0.8μF、インダクタ42のインダクタンスL=1μH、インダクタ42にエネルギーをチャージする元の素子の両端子間の電圧値Vx=Vn-1=20V、ランプ波の傾きk=2の場合、式67の最大値は3.125になる。つまり、式67の最大値は、式67の最小値の約100倍の値である。このことから、圧電スピーカー駆動用アンプ14の動作フェーズが、第1フェーズから第2フェーズに切り替わるとき図4中に矢印で示した切替点と、第3フェーズから第4フェーズに切り替わるとき図4中に矢印で示した切替点とで、式67の値が大きく変化することがわかる。圧電スピーカー15等の容量性負荷を効率良く駆動させるためには、システム50の全体のゲインがなるべく変動することなく、一定になることが最も好ましい。従って、上記に示した式67のインダクタ42にエネルギーをチャージする元の素子の両端子間の電圧値VxVの成分と、圧電スピーカー15の両端子間の電圧値Vn-1Vの成分とをキャンセルすることができれば良い。特定の電圧成分をキャンセルすることができるような傾きkをもち、かつ、二次のランプ波を用いた場合のPWM変調そこで、図18を参照して、傾きkをもつ一次のランプ波に代わり、上記のVxV,Vn-1Vの2つの電圧成分をキャンセルすることができるような傾きkをもち、かつチャージ時間tμSを二乗した二次のランプ波を用いて、オーディオ信号VIP ́,VIN ́をPWM変調することについて説明する。図18は、VxV,Vn-1Vの2つの電圧成分をキャンセルすることができるような傾きkをもち、かつ、その傾きkにチャージ時間tμSの二乗が乗じられた二次のランプ波を用いて、オーディオ信号VIP ́,VIN ́をPWM変調するときの、チャージ時間tμSと、ゲインG2をもつアンプ52bに入力された信号の電圧値VVとの間の関係を示すグラフである。例えば、図18に示すように、Vx,Vn-1の2つの電圧成分をキャンセルすることができるような傾きkをもち、かつ、その傾きkにチャージ時間tμSの二乗が乗じられた二次のランプ波がある。このランプ波を用いて、オーディオ信号VIP ́,VIN ́をPWM変調する場合には、上記に示した式63~式65を、下記に示す式63 ́~式65 ́のように表すことができる。Vt=k×t2......式63 ́Vi2=k×Tch2......式64 ́Tch=√Vi2/k......式65 ́さらに、上記に示した式63 ́に、上記に示した式65 ́に代入すると、下記に示す式66 ́のように表すことができる。ΔVn=1/2×1/Vn-1×1/Cspk×L×Vx2×Vi2/k......式66 ́このとき、上記に示した式66 ́のインダクタ42にエネルギーをチャージする元の素子の両端子間の電圧値VxVと、圧電スピーカー15の両端子間の電圧値Vn-1Vとをキャンセルするためのランプ波の傾きkの条件を、下記に示す式68のように表すことができる。k∝Vx2/Vn-1......式68要するに、上記のような条件を満たす傾きkをもち、かつ、その傾きkにチャージ時間tμSの二乗が乗じられた二次のランプ波を用いて、オーディオ信号VIP ́,VIN ́をPWM変調することできれば、システム50の全体におけるゲインの変化を最小限に抑えることができるようになる。ランプ波発生回路61の内部回路構成そこで、図19を参照して、インダクタ42にエネルギーをチャージする元の素子の両端子間の電圧Vxと、圧電スピーカー15の両端子間の電圧値Vn-1Vとをキャンセルするためのランプ波の傾きkをもち、かつ、その傾きkにチャージ時間tμSの二乗が乗じられた二次のランプ波を発生させるランプ波発生回路61の回路構成について説明する。図19は、PWM回路22を構成するランプ波発生回路61の内部回路構成を示すブロック図である。図19に示すランプ波発生回路61は、GM回路71a,71bと、電圧成分切替用スイッチング素子72a,72bと、傾き決定回路73と、積分回路74とを備えて構成される。GM回路71aは、圧電スピーカー15の両端子間の電圧値Vn-1V=VspkVとグランド電圧とを入力して、圧電スピーカー15の両端子間の電圧値VspkVを電流値IspkAに変換して出力する。GM回路71bは、キャパシタ41の両端子間の電圧値VlpVとグランド電圧とを入力して、キャパシタ41の両端子間の電圧値Vlpを電流値IlpAに変換して出力する。電圧成分切替用スイッチング素子72a,72bは、圧電スピーカー駆動用アンプ14の各動作フェーズによって、その導通状態が切り替わる。差動信号VCPの電圧を増加させる第1フェーズ、または差動信号VCNの電圧値を増加させる第3フェーズのときに、ローカル電源であるキャパシタ41からインダクタ42にエネルギーがチャージされる。このため、電圧成分切替用スイッチング素子72aがオフ状態になって、電圧成分切替用スイッチング素子72bがオン状態になる。つまり、電圧成分切替用スイッチング素子72a,72bによって、後段の傾き決定回路73に対して、キャパシタ41の両端子間の電圧値Vlpを変換した電流値IlpAが出力される。一方で、差動信号VCPの電圧の電圧を減少させる第2フェーズ、または差動信号VCNの電圧値を減少させる第4フェーズのときには、圧電スピーカー15からインダクタ42にエネルギーがチャージされる。このため、電圧成分切替用スイッチング素子72aがオン状態になって、電圧成分切替用スイッチング素子72bがオフ状態になる。つまり、電圧成分切替用スイッチング素子72a,72bによって、後段の傾き決定回路73に対して、圧電スピーカー15の両端子間の電圧値Vn-1V=VspkVを変換した電流値IspkAが出力される。傾き決定回路73は、電流値IspkAを入力するとともに、さらに圧電スピーカー駆動用アンプ14の動作フェーズに応じて電流値IspkAまたは電流値IlpAを入力する。そして、傾き決定回路73は、その2つの電流値に基づいて、下記に示す式69のようなランプ波の傾きkに対する電流値Ik1Aを生成する。Ik1=X2/Y=GM×Vx2/GM×Vn-1=GM2×Vx2/GM×Vn-1=GM×Vx2/Vn-1......式69積分回路74は、傾き決定回路73から出力された電流値Ik1Aをチャージ時間tμSで積分して、最終的に電圧値Vk2Vの二次のランプ波を出力する。この積分回路74は、例えばキャパシタと抵抗素子とを備えて構成される。その2つのキャパシタのキャパシタンスをC1F,C2Fとし、抵抗素子の抵抗値RΩとする。すると、傾き決定回路73から出力された電流値Ik1Aから電圧値Vk1tを、下記に示す式70のように導くことができる。Vk1t=Ik1/C1×t......式70さらに、上記で示した式70の電圧値Vk1Vから電流値Ik2Aを、下記に示す式71のように導くことができる。Ik2t=Vk1t/R=Ik1/C1×R......式71続いて、上記で示した式70の電流値Ik2Aから電圧値Vk2Vを、下記に示す式72のように導くことができる。Vk2t=∫Ik2t/C2dt=t2/2×C1×C2×R×Ik1=t2/2×C1×C2×R×GM×Vx2/Vn-1=GM/2×C1×C2×R×Vx2/Vn-1×t2......式72このとき、インダクタ42にエネルギーをチャージする元の素子の両端子間の電圧値VxVと、圧電スピーカー15の両端子間の電圧値Vn-1Vとをキャンセルすることができるようなランプ波の傾きkは、上記に示した式72のうちのGM/2×C1×C2×R×Vx2/Vn-1の部分になる。そして、このランプ波の傾きkを、上記に示した式66 ́に代入する。すると、圧電スピーカー15の両端子間の電圧増加分ΔVnVを、下記に示す式73のように表すことができる。ΔVn=1/2×1/Vn-1×1/Cspk×L×Vx2×Vi2/k=1/2×1/Vn-1×1/Cspk×L×Vx2×Vi2×2×C1×C2×R×Vn-1/GM×Vx2=1/Cspk×L×C1×C2×R/GM×Vi2......式73最後にゲインG2を求めると、そのゲインG2は下記に示す式74のようになる。G2=ΔVn/Vi2=1/Cspk×L×C1×C2×R/GM......式74上記に示した式74からわかるように、上記のゲインG2を得られるように回路を構成する際、受動素子のみを用いて回路を構成することができる。よって、圧電スピーカー駆動用アンプ14において、ローカル電源であるインダクタ42にエネルギーをチャージする元の素子の両端子間の電圧VxVや、圧電スピーカー15の両端子間の電圧値Vn-1Vに依存したゲインG2のばらつきがなくなる。つまり、圧電スピーカー駆動用アンプ14におけるゲインG2のばらつきは、回路毎に固有の誤差や温度変化特性に依存したばらつきのみである。従って、圧電スピーカー駆動用アンプ14は、システム50の全体のゲインが一定になり、圧電スピーカー15等の容量性負荷を効率良く駆動させることができる。スイッチング駆動回路100,200の回路構成続いて、図20および図21を参照して、スイッチング駆動回路24の変形例に係るスイッチング駆動回路100,200の回路構成を説明する。図20は、スイッチング駆動回路24の第1変形例に係るスイッチング駆動回路100の回路構成を示す回路図である。また、図21は、スイッチング駆動回路24の第2変形例に係るスイッチング駆動回路200の回路構成を示す回路図である。なお、図面において同一の素子等には同一の符号を付しているため、これらの重複する回路等の説明を省略する。図20に示すスイッチング駆動回路100は、図3に示したスイッチング駆動回路24と同一の素子を備えて構成される。但し、スイッチング駆動回路100は、NMOSトランジスタ101およびPMOSトランジスタ102をさらに備えている点が、スイッチング駆動回路24と異なる。NMOSトランジスタ101は、キャパシタ41の正極端子と、インダクタ42の駆動用電源側の端子との間に接続される。NMOSトランジスタ101は、NMOSトランジスタ44と全く同様に、駆動制御信号φ1によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるための素子である。このNMOSトランジスタ101は、NMOSトランジスタ44と同様に、充電方向切替用スイッチング素子として機能する。PMOSトランジスタ102は、圧電スピーカー駆動用アンプ14の負極端子と、インダクタ42の駆動用電源側の端子との間に接続される。PMOSトランジスタ102は、PMOSトランジスタ45と全く同様に、駆動制御信号φ2によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるための素子である。このPMOSトランジスタ102は、PMOSトランジスタ45~49と同様に、極性切替用スイッチング素子として機能して、正極側スイッチング素子と負極側スイッチング素子とを兼ねている。なお、PMOSトランジスタ102においても、PMOSトランジスタ45と同様に、必ずしも接続する必要はない。スイッチング駆動回路24においては、NMOSトランジスタ44の導通状態がオン状態になって形成された回路と、PMOSトランジスタ45~49の導通状態がオン状態になって形成された回路とのうち、NMOSトランジスタ44の導通状態がオン状態になって形成された回路のみが、グランドに接続されるようになっていた。ところが、スイッチング駆動回路100においては、PMOSトランジスタ45~49,102の導通状態がオン状態になって形成された回路が、さらに駆動用電源とは別の電源に接続されている点が、スイッチング駆動回路24と異なる。つまり、スイッチング駆動回路100は、回路動作の上の基準電圧レベルがスイッチング駆動回路24と異なるしかしながら、このスイッチング駆動回路100においても、スイッチング駆動回路24と同様に、上述した第1フェーズから第4フェーズまでの各動作フェーズに合わせて、駆動信号VCP,VCNの電圧値を交互に変化させながら、圧電スピーカー15を駆動することができる。また、別の変形例として、図21に示すスイッチング駆動回路200は、図20に示したスイッチング駆動回路100と同一の素子を備えて構成される。但し、スイッチング駆動回路200は、回路を構成する各素子どうしの接続関係が、スイッチング駆動回路100と異なる。そして、スイッチング駆動回路200は、NMOSトランジスタ44,101の導通状態がオン状態になって形成された閉回路と、PMOSトランジスタ45~49,102の導通状態がオン状態になって形成された閉回路とが、共通のグランドに接続されている。このスイッチング駆動回路200においても、上述した制御方法によって、駆動信号VCP,VCNの電圧値を交互に変化させながら、圧電スピーカー15を駆動することができる。勿論、NMOSトランジスタ44,101の導通状態によってできる閉回路と、PMOSトランジスタ45~49,102の導通状態がオン状態によってできる閉回路とを、別々のグランドに接続しても良い。なお、上記で説明した各スイッチング駆動回路24,100,200を、ICとそれに接続される外付けの素子とから構成することもできる。ICとして構成した場合のスイッチング駆動回路300,400,500の回路構成続いて、図22~図24を参照して、スイッチング駆動回路24,100,200をICとして構成されたスイッチング駆動回路300,400,500の回路構成を説明する。図22は、スイッチング駆動回路24をICとして構成した場合のスイッチング駆動回路300の回路構成を示す回路図である。図23は、スイッチング駆動回路100をICとして構成した場合のスイッチング駆動回路400の回路構成を示す回路図である。図24は、スイッチング駆動回路200をICとして構成した場合のスイッチング駆動回路500の構回路成を示す回路図である。まず、図22に示すスイッチング駆動回路300は、スイッチング駆動回路24のキャパシタ41と、インダクタ42と、PMOSトランジスタ43との3つの素子を、IC310に接続される外付けの素子としている。また、スイッチング駆動回路300は、その外付けの素子を除いたスイッチング駆動回路24を構成する残りの素子をIC310としている。圧電スピーカー15は、IC310の外部接続ピン301,302を介してIC310と接続される。キャパシタ41は、IC310の外部接続ピン303,304を介してIC310と接続される。インダクタ42は、外部接続ピン304,305を介してIC310と接続される。要するに、スイッチング駆動回路300においては、キャパシタ41、インダクタ42およびPMOSトランジスタ43の外付けの素子がIC310に接続されて、スイッチング駆動回路として機能するようになっている。このスイッチング駆動回路300は、スイッチング駆動回路24の一部の素子が外付けの素子として設けられているだけであって、その動作や素子どうしの接続関係は、スイッチング駆動回路24の動作や接続関係と実質変わらない。但し、スイッチング駆動回路300においては、キャパシタ41、インダクタ42およびPMOSトランジスタ43が、IC310に接続される外付けの素子である。このため、例えばキャパシタ41であれば、所望の容量値を有する素子を選択して、スイッチング駆動回路300を構成することができる。同様に、図23に示すスイッチング駆動回路400は、スイッチング駆動回路200のキャパシタ41と、インダクタ42と、PMOSトランジスタ43の素子を外付けの素子としている。また、スイッチング駆動回路400は、その外付けの素子以外のスイッチング駆動回路24わ構成する残りの素子からIC410を構成している。そして、スイッチング駆動回路400においても、キャパシタ41、インダクタ42およびPMOSトランジスタ43の外付けの素子が、外部接続ピン301~306を介してIC410に接続されている。また、図24に示すスイッチング駆動回路500においても、キャパシタ41、インダクタ42およびPMOSトランジスタ43の外付けの素子が、外部接続ピン301~306を介してIC510に接続されている。これらのスイッチング駆動回路400,500の動作においても、スイッチング駆動回路100,200の動作と実質変わらない。まとめ本実施形態で説明した圧電スピーカー駆動用アンプ14は、圧電スピーカー15に転送されたエネルギーを抵抗等でなるべく消費させずに、インダクタ42を介して用いて再びキャパシタ41に充電させることで、圧電スピーカー15を駆動するためのエネルギーとして再利用する。その際に、ランプ波発生回路61は、圧電スピーカー15の両端子間の電圧変化分ΔVnVに含まれる、インダクタ42にエネルギーをチャージする元のキャパシタ41の両端子間の電圧値VlpVの成分と、インダクタ42にエネルギーをチャージする元の圧電スピーカー15の両端子間の電圧値Vn-1V=VspkVの成分とを打ち消すような傾きkをもち、かつ、その傾きkにチャージ時間tμSの二乗が乗じられた二次のランプ波を生成する。さらに、波形比較回路62は、そのランプ波の電圧値と入力信号の電圧値とに基づいて、インダクタ42にエネルギーをチャージするチャージ時間TchμSを示すパルス幅のPWM信号Spを生成する。そして、ゲートドライバ回路23は、そのPWM信号Sp等に基づいて駆動制御信号φ0~φ4を生成して、駆動制御信号φ0~φ4の電圧レベルに応じてスイッチング駆動回路24を各MOSトランジスタの導通状態を制御する。これによって、スピーカー駆動用アンプ14は、圧電スピーカー駆動用アンプ14の全体のゲインが一定になるように差動信号の駆動信号を生成して、その駆動信号によって圧電スピーカー15を効率良く駆動することができる。"