光電変換素子と、前記光電変換素子の出力を昇圧又は降圧し、スイッチング素子及び整流素子を有するコンバータ回路と、を有する光電変換装置において、前記スイッチング素子として、ノーマリオフの第1の酸化物半導体トランジスタと、前記整流素子として、ダイオード接続されたノーマリオンの第2の酸化物半導体トランジスタと、を有することを特徴とする光電変換装置。光電変換素子と、前記光電変換素子の出力を昇圧又は降圧し、スイッチング素子及び整流素子を有するコンバータ回路と、を有する光電変換装置において、前記スイッチング素子として、ノーマリオフの第1の酸化物半導体トランジスタと、前記整流素子として、ダイオード接続されたノーマリオンの第2の酸化物半導体トランジスタと、を有し、前記第1の酸化物半導体トランジスタのチャネル形成領域の膜厚と、前記第2の酸化物半導体トランジスタのチャネル形成領域の膜厚が異なることを特徴とする光電変換装置。光電変換素子と、前記光電変換素子の出力を昇圧又は降圧し、スイッチング素子及び整流素子を有するコンバータ回路と、を有する光電変換装置において、前記スイッチング素子として、ノーマリオフの第1の酸化物半導体トランジスタと、前記整流素子として、ダイオード接続されたノーマリオンの第2の酸化物半導体トランジスタと、を有し、前記第1の酸化物半導体トランジスタのチャネル形成領域の膜厚は、前記第2の酸化物半導体トランジスタのチャネル形成領域の膜厚よりも薄いことを特徴とする光電変換装置。太陽電池と、前記太陽電池の出力を昇圧又は降圧し、スイッチング素子及び整流素子を有するコンバータ回路と、を有する光電変換装置において、前記スイッチング素子として、ノーマリオフの第1の酸化物半導体トランジスタと、前記整流素子として、ダイオード接続されたノーマリオンの第2の酸化物半導体トランジスタと、を有することを特徴とする光電変換装置。太陽電池と、前記太陽電池の出力を昇圧又は降圧し、スイッチング素子及び整流素子を有するコンバータ回路と、を有する光電変換装置において、前記スイッチング素子として、ノーマリオフの第1の酸化物半導体トランジスタと、前記整流素子として、ダイオード接続されたノーマリオンの第2の酸化物半導体トランジスタと、を有し、前記第1の酸化物半導体トランジスタのチャネル形成領域の膜厚と、前記第2の酸化物半導体トランジスタのチャネル形成領域の膜厚が異なることを特徴とする光電変換装置。太陽電池と、前記太陽電池の出力を昇圧又は降圧し、スイッチング素子及び整流素子を有するコンバータ回路と、を有する光電変換装置において、前記スイッチング素子として、ノーマリオフの第1の酸化物半導体トランジスタと、前記整流素子として、ダイオード接続されたノーマリオンの第2の酸化物半導体トランジスタと、を有し、前記第1の酸化物半導体トランジスタのチャネル形成領域の膜厚は、前記第2の酸化物半導体トランジスタのチャネル形成領域の膜厚よりも薄いことを特徴とする光電変換装置。請求項1乃至請求項6のいずれか一項において、前記第1の酸化物半導体トランジスタ及び第2の酸化物半導体トランジスタのそれぞれは、チャネル形成領域を含む島状酸化物半導体層と、前記島状酸化物半導体層に接するソース電極及びドレイン電極と、を有し、前記島状酸化物半導体層中のソース電極及びドレイン電極と重畳しない領域は、前記島状酸化物半導体層中のソース電極及びドレイン電極と重畳する領域よりも、膜厚が薄いことを特徴とする光電変換装置。請求項1乃至請求項7のいずれか一項において、前記第1の酸化物半導体トランジスタ及び第2の酸化物半導体トランジスタのそれぞれは、チャネル形成領域を含む島状酸化物半導体層と、前記島状酸化物半導体層上にソース電極及びドレイン電極と、前記島状酸化物半導体層と前記ソース電極及びドレイン電極との間に、前記島状酸化物半導体層よりも高い導電率を有する酸化物半導体層を有することを特徴とする光電変換装置。請求項1乃至請求項8のいずれか一項において、前記コンバータ回路は、DC-DCコンバータであることを特徴とする光電変換装置。請求項1乃至請求項9のいずれか一項において、前記コンバータ回路は、コイル、及びコンデンサを有するDC-DCコンバータであることを特徴とする光電変換装置。特許文献6に示されるように、pn接合を用いたダイオードは、電圧降下が大きい。上記問題を鑑み、開示される発明の一様態は、電圧降下が小さい整流素子を得ることを課題の一とする。特許文献4又は特許文献5に示されるコンバータ回路は、例えば、ダイオードやトランジスタを有する。該ダイオードやトランジスタはそれぞれ、別の工程で作製されるため、コンバータ回路の作製コストは大きい。上記問題を鑑み、開示される発明の一様態は、コンバータ回路の作製コストを抑制することを課題の一とする。開示される発明の一様態において、コンバータ回路に含まれる整流素子として、ダイオード接続されたノーマリオンのトランジスタを用いる。ノーマリオンのトランジスタは、チャネル形成領域の膜厚を制御することによって得ることができる。ノーマリオンのトランジスタをダイオード接続したものを整流素子として用いると、pn接合を用いたダイオードよりも電圧降下が小さい。ダイオード接続したノーマリオンのトランジスタは、pn接合を用いたダイオードよりも電圧降下が小さいので、電圧降下した分を補うために印加する電圧が小さくてよい。ダイオード接続したノーマリオンのトランジスタは、電圧降下した分を補うために印加する電圧が小さくてよいので、コンバータ回路の消費電力が小さくなる。コンバータ回路の消費電力が小さくなると、光電変換装置の消費電力も小さくなる。以上から、ダイオード接続したノーマリオンのトランジスタをダイオードとして用いることは、電圧降下を抑制する点、電圧降下した分を補うために印加する電圧が小さくてよいという点、コンバータ回路の消費電力を抑制するという点、及び光電変換装置の消費電力を抑制するという点で好適である。また開示される発明の一様態では、コンバータ回路に含まれるスイッチング素子としてトランジスタ、整流素子としてトランジスタをダイオード接続したものを用いる。すなわち、コンバータ回路の整流素子とスイッチング素子を同じ材料及び同じ工程で作製することができる。整流素子とスイッチング素子を同じ材料及び同じ工程で作製できるので、作製コストを抑制することが可能である。開示される発明の一様態は、光電変換素子と、当該光電変換素子の出力を昇圧又は降圧し、スイッチング素子及び整流素子を有するコンバータ回路と、を有する光電変換装置に関する。当該光電変換装置は、当該スイッチング素子として、ノーマリオフの第1の酸化物半導体トランジスタ、及び、当該整流素子として、ダイオード接続されたノーマリオンの第2の酸化物半導体トランジスタとを有することを特徴とする。開示される発明の一様態は、光電変換素子と、当該光電変換素子の出力を昇圧又は降圧し、スイッチング素子及び整流素子を有するコンバータ回路とを有する光電変換装置に関する。当該光電変換装置は、当該スイッチング素子として、ノーマリオフの第1の酸化物半導体トランジスタ、及び、当該整流素子として、ダイオード接続されたノーマリオンの第2の酸化物半導体トランジスタを有することを特徴とする。当該光電変換装置において、当該第1の酸化物半導体トランジスタのチャネル形成領域の膜厚と、当該第2の酸化物半導体トランジスタのチャネル形成領域の膜厚が異なることを特徴とする。開示される発明の一様態は、光電変換素子と、当該光電変換素子の出力を昇圧又は降圧し、スイッチング素子及び整流素子を有するコンバータ回路とを有する光電変換装置に関する。当該光電変換装置は、当該スイッチング素子として、ノーマリオフの第1の酸化物半導体トランジスタ、及び、当該整流素子として、ダイオード接続されたノーマリオンの第2の酸化物半導体トランジスタを有することを特徴とする。当該光電変換装置において、当該第1の酸化物半導体トランジスタのチャネル形成領域の膜厚は、当該第2の酸化物半導体トランジスタのチャネル形成領域の膜厚よりも薄いことを特徴とする。開示される発明の一様態は、太陽電池と、当該太陽電池の出力を昇圧又は降圧し、スイッチング素子及び整流素子を有するコンバータ回路とを有する光電変換装置に関する。当該光電変換装置は、当該スイッチング素子として、ノーマリオフの第1の酸化物半導体トランジスタ、及び、当該整流素子として、ダイオード接続されたノーマリオンの第2の酸化物半導体トランジスタ有することを特徴とする。開示される発明の一様態は、太陽電池と、当該太陽電池の出力を昇圧又は降圧し、スイッチング素子及び整流素子を有するコンバータ回路とを有する光電変換装置に関する。当該光電変換装置は、当該スイッチング素子として、ノーマリオフの第1の酸化物半導体トランジスタ、及び、当該整流素子として、ダイオード接続されたノーマリオンの第2の酸化物半導体トランジスタを有することを特徴とする。当該光電変換装置において、当該第1の酸化物半導体トランジスタのチャネル形成領域の膜厚と、当該第2の酸化物半導体トランジスタのチャネル形成領域の膜厚が異なることを特徴とする。開示される発明の一様態は、太陽電池と、当該太陽電池の出力を昇圧又は降圧し、スイッチング素子及び整流素子を有するコンバータ回路とを有する光電変換装置に関する。当該光電変換装置は、当該スイッチング素子として、ノーマリオフの第1の酸化物半導体トランジスタ、及び、当該整流素子として、ダイオード接続されたノーマリオンの第2の酸化物半導体トランジスタとを有することを特徴とする。当該第1の酸化物半導体トランジスタのチャネル形成領域の膜厚は、当該第2の酸化物半導体トランジスタのチャネル形成領域の膜厚よりも薄いことを特徴とする。開示される発明の一様態において、当該第1の酸化物半導体トランジスタ及び第2の酸化物半導体トランジスタのそれぞれは、チャネル形成領域を含む島状酸化物半導体層と、当該島状酸化物半導体層に接するソース電極及びドレイン電極とを有することを特徴とする。当該島状酸化物半導体層中のソース電極及びドレイン電極と重畳しない領域は、当該島状酸化物半導体層中のソース電極及びドレイン電極と重畳する領域よりも、膜厚が薄いことを特徴とする。開示される発明の一様態において、当該第1の酸化物半導体トランジスタ及び第2の酸化物半導体トランジスタのそれぞれは、チャネル形成領域を含む島状酸化物半導体層と、当該島状酸化物半導体層上にソース電極及びドレイン電極と、当該島状酸化物半導体層と当該ソース電極及びドレイン電極との間に、当該島状酸化物半導体層よりも高い導電率を有する酸化物半導体層を有することを特徴とする。開示される発明の一様態において、当該コンバータ回路は、DC-DCコンバータであることを特徴とする。開示される発明の一様態において、当該コンバータ回路は、コイル、及びコンデンサを有するDC-DCコンバータであることを特徴とする。なお本明細書において、ゲート電極に印加されるゲート電圧が0V、及び、ソース-ドレイン間に印加される電圧が少なくとも1Vの場合、ドレイン電流が流れていないとみなすことができるトランジスタをノーマリオフのトランジスタと定義する。また、ゲート電極に印加されるゲート電圧が0V、及び、ソース-ドレイン間に印加される電圧が少なくとも1Vの場合、ドレイン電流が流れているとみなすことができるトランジスタをノーマリオンのトランジスタと定義する。或いは、本明細書では、nチャネル型トランジスタにおいて、しきい値電圧の値が正であるトランジスタをノーマリオフのトランジスタと定義する。pチャネル型トランジスタのにおいて、しきい値電圧の値が負であるトランジスタをノーマリオフのトランジスタと定義する。また、nチャネル型トランジスタにおいて、しきい値電圧の値が負であるトランジスタをノーマリオンのトランジスタと定義する。pチャネル型トランジスタにおいて、しきい値電圧の値が正であるトランジスタをノーマリオンのトランジスタと定義する。より具体的には、本明細書では、nチャネル型トランジスタにおいて、ドレイン電流-ゲート電圧特性を測定し、ドレイン電流が1×10-12Aのときのゲート電圧が正であるトランジスタを、ノーマリオフのトランジスタと定義する。またnチャネル型トランジスタにおいて、ドレイン電流-ゲート電圧特性を測定し、ドレイン電流が1×10-12Aのときのゲート電圧が負であるトランジスタを、ノーマリオンのトランジスタと定義する。開示される発明の一様態の整流素子は、pn接合を用いたダイオードよりも電圧降下が小さい。pn接合を用いたダイオードよりも電圧降下が小さいので、当該整流素子は、電圧降下した分を補うために印加する電圧が小さくてよい。当該整流素子は、電圧降下した分を補うために印加する電圧が小さくてよいので、コンバータ回路の消費電力が小さくなる。コンバータ回路の消費電力が小さくなると、光電変換装置の消費電力も小さくなる。よって、ダイオード接続したノーマリオンのトランジスタを整流素子として用いることは、電圧降下を抑制する点、電圧降下した分を補うために印加する電圧が小さくてよいという点、コンバータ回路の消費電力を抑制するという点、及び光電変換装置の消費電力を抑制するという点で好適である。また開示される発明の一様態では、コンバータ回路の整流素子とスイッチング素子を同じ材料及び同じ工程で作製することができる。コンバータ回路に含まれる整流素子とスイッチング素子を同じ材料及び同じ工程で作製できるので、コンバータ回路の作製コストを抑制することが可能である。コンバータ回路の作製コストを抑制できるので、光電変換装置の作製コストを抑制することが可能である。以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。[実施の形態1]本実施の形態の光電変換装置を、図1A~図1B、図2A~図2C、図3A~図3B、図4、図5A~図5B、図6A~図6F、図7A~図7D、図8A~図8C、図9A~図9F、図10A~図10F、図11を用いて説明する。本実施の形態のコンバータ回路の一例を、図3A~図3Bを用いて説明する。本実施の形態で説明されるコンバータ回路は、直流電圧を直流電圧に変換するDC-DCコンバータである。図3Aに示すコンバータ回路301は、スイッチング素子であるトランジスタ302、コイル303、整流素子であるダイオード309、コンデンサ305を有する昇圧回路である。コイル303の一方の端子は、光電変換素子307のp型半導体層側及びn型半導体層側の一方の電極に電気的に接続されている。コイル303の他方の端子はトランジスタ302のソースあるいはドレインの一方と電気的に接続されている。トランジスタ302のソースあるいはドレインの一方は、コイル303の他方の端子及びダイオード309の入力端子と電気的に接続されている。トランジスタ302のソースあるいはドレインの他方は、光電変換素子307のp型半導体層側及びn型半導体層側の他方の電極及びコンデンサ305の一方の端子と電気的に接続されている。コンデンサ305の他方の端子は、ダイオード309の出力端子及び出力端子OUTに電気的に接続されている。なお、光電変換素子307のp型半導体層側及びn型半導体層側の他方の電極、トランジスタ302のソースあるいはドレインの他方、及びコンデンサ305の一方の端子は接地されている。なお、上記トランジスタのゲートとは、ゲート電極及びゲート配線の一部または全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。上記トランジスタのソースとは、ソース領域、ソース電極、及びソース配線の一部または全部のことをいう。ソース領域とは、半導体層のうち、抵抗値がチャネル形成領域より低い領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。上記トランジスタのドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部または全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗値がチャネル形成領域より低い領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。また、トランジスタのソースとドレインは、トランジスタの構造や動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本書類明細書、特許請求の範囲または図面などにおいては、ソース及びドレインのいずれか一方をソース及びドレインの一方と表記し、他方をソース及びドレインの他方と表記する。トランジスタ302はスイッチング素子として機能する。またトランジスタ302のゲートは、コンバータ回路301の制御回路に接続されている。コンバータ回路301の制御回路からの信号PWMにより、トランジスタ302はオン状態あるいはオフ状態となる。スイッチング素子であるトランジスタ302がオン状態のとき、コイル303に流れ込む電流により、コイル303には励磁エネルギーが蓄えられる。トランジスタ302がオフ状態になると、コイル303に蓄えられた励磁エネルギーが放出される。コイル303から放出される励磁エネルギーに起因する電圧が、電圧V1に上積みされて電圧V2となる。これによりコンバータ回路301は昇圧回路として機能する。スイッチング素子であるトランジスタ302がオン状態の時間をTon、トランジスタ302がオフ状態の時間をToffとする。出力電圧V2の値は、以下の式1で表される。V2=V1×TonToff/Toff式1トランジスタ302がオン状態の時間Tonが長く、コイル303に蓄えたエネルギーが大きいほど、大電力を取り出すことができる。本実施の形態において、トランジスタ302として、ノーマリオフであり、かつ酸化物半導体膜をチャネル形成領域に用いたトランジスタ本明細書では、以下酸化物半導体トランジスタと呼ぶを用いる。なお酸化物半導体トランジスタの詳細な構造及び作製方法については後述する。本実施の形態で示す酸化物半導体膜は、バンドギャップが広いため、アバランシェ降伏が生じにくく、ホットキャリア劣化が生じにくい。ホットキャリア劣化が生じにくいので、ドレイン耐圧が高いと言える。酸化物半導体膜のドレイン耐圧が高いので、酸化物半導体トランジスタは、高耐圧及び大電流に適したトランジスタであると言える。このため、コンバータ回路301のスイッチング素子であるトランジスタ302に好適である。本実施の形態において、ダイオード309は整流素子として機能する。本実施の形態では、該ダイオード309として、ダイオード接続された酸化物半導体トランジスタを用いる。該ダイオード接続された酸化物半導体トランジスタとして、トランジスタ302と同様の構造を有する酸化物半導体トランジスタを作製し、そのゲート電極とドレイン領域を電気的に接続すればよい。ダイオード309は、ノーマリオンの酸化物半導体トランジスタをダイオード接続したものを用いる。ノーマリオンの酸化物半導体トランジスタは、ゲート電極にゲート電圧を印加したときに、コレクタ電流がすぐ立ち上がる。よってノーマリオンの酸化物半導体トランジスタをダイオード接続したものをダイオードとして用いると、pn接合を用いたダイオードよりも電圧降下が小さいという点で好適である。またトランジスタ302であるノーマリオフの酸化物半導体トランジスタと、ダイオード309として機能するノーマリオンの酸化物半導体トランジスタは、それぞれのチャネル形成領域の膜厚が異なるだけである。よって、トランジスタ302とダイオード309を同じ工程で作製することができる。そのためコンバータ回路301の作製工程を低減させることが可能である。コンバータ回路301の作製工程を低減することが可能なため、コンバータ回路301の作製コストを抑制することが可能である。また上述のように、酸化物半導体トランジスタは、高耐圧及び大電流に適したトランジスタである。このため、ダイオード接続された酸化物半導体トランジスタを、コンバータ回路301のダイオード309として用いることは好適である。また本実施の形態において、コイル303として、基板上にコイル状に形成した配線を用いることができる。また、本実施の形態において、コンデンサ305として、例えば第1の電極と、第2の電極と、誘電体とを有する構成のコンデンサを用いることができる。本実施の形態の酸化物半導体トランジスタの一例を、図1A~図1B、図2A~図2C、図5A~図5B、図6A~図6F、図7A~図7D、図8A~図8C、図9A~図9F、図10A~図10Fを用いて説明する。図1A~図1Bに、トランジスタ302及びダイオード309として用いることが可能な酸化物半導体トランジスタの構造の一例を示す。図1Aは上面図であり、図1Bは図1AにおけるA-A’の断面図である。酸化物半導体トランジスタ252は、図3Aにおけるトランジスタ302に相当する。酸化物半導体トランジスタ252は、基板200上にゲート電極211b、ゲート電極211b上にゲート絶縁層202、ゲート絶縁層202上に島状酸化物半導体層223bを有し、島状酸化物半導体層223bに接して一対の電極である配線層215b及び配線層215cが設けられている。配線層215bは、酸化物半導体トランジスタ252のソース電極及びドレイン電極の一方として機能し、配線層215cは、酸化物半導体トランジスタ252のソース電極及びドレイン電極の他方として機能する。さらに島状酸化物半導体層223b上に酸化物絶縁膜207が設けられている。酸化物絶縁膜207上には、保護絶縁層208が設けられる。酸化物半導体トランジスタ252において、島状酸化物半導体層223b中の、ゲート絶縁層202を介してゲート電極211bに重畳し、配線層215b及び配線層215cに挟まれる領域が、チャネル形成領域となる。島状酸化物半導体層223b中において、配線層215b及び配線層215cと重畳しない領域244は、配線層215b及び配線層215cと重畳する領域よりも、膜厚が薄い。当該膜厚が薄い領域244は、後述する配線層215b及び配線層215cの形成工程の際に、エッチングされることにより膜厚が薄くなる。酸化物半導体トランジスタ251は、図3Aにおけるダイオード309に相当する。酸化物半導体トランジスタ251は、基板200上にゲート電極211a、ゲート電極211a上にゲート絶縁層202、ゲート絶縁層202上に島状酸化物半導体層223aを有し、島状酸化物半導体層223aに接して一対の電極である配線層215a及び配線層215bが設けられている。さらに島状酸化物半導体層223a上に酸化物絶縁膜207が設けられている。酸化物絶縁膜207上には、保護絶縁層208が設けられる。酸化物半導体トランジスタ251において、島状酸化物半導体層223a中の、ゲート絶縁層202を介してゲート電極211aに重畳し、配線層215a及び配線層215bに挟まれる領域が、チャネル形成領域となる。島状酸化物半導体層223a中において、配線層215a及び配線層215bと重畳しない領域242は、配線層215a及び配線層215bと重畳する領域よりも、膜厚が薄い。当該膜厚が薄い領域242は、後述する配線層215a及び配線層215bの形成工程の際に、エッチングされることにより膜厚が薄くなる。ゲート電極211aは、ゲート絶縁層202に設けられたコンタクトホール203を介して配線層215bに直接接している。すなわち酸化物半導体トランジスタ251は、ソース及びドレインの一方がゲートに電気的に接続されている。すなわち酸化物半導体トランジスタ251は、ダイオード接続されており、ダイオードとして機能する。酸化物半導体トランジスタ252の島状酸化物半導体層223bの膜厚及び酸化物半導体トランジスタ251の島状酸化物半導体層223aの膜厚は異ならせており、それぞれの膜厚がノーマリオフとなるかノーマリオンとなるかを決定する。島状酸化物半導体層223bの膜厚は、島状酸化物半導体層223aの膜厚よりも薄い。膜厚の薄い島状酸化物半導体層223bを有する酸化物半導体トランジスタ252はノーマリオフとなる。一方、膜厚の厚い島状酸化物半導体層223aを有する酸化物半導体トランジスタ251はノーマリオンとなる。よって、ノーマリオフの酸化物半導体トランジスタとノーマリオンの酸化物半導体トランジスタを、チャネル形成領域が含まれる島状酸化物半導体層223b及び島状酸化物半導体層223aの膜厚を変えるだけで、作り分けることが可能である。図1A~図1Bに示す酸化物半導体トランジスタ251及び酸化物半導体トランジスタ252の作製方法を、図6A~図6F及び図7A~図7Dを用いて説明する。まず、絶縁表面を有する基板200上に導電膜を形成した後、当該導電膜を用いて、ゲート電極211a及びゲート電極211bを形成する図6A参照。なお、形成されたゲート電極の端部はテーパ形状であることが好ましい。ゲート電極211a及びゲート電極211bを形成する導電膜としては、Al、Cr、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、上述した金属に加え、銅、ネオジム、またはスカンジウムなどの金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することもできる。なお、透光性を有する導電膜を用いて、ゲート電極211a及びゲート電極211bを形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。基板200に用いるガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730°C以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が挙げられる。なお上記のガラス基板に代えて、基板200として、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また下地膜となる絶縁膜を、基板200、並びに、ゲート電極211a及びゲート電極211bの間に設けてもよい。下地膜は、基板200からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。次いで、ゲート電極211a及びゲート電極211b上に、ゲート絶縁層202を形成する図6B参照。ゲート絶縁層202は、酸化珪素層、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を、単層で又は積層して用いることができる。なお、膜中にリンPや硼素Bがドープされていても良い。酸化珪素層、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層は、プラズマCVD法又はスパッタリング法等を用いて形成できる。例えば、成膜ガスとして、SiH4、酸素及び窒素を用いてプラズマCVD法により酸化窒化珪素層を形成すればよい。本実施の形態では、プラズマCVD法により、膜厚100nmの酸化窒化珪素SiON組成比N<Oであるゲート絶縁層202を形成する。次いで、ゲート絶縁層202を選択的にエッチングし、ゲート絶縁層202にコンタクトホール203を形成する図6C参照。なおコンタクトホール203は、ゲート電極211aに達するように形成される。なお、コンタクトホール203を形成後、不活性ガス雰囲気窒素、またはヘリウム、ネオン、アルゴン等下において、ゲート絶縁層202を加熱処理400°C以上であって基板の歪み点未満することが好ましい。当該加熱処理により、酸化物半導体膜の成膜前に、ゲート絶縁層202内に含まれる水素及び水などの不純物を除去することができる。次いで、酸化物半導体トランジスタ251及び酸化物半導体トランジスタ252それぞれのチャネル形成領域を含み、互いに厚みが異なる酸化物半導体膜を作製する方法について述べる。本実施の形態では、ゲート電極211a上に、ゲート絶縁層202を介して、膜厚の厚い島状酸化物半導体層223aを形成する。一方、ゲート電極211b上に、ゲート絶縁層202を介して、膜厚の薄い島状酸化物半導体層223bを形成する。なお、本実施の形態では、ゲート電極211a上に厚い島状酸化物半導体層223aを形成する方法の一例として、島状の酸化物半導体層上に別の酸化物半導体層を重ねて成膜する方法について説明する。まず、ゲート電極211a上に、ゲート絶縁層202を介して酸化物半導体層261を成膜する図6D参照。酸化物半導体層261としては、少なくともIn、Ga、Sn、Zn、Al、Mg、Hf及びランタノイドから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属の酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体、In-Hf-Zn-O系酸化物半導体、In-La-Zn-O系酸化物半導体、In-Ce-Zn-O系酸化物半導体、In-Pr-Zn-O系酸化物半導体、In-Nd-Zn-O系酸化物半導体、In-Pm-Zn-O系酸化物半導体、In-Sm-Zn-O系酸化物半導体、In-Eu-Zn-O系酸化物半導体、In-Gd-Zn-O系酸化物半導体、In-Tb-Zn-O系酸化物半導体、In-Dy-Zn-O系酸化物半導体、In-Ho-Zn-O系酸化物半導体、In-Er-Zn-O系酸化物半導体、In-Tm-Zn-O系酸化物半導体、In-Yb-Zn-O系酸化物半導体、In-Lu-Zn-O系酸化物半導体や、二元系金属の酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体や、In-Ga-O系の材料、一元系金属の酸化物であるIn-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、上記酸化物半導体にInとGaとSnとZnとAlとMgとHf及びランタノイド以外の元素、例えばSiO2を含ませてもよい。例えば、In-Ga-Zn-O系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物半導体、という意味であり、その組成比は問わない。また、酸化物半導体層は、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Zn、Ga、Al、Mn及びCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=15:1~1.5:1モル数比に換算するとIn2O3:ZnO=15:2~3:4とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。また酸化物半導体層261は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガス代表的にはアルゴン及び酸素雰囲気下においてスパッタ法により形成することができる。また、酸化物半導体層261をスパッタ法を用いて形成する場合、SiO2を2重量以上10重量以下含むターゲットを用いて、酸化物半導体層261の成膜を行う。SiO2を含むターゲットを用いて酸化物半導体層261の成膜を行うと、酸化物半導体層261に結晶化を阻害するSiOxX>0を含ませることができる。酸化物半導体層261にSiOxを含ませると、後の工程で行う脱水化または脱水素化のための加熱処理の際に、酸化物半導体層261が結晶化してしまうのを抑制することができるので好適である。ここでは、In、Ga、及びZnを含む酸化物半導体ターゲットIn2O3:Ga2O3:ZnO=1:1:1を用いて、基板とターゲットの間の距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下で成膜する。なお、パルス直流DC電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。本実施の形態では、酸化物半導体層261として、In-Ga-Zn-O系酸化物半導体ターゲットを用いてスパッタ法によりIn-Ga-Zn-O系非単結晶膜を成膜する。本実施の形態では、酸化物半導体層261と後述する酸化物半導体層262を積層した合計の膜厚が好ましくは50nm以上100nm以下となるように成膜する。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。次いで、酸化物半導体層261を島状に加工し、島状酸化物半導体層213aを形成する図6E参照。なお、島状酸化物半導体層213aを形成後、不活性ガス雰囲気窒素、またはヘリウム、ネオン、アルゴン等下において島状酸化物半導体層213aを加熱400°C以上750°C未満してもよい。島状酸化物半導体層213aを不活性ガス雰囲気下で加熱すると、島状酸化物半導体層213a内に含まれる水素及び水などの不純物を除去することができる。島状酸化物半導体層213a内に含まれる水素及び水などの不純物を除去した後、後述する酸化物半導体層262を成膜することが好ましい。次に、島状酸化物半導体層213a、ゲート絶縁層202、及びゲート電極211aを覆って、酸化物半導体層262を成膜する図6F参照。本実施の形態では、酸化物半導体層262として、In-Ga-Zn-O系非単結晶膜を成膜する。酸化物半導体層262の膜厚は、好ましくは5nm以上30nm以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。ゲート電極211a上において、酸化物半導体層262は島状酸化物半導体層213a上に積層され、厚い酸化物半導体層が形成される。一方、ゲート電極211b上において、酸化物半導体層262はゲート絶縁層202に接して成膜されるため、膜厚が薄い酸化物半導体層が形成される。次いで、島状酸化物半導体層213a及び酸化物半導体層262の積層体を島状に加工する。これにより、ゲート電極211a上には、膜厚が厚い島状酸化物半導体層223aが形成される。また、ゲート電極211b上には、膜厚の薄い島状酸化物半導体層223bが形成される図7A参照。島状酸化物半導体層223aは、島状酸化物半導体層213aと島状酸化物半導体層213bの積層体である。島状酸化物半導体層213bは酸化物半導体層262を島状に加工することで得ることができる。また島状酸化物半導体層223bは、酸化物半導体層262を島状に加工することで得ることができる。以上のようにして、膜厚が厚い島状酸化物半導体層223a及び膜厚の薄い島状酸化物半導体層223bを得ることが可能である。コンバータ回路のスイッチング素子となる酸化物半導体トランジスタ252がノーマリオフとなるように、島状酸化物半導体層223bの膜厚、すなわち酸化物半導体層262の膜厚を制御する。またコンバータ回路の整流素子となる酸化物半導体トランジスタ251がノーマリオンとなるように、島状酸化物半導体層223aの膜厚を制御する。島状酸化物半導体層223aのうち島状酸化物半導体層213bの膜厚は、上述のように酸化物半導体層262の膜厚と同じである。そのため、島状酸化物半導体層223aの膜厚を制御するには、島状酸化物半導体層213a、すなわち酸化物半導体層261の膜厚を制御すればよい。なお、酸化物半導体トランジスタ252の特性が島状酸化物半導体層223bの膜厚のみで制御できず、島状酸化物半導体層223bを有する酸化物半導体トランジスタ252がノーマリオンになってしまう場合もある。その場合は、後の工程で形成する酸化物絶縁膜207を成膜後、加熱処理を行って島状酸化物半導体層223b中に形成されるチャネル形成領域の一部の領域を高抵抗化すればよい。当該チャネル形成領域の一部の領域を高抵抗化する方法については、後述する。なお本実施の形態では、ゲート絶縁層202中のコンタクトホール203を形成した後に、酸化物半導体層262を形成するが、コンタクトホール203及び酸化物半導体層262を形成する順番は、これに限定されない。例えば、酸化物半導体層262をエッチングした後、酸化物半導体層262上にレジストマスクを形成し、ゲート絶縁層202をエッチングして、ゲート電極211aに達するコンタクトホール203を形成してもよい。なお、その場合には逆スパッタを行い、酸化物半導体層262及びゲート絶縁層202の表面に付着しているレジスト残渣などを除去することが好ましい。また、酸化物半導体層262を成膜した後、酸化物半導体層262上にレジストマスクを形成し、酸化物半導体層262及びゲート絶縁層202をエッチングして、ゲート電極211aに達するコンタクトホール203を形成してもよい。コンタクトホール203を形成した後、レジストマスクを除去し、別のフォトマスクを用いて酸化物半導体層262上にレジストマスクを形成し、酸化物半導体層262を選択的にエッチングして島状酸化物半導体層213bに加工してもよい。次いで島状酸化物半導体層223a及び島状酸化物半導体層223bの脱水化または脱水素化を行う。脱水化または脱水素化を行う第1の加熱処理の温度は、400°C以上750°C未満、好ましくは425°C以上750°C未満である。なお、425°C以上であれば熱処理時間は1時間以下でよいが、425°C以下であれば加熱処理時間は、1時間よりも長時間行うこととする。ここでは、加熱処理装置に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。本実施の形態では、酸化物半導体層の脱水化または脱水素化を行う加熱温度Tから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には加熱温度Tよりも100°C以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、希ガスヘリウム、ネオン、アルゴン等下において脱水化または脱水素化を行う。また、第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。なお、第1の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が90以上、または80以上の微結晶の酸化物半導体膜となる場合もある。また、第1の加熱処理の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。酸化物半導体層は、第1の加熱処理後に酸素欠乏型となり、低抵抗化する。第1の加熱処理後の酸化物半導体膜は、成膜直後の酸化物半導体膜よりもキャリア濃度が高まり、好ましくは1×1018/cm3以上のキャリア濃度を有する酸化物半導体層となる。次いで、ゲート絶縁層202、島状酸化物半導体層223a、島状酸化物半導体層223b、及びコンタクトホール203を覆って、導電膜263を形成する図7B参照。導電膜263としては、チタンTi、モリブデンMo、タングステンW、アルミニウムAl、クロムCr、銅Cu、タンタルTaから選ばれた元素、または上述した元素を成分とする合金、或いは上述した元素を組み合わせた合金等を用いる。導電膜263は、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる。本実施の形態では、導電膜263として、チタン膜膜厚100nmとアルミニウム膜膜厚200nmとチタン膜膜厚100nmの3層構造の導電膜を形成する。また、チタン膜に変えて窒化チタン膜を用いてもよい。次いで、導電膜263を選択的にエッチング除去し、ソース電極層又はドレイン電極層として機能する配線層215a、配線層215b、及び配線層215cを形成する図7C参照。また図7Cに示されるように、コンタクトホール203を介して、ゲート電極211aと配線層215bは直接接する。また、導電膜263を選択的にエッチング除去する工程において、島状酸化物半導体層223a及び島状酸化物半導体層223bそれぞれの露出領域配線層215a又は配線層215bと島状酸化物半導体層223aが重畳していない領域、及び配線層215b又は及び配線層215cと島状酸化物半導体層223bが重畳していない領域がエッチングされる場合がある。上述の場合、島状酸化物半導体層223a中の配線層215a及び配線層215bと重畳しない領域242は、島状酸化物半導体層223a中の配線層215a及び配線層215bと重畳する領域よりも、膜厚が薄くなる。また、島状酸化物半導体層223b中の配線層215b及び配線層215cと重畳しない領域244は、島状酸化物半導体層223b中の配線層215b及び配線層215cと重畳する領域よりも、膜厚が薄くなる図7C参照。なお酸化物半導体トランジスタ251において、島状酸化物半導体層223a中の、ゲート絶縁層202を介してゲート電極211aに重畳し、配線層215a及び配線層215bに挟まれる領域が、チャネル形成領域となる。また酸化物半導体トランジスタ252において、島状酸化物半導体層223b中の、ゲート絶縁層202を介してゲート電極211bに重畳し、配線層215b及び配線層215cに挟まれる領域が、チャネル形成領域となる。次いで、ゲート絶縁層202、島状酸化物半導体層223a、及び島状酸化物半導体層223bを覆って、酸化物絶縁膜207を成膜する図7D参照。これにより、島状酸化物半導体層223a及び島状酸化物半導体層223bのそれぞれにおいて、酸化物絶縁膜207と接する領域が形成される。酸化物絶縁膜207は、少なくとも1nm以上の膜厚で形成する。酸化物絶縁膜207は、スパッタリング法など、水、水素等の不純物が酸化物絶縁膜207に混入しない方法を適宜用いて形成することができる。本実施の形態では、スパッタリング法を用い、酸化物絶縁膜207として酸化珪素膜を成膜する。酸化物絶縁膜207を成膜する時の基板温度は、室温以上300°C以下とすればよい。本実施の形態では、酸化物絶縁膜207を成膜する時の基板温度を100°Cとする。酸化物絶縁膜207のスパッタリング法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガス代表的にはアルゴン及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び希ガス雰囲気下でスパッタリング法により酸化珪素を形成することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜は、水分や、水素イオンや、水酸化物イオンOH-などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用いる。このような無機絶縁膜としては、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などが挙げられる。なお、スパッタ法で形成した酸化物絶縁膜は特に緻密であり、単層で用いられたとしても、不純物が拡散するのを抑制する保護膜として利用することができる。また、リンPやホウ素Bをドープしたターゲットを用い、酸化物絶縁膜にリンPや硼素Bを添加することもできる。なお、酸化物絶縁膜207は酸化物半導体層のチャネル形成領域となる領域上に接して設けられ、チャネル保護層として機能する。上述のように、酸化物半導体トランジスタ252の特性が島状酸化物半導体層223b中に形成されるチャネル形成領域の膜厚のみで制御できず、島状酸化物半導体層223bを有する酸化物半導体トランジスタ252がノーマリオンになってしまう場合がある。そのような場合、当該チャネル形成領域の一部の領域を高抵抗化すればよいと述べた。以下に、島状酸化物半導体層223b中に形成されるチャネル形成領域の一部の領域を高抵抗化する方法について説明する。酸化物絶縁膜207を成膜後、第2の加熱処理好ましくは200°C以上400°C以下、例えば250°C以上350°C以下を不活性ガス雰囲気下、または窒素ガス雰囲気下で行う。例えば、窒素雰囲気下で250°C、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、島状酸化物半導体層223a及び島状酸化物半導体層223bそれぞれの一部が、酸化物絶縁膜207と接した状態で加熱される。また、島状酸化物半導体層223a及び島状酸化物半導体層223bそれぞれの他の一部が、配線層215a、配線層215b、及び配線層215cと接した状態で加熱される。第1の加熱処理で、島状酸化物半導体層223a及び島状酸化物半導体層223bは、それぞれ低抵抗化される。低抵抗化された島状酸化物半導体層223a及び島状酸化物半導体層223bは、それぞれ酸化物絶縁膜207と接した状態で第2の加熱処理が施される。第2の加熱処理より、島状酸化物半導体層223a及び島状酸化物半導体層223bのそれぞれと、酸化物絶縁膜207が接した領域は、酸素過剰な状態となる。その結果、島状酸化物半導体層223a及び島状酸化物半導体層223bそれぞれにおいて、酸化物絶縁膜207が接する領域から、島状酸化物半導体層223a及び島状酸化物半導体層223bそれぞれの深さ方向に向けて、高抵抗化i型化が進行する。具体的には、膜厚が薄い島状酸化物半導体層223bにおいて、酸化物絶縁膜207と接する界面からゲート絶縁層202までの領域が高抵抗化i型化される。一方、島状酸化物半導体層213aと島状酸化物半導体層213bが積層された、膜厚が厚い島状酸化物半導体層223aにおいても、酸化物絶縁膜207と接する界面からゲート絶縁層202までの領域が高抵抗化i型化される。しかし、島状酸化物半導体層223aは膜厚が厚いため、ゲート絶縁層202と接する界面付近まで高抵抗化i型化が進まず、島状酸化物半導体層223a中に低抵抗化された領域が残存する。以上のように、酸化物半導体トランジスタ252の特性が島状酸化物半導体層223b中に形成されるチャネル形成領域の膜厚のみで制御できず、酸化物半導体トランジスタ252がノーマリオンになってしまう場合でも、第2の加熱処理を行うことで、島状酸化物半導体層223b中に形成されるチャネル形成領域の膜厚を薄くすることが可能である。これにより、酸化物半導体トランジスタ252をノーマリオフとすることができる。なお、配線層215a、配線層215b、及び配線層215cとして、金属導電膜を用いた場合、配線層215a及び配線層215bと島状酸化物半導体層223aが接する領域、並びに、配線層215b及び配線層215cと島状酸化物半導体層223bが接する領域に第2の加熱処理を行うと、当該金属導電膜側に酸素が移動しやすくなる。当該金属導電膜側に酸素が移動すると、島状酸化物半導体層223a及び島状酸化物半導体層223bがn型化する。島状酸化物半導体層223a及び島状酸化物半導体層223bの膜厚が30nm以上の場合は、当該金属導電膜と当該島状酸化物半導体層の界面近傍が、n型化する。当該島状酸化物半導体層中のn型化した領域の下側は、i型若しくはn-型化した状態となる。次いで、保護絶縁層208を酸化物絶縁膜207上に形成する図1B参照。保護絶縁層208としては、窒化珪素膜、窒化酸化珪素膜、または窒化アルミニウムなどを用いる。本実施の形態では、RFスパッタ法を用いて窒化珪素膜の保護絶縁層208を形成する。以上の工程により、同一基板上にチャネル形成領域の膜厚が異なる2種類の酸化物半導体トランジスタ251及び酸化物半導体トランジスタ252を作製する。チャネル形成領域の膜厚が薄い酸化物半導体トランジスタ252は、ノーマリオフの挙動を示す。一方、チャネル形成領域の膜厚が厚い酸化物半導体トランジスタ251は、ノーマリオンの挙動を示す。上述のように、酸化物半導体トランジスタ251において、ゲート電極211aは、ゲート絶縁層202に設けられたコンタクトホール203を介して配線層215bに直接接している。すなわち酸化物半導体トランジスタ251は、ソース及びドレインの一方がゲートに電気的に接続されている。すなわち酸化物半導体トランジスタ251は、ダイオード接続されており、ダイオードとして機能する。ノーマリオフの酸化物半導体トランジスタをスイッチイング素子のトランジスタ、ダイオード接続したノーマリオンの酸化物半導体トランジスタをダイオードとして用いた場合の利点を以下に述べる。発明が解決しようとする課題で述べたように、pn接合を用いたダイオードに印加すると、電圧降下が起こる。pn接合を用いたダイオードの場合、その順方向電圧降下は0.6eV~0.8eVである。しかしながら、ノーマリオンの酸化物半導体トランジスタは、ゲート電極にゲート電圧Vgを印加したときに、コレクタ電流Icがすぐ立ち上がる。よってノーマリオンの酸化物半導体トランジスタをダイオード接続したものをダイオードとして用いると、pn接合を用いたダイオードよりも、電圧降下が小さいので好適である。ダイオード接続したノーマリオンの酸化物半導体トランジスタは、pn接合を用いたダイオードよりも電圧降下が小さいので、電圧降下した分を補うために印加する電圧が小さくてよい。ダイオード接続したノーマリオンの酸化物半導体トランジスタを用いると、電圧降下した分を補うために印加する電圧が小さくてよいので、光電変換装置の消費電力が小さくなる。以上から、ダイオード接続したノーマリオンの酸化物半導体トランジスタをダイオードとして用いることは、電圧降下を抑制する点、電圧降下する分を補うために印加する電圧が小さくてよいという点、光電変換装置の消費電力を抑制するという点で好適である。図4にノーマリオフの酸化物半導体トランジスタのV-I曲線C1及びノーマリオンの酸化物半導体トランジスタのV-I曲線C2を示す。ノーマリオフの酸化物半導体トランジスタのしきい値Vth1は0より大きくVth1>0、ノーマリオンの酸化物半導体トランジスタのしきい値Vth2は0以下であるVth2≦0。ただしノーマリオンの酸化物半導体トランジスタのしきい値Vth2が、マイナスであればあるほど、ノーマリオンの酸化物半導体トランジスタのリーク電流が大きくなってしまう。そこで、ノーマリオンの酸化物半導体トランジスタのしきい値Vth2がほぼ0であるVth2≒0と、より好適である。また、ノーマリオフとノーマリオンの酸化物半導体トランジスタは、酸化物半導体トランジスタの構造を変えずに、チャネル形成領域が含まれる島状酸化物半導体層の膜厚を変えることで作り分けることができる。よって、コンバータ回路のスイッチング素子であるトランジスタ、及び整流素子であるダイオードを、同じ材料及び同じ工程で作製することができる。なお、厚みの異なる酸化物半導体層を形成する方法として、上記の方法の他に種々の方法を挙げることができる。図9A~図9Fを用いて、エッチングにより膜厚の薄い酸化物半導体層及び膜厚の厚い酸化物半導体層を作り分ける方法について説明する。まず上述の記載を基にして、図6Cに示すコンタクトホール203形成までの作製工程を行う図9A参照。なお図9Aと図6Cは同じ図面である。次いで、ゲート絶縁層202及びコンタクトホール203を覆って、膜厚の厚い酸化物半導体層291を成膜する図9B参照。なお酸化物半導体層291の膜厚が、膜厚の厚い島状酸化物半導体層223aの膜厚となる。酸化物半導体層291を形成後、酸化物半導体層291上にレジストマスク292を形成する図9C参照。レジストマスク292は、ゲート電極211aを覆い、ゲート電極211bの上の酸化物半導体層291を露出させるように形成される。すなわち、レジストマスク292は、後に島状酸化物半導体層223bが形成される領域以外の領域を覆い、かつ、後に島状酸化物半導体層223bが形成される領域を露出するように形成される。次いで、酸化物半導体層291の当該露出領域を、所定の膜厚になるように注意深くエッチングして薄膜化する。これにより、ゲート電極211a上の膜厚は厚いままであり、かつゲート電極211b上の膜厚は薄い酸化物半導体層291を得ることができる図9D参照。なお酸化物半導体層291の薄膜化された領域の膜厚が、膜厚の薄い島状酸化物半導体層223bの膜厚となる。次いでレジストマスク292を除去し、酸化物半導体層291上に新たなレジストマスク293を形成する図9E参照。レジストマスク293は、ゲート電極211a上の一部の領域、及び、ゲート電極211b上の上述の薄膜化された領域を覆って形成される。すなわち、レジストマスク293は、後に島状酸化物半導体層223aが形成される領域、及び、島状酸化物半導体層223bが形成される領域を覆って形成される。次いでレジストマスク293を用いて、酸化物半導体層291をエッチングし、膜厚の厚い島状酸化物半導体層223a、及び、膜厚の薄い島状酸化物半導体層223bを形成する図9F参照。島状酸化物半導体層223a及び島状酸化物半導体層223bが得られたら、上述の作製工程に基づき、酸化物半導体トランジスタ251及び酸化物半導体トランジスタ252を作製すればよい。また上述の方法において、多階調マスクを用いて形成したレジストマスクを用いることもできる。多階調マスクとは、露光部分、中間露光部分、及び未露光部分に3つの露光レベルを行うことが可能なマスクであり、一度の露光及び現像工程により、複数代表的には二種類の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、フォトマスクの枚数を削減することが可能である。多階調マスクの代表例としては、グレートーンマスク、ハーフトーンマスクが挙げられる。グレートーンマスクは、透光性を有する基板及びその上に形成される遮光部並びに回折格子で構成される。遮光部においては、光の透過率が0である。一方、回折格子はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御することができる。なお、回折格子は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。透光性を有する基板は、石英等の透光性を有する基板を用いることができる。遮光部及び回折格子は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。グレートーンマスクに露光光を照射した場合、遮光部においては、光の透過率は0であり、遮光部及び回折格子が設けられていない領域では光の透過率は100である。また、回折格子においては、10~70の範囲で調整可能である。回折格子における光の透過率の調整は、回折格子のスリット、ドット、またはメッシュの間隔及びピッチの調整により可能である。ハーフトーンマスクは、透光性を有する基板及びその上に形成される半透過部並びに遮光部で構成される。半透過部は、MoSiN、MoSi、MoSiO、MoSiON、CrSiなどを用いることができる。遮光部は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。ハーフトーンマスクに露光光を照射した場合、遮光部においては、光の透過率は0であり、遮光部及び半透過部が設けられていない領域では光の透過率は100である。また、半透過部においては、10~70の範囲で調整可能である。半透過部に於ける光の透過率の調整は、半透過部の材料により調整により可能である。多階調マスクを用いて露光した後、現像することで、膜厚の異なる領域を有するレジストマスクを形成することができる。図10A~図10Fに、膜厚の異なるレジストマスクを用いて、膜厚の異なる島状酸化物半導体層を形成する方法について述べる。まず上述の記載に基づいて、図9Bに示す膜厚の厚い酸化物半導体層291を成膜する作製工程までを行う図10A参照。なお図10Aと図9Bは同じ図面である。酸化物半導体層291上に、膜厚の厚いレジストマスク295及び膜厚の薄いレジストマスク296を形成する図10B参照。酸化物半導体層291において、膜厚の厚いレジストマスク295は、ゲート電極211a上の一部の領域を覆い、膜厚の薄いレジストマスク296は、ゲート電極211b上の一部の領域を覆って形成される。すなわち、膜厚の厚いレジストマスク295は、後述する島状酸化物半導体層223aが形成される領域を覆い、膜厚の薄いレジストマスク296は、後述する島状酸化物半導体層223bが形成される領域を覆って形成される。次いで、膜厚の厚いレジストマスク295及び膜厚の薄いレジストマスク296を用いて、酸化物半導体層291をエッチングする。これにより、ゲート電極211a上に島状酸化物半導体層223a、及び、ゲート電極211b上に島状酸化物半導体層221が形成される図10C参照次いで、ゲート電極211b上に設けられた、膜厚が薄いレジストマスク296をO2アッシング等により除去して、島状酸化物半導体層221を露出させる図10D参照。なおこの際に膜厚が厚いレジストマスク295もアッシングにより膜厚が薄くなる。露出した島状酸化物半導体層221を注意深くエッチングして薄膜化する。これにより薄膜化された島状酸化物半導体層223bが形成される図10E参照。島状酸化物半導体層223a上のレジストマスク295を除去する。これにより、ゲート絶縁層202を介して、ゲート電極211a上に膜厚の厚い島状酸化物半導体層223a、及び、ゲート電極211b上に膜厚の薄い島状酸化物半導体層223bが形成される図10F参照。島状酸化物半導体層223a及び島状酸化物半導体層223bが得られたら、上述の作製工程に基づき、酸化物半導体トランジスタ251及び酸化物半導体トランジスタ252を作製すればよい。以上述べたように、本実施の形態により、酸化物半導体トランジスタの積層構造を変えずに、チャネル形成領域の膜厚を変えることで、ノーマリオンとノーマリオフを作り分けることができる。図2A~図2Cに、図1A~図1Bとは異なるトランジスタ302及びダイオード309の構造の別の一例を示す。図2Aは上面図であり、図2Bは、図2AのB-B’の断面図である。図2Cは、図2AのC-C’の断面図である。酸化物半導体トランジスタ272は、図3Aにおけるトランジスタ302に相当する。酸化物半導体トランジスタ272は、基板200上にゲート電極211b、ゲート電極211b上にゲート絶縁層202、ゲート絶縁層202上に絶縁層276、絶縁層276上に島状酸化物半導体層223bを有し、島状酸化物半導体層223bに接して一対の電極である配線層215b及び配線層215cが設けられている。配線層215bは、酸化物半導体トランジスタ252のソース電極及びドレイン電極の一方として機能し、配線層215cは、酸化物半導体トランジスタ252のソース電極及びドレイン電極の他方として機能する。さらに島状酸化物半導体層223b上に酸化物絶縁膜207が設けられている。酸化物絶縁膜207上には、保護絶縁層208が設けられる。酸化物半導体トランジスタ272において、島状酸化物半導体層223b中の、ゲート絶縁層202を介してゲート電極211bに重畳し、配線層215b及び配線層215cに挟まれる領域が、チャネル形成領域となる。島状酸化物半導体層223b中において、配線層215b及び配線層215cと重畳しない領域244は、配線層215b及び配線層215cと重畳する領域よりも、膜厚が薄い。当該膜厚が薄い領域244は、後述する配線層215b及び配線層215cの形成工程の際に、エッチングされることにより膜厚が薄くなる。酸化物半導体トランジスタ271は、図3Aにおけるダイオード309に相当する。酸化物半導体トランジスタ271は、基板200上にゲート電極211a、ゲート電極211a上にゲート絶縁層202、ゲート絶縁層202上に絶縁層276、絶縁層276上に島状酸化物半導体層223aを有し、島状酸化物半導体層223aに接して一対の電極である配線層215a及び配線層215bが設けられている。さらに島状酸化物半導体層223a上に酸化物絶縁膜207が設けられている。酸化物絶縁膜207上には、保護絶縁層208が設けられる。酸化物半導体トランジスタ271において、島状酸化物半導体層223a中の、ゲート絶縁層202を介してゲート電極211aに重畳し、配線層215a及び配線層215bに挟まれる領域が、チャネル形成領域となる。島状酸化物半導体層223a中において、配線層215a及び配線層215bと重畳しない領域242は、配線層215a及び配線層215bと重畳する領域よりも、膜厚が薄い領域である。当該膜厚が薄い領域242は、後述する配線層215a及び配線層215bの形成工程の際に、エッチングされることにより膜厚が薄くなる。酸化物半導体トランジスタ271のゲート電極211aは、ゲート絶縁層202に設けられたコンタクトホール274を介して、配線層273に直接接する。配線層273は、絶縁層276に設けられたコンタクトホール275を介して、配線層215bに直接接する。よってゲート電極211aと配線層215bは、配線層273を介して電気的に接続される。すなわち酸化物半導体トランジスタ271は、ソース及びドレインの一方がゲートに電気的に接続されている。すなわち酸化物半導体トランジスタ251は、ダイオード接続されており、ダイオードとして機能する。図2A~図2Cにおいて、ゲート電極211a及び配線層215bを電気的に接続する配線層273は、ゲート電極211a及び配線層215bの間の層に設けられている。図8A~図8Cに、図2A~図2Cとは異なるトランジスタ302及びダイオード309の構造の一例を示す。図8A~図8Cにおいて、ゲート電極211a及び配線層215bを電気的に接続する配線層283は、ゲート電極211a及び配線層215bの上方の層に設けられている。なお図8Aは上面図であり、図8Bは、図8AのB-B’の断面図である。図8Cは、図8AのC-C’の断面図である。酸化物半導体トランジスタ271のゲート電極211aは、ゲート絶縁層202及び酸化物絶縁膜207に設けられたコンタクトホール284を介して、配線層283に直接接する。配線層283は、酸化物絶縁膜207に設けられたコンタクトホール285を介して、配線層215bに直接接する。よってゲート電極211aと配線層215bは、配線層283を介して電気的に接続される。よって酸化物半導体トランジスタ271は、ソース及びドレインの一方がゲートに電気的に接続されている。すなわち酸化物半導体トランジスタ271は、ダイオード接続されており、ダイオードとして機能する。図5A~図5Bに、図1Bに示す酸化物半導体トランジスタ251及び酸化物半導体トランジスタ252、図2B及び図8Bに示す酸化物半導体トランジスタ271及び酸化物半導体トランジスタ272とは、異なる構造の酸化物半導体トランジスタの例を示す。図5Aに示す酸化物半導体トランジスタ225は、図1Bに示す酸化物半導体トランジスタ251の島状酸化物半導体層223a上に、酸化物半導体層214a及び酸化物半導体層214bを設けた酸化物半導体トランジスタである。酸化物半導体層214a及び酸化物半導体層214bは、一対のバッファ層として機能する。また酸化物半導体層214a及び酸化物半導体層214bに接して、配線層215a及び配線層215bが設けられている。すなわち、酸化物半導体層214aは島状酸化物半導体層223a及び配線層215aとの間に設けられ、酸化物半導体層214bは島状酸化物半導体層223a及び配線層215bとの間に設けられている。図5Aに示す酸化物半導体トランジスタ226は、図1Bに示す酸化物半導体トランジスタ252の島状酸化物半導体層223b上に、酸化物半導体層214c及び酸化物半導体層214dを設けた酸化物半導体トランジスタである。酸化物半導体層214c及び酸化物半導体層214dは、一対のバッファ層として機能する。また酸化物半導体層214c及び酸化物半導体層214dに接して、配線層215b及び配線層215cが設けられている。すなわち、酸化物半導体層214cは島状酸化物半導体層223b及び配線層215bとの間に設けられ、酸化物半導体層214dは島状酸化物半導体層223b及び配線層215cとの間に設けられている。図5Bに示す酸化物半導体トランジスタ235は、図2B及び図8Bに示す酸化物半導体トランジスタ271の島状酸化物半導体層223a上に、酸化物半導体層214a及び酸化物半導体層214bを設けた酸化物半導体トランジスタである。酸化物半導体層214a及び酸化物半導体層214bは、一対のバッファ層として機能する。また酸化物半導体層214a及び酸化物半導体層214bに接して、配線層215a及び配線層215bが設けられている。すなわち、酸化物半導体層214aは島状酸化物半導体層223a及び配線層215aとの間に設けられ、酸化物半導体層214bは島状酸化物半導体層223a及び配線層215bとの間に設けられている。図5Bに示す酸化物半導体トランジスタ236は、図2B及び図8Bに示す酸化物半導体トランジスタ272の島状酸化物半導体層223b上に、酸化物半導体層214c及び酸化物半導体層214dを設けた酸化物半導体トランジスタである。酸化物半導体層214c及び酸化物半導体層214dは、一対のバッファ層として機能する。また酸化物半導体層214c及び酸化物半導体層214dに接して、配線層215b及び配線層215cが設けられている。すなわち、酸化物半導体層214cは島状酸化物半導体層223b及び配線層215bとの間に設けられ、酸化物半導体層214dは島状酸化物半導体層223b及び配線層215cとの間に設けられている。酸化物半導体層214a及び酸化物半導体層214b、並びに酸化物半導体層214c及び酸化物半導体層214dは、島状酸化物半導体層223a及び島状酸化物半導体層223bより高い導電率を有している。そのため、酸化物半導体層214a及び酸化物半導体層214b、並びに酸化物半導体層214c及び酸化物半導体層214dは、酸化物半導体トランジスタ225及び酸化物半導体トランジスタ226のそれぞれにおいて、ソース領域及びドレイン領域として機能する。同様に、酸化物半導体層214a及び酸化物半導体層214b、並びに酸化物半導体層214c及び酸化物半導体層214dは、酸化物半導体トランジスタ235及び酸化物半導体トランジスタ236のそれぞれにおいて、ソース領域及びドレイン領域として機能する。酸化物半導体層214a及び酸化物半導体層214b、並びに酸化物半導体層214c及び酸化物半導体層214dに用いることができる酸化物半導体層としては、以下に説明する酸化物半導体層をその例に挙げることができる。例えば、酸化物半導体層として可視光に対して透光性を有する導電材料、例えば、少なくともIn、Ga、Sn、Zn、Al、Mg、Hf及びランタノイド及びZnから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属の酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体、In-Hf-Zn-O系酸化物半導体、In-La-Zn-O系酸化物半導体、In-Ce-Zn-O系酸化物半導体、In-Pr-Zn-O系酸化物半導体、In-Nd-Zn-O系酸化物半導体、In-Pm-Zn-O系酸化物半導体、In-Sm-Zn-O系酸化物半導体、In-Eu-Zn-O系酸化物半導体、In-Gd-Zn-O系酸化物半導体、In-Tb-Zn-O系酸化物半導体、In-Dy-Zn-O系酸化物半導体、In-Ho-Zn-O系酸化物半導体、In-Er-Zn-O系酸化物半導体、In-Tm-Zn-O系酸化物半導体、In-Yb-Zn-O系酸化物半導体、In-Lu-Zn-O系酸化物半導体やや、二元系金属の酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体や、In-Ga-O系の材料酸化物半導体、一元系金属の酸化物であるIn-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、上記酸化物半導体にInとGaとSnとZnとAlとMgとHf及びランタノイド以外の元素、例えばSiO2を含ませてもよい。例えば、In-Ga-Zn-O系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物半導体、という意味であり、その組成比は問わない。また、酸化物半導体層は、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Zn、Ga、Al、Mn及びCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=15:1~1.5:1モル数比に換算するとIn2O3:ZnO=15:2~3:4とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。当該酸化物半導体層の膜厚は1nm以上300nm以下の範囲内で適宜選択する。また、当該酸化物半導体層の成膜方法としてスパッタ法を用いる場合、SiO2を2重量以上10重量以下含むターゲットを用いて成膜を行う。このようなSiO2を含むターゲットを用いて当該酸化物半導体層を成膜すると、当該酸化物半導体層に結晶化を阻害するSiOxX>0を含ませることができる。当該酸化物半導体層にSiOxを含ませると、後の工程で行う脱水化または脱水素化のための加熱処理の際に、当該酸化物半導体層が結晶化するのを抑制するので好適である。また、例えばIn-Ga-Zn-O系非単結晶膜を酸化物半導体層に用いる場合、チャネル形成領域が含まれる酸化物半導体層島状酸化物半導体層223a及び島状酸化物半導体層223bと、ソース領域及びドレイン領域として機能する酸化物半導体層酸化物半導体層214a及び酸化物半導体層214b、並びに酸化物半導体層214c及び酸化物半導体層214dを異なる成膜条件によって、作り分けることができる。例えば当該酸化物半導体層をスパッタ法で成膜する場合、アルゴンガス中で成膜した酸化物半導体層は、n型の導電型を有し、活性化エネルギーΔEが0.01eV以上0.1eV以下である。このようなn型の導電型を有する酸化物半導体層を、酸化物半導体層214a及び214b、並びに酸化物半導体層214c及び酸化物半導体層214dに用いると、ソース領域及びドレイン領域として好適である。なお、本実施の形態では、酸化物半導体層214a及び酸化物半導体層214b、並びに酸化物半導体層214c及び酸化物半導体層214dは、In-Ga-Zn-O系非単結晶膜であり、少なくともアモルファス成分を含んでいるものとする。また、酸化物半導体層214a及び酸化物半導体層214b、並びに酸化物半導体層214c及び酸化物半導体層214dの中に、結晶粒ナノクリスタルが含まれる場合がある。このような結晶粒ナノクリスタルの直径は、1nm~10nm、代表的には2nm~4nm程度である。このような、ソース領域及びドレイン領域として機能する酸化物半導体層酸化物半導体層214a及び酸化物半導体層214b、並びに酸化物半導体層214c及び酸化物半導体層214dを、チャネル形成領域が含まれる酸化物半導体層島状酸化物半導体層223a及び島状酸化物半導体層223b、並びに、ソース電極及びドレイン電極として機能する配線層配線層215a、配線層215b、及び配線層215cの間に設けることにより、良好な電気的な接合が得られる。チャネル形成領域、ソース領域及びドレイン領域、並びにソース電極及びドレイン電極に良好な電気的な接合が得られると、酸化物半導体トランジスタ251及び酸化物半導体トランジスタ252、並びに、酸化物半導体トランジスタ271及び酸化物半導体トランジスタ272は安定な動作を示すので好適である。またこのような酸化物半導体トランジスタは、高いドレイン電圧でも良好な移動度を保持することができるので好適である。以上のように、本実施の形態のコンバータ回路では、整流素子であるダイオードとして、ダイオード接続したノーマリオンの酸化物半導体トランジスタを用いる。ダイオード接続したノーマリオンの酸化物半導体トランジスタは、pn接合を用いたダイオードよりも電圧降下が小さいので、電圧降下する分を補うために印加する電圧が小さくてよい。ダイオード接続したノーマリオンの酸化物半導体トランジスタを用いると、電圧降下した分を補うために印加する電圧が小さくてよいので、コンバータ回路の消費電力が小さくなる。コンバータ回路の消費電力が小さくなると、光電変換装置の消費電力も小さくなる。また上述のように、酸化物半導体トランジスタの積層構造を変えずに、チャネル形成領域の膜厚を変えることで、ノーマリオンとノーマリオフを作り分けることができる。図3Bに示すコンバータ回路311は、トランジスタ312、コイル313、ダイオード319、コンデンサ315を有する降圧回路である。トランジスタ312のソースあるいはドレインの一方は、光電変換素子317のp型半導体層側及びn型半導体層側の一方の電極に電気的に接続されている。トランジスタ312のソースあるいはドレインの他方は、ダイオード319の出力端子及びコイル313の一方の端子と電気的に接続されている。ダイオード319の入力端子は、光電変換素子317のp型半導体層側及びn型半導体層側の他方の電極及びコンデンサ315の一方の端子に電気的に接続されている。ダイオード319の出力端子は、トランジスタ312のソースあるいはドレインの他方及びコイル313の一方の端子と電気的に接続されている。コイル313の一方の端子は、トランジスタ312のソースあるいはドレインの他方及びダイオード319の出力端子に電気的に接続されている。コイル313の他方の端子は、コンデンサ315の他方の端子及び出力端子OUTに電気的に接続されている。なお、光電変換素子317のp型半導体層側及びn型半導体層側の他方の電極、ダイオード319の入力端子、及びコンデンサ315の一方の端子は接地されている。トランジスタ312はスイッチング素子として機能する。またトランジスタ312のゲートは、コンバータ回路311の制御回路に接続されている。コンバータ回路311の制御回路からの信号PWMにより、トランジスタ312はオン状態あるいはオフ状態となる。スイッチング素子であるトランジスタ312がオン状態のとき、入力から出力に流れる降圧回路の電流により、コイル313には励磁エネルギーが蓄えられる。トランジスタ312がオフ状態になると、コイル313は電流を保とうとして起電力を発生させ、ダイオード319をオン状態にする。ダイオード319を通じて電流が流れることによって、電圧が低下して電圧V2となる。電圧V1から電圧V2に低下するため、コンバータ回路311は降圧回路として機能する。なお本実施の形態において、トランジスタ312として酸化物半導体トランジスタを用いる。上述のように、酸化物半導体トランジスタは、高耐圧及び大電流に適したトランジスタである。このため、コンバータ回路311のスイッチング素子であるトランジスタ312に好適である。本実施の形態において、ダイオード319は整流素子として機能する。本実施の形態では、該ダイオード319として、ダイオード接続された酸化物半導体トランジスタを用いる。該ダイオード接続された酸化物半導体トランジスタとして、トランジスタ312と同様の構造を有する酸化物半導体トランジスタを作製し、そのゲート電極とドレイン領域を電気的に接続すればよい。これにより、トランジスタ312とダイオード319が同時に作製することができるため、作製工程を低減させることが可能である。コンバータ回路311の作製工程を低減することが可能なため、コンバータ回路311の作製コストを抑制することが可能である。また上述のように、酸化物半導体トランジスタは、高耐圧及び大電流に適したトランジスタである。このため、ダイオード接続された酸化物半導体トランジスタを、コンバータ回路311のダイオード319として用いることは好適である。上述したように、スイッチング素子であるトランジスタ312は、ノーマリオフの酸化物半導体トランジスタを用いる。また整流素子であるダイオード319は、ダイオード接続されたノーマリオンの酸化物半導体トランジスタを用いる。ノーマリオンの酸化物半導体トランジスタをダイオード接続したものをダイオード319として用いるので、pn接合を用いたダイオードよりも電圧降下が小さい。また上述のように、本実施の形態により、酸化物半導体トランジスタの積層構造を変えずに、チャネル形成領域が含まれる酸化物半導体層の膜厚を変えることで、ノーマリオンとノーマリオフを作り分けることができる。また本実施の形態において、コイル313として、基板上にコイル状に形成した配線を用いることができる。また、本実施の形態において、コンデンサ315として、例えば第1の電極と、第2の電極と、誘電体とを有する構成のコンデンサを用いることができる。以上のように、本実施の形態のコンバータ回路では、整流素子であるダイオードとして、ダイオード接続したノーマリオンの酸化物半導体トランジスタを用いる。ダイオード接続したノーマリオンの酸化物半導体トランジスタは、pn接合を用いたダイオードよりも電圧降下が小さいので、電圧降下した分を補うために印加する電圧が小さくてよい。ダイオード接続したノーマリオンの酸化物半導体トランジスタは、電圧降下した分を補うために印加する電圧が小さいので、コンバータ回路の消費電力が小さくなる。コンバータ回路の消費電力が小さくなると、光電変換装置の消費電力も小さくなる。また本実施の形態により、コンバータ回路のスイッチング素子であるトランジスタ、及び整流素子であるダイオードを、同じ材料及び同じ工程で作製することができる。本実施の形態の光電変換素子307或いは光電変換素子317を図11を用いて説明する。本実施の形態では、光電変換素子307の一例として、非晶質半導体層を光電変換層に有する太陽電池について述べる。図11に示す太陽電池は、基板401上に、p型非晶質半導体層413、真性非晶質半導体層414、及びn型非晶質半導体層415を有する、非晶質半導体層の光電変換層411を備えている。光電変換層411の一方の面には、導電膜410が設けられている。光電変換層411の他方の面には、導電膜412が設けられている。具体的には、導電膜410上に、p型非晶質半導体層413、真性非晶質半導体層414、n型非晶質半導体層415が積層される。n型非晶質半導体層415上には、導電膜412が設けられる。導電膜410、光電変換層411、及び導電膜412はそれぞれ、所定の形状に加工されている。当該所定の形状に加工された導電膜410、光電変換層411、及び導電膜412は、1つのセル402を構成する。各セル402は、異なるセルと直列に接続されている。各セル402が異なるセル402と直列に接続されていると、出力電圧を上昇させることが可能である。基板401は、基板401側から光が入射することを想定して、太陽光に対して透光性を有する材料を用いる。透光性を有する基板401として、例えば、青板ガラス、白板ガラス、鉛ガラス、強化ガラス、セラミックガラスなどのガラス板を用いることができる。また、アルミノシリケート酸ガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラス基板、石英基板、セラミック基板を用いることができる。透光性を有する基板401として、プラスチック等の可撓性を有する合成樹脂からなる基板プラスチック基板を用いる場合は、上記基板と比較して耐熱温度が一般的に低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。プラスチック基板として、ポリエステル、ポリエーテルスルホンPES、ポリエチレンナフタレートPEN、ポリカーボネートPC、ポリアミド系合成繊維、ポリエーテルエーテルケトンPEEK、ポリスルホンPSF、ポリエーテルイミドPEI、ポリアリレートPAR、ポリブチレンテレフタレートPBT、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。ポリエステルとして、例えば、ポリエチレンテレフタレートPETが挙げられる。導電膜410は、基板401側から光が入射するので、太陽光に対して透光性を有する導電材料を用いて形成する。透光性を有する導電材料として、例えば、インジウム錫酸化物IndiumTinOxide:ITO、酸化珪素を含むインジウム錫酸化物ITSO、有機インジウム、有機スズ、酸化亜鉛、酸化亜鉛ZnOを含むインジウム亜鉛酸化物IZOIndiumZincOxide、ガリウムGaをドープしたZnO、酸化スズSnO2、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などが好適である。なお、導電膜410にインジウム錫酸化物を用いる場合、導電膜410上に、後の工程で形成するp型非晶質半導体層413を形成すると、p型非晶質半導体層413中に存在する水素が、導電膜410中のインジウム錫酸化物を還元してしまう。そのため、導電膜410の膜質が劣化する恐れがある。インジウム錫酸化物を導電膜410に用いる場合、インジウム錫酸化物が還元されるのを防ぐために、インジウム錫酸化物を用いた導電膜とp型非晶質半導体層413との間に、酸化スズを用いた導電膜、または、酸化亜鉛と窒化アルミニウムとの混合材料を含む導電性材料を用いた導電膜を、数十nmの膜厚で積層したものを、導電膜410として用いることが好ましい。また、導電膜410の、光電変換層411側の面に凹凸を形成しておくと、導電膜410において光が屈折または乱反射する。このため、光電変換層411内における光の吸収率を高め、変換効率を高めることができるので好適である。導電膜410上には、p型非晶質半導体層413、真性非晶質半導体層414、n型非晶質半導体層415が順に積層された光電変換層411が設けられている。本実施の形態では、p型非晶質半導体層413として、p型非晶質珪素層を用いる。p型非晶質珪素層は、p型を付与する元素、例えばホウ素を含む珪素層である。また本実施の形態では、真性非晶質半導体層414として、真性非晶質珪素層を用いる。本実施の形態では、n型非晶質半導体層415として、n型非晶質珪素層を用いる。n型非晶質珪素層は、n型を付与する元素、例えばリンを含む珪素層である。なお、本実施の形態では、光電変換層411として、p型非晶質半導体層413、真性非晶質半導体層414、n型非晶質半導体層415が順に積層された例を示すが、積層の順番はn型非晶質半導体層、真性非晶質半導体層、p型非晶質半導体層の順でもよい。ただし、非晶質半導体層あるいは単結晶半導体層に限らず、p型半導体層はn型半導体層よりも、光が入射される側に近くなるよう配置することが望ましい。ホールのキャリアとしての寿命は、電子のキャリアとしての寿命の約半分と短い。pin接合を有する光電変換層に光が照射されると、真性半導体層内において多量の電子とホールが形成され、電子はn型半導体層側へ、ホールはp型半導体層側へ移動し、起電力を得ることができる。光の照射をp型半導体層側から行うと、電子とホールの形成が、真性半導体層内のn型半導体層よりもp型半導体層に近い側において多く行われる。そのため、寿命が短いホールがp型半導体層へ移動する距離を、短くすることができ、その結果、高い起電力を得ることができる。本実施の形態では、光はp型半導体層側及びn型半導体層側の両方から入射する。そのため、光電変換層の積層の順番は、n型半導体層、真性半導体層、p型半導体層、あるいは、p型半導体層、真性半導体層、n型半導体層、のどちらでもよい。しかし、入射する光の強度がより強い側にp型半導体層を設けると、より高い起電力を得ることができる。以上説明したように、本実施の形態の光電変換装置は、消費電力を抑制することが可能である。また本実施の形態の光電変換装置は、作製コストを抑制することが可能である。[実施の形態2]本実施の形態では、実施の形態1で述べたコンバータ回路の回路構成の一例について、図12を用いて説明する。図12は電源回路601の構成例である。電源回路601は、コンバータ回路である電圧変換回路602、及び電圧変換回路602の制御回路603を有している。電圧変換回路602は、実施の形態1でも述べたDC-DCコンバータである。電圧変換回路602は、トランジスタ611、コイル612、ダイオード613、及びコンデンサ614を有している。制御回路603は、三角波発生回路621、デジタル制御方式の回路650、パルス幅変調出力ドライバ623、抵抗624、及び抵抗625を有している。また点線の矢印627は帰還回路のループを表している。抵抗624の出力電圧である帰還電圧Vfbは、デジタル制御方式の回路650に入力される。電圧変換回路602のダイオード613に、実施の形態1で述べた、ダイオード接続したノーマリオンの酸化物半導体トランジスタを用いると、電圧降下を抑制できるという点で好適である。電圧変換回路602のトランジスタ611に、実施の形態1で述べた、ノーマリオフの酸化物半導体トランジスタを用いると、酸化物半導体トランジスタの積層構造を変えずに、チャネル形成領域の膜厚を変えることで、ノーマリオンとノーマリオフを作り分けることができるという点で好適である。デジタル制御方式の回路650は、コンパレータ651、デジタル演算処理回路652、パルス幅変調出力ドライバ653、及びローパスフィルタ654ローパスフィルタ:LowPassFilterLPFを有している。デジタル制御方式の回路650の内、デジタル演算処理回路652及びパルス幅変調出力ドライバ653はデジタル回路である。デジタル回路は、回路を流れる信号の基準に対する高低によって、1か0ゼロかを判断する。デジタル回路は、1か0ゼロかを判断するため、デジタル回路を構成する素子の特性がばらついても、正しく処理する事が可能である。またデジタル制御方式の回路650は、占有面積の大きい受動素子例えば、容量や抵抗の使用を抑制してるので、回路の占有面積を小さくすることが可能であるという点で好適である。コンパレータ651は、反転入力端子REFから入力される参照電圧Vrefと、非反転入力端子から入力される帰還電圧Vfbとを比較して、HハイレベルかLローレベル、すなわち1か0ゼロであるデジタル信号を出力する。デジタル演算処理回路652は、デジタル平均化積分器652a及びデジタルパルス幅変調器652bを有している。またデジタル演算処理回路652には、外部からクロック分割器655が接続され、クロック分割器655からのクロック信号が入力される。デジタル演算処理回路652は、コンパレータ651から出力されたデジタル信号を、平均化処理、積分化処理、及び、デジタルパルス幅変調処理を行う。デジタル演算処理回路652中のデジタル平均化積分器652aが平均化処理及び積分化処理を行い、デジタルパルス幅変調器652bがデジタルパルス幅変調処理を行う。デジタル演算処理回路652では、まず、コンパレータ651から出力されたデジタル信号HハイレベルまたはLローレベルをNビット保持し、HとLの回数を比較し、多い方の信号を出力する。これによりデジタル信号の平均化が行われる。平均化されたデジタル信号に応じて、Hであれば-1、Lであれば1を加えて積算する。これにより、平均化されたデジタル信号が積分される。積分されたデジタル信号に応じて、パルス幅変調の位相位置の設定を行う。これによりデジタルパルス幅変調処理化が行われる。デジタルパルス幅変調処理化されたパルス幅変調出力信号は、パルス幅変調出力ドライバ653に入力される。三角波発生回路621は、パルス幅変調生成信号に必要な三角波Voscを発生させる回路である。パルス幅変調出力ドライバ623の反転入力端子にはデジタル制御方式の回路650の出力信号Verrが入力され、非反転入力端子には三角波発生回路621が生成した三角波Voscが入力される。パルス幅変調出力ドライバ623は、デジタル制御方式の回路650の出力信号Verrと三角波Voscを比較し、三角波Voscの信号レベルがデジタル制御方式の回路650の出力信号Verrより大きい場合は、Hハイレベルをパルス幅変調信号PWMとしてトランジスタ611に出力する。一方、三角波Voscの信号レベルがデジタル制御方式の回路650の出力信号Verrより小さい場合は、Lローレベルをパルス幅変調信号PWMとしてトランジスタ611に出力する。以上説明したように、本実施の形態の光電変換装置は、消費電力を抑制することが可能である。また本実施の形態の光電変換装置は、作製コストを抑制することが可能である。[実施の形態3]本実施の形態では、実施の形態1又は実施の形態2などにより得られる光電変換装置を用いて、太陽光発電モジュールを得る。得られた太陽光発電モジュールを電動推進車両に搭載する例について説明する。本実施の形態の太陽光発電モジュールの例を、図13、図14A~図14B、図15A~図15Bを用いて説明する。本実施の形態の太陽光発電モジュールは、実施の形態1又は実施の形態2に示す光電変換装置を用いて作製される。図13に、太陽光発電モジュール800を用いた太陽光発電システムの例を示す。太陽光発電モジュール800には、DC-DCコンバータ等を具備する電圧変換回路851が接続されている。該電圧変換回路851により、太陽光発電モジュール800の出力電圧が昇圧或いは降圧される。電圧変換回路851には、制御回路853が接続されている。制御回路853は、太陽光発電モジュール800の最大電力を取り出すように、電圧変換回路851を最大電力点追従MPPT制御する。また、制御回路853は、電圧変換回路851からの出力電圧を制御し、蓄電池840を充電する。また制御回路853は、蓄電池840が十分に充電されている場合、太陽光発電モジュール800から供給される電力を外部回路841に直接出力するよう制御する。当該太陽光発電モジュール800は、実施の形態1又は実施の形態2に示す光電変換装置を用いて作製する。本実施の形態では、太陽光発電モジュール800の例として、実施の形態1で述べた非晶質半導体層を光電変換層411に有する太陽電池を用いる。なお、太陽光発電モジュール800は、上記太陽電池に限定されるものではなく、実施の形態1で述べた他の太陽電池であってもよい。蓄電池840として電気二重層キャパシタを用いると、充電に化学反応を必要としないため、急速な充電が可能である。また、化学反応を利用する鉛蓄電池などに比べ、寿命を8倍程度、充放電効率を1.5倍程度に高めることができる。本実施の形態において示す太陽光発電システムは、照明、電子機器など、電力を使用する様々な外部回路841に対して用いることができる。図14A及び図14Bに、太陽光発電モジュール800の構造の一例を示す。太陽光発電モジュール800は、実施の形態1で述べた、非晶質半導体層を有する光電変換層411を用いた太陽電池である。図14A及び図14Bにおいて、図11と同じものは同じ符号で示している。図14Bは、図14AのD-D’に対する断面図である。光電変換層411上に設けられた導電膜412に接して、補助電極807及び補助電極808が設けられる。補助電極807及び補助電極808はそれぞれ、最も端部のセルの導電膜412に電気的に接続されている。図15Aおよび図15Bに、図13に示した太陽光発電モジュール800をルーフ部分に用いた電動推進車両860乗用自動車の例を示す。太陽光発電モジュール800は、コンバータ862を介してバッテリーまたはキャパシタ864に接続されている。すなわち、バッテリーまたはキャパシタ864は、太陽光発電モジュール800から供給される電力を用いて充電される。また、エンジン866の動作状況をモニタ868で監視して、その状況に応じて充電及び放電を選択させる構成としても良い。太陽光発電モジュール800は、熱によって光電変換効率が低下する傾向にある。このような光電変換効率の低下を抑制するために、太陽光発電モジュール800内に冷却用の液体などを循環させる構成としても良い。例えば、ラジエータ870の冷却水を循環ポンプ872によって循環させる構成とすることができる。もちろん、冷却用の液体をラジエータ870と共用することには限定されない。また、光電変換効率の低下が深刻でない場合には、液体を循環させる構成は不要である。本実施の形態の光電変換装置は、ダイオードの電圧降下を抑制する点、電圧降下した分を補うために印加する電圧が小さくてよいという点、コンバータ回路の消費電力を抑制するという点、及び光電変換装置の消費電力を抑制するという点で好適である。また本実施の形態の光電変換装置は、コンバータ回路の作製コストを抑制するという点、光電変換装置の作製コストを抑制するという点で好適である。