"表面に絶縁酸化膜が成膜された支持基板用半導体ウエハの第1主面に、活性層用半導体層が形成されたSOIウエハの製造方法であって、前記SOIウエハの周縁部分に前記活性層用半導体層および前記絶縁酸化膜を貫通する除電用トレンチをエッチングで形成すると同時に、当該周縁部分より内側の内側部分に前記活性層用半導体層を貫通し前記絶縁酸化膜に到達する素子分離用トレンチをエッチングで形成するトレンチ形成ステップを備え、前記トレンチ形成ステップは、前記周縁部分におけるエッチングレートが、前記内側部分におけるエッチングレートよりも高いことを特徴とする、SOIウエハの製造方法。前記トレンチ形成ステップをドライエッチングにより行い、エッチングイオンの衝突密度を、前記内側部分に比べて前記周縁部分で高くすることを特徴とする、請求項1に記載のSOIウエハの製造方法。前記トレンチ形成ステップにおいて、前記内側部分に第1電圧を印加するとともに、前記周縁部分に前記第1電圧よりも低い第2電圧を印加した状態で、エッチングイオンを衝突させることを特徴とする、請求項2に記載のSOIウエハの製造方法。前記トレンチ形成ステップにおいて、前記SOIウエハの前記周縁部分をフォーカスリングに載せるとともに、前記SOIウエハの前記内側部分を静電チャックに載せ、前記フォーカスリングに前記第2電圧を印加するとともに、前記静電チャックに前記第1電圧を印加することを特徴とする、請求項3に記載のSOIウエハの製造方法。前記除電用トレンチの内壁面に第1ポリシリコン膜を形成すると同時に、前記素子分離用トレンチの内壁面に第2ポリシリコン膜を形成する成膜ステップをさらに備え、前記成膜ステップは、前記第1ポリシリコン膜の膜厚を、前記第2ポリシリコン膜の膜厚よりも大きくすることを特徴とする、請求項1に記載のSOIウエハの製造方法。前記成膜ステップにおいて、前記第1ポリシリコン膜を形成する領域の温度を、前記第2ポリシリコン膜を形成する領域の温度よりも高くした状態とすることを特徴とする、請求項5に記載のSOIウエハの製造方法。前記除電用トレンチでは、前記活性用半導体層と前記支持基板用半導体ウエハとが電気的に導通した状態で前記第1ポリシリコン膜を酸化させ、前記素子分離用トレンチでは、当該素子分離用トレンチを挟んで前記活性用半導体層が相互に電気的に絶縁された状態となるように前記第2ポリシリコン膜を酸化させる酸化ステップをさらに備えることを特徴とする、請求項5に記載のSOIウエハの製造方法。表面に絶縁酸化膜が成膜された支持基板用半導体ウエハの第1主面に、活性層用半導体層が形成されたSOIウエハであって、前記活性層用半導体層および前記絶縁酸化膜を貫通して前記支持基板用半導体ウエハに到達する除電用トレンチと、前記活性層用半導体層を貫通して前記絶縁酸化膜に到達する素子分離用トレンチと、前記除電用トレンチの内壁面に形成された第1ポリシリコン膜と、前記素子分離用トレンチの内壁面に形成された第2ポリシリコン膜とを備え、前記除電用トレンチでは、前記活性用半導体層と前記支持基板用半導体ウエハとが電気的に導通した状態で前記第1ポリシリコン膜が酸化され、前記素子分離用トレンチでは、当該素子分離用トレンチを挟んで前記活性用半導体層が相互に電気的に絶縁された状態となるように、前記第2ポリシリコン膜が酸化された、SOIウエハ。本発明は、このような実情に鑑みてなされたもので、除電構造と素子分離構造とを有するSOIウエハを、従来よりも少ない工程で製造することができる、SOIウエハの製造方法およびSOIウエハの提供を目的とする。第1の発明は、表面に絶縁酸化膜が成膜された支持基板用半導体ウエハの第1主面に、活性層用半導体層が形成されたSOIウエハの製造方法であって、上記SOIウエハの周縁部分に上記活性層用半導体層および上記絶縁酸化膜を貫通する除電用トレンチをエッチングで形成すると同時に、当該周縁部分より内側の内側部分に上記活性層用半導体層を貫通し上記絶縁酸化膜に到達する素子分離用トレンチをエッチングで形成するトレンチ形成ステップを備え、上記トレンチ形成ステップは、上記周縁部分におけるエッチングレートが、上記内側部分におけるエッチングレートよりも高いことを特徴とする、SOIウエハの製造方法である。第1の発明によれば、SOIウエハの周縁部分におけるエッチングレートが、内側部分におけるエッチングレートよりも高い。よって、SOIウエハの周縁部分に活性層用半導体層および絶縁酸化膜を貫通する除電用トレンチを形成すると同時に、SOIウエハの内側部分に活性層用半導体層を貫通し絶縁酸化膜に到達する素子分離用トレンチを形成することができる。よって、除電構造と素子分離構造とを有するSOIウエハを、従来よりも少ない製造工程で製造することができる。第2の発明は、第1の発明において、上記トレンチ形成ステップをドライエッチングにより行い、エッチングイオンの衝突密度を、上記内側部分に比べて上記周縁部分で高くすることを特徴とする。第2の発明によれば、エッチングイオンの衝突密度が、SOIウエハの内側部分に比べて周縁部分で高くなっているので、除電用トレンチを形成するエッチングの速度が、素子分離用トレンチを形成するエッチングの速度よりも大きくなる。第3の発明は、第2の発明において、上記トレンチ形成ステップにおいて、上記内側部分に第1電圧を印加するとともに、上記周縁部分に上記第1電圧よりも低い第2電圧を印加した状態で、エッチングイオンを衝突させることを特徴とする。第3の発明によれば、SOIウエハの周縁部分および内側部分に印加する電圧をそれぞれ制御して、エッチングイオンの衝突密度を調節することができる。第4の発明は、第3の発明において、上記トレンチ形成ステップにおいて、上記SOIウエハの上記周縁部分をフォーカスリングに載せるとともに、上記SOIウエハの上記内側部分を静電チャックに載せ、上記フォーカスリングに上記第2電圧を印加するとともに、上記静電チャックに上記第1電圧を印加することを特徴とする。第4の発明によれば、SOIウエハの周縁部分をフォーカスリングに載せて当該フォーカスリングに第2電圧を印加することで、SOIウエハの周縁部分に衝突するエッチングイオンの密度を高くすることができる。また、SOIウエハの内側部分を静電チャックに載せて当該静電チャックに第1電圧を印加することで、SOIウエハの内側部分に衝突するエッチングイオンの密度を低くすることができる。第5の発明は、第1の発明において、上記除電用トレンチの内壁面に第1ポリシリコン膜を形成すると同時に、上記素子分離用トレンチの内壁面に第2ポリシリコン膜を形成する成膜ステップをさらに備え、上記成膜ステップは、上記第1ポリシリコン膜の膜厚を、上記第2ポリシリコン膜の膜厚よりも大きくすることを特徴とする。第5の発明によれば、第1ポリシリコン膜の膜厚が、第2ポリシリコン膜の膜厚よりも大きい。よって、第1ポリシリコン膜と第2ポリシリコン膜を同じ速度で酸化させた場合、第2ポリシリコン膜の膜厚方向全体の酸化が完了した時点で、第1ポリシリコン膜の膜厚方向の酸化は完了していない。これにより、除電用トレンチでは、活性用半導体層と支持基板用半導体層とが電気的に導通した状態とし、素子分離用トレンチでは、当該素子分離用トレンチを挟んで活性用半導体層が相互に電気的に絶縁された状態とすることができる。第6の発明は、第5の発明において、上記成膜ステップにおいて、上記第1ポリシリコン膜を形成する領域の温度を、上記第2ポリシリコン膜を形成する領域の温度よりも高くすることを特徴とする。第6の発明によれば、第1ポリシリコン膜を形成する領域の温度を、第2ポリシリコン膜を形成する領域の温度よりも高くするので、第1ポリシリコン膜の成膜速度が第2ポリシリコン膜の成膜速度よりも大きくなる。よって、第1ポリシリコン膜の膜厚を、第2ポリシリコン膜の膜厚よりも大きくすることができる。第7の発明は、第5の発明において、上記除電用トレンチでは、上記活性用半導体層と上記支持基板用半導体ウエハとが電気的に導通した状態で上記第1ポリシリコン膜を酸化させ、上記素子分離用トレンチでは、当該素子分離用トレンチを挟んで上記活性用半導体層が相互に電気的に絶縁された状態となるように上記第2ポリシリコン膜を酸化させる酸化ステップをさらに備えることを特徴とする。第7の発明によれば、除電用トレンチでは、活性層用半導体層と支持基板用半導体層とが電気的に導通した状態で第1ポリシリコン膜が酸化されるので、除電構造が形成される。また、第2トレンチでは、第2トレンチを挟んで活性層用半導体層が相互に電気的に絶縁された状態となるように、第1ポリシリコン膜が酸化されるので、素子分離構造が形成される。第8の発明は、表面に絶縁酸化膜が成膜された支持基板用半導体ウエハの第1主面に、活性層用半導体層が形成されたSOIウエハであって、上記活性層用半導体層および上記絶縁酸化膜を貫通して上記支持基板用半導体ウエハに到達する除電用トレンチと、上記活性層用半導体層を貫通して上記絶縁酸化膜に到達する素子分離用トレンチと、上記除電用トレンチの内壁面に形成された第1ポリシリコン膜と、上記素子分離用トレンチの内壁面に形成された第2ポリシリコン膜とを備え、上記除電用トレンチでは、上記活性用半導体層と上記支持基板用半導体層とが電気的に導通した状態で上記第1ポリシリコン膜が酸化され、上記素子分離用トレンチでは、当該素子分離用トレンチを挟んで上記活性用半導体層が相互に電気的に絶縁された状態となるように、上記第2ポリシリコン膜が酸化された、SOIウエハである。第8の発明によれば、除電用トレンチでは、活性用半導体層と支持基板用半導体層とが電気的に導通した状態で第1ポリシリコン膜が酸化されるので、除電構造が形成される。また、素子分離用トレンチでは、当該素子分離用トレンチを挟んで活性用半導体層が相互に電気的に絶縁された状態となるように、第2ポリシリコン膜が酸化されるので、素子分離構造が形成される。本発明によれば、除電構造と素子分離構造とを有するSOIウエハを、従来より少ない工程で製造することができる。実施形態本発明の第1実施形態に係るSOIウエハについて、図面を参照しつつ説明する。図1は、第1実施形態に係るSOIウエハの一例を示す断面図である。第1実施形態に係るSOIウエハ1は、表面に絶縁酸化膜2が成膜された支持基板用半導体ウエハ3の第1主面に、活性層用半導体層4が形成されたSOIウエハである。絶縁酸化膜2は、例えばシリコン酸化膜である以下、シリコン酸化膜2と称する。SOIウエハ1は、単結晶シリコンSiからなる支持基板用半導体層11の表面の全体に、熱酸化処理によって絶縁性を有するシリコン酸化膜22aおよび2bで構成されるが成膜されてなるものを基礎とする。シリコン酸化膜2は、埋め込み酸化膜BOX層またはBOX酸化膜とも呼ばれる2aと称される部分と、埋め込み酸化膜2aを除いた部分2bとからなる。支持基板用半導体層11の第1主面図1では上面としているには、埋め込み酸化膜2aを介して、単結晶シリコンからなる活性層用半導体層4が形成されている。そして、シリコン酸化膜2のうち、埋め込み酸化膜2aを除いたシリコン酸化膜2bと支持基板用半導体層11とによって、支持基板用半導体ウエハ3が構成される。SOIウエハ1は、トランジスタ等の半導体素子が作り込まれる前または作り込まれた後のウエハであって、ダイシングされる前のウエハである。SOIウエハ1は、全体として円板状をなしており、平面視したときの周縁部分A1図1a参照には複数の除電構造J図1b参照が形成され、周縁部分A1より内側の内側部分A2図1a参照には、複数の素子分離構造S図1c参照が形成されている。支持基板用半導体ウエハ3の端面には、シリコン酸化膜2bの厚みが薄くなったテラス部Tが形成されている。シリコン酸化膜2bが薄くなっているテラス部Tからイオンが注入されると、支持基板用半導体層11がプラスに帯電する。しかしながら、この帯電は、後述する除電構造Jによって解消する。ここで、除電構造Jおよび素子分離構造Sについて説明する。SOIウエハ1は、上記の如く、除電構造Jおよび素子分離構造Sを備えている。除電構造Jは、図1bに示されるように、除電用トレンチ5と、第1ポリシリコン膜7とを備えている。除電用トレンチ5は、活性層用半導体層4および埋め込み酸化膜2aを貫通して、支持基板用半導体ウエハ3の支持基板用半導体層11に到達するトレンチである。第1ポリシリコン膜7は、除電用トレンチ5の内壁面に形成されたポリシリコン膜である。ポリシリコン膜は導電性を有する。ポリシリコン膜を酸化させたものは絶縁性を有する。除電用トレンチ5では、活性層用半導体層4と、支持基板用半導体ウエハ3の支持基板用半導体層11とが電気的に導通した状態で第1ポリシリコン膜7が酸化されている。具体的には、第1ポリシリコン膜7が酸化された部分以下、ポリシリコン酸化膜7aと称すると、活性層用半導体層4の間に、ポリシリコン膜7の酸化されていない部分7b以下、未酸化部7bと称するが存在している。また、埋め込み酸化膜2aとポリシリコン酸化膜7aの間に、未酸化部7bが存在している。未酸化部7bは、SOIウエハ1の外部例えばアースと電気的に導通している。よって、支持基板用半導体層11内に溜まったプラス電荷は、未酸化部7bを経路として外部から入って来るマイナスイオンのマイナス電荷または電子と電荷を打ち消し合い、支持基板用半導体層11内の帯電状態を解消することができる。素子分離構造Sは、図1cに示されるように、素子分離用トレンチ6と、ポリシリコン酸化膜8aとを備えている。素子分離用トレンチ6は、活性層用半導体層4を貫通して埋め込み酸化膜2aに到達するトレンチである。ポリシリコン酸化膜8aは、第2トレンチ6の内壁面に形成された酸化膜であり、ポリシリコン膜を酸化させたものである。素子分離用トレンチ6では、素子分離用トレンチ6を挟んで活性層用半導体層4が相互に電気的に絶縁された状態となるように、ポリシリコン酸化膜8aが形成されている。なお、図1bに示される例では、素子分離用トレンチ6の内壁面に形成されたポリシリコン膜が厚み方向全体に酸化されることで、ポリシリコン酸化膜8aが形成されている。素子分離用トレンチ6内のポリシリコン酸化膜8aは、U字状に形成されており、その底部が埋め込み酸化膜2aに接している。これにより、素子分離用トレンチ6を挟んで活性層用半導体層4が相互に電気的に絶縁された状態となり、素子分離構造Sが形成される。また、素子分離用トレンチ6は、埋め込み酸化膜2aを貫通していないので、活性層用半導体層4と支持基板用半導体層11の電気的な絶縁は保たれる。なお、埋め込み酸化膜2aを貫通しないのであれば、素子分離用トレンチ6が埋め込み酸化膜2a内に或る程度入り込んでいてもよい。上記したように、SOIウエハ1によれば、除電用トレンチ5では、活性層用半導体層4と支持基板用半導体層11とが電気的に導通した状態で第1ポリシリコン膜7が酸化されるので、除電構造Jが形成される。また、素子分離用トレンチ6では、素子分離用トレンチ6を挟んで活性層用半導体層4が相互に電気的に絶縁された状態となるように、第2ポリシリコン膜が酸化されるので、素子分離構造Sが形成される。次に、上記したSOIウエハ1の製造方法について、図面を参照しつつ説明する。まず、除電構造Jおよび素子分離構造Sを形成する前のSOIウエハ100の製造方法について説明する。図2は、除電構造Jおよび素子分離構造Sを形成する前のSOIウエハ100の製造方法の一例を示す断面図である。SOIウエハ100の製造方法の1つとして、従来の貼り合わせ方法を挙げることができる。従来の貼り合わせ方法を用いたSOIウエハ100の製造方法は、例えば、図2a~cに示す工程で行うことができる。具体的には、まず、図2aに示されるように、単結晶シリコンSiからなる支持基板用半導体層11と、同じく単結晶シリコンからなる活性層用基板半導体21とを、用意する。次いで、図2bに示されるように、支持基板用半導体層11に熱酸化処理を施して、支持基板用半導体層11の表面全体に絶縁性のシリコン酸化膜2を成膜する。次いで、図2cに示されるように、シリコン酸化膜2を成膜した支持基板用半導体層11と、活性層用基板半導体21とを密着させ、熱処理例えば、約1000°Cで約2時間を施して支持基板用半導体層11と活性層用基板半導体21とを貼り合わせる。次いで、図2cに示されるように、活性層用基板半導体21の、支持基板用半導体層11が貼り合わされていない側の表面図2cの点線K1および端面図2cの点線K2を研磨処理し、所望の厚さおよび形状を有した活性層用半導体層SOI層4を形成する。活性層用基板半導体21の端面を研磨する際、シリコン酸化膜2の端面も研磨され、その研磨された部分の厚みが薄くなる。シリコン酸化膜2の研磨された部分はテラス部Tと称される図2d参照。これにより、SOIウエハ100が完成する。SOIウエハ100は、除電構造Jおよび素子分離構造Sが形成されていない点以外は、図1aに示されるSOIウエハ1と同じである。次に、SOIウエハ100に除電構造Jおよび素子分離構造Sを形成することによって、SOIウエハ1を形成する方法について説明する。図3は、SOIウエハ100をフォーカスリングおよび静電チャックに載せている様子を模式的に示す図である。図4~6は、SOIウエハ100に除電構造Jおよび素子分離構造Sを形成する工程を順に示す図である。図4~6の左側には、除電構造Jを形成する工程を順に示し、図4~6の右側には、素子分離構造Sを形成する工程を順に示す。左側に示す工程と右側に示す工程は、同時に行われる。例えば、図4a1に示される工程と、図4a2に示される工程は、同時に行われる。まず、図3に示されるように、SOIウエハ100は、その周縁部分E1がフォーカスリング13上に載せられ、周縁部分E1より内側の内側部分E2が静電チャック14の上に載せられる。このとき、除電構造Jを形成する部分は図4a1に示される状態であり、素子分離構造Sを形成する部分は図4a2に示される状態である。具体的には、除電構造Jを形成する部分では、下側から順に、支持基板用半導体層11、埋め込み酸化膜2a、活性層用半導体層4、シリコン酸化膜SiO215、シリコン窒化膜SiN16、シリコン酸化膜SiO217が積層されている。なお、シリコン酸化膜15は、例えばLOCOS酸化膜である。次いで、静電チャック14に第1電圧V1を印加するとともに、フォーカスリング13に第2電圧V2を印加する。静電チャック14に印加される第1電圧V1は、フォーカスリング13に印加される第2電圧V2よりも高く設定される。これにより、SOIウエハ100の周縁部分E1に印加される電圧は、SOIウエハ100の内側部分E2に印加される電圧よりも低くなる。この状態で、プラズマを用いたドライエッチングを行う。プラズマのエッチング種エッチングイオンは、通常、プラス電荷を帯びている。このため、エッチングイオンの衝突密度および衝突速度は、素子分離用トレンチ6を形成する内側部分E2に比べて、除電用トレンチ5を形成する周縁部分E1で高くなる。よって、除電用トレンチ5を形成するドライエッチングの速度が、素子分離用トレンチ6を形成するドライエッチングの速度よりも大きくなる。これにより、同じ時間で形成されるトレンチの深さは、除電用トレンチ5の方が素子分離用トレンチ6よりも大きくなる図4b1,b2参照。なお、除電用トレンチ5が支持基板用半導体層11に到達した時点で、ドライエッチングを終了する。これにより、除電用トレンチ5は支持基板用半導体層11に到達しているが、素子分離用トレンチ6は支持基板用半導体層11に到達していない状態となる。次いで、SOIウエハ100をフォーカスリング13および静電チャック14から取り外す。そして、CVD法によって、除電用トレンチ5内および素子分離用トレンチ6内にポリシリコン18を充填する図4c1,c2参照。次いで、CMP法による研磨で、シリコン酸化膜17上に堆積したポリシリコン18およびシリコン酸化膜17を除去する図4d1,d2参照。研磨の際、シリコン窒化膜16を研磨ストッパとする。次いで、ドライエッチングによって、除電用トレンチ5内のポリシリコン18を一部残して除去するとともに、素子分離用トレンチ6内のポリシリコン18を全部除去する図4e1,e2参照。除電用トレンチ5の底部に、ポリシリコン18を所定深さ分残す。素子分離用トレンチ6は除電用トレンチ5よりも深さが小さく、素子分離用トレンチ6の下にある埋め込み酸化膜2aは除電用トレンチ5内のポリシリコン18よりも硬いので、除電用トレンチ5内で除去されるポリシリコン18の深さ量は、素子分離用トレンチ6内で除去されるポリシリコン18の深さ量よりも大きい。次いで、CVD法により、除電用トレンチ5内およびシリコン窒化膜16上に第1ポリシリコン膜7を形成するとともに、素子分離用トレンチ6内およびシリコン窒化膜16上に第2ポリシリコン膜8を形成する図4f1,f2参照。成膜の際、第1ポリシリコン膜7を形成する領域の温度を、第2ポリシリコン膜8を形成する領域の温度よりも高くした状態にする。これにより、第1ポリシリコン膜7の膜厚を、第2ポリシリコン膜8の膜厚よりも大きくすることができる。次いで、熱酸化処理により、除電用トレンチ5では、活性層用半導体層4と支持基板用半導体層11とが電気的に導通した状態で第1ポリシリコン膜7を酸化させ、素子分離用トレンチ6では、素子分離用トレンチ6を挟んで活性層用半導体層4が相互に電気的に絶縁された状態となるように、第2ポリシリコン膜8を酸化させる図4g1,g2参照。第1ポリシリコン膜7の酸化により、ポリシリコン酸化膜7aが形成される。第2ポリシリコン膜8の酸化により、ポリシリコン酸化膜8aが形成される。第1ポリシリコン膜7の膜厚は、第2ポリシリコン膜8の膜厚よりも大きい。よって、第1ポリシリコン膜7および第2ポリシリコン膜8を同じ速度で酸化させれば、図4g1,g2に示したような状態に酸化される図1b,cも参照。すなわち、第2ポリシリコン膜8は厚み方向にその全てが酸化されてポリシリコン酸化膜8aが形成されるが、第1ポリシリコン膜7はその内側表面からポリシリコン膜8aと略同じ厚さ分だけ酸化され、残りの厚み分は酸化されない。よって、第1ポリシリコン膜7の酸化されなかった部分は、除電用トレンチ5内でU字状の未酸化部7bとして残留する。また、シリコン窒化膜16上には、除電用トレンチ5内の未酸化部7bと同じ厚みの未酸化部7bが残留する。以上により、SOIウエハ1が形成される。本実施形態に係るSOIウエハ1の製造方法によれば、SOIウエハ100の周縁部分E1におけるエッチングレートが、内側部分E2におけるエッチングレートよりも高い。よって、SOIウエハ100の周縁部分E1に活性層用半導体層4および絶縁酸化膜2aを貫通する除電用トレンチ5を形成すると同時に、SOIウエハ100の内側部分E2に活性層用半導体層4を貫通し絶縁酸化膜2aに到達する素子分離用トレンチ6を形成することができる。つまり、深さの異なるトレンチ5,6を簡易な方法で同時に形成することができる。また、本実施形態に係るSOIウエハ1の製造方法によれば、除電用トレンチ5では、活性層用半導体層4と支持基板用半導体層11とが電気的に導通した状態で第1ポリシリコン膜7が酸化されるので、除電構造Jが形成される。つまり、ポリシリコン18およびポリシリコン膜7の未酸化部7bを通じて外部から入ってくるマイナス電荷と、支持基板用半導体層11内のプラス電荷が打ち消し合い、支持基板用半導体層11内の除電が行われる。また、第2トレンチ6では、第2トレンチ6を挟んで活性層用半導体層4が相互に電気的に絶縁された状態となるように、第1ポリシリコン膜7が酸化されるので、素子分離構造Sが形成される。また、素子分離構造Sの各製造ステップと除電構造Jの各製造ステップが同時に行われる。特に、トレンチ形成ステップ図4b1,b2参照において除電用トレンチ5と素子分離用トレンチ6が同時に形成され、成膜ステップ図4f1,f2参照において第1ポリシリコン膜7と第2ポリシリコン膜8が同時に形成され、酸化ステップ図4g1,g2参照において第1ポリシリコン膜7の酸化と第2ポリシリコン膜8の酸化が同時に行われる。よって、素子分離構造Sのみを形成する場合と比べて製造工程を増加させることなく、素子分離構造Sと除電構造Jを形成することができる。"