III-V基板構造であって、該構造の第1の領域に配置されるエンハンスメントモードトランジスタデバイスと、該構造の横方向にずれた第2の領域に配置されるデプレッションモードトランジスタデバイスとを有し、該デプレッションモードトランジスタデバイス及び前記エンハンスメントモードトランジスタデバイスのためのチャネル層を有し、該チャネル層の上に配置されるエンハンスメントモードトランジスタデバイスInGaPエッチストップ/ショットキーコンタクト層と、前記InGaP層の上に配置される第1の層と、該第1の層の上に配置されるデプレッションモードトランジスタデバイスエッチストップ層と、該デプレッションモードトランジスタデバイスエッチストップ層の上に配置される第2の層と、を有するIII-V基板構造を具備する半導体構造であって、前記デプレッションモードトランジスタデバイスは、前記第2の層及び前記デプレッションモードトランジスタデバイスエッチストップ層を貫通し前記第1の層で終止するゲートリセスを有し、前記エンハンスメントモードトランジスタデバイスは、前記第2の層、前記デプレッションモードトランジスタデバイスエッチストップ層、前記第1の層を貫通し前記InGaP層で終止するゲートリセスを有し、前記第1の層の材料はInGaPとは異なる、半導体構造。前記デプレッションモードトランジスタデバイスは、前記第1の層とショットキー接触するゲート電極を含み、前記エンハンスメントモードデバイスは、前記InGaP層とショットキー接触するゲート電極を含む、請求項1に記載の半導体構造。GaAs層を含み、該GaAs層とオーミック接触する前記トランジスタデバイスのためのソース電極及びドレイン電極を含む、請求項2に記載の半導体構造。前記InGaP層はIn0.48Ga0.52Pであり、該層は前記第1の層に格子整合する、請求項3に記載の半導体構造。III-V基板構造であって、該構造の第1の領域に配置されるエンハンスメントモードトランジスタデバイスと、該構造の横方向にずれた第2の領域に配置されるデプレッションモードトランジスタデバイスとを有し、該デプレッションモードトランジスタデバイス及び前記エンハンスメントモードトランジスタデバイスのためのチャネル層を有し、該チャネル層の上に配置されるエンハンスメントモードトランジスタデバイスInGaPエッチストップ層と、前記InGaP層の上に配置されるAlGaAs層と、該AlGaAs層の上に配置されるAlAsデプレッションモードトランジスタデバイスエッチストップ層と、該AlAsデプレッションモードトランジスタデバイスエッチストップ層の上に配置されるGaAs層と、を備えるIII-V基板構造を具備する半導体構造であって、前記デプレッションモードトランジスタデバイスは、前記GaAs層及び前記AlAsデプレッションモードトランジスタデバイスエッチストップ層を貫通し前記AlGaAs層で終止するゲートリセスを有し、前記エンハンスメントモードトランジスタデバイスは、前記GaAs層、前記AlAsデプレッションモードトランジスタデバイスエッチストップ層、前記AlGaAs層を貫通し、前記InGaP層で終止するゲートリセスを有する、半導体構造。前記デプレッションモードトランジスタデバイスは、前記AlGaAs層とショットキー接触するゲート電極を含み、前記エンハンスメントモードデバイスは、前記InGaP層とショットキー接触するゲート電極を含む、請求項5に記載の半導体構造。前記GaAs層とオーミック接触する前記トランジスタデバイスのためのソース電極及びドレイン電極を含む、請求項6に記載の半導体構造。III-V基板構造であって、該構造の第1の領域に配置されるエンハンスメントモードトランジスタデバイスと、該構造の横方向にずれた第2の領域に配置されるデプレッションモードトランジスタデバイスとを有し、該デプレッションモードトランジスタデバイス及び前記エンハンスメントモードトランジスタデバイスのためのチャネル層を有し、該チャネル層の上に配置されるエンハンスメントモードトランジスタデバイスInGaPエッチストップ層と、前記InGaP層の上に配置されるAlGaAs層と、該AlGaAs層の上に配置されるAlAsデプレッションモードトランジスタデバイスエッチストップ層と、該AlAsデプレッションモードトランジスタデバイスエッチストップ層の上に配置される第1のGaAs層と、該第1のGaAs層の上に配置されるAlAs第1リセスエッチストップ層と、該AlAs第1リセスエッチストップ層の上に配置される第2のGaAs層と、を備えるIII-V基板構造を具備する半導体構造であって、前記デプレッションモードトランジスタデバイスは、前記第2のGaAs層及び前記AlAs第1リセスエッチストップ層を貫通し幅狭部分で終止する幅広部分を有するゲートリセスを有し、該幅狭部分は、前記第1のGaAs層及び前記AlAsデプレッションモードトランジスタデバイスエッチストップ層を貫通し、前記AlGaAs層で終止し、前記エンハンスメントモードトランジスタデバイスは、前記第2のGaAs層、前記AlAs第1リセスエッチストップ層を貫通し幅狭部分で終止する幅広部分を有するゲートリセスを有し、該幅狭部分は、前記第1のGaAs層、前記AlAsデプレッションモードトランジスタデバイスエッチストップ層、前記AlGaAs層を貫通し、前記InGaP層で終止する、半導体構造。前記デプレッションモードトランジスタデバイスは、前記AlGaAs層とショットキー接触するゲート電極を含み、前記エンハンスメントモードデバイスは、前記InGaP層とショットキー接触するゲート電極を含む、請求項8に記載の半導体構造。前記第2のGaAs層とオーミック接触する前記トランジスタデバイスのためのソース電極及びドレイン電極を含む、請求項9に記載の半導体構造。III-V基板構造を形成する方法であって、該構造の第1の領域に配置されるエンハンスメントモードトランジスタデバイスと、前記構造の横方向にずれた第2の領域に配置されるデプレッションモードトランジスタデバイスとを有するIII-V基板構造を形成する方法であって、該構造は、該デプレッションモードトランジスタデバイス及び前記エンハンスメントモードトランジスタデバイスのためのチャネル層を有し、該方法は、前記チャネル層の上のエンハンスメントモードトランジスタデバイスInGaPエッチストップ層と、前記InGaP層の上の第1の層と、該第1の層の上のデプレッションモードトランジスタデバイスエッチストップ層と、該デプレッションモードトランジスタデバイスエッチストップ層の上の第2の層とを有する構造を提供し、前記第1の層に使用される材料はInGaPとは異なり、前記構造の前記第1の領域の上に配置される窓を有する第1のマスクを提供し、該第1のマスクは前記構造の前記第2の領域をマスクし、前記窓によって露出される前記構造の前記第1の領域の部分にエッチング液を接触させて、前記第2の層、前記デプレッションモードトランジスタデバイスエッチストップ層を貫通し前記第1の層で終止する第1のリセスを形成し、前記第1のマスクを除去し、前記エッチングされた構造の上に第2のマスクを提供し、該第2のマスクは、前記構造の前記第2の領域の上に配置される窓を有し、該構造の前記第1の領域をマスクし、前記窓によって露出される前記構造の前記第2の領域の部分にエッチング液を接触させ、それにより該第2の領域に第2のリセスを形成し、該第2のリセスは、前記第2の層、前記デプレッションモードトランジスタデバイスエッチストップ層、前記第1の層を貫通し、前記InGaP層で終止する、ことを含む方法。III-V基板構造を形成する方法であって、該構造の第1の領域に配置されるエンハンスメントモードトランジスタデバイスと、該構造の横方向にずれた第2の領域に配置されるデプレッションモードトランジスタデバイスとを有するIII-V基板構造を形成する方法であって、該構造は、該デプレッションモードトランジスタデバイス及び前記エンハンスメントモードトランジスタデバイスのためのチャネル層を有し、該方法は、前記チャネル層の上のエンハンスメントモードトランジスタデバイスInGaPエッチストップ層と、前記InGaP層の上のAlGaAs層と、該AlGaAs層の上のAlAsデプレッションモードトランジスタデバイスエッチストップ層と、該AlAsエンハンスメントモードトランジスタデバイスエッチストップ層の上のGaAs層とを提供し、前記エッチングされた構造の上に第1のマスクを提供し、該第1のマスクは前記構造の前記第1の領域の上に配置される窓を有し、前記構造の前記第2の領域をマスクし、前記第1の領域の部分にエッチング液を接触させ、それにより前記GaAs層内に、次いで前記AlAs層内に入り前記AlGaAs層で終止する第1のリセスを形成し、前記第1のマスクを除去し、前記エッチングされた構造の上に第2のマスクを提供し、該第2のマスクは前記構造の前記第2の領域の上に配置される窓を有し、該第3のマスクは前記構造の前記第1の領域をマスクし、前記構造の前記第2の領域の部分にエッチング液を接触させ、それにより前記GaAs層に、次いで前記AlAs層に、次いで前記AlGaAs層に、そして前記InGaP層に入る第2のリセスを形成する、ことを含む方法。前記第1の領域に、前記AlGaAs層とショットキー接触するゲート電極を形成すること、及び前記第2の領域に、前記InGaP層とショットキー接触するゲート電極を形成することを含む、請求項12に記載の方法。第2のGaAs層を形成することを含み、該第2のGaAs層とオーミック接触する前記トランジスタデバイスのためのソース電極及びドレイン電極を形成することを含む、請求項13に記載の方法。III-V基板構造を形成する方法であって、該構造の第1の領域に配置されるエンハンスメントモードトランジスタデバイスと、該構造の横方向にずれた第2の領域に配置されるデプレッションモードトランジスタデバイスとを有するIII-V基板構造を形成する方法であって、該構造は、前記デプレッションモードトランジスタデバイス及び前記エンハンスメントモードトランジスタデバイスのためのチャネル層を有し、該方法は、前記チャネル層の上のエンハンスメントモードトランジスタデバイスInGaPエッチストップ層と、前記InGaP層の上のAlGaAs層と、該AlGaAs層の上のAlAsデプレッションモードトランジスタデバイスエッチストップ層と、該AlAsエンハンスメントモードトランジスタデバイスエッチストップ層の上の第1のGaAs層と、該GaAs層の上のAlAs第1リセスエッチストップ層と、該AlAs第1リセスエッチストップ層の上の第2のGaAs層とを提供し、前記第1の領域の一部の上に配置される窓及び前記第2の領域の一部の上に配置される窓を有する第1のマスクを提供し、前記窓によって露出された前記構造の部分にエッチング液を接触させ、それにより該構造の前記第1の領域の第1のリセスと前記第2の領域の第1のリセスとを形成し、該第1のリセスは前記第2のGaAs層及び前記AlAs第1リセスエッチストップ層を貫通し前記AlGaAs層で終止し、前記第1のマスクを除去し、前記エッチングされた構造の上に第2のマスクを提供し、該第2のマスクは、該構造の前記第1の領域でエッチングされた前記第1のリセスの上に配置される窓を有し、前記構造の前記第2の領域に形成された前記第1のリセスをマスクし、前記構造の前記第1の領域でエッチングされた第1のリセスの部分にエッチング液を接触させ、それにより該第1のリセスを前記第1のGaAs層内に、次いで前記AlAs層内に広げ、前記AlGaAs層で終止させ、前記第2のマスクを除去し、前記エッチングされた構造の上に第3のマスクを提供し、該第3のマスクは、該構造の前記第2の領域でエッチングされた前記第1のリセスの上に配置される窓を有し、前記構造の前記第1の領域に形成された前記第1のリセスをマスクし、前記構造の前記第2の領域でエッチングされた第1のリセスの部分にエッチング液を接触させ、それにより該第1のリセスを前記第1のGaAs層内に、次いで前記AlAs層内に、次いで前記AlGaAs層内に、そして前記InGaP層内に広げる、ことを含む方法。前記第1の領域に形成された前記第2のリセスを終止させる前記AlGaAs層とショットキー接触するゲート電極を形成すること、及び前記第2の領域に形成された前記第2のリセスを終止させる前記InGaP層とショットキー接触するゲート電極を形成することを含む、請求項15に記載の方法。前記第2のGaAs層とオーミック接触する前記トランジスタデバイスのためのソース電極及びドレイン電極を形成することを含む、請求項16に記載の方法。III-V基板構造と、該基板構造の上に配置されるInGaP層と、該InGaP層の上に配置されるAlGaAsショットキー層と、該AlGaAsショットキー層とショットキー接触するゲート電極と、を具備する電界効果トランジスタ構造。前記基板構造の上に配置されるInGaAs層と、該InGaAs層の上に配置されるAlGaAs層と、を具備し、前記InGaP層は前記AlGaAs層の上に配置される、請求項18に記載の電界効果トランジスタ構造。