"入力信号が入力されるベースと、コレクタ電圧が印加されるコレクタと、エミッタとを有する増幅素子と、バイアス電流を前記増幅素子の前記ベースに供給するバイアス回路とを備え、前記バイアス回路は、前記コレクタ電圧が所定の閾値より低くなると前記バイアス電流を低減させるバイアス電流低減回路を有することを特徴とする電力増幅器。前記バイアス回路は、リファレンス電圧が入力される制御端子と、電源電圧が入力される第1端子と、前記増幅素子の前記ベースに接続された第2端子とを有するバイアス用トランジスタと、前記バイアス用トランジスタの前記第2端子に接続された第1の抵抗と、前記第1の抵抗と接地点との間に接続された第2の抵抗とを有し、前記バイアス電流低減回路は、制御端子と、前記第1の抵抗と前記第2の抵抗の間に接続された第1端子と、接地された第2端子とを有するトランジスタと、前記トランジスタの前記制御端子に制御電圧を供給する制御回路とを有することを特徴とする請求項1に記載の電力増幅器。前記制御回路は、前記コレクタ電圧が所定の閾値より低い場合に、前記トランジスタをONさせることを特徴とする請求項2に記載の電力増幅器。前記コレクタ電圧が低くなると前記電源電圧を低減させる電源電圧低減回路を更に備え、前記制御回路は、前記電源電圧が所定の閾値より低い場合に前記トランジスタをONさせることを特徴とする請求項2に記載の電力増幅器。前記コレクタ電圧が低くなると前記リファレンス電圧を低減させるリファレンス電圧低減回路を更に備え、前記制御回路は、前記リファレンス電圧が所定の閾値より低い場合に前記トランジスタをONさせることを特徴とする請求項2に記載の電力増幅器。前記第2の抵抗は10以上の正の温度特性を持つことを特徴とする請求項2~5の何れか1項に記載の電力増幅器。前記バイアス電流低減回路は、前記コレクタ電圧が互いに異なる複数の閾値より低い場合にそれぞれ前記バイアス電流を下げる複数のバイアス電流低減回路を有することを特徴とする請求項1~6の何れか1項に記載の電力増幅器。図22は、図20のバイアス回路を用いた電力増幅器のアイドル電流の温度特性を示す図である。ここで、アイドル電流とは、RF信号が入力されない時のバイアス電流である。図23は、図20のバイアス回路を用いた電力増幅器の歪の温度特性を示す図である。図24は、図21のバイアス回路を用いた電力増幅器のアイドル電流の温度特性を示す図である。図25は、図21のバイアス回路を用いた電力増幅器の歪の温度特性を示す図である。これらの図から分かるように、図20のバイアス回路の方が、温度変化に対するアイドル電流や歪の平坦性がよい。しかし、出力電力や動作電流が大きい電力増幅器には、図20のバイアス回路ではなく、図21のバイアス回路が用いられる。従って、出力電力や動作電流が大きい電力増幅器において、中低出力動作時に増幅素子のコレクタ電圧を下げた場合に、温度変化に対する歪の変動が大きくなる。このため、コレクタ電圧を下げたことによる効率改善効果が制限されるという問題があった。本発明は、上述のような課題を解決するためになされたもので、その目的は、中低出力動作時でも動作効率を十分に向上させることができる電力増幅器を得るものである。本発明に係る電力増幅器は、入力信号が入力されるベースと、コレクタ電圧が印加されるコレクタと、エミッタとを有する増幅素子と、バイアス電流を前記増幅素子の前記ベースに供給するバイアス回路とを備え、前記バイアス回路は、前記コレクタ電圧が所定の閾値より低くなると前記バイアス電流を低減させるバイアス電流低減回路を有することを特徴とする。本発明により、中低出力動作時でも動作効率を十分に向上させることができる。本発明の実施の形態に係る電力増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。実施の形態1.図1は、本発明の実施の形態1に係る電力増幅器を示す図である。この電力増幅器は、HBTとFETを同一基板上に形成するBiFETプロセスにより形成される2段増幅器である。GaAs-HBT電力増幅器とバイアス回路が同一GaAsチップ上に集積化されている。点線枠内がGaAsチップであり、点線枠外の回路素子はモジュール基板上にチップ部品や線路によって形成されている。入力信号を増幅する初段増幅素子であるTr1と、Tr1の出力信号を増幅する後段増幅素子であるTr2とが同一のGaAs基板上に形成されている。Tr1,Tr2はGaAs-HBTである。Tr1のベースには入力信号が入力され、コレクタにはコレクタ電圧が印加され、エミッタは接地されている。Bias1はTr1のベースにバイアス電流を供給する初段バイアス回路であり、Bias2はTr2のベースにバイアス電流を供給する後段バイアス回路である。INはRF信号入力端子、OUTはRF出力信号端子、R2~R4は抵抗、C1~C10は容量、L1,L2はインダクタである。L3~L8は特定の電気長を有する線路であり、インダクタとして作用する。Vcはコレクタ電源端子、Vc1はTr1用のコレクタ電源端子、Vc2はTr2用のコレクタ電源端子、VcbはBias1,Bias2の電源端子、VrefはBias1,Bias2にリファレンス電圧を印加する端子である。コレクタ電圧制御回路10は、Vc端子から入力した電圧を制御したコレクタ電圧をそれぞれTr1,Tr2に供給するDC/DCコンバータである。このコレクタ電圧制御回路10により、電力増幅器の中低出力動作時にTr1,Tr2に供給するコレクタ電圧を低減させる。なお、コレクタ電圧制御回路10は外部からの制御信号に応じてコレクタ電圧を制御するが、電力増幅器の出力電力をモニタして制御してもよい。図2は、本発明の実施の形態1に係るバイアス回路を示す図である。このバイアス回路は、図1の初段増幅素子Tr1のベースにバイアス電流を供給する初段バイアス回路Bias1である。ただし、後段バイアス回路Bias2の構成も同様である。バイアス用トランジスタTrb1のベースには、Vref端子及び抵抗Rb1を介してリファレンス電圧が入力される。Trb1のコレクタには、Vcb端子を介して電源電圧が入力される。Trb1のエミッタは、Vbo1端子を介してTr1のベースに接続されている。Trb1のエミッタに第1の抵抗Rb2が接続され、Rb2と接地点との間に第2の抵抗Rb3が接続されている。Trb1のベースと接地点との間に、ベースとコレクタが短絡したTrb2,Trb3が直列に接続されている。バイアス電流低減回路12は、トランジスタTrb4,Trb5,FET1、抵抗Rb4~Rb7、及び制御回路14を有する。Trb4,Trb5はGaAs-HBT、FET1はGaAs-FETである。FET1の閾値電圧は-0.2~-1.0Vである。Trb4のコレクタはRb2とRb3の間に接続され、エミッタは接地されている。Trb4のベースと接地点との間にRb4が接続されている。Trb5のコレクタはTb5を介してVcb端子に接続され、エミッタはTrb4のベースに接続されている。FET1のドレインはRb6を介してVref端子に接続され、ソースはTrb5のベースに接続されている。Trb4,Trb5をONする電圧として、約1.3VTrb4約1.3VTrb5=約2.5Vが必要となる。そこで、FET1のドレイン電圧を2.5V以上にする。制御回路14は、Rb7を介してFET1のゲートに制御電圧Vctrlを供給する。制御回路14は、Vc1端子から入力したコレクタ電圧が所定の閾値より低い場合にVctrlをHigh2.5Vとし、コレクタ電圧が所定の閾値より高い場合にVctrlをLow0Vとする。ここで、FET1のゲート電圧が0Vの場合Vctrl=Low、FET1がOFFとなる0-2.5=-2.5V<-1.0V閾値電圧ため、Trb5,Trb4もOFFとなる。一方、FET1のゲート電圧が2.5Vの場合Vctrl=High、FET1がONする2.5-2.5=0V>-1.0V閾値電圧ため、Trb5,Trb4もONする。このように、制御回路14は、コレクタ電圧が所定の閾値より低い場合に、FET1,Trb5,Trb4をONさせる。この結果、バイアス電流低減回路12は、コレクタ電圧が所定の閾値より低くなるとバイアス電流アイドル電流を低減させる。図3は、本発明の実施の形態1に係る電力増幅器のコレクタ電圧とアイドル電流の関係を示す図である。コレクタ電圧が所定の閾値より低いと、アイドル電流が低くなることが分かる。図4は、本発明の実施の形態1に係る電力増幅器のアイドル電流の温度特性を示す図である。図5は、本発明の実施の形態1に係る電力増幅器の歪の温度特性を示す図である。コレクタ電圧を所定の閾値より下げた場合Vc_High→Vc_Midでも、温度変化に対するアイドル電流や歪の変動が小さいことが分かる。以上説明したように、本実施の形態では、コレクタ電圧が所定の閾値より低くなると、バイアス電流低減回路12がバイアス電流アイドル電流を低減させる。これにより中低出力動作時にコレクタ電圧制御回路10が増幅素子のコレクタ電圧を下げた場合でも、温度変化に対する歪の変動が大きくならない。従って、コレクタ電圧を十分に下げることができるため、中低出力動作時でも動作効率を十分に向上させることができる。図6は、本発明の実施の形態1に係る電力増幅器のアイドル電流の温度特性を示す図である。図7は、本発明の実施の形態1に係る電力増幅器の歪の温度特性を示す図である。Rb3が10~20の正の温度特性温度の上昇率に対して抵抗値の上昇率が10~20を持つ場合には、2未満の正の温度特性を持つ場合に比べて、温度変化に対するアイドル電流や歪の変動が小さくなることが分かる。なお、GaAsの通常の半導体プロセスで容易に形成できる半導体抵抗として、10~20の温度特性の抵抗を例に説明した。しかし、これに限らず、Rb3が10以上の正の温度特性を持つ場合に、十分な効果を得ることができる。図8は、本発明の実施の形態1に係るバイアス回路の変形例1を示す図である。図2のバイアス回路に比べてTrb4,Trb5,Rb4~Rb6を省略している。FET1のドレインはRb2とRb3の間に接続され、ソースは接地されている。この場合でも、上記の効果を得ることができる。なお、電源電圧や制御電圧が全てプラス電位の場合でもFET1をOFFできるように、FET1をエンハンスメント型にする必要がある。図9は、本発明の実施の形態1に係るバイアス回路の変形例2を示す図である。Rb4と接地点との間にGaAs-FETであるトランジスタTrb6を接続し、Trb6のベースに抵抗Rb8を介してVenable端子が接続されている。Venable端子から、バイアス電流低減回路12をON/OFFするイネーブル信号が入力される。これにより、閾値近辺でバイアス電流低減回路12を確実にOFFすることができる。実施の形態2.図10は、本発明の実施の形態2に係るバイアス回路を示す図である。実施の形態2では、実施の形態1に比べて電源電圧低減回路16が追加され、制御回路14の制御方法が異なる。電源電圧低減回路16は、コレクタ電圧が低くなると、Vcb端子から入力した電源電圧を低減させてBias1,Bias2に供給する。なお、電源電圧低減回路16は外部からの制御信号に応じて電源電圧を制御するが、電力増幅器の出力電力をモニタして制御してもよい。制御回路14は、電源電圧低減回路16から供給された電源電圧が所定の閾値より低い場合にVctrlをHigh2.5Vとし、電源電圧が所定の閾値より高い場合にVctrlをLow0Vとする。図11は、本発明の実施の形態2に係る電力増幅器の電源電圧とアイドル電流の関係を示す図である。電源電圧が所定の閾値より低いと、アイドル電流が低くなることが分かる。以上説明したように、本実施の形態では、中低出力時に増幅素子のコレクタ電圧を下げる際に、バイアス回路の電源電圧も下げる。これにより、アイドル電流を低減して実施の形態1と同様の効果を得ることができ、かつバイアス回路の消費電流も低減することができる。実施の形態3.図12は、本発明の実施の形態3に係るバイアス回路を示す図である。実施の形態3では、実施の形態1に比べてリファレンス電圧低減回路18が追加され、制御回路14の制御方法が異なる。リファレンス電圧低減回路18は、コレクタ電圧が低くなると、リファレンス電圧を低減させてBias1,Bias2に供給する。なお、リファレンス電圧低減回路18は外部からの制御信号に応じて、リファレンス電圧を制御するが、電力増幅器の出力電力をモニタして制御してもよい。制御回路14は、リファレンス電圧低減回路18から供給された、リファレンス電圧が所定の閾値より低い場合にVctrlをHigh2.5Vとし、リファレンス電圧が所定の閾値より高い場合にVctrlをLow0Vとする。図13は、本発明の実施の形態3に係る電力増幅器のリファレンス電圧とアイドル電流の関係を示す図である。リファレンス電圧が所定の閾値より低いと、アイドル電流が低くなることが分かる。以上説明したように、本実施の形態では、中低出力時に増幅素子のコレクタ電圧を下げる際に、バイアス回路のリファレンス電圧も下げる。これにより、アイドル電流を低減して実施の形態1と同様の効果を得ることができる。実施の形態4.図14は、本発明の実施の形態4に係るバイアス回路を示す図である。本実施の形態のバイアス電流低減回路12は、コレクタ電圧が互いに異なる複数の閾値より低い場合にそれぞれバイアス電流を下げる複数のバイアス電流低減回路を有する。各バイアス電流低減回路の構成は、実施の形態1のバイアス電流低減回路12と同様である。図15は、本発明の実施の形態4に係る電力増幅器のコレクタ電圧とアイドル電流の関係を示す図である。本実施の形態では、実施の形態1よりも細かくアイドル電流を切り替えることができる。"