"ゲート電極と、有機半導体層と、前記ゲート電極および前記有機半導体層を絶縁するゲート絶縁膜と、前記有機半導体層に接して設けられたソース電極およびドレイン電極とを備え、前記有機半導体層は、大きいサイズのグレインを有する層を有し、前記大きいサイズのグレインの間は、小さいサイズのグレインが埋め込まれた状態である半導体装置。前記大きいサイズのグレインを有する層は、前記ゲート絶縁膜に隣接して配置され、前記ソース電極および前記ドレイン電極と前記有機半導体層との接触部においては、前記大きいサイズのグレインの間に前記小さいサイズのグレインが埋め込まれた状態である請求項1に記載の半導体装置。前記大きいサイズのグレインを有する層は、少なくとも前記ソース電極および前記ドレイン電極の間のチャネル領域に配置され、前記ソース電極および前記ドレイン電極と前記有機半導体層との接触部においては、前記大きいサイズのグレインの間に前記小さいサイズのグレインが埋め込まれた状態である請求項1に記載の半導体装置。前記大きいサイズのグレインを有する層は、1μm以上かつ5μm以下の範囲のサイズのグレインからなり、前記大きいサイズのグレインの間に埋め込まれた状態である前記小さいサイズのグレインは、0.05μm以上かつ0.5μm以下の範囲のサイズのグレインからなる請求項1または請求項2に記載の半導体装置。前記ソース電極および前記ドレイン電極の間のチャネル領域の長さをLとしたとき、前記大きいサイズのグレインを有する層は、Lの1/5倍以上かつ1倍以下の範囲のサイズのグレインからなり、前記大きいサイズのグレインの間に埋め込まれた状態である前記小さいサイズのグレインは、前記大きいサイズのグレインの1/20倍以上かつ1/10倍以下の範囲のサイズのグレインからなる請求項1または請求項2に記載の半導体装置。前記有機半導体層が前記ソース電極および前記ドレイン電極の上に設けられてなる、ボトムコンタクト型の有機トランジスタを備えた請求項1ないし請求項5のいずれか1項に記載の半導体装置。ゲート電極と、有機半導体層と、前記ゲート電極および前記有機半導体層を絶縁するゲート絶縁膜と、前記有機半導体層に接して設けられたソース電極およびドレイン電極とを備え、前記有機半導体層は、大きいサイズのグレインで構成された第1の層と、小さいサイズのグレインで構成された第2の層とを有し、前記第1の層のグレイン間の空隙は、前記第2の層を構成する小さいサイズのグレインで埋め込まれた状態である半導体装置。前記第1の層は、前記ゲート絶縁膜に隣接して配置され、前記ソース電極および前記ドレイン電極と前記有機半導体層との接触部においては、前記大きいサイズのグレインの間に前記小さいサイズのグレインが埋め込まれた状態である請求項7に記載の半導体装置。前記ソース電極および前記ドレイン電極の間のチャネル領域は、前記第1の層の少なくとも一部に対応しており、前記ソース電極および前記ドレイン電極と前記有機半導体層との接触部においては、前記大きいサイズのグレインの間に前記小さいサイズのグレインが埋め込まれた状態である請求項7に記載の半導体装置。前記第1の層は、1μm以上かつ5μm以下の範囲のサイズのグレインからなり、前記第2の層は、0.05μm以上かつ0.5μm以下の範囲のサイズのグレインからなる請求項7または請求項8に記載の半導体装置。前記ソース電極および前記ドレイン電極の間のチャネル領域の長さをLとしたとき、前記第1の層は、Lの1/5倍以上かつ1倍以下の範囲のサイズのグレインからなり、前記第2の層は、前記第1の層のグレインサイズの1/20倍以上かつ1/10倍以下の範囲のサイズのグレインからなる請求項7または請求項8に記載の半導体装置。前記有機半導体層が前記ソース電極およびドレイン電極の上に設けられてなる、ボトムコンタクト型の有機トランジスタを備えた請求項7ないし請求項11のいずれか1項に記載の半導体装置。しかしながら、上述したような有機半導体層を有する有機トランジスタは、移動度が十分ではなく、コンタクト抵抗も十分に低くないため、高いトランジスタ特性を実現することが難しい、という問題がある。そこで、上述したような課題を解決するために、本発明は、移動度が向上し、コンタクト抵抗が低減された半導体装置を提供することを目的とする。本発明の第1の半導体装置は、ゲート電極と、有機半導体層と、ゲート電極および有機半導体層を絶縁するゲート絶縁膜と、有機半導体層に接して設けられたソース電極およびドレイン電極とを備えたものである。有機半導体層は、大きいサイズのグレインを有する層を有し、大きいサイズのグレインの間は、小さいサイズのグレインが埋め込まれた状態となっている。本発明の第2の半導体装置は、ゲート電極と、有機半導体層と、ゲート電極および有機半導体層を絶縁するゲート絶縁膜と、有機半導体層に接して設けられたソース電極およびドレイン電極とを備えたものである。有機半導体層は、大きいサイズのグレインで構成された第1の層と、小さいサイズのグレインで構成された第2の層とを有し、第1の層のグレイン間の空隙は、第2の層を構成する小さいサイズのグレインで埋め込まれた状態となっている。本発明の半導体装置では、ゲート絶縁膜との界面近傍のチャネル領域に配置されるグレインバウンダリーの数が低減されるため、トランジスタの移動度を向上させることが可能となる。また、有機半導体層が小さいサイズのグレインを含むため、有機半導体層の上層側または下層側に配置されるソースドレイン電極の表面に小さいサイズのグレインが接する場合には、有機半導体層とソースドレイン電極との接触面積が増大し、トランジスタのコンタクト抵抗が低減される。本発明の半導体装置によれば、トランジスタの移動度が向上するとともに、コンタクト抵抗が低減されるため、高いトランジスタ特性を実現することができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。本発明の半導体装置に係わる実施の形態の一例を、ボトムゲートボトムコンタクト型のトランジスタ構造を例にとり、図1の断面模式図によって説明する。この図に示すように、例えばガラス基板からなる基板11上には、例えばクロムCrと金Auが順次積層された2層構造のゲート電極12が設けられている。また、このゲート電極12を覆う状態で、基板11上には、例えばポリビニルフェノールPolyVinylPhenolPVPからなるゲート絶縁膜13が設けられている。ここで、ゲート絶縁膜13としては、表面の平坦性に優れた膜を用いることが好ましく、平坦性が高い程、後述する有機半導体層の第1の層のグレインサイズを大きくすることが可能である。このような絶縁材料としては、上記PVPの他にも酸化シリコンSiO2が用いられる。このゲート絶縁膜13上には、例えばAuからなるソースドレイン電極14が設けられている。また、上記ソースドレイン電極14上を含むゲート絶縁膜13上には、例えばペンタセンからなる有機半導体層15が設けられている。有機半導体層15は、ソースドレイン電極14間のゲート絶縁膜13との界面近傍の領域がチャネル領域15となる。ここで、本発明の特徴的な構成としては、有機半導体層15がグレインサイズの異なる層を積層してなる。ここでは、例えば有機半導体層15が、第1の層15aとこの第1の層15aよりもグレインサイズの小さい第2の層15bとを備えており、ゲート絶縁膜13上に、第1の層15aと第2の層15bとがこの順に積層されていることとする。これにより、グレインサイズの大きい第1の層15aが有機半導体層15のゲート絶縁膜13側に配置されるため、有機半導体層15のチャネル領域15に配置されるグレインバウンダリーの数が抑制され、トランジスタの移動度を向上させることが可能となる。また、グレインサイズの小さい第2の層15bが第1の層15a上に配置されることで、上記チャネル領域15を構成する第1の層15aのグレイン間の空隙が、小さいサイズのグレインで埋め込まれた状態となる。これにより、グレイン間の電気的接続がスムーズになるため、移動度が向上する。また、ソースドレイン電極14上にも第1の層15aのグレイン間の空隙が生じるが、第2の層15bを構成する小さいサイズのグレインで埋め込まれることで、ソースドレイン電極14と有機半導体層15との接触面積が増大し、コンタクト抵抗が低減される。ここで、第1の層15aのグレインサイズは、チャネル長Lを5μmとした場合に、1μm以上5μm以下チャネル長Lの1/5以上1以下であることが好ましく、第2の層15bのグレインサイズは、0.05μm以上0.5μm以下第1の層15aのグレインサイズの1/20以上1/10以下であることが好ましい。各層が上記範囲のグレインサイズでそれぞれ形成されることで、トランジスタの移動度を確実に向上させることが可能となる。また、第1の層15aの膜厚は50nm~300nm、第2の層15bの膜厚は40nm~300nmの範囲で形成されることとする。上述したような構成のトランジスタ構造は、次のような工程順で製造される。まず、図2aに示すように、ガラス基板からなる基板11上に、例えば真空蒸着法により、CrとAuとをこの順に成膜し、通常のフォトリソグラフィー技術により、パターンニングすることで、ゲート電極12を形成する。次に、例えばスピンコート法により、ゲート電極12を覆う状態で、基板11上に、架橋材が添加されたPVPからなる有機材料を塗布する。その後、ベークすることで、架橋を促進させて、ゲート絶縁膜13を形成する。PVPからなる有機材料の架橋が促進されることで、有機溶媒耐性が高まるため、ゲート絶縁膜13上でフォトリソグラフィー工程を行うことが可能となる。次いで、図2bに示すように、例えば真空蒸着法により、ゲート絶縁膜13上に、Auを成膜した後、通常のフォトリソグラフィー技術により、このAu膜をパターンニングすることで、ソースドレイン電極14を形成する。次に、図2cに示すように、例えば真空蒸着法により、ソースドレイン電極14上を含むゲート絶縁膜13上に、ペンタセンからなる有機半導体層を形成する。この有機半導体層は、第1の層と第1の層よりもグレインサイズの小さい第2の層を順次積層してなる。ここでは、各層のグレインサイズを、真空蒸着法の成膜レートにより制御することとする。この場合、まず、成膜レートを低速にすることで、グレインサイズの大きい第1の層15aを成膜する。ここでいう低速とは、0.005nm/s以上0.05nm/s以下であり、さらに好ましくは0.005nm/s以上0.01nm/s以下である。この範囲の成膜レートで蒸着を行うことで、1μm以上5μm以下の範囲のグレインサイズを有する第1の層15aが形成される。ここでは、例えば0.005nm/sの成膜レートで蒸着を行うことで、第1の層15aを50nmの膜厚で形成する。なお、上記成膜レートは蒸着源の加熱温度で規定され、成膜レートが安定するまで、蒸着源と基板11との間は遮断されていることとする。続いて、図2dに示すように、上記成膜レートを、第1の層15aを成膜した際の成膜レートよりも高速にして蒸着を行うことで、第1の層15a上に第2の層15bを形成する。この成膜レートを高速にすることで、ペンタセンのグレインサイズは第1の層15aよりも小さくなる。ここでいう高速とは、0.05nm/sより速く、さらに好ましくは0.7nm/s以上である。この範囲の成膜レートで蒸着を行うことで、0.05μm以上0.5μm以下のグレインサイズを有する第2の層15bが形成される。ここでは、第1の層15aの成膜レートよりも100倍以上速い例えば0.7nm/sの成膜レートで蒸着を行い、第2の層15bを40nmの膜厚で形成する。これにより、第1の層15aと第2の層15bとが順次積層された有機半導体層15が形成される。以上のようにして、本実施形態のボトムゲートボトムコンタクト型の有機トランジスタが形成される。このような半導体装置によれば、グレインサイズの大きい第1の層15aをゲート絶縁膜13側に配置することで、チャネル領域15に配置されるグレインバウンダリーの数が低減されるため、トランジスタの移動度を向上させることが可能となる。また、第1の層15a上にグレインサイズの小さい第2の層15bが配置されることで、ソースドレイン電極14上の第1の層15aのグレイン間の空隙が、第2の層15bを構成する小さいサイズのグレインで埋め込まれるため、ソースドレイン電極14と有機半導体層15との接触面積が増大し、コンタクト抵抗が低減される。これによっても移動度を向上させることができる。したがって、高いトランジスタ特性を実現させることができる。さらに、本実施形態の半導体装置によれば、上記チャネル領域15を構成する第1の層15aのグレイン間の空隙も、第2の層15bを構成する小さいサイズのグレインで埋め込まれることで、グレイン間の電気的接続がスムーズになり、さらに移動度を向上させることができる。なお、ここでは、ボトムゲートボトムコンタクト型の有機トランジスタを例にとって説明したが、本発明はこれに限定されず、ソースドレイン電極14が有機半導体層15上に形成されたボトムゲートトップコンタクト型の有機トランジスタであっても、同様効果を奏することが可能である。ただし、ボトムコンタクト型の方が、有機半導体層15とソースドレイン電極14との間のコンタクト抵抗が顕著に増大する場合があるため、本発明を好適に用いることができる。ここで、上述したボトムゲートボトムコンタクト型のトランジスタについて、真空蒸着法により有機半導体層を成膜する際の成膜レートを変化させた場合のトランジスタの真性移動度およびコンタクト抵抗の変化について、図3に示す。ここで、真性移動度とは、コンタクト抵抗の影響を除外した、チャネルが本来備えている移動度を指し、チャネル長を変えた場合のソース-ドレイン間の抵抗をプロットして、その傾きから求められるものである。なお、ここでは、成膜レートを一定にした単層構造で有機半導体層をそれぞれ形成した。また、ゲート絶縁膜としては、SiO2の単層膜を用いた場合と、SiO2とPVPとをこの順に積層させた積層膜を用いた場合の2例で行った。このグラフに示すように、成膜レートが遅くなるにつれて真性移動度が高くなることが確認された。これは、成膜レートを遅くすることで、グレインサイズの大きな有機半導体層が形成され、チャネル領域に配置されるグレインバウンダリーの数が抑制されるためと考えられる。また、成膜レートが速くなるにつれてコンタクト抵抗が低くなることが確認された。これは、成膜レートを速くすることで、グレインサイズの小さい有機半導体層が形成され、有機半導体層とソースドレイン電極との接触面積が増大するためと考えられる。第2実施形態次に、本発明の第2の実施形態を図4の断面模式図を用いて説明する。ここでは、トップゲートボトムコンタクト型の有機トランジスタの例について説明する。この図に示すように、例えばガラス基板からなる基板21上には、例えばCrとAuが順次積層された2層構造のソースドレイン電極22が設けられている。また、このソースドレイン電極22上を含む基板21上には、例えばペンタセンからなる有機半導体層23が設けられている。有機半導体層23は、ソースドレイン電極22間のゲート絶縁膜24との近傍領域がチャネル領域23となる。ここで、本発明の特徴的な構成としては、有機半導体層23がグレインサイズの異なる層を積層してなる。ここでは、例えば有機半導体層23が、第1の層23aとこの第1の層23aよりもグレインサイズの小さい第2の層23bとを備えており、基板21上に第2の層23bと第1の層23aとがこの順に積層されていることとする。なお、上記第1の層23aと第2の層23bの各グレインサイズおよび膜厚については、図1を用いて説明した第1実施形態と同様であることとする。このように、グレインサイズの大きい第1の層23aが有機半導体層23のゲート絶縁膜24側に配置されることで、有機半導体層23のチャネル領域23に配置されるグレインバウンダリーの数を抑制できるため、トランジスタの移動度を向上させることが可能となる。また、ソースドレイン電極22上には第1の層23aよりもグレインサイズの小さい第2の層23bが配置されることで、ソースドレイン電極22上にグレインサイズの大きい第1の層23aが配置される場合と比較して、ソースドレイン電極22と有機半導体層23との間に生じる空隙が抑制されるため、ソースドレイン電極22と有機半導体層23との接触面積が増大し、コンタクト抵抗が低減される。さらに、上述した有機半導体層23上には、例えばポリパラキシリレンからなるゲート絶縁膜24が配置され、ゲート絶縁膜24上には、例えばAuからなるゲート電極25がパターン形成されている。また、上述したような構成のトランジスタ構造は、次のような工程順で製造される。まず、図5aに示すように、ガラス基板からなる基板11上に、例えば真空蒸着法により、Au膜を成膜し、通常のフォトリソグラフィー技術により、パターンニングすることで、ソースドレイン電極22を形成する。次に、図5bに示すように、例えば真空蒸着法により、ソースドレイン電極22上を含む基板21上に、ペンタセンからなる有機半導体層を形成する。この有機半導体層は、第2の層と第2の層よりもグレインサイズの大きい第1の層とを順次積層してなる。本実施形態においても、各層のグレインサイズを、真空蒸着法の成膜レートにより制御することとする。この場合、まず、成膜レートを低速にすることで、グレインサイズの小さい第2の層23bを成膜する。この第2の層23bを成膜する際の成膜レートの範囲は、第1実施形態で図2dを用いて説明した第2の層15bを成膜する際の成膜レートと同一であることとする。続いて、図5cに示すように、上記成膜レートを、第1の層15aを成膜した際の成膜レートよりも低速にして蒸着を行うことで、第2の層23b上に第1の層23aを成膜する。この成膜レートを低速にすることで、ペンタセンのグレインサイズは第1の層23bよりも大きくなる。この第2の層23aを成膜する際の成膜レートは、第1実施形態で図2cを用いて説明した第1の層15aを成膜する際の成膜レートと同一の範囲であることとする。以上のようにして、第2の層23bと第1の層23aとが順次積層された有機半導体層23が形成される。次いで、図5dに示すように、例えば化学的気相成長ChemicalVaporDepositionCVD法により、有機半導体層23上に、ポリパラキシリレンからなるゲート絶縁膜24を形成する。このポリパラキシリレンは、プラズマを使用せずに、室温での成膜が可能であるため、ペンタセンからなる有機半導体層23に対するダメージが少ない。このため、ポリパラキシリレンの成膜工程により、ペンタセンの半導体特性を大きく損なうことはない。続いて、図5eに示すように、例えば真空蒸着法により、ゲート絶縁膜24上に、Auを成膜した後、通常のフォトリソグラフィー技術により、このAu膜をパターンニングすることで、ゲート電極25を形成する。なお、デバイスのデザインルールによっては、シャドウマスクを介してAuからなるゲート電極25をパターン形成してもよい。以上のようにして、本実施形態のトップゲートボトムコンタクト型の有機トランジスタが形成される。このような半導体装置によれば、第1実施形態と同様に、グレインサイズの大きい第1の層23aがゲート絶縁膜24側に配置されることで、トランジスタの移動度を向上させることが可能となる。また、ソースドレイン電極22が設けられた基板21上にグレインサイズの小さい第2の層23bが配置されることで、ソースドレイン電極22と有機半導体層23との接触面積が増大し、コンタクト抵抗が低減される。これによっても移動度を向上させることができる。したがって、高いトランジスタ特性を実現させることができる。なお、上述した第1実施形態および第2実施形態では、有機半導体層15、23として、ペンタセンを用いた例について説明したが、TIPS-ペンタセン、アントラセン、アントラジチオフェン等からなる他の有機半導体材料を用いてもよい。また、ここでは、有機半導体層15、23が2層構造である例について説明するが、グレインサイズの異なる層が積層されていれば、2層以上で構成されていてもよい。また、上記実施形態では、有機半導体層15、23を構成する第1の層15a、23aおよび第2の層15b、23bについて、各層のグレインサイズを真空蒸着法の成膜レートにより制御する例について説明した。しかし、本発明はこれに限定されず、蒸着を行う際の基板11、21の温度により、各層のグレインサイズを制御することも可能である。この場合には、基板の温度が高いとグレインサイズが大きくなる。また、成膜レートと基板の温度の両方を調整することで、グレインサイズを制御してもよい。さらに、有機半導体層15,23の成膜方法についても真空蒸着法に限定されることなく、塗布法等その他の方法で成膜してもよい。さらに、本発明の具体的な実施例について説明する。実施例1第1実施形態と同様の製造方法でボトムゲートボトムコンタクト型の有機トランジスタを製造した。すなわち、真空蒸着法により、0.005nm/sの成膜レートで、ソースドレイン電極14が設けられたゲート絶縁膜13上に、第1の層15aを50nmの膜厚で形成し、0.7nm/sの成膜レートで第1の層15a上に第2の層15bを40nmの膜厚で形成することで、有機半導体層15を形成した。比較例1真空蒸着法により、0.005nm/sの成膜レートで、ソースドレイン電極14が設けられたゲート絶縁膜13上に、有機半導体層を50nmの膜厚で形成した以外は、実施例1と同様の方法で、有機トランジスタを製造した。これにより、実施例1におけるグレインサイズの大きい第1の層15aと同程度のグレインサイズを有する有機半導体層が単一層で形成される。比較例2真空蒸着法により、0.7nm/sの成膜レートで、有機半導体層15を50nmの膜厚で形成した以外は、実施例1と同様の方法で、有機トランジスタを製造した。これにより、実施例1におけるグレインサイズの小さい第2の層15bと同程度のグレインサイズを有する有機半導体層が単一層で形成される。そして、実施例1および比較例1、2の各トランジスタについて、チャネル長Lgが10μmのときの移動度、真性移動度およびコンタクト抵抗を評価した。その結果を表1に示す。この表に示すように、実施例1の有機トランジスタは、有機半導体層が単層で形成される比較例1、2の有機トランジスタと比較して、移動度および真性移動度が高いことが確認された。また、実施例1の有機トランジスタは、比較例2の有機トランジスタと比較して、コンタクト抵抗は高くなるものの、比較例1の有機トランジスタと比較して、コンタクト抵抗が約1/3に低減されることが確認された。"