第1のトランジスタと、第2のトランジスタと、第3のトランジスタとを有し、前記第1のトランジスタの第1の端子は、第1の配線と電気的に接続され、前記第1のトランジスタの第2の端子は、第2の配線と電気的に接続され、前記第2のトランジスタの第1の端子は、前記第2の配線と電気的に接続され、前記第2のトランジスタの第2の端子は、前記第1のトランジスタのゲートと電気的に接続され、前記第2のトランジスタのゲートは、前記第1の配線と電気的に接続され、前記第3のトランジスタの第1の端子は、第3の配線と電気的に接続され、前記第3のトランジスタの第2の端子は、前記第1のトランジスタのゲートと電気的に接続され、前記第3のトランジスタのゲートは、前記第3の配線と電気的に接続され、前記第1のトランジスタ乃至前記第3のトランジスタは、チャネル領域が酸化物半導体により形成され、前記第1のトランジスタ乃至前記第3のトランジスタのオフ電流が1aA/μm以下である半導体装置。第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、を有し、前記第1のトランジスタの第1の端子は、第1の配線と電気的に接続され、前記第1のトランジスタの第2の端子は、第2の配線と電気的に接続され、前記第2のトランジスタの第1の端子は、前記第2の配線と電気的に接続され、前記第2のトランジスタの第2の端子は、前記第1のトランジスタのゲートと電気的に接続され、前記第2のトランジスタのゲートは、前記第1の配線と電気的に接続され、前記第3のトランジスタの第1の端子は、第3の配線と電気的に接続され、前記第3のトランジスタの第2の端子は、前記第1のトランジスタのゲートと電気的に接続され、前記第3のトランジスタのゲートは、前記第3の配線と電気的に接続され、少なくとも前記第2のトランジスタ及び前記第3のトランジスタは、チャネル領域が酸化物半導体により形成され、少なくとも前記第2のトランジスタ及び前記第3のトランジスタのオフ電流が1aA/μm以下である半導体装置。請求項1または請求項2において、第1の期間において、前記第1の配線と前記第2の配線とは導通状態になり、前記第3の配線と前記第1のトランジスタのゲートとは導通状態になり、第2の期間において、前記第1の配線と前記第2の配線とは導通状態になり、第3の期間において、前記第1の配線と前記第2の配線とは導通状態になり、前記第2の配線と前記第1のトランジスタのゲートとは導通状態になり、第4の期間において、前記第1の配線と前記第2の配線とは導通状態になる半導体装置。請求項1または請求項2において、第1の期間において、前記第1の配線と前記第2の配線とは導通状態になり、前記第3の配線と前記第1のトランジスタのゲートとは導通状態になり、前記第2の配線と前記第1のトランジスタのゲートとは非導通状態になり、第2の期間において、前記第1の配線と前記第2の配線とは導通状態になり、前記第3の配線と前記第1のトランジスタのゲートとは非導通状態になり、前記第2の配線と前記第1のトランジスタのゲートとは非導通状態になり、第3の期間において、前記第1の配線と前記第2の配線とは導通状態になり、前記第3の配線と前記第1のトランジスタのゲートとは非導通状態になり、前記第2の配線と前記第1のトランジスタのゲートとは導通状態になり、第4の期間において、前記第1の配線と前記第2の配線とは導通状態になり、前記第3の配線と前記第1のトランジスタのゲートとは非導通状態になり、前記第2の配線と前記第1のトランジスタのゲートとは非導通状態になる半導体装置。請求項1乃至請求項4のいずれか一項に記載の半導体装置をゲートドライバ回路として用いた表示装置。しかしながら、従来の技術では、プルアップトランジスタのゲートと接続される全てのトランジスタがオフ状態になっても、該トランジスタのオフ電流により、プルアップトランジスタのゲートが保持する電荷は、時間と共に失われていた。そのため、ゲートドライバ回路等の半導体装置の駆動周波数を低くすることが困難であった。また、半導体装置が動作することができる駆動周波数の範囲が狭くなっていた。その結果、半導体装置の駆動能力の向上に限界があった。上記問題点に鑑み、本発明の一態様は、後段の回路に所定の電圧を出力するタイミングを制御するトランジスタプルアップトランジスタを有する半導体装置において、半導体装置のよりよい動作を実現することを課題の一とする。または、本発明の一態様は、後段の回路に所定の電圧を出力するタイミングを制御するトランジスタプルアップトランジスタを有する半導体装置において、半導体装置の駆動能力の向上を図ることを課題の一とする。本発明の一態様は、第1のトランジスタと、第1のトランジスタのゲートに電気的に接続される第2のトランジスタとを有し、第1のトランジスタの第1の端子は第1の配線に電気的に接続され、第1のトランジスタの第2の端子は第2の配線に電気的に接続され、第1のトランジスタのゲートは第2のトランジスタの第1の端子又は第2の端子に電気的に接続されることにより半導体装置が構成されるものである。上記において、第1乃至第2のトランジスタは、少なくともチャネル領域に酸化物半導体を有し、かつ、オフ電流が小さなものを用いることができる。または、上記において、少なくとも第2のトランジスタは、少なくともチャネル領域に酸化物半導体を有し、かつ、オフ電流が小さなものを用いることができる。具体的には、チャネル幅1μmあたりに換算した室温ここでは20°Cとする。におけるオフ電流が1aA/μm以下のものを用いることができる。上記において、第2のトランジスタは、1つ又は複数設けることができる。第2のトランジスタが複数であるときは、その全てのトランジスタが、少なくともチャネル領域に酸化物半導体を有し、かつ、オフ電流が小さなものを用いることが好ましい。上記において、第2の配線は、後段の回路に電気的に接続されたものとすることができる。これにより、第1のトランジスタは、後段の回路に所定の電圧を出力するタイミングを制御するトランジスタプルアップトランジスタとして機能させることができる。本発明の別の一態様は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタとを有し、第1のトランジスタの第1の端子は、第1の配線と電気的に接続され、第1のトランジスタの第2の端子は、第2の配線と電気的に接続され、第2のトランジスタの第1の端子は、第2の配線と電気的に接続され、第2のトランジスタの第2の端子は、第1のトランジスタのゲートと電気的に接続され、第2のトランジスタのゲートは、第1の配線と電気的に接続され、第3のトランジスタの第1の端子は、第3の配線と電気的に接続され、第3のトランジスタの第2の端子は、第1のトランジスタのゲートと電気的に接続され、第3のトランジスタのゲートは、第3の配線と電気的に接続されていることにより半導体装置が構成されたものである。上記において、第1のトランジスタ乃至第3のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、第1のトランジスタ乃至第3のトランジスタのオフ電流は1aA/μm以下のものを用いることができる。または、上記において、少なくとも第2のトランジスタ乃至第3のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、少なくとも第2のトランジスタ乃至第3のトランジスタのオフ電流は1aA/μm以下のものを用いることができる。本発明の別の一態様は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタとを有し、第1のトランジスタの第1の端子は、第1の配線と電気的に接続され、第1のトランジスタの第2の端子は、第2の配線と電気的に接続され、第2のトランジスタの第1の端子は、第3の配線と電気的に接続され、第2のトランジスタの第2の端子は、第2の配線と電気的に接続され、第3のトランジスタの第1の端子は、第4の配線と電気的に接続され、第3のトランジスタの第2の端子は、第1のトランジスタのゲートと電気的に接続され、第3のトランジスタのゲートは、第4の配線と電気的に接続されていることにより半導体装置が構成されたものである。上記において、第1のトランジスタ乃至第3のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、第1のトランジスタ乃至第3のトランジスタのオフ電流は1aA/μm以下のものを用いることができる。または、上記において、少なくとも第3のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、少なくとも第3のトランジスタのオフ電流は1aA/μm以下のものを用いることができる。本発明の別の一態様は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタとを有し、第1のトランジスタの第1の端子は、第1の配線と電気的に接続され、第1のトランジスタの第2の端子は、第2の配線と電気的に接続され、第2のトランジスタの第1の端子は、第3の配線と電気的に接続され、第2のトランジスタの第2の端子は、第2の配線と電気的に接続され、第3のトランジスタの第1の端子は、第3の配線と電気的に接続され、第3のトランジスタの第2の端子は、第1のトランジスタのゲートと電気的に接続され、第3のトランジスタのゲートは、第2のトランジスタのゲートと電気的に接続され、第4のトランジスタの第1の端子は、第4の配線と電気的に接続され、第4のトランジスタの第2の端子は、第1のトランジスタのゲートと電気的に接続され、第4のトランジスタのゲートは、第4の配線と電気的に接続されていることにより半導体装置が構成されたものである。上記において、第1のトランジスタ乃至第4のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、第1のトランジスタ乃至前記第4のトランジスタのオフ電流は1aA/μm以下のものを用いることができる。または、上記において、少なくとも第2のトランジスタ乃至第4のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、少なくとも第2のトランジスタ乃至第4のトランジスタのオフ電流は1aA/μm以下のものを用いることができる。本発明の別の一態様は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタとを有し、第1のトランジスタの第1の端子は、第1の配線と電気的に接続され、第1のトランジスタの第2の端子は、第2の配線と電気的に接続され、第2のトランジスタの第1の端子は、第3の配線と電気的に接続され、第2のトランジスタの第2の端子は、第2の配線と電気的に接続され、第3のトランジスタの第1の端子は、第4の配線と電気的に接続され、第3のトランジスタの第2の端子は、第1のトランジスタのゲートと電気的に接続され、第3のトランジスタのゲートは、第4の配線と電気的に接続され、第4のトランジスタの第1の端子は、第3の配線と電気的に接続され、第4のトランジスタの第2の端子は、第1のトランジスタのゲートと電気的に接続され、第4のトランジスタのゲートは、第5の配線と電気的に接続されていることにより半導体装置が構成されたものである。上記において、第1のトランジスタ乃至第4のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、第1のトランジスタ乃至第4のトランジスタのオフ電流は1aA/μm以下のものを用いることができる。または、上記において、少なくとも第2のトランジスタ乃至第4のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、少なくとも第2のトランジスタ乃至第4のトランジスタのオフ電流は1aA/μm以下のものを用いることができる。本発明の別の一態様は、ゲートドライバ回路を有する表示装置であって、ゲートドライバ回路として上記半導体装置を用いたものである。なお、本明細書等において、XとYとが接続されている、と明示的に記載する場合は、XとYとが電気的に接続されている場合を含むものとする。ここで、X、Yは、対象物例えば、装置、素子、回路、配線、電極、端子、導電膜、層、などであるとする。XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなどが、XとYとの間に1個以上接続される構成がある。本発明の一態様は、後段の回路に高電圧を出力するタイミングを制御するトランジスタプルアップトランジスタを有する半導体装置において、プルアップトランジスタのゲートに蓄積された電荷を長期間保持することができる。これにより、半導体装置の駆動周波数を低くすることができる。また、半導体装置が動作することができる駆動周波数の範囲を広くすることができる。これにより、半導体装置のよりよい動作を実現することができる。または、半導体装置の駆動能力の向上を図ることができる。以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。参照する図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。実施の形態1本実施の形態では、本発明の一態様である表示装置に係わる回路について説明する。図1Aは、トランジスタ101、トランジスタ102、トランジスタ103、トランジスタ104、トランジスタ105及び回路200を有する回路の構成例を示す。図1Aに示す回路を構成するトランジスタは、Nチャネル型とする。Nチャネル型のトランジスタは、ゲートとソースとの間の電位差が閾値電圧よりも大きい場合に、オン状態になるトランジスタである。なお、図1Aに示す回路を構成するトランジスタの半導体層には、水素濃度が十分に低減されて高純度化され、キャリア濃度が十分に小さい、真性i型または実質的に真性i型にされた酸化物半導体を用いることができる。これにより、該トランジスタのS値の向上を図ることができる。該トランジスタのオフ電流を小さくすることができる。該トランジスタの耐圧の向上を図ることができる。該トランジスタの温度特性の向上を図ることができる。なお、一部のトランジスタの半導体層として上記酸化物半導体を用い、それ以外のトランジスタの半導体層として上記酸化物半導体以外の半導体例えばシリコン非晶質シリコン、微結晶シリコン又は多結晶シリコン等、有機半導体などを用いることができる。ただし、少なくともソース又はドレインがトランジスタ101のゲートに電気的に接続されるトランジスタの半導体層としては、上記酸化物半導体を用いる。次に、図1Aに示す回路の接続関係について説明する。トランジスタ101の第1の端子ソース及びドレインの一方は、配線111と接続され、トランジスタ101の第2の端子ソース及びドレインの他方は、配線112と接続される。トランジスタ102の第1の端子は、配線113と接続され、トランジスタ102の第2の端子は、配線112と接続され、トランジスタ102のゲートは回路200と接続される。トランジスタ103の第1の端子は、配線112と接続され、トランジスタ103の第2の端子は、トランジスタ101のゲートと接続され、トランジスタ103のゲートは、配線111と接続される。トランジスタ104の第1の端子は、配線114と接続され、トランジスタ104の第2の端子は、トランジスタ101のゲートと接続され、トランジスタ104のゲートは、配線114と接続される。トランジスタ105の第1の端子は、配線113と接続され、トランジスタ105の第2の端子は、トランジスタ101のゲートと接続され、トランジスタ105のゲートは、配線115と接続される。なお、トランジスタ101のゲートとトランジスタ103の第2の端子とトランジスタ104の第2の端子とトランジスタ105の第2の端子との接続箇所をノード11と示す。トランジスタ102のゲートと回路200との接続箇所をノード12と示す。なお、本発明の一態様である表示装置に係わる回路は、図1Aに示す構成に限定されない。例えば、図1Bに示すように、トランジスタ103のゲートは、トランジスタ102のゲートと接続されることが可能である。別の例として、図1Cに示すように、トランジスタ103の第1の端子は、配線113と接続され、トランジスタ103のゲートは、トランジスタ102のゲートと接続することが可能である。別の例として、図1Dに示すように、トランジスタ105の第2の端子は、配線112と接続されることが可能である。別の例として、図1Eに示すように、トランジスタ104の第1の端子は、配線116と接続されることが可能である。別の例として、図1Fに示すように、トランジスタ104のゲートは、配線116と接続されることが可能である。なお、図1B乃至Fの少なくとも2つ以上の構成を組み合わせることが可能である。例えば、図1Cと図1Eとを組み合わせることにより、トランジスタ103の第1の端子は、配線113と接続され、且つトランジスタ104の第1の端子は、配線116と接続されることが可能である。なお、回路200は、その構成に応じて、任意の配線又は任意のノードと接続されることが可能である。例えば、回路200は、配線111、配線112、配線113、配線114及びノード11の少なくとも1つと接続されることが可能である。配線111には、クロック信号が入力される。配線112には、本実施の形態の回路の出力信号が供給される。配線113には、電圧V2が供給される。配線114には、スタートパルスが入力される。配線115には、リセット信号が入力される。ここで、配線111、配線112、配線114及び配線115に入力される信号のHレベルの電位を便宜上電位V1とし、配線111、配線112、配線114及び配線115に入力される信号のLレベルの電位を便宜上電位V2とする。配線111は、コントローラ等の外部回路から本実施の形態の回路に、クロック信号等の信号を伝達するための配線であり、信号線又はクロック信号線としての機能を有する。配線112は、画素回路又はデマルチプレクサ等の回路に本実施の形態の回路の出力信号を伝達するための配線であり、信号線又はゲート信号線としての機能を有する。配線113は、電源回路等の外部回路から本実施の形態の回路に、電圧V2等の電源電圧を供給するための配線であり、電源線、負電源線又はグランド線としての機能を有する。配線114は、タイミングコントローラ等の外部回路又は別の回路から本実施の形態の回路に、スタート信号を伝達するための配線であり、信号線としての機能を有する。配線115は、タイミングコントローラ等の外部回路又は別の回路から本実施の形態の回路に、リセット信号を伝達するための配線であり、信号線としての機能を有する。トランジスタ101は、配線111と配線112との導通状態を制御するスイッチとしての機能を有する。また、トランジスタ101は、第2の端子とゲートとの容量結合により、ノード11の電位を上昇させるタイミングを制御する機能を有する。トランジスタ102は、配線113と配線112との間の導通状態を制御するスイッチとしての機能を有する。トランジスタ103は、ノード11と配線112との間の導通状態を制御するスイッチとしての機能を有する。トランジスタ104は、配線114とノード11との間の導通状態を制御するスイッチとしての機能を有する。また、トランジスタ104は、入力端子が配線114と接続され、出力端子がノード11と接続されるダイオードとしての機能を有する。トランジスタ105は、配線113とノード11との間の導通状態を制御するスイッチとしての機能を有する。次に、図1A乃至Fに示す回路の動作の例について、図2Aに示すタイミングチャートと、図2B乃至E、図3A乃至Cに示す模式図とを参照して説明する。ここでは、図1Aに示す回路を例にして説明する。図2Aは、配線111、配線114、配線115、配線112の電位のタイミングチャートの例を示す。また、ノード11、ノード12の電位を示す。図2Aに示すタイミングチャートは、期間A、期間B、期間C、期間D及び期間Eを有する。図2Aに示すタイミングチャートには、期間Aと期間Bと期間Cとが順に配置される期間と、期間Dと期間Eとが交互に配置される期間とを有する。まず、期間Aについて、図2A、図2B、図2Cを参照して説明する。期間Aにおいて、配線111の電位電位V111と示すはV2Lレベルの電位になる。これにより、トランジスタ103はオフ状態になるので、配線112とノード11とは非導通状態になる。配線114の電位電位V114と示すはV1Hレベルの電位となる。これにより、トランジスタ104はオン状態になるので、配線114とノード11とは導通状態になる。配線115の電位電位V115と示すはV2になる。これにより、トランジスタ105はオフ状態になるので、配線113とノード11とは非導通状態になる。したがって、ノード11には、配線114の電位が供給されるので、ノード11の電位電位V11と示すは上昇し始める。やがて、ノード11の電位は、V2Vth101Vth101はトランジスタ101の閾値電圧を超える。これにより、トランジスタ101はオン状態になるので、配線112は、配線111と導通状態になる。ノード12の電位電位V12と示すは、回路200により、V2又は少なくともV2Vth102未満Vth102はトランジスタ102の閾値電圧になる。これにより、トランジスタ102はオフ状態になるので、配線113と配線112とは非導通状態になる。したがって、配線112には、配線111の電位が供給されるので、配線112の電位電位V112と示すはV2になる図2B参照。その後、ノード11の電位は、さらに上昇する。やがて、ノード11の電位は、V1-Vth104Vth104はトランジスタ104の閾値電圧まで上昇する。すると、トランジスタ104はオフ状態になるので、配線114とノード11とは非導通状態になる。したがって、ノード11は浮遊状態になるので、ノード11の電位は、V1-Vth104に維持される図2C参照。期間Bについて、図2A、図2Dを参照して説明する。期間Bでは、ノード12の電位は、回路200により、V2又はV2Vth102未満のままになる。これにより、トランジスタ102はオフ状態のままになるので、配線113と配線112とは非導通状態のままになる。配線111の電位はV1になる。すると、トランジスタ101はオン状態のままなので、配線112の電位は上昇する。同時に、トランジスタ103はオン状態になるので、配線112とノード11とは導通状態になる。ただし、配線112の電位がV1-Vth103Vth103はトランジスタ103の閾値電圧まで上昇したところで、トランジスタ103はオフ状態になる。そのため、配線112とノード11とは非導通状態になる。配線114の電位はV2になる。これにより、トランジスタ104はオフ状態のままになるので、配線114とノード11とは非導通状態のままになる。配線115の電位はV2のままになる。これにより、トランジスタ105はオフ状態のままになるので、配線113とノード11とは非導通状態のままになる。したがって、ノード11は浮遊状態になる。このとき、配線112の電位は上昇し続けている。そのため、ノード11の電位は、トランジスタ101のゲートと第2の端子との間の寄生容量により、V1Vth101VaVaは正の数まで上昇することができる。いわゆるブートストラップ動作である。こうして、配線112の電位は、電位V1と等しい値まで上昇することができる図2D参照。期間Cについて、図2A、図2E、図3Aを参照して説明する。期間Cでは、配線111の電位はV2になる。これにより、トランジスタ103はオフ状態のままになるので、配線112とノード11とは非導通状態のままになる。配線114の電位はV2のままになる。これにより、トランジスタ104はオフ状態のままになるので、配線114とノード11とは非導通状態のままになる。配線115の電位はV1になる。これにより、トランジスタ105はオン状態になるので、配線113とノード11とは導通状態になる。したがって、ノード11には、配線113の電位が供給される。配線113の電位はV2なので、ノード11の電位はV2になる。これにより、トランジスタ101はオフ状態になるので、配線111と配線112とは非導通状態になる。ノード12の電位は、回路200により、V2Vth102未満のままになる。これにより、トランジスタ102はオフ状態のままになるので、配線113と配線112とは非導通状態のままになる図2E参照。ただし、配線111の電位がV2になるタイミングは、トランジスタ101がオフ状態になるタイミングよりも早いことが多い。そのため、トランジスタ101がオフ状態になる前に、配線111の電位が配線112に供給されるので、配線112の電位はV2になる図3A参照。期間Dについて、図2A、図3Bを参照して説明する。期間Dでは、配線111の電位はV1になる。これにより、トランジスタ103はオン状態になるので、配線112とノード11とは導通状態になる。配線114の電位はV2のままになる。これにより、トランジスタ104はオフ状態のままになるので、配線114とノード11とは非導通状態のままになる。配線115の電位はV2になる。これにより、配線113とノード11とは非導通状態になる。ノード12の電位は、回路200によりV2Vth102を超えた値になる。これにより、トランジスタ102はオン状態になるので、配線113と配線112とは導通状態になる。したがって、ノード11には配線113の電位が供給されるので、ノード11の電位はV2になる。これにより、トランジスタ101はオフ状態になるので、配線111と配線112とは非導通状態になる。配線112には、配線113の電位が供給されるので、配線112の電位はV2になる図3B参照。期間Eについて、図2A、図3Cを参照して説明する。期間Eでは、配線111の電位はV2になる。これにより、トランジスタ103はオフ状態になるので、配線112とノード11とは非導通状態になる。配線114の電位はV2のままになる。これにより、トランジスタ104はオフ状態のままになるので、配線114とノード11とは非導通状態のままになる。配線115の電位はV2のままになる。これにより、配線113とノード11とは非導通状態になる。ノード12の電位は、回路200によりV2又はV2Vth102未満になる。これにより、トランジスタ102はオフ状態になるので、配線113と配線112とは非導通状態になる。したがって、ノード11は浮遊状態になるので、ノード11の電位はV2のままになる。これにより、トランジスタ101はオフ状態のままになるので、配線111と配線112とは非導通状態のままになる。配線112は浮遊状態になるので、配線112の電位はV2のままになる図3C参照。なお、図1Cに示す半導体装置では、期間Dにおいて、ノード12の電位は、V2Vth102を超え、且つV2Vth103を超えた値になることが好ましい。これにより、トランジスタ103はオン状態になるので、配線113とノード11とは導通状態になる。そのため、配線113の電位はノード11に供給される。こうして、配線113の電位は、一つのトランジスタを介してノード11に供給されるので、ノード11の電位を安定させることができる。なお、図1Dに示す回路では、期間Cにおいて、トランジスタ105がオン状態になると、配線113と配線112とが導通状態になる。そのため、配線113の電位は、配線112に供給される。これにより、配線112の電位の立ち下がり時間を短くすることができる。なお、図1Eに示す回路では、配線116の電位は、期間AにおいてV1になるとよい。期間B乃至期間Eでは、配線116の電位は、V1であることが可能であるし、V2であることが可能である。よって、配線116には、電圧V1が供給されることが可能である。あるいは、配線116には、配線111に入力されるクロック信号から位相がずれたクロック信号、または配線111に入力されるクロック信号の反転信号などが入力されることが可能である。図1Fに示す半導体装置では、配線116の電位は、期間AにおいてV1になり、期間BにおいてV2になるとよい。期間C乃至期間Eでは、配線116の電位は、V1であることが可能であるし、V2であることが可能である。よって、配線116には、配線111に入力されるクロック信号から位相がずれたクロック信号、または配線111に入力されるクロック信号の反転信号などが入力されることが可能である。以上のように、上記の回路は、ブートストラップ動作を用いることにより、配線112の電位を、配線111の電位と等しい値とすることができる。なお、従来の技術では、トランジスタのS値は高いものであった。そのため、配線114の電位がV1になってから、トランジスタ104がオフ状態になるまでの時間が長くなっていた。または、期間Aを長くする必要があるため、駆動周波数を高くすることが困難であった。または、配線112の電位の立ち上がり時間が長くなっていた出力信号の立ち上がり時間が長くなっていた。または、配線112に接続できる負荷が小さくなっていた。または、トランジスタ101のチャネル幅が大きくなっていた。または、レイアウト面積が大きくなっていた。これに対し、本実施の形態では、トランジスタのS値は低い。そのため、駆動能力の向上を図ることができる。例えば、トランジスタ104のS値が低いことにより、配線114の電位がV1になってからトランジスタ104がオン状態になるまでの時間を短くすることができる。そのため、期間Aの時間を短くすることができる。これにより、駆動周波数の向上を図ることができる。別の例として、トランジスタ101のS値が低いことにより、配線112の電位の立ち上がり時間を短くすることができる。または、配線112に大きい負荷を接続しても、該負荷を駆動することができる。または、トランジスタ101のチャネル幅を小さくすることができるので、レイアウト面積を小さくすることができる。なお、従来の技術では、トランジスタのオフ電流は大きいものであった。そのため、時間の経過と共にノード11から失われる電荷の量が多かった。または、ノード11の電位が低下していた。または、ノード11の電位をトランジスタ101がオン状態になる値以上に維持できる時間が短くなっていた。または、駆動周波数を低くすることが困難であった。または、動作することができる駆動周波数の範囲が狭くなっていた。これに対し、本実施の形態では、トランジスタのオフ電流は小さい。そのため、駆動能力の向上を図ることができる。例えば、トランジスタ103、トランジスタ104及びトランジスタ105のオフ電流が小さいことにより、ノード11から失われる電荷の量を少なくすることができる。そのため、ノード11の電位の低下を抑制することができる。つまり、ノード11の電位をトランジスタ101がオン状態になる値以上に維持できる時間を、長くすることができる。これにより、駆動周波数を低くすることができるので、動作することができる駆動周波数の範囲を広くすることができる。図1A乃至Fに示す回路には、他にもトランジスタ等の素子を設けることができる。その一例について説明する。図4Aは、図1Aに示す回路にトランジスタ121を設けた例である。同様に、図1B乃至Fに示す回路に、トランジスタ121を設けることが可能である。トランジスタ121の第1の端子は、配線113と接続され、トランジスタ121の第2の端子は配線112と接続され、トランジスタ121のゲートは、配線116と接続される。配線116には、クロック信号が入力されることが好ましい。これにより、期間Eにおいて、トランジスタ121がオン状態になることにより、配線113の電位を配線112に供給することができる。そのため、配線112のノイズを低減することができる。図4Bは、図1Aに示す回路にトランジスタ122を設けた例である。同様に、図1B乃至F及び図4Aに示す回路において、トランジスタ122を設けることが可能である。トランジスタ122の第1の端子は配線113と接続され、トランジスタ122の第2の端子は配線112と接続され、トランジスタ122のゲートは配線115と接続される。これにより、期間Cにおいて、トランジスタ122がオン状態になることにより、配線113の電位を配線112に供給することができる。そのため、配線112の電位の立ち下がり時間を短くすることができる。図4Cは、図1Aに示す回路にトランジスタ123を設けた例である。同様に、図1B乃至F及び図4A乃至Bに示す回路において、トランジスタ123を設けることが可能である。トランジスタ123の第1の端子は、配線114と接続され、トランジスタ123の第2の端子は、ノード11と接続され、トランジスタ123のゲートは配線116と接続される。これにより、期間Eにおいても、配線114の電位をノード11に供給することができる。そのため、ノード11のノイズを低減することができる。図4Dは、図1Aに示す回路にトランジスタ124を設けた例である。同様に、図1B乃至F及び図4A乃至Cに示す回路において、トランジスタ124を設けることが可能である。トランジスタ124の第1の端子は、配線111と接続され、トランジスタ124の第2の端子は、配線117と接続され、トランジスタ124のゲートは、ノード11と接続される。これにより、配線117の電位を、配線112の電位と等しいタイミングで変化させることができる。この場合、配線112と配線117との一方を負荷と接続し、他方を別の回路と接続するとよい。これにより、負荷による電位の変動を受けることなく、該別の回路を駆動することができる。図4Eは、図1Aに示す回路にトランジスタ124及びトランジスタ125を設けた例である。同様に、図1B乃至F及び図4A乃至Cに示す回路において、トランジスタ124及びトランジスタ125を設けることが可能である。トランジスタ125の第1の端子は配線113と接続され、トランジスタ125の第2の端子は配線117と接続され、トランジスタ125のゲートはノード12と接続される。これにより、配線117の電位をV2に維持することができる。または、配線117のノイズを低減することができる。図4Fは、図1Aに示す回路に容量素子126を設けた例である。同様に、図1B乃至F及び図4A乃至Eに示す回路において、容量素子126を設けることが可能である。容量素子126は、トランジスタ101のゲートと第2の端子との間に設けられる。なお、図1A乃至Fに示す回路には、トランジスタ121乃至125及び容量素子126の中の2つ以上の素子を設けることが可能である。本実施の形態の回路には、図2Aに示すタイミングチャートだけでなく、他にも様々なタイミングチャートを用いることができる。その一例について説明する。例えば、ノード12の電位は、期間A乃至期間Eの中の少なくとも期間Bにおいて、V2Vth102未満であるとよい。そのため、期間A及び期間C乃至期間Eでは、ノード12の電位は、V2Vth102未満であることが可能であるし、V2Vth102を超えた値であることが可能である。ただし、期間Dと期間Eとの一方特に期間Dでは、ノード12の電位はV2Vth102を超えた値であることが好ましい。そして、期間Dと期間Eとの他方特に期間Eでは、ノード12の電位は、V2Vth102未満であることが好ましい。これにより、トランジスタ102がオン状態になる時間を短くすることができるので、トランジスタ102の閾値電圧のシフトを抑制することができる。なお、図1Cに示す回路では、期間Aにおいて、ノード12の電位がV2Vth102を超えた値になると、トランジスタ103がオン状態になり、ノード11の電位が減少してしまう。そのため、期間Aでは、ノード12の電位は、V2Vth102未満であることが好ましい。別の例として、図5Aに示すように、配線111に入力される信号は、非平衡であることが可能である。これにより、期間Cにおいて、配線111の電位がV2になるタイミングよりも、配線115の電位がV1になるタイミングを遅くすることができるため、配線112の電位の立ち下がり時間を短くすることができる。別の例として、図5Bに示すように、配線111に入力する信号は、多相のクロック信号とすることが可能である。これにより、消費電力の削減を図ることができる。図5Bは、一例として、配線111に4相のクロック信号を入力する場合のタイミングチャートを示す。例えば、トランジスタ101のW/LW:チャネル幅、L:チャネル長比は、トランジスタ102、トランジスタ103、トランジスタ104、トランジスタ105、トランジスタ121、トランジスタ122、トランジスタ123、トランジスタ124及びトランジスタ125の全てのW/L比よりも大きいとよい。これにより、配線112の立ち上がり時間及び立ち下がり時間を短くすることができる。具体的には、トランジスタ101のW/L比は、トランジスタ104のW/L比の2倍以上、20倍未満であることが好ましい。より好ましくは、3倍以上、15倍未満である。さらに好ましくは、5倍以上、12倍未満である。別の例として、トランジスタ105のW/L比は、トランジスタ104のW/L比よりも小さいとよい。これにより、期間Cにおいて、トランジスタ101がオフ状態になるタイミングを遅くすることができるので、配線112の電位の立ち下がり時間を短くすることができる。具体的には、トランジスタ105のW/L比は、トランジスタ104のW/L比の0.3倍以上、1倍未満であることが好ましい。より好ましくは、0.4倍以上、0.9倍以下であることが好ましい。さらに好ましくは、0.5倍以上、0.8倍以下であることが好ましい。別の例として、トランジスタ103のW/L比は、トランジスタ104のW/L比よりも小さいとよい。これにより、期間Bにおいて、ノード11の電位が減少し過ぎることを防止することができる。具体的には、トランジスタ103のW/L比は、トランジスタ104のW/L比の0.1倍以上、1倍未満であることが好ましい。より好ましくは、0.3倍以上、0.9倍以下である。さらに好ましくは、0.4倍以上、0.7倍以下である。例えば、トランジスタ122のW/L比は、トランジスタ102のW/L比よりも大きいとよい。これにより、配線112の電位の立ち下がり時間を短くすることができる。具体的には、トランジスタ122のW/L比は、トランジスタ102のW/L比の2倍以上、20倍未満であることが好ましい。より好ましくは、3倍以上、15倍以下である。さらに好ましくは、5倍以上、10倍未満である。別の例として、トランジスタ124のW/L比は、トランジスタ101のW/L比よりも小さいとよい。なぜなら、配線117と接続される負荷は、配線112と接続される負荷よりも小さいことが多いからである。別の例として、トランジスタ125のW/L比は、トランジスタ102のW/L比よりも小さいとよい。なぜなら、配線117と接続される負荷は、配線112と接続される負荷よりも小さいことが多いからである。例えば、ノード12の振幅電圧は、ノード11、配線111、配線112、配線114、配線115、配線116及び配線117の少なくとも1つの振幅電圧未満であることが好ましい。これにより、消費電力の削減を図ることができる。具体的には、ノード12の振幅電圧は、配線111の振幅電圧の0.3倍以上、1倍未満であることが好ましい。より好ましくは、0.5倍以上、1倍未満である。さらに好ましくは、0.6倍以上、0.9倍以下である。別の例として、ノード11の振幅電圧は、ノード12、配線111、配線112、配線114、配線115、配線116及び配線117の少なくとも1つの振幅電圧を超えていることが好ましい。これにより、トランジスタ101のゲートとソースとの間の電位差を大きくすることができるので、配線112の電位の立ち上がり時間及び立ち下がり時間を短くすることができる。具体的には、ノード11の振幅電圧は、配線111の振幅電圧の1倍を超え、2倍以下であることが好ましい。より好ましくは、1.2倍以上1.8倍以下である。さらに好ましくは、1.4倍以上、1.6倍以下である。例えば、トランジスタ102がオフ状態になる時間は、配線111の電位がHレベルになる時間よりも長いことが好ましい。なお、アモルファスシリコンを用いた技術では、トランジスタの移動度が低かった。さらに、トランジスタ101は、大きい負荷例えばゲート信号線を駆動するため、トランジスタ101のチャネル幅を大きくする必要があった。そのため、トランジスタ101のチャネル幅は、配線111の配線幅よりも大きかった。これに対し、本実施の形態の回路を構成するトランジスタの移動度は、アモルファスシリコンを用いたトランジスタの移動度よりも高い。そのため、トランジスタ101のチャネル幅を小さくすることができる。したがって、トランジスタ101のチャネル幅は、配線111の少なくとも一部の配線幅よりも小さいとよい。特に、トランジスタ101のチャネル幅は、配線111の少なくとも一部の配線幅の0.3倍以上、1倍未満であるとよい。より好ましくは、0.4倍以上、0.9倍以下である。さらに好ましくは、0.5倍以上、0.8倍以下である。次に、回路200の具体例について説明する。図7Aは、容量素子201とトランジスタ202とを有する回路200の構成例を示す。容量素子201の一方の電極は、配線111と接続され、容量素子201の他方の電極は、ノード12と接続される。トランジスタ202の第1の端子は、配線113と接続され、トランジスタ202の第2の端子は、ノード12と接続され、トランジスタ202のゲートは、ノード11と接続される。なお、トランジスタ202のゲートは、配線112又は配線114と接続されることが可能である。次に、回路200の動作の一例について、図7B乃至Fを参照して説明する。期間A及び期間Bでは、ノード11の電位は高電位例えばV2Vth202Vth202はトランジスタ202の閾値電圧を超えた値を有することができる。例えば、ノード11の電位は、期間AではV1-Vth104の値を有し、期間BではV1Vth101Vaの値を有する。これにより、トランジスタ202はオン状態になるので、配線113とノード12とは導通状態になる。そのため、配線113の電位は、ノード12に供給される。配線113の電位はV2なので、ノード12の電位はV2になる図7B参照。期間Cでは、配線111の電位がV2になる。このとき、トランジスタ202はオン状態のままになるので、配線113とノード12とは導通状態のままになる。そのため、配線113の電位はノード12に供給されるままになるので、ノード12の電位はV2のままになる。このときの配線111の電位とノード12の電位との差を、容量素子201は保持する。その後、ノード11の電位はV2になる。これにより、トランジスタ202はオフ状態になるので、配線113とノード12とは非導通状態になる。そのため、ノード12は浮遊状態になる。ただし、ノード12の電位は、容量素子201によりV2に維持される図7C参照。期間Dでは、ノード11の電位はV2のままになる。これにより、トランジスタ202はオフ状態のままになるので、配線113とノード12とは非導通状態のままになる。このとき、配線111の電位はV1になる。これにより、ノード12の電位は、容量素子201の容量結合により上昇する図7D参照。期間Eでは、ノード11の電位はV2のままになる。これにより、トランジスタ202はオフ状態のままになるので、配線113とノード12とは非導通状態のままになる。このとき、配線111の電位はV2になる。これにより、ノード12の電位は、容量素子201の容量結合により減少する図7E参照。以上のように、少ない素子数により、ノード12の電位を制御することができる回路を構成することができる。なお、図7Fに示すように、図7Aにおいて、第1の端子が配線113と接続され、第2の端子がノード12と接続され、ゲートが配線114と接続されたトランジスタ203を設けることが可能である。トランジスタ203は、期間Aにおいてオン状態になり、期間B~期間Eにおいてオフ状態になる。よって、期間Aにおいて、配線113の電位がノード12に供給されるため、期間Aにおけるノード12の電位の立ち下がり時間を短くすることができる。また、トランジスタ203のゲートを配線115と接続すれば、トランジスタ203は、期間Cにおいてオン状態になり、期間A、期間B、期間D及び期間Eにおいてオフ状態になる。よって、期間Cにおいて、配線113の電位がノード12に供給されるため、容量素子201に動作に必要な電圧を確実に保持させることができる。あるいは、期間Cにおいて、容量素子201が電圧を保持するための時間を長くすることができるため、容量素子201の容量値を大きくすることができる。容量素子201の容量値が大きければ、期間Dにおけるノード12の電位を高くすることができる。本実施の形態では、例えば、トランジスタ202のオフ電流が小さいことにより、容量素子201から失われる電荷の量を少なくすることができる。そのため、ノード12のH側の電位の低下を抑制することができる。ノード12のL側の電位の上昇を抑制することができる。これにより、期間Aの開始時刻から、次の期間Aの開始時刻までの時間を、長くすることができる。つまり、駆動周波数を低くすることができる。よって、動作することができる駆動周波数の範囲を広くすることができる。本実施の形態で説明される回路として、以下の構成を本発明の一態様として含む。トランジスタ101、トランジスタ103及びトランジスタ104を有する半導体装置図6A参照。トランジスタ101、トランジスタ102及びトランジスタ104を有する半導体装置図6B参照。トランジスタ101、トランジスタ102、トランジスタ103及びトランジスタ104を有する半導体装置図6C及びD参照。トランジスタ101、トランジスタ102、トランジスタ104、トランジスタ105を有する半導体装置図6E参照。トランジスタ101、トランジスタ102、トランジスタ103、トランジスタ104、トランジスタ105を有する半導体装置図6F参照。実施の形態2本実施の形態では、本発明の一態様である表示装置に係わるシフトレジスタ回路について説明する。本実施の形態のシフトレジスタ回路は、実施の形態1で説明される回路を含むことができる。また、本実施の形態のシフトレジスタ回路は、ゲートドライバ回路及び/又はソースドライバ回路等の表示装置の駆動回路に用いることができる。図8は、N個の回路301回路301_1乃至301_Nと示すを有するシフトレジスタ回路の構成例である。回路301としては、実施の形態1の回路を用いることができる。図8は、回路301として図1Aに示す回路が用いられる場合の例を示す。図8に示すシフトレジスタ回路の接続関係について説明する。回路301_iiは2乃至N-1のいずれか一の接続関係を例にして説明する。回路301_iは、配線311_i、配線311_i-1、配線311_i1、配線312と配線313との一方、及び配線314と接続される。具体的には、回路301_iにおいて、配線112は配線311_iと接続され、配線114は配線311_i-1、配線115は配線311_i1と接続され、配線111は配線312と配線313との一方と接続され、配線113は配線314と接続される。なお、回路301_iにおいて、配線111が配線312と接続される場合、回路301_i1及び回路301_i-1において、配線111は配線313と接続されるとよい。なお、回路301_1では、配線114が配線315と接続されところが回路301_iと異なる。また、回路301_Nでは、配線115がダミー回路図示せずの出力端子、リセット信号が入力される配線図示せず、又は配線315等と接続されるところが回路301_iと異なる。次に、図8に示すシフトレジスタ回路の動作について、図9に示すタイミングチャートを参照して説明する。回路301_iの動作を例にして説明する。まず、配線311_i-1の電位電位V311_i-1と示すがV1になる。すると、回路301_iは、期間Aにおける動作を行い、配線311_iの電位電位V311_iと示すはV2になる。その後、配線312の電位電位V312と示す及び配線313の電位電位V313と示すが反転する。すると、回路301_iは、期間Bにおける動作を行い、配線311_iの電位はV1になる。その後、配線312の電位及び配線313の電位が反転し、配線311_i1の電位電位V311_i1と示すがV1になる。すると、回路301_iは、期間Cにおける動作を行い、配線311_iの電位はV2になる。その後、回路301_iは、再び配線311_i-1の電位がV1になるまで、期間Dにおける動作と、期間Eにおける動作とを順に繰り返して行い、配線311_iの電位はV2のままになる。なお、回路301_1は、配線315の電位電位V315と示すがV1になると、期間Aにおける動作を行うところが回路301_iと異なる。以上のように、配線311_1の電位電位V311_1と示すから配線311_Nの電位電位V311_Nと示すを順にV1にすることができる。配線311には、シフトレジスタ回路の出力信号が供給される。配線312には、クロック信号が入力される。配線313には、配線312に入力されるクロック信号とは位相が異なるクロック信号、又は配線312に入力されるクロック信号の反転信号が入力される。配線314には、電圧V2が供給される。配線315には、スタート信号が入力される。配線311は、画素回路又はデマルチプレクサ等の回路にシフトレジスタ回路の出力信号を伝達するための配線であり、信号線又はゲート信号線としての機能を有する。配線312及び配線313は、コントローラ等の外部回路から本実施の形態のシフトレジスタ回路に、クロック信号等の信号を伝達するための配線であり、信号線又はクロック信号線としての機能を有する。配線314は、電源回路等の外部回路から本実施の形態のシフトレジスタ回路に、電圧V2等の電源電圧を供給するための配線であり、電源線、負電源線又はグランド線としての機能を有する。配線315は、コントローラ等の外部回路から本実施の形態のシフトレジスタ回路に、スタート信号を伝達するための配線であり、信号線としての機能を有する。図8に示すシフトレジスタ回路に、トランジスタを設けることにより、走査方向を切り替える機能を持たせることができる。つまり、配線311_1から配線311_Nまでの電位を順にV1にする駆動と、配線311_Nから配線311_1までの電位を順にV1にする駆動とを切り替えることができる。図10は、走査方向を切り替えるためのスイッチを設けたシフトレジスタ回路の一例を示す。図10には、回路301_i-1乃至回路301_i1を例示する。図10に示すシフトレジスタ回路は、N個の回路301に加え、N個のトランジスタ302トランジスタ302_1乃至302_Nと示す、N個のトランジスタ303トランジスタ303_1乃至303_Nと示す、N個のトランジスタ304トランジスタ304_1乃至304_Nと示す及びN個のトランジスタ305トランジスタ305_1乃至305_Nと示すを有する。例えば、トランジスタ302_iの第1の端子は、配線311_i-1と接続され、トランジスタ302_iの第2の端子は、回路301_iの配線114と接続され、トランジスタ302_iのゲートは、配線315と接続される。トランジスタ303_iの第1の端子は、配線311_i-1と接続され、トランジスタ303_iの第2の端子は、回路301_iの配線115と接続され、トランジスタ303_iのゲートは、配線316と接続される。トランジスタ304_iの第1の端子は、配線311_i1と接続され、トランジスタ304_iの第2の端子は、回路301_iの配線114と接続され、トランジスタ304_iのゲートは、配線316と接続される。トランジスタ305_iの第1の端子は、配線311_i1と接続され、トランジスタ305_iの第2の端子は、回路301_iの配線115と接続され、トランジスタ305_iのゲートは、配線315と接続される。図10に示すシフトレジスタ回路の動作の一例について説明する。配線311_1から配線311_Nまでの電位を順にV1にする駆動の場合、配線315にH信号を入力し、配線316にL信号を入力するとよい。そのため、トランジスタ302_iがオン状態になり、トランジスタ303_iがオフ状態になり、トランジスタ304_iがオフ状態になり、トランジスタ305_iがオン状態になる。これにより、配線311_iから出力される信号は、回路301_i1の配線114と、回路301_i-1の配線115とに供給される。一方で、配線311_Nから配線311_1までの電位を順にV1にする駆動の場合、配線315にL信号を入力し、配線316にH信号を入力するとよい。そのため、トランジスタ302_iがオフ状態になり、トランジスタ303_iがオン状態になり、トランジスタ304_iがオン状態になり、トランジスタ305_iがオフ状態になる。これにより、配線311_iから出力される信号は、回路301_i1の配線115と、回路301_i-1の配線114とに供給される。なお、配線315及び配線316の一方又は両方に入力される信号の振幅電圧は、N本の配線311、配線312及び配線313の少なくとも一つに入力される信号の振幅電圧よりも大きいことが好ましい。実施の形態3本実施の形態では、実施の形態1又は2で説明される回路を構成するトランジスタの一例について説明する。具体的には、少なくともチャネル領域が酸化物半導体によって形成されるトランジスタの構造及び作製工程の一例について説明する。酸化物半導体としては、四元系金属酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、若しくはSn-Al-Zn-O系酸化物半導体、又は二元系金属酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体、In-O系酸化物半導体、Sn-O系酸化物半導体、若しくはZn-O系酸化物半導体などの酸化物半導体を用いることができる。また、上記酸化物半導体にSiO2を添加した酸化物半導体でもよい。また、酸化物半導体は、InMO3ZnOmm>0、且つmは自然数でないで表記される物質を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。InMO3ZnOmm>0、且つmは自然数でないで表記される構造の酸化物半導体のうち、MとしてGaを含む構造の酸化物半導体を、上記したIn-Ga-Zn-O酸化物半導体とよび、その薄膜をIn-Ga-Zn-O系膜ともよぶこととする。また、本明細書でいうIn-Ga-Zn-Oで表記される酸化物半導体材料は、InGaO3ZnOmm>0、且つmは自然数でないであり、mが自然数でないことは、ICP-MS分析や、RBS分析を用いて確認することができる。チャネル領域が酸化物半導体によって形成されるトランジスタの作製方法の一形態を、図11を参照して説明する。図11A乃至Dは、トランジスタの断面構造の一例を示す図である。図11A乃至Dに示すトランジスタ410は、チャネルエッチ型と呼ばれるボトムゲート構造の一つである。また、図11A乃至Dには、シングルゲート構造のトランジスタを示すが、必要に応じて、チャネル領域を複数有するマルチゲート構造のトランジスタとすることができる。以下、図11A乃至Dを用い、基板400上にトランジスタ410を作製する工程を説明する。まず、絶縁表面を有する基板400上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極層411を形成する。絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、後の加熱処理の温度が高い場合には、歪み点が730°C以上のガラス基板を用いると良い。下地膜となる絶縁膜を基板400とゲート電極層411の間に設けてもよい。下地膜は、基板400からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。また、ゲート電極層411の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。次いで、ゲート電極層411上にゲート絶縁層402を形成する。ゲート絶縁層402は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アルミニウム層を単層で又は積層して形成することができる。また、ゲート絶縁層として酸化ハフニウムHfOx、酸化タンタルTaOx等のHigh-k材料を用いることもできる。ゲート絶縁層402の膜厚は、100nm以上500nm以下とし、積層の場合は、例えば、膜厚50nm以上200nm以下の第1のゲート絶縁層と、第1のゲート絶縁層上に膜厚5nm以上300nm以下の第2のゲート絶縁層の積層とする。本実施の形態では、ゲート絶縁層402としてプラズマCVD法により膜厚100nm以下の酸化窒化シリコン層を形成する。また、ゲート絶縁層402として、高密度プラズマ装置を用い、酸化窒化珪素膜の形成を行ってもよい。ここで高密度プラズマ装置は、1×1011/cm3以上のプラズマ密度を達成できる装置を指している。例えば、3kW~6kWのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁膜は、薄い膜の厚みを精密に制御することができる。高密度プラズマ装置により得られる絶縁膜は、従来の平行平板型のPCVD装置で得られる絶縁膜とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合において、平行平板型のPCVD装置で得られる絶縁膜の10以上または20以上遅く、高密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。なお、後の工程でi型化又は実質的にi型化される酸化物半導体高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層GIは、高品質化が要求される。従ってμ波2.45GHzを用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層が密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できることが重要である。次いで、ゲート絶縁層402上に、膜厚2nm以上200nm以下の酸化物半導体膜430を形成する。酸化物半導体膜430は、In-Ga-Zn-O系やIn-Zn-O系などの酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜430として、In-Ga-Zn-O系酸化物半導体ターゲットを用いてスパッタ法により成膜する。この段階での断面図が図11Aに相当する。また、酸化物半導体膜430は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガス代表的にはアルゴン及び酸素の混合雰囲気下においてスパッタ法により形成することができる。ここでは、In、Ga、及びZnを含む金属酸化物ターゲットIn2O3:Ga2O3:ZnO=1:1:1[mol数比]を用いて、基板とターゲットの間との距離を100mm、圧力0.2Pa、直流DC電源0.5kW、アルゴン及び酸素アルゴン:酸素=30sccm:20sccm、酸素流量比率40雰囲気下で成膜する。なお、パルス直流DC電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために好ましい。In-Ga-Zn-O系膜の膜厚は、5nm以上200nm以下とする。本実施の形態では、酸化物半導体膜として、In-Ga-Zn-O系金属酸化物ターゲットを用いてスパッタ法により膜厚20nmのIn-Ga-Zn-O系膜を成膜する。次いで、酸化物半導体膜430を第2のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第1の加熱処理の温度は、400°C以上750°C以下、好ましくは400°C以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450°Cにおいて1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層431を得る図11B参照。なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。例えば、第1の加熱処理として、650°C~700°Cの高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すGRTAを行ってもよい。GRTAを用いると短時間での高温加熱処理が可能となる。なお、第1の加熱処理の雰囲気においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス、乾燥空気に、水、水素などが含まれないことが好ましい。例えば、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜430に対して行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を取り出し、第2のフォトリソグラフィ工程を行う。また、ゲート絶縁層402に開口部を形成する場合、その工程は酸化物半導体膜430に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。なお、ここでの酸化物半導体膜430のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。ドライエッチングに用いる酸化物半導体膜430のエッチングガスとしては、塩素を含むガス例えば塩素Cl2、塩化硼素BCl3などが好ましい。ウェットエッチングに用いる酸化物半導体膜430のエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水31重量過酸化水素水:28重量アンモニア水:水=5:2:2などを用いることができる。また、ITO07N関東化学社製を用いてもよい。次いで、ゲート絶縁層402、及び酸化物半導体層431上に、金属導電膜を形成する。金属導電膜をスパッタ法や真空蒸着法で形成すればよい。金属導電膜の材料としては、アルミニウムAl、クロムCr、銅Cu、タンタルTa、チタンTi、モリブデンMo、タングステンW、ネオジムNd、スカンジウムScから選ばれた元素、上述した元素を成分とする合金、又は上述した元素を組み合わせた合金等が挙げられる。また、上述した元素の窒化膜を用いてもよい。また、マンガンMn、マグネシウムMg、ジルコニウムZr、ベリリウムBe、イットリウムYのいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜は、単層構造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、チタン膜上にアルミニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する3層構造などが挙げられる。金属導電膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を金属導電膜に持たせることが好ましい。第3のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層415a、ドレイン電極層415bを形成した後、レジストマスクを除去する図11C参照。本実施の形態では、金属導電膜としてチタン膜を用いて、酸化物半導体層431にはIn-Ga-Zn-O系酸化物を用いて、エッチャントとして過水アンモニア水アンモニア、水、過酸化水素水の混合液を用いる。なお、第3のフォトリソグラフィ工程では、酸化物半導体層431は一部のみがエッチングされ、溝部凹部を有する酸化物半導体層となることもある。また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。次いで、亜酸化窒素N2O、窒素N2、またはアルゴンArなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。プラズマ処理を行った後、大気に触れることなく、酸化物半導体層431の一部に接する保護絶縁膜となる酸化物絶縁層416を形成する。酸化物絶縁層416は、少なくとも1nm以上の膜厚とし、スパッタ法など、酸化物絶縁層416に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁層416に水素が含まれると、その水素の酸化物半導体層への侵入が生じ酸化物半導体層431のバックチャネルが低抵抗化N型化してしまい、寄生チャネルが形成される。よって、酸化物絶縁層416はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。本実施の形態では、酸化物絶縁層416として膜厚200nmの酸化シリコン膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では100°Cとする。酸化珪素膜のスパッタ法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガス代表的にはアルゴン及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。次いで、不活性ガス雰囲気下、乾燥空気雰囲気下、または酸素ガス雰囲気下で第2の加熱処理好ましくは200°C以上400°C以下、例えば250°C以上350°C以下を行う。例えば、窒素雰囲気下で250°C、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層の一部チャネル領域が酸化物絶縁層416と接した状態で加熱される。これにより、酸化物半導体層の一部チャネル領域に酸素が供給される。以上の工程を経ることによって、酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行った後、酸化物半導体層の一部チャネル領域を選択的に酸素過剰な状態とする。以上の工程でトランジスタ410が形成される。さらに大気中、100°C以上200°C以下、1時間以上30時間以下での加熱処理を行ってもよい。本実施の形態では150°Cで10時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100°C以上200°Cの加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。酸化物絶縁層416上にさらに保護絶縁層を形成してもよい。例えば、RFスパッタ法を用いて窒化珪素膜を形成する。RFスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、OH-などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。本実施の形態では、保護絶縁層として保護絶縁層403を、窒化珪素膜を用いて形成する図11D参照。本実施の形態においてトランジスタ410の酸化物半導体層は、n型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性i型とし、又は実質的に真性型としたものである。すなわち、不純物を添加してi型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたi型真性半導体又はそれに近づけることを特徴としている。そうすることにより、フェルミ準位Efを真性フェルミ準位Eiと同じレベルにまですることができる。酸化物半導体のバンドギャップEgが3.15eVであり、電子親和力χは4.3eVであると言われている。ソース電極層及びドレイン電極層を構成するチタンTiの仕事関数は、酸化物半導体の電子親和力χとほぼ等しい。この場合、金属-酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。例えば、トランジスタのチャネル幅Wが1×104μmでチャネル長が3μmの素子であっても、室温において、オフ電流が10-13A以下であり、S値が0.1V/decadeゲート絶縁層膜厚100nmであることが可能である。このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、トランジスタ410の動作を良好なものとすることができる。上述した酸化物半導体は、電気的特性変動を抑止するため、変動要因となる水素、水分、水酸基又は水素化物水素化合物ともいうなどの不純物を意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給することから高純度化及び電気的にI型真性化された酸化物半導体である。よって酸化物半導体中の水素は少なければ少ないほどよい。また、高純度化された酸化物半導体中にはキャリアが極めて少なくゼロに近い、キャリア密度は1×1012/cm3未満、好ましくは1×1011/cm3未満である。即ち、酸化物半導体層のキャリア密度は、限りなくゼロに近くする。酸化物半導体層中にキャリアが極めて少ないため、トランジスタの逆方向特性では、オフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。トランジスタは、チャネル幅w1μmあたりの電流値が100aA/μm以下、好ましくは10zAゼプトアンペア以下、更に好ましくは1zA以下である。さらに、pn接合がなく、ホットキャリア劣化がないため、これらにトランジスタの電気的特性が影響を受けない。このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化された酸化物半導体をチャネル領域に用いたトランジスタは、オフ電流を極めて小さくすることができる。つまり、トランジスタの非導通状態において、酸化物半導体層は絶縁体とみなせて回路設計を行うことができる。一方で、酸化物半導体層は、トランジスタの導通状態においては、非晶質シリコンで形成される半導体層よりも高い電流供給能力を見込むことができる。また、低温ポリシリコンを具備する薄膜トランジスタでは、酸化物半導体を用いて作製されたトランジスタと比べて、オフ電流が10000倍程度大きい値であると見積もって設計を行っている。そのため、酸化物半導体を有するトランジスタでは、低温ポリシリコンを具備する薄膜トランジスタに比べて、保持容量が同等0.1pF程度である際、電圧の保持期間を10000倍程度に引き延ばすことができる。一例として、動画表示を毎秒60フレームで行う場合、1回の信号書き込みによる保持期間を10000倍の160秒程度とすることができる。そして、少ない画像信号の書き込み回数でも、表示部での静止画の表示を行うことができる。実施の形態4本実施の形態では、本発明の一態様に係わる表示装置の例について説明する。図12Aは、実施の形態2のシフトレジスタ回路が用いられる表示装置の例を示す。図12Aに示す表示装置は、タイミングコントローラ5360と、ソースドライバ回路5362、ゲートドライバ回路5363_1及びゲートドライバ回路5363_2を有する駆動回路5361と、画素部5364とを有する。画素部5364には、ソースドライバ回路5362から複数のソース信号線5371が延伸して配置され、ゲートドライバ回路5363_1及びゲートドライバ回路5363_2から複数のゲート信号線5372が延伸して配置されている。複数のソース信号線5371と複数のゲート信号線5372との交差領域には、各々、画素5367がマトリクス状に配置される。なお、表示装置は、照明装置とその制御回路などを有することができる。この場合、画素5367は、液晶素子を有するとよい。なお、ゲートドライバ回路5363_1とゲートドライバ回路5363_2との一方を省略することができる。タイミングコントローラ5360は、駆動回路5361に制御信号を供給することにより、駆動回路5361の動作を制御する機能を有する回路である。例えば、タイミングコントローラ5360は、ソースドライバ回路5362に、スタート信号SSP、クロック信号SCK、反転クロック信号SCKB、映像信号DATA、ラッチ信号LAT等の制御信号を供給する。また、タイミングコントローラ5360は、ゲートドライバ回路5363_1及びゲートドライバ回路5363_2に、スタート信号GSP、クロック信号GCK、クロック信号GCKB等の制御信号を供給する。ソースドライバ回路5362は、複数のソース信号線5371に映像信号をそれぞれ出力する機能を有する回路であり、駆動回路又は信号線駆動回路などと呼ぶことができる。映像信号は、画素5367に入力され、画素5367を構成する表示素子は、映像信号に応じた階調となる。ゲートドライバ回路5363_1及びゲートドライバ回路5363_2は、各行の画素5367を順番に選択する機能を有する回路であり、駆動回路又は走査線駆動回路と呼ぶことができる。画素5367を選択するタイミングの制御は、ゲートドライバ回路5363_1及びゲートドライバ回路5363_2がゲート信号線5372にゲート信号を出力することにより行われる。なお、図12Aに示す表示装置において、ゲートドライバ回路5363_1及びゲートドライバ回路5363_2は、画素部5364と同じ基板に形成されることができる。図12Bは、画素部5364と同じ基板基板5380と示すに、ゲートドライバ回路5363_1及びゲートドライバ回路5363_2が形成される場合の例を示す。なお、基板5380と外部回路とは、端子5381を介して接続される。なお、図12Aに示す表示装置において、ソースドライバ回路5362の一部例えばスイッチ、マルチプレクサ、シフトレジスタ回路、デコーダ回路、インバータ回路、バッファ回路、及び/又はレベルシフタ回路などは、画素部5364と同じ基板に形成されることができる。図12Cは、画素部5364と同じ基板基板5380と示すに、ゲートドライバ回路5363_1及びゲートドライバ回路5363_2とソースドライバ回路5362の一部5362aと示すが形成され、ソースドライバ回路5362の別の部分5362bと示すは基板5380とは異なる基板に形成される場合の例を示す。表示装置の駆動回路又は駆動回路の一部として、実施の形態2で説明されるシフトレジスタ回路を用いることができる。特に、表示装置の駆動回路が実施の形態3で説明されるトランジスタにより構成されることにより、駆動回路の駆動能力の向上を図ることができる。そのため、表示装置を大型にすることができる。または、表示装置の解像度の向上を図ることができる。または、駆動回路のレイアウト面積を小さくすることができるので、表示装置の額縁を小さくすることができる。実施の形態5本実施の形態においては、電子機器の例について説明する。図13A乃至図13H、図14A乃至図14Dは、電子機器を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005電源スイッチ、又は操作スイッチを含む、接続端子5006、センサ5007力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を有する、マイクロフォン5008、等を有することができる。図13Aはモバイルコンピュータであり、上述したものの他に、スイッチ5009、赤外線ポート5010、等を有することができる。図13Bは記録媒体を備えた携帯型の画像再生装置たとえば、DVD再生装置であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図13Cはゴーグル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、イヤホン5013、等を有することができる。図13Dは携帯型遊技機であり、上述したものの他に、記録媒体読込部5011、等を有することができる。図13Eはプロジェクタであり、上述したものの他に、光源5033、投射レンズ5034、等を有することができる。図13Fは携帯型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図13Gはテレビ受像機であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図13Hは持ち運び型テレビ受像機であり、上述したものの他に、信号の送受信が可能な充電器5017、等を有することができる。図14Aはディスプレイであり、上述したものの他に、支持台5018、等を有することができる。図14Bはカメラであり、上述したものの他に、外部接続ポート5019、シャッターボタン5015、受像部5016、等を有することができる。図14Cはコンピュータであり、上述したものの他に、ポインティングデバイス5020、外部接続ポート5019、リーダ/ライタ5021、等を有することができる。図14Dは携帯電話機であり、上述したものの他に、アンテナ、ワンセグ携帯電話移動端末向けの1セグメント部分受信サービス用チューナ、等を有することができる。図13A乃至図13H、図14A乃至図14Dに示す電子機器は、様々な機能を有することができる。例えば、様々な情報静止画、動画、テキスト画像などを表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェアプログラムによって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体外部又はカメラに内蔵に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図13A乃至図13H、図14A乃至図14Dに示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。図14Eに、表示装置を、建造物と一体にして設けた例について示す。図14Eは、筐体5022、表示部5023、操作部であるリモコン装置5024、スピーカ5025等を含む。表示装置は、壁かけ型として建物と一体となっており、広い設置スペースを必要とすることなく設置可能である。図14Fに、建造物内に表示装置を、建造物と一体にして設けた別の例について示す。表示パネル5026は、ユニットバス5027と一体に取り付けられており、入浴者は表示パネル5026の視聴が可能になる。なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形態はこれに限定されず、様々な建造物に表示装置を設置することができる。次に、表示装置を、移動体と一体にして設けた例について示す。図14Gは、表示装置を、自動車に設けた例について示した図である。表示パネル5028は、自動車の車体5029に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。図14Hは、表示装置を、旅客用飛行機と一体にして設けた例について示した図である。図14Hは、旅客用飛行機の座席上部の天井5030に表示パネル5031を設けたときの、使用時の形状について示した図である。表示パネル5031は、天井5030とヒンジ部5032を介して一体に取り付けられており、ヒンジ部5032の伸縮により乗客は表示パネル5031の視聴が可能になる。表示パネル5031は乗客が操作することで情報を表示する機能を有する。なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示したがこれに限定されず、自動二輪車、自動四輪車自動車、バス等を含む、電車モノレール、鉄道等を含む、船舶等、様々なものに設置することができる。本実施の形態に示す電子機器に、実施の形態2のシフトレジスタ回路を搭載することが好ましい。特に、電子機器の表示部を駆動するための回路として、実施の形態2のシフトレジスタ回路を搭載することが好ましい。実施の形態2のシフトレジスタ回路を電子機器の表示部を駆動するための回路として搭載することで、駆動回路の面積を縮小することができ、表示部を大型化することができる。また、表示部の解像度の向上を図ることができる。