"複数の走査線と複数のデータ線との各交差に対応して設けられた複数の画素と、1フレームを複数に分割したサブフィールドを単位とし、階調レベルに応じたビット配列で構成されたサブフィールドデータに従って前記画素にデータを書き込む駆動回路とを備え、前記画素は、前記走査線と前記データ線に接続され、前記走査線が選択された時に前記データ線に供給されたデータを記憶する第1メモリーと、前記第1メモリーに記憶されたデータを記憶する第2メモリーと、前記第2メモリーに記憶されたデータに応じて前記画素をオン駆動またはオフ駆動する画素駆動回路とを有し、前記駆動回路は、前記複数の走査線を複数のグループに分け、前記複数のグループを予め定められた順番で選択し、前記複数の画素のうち選択された画素の前記第1メモリーへ前記サブフィールドデータに基づくビットを書き込み、当該書き込みが終了した後、前記選択された画素の前記第2メモリーへ前記第1メモリーの内容を記憶させ、前記複数のサブフィールド期間は、少なくとも2つの異なる重み付けがされており、前記複数のサブフィールド期間が前記複数のグループのそれぞれに対して異なるタイミングで割り当てられることを特徴とする電気光学装置。前記グループにおいては、一のグループに属する複数の走査線の間に他のグループに属する走査線が位置することを特徴とする請求項1に記載の電気光学装置。前記画素は、交流駆動され、前記サブフィールドデータにおいて1フレーム中の最後のサブフレームに対応したビットは、前記画素をオフ駆動するビットであることを特徴とする請求項1または請求項2のいずれかに記載の電気光学装置。複数の走査線と複数のデータ線との各交差に対応して設けられ、第1メモリーと第2メモリーとを含む複数の画素を有する電気光学装置の駆動方法であって、前記複数の走査線を、複数のグループに分け、前記複数のグループを予め定められた順番で選択し、前記複数の画素のうち選択された画素の前記第1メモリーへ前記サブフィールドデータに基づくビットを書き込み、当該書き込みが終了した後、前記選択された画素の前記第2メモリーへ前記第1メモリーの内容を記憶させ、前記複数のサブフィールド期間は、少なくとも2つの異なる重み付けがされており、前記複数のサブフィールド期間が前記複数のグループのそれぞれに対して異なるタイミングで割り当てられることを特徴とする電気光学装置の駆動方法。請求項1乃至請求項3のいずれかに記載の電気光学装置を有する電子機器。ところで、特許文献1に開示された表示装置においては、サブフィールド期間を一画面の水平走査期間より短くする際には、分割した領域を駆動する前に必ず黒表示を行うため表示が暗くなるという問題がある。本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、一画面の垂直走査期間より短いサブフィールド期間で画素を駆動し、表示が暗くなるのを防ぐことである。上記目的を達成するために、本発明に係る電気光学装置は、複数の走査線と複数のデータ線との各交差に対応して設けられた複数の画素と、1フレームを複数に分割したサブフィールドを単位とし、階調レベルに応じたビット配列で構成されたサブフィールドデータに従って前記画素にデータを書き込む駆動回路とを備え、前記画素は、前記走査線と前記データ線に接続され、前記走査線が選択された時に前記データ線に供給されたデータを記憶する第1メモリーと、前記第1メモリーに記憶されたデータを記憶する第2メモリーと、前記第2メモリーに記憶されたデータに応じて前記画素をオン駆動またはオフ駆動する画素駆動回路とを有し、前記駆動回路は、前記複数の走査線を複数のグループに分け、前記複数のグループを予め定められた順番で選択し、前記複数の画素のうち選択された画素の前記第1メモリーへ前記サブフィールドデータに基づくビットを書き込み、当該書き込みが終了した後、前記選択された画素の前記第2メモリーへ前記第1メモリーの内容を記憶させ、前記複数のサブフィールド期間は、少なくとも2つの異なる重み付けがされており、前記複数のサブフィールド期間が前記複数のグループのそれぞれに対して異なるタイミングで割り当てられることを特徴とする。この構成によれば、各グループにおいて一のサブフィールドにおけるデータの書き込み時間は、走査線を複数グループに分割しない場合と比較して短くなる。また、データの書き込みは、グループ毎に行われるため、各グループに係る画素については、一のサブフィールドの表示期間を、走査線をグループ化しない場合と比較して短くすることができる。さらに各画素行への書き込み効率走査線選択速度を低下させることなく、かつ重み付けされたサブフィールドを実現できるので階調表現力が向上する。この構成において、前記グループにおいては、一のグループに属する複数の走査線の間に他のグループに属する走査線が位置する構成としてもよい。この構成によれば、走査線は櫛歯状にグループ化されるので、動画像を表示する場合には、グループに係る画素の境界が目立ちにくくなり、映像の移動が自然になる。また、この構成においては、前記画素は、交流駆動され、前記サブフィールドデータにおいて1フレーム中の最後のサブフレームに対応したビットは、前記画素をオフ駆動するビットである構成としてもよい。この構成によれば、交流駆動で画素へ印加する電圧の極性反転を行う際に画素に掛かる電圧が駆動の基準となる電圧になるので、隣接する画素間で極性反転後に掛かる電圧が大きくなるのを防ぐことができる。なお、本発明は、電気光学装置のほか、当該電気光学装置の駆動方法、さらには当該電気光学装置を含む電子機器としても概念することが可能である。このような電子機器としては、電気光学装置による光変調画像を拡大投射するプロジェクターが挙げられる。[第1実施形態]実施形態の構成図1は、本発明の実施形態に係る電気光学装置10の全体構成を示したブロック図である。電気光学装置10は、サブフィールド駆動により画像を表示する電気光学装置である。電気光学装置10は、タイミング制御回路20、画像前処理部30、デコーダー50、および表示パネル100を有する。電気光学装置10には、映像信号Vidが、図示省略した上位回路から同期信号Syncにしたがって供給される。ここで、映像信号Vidは、表示すべき画像における各画素の階調レベルをそれぞれ規定するものであり、同期信号Syncに含まれる垂直同期信号、水平同期信号およびドットクロック信号いずれも図示省略にしたがって走査される画素の順で供給される。なお、本実施形態においては、各画素について階調を制御する単位期間である1フレームは、図2に示した構成である。図に示したように、フレームは、計20個のサブフィールドに分割されている。本実施形態では、フレームが計20個のサブフィールドによって構成されることになるので、これらのサブフィールドを区別するために、時間的な順序でsf1~sf20と表記する。また、本実施形態においては、奇数のサブフィールドと偶数のサブフィールドの重み付けは、奇数のサブフィールドが1であり、偶数のサブフィールドは3となっている。画像前処理部30は、入力される映像信号Vidが表す画像の明るさや色合いなどを、表示パネル100の表示特性や、図示省略した各種操作子の設定状況に合わせて前処理するものであり、前処理した信号Daを出力する。なお、本実施形態において、映像信号Vidは、アナログ信号でもあってもよいし、デジタル信号でもあってもよいが、アナログ信号であれば、画像前処理部30によってデジタル信号に変換される。また、本実施形態では、映像信号Daを8ビットとして、画素で表現すべき階調レベルを十進値で最も暗い0から最も明るい255まで1刻みで256階調を指定している。タイミング制御回路20は、上記同期信号Syncに基づいて、スタートパルスDY、クロック信号CLY、出力制御信号YENB1、出力制御信号YENB2等の信号を生成する。スタートパルスDYは、サブフィールドのデータの書き込み開始のタイミングに出力されるパルス信号であり、このスタートパルスDYによって、サブフィールドのデータの書き込みのタイミングが制御される。クロック信号CLYは、水平走査期間1Hを規定するパルス信号である。出力制御信号YENB1、出力制御信号YENB2は、後述する走査信号の出力を制御するパルス信号である。また、タイミング制御回路20は、スタートパルスDX、ラッチパルスLP、クロック信号CLX、表示制御信号SET1、表示制御信号SET2等の信号を生成する。スタートパルスDXは、水平走査期間の最初に出力されるパルス信号であって、クロック信号CLYのレベル遷移時、すなわち、立ち上がり時および立ち下がり時に出力される。クロック信号CLXは、表示パネル100の画素具体的には、画素に内蔵されたメモリーへのデータ書込用のドットクロック信号である。ラッチパルスLPは水平走査期間に1回出力されるパルス信号であり、第1ラッチ回路群1404から第2ラッチ回路群1406へデータを一斉に転送させる動作を行う。表示制御信号SET1、表示制御信号SET2は、画素の状態を更新させるパルス信号である。デコーダー50は、映像信号Daの階調レベルに応じてSFコードを生成するものである。デコーダー50は、1フレーム分の映像信号Daを記憶する第1メモリー55および第2メモリー56を有している。また、デコーダー50は、第1メモリー55や第2メモリー56に記憶された映像信号DaをSFコードに変換する第1SFコード変換部51、第1メモリー55や第2メモリー56に記憶された映像信号DaをSFコードに変換する第2SFコード変換部52、および階調レベルとSFコードの対応関係を表したLUTLookUpTable57を有している。ここで図3は、LUT57の内容を示した図である。図に示したように、LUT57においては、階調レベルとSFコードとが対応づけられている。このSFコードは、液晶素子における光学応答性を利用したものである。SFコードは、SFサブフィールドビットc1~c20の20ビットで構成されており、SFビットc1~c20を順にサブフィールドsf1~sf20のオンオフ駆動を指定するものとして配列させたものである。第1SFコード変換部51は、第1メモリー55や第2メモリー56に記憶されている映像信号Daを読み出し、読み出した映像信号Daが表す階調を、LUT57を参照してSFコードに変換する。また、第2SFコード変換部52は、第1メモリー55や第2メモリー56に記憶されている映像信号Daを読み出し、読み出した映像信号Daが表す階調を、LUT57を参照してSFコードに変換する。また、デコーダー50は、出力制御部58と、スイッチSW1~SW6を有している。出力制御部58は、第1SFコード変換部51または第2SFコード変換部52で得られたSFコードのいずれか1ビットを、SFビットDbとして表示パネル100へ出力する。なお、SFコードのビットは、0または1であり、ビットが0の場合には、SFビットDbはLレベルの信号となり、1の場合にはHレベルの信号となる。スイッチSW1は、映像信号Daを第1メモリー55へ供給するスイッチであり、スイッチSW2は、映像信号Daを第2メモリー56へ供給するスイッチである。スイッチSW1,SW2は、デコーダー50へ供給される同期信号Syncに含まれている垂直同期信号に基づいて制御され、スイッチSW1が開となっている時にはスイッチSW2は閉となり、スイッチSW1が閉となっている時にはスイッチSW2は開となる。また、スイッチSW3は、第1メモリー55の内容を第1SFコード変換部51へ供給するスイッチであり、スイッチSW4は、第2メモリー56の内容を第2SFコード変換部52へ供給するスイッチである。スイッチSW3,SW4は、デコーダー50へ供給される同期信号Syncに含まれている垂直同期信号に基づいて制御され、スイッチSW3が開となっている時にはスイッチSW4は閉となり、スイッチSW3が閉となっている時にはスイッチSW4は開となる。また、スイッチSW5は、第1SFコード変換部51で得られたSFコードを出力制御部58へ供給するスイッチであり、スイッチSW6は、第2SFコード変換部52で得られたSFコードを出力制御部58へ供給するスイッチである。スイッチSW5,SW6は、デコーダー50へ供給される同期信号Syncに含まれている垂直同期信号および水平同期信号に基づいて制御され、スイッチSW5が開となっている時にはスイッチSW6は閉となり、スイッチSW5が閉となっている時にはスイッチSW6は開となる。図4は、表示パネル100の構成を示した図である。表示パネル100は、反射型の液晶表示パネルである。この図に示したように、表示パネル100には、1、2、3、、m行の走査線112と制御線115が図において横方向に延在するように設けられ、また、1、2、3、、n列のデータ線114が図において縦方向に延在するように、かつ、各走査線112および制御線115と互いに電気的に絶縁を保つように設けられている。そして、m行の走査線112とn列のデータ線114との交点のそれぞれに対応して、画素110がそれぞれ配列されている。この画素110の配列領域が表示領域101となっている。なお、本実施形態においては、説明を容易とするため、走査線の行数mの数を16行とし、データ線の列数nの数を8列としているが、走査線の行数とデータ線の列数は、この数に限定されるものではない。また、本実施形態においては、表示領域101は、1行目から8行目までの走査線のグループに接続された画素の領域第1領域と、9行目から16行目までの走査線のグループに接続された画素の領域第2領域に分けられている。表示領域101の周辺には、走査線駆動回路130とデータ線駆動回路140とがそれぞれ設けられている。このうち、走査線駆動回路130は、1~16行の走査線にそれぞれ走査信号を供給するものである。走査線駆動回路130は、供給される信号によって選択が指定された走査線への走査信号を選択電圧とする一方、それ以外の、非選択に係る走査線への走査信号を非選択電圧とする一種のアドレスデコーダーである。なお、図4においては、1、2、3、、16行目の走査線112に供給される走査信号をそれぞれG1、G2、G3、、G16と表記している。走査線駆動回路130は、シフトレジスタ1302、出力回路1304-1~1304-16を有している。シフトレジスタ1302は、サブフィールドのデータの書き込み開始のタイミングで供給されるスタートパルスDYがHレベルである時にクロック信号CLYが立ち下がると、クロック信号CLYに従って1行目から16行目までの走査線に対応したパルス信号であるラッチ信号SEL1,SEL2,SEL3,,SEL16を順次排他的に出力する。出力回路1304-1~1304-8は、シフトレジスタ1302から供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB1のパルスを、走査信号として走査線112へ出力する。また、出力回路1304-9~1304-16は、シフトレジスタ1302から供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB2のパルスを、走査信号として走査線112へ出力する。一方、データ線駆動回路140は、タイミング制御回路20から供給される信号にしたがって、1~n列目のデータ線114の各々にそれぞれSFビットDbに応じたデータ信号を供給するものである。なお、図においては、1、2、3、、n列目のデータ線114に供給されるデータ信号を、それぞれd1、d2、d3、、dnと表記している。図5は、データ線駆動回路140の構成を示した図である。また、図6は、データ線駆動回路のタイミングチャートである。データ線駆動回路140は、シフトレジスタ1402、第1ラッチ回路群1404および第2ラッチ回路群1406で構成されている。シフトレジスタ1402は、図6に示したように、水平走査期間の最初に供給されるスタートパルスDXがHレベルである時にクロック信号CLXが立ち下がると、クロック信号CLXに従ってラッチ信号S1,S2,S3,,Snを順次排他的に供給する。第1ラッチ回路群1404と第2ラッチ回路群1406は、複数のラッチ回路1401で構成されている。ラッチ回路1401は、例えばD型フリップフロップである。第1ラッチ回路群1404のラッチ回路1401は、図6に示したように、clk端子に入力されるラッチ信号S1,S2,S3,,Snの立ち下がりにおいて、in端子に入力されるシリアルデータであるSFビットDbを順次ラッチし、ラッチしたデータをout端子から出力する。第2ラッチ回路群1406のラッチ回路1401は、第1ラッチ回路群1404から出力された各SFビットDbをラッチパルスLPの立ち下がりにおいてラッチし、ラッチしたSFビットDbをデータ信号d1,d2,d3,,dnとして、out端子からデータ線114にパラレルに出力する。次に、図7は、画素110の構成を示した図である。画素110は、メモリー内蔵型であり、書き込みメモリー110d、表示メモリー110e、スイッチ110k有する。書き込みメモリー110d第1メモリーは、データ線114から供給されるデータ信号を記憶するメモリーである。書き込みメモリー110dは、走査線112がHレベルの場合、データ線114より供給されたデータ信号を記憶する。表示メモリー110e第2メモリーは、書き込みメモリー110dに記憶されているデータ信号を記憶するメモリーである。表示メモリー110eは、制御線115から供給される表示制御信号SET1SET2によりスイッチ110kが閉にされると、書き込みメモリー110dに記憶されているデータ信号が供給され、供給されたデータ信号を記憶する。また、画素110は、インバーター110cおよび一対のトランスミッションゲート110a,110bで構成された画素駆動回路120を有する。図7において、表示メモリー110eの出力は、トランスミッションゲート110aの一部を構成するPチャネルトランジスタのゲートと、トランスミッションゲート110bの一部を構成するNチャネルトランジスタのゲートとに供給される。また、表示メモリー110eの出力は、インバーター110cによってレベル反転された後、トランスミッションゲート110aのNチャネルトランジスタのゲートと、トランスミッションゲート110bのPチャネルトランジスタのゲートとに供給される。トランスミッションゲート110a,110bは、PチャネルトランジスタにLレベルのゲート信号が与えられ、かつ、NチャネルトランジスタにHレベルの信号が与えられた場合に、オン状態となる。したがって、表示メモリー110eから供給されるデータ信号のレベルに応じて、どちらかのトランスミッションゲート110a,110bが択一的にオン状態になる。また、一方のトランスミッションゲート110aの入力端には、画素110をオフにするオフ電圧Voffが供給され、他方のトランスミッションゲート110bの入力端には、画素110をオンにするオン電圧Vonが供給される。一対のトランスミッションゲート110a,110bの出力端は、並列に設けられた液晶素子110gと蓄積容量110fとに共通接続されている。液晶素子110gは、画素電極110hと対向電極110iとで電気光学材料である液晶110jを挟持することによって形成されている。対向電極110iは、素子基板に形成された画素電極110hと対向するように対向基板に一面に形成される透明電極である。この画素電極110hには、表示メモリー110eに記憶されたデータ信号に応じて、オン電圧Vonまたはオフ電圧Voffが選択的に印加され、対向電極110iには、コモン電圧LCcomが印加される。ここで、液晶素子110gをノーマリーブラックモードとしたとき、オン電圧Vonとは、液晶素子110gに電圧を印加して明状態にさせる電圧をいい、オフ電圧Voffとは、液晶素子110gに電圧を印加しないでまたは、印加電圧をゼロ近傍とする電圧を印加して暗状態にさせる電圧をいう。なお、液晶素子110gを交流駆動する場合に、オン電圧Vonは、振幅中心電圧であるコモン電圧LCcomに対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との2種類が必要となる。一方、オフ電圧Voffは、液晶素子110gに電圧を印加しないのであれば、対向電極110iに印加されるコモン電圧LCcomの1種類であり、極性に無関係であるが、印加電圧をゼロ近傍とする電圧を印加するのであれば、振幅中心電圧に対して正極性と、負極性との2種類が必要となる。本実施形態において、画素110はオンまたはオフのいずれかで駆動されるので、データ信号は、SFビットDbの1に応じたオンレベル画素110をオンする駆動電圧の電圧レベル、または0に応じたオフレベル画素110をオフする駆動電圧の電圧レベルのいずれかとなる。表示メモリー110eの出力がオフレベルの場合、一方のトランスミッションゲート110aがオン状態となり、他方のトランスミッションゲート110bがオフ状態となる。したがって、液晶素子110gの画素電極110hには、トランスミッションゲート110aを介して、オフ電圧Voff一定電圧が印加される。その結果、液晶に印加される電圧は、画素電極110h側の電圧Voffと対向電極側のコモン電圧LCcomとの電位差相当≒0[V]になり、液晶素子110gをノーマリーブラックモードとした場合、画素110は暗状態となる。これに対して、表示メモリー110eの出力がオンレベルの場合、一方のトランスミッションゲート110aがオフ状態となり、他方のトランスミッションゲート110bがオン状態となる。したがって、液晶素子110gの画素電極110hには、トランスミッションゲート110bを介して、オン電圧Vonが印加される。これにより、液晶に印加される電圧は、画素電極110h側の電圧Vonと対向電極側のコモン電圧LCcomとの電位差相当になり、液晶素子110gをノーマリーブラックモードとした場合、画素110は明状態となる。実施形態の動作次に、電気光学装置10の動作について説明する。まず、画像前処理部30から出力される映像信号Daは、デコーダー50へ供給される。デコーダー50においては、垂直同期信号に基づいてスイッチSW1~SW6の開閉が制御され、スイッチSW1が閉の場合には、スイッチSW2およびスイッチSW3が開となり、1フレーム分の映像信号Daが第1メモリー55に記憶される。また、スイッチSW2が閉の場合には、スイッチSW1およびスイッチSW4が開となり、1フレーム分の映像信号Daが第2メモリー56に記憶される。すなわち、1フレーム分の映像信号Daが、1フレーム毎に交互に第1メモリー55と第2メモリー56に記憶される。スイッチSW2が閉である期間においては、第1メモリー55に記憶された1フレーム分の映像信号Daが第1SFコード変換部51と第2SFコード変換部52でSFコードに変換される。具体的には、第1領域についての映像信号Daは、第1SFコード変換部51でSFコードに変換され、第2領域についての映像信号Daは、第2SFコード変換部52でSFコードに変換される。出力制御部58は、第1SFコード変換部51と第2SFコード変換部52で得られたSFコードのビットを、表示パネル100の駆動タイミングサブフィールドに応じて選択して出力する。例えば、表示パネル100の駆動タイミングがサブフィールドsf1である場合、各画素のSFコードのビットc1は、走査される画素の順でSFビットDbとして表示パネル100へ供給される。なお、スイッチSW1が閉である期間においては、第2メモリー56に記憶された1フレーム分の映像信号Daが第1SFコード変換部51と第2SFコード変換部52でSFコードに変換される。次に、表示パネル100の動作について説明する。図8は、表示パネル100の動作を説明するためのタイミングチャートである。また、図9は、表示領域における画素へのデータの書き込みの推移を示した図であり、縦軸が走査線の行、横軸が時間を表している。また、図9においては、一のサブフィールドの表示期間を矩形の実線で表している。図9に示したように、1フレームは、サブフィールドsf1~sf20で構成されており、図9におけるsf1~sf20は、各サブフィールドの表示期間を表している。なお、本実施形態においては、上述したように奇数サブフィールドの表示期間と偶数サブフィールドの表示期間の比は、1:3となっている。また、図9におけるw1a~w20aは、第1領域におけるSFビットDbSFビットc1~c20の書き込みのタイミングを示しており、w1b~w20bは、第2領域におけるSFビットDbの書き込みのタイミングを示している。スタートパルスDYとクロック信号CLYがシフトレジスタ1302に供給されると、まず、図9においてw1aで示したように、第1領域に対してサブフィールドsf1のSFビットDbの書き込みが開始される。具体的には、まず、図8に示したように、1行目から16行目までの走査線に対応して、ラッチ信号SEL1,SEL2,SEL3,,SEL16がシフトレジスタ1302から順次排他的に出力される。出力回路1304-1~1304-8は、供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB1のパルスを、走査信号として走査線112へ出力し、これにより、出力回路1304-1~1304-8から走査信号G1~G8が順次出力される。一方、データ線駆動回路1402においては、まず、1行目から8行目第1領域の画素について、サブフィールドsf1のSFビットDbがラッチされ、ラッチされたSFビットDbがデータ信号としてパラレルにデータ線114に出力される。具体的には、走査信号G1が出力される期間においては、1行目の1列目から8列目までの画素の階調を規定するデータ信号がデータ信号d1~d8としてパラレルにデータ線114に出力され、データ信号d1~d8は、書き込みメモリー110dに記憶される。また、走査信号G8が出力される期間においては、8行目の1列目から8列目までの画素の階調を規定するデータ信号がデータ信号d1~d8としてパラレルにデータ線114に出力され、データ信号d1~d8は、書き込みメモリー110dに記憶される。8行目までの画素についてデータ信号の記憶が終了すると、表示制御信号SET1が予め定められた時間のあいだHレベルとなり、1行目から8行目第1領域に係る画素110のスイッチ110kが閉となる。スイッチ110kが閉となると、書き込みメモリー110dに記憶されたデータ信号が表示メモリー110eに記憶され、第1領域の画素110は、表示メモリー110eに記憶されたデータ信号に応じて暗状態または明状態となる図9の第1領域のsf1の期間。次に、図9においてw2aで示したように、第1領域に対してサブフィールドsf2のSFビットDbの書き込みが開始される。具体的には、走査信号G8が出力される時にスタートパルスDYが出力され、ラッチ信号SEL1,SEL2,SEL3,,SEL16がシフトレジスタ1302から順次排他的に出力される。ここで、出力制御信号YENB1のパルスが供給されているため、再度走査信号G1~G8が順次出力される。データ線駆動回路1402においては、第1領域の各画素について、サブフィールドsf2のSFビットDbがラッチされ、ラッチされたSFビットDbがデータ信号としてパラレルにデータ線114に出力される。データ線に出力されたデータ信号は、書き込みメモリー110dに記憶される。そして、8行目までの画素についてデータ信号の記憶が終了すると、再度表示制御信号SET1がHレベルとなり、書き込みメモリー110dに記憶されたデータ信号が表示メモリー110eに記憶され、第1領域の画素110は、表示メモリー110eに記憶されたデータ信号に応じて暗状態または明状態となる図9のsf2の期間。第1領域に対してサブフィールドsf2のSFビットDbの書き込みが終了すると、図9において、w1bで示したように、第2領域に対してサブフィールドsf1のSFビットDbの書き込みが開始される。具体的には、走査信号G8が出力される時にスタートパルスDYが出力され、出力制御信号YENB1がLレベルとなり、出力制御信号YENB2が走査線駆動回路130に供給される。出力制御信号YENB2が出力回路1304-9~1304-16に供給されると、出力回路1304-9~1304-16から走査信号G9~G16が順次出力される。一方、データ線駆動回路1402においては、9行目から16行目第2領域の画素について、サブフィールドsf1のSFビットDbがラッチされ、ラッチされたSFビットDbがデータ信号としてパラレルにデータ線114に出力される。データ線に出力されたデータ信号は、9行目から16行目の画素の書き込みメモリー110dに記憶される。そして、16行目までの画素についてデータ信号の記憶が終了すると、表示制御信号SET2が予め定められた時間のあいだHレベルとなり、9行目から16行目第2領域に係る画素110のスイッチ110kが閉となる。すると、書き込みメモリー110dに記憶されたデータ信号が表示メモリー110eに記憶され、第2領域の画素110は、表示メモリー110eに記憶されたデータ信号即ち、サブフィールドsf1のSFビットDbに応じて暗状態または明状態となる図9の第2領域のsf1の期間。次に、図9においてw2bで示したように、第2領域に対してサブフィールドsf2のSFビットDbの書き込みが開始される。具体的には、走査信号G16が出力される時にスタートパルスDYが出力され、ラッチ信号SEL1,SEL2,SEL3,,SEL16がシフトレジスタ1302から順次排他的に出力される。シフトレジスタ1302からは、ラッチ信号SEL1~SEL8が出力されるのと同時に、ラッチ信号SEL9~SEL16も順次排他的に出力される。ここで、出力制御信号YENB2のパルスが供給されているため、再度走査信号G9~G16が順次出力される。データ線駆動回路1402においては、第2領域の各画素について、サブフィールドsf2のSFビットDbがラッチされ、ラッチされたデータ信号がパラレルにデータ線114に出力される。データ線に出力されたデータ信号は、書き込みメモリー110dに記憶される。そして、16行目までの画素についてデータ信号の記憶が終了すると、表示制御信号SET2が再度Hレベルとなり、9行目から16行目第2領域に係る画素110のスイッチ110kが閉となり、書き込みメモリー110dに記憶されたデータ信号が表示メモリー110eに記憶され、第2領域の画素110は、表示メモリー110eに記憶されたデータ信号に応じて暗状態または明状態となる図9の第2領域のsf2の期間。以後、図9に示したように、第1領域について2つのサブフィールドのSFビットDbの書き込みと、第2領域について2つのサブフィールドのSFビットDbの書き込みとを交互に繰り返し、サブフィールドsf20までデータ信号の書き込みが行われると、再びサブフィールドsf1からデータ信号の書き込みを繰り返す。本実施形態によれば、表示領域を等幅で2つに分割するため、各領域において一のサブフィールドのデータ信号の書き込み時間は、表示領域を分割しない場合と比較して半分となる。また、データ信号の書き込みは、分割された領域毎に行われるため、各領域については、一のサブフィールドの表示期間を、表示領域を分割しない場合と比較して短くすることができる。サブフィールド駆動において低い階調を出すためには、短いサブフィールド期間を要するが、本実施形態では、短いサブフィールド期間を実現できるため、低い階調を表示することが可能となる。また、データ信号を書き込む時に必ず黒表示を行うことがないため、表示が暗くなることがない。[第2実施形態]次に、本発明の第2実施形態に係る電気光学装置について説明する。本実施形態に係る電気光学装置10は、走査線駆動回路の構成、制御線115の構成、および表示パネル100における信号の供給タイミングが第1実施形態と異なる。図10は、本実施形態に係る表示パネル100の構成を示した図である。本実施形態においては、表示領域101は、奇数行の走査線のグループに接続された画素の領域第1領域と、偶数行の走査線のグループに接続された画素の領域第2領域に分けられている。即ち、第1実施形態においては、走査線がグループ化され、表示領域は、帯状に上下で2つの領域に分けられていたが、本実施形態においては、走査線が櫛歯状にグループ化され、第1領域と第2領域は、櫛歯状になっている。また、本実施形態においては、表示制御信号SET1が供給される制御線115は、奇数行の走査線が接続されている画素110に接続されており、表示制御信号SET2が供給される制御線115は、偶数行の走査線が接続されている画素110に接続されている。また、図10に示したように本実施形態においては、表示パネル100は、走査線駆動回路130Aを有している。走査線駆動回路130Aは、シフトレジスタ1302A、出力回路1304-1~1304-16を有している。シフトレジスタ1302Aは、サブフィールドのデータの書き込み開始のタイミングで供給されるスタートパルスDYがHレベルである時にクロック信号CLYが立ち下がると、クロック信号CLYに従ってパルス信号であるラッチ信号SEL1,SEL2,SEL3,,SEL8を順次排他的に出力する。符号の枝番が奇数である出力回路1304は、シフトレジスタ1302Aから供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB1のパルスを、走査信号として走査線112へ出力する。また、符号の枝番が偶数である出力回路1304は、シフトレジスタ1302Aから供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB2のパルスを、走査信号として走査線112へ出力する。図11は、本実施形態に係る表示パネルの動作を説明するためのタイミングチャートである。また、図12は、各表示領域における画素へのデータの書き込みの推移を示した図である。スタートパルスDYとクロック信号CLYがシフトレジスタ1302Aに供給されると、まず、図12においてw1aで示したように、第1領域に対してサブフィールドsf1のSFビットDbの書き込みが開始される。具体的には、まず、図11に示したように、ラッチ信号SEL1,SEL2,SEL3,,SEL8がシフトレジスタ1302Aから順次排他的に出力される。符号の枝番が奇数である出力回路1304は、供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB1のパルスを、走査信号として走査線112へ出力する。これにより、符号の枝番が奇数の出力回路1304から走査信号G1,G3,G5,G7,G9,G11,G13,G15が順次出力される。一方、データ線駆動回路1402においては、まず、第1領域の画素について、サブフィールドsf1のSFビットDbがラッチされ、ラッチされたSFビットDbがデータ信号としてパラレルにデータ線114に出力される。具体的には、走査信号G1が出力される期間においては、1行目の画素の階調を規定するデータ信号がデータ信号d1~d8としてパラレルにデータ線114に出力され、データ信号d1~d8は、書き込みメモリー110dに記憶される。また、走査信号G3が出力される期間においては、3行目の画素の階調を規定するデータ信号がデータ信号d1~d8としてパラレルにデータ線114に出力され、データ信号d1~d8は、書き込みメモリー110dに記憶される。第1領域に係る画素についてデータ信号の記憶が終了すると、表示制御信号SET1が予め定められた時間のあいだHレベルとなり、第1領域に係る画素110のスイッチ110kが閉となる。スイッチ110kが閉となると、書き込みメモリー110dに記憶されたデータ信号が表示メモリー110eに記憶され、第1領域の画素110は、表示メモリー110eに記憶されたデータ信号に応じて暗状態または明状態となる図12の第1領域のsf1の期間。次に、図12においてw2aで示したように、第1領域に対してサブフィールドsf2のデータ信号の書き込みが開始される。具体的には、走査信号G15が出力される時にスタートパルスDYが出力され、ラッチ信号SEL1,SEL2,SEL3,,SEL8がシフトレジスタ1302から順次排他的に出力されると、再度走査信号G1,G3,G5,G7,G9,G11,G13,G15が順次出力される。データ線駆動回路1402においては、第1領域の画素について、サブフィールドsf2のSFビットDbがラッチされ、ラッチされたデータ信号がパラレルにデータ線114に出力される。データ線に出力されたデータ信号は、第1領域の画素の書き込みメモリー110dに記憶される。そして、第1領域の画素についてデータ信号の記憶が終了すると、再度表示制御信号SET1がHレベルとなり、書き込みメモリー110dに記憶されたデータ信号が表示メモリー110eに記憶され、第1領域の画素110は、表示メモリー110eに記憶されたデータ信号に応じて暗状態または明状態となる図12のsf2の期間。第1領域に対してサブフィールドsf2のSFビットDbの書き込みが終了すると、図12において、w1bで示したように、第2領域に対してサブフィールドsf1のSFビットDbの書き込みが開始される。具体的には、走査信号G15が出力される時にスタートパルスDYが出力され、出力制御信号YENB1がLレベルとなり、出力制御信号YENB2が、走査線駆動回路130に供給される。出力制御信号YENB2が、枝番が偶数の出力回路1304に供給されると、枝番が偶数の出力回路1304から走査信号G2,G4,G6,G8,G10,G12,G14,G16が順次出力される。一方、データ線駆動回路1402においては、第2領域の走査線に係る各画素について、サブフィールドsf1のSFビットDbがラッチされ、ラッチされたSFビットDbがデータ信号としてパラレルにデータ線114に出力される。データ線に出力されたデータ信号は、走査信号が出力されている行の画素の書き込みメモリー110dに記憶される。そして、第2領域の画素についてデータ信号の記憶が終了すると、表示制御信号SET2が予め定められた時間のあいだHレベルとなり、書き込みメモリー110dに記憶されたデータ信号が表示メモリー110eに記憶され、第2領域の画素110は、表示メモリー110eに記憶されたデータ信号即ち、サブフィールドsf1のSFビットDbに応じて暗状態または明状態となる図12の第2領域のsf1の期間。次に、図12においてw2bで示したように、第2領域に対してサブフィールドsf2のSFビットDbの書き込みが開始される。具体的には、走査信号G16が出力される時にスタートパルスDYが出力され、ラッチ信号SEL1,SEL2,SEL3,,SEL8がシフトレジスタ1302から順次排他的に出力されると、再度走査信号G2,G4,G6,G8,G10,G12,G14,G16が順次出力される。ここでデータ線駆動回路1402においては、第2領域の画素について、サブフィールドsf2のSFビットDbを表すデータ信号がラッチされ、ラッチされたデータ信号がパラレルにデータ線114に出力される。データ線に出力されたデータ信号は、第2領域の画素の書き込みメモリー110dに記憶される。そして、第2領域の画素についてデータ信号の記憶が終了すると、表示制御信号SET2が再度Hレベルとなり、書き込みメモリー110dに記憶されたデータ信号が表示メモリー110eに記憶され、第2領域の画素110は、表示メモリー110eに記憶されたデータ信号に応じて暗状態または明状態となる図12のsf2の期間。以後、図12に示したように、第1領域について2つのサブフィールドのSFビットDbの書き込みと、第2領域について2つのサブフィールドのSFビットDbの書き込みとを交互に繰り返し、サブフィールドsf20までデータ信号の書き込みが行われると、再びサブフィールドsf1からデータ信号の書き込みを繰り返す。本実施形態においても、表示領域を等幅で2つに分割するため、各領域において一のサブフィールドのデータ信号の書き込み時間は、表示領域を分割しない場合と比較して半分となる。また、データ信号の書き込みは、分割された領域毎に行われるため、各領域については、一のサブフィールドの表示期間を、表示領域を分割しない場合と比較して短くすることができる。また、本実施形態においては、表示領域を櫛歯状に2つに分割したため、シフトレジスタ1302Aから出力されるラッチ信号の数が第1実施形態の半分となる。また、データ信号を書き込む時に必ず黒表示を行うことがないため、表示が暗くなることがない。さらに分割された表示領域が分散配置されるために動画表示時の違和感が軽減できる。[第3実施形態]次に、本発明の第3実施形態について説明する。本実施形態に係る電気光学装置10は、デコーダー50の構成、走査線駆動回路130の構成、制御線115の構成、および表示パネルにおける信号の供給タイミングが第1実施形態と異なる。図13は、本実施形態に係る電気光学装置10の全体構成を示したブロック図である。本実施形態に係るデコーダー50は、第1実施形態の構成に加えて、第3SFコード変換部53、第4SFコード変換部54、スイッチSW7およびスイッチSW8を有している。第1実施形態および第2実施形態においては、表示領域は2つの領域に分けられていたが、本実施形態においては、表示領域は、上下に等幅で4つの第1領域~第4領域に分けられている。第1SFコード変換部51は、第1領域の画素に係る映像信号Daを、LUT57を参照してSFコードに変換し、第2SFコード変換部52は、第2領域の画素に係る映像信号Daを、LUT57を参照してSFコードに変換する。また、第3SFコード変換部53は、第3領域の画素に係る映像信号Daを、LUT57を参照してSFコードに変換し、第4SFコード変換部54は、第4領域の画素に係る映像信号Daを、LUT57を参照してSFコードに変換する。スイッチSW5~SW8は、デコーダー50へ供給される同期信号Syncに含まれている垂直同期信号および水平同期信号に基づいて制御され、スイッチSW5が閉となっている時にはスイッチSW6~8は開となり、スイッチSW6が閉となっている時にはスイッチSW5,SW7,SW8は開となる。また、スイッチSW7が閉となっている時にはスイッチSW5,SW6,SW8は開となり、スイッチSW8が閉となっている時にはスイッチSW5~SW7は開となる。図14は、本実施形態に係る表示パネル100の構成を示した図である。本実施形態においては、表示領域101は、1行目から4行目の走査線のグループに接続された画素の領域第1領域、5行目から8行目の走査線のグループに接続された画素の領域第2領域、9行目から12行目の走査線のグループに接続された画素の領域第3領域、および13行目から16行目の走査線のグループに接続された画素の領域第4領域に分けられている。即ち、第1実施形態においては、走査線がグループ化され、表示領域は、帯状に上下で2つの領域に分けられていたが、本実施形態においては、走査線が4つのグループにグループ化され、表示領域は、帯状に上下で4つの領域に分けられている。また、本実施形態においては、スイッチ110kを制御する表示制御信号SET1が供給される制御線115、スイッチ110kを制御する表示制御信号SET2が供給される制御線115、スイッチ110kを制御する表示制御信号SET3が供給される制御線115、およびスイッチ110kを制御する表示制御信号SET4が供給される制御線115がある。表示制御信号SET1が供給される制御線115は、第1領域に係る画素に接続されており、表示制御信号SET2が供給される制御線115は、第2領域に係る画素に接続されている。また、表示制御信号SET3が供給される制御線115は、第3領域に係る画素に接続されており、表示制御信号SET4が供給される制御線115は、第4領域に係る画素に接続されている。また、図14に示したように本実施形態においては、表示パネル100は、走査線駆動回路130Bを有している。走査線駆動回路130Bは、シフトレジスタ1302、出力回路1304-1~1304-16を有している。走査線駆動回路130Bには、走査信号の出力を制御するパルス信号である出力制御信号YENB1、出力制御信号YENB2、出力制御信号YENB3および出力制御信号YENB4が供給される。なお、出力制御信号YENB1は、符号の枝番が1から4の出力回路1304に供給され、出力制御信号YENB2は、符号の枝番が5から8の出力回路1304に供給され、出力制御信号YENB3は、符号の枝番が9から12の出力回路1304に供給され、出力制御信号YENB4は、符号の枝番が13から16の出力回路1304に供給される。符号の枝番が1から4の出力回路1304は、シフトレジスタ1302から供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB1のパルスを、走査信号として走査線112へ出力する。また、枝番が5から8の出力回路1304は、シフトレジスタ1302から供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB2のパルスを、走査信号として走査線112へ出力する。また、枝番が9から12の出力回路1304は、シフトレジスタ1302から供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB3のパルスを、走査信号として走査線112へ出力する。また、枝番が13から16の出力回路1304は、シフトレジスタ1302から供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB4のパルスを、走査信号として走査線112へ出力する。次に、本実施形態の動作について説明する。図15は、本実施形態に係る表示パネルの動作を説明するためのタイミングチャートである。また、図16は、各表示領域における画素へのデータの書き込みの推移を示した図である。まず、第1領域に対するデータ信号の書き込み動作について説明する。スタートパルスDYとクロック信号CLYがシフトレジスタ1302に供給されると、図16においてw1aで示したように、第1領域に対してサブフィールドsf1のSFビットDbの書き込みが開始される。具体的には、図15に示したように、ラッチ信号SEL1,SEL2,SEL3,,SEL16がシフトレジスタ1302から順次排他的に出力される。出力回路1304-1~1304-4は、供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB1のパルスを走査信号として走査線112へ出力する。これにより、出力回路1304-1~1304-4から走査信号G1~G4が順次出力される。一方、データ線駆動回路1402においては、まず、第1領域の画素について、サブフィールドsf1のSFビットDbがラッチされ、ラッチされたSFビットDbがデータ信号としてパラレルにデータ線114に出力される。データ線114に出力されたデータ信号は、走査信号がHレベルとなっている画素の書き込みメモリー110dに記憶される。第1領域に対してサブフィールドsf1のSFビットDbの書き込みが終了した後、一つの領域に対して1のサブフィールド分のデータを書き込むのに要する時間以下、時間t1とするが経過すると、図16においてw2aで示したように、第1領域に対してサブフィールドsf2のSFビットDbの書き込みが開始される。なお、この書き込みが開始される時点で表示制御信号SET1が予め定められた時間のあいだHレベルとなり、書き込みメモリー110dに記憶されているデータ信号が表示メモリー110eに記憶され、第1領域の画素110は、表示メモリー110eに記憶されたデータ信号に応じて暗状態または明状態となる図16の第1領域のsf1の期間。そして、第1領域の画素についてサブフィールドsf2のSFビットDbの書き込みが終了すると、表示制御信号SET1が再度Hレベルとなり、第1領域の画素110は、表示メモリー110eに記憶されたデータ信号即ち、サブフィールドsf2のSFビットDbに応じて暗状態または明状態となる図16の第1領域のsf2の期間。第1領域に対してサブフィールドsf2のSFビットDbの書き込みが終了すると、図16においてw3aで示したように、第1領域に対してサブフィールドsf3のSFビットDbの書き込みが開始される。そして、第1領域の画素についてサブフィールドsf3のSFビットDbの書き込みが終了すると、時間t1が経過した後、表示制御信号SET1がHレベルとなり、第1領域の画素110は、表示メモリー110eに記憶されたデータ信号即ち、サブフィールドsf3のSFビットDbに応じて暗状態または明状態となる図16のsf3の期間。第1領域に対してサブフィールドsf3のSFビットDbの書き込みが終了すると、時間t1×5の時間が経過した後、図16においてw4aで示したように、第1領域に対してサブフィールドsf4のSFビットDbの書き込みが開始される。そして、第1領域の画素についてサブフィールドsf4のSFビットDbの書き込みが終了すると、時間t1が経過した後、表示制御信号SET1がHレベルとなり、第1領域の画素110は、表示メモリー110eに記憶されたデータ信号に応じて暗状態または明状態となる図16のsf4の期間。以下、第1領域については、図16に示したように、サブフィールドsf5~sf8については、サブフィールドsf1~sf4のSFビットDbを書き込んだのと同様の手順でSFビットDbが書き込まれる。また、サブフィールドsf9~sf12と、サブフィールドsf13~sf16についても、サブフィールドsf1~sf4のSFビットDbを書き込んだのと同様の手順でSFビットDbが書き込まれる。次に、第2領域に対するデータ信号の書き込み動作について説明する。第2領域に対するSFビットDbの書き込みは、第1領域のサブフィールドsf3のSFビットDbの書き込みが終了した時点から開始される。まず、図16において、w1bで示したように、第1領域のサブフィールドsf3のSFビットDbの書き込みが終了すると、第2領域のサブフィールドsf1のSFビットDbの書き込みが開始される。この書き込みが終了すると、時間t1が経過した後、表示制御信号SET2が予め定められた時間のあいだHレベルとなり、第2領域の画素110は、表示メモリー110eに記憶されたデータ信号サブフィールドsf1のSFビットDbに応じて暗状態または明状態となる。サブフィールドsf1のSFビットDb1の書き込みが終了すると、図16において、w2bで示したように、第2領域のサブフィールドsf2のSFビットDbの書き込みが開始される。サブフィールドsf2のSFビットDbの書き込みが終了すると、表示制御信号SET2がHレベルとなり、第2領域の画素110は、表示メモリーに記憶されたデータ信号サブフィールドsf2のSFビットDbに応じて暗状態または明状態となる。また、サブフィールドsf2のSFビットDbの書き込みが終了すると、図16において、w3bで示したように、第2領域のサブフィールドsf3のSFビットDbの書き込みが開始される。サブフィールドsf3のSFビットDbの書き込みが終了すると、時間t1が経過した後、表示制御信号SET2がHレベルとなり、第2領域の画素110は、表示メモリー110eに記憶されたデータ信号サブフィールドsf3のSFビットDbに応じて暗状態または明状態となる。第2領域に対してサブフィールドsf3のSFビットDbの書き込みが終了すると、時間t1×5の時間が経過した後、第2領域に対してサブフィールドsf4のSFビットDbの書き込みが開始される。そして、サブフィールドsf4のSFビットDbの書き込みが終了すると、時間t1が経過した後、表示制御信号SET2がHレベルとなり、第2領域の画素110は、表示メモリー110eに記憶されたデータ信号サブフィールドsf4のSFビットDbに応じて暗状態または明状態となる。以下、第2領域については、図16に示したように、サブフィールドsf5~sf8については、サブフィールドsf1~sf4のSFビットDbを書き込んだのと同様の手順でSFビットDbが書き込まれる。また、サブフィールドsf9~sf12と、サブフィールドsf13~sf16についても、サブフィールドsf1~sf4のSFビットDbを書き込んだのと同様の手順でSFビットDbが書き込まれる。次に、第3領域に対するデータ信号の書き込み動作について説明する。第3領域に対するSFビットDbの書き込みは、第2領域のサブフィールドsf3のSFビットDbの書き込みが終了した時点から開始される。まず、図16において、w1cで示したように、第2領域のサブフィールドsf3のSFビットDbの書き込みが終了すると、第3領域のサブフィールドsf1のSFビットDbの書き込みが開始される。この書き込みが終了すると、時間t1が経過した後、表示制御信号SET3が予め定められた時間のあいだHレベルとなり、第3領域の画素110は、表示メモリー110eに記憶されたデータ信号に応じて暗状態または明状態となる。サブフィールドsf1のSFビットDb1の書き込みが終了すると、図16において、w2cで示したように、第3領域のサブフィールドsf2のSFビットDbの書き込みが開始される。サブフィールドsf2のSFビットDbの書き込みが終了すると、表示制御信号SET3がHレベルとなり、第3領域の画素110は、表示メモリーに記憶されたデータ信号サブフィールドsf2のSFビットDbに応じて暗状態または明状態となる。また、サブフィールドsf2のSFビットDbの書き込みが終了すると、図16において、w3cで示したように、第3領域のサブフィールドsf3のSFビットDbの書き込みが開始される。サブフィールドsf3のSFビットDbの書き込みが終了すると、時間t1が経過した後、表示制御信号SET3がHレベルとなり、第3領域の画素110は、表示メモリー110eに記憶されたデータ信号サブフィールドsf3のSFビットDbに応じて暗状態または明状態となる。第3領域に対してサブフィールドsf3のSFビットDbの書き込みが終了すると、時間t1×5の時間が経過した後、第3領域に対してサブフィールドsf4のSFビットDbの書き込みが開始される。そして、サブフィールドsf4のSFビットDbの書き込みが終了すると、時間t1が経過した後、表示制御信号SET3がHレベルとなり、第3領域の画素110は、表示メモリー110eに記憶されたデータ信号サブフィールドsf4のSFビットDbに応じて暗状態または明状態となる。以下、第3領域については、図16に示したように、サブフィールドsf5~sf8については、サブフィールドsf1~sf4のSFビットDbを書き込んだのと同様の手順でSFビットDbが書き込まれる。また、サブフィールドsf9~sf12と、サブフィールドsf13~sf16についても、サブフィールドsf1~sf4のSFビットDbを書き込んだのと同様の手順でSFビットDbが書き込まれる。次に、第4領域に対するデータ信号の書き込み動作について説明する。第4領域に対するSFビットDbの書き込みは、第3領域のサブフィールドsf3のSFビットDbの書き込みが終了した時点から開始される。まず、図16において、w1dで示したように、第3領域のサブフィールドsf3のSFビットDbの書き込みが終了すると、第4領域のサブフィールドsf1のSFビットDbの書き込みが開始される。この書き込みが終了すると、時間t1が経過した後、表示制御信号SET4が予め定められた時間のあいだHレベルとなり、第4領域の画素110は、表示メモリー110eに記憶されたデータ信号に応じて暗状態または明状態となる図16の第4領域のsf1の期間。サブフィールドsf1のSFビットDb1の書き込みが終了すると、図16において、w2dで示したように、第4領域のサブフィールドsf2のSFビットDbの書き込みが開始される。サブフィールドsf2のSFビットDbの書き込みが終了すると、表示制御信号SET4がHレベルとなり、第4領域の画素110は、表示メモリーに記憶されたデータ信号サブフィールドsf2のSFビットDbに応じて暗状態または明状態となる図16の第4領域のsf2の期間。また、サブフィールドsf2のSFビットDbの書き込みが終了すると、図16において、w3dで示したように、第4領域のサブフィールドsf3のSFビットDbの書き込みが開始される。サブフィールドsf3のSFビットDbの書き込みが終了すると、時間t1が経過した後、表示制御信号SET4がHレベルとなり、第4領域の画素110は、表示メモリー110eに記憶されたデータ信号サブフィールドsf3のSFビットDbに応じて暗状態または明状態となる図16の第4領域のsf3の期間。第4領域に対してサブフィールドsf3のSFビットDbの書き込みが終了すると、時間t1×5の時間が経過した後、第4領域に対してサブフィールドsf4のSFビットDbの書き込みが開始される。そして、サブフィールドsf4のSFビットDbの書き込みが終了すると、時間t1が経過した後、表示制御信号SET4がHレベルとなり、第4領域の画素110は、表示メモリー110eに記憶されたデータ信号サブフィールドsf4のSFビットDbに応じて暗状態または明状態となる図16の第4領域のsf4の期間。以下、第4領域については、図16に示したように、サブフィールドsf5~sf8については、サブフィールドsf1~sf4のSFビットDbを書き込んだのと同様の手順でSFビットDbが書き込まれる。また、サブフィールドsf9~sf12と、サブフィールドsf13~sf16についても、サブフィールドsf1~sf4のSFビットDbを書き込んだのと同様の手順でSFビットDbが書き込まれる。本実施形態によれば、表示領域を等幅で4つに分割するため、各領域において一のサブフィールドのデータ信号の書き込み時間は、表示領域を分割しない場合と比較して1/4となる。また、データ信号の書き込みは、分割された領域毎に行われるため、各領域については、一のサブフィールドの表示期間を、表示領域を分割しない場合と比較して短くすることができる。サブフィールド駆動において低い階調を出すためには、短いサブフィールド期間を要するが、本実施形態では、短いサブフィールド期間を実現できるため、低い階調を表示することが可能となる。また、本実施形態においては、図16に示したように、連続する4つのサブフィールドで重み付けを1:2:5:8とすることができ、様々な階調を表すことができる。また、データ信号を書き込む時に必ず黒表示を行うことがないため、表示が暗くなることがない。[第4実施形態]次に、本発明の第4実施形態について説明する。本実施形態は、走査線駆動回路130の構成、制御線115の構成、および表示パネルにおける信号の供給タイミングが第3実施形態と異なる。図17は、本実施形態に係る表示パネル100の構成を示した図である。本実施形態においては、表示領域101は、1行目,5行目,9行目,13行目の走査線のグループに接続された画素の領域第1領域、2行目,6行目,10行目,14行目の走査線のグループに接続された画素の領域第2領域、3行目,7行目,11行目,15行目の走査線のグループに接続された画素の領域第3領域、4行目,8行目,12行目,16行目の走査線のグループに接続された画素の領域第4領域に分けられている。即ち、第3実施形態においては、走査線は、連続する走査線で4つにグループ化され、表示領域は、帯状に上下で4つの領域に分けられていたが、本実施形態においては、走査線が櫛歯状にグループ化され、第1領域~第4領域は、櫛歯状になっている。また、本実施形態においては、表示制御信号SET1が供給される制御線115は、1行目,5行目,9行目,13行目の走査線に接続された画素に接続されており、表示制御信号SET2が供給される制御線115は、2行目,6行目,10行目,14行目の走査線に接続された画素に接続されている。また、表示制御信号SET3が供給される制御線115は、3行目,7行目,11行目,15行目の走査線に接続された画素に接続されており、表示制御信号SET4が供給される制御線115は、4行目,8行目,12行目,16行目の走査線に接続された画素に接続されている。また、図17に示したように本実施形態においては、表示パネル100は、走査線駆動回路130Cを有している。走査線駆動回路130Cは、シフトレジスタ1302C、出力回路1304-1~1304-16を有している。走査線駆動回路130Cには、走査信号の出力を制御する出力制御信号YENB1、出力制御信号YENB2、出力制御信号YENB3および出力制御信号YENB4が供給される。シフトレジスタ1302Cは、サブフィールドのデータの書き込み開始のタイミングで供給されるスタートパルスDYがHレベルである時にクロック信号CLYが立ち下がると、クロック信号CLYに従ってパルス信号であるラッチ信号SEL1,SEL2,SEL3,SEL4を順次排他的に出力する。符号の枝番が1,5,9,13の出力回路1304は、シフトレジスタ1302Cから供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB1のパルスを、走査信号として走査線112へ出力する。また、符号の枝番が2,6,10,14の出力回路1304は、シフトレジスタ1302Cから供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB2のパルスを、走査信号として走査線112へ出力する。また、符号の枝番が3,7,11,15の出力回路1304は、シフトレジスタ1302Cから供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB3のパルスを、走査信号として走査線112へ出力する。また、符号の枝番が4,8,12,16の出力回路1304は、シフトレジスタ1302Cから供給されるラッチ信号がHレベルである場合、供給される出力制御信号YENB4のパルスを、走査信号として走査線112へ出力する。図18は、本実施形態に係る表示パネルの動作を説明するためのタイミングチャートである。また、図19は、各表示領域における画素へのデータの書き込みの推移を示した図である。図18および図19に示したように、本実施形態においては、各領域に係る走査線が第3実施形態と異なるものの、各領域においては、SFビットDbの書き込みのタイミングと各サブフィールドの表示期間は、第3実施形態と同じとなっている。本実施形態によれば、表示領域を4つに分割するため、各領域において一のサブフィールドのデータ信号の書き込み時間は、表示領域を分割しない場合と比較して1/4となる。また、データ信号の書き込みは、分割された領域毎に行われるため、各領域については、一のサブフィールドの表示期間を、表示領域を分割しない場合と比較して短くすることができる。また、本実施形態においては、表示領域を櫛歯状に4つに分割したため、シフトレジスタ1302Cから出力されるラッチ信号の数が第1実施形態の1/4となる。また、本実施形態においても、図19に示したように、連続する4つのサブフィールドで重み付けを1:2:5:8とすることができ、様々な階調を表すことができる。また、データ信号を書き込む時に必ず黒表示を行うことがないため、表示が暗くなることがない。さらに分割された表示領域が分散配置されるために動画表示時の違和感が軽減できる。[電子機器]次に、上述した実施形態に係る反射型の液晶パネル100を適用した電子機器について説明する。図20は、液晶パネル100をライトバルブとして用いてプロジェクター1100の構成を示す平面図である。この図に示されるように、プロジェクター1100は、実施形態に係る反射型の液晶パネル100を、R赤、G緑、B青の各色に対応させた3板式である。プロジェクター1100の内部には、偏光照明装置1110がシステム光軸PLに沿って配置されている。この偏光照明装置1110において、ランプ1112からの出射光は、リフレクター1114による反射で略平行な光束となって、第1のインテグレータレンズ1120に入射する。この第1のインテグレータレンズ1120により、ランプ1112からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第2のインテグレータレンズを光入射側に有する偏光変換素子1130によって、偏光方向がほぼ揃った一種類の偏光光束s偏光光束に変換されて、偏光照明装置1110から出射されることになる。偏光照明装置1110から出射されたs偏光光束は、偏光ビームスプリッター1140のs偏光光束反射面1141によって反射される。この反射光束のうち、青色光Bの光束がダイクロイックミラー1151の青色光反射層にて反射され、液晶パネル100Bによって変調される。また、ダイクロイックミラー1151の青色光反射層を透過した光束のうち、赤色光Rの光束は、ダイクロイックミラー1152の赤色光反射層にて反射され、液晶パネル100Rによって変調される。一方、ダイクロイックミラー1151の青色光反射層を透過した光束のうち、緑色光Gの光束は、ダイクロイックミラー1152の赤色光反射層を透過して、液晶パネル100Gによって変調される。ここで、液晶パネル100R、100Gおよび100Bは、上述した実施形態における液晶パネル100と同様であり、供給されるR、G、Bの各色に対応する映像信号でそれぞれ駆動されるものである。すなわち、このプロジェクター1100では、液晶パネル100が、R、G、Bの各色に対応して3組設けられて、R、G、Bの各色に対応する映像信号に応じてそれぞれ駆動される構成となっている。液晶パネル100R、100G、100Bによってそれぞれ変調された赤色、緑色、青色の光は、ダイクロイックミラー1152、1151、偏光ビームスプリッター1140によって順次合成された後、投射光学系1160によって、スクリーン1170に投射される。液晶パネル100R、100Bおよび100Gには、ダイクロイックミラー1151、1152によって、R、G、Bの各原色に対応する光束が入射するので、カラーフィルタは必要ない。なお、電子機器としては、図20を参照して説明したプロジェクターの他、リヤプロジェクション型のテレビジョンやヘッドマウントディスプレイなどが挙げられる。[変形例]以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよく、各変形例を組み合わせて実施してもよい。上述した第3実施形態および第4実施形態においては、連続する4つのサブフィールドで重み付けが1:2:5:8となっているが、重み付けは、この比率に限定されるものではない。例えば、第3実施形態または第4実施形態において、各サブフィールドのSFビットDbの書き込みタイミングを図21に示したタイミングとし、連続する4つのサブフィールドの重み付けを1:2:4:9としてもよい。上述した実施形態においては、液晶110jを、ノーマリーブラックモードとしているが、液晶110jは、例えばTN方式として、電圧無印加時において液晶素子110gが白状態となるノーマリーホワイトモードとしても良い。また、上述した実施形態においては、液晶パネル100は反射型となっているが、液晶パネル100は透過型であってもよい。また、上述した実施形態においては、電気光学材料は、液晶となっているが、電気光学材料は、液晶に限定されず、例えばエレクトロルミネッセンスであってもよい。上述した実施形態においては、0から255のいずれの階調においても、SFビットc20の値を0、即ちオフ駆動とするようにしてもよい。この構成によれば、対向電極110iに印加する電圧を変更して液晶素子110gを交流駆動する場合、印加電圧が変更される前に液晶素子110gに印加される電圧が0Vまたは0V近傍となり、印加電圧の極性を反転する時に隣接する画素間で電位差を低くすることができる。"