"基板上に個別に形成された複数の回路と、前記基板上で前記複数の回路に隔たって形成され、前記複数の回路の何れにも接続され得る特定の回路とを備え、前記特定の回路と前記複数の回路とは、表面実装型の中継基板との突起電極を介する接続に供されるパッドを有することを特徴とする集積回路。集積回路が表面実装される中継基板であって、前記集積回路に組み込まれ、あるいは組み込まれ得る異なった複数の回路の何れかと、前記複数の回路とは別に前記集積回路に組み込まれた特定の回路との突起電極を介する接続に供される回路が形成されたことを特徴とする中継基板。従来の高周波集積回路は、既述の通りに目的や用途に応じた専用の設計が行われることで性能が確保され、回路の小型および無調整化による高周波回路のコストダウンが図られている。しかしながら、量産効果による低価格化を実現するためには、広帯域化し、少量多品種製品に対応することが必要である。一方、集積回路の広帯域設計は、狭帯域設計と比較すると、増幅器の利得の低下や雑音指数の増加、周波数変換器の変換損失の増加といった効率の低下や、発振器の位相雑音の増加など電気的特性の劣化を伴う。したがって、能動素子の性能を十分に引き出しながら、複数の帯域で良好な特性を確保することが強く要望される。本発明は、特性劣化の原因となる広帯域設計をすることなく、多様に異なる帯域に対して柔軟に対応可能な集積回路および中継基板を提供することを目的とする。請求項1に記載の発明では、複数の回路は、基板上に個別に形成される。特定の回路は、前記基板上で前記複数の回路に隔たって形成され、前記複数の回路の何れにも接続され得る。前記特定の回路と前記複数の回路とは、表面実装型の中継基板との突起電極を介する接続に供されるパッドを有する。すなわち、基板上に形成された複数の回路の何れも、上記突起電極が配置されるパッドと本発明に係る集積回路が表面実装される中継基板とを介して、その基板上に別途形成された特定の回路と接続され得る。請求項2に記載の発明では、集積回路が表面実装される中継基板であって、前記集積回路に予め組み込まれあるいは組み込まれ得る複数の回路の何れかと、前記集積回路に組み込まれた特定の回路との突起電極を介する接続に供される回路が形成される。すなわち、本発明に係る中継基板に表面実装される集積回路では、組み込まれた複数の回路の何れも、上記突起電極が配置されるパッドとその中継基板とを介して、その集積回路に別途組み込まれた特定の回路と接続され得る。本発明に係る集積回路は、突起電極、パッドおよび中継基板を介する接続により所望の機能、性能、特性等が実現され、導入線インダクタンスや浮遊容量に起因する特性等の劣化が最小限度に抑えられつつ構成が標準化される。また、本発明に係る中継基板に表面実装される集積回路は、突起電極、パッドおよび中継基板を介する接続により所望の機能、性能、特性等が実現され、導入線インダクタンスや浮遊容量に起因する特性等の劣化が最小限度に抑えられつつ構成が標準化される。したがって、本発明が適用されたシステムや装置では、従来例に比べて、特性や仕様が異なる所望の複数の回路の集積回路化が可能となり、価格性能比だけではなく、総合的な信頼性および実装性が大幅に高められる。以下、図面に基づいて本発明の実施形態について詳細に説明する。図1は、本発明の一実施形態を示す図である。本実施形態は、図1に示すように、集積回路50と、その集積回路50がバンプ5,6,7,8,9,10を介して接続される中継基板52とから構成されるフェイスダウンフリップチップ実装型の集積回路である。集積回路50は、図2a,bに示すように、基板50CBと、その基板50CB上に実装されあるいは形成された以下の要素とから構成される。異なる周波数f1、f2にそれぞれ適合した入力整合回路11、12これらの入力整合回路11、12の入力に個別に接続され、かつ既述のバンプ5を介する中継基板52との接続に何れか一方のみが供されるパッド11p、12p入力整合回路11、12の出力に個別に接続され、かつ既述のバンプ6を介する中継基板52との接続に何れか一方のみが供されるパッド11P、12P不平衡型の増幅器を構成する増幅素子51その増幅素子51の入力ゲートに接続されて上記パッド11P、12Pの近傍に配置され、かつ既述のバンプ7を介する中継基板52との接続に供されるパッド51p上記増幅素子51の出力ドレインに接続され、かつ既述のバンプ8を介する中継基板52との接続に供されるパッド51P既述の周波数f1、f2にそれぞれ適合した出力整合回路13、14これらの出力整合回路13、14の入力に個別に接続されて上記パッド51Pの近傍に配置され、かつ既述のバンプ9を介する中継基板52との接続に何れか一方のみが供されるパッド13p、14p出力整合回路13、14の出力に個別に接続され、かつ既述のバンプ10を介する中継基板52との接続に何れか一方のみが供されるパッド13P、14Pなお、図2a,bにハンチングにより示されるT字状の枠は、図3に示され、かつ後述するように中継基板52上の対応する領域に形成されたパターンである。また、入力整合回路11、12および出力整合回路13、14の機能は、上記増幅器増幅素子51とのインピーダンス整合に限定されず、例えば、雑音指数の低減、出力電力の増加その他の如何なるものであってもよい。一方、中継基板52は、図1、図3および図4に示すように、基板52CBと、その基板52CBの実装面またはハンダ面に形成された以下の要素とから構成される。既述のパッド11p、12pの双方に重なり得る矩形ないし略T字状の領域に導体パターンとして形成された信号入力パターン16その信号入力パターン16に導通し、後述する高周波信号の入力に供されるスルーホール22パッド11P、12P、51pの何れにも重なり得る略T字状の領域に導体パターンとして形成された増幅素子入力パターン17パッド51P、13p、14pの何れにも重なり得る略T字状の領域に導体パターンとして形成された増幅素子出力パターン18パッド13P、14Pの双方に重なり得る矩形ないし略T字状の領域に導体パターンとして形成された信号出力パターン19その信号出力パターン19に導通し、後述する半田面を介する外部への高周波信号の引き渡しに供されるスルーホール23上記信号入力パターン16、増幅素子入力パターン17、増幅素子入力パターン18および信号出力パターン19が形成された実装面の裏面である半田面に、スルーホール22、23にそれぞれ導通する矩形の導体パターンとして形成された信号入力ハンダ面パターン20および信号出力ハンダ面パターン21上記ハンダ面の内、既述の集積回路50と対向する中央部に矩形のプレーンとして形成されたGNDパターン24以下、図1~図4を参照して、本実施形態の作用を説明する。本発明の特徴は、本実施形態では、以下の点にある。基板50CB上におけるパッド11p、11P、12p、12P、51p、51P、13p、13P、14p、14Pと、基板52CB上における信号入力パターン16、増幅素子入力パターン17、増幅素子出力パターン18および信号出力パターン19との配置集積回路50が中継基板52上にフェイスダウン実装される際におけるバンプ5~10の配置本実施形態によって形成される回路が周波数f1に適応した増幅器であるべき場合には、バンプ5~10は、図2aに示すように、パッド11p、11P、51p、51P、13p、13P上にそれぞれ配置されることによって、上記集積回路50と中継基板52との間における電気的な接続を実現する。したがって、本実施形態によって形成される増幅器は、図2、図3および図4に示すように、縦続接続された以下の要素から構成される。スルーホール22信号入力パターン16バンプ5パッド11p周波数f1に適合した入力整合回路11パッド11Pバンプ6増幅素子入力パターン17バンプ7バッド51p増幅素子51パッド51Pバンプ8増幅素子出力パターン18バンプ9パッド13p周波数f1に適合した出力整合回路13バッド13Pバンプ10信号出力パターン19スルーホール23また、本実施形態によって形成される回路が周波数f2に適応した増幅器であるべき場合には、バンプ5~10は、図2bに示すように、パッド12p、12P、51p、51P、14p、14P上にそれぞれ配置されることによって、上記集積回路50と中継基板52との間における電気的な接続を実現する。したがって、本実施形態によって形成される増幅器は、図2、図3および図4に示すように、縦続接続された以下の要素から構成される。スルーホール22信号入力パターン16バンプ5パッド12p周波数f2に適合した入力整合回路12パッド12Pバンプ6増幅素子入力パターン17バンプ7バッド51p増幅素子51パッド51Pバンプ8増幅素子出力パターン18バンプ9パッド14p周波数f2に適合した出力整合回路14バッド14Pバンプ10信号出力パターン19スルーホール23すなわち、集積回路50と、その集積回路50がフェイスダウン実装される接続基板52との電気的な接続を実現するバンプ5~9の位置が既述の2通りの何れかに設定されることにより、図5a、bにそれぞれ示すように、周波数f1、f2にそれぞれ適応した入力整合回路と出力整合回路との対の増幅素子51との組み合わせが確実に達成され、このような組み合わせとして実現される増幅器の帯域は、図6に点線と破線とで示すように、これらの周波数f1、f2をそれぞれ含む所望の帯域に設定される。したがって、本実施形態によれば、集積回路50に予め組み込まれ、かつ周波数f1、f2にそれぞれ適応した回路の組み合わせが、導入線インダクタンスや浮遊容量に起因する特性の劣化が最小限度に抑えられつつ、特性や仕様が異なる所望の集積回路を柔軟に実現するための構成の標準化が安価に確度高く実現される。なお、本実施形態では、高周波帯としてよく採用されるシリコンSi系集積回路、あるいはガリウム砒素GaAs、窒化ガリウムGaN、インジウムリンInPなどの化合物系集積回路に、本発明が適用されている。しかし、本発明は、このような集積回路に限定されず、用いられ得る回路や素子が予め組み込まれてフェイスダウン実装の対象となり、そのフェイスダウン実装のために用いられるバンプの位置や個数の組み合わせに応じた所望の回路や素子の選択を実現する集積回路であるならば、如何なるものであってもよい。また、本実施形態では、本発明は、異なる周波数f1、f2の何れにも適応可能な高周波増幅器に適用されている。しかし、本発明に係る集積回路は、このような高周波増幅器に併せて代えて、例えば、発振器、逓倍器、周波数変換器等が組み込まれてもよく、あるいは能動素子を含むことなく構成された濾波器、移相器、減衰器等が組み込まれてもよい。さらに、このようにして組み込まれる回路や素子の下記の事項は、如何なるものであってもよい。パットおよびバンプを介して接続されるべき端子の数機能構成組み合わせおよび数また、本実施形態では、既述のバンプ5~10は、例えば、金、アルミ,銅,半田などのように、集積回路50と中継基板52との間における電気的な接合を実現可能な導電性材料から構成されるならば、如何なる突起物であってもよい。さらに、このような突起物は、例えば、半導体チップ上の表面に形成される場合には、めっき法、印刷法、蒸着法の何れにより形成されてもよい。また、本実施形態では、中継基板52に対する集積回路50のフェイスダウン実装両者の間における電気的な接合および物理的な接合は、例えば、誘電体で形成された中継基板52に、予めバンプが取り付けられた集積回路50が熱と超音波との双方あるいは何れか一方により圧着されて接合され、あるいは半田ボールなどのろう材によって溶融されて接合されることによって実現されてもよい。さらに、このようなフェイスダウン実装の過程では、バンプ5~10は、何れも、集積回路50と中継基板52との何れに先に取り付けられてもよい。また、本実施形態では、中継基板52の素材は、誘電体などの絶縁材料、セラミック系などのハード基板、樹脂系などのソフト基板の何れであっても構わない。さらに、本実施形態では、中継基板52には、信号入力パターン16、増幅素子入力パターン17、増幅素子出力パターン18、信号出力パターン19、信号入力半田面パターン20、信号出力半田面パターン21、スルーホール23、25およびGNDパターン24のようなパターン回路のみが形成されている。しかし、本実施形態では、中継基板52には、バンプを介して接続される集積回路50上の回路や素子と連係する受動回路や能動回路が配置されてもよい。また、本実施形態では、集積回路50上に隔たって配置された2つの異なる回路がそれぞれ2つのバンプおよび中継基板52を介して直列に接続されている。しかし、本発明は、このような構成に限定されず、例えば、集積回路50上に位置された特定の回路と他の複数の回路との並列の接続が、1つのバンプと、中継基板52上のパターンと、このパターンに接続される複数のバンプとを介して実現されてもよい。さらに、本発明は、上述した実施形態に限定されず、本発明の範囲において多様な実施形態の構成が可能であり、構成要素の全てまたは一部に如何なる改良が施されてもよい。"