"デジタルディスプレイデバイスであって、aデバイス面上に表示エリアを有するディスプレイ基板と、b前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に形成されるピクセルのアレイであって、各ピクセルは、第1の電極と、該第1の電極の上方に位置する1つ又は複数の発光材料層と、該1つ又は複数の発光材料層の上方に位置する第2の電極とを含み、該ピクセルは、該第1の電極及び該第2の電極によって前記1つ又は複数の発光材料層を通して流れされる電流に応答して光を放射する、ピクセルのアレイと、c前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に位置する駆動回路のアレイであって、各駆動回路は、各ピクセルに与えられるピクセル電流を制御するために1つ又は複数のピクセルに電気的に接続される、駆動回路のアレイと、d前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に位置する計算回路のアレイであって、各計算回路は信号又は画像を処理するための回路、及び隣接する計算回路と通信するための回路を含む、計算回路のアレイと、e前記ディスプレイ基板の前記デバイス面上に形成され、前記駆動回路及び前記デジタル計算回路にそれぞれ接続される複数の導体であって、各計算回路は1つの導体を用いて前記計算回路のアレイ内の隣接する計算回路にそれぞれ接続される、複数の導体と、f前記導体のうちの1つ又は複数に接続される画像信号を与える手段と、を備えることを特徴とする、デジタルディスプレイデバイス。前記計算回路はシリアルバスを通して通信する、請求項1に記載のディスプレイデバイス。前記計算回路は前記シリアルバスを通して前記駆動回路に接続される、請求項2に記載のディスプレイデバイス。前記ピクセルは互いに排他的なピクセルグループに分割され、各ピクセルグループ内の前記ピクセルは2次元アレイに編成され、各ピクセルグループは、前記ピクセルグループを制御するための少なくとも1つの計算回路を有する1つ又は複数のチップレットに関連付けられる、請求項1に記載のディスプレイデバイス。前記計算回路は2次元アレイを形成し、前記計算回路の前記2次元アレイの各行又は各列に接続されるパッシブマトリックス行制御回路又は列制御回路を更に備える、請求項4に記載のディスプレイデバイス。前記パッシブマトリックス行制御回路又は列制御回路は前記チップレット複数の場合もある内に設けられる、請求項5に記載のディスプレイデバイス。前記画像信号はデジタルシリアル信号である、請求項1に記載のディスプレイデバイス。前記駆動回路はそれぞれ、関連付けられ、電気的に接続される計算回路を有し、それによりピクセル回路を形成する、請求項1に記載のディスプレイデバイス。前記ピクセル回路は前記表示エリア内に2次元格子アレイを形成し、前記ピクセル回路は前記電気導体から形成されるシリアル通信バスによって、前記アレイ内の隣接するピクセル回路のそれぞれと電気的に接続される、請求項8に記載のディスプレイデバイス。前記計算回路内にセンサーを更に備える、請求項1に記載のディスプレイデバイス。前記センサーは光センサー、圧力センサー、慣性センサー、温度センサー又は放射センサーである、請求項10に記載のディスプレイデバイス。前記計算回路は前記画像信号を処理するための画像処理回路を含む、請求項1に記載のディスプレイデバイス。前記画像信号は符号化され、前記計算回路は、前記画像信号を復号化する画像処理回路を含む、請求項12に記載のディスプレイデバイス。請求項13に記載のディスプレイデバイスであって、該ディスプレイデバイスは前記計算回路内にセンサーを更に備え、前記計算回路は前記センサーに応答して前記画像信号を処理する、ディスプレイデバイス。前記計算回路は画像フレーム蓄積装置を含む、請求項1に記載のディスプレイデバイス。前記ピクセルアレイは前記画像信号よりも少ないピクセルを有し、前記画像フレーム蓄積装置は、前記ピクセルアレイよりも多くのピクセルを記憶する、請求項15に記載のディスプレイデバイス。前記計算回路はデジタル回路である、請求項1に記載のディスプレイデバイス。前記計算回路はプログラマブル回路である、請求項17に記載のディスプレイデバイス。前記導体は電気導体又は光導体である、請求項1に記載のディスプレイデバイス。請求項1に記載のディスプレイデバイスであって、該ディスプレイデバイスは無線アンテナとしての役割を果たす1つ又は複数の金属層を更に備え、前記金属層複数の場合もあるは1つ又は複数の計算回路に、又は外部ディスプレイコントローラーに接続される、ディスプレイデバイス。デジタルディスプレイデバイスであって、aデバイス面を有するディスプレイ基板と、b前記ディスプレイ基板の前記デバイス面上の表示エリア内に形成されるピクセルのアレイであって、各ピクセルは、第1の電極と、該第1の電極の上方に位置する1つ又は複数の発光材料層と、該1つ又は複数の発光材料層の上方に位置する第2の電極とを含み、該ピクセルは、該第1の電極及び該第2の電極によって前記1つ又は複数の発光材料層を通して流れされる電流に応答して光を放射する、ピクセルのアレイと、c前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に位置する駆動回路のアレイであって、各駆動回路は、各ピクセルに与えられるピクセル電流を制御するために1つ又は複数のピクセルに電気的に接続される、駆動回路のアレイと、d前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に位置する計算回路のアレイであって、各計算回路は信号又は画像を処理するための回路、及び隣接する計算回路と通信するための回路を含む、計算回路のアレイと、e前記ディスプレイ基板の前記デバイス面上に形成され、前記駆動回路及び前記デジタル計算回路にそれぞれ接続される複数の電気導体であって、各計算回路は1つの電気導体を用いて前記計算回路のアレイ内の隣接する計算回路にそれぞれ接続される、複数の電気導体と、f前記電気導体のうちの1つ又は複数に接続される画像信号を与える手段と、を備え、g前記駆動回路及び前記計算回路はチップレット内に設けられ、各チップレットは前記ディスプレイ基板とは別個の独立した基板を有することを特徴とする、デジタルディスプレイデバイス。前記計算回路のアレイに、かつ外部情報源に接続されるインターフェース回路を更に備える、請求項21に記載のディスプレイデバイス。前記駆動回路は第1のチップレット内に設けられ、前記計算回路は前記第1のチップレットとは別個の異なる第2のチップレット内に設けられる、請求項21に記載のディスプレイデバイス。前記駆動回路のうちの少なくとも1つ及び前記計算回路のうちの少なくとも1つは同じチップレット内に設けられる、請求項21に記載のディスプレイデバイス。前記チップレットは前記チップレット基板上に形成される1つ又は複数の接続パッドを含み、前記接続パッドは前記電気導体に物理的に接触する、請求項21に記載のディスプレイデバイス。前記ピクセルは互いに排他的なピクセルグループに分割され、各ピクセルグループ内の前記ピクセルは2次元アレイに編成され、各ピクセルグループは、前記ピクセルグループに関連付けられる少なくとも1つの計算回路を有する1つ又は複数のチップレットによって制御される、請求項21に記載のディスプレイデバイス。前記駆動回路はそれぞれ、関連付けられ、電気的に接続される計算回路を有し、それによりピクセル回路を形成する、請求項21に記載のディスプレイデバイス。前記ピクセル回路は前記表示エリア内に2次元格子アレイを形成し、前記ピクセル回路は前記電気導体から形成されるシリアル通信バスによって、前記アレイ内の隣接するピクセル回路のそれぞれと電気的に接続される、請求項27に記載のディスプレイデバイス。それゆえ、ディスプレイ帯域幅が改善され、外部画像処理及び帯域幅に関する要件が緩和され、薄く、フレキシブルなフォームファクターを有し、電力が低減され、高い集積度を有し、双方向性を有するデジタルディスプレイデバイスを提供するコンピューター及びディスプレイアーキテクチャが必要とされている。本発明によれば、デジタルディスプレイデバイスであって、aデバイス面及び表示エリアを有するディスプレイ基板と、b前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に形成されるピクセルのアレイであって、各ピクセルは、第1の電極と、該第1の電極の上方に位置する1つ又は複数の発光材料層と、該1つ又は複数の発光材料層の上方に位置する第2の電極とを含み、該ピクセルは、該第1の電極及び該第2の電極によって前記1つ又は複数の発光材料層を通して流れされる電流に応答して光を放射する、ピクセルのアレイと、c前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に位置する駆動回路のアレイであって、各駆動回路は、各ピクセルに与えられるピクセル電流を制御するために1つ又は複数のピクセルに電気的に接続される、駆動回路のアレイと、d前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に位置する計算回路のアレイであって、各計算回路は信号又は画像を処理するための回路、及び隣接する計算回路と通信するための回路を含む、計算回路のアレイと、e前記ディスプレイ基板の前記デバイス面上に形成され、前記駆動回路及び前記デジタル計算回路にそれぞれ接続される複数の電気導体であって、各計算回路は1つの電気導体を用いて前記計算回路のアレイ内の隣接する計算回路に接続される、複数の電気導体と、f前記電気導体のうちの1つ又は複数に接続される画像信号を与える手段とを備える、デジタルディスプレイデバイスが提供される。本発明は、ディスプレイ帯域幅が改善され、外部画像処理及びディスプレイ帯域幅に関する要件が緩和され、薄く、フレキシブルなフォームファクターを有し、電力が低減され、高い集積度を有し、双方向性を有するデジタルディスプレイデバイスを提供するという利点を有する。図面中の種々の層及び素子は大きく異なるサイズを有するので、図面は縮尺通りではない。図1及び図2を参照すると、本発明の一実施形態において、デジタルディスプレイデバイスは、デバイス面9と、デバイス面9上に表示エリア11とを有するディスプレイ基板10を備える。ディスプレイ基板10のデバイス面9上の表示エリア11内にピクセル30のアレイが形成され、各ピクセル30は、第1の電極12と、第1の電極12の上方に位置する1つ又は複数の発光材料層14と、1つ又は複数の発光材料層14の上方に位置する第2の電極16とを含み、ピクセル30は、第1の電極12及び第2の電極16によって1つ又は複数の発光材料層14を通して流される電流に応答して光を放射する。図3も参照すると、ディスプレイ基板10のデバイス面9上の表示エリア11内に駆動回路31のアレイが位置し、各駆動回路31は、各ピクセル30に与えられるピクセル電流を制御するために1つ又は複数のピクセル30に電気的に接続される。ディスプレイ基板10のデバイス面9上の表示エリア11内に計算回路29のアレイが位置し、各計算回路29は信号又は画像を処理するための回路及び隣接する計算回路29と通信するための回路を含む。ディスプレイ基板10のデバイス面9上に複数の電気導体34が形成され、複数の電気導体34は各駆動回路31及びデジタル計算回路29に接続され、各計算回路29は電気導体34を用いて計算回路29のアレイ内の隣接する各計算回路に接続される。電気導体34は、介在する接続又は回路を通して、駆動回路31及びデジタル計算回路29に接続することができる。画像信号を与えるための手段が設けられ、その手段は電気導体34のうちの1つ又は複数に接続される。画像信号はデジタルシリアル信号とすることができ、その信号は電気導体34を通して駆動回路31又は計算回路29のうちの1つ又は複数に転送される。本発明の一実施形態では、駆動回路31又は計算回路29はチップレット20内に形成される。チップレット20は、結晶シリコン内に形成され、ディスプレイ基板10のプロセス側9上の表示エリア11内に位置する小さな集積回路である。各チップレット20はディスプレイ基板10とは別の異なるチップレット基板28を含む。チップレット基板28の上方に1つ又は複数の接続パッド24が形成される。接続パッド24はチップレット20内に形成されるピクセル回路22駆動回路31又は計算回路29を含むに電気的に接続され、電気導体32、34、35、36と物理的に接触して電気的接続を形成する。駆動回路31及び計算回路29はデジタル回路とすることができる。電気導体32、34、35、36はピクセル回路22に別個に接続される電気的に異なる個別の導体を形成することができる各電気導体が別個のポイントツーポイント接続を形成するか、又は複数のピクセル回路22に接続することができる共通バスを形成する。電気導体は、接続パッド24を通してピクセル回路22を第1の電極12又は第2の電極16に電気的に接続する電気的接続32とすることができる。また、電気導体は、接続パッド24を通して、1つのチップレット20内のピクセル回路22を別のチップレット20に電気的に接続する信号接続34、35、36とすることができる。チップレット20は、信号接続例えば、34、35、36を通して、表示エリア11の外部にあるコントローラー60に接続することができる。チップレット20は、平坦化及び絶縁層18を用いて基板に接着することができる。平坦化及び絶縁層18は、電気導体32、34、35、36を互いから、かつ電極12、16から絶縁することもできる。図3に示されるように、各チップレット20は、チップレット20内に形成され、電極接続パッド24に電気的に接続される少なくとも1つのピクセル回路22を含む。図3に示される、本発明の一実施形態では、1つのチップレット20内のピクセル回路22は、駆動回路31及び計算回路29の両方を含む。本発明の別の実施形態では、駆動回路31及び計算回路29は、異なるチップレット20のピクセル回路22内に形成される。ピクセル回路22は、情報例えば、信号及びデータ蓄積回路例えば、デジタルレジスタも含むことができる。レジスタは、シリアルシフトレジスタ25を形成するために直列に相互接続される蓄積転送回路26とすることができ、シリアルシフトレジスタは複数のチップレット20内の蓄積転送回路26を含む。蓄積転送回路は、チップレット20内外への情報転送、チップレット20間の情報転送、又はコントローラーからの情報転送、若しくはコントローラーへの情報転送を仲介するインターフェース回路とすることができる。第1の蓄積転送回路26は、接続パッド24を通して信号コネクタ34に接続される入力27Aから情報を受信することができる。蓄積転送回路26は、例えば、Dフリップフロップのようなデジタルレジスタとすることができる。入力された情報は、駆動回路31若しくは計算回路29に、又は第2の蓄積転送回路26に通信することができる。第2の蓄積転送回路26は、出力27Bを通して、接続パッド24に、更にはその情報が受信される別のチップレット20への信号接続34に情報を出力することができる。このようにして、シリアルシフトレジスタ25は、コントローラーから複数のチップレット20を通して各チップレット20内の駆動回路31及び計算回路29に画像信号を通信することができる。駆動回路31は、シリアルシフトレジスタ25から情報を受信することができ、画像信号内のピクセル値情報に応答して、接続パッド24及び電極コネクタ32を通して電流又は電圧によってピクセル30を駆動し、それにより、1つ又は複数の発光材料層を通って電極12と16との間に電流が流れ、光を放射する。計算回路29も、図3の場合のように、シリアルシフトレジスタ25から画像信号情報を受信することができる。計算回路29は、画像処理回路44を用いて所望のように画像信号を処理することができる。画像信号情報は通常、圧縮又は非圧縮いずれかのビットマップデータを含むことになる。しかしながら、これは必要ではなく、実施形態によっては、画像信号は、ディスプレイ上に提示されるグラフィックオブジェクトの、例えば、サイズ、形状、色及び位置を示すグラフィックコマンドを含むことになる。陰影のような他の特徴も与えることができる。さらに、画像信号は、複数の独立した信号を含むことができ、それらの信号は、例えば、複数の外部信号源から与えられ、それぞれディスプレイ上に提示される異なるグラフィックウインドウ、グラフィックオーバーレイに対応する。これらの複数の独立した信号は、重なり合うグラフィックウインドウに対応することができ、独立した各信号を描画するための優先順位を示すための優先順位信号を更に含むことができ、それにより、最も高い優先順位を有する独立した信号がディスプレイ上に描画され、一方、それより低い優先順位を有するが、高い優先順位の独立した信号と重なり合う別の独立した信号は、ディスプレイ上の重なり合うエリア内には描画されないようになる。画像処理は多くの場合に、局所的なトーンスケール又は色変換のような、ピクセルレベルの計算を含み、その計算は通常、単一のピクセルに取り付けられた単一の計算回路29内で実行されることになる。そのような演算は、各計算回路がディスプレイ上のピクセルごとに同じ操作を実行できるように、完全に並列に実行することができる。また、画像処理は、複数の計算回路29にかかわり、多くの場合に、複数の計算回路29間で、かつ種々のチップレット間での通信を必要とするローカルエリア計算も含むことができる。そのようなローカルエリア計算は、目標トーンスケール又は色変換、鮮明化、補間、パニング、ズーミング若しくはグラフィカルオブジェクトにわたる陰影勾配の描画のような空間操作、及びJPEG圧縮において通常利用される16×16画像ブロックのような、離散した画像ブロック内のビットマップデータの展開を決定するための、領域に基づく画像解析を含むことができる。また、画像処理は、画像内のグラフィカルオブジェクトのラスタライジング及び描画のような、広域計算も含むことができる。各計算回路29は、ピクセル値蓄積機構、例えば、フレーム蓄積装置42を含むことができる。チップレット20内の各ピクセル回路22内の個々の計算回路29は、完全な画像の一部、例えば、同じチップレット20又は関連付けられるか、若しくは隣接するチップレット20が制御することができるディスプレイの部分に対応するタイルを記憶することができる。計算回路29は、駆動回路31と同じチップレット内に存在することができるか、又は別のチップレット20内の駆動回路31に関連付けることができ、それにより、画像内のピクセルタイルの操作及び表示を制御することができる。画像全体を、駆動回路31又は計算回路29のアレイ内のピクセル回路22間に分散させることができる。また、計算回路29は情報をシリアルシフトレジスタ25に転送することもでき、その結果、処理されたデータを他のチップレット20又はコントローラーに通信することができる。画像処理演算は局所的である傾向があるので、複数の計算回路間に画像を分散させることは、画像処理の効率的な手段を与えることができる。複数の計算回路が隣接する計算回路に局所的に接続されるので、局所画像処理演算のために必要とされる画像データを隣接する計算回路との間で容易に通信することができる。隣接する計算回路又は駆動回路間の相互接続は、例えば、デイジーチェーンシリアルバスによるポイントツーポイントとすることができるので、その結果、各計算回路は、隣接する計算回路と同時に通信することができ、ディスプレイデバイス内に非常に広い帯域幅を与える。複数の計算回路をそれぞれ、局所的にかつ独立してピクセル起動を制御する個々のピクセル駆動回路に局所的に接続することができるので、ディスプレイを非常に高いデータ速度で駆動することができる。それゆえ、コントローラー60は、従来技術のディスプレイにおいて見られる機能よりも果たす機能が限られており、例えば、画像信号源としての役割を果たす。複数のそのようなコントローラー又は画像源をチップレット20への別個のバス接続に接続して、画像信号をディスプレイデバイス内に転送することができるデータ速度を更に高めることができる。従来技術のシステムでは、ラスタライズされた画像信号は通常、コントローラー60とディスプレイとの間で伝送され、この信号は、フリッカーのない表示viewing及び連続的な動きを与える速度において各ピクセルに信号を与えることができなければならないので、データは30Hz以上、通常は70Hz以上の速度においてピクセルごとに送信される必要があることに留意されたい。本発明では、コントローラー60が行う必要があるのは、新たなデータが入手できる度に、ピクセルのための更新された信号を与えることだけであるので、コントローラー60とディスプレイとの間で必要とされる帯域幅を著しく低減する。ビットマップデータの通常のピクセルレベルの操作は、多くの場合に、γ補正関数を適用して、非線形空間内に通常記憶される入力ビットマップデータを、その値がディスプレイ輝度に対して線形である色空間に変換することを含むことにも留意されたい。この操作は多くの場合に、ピクセル駆動回路によって容易に実行することができる、比較的簡単な式として実施することができる。しかしながら、線形空間から最終的な表示空間への変換は多くの場合に、ピクセル駆動回路がピクセルの出力輝度に対して非線形であるアナログ信号を与えるときに特に、非線形ルックアップテーブルを伴う。従来技術のアーキテクチャでは、この非線形ルックアップテーブルは単一の場所に記憶され、シリアルバス上でアクセスされる。しかしながら、本発明のディスプレイアーキテクチャでは、ピクセル駆動回路ごとにこの非線形ルックアップテーブルを複製するか、又はそのような非線形ルックアップテーブルが必要であるときに共通のルックアップテーブルに並列にアクセスできるようすることが必要となる可能性がある。それゆえ、本発明の或る特定の実施形態では、ピクセル駆動回路はピクセル30の輝度出力と線形である駆動信号を与えることになり、それによりこの非線形ルックアップテーブルを不要にする。例えば、ピクセル駆動回路は、ピクセル30の輝度出力と線形である電流を各ピクセル30に与えることができるか、ピクセル30にデジタル駆動信号を与えることができ、その場合、ピクセル30の輝度は、ピクセル30が電流を受信する時間の割合によって制御される。ハイブリッド手法も有用であり、その場合、ピクセルのアナログ信号がピクセル30の輝度と線形又は概ね線形である領域では、ピクセルがアナログ信号電流又は電圧のみを用いて駆動され、例えば、アナログ電圧信号がピクセル30の輝度出力と非線形であることがわかっている低い輝度値を達成するために、信号が時間変調される。計算回路は、信号がそこを通って流れることができ、入力信号値を変更することができる閉じた経路、又は電子構成要素の相互接続によって形成される経路である。通常、入力信号値を変更することは、数学演算又は論理演算を与えることを含む。幾つかの構成では、計算回路は、入力信号値を変更して、ディスプレイ内のピクセルを駆動するのに有用な信号を生成する。幾つかの構成では、外部信号源から、変更されることになる信号を受信することに加えて、計算回路は、外部情報源又はプログラマブルメモリのいずれかから、計算回路の動作に影響を及ぼす命令又はパラメータのいずれかも受信する。幾つかの構成では、計算回路は、デジタルプロセッサを含む。個別の計算回路をディスプレイ内の1つ又は複数のピクセルに関連付けることができる。しかしながら、これは必要ではなく、計算回路はディスプレイ上の多数のピクセルに影響を及ぼす信号を変更可能とすることができ、ディスプレイ上に目に見える情報として表示されないが、ディスプレイに外部から通信される信号を与えることができる。計算回路は、1つ又は複数のセンサー40図3も含むことができる。センサーは、例えば、チップレット上に入射する周囲光又は放射光を検知するか、又は光タッチスクリーンのようなユーザーインタラクティブ機能を支援する環境センサーとすることができる。センサーは、例えば、光センサー、圧力センサー、慣性センサー、温度センサー又は放射センサーを含むことができる。幾つかの構成では、英数字キーに対応する画面上に触ることによって、ディスプレイの一部を用いて、キーボード入力情報を受信することができる。検知された情報は、コントローラーに通信することができるか、ローカルチップレット内で用いて情報、例えば、画像信号を処理することができるか、或る措置を講じることができるか、又は他のチップレットに通信することができる。また、チップレットは、画像又は画像の一部を記憶するためのフレーム蓄積装置42、及びソフトウェアプログラムを記憶するためのメモリも含むことができる。それゆえ、計算回路はプログラム可能とすることができ、基本的に蓄積プログラム内蔵コンピューターを提供することができる。種々の計算回路内のプログラムは同じであることができるか、又は異なることができる。プログラムは、上記のように、バスを通してコントローラーからチップレットにロードすることができる。画像信号は、ディスプレイの有するピクセルよりも多くのピクセル値、又は少ないピクセル値を有することができる。計算回路は、画像信号ピクセル値の中から選択し、画像信号ピクセル値の一部を表示することができるか、入手可能なピクセル値間を補間して、ディスプレイ内のピクセルの数を有する画像信号を表示することができる。したがって、フレーム蓄積装置は、ディスプレイピクセルアレイ内に存在するピクセル値よりも多くのピクセル値を記憶することができる。この特徴によって、ユーザーからの命令に対してより迅速に応答して、更なる細部を見るために表示された画像上でズームインできるようになる。駆動回路は、例えば、2008年8月14日に出願されたWinters他によるOLEDdevicewithembeddedchipdrivingと題する米国特許出願第12/191,478号において記述されるような、ピクセルのアクティブマトリックス制御を実施することができる。代替的には、駆動回路は、パッシブマトリックス制御を与えることができる。パッシブマトリックス制御法では、ピクセルは、行電極及び列電極の直交するアレイを用いて互いに排他的なピクセルグループに分割され、行電極及び列電極が重なり合う場所においてピクセルが画定される。各ピクセルグループ内のピクセルは2次元のアレイに編成され、各ピクセルグループは、そのピクセルグループに関連付けられる少なくとも1つの駆動回路を有する1つ又は複数のチップレットによって制御される。この構成では、ピクセルグループ内の列電極は1組の1つ又は複数のチップレットに接続することができ、一方、行電極は異なる1組の1つ又は複数のチップレットに接続することができる。駆動回路はパッシブマトリックス行制御回路又は列制御回路とすることができ、1つ又は別個のチップレット内に形成することができる。図4に示されるように、1組のチップレット20Aが、コントローラー60からの画像信号に応答して、基板10上に形成されたピクセル30のピクセルグループ37に列制御を与えることができ、一方、別の異なるチップレット20Bが、そのピクセルグループに行制御を与えることができる。本発明の種々の実施形態において、異なるチップレットは異なる駆動回路を含むことができる。計算回路は、チップレットのうちの全てに、又は幾つかのみに含まれることができるか、又は駆動回路を含まない別個のチップレット内に含まれることができる。代替的には、図5の実施形態において示されるように、1つのチップレット20において、パッシブマトリックス行駆動回路50及び列駆動回路52が、蓄積転送回路26とともにピクセル回路22内に含まれ、接続パッド24に接続することができる。したがって、駆動回路31はそれぞれ、関連付けられ、電気的に接続される計算回路44を有し、それによりピクセル回路22を形成する。図6は、別個のチップレット20が、信号接続35を通してコントローラー60からの画像信号を処理し、その画像信号を用いてピクセル30を駆動するための駆動回路31及び計算回路29を含む実施形態を示す。コントローラーは、チップレットの2つ以上の行に接続する。この実施形態では、図7により詳細に示されるように、ピクセル回路チップレット20内には示されないは表示エリア11内に2次元格子アレイを形成し、ピクセル回路は電気導体34から形成されるシリアル通信バスによってアレイ内の隣接する各ピクセル回路と電気的に接続される。各信号接続は各チップレット対に特有である。対照的に、電気導体38は、チップレット20内の全てのピクセル回路に接続される共通接続を形成する。そのような共通接続は、ディスプレイデバイスの動作及びピクセル30の起動を制御するのを支援する、クロック信号、電源信号又はグラウンド信号のような共通信号を与えることができる。一般的に、各計算回路は信号接続を通して隣接する計算回路と通信する。各信号接続は、最も近い隣接する単一の計算回路とのみポイントツーポイントで接続することができる図6及び図7と同様。代替的には、信号接続は、3つ以上の計算回路に共通に接続することができるか図4と同様、更には共通の信号接続例えば、電気導体38のように接続される信号接続を通して全ての計算回路に接続することもできる。駆動回路及び計算回路は、ディスプレイ基板の1つ又は複数の発光材料層と同じ面上の表示エリア内に基板にわたって分散配置される。それらの回路は、ピクセルアレイの周辺部の周りだけに位置するのではなく、ピクセルのアレイ内に、すなわち、表示エリア内のピクセルの下方に、ピクセルの上方に、又はピクセル間に位置する。同様に、チップレットを用いて駆動回路及び計算回路を形成する場合には、それらのチップレットも、ディスプレイ基板の1つ又は複数の発光材料層と同じ面上の表示エリア内のピクセルアレイ内に位置する。シリアルバスは、電気的に分離された電気的接続において、1つの回路から次の回路にデータが再送されるバスである。パラレルバスは、電気的に共通の電気的接続において、全てのチップレットにデータが同時にブロードキャストされるバスである。1つのチップレット内に複数のシリアルに接続された蓄積転送回路を含むことができ、シリアルバスの電気的接続に接続して、単一のシリアルバス上に独立した1組の蓄積転送回路を形成することができる。さらに、複数組のチップレット内の複数のチップレット20をシリアルに接続する複数のシリアルバスを用いることができる。複数のシリアルバスを1つのチップレットに接続することもでき、1つのチップレット内にシリアルに接続される複数組の蓄積転送回路を含むこともできる。本発明の一実施形態において、シリアルバスは、電気導体を用いて、画像信号源例えば、コントローラーを第1の蓄積転送回路に接続する。シリアルバス上の各蓄積転送回路は、電気的に独立している電気導体を用いて次の蓄積転送回路に接続し、その結果、例えば、1つのクロック信号に応答して、全ての電気導体が、1つの蓄積転送回路から次の蓄積転送回路に同時に異なるデータを通信することができる。コントローラーは、コントローラーに接続された第1の蓄積転送回路に第1のデジタルピクセル値及び制御信号例えば、クロックを有する画像信号を与え、それにより、蓄積転送回路がデジタルピクセル値を格納できるようにする。第1の蓄積転送回路が第1のデジタルピクセル値を格納すると、第1の蓄積転送回路が第1のデジタルピクセル値を第1の蓄積転送回路に接続された第2の蓄積転送回路に与えるのと同時に、第1の蓄積転送回路に第2のデジタルピクセル値を与えることができる。制御信号例えば、クロック信号は、全ての蓄積転送回路に一緒に与えることができるか、又はデジタルピクセル値が伝搬されるのと同じように、1つの蓄積転送回路から次の蓄積転送回路に伝搬させることができる。その後、第1の蓄積転送回路は第2のデジタルピクセル値を格納し、一方、第2の蓄積転送回路は第1のデジタルピクセル値を格納する。その後、その過程は、第3のデジタルピクセル値及び第3の蓄積転送回路を用いて繰り返され、それ以降も同様であり、その結果、1つの蓄積転送回路から次の蓄積転送回路にデジタルピクセル値が順次にシフトされる。各チップレットは、1つ又は複数の蓄積転送回路を含み、デジタルピクセル値が1つのチップレットから次のチップレットにシフトされるようになる。デジタル画像信号は、ピクセル回路及び蓄積転送回路を制御するのを助ける制御信号を含むことができる。例えば、リセット信号及びクロック信号が役に立つ可能性がある。また、信号コネクタ上で制御信号を送信するのが有用である可能性もあり、それらのコネクタは、その上でデジタルピクセル値が送信される信号コネクタとは別個である。信号コネクタは、チップレット上の接続パッドに接続することができる。本発明の一実施形態では、電気的に共通のコネクタを用いて、全てのチップレットに信号を並列に接続することができる。この実施形態では、全てのチップレットが同時に電気的に共通のコネクタ内の伝搬遅延を無視する同じ情報を受信することになる。電気的に共通のコネクタは、チップレットを通り抜けることができる。そのような並列接続は、同時に各チップレットに与えられる必要がある信号例えば、クロック信号、選択信号、リセット信号又はイネーブル信号の場合に有用である。代替の実施形態では、直列接続を用いて1つ又は複数のチップレットに信号を接続することができ、その信号は直列接続においてチップレットの中に進み、そのチップレットに記憶され、その後、後の時点で例えば、1クロックサイクル後に直列に接続される次のチップレットに転送される。その後、そのような信号例えば、データ信号をチップレット内で再生して、完全な信号状態を維持することができる。内部チップレット接続を用いて、チップレット内及びチップレット間で直列に、各蓄積転送回路を次の蓄積転送回路に接続することができる。また、内部チップレット接続は、1つのチップレット内の駆動回路及び計算回路も接続することができる。画像信号が計算回路又は駆動回路内に転送されると、ディスプレイを起動して、画像信号ピクセル値を表示することができる。ピクセルが起動されるのと同時に、又はその前に、又はその後に、ピクセル値を処理して、ピクセル値を処理済みの画像に変換することができる。処理済みの画像は、駆動回路によって表示されるようにする。計算回路は、関連付けられる駆動回路が起動することができるピクセルの数よりも多くのピクセル値、又は少ないピクセル値を受信することができる。代替的には、処理済みの画像は、表示又は更なる処理のために、コントローラーに、又は他の駆動回路及び計算回路に通信することができる。本発明は、ディスプレイデバイス内に、高い集積率で集積された画像処理及び表示を提供する点で、従来技術よりも優れた利点を提供する。例えば、薄膜トランジスタを用いる従来技術の方法は、必要な薄膜論理回路が大きすぎ、かつ性能が低いので、デジタル信号伝搬、計算及び駆動を提供することができない。したがって本発明は、従来技術において教示されている技法よりも優れた改善された性能を提供する。デジタル画像信号を用いることによって、大型表示エリア、例えば、対角線上で1メートル、更にはそれ以上の表示エリアにわたって信号を送信する場合であっても、信号精度が維持される。直列信号接続は、ディスプレイ内のピクセルをコントローラーに相互接続するために必要とされるワイヤの数を少なくし、結晶シリコン内に形成されるチップレットは、シリアルデジタルピクセル値を通信、処理及び表示する際に有用な高速高密度の回路を提供する。チップレットのアレイによって、チップレット間の接続すなわち電気接続を相対的に短くできるようになり、信号伝搬遅延を小さくし、データ転送速度を高くすることができる。蓄積転送回路は、シリアルデジタル信号、すなわち、データ信号及び制御信号の両方を、1つのチップレットから別のチップレットに送信されるのに応じて再構成することができ、更に高速通信を可能にする。結晶シリコンチップレット基板によって可能にされるチップレット内の高い回路密度によって、例えば、デジタル/アナログコンバーター、アクティブマトリックス回路及び複数のパッシブマトリックス回路コントローラーを含む、ピクセルのための複雑な計算駆動回路をチップレット内に形成できるようになる。チップレット内にフィードバック回路又は障害検出回路も形成することができ、ピクセル駆動回路の性能、並びにピクセル出力の精度、安定性及び均一性が更に改善される。そのようなフィードバック信号は、ピクセル電流又は制御電圧の測定値を含むことができる。検出回路は光センサーによる光検出を含むことができる。詳細には、OLED材料は使用されると経時変化し、所与の光出力を得るための駆動電流が増加することが知られている。高回路密度チップレット内で当該技術分野において既知のような高度な電流制御ピクセル回路を用いることによって、光出力を経時的に一貫するように制御することができる。コントローラーは、チップレットとして実装し、ディスプレイ基板に固定することができる。コントローラーは、ディスプレイ基板の周辺に配置することができるか、又はディスプレイ基板の外部にあることができ、従来の集積回路を含むことができる。本発明の種々の実施形態によれば、チップレットは種々の方法で構成することができ、例えば、チップレットの長い寸法に沿って1行又は2行の接続パッドを用いて構成することができる。信号コネクタ及び電極コネクタは、種々の材料から形成することができ、デバイス基板上での種々の堆積方法を用いることができ、例えばアルミニウム又はアルミニウム合金のような蒸着又はスパッタリングされる金属とすることができる。代替的には、信号コネクタ及び電極コネクタは、硬化した導電性インク又は金属酸化物から作製することができる。コストに関して有利な1つの実施形態では、信号コネクタ及び電極コネクタは単層内に形成される。本発明は、大きなデバイス基板、例えば、ガラス、プラスチック又は箔を利用し、ディスプレイデバイス基板上に複数のチップレットが規則的に配置されるマルチピクセルデバイスの実施形態に特に有用である。各チップレット又は1組のチップレットは、チップレット内複数の場合もあるの回路部に従って、かつ制御信号に応答して、デバイス基板上に形成された複数のピクセルを制御することができる。個別のピクセルグループ又は複数のピクセルグループをタイル状の構成要素上に配置することができ、それらの構成要素を組み立てて、ディスプレイ全体を形成することができる。本発明によれば、チップレットは、基板上に分散配置されるピクセル制御素子及び計算素子を提供する。チップレットは、デバイス基板に比べて相対的に小さな集積回路であり、独立した基板上に形成される、ワイヤ、接続パッド、抵抗器若しくはキャパシタのような受動構成要素、又はトランジスタ若しくはダイオードのような能動構成要素を含む1つ又は複数のピクセル回路を備える。チップレットは、ディスプレイ基板とは別に製造され、その後、ディスプレイ基板に取り付けられる。これらのプロセスの詳細は、例えば、米国特許第6,879,098号;米国特許第7,557,367号;米国特許第7,622,367号;米国特許出願公開第20070032089号;米国特許出願公開第20090199960号、及び米国特許出願公開第20100123268号において見いだすことができる。チップレットは、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコンオンインシュレーターSOIウェハーを用いて製造されることが好ましい。各チップレットは、その後、デバイス基板に取り付けられる前に分離される。それゆえ、各チップレットの結晶性基部は、デバイス基板とは別個であり、かつチップレットの回路部がその上に配置される基板と見なすことができる。それゆえ、複数のチップレットは、デバイス基板とは別個であり、かつ互いに別個である対応する複数の基板を有する。詳細には、独立した基板は、その上にピクセルが形成される基板とは別個であり、独立したチップレット基板の面積は、合わせても、デバイス基板より小さい。チップレットは、例えば、薄膜アモルファスシリコンデバイス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板を有することができる。チップレットは100μm以下の厚みを有することができることが好ましく、20μm以下であることがより好ましい。これは、チップレット上に接着剤及び平坦化材料を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレットは、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板例えば10に接着される。チップレットの表面上の接続パッドを用いて、各チップレットを信号ワイヤ、電力バス及び行電極又は列電極に接続し、ピクセルを駆動する。チップレットは少なくとも4つのピクセルを制御することができる。チップレットは半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、0.5ミクロン以下の機構サイズを容易に手に入れることができる。例えば、最新の半導体製造ラインは、90nm又は45nmの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレットは、ディスプレイ基板上に組み付けられると、チップレット上に設けられた配線層への電気的接続を作製するための接続パッドも必要とする。接続パッドのサイズは、ディスプレイ基板上で用いられるリソグラフィツールの機構サイズ例えば、5μm、及び配線層に対するチップレットの位置合わせ例えば、±5μmに基づくことができる。それゆえ、接続パッドは、例えば、15μm幅にすることができ、パッド間に5μmの間隔をあけることができる。これは、パッドが一般的には、チップレット内に形成されるトランジスタ回路部よりも著しく大きいことを意味する。パッドは一般的に、トランジスタを覆う、チップレット上のメタライゼーション層内に形成することができる。製造コストを下げることができるように、できる限り小さな表面積を有するチップレットを作製することが望ましい。基板例えば、アモルファスシリコン又は多結晶シリコン上に直接形成される回路よりも高い性能の回路部を有する独立した基板例えば、結晶シリコンを含むを備えるチップレットを利用することによって、より高い性能及びより高い機能性を有するデバイスが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子例えば、トランジスタも有するので、回路部サイズは非常に小さくなる。例えば、Yoon、Lee、Yang及びJang著AnoveluseofMEMSswitchesindrivingAMOLEDDigestofTechnicalPapersoftheSocietyforInformationDisplay200834p13において記述されているように、微小電気機械MEMS構造を用いて有用なチップレットを形成することもできる。デバイス基板はガラスを含むことができ、蒸着又はスパッタリングされる金属又は金属合金、例えば、アルミニウム又は銀から作製される配線層が、平坦化層例えば、樹脂上に形成され、当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる。チップレットは、集積回路業界において十分に確立されている従来の技法を用いて形成することができる。配線及び第1の電極は既知のフォトリソグラフィ技法を用いて形成することができる。発光材料層及び第2の電極はOLED技術において既知のプロセスを用いて形成することができる。差動信号対を用いる本発明の実施形態では、基板は、箔又は別の固体導電性材料とすることができることが好ましく、差動信号対を形成する2つのシリアルバスは、エレクトロニクス技術分野において既知であるように、基板を基準とした差動マイクロストリップ構成で配置することができる。非導電性基板を用いるディスプレイでは、差動信号対は、第2の電極を優先的に基準とすることができ、任意のピクセルの第1の電極の部分が第2の電極と差動対のいずれかのシリアルバスとの間に配置されないように配線される。その差動信号対に関して、エレクトロニクス技術分野において既知であるLVDSEIA-644、RS485又は他の差動信号方式標準規格を用いることができる。4b5bのような平衡DCエンコーディングを用いて、当該技術分野において知られているように、差動信号対にわたって転送されるデータをフォーマットすることができる。本発明はマルチピクセルインフラストラクチャを有するデバイスにおいて利用することができる。詳細には、本発明は、有機又は無機いずれかのLEDデバイスで実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、米国特許第4,769,292号及び米国特許第5,061,569号において開示されているような小分子又はポリマーOLEDから構成されるフラットパネルOLEDデバイスにおいて利用される。例えば、多結晶半導体マトリックス内に形成される量子ドットを利用する無機デバイス例えば、米国特許出願公開第2007/0057263号において教示されている、有機若しくは無機電荷制御層を利用するデバイス、又はハイブリッド有機/無機デバイスを利用することができる。有機又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップエミッター又はボトムエミッターいずれかのアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。先に言及されたように、本発明の重要な利点は、極めて軽量で、かつ薄いディスプレイ及び計算構造を提供することである。しかしながら、携帯電話のような従来技術のディスプレイシステムにおいて見られるように、計算回路に加えて、電気コネクタ及び電源を収容するのに、かなりの容積が必要である。それゆえ、本発明の実施形態内で、RF通信を提供するために無線アンテナとしての役割を果たすことができ、それにより、無線電磁通信を介してディスプレイにデータを通信できるようにする金属層をディスプレイ内に形成することが有用である。同様に、1つ又は複数の共振アンテナをディスプレイ基板上に形成するか、又は別の相対的に薄い基板上に形成してディスプレイ基板に取り付け、共振電磁エネルギー伝達を容易にすることができる。米国特許出願第11/481,077号によって教示されているような、そのような共振電磁エネルギー伝達が当該技術分野において既知である。これらの実施形態、又は他の実施形態において、電力を制御するためにディスプレイ基板上に別個の回路を形成することができるか、又は取り付けることができる。幾つかの有用な実施形態では、外部電力源から各電力バスに電力を切り替え、調整して、ディスプレイの残りの素子に電力を供給することができる電力回路が形成される。そのような電力回路はシリコンから形成することができるが、ガリウムを含む他の材料から形成することもできる。そのような構成要素を基板に取り付けて、ディスプレイへの電力の流れを調整し、制御することもできる。本発明は、或る特定の好ましい実施形態を特に参照しながら詳細に説明されてきたが、本発明の趣旨及び範囲内で変形及び変更を実施できることが理解されるべきである。"