第一電圧を入力される第一端子、第二電圧を入力される第二端子、第三電圧を出力する第三端子、及び、第四電圧を出力する第四端子を備える電源切換回路において、入力端子が前記第一端子に接続されるディテクタと、入力端子が前記ディテクタの出力端子に接続される制御回路と、第一入力端子が前記第一端子に接続され、第二入力端子が前記第二端子に接続され、出力端子が前記第四端子に接続されるダイオードオア回路と、ゲートが前記制御回路の第一出力端子に接続され、前記第二端子と前記第三端子との間に設けられる第一MOSトランジスタと、ゲートが前記制御回路の第二出力端子に接続され、前記第二端子と前記第三端子との間に設けられる第二MOSトランジスタと、ゲートが前記制御回路の第三出力端子に接続され、前記第一端子と前記第三端子との間に設けられる第三MOSトランジスタと、を備え、前記ディテクタが、前記第一電圧が検出電圧よりも高いことを検出すると、前記制御回路は、前記ダイオードオア回路が出力する前記第四電圧で動作し、前記第一MOSトランジスタのソース電圧及びバックゲート電圧と等しい電圧を、前記第一MOSトランジスタのゲートに供給し、前記第二MOSトランジスタのソース電圧及びバックゲート電圧と等しい電圧を、前記第二MOSトランジスタのゲートに供給し、前記第三MOSトランジスタがオンする電圧を、前記第三MOSトランジスタのゲートに供給し、前記ディテクタが、前記第一電圧が前記検出電圧よりも低いことを検出すると、前記制御回路は、前記第一MOSトランジスタがオンする電圧を、前記第一MOSトランジスタのゲートに供給し、前記第二MOSトランジスタがオンする電圧を、前記第二MOSトランジスタのゲートに供給し、前記第三MOSトランジスタのソース電圧及びバックゲート電圧と等しい電圧を、前記第三MOSトランジスタのゲートに供給する、ことを特徴とする電源切換回路。前記ダイオードオア回路は第三入力端子をさらに備え、前記第三入力端子は前記第三端子に接続されることを特徴とする請求項1記載の電源切換回路。前記第一MOSトランジスタのソース及びバックゲートは前記第二端子に接続され、ドレインは前記第二MOSトランジスタのドレインに接続され、前記第二MOSトランジスタのソース及びバックゲートは前記第三端子に接続され、前記第三MOSトランジスタのソース及びバックゲートは前記第三端子に接続され、ドレインは前記第一端子に接続される、ことを特徴とする請求項1または2に記載の電源切換回路。前記第一MOSトランジスタのソース及びバックゲートは前記第二MOSトランジスタのドレインに接続され、ドレインは前記第二端子に接続され、前記第二MOSトランジスタのドレインは前記第三端子に接続され、前記第三MOSトランジスタのソース及びバックゲートは前記第一端子に接続され、ドレインは前記第三端子に接続される、ことを特徴とする請求項1または2に記載の電源切換回路。しかし、従来の技術では、2つのディテクタ31~32が使用されるので、電源切換回路の回路規模が大きくなってしまう。本発明は、上記課題に鑑みてなされ、回路規模の小さい電源切換回路を提供する。本発明は、上記課題を解決するため、第一電圧を入力される第一端子、第二電圧を入力される第二端子、第三電圧を出力する第三端子、及び、第四電圧を出力する第四端子を備える電源切換回路において、入力端子が第一端子に接続されるディテクタと、入力端子がディテクタの出力端子に接続される制御回路と、第一入力端子が第一端子に接続され、第二入力端子が第二端子に接続され、出力端子が第四端子に接続されるダイオードオア回路と、ゲートが制御回路の第一出力端子に接続され、第二端子と第三端子との間に設けられる第一MOSトランジスタと、ゲートが制御回路の第二出力端子に接続され、第二端子と第三端子との間に設けられる第二MOSトランジスタと、ゲートが制御回路の第三出力端子に接続され、第一端子と第三端子との間に設けられる第三MOSトランジスタと、を備え、ディテクタが、第一電圧が検出電圧よりも高いことを検出すると、制御回路は、ダイオードオア回路が出力する第四電圧で動作し、第一MOSトランジスタのソース電圧及びバックゲート電圧と等しい電圧を、第一MOSトランジスタのゲートに供給し、第二MOSトランジスタのソース電圧及びバックゲート電圧と等しい電圧を、第二MOSトランジスタのゲートに供給し、第三MOSトランジスタがオンする電圧を、第三MOSトランジスタのゲートに供給し、ディテクタが、第一電圧が前記検出電圧よりも低いことを検出すると、制御回路は、第一MOSトランジスタがオンする電圧を、第一MOSトランジスタのゲートに供給し、第二MOSトランジスタがオンする電圧を、第二MOSトランジスタのゲートに供給し、第三MOSトランジスタのソース電圧及びバックゲート電圧と等しい電圧を、第三MOSトランジスタのゲートに供給する、ことを特徴とする電源切換回路を提供する。本発明では、ディテクタが1つだけ使用されるので、電源切換回路の回路規模が小さい。以下、本発明の実施形態を、図面を参照して説明する。まず、電源切換回路の構成について説明する。図1は、本実施形態の電源切換回路を示す回路図である。電源切換回路は、ディテクタ11、レベルシフタ12~15、インバータ16、PMOSトランジスタ17~19、及び、ダイオード21~22を備える。レベルシフタ12~15及びインバータ16は、制御回路41を構成する。ダイオード21~22は、ダイオードオア回路42を構成する。また、電源切換回路は、第一端子T1、第二端子T2、第三端子T3、及び、第四端子T4を備える。ディテクタ11の入力端子は、第一端子T1に接続される。レベルシフタ12の入力端子は、ディテクタ11の出力端子に接続され、出力端子は、レベルシフタ13~14の入力端子に接続され、また、レベルシフタ15の入力端子にインバータ16を介して接続される。つまり、制御回路41の入力端子は、ディテクタ11の出力端子に接続される。ダイオード21のアノードは、第二端子T2に接続され、カソードは、第四端子T4に接続される。ダイオード22のアノードは、第一端子T1に接続され、カソードは、第四端子T4に接続される。つまり、ダイオードオア回路42の第一入力端子は、第一端子T1に接続され、第二入力端子は、第二端子T2に接続され、出力端子は、第四端子T4に接続される。PMOSトランジスタ17のゲートは、レベルシフタ13の出力端子に接続され、ソース及びバックゲートは、第二端子T2に接続され、ドレインは、PMOSトランジスタ18のドレインに接続される。PMOSトランジスタ18のゲートは、レベルシフタ14の出力端子に接続され、ソース及びバックゲートは、第三端子T3に接続される。PMOSトランジスタ19のゲートは、レベルシフタ15の出力端子に接続され、ソース及びバックゲートは、第三端子T3に接続され、ドレインは、第一端子T1に接続される。つまり、制御回路41の第一出力端子と第二出力端子と第三出力端子とは、PMOSトランジスタ17~19のゲートにそれぞれ接続される。ディテクタ11及びレベルシフタ12は、第一端子T1ディテクタ11にとっての電源端子、及び、レベルシフタ12にとっての入力側電源端子と接地端子との間にそれぞれ設けられる。インバータ16及びレベルシフタ13~15は、第四端子T4インバータ16にとっての電源端子、及び、レベルシフタ13~15にとっての入力側電源端子と接地端子との間にそれぞれ設けられる。第四端子T4はレベルシフタ12の出力側電源端子に接続される。第二端子T2はレベルシフタ13の出力側電源端子に接続される。第三端子T3はレベルシフタ14~15の出力側電源端子に接続される。ディテクタ11が、入力電源電圧である電圧V1が検出電圧VDETよりも高いことを検出する。制御回路41は、ダイオードオア回路42が出力する電圧V4で動作し、入力電源電圧である電圧V2をPMOSトランジスタ17のゲートに供給し、電圧V3をPMOSトランジスタ18のゲートに供給し、接地電圧をPMOSトランジスタ19のゲートに供給する。すると、PMOSトランジスタ17~18はオフし、PMOSトランジスタ19はオンする。この時、第一端子T1の電圧V1が、出力電源電圧である電圧V3として第三端子T3から出力される。ディテクタ11が、入力電源電圧である電圧V1が検出電圧VDETよりも低いことを検出する。制御回路41は、接地電圧をPMOSトランジスタ17~18のゲートにそれぞれ供給し、電圧V3をPMOSトランジスタ19のゲートに供給する。すると、PMOSトランジスタ17~18はオンし、PMOSトランジスタ19はオフする。この時、入力電源電圧である第二端子T2の電圧V2が、出力電源電圧である電圧V3として第三端子T3から出力される。次に、電源切換回路の動作について説明する。ここで、ダイオード21~22の電圧降下は、0.5Vであるとする。また、検出電圧VDETは、2.5Vであるとする。また、電圧V1が検出電圧VDET2.5Vよりも高いと、ディテクタ11は電圧V1を出力し、低いと、接地電圧0Vを出力するとする。[電圧V1がディテクタ11の検出電圧VDETよりも高い場合の動作]ここで、入力電源電圧である電圧V1が3.0Vであり、入力電源電圧である電圧V2が0Vであるとする。電圧V1が3.0Vであるので、ダイオード22による電圧降下により、電圧V4は2.5Vになる。電圧V1が3.0Vであるので、ディテクタ11は電圧V13.0Vを出力する。すると、レベルシフタ12は、電圧V1を電圧V4に電圧変換して電圧V42.5Vを出力し、レベルシフタ13は、電圧V4を電圧V2に電圧変換して電圧V20Vを出力し、レベルシフタ14は、電圧V4を電圧V3に電圧変換して電圧V3を出力する。また、インバータ16の入力電圧はハイレベルであるので、インバータ16は接地電圧0Vを出力する。すると、PMOSトランジスタ17~18のゲートソース間電圧が0Vになるので、PMOSトランジスタ17~18がオフし、第二端子T2と第三端子T3とは電気的に遮断される。この時、PMOSトランジスタ17~18の寄生ダイオードによっても、第二端子T2と第三端子T3とは電気的に遮断される。また、インバータ16の出力電圧は0Vであるので、レベルシフタ15の出力電圧も0Vになる。よって、PMOSトランジスタ19はオンするので、電圧V3は電圧V13.0Vと等しくなる。この電圧V3=V1は、他の回路に、その回路の電源電圧として供給される。つまり、電圧V1がディテクタ11の検出電圧VDETよりも高い場合、第一端子T1の電圧V1が出力電源電圧である電圧V3として第三端子T3から出力される。[電圧V1がディテクタ11の検出電圧VDETよりも低い場合の動作]ここで、入力電源電圧である電圧V1が0Vであり、入力電源電圧である電圧V2が2.5Vであるとする。電圧V2が2.5Vであるので、ダイオード21による電圧降下により、電圧V4は2.0Vになる。電圧V1が0Vであるので、ディテクタ11は接地電圧0Vを出力する。すると、レベルシフタ12も接地電圧0Vを出力するので、レベルシフタ13~14も接地電圧0Vを出力する。また、インバータ16の入力電圧はローレベルであるので、インバータ16は電圧V42.0Vを出力する。すると、PMOSトランジスタ17~18がオンするので、電圧V3は電圧V22.5Vと等しくなる。この電圧V3=V2は、他の回路に、その回路の電源電圧として供給される。つまり、電圧V1がディテクタ11の検出電圧VDETよりも低い場合、第二端子T2の電圧V2が出力電源電圧である電圧V3として第三端子T3から出力される。また、レベルシフタ15により、インバータ16の出力電圧2.0Vは電圧V32.5に電圧変換される。よって、PMOSトランジスタ19のゲート電圧及びソース電圧は電圧V3になり、PMOSトランジスタ19はオフするので、第一端子T1と第三端子T3とは電気的に遮断される。この時、PMOSトランジスタ19の寄生ダイオードによっても、第一端子T1と第三端子T3とは電気的に遮断される。このようにすると、ディテクタ11が1つだけ使用されるので、電源切換回路の回路規模が小さい。また、PMOSトランジスタ17において、オフ時に、レベルシフタ13によってゲート電圧は電圧V2になり、ソース電圧は電圧V2であるので、PMOSトランジスタ17は完全にオフできる。レベルシフタ14の存在により、PMOSトランジスタ18においても同様である。レベルシフタ15の存在により、PMOSトランジスタ19においても同様である。図1では、ダイオード21~22が用いられているが、ダイオード接続されるMOSトランジスタが用いられても良い。図1では、PMOSトランジスタ17のソース及びバックゲートは第二端子T2に接続され、PMOSトランジスタ18のソース及びバックゲートは第三端子T3に接続されている。この時、レベルシフタ13は、電圧V4を電圧V2に電圧変換し、レベルシフタ14は、電圧V4を電圧V3に電圧変換している。しかし、図2に示すように、PMOSトランジスタ17のソース及びバックゲートは、PMOSトランジスタ18のソース及びバックゲートに接続されても良い。この時、レベルシフタ13は、電圧V4を電圧V2でなくて電圧V3に電圧変換し、レベルシフタ14は、電圧V4を電圧V3でなくて電圧V2に電圧変換する。図3に示すように、ダイオード23が追加されても良い。ダイオード23のアノードは第三端子T3に接続され、カソードは第四端子T4に接続される。すると、第一端子T1及び第二端子T2の両方に電圧が印加されなくなっても、第三端子T3に電圧が印加されていれば、第三端子T3の電圧V3に基づいた電圧V4が第四端子T4から出力できるので、電源切換回路の動作可能状態が維持される。図示しないが、例えば、レベルシフタ12~13が1つのレベルシフタで構成されたり、レベルシフタ12及びレベルシフタ14が1つのレベルシフタで構成されたり、レベルシフタ12及びレベルシフタ15が1つのレベルシフタで構成されたり、レベルシフタ14~15が1つのレベルシフタで構成されたり、インバータ16がレベルシフタ15の入力側から出力側に設けられたりする等、レベルシフタ12~15及びインバータ16は適宜回路変更されても良い。