"表示領域と、前記表示領域に接続して駆動する複数の表示駆動回路と、前記表示駆動回路のそれぞれに表示データ、クロック信号を転送するタイミングコントローラと、を備え、前記表示駆動装置それぞれは、左シフト動作と右シフト動作の2系統の動作が独立して実行される第1のデータ書き込み方式と、左シフト動作が実行される第2のデータ書き込み方式と、右シフト動作が実行される第3のデータ書き込み方式のいずれかが選択可能に構成されており、複数備えられた前記表示駆動装置の表示データのデータシフトに要する時間の短縮化を図るために、前記第1のデータ書き込み方式に設定された前記表示駆動装置に前記タイミングコントローラからデータ書き込み開始の信号を伝送し、当該第1のデータ書き込み方式に設定された前記表示駆動装置から、前記第2のデータ書き込み方式、及び前記第3のデータ書き込み方式の表示駆動装置にデータ書き込みタイミングをシフトさせることによって2方向にデータ書き込みを行う構成となっており、前記第1のデータ書き込み方式の前記左シフト動作と前記右シフト動作は、EMIElectromagneticInterferenceを低減するように前記表示データの書き込みタイミングがずれている表示ディスプレイ。前記表示駆動装置は、前記表示データの書き込み時に起動し、前記表示データの書き込み終了時に停止することを特徴とする請求項1に記載の表示ディスプレイ。前記表示駆動装置は、書き込みモード制御端子、片シフト方向制御端子を備え、前記第1のデータ書き込み方式は、前記書き込みモード制御端子の入力信号が第1の論理レベルのときに実行され、前記第2のデータ書き込み方式、及び前記第3のデータ書き込み方式は、前記書き込みモード制御端子の入力信号が第2の論理レベルのときであって、前記片シフト方向制御端子への入力信号の論理レベルが互いに異なる論理レベルのときに実行されるように設定されていることを特徴とする請求項1又は2に記載の表示ディスプレイ。請求項1~3のいずれか1項に記載の表示ディスプレイを搭載した表示装置。複数の表示駆動回路が搭載された表示ディスプレイの駆動方法であって、前記複数の表示駆動回路は、それぞれ左シフト動作と右シフト動作の2系統の動作が独立して実行される第1のデータ書き込み方式と、左シフト動作が実行される第2のデータ書き込み方式と、右シフト動作が実行される第3のデータ書き込み方式のいずれかに設定し、前記表示駆動回路のそれぞれに対してタイミングコントローラからデータ、クロック信号を転送すると共に、前記第1のデータ書き込み方式の前記表示駆動回路から右シフト動作、及び左シフト動作でデータ書き込みを開始し、前記第1のデータ書き込み方式の前記表示駆動回路の左シフト動作によるデータ書き込み後に、前記第2のデータ書き込み方式の前記表示駆動回路に対して、前記第1のデータ書き込み方式の前記表示駆動回路に隣接する側から順次データ書き込みを実行し、及び、前記第1のデータ書き込み方式の前記表示駆動回路の右シフト動作によるデータ書き込み後に、前記第3のデータ書き込み方式の前記表示駆動回路に対して、前記第1のデータ書き込み方式の前記表示駆動回路に隣接する側から順次データ書き込みを実行するステップを備え、前記第1のデータ書き込み方式の前記表示駆動回路は、EMIを低減するように、前記右シフト動作、及び前記左シフト動作の前記表示データの書き込みタイミングをずらしている表示ディスプレイの駆動方法。前記表示駆動装置は、前記表示データの書き込み時に起動し、前記表示データの書き込み終了時に停止することを特徴とする請求項5に記載の表示ディスプレイの駆動方法。前記表示駆動装置は、書き込みモード制御端子、片シフト方向制御端子を備え、前記第1のデータ書き込み方式は、前記書き込みモード制御端子の入力信号が第1の論理レベルのときに実行され、前記第2のデータ書き込み方式、及び前記第3のデータ書き込み方式は、前記書き込みモード制御端子の入力信号が第2の論理レベルのときであって、前記片シフト方向制御端子への入力信号の論理レベルが互いに異なる論理レベルのときに実行されるように設定されており、前記データ書き込み端子への書き込みは、前記表示データの書き込みモードに応じたシフト動作によって実行されることを特徴とする請求項5又は6に記載の表示ディスプレイの駆動方法。信号線数の多い高解像度で大型のパネル表示装置、例えば、フルHDサイズの大型液晶などにおいては、ソースドライバの数も増える。このような場合においても、ソースドライバのEMI低減を実現しつつ、処理速度を落とさない技術が求められている。上記特許文献1の方法においては、EMI低減を考慮しない場合には、クロック周波数を犠牲にせずに表示データの書き込みが可能であるものの、EMI低減モードで動作させる場合、クロック周波数を犠牲にして処理速度を犠牲にして表示データの書き込みを行っている点で課題があった。本発明に係る表示ディスプレイは、表示領域と、前記表示領域に接続して駆動する複数の表示駆動回路と、前記表示駆動回路のそれぞれに表示データ、クロック信号を転送するタイミングコントローラとを備える。前記表示駆動装置それぞれは、左シフト動作と右シフト動作の2系統の動作が独立して実行される第1のデータ書き込み方式と、左シフト動作が実行される第2のデータ書き込み方式と、右シフト動作が実行される第3のデータ書き込み方式のいずれかが選択可能に構成されており、複数備えられた前記表示駆動装置の表示データのデータシフトに要する時間の短縮化を図るために、前記第1のデータ書き込み方式に設定された前記表示駆動装置に前記タイミングコントローラからデータ書き込み開始の信号を伝送し、当該第1のデータ書き込み方式に設定された前記表示駆動装置から、前記第2のデータ書き込み方式、及び前記第3のデータ書き込み方式の表示駆動装置にデータ書き込みタイミングをシフトさせることによって2方向にデータ書き込みを行う構成となっており、前記第1のデータ書き込み方式の前記左シフト動作と前記右シフト動作は、EMIElectromagneticInterferenceを低減するように前記表示データの書き込みタイミングがずれているものである。本発明に係る表示ディスプレイによれば、上記構成により、第1のデータ書き込み方式の左シフト動作と右シフト動作の表示データの書き込みタイミングをずらすことにより、EMI低減を実現する。また、表示駆動回路のそれぞれにデータ、クロック信号を転送する方式を採用しているので、データ書き込み速度を落とさずにデータの書き込みを実行することができる。さらに、第1のデータ書き込み方式~第3のデータ書き込み方式を採用しているので、効率的に表示データの書き込みを実行することができる。本発明に係る表示装置は、上記態様に係る表示ディスプレイを搭載したものである。本発明に係る表示ディスプレイの駆動方法は、複数の表示駆動回路が搭載された表示ディスプレイの駆動方法であって、前記複数の表示駆動回路は、それぞれ左シフト動作と右シフト動作の2系統の動作が独立して実行される第1のデータ書き込み方式と、左シフト動作が実行される第2のデータ書き込み方式と、右シフト動作が実行される第3のデータ書き込み方式のいずれかに設定し、前記表示駆動回路のそれぞれに対してタイミングコントローラからデータ、クロック信号を転送すると共に、前記第1のデータ書き込み方式の前記表示駆動回路から右シフト動作、及び左シフト動作でデータ書き込みを開始し、前記第1のデータ書き込み方式の前記表示駆動回路の左シフト動作によるデータ書き込み後に、前記第2のデータ書き込み方式の前記表示駆動回路に対して、前記第1のデータ書き込み方式の前記表示駆動回路に隣接する側から順次データ書き込みを実行し、及び、前記第1のデータ書き込み方式の前記表示駆動回路の右シフト動作によるデータ書き込み後に、前記第3のデータ書き込み方式の前記表示駆動回路に対して、前記第1のデータ書き込み方式の前記表示駆動回路に隣接する側から順次データ書き込みを実行するステップを備える。前記第1のデータ書き込み方式の前記表示駆動回路は、EMIを低減するように、前記右シフト動作、及び前記左シフト動作の前記表示データの書き込みタイミングをずらしているものである。本発明によれば、EMI低減を実現しつつ、データの書き込み速度を維持可能な表示ディスプレイ、表示駆動方法、及び表示装置を提供できるという優れた効果を有する。以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは異なる。表示装置として、アクティブマトリクス駆動方式の液晶表示装置を例にとり説明する。図1は、アクティブマトリクス駆動方式の液晶ディスプレイの模式的説明図である。同図において、表示領域50の1画素に接続される主要な構成の等価回路図も模式的に図示する。アクティブマトリクス駆動方式の液晶ディスプレイ100は、WXGA1280RGB×800768chのディスプレイパネル10、プリント配線板20、フレキシブルプリント回路30等を有する。ディスプレイパネル10とプリント配線板20は、フレキシブルプリント回路30を介して接続されている。プリント配線板20には、タイミングコントローラ21が配設されている。タイミングコントローラ21は、フレキシブルプリント回路12を介して第1ソースドライバD1a、第2ソースドライバD1b、第3ソースドライバD1c、第4ソースドライバD1d、第5ソースドライバD1e以降、これらをまとめてソースドライバD1a~ソースドライバD1eとも称するに、表示データDATA、コントロール信号Con、クロック信号CLKを送信可能なように構成されている。図1中に、カスケードスタートパルス信号のデータ書き込み方向、表示データDATAの伝送経路、クロック信号CLKの伝送経路も合わせて図示する。ソースドライバD1a~ソースドライバD1eは、図1に示すように、非データカスケード伝送方式を採用している。すなわち、タイミングコントローラ21から、それぞれのソースドライバD1a~ソースドライバD1eに対し、クロック信号CLKがクロック信号線22を介して、表示データ信号DATAがデータ信号線23を介して入力されるようになっている。クロック信号CLKは、各ソースドライバD1a~ソースドライバD1eに対して、全て同じ周波数で設定することができる。コントロール信号Conは、タイミングコントローラ21から第3ソースドライバD1cに、コントロール信号線24を介して伝送される。そして、転送信号線25を介して、必要なコントロール信号Conが、第3ソースドライバD1cから第2ソースドライバD1b、第4ソースドライバD1dに転送される。さらに、転送信号線25を介して、第2ソースドライバD1bから、第1ソースドライバD1aに必要なコントロール信号Conが転送される。同様に、第4ソースドライバD1dから、第5ソースドライバD1eに必要なコントロール信号Conが転送される。なお、ソースドライバ間の信号線は、ガラス基板等の絶縁性基板上に配置されたワイヤオンアレイ構造となっている。また、図示しない電源回路と各ソースドライバD1a~ソースドライバD1eの間には、フレキシブルプリント回路30を介して、不図示のVcc、VAA、グランド電圧信号GND等のパワー信号線が配設されている。ディスプレイパネル10は、アレイ基板と対向基板間に液晶層が挟持された構造となっている。アレイ基板は、通常、表示領域50に透明な画素電極51及び薄膜トランジスタ以降、TFTThinFilmTransistorと称する52がマトリックス状に配置されている。対向基板には、面全体に1つの透明な共通電極53が形成されている。液晶は、誘電性を有し、画素電極51と共通電極53とを対向電極とする液晶容量54を形成する。液晶容量54の容量値を補助するために、補助容量55をさらに備えることが多い。なお、共通電極53は、アレイ基板上に配設されていてもよい。TFT52のオン、オフは、走査信号により制御される。TFT52がオンのとき、表示データ信号に対応した諧調信号電圧が画素電極51に印加され、各画素電極51と、共通電極53との間の電位差により液晶の透過率が変化する。液晶容量54及び補助容量55により、TFT52のオフ後も前述の電位差を一定期間保持することにより、画像が表示される。アレイ基板上には、各画素電極51に印加する複数のレベル電圧諧調信号電圧を送るソース線221、22、2nと、走査信号を送るゲート線441、42、4mとが格子状に配設されている。図1の例においては、ソース線2は、Y方向に延在され、X方向に複数配設されている。一方、ゲート線4は、X方向に延在され、Y方向に複数配設されている。ゲート線4及びソース線2は、互いの交差部に生じる容量や共通電極との間に挟まれる液晶容量54等により、大きな容量性負荷となっている。ソース線21~2nは、表示領域50の外側に区画される額縁領域に配設された表示駆動装置ドライバLSILargeScaleIntegrationである5つのソースドライバD1a、1b、1c、1d、1eのいずれかまで延設されている。同様にして、ゲート線4は、額縁領域に配設された駆動装置であるゲートドライバ3まで延設されている。1画素分の表示データの書き換えは、1フレーム期間に行われる。各ゲート線において、1画素毎ライン毎に順次選択され、選択期間内に各ソース線より諧調信号電圧が供給される。ゲートドライバ3は、少なくとも2値の走査信号を供給すればよい。これに対して、ソースドライバD1a~ソースドライバD1eは、ソース線2を諧調数に応じたレベルの諧調信号電圧で駆動する必要がある。このため、ソースドライバD1a~ソースドライバD1eは、それぞれ表示データを諧調信号電圧に変換し、その諧調信号電圧をソース線2に増幅出力する機能を有する。これらの機能は、ソース線2毎に設けられている。図2に、実施形態に係るソースドライバD1cにおける入出力端子の模式的説明図を示す。ソースドライバD1cは、2系統の書き込みモードを制御する書き込みモード制御端子D_STH61、スタートパルス入力端子STH_I62、片シフト方向制御端子RL63、データ書き込み端子S1~S768、左側スタートパルス入出力端子STHL_IO71、右側スタートパルス入出力端子STHR_IO72を有する。ソースドライバD1a、ソースドライバD1b、ソースドライバD1d、ソースドライバD1eも同様の構成となっている。ソースドライバD1a~ソースドライバD1eは、それぞれ3系統のデータ書き込み方式が切り替え可能に構成されている。図3Aに第1のデータ書き込み方式を説明するための図を、図3Bに第2のデータ書き込み方式を説明するための図を、図3Cに第3のデータ書き込み方式を説明するための図を示す。第1のデータ書き込み方式は、書き込みモード制御端子61への入力信号がHigh第1の論理レベルの場合に実行される。書き込みモード制御端子61の入力信号がHighの場合には、スタートパルス入力端子62が有効となる。そして、スタートパルス入力端子62が有効な状態において、同端子にスタートパルスが入力されると、ソースドライバ内で、図3Aに示すような左シフト動作、右シフト動作の2系統の動作が独立して実行される。このとき、片シフト方向制御端子63のデータ書き込み方向制御は無効となる。図3Aの例では、データ書き込み端子S384からデータ書き込み端子S1に向けて、すなわち左シフト動作によりデータ書き込みが実行される。また、データ書き込み端子S385からデータ書き込み端子S768に向けて、すなわち右シフト動作によりデータ書き込みが実行される。第2のデータ書き込み方式は、書き込みモード制御端子61への入力信号がLow第2の論理レベルであって、かつ、片シフト方向制御端子63への入力信号がLowの場合に実行されるものとする。この場合には、図3Bに示すように、左シフト動作が実行される。図3Bの例では、データ書き込み端子S768からデータ書き込み端子S1に向けて、すなわち左シフト動作によりデータ書き込みが実行される。第3のデータ書き込み方式は、書き込みモード制御端子61への入力信号がLowであって、かつ、片シフト方向制御端子63への入力信号がHighの場合に実行されるものとする。この場合には、図3Cに示すように、右シフト動作が実行される。図3Cの例では、データ書き込み端子S1からデータ書き込み端子S768に向けて、すなわち右シフト動作により表示データの書き込みが実行される。ソースドライバD1a~ソースドライバD1eは、それぞれ第1のデータ書き込み方式~第3のデータ書き込み方式のいずれかの方式が信号制御によって選択可能に構成されている。図1の例においては、5つのソースドライバのうちの真ん中に位置するソースドライバD1cが第1のデータ書き込み方式により、ソースドライバD1a、D1bが第2のデータ書き込み方式により、ソースドライバD1d、D1eが第3のデータ書き込み方式によって、データ書き込みが実行されるように設定されている。換言すると、ソースドライバD1a、ソースドライバD1bは、書き込みモード制御端子61がLow信号に,片シフト方向制御端子63がLow信号に設定されている。また、ソースドライバD1cは、書き込みモード制御端子61がHigh信号に,片シフト方向制御端子63は無効に設定されている。また、ソースドライバD1d、D1eは、書き込みモード制御端子61がLow信号に,片シフト方向制御端子がHigh信号に設定されている。より具体的に説明すると、ソースドライバD1cに設けられた書き込みモード制御端子61にHigh信号が入力されている状態で、タイミングコントローラ21からスタートパルス入力端子62にスタートパルスが入力されると、図3Aに示すような左シフト動作、右シフト動作の2系統の動作が独立して実行される。右シフト動作によって、ソースドライバD1cの左側スタートパルス入出力端子72からスタートパルス信号が出力される。そして、そのスタートパルス信号は、ソースドライバD1dの右側スタートパルス入出力端子71に入力される。ソースドライバD1dにおいては、右側スタートパルス入出力端子71へのスタートパルスの入力に伴って、右シフト動作が実行される。すなわち、ソースドライバD1dでは、データ書き込み端子S1からデータ書き込み端子S768の順に表示データDATAが書き込まれる。そして、書き込み終了時に、左側スタートパルス入出力端子72から出力された信号が、ソースドライバD1eの右側スタートパルス入出力端子71に入力される。ソースドライバD1eにおいては、右側スタートパルス入出力端子71へのスタートパルスの入力に伴って、右シフト動作が実行される。すなわち、ドライバ1eでは、データ書き込み端子S1からデータ書き込み端子S768の順に表示データDATAが書き込まれる。次に、ソースドライバD1cの左シフト動作によるデータ書き込みについて説明する。前述の右シフト動作と同様に左シフト動作が実行される。すなわち、左シフト動作によって、ソースドライバD1cの右側スタートパルス入出力端子71からスタートパルス信号が出力される。そして、そのスタートパルス信号は、ソースドライバD1bの左側スタートパルス入出力端子72に入力される。ソースドライバD1bにおいては、左側スタートパルス入出力端子72へのスタートパルスの入力に伴って、左シフト動作が実行される。すなわち、ドライバ1bでは、データ書き込み端子S768からデータ書き込み端子S1の順に表示データDATAが書き込まれる。そして、書き込み終了時に、右側スタートパルス入出力端子71から出力された信号が、ソースドライバD1aの左側スタートパルス入出力端子72に入力される。ソースドライバD1aにおいては、左側スタートパルス入出力端子72へのスタートパルスの入力に伴って、左シフト動作が実行される。すなわち、ドライバ1aでは、データ書き込み端子S768からデータ書き込み端子S1の順に表示データDATAが書き込まれる。図4に、実施形態のソースドライバD1cのブロック図を示す。各ソースドライバD1a~ソースドライバD1eは、レシーバ81、低電圧論理回路82、データレジスタ83、ラッチ84、レベルシフタ85、D/Aコンバータ86、ボルテージホロワ回路87等を具備する。レシーバ81は、表示データDATA、クロック信号CLKをタイミングコントローラ21から受け取る。ソースドライバD1a、1b、1d、1eも、ソースドライバD1cと同様の構成となっている。タイミングコントローラ21からの書き込みモード制御信号、スタートパルス入力信号、片シフト方向制御信号等のコントロール信号Con、表示データDATA、及びクロックCLKを、低電圧駆動回路82内に設けられたレシーバ81で受け取ったソースドライバD1cは、機能設定端子で設定された機能を持った動作を得られるよう内部処理で行う。その後、ラッチ82のブロックに表示データDATAを書き込む。全てのソースドライバD1a~ソースドライバD1eに表示データDATAが書き込まれた後、ラッチ82に書き込まれた表示データDATAがレベルシフタ84、D/Aコンバータ85を通してボルテージホロワ回路86から表示データDATAに対応した電圧が出力される。書き込みモード制御端子61がHighの場合には、表示データDATA_L、表示データDATA_R、クロック信号CLK_L、クロック信号CLK_Rの全てが有効に取り込まれるようになる。一方、書き込みモード制御端子61がLowの場合には、片シフト方向制御端子63の入力に応じて表示データDATA_L、クロック信号CLK_Lまたは表示データDATA_R、クロック信号CLK_Rのどちらか一方向信号が有効に取り込まれなくなる。すなわち、不要な表示データDATAやクロック信号CLKのレシーバ81動作が止まるようになっている。図5に、実施形態に係るソースドライバ1Da~1Deのタイミングチャート図を示す。ソースドライバD1cは、スタートパルス入力端子62にHigh信号が入力されると同時に起動する。そして、タイミングコントローラ21から伝送されるクロック信号CLK、表示データDATAの認識を開始する。一方、ソースドライバD1a、ソースドライバD1bは、左側スタートパルス入出力端子71にスタートパルス入力により起動される。また、ソースドライバD1d、ソースドライバD1eは、右側スタートパルス入出力端子72にスタートパルスの入力によって起動される。表示データDATA_L端子不図示及び表示データDATA_R端子不図示に入力された表示データDATAは、クロック信号CLK_R端子、及びクロック信号CLK_L端子不図示から入力されたクロックの立ち上がり信号図5参照で、表示データの書き込みを開始する。ソースドライバD1cのスタートパルス入力端子62端子にHigh信号が入力されると、ソースドライバD1cはクロック信号CLKの認識を開始する。クロック信号CLK_L端子から入力されたクロック信号の立ち上がりパルスで、表示データDATA_L端子から入力された表示データDATAがデータ書き込み端子S384~S1までソースドライバD1cの半分のブロック以降、Lシフトブロックと称するに書き込まれる。データ書き込み端子S384~S1までの表示データDATA全てが書き込まれた後、ソースドライバD1cの右側スタートパルス入出力端子72から、ソースドライバD1bの左側スタートパルス入出力端子71に入力するためのスタートパルス信号が出力される。ソースドライバD1bにおいて、左側スタートパルス入出力端子71にスタートパルス信号が入力されると、休止中であったソースドライバD1bが起動する。そして、Lシフト動作を行う。なお、ソースドライバD1bは、書き込みモード制御端子61及び片シフト方向制御端子63端子が共にLow信号で固定されているため、クロック信号CLK_L、表示データDATA_L端子からの入力信号のみが有効になっている。すなわち、クロック信号CLK_R、表示データDATA_R端子からの信号は無効となっている。ソースドライバD1bは、データ書き込み端子S768~S1の表示データDATAが全て書き込まれた後、右側スタートパルス入出力端子72からHigh信号を出力し、ソースドライバD1aの左側スタートパルス入出力端子71に入力する。このとき、必要な動作を終えたソースドライバD1bは動作を停止する。その結果、省消費電力およびEMIの低減を図ることができる。ソースドライバD1aにおいて、左側スタートパルス入出力端子71にスタートパルスが入力されると、ソースドライバD1bと同様に、起動されてLシフト動作が実行される。そして、データ書き込み端子S768~S1までの表示データDATAが全て書き込まれた後、その動作が停止される。ところで、ソースドライバD1cは、スタートパルス入力端子62端子にHigh信号が入力され、Lシフト動作を行うと同時に残り半分のブロック以降Rシフトブロックと称するではRシフト動作を行っている。具体的には、クロック信号CLK_R端子から入力されたクロック信号の立ち上がりパルスでソースドライバD1cのデータ書き込み端子S385~S768に表示データDATA_R端子から入力された表示データDATAが書き込まれる。このとき、クロック信号CLK_R端子及び表示データDATA_R端子から入力されるクロック及び表示データDATAをクロック信号CLK_L端子及び表示データDATA_L端子に入力されるクロック信号CLK及び表示データDATAからずらして入力させる。図5の例では、ソースドライバD1c起動後、クロック信号CLK_L端子がHigh信号から最初にLow信号となったタイミングで、クロック信号CLK_R端子を立ち上がらせる。すなわち、クロック信号CLK_LのHigh信号の立ち上がりと、クロック信号CLK_RのHigh信号の立ち上がりを、遅延時間図5中のDelayTimeを設けることによって重ならないようにずらす。これにより、トランジスタが同時動作を行う数を減らすことが可能となる。その結果、EMIを低減させることができる。ソースドライバD1cにおいて、データ書き込み端子S385~S768の表示データDATAが全て書き込まれた後、左側スタートパルス入出力端子71から、ソースドライバD1dに対してスタートパルス信号を出力する。ソースドライバD1cにおいて、Lシフトブロック及びRシフトブロックに全ての表示データDATAを書き終えた後、その動作を停止させる。これにより、消費電力の低減及びEMIの低減を図ることができる。ソースドライバD1dにおいて、右側スタートパルス入出力端子72にスタートパルス信号が入力されると、休止中であったソースドライバD1dが起動する。そして、Rシフト動作をおこなう。なお、ソースドライバD1dは、書き込みモード制御端子61がLow信号、片シフト方向制御端子63端子がHigh信号で固定されているため、クロック信号CLK_R、表示データDATA_R端子からの入力信号のみが有効であり、クロック信号CLK_L、表示データDATA_L端子からの入力信号は無効となっている。ソースドライバD1dは、データ書き込み端子S1~S768の表示データDATAが全て書き込まれた後、左側スタートパルス入出力端子71からソースドライバD1eの右側スタートパルス入出力端子72にスタートパルスが出力される。このとき、必要な動作を終えたソースドライバD1dはその動作を停止する。その結果、省消費電力およびEMIの低減を図ることができる。ソースドライバD1aにおいて、右側スタートパルス入出力端子72にスタートパルスが入力されると、ソースドライバD1dと同様に、起動されてRシフト動作が実行される。そして、データ書き込み端子S1~S768までの表示データDATAが全て書き込まれた後、その動作が停止される。実施形態に係る表示ディスプレイによれば、ソースドライバとタイミングコントローラとの接続を、いわゆる非データカスケード伝送方式を採用している。すなわち、タイミングコントローラ21と各ソースドライバD1a~ソースドライバD1eを、1対1のポイント接続マルチドロップ方式としている。これにより、配線距離が長い場合であっても、ソースドライバの数の影響ぶら下がる負荷の影響を受けず高速伝送できる。また、実施形態に係る表示ディスプレイによれば、役目を終えたソースドライバの動作を順次停止させているので、省電力化が可能である。また、EMIの低減が可能である。また、クロック信号CLK_Rとクロック信号CLK_Lの立ち上がりを上述したようにずらして、表示データDATA_Rと表示データDATA_Lの取り込み開始タイミングを変え、Rシフト動作/Lシフト動作タイミングをずらしている。このため、同時動作を行うトランジスタの数を減らすことができ、EMI低減を図ることができる。しかも、タイミングコントローラ21とソースドライバD1a~ソースドライバD1e間のクロック信号CLKの周波数を低減させる必要が無いので、処理速度を維持することができる。さらに、上記特許文献1のように、ソースドライバの左右両側への表示データDATA等の伝送用トランシーバを設ける必要がない。その結果、省電力、省スペース化を実現できる。例えば、図6に示すような、10個のソースドライバを5個ずつの2組で駆動する場合、ソースドライバ2.5個分のデータシフトに要する時間周期で10個のソースドライバを駆動することが可能となる。また、本実施形態によれば、全てのソースドライバを共通仕様にできるので、製造コスト低下を図ることができる。さらに、各ソースドライバのデータ書き込み方式を設定できるので、ユーザ側の設計自由度を高めることができる。なお、上記実施形態においては、液晶ディスプレイの例について述べたが、プラズマディスプレイ等の各種表示ディスプレイに対して、本発明を適用することができる。また、ソースドライバを5つ設ける例を説明したが、一例であって、2以上のソースドライバに対して本発明を適用できる。また、図6に示すように、独立した信号伝送経路を有する複数のソースドライバのグループを有する構成であってもよい。さらに、液晶ディスプレイとして、WXGA1280RGB×800768chの例を挙げたが、一例であって、表示駆動装置を搭載するディスプレイ全般に適用可能である。また、各ソースドライバのデータ書き込み方式は、通常は、製造時に固定して変更しないが、用途によっては、各ソースドライバのデータ書き込み方式を製造後に変更することも可能である。"