上面に電極パッドが形成されたチップと、パターニングによって形成されたホールを有し、前記チップ上の全面に形成された保護層と、前記ホールが設けられた前記保護層上の全面に形成された銅シード層と、前記銅シード層の上面の一部に形成された再配線層と、前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層と、を含むICモジュール。前記メッキ層は、銅からなる請求項1に記載のICモジュール。キャビティが形成されたコア層と、前記キャビティに実装されたICモジュールと、前記コア層の上下面に形成された回路層と、を含む埋め込み印刷回路基板。前記回路層は、銅からなる請求項3に記載の埋め込み印刷回路基板。前記ICモジュールは、上面に電極パッドが形成されたチップと、パターニングによって形成されたホールを有し、前記チップ上の全面に形成された保護層と、前記ホールが設けられた前記保護層上の全面に形成された銅シード層と、前記銅シード層の上面の一部に形成された再配線層と、前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層と、を含む請求項4に記載の埋め込み印刷回路基板。前記メッキ層は、銅からなる請求項5に記載の埋め込み印刷回路基板。前記回路層は、前記ICモジュールの銅メッキ層と該ICモジュールの下面に積層された銅メッキ層とに同時に形成される請求項6に記載の埋め込み印刷回路基板。前記埋め込み印刷回路基板は、前記回路層の上面に形成された絶縁層をさらに含む請求項3に記載の埋め込み印刷回路基板。電極パターンが形成されたチップを提供するステップと、該チップの上面に保護層を形成するステップと、前記保護層上にパターニングによってホールを形成して、前記電極パターンの一部を露出させるステップと、前記ホールが設けられた前記保護層の上面に銅シード層を形成するステップと、前記銅シード層の上面の一部に再配線層を形成するステップと、前記再配線層及び該再配線層が形成されていない銅シード層の上の全面にメッキを行うステップと、を含むICモジュール製造方法。前記メッキは、銅からなる請求項9に記載のICモジュール製造方法。キャビティが形成されたコア層を配置するステップと、前記キャビティにICモジュールを実装するステップと、銅箔を積層するステップと、前記コア層の上下面に銅メッキを行うステップと、回路層を形成するステップと、を含む埋め込み印刷回路基板製造方法。前記ICモジュールは、上面に電極パッドが形成されたチップと、パターニングによって形成されたホールを有し、前記チップ上の全面に形成された保護層と、前記ホールが設けられた前記保護層上の全面に形成された銅シード層と、前記銅シード層の上面の一部に形成された再配線層と、前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層と、を含む請求項11に記載の埋め込み印刷回路基板製造方法。前記ICモジュールは、下部の全面に形成された銅メッキ層を含む請求項11に記載の埋め込み印刷回路基板製造方法。前記回路層を形成するステップは、前記ICモジュールの銅メッキ層と該ICモジュールの下面に積層された銅メッキ層とに同時に回路を形成する請求項13に記載の埋め込み印刷回路基板製造方法。前記銅箔を積層するステップの前に、前記コア層の上面に絶縁層を形成するステップを、さらに含む請求項14に記載の埋め込み印刷回路基板製造方法。これによって、最外郭の保護層Passivationlayerは、外部との接続のためにフォトリソグラフィ工程、露光及び現像の工程などを行ってオープンさせなければならない。したがって、従来技術によるウエハレベルパッケージの製造方法においては、保護層によって電極パッドがオープンされた半導体チップ上に、電極パッドがオープンするように絶縁層を積層し、該電極パッド及び該絶縁層上にシード層を形成して該電極パッドと該シード層とを電気的に接続する。電極パッドと電気的に接続される再配線パターンを形成するためのメッキレジストを形成し、該シード層を電極として電解メッキを行って再配線パターンを形成する。その後、該メッキレジスト及び該再配線パターンをマスクとして外部にオープンされたシード層をエッチングする。続いて、該再配線パターンの一部をオープンする絶縁層を積層する。本発明は上記の問題点に鑑みて成されたものであって、パターニングによって組み込んだ電子部品と基板パッケージとを電気的に接続することによって、基板製造工程を簡略化するためのICモジュール及びその製造方法、並びにICモジュールを用いる埋め込み印刷回路基板及びその製造方法を提供することに、その目的がある。上記目的を解決するために、本発明の好適な実施形態によるICモジュールは、上面に電極パッドが形成されたチップと、パターニングによって形成されたホールを有し、該チップ上の全面に形成された保護層と、前記ホールが設けられた前記保護層上の全面に形成された銅シード層CuSeedlayerと、前記銅シード層の上面の一部に形成された再配線層と、前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層とを含む。前記メッキ層は、望ましくは、銅からなる。上記目的を解決するために、本発明の他の好適な実施形態による埋め込み印刷回路基板は、キャビティの形成されたコア層と、該キャビティに実装されたICモジュールと、該コア層の上下面に形成された回路層とを含む。前記回路層は、望ましくは、銅からなる。また、前記ICモジュールは、望ましくは、上面に電極パッドが形成されたチップと、パターニングによって形成されたホールを有し、前記チップ上の全面に形成された保護層と、前記ホールが設けられた前記保護層上の全面に形成された銅シード層と、前記銅シード層の上面の一部に形成された再配線層と、前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層とを含む。また、前記メッキ層は、望ましくは、銅からなる。また、前記回路層は、望ましくは、前記ICモジュールの銅メッキ層と、該ICモジュールの下面に積層された銅メッキ層とに同時に形成される。また、前記埋め込み印刷回路基板は、望ましくは、前記回路層の上面に形成された絶縁層を、さらに含む。また、上記目的を解決するために、本発明のさらに他の好適な実施形態によるICモジュール製造方法は、電極パターンが形成されたチップを提供するステップと、該チップの上面に保護層を形成するステップと、該保護層にパターニングによってホールを形成して前記電極パターンの一部を露出させるステップと、前記ホールが設けられた前記保護層の上面に銅シード層を形成するステップと、前記銅シード層の上面の一部に再配線層を形成するステップと、前記再配線層及び再配線層が形成されていない銅シード層の上の全面にメッキを行うステップとを含む。前記メッキは、望ましくは、銅からなる。また、上記目的を解決するために、本発明のさらに他の好適な実施形態による埋め込み印刷回路基板の製造方法は、キャビティの形成されたコア層を配置するステップと、前記キャビティにICモジュールを実装するステップと、銅箔を積層するステップと、前記コア層の上下面に銅メッキを行うステップと、回路層を形成するステップとを含む。前記ICモジュールは、望ましくは、上面に電極パッドが形成されたチップと、パターニングによって形成されたホールを有し、前記チップ上の全面に形成された保護層と、前記ホールの設けられた前記保護層上の全面に形成された銅シード層と、前記銅シード層の上面の一部に形成された再配線層と、前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層とを含む。また、前記ICモジュールは、望ましくは、下部の全面に形成された銅メッキ層を含む。また、前記回路層を形成するステップは、望ましくは、前記ICモジュールの銅メッキ層と該ICモジュールの下面に積層された銅メッキ層とに同時に回路を形成する。また、前記銅箔を積層するステップの前に、望ましくは、前記コア層の上面に絶縁層を形成するステップをさらに含む。本発明によれば、パターニングによって組み込まれた電子部品と基板パッケージとを電気的に接続するため、微細回路FinePitchへの対応が可能であると共に工程を単純化して、工程費用を節減することができるという効果を奏する。また、本発明によれば、既存のRDL工程で行った露光及び現像の工程を略し、工程を単純化することができるという長所がある。以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる含むとは、言及された構成要素、ステップ、動作及び/又は素子は、一つ以上の他の構成要素、ステップ、動作及び/又は素子の存在または追加を排除しないことに理解されたい。図1~図5は、本発明によるICモジュールの製造工程を順次に示す断面図である。本発明によるICモジュール10は、図5に示すように、チップ11、保護層13、銅シード層17、再配線層19及びメッキ層21を含む。詳しくは、図1に示すように、チップ11は、その上面に電極パッドが形成される。図3に示すように、保護層13は、パターニングによって形成されたホール15を有し、チップ11上の全面に形成される。図4に示すように、銅シード層17は、ホール15を含む保護層13上の全面に形成される。例えば、図4に示すように、銅シード層がチップの外郭面に沿って塗布される。再配線層19は、銅シード層17の上面の一部に形成される。ここで、再配線層19は、チップの電気的接続のために、電極の上面に形成されたホール15が配置された銅シード層17の上面には、必ず形成されなければならない。メッキ層21は、再配線層19の上面及び再配線層が形成されていない銅シード層17上の全面に形成される。メッキ層21は、銅から成ることができる。メッキ層21が再配線層19の上面及び銅シード層17の上面に形成される形態、すなわち、チップ上の全面に形成される形態であるため、以後別途の工程例えば、2次再配線層形成工程、露光及び現像工程などなしでも、メッキ層に回路を形成する工程によって相互接続を行うことができるという効果が奏する。図6~図14は、本発明による埋め込み印刷回路基板の製造工程を順次に示す断面図である。本発明による埋め込み印刷回路基板100は、コア層110、ICモジュール10、絶縁層116及び回路層119を含む。詳しくは、コア層110には、ICモジュール10の搭載のためのキャビティ112が形成される。ICモジュール10は、キャビティ112に実装される。ICモジュール10は、その上面に電極パッドが形成されたチップ11と、パターニングによって形成されたホール15を有し、該チップ11上の全面に形成された保護層13と、ホール15を有する保護層13上の全面に形成された銅シード層17と、銅シード層17の上面の一部に形成された再配線層19と、再配線層19の上面及び該再配線層19が形成されていない銅シード層17上の全面に形成されたメッキ層21とを含む。メッキ層21は、銅から成ることができる。絶縁層116は、回路層119の上面に形成される。回路層119は、前記コア層110の上下面に形成される。回路層119は、銅から成ることができる。一方、回路層119は、ICモジュール10の銅メッキ層とICモジュール10の下面に積層された銅メッキ層とに同時に形成される。そのため、一回の工程でICモジュール10の銅メッキ層とICモジュール10の下面に積層された銅メッキ層とに回路を形成することができる。以下、図1~図5を参照して、ICモジュール10の製造方法を説明することにする。まず、図1に示すように、電極パターンが形成されたチップ11を提供する。続いて、図2に示すように、チップ11の上面に保護層13を形成する。続いて、保護層13上にパターニングによってホール15を形成して、電極パターンの一部を露出する。続いて、図4に示すように、ホール15を含む保護層13の上面に銅シード層17を形成する。続いて、図5に示すように、銅シード層17の上面の一部に再配線層19を形成する。この再配線層19は、チップの電気的接続のために、電極の上面に形成されたホール15が配置された銅シード層17の上面には、必ず形成されなければならない。続いて、再配線層19と再配線層が形成されていない銅シード層17上の全面とにメッキを行ってメッキ層21を形成する。メッキ層21は、銅から成ることができる。図6~図14を参照して、埋め込み印刷回路基板100の製造方法を説明する。まず、図6に示すように、キャビティ112が形成されたコア層110を配置する。続いて、図7及び図8に示すように、銅層のエッチング及びICモジュールの実装のためのテーピング工程を行う。図9に示すように、キャビティ112にICモジュール10を実装する。続いて、図10に示すように、コア層110の上面に絶縁層116を形成する。続いて、銅箔119を積層する。続いて、図11に示すように、コア層11の下面に形成されたテーピングをとり除く。続いて、図12に示すように、コア層110の上下面に銅メッキを行う。ICモジュール10は、下部の全面に形成された銅メッキ層図14のaを含む。従って、ICモジュール10に一体に形成された銅メッキ層とコア層110の上下面に形成された銅メッキ層とによって、これまでの工程による埋め込み印刷回路基板は、下面に銅メッキ層が2回積層された形態を有することになる。続いて、回路層を形成する。該回路層は、ICモジュール10の銅メッキ層とICモジュール10の下面に積層された銅メッキ層とに同時に形成される。ICモジュール10に含まれた銅メッキ層とICモジュール10の下面に積層された銅メッキ層とに1回の工程で回路を形成するため、埋め込み印刷回路基板製造工程の単純化を図ることができる。図14は、図13の回路が形成された埋め込み印刷回路基板に他の層をレイアップした後、ビアを介して接続して回路を形成した構造を示す。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。