第1の導電型の第1の半導体層と、第2の導電型の第2の半導体層と、第1の導電型の第3の半導体層と、を有し、前記第2の半導体層は、前記第1の半導体層と前記第3の半導体層との間に形成されており、前記第1の半導体層と前記第2の半導体層とは接しているものであって、前記第1の半導体層の伝導帯下端のエネルギーEC1は、前記第2の半導体層の価電子帯上端のエネルギーEV2よりも低く、前記第2の半導体層の価電子帯上端のエネルギーEV2と、前記第3の半導体層の伝導帯下端のエネルギーEC3とは略同じであることを特徴とする半導体装置。第1の導電型の第1の半導体層と、第2の導電型の第2の半導体層と、第1の導電型の第3の半導体層と、第1又は第2の導電型の第4の半導体層と、を有し、前記第2の半導体層は前記第1の半導体層と前記第3の半導体層との間に形成されており、前記第4の半導体層は前記第1の半導体層と前記第2の半導体層との間に形成されているものであって、前記第4の半導体層には量子準位が形成されており、前記第1の半導体層の伝導帯下端のエネルギーEC1は、前記第2の半導体層の価電子帯上端のエネルギーEV2よりも低く、前記第2の半導体層の価電子帯上端のエネルギーEV2と、前記第3の半導体層の伝導帯下端のエネルギーEC3とは略同じであることを特徴とする半導体装置。前記第4の半導体層は、第1の導電型であり、前記第4の半導体層の伝導帯下端のエネルギーEC4は、前記第2の半導体層の価電子帯上端のエネルギーEV2よりも低いことを特徴とする請求項2に記載の半導体装置。前記第4の半導体層は、前記第1の半導体層よりもバンドギャップが狭いことを特徴とする請求項2または3に記載の半導体装置。前記第2の半導体層と前記第3の半導体層の間には、第5の半導体層が設けられていることを特徴とする請求項2から4のいずれかに記載の半導体装置。前記第2の半導体層と前記第3の半導体層との間には、不純物元素がドープされていない半導体により形成されたバリア層が設けられていることを特徴とする請求項1から5のいずれかに記載の半導体装置。フェルミ準位をEfとした場合に、EC1<Ef<EV2となるものであることを特徴とする請求項1から6のいずれかに記載の半導体装置。前記第1の半導体層は、前記第3の半導体層よりも不純物元素が多くドープされていることを特徴とする請求項1から7のいずれかに記載の半導体装置。前記第1の導電型はn型であって、前記第2の導電型はp型であることを特徴とする請求項1から8のいずれかに記載の半導体装置。前記第1の半導体層には第1の電極が接続され、前記第3の半導体層には第2の電極が接続されており、前記第1の電極はダイオードの一方の電極であり、前記第2の電極はダイオードの他方の電極であることを特徴とする請求項1から9のいずれかに記載の半導体装置。ところで、エサキダイオード及び共鳴トンネルダイオード等を用いて、テラヘルツ波に近い高周波の信号源を得る方法としては、パッシブミキサを用いて発振周波数をアップコンバートする方法がある。パッシブミキサとしては、ダウンコンバート機能を有するパッシブミキサ531と、アップコンバート機能を有するパッシブミキサ532がある。具体的には、ダウンコンバート機能を有するパッシブミキサ531は、図3aに示すように、局部発振周波数LOLocalOscillator信号と、入力したRFRadioFrequency信号の差の周波数のIFIntermediateFrequency信号を出力するものである。また、アップコンバート機能を有するパッシブミキサ532は、図3bに示すように、LO信号とIF信号の和の周波数のRF信号を出力するものである。このうち、図3b及び図4aに示すアップコンバート機能を有するパッシブミキサ532は、図4bに示すように、2つのダイオード541及び542と伝送線路551及び552、コンデンサ553により形成されている。尚、ダイオード541及び542は、ショットキーダイオード等の非線形性を有するダイオードにより形成されている。また、LO信号の入力には共鳴トンネルダイオードを有する発振器560が接続されている。図4cは、発振器560の等価回路を示すものであり、図4dに示される負性抵抗となる特性を有する共鳴トンネルダイオードを有している。発振器560では、共鳴トンネルダイオードにおける負性抵抗561の負性抵抗値-rと外部抵抗562の外部抵抗値RLとが等しくなると発振条件が整い発振する。このため、アップコンバート機能を有するパッシブミキサ532を用いた場合には、共鳴トンネルダイオードとショットキーダイオードの2種類のダイオードが用いられている。しかしながら、共鳴トンネルダイオードとショットキーダイオードとは、製造工程が大きく異なるため、各々製造する必要があり、共鳴トンネルダイオードとショットキーダイオードとを有する回路等を製造する際、コストアップの原因となっていた。このことは、ダウンコンバート機能を有するパッシブミキサ531を用いた場合も同様であり、パッシブミキサ531に用いられるショットキーダイオード等のダイオードと発振器に用いられる共鳴トンネルダイオードと2種類のダイオードが用いられている。ところで、共鳴トンネルダイオードが有する負性抵抗とショットキーダイオード等が有する整流機能の双方の特性を有するダイオードがあれば、1つのダイオードで各々の機能に対応することができる。即ち、このようなダイオードがあれば、共鳴トンネルダイオードとショットキーダイオード等の2種類のダイオードを各々形成する必要はなく、1種類のダイオードにより発振器とパッシブミキサを含む回路を作製することができる。よって、発振器とパッシブミキサを含む回路を作製する際の製造工程を少なくすることができ、低コストで製造することができる。また、1つのダイオードで、負性抵抗を有する共鳴トンネルダイオードの特性と整流機能を有するショットキーダイオードの特性とを有するものであれば、共鳴トンネルダイオードとショットキーダイオードの2つのダイオードを1つにすることができる。このため、1つのダイオードで負性抵抗と整流機能との特性を有する半導体装置が求められている。本実施の形態の一観点によれば、第1の導電型の第1の半導体層と、第2の導電型の第2の半導体層と、第1の導電型の第3の半導体層と、を有し、前記第2の半導体層は、前記第1の半導体層と前記第3の半導体層との間に形成されており、前記第1の半導体層と前記第2の半導体層とは接しているものであって、前記第1の半導体層の伝導帯下端のエネルギーEC1は、前記第2の半導体層の価電子帯上端のエネルギーEV2よりも低く、前記第2の半導体層の価電子帯上端のエネルギーEV2と、前記第3の半導体層の伝導帯下端のエネルギーEC3とは略同じであることを特徴とする。また、本実施の形態の他の一観点によれば、第1の導電型の第1の半導体層と、第2の導電型の第2の半導体層と、第1の導電型の第3の半導体層と、第1又は第2の導電型の第4の半導体層と、を有し、前記第2の半導体層は前記第1の半導体層と前記第3の半導体層との間に形成されており、前記第4の半導体層は前記第1の半導体層と前記第2の半導体層との間に形成されているものであって、前記第4の半導体層には量子準位が形成されており、前記第1の半導体層の伝導帯下端のエネルギーEC1は、前記第2の半導体層の価電子帯上端のエネルギーEV2よりも低く、前記第2の半導体層の価電子帯上端のエネルギーEV2と、前記第3の半導体層の伝導帯下端のエネルギーEC3とは略同じであることを特徴とする。開示の半導体装置によれば、負性抵抗と整流機能との特性を有するダイオードを得ることができる。発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。第1の実施の形態半導体装置第1の実施の形態について説明する。図5に基づき、本実施の形態における半導体装置である半導体ダイオードについて説明する。本実施の形態における半導体装置は、n型の第1の半導体層11、p型の第2の半導体層12、n型の第3の半導体層13が接続されたものである。尚、n型の第1の半導体層11は電子が縮退する程に高濃度に不純物元素がドープされており、p型の第2の半導体層12はホールが縮退する程に高濃度に不純物元素がドープされている。本実施の形態における半導体装置では、第1の半導体層11の伝導帯下端のエネルギーEC1は、第2の半導体層12の価電子帯上端のエネルギーEV2よりも低くなるように形成されている。即ち、EC1<EV2となるように形成されている。また、より好ましくは、第1の半導体層11の伝導帯下端のエネルギーEC1は、フェルミ準位Efよりも低く、第2の半導体層12の価電子帯上端のエネルギーEV2は、フェルミ準位Efよりも高くなるように形成される。即ち、EC1<Ef<EV2となるように形成されている。これにより、第1の半導体層11と第2の半導体層12との間において、電子がトンネルすることのできるバンド構造が形成され、電流電圧I-V特性において負性抵抗を示す。また、第2の半導体層12の価電子帯上端のエネルギーEV2と、第3の半導体層13の伝導帯下端のエネルギーEC3とが、略同じとなるように形成されている。即ち、EV2≒EC3となるように形成されている。これにより、第2の半導体層12と第3の半導体層13との間において、電子がトンネルすることのできるバンド構造が形成され、整流作用を有する。従って、本実施の形態における半導体装置では、第1の半導体層11は、第3の半導体層13よりも不純物元素が多くドープされている。次に、図6に基づき本実施の形態におけるバリア層を有する半導体装置について説明する。本実施の形態における半導体装置であるダイオードは、n型の第1の半導体層11、p型の第2の半導体層12、不純物がドープされていないバリア層14、n型の第3の半導体層13が積層形成されたものである。第1の半導体層11は、厚さが50nmのn-InGaAsにより形成されており、不純物元素としてSiが、1×1019cm-3ドープされている。第2の半導体層12は、厚さが50nmのp-GaAsSbにより形成されており、不純物元素としてZnが、2×1019cm-3ドープされている。尚、第2の半導体層12は、p-GaSbにより形成してもよい。バリア層14は、不純物同士が他の領域に拡散することを防ぐため形成されており、厚さが5nmのi-InAlAsにより形成されている。第3の半導体層13は、厚さが50nmのn-InGaAsにより形成されており、不純物元素としてSiが1×1018cm-3ドープされている。本実施の形態における半導体装置であるダイオードでは、第1の半導体層11と第2の半導体層12との間で、インターバンドトンネルによる負性抵抗が生じ、バリア層14を介し第2の半導体層12と第3の半導体層13との間では整流作用が生じる。図7には、図6に示される本実施の形態におけるダイオードの電流電圧I-V特性を示す。本実施の形態におけるダイオードは、破線7Aで囲まれた領域であるゼロバイアス近傍では整流作用が生じており、第3の半導体層13の側に順バイアスを印加すると、破線7Bで囲まれた領域に示されるように負性抵抗が生じるものである。よって、本実施の形態におけるダイオードは、整流機能と負性抵抗との双方の特性を有しており、破線7Aで囲まれた領域における整流機能はパッシブミキサ等に用いることができ、破線7Bで囲まれた領域における負性抵抗の特性は発振器に用いることができる。尚、図7は、第1の半導体層11を接地した場合における特性である。半導体装置の製造方法次に、図8及び図9に基づき、本実施の形態における半導体装置であるダイオードの製造方法について説明する。最初に、図8aに示すように、半絶縁性のInP基板51上に、MOCVDMetalOrganicChemicalVaporDeposition法によるエピタキシャル成長により半導体層を積層形成する。具体的には、InP基板51上に、i-InAlAsバッファー層52、n-InGaAsコンタクト層53、n-InP層54を形成する。更に、n-InP層54上に、第3の半導体層13となるn-InGaAs層、バリア層14となるi-InAlAs層、第2の半導体層12となるp-GaAsSb層、第1の半導体層11となるn-InGaAs層を形成する。i-InAlAsバッファー層52は、i-In0.52Al0.48Asにより形成されており、厚さは約300nmである。n-InGaAsコンタクト層53は、n-In0.53Ga0.47Asにより形成されており、厚さは約200nmであり、不純物元素としてSiシリコンが、1×1019cm-3の濃度でドープされている。n-InP層54は、エッチング停止層となるものであり、厚さは約5nmで形成されており、不純物元素としてSiが、1×1018cm-3の濃度でドープされている。第3の半導体層13は、n-In0.53Ga0.47Asにより形成されており、厚さは約50nmであり、不純物元素としてSiが、1×1018cm-3の濃度でドープされている。バリア層14は、i-In0.52Al0.48Asにより形成されており、厚さは約5nmである。第2の半導体層12は、p-GaAs0.51Sb0.49により形成されており、厚さは約50nmであり、不純物元素としてZn亜鉛が、2×1019cm-3の濃度でドープされている。第1の半導体層11は、n-In0.53Ga0.47Asにより形成されており、厚さは約50nmであり、不純物元素としてSiが、1×1019cm-3の濃度でドープされている。尚、上述したIn0.52Al0.48As、In0.53Ga0.47As及びGaAs0.51Sb0.49は、すべてInPと格子整合する組成である。次に、図8bに示すように、半導体層をウェットエッチングすることにより、n-InGaAsコンタクト層53の表面の一部を露出させる。具体的には、第1の半導体層11となるn-InGaAs層の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより不図示のレジストパターンを形成する。この後、ウェットエッチングを行なうことにより、レジストパターンの形成されていない領域における半導体層を除去する。ウェットエッチングでは、リン酸、過酸化水素水の混合液により第1の半導体層11となるn-InGaAs層、第2の半導体層12となるp-GaAsSb層、バリア層14となるi-InAlAs層、第3の半導体層13となるn-InGaAs層を除去する。更に、塩酸を用いてn-InP層54を除去する。これにより、n-InGaAsコンタクト層53の表面を露出させる。このようにして、第1の半導体層11となるn-InGaAs層、第2の半導体層12となるp-GaAsSb層、バリア層14となるi-InAlAs層、第3の半導体層13となるn-InGaAs層、n-InP層54をメサ状に形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。次に、図9aに示すように、素子分離領域60を形成する。具体的には、n-InGaAsコンタクト層53の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域60が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンの形成されていない領域におけるn-InGaAsコンタクト層53をリン酸と過酸化水素水の混合液を用いたウェットエッチングにより除去し、素子分離領域60を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。次に、図9bに示すように、第1の電極71及び第2の電極72を形成する。具体的には、n-InGaAsコンタクト層53の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第1の電極71及び第2の電極72が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着によりTiチタンが10nm、Pt白金が30nm、Au金が300nm積層された金属膜を成膜し、更に、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。このようにして、第1の半導体層11となるn-InGaAs層にオーミックコンタクトされる第1の電極71を形成し、n-InGaAsコンタクト層53にオーミックコンタクトされる第2の電極72を形成する。尚、第1の電極71及び第2の電極72は本実施の形態における半導体装置であるダイオードの電極であり、第1の電極71はダイオード電極の一方となり、第2の電極72はダイオード電極の他方となる。以上により、本実施の形態における半導体装置である負性抵抗と整流機能との双方の特性を有するダイオードを製造することができる。本実施の形態における半導体装置であるダイオードは、負性抵抗と整流機能との双方の特性を有するため、負性抵抗を有するダイオード及びショットキーダイオード等の整流機能を有するダイオードを本実施の形態におけるダイオードに置き換えることができる。これにより、製造工程が簡略化されるため、負性抵抗を有するダイオード及びショットキーダイオード等の整流機能を有するダイオードを有する回路等を低コストで製造することができる。第2の実施の形態次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態における半導体装置の製造方法であり、第1の実施の形態とは異なる製造方法である。図10から図12に基づき、本実施の形態における半導体装置であるダイオードの製造方法について説明する。最初に、図10aに示すように、半絶縁性のInP基板51上に、MOCVD法によるエピタキシャル成長により半導体層を積層形成する。具体的には、InP基板51上に、i-InAlAsバッファー層52、n-InGaAsコンタクト層53、n-InP層54を形成する。更に、n-InP層54上に、第3の半導体層13となるn-InGaAs層、バリア層14となるi-InAlAs層、第2の半導体層12となるp-GaAsSb層、第1の半導体層11となるn-InGaAs層を形成する。次に、図10bに示すように、WSi層80を形成する。具体的には、第1の半導体層11となるn-InGaAs層上に、スパッタリングによりWSi膜を形成し、WSi膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域におけるWSi膜をCF4またはSF6等のガスを用いてRIEReactiveIonEtching等のドライエッチングにより除去することにより、WSi層80を形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。次に、図11aに示すように、ウェットエッチングによりWSi層80の形成されていない領域の半導体層を除去し、n-InGaAsコンタクト層53の表面の一部を露出させる。具体的には、WSi層80をマスクとして、ウェットエッチングを行なうことにより、レジストパターンの形成されていない領域における半導体層を除去する。ウェットエッチングでは、リン酸、過酸化水素水の混合液により第1の半導体層11となるn-InGaAs層、第2の半導体層12となるp-GaAsSb層、バリア層14となるi-InAlAs層、第3の半導体層13となるn-InGaAs層を除去する。更に、塩酸を用いてn-InP層54を除去する。これにより、n-InGaAsコンタクト層53を露出させる。このようにして、第1の半導体層11となるn-InGaAs層、第2の半導体層12となるp-GaAsSb層、バリア層14となるi-InAlAs層、第3の半導体層13となるn-InGaAs層、n-InP層54をメサ状に形成することができる。ウェットエッチングは等方的なエッチングとされるため、WSi層80が形成されている領域よりも内側まで、第1の半導体層11、第2の半導体層12、バリア層14、第3の半導体層13、n-InP層54は除去される。次に、図11bに示すように、素子分離領域60を形成する。具体的には、n-InGaAsコンタクト層53の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域60が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンの形成されていない領域にいて、n-InGaAsコンタクト層53をリン酸と過酸化水素水の混合液を用いたウェットエッチングにより除去し、素子分離領域60を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。次に、図12に示すように、第1の電極81及び第2の電極82を形成する。具体的には、n-InGaAsコンタクト層53の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域60上に不図示のレジストパターンを形成する。このレジストパターンは、第1の電極81及び第2の電極82が形成される領域に開口部を有している。尚、第1の電極81及び第2の電極82は、セルフアラインにより形成されるため、第1の電極81と第2の電極82とが形成される領域の間には、レジストパターンは形成されない。この後、真空蒸着によりTiチタンが10nm、Pt白金が30nm、Au金が300nm積層された金属膜を成膜し、更に、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。この際、第1の電極81と第2の電極82は、WSi層80によるセルフアラインにより形成されるため、n-InGaAsコンタクト層53を介した抵抗成分を抑制することができる。即ち、第1の電極81と第2の電極82を形成する場合、一般的には、リフトオフにより形成するが、この場合、第1の電極81と第2の電極82が形成される位置の位置合せを高い精度で正確に行うことは極めて困難である。このため、第1の電極81と第2の電極82とは、ある程度余裕をもった所定の距離離れた位置に形成する必要がある。しかしながら、本実施の形態では、WSi層80によるセルフアラインにより、第1の電極81と第2の電極82を形成することにより、第1の電極81と第2の電極82は、n-InP層54より一定の距離離れた位置に略正確に形成することができる。よって、n-InGaAsコンタクト層53を介した抵抗成分を一定にすることができ、余裕を考慮する必要がなく、容易に抵抗成分を抑制することができる。このようにして、WSi層80上に第1の電極81を形成し、n-InGaAsコンタクト層53にオーミックコンタクトされる第2の電極82を形成する。尚、第1の電極81及び第2の電極82は本実施の形態における半導体装置であるダイオードにおける電極であり、第1の電極81はダイオード電極の一方となり、第2の電極82はダイオード電極の他方となる。以上により、本実施の形態における半導体装置であるダイオードを製造することができる。尚、上記以外の内容については、第1の実施の形態と同様である。第3の実施の形態半導体装置次に、第3の実施の形態について説明する。図13に基づき、本実施の形態における半導体装置である半導体ダイオードについて説明する。本実施の形態における半導体装置は、n型の第1の半導体層111、第4の半導体層120、p型の第2の半導体層112、n型の第3の半導体層113が接続されたものである。尚、n型の第1の半導体層111は電子が縮退する程に高濃度に不純物元素がドープされており、p型の第2の半導体層112はホールが縮退する程に高濃度に不純物元素がドープされている。本実施の形態における半導体装置では、第1の半導体層111の伝導帯下端のエネルギーEC1は、第2の半導体層112の価電子帯上端のエネルギーEV2よりも低くなるように形成されている。即ち、EC1<EV2となるように形成されている。また、より好ましくは、第1の半導体層111の伝導帯下端のエネルギーEC1は、フェルミ準位Efよりも低くなり、第2の半導体層112の価電子帯上端のエネルギーEV2は、フェルミ準位Efよりも高くなるように形成される。即ち、EC1<Ef<EV2となるように形成されている。これにより、第1の半導体層111と第2の半導体層112との間において、電子がトンネルすることのできるバンド構造が形成され、電流電圧I-V特性において負性抵抗を示す。また、第2の半導体層112の価電子帯上端のエネルギーEV2と、第3の半導体層113の伝導帯下端のエネルギーEC3とが、略同じとなるように形成されている。即ち、EV2≒EC3となるように形成されている。これにより、第2の半導体層112と第3の半導体層113との間において、電子がトンネルすることのできるバンド構造が形成され、整流作用を有する。従って、本実施の形態における半導体装置では、第1の半導体層111は、第3の半導体層113よりも不純物元素が多くドープされている。また、第4の半導体層120は、n型またはp型の半導体層であり、図13では、第4の半導体層120がn型である場合を示している。第4の半導体層120は、量子準位が形成されるように、10nm以下の厚さ等で形成されており、これにより、インターバンドトンネリングに共鳴トンネルが形成され、負性抵抗が生じる。尚、第4の半導体層120の伝導帯下端のエネルギーEC4は、第1の半導体層111の伝導帯下端のエネルギーEC1よりも低くなるように形成されている。即ち、EC4<EC1となるように形成されている。このため、通常は、第4の半導体層120は、第1の半導体層111よりもバンドギャップの狭い材料が用いられる。また、図13では、第4の半導体層120がn型である場合を示しているが、図14に示すように、第4の半導体層121はp型であってもよい。この場合、第4の半導体層121の価電子帯上端のエネルギーEV5は、第2の半導体層112の価電子帯上端のエネルギーEV2よりも高くなるように形成されている。即ち、EV2<EV5となるように形成されている。また、第2の半導体層112において量子準位が形成されるように薄く形成した場合には、第4の半導体層121を形成しなくとも同様の効果を得ることができる場合がある。次に、図15に基づき本実施の形態におけるバリア層を有する半導体装置について説明する。本実施の形態における半導体装置であるダイオードは、n型の第1の半導体層111、n型の第4の半導体層120、p型の第2の半導体層112、不純物がドープされていないバリア層114、n型の第3の半導体層113が積層形成されたものである。第1の半導体層111は、厚さが50nmのn-InGaAsにより形成されており、不純物元素としてSiが、1×1019cm-3ドープされている。第4の半導体層120は、厚さが5nmのn-InAsにより形成されており、不純物元素としてSiが5×1018cm-3ドープされている。第2の半導体層112は、厚さが50nmのp-GaAsSbにより形成されており、不純物元素としてZnが、2×1019cm-3ドープされている。尚、第2の半導体層12は、p-GaSbにより形成してもよい。バリア層114は、不純物同士が他の領域に拡散することを防ぐため形成されており、厚さが5nmのi-InAlAsにより形成されている。第3の半導体層113は、厚さが50nmのn-InGaAsにより形成されており、不純物元素としてSiが1×1018cm-3ドープされている。本実施の形態における半導体装置であるダイオードでは、第1の半導体層111と第2の半導体層112との間における第4の半導体層120において、量子準位が形成されるため、共鳴トンネルにより負性抵抗が生じる。また、バリア層114を介し第2の半導体層112と第3の半導体層113との間では整流作用が生じる。図16には、図15に示される本実施の形態におけるダイオードの電流電圧I-V特性を示す。本実施の形態におけるダイオードは、ゼロバイアス近傍では整流作用が生じており、第3の半導体層113の側に順バイアスを印加すると負性抵抗が生じるものであり、整流機能と負性抵抗との双方の特性を有するダイオードである。尚、図15は、第1の半導体層111を接地した場合における特性である。半導体装置の製造方法次に、図17及び図18に基づき、本実施の形態における半導体装置であるダイオードの製造方法について説明する。最初に、図17aに示すように、半絶縁性のInP基板51上に、MOCVD法によるエピタキシャル成長により半導体層を積層形成する。具体的には、InP基板51上に、i-InAlAsバッファー層52、n-InGaAsコンタクト層53、n-InP層54を形成する。更に、第3の半導体層113となるn-InGaAs層、バリア層114となるi-InAlAs層、第2の半導体層112となるp-GaAsSb層、第4の半導体層120となるn-InAs層、第1の半導体層111となるn-InGaAs層を形成する。第3の半導体層113は、n-In0.53Ga0.47Asにより形成されており、厚さは約50nmであり、不純物元素としてSiが、1×1018cm-3の濃度でドープされている。バリア層114は、i-In0.52Al0.48Asにより形成されており、厚さは約5nmである。第2の半導体層112は、p-GaAs0.51Sb0.49により形成されており、厚さは約50nmであり、不純物元素としてZn亜鉛が、2×1019cm-3の濃度でドープされている。第4の半導体層120は、n-InAsにより形成されており、厚さは約5nmであり、不純物元素としてSiが、1×1018cm-3の濃度でドープされている。第1の半導体層111は、n-In0.53Ga0.47Asにより形成されており、厚さは約50nmであり、不純物元素としてSiが、1×1019cm-3の濃度でドープされている。尚、上述したIn0.52Al0.48As、In0.53Ga0.47As及びGaAs0.51Sb0.49は、すべてInPと格子整合する組成である。次に、図17bに示すように、半導体層をウェットエッチングすることによりn-InGaAsコンタクト層53の表面の一部を露出させる。具体的には、第1の半導体層111となるn-InGaAs層の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより不図示のレジストパターンを形成する。この後、ウェットエッチングを行なうことにより、レジストパターンの形成されていない領域における半導体層を除去する。ウェットエッチングでは、リン酸、過酸化水素水の混合液により第1の半導体層111、第4の半導体層120、第2の半導体層112、バリア層114、第3の半導体層113を除去する。更に、塩酸を用いてn-InP層54を除去する。これにより、n-InGaAsコンタクト層53の表面を露出させる。このようにして、第1の半導体層111、第4の半導体層120、第2の半導体層112、バリア層114、第3の半導体層113、n-InP層54をメサ状に形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。次に、図18aに示すように、素子分離領域60を形成する。具体的には、n-InGaAsコンタクト層53の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域60が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンの形成されていない領域において、n-InGaAsコンタクト層53をリン酸と過酸化水素水の混合液を用いたウェットエッチングにより除去し、素子分離領域60を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。次に、図18bに示すように、第1の電極71及び第2の電極72を形成する。具体的には、n-InGaAsコンタクト層53の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第1の電極71及び第2の電極72が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着によりTiチタンが10nm、Pt白金が30nm、Au金が300nm積層された金属膜を成膜し、更に、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。このようにして、第1の半導体層111となるn-InGaAs層にオーミックコンタクトされる第1の電極71を形成し、n-InGaAsコンタクト層53にオーミックコンタクトされる第2の電極72を形成する。尚、第1の電極71及び第2の電極72は本実施の形態における半導体装置であるダイオードの電極であり、第1の電極71はダイオード電極の一方となり、第2の電極72はダイオード電極の他方となる。以上により、本実施の形態における半導体装置である負性抵抗と整流機能との双方の特性を有するダイオードを製造することができる。本実施の形態における半導体装置であるダイオードは、負性抵抗と整流機能との双方の特性を有するため、負性抵抗を有するダイオード及びショットキーダイオード等の整流機能を有するダイオードを本実施の形態におけるダイオードに置き換えることができる。これにより、製造工程が簡略化されるため、負性抵抗を有するダイオード及びショットキーダイオード等の整流機能を有するダイオードを有する回路等を低コストで製造することができる。尚、上記以外の内容については、第1の実施の形態と同様である。第4の実施の形態次に、第4の実施の形態について説明する。本実施の形態は、第3の実施の形態における半導体装置の製造方法であり、第1の実施の形態とは異なる製造方法である。図19から図21に基づき、本実施の形態における半導体装置であるダイオードの製造方法について説明する。最初に、図19aに示すように、半絶縁性のInP基板51上に、MOCVD法によるエピタキシャル成長により半導体層を積層形成する。具体的には、InP基板51上に、i-InAlAsバッファー層52、n-InGaAsコンタクト層53、n-InP層54を形成する。更に、第3の半導体層113となるn-InGaAs層、バリア層114となるi-InAlAs層、第2の半導体層112となるp-GaAsSb層、第4の半導体層120となるn-InAs層、第1の半導体層111となるn-InGaAs層を形成する。次に、図19bに示すように、WSi層80を形成する。具体的には、第1の半導体層111となるn-InGaAs層上に、スパッタリングによりWSi膜を形成し、WSi膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域におけるWSi膜をCF4またはSF6等のガスを用いてRIE等のドライエッチングにより除去することにより、WSi層80を形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。次に、図20aに示すように、ウェットエッチングによりWSi層80の形成されていない領域の半導体層を除去し、n-InGaAsコンタクト層53の表面の一部を露出させる。具体的には、WSi層80をマスクとして、ウェットエッチングを行なうことにより、レジストパターンの形成されていない領域における半導体層を除去する。ウェットエッチングでは、リン酸、過酸化水素水の混合液により第1の半導体層111、第4の半導体層120、第2の半導体層112、バリア層114、第3の半導体層113を除去する。更に、塩酸を用いてn-InP層54を除去する。これにより、n-InGaAsコンタクト層53を露出させる。このようにして、第1の半導体層111、第4の半導体層120、第2の半導体層112、バリア層114、第3の半導体層113、n-InP層54をメサ状に形成することができる。ウェットエッチングは等方的なエッチングとされるため、WSi層80が形成されている領域よりも内側まで、第1の半導体層111、第4の半導体層120、第2の半導体層112、バリア層114、第3の半導体層113、n-InP層54は除去される。次に、図20bに示すように、素子分離領域60を形成する。具体的には、n-InGaAsコンタクト層53の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域60が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンの形成されていない領域にいて、n-InGaAsコンタクト層53をリン酸と過酸化水素水の混合液を用いたウェットエッチングにより除去し、素子分離領域60を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。次に、図21に示すように、第1の電極81及び第2の電極82を形成する。具体的には、n-InGaAsコンタクト層53の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域60上に不図示のレジストパターンを形成する。このレジストパターンは、第1の電極81及び第2の電極82が形成される領域に開口部を有している。この後、真空蒸着によりTiチタンが10nm、Pt白金が30nm、Au金が300nm積層された金属膜を成膜し、更に、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。この際、第1の電極81と第2の電極82は、WSi層80によるセルフアラインにより形成されるため、n-InGaAsコンタクト層53を介した抵抗成分を抑制することができる。このようにして、WSi層80上に第1の電極81を形成し、n-InGaAsコンタクト層53にオーミックコンタクトされる第2の電極82を形成する。尚、第1の電極81及び第2の電極82は本実施の形態における半導体装置であるダイオードにおける電極であり、第1の電極81はダイオード電極の一方となり、第2の電極82はダイオード電極の他方となる。以上により、本実施の形態における半導体装置であるダイオードを製造することができる。図22は、本実施の形態により作製した半導体装置であるダイオードのI-V特性を示す。本実施の形態により作製されたダイオードでは、ゼロバイアス近傍においては、非線形性を有する整流特性を示し、約0.3Vにおいて流れる電流が極大となり、約0.5Vにおいて流れる電流が極小となる負性抵抗を示すものである。即ち、本実施の形態により作製されたダイオードは、負性抵抗と整流特性との双方の特性を有するダイオードである。尚、上記以外の内容については、第1の実施の形態及び第3の実施の形態と同様である。第5の実施の形態次に、第5の実施の形態について説明する。図23は、本実施の形態における半導体装置であるダイオードの構造を示すものである。本実施の形態における半導体装置であるダイオードは、n型の第1の半導体層111、n型の第4の半導体層120、p型の第2の半導体層112、バリア層114、n型の第5の半導体層221、n型の第3の半導体層113が積層形成されたものである。第1の半導体層111は、厚さが50nmのn-InGaAsにより形成されており、不純物元素としてSiが、1×1019cm-3ドープされている。第4の半導体層120は、厚さが5nmのn-InAsにより形成されており、不純物元素としてSiが5×1018cm-3ドープされている。第2の半導体層112は、厚さが50nmのp-GaAsSbにより形成されており、不純物元素としてZnが、2×1019cm-3ドープされている。バリア層114は、厚さが5nmのi-InAlAsにより形成されている。第5の半導体層221は、厚さが5nmのn-InGaAsIn0.8Ga0.2Asにより形成されており、不純物元素としてSiが5×1018cm-3ドープされている。第3の半導体層113は、厚さが50nmのn-InGaAsにより形成されており、不純物元素としてSiが1×1018cm-3ドープされている。本実施の形態における半導体装置であるダイオードでは、第1の半導体層111と第2の半導体層112との間における第4の半導体層120において、量子準位が形成されるため、共鳴トンネルにより負性抵抗が生じる。また、バリア層114と第3の半導体層113との間における第5の半導体層221において、量子準位が形成されるため、共鳴トンネルにより負性抵抗が生じる。このため、図24に示すように、負性抵抗が2回出現するダイオードとなる。また、バリア層114を介し第2の半導体層112と第3の半導体層113との間では整流作用が生じるため、ゼロバイアス近傍では整流作用が生じる。よって、本実施の形態におけるダイオードは、整流機能と2回の負性抵抗とを有する特性のものである。尚、図24は、第1の半導体層111を接地した場合におけるI-V特性である。図23では、第4の半導体層120及び第5の半導体層221がともに、n型の半導体を用いた構造のものであるが、図25に示すように、p型の半導体を用いた構造のもの、図26及び図27に示すように、一方にp型、他方にn型の半導体を用いた構造のものであってもよい。これらの構造のダイオードにおいても図24と同様のI-V特性を得ることができる。図25は、第1の半導体層111と第2の半導体層112との間には、量子準位を形成するp型の第4の半導体層222を設け、第2の半導体層112とバリア層114との間には、量子準位を形成するp型の第5の半導体層223を設けた構造のものである。また、図26は、第1の半導体層111と第2の半導体層112との間には、量子準位を形成するn型の第4の半導体層120を設け、第2の半導体層112とバリア層114との間には、量子準位を形成するp型の第5の半導体層223を設けた構造のものである。また、図27は、第1の半導体層111と第2の半導体層112との間には、量子準位を形成するp型の第4の半導体層222を設け、バリア層114と第3の半導体層113との間には、量子準位を形成するn型の第5の半導体層221を設けた構造のものである。更には、図28に示すように、第2の半導体層の厚さを約10nmと薄くすることによりホールの量子準位を形成したものであってもよい。具体的には、厚さが約10nmのp-GaAsSbにより第2の半導体層230を形成し、バリア層114と第3の半導体層113との間には、量子準位を形成するn型の第5の半導体層221を形成する。この構造のダイオードでは、第2の半導体層230において量子準位が形成されるとともに、第5の半導体層221においても量子準位が形成される。よって、第1の半導体層111と第2の半導体層230との間に第4の半導体層等を形成することなく、図29に示すような負性抵抗が2回出現するダイオードを形成することができる。尚、上記以外の内容については、第3の実施の形態と同様である。以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。上記の説明に関し、更に以下の付記を開示する。付記1第1の導電型の第1の半導体層と、第2の導電型の第2の半導体層と、第1の導電型の第3の半導体層と、を有し、前記第2の半導体層は、前記第1の半導体層と前記第3の半導体層との間に形成されており、前記第1の半導体層と前記第2の半導体層とは接しているものであって、前記第1の半導体層の伝導帯下端のエネルギーEC1は、前記第2の半導体層の価電子帯上端のエネルギーEV2よりも低く、前記第2の半導体層の価電子帯上端のエネルギーEV2と、前記第3の半導体層の伝導帯下端のエネルギーEC3とは略同じであることを特徴とする半導体装置。付記2前記第2の半導体層には、量子準位が形成されていることを特徴とする付記1に記載の半導体装置。付記3第1の導電型の第1の半導体層と、第2の導電型の第2の半導体層と、第1の導電型の第3の半導体層と、第1又は第2の導電型の第4の半導体層と、を有し、前記第2の半導体層は前記第1の半導体層と前記第3の半導体層との間に形成されており、前記第4の半導体層は前記第1の半導体層と前記第2の半導体層との間に形成されているものであって、前記第4の半導体層には量子準位が形成されており、前記第1の半導体層の伝導帯下端のエネルギーEC1は、前記第2の半導体層の価電子帯上端のエネルギーEV2よりも低く、前記第2の半導体層の価電子帯上端のエネルギーEV2と、前記第3の半導体層の伝導帯下端のエネルギーEC3とは略同じであることを特徴とする半導体装置。付記4前記第4の半導体層は、第1の導電型であり、前記第4の半導体層の伝導帯下端のエネルギーEC4は、前記第2の半導体層の価電子帯上端のエネルギーEV2よりも低いことを特徴とする付記3に記載の半導体装置。付記5前記第4の半導体層は、InAsにより形成されているものであることを特徴とする付記4に記載の半導体装置。付記6前記第4の半導体層は、厚さが10nm以下であることを特徴とする付記3から5のいずれかに記載の半導体装置。付記7前記第4の半導体層は、前記第1の半導体層よりもバンドギャップが狭いことを特徴とする付記3から6のいずれかに記載の半導体装置。付記8前記第2の半導体層と前記第3の半導体層の間には、第5の半導体層が設けられていることを特徴とする付記3から7のいずれかに記載の半導体装置。付記9前記第2の半導体層と前記第3の半導体層の間には、不純物元素がドープされていない半導体により形成されたバリア層が設けられており、前記第5の半導体層は、第1の導電型であり、前記バリア層と前記第3の半導体層との間に設けられていることを特徴とする付記8に記載の半導体装置。付記10前記第5の半導体層は、InGaAsにより形成されているものであることを特徴とする付記9に記載の半導体装置。付記11前記第5の半導体層は、厚さが10nm以下であることを特徴とする付記8から10のいずれかに記載の半導体装置。付記12前記第2の半導体層と前記第3の半導体層との間には、不純物元素がドープされていない半導体により形成されたバリア層が設けられていることを特徴とする付記1から8のいずれかに記載の半導体装置。付記13前記バリア層は、InAlAsにより形成されているものであることを特徴とする付記8から12のいずれかに記載の半導体装置。付記14フェルミ準位をEfとした場合に、EC1<Ef<EV2となるものであることを特徴とする付記1から13のいずれかに記載の半導体装置。付記15前記第1の半導体層は、前記第3の半導体層よりも不純物元素が多くドープされていることを特徴とする付記1から14のいずれかに記載の半導体装置。付記16前記第1の導電型はn型であって、前記第2の導電型はp型であることを特徴とする付記1から15のいずれかに記載の半導体装置。付記17前記第1の半導体層は、InGaAsにより形成されているものであることを特徴とする付記1から16のいずれかに記載の半導体装置。付記18前記第2の半導体層は、GaAsSbまたはGaSbにより形成されているものであることを特徴とする付記1から17のいずれかに記載の半導体装置。付記19前記第3の半導体層は、InGaAsにより形成されているものであることを特徴とする付記1から18のいずれかに記載の半導体装置。付記20前記第1の半導体層には第1の電極が接続され、前記第3の半導体層には第2の電極が接続されており、前記第1の電極はダイオードの一方の電極であり、前記第2の電極はダイオードの他方の電極であることを特徴とする付記1から19のいずれかに記載の半導体装置。