通信データに含まれる各ビットの論理を電位によって表す第1信号を出力するベースバンド処理部と、入力された信号の電位を基に各ビットの論理を判定し、該論理を有するデータを取得するするRF部と、前記ベースバンド処理部から出力された前記第1信号を前記RF部へ入力する信号伝送経路と、前記第1信号に代えて所定電圧を有する信号を前記RF部へ入力する所定電圧入力経路との切り替えを行う第1スイッチと、前記通信データに含まれる所定ビットの指定を受けて、前記第1スイッチを前記所定電圧入力経路に切り替えることで、前記RF部に入力される前記第1信号の前記所定ビットが位置する部分の電位を所定の値に変更する制御部と前記所定ビットが位置する部分の電位が所定の値に変更された前記第1信号の入力を受けることにより前記通信データの前記所定ビットの論理が反転したデータを取得した場合の、前記RF部の挙動情報を取得する情報取得部と、を備えたことを特徴とする評価装置。前記制御部は、前記ベースバンド処理部から出力された第1信号から前記第1信号に対応するクロックを作成するクロック作成部と、前記クロック作成部が作成したクロックを用いて、前記通信データに含まれる特定のビットに対応する位置で1つのパルスを有するワンパルス波形を各ビットに対応させて生成するワンパルス波形生成部と、前記ワンパルス波形生成部が生成した前記ワンパルス波形の中から前記所定ビットに対応するワンパルス波形を抽出する抽出部と、前記抽出部が抽出した前記ワンパルス波形のパルスが発生している間、前記第1スイッチを前記所定電圧入力経路に切り替えるスイッチ切替部とを備えたことを特徴とする請求項1に記載の評価装置。前記第1スイッチは、グランド電圧を入力する経路と電源電圧を入力する経路とを所定電圧入力経路として有し、前記制御部は、グランド電圧を入力する経路に前記第1スイッチを切り替えることで、前記第1信号の前記所定ビットが位置する部分の電位を下げ、電源電圧を入力する経路に前記第1スイッチを切り替えることで、前記第1信号の前記所定ビットが位置する部分の電位を上げることを特徴とする請求項1又は請求項2に記載の評価装置。前記ベースバンド処理部は、送信側差動インタフェースを有し、前記第1信号との電位差によって前記通信データの各ビットの論理を表す第2信号を送出し、前記RF部は、受信側差動インタフェースを有し、前記ベースバンド処理部から出力された前記第1信号及び前記第2信号を受信し、該第1信号及び該第2信号の電位差から前記通信データに含まれる各ビット論理を判定することを特徴とする請求項1~請求項3のいずれか一つに記載の評価装置。前記ベースバンド処理部から出力された前記第2信号を前記RF部へ入力する信号伝送経路と、前記第2信号に代えて所定電圧を有する信号を前記RF部へ入力する所定電圧入力経路との切り替えを行う第2スイッチとをさらに備え、前記制御部は、前記通信データに含まれる所定ビットの指定を受けて、前記第1スイッチ又は前記第2スイッチを前記所定電圧入力経路に切り替えることで、前記第1信号又は前記第2信号の前記所定ビットが位置する部分の電位を所定の値に変更し、前記情報取得部は、前記所定ビットが位置する部分の電位が所定の値に変更された前記第1信号又は前記所定ビットが位置する部分の電位が所定の値に変更された前記第2信号の入力を受けることで前記通信データの前記所定ビットの論理が反転したデータを取得した場合の、前記RF部の挙動情報を取得する、ことを特徴とする請求項4に記載の評価装置。通信データに含まれる各ビットの論理を電位によって表す第1信号をDBB-LSIから出力し、前記通信データに含まれる所定ビットの指定を受けて、前記第1信号をRF-LSIに入力する信号伝送経路と、前記第1信号に代えて所定電圧を前記RF-LSIに入力する所定電圧入力経路とを切り替えることで、前記第1信号の前記所定ビットが位置する部分の電位を所定の値に変更し、前記所定ビットが位置する部分の電位が所定の値に変更された前記第1信号を前記RF-LSIに入力し、前記RF-LSIに、入力された前記第1信号の電位を基に前記通信データに含まれる各ビットの論理を判定させ、前記通信データの中の前記所定ビットの論理が反転したデータを取得させ、前記通信データの前記所定ビットの論理が反転したデータを取得した場合の、前記RF-LSIの挙動情報を取得することを特徴とする評価方法。しかしながら、従来の無線通信端末評価装置では、強制的にビット反転を起こすことが困難であった。そのため、従来の無線通信端末評価装置では、RF-LSIとDBB-LSIとの間で信号の授受が行われている状態で、信号がビット反転を起こした場合に、無線通信端末がどのような動作を行うのか確認することが困難であった。例えば、擬似基地局との位置関係を変化させて信号レベルを変化させる従来技術や仮想端末を有する擬似基地局の従来技術を用いても、ビットの反転を起こさせることは困難である。また、DBB-LSIとRF-LSIとの間の信号の授受においては、細かいタイミング制御がなされている。そのため、DBB-LSIとRF-LSIとの間のタイミング制御に合わせて、データのビットを変更する場合、そのタイミングで同期を取ることが困難であった。例えば、FPGAFieldProgrammableGateArrayで、DBB-LSIから出力された信号を取込み、FPGA内で取込んだ信号のデータのビットを変更させRF-LSIに送信するようなシステムの場合、データの受け渡しに時間差が発生してしまう。そのため、このようなシステムでは、DBB-LSIとRF-LSIとの間のタイミング制御に間に合わず、通信ができなくなるおそれがある。開示の技術は、上記に鑑みてなされたものであって、信号がビット反転を起こした場合の無線通信端末装置の挙動を評価することができる評価装置及び評価方法を提供することを目的とする。本願の開示する評価装置及び評価方法は、一つの態様において、ベースバンド処理部は、通信データに含まれる各ビットの論理を電位によって表す第1信号を出力する。RF部は、入力された信号の電位を基に各ビットの論理を判定し、該論理を有するデータを取得する。第1スイッチは、前記ベースバンド処理部から出力された前記第1信号を前記RF部へ入力する信号伝送経路と、前記第1信号に代えて所定電圧を有する信号を前記RF部へ入力する所定電圧入力経路との切り替えを行う。制御部は、前記通信データに含まれる所定ビットの指定を受けて、前記第1スイッチを前記所定電圧入力経路に切り替えることで、前記RF部に入力される前記第1信号の前記所定ビットを表す部分の電位を所定の値に変更する。情報取得部は、前記所定ビットを表す部分の電位が所定の値に変更された前記第1信号の入力を受けることで前記通信データの前記所定ビットの論理が反転したデータを取得した場合の、前記RF部の挙動情報を取得する。本願の開示する評価装置及び評価方法の一つの態様によれば、信号がビット反転を起こした場合の無線通信端末装置の挙動を評価することができるという効果を奏する。以下に、本願の開示する評価装置及び評価方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する評価装置及び評価方法が限定されるものではない。以下の実施例では、評価装置として携帯電話用の評価装置を例に説明するが、これは他の無線通信端末用の評価装置でもよく、例えば、PDA用の評価装置などでもよい。図1は、携帯電話の評価を行う評価系システムの全体図である。ここで、図1を参照して、携帯電話の評価系システムの全体的な動作を簡単に説明する。図1に示すように、評価系システムは、携帯電話評価装置1及び擬似基地局2を有している。携帯電話評価装置1と擬似基地局2は、例えば、同軸ケーブル3で接続されている。具体的には、同軸ケーブル3は、携帯電話評価装置1のアンテナ端4と接続されている。そして、携帯電話評価装置1及び擬似基地局2は、同軸ケーブル3を介して相互に擬似的な無線通信を行う。本実施例に係る携帯電話評価装置1は、アンテナ端4、制御回路10、DBB-LSI11及びRF-LSI12を有している。RF-LSI12は、データや制御命令などの信号の入力を、同軸ケーブル3を介した擬似的な無線通信により擬似基地局2から受ける。そして、RF-LSI12は、受信した信号をデジタルのベースバンド信号に変換する。そして、RF-LSI12は、ベースバンド信号をDBB-LSI11へ出力する。また、RF-LSI12は、送信データの入力をDBB-LSI11から受ける。そして、RF-LSI12は、受信した送信データをアナログの無線信号に変換し、擬似的な無線信号として同軸ケーブル3を介して擬似基地局2へ送信する。また、RF-LSI12は、制御命令などを伝えるコマンドの入力をDBB-LSI11から受ける。そして、RF-LSI12は、入力されたコマンドに従い処理を実行する。ここで、RF-LSI12は、入力されたコマンドに応じた処理の中で必要であれば、擬似基地局2に対して信号を送信する。RF-LSI12が、RF部の一例にあたる。DBB-LSI11は、ベースバンド信号の入力をRF-LSI12から受ける。そして、DBB-LSI11は、受信したベースバンド信号に対してデータ復調などの処理を行う。また、DBB-LSI11は、必要に応じてコマンドをRF-LSI12へ出力する。例えば、DBB-LSI11は、再送信の指示をRF-LSI12から受信すると、コマンドの再送信を行う。さらに、DBB-LSI11は、例えば、RF-LSI12の動作の履歴を記憶しておいてもよい。携帯電話の動作の評価を行っている作業者は、この履歴を参照することで、RF-LSI12が正常に動作しているか否かを把握することができる。RF-LSI12が、ベースバンド処理部の一例にあたる。制御回路10は、DBB-LSI11からRF-LSI12に向けて出力された信号に含まれるビットのうち、指定されたビットの論理を反転させる。制御回路10の構成及び動作については、後で詳細に説明する。制御回路10が、制御部の一例にあたる。擬似基地局2は、データや制御命令などの信号を、同軸ケーブル3を介した擬似的な無線通信を用いて携帯電話評価装置1へ送信する。そして、擬似基地局2は、自己が送信した制御命令に対する応答を、同軸ケーブル3を介してRF-LSI12から受信する。例えば、擬似基地局2は、携帯電話評価装置1から受信した応答から、携帯電話評価装置1に配置されたDBB-LSI11及びRF-LSI12などの動作が正常に行われているか否かを判定する。DBB-LSI11によるRF-LSI12の動作の履歴の記憶や、擬似基地局2によるRF-LSI12の動作の判定などが、RF-LSIの挙動情報の取得の一例にあたる。そして、例えば、DBB-LSI11や擬似基地局2などが情報取得部の一例にあたる。次に、図2を参照して、本実施例に係る携帯電話評価装置1の構成及び動作の概要を説明する。図2は、実施例1に係る携帯電話評価装置の概略を示す回路構成図である。DBB-LSI11は、LVDS送信回路13を有している。また、DBB-LSI11は、出力端子14を有している。LVDS送信回路13は、正側信号出力端子301及び負側信号出力端子302を有している。正側信号出力端子301は、正側の差動出力信号を出力する。以下では、正側の差動出力信号をOutput-PPositiveと呼ぶ。また、負側信号出力端子302は、負側の差動出力信号を出力する。以下では、負側の差動出力信号をOutput-NNegativeと呼ぶ。この正側の差動入力信号が第1信号にあたる。また、負側の差動入力信号が第2信号の一例にあたる。後述するSWSwitch16が正側信号出力端子301と正側信号入力端子501とを結ぶ伝送経路に切替わっている場合、Output-Pは、正側差動入力信号として正側信号入力端子501へ入力される。また、Output-Pは、伝送経路から分岐されて制御回路10の正側入力端子101へ入力される。Output-Nは、負側差動入力信号として負側信号入力端子502へ入力される。また、Output-Nは、伝送経路から分岐されて制御回路10の負側入力端子102へ入力される。また、出力端子14は、制御命令などを出力する汎用ポートである。DBB-LSI11は、トリガー信号を制御回路10に向けて出力端子14から出力する。後述するSW17がONの場合、出力端子14から出力されたトリガー信号は、制御回路10の制御信号入力端子103へ入力される。DBB-LSI11は、テスト対象とするコマンドの情報の入力を予め受けている。そして、DBB-LSI11は、トリガー信号として、テスト対象であるコマンド以外のコマンドを出力した場合、出力端子14からL論理の信号を出力し、テスト対象のコマンドを出力した場合、出力端子14からH論理の信号を出力する。RF-LSI12は、LVDS受信回路15を有している。LVDS受信回路15は、正側信号入力端子501と負側信号入力端子502を有している。正側信号入力端子501は、正側の差動入力信号の入力を受ける。以下では、正側の差動入力信号をInput-PPositiveと呼ぶ場合がある。正側信号入力端子501は、後述するSW16が、正側信号出力端子301と正側信号入力端子501とを結ぶ伝送経路に切替わっている場合、Output-PをInput-Pとして受信する。また、SW16が、VddDrainVoltage:電源電圧側に切替わっている場合、正側信号入力端子501は、Input-Pとして電源電圧を有する信号の入力を受ける。さらに、SW16が、GNDGround:基準電圧側に切替わっている場合、正側信号入力端子501は、Input-Pとして基準電圧を有する信号の入力を受ける。また、負側信号入力端子502は、負側の差動入力信号の入力を受ける。以下では、負側の差動入力信号をInput-NNegativeと呼ぶ場合がある。Input-Nは、Output-Nと一致する。そして、LVDS受信回路15は、正側信号入力端子501へ入力された信号の電位と、負側信号入力端子502へ入力された信号の電位との差分を算出する。そして、LVDS受信回路15は、その差が正のときは、対応するビットの論理がHであり、その差が負のときは対応するビットの論理をLとして判定する。そして、LVDS受信回路15は、その判定した論理を有するビットで構成されたコマンドをDBB-LSI11から出力されたコマンドとして取得する。制御回路10は、正側入力端子101と、負側入力端子102、制御信号入力端子103、第1制御信号出力端子104、第2制御信号出力端子105、選択論理入力端子106及び反転ビット入力端子107を有している。以下では、正側入力端子101に入力される信号をInPと表す場合がある。また、負側入力端子102に入力される信号をInNと表す場合がある。また、制御信号入力端子103に入力される信号をCnt_Enと表す場合がある。また、第1制御信号出力端子104から出力される信号をCnt1と表す場合がある。また、第2制御信号出力端子105から出力される信号をCnt2と表す場合がある。また、選択論理入力端子106に入力される信号をCnt_selと表す場合がある。正側入力端子101は、Output-Pの入力を正側信号出力端子301から受ける。この信号がInPにあたる。負側入力端子102は、Output-Nの入力を負側信号出力端子302から受ける。この信号がInNにあたる。制御信号入力端子103は、SW17が閉じている場合、トリガー信号の入力を出力端子14から受ける。この信号がCnt_selにあたる。例えば、制御信号入力端子103は、DBB-LSI11がテスト対象以外のコマンドを出力した場合、L論理の信号の入力を受ける。これに対して、制御信号入力端子103は、DBB-LSI11がテスト対象のコマンドを出力した場合、H論理の信号の入力を受ける。反転ビット入力端子107は、入力端子B1~Bnのn個の入力端子を有している。ここで、nは正の整数であり、試験の対象となるコマンドのビット数に一致している。例えば、8ビットのコマンドを試験する場合には、n=8である。反転ビット入力端子107は、反転させるビットを指定する信号の入力を受ける。ここで、コマンドの3ビット目を反転させる場合を例に入力される信号について説明する。この場合、入力端子B1、B2及びB4~BnにはH論理が入力される。そして、入力端子B3には、L論理が入力されることになる。選択論理入力端子106は、H論理又はL論理のいずれをビットの反転により生成する論理として選択するかの指示の入力を受ける。以下では、H論理又はL論理のうち、ビットの反転することで生成する論理を選択論理という。選択論理がH論理であるとは、L論理を反転しH論理に変更することを指す。また、選択論理がL論理であるとは、H論理を反転しL論理に変更することを指す。制御回路10は、正側入力端子101、負側入力端子102及び制御信号入力端子103に入力された、Output-P、Output-N及びトリガー信号を取得する。また、制御回路10は、選択論理入力端子106及び反転ビット入力端子107に入力された、選択論理及び反転させるビットを指定する信号を取得する。そして、制御回路10は、取得した信号を用いて、Output-Pにおける反転するビットとして指定されたビットに対応する位置でSW16を切り替えるための信号であるワンパルス波形信号を生成する。この制御回路10による、Output-P、Output-N、トリガー信号及び反転させるビットを指定する信号を用いた、ワンパルス波形信号の具体的な生成については後で詳細に説明する。第1制御信号出力端子104は、ビットの反転により生成する論理としてH論理が選択されている場合、指定された反転するビットに対応するワンパルス波形信号をSW16へ出力する。第2制御信号出力端子105は、ビットの反転により生成する論理としてL論理が選択されている場合、反転するビットに対応するワンパルス波形信号をSW6へ出力する。DBB-LSI11と後述するRF-LSI12とは、正側差動入力信号を伝送する伝送経路と負側差動入力信号を伝送する伝送経路で接続されている。そして、正側差動入力信号を伝送する伝送経路と負側差動入力信号を伝送する伝送経路とは、終端抵抗18で接続されている。SW16は、正側信号出力端子301、Vdd又はGNDと正側信号入力端子501とを結ぶ各信号経路を切替えるスイッチである。SW16は、第1制御信号出力端子104及び第2制御信号出力端子105のいずれからもワンパルス波形信号の入力が無い場合、正側信号出力端子301と正側信号入力端子501とを結ぶ信号経路に切替える。また、SW16は、第1制御信号出力端子104からワンパルス波形信号の入力を受けた場合、そのワンパルス波形信号のうちでパルスが発生している間、Vddと正側信号入力端子501とを結ぶ信号経路に切替える。これにより、SW16は、Output-Pが通過するときに、Output-Pに含まれるビットのうちワンパルス波形信号のパルスと一致するビットの間、Vddからの信号を正側信号入力端子501へ送る。すなわち、Output-Pの指定されたビットの電圧が、電源電圧に上昇することになる。また、SW16は、第2制御信号出力端子105からワンパルス波形信号の入力を受けた場合、そのワンパルス波形信号のうちでパルスが発生している間、GNDと正側信号入力端子501とを結ぶ信号経路に切替える。これにより、SW16は、Output-Pが通過するときに、Output-Pに含まれるビットのうちワンパルス波形信号のパルスと一致するビットの間、GNDからの信号を正側信号入力端子501へ送る。すなわち、Output-Pの指定されたビットの電圧が、基準信号に下降することになる。すなわち、SW16の切替えにより、指定されたビットの位置の電圧が電源電圧又は基準電圧に変更されたOutput-PがInput-Pとして正側信号入力端子501へ入力されることになる。ここで、図3を参照して、SW16の信号経路の切替えをまとめて再度説明する。図3は、SW16のスイッチ論理表を表す図である。SW16は、図3のスイッチ論理表200で表される論理に従って切替えを行う。スイッチ論理表200のCnt1の列は第1制御信号出力端子104から出力された信号を表している。Cnt1の列が0の場合には第1制御信号出力端子104からL論理の信号がSW16に入力されており、1の場合には第1制御信号出力端子104からH論理の信号がSW16に入力されていることを表している。また、スイッチ論理表200のCnt2の列は第2制御信号出力端子105から出力された信号を表している。Cnt2の列が0の場合には第2制御信号出力端子105からL論理の信号がSW16に入力されており、1の場合には第2制御信号出力端子105からH論理の信号がSW16に入力されていることを表している。スイッチ論理表200に示すように、第1制御信号出力端子104及び第2制御信号出力端子105のいずれからもL論理の信号が入力されている場合、SW16は、正側信号出力端子301からの信号を正側信号入力端子501へ伝送する伝送路に切替わる。第1制御信号出力端子104からのみH論理の信号の入力がある場合、SW16は、Vddと正側信号入力端子501とを結ぶ信号経路に切替わる。第2制御信号出力端子105からのみH論理の信号の入力がある場合、SW16は、GNDと正側信号入力端子501とを結ぶ信号経路に切替わる。SW17は、出力端子14と制御信号入力端子103を結ぶ信号経路のON/OFFを切替えるスイッチである。SW17は、出力端子14と制御信号入力端子103を結ぶ信号経路のON/OFFの指示の入力を作業者から予め受けている。そして、ONの指示を受けた場合、SW17は、スイッチを閉じる。そして、OFFの指示を受けた場合、SW17は、スイッチを開放する。ここで、図4を参照して、本実施例における各信号の対応及びDBB-LSIから出力された送信コマンドの論理とRF-LSIが取得した受信コマンドの論理との対応について説明する。図4は、実施例1に係る制御回路のタイミングチャートである。図4は紙面に向かって右に向かって時間の経過を表している。Output-Pとして、グラフ201で表される電圧を有する信号を正側信号出力端子301が出力している。また、Output-Nとして、グラフ202で表される電圧を有する信号を負側信号出力端子302が出力している。そして、点線203で表される電位が本実施例のLVDSにおける高電位を表しており、本実施例では1.1Vとしている。また、点線204で表される電位が本実施例のLVDSにおける低電位を表しており、本実施例では0.7Vとしている。そして、グラフ201がグラフ202より高い電位となっている部分のビットがH論理であり、グラフ202がグラフ201より高い電位となっている部分のビットがL論理を現している。すなわち、図4は、L論理とH論理が交互に出力されていることを表している。このOutput-P及びOutput-Nの基となるコマンド以下では、送信コマンドという。の論理を表しているのが、表211の紙面に向かって上段のBDD-LIS出力論理である。ここで、表211の紙面に向かって左端の論理は0番目のビットの論理を表している。ここでは、1つ目のビットと4つ目のビットを反転させるビットとして指定しているものとする。送信コマンドの1つ目のビットは、表211に示すようにLである。そこで、1つ目のビットを反転させるために、Output-Pの当該ビットの電位を1.1Vより高くすることになる。すなわち、Output-Pの1つ目のビットの電位を電源電圧にすることになる。また、送信コマンドの4つ目のビットは、表211に示すようにHである。そこで、4つ目のビットを反転させるために、Output-Pの当該ビットの電位を0.7Vより低くすることになる。すなわち、Output-Pの1つ目のビットの電位を基準電圧にすることになる。この場合、制御回路10の反転ビット入力端子107には1つ目のビット及び5つ目のビットを反転させる指示が入力される。すなわち、反転ビット入力端子107の入力端子B1及び入力端子B4にL論理が入力される。さらに、制御回路10の選択論理入力端子106には、1つ目のビットの選択論理としてH論理の選択が入力され、4つ目のビットの選択論理としてL論理の選択が入力される。そして、第1制御信号出力端子104は、グラフ205のように1つ目のビットの位置でパルスが発生するワンパルス波形信号Cnt1を出力する。また、第2制御信号出力端子105は、グラフ206のように4つ目のビットの位置でパルスが発生するワンパルス波形信号Cnt2を出力する。グラフ205のワンパルス波形信号が第1制御信号出力端子104から入力されることで、SW16は、パルスが発生している1つ目のビットの間、Vdd側に切替わる。そして、グラフ206のワンパルス波形信号が第2制御信号出力端子105から入力されることで、SW16は、パルスが発生している4つ目のビットの間、GND側に切替わる。これにより、Input-Pとして正側信号入力端子501に入力される信号は、グラフ207に表される電圧を有する信号となる。ここで、点線209で表される電圧は、電源電圧であり、点線210で表される電圧は、基準電圧GNDである。このように、この場合のInput-Pは、1つ目のビットの電圧が電源電圧Vddであり、4つ目のビットの電源電圧が基準電圧となっている。これに対して、Output-Nは、そのままInput-Nとして負側信号入力端子502へ入力されるので、グラフ208のように、グラフ202と同様に高電位と低電位が繰り返される電圧を有する。グラフ207の1ビット目の電圧はグラフ208の1つ目のビットの電圧より高くなっている。したがって、RF-LSI12が取得したコマンド以下、受信コマンドと言う。の1つ目のビットはH論理である。また、グラフ207の4つ目のビットの電圧はグラフ208の4つ目のビットの電圧よりも低くなっている。したがって、受信コマンドの4つ目のビットはL論理である。また、受信コマンドの1つ目及び4つ目のビット以外のビットの論理は、対応する送信コマンドのビットの論理と一致する。すなわち、受信コマンドの各ビットの論理は、表211の紙面に向かって下段のRF-LSI入力論理のようになる。表2で分かるように、1つ目のビットを表す列212と4つ目のビットを表す列213の位置で、受信コマンドの論理が送信コマンドの論理に対して反転している。次に、図5及び図6を参照して、制御回路10の回路構成を説明する。図5は、制御回路におけるワンパルス波形信号を生成する回路の回路構成図である。図6は、制御回路におけるワンパルス波形信号を用いてスイッチの制御を行う回路の回路構成図である。まず、図5を参照して、ワンパルス波形信号を生成する回路について説明する。制御回路10は、図5に示すような回路を有している。CDRClockDataRecovery120は、正側入力端子101及び負側入力端子102が接続されている。そして、CDR120は、正側入力端子101に入力されたOutput-P及び負側入力端子102に入力されたOutut_Nを取得する。そして、CDR120は、Output-P及びOnput-NからOutput-P及びOutput-Nに重畳されているクロックを取得する。このCDR120は、例えば位相同期方式又は位相補間方式などといった、データに重畳されたクロックを取得する回路であれば特に制限は無い。そして、CDR120は、取得したクロックをD-FFFlipFlop1211~121nへ出力する。そして、CDR120の後段には、D-FF121~121nが図5のように直列に配置されている。nは正の整数であり、テスト対象であるコマンドのビット数に一致する。すなわち、テスト対象のコマンドが8ビットであれば、n=8である。そして、D-FF121~121nの出力は低電位に初期化されている。すなわち、D-FF1211~121nは、H論理の信号が入力されない限りL論理を出力する。そして、D-FF1211~121nは、クロックの入力をCDR120から受ける。D-FF1211~121nは、入力されたクロックの立ち上がりのタイミングで信号を出力する。1つ目のクロックがCDR120から入力されたときを説明する。D-FF121は、ライン122から電源電圧Vddを有する信号の入力を受ける。そして、D-FF1211は、電源電圧を有する信号の入力を受けているので、H論理の信号を出力する。この時、D-FF1212~D-FF121nは、信号の入力を受けていないので、初期値であるL論理の信号を出力している。そこで、1つ目のクロックでは、XOR回路1231は、H論理の信号の入力をD-FF1211から受け、L論理の信号の入力をD-FF1212から受ける。そこで、XOR回路1231は、排他論理和を取ることでH論理の信号を出力する。また、1つ目のクロックでは、XOR回路1232~123nは、いずれも2つのL論理の信号の入力を受ける。したがって、XOR回路1232~123nは、排他論理和を取ることでL論理の信号をクロックの立ち上がりのタイミングで出力する。次に、2つ目のクロックがCDR120から入力されたときを説明する。D-FF1211は、ライン122から電源電圧を有する信号の入力を受け、H論理の信号を出力する。D-FF1212は、H論理の信号の入力をD-FF1211から受けているので、H論理の信号を出力する。この時、D-FF1213~D-FF121nは、信号の入力を受けていないので、初期値であるL論理の信号を出力している。そこで、2つ目のクロックでは、XOR回路1231は、H論理の信号の入力をD-FF1211から受け、H論理の信号の入力をD-FF1212から受ける。そこで、XOR回路1231は、排他論理和を取ることでL論理の信号を出力する。また、XOR回路1232は、H論理の信号の入力をD-FF1212から受け、L論理の信号の入力をD-FF1213から受ける。そこで、XOR回路1232は、排他論理和を取ることでH論理の信号を出力する。また、2つ目のクロックでは、XOR回路1233~123nは、いずれも2つのL論理の信号の入力を受ける。したがって、XOR回路1233~123nは、排他論理和を取ることでL論理の信号をクロックの立ち上がりのタイミングで出力する。次に、3つ目のクロックがCDR120から入力されたときを説明する。D-FF1211は、ライン122から電源電圧を有する信号の入力を受け、H論理の信号を出力する。D-FF1212は、H論理の信号の入力をD-FF1211から受けているので、H論理の信号を出力する。さらに、D-FF1213は、H論理の信号の入力をD-FF1212から受けているので、H論理の信号を出力する。この時、D-FF1214~D-FF121nは、信号の入力を受けていないので、初期値であるL論理の信号を出力している。そこで、3つ目のクロックでは、XOR回路1231は、H論理の信号の入力をD-FF1211から受け、H論理の信号の入力をD-FF1212から受ける。そこで、XOR回路1231は、排他論理和を取ることでL論理の信号を出力する。また、XOR回路1232は、H論理の信号の入力をD-FF1212から受け、H論理の信号の入力をD-FF1213から受ける。そこで、XOR回路1231は、排他論理和を取ることでL論理の信号を出力する。また、XOR回路1233は、H論理の信号の入力をD-FF1213から受け、L論理の信号の入力をD-FF1214から受ける。そこで、XOR回路1232は、排他論理和を取ることでH論理の信号を出力する。また、3つ目のクロックでは、XOR回路1234~123nは、いずれも2つのL論理の信号の入力を受ける。したがって、XOR回路1234~123nは、排他論理和を取ることでL論理の信号をクロックの立ち上がりのタイミングで出力する。このようにして、n番目のクロックがCDR120から入力されるまでXOR回路1231~123nは論理信号の出力を繰り返す。そして、各XOR回路123j1≦j≦nの整数は、j番目のクロックが入力された時のみH論理となる信号を出力する。すなわち、XOR回路123jは、j番目のビットにパルスが発生しているワンパルス波形信号を出力する。j番目のビットにパルスが発生しているワンパルス波形信号とは、言い換えれば、j番目のビットがH論理で他のビットがL論理である信号である。ここで、XOR回路1231が出力する1つ目のビットにパルスが発生しているワンパルス波形信号を信号aとする。また、XOR回路1232が出力する2つ目のビットにパルスが発生しているワンパルス波形信号を信号bと呼ぶ。また、XOR回路1233が出力する3つ目のビットにパルスが発生しているワンパルス波形信号を信号cと呼ぶ。さらに、XOR回路123nが出力するn番目のビットにパルスが発生しているワンパルス波形信号を信号nと呼ぶ。次に、図6を参照して、ワンパルス波形信号を用いた制御回路10によるSW16の制御について説明する。ここでは、送信コマンドの3つ目のビットを反転させる場合で説明する。すなわち、入力端子B3にL論理の信号が入力され、入力端子B1、B2及びB4~BnにH論理の信号が入力される。OR回路131jは、XOR回路123jが出力した信号の入力を受ける。例えば、OR回路1311は、XOR回路1231から信号aの入力を受ける。OR回路1312は、XOR回路1232から信号bの入力を受ける。OR回路1313は、XOR回路1233から信号cの入力を受ける。さらに、OR回路131nは、XOR回路123nから信号nの入力を受ける。さらに、OR回路131jは、入力端子Bjに入力された信号の入力を受ける。すなわち、OR回路1313は、入力端子B3に入力されたL論理の信号の入力を受ける。また、OR回路1311、1312及び1314~131nはそれぞれH論理の信号の入力を受ける。そして、OR回路131jは、入力された信号の論理和を出力する。すなわち、OR回路1313は、L論理の信号の入力を入力端子B3から受け、3つ目のビットがHになっている信号cの入力を受けるので、3つ目のビットがHになっている信号cが出力される。これに対して、OR回路1311、1312及び1314~131nは、それぞれH論理の信号の入力を入力端子B1、B2及びB4~Bnから受けているので、常にH論理の信号を出力する。このように、OR回路1311~131nのいずれか1つからのみワンパルス波形信号が出力される。AND回路132は、ワンパルス波形信号である信号cの入力をOR回路1313から受ける。また、AND回路132は、H論理の信号の入力をOR回路1311、1312及び1314~131nから受ける。そして、AND回路132は、論理積を取り信号を生成する。ここで、信号cのビットがL論理である時には、他の入力が全てH論理であるので、AND回路132はL論理の信号を出力する。さらに、信号cのビットがH論理である時には、他の入力は全てHであるので、AND回路132はH論理の信号を出力する。すなわち、AND回路132は、3つ目のビットがH論理であり、他のビットがL論理である信号、つまり信号cと同じワンパルス波形信号を出力する。このように、AND回路132は、OR回路1311~131nのいずれか1つからワンパルス波形信号の入力を受け、入力されたワンパルス波形信号と同じ信号を出力する。AND回路133は、出力されたワンパルス波形信号の入力をAND回路132から受ける。ここでは、AND回路133は、3つ目のビットにパルスが発生しているワンパルス波形信号の入力をAND回路132から受ける。さらに、AND回路133は、制御回路10の制御信号入力端子103へ入力されたトリガー信号Cont_Enの入力を受ける。ここで、AND回路133は、トリガー信号として、指定されたコマンドが出力された場合にH論理の信号の入力を受け、それ以外の場合にはL論理の信号の入力を受ける。そして、AND回路133は、制御信号入力端子103にH論理の信号が入力されている場合、AND回路132から入力されたワンパルス波形信号と同じ信号を出力する。また、制御信号入力端子103にL論理の信号が入力されている場合、AND回路133は、L論理の信号を出力する。また、制御信号入力端子103へ入力されたトリガー信号Cnt_Enは、Vddによって吊られており、弱いプルアップがかけられている。すなわち、トリガー信号が制御信号入力端子103に入力されていない状態では、AND回路133にH論理の信号が入力される。スイッチ134は、AND回路133の出力の信号経路を第1制御信号出力端子104又は第2制御信号出力端子105のいずれかに切替えるスイッチである。そして、スイッチ134は、指定されたビットのL論理をH論理に変更するのか、H論理をL論理に変更するのかの選択論理の入力を予め受けている。そして、スイッチ134は、L論理をH論理に変更する選択論理の入力を受けている場合、AND回路133の出力の信号経路を第1制御信号出力端子104側に切替える。また、スイッチ134は、H論理をL論理に変更する選択論理の入力を受けている場合、AND回路133の出力の信号経路を第2制御信号出力端子105側に切替える。そして、スイッチ134から第1制御信号出力端子104及び第2制御信号出力端子105に向かういずれの信号にも弱いプルダウンがかけられている。すなわち、第1制御信号出力端子104及び第2制御信号出力端子105のうち使用していない側からの出力はL論理とされる。例えば、3つ目のビットの選択論理としてL論理をH論理に変更する論理が指定されている場合について説明する。この場合、スイッチ134は、第1制御信号出力端子104側に切り替わっている。そして、AND回路133から出力された3つ目のビットにパルスが発生しているワンパルス波形信号が、第1制御信号出力端子104から出力される。これにより、SW16は、3つ目のビットにパルスが発生しているワンパルス波形信号の入力を第1制御信号出力端子104から受ける。この場合、ワンパルス波形信号のパルス以外の部分ではL論理が入力されるので、その間は、図3のスイッチ論理表200のCnt1が0の状態である。そして、ワンパルス波形信号のパルスが発生している部分ではH論理が入力されるので、その間は、スイッチ論理表200のCnt1が1の状態である。これに対して、SW16は、第2制御信号出力端子104からはL論理の信号を受けている。すなわち、スイッチ論理表200のCnt2の列は常に0の状態である。したがって、Output-Pの3つ目のビット以外では、スイッチ論理表200のCnt1が0でありCnt2が0であるので、SW16は、伝送路に接続されている。そして、Output-Pの3つ目のビットでは、スイッチ論理表200のCnt1が1でありCnt2が0であるので、SW16は、Vdd側に切替わる。これにより、Output-Pの3つ目のビットが電源電圧の電圧を有する信号に変更される。ここで、図7を参照して、制御回路における各信号の対応について説明する。図7は、実施例1に係る制御回路に入力される信号及び生成される信号のタイミングチャートである。図7は紙面に向かって右に向かって時間の経過を表している。ここでは、試験の対象であるコマンドがnビットであり、そのコマンドの3ビット目をL論理からH論理に変更する場合で説明する。また、図7では、テスト対象のコマンドが送信コマンドの場合を示している。まず、正側入力端子101は、Output-Pとして、グラフ220で表される電圧を有する信号の入力を正側信号出力端子301から受ける。また、負側入力端子102は、Output-Nとして、グラフ221で表される電圧を有する信号の入力を負側信号出力端子302から受ける。そして、CDR120は、グラフ220で表されるOutput-P及びグラフ221で表されるOutput-Nから、グラフ222で表されるクロックCLKを作成する。そして、グラフ222で表されるクロック及びライン122から入力される電源電圧を有する信号を受けたときのD-FF1211~121nそれぞれからの出力を用いて、XOR回路1231~123nは、ワンパルス波形信号を生成する。ここで、XOR回路1231は、グラフ223で表される1つ目のビットだけがH論理の信号aを生成する。また、XOR回路1232は、グラフ224で表される2つ目のビットだけがH論理の信号bを生成する。また、XOR回路1233は、グラフ225で表される3つ目のビットだけがH論理の信号cを生成する。また、XOR回路123nは、グラフ226で表されるn番目のビットだけがH論理の信号nを生成する。さらに、入力端子B1には、グラフ227で示されるH論理の信号が入力される。ここで、グラフ227は、2本の線のうち紙面に向かって上の線がLVDSの高電位を表しており、下の線がLVDSの低電位を表している。そして、グラフ227の、実線が入力端子B1に入力される信号の電圧を表している。以下の説明のグラフ228、229、230、232及び234も、グラフ227と同様の方法で各信号を表している。同様に、入力端子B2及びB4~Bnには、グラフ228及びグラフ230などで表されるH論理の信号が入力される。また、入力端子B3には、グラフ229で表されるL論理の信号が入力される。グラフ223~226で表されるワンパルス波形信号がそれぞれOR回路1311~131nに入力される。また、グラフ227~230で表される信号がそれぞれOR回路1311~131nに入力される。これにより、OR回路1313は、グラフ225で表される信号cを出力する。また、OR回路1311、1312及び1314~131nは、H論理の信号を出力する。そして、AND回路132が、OR回路1311~nから出力された信号の入力を受ける。そして、AND回路132は、グラフ225で表される信号cを出力する。さらに、制御信号入力端子103は、グラフ231で示されるような1つ目のクロックの立ち上がりからH論理となる信号Cnt_Enの入力を受ける。AND回路133は、グラフ231で示される信号の入力を受け、グラフ225で表される信号cを出力する。スイッチ134は、グラフ232で表される選択論理を指定する信号の入力を受けている。グラフ232では、L論理をH論理に変更する信号であるH論理の信号が入力されているので、スイッチ134は、第1制御信号出力端子104側に経路を切替える。そして、スイッチ134は、グラフ225で表される信号cの入力をAND回路133から受ける。そして、スイッチ134は、グラフ225で表される信号cを第1制御信号出力端子104から出力する。これにより、第1制御信号出力端子104から出力される信号は、グラフ233で表される信号Cnt1となる。グラフ233は、グラフ225と同じ波形であり、3つ目のビットがH論理となっている。また、第2制御信号出力端子105からは、グラフ234で表されるようなL論理の信号が出力される。SW16は、グラフ233及びグラフ234で表される信号の入力を受けて、Output-Pの3つ目のビットでVddに経路を切替える。これにより、正側信号入力端子501へ入力される信号は、グラフ235で表されるInput-Pとなる。Input-Pは、グラフ235で示すように3つ目のビットの電圧が電源電圧になっている。また、負側信号入力端子502へ入力される信号は、グラフ236で表されるInput-Nとなる。グラフ236で表される信号Input-Nは、グラフ221で表される信号Output-Nと一致する。そして、グラフ235及びグラフ236で表されるように、3つ目のビットのInput-Pは3つ目のビットのInput-Nより高い電位となっている。このため、LVDS受信回路15は、送信コマンドの3つ目のビットが反転したコマンドを受信コマンドとして取得する。次に、図8を参照して、制御回路10の動作についてさらに説明する。図8は、制御回路の動作のフローチャートである。CDR120に、Output-P及びOutput-Nが入力されるステップS101。次に、CDR120は、Output-P及びOutput-Nから同期クロックを生成するステップS102。D-FF1211~D-FF121n及びXOR回路1231~XOR回路123nは、CDR120が生成した同期クロックを用いて、1ビットずつパルスがずれているn本のワンパルス波形信号を生成するステップS103。次に、OR回路1311~131n及びAND回路132は、指定されたビットにパルスがあるワンパルス波形信号を抽出するステップS104。AND回路133は、制御信号入力端子103への信号の入力の有無で、SW17がONとなっているか否かを判定するステップS105。SW17がOFFの場合ステップS105否定、AND回路133からはH論理の信号が出力され、制御回路10によるSW15の制御は終了する。これに対して、SW17がONの場合ステップS105肯定、AND回路133は、制御信号入力端子103から入力される信号Cnt_EnがH論理か否かにより、指定されたコマンドか否かを判定するステップS106。Cnt_En=Hであり、指定されたコマンドでない場合ステップS106否定、ステップS109へ進む。これに対して、Cnt_En=Hであり、指定されたコマンドの場合ステップS106肯定、AND回路133は、指定されたビットにパルスがあるワンパルス波形信号をスイッチ134へ出力する。そして、スイッチ134は、第1制御信号出力端子104又は第2制御信号出力端子105のいずれか指定された信号経路から、指定されたビットにパルスがあるワンパルス波形信号を出力するステップS107。そして、SW16は、第1制御信号出力端子104及び第2制御信号出力端子105からの入力を受けて、信号経路の切替えを行い、Output-Pのワンパルス波形信号のパルスの位置にあたるビットの電圧を変更するステップS108。そして、LVDS受信回路15の正側入力端子101は、Output-Pのビットのうち指定されたビットの電圧が変更された信号であるInput-Pの入力を受ける。そして、制御回路10は、DBB-LSI11から出力される全てのコマンドが終了したか否かを判定するステップS109。コマンドが残っている場合ステップS109否定、ステップS101~ステップS108を繰り返す。これに対して、コマンドが残っていない場合ステップS109肯定、制御回路10は、SW16の制御を終了する。以上に説明したように、本実施例に係る評価装置は、DBB-LSIが送信する所定のコマンドの所定のビットを反転させて、RF-LSIへ入力することが可能である。これにより、信号がビット反転を起こした場合の無線通信端末装置の挙動を容易に評価することができる。ここで、本実施例では、正側の差動信号の指定されたビットの電圧を変更する場合で説明したが、これは負側の差動信号の指定されたビットの電圧を変更するようにしてもよい。図9は、実施例2に係る携帯電話評価装置の概略を示す回路構成図である。本実施例に係る携帯電話評価装置1は、正側差動入力信号又は負側差動入力信号の指定されたビットの電圧を下げることで、その指定されたビットの論理を反転することが実施例1と異なるものである。図9において、図2と同じ符号を有する各部は、特に説明の無い限り同じ機能を有するものとする。本実施例に係る携帯電話評価装置は、図9に示すように、正側差動入力信号の伝送経路にSW19が配置され、負側差動入力信号の伝送経路にSW20が配置されている。本実施例においても、制御回路10の動作は実施例1と同様である。そして、選択論理がH論理、すなわち、L論理をH論理に変える場合には、制御回路10は、指定されたビットの位置にパルスが存在するワンパルス波形信号を第1制御信号出力端子104から出力する。また、選択論理がL論理、すなわち、H論理をL論理に変える場合には、制御回路10は、指定されたビットの位置にパルスが存在するワンパルス波形信号を第2制御信号出力端子105から出力する。SW19は、正側信号出力端子301が出力したOutput-Pを正側信号入力端子501へ入力する信号経路と、基準電圧を有する信号を正側信号入力端子501へ入力する信号経路とを切替えるスイッチである。SW19は、第2制御信号出力端子105から出力されたワンパルス波形信号の入力を受ける。そして、SW19は、パルスが発生している間、基準電圧を有する信号を正側信号入力端子501へ入力する信号経路に切替わる。これにより、Output-Pの指定されたビットの電圧が基準電圧まで落ちる。Output-Pにおける指定されたビットが高電位だった場合、そのままであればLVDS受信回路15は、そのビットの論理をH論理と判定する。しかし、そのビットの電圧が基準電圧まで落ちることで、Output-NよりもOutput-Pの電位が下回るため、LVDS受信回路15は、そのビットの論理をL論理と判定することになる。SW20は、負側信号出力端子302が出力したOutput-Nを負側信号入力端子502へ入力する信号経路と、基準電圧を有する信号を負側信号入力端子502へ入力する信号経路とを切替えるスイッチである。SW20は、第1制御信号出力端子104から出力されたワンパルス波形信号の入力を受ける。そして、SW20は、パルスが発生している間、基準電圧を有する信号を負側信号入力端子502へ入力する信号経路に切替わる。これにより、Output-Nの指定されたビットの電圧が基準電圧まで落ちる。Output-Nにおける指定されたビットが高電位だった場合、そのままであればLVDS受信回路15は、そのビットの論理をL論理と判定する。しかし、そのビットの電圧が基準電圧まで落ちることで、Output-PよりもOutput-Nの電位が下回るため、LVDS受信回路15は、そのビットの論理をH論理と判定することになる。ここで、図10を参照して、SW19及びSW20の信号経路の切替えをまとめて説明する。図10は、SW19及びSW20のスイッチ論理表を表す図である。SW19は、図10のスイッチ論理表600のCnt2の列で表される論理に従って切替えを行う。スイッチ論理表600のCnt1の列は第1制御信号出力端子104から出力された信号を表している。Cnt1の列が0の場合には第1制御信号出力端子104からL論理の信号がSW20に入力されており、1の場合には第1制御信号出力端子104からH論理の信号がSW20に入力されていることを表している。また、スイッチ論理表600のCnt2の行は第2制御信号出力端子105から出力された信号を表している。Cnt2の列が0の場合には第2制御信号出力端子105からL論理の信号がSW19に入力されており、1の場合には第2制御信号出力端子105からH論理の信号がSW19に入力されていることを表している。スイッチ論理表600に示すように、第1制御信号出力端子104からL論理の信号が入力されている場合、SW20は、負側信号出力端子302からの信号を負側信号入力端子502へ伝送する信号経路に切替わる。また、第1制御信号出力端子104からH論理の信号が入力されている場合、SW20は、GNDに切替わる。第1制御信号出力端子104からのみ信号の入力がある場合、SW20は、GNDに切替わる。また、スイッチ論理表600に示すように、第2制御信号出力端子105からL論理の信号が入力されている場合、SW19は、正側信号出力端子301からの信号を正側信号入力端子501へ伝送する信号経路に切替わる。また、第1制御信号出力端子104からL論理の信号が入力されている場合、SW19は、GNDに切替わる。ここで、図11を参照して、本実施例における各信号の対応及びDBB-LSIから出力された送信コマンドの論理とRF-LSIが取得した受信コマンドの論理の対応について説明する。図11は、実施例2に係る制御回路のタイミングチャートである。図11は紙面に向かって右に向かって時間の経過を表している。Output-Pとして、グラフ241で表される電圧を有する信号を正側信号出力端子301が出力している。また、Output-Nとして、グラフ242で表される電圧を有する信号を負側信号出力端子302が出力している。そして、点線243で表される電位が本実施例のLVDSにおける高電位を表しており、本実施例では1.1Vとしている。また、点線244で表される電位が本実施例のLVDSにおける低電位を表しており、本実施例では0.7Vとしている。そして、グラフ241がグラフ242より高い電位となっている部分のビットがH論理であり、グラフ242がグラフ241より高い電位となっている部分のビットがL論理を現している。すなわち、図11は、L論理とH論理が交互に出力されていることを表している。このOutput-P及びOutput-Nの基となる送信コマンドの論理は、表250の紙面に向かって上段のBDD-LSI出力論理のようになる。ここで、表250の紙面に向かって左端の論理は0番目のビットの論理を表している。ここでは、1つ目のビットと4つ目のビットを反転させるビットとして指定しているものとする。送信コマンドの1つ目のビットは、表250に示すようにLである。そこで、1つ目のビットを反転させるために、Output-Nの当該ビットの電位を0.7Vより低くすることになる。すなわち、Output-Nの1つ目のビットの電位を基準電圧GNDにすることになる。また、送信コマンドの4つ目のビットは、表250に示すようにHである。そこで、4つ目のビットを反転させるために、Output-Pの当該ビットの電位を0.7Vより低くすることになる。すなわち、Output-Pの4つ目のビットの電位を基準電圧にすることになる。この場合、制御回路10の反転ビット入力端子107には1つ目のビット及び4つ目のビットを反転させる指示が入力される。すなわち、反転ビット入力端子107の入力端子B1及び入力端子B4にL論理が入力される。さらに、制御回路10の選択論理入力端子106には、1つ目のビットの選択論理としてH論理の選択が入力され、4つ目のビットの選択論理としてL論理の選択が入力される。そして、第1制御信号出力端子104は、グラフ245のように1つ目のビットの位置でパルスが発生するワンパルス波形信号Cnt1を出力する。また、第2制御信号出力端子105は、グラフ246のように4つ目のビットの位置でパルスが発生するワンパルス波形信号Cnt2を出力する。グラフ245のワンパルス波形信号の入力を第1制御信号出力端子104から受けて、SW20は、パルスが発生している1つ目のビットの間、GND側に切替わる。そして、グラフ246のワンパルス波形信号の入力を第2制御信号出力端子105から受けて、SW20は、パルスが発生している4つ目のビットの間、GND側に切替わる。これにより、Input-Pとして正側信号入力端子501に入力される信号は、グラフ247に表される電圧を有する信号となる。また、Input-Nとして負側信号入力端子502に入力される信号は、グラフ248に表される電圧を有する信号となる。ここで、点線249で表される電圧は、基準電圧GNDである。Input-Pは、1つ目のビットの電圧が基準電圧となっている。これに対して、Output-Nの1つ目のビットは、そのままInput-Nとして負側信号入力端子502へ入力される。また、Input-Nは、4つ目のビットの電圧が基準電圧となっている。これに対して、Output-Pの4つ目のビットは、そのままInput-Pとして負側信号入力端子502へ入力される。グラフ247の1つ目のビットの電圧はグラフ248の1ビット目の電圧より低くなっている。したがって、RF-LSI12が取得した受信コマンドの1つ目のビットはH論理である。また、グラフ248の4つ目のビットの電圧はグラフ247の4つ目のビットの電圧よりも高くなっている。したがって、受信コマンドの4つ目のビットはL論理である。また、受信コマンドの1つ目及び4つ目のビット以外のビットの論理は、対応する送信コマンドのビットの論理と一致する。すなわち、受信コマンドの各ビットの論理は、表250の紙面に向かって下段に示すRF-LIS入力論理のようになる。表250で分かるように、1つ目のビットを表す列251と4つ目のビット目を表す列252の位置で、受信コマンドの論理が送信コマンドの論理に対して反転している。以上では、SW19及びSW20をGNDに切替え基準電圧を供給するように説明したが、SW19及びSW20をVddに切替え電源電圧を供給するようにしてもよい。その場合、Cnt1がSW19に入力され、Cnt2がSW20へ入力される。そして、SW1の切替えによって、指定されたビットのL論理がH論理に変更され、SW2の切替えによって、指定されたビットのH論理がL論理に変更されることになる。以上に説明したように、本実施例に係る評価装置は、正側差動入力信号の所定のビットの電圧を基準電圧に落とすことで、送信コマンドの所定のビットの論理をH論理からL論理に変換したものを受信コマンドとする。また、正側差動入力信号の所定のビットの電圧を基準電圧に落とすことで、送信コマンドの所定のビットの論理をH論理からL論理に変換したものを受信コマンドとする。すなわち、実施例1と同様にDBB-LSIが送信する所定のコマンドの所定のビットを反転させた信号を、RF-LSIへ受信コマンドとして入力することが可能である。これにより、信号がビット反転を起こした場合の無線通信端末装置の挙動を容易に評価することができる。また、正側及び負側ともに同じスイッチが挿入されるため、LVDSとしてより正確な信号の送信を行うことができる。さらに、以上の説明では、特定のビットの反転について説明したが、反転させるビットを順次切り替えていき、テストを繰り返すことで、全てのビットの反転のテストを行っても良い。さらに、所定のコマンドの所定のビットの反転がテストできるように、反転させるビットに合わせて、指定するコマンドを自動的に指定する構成にしても良い。