第1方向に沿ってそれぞれ延出するとともに第1方向に交差する第2方向に沿って第1ピッチP1で配置された複数本の第1信号配線と、第2方向に沿ってそれぞれ延出するとともに第1方向に沿って第2ピッチP2で配置された複数本の第2信号配線と、隣接する2本の前記第2信号配線の間において第2方向に沿ってそれぞれ延出するとともに第1方向に並んだn本但し、nは2以上の整数であるの第1主電極を備えた第1電極と、を備えた第1基板と、前記第1主電極を挟んだ両側で第2方向に沿ってそれぞれ延出するとともに第1方向に沿って第3ピッチP3で配置された複数本の第2主電極を備えた第2電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備え、前記第2主電極の前記第3ピッチP3のn倍が前記第2信号配線の第2ピッチP2に略等しく、前記第2信号配線のそれぞれの上方にはいずれかの前記第2主電極が位置することを特徴とする液晶表示装置。前記第1ピッチP1は、前記第2ピッチP2よりも大きいことを特徴とする請求項1に記載の液晶表示装置。前記第1ピッチP1は、前記第2ピッチP2の約3倍であることを特徴とする請求項2に記載の液晶表示装置。前記第1基板は、さらに、前記第2信号配線とそれぞれ対向するとともに前記第2主電極と同電位の第3主電極を備えたことを特徴とする請求項1乃至3のいずれか1項に記載の液晶表示装置。前記第1基板は、さらに、前記第1信号配線のいずれかと前記第2信号配線のいずれかと電気的に接続されたスイッチング素子を備えたことを特徴とする請求項1乃至4のいずれか1項に記載の液晶表示装置。前記第1電極は、さらに、前記スイッチング素子と電気的に接続されるとともに第1方向に沿って延出しn本の前記第1主電極と繋がった副電極を備えたことを特徴とする請求項5に記載の液晶表示装置。第1方向に沿って間隔をおいて配置され第1方向に交差する第2方向に沿ってそれぞれ延出した2本の信号配線と、前記信号配線の間に配置された2本以上の第1主電極を備えた第1電極と、前記信号配線とそれぞれ対向する第3主電極と、を備えた第1基板と、前記信号配線の上方、及び、前記第1主電極間にそれぞれ配置されるとともに前記第1主電極の延出方向と略平行な方向に沿って延出した第2主電極を備え、前記第3主電極と同電位の第2電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。前記第1電極は、さらに、前記信号配線の間において第1方向に沿って延出し前記第1主電極のそれぞれと繋がった副電極を備えたことを特徴とする請求項7に記載の液晶表示装置。第1方向に沿って間隔をおいて配置され第1方向に交差する第2方向に沿ってそれぞれ延出した2本以上の第1主電極を備えた第1電極と、前記第1電極を挟んだ両側で第2方向に沿って延出した第2主電極を備えた第2電極と、を備えた第1基板と、前記第2主電極の上方、及び、前記第1主電極間にそれぞれ配置されるとともに第2方向に沿って延出し前記第2主電極と同電位の第3主電極を備えた第3電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。本実施形態の目的は、表示品位を劣化することなく、種々の解像度に対応することが可能な液晶表示装置を提供することにある。本実施形態によれば、第1方向に沿ってそれぞれ延出するとともに第1方向に交差する第2方向に沿って第1ピッチP1で配置された複数本の第1信号配線と、第2方向に沿ってそれぞれ延出するとともに第1方向に沿って第2ピッチP2で配置された複数本の第2信号配線と、隣接する2本の前記第2信号配線の間において第2方向に沿ってそれぞれ延出するとともに第1方向に並んだn本但し、nは2以上の整数であるの第1主電極を備えた第1電極と、を備えた第1基板と、前記第1主電極を挟んだ両側で第2方向に沿ってそれぞれ延出するとともに第1方向に沿って第3ピッチP3で配置された複数本の第2主電極を備えた第2電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備え、前記第2主電極の前記第3ピッチP3のn倍が前記第2信号配線の第2ピッチP2に略等しく、前記第2信号配線のそれぞれの上方にはいずれかの前記第2主電極が位置することを特徴とする液晶表示装置が提供される。本実施形態によれば、第1方向に沿って間隔をおいて配置され第1方向に交差する第2方向に沿ってそれぞれ延出した2本の信号配線と、前記信号配線の間に配置された2本以上の第1主電極を備えた第1電極と、前記信号配線とそれぞれ対向する第3主電極と、を備えた第1基板と、前記信号配線の上方、及び、前記第1主電極間にそれぞれ配置されるとともに前記第1主電極の延出方向と略平行な方向に沿って延出した第2主電極を備え、前記第3主電極と同電位の第2電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。本実施形態によれば、第1方向に沿って間隔をおいて配置され第1方向に交差する第2方向に沿ってそれぞれ延出した2本以上の第1主電極を備えた第1電極と、前記第1電極を挟んだ両側で第2方向に沿って延出した第2主電極を備えた第2電極と、を備えた第1基板と、前記第2主電極の上方、及び、前記第1主電極間にそれぞれ配置されるとともに第2方向に沿って延出し前記第2主電極と同電位の第3主電極を備えた第3電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、マトリクス状に配置された複数の画素PXによって構成されている。液晶表示パネルLPNは、アクティブエリアACTにおいて、複数本のゲート配線GG1、G2、...、複数本の補助容量線CC1、C2、...、複数本のソース配線SS1、S2、...などを備えている。ゲート配線G及び補助容量線Cは、例えば、第1方向Xに沿って略直線的に延出した信号配線に相当する。ゲート配線G及び補助容量線Cは、第1方向Xに交差する第2方向Yに交互に並列配置されている。ここでは、第1方向Xと第2方向Yとは互いに略直交している。ソース配線Sは、ゲート配線G及び補助容量線Cと交差している。ソース配線Sは、第2方向Yに沿って略直線的に延出した信号配線に相当する。なお、ゲート配線G、補助容量線C、及び、ソース配線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。各画素PXは、スイッチング素子SW、画素電極PE、共通電極CEなどを備えている。保持容量Csは、例えば補助容量線Cと画素電極PEとの間に形成される。補助容量線Cは、補助容量電圧が印加される電圧印加部VCSと電気的に接続されている。なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で共通電極CEの少なくとも一部が対向基板CTに形成された構成であり、これらの画素電極PEと共通電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと共通電極CEとの間に形成される電界は、第1方向Xと第2方向Yとで規定されるX-Y平面あるいは基板主面に対してわずかに傾いた斜め電界あるいは、基板主面にほぼ平行な横電界である。スイッチング素子SWは、例えば、nチャネル薄膜トランジスタTFTによって構成されている。このスイッチング素子SWは、ゲート配線G及びソース配線Sと電気的に接続されている。このようなスイッチング素子SWは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子SWの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。画素電極PEは、各画素PXに配置され、スイッチング素子SWに電気的に接続されている。共通電極CEは、液晶層LQを介して複数の画素PXの画素電極PEに対して共通に配置されている。このような画素電極PE及び共通電極CEは、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。アレイ基板ARは、共通電極CEに電圧を印加するための給電部VSを備えている。この給電部VSは、例えば、アクティブエリアACTの外側に形成されている。対向基板CTの共通電極CEは、アクティブエリアACTの外側に引き出され、図示しない導電部材を介して、給電部VSと電気的に接続されている。図2は、図1に示したアレイ基板ARを対向基板側から見たときの一画素PXの構造例を概略的に示す平面図である。ここでは、X-Y平面における平面図を示している。アレイ基板ARは、ゲート配線G1、ゲート配線G2、補助容量線C1、ソース配線S1、ソース配線S2、スイッチング素子SW、画素電極PE、第1配向膜AL1などを備えている。図示した例では、アレイ基板ARは、さらに、共通電極CEの一部を備えている。図示した例では、画素PXは、破線で示したように、第1方向Xに沿った長さが第2方向Yに沿った長さよりも短い長方形状である。ゲート配線G1及びゲート配線G2は、第2方向Yに沿って第1ピッチP1で配置され、それぞれ第1方向Xに沿って延出している。補助容量線C1は、ゲート配線G1とゲート配線G2との間に位置し、第1方向Xに沿って延出している。ソース配線S1及びソース配線S2は、第1方向Xに沿って第2ピッチP2で配置され、それぞれ第2方向Yに沿って延出している。なお、図示しない他のゲート配線についても第1ピッチP1で配置され、図示しない他のソース配線についても第2ピッチP2で配置されている。図示した画素PXにおいて、ソース配線S1は左側端部に配置され、ソース配線S2は右側端部に配置されている。厳密には、ソース配線S1は当該画素PXとその左側に隣接する画素との境界に跨って配置され、ソース配線S2は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。つまり、画素PXの第1方向Xに沿った長さは、ソース配線間の第2ピッチP2に相当する。また、画素PXにおいて、ゲート配線G1は上側端部に配置され、ゲート配線G2は下側端部に配置されている。厳密には、ゲート配線G1は当該画素PXとその上側に隣接する画素との境界に跨って配置され、ゲート配線G2は当該画素PXとその下側に隣接する画素との境界に跨って配置されている。つまり、画素PXの第2方向Yに沿った長さは、ゲート配線間の第1ピッチP1に相当する。第1ピッチP1は、第2ピッチP2よりも大きい。また、図示した画素PXにおいては、補助容量線C1は、ゲート配線G1の側よりもゲート配線G2の側に偏在している。つまり、補助容量線C1とゲート配線G2との第2方向Yに沿った間隔は、補助容量線C1とゲート配線G1との第2方向Yに沿った間隔よりも小さい。スイッチング素子SWは、図示した例では、ゲート配線G2及びソース配線S1に電気的に接続されている。このスイッチング素子SWは、ゲート配線G2とソース配線S1の交点に設けられている。このようなスイッチング素子SWは、例えば、ソース配線S1及び補助容量線C1と重なる領域に設けられ、ソース配線S1及び補助容量線C1と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。画素電極PEは、隣接するソース配線S1とソース配線S2との間に配置されている。また、この画素電極PEは、補助容量線C1の直上を通りゲート配線G1とゲート配線G2との間に位置している。このような画素電極PEは、スイッチング素子SWと電気的に接続されている。画素電極PEは、主電極としてn本但し、nは2以上の整数であるの主画素電極PA1~PAn、及び、副電極として副画素電極PBを備えている。主画素電極PA1~PAnのそれぞれと、副画素電極PBとは、互いに電気的に接続されている。主画素電極PA1~PAnのそれぞれは、副画素電極PBからゲート配線G1に向かってつまり、副画素電極PBから画素PXの上側端部付近まで第2方向Yに沿って直線的に延出している。このような主画素電極PA1~PAnのそれぞれは、第1方向Xに沿って略同一の幅を有する帯状に形成されている。副画素電極PBは、補助容量線C1と重なる領域に位置し、スイッチング素子SWと電気的に接続されている。図示した例では、副画素電極PBは、1本であるが、2本以上であっても良い。このような画素電極PEは、隣接するソース配線S1とソース配線S2との間の配置されている。換言すると、ソース配線S1及びソース配線S2は、画素電極PEを挟んだ両側に位置している。当然のことながら、主画素電極PA1~PAnは、ソース配線S1とソース配線S2との間の配置されている。共通電極CEは、アレイ基板ARにおいて主電極としての第1主共通電極CA1及び副電極としての第1副共通電極CB1を備えている。これらの第1主共通電極CA1及び第1副共通電極CB1は、互いに電気的に接続されている。第1主共通電極CA1は、X-Y平面内において、画素電極PEを挟んだ両側で主画素電極PAの延出方向と略平行な第2方向Yに沿って直線的に延出している。あるいは、第1主共通電極CA1は、ソース配線Sとそれぞれ対向するとともに主画素電極PAの延出方向と略平行な方向に沿って延出している。このような第1主共通電極CA1は、第1方向Xに沿って略同一の幅を有する帯状に形成されている。図示した例では、第1主共通電極CA1は、第1方向Xに間隔をおいて2本平行に並んでおり、画素PXの左右両端部にそれぞれ配置されている。以下では、これらの第1主共通電極CA1を区別するために、図中の左側の第1主共通電極をCAL1と称し、図中の右側の第1主共通電極をCAR1と称する。第1主共通電極CAL1はソース配線S1と対向し、第1主共通電極CAR1はソース配線S2と対向している。第1副共通電極CB1は、X-Y平面内において、画素電極PEを挟んだ両側で副画素電極PBの延出方向と略平行な第1方向Xに沿って直線的に延出している。あるいは、第1副共通電極CB1は、ゲート配線Gとそれぞれ対向するとともに副画素電極PBの延出方向と略平行な方向に沿って延出している。このような第1副共通電極CB1は、帯状に形成されている。なお、第1副共通電極CB1の第2方向Yに沿った幅については、必ずしも一定でなくても良い。この第1副共通電極CB1は、第1主共通電極CA1と一体的あるいは連続的に形成され、第1主共通電極CA1と電気的に接続されている。図示した例では、第1副共通電極CB1は、第2方向Yに間隔をおいて2本平行に並んでおり、画素PXの上下両端部にそれぞれ配置されている。以下では、これらの第1副共通電極CB1を区別するために、図中の上側の第1副共通電極をCBU1と称し、図中の下側の第1副共通電極をCBB1と称する。第1副共通電極CBU1はゲート配線G1と対向し、第1副共通電極CBB1はゲート配線G2と対向している。画素PXにおいて、第1主共通電極CAL1は左側端部に配置され、第1主共通電極CAR1は右側端部に配置され、第1副共通電極CBU1は上側端部に配置され、第1副共通電極CBB1は下側端部に配置されている。厳密には、第1主共通電極CAL1は当該画素PXとその左側に隣接する画素との境界に跨って配置され、第1主共通電極CAR1は当該画素PXとその右側に隣接する画素との境界に跨って配置され、第1副共通電極CBU1は当該画素PXとその上側に隣接する画素との境界に跨って配置され、第1副共通電極CBB1は当該画素PXとその下側に隣接する画素との境界に跨って配置されている。つまり、ここに示した例では、アレイ基板ARに備えられた共通電極、つまり、第1主共通電極CA1及び第1副共通電極CB1は、画素PXを区画する格子状に形成されている。画素電極PEと共通電極CEとの位置関係に着目すると、以下の関係が言える。X-Y平面内において、主画素電極PAと第1主共通電極CA1とは、互いに略平行に配置されている。このとき、X-Y平面内において、第1主共通電極CA1のいずれも画素電極PEとは重ならない。すなわち、第1方向Xに沿って間隔をおいて隣接する第1主共通電極CAL1及び第1主共通電極CAR1の間には、複数本の主画素電極PA1~PAnが位置している。また、X-Y平面内において、副画素電極PBと第1副共通電極CB1とは、互いに略平行に配置されている。このとき、X-Y平面内において、第1副共通電極CB1のいずれも画素電極PEとは重ならない。すなわち、第2方向Yに沿って間隔をおいて隣接する第1副共通電極CBU1及び第1副共通電極CBB1の間には、1本の副画素電極PBが位置している。図3は、図1に示した対向基板CTにおける一画素PXの構造例を概略的に示す平面図である。ここでは、X-Y平面における平面図を示している。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板に備えられた画素電極PEと、第1主共通電極CA1及び第1副共通電極CB1とを破線で示している。共通電極CEは、対向基板CTに主電極としての第2主共通電極CA2及び副電極としての第2副共通電極CB2を備えている。これらの第2主共通電極CA2及び第2副共通電極CB2は、互いに電気的に接続されている。また、これらの第2主共通電極CA2及び第2副共通電極CB2は、例えば、アクティブエリアの外側などにおいて、アレイ基板に備えられた第1主共通電極CA1及び第1副共通電極CB1と電気的に接続されており、第1主共通電極CA1及び第1副共通電極CB1と同電位である。第2主共通電極CA2は、X-Y平面内において、主画素電極PA1~PAnのそれぞれを挟んだ両側で主画素電極PAの延出方向と略平行な第2方向Yに沿って直線的に延出している。あるいは、第2主共通電極CA2は、ソース配線Sの上方、及び、主画素電極PA間にそれぞれ1本ずつ配置されるとともに主画素電極PAの延出方向と略平行な方向に沿って延出している。あるいは、第2主共通電極CA2は、第1主共通電極CA1の上方、及び、主画素電極PA間にそれぞれ1本ずつ配置されるとともに主画素電極PAの延出方向と略平行な方向に沿って延出している。このような第2主共通電極CA2は、第1方向Xに沿って略同一の幅を有する帯状に形成されている。図示した例では、一画素PXあたり、n1本の第2主共通電極CA2-1~CA2-n1が第1方向Xに沿って第3ピッチP3で配置されている。第2主共通電極CA2-1は、第1主共通電極CAL1と対向しているあるいは、ソース配線S1の上方に位置している。第2主共通電極CA2-n1は、第1主共通電極CAR1と対向しているあるいは、ソース配線S2の上方に位置している。画素PXにおいて、第2主共通電極CA2-1は左側端部に配置され、第2主共通電極CA2-n1は右側端部に配置されている。厳密には、第2主共通電極CA2-1は当該画素PXとその左側に隣接する画素との境界に跨って配置され、第2主共通電極CA2-n1は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。n-1本の第2主共通電極CA2-2~CA2-n1は、第2主共通電極CA2-1と、第2主共通電極CA2-n1との間に位置し、等ピッチ第3ピッチで配置されている。第2主共通電極CA2-2は第2主共通電極CA2-1に隣接し、第2主共通電極CA2-nは第2主共通電極CA2-n1に隣接している。第2主共通電極CA2-1及び第2主共通電極CA2-2は、主画素電極PA1を挟んだ両側に位置している。なお、図示しない主画素電極PA2は主画素電極PA1に隣接し、これらの主画素電極PA1及び主画素電極PA2は、第2主共通電極CA2-2を挟んだ両側に位置している。同様に、第2主共通電極CA2-n及び第2主共通電極CA2-n1は、主画素電極PAnを挟んだ両側に位置している。なお、図示しない主画素電極PAn-1は主画素電極PAnに隣接し、これらの主画素電極PAn-1及び主画素電極PAnは、第2主共通電極CA2-nを挟んだ両側に位置している。つまり、X-Y平面内において、第2主共通電極CA2と主画素電極PAとは、第1方向Xに沿って交互に配置されている。また、画素PXの左右両端部に位置しているそれぞれの第2主共通電極CA2は、第1主共通電極CA1と対向しているあるいはソース配線の上方に位置している。第2副共通電極CB2は、X-Y平面内において、画素電極PEを挟んだ両側で副画素電極PBの延出方向と略平行な第1方向Xに沿って直線的に延出している。あるいは、第2副共通電極CB2は、第1副共通電極CB1と対向するとともに副画素電極PBの延出方向と略平行な方向に沿って延出している。あるいは、第2副共通電極CB2は、ゲート配線Gの上方に配置されるとともに副画素電極PBの延出方向と略平行な方向に沿って延出している。このような第2副共通電極CB2は、第2主共通電極CA2と一体的あるいは連続的に形成され、第2主共通電極CA2と電気的に接続されている。つまり、対向基板CTにおいては、共通電極CEは格子状に形成されている。図示した例では、第2副共通電極CB2は、第2方向Yに間隔をおいて2本平行に並んでおり、画素PXの上下両端部にそれぞれ配置されている。以下では、これらの第2副共通電極CB2を区別するために、図中の上側の第2副共通電極をCBU2と称し、図中の下側の第2副共通電極をCBB2と称する。第2副共通電極CBU2は、第1副共通電極CBU1と対向しているあるいは、ゲート配線G1の上方に位置している。第2副共通電極CBB2は、第1副共通電極CBB2と対向しているあるいは、ゲート配線G2の上方に位置している。画素PXにおいて、第2副共通電極CBU2は上側端部に配置され、第2副共通電極CBB2は下側端部に配置されている。厳密には、第2副共通電極CBU2は当該画素PXとその上側に隣接する画素との境界に跨って配置され、第2副共通電極CBB2は当該画素PXとその下側に隣接する画素との境界に跨って配置されている。第3ピッチP3の第2主共通電極CA2の間には、必ず1本の主画素電極PAが位置している。また、第2主共通電極CA2は画素PXの左右両端部に位置し、それぞれソース配線Sの上方に位置している。このため、画素電極PEの主画素電極PAの本数をn本としたとき、第2主共通電極CA2の第3ピッチP3のn倍がソース配線Sの第2ピッチP2に略等しい。図4は、図3のA-A線で切断した液晶表示パネルLPNの断面構造を概略的に示す断面図である。図5は、図3のB-B線で切断した液晶表示パネルLPNの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。液晶表示パネルLPNを構成するアレイ基板ARの背面側には、バックライト4が配置されている。バックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオードLEDを利用したものや冷陰極管CCFLを利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。アレイ基板ARは、光透過性を有する第1絶縁基板10を用いて形成されている。このアレイ基板ARは、第1絶縁基板10の内側、つまり、対向基板CTと対向する側においてゲート配線G1、ゲート配線G2、補助容量線C1、ソース配線S1、ソース配線S2、画素電極PE、共通電極CE、第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、第1配向膜AL1などを備えている。ゲート配線G1、ゲート配線G2、及び、補助容量線C1は、第1絶縁膜11の上に形成され、第2絶縁膜12によって覆われている。ソース配線S1及びソース配線S2は、第2絶縁膜12の上に形成され、第3絶縁膜13によって覆われている。つまり、第2絶縁膜12は、ゲート配線G1、ゲート配線G2、補助容量線C1と、ソース配線S1、ソース配線S2との間の層間絶縁膜に相当する。画素電極PEの主画素電極PA1~PAnや副画素電極PB、共通電極CEの第1主共通電極CAL1、第1主共通電極CAR1、第1副共通電極CBU1、第1副共通電極CBB1などは、同一絶縁膜の上面、すなわち、第3絶縁膜13の上面に形成されている。このような画素電極PEと、共通電極CEの第1主共通電極CAL1、第1主共通電極CAR1、第1副共通電極CBU1、第1副共通電極CBB1とは同一材料によって形成可能である。主画素電極PA1~PAnは、隣接するソース配線S1及びソース配線S2のそれぞれの直上の位置よりもそれらの内側に位置している。第1主共通電極CAL1は、ソース配線S1の直上に位置している。第1主共通電極CAR1は、ソース配線S2の直上に位置している。第1副共通電極CBU1は、ゲート配線G1の直上に位置している。図示しない第1副共通電極CBB1は、ゲート配線G2の直上に位置している。第1配向膜AL1は、アレイ基板ARの対向基板CTと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第1配向膜AL1は、画素電極PEの主画素電極PA1~PAnや副画素電極PB、共通電極CEの第1主共通電極CAL1、第1主共通電極CAR1、第1副共通電極CBU1、第1副共通電極CBB1などを覆っており、第3絶縁膜13の上にも配置されている。このような第1配向膜AL1は、水平配向性を示す材料によって形成されている。対向基板CTは、光透過性を有する第2絶縁基板20を用いて形成されている。この対向基板CTは、第2絶縁基板20の内側、つまり、アレイ基板ARと対向する側においてブラックマトリクスBM、カラーフィルタCF、オーバーコート層OC、共通電極CE、第2配向膜AL2などを備えている。ブラックマトリクスBMは、各画素PXを区画し、開口部APを形成する。すなわち、ブラックマトリクスBMは、ソース配線S、ゲート配線G、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここに示した例では、ブラックマトリクスBMは、ソース配線S1及びソース配線S2の上方に位置し第2方向Yに沿って延出した部分と、ゲート配線G1及び図示しないゲート配線G2の上方に位置し第1方向Xに沿って延出した部分を備えており、格子状に形成されている。このブラックマトリクスBMは、第2絶縁基板20のアレイ基板ARに対向する内面20Aに配置されている。カラーフィルタCFは、各画素PXに対応して配置されている。すなわち、カラーフィルタCFは、第2絶縁基板20の内面20AにおいてブラックマトリクスBMによって区画された内側に配置されるとともに、その一部がブラックマトリクスBMに乗り上げている。第1方向Xに隣接する画素PXにそれぞれ配置されたカラーフィルタCFは、互いに色が異なる。例えば、カラーフィルタCFは、赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。これらのカラーフィルタCF同士の境界は、ブラックマトリクスBMと重なる位置にある。オーバーコート層OCは、カラーフィルタCFを覆っている。このオーバーコート層OCは、カラーフィルタCFの表面の凹凸の影響を緩和する。共通電極の第2主共通電極CA2-1~CA2-n1、第2副共通電極CBU2、図示しない第2副共通電極CBB2などは、オーバーコート層OCのアレイ基板ARと対向する側に形成されている。特に、第2主共通電極CA2-1、第2主共通電極CA2-n1、第2副共通電極CBU2、第2副共通電極CBB2は、ブラックマトリクスBMの直下に位置している。第2主共通電極CA2-1は、第1主共通電極CAL1の直上に位置している。第2主共通電極CA2-n1は、第1主共通電極CAR1の直上に位置している。第2主共通電極CA2-2~CA2-nは、第2主共通電極CA2-1と第2主共通電極CA2-n1との間に位置し、その直下には、いずれの主画素電極も位置していないし、いずれのソース配線も位置していない。第2副共通電極CBU2は、第1副共通電極CBU1の直上に位置している。図示しない第2副共通電極CBB2は、第1副共通電極CBB1の直上に位置している。上記の開口部APにおいて、画素電極PEと共通電極CEとの間の領域は、バックライト光が透過可能な透過領域に相当する。第2配向膜AL2は、対向基板CTのアレイ基板ARと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第2配向膜AL2は、共通電極CEの第2主共通電極CA2-1~CA2-n1、第2副共通電極CBU2、第2副共通電極CBB2やオーバーコート層OCなどを覆っている。このような第2配向膜AL2は、水平配向性を示す材料によって形成されている。これらの第1配向膜AL1及び第2配向膜AL2には、液晶層LQの液晶分子を初期配向させるための配向処理例えば、ラビング処理や光配向処理がなされている。第1配向膜AL1が液晶分子を初期配向させる第1配向処理方向PD1、及び、第2配向膜AL2が液晶分子を初期配向させる第2配向処理方向PD2は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第1配向処理方向PD1及び第2配向処理方向PD2は、図3に示したように、X-Y平面内において、第2方向Yと略平行であって、同じ向きである。上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば2~7μmのセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で、アクティブエリアACTの外側のシール材によって貼り合わせられている。液晶層LQは、アレイ基板ARと対向基板CTとの間に形成されたセルギャップに保持され、第1配向膜AL1と第2配向膜AL2との間に配置されている。このような液晶層LQは、例えば、誘電率異方性が正ポジ型の液晶材料によって構成されている。アレイ基板ARの外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面10Bには、第1光学素子OD1が接着剤などにより貼付されている。この第1光学素子OD1は、液晶表示パネルLPNのバックライト4と対向する側に位置しており、バックライト4から液晶表示パネルLPNに入射する入射光の偏光状態を制御する。この第1光学素子OD1は、第1偏光軸あるいは第1吸収軸AX1を有する第1偏光板PL1を含んでいる。なお、第1偏光板PL1と第1絶縁基板10との間に位相差板などの他の光学素子が配置されても良い。対向基板CTの外面、つまり、対向基板CTを構成する第2絶縁基板20の外面20Bには、第2光学素子OD2が接着剤などにより貼付されている。この第2光学素子OD2は、液晶表示パネルLPNの表示面側に位置しており、液晶表示パネルLPNから出射した出射光の偏光状態を制御する。この第2光学素子OD2は、第2偏光軸あるいは第2吸収軸AX2を有する第2偏光板PL2を含んでいる。なお、第2偏光板PL2と第2絶縁基板20との間に位相差板などの他の光学素子が配置されていても良い。第1偏光板PL1の第1偏光軸AX1と、第2偏光板PL2の第2偏光軸AX2とは、略直交する位置関係クロスニコルにある。このとき、一方の偏光板は、例えば、その偏光軸が主画素電極PAあるいは主共通電極CAの延出方向と略平行または略直交するように配置されている。つまり、主画素電極PAあるいは主共通電極CAの延出方向が第2方向Yである場合、一方の偏光板の吸収軸は、第2方向Yと略平行であるつまり、第1方向Xと略直交する、あるいは、第2方向Yと略直交するつまり、第1方向Xと略平行である。あるいは、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第1配向処理方向PD1あるいは第2配向処理方向PD2と平行または直交するように配置されている。初期配向方向が第2方向Yと平行である場合、一方の偏光板の偏光軸は、第2方向Yと平行、あるいは、第1方向Xと平行である。図3において、aで示した例では、第1偏光板PL1は、その第1偏光軸AX1が主画素電極PAの延出方向あるいは液晶分子LMの初期配向方向第2方向Yに対して直交するつまり、第1方向Xに平行となるように配置され、また、第2偏光板PL2は、その第2偏光軸AX2が主画素電極PAの延出方向あるいは液晶分子LMの初期配向方向に対して平行となるつまり、第2方向Yと平行となるように配置されている。また、図3において、bで示した例では、第2偏光板PL2は、その第2偏光軸AX2が主画素電極PAの延出方向あるいは液晶分子LMの初期配向方向第2方向Yに対して直交するつまり、第1方向Xに平行となるように配置され、また、第1偏光板PL1は、その第1偏光軸AX1が主画素電極PAの延出方向あるいは液晶分子LMの初期配向方向に対して平行となるつまり、第2方向Yと平行となるように配置されている。次に、上記構成の液晶表示パネルLPNの動作について、図2乃至図5を参照しながら説明する。すなわち、液晶層LQに電圧が印加されていない状態、つまり、画素電極PEと共通電極CEとの間に電位差あるいは電界が形成されていない状態OFF時には、液晶層LQの液晶分子LMは、その長軸が第1配向膜AL1の第1配向処理方向PD1及び第2配向膜AL2の第2配向処理方向PD2を向くように配向している。このようなOFF時が初期配向状態に相当し、OFF時の液晶分子LMの配向方向が初期配向方向に相当する。なお、厳密には、液晶分子LMは、X-Y平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子LMの初期配向方向とは、OFF時の液晶分子LMの長軸をX-Y平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子LMは、X-Y平面に平行に配向しているものとし、X-Y平面と平行な面内で回転するものとして説明する。ここでは、第1配向処理方向PD1及び第2配向処理方向PD2は、ともに第2方向Yと略平行な方向である。OFF時においては、液晶分子LMは、図3に破線で示したように、その長軸が第2方向Yと略平行な方向に初期配向する。つまり、液晶分子LMの初期配向方向は、主画素電極PAあるいは主共通電極CAの延出方向である第2方向Yと平行あるいは、第2方向Yに対して0°である。図示した例のように、第1配向処理方向PD1及び第2配向処理方向PD2が平行且つ同じ向きである場合、液晶層LQの断面において、液晶分子LMは、液晶層LQの中間部付近で略水平プレチルト角が略ゼロに配向し、ここを境界として第1配向膜AL1の近傍及び第2配向膜AL2の近傍において対称となるようなプレチルト角を持って配向するスプレイ配向。ここで、第1配向膜AL1を第1配向処理方向PD1に配向処理した結果、第1配向膜AL1の近傍における液晶分子LMは第1配向処理方向PD1に初期配向され、第2配向膜AL2を第2配向処理方向PD2に配向処理した結果、第2配向膜AL2の近傍における液晶分子LMは第2配向処理方向PD1に初期配向される。そして、第1配向処理方向PD1と第2配向処理方向PD2は互いに平行で且つ同じ向きである場合には、上述のように液晶分子LMはスプレイ配向になり、上記したように液晶層LQの中間部を境界として、アレイ基板AR上の第1配向膜AL1の近傍での液晶分子LMの配向と対向基板CT上の第2配向膜AL2の近傍での液晶分子LMの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第1配向処理方向PD1及び第2配向処理方向PD2が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。なお、第1配向処理方向PD1及び第2配向処理方向PD2が互いに平行且つ逆向きである場合、液晶層LQの断面において、液晶分子LMは、第1配向膜AL1の近傍、第2配向膜AL2の近傍、及び、液晶層LQの中間部において略均一なプレチルト角を持って配向するホモジニアス配向。バックライト4からのバックライト光の一部は、第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光は、第1偏光板PL1の第1吸収軸AX1と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態によって変化するが、OFF時においては、液晶層LQを通過した直線偏光の偏光状態はほとんど変化しない。このため、液晶表示パネルLPNを透過した直線偏光は、第1偏光板PL1に対してクロスニコルの位置関係にある第2偏光板PL2によって吸収される黒表示。一方、液晶層LQに電圧が印加された状態、つまり、画素電極PEと共通電極CEとの間に電位差あるいは電界が形成された状態ON時では、画素電極PEと共通電極CEとの間に基板と略平行な横電界あるいは斜め電界が形成される。液晶分子LMは、電界の影響を受け、その長軸が図中の実線で示したようにX-Y平面と略平行な平面内で回転する。図3に示した例では、画素PX内において、例えば、主画素電極PA1と第2主共通電極CA2-1あるいは第1主共通電極CAL1との間の領域内では、液晶分子LMは、第2方向Yに対して反時計回りに回転し図中の左上を向くように配向する。また、主画素電極PA1と第2主共通電極CA2-2との間の領域内では、液晶分子LMは、第2方向Yに対して時計回りに回転し図中の右上を向くように配向する。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、液晶分子LMの配向方向は、主画素電極PAと重なる位置あるいは第2主共通電極CA2と重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素PXには、複数のドメインが形成される。このようなON時には、バックライト4から液晶表示パネルLPNに入射したバックライト光の一部は、第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光は、第1偏光板PL1の第1吸収軸AX1と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態に応じて変化する。例えば、第1方向Xに平行な直線偏光が液晶表示パネルLPNに入射すると、液晶層LQを通過する際に第1方向Xに対して45°-225°方位あるいは135°-315°方位に配向した液晶分子LMによりλ/2の位相差の影響を受ける但し、λは液晶層LQを透過する光の波長である。これにより、液晶層LQを通過した光の偏光状態は、第2方向Yに平行な直線偏光となる。このため、ON時においては、液晶層LQを通過した少なくとも一部の光は、第2偏光板PL2を透過する白表示。但し、画素電極あるいは共通電極と重なる位置では、液晶分子が初期配向状態を維持しているため、OFF時と同様に黒表示となる。上記の通り、本実施形態の構成によれば、一画素内における液晶分子LMの配向方向は、ON時には、XY平面において少なくとも主として2方向に分かれる。このような配向を実現するためには、少なくとも画素電極PEに加えて、共通電極CEとして第2主共通電極CA2を備えていればよい。つまり、アレイ基板ARに備えられた第1主共通電極CA1及び第1副共通電極CB1、対向基板CTに備えられた第2副共通電極CB2は、他の配線からの電界をシールドしたり、液晶分子LMの配向制御に必要な電界を補強したり、隣接する画素での液晶分子LMの配向制御に必要な電界を形成したり、共通電極CEを冗長化したりするものであって、上記のマルチドメインを形成するのに必須ではない。図6は、本実施形態における1単位画素の構成例を概略的に示す平面図である。1単位画素PUは、X-Y平面において、略正方形状である。この1単位画素PUは、それぞれ長方形状に形成された赤色画素PXR、緑色画素PXG、及び、青色画素PXBを備えている。図示した例では、赤色画素PXR、緑色画素PXG、及び、青色画素PXBは、それぞれ第1方向Xの長さよりも第2方向Yの長さの方が長い長方形状であり、第1方向Xに沿ってこの順に並んでいる。詳述しないが、赤色画素PXRには赤色カラーフィルタが配置され、緑色画素PXGには緑色カラーフィルタが配置され、青色画素PXBには青色カラーフィルタが配置されている。ゲート配線G1とゲート配線G2とは、第1ピッチP1で第2方向Yに並んでいる。ソース配線S1、ソース配線S2、ソース配線S3、及び、ソース配線S4は、それぞれ第2ピッチP2で第1方向Xに並んでいる。赤色画素PXRは、ゲート配線G1及びゲート配線G2と、ソース配線S1及びソース配線S2とで区画されている。緑色画素PXGは、ゲート配線G1及びゲート配線G2と、ソース配線S2及びソース配線S3とで区画されている。青色画素PXBは、ゲート配線G1及びゲート配線G2と、ソース配線S3及びソース配線S4とで区画されている。これらの3つの画素PXR、PXG、PXBからなる1単位画素PUは、第1方向Xに沿った長さ、つまり、ソース配線S1からソース配線S4までの長さ第2ピッチP2の3倍と、第2方向Yに沿った長さ、つまり、ゲート配線G1からゲート配線G2までの長さ第1ピッチP1とが略等しい。つまり、第1ピッチP1は、第2ピッチP2の約3倍である。赤色画素PXRの画素電極PER、緑色画素PXGの画素電極PEG、及び、青色画素PXBの画素電極PEBは、それぞれ同一本数の主画素電極を備えている。ここに示した例では、各画素電極PEは、2本の主画素電極PAを備えている。すなわち、画素電極PERは2本の主画素電極PAR1及びPAR2を備え、画素電極PEGは2本の主画素電極PAG1及びPAG2を備え、画素電極PEBは2本の主画素電極PAB1及びPAB2を備えている。このような2本の主画素電極PAを備えた画素電極PEに対応して、共通電極CEは、1画素あたり、3本の第2主共通電極CA2を備えている。例えば、赤色画素PXRにおいては、共通電極CEは、ソース配線S1の上方に位置する第2主共通電極CA2-1、画素電極PERの主画素電極PAR1と主画素電極PAR2との間に位置する第2主共通電極CA2-2、及び、ソース配線S2の上方に位置する第2主共通電極CA2-3を備えている。なお、第2主共通電極CA2-3は、赤色画素PXRに隣接する緑色画素PXGの第2主共通電極としても機能する。これらの第2主共通電極CA2-1、第2主共通電極CA2-2、及び、第2主共通電極CA2-3は、第3ピッチP3で配置されている。緑色画素PXGにおいても同様であり、画素電極PEGの主画素電極PAG1を挟んだ両側、及び、主画素電極PAG2を挟んだ両側に、それぞれ第2主共通電極CA2が配置されている。また、青色画素PXBにおいても、画素電極PEBの主画素電極PAB1を挟んだ両側、及び、主画素電極PAB2を挟んだ両側に、それぞれ第2主共通電極CA2が配置されている。ここに示した例では、画素電極PEの主画素電極PAの本数nが2本であるため、一画素あたり、3本の第2主共通電極CA2が配置される。つまり、一画素あたり、第3ピッチP3で隣接する第2主共通電極CA2の間の開口部が2箇所形成され、それぞれの開口部に1本の主画素電極PAが対向する。しかも、画素PXの左側端部及び右側端部に位置するソース配線Sと対向する位置には、それぞれ第2主共通電極CA2が配置されている。このため、第2主共通電極CA2の第3ピッチP3の2倍がソース配線Sの第2ピッチP2に略等しい。この関係は、赤色画素PXR、緑色画素PXG、及び、青色画素PXBについて、それぞれ同様である。このように、1個の画素電極PEが備える主画素電極PAの本数をn本とした場合、1画素あたりに配置される第2主共通電極CA2はn1本となり、隣接する第2主共通電極CA2の間に1本の主画素電極PAが配置される。換言すると、主画素電極PAを挟んだ両側に第2主共通電極CA2を配置した構造を基本構造とし、主画素電極PAの延出方向である第2方向Yに交差する第1方向Xに、この基本構造をnセット並べることで、画素PXの第1方向Xに沿った長さ画素幅が拡張した構成にも対応することが可能となる。なお、この場合であっても、3色画素からなる1単位画素PUが略正方形状を維持するため、画素PXの第2方向Yに沿った長さあるいは第1ピッチP1は第1方向Xに沿った長さ第2ピッチP2の略3倍とすることが望ましい。1単位画素PUのサイズが比較的大きく、例えば、200ppiを下回る比較的低解像度の要求に対しては、上記の基本構造を1セットだけで画素PXを構成しようとすると、透過率の低下を招く。これは、以下のような理由に起因する。すなわち、主画素電極PA及び第2主共通電極CA2のそれぞれの第1方向Xに沿った電極幅を維持すると、画素PXの第1方向Xに沿った長さの増加に伴って主画素電極PAと第2主共通電極CA2との第1方向Xに沿った電極間距離が拡大する。このため、高解像度の場合と同程度の駆動電圧では、画素電極PEと共通電極CEとの間に、液晶分子LMを回転させるのに十分な電界を形成することができず、十分な透過率を得ることができない。あるいは、主画素電極PA及び第2主共通電極CA2のそれぞれの第1方向Xに沿った電極幅を拡大すると、主画素電極PAと第2主共通電極CA2との第1方向Xに沿った電極間距離の拡大を抑制できる。しかしながら、画素電極PE及び共通電極CEと重なる部分では、液晶分子LMを回転させる横電界がほとんど形成されないあるいは、液晶分子LMを駆動するのに十分な電界が形成されないため、液晶分子LMは、OFF時と同様に初期配向方向からほとんど動かない。このため、主画素電極PA及び第2主共通電極CA2の電極幅の拡大に伴って、表示に寄与する開口部の面積が低下してしまい、十分な透過率を得ることができない。そこで、画素電極PEと共通電極CEとの間に液晶分子を回転させるのに十分な電界を形成可能な条件の下で、主画素電極PAと第2主共通電極CA2との第1方向Xの電極間距離を調整し、1セット分の基本構造だけでは、第1方向Xの画素幅をカバーしきれない場合には、基本構造を第1方向Xに複数セット並べることで、透過率の低下を招くことなく、種々の解像度、特に低解像度に対応することが可能となる。図7は、解像度と透過率との関係の一例を示す図である。図示した例では、基本構造が1セットの画素構成により、200ppi以上の解像度に対応することが可能である。但し、解像度が増大するにしたがって、1単位画素PUのサイズが小さくなり、表示に寄与する面積も小さくなることから、透過率が低下する傾向を呈する。基本構造が1セットの場合、200ppi未満の解像度では、上記の理由、つまり、主画素電極PAと第2主共通電極CA2との間の電極間距離の拡大に伴って液晶分子が回転しにくくなったり、電極間距離の拡大を抑制するために電極幅を拡大したりすることによって、透過率が低下する傾向を呈する。そこで、200ppiを下回る解像度では、基本構造を2セットにした画素構成を採用する。これにより、透過率を向上することが可能となる。しかしながら、基本構造が2セットの場合であっても、さらに画素幅が拡大する低解像度では、上記の理由によって透過率が低下する傾向を呈する。このため、基本構造を3セットにした画素構成を採用することで透過率を向上することが可能となる。このように、基本構造を複数セット組み合わせることによって、比較的低解像度の要求に対しても、透過率の低下を抑制することが可能となる。本実施形態によれば、画素電極PEと共通電極CEとの間の電極間隙において高い透過率を得ることが可能となる。また、一画素あたりの透過率を十分に高くするためには、主画素電極PAと主共通電極CAとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する例えば、主画素電極PAに対して主共通電極CAの配置位置を変更することで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。また、本実施形態によれば、ブラックマトリクスBMと重なる領域では、透過率が十分に低下している。これは、ソース配線Sの直上に位置する共通電極CEの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスBMを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスBMと重なる領域の液晶分子LMがOFF時あるいは黒表示時と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタCFの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。また、アレイ基板ARと対向基板CTとの合わせずれが生じた際に、画素電極PEを挟んだ両側の共通電極CEとの電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素PXに共通に生じるため、画素PX間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ARと対向基板CTとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタCFの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。また、本実施形態によれば、第1主共通電極CA1がソース配線Sと対向するため、ソース配線Sからの不所望な電界を遮蔽することが可能となる。このため、ソース配線Sから液晶層LQに対して不所望なバイアスが印加されることを抑制することができ、クロストーク例えば、当該画素PXが黒を表示する画素電位に設定されている状態で、当該画素PXに接続されたソース配線に白を表示する画素電位が供給されたときに、当該画素PXの一部から光漏れが生じて輝度の上昇を招く現象などの表示不良の発生を抑制することが可能となる。また、本実施形態によれば、第1副共通電極CB1がゲート配線Gと対向するため、ゲート配線Gからの不所望な電界を遮蔽することが可能となる。このため、ゲート配線Gから液晶層LQに対して不所望なバイアスが印加されることを抑制することができ、焼きツキなどの表示不良の発生、さらには、液晶分子の配向不良に起因した光漏れの発生を抑制することが可能となる。また、本実施形態によれば、アレイ基板ARに備えられた第1主共通電極CA1及び第1副共通電極CB1は、互いに電気的に接続され、格子状に形成されているため、冗長性を向上することが可能となる。また、対向基板CTに備えられた第2主共通電極CA2及び第2副共通電極CB2は、互いに電気的に接続され、格子状に形成されているため、冗長性を向上することが可能となる。したがって、アレイ基板ARに備えられた共通電極CEの一部で断線が発生したり、対向基板CTに備えられた共通電極CEの一部に断線が発生したりしたとしても、各画素PXに安定してコモン電位を供給することが可能となり、表示不良の発生を抑制することが可能となる。なお、上記の例では、液晶分子LMの初期配向方向が第2方向Yと平行である場合について説明したが、液晶分子LMの初期配向方向は、図3に示したように、第2方向Yを斜めに交差する斜め方向Dであっても良い。ここで、第2方向Yに対する初期配向方向Dのなす角度θ1は、0°より大きく45°より小さい角度である。なお、このなす角度θ1については、5°~30°程度、より望ましくは20°以下とすることが液晶分子LMの配向制御の観点で極めて有効である。つまり、液晶分子LMの初期配向方向は、第2方向Yに対して0°乃至20°の範囲内の方向と略平行であることが望ましい。また、上記の例では、液晶層LQが正ポジ型の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層LQは、誘電率異方性が負ネガ型の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ1が45°~90°、望ましくは70°以上とすることが好ましい。なお、ON時においても、画素電極PE上あるいは共通電極CE上では、横電界がほとんど形成されないあるいは、液晶分子LMを駆動するのに十分な電界が形成されないため、液晶分子LMは、OFF時と同様に初期配向方向からほとんど動かない。このため、画素電極PE及び共通電極CEがITOなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ON時において表示にほとんど寄与しない。したがって、画素電極PE及び共通電極CEは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムAl、チタンTi、銀Ag、モリブデンMo、タングステンWなどの不透明な導電材料を用いて形成しても良い。画素電極PE及び共通電極CEの少なくとも一方が上記の不透明な導電材料によって形成された場合、液晶表示パネルLPNに入射した直線偏光は、画素電極PEや共通電極CEのエッジの延出方向と略平行であるあるいは略直交する。また、上記のような不透明な導電材料によって形成されているゲート配線G、補助容量線C、及び、ソース配線Sの延出方向は、液晶表示パネルLPNに入射した直線偏光と略平行であるあるいは略直交する。このため、画素電極PEや共通電極CE、ゲート配線G、補助容量線C、及び、ソース配線Sのエッジで反射された直線偏光は、その偏光面が乱れにくく、偏光子である第1偏光板PL1を透過した際の偏光面を維持することができる。したがって、OFF時において、液晶表示パネルLPNを透過した直線偏光は、検光子である第2偏光板PL2で十分に吸収されるため、光漏れを抑制することが可能となる。つまり、黒表示の際に十分に透過率を低減することができ、コントラスト比の低下を抑制することが可能となる。また、画素電極PEや共通電極CEの周辺での光漏れ対策のためにブラックマトリクスBMの幅を拡張する必要がなく、開口部APの面積の低減、ON時の透過率の低減を抑制することが可能となる。なお、本実施形態において、画素PXの構造は、上記の例に限定されるものではない。上記の例では、副画素電極PBの直下に補助容量線が配置された構成について説明したが、副画素電極PBの直下には、ゲート配線が配置されても良い。また、補助容量線の配置位置は画素の下側ゲート配線G2の近傍でなくても良いし、ゲート配線の配置位置は画素の上側端部あるいは下側端部でなくてもよい。上記の例では、画素電極PEが主画素電極PA及び副画素電極PBを備えた場合について説明したが、画素電極PEは、スイッチング素子SWと電気的に接続可能であれば、副画素電極PBを備えていなくても良い。上記の例では、主画素電極PAの延出方向が第2方向Yである場合について説明したが、主画素電極PAは第1方向Xに沿って延出していても良い。この場合には、第1主共通電極CA1及び第2主共通電極CA2の延出方向は第1方向Xとなる。この場合、上記の例と同様に第1方向Xに沿った第1信号配線がゲート配線Gであり第2方向Yに沿った第2信号配線がソース配線Sであれば、第1主共通電極CA1はゲート配線Gと対向し、第2主共通電極CA2はゲート配線Gの上方に位置し、第1副共通電極CB1はソース配線Sと対向し、第2副共通電極CB2はソース配線Sの上方に位置する。また、この場合、第1方向Xに沿った第1信号配線がソース配線Sであり第2方向Yに沿った第2信号配線がゲート配線Gであれば、第1主共通電極CA1はソース配線Sと対向し、第2主共通電極CA2はソース配線Sの上方に位置し、第1副共通電極CB1はゲート配線Gと対向し、第2副共通電極CB2はゲート配線Gの上方に位置する。上記の例では、第1電極として主画素電極PAを含む画素電極PEに対して、この第1電極の両側に位置する第2電極として主共通電極CAを含む共通電極CEを設けた場合について説明したが、第1電極として主共通電極CAを含む共通電極CEに対して、この第1電極の両側に位置する第2電極として主画素電極PAを含む画素電極PEを設けても良い。以上説明したように、本実施形態によれば、表示品位を劣化することなく、種々の解像度に対応することが可能な液晶表示装置を提供することが可能となる。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。