"直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに間歇的に電流を流す駆動用スイッチング素子と、半導体チップ上に半導体集積回路として構成され、出力電圧を分圧したフィードバック電圧に応じた制御パルスを生成して前記駆動用スイッチング素子をオン、オフ制御する制御回路と、を備え、入力電圧と異なる電位の電圧を出力するスイッチング電源装置であって、前記制御回路は、前記フィードバック電圧と所定の電圧とを比較する電圧比較回路と、前記駆動用スイッチング素子と前記インダクタとの接続ノードの電位を積分する時定数回路を有し、直列RC回路を介して前記フィードバック電圧にリップル成分を付加するリップル注入回路と、前記電圧比較回路の出力に基づいて制御パルスを生成する制御パルス生成回路と、を備え、前記制御パルス生成回路により生成された制御パルスに基づいて前記駆動用スイッチング素子をオン、オフさせるように構成されていることを特徴とするスイッチング電源装置。前記駆動用スイッチング素子と前記インダクタとの接続ノードの電位を分圧する分圧回路を備え、前記時定数回路は、前記分圧回路により分圧された電位を入力として動作することを特徴とする請求項1に記載のスイッチング電源装置。前記制御回路は、入力電圧および出力電圧もしくは出力電圧に比例する電圧に対応した時間を計時する計時手段をさらに備え、前記制御パルス生成回路は、前記計時手段の出力と前記電圧比較回路の出力に基づいて前記計時手段の計時時間に相当するパルス幅を有する制御パルスを生成し、前記入力電圧が変化した場合に前記制御パルスのパルス幅を変化させ、スイッチング周期を一定に維持するように構成されていることを特徴とする請求項1または2に記載のスイッチング電源装置。前記制御回路は、前記時定数回路を通した電圧を平滑して前記出力電圧に対応した模擬電圧を生成し出力する模擬電圧生成回路を備え、前記計時手段は前記入力電圧および前記模擬電圧に対応した時間を計時するように構成されていることを特徴とする請求項3に記載のスイッチング電源装置。しかしながら、特許文献1のスイッチング電源におけるリップル注入回路は、図7に示すように、コイルL1が接続されるノードと出力のフィードバック電圧が印加されるノードとの間に直列に接続された容量Cinjと抵抗RinjとからなるCR回路と、出力端子と出力電圧を分圧する抵抗Rfb1とRfb2との接続ノードとの間に接続されたフィードフォワードコンデンサCffとにより構成されている。そのため、出力電圧を印加する端子の他にコンデンサCffを接続する端子が必要であり、外部端子数ピン数が多くなり、コストアップを招く。また、ICの外部端子数の制約から、リップル注入機能を搭載することができない場合が出てくる。さらに、特許文献1のスイッチング電源におけるフィードフォワードコンデンサCffは、比較的容量値の大きな素子となるため、外付け素子を用いる必要があり部品点数が多くなるという課題がある。本発明は上記のような課題に着目してなされたもので、その目的とするところは、リップル制御方式のスイッチング電源装置において、外部端子数を増加させることなく制御回路ICにリップル注入機能を搭載することができる技術を提供することにある。本発明は、上記目的を達成するため、直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに間歇的に電流を流す駆動用スイッチング素子と、半導体チップ上に半導体集積回路として構成され、出力電圧を分圧したフィードバック電圧に応じた制御パルスを生成して前記駆動用スイッチング素子をオン、オフ制御する制御回路と、を備え、入力電圧と異なる電位の電圧を出力するスイッチング電源装置であって、前記制御回路は、前記フィードバック電圧と所定の電圧とを比較する電圧比較回路と、前記駆動用スイッチング素子と前記インダクタとの接続ノードの電位を積分する時定数回路を有し、直列RC回路を介して前記フィードバック電圧にリップル成分を付加するリップル注入回路と、前記電圧比較回路の出力に基づいて制御パルスを生成する制御パルス生成回路と、を備え、前記制御パルス生成回路により生成された制御パルスに基づいて前記駆動用スイッチング素子をオン、オフさせるように構成した。上記のような手段によれば、半導体集積回路化された制御回路は、駆動用スイッチング素子とインダクタとの接続ノードの電位を積分する時定数回路を有し、直列RC回路を介してフィードバック電圧にリップル成分を付加するリップル注入回路を備えるため、オンチップが可能な小さな容量を使用して所望のリップルを生成するのに最適な時定数を有するリップル注入回路を実現することができ、これによって外部端子数を増加させることなく制御回路ICにリップル注入機能を搭載することができるようになる。ここで、望ましくは、前記駆動用スイッチング素子と前記インダクタとの接続ノードの電位を分圧する分圧回路を備え、前記時定数回路は、前記分圧回路により分圧された電位を入力として動作するように構成する。制御回路は駆動用スイッチング素子とインダクタとの接続ノードの電位を分圧する分圧回路を備え、リップル注入回路を構成する時定数回路は分圧回路により分圧された電位を平滑するため、時定数回路としてのフィルタや直列RC回路を構成する容量素子として、耐圧は低いが単位面積当たりの容量値の大きな素子を使用することができ、これにより回路の占有面積を低減することができる。また、望ましくは、前記制御回路は、入力電圧および出力電圧もしくは出力電圧に比例する電圧に対応した時間を計時する計時手段をさらに備え、前記制御パルス生成回路は、前記計時手段の出力と前記電圧比較回路の出力に基づいて前記計時手段の計時時間に相当するパルス幅を有する制御パルスを生成し、前記入力電圧が変化した場合に前記制御パルスのパルス幅を変化させ、スイッチング周期を一定に維持するようにする。これにより、入力電圧と出力電圧に応じてスイッチング素子のオン時間を規定するタイマの時間を決定するアダプティブオンタイム機能を有する制御回路に、外部端子数を増加させることなくリップル注入機能を搭載することができる。さらに、望ましくは、前記制御回路は、前記時定数回路を通した電圧を平滑して前記出力電圧に対応した模擬電圧を生成し出力する模擬電圧生成回路を備え、前記計時手段は前記入力電圧および前記模擬電圧に対応した時間を計時するように構成する。これにより、タイマとしての計時手段に対して出力電圧を入力する専用の端子が不要となり、外部端子数を増加させることなく制御回路ICにアダプティブオンタイム機能を搭載することができる。また、リップル注入回路とアダプティブオンタイム回路とで、インダクタが接続されるノードの電位を分圧する分圧回路を共用することができるとともに、分圧回路を設けることで耐圧の低い容量素子を使用することができ、これにより回路の占有面積を低減することができる。本発明に従うと、リップル制御方式のスイッチング電源装置において、外部端子数を増加させることなく制御回路ICにリップル注入機能を搭載することができるという効果がある。以下、本発明の好適な実施の形態を図面に基づいて説明する。図1は、本発明を適用したスイッチングレギュレータ方式のDC-DCコンバータの一実施形態を示す。この実施形態のDC-DCコンバータは、インダクタとしてのコイルL1、直流入力電圧Vinが印加される電圧入力端子INと上記コイルL1の一方の端子との間に接続されコイルL1に向かって駆動電流を流し込むハイ側の駆動用スイッチング素子SW1、コイルL1の一方の端子と接地点の間に接続されたロウ側の整流用スイッチング素子SW2を備える。駆動用スイッチング素子SW1および整流用スイッチング素子SW2は、例えばMOSFET絶縁ゲート型電界効果トランジスタから構成することができる。また、本実施形態のDC-DCコンバータは、上記スイッチング素子SW1,SW2をオン、オフ駆動するスイッチング制御回路20、上記コイルL1の他方の端子出力端子OUTと接地点との間に接続された平滑用コンデンサC1を備える。ここで、特に限定されるものではないが、DC-DCコンバータを構成する回路および素子のうち、スイッチング制御回路20は半導体チップ上に形成して半導体集積回路電源制御用ICとして構成し、コイルL1とコンデンサC1は、このICに設けられている外部端子に、外付け素子として接続するように構成することができる。なお、スイッチング素子SW1およびSW2は、外付け素子でもよいし、オンチップの素子としてスイッチング制御回路20内に設けてもよい。本実施形態は、コンデンサC1として、ESRが小さいセラミックコンデンサなどを使用する場合に適用すると有効である。この実施形態のDC-DCコンバータにおいては、スイッチング素子SW1とSW2を相補的にオン、オフさせるような駆動パルスがスイッチング制御回路20により生成されるようになっており、定常状態では、駆動用スイッチング素子SW1がオンされるとコイルL1に直流入力電圧Vinが印加されて出力端子OUTへ向かう電流が流されて平滑用コンデンサC1が充電される。また、駆動用スイッチング素子SW1がオフされると代わって整流用スイッチング素子SW2がオンされ、このオンされた整流用スイッチング素子SW2を通してコイルL1に電流が流される。そして、スイッチング素子SW1の制御端子ゲート端子に入力される駆動パルスのパルス幅または周波数を、出力のリップルに応じて制御することで、直流入力電圧Vinを降圧した所定電位の直流出力電圧Voutが発生される。本実施形態におけるスイッチング制御回路20は、出力電圧Voutを直列抵抗Rfb1,Rfb2で分圧したフィードバック電圧VFBと所定の参照電圧Vrefとを入力とするコンパレータ23と、該コンパレータ23の出力に基づいてスイッチング素子SW1とSW2をオン、オフさせる制御パルスを生成する制御パルス生成回路などを備えた制御ロジック26と、該制御ロジック26の出力を受けてスイッチング素子SW1、SW2をオン、オフさせる駆動パルスを生成し出力するドライバ回路25a,25bを備える。制御ロジック26は、リップル制御方式のコンバータで使用されている一般的なアダプティブオンタイマ、もしくは固定オン時間タイマや最小オフ時間タイマやフリップフロップなどから構成することができる。本実施形態においては、コイルL1が接続されるノードN1の電位VLを受けて、上記フィードバック電圧VFBが入力される端子FBに、リップル成分を注入するリップル注入回路27が設けられている。このリップル注入回路27は、例えば抵抗Rfilterおよび容量Cfilterからなるフィルタ回路と、抵抗Rinjおよび容量Cinjが直列に接続されてなる直列RC回路によって構成されている。なお、該フィルタ回路は、ノードN1の電位VLを積分する積分回路と言い換えることができる。そして、上記リップル注入回路27は、該回路によって注入されるリップル成分が三角波となるように、時定数等が設定されている。すなわち、ノードN1の電位VLはスイッチング素子SW1のオン、オフに応じて矩形波状に変化するため、リップル注入回路27の時定数が小さ過ぎるとリップル成分が矩形波となってしまう。一方、リップル注入回路27の時定数が大き過ぎるとリップル成分三角波の振幅が小さくなって充分なリップルを注入することができない。そこで、本実施形態においては、注入されるリップル成分が所望の振幅を有する三角波となるとともに、オンチップの素子でリップル注入回路27を構成できるように、回路の時定数や素子の定数を設定している。ここで、本実施形態のリップル注入回路27における時定数や素子の定数の設定の仕方について簡単に説明する。図2には、図1に示されているリップル注入回路27の等価回路を示す。また、図3には、DCDCコンバータが動作している間における、コイルL1が接続されるノードN1の電位VL、抵抗Rfilterおよび容量Cfilterからなるフィルタ回路の内部のノードN3の電位Vfilter、リップル成分が注入されたフィードバック電圧VFBの電位の変化を示す。図2において、ノードN1の電位VLの変動分をΔVL、フィルタ内部のノードN3の電位の振幅をΔVfilter、フィルタ内部のノードN3からグランドGNDまでのインピーダンスをZfilter、リップル注入回路27のインピーダンスをZinj、フィードバック用の分圧抵抗Rfb1,Rfb2のインピーダンスをZfb、帰還ノードFBに注入されるリップル成分をΔVFBとすると、ΔVfilterおよびΔVFBは、次式で表わせる。上記式1より、リップル成分ΔVFBの大きさはRfilter、Rinj、Rfb1とRfb2の並列値により決めることができることが分かる。ここで、ΔVFBを三角波状に制御するためには、リップル注入回路27の時定数τを大きくする必要がある。図2の回路において、Cfilterと比較してCinjの値が十分大きいとすると、リップル注入回路27の時定数τは、次式2によって表すことができる。τ=Rfb1Rfb2RinjCfilter......2上記式2より、本実施形態のリップル注入回路27においては、抵抗Rinjの値を大きくすることによって、容量Cfilterの値を大きくすることなく時定数τを大きくすることができることが分かる。なお、ΔVFBを三角波状に制御するためには、リップル注入回路27の時定数τをスイッチング1周期の時間よりも大きくする必要がある。例えば、スイッチング周波数を数百kHzで動作させる場合には、抵抗Rinjを数百kΩ程度に設定すれば、容量Cfilterは数pF程度で所望の時定数を満たすことができる。そして、数pF程度の容量であればICに内蔵することが容易である。本発明者らは、比較のため、前述の特許文献1以下、先願に記載されているリップル注入回路について検討した。図8には、図7に示す先願のDCDCコンバータにおけるリップル注入回路の等価回路を示す。先願のリップル注入回路においては、帰還ノードに注入されるリップル成分をΔVFBとすると、ΔVFBは次式で表わせる。また、先願のリップル注入回路における時定数τ’は、Cinjの値が十分大きいとすると、次式4によって表すことができる。τ’=Rfb1Rfb2RinjCff......4上記式3,4を用いて本発明者らが試算したところ、先願のリップル注入回路を適用した場合、フィードバック用の分圧抵抗Rfb2に、一般的な10kΩ程度のものを使用し、数百kHzのスイッチング周波数で動作させるには、出力端子とフィードバックノードとの間に設ける容量Cffとして数百pF以上の容量値が必要であることが分かった。よって、本発明の実施形態のリップル注入回路27を適用することで、図2のCinjの値と図8のCinjの値が同一であるとすると、使用する容量Cfilterの値を容量Cffの値の約100分の1という極めて小さな値に低減することができ、ICに内蔵することが容易となるとともに、それによって容量を接続する外部端子が不要となりICの外部端子数を減らすことができるという効果が得られる。なお、Cinjの容量値は数10pFでよく、これもICに内蔵することができる範囲である。次に、本実施形態のリップル注入回路27を使用したスイッチング制御回路20のより具体的な応用例を、図4を用いて説明する。図4のスイッチング制御回路20は、入力電圧と出力電圧をフィードフォワードしてスイッチング素子のオン時間を規定するタイマの時間を決定するアダプティブオンタイマ22を設け、該タイマ22の出力をRSフリップフロップ24のリセット端子に入力するとともに、セット端子に前記コンパレータ23の出力を入力し、RSフリップフロップ24の出力Q,/Qをドライバ回路25a,25bに供給してスイッチング素子SW1、SW2をオン、オフさせる駆動パルスを生成し出力するようにしたものである。アダプティブオンタイマ22とRSフリップフロップ24とによって図1の制御ロジック26が構成される。この実施例のアダプティブオンタイマ22は、例えば定電流源CS1および該定電流源CS1と直列に接続された容量C2と、該容量C2と並列に接続され例えば上記フリップフロップ24の出力/Qによってオン、オフされるディスチャージ用のスイッチS2と、定電流源CS1と容量C2との接続ノードN2の電位が非反転入力端子に入力され、フィードバック端子FBに印加される出力電圧Voutが反転入力端子に入力されたコンパレータCMPなどから構成されている。そして、定電流源CS1は、入力電圧Vinに比例した電流Ic∝Vinを流すように構成されている。ここで、図4のような構成のスイッチング制御回路20を有するDC-DCコンバータの動作を説明する。なお、理解を容易にするため、ここでは、入力電圧Vinが一定で負荷が変化する場合と、負荷が一定で入力電圧Vinが変化する場合とに分けて説明するが、実際にはこれらの変化が同時に起こる場合もあり、その場合には、以下に説明する動作が同時に進行することとなる。まず、入力電圧Vinが一定で負荷が重い状態から軽い状態に変化する場合を考える。この場合、入力電圧Vinが一定であるので、アダプティブオンタイマ22の定電流源CS1の電流Icが一定である。そのため、アダプティブオンタイマ22の内部ノードN2の電位が出力電圧Voutに達するまでの時間はほとんど変わらない。そして、ノードN2の電位が出力電圧Voutに達した時点でスイッチング素子SW1がオフされ、負荷が軽いため出力電圧Voutはゆっくりと下がることとなる。そのため、スイッチング素子SW1の駆動パルスがハイレベルに変化してスイッチング素子SW1がオンされるタイミングが遅くなる。つまり、負荷が軽くなった場合には、スイッチング素子SW1の駆動パルスの周期が長くなる。また、スイッチング素子SW1の駆動パルスの周期が長くなると、デューティ比が小さくなってスイッチング素子SW1を通してコイルL1に流される電流が減少することなる。そして、その後、負荷が安定するとスイッチング素子SW1の駆動パルスのデューティ比および周波数が一定に保持される。リップル制御方式では、電圧制御方式や電流制御方式で使用している誤差アンプを用いていないため、上記のような応答が素早く行われる。一方、入力電圧Vinが一定で負荷が軽い状態から重い状態に変化する場合は、上記とは逆に出力電圧Voutが比較的速く下がるようになるため、スイッチング素子SW1の駆動パルスがハイレベルに変化してスイッチング素子SW1がオンされるタイミングが早くなる。つまり、負荷が重くなった場合には、スイッチング素子SW1の駆動パルスの周期が短くなる。また、スイッチング素子SW1の駆動パルスの周期が短くなると、デューティ比が大きくなってスイッチング素子SW1を通してコイルL1に流される電流が増加することなる。そして、その後、負荷が安定すると周波数が一定に保持される。次に、負荷が一定で入力電圧Vinが低い場合と高い場合におけるアダプティブオンタイマ22の動作について説明する。Vinが低い場合、スイッチング素子SW1がオンされている期間に入力端子INからコイルL1に流れ込む電流が少なく、出力電圧の上昇速度は遅くなる。しかし、入力電圧Vinが低いと、アダプティブオンタイマ22の定電流源CS1の電流Icが少ないため、タイマ回路内部のノードN2の電位がVoutに到達するまでの時間が長くなり、RSフリップフロップ24の出力がロウレベルに立ち下がるタイミングが後ろにずれる。その結果、スイッチング素子SW1がオンされている時間が長いことになる。また、入力電圧Vinが高い場合には、入力端子INからコイルL1により多くの電流が流れ、出力電圧の上昇速度は速くなる。しかし、アダプティブオンタイマ22の定電流源CS1の電流Icが多くなるため、タイマ回路内部のノードN2の電位がVoutに到達するまでの時間が短くなり、RSフリップフロップ24の出力がロウレベルに立ち下がるタイミングが前にずれる。つまり、スイッチング素子SW1がオンされている時間が短いことになる。従って、アダプティブオンタイマ22においては、電流と時間の積が入力電圧Vinの大小にかわらずほぼ一定となるように制御される。一方、負荷が変化しなければ、コンパレータ23の出力が変化するタイミングつまりスイッチング素子SW1がオンされるタイミングは変化しない。その結果、負荷が一定で入力電圧Vinが変わると、スイッチング素子SW1の駆動パルスのデューティ比が変化してスイッチング周波数は一定に維持されることとなる。図5には、図1の実施形態におけるスイッチング制御回路20の変形例が示されている。この変形例は、コイルL1が接続されたノードN1と接地点との間に、ノードN1の電位VLを分圧する直列の抵抗R1とR2を設け、該抵抗でVLを分圧した電圧をリップル注入回路の入力とするように構成したものである。なお、分圧用の抵抗R1とR2を含んだものをリップル注入回路27とみることもできる。図6は、図4の実施形態におけるスイッチング制御回路20の変形例を示すもので、この変形例のスイッチング制御回路20は、アダプティブオンタイマ22に出力電圧Voutを入力する代わりに、リップル注入回路27のノードN3に接続され該ノードの電位を平滑して模擬的に出力電圧に相当する電圧Vemuを生成するローパスフィルタ模擬電圧生成回路21を設け、電圧Vemuをアダプティブオンタイマ22に入力するようにしたものである。図5の変形例と同様にノードN1の電位VLを分圧する直列の抵抗R1とR2を設け、該抵抗でVLを分圧した電圧をリップル注入回路27の入力とするように構成している。また、この変形例では、出力電圧を分圧する直列の抵抗Rfb1とRfb2を外付けの素子で構成している。なお、抵抗Rfb1とRfb2のうちRfb1を外付けの素子で構成してもよい。図5および図6のいずれの変形例も、分圧用の抵抗R1とR2を設けることにより、リップル注入回路27を構成する容量の耐圧が低い場合にも適用することができるという利点がある。また、本発明者らが使用を想定した容量素子は、耐圧が低いほど単位面積当たりの容量値が高いつまり同一の容量値の場合には素子サイズを小さくすることができるため、図1の回路に比べて図5および図6の変形例の方がより少ない面積で実現することができる。また、図4の実施例においては、出力電圧を分圧する直列の抵抗Rfb1とRfb2がチップに内蔵されているため、部品数が少なくなる半面、出力電圧Voutが固定されてしまうというデメリットがあるが、図6の変形例においては外付けの抵抗Rfb1とRfb2の値を調整することで出力電圧Voutを任意に設定できるという利点がある。以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、図5および図6の変形例においては、フィルタ回路模擬電圧生成回路21として、1個の抵抗と1個の容量とからなるローパスフィルタを使用したものを示したが、同様なローパスフィルタを多段に接続したフィルタ回路を使用するようにしてもよい。このような回路を使用することにより、素子数は多いが、1段のローパスフィルタで構成した回路に比べて各段の容量の素子サイズを小さくすることができるという利点がある。また、前記実施形態では、スイッチング素子SW1,SW2をスイッチング制御用ICに内蔵される素子として接続するようにしたDC-DCコンバータについて説明したが、スイッチング素子SW1,SW2が外付け素子である場合にも適用することができる。さらに、前記実施形態では、スイッチング素子SW1がNチャネルMOSトランジスタである場合について説明したが、スイッチング素子SW1がPチャネルMOSトランジスタである場合にも適用することができる。さらに、前記実施形態では、コイルL1の始端と接地点との間に接続されるロウ側の整流用素子としてMOSトランジスタなどからなるスイッチング素子SW2を使用しているが、スイッチング素子SW2の代わりにダイオードを使用するDC-DCコンバータも可能であり、その場合にも本発明を適用することができる。"