入力端子を介して供給された入力信号を増幅した信号を出力端子を介して送出する可変利得増幅回路であって、増幅結合ライン及び接地ライン間に並列に設けられた複数の増幅部と、前記増幅結合ライン上の信号を前記出力端子に送出する出力部と、を有し、前記増幅部の各々は、前記増幅結合ライン及び接地ライン間に接続されたスイッチ素子と、前記スイッチ素子がオン状態にある場合に当該スイッチ素子を介して前記増幅結合ライン及び前記接地ライン間に前記入力信号に応じた電流を流す増幅用トランジスタとを含み、前記増幅用トランジスタの入力信号端子が前記入力端子に接続されており、利得制御信号に応じて前記スイッチ素子をオン状態又はオフ状態に設定することにより利得を変更することを特徴とする可変利得増幅回路。前記増幅用トランジスタにおける前記入力信号端子を除く2つの電流端子の内の一方が前記増幅結合ラインに接続されており、前記増幅用トランジスタの前記電流端子各々の内の他方と前記接地ラインとの間に前記スイッチ素子が設けられていることを特徴とする請求項1記載の可変利得増幅回路。前記スイッチ素子と並列にコンデンサが接続されていることを特徴とする請求項2記載の可変利得増幅回路。前記増幅用トランジスタの2つの電流端子の内の一方が前記接地ラインに接続されており、前記増幅用トランジスタの前記電流端子各々の内の他方と前記増幅結合ラインとの間に前記スイッチ素子が設けられていることを特徴とする請求項1記載の可変利得増幅回路。複数の増幅部を用いて、入力信号を所望のレベルに増幅した出力信号を出力する可変利得増幅回路であって、前記増幅部の各々は、電源からの電力供給を受けかつ前記出力信号を出力する増幅合成ラインと、接地ラインとの間に増幅用トランジスタとスイッチ素子とを備えて並列に接続されており、前記出力信号のレベルは、前記増幅合成ラインに流れる電流量に応じて決定され、前記増幅用トランジスタは、供給される前記入力信号に応じて前記増幅合成ラインに電流を流し、前記増幅は、前記スイッチ素子の各々のオンオフによって前記増幅合成ラインと前記接地ラインとの電気的な接続を調整することで前記増幅合成ラインの電流量を調整して行うことを特徴とする可変利得増幅回路。前記増幅用トランジスタは、前記増幅合成ラインに接続され、前記スイッチ素子は、前記増幅用トランジスタと前記接地ラインとの間に接続されていることを特徴とする請求項5に記載の可変利得増幅回路。前記スイッチ素子は、容量素子と並列に接続されていることを特徴とする請求項6に記載された可変利得増幅回路。前記容量素子は、前記スイッチ素子がオフのときの前記増幅用トランジスタのゲートとソースと間の寄生容量と前記容量素子の容量との直列合成容量が、前記スイッチ素子がオンのときの前記寄生容量と等しくなるような容量に設定されていることを特徴とする請求項7に記載の可変利得増幅回路。前記増幅用トランジスタの駆動能力を制御する制御端子に接続され、前記入力信号が入力される入力端子と、前記増幅合成ラインに接続され、前記出力信号が出力される出力端子と、を備えていることを特徴とする請求項5乃至請求項8のいずれか1項に記載の可変利得増幅回路。前記増幅用トランジスタはMOSトランジスタであり、前記制御端子は前記増幅用トランジスタのゲートであることを特徴とする請求項9に記載の可変利得増幅回路。前記増幅用トランジスタはバイポーラトランジスタであり、前記制御端子は前記増幅用トランジスタのベースであることを特徴とする請求項9に記載の可変利得増幅回路。前記スイッチ素子は、MOSトランジスタであることを特徴とする請求項5乃至請求項11のいずれか1項に記載された可変利得増幅回路。前記スイッチ素子は、バイポーラトランジスタであることを特徴とする請求項5乃至請求項11のいずれか1項に記載された可変利得増幅回路。前記増幅用トランジスタと前記スイッチ素子は直列に接続されていることを特徴とする請求項5乃至請求項13のいずれか1項に記載の可変利得増幅回路。前記スイッチ素子のオンオフを制御する制御信号を出力する制御部を備えていることを特徴とする請求項5乃至請求項14のいずれか1項に記載された可変利得増幅回路。本発明は、入力信号の伝送ロスを生じさせることなく、小規模な構成で精度良く利得調整を行うことが可能な可変利得増幅回路を提供することを目的とする。本発明による可変利得増幅回路は、入力端子を介して供給された入力信号を増幅した信号を出力端子を介して送出する可変利得増幅回路であって、増幅結合ライン及び接地ライン間に並列に設けられた複数の増幅部と、前記増幅結合ライン上の信号を前記出力端子に送出する出力部と、を有し、前記増幅部の各々は、前記増幅結合ライン及び接地ライン間に接続されたスイッチ素子と、前記スイッチ素子がオン状態にある場合に当該スイッチ素子を介して前記増幅結合ライン及び前記接地ライン間に前記入力信号に応じた電流を流す増幅用トランジスタとを含み、前記増幅用トランジスタの入力信号端子が前記入力端子に接続されており、利得制御信号に応じて前記スイッチ素子をオン状態又はオフ状態に設定することにより利得を変更する。本発明による可変利得増幅回路は、増幅結合ライン及び接地ライン間にスイッチ素子と、このスイッチ素子がオン状態にある場合に当該スイッチ素子を介して増幅結合ライン及び接地ライン間に入力信号に応じた電流を流す増幅用トランジスタとを夫々含む増幅部を複数個並列に設け、利得制御信号に応じて上記スイッチ素子をオンオフすることで増幅利得を変更するようにしている。よって、かかる構成によれば、入力信号ライン中に増幅用トランジスタを非活性状態に設定する為のスイッチ素子が介在しないので、このスイッチ素子のオン抵抗や寄生容量に起因する入力信号のレベル減衰を無くすことができる。また、入力信号ラインを増幅用トランジスタ各々の入力信号端子に直接接続しているので、利得変更に伴う入力インピーダンスの変動を抑えることが可能となる。これにより、実際に増幅用トランジスタで為される増幅時の利得と、設計で想定した利得との誤差分が小となり、高精度な利得調整が為されるようになる。本発明による可変利得増幅回路は、増幅結合ライン及び接地ライン間に、スイッチ素子とこのスイッチ素子がオン状態にある場合に当該スイッチ素子を介して増幅結合ライン及び接地ライン間に入力信号に応じた電流を流す増幅用トランジスタとを含む増幅部を複数個並列に接続し、利得制御信号に応じて各増幅部毎のスイッチ素子を個別にオン又はオフ状態に設定することで増幅利得を変更する。図1は、本発明による可変利得増幅回路が含まれている無線受信機の概略構成を示すブロック図である。図1において、フロントエンド2は、アンテナ1で受信して得られた受信信号を増幅し、これを中間周波数信号に変換したものをIF処理部3及び電界強度測定部4に供給する。IF処理部3は、かかる中間周波数信号を所定帯域幅で帯域制限して得られた帯域制限周波数信号を検波復調部5に供給する。電界強度測定部4は、かかる中間周波数信号に基づき、受信信号の電界強度を測定し、その電界強度を示す受信電界強度信号を検波復調部5に供給する。検波復調部5は、かかる帯域制限周波数信号を検波して復調することにより情報データを得る。更に、検波復調部5は、上記した受信電界強度信号にて示される受信電界強度に対応した利得を指定する利得制御信号Sをフロントエンド2に供給する。例えば、検波復調部5は、受信電界強度信号によって示される受信電界強度が所定強度よりも高い場合には[低利得モード]を指定する利得制御信号Sをフロントエンド2に供給する一方、かかる受信電界強度が所定強度よりも低い場合には[高利得モード]を指定する利得制御信号Sをフロントエンド2に供給する。かかるフロントエンド2内の前段部には、上記した受信信号を入力信号RINとし、これを上記利得制御信号Sにて指定された利得で増幅する、本発明による可変利得増幅回路が搭載されている。図2は、本発明による可変利得増幅回路の構成の一例を示す回路図である。図2に示すように、かかる可変利得増幅回路は、コンデンサC1、抵抗R1~R2、nチャネル型MOSMetalOxideSemiconductorFETFieldeffecttransistorである出力トランジスタMCを備える。更に、かかる可変利得増幅回路は、スイッチ素子SW1及びnチャネル型MOSFETである増幅用トランジスタM1からなる第1増幅部AMP1と、スイッチ素子SW2及びnチャネル型MOSFETである増幅用トランジスタM2からなる第2増幅部AMP2と、が増幅結合ラインLQ及び接地ラインLG間に並列に接続された構成を有する。図2において、コンデンサC1は、入力端子PINを介して供給された入力信号RINの低域成分を除去した信号を入力信号ラインGinを介して増幅用トランジスタM1及びM2各々の入力信号端子であるゲート端子に供給する。尚、入力信号ラインGinには、抵抗R1を介して所定の低電圧VB1が印加されている。増幅用トランジスタM1及びM2各々の電流端子としてのドレイン端子は共に増幅結合ラインLQに接続されている。出力トランジスタMCのソース端子は上記増幅結合ラインLQに接続されており、そのゲート端子には所定のバイアス電圧VB2が固定供給されている。出力トランジスタMCのドレイン端子には出力端子Poutが接続されている。出力端子Poutには、抵抗R2を介して電源電圧Vddが印加されている。増幅用トランジスタM1の電流端子としてのソース端子にはスイッチ素子SW1が接続されている。スイッチ素子SW1の他端には接地ラインLGが接続されており、この接地ラインLGを介して接地電位GNDが固定供給されている。スイッチ素子SW1は、オン状態を指定する論理レベル1の利得制御信号S1が供給された場合にはオン状態となり、接地電位GNDを増幅用トランジスタM1のソース端子に印加する。これにより、スイッチ素子SW1は、上記増幅用トランジスタM1から出力された増幅電流Ic1を増幅結合ラインLQ及び接地ラインLG間に流す。つまり、増幅用トランジスタM1は活性状態となる。一方、オフ状態を指定する論理レベル0の利得制御信号S1が供給された場合には、スイッチ素子SW1はオフ状態となり、増幅用トランジスタM1のソース端子をフローティング状態、つまりハイインピーダンス状態にする。すなわち、オフ状態を指定する論理レベル0の利得制御信号S1に応じて、スイッチ素子SW1は、増幅結合ラインLQ及び接地ラインLG間の電流路を遮断する。つまり、増幅用トランジスタM1は非活性状態となる。増幅用トランジスタM2の電流端子としてのソース端子にはスイッチ素子SW2が接続されている。スイッチ素子SW2の他端には接地ラインLGが接続されており、この接地ラインLGを介して接地電位GNDが固定供給されている。スイッチ素子SW2は、オン状態を指定する論理レベル1の利得制御信号S2が供給された場合にはオン状態となり、接地電位GNDを増幅用トランジスタM2のソース端子に印加する。これにより、スイッチ素子SW2は、上記増幅用トランジスタM2から出力された増幅電流Ic2を増幅結合ラインLQ及び接地ラインLG間に流す。つまり、増幅用トランジスタM2は活性状態となる。一方、オフ状態を指定する論理レベル0の利得制御信号S2が供給された場合には、スイッチ素子SW2はオフ状態となり、増幅用トランジスタM2のソース端子をフローティング状態、つまりハイインピーダンス状態にする。すなわち、オフ状態を指定する論理レベル0の利得制御信号S2に応じて、スイッチ素子SW2は、増幅結合ラインLQ及び接地ラインLG間の電流路を遮断するのである。つまり、増幅用トランジスタM2は非活性状態になる。以下に、上記した可変利得増幅回路の動作について、その利得を[低利得モード]及び[高利得モード]の2段階で変更する場合を例にとって説明する。先ず、かかる可変利得増幅回路を[低利得モード]で動作させる場合、利得制御信号S1、S2として、S1=1S2=0を図2に示される可変利得増幅回路に供給する。これにより、スイッチ素子S1がオン状態、スイッチ素子S2がオフ状態となるので、増幅用トランジスタM1及びM2の内のM1だけが活性状態となる。よって、この際、増幅用トランジスタM1だけが、入力信号ラインGinを介して供給された入力信号に応じた増幅電流Ic1を生成し、これをそのドレインソース間に流す。この間、増幅用トランジスタM2は非活性状態にあるので、この増幅用トランジスタM1で生成された増幅電流Ic1だけが出力トランジスタMCを介して出力端子Poutに流れる。つまり、[低利得モード]では、増幅用トランジスタM1及びM2の内のM1で入力信号を増幅して得られた増幅電流Ic1に対応した出力信号Routが、出力端子Poutを介して送出される。一方、可変利得増幅回路を[高利得モード]で動作させる場合には、利得制御信号S1、S2として、S1=1S2=1を図2に示される可変利得増幅回路に供給する。これにより、スイッチ素子S1及びS2が共にオン状態となるので、増幅用トランジスタM1及びM2が共に活性状態となる。よって、この際、増幅用トランジスタM1は、入力信号ラインGinを介して供給された入力信号に応じた増幅電流Ic1を生成し、これをそのドレインソース間に流す。更に、この間、増幅用トランジスタM2が、入力信号ラインGinを介して供給された入力信号に応じた増幅電流Ic2を生成し、これをそのドレインソース間に流す。従って、増幅用トランジスタM1で生成された増幅電流Ic1と、増幅用トランジスタM2で生成された増幅電流Ic2との合計電流Ic1Ic2が、出力トランジスタMCを介して出力端子Poutに流れる。つまり、[高利得モード]では、増幅用トランジスタM1及びM2の双方で増幅して得られた増幅電流Ic1及びIc2の合計電流に対応した出力信号Routが、出力端子Poutを介して送出される。このように、図2に示す可変利得増幅回路では、入力信号を増幅する為の増幅用トランジスタを複数個設けておき、これら増幅用トランジスタの内で非活性状態又は活性化状態に設定する増幅用トランジスタの数を変更することにより、利得を変更するようにしている。この際、増幅用トランジスタM1、M2を非活性状態又は活性状態に設定すべく、図2に示される可変利得増幅回路では、オン状態時には増幅結合ラインLQ及び接地ラインLG間の電流路を閉じる一方、オフ状態時にはその電流路を遮断するスイッチ素子SW1、SW2を各増幅用トランジスタのソース端子及び接地ラインLG間に設けている。よって、入力信号を各増幅用トランジスタに伝送する為の入力信号経路入力信号ラインGin中に、増幅用トランジスタを非活性状態に設定する為のスイッチ素子が介在しないので、このスイッチ素子のオン抵抗や寄生容量に起因する入力信号のレベル減衰を無くすことができる。また、図2に示す可変利得増幅回路では、利得の変更に拘わらず、入力信号RINを伝送する入力信号ラインGinは全ての増幅用トランジスタ各々のゲート端子に直接接続されているので、利得変更に伴う入力インピーダンスの変化が少ない。よって、利得の変更に伴って入力インピーダンスが大幅に変化してしまう可変利得増幅回路に比して、実際に増幅用トランジスタで為される増幅時の利得と、設計で想定した利得との誤差分が小となり、高精度な利得調整が為されるようになる。尚、図2に示される実施例においては、増幅用トランジスタを非活性状態又は活性状態に設定する為のスイッチ素子SW1、SW2を各増幅用トランジスタM1、M2のソース端子及び接地ラインLG間に設けているが、このような構成に限定されない。例えば、図3に示すように、かかるスイッチ素子SW1SW2を、増幅結合ラインLQ及び増幅用トランジスタM1M2間に設けるようにしても良い。この際、増幅用トランジスタM1及びM2各々のソース端子は、直接、接地ラインLGに接続される。尚、スイッチ素子SW1及びSW2各々として例えばMOSFETを用いた場合、寄生容量や、オン状態時にドレインソース間に生じるオン抵抗の影響によりレベル減衰が生じる。そこで、このようなスイッチ挿入に伴うレベル減衰を考慮した場合には、これらスイッチ素子SW1及びSW2は、図2に示す如く、各増幅用トランジスタM1、M2のソース端子及び接地ラインLG間に設けるのが好ましい。また、図4に示すように、スイッチ素子SW1SW2と並列に、コンデンサC21C22を設けることにより、図2に示す構成を採用した場合に比して、利得変更に伴う入力インピーダンスの変化を抑えることが可能となる。すなわち、図2に示す構成では、スイッチ素子SW1SW2がオン状態にある際の入力容量、つまり増幅用トランジスタM1M2が活性状態にある際の入力容量には、増幅用トランジスタのゲートソース間の寄生容量CGSが含まれる。ところが、スイッチ素子SW1SW2がオフ状態にある際、つまり増幅用トランジスタM1M2が非活性状態にある際には、この増幅用トランジスタのソース端子が開放状態となり、寄生容量の影響がなくなる。よって、増幅用トランジスタM1M2が活性状態にある場合と、非活性状態にある場合とで、入力インピーダンスに差異が生じてしまう場合がある。一方、図4に示す如くスイッチ素子SW1SW2に並列にコンデンサC21C22が設けられている場合、増幅用トランジスタM1M2が非活性状態にある際の入力容量には、この増幅用トランジスタのゲートソース間の寄生容量CGSと、コンデンサC21C22の容量との直列合成容量が含まれる。これにより、増幅用トランジスタが非活性状態にある際の入力容量は、活性状態にある際の入力容量、つまり増幅用トランジスタのゲートソース間寄生容量CGSに近づく。よって、増幅用トランジスタが活性状態にある場合と、非活性状態にある場合との間での入力インピーダンスの変化幅が小となる。従って、可変利得増幅回路として図4に示す構成を採用すれば、図2に示す構成を採用した場合に比して、設計段階で想定された各利得と、実際に増幅用トランジスタで為される増幅時の利得との誤差分が小となり、精度の高い利得調整が為されるようになる。この際、スイッチ素子SW1SW2がオフのときの増幅用トランジスタのゲートソース間の寄生容量CGSとコンデンサC21C22の容量との直列合成容量が、スイッチ素子SW1SW2がオンのときの寄生容量CGSと等しくなるようにコンデンサC21C22の容量を設定すれば、増幅用トランジスタが活性状態にある場合と、非活性状態にある場合との間での入力インピーダンスの変化幅を略ゼロにすることができる。よって、更に、高精度な利得調整が為されるようになる。尚、図2~図4に示される実施例では、2つの増幅部AMP1、AMP2を増幅結合ラインLQ及び接地ラインLG間に並列に接続しているが、3個以上の増幅部を増幅結合ラインLQ及び接地ラインLG間に並列に接続するようにしても良い。又、図2~図4に示される実施例では、出力トランジスタMC、増幅用トランジスタM1及びM2各々をMOS型のトランジスタとしているが、これらをバイポーラトランジスタで構成するようにしても良い。要するに、出力トランジスタMC、増幅用トランジスタM1及びM2として、入力信号端子ベース、ゲートに供給された入力信号に応じた電流を2つの電流端子ドレイン、ソース、コレクタ、エミッタ間に流すMOS型トランジスタ、又はバイポーラトランジスタを用いれば良いのである。また、スイッチ素子SW1及びSW2の各々を、MOS型のトランジスタ又はバイポーラトランジスタで実現するようにしても良い。