半導体デバイスパッケージを製作する方法であって、第1の金属層に配置された誘電体膜を含む積層体を用意するステップであり、前記積層体が誘電体膜外面および第1の金属層外面を有する、ステップと、所定のパターンに従って前記積層体を通って延在する複数のビアを形成するステップと、半導体デバイスが取り付け後に1つまたは複数のビアと接触するように1つまたは複数の半導体デバイスを前記誘電体膜外面に取り付けるステップと、前記第1の金属層外面および前記複数のビアの内面に導電層を配置して、前記第1の金属層および前記導電層を含む相互接続層を形成するステップと、所定の回路構成に従って前記相互接続層をパターン形成して、パターン形成済み相互接続層を形成するステップであり、前記パターン形成済み相互接続層の一部分が、1つまたは複数のビアを通って延在し、前記半導体デバイスとの電気接点を形成する、ステップとを含む方法。前記パターン形成済み相互接続層が上部相互接続領域およびビア相互接続領域を含み、前記上部相互接続領域が前記ビア相互接続領域の厚さよりも大きい厚さを有する、請求項1記載の方法。前記ビア相互接続領域が、約5ミクロンから約125ミクロンの範囲の厚さを有する、請求項2記載の方法。前記上部相互接続領域が、約25ミクロンから約200ミクロンの範囲の厚さを有する、請求項2記載の方法。前記積層体が、フレームなしのものである、請求項1記載の方法。半導体デバイスパッケージを製作する方法であって、第1の金属層と第2の金属層との間に挿入された誘電体膜を含む積層体を用意するステップであり、前記積層体が第1の金属層外面および第2の金属層外面を有する、ステップと、所定のパターンに従って前記第2の金属層をパターン形成して、パターン形成済みの第2の金属層を形成するステップと、所定のパターンに従って前記積層体を通って延在する複数のビアを形成するステップと、1つまたは複数の半導体デバイスを前記パターン形成済みの第2の金属層の一部分の前記第2の金属層外面に取り付けるステップと、前記第1の金属層外面および1つまたは複数のビアの内面に導電層を配置して、前記第1の金属層および前記導電層を含む相互接続層を形成するステップと、所定の回路構成に従って前記相互接続層をパターン形成して、パターン形成済み相互接続層を形成するステップであり、前記パターン形成済み相互接続層の一部分が、1つまたは複数のビアを通って延在し、前記半導体デバイスとの電気接点を形成する、ステップとを含む方法。前記パターン形成済みの第2の金属層が、1つまたは複数のビアと整列する1つまたは複数のフィードスルー構造体をさらに含み、前記パターン形成済み相互接続層の一部分が、前記1つまたは複数のビアを通って延在し、前記1つまたは複数のフィードスルー構造体との電気接点を形成する、請求項6記載の方法。前記複数のビアを形成する前に前記所定のビアパターンに従って前記第1の金属層をパターン形成するステップをさらに含む、請求項6記載の方法。前記パターン形成済みの第2の金属層が複数のパターン形成済み領域をさらに含み、少なくとも2つのパターン形成済み領域が互いに異なる厚さを有する、請求項6記載の方法。複数の半導体デバイスを前記パターン形成済みの第2の金属層に取り付けるステップをさらに含み、少なくとも2つの半導体デバイスが互いに異なる厚さを有する、請求項6記載の方法。誘電体膜に配置された第1の金属層を含む積層体と、所定のパターンに従って前記積層体を通って延在する複数のビアと、半導体デバイスが1つまたは複数のビアと接触するように前記誘電体膜に取り付けられた1つまたは複数の半導体デバイスと、前記誘電体膜に配置され、前記第1の金属層および導電層の1つまたは複数のパターン形成済み領域を含むパターン形成済み相互接続層であって、一部分が1つまたは複数のビアを通って延在し、前記半導体デバイスとの電気接点を形成するパターン形成済み相互接続層とを備え、前記パターン形成済み相互接続層が、上部相互接続領域およびビア相互接続領域を含み、前記上部相互接続領域が、前記ビア相互接続領域の厚さよりも大きい厚さを有する、半導体デバイスパッケージ。以下で詳細に論じるように、本発明の実施形態のいくつかは、事前に金属化された誘電体膜を使用して半導体デバイスパッケージを製作するための方法を提供する。近似する言葉は、本明細書では明細書および特許請求の範囲全体にわたって、それが関連する基本機能の変化をもたらすことなく許容範囲で変わる可能性がある任意の定量的表現を修飾するために適用されることがある。したがって、約などの術語または複数の術語によって修飾される値は、指定されるまさにその値に限定されない。場合によっては、近似する言葉は、値を測定するための機器の精度に対応する可能性がある。以下の明細書および特許請求の範囲では、単数形a、anおよびtheは、文脈により別段明確に示されない限り、複数の指示対象を含む。本明細書で使用するように、術語mayおよびmaybeは、一組の状況内での発生の可能性、指定された性質、特性もしくは機能の所有を示し、かつ/または適格とされた動詞と関連する能力、性能、もしくは可能性の1つもしくは複数を表現することによって別の動詞を適格とする。したがって、mayおよびmaybeの使用は、いくつかの状況では修飾された術語が時には妥当でなく、能力がなく、または適してないこともあることを考慮に入れながら、修飾された術語が、示された能力、機能、もしくは使用に一見したところ妥当で、能力があり、適していることを示す。例えば、いくつかの状況では、ある事象または能力が期待でき、一方他の状況では、その事象または能力は、起こり得ず、この区別は、術語mayおよびmaybeによって得られる。例示的な半導体デバイスパッケージは、図面を参照して以下のプロセスステップの点から述べられる。本明細書で与えられる任意の寸法値および成分値は、例示のためだけの例示的なものであり、本明細書で述べられる本発明の範囲を限定することを意図していない。図1~13は、本発明のいくつかの実施形態による製作プロセスのステップの側断面図である。本明細書で使用するように、術語に配置されたまたはに取り付けられたは、互いに接触して直接的にまたはその間に介在する層を有することによって間接的に配置されたまたは取り付けられた層またはデバイスのことである。図1に示すように、本方法は、第1の金属層130に配置された誘電体膜120を含む積層体100を用意するステップを含む。図1に示すように、積層体100はさらに、誘電体膜外面122および第1の金属層外面132を含む。第1の金属層内面131が、誘電体膜内面121に隣接して配置されるように、誘電体膜120はさらに、内面121を含み、第1の金属層は、内面131を含む。積層体100は、長方形を有するように示されているが、積層体100は、本用途の構造体を形成するのに適している任意の所望の形状またはサイズを有してもよい。一実施形態では、誘電体膜120は、半導体パッケージング構造体での使用に適した、特定の熱的、構造的および電気的性質を有するように選ばれた有機誘電体材料を含む。いくつかの実施形態では、誘電体膜120は、低い弾性率高い弾性コンプライアンス、低いx、yおよびz軸熱膨張係数CTE、ならびに高いガラス転移温度Tgまたは融解温度Tmを有し、したがって結果として得られる半導体デバイスパッケージの熱的および構造的信頼性を改善する。一実施形態では、誘電体膜120は、150°Cより上の温度で連続使用するのに安定な電気絶縁ポリマーを含む。適切な材料の限定されない例には、KAPTONE.I.DuPontdeNemoursandCo.の商標などのポリイミド、ULTEMGeneralElectricCompanyの商標などのポリエーテルイミド、ポリキノリン、ポリキノキサリン、ポリエーテルケトン、およびビスマレイミド-トリアジン樹脂が含まれる。特定の一実施形態では、誘電体膜120は、KAPTONなどのポリイミドを含む。一実施形態では、第1の金属層130は、銅を含み、積層体100は、誘電体膜120に第1の金属層130を配置することによって提供される。いくつかの実施形態では、第1の金属層130は、誘電体膜120に直接取り付けられてもよく、すなわち接着剤層が、誘電体膜120と第1の金属層130との間に存在しなくてもよい。いくつかの他の実施形態では、接着剤層図示されずが、誘電体膜120と第1の金属層130との間に挿入される。いくつかの実施形態では、第1の金属層は、ロールオン式製造方法を使用して誘電体膜に積層されてもよい。一実施形態では、誘電体膜120は、約1ミクロンから約1000ミクロンの範囲の厚さを有する。別の実施形態では、誘電体膜120は、約5ミクロンから約200ミクロンの範囲の厚さを有する。一実施形態では、第1の金属層は、約10ミクロンから約200ミクロンの範囲の厚さを有する。別の実施形態では、第1の金属層は、約25ミクロンから約150ミクロンの範囲の厚さを有する。特定の実施形態では、第1の金属層は、約50ミクロンから約125ミクロンの範囲の厚さを有する。以下で詳細に述べるように、所望の厚さを有する第1の金属層130を含む積層体100を提供することによって、その後の導電層の堆積およびビアの金属化にかかる時間は、それに応じて低減できる。前述のように、積層体100は、フレームを含まず、したがって本方法は、誘電体膜120にフレームを付けるステップを含まない。いくつかの実施形態では、第1の金属層130は、誘電体膜120のための構造的支持およびそれから製造される半導体デバイスパッケージに寸法安定性を提供する。さらに、第1の金属層130は、パワーオーバーレイ製作プロセスに典型的に使用されるキャリアフレームがない場合に、取扱いの容易さおよび移送の容易さを提供することもある。フレームのない誘電体膜は有利なことに、半導体デバイスを取り付けるための増加した利用可能領域を提供し、したがって多数の半導体デバイスが、本発明の方法を使用して取り付けられてもよい。図2に示すように、本方法はさらに、所定のパターンに従って積層体100を通って延在する複数のビア150を形成するステップを含む。代表的なビア150などの多重ビアは、例えば標準の機械的穴あけプロセス、ウォータジェット穴あけプロセス、化学エッチングプロセス、プラズマエッチング、反応性イオンエッチング、またはレーザ処理によって積層体を通って形成されてもよい。一実施形態では、ビア150は、レーザアブレーションによって積層体を通って形成される。ビアパターンは、取り付けるべきデバイスの数、デバイス接触パッドの数、デバイス接触パッドのサイズ、および所望の回路構成の1つまたは複数によって決定される。図2で示すように、複数のビア150はさらに、ビア内面152を含む。一実施形態では、ビア150は、図2に示すように、垂直側壁を持つ円形状を有する。しかしながら、ビア150の形状は、限定されず、ビアは、任意の適切な形状を有してもよい。例えば、ビア150は、楕円形状もしくは丸い角を持つ正方形状、または別のより複雑な形状を有してもよい。別の実施形態では、ビア150は、テーパ状側壁を有する。ビアのサイズおよび数は、接触パッド210および220のサイズならびにデバイス200の電流要件にある程度依存することもある。例えば、図4に示すように、導電層180は、例示的な一実施形態では、デバイス200の所望の電流要件を満たすために、2つのビアを通じて接触パッド210および1つのビアを通じて接触パッド220と接触する。別の実施形態では、3つ以上のビア150が、接触パッド210と接触してもよい。代替実施形態では、より大きな開口を有するより少ないビアが、同じ所望の電流要件を満たすために用いられてもよい。例えば、単一の大きなビアが、図4の実施形態で接触パッド210と接触している複数のビアを置き換えることもあり得る。一実施形態では、複数のビア150は、約25ミクロンから約10000ミクロンの範囲の直径を有する。別の実施形態では、複数のビア150は、約10000ミクロンよりも大きい範囲の直径を有する。別の実施形態では、複数のビア150は、約2000ミクロンから約40000ミクロンの範囲の直径を有する。一実施形態では、第1の金属層130は、積層体100の寸法安定性を改善することができ、ビア150のためのより狭い間隔を可能にする。増加したビア150密度は有利なことに、抵抗損失および電流集中を低減することができる。ビアを通って形成された単一接触パッドへの多重接続は、単一のワイヤボンディングより優れている可能性がある電気的接続を提供する。本方法はさらに、誘電体膜120とデバイス200との間に接着剤層160を挿入するステップを含む。一実施形態では、本方法は、図3で示すように誘電体外面122に接着剤層160を配置するステップを含む。接着剤層160は、ビア形成の前または後に付着されてもよい。いくつかの実施形態では、保護剥離層図示されずが、ビア形成プロセスの間に接着剤層160を清浄に保つために接着剤層160を覆って付着されてもよい。接着剤層160は、任意の適切な方法によって誘電体外面122に付着されてもよい。例えば、接着剤層160は、スピンコーティング、メニスカスコーティング、スプレイコーティング、真空蒸着、または積層技術によって付着されてもよい。図3で例示する実施形態では、接着剤層160は、ビア150が形成された後に誘電体膜外面122に付着される。代替実施形態では、接着剤層160は、ビア150が形成される前に誘電体膜外面122に付着される。ビア150は次いで、上述の機械的穿孔、レーザ処理、プラズマエッチング、反応性イオンエッチング、または化学エッチングなど任意の適切な技術を使用して誘電体膜120および接着剤層160を共に通って形成される。別の実施形態では、本方法は、デバイス200の活性表面202に接着剤層160を配置するステップを含む。接着剤層160は、ビア形成の前または後に付着されてもよい。いくつかの実施形態では、保護剥離層図示されずが、ビア形成プロセスの間に接着剤層160を清浄に保つために接着剤層160を覆って付着されてもよい。接着剤層160は、任意の適切な方法によって活性表面202に付着されてもよい。例えば、接着剤層160は、スピンコーティング、メニスカスコーティング、スプレイコーティング、真空蒸着、または積層技術によって付着されてもよい。接着剤層160は、熱硬化性ポリマーまたは熱可塑性ポリマーの1つまたは複数を含んでもよい。接着剤層160のための適切な限定されない例には、アクリル、エポキシ、およびポリエーテルイミドが含まれる。一実施形態では、低温硬化熱硬化性樹脂が、高温処理を最小限にするために接着剤として使用されてもよい。一実施形態では、接着剤層は、約1ミクロンから約100ミクロンの範囲の厚さを有する。一実施形態では、接着剤層160のための適切な材料は、約10ミクロンから約25ミクロンの範囲の厚さを有するポリエーテルイミドを含む。図3で示すように、本方法はさらに、半導体デバイスが取り付け後に1つまたは複数のビア150と接触するように、1つまたは複数の半導体デバイス200を誘電体膜外面122に取り付けるステップを含む。特定の実施形態では、半導体デバイス200は、電力デバイスを代表する。一実施形態では、半導体デバイス200は、電力スイッチング用途で用いられる電力MOSFET金属酸化膜電界効果トランジスタおよびIGBT絶縁ゲートバイポーラトランジスタなどだが限定されない、さまざまな種類の電力半導体デバイスを代表する。別の実施形態では、半導体デバイス200は、ダイオードである。単一の半導体デバイス200は、例として提供されるだけである。しかしながら、実際のパワーオーバーレイ製作プロセスでは、複数の半導体デバイスが、誘電体膜外面122に取り付けられてもよい。例示的な実施形態では、任意のパッケージングまたは相互接続より前に、これらのデバイス200は一般に、活性表面202および反対面204を有する半導体チップの形をしている。活性表面202は、パターン形成され、電力半導体デバイス200の場合には、少なくとも2つの端子、すなわち接触パッド210によって表されるソース端子などのデバイス主端子、および接触パッド220によって表されるゲート端子などの制御端子を含む金属化I/O入力/出力パッド210および220を有する。いくつかの実施形態では、低インピーダンス接続を提供するために、活性表面202に大きな主端子210があるか、またはすべてが並列に接続される多重主端子210図示されずがあり、加えて同様に並列に接続される1つまたは複数の制御端子220図示されずがある。一様な反対面204は、ドレイン端子などの別のデバイス主端子230を含む。一実施形態では、誘電体外面122またはデバイス200の活性表面202に接着剤層160を配置した後、デバイス200の活性表面202は、図3で示すように、ビア150が接触パッド210および220と整列するように接着剤層160と接触させられる。例示的な一実施形態では、デバイス200は、ピックアンドプレース機を使用して接着剤層160上に位置決めされる。デバイス200は次いで、誘電体膜120に接合される。一実施形態では、接着剤層160は、熱可塑性樹脂であり、接合は、十分な流れが熱可塑性樹脂で生じて接合が行われるのを可能にするまで温度を上昇させることによって行われる。別の実施形態では、接着剤層160は、熱硬化性樹脂であり、接合は、架橋が生じるまで接着剤層の温度を上昇させることによって行われる。一実施形態では、デバイス200は、熱硬化サイクルならびに、必要なら、取り込まれた空気の除去および接着剤160からのガス放出を容易にするために真空を使用して誘電体膜120に接合される。代替硬化オプションには、例えばマイクロ波硬化および紫外光硬化が含まれる。一実施形態では、本方法はさらに、図4で示すように、第1の金属層外面132に導電層180を配置するステップを含む。本方法はさらに、複数のビア150の内面152に導電層180を配置するステップを含む。図4に示すように、導電層180および第1の金属層130は、誘電体膜外面122に相互接続層190を形成する。相互接続層190はさらに、図4で示すように、ビアを通って延在し、ビア150内で導電層180から成る。導電層180は、半導体デバイス相互接続での使用に適している任意の導電材料を含んでもよい。一実施形態では、導電層180は、耐熱金属、貴金属、またはそれらの組合せを含む。適切な金属および金属合金の限定されない例には、タングステン、モリブデン、チタン/タングステン、金、白金、パラジウム、金/インジウム、および金/ゲルマニウムが含まれる。別の実施形態では、銅、アルミニウム、または銅もしくはアルミニウムの合金が、導電層180として用いられてもよい。導電層180に用いられる材料は、半導体デバイス200が動作すると予想される温度に耐えるように選ばれてもよい。一実施形態では、導電層180は、第1の金属層130と同じ材料を含む。特定の実施形態では、導電層180は、銅を含む。一実施形態では、導電層180は、スパッタリング、化学気相堆積、電気めっき、無電解めっき、または任意の他の適切な方法によって第1の金属層外面132およびビアの内面152に配置されてもよい。特定の実施形態では、導電層180は、電気めっきによって配置される。いくつかの実施形態では、本方法はさらに、導電層を配置する前に例えばシード層図示されずなどの1つまたは複数の追加の層を配置するステップを含んでもよい。一実施形態では、シード層は、Ti、CrもしくはNiなどの障壁金属を含み、または代替実施形態では、シード層は、Cuなどの非障壁金属を含む。典型的には、シード層は、導電層180と誘電体膜120との間で良好な接着性を得ることが望ましい。いくつかの実施形態では、第1の金属層130が、導電層180の堆積のための所要の表面特性を提供し、また導電層180と誘電体膜120との間の改善された接着性も提供するので、本発明の方法は、別個のシード層を堆積させる必要性を除去する。導電層180の厚さは、相互接続層を通過することになる電流量、パターン形成済み相互接続層192でのパターン形成済み領域の幅、および誘電体膜にすでに存在する第1の金属層130の厚さにある程度依存することもある。一実施形態では、導電層180は、約10ミクロンから約100ミクロンの範囲の厚さを有する。特定の実施形態では、導電層は、約25ミクロンから約50ミクロンの範囲の厚さを有する。前述のように、導電層180の厚さが小さいほど、導電層180の堆積、例えばめっきに必要とされる時間が少なくなり、したがってコストが低減されることを意味する。一実施形態では、導電層180は、結果として得られる相互接続層190の厚さが、比較的低い抵抗損失で半導体デバイスが動作するのに典型的な比較的高い電流を運ぶ能力があるような厚さに堆積される。前述のように、本発明の方法は有利なことに、誘電体膜への厚い相互接続層の形成を可能にし、同時に製造時間および関連コストを低減する。例えば、125ミクロン厚の相互接続層を堆積させるための典型的な電気めっきプロセスは、5~6時間の電気めっき時間を必要とすることもある。本発明の例示的な実施形態では、25ミクロン厚の導電層が、100ミクロンの厚さを有する第1の金属層に堆積されてもよく、それは有利なことに、製造時間を5分の1に低減することができる。本方法はさらに、所定の回路構成に従って相互接続層190をパターン形成して、パターン形成済み相互接続層192を形成するステップを含み、パターン形成済み相互接続層192の一部分は、図5に示すように、1つまたは複数のビア150を通って延在し、半導体デバイス200との電気接点を形成する。図5は、相互接続層190がパターン形成された後に誘電体膜120に取り付けられたデバイス200の横断面図を例示する。相互接続層190は、相互接続層190の一部分を選択的に除去することによってパターン形成されて、パッケージング構造相互接続から成るパターン形成済み相互接続層192を形成する。図5で示すように、パターン形成済み相互接続層192は、上部相互接続領域194およびビア相互接続領域196を含む。上部相互接続領域194は、導電層180および第1の金属層130のパターン形成済み部分を含み、誘電体膜外面122に隣接して形成される。パターン形成済み相互接続層192はさらに、複数のビア150に形成されたビア相互接続領域196を含む。ビア相互接続領域196の第1の部分は、ビア150の側壁に隣接して配置され、第2の部分は、半導体デバイス200の1つまたは複数の接触パッド210/220に隣接して配置される。ビア相互接続領域196は、導電層180から成る。図5に示すように、上部相互接続領域194は、ビア相互接続領域196の厚さよりも大きい厚さを有する。一実施形態では、ビア相互接続領域196は、約10ミクロンから約75ミクロンの範囲の厚さを有する。一実施形態では、ビア相互接続領域196は、約25ミクロンから約50ミクロンの範囲の厚さを有する。一実施形態では、上部相互接続領域194は、約50ミクロンから約200ミクロンの範囲の厚さを有する。別の実施形態では、上部相互接続領域194は、約75ミクロンから約150ミクロンの範囲の厚さを有する。上部相互接続領域194およびビア相互接続領域196は、低抵抗および低インダクタンスの相互接続を提供することができる。一実施形態では、上部相互接続領域194および接触パッド210と電気接触するビア相互接続領域196を含む相互接続領域は、パッケージ主端子接点としての役割を果たすことができ、デバイス200のために十分な電流を運ぶ能力を有することができる。同様に、上部相互接続領域194および接触パッド220と電気接触するビア相互接続領域196を含む相互接続領域は、パッケージゲート端子接点としての役割を果たすことができる。一実施形態では、相互接続層190は、減法的エッチング法、半加法的処理技術、または例えば適応リソグラフィなどのリソグラフィによってパターン形成される。例えば、一実施形態では、フォトマスク材料が、相互接続層190の表面を覆って付着されてもよく、その後にフォトマスク材料を所望の相互接続パターンに現像し、次いで標準的な湿式エッチング槽を使用して相互接続層190の露出部分をエッチングすることが続く。代替実施形態では、薄い金属シード層が、金属層130に形成されてもよい。フォトマスク材料は、薄い金属シード層の表面を覆って付着され、その後に薄い金属シード層の所望の相互接続パターンが形成されるべきところが露出するようにフォトマスク材料を現像することが続く。次いで電気めっきプロセスを使用し、露出したシード層に追加の金属を選択的に堆積させてより厚い層を形成し、その後に残りのフォトマスク材料を除去し、露出した薄い金属シード層をエッチングすることが続く。一実施形態では、図5で示すように、半導体デバイスパッケージ300が、提供される。半導体デバイスパッケージ300は、誘電体膜120に配置された第1の金属層130を含む積層体100を含む。半導体デバイスパッケージ300は、所定のパターンに従って積層体100を通って延在する複数のビア150を含む。1つまたは複数の半導体デバイス200は、半導体デバイス200が1つまたは複数のビア150と接触するように誘電体膜120に取り付けられる。パターン形成済み相互接続層192は、誘電体膜120に配置され、前記パターン形成済み相互接続層192は、第1の金属層130および導電層180の1つまたは複数のパターン形成済み領域を含み、パターン形成済み相互接続層192の一部分は、1つまたは複数のビア150を通って延在し、半導体デバイス200との電気接点を形成する。パターン形成済み相互接続層192はさらに、上部相互接続領域194およびビア相互接続領域196を含み、パッケージ相互接続領域194は、ビア相互接続領域196の厚さよりも大きい厚さを有する。本明細書で上述の実施形態では、積層体は、誘電体膜の一面だけに配置された金属層を含む。別の実施形態では、本方法は、図6で示すように、第1の金属層130と第2の金属層110との間に挿入した誘電体膜120を含む積層体100を用意するステップを含む。積層体100はさらに、第1の金属層外面132および第2の金属層外面112を含む。第1の金属層はさらに、誘電体膜内面121に隣接して配置された第1の金属層内面131を含む。第2の金属層110はさらに、誘電体膜外面122に隣接して配置された第2の金属層内面111を含む。一実施形態では、第2の金属層110は、銅を含む。前述のように、積層体は、フレームを含まず、したがって本方法は、誘電体膜にフレームを付けるステップを含まない。いくつかの実施形態では、第1の金属層130および第2の金属層110は一緒に、誘電体膜120のための構造的支持およびそれから製造される半導体デバイスパッケージに寸法安定性を提供する。さらに、第1の金属層130および第2の金属層110は、パワーオーバーレイ製作プロセスに典型的に使用されるキャリアフレームがない場合に、取扱いの容易さおよび移送の容易さを提供することもある。一実施形態では、本方法はさらに、図7で示すように、所定のパターンに従って第2の金属層110をパターン形成して、パターン形成済みの第2の金属層140を形成するステップを含む。いくつかの実施形態では、第2の金属層110は、減法的エッチング法または例えば適応リソグラフィなどのリソグラフィによってパターン形成される。一実施形態では、第2の金属層110は、パターン形成されて、誘電体膜120に例えばパターン形成済みの第2の金属層領域141、143、および145などの複数のパターン形成済みの第2の金属層領域を形成する。一実施形態では、第2の金属層110は、パターン形成されて、1つまたは複数のフィードスルー構造体145を形成する。いくつかの実施形態では、1つまたは複数のフィードスルー構造体145は、デバイス200の反対面204に配置されたドレイン端子接点230との電気接触を可能にでき、したがってすべての電気的接続を半導体デバイスパッケージの上部にもたらす。典型的なパワーオーバーレイ製作プロセスでは、フィードスルー構造体は、別々に製造され、その後に誘電体膜120に取り付けられ、それは、製造ステップの数およびまた関連コストを増加させることもある。さらに、別々に取り付けられたフィードスルー構造体は、フィードスルー構造体と誘電体膜との間の界面で接着性を低下させ、欠陥の可能性を増加させることもある。いくつかの実施形態では、本発明の方法は有利なことに、第2の金属層110を使用してフィードスルー構造体を製作するための統合プロセスを提供し、それは、製造ステップの数の低減をもたらすこともあり、経済的に有利なこともある。パターン形成済み領域141、143、および145のサイズおよび厚さは、デバイス厚、所望のフィードスルー構造体の厚さ、およびビアパターンにある程度依存することもある。一実施形態では、第2の金属層110はさらに、パターン形成されて、誘電体膜120に取り付けるべきデバイスの厚さによって決定される厚さを有する1つまたは複数のパターン形成済み領域141および143を形成する。そのような場合には、パターン形成済みの第2の金属層領域141および143の厚さは、例えば取り付けられたデバイス200がフィードスルー構造体145と実質的に同一平面となるように選択的に調節されてもよく、それにより、その後の平面基板の取り付けが容易になり得る。本方法はさらに、所定のパターンに従って積層体を通って延在する複数のビア150を形成するステップを含む。図8で示すように、そのように形成された複数のビア150は、第1の金属層130、誘電体膜120、およびパターン形成済みの第2の金属層140の一部分を通って延在する。図8に示すように、複数のビア151、153、および155は、第2の金属層のパターン形成済み領域141および143を通って延在し、フィードスルー構造体145を通らない。複数のビア150は、前述のような任意の適切な方法によって形成されてもよい。いくつかの実施形態では、複数のビアは、パターン形成済みの第2の金属層140の一部分だけが除去されてビアを形成するように、積層体を通って選択的に形成されてもよい。例えば、図8で示すように、例示的ビア155は、ビア155が1つまたは複数のフィードスルー構造体145と整列し、フィードスルー構造体145を通って延在しないように積層体100を通って形成される。いくつかの実施形態では、複数のビアは、第2の金属層110のパターン形成の後に形成される。代替実施形態では、複数のビアは、第2の金属層110のパターン形成より前に形成される。いくつかの他の実施形態では、第2の金属層110は、例えばビア151および153の所定のパターンに基づいて、パターン形成済みの第2の金属層領域、例えばパターン形成済み領域141および143の一部分を選択的に除去するためにビア150の形成の前に選択的にパターン形成される。図9に示すように、第2の金属層110は、パターン形成済みの第2の金属層140を形成するためにパターン形成され、パターン形成済み金属層140はさらに、パターン形成済み領域の一部分がビアパターンに基づいて除去されるようなパターン形成済み領域141および143を含む。いくつかの実施形態では、第1の金属層130はさらに、図9で示すように、例えばビア151および153の所定のパターンに基づいて、第1の金属層130の一部分を選択的に除去するためにビア150の形成の前に選択的にパターン形成される。そのような実施形態では、ビア150の形成は、図8で示すように、積層体を通って延在するビア150を形成するために誘電体膜120の選択された部分の除去を含むだけである。一実施形態では、第2の金属層のパターン形成済み領域145の1つまたは複数は、ビア150および相互接続層192と接触していない。そのような実施形態では、ビア形成の間に、ビア155は、例えば存在しなくてもよく、第2の金属層のパターン形成済み領域145は、誘電体膜への機械的支持を提供してもよく、キャリアフレームがない場合はフレームとして機能してもよい。本方法はさらに、1つまたは複数の半導体デバイス200をパターン形成済みの第2の金属層140の一部分の第2の金属層外面142に取り付けるステップを含む。図10に示すように、デバイス200は、パターン形成済みの第2の金属層領域141および143の第2の金属層外面142に取り付けられる。いくつかの実施形態では、本方法はさらに、デバイスを取り付ける前にデバイス200と第2の金属層外面142との間に接着剤層160を挿入するステップを含んでもよい。接着剤層160は、前述のような方法によって配置されてもよい。一実施形態では、接着剤層160を配置した後、デバイス200の活性主表面202は、図10で示すように、ビア151および153が接触パッド210および220と整列するように接着剤層160と接触させられる。上述のように、パターン形成済みの第2の金属層領域141および143は、デバイス200の反対面204がフィードスルー構造体145の外面と整列して実質的に平面を形成するようなデバイス配置を可能にする。一実施形態では、本方法はさらに、図11で示すように、第1の金属層外面132に導電層180を配置するステップを含む。本方法はさらに、複数のビア150の内面152に導電層180を配置するステップを含む。図11に示すように、導電層180および第1の金属層130は、誘電体膜120に相互接続層190を形成する。相互接続層190はさらに、図11で示すように、ビアを通って延在し、相互接続層190は、ビア150内で導電層180から成る。本方法はさらに、所定の回路構成に従って相互接続層190をパターン形成して、パターン形成済み相互接続層192を形成するステップを含み、パターン形成済み相互接続層192の一部分は、図12に示すように、1つまたは複数のビア150を通って延在し、半導体デバイス200との電気接点を形成する。図12は、相互接続層190をパターン形成した後に誘電体膜120に取り付けられたデバイス200の横断面図を例示する。相互接続層190は、相互接続層190の一部分を選択的に除去することによってパターン形成されて、パッケージング構造相互接続から成るパターン形成済み相互接続層192を形成する。図12で示すように、パターン形成済み相互接続層192は、上部相互接続領域194およびビア相互接続領域196を含む。上部相互接続領域194は、導電層180および第1の金属層130のパターン形成済み部分を含み、誘電体膜に隣接して形成される。パターン形成済み相互接続層192はさらに、複数のビア150に形成されたビア相互接続領域196を含む。ビア相互接続領域196の第1の部分は、ビア150の側壁に隣接して配置され、第2の部分は、半導体デバイス200の1つまたは複数の接触パッド210/220に隣接して配置される。ビア相互接続領域196は、導電層180から成る。さらに、一実施形態では、パターン形成済み相互接続層192の一部分は、図12に示すように、1つまたは複数のビア150を通って延在し、1つまたは複数のフィードスルー構造体145との電気接点を形成する。一実施形態では、本方法はさらに、1つまたは複数のデバイスを取り付ける前に第2の金属層110をパターン形成して、複数のパターン形成済み領域を形成するステップを含み、少なくとも2つのパターン形成済み領域は、互いに異なる厚さを有する。そのような実施形態では、異なる厚さのパターン形成済み領域は有利なことに、半導体デバイスの反対面がすべて整列し、基板の取り付けのために実質的に平面を提供するように、異なる厚さを有する半導体デバイスを収容することができる。一実施形態では、本方法はさらに、複数の半導体デバイスをパターン形成済みの第2の金属層に取り付けるステップを含み、少なくとも2つの半導体デバイスは、互いに異なる厚さを有する。図13に示すように、異なる厚さを有する半導体デバイス200および400は有利なことに、半導体デバイスの反対面が互いにおよびフィードスルー構造体の外面と整列するように誘電体膜に取り付けられる。図13では、1つの接触パッドだけが、ビア150と整列して示されるが、しかしながら、半導体デバイス200および400は、本明細書で上述のように、ビア150と整列する複数の接触パッドを含んでもよい。一実施形態では、図12に示すように、半導体デバイスパッケージ300が、提供される。半導体デバイスパッケージ300は、誘電体膜120に配置された第1の金属層130を含む積層体100を含む。半導体デバイスパッケージ300はさらに、第1の金属層130とは反対側で誘電体膜120に配置されたパターン形成済みの第2の金属層140を含む。パターン形成済みの第2の金属層140は、例えば141および143などのパターン形成済みの第2の金属層領域ならびに1つまたは複数のフィードスルー構造体145を含む。半導体デバイスパッケージ300は、所定のパターンに従って積層体100を通って延在する複数のビア150を含む。1つまたは複数の半導体デバイス200は、半導体デバイス200が1つまたは複数のビア150と接触するように、パターン形成済みの第2の金属層140の一部分の第2の金属層外面142に取り付けられる。パターン形成済み相互接続層192は、誘電体膜120に配置され、前記パターン形成済み相互接続層192は、第1の金属層130および導電層180を含み、パターン形成済み相互接続層192の一部分は、1つまたは複数のビア150を通って延在し、半導体デバイス200との電気接点を形成する。パターン形成済み相互接続層192は、上部相互接続領域194およびビア相互接続領域196を含み、パッケージ相互接続領域194は、ビア相互接続領域196の厚さよりも大きい厚さを有する。さらに、パターン形成済み相互接続層192の一部分は、1つまたは複数のビア150を通って延在し、1つまたは複数のフィードスルー構造体145との電気接点を形成する。一実施形態では、半導体デバイスパッケージ300はさらに、半導体デバイス基板図示されずに取り付けられてもよい。半導体デバイス基板は、半導体デバイス200が電気的に結合されてもよい1つまたは複数の導電性基板接点を有する絶縁基板を含んでもよい。例えば、半導体デバイス200は、基板接点にはんだ付けされてもよい。半導体デバイス基板はまた、裏面導電層を含んでもよく、それは、例えばヒートシンクへの半導体デバイス200の取り付けを容易にすることもある。いくつかの実施形態では、結果として得られる半導体デバイスパッケージ300は、高い通電能力、および熱を半導体デバイスの活性表面202から追い出すための低インピーダンス熱経路を提供する。いくつかの実施形態では、ヒートシンク構造体、電気相互接続構造体、または両方が、パッケージ上部、底部、または両方に取り付けられてもよい。添付の特許請求の範囲は、本発明が考え出されたのと同じ程度に広く本発明を特許請求することを意図し、本明細書で提示された例は、多種多様なすべての可能な実施形態から選択された実施形態の例示的なものである。したがって、添付の特許請求の範囲は、本発明の特徴を例示するために利用された例の選択によって限定されるべきでないことが出願人の意図である。特許請求の範囲で使用するように、単語含むおよびそれの文法的変異形は論理的にまた、例えばから基本的に成るおよびから成るなどだがそれらに限定されない、さまざまな異なる広さの語句も包含する。必要ならば、範囲が、提供され、それらの範囲は、それらの間のすべての下位の範囲を含んでいる。これらの範囲での変形形態は、当業者には思い浮かぶことになり、まだ一般に公開されていない場合には、それらの変形形態は、可能ならば、添付の特許請求の範囲に含まれると解釈すべきであることが予想されるはずである。科学および技術の進歩が、言葉の不正確さのために今は企図されていない均等物および代用物を可能にすることになり、これらの変形形態もまた、可能ならば、添付の特許請求の範囲に含まれると解釈すべきであることもまた予期される。