インダクタと、前記インダクタの一端に直列に接続され、前記インダクタの他端に入力される入力電圧が相対的に高いときオンの状態とオフの状態とを繰り返すスイッチング動作をし、前記入力電圧が相対的に低いときオンの状態を継続して前記インダクタに入力電流を流すスイッチング素子と、前記スイッチング素子に直列に接続され、前記スイッチング素子の電流を制限する定電流素子と、前記インダクタと磁気結合し、前記スイッチング素子の制御端子に電圧を供給して前記スイッチング素子を制御する帰還巻き線と、前記入力電圧に応じて、前記定電流素子の定電流値を制御する制御回路と、を備えた力率改善回路。前記入力電圧が高くなると、前記スイッチング素子に流れる電流は、変動幅が大きくなるように振動する請求項1記載の力率改善回路。前記入力電圧が相対的に低いとき、前記スイッチング素子はオンの状態を継続して直流電流を流す請求項1または2に記載の力率改善回路。前記制御回路は、前記インダクタの一端から出力される出力電圧が相対的に高いとき前記定電流素子の定電流値を小さくし、前記出力電圧が相対的に低いとき前記定電流素子の定電流値を大きくする請求項1~3のいずれか1つに記載の力率改善回路。請求項1~4のいずれか1つに記載の力率改善回路と、前記力率改善回路により充電される平滑コンデンサと、交流電圧を整流して前記力率改善回路に脈流電圧を供給する整流回路と、を備えた電源装置。しかし、チョッパ回路は、軽負荷時に発振周波数が高くなり消費電力が増加して電力効率が低下する。また、発振周波数が高くなり過充電の状態になると、間欠発振して休止期間が生じる。本発明の実施形態は、軽負荷時における力率を改善した力率改善回路及び電源装置を提供することを目的とする。実施形態の力率改善回路は、インダクタと、スイッチング素子と、定電流素子と、帰還巻き線と、制御回路と、を備える。前記スイッチング素子は、前記インダクタの一端に直列に接続され、前記インダクタの他端に入力される入力電圧が相対的に高いときオンの状態とオフの状態とを繰り返すスイッチング動作をし、前記入力電圧が相対的に低いときオンの状態を継続して前記インダクタに入力電流を流す。前記定電流素子は、前記スイッチング素子に直列に接続され、前記スイッチング素子の電流を制限する。前記帰還巻き線は、前記インダクタと磁気結合し、前記スイッチング素子の制御端子に電圧を供給して前記スイッチング素子を制御する。前記制御回路は、前記入力電圧に応じて、前記定電流素子の定電流値を制御する。本発明の実施形態によれば、軽負荷時における力率を改善した力率改善回路及び電源装置が提供される。以下、実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。まず、第1の実施形態について説明する。図1は、第1の実施形態に係る力率改善回路を含む電源装置を例示する回路図である。図1に表したように、電源装置1は、整流回路2と、力率改善回路3と、力率改善回路3により充電される平滑コンデンサ4と、を備えている。整流回路2は、ダイオードブリッジで構成され、交流電源7の交流電圧VINを整流して、高電位端子8と低電位端子9との間に、脈流電圧VREを出力する。なお、整流回路2は、交流電圧VINを整流できればよく、他の構成でもよい。また、整流回路2の入力側には、ノイズを低減するコンデンサが接続されている。力率改善回路3は、スイッチング素子5、スイッチング素子5に直列に接続された定電流素子6、インダクタ12、ダイオード13、保護ダイオード14、結合コンデンサ15、帰還巻き線16及び制御回路17を有する。スイッチング素子5は、例えば電界効果トランジスタFETであり、例えば高電子移動度トランジスタHighElectronMobilityTansistor:HEMTである。スイッチング素子5は、ノーマリオン形の素子である。スイッチング素子5は、インダクタ12の一端に直列に接続され、インダクタ12の他端には、脈流電圧VREが入力される。すなわち、スイッチング素子5のドレインは、インダクタ12を介して整流回路2の高電位端子8に接続される。スイッチング素子5のソースは、定電流素子6のドレインに接続される。スイッチング素子5のゲートスイッチング素子の制御端子は、結合コンデンサ15を介して、帰還巻き線16の一端に接続される。また、スイッチング素子5のゲートには、保護ダイオード14が接続される。定電流素子6は、例えばFETであり、例えばHEMTである。定電流素子6は、ノーマリオン形の素子である。定電流素子6のソースは、整流回路2の低電位端子9に接続され、定電流素子6のゲート定電流素子の制御端子は、制御回路17に接続される。定電流素子6のゲートには、制御回路17から、制御電圧VGSが供給される。定電流素子6の定電流値は、制御電圧VGSにより制御される。帰還巻き線16の他端は、整流回路2の低電位端子9に接続される。帰還巻き線16は、インダクタ12に、高電位端子8からスイッチング素子5のドレインの方向に増加する電流が流れるとき、スイッチング素子5のゲート側に正極性の電圧が供給される極性で接続される。ダイオード13のアノードは、スイッチング素子5のドレインに接続され、またインダクタ12を介して、整流回路2の高電位端子8に接続される。ダイオード13のカソードは、平滑コンデンサ4の一端正極側に接続される。平滑コンデンサ4の他端負極側は、整流回路2の低電位端子9に接続される。平滑コンデンサ4の両端の電圧は、力率改善回路3の出力電圧として出力される。すなわち、平滑コンデンサ4の一端は、高電位出力端子10に接続され、平滑コンデンサ4の他端は、低電位出力端子11に接続される。制御回路17は、分割抵抗18、19、レベルシフタ20を有している。分割抵抗18、19は、整流回路2の高電位端子8と低電位端子9との間に直列に接続され、力率改善回路3に入力される脈流電圧VREを分割する。なお、分割抵抗18、19の各抵抗値は十分に大きく、分割抵抗18、19を流れる電流は、力率改善回路3に入力される電流IREよりも十分に小さい。レベルシフタ20は、分割抵抗18、19により分割した脈流電圧VREを負極性側にレベルシフトして、制御電圧VGSとして出力する。レベルシフタ20は、ツェナーダイオードと、負電圧-VBでバイアスされた抵抗で構成される。なお、レベルシフタ20は、分割抵抗18、19により分割した電圧を負極性側にレベルシフトできればよく、他の構成でもよい。次に、力率改善回路3を含む電源装置1の動作について説明する。整流回路2は、交流電源7から供給される交流電圧VINを整流した脈流電圧VREを出力する。したがって、整流回路2から出力される脈流電圧VREは、時間とともに値が変化する電圧である。上記のとおり、力率改善回路3の制御回路17は、力率改善回路3に入力される脈流電圧VREに比例した電圧を負極正側にレベルシフトした制御電圧VGSを生成する。また、制御回路17は、制御電圧VGSを定電流素子6のゲートに供給して、定電流素子6の定電流値を制御する。すなわち、脈流電圧VREが相対的に高いときは、定電流素子6の定電流値を相対的に大きく制御し、脈流電圧VREが相対的に低いときは、定電流素子6の定電流値を相対的に小さく制御する。なお、定電流素子6は、ノーマリオン形の素子のため、制御電圧VGSは、負極正側にレベルシフトされている。力率改善回路3に入力される脈流電圧VREの瞬時値が相対的に低いとき、インダクタ12を流れる電流IREの値は小さく、インダクタ12と磁気接合した帰還巻き線16に誘起される電圧は低い。また、脈流電圧VREが相対的に低いときは、制御回路17から出力される制御電圧VGSも相対的に低いため、定電流素子6の定電流値は相対的に小さく制御される。その結果、帰還巻き線16から誘起電圧をゲートに供給されるスイッチング素子5はオンの状態を継続する。スイッチング素子5は、インダクタ12を介して、整流回路2から直流電流を流す。また、脈流電圧VREが相対的に高いときは、インダクタ12を流れる電流IREが増加し、スイッチング素子5を流れる電流I5が定電流素子6の定電流値を超えると、定電流素子6のドレインソース間電圧が急上昇する。その結果、スイッチング素子5のゲートソース間に絶対値が閾値電圧を超える負電圧が発生して、スイッチング素子5はオフし、インダクタ12を流れていた電流IREは、ダイオード13を介して、平滑コンデンサ4を充電する。このとき、インダクタ12を流れる電流IREは、減少していく。そして、インダクタ12を流れる電流IREがゼロになると、スイッチング素子5はオンする。その結果、インダクタ12を流れる電流が増加する状態に戻り、以下、同様の動作を繰り返す。スイッチング素子5は、オンの状態とオフの状態とを繰り返すスイッチング動作をして発振する。脈流電圧VREが相対的に高いときは、制御回路17から出力される制御電圧VGSも相対的に高いため、定電流素子6の定電流値は相対的に大きく制御される。その結果、電流IREのピーク値は、脈流電圧VREに応じて変化し、電流IREの平均値の波形は、脈流電圧VREの波形に相似する。また、脈流電圧VREが上記の相対的に低いときと相対的に高いときとの間にあり、スイッチング素子5を流れる電流I5が、定電流素子6の定電流値よりも小さい場合は、スイッチング素子5はオフの状態にならない。スイッチング素子5の電流I5は、オンの状態を継続して、振動する。電流I5の変動幅は、脈流電圧VREが高いと、大きくなる。図2は、スイッチング素子の電流波形を例示する波形図である。図2a~dの順に脈流電圧VREの瞬時値が大きくなる場合のスイッチング素子5の電流I5の波形を模式的に表している。図2aに表したように、脈流電圧VREの瞬時値が相対的に小さいとき、スイッチング素子5は、オンの状態を継続し、定電流素子6で制限されたほぼ一定の直流電流が流れる。スイッチング素子5が一定の直流電流を出力する状態においては、力率改善回路3は、定電流を流す低インピーダンス素子のような動作をしている。図2bに表したように、脈流電圧VREの瞬時値が大きくなると、スイッチング素子5はオンの状態を継続したまま、電流が振動する。また、図2cに表したように、脈流電圧VREの瞬時値がさらに大きくなると、脈流電圧VREの瞬時値に応じて、スイッチング素子5の電流の変動幅は大きくなる。このように、脈流電圧VREの瞬時値が大きくなると、スイッチング素子5は、例えば不完全に発振しているような状態になり、スイッチング素子5の電流は振動するようになる。しかし、脈流電圧VREの瞬時値が所定値よりも小さいとき、スイッチング素子5は、オフの状態にはならず、オンの状態を継続する。なお、スイッチング素子5の振動する電流のピーク値は、制御回路17で制御された定電流素子6の定電流値で制限された値になる。また、スイッチング素子5の振動周期Tは、電流の変動幅に応じて変化する。そして、図2dに表したように、脈流電圧VREの瞬時値が所定値以上のとき、スイッチング素子5は、オンの状態とオフの状態とを繰り返すスイッチング動作をして、発振する。このとき、力率改善回路3は、自励式のチョッパ回路として動作している。図3は、力率改善回路の主要な信号の波形図である。図3に表したように、整流回路2から出力される脈流電圧VREは、交流電源7の交流電圧VINを正極正側に折り返した波形になる。また、分割抵抗18、19の抵抗値は十分に大きく、力率改善回路3に入力される電流IREは、ほぼそのままインダクタ12を流れる。制御電圧VGSは、脈流電圧VREに比例する電圧を、負極性側にレベルシフトした電圧である。上記のとおり、力率改善回路3に入力される脈流電圧VREの瞬時値が相対的に低いとき図3の期間T1、スイッチング素子5はオンの状態を継続する。スイッチング素子5は、インダクタ12を介して、入力電流IREとして直流電流を流す。このとき、力率改善回路3は、低インピーダンス素子の動作をしている。また、力率改善回路3に入力される脈流電圧VREの瞬時値が相対的に高く、かつ所定値よりも低いとき図3の期間T2、スイッチング素子5はオンの状態を継続したまま、スイッチング素子5を流れる電流I5が振動する状態になる。また、電流I5の変動幅は、脈流電圧VREの瞬時値に応じて変化し、脈流電圧VREが高くなると電流I5の変動幅が大きくなるように振動する。その結果、スイッチング素子5は、インダクタ12を介して、入力電流IREとしてゼロにならずに振動する電流を流す。またさらに、力率改善回路3に入力される脈流電圧VREの瞬時値が相対的に高く、所定値以上のとき図3の期間T3、スイッチング素子5は、オンの状態とオフの状態とを繰り返すスイッチング動作をして発振する。その結果、スイッチング素子5は、インダクタ12を介して、入力電流IREとしてゼロとピーク値との間で振動する発振電流を流す。また、入力電流IREが減少する期間に、平滑コンデンサ4が充電される。このとき、力率改善回路3は、電流臨界モードCRMの動作をしている。このように、本実施形態においては、脈流電圧VRE及び制御電圧VGSが所定値以上のとき、スイッチング素子5はスイッチング動作をし、脈流電圧VRE及び制御電圧VGSが所定値よりも低下すると、スイッチング素子5はオンの状態を継続したまま電流値が振動する過渡的な動作を経て、低インピーダンス素子のような動作をする。また、力率改善回路3は、脈流電圧VRE及び制御電圧VGSが所定値以上のときチョッパ回路として電流臨界モードの動作をし、脈流電圧VRE及び制御電圧VGSが所定値よりも低下すると過渡的な動作を経て、低インピーダンス素子の動作をする。チョッパ回路は、スイッチング素子5が抵抗の低いオンの状態と電流が流れないオフの状態とを繰り返すスイッチング動作をするため、低消費電力高効率の回路である。本実施形態においては、脈流電圧VREの瞬時値が所定値よりも大きいとスイッチング動作し、脈流電圧VREの瞬時値が小さいと、低インピーダンス素子のような動作をする。脈流電圧VREの瞬時値が大きい場合は、電圧と電流との積が大きく、低インピーダンス素子のような動作を行うと損失が大きくなり、また昇圧動作ができなくなる。したがって、脈流電圧VREの瞬時値が大きい場合に、スイッチング動作をすることは、低消費電力化に適する。また、脈流電圧VREの瞬時値が小さい場合は、損失は小さいため、低インピーダンス素子として動作をすることは問題ない。また、本実施形態においては、制御回路17が定電流素子6のゲートに供給される制御電圧VGSを脈流電圧VREに応じて制御しているため、脈流電圧VREに応じてスイッチング動作と低インピーダンス動作との間を過渡的な動作を介して連続的に遷移することができる。すなわち、力率改善回路3は、脈流電圧VREに応じて、電流臨界モードと低インピーダンス素子の動作との間を、過渡的な状態を介して連続的に遷移することができる。その結果、本実施形態においては、脈流電圧VREが相対的に低いときでも、間欠発振した場合に生じる休止期間が発生せず、脈流電圧VREの全位相において、連続して電流IREを流すことができ、力率が改善される。なお、交流電圧VINの半周期の時間、すなわちゼロクロス間の時間T0に対して、期間T1、T2、T3は、脈流電圧VREの値、インダクタ12と帰還巻き線16との巻き数比、制御電圧VGSの設定により変化する。次に、本実施形態の効果について説明する。このように、本実施形態においては、脈流電圧VREに応じて、電流臨界モードと低インピーダンス素子の動作との間を、過渡的な状態を介して連続的に遷移することができる。その結果、脈流電圧VREの全位相において連続的に電流を流すことができ、軽負荷時における力率を改善することができる。また、本実施形態は、自励式のため回路構成が簡単であり、小型化が可能である。次に、第2の実施形態について説明する。図4は、第2の実施形態に係る力率改善回路を含む電源装置を例示する回路図である。図4に表したように、第2の実施形態は、第1の実施形態と比較して、力率改善回路3の制御回路17の構成が異なっている。すなわち、力率改善回路3aは、スイッチング素子5、定電流素子6、インダクタ12、ダイオード13、保護ダイオード14、結合コンデンサ15、帰還巻き線16及び制御回路17aを有する。また、電源装置1aは、整流回路2と力率改善回路3aと平滑コンデンサ4とを備えている。整流回路2と平滑コンデンサ4については、第1の実施形態と同様である。制御回路17aは、第1の実施形態における制御回路17と比較して、分割抵抗21、22、基準電圧生成回路23、増幅回路24、乗算回路25が追加されている。分割抵抗18、19、レベルシフタ20については、第1の実施形態における制御回路17と同様である。分割抵抗21、22は、高電位出力端子10と低電位出力端子11との間に直列に接続される。分割抵抗21、22は、力率改善回路3の出力電圧VOUTを分割する。増幅回路24は、基準電圧生成回路23で生成された基準電圧と、分割抵抗21、22により出力電圧VOUTを分割した電圧と、の差電圧を増幅する。乗算回路25は、分割抵抗18、19で入力電圧VREを分割した電圧と、増幅回路24の出力電圧を乗算する。レベルシフタ20は、乗算回路25の乗算出力を負極性側にレベルシフトして、制御電圧VGSとして出力する。本実施形態においては、制御回路17aは、出力電圧VOUTの誤差電圧で、脈流電圧VREを分割した電圧を重み付けして制御電圧VGSを生成している。制御回路17aは、出力電圧VOUTが相対的に高いとき定電流素子6の定電流値を小さくし、出力電圧VOUTが相対的に低いとき定電流素子6の定電流値を大きくするように制御する。その結果、出力電圧VOUTは、一定値になるように制御される。第1の実施形態においては、制御回路17は、出力電圧VOUTを帰還していないため、出力電圧VOUTが上昇する可能性がある。これに対して、本実施形態においては、出力電圧VOUTを一定に制御することができる。上記以外の本実施形態の効果については、第1の実施形態と同様である。次に、第3の実施形態について説明する。図5は、第3の実施形態に係る力率改善回路を含む電源装置を例示する回路図である。図5に表したように、電源装置1bは、整流回路2と、力率改善回路3bと、力率改善回路3bにより充電される平滑コンデンサ4と、を備えている。整流回路2、平滑コンデンサ4については、第1の実施形態と同様である。本実施形態に係る力率改善回路3bは、第2の実施形態に係る力率改善回路3aと比較して、スイッチング素子5及び定電流素子6がノーマリオフ形の素子である点が主に異なる。すなわち、力率改善回路3bは、スイッチング素子5a、スイッチング素子5aに直列に接続された定電流素子6a、インダクタ12、ダイオード13、結合コンデンサ15、帰還巻き線16、制御回路17b及び保護ダイオード26を有する。スイッチング素子5aは、例えば電界効果トランジスタFETであり、例えば高電子移動度トランジスタHighElectronMobilityTansistor:HEMTである。スイッチング素子5aは、ノーマリオフ形の素子である。スイッチング素子5aは、インダクタ12の一端に直列に接続され、インダクタ12の他端には、脈流電圧VREが入力される。すなわち、スイッチング素子5aのドレインは、インダクタ12を介して整流回路2の高電位端子8に接続される。スイッチング素子5aのソースは、定電流素子6aのドレインに接続される。スイッチング素子5aのゲートスイッチング素子の制御端子は、結合コンデンサ15を介して、帰還巻き線16の一端に接続される。また、スイッチング素子5aのゲートには、保護ダイオード26が接続される。定電流素子6aは、例えばFETであり、例えばHEMTである。定電流素子6aは、ノーマリオフ形の素子である。定電流素子6aのソースは、整流回路2の低電位端子9に接続され、定電流素子6aのゲート定電流素子の制御端子は、制御回路17bに接続される。定電流素子6aのゲートには、制御回路17bから、制御電圧VGSが供給される。定電流素子6aの定電流値は、制御電圧VGSにより制御される。帰還巻き線16の他端は、整流回路2の低電位端子9に接続される。帰還巻き線16は、インダクタ12に高電位端子8からスイッチング素子5aのドレインの方向に増加する電流が流れるとき、スイッチング素子5aのゲート側に正極性の電圧が供給される極性で接続される。ダイオード13のアノードは、スイッチング素子5aのドレインに接続され、またインダクタ12を介して、整流回路2の高電位端子8に接続される。ダイオード13のカソードは、平滑コンデンサ4の一端正極側に接続され、さらに抵抗27を介してスイッチング素子5aのゲートに接続される。抵抗27は、帰還巻き線16に電圧が誘起されない状態において、ノーマリオフ形のスイッチング素子5aがオンするようにバイアス電圧を供給する。平滑コンデンサ4の他端負極側は、整流回路2の低電位端子9に接続される。平滑コンデンサ4の両端の電圧は、力率改善回路3bの出力電圧として出力される。すなわち、平滑コンデンサ4の一端は、高電位出力端子10に接続され、平滑コンデンサ4の他端は、低電位出力端子11に接続される。制御回路17bは、分割抵抗18、19、21、22、乗算回路25を有している。分割抵抗18、19は、整流回路2の高電位端子8と低電位端子9との間に直列に接続され、力率改善回路3bに入力される脈流電圧VREを分割する。なお、分割抵抗18、19の各抵抗値は十分に大きく、分割抵抗18、19を流れる電流は、力率改善回路3bに入力される電流IREよりも十分に小さい。分割抵抗21、22は、高電位出力端子10と低電位出力端子11との間に直列に接続される。分割抵抗21、22は、力率改善回路3bの出力電圧VOUTを分割する。乗算回路25は、分割抵抗18、19で入力電圧VREを分割した電圧と、分割抵抗21、22で出力電圧VOUTを分割した電圧とを乗算する。乗算回路25は、制御電圧VGSを出力する。制御電圧VGSは、例えば図3に例示した制御電圧VGSを正極性側にレベルシフトした電圧である。次に、力率改善回路3bを含む電源装置1bの動作について説明する。上記のとおり、整流回路2は、交流電源7から供給される交流電圧VINを整流した脈流電圧VREを出力する。また、制御回路17bは、力率改善回路3bに入力される脈流電圧VREに比例する電圧と、出力電圧VOUTに比例する電圧とを乗算した制御電圧VGSを生成する。制御回路17bは、制御電圧VGSを定電流素子6aのゲートに供給して、定電流素子6aの定電流値を制御する。制御回路17bは、脈流電圧VREが相対的に高いとき、定電流素子6aの定電流値を相対的に大きく制御し、脈流電圧VREが相対的に低いとき、定電流素子6aの定電流値を相対的に小さく制御する。なお、本実施形態における定電流素子6aは、ノーマリオフ形の素子のため、制御電圧VGSとして正極性の電圧が供給される。力率改善回路3bに入力される脈流電圧VREの瞬時値が相対的に低いとき、インダクタ12を流れる電流IREの値は小さく、インダクタ12と磁気接合した帰還巻き線16に誘起される電圧は低い。また、脈流電圧VREが相対的に低いときは、制御回路17bから出力される制御電圧VGSも相対的に低いため、定電流素子6aの定電流値は相対的に小さく制御される。その結果、スイッチング素子5aは、帰還巻き線16から誘起電圧がゲートに供給されて、オンの状態を継続する。スイッチング素子5aは、インダクタ12を介して、整流回路2から直流電流を流す。また、脈流電圧VREが相対的に高いときは、インダクタ12を流れる電流IREが増加し、スイッチング素子5aを流れる電流I5が定電流素子6aの定電流値を超えると、定電流素子6aのドレインソース間電圧が急上昇する。その結果、スイッチング素子5aのゲートソース間電圧が閾値電圧よりも低下して、スイッチング素子5aがオフし、インダクタ12を流れていた電流IREは、ダイオード13を介して、平滑コンデンサ4を充電する。このとき、インダクタ12を流れる電流IREは、減少していく。そして、インダクタ12を流れる電流IREがゼロになると、スイッチング素子5aはオンする。その結果、インダクタ12を流れる電流が増加する状態に戻り、以下、同様の動作を繰り返す。スイッチング素子5aは、オンの状態とオフの状態とを繰り返すスイッチング動作をして発振する。脈流電圧VREが相対的に高いときは、制御回路17bから出力される制御電圧VGSも相対的に高いため、定電流素子6aの定電流値は相対的に大きく制御される。その結果、電流IREのピーク値は、脈流電圧VREに応じて変化し、電流IREの平均値の波形は、脈流電圧VREの波形に相似する。また、脈流電圧VREが上記の相対的に低いときと相対的に高いときとの間にあり、スイッチング素子5aを流れる電流I5が、定電流素子6aの定電流値よりも小さい場合は、スイッチング素子5aはオフの状態にならない。スイッチング素子5aの電流I5は、オンの状態を継続して、振動する。電流I5の変動幅は、脈流電圧VREが高いと、大きくなる。本実施形態においては、制御回路17bは、出力電圧VOUTに比例する電圧で、脈流電圧VREを分割した電圧を重み付けして制御電圧VGSを生成している。制御回路17bは、出力電圧VOUTが相対的に高いとき定電流素子6の定電流値を小さくし、出力電圧VOUTが相対的に低いとき定電流素子6の定電流値を大きくするように制御する。その結果、出力電圧VOUTは、一定値になるように制御される。本実施形態においては、スイッチング素子5a及び定電流素子6aとして、ノーマリオフ形の素子を用いることができる。上記以外の本実施形態の効果については、第2の実施形態と同様である。以上、具体例を参照しつつ実施形態について説明したが、それらに限定されるものではなく、種々の変形が可能である。例えば、スイッチング素子及び定電流素子はGaN系HEMTには限定されない。例えば、半導体基板に炭化珪素SiCや窒化ガリウムGaNやダイヤモンドのようなワイドバンドギャップを有する半導体ワイドバンドギャップ半導体を用いて形成した半導体素子でもよい。ここで、ワイドバンドギャップ半導体とは、バンドギャップが約1.4eVのヒ化ガリウムGaAsよりもバンドギャップの広い半導体をいう。例えば、バンドギャップが1.5eV以上の半導体、リン化ガリウムGaP、バンドギャップ約2.3eV、窒化ガリウムGaN、バンドギャップ約3.4eV、ダイアモンドC、バンドギャップ約5.27eV、窒化アルミニウムAlN、バンドギャップ約5.9eV、炭化ケイ素SiCなどが含まれる。このようなワイドバンドギャップ半導体素子は、耐圧を等しくする場合、シリコン半導体素子よりも小さくできるために寄生容量が小さく、高速動作が可能なため、スイッチング周期を短くすることができ、巻線部品やコンデンサなどの小形化が可能となる。また、スイッチング素子及び定電流素子は、ともにノーマリオン形の素子またはともにノーマリオフ形の素子に限定されない。例えば、ノーマリオン形のスイッチング素子とノーマリオフ形の定電流素子とを組み合わせてもよく、また、ノーマリオフ形のスイッチング素子とノーマリオン形の定電流素子とを組み合わせてもよい。本発明のいくつかの実施形態および実施例を説明したが、これらの実施形態または実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態または実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態または実施例やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。