"ドレインが高電位に接続され、ソースが接地された増幅用トランジスタを備え、ソースが接地され前記増幅用トランジスタのゲートにゲートが接続されたカレントミラートランジスタによって前記増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、アノードが制御電源端子に接続された第1のダイオードと、アノードが前記第1のダイオードのカソードに結合され、カソードが前記カレントミラートランジスタのドレインに接続された第2のダイオードと、一方の端子が前記第2のダイオードのカソードに接続され他方の端子が接地された第1の抵抗素子と、前記第2のダイオードと並列接続された第2の抵抗素子とを備える、電力増幅回路。前記電力増幅回路は、前記第1のダイオードのカソードにドレインが接続され、前記第2のダイオードのアノードにソースが接続され、前記第2のダイオードのカソードにゲートが接続された第1のトランジスタをさらに備える、請求項1に記載の電力増幅回路。前記第1または第2のダイオードは、ダイオード接続されたトランジスタを含む、請求項1~2のいずれか1項に記載の電力増幅回路。ドレインが高電位に接続され、ソースが接地された増幅用トランジスタを備え、ソースが接地され前記増幅用トランジスタのゲートにゲートが接続されたカレントミラートランジスタによって前記増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、アノードが制御電源端子に接続された第1のダイオードと、ゲートが前記第1のダイオードのカソードに結合され、ソースが前記カレントミラートランジスタのドレインに接続された第1のトランジスタと、一方の端子が前記第1のトランジスタのソースに接続され他の端子が接地された第1の抵抗素子と、前記第1のトランジスタのゲートとソースの間に接続された第2の抵抗素子と、前記増幅用トランジスタのドレインと前記第1のトランジスタのドレインとの間に接続される電流源回路とを備える、電力増幅回路。前記電流源回路は、ドレインが前記増幅用トランジスタのドレインに接続され、ゲートが前記第1のトランジスタのドレインに接続された第2のトランジスタと、前記第2のトランジスタのソースとゲートとの間に接続された第3の抵抗素子とを含む、請求項4に記載の電力増幅回路。前記第1のダイオードのカソードにドレインが接続され、前記第1のトランジスタのゲートにソースが接続され、前記第1のトランジスタのソースにゲートが接続された第3のトランジスタをさらに含む、請求項5に記載の電力増幅回路。前記第1の抵抗素子と前記第2の抵抗素子のそれぞれに直列接続された複数の抵抗素子が設けられ、前記複数の抵抗素子のうち少なくとも±500ppm/°C以上の抵抗温度係数を有する抵抗素子と、±500ppm/°C未満の抵抗温度係数を有する抵抗素子とを含む、請求項6に記載の電力増幅回路。前記第1のダイオードはダイオード接続されたトランジスタを含む、請求項4~7のいずれか1項に記載の電力増幅回路。コレクタが高電位に接続され、エミッタが接地された増幅用トランジスタを備え、エミッタが接地され前記増幅用トランジスタのベースにベースが接続されたカレントミラートランジスタによって前記増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、アノードが制御電源端子に接続された第1のダイオードと、アノードが前記第1のダイオードのカソードに結合され、カソードが前記カレントミラートランジスタのコレクタに接続された第2のダイオードと、一方の端子が前記第2のダイオードのカソードに接続され他方の端子が接地された第1の抵抗素子と、前記第2のダイオードと並列接続された第2の抵抗素子とを備える、電力増幅回路。コレクタが高電位に接続され、エミッタが接地された増幅用トランジスタを備え、エミッタが接地され前記増幅用トランジスタのベースにベースが接続されたカレントミラートランジスタによって前記増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、アノードが制御電源端子に接続された第1のダイオードと、ゲートが前記第1のダイオードのカソードに結合され、ソースが前記カレントミラートランジスタのコレクタに接続された第1のトランジスタと、一方の端子が前記第1のトランジスタのソースに接続され他の端子が接地された第1の抵抗素子と、前記第1のトランジスタのゲートとソースの間に接続された第2の抵抗素子と、前記増幅用トランジスタのコレクタと前記第1のトランジスタのドレインとの間に接続される電流源回路とを備える、電力増幅回路。前記電流源回路は、ドレインが前記増幅用トランジスタのコレクタに接続され、ゲートが前記第1のトランジスタのドレインに接続された第2のトランジスタと、前記第2のトランジスタのソースとゲートとの間に接続された第3の抵抗素子とを含む、請求項10に記載の電力増幅回路。特開2003-234622号公報特許文献1では、演算回路から成る、温度検知回路、整流回路、折れ線回路を有し、周囲温度に応じてバイアス電流を増減して、電力増幅回路の利得を一定としている。特開2004-159123号公報特許文献2も同様に演算回路を有した構成になっており、回路規模の増大という課題があった。そこで、本発明の一実施例の目的は、簡素な構成で、電力増幅回路の利得の温度依存性を抑制し、温度補償回路を有するバイアス回路を備えた電力増幅回路を提供することである。本発明によれば、ドレインが高電位に接続され、ソースが接地された増幅用トランジスタを備え、ソースが接地され増幅用トランジスタのゲートにゲートが接続されたカレントミラートランジスタによって増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、アノードが制御電源端子に接続された第1のダイオードと、アノードが第1のダイオードのカソードに結合され、カソードがカレントミラートランジスタのドレインに接続された第2のダイオードと、一方の端子が第2のダイオードのカソードに接続され他方の端子が接地された第1の抵抗素子と、第2のダイオードと並列接続された第2の抵抗素子とを備える。好ましくは、電力増幅回路は、第1のダイオードのカソードにドレインが接続され、第2のダイオードのアノードにソースが接続され、第2のダイオードのカソードにゲートが接続された第1のトランジスタをさらに備える。さらに好ましくは、第1または第2のダイオードは、ダイオード接続されたトランジスタを含む。好ましくは、ドレインが高電位に接続され、ソースが接地された増幅用トランジスタを備え、ソースが接地され増幅用トランジスタのゲートにゲートが接続されたカレントミラートランジスタによって増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、アノードが制御電源端子に接続された第1のダイオードと、ゲートが第1のダイオードのカソードに結合され、ソースがカレントミラートランジスタのドレインに接続された第1のトランジスタと、一方の端子が第1のトランジスタのソースに接続され他の端子が接地された第1の抵抗素子と、第1のトランジスタのゲートとソースの間に接続された第2の抵抗素子と、増幅用トランジスタのドレインと第1のトランジスタのドレインとの間に接続される電流源回路とを備える。好ましくは、電流源回路は、ドレインが増幅用トランジスタのドレインに接続され、ゲートが第1のトランジスタのドレインに接続された第2のトランジスタと、第2のトランジスタのソースとゲートとの間に接続された第3の抵抗素子とを含む。さらに好ましくは、第1のダイオードのカソードにドレインが接続され、第1のトランジスタのゲートにソースが接続され、第1のトランジスタのソースにゲートが接続された第3のトランジスタをさらに含む。さらに好ましくは、第1の抵抗素子と第2の抵抗素子のそれぞれに直列接続された複数の抵抗素子が設けられ、複数の抵抗素子のうち少なくとも±500ppm/°C以上の抵抗温度係数を有する抵抗素子と、±500ppm/°C未満の抵抗温度係数を有する抵抗素子とを含む。好ましくは、第1のダイオードはダイオード接続されたトランジスタを含む。本発明の別の局面からみれば、コレクタが高電位に接続され、エミッタが接地された増幅用トランジスタを備え、エミッタが接地され増幅用トランジスタのベースにベースが接続されたカレントミラートランジスタによって増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、アノードが制御電源端子に接続された第1のダイオードと、アノードが第1のダイオードのカソードに結合され、カソードがカレントミラートランジスタのコレクタに接続された第2のダイオードと、一方の端子が第2のダイオードのカソードに接続され他方の端子が接地された第1の抵抗素子と、第2のダイオードと並列接続された第2の抵抗素子とを備える。本発明の別の局面からみれば、コレクタが高電位に接続され、エミッタが接地された増幅用トランジスタを備え、エミッタが接地され増幅用トランジスタのベースにベースが接続されたカレントミラートランジスタによって増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、アノードが制御電源端子に接続された第1のダイオードと、ゲートが第1のダイオードのカソードに結合され、ソースがカレントミラートランジスタのコレクタに接続された第1のトランジスタと、一方の端子が第1のトランジスタのソースに接続され他の端子が接地された第1の抵抗素子と、第1のトランジスタのゲートとソースの間に接続された第2の抵抗素子と、増幅用トランジスタのコレクタと第1のトランジスタのドレインとの間に接続される電流源回路とを備える。好ましくは、電流源回路は、ドレインが増幅用トランジスタのコレクタに接続され、ゲートが第1のトランジスタのドレインに接続された第2のトランジスタと、第2のトランジスタのソースとゲートとの間に接続された第3の抵抗素子とを含む。本発明によれば、温度補償回路を備えるバイアス回路の構成を有することにより、容易に電力増幅回路の利得の温度依存性を抑制し、電力増幅回路の利得を一定にできる。以下、本発明について図面を参照して詳しく説明する。なお、図中同一又は相当部分には同一の符号を付してその説明は繰返さない。以下、本発明の実施の形態を図面を用いて説明する。[実施の形態1]図1は本実施の形態1の温度補償バイアス回路を持つ電力増幅回路100の構成の一例を示す図である。図1を参照して、電力増幅回路100は、カレントミラー回路110と、カレントミラー電流供給回路120とを含む。カレントミラー回路110は、カレントミラー電流供給回路120からの出力がゲートとドレインに供給され、ソースに接地電位が供給されたカレントミラートランジスタCMTrと、ソースに接地電位が与えられ、ドレインにVDD電源端子P1から高電位のVDDが与えられ、ゲートにカレントミラー電流供給回路120からの出力を受ける増幅用トランジスタGTrとを含む。一方、カレントミラー電流供給回路120は、アノードが制御電圧端子P2に接続されたダイオードD1と、温度補償回路140とを含む。温度補償回路140は、アノードがダイオードD1のカソードに結合され、カソードがカレントミラートランジスタCMTrのドレインおよびゲートに接続されたダイオードD2と、ノードN1と接地電位との間に接続される抵抗素子R1と、ノードN1とノードN2との間にダイオードD2と並列接続された抵抗素子R2とを含む。なお、上述した結合とは、ダイオードD1とダイオードD2とが直接接続されることだけに限定されず、ダイオードD1とダイオードD2との間に何らかの回路素子が含まれている場合も含む。電源が供給される系統は、増幅用トランジスタGTrにドレイン電圧を与えるVDD電源端子P1と、カレントミラー電流供給回路120を駆動させる制御電圧端子P2の2系統である。なお、カレントミラー電流供給回路120とカレントミラートランジスタCMTrとを合わせた回路は、増幅用トランジスタGTrへのバイアス電流を供給する回路であるため、いわゆるバイアス回路1とも称される。増幅機能のオン/オフは制御電圧端子P2の電圧の切替によってなされるが、システムから供給されるオフとなるべき電圧は、通常0Vでなく、例えば0.4Vと低電圧に設定されている場合があり、このような場合においても増幅機能をオフとするために、ダイオードD1が直列に挿入されている。ダイオードD1の段数はダイオードD1の持つ閾値電圧に拠り、1段の場合が多いがこれに限られることは無い。カレントミラートランジスタCMTrのドレイン電流は抵抗素子R1とR2の比によって決まる。具体的には温度が上昇したとき、ダイオードD1の電圧降下分が減少し、抵抗素子R2と並列に接続されているダイオードD2の温度特性により並列合成抵抗が減少する。その結果、抵抗素子R1にかかる電圧が増加し、カレントミラートランジスタCMTrのドレイン電流が増加する。逆に温度が低下した場合は、抵抗素子R1にかかる電圧が常温に比べ減少し、カレントミラートランジスタCMTrのドレイン電流が減少する。このようにドレイン電流が温度に対し正の傾きを持つので、温度上昇時に利得が落ちすぎず、温度低下時に利得が上がり過ぎない。この傾きはダイオードの温度特性により決まるが、抵抗素子R1、R2を比較的大きな温度係数を持つ抵抗素子とすることで、常温のドレイン電流を変えずに、傾きだけを微調整することができる。例えば、抵抗素子R1に正の温度係数を持つ抵抗素子とすると傾きが増し、負の温度係数を持つ抵抗素子とすると傾きが緩やかになる。抵抗素子R2に適用する場合は正負逆にすることで同様の効果を得る。[実施の形態1の変形例]図2は、実施の形態1の変形例である電力増幅回路100Aの回路の構成の一例を示す図である。図1の実施の形態1の電力増幅回路100と比較しつつ、電力増幅回路100Aについて説明する。図2を参照して、電力増幅回路100Aは、電力増幅回路100の構成に加えて、電力増幅回路100のカレントミラー電流供給回路120に代えて、カレントミラー電流供給回路120Aを含む。カレントミラー電流供給回路120Aは、アノードが制御電圧端子P2に接続されたダイオードD1と、温度補償回路140と、トランジスタTr1とをさらに含む。温度補償回路140は、アノードがトランジスタTr1のソースに接続され、カソードがカレントミラートランジスタCMTrのドレインおよびゲートに接続されたダイオードD2と、ノードN1と接地電位との間に接続される抵抗素子R1と、ノードN1とノードN2との間にダイオードD2と並列接続された抵抗素子R2とを含む。トランジスタTr1は、ドレインにダイオードD1のカソードが接続され、ソースにダイオードD2のアノードが接続され、ゲートにダイオードD2のカソードが接続される。なお、実施の形態1のバイアス回路1と同様に、カレントミラー電流供給回路120AとカレントミラートランジスタCMTrとを合わせた回路は、増幅用トランジスタGTrへのバイアス電流を供給する回路であるため、いわゆるバイアス回路1Aとも称される。トランジスタTr1のゲートとソースの間に抵抗素子R2が接続された電流源回路150の構成になっており、ダイオードD2は抵抗素子R2と並列に接続されている。電流源とすることで、抵抗素子R1にかかる電圧の制御電圧依存性が著しく改善され、制御電圧の増減分はほとんどがトランジスタTr1のドレイン-ソース間電圧の増減として吸収される。なお、電力増幅回路100Aの他の構成については、電力増幅回路100と同様なため、説明はここでは繰返さない。[実施の形態2]図3は、実施の形態2である電力増幅回路100Bの回路の構成の一例を示す図である。図1の電力増幅回路100と比較しつつ、電力増幅回路100Bについて説明する。図3を参照して、電力増幅回路100Bは、実施の形態1である電力増幅回路100の構成に加えて、電力増幅回路100のカレントミラー電流供給回路120に代えてカレントミラー電流供給回路120Bを含む。カレントミラー電流供給回路120Bは、アノードが制御電圧端子P2に接続されたダイオードD1と、電流源回路130と、温度補償回路140Aとを含む。温度補償回路140Aは、ゲートがダイオードD1のカソードに結合され、ソースがカレントミラートランジスタCMTrのドレインに接続されたトランジスタTr1と、ノードN1と接地電位との間に接続される抵抗素子R1と、トランジスタTr1のゲートとソースの間に接続された抵抗素子R2とを含む。電流源回路130は、ドレインが増幅用トランジスタGTrのドレイン電圧を供給するVDD電源端子P1に接続され、ゲートがトランジスタTr1のドレインに接続されたトランジスタTr2と、トランジスタTr2のソースとゲートの間に接続された抵抗素子R3とを含む。なお、実施の形態1のバイアス回路1と同様に、カレントミラー電流供給回路120BとカレントミラートランジスタCMTrとを合わせた回路は、増幅用トランジスタGTrへのバイアス電流を供給する回路であるため、いわゆるバイアス回路1Bとも称される。カレントミラートランジスタCMTrのドレイン電流は、VDD電源端子P1から印加される電圧によって駆動するトランジスタTr2から供給される。ここで、たとえばトランジスタTr2としてディプレッション型のFETもしくは高電子移動度トランジスタHEMT:HighElectronMobilityTransistorが配置される。このトランジスタTr2のソース-ドレイン間の電流値は、抵抗素子R3の抵抗値によって定められ、トランジスタTr2はカレントミラー電流供給回路120Bの構成においては温度特性の無い電流源として働く。このような構成を取ることにより、電力増幅回路100Bを駆動させるための大部分の電流は電流源回路130具体的にはトランジスタTr2から供給され、カレントミラー電流供給回路120Bとしての温度特性は、トランジスタTr2および抵抗素子R3以外の素子であるダイオードD1、抵抗素子R1、R2、トランジスタTr1により制御される。このため図1のカレントミラー電流供給回路120の構成に比べカレントミラー電流供給回路120Bは制御電流を大幅に減少することができ、ベースバンドICから供給できる電流の上限が低めに設定されている場合に、より有利になる。トランジスタTr2はVDD電源端子P1から電圧が印加されている限り働くが、制御電圧端子P2にオフの電圧値が印加された時、トランジスタTr1がオフし、カレントミラートランジスタCMTrに電流が流れなくなる。つまり、トランジスタTr1はゲート-ソース電流の温度特性による温度補償機能と、スイッチの機能を兼ねており、不必要な回路の増大を防いでいる。なお、電力増幅回路100Bの他の構成については、電力増幅回路100と同様なため、説明はここでは繰返さない。[実施の形態2の変形例1]図4は、実施の形態2の変形例である電力増幅回路100Cの回路の構成の一例を示す図である。図3の実施の形態2である電力増幅回路100Bと比較しつつ、電力増幅回路100Cについて説明する。図4を参照して、電力増幅回路100Cは、電力増幅回路100Bのカレントミラー電流供給回路120Bに代えて、カレントミラー電流供給回路120Cを含む。カレントミラー電流供給回路120Cは、カレントミラー電流供給回路120Bの構成に加えて、ドレインにダイオードD1のカソードが結合され、ソースにダイオードD2のアノードが接続され、ゲートにダイオードD2のカソードが接続されたトランジスタTr3をさらに含む。なお、このトランジスタTr3と抵抗素子R2とで構成される回路は、電流源回路130と同様な構成をとることから、電流源回路150とも称される。このような構成を取ることにより、トランジスタTr2の構成による制御電流の減少効果と、トランジスタTr3の構成による制御電圧依存性改善効果との両方の効果が期待できる。なお、電力増幅回路100Cの他の構成については、電力増幅回路100Bと同様なため、説明はここでは繰返さない。[実施の形態2の変形例1の変形例]図5は、実施の形態2の変形例1電力増幅回路100Cの変形例である電力増幅回路100Dの回路の構成の一例を示す図である。図4の電力増幅回路100Cと比較しつつ、電力増幅回路100Dについて説明する。図5を参照して、電力増幅回路100Dは、電力増幅回路100Cのカレントミラー電流供給回路120Cに代えて、カレントミラー電流供給回路120Dを含む。カレントミラー電流供給回路120Dは、カレントミラー電流供給回路120Cの構成に加えて、温度補償回路130Aに代え、温度補償回路130Bを含む。温度補償回路140Bは、図4の温度補償回路140Aと比較して、温度補償回路140Aの抵抗素子R1,R2に代え、抵抗素子R1A,R2Aを含む。抵抗素子R1Aは、温度係数の大きい抵抗素子R12と温度係数の小さい抵抗素子R11とをさらに含む。同様に、抵抗素子R2Aは、温度係数の大きい抵抗素子R22と温度係数の小さい抵抗素子R21とをさらに含む。抵抗素子R11と抵抗素子R12とは、ノードN1と接地電位との間に直列接続される。一方、抵抗素子R21と抵抗素子R22とは、ノードN2とノードN1との間に直列接続される。なお、このトランジスタTr3と抵抗素子R2Aとで構成される回路は、電流源回路130と同様な構成をとることから、電流源回路150Aとも称される。一般に大きい温度係数を有する抵抗素子には、半導体プロセスに応じた、半導体エピタキシャル層を利用した半導体抵抗素子が使用され、温度係数の小さい抵抗素子には金属抵抗素子が使用される。また、温度係数は材料によって決まっており、設計者が自由に変更できない。たとえば、図1から図4に示したような電力増幅回路100,100A~100Cにおいて、抵抗素子R1や抵抗素子R2を単に半導体抵抗素子に置き換えるとしても、温度特性の傾きの変化は離散的で、柔軟に制御できない。そこで、電力増幅回路100Dにおいては、半導体抵抗素子と金属抵抗を組み合わせることにより、その抵抗値比により実効的な温度係数を変化させ温度特性の傾きを柔軟に制御できる。例えば抵抗温度係数が2000ppm/°Cの半導体抵抗素子と抵抗温度係数が-200ppm/°Cの金属抵抗との組み合わせることにより、-200ppm/°C~2000ppm/°Cの範囲を実効的な抵抗温度係数として制御することができる。抵抗素子R1Aと抵抗素子R2Aのそれぞれに直列接続された複数の抵抗素子R11,R12,R21,R22が設けられ、複数の抵抗素子のうち少なくとも±500ppm/°C以上の抵抗温度係数を有する抵抗素子と、±500ppm/°C未満の抵抗温度係数を有する抵抗素子とを組み合わせることが好ましい。なお、±500ppm/°C以上の抵抗温度係数を有する抵抗素子とは、抵抗温度係数の値が500ppm/°C以上または-500ppm/°C以下の抵抗素子のことをいい、±500ppm/°C未満の抵抗温度係数を有する抵抗素子とは、抵抗温度係数の値が-500ppm/°C未満~500ppm/°C未満の抵抗素子のことをいう。図6は、電力増幅回路100Dの構成により制御したカレントミラートランジスタCMTrに流れるドレイン電流と温度との関係を示す図である。図6を参照して、縦軸にドレイン電流mAが示され、横軸に温度-40°C~100°Cが示される。波形W1,W2は、ともに図5に示した電力増幅回路100Dのシミュレーション結果を示す波形である。波形W1と波形W2との傾きの差は、抵抗素子R1A,R2Aの実効的な抵抗温度係数の差によるものである。このように、抵抗素子の抵抗温度係数を任意に変更することにより、電力増幅回路の出力電流の元となるカレントミラートランジスタCMTrのドレイン電流を自由に制御することができる。図7は、本実施の形態の電力増幅回路100Dの利得と温度との関係を示す図である。図7を参照して、縦軸に電力増幅回路の利得が示され、横軸に周波数が示される。図5の電力増幅回路100Dの抵抗素子R1A,R2Aの抵抗温度係数が調整されることによって、電力増幅回路100Dの利得の温度依存性を減少させ、その利得を一定に保つことができていることが分かる。ここで、図1~図5に示した各実施の形態の電力増幅回路の回路構成において、カレントミラートランジスタCMTrと増幅用トランジスタGTrはFETかHEMTとして説明したが、本発明はこれに限られるものではなく、これらはバイポーラトランジスタに置き換えたとしても良い。置き換えた場合には、上述したゲート、ドレイン、ソースはそれぞれベース、コレクタ、エミッタに対応する。またVDD電源端子は、VCC電源端子に対応する。さらに、ダイオードにはダイオード接続されたトランジスタも含まれる。また、図1から図5に示した各実施の形態について、カレントミラーの構成を最も一般的な接続で成しているが、カレントミラートランジスタCMTrと増幅用トランジスタGTrのサイズ比に応じた電流が増幅トランジスタに反映して流れる構成であればよく、図に示した限りでないことは言うまでも無い。また、各実施の形態の構成としてダイオードを用いたが、これに限定されることなく、ダイオード接続されたトランジスタを利用してもよい。最後に各実施の形態について図1等を用いて総括する。実施の形態1および実施の形態1の変形例である電力増幅回路は、図1、図2に示すように、ドレインが高電位に接続され、ソースが接地された増幅用トランジスタGTrを備え、ソースが接地され増幅用トランジスタGTrのゲートにゲートが接続されたカレントミラートランジスタCMTrによって増幅用トランジスタGTrのバイアス電流を制御する電力増幅回路であって、アノードが制御電圧端子P2に接続されたダイオードD1と、アノードがダイオードD1のカソードに結合され、カソードがカレントミラートランジスタCMTrのドレインに接続されたダイオードD2と、一方の端子がダイオードD2のカソードに接続され他方の端子が接地された抵抗素子R1と、ダイオードD2と並列接続された抵抗素子R2とを備える。好ましくは、実施の形態1の変形例である電力増幅回路は、図2で示すように、ダイオードD1のカソードにドレインが接続され、ダイオードD2のアノードにソースが接続され、ダイオードD2のカソードにゲートが接続されたトランジスタTr1をさらに備える。また、さらに好ましくは、ダイオードD1,D2は、ダイオード接続されたトランジスタを含む。次に実施の形態2とその変形例の電力増幅回路は、図3~図5に示すように、ドレインが高電位に接続され、ソースが接地された増幅用トランジスタGTrを備え、ソースが接地され増幅用トランジスタGTrのゲートにゲートが接続されたカレントミラートランジスタCMTrによって増幅用トランジスタGTrのバイアス電流を制御する電力増幅回路であって、アノードが制御電圧端子P2に接続されたダイオードD1と、ゲートがダイオードD1のカソードに結合され、ソースがカレントミラートランジスタCMTrのドレインに接続されたトランジスタTr1と、一方の端子がトランジスタTr1のソースに接続され他の端子が接地された抵抗素子R1と、トランジスタTr1のゲートとソースの間に接続された抵抗素子R2と、増幅用トランジスタGTrのドレインとトランジスタTr1のドレインとの間に接続される電流源回路130とを備える。特に、好ましくは、電流源回路130は、ドレインが増幅用トランジスタGTrのドレインに接続され、ゲートがトランジスタTr1のドレインに接続されたトランジスタTr2と、トランジスタTr2のソースとゲートとの間に接続された抵抗素子R3とを含む。さらに好ましくは、実施の形態2の変形例等は、図4、図5に示すように、ダイオードD1のカソードにドレインが接続され、トランジスタのゲートにソースが接続され、トランジスタのソースにゲートが接続されたトランジスタTr3をさらに含む。さらに好ましくは、実施の形態2の変形例1の変形例は、図5に示すように、抵抗素子R1Aと抵抗素子R2Aのそれぞれに直列接続された複数の抵抗素子R11,R12,R21,R22が設けられ、複数の抵抗素子のうち少なくとも±500ppm/°C以上の抵抗温度係数を有する抵抗素子と、±500ppm/°C未満の抵抗温度係数を有する抵抗素子とを含む。好ましくは、実施の形態2および実施の形態2の変形例等に含まれるダイオードD1は、ダイオード接続されたトランジスタを含む。上述したトランジスタは、FETあるいはHEMTを前提として説明したが、これに限定されることなく、バイポーラトランジスタを用いても同様な効果を奏する。特にバイポーラトランジスタを用いた実施の形態1に対応する電力増幅回路は、コレクタが高電位に接続され、エミッタが接地された増幅用トランジスタGTrを備え、エミッタが接地され増幅用トランジスタGTrのベースにベースが接続されたカレントミラートランジスタCMTrによって増幅用トランジスタGTrのバイアス電流を制御する電力増幅回路であって、アノードが制御電圧端子P2に接続されたダイオードD1と、アノードがダイオードD1のカソードに結合され、カソードがカレントミラートランジスタCMTrのコレクタに接続されたダイオードD2と、一方の端子がダイオードD2のカソードに接続され他方の端子が接地された抵抗素子R1と、ダイオードD2と並列接続された抵抗素子R2とを備える。また、特にバイポーラトランジスタを用いた実施の形態2に対応する電力増幅回路は、コレクタが高電位に接続され、エミッタが接地された増幅用トランジスタGTrを備え、エミッタが接地され増幅用トランジスタGTrのベースにベースが接続されたカレントミラートランジスタCMTrによって増幅用トランジスタGTrのバイアス電流を制御する電力増幅回路であって、アノードが制御電圧端子P2に接続されたダイオードD1と、ゲートがダイオードD1のカソードに結合され、ソースがカレントミラートランジスタCMTrのコレクタに接続されたトランジスタTr1と、一方の端子がトランジスタTr1のソースに接続され他の端子が接地された抵抗素子R1と、トランジスタTr1のゲートとソースの間に接続された抵抗素子R2と、増幅用トランジスタのコレクタと第1のトランジスタのドレインとの間に接続される電流源回路とを備える。特に、この電流源回路は、ドレインが増幅用トランジスタGMTrのコレクタに接続され、ゲートがトランジスタTr1のドレインに接続されたトランジスタTr2と、トランジスタTr2のソースとゲートとの間に接続された抵抗素子R3とを含む。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"