アレイ状に配置された複数の画素と、前記画素の列毎に配置されて前記画素からの信号を増幅する増幅回路と、前記増幅回路の各々に対応し、対応する前記増幅回路にバイアス電流を供給し、ソースに電源電圧が供給される電流源トランジスタと、バイアス線より供給される前記電流源トランジスタのゲート電圧をサンプリングするためのサンプリング部と、前記サンプリング部によりサンプリングされた電圧を保持して、前記電源電圧に対する前記電流源トランジスタのゲート電圧を前記サンプリングされた電圧に制御する保持部とを備え、前記電流源トランジスタが飽和領域で動作している期間に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする固体撮像装置。前記サンプリング部は、前記バイアス線と前記電流源トランジスタのゲートとの接続を制御するスイッチを有し、前記保持部は、前記電流源トランジスタのソースとゲートとの間に接続される容量を有することを特徴とする請求項1記載の固体撮像装置。前記増幅回路がリセットされている期間中に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする請求項1又は2記載の固体撮像装置。前記増幅回路の入力を任意の電圧に固定する電圧固定部を備え、前記電圧固定部が動作し前記増幅回路の入力が任意の電圧に固定されている期間中に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする請求項1又は2記載の固体撮像装置。電子シャッターを行う前記画素がリセットされている期間中に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする請求項1又は2記載の固体撮像装置。前記画素の各々は、光電変換素子と、前記光電変換素子で光電変換された信号をフローティングディフュージョン部に転送する転送スイッチと、前記フローティングディフュージョン部をリセットするリセットスイッチと、前記フローティングディフュージョン部にゲートが接続された増幅トランジスタとを含み、前記フローティングディフュージョン部がリセットされている期間中に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする請求項1又は2記載の固体撮像装置。アレイ状に配置された複数の画素と、前記画素の列毎に配置されて前記画素からの信号を増幅し、かつ前記画素からの信号の読み出し動作にて非動作状態にされることがない増幅回路と、前記増幅回路の各々に対応し、対応する前記増幅回路にバイアス電流を供給し、ソースに電源電圧が供給される電流源トランジスタと、前記電源電圧に対する前記電流源トランジスタのゲート電圧を保持する電圧に制御する保持部とを備える固体撮像装置の駆動方法であって、バイアス線より供給される前記電流源トランジスタのゲート電圧を、前記電流源トランジスタが飽和領域で動作している期間にサンプリングするサンプリング工程と、前記サンプリング工程にてサンプリングされた電圧を前記保持部に保持する保持工程とを有することを特徴とする固体撮像装置の駆動方法。しかし、画素信号の水平転送を、画素信号読み出し動作と並行して行ったり、チップ内でアナログデジタル変換を行ってデジタル信号で出力したりする固体撮像装置では、1行の読み出し時間の長さは、画素信号読み出し動作に要する時間に大きく影響を受ける。そのため、列回路をオフ状態非動作状態にする期間が短くなったり、なくなったりする。列回路をオフ状態にする期間がない場合には、下記の問題が生じうる。例えば、以下の1および2の両方が同じ撮像面内に存在する条件を考えると、サンプリングされるゲート電圧が列回路間で異なってしまう。1強い光が当たり、ある行の読み出し時に列回路が飽和し、電流源トランジスタが線形領域で動作している列2強い光がなく、列回路の電流源トランジスタが飽和領域で動作している列つまり、1の電流源トランジスタが線形動作に入っているときには電源線の電圧降下が小さいので、このときに電流源トランジスタのゲート電圧をサンプリングすると、2の状態でサンプリングした電流源トランジスタのゲート電圧と異なってしまう。よって、行毎に出力レベルが異なる横引きノイズや、高輝度の被写体の左右の出力レベルが帯を引いたようにその他のレベルと異なってしまう横スミアの発生原因となる可能性がある。本発明の目的は、列回路に係る電源線の電圧降下の違いに依存した横引きノイズや横スミアの発生を抑制することができる固体撮像装置及びその駆動方法を提供することである。本発明の固体撮像装置は、アレイ状に配置された複数の画素と、前記画素の列毎に配置されて前記画素からの信号を増幅する増幅回路と、前記増幅回路の各々に対応し、対応する前記増幅回路にバイアス電流を供給し、ソースに電源電圧が供給される電流源トランジスタと、バイアス線より供給される前記電流源トランジスタのゲート電圧をサンプリングするためのサンプリング部と、前記サンプリング部によりサンプリングされた電圧を保持して、前記電源電圧に対する前記電流源トランジスタのゲート電圧を前記サンプリングされた電圧に制御する保持部とを備え、前記電流源トランジスタが飽和領域で動作している期間に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする。本発明によれば、電源電圧に対する電流源トランジスタのゲート電圧の変動を抑制することができ、高品質な画像を提供することができる。以下、本発明の実施形態を図面に基づいて説明する。まず、本発明の一実施形態に係る固体撮像装置の構成について説明する。図1は、本発明の実施形態に係る固体撮像装置の構成例を示すブロック図である。固体撮像装置は、画素領域101、読み出し回路102、列アナログデジタル変換器列ADC103、水平走査回路104、垂直走査回路105、デジタルシグナルプロセッサDSP106、及びタイミングジェネレータ107を有する。画素領域101は、図2に示すような光電変換素子を含む複数の画素を有し、それらがアレイ状に行方向及び列方向に配置されている。読み出し回路102は、画素領域101の画素から画素信号を読み出して増幅する回路が、画素領域101の各列に対応して配置されている。列ADC103は、読み出した画素信号をアナログデジタル変換する。水平走査回路104は、列ADC103でアナログデジタル変換したデジタル信号を読み出してDSP106に順次転送する。垂直走査回路105は、画素領域101の画素信号を垂直方向に順番に読み出すための制御を行う。DSP106は、水平走査回路104から転送されてきたデジタル信号に所定の処理を行う。タイミングジェネレータ107は、制御パルスを出力し、読み出し回路102、列ADC103、水平走査回路104、垂直走査回路105、及びDSP106を制御する。図2は、本実施形態における画素の回路構成例を示す図である。画素領域101の各画素は、光電変換素子201と3つのMOSトランジスタ202、203、204とを有する。光電変換素子201は、光電変換により電荷を生成する。光電変換素子201は、例えばフォトダイオードPDである。トランジスタ202は、光電変換素子201での光電変換により蓄積された電荷を、フローティングディフュージョン部205に転送するための転送トランジスタ転送スイッチである。トランジスタ203は、フローティングディフュージョン部205や光電変換素子201をリセットするためのリセットトランジスタリセットスイッチである。トランジスタ204は、フローティングディフュージョン部205の電位により、画素信号出力線206の電圧を決めるためのソースフォロワトランジスタ増幅トランジスタである。トランジスタ204は、ゲートがフローティングディフュージョン部205に接続され、ソースが画素信号出力線206に接続され、ドレインが電源に接続される。また、VRESは、フローティングディフュージョン部205をリセットするための電源線であり、リセットトランジスタ203のドレインに接続されている。電源線VRESの電位は、フローティングディフュージョン部205を高い電位にリセットするときにはVRESHという高い電位になり、フローティングディフュージョン部205を低い電位にリセットするときにはVRESLという低い電位になる。pRESは、リセットトランジスタ203のゲートに接続され、フローティングディフュージョン部205に電源線VRESの電位を書き込むときにハイレベルになる。pTXは、光電変換素子201で光電変換された電荷をフローティングディフュージョン部205に転送するための制御線であり、転送トランジスタ202のゲートに接続され、光電変換素子201の電荷を読み出すときにハイレベルになる。図3は、本実施形態における信号読み出し部の構成例を示す図である。図3において、図2に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。図3において、302は画素信号出力線206を任意の電圧に固定するためのクリップトランジスタである。クリップトランジスタ302のゲートには、フローティングディフュージョン部205のリセット中においては、スイッチ303がオンすることにより電圧VCLIPHが印加される。また、クリップトランジスタ302のゲートには、転送トランジスタ202がオンして光電変換素子201の電荷を読み出しているときには、スイッチ304がオンすることにより電圧VCLIPLが印加される。スイッチ303は信号pclipにより制御され、スイッチ304は信号pclipの反転信号である信号pclip_bにより制御される。クリップトランジスタ302及びスイッチ303、304を含むクリップ回路は、画素信号出力線206、言い換えれば増幅回路の入力を任意の電圧に固定する電圧固定部である。クリップ回路は、例えば強い光の入射した時に、光電変換素子201からあふれた電荷によってフローティングディフュージョン部205の電位が低下し、画素信号出力線206の電圧が下がることを抑制する。これにより、画素信号出力線206のダイナミックレンジを確保し、高輝度の被写体を撮影した時の黒つぶれを抑制する。301はソースフォロワトランジスタ204及びクリップトランジスタ302の負荷電流源である。306は、列毎に配置され画素から読み出した信号を増幅するための増幅回路である。305は、画素信号出力線206の電圧をクランプするクランプ容量であり、307は増幅回路306の出力を増幅回路306の入力にフィードバックするフィードバック容量である。容量305の容量値と容量307の容量値との比で、増幅回路306のゲインが決まる。308はクランプ容量305をリセットするためのスイッチであり、信号pc0rにより制御される。スイッチ308がオンしている導通状態とされるときにクランプ容量305にクランプされた画素信号出力線206の電圧を基準として、そこからの画素信号出力線206の電圧の変化分が増幅回路306でゲイン倍され出力される。増幅回路306は、例えばソース接地増幅回路や演算増幅器で構成される。309は、増幅回路306の負荷電流源であり、増幅回路306にバイアス電流を供給する。電流源309は、本実施形態ではPMOSトランジスタで構成されており、基準電圧は電源電圧になる。電流源トランジスタ309のゲート電圧は、バイアス線pbより供給される。310は電流源トランジスタ309のゲート電圧を保持するための保持部であり、311は電流源トランジスタ309のゲート電圧を保持部310へサンプリングするためのサンプリング部である。保持部310は、サンプリング部311によってサンプリングされた電圧を保持し、電流源トランジスタ309の基準電圧に対するゲート電圧がサンプリングされた電圧になるよう制御する。図4に一例を示すように、サンプリング部311は、例えば信号p_spbiasにより制御されるスイッチ401であり、保持部310は、例えば容量402である。スイッチ401を介してバイアス線pbと電流源トランジスタ309のゲートとが接続され、電流源トランジスタ309のゲートと電流源トランジスタ309の基準電位である電源電圧を供給する電源線との間に容量402が接続される。次に、本発明の実施形態に係る固体撮像装置での動作について説明する。なお、以下の説明では、パルス信号のハイレベルをHと記し、パルス信号のローレベルをLと記す。第1の実施形態図5は、第1の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャートである。以下の説明では、画素からの信号の読み出し動作を行う期間において、読み出し回路102はオフ状態非動作状態にされることがない。まず、各パルスについて説明する。HDは、画素領域101のある1つの行の読み出し開始信号である。読み出し開始信号HDがタイミングジェネレータ107に供給されることで、タイミングジェネレータ107が以下に説明する各制御パルスを生成し出力する。pclipは、図3に示したクリップ回路のスイッチ303を制御する制御パルスである。制御パルスpclipがHであるときにスイッチ303がオン導通状態とされ、クリップトランジスタ302のゲート電圧が電圧VCLIPHになる。なお、クリップ回路のスイッチ304には、制御パルスpclipの反転信号であるpclip_bが制御パルスとして与えられる。制御パルスpclip_bがH制御パルスpclipがLであるときにスイッチ304がオン導通状態とされ、クリップトランジスタ302のゲート電圧が電圧VCLIPLになる。presは、読み出す画素のリセットトランジスタ203のゲートに与えられ、リセットトランジスタ203を制御するための制御パルスである。制御パルスpresがHであるときにリセットトランジスタ203がオン導通状態になる。vresは、読み出す画素のリセットトランジスタ203のドレインに接続される電源であり、ハイレベルはVRESHという任意の電位であり、ローレベルはVRESLという任意の電位である。ptxは、読み出す画素の転送トランジスタ202のゲートに与えられ、転送トランジスタ202を制御するための制御パルスである。制御パルスptxがHであるときに転送トランジスタ202がオン導通状態になる。pres_shは、電子シャッターを行う画素のリセットトランジスタ203のゲートに与えられ、リセットトランジスタ203を制御するための制御パルスである。制御パルスpres_shがHであるときにリセットトランジスタ203がオン導通状態になる。vres_shは、電子シャッターを行う画素のリセットトランジスタ203のドレインに接続される電源である。電源vres_shにおけるハイレベル及びローレベルは、前述の電源vresと同じである。ptx_shは、電子シャッターを行う画素の転送トランジスタ202のゲートに与えられ、転送トランジスタ202を制御するための制御パルスである。制御パルスptx_shがHであるときに転送トランジスタ202がオン導通状態になる。pc0rは、図3に示したスイッチ308に印加され、増幅回路のクランプ容量305をリセットするための制御パルスである。制御パルスpc0rがHであるときにスイッチ308がオン導通状態になり増幅回路がリセットされる。p_spbiasは、サンプル部311であるスイッチ401を制御し、バイアス線pbの電位を保持部310である容量402にサンプリングするための制御パルスである。制御パルスp_spbiasがHであるときにスイッチ401がオン導通状態になる。また、図中ADCDは、A/D変換動作の実行期間を示し、HのときにA/D変換動作を実行しているものとする。VOUT1は画像信号出力線206の電位である。また、VOUT2は増幅回路の出力電位であり、LVSを飽和レベル、LVRをリセットレベルとする。時刻t0において、読み出し開始信号HDがLになり、タイミングジェネレータ106で各制御パルスが生成され、ある行の読み出し動作が開始される。時刻t3において、制御パルスpclipがHとされ、クリップ回路のスイッチ303がオンしクリップトランジスタ302のゲート電圧が電圧VCLIPHとなる。また、制御パルスpc0rがHとされ、増幅回路306がリセットされる。このとき、クリップトランジスタ302のゲート電圧が電圧VCLIPHになることで、画素信号出力線206の電圧は、クリップトランジスタ302でクリップされ、下記の式1で示されるVline1になる。Vline1=VCLIPH-Vth-ΔVod...式1ここで、Vthはクリップトランジスタ302の閾値電圧であり、ΔVodはクリップトランジスタ302のオーバードライブ電圧である。また、増幅回路306はリセットされているので、画素信号出力線206の電圧によらず、増幅回路306の出力は初期化され、増幅回路の出力負荷である電流源トランジスタ309は飽和領域で動作する。時刻t4において、電源vresがH、すなわち読み出す画素行のリセットトランジスタ203のドレインの電圧が電圧VRESHになる。時刻t5において、制御パルスpresがHとされ、読み出す画素行のリセットトランジスタ203がオンし、フローティングディフュージョン部205の電位が電圧VRESHにリセットされる。これは、画素信号出力線206の電圧が、読み出す画素のソースフォロワトランジスタ204のゲート電圧で決まるようにするための動作であり、選択動作と呼ぶ。このとき、画素信号出力線206の電圧は、下記の式2で示されるVline2になる。Vline2=VRESH-Vthsf-ΔVodsf...式2ここで、Vthsfはソースフォロワトランジスタ204の閾値電圧であり、ΔVodsfはソースフォロワトランジスタ204のオーバードライブ電圧である。また、クリップトランジスタ302でクリップされた画素信号出力線206の電圧Vline1と、読み出す画素のソースフォロワトランジスタ204がオンしているときの画素信号出力線の電圧Vline2の大小関係は、Vline1<Vline2である。時刻t6において、制御パルスpresがLとされ、リセットトランジスタ203がオフし、フローティングディフュージョン部205がフローティングになり、読み出す画素の選択動作を終了する。時刻t7において、制御パルスpc0rがLとされ、スイッチ308がオフして増幅回路306のリセット動作が終了する。このあと、画素信号出力線206の電圧が変化すると、その変化分が増幅回路306によって増幅されて後段の回路本実施形態ではAD変換器に供給される。時刻t8において、フローティングディフュージョン部205のリセットレベルN信号のAD変換処理が開始され、時刻t9においてN信号のAD変換処理が終了する。時刻t10において、制御パルスpclipがLとされ、スイッチ303がオフするとともにスイッチ304がオンする。これにより、クリップトランジスタ302のゲート電圧が電圧VCLIPLになる。また、制御パルスptxがHになり、読み出す画素の転送トランジスタ202がオンし、光電変換素子201での光電変換により蓄積された電荷がフローティングディフュージョン部205に転送される。したがって、画素信号出力線206の電圧が、光電変換素子201に蓄積された電荷量によって低下する。その低下した電圧を増幅回路306が反転増幅する。このとき、光電変換された電荷量が多いために増幅回路306の出力が飽和した場合には、電流源トランジスタ309のドレイン電圧が上昇し、電流源トランジスタ309が線形動作に入る。本実施形態においては、時刻t10で増幅回路306の出力が飽和し、電流源トランジスタ309は線形動作に入るものとする。時刻t11において、制御パルスptxがLとされ、読み出す画素の転送トランジスタ202がオフし、光電変換素子201で光電変換された電荷のフローティングディフュージョン部205への読み出し転送が終了する。時刻t12において、光電変換素子201から読み出した信号S信号のAD変換処理が開始され、時刻t13においてS信号のAD変換処理が終了する。時刻t14において、読み出す画素の電源vresがL、すなわち読み出す画素行のリセットトランジスタ203のドレインの電圧が電圧VRESLになる。また、電源vres_shがH、すなわち電子シャッターを行う画素のリセットトランジスタ203のドレインの電圧が電圧VRESHになる。時刻t15において、読み出す画素の制御パルスpresがHとされ、フローティングディフュージョン部205の電位が電圧VRESLにリセットされ、非選択動作が行われる。また、制御パルスpres_shがHとされ、電子シャッターを行う画素のリセットトランジスタ203がオンし、フローティングディフュージョン部205の電位が電圧VRESHになる。電子シャッターを行う画素のソースフォロワトランジスタ204のゲート電圧が電圧VRESHになるので、画素信号出力線206の電圧は、下記の式3で示されるVline3になる。Vline3=VRESH-Vthsf-ΔVodsf...式3ここで、Vthsfはソースフォロワトランジスタ204の閾値電圧であり、ΔVodsfはソースフォロワトランジスタ204のオーバードライブ電圧である。このとき、同時に複数の行の画素をリセットしようとすると、1つのソースフォロワトランジスタ204が流す電流値が少なくなり、オーバードライブ電圧ΔVodsfが小さくなる。そのため、電子シャッターを行う画素のフローティングディフュージョン部205の電位が電圧VRESHにリセットされている画素信号出力線206の電圧Vline3は、電圧Vline2よりも高くなる。本実施形態において、その点に関しては本質ではないため、便宜上Vline2=Vline3とする。画素信号出力線206の電圧が読み出す画素を選択動作したときと近いレベルまで上がるので、増幅回路306の出力は低下し、電流源トランジスタ309も再び飽和領域での動作に戻る。時刻t16において、制御パルスptx_shがHとされ、電子シャッターを行う画素の転送トランジスタ202がオンし、リセットトランジスタ203と転送トランジスタ202を介して光電変換素子201がリセットされる。時刻t17において、制御パルスptx_shがLとされ、電子シャッターを行う画素の転送トランジスタ202がオフし、光電変換素子201のリセットが終了する。時刻t18において、電源vres_shがL、すなわち電子シャッターを行う画素行のリセットトランジスタ203のドレインの電圧が電圧VRESLになる。このとき、電子シャッターを行う画素のリセットトランジスタはまだオンしているので、フローティングディフュージョン部205の電位が電圧VRESLになる。したがって、再び画素信号出力線206の電圧は低下し、増幅回路306の出力が飽和する。時刻t19において、制御パルスpres_shがLとされ、電子シャッターを行う画素のリセットトランジスタ203がオフする。ここで、図5において、T501は読み出し画素の選択動作期間、T502は増幅回路306のリセット期間、T503は電流源トランジスタ309のゲート電圧バイアス線pbの電位のサンプリング期間、T504は水平転送期間である。また、T505はN信号のA/D変換期間、T506は読み出し画素の電荷読み出し期間、T507はS信号のA/D変換期間、T508は読み出し画素の非選択動作期間である。また、T509は電子シャッター期間、T510は電子シャッターを行う画素の非選択動作期間、T511は水平転送期間である。本実施形態では、期間T503として示すように、制御パルスpc0rがHとされる時刻t3より前に、制御パルスp_spbiasがHとされ、サンプル部311であるスイッチ401がオンする。これにより、保持部310である容量402へのバイアス線pbの電位電流源トランジスタ309のゲート電圧の書き込みが開始される。そして、制御パルスpc0rがLとされる時刻t7よりも前に、制御パルスp_spbiasがLとされ、サンプル部311であるスイッチ401がオフし、保持部310である容量402へのバイアス線pbの電位の書き込みを終了する。つまり、増幅回路306がリセットされている期間中電流源トランジスタ309が飽和領域で動作している期間中に、保持部310へのバイアス線pbの電位電流源トランジスタ309のゲート電圧の書き込みを終了する。このように、第1の実施形態によれば、電流源トランジスタ309が飽和領域で動作している状態でバイアス線pbの電位をサンプリングし保持することで、電流源トランジスタ309の基準電位に対するゲート電圧の変動を抑制することができる。これにより、画素信号の水平転送と画素信号読み出しとが並行して行われる場合でも、列回路に係る電源線における行毎の電圧降下の違いによる横引きノイズや横スミアの発生を抑制し、高品質な画像を提供することができる。第2の実施形態図6は、第2の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャートである。各制御パルス、及び時刻t0、t3~t19での動作は、前述した第1の実施形態と同様であるので、その説明は省略する。図6において、T601は読み出し画素の選択動作期間、T602は増幅回路306のリセット期間、T603は電流源トランジスタ309のゲート電圧バイアス線pbの電位のサンプリング期間、T604は水平転送期間である。また、T605はN信号のA/D変換期間、T606は読み出し画素の電荷読み出し期間、T607はS信号のA/D変換期間、T608は読み出し画素の非選択動作期間である。また、T609は電子シャッター期間、T610は電子シャッターを行う画素の非選択動作期間、T611は水平転送期間である。第2の実施形態では、図6において期間T603として示すように、制御パルスpresがHとされる時刻t5より前に、制御パルスp_spbiasがHとされ、サンプル部311であるスイッチ401がオンする。これにより、保持部310である容量402へのバイアス線pbの電位電流源トランジスタ309のゲート電圧の書き込みが開始される。そして、制御パルスpresがLとなった後でA/D変換処理が開始される時刻t8より前に、制御パルスp_spbiasがLとされる。これにより、サンプル部311であるスイッチ401がオフし、保持部310である容量402へのバイアス線pbの電位の書き込みを終了する。つまり、読み出す画素の選択動作を行い、画素信号出力線206の電圧を初期状態に戻した状態で、保持部310へのバイアス線pbの電位電流源トランジスタ309のゲート電圧の書き込みを行う。このとき、増幅回路306の入力レベルが初期状態に近い状態であるために、増幅回路306は正常な動作点で動作し、電流源トランジスタ309も飽和領域で動作している。このように、第2の実施形態によれば、電流源トランジスタ309が飽和領域で動作している状態でバイアス線pbの電位をサンプリングし保持することで、電流源トランジスタ309の基準電位に対するゲート電圧の変動を抑制することができる。これにより、画素信号の水平転送と画素信号読み出しとが並行して行われる場合でも、列回路に係る電源線における行毎の電圧降下の違いによる横引きノイズや横スミアの発生を抑制し、高品質な画像を提供することができる。第3の実施形態図7は、第3の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャートである。各制御パルス、及び時刻t0、t3~t19での動作は、前述した第1の実施形態と同様であるので、その説明は省略する。図7において、T701は読み出し画素の選択動作期間、T702は増幅回路306のリセット期間、T703は水平転送期間である。また、T704はN信号のA/D変換期間、T705は読み出し画素の電荷読み出し期間、T706はS信号のA/D変換期間、T707は読み出し画素の非選択動作期間である。また、T708は電子シャッター期間、T709は電流源トランジスタ309のゲート電圧バイアス線pbの電位のサンプリング期間、T710は電子シャッターを行う画素の非選択動作期間、T711は水平転送期間である。第3の実施形態では、図7において期間T709として示すように、制御パルスpres_shがHとされる時刻t15とほぼ同時に、制御パルスp_spbiasがHとされ、サンプル部311であるスイッチ401がオンする。これにより、保持部310である容量402へのバイアス線pbの電位電流源トランジスタ309のゲート電圧の書き込みが開始される。そして、制御パルスpres_shがLとされる時刻t18より前に、制御パルスp_spbiasがLとされ、サンプル部311であるスイッチ401がオフし、保持部310である容量402へのバイアス線pbの電位の書き込みを終了する。つまり、電子シャッターを行う画素のノード205が高い電位にあり、画素信号出力線206の電圧を初期状態に近い電圧にした状態で、保持部310へのバイアス線pbの電位電流源トランジスタ309のゲート電圧の書き込みを行う。このとき、増幅回路306の入力レベルが初期状態に近い状態であるために、増幅回路306は正常な動作点で動作し、電流源トランジスタ309も飽和領域で動作している。このように、第3の実施形態によれば、電流源トランジスタ309が飽和領域で動作している状態でバイアス線pbの電位をサンプリングし保持することで、電流源トランジスタ309の基準電位に対するゲート電圧の変動を抑制することができる。これにより、画素信号の水平転送と画素信号読み出しとが並行して行われる場合でも、列回路に係る電源線における行毎の電圧降下の違いによる横引きノイズや横スミアの発生を抑制し、高品質な画像を提供することができる。第4の実施形態図8は、第4の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャートである。各制御パルス、及び時刻t0、t3~t19での動作は、前述した第1の実施形態と同様であるので、その説明は省略する。図8において、T801は読み出し画素の選択動作期間、T802は増幅回路306のリセット期間、T803は電流源トランジスタ309のゲート電圧バイアス線pbの電位のサンプリング期間、T804は水平転送期間である。また、T805はN信号のA/D変換期間、T806は読み出し画素の電荷読み出し期間、T807はS信号のA/D変換期間、T808は読み出し画素の非選択動作期間である。また、T809は電子シャッター期間、T810は電子シャッターを行う画素の非選択動作期間、T811は水平転送期間である。第4の実施形態では、図8において期間T803として示すように、制御パルスpclipがHとされる時刻t3より前に、制御パルスp_spbiasがHとされ、サンプル部311であるスイッチ401がオンする。これにより、保持部310である容量402へのバイアス線pbの電位電流源トランジスタ309のゲート電圧の書き込みが開始される。そして、制御パルスpclipがLとされる時刻t10より前で、かつAD変換処理が開始される時刻t8より前に、制御パルスp_spbiasがLとされる。これにより、サンプル部311であるスイッチ401がオフし、保持部310である容量402へのバイアス線pbの電位の書き込みを終了する。図8においては、制御パルスpresがLとされる時刻t6から画素信号出力線206の電圧が下がり始めている。これは高輝度の被写体を撮影した時に光電変換素子201からノード205に電荷があふれたり、光電変換素子201に光があたったりしてノード205の電位が低下していることを表している。このとき、制御パルスpclipがHである期間はクリップトランジスタ302の作用により、画素信号出力線206の電圧は電圧Vline1より下がることがない。また、図8に示すように、増幅回路306のリセットが終わる時刻t7以降に高輝度の被写体の撮影によって画素信号出力線206の電圧が変化すると、増幅回路306の出力が上がる。しかし、前述したようにクリップトランジスタ302の作用により、画素信号出力線206の電圧は電圧Vline1以下に下がることはないので、増幅回路306の出力が飽和することもなく、電流源トランジスタ309が線形動作に入ることもない。したがって、第4の実施形態によれば、クリップトランジスタ302でのゲート電圧が高い期間に、バイアス線pbの電位電流源トランジスタ309のゲート電圧をサンプリングして保持する。これにより、電流源トランジスタ309の基準電位に対するゲート電圧の変動を抑制することができる。したがって、画素信号の水平転送と画素信号読み出しとが並行して行われる場合でも、列回路に係る電源線における行毎の電圧降下の違いによる横引きノイズや横スミアの発生を抑制し、高品質な画像を提供することができる。なお、前述した第1~第4の実施形態においては、制御パルスp_spbiasの立ち上がりについても規定しているが、立ち上がり位置は限定されず自由に設定可能である。また、1HDにつき1回、すなわち1HD毎に保持部310へのバイアス線pbの電圧の書き込みを行うようにしているが、1HD毎に書き込み直す必要はなく、例えば1フレームにつき1回の書き込みを行うようにしても良い。なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。