"支持部、前記支持部に揺動自在に支持されたカンチレバー部、および前記カンチレバー部における前記支持部側とは反対の先端部に設けられた錘部を有するデバイス基板と、前記カンチレバー部に設けられた前記カンチレバー部の振動に応じて交流電圧を発生する発電部とを備え、前記発電部は、前記カンチレバー部の厚み方向の一面側に形成された圧電体と、前記圧電体における前記錘部側の側面と前記圧電体における前記支持部側の側面とに形成され互いに対向する2つ1組の電極とを有し、前記圧電体の分極の向きが前記両側面のうちの一方から他方へ向う向きであることを特徴とする発電デバイス。前記圧電体における前記カンチレバー部側とは反対側に、一対の分極処理用電極が設けられてなることを特徴とする請求項1記載の発電デバイス。前記各分極処理用電極は、櫛形状に形成され、それぞれの櫛骨部が互いに対向し、一方の前記分極処理用電極の櫛歯部と他方の前記分極処理用電極の櫛歯部とが、前記両側面を結ぶ方向に沿った方向において離間して交互に並んでいることを特徴とする請求項2記載の発電デバイス。請求項1ないし請求項3のいずれか1項に記載の発電デバイスと、前記発電デバイスが実装された回路基板とを備え、前記回路基板に、前記発電デバイスの出力電圧を倍電圧整流する両波倍電圧整流回路が設けられてなることを特徴とする発電モジュール。ところで、非特許文献1に記載された発電デバイスのような薄膜型の発電デバイスでは、非特許文献2に記載されたバルク型の発電デバイスに比べて、小型化を図ることができる一方で出力電圧が低下するので、出力電圧の高出力化が望まれる。また、非特許文献1に記載された発電デバイスを用いて直流電圧を出力する発電モジュールを構築する場合、非特許文献2のように全波整流回路を発電デバイスの出力端間に接続した構成とすることも考えられるが、この場合も、出力電圧の高出力化が望まれる。本発明は上記事由に鑑みて為されたものであり、その目的は、小型化を図りながらも高出力化を図ることが可能な発電デバイスおよびそれを用いた発電モジュールを提供することにある。本発明の発電デバイスは、支持部、前記支持部に揺動自在に支持されたカンチレバー部、および前記カンチレバー部における前記支持部側とは反対の先端部に設けられた錘部を有するデバイス基板と、前記カンチレバー部に設けられた前記カンチレバー部の振動に応じて交流電圧を発生する発電部とを備え、前記発電部は、前記カンチレバー部の厚み方向の一面側に形成された圧電体と、前記圧電体における前記錘部側の側面と前記圧電体における前記支持部側の側面とに形成され互いに対向する2つ1組の電極とを有し、前記圧電体の分極の向きが前記両側面のうちの一方から他方へ向う向きであることを特徴とする。この発電デバイスにおいて、前記圧電体における前記カンチレバー部側とは反対側に、一対の分極処理用電極が設けられてなることが好ましい。この発電デバイスにおいて、前記各分極処理用電極は、櫛形状に形成され、それぞれの櫛骨部が互いに対向し、一方の前記分極処理用電極の櫛歯部と他方の前記分極処理用電極の櫛歯部とが、前記両側面を結ぶ方向に沿った方向において離間して交互に並んでいることが好ましい。本発明の発電モジュールは、前記発電デバイスと、前記発電デバイスが実装された回路基板とを備え、前記回路基板に、前記発電デバイスの出力電圧を倍電圧整流する両波倍電圧整流回路が設けられてなることを特徴とする。本発明の発電デバイスにおいては、小型化を図りながらも高出力化を図ることが可能となる。本発明の発電モジュールにおいては、小型化を図りながらも高出力化を図ることが可能となる。実施形態1以下、本実施形態の発電デバイスについて図1に基づいて説明する。発電デバイス1は、支持部11、支持部11に揺動自在に支持されたカンチレバー部12、およびカンチレバー部12における支持部11側とは反対の先端部に設けられた錘部13を有するデバイス基板10と、カンチレバー部12に設けられカンチレバー部12の振動に応じて交流電圧を発生する発電部20とを備えている。デバイス基板10は、基板10aを用いて形成されている。基板10aとしては、一表面が100面である単結晶のシリコン基板を用いているが、これに限らず、多結晶のシリコン基板でもよい。デバイス基板10において、基板10aと発電部20とは、基板10aの上記一表面側に形成されたシリコン酸化膜からなる第1の絶縁膜10bによって、電気的に絶縁されている。また、デバイス基板10は、基板10aの他表面側に、シリコン酸化膜からなる第2の絶縁膜10cが形成されている。ただし、第2の絶縁膜10cは、必ずしも設ける必要はない。基板10aとしては、シリコン基板に限らず、例えば、SOISilicononInsulator基板、酸化マグネシウムMgO基板、金属基板、ガラス基板、ポリマー基板などを用いてもよい。基板10aとして、MgO基板やガラス基板やポリマー基板などの絶縁性基板を用いる場合、第1の絶縁膜10bも設ける必要はない。デバイス基板10は、支持部11が、枠状ここでは、矩形枠状に形成され、カンチレバー部12および錘部13が、支持部11の内側に配置されている。ここにおいて、デバイス基板10は、カンチレバー部12と錘部13とで構成される可動部を囲む平面視U字状のスリット10dが設けられることによって、カンチレバー部12における支持部11との連結部位以外の部分が、支持部11と空間的に分離されている。なお、支持部11は、カンチレバー部12を揺動自在に支持できる形状であればよく、必ずしも枠状である必要はない。発電部20は、デバイス基板10の上記一表面側に形成されている。ここで、発電部20は、カンチレバー部12の厚み方向の一面側に形成された圧電体21と、圧電体21における錘部13側の側面に形成された電極23と、圧電体21における支持部11側の側面に形成された電極22とを備えている。要するに、発電部20は、互いに対向する2つ1組の電極22,23を有している。また、発電部20は、圧電体21の分極の向きが上記両側面のうちの一方から他方へ向う向き図1b中の矢印は分極の向きを表しているである。したがって、発電部20により構成されるコンデンサの極性は、図1bにおける右側の電極23がプラス、左側の電極22がマイナスとなる。なお、このコンデンサの極性は逆でもよい。発電デバイス1は、発電部20が、電極22と圧電体21と電極23とを有する圧電変換部により構成されているから、カンチレバー部12の振動によって発電部20の圧電体21が応力を受け電極22と電極23とに電荷の偏りが発生し、発電部20において交流電圧が発生する。要するに、本実施形態の発電デバイス1は、発電部20が圧電材料の圧電効果を利用して発電する圧電型振動発電デバイスである。圧電体21の圧電材料としては、PZTを採用しているが、これに限らず、例えば、PZT-PMNPbMn,NbO3やその他の不純物を添加したPZTでもよい。また、圧電材料は、AlN、ZnO、KNNK05Na05NbO3や、KNKNbO3、NNNaNbO3、KNNに不純物例えば、Li,Nb,Ta,Sb,Cuなどを添加したものなどでもよい。各電極22,23の材料としては、Auを採用しているが、これに限らず、例えば、Pt、Ir、Al、Moなどでもよい。各電極22,23は、例えば、圧電体21の各側面に積層された第1導電膜と、この第1導電膜に積層された第2導電膜とで構成してもよい。この場合には、例えば、第2導電膜の材料として、Au、Pt、Ir、Al、Moなどを採用し、第1導電膜の材料として、Tiなどを採用することで、各電極22,23と圧電体21との密着性を向上させることが可能となる。なお、第1導電膜の材料は、圧電体21および第2導電膜の材料に応じて適宜変更してもよく、Tiに限らず、例えば、Cr、TiN、TaNなどを採用することもできる。本実施形態の発電デバイス1では、カンチレバー部12の厚み方向における厚みに関して、圧電体21の厚みと各電極22,23の厚みを同じ値に設定してあるが、必ずしも同じ値である必要はない。一例としては、圧電体21の厚みを600nmとし、両電極22,23の厚みを600nmに設定すればよいが、これらの数値は特に限定するものではない。発電デバイス1は、デバイス基板10と圧電体21との間に緩衝層を設けた構造でもよく、緩衝層を設けることにより、圧電体21の結晶性を向上させることが可能となり、圧電体21の圧電性能の向上を図ることが可能となる。緩衝層の材料は、圧電体21の圧電材料に応じて適宜選択すればよく、圧電体21の圧電材料がPZTの場合には、例えば、Pb,LaTiO3、PbTiO3、MgOなどを採用することが好ましい。また、緩衝層は、例えば、Pt膜とSrRuO3膜との積層膜により構成してもよい。デバイス基板10の上記一表面側には、発電部20の一方の電極22図1aの左側の電極22に第1の配線26aを介して電気的に接続された第1のパッド27aと、他方の電極23図1aの右側の電極23に第2の配線26bを介して電気的に接続された第2のパッド27bとが、形成されている。ここで、各パッド27a,27bは、デバイス基板10において、支持部11に対応する部位に形成されている。本実施形態の発電デバイス1は、第1のパッド27aおよび第2のパッド27bそれぞれが出力端子T1,T1を構成している。各配線26a,26bおよび各パッド27a,27bの材料としては、Auを採用しているが、これに限らず、例えば、Pt、Ir、Al、Moなどでもよい。また、各配線26a,26bは、例えば、基板10aの上記一表面側の第1の絶縁膜10bに積層された第1導電膜と、この第1導電膜に積層された第2導電膜とで構成してもよい。この場合には、例えば、第2導電膜の材料として、Au、Pt、Ir、Al、Moなどを採用し、第1導電膜の材料として、Tiなどを採用することで、各配線26a,26bおよび各パッド27a,27bと第1の絶縁膜10bとの密着性を向上させることが可能となる。なお、第1導電膜の材料は、下地第1の絶縁膜10b、あるいは、上述の絶縁性基板からなる基板10aおよび第2の導電膜の材料に応じて適宜変更してもよく、Tiに限らず、例えば、Cr、TiN、TaNなどを採用することもできる。なお、本実施形態の発電デバイスでは、各配線26a,26bおよび各パッド27a,27bの材料と、各電極22,23の材料とを同じとしてあり、各配線26a,26bおよび各パッド27a,27bと、各電極22,23とを同時に形成してある。したがって、各配線26a,26bと各パッド27a,27bと、各電極22,23とで材料が異なる場合に比べて、製造プロセスの簡略化による低コスト化が可能となる。以下、本実施形態の発電デバイス1の製造方法について図2、図3に基づいて説明する。なお、図2、図3それぞれにおいて、上段は概略平面図、下段は概略断面図である。まず、シリコン基板からなる基板10aの上記一表面側および上記他表面側それぞれにシリコン酸化膜からなる絶縁膜10b,10cを形成する絶縁膜形成工程を行う。その後、基板10aの上記一表面側の全面に圧電体21の基礎となる圧電膜例えば、PZT薄膜など21aを形成する圧電膜形成工程を行うことによって、図2aに示す構造を得る。絶縁膜形成工程において絶縁膜10b,10cを形成する方法としては、例えば、熱酸化法を採用すればよいが、これに限らず、CVD法などを採用してもよい。上述の圧電膜形成工程において圧電膜21aを形成する方法としては、スパッタ法を採用しているが、これに限らず、例えば、CVD法やゾルゲル法などを採用してもよい。なお、圧電膜形成工程の前に上述の緩衝層を形成する緩衝層形成工程を設けてもよい。また、基板10aとして上述の絶縁性基板を用いている場合には、絶縁膜形成工程は不要である。上述の圧電膜形成工程の後、圧電膜21aをパターニングすることで圧電膜21aの一部からなる圧電体21を形成する圧電膜パターニング工程を行うことによって、図2bに示す構造を得る。圧電膜パターニング工程では、フォトリソグラフィ技術およびエッチング技術を利用して圧電膜21aをパターニングする。上述の圧電膜パターニング工程の後、基板10aの上記一表面側の全面に各電極22,23、各配線26a,26bおよび各パッド27a,27bの基礎となる導体層29を形成する導体層形成工程を行うことによって、図2cに示す構造を得る。導体層形成工程では、導体層29を、例えば、スパッタ法、CVD法、蒸着法などによって形成すればよい。なお、導体層29の材料としては、Auを採用しているが、これに限らず、Pt、Ir、Al、Moなどでもよい。また、導体層形成工程では、導体層29として、上述の第1導電膜と第2導電膜との積層膜を形成するようにしてもよい。上述の導体層形成工程の後、導体層29をパターニングすることで各電極22,23、各配線26a,26bおよび各パッド27a,27bを形成する導体層パターニング工程を行うことによって、図3aに示す構造を得る。導体層パターニング工程では、フォトリソグラフィ技術およびエッチング技術を利用して導体層29をパターニングする。導体層パターニング工程の後、両パッド27a,27b間に通電することで圧電体21において電極22,23に挟まれている部分を分極処理ポーリング処理する分極処理工程を行う。その後、基板10aの上記一表面側からカンチレバー部12、錘部13および支持部11以外の部位スリット10dの形成予定領域をカンチレバー部12の厚みに対応する分だけエッチングすることで溝を形成する溝形成工程を行う。溝形成工程では、フォトリソグラフィ技術およびエッチング技術などを利用して溝を形成する。上述の溝形成工程の後、基板10aの上記他表面側から錘部13および支持部11以外の部位スリット10dの形成予定領域をエッチングすることで錘部13および支持部11と併せてカンチレバー部12を形成するカンチレバー部形成工程を行うことによって、図3bに示す構造の発電デバイス1を得る。カンチレバー部形成工程では、フォトリソグラフィ技術およびエッチング技術などを利用して、錘部13および支持部11と併せてカンチレバー部12を形成する。ここにおいて、デバイス基板10と発電部20とを備えた発電デバイス1は、カンチレバー部形成工程が終了するまでをウェハレベルで行ってから、ダイシング工程を行うことで個々の発電デバイス1に分割するようにしている。ところで、本願発明者らは、本実施形態の発電デバイス1の製作の前に、図4に示す参考形態1の発電デバイス1’を試作した。なお、参考形態の発電デバイス1’において、本実施形態の発電デバイス1と同様の構成要素には同一の符号を付してある。参考形態1の発電デバイス1’は、実施形態1と略同じ基本構成を有しており、発電部20を構成する電極22と圧電体21と電極23とが、カンチレバー部12の厚み方向において積層されている点などが相違する。また、参考形態1の発電デバイス1’では、基板10aの上記一表面側に、電極23における圧電体21との接触部位の面積を規定する開口部125aを有する絶縁層125が形成されている。しかしながら、参考形態1の発電デバイス1’では、当該発電デバイス1’の共振周波数を750Hzに設定した場合、開放電圧として、図5に示すように、最大値が0.07V程度の交流電圧しか得られなかった。なお、発電デバイス1’の開放電圧は、圧電体21の振動に合わせて正弦波状の交流電圧となる。また、本願発明者らは、鋭意研究の結果、参考形態1の発電デバイス1’について、両パッド27a,27bが開放された状態における等価回路モデルを、交流電流源と、発電部20の容量成分により構成されるコンデンサと、発電部20の抵抗成分により構成される抵抗R0との並列回路で表すことにより、等価回路モデルの出力特性開放電圧が実験結果の出力特性開放電圧と整合するという知見を得た。ここで、交流電流源の周波数は、外部振動の周波数が発電デバイス1’の共振周波数と一致するときには、発電デバイス1’の共振周波数と同じになる。なお、外部振動としては、例えば、稼動中のFA機器で発生する振動、車両の走行によって発生する振動、人の歩行によって発生する振動など、種々の環境振動がある。本実施形態の発電デバイス1は、発電部20が、カンチレバー部12の厚み方向の一面側に形成された圧電体21と、圧電体21における支持部11側の側面と圧電体21における錘部13側の側面とに形成され互いに対向する2つ1組の電極22,23とを有し、圧電体21の分極の向きが上記両側面のうちの一方から他方へ向う向きとなっている。以上説明した本実施形態の発電デバイス1では、参考形態1の発電デバイス1’に比べて、チップサイズを変更することなく発電部20の開放電圧を増加させることが可能となり、小型化を図りながらも高出力化を図ることが可能となる。次に、上述の発電デバイス1を用いた発電モジュール2について、図6および図7に基づいて説明する。発電モジュール2は、発電デバイス1と、発電デバイス1が実装された回路基板3とを備えている。この回路基板3には、発電デバイス1の出力電圧を倍電圧整流する両波倍電圧整流回路4図7参照が設けられている。回路基板3としては、プリント基板を用いている。また、回路基板3には、発電デバイス1のカンチレバー部12と錘部13とからなる可動部の変位空間を確保するための開口部図示せずが当該回路基板3の厚み方向に貫設されている。なお、回路基板3は、上記開口部の代わりに、上記変位空間を確保するための凹部を形成してもよい。両波倍電圧整流回路4は、2個のダイオードD1,D3の直列回路と2個のコンデンサC2,C4の直列回路とが並列接続されている。要するに、両波倍電圧整流回路は、2個ダイオードD1,D3と2個のコンデンサC2,C4とがブリッジ接続されている。ここで、発電モジュール2は、発電デバイス1の第1のパッド27aが、2個のダイオードD1,D3の直列回路における両ダイオードD1,D3の接続点に接続され、発電デバイス1の第2のパッド27bが、2個のコンデンサの直列回路C2,C4における両コンデンサC2,C4の接続点に接続されている。各ダイオードD1,D3としては、それぞれ表面実装型のダイオードを用いている。また、各コンデンサC2,C4としては、それぞれ表面実装型のコンデンサを用いている。したがって、発電モジュール2は、各ダイオードD1,D3および各コンデンサC2,C4として、回路基板3のスルーホールへリードを挿入して実装するリード付きのものを用いる場合に比べて、薄型化を図ることが可能となる。また、発電モジュール2は、2個のコンデンサC2,C4の直列回路の高電位端に接続された出力端子T2と低電位端に接続された出力端子T2との間つまり、2個のコンデンサC2,C4の直列回路の両端間に、負荷図示せずを接続すれば、負荷の電源として機能することとなる。負荷としては、例えば、LEDLightEmittingDiode、センサなどを用いることが可能である。なお、LEDの動作電圧は、発光層の結晶材料のバンドギャップエネルギー程度となるので、このバンドギャップエネルギーが2eVの赤色LEDでは、2V程度である。ダイオードD1とダイオードD3とは、仕様の同じものを用いており、同じ特性を有している。なお、各ダイオードD1,D3としては、シリコンダイオードを用いており、順方向電圧降下が0.6~0.7V程度となる。また、コンデンサC2とコンデンサC4とは、仕様の同じものを用いており、同じ特性を有している。なお、各コンデンサC2,C4の容量は、10μFに設定してあるが、この数値は一例であり、特に限定するものではない。以下、発電モジュール2の動作について簡単に説明する。発電モジュール2は、発電デバイス1の出力電圧に関して第1のパッド27aが第2のパッド27bに比べて高電位となる正の半サイクルにおいて、第1のパッド27a→ダイオードD1→コンデンサC2→第2のパッド27b、の経路で電流が流れてコンデンサC2が充電される。また、発電モジュール2は、発電デバイス1の出力電圧に関して第1のパッド27aが第2のパッド27bに比べて低電位となる負の半サイクルにおいて、第2のパッド27b→コンデンサC4→ダイオードD3→第1のパッド27a、の経路で電流が流れてコンデンサC4が充電される。要するに、発電モジュール2の両波倍電圧整流回路4では、発電デバイス1の出力電圧の電圧波形の半サイクルごとに各コンデンサC2,C4がそれぞれ充電される。したがって、発電モジュール2の出力電圧は、発電デバイス1の出力電圧のピーク値の略2倍になる。ところで、本願発明者らは、本実施形態の発電モジュール2の製作の前に、図8に示す参考形態1の発電モジュール2’を試作した。参考形態1の発電モジュール2’は、上述の参考形態1の発電デバイス1’と、発電デバイス1’の第1のパッド27aと第2のパッド27bとの間に接続された全波整流回路5と、全波整流回路5の出力端間に接続された蓄電用のコンデンサCstとを備えている。全波整流回路5は、4個のダイオードD1,D2,D3,D4がブリッジ接続されたダイオードブリッジであり、発電デバイス1’の出力電圧Vout図9参照を全波整流する機能を有している。なお、図9では、蓄電用のコンデンサCstの両端間に接続する負荷7を図示してある。しかしながら、参考形態1の発電モジュール2’においては、コンデンサCstに充電される充電電圧Vstが、発電デバイス1’の出力電圧Voutのピーク値よりもかなり低い値で飽和してしまう。この原因としては、発電デバイス1’の出力電圧Voutに関して第1のパッド27aが第2のパッド27bに比べて高電位となる正の半サイクルにおいて、2個のダイオードD1,D2で電圧損失順方向電圧降下が生じ、発電デバイス1’の出力電圧Voutに関して第1のパッド27aが第2のパッド27bに比べて低電位となる負の半サイクルにおいて、2個のダイオードD3,D4で電圧損失順方向電圧降下が生じることが挙げられる。このため、上述の負荷7として動作電圧が2VのLEDを用いた場合には、負荷7であるLEDを点灯させることができないことがあった。これに対して、本実施形態の発電モジュール2では、参考形態1の発電モジュール2’における全波整流回路5の代わりに、両波倍電圧整流回路4を備えている。この発電モジュール2では、両コンデンサC2,C4の直列回路に充電される充電電圧Vstoを、参考形態1の発電モジュール2’の充電電圧Vstに比べて高めることが可能となる。このため、上述の負荷として動作電圧が2VのLEDを用いた場合でも、負荷であるLEDを点灯させることが可能となる。しかして、本実施形態の発電デバイスモジュール2では、小型化を図りながらも高出力化を図ることが可能となる。実施形態2以下、本実施形態の発電デバイス1について、図10および図11に基づいて説明する。本実施形態の発電デバイス1の基本構成は実施形態1と略同じであり、基板10a以下、第1の基板10aと称するを用いて形成されたデバイス基板10と、発電部20との他に、デバイス基板10の一表面側図10の上面側において支持部11に固着された第1のカバー基板30を備えている点が相違する。また、本実施形態の発電デバイス1は、デバイス基板10の他表面側図10の下面側において支持部11に固着された第2のカバー基板40を備えている点などが相違する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。第1のカバー基板30は、第2の基板30aを用いて形成されている。ここで、第2の基板30aとしては、シリコン基板を用いている。そして、第1のカバー基板30は、デバイス10側の一表面に、カンチレバー部12と錘部13とからなる可動部の変位空間をデバイス基板10との間に形成するための凹所30b図11参照が形成されている。また、第1のカバー基板30の他表面側には、発電部20で発生した交流電圧を出力するための一対の出力用電極35,35が形成されている。したがって、本実施形態の発電デバイス1では、一対のパッド27a,27bではなく、一対の出力用電極35,35が、一対の出力端子T1,T1を構成している。この第1のカバー基板30は、図11に示すように、各出力用電極35,35と、第1のカバー基板30の上記一表面側に形成された連絡用電極34,34とが、第1のカバー基板30の厚み方向に貫設された貫通孔配線33,33を介して電気的に接続されている。ここで、第1のカバー基板30は、一方の連絡用電極34がデバイス基板10の第1のパッド27aと接合されて電気的に接続され、他方の連絡用電極34がデバイス基板10の第2のパッド27bと接合されて電気的に接続されている。なお、本実施形態では、各出力用電極35,35および各連絡用電極34,34をTi膜とAu膜との積層膜により構成してあるが、これらの材料は特に限定するものではない。また、各貫通孔配線33,33の材料としてはCuを採用しているが、これに限らず、例えば、Ni、Alなどを採用してもよい。第1のカバー基板30は、2つの出力用電極35,35同士の短絡を防止するためのシリコン酸化膜からなる絶縁膜32が、当該第1のカバー基板30の上記一表面側および上記他表面側と、貫通孔配線33,33が内側に形成された貫通孔31,31の内周面とに跨って形成されている。第1のカバー基板30は、シリコン基板に限らず、ガラス基板のような絶縁性基板を用いて形成してもよく、この場合には、絶縁膜32は設ける必要はない。ここにおいて、ガラス基板のガラス材料としては、Siとの線膨張率差が小さなガラス材料、例えば、硼珪酸ガラスなどを用いることが好ましい。また、発電デバイス1は、第1のカバー基板30に、各連絡用電極34,34、各貫通孔配線33,33、および各出力用電極35,35を設けずに、第1のカバー基板30を、デバイス基板10の上記一表面側の各パッド27a,27bが露出する形状としてもよい。この場合は、実施形態1と同様、第1のパッド27aおよび第2のパッド27bそれぞれが出力端子T1,T1となる。また、第2のカバー基板40は、第3の基板40aを用いて形成されている。ここで、第3の基板40aとしては、シリコン基板を用いている。第2のカバー基板40におけるデバイス基板10側の一表面には、上記可動部の変位空間をデバイス基板10との間に形成するための凹所40bが形成されている。なお、第3の基板40aとしては、シリコン基板に限らず、ガラス基板のような絶縁性基板を用いてもよい。ここにおいて、ガラス基板のガラス材料としては、Siとの線膨張率差が小さなガラス材料、例えば、硼珪酸ガラスなどを用いることが好ましい。また、デバイス基板10は、第1の基板10aの上記一表面側に、第1のカバー基板30と接合するための第1の接合用金属層28が形成されている。これに対して、第1のカバー基板30には、第1の接合用金属層28に接合される第2の接合用金属層図示せずが形成されている。ここで、第1の接合用金属層28の材料としては、各パッド27a,27bと同じ材料を採用しており、第1の接合用金属層28は、第1の基板10aの上記一表面側において各パッド27a,27bと同じ厚さに形成されている。デバイス基板10と各カバー基板30,40とは、常温接合法により接合してあるが、常温接合法に限らず、例えば、常温よりも高い所定温度例えば、50°C~100°C程度で加熱しながら適宜の荷重を印加して接合する直接接合法や、エポキシ樹脂などを用いた樹脂接合法や、陽極接合法などにより接合してもよい。樹脂接合法では、常温硬化型の樹脂接着剤例えば、2液常温硬化型のエポキシ樹脂系接着剤、1液常温硬化型のエポキシ樹脂系接着剤を用いれば、熱硬化型の樹脂接着剤例えば、熱硬化型のエポキシ樹脂系接着剤などを用いる場合に比べて、接合温度の低温化を図れる。以上説明した本実施形態の発電デバイス1においても、実施形態1と同様、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイス1においては、例えば、第1の接合用金属層28を枠状の支持部11の外周部の全周に亘って形成するとともに、第1のカバー基板30の上記第2の接合用金属層を第1のカバー基板30の外周部の全周に亘って形成してもよい。この場合、第1の接合用金属層28と上記第2の接合用金属層とを全周に亘って接合し、さらに、デバイス基板10と第2のカバー基板40の周部とを全周に亘って接合することにより、支持部10と各カバー基板30,40とで囲まれる空間を気密空間とすることが可能となる。なお、この気密空間は、不活性ガス雰囲気としたり、真空雰囲気とすることが可能である。また、実施形態1において説明した発電モジュール2図6および図7参照における発電デバイス1の代わりに、本実施形態の発電デバイス1を用いてもよく、この場合も、発電モジュール2の小型化を図りながらも高出力化を図ることが可能となる。また、この場合には、回路基板3図6参照に上記開口部や上記凹部を形成する必要はない。実施形態3本実施形態の発電デバイスについて図12に基づいて説明する。本実施形態の発電デバイス1の基本構成は実施形態1と略同じであり、圧電体21におけるカンチレバー部12側とは反対側に、一対の分極処理用電極24,25が設けられている点などが相違する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。一対の分極処理用電極24,25は、一方の分極処理用電極24が、圧電体21の電極22側となる一端部上に形成され、他方の分極処理用電極25が、圧電体21の電極23側となる他端部上に形成されている。ここにおいて、各分極処理用電極24,25は、カンチレバー部12の幅方向を長手方向とする帯状の形状に形成されている。各分極処理用電極24,25の材料としては、Auを採用しているが、これに限らず、例えば、Pt、Ir、Al、Moなどでもよい。また、各分極処理用電極24,25は、例えば、圧電体21におけるカンチレバー部12側とは反対側に積層された第1導電膜と、この第1導電膜に積層された第2導電膜とで構成してもよい。この場合には、例えば、第2導電膜の材料として、Au、Pt、Ir、Al、Moなどを採用し、第1導電膜の材料として、Tiなどを採用することで、各分極処理用電極24,25と圧電体21との密着性を向上させることが可能となる。なお、第1導電膜の材料は、圧電体21の材料に応じて適宜変更してもよく、Tiに限らず、例えば、Cr、TiN、TaNなどを採用することもできる。本実施形態の発電デバイス1の製造方法は実施形態1において説明した製造方法と略同じであり、導体層パターニング工程の後で、例えば、リフトオフ法などを利用して分極処理用電極24,25を形成する電極形成工程を行い、その後、分極処理用電極24,25間に電圧を印加することで分極処理を行えばよい。分極処理用電極24,25の形成方法としては、リフトオフ法を利用してもよいし、スパッタ法、CVD法、蒸着法などの薄膜形成技術と、エッチング技術とを利用してもよい。以上説明した本実施形態の発電デバイス1においても、実施形態1と同様、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイス1においも、実施形態2と同様に第1のカバー基板30および第2のカバー基板40を設けてもよい。また、実施形態1において説明した発電モジュール2図6および図7参照における発電デバイス1の代わりに、本実施形態の発電デバイス1を用いてもよく、この場合も、発電モジュール2の小型化を図りながらも高出力化を図ることが可能となる。また、この場合、回路基板3への発電デバイス1、各コンデンサC2,C4および各ダイオードD1,D3の実装が行われ発電デバイス1と倍電圧整流回路4とが電気的に接続された後でも、倍電圧整流回路4などへ影響を与えることなく、分極処理を行うことが可能となる。実施形態4本実施形態の発電デバイスについて図13に基づいて説明する。本実施形態の発電デバイス1の基本構成は実施形態3と略同じであり、一対の分極処理用電極24,25の形状が相違する。なお、実施形態3と同様の構成要素には同一の符号を付して説明を省略する。各分極処理用電極24,25は、櫛形状に形成され、それぞれの櫛骨部24a,25aが互いに対向し、一方の分極処理用電極24の複数の櫛歯部24bと他方の分極処理用電極25の複数の櫛歯部25bとが、圧電体21の電極22,23が形成された両側面を結ぶ方向に沿った方向において離間して交互に並んでいる。要するに、本実施形態の発電デバイス1では、上記一方の分極処理用電極24の各櫛歯部24bが上記他方の分極処理用電極25の櫛溝に入り組んでおり、上記一方の分極処理用電極24の櫛歯部24bと上記他方の分極処理用電極25の櫛歯部25bとが、上記両側面を結ぶ方向に沿った方向において離間している。各分極処理用電極24,25は、各櫛歯部24b,25bが、平面視においてデバイス基板10の支持部11とカンチレバー部12と錘部13とを結ぶ方向に直交している。本実施形態の発電デバイス1では、実施形態3の発電デバイス1に比べて、分極処理工程において一対の分極処理用電極24,25間に印加する電圧を低減する例えば、1000V程度から100V程度へ低減することが可能となる。その結果、分極処理工程において一対の分極処理用電極24,25間に電圧を与える電圧源として、安価なものを用いることが可能となり、製造コストの低コスト化を図ることが可能となる。以上説明した本実施形態の発電デバイス1においても、実施形態1と同様、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイス1においも、実施形態2と同様に第1のカバー基板30および第2のカバー基板40を設けてもよい。また、実施形態1において説明した発電モジュール2図6および図7参照における発電デバイス1の代わりに、本実施形態の発電デバイス1を用いてもよく、この場合も、発電モジュール2の小型化を図りながらも高出力化を図ることが可能となる。"