"半導体構造体であって、窒化ガリウム材料領域;窒化ガリウム材料領域の上を覆って形成され、且つ内部に形成されたビアを包含する電極規定層、ここにおいて、ビア上部における横断面積はビア底部における横断面積より大きい;および窒化ガリウム材料領域上およびビア内に形成された電極、ここにおいて、電極長さはビア底部で規定される、を含む、前記半導体構造体。電極がゲート電極である、請求項1に記載の半導体構造体。さらに、窒化ガリウム材料領域上に形成されたソース電極および窒化ガリウム材料領域上に形成されたドレイン電極を含む、請求項2に記載の半導体構造体。構造体がトランジスタである、請求項3に記載の半導体構造体。電極規定層の側壁が、電極規定層の底部表面から約10度~約60度の角度で上側に伸長している、請求項1に記載の半導体構造体。電極規定層の側壁が、電極規定層の底部表面から約15度~約40度の角度で上側に伸長している、請求項1に記載の半導体構造体。電極規定層の側壁が、電極規定層の上部表面から約90度~約160度の角度で下側に伸長している、請求項1に記載の半導体構造体。電極規定層の側壁が、電極規定層の上部表面から約90度~約135度の角度で下側に伸長している、請求項1に記載の半導体構造体。さらに基材を含み、ここにおいて、窒化ガリウム材料領域は該基材上に形成されている、請求項1に記載の半導体構造体。基材がシリコンである、請求項9に記載の半導体構造体。さらに、窒化ガリウム材料領域と基材との間に形成された遷移層を含む、請求項9に記載の半導体構造体。遷移層が組成的に段階的である、請求項11に記載の半導体構造体。電極規定層が不動態化層である、請求項1に記載の半導体構造体。電極規定層が窒化ケイ素化合物を含む、請求項1に記載の半導体構造体。電極規定層が酸化ケイ素化合物を含む、請求項1に記載の半導体構造体。電極規定層が窒化ガリウム材料領域上に直接形成されている、請求項1に記載の半導体構造体。電極が電極規定層の上部表面の一部の上を覆って伸長している、請求項1に記載の半導体構造体。ゲート電極が、電極規定層の上部表面の一部の上を覆って、ドレイン電極の方向に、ゲート電極とドレイン電極との間の距離の約2~約60の距離まで伸長している、請求項3に記載の半導体構造体。ゲート電極が、電極規定層の上部表面の一部の上を覆って、ドレイン電極の方向に、ソース電極の方向への距離を超える距離まで伸長している、請求項18に記載の半導体構造体。ゲート電極が、電極規定層の上部表面の一部の上を覆って、ソース電極の方向に、ゲート電極がドレイン電極の方向に電極規定層の上を覆って伸長している距離の50未満の距離まで伸長している、請求項19に記載の半導体構造体。電極長さとビア上部における断面寸法との比率が約0.50~0.95である、請求項1に記載の半導体構造体。電極長さとビア上部における断面寸法との比率が約0.75~0.90である、請求項1に記載の半導体構造体。ビアを規定する電極規定層側壁が、窒化ガリウム材料領域に関して上に凹型をしている、請求項1に記載の半導体構造体。ビアの横断面積が、ビアの上部からビアの底部に向けて継続的に小さくなる、請求項1に記載の半導体構造体。電極が窒化ガリウム材料領域に直接接している、請求項1に記載の半導体構造体。電極が第1金属成分と第2金属成分を含む、請求項1に記載の半導体構造体。電極の第1金属成分が、電極長さ全体にわたり窒化ガリウム材料領域に直接接しており、電極の第2金属成分が、電極長さのいかなる部分にわたっても窒化ガリウム材料領域に直接接していない、請求項26に記載の半導体構造体。第1金属がニッケルであり、第2金属が金である、請求項27に記載の半導体構造体。電極長さにわたり、電極が、窒化ガリウム材料領域に直接接して一定組成を有する、請求項25に記載の半導体構造体。ゲート電極がビアを完全に満たしている、請求項1に記載の半導体構造体。窒化ガリウム材料領域が0.005μm/μm2未満の亀裂レベルを有する、請求項1に記載の半導体構造体。窒化ガリウム材料領域が1層を超える窒化ガリウム材料層を包含する、請求項1に記載の半導体構造体。窒化ガリウム材料領域が窒化ガリウム層を包含する、請求項1に記載の半導体構造体。ビアが、電極規定層の上部表面から電極規定層の底部表面まで伸長している、請求項1に記載の半導体構造体。ビアが、電極規定層の上部表面と不動態化層の底部表面との間の距離の一部までしか伸長していない、請求項1に記載の半導体構造体。さらに、電極規定層と窒化ガリウム材料領域との間に形成された層を少なくとも1層含む、請求項1に記載の半導体構造体。さらに、電極規定層と窒化ガリウム材料領域との間に形成された不動態化層を含む、請求項36に記載の半導体構造体。電極がショットキー接点である、請求項1に記載の半導体構造体。さらに、窒化ガリウム材料領域上に形成されたオーム電極を含む、請求項38に記載の半導体構造体。トランジスタであって、窒化ガリウム材料領域;窒化ガリウム材料領域上に形成され、且つ内部に形成されたビアを包含する電極規定層、ここにおいて、ビアの横断面積は、ビア底部よりビア上部の方が大きく、ビアの側壁は、ビア底部から約5度~約85度の角度で上側に、ビア上部から約90度~約160度の角度で下側に伸長している;窒化ガリウム材料領域上に形成されたソース電極;窒化ガリウム材料領域上に形成されたドレイン電極;ならびに窒化ガリウム材料領域上およびビア内に形成されたゲート電極、ここにおいて、ゲート電極の長さはビア底部で規定され、ゲート電極長さとビア上部における断面寸法との比率は約0.50~0.95である、を含む、前記トランジスタ。電極規定層の側壁が、電極規定層の底部表面から約10度~約60度の角度で上側に伸長している、請求項40に記載のトランジスタ。電極規定層の側壁が、電極規定層の上部表面から約90度~約135度の角度で下側に伸長している、請求項40に記載のトランジスタ。さらに基材を含み、ここにおいて、窒化ガリウム材料領域は該基材上に形成されている、請求項40に記載のトランジスタ。基材がシリコンである、請求項43に記載のトランジスタ。さらに、窒化ガリウム材料領域と基材との間に形成された組成的に段階的な遷移層を含む、請求項44に記載のトランジスタ。電極規定層が不動態化層である、請求項40に記載のトランジスタ。電極規定層が窒化ガリウム材料領域上に直接形成されている、請求項40に記載のトランジスタ。ゲート電極が、電極規定層の上部表面の一部の上を覆って、ドレイン電極の方向に、ゲート電極とドレイン電極との間の距離の約2~約60の距離まで伸長している、請求項40に記載のトランジスタ。ゲート電極が、電極規定層の上部表面の一部の上を覆って、ソース電極の方向に、ゲート電極がドレイン電極の方向に電極規定層の上を覆って伸長している距離の50未満の距離まで伸長している、請求項40に記載のトランジスタ。電極長さとビア上部における断面寸法との比率が約0.75~0.90である、請求項40に記載のトランジスタ。ビアを規定する電極規定層側壁が、窒化ガリウム材料領域に関して上に凹型をしている、請求項40に記載のトランジスタ。電極が第1金属成分と第2金属成分を含む、請求項40に記載のトランジスタ。電極の第1金属成分が、ゲート長さ全体にわたり窒化ガリウム材料領域に直接接しており、電極の第2金属成分が、ゲート長さのいかなる部分にわたっても窒化ガリウム材料領域に直接接していない、請求項52に記載のトランジスタ。第1金属がニッケルであり、第2金属が金である、請求項40に記載のトランジスタ。ゲート電極がビアを完全に満たしている、請求項40に記載のトランジスタ。窒化ガリウム材料領域が0.005μm/μm2未満の亀裂レベルを有する、請求項40に記載のトランジスタ。ビアが、電極規定層の上部表面から電極規定層の底部表面まで伸長している、請求項40に記載のトランジスタ。ビアが、電極規定層の上部表面と不動態化層の底部表面との間の距離の一部までしか伸長していない、請求項40に記載のトランジスタ。ショットキーダイオードであって、窒化ガリウム材料領域;窒化ガリウム材料領域の上を覆って形成され、且つ内部に形成されたビアを包含する電極規定層、ここにおいて、ビア上部における横断面積はビア底部における横断面積より大きく、ビアの側壁は、ビア底部から約5度~約85度の角度で上側に、ビア上部から約90度~約160度の角度で下側に伸長している;窒化ガリウム材料領域上およびビア内に形成されたショットキー電極、ここにおいて、電極長さはビア底部で規定される;ならびに窒化ガリウム材料領域上に形成されたオーム電極、を含む、前記ショットキーダイオード。電極規定層の側壁が、電極規定層の底部表面から約10度~約60度の角度で上側に伸長している、請求項59に記載のショットキーダイオード。電極規定層の側壁が、電極規定層の上部表面から約90度~約135度の角度で下側に伸長している、請求項59に記載のショットキーダイオード。さらに基材を含み、ここにおいて、窒化ガリウム材料領域は該基材上に形成されている、請求項59に記載のショットキーダイオード。基材がシリコンである、請求項59に記載のショットキーダイオード。さらに、窒化ガリウム材料領域と基材との間に形成された組成的に段階的な遷移層を含む、請求項59に記載のショットキーダイオード。電極規定層が不動態化層である、請求項59に記載のショットキーダイオード。ゲート電極が、電極規定層の上部表面の一部の上を覆って、ドレイン電極の方向に、ゲート電極とドレイン電極との間の距離の約2~約60の距離まで伸長している、請求項59に記載のショットキーダイオード。半導体構造体の形成方法であって、窒化ガリウム材料領域上に電極規定層を形成し;電極規定層内にビアを、ビア上部における断面寸法がビア底部における断面寸法より大きくなるように形成し;窒化ガリウム材料領域上およびビア内に電極を形成し、ここにおいて、電極の長さはビア底部により規定される、ことを含む、前記方法。ビアをプラズマエッチング段階で形成することを含む、請求項67に記載の方法。プラズマにおける圧力条件が約1mTorr~約100mTorrである、請求項68に記載の方法。プラズマエッチング段階が、約50ワット未満のRF電力条件を維持することを包含する、請求項67に記載の方法。さらに、不動態化層の底部表面から上側に伸長する不動態化層の側壁の角度を、約5度~約85度になるように制御することを含む、請求項67に記載の方法。トランジスタの形成方法であって、窒化ガリウム材料領域上に電極規定層を形成し;電極規定層内にビアを、ビア上部における断面寸法がビア底部における断面寸法より大きくなり、ビアの側壁が、ビア底部から約5度~約85度の角度で上側に、ビア上部から約90度~約160度の角度で下側に伸長するように形成し;窒化ガリウム材料領域上にソース電極を形成し;窒化ガリウム材料領域上にドレイン電極を形成し;そして窒化ガリウム材料領域上およびビア内にゲート電極を形成し、ここにおいて、ゲート電極の長さはビア底部で規定され、ゲート電極長さとビア上部における断面寸法との比率は約0.50~0.95である、ことを含む、前記方法。ショットキーダイオードの形成方法であって、窒化ガリウム材料領域上に電極規定層を形成し;電極規定層内にビアを、ビア上部における断面寸法がビア底部における断面寸法より大きくなり、ビアの側壁が、ビア底部から約5度~約85度の角度で上側に、ビア上部から約90度~約160度の角度で下側に伸長するように形成し;窒化ガリウム材料領域上にオーム電極を形成し;そして、窒化ガリウム材料領域上およびビア内にショットキー電極を形成し、ここにおいて、電極長さはビア底部で規定される、ことを含む、前記方法。本発明は、電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法を提供する。一態様において、半導体構造体を提供する。該構造体は、窒化ガリウム材料領域と、窒化ガリウム材料領域の上を覆って形成された電極規定層を含む。電極規定層は、その内部に形成されたビアを包含する。ビア上部における横断面積は、ビア底部における横断面積より大きい。該構造体はさらに、窒化ガリウム材料領域上およびビア内に形成された電極を含み、ここにおいて、電極長さはビア底部で規定される。他の態様において、トランジスタを提供する。該トランジスタは、窒化ガリウム材料領域と、窒化ガリウム材料領域上に形成された電極規定層を含む。電極規定層は、その内部に形成されたビアを包含する。ビアの横断面積は、ビア底部よりビア上部の方が大きい。ビアの側壁は、ビア底部から約5度~約85度の角度で上側に、ビア上部から約90度~約160度の角度で下側に伸長している。該トランジスタはさらに、窒化ガリウム材料領域上に形成されたソース電極、窒化ガリウム材料領域上に形成されたドレイン電極;ならびに、窒化ガリウム材料領域上およびビア内に形成されたゲート電極を含む。ゲート電極の長さはビア底部で規定され、ゲート電極長さとビア上部における断面寸法との比率は約0.50~0.95である。他の態様において、ショットキーダイオードを提供する。該ショットキーダイオードは、窒化ガリウム材料領域と、窒化ガリウム材料領域の上を覆って形成された電極規定層を含む。電極規定層は、その内部に形成されたビアを包含する。ビア上部における横断面積は、ビア底部における横断面積より大きい。ビアの側壁は、ビア底部から約5度~約85度の角度で上側に、ビア上部から約90度~約160度の角度で下側に伸長している。該ショットキーダイオードはさらに、窒化ガリウム材料領域上およびビア内に形成されたショットキー電極を含み、ここにおいて、電極長さはビア底部で規定される。該ショットキーダイオードはさらに、窒化ガリウム材料領域上に形成されたオーム電極を含む。他の態様において、半導体構造体の形成方法を提供する。該方法は、窒化ガリウム材料領域上に電極規定層を形成し、該電極規定層内にビアを、ビア上部における断面寸法がビア底部における断面寸法より大きくなるように形成することを含む。該方法はさらに、窒化ガリウム材料領域上およびビア内に電極を形成することを含み、ここにおいて、電極の長さはビア底部により規定される。他の態様において、トランジスタの形成方法を提供する。該方法は、窒化ガリウム材料領域上に電極規定層を形成し、該電極規定層内にビアを形成することを含む。ビア上部における断面寸法はビア底部における断面寸法より大きく、ビアの側壁は、ビア底部から約5度~約85度の角度で上側に、ビア上部から約90度~約160度の角度で下側に伸長している。該方法はさらに、窒化ガリウム材料領域上にソース電極を形成し、窒化ガリウム材料領域上にドレイン電極を形成し、そして、窒化ガリウム材料領域上およびビア内にゲート電極を形成することを含む。ゲート電極の長さはビア底部で規定され、ゲート電極長さとビア上部における断面寸法との比率は約0.50~0.95である。他の態様において、ショットキーダイオードの形成方法を提供する。該方法は、窒化ガリウム材料領域上に電極規定層を形成し、該電極規定層内にビアを形成することを含む。ビア上部における断面寸法は、ビア底部における断面寸法より大きい。ビアの側壁は、ビア底部から約5度~約85度の角度で上側に、ビア上部から約90度~約160度の角度で下側に伸長している。該方法はさらに、窒化ガリウム材料領域上にオーム電極を形成し、窒化ガリウム材料領域上およびビア内にショットキー電極を形成することを含み、ここにおいて、電極長さはビア底部で規定される。本発明の他の観点、態様および特徴は、以下の本発明の詳細な説明を添付図面と併せて考慮することにより明らかになるであろう。添付する図は略図であり、一定の縮尺率で描くことを意図したものではない。図において、さまざまな図に例示されている同一すなわち実質的に同様の各成分は、単一の数字または注釈により表されている。わかりやすくするために、すべての図ですべての成分に表示をつけてはいない。また、当業者が本発明を理解するのを可能にするために例示が必要でない場合、本発明の各態様のすべての成分を図示しているわけではない。本明細書中で参考として援用しているすべての特許出願および特許は、その全体において参考として援用する。矛盾点がある場合、定義を含む本明細書を優先する。本発明は、窒化ガリウム材料デバイスおよびその形成方法を提供する。該デバイスは、電極規定層を包含する。電極規定層は典型的にはその内部に形成されたビアを有し、該ビア内に電極が少なくとも部分的に形成される。したがって、ビアは、電極の寸法を少なくとも部分的に規定する。いくつかの場合において、電極規定層は、窒化ガリウム材料領域上に形成された不動態化層である。図1Aおよび1Bは、本発明の一態様に従って窒化ガリウム材料領域12を包含する半導体デバイス10を例示している。該例示的態様において、デバイス10は、窒化ガリウム材料領域上に形成されたソース電極14、ドレイン電極16およびゲート電極18を包含する電界効果トランジスタFETである。窒化ガリウム材料領域は基材20上に形成されており、図示しているように、遷移層22が基材と窒化ガリウム材料領域の間に形成されていてもよい。該デバイスは、図示しているように、窒化ガリウム材料領域の表面を保護し不動態化する不動態化層である電極規定層24を包含する。ビア26は層24内に形成され、その中にゲート電極が部分的に形成される。さらに以下に記載するように、ビア、したがってゲート電極の形状および寸法を制御すると、デバイスの性質を改善することができる。図1Aおよび1Bの例示的態様においてデバイス10はFETであるが、本発明は、以下にさらに記載するような他のタイプのデバイスを包含する。本発明のFET以外の態様では、電極規定層は、ゲート電極以外のタイプの電極、例えばショットキー接点を規定することができることを、理解すべきである。また、図1Aおよび1Bにおける電極規定層は不動態化層として機能するが、他の態様では電極規定層は不動態化層として機能しなくてもよい例えば図4参照。層が他の層または基材の上にまたは上を覆ってあるとして言及される場合、それは、層もしくは基材の直接上であることができ、あるいは介在層が存在していてもよい。他の層または基材の直接上にある層とは、介在層が存在しないことを意味する。層が他の層または基材の上にまたは上を覆ってあるとして言及される場合、それは、層もしくは基材の全体、または層もしくは基材の一部を対象とすることも、理解すべきである。本明細書で用いる不動態化層という用語は、下にある層例えば、窒化ガリウム材料領域12の上に成長させると、下にある層のバンドギャップにおける表面/界面状態の数を低減し、および/もしくはその形成を妨げるか、または、下にある層の表面/界面におけるフリーキャリヤー例えば、電子または正孔捕捉状態の数を低減し、および/もしくはその形成を妨げる、あらゆる層をさす。例えば、捕捉状態は、停止していない化学結合、表面における貫通転位、または環境から表面に吸着されるイオンにより作り出される表面状態に関連づけることができる。FETデバイスにおいて、捕捉状態は、DCまたはRF動作中に、フリーキャリヤーを捕獲する可能性があり、または、望ましくない空乏領域を作り出す可能性がある。これらの影響は、通常なら動作中にFETのチャンネル内で流れるはずの電流の量を減少させ、したがって、デバイスの性能を低下させる可能性がある。不動態化層は実質的にこれらの影響を低下させ、これによりデバイスの電気性能、例えば増大した出力または効率を改善することができる。不動態化層はまた、デバイスの破壊電圧を増大させることができる。不動態化層はまた、これに続く処理段階、例えば、フォトリソグラフィー、エッチング、金属例えば、ゲート、インターコネクト付着、注入、湿式化学段階、およびレジスト剥離例えばプラズマ中で段階中に、下にある層例えば、窒化ガリウム材料領域12を保護することができることを、理解すべきである。したがって、不動態化層は、他の処理種例えば、液体、イオン、プラズマ、ガス状種と窒化ガリウム材料の表面との反応および/または相互作用を制限または排除することができる。これらの反応および/または相互作用は、表面形態学、表面状態の数、表面電荷の量、表面電荷の極性、またはこれらのあらゆる組合わせを変化させることにより、デバイスの電気的性質に対し有害になる可能性がある。電極規定層24に適した組成物としては、窒化物に基づく化合物例えば窒化ケイ素化合物、酸化物に基づく化合物例えば酸化ケイ素化合物、ポリイミド、他の誘電体材料、またはこれらの組成物の組合わせ例えば酸化ケイ素と窒化ケイ素が挙げられるが、これに限定されない。いくつかの場合において、電極規定層は、窒化ケイ素化合物例えばSi3N4または非化学量論的な窒化ケイ素化合物であることが好ましい可能性がある。これらの化合物は、電極規定層が不動態化層として機能する場合図1Aおよび1Bに図示しているように、および同様に電極規定層が不動態化層として機能しない場合に、適していることを理解すべきである。電極規定層24の厚さはデバイスの設計に依存する。いくつかの場合において、電極規定層は、約50オングストローム~1.0ミクロンの厚さを有することができる。いくつかの場合において、厚さは、約700オングストローム~約1200オングストロームであることができる。図示しているように、電極規定層24は、電極領域ソース14、ドレイン16およびゲート18を除く窒化ガリウム材料領域12の表面全体を覆っている。図1~2において、以下の表示を用いて上記寸法を表す:ゲート長さすなわち、ビア底部におけるゲートの断面寸法a、ビア上部における断面寸法b、電極規定層厚さc、ソース電極側張出距離d、ドレイン電極側張出距離e、ゲート-ソース間隔f、ゲート-ドレイン間隔g、およびゲート電極高さh。上記断面寸法は、ソース電極およびドレイン電極に垂直な平面P図1Bで測定され、それらの間の最短距離を規定していることを、理解すべきである。図2は、ビアおよび対応するゲート電極の縦断面図を例示している。角度Zは、電極規定層の側壁28が電極規定層の底部表面30から上側に伸長している角度であり、角度Yは、該側壁が電極規定層の上部表面32から下側に伸長している角度である。角度YおよびZはそれぞれ底部および上部表面30、32において測定され、側壁28は底部および上部表面から離れた距離においてこれらの角度から逸脱することができることを、理解すべきである。上記寸法および角度を図1および2のFETの態様におけるゲート電極に関連して示しているが、これらの寸法および角度のいくつかは、以下にさらに記載するようなFET以外の態様において他のタイプの電極に施用することもできる。有利なことに、以下にさらに記載する本発明のデバイスの形成方法により、ゲート電極の寸法例えばaを完全に電極規定層内に規定することが可能になる。これは、電極規定層の付着前にゲート電極を形成する方法、またはゲート長さa以外のゲート電極の一部を電極規定層内に規定する方法とは、区別すべきものである。しかし、ゲート電極の一部を電極規定層内に形成するような方法は、例えば、ゲート電極材料により完全に満たされていない領域例えば、電極規定層の下を切り取り底部表面30に隣接する領域をビア内に包含する可能性がある。したがって、これらの方法では、ゲート長さを、電極規定層により完全に規定することはできない。対照的に、本発明のいくつかの好ましい方法では、ビア全体または、少なくとも底部表面30におけるビアの領域がゲート電極材料で満たされ、その結果、ビアの寸法は、ゲートの寸法、詳細にはゲート長さに正確に対応する。したがって、本発明の方法を用いると、電極の限界寸法例えばゲート長さを正確に制御して、デバイスの性能を最適化することができる。本発明の一観点は、特定のゲート電極の寸法ゲート電極の縦断面を含むが、FETデバイス10において性能の改善をもたらすという発見である。本発明の特定の方法において、ゲート電極高さhが電極規定層厚さcに満たない場合、上部表面32またはこれに隣接するビアの領域をゲート電極材料で満たさなくてもよいことを、理解すべきである図15参照。図1Aおよび1Bの例示的態様において、ビア上部における断面寸法bはゲート長さaより小さい。ビア26および、したがって、ゲート電極18はまた、ビア底部における横断面積より大きなビア上部における横断面積を有する。図示しているように、ビアおよび、したがってゲート電極の横断面積は、ビアの上部からビアの底部に向けて小さくなる。側壁28はまっすぐな湾曲していない傾斜を有することが好ましい可能性がある。いくつかの場合において、側壁28は湾曲した傾斜を有することが好ましい可能性がある。側壁が湾曲した傾斜を有するいくつかの場合において、側壁は、図示しているように窒化ガリウム材料領域12に関して上に凹型の形状を有することができる。以下にさらに記載するように、電極規定層のエッチング段階を制御して、望ましいゲート縦断面を提供することができる。ビアおよび電極の横断面積は、図示するように電極規定層により規定される平面に平行な平面で測定されることを、理解すべきである。a/bの比率は、破壊電圧に影響を及ぼすデバイス10の重要な設計パラメーターでありうることが見いだされている。本発明のいくつかの態様では、a/bの比率を、約0.50~約0.95になるように制御する。いくつかの場合では、該比率を約0.75~約0.90に制御することが好ましい可能性がある。これらの範囲内のa/b比率の値は、破壊電圧を改善することができる。a/b比率の最適値は、具体的なデバイスに依存し、他の設計パラメーターに依存することもできる。以下にさらに記載するように、電極規定層のエッチング段階のパラメーターを制御して、所望のa/b比率を提供することができる。ゲート長さaの絶対値は特定のデバイス設計に依存する。例えば、aは約0.1ミクロン~約5.0ミクロンであることができる。しかしながら、aに関する他の値も適していることを、理解すべきである。角度YおよびZはデバイスの動作に好ましい範囲を有することも見いだされている。角度Zは、90度未満であることが好ましい可能性がある。例えば、角度Zは、約5度~約85度;いくつかの場合では約10度~約60度;そして、いくつかの場合では約15度~約40度であることが好ましい可能性がある。角度Yは、90度を超えることが好ましい可能性がある。角度Yは典型的に、約90度~約160度である。角度Yは、約90度~約135度;そして、いくつかの場合では約90度~約110度であることが好ましい可能性がある。角度YおよびZは、デバイスにより作り出される電界の位置および強度に影響を及ぼすことが、決定されている。YおよびZの値を上記範囲内に制御することにより、デバイスの動作中にゲート電極のドレイン側エッジ付近に構築されるピーク電界を低下させることができる。この改善は、増大した動作電圧および/または減少したゲート漏れ電流をもたらすことができる。YおよびZの値が上記範囲外である場合、ゲート電極のドレイン側エッジ付近に構築されるピーク電界は過度に高くなる可能性があり、このことが、過剰なゲート漏れ電流および/またはデバイスの初期破損をもたらす可能性がある。角度YおよびZの上記範囲はまた、ビアをゲート電極材料で完全に満たすことを促進するのに重要である。角度YおよびZの最適値1以上は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。電極規定層のエッチング段階を制御して、以下にさらに記載するように、角度YおよびZの望ましい値を提供することができる。以下にさらに記載するように、角度YおよびZは、ショットキーダイオードなどFET以外のデバイスにおいても重要であることができる例えば、図5Aおよび5B参照。本明細書中で言及する角度は、顕微鏡的規模例えば、約50または100オングストロームを超える寸法で、例えばSEMを用いて測定される図13Aに示すようにことを、理解すべきである。角度は、例えばTEMを用いて、角度の値を湾曲しうる表面効果の存在を示す原子的規模例えば原子の単分子層で測定することを意図していない。ゲート電極が、下にある電極規定層24上に張出す部分を包含するT形の設計を有することも好ましい。ドレイン電極側張出距離eは、デバイスの破壊電圧を達成するのにとりわけ重要であることが、決定されている。ドレイン電極の方向に電極規定層上に張出しているゲート電極部分は、他の有利な効果のなかでも、デバイスの破壊電圧を増大させる電界プレートとして機能することができる。破壊電圧は、例えばeがゲート-ドレイン間隔gの約2パーセント~約60パーセントであるときに増大することができると、観察されている。いくつかの場合において、デバイスの破壊電圧をさらに最適化するためには、eがgの約10パーセント~約50パーセントであることが好ましい可能性がある。eの最適値1以上は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。ソース電極側張出距離dがドレイン電極側張出距離eより短いと有利であることも、観察されている。いくつかの場合では、dをeの50パーセント未満であるか、さらにeの20にすることが好ましい。いくつかの場合では、ビア全体を確実に満たしつつdを最小限に抑えることが有利である。dの値を小さくすると、不要なゲート-ソースキャパシタンスが制限すなわち妨げられる。dおよびeの値は、部分的に、以下にさらに記載する金属付着段階およびパターニング段階により制御される。ソース電極側張出距離d、ドレイン電極側張出距離e、ゲート-ソース間隔fおよびゲート-ドレイン間隔gの絶対値は、デバイス設計に依存する。fおよびgの典型的な値は、約0.1ミクロン~約10ミクロンであるが、他の値も可能である。いくつかの態様において、ゲート電極高さhの値は、電極規定層厚さcの値より大きい図1A参照。他の態様では、ゲート電極高さhの値は、電極規定層厚さcの値より小さい図15参照。他のゲート寸法ほど重要でないが、好ましいhの値は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。例えば、hは約100オングストローム~2.0ミクロンであることができる。hの値は、以下にさらに記載するようなゲート電極材料を付着させるのに用いられる処理条件により、制御することができる。ゲート電極18は、任意の適した伝導性材料、例えば、金属例えば、Au、Ni、金属化合物例えば、WSi、WSiN、合金、半導体、ポリシリコン、窒化物、またはこれら材料の組合わせから形成することができる。例えば、ゲート電極を、金、ニッケルまたは両方から形成することができる。ビア26内にゲート電極を形成すると、ゲート電極が第2の伝導性材料成分も包含している場合であっても、単一の伝導性材料成分例えばニッケルをゲート長さ全体にわたり窒化ガリウム材料領域に直接接して包含するゲート電極の形成が可能になり、有利である。例えば、ゲート電極をニッケルと金から形成する場合、ニッケル層は、ゲート長さ全体にわたり窒化ガリウム材料領域に直接接していることができ、金層はニッケル層の上を覆って形成されることができる例えば、図13A参照。対照的に、複数の金属成分を包含するゲート電極を形成するための従来技術は、ゲート長さの内側部分に直接接している第1成分例えばニッケルと、ゲート長さのエッジ部分に直接接している第2成分例えば金を有する可能性がある例えば、図13B参照。単一成分をゲート長さ全体にわたり窒化ガリウム材料領域に直接接して提供すると、第2成分がゲート長さの一部に直接接しているときに生じうる損失を排除することにより、ゲート漏れ電流の減少など電気的性質を改善することができる。さらに、複数成分が窒化ガリウム材料領域に直接接している場合、ゲート電極のショットキーバリヤー高さを材料組成により制御することはできない。ソース電極14およびドレイン電極16も、ゲート電極に関連して上記したものと同じ材料ならびにTi、Al、PtまたはSiを包含する任意の適した伝導性材料から形成することができることも、理解すべきである。特定の好ましい態様において、基材20はシリコン基材である。本明細書中で用いるシリコン基材は、シリコン表面を包含するあらゆる基材をさす。適したシリコン基材の例としては、とりわけ、完全にシリコンで構成される基材例えば、バルクシリコンのウエハ、シリコンオンインシュレーターSOI基材、シリコンオンサファイアSOS基材、およびSIMOX基材が挙げられる。適したシリコン基材としては、他の材料、例えば、ダイヤモンド、AIN、または他の多結晶質材料に結合しているシリコンウエハを有する基材も挙げられる。異なる結晶配向を有するシリコン基材を用いてもよい。いくつかの場合において、シリコン111基材が好ましい。他の場合では、シリコン100基材が好ましい。他のタイプの基材、例えば、サファイア、炭化ケイ素、窒化ガリウムおよび窒化アルミニウム基材も用いることができることを、理解すべきである。基材20は任意の適した寸法を有することができ、その詳細な寸法を本出願により決定する。適した直径としては、2インチ50mm、4インチ100mm、6インチ150mmおよび8インチ200mmが挙げられるが、これに限定されない。いくつかの態様において、基材20は比較的厚く、例えば、250ミクロンを超える。より厚い基材は一般に、より薄い基材でいくつかの場合において起こりうる折曲げに耐えることができる。他の態様では、より薄い基材例えば250ミクロン未満を用いる。遷移層22を、窒化ガリウム材料領域12の付着に先立ち基材20上に形成してもよい。遷移層は、以下の1種以上を果たすことができる:窒化ガリウム材料と基材の熱膨張率の差に起因する熱応力を低下させることにより、窒化ガリウム材料領域12における亀裂形成を減少させる;窒化ガリウム材料と基材の格子定数の差に起因する格子応力を低下させることにより、窒化ガリウム材料領域における欠陥形成を減少させる;そして、基材と窒化ガリウム材料のバンドギャップの差を小さくすることにより、基材と窒化ガリウム材料領域の間の伝導を増大させる。窒化ガリウム材料とシリコンとの熱膨張率および格子定数の差が大きいため、遷移層の存在はシリコン基材を利用する際とりわけ好ましいことができる。遷移層はまた、他のさまざまな理由から、基材20と窒化ガリウム材料領域の間に形成してもよいことを、理解すべきである。いくつかの場合において、例えばシリコン基材を用いない場合、デバイスは遷移層を包含していなくてもよい。遷移層22の組成は、少なくとも部分的に、基材のタイプおよび窒化ガリウム材料領域12の組成に依存する。シリコン基材を利用するいくつかの態様において、遷移層は、好ましくは、層の少なくとも一部にわたり変動する組成を有する組成的に段階的な遷移層を含むことができる。適切な組成的に段階的な遷移層は、例えば、2000年12月14日提出でGalliumNitrideMaterialsandMethodsという名称の公有米国特許第6649287号に記載されており、これを本明細書中で参考として援用する。組成的に段階的な遷移層は、窒化ガリウム材料と基材例えばシリコンの熱膨張率の差に起因する熱応力を低下させることにより窒化ガリウム材料領域における亀裂形成を減少させるのに、とりわけ有効である。いくつかの態様では、組成的に段階的な遷移層を、AlxInyGa1-x-yN、AlxGa1-xN、またはInyGa1-yN[式中、0≦x≦1,0≦y≦1]などの窒化ガリウム合金から形成する。これらの態様において、合金の元素の少なくとも1種例えば、Ga、Al、Inの濃度は典型的に、該層の断面厚さの少なくとも一部にわたり変動する。いくつかの場合において、遷移層は単結晶構造を有する。他の態様において、遷移層22は、その厚さにわたり一定のすなわち変動しない組成を有する。そのような遷移層は、緩衝層ともよぶことができる。いくつかの態様において、デバイス10は、図に示していない他の層を所望により包含することもできる。例えば、デバイス10は、1層以上の中間層を包含することができる。中間層は、例えば、基材と遷移層例えば、組成的に段階的な遷移層との間および/または遷移層と窒化ガリウム材料領域との間に形成することができる。適した中間層は、例えば、米国特許第6649287号に記載かつ例示されており、これを上記参考として援用する。いくつかの態様において、中間層は、一定組成の窒化ガリウム合金例えば、AlxInyGa1-x-yN、AlxGa1-xN、もしくはInyGa1-yN、窒化アルミニウム、または窒化アルミニウム合金を有することができる。いくつかの場合において、中間層1以上は単結晶構造を有する。窒化ガリウム材料領域12は、少なくとも1層の窒化ガリウム材料層を含む。本明細書中で用いる窒化ガリウム材料という語句は、窒化ガリウムGaNおよび任意のその合金、例えば、特に窒化アルミニウムガリウムAlxGa1-xN、窒化インジウムガリウムInyGa1-yN、窒化アルミニウムインジウムガリウムAlxInyGa1-x-yN、窒化リン化ヒ化ガリウムGaAsaPbN1-a-b、窒化リン化ヒ化アルミニウムインジウムガリウムAlxInyGa1-x-yAsaPbN1-a-bをさす。典型的には、存在する場合、ヒ素および/またはリンは低濃度すなわち、5重量パーセント未満である。特定の好ましい態様において、窒化ガリウム材料は高濃度のガリウムを有し、アルミニウムおよび/またはインジウムを少量包含するかまたは全く包含しない。高いガリウム濃度の態様において、xyの合計は、0.4未満、0.2未満、0.1未満、またはさらに小さいことができる。いくつかの場合において、窒化ガリウム材料層はGaNすなわちxy=0の組成を有することが好ましい。窒化ガリウム材料は、ドープしたn型もしくはp型であることができ、または真性であることができる。適した窒化ガリウム材料は、米国特許第6649287号に記載されており、これを上記参考として援用する。いくつかの場合において、窒化ガリウム材料領域12は、窒化ガリウム材料層を1層だけ包含する。他の場合において、窒化ガリウム材料領域12は、1層より多い窒化ガリウム材料層を包含する。異なる層は、半導体デバイスの異なる領域を形成することができる。窒化ガリウム材料領域12は、窒化ガリウム材料組成物を有さず例えば他のIII-V化合物または合金を有する層、酸化物層、および金属層を1層以上包含することもできる。窒化ガリウム材料領域12は、その中にデバイスを形成するのを可能にするのに足る高品質のものである。窒化ガリウム材料領域12は、低い亀裂レベルおよび低い欠陥レベルを有することが好ましい。上記のように、遷移層22とりわけ組成的に段階的である場合は、亀裂および/または欠陥の形成を減少させることができる。いくつかの態様において、窒化ガリウム材料領域は約109個/cm2の欠陥を有する。低い亀裂レベルを有する窒化ガリウム材料が米国特許第6649287号に記載されており、これを上記参考として援用する。いくつかの場合において、窒化ガリウム材料領域は、0.005μm/μm2未満の亀裂レベルを有する。いくつかの場合において、窒化ガリウム材料領域は、0.001μm/μm2未満の非常に低い亀裂レベルを有する。特定の場合、窒化ガリウム材料領域は、0.0001μm/μm2未満の亀裂レベルにより規定されるように実質的に亀裂を含まないことが好ましい可能性がある。特定の場合において、窒化ガリウム材料領域12は、単結晶構造を有する1層または複数層を包含する。いくつかの場合において、窒化ガリウム材料領域はウルツ鉱型六方晶系構造を有する層を1層以上包含する。窒化ガリウム材料領域12の厚さおよび異なる層の数は、少なくとも部分的に、具体的デバイスの要件により決定される。最低でも、窒化ガリウム材料領域12の厚さは、望ましいデバイスの形成を可能にするのに足るものである。窒化ガリウム材料領域12は一般に、必ずというわけではないが、0.1ミクロンを超える厚さを有する。他の場合において、窒化ガリウム材料領域12は、0.5ミクロンを超える厚さ、0.75ミクロンを超える厚さ、1.0ミクロンを超える厚さ、2.0ミクロンを超える厚さ、またはさらに5.0ミクロンを超える厚さを有する。図3に、本発明の他の態様に従った半導体デバイス40を例示する。図3の態様において、ビア26は、電極規定層24の厚さを貫く道程の一部までしか伸長していない。したがって、電極規定層の一部はゲート電極18と窒化ガリウム材料領域12の間に存在し続ける。いくつかの態様において、電極規定層は、酸化ケイ素、窒化ケイ素、ポリイミド、他の誘電体材料、またはこれら組成物の組合わせ例えば、酸化ケイ素と窒化ケイ素などの絶縁材料から形成される。電極規定層が絶縁材料から形成される態様において、デバイス40はMISFET金属-絶縁体-半導体を形成する。図4に、他の態様に従った半導体デバイス42を例示する。デバイス42は、電極規定層24と窒化ガリウム材料領域12との間に形成された層43を包含する。層43は電極規定層24とは異なる組成を有する。いくつかの場合において、層43は不動態化層であることが好ましい。適した不動態化層の組成は先に記載している。いくつかの場合において、1層より多い層を電極規定層と窒化ガリウム材料領域との間に形成してもよいことを、理解すべきである。図5Aおよび5Bに、本発明の他の態様に従った半導体デバイス44を例示する。この態様において、デバイス44は、ビア26内に部分的に規定されるショットキー電極すなわちショットキー接点を包含するショットキーダイオードである。デバイス44は、該構造体の直径周囲に形成されるオーム電極48も包含する。FETの態様に関連して上記した角度YおよびZの範囲は、ショットキーダイオードおよび他のデバイスの態様においても重要である。詳細には、上記範囲内にあるYおよびZの値は、他の利点のなかでも、ビアを電極材料で完全に満たすことを促進する。角度YおよびZの最適値1以上は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。電極規定層のエッチング段階を制御して、以下にさらに記載するように、角度YおよびZの望ましい値を提供することができる。ショットキー電極46が、図1Aおよび1BのFETの態様に関連して記載したように、下にある電極規定層24上に張出す部分を包含するT形の設計を有することも好ましい。張出距離iは、デバイスの破壊電圧に影響を及ぼすのにとりわけ重要であることが、決定されている。オーム電極の方向に電極規定層上に張出しているショットキー電極部分は、他の有利な効果のなかでも、デバイスの破壊電圧を増大させる電界プレートとして機能することができる。破壊電圧は、例えばiがショットキー電極とオーム電極の間の距離jの約2パーセント~約60パーセントであるときに増大することができると、観察されている。いくつかの場合において、デバイスの破壊電圧をさらに最適化するために、iがjの約10パーセント~約50パーセントであることが好ましい可能性がある。jの最適値1以上は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。本発明のショットキーダイオードは非円形の配置を有することもできることを、理解すべきである。本発明をトランジスタおよびショットキーダイオードに関連して上記してきたが、本発明は他のデバイスを包含することができることも理解すべきである。例えば、他の電子デバイスまたは電子光学デバイスで、電極規定層いくつかの場合において不動態化層として機能することもできるを用いることができる。適したデバイスとしては、ショットキー整流器、ガン効果ダイオード、バラクターダイオード、電圧制御発振器、発光ダイオード、レーザーまたは光検出器が挙げられる。図6~11は、本発明の例示的な一方法に従って異なる処理段階後に得られる半導体構造体の横断面図を示している。図6~11は本発明の一方法に従ったFETの生産を示しているが、本発明の他のデバイスを同様の方法の段階を用いて生産することができることも、理解すべきである。図6は、基材20上に窒化ガリウム材料領域12と遷移層22を付着させ、ソース電極14とドレイン電極16を付着させた後の構造体の横断面図を示している。遷移層22および窒化ガリウム材料領域12は、基材20上に、例えば他の技術のなかでも有機金属化学蒸着MOCVD、分子線エピタキシーMBE、および水素化物気相エピタキシーHVPEを用いて、付着させることができる。いくつかの場合では、MOCVD法が好ましい可能性がある。組成的に段階的な遷移層と窒化ガリウム材料領域をシリコン基材の上を覆って形成するのに適したMOCVD法は、上記参考として援用している米国特許第6649287号に記載されている。窒化ガリウム材料領域12が異なる層を有する場合、いくつかの場合において、単一の付着段階例えばMOCVD段階を用いて領域12の全体を形成することが好ましい。単一の付着段階を用いる場合、処理パラメーターを適当な時間に適切に変化させて、異なる層を形成する。特定の好ましい場合において、単一の成長段階を用いて、遷移層および窒化ガリウム材料領域を形成することができる。本発明の他の態様図示していないでは、横方向エピタキシャル成長LEO技術を用いて窒化ガリウム材料領域12を成長させることが可能であり、該技術は、例えば本明細書中で参考として援用する米国特許第6051849号に記載されているように、下にある窒化ガリウム層をマスク開口部に通して成長させた後、マスクの上を覆って横方向に成長させて、窒化ガリウム材料領域を形成することを包含する。マスク領域は図に示していない。本発明の他の態様図示していないでは、ペンデオエピタキシャル技術を用いて領域12を成長させることが可能であり、該技術は、例えば本明細書中で参考として援用する米国特許第6177688号に記載されているように、窒化ガリウム材料ポストの側壁を、隣接する側壁からの成長が融合して窒化ガリウム材料領域を形成するまで成長させて、溝にすることを包含する。これら横方向の成長技術では、欠陥密度の非常に低い窒化ガリウム材料領域が達成可能である。例えば、窒化ガリウム材料領域の少なくとも一部は、約105個/cm2未満の欠陥の欠陥密度を有することができる。ソース電極14およびドレイン電極16は、蒸発技術など公知の技術を用いて窒化ガリウム材料領域上に付着させることができる。電極が2種の金属を包含する場合、金属を典型的には逐次段階で付着させる。付着した金属層を従来法を用いてパターニングして、電極を形成することができる。図6に示す構造体を、該構造体を例えば約500°C~1000°Cの温度に加熱する高速熱アニーリングRTA段階に付すことができる。場合によっては、温度は約800°C~900°Cであってもよい。アニーリング段階は、ソース電極およびドレイン電極中の異なる材料を合金にするのを促進し、これらの電極と下にある窒化ガリウム材料領域との間の密接な接触の形成を促進するために、実施する。図7は、電極規定層24の付着後の半導体構造体の横断面図を示している。図示すように、電極規定層24は、窒化ガリウム材料領域12を相似的に覆っている。電極規定層は、任意の適した技術を用いて付着させることができる。用いる技術は、部分的に、電極規定層の組成に依存する。適した技術としては、CVD、PECVD、LP-CVD、ECR-CVD、ICP-CVD、蒸発およびスパッタリングが挙げられるが、これに限定されない。電極規定層が窒化ケイ素材料から形成される場合、PECVDを用いて層を付着させることが好ましい可能性がある。上記のように、ゲート電極の形成前に電極規定層を付着させると、電極規定層を不動態化して、ゲート電極の形成段階を含むその後の処理段階中に窒化ガリウム材料領域を保護することが可能になり、有利である。本発明の他の方法では、電極規定層を、ソース電極とドレイン電極の付着前に付着させてもよいことを、理解すべきである。これらの態様では、それぞれのビアを例えばエッチング技術を用いて開いて、ソース電極およびドレイン電極と下にある窒化ガリウム材料領域との間の接触を可能にする。図8は、イオン注入段階中の構造体の横断面を例示している。フォトレジスト層34aを、ドレイン電極とソース電極の各側の領域が暴露されるようにパターニングする。例示的態様では、窒素イオンを暴露領域に注入して、該領域の下にある非晶質化した窒化ガリウム材料領域35を形成する。非晶質化した領域は、該デバイスを、同ウエハ上に形成された隣接するデバイスから電気的に絶縁する。他のタイプのイオンを注入段階に用いることもでき、または隣接するデバイスを絶縁するための他の技術を利用することができることを、理解すべきである。いくつかの場合において、隣接するデバイスを、電極規定層と窒化ガリウム材料領域の一部とを除去するエッチング段階を用いて絶縁してもよい。エッチング深さの最適値は具体的デバイスに依存し、他の設計パラメーターに依存することもできる。他の場合では、隣接するデバイスを絶縁することが必要でなくてもよく、したがって、注入段階は必要ない。図9は、フォトレジスト層34aを剥離し、第2のフォトレジスト層34bをパターニングした後の構造体の横断面を例示している。図10は、フォトレジスト層34bを剥離し、電極規定層24をエッチングした後の、半導体構造体の横断面を例示している。エッチング段階によりビア26が形成する。プラズマエッチング技術を用いて、制御された寸法を伴うビアを形成することが好ましい。ある種の従来の湿潤化学的エッチング技術では、ビアの限界寸法が十分に制御されないことが見いだされている。いくつかの方法では、高密度プラズマ技術例えばICPまたはECRを用いてプラズマを発生させる。他の方法では、RIEまたはCAIBE技術を用いることができる。イオン化してプラズマを形成することができる適切なガスとしては、フッ素化炭化水素、フッ素化してあり硫黄に基づくガス、酸素、およびアルゴンが挙げられる。エッチング開始前に、酸素に基づくプラズマまたはアルゴンに基づくプラズマでの処理を用いて、電極規定層の表面上のあらゆる残留炭化水素種を除去することができる。エッチング条件を制御して、上記のように望ましい寸法および縦断面を伴うビア26を形成することができる。重要な処理パラメーターの一つはプラズマにおける圧力条件であり、これは、プラズマ種の平均自由行程を主として決定し、その結果として、エッチングの方向性を制御する。エッチングの方向性すなわち異方性は、ビアの他の寸法例えば、a、bのなかでも、ビアの縦断面、角度Y、角度Zを制御する。角度YおよびZを有するビアを生産するのに適した圧力条件は、約1~100mTorrであることができることが、見いだされている。RF電力は、乾式エッチング工程のための他の重要な工程パラメーターである。RF電力は、処理している構造体の表面上に衝突する種のイオンエネルギーに影響を及ぼす。イオンエネルギーはエッチングの異方性に影響を及ぼし、したがって、ビアの他の寸法例えば、a、bのなかでも、ビアの縦断面、角度YおよびZを制御する。いくつかの場合では、RF電力を約50ワット未満に維持することが好ましい可能性があることが見いだされている。いくつかの場合では、RF電力を約10ワット未満に維持することが好ましい可能性がある。上記範囲内のRF電力を用いると、通常ならビアの形成時に生じうる、プラズマが誘発する窒化ガリウム材料領域への損傷を、制限すなわち防止することができる。ICP電力は、ICPプラズマを利用するエッチング工程のための他の重要な処理パラメーターである。ICP電力は、プラズマ室の壁の外側の誘導コイルに加えられる電力として測定される。この電力は、濃密なプラズマを閉じ込め且つ作り出す磁界を作り出す。したがって、ICP電力はプラズマ密度イオンエネルギーに比較的依存しないを制御し、このプラズマ密度を用いると、他のパラメーターのなかでも、電極規定層のエッチング速度を制御することができる。このように、エッチング速度をビアの縦断面から実質的に切り離すことができ、これにより、ビアの寸法を調整することが可能になる。いくつかの場合において、ICP電力を約5W~約300Wに維持することが好ましいことが見いだされている。いくつかの場合では、ICP電力を約10W~約100Wに維持することが好ましい可能性がある。この範囲を超えるICP電力の値は、フォトレジスト層34bに有害な影響をもたらす可能性があり、この範囲に満たないICP電力の値は、電極規定層24のエッチング速度を許容し得ないレベルまで低下させる可能性がある。ICPプラズマを用いる特定の方法では、RF電力が上記好ましい範囲内にあることができ、場合によっては0であることができることを、理解すべきである。このエッチング段階により、電極規定層24を、他の暴露されている領域、例えば、ソース電極およびドレイン電極上の領域、ならびに注入された領域の上を覆う領域から、除去することもできる。図11は、ゲート電極およびインターコネクトのパターニング段階および付着段階後の半導体構造体の横断面を例示している。パターニング段階を制御して、望ましいソース電極側張出距離dとドレイン電極側張出距離eを提供する。従来のパターニング段階および付着段階を用いてもよい。ゲートおよびインターコネクト38は、別個の段階または同じ段階でパターニングし付着させることができる。図12は、封入層52の付着後の半導体構造体の横断面を例示している。本発明は、本明細書中で具体的に記載した方法以外の方法を包含することを、理解すべきである。また、上記方法の変形は当業者に公知であり、本発明の範囲内にある。以下の実施例は例示を意図したものであり、制限するものではない。実施例1この実施例は、本発明のFETデバイスと従来のFETデバイスの性質を比較することにより、電気的性質に対するゲート電極の形状および組成の影響を示している。図13Aは、本発明のFETデバイスのT形ゲート電極の横断面図を示している。該ゲート電極は、ビア上部からビア底部にかけて横断面積が減少しているビア内に形成されている。該電極はニッケル成分と金成分から形成される。ニッケル成分は、窒化ガリウム材料領域と、エッジ部分を含むゲート電極全体にわたり、直接接触している。図13Bは、従来のFETデバイスの台形をしたゲート電極の横断面図を示している。該電極はニッケル成分と金成分から形成される。ニッケル成分は、ゲート長さの内側部分に直接接しており、金成分はゲート長さのエッジ部分に直接接している。図13Cおよび13Dは、それぞれ図10Aおよび図10Bのゲート電極のドレイン側エッジにおける電界を二次元でシミュレーションした図である。該シミュレーションは、VDS=28VおよびVGS=0Vで実施した。ピーク電界は、図10Cのゲート電極については2.4×106V/cm、図10Dのゲート電極については6.4×106V/cmであった。従来のFETデバイスに比べて低下した本発明のFETデバイスに関するピーク電界は、ゲート電極のドレイン側エッジにおける電界の過密さの低下に起因する。この低下は、ゲート電極の形状、詳細には、ビア上部からビア底部にかけてビアの横断面積を低下させるビアの側壁の形状に起因することができる。該低下は、増大した動作電圧および/または減少したゲート漏れ電流を含む改善した電気的性能特性をもたらす。この実施例は、本発明のFETデバイスが、従来のFETデバイスと比較して改善した電気的性質を有することができることを立証している。実施例2この実施例は、本発明のFETデバイスに対するドレイン電極側張出距離eの変動の影響を示している。ドレイン漏れ電流を、図1Aおよび1Bに示したデバイスと同じ一般的設計を有する2種のFETデバイスデバイス1およびデバイス2に関し、ドレイン-ソース電圧の関数として測定した。測定中、ゲート電圧は-8ボルトの値で一定に保った。デバイス1および2は以下の寸法を包含していた:a=0.7ミクロンb=0.9ミクロンa/b=0.78d=0.1ミクロンf=1.0ミクロンg=3.0ミクロンh=5.2ミクロンy=100°Z=20°デバイス1は、ゲート-ドレイン間隔gの5である0.15ミクロンのドレイン電極側張出距離eを包含していた。デバイス2は、ゲート-ドレイン間隔gの20である0.60ミクロンのドレイン電極側張出距離eを包含していた。図14は、デバイス1および2のドレイン漏れ電流をドレイン-ソース電圧の関数として示している。どちらのデバイスでも、ドレイン漏れ電流は、このゲート外面を有するFETデバイスに一般的なすべてのドレイン-ソース電圧において10mA未満であった。デバイス2でのドレイン漏れ電流は、デバイス1での漏れ電流より著しく少なかった。このデバイス設計に関しては、張出距離eをゲート-ドレイン間隔gの5からゲート-ドレイン間隔の20に増大すると、ドレイン漏れ電流の減少がもたらされた。本発明の少なくとも一態様のいくつかの観点についてこのように記載してきたが、当業者ならさまざまな変更、修正、および改善を容易に思いつくであろうことを、理解すべきである。そのような変更、修正、および改善は本開示の一部であるとし、本発明の精神および範囲内にあるものとする。したがって、前記記載および図面は、一例に過ぎない。"