第1導電型の半導体基板の表面に、互いに間隔を置いて設けられた第2導電型のソース領域およびドレイン領域と、前記ソース領域および前記ドレイン領域との間の前記半導体基板に設けられたチャネル形成領域と、前記ソース領域および前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極と、からなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ソース領域の一部および前記ドレイン領域の一部と、前記ソース領域および前記ドレイン領域との間の前記半導体基板には、前記半導体基板の表面から下方に掘り下げられた掘り下げ領域が形成されており、前記掘り下げ領域には前記チャネル形成領域が形成されており、前記フローティングゲート電極は、前記掘り下げ領域に埋め込まれており、前記ドレイン領域内のトンネル領域および前記掘り下げ領域に埋め込まれた前記フローティングゲート電極の側面との間には、トンネル絶縁膜が設けられている電気的書き換え可能な半導体不揮発性メモリ装置。前記フローティングゲート電極は、前記掘り下げ領域に埋め込まれているとともに、連続して前記ソース領域上方および前記ドレイン領域上方にも延設されており、前記フローティングゲート電極の上面および側面を覆うように配置されたコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極が配置されている請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。前記掘り下げ領域の深さは、5000オングストローム以下である請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。前記掘り下げ領域の深さは、10000オングストローム以下である請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。前記トンネル絶縁膜あるいは前記コントロールゲート絶縁膜の少なくとも一方は、シリコン酸化膜とシリコン窒化膜の複合膜である請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置。しかしながら、改善例のようにドレイン領域と別に専用のトンネル領域を設ける半導体装置においては、占有面積が増大し半導体装置のコストアップに繋がるなどの問題点があった。上記問題点を解決するために、本発明は半導体装置を以下のように構成した。第1導電型の半導体表面領域の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ソース領域の一部と前記ドレイン領域の一部と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面には、前記半導体表面領域から下方に掘り下げられた掘り下げ領域が形成されており、前記掘り下げ領域には前記チャネル形成領域が形成されており、前記フローティングゲート電極は、前記掘り下げ領域に埋め込まれる形で形成されており、前記ドレイン領域内のトンネル領域と前記掘り下げ領域に埋め込まれる形で形成された前記フローティングゲート電極の側面との間には、トンネル絶縁膜が設けられている電気的書き換え可能な半導体不揮発性メモリ装置とした。また、前記フローティングゲート電極は、前記掘り下げ領域に埋め込まれる形で形成されているとともに、連続して前記ソース領域上方および前記ドレイン領域上方にも延設されており、前記フローティングゲート電極の上面および側面を覆うように配置されたコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極が配置されている電気的書き換え可能な半導体不揮発性メモリ装置とした。また、前記掘り下げ領域の深さは、5000オングストローム以下である電気的書き換え可能な半導体不揮発性メモリ装置とした。また、前記掘り下げ領域の深さは、10000オングストローム以下である電気的書き換え可能な半導体不揮発性メモリ装置とした。また、前記トンネル絶縁膜あるいは前記コントロールゲート絶縁膜の少なくとも一方は、シリコン酸化膜とシリコン窒化膜の複合膜である電気的書き換え可能な半導体不揮発性メモリ装置とした。ソース領域の一部とドレイン領域の一部と、ソース領域とドレイン領域との間の半導体領域表面には、半導体表面領域から下方に掘り下げられた掘り下げ領域が形成され、掘り下げ領域にはチャネル形成領域が形成されており、フローティングゲート電極は、掘り下げ領域に埋め込まれる形で形成されており、ドレイン領域内のトンネル領域と掘り下げ領域に埋め込まれる形で形成されたフローティングゲート電極の側面との間にはトンネル絶縁膜が設けられている。従来、トンネル絶縁膜は、ドレイン領域表面のトンネル領域表面に形成されていたが、本発明では、掘り下げ領域の側面に形成されている。ここで、掘り下げ領域の深さは、望ましくは5000オングストローム以下に形成している。もしくは、掘り下げ加工装置などの制限がある場合には、次善の策として10000オングストローム以下となるように設定されている。これによって、従来の平面的なアライメント加工精度では達成できなかった、微細な面積のトンネル領域およびトンネル絶縁膜領域を形成することが可能となる。微細な面積のトンネル領域を形成することにより、コントロールゲート絶縁膜を介してコントロールゲート電極とフローティングゲート電極との間に設けられる容量と、フローティングゲート電極とトンネル絶縁膜を介してドレイン領域との間に設けられる容量との対比指標である、いわゆるカップリングレシオを大きくすることができる。また、フローティングゲート電極は、掘り下げ領域に埋め込まれる形で形成されているとともに、連続してソース領域上方およびドレイン領域上方にも延設し、フローティングゲート電極の上面および側面を覆うように配置されたコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極でフローティングゲート電極をくるむように配置したので、メモリセルの占有面積を増大することなくさらにカップリングレシオを増大させることができる。これらの手法によって、コントロールゲート電極に印加した電圧が効率よくフローティングゲート電極に伝達されるため、最終的に、トンネル絶縁膜を介したフローティングゲート電極とドレイン領域間の電位差を得ることが容易となることから、データの書き換え動作に必要なコントロールゲート電極への印加電圧を従来に比べてより小さくすることができる。また、従来の平面的に形成されたトンネル領域においては、十分なカップリングレシオを確保するために、しばしばフローティングゲート電極およびコントロールゲート電極を大きく形成する必要が生じていたが、本発明によればアライメント加工によらない微少な面積のトンネル領域を形成することができるので、フローティングゲート電極およびコントロールゲート電極をカップリングレシオ確保を目的にして大きく形成する必要はなく、メモリセル全体の微細化に極めて有効である。また、トンネル絶縁膜あるいはコントロールゲート絶縁膜の少なくとも一方は、シリコン酸化膜とシリコン窒化膜の複合膜として、さらに信頼性を向上させている。これらの手段によって、占有面積が小さく微細で、電気的書き換え可能な半導体不揮発性メモリ装置におけるデータ書き換え時により低い電圧で効率よく書き換えができ、トンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。以下では図面に基づいて実施例を説明する。図1は、本発明による電気的書き換え可能な半導体不揮発性メモリ装置の第1の実施例を示す模式的断面図である。第1導電型のP型のシリコン基板101表面に、互いに間隔を置いて第2導電型のN型のソース領域201とドレイン領域202とが設けられ、ソース領域201とドレイン領域202との間のP型のシリコン基板101表面であるチャネル形成領域と、ソース領域201とドレイン領域202とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ400Åのゲート絶縁膜301を介してポリシリコンなどからなるフローティングゲート電極501が設けられ、フローティングゲート電極501の上面にはシリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロールゲート絶縁膜601を介して容量結合したポリシリコンなどからなるコントロールゲート電極701が形成されている。ここで、ソース領域201の一部とドレイン領域202の一部と、ソース領域201とドレイン領域202との間のP型半導体基板101表面には、P型半導体基板101表面から下方に約3000オングストローム掘り下げられた掘り下げ領域110が形成されており、掘り下げ領域110にはチャネル形成領域が形成されており、フローティングゲート電極501は、掘り下げ領域110に埋め込まれる形で形成されており、ドレイン領域202内のトンネル領域801と掘り下げ領域110に埋め込まれる形で形成されたフローティングゲート電極501の側面との間には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜401が設けられている。これによって、微少な面積のトンネル領域801およびトンネル絶縁膜401を得ることができる。従来、トンネル絶縁膜401は、ドレイン領域202表面のトンネル領域801表面に形成されていたが、本発明による実施例によれば、掘り下げ領域110の側面に形成されている。これによって、従来の平面的なアライメント加工精度では達成できなかった、微細な面積のトンネル領域801およびトンネル絶縁膜401を形成することが可能となる。微細な面積のトンネル領域801を形成することにより、コントロールゲート絶縁膜601を介してコントロールゲート電極701とフローティングゲート電極501との間に設けられる容量と、フローティングゲート電極501とトンネル絶縁膜401を介してドレイン領域202との間に設けられる容量との対比指標である、いわゆるカップリングレシオを大きくすることができる。また、掘り下げ領域110の深さは、図1に示した第1の実施例では、3000オングストロームに設定したが、これは、掘り下げ領域110の深さがトンネル領域801の面積を決定するため、微少な面積のトンネル領域801を形成するために浅いほうが良く、好ましくは5000オングストローム以下が望ましいためであるが、加工装置などの制限から難しい場合には、10000オングストローム以下にすることでも従来に比べて大きな効果を奏することができる。カップリングレシオを大きくすることにより、コントロールゲート電極701に印加した電圧が効率よくフローティングゲート電極501に伝達されるため、最終的に、トンネル絶縁膜401を介したフローティングゲート電極501とドレイン領域202間の電位差を得ることが容易となることから、データの書き換え動作に必要なコントロールゲート電極701への印加電圧を従来に比べてより小さくすることができる。また、カップリングレシオを確保するためにフローティングゲート電極501およびコントロールゲート電極701を従来のように大きく形成する必要もなくなり、メモリセル全体を微細化することが可能になる。また、トンネル絶縁膜401あるいはコントロールゲート絶縁膜601の少なくとも一方は、シリコン酸化膜とシリコン窒化膜の複合膜として、さらに信頼性を向上させている。図1に示した第1の実施例では、フローティングゲート電極501の上面は、P型の半導体基板101表面のゲート絶縁膜301の表面より上方に位置する形で示したが、特にその必要はなく、フローティングゲート電極501が掘り下げ領域110の中にすっぽり埋め込まれるようにして、フローティングゲート電極501の上面が、P型の半導体基板101表面のゲート絶縁膜301の表面より下方に位置するようにしても良い。図2は、本発明による電気的書き換え可能な半導体不揮発性メモリ装置の第2の実施例を示す模式的断面図である。図1に示した第1の実施例と異なる点は、フローティングゲート電極501は、掘り下げ領域110に埋め込まれる形で形成されているとともに、連続してソース領域201上方およびドレイン領域202上方にも延設され、フローティングゲート電極501の上面および側面を覆うように配置されたコントロールゲート絶縁膜601を介して容量結合したコントロールゲート電極701でフローティングゲート電極501をくるむように配置した点である。図2に示した第2の実施例においては、フローティングゲート501の側面にもコントロールゲート絶縁膜601を介してコントロールゲート電極701との間で容量を形成しているため、第1の実施例に比べて、フローティングゲート電極501とコントロールゲート電極701との容量がさらに大きくなり、メモリセルの占有面積を増大することなくカップリングレシオをさらに増大することができる。その他の説明については、図1と同一の符号を付記することで説明に代える。これらの手段によって、占有面積が小さく微細で、電気的書き換え可能な半導体不揮発性メモリ装置におけるデータ書き換え時により低い電圧で効率よく書き換えができ、トンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。