"振動子を発振駆動するとともに、前記振動子の検出信号に基づいて所定の物理量の大きさに応じた信号を生成する信号処理回路であって、前記振動子の発振電流を電圧に変換する電流電圧変換部と、前記電流電圧変換部により電圧に変換された信号を位相シフトする位相シフト部と、前記位相シフト部により位相シフトされた信号を2値化して切り替え制御信号を生成し、前記位相シフト部により位相シフトされた信号を前記切り替え制御信号に基づいて全波整流し、全波整流された信号に基づいて前記振動子を駆動する駆動信号の振幅を制御する駆動振幅制御部と、前記電流電圧変換部により電圧に変換された信号に基づいて、同期検波用の参照信号を生成する参照信号生成部と、前記参照信号と前記切り替え制御信号との位相差に基づいて、前記駆動信号の周波数の2倍の周波数のクロック信号を生成するクロック信号生成部と、前記参照信号に基づいて、前記振動子の前記検出信号を含む信号に対して同期検波を行う同期検波部と、前記クロック信号に基づいて、前記同期検波部により同期検波された信号をフィルター処理するスイッチトキャパシタフィルターと、を含む、信号処理回路。請求項1において、前記クロック信号生成部は、前記参照信号と前記切り替え制御信号との排他的論理和を演算することにより前記クロック信号を生成する、信号処理回路。請求項1又は2において、前記位相シフト部は、抵抗と、コンデンサーと、を含み、前記抵抗の抵抗値と前記コンデンサーの容量値に応じて周波数特性が決定されるRCフィルターである、信号処理回路。請求項1乃至3に記載の信号処理回路と、当該信号処理回路により発振駆動されるとともに検出処理される振動子、とを含む、物理量検出装置。請求項1乃至3に記載の信号処理回路を含む、角速度検出装置。請求項1乃至3に記載の信号処理回路を含む、集積回路装置。請求項1乃至3に記載の信号処理回路を含む、電子機器。ところで、SCFのサンプリングにより、fd、2fd、3fd、などの周波数帯域のノイズがDC帯域に折り返すため、これらの帯域のノイズが検出信号に重畳されることになる。これまでは、SCFで発生するノイズは相対的に小さく、無視することができたが、さらなる低ノイズ化を実現しようとすると、SCFで発生するノイズが無視できなくなってくる。SCFのサンプリング周波数を高くすることで、DC帯域に折り返すノイズ量を減らすことができるが、一般的には、信号処理回路に振動子の駆動周波数よりも高い周波数の信号は存在しないので、駆動周波数よりも高い周波数の信号を生成する回路を新たに付加する必要が生じる。PLLPhaselockedLoopのような逓倍回路を付加することで、駆動周波数の逓倍の周波数の信号を生成することは可能であるが、回路面積が大幅に増加するので小型化の要求に反することになる。本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、回路面積の増加を抑えながら従来よりも低ノイズ化が可能な信号処理回路、物理量検出装置、角速度検出装置、集積回路装置及び電子機器を提供することができる。1本発明は、振動子を発振駆動するとともに、前記振動子の検出信号に基づいて所定の物理量の大きさに応じた信号を生成する信号処理回路であって、前記振動子の発振電流を電圧に変換する電流電圧変換部と、前記電流電圧変換部により電圧に変換された信号を位相シフトする位相シフト部と、前記位相シフト部により位相シフトされた信号を2値化して切り替え制御信号を生成し、前記位相シフト部により位相シフトされた信号を前記切り替え制御信号に基づいて全波整流し、全波整流された信号に基づいて前記振動子を駆動する駆動信号の振幅を制御する駆動振幅制御部と、前記電流電圧変換部により電圧に変換された信号に基づいて、同期検波用の参照信号を生成する参照信号生成部と、前記参照信号と前記切り替え制御信号との位相差に基づいて、前記駆動信号の周波数の2倍の周波数のクロック信号を生成するクロック信号生成部と、前記参照信号に基づいて、前記振動子の前記検出信号を含む信号に対して同期検波を行う同期検波部と、前記クロック信号に基づいて、前記同期検波部により同期検波された信号をフィルター処理するスイッチトキャパシタフィルターと、を含む、信号処理回路である。本発明によれば、同期検波に必要な参照信号と駆動信号の振幅制御のための全波整流に必要な切り替え制御信号の周波数はともに振動子の発振周波数振動子の駆動周波数と同じであり、位相シフト部を設けることで生じる参照信号と切り替え制御信号との位相差を利用することで、PLLのような逓倍回路を必要としない簡単な構成で、駆動周波数の2倍の周波数を有するSCF用のクロック信号を生成することができる。そして、SCF用のクロック信号の周波数が駆動周波数の2倍の周波数になることにより、従来よりもSCFで発生する折り返しノイズを低下させることができるので、回路面積の増加を抑えながら従来よりも低ノイズ化が可能な信号処理回路を実現することができる。2この信号処理回路において、前記クロック信号生成部は、前記参照信号と前記切り替え制御信号との排他的論理和を演算することにより前記クロック信号を生成するようにしてもよい。参照信号と切り替え制御信号は、ともに駆動周波数と同じ周波数で、かつ、位相が異なるため、これらの信号の排他的論理和を演算することにより、極めて小さい回路面積で駆動周波数の2倍の周波数を有するSCF用のクロック信号を生成することができる。3この信号処理回路において、前記位相シフト部は、抵抗と、コンデンサーと、を含み、前記抵抗の抵抗値と前記コンデンサーの容量値に応じて周波数特性が決定されるRCフィルターであるようにしてもよい。このようにすれば、RCフィルターにより抵抗値と容量値に応じた位相遅れが生じさせることができるので、簡単な構成により、切り替え制御信号の位相を参照信号に対して遅らせることができる。また、電流電圧変換部に含まれる抵抗の抵抗値の製造ばらつきや温度変動を、RCフィルターに含まれる抵抗によって打ち消すことができる。また、同期検波の前段に、振動子の検出電荷検出電流を電圧に変換するチャージアンプを設けた場合、このチャージアンプに含まれるコンデンサーの容量値の製造ばらつきや温度変動を、RCフィルターに含まれるコンデンサーによって打ち消すことができる。従って、RCフィルターを設けることで、物理量の検出精度や検出感度を向上させることができる。4本発明は、上記のいずれかの信号処理回路と、当該信号処理回路により発振駆動されるとともに検出処理される振動子、とを含む、物理量検出装置である。本発明によれば、従来よりも低ノイズ化が可能な物理量検出装置を提供することができる。5本発明は、上記のいずれかの信号処理回路を含む、角速度検出装置である。本発明によれば、より低ノイズ化が可能な角速度検出装置を提供することができる。6本発明は、上記のいずれかの信号処理回路を含む、集積回路装置である。7本発明は、上記のいずれかの信号処理回路を含む、電子機器である。以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。1.物理量検出装置以下では、物理量として角速度を検出する物理量検出装置角速度検出装置を例にとり説明するが、本発明は、角速度、角加速度、加速度、力等の種々の物理量のいずれかを検出することができる装置に適用可能である。図1は、本実施形態の角速度検出装置物理量検出装置の一例の機能ブロック図である。本実施形態の角速度検出装置1は、振動子センサー素子100と信号処理IC集積回路装置2を含んで構成されている。振動子100は、駆動電極と検出電極が配置された振動片が不図示のパッケージに封止されて構成されている。一般的に、振動片のインピーダンスをできるだけ小さくして発振効率を高めるためにパッケージ内の気密性が確保されている。本実施形態の振動子100は、Zカットの水晶基板により形成された振動片を有する。水晶を材料とする振動片は、温度変化に対する共振周波数の変動が極めて小さいので、角速度の検出精度を高めることができるという利点がある。ただし、振動子100の振動片の材料としては、水晶SiO2だけでなく、例えば、タンタル酸リチウムLiTaO3、ニオブ酸リチウムLiNbO3等の圧電単結晶やジルコン酸チタン酸鉛PZT等の圧電セラミックスなどの圧電性材料を用いてもよいし、シリコン半導体を用いてもよい。例えば、シリコン半導体の表面の一部に、駆動電極に挟まれた酸化亜鉛ZnO、窒化アルミニウムAlN等の圧電薄膜を配置した構造であってもよい。本実施形態では、振動子100は、T型の2つの駆動振動腕を有するいわゆるダブルT型の振動片により構成される。ただし、振動子100の振動片は、ダブルT型に限定されず、例えば、音叉型やくし歯型であってもよいし、三角柱、四角柱、円柱状等の形状の音片型であってもよい。図2は、本実施形態の振動子100の振動片の平面図である。図2におけるX軸、Y軸、Z軸は水晶の軸を示す。図2に示すように、振動子100の振動片は、2つの駆動用基部104a、104bからそれぞれ駆動振動腕101a、101bがY軸方向及び-Y軸方向に延出している。ここで、駆動振動腕101a、101bの延出方向は、Y軸からのずれが±5°以内であればよい。駆動振動腕101aの側面及び上面にはそれぞれ駆動電極112及び113が形成されており、駆動振動腕101bの側面及び上面にはそれぞれ駆動電極113及び112が形成されている。駆動電極112、113は、それぞれ、図1に示した信号処理IC2の外部出力端子81、外部入力端子82を介して駆動回路20に接続される。駆動用基部104a、104bは、それぞれ-X軸方向とX軸方向に延びる連結腕105a、105bを介して矩形状の検出用基部107に接続されている。ここで、連結腕105a、105bの延出方向は、X軸からのずれが±5°以内であればよい。検出振動腕102は、検出用基部107からY軸方向及び-Y軸方向に延出している。ここで、検出振動腕102の延出方向は、Y軸からのずれが±5°以内であればよい。検出振動腕102の上面には検出電極114及び115が形成されており、検出振動腕102の側面には共通電極116が形成されている。検出電極114、115は、それぞれ、図1に示した信号処理IC2の外部入力端子83、84を介して検出回路30に接続される。また、共通電極116は接地される。駆動振動腕101a、101bの駆動電極112と駆動電極113との間に駆動信号として交流電圧が与えられると、図3に示すように、駆動振動腕101a、101bは逆圧電効果によって矢印Bのように、2本の駆動振動腕101a、101bの先端が互いに接近と離間を繰り返す屈曲振動励振振動をする。この状態で、振動子100の振動片にZ軸を回転軸とした角速度が加わると、駆動振動腕101a、101bは、矢印Bの屈曲振動の方向とZ軸の両方に垂直な方向にコリオリの力を得る。その結果、図4に示すように、連結腕105a、105bは矢印Cで示すような振動をする。そして、検出振動腕102は、連結腕105a、105bの振動矢印Cに連動して矢印Dのように屈曲振動をする。このコリオリ力に伴う検出振動腕102の屈曲振動と駆動振動腕101a、101bの屈曲振動励振振動とは位相が90°ずれている。ところで、駆動振動腕101a、101bが屈曲振動励振振動をするときの振動エネルギーの大きさ又は振動の振幅の大きさが2本の駆動振動腕101a、101bで等しければ、駆動振動腕101a、101bの振動エネルギーのバランスがとれており、振動子100に角速度がかかっていない状態では検出振動腕102は屈曲振動しない。ところが、2つの駆動振動腕101a、101bの振動エネルギーのバランスがくずれると、振動子100に角速度がかかっていない状態でも検出振動腕102に屈曲振動が発生する。この屈曲振動は漏れ振動と呼ばれ、コリオリ力に基づく振動と同様に矢印Dの屈曲振動であるが、駆動信号とは同位相である。そして、圧電効果によってこれらの屈曲振動に基づいた交流電荷が、検出振動腕102の検出電極114、115に発生する。ここで、コリオリ力に基づいて発生する交流電荷は、コリオリ力の大きさ言い換えれば、振動子100に加わる角速度の大きさに応じて変化する。一方、漏れ振動に基づいて発生する交流電荷は、振動子100に加わる角速度の大きさに関係せず一定である。なお、駆動振動腕101a、101bの先端には、駆動振動腕101a、101bよりも幅の広い矩形状の錘部103が形成されている。駆動振動腕101a、101bの先端に錘部103を形成することにより、コリオリ力を大きくするとともに、所望の共振周波数を比較的短い振動腕で得ることができる。同様に、検出振動腕102の先端には、検出振動腕102よりも幅の広い錘部106が形成されている。検出振動腕102の先端に錘部106を形成することにより、検出電極114、115に発生する交流電荷を大きくすることができる。以上のようにして、振動子100は、Z軸を検出軸としてコリオリ力に基づく交流電荷角速度成分と、励振振動の漏れ振動に基づく交流電荷振動漏れ成分とを検出電極114、115を介して出力する。図1に戻り、本実施形態の信号処理IC2は、電源回路6、基準電圧回路10、駆動回路20、検出回路30、シリアルインターフェース回路40、不揮発性メモリー50、調整回路60、レベル判定回路70を含んで構成されている。なお、本実施形態の信号処理IC2は、これらの一部の構成要素を省略したり、新たな構成要素を追加した構成としてもよい。電源回路6は、外部入力端子86,87からそれぞれ電源電圧VDD例えば3Vとグランド電圧VSS0Vが供給され、信号処理IC2の内部の電源電圧を生成する。基準電圧回路10は、電源回路6を介して供給される電源電圧から基準電圧12例えば1/2VDDを生成する。駆動回路20は、振動子100を励振振動させるための駆動信号22を生成し、外部出力端子81を介して振動子100の駆動電極112に供給する。また、駆動回路20は、振動子100の励振振動により駆動電極113に発生する発振電流24が外部入力端子82を介して入力され、この発振電流24の振幅が一定に保持されるように駆動信号22の振幅レベルをフィードバック制御する。また、駆動回路20は、検出回路30に含まれる同期検波回路の参照信号26とスイッチトキャパシタフィルターSCF回路のクロック信号28を生成する。検出回路30は、外部入力端子83,84を介して、振動子100の検出電極114、115に発生する交流電荷検出電流32,34がそれぞれ入力され、これらの交流電荷検出電流に含まれる角速度成分のみを検出し、角速度の大きさに応じた電圧レベルの信号角速度信号36を生成し、外部出力端子88を介して外部に出力する。この角速度信号36は、例えば、外部出力端子88に接続された不図示のマイクロコンピューターにおいてA/D変換され、角速度データとして種々の処理に用いられる。なお、本実施形態の信号処理IC2にA/D変換器を内蔵し、角速度を表すデジタルデータを、例えばシリアルインターフェース回路40を介して外部に出力するようにしてもよい。このように、駆動回路20と検出回路30は、振動子100に対する信号処理を行う信号処理回路4として機能する。調整回路60は、レベル判定回路70出力するレベル判定信号72に応じて調整データ52と調整データ42のいずれかを選択し、信号処理回路4駆動回路20,検出回路30に対するアナログ調整電圧62オフセット補償電圧や温度補償電圧などを生成する。調整回路60は、例えば、D/A変換器などである。不揮発性メモリー50は、信号処理回路4駆動回路20,検出回路30に対する各種の調整データ52を保持し、例えば、EEPROMElectricallyErasableProgrammableReadOnlyMemoryとして構成することができる。シリアルインターフェース回路40は、外部入力端子89と外部入出力端子90を介して、クロック信号46とシリアルデータ信号48による2線論理で不揮発性メモリー50に対する調整データ52の書き込みや読み出しの処理、内部レジスター不図示に対する調整データ42やモード設定データ44の書き込みや読み出しの処理を行う。図5は、シリアルインターフェース回路40の構成例を示す図である。シリアルインターフェース回路40は、データ書き込み時は、外部入力端子89から入力されるクロック信号46に同期して、外部入出力端子90から入力されるシリアルデータ信号48をシフトレジスター400に取り込んでパラレルデータに変換し、リード/ライト制御回路410の制御のもと、不揮発性メモリー50又は内部レジスター群420に含まれるいずれかのレジスター調整レジスター422やモード設定レジスター424などに書き込む。一方、データ読み出し時は、リード/ライト制御回路410の制御のもと、不揮発性メモリー50に記憶されているデータ又は内部レジスター群420に含まれるいずれかのレジスターに記憶されているデータをシフトレジスター400にパラレルロードし、外部入力端子89から入力されるクロック信号46に同期してシフトレジスター400のデータをシフトさせて外部入出力端子90からシリアルデータ信号48を出力する。不揮発性メモリー50にデータを書き込むには、メモリー素子に保持されているデータを反転させるのに十分なエネルギーを供給する必要がある。そのため、図1に示すように、不揮発性メモリー50には、データ書き込み時は外部入力端子85を介して高い電源電圧VPP例えば15V以上が供給される。本実施形態では、不揮発性メモリー50へのデータの書き込みは、角速度検出装置1の組み立て、検査、評価、解析等の場合に限って行われ、市場で使用される際には不揮発性メモリー50へのデータの書き込みは禁止される。そのため、角速度検出装置1を市場で使用する際は外部入力端子85をオープンに設定する。これにより、外部入力端子85の電圧VPPは、プルアップ抵抗92を介してVDDにほぼ等しくなり、誤書き込みを防止することができる。調整データ52は、例えば、角速度検出装置1の組み立て後の最終検査時等に不揮発性メモリー50に書き込まれる。具体的には、シリアルインターフェース回路40の内部レジスター群に含まれる調整レジスター422に調整値を書き込み、調整レジスター422に書き込まれた調整値調整データ42を用いて、信号処理回路4駆動回路20,検出回路30の動作を確認する。この調整値を変更しながら、信号処理回路4駆動回路20,検出回路30が所望の動作をする最適な調整値を決定し、その最適な調整値を調整データ52として1回だけ不揮発性メモリー50に書き込む。こうすることで、検査時間を短縮することができるとともに、データ書き込みの際の高電源電圧の印加による信頼性の低下を最小限に抑えることができる。このような調整方法を実現するためには、調整回路60が不揮発性メモリー50と調整レジスター422のいずれの調整データを用いるかを選択できるようにする必要がある。そこで、本実施形態では、レベル判定回路70がVPPの電圧レベルを判定し、VPPがVDDより高い所定の電圧値V1例えば8V以上又はVDDより低い所定の電圧値V2例えば1/2VDD以下の電圧値であるか、VPPがV2より高くV1より低い電圧値であるかを示すレベル判定信号72を生成する。そして、調整回路60は、レベル判定信号72に応じて、VPP≧V1又はVPP≦V2の時は内部レジスターの調整データ42を選択し、V2<VPP<V1の時は不揮発性メモリー50の調整データ52を選択する。前述したように、角速度検出装置1を市場で使用する際は、外部入力端子85がオープンに設定されるので、プルアップ抵抗92によりVPPはVDDとほぼ等しくなり、調整回路60により必ず調整データ52が選択される。一方、角速度検出装置1の組み立て、検査、評価、解析時等には、外部入力端子85にV1以上の電圧又はV2以下の電圧例えば0Vを印加することで、調整回路60に調整データ42を選択させることもできる。また、本実施形態では、モード設定レジスター424の設定値を書き換えることで、市場で使用される通常の動作モードモード1か角速度検出装置1の組み立て、検査、評価、解析等に使用される動作モードモード2のいずれかを選択することができるようになっている。例えば、5ビットのモード設定レジスター424の設定値が00000であればモード1、00001~11111のいずれかであればモード2となる。また、モード2は、00001~11111の各々の設定値によって細分化され、信号処理回路4駆動回路20,検出回路30に対して、設定値に応じてモニターするノードを選択したり、接続関係を変更したりすることができる。本実施形態では、市場では信頼性を確保するためモード1のみ可能でモード2への書き換えが禁止され、角速度検出装置1の組み立て、検査、評価、解析等の場合のみモード1又はモード2に設定可能にする。これを実現するために、VPP≧V1又はVPP≦V2の場合のみモード設定レジスター424の設定値の書き換えを有効にし、それ以外の場合は無効にする。そこで、本実施形態では、モード設定レジスター424の非同期リセット端子にレベル判定信号72を供給する。これにより、VPP≧V1又はVPP≦V2の時はモード設定レジスター424の設定値は00000にリセットされてモード1になるとともに書き換えが無効になり、V2<VPP<V1の時はモード設定レジスター424の設定値の書き換えが有効になる。本実施形態では、特に、VPP≧V1の場合だけでなくVPP≦V2の場合にも、調整回路60により調整データ42が選択されるとともに、モード設定レジスター424の設定値の書き換えを有効にすることで、高い電圧を発生する電源装置が無いような環境でも角速度検出装置1の評価や解析が可能となるという利点がある。次に、駆動回路20について説明する。図6は、駆動回路20の構成例を示す図である。図6に示すように、本実施形態の駆動回路20は、I/V変換回路電流電圧変換回路200、ハイパスフィルターHPF210、コンパレーター212、RCフィルター220、アンプ230、全波整流回路240、減算器250、積分器252、プルアップ抵抗254、コンパレーター260、排他的論理輪和EXOR回路270を含んで構成されている。なお、本実施形態の駆動回路20は、これらの一部の構成要素を省略したり、新たな構成要素を追加した構成としてもよい。振動子100の振動片に流れた駆動電流は、I/V変換回路200によって交流電圧信号に変換される。本実施形態のI/V変換回路200は、オペアンプ202の反転入力端子-入力端子と出力端子の間に抵抗204が接続され、オペアンプ202の非反転入力端子入力端子がアナロググランドに接続された構成である。このI/V変換回路200の出力電圧VIVは、振動子100の発振電流をi、抵抗204の抵抗値をRとすると、次式1で表される。I/V変換回路200の出力信号は、ハイパスフィルター210でオフセットがキャンセルされてコンパレーター212に入力される。コンパレーター212は、入力信号の電圧を増幅して2値化信号方形波電圧信号を出力する。ただし、本実施形態では、コンパレーター212は、ローレベルのみ出力可能なオープンドレイン出力のコンパレーターであり、ハイレベルはプルアップ抵抗254を介して積分器252の出力電圧にプルアップされる。そして、コンパレーター212が出力する2値化信号は、駆動信号22として、外部出力端子81を介して振動子100の振動片の駆動電極112に供給される。この駆動信号22の周波数駆動周波数fdを振動子100の共振周波数と一致させることで、振動子100を安定発振させることができる。さらに、本実施形態では、振動子100の発振電流が一定になるように、すなわち、I/V変換回路200の出力電圧のレベルが一定になるように駆動信号22の振幅が調整される。こうすることで、振動子100を極めて安定に発振させることができ、角速度の検出精度を向上させることができる。ところが、I/V変換回路200に含まれる抵抗204の抵抗値Rは、製造ばらつきのため、IC毎に設計値に対して±20程度のばらつきが生じるため、振動子100の発振電流からI/V変換回路200の出力電圧への変換率がIC毎にばらつくことになる。従って、I/V変換回路200の出力電圧が一定の設計値になるように駆動信号22の振幅を調整すると、振動子100の発振電流がIC毎に異なることになる。その結果、設計値に対する発振電流のずれが大きいICほど角速度の検出精度や検出感度を劣化させる要因となり得る。また、抵抗204の抵抗値の温度特性がフラットではないので、振動子100の発振電流が一定であっても、I/V変換回路200の出力電圧は、抵抗204の影響を受けて変動してしまう。その結果、振動子100の発振電流が温度に応じて変動することになり、角速度の検出精度や検出感度を劣化させる要因となり得る。同様に、後述する検出回路30に含まれるチャージアンプ300,310の構成要素であるコンデンサー304,314の容量値の製造ばらつきや温度変動も角速度の検出精度や検出感度を劣化させる要因となり得る。そこで、本実施形態では、抵抗204の抵抗値やコンデンサー304,314の容量値のばらつきや温度変動分をキャンセルし、角速度の検出精度や検出感度の劣化を抑制する目的でRCフィルター220を設け、I/V変換回路200の出力信号をRCフィルター220を通過させる。RCフィルター220を設けることで、角速度の検出精度や検出感度の劣化を抑制できる理由については、検出回路30の説明において後述する。RCフィルター220は、抵抗222とコンデンサー224を含み、1次のローパスフィルターとして機能する。すなわち、抵抗222の抵抗値をR1、コンデンサー224の容量値をC1とすると、RCフィルター220の伝達関数は、次式2で表される。式2より、RCフィルター220の電圧利得の周波数特性は次式3で表される。本実施形態では、振動子100の発振角周波数ωd=2πfdに対してωdC1R12≫1となるようにR1とC1を選択する。この場合、RCフィルター220の出力電圧VRCは、式1と式3より、次式4のように表される。また、式2より、RCフィルター220の位相の周波数特性は次式5で表される。従って、式5より、I/V変換回路200の出力信号角周波数:ωdは、RCフィルター220を通過することで、θ=arctanωdC1R1だけ位相が遅れる。つまり、RCフィルター220は、位相シフト回路としても機能する。例えば、ωd=2π×50kHzfd=50kHz、C1R1=1/2π×5kHzとすると、θ≒84°となる。ただし、式4より、I/V変換回路200の出力信号角周波数:ωdは、RCフィルター220を通過することで、振幅が約1/ωdC1R1倍に減衰する。例えば、ωd=2π×50kHzfd=50kHz、C1R1=1/2π×5kHzとすると、RCフィルター220の出力信号の振幅は、I/V変換回路200の出力信号の振幅の約1/10になる。そこで、本実施形態では、RCフィルター220の後段の回路での信号処理を容易にするために、RCフィルター220の出力信号を増幅する電圧補正用のアンプ230例えば、入力信号をωdC1R1倍に増幅するアンプが付加されている。ただし、RCフィルター220の後段の回路が、RCフィルター220の出力信号に対して直接的に信号処理が可能であれば、アンプ230を付加しなくてもよい。アンプ230の出力信号は、全波整流回路240に入力される。全波整流回路240は、反転アンプ241、コンパレーター242、2つのスイッチ243,244、インバーター回路反転論理回路245を含んで構成されている。スイッチ243にはアンプ230の出力信号が入力され、そのオン/オフはコンパレーター242の出力信号で制御される。コンパレーター242の出力信号の周波数は、駆動周波数fdと等しい。また、スイッチ244には反転アンプ241の出力信号アンプ230の出力信号の反転信号が入力され、そのオン/オフはインバーター回路245の出力信号コンパレーター242の出力信号の反転論理信号で制御される。つまり、スイッチ243とスイッチ244のオン/オフは排他的に行われ、アンプ230の出力信号が全波整流される。全波整流回路240の出力信号は、減算器250に入力されて基準電圧12との電圧減算処理がされた後、積分器252で積分される。この積分器252の出力電圧は、I/V変換回路200の出力信号の振幅が大きいほど低くなる。そして、駆動信号22のハイレベルはプルアップ抵抗254を介して積分器252の出力電圧にプルアップされるので、駆動信号22の振幅VDRは、RCフィルター220の出力電圧VRCと反比例の関係になり、式4より、適当な係数Aを用いて次式6で表される。このような構成により、振動子100の発振電流24の振幅が一定に保持されるように駆動信号22の振幅レベルがフィードバック制御される。本実施形態の駆動回路20には、さらに、ハイパスフィルター210の出力信号を増幅して2値化信号方形波電圧信号を出力するコンパレーター260が設けられており、この2値化信号は、検出回路30に含まれる同期検波回路の参照信号26として用いられる。この参照信号26の周波数は駆動周波数fdと等しい。なお、コンパレーター212の出力信号は、ハイレベルが変動するので、このハイレベルが同期検波回路における論理閾値を越えないようなことがあると不具合が生じるため参照信号として用いず、コンパレーター260を別個に設けている。また、本実施形態の駆動回路20には、コンパレーター260が出力する2値化信号参照信号26と全波整流回路240に含まれるコンパレーター242が出力する2値化信号切り替え制御信号27との排他的論理和演算を行う排他的論理和EXOR回路270が設けられている。前述したように、I/V変換回路200の出力信号は、RCフィルター220を通過することで位相が遅れる。その結果、参照信号26と切り替え制御信号27は、周波数が等しいが位相がずれている。また、参照信号26と切り替え制御信号27は、ともに駆動周波数fdと同じ周波数である。従って、図7のタイミングチャートに示すように、排他的論理和EXOR回路270の出力信号は、参照信号26や切り替え制御信号27の周波数の2倍の周波数駆動周波数fdの2倍の周波数の信号となる。この排他的論理和EXOR回路270の出力信号は、検出回路30に含まれるSCF回路のクロック信号28として用いられる。ただし、このクロック信号28は、SCF回路に含まれる各キャパシターコンデンサーが電荷をチャージ又はディスチャージするのに十分な時間を確保できるようなデューティー比とする必要がある。前述したように、例えば、ωd=2π×50kHzfd=50kHz、C1R1=1/5kHzとすると、RCフィルター220での位相遅れは約89°なので、この要求を満たすデューティー比を実現することができる。このように、本実施形態では、角速度の検出精度や検出感度の劣化を抑制することを目的として設けられているRCフィルター220の位相シフト機能に着目し、2つの2値化信号参照信号26と切り替え制御信号27に必然的に位相差が生じることをうまく利用することで、回路面積が極めて小さい排他的論理和EXOR回路270を付加するのみで、駆動周波数fdの2倍の周波数のクロック信号28を生成することに成功している。次に、検出回路30について説明する。図8は、検出回路30の構成例を示す図である。図8に示すように、本実施形態の検出回路30は、チャージアンプ300,310、差動アンプ320、ハイパスフィルターHPF322、アンプ324、同期検波回路326、可変ゲインアンプ328、スイッチトキャパシタフィルターSCF330、出力バッファ332を含んで構成されている。なお、本実施形態の検出回路30は、これらの一部の構成要素を省略したり、新たな構成要素を追加した構成としてもよい。チャージアンプ300には、外部入力端子83を介して振動子100の振動片の検出電極114から角速度成分と振動漏れ成分を含む交流電荷検出電流32が入力される。同様に、チャージアンプ310には、外部入力端子84を介して振動子100の振動片の検出電極115から角速度成分と振動漏れ成分を含む交流電荷検出電流34が入力される。本実施形態のチャージアンプ300は、オペアンプ302の反転入力端子-入力端子と出力端子の間にコンデンサー304が接続され、オペアンプ302の非反転入力端子入力端子がアナロググランドに接続された構成である。同様に、本実施形態のチャージアンプ310は、オペアンプ312の反転入力端子-入力端子と出力端子の間にコンデンサー314が接続され、オペアンプ312の非反転入力端子入力端子がアナロググランドに接続された構成である。コンデンサー304と314の容量値は同じ値に設定される。このチャージアンプ300及び310は、それぞれ入力された交流電荷検出電流32,34を交流電圧信号に変換する。チャージアンプ300に入力される交流電荷検出電流32とチャージアンプ310に入力される交流電荷検出電流34は互いに位相が180°異なり、チャージアンプ300の出力信号とチャージアンプ310の出力信号の位相は互いに逆位相である180°ずれている。このチャージアンプ300の出力電圧VCA1は、検出電流32をi1、検出電流32の角周波数をω1、コンデンサー304の容量値をCとすると、次式7で表される。チャージアンプ310の出力電圧VCA2は、検出電流34が-i1、検出電流34の周波数がω1、コンデンサー314の容量値がCなので、次式8で表される。ここで、i1は、駆動信号22の振幅VDRに比例するので、式6、式7、式8より、VCA1とVCA2は、適当な係数Bを用いてそれぞれ式9と式10で表される。差動アンプ320は、チャージアンプ300の出力信号とチャージアンプ310の出力信号を差動増幅する。差動アンプ320により、同相成分はキャンセルされ、逆相成分は加算増幅される。この差動アンプ320の出力電圧VDFは、差動アンプ320のゲインを1とすると、式9と式10より、次式11で表される。式11より、差動アンプ320の出力信号において、前述したI/V変換回路200の抵抗204の抵抗値Rの製造ばらつきや温度変動分は、RCフィルター220の抵抗222の抵抗値R1の製造ばらつきや温度変動分によって打ち消されることになる。同様に、チャージアンプ300のコンデンサー304やチャージアンプ310のコンデンサー314の容量値Cの製造ばらつきや温度変動分は、RCフィルター220のコンデンサー224の容量値C1の製造ばらつきや温度変動分によって打ち消されることになる。これにより、角速度の検出精度や検出感度の劣化を抑制することができる。ハイパスフィルター322は、差動アンプ320の出力信号に含まれる直流成分をキャンセルする。アンプ324は、ハイパスフィルター322の出力信号を増幅した交流電圧信号を出力する。同期検波回路326は、駆動回路20に含まれるコンパレーター260が出力する2値化信号を参照信号26として、アンプ324の出力信号に含まれる角速度成分を同期検波する。同期検波回路326は、例えば、参照信号26がハイレベルの時はアンプ324の出力信号をそのまま選択し、参照信号26がローレベルの時はアンプ324の出力信号を基準電圧12に対して反転した信号を選択する回路として構成することができる。アンプ324の出力信号には角速度成分と振動漏れ成分が含まれているが、この角速度成分は参照信号26と同位相であるのに対して、振動漏れ成分は逆位相である。そのため、同期検波回路326により角速度成分は同期検波されるが、振動漏れ成分は検波されないようになっている。可変ゲインアンプ328は、同期検波回路326の出力信号を増幅又は減衰させて所望の電圧レベルの信号を出力し、可変ゲインアンプ328の出力信号はスイッチトキャパシタフィルターSCF回路330に入力される。SCF回路330は、可変ゲインアンプ328の出力信号に含まれる高周波成分を除去するとともに仕様で決められる周波数範囲の信号を通過させるローパスフィルターとして機能する。図9は、SCF回路330の構成例を示す図である。このSCF回路330は、12個のスイッチ341,342,344,345,348,349,351,352,355,356,358,359、6個のキャパシターコンデンサー343,347,350,354,357,360、2個のオペアンプ346,353、1個のインバーター回路反転論理回路361を含んで構成されている。スイッチ341の第1端子は、SCF回路330の入力端子に接続されており、可変ゲインアンプ328の出力信号が供給される。スイッチ341の第2端子、スイッチ342の第1端子及びキャパシター343の第1端子が共通接続されており、スイッチ342の第2端子はアナロググランドに接続されている。キャパシター343の第2端子、スイッチ344の第1端子、スイッチ345の第2端子、キャパシター357の第1端子及びキャパシター360の第1端子が共通接続されており、スイッチ344の第2端子はアナロググランドに接続されている。スイッチ345の第1端子、オペアンプ346の反転入力端子-入力端子及びキャパシター347の第1端子が共通接続されており、オペアンプ346の非反転入力端子入力端子はアナロググランドに接続されている。キャパシター357の第2端子、スイッチ355の第1端子及びスイッチ356の第1端子が共通接続されており、スイッチ356の第2端子はアナロググランドに接続されている。キャパシター360の第2端子、スイッチ358の第1端子及びスイッチ359の第1端子が共通接続されており、スイッチ359の第2端子はアナロググランドに接続されている。オペアンプ346の出力端子、キャパシター347の第2端子、スイッチ358の第2端子及びスイッチ348の第1端子が共通接続されている。スイッチ348の第2端子、スイッチ349の第1端子及びキャパシター350の第1端子が共通接続されており、スイッチ349の第2端子はアナロググランドに接続されている。キャパシター350の第2端子、スイッチ351の第1端子及びスイッチ352の第2端子が共通接続されており、スイッチ351の第2端子はアナロググランドに接続されている。スイッチ352の第1端子、オペアンプ353の反転入力端子-入力端子及びキャパシター354の第1端子が共通接続されており、オペアンプ353の非反転入力端子入力端子はアナロググランドに接続されている。オペアンプ353の出力端子、キャパシター354の第2端子及びスイッチ355の第2端子がSCF回路330の出力端子に共通接続されている。排他的論理和EXOR回路270が出力するクロック信号28周波数:2fdは、インバーター回路361に入力されてその論理が反転される。クロック信号28とインバーター回路361の出力信号は、SCF回路330を動作させる2相クロック信号φ1とφ2として機能する。クロック信号φ1は、スイッチ341,344,348,351,356,359のオン/オフを制御し、クロック信号φ2は、スイッチ342,345,349,352,355,358のオン/オフを制御する。このような構成において、スイッチ341、スイッチ342及びキャパシター343によりSCF回路330の入力部が構成され、その他の要素で構成されるフィードバック回路により周波数特性が決定される。クロック信号φ1,φ2の周期をT=1/2fd、キャパシター343,347,350,354,357,360の容量値をそれぞれC1,C2,C3,C4,C5,C6とすると、SCF回路330の伝達関数離散時間での伝達関数と等価な連続時間での伝達関数は、次式12で表される。すなわち、式12より、SCF回路330は、2次のローパスフィルターとして機能し、ゲインK、カットオフ角周波数ωc、クオリティファクターQは、それぞれ、式13、式14、式15で表される。式13より、SCF回路330のゲインは、キャパシター343とキャパシター357の容量比で決まる。また、式14より、SCF回路330のカットオフ周波数fc=ωc/2πは、クロック信号28の周波数fd=1/T及び、キャパシター350,357の各容量値の積とキャパシター347,354の各容量値の積との比によって決まる。また、式15より、SCF回路330のクオリティファクターは、キャパシター347,350,357の各容量値の積とキャパシター354の容量値とキャパシター360の容量値の2乗の積との比によって決まる。つまり、SCF回路330ローパスフィルターのゲイン及び周波数特性は、振動子100の安定発振により得られるクロック信号28の周波数やキャパシターの容量比によって決まるため、RCローパスフィルターと比較して、周波数特性のばらつきが極めて小さいという利点がある。なお、C1=CG、C3=C5=Cr、C2=C4=Cf、C6=CQとなるように、容量値C1~C6を選択すると、式13、式14、式15は、それぞれ、式16、式17、式18のように簡略化することができる。SCF回路330の出力信号は、出力バッファ332でバッファリングされるとともに、必要に応じて所望の電圧レベルの信号に増幅又は減衰される。この出力バッファ326の出力信号は角速度に応じた電圧レベルの信号であり、角速度信号36として、信号処理IC2の外部出力端子88を介して外部に出力される。このように、本実施形態では、クロック信号28の周波数、すなわちクロック信号φ1,φ2の周波数は駆動周波数fdの2倍の周波数である。従って、本実施形態では、SCF回路330で、2fd及びその高調波4fd,6fd,8fd,近傍のノイズのみがDC帯域に折り返すことになる。これに対して、従来のように、駆動周波数fdに等しい周波数のクロック信号でSCF回路を動作させた場合、SCF回路では、fd及びその高調波2fd,3fd,4fd,近傍のノイズがDC帯域に折り返す。従って、本実施形態によれば、SCF回路330でDC帯域に折り返すノイズパワーを従来の1/2に、ノイズ電圧を1/√2に低減させることができるので、従来よりも低ノイズ化が可能である。特に、本実施形態によれば、RCフィルター220を設けることで生じる参照信号26と切り替え制御信号27の位相差を利用することで、PLLのような逓倍回路を必要としない簡単な構成で、駆動周波数fdの2倍の周波数を有するSCF用のクロック信号28を生成することができる。また、参照信号26は同期検波に必要な既存の信号であり、切り替え制御信号27も駆動信号22の振幅制御のための全波整流に必要な既存の信号であるので、駆動周波数fdの2倍の周波数を有するSCF用のクロック信号28を生成するために必要な回路面積の増加はわずかで済む。特に、排他的論理和EXOR回路270を用いることで、極めて小さい回路面積で駆動周波数の2倍の周波数を有するクロック信号28を生成することができる。なお、本実施形態における信号処理回路4は、本発明における信号処理回路に相当する。また、I/V変換回路200は、本発明における電流電圧変換部に相当する。また、RCフィルター220は、本発明における位相シフト部に相当する。また、RCフィルター220、アンプ230、全波整流回路240、減算器250、積分器252及びプルアップ抵抗254による構成は、本発明における駆動振幅制御部に相当する。また、ハイパスフィルター210とコンパレーター260による構成は、本発明における参照信号生成部に相当する。また、排他的論理和EXOR回路270は、本発明におけるクロック信号生成部に相当する。また、同期検波回路326は、本発明における同期検波部に相当する。また、スイッチトキャパシタフィルター330は、本発明におけるスイッチトキャパシタフィルターに相当する。2.電子機器図10は、本実施形態の電子機器の構成例を示す機能ブロック図である。本実施形態の電子機器500は、信号生成部600、CPU700、操作部710、表示部720、ROMReadOnlyMemory730、RAMRandomAccessMemory740、通信部750を含んで構成されている。なお、本実施形態の電子機器は、図10の構成要素各部の一部を省略したり、他の構成要素を付加した構成としてもよい。信号生成部600は、信号処理回路610を含み、CPU700の制御に応じて所与の信号を生成してCPU700に出力する。信号処理回路610は、振動子不図示を発振駆動するとともに、当該振動子の出力信号に基づいて所定の物理量の大きさに応じた信号を生成する処理を行う。CPU700は、ROM730に記憶されているプログラムに従って、各種の計算処理や制御処理を行う。具体的には、CPU700は、信号生成部600を制御したり、信号生成部600が生成した信号などを受け取って各種の計算処理をする。また、CPU700は、操作部710からの操作信号に応じた各種の処理、表示部720に各種の情報を表示させるための表示信号を送信する処理、外部とデータ通信を行うために通信部750を制御する処理等を行う。操作部710は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をCPU700に出力する。表示部720は、LCDLiquidCrystalDisplay等により構成される表示装置であり、CPU700から入力される表示信号に基づいて各種の情報を表示する。ROM730は、CPU700が各種の計算処理や制御処理を行うためのプログラムや、所定の機能を実現するための各種プログラムやデータ等を記憶している。RAM740は、CPU700の作業領域として用いられ、ROM730から読み出されたプログラムやデータ、操作部710から入力されたデータ、CPU700が各種プログラムに従って実行した演算結果等を一時的に記憶する。通信部750は、CPU700と外部装置との間のデータ通信を成立させるための各種制御を行う。信号処理回路610として本実施形態の信号処理回路図1の信号処理回路4を電子機器500に組み込むことにより、より高精度な処理を実現することができる。なお、電子機器500としては種々の電子機器が考えられ、例えば、デジタルスチールカメラ、ビデオカメラ、ナビゲーション装置、車体姿勢検出装置、ポインティングデバイス、ゲームコントローラー、携帯電話、ヘッドマウントディスプレイHMDなどが挙げられる。なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、振動子センサー素子の駆動振動の励振手段や検出振動の検出手段は、本実施形態で説明した圧電効果によるものだけでなく、静電気力クーロン力を用いた静電型や、磁力を利用したローレンツ型などでも良い。また、例えば、駆動信号22のハイレベルが同期検波回路326における論理閾値を越えない場合は、駆動信号22と切り替え制御信号27との排他的論理和演算により得られる信号をSCF回路330のクロック信号28としてもよい。本発明は、実施の形態で説明した構成と実質的に同一の構成例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。"