"分波器及び該分波器が実装される回路基板を備えている複合部品であって、前記分波器は、第1の外部電極ないし第3の外部電極と、前記第1の外部電極から入力してくる信号を前記第2の外部電極に出力する第1のフィルタと、前記第3の外部電極から入力してくる信号を前記第1の外部電極に出力する第2のフィルタと、を含んでおり、前記回路基板は、第1の主面及び第2の主面を有し、かつ、該第1の主面上に前記分波器が実装されている基板本体と、前記第1の主面に設けられ、かつ、前記第1の外部電極ないし前記第3の外部電極のそれぞれが接続される第4の外部電極ないし第6の外部電極と、前記第2の主面に設けられている第7の外部電極ないし第9の外部電極と、前記第4の外部電極と前記第7の外部電極とを接続する第1の信号経路、前記第5の外部電極と前記第8の外部電極とを接続する第2の信号経路、及び、前記第6の外部電極と前記第9の外部電極とを接続する第3の信号経路と、前記基板本体に内蔵され、前記第1の主面の法線方向から平面視したときに、前記分波器が実装される実装領域を包含するように該実装領域と重なっている第1のグランド導体と、を含んでおり、前記第1の信号経路ないし前記第3の信号経路の内の少なくともいずれか一つは、前記第1の主面の法線方向から平面視したときに、該第1の主面と前記第1のグランド導体との間において前記実装領域内から該実装領域外まで延在し、かつ、該実装領域外を通過して前記第7の外部電極ないし前記第9の外部電極に接続されていること、を特徴とする複合部品。前記第1の信号経路は、前記第1の主面の法線方向から平面視したときに、該第1の主面と前記第1のグランド導体との間において前記実装領域内から該実装領域外まで延在している第1の配線導体と、前記第1の主面の法線方向から平面視したときに、前記実装領域外において前記第1の配線導体と前記第7の外部電極とを接続している第1のビアホール導体と、を有していること、を特徴とする請求項1に記載の複合部品。前記第1のビアホール導体は、前記第1のグランド導体に設けられている孔を通過していること、を特徴とする請求項2に記載の複合部品。前記第1のビアホール導体は、前記第1のグランド導体の外縁に設けられた窪みを通過していること、を特徴とする請求項2に記載の複合部品。前記第2の信号経路は、前記第1の主面の法線方向から平面視したときに、該第1の主面と前記第1のグランド導体との間において前記実装領域内から該実装領域外まで延在している第2の配線導体と、前記第1の主面の法線方向から平面視したときに、前記実装領域外において前記第2の配線導体と前記第8の外部電極とを接続している第2のビアホール導体と、を有していること、を特徴とする請求項2ないし請求項4のいずれかに記載の複合部品。前記第3の信号経路は、前記第1の主面の法線方向から平面視したときに、該第1の主面と前記第1のグランド導体との間において前記実装領域内から該実装領域外まで延在している第3の配線導体と、前記第1の主面の法線方向から平面視したときに、前記実装領域外において前記第3の配線導体と前記第9の外部電極とを接続している第3のビアホール導体と、を含んでいること、を特徴とする請求項5に記載の複合部品。前記第1の主面は、該第1の主面の法線方向から平面視したときに、第1の辺ないし第4の辺からなる矩形状をなしており、前記第1の主面の法線方向から平面視したときに、前記第1のビアホール導体は前記第1の辺ないし前記第4の辺の内の該第1の辺に最も近い位置に設けられ、前記第2のビアホール導体は該第1の辺ないし該第4の辺の内の該第2の辺に最も近い位置に設けられ、前記第3のビアホール導体は該第1の辺ないし該第4の辺の内の該第3の辺に最も近い位置に設けられていること、を特徴とする請求項6に記載の複合部品。前記回路基板は、前記第4の外部電極ないし前記第6の外部電極と前記第1の配線導体ないし前記第3の配線導体とを接続する第4のビアホール導体ないし第6のビアホール導体と、前記第1の主面に設けられている第10の外部電極と、前記第10の外部電極と前記第1のグランド導体とを接続している第7のビアホール導体と、を更に含んでおり、前記第1の主面の法線方向から平面視したときに、前記実装領域内には、前記第4のビアホール導体ないし前記第7のビアホール導体以外のビアホール導体が設けられていないこと、を特徴とする請求項7に記載の複合部品。前記回路基板は、前記第1の主面の法線から平面視したときに、前記実装領域と重なっていると共に、前記第2の主面と前記第1のグランド導体との間に設けられている第2のグランド導体と、前記第1のグランド導体と前記第2のグランド導体とを接続している第8のビアホール導体と、を更に含んでいること、を特徴とする請求項1ないし請求項8のいずれかに記載の複合部品。前記回路基板は、前記基板本体に内蔵され、前記第1の主面と前記第1のグランド導体との間に設けられている第3のグランド導体を、更に含んでいること、を特徴とする請求項1ないし請求項9のいずれかに記載の複合部品。前記第1の主面の法線方向から平面視したときに、前記第2のグランド導体の少なくとも一部は、前記回路基板の前記第1の辺ないし前記第4の辺と共に前記第1のビアホール導体ないし前記第3のビアホール導体の周囲を囲んでいること、を特徴とする請求項9に記載の複合部品。そこで、本発明の目的は、送受信信号等の複数種類の信号を分離する分波器が実装される複合部品において、複数種類の信号間に発生する不要な干渉を低減することである。本発明の一形態に係る複合部品は、分波器及び該分波器が実装される回路基板を備えている複合部品であって、前記分波器は、第1の外部電極ないし第3の外部電極と、前記第1の外部電極から入力してくる信号を前記第2の外部電極に出力する第1のフィルタと、前記第3の外部電極から入力してくる信号を前記第1の外部電極に出力する第2のフィルタと、を含んでおり、前記回路基板は、第1の主面及び第2の主面を有し、かつ、該第1の主面上に前記分波器が実装されている基板本体と、前記第1の主面に設けられ、かつ、前記第1の外部電極ないし前記第3の外部電極のそれぞれが接続される第4の外部電極ないし第6の外部電極と、前記第2の主面に設けられている第7の外部電極ないし第9の外部電極と、前記第4の外部電極と前記第7の外部電極とを接続する第1の信号経路、前記第5の外部電極と前記第8の外部電極とを接続する第2の信号経路、及び、前記第6の外部電極と前記第9の外部電極とを接続する第3の信号経路と、前記基板本体に内蔵され、前記第1の主面の法線方向から平面視したときに、前記分波器が実装される実装領域を包含するように該実装領域と重なっている第1のグランド導体と、を含んでおり、前記第1の信号経路ないし前記第3の信号経路の内の少なくともいずれか一つは、前記第1の主面の法線方向から平面視したときに、該第1の主面と前記第1のグランド導体との間において前記実装領域内から該実装領域外まで延在し、かつ、該実装領域外を通過して前記第7の外部電極ないし前記第9の外部電極に接続されていること、を特徴とする。本発明によれば、複数種類の信号を分離する分波器が実装される複合部品において、複数種類の信号間に発生する不要な干渉を低減できる。以下に、本発明の実施形態に係る回路モジュールについて図面を参照しながら説明する。回路モジュールの構成まず、回路モジュールの構成について図面を参照しながら説明する。図1は、回路モジュール1の外観斜視図である。図1aは、回路モジュール1を上方から見た図であり、図1bは、回路モジュール1を下方から見た図である。図2は、回路モジュール1の回路図である。図3は、回路モジュール1の回路基板10の分解図である。以下では、回路基板10の積層方向をz軸方向と定義する。回路基板10をz軸方向から平面視したときの回路基板10の各辺が延在している方向をx軸方向及びy軸方向と定義する。図1では、紙面左右方向をx軸方向とし、紙面奥行き方向をy軸方向とする。x軸方向、y軸方向及びz軸方向は互いに直交している。回路モジュール1は、携帯電話等の通信機器のマザーボードに実装され、携帯電話の送受信回路の一部として用いられる。回路モジュール1は、図1に示すように、回路基板10及び分波器110を備えている。まず、分波器110の構成について説明する。分波器110は、図1及び図2に示すように、本体112、外部電極114114a~114d及びSAWフィルタ120a,120b図1には図示せずを含んでいる。本体112は、直方体状の積層体であり、例えば、セラミックからなる絶縁体層が積層されることにより構成されている。外部電極114は、図1に示すように、本体112のz軸方向の負方向側の主面上に設けられており、3行3列に並ぶように設けられている。外部電極114a第1の外部電極は、2行目及び1列目に設けられている。外部電極114b第2の外部電極は、1行目及び3列目に設けられている。外部電極114c第3の外部電極は、3行目及び3列目に設けられている。外部電極114dは、外部電極114a~114cを除く他の6つの外部電極114である。外部電極114aと外部電極114b,114cとは、図2に示すように、信号経路SL11~SL13により接続されている。より詳細には、外部電極114aには、信号経路SL11が接続されている。信号経路SL12,SL13は、信号経路SL11から2つに枝分かれしている。そして、外部電極114b,114cはそれぞれ、信号経路SL12,SL13に接続されている。SAWフィルタ120a,120bは、異なる周波数帯域を通過帯域とするフィルタであり、本体112に実装されている。SAWフィルタ120a,120bは、樹脂や金属ケース等により被覆されている。より詳細には、SAWフィルタ120aは、図2に示すように、信号経路SL12上に設けられ、送信信号の周波数帯域例えば、1.95GHzを通過帯域とするフィルタである。そして、SAWフィルタ120aは、外部電極114bから入力してくる高周波信号の内の送信信号の周波数帯域の高周波信号のみを外部電極114aに出力する。SAWフィルタ120bは、図2に示すように、信号経路SL13上に設けられ、受信信号の周波数帯域例えば、2.14GHzを通過帯域とするフィルタである。そして、SAWフィルタ120bは、外部電極114aから入力してくる高周波信号の内の受信信号の周波数帯域の高周波信号を外部電極114cに出力する。なお、SAWフィルタ120a,120bは、水晶などの圧電基板上にくし形電極を形成し、その圧電基板をアルミナ等のベース基板上に実装することにより作製される。このとき、SAWフィルタ120a,120bを形成する圧電基板を同一のベース基板上に実装して一体型の分波器を形成してもよい。また、SAWフィルタ120a,120b毎に別のベース基板上に実装し、これらを回路基板10上に実装することにより分波器を形成してもよい。次に、回路基板10の構成について説明する。回路基板10は、図1及び図3に示すように、基板本体12及び外部電極1414a~14d,1616a~16fを含んでいる。基板本体12は、直方体状の積層体であり、図3に示すように、絶縁体層1818a~18eが積層されることにより構成されている。以下では、基板本体12のz軸方向の正方向側の主面を主面S1と定義し、基板本体12のz軸方向の負方向側の主面を主面S2と定義する。更に、主面S1のy軸方向の負方向側の辺を辺L1とし、主面S1のx軸方向の負方向側の辺を辺L2とし、主面S1のx軸方向の正方向側の辺を辺L3とし、主面S1のy軸方向の正方向側の辺を辺L4とする。主面S2のy軸方向の負方向側の辺を辺L5とし、主面S2のx軸方向の負方向側の辺を辺L6とし、主面S2のx軸方向の正方向側の辺を辺L7とし、主面S2のy軸方向の正方向側の辺を辺L8とする。また、基板本体12において、z軸方向主面S1の法線方向から平面視したときに、分波器110が実装される領域を実装領域Rと定義する。絶縁体層18は、例えばセラミックにより構成され、図3に示すように矩形状をなしている。絶縁体層18a~18eは、z軸方向の負方向側から正方向側に向かってこの順に並ぶように積層されている。以下では、絶縁体層18のz軸方向の正方向側の面を表面と呼び、絶縁体層18のz軸方向の負方向側の面を裏面と呼ぶ。基板本体12の主面S1は、絶縁体層18eの表面により構成され、基板本体12の主面S2は、絶縁体層18aの裏面により構成されている。外部電極14は、図1及び図3に示すように、基板本体12の主面S1すなわち、絶縁体層18eの表面上に設けられており、外部電極114と対応するように3行3列に並ぶように設けられている。外部電極14a第4の外部電極は、2行目及び1列目に設けられている。外部電極14b第5の外部電極は、1行目及び3列目に設けられている。外部電極14c第6の外部電極は、3行目及び3列目に設けられている。外部電極14d第10の外部電極は、外部電極14a~14cを除く他の6つの外部電極14である。これにより、分波器110が回路基板10に実装されると、外部電極14a~14dはそれぞれ、外部電極114a~114dと接続される。よって、外部電極14a~14dは、図1及び図3に示すように、z軸方向から平面視したときに、実装領域R内に位置している。外部電極16は、図1に示すように、基板本体12の主面S2すなわち、絶縁体層18aの裏面上に設けられ、主面S2の中心、及び、主面S2の外縁に沿って並ぶように設けられている。より詳細には、外部電極16aは、図3に示すように、辺L5~L8の内の辺L5に最も接近するように設けられている。本実施形態では、外部電極16a第7の外部電極は、辺L5の中点近傍に設けられている。外部電極16b第8の外部電極は、図3に示すように、辺L5~L8の内の辺L6に最も接近するように設けられている。本実施形態では、外部電極16bは、辺L6のy軸方向の正方向側の端部近傍に設けられている。外部電極16c第9の外部電極は、図3に示すように、辺L5~L8の内の辺L7に最も接近するように設けられている。本実施形態では、外部電極16cは、辺L7のy軸方向の正方向側の端部近傍に設けられている。外部電極16f第11の外部電極は、図3に示すように、主面S2の中心に設けられており、外部電極16a~16eよりも大きな面積を有している。外部電極16d,16eは、図3に示すように、外部電極16a~16cと共に主面S2の外縁に沿って並ぶように設けられている。よって、外部電極16a~16eは、z軸方向から平面視したときに、実装領域Rとは重なっていない。なお、図1及び図3では、図面が煩雑になることを避けるために、外部電極16dについては、代表的なものにのみ参照符号を付してある。次に、回路基板10の内部構成について説明する。回路基板10は、配線導体2020a~20c、グランド導体2222a,22b及びビアホール導体vv1~v20を備えている。グランド導体22a,22bはそれぞれ、図3に示すように、絶縁体層18b,18cの裏面上に設けられることにより、基板本体12に内蔵されている。よって、グランド導体22a第2のグランド電極は、グランド導体22b第1のグランド電極よりも、z軸方向の負方向側に位置している。これにより、グランド導体22aは、主面S2とグランド導体22bとの間に設けられている。グランド導体22a,22bは、絶縁体層18b,18cの裏面の略全面を覆うことにより、z軸方向から平面視したときに、実装領域Rを包含するように該実装領域Rと重なっている。ただし、グランド導体22a,22bの外縁はそれぞれ、絶縁体層18b,18cの外縁よりもわずかに内側に位置しており、該絶縁体層18b,18cの外縁には接していない。更に、グランド導体22a,22bの外縁には、窪みg1~g6が設けられている。ビアホール導体v1~v5及び配線導体20aは、外部電極14aと外部電極16aとを接続する信号経路SL1図2参照を構成している。ビアホール導体v5は、図3に示すように、絶縁体層18eをz軸方向に貫通しており、外部電極14aに接続されている。よって、ビアホール導体v5は、z軸方向から平面視したときに、実装領域R内に位置している。配線導体20aは、図3に示すように、絶縁体層18dの裏面上に設けられている線状導体である。配線導体20aの一端は、z軸方向から平面視したときに、ビアホール導体v5と接続されている。したがって、配線導体20aの一端は、z軸方向から平面視したときに、実装領域R内に位置している。配線導体20aの他端は、z軸方向から平面視したときに、外部電極16aと重なっている。したがって、配線導体20aの他端は、z軸方向から平面視したときに、実装領域R外に位置している。また、配線導体20aの他端は、z軸方向から平面視したときに、辺L1~L4の内の辺L1の最も近くに位置している。このように、配線導体20aは、z軸方向から平面視したときに、主面S1とグランド導体22bとの間において、実装領域R内から実装領域R外まで延在している。ビアホール導体v1は、図3に示すように、絶縁体層18aをz軸方向に貫通しており、外部電極16aに接続されている。ビアホール導体v2,v3はそれぞれ、絶縁体層18b,18cをz軸方向に貫通しており、z軸方向から平面視したときに、ビアホール導体v1と重なっている。よって、ビアホール導体v1~v3第1のビアホール導体は、z軸方向から平面視したときに、実装領域R外に位置している。更に、ビアホール導体v3は、配線導体20aの他端に接続されている。よって、ビアホール導体v1~v3は、z軸方向から平面視したときに、辺L1~L4の内の辺L1の最も近くに設けられている。これにより、ビアホール導体v1~v3は、z軸方向から平面視したときに、実装領域R外において配線導体20aと外部電極16aとを接続している。更に、ビアホール導体v2,v3はそれぞれ、グランド導体22a,22bに設けられている窪みg1,g4を通過している。これにより、ビアホール導体v1~v3は、グランド導体22a,22bには接続されていない。以上のように構成された信号経路SL1は、図2及び図3に示すように、外部電極14aと外部電極16aとを接続している。更に、信号経路SL1は、z軸方向から平面視したときに、主面S1とグランド導体22bとの間において、実装領域R内から実装領域R外まで延在し、かつ、実装領域R外を通過して外部電極16aに接続されている。ビアホール導体v6~v10及び配線導体20bは、外部電極14bと外部電極16bとを接続する信号経路SL2図2参照を構成している。ビアホール導体v10は、図3に示すように、絶縁体層18eをz軸方向に貫通しており、外部電極14bに接続されている。よって、ビアホール導体v10は、z軸方向から平面視したときに、実装領域R内に位置している。配線導体20bは、図3に示すように、絶縁体層18dの裏面上に設けられている線状導体である。配線導体20bの一端は、z軸方向から平面視したときに、ビアホール導体v10と接続されている。したがって、配線導体20bの一端は、z軸方向から平面視したときに、実装領域R内に位置している。配線導体20bの他端は、z軸方向から平面視したときに、外部電極16bと重なっている。したがって、配線導体20bの他端は、z軸方向から平面視したときに、実装領域R外に位置している。また、配線導体20bの他端は、z軸方向から平面視したときに、辺L1~L4の内の辺L2の最も近くに位置している。このように、配線導体20bは、z軸方向から平面視したときに、主面S1とグランド導体22bとの間において、実装領域R内から実装領域R外まで延在している。ビアホール導体v6は、図3に示すように、絶縁体層18aをz軸方向に貫通しており、外部電極16bに接続されている。ビアホール導体v7,v8はそれぞれ、絶縁体層18b,18cをz軸方向に貫通しており、z軸方向から平面視したときに、ビアホール導体v6と重なっている。よって、ビアホール導体v6~v8第2のビアホール導体は、z軸方向から平面視したときに、実装領域R外に位置している。更に、ビアホール導体v8は、配線導体20bの他端に接続されている。よって、ビアホール導体v6~v8は、z軸方向から平面視したときに、辺L1~L4の内の辺L2の最も近くに設けられている。これにより、ビアホール導体v6~v8は、z軸方向から平面視したときに、実装領域R外において配線導体20bと外部電極16bとを接続している。更に、ビアホール導体v7,v8はそれぞれ、グランド導体22a,22bに設けられている窪みg2,g5を通過している。これにより、ビアホール導体v6~v8は、グランド導体22a,22bには接続されていない。以上のように構成された信号経路SL2は、図2及び図3に示すように、外部電極14bと外部電極16bとを接続している。更に、信号経路SL2は、z軸方向から平面視したときに、主面S1とグランド導体22bとの間において、実装領域R内から実装領域R外まで延在し、かつ、実装領域R外を通過して外部電極16bに接続されている。ビアホール導体v11~v15及び配線導体20cは、外部電極14cと外部電極16cとを接続する信号経路SL3図2参照を構成している。ビアホール導体v15は、図3に示すように、絶縁体層18eをz軸方向に貫通しており、外部電極14cに接続されている。よって、ビアホール導体v15は、z軸方向から平面視したときに、実装領域R内に位置している。配線導体20cは、図3に示すように、絶縁体層18dの裏面上に設けられている線状導体である。配線導体20cの一端は、z軸方向から平面視したときに、ビアホール導体v15と接続されている。したがって、配線導体20cの一端は、z軸方向から平面視したときに、実装領域R内に位置している。配線導体20cの他端は、z軸方向から平面視したときに、外部電極16cと重なっている。したがって、配線導体20cの他端は、z軸方向から平面視したときに、実装領域R外に位置している。また、配線導体20cの他端は、z軸方向から平面視したときに、辺L1~L4の内の辺L3の最も近くに位置している。このように、配線導体20cは、z軸方向から平面視したときに、主面S1とグランド導体22bとの間において、実装領域R内から実装領域R外まで延在している。ビアホール導体v11は、図3に示すように、絶縁体層18aをz軸方向に貫通しており、外部電極16cに接続されている。ビアホール導体v12,v13はそれぞれ、絶縁体層18b,18cをz軸方向に貫通しており、z軸方向から平面視したときに、ビアホール導体v11と重なっている。よって、ビアホール導体v11~v13第3のビアホール導体は、z軸方向から平面視したときに、実装領域R外に位置している。更に、ビアホール導体v13は、配線導体20cの他端に接続されている。よって、ビアホール導体v11~v13は、z軸方向から平面視したときに、辺L1~L4の内の辺L3の最も近くに設けられている。これにより、ビアホール導体v11~v13は、z軸方向から平面視したときに、実装領域R外において配線導体20cと外部電極16cとを接続している。更に、ビアホール導体v12,v13はそれぞれ、グランド導体22a,22bに設けられている窪みg3,g6を通過している。これにより、ビアホール導体v11~v13は、グランド導体22a,22bには接続されていない。以上のように構成された信号経路SL3は、図2及び図3に示すように、外部電極14cと外部電極16cとを接続している。更に、信号経路SL3は、z軸方向から平面視したときに、主面S1とグランド導体22bとの間において、実装領域R内から実装領域R外まで延在し、かつ、実装領域R外を通過して外部電極16cに接続されている。ビアホール導体v16は、図3に示すように、絶縁体層18aをz軸方向に貫通しており、外部電極16dとグランド導体22aとを接続している。更に、ビアホール導体v16は、z軸方向から平面視したときに、実装領域R外に設けられている。なお、図3では、図面が煩雑になることを避けるために、代表的なビアホール導体v16にのみ参照符号を付してある。ビアホール導体v17第8のビアホール導体は、図3に示すように、絶縁体層18bをz軸方向に貫通しており、グランド導体22aとグランド導体22bとを接続している。更に、ビアホール導体v17は、z軸方向から平面視したときに、実装領域R外に設けられている。なお、図3では、図面が煩雑になることを避けるために、代表的なビアホール導体v17にのみ参照符号を付してある。ビアホール導体v18は、図3に示すように、絶縁体層18cをz軸方向に貫通しており、グランド導体22bに接続されている。更に、ビアホール導体v18は、z軸方向から平面視したときに、実装領域R内に設けられている。なお、図3では、図面が煩雑になることを避けるために、代表的なビアホール導体v18にのみ参照符号を付してある。ビアホール導体v19は、図3に示すように、絶縁体層18dをz軸方向に貫通しており、ビアホール導体v18に接続されている。更に、ビアホール導体v19は、z軸方向から平面視したときに、実装領域R内に設けられている。なお、図3では、図面が煩雑になることを避けるために、代表的なビアホール導体v19にのみ参照符号を付してある。ビアホール導体v20は、図3に示すように、絶縁体層18eをz軸方向に貫通しており、ビアホール導体v19と外部電極14dとを接続している。更に、ビアホール導体v19は、z軸方向から平面視したときに、実装領域R内に設けられている。なお、図3では、図面が煩雑になることを避けるために、代表的なビアホール導体v19にのみ参照符号を付してある。以上のようなビアホール導体v16~v20及びグランド導体22a,22bは、外部電極14dと外部電極16dとを接続している。また、図3に示すように、z軸方向から平面視したときに、実装領域R内には、外部電極14a~14cと配線導体20a~20cとを接続しているビアホール導体v4第4のビアホール導体,v5第4のビアホール導体,v9第5のビアホール導体,v10第5のビアホール導体,v14第6のビアホール導体,v15第6のビアホール導体、及び、外部電極14dとグランド導体22bとを接続しているビアホール導体v18~v20以外のビアホール導体が設けられていない。また、図3に示すように、ビアホール導体v17は、グランド導体22aと共にビアホール導体v2,v7,v12の周囲を囲むように設けられている。ビアホール導体v2,v7,v12を囲んでいるビアホール導体v17は、ビアホール導体v2,v7,v12から配線導体20a~20cの線幅の3倍~5倍の距離の範囲内に設けられている。以上のように構成された回路モジュール1では、外部電極16bから送信信号が入力する。送信信号は、SAWフィルタ120aを通過し、外部電極16aを介して回路モジュール1外へと出力される。ここで、SAWフィルタ120bは、受信信号の周波数帯域を通過帯域とし、送信信号の周波数帯域を通過帯域としていない。よって、SAWフィルタ120aを通過した送信信号は、SAWフィルタ120bを通過することができないため、外部電極16cから出力されない。また、回路モジュール1では、外部電極16aから受信信号が入力する。受信信号は、SAWフィルタ120bを通過し、外部電極16cを介して回路モジュール1外へと出力される。ここで、SAWフィルタ120aは、送信信号の周波数帯域を通過帯域とし、受信信号の周波数帯域を通過帯域としていない。よって、外部電極16aから入力してきた受信信号は、SAWフィルタ120aを通過することができないため、外部電極16bから出力されない。効果以上の回路モジュール1は、送信信号と受信信号との間に発生する不要な干渉を低減できる。より詳細には、図3に示すように、回路基板10では、グランド電極22a,22bは、z軸方向から平面視したときに、実装領域Rを包含するように該実装領域Rと重なっている。更に、信号経路SL1~SL3は、z軸方向から平面視したときに、主面S1とグランド導体22bとの間において実装領域R外まで延在し、かつ、実装領域R外を通過して外部電極16a~16cに接続されている。よって、z軸方向から平面視したときに、信号経路SL1と信号経路SL2と信号経路SL3との間には、グランド電極22a,22bが存在するようになる。グランド導体22a,22bは接地電位に保たれる。その結果、信号経路SL1~SL3において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。更に、回路モジュール1では、以下の理由によっても、送信信号と受信信号との間で不要な干渉を低減できる。より詳細には、回路基板10では、z軸方向から平面視したときに、信号経路SL1のビアホール導体v1~v3は、辺L1~辺L4の内の辺L1の最も近くに位置しており、信号経路SL2のビアホール導体v6~v8は、辺L1~辺L4の内の辺L2の最も近くに位置しており、信号経路SL3のビアホール導体v11~v13は、辺L1~辺L4の内の辺L3の最も近くに位置している。よって、ビアホール導体v1~v3とビアホール導体v6~v8とビアホール導体v11~v13とは、異なる辺に近接している。すなわち、ビアホール導体v1~v3とビアホール導体v6~v8とビアホール導体v11~v13とは、離されて配置されている。これにより、信号経路SL1~SL3において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。また、図3に示すように、ビアホール導体v2,v7,v12はそれぞれ、グランド導体22aの窪みg1~g3内を通過しているので、グランド導体22aに囲まれている。グランド導体22aは接地電位に保たれている。よって、信号経路SL1~SL3において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。更に、グランド導体22aと外部電極16dとは、ビアホール導体v16により接続されており、そのビアホール導体v16がビアホール導体v2,v7,v12に隣接するように設けられている。これにより、絶縁体層18a,18bの内部における送信信号と受信信号との間に発生する不要な干渉を低減できる。また、図3に示すように、ビアホール導体v17は、ビアホール導体v2,v7,v12を囲むように設けられている。ビアホール導体v17は、接地電位に保たれる。よって、信号経路SL1~SL3において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。また、ビアホール導体v17は、z軸方向から平面視したときに、回路基板10の主面S1,S2の中央付近には設けられていない。そのため、回路基板10において、z軸方向から平面視したときに、主面S1,S2の中央付近と重なる領域にインダクタやキャパシタ等を設けることができる。また、回路基板10では、図3に示すように、z軸方向から平面視したときに、外部電極14a~14cと配線導体20a~20cとを接続しているビアホール導体v4,v5,v9,v10,v14,v15、及び、実装領域R内には、外部電極14dとグランド導体22bとを接続しているビアホール導体v18~v19以外のビアホール導体が設けられていない。これにより、絶縁体層18同士の密着度を向上させることができる。更に、回路基板10において、グランド導体22aと主面S2との間の領域に回路素子や配線等を設けることが可能となる。また、回路モジュール1では、分波器110の最も近くに設けられているグランド導体22bは、z軸方向から平面視したときに、実装領域Rを包含している。これにより、分波器110内の回路と回路基板10内の回路とが電磁気的に結合することが抑制される。回路基板10では、信号経路SL1~SL3の近傍に外部電極16dとグランド導体22aとを接続するビアホール導体が設けられている。これにより、信号経路SL1~SL3から回路基板10内部方向へ電流が広がることを防止できる。その結果、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。変形例以下に、第1の変形例に係る回路基板10aの構成について図面を参照しながら説明する。図4は、第1の変形例に係る回路モジュール1の回路基板10aの分解図である。回路基板10と回路基板10aとの相違点は、回路基板10aにはビアホール導体v21,v22が設けられている点である。ビアホール導体v21,v22はそれぞれ、絶縁体層18a,18bをz軸方向に貫通しており、z軸方向から平面視したときに、実装領域R内に設けられている。ビアホール導体v21は、外部電極16fとグランド導体22aとを接続している。ビアホール導体v22は、グランド導体22aとグランド導体22bとを接続している。このように、実装領域R内に、外部電極14dとグランド導体22bとを接続しているビアホール導体v18,v19以外のビアホール導体v21,v22が設けられていてもよい。なお、図4では、図面が煩雑になることを避けるために、代表的なビアホール導体v21,v22にのみ参照符号を付してある。以下に、第2の変形例に係る回路基板10bの構成について図面を参照しながら説明する。図5は、第2の変形例に係る回路モジュール1の回路基板10bの分解図である。回路基板10と回路基板10bとの相違点は、回路基板10bにはグランド導体22c第3のグランド電極が設けられている点である。グランド導体22cは、絶縁体層18dの裏面に設けられており、z軸方向から平面視したときに、実装領域Rと重なっている。ただし、グランド導体22cの面積は、実装領域Rの面積よりも小さい。グランド導体22cは、ビアホール導体v19,v20に接続されている。すなわち、ビアホール導体v20は、外部電極14dとグランド導体22cとを接続している。また、ビアホール導体v18,v19は、グランド導体22bとグランド導体22cとを接続している。これにより、グランド導体22cは接地電位に保たれている。グランド導体22cは、図5に示すように、配線導体20a~20cの間に設けられている。そのため、信号経路SL1~SL3において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。更に、グランド導体22cが設けられることにより、分波器110のグランドで発生する寄生インダクタンスを低減でき、分波器110の特性を改善できる。更に、グランド導体22cの面積は、実装領域Rの面積よりも小さい。よって、グランド導体22cの面積を調整することにより、グランド導体22cと分波器110とが対向する面積を調整することが可能となる。その結果、分波器110の減衰特性を調整することが可能となる。更に、グランド導体22cは、SAWフィルタ120a,120bの全てのグランド端子と接続されているが、特にアイソレーション特性に影響を与える特定のグランド端子のみがグランド導体22cに接続されていてもよい。なお、回路基板10,10a,10bにおいて、グランド導体22a,22bは、同じ形状をなしているが、これらは異なる形状をなしていてもよい。これにより、信号経路SL1~SL3の配置の自由度を高くすることが可能となる。なお、回路基板10,10a,10bにおいて、ビアホール導体v2,v7,v12を囲んでいるビアホール導体v17は、その他のビアホール導体v17よりも大きな径を有していてもよい。これにより、ビアホール導体v2,v7,v12を囲んでいるビアホール導体v17に発生するインピーダンスを低減できる。よって、ビアホール導体v17が接地電位に保たれやすくなる。その結果、信号経路SL1~SL3において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。なお、回路基板10,10a,10bにおいて、ビアホール導体v2,v7,v12は、グランド導体22aに設けられている窪みg1~g3内を通過するものとしているが、例えば、グランド導体22aに設けられている孔を通過してもよい。なお、回路基板10,10a,10bでは、信号経路SL1~SL3はそれぞれ、z軸方向から平面視したときに、主面S1とグランド導体22bとの間において、実装領域R内から実装領域R外まで延在し、かつ、実装領域R外を通過して外部電極16a~16cに接続されている。しかしながら、信号経路SL1~SL3の内の少なくともいずれか一つが、z軸方向から平面視したときに、主面S1とグランド導体22bとの間において、実装領域R内から実装領域R外まで延在し、かつ、実装領域R外を通過して外部電極16a~16cに接続されていればよい。更に、回路モジュール1では、回路基板10,10a,10b上に分波器110のみが実装されているが、スイッチやコイルやキャパシタ等の受動素子が実装されていてもよい。また、回路基板10,10a,10bの各絶縁体層18には、導体が設けられているが、導体が設けられていない絶縁体層18が設けられていてもよい。"