入力信号に応じた上限電圧を出力端子に出力する上アーム回路、及び当該入力信号に応じた下限電圧を当該出力端子に出力する下アーム回路で構成される、インバータ駆動回路であって、前記上アーム回路及び前記下アーム回路は、それぞれ、前記入力信号に基づいたオン動作時に、ソースに印加された電源電圧を、前記上限電圧又は前記下限電圧として、ドレインを介して前記出力端子に出力する出力MOSトランジスタと、オン動作時に、他方のアーム回路が備える出力MOSトランジスタをオフ動作させる検出MOSトランジスタと、前記出力端子に現れる電圧の変化を検出し、前記検出MOSトランジスタのゲート電圧を制御するゲート電圧制御部とを備え、前記ゲート電圧制御部は、前記出力端子に現れる電圧の変化に伴ったゲート電圧の単位時間当たりの変化量が、前記出力MOSトランジスタよりも前記検出MOSトランジスタの方が大きくなるように制御する、インバータ駆動回路。前記検出MOSトランジスタは、前記出力MOSトランジスタとスイッチング特性が同等であることを特徴とする、請求項1に記載のインバータ駆動回路。前記ゲート電圧制御部は、前記検出MOSトランジスタのゲートと前記出力MOSトランジスタのゲートとの間に挿入される抵抗Rと、前記検出MOSトランジスタのゲートと前記出力MOSトランジスタのドレインとの間に挿入される容量Cとを含むことを特徴とする、請求項1に記載のインバータ駆動回路。前記出力MOSトランジスタのゲートに等価的に付加されている抵抗を抵抗Znと、前記出力MOSトランジスタのゲート-ドレイン間に挿入されている寄生容量を容量Cpとすると、前記抵抗R及び容量Cは下記式を満足する値に設定されることを特徴とする、請求項3に記載のインバータ駆動回路。C×ZnR>Cp×Zn前記上アーム回路の前記検出MOSトランジスタは、ドレインに抵抗を介して接続されるツェナーダイオードのカソード電圧を、前記下アーム回路が備える前記出力MOSトランジスタをオフ動作させるための電圧として出力する、請求項1に記載のインバータ駆動回路。上述したように、上記従来のインバータ駆動回路102は、MOSトランジスタの短絡破壊が起こる前に、出力MOSトランジスタTP101又はTN101で発生している誤オン動作を正常にオフ動作に戻す制御を行っている。しかしながら、上記従来のインバータ駆動回路102では、上アーム回路110の出力MOSトランジスタTP101とセンスMOSトランジスタTP102とが、又は下アーム回路120の出力MOSトランジスタTN101とセンスMOSトランジスタTN102とが、同時に誤オン動作を行う。このため、出力MOSトランジスタTP101と出力MOSトランジスタTN101とが同時にオン動作している期間が一瞬あり、その期間はどうしても貫通電流が流れてしまう。それ故に、本発明の目的は、トランジスタに存在する寄生容量の影響を考慮しつつ、誤動作によって上アーム回路の出力トランジスタと下アーム回路の出力トランジスタとが同時にオン動作して貫通電流が流れることを防止した、インバータ駆動回路を提供することである。本発明は、入力信号に応じた上限電圧を出力端子に出力する上アーム回路、及び当該入力信号に応じた下限電圧を当該出力端子に出力する下アーム回路で構成される、インバータ駆動回路に向けられている。そして、上記目的を達成するために、本発明のインバータ駆動回路は、上アーム回路及び下アーム回路のそれぞれが、入力信号に基づいたオン動作時に、ソースに印加された電源電圧を、上限電圧又は下限電圧として、ドレインを介して出力端子に出力する出力MOSトランジスタと、オン動作時に他方のアーム回路が備える出力MOSトランジスタをオフ動作させる検出MOSトランジスタと、出力端子に現れる電圧の変化を検出し、検出MOSトランジスタのゲート電圧を制御するゲート電圧制御部とを備え、ゲート電圧制御部が、出力端子に現れる電圧の変化に伴ったゲート電圧の単位時間当たりの変化量が、出力MOSトランジスタよりも検出MOSトランジスタの方が大きくなるように制御する。かかる構成により、誤動作によって出力MOSトランジスタがオン動作しようとした場合、検出MOSトランジスタが先にオン動作して出力MOSトランジスタのオフ動作を維持させることができる。このインバータ駆動回路では、検出MOSトランジスタと出力MOSトランジスタとが同等のスイッチング特性であることが好ましい。かかる構成により、ゲート電圧制御部における検出MOSトランジスタ及び出力MOSトランジスタのベース電圧の制御が容易になる。典型的なゲート電圧制御部は、検出MOSトランジスタのゲートと出力MOSトランジスタのゲートとの間に挿入される抵抗Rと、検出MOSトランジスタのゲートと出力MOSトランジスタのドレインとの間に挿入される容量Cとを含む。かかる構成により、出力MOSトランジスタのゲートと検出MOSトランジスタのゲートとを別の電圧に制御することが可能となる。より具体的には、出力MOSトランジスタのゲートに等価的に付加されている抵抗を抵抗Znと、出力MOSトランジスタのゲート-ドレイン間に挿入されている寄生容量を容量Cpとすると、抵抗R及び容量Cは、C×ZnR>Cp×Znを満足する値に設定すればよい。このように設計すれば、出力端子に現れる電圧の変化に伴ったゲート電圧の単位時間当たりの変化量が、出力MOSトランジスタよりも検出MOSトランジスタの方が必ず大きくなる。なお、上アーム回路の検出MOSトランジスタが、ドレインに抵抗を介して接続されるツェナーダイオードのカソード電圧を、下アーム回路が備える出力MOSトランジスタをオフ動作させるための電圧として出力する構成にしてもよい。この構成にすれば、上アーム回路の電源電圧が高い場合でも、上アーム回路の検出MOSトランジスタからの出力を下アーム回路に入力することができる。上述のように、本発明のインバータ駆動回路によれば、誤動作によって上アーム回路の出力MOSトランジスタと下アーム回路の出力MOSトランジスタとが同時にオン動作することがない。これにより、出力MOSトランジスタと出力MOSトランジスタとに貫通電流が流れることを防止することができる。以下、本発明の各実施形態を、図面を参照しながら説明する。<第1の実施形態>図1は、本発明の第1の実施形態に係るインバータ駆動回路1の構成を示す図である。図1において、第1の実施形態に係るインバータ駆動回路1は、出力信号VMの上限電圧ハイ電圧を生成する上アーム回路10、及び出力信号VMの下限電圧ロー電圧を生成する下アーム回路20で構成される。上アーム回路10は、上アーム駆動部11、上アームバッファ12、上アームゲート電圧制御部13、上アーム出力トランジスタTP1、上アーム検出トランジスタTP2、及び抵抗RP3を備える。下アーム回路20は、下アーム駆動部21、下アームバッファ22、下アームゲート電圧制御部23、下アーム出力トランジスタTN1、下アーム検出トランジスタTN2、及び抵抗RN3を備える。また、上アームゲート電圧制御部13は、抵抗RP2及び容量CPで構成され、下アームゲート電圧制御部23は、抵抗RN2及び容量CNで構成される。まず、インバータ駆動回路1の各構成の概要を説明する。上アーム回路10において、上アーム駆動部11は、入力端子30から与えられる入力信号Vs及び下アーム回路20の下アーム検出トランジスタTN2から出力される検出電圧Venを入力し、入力信号Vsと検出電圧Venとに応じた駆動信号Vspを出力する。この駆動信号Vspは、上アーム出力トランジスタTP1及び上アーム検出トランジスタTP2のオン動作又はオフ動作を切り換えるための信号である。駆動信号Vspは、上アームバッファ12を介した後、ゲート電圧Vgpとして上アーム出力トランジスタTP1のゲートに入力される。また、駆動信号Vspは、上アームバッファ12及び抵抗RP2を介した後、ゲート電圧Vgp’として上アーム検出トランジスタTP2のゲートに入力される。上アーム出力トランジスタTP1は、典型的にはPチャネル型のMOSトランジスタである。この上アーム出力トランジスタTP1は、ゲートにゲート電圧Vgpが入力され、ソースに電源電圧VHが印加され、ドレインが出力端子40に接続されている。また、上アーム出力トランジスタTP1には、ゲート-ドレイン間に寄生容量CPp点線で描画が存在している。ゲートに入力されるゲート電圧Vgpがトランジスタをオン動作させる電圧レベルである場合、上アーム出力トランジスタTP1は、ソース-ドレイン間を導通させて出力端子40に現れる出力電圧VMを電源電圧VHに引き上げる。上アーム検出トランジスタTP2は、典型的にはPチャネル型のMOSトランジスタであり、上アーム出力トランジスタTP1と同等のスイッチング特性を有している。この上アーム検出トランジスタTP2は、ゲートにゲート電圧Vgp’が入力され、ソースに電源電圧VHが印加され、ドレインが抵抗RP3を介して接地されている。なお、この上アーム検出トランジスタTP2にもゲート-ドレイン間に寄生容量が存在するが、本発明の動作に直接影響を及ぼさないため、寄生容量に関する記述及び説明を省略する。ゲートに入力されるゲート電圧Vgp’がトランジスタをオン動作させる電圧レベルである場合、上アーム検出トランジスタTP2は、ソース-ドレイン間を導通させて抵抗RP3に応じた検出電圧Vepをドレインに生成する。この検出電圧Vepは、下アーム回路20に与えられる。また、下アーム回路20において、下アーム駆動部21は、入力端子30から与えられる入力信号Vs及び上アーム回路10の上アーム検出トランジスタTP2から出力される検出電圧Vepを入力し、入力信号Vsと検出電圧Vepとに応じた駆動信号Vsnを出力する。この駆動信号Vsnは、下アーム出力トランジスタTN1及び下アーム検出トランジスタTN2のオン動作又はオフ動作を切り換えるための信号である。駆動信号Vsnは、下アームバッファ22を介した後、ゲート電圧Vgnとして下アーム出力トランジスタTN1のゲートに入力される。また、駆動信号Vsnは、下アームバッファ22及び抵抗RN2を介した後、ゲート電圧Vgn’として下アーム検出トランジスタTN2のゲートに入力される。下アーム出力トランジスタTN1は、典型的にはNチャネル型のMOSトランジスタである。この下アーム出力トランジスタTN1は、ゲートにゲート電圧Vgnが入力され、ソースに電源電圧VGVG<VHが印加され、ドレインが出力端子40に接続されている。また、下アーム出力トランジスタTN1には、ゲート-ドレイン間に寄生容量CNp点線で描画が存在している。ゲートに入力されるゲート電圧Vgnがトランジスタをオン動作させる電圧レベルである場合、下アーム出力トランジスタTN1は、ソース-ドレイン間を導通させて出力端子40に現れる出力電圧VMを電源電圧VGに引き下げる。下アーム検出トランジスタTN2は、典型的にはNチャネル型のMOSトランジスタであり、下アーム出力トランジスタTN1と同等のスイッチング特性を有している。この下アーム検出トランジスタTN2は、ゲートにゲート電圧Vgn’が入力され、ソースに電源電圧VGが印加され、ドレインが抵抗RN3を介して電源電圧VLVG<VL<VHに接続されている。なお、この下アーム検出トランジスタTN2にもゲート-ドレイン間に寄生容量が存在するが、本発明の動作に直接影響を及ぼさないため、寄生容量に関する記述及び説明を省略する。ゲートに入力されるゲート電圧Vgn’がトランジスタをオン動作させる電圧レベルである場合、下アーム検出トランジスタTN2は、ソース-ドレイン間を導通させて抵抗RN3に応じた検出電圧Venをドレインに生成する。この検出電圧Venは、上アーム回路10に与えられる。次に、インバータ駆動回路1が行う処理を、図2及び図3をさらに参照して詳細に説明する。図2は、インバータ駆動回路1の上アーム回路10のトランジスタがオン動作を行う場合における各電圧の変化をタイムチャートで示した図である。図3は、インバータ駆動回路1の下アーム回路20のトランジスタがオン動作を行う場合における各電圧の変化をタイムチャートで示した図である。まず、図2を参照して、上アーム回路10のトランジスタがオン動作を行う場合の処理を説明する。なお、直前までハイレベルの入力信号Vsに従って下アーム回路20のトランジスタがオン動作を行っているものとして説明する。入力信号Vsがハイレベルからローレベルに変化すると図2の1、下アーム駆動部21は、出力する駆動信号Vsnをハイレベルからローレベルに変化させる図2の2。この駆動信号Vsnの変化に合わせて、下アームバッファ22が出力するゲート電圧Vgnもハイレベルからローレベルに徐々に変化し、同時に抵抗RN2を介したゲート電圧Vgn’もハイレベルからローレベルに徐々に変化する図2の3。なお、ゲート電圧Vgn’がゲート電圧Vgnよりも緩やかに変化するのは、抵抗RN2によって生じる時定数の影響による。ゲート電圧Vgnがハイレベルからローレベルに変化して下アーム出力トランジスタTN1の閾値に達すると、下アーム出力トランジスタTN1は、オン動作からオフ動作に切り替わる。この動作の切り替わりにより、下アーム出力トランジスタTN1のソース-ドレイン間が非導通となる。また、ゲート電圧Vgn’がハイレベルからローレベルに変化して下アーム検出トランジスタTN2の閾値に達すると、下アーム検出トランジスタTN2も、オン動作からオフ動作に切り替わる。この動作の切り替わりにより、下アーム検出トランジスタTN2のソース-ドレイン間が非導通となり、電源電圧VLが抵抗RN3を介して下アーム検出トランジスタTN2のドレインに現れる。従って、ローレベル電源電圧VGであった検出電圧Venは、ハイレベル電源電圧VLに変化して図2の4、上アーム回路10の上アーム駆動部11に与えられる。上アーム駆動部11は、ローレベルに変化した入力信号Vsとハイレベルに変化した検出電圧Venとを入力し、出力する駆動信号Vspをハイレベルからローレベルに変化させる図2の5。この駆動信号Vspの変化に合わせて、上アームバッファ12が出力するゲート電圧Vgpもハイレベルからローレベルに徐々に変化し、同時に抵抗RP2を介したゲート電圧Vgp’もハイレベルからローレベルに徐々に変化する図2の6。なお、ゲート電圧Vgpとゲート電圧Vgp’との変化が異なるのは、抵抗RP2によって生じる時定数の影響による。ゲート電圧Vgpがハイレベルからローレベルに変化して上アーム出力トランジスタTP1の閾値に達すると、上アーム出力トランジスタTP1は、オフ動作からオン動作に切り替わる。この動作の切り替わりにより、上アーム出力トランジスタTP1のソース-ドレイン間が導通して、電源電圧VHに応じた駆動電流が出力端子40へ流れて出力電圧VMが上昇する図2の7。この出力電圧VMの上昇は、下アーム回路20において、寄生容量CNpを介してゲート電圧Vgnを上昇させ、かつ、容量CNを介してゲート電圧Vgn’を上昇させる図2の8。ここで、抵抗RN2の抵抗値及び容量CNの容量値を、後述する数式に従って、ゲート電圧Vgn’の単位時間当たりの変化量上昇量がゲート電圧Vgnの単位時間当たりの変化量上昇量よりも大きくなるように決定する。これにより、下アーム検出トランジスタTN2のゲート電圧Vgn’が最初にスイッチング閾値を超えるため図2の8、スイッチング特性が同等である両者は下アーム出力トランジスタTN1よりも先に下アーム検出トランジスタTN2がオン動作することになる。このオン動作によって下アーム検出トランジスタTN2のソース-ドレイン間が導通し、ハイレベルであった検出電圧Venがローレベルに変化する図2の9。上アーム駆動部11は、検出電圧Venがローレベルに変化したことに応じて、出力する駆動信号Vspをローレベルからハイレベルに変化させる図2の10。この駆動信号Vspの変化に合わせて、上アームバッファ12が出力するゲート電圧Vgpもローレベルからハイレベルに変化する。そして、ゲート電圧Vgpがローレベルからハイレベルに変化して上アーム出力トランジスタTP1の閾値に達すると、上アーム出力トランジスタTP1は、オン動作からオフ動作に切り替わる。この動作の切り替わりにより、上アーム出力トランジスタTP1のソース-ドレイン間が非導通となり、電源電圧VHに応じた駆動電流が出力端子40へ流れなくなり、出力電圧VMの上昇が停止する図2の11。出力電圧VMの上昇が停止すると、下アーム回路20において、寄生容量CNpを介したゲート電圧Vgnの上昇、及び容量CNを介したゲート電圧Vgn’の上昇がなくなる図2の12。このゲート電圧Vgn’の上昇がなくなることにより、下アーム検出トランジスタTN2は、下アームバッファ22が出力しかつ抵抗RN2を介した本来のゲート電圧Vgn’に従って、オン動作からオフ動作に切り替わり、再びハイレベルの検出電圧Venを上アーム駆動部11に出力する図2の13。これに対して、下アーム出力トランジスタTN1は、下アームバッファ22が出力する本来のゲート電圧Vgnに従って、オフ動作の状態を維持する図2の14。以降、出力電圧VMが電源電圧VHに達するまで、上アーム出力トランジスタTP1:オン動作→下アーム検出トランジスタTN2:オン動作→上アーム出力トランジスタTP1:オフ動作→下アーム検出トランジスタTN2:オフ動作→へという処理を繰り返し行う図2の15。出力電圧VMが電源電圧VHに達して電圧が安定すれば図2の16、上アーム出力トランジスタTP1がオン動作かつ下アーム出力トランジスタTN1がオフ動作の状態で安定する図2の17。このように、上アーム回路10のトランジスタがオン動作を行う処理では、出力電圧VMが上昇過程にあり、寄生容量CNpを介して下アーム出力トランジスタTN1が誤オン動作しそうな場合には、容量CNを介して下アーム検出トランジスタTN2を先に強制的に誤オン動作させる。これにより、下アーム出力トランジスタTN1を、寄生容量CNpによって誤オン動作させることなく、下アームバッファ22が出力するゲート電圧Vgnに従った正常なスイッチング動作に戻すことができる。次に、図3を参照して、下アーム回路20のトランジスタがオン動作を行う場合の処理を説明する。なお、直前までローレベルの入力信号Vsに従って上アーム回路10のトランジスタがオン動作を行っているものとして説明する。入力信号Vsがローレベルからハイレベルに変化すると図3の1、上アーム駆動部11は、出力する駆動信号Vspをローレベルからハイレベルに変化させる図3の2。この駆動信号Vspの変化に合わせて、上アームバッファ12が出力するゲート電圧Vgpもローレベルからハイレベルに徐々に変化し、同時に抵抗RP2を介したゲート電圧Vgp’もローレベルからハイレベルに徐々に変化する図3の3。なお、ゲート電圧Vgp’がゲート電圧Vgpよりも緩やかに変化するのは、抵抗RP2によって生じる時定数の影響による。ゲート電圧Vgpがローレベルからハイレベルに変化して上アーム出力トランジスタTP1の閾値に達すると、上アーム出力トランジスタTP1は、オン動作からオフ動作に切り替わる。この動作の切り替わりにより、上アーム出力トランジスタTP1のソース-ドレイン間が非導通となる。また、ゲート電圧Vgp’がローレベルからハイレベルに変化して上アーム検出トランジスタTP2の閾値に達すると、上アーム検出トランジスタTP2も、オン動作からオフ動作に切り替わる。この動作の切り替わりにより、上アーム検出トランジスタTP2のソース-ドレイン間が非導通となり、上アーム検出トランジスタTP2のドレインが接地レベルになる。従って、ハイレベル電源電圧VHであった検出電圧Vepは、ローレベルGNDに変化して図3の4、下アーム回路20の下アーム駆動部21に与えられる。下アーム駆動部21は、ハイレベルに変化した入力信号Vsとローレベルに変化した検出電圧Vepとを入力し、出力する駆動信号Vsnをローレベルからハイレベルに変化させる図3の5。この駆動信号Vsnの変化に合わせて、下アームバッファ22が出力するゲート電圧Vgnもローレベルからハイレベルに徐々に変化し、同時に抵抗RN2を介したゲート電圧Vgn’もローレベルからハイレベルに徐々に変化する図3の6。なお、ゲート電圧Vgnとゲート電圧Vgn’との変化が異なるのは、抵抗RN2によって生じる時定数の影響による。ゲート電圧Vgnがローレベルからハイレベルに変化して下アーム出力トランジスタTN1の閾値に達すると、下アーム出力トランジスタTN1は、オフ動作からオン動作に切り替わる。この動作の切り替わりにより、下アーム出力トランジスタTN1のソース-ドレイン間が導通して、電源電圧VGに応じた駆動電流が出力端子40から流れて出力電圧VMが下降する図3の7。この出力電圧VMの下降は、上アーム回路10において、寄生容量CPpを介してゲート電圧Vgpを下降させ、かつ、容量CPを介してゲート電圧Vgp’を下降させる図3の8。ここで、抵抗RP2の抵抗値及び容量CPの容量値を、後述する数式に従って、ゲート電圧Vgp’の単位時間当たりの変化量上昇量がゲート電圧Vgpの単位時間当たりの変化量上昇量よりも大きくなるように決定する。これにより、上アーム検出トランジスタTP2のゲート電圧Vgp’が最初にスイッチング閾値を超えるため図3の8、スイッチング特性が同等である両者は上アーム出力トランジスタTP1よりも先に上アーム検出トランジスタTP2がオン動作することになる。このオン動作によって上アーム検出トランジスタTP2のソース-ドレイン間が導通し、ローレベルであった検出電圧Vepがハイレベルに変化する図3の9。下アーム駆動部21は、検出電圧Vepがハイレベルに変化したことに応じて、出力する駆動信号Vsnをハイレベルからローレベルに変化させる図3の10。この駆動信号Vsnの変化に合わせて、下アームバッファ22が出力するゲート電圧Vgnもハイレベルからローレベルに変化する。そして、ゲート電圧Vgnがハイレベルからローレベルに変化して下アーム出力トランジスタTN1の閾値に達すると、下アーム出力トランジスタTN1は、オン動作からオフ動作に切り替わる。この動作の切り替わりにより、下アーム出力トランジスタTN1のソース-ドレイン間が非導通となり、電源電圧VGに応じた駆動電流が出力端子40から流れなくなり、出力電圧VMの下降が停止する図3の11。出力電圧VMの下降が停止すると、上アーム回路10において、寄生容量CPpを介したゲート電圧Vgpの下降、及び容量CPを介したゲート電圧Vgp’の下降がなくなる図3の12。このゲート電圧Vgp’の下降がなくなることにより、上アーム検出トランジスタTP2は、上アームバッファ12が出力しかつ抵抗RP2を介した本来のゲート電圧Vgp’に従って、オン動作からオフ動作に切り替わり、再びローレベルの検出電圧Vepを下アーム駆動部21に出力する図3の13。これに対して、上アーム出力トランジスタTP1は、上アームバッファ12が出力する本来のゲート電圧Vgpに従って、オフ動作の状態を維持する図3の14。以降、出力電圧VMが電源電圧VGに達するまで、下アーム出力トランジスタTN1:オン動作→上アーム検出トランジスタTP2:オン動作→下アーム出力トランジスタTN1:オフ動作→上アーム検出トランジスタTP2:オフ動作→へという処理を繰り返し行う図3の15。出力電圧VMが電源電圧VGに達して電圧が安定すれば図3の16、下アーム出力トランジスタTN1がオン動作かつ上アーム出力トランジスタTP1がオフ動作の状態で安定する図3の17。このように、下アーム回路20のトランジスタがオン動作を行う処理では、出力電圧VMが下降過程にあり、寄生容量CPpを介して上アーム出力トランジスタTP1が誤オン動作しそうな場合には、容量CPを介して上アーム検出トランジスタTP2を先に強制的に誤オン動作させる。これにより、上アーム出力トランジスタTP1を、寄生容量CPpによって誤オン動作させることなく、上アームバッファ12が出力するゲート電圧Vgpに従った正常なスイッチング動作に戻すことができる。次に、出力電圧VMが変化することによって出力トランジスタ及び検出トランジスタのゲート電圧が変化する原理を、図4及び図5をさらに参照して説明する。なお、本実施形態では下アーム回路20の下アーム出力トランジスタTN1及び下アーム検出トランジスタTN2について原理を説明するが、上アーム回路10の上アーム出力トランジスタTP1及び上アーム検出トランジスタTP2に関しても同様である。図4は、下アームバッファ22を下アーム出力トランジスタTN1のソースと同電位に接続された抵抗Znと見なした場合における下アーム回路20の等価回路を示す図である。図4aは、下アーム出力トランジスタTN1について考えた等価回路であり、図4bは、下アーム検出トランジスタTN2について考えた等価回路である。抵抗ZTN1は、下アーム出力トランジスタTN1が持つ抵抗値である。但し、下アーム出力トランジスタTN1がオフ動作時における寄生容量CNpの影響を求める場合には、抵抗ZTN1は無限大と見なすことができるため、図4aの等価回路は図5aの等価回路に簡略化できる。まず、定性的考察によって、図5aに示す等価回路の動作を確認する。出力電圧VMが上昇したとき、出力電圧VMからグラウンドに向かって電流I1が流れ、寄生容量CNpに電荷が蓄積される。このときに流れる電流I1と抵抗Znとの積で求まる電圧が、ゲート電圧VgnとなるVgn=I1×Zn。従って、ゲート電圧Vgnは、抵抗Znが大きいと高くなる。つまり、ゲート電圧Vgnは、抵抗Znの値に依存する。また、ゲート電圧Vgnは、電流I1が増えると高くなる。この電流I1は、寄生容量CNpの大きさに応じて定まり、寄生容量CNpが大きければ蓄積すべき電荷量が増えるため、単位時間当たりの移動電荷量で定義される電流が増えるのである。つまり、ゲート電圧Vgnは、寄生容量CNpの大きさに依存する。さらに、出力電圧VMの変化率が大きいと短時間で電圧が大きく変わるので、電流I1の変化も大きくなる。つまり、ゲート電圧Vgnは、出力電圧VMの変化率に依存する。次に、定量的考察によって、図5aに示す等価回路の動作を確認する。ある時刻tにおける出力電圧VMをVMtとし、寄生容量CNpにかかる電圧をVCNpとし、抵抗Znにかかる電圧をVZnとすると、キルヒホッフの電圧側により、出力電圧VMを求める次式[1]が得られる。この式[1]を時間tで微分すると電圧変化率が得られ、次式[2]となる。ここで、寄生容量CNp及び抵抗Znは、時間、電圧、電流、及び電荷に依存しない定数であるとすると、式[2]は次式[3]と表せる。今、出力電圧VMが、電源電圧VG=0Vの状態上アーム出力トランジスタTP1がオフ動作及び下アーム出力トランジスタTN1がオン動作から、徐々に上昇しはじめた上アーム出力トランジスタTP1がオン動作及び下アーム出力トランジスタTN1がオフ動作に移行した場合を考える。出力電圧VMは、比例定数VPで時間tについて線形で変化するとき、次式[4]で表される。そして、式[4]を式[3]に代入して整理すると、微分方程式[5]を得られる。この式[5]を、次式[6]に変形する。この式[6]を、時間tを変数として積分定数D1及びD2を用いてQCNptを解くと、次式[7]が得られる。電流I1は、I1=dQCNp/dtであるため、式[7]を時間tで微分して電流を求める。なお、D3は積分定数である。ここで、時間t=0では、出力電圧VMの変化がないため、電流I1もゼロである。よって、式[8]にt=0を代入して、I1t=0から積分定数D3が式[9]によって求める。よって、この式[9]を式[8]に代入してI1tを整理すると式[10]が得られる。従って、ゲート電圧Vgnは、式[11]で求められることになる。このように、得られた式[11]では、ゲート電圧Vgnが、抵抗Znの値に比例し、また寄生容量CNpの大きさに比例し、さらに出力電圧VMの変化率に比例する。この結果は、上述した定性的考察の内容とも一致する。この演算式は、下アーム検出トランジスタTN2のゲート電圧Vgn’についても同様であり、下アーム出力トランジスタTN1がオフ動作時には抵抗ZTN1を無限大と見なすことができるので、等価回路は図4bから図5bへと簡略化される。従って、上記式[11]の抵抗Znを抵抗ZnZRN2に、寄生容量CNpを容量CNにそれぞれ置き換えることで、次式[12]に示すようにゲート電圧Vgn’の演算式が求められる。このように求められた式[11]及び式[12]から、ゲート電圧Vgn’の単位時間当たりの変化量上昇量がゲート電圧Vgnの単位時間当たりの変化量上昇量よりも大きくなるための条件として、次式[13]が得られる。この式[13]を満足させる値で抵抗RN2及び容量CNを設定すれば、常に下アーム出力トランジスタTN1よりも先に下アーム検出トランジスタTN2がオン動作することになる。以上のように、本発明の第1の実施形態に係るインバータ駆動回路1によれば、各検出トランジスタのベースに、抵抗を介してベース電圧を印加し、かつ容量を介して出力電圧VMに接続する。この構成により、出力電圧VMの変化に伴ってゲート電圧が上昇又は下降しても、出力トランジスタよりも検出トランジスタの方が先にオン動作してゲート電圧の変化が逆方向となるように制御する。従って、インバータ駆動回路1では、上アーム出力トランジスタと下アーム出力トランジスタとが同時にオン動作することがないため、貫通電流が流れることを防止することができる。<第2の実施形態>上記第1の実施形態では、上アーム検出トランジスタTP2がオン動作した場合に上アーム検出トランジスタTP2のドレインに現れる検出電圧Vepは、電源電圧VHとほぼ等価なハイレベルとなる。このため、下アーム駆動部21で用いられる電源電圧が電源電圧VH以下であった場合に、このハイレベルの検出電圧Vepをそのまま下アーム駆動部21に与えてしまうと正常に動作しないおそれが生じる。そこで、この第2の実施形態では、検出電圧Vepを下アーム駆動部21で用いられるレベルにして与えるインバータ駆動回路の構成を説明する。図6は、本発明の第2の実施形態に係るインバータ駆動回路2の構成を示す図である。図6において、第2の実施形態に係るインバータ駆動回路2は、出力信号VMの上限電圧を生成する上アーム回路50、及び出力信号VMの下限電圧を生成する下アーム回路20で構成される。上アーム回路50は、上アーム駆動部11、上アームバッファ12、上アームゲート電圧制御部13、上アーム出力トランジスタTP1、上アーム検出トランジスタTP2、抵抗RP4、及びツェナーダイオードDPを備える。下アーム回路20は、下アーム駆動部21、下アームバッファ22、下アームゲート電圧制御部23、下アーム出力トランジスタTN1、下アーム検出トランジスタTN2、及び抵抗RN3を備える。この第2の実施形態に係るインバータ駆動回路2は、上記第1の実施形態に係るインバータ駆動回路1と比べて、上アーム回路50における抵抗RP4及びツェナーダイオードDPの構成が異なる。第2の実施形態に係るインバータ駆動回路2のその他の構成は、第1の実施形態に係るインバータ駆動回路1と同様であるため、同一の参照符号を付してその構成の概要説明を省略する。また、第2の実施形態に係るインバータ駆動回路2が行う処理や出力電圧VMが変化することによって出力トランジスタ及び検出トランジスタのゲート電圧が変化する原理も、上記第1の実施形態に係るインバータ駆動回路1と同様であるため説明を省略する。上アーム検出トランジスタTP2のドレインは、直列に接続された抵抗RP4及びツェナーダイオードDPを介してグラウンドGNDに接続されている。ツェナーダイオードDPは、アノードがグラウンドGNDに、カソードが抵抗RP4に、それぞれ接続されている。下アーム回路20に与える検出電圧Vepは、抵抗RP4とツェナーダイオードDPとの接続点に現れる電圧である。この抵抗RP4及びツェナーダイオードDPの構成により、オン動作した上アーム検出トランジスタTP2のドレインに現れる検出電圧Vepは、ソースに印加される電源電圧VHにかかわらず、ツェナーダイオードDPが有するツェナー電圧となる。従って、ツェナーダイオードDPが有するツェナー電圧を適切に設定すれば、下アーム駆動部21で用いられる電源電圧が電源電圧VH以下であっても、下アーム駆動部21が検出電圧Vepに対する正常な動作を行うことができる。以上のように、本発明の第2の実施形態に係るインバータ駆動回路2によれば、上アーム検出トランジスタTP2が下アーム駆動部21へ出力する検出電圧Vepのハイレベルを設定する。これにより、上アーム検出トランジスタTP2に印加される電源電圧VHにかかわらず、下アーム駆動部21が正常に動作できる電圧レベルの検出電圧Vepを、下アーム駆動部21に与えることができる。