トランザクションログに保存されたいくつかのエントリーを調べ、それにより書き込みパターンを判定することと、前記書き込みパターンに基づいて前記メモリを読み出すことと、前記書き込みパターンに基づいて前記メモリから読み出されたデータに関連付けられた情報で前記トランザクションログを更新することと、前記トランザクションログを用いて論理アドレスLAテーブルを更新することと、を含む、トランザクションログ復元のための方法。前記書き込みパターンに基づいて前記メモリを読み出すことはメモリにおけるページを読み出すことを含む、請求項1に記載の方法。前記トランザクションログは、データが前記メモリに最近書き込まれた位置に関する情報を含む、請求項1から請求項2のいずれか1つに記載の方法。前記トランザクションログは、更新される前に読み出された前記ページに関連付けられた情報を有さなかった、請求項2に記載の方法。前記トランザクションログを更新することは、前記トランザクションログを、データを含むメモリにおいて読み出されたページに関連付けられた情報で更新することを含む、請求項2に記載の方法。前記メモリを読み出すことは、消去ページが見出されるまで前記書き込みパターンに基づく順序で前記メモリにおけるページを読み出すことを含む、請求項1から請求項2のいずれか1つに記載の方法。いくつかのブロックの第1ページおよび最終ページを読み出すことにより部分的に書き込まれたブロックの位置を特定することと、前記書き込みパターンに基づく順序で前記メモリにおいて読み出された前記ページが消去ページを含まないブロックにあるときに前記部分的に書き込まれたブロックに含まれるデータのタイプを判定することとをさらに含む、請求項2に記載の方法。ホストデータを含む前記部分的に書き込まれたブロックのページを読み出すことをさらに含む、請求項7に記載の方法。データを含む前記部分的に書き込まれたブロックにおいて読み出されたページに関連付けられた情報で前記トランザクションログを更新することをさらに含む、請求項8に記載の方法。メモリシステムを操作するための方法であって、書き込みパターンに基づく順序でトランザクションログにおける関連付けられたデータを有さない前記メモリシステムにおけるページを読み出すことと、前記書き込みパターンに基づいて読み出された前記ページに関連付けられた情報でトランザクションログを更新することと、前記更新されたトランザクションログを用いて不揮発性メモリにおける論理アドレスLAテーブルを更新することと、を含む方法。電源中断の前に前記LAテーブルを周期的に前記不揮発性メモリに格納することをさらに含み、前記格納されたLAテーブルは揮発性メモリにおけるLAテーブルのコピーである、請求項10に記載の方法。前記揮発性メモリにおける前記LAテーブルは前記メモリシステムにおける各書き込み動作後に更新される、請求項11に記載の方法。前記LAテーブルを更新する前に、不揮発性メモリにおける前記LAテーブルは、前記LAテーブルが不揮発性メモリに格納された最終時間と電源中断との間で実行された書き込み動作に関する情報を含まない、請求項11に記載の方法。電源中断後に前記メモリシステムの電源投入時に前記更新されたLAテーブルを揮発性メモリにコピーすることをさらに含む、請求項10から請求項11のいずれか1つに記載の方法。前記書き込みパターンは、前記メモリシステムにおけるどの位置にデータを書き込むかを判定する書き込みパターンアルゴリズムに基づく、請求項10から請求項11のいずれか1つに記載の方法。前記書き込みパターンは、データが次に書き込まれたであろう前記メモリシステムにおける位置に関する情報を含む、請求項15に記載の方法。前記方法は、前記書き込みパターンに基づいて読み出された前記ページにおいて実行された有効書き込みを検証することを含む、請求項16に記載の方法。書き込みパターンに基づく順序でページを読み出し、それにより不揮発性メモリにおけるトランザクションログまたは論理アドレスLAテーブルになかった書き込み動作情報を見出すことと、前記見出された書き込み動作情報を用いて前記トランザクションログを更新することと、前記更新されたトランザクションログを用いて不揮発性メモリにおける前記LAテーブルを更新することと、前記LAテーブルを揮発性メモリに格納することと、を含む、メモリシステムにおけるトランザクションログ復元のための方法。前記書き込み動作に関する情報を見出すことは、データが次に前記メモリシステムにおいて書き込まれたであろう位置を前記書き込みパターンから判定することを含む、請求項18に記載の方法。前記データが次に書き込まれたであろう前記位置を判定することは書き込みパターンアルゴリズムを用いることを含む、請求項19に記載の方法。前記トランザクションログを更新することは前記電源中断後に破損した前記トランザクションログの最終ページを更新することを含む、請求項18から請求項19のいずれか1つに記載の方法。前記方法は前記LAテーブルのコピーを周期的に前記揮発性メモリに格納することを含む、請求項18から請求項19のいずれか1つに記載の方法。前記方法は、前記LAテーブルのコピーを前記不揮発性メモリに格納した後に実行された動作に対する読み出し動作および書き込み動作に関する情報を前記トランザクションログに記録することを含む、請求項18から請求項19のいずれか1つに記載の方法。前記不揮発性メモリにおける前記LAテーブルを前記更新されたトランザクションログを用いて更新することは、前記LAテーブルが前記不揮発性メモリにコピーされた最終時間と電源中断との間に実行された書き込みに関する情報を追加することを含む、請求項18から請求項19のいずれか1つに記載の方法。論理アドレスLAテーブルおよびトランザクションログを格納するよう構成された不揮発性メモリ、およびデータがメモリにおいてどこに書き込まれたかを示すトランザクションログにおける情報を調べることにより書き込みパターンを判定することと、前記書き込みパターンに基づく順序で前記メモリにおけるページを読み出すことと、前記トランザクションログを、メモリにおいて読み出された前記ページに関連付けられた情報で更新することと、前記トランザクションログを用いて前記論理アドレスLAテーブルを更新することと、を行うよう構成されたコントローラ、を含むメモリシステム。前記トランザクションログは、前記LAテーブルを不揮発性メモリに格納した後に前記メモリシステムにおいて実行された書き込みに関する情報を記録するよう構成された、請求項25に記載のメモリシステム。前記コントローラは、前記書き込みパターンに基づく順序でメモリにおけるページを読み出すことによりトランザクションログにおけるトランザクションログ情報の最終ページを再作成するよう構成された、請求項25に記載のメモリシステム。前記コントローラは書き込みパターンアルゴリズムに基づいて前記書き込みパターンを作成するよう構成された、請求項25から請求項27のいずれか1つに記載のメモリシステム。論理アドレスLAテーブルおよびトランザクションログを格納するよう構成された不揮発性メモリ、および書き込みパターンに基づく順序でページを読み出すことにより前記トランザクションログを更新することと、前記LAテーブルを、前記更新されたトランザクションログを用いて、電源中断後に前記LAテーブルから失われた情報で更新することと、を行うよう構成されたコントローラ、を含むメモリシステム。前記コントローラは前記更新されたLAテーブルのコピーを揮発性メモリに格納するようさらに構成された、請求項29に記載のメモリシステム。前記コントローラは前記揮発性メモリにおける前記更新されたLAテーブルを継続的に更新するよう、および前記継続的に更新されるLAテーブルのコピーを前記不揮発性メモリに300秒毎に少なくとも1回格納するよう、構成された、請求項30に記載のメモリシステム。前記コントローラは前記書き込みパターンを前記トランザクションログを用いて判定するよう構成された、請求項29から請求項30のいずれか1つに記載のメモリシステム。前記コントローラはデータが次に前記メモリシステムにおいてどこに書き込まれたであろうかを前記書き込みパターンを用いて判定するよう構成された、請求項32に記載のメモリシステム。前記LAテーブルは論理ブロックアドレスLBAテーブルである、請求項29から請求項30のいずれか1つに記載のメモリシステム。本開示はメモリにおけるトランザクションログ復元のための方法を含む。1つの係る方法は、トランザクションログ内に保存されたいくつかのエントリーを調べ、それにより書き込みパターンを判定することと、書き込みパターンに基づいてメモリを読み出すことと、トランザクションログを、書き込みパターンに基づいてメモリから読み出されたデータに関連付けられた情報で更新することと、論理アドレスLAテーブルを、トランザクションログを用いて更新することと、を含む。本開示の以下の詳細な説明においては添付の図面が参照される。なお、添付の図面は本開示の一部を形成するものであり、添付の図面においては1つまたは複数の実施形態が実施され得る1つまたは複数の方法が例示により示される。これらの実施形態は、当業者が本開示の実施形態を実施することが可能となるよう十分詳細に説明される。他の実施形態も利用され得ること、およびプロセス的変更例、電気的変更例、および/または構造的変更例が本開示の範囲から逸脱することなく可能であること、が理解されるべきである。本開示の以下の詳細な説明においては添付の図面が参照される。なお、添付の図面は本開示の一部を形成するものであり、添付の図面においては1つまたは複数の実施形態が実施され得る1つまたは複数の方法が例示により示される。これらの実施形態は、当業者が本開示の実施形態を実施することが可能となるよう十分詳細に説明される。他の実施形態も利用され得ること、およびプロセス的変更例、電気的変更例、および/または構造的変更例が本開示の範囲から逸脱することなく可能であること、が理解されるべきである。特に図面における参照番号に関して本明細書において用いられるN、M、およびRの指示子は、係る方法で指示されるいくつかの特定の特徴が本開示の1つまたは複数の実施形態に含まれ得ることを示す。本明細書における図面は、番号付与の習慣にしたがって、最初の桁単数または複数は図面番号に対応し、残りの桁は図面における構成要素または構成品を指すものである。異なる図面の間での同様の構成要素または構成品は同様の数字を使用することにより示され得る。例えば108は図1における要素08を参照し、同様の構成要素は図2においては208として参照され得る。理解され得るように、本明細書における様々な実施形態において示される構成要素が追加、交換、および/または排除されると、本開示のいくつかの追加的な実施形態が提供され得る。加えて理解されるように、これらの図面において提供される構成要素の比率および相対的尺度は本発明の特定の実施形態を示すために用いられたものであり、制限的な意味で解釈されるべきではない。図1は本開示の1つまたは複数の実施形態に係る、少なくとも1つのメモリシステム104を含むコンピューティングシステム100の機能ブロック図である。図1において示される実施形態において、メモリシステム104、例えばソリッドステートドライブSSDは、物理ホストインターフェース106と、コントローラ108、例えばメモリシステム制御回路と、1つまたは複数のソリッドステートメモリ装置110-1、......、110-Nとを含み得る。ソリッドステートメモリ装置110-1、......、110-Nは、例えばメモリ装置にフォーマットされたファイルシステムを用いて、メモリシステムのためのストレージボリュームを提供する。1つまたは複数の実施形態において、コントローラ108は、物理インターフェース106およびソリッドステートメモリ装置110-1、......、110-Nを含むプリント回路基板に連結された特定用途集積回路ASIC:applicationspecificintegratedcircuitであり得る。図1において示されるように、コントローラ108は物理ホストインターフェース106と、ソリッドステートメモリ装置110-1、......、110-Nとに連結され得る。物理ホストインターフェース106は、メモリシステム104とホストシステム102等の他の装置との間で情報を伝達するために用いられ得る。ホストシステム102はメモリアクセス装置、例えばプロセッサを含み得る。当業者は、プロセッサが、並列処理システム、いくつかのコプロセッサ、その他等の、1つまたは複数のプロセッサを意図し得ることを理解するであろう。ホストシステムの例は、ラップトップコンピュータ、パーソナルコンピュータ、デジタルカメラ、デジタル録音再生装置、モバイル電話、PDA、メモリカードリーダ、インターフェースハブ、その他を含む。1つまたは複数の実施形態に対して物理ホストインターフェース106は標準インターフェースの形態であり得る。例えば、メモリシステム104がコンピューティングシステム100におけるデータストレージのために用いられる場合、物理ホストインターフェース106は、他のコネクタおよびインターフェースの中でもとりわけ、シリアルアドバンスドテクノロジーアタッチメントSATA:serialadvancedtechnologyattachment、ペリフェラルコンポーネントインターコネクトエクスプレスPCIe:peripheralcomponentinterconnectexpress、または汎用シリアルバスUSB:universalserialbusであり得る。しかし一般に、物理ホストインターフェース106は制御、アドレス、データ、および他の信号を、メモリシステム104と、物理ホストインターフェース106に対する互換性を有する受信器を有するホストシステム102との間で渡すためのインターフェースを提供し得る。コントローラ108はソリッドステートメモリ装置110-1、......、110-Nと通信し、それにより、他の動作の中でもとりわけ、データの読み出し、書き込み、および削除を行い得る。コントローラ108は、1つまたは複数の集積回路および/またはディスクリート部品であり得る回路を有し得る。1つまたは複数の実施形態に対して、コントローラ108における回路は、ソリッドステートメモリ装置110-1、......、110-Nにおけるアクセスを制御するための制御回路と、ホストシステム102およびメモリシステム104の間の変換層を提供するための回路と、を備え得る。したがって、メモリコントローラは、適切な信号を適切なI/O接続部において適切な時間に受信するために、ソリッドステートメモリ装置110-1、......、110-NのI/O接続部図1において図示せずを選択的に結合し得る。同様に、ホストシステム102とメモリシステム104との間の通信プロトコルは、ソリッドステートメモリ装置110-1、......、110-Nのアクセスに対して要求される通信プロトコルとは異なり得る。次いでコントローラ108はソリッドステートメモリ装置110-1、......、110-Nへの所望のアクセスを達成するために、ホストから受け取られたコマンドを適切なコマンドに変換し得る。ソリッドステートメモリ装置110-1、......、110-Nは、メモリセル、例えば不揮発性メモリの、1つまたは複数のアレイを含み得る。アレイは例えばNANDアーキテクチャを有するフラッシュアレイであり得る。NANDアーキテクチャにおいて、行のメモリセルの制御ゲートはアクセス、例えばワード、ライン、に連結され得る一方で、これらのメモリセルは選択ゲートソーストランジスタと選択ゲートドレイントランジスタとの間でストリング状に、ソースからドレインへ直列に連結され得る。このストリングは選択ゲートドレイントランジスタによりデータ、例えばビット、ライン、に接続され得る。行およびストリングという用語の使用は、メモリセルの線形配列または直交配列のいずれも示唆しない。当業者により理解されるように、メモリセルをビットラインおよびソースラインに接続する手法は、アレイがNANDアーキテクチャ、NORアーキテクチャ、または何らかの他のメモリアレイアーキテクチャであるかに依存する。ソリッドステートメモリ装置110-1、......、110-Nは、グループ化され得るいくつかのメモリセルを含み得る。本明細書で用いられるグループは、ページ、ブロック、プレーン、ダイ、アレイ全体、またはメモリセルの他のグループ等の、1つまたは複数のメモリセルを含み得る。例えば、メモリアレイの中にはいくつかのページのメモリセルを含むものもあり、これらのメモリセルは1ブロックのメモリセルを形成し得る。いくつかのブロックが1プレーンのメモリセルに含まれ得る。いくつかのプレーンのメモリセルが1つのダイ上に含まれ得る。例えば、128GBのメモリ装置は1ページあたり4314バイトのデータを含み、1ブロックあたり128ページを含み、1プレーンあたり2048ブロックを含み、1装置あたり16プレーンを含む。ソリッドステートメモリ装置110-1、......、110-Nはいくつかのチャネルを含み得る。なお、各チャネルはいくつかのダイを含み得る。各チャネルは論理ユニット番号LUNを用いて組織化され得る。データをソリッドステートメモリ装置110-1、......、110-Nに書き込むとき、データはいくつかのチャネルおよびLUNにまたがってストライピングされ得る。データは、これらのチャネルに関連付けられたメモリセルにまたがって予測パターンでデータをストライピングする書き込みパターンアルゴリズムを用いて、ソリッドステートメモリ装置110-1、......、110-Nに書き込まれ得る。データを書き込むことは、ホストによりチャネルに送られたデータトラフィックを取り扱うチャネルの能力により制限され得る。したがって、より多くのデータの書き込みおよび読み出しがいくつかのチャネル上で可能となるよう、いくつかのチャネルがメモリシステムにより用いられ得る。メモリ装置において、物理ページとは、書き込みおよび/または読み出しの単位、例えば、ともに、もしくはメモリセルの機能的グループとして、メモリセルの書き込みおよび/または読み出しが行われるいくつかのセル、を指し得る。偶数ページおよび奇数ページは、別個の書き込みおよび/または読み出し操作により、書き込みおよび/または読み出しが行われ得る。マルチレベルセルMLC:multilevelcellを含む実施形態に対して、物理ページはデータの上位ページおよび下位ページに論理的に分割され得る。例えば、1つのメモリセルは1つまたは複数のビットをデータの上位ページに寄与し、1つまたは複数のビットをデータの下位ページに寄与し得る。したがって、論理上位ページおよび論理下位ページの両方が同一の物理ページの一部であるため、データの上位ページおよび下位ページは1回の書き込み動作および/または読み出し動作の一環として書き込みおよび/または読み出しが行われ得る。メモリシステム104はソリッドステートメモリ装置110-1、......、110-N上の消耗率を制御するためにウェアレベリングを実装し得る。ソリッドステートメモリアレイは、いくつかのプログラムサイクルおよび/または消去サイクル後に障害を経験し得る。ウェアレベリングは特定のグループ上で実行されるプログラムサイクルおよび/または消去サイクルの回数を低減し得る。ウェアレベリングは、ブロックに対するリクラメーション処理を行うために移動される有効ブロックの量を最小化するための動的ウェアレベリングを含み得る。動的ウェアレベリングはガベージコレクションと称される技術を含み得る。なお、ガベージコレクションにおいては、閾値量を超える無効ページを有するブロックは、そのブロックを消去することにより、リクラメーションが行われる。無効ページとは、例えば、異なるページに更新および格納された1ページのデータであり得る。静的ウェアレベリングは、高い消去カウントを有するブロックに静的データを書き込み、それによりブロックの寿命を延長することを含み得る。図1の実施形態は、本開示の実施形態を不明瞭化させないために、図示されない追加回路を含み得る。例えば、メモリシステム104は、I/O回路を通してI/O接続部上で提供されるアドレス信号をラッチするためのアドレス回路を含み得る。アドレス信号は、ソリッドステートメモリ装置110-1、......、110-Nにアクセスするために、行デコーダおよび列デコーダにより受信およびデコードされ得る。アドレス入力接続部の個数がソリッドステートメモリ装置110-1、......、110-Nの密度およびアーキテクチャに依存することは当業者により理解されるであろう。図2は本開示の1つまたは複数の実施形態に係るメモリシステム204の機能ブロック図である。メモリシステム204はコントローラ208を含み得る。コントローラ208は、1つまたは複数のソリッドステートメモリ装置、例えば不揮発性メモリ210および/または揮発性メモリ212に連結され得る。メモリシステム204およびコントローラ208は図1において示されるメモリシステム104およびコントローラ108にそれぞれ類似し得る。コントローラ208はホストインターフェース回路214、ホスト-メモリ変換回路216、メモリ管理回路218、スイッチ220、不揮発性メモリ制御回路222、および/または揮発性メモリ制御回路224を含み得る。本明細書において説明されるように、コントローラ208はASICの形態で提供され得るが、実施形態は係る形態には制限されない。ホストインターフェース回路214はホスト-メモリ変換回路216に連結され得る。ホストインターフェース回路214は、図1において示される物理インターフェース106等のホストシステムへの物理インターフェースに対して連結され、および/または一体化され得る。一般に、ホストインターフェース回路214はホストシステム、例えばPCIeバスから受け取られたコマンドパケットをホスト-メモリ変換回路216に対するコマンド命令に変換することと、要求を発したホストへの伝達のためにメモリ応答をホストシステムコマンドに変換することと、を担当する。例えば、ホストインターフェース回路214はPCIeベースのトランザクション層パケットからSATAコマンドパケットを構築し得る。ホスト-メモリ変換回路216は、ホストインターフェース回路214に、メモリ管理回路218に、および/またはスイッチ220に連結され得る。ホスト-メモリ変換回路216は、論理例えばホストアドレス例えば、受け取られたコマンドに関連付けられたを物理メモリアドレスに変換するよう構成され得る。例えば、ホスト-メモリ変換回路216はホストセクタ読み出しおよび書き込みコマンドを、不揮発性メモリ210の特定部分に向けられたコマンドへ変換し得る。各ホスト動作は単一セクタまたは複数セクタの不揮発性メモリ210動作へ変換され得る。メモリ管理回路218は、ホスト-メモリ変換回路216に、および/またはスイッチ220に、連結され得る。メモリ管理回路218は、プロセッサ228の動作を介して、書き込み、読み出し、初期化、ウェアレベリング例えば、ガベージコレクションおよび/またはブロックリクラメーション、およびエラー訂正を含むがこれらに限定されない、いくつかのプロセスを制御し得る。トランザクションログ復元プロセスにおいて、メモリ管理回路218は、書き込みパターンアルゴリズム230により作成された書き込みパターンを用いて、どこにデータが書き込まれたか、およびどこに次のデータを書き込むかを判定する。書き込みパターンアルゴリズムは、いくつかのチャネル上に配置されたメモリセルへとデータを予測パターンで書き込むことをコントローラ208に行わせる。ホスト書き込みに対する書き込みパターンは書き込みパターンアルゴリズム230にしたがって確立され得、リクラメーション書き込みに対する書き込みパターンは書き込みパターンアルゴリズム230にしたがって確立され得る。いくつかの実施形態において、書き込みパターンは予測パターンで書き込まれたメモリセルを含み得る。書き込みパターンは、最も低いアドレスから最も高いアドレスへと各チャネル上のブロックを充填することにより、複数のチャネルにまたがってデータを書き込むことを含み得る。例えば、コントローラはデータを、書き込みパターンアルゴリズムにしたがって第1チャネル上のページに書き込み、次いで第2チャネル上のページに書き込み、次いで第3チャネル上のページに書き込み、次いで第1チャネル上の他のページに戻って書き込み、それにより書き込みパターンを作成し得る。データを書き込むとき、データは、書き込みパターンアルゴリズムを用いて、1つのチャネル上の1つのブロックに対して1度に1ページずつそのブロックがフル状態となるまで書き込まれ得る。次にデータが書き込みパターンアルゴリズムにしたがって再びそのチャネル上に書き込まれるときは、データはそのチャネル上の新規ブロックから開始して書き込まれることとなるであろう。論理アドレスに関連付けられたデータが新規の物理アドレスに書き込まれる例えばウェアレベリングの一部として、またはデータに対する更新としてと、メモリ管理回路218はLBAテーブル、例えばLBAテーブル234を、論理アドレスに対応する新規の物理アドレスで更新し得る。メモリ管理回路218は、テーブル、例えばブロックテーブル236にアクセスし、それによりウェアレベリングに対する候補を判定し得る。メモリ管理回路218は、例えば、静的ウェアレベリング動作の一環として、高い消去カウントを有するブロックをブロックテーブル236において検索し得る。メモリ管理回路は特定ブロックの消去カウントとカウント閾値とを比較し得る。例えば、最も低い消去カウントを有するブロックの消去カウントが特定ブロックから減算され得る。その差異がカウント閾値より大きい場合、その特定ブロックはブロックリクラメーションに対する候補として示され得る。メモリ管理回路218は、例えば動的ウェアレベリング動作の一環として、ガベージコレクション閾値量の無効の、例えば未使用の部分、例えばページを有するブロックをブロックテーブル236において検索し得る。リクラメーションは、ガベージコレクションおよび/またはウェアレベリングの結果としてメモリ管理回路218により呼び出さ得るプロセスである。リクラメーションは、全部の有効データを、消去されるべきブロック内の位置から、ブロックが消去される前に他のブロック内の位置に移動することを意味し得る。スイッチ220は、ホスト-メモリ変換回路216、メモリ管理回路218、不揮発性制御回路222、および/または揮発性メモリ制御回路224に連結され得る。スイッチ220はクロスバースイッチであり得、1つまたは複数のバッファ、例えばスタティックランダムアクセスメモリSRAM:staticrandomaccessmemoryバッファを含む、および/または係るバッファに連結され得る。スイッチ220はコントローラ208の様々な構成品間におけるインターフェースを提供し得る。スイッチ220は、係る構成品間における一貫したアクセスおよび実装を提供するために、コントローラ208の異なる構成品に関連付けられ得る定義された信号プロトコルにおける変動を相殺し得る。1つまたは複数の実施形態において、スイッチ220はダイレクトメモリアクセスDMA:directmemoryaccessモジュールであり得る。コントローラ、例えば不揮発性メモリ制御回路222は、スイッチ220に、および1つまたは複数の不揮発性メモリ210に、連結され得る。他の情報の中でもとりわけ、1つまたは複数の不揮発性メモリ210は、本明細書において説明されるように、トランザクションログ238、論理ブロックアドレスLBAテーブル234-C等の論理アドレスLA:logicaladdressテーブルのコピー、および/またはブロックテーブル236-C等のグループテーブルを格納し得る。いくつかの実施形態において、コントローラ208は全部のメモリチャネルに対して1つの不揮発性メモリコントローラを含み得る。他の実施形態において、各メモリチャネルは別々の不揮発性メモリコントローラに連結される。揮発性メモリ制御回路224は、スイッチ220に、および1つまたは複数の揮発性メモリ装置212に連結され得る。他の情報の中でもとりわけ、1つまたは複数の揮発性メモリはLBAテーブル234および/またはブロックテーブル236を格納し得る。LBAテーブル234は1つまたは複数の不揮発性メモリ210におけるページの物理アドレスを格納し、対応する論理アドレスを含み得る。LBAテーブル234は関連付けられたSATAコマンドに含まれるLBAによりインデックス付けられ得る。LBAテーブル234は、例えば論理ブロックアドレスに対応する物理ページアドレスを検索するために、ホスト-メモリ変換回路216により用いられ得る。ブロックテーブル236は1つまたは複数の不揮発性メモリ210における消去可能ブロックに対する情報を格納し得る。ブロックテーブル236に格納される情報は、有効ページ情報、消去カウント、および他のステータス情報を含み得る。ブロックテーブル236からアクセスされる情報は物理ブロックアドレスによりインデックス付けられ得る。図3は本開示の1つまたは複数の実施形態に係る不揮発性メモリ310におけるトランザクションログ338、ブロックテーブル334、および論理ブロックアドレスLBAテーブル336のブロック図を示す。他の情報の中でもとりわけ、不揮発性310メモリは、他の情報の中でもとりわけ論理アドレス、物理アドレス、データ型、位置に対する消去カウント、ステータス情報を含み得る書き込み動作情報を、LBAテーブル336、ブロックテーブル334、および/またはトランザクションログ338に格納し得る。揮発性メモリに格納されるLBAテーブルのコピーは、例えば他の周期的間隔の中でもとりわけ少なくとも300秒毎等で周期的に、LBAテーブル336として不揮発性メモリ310に格納され得る。例えば、LBAテーブル336は120秒毎に不揮発性メモリ310に格納され得る。揮発性メモリにおけるLBAテーブルはソリッドステートドライブにおける各書き込み後に更新され得る。不揮発性メモリ装置におけるLBAテーブルの更新頻度に対する時間的周期は、他の要因の中でもとりわけ、メモリシステムが実行する書き込みの頻度に、および/またはデータが書き込まれるスピードに、依存し得る。トランザクションログ338は不揮発性メモリに格納され、メモリ装置において実行される書き込みに関する情報を記録するために用いられ得る。いくつかのメモリ装置を有するメモリシステムは、メモリ装置において実行される書き込みに関する情報を含むトランザクションログを含み得る。トランザクションログはホスト書き込みに関する情報および/またはリクラメーション書き込みに関する情報を含み得る。ホスト書き込みに関する情報および/またはリクラメーション書き込みに関する情報は、書き込みがメモリにおいて実行されるとき、トランザクションログに含まれる。トランザクションログはメモリシステムにおけるいくつかのメモリ装置にまたがってストライピングされ得る。当業者は、ストライピングは、データが2つ以上の装置上に格納されるよう、データを分割することを含むことを理解するであろう。ストライピングは、トランザクションログ情報等の書き込みデータを断片化し、少なくとも1つの断片をいくつかのメモリ装置のそれぞれに格納することを含み得る。1つまたは複数の実施形態において、コントローラは、各書き込みがメモリ装置において実行されるとき、各書き込みに対するトランザクションログ情報でトランザクションログを更新し得る。トランザクションログは、1つの時間的周期の間にメモリ装置において実行される全書き込みに関するトランザクションログ情報を含み得る。トランザクションログは、LBAテーブル336が不揮発性メモリ310に保存された最終時間以後に実行されたメモリ装置に対する全書き込みに関するトランザクションログ情報を含み得る。1つまたは複数の実施形態において、トランザクションログ338からの情報は、LBAテーブル336が不揮発性メモリにおいて最後に保存された時間以降、例えば最終保存と電源中断との間に、メモリ装置単数または複数において実行された書き込みに関する情報でLBAテーブル336のコピーを更新するために用いられ得る。さもなければ不揮発性メモリ310におけるLBAテーブル336のコピーには情報の欠落が生じ得る。なぜなら、不揮発性メモリ310におけるLBAコピー336は不揮発性メモリにコピーされた時間において揮発性メモリのLBAテーブル内にあった情報のみを有することとなるためである。また、揮発性メモリにおけるLBAテーブルは電源中断の間は消去される。そのため、不揮発性メモリにおけるLBAコピーは、仮に揮発性メモリにおけるLBAテーブルが消去されていないとした場合に揮発性メモリにおけるLBAテーブルが不揮発性メモリ310にコピーされた最終時間と揮発性メモリにおけるLBAテーブルが消去された時間との間に揮発性メモリにおけるLBAテーブルに格納されたであろう情報を用いて、更新されることは不可能である。したがって、不揮発性メモリ310におけるトランザクションログ338は不揮発性メモリにおけるLBAテーブル内の情報を更新するために用いられ得る。トランザクションログ338はデータの位置とそのデータがメモリ装置に書き込まれた時間とに関する情報を含み得る。トランザクションログ338における1ページのデータは、例えば128個の書き込み動作に関連付けられた情報を含み得る。この情報はメモリ装置により確認され、次いでLBAテーブル336を更新するためにLBAテーブルに入力され得る。1つまたは複数の実施形態において、トランザクションログの最終ページは、電源中断の間、破損され得、そのため、トランザクションログの情報の最終ページはメモリアレイに書き込まれた最近のデータのうちの一部に関する情報を含まない。いくつかの事例において、トランザクションログ復元プロセスは、保存されたトランザクションログ内のいくつかのエントリーを調べ、それにより書き込みパターンを判定することと、トランザクションログにおいて最後に保存された書き込みのメモリにおける位置を判定することと、を含み得る。書き込みパターンは、最後に保存された書き込みからの情報とともに、書き込みパターンにおける次の書き込みのメモリ内の次の位置、例えば、関連付けられた情報がトランザクションログに保存されていない状態の、書き込みパターンにおける第1書き込み、を判定するために用いられ得る。メモリにおけるページは書き込みパターンに基づく順序で読み出され得る。書き込みパターンにしたがってトランザクションログにおけるデータページに関連付けられた情報を有したであろう次のデータページが読み出される。そのデータページに書き込まれたデータが存在すれば、そのデータページに関連付けられたメタデータは、例えばそのデータページのLBA等のそのデータページに関連付けられた情報でトランザクションログを更新するために用いられる。次いで、書き込みパターンにしたがってトランザクションログに存在したであろう次のデータページが読み出される。そのデータページに書き込まれたデータが存在すれば、トランザクションログはそのページに関連付けられた情報で再び更新される。このプロセスは、どこで電源中断により最終書き込みが実行されたかを示す消去ページが見出されるまで、トランザクションログを更新するために用いられる。1つまたは複数の実施形態において、更新されたトランザクションログはLBAテーブルを更新するために用いられ得る。1つまたは複数の実施形態において、トランザクションログ復元プロセスがフル状態のブロック、例えばブロック境界におけるブロック、に到達した場合、データがページに書き込まれたかどうかを判定するためにページを読み出す間、書き込みパターンは、次の書き込みが実行されるブロックを示さない場合もある。トランザクションログ復元プロセスは部分的に書き込まれたブロックを検索し得る。部分的に書き込まれたブロックは電源中断が生じたときに書き込みパターンアルゴリズムにしたがって書き込み中であったブロックである。なぜなら所与のチャネル上のブロックは、ブロックがフル状態となるまで、書き込みパターンアルゴリズムにしたがって1度に1つ書き込まれるためである。部分的に書き込まれたブロックは、いくつかのブロックの第1ページおよび最終ページを読み出すこと、および書き込みパターンに基づく順序でメモリにおいて読み出されたページが消去ページを含まないブロック内にあるときに部分的に書き込まれたブロックに含まれるデータ型を判定することにより、位置が特定され得る。第1ページがデータを含み、最終ページが消去されている場合、ブロックは部分的に書き込まれ、この特定の部分的に書き込まれたブロックは、電源中断時にデータ書き込み中であったブロックとして認識される。部分的に書き込まれたブロックが位置特定されると、そのブロックはホストデータで書き込まれているかまたはリクラメーションデータで書き込まれているかどうかの判定は、トランザクションログにおけるホスト書き込み識別子および/またはリクラメーション書き込み識別子を用いてなされ得る。リクラメーションデータはウェアレベリングプロセスおよび/またはガベージコレクションプロセスの一環として書き込まれたデータである。リクラメーションデータで部分的に書き込まれたブロックはトランザクションログ復元プロセスの間、無視され得る。なぜなら、部分的に書き込まれたブロックにおけるリクラメーションデータは、リクラメーションデータに対する書き込み確認が受け取られるまでウェアレベリングおよび/またはガベージコレクションの間データが消去されないためにブロックが部分的に書き込まれている場合、その元の位置から消去されていないためである。したがって、部分的に書き込まれたブロックにおけるリクラメーションデータはトランザクションログに保存される必要はない。ホストデータで部分的に書き込まれたブロックが位置特定されると、ページが読み出され、それによりこれらのページがデータを含むかどうかが判定され、これらのページがデータを含む場合、トランザクションログはデータを含むそれらのページに関連付けられた情報で更新される。なお、ページに関連付けられた情報はメタデータに含まれる論理アドレスであり得る。トランザクションログ復元プロセスは、電源中断により書き込みパターンが終了した位置を示す消去ページが見出されるまで継続され得る。1つまたは複数の実施形態において、トランザクションログ復元プロセスは、トランザクションログにおける破損された最終ページの情報を再作成するために、書き込みパターンを使用し得る。次に、不揮発性メモリにおけるLBAテーブルは現在完全であるトランザクションログで更新され得る。電源中断前のデータの位置を有する更新されたトランザクションログは、不揮発性メモリにおけるLBAテーブルの最終保存と電源中断時との間の書き込みに関する情報が含まれるようLBAテーブルを更新するために用いられ得る。図4は本開示の1つまたは複数の実施形態に係る例示的なトランザクションログ438を示す表である。図4において、トランザクションログ438は、メモリ装置内のデータに対する物理アドレス452および論理アドレス454を含むトランザクションログ情報を含み得る。トランザクションログ438はメモリ装置において実行される各書き込みの位置を記録し、トランザクションログ438はメモリ装置に格納され得る。トランザクションログはメモリシステムにおけるいくつかのメモリ装置にまたがってストライピングされ得る。1つまたは複数の実施形態において、トランザクションログは、メモリ装置において実行される各ホスト書き込みおよび各リクラメーション書き込みを含むトランザクションをログ記録し得、メモリ装置上で実行されるトランザクションの、メモリ装置および/またはコントローラに対する参考資料となり得る。トランザクションログは、揮発性メモリからのLBAテーブルのコピーが不揮発性メモリにおいて作成された後、消去され得る。トランザクションログは、トランザクションログの消去後に実行されるトランザクションに対応する新規エントリーで更新され得る。図4において、トランザクションログ438はいくつかのエントリー456-1、456-2、456-3、......、456-Nを含み得る。これらのエントリーはメモリ装置において実行された各トランザクションを示す。トランザクションログ438におけるエントリー456-1、456-2、456-3、......、456-Nは、例えば書き込み、読み出し、または消去等のトランザクションに対するコマンド450と、トランザクションの物理アドレス452と、トランザクションの論理アドレス454と、ホスト書き込み識別子457と、リクラメーション書き込み識別子458とを含み得る。ホスト書き込み識別子457はトランザクションがホストにより始められたこと、例えばデータ型がホストデータであることを示し得、リクラメーション書き込み識別子458はトランザクションがリクラメーションプロセスの一環として始められたこと、例えばデータ型がリクラメーションデータであることを示し得る。図5は本開示の1つまたは複数の実施形態に係るブロックテーブル534を示す表である。ブロックテーブル534はメモリ装置におけるブロックに関する情報を格納し得る。ブロックテーブル534に格納される情報は、データ有効性情報560、消去カウント562、およびステータス情報564を含み得る。ブロックテーブル534はいくつかのエントリー566-1、566-2、566-3、......、および566-Mを含み得る。ブロックテーブル534における各エントリーは、1ブロックおよび/または1ページのデータ等の、データに対する物理アドレス552、データ有効性情報560、消去カウント562、およびステータス情報564を含み得る。ブロックテーブル534におけるデータ有効性情報560は、ブロックにおける各ページの有効性に関する情報、例えばデータが有効であるかまたは無効であるかの情報を含み得る。ブロックテーブル534における消去カウント562はブロックがこれまでに消去された回数を示し得る。ブロックテーブル534におけるステータス情報564は、ブロックに対する他のステータス表示の中でもとりわけ、ブロックが消去された、および/またはブロックがデータを含むかどうかを示し得る。図6は、本開示の1つまたは複数の実施形態に係る論理ブロックアドレスLBAテーブル636を示す表である。LBAテーブル636はメモリ装置における各データエントリーに対する論理アドレス654および物理アドレス652を格納し得、メモリ装置における各データエントリーに対して論理アドレス654に対する物理アドレス652への変換を提供し得る。LBAテーブル636はメモリ装置への各書き込みに対するLBAによりインデックス付けられ得、LBAテーブル636における各データエントリーに対する論理アドレス654および物理アドレス652を含むいくつかのエントリー670-1、670-2、670-3、......、および670-Rを含み得る。LBAは、各エントリーにおけるデータが格納された対応する物理アドレスを検索するために用いられ得る。LBAテーブルはメモリシステムの揮発性メモリに格納され得、揮発性メモリにおけるLBAテーブルのコピーが周期的に不揮発性メモリにおいて作成され得る。LBAテーブルのコピーが不揮発性メモリにおいて作成されると、揮発性メモリにおけるLBAテーブルは消去され得、揮発性メモリにおけるLBAテーブルは、揮発性メモリにおけるLBAテーブルの消去後に実行されたトランザクションに対応する新規エントリーで更新され得る。図7は本開示の1つまたは複数の実施形態に係る例示的なトランザクションログの復元を示す方法フローチャートである。1つまたは複数の実施形態において、トランザクションログの復元は、トランザクションログに保存されたいくつかのエントリーを調べること780を含む。トランザクションログにおけるエントリーを調べることは、ホスト書き込みパターンを判定すること782のために、およびリクラメーション書き込みパターンを判定すること784のために、用いられ得る。ホスト書き込みパターンは、ホスト書き込みパターンにしたがってトランザクションログにおけるデータページに関連付けられた情報を有したであろう次のデータページを位置特定し読み出すこと786のために用いられ得る。トランザクションログの復元は、ホスト書き込みパターンにしたがって読み出されたデータページに関連付けられた情報でトランザクションログを更新すること788を含み得る。本開示はメモリにおけるトランザクションログ復元のための方法を含む。1つの係る方法は、トランザクションログ内に保存されたいくつかのエントリーを調べ、それにより書き込みパターンを判定することと、書き込みパターンに基づいてメモリを読み出すことと、トランザクションログを、書き込みパターンに基づいてメモリから読み出されたデータに関連付けられた情報で更新することと、論理アドレスLAテーブルを、トランザクションログを用いて更新することと、を含む。本明細書において特定の実施形態が例示および説明されてきたが、当業者は、同一結果を達成するよう計算された構成が、示された特定の実施形態に取って代わられ得ることを理解するであろう。本開示は本開示の1つまたは複数の実施形態の適応例または変化例を含むことを意図するものである。上記の説明が例示的にすぎず制限ではないことを理解すべきである。上述の実施形態の組合せ、および本明細書において特に説明されない他の実施形態は、上記の説明を綿密に調べると、当業者に明らかとなることであろう。本開示の1つまたは複数の実施形態の範囲は、上述の構造および方法が用いられる他の応用を含むものである。したがって、本開示の1つまたは複数の実施形態の範囲は、添付の請求項が教授する均等物の全範囲とともに係る請求項を参照して、判定されるべきである。前述の詳細な説明において、いくつかの特徴は、本開示を簡素化する目的で、単一の実施形態にまとめられる。本開示の方法は、本発明の開示された実施形態が、各請求項において明示的に記載されるよりも多くの特徴を用いるべきであるという意図を反映するものと解釈されてはならない。むしろ、以下の請求項に反映されるように、本発明の要旨は、開示された単一の実施形態の、全部より少数の特徴に存在する。したがって、以下の請求項は発明を実施するための形態に組み込まれ、各請求項は個別の実施形態として自立している。