"第1の直流電源と、第2の直流電源と、負荷と電気的に接続される電源配線と前記第1および第2の直流電源との間で直流電力変換を実行するための、複数のスイッチング素子を含んで構成された電力変換器と、前記電源配線上の出力電圧を制御するように、パルス幅変調制御に従って前記複数のスイッチング素子のオンオフを制御するための制御装置とを備え、前記複数のスイッチング素子の少なくとも一部は、前記第1の直流電源と前記電源配線との間に形成される第1の電力変換経路と、前記第2の直流電源と前記電源配線との間に形成される第2の電力変換経路との両方に含まれるように配置され、前記電力変換器は、前記第1および第2の直流電源と前記電源配線との間で並列に前記直流電力変換を実行する第1の動作モードを有し、前記制御装置は、前記第1の動作モードにおいて、前記第1の電力変換経路による第1の電力変換を制御するための第1のパルス幅変調制御に用いる第1のキャリア信号と、前記第2の電力変換経路による第2の電力変換を制御するための第2のパルス幅変調制御に用いる第2のキャリア信号との位相差を前記電力変換器の動作状態に応じて変化させるとともに、前記第1のパルス幅変調制御によって得られた第1の制御パルス信号および前記第2のパルス幅変調制御によって得られた第2の制御パルス信号に基づいて、前記複数のスイッチング素子のオンオフの制御信号を生成する、電源システム。前記制御装置は、前記第1の制御パルス信号および前記第2の制御パルス信号のデューティ比に基づいて、前記第1のキャリア信号と前記第2のキャリア信号との位相差を可変に設定する、請求項1記載の電源システム。前記制御装置は、前記第1の直流電源が力行および回生のいずれの状態であるか、および、前記第2の直流電源が力行および回生のいずれの状態であるかの組合せと、前記第1の制御パルス信号および前記第2の制御パルス信号のデューティ比とに基づいて、前記第1のキャリア信号と前記第2のキャリア信号との位相差を可変に設定する、請求項2記載の電源システム。前記制御装置は、前記第1の制御パルス信号の立上がりエッジおよび立下りエッジの一方と、前記第2の制御パルス信号の立上がりエッジおよび立下りエッジの他方とが重なるように、前記第1のキャリア信号と前記第2のキャリア信号との位相差を変化させる、請求項1~3のいずれか1項に記載の電源システム。前記制御装置は、前記第1の動作モードにおいて、前記第1および前記第2の直流電源の一方の電圧と前記出力電圧との電圧比を制御するように前記第1および前記第2の電力変換の一方を制御する一方で、前記第1および前記第2の直流電源の他方の電流を制御するように前記第1および前記第2の電力変換の他方を制御する、請求項1~4のいずれか1項に記載の電源システム。前記第1の制御パルス信号は、前記第1の直流電源の電圧および電流の一方に基づいて演算された第1の制御量と前記第1のキャリア信号との比較に基づいて生成され、前記第2の制御パルス信号は、前記第1の直流電源の電圧および電流の他方に基づいて演算された第2の制御量と前記第2のキャリア信号との比較に基づいて生成される、請求項1~4のいずれか1項に記載の電源システム。前記電力変換器は、前記第1および第2の直流電源が前記電源配線に対して直列に電気的に接続された状態で直流電力変換を実行する第2の動作モードをさらに有し、前記制御装置は、前記第2の動作モードでは、前記第1の制御パルス信号の立上がりエッジおよび立下りエッジの一方と、前記第2の制御パルス信号の立上がりエッジおよび立下りエッジの他方とが重なるように、前記第1のキャリア信号と前記第2のキャリア信号との位相差を可変に設定するとともに、前記第1の制御パルス信号および前記第2の制御パルス信号の論理演算に基づいて、前記複数のスイッチング素子の前記制御信号を生成する、請求項1記載の電源システム。前記制御装置は、前記複数のスイッチング素子のうちの一部の各スイッチング素子では、前記第1の動作モードおよび前記第2の動作モードの間で共通の論理演算に従って、前記第1の制御パルス信号および前記第2の制御パルス信号から当該スイッチング素子の前記制御信号を生成する一方で、前記複数のスイッチング素子のうちの残りの各スイッチング素子では、前記第1の動作モードおよび前記第2の動作モードの間で異なる論理演算に従って、前記第1の制御パルス信号および前記第2の制御パルス信号から当該スイッチング素子の前記制御信号を生成する、請求項7記載の電源システム。前記複数のスイッチング素子は、前記電源配線および第1のノードの間に電気的に接続された第1のスイッチング素子と、第2のノードおよび前記第1のノードの間に電気的に接続された第2のスイッチング素子と、前記第2の直流電源の正極端子と電気的に接続された第3のノードおよび前記第2のノードの間に電気的に接続された第3のスイッチング素子と、前記第2の直流電源の負極端子と前記第3のノードとの間に電気的に接続された第4のスイッチング素子とを含み、前記電力変換器は、前記第1の直流電源の正極端子と前記第2のノードとの間に電気的に接続された第1のリアクトルと、前記第2の直流電源の正極端子と前記第1のノードとの間に電気的に接続された第2のリアクトルとをさらに含む、請求項1~8のいずれか1項に記載の電源システム。特開2000-295715号公報特許文献1の構成では、第1および第2の電池ブロック直流電源の間に電流双方向型昇降圧チョッパが設けられる。そして、チョッパを昇圧動作させることによって、2つの電池ブロックから同時に電力を供給することが可能である。しかしながら、特許文献1の電源システムでは、チョッパによって第1の電池ブロックの出力電圧を変換するものの、第2の電圧ブロックの出力電圧を変換することはできない。特開2008-54477号公報特許文献2の電力変換装置では、2つの電源の出力電圧をそれぞれ降圧して、共通の負荷へ電力を供給する動作モードを有することが記載されている。しかしながら、2つの電源からの直流電力変換は、電流経路を共有しない2つの半導体スイッチ図9の17,43によってそれぞれ制御される。また、これらの2つの半導体スイッチのPWMPulseWidthModulation制御に使用されるキャリアン信号間の位相関係は固定されている。特許文献1の構成では、2つの直流電源の出力電圧の両方に対して電圧変換機能を持たせることができない。このため、2つの直流電源を有効に使用できない可能性がある。また、特許文献2の構成では、2つの直流電源の出力電圧をそれぞれ降圧するための2つの半導体スイッチが電流経路を共有しないため、PWM制御による半導体スイッチのスイッチング損失の抑制を図ることが困難である。この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、2つの直流電源を備えた電源システムについて、各直流電源の出力電圧を変換して負荷へ供給するとともに、直流電力変換における電力損失を低減することである。この発明のある局面では、電源システムは、第1の直流電源と、第2の直流電源と、電力変換器と、制御装置とを備える。電力変換器は、負荷と電気的に接続される電源配線と第1および第2の直流電源との間で直流電力変換を実行するように構成される。制御装置は、電源配線上の出力電圧を制御するように、パルス幅変調制御に従って複数のスイッチング素子のオンオフを制御する。電力変換器に含まれる複数のスイッチング素子の少なくとも一部は、第1の直流電源と電源配線との間に形成される第1の電力変換経路と、第2の直流電源と電源配線との間に形成される第2の電力変換経路との両方に含まれるように配置される。電力変換器は、第1および第2の直流電源と電源配線との間で並列に直流電力変換を実行する第1の動作モードを有する。制御装置は、第1の動作モードにおいて、第1の電力変換経路による第1の電力変換を制御するための第1のパルス幅変調制御に用いる第1のキャリア信号と、第2の電力変換経路による第2の電力変換を制御するための第2のパルス幅変調制御に用いる第2のキャリア信号との位相差を電力変換器の動作状態に応じて変化させる。さらに、制御装置は、第1のパルス幅変調制御によって得られた第1の制御パルス信号および第2のパルス幅変調制御によって得られた第2の制御パルス信号に基づいて、複数のスイッチング素子のオンオフの制御信号を生成する。たとえば、第1および第2の制御パルス信号の論理演算に基づいて、複数のスイッチング素子のオンオフ制御信号が生成される。好ましくは、制御装置は、第1の制御パルス信号および第2の制御パルス信号のデューティ比に基づいて、第1のキャリア信号と第2のキャリア信号との位相差を可変に設定する。さらに好ましくは、制御装置は、第1の直流電源が力行および回生のいずれの状態であるか、および、第2の直流電源が力行および回生のいずれの状態であるかの組合せと、第1の制御パルス信号および第2の制御パルス信号のデューティ比とに基づいて、第1のキャリア信号と第2のキャリア信号との位相差を可変に設定する。好ましくは、制御装置は、第1の制御パルス信号の立上がりエッジおよび立下りエッジの一方と、第2の制御パルス信号の立上がりエッジおよび立下りエッジの他方とが重なるように、第1のキャリア信号と第2のキャリア信号との位相差を変化させる。また好ましくは、制御装置は、第1の動作モードにおいて、第1および第2の直流電源の一方の電圧と出力電圧との電圧比を制御するように第1および第2の電力変換の一方を制御する一方で、第1および第2の直流電源の他方の電流を制御するように第1および第2の電力変換の他方を制御する。さらに好ましくは、第1の制御パルス信号は、第1の直流電源の電圧および電流の一方に基づいて演算された第1の制御量と第1のキャリア信号との比較に基づいて生成される。第2の制御パルス信号は、第1の直流電源の電圧および電流の他方に基づいて演算された第2の制御量と第2のキャリア信号との比較に基づいて生成される。好ましくは、電力変換器は、第1および第2の直流電源が電源配線に対して直列に電気的に接続された状態で直流電力変換を実行する第2の動作モードをさらに有する。制御装置は、第2の動作モードでは、第1の制御パルス信号の立上がりエッジおよび立下りエッジの一方と、第2の制御パルス信号の立上がりエッジおよび立下りエッジの他方とが重なるように、第1のキャリア信号と第2のキャリア信号との位相差を可変に設定する。さらに、制御装置は、第1の制御パルス信号および第2の制御パルス信号の論理演算に基づいて、複数のスイッチング素子の制御信号を生成する。さらに好ましくは、制御装置は、複数のスイッチング素子のうちの一部の各スイッチング素子では、第1の動作モードおよび第2の動作モードの間で共通の論理演算に従って、第1の制御パルス信号および第2の制御パルス信号から当該スイッチング素子の制御信号を生成する。さらに、制御装置は、複数のスイッチング素子のうちの残りの各スイッチング素子では、第1の動作モードおよび第2の動作モードの間で異なる論理演算に従って、第1の制御パルス信号および第2の制御パルス信号から当該スイッチング素子の制御信号を生成する。好ましくは、複数のスイッチング素子は、第1から第4のスイッチング素子を含む。第1のスイッチング素子は、電源配線および第1のノードの間に電気的に接続される。第2のスイッチング素子は、第2のノードおよび第1のノードの間に電気的に接続される。第3のスイッチング素子は、第2の直流電源の正極端子と電気的に接続される第4のノード、および第2のノードの間に電気的に接続される。第4のスイッチング素子は、第2の直流電源の負極端子と第3のノードとの間に電気的に接続される。電力変換器は、第1および第2のリアクトルをさらに含む。第1のリアクトルは、第1の直流電源の正極端子と第2のノードとの間に電気的に接続される。第2のリアクトルは、第2の直流電源の正極端子と第1のノードとの間に電気的に接続される。この発明による電源システムによれば、2つの直流電源のそれぞれの出力電圧を変換して負荷へ供給するとともに、電力用半導体スイッチング素子の損失を抑制することによって高効率で直流電力変換を実行することができる。以下に本発明の実施の形態について図面を参照して詳細に説明する。なお、以下図中の同一または相当部分には同一符号を付してその説明は原則的に繰返さないものとする。[実施の形態1]回路構成図1は、本発明の実施の形態による電源システムの構成例を示す回路図である。図1を参照して、電源システム5は、直流電源10と、直流電源20と、負荷30と、制御装置40と、電力変換器50とを備える。本実施の形態において、直流電源10および20は、二次電池や電気二重層キャパシタ等の蓄電装置によって構成される。たとえば、直流電源10は、リチウムイオン二次電池やニッケル水素電池のような二次電池で構成される。また、直流電源20は、たとえば、電気二重層キャパシタやリチウムイオンキャパシタ等の出力特性に優れた直流電圧源要素により構成される。直流電源10および直流電源20は、第1の直流電源および第2の直流電源にそれぞれ対応する。ただし、直流電源10および20を同種の蓄電装置によって構成することも可能である。電力変換器50は、直流電源10および直流電源20と、負荷30との間に接続される。電力変換器50は、負荷30と接続された電源配線PL上の直流電圧以下、出力電圧Voとも称するを電圧指令値に従って制御するように構成される。負荷30は、電力変換器50の出力電圧Voを受けて動作する。出力電圧Voの電圧指令値は、負荷30の動作に適した電圧に設定される。電圧指令値は、負荷30の状態に応じて可変に設定されてもよい。さらに、負荷30は、回生発電等によって、直流電源10,20の充電電力を発生可能に構成されてもよい。電力変換器50は、電力用半導体スイッチング素子S1~S4と、リアクトルL1,L2とを含む。本実施の形態において、電力用半導体スイッチング素子以下、単にスイッチング素子とも称するとしては、IGBTInsulatedGateBipolarTransistor、電力用MOSMetalOxideSemiconductorトランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。スイッチング素子S1~S4に対しては、逆並列ダイオードD1~D4が配置されている。スイッチング素子S1~S4は、制御装置40からの制御信号SG1~SG4に応答して、オンオフを制御することが可能である。スイッチング素子S1は、電源配線PLおよびノードN1の間に電気的に接続される。リアクトルL2は、ノードN1と直流電源20の正極端子との間に接続される。スイッチング素子S2はノードN1およびN2の間に電気的に接続される。リアクトルL1はノードN2と直流電源10の正極端子との間に接続される。スイッチング素子S3は、ノードN2およびN3の間に電気的に接続される。スイッチング素子S4は、ノードN3および接地配線GLの間に電気的に接続される。接地配線GLは、負荷30および、直流電源10の負極端子と電気的に接続される。制御装置40は、たとえば、図示しないCPUCentralProcessingUnitおよびメモリを有する電子制御ユニットECUによって構成される。制御装置40は、メモリに記憶されたマップおよびプログラムに基づいて、各センサによる検出値を用いた演算処理を行なうように構成される。あるいは、制御装置40の少なくとも一部は、電子回路等のハードウェアにより所定の数値論理演算処理を実行するように構成されてもよい。制御装置40は、出力電圧Voを制御するために、スイッチング素子S1~S4のオンオフを制御する制御信号SG1~SG4を生成する。なお、図1では図示を省略しているが、直流電源10の電圧V[1]と表記するおよび電流I[1]と表記する、直流電源20の電圧V[2]と表記するおよび電流I[2]と表記する、ならびに、出力電圧Voの検出器電圧センサ,電流センサが設けられている。これらの検出器の出力は、制御装置40へ与えられる。図1から理解されるように、電力変換器50は、直流電源10および直流電源20の各々に対応して昇圧チョッパ回路を備えた構成となっている。すなわち、直流電源10に対しては、スイッチング素子S1,S2を上アーム素子とする一方で、スイッチング素子S3,S4を下アーム素子とする電流双方向の第1の昇圧チョッパ回路が構成される。同様に、直流電源20に対しては、スイッチング素子S1,S4を上アーム素子とする一方で、スイッチング素子S2,S3を下アーム素子とする電流双方向の第2の昇圧チョッパ回路が構成される。そして、第1の昇圧チョッパ回路によって直流電源10および電源配線PLの間に形成される電力変換経路と、第2の昇圧チョッパ回路によって直流電源10および電源配線PLの間に形成される電力変換経路との両方に、スイッチング素子S1~S4が含まれる。なお、昇圧チョッパ回路における電圧変換比昇圧比は、低圧側直流電源側の電圧Vi、高圧側負荷側の電圧VH、および、下アーム素子のデューティ比DTを用いて、下記1式で示されることが知られている。なお、デューティ比DTは、下アーム素子のオン期間およびオフ期間の和であるスイッチング周期に対する、下アーム素子のオン期間比で定義される。なお、下アーム素子のオフ期間には、上アーム素子がオンされる。VH=1/1-DTVi...1なお、本実施の形態による電力変換器50では、電力変換器50は、スイッチング素子S1~S4の制御によって、直流電源10,20が並列に負荷30との間で電力の授受を行なうパラレル接続モードと、直列に接続された直流電源10,20が負荷30との間で電力の授受を実行するシリーズ接続モードとを切替えて動作することが可能である。パラレル接続モードは第1の動作モードに対応し、シリーズ接続モードは第1の動作モードに対応する。実施の形態1では、パラレル接続モードにおける制御動作、特に、スイッチング素子による電力損失低減のための制御について説明する。パラレル接続モードでの回路動作電力変換器50のパラレル接続モードでの回路動作について説明する。図2および図3に示されるように、スイッチング素子S4またはS2をオンすることによって、直流電源10および20を電源配線PLに対して並列に接続することができる。ここで、並列接続モードでは、直流電源10の電圧V[1]と直流電源20の電圧V[2]との高低に応じて等価回路が異なってくる。図2aに示されるように、V[2]>V[1]のときは、スイッチング素子S4をオンすることにより、スイッチング素子S2,S3を介して、直流電源10および20が並列に接続される。このときの等価回路が図2bに示される。図2bを参照して、直流電源10および電源配線PLの間では、スイッチング素子S3のオンオフ制御によって、下アーム素子のオン期間およびオフ期間を交互に形成できる。同様に、直流電源20および電源配線PLの間では、スイッチング素子S2,S3を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子S1は、負荷30からの回生を制御するスイッチとして動作する。一方、図3aに示されるように、V[1]>V[2]のときには、スイッチング素子S2をオンすることにより、スイッチング素子S3,S4を介して、直流電源10および20が並列に接続される。このときの等価回路が図3bに示される。図3bを参照して、直流電源20および電源配線PLの間では、スイッチング素子S3のオンオフ制御によって、下アーム素子のオン期間およびオフ期間を交互に形成できる。同様に、直流電源10および電源配線PLの間では、スイッチング素子S3,S4を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子S1は、負荷30からの回生を制御するスイッチとして動作する。図3および図4に示した回路動作では、いかなる場面においてもリアクトルL1,L2に蓄積されたエネルギの放出経路が必要である。異なる電流が流れているリアクトル同士がスイッチング素子を介して直列に接続されると、蓄積エネルギと電流の関係に矛盾が生じるために、スパーク等が発生して回路破壊に繋がる虞があるためである。したがって、リアクトルL1,L2の蓄積エネルギを放出するための還流経路が、回路上に必ず設けられる必要がある。図4には、図2に示した回路動作時V[2]>V[1]でのパラレル接続モードにおけるリアクトルの還流経路が示される。図4aには、リアクトルL1に対応する還流経路が示され、図4bには、リアクトルL2に対する還流経路が示される。図4aを参照して、図2bの等価回路において、力行状態におけるリアクトルL1の電流は、ダイオードD2,D1、電源配線PL、負荷30および接地配線GLを介した電流経路102によって還流することができる。また、回生状態におけるリアクトルL1の電流は、ダイオードD3を介した電流経路103によって還流することができる。電流経路102,103によって、リアクトルL1に蓄積されたエネルギを放出することができる。図4bを参照して、図2bの等価回路において、力行状態におけるリアクトルL2の電流は、ダイオードD1、電源配線PL、負荷30および接地配線GLを介した電流経路104によって還流することができる。また、回生状態におけるリアクトルL2の電流は、ダイオードD3,D2を介した電流経路105によって還流することができる。電流経路104,105によって、リアクトルL2に蓄積されたエネルギを放出することができる。図5には、図3に示した回路動作時V[1]>V[2]でのパラレル接続モードにおけるリアクトルの還流経路が示される。図5aには、リアクトルL1に対応する還流経路が示され、図5bには、リアクトルL2に対する還流経路が示される。図5aを参照して、図3bの等価回路において、力行状態におけるリアクトルL1の電流は、ダイオードD1、電源配線PL、負荷30および接地配線GLを介した電流経路106により還流することができる。また、回生状態におけるリアクトルL2の電流は、ダイオードD4,D3を介した電流経路107により還流することができる。電流経路106,107によって、リアクトルL1に蓄積されたエネルギを放出することができる。図5bを参照して、図3bの等価回路において、力行状態におけるリアクトルL2の電流は、ダイオードD1、電源配線PL、負荷30、接地配線GLおよびダイオードD4を介した電流経路108により還流することができる。また、回生状態におけるリアクトルL2の電流は、ダイオードD3を介した電流経路109により還流することができる。電流経路108,109によって、リアクトルL2に蓄積されたエネルギを放出することができる。以上のように、電力変換器50では、パラレル接続モードでの動作時において、いかなる動作状態においても、リアクトルL1,L2に蓄積されたエネルギを放出する還流経路が確保されている。次に、図6および図7を用いて、電力変換器50のパラレル接続モードにおける昇圧動作について詳細に説明する。図6には、パラレル接続モードにおける直流電源10に対する直流電力変換昇圧動作が示される。図6aを参照して、スイッチング素子S3,S4のペアをオンし、スイッチング素子S1,S2のペアをオフすることによって、リアクトルL1にエネルギを蓄積するための電流経路120が形成される。これにより、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。これに対して、図6bを参照して、スイッチング素子S3,S4のペアをオフするとともに、スイッチング素子S1,S2のペアをオンすることによって、リアクトルL1の蓄積エネルギを直流電源10のエネルギとともに出力するための電流経路121が形成される。これにより、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。スイッチング素子S3,S4のペアがオンされる一方で、スイッチング素子S1,S2の少なくとも一方がオフされている第1の期間と、スイッチング素子S1,S2のペアがオンされる一方で、スイッチング素子S3,S4の少なくとも一方がオフされている第2の期間とを交互に繰返すことにより、図6aの電流経路120および図6bの電流経路121が交互に形成される。この結果、スイッチング素子S1,S2のペアを等価的に上アーム素子とし、スイッチング素子S3,S4のペアを等価的に下アーム素子とする昇圧チョッパ回路が、直流電源10に対して構成される。図6に示される直流電力変換動作では、直流電源20への電流流通経路がないため、直流電源10および20は互いに非干渉である。すなわち、直流電源10および20に対する電力の入出力を独立に制御することが可能である。このような直流電力変換において、直流電源10の電圧V[1]と、電源配線PLの出力電圧Voとの間には、下記2式に示す関係が成立する。2式では、スイッチング素子S3,S4のペアがオンされる第1の期間のデューティ比をDaとする。Vo=1/1-DaV[1]...2図7には、パラレル接続モードにおける直流電源20に対する直流電力変換昇圧動作が示される。図7aを参照して、スイッチング素子S2,S3のペアをオンし、スイッチング素子S1,S4のペアをオフすることによって、リアクトルL2にエネルギを蓄積するための電流経路130が形成される。これにより、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。これに対して、図7bを参照して、スイッチング素子S2,S3のペアをオフするとともに、スイッチング素子S1,S4のペアをオンすることによって、リアクトルL2の蓄積エネルギを直流電源20のエネルギとともに出力するための電流経路131が形成される。これにより、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。スイッチング素子S2,S3のペアがオンされる一方で、スイッチング素子S1,S4の少なくとも一方がオフされている第1の期間と、スイッチング素子S1,S4のペアがオンされる一方で、スイッチング素子S2,S3の少なくとも一方がオフされている第2の期間とを交互に繰返すことにより、図7aの電流経路130および図7bの電流経路131が交互に形成される。この結果、スイッチング素子S1,S4のペアを等価的に上アーム素子とし、スイッチング素子S2,S3のペアを等価的に下アーム素子とする昇圧チョッパ回路が、直流電源20に対して構成される。図7に示される直流電力変換動作では、直流電源10への電流流通経路がないため、直流電源10および20は互いに非干渉である。すなわち、直流電源10および20に対する電力の入出力を独立に制御することが可能である。このような直流電力変換において、直流電源20の電圧V[2]と、電源配線PLの出力電圧Voとの間には、下記3式に示す関係が成立する。3式では、スイッチング素子S2,S3のペアがオンされる第1の期間のデューティ比をDbとする。Vo=1/1-DbV[2]...3パラレル接続モードでの基本的な制御動作電力変換器50のパラレル接続モードにおける制御動作について説明する。以下に説明する制御動作は、制御装置40によるハードウェア処理および/またはソフトウェア処理によって実現される。図8には、パラレル接続モードにおける負荷側から見た等価回路が示される。図8を参照して、パラレル接続モードでは、直流電源10と負荷30との間で直流電力変換を実行する電源PS1と、直流電源20と負荷30との間で直流電力変換を実行する電源PS2とは、負荷30に対して並列に電力を授受する。電源PS1は、図6に示した直流電力変換動作を実行する昇圧チョッパ回路に相当する。同様に、電源PS1は、図7に示した直流電力変換動作を実行する昇圧チョッパ回路に相当する。すなわち、電源PS1は、直流電源10の電圧V[1]および出力電圧Voの間で、式2に示した電圧変換比による直流電力変換機能を有する。同様に、電源PS2は、直流電源10の電圧V[2]および出力電圧Voの間で、式3に示した電圧変換比による直流電力変換機能を有する。パラレル接続モードでは、両方の電源で共通の制御出力電圧Voの電圧制御を同時に実行すると、負荷側で、電源PS1およびPS2が並列接続される形になるため、回路が破綻する可能性がある。したがって、電源PS1および電源PS2の一方の電源が、出力電圧Voを制御する電圧源として動作する。そして、電源PS1および電源PS2の他方の電源は、当該電源の電流を電流指令値に制御する電流源として動作する。各電源PS1,PS2での電圧変換比は、電圧源または電流源として動作するように制御される。電源PS1を電流源とし電源PS2を電圧源として制御した場合には、直流電源10の電力P[1]、直流電源20の電力P[2]、負荷30の電力Poおよび、電流源における電流指令値Iiの間には、下記4式の関係が成立する。P[2]=Po-P[1]=Po-V[1]Ii...4直流電源10の電圧V[1]の検出値に応じて、P=V[1]Iiが一定になるように電流指令値Iiを設定すれば、電流源を構成する直流電源10の電力P[1]を電力指令値Piに制御できる。これに対して、電源PS2を電流源とし電源PS1を電圧源として制御した場合には、下記5式の関係が成立する。P[1]=Po-P[2]=Po-V[2]Ii...5同様に、電流源を構成する直流電源20の電力P[2]についても、P=V[2]Iiが一定になるように電流指令値Iiを設定すれば、電力指令値Piに制御できる。図9には直流電源10に対応する電源PS1の具体的な制御動作例を説明するための波形図が示される。図9を参照して、電源PS1でのデューティ比Da式2参照は、電圧源として動作するための電圧フィードバック制御図11または電流源として動作するための電流フィードバック制御図12によって算出される。なお、図9中では、デューティ比Daを示す電圧信号を、同一の符号Daで示している。電源PS1の制御パルス信号SDaは、デューティ比Daと、周期的なキャリア信号25との比較に基づくパルス幅変調PWM制御によって生成される。一般的に、キャリア信号25には、三角波あるいはのこぎり波が用いられる。キャリア信号25の周期は、各スイッチング素子のスイッチング周波数に相当し、キャリア信号25の振幅は、Da=1.0に対応する電圧に設定される。制御パルス信号SDaは、デューティ比Daを示す電圧が、キャリア信号25の電圧よりも高いときに論理ハイレベル以下、Hレベルに設定される一方で、キャリア信号25の電圧よりも低いときに論理ローレベル以下、Lレベルに設定される。制御パルス信号SDaの周期Hレベル期間Lレベル期間に対するHレベル期間の比、すなわち、制御パルス信号SDaのデューティ比は、Daと同等である。制御パルス信号/SDaは、制御パルス信号SDaの反転信号である。デューティ比Daが高くなると、制御パルス信号SDaのデューティ比が高くなる。反対に、デューティ比Daが低くなると、制御パルス信号SDaのデューティ比が長くなる。制御パルス信号SDaは、図6に示した昇圧チョッパ回路の下アーム素子のオンオフを制御する信号に対応する。すなわち、制御パルス信号SDaのHレベル期間で下アーム素子がオンされる一方で、Lレベル期間で下アーム素子がオフされる。一方、制御パルス信号/SDaは、図6に示した昇圧チョッパ回路の上アーム素子のオンオフを制御する信号に対応する。図10には直流電源20に対応する電源PS2の具体的な制御動作例を説明するための波形図が示される。図10を参照して、電源PS2においても、電源PS1と同様のPWM制御によって、デューティ比Db式3参照に基づいて、制御パルス信号SDbおよび、その反転信号/SDbが生成される。制御パルス信号SDbのデューティ比はDbと同等であり、制御パルス信号/SDbのデューティは1.0-Dbと同等である。すなわち、デューティ比Dbが高くなると、制御パルス信号SDbのHレベル期間が長くなる。反対に、デューティ比Dbが低くなると、制御パルス信号SDbのLレベル期間が長くなる。制御パルス信号SDbは、図7に示した昇圧チョッパ回路の下アーム素子のオンオフを制御する信号に対応する。制御パルス信号/SDbは、図7に示した昇圧チョッパ回路の上アーム素子のオンオフを制御する信号に対応する。なお、デューティ比Dbは、電源PS1が電圧源として動作するときには、電源PS2が電流源として動作するための電流フィードバック制御図12によって算出される。反対に、デューティ比Dbは、電源PS1が電流源として動作するときには、電源PS2が電圧源として動作するための電圧フィードバック制御図11によって算出される。図11には、電圧源として動作する電源の制御ブロック201の構成例が示される。図11を参照して、制御ブロック201は、出力電圧Voの電圧指令値Voと、出力電圧Vo検出値との偏差をPI比例積分演算したフィードバック制御量と、フィードフォワード制御量DvFFとの和に従って、電圧制御のためのデューティ比指令値Dvを生成する。伝達関数Hvは、電圧源として動作する電源PS1またはPS2の伝達関数に相当する。図12には、電流源として動作する電源の制御ブロック202の構成例が示される。図12を参照して、制御ブロック202は、電流指令値Iiと、電流制御される直流電源10または20の電流Ii検出値との偏差をPI比例積分演算したフィードバック制御量と、フィードフォワード制御量DiFFとの和に従って、電流制御のためのデューティ比指令値Diを生成する。伝達関数Hiは、電流源として動作する電源PS2またはPS1の伝達関数に相当する。図13には、パラレル接続モードにおける各制御データの設定が示される。図13の左欄には、電源PS1直流電源10を電流源とし電源PS2直流電源20を電圧源として制御した場合の各制御データの設定が示される。図13の左欄を参照して、電圧制御のためのデューティ比指令値Dvが、電源PS2直流電源20のデューティ比Dbに用いられるとともに、電流制御のためのデューティ比指令値Diが、電源PS1直流電源10のデューティ比Daに用いられる。電流制御によって制御される電流Iiは、直流電源10の電流I[1]となる。なお、電圧制御によって制御される電圧は、電源PS1,PS2のいずれを電圧源としても出力電圧Voである。図11中の伝達関数Hvは、図7に示した直流電源20に対応する昇圧チョッパ回路の伝達関数に相当する。また、図12中の伝達関数Hiは、図6に示した直流電源10に対応する昇圧チョッパ回路の伝達関数に相当する。電圧制御におけるフィードフォワード制御量DvFFは、下記6式に示すように、出力電圧Voと直流電源20の電圧V[2]との電圧差に応じて設定される。また、電流制御におけるフィードフォワード制御量DiFFは、下記7式に示すように、出力電圧Voと直流電源10の電圧V[1]との電圧差に応じて設定される。DvFF=Vo-V[2]/Vo...6DiFF=Vo-V[1]/Vo...7デューティ比DaDa=Diに応じて、図9に示した制御パルス信号SDaおよび/SDaが生成される。同様に、デューティ比DbDb=Dvに応じて、図10に示した制御パルス信号SDbおよび/SDbが生成される。スイッチング素子S1~S4のオンオフをそれぞれ制御するための制御信号SG1~SG4は、電源PS1の電流制御のための制御パルス信号と、電源PS2の電圧制御のための制御信号パルスとに基づいて設定される。具体的には、制御信号SG1~SG4は、制御パルス信号間の論理演算に基づいてより特定的には、論理和をとる態様で設定される。スイッチング素子S1は、図6および図7の昇圧チョッパ回路の各々で上アーム素子を形成する。したがって、スイッチング素子S1のオンオフを制御する制御信号SG1は、制御パルス信号/SDaおよび/SDbの論理和によって生成される。すなわち、制御信号SG1は、制御パルス信号/SDaおよび/SDbの少なくとも一方がHレベルの期間でHレベルに設定される。そして、制御信号SG1は、制御パルス信号/SDaおよび/SDbの両方がLレベルの期間でLレベルに設定される。この結果、スイッチング素子S1は、図6の昇圧チョッパ回路直流電源10の上アーム素子および、図7の昇圧チョッパ回路直流電源20の上アーム素子の両方の機能を実現するように、オンオフ制御される。スイッチング素子S2は、図6の昇圧チョッパ回路では上アーム素子を形成し、図7の昇圧チョッパ回路では下アーム素子を形成する。したがって、スイッチング素子S2のオンオフを制御する制御信号SG2は、制御パルス信号/SDaおよびSDbの論理和によって生成される。すなわち、制御信号SG2は、制御パルス信号/SDaおよびSDbの少なくとも一方がHレベルの期間でHレベルに設定される。そして、制御信号SG2は、制御パルス信号/SDaおよびSDbの両方がLレベルの期間でLレベルに設定される。これにより、スイッチング素子S2は、図6の昇圧チョッパ回路直流電源10の上アーム素子および、図7の昇圧チョッパ回路直流電源20の下アーム素子の両方の機能を実現するように、オンオフ制御される。同様にして、スイッチング素子S3の制御信号SG3は、制御パルス信号SDaおよびSDbの論理和によって生成される。これにより、スイッチング素子S3は、図6の昇圧チョッパ回路直流電源10の下アーム素子および、図7の昇圧チョッパ回路直流電源20の下アーム素子の両方の機能を実現するように、オンオフ制御される。また、スイッチング素子S4の制御信号SG4は、制御パルス信号SDaおよび/SDbの論理和によって生成される。これにより、スイッチング素子S4は、図6の昇圧チョッパ回路直流電源10の下アーム素子および、図7の昇圧チョッパ回路直流電源20の上アーム素子の両方の機能を実現するように、オンオフ制御される。図13の右欄には、電源PS1直流電源10を電圧源とし電源PS2直流電源20を電流源として制御した場合の各制御データの設定が示される。図13の右欄を参照して、電圧制御のためのデューティ比指令値Dvが、電源PS1直流電源10のデューティ比Daに用いられるとともに、電流制御のためのデューティ比指令値Diが、電源PS2直流電源20のデューティ比Dbに用いられる。電流制御によって制御される電流Iiは、直流電源20の電流I[2]となる。電圧制御によって制御される電圧は、出力電圧Voである。図11中の伝達関数Hvは、図6に示した直流電源10に対応する昇圧チョッパ回路の伝達関数に相当する。また、図12中の伝達関数Hiは、図7に示した直流電源20に対応する昇圧チョッパ回路の伝達関数に相当する。電圧制御におけるフィードフォワード制御量DvFFは、下記8式に示すように、出力電圧Voと直流電源20の電圧V[1]との電圧差に応じて設定される。また、電流制御におけるフィードフォワード制御量DiFFは、下記9式に示すように、出力電圧Voと直流電源10の電圧V[2]との電圧差に応じて設定される。DvFF=Vo-V[1]/Vo...8DiFF=Vo-V[2]/Vo...9デューティ比DaDa=Dvに応じて、図9に示した制御パルス信号SDaおよび/SDaが生成される。同様に、デューティ比DbDb=Diに応じて、図10に示した制御パルス信号SDbおよび/SDbが生成される。スイッチング素子S1~S4のオンオフをそれぞれ制御するための制御信号SG1~SG4は、電源PS1の電圧制御のための制御パルス信号と、電源PS2の電流制御のための制御信号パルスの論理和をとる態様で設定される。すなわち、直流電源10および直流電源20における電圧制御および電流制御の組合せに関らず、スイッチング素子S1~S4の制御信号SG1~SG4は同様に生成される。パラレル接続モードでは、制御信号SG2およびSG4が相補のレベルに設定されているので、スイッチング素子S2およびS4は相補的にオンオフされる。これにより、図2に示したV[2]>V[1]のときの動作と、図3に示したV[1]>V[2]の動作とが、自然に切替えられる。さらに、各動作において、スイッチング素子S1,S3が相補にオンオフされることにより、電源PS1,PS2のそれぞれにおいて、デューティ比Da,Dbに従った直流電力変換が実行できる。パラレル接続モードでのスイッチング損失低減のための制御動作上述のように、本発明の実施の形態による電力変換器50をパラレル接続モードで動作させる場合には、直流電源10および直流電源20のそれぞれについてPWM制御が並列に実行される。ここで、直流電源10および直流電源20のPWM制御に使用されるキャリア信号の位相について説明する。図14には、同一位相のキャリア信号を用いた場合におけるパラレル接続モードの制御動作例が示される。一方で、図15には、位相が異なるキャリア信号を用いた場合におけるパラレル接続モードの制御動作例を示す波形図である。図14を参照して、直流電源10のPWM制御に用いられるキャリア信号25aと、直流電源20のPWM制御に用いられるキャリア信号25bとは、同一周波数かつ同一位相である。直流電源10の電圧または電流に基づいて算出されたデューティ比Daと、キャリア信号25aとの電圧比較に基づいて、制御パルス信号SDaが生成される。同様に、直流電源20の電流または電圧に基づいて算出されたデューティ比Dbと、キャリア信号25bとの比較に基づいて制御パルス信号SDbが求められる。制御パルス信号/SDa,/SDbは、制御パルス信号SDa,SDbの反転信号である。制御信号SG1~SG4は、図13に示した論理演算に従って、制御パルス信号SDa/SDaおよびSDb/SDbの論理演算に基づいて設定される。制御信号SG1~SG4に基づいてスイッチング素子S1~S4をオンオフすることにより、リアクトルL1を流れる電流IL1およびリアクトルL2を流れる電流IL2が図14に示すように制御される。電流IL1は直流電源10の電流I[1]に相当し、電流IL2は直流電源20の電流I[2]に相当する。これに対して、図15では、キャリア信号25aおよびキャリア信号25bは、同一周波数であるが、位相が異なる。図15の例では、キャリア信号25aおよびキャリア信号25bの位相差φ=180度である。そして、図14と同様に、キャリア信号25aおよびデューティ比Daの比較に基づいて制御パルス信号SDaが生成されるとともに、キャリア信号25bおよびデューティ比Dbの比較に基づいて、制御パルス信号SDbが生成される。図15において、デューティ比Da,Dbは図14と同一値である。したがって、図15の制御パルス信号SDaは、図14の制御パルス信号SDaと比較して、位相は異なるもののHレベル期間の長さは同じである。同様に、図15の制御パルス信号SDbは、図14の制御パルス信号SDbと比較して、位相は異なるもののHレベル期間の長さは同じである。したがって、キャリア信号間に位相差φを設けることにより、図15の制御信号SG1~SG4は、図14の制御信号SG1~SG4とは異なった波形となる。図14および図15の比較から、キャリア信号25a,25bの間の位相差φを変化させることにより、電流IL1および電流IL2の位相関係電流位相が変化することが理解される。一方で、同一のデューティ比Da,Dbに対して、電流IL1,IL2の平均値は、図14および図15の間で同等となることが理解される。すなわち、直流電源10,20の出力は、デューティ比Da,Dbによって制御されるものであり、キャリア信号25a,25bの位相差φを変化させても影響が生じない。したがって、本発明の実施の形態による電力変換器50では、パラレル接続モードにおいて、キャリア信号25aおよび25bの間の位相差φを適切に調整するキャリア位相制御によって、スイッチング素子S1~S4のスイッチング損失の低減を図る。以下では、代表的な例として、直流電源10および20の両方が力行状態、すなわち電流IL1>0かつ電流IL2>0である状態での制御について説明する。図16は、電力変換器50においてパラレル接続モードにおけるスイッチング損失を低減するための、実施の形態1による位相制御による電流位相を説明する波形図である。図16を参照して、時刻Taまでは、スイッチング素子S2~S4がオンされるので、直流電源10,20の両方に対して、昇圧チョッパ回路の下アーム素子がオンされた状態となる、このため、電流IL1およびIL2の両方は上昇する。時刻Taにおいて、スイッチング素子S2がターンオフされることにより、直流電源20に対して昇圧チョッパ回路の下アーム素子がオフされた状態となるので、電流IL2が下降を開始する。スイッチング素子S2のターンオフと入替わりに、スイッチング素子S1がターンオンされる。時刻Ta以降では、直流電源10に対して昇圧チョッパ回路の下アーム素子がオンされ、直流電源20に対して昇圧チョッパ回路の下アーム素子がオフされた状態となる。すなわち、電流IL2が上昇する一方で、電流IL1が下降する。このとき、電力変換器50での電流経路は、図17aのようになる。図17aから理解されるように、時刻Ta以降では、スイッチング素子S4には、電流IL1およびIL2の差電流が通過することになる。すなわち、スイッチング素子S4の通過電流が小さくなる。再び図16を参照して、時刻Ta以降の状態から、スイッチング素子S4がターンオフすると、直流電源10に対して昇圧チョッパ回路の下アーム素子がオフされた状態となるので、電流IL1が下降を開始する。また、スイッチング素子S2がターンオンすると、直流電源20に対して昇圧チョッパ回路の下アーム素子がオンされた状態となるので、電流IL2が再び上昇を開始する。すなわち、電力変換器50での電流経路が、図17aの状態から、図17bの状態に変化する。図17bの状態では、スイッチング素子S2には、電流IL1およびIL2の差電流が通過することになるため、スイッチング素子S2の通過電流が小さくなる。図17aの状態でスイッチング素子S4をターンオフさせることにより、スイッチング素子S4のターンオフ時の電流、すなわち、スイッチング損失を低減できる。また、図17bの状態でスイッチング素子S2をターンオンさせることにより、スイッチング素子S2のターンオン時の電流、すなわち、スイッチング損失を低減できる。したがって、実施の形態1では、電流IL1の下降開始タイミングと、電流IL2の上昇タイミングが重なるように、電流位相、すなわち、キャリア信号25a,25bの位相差φを調整する。これにより、図16の時刻Tbにおいて、スイッチング素子S2がターンオンされるとともに、スイッチング素子S4がターンオフされる。再び図16を参照して、時刻Tcでは、スイッチング素子S1がターンオフされるとともに、スイッチング素子S4がターンオンされる。これにより、直流電源10,20の各々に対して昇圧チョッパ回路の下アーム素子がオンされた状態となる。これにより、上述した時刻Ta以前の状態が再現されて、電流IL1およびIL2の両方が上昇する。図18には、図16に示した電流位相におけるスイッチング素子S2,S4の電流波形が示される。図18aには、スイッチング素子S2の電流IS2の波形が示され、図18bには、スイッチング素子S4の電流IS4の波形が示される。図18aを参照して、電流IS2は、時刻Taまでの期間および時刻Tc以降の期間では、IS2=IL2となる。時刻Ta~Tbの期間では、スイッチング素子S2がオフされるので、IS2=0である。そして、時刻Tb~Tcの期間では、図17bに示したように、IS2=-IL1-IL2となる。図18bを参照して、電流IS4は、時刻Taまでの期間および時刻Tc以降の期間では、IS4=IL1となる。時刻Ta~Tbの期間では、図17aに示したように、IS4=-IL2-IL1となる。そして、時刻Tb~Tcの期間では、スイッチング素子S4がオフされるので、IS4=0である。図19には、図16と比較するための、図16と同等のデューティ比の下でキャリア信号間の位相差φ=0としたときの電流位相が示される。図19を参照して、キャリア信号25a,25bの位相差φ=0のときには、電流IL1,IL2が上昇/下降するタイミングTx,Ty,Tz,Twはそれぞれ別個のものとなる。具体的には、時刻Tx以前での、スイッチング素子S1がオフしスイッチング素子S2~S4がオンしている状態では、電流IL1およびIL2の両方が上昇する。そして、時刻Txでスイッチング素子S4がターンオフすることによって、電流IL1が下降を開始する。スイッチング素子S1は、スイッチング素子S4のターンオフと入替わりにターンオンする。そして、時刻Tyでは、時刻Txでスイッチング素子S3がターンオフすることによって、電流IL2が下降を開始する。スイッチング素子S4は、スイッチング素子S3のターンオフと入替わりにターンオンする。これにより、電流IL1およびIL2の両方が下降する。時刻Tzでは、スイッチング素子S2がターンオフするとともに、スイッチング素子S3がターンオンする。これにより、直流電源10に対して昇圧チョッパ回路の下アーム素子がオンした状態となるので、電流IL1が再び上昇する。さらに、時刻Twでは、スイッチング素子S1がターンオフするとともに、スイッチング素子S2がターンオンする。これにより、時刻Tx以前の状態が再現されるので、電流IL1およびIL2の両方が上昇する。図20には、図19に示した電流位相におけるスイッチング素子S2,S4の電流波形が示される。図20aには、スイッチング素子S2の電流IS2の波形が示され、図20bには、スイッチング素子S4の電流IS4の波形が示される。図20aを参照して、電流IS2は、時刻Txまでの期間および時刻Tw以降の期間では、IS2=IL2となる。時刻Tx~Tyの期間では、図17bと同様の電流経路が形成されるので、IS2=-IL1-IL2となる。そして、時刻Ty~Tzの期間では、直流電源10に対する上アーム素子として動作するので、IS2=-IL1となる。電流IL1,IL2の両方が下降する時刻Ty~Tzの期間では、スイッチング素子S2は直流電源10に対して上アーム素子として動作するので、IS2=-IL1となる。時刻Tz~Twの期間では、スイッチング素子S2がオフされるので、IS2=0である。図20bを参照して、電流IS4は、時刻Txまでの期間および時刻Tw以降の期間では、IS4=IL1となる。時刻Tx~Tyの期間では、スイッチング素子S4がオフされるので、IS4=0である。電流IL1,IL2の両方が下降する時刻Ty~Tzの期間では、スイッチング素子S4は直流電源20に対する上アーム素子として動作するので、IS4=-IL2となる。時刻Tz~Twの間では、図17aと同様の電流経路が形成されるので、IS2=-IL2-IL1となる。図18aの時刻Tbで生じる電流IS2と、図20aの時刻Twで生じる電流IS2との比較から、図16の電流位相となるように位相差φを調整することによって、スイッチング素子S2のターンオン電流、すなわち、ターンオン時のスイッチング損失が低減されることが理解される。さらに、図18aの時刻Tb~Tcでの電流IS2と、図20aの時刻Ty~Tzでの電流IS2との比較から、スイッチング素子S2の導通損失についても低減されることが理解される。同様に、図18bの時刻Tbでの電流IS4と、図20bの時刻Txでの電流IS4との比較から、図16の電流位相となるように位相差φを調整することによって、スイッチング素子S4のターンオフ電流、すなわち、ターンオフ時のスイッチング損失が低減されることが理解される。さらに、図18bの時刻Ta~Tbでの電流IS4と、図20aの時刻Ty~Tzでの電流IS4との比較から、スイッチング素子S4の導通損失についても低減されることが理解されるこのように、キャリア信号25a,25bの間に位相差φを設けることにより、スイッチング素子S1~S4での損失を低減できる。図16に示したように、直流電源10および20の両方が力行となる状態では、電流IL1の下降開始タイミングと、電流IL2の上昇タイミングが重なるように、すなわち、スイッチング素子S2のターンオンタイミングと、スイッチング素子S4のターンオフタイミングとが一致するように、位相差φを設定することによって、スイッチング素子S1~S4での損失が抑制される。この結果、直流電源10および20と電源配線PL負荷30との間の直流電力変換を高効率で実行することができる。このような位相差φでは、制御パルス信号SDaの立下りタイミングまたは立上りタイミングと、制御パルス信号SDbの立上りタイミングまたは立下りタイミングとが重なることになる。図14,図15からも理解されるように、制御パルス信号SDa,SDbは、デューティ比Da,Dbによって変化する。したがって、図16のような電流位相が実現できる位相差φについても、デューティ比Da,Dbに応じて変わることが理解できる。このため、デューティ比Da,Dbと、スイッチング損失を低減するための位相差φとの関係を予め求めるとともに、その対応関係を予めマップ以下、位相差マップとも称するあるいは関数式以下、位相差算出式とも称するとして制御装置40に記憶することが可能である。そして、図8~図13で説明した、パラレル接続モードにおける、直流電源10,20での電圧/電流制御のためのPWM制御において、算出されたデューティ比Da,Dbに基づいて、位相差マップまたは位相差算出式に従って、キャリア位相制御のための位相差φを算出することができる。そして、算出された位相差φを有するようにキャリア信号25a,25bを発生させてPWM制御を実行することにより、上述した、スイッチング素子S1~S4での損失を抑制した高効率の直流電力変換を実現することができる。図16~図20では、直流電源10および20の両方が力行の状態を説明したが、その他の状態においても、同様のキャリア位相制御が実行できる。図21は、直流電源の各動作状態における本発明の実施の形態1に従うキャリア位相制御を説明するための図表である図21を参照して、状態Aでは、上述した、直流電源10および20の両方が力行状態である。図16に示したように、電流IL1の下降タイミングと、電流IL2の上昇タイミングとが図中のTbで重なるような電流位相となるように、キャリア信号の位相差φを調整する。これにより、Tbにおけるスイッチング素子S2のターンオン損失およびスイッチング素子S4のターンオフ損失を低減できる。さらに、上述のように、Ta~Tbの期間におけるスイッチング素子S4の導通損失および、Tb~Tcの期間におけるスイッチング素子S2の導通損失を低減することができる。状態Bでは、直流電源10および20の両方が回生状態である。この状態では、電流IL1の上昇タイミングと、電流IL2の下降タイミングとが図中のTbで重なるような電流位相となるように、キャリア信号の位相差φを調整する。これにより、Tbにおけるスイッチング素子S4のターンオン損失およびスイッチング素子S2のターンオフ損失を低減できる。さらに、上述のように、Ta~Tbの期間におけるスイッチング素子S2の導通損失および、Tb~Tcの期間におけるスイッチング素子S4の導通損失を低減することができる。状態Cでは、直流電源10が回生状態である一方で、直流電源20は力行状態である。この状態では、電流IL1の下降タイミングと、電流IL2の下降タイミングとが図中のTaで重なるような電流位相となるように、キャリア信号の位相差φを調整する。これにより、Taにおけるスイッチング素子S3のターンオン損失およびスイッチング素子S1のターンオフ損失を低減できる。さらに、上述のように、Ta~Tbの期間におけるスイッチング素子S1の導通損失および、Tc~Taの期間におけるスイッチング素子S3の導通損失を低減することができる。さらに、状態Dでは、直流電源10が力行状態である一方で、直流電源20は回生状態である。この状態では、電流IL1の上昇タイミングと、電流IL2の上昇タイミングとが図中のTcで重なるような電流位相となるように、キャリア信号の位相差φを調整する。これにより、Tcにおけるスイッチング素子S1のターンオン損失およびスイッチング素子S3のターンオフ損失を低減できる。さらに、上述のように、Tb~Tcの期間におけるスイッチング素子S1の導通損失および、Tc~Taの期間におけるスイッチング素子S3の導通損失を低減することができる。このように、直流電源10および20の力行/回生状態の組合せによって、スイッチング素子S1~S4での損失を低減するための位相差φが異なる。したがって、力行/回生状態の組合せ図21での状態A~Dごとに、上述した、位相差マップまたは位相差算出式を設定することが好ましい。このように、本実施の形態による電力変換器50における実施の形態1に従うキャリア位相制御では、電力変換器50の動作状態、具体的には、直流電源10,20の電流/電圧制御のためのデューティ比、あるいは、当該デューティ比と直流電源10,20の力行/回生状態とに応じて、キャリア信号25a,25bの間の位相差φを調整する。特に、上述した、位相差マップまたは位相差算出式に従って、図21に示した電流位相が実現されるように位相差φを設定することによって、電力変換器50の動作状態の変化に対応させて、スイッチング素子S1~S4の損失が低減された高効率の直流電力変換を実行することができる。[実施の形態2]上述のように、本実施の形態による電力変換器50は、電力変換器50は、スイッチング素子S1~S4の制御によって、パラレル接続モードおよびシリーズ接続モードとを切替えて動作することが可能である。実施の形態2では、電力変換器50のシリーズ接続モードにおける制御動作、特に、制御演算を簡易にするための制御について説明する。シリーズ接続モードでの回路動作まず、図22および図23を用いて、電力変換器50のシリーズ接続モードでの回路動作について説明する。図22aに示されるように、スイッチング素子S3をオン固定することによって、直流電源10および20を電源配線PLに対して直列に接続することができる。このときの等価回路が図22bに示される。図22bを参照して、シリーズ接続モードでは、直列接続された直流電源10および20と電源配線PLとの間では、スイッチング素子S2,S4を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子S1は、スイッチング素子S2,S4のオフ期間にオンされることによって、負荷30からの回生を制御するスイッチとして動作する。また、オン固定されたスイッチング素子S3により、リアクトルL1をスイッチング素子S4と接続する配線15が等価的に形成される。図22に示した回路動作においても、図4,図5で説明したのと同様に、リアクトルL1,L2の蓄積エネルギを放出するための還流経路が必要である。図23には、図22に示した回路動作時シリーズ接続モードにおけるリアクトルの還流経路が示される。図23aには、力行状態における還流経路が示され、図23bには、回生状態における還流経路が示される。図23aを参照して、図22bの等価回路において、力行状態におけるリアクトルL1の電流は、配線15、ダイオードD2,D1、電源配線PL、負荷30、および接地配線GLを介した電流経路111によって還流することができる。また、力行状態におけるリアクトルL2の電流は、ダイオードD1、電源配線PL、負荷30、ダイオードD4、および配線15を介した電流経路112により還流することができる。なお、スイッチング素子S2,S4を同時にオンオフしていれば、リアクトルL1,L2の電流は等しいため、配線15には電流が流れない。この結果、ダイオードD2,D4にも電流は流れない。図23bを参照して、図22bの等価回路において、回生状態におけるリアクトルL1の電流は、ダイオードD4および配線15を介した電流経路113によって還流することができる。同様に、回生状態におけるリアクトルL2の電流は、ダイオードD2および配線15を介した電流経路114によって還流することができる。なお、スイッチング素子S2,S4を同時にオンオフしていれば、リアクトルL1,L2の電流は等しいため、ダイオードD2,D4の電流も等しくなる。この結果、配線15には電流が流れない。このように、電力変換器50では、シリーズ接続モードでの動作時において、力行状態および回生状態のいずれにおいても、リアクトルL1,L2に蓄積されたエネルギを放出する還流経路が確保されている。次に、図24を用いて、シリーズ接続モードにおける直流電力変換昇圧動作を説明する。図24aを参照して、直流電源10,20を直列接続するためにスイッチング素子S3がオン固定される一方で、スイッチング素子S2,S4のペアがオンし、スイッチング素子S1がオフされる。これにより、リアクトルL1,L2にエネルギを蓄積するための電流経路140,141が形成される。この結果、直列接続された直流電源10,20に対して、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。これに対して、図24bを参照して、スイッチング素子S3をオン固定したままで、図24aとは反対に、スイッチング素子S2,S4のペアがオフし、スイッチング素子S1がオンされる。これにより、電流経路142が形成される。電流経路142により、直列接続された直流電源10,20からのエネルギと、リアクトルL1,L2に蓄積されたエネルギとの和が電源配線PLへ出力される。この結果、直列接続された直流電源10,20に対して、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。スイッチング素子S3がオン固定された下で、スイッチング素子S2,S4のペアがオンされる一方でスイッチング素子S1がオフされている第1の期間と、スイッチング素子S1がオンされる一方でスイッチング素子S2,S4がオフされている第2の期間とを交互に繰返すことにより、図24aの電流経路140,141および図24bの電流経路142が交互に形成される。シリーズ接続モードの直流電力変換では、直流電源10の電圧V[1]、直流電源20の電圧V[2]、および、電源配線PLの出力電圧Voの間には、下記10式に示す関係が成立する。10式では、スイッチング素子S2,S4のペアがオンされる第1の期間のデューティ比をDcとする。Vo=1/1-DcV[1]V[2]...10ただし、V[1]およびV[2]が異なるときや、リアクトルL1,L2のインダクタンスが異なるときには、図24aの動作終了時におけるリアクトルL1,L2の電流値がそれぞれ異なる。したがって、図24bの動作への移行直後には、リアクトルL1の電流の方が大きいときには電流経路143を介して差分の電流が流れる。一方、リアクトルL2の電流の方が大きいときには電流経路144を介して、差分の電流が流れる。シリーズ接続モードでの基本的な制御動作次に、電力変換器50のシリーズ接続モードにおける制御動作について説明する。以下に説明する制御動作は、制御装置40によるハードウェア処理および/またはソフトウェア処理によって実現される。図25には、シリーズ接続モードにおける負荷側から見た等価回路が示される。図25を参照して、シリーズ接続モードでは、負荷30に対して、電源PS1および電源PS2が直列に接続される。このため、電源PS1およびPS2を流れる電流は共通となる。したがって、出力電圧Voを制御するためには、電源PS1およびPS2は、共通に電圧制御されることが必要である。直列接続された電源PS1およびPS2は、図24に示した直流電力変換動作を実行する昇圧チョッパ回路に相当する。すなわち、電源PS1,PS2は、直流電源10,20の電圧V[1]およびV[2]の和と、出力電圧Voとの間で、式10に示した電圧変換比による直流電力変換機能を有する。シリーズ接続モードでは、直流電源10の電力P[1]および直流電源20の電力P[2]を直接制御することはできない。直流電源10の電力P[1]および電圧V[1]と、直流電源20の電力P[2]および電圧V[2]との間には、下記11式の関係が成立する。なお、電力P[1]および電力P[2]の和が、負荷30の電力Poとなる点Po=P[1]P[2]は、パラレル接続モードと同様である。P[1]:P[2]=V[1]:V[2]...11図26を参照して、電源PS1,PS2に共通のデューティ比Dc式10参照は、電圧源として動作するための電圧フィードバック制御図27によって算出される。なお、図26中では、デューティ比Dcを示す電圧信号を、同一の符号Dcで示している。制御パルス信号SDcは、図9および図10と同様のPWM制御によって、デューティ比Dc式10参照に基づいて生成される。制御パルス信号/SDcは、制御パルス信号SDcの反転信号である。制御パルス信号SDcのデューティはデューティ比Dcと同等であり、制御パルス信号/SDcのデューティは1-Dcと同等である。制御パルス信号SDcは、図24に示した昇圧チョッパ回路の下アーム素子のオンオフを制御する信号に対応する。一方、制御パルス信号/SDcは、図24に示した昇圧チョッパ回路の上アーム素子のオンオフを制御する信号に対応する。図27には、シリーズ接続モードにおける制御ブロック203の構成例が示される。図27を参照して、制御ブロック203は、出力電圧Voの電圧指令値Voと、出力電圧Voの偏差をPI比例積分演算したフィードバック制御量と、フィードフォワード制御量DvFFとの和に従って、電圧制御のためのデューティ比指令値Dvを生成する。伝達関数Hvは、直列接続された電源PS1,PS2の伝達関数に相当する。図28には、シリーズ接続モードにおける各制御データの設定が示される。図28を参照して、図27に示した電圧制御のためのデューティ比指令値Dvが、デューティ比Dcに用いられる。電圧制御によって制御される電圧は、出力電圧Voである。図27中の伝達関数Hvは、図27に示した昇圧チョッパ回路の伝達関数に相当する。まフィードフォワード制御量DvFFは、下記12に示すように、直列接続された電源電圧V[1]V[2]と、出力電圧Voとの電圧差に応じて設定される。DvFF=Vo-V[2]V[1]/Vo...12デューティ比DcDc=Dvに応じて、図26に示した制御パルス信号SDcおよび/SDcが生成される。スイッチング素子S1~S4のオンオフをそれぞれ制御するための制御信号SG1~SG4は、制御パルス信号SDcおよび/SDcに従って、図24に示した昇圧チョッパ回路を制御するように設定される。シリーズ接続モードでは、スイッチング素子S3をオン固定することによって、直流電源10および20が直列に接続される。したがって、制御信号SG3は、Hレベルに固定される。スイッチング素子S1は、図24の昇圧チョッパ回路では上アーム素子を形成する。したがって、制御パルス信号/SDcが制御信号SG1として用いられる。また、スイッチング素子S2,S4は、図24の昇圧チョッパ回路では下アーム素子を形成する。したがって、制御パルス信号SDcが制御信号SG2,SG4として用いられる。シリーズ接続モードでの効率的な制御動作上述のように、電力変換器50では、シリーズ接続モードとパラレル接続モードとを選択することができる。実施の形態1で説明したように、パラレル接続モードでは、直流電源10,20の電力を独立に制御することができる。一方で、シリーズ接続モードでは、昇圧比電圧変換比がパラレル接続モードよりも低くなるので、効率が上昇することが期待される。したがって、Vo>V[1]V[2]のときには、パラレル接続モードからシリーズ接続モードへの切替を指向することが好ましい。図29には、上述したパラレル接続モードにおける制御信号SG1~SG4と、シリーズ接続モードにおける制御信号SG1~SG4とが比較される。上述のように、パラレル接続モードでは、電圧V[1]またはV[2]と出力電圧Voとの電圧変換比を制御するためのデューティ比Da,Dbに基づく論理演算によって制御信号SG1~SG4が生成される。一方、シリーズ接続モードでは、電圧V[1]V[2]と出力電圧Voとの電圧変換比を制御するためのデューティ比Dcに基づく論理演算によって制御信号SG1~SG4が生成される。このように、図29に従えば、パラレル接続モードおよびシリーズ接続モードのそれぞれにおいて、異なる制御演算が必要である。図30には、図29に従ってパラレル接続モードからシリーズ接続モードへ切替える際における第1の動作波形例が示される。図30では、直流電源10および20のPWM制御が同位相のキャリア信号25によって実行される際の動作が示される。図30を参照して、パラレル接続モードにおいて、デューティ比Da,Dbに加えて、デューティ比Dcが演算されている。この結果、パラレル接続モードからシリーズ接続モードへの切替指令がキャリア信号25の山で発生されると、即座に、シリーズ接続モードでの制御に従って、制御信号SG1~SG4を生成することができる。しかしながら、パラレル接続モードにおいても、制御には本来不要であるデューティ比Dcをバックグランドで演算することになるので、制御装置40の演算負荷が高くなる。このため、制御装置40の高コスト化や、制御装置40のスペック上制御周期を長くせざるを得なくなることによる制御精度の低下が懸念される。図31には、図30の様なバックグランド演算を行なうことなく、パラレル接続モードからシリーズ接続モードへ切替えるための制御動作が示される。図31を参照して、デューティ比Dcはパラレル接続モードでは演算されておらず、パラレル接続モードからシリーズ接続モードへの切替指令がキャリア信号25の山で発生されてから、デューティ比Dcの演算が開始される。したがって、図30の動作波形例のように、制御装置40の演算負荷が高くなることはない。しかしながら、図31の例では、デューティ比Dcおよびこれに基づくPWM制御によって制御パルス信号SDcが求められるまでの間、シリーズ接続モードを開始することができない。たとえば、図31に示すように、切替指令が発生されてから、実際にシリーズ接続モードが開始されるまで、キャリア信号25の半周期分の遅れが発生してしまう。これにより、制御精度が低下することが懸念される。本発明の実施の形態2では、実施の形態1で説明したパラレル接続モードにおけるキャリア位相制御をシリーズ接続モードへも適用することによって、モード切替時の制御動作を効率化する。図32に示すように、シリーズ接続モードでは直流電源10および20が直列に接続されるので、直流電源10および20の両方が力行となる状態図21での状態Aおよび直流電源10および20の両方が回生となる状態図21の状態Bのいずれかの状態しか存在しない。したがって、実施の形態2による制御動作では、キャリア信号間の位相差φは、図21の状態A,Bに示されるように、スイッチング素子S2のターンオンとスイッチング素子S4のターンオフとが重なるように、あるいは、スイッチング素子S4のターンオンとスイッチング素子S2のターンオフとが重なるように設定される。このように位相差φが設定されると、図33に示されるように、制御パルス信号SDaの立下りタイミングと、制御パルス信号SDbの立上りタイミングとが重なることになる。あるいは、制御パルス信号SDaの立上りタイミングと、制御パルス信号SDbの立下りタイミングとが重なる。これにより、図21の状態A,Bに示した電流位相が実現されることになる。このときのデューティ比Da,Dbを考える。式2を変形することにより、Daについて下記13式が得られる。Da=Vo-V[1]/Vo...13同様に、式3を変形することにより、Dbについて下記14式が得られる。Db=Vo-V[2]/Vo...14図29に示されるように、パラレル接続モードにおける制御信号SG3は、制御パルス信号SDaおよびSDbの論理和に基づいて生成される。したがって、制御パルス信号SDaの立下りまたは立上りタイミングと、制御パルス信号SDbの立上りまたは立下りタイミングとが重なるように位相差φを設定すると、Vo>V[1]V[2]が成立するとき、パラレル接続モードにおける制御信号SG3のHレベル期間の比率が1.0を超えることが理解される。すなわち、Vo>V[1]V[2]のときには、デューティ比Da,Dbによるパラレル接続モードと共通のPWM制御によっても、制御信号SG3がHレベルに固定される。図29に示されるように、パラレル接続モードにおける制御信号SG1は、制御パルス信号/SDaおよび/SDbの論理和に基づいて生成される。図33を参照して、実施の形態1に従って位相差φを設定すると、制御パルス信号/SDaの立上りタイミングと、制御パルス信号/SDbの立上りタイミングとが重なる。このため、制御信号SG1のデューティ比HD1は、DSG1=1-Da1-Dbで示される。すなわち、DSG1は、下記15式で示される。DSG1=V[1]V[2]/Vo...15一方で、デューティ比Dcは、式2を変形することにより、下記16式で示される。Dc=1-V[1]V[2]/Vo...16したがって、図29のシリーズ接続モードでの論理演算に従って、SG1=/SGcとすると、制御信号SG1のデューティDSG1は、下記17式で示される。DSG1=1-Dc=V[1]V[2]/Vo...17このように、実施の形態1によるキャリア位相制御に従って位相差φを設定した場合には、デューティ比Da,Dbによる制御パルス信号SDa,SDbに基づく論理演算、具体的には、/SDaおよび/SDbの論理和によって、デューティ比Dcに基づく制御パルス信号/SDcとデューティ比が等しい信号を生成することができる。すなわち、制御パルス信号SDa,SDbに基づいて、シリーズ接続モードにおける制御信号SG1を生成することができる。また、図29に示されるように、シリーズ接続モードにおける制御信号SG2,SG4は、制御信号SG1の反転信号である。not/SDbor/SDaの論理演算結果は、SDaおよびSDbの論理積SDbandSDaとなる。したがって、制御パルス信号SDcに従って設定されるべき制御信号SG2,SG4についても、制御パルス信号SDaおよびSDbの論理演算に基づいて生成することができる。このように、制御パルス信号SDa/SDaおよび制御パルス信号SDb/SDbのエッジが重なるように、キャリア信号間の位相差φを設定すると、図34に示すように、シリーズ接続モードにおけるデューティ比Dcに基づいて設定されるべき制御信号SG1~SG4を、デューティ比Da,Dbに基づく制御パルス信号SDa,SDbから生成することが可能である。具体的には、上述のように、制御信号SG3は、制御パルス信号SDaおよびSDbの論理和によって、Hレベルに固定された信号となる。また、制御信号SG1は、制御パルス信号/SDaおよび/SDbの論理和によって、デューティ比Dcに基づくPWM制御と同等のデューティを有するように生成できる。また、シリーズ接続モードにおいて、制御信号SG1と相補に設定される制御信号SG2,SG4についても、制御パルス信号SDaおよびSDbの論理積によって生成できる。図35には、実施の形態2に従うパラレル接続モードからシリーズ接続モードへの切替時の動作波形例が示される。図35を参照して、図34に従う論理演算によって、デューティ比Dcを算出することなく、デューティ比Da,Dbに基づいて、シリーズ接続モードでの制御信号SG1~SG4を生成することができる。したがって、たとえば、キャリア信号25aの山でパラレル接続モードからシリーズ接続モードへの切替指令がキャリア信号25の山で発生されても、パラレル接続モードで演算されていた、その時点でのデューティ比Da,Dbに基づいて、シリーズ接続モードでの制御信号SG1~SG4を即座に生成することができる。このため、図30で説明したようなパラレル接続モードにおける制御装置40の演算負荷増大や、図31で説明したような制御遅れを発生させることなく、パラレル接続モードからシリーズ接続モードへの切替処理を実行することができる。このように、本発明の実施の形態2によれば、実施の形態1と同様のキャリア位相制御によってキャリア信号間の位相差φを設定することにより、制御パルス信号SDa/SDa,SDb/SDbから、デューティ比Dcに基づく制御信号SG1~SG4を生成することができる。すなわち、共通の制御パルス信号SDa/SDa,SDb/SDbに基づく論理演算を図34に示すように切替えるだけで、パラレル接続モードおよびシリーズ接続モードの間の切替処理を実行できる。[実施の形態3]実施の形態3では、実施の形態1および2に従う電源システム5を具体的に適用した電動車両の電源システムの構成例および動作について説明する。図36は、本発明の実施の形態による電源システムが適用された車両電源システムの構成例を示す回路図である。図36を参照して、直流電源10としては、複数の二次電池セルが直列接続された組電池が用いられる。また、直流電源20としては、直列接続された複数の電気二重層キャパシタが用いられる。さらに、電力変換器50からの直流電圧が出力される電源配線PLおよび接地配線GLの間には平滑コンデンサ35が設けられる。負荷30は、電源配線PL上の直流電圧Voを3相交流電圧に変換するための3相インバータ31と、3相インバータ31からの3相交流電力を受けて動作するモータジェネレータ32とを含む。たとえば、モータジェネレータ32は、電気自動車やハイブリッド自動車等に搭載される走行用電動機で構成される。すなわち、モータジェネレータ32は、電気自動車やハイブリッド自動車等の減速時には、回生発電を行う。モータジェネレータ32の発電動作時には、3相インバータ31は、モータジェネレータ32が発電した3相交流電力を直流電力に変換して電源配線PLに出力する。この直流電力によって、直流電源10および/または直流電源20を充電することができる。図36のシステム構成例では、二次電池で構成される直流電源10を定常的な電力供給源として使用し、電気二重層キャパシタで構成される直流電源10を補助的な電力供給源として使用することが好ましい。このため、パラレル接続モードでは、直流電源10の電力を制御して、二次電池の過充電または過放電を防止するために、直流電源10を電流制御する。一方、直流電源20は電圧制御される。パラレル接続モードでは、出力電圧Voを電圧指令値Voに従って制御するとともに、負荷30に対して直流電源10および20から並列に電力を授受できる。このため、一方の直流電源からの出力確保が困難な状態たとえば極低温時においても、負荷30に必要なエネルギを供給することが可能である。また、直流電源10,20の電力を独立に制御することができるので、直流電源10,20の各電力を精密に管理できる。すなわち、直流電源10,20の各々を、より安全に使用できる。また、直流電源10および20が独立して制御できるので、直流電源10,20の間で電力の授受を行うことも可能となる。この結果、たとえば、負荷30の作動前に、電源配線PLを介して、直流電源10,20の一方の電源によって、他方の電源をプリチャージすることも可能である。なお、図示は省略するが、負荷30モータジェネレータ32が発電した回生状態時にも、直流電源10に充電される電力P[1]を電流制御によって一定値に維持するとともに、残りの電力を直流電源20に受入れる電力配分制御を、出力電圧Voの制御と同時に実現することができる。一方、シリーズ接続モードでは、負荷30の電力Poが同じであれば、電力変換器50内のスイッチング素子S1~S4を流れる電流が、パラレル接続モードよりも低下する。シリーズ接続モードでは、直列接続によって電圧V[1]V[2]に対する直流電力変換が実行される一方で、パラレル接続モードでは、電圧V[1]に対する直流電力変換による電流と、電圧V[2]に対する直流電力変換による電流との和が各スイッチング素子を流れるからである。したがって、シリーズ接続モードでは、スイッチング素子での電力損失を低下することにより、効率を向上することができる。さらに、シリーズ接続モードでは、負荷30と直流電源10,20との間での電力授受に伴う電圧V[1],V[2]の変動の影響を受けることなく、出力電圧Voを制御することができる。また、パラレル接続モードでは、デューティ比Da,Dbは、電圧V[1],V[2]に対する出力電圧Voの比に従って設定されるため、一方の直流電源の電圧が低下すると、1.0に近い値となってしまう。したがって、制御信号SG1~SG4のいずれかのHレベル期間比が1.0に近づく可能性がある。実際の昇圧チョッパ回路の制御では、上アーム素子および下アーム素子が同時にオンすることを確実に防止するためのデッドタイムを設ける必要があるため、実現可能なデューティ比Da,Dbには上限値が存在する。したがって、パラレル接続モードのみでは、一方の直流電源の電圧がある程度低下すると電圧制御が不能となってしまう。すなわち、直流電源10,20の蓄積エネルギを使い切る点で、パラレル制御モードには一定の限界が存在する。これに対して、シリーズ接続モードにおけるデューティ比Dcは、電圧V[1]V[2]に対する出力電圧Voの比に従って設定されるため、一方の直流電源の電圧が低下しても、それ程大きな値とはならない。したがって、パラレル接続モードの場合とは異なり、一方の直流電源の電圧がある程度低下した場合にも電圧制御を継続することができる。この結果、シリーズ接続モードでは、直流電源10,20を直列接続することにより、直流電源10,20の蓄積エネルギを使い切る点で、パラレル接続モードよりも有利である。なお、実施の形態2を適用したシリーズ接続モードにおいても、デューティ比Dcは演算されないものの、制御パルス信号SDa,SDbに基づいて、実際にはデューティ比Dcに従って、スイッチング素子S1~S4のオンオフが制御されるので、上記の特徴点は共通に適用される。このように実施の形態3による電源システム車両電源システムでは、複数のスイッチング素子S1~S4の制御によって、2つの直流電源10,20を並列接続するモードと直列接続するモードとを使い分けることができる。この結果、電動車両の電源システムにおいて、負荷電力への対応性消費電力の供給および発電電力の受入および電力管理性が向上するパラレル接続モードと、効率および蓄積エネルギの活用性に優れたシリーズ接続モードとを使い分けることができる。これにより、2つの直流電源10,20を有効に使用して、同一の蓄積電力に対する電動車両の走行距離を延ばすことができる。特に、実施の形態1,2に従うキャリア位相制御を適用した場合には、出力電圧Voと、電圧V[1],V[2]との関係に従って、パラレル接続モードとシリーズ接続モードとが自動的に切替られることになる。具体的には、Vo>V[1],V[2]のときには、シリーズ接続モードが自動的に適用される。なお、本実施の形態では、直流電源10および直流電源20について、二次電池および電気二重層キャパシタに代表される、異なる種類の直流電源を適用する例を説明した。異なる種類、特に、エネルギ密度およびパワー密度ラゴンプロットが異なる直流電源を組み合せて負荷へ電力を供給する態様とすれば、特にパラレル接続モードにおいて、互いに苦手な動作領域での出力を補うような形で、広い動作領域に対して負荷電力の確保が容易となる。また、出力電圧が異なる2つの直流電源を組み合わせる場合にも、シリーズ接続モードおよびパラレル接続モードの切替によって、直流電源を有効に使用できることが期待される。ただし、直流電源10および20が、同一定格電圧の電源および/または同一種類の電源であっても、本発明の適用は妨げられることはない点について確認的に記載する。たとえば、同一タイプの直流電源を主電源および副電源として用いる場合に、本発明による電源システムを構成することが好適である。また、負荷30は、制御された直流電圧Voによって動作する機器であれば、任意の機器によって構成できる点について確認的に記載する。すなわち、本実施の形態では、電気自動車やハイブリッド自動車等に搭載される走行用電動機およびインバータによって負荷30が構成される例を説明したが、本発明の適用はこのような場合に限定されるものではない。さらに、電力変換器50の構成についても、図1の例示に限定されるものではない。すなわち、電力変換器に含まれる複数のスイッチング素子の少なくとも一部が、第1の直流電源に対する電力変換経路と、第2の直流電源に対する電力変換経路との両方に含まれるように配置される構成であれば、実施の形態1による位相制御および、実施の形態2によるシリーズ接続モードでの制御処理を適用することが可能である。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"