ボルテージレギュレータにおける過電流保護回路であって、前記ボルテージレギュレータの出力電圧と基準電圧とを比較し、比較結果に応じた出力電圧を出力端から出力する誤差増幅器と、前記ボルテージレギュレータの出力電流に比例した電流と基準電流との差電流に応じた電流を前記誤差増幅器の出力端にフィードバックさせて前記ボルテージレギュレータの出力電流を制限する電流制御回路と、を備えることを特徴とする過電流保護回路。前記電流制御回路は、前記誤差増幅器の出力端にフィードバックさせる電流を、前記ボルテージレギュレータの過電流動作時に対し、短絡電流動作時において増加させることで前記ボルテージレギュレータの出力電流を制限するように構成されることを特徴とする請求項1記載の過電流保護回路。前記誤差増幅器は、前記ボルテージレギュレータの出力電圧と前記基準電圧とを比較する差動対を含み、前記電流制御回路は、前記差動対における前記ボルテージレギュレータの出力電圧を受ける側のトランジスタに流れる電流に比例した電流に基づいて前記基準電流を生成することを特徴とする請求項1記載の過電流保護回路。前記電流制御回路は、前記ボルテージレギュレータの出力電圧に応じてオンオフする第1のMOSトランジスタを前記差電流が流れるフィードバック経路中に備え、前記ボルテージレギュレータの出力電圧が所定電圧より低下した場合に前記第1のMOSトランジスタをオフさせて、前記誤差増幅器の出力端にフィードバックさせる電流を増加させることを特徴とする請求項2記載の過電流保護回路。前記所定電圧は、前記第1のMOSトランジスタの閾値電圧であることを特徴とする請求項4記載の過電流保護回路。前記ボルテージレギュレータの出力電流に比例した電流が流れ込むノードに対し、前記ノードを入力端に接続するカレントミラーを構成する、ダイオード接続とされる第2のMOSトランジスタと、前記第1のMOSトランジスタのソースに接続され、前記第1のMOSトランジスタがオンである場合にカレントミラーの入力端側を前記第2のMOSトランジスタと共に構成する第3のMOSトランジスタと、前記ノードに接続され、前記基準電流を流す第4のMOSトランジスタと、を備え、前記第1~第4のMOSトランジスタは、同一の導電型であって、前記第1のMOSトランジスタは、ドレインを前記ノードに接続し、前記カレントミラーの出力端側から前記誤差増幅器の出力端に対してフィードバックさせるように構成されることを特徴とする請求項4または5記載の過電流保護回路。請求項1乃至6のいずれか一に記載の過電流保護回路を備えるボルテージレギュレータ。以下の分析は本発明において与えられる。図4において、出力端子100の出力電流が増加すると、出力電流検出トランジスタ104の電流も増加するため、抵抗108の電圧降下により出力電流制御トランジスタ109のゲートソース間電圧|Vgs109|は増加する。ここで、抵抗108の抵抗値をRとすると、|Vgs109|は、次の式で求められる。|Vgs109|=R×Iout×a/c|Vgs109|が出力電流制御トランジスタ109のしきい値電圧|Vth109|を超えたとき、出力電流検出手段104と電流制御電流源105と抵抗108とトランジスタ109とによりフィードバックループが形成される。図5は、このようなボルテージレギュレータにおける出力電圧出力電流特性を示す図である。図5において、|Vth109|が高い場合、あるいはRの値が低い場合には、軌跡S1のように、過電流値Imax、短絡電流値Ishortが大きくなるほうにばらつく。逆に、|Vth109|が低い場合、あるいはRの値が高い場合には、軌跡S2のように、過電流値Imax、短絡電流値Ishortが小さくなるほうにばらつく。以上のように、従来のボルテージレギュレータは、電流の変化を抵抗によって電圧に変換し、入力されるトランジスタの閾値を基準に動作を行っているため、結果として、過電流値Imax、短絡電流値Ishortのばらつきが大きくなる。すなわち、電流の変化を電圧に変換する抵抗のばらつきΔRと、トランジスタのばらつきによる閾値の変化分ΔVthの影響が現れ、過電流値および短絡電流値におけるばらつきを抑えることができない。言い換えれば、出力電流の変化を抵抗を用いて電圧に変換し、MOSトランジスタの閾値を用いて再度電流変換するというように、電流→電圧→電流と変換させているので、抵抗のばらつきとMOSトランジスタの閾値のばらつきによる影響が現れ、過電流保護、短絡電流保護の電流の設定値のばらつきを抑えることができない。このため外部に接続される装置への電流供給能力がばらついてしまうことになる。本発明の1つのアスペクト側面に係る過電流保護回路は、ボルテージレギュレータにおける過電流保護回路であって、ボルテージレギュレータの出力電圧と基準電圧とを比較し、比較結果に応じた出力電圧を出力端から出力する誤差増幅器と、ボルテージレギュレータの出力電流に比例した電流と基準電流との差電流に応じた電流を誤差増幅器の出力端にフィードバックさせてボルテージレギュレータの出力電流を制限する電流制御回路と、を備える。本発明によれば、出力電流の制限を高精度に行うことが可能となる。以下、本発明を実施するための形態について、概説する。なお、以下の概説に付記した図面参照符号は、専ら理解を助けるための例示であり、図示の態様に限定することを意図するものではない。図1は、本発明の一実施形態に係るボルテージレギュレータの構成を示すブロック図である。図1において、過電流保護回路は、ボルテージレギュレータにおける過電流保護回路であって、ボルテージレギュレータの出力電圧VOと基準電圧基準電圧源38の電圧とを比較し、比較結果に応じた出力電圧を出力端から出力する誤差増幅器31と、ボルテージレギュレータの出力電流IOに比例した電流I4と基準電流I5との差電流I6に応じた電流I3を誤差増幅器の出力端にフィードバックさせてボルテージレギュレータの出力電流を制限する電流制御回路19と、を備える。過電流保護回路において、電流制御回路は、誤差増幅器の出力端にフィードバックさせる電流を、ボルテージレギュレータの過電流動作時に対し、短絡電流動作時において増加させることでボルテージレギュレータの出力電流を制限するように構成されることが好ましい。過電流保護回路において、誤差増幅器は、ボルテージレギュレータの出力電圧と基準電圧とを比較する差動対図2の22、23を含み、電流制御回路は、差動対におけるボルテージレギュレータの出力電圧を受ける側のトランジスタ図2の23に流れる電流に比例した電流に基づいて基準電流を生成するようにしてもよい。過電流保護回路において、電流制御回路は、ボルテージレギュレータの出力電圧に応じてオンオフする第1のMOSトランジスタ図2の15を差電流が流れるフィードバック経路中に備え、ボルテージレギュレータの出力電圧が所定電圧より低下した場合に第1のMOSトランジスタをオフさせて、誤差増幅器の出力端にフィードバックさせる電流を増加させるようにしてもよい。過電流保護回路において、所定電圧は、第1のMOSトランジスタの閾値電圧であってもよい。過電流保護回路において、ボルテージレギュレータの出力電流に比例した電流が流れ込むノード図2のN2に対し、ノードを入力端に接続するカレントミラーを構成する、ダイオード接続とされる第2のMOSトランジスタ図2の13と、第1のMOSトランジスタのソースに接続され、第1のMOSトランジスタがオンである場合にカレントミラーの入力端側を第2のMOSトランジスタと共に構成する第3のMOSトランジスタ図2の14と、ノードに接続され、基準電流を流す第4のMOSトランジスタ図2の17と、を備え、第1~第4のMOSトランジスタは、同一の導電型であって、第1のMOSトランジスタは、ドレインをノードに接続し、カレントミラーの出力端側から誤差増幅器の出力端に対してフィードバックさせるように構成されるようにしてもよい。ボルテージレギュレータは、上記の過電流保護回路を備えるようにしてもよい。以上のような過電流保護回路によれば、出力電流の制限を高精度に行って、過電流値および短絡電流値の制御を行うことが可能となる。以下、実施例に即し、図面を参照して詳しく説明する。図2は、本発明の一実施例に係るボルテージレギュレータの回路図であって、図1のブロック図の詳細を表す。図2において、ボルテージレギュレータは、電源電圧を供給する電源37と、電源37の電圧を降圧して所定の電圧を出力電圧VOとして出力する出力用のPMOSトランジスタ34と、負荷に相当する抵抗36と、基準電圧を発生する基準電圧源38と、出力電圧VOと基準電圧源38の電圧を比較する誤差増幅器31と、PMOSトランジスタ34と並列に接続される出力電流検出用のPMOSトランジスタ33と、誤差増幅器31の差動対の一方の出力電圧NMOSトランジスタ23のドレイン電圧とPMOSトランジスタ33からの電流とを入力する電流制御回路19と、電流制御回路19の電流によって制御される出力電流制御用のPMOSトランジスタ32とを備える。PMOSトランジスタ32は、ソースおよびバックゲートを電源37に接続し、ゲートを電流制御回路19内のPMOSトランジスタ11のドレインに接続し、ドレインを誤差増幅器31内のPMOSトランジスタ26のドレインに接続する。PMOSトランジスタ33は、ソースおよびバックゲートを電源37に接続し、ゲートを誤差増幅器31内のPMOSトランジスタ26のドレインに接続し、ドレインを電流制御回路19内のNMOSトランジスタ17のドレインに接続する。PMOSトランジスタ34は、ソースおよびバックゲートを電源37に接続し、ゲートを誤差増幅器31内のPMOSトランジスタ26のドレインに接続し、ドレインを一端が接地された抵抗36の他端に接続する。PMOSトランジスタ34のドレインの電圧は、出力電圧VOとなり、ドレインから抵抗36を介して出力電流IOが流れる。次に、誤差増幅器31について説明する。PMOSトランジスタ20は、ソースおよびバックゲートを電源37に接続し、ゲートをPMOSトランジスタ24のドレインに接続し、ドレインをNMOSトランジスタ21のドレインに接続する。PMOSトランジスタ24は、ソースおよびバックゲートを電源37に接続し、ゲートおよびドレインをNMOSトランジスタ22のドレインに接続し、PMOSトランジスタ20とカレントミラーを構成する。PMOSトランジスタ25は、ソースおよびバックゲートを電源37に接続し、ゲートおよびドレインをNMOSトランジスタ23のドレインに接続する。PMOSトランジスタ26は、ソースおよびバックゲートを電源37に接続し、ゲートをPMOSトランジスタ25のドレインに接続し、ドレインをNMOSトランジスタ27のドレインに接続し、PMOSトランジスタ25とカレントミラーを構成する。ここでPMOSトランジスタ26のドレインをノードN1とする。NMOSトランジスタ21は、ソースおよびバックゲートを接地し、ゲートおよびドレインをPMOSトランジスタ20のドレインに接続する。NMOSトランジスタ27は、ソースおよびバックゲートを接地し、ゲートをNMOSトランジスタ21のドレインに接続し、ドレインをPMOSトランジスタ26のドレインに接続し、NMOSトランジスタ21とカレントミラーを構成する。NMOSトランジスタ22は、ソースを定電流源28に接続し、バックゲートを接地し、ゲートを基準電圧源38に接続し、ドレインをPMOSトランジスタ24のドレインに接続する。NMOSトランジスタ23は、ソースを定電流源28に接続し、バックゲートを接地し、ゲートをPMOSトランジスタ34のドレインに接続し、ドレインをPMOSトランジスタ25のドレインに接続し、NMOSトランジスタ22と差動対を構成する。このような構成の誤差増幅器31は、基準電圧源38の電圧と出力電圧VOとを比較して比較誤差を増幅し、過電流状態および短絡電流動作に無い場合には、基準電圧源38の電圧と出力電圧VOとが一致するようにPMOSトランジスタ34を駆動する。次に、電流制御回路19について説明する。PMOSトランジスタ11は、ソースおよびバックゲートを電源37に接続し、ゲートおよびドレインをNMOSトランジスタ12のドレインに接続し、PMOSトランジスタ32とカレントミラーを構成する。PMOSトランジスタ18は、ソースおよびバックゲートを電源37に接続し、ゲートを誤差増幅器31内のPMOSトランジスタ25のドレインに接続し、ドレインをNMOSトランジスタ16のドレインに接続し、PMOSトランジスタ25とカレントミラーを構成する。NMOSトランジスタ12は、ソースおよびバックゲートを接地し、ゲートをNMOSトランジスタ13のドレインに接続し、ドレインをPMOSトランジスタ11のドレインに接続する。NMOSトランジスタ13は、ソースおよびバックゲートを接地し、ゲートおよびドレインをNMOSトランジスタ17のドレインおよびNMOSトランジスタ15のドレインに接続し、PMOSトランジスタ12とカレントミラーを構成する。NMOSトランジスタ14は、ソースおよびバックゲートを接地し、ゲートをNMOSトランジスタ13のドレインに接続し、ドレインをNMOSトランジスタ15のソースに接続する。NMOSトランジスタ15は、ソースをNMOSトランジスタ14のドレインに接続し、バックゲートを接地し、ゲートをPMOSトランジスタ34のドレインに接続し、ドレインをNMOSトランジスタ13のドレインに接続する。NMOSトランジスタ14は、NMOSトランジスタ15がオン状態である場合、NMOSトランジスタ13と共にカレントミラーの入力側を構成する。NMOSトランジスタ16は、ソースおよびバックゲートを接地し、ゲートおよびドレインをPMOSトランジスタ18のドレインに接続する。NMOSトランジスタ17は、ソースおよびバックゲートを接地し、ゲートをNMOSトランジスタ16のドレインに接続し、ドレインをPMOSトランジスタ33のドレインに接続し、NMOSトランジスタ16とカレントミラーを構成する。ここでNMOSトランジスタ13、15、17のそれぞれのドレインの接続点をノードN2とする。次に、過電流保護回路の動作を説明する。図3は、本実施例のボルテージレギュレータにおける出力電圧出力電流特性を示す図である。図3において、出力電圧VOを一定のまま、出力電流IOを増加させた場合、過電流保護によって出力電流IOが制限される。この時の出力電流IOの電流値を過電流Imaxと呼ぶ。また、例えばボルテージレギュレータの出力が短絡状態となっていた場合、あるいは過電流保護回路の働きにより出力が低下した場合、更に電流が流れ続けるため、出力電流IOを更に低下させるように短絡電流保護によって電流制限を行う。出力電圧VOが0となった時の出力電流IOの電流を短絡電流Ishortと呼ぶ。1過電流動作時過電流動作状態に至った場合、基準電圧源38の電圧と出力電圧VOとを誤差増幅器31が比較している。この状態で、PMOSトランジスタ18は、PMOSトランジスタ25とカレントミラーを構成しているため、PMOSトランジスタ25に流れる電流に比例した電流が流れ、NMOSトランジスタ16にも同一の電流が流れる。さらに、NMOSトランジスタ16のドレインが接続されるNMOSトランジスタ17にも同一の電流I5が流れる。この電流I5を基準電流とする。PMOSトランジスタ33では、誤差増幅器31の出力であるノードN1をゲートに入力しており、出力電流IOに比例した電流I4が流れる。I5とI4を比較し、比較結果である差電流I6がNMOSトランジスタ13~15に流れる。NMOSトランジスタ13、14とカレントミラーを構成しているNMOSトランジスタ12は、差電流I6に比例した電流が流れる。PMOSトランジスタ11にも差電流I6に比例した電流が流れる。PMOSトランジスタ11とカレントミラーを構成しているPMOSトランジスタ32のドレインに差電流I6に比例した電流I3が流れることで、ノードN1の電位を変化させるフィードバックループ動作となる。フィードバックループ動作では、NMOSトランジスタ13~15とNMOSトランジスタ12のサイズ比となる折り返し比ミラー比により生成される電流I3がI1と等しくなるまで動作する。以上のことから、I1=I3式1I3=I6a式2が成り立つ。ただし、aは、差電流I6とI3の折り返し比である。式2において、aを1とすると、I3=I6式3となる。ノードN2において、出力電流IOに比例する電流I4は、I4=I5I6式4と表される。式1、3、4より、過電流Imaxは、Imax=kI4=kI5I1式5と表される。ただし、kは、PMOSトランジスタ34と33のサイズ比である。このように、NMOSトランジスタ13~15とNMOSトランジスタ12のサイズ比およびPMOSトランジスタ34と33のサイズ比で過電流Imaxの値を設定することが可能となる。2短絡電流動作時短絡電流動作状態では、出力電圧VOがNMOSトランジスタ15の閾値電圧|Vth15|よりも低下し、NMOSトランジスタ15はオフし、NMOSトランジスタ14もオフする。したがって、NMOSトランジスタ13のみがオンとなり、過電流動作時においてNMOSトランジスタ13とNMOSトランジスタ14とに流れていた差電流I6は、NMOSトランジスタ13のみに流れる。このためNMOSトランジスタ13とNMOSトランジスタ12とのサイズ比が等価的に変化したことに相当し、差電流I6と差電流に比例した電流I3との比ミラー比が減少する。式2におけるaを1とし、オフとなったNMOSトランジスタ15で可変される比をnn>1とすると、I3=I6nすなわち、I3/n=I6式6と表される。さらに、出力電圧VOが基準電圧源38の電圧よりも低下した場合、アンプの帰還動作によって誤差増幅器31においてPMOSトランジスタ25がオフとなり、さらにPMOSトランジスタ18、NMOSトランジスタ16、17がオフし、I5=0式7である。式1、6、7より短絡電流Ishortは、Ishort=kI1/n式8と表される。以上のような過電流保護回路によれば、NMOSトランジスタ13~15とNMOSトランジスタ12のサイズ比およびPMOSトランジスタ34と33のサイズ比で過電流Imaxの値を設定することができる。また、NMOSトランジスタ13とNMOSトランジスタ12のサイズ比およびPMOSトランジスタ34と33のサイズ比で短絡流Ishortの値を設定することができる。ここで、動作条件や製造ばらつきは、チップ内でほぼ同一であるため、電流特性の変化は、チップ内に含まれるトランジスタにおいてほぼ同様となり、動作条件や製造ばらつきの影響が相殺され、ほとんど無視することができる。したがって、過電流Imaxおよび短絡電流Ishortの値をトランジスタのサイズ比のみによって高精度に設定することが可能である。すなわち、本実施例の過電流保護回路は、基準電流以上に増加したことを検出し、その検出した電流のみで出力トランジスタの電流が小さくなるようにフィードバックループを動作させる。したがって、従来において、誤差要因であった電流→電圧→電流変換は行わないので、従来に比べ高精度化が可能である。なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。