第1及び第2のキャパシタと、制御回路と、を備えた半導体装置の内部電源生成方法であって、前記制御回路により前記第1及び第2のキャパシタを第1及び第2の電源間に互いに直列に接続して其々をチャージし、チャージされた前記第1及び第2のキャパシタ其々の一方の端子の電位を変化させ、前記其々の一方の端子の変化に応じて電位が変化する其々の他方の端子を内部電源端子に並列に接続することで内部電源を発生する半導体装置の内部電源生成方法。さらに、前記制御回路により、前記其々の他方の端子を前記内部電源端子から切り離し、その後前記第1及び第2のキャパシタに蓄積される残りの電荷を放電する請求項1に記載の半導体装置の内部電源生成方法。前記第1及び第2のキャパシタ其々の一方の端子はチャージされた時に高電位となる端子であり、且つ、前記其々の一方の端子の電位の変化は高電位を低電位とする変化であって其々の他方の端子に負電圧を発生する請求項1又は2に記載の半導体装置の内部電源生成方法。前記第1及び第2のキャパシタ其々の一方の端子はチャージされた時に低電位となる端子であり、且つ、前記其々の一方の端子の電位は低電位を高電位とする変化であって其々の他方の端子に正電圧を発生する請求項1又は2に記載の半導体装置の内部電源生成方法。前記半導体装置は、複数のキャパシタを備え、前記制御回路により、前記複数のキャパシタを前記第1及び第2の電源間に互いに直列に接続して其々をチャージし、チャージされた前記複数のキャパシタ其々の一方の端子の電位を変化させ、前記其々の一方の端子の変化に応じて電位が変化する其々の他方の端子を内部電源端子に並列に接続することで内部電源を発生する半導体装置の内部電源生成方法。前記複数のキャパシタ其々の一方の端子はチャージされた時に高電位となる端子であり、且つ、前記其々一方の端子の電位の変化は高電位を低電位とする変化であって其々の他方の端子に負電圧を発生する請求項5に記載の半導体装置の内部電源生成方法。前記複数のキャパシタ其々の一方の端子はチャージされた時に低電位となる端子であり、且つ、前記其々一方の端子の電位の変化は低電位を高電位とする変化であって其々の他方の端子に正電圧を発生する請求項5に記載の半導体装置の内部電源生成方法。なお、上記先行技術文献の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明の観点からなされたものである。上述のように、半導体装置の内部電源生成回路においては、チャージポンプ回路が用いられる場合が多い。しかし、チャージポンプ回路は、昇圧電源又は降圧電源を生成するために、キャパシタの充放電を繰り返す必要があり、消費電力が大きいという問題がある。近年では、DRAM等の半導体装置を搭載する電子機器がバッテリー駆動であることも多く、電子機器に含まれる半導体装置自身が低消費電力であることが強く要求される。そのため、消費電力を抑制しつつ、半導体装置の内部電源を生成する方法が望まれる。本発明の第1の視点によれば、第1及び第2のキャパシタと、制御回路と、を備えた半導体装置の内部電源生成方法であって、前記制御回路により前記第1及び第2のキャパシタを第1及び第2の電源間に互いに直列に接続して其々をチャージし、チャージされた前記第1及び第2のキャパシタ其々の一方の端子の電位を変化させ、前記其々の一方の端子の変化に応じて電位が変化する其々の他方の端子を内部電源端子に並列に接続することで内部電源を発生する半導体装置の内部電源生成方法が提供される。本発明の第2の視点によれば、前記半導体装置は、複数のキャパシタを備え、前記制御回路により、前記複数のキャパシタを前記第1及び第2の電源間に互いに直列に接続して其々をチャージし、チャージされた前記複数のキャパシタ其々の一方の端子の電位を変化させ、前記其々の一方の端子の変化に応じて電位が変化する其々の他方の端子を内部電源端子に並列に接続することで内部電源を発生する半導体装置の内部電源生成方法が提供される。本発明の各視点によれば、消費電力を抑制しつつ、半導体装置の内部電源を生成する方法が、提供される。初めに、図1を用いて一実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。上述のように、チャージポンプ回路を備えた半導体装置において、より低消費電力で、内部電源を生成する方法が望まれる。そこで、一例として図1に示す半導体装置の内部電源生成方法を提供する。図1に示す内部電源生成方法を適用する半導体装置は、第1及び第2のキャパシタと、制御回路と、を備えている。制御回路により第1及び第2のキャパシタを第1及び第2の電源間に互いに直列に接続して其々をチャージし、チャージされた第1及び第2のキャパシタ其々の一方の端子の電位を変化させポンピングさせ、其々の一方の端子の変化に応じて電位が変化する其々の他方の端子を内部電源端子に並列に接続することで内部電源を発生する。図1に示す内部電源生成方法では、第1及び第2のキャパシタを直列接続することで、チャージ動作の消費電力を抑制する。即ち、直列接続したキャパシタの容量値は低下する。この直列接続したキャパシタの容量値と第1及び第2のキャパシタの電位差との乗算によって、消費電荷量は定まるため、内部電源生成回路の消費電力を抑制できる。さらに、ポンピング動作の際には、第1及び第2のキャパシタの接続を切り替えて、ポンピングした一端を内部電源端子に接続する。その結果、第1及び第2のキャパシタから電荷が供給され、所望の内部電源を生成することができる。次に、内部電源生成回路を備える半導体装置1の全体構成について説明する。図2は、半導体装置1の全体構成の一例を示す図である。半導体装置1は、コマンド端子/RAS、/CAS、/WEと、リセット端子/RSTと、アドレス端子ADDと、電源端子VDD、VSSと、クロック端子CK、/CKと、データ端子DQ等の端子を備えている。図2に示す半導体装置1は、内部電源生成回路10と、クロック入力回路11と、DLL回路12と、タイミングジェネレータ13と、コマンド入力回路14と、コマンドデコード回路15と、モードレジスタ16と、リフレッシュ制御回路17と、アドレス入力回路18と、アドレスラッチ回路19と、FIFO回路20と、入出力バッファ21と、アレイ領域22から構成されている。内部電源生成回路10は、半導体装置1の内部において使用する電源を生成する回路である。内部電源生成回路10については後述する。クロック入力回路11は、外部から入力される差動クロックCK、/CKを受け付け、単相クロックCLKINを出力する。DLL回路12は、単相クロックCLKINを遅延させることで、内部クロックLCLKを生成する。タイミングジェネレータ13は、半導体装置1の内部で使用する制御信号の同期を取るための信号を生成する。半導体装置1に対するコマンドは、コマンド端子を介して、コマンド入力回路14により受け付けられる。具体的には、ロウアドレスストローブ信号/RAS、カラムアドレスストローブ信号/CAS及びライトイネーブル信号/WE等で構成するコマンドが入力される。これらの信号によって構成されるコマンドは、コマンドデコード回路15によってデコードされ、デコード結果は、モードレジスタ16、アレイ領域22に出力される。モードレジスタ16は、外部から発行されるモードレジスタセットMRSコマンドで定まる半導体装置1の動作モードを保持する。リフレッシュ制御回路17は、外部からリフレッシュコマンドを受け付けた場合に、メモリセルのリフレッシュ動作を制御する。外部から発行されたアドレス信号は、アドレス入力回路18により受け付けられ、アドレスラッチ回路19においてラッチされる。アドレス信号は、モードレジスタ16及びアレイ領域22内のカラムデコーダ及びロウデコーダに供給される。データの読み込み動作時には、選択されたメモリセルから読み出されたリードデータが、FIFO回路20及び入出力バッファ21を介して、データ端子DQから出力される。データの書き込み動作時においては、データ端子DQに入力されたライトデータが、入出力バッファ21及びFIFO回路20を介して、選択されたメモリセルに書き込まれる。次に、内部電源生成回路10について説明する。内部電源生成回路10は、外部から電源電圧VDDと接地電圧VSSを受け付ける。ここでは、内部電源生成回路10は、アレイ領域22のメモリセルアレイに供給する電源VPP又は電源VBBを生成するものとして説明する。電源VPPは、昇圧電源として使用される。具体的には、メモリ領域22内のワード線を活性化する際に、ロウデコーダから出力する信号を生成する際の電源として用いられる。また、電源VBBは、降圧電源として使用される。具体的には、メモリセルアレイ内のトランジスタのバックバイアス等に用いられる。なお、電源VPP及び電源VBBの用途は、上記の内容に限定されない。内部電源生成回路10は、電源VPP又は電源VBBの生成に必要なリファレンス電圧VREF_VPP又はVREF_VBBを受け付ける。図3は、内部電源生成回路10の内部構成の一例を示す図である。なお、図3に示す内部電源生成回路10は、電源VBBを生成するものとする。内部電源生成回路10は、レベル検知部101と、オシレータ102と、スイッチ制御部103と、内部電源発生部104から構成されている。レベル検知部101は、予め定められたリファレンス電圧VREF_VBBと内部電源生成回路10の出力電圧を受け付ける。レベル検知部101は、リファレンス電圧VREF_VBBと電源VBBの電圧レベルを比較し、オシレータ102に対する動作信号を出力する。オシレータ102は、レベル検知部101が出力する動作信号を受け付け、動作信号に応じてパルス信号を生成する。生成したパルス信号はスイッチ制御部103に出力される。スイッチ制御部103は、オシレータ102が出力するパルス信号に基づいて、スイッチ制御信号SC1~SC4を出力する。スイッチ制御信号SC1~SC4は、内部電源発生部104に出力される。より具体的には、内部電源発生部104は内部にチャージポンプ回路を備えており、スイッチ制御信号SC1~SC4に基づき、チャージ動作、ポンピング動作等が切り替わる。上述のように、内部電源発生部104はチャージポンプ回路を備えており、電源VBBを出力する。図4は、内部電源発生部104の内部構成の一例を示す図である。内部電源発生部104は、スイッチSW1~SW4と、キャパシタC1容量をCとするから構成されている。スイッチSW1の一端は、電源電圧VDDに接続され、他の一端はスイッチSW2及びキャパシタC1の電極に接続されている。スイッチSW2の他の一端は、接地電圧VSSに接続される。キャパシタC1の他の電極は、スイッチSW3及びSW4に接続される。スイッチSW3の他の一端は、出力端子Ioutに接続される。スイッチSW4の他の一端は、接地電圧VSSに接続される。スイッチSW1~SW4は、それぞれ、スイッチ制御信号SC1~SC4に基づき導通状態及び非導通状態が定まる。なお、スイッチSW1、スイッチSW2及びキャパシタC1の接続ノードをノードS1とする。キャパシタC1、スイッチSW3及びSW4の接続ノードをノードS2とする。次に、スイッチ制御部103の動作内部電源発生部104を用いた内部電源生成方法について説明する。スイッチ制御部103は、スイッチSW1~SW4を制御することで、内部電源発生部104のチャージ動作及びポンピング動作を切り替える。図5は、内部電源発生部104のチャージ期間における各スイッチの状態を示す図である。チャージ期間においては、スイッチSW1及びSW4を導通状態とし、スイッチSW2及びSW3を非導通状態とする。その結果、ノードS1は電源電圧VDDに、ノードS2は接地電圧VSSにチャージされる。図6は、内部電源発生部104のポンピング期間における各スイッチの状態を示す図である。ポンピング期間においては、スイッチSW1及びSW4を非導通状態とし、スイッチSW2及びSW3を導通状態とする。その結果、ノードS1は接地電圧VSSと同電位となり、ノードS2は-VDDに反転し、出力端子Ioutから電荷を供給する。図7は、スイッチSW1~SW4の状態と、ノードS1、ノードS2及び出力端子Ioutの電位の一例を示す図である。図7では、チャージ動作図5の状態とポンピング動作図6の状態を交互に繰り返すことで、電源VBBを生成することを示している。なお、電源VBBの電位は時刻t1以降に安定する。次に、内部電源発生部104における消費電荷量について説明する。その際、内部電源発生部104は定常状態時刻t1以降にあるものとする。初めに、チャージ動作時の消費電荷量について検証する。電源VDDの消費電荷量は、図7の電位差AをキャパシタC1にチャージする電荷に等しい。ここで、ノードS1の電位が接地電圧VSSと同電位の場合には、ノードS2は電源VBBと同電位に、ノードS1の電位が電源電圧VDDと同電位の場合には、ノードS2の電位は接地電圧VSSと同電位になるので、電源VDDの消費電荷量は、VDDVBB×Cとなる。また、電源VSSの消費電荷量は、図7の電位差BをキャパシタC1にチャージする電荷に等しいので、VDDVBB×Cとなる。次に、ポンピング動作時の消費電荷量について検証する。ポンピング動作時には、内部電源発生部104の出力端子Ioutから図7の電位差Cが出力されるので、内部電源生成回路104からの供給電荷量は、VDDVBB×Cとなる。一方、電源VDDの消費電荷量は、出力端子Ioutから流れる電流に等しいので、VDDVBB×Cとなる。また、電源VSSの消費電荷量は、図7の電位差DをキャパシタC1にチャージする電荷と等しい。ここで、ノードS1の電位が電源電圧VDDと同電位の場合には、ノードS2の電位は接地電圧VSSと同電位に、ノードS1の電位が接地電圧VSSと同電位の場合には、ノードS2の電位は電源VBBと同電位になるので、電源VSSの消費電荷量は、VDDVBB×Cとなる。内部電源発生部104における電源変換効率は、式1により計算できる。電源変換効率=供給電荷量/全体の消費電荷量1なお、全体の消費電荷量については、電源VDD又は電源VSSのいずれかを考えればよい。以上により、内部電源発生部104における電源変換効率は、式2より、50と求まる。[第1の実施形態]次に、本発明の第1の実施形態について、図面を用いてより詳細に説明する。本実施形態に係る半導体装置2の全体構成については、半導体装置1と相違する点はないので、図2に相当する説明は省略する。半導体装置1と半導体装置2の相違点は、内部電源生成回路10の構成である。図8は、半導体装置2の内部電源生成回路10aの内部構成の一例を示す図である。図8において図3と同一構成要素には、同一の符号を表し、その説明を省略する。内部電源生成回路10と内部電源生成回路10aの相違点は、内部電源発生部104aの内部構成と、それに伴うスイッチ制御部103aの制御方法である。スイッチ制御部103aは、内部電源発生部104aに対してスイッチ制御信号SC1~SC7を出力する。図9は、内部電源発生部104aの内部構成の一例を示す図である。図9において図4と同一構成要素には、同一の符号を表し、その説明を省略する。内部電源発生部104aは、スイッチSW1~SW7と、キャパシタC1及びC2共に容量値をCとするから構成されている。スイッチSW1の一端は、電源電圧VDDに接続され、他の一端はスイッチSW2及びキャパシタC1の電極に接続されている。スイッチSW2の他の一端は、接地電圧VSSに接続される。キャパシタC1の他の電極は、スイッチSW3及びSW7に接続される。スイッチSW3の他の一端は、スイッチSW4及びキャパシタC2の電極に接続される。スイッチSW4の他の一端は、接地電圧VSSに接続される。キャパシタC2の他の電極は、スイッチSW5及びSW6に接続される。スイッチSW5の他の一端は、接地電圧VSSに接続される。スイッチSW6の他の一端は、出力端子Ioutに接続される。なお、スイッチSW3、スイッチSW4及びキャパシタC2の接続ノードをノードS3とする。キャパシタC2、スイッチSW5及びSW6の接続ノードをノードS4とする。スイッチSW7は、ノードS2に接続され、他の一端を出力端子Ioutに接続する。スイッチSW1~SW7は、それぞれ、スイッチ制御信号SC1~SC7に基づき導通状態及び非導通状態が定まる。次に、スイッチ制御部103aの動作内部電源発生部104aを用いた内部電源生成方法について説明する。スイッチ制御部103aは、スイッチSW1~SW7を制御することで、内部電源発生部104aの動作を切り替える。より具体的には、チャージ動作、ポンピング動作、プリチャージ動作の各動作を切り替える。図10は、内部電源発生部104aのチャージ期間における各スイッチの状態を示す図である。チャージ期間においては、スイッチSW1、SW3及びSW5を導通状態とし、他のスイッチを非導通状態とする。その結果、ノードS1はVDD、ノードS4はVSSに其々チャージされ、ノードS2及びS3の電位はVDD/2となる。ノードS2及びS3の電位がVDD/2となる理由は、キャパシタC1及びC2の容量値は等しく、其々が直列接続されているためである。図11は、内部電源発生部104aのポンピング期間における各スイッチの状態を示す図である。ポンピング期間においては、スイッチSW2、SW4、SW6及びSW7を導通状態とし、他のスイッチを非導通状態とする。その結果、ノードS1及びS3は接地電圧VSSと同電位となり、ノードS2及びS4の電位は、チャージ動作時の電位が反転することで、-VDD/2となる。さらに、スイッチSW6及びSW7が導通状態になることで、キャパシタC1及びC2の電荷が出力端子Ioutから出力される。図12は、内部電源発生部104aのプリチャージ期間における各スイッチの状態を示す図である。プリチャージ期間においては、スイッチSW2、SW3、SW4及びSW5を導通状態とし、他のスイッチを非導通状態とする。その結果、ノードS1~SW4の各電位はVSSになる。ポンピング期間においてキャパシタC1及びC2にチャージされた電荷を放電し、その後チャージ期間に遷移する。図13は、スイッチSW1~SW7の状態と、ノードS1~S4及び出力端子Ioutの電位の一例を示す図である。図13では、チャージ動作、ポンピング動作、プリチャージ動作を交互に繰り返すことで、電源VBBを生成することを示している。なお、電源VBBは時刻t2以降に安定して出力されるものとする。ここで、内部電源発生部104aにおける消費電荷量について説明する。その際、内部電源発生部104aは定常状態時刻t2以降にあるものとする。初めに、チャージ動作時の消費電荷量について検証する。電源VDDの消費電荷量は、図13の電位差Eを直列接続したキャパシタC1及びC2にチャージする電荷に等しい。従って、電源VDDの消費電荷量は、VDD×C/2となる。また、電源VSSの消費電荷量は、図13の電位差FをキャパシタC1及びC2にチャージする電荷に等しいので、VDD×C/2となる。次に、ポンピング動作時の消費電荷量について検証する。ポンピング動作時には、内部電源発生部104aの出力端子Ioutから図13の電位差G及びHが出力される。従って、内部電源発生部104aの供給電荷量は、VDD/2VBB×C×2となる。一方、電源VDDの消費電荷量は、出力端子Ioutから流れる電流に等しいので、VDD/2VBB×C×2となる。また、ポンピング動作時には、図13の電位差IがキャパシタC1に、電位差JがキャパシタC2に、其々チャージされる。その際、キャパシタC1において、ノードS1の電位が電源電圧VDDと同電位の場合には、ノードS2の電位はVDD/2であり、ノードS1の電位が接地電圧VSSと同電位の場合には、ノードS2の電位は電源VBBと同電位である。さらに、キャパシタC2において、ノードS3の電位がVDD/2の場合には、ノードS4の電位は接地電圧VSSと同電位であり、ノードS3の電位が接地電圧VSSと同電位の場合には、ノードS4の電位は電源VBBと同電位である。従って、電源VSSの消費電荷量は、VDD/2VBB×C×2となる。続いて、プリチャージ動作時の消費電荷量について検証する。プリチャージ動作時の電位は、接地電圧VSSが基準となるため、電源VSSの消費電荷量を検証する。プリチャージ動作時は、図13の電位差KをキャパシタC2にチャージすることになるので、電源VSSの消費電荷量は、VBB×Cとなる。なお、キャパシタC1に関しては、プリチャージ期間の遷移直後に、ノードS2の電位が電源VBBと同電位、ノードS3の電位が電源VBBを反転した電位-VBBとなることで互いに打ち消しあい、電荷の消費は起きない。さらに、電源VDDの消費電荷量は、電源VSSと同じ消費電荷量となることから、VBB×Cである。以上のことから、内部電源発生部104aの電源変換効率は、下記の式3から66.7と求めることができる。3以上のように、半導体装置2の内部電源生成において、チャージ動作の際には容量の等しいキャパシタを直列接続し、電荷を出力する際には切り離して動作させる。その結果、キャパシタに電荷をチャージする際の消費電荷量はVDD×C/2に抑制され、電源変換効率を50から66.7に向上させることができる。[第2の実施形態]続いて、第2の実施形態について図面を参照して詳細に説明する。本実施形態に係る半導体装置3の全体構成については、半導体装置1と相違する点はないので、図2に相当する説明は省略する。第1の実施形態に係る半導体装置2と半導体装置3の相違点は、内部電源生成回路10bの構成である。内部電源生成回路10aと内部電源生成回路10bの相違点は、内部電源発生部104bの内部構成と、それに伴うスイッチ制御部103bの制御方法である。本実施形態に係る内部電源生成回路10bでは、電源VPPを生成する。図14は、本実施形態に係る内部電源生成回路10bの内部構成の一例を示す図である。図14において図8と同一構成要素には、同一の符号を表し、その説明を省略する。上述のとおり、内部電源生成回路10aと内部電源生成回路10bの相違点は、内部電源発生部104bの構成と、スイッチ制御部103bによる制御方法である。図15は、内部電源発生部104bの内部構成の一例を示す図である。内部電源発生部104bは、スイッチSW10~SW18と、キャパシタC3及びC4から構成されている。なお、キャパシタC3及びC4の容量値についてもCとする。内部電源発生部104bの内部構成は、電源VPPを生成するために、図15のノードS7及びS8に電源電圧VDDを接続する構成となっている。スイッチ制御部103bは、内部電源発生部104bのスイッチSW10~SW18を切り替え、チャージ動作、ポンピング動作、プリチャージ動作を繰り返す。内部電源発生部104bのチャージ期間は、スイッチSW11、SW12及びSW14を、其々、導通状態にする。他のスイッチに関しては、非導通状態にする図16参照。内部電源発生部104bのポンピング期間は、スイッチSW10、SW13、SW15及びSW18を、其々、導通状態にする。他のスイッチに関しては、非導通状態にする図17参照。内部電源発生部104bのプリチャージ期間は、スイッチSW11、スイッチSW12、SW16及びSW17を、其々、導通状態にする。他のスイッチに関しては、非導通状態にする図18参照。このように、内部電源発生部104bの各動作状態を切り替えることで、電源VPPを生成する。本実施形態に係る内部電源生成方法によっても、電源交換効率を向上させることができる。即ち、ポンピング期間における供給電荷量は、VDD/2VPP×2×Cとなり、本実実施形態に係る内部電源生成方法における電源変換効率は、式4により、66.7と求められる。4[第3の実施形態]続いて、第3の実施形態について図面を参照して詳細に説明する。本実施形態に係る半導体装置4の全体構成については、半導体装置1と相違する点はないので、図2に相当する説明は省略する。第1の実施形態に係る半導体装置2と半導体装置4の相違点は、内部電源生成回路10cの構成である。内部電源生成回路10aと内部電源生成回路10cの相違点は、内部電源発生部104cの内部構成と、それに伴うスイッチ制御部103cの制御方法である。半導体装置2の内部電源発生部104aでは、2つのキャパシタを直列接続し、スイッチSW1~SW7を切り替えることで電源交換効率を向上させる。本実施形態に係る内部電源発生部104cでは、直列接続するキャパシタの数を増やし、スイッチを適宜制御することで、所望の内部電源を生成する。図19は、内部電源発生部104cの内部構成の一例を示す図である。図19において図9と同一構成要素には、同一の符号を表し、その説明を省略する。内部電源発生部104aと内部電源発生部104cの相違点は、キャパシタC2、スイッチSW3、SW4及びSW7を拡張している点である。より具体的には、キャパシタC21~C2n-2但し、nは3以上の整数、以下同じを追加し、キャパシタの追加に合わせて、スイッチSW31~SW3n-2、スイッチSW41~SW4n-2及びスイッチSW71~SW7n-2を追加する。内部電源発生部104cのチャージ期間は、スイッチSW1、スイッチSW3~SW3n-2及びスイッチSW5を、其々、導通状態にする。他のスイッチに関しては、非導通状態にする図20参照。内部電源発生部104cのポンピング期間は、スイッチSW2、スイッチSW4~SW4n-2、スイッチSW6及びスイッチSW7~SW7n-2を、其々、導通状態にする。他のスイッチに関しては、非導通状態にする図21参照。内部電源発生部104cのプリチャージ期間は、スイッチSW2、スイッチSW3~SW3n-2、スイッチSW4~SW4n-2及びスイッチSW5を、其々、導通状態にする。他のスイッチに関しては、非導通状態にする図22参照。内部電源発生部104cの各動作状態を、第1の実施形態に係る方法と同様に切り替えることで、電源VBBを生成する。ここで、キャパシタC21~C2n-2の容量値が、CキャパシタC1及びC2の容量値と等しいとする。その結果、内部電源発生部104aと内部電源発生部104cを比較すれば、内部電源発生部104cの方がより早く電源VBBを生成することができる。ポンピング動作において、各キャパシタから並列に電荷が供給されるためである。なお、第2の実施形態において説明したように、直列接続するキャパシタの数を増やし、電源VPPの生成が可能であることは当然である。なお、引用した上記の特許文献等の各開示は、本書に引用をもって繰り込むものとする。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。