"表示画素を含む表示部と、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に基づいて前記表示画素を駆動する駆動部と、前記表示画素の輝度が滑らかに変化するように、前記駆動間隔および前記階調コードのうちの少なくとも一方を補正する補正部とを備えた表示装置。前記補正部は、複数の前記駆動間隔のうちの少なくとも1つを補正する請求項1に記載の表示装置。前記補正部は、前記階調コードの最上位ビットまたは最上位ビットから複数個分のビットの各々に対応する駆動間隔をそれぞれ複数に分割し、その分割された駆動間隔のうちの少なくとも1つを補正する請求項2に記載の表示装置。前記補正部は、前記階調コードを、分割により生じた駆動間隔の数だけ多いビット数の階調コードに変換することによって前記階調コードを補正する請求項3に記載の表示装置。前記補正部は、前記最上位ビットまたは前記最上位ビットから複数個分のビットと、その1つ下位のビットの値に基づいて、変換後の階調コードのうちの分割した駆動間隔に対応する複数のビットと、その1つ下位のビットの値を生成する請求項4に記載の表示装置。前記補正部は、変換後の階調コードを、その一部を省いた階調コードに変換することによって前記階調コードを補正する請求項4に記載の表示装置。前記補正部は、前記駆動間隔の和が一定になるように補正する請求項2に記載の表示装置。前記補正部は、前記階調コードを、その一部を省いた階調コードに変換することによって前記階調コードを補正する請求項2に記載の表示装置。前記補正部は、前記階調コードの最上位ビットまたは最上位ビットから複数個分のビットの各々に対応する駆動間隔をそれぞれ複数に分割し、前記階調コードを、分割により生じた駆動間隔の数だけ多いビット数の階調コードに変換することによって前記階調コードを補正する請求項1に記載の表示装置。前記補正部は、前記階調コードを、その一部を省いた階調コードに変換することによって前記階調コードを補正する請求項1に記載の表示装置。複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で表示画素を駆動することによって表示を行い、前記表示画素の輝度が滑らかに変化するように、前記駆動間隔および前記階調コードのうちの少なくとも一方を補正する表示方法。表示装置と、前記表示装置を利用した動作制御を行う制御部とを備え、前記表示装置は、表示画素を含む表示部と、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に基づいて前記表示画素を駆動する駆動部と、前記表示画素の輝度が滑らかに変化するように、前記駆動間隔および前記階調コードのうちの少なくとも一方を補正する補正部とを有する電子機器。ところで、表示装置は、一般に画質が高いことが望まれる。デジタル駆動方式の表示装置では、各画素は、印加されたデジタル信号の波形の時間平均値に応じた輝度で表示を行うが、デジタル信号のコード値の変化に対して、画素の輝度がなめらかに変化しない場合がある。この場合には、階調表示を正常に行うことができないため、画質が低下してしまうおそれがある。本開示はかかる問題点に鑑みてなされたもので、その目的は、画質を高めることができる表示装置および電子機器を提供することにある。本開示の表示装置は、表示部と、駆動部と、補正部とを備えている。表示部は、表示画素を含むものである。駆動部は、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に基づいて表示画素を駆動するものである。補正部は、表示画素の輝度が滑らかに変化するように、駆動間隔および階調コードのうちの少なくとも一方を補正するものである。本開示の表示方法は、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で表示画素を駆動することによって表示を行い、表示画素の輝度が滑らかに変化するように駆動間隔および階調コードのうちの少なくとも一方を補正するものである。本開示の電子機器は、上記表示装置を備えたものであり、例えば、テレビジョン装置、デジタルカメラ、パーソナルコンピュータ、ビデオカメラあるいは携帯電話等の携帯端末装置、プロジェクタなどが該当する。本開示の表示装置、表示方法および電子機器では、表示画素は、階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に基づいて駆動される。その際、階調コードは、表示画素の輝度が滑らかに変化するように、駆動間隔および階調コードのうちの少なくとも一方が補正される。本開示の表示装置、表示方法および電子機器によれば、駆動間隔および階調コードのうちの少なくとも一方を補正したので、画質を高めることができる。以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.実施の形態2.適用例<1.実施の形態>[構成例]全体構成例図1は、第1の実施の形態に係る表示装置の一構成例を表すものである。表示装置1は、パルス幅変調で階調表示を行う、デジタル駆動方式の表示装置である。なお、本開示の実施の形態に係る表示方法は、本実施の形態により具現化されるので、併せて説明する。この表示装置1は、表示パネル10と、周辺回路20とを備えている。表示パネル10は、複数の画素11がマトリックス状に配置されたものである。画素11は、表示パネル10上の表示画面を構成する最小単位の点に対応するものである。画素11は、表示パネル10がカラー表示パネルである場合には、例えば赤、緑または青などの単色の光を発する副画素に相当し、表示パネル10がモノクロ表示パネルである場合には、画素11は、単色光例えば白色光を発する画素に相当する。画素11は、図示しないが、この例では、電気光学素子を含むメモリ内蔵の画素である。電気光学素子の種類としては、例えば、液晶セルや、有機ELElectroLuminescenceセルなどが挙げられる。メモリの種類としては、例えば、SRAMStaticRandomAccessMemoryやDRAMDynamicRandomAccessMemoryなどが挙げられる。表示パネル10は、行方向に延伸する複数の走査線WSLと、列方向に延伸する複数のデータ線DTLとを有している。これらの走査線WSLおよびデータ線DTLの一端は、周辺回路20に接続されている。上記した各画素11は、走査線WSLとデータ線DTLとが互いに交差する箇所に配置されている。この構成により、画素11には、後述するように、1フレーム期間1Fに対応する期間において複数回、データ線DTLを介して階調コードの各ビットの値が書き込まれる。この各ビットの値は、発光状態もしくは消光状態に対応するものである。そして、画素11は、次に書き込まれるまでの時間、その状態発光状態または消光状態を維持する。これにより、画素11は、発光状態になっている期間発光期間、または消光状態になっている期間消光期間の1フレーム期間における割合が変化することにより、階調表示を行う。すなわち、画素11は、パルス幅変調により階調表示を行うようになっている。周辺回路20は、供給された映像信号Sdispおよび同期信号Ssyncに基づいて、表示パネル10を駆動する回路である。映像信号Sdispは、この例では、12ビットの階調データc1LSB~c12MSBからなる4096階調の階調コードCを含むものである。また、同期信号Ssyncは、例えば、垂直同期信号、水平同期信号、ドットクロック信号などである。周辺回路20は、階調補正回路21と、コントローラ24と、変換回路30と、垂直駆動回路26と、水平駆動回路27とを有している。階調補正回路21は、表示パネル10における階調表示を補正するものである。階調補正回路21は、ビットプレーン幅調整部22と、階調変換部23とを有している。ビットプレーン幅調整部22は、後述するように、画素11が、階調データの各ビットに対応した状態を維持する期間ビットプレーンBPの時間幅を調整するものである。その際、ビットプレーン幅調整部22は、この例では、階調データの最上位ビットMSBに対応するビットプレーンBPを2つに分割し、各ビットプレーンBPの時間幅を調整するようになっている。また、ビットプレーン幅調整部22は、後述するように、このビットプレーンBPの分割に伴い、12ビットの階調データc1~c12からなる4096階調の階調コードCを、13ビットの階調データb1~b13からなる、同じ4096階調の階調コードBにフォーマット変換する機能も有している。階調変換部23は、後述するように、階調コードBのうちの一部の階調データを省くように、階調変換を行うものである。この階調変換部23は、例えば、変換テーブルTを用いて、この階調変換を行うようになっている。階調補正回路21では、ビットプレーン幅調整部22および階調変換部23が、映像信号Sdispおよび同期信号Ssyncに基づいて上述した処理を行う。そして、階調補正回路21は、その処理結果に基づいて、映像信号Sdisp2および同期信号Ssync2を生成するようになっている。ここで、映像信号Sdisp2は、階調変換部23によって階調変換された階調コードBを含むものであり、同期信号Ssync2は、ビットプレーン幅調整部22によって調整されたビットプレーンBPの時間幅等に関する情報を含むものである。コントローラ24は、階調補正回路21から供給される同期信号Ssync2に基づいて、変換回路30、水平駆動回路27、および垂直駆動回路26に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する回路である。具体的には、コントローラ24は、変換回路30に対して制御信号CTLAを供給し、水平駆動回路27に対して制御信号CTLBを供給し、垂直駆動回路26に対して制御信号CTLCを供給する。制御信号CTLA,CTLB,CTLCとしては、例えば、クロック信号、ラッチ信号、フレーム開始信号などが挙げられる。変換回路30は、同期信号Ssync2に同期した映像信号Sdisp2を、表示パネル10の駆動に適した映像信号Sigに変換する回路である。図2は、変換回路30の一構成例を表すものである。変換回路30は、フレームメモリ31と、書込回路32と、読出回路33と、デコーダ34とを有している。フレームメモリ31は、表示パネル10の解像度よりも多い記憶容量を有する映像表示用メモリであり、例えば、行アドレスと、列アドレスと、行アドレスおよび列アドレスと関連付けられた各画素11の階調コードBの各階調データとを記憶することができるようになっている。書込回路32は、同期信号Ssync2に基づいて、フレームメモリ31に対する階調データの書込アドレスWadを生成するとともに、この書込アドレスWadを、同期信号Ssync2に同期してフレームメモリ31に出力するようになっている。書込アドレスWadは、例えば、行アドレスおよび列アドレスを含むものである。読出回路33は、制御信号CTLAに基づいて、読出アドレスRadを生成し、フレームメモリ31に出力するようになっている。デコーダ34は、フレームメモリ31から出力された階調データを信号データSigとして出力するようになっている。垂直駆動回路26は、制御信号CTLCから特定されるアドレスデータに基づいて、各画素11を行単位で選択するための走査パルスを含む走査線信号WSを生成し、走査線WSLに出力する機能を有している。水平駆動回路27は、制御信号CTLBおよび信号データSigに基づいて、各画素11の階調データを含むデータ線信号DTを生成し、データ線DTLに出力する。この構成により、周辺回路20では、後述するように、垂直駆動回路26が、1フレーム期間1Fにおいて同じ画素11を複数回ずつ選択し、水平駆動回路27が、選択された画素11に対して階調データの各ビットの値を書き込む。これにより、周辺回路20は、各画素11における1フレーム期間1F中の発光期間または消光期間の割合を段階的に制御するようになっている。ここで、垂直駆動回路26および水平駆動回路27は、本開示における駆動部の一具体例に対応する。階調補正回路21は、本開示における補正部の一具体例に対応する。ビットプレーンBPは、本開示における駆動間隔の一具体例に対応する。[動作および作用]続いて、本実施の形態の表示装置1の動作および作用について説明する。全体動作概要まず、図1を参照して、立体表示装置1の全体動作概要を説明する。階調補正回路21は、映像信号Sdispおよび同期信号Ssyncに基づいて、表示パネル10における階調表示を補正し、映像信号Sdisp2および同期信号Ssync2を生成する。具体的には、階調補正回路21では、ビットプレーン幅調整部22が、階調データの最上位ビットに対応するビットプレーンBPを2つに分割し、各ビットプレーンBPの時間幅を調整するとともに、階12ビットの調コードCを13ビットの階調コードBにフォーマット変換する。そして、階調変換部23が、階調コードBのうちの一部の階調データを省くように、階調変換を行う。コントローラ24は、同期信号Ssync2に基づいて、変換回路30、水平駆動回路27、および垂直駆動回路26の動作タイミングを制御する制御信号CTLA,CTLB,CTLCをそれぞれ生成する。変換回路30は、同期信号Ssync2に同期した映像信号Sdisp2を映像信号Sigに変換する。垂直駆動回路26は、制御信号CTLCに基づいて、走査線信号WSを生成する。水平駆動回路27は、制御信号CTLBおよび信号データSigに基づいて、データ線信号DTを生成する。表示パネル10の各画素11は、前記データ線信号DTおよび走査線信号WSに基づいて、パルス幅変調により階調表示を行う。詳細動作次に、表示装置1の詳細動作を説明する。図3は、表示装置1における表示動作の一例を模式的に表したものである。この例は、説明の便宜上、走査線WSLが8本の場合を示している。図3において、A,C,E,G,I,K,M,Oは、それぞれ8本分の走査線信号WS1~WS8を示し、B,D,F,H,J,L,N,Pは、それぞれ8行分の画素111~8における表示を示している。表示装置1では、垂直駆動回路26が、1フレーム期間1Fにおいて、複数の走査パルスを走査線信号WS例えば走査線信号WS1、図3Aとして出力し、水平駆動回路27が、それらの走査パルスのタイミングで階調コードBの各ビットb1~b13を出力することにより、画素11は、階調コードB階調データb1~b13に応じた表示を行う例えば表示データD1、図3B。具体的には、画素11は、例えばビットの値が1である場合には発光し、ビットの値が0である場合には消光する。すなわち、画素11は、1フレーム期間における発光期間および消光期間の割合が変化することにより、階調表示を行う。なお、表示装置1では、垂直駆動回路26は、互いに異なる行に同時に走査パルスを印加しないようになっており、これにより、各行の画素11は、互いに独立して表示を行うことができる。図3に示したように、表示装置1では、階調コードBの各ビットb1~b13の表示を行う期間ビットプレーンBPの時間幅は、各ビットに応じたものとなっている。すなわち、階調データb1~b11に係るビットプレーンBP1~BP11の時間幅は、そのビットの重みに応じて、1BP1:2BP2:4BP3:8BP4:~:512BP10:1024BP11の比率に設定されている。また、ビットプレーンBP12,13の時間幅は、ビットブレーンBP11の時間幅と同程度に設定されている。このように、ビットプレーンBP1~BP13の各期間の時間幅を重み付けすることにより、階調コードBの各ビットb1~b13に基づいて画素11を直接駆動することができる。この階調コードBは、ビットプレーン幅調整部22において12ビットの階調コードCからフォーマット変換されたものである。次に、ビットプレーン幅調整部22における、階調コードのフォーマット変換処理について説明する。図4は、階調コードを表すものであり、Aは12ビットの階調コードCを示し、Bは13ビットの階調コードBを示す。図4A,Bのそれぞれにおいて、左側の図は、階調コードC,Bのコード例を示したものであり、右側の図は、そのコード例を、各ビットの重みに応じた幅とともに模式的に示したものである。すなわち、図4の右側の図は、図3に示したビットプレーンBPの配置およびその階調データに対応するものである。この図4の右側の図では、白部分は1を示し、ハッチ部分は0を示す。外部から供給された映像信号Sdispに含まれている階調コードCは、図4Aに示したように、通常の12ビット4096階調の階調コードである。すなわち、各ビットの重みは、常に一つ下位のビットの2倍である。これにより、階調データc1~c12に係るビットプレーンBP1~BP12の幅は、そのビットの重みに応じて、1BP1:2BP2:4BP3:8BP4:~:1024BP11:2048BP12の比率になっている。ビットプレーン幅調整部22は、このような12ビットの階調データからなる4096階調の階調コードCを、図4Bに示した13ビットの階調データからなる、同じ4096階調の階調コードBにフォーマット変換する。ビットプレーン幅調整部22は、このフォーマット変換において、まず、階調コードC図4Aの最上位ビットc12に対応するビットプレーンBP12を2つビットプレーンBP12,BP13に分割する。そして、ビットプレーン幅調整部22は、この分割に伴い、階調コードCのうちの上位2ビット分の階調データc11,c12に基づいて、階調コードBのうちの上位3ビット分の階調データb11,b12,b13を生成する。具体的には、ビットプレーン幅調整部22は、図4A示したように、ビットc11,c12における1の領域を、ビットc11,c12ビットb13~b11の領域内において下位側左側に寄せるように処理を行う。すなわち、例えば、階調コードが2048の場合において、階調コードCの上位2ビットc12,c11の10図4Aは、階調コードbの上位3ビットb13,b12,b11の011に変換される図4B。これにより、ビットプレーン幅調整部22は、図4に示したように、各コードにおいて、1である時間幅を維持したまま、その位置を下位側に移動させるように処理する。このようにすることで、後述するビットプレーン幅の調整を行いやすくすることができる。階調表示の補正次に、画素11における階調表示の補正について説明する。まず、補正前の各画素11の階調表示の特性について説明する。図5は、補正前の画素11の階調表示の特性を表すものである。階調コードBと輝度Iとの関係は、一般に、階調コードBが増加するにつれて、輝度Iが滑らかに単調増加することが望まれる。しかしながら、この例では、図5に示したように、階調コードBが増加するにつれて、輝度Iは上昇していくものの、一部において輝度Iが大きく上昇し部分W1、あるいは輝度Iが低下し部分W2、なめらかな特性になっていない。このような特性を有する表示装置を用いて画像を表示した場合には、階調表示を正常に行うことができないため、画質が低下するおそれがある。図6は、図5における部分W1を拡大したものである。この例では、階調コードBが2047から2048に変化する際に、輝度Iが大幅に上昇している。図7は、階調コードBが2047および2048である場合の階調データb1~b13を、ビットプレーンBPとともに表すものである。階調コードBが2047である場合には、階調データb1~b11の値が1であり、階調データb12,b13の値が0である。一方、階調コードBが2048である場合には、階調データb11,b12の値が1であり、階調データb1~b10,b13の値が0である。このように、階調コードBがひとつ増えることにより、上位側この例ではb12に1が生じる場合には不連続性が生じるおそれがある。すなわち、上位のビットほど対応するビットプレーンの幅は広いため、輝度Iへの影響が大きくなるためである。具体的には、例えば画素11が液晶セルにより構成される場合、液晶分子は電圧の印加に対してすぐに応答できず、ゆっくりと応答してその向きを変化させる。よって、階調コードBが2047の場合と2048の場合とで、電圧を印加するタイミングが異なるため、例えば液晶分子が倒れるタイミングが異なり、輝度に上述したような不連続性が生じるおそれがあるこのように、階調コードBが増加する際に、輝度Iが大幅に上昇する場合には、ビットプレーン幅調整部22が、以下に説明するように、ビットプレーン幅を調整することにより、その急峻な上昇量を抑えるように動作する。図8は、ビットプレーン幅調整部22におけるビットプレーン幅の調整を模式的に表すものであり、Aは調整前の各ビットプレーンBPを示し、Bは調整後の各ビットプレーンBPを示す。図6,7に示したように、この例では、階調データb12に1が生じる際に、輝度Iが大幅に上昇している。このような場合には、図8に示したように、階調データb12に対応するビットプレーンBP12の幅を狭めることにより、その急峻な上昇量を抑えることができる。その際、ビットプレーン幅調整部22は、ビットプレーンBP1~BP13の幅の和を維持するように、各バックブレーンBP1~BP13の幅を調整する。すなわち、図3に示したように、ビットプレーンBP1~BP13の和は、通常、外部から供給される映像信号Sdispおよび同期信号Ssyncにより定まる1フレーム期間1Fに対応するものであり、表示装置1において任意に変更することはできないからである。表示装置1では、12ビットの階調コードCを13ビットの階調コードBにフォーマット変換し、そのフォーマット変換後の階調コードBに対してビットプレーン幅の調整を行っている。すなわち、表示装置1では、上位のビットb11~b13に係る、ほぼ同じ時間幅を有するビットプレーンBP11~BP13に対してビットプレーン幅の調整を行っている。これにより、12ビットの階調コードCに対してビットプレーン幅の調整を行う場合に比べて、最上位ビットb13の重みが半分に低減されるとともに、調整対象となるビットプレーンBP数が増えるため、より自由度の高い調整が可能になる。具体的には、図4に示したように、ビットプレーンBP11~BP13のそれぞれの幅は、階調コードBにおける1024のコード幅に対応するものである。すなわち、表示装置1は、1024ごとに生じる不連続性を補正することができるようになる。このようにして、表示装置1では、ビットプレーンBP12の幅を狭めることにより、例えば、図6に示した輝度Iの急峻な上昇量を抑えることができる。ところで、一般に調整には分解能があり、上述した急峻な上昇が過度に調整されてしまう場合もありうる。そのような場合における補正を、次に説明する。図9は、過度にビットプレーン幅が調整された場合の、階調コードBと輝度Iとの関係を表すものである。図6では、階調コードBが増加する際に、輝度Iが大幅に上昇したが、図9では、階調コードBが増加する際に、輝度Iが逆に減少している。すなわち、図9に示した特性は、単調増加性を失っている。このような特性は、例えば、ビットプレーン幅調整の分解能が十分に高くない場合において、ビットプレーンBP12の幅を、所望の幅よりも狭くしたことにより生じる。このように、階調コードBが増加する際に、輝度Iが減少する場合には、階調変換部23が、階調コードBの一部を省くように階調変換することにより、その減少量を抑えることができる。具体的には、図9に示した例では、階調コードBが2048~2076の範囲にある場合の輝度Iは、階調コードBが2047である場合の輝度Iよりも低くなっている。よって、階調コードBが2048~2076の範囲を省くことにより、以下に示すように、単調増加性を得ることができる。図10は、階調変換部23の変換テーブルTの一例を表すものであり、図11は、この変換テーブルTを用いた階調変換処理の一例を表すものであり、階調変換部23は、例えば図10に示したような変換テーブルTを用いて階調コードBの階調変換を行う。この例では、階調変換部23は、階調コードBとして2047が入力された場合には、そのまま2047を出力し、階調コードBとして2048が入力された場合には、2077を出力する。すなわち、階調変換部23は、2048~2076の範囲を省くことにより、階調コードBをスキップする。これにより、図11に示したように、階調変換部23は、破線で示した特性を実線で示した特性に階調変換することができ、階調コードBの増加に応じて、輝度Iは単調増加するようになる。このように、表示装置1では、ビットブレーン幅の調整ビットプレーン幅調整部22、および階調変換階調変換部23により、図5に示した部分W1の不連続性を改善することができる。次に、図5に示した部分W2の特性の補正について説明する。図12は、図5における部分W2を拡大したものである。この例では、階調コードBが1023から1024に変化する際に、輝度Iが減少している。すなわち、図12に示した特性は、単調増加性を失っている。図13は、階調コードBが1023および1024である場合の階調データb1~b13、ビットプレーンBP1とともに表すものである。階調コードBが1023である場合には、階調データb1~b10の値が1であり、階調データb11~b13の値が0である。一方、階調コードBが1024である場合には、階調データb11の値が1であり、階調データb1~b10,b12,b13の値が0である。この場合でも、階調コードBがひとつ増える際、上位側この例ではb11に1が生じることにより、輝度Iに不連続性が生じる。この場合には、図10,11に示した方法と同様に、階調変換部23における階調変換処理により、この不連続性を改善することができる。すなわち、図14に示したように、階調変換部23は、1024~1050の範囲を省くことにより、階調コードBをスキップする。これにより、階調変換部23は、図15に示したように、破線で示した特性を実線で示した特性に階調変換することができ、階調コードBの増加に応じて、輝度Iは単調増加するようになる。このように、表示装置1では、階調変換階調変換部23により、図5に示した部分W2の不連続性を改善することができる。[効果]以上のように本実施の形態では、ビットプレーン幅を調整したので、階調コードの変化に対して、画素の輝度が局所的に大幅に変化する場合に、その上昇量を低減することができ、輝度をなめらかに変化させることができる。また、本実施の形態では、ビットプレーン幅を分割したので、より自由度の高い調整を行うことができる。また、本実施の形態では、階調コードの一部を省くように階調変換するようにしたので、階調コードの変化に対して、画素の輝度が単調に変化しない場合に、単調性を改善することができ、輝度をなめらかに変化させることができる。[変形例1-1]上記実施の形態では、階調コードBの最上位ビットに対応するビットプレーンBPのみを分割したが、これに限定されるものではなく、これに代えて、例えば、さらにその下位のビットに対応するビットプレーンBPをも分割してもよい。以下に、その一例を説明する。図16は、本変形例に係る階調コードBを表すものである。本変形例に係る階調コードBは、23ビットの階調データからなる4096階調のコードである。この階調コードBは、階調コードC図4Aの上位3ビットc10~c12に対応するビットプレーンBP10~BP12を分割したものである。すなわち、階調コードC図4Aのビットc12に対応するビットプレーンを8つに分割し、階調コードCのビットc11に対応するビットプレーンを4つに分割し、階調コードCのビットc10に対応するビットプレーンを2つに分割している。この場合には、階調コードBのうちの上位15ビット分の階調データb9~b23は、階調コードCのうちの上位4ビット分の階調データc9~c12に基づいて、図4A,Bと同様に生成される。図16に示したように、ビットプレーンBP9~BP23のそれぞれの幅は、階調コードBにおける256のコード幅に対応するものである。すなわち、図16の例では、256ごとの不連続性を補正することができるようになる。[変形例1-2]上記実施の形態では、ビットプレーン幅調整部22は、輝度Iが急峻に上昇する場合部分W1において、図8に示したように、ビットプレーン幅を狭めるように調整したが、これに限定されるものではない。例えば、輝度Iが減少する場合部分W2には、ビットプレーン幅調整部22は、ビットプレーン幅を広げるように調整してもよい。具体的には、ビットプレーン幅調整部22は、図12に示した場合において、ビットプレーンBP11の幅を広げることにより、例えば、輝度Iが単調増加するように補正することができる。[変形例1-3]上記実施の形態では、階調補正回路21は、ビットプレーン幅調整部22および階調変換部23の両方を有するようにしたが、これに限定されるものではなく、これに代えて、例えば、図17に示したように、ビットプレーン幅調整部22のみを有するようにしてもよいし、図18に示したように、階調変換部23のみを有するようにしてもよい。なお、階調変換部23のみを有する場合には、階調コードCから階調コードBにフォーマット変換を行わず、階調コードCのまま階調変換部23により階調変換が行われるため、本変形例に係る表示装置では、図19に示したように、12ビットの階調データc1~c12からなる階調コードCに基づいて表示動作が行われる。本変形例に係る表示装置は、例えば、画素11の階調特性の不連続性の大部分が、図5に示した部分W1,W2のうちのいずれか一方である場合に適用することができる。すなわち、例えば、画素11の階調特性が、図20に示したような特性である場合には、例えば、階調変換部23のみを備えた図18の構成を適用することができる。<2.適用例>次に、上記実施の形態および変形例で説明した表示装置の適用例について説明する。図21は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表すものである。このテレビジョン装置は、例えば、フロントパネル511およびフィルターガラス512を含む映像表示画面部510を有しており、この映像表示画面部510は、上記実施の形態等に係る表示装置により構成されている。上記実施の形態等の表示装置は、このようなテレビジョン装置の他、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、携帯型ゲーム機、ビデオカメラ、あるいはプロジェクタなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の表示装置は、映像を表示するあらゆる分野の電子機器に適用することが可能である。以上、実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。例えば、上記実施の形態等では、階調補正回路21は、周辺回路20の入力側に配置したが、これに限定されるものではなく、これに代えて、例えば、水平駆動回路27の一部に構成してもよい。この場合には、例えば、ビットプレーン幅調整部22により調整されたビットプレーンBPの時間幅等に関する情報を、例えば、垂直駆動回路26や変換回路30などに対して供給する必要がある。また、例えば、上記実施の形態等では、図3に示したように、各画素11に対して、階調コードBの各ビットの値を、下位ビットb1から順に書き込んだが、これに限定されるものではなく、これに代えて、例えば上位ビットb12から書き込んでもよい。また、このように階調コードBの各ビットを下位もしくは上位から順に書き込むことに限定されず、例えば、図16に示した場合において、b23、b21、...、b11、b9、b1、b2、...、b7、b8、b10、b12、...b20、b22の順に書き込んでもよい。また、例えば、上記実施の形態等では、ビットプレーンBPの時間幅を、そのビットの重みに応じて、1:2:4:8:...の比率にしたが、これに限定されるものではなく、画質に影響がない範囲で、比率を若干変化させてもよい。なお、本技術は以下のような構成とすることができる。1表示画素を含む表示部と、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に基づいて前記表示画素を駆動する駆動部と、前記表示画素の輝度が滑らかに変化するように、前記駆動間隔および前記階調コードのうちの少なくとも一方を補正する補正部とを備えた表示装置。2前記補正部は、複数の前記駆動間隔のうちの少なくとも1つを補正する前記1に記載の表示装置。3前記補正部は、前記階調コードの最上位ビットまたは最上位ビットから複数個分のビットの各々に対応する駆動間隔をそれぞれ複数に分割し、その分割された駆動間隔のうちの少なくとも1つを補正する前記2に記載の表示装置。4前記補正部は、前記階調コードを、分割により生じた駆動間隔の数だけ多いビット数の階調コードに変換することによって前記階調コードを補正する前記3に記載の表示装置。5前記補正部は、前記最上位ビットまたは前記最上位ビットから複数個分のビットと、その1つ下位のビットの値に基づいて、変換後の階調コードのうちの分割した駆動間隔に対応する複数のビットと、その1つ下位のビットの値を生成する前記4に記載の表示装置。6前記補正部は、変換後の階調コードを、その一部を省いた階調コードに変換することによって前記階調コードを補正する前記4または5に記載の表示装置。7前記補正部は、前記駆動間隔の和が一定になるように補正する前記2から6のいずれかに記載の表示装置。8前記補正部は、前記階調コードを、その一部を省いた階調コードに変換することによって前記階調コードを補正する前記2から7のいずれかに記載の表示装置。9前記補正部は、前記階調コードの最上位ビットまたは最上位ビットから複数個分のビットの各々に対応する駆動間隔をそれぞれ複数に分割し、前記階調コードを、分割により生じた駆動間隔の数だけ多いビット数の階調コードに変換することによって前記階調コードを補正する前記1に記載の表示装置。10前記補正部は、前記階調コードを、その一部を省いた階調コードに変換することによって前記階調コードを補正する前記1に記載の表示装置。11複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で表示画素を駆動することによって表示を行い、前記表示画素の輝度が滑らかに変化するように、前記駆動間隔および前記階調コードのうちの少なくとも一方を補正する表示方法。12表示装置と、前記表示装置を利用した動作制御を行う制御部とを備え、前記表示装置は、表示画素を含む表示部と、複数ビットからなる階調コードの各ビットの重みに応じた駆動間隔で、各ビットの値に基づいて前記表示画素を駆動する駆動部と、前記表示画素の輝度が滑らかに変化するように、前記駆動間隔および前記階調コードのうちの少なくとも一方を補正する補正部とを有する電子機器。"