"放射線又は光を電荷に変換する変換素子と、前記電荷に応じた電気信号を出力するスイッチ素子と、を含む画素が行列状に複数配置された画素アレイと、各々が行方向に配置された複数の前記スイッチ素子に共通に接続された複数の駆動配線と、複数の前記駆動配線の夫々に前記スイッチ素子の導通電圧と非導通電圧とを供給するために複数の前記駆動配線の夫々に対をなして設けられた単位回路を複数備える駆動回路部と、前記駆動回路部が前記駆動配線へ前記導通電圧を供給するタイミングを規定するためのクロック信号を前記駆動回路部に供給する制御部と、を含む検出装置であって、前記導通電圧は、前記クロック信号に基づいた電圧であり、前記制御部は、前記駆動配線への前記非導通電圧の供給を維持するための制御電圧を複数の前記単位回路に供給し、前記単位回路は、前記クロック信号と、前記駆動配線への前記導通電圧の供給を前記単位回路が開始するための開始信号と、前記駆動配線への前記導通電圧の供給を前記単位回路が終了するための終了信号と、が入力され、前記導通電圧の前記駆動配線への供給を前記単位回路への前記開始信号の入力に応じて行う第1回路と、前記単位回路に入力される前記非導通電圧の前記駆動配線への供給を、前記単位回路への前記終了信号の入力に応じて行う第2回路と、前記駆動配線への前記非導通電圧の供給を前記単位回路への前記制御電圧の入力に応じて維持する第3回路と、を含むことを特徴とする検出装置。前記画素アレイは、基板の上に配置されており、前記複数の駆動配線は、前記基板の上で行方向に配置された複数の前記スイッチ素子に共通に接続された駆動配線が、列方向に複数配置されたものであり、前記駆動回路部は、前記単位回路を前記基板の上に複数配置されてなることを特徴とする請求項1に記載の検出装置。前記単位回路は、前記出力信号を前記駆動配線に供給するために前記駆動配線に接続される出力部と、前記開始信号が入力される第1入力部と、前記クロック信号が入力される第2入力部と、前記非導通電圧が入力される第3入力部と、前記終了信号が入力される第4入力部と、前記制御信号が入力される第5入力部と、を含み、前記第1回路は、前記出力部に一方の端子が接続された第1容量素子と、前記第1入力部と前記第1容量素子の他方の端子との間で前記第1容量素子に直列に接続された第1薄膜トランジスタと、前記第2入力部と前記出力部との間に設けられた第2薄膜トランジスタと、を含み、前記第1薄膜トランジスタのソース及びドレインの一方とゲートは前記第1入力部に接続され、前記第1薄膜トランジスタのソース及びドレインの他方は前記第1容量素子の他方の端子に第1節点で接続され、前記第2薄膜トランジスタのゲートは前記第1節点と接続され、前記第2薄膜トランジスタのソース及びドレインの一方は前記第2入力部と接続され、前記第2薄膜トランジスタのソース及びドレインの他方は前記出力部と接続されており、前記第2回路は、前記第3入力部と前記第1容量素子の他方の端子との間で前記第1容量素子と直列に接続された第3薄膜トランジスタと、前記第3入力部と前記出力部との間に設けられた第4薄膜トランジスタと、前記第3入力部と前記第4薄膜トランジスタのゲートとの間に設けられた第2容量素子と、前記第4入力部と前記第3薄膜トランジスタのゲート及び前記第4薄膜トランジスタのゲートとの間に設けられた第5薄膜トランジスタと、前記第2容量素子に並列に設けられた第6薄膜トランジスタと、を含み、前記第3薄膜トランジスタのゲートは前記第4入力部と接続され、前記第3薄膜トランジスタのソース及びドレインの一方は前記第3入力部に接続され、前記第3薄膜トランジスタのソース及びドレインの他方は前記第1容量素子の他方の端子に前記第1節点で接続され、前記第4薄膜トランジスタのゲートは前記第4入力部に接続され、前記第4薄膜トランジスタのソース及びドレインの一方は前記第3入力部に接続され、前記第4薄膜トランジスタのソース及びドレインの他方は前記出力部に接続され、前記第2容量素子の一方の端子は前記第3入力部に接続され、前記第2容量素子の他方の端子は前記第4薄膜トランジスタのゲートに第2節点で接続され、前記第5薄膜トランジスタのソース及びドレインの一方とゲートは前記第4入力部に接続され、前記第5薄膜トランジスタのソース及びドレインの他方は前記第2節点に接続され、前記第6薄膜トランジスタのゲートは前記第1入力部に接続され、前記第6薄膜トランジスタのソース及びドレインの一方は前記第3入力部に接続され、前記第6薄膜トランジスタのソース及びドレインの他方は前記第2節点に接続されており、前記第3回路は、前記制御信号に応じて前記出力部を前記非導通電圧に維持するための第7薄膜トランジスタを含む、ことを特徴とする請求項2に記載の検出装置。前記第7薄膜トランジスタは、ゲートが前記第5入力部に接続され、ソース及びドレインの一方が前記第3入力部に接続され、ソース及びドレインの他方が前記出力部に接続されることを特徴とする請求項3に記載の検出装置。前記第7薄膜トランジスタは、ゲートとソース及びドレインの一方とが前記第5入力部に接続され、ソース及びドレインの他方が前記第2節点に接続されることを特徴とする請求項3に記載の検出装置。前記第3回路は、前記制御信号に応じて前記第1節点を前記非導通電圧に維持するための第8薄膜トランジスタを更に含むことを特徴とする請求項3~5のいずれか1項に記載の検出装置。前記駆動回路部は、複数の前記単位回路を一組とする単位回路群を複数含み、前記制御部は、複数の前記単位回路群毎に前記制御信号を供給することを特徴とする請求項3~6のいずれか1項に記載の検出装置。前記制御部は、複数の前記単位回路群から選択された単位回路群から選択的に前記駆動配線への前記導通電圧の供給を開始するための選択信号を前記選択された単位回路群の初段の単位回路に供給し、前記単位回路群の初段の単位回路は、前記選択信号に応じて、前記第1回路に前記導通電圧を前記駆動配線に供給させるための第4回路を更に含むことを特徴とする請求項7に記載の検出装置。前記単位回路群の初段の単位回路は、前記選択信号が入力される第6入力部を更に含み、前記第4回路は、前記第6入力部と前記第1容量素子の他方の端子との間で前記第1容量素子に直列に接続された第9薄膜トランジスタと、前記第2容量素子及び前記第6薄膜トランジスタとに並列に設けられた第10薄膜トランジスタと、を含み、前記第9薄膜トランジスタのソース及びドレインの一方とゲートは前記第6入力部に接続され、前記第9薄膜トランジスタのソース及びドレインの他方は前記第1節点に接続され、前記第10薄膜トランジスタのゲートは前記第6入力部に接続され、前記第10薄膜トランジスタのソース及びドレインの一方は前記第3入力部に接続され、前記第10薄膜トランジスタのソース及びドレインの他方は前記第2節点に接続されることを特徴とする請求項8に記載の検出装置。前記制御部は、複数の単位回路群のうち選択的に導通電圧が供給されるべき複数の前記駆動配線に接続される単位回路を含む単位回路群を除く単位回路群の前記出力部が前記非導通電圧に維持されるように、複数の前記単位回路群毎に前記制御信号を供給することを特徴とする請求項8又は9に記載の検出装置。請求項1~10のいずれか1項に記載の検出装置と、前記検出装置からの信号を処理する信号処理手段と、前記信号処理手段からの信号を記録するための記録手段と、前記信号処理手段からの信号を表示するための表示手段と、前記信号処理手段からの信号を伝送するための伝送処理手段と、を具備する検出システム。薄膜トランジスタにはリーク電流チャネルリークが存在するため、上記単位回路において、特に非選択の際の非導通電圧の維持に課題がある。これは、第5及び第6の薄膜トランジスタにチャネルリークが存在すると、第2節点Qの電位が徐々に低下して、経過時間が長くなると第4薄膜トランジスタのゲートにVthを超える電圧を供給することができなくなるためである。そのような場合、第4薄膜トランジスタが非導通状態となるため、単位回路の出力部にVssを供給できなくなり、単位回路の出力部がフローティング状態となる。そして、第2薄膜トランジスタのゲート-ドレイン間容量Cgd又はゲート-ソース間容量Cgsや、クロック信号を供給する配線と駆動配線とが交差する領域での寄生容量により、第2入力部と出力部とが直接的に容量結合している。そのため、単位回路の出力部がフローティング状態となると、第3入力部に入力されるクロック信号の電位変動が、駆動配線に影響し、駆動配線の電位が変動する。駆動配線は信号配線と交差する領域で寄生容量を有しており、駆動配線の電位変動はその寄生容量を介して信号配線の電位に影響を与え、画素から信号配線を介して出力される信号に駆動配線の電位変動が混入する。そのため、画素から信号配線を介して出力される信号に駆動配線の電位変動に起因するノイズ成分が多くなり、検出装置から得られる信号のS/N比を低下させる恐れがあった。そこで、本発明では、駆動回路をTFTプロセスで基板上に一体形成した検出装置において、駆動配線の電位変動に起因するS/N比の低下を抑制する検出装置を提供することを課題とする。本発明の検出装置は、放射線又は光を電荷に変換する変換素子と、前記電荷に応じた電気信号を出力するスイッチ素子と、を含む画素が行列状に複数配置された画素アレイと、各々が行方向の複数の前記スイッチ素子に共通に接続された複数の駆動配線と、複数の前記駆動配線の夫々に前記スイッチ素子の導通電圧と非導通電圧とを供給するために複数の前記駆動配線の夫々に対をなして設けられた単位回路を複数備える駆動回路部と、前記駆動回路部が前記駆動配線へ前記導通電圧を供給するタイミングを規定するためのクロック信号を前記駆動回路部に供給する制御部と、を含む検出装置であって、前記導通電圧は、前記クロック信号に基づいた電圧であり、前記制御部は、前記駆動配線への前記非導通電圧の供給を維持するための制御電圧を複数の前記単位回路に共通に供給し、前記単位回路は、前記クロック信号と、前記駆動配線への前記導通電圧の供給を前記単位回路が開始するための開始信号と、前記駆動配線への前記導通電圧の供給を前記単位回路が終了するための終了信号と、が入力され、前記導通電圧の前記駆動配線への供給を前記単位回路への前記開始信号の入力に応じて行う第1回路と、前記単位回路に入力される前記非導通電圧の前記駆動配線への供給を、前記単位回路への前記終了信号の入力に応じて行う第2回路と、前記駆動配線への前記非導通電圧の供給を前記単位回路への前記制御電圧の入力に応じて維持する第3回路と、を含むことを特徴とする。本発明により、駆動回路をTFTプロセスで基板上に一体形成した検出装置において、駆動配線の電位変動に起因するS/N比の低下を抑制する検出装置を提供することが可能となる。本願発明者は、誠意検討の結果、駆動配線の電位変動は検出装置において創出され得る新規な課題であることを見出した。フレーム周期が1/30~1/60秒である表示装置では、非選択の際の非導通電圧の維持に求められる時間は1/30~1/60秒と短く、単位回路の出力部がフローティング状態となることは想定し難い。一方、検出装置では、非選択の際の非導通電圧の維持に求められる時間が1~3秒と長い動作形態があり、単位回路の出力部がフローティング状態となる可能性がある。以下、上記検出装置において創出された課題を解決する本発明の実施の形態を、図面に基づいて説明する。なお、本願明細書において放射線は、放射線崩壊によって放出される粒子光子を含むの作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばX線や粒子線、宇宙線なども、含まれるものとする。第1の実施形態先ず、図1a,bを用いて本発明の第1の実施形態に係る検出装置について説明する。図1aは検出装置の概略的等価回路であり、図1bは検出装置の駆動回路部に設けられる単位回路を説明する概略的等価回路である。本発明の検出装置100は、図1aに示すように、画素110が絶縁性基板101の上に行列状に複数配置された画素アレイを含む。本実施形態では、m行n列の画素アレイである。この画素110は、放射線又は光を電荷に変換する変換素子111と、変換された電荷に応じた電気信号を出力するスイッチ素子112と、を含む。変換素子111の第1電極には、スイッチ素子112のソース及びドレインの一方が電気的に接続され、変換素子111の第2電極には、電極配線180に電気的に接続される。電極配線180は、接続用端子Vsを介して電源部140に接続される。スイッチ素子112のソース及びドレインの他方には、信号配線170が電気的に接続される。信号配線170は、行方向に複数n本配置され、各々が列毎に、列方向に配列された複数のスイッチ素子112のソース及びドレインの他方に共通に接続され、接続用端子S1-Snを介して外部の読出回路部130に接続される。スイッチ素子103の制御電極には、駆動配線160が電気的に接続される。駆動配線160は、列方向に複数m本配置され、各々が行毎に、行方向に配列された複数のスイッチ素子112のゲートに共通に接続し、また、絶縁性基板101の上に設けられた駆動回路部120に接続される。駆動回路部120は、接続端子Vssを介して電源部140と接続され、接続端子CL1,CL2,ST,LHを介して制御部150と接続される。電源部140は、変換素子に供給するための電圧Vsを電極配線180に供給し、スイッチ素子の非導通電圧VSSを駆動回路部120に供給する。制御部150は、駆動回路部120が駆動配線160へのスイッチ素子112の導通電圧VDDの供給を開始するためのスタート信号ΦSTを駆動回路部120に供給する。また、制御部150は、導通電圧VDD又は非導通電圧VSSの供給のタイミングを規定するクロック信号ΦCL1及びΦCL2を駆動回路部120に供給する。更に、制御部150は、駆動配線160への導通電圧VDDの供給を終了するためのリセット信号と、駆動配線160への非導通電圧VSSの供給を維持するための制御信号ΦLHと、を駆動回路部120に供給する。なお、本実施形態では、制御信号ΦLHがリセット信号を兼ねるものとなっている。駆動回路部120は、絶縁性基板101の上に設けられた単位回路121を一つの駆動配線160に一つ備えており、駆動回路部120全体としては、複数の駆動配線160夫々に対をなして複数個m個の単位回路121を備えている。単位回路121は、導通電圧VDDと非導通電圧VSSとを含む出力信号Vgを駆動配線160に供給する。単位回路121は、図1bに示すように、出力部VOUTと、第1入力部SETと、第2入力部CLKと、第3入力部VSSと、第4入力部RESETと、第5入力部LHLDを含む。ここで、第1入力部SETは、スタート信号ΦST又は前段の単位回路の出力信号Vgが入力される部分であり、出力部VOUTは、出力信号Vgを駆動配線160に供給するために駆動配線160に接続される部分である。なお、本発明において、スタート信号ΦSTと前段の単位回路の出力信号Vgを、単位回路121がスイッチ素子112の導通電圧VDDの供給を開始するために単位回路121に入力される開始信号と規定する。また、第2入力部CLKは、クロック信号ΦCL1又はΦCL2が入力される部分であり、第3入力部VSSは、非導通電圧VSSが入力される部分である。また、第4入力部RESETは、リセット信号又は後段の単位回路121の出力信号Vgが入力される部分であり、第5入力部LHLDは、制御信号ΦLHは入力される部分である。なお、本発明において、リセット信号と後段の単位回路121の出力信号Vgを、単位回路121がスイッチ素子112の導通電圧VDDの供給を終了するために単位回路121に入力される終了信号と規定する。単位回路121は、第1回路と第2回路に加えて、第3回路を有することを特徴とする。第1回路は、第1薄膜トランジスタT1と第2薄膜トランジスタT2と第1容量素子C1とを含む。この第1回路は、ある単位回路121が選択された際に第2入力部CLKに入力されるクロック信号ΦCLの最大値であるVDDに基づいて導通電圧としてVDDを出力部VOUTに供給する回路である。第1容量素子C1は、一方の端子が出力部VOUTに接続される。第1薄膜トランジスタT1は、第1入力部SETと第1容量素子C1の他方の端子との間で第1容量素子C1に直列に接続される。第1薄膜トランジスタT1は、そのソース及びドレインの一方とゲートが第1入力部SETに接続され、ソース及びドレインの他方が第1容量素子C1の他方の端子に第1節点Pで接続される。また、第2薄膜トランジスタT2は、第2入力部CLKと出力部OUTとの間に設けられる。第2薄膜トランジスタT2は、そのゲートが第1節点Pと接続され、ソース及びドレインの一方が第2入力部CLKと接続され、ソース及びドレインの他方が出力部VOUTと接続される。第2回路は、第3薄膜トランジスタT3と第4薄膜トランジスタT4と第2容量素子C2と第5薄膜トランジスタT5と第6薄膜トランジスタT6とを含む。この第2回路は、駆動配線160への導通電圧VDDの供給を終了するためにリセット信号又は後段の単位回路121の出力信号Vgに応じて、非導通電圧VSSの駆動配線160への供給を行う回路である。第3薄膜トランジスタT3は、第3入力部VSSと第1容量素子C1の他方の端子との間で第1容量素子C1と直列に接続される。第3薄膜トランジスタT3は、そのゲートが第4入力部RESETと接続され、ソース及びドレインの一方が第3入力部VSSに接続されソース及びドレインの他方が第1容量素子C1の他方の端子に第1節点Pで接続される。第4薄膜トランジスタT4は、第3入力部VSSと出力部VOUTとの間に設けられる。第4薄膜トランジスタT4は、そのゲートが第4入力部RESETに接続され、ソース及びドレインの一方が第3入力部VSSに接続され、ソース及びドレインの他方が出力部VOUTに接続される。第2容量素子C2は、第3入力部VSSと第4薄膜トランジスタT4のゲートとの間に設けられる。第2容量素子C2は、その一方の端子が第3入力部VSSに接続され、他方の端子が第4薄膜トランジスタT4のゲートに第2節点Qで接続される。第5薄膜トランジスタT5は、第4入力部RESETと第3薄膜トランジスタT3のゲート及び第4薄膜トランジスタT4のゲートとの間に設けられる。第5薄膜トランジスタT5は、そのソース及びドレインの一方とゲートが第4入力部RESETに接続され、ソース及びドレインの他方が第2節点Qに接続される。第6薄膜トランジスタT6は、第2容量素子に並列に設けられる。第6薄膜トランジスタT6は、そのゲートが第1入力部SETに接続され、ソース及びドレインの一方が第3入力部VSSに接続され、ソース及びドレインの他方が第2節点Qに接続される。そして、第3回路は、少なくとも第7薄膜トランジスタT7を含む。この第3回路は、制御信号ΦLHの電圧VDDに応じて駆動配線160への非導通電圧VSSの供給を維持する回路である。ここで、本発明では、制御信号ΦLHの電圧VDDを制御電圧と称する。第7薄膜トランジスタT7は、制御信号ΦLHの電圧VDDに応じて出力部VOUTへの非導通電圧VSSの供給を維持するために、第3入力部VSSと第5入力部LHLDと出力部VOUTとの間に設けられる。第7薄膜トランジスタT7は、そのゲートが第5入力部LHLDに接続され、ソース及びドレインの一方が第3入力部VSSに接続され、ソース及びドレインの他方が出力部VOUTに接続される。制御部150から複数の単位回路121の第7薄膜トランジスタT7に共通に制御信号ΦLHの電圧VDDが供給されることにより、供給された単位回路121に接続された駆動配線160への非導通電圧VSSの供給が維持される。なお、本実施形態の第3回路は、第7薄膜トランジスタT7に加えて、第8薄膜トランジスタT8も含むものである。第8薄膜トランジスタT8は、制御信号ΦLHに応じて第1節点Pを非導通電圧VSSに維持するために、第3入力部VSSと第5入力部LHLDと第1節点Pとの間に設けられる。第8薄膜トランジスタT8は、そのゲートが第5入力部LHLDに接続され、ソース及びドレインの一方が第3入力部VSSに接続され、ソース及びドレインの他方が第1節点Pに接続される。制御部150から複数の単位回路121の第8薄膜トランジスタT8に共通に制御信号ΦLHの電圧VDDが供給されることにより、供給された単位回路121の第1節点Pへの非導通電圧VSSの供給が維持される。なお、本実施形態では制御電圧として制御信号ΦLHの電圧VDDを用いたが、本発明はそれに限定されるものではない。制御電圧として制御信号ΦLHの電圧VSSを用いてもよく、その場合には、制御部150と第5入力部150との間に極性反転回路を設ける等、適宜設計し得る。本発明の駆動回路部120を構成する各薄膜トランジスタは、非晶質シリコン等の非晶質半導体材料、多結晶シリコン等の多結晶半導体材料、有機半導体材料、酸化物半導体材料を用いることができる。ここで、例えば、スイッチ素子112としてトップゲート型の多結晶シリコンのTFTを用いる場合、駆動回路部120もトップゲート型の多結晶シリコンのTFTを用いることが好ましい。また、スイッチ素子112としてボトムゲート型の非晶質シリコンのTFTを用いた場合であっても、駆動回路部120ではトップゲート型の多結晶シリコンのTFTを用いてもよい。次に、図2のタイミングチャートを用いて、図1a及び図1bに示す検出装置の動作を説明する。なお、ここでは、各薄膜トランジスタT1~T8の閾値電圧をいずれもVthとする。また、スタート信号ΦST、クロック信号ΦCL1及びΦCL2、及び、制御信号ΦLHの最大電圧値をVDDと、最小電圧値をVSSと、する。また、クロック信号ΦCL1とΦCL2とは、位相が互いに180度ことなるものであり、ΦCL1は奇数行の単位回路121に、ΦCL2は偶数行の単位回路121に、それぞれ供給されるものである。また、導通電圧VDDと非導通電圧VSSと閾値電圧Vthは、|VDD-VSS|>Vth、且つ、VDD>2Vth、を満たすように設定する時刻t1では、1段目の単位回路121の第1入力部SETにスタート信号ΦSTのVDDが、第2入力部CLKにクロック信号ΦCL1のVSSが、第5入力部LHLDに制御信号ΦLHのVSSが、制御部150から与えられる。また、1段目の単位回路121の第3入力部VSSにはVSSが電源部140から与えられており、第4入力部RESETには2段目の出力信号Vg2としてVSSが与えられている。これにより、1段目の単位回路121では、第1薄膜トランジスタT1と第6薄膜トランジスタT6が導通状態となる。そして、1段目の単位回路121では、第3薄膜トランジスタT3と第4薄膜トランジスタT4と第5薄膜トランジスタT5と第7薄膜トランジスタT7と第8薄膜トランジスタT8とが非導通状態となる。これにより、1段目の単位回路121では、第1節点Pの電位が|VDD-Vth|となり、第2節点Qの電位がVSSとなる。そのため、1段目の単位回路121では、第2薄膜トランジスタT2が導通状態となり、出力部VOUTの電位がVSSとなる。次に、時刻t2では、1段目の単位回路121の第1入力部SETにスタート信号ΦSTのVSSが、第2入力部CLKにクロック信号ΦCL1のVDDが、第5入力部LHLDに制御信号ΦLHのVSSが、制御部150から与えられる。また、1段目の単位回路121の第3入力部VSSにはVSSが電源部140から与えられており、第4入力部RESETには2段目の出力信号Vg2のVSSが与えられている。それにより、1段目の単位回路121では、第2薄膜トランジスタT2以外の薄膜トランジスタが非導通状態となる。この際、第2薄膜トランジスタT2のソース及びドレインの他方とゲートとが第1容量素子C1を介して結合しているため、1段目の単位回路121では、第1節点Pの電位が|2VDD-Vth|となる。それにより、1段目の単位回路121では、出力部VOUTの電位がVDDとなるブートストラップ動作。これにより、1行目の駆動配線160に出力信号Vg1としてVDDが1段目の単位回路121から供給され、1行目の複数のスイッチ素子112が導通状態となる。これにより、1行目の複数の変換素子111の電荷に応じた電気信号が、行方向に配列された複数の信号配線170に並列に出力される。一方、2段目の単位回路121の第1入力部SETに1段目の単位回路121の出力信号Vg1のVDDが、第2入力部CLKにクロック信号ΦCL2のVSSが、第5入力部LHLDに制御信号ΦLHのVSSが、制御部150から与えられる。また、2段目の単位回路121の第3入力部VSSにはVSSが電源部140から与えられており、第4入力部RESETには3段目の出力信号Vg3のVSSが与えられている。そのため、時刻t1の1段目の単位回路121と同様に、2段目の単位回路121では、第1節点Pの電位が|VDD-Vth|となり、第2節点Qの電位がVSSとなり、第2薄膜トランジスタT2が導通状態となり、出力部VOUTの電位がVSSとなる。次に、時刻t3では、1段目の単位回路121の第1入力部SETにスタート信号ΦSTのVSSが、第2入力部CLKにクロック信号ΦCL1のVSSが、第5入力部LHLDに制御信号ΦLHのVSSが、制御部150から与えられる。また、1段目の単位回路121の第3入力部VSSにはVSSが電源部140から与えられており、第4入力部RESETには後述する2段目の出力信号Vg2のVDDが与えられる。それにより、1段目の単位回路121では、第1薄膜トランジスタT1と第6薄膜トランジスタT6と第7薄膜トランジスタT7と第8薄膜トランジスタT8とが非導通状態である。そして、1段目の単位回路121では、第5薄膜トランジスタT5が導通状態となる。これにより、1段目の単位回路121では、第1節点Pの電位がVSSとなり、第2節点Qの電位が|VDD-Vth|となる。そのため、1段目の単位回路121では、第2薄膜トランジスタT2が非導通状態となり、第3薄膜トランジスタT3と第4薄膜トランジスタT4とが導通状態となり、出力部VOUTの電位がVSSとなる。一方、2段目の単位回路121の第1入力部SETに1段目の単位回路121の出力信号Vg1のVSSが、第2入力部CLKにクロック信号ΦCL2のVDDが、第5入力部LHLDに制御信号ΦLHのVSSが、制御部150から与えられる。また、2段目の単位回路121の第3入力部VSSにはVSSが電源部140から与えられており、第4入力部RESETには3段目の出力信号Vg3のVSSが与えられている。そのため、時刻t2の1段目の単位回路121と同様に、2段目の単位回路121では、第1節点Pの電位が|2VDD-Vth|となり、出力部VOUTの電位がVDDとなるブートストラップ動作。つまり、2段目後段の単位回路121は、1段目前段の単位回路121の出力信号Vg1のVDDを引き金として、1段目前段からクロック信号の半周期分の時間t3-t2遅れて、1段目前段と同様の動作を行う。このような動作がm段目の単位回路121まで順次行われ、列方向に配置された複数の駆動配線160には、導通電圧VDDが駆動回路部120から順次に供給される。次に、時刻t4では、m段目の単位回路121の第1入力部SETにm-1段目の単位回路121の出力信号Vg1のVSSが、第2入力部CLKにクロック信号ΦCL1のVSSが、制御部150から与えられる。また、1段目の単位回路121の第4入力部RESETと第5入力部LHLDに制御信号ΦLHのVDDが、制御部150から与えられる。そして、1段目の単位回路121の第3入力部VSSにはVSSが電源部140から与えられている。それにより、m段目の単位回路121では、第1薄膜トランジスタT1と第6薄膜トランジスタT6とが非導通状態である。そして、m段目の単位回路121では、第5薄膜トランジスタT5と第7薄膜トランジスタT7と第8薄膜トランジスタT8とが導通状態となる。これにより、m段目の単位回路121では、第1節点Pの電位がVSSとなり、第2節点Qの電位が|VDD-Vth|となり、出力部VOUTの電位がVSSとなる。そのため、m段目の単位回路121では、第2薄膜トランジスタT2が非導通状態となり、第3薄膜トランジスタT3と第4薄膜トランジスタT4とが導通状態となり、出力部VOUTの電位がVSSとなる。また、他の単位回路121の第5入力部LHLDにも、制御信号ΦLHのVDDが、制御部150から共通に与えられる。これにより、他の単位回路121でも、第7薄膜トランジスタT7と第8薄膜トランジスタT8とが導通状態となる。それにより、他の単位回路121でも、第1節点Pの電位がVSSとなり、出力部VOUTの電位がVSSとなる。次に、時刻t5では、制御信号ΦLHがVDDからVSSとなり、各単位回路121の第7薄膜トランジスタT7及び第8薄膜トランジスタT8は非導通状態となる。そして、時刻t1と同様に、1段目の単位回路121の第1入力部SETにスタート信号ΦSTのVDDが、第2入力部CLKにクロック信号ΦCL1のVSSが、制御部150から与えられる。また、1段目の単位回路121の第3入力部VSSにはVSSが電源部140から与えられており、第4入力部RESETには2段目の出力信号Vg2としてVSSが与えられている。これにより、時刻t1と同様に、1段目の単位回路121では、第1節点Pの電位が|VDD-Vth|となり、第2節点Qの電位がVSSとなる。そのため、1段目の単位回路121では、第2薄膜トランジスタT2が導通状態となり、出力部VOUTの電位がVSSとなる。そして時刻t6では、時刻t2と同様に、1段目の単位回路121では出力部VOUTの電位がVDDとなり、時刻t7では、時刻t3と同様に、2段目の単位回路121では出力部VOUTの電位がVDDとなる。ここで、制御信号ΦLHは、時刻t4から時刻t5までVDDとなっており、その間は制御信号ΦLHが与えられている全ての単位回路121において出力部VOUTの電位がVSSに維持される。そのため、単位回路121は、制御信号ΦLHがVDDとなっていることに応じて、駆動配線160への非導通電圧VSSの供給を維持する。第5薄膜トランジスタT5や第6薄膜トランジスタT6にチャネルリークがあると、時間経過によっては第4薄膜トランジスタT4のゲートにVth以上の電圧供給が維持できなくなる。それにより、第4薄膜トランジスタT4によって出力部VOUTの電位をVSSに維持できなくなる。特に検出装置では、時刻t4から時刻t5までの間に、放射線又は光が照射される必要があり、その時間は一般撮影静止画撮影では1~3秒必要となる。検出装置では、少なくともその間はスイッチ素子112を非導通状態とし続けなければならないため、1~3秒もの長時間にわたって出力部VOUTの電位を非導通電圧VSSに維持しなければならない。出力部VOUTがフローティング状態となると、第2入力部CLKに入力されるクロック信号ΦCLの電位変動が、駆動配線160に影響し、駆動配線160の電位が変動する。駆動配線160と信号配線170とが交差する領域の寄生容量を介して駆動配線160の電位変動信号配線170の電位に影響を与え、画素から出力される信号に駆動配線160の電位変動が混入する。本発明では、第4薄膜トランジスタT4によって出力部VOUTの電位をVSSに維持できない場合でも、制御信号ΦLHのVDDが供給され続ける第7薄膜トランジスタT7によって出力部VOUTへの非導通電圧VSSの供給を維持できる。それにより、駆動配線160の電位変動に起因するS/N比の低下を抑制することが可能な検出装置を提供できる。次に、図3a及び図3bを用いて、本発明の第1の実施形態に係る検出装置の一画素の構成について説明する。図3aは平面図であり、図3bは図3aのA-A’での断面図である。本実施形態では、スイッチ素子112にトップゲート型でダブルゲート型の多結晶シリコンTFTを用いている。スイッチ素子112は、絶縁性基板101の上に、真性半導体領域301と第1導電型の不純物半導体領域302とを含む多結晶シリコン層と、第1絶縁層303と、第1導電層304と、が絶縁性基板101側から順に積層された構成である。真性半導体領域301はTFTのチャネルとして、不純物半導体領域302はソース又はドレインとして、第1絶縁層303はゲート絶縁層として、第1導電層304はゲート又は駆動配線160として、それぞれ機能する。スイッチ素子112は第2絶縁層305によって覆われる。この第2絶縁層305はスイッチ素子112のパッシベーション層として機能する。第2絶縁層305上に設けられた第2導電層306は、第2絶縁層305及び第1絶縁層303に設けられたコンタクトホールにおいて不純物半導体領域302と接続される。ソース及びドレインの一方である不純物半導体領域302と接続された第2導電層306は変換素子110との接続端子として機能し、ソース及びドレインの他方である不純物半導体領域302と接続された第2導電層306は、信号配線170として機能する。第2導電層306は第3絶縁層307によって覆われる。この第3絶縁層307はスイッチ素子112及び信号配線170のパッシベーション層として機能する。第3絶縁層307は第4絶縁層308によって覆われる。この第4絶縁層308は、有機絶縁材料からなり、大きな膜厚で準備することにより、平坦化層として機能する。第4絶縁層309の上には、変換素子111が設けられる。本実施形態では、変換素子111として、放射線を光に変換するシンチレータ317と、その光を電荷に変換する光電変換素子と、を含むものを用いている。光電変換素子は、第3導電層310と、第1導電型の不純物半導体層311と、真性半導体層312と、第2導電型の不純物半導体層313と、第4導電層314と、が絶縁性基板101側から順に積層された構成である。第3導電層310は変換素子111の第1電極として機能し、第3絶縁層307及び第4絶縁層308に設けられたコンタクトホール309において第2導電層306と接続される。第1導電型の不純物半導体層311と真性半導体層312と第2導電型の不純物半導体層313には非晶質シリコンが用いられる。第4導電層314は変換素子111の第2電極として機能し、電極配線180として機能する第5導電層315と接続される。光電変換素子及び電極配線180は第5絶縁層316によって覆われ、第5絶縁層316の上にシンチレータ317が配置される。ここで、本実施形態では、変換素子111として、放射線を光に変換するシンチレータと、その光を電荷に変換する光電変換素子と、を含む間接型変換素子を用いたが、本発明はそれに限定されるものではない。変換素子111として、放射線を直接電荷に変換する直接型変換素子を用いてもよい。また、スイッチ素子112として、多結晶シリコンTFTを用いたが、本発明はそれに限定されるものではない。非晶質シリコンTFTや酸化物半導体を用いた酸化物TFT、有機半導体を用いた有機TFTも用いることができる。ここで、半導体材料としてシリコンを用いたが、本発明はこれに限定されるものではなく、ゲルマニウム等の他の半導体材料を用いてもよい。なお、本実施形態では、第3回路に、ゲートが第5入力部LHLDに接続され、ソース及びドレインの一方が第3入力部VSSに接続され、ソース及びドレインの他方が出力部VOUTに接続される第7薄膜トランジスタT7を用いた。しかしながら本発明はそれに限定されるものではない。図4に示すように、図1bの第7薄膜トランジスタT7に替えて、第7薄膜トランジスタT7’を用いてもよい。この第7薄膜トランジスタT7’は、そのゲートとソース及びドレインの一方とが第5入力部LHLDに接続され、そのソース及びドレインの他方が第2節点Qに接続される。それにより、第4薄膜トランジスタT4のゲートへのVth以上の電圧供給が維持され、第4薄膜トランジスタT4による出力部VOUTへの非導通電圧VSSの供給が維持される。つまり、本実施形態においては、第4薄膜トランジスタT4は第2回路だけでなく第3回路にも属するものである。同様に、第3薄膜トランジスタT3のゲートへのVth以上の電圧供給が維持され、第3薄膜トランジスタT3による第1節点Pへの非導通電圧VSSの供給が維持される。つまり、第3薄膜トランジスタT3も、第2回路だけでなく第3回路にも属するものである。第2の実施形態次に、図5a,bを用いて本発明の第2の実施形態に係る検出装置について説明する。図5aは検出装置の概略的等価回路であり、図5bは検出装置の駆動回路部に設けられる単位回路を説明する概略的等価回路である。なお、第1の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。本実施形態における駆動回路部120’は、複数の単位回路121を一組とする単位回路群を複数含む。図5aでは、3段分の単位回路を一組とする単位回路群をX群含むものである。そして、制御部150’は、複数の単位回路群毎に制御信号ΦLH1~ΦLHxをそれぞれ独立に供給できるように、構成されている。これにより、駆動配線160への非導通電圧VSSの供給の維持を、単位回路群毎に別々に制御することが可能となる。また、制御部150’は、複数の単位回路群毎にスタート信号ΦST1に加えて、選択信号ΦST2~ΦSTxをそれぞれ独立に供給できるように、構成されている。これにより、複数の単位回路群の中からある単位回路群を選択し、選択された単位回路群から駆動配線160への導通電圧の供給を開始することが可能となる。更に、本実施形態では、1段目の単位回路121を除く、単位回路群の初段の単位回路には、単位回路121に替えて、図5bに示す単位回路122を用いる。この単位回路122は、単位回路121の構成要素に加えて、更に、第6入力部TSETと、第4回路と、を含む。この第4回路は、選択信号ΦST2~ΦSTxに応じて、第1回路に導通電圧VDDを駆動配線160に供給させる回路であり、第9薄膜トランジスタT9と、第10薄膜トランジスタT10と、を含む。第9薄膜トランジスタT9は、第6入力部TSETと第1容量素子C1の他方の端子との間で第1容量素子C1に直列に接続される。第9薄膜トランジスタT9は、そのソース及びドレインの一方とゲートが第6入力部TSETに接続され、ソース及びドレインの他方が第1節点Pに接続される。第10薄膜トランジスタT10は、第2容量素子C2及び第6薄膜トランジスタT6に並列に設けられる。第10薄膜トランジスタT10は、そのゲートが第6入力部TSETに接続され、ソース及びドレインの一方が第3入力部VSSに接続され、ソース及びドレインの他方は第2節点Qに接続される。次に、図6のタイミングチャートを用いて、図5a及び図5bに示す検出装置の動作を説明する。なお、ここでは、第1群の単位回路群と第X群の単位回路群の単位回路を動作させず、第2群の単位回路群の初段4段目の単位回路122から動作を開始する例を用いて説明する。なお、第1の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。時刻t1では、1段目の単位回路121の第1入力部SETにスタート信号ΦST1のVSSが、第2入力部CLKにクロック信号ΦCL1のVSSが、制御部150’から与えられる。そして、第1群の全ての単位回路121の第5入力部LHLDに制御信号ΦLH1のVDDが制御部150’から与えられる。また、第X群の初段であるm-2段目の単位回路121の第1入力部SETに選択信号ΦSTxのVSSが、第2入力部CLKにクロック信号ΦCL1のVSSが、制御部150’から与えられる。そして、第X群の全ての単位回路121及び122の第5入力部LHLDに制御信号ΦLHxのVDDが制御部150’から与えられる。これにより、第1群及び第X群の全ての単位回路121及び122の出力部VOUTの電位がVSSとなる。この制御信号ΦLH1及びΦLHxは、後述する時刻t5までVDDが維持され、第1群及び第X群の全ての単位回路121及び122の出力部VOUTの電位がt5までVSSに維持される。つまり、複数の単位回路群のうち選択的に導通電圧が供給されるべき複数の駆動配線160に接続される単位回路121を含む単位回路群を除く単位回路群第1群及び第X群の単位回路121及び122の出力部が非導通電圧に維持される。一方、第2群の初段である4段目の単位回路122の第1入力部SETに3段目の出力信号Vg3のVSSが、第2入力部CLKにクロック信号ΦCL2のVDDが、第5入力部LHLDに制御信号ΦLHのVSSが、制御部150’から与えられる。また、4段目の単位回路122の第3入力部VSSにはVSSが電源部140から与えられており、第4入力部RESETには5段目の出力信号Vg5のVSSが与えられている。更に、第6入力部TSETには選択信号ΦST2のVDDが制御部150’から与えられる。これにより、4段目の単位回路122では、第9薄膜トランジスタT9と第10薄膜トランジスタT10が導通状態となる。そして、4段目の単位回路122では、第1薄膜トランジスタT1から第8薄膜トランジスタT8までが非導通状態となる。これにより、4段目の単位回路122では、第1節点Pの電位が|VDD-Vth|となり、第2節点Qの電位がVSSとなる。そのため、4段目の単位回路122では、第2薄膜トランジスタT2が導通状態となり、出力部VOUTの電位がVSSとなる。次に、時刻t2では、4段目の単位回路122の第1入力部SETに3段目の出力信号Vg3のVSSが、第2入力部CLKにクロック信号ΦCL2のVDDが、第5入力部LHLDに制御信号ΦLH2のVSSが、制御部150’から与えられる。また、4段目の単位回路122の第3入力部VSSにはVSSが電源部140から与えられており、第4入力部RESETには2段目の出力信号Vg2のVSSが与えられている。更に、第6入力部TSETには選択信号ΦST2のVSSが制御部150’から与えられる。それにより、4段目の単位回路122では、第2薄膜トランジスタT2以外の薄膜トランジスタが非導通状態となる。この際、第2薄膜トランジスタT2のソース及びドレインの他方とゲートとが第1容量素子C1を介して結合しているため、4段目の単位回路122では、第1節点Pの電位が|2VDD-Vth|となる。それにより、4段目の単位回路122では、出力部VOUTの電位がVDDとなるブートストラップ動作。これにより、4行目の駆動配線160に出力信号Vg4としてVDDが4段目の単位回路122から供給され、4行目の複数のスイッチ素子112が導通状態となる。これにより、4行目の複数の変換素子111の電荷に応じた電気信号が、行方向に配列された複数の信号配線170に並列に出力される。一方、5段目の単位回路121の第1入力部SETに4段目の単位回路122の出力信号Vg4のVDDが、第2入力部CLKにクロック信号ΦCL1のVSSが、第5入力部LHLDに制御信号ΦLH2のVSSが、制御部150’から与えられる。また、5段目の単位回路121の第3入力部VSSにはVSSが電源部140から与えられており、第4入力部RESETには6段目の出力信号Vg6のVSSが与えられている。そのため、時刻t1の4段目の単位回路122と同様に、5段目の単位回路121では、第1節点Pの電位が|VDD-Vth|となり、第2節点Qの電位がVSSとなり、第2薄膜トランジスタT2が導通状態となり、出力部VOUTの電位がVSSとなる。次に、時刻t3では、4段目の単位回路122の第1入力部SETに3段目の出力信号Vg3のVSSが、第2入力部CLKにクロック信号ΦCL2のVSSが、第5入力部LHLDに制御信号ΦLH2のVSSが、制御部150’から与えられる。また、4段目の単位回路122の第3入力部VSSにはVSSが電源部140から与えられており、第4入力部RESETには後述する5段目の出力信号Vg2のVDDが与えられる。更に、第6入力部TSETには選択信号ΦST2のVSSが制御部150’から与えられる。それにより、4段目の単位回路122では、第1薄膜トランジスタT1と第6薄膜トランジスタT6から第10薄膜トランジスタT10までが非導通状態である。そして、4段目の単位回路122では、第5薄膜トランジスタT5が導通状態となる。これにより、4段目の単位回路122では、第1節点Pの電位がVSSとなり、第2節点Qの電位が|VDD-Vth|となる。そのため、4段目の単位回路122では、第2薄膜トランジスタT2が非導通状態となり、第3薄膜トランジスタT3と第4薄膜トランジスタT4とが導通状態となり、出力部VOUTの電位がVSSとなる。一方、5段目の単位回路121の第1入力部SETに1段目の単位回路121の出力信号Vg4のVSSが、第2入力部CLKにクロック信号ΦCL1のVDDが、第5入力部LHLDに制御信号ΦLH2のVSSが、制御部150’から与えられる。また、5段目の単位回路121の第3入力部VSSにはVSSが電源部140から与えられており、第4入力部RESETには6段目の出力信号Vg6のVSSが与えられている。そのため、時刻t2の4段目の単位回路122と同様に、5段目の単位回路121では、第1節点Pの電位が|2VDD-Vth|となり、出力部VOUTの電位がVDDとなるブートストラップ動作。つまり、5段目後段の単位回路121は、4段目前段の単位回路122の出力信号Vg4のVDDを引き金として、4段目前段からクロック信号の半周期分の時間t3-t2遅れて、4段目前段と同様の動作を行う。このような動作がm-3段目の単位回路121まで順次行われ、列方向に配置された複数の駆動配線160のうちm-3行目の駆動配線160までは、導通電圧VDDが駆動回路部120から順次に供給される。次に、時刻t4では、第2群の全ての単位回路121及び122の第5入力部LHLDに制御信号ΦLH2のVDDが制御部150’から与えられる。これにより、第2群の全ての単位回路121及び122の出力部VOUTの電位がVSSとなる。この制御信号ΦLH2は、時刻t5までVDDが維持され、第2群の全ての単位回路121及び122の出力部VOUTの電位がt5までVSSに維持される。時刻t5以降の動作については、第1群の初段の単位回路121を除く他の群の初段の単位回路122の第5入力部LHLDに制御信号ΦLH2~ΦLHxのVSSが制御部150’から与えられること以外は、第1の実施形態と同様である。そのため、詳細な説明は割愛する。これにより、本実施形態では、複数の単位回路群の中から選択して単位回路群を動作させることが可能となる。更に、複数の単位回路群の中から選択して単位回路群を動作させた場合でも、駆動配線160の電位変動に起因するS/N比の低下を抑制することが可能な検出装置を提供できる。なお、本実施形態では、第3回路に、ゲートが第5入力部LHLDに接続され、ソース及びドレインの一方が第3入力部VSSに接続され、ソース及びドレインの他方が出力部VOUTに接続される第7薄膜トランジスタT7を用いた。しかしながら、第1の実施形態と同様に、図7に示すように、図5bの第7薄膜トランジスタT7に替えて、第7薄膜トランジスタT7’を用いてもよい。応用実施形態次に、図7を用いて、本発明の検出装置を用いた放射線検出システムを説明する。放射線源であるX線チューブ6050で発生したX線6060は、患者あるいは被験者6061の胸部6062を透過し、放射線検出装置6040に含まれる変換部3の各変換素子12に入射する。この入射したX線には患者6061の体内部の情報が含まれている。X線の入射に対応して変換部3で放射線を電荷に変換して、電気的情報を得る。この情報はデジタルデータに変換され信号処理手段となるイメージプロセッサ6070により画像処理され制御室の表示手段となるディスプレイ6080で観察できる。また、この情報は電話回線6090等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ6081に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ6100により記録媒体となるフィルム6110に記録することもできる。"