受光量に応じて信号電荷を生成する光電変換素子と、前記信号電荷を増幅することで信号電圧を生成する増幅トランジスタとを各々が含み、行列状に配置された複数の画素セルと、列毎に一つ設けられており、前記複数の画素セルのうち対応する列に配置された複数の画素セルにより生成された前記信号電圧が出力される複数の垂直信号線と、1以上の列毎に一つ設けられており、対応する列に配置された前記垂直信号線に出力された前記信号電圧が入力される複数の列回路とを備える固体撮像装置であって、前記列回路の各々は、前記信号電圧に基づく入力信号が入力され、定電流源トランジスタを含むアンプと、前記定電流源トランジスタとカレントミラー回路を構成するカレントミラートランジスタと、前記カレントミラートランジスタに電流を供給する基準電流源トランジスタと、前記固体撮像装置は、さらに、前記複数の列回路に含まれる複数の前記アンプに接続されており、電源電圧線及びグランド線の一方である第1電源線と、前記複数の列回路に含まれる前記複数のアンプ及び複数の前記カレントミラー回路に接続されており、電源電圧線及びグランド線の他方である第2電源線と、前記複数の列回路に含まれる前記基準電流源トランジスタに接続されており、電源電圧線及びグランド線の前記一方である第3電源線とを備え、前記第3電源線は前記第1電源線と、前記複数の列回路内で電気的に分離されている固体撮像装置。前記列回路の各々は、前記信号電圧をデジタル信号に変換するAD変換部を備え、前記AD変換部は、前記信号電圧と参照信号とを比較する比較器を備え、前記アンプは、前記比較器に含まれ、前記信号電圧と前記参照信号とが入力されるアンプである請求項1記載の固体撮像装置。前記列回路の各々は、前記アンプを含み、前記信号電圧を増幅する信号増幅器を備える請求項1記載の固体撮像装置。前記列回路の各々は、前記信号電圧を増幅することで前記入力信号を生成する信号増幅器と、前記入力信号をデジタル信号に変換するAD変換部とを備え、前記AD変換部は、前記入力信号と参照信号とを比較する比較器を備え、前記アンプは、1前記比較器に含まれ、前記入力信号と前記参照信号とが入力されるアンプ、又は、2前記信号増幅器に含まれるアンプである請求項1記載の固体撮像装置。前記列回路の各々は、さらに、前記カレントミラートランジスタのゲートと、前記第2電源線との間に接続された第1容量素子を備える請求項1~4のいずれかに1項に記載の固体撮像装置。前記列回路の各々は、さらに、前記基準電流源トランジスタのゲートと、前記第3電源線との間に接続された第2容量素子を備える請求項1~5のいずれか1項に記載の固体撮像装置。受光量に応じて信号電荷を生成する光電変換素子と、前記信号電荷を増幅することで信号電圧を生成する増幅トランジスタとを各々が含み、行列状に配置された複数の画素セルと、列毎に一つ設けられており、前記複数の画素セルのうち対応する列に配置された複数の画素セルにより生成された前記信号電圧が出力される複数の垂直信号線と、列毎に一つ設けられており、対応する列に配置された前記垂直信号線に接続されている複数の定電流源とを備える固体撮像装置であって、前記複数の定電流源の各々は、対応する列に設けられている複数の前記増幅トランジスタに定電流を供給する定電流源トランジスタと、前記定電流源トランジスタとカレントミラー回路を形成するカレントミラートランジスタと、前記カレントミラートランジスタに電流を供給する基準電流源トランジスタとを備え、前記固体撮像装置は、さらに、前記複数の画素に含まれる複数の前記増幅トランジスタに接続されており、電源電圧線及びグランド線の一方である第1電源線と、前記複数の定電流源に含まれる複数の前記カレントミラー回路に接続されており、電源電圧線及びグランド線の他方である前記第2電源線と、前記複数の定電流源に含まれる複数の前記基準電流源トランジスタに接続されており、電源電圧線及びグランド線の前記一方である第3電源線とを備え、前記第3電源線は、前記第1電源線と電気的に分離されている固体撮像装置。前記定電流源は、さらに、前記カレントミラートランジスタのゲートと、前記第2電源線との間に接続された第1容量素子を備える請求項7記載の固体撮像装置。前記定電流源は、さらに、前記基準電流源トランジスタのゲートと、前記第3電源線との間に接続された第2容量素子を備える請求項7又は8記載の固体撮像装置。前記列回路は、さらに、前記カレントミラー回路を停止させるパワーダウン制御部を備える請求項1~9のいずれか1項に記載の固体撮像装置。請求項1~10のいずれか1項に記載の固体撮像装置を備える撮像装置。しかし、従来技術で示された固体撮像装置は、比較器等のアンプに起因するノイズにより、S/N特性及び画質が劣化するという課題を有していた。上記課題に鑑み、本発明は、S/N特性及び画質の劣化を抑制できる固体撮像装置を提供することを目的とする。上記目的を達成するために、本発明の一形態に係る固体撮像装置は、受光量に応じて信号電荷を生成する光電変換素子と、前記信号電荷を増幅することで信号電圧を生成する増幅トランジスタとを各々が含み、行列状に配置された複数の画素セルと、列毎に一つ設けられており、前記複数の画素セルのうち対応する列に配置された複数の画素セルにより生成された前記信号電圧が出力される複数の垂直信号線と、1以上の列毎に一つ設けられており、対応する列に配置された前記垂直信号線に出力された前記信号電圧が入力される複数の列回路とを備える固体撮像装置であって、前記列回路の各々は、前記信号電圧に基づく入力信号が入力され、定電流源トランジスタを含むアンプと、前記定電流源トランジスタとカレントミラー回路を構成するカレントミラートランジスタと、前記カレントミラートランジスタに電流を供給する基準電流源トランジスタとを備え、前記固体撮像装置は、さらに、前記複数の列回路に含まれる複数の前記アンプに接続されており、電源電圧線及びグランド線の一方である第1電源線と、前記複数の列回路に含まれる前記複数のアンプ及び複数の前記カレントミラー回路に接続されており、電源電圧線及びグランド線の他方である第2電源線と、前記複数の列回路に含まれる前記基準電流源トランジスタに接続されており、電源電圧線及びグランド線の前記一方である第3電源線とを備え、前記第3電源線は前記第1電源線と、前記複数の列回路内で電気的に分離されている。この構成によれば、基準電流源トランジスタに接続されている第3電源線は、アンプに接続されている第1電源線と電気的に分離される。これにより、複数のアンプのうちのいずれかのアンプの電流変動に起因して第1電源線の電圧変動が発生した場合の、他のアンプに流れる電流の変動を抑制できる。これにより、本発明の一形態に係る固体撮像装置は、S/N特性及び画質の劣化を抑制できる。また、前記列回路の各々は、前記信号電圧をデジタル信号に変換するAD変換部を備え、前記AD変換部は、前記信号電圧と参照信号とを比較する比較器を備え、前記アンプは、前記比較器に含まれ、前記信号電圧と前記参照信号とが入力されるアンプであってもよい。この構成によれば、本発明の一形態に係る固体撮像装置は、ある比較器に含まれるアンプの出力信号が反転したことに起因して第1電源線の電圧変動が発生した場合の、他の比較器に含まれるアンプに流れる電流の変動を抑制できる。また、前記列回路の各々は、前記アンプを含み、前記信号電圧を増幅する信号増幅器を備えてもよい。この構成によれば、本発明の一形態に係る固体撮像装置は、ある信号増幅器に含まれるアンプの出力信号が変化したことに起因して第1電源線の電圧変動が発生した場合の、他の信号増幅器に含まれるアンプに流れる電流の変動を抑制できる。また、前記列回路の各々は、前記信号電圧を増幅することで前記入力信号を生成する信号増幅器と、前記入力信号をデジタル信号に変換するAD変換部とを備え、前記AD変換部は、前記入力信号と参照信号とを比較する比較器を備え、前記アンプは、1前記比較器に含まれ、前記入力信号と前記参照信号とが入力されるアンプ、又は、2前記信号増幅器に含まれるアンプであってもよい。この構成によれば、本発明の一形態に係る固体撮像装置は、あるアンプの出力信号が変化したことに起因して第1電源線の電圧変動が発生した場合の、他のアンプに流れる電流の変動を抑制できる。また、前記列回路の各々は、さらに、前記カレントミラートランジスタのゲートと、前記第2電源線との間に接続された第1容量素子を備えてもよい。この構成によれば、瞬時AC的な第2電源線の変動に、カレントミラートランジスタのゲートの電圧変動を連動させることができる。したがって、あるアンプの出力信号が変化したことにより、第2電源線の電圧が変動した場合の、他のアンプの電流変動を抑制できる。また、前記列回路の各々は、さらに、前記基準電流源トランジスタのゲートと、前記第3電源線との間に接続された第2容量素子を備えてもよい。この構成によれば、瞬時AC的なカップリングによる基準電流源トランジスタのゲート-ソース間の電圧変動を抑制できる。また、本発明の一形態に係る固体撮像装置は、受光量に応じて信号電荷を生成する光電変換素子と、前記信号電荷を増幅することで信号電圧を生成する増幅トランジスタとを各々が含み、行列状に配置された複数の画素セルと、列毎に一つ設けられており、前記複数画の画素セルのうち対応する列に配置された複数の画素セルにより生成された前記信号電圧が出力される複数の垂直信号線と、列毎に一つ設けられており、対応する列に配置された前記垂直信号線に接続されている複数の定電流源とを備える固体撮像装置であって、前記複数の定電流源の各々は、対応する列に設けられている複数の前記増幅トランジスタに定電流を供給する定電流源トランジスタと、前記定電流源トランジスタとカレントミラー回路を形成するカレントミラートランジスタと、前記カレントミラートランジスタに電流を供給する基準電流源トランジスタとを備え、前記固体撮像装置は、さらに、前記複数の画素に含まれる複数の前記増幅トランジスタに接続されており、電源電圧線及びグランド線の一方である第1電源線と、前記複数の定電流源に含まれる複数の前記カレントミラー回路に接続されており、電源電圧線及びグランド線の他方である前記第2電源線と、前記複数の定電流源に含まれる複数の前記基準電流源トランジスタに接続されており、電源電圧線及びグランド線の前記一方である第3電源線とを備え、前記第3電源線は、前記第1電源線と電気的に分離されている。この構成によれば、本発明の一形態に係る固体撮像装置は、増幅トランジスタと定電流源トランジスタとで構成される複数の画素信号増幅器のうち、ある画素信号増幅器の出力信号が変化したことに起因して第1電源線の電圧変動が発生した場合の、他の画素信号増幅器に流れる電流の変動を抑制できる。また、前記定電流源は、さらに、前記カレントミラートランジスタのゲートと、前記第2電源線との間に接続された第1容量素子を備えてもよい。この構成によれば、瞬時AC的な第2電源線の変動に、カレントミラートランジスタのゲートの電圧変動を連動させることができる。したがって、ある画素信号増幅器の出力信号が変化したことにより、第2電源線の電圧が変動した場合の、他の画素信号増幅器の電流変動を抑制できる。また、前記定電流源は、さらに、前記基準電流源トランジスタのゲートと、前記第3電源線との間に接続された第2容量素子を備えてもよい。この構成によれば、瞬時AC的なカップリングによる基準電流源トランジスタのゲート-ソース間の電圧変動を抑制できる。また、前記列回路は、さらに、前記カレントミラー回路を停止させるパワーダウン制御部を備えてもよい。この構成によれば、本発明の一形態に係る固体撮像装置は、動作が完了したアンプを停止させることで低消費電力化を実現できる。さらに、あるアンプを停止させたことにより第1電源線の電圧変動が発生した場合の、他のアンプに流れる電流の変動を抑制できる。なお、本発明は、このような固体撮像装置として実現できるだけでなく、固体撮像装置に含まれる特徴的な手段をステップとする固体撮像装置の制御方法又は駆動方法として実現できる。さらに、本発明は、このような固体撮像装置の機能の一部又は全てを実現する半導体集積回路LSIとして実現したり、このような固体撮像装置を備える撮像装置カメラとして実現したりできる。以上より、本発明は、S/N特性及び画質の劣化を抑制できる固体撮像装置を提供できる。第1の実施形態以下、本発明の第1の実施形態について図面を参照して詳細に説明する。なお、以下で説明する実施形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。本発明の第1の実施形態に係る固体撮像装置は、列毎に設けられたアンプと、当該アンプに電流を供給するカレントミラー回路とを備える。そして、アンプに接続される電源電圧線と、カレントミラー回路に接続される電源電圧線とを独立に設ける。これにより、複数のアンプのうちのいずれかのアンプの電流変動に起因してアンプに接続された電源電圧線の電圧変動が発生した場合の、他のアンプに流れる電流の変動を抑制できる。このように、当該固体撮像装置は、S/N特性及び画質の劣化を抑制できる。まず、本発明の第1の実施形態に係る固体撮像装置10Aの構成を説明する。図1は、本発明の第1の実施形態に係る固体撮像装置10Aの構成を示すブロック図である。図1に示すように、固体撮像装置10Aは、少なくとも1つの光電変換素子を含む繰返し単位である画素セル11が行列状マトリックス状に2次元配置されている画素アレイ12と、行走査回路13と、カラム処理部14Aと、参照信号生成部15と、列走査回路16と、水平出力線17と、タイミング制御回路18とを備える。この構成において、タイミング制御回路18は、マスタークロックMCKに基づいて、行走査回路13、カラム処理部14A、参照信号生成部15及び列走査回路16などの動作の基準となるクロック信号及び制御信号などを生成する。そして、タイミング制御回路18は、生成したクロック信号及び制御信号を、行走査回路13、カラム処理部14A、参照信号生成部15及び列走査回路16などに供給する。行走査回路13、カラム処理部14A、参照信号生成部15、列走査回路16、水平出力線17及びタイミング制御回路18は、画素アレイ12の各画素セル11を駆動及び制御する周辺の駆動系及び信号処理系である。これら駆動系及び信号処理系は、画素アレイ12と同一のチップ半導体基板上に集積される。画素アレイ12には、m列n行の画素セル11が2次元配置されている。このm列n行の画素配置に対して行毎に行制御線2121-1~21-nが配置され、列毎に垂直信号線2222-1~22-mが配置されている。行制御線21-1~21-mの各一端は、行走査回路13の各行に対応した各出力端子に接続されている。行走査回路13は、シフトレジスタ及びアドレスデコーダなどによって構成され、行制御線21-1~21-nを介して画素アレイ12の行アドレス及び行走査の制御を行う。カラム処理部14Aは、例えば、画素アレイ12の画素列毎、即ち垂直信号線22-1~22-m毎に1対1の対応関係をもって設けられたAD変換器アナログ-デジタル変換器23A-1~23A-mを有する。このAD変換器23Aは、対応する列に配置されている画素セル11から出力されるアナログ信号画素信号又は信号電圧とも呼ぶをデジタル信号に変換し、変換したデジタル信号を出力する。また、固体撮像装置10Aは、列毎に一つ設けられた複数の列回路2020-1~20-mを備える。この列回路20~1~20-mの各々は、対応する列に配置されているAD変換器23を含む。参照信号生成部15は、時間が経過するにつれて電圧値が階段状に変化する、いわゆるランプRAMP波形の参照信号Vrefを生成する手段として、例えばDACデジタル-アナログ変換器151を有している。なお、ランプ波形の参照信号Vrefを生成する手段は、DAC151に限られるものではない。DAC151は、タイミング制御回路18から与えられる制御信号CS1による制御に従い、タイミング制御回路18から与えられるクロックCKに基づいてランプ波形の参照信号Vrefを生成する。また、DAC151は、生成した参照信号Vrefをカラム処理部14Aに含まれるAD変換器23A-1~23A-mに供給する。AD変換器23A-1~23A-mは全て同じ構成となっており、ここでは、AD変換器23A-mを例に挙げて説明する。AD変換器23A-mは、比較器31Aと、計数手段である例えばアップ/ダウンカウンタ図中、U/DCNTと記している32と、転送スイッチ33と、メモリ34とを有する。比較器31Aは、画素アレイ12のm列目の各画素セル11から出力される画素信号に応じた垂直信号線22-mの信号電圧Vxと、参照信号生成部15から供給されるランプ波形の参照信号Vrefとを比較する。そして、比較器31Aは、例えば、参照信号Vrefが信号電圧Vxよりも大きい場合に出力信号VcoをHレベルにし、参照信号Vrefが信号電圧Vx以下の場合に出力信号VcoをLレベルにする。アップ/ダウンカウンタ32は、非同期カウンタであり、タイミング制御回路18から与えられる制御信号CS2による制御に従い動作する。また、アップ/ダウンカウンタ32には、タイミング制御回路18からクロックCKがDAC151と同時に与えられる。アップ/ダウンカウンタ32は、当該クロックCKに同期してダウンDOWNカウント又はアップUPカウントを行うことにより、比較器31Aでの比較動作の開始から比較動作の終了までの比較期間を計測する。転送スイッチ33は、タイミング制御回路18から与えられる制御信号CS3による制御に従い、ある行の画素セル11についてのアップ/ダウンカウンタ32のカウント動作が完了した時点でオン閉状態になる。これにより、当該アップ/ダウンカウンタ32のカウント結果がメモリ34に転送される。このようにして、画素アレイ12の各画素セル11から垂直信号線22-1~22-mを経由して列毎に供給されるアナログ信号が、AD変換器23A23A-1~23A-mに含まれる比較器31A及びアップ/ダウンカウンタ32の各動作により、Nビットのデジタル信号に変換される。そして、変換されたNビットのデジタル信号がメモリ34に格納される。列走査回路16は、シフトレジスタ及びアドレスデコーダなどによって構成され、カラム処理部14AにおけるAD変換器23A-1~23A-mの列アドレス及び列走査の制御を行う。この列走査回路16による制御に従い、AD変換器23A-1~23A-mの各々でAD変換されたNビットのデジタル信号は、順にNビット幅の水平出力線17に読み出される。そして、読み出されたデジタル信号は、当該水平出力線17を経由して撮像データとして外部に出力される。なお、本発明には直接関連しないため特に図示しないが、水平出力線17を経由して出力される撮像データに対して各種の信号処理を施す回路等を、上記構成要素以外に設けることも可能である。上記構成の本実施形態に係る固体撮像装置10Aにおいては、アップ/ダウンカウンタ32のカウント結果を、転送スイッチ33を介して選択的にメモリ34に転送することができる。これにより、アップ/ダウンカウンタ32のカウント動作と、当該アップ/ダウンカウンタ32のカウント結果の水平出力線17への読み出し動作とを独立して制御することが可能である。図2は、画素セル11及び定電流源35の回路構成を示す回路図である。図3は、本発明の第1の実施形態に係る比較器31Aの回路構成例を示す回路図である。図2及び図3には、x列及びx列の隣のi列の画素セル1111-x、11-iと、比較器31A31A-x、31A-iとの具体的な回路構成を示している。画素セル11は、光電変換素子101と、FDフローティングディフュージョン105と、転送トランジスタ102と、リセットトランジスタ103と、増幅トランジスタ104とを有する3トランジスタ構成である。光電変換素子101は、例えばフォトダイオードであり、受光量に応じて信号電荷を生成する。転送トランジスタ102は、光電変換素子101で光電変換して得られる信号電荷をFD105に転送する。リセットトランジスタ103は、FD105の電圧Vfdを制御リセットする。増幅トランジスタ104は、光電変換素子101で生成された信号電荷を増幅することで信号電圧Vxを生成する。具体的には、増幅トランジスタ104は、FD105の電圧Vfdに応じた信号電圧Vxを生成し、生成した信号電圧Vxを、対応する列の垂直信号線22に出力する。なお、画素セル11は、上記3トランジスタ構成のものに限られるものではない。例えば、画素セル11として、上記3つのトランジスタに加えて、画素選択を行うための選択トランジスタを別に有する4トランジスタ構成を用いることも可能である。垂直信号線22は、列毎に一つ設けられており、対応する列に配置された複数の画素セル11により生成された信号電圧Vxが出力される。この垂直信号線22の一端は、定電流源35に接続されている。定電流源35は、定電流源トランジスタ142を備える。また、固体撮像装置10Aは、ゲートとドレインとが共通接続されたダイオード接続構成のトランジスタ141を備える。定電流源トランジスタ142は、垂直信号線22の各一端とグランド接地電位との間に接続され、ゲートがトランジスタ141のゲートに接続されている。つまり、定電流源トランジスタ142はトランジスタ141と共にカレントミラー回路を形成する。また、トランジスタ141は、複数の定電流源トランジスタ142のゲートに共通に接続されている。比較器31Aは、信号電圧Vxと参照信号Vrefとを比較する。この比較器31Aは、アンプ40と、インバータ43とを有する。アンプ40には、信号電圧Vxに基づく入力信号が入力される。この、アンプ40は、差動アンプ41と、反転アンプ42とを有する。差動アンプ41は、差動対トランジスタ111及び112と、能動負荷トランジスタ113及び114と、定電流源トランジスタ115と、容量素子116及び117と、スイッチトランジスタ118及び119とを備える。差動対トランジスタ111及び112は、ソースが共通に接続されており、差動対を形成している。一方の差動対トランジスタ111のゲートには、容量素子116を介して参照信号Vrefが入力される。他方の差動対トランジスタ112のゲートには、容量素子117を介して信号電圧Vxが入力される。スイッチトランジスタ118は、差動対トランジスタ111のゲートとドレインとの間に接続され、ゲートにはセット信号PSETが選択的に与えられる。同様に、スイッチトランジスタ119は、差動対トランジスタ112のゲートとドレインとの間に接続され、ゲートにはセット信号PSETが選択的に与えられる。能動負荷トランジスタ113は、差動対トランジスタ111のドレインと、電源電圧線L11との間に接続されている。能動負荷トランジスタ114は、差動対トランジスタ112のドレインと、電源電圧線L11との間に接続されている。この能動負荷トランジスタ113及び114は、ゲートが互いに共通に接続されている。能動負荷トランジスタ113は、ゲートとドレインとが共通に接続されたダイオード接続構成となっており、能動負荷トランジスタ114と共にカレントミラー回路を形成している。また、電源電圧線L11には電源電圧Vddaが印加されており、電源電圧線L13には電源電圧Vddbが印加されており、グランド線L12には接地電位Vssグランド電位が印加されている。ここで、電源電圧線L11は本発明の第1電源線に相当し、グランド線L12は本発明の第2電源線に相当し、電源電圧線L13は本発明の第3電源線に相当する。なお、本実施形態では、電源電圧が印加される配線を電源電圧線と呼び、接地電位が印加される配線をグランド線と呼ぶ。また、これらを特に区別せずに、電源電圧又は接地電位が印加される配線を電源線と呼ぶ。つまり、電源線は電源電圧線又はグランド線を意味する。定電流源トランジスタ115は、差動対トランジスタ111及び112のソース共通接続ノードと、グランド線L12との間に接続され、ゲートには一定の電圧VG1が与えられる。本実施形態に係る固体撮像装置10Aの特徴はカレントミラートランジスタ172と、基準電流源トランジスタ171とを有する点である。カレントミラートランジスタ172は、定電流源トランジスタ115及び122のゲートに接続されており、当該定電流源トランジスタ115及び122と共にカレントミラー回路を形成する。基準電流源トランジスタ171は、カレントミラートランジスタ172に電流を供給する。さらに、本実施形態に係る固体撮像装置10Aでは、基準電流源トランジスタ171のソースに接続されている電源電圧線L13と、アンプ40に接続されている電源電圧線L11とを少なくとも列回路20内で電気的に分離している。これらの基準電流源トランジスタ171とカレントミラートランジスタ172との作用の詳細については後述する。反転アンプ42は、反転トランジスタ121と、定電流源トランジスタ122とを備える。反転トランジスタ121は、ソースが電源電圧線L11に、ゲートが差動アンプ41の出力端子である差動対トランジスタ112のドレインにそれぞれ接続されている。この反転トランジスタ121は、差動アンプ41の出力信号の極性を反転する。定電流源トランジスタ122は、反転トランジスタ121のドレインとグランド線L12との間に接続され、ゲートに一定の電圧VG1が与えられている。インバータ43は、電源電圧線L11とグランド線L12との間に直列に接続されている。このインバータ43は、CMOSインバータであり、各ゲートが反転アンプ42の出力端子である反転トランジスタ121のドレインに共通に接続された逆導電型のトランジスタ131及び132を含む。次に、上記構成の比較器31Aを用いた固体撮像装置10Aの動作について、図4のタイミングチャートを用いて説明する。ここでは、画素セル11の具体的な動作については説明を省略するが、周知のように、画素セル11では、リセットトランジスタ103によるリセット動作と、転送トランジスタ102による転送動作とが行われる。そして、リセット動作では、所定の電圧にリセットされたときのFD105の電圧がリセット成分として画素セル11から垂直信号線22-1~22-mに出力される。また、転送動作では、光電変換素子101から光電変換による信号電荷が転送されたときのFD105の電圧が信号成分として画素セル11から垂直信号線22-1~22-mに出力される。行走査回路13による行走査によってある行kが選択される。その選択行kの画素セル11から垂直信号線22-1~22-mへの1回目の読み出し動作が安定した後、セット信号PSETがアクティブ状態Lローレベルになる。これにより、差動対トランジスタ111及び112の動作点が決定される。その後、セット信号PSETが非アクティブ状態Hハイレベルになり、DAC151から階段波の参照信号VrefがAD変換器23A-1~23A-mの各比較器31Aに与えられる。これにより、差動アンプ41は、画素セル11の増幅トランジスタ104のゲート電圧で決定される差動対トランジスタ112の入力電圧と、階段波である参照信号Vrefで決定される差動対トランジスタ111の入力電圧との比較動作を行う。動作シーケンスとしては、階段波である参照信号Vrefが比較器31Aに入力されると同時に、タイミング制御回路18からアップ/ダウンカウンタ32に対してクロックCKが与えられる。これにより、当該アップ/ダウンカウンタ32は、1回目の読み出し動作時の比較器31Aでの比較時間をダウンカウント動作によって計測する。そして、参照信号Vrefと垂直信号線22-1~22-mの信号電圧Vxとが等しくなったときに比較器31Aの出力信号VcoはHレベルからLレベルへ反転する。この比較器31Aの出力信号Vcoの極性反転を受けて、アップ/ダウンカウンタ32は、ダウンカウント動作を停止して比較器31Aでの1回目の比較期間に応じたカウント値を保持する。この1回目の読み出し動作では、先述したように、画素セル11のリセット成分ΔVが読み出される。このリセット成分ΔV内には、画素セル11毎にばらつく固定パターンノイズがオフセットとして含まれている。しかし、このリセット成分ΔVのばらつきは一般に小さく、またリセットレベルは全画素共通であるため、垂直信号線22-1~22-mの信号電圧Vxはおおよそ既知である。したがって、1回目のリセット成分ΔVの読み出し時には、参照信号Vrefを調整することにより比較期間を短くすることが可能である。本実施形態では、7ビット分のカウント期間128クロックでリセット成分ΔVの比較を行っている。2回目の読み出し動作では、リセット成分ΔVに加えて、画素セル11毎の入射光量に応じた信号成分Vsigが、1回目のリセット成分ΔVの読み出し動作と同様の動作によって読み出される。すなわち、選択行kの画素セル11から垂直信号線22-1~22-mへの2回目の読み出しが安定した後、DAC151から参照信号VrefがAD変換器23A-1~23A-mの各比較器31Aに与えられる。これにより、比較器31Aは、垂直信号線22-1~22-mの各信号電圧Vxと参照信号Vrefとの比較動作を行う。これと同時に、アップ/ダウンカウンタ32は、この比較器31Aでの2回目の比較時間を、1回目とは逆にアップカウント動作によって計測する。このように、アップ/ダウンカウンタ32は、1回目にダウンカウント動作し、2回目にアップカウント動作することにより、当該アップ/ダウンカウンタ32内で自動的に2回目の比較期間-1回目の比較期間の減算処理が行われる。そして、参照信号Vrefと垂直信号線22-1~22-mの信号電圧Vxとが等しくなったときに比較器31Aの出力信号Vcoが極性反転する。この極性反転を受けてアップ/ダウンカウンタ32のカウント動作が停止する。その結果、アップ/ダウンカウンタ32には、2回目の比較期間-1回目の比較期間の減算処理の結果に応じたカウント値が保持される。つまり、2回目の比較期間-1回目の比較期間=信号成分Vsigリセット成分ΔVAD変換器23Aのオフセット成分-リセット成分ΔVAD変換器23Aのオフセット成分=信号成分Vsigである。よって、以上の2回の読み出し動作とアップ/ダウンカウンタ32での減算処理とにより、画素セル11毎のばらつきを含んだリセット成分ΔVに加えて、AD変換器23A23A-1~23A-m毎のオフセット成分も除去される。このように、固体撮像装置10Aは、画素セル11毎の入射光量に応じた信号成分Vsigのみを取り出すことができる。ここで、画素セル11毎のばらつきを含んだリセット成分ΔVを除去する処理は、いわゆるCDSCorrelatedDoubleSampling:相関二重サンプリング処理である。また、2回目の読み出し時には、入射光量に応じた信号成分Vsigが読み出されるので、光量の大小を広い範囲で判定するために参照信号Vrefを大きく変化させる必要がある。そこで、本実施形態に係る固体撮像装置10Aでは、信号成分Vsigの読み出しを10ビット分のカウント期間1024クロックで行うようにしている。この場合、1回目と2回目との比較ビット数が異なるが、参照信号Vrefのランプ波形の傾きを1回目と2回目とで同じにすることにより、AD変換の精度を等しくできる。これにより、アップ/ダウンカウンタ32による2回目の比較期間-1回目の比較期間の減算処理の結果として正しい減算結果が得られる。上述した一連のAD変換動作の終了後、アップ/ダウンカウンタ32にはNビットのデジタル値が保持される。そして、カラム処理部14Aの各AD変換器23A-1~23A-mでAD変換されたNビットのデジタル値デジタル信号は、列走査回路16による列走査により、Nビット幅の水平出力線17を経て順次外部へ出力される。その後、同様の動作が順次行毎に繰り返されることによって2次元画像が生成される。また、本実施形態に係る固体撮像装置10Aでは、AD変換器23A-1~23A-mの各々がメモリ34を有している。これにより、i行目の画素セル11についてのAD変換後のデジタル値をメモリ34に転送するとともに、転送したデジタル値を水平出力線17から外部へ出力する動作と、i1行目の画素セル11についての読み出し動作及びアップ/ダウンカウント動作とを並行して実行することができる。次に、電源電圧線及びグランド線の電圧変動による回路ノイズについて考える。まず、本発明の理解を容易とするため、図5に示すような、列毎に配されるAD変換器23Aを構成する比較器として、差動アンプ41、反転アンプ42及びインバータ43を有する差動アンプ型の比較器31Bの構成について考察する。図5に示す比較器31Bは、図2に示す比較器31Aに対して、本実施形態の特徴である基準電流源トランジスタ171及びカレントミラートランジスタ172を備えない点が異なる。つまり、定電流源トランジスタ115及び122のゲートには、全列に対して共通のバイアス線から電圧VGが印加されている。ここで、差動アンプ41において信号電圧Vxと参照信号Vrefとの大小関係が反転するときに、反転アンプ42において電源電圧線L11からグランド線L12へ電流が流れる。これにより、対応する列において電源電圧線L11の電圧降下、又はグランド線L12の電圧上昇が発生する。ここで、ある列の比較器31Bの出力信号がまだ反転していない状況において、その隣の列の比較器31Bの出力信号が反転した場合を想定する。この未反転の比較器31Bにおいては、グランド線L12の電圧上昇に対応して、当該未反転の比較器31Bの電流が変動する。電流変動の一例として、差動アンプ41の例に示す。グランド線L12の電圧上昇をΔV、差動アンプ41の変動前の電流をI、電流変動をΔI、定電流源トランジスタ115のgmをgm1とすると、下記式1の関係が成り立つ。ΔI=gm1×ΔV、gm1=√2βI、β=W/L×μCox式1ここで、Wは定電流源トランジスタ115のゲート幅、Lはゲート長、Coxはゲート酸化膜容量、μは移動度である。また、反転アンプ42についても同様に式1に示す電流が変動する。差動アンプ41及び反転アンプ42に流れる電流が変動するとその変動量に応じて差動アンプ41の出力信号Vy及び反転アンプ42の出力信号Vzが変動する。これにより、当該未反転の比較器31Bの反転時間がその変動量に応じて変化する。また、差動アンプ41及び反転アンプ42に流れる電流が変動することで、差動アンプ41及び反転アンプ42のゲイン及び帯域が変動する。これにより、当該未反転の比較器31Bの反転時間がその変動量に応じて変化する。AD変換器23Aは比較器31Bの出力信号Vcoを基準にアナログ信号を時間方向に変換し、その時間を計測することによってデジタル信号を得るAD変換手段である。よって、当該未反転の比較器31Bの反転時間が変動すると、その影響が回路ノイズとして画像上に現れる。特に、列並列型AD変換装置を備えるMOS型固体撮像装置においては、1列につき例えば比較器が1つずつ存在する。これにより、比較器の出力信号が一斉に反転したときのグランド線L12の電圧変動が大きくなり、このノイズが問題となる。このノイズの一例として、図6に示すような横方向に長く、周囲より暗い被写体200が存在する画像を例に説明する。周囲より暗い被写体200に対応する光が撮像面に照射された場合、図7Aに示すように第i列から第j列に対して配される複数列の比較器31Bの電流が変動する。これにより、第i列から第j列を含む第1列から第m列に対して共通に接続される電源電圧線及びグランド線の電圧が変動する。その結果、暗い被写体200の左右に位置する第1列から第i-1列、及び第j1列から第m列に対して配置される未反転の複数の比較器31B内のアンプ40の接地電位が変動する。当該接地電位が変動すると、上記のとおり、当該未反転のアンプ40の出力信号が変動することで、当該未反転の比較器31Bの反転時間が変動する。当該未反転の比較器31Bの反転時間が長い方向に変動すると、図7Aに示すように、暗い被写体200の左右に位置する第1列から第i-1列の領域201と、第j1列から第m列の領域202とに白い帯状のノイズが発生する。一方、当該未反転の比較器31Bの反転時間が短い方向に変動すると、図7Bに示すように、上記領域201及び202に黒い帯状のノイズが発生する。なお、帯状のノイズの白黒は、上記領域201及び202に対して配置される第1列から第i-1列、及び第j1列から第m列の複数の比較器31Bの電流変動と、共通に接続される電源電圧線又はグランド線の電圧変動と、差動アンプ41に入力される信号の極性とに依存する。次に、これまで図1から図4までを用いて説明した固体撮像装置10Aにおける、電源電圧線及びグランド線の電圧変動による回路ノイズについて考える。本実施形態に係る比較器31Aにおいては、参照信号Vrefと信号電圧Vxとの比較動作時に、反転アンプ42に含まれる反転トランジスタ121には電源電圧線L11から電流が流れる。反転トランジスタ121に電流が流れると、定電流源トランジスタ122のドレイン電圧が高くなる。これにより、定電流源トランジスタ122のドレインからグランド線L12に流れる電流が増加する。そのため、対応する列の電源電圧線L11又はグランド線L12の電圧が変動する。また、信号電圧Vxと参照信号Vrefとの大小関係が反転したときに、反転アンプ42の定電流源トランジスタ122のドレイン電圧が大きく変動する場合、グランド線L12の電圧は大きく変動する。具体的には信号電圧Vxと参照信号Vrefとの大小関係が反転したときに、定電流源トランジスタ122の動作領域が非飽和領域から飽和領域に変化する場合、定電流源トランジスタ122に流れる電流が大きく変動する。この電流変動により、グランド線L12の電圧は大きく変動する。例えば図4に示すように、ダウンカウント開始前に誤反転が発生しないように、t=aのタイミングで参照信号Vrefにオフセットを設ける。このように信号電圧Vxに対して高い方向に、参照信号Vrefの電圧にオフセットを設けることで、ダウンカウント前に参照信号Vrefと信号電圧Vxとの大小関係が反転しないようにすることができる。すなわちダウンカウント開始前に誤反転が発生しないようにできる。また、参照信号Vrefのオフセット電圧を、ダウンカウント期間中に変動させるVrefの電圧幅よりも小さくすることで、ダウンカウント期間中に、参照信号Vrefと信号電圧Vxとの大小関係を確実に反転させることが可能になる。また、t=aのタイミングで参照信号Vrefにオフセット電圧を設けると、オフセット電圧は差動アンプ41及び反転アンプ42でそれぞれ増幅される。これにより、反転アンプ42の出力信号VzはVssの近くまで低下する。反転アンプ42の出力信号VzがVssの近くまで低下すると、定電流源トランジスタ122は非飽和領域で動作するので、定電流源トランジスタ122からグランド線L12に流れる電流が減少する。また、ダウンカウントが開始された後の参照信号Vrefと信号電圧Vxとの比較動作時には、差動アンプ41の出力信号Vyの電圧が下がることで、反転トランジスタ121には電源電圧線L11から電流が流れる。また、反転アンプ42の出力信号Vzの電圧が高くなることで、定電流源トランジスタ122は飽和領域で動作する。これにより、グランド線L12に流れる電流が増加する。先ほど定電流源トランジスタ122の電流が大きく変動する場合の例を説明したが、ダウンカウント開始前に参照信号Vrefにオフセットを設けない場合においても、信号電圧Vxと参照信号Vrefとの大小関係が反転するときに、定電流源トランジスタ122の電流は変動する。例えば、信号電圧Vxと参照信号Vrefとの大小関係が反転する前に、定電流源トランジスタ122のドレイン電圧がVss近くまで下がっていない場合においても、信号電圧Vxと参照信号Vrefとの大小関係が反転すると、反転トランジスタ121には電源電圧線L11から電流が流れる。これにより、反転アンプ42の出力信号Vzが高くなる。反転アンプ42の出力信号Vzが高くなると、定電流源トランジスタ122のドレイン-ソース間電圧Vdsが高くなる。これにより、式2に示すチャネル長変調効果1λVdsにより、定電流源トランジスタ122からグランド線L12に流れる電流が増加する。Id=β/2×Vgs-Vt2×1λVds式2上述したように、列並列型AD変換装置を備えるMOS型固体撮像装置においては、1列につき例えば比較器が1つずつ存在する。よって、比較器が一斉に反転したときの定電流源トランジスタ122の電流変動に伴うグランド線L12の電圧変動が大きくなる。そしてこの電圧変動に伴うノイズが問題となる。具体的には、ある列の比較器31Aの出力信号がまだ反転していない状況において、その隣の列の比較器31Aの出力信号が反転した場合を想定する。この場合、未反転の比較器31Aにおいて、グランド線L12の電圧変動の影響を受け、当該比較器の差動アンプ41及び反転アンプ42に流れる電流が変化すると、この影響が回路ノイズとして画像に現れる。例えば、図7A及び図7Bに示すような横帯状の回路ノイズが発生する。本実施形態に係る比較器31Aは、この電源電圧線及びグランド線の電圧変動による回路ノイズを、カレントミラートランジスタ172と基準電流源トランジスタ171とを有すること、さらに基準電流源トランジスタ171のソースに接続されている電源電圧線L13と、差動アンプ41及び反転アンプ42の電源電圧線L11と、を少なくとも列回路内で電気的に分離することによって低減する。この作用について具体的に説明する。基準電流源トランジスタ171は、トランジスタ161と共にカレントミラー回路を形成する。また、トランジスタ161は、複数列に対して共通に設けられ、ゲートとドレインとが共通接続されたダイオード接続構成をとる。参照電流源181は基準電流をトランジスタ161に供給する。この参照電流源181は、列回路20の外側に設けられており、接地電位Vssbが供給されている。このように、列毎にカレントミラー回路を設けることで、当該反転する比較器31Aの電流変動、及びそれに伴うグランド線L12の電圧変動の影響を受けず、未反転の差動アンプ41及び反転アンプ42に定電流を供給することができる。さらに、基準電流源トランジスタ171に接続されている電源電圧線L13は、差動アンプの電源電圧線L11と少なくとも列内で電気的に分離されている。これにより、トランジスタ161と基準電流源トランジスタ171とで形成されるカレントミラー回路は、差動アンプの電源電圧線L11の電圧変動の影響を受けずに差動アンプ41及び反転アンプ42に定電流を供給することができる。ノイズ低減の一例として、例えば、x列の比較器31A-xの出力信号がまだ反転していない状況において、その隣のi列の比較器31A-iの出力信号が反転した場合を想定する。i列の比較器31A-iの出力信号が反転した際の、グランド線L12の電圧の変動量をΔVとすると、x列の比較器31A-xのグランド線L12の電圧もΔV変動する。ここで、本発明の実施形態に係る比較器31Aでは、差動アンプ41に流れる電流は基準電流源トランジスタ171から供給される。基準電流源トランジスタ171から供給される電流は基準電流源トランジスタ171のゲートに印加される電圧Vbiasaとソースに印加される電源電圧Vddbの電圧差に依存する。よって、基準電流源トランジスタ171は、グランド線L12の電圧変動ΔVの影響を受けずに定電流を供給することができる。また、カレントミラートランジスタ172に対してこの定電流が供給される。よって、グランド線L12の電圧がΔV変動したとしても、カレントミラーの効果によりカレントミラートランジスタ172のゲート電圧及びドレイン電圧は自動的にΔV変動する。これにより、カレントミラートランジスタ172は、x列の差動アンプ41及び反転アンプ42に対して定電流を供給することができる。このように、比較器31A-iの出力信号が反転することで、グランド線L12の電圧が変動しても比較器31A-xの電流は変動しない。つまり、本実施形態に係る固体撮像装置10Aは、図7A及び図7Bに示すような横帯状のノイズを低減することができる。さらに、本実施形態に係る固体撮像装置10Aは、電源電圧線L11の電圧変動による回路ノイズ低減することができる。先ほどの例と同様に、x列の比較器31A-xの出力信号がまだ反転していない状況において、その隣のi列の比較器31A-iの出力信号が反転した場合を想定する。i列の比較器31A-iの出力信号が反転した際の、電源電圧線L11の電圧の変動量をΔVとすると、x列の比較器31A-xの電源電圧線L11の電圧もΔV変動する。本発明の実施形態に係る比較器31Aでは、電源電圧線L11と、基準電流源トランジスタ171に接続されている電源電圧線L13とは少なくとも列内で電気的に分離されている。よって、基準電流源トランジスタ171は電源電圧線L11の電圧変動の影響を受けない。つまり、基準電流源トランジスタ171はグランド線L12及び電源電圧線L11の影響を受けずにカレントミラートランジスタ172、差動アンプ41及び反転アンプ42に対して定電流を供給することができる。ここで、列内で電気的に分離されるとは、列毎に設けられた各回路単位この場合、各列回路20内において、2つの配線が独立している接続されていないことを意味する。なお、図3等に示すように、電源電圧線L11及び電源電圧線L13の各々は、複数の列回路20内において電気的に分離されていてもよい。つまり、電源電圧線L11と電源電圧線L13とは、複数の列回路20の外部例えば、カラム処理部14Aの外部において、接続されていてもよい。また、電源電圧線L11と電源電圧線L13とには同一の電圧レベルの電圧が供給されていてもよいし、異なる電圧レベルの電圧が供給されていてもよい。また、回路内において2つの配線が電気的に分離されているとは、当該回路のレイアウトブロック内において、2つの配線が接続されていないこと意味し、典型的には、当該回路のレイアウトブロックが配置される領域において、2つの配線が接続されていないこと意味する。以上のように、本実施形態に係る固体撮像装置10Aは、画素が行列状に2次元配置されてなる画素アレイの駆動回路及び信号処理回路を、当該画素アレイと同一チップ上に集積できるという利点を有する。さらに、固体撮像装置10Aは、画素アレイの各画素を行単位で選択し、その選択行の各画素の信号を同時に列方向画素列に沿った方向へと読み出すことができるので、信号出力読出しの高速化を実現できる。これにより、固体撮像装置10Aは、動画撮影機能の向上できるとともに、高速オートフォーカスに対応できる。さらに、固体撮像装置10Aは、比較器31A-iの出力信号が反転したことに起因してグランド線又は電源電圧線の電圧が変動した場合の、比較器31A-xに流れる電流の変動を抑制できる。これにより、固体撮像装置10Aは、図7A及び図7Bに示すような横帯状のノイズを低減できる。このように、固体撮像装置10Aは、装置の小型化、信号の高速読出し、及び高画質化を高い次元で両立させることができる。第2の実施形態本発明の第2の実施形態では、上述した第1の実施形態に係る固体撮像装置10Aの変形例について説明する。なお、以下では、第1の実施形態との違いを中心に説明し、重複する説明は省略する。図8は、本発明の第2の実施形態に係る比較器31C31C-x、31C-iの回路構成例を示す回路図である。図8に示すように第2の実施形態に係る比較器31Cは、第1の実施形態に係る比較器31Aの構成に加え、さらに、容量素子173と、容量素子174とを備える。容量素子173は、カレントミラートランジスタ172のゲートに電気的に接続されるバイアス線L14と、グランド線L12との間に接続されている。以下、容量素子173を設けたことによるノイズ低減効果について説明する。ノイズ低減の一例として、例えば、x列の比較器31C-xの出力信号がまだ反転していない状況において、i列の比較器31C-iの出力信号が反転した場合を想定する。比較器31C-iの出力信号が反転した際のグランド線L12の電圧の変動量をΔVとすると、x列の比較器31C-xのグランド線L12の電圧もΔV変動する。第1の実施形態で示したとおり、グランド線L12の電圧がΔV変動したとしても、カレントミラーの効果によりカレントミラートランジスタ172のゲート電圧及びドレイン電圧は自動的にΔV変動する。これにより、カレントミラートランジスタ172は、x列のアンプ40に対して定電流を供給することができる。但し、基準電流源トランジスタ171又はカレントミラートランジスタ172からΔVに相当する電流を充放電する時間が必要である。よって、グランド線L12の変動と同時に、カレントミラートランジスタ172のゲートに電気的に接続されるバイアス線L14の電圧VG1をΔV変動させることはできない。本発明の第2の実施形態に係る比較器31Cにおいては、この瞬時AC的な接地電位の変動による回路ノイズを、容量素子173の作用によって低減することができる。比較器31Cにおいて、容量素子173は、グランド線L12の電圧が変動したときに、当該電圧変動に追随させて、バイアス線L14の電圧を容量カップリングによって変動させる。このように、容量素子173の作用により、瞬時AC的なグランド線L12の変動に、バイアス線L14の電圧変動を連動させることができる。したがって、比較器31C-iの出力信号が反転したことにより、グランド線L12の電圧が変動した場合の比較器31C-xの電流変動を抑制できる。これにより、図7A及び図7Bに示すような横帯状のノイズを低減することができる。次に、容量素子174の付与によるノイズ低減効果について説明する。図8に示すように容量素子174は、基準電流源トランジスタ171のゲートと、基準電流源トランジスタ171のソースに接続されている電源電圧線L13との間に接続されている。バイアス線L14がグランド線L12の変動に追随する際に、カレントミラートランジスタ172のドレイン電圧も瞬時的にΔV変動する。そして、カレントミラートランジスタ172のドレインは、基準電流源トランジスタ171のドレインに接続されるため、基準電流源トランジスタ171のゲート-ドレイン間のカップリング容量を介して、基準電流源トランジスタ171のゲート電圧も変動する。基準電流源トランジスタ171のゲート電圧が変動した場合、複数の列で共通に接続されるバイアス線L15の電圧Vbiasaが変動する。その変動を抑制するためにトランジスタ161又は参照電流源181から充放電電流がバイアス線L14に供給されるが、充放電期間が必要である。そのため、グランド線L12の変動と同時にバイアス線L14の変動を抑制することはできない。カップリング容量による電圧変動ΔVgsは基準電流源トランジスタ171のゲート-ドレイン間容量をCgd、ゲート-ソース間容量をCgdとすると、下記式3で表される。ΔVgs=Cgd/CgdCgs式3ここで、容量素子174を設けることで、基準電流源トランジスタ171のゲート-ソース間容量Cgsの値を大きくすることができる。よって、上記式3から、瞬時AC的なカップリングによる基準電流源トランジスタ171のゲート-ソース間の電圧変動ΔVgsを抑制することができる。第3の実施形態上記第1及び第2の実施形態では、AD変換器に含まれる比較器に対して本発明を適用した例を述べたが、第3の実施形態では、列毎に設けられた信号増幅器に同様の技術を適用する例を説明する。なお、本発明は、ソースが共通に接続される定電流源トランジスタを備えるアンプ全般に適用可能である。図9は、本発明の第3の実施形態に係る固体撮像装置10Cの構成を示すブロック図である。図10は、本発明の第3の実施形態に係る信号増幅器24の回路構成例を示す回路図である。第3の実施形態に係る固体撮像装置10Cの特徴は、列回路20Cが、垂直信号線22と列並列型AD変換器23Aとの間に、画素セル11から出力されるアナログ信号信号電圧Vxを増幅する信号増幅器24を備える点と、図10に示すように信号増幅器24内にカレントミラー回路を設ける点とである。これにより、固体撮像装置10Cは、電源電圧線及びグランド線の電圧変動による信号増幅器24の電流変動を抑制できるので、回路ノイズを低減できる。信号増幅器2424-x、24-iは、アンプ45と、基準電流源トランジスタ271と、カレントミラートランジスタ272と、容量素子273及び274とを備える。アンプ45は、例えば、シングルエンドタイプの反転アンプである。このアンプ45は、信号電圧Vxが入力される入力容量216と、フィードバック容量217と、入力信号を増幅する増幅トランジスタ211と、増幅トランジスタに電流を供給する定電流源トランジスタ215と、信号増幅器24の入出力をリセットするリセットトランジスタ218とを備える。この信号増幅器24は、基準電流源トランジスタ271と、カレントミラートランジスタ272とを備える点を特徴とする。カレントミラートランジスタ272は、定電流源トランジスタ215と共にカレントミラー回路を形成する。基準電流源トランジスタ271はカレントミラートランジスタ272に電流を供給する。基準電流源トランジスタ271は、トランジスタ261と共にカレントミラー回路を形成する。また、トランジスタ261は、複数列に対して共通に設けられ、ゲートとドレインとが共通接続されたダイオード接続構成をとる。参照電流源281は基準電流をトランジスタ261に供給する。この参照電流源281は、列回路20Cの外側に設けられており、電源電圧Vdddが供給されている。さらに、信号増幅器24は、基準電流源トランジスタ271のソースに接続されているグランド線L23と、定電流源トランジスタ215に接続されているグランド線L22とを少なくとも列回路20内で電気的に分離する点を特徴とする。なお、グランド線L22及びグランド線L23の各々は、複数の列回路20内において電気的に分離されていてもよい。また、電源電圧線L21には電源電圧Vddcが印加されており、グランド線L22には接地電位Vsscが印加されており、グランド線L23には接地電位Vssdが印加されている。ここで、電源電圧線L21は本発明の第2電源線に相当し、グランド線L22は本発明の第1電源線に相当し、グランド線L23は本発明の第3電源線に相当する。容量素子273は、カレントミラートランジスタ272のゲートに電気的に接続されるバイアス線L24と、電源電圧線L21との間に接続されている。容量素子274は、基準電流源トランジスタ271のゲートに電気的に接続されるバイアス線L25と、グランド線L22との間に接続されている。はじめに、カレントミラートランジスタ272及び基準電流源トランジスタ271を有する点、及びグランド線L23とグランド線L22と、を少なくとも列回路20内で電気的に分離する点の作用について説明する。ノイズ低減の一例として、例えば、i列の信号増幅器24-iの入力信号が変動し、x列の入力信号が変動しない状況を想定する。信号増幅器24-iに入力される信号の電圧レベルが変動すると、電圧レベルに応じて、信号増幅器24-iに含まれる定電流源トランジスタ215、又は増幅トランジスタ211に充放電電流が発生する。ここで、図11A及び図11Bに示すように、第iから第j列に周囲よりも明るい被写体203が存在する画像の例を説明する。この場合、第iから第j列の信号増幅器24の出力信号は大きく変動する。これにより、第iから第j列の定電流源トランジスタ215、又は増幅トランジスタ211が飽和領域で動作することができなくなるので、これらのトランジスタに流れる電流が大きく変動する。これにより、グランド線L22又は電源電圧線L21の電圧が変動する。その結果、図11A及び図11Bに示すように、明るい被写体203の左右に位置する第1列から第i-1列の領域204と、第j1列から第m列の領域205とに白い帯状のノイズ、又は黒い帯状のノイズが発生する。これに対して、本実施形態に係る信号増幅器24では、アンプ45に流れる電流は基準電流源トランジスタ271から供給される。基準電流源トランジスタ271から供給される電流は基準電流源トランジスタ271のゲートに接続されるバイアス線L25の電圧Vbiasdと、ソースに接続されるグランド線L23の接地電位Vssdとの電圧差に依存する。よって、基準電流源トランジスタ271は、電源電圧線L21及びグランド線L22の電圧変動の影響を受けずに定電流を供給することができる。これにより、カレントミラートランジスタ272に対して定電流が供給される。よって、電源電圧線L21及びグランド線L22の電圧が変動したとしても、カレントミラーの効果によりカレントミラートランジスタ272のゲート電圧及びドレイン電圧は自動的にΔV変動する。これにより、カレントミラートランジスタ272は、アンプ45に対して定電流を供給することができる。したがって、信号増幅器24-iの入出力信号が変動することにより、グランド線L22、及び電源電圧線L21の電圧が変動しても信号増幅器24-xの電流は変動しない。よって、図11A及び図11Bに示すような横帯状のノイズを低減することができる。次に、容量素子273の付与によるノイズ低減効果について説明する。電源電圧線L21の電圧変動ΔVに対して、基準電流源トランジスタ271又はカレントミラートランジスタ272からΔVに相当する電流を充放電する時間が必要である。よって、カレントミラートランジスタ272のゲートに電気的に接続されるバイアス線L24の電圧VG2を、電源電圧線L21の電圧変動と同時にΔV変動させることはできない。本実施形態に係る信号増幅器24においては、この瞬時AC的な電源電圧の変動による回路ノイズを、容量素子273の作用によって低減する。信号増幅器24において、容量素子273は、電源電圧線L21の電圧が変動したときに、当該電圧変動に追随させてバイアス線L24の電圧VG2を容量カップリングによって変動させる。このように、容量素子273の作用により、瞬時AC的な電源電圧線L21の変動に、バイアス線L24の電圧変動を追随させることができる。したがって、信号増幅器24-iの入出力信号が変動することにより、電源電圧線L21の電圧が変動した場合の信号増幅器24-xの電流変動を抑制できる。これにより、図11A及び図11Bに示すような横帯状のノイズを低減することができる。なお、図10に示すように、基準電流源トランジスタ271のゲートと、基準電流源トランジスタ271のソースに接続されているグランド線L23との間に容量素子274を設けてもよい。ここで、電圧VG2の電圧変動ΔVと同時に、カレントミラートランジスタ272のドレイン電圧もΔV変動する。また、カレントミラートランジスタ272のドレインは基準電流源トランジスタ271のドレインに接続されている。よって、基準電流源トランジスタ271のゲート-ドレイン間のカップリング容量を介して、基準電流源トランジスタ271のゲート電圧が変動する。カップリングによる電圧変動ΔVgsは基準電流源トランジスタ271のゲートドレイン間容量をCgd、ゲートソース間容量をCgdとすると、上記式3で表される。よって、容量素子274を設けることで、Cgsの値を大きくできるので、カップリングによるΔVgsの変動を抑制することができる。これにより、瞬時AC的なカップリングによる基準電流源トランジスタ271のゲート-ソース間電圧の電圧変動を抑制することができる。第4の実施形態本発明の第4の実施形態では、列毎に設けられた定電流源に上記実施形態と同様の技術を適用する例を説明する。図12は、本発明の第4の実施形態に係る画素セル11及び定電流源35Dの回路構成を示す回路図である。第4の実施形態の特徴は、図12に示すように定電流源35D内にカレントミラー回路を設ける点である。これにより、電源電圧線、及びグランド線の電圧変動に起因する、増幅トランジスタ104及び定電流源トランジスタ142で構成される画素信号増幅器アンプの電流変動を抑制できるので、回路ノイズを低減できる。定電流源35D35D-x、35D-iは、定電流源トランジスタ142と、基準電流源トランジスタ371と、カレントミラートランジスタ372と、容量素子373及び374とを備える。カレントミラートランジスタ372は、定電流源トランジスタ142のゲートに接続されており、当該定電流源トランジスタ142と共にカレントミラー回路を形成する。基準電流源トランジスタ371は、カレントミラートランジスタ372に電流を供給する。また、基準電流源トランジスタ371は、トランジスタ361と共にカレントミラー回路を形成する。トランジスタ361は、複数列に対して共通に設けられ、ゲートとドレインとが共通接続されたダイオード接続構成をとる。参照電流源381は基準電流をトランジスタ361に供給する。定電流源トランジスタ142は、増幅トランジスタ104と共に画素信号増幅器を構成する。この画素信号増幅器は、FD105の電圧Vfdを増幅することで信号電圧を生成し、当該信号電圧を垂直信号線22へ出力する。また、増幅トランジスタ104には電源電圧線L33が接続されている。また、当該固体撮像装置は、基準電流源トランジスタ371のソースに接続されている電源電圧線L31と、増幅トランジスタ104に接続されている電源電圧線L33とを、を少なくとも列内で電気的に分離する点を特徴とする。ここで、列内で電気的に分離されるとは、列毎に設けられた各回路単位この場合、各列に配置された複数の画素セル11とて定電流源35Dとを含む回路単位内において、2つの配線が独立している接続されていないことを意味する。なお、電源電圧線L31及び電源電圧線L33の各々は、複数の上記回路単位この場合、画素アレイ12と複数の定電流源35Dとを含む回路内において電気的に分離されていてもよい。つまり、電源電圧線L31と電源電圧線L33とは、複数の上記回路単位の外部において、接続されていてもよい。また、電源電圧線L31には電源電圧Vddfが印加されており、電源電圧線L33には電源電圧Vddeが印加されており、グランド線L32には接地電位Vsseが印加されている。ここで、電源電圧線L31は本発明の第1電源線に相当し、グランド線L32は本発明の第2電源線に相当し、電源電圧線L33は本発明の第3電源線に相当する。容量素子373は、カレントミラートランジスタ372のゲートに電気的に接続されるバイアス線L35と、グランド線L32との間に接続されている。容量素子374は、基準電流源トランジスタ371のゲートに電気的に接続されるバイアス線L34と、電源電圧線L31との間に接続されている。はじめに、カレントミラートランジスタ372及び基準電流源トランジスタ371を有する点、及び電源電圧線L31と、電源電圧線L33とを少なくとも列内で電気的に分離する点の作用について説明する。ノイズ低減の一例として、例えば、i列の増幅トランジスタ104の入力信号が変動し、x列の増幅トランジスタ104の入力信号が変動しない状況を想定する。i列の増幅トランジスタ104に入力される信号の電圧レベルが変動すると、電圧レベルに応じて、i列の定電流源トランジスタ142、又は増幅トランジスタ104に充放電電流が発生する。また、図11A及び図11Bに示すように第iから第j列に対して周囲よりも明るい被写体203が存在する場合、第iから第j列の画素信号増幅器の出力信号は大きく変動する。これにより、i列の定電流源トランジスタ142が飽和領域で動作することができなくなるので、当該定電流源トランジスタ142に流れる電流が大きく変動する。これにより、グランド線L32又は電源電圧線L33の電圧が変動する。これに対して、本実施形態に係る固体撮像装置では、画素信号増幅器に流れる電流は基準電流源トランジスタ371から供給される。基準電流源トランジスタ371から供給される電流は基準電流源トランジスタ371のゲートに接続されるバイアス線L34の電圧Vbiasfと、ソースに接続される電源電圧線L31の電源電圧Vddfとの電圧差に依存する。よって、基準電流源トランジスタ371は、電源電圧線L33及びグランド線L32の電圧変動の影響を受けずに定電流を供給することができる。これにより、カレントミラートランジスタ372に対して定電流が供給される。よって、電源電圧線L33及びグランド線L32の電圧が変動したとしても、カレントミラーの効果によりカレントミラートランジスタ372のゲート及びドレイン電圧は自動的にΔV変動する。これにより、カレントミラートランジスタ372は、画素信号増幅器に対して定電流を供給することができる。したがって、i列の増幅トランジスタ104及び定電流源トランジスタ142で構成される画素信号増幅器の入出力信号が変動することにより、グランド線L32、及び電源電圧線L33の電圧が変動しても画素信号増幅器の電流は変動しない。よって、図11A及び図11Bに示すような横帯状のノイズを低減することができる。次に、容量素子373の付与によるノイズ低減効果について説明する。グランド線L32の電圧変動ΔVに対して、基準電流源トランジスタ371又はカレントミラートランジスタ372からΔVに相当する電流を充放電する時間が必要である。よって、カレントミラートランジスタ372のゲートに電気的に接続されるバイアス線L35の電圧VG3を、グランド線L32の電圧変動と同時にΔV変動させることはできない。本実施形態に係る画素信号増幅器においては、この瞬時AC的な接地電位の変動による回路ノイズを、容量素子373の作用によって低減する。容量素子373は、グランド線L32の電圧が変動したときに、当該電圧変動に追随させてバイアス線L35の電圧VG3を容量カップリングによって変動させる。このように、容量素子373の作用により、瞬時AC的なグランド線L32の変動に、バイアス線L35の電圧変動を追随させることができる。したがって、i列の画素信号増幅器の入出力信号が変動することにより、グランド線L32の電圧が変動した場合のx列の画素信号増幅器の電流変動を抑制できる。これにより、図11A及び図11Bに示すような横帯状のノイズを低減することができる。なお、図12に示すように、基準電流源トランジスタ371のゲートと、基準電流源トランジスタ371のソースである電源電圧線L31との間に容量素子374を設けてもよい。ここで、電圧VG3がΔV変動すると同時に、カレントミラートランジスタ372のドレイン電圧もΔV変動する。また、カレントミラートランジスタ372のドレインは基準電流源トランジスタ371のドレインに接続される。よって、基準電流源トランジスタ371のゲート-ドレイン間のカップリング容量を介して、基準電流源トランジスタ371のゲート電圧が変動する。カップリングによる電圧変動ΔVgsは、基準電流源トランジスタ371のゲートドレイン間容量をCgd、ゲートソース間容量をCgdとすると、上記式3で表される。よって、容量素子374を設けることで、Cgsの値を大きくできるので、カップリングによるΔVgsの変動を抑制することができる。これにより、瞬時AC的なカップリングによる基準電流源トランジスタ371のゲート-ソース間の電圧変動を抑制することができる。第5の実施形態本発明の第5の実施形態に係る固体撮像装置は、上述した第2の実施形態に係る固体撮像装置の特徴に加え、比較動作が終わった比較器をパワーダウン状態にする。これにより、比較器で消費される電力を低減できる。図13は、本発明の第5の実施形態に係る固体撮像装置10Eの構成を示すブロック図である。本発明の第5の実施形態に係る固体撮像装置10Eは、上述した第2の実施形態に係る固体撮像装置の構成に加え、さらに、カラム処理部14Eに含まれるAD変換器23E列回路20Eがパワーダウン制御部51を備える点を特徴とする。このパワーダウン制御部51は、比較器31Eとアップ/ダウンカウンタ32との間に配置されており、比較器31Eを流れる電流を制御する。具体的には、パワーダウン制御部51は、比較器31Eに含まれるカレントミラー回路を停止させる。図14は、比較器31E及びパワーダウン制御部51の回路図である。図14に示す比較器31Eは、第2の実施形態に係る比較器31Cの構成に加え、さらに、比較器31Eの電流を制御するためのトランジスタ175及び176を備える。トランジスタ175は、定電流源トランジスタ115のゲート及び122のゲートと、グランド線L12との間に接続されている。トランジスタ176は、カレントミラートランジスタ172のゲート及びドレインと、定電流源トランジスタ115のゲート及び122のゲートとの間に接続されている。パワーダウン制御部51は、フリップフロップ511を含み、比較器31Eからの出力信号VcoがLレベルからHレベルに反転したタイミングで、パワーダウン信号VpdをHレベルにする。パワーダウン信号Vpdは、比較器31Eに入力される。パワーダウン信号VpdがLレベルの場合、比較器31Eは動作状態であり、パワーダウン信号VpdがHレベルの場合、比較器31Eは停止パワーダウン状態である。つまり、パワーダウン制御部51は、出力信号VcoがHレベルからLレベルに反転したタイミングで、比較器31Eへの電力の供給を停止する。具体的には、パワーダウン制御部51は比較器31Eへの駆動電流の供給を停止する。より具体的には、パワーダウン信号VpdがHレベルになると、トランジスタ175がオンし、トランジスタ176がオフする。これにより、定電流源トランジスタ115及び定電流源トランジスタ122がオフするので、カレントミラー回路が停止する。よって、比較器31Eを構成するアンプ40に駆動電流が供給されないので、比較器31Eは停止状態となる。ノイズ低減の一例として、x列の比較器31E-xの出力信号がまだ反転しない状況において、i列の比較器31E-iの出力信号が反転した場合を想定する。比較器31E-iの出力信号が反転することにより、i列のアンプ40の電流が停止する。これにより、グランド線L12の電圧が変動する。この変動量をΔVとすると、隣のx列の比較器31E-xのグランド線L12の電圧もΔV変動する。このような場合でも、上述した第2の実施形態と同様に、電源電圧線L11と電源電圧線L13とが少なくとも列回路20E内で電気的に分離されているので、カレントミラートランジスタ172は、x列のアンプ40に定電流を供給することができる。これにより、図7A及び図7Bに示すようなノイズを低減することができる。なお、比較器31Eの構成は、図14に示す構成に限定されるものではなく、同様の機能を有する構成であればよい。例えば、図15に示す比較器31Fように、トランジスタ176の代わりにトランジスタ177を設けてもよい。トランジスタ177は、基準電流源トランジスタ171のドレインと、カレントミラートランジスタ172のゲート及びドレインとの間に接続されている。この場合、パワーダウン信号VpdがHレベルになると、トランジスタ175がオンし、トランジスタ177がオフする。これにより、カレントミラートランジスタ172、定電流源トランジスタ115及び定電流源トランジスタ122がオフする。よって、比較器31Fに含まれるアンプ40に駆動電流が供給されないので、比較器31Fは停止状態となる。ここで、列の比較器31E-xの出力信号がまだ反転しない状況において、i列の比較器31E-iの出力信号が反転した場合を想定する。i列のアンプ40の電流停止により、電源電圧線L11の電圧が変動する。これに対して、本実施形態では、アンプ40に接続されている電源電圧線L11と、基準電流源トランジスタ171に接続されている電源電圧線L13が少なくとも列内で電気的に分離される。これにより、x列の基準電流源トランジスタ171とカレントミラートランジスタ172とで形成されるカレントミラー回路は、少なくとも、電源電圧線L11の電圧変動を受けない。よって、当該カレントミラー回路は、x列のアンプ40に定電流を供給することができる。これにより、図7A及び図7Bに示すようなノイズを低減することができる。なお、上記第1~第5の実施形態では、比較器を含むAD変換器が画素ピッチに合わせて画素列の数だけ、即ち画素列に対して1対1の対応関係で配置されている場合を例に説明したが、本発明はこの適用例に限られるものではない。つまり、複数本の垂直信号線22に対して1つのAD変換器を配置してもよい。この場合、このAD変換器は、時分割で対応する複数本の垂直信号線22に出力された信号電圧をAD変換する。また、上記各実施形態では、画素セル11から垂直信号線22-1、22-2、...、22-mを通して出力される画素信号アナログ信号を、列回路において、AD変換、又は信号増幅する例を説明したが、これは一例に過ぎない。例えば、複数の画素セル11の各々に、信号増幅器及びAD変換器の少なくとも一方が内蔵される場合にも本発明を適用できる。この場合、当該画素セル11に内蔵される信号増幅器及びAD変換器の少なくとも一方に、上述したAD変換器及び信号増幅器と同様の技術を適用すればよい。また、上記実施形態では、AD変換器が、時間を計測することによってデジタル信号を得る例に説明したが、これは一例にすぎず、本発明は、他の構成のAD変換器にも適用できる。さらに、本発明は、列毎に1又は複数配置されるアンプを含み、当該アンプ内の定電流源トランジスタのソースが複数列間で共通に接続される信号増幅器及びAD変換器全般に対して適用可能である。さらに、上記各実施形態では、被写体からの像光の光量分布を画素単位で物理量分布として検知する固体撮像装置、例えばMOSイメージセンサを例に挙げて説明したが、本発明はこの適用例に限られるものではない。例えば、本発明は、MOSイメージセンサ以外の、X-Yアドレス方式を用い、かつ、列並列アンプ、又は列並列型AD変換装置を搭載した固体撮像装置全般に対して同様に適用可能である。さらに、本発明は、X-Yアドレス方式を用い、かつ、列並列アンプ、又は列並列型AD変換装置を搭載した、物理量分布を検知する物理量分布検出装置全般に適用で可能である。第6の実施形態本発明の第6の実施形態では、上記した第1~第5まで実施形態に係る固体撮像装置を備える撮像装置について説明する。この撮像装置は、例えば、デジタルビデオカメラ、デジタルスチルカメラ、又は、携帯電話等のモバイル機器向けカメラモジュール等である。図16は、本発明に係る撮像装置の構成の一例を示すブロック図である。図16に示すように、本実施形態に係る撮像装置は、レンズ61を含む光学系と、撮像デバイス62と、カメラ信号処理回路63と、システムコントローラ64とを備える。レンズ61は、被写体からの像光を撮像デバイス62の撮像面に結像する。撮像デバイス62は、レンズ61によって撮像面に結像された像光を画素単位で電気信号に変換し、変換することで得られた画像信号を出力する。この撮像デバイス62として、上述した各実施形態に係る固体撮像装置が用いられる。カメラ信号処理回路63は、撮像デバイス62から出力される画像信号に対して種々の信号処理を行う。システムコントローラ64は、撮像デバイス62及びカメラ信号処理回路63を制御する。例えば、撮像デバイス62は、通常フレームレートモードと高速フレームレートモードとを有する。さらに、撮像デバイス62はこれらのモードに応じて、AD変換動作を制御する。ここで、通常フレームレートモードとは、全ての画素の情報を読み出すプログレッシブ走査方式における動作モードである。また、高速フレームレートモードとは、通常フレームレートモード時に比べて、画素の露光時間を1/Mに設定することでフレームレートをM倍に上げる動作モードである。このような場合には、システムコントローラ64は、外部からの指令に応じてこの動作モードの切り替え制御を行う。以上により、本発明の第6の実施形態に係る撮像装置は、撮像デバイス62として上述した各実施形態に係る固体撮像装置を用いることで、CDS処理では除去できないノイズをも比較器で低減できる。これにより、当該撮像装置は、イメージセンサとしてのS/Nを向上できるので、画質を大幅に向上できる利点がある。以上、本発明の実施形態に係る固体撮像装置及び撮像装置について説明したが、本発明は、この実施形態に限定されるものではない。また、上記実施形態に係る固体撮像装置に含まれる各処理部は典型的には集積回路であるLSIとして実現される。これらは個別に1チップ化されてもよいし、一部又は全てを含むように1チップ化されてもよい。また、集積回路化はLSIに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。LSI製造後にプログラムすることが可能なFPGAFieldProgrammableGateArray、又はLSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブルプロセッサを利用してもよい。また、本発明の実施形態に係る、固体撮像装置又は撮像装置の機能の一部を、CPU等のプロセッサがプログラムを実行することにより実現してもよい。さらに、本発明は上記プログラムであってもよいし、上記プログラムが記録された非一時的なコンピュータ読み取り可能な記録媒体であってもよい。また、上記プログラムは、インターネット等の伝送媒体を介して流通させることができるのは言うまでもない。また、上記実施の形態1~6に係る、固体撮像装置、撮像装置、及びそれらの変形例の機能のうち少なくとも一部を組み合わせてもよい。また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ/ローにより表される論理レベル又はオン/オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、トランジスタ等のn型及びp型等は、本発明を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。また、上記説明では、MOSトランジスタを用いた例を示したが、他のトランジスタを用いてもよい。また、上記回路図に示す回路構成は、一例であり、本発明は上記回路構成に限定されない。つまり、上記回路構成と同様に、本発明の特徴的な機能を実現できる回路も本発明に含まれる。例えば、上記回路構成と同様の機能を実現できる範囲で、ある素子に対して、直列又は並列に、スイッチング素子トランジスタ、抵抗素子、又は容量素子等の素子を接続したものも本発明に含まれる。言い換えると、上記実施の形態における接続されるとは、2つの端子ノードが直接接続される場合に限定されるものではなく、同様の機能が実現できる範囲において、当該2つの端子ノードが、素子を介して接続される場合も含む。更に、本発明の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。