以下の工程を含むことを特徴とする半導体装置の製造方法:a表面、前記表面に形成された複数のチップ領域、前記複数のチップ領域のうちの互いに隣り合うチップ領域間に形成されたダイシング領域、および前記表面とは反対側の裏面を有する半導体ウエハの前記表面を支持部材に固定する工程;b前記半導体ウエハが前記支持部材に固定された状態で、前記半導体ウエハの前記裏面を研削する工程;c前記半導体ウエハが前記支持部材に固定された状態で、前記半導体ウエハの前記ダイシング領域にブレードを走行させることで、前記半導体ウエハを前記チップ領域毎に分割する工程;d前記c工程の後、分割された前記複数のチップ領域のそれぞれの側面をエッチングし、前記c工程により前記複数のチップ領域のそれぞれの前記側面に形成された破砕層を除去する工程;e前記d工程の後、分割された前記複数のチップ領域を前記支持部材から剥離させて、複数の半導体チップを取得する工程。請求項1において、前記c工程は、前記b工程の後に行うことを特徴とする半導体装置の製造方法。請求項2において、前記支持部材の厚さは、前記b工程により研削された後の前記半導体ウエハの厚さよりも厚いことを特徴とする半導体装置の製造方法。請求項3において、前記支持部材は、前記b工程により研削された後の前記半導体ウエハよりも剛性が高いことを特徴とする半導体装置の製造方法。請求項4において、前記支持部材は、前記半導体ウエハの前記表面と対向させる接着面を有し、前記a工程は、前記半導体ウエハの前記表面または前記支持部材の前記接着面のうちいずれか一方または両方に、液状の接着材を塗布する工程、前記半導体ウエハと前記支持部材を、前記接着材を介して接着する工程、および、前記接着材を硬化させて前記半導体ウエハと前記支持部材を固定する工程を含んでいることを特徴とする半導体装置の製造方法。請求項5において、前記接着材は、紫外線硬化性樹脂を含み、かつ、前記支持部材はガラス板であることを特徴とする半導体装置の製造方法。請求項1において、前記c工程では、前記ダイシング領域に沿って前記ブレードを一回のみ走行させることで、前記半導体ウエハを前記チップ領域毎に分割することを特徴とする半導体装置の製造方法。請求項1において、前記c工程で、前記ブレードを走行させる前記半導体ウエハの前記ダイシング領域には、金属パターンが配置されていることを特徴とする半導体装置の製造方法。請求項1において、前記a工程で準備する前記半導体ウエハの前記複数のチップ領域のそれぞれには、前記表面から突出する複数の表面側突起電極が形成されていることを特徴とする半導体装置の製造方法。請求項9において、さらに以下の工程を含むことを特徴とする半導体装置の製造方法:f前記b工程の後、かつ、前記c工程の前に、前記複数のチップ領域の前記裏面側から前記表面側に向かって複数の貫通孔を形成する工程;g前記f工程の後、かつ、前記c工程の前に、前記複数の貫通孔のそれぞれに導電性部材を埋め込み、前記複数の表面側突起電極と前記導電性部材を電気的に接続する工程;h前記g工程の後、かつ、前記c工程の前に、前記複数のチップ領域の前記裏面のそれぞれに複数の裏面側突起電極を形成し、前記導電性部材と電気的に接続する工程。請求項1において、さらに以下の工程を含むことを特徴とする半導体装置の製造方法:f前記e工程の後、基板上に前記複数の半導体チップのうちの第1半導体チップを搭載する工程;g前記f工程の後、前記第1半導体チップ上に、第2半導体チップを搭載する工程。以下の工程を含むことを特徴とする半導体装置の製造方法:a表面、前記表面に形成された複数のチップ領域、前記複数のチップ領域のうちの互いに隣り合うチップ領域間に形成されたダイシング領域、および前記表面とは反対側の裏面を有する半導体ウエハの前記表面を支持部材に固定する工程;b前記半導体ウエハが前記支持部材に固定された状態で、前記半導体ウエハの前記裏面を研削する工程;c前記半導体ウエハが前記支持部材に固定された状態で、前記半導体ウエハの前記ダイシング領域にレーザを照射することで前記半導体ウエハを前記チップ領域毎に分割する工程;d前記c工程の後、分割された前記複数のチップ領域のそれぞれの側面をエッチングし、前記c工程により前記複数のチップ領域のそれぞれの前記側面に形成された破砕層を除去する工程;e前記d工程の後、分割された前記複数のチップ領域を前記支持部材から剥離させて、複数の半導体チップを取得する工程。請求項12において、前記c工程は、前記b工程の後に行うことを特徴とする半導体装置の製造方法。請求項13において、前記支持部材の厚さは、前記b工程により研削された後の前記半導体ウエハの厚さよりも厚いことを特徴とする半導体装置の製造方法。請求項14において、前記支持部材は、前記b工程により研削された後の前記半導体ウエハよりも剛性が高いことを特徴とする半導体装置の製造方法。請求項15において、前記支持部材は、前記半導体ウエハの前記表面と対向させる接着面を有し、前記a工程は、前記半導体ウエハの前記表面または前記支持部材の前記接着面のうちいずれか一方または両方に、液状の接着材を塗布する工程、前記半導体ウエハと前記支持部材を、前記接着材を介して接着する工程、および、前記接着材を硬化させて前記半導体ウエハと前記支持部材を固定する工程を含んでいることを特徴とする半導体装置の製造方法。請求項16において、前記接着材は、紫外線硬化性樹脂を含み、かつ、前記支持部材はガラス板であることを特徴とする半導体装置の製造方法。請求項12において、前記a工程で準備する前記半導体ウエハの前記複数のチップ領域のそれぞれには、前記表面から突出する複数の表面側突起電極が形成されていることを特徴とする半導体装置の製造方法。請求項18において、さらに以下の工程を含むことを特徴とする半導体装置の製造方法:f前記b工程の後、かつ、前記c工程の前に、前記複数のチップ領域の前記裏面側から前記表面側に向かって複数の貫通孔を形成する工程;g前記f工程の後、かつ、前記c工程の前に、前記複数の貫通孔のそれぞれに導電性部材を埋め込み、前記複数の表面側突起電極と前記導電性部材を電気的に接続する工程;h前記g工程の後、かつ、前記c工程の前に、前記複数のチップ領域の前記裏面に複数の裏面側突起電極を形成し、前記導電性部材と電気的に接続する工程。請求項12において、さらに以下の工程を含むことを特徴とする半導体装置の製造方法:f前記e工程の後、基板上に前記複数の半導体チップのうちの第1半導体チップを搭載する工程;g前記f工程の後、前記第1半導体チップ上に、前記第1半導体チップとは異なる第2半導体チップを搭載する工程。半導体装置の薄型化や高機能化のため、半導体装置に搭載される半導体チップに対する薄型化の要求がある。近年では、例えば、厚さが50μm以下の半導体チップを製造する技術が必要になっている。ところが、本願発明者の検討によれば、半導体チップを薄型化すると、半導体チップの強度抗折強度や耐衝撃強度が低下するという課題が生じることが判った。半導体装置の製造工程において、半導体ウエハを加工する際の外力に起因して半導体チップの裏面や側面に形成される破砕層μmオーダ以下の微細なクラック層は、この半導体チップの強度の低下を引き起こす主要因の一つとなっている。この破砕層は、例えば、半導体ウエハの裏面を研削する工程において、半導体ウエハの裏面研削面に形成される。また、半導体ウエハを分割する工程で、半導体チップの側面切断面に形成される。このように、半導体装置の製造工程で半導体チップの裏面または側面に形成された破砕層が残っていると、使用環境下において半導体チップが破損する原因となることが明らかとなった。特に、薄型の半導体チップにおいては、破砕層による強度低下の影響が大きいことが判った。本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の強度低下を防止ないしは抑制する技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。すなわち、本願発明の一態様である半導体装置の製造方法は、以下の工程を含んでいる。a表面、前記表面に形成された複数のチップ領域、前記複数のチップ領域のうちの互いに隣り合うチップ領域間に形成されたダイシング領域、および前記表面とは反対側の裏面を有する半導体ウエハの前記表面を支持部材に固定する工程を有する。また、b前記半導体ウエハが前記支持部材に固定された状態で、前記半導体ウエハの前記裏面を研削する工程を有する。またc前記半導体ウエハが前記支持部材に固定された状態で、前記半導体ウエハを前記チップ領域毎に分割する工程を有する。また、d前記チップ領域の側面をエッチングし、前記c工程により前記側面に形成された破砕層を除去し、複数の半導体チップをする工程を有する。また、e前記d工程の後、分割された前記複数のチップ領域を前記支持部材から剥離させて、複数の半導体チップを取得する工程を有するものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。すなわち、本願発明の一態様によれば、半導体チップの強度低下を防止ないしは抑制することができる。本願における記載形式基本的用語用法の説明本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。同様に実施の態様等の記載において、材料、組成等について、AからなるX等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、A以外の要素を含むものを排除するものではない。たとえば、成分についていえば、Aを主要な成分として含むX等の意味である。たとえば、シリコン部材等といっても、純粋なシリコンに限定されるものではなく、SiGeシリコンゲルマニウム合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Cu層、ニッケルめっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Cu、ニッケル等を主要な成分とする部材を含むものとする。さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。本実施の形態では、半導体装置の一例として、実装面となる下面にマトリクス状に外部端子が形成された配線基板上に半導体チップを搭載する、所謂エリアアレイ型の半導体装置に適用した実施態様について説明する。図1は本実施の形態の半導体装置の上面図、図2は、図1に示す半導体装置の下面図、図3は図1に示す半導体装置の内部構造を示す平面図、図4は、図3のA-A線に沿った断面図である。<半導体装置>まず、本実施の形態の半導体装置1の構成の概要について、図1~図4を用いて説明する。図4に示すように、本実施の形態の半導体装置1は、配線基板2と、配線基板2上に搭載される半導体チップ3と、半導体チップ3と配線基板2を電気的に接続する複数のワイヤ導電性部材4と、を備えている。また、半導体チップ3および複数のワイヤ4は、配線基板2の上面2a上に形成された封止体硬化した樹脂体5により封止されている。図1に示す封止体5および図2、図3に示す配線基板2は、平面視において、四辺形四角形を成す。図4に示すように、配線基板2は、上面チップ搭載面、表面2a、および上面2aの反対側に位置する下面実装面、裏面2bを有している。配線基板2の上面2aには、複数のボンディングリード半導体チップ3と電気的に接続するための端子2cが形成され、下面2bには複数のランド外部機器と電気的に接続するための端子2dが形成されている。この複数のボンディングリード2cと複数のランド2dは、配線基板2が備える複数の配線2eを介してそれぞれ電気的に接続されている。また、配線基板2は、例えば、ガラス繊維または炭素繊維に樹脂を含浸させた成型材料プリプレグからなる絶縁層であるコア層2f、およびコア層2fの上面および下面をそれぞれ覆う絶縁膜ソルダレジスト膜、保護膜2gを備えている。配線基板2の上面2aは、絶縁膜2gで覆われ、少なくともボンディングリード2cの一部分が絶縁膜2gに形成された開口部において絶縁膜2gから露出している。また、配線基板2の下面2bは、絶縁膜2gで覆われ、少なくともランド2dの一部分が絶縁膜2gに形成された開口部において絶縁膜2gから露出している。また、複数のランド2dには、半導体装置1と外部機器を電気的に接続するための接合材となる複数の半田ボール突起電極6がそれぞれ接合されている。複数の半田ボール6は、図2に示すように、配線基板2の裏面において、マトリクス状に配置されている。このように、配線基板2の下面2b側に外部電極となる半田ボール6をマトリクス状に配置した半導体装置1は、BGABallGridAllayと呼ばれ、配線基板2の下面2bを外部電極の配置スペースとして有効活用することにより、実装面積を小型化することができる。配線基板2の上面2a上には、半導体チップ3が搭載されている。図4に示すように半導体チップ3は、表面主面、上面3a、表面3aの反対側に位置する裏面主面、下面3b、およびこの表面3aと裏面3bとの間に位置する側面3cを有している。また、図3に示すように半導体チップ3は平面視において、四辺形四角形を成す。また半導体チップ3の厚さは、例えば50μm以下である。半導体チップ3の表面3a上には、複数のパッド電極、チップ電極3dが形成されている。複数のパッド3dは、半導体チップ3の各辺に沿って表面3a上の周縁部側にそれぞれ配置されている。また、半導体チップ3の表面3aには、ダイオードやトランジスタなどの複数の半導体素子回路素子が形成され、半導体素子上に形成された図示しない配線配線層を介して、複数のパッド3dとそれぞれ電気的に接続されている。このように半導体チップ3は、表面3aに形成された複数の半導体素子とこれら複数の半導体素子を電気的に接続する配線により集積回路を構成している。なお、半導体チップ3の半導体素子形成面である表面3aを持つ基材半導体基板は、例えば、シリコンSiからなる。また、表面3a上の最表面には絶縁膜であるパッシベーション膜図示は省略が形成されており、複数のパッド3dのそれぞれの表面は、このパッシベーション膜に形成された開口部において、絶縁膜から露出している。また、このパッド3dは金属からなり、本実施の形態では、例えばアルミニウムAlからなる。さらに、このパッド3dの表面には、めっき膜が形成されており、本実施の形態では、例えばニッケルNi膜を介して、金Au膜が形成された多層構造の積層めっき膜である。また、本実施の形態では、半導体チップ3は、裏面3bを配線基板2の上面2aと対向させた状態で、配線基板2上に搭載する、所謂フェイスアップ実装方式により搭載する。半導体チップ3は、接着材ダイボンド材7を介して配線基板2の上面2a上に固定される。接着材7は、配線基板2の上面2aに半導体チップ3を固定できるものであれば、特に限定されないが、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂を用いている。また、図3および図4に示すように、半導体チップ3は複数のワイヤ4を介してそれぞれ配線基板2と電気的に接続されている。詳しくは、ワイヤ4の一方の端部は、半導体チップ3の表面3a上のパッド3dに接続され、他方の端部は、配線基板2のボンディングリード2cに接続されている。本実施の形態では、ワイヤ4は金Auからなり、半導体チップ3のパッド3dおよび配線基板2のボンディングリード2cの上面表面に形成された金めっき膜と、Au-Au接合により接合されている。また、図4に示すように半導体装置1は半導体チップ3、複数のワイヤ4、および複数のボンディングリード2cを封止する封止体5を備えている。封止体5は、例えば、熱硬化性樹脂とシリカなどのフィラ材を混合した樹脂体であって、配線基板2の上面2a全体を覆うように形成されている。ところで、半導体装置1を図示しない実装基板に実装し、使用する際には、半導体チップ3に対して様々な外力が印加される場合がある。例えば、半導体装置1に温度サイクルが発生すると、半導体チップ3と配線基板2の線膨張係数の違いに起因して、配線基板2に反り変形が生じる場合がある。この場合、半導体チップ3に対して反り変形による応力が印加される。また例えば、半導体装置1を実装した電子機器に衝撃が加わると、その衝撃が半導体チップ3に伝達される場合がある。そして、半導体チップ3の裏面3bや側面3cに、1μm程度以下の微細なクラックである破砕層が残っていると、半導体チップ3に外力が印加された時に、この破砕層を起点としてクラックが進展し、半導体チップ3が破損する原因となることが判った。特に、半導体チップ3が50μm以下と非常に薄い場合、破砕層に起因する半導体チップ3の破壊が生じ易いことが判った。そこで、本実施の形態では、半導体装置1の製造工程において、半導体チップ3の裏面3bや側面3cに形成された破砕層を取り除いている。このため、半導体チップ3を50μm以下の厚さで形成しても、半導体チップ3の強度低下を防止ないしは抑制することができる。このため、半導体チップ3の破壊を防止ないしは抑制することができる。半導体チップ3の裏面3bや側面3cに破砕層が形成される理由、および破砕層を取り除く具体的な方法は、半導体装置の製造方法として後で詳細に説明する。なお、本実施の形態では、厚さの薄い半導体チップ3を搭載した半導体装置の一例として、半導体装置1について説明したが、半導体チップ3の実装態様は、図1~図4に示す態様に限定されず、種々の変形例に適用することができる。半導体チップ3の実装例としては、配線基板2上に複数の半導体チップ3を積み重ねて搭載することができる。この場合、半導体チップ3の厚さを薄くすることにより、配線基板2上に複数の半導体チップ3を積み重ねても半導体装置の厚さの増大を抑制することができる。また例えば、配線基板の上面2aと下面2bの間に、半導体チップ3を配置する埋め込む態様の半導体装置に適用することができる。この場合、半導体チップ3の厚さを薄くすることにより、配線基板2の厚さの増大を抑制することができる。半導体チップ3を搭載する基板は、配線基板2には限定されず、例えばリードフレームのチップ搭載部上に搭載する態様に適用することもできる。また、半導体チップ3と基板例えば配線基板2を電気的に接続する導電性部材は、ワイヤ4には限定されず、例えば、パッド3d上に例えば金などからなるバンプ電極突起電極を接合し、バンプ電極を介してボンディングリード2cと電気的に接続することができる。この場合、配線基板2の上面2aと半導体チップ3の表面3aを対向させた状態で半導体チップ3を配線基板2上に搭載する、所謂、フェイスダウン実装方式により搭載する。また、この場合、半導体チップ3の裏面3b側に封止体5を形成しなければ、図4に示す半導体装置1よりもさらに薄型化することができる。また例えば、複数の半導体チップ3を積み重ねる実装方式において、半導体チップ3の表面3aおよび裏面3bのそれぞれに複数の電極例えば半田からなる突起電極を形成し、複数の半導体チップ3の各電極を直接電気的に接続することができる。上記した変形例の場合にも、半導体チップ3が50μm以下とすると、破砕層に起因する半導体チップ3の破損が発生する懸念があるが、半導体装置の製造工程において、予め破砕層を取り除くことにより、これを防止ないしは抑制することができる。また、半導体チップ3の厚さが50μmよりも厚くなれば、半導体チップ3は破損し難くなるが、半導体チップ3を搭載する半導体装置の用途によっては、半導体チップ3に高い強度が要求されるため、破砕層を取り除いて強度低下を抑制することが有効である。例えば、ICIntegratedCircuitカードに組み込まれる半導体装置に適用する場合、半導体装置内の半導体チップ3には、高い抗折強度や耐衝撃強度が要求されるため、例えば100μm程度の厚さの半導体チップ3であっても、破砕層を取り除くことが好ましい。また例えば、LCDLiquidCrystalDisplayなどの表示装置において用いるドライバ回路が組み込まれた半導体装置に適用する場合にも、高い抗折強度や耐衝撃強度が要求されるため、例えば100μm程度の厚さの半導体チップ3であっても、破砕層を取り除くことが好ましい。<半導体装置の製造方法>次に、本実施の形態の半導体装置の製造方法について説明する。本実施の形態における半導体装置1は、図5に示すフローに沿って製造される。図5は、本実施の形態の半導体装置の製造工程の概要を示す説明図である。各工程の詳細については、図6~図23を用いて、以下に説明する。<半導体チップ準備工程>まず、図5に示す半導体チップ準備工程について説明する。図5に示すように、半導体チップ準備工程は、ウエハ準備工程、ウエハ固定工程、裏面研削工程、分割工程、破砕層除去工程、およびチップ取得工程を有している。<ウエハ準備工程>ウエハ準備工程では、図6および図7に示すウエハ10を準備する。図6は、図5に示すウエハ準備工程で準備する半導体ウエハの主面側の平面を示す平面図である。また図7は図6に示す半導体ウエハの断面図である。ウエハ10は、略円形の平面形状を成し、表面主面、上面3aおよび表面3aの反対側に位置する裏面主面、下面10b図7参照を有している。例えば本実施の形態では、図6および図7に示すウエハ10の直径は、300mm、厚さは775μmである。なお、ウエハ10の表面3aは図4に示す半導体チップ3の表面3aに対応している。また、ウエハ10は、表面3aに形成された複数のチップ領域10c、複数のチップ領域10cのうちの互いに隣り合うチップ領域10c間に形成されたダイシング領域10dを有している。複数のチップ領域10cのそれぞれは、図3および図4を用いて説明した半導体チップ3に対応し、表面側の主面に複数の半導体素子および半導体素子と電気的に接続される複数のパッド3dが形成されている。図7に示すウエハ10は、例えば、以下のように形成する。まず、半導体素子形成面である主面11aおよび主面11aの反対側に位置する裏面10bを有する半導体基板例えばシリコンウエハ11を準備して、主面11aの半導体素子形成領域に、複数の半導体素子図示は省略を形成する。次に、主面11a上に配線12cと絶縁層層間絶縁膜12dからなる配線層12を形成し、配線層12に形成された複数の配線12cと主面11aに形成された複数の半導体素子を電気的に接続する。次に、配線層12の上面12aに表面配線配線12cおよびパッド3dを形成する。この時、表面配線とパッド3dは一体に形成される。次に、配線層12上に絶縁層パッシベーション膜と呼ばれ、例えば酸化シリコン膜、窒化シリコン膜やこれらの積層膜13を形成し、配線層12を覆った後、エッチング法により、絶縁層13に開口部13aを形成し、パッド3dの一部を絶縁層13から露出させる。この絶縁層13の上面が図6および図7に示すウエハ10の表面3aとなる。次に、ウエハを分割する前に、各チップ領域に形成された集積回路の電気的試験などの検査を行ってウエハ10が得られる。<ウエハ固定工程>次に、ウエハ固定工程では、図8に示すように、ウエハ10を支持部材15に固定する。図8は図7に示す半導体ウエハが支持部材に固定された状態を示す断面図である。図5に示す裏面研削工程や分割工程では、加工ステージ上にウエハ10を固定した状態でウエハ10に加工を施す。このため、加工時にウエハ10の表面3aを保護するため、裏面研削工程および分割工程の前に、ウエハ10の表面3aを支持部材15の接着面図8では下面15aと対向させた状態で、接着材16を介してウエハ10を支持部材15に接着固定する。加工時にウエハ10の表面3aを保護する観点からは、樹脂フィルム基材の一方の面に糊材粘着材が配置された接着テープバックグラインドテープあるいはダイシングテープと呼ばれるをウエハ10の表面3aに貼り付けた状態で加工する方法を用いることができる。つまり、上記接着テープを支持部材として用いる方法を適用することができる。しかし、本実施の形態では、後述する裏面研削工程で、ウエハ10の厚さが例えば50μm以下となるまでウエハ10の裏面10bを研削する。このように、ウエハ10の厚さを50μm以下まで薄くする場合には、加工中、あるいは加工工程間のハンドリング時にウエハ10が変形あるいは破損してしまうことを抑制する必要がある。支持部材15は、薄くなったウエハ10の変形を防止ないしは抑制するため、薄くなったウエハ10よりも剛性支持強度が高い部材が好ましい。樹脂フィルムのようにウエハ10よりも剛性が低い部材の場合、ウエハ10の変形や破損を十分に抑制できないからである。そこで、ウエハ10よりも厚く、ウエハ10と同程度の硬さを有するガラス板を支持部材15として用いる。例えば、本実施の形態では、ウエハ10の厚さが700μm~800μm程度であるのに対し、支持部材15の厚さは1mm~2mm程度である。これにより後述する裏面研削工程や分割工程におけるストレスによりウエハ10が破損することを防止ないしは抑制することができる。また、詳細は後述するが、本実施の形態では、接着材16として紫外線硬化性樹脂層16aおよび光熱変換LighttoHeatConversion:LTHC層16bの積層体を用いており、紫外線およびレーザ光の透過効率を向上させる観点から、紫外線および可視光の透過率がウエハ10を構成する半導体基板例えばシリコンよりも高いガラス板を用いることが好ましい。ただし、ウエハ10を支持部材15に固定してから取り外すまでの各工程で、接着材16やウエハ10の表面3a側に紫外線やレーザ光を照射するプロセスを含まない場合例えば、紫外線硬化性樹脂層16aに代えて熱硬化性樹脂を用いる場合には、ガラス板よりも透過率の低い部材例えば、シリコン基板を用いることもできる。また、本実施の形態では、支持部材15とウエハ10を接着固定する接着材16は、例えば主材としての紫外線硬化性樹脂層16aと、支持部材15を剥離させる際の剥離材として、紫外線硬化性樹脂層16aよりも薄い光熱変換層16bの積層体を用いている。接着材16の主材となる紫外線硬化性樹脂層16aは、硬化させることにより、前述した接着テープの糊材粘着材よりも硬くすることができる。このため、ウエハ10を薄くした時に変形を抑制することができる。また、糊材あるいは粘着材を接着材16として用いると、ウエハ10の表面3aで露出するパッド3d図7参照に糊材粘着材が残留する懸念があるが、接着材16とウエハ10の接着界面側に硬い紫外線硬化性樹脂層16aを配置することにより、これを抑制することができる。次に、図9および図10を用いて、ウエハ10を支持部材15に固定するウエハ固定工程、およびウエハ10から支持部材15を剥離する支持部材剥離工程について説明する。なお、図10に示す支持部材剥離工程は、図5に示す破砕層除去工程の後で半導体チップ取得工程において行う工程であるが、一括して説明した方が理解し易いので、ウエハ固定工程とともに説明する。図9は、図5に示すウエハ固定工程のフローを模式的に示す説明図、図10は図5に示す半導体チップ取得工程のうち、支持部材剥離工程のフローを模式的に示す説明図である。図9に示すウエハ固定工程では、まず、ウエハ10の表面3aに紫外線硬化性樹脂16cを、支持部材15の接着面15aに光熱変換層16bをそれぞれ塗布する。これにより、ウエハ10の表面3aは紫外線硬化性樹脂16cに、支持部材15の接着面15aに光熱変換層16bにそれぞれ覆われる。本実施の形態では、ステージステージ17上に、ウエハ10の裏面10bを対向させた状態で固定例えば吸着固定して、硬化前の液状の紫外線硬化性樹脂16cをスピンコート法により、例えば50μm程度の厚さで塗布する。一方、支持部材15の接着面15aに塗布する光熱変換層16bは、印刷法やスピンコート法などにより、例えば1μm程度の厚さで塗布する。なお、ウエハ10の表面3a、支持部材15の接着面15aのそれぞれを所定の厚さで確実に覆うことができる塗布方法であれば、塗布方法は上記に限定されない。次に、ウエハ10の表面3aに塗布された紫外線硬化性樹脂16cと、支持部材15の接着面15aに塗布された光熱変換層16bを密着させる。つまり、ウエハ10の表面3aと、支持部材15の接着面15aを硬化前の接着材16を介して接着する。本工程では、ウエハ10の裏面10bと支持部材15の接着面15aの反対側の面15bをそれぞれ保持具18で保持した状態で表面3aと接着面15aを対向配置し、ウエハ10と支持部材15を近づけることにより密着させる。この時、紫外線硬化性樹脂16cと光熱変換層16bの密着界面に気泡が生じることを抑制するため、本工程は、例えば、真空チャンバ減圧チャンバ19内で行うことが好ましい。次に、支持部材15の面15b側から紫外線硬化性樹脂16cに向かって紫外線20を照射することにより、紫外線硬化性樹脂16cを硬化させて、紫外線硬化性樹脂層16aを得る。以上の工程により、図8に示すように、ウエハ10の表面3aを支持部材15の接着面図8では下面15aと対向させた状態で、接着材16を介してウエハ10を支持部材15に接着固定することができる。一方、図10に示す支持部材剥離工程では、まず支持部材15に接着固定されたウエハ10の裏面3bにフレーム例えばリングフレーム21に支持された固定テープ接着テープ22を貼り付けて固定する。なお、固定テープ22は、樹脂フィルム基材のウエハ10と対向する側の面に糊材粘着材が配置された接着テープであって、一般に半導体ウエハをダイシングする際に用いる接着テープダイシングテープを用いることができる。この時、ウエハ10は、既に図5に示す分割工程、裏面研削工程、および破砕層除去工程詳細は後述するが施されており、チップ領域10c毎に個片化され、接着材16および支持部材15を介して連結された状態となっている。また、ウエハ10の裏面は、図9に示す裏面10bよりも表面3a側に位置する裏面3bが露出している。この裏面3bは、図4を用いて説明した半導体チップ3の裏面3bに対応する。次に、光熱変換層16bに対して光を照射することにより、光熱変換層16b内の光熱変換物質に光を吸収させて、光熱変換層16bと紫外線硬化性樹脂層16aとの接着界面に気泡を発生させる。本実施の形態では、効率的に気泡を発生させるため、光源としてYAGレーザを用い、支持部材15側からレーザ23を照射する。これにより、光熱変換層16bと紫外線硬化性樹脂層16aとの接着界面の接着強度が低下して、支持部材15と紫外線硬化性樹脂層16aを容易に剥離することができる。次に、紫外線硬化性樹脂層16a上に剥離テープ接着テープ24を貼り付けて、剥離テープ24とともに紫外線硬化性樹脂層16aをウエハ10の表面3a上から剥離させる。剥離テープ24は、樹脂フィルム基材の紫外線硬化性樹脂層16aと対向する側の面に糊材粘着材が配置された接着テープであって、固定テープ22と同程度の接着強度を備えている。この時、紫外線硬化性樹脂層16aとウエハ10の表面3aとの接着強度は、固定テープ22とウエハ10との接着強度、および剥離テープ24と紫外線硬化性樹脂層16aとの接着強度よりも低いので、容易に剥離させることができる。また、硬化後の紫外線硬化性樹脂層16aは前記したように糊材や粘着材よりも硬いので、パッド3d図7参照の表面に付着することを抑制できる。上記の通り、本実施の形態では、ウエハ10の厚さを50μm以下に研削する態様に特に好適なウエハ10の支持部材15への固定方法について説明した。ただし、本実施の形態に対する変形例として、ウエハ10の厚さを50μm以下まで薄くせず、ウエハ10単体で十分な剛性を有する場合には、樹脂フィルム基材の一方の面に糊材粘着材が配置された接着テープを用いることもできる。この場合、この糊材が接着材16として機能する。<裏面研削工程>次に、裏面研削工程では、図11および図12に示すように、ウエハ10が支持部材15に固定された状態でウエハ10の裏面10b図11参照を研削し、裏面10bよりも表面3a側に位置する裏面3b図12参照を露出させる。図11は、図5に示す裏面研削工程を示す拡大断面図、図12は、図11に示す裏面研削後のウエハの状態を示す拡大断面図である。本工程では、ウエハ10の厚さが、図4に示す半導体チップ3の厚さ例えば、50μm以下となるまで図12に示す裏面3bの位置まで、裏面側を研削する。厚さの薄い半導体チップ3を得る方法として、基材となるウエハ本実施の形態ではシリコンウエハの厚さを予め薄くしておく方法も考えられる。しかしこの場合、極端に薄くすると基材となるウエハに半導体素子などを形成する各工程において、ハンドリング性が低下し、ウエハが破損する原因となる。また、ウエハを薄くすると反り変形が生じる場合があり、加工精度が低下する。そこで、本実施の形態では、ウエハ準備工程およびウエハ固定工程では、ハンドリング性低下抑制や反り変形抑制の観点から十分な第1の厚さ例えば700μm~800μmを有するウエハに対して加工を施し、その後、裏面10b側を研削して第1の厚さよりも薄い第2の厚さ例えば50μm以下とする。これにより、製造工程半導体素子などを形成する各工程中のウエハの破損を防止しつつ、得られる半導体チップ3図4参照の厚さを薄くすることができる。また、ウエハ10の厚さを10μm以下とした後は、接着材16を介してウエハ10よりも剛性が高い支持部材15を固定した状態で搬送するので、ウエハ10のハンドリング性低下や反り変形を抑制できる。本工程における研削方法は、特に限定されるものではないが、本実施の形態では、例えば図11に示すように砥石などの研削部材25により、ウエハ10の裏面10bを研削する。図11では、研削装置の作業ステージである保持治具26に支持部材15を直接吸着保持させて裏面研削工程を行う態様を示しているが、支持部材15を保護するため、支持部材15の面15b側に図示しない接着テープ固定テープを貼り付けて、接着テープを介して支持部材15を固定することもできる。また、研削後のウエハ10の裏面3bに研削時の残渣が残留することを防止するため、例えば研磨粒子図示は省略などを用いて、裏面3bにポリシング研磨加工を行うことが好ましい。また、本工程では、ウエハ10の裏面10b側に図示しない研削液例えば水などを供給しながら研削処理を行う。この研削液は、研削屑とともにウエハ10の周囲に広がるが、ウエハ10の表面3a側は、接着材16に被覆されているので、研削液および研削屑がウエハ10の表面3a側に侵入し、汚染されることを抑制できる。なお、支持部材15に代えて、バックグラインドテープと呼ばれる保護テープ樹脂フィルムの一方の面に糊材粘着材が配置された接着テープを表面3aに貼り付けて研削処理を施す方法もあるが、接着材16はこの保護テープの糊材よりもウエハ10の表面3aとの密着性が高いので、高い汚染抑制効果を得られる。ここで、本工程において、ウエハ10の裏面10bを研削し、裏面3bを露出させると、図13に示すように研削処理後または研磨処理後の裏面3bには、裏面研削処理に起因する破砕層裏面側破砕層30aが形成される。図13は、図12に示すウエハの裏面側を拡大して示す拡大断面図である。この破砕層30aは、裏面研削処理時に微細な傷クラックが形成された層であって、例えば、500nm~1μm程度の厚さで、研削加工が施された裏面3b全体に形成される。そして、前記したように、この破砕層30aが半導体チップ3図4参照の裏面3bに残った状態で製品化すると、破砕層30aを起点として傷が進展し、半導体チップ3が破損する原因となる。そこで、半導体チップ3を半導体装置1図4参照に組み込む前に、この破砕層30aを取り除く必要がある。破砕層30aを取り除く工程は、分割工程の前に行うこともできるが、本実施の形態では、後述する分割工程において発生する破砕層とともに、図13に示す破砕層30aを一括して取り除くことができるので、図5に示すように、破砕層除去工程は分割工程の後で行う。これにより、製造工程を短縮し、製造効率を向上させることができる。なお、製造工程数の増加を考慮しなければ、分割工程前にこのウエハ10の裏面10bに形成された破砕層30aを除去してもよい。また、分割工程前に破砕層30aを除去する場合、支持部材15を一旦剥離して、例えばウエハ10の裏面10b側に新たに支持部材を固定することもできる。この場合、分割工程において、ウエハ10の表面10a側からブレード27を走行させることができる。ただし、本実施の形態のように、ウエハ10を50μm以下まで薄くする場合には、ハンドリング性向上御の観点から支持部材15を剥離せず、分割工程を行うことが好ましい。破砕層除去工程の詳細は、後述する。<分割工程>次に、分割工程では、図14に示すようにウエハ10が支持部材15に固定された状態で、ウエハ10のダイシング領域10dに沿ってブレード27を走行させることで、ウエハ10をチップ領域10c毎に分割する。図14は図5に示す分割工程を示す拡大断面図である。また、図15は、図6に示すウエハの一部の表面側を拡大して示す拡大平面図である。本工程では、図14に示すように、ウエハ10の裏面3b側からダイシング領域10dに沿ってブレードダイシングブレード、回転刃27を走行させることで、ウエハ10を切削し、ウエハ10をチップ領域10c毎に分割する。ブレード27は、略円形の外形形状を成す薄板の外周に、ダイヤモンドなどからなる複数の砥粒を固着させた切断治具回転刃であって、薄板を回転させることにより、外周に固着した砥粒が、被切断物を切削加工して切断する。また、ブレード27の先端部薄板の外縁部に位置する側面の形状は、ブレード27の耐久性の観点で好ましい平坦形状ストレート形状となっている。また、本工程では、分割装置ダイシング装置の作業ステージである保持治具28にウエハ10支持部材15に固定されたウエハ10を固定吸着固定した後、ブレード27による切削加工を行う。図14では、保持治具26に支持部材15を直接吸着保持させて裏面研削工程を行う態様を示しているが、支持部材15の面15b側に図示しない接着テープ固定テープ、ダイシングテープを貼り付けて、接着テープを介して支持部材15を固定することもできる。また、本工程では、切削加工の前にダイシング領域10dの位置にブレード27を正確に配置するための位置合わせを行う。本実施の形態では、表面3a側が接着材16に被覆された状態で位置合わせを行うため、ウエハ10の位置を把握するためのアライメントマーク3e図6参照を目視することができない。このため、裏面3b側からアライメントマーク3eの位置を認識することができる、例えば赤外線カメラを用いてアライメントマーク3eを認識し、位置合わせを行う。このように、赤外線カメラを用いる方式で位置合わせを行う場合、アライメントマーク3eはウエハ10の表面3aに露出していなくて良い。このため、本実施の形態のアライメントマーク3eは絶縁層13図7参照により覆われている。アライメントマーク3eは、例えば、図7に示すパッド3dおよび表面配線最表面層の配線12cを形成する際に、これらと同じ材料により一括して形成することができる。なお、図6では、複数のアライメントマーク3eをチップ領域10c内に配置する例について示したが、ウエハ10の位置および向きが認識することができれば、これに限定されるものではなく、例えば、ダイシング領域10dに配置することもできる。また、ブレード27を用いたウエハ10の分割方法としては、ダイシング領域10dに沿ってブレード27を一回のみ走行させて、ウエハ10を厚さ方向に切断する方式フルダイシング方式と、幅の異なる複数種類例えば2種類のブレード27を用いて複数回例えば2回のステップでウエハ10を切断する方式ステップダイシング方式がある。ステップダイシング方式では、まず、第1の幅を有するブレード27により半導体ウエハの途中まで切削する第1のステップ。その後、第1の幅よりも狭い第2の幅を有するブレード27を用いて第1のステップで残った残部を切削して、複数のチップ領域10cに分割する。本実施の形態のように、ウエハ10の厚さを50μm以下まで研削した場合には、切断するウエハ10の厚さが薄すぎるため、第1のステップでウエハ10が分割されてしまう。言い換えると、ウエハ10が分割されないように、第1のステップを行うことが困難である。そのため、ウエハ10の厚さを50μmよりも薄くする場合には、フルダイシング方式を用いている。ただし、変形例として、ウエハ10の厚さを50μmよりも厚くする場合には、ステップダイシング方式を用いることもできる。ブレード27の耐久性耐摩耗性の観点からは、ブレード27の幅を広く厚くすることが好ましいが、切削加工時にウエハ10の欠けを抑制する観点からはブレード27の幅を狭く薄くすることが好ましい。ステップダイシング方式では、幅の異なる複数のブレード27により段階的にダイシングすることで、ブレード27の耐久性を抑制し、かつ、ウエハ10の欠けを抑制することができる。ここで、本工程では、薄板の外周に、ダイヤモンドなどの砥粒を固着させたブレード27によりウエハ10のダイシング領域10dに研削加工を施すので、図16に示すように、ブレード27を走行させることで形成される切断面チップ領域10cの側面3cには、分割工程の切削加工処理に起因する破砕層側面側破砕層30bが形成される。図16は、図14に示す分割工程後のチップ領域の側面の状態を示す拡大断面図である。この破砕層30aは、分割工程時に微細な傷クラックが形成された層であって、例えば、500nm~1μm程度の厚さで、ブレード27図14参照による切削加工が施された側面3c全体に形成される。この破砕層30bは、切削加工時にウエハ10のダイシング領域10dに印加される外力衝撃や押圧力により形成される。特に、図15に示すように、ウエハ10のダイシング領域10dには、複数の金属パターン3fが複数配置されている。これらの金属パターン3fは、TEGTestElementGroupと呼ばれるテスト用の素子であって、前記したウエハ準備工程で、ウエハ10に複数の半導体素子や配線層からなる集積回路を形成した時に、正しく形成されているかどうかを検査するために形成される。なお、金属パターン3fは、TEGに限らず、アライメントマークの場合もあれば、1つのダイシング領域に1つしか配置されていない場合もある。例えば、シリコンからなる半導体基板11図7参照と金属パターン3fをブレード27により一括して切削加工する場合、半導体基板と金属パターン3fとでは、切削抵抗が異なるため、破砕層30bが形成され易くなる。また、ブレード27図14参照に固着された複数の砥粒の間に切削屑が詰まると切断性が低下するために破砕層30bが形成され易くなる。また、破砕層30bが形成される他の要因としては、ウエハ10をフルダイシング方式により切断した場合である。すなわち、フルダイシング方式の場合、ブレード27が1回の分割工程においてウエハ10と接触する面積が、ステップダイシング方式よりも大きいためである。これにより、ウエハ10のダイシング領域10dに印加される外力衝撃や押圧力も大きくなるため、ステップダイシング方式を適用した場合よりも破砕層30bが形成され易くなる。このように、チップ領域10cの側面3cに形成された破砕層30bは、前記裏面研削工程で説明した破砕層30aと同様に半導体チップ3図4参照の側面3cに残った状態で製品化すると、破砕層30bを起点として傷が進展し、半導体チップ3が破損する原因となる。本願発明者の検討によれば、例えば破砕層30aが完全に取り除かれていた場合でも、破砕層30bが残っていれば、半導体チップ3の強度が低下する。言い換えれば、半導体チップ3およびこれが搭載された半導体装置1図4参照の抗折強度、あるいは耐衝撃強度が低下する。このため、本実施の形態では、分割工程の後で、図5に示す破砕層除去工程を行い、半導体チップ3を搭載する前に破砕層30a、および破砕層30bからなる破砕層30を取り除くことで、半導体装置1の強度低下を防止ないしは抑制する。<破砕層除去工程>次に、破砕層除去工程では、図17に示すようにウエハ10を裏面3b側からエッチングして、図16に示す破砕層30を取り除く。図17は、図5に示す破砕層除去工程を示す拡大断面図、図18は、図16に示すウエハにエッチング処理を施した後の状態を示す拡大断面図である。なお、図17では、ウエハ10の裏面3b側からチップ領域10cの裏面3bおよび側面3cに向かってエッチング材を供給した状態を示しており、エッチング材は、所謂、プラズマエッチングに用いるエッチングガス、またはウェットエッチングに用いるエッチング液である。本工程では、図17に示すようにウエハ10の裏面3b側からチップ領域10cの裏面3bおよび側面3cに向かってエッチング材を供給することにより、エッチングを行う。本工程では、図16に示すようにチップ領域10cの裏面3bおよび側面3cの破砕層30が露出しているので、エッチングを施すと、図18に示すようにチップ領域10cの裏面3bおよび側面3cの破砕層30図16参照は取り除かれる。このとき、分割工程の前に、ウエハ10の裏面チップ領域10cの裏面3bに形成された破砕層30を予め除去している場合には、本工程では、チップ領域10cの側面3cに形成された破砕層30のみが除去される。破砕層30を取り除くことができれば良いので、エッチング方法は、プラズマ化したエッチング材を気相でウエハ10に照射するプラズマエッチング法ドライエッチング法、あるいは、エッチング材を液相でウエハ10に供給するウェットエッチング法を用いることができる。破砕層30を取り除く程度、すなわち、エッチングにより取り除かれる領域除去領域の厚さについては、図18に示すように、破砕層30図16参照が完全に取り除かれることが特に好ましい。ただし、破砕層30を完全に除去しなかったとしても、エッチングを行えば、破砕層30の表面の特に大きな凹凸領域を取り除くことができるので、エッチング処理を施さない場合と比較すると半導体チップ3図4参照の強度を向上させることができる。本願発明者の検討によれば、図16に示す破砕層30の厚さは、前述したように、ダイシング領域に金属パターン3fが形成されている、さらには、フルダイシング方式を適用した場合には、裏面3b側の破砕層30aの厚さよりも側面3c側の破砕層30bの厚さの方が厚くなる傾向があり、破砕層30bの厚さは1μm~2μm程度となる。このとき、破砕層30bが完全に除去されるようには、形成される破砕層30bの厚さよりも大きい厚さの分だけ、取り除く。本実施の形態では、裏面3b及び側面3cが、それぞれ露出面から3μm~5μm程度取り除かれる条件でエッチングを行うことが特に好ましい。一方、エッチングにより取り除かれる領域除去領域の厚さは、エッチング時間およびエッチングレートに相関するので、除去領域を厚くしようとすれば、半導体チップ3図4参照の信頼性低下を招く懸念があるので、これを抑制できる範囲でエッチングすることが好ましい。例えば、プラズマエッチング法におけるエッチング材エッチングガス29として、六フッ化硫黄SF6ガスに加えて酸素ガス、フッ素ガスなどの添加ガスの混合ガスを用いる場合には、毎分1μm程度のエッチングレートでエッチング処理が進行する。したがって、エッチング時間を3分以上とすることが好ましい。しかし、プラズマを長時間照射するとチップ領域10cの温度が上昇して、半導体チップ3の特性に影響を与える懸念がある。したがって、プラズマの照射時間を10分以下、言い換えれば、除去領域の厚さは10μm以下とすることが好ましい。なお、本願発明者が上記条件にてエッチングを所、例えば10分間プラズマを照射した場合でも、図18に示すチップ領域10cの裏面3b側の角部エッジ部3gには視認可能なR加工部円弧状あるいはテーパ上の面取り加工部は確認できなかった。また、電子顕微鏡で確認すると、面取り加工部の半径径面取り加工部を円弧状とみなした時の曲率半径は大きいものでも50μm未満であった。また例えば、ウェットエッチング法におけるエッチング材エッチング液29として、フッ硝酸フッ酸と硝酸の混合液を用いる場合には、プラズマエッチング法よりもエッチングレートが高く、毎秒0.55μm程度となる。このようにエッチングレートが高い場合には、エッチング後の側面3cを平坦にするため、除去領域の厚さは、プラズマエッチング法よりも厚く、例えば20μm程度とすることが好ましい。ただし、エッチング時間が長くなると、ウエハ10の隙間ウエハ10と接着材16の界面や、図7に示す配線層12間の界面などからエッチング液が侵入する可能性が増大する。このため、エッチング時間を30秒~40秒程度とすることが好ましい。<半導体チップ取得工程>次に、破砕層除去工程では、図10に示すようにウエハ10から支持部材15を剥離する支持部材剥離工程を行った後、図10に示す固定テープ接着テープ22から各チップ領域10cを個別に取り出して、図3および図4に示す半導体チップ3を複数個取得する。支持部材剥離工程は、既に説明したので、重複する説明は省略する。また、固定テープ接着テープ22から各チップ領域10cを個別に取り出す工程は、ダイシングテープから個片化された半導体チップを取り出す一般的な技術を応用して適用することができる。例えば、固定テープ22の糊材中に硬化前の紫外線硬化性樹脂成分を予め含ませておく。そして、図10に示すように、チップ領域10cの表面3a側から接着材16を剥離させた後で、固定テープ22に紫外線を照射し、糊材を硬化させると、固定テープ22の接着強度が低下する。固定テープ22の接着強度が低下させれば、例えばコレット図示は省略と呼ばれる保持治具ピックアップ治具を用いて、個々のチップ領域10c図3および図4に示す半導体チップ3を容易に取り出すことができる。ところで、本工程では、厚さが50μm以下と、非常に薄い半導体チップ3を支持部材15図10参照に支持されない状態で取り出すこととなる。しかし、前記した分割工程で、個片化された半導体チップ3は、表面3aおよび裏面3bの平面積が、一体化したウエハ10例えば図12参照よりも小さいため、ハンドリング時の変形や損傷は発生し難い。以上の工程により、図3および図4に示す半導体チップ3が得られる。つまり、図5に示す半導体チップ準備工程が終了する。<半導体装置の組み立て工程>次に、図1~図4に示す半導体装置1の組み立て工程を、図5に沿って簡単に説明する。まず、図5に示す基板準備工程として、図19に示すような配線基板40を準備する。図19は、図5に示す基板準備工程で準備する配線基板の全体構造を示す平面図、図20は図19のB-B線に沿った拡大断面図である。図19に示すように、本工程で準備する配線基板基板40は、枠部枠体40bの内側に複数のデバイス領域40aを備えている。配線基板40は、複数のデバイス領域40aを有する、所謂、多数個取り基板であって、各デバイス領域40aが図1~図4を用いて説明した配線基板2に相当する。また、隣り合うデバイス領域40aの間にはダイシング領域40cが配置されている。配線基板40は、上面チップ搭載面、表面2a、および上面2aの反対側に位置する下面実装面、裏面2bを有し、前述した配線基板2を構成する部材が予め形成されている。なお、本実施の形態では、配線基板40を備えた半導体装置の製造方法を説明するが、基板はこれに限定されず、例えば変形例として、図19に示す配線基板40をリードフレーム基板にすることもできる。次に、ダイボンディング工程として、図21に示すように配線基板40上に、前記半導体チップ準備工程で準備した半導体チップ3を搭載する。図21は、図20に示す配線基板上に半導体チップを搭載した状態を示す拡大断面図である。本工程では、図21に示すようにチップ搭載治具41により半導体チップ3を配線基板40に向かって押し付けて、配線基板40上に接着材7を介して搭載する。この時、図16に示す破砕層30bが残っていると、搭載時の外力により傷クラックが進展する場合があるが、本実施の形態によれば、破砕層30aと共に破砕層30bが取り除かれているので、これを防止ないしは抑制することができる。次に、電気接続工程として、図22に示すように半導体チップ3のパッド3dと、配線基板40のボンディングリード2cを導電性部材である複数のワイヤ4を介して電気的に接続する。図22は、図21に示す半導体チップと配線基板を、複数のワイヤを介して電気的に接続した状態を示す拡大断面図である。本工程では、半導体チップ3の表面3a側をヒータ42により加熱した状態で、キャピラリ43によりワイヤ4をパッド3dに押し付けて接合する。ワイヤ4とパッド3dの接合方式は、熱圧着方式、超音波方式、あるいはこれらを併用する併用方式などを適用することができるが、本実施の形態では併用方式を採用している。ワイヤ4の端部をパッド3dに押し当てる際にも半導体チップ3に外力が印加されることとなるが、本実施の形態では、図16に示す破砕層30aと共に破砕層30bが取り除かれているので、ワイヤボンディング時の傷クラックの進展を防止ないしは抑制することができる。なお、本実施の形態では、図14に示すように、本実施の形態では、半導体チップ3の裏面3bが、配線基板40の上面2aと対向するように搭載する、フェイスアップ実装方式で搭載する態様について示している。変形例として、半導体チップ3の表面3aが、配線基板40の上面2aと対向するように搭載する、フェイスダウン実装方式で搭載する場合には、前記したダイボンディング工程において、複数のパッド3d上のそれぞれに形成されたバンプ電極導電性部材を介して、配線基板40のボンディングリード2cと電気的に接続する。次に、封止工程として、図23に示すように封止体5を形成し、半導体チップ3およびこれに接続される複数のワイヤ4を封止する。図23は、図22に示す半導体チップおよび複数のワイヤを封止した状態を示す拡大断面図である。図23では、配線基板40の上面2aを覆うように、樹脂から成る封止体5を形成する態様を示している。なお、図5では省略したが、封止工程の後、次に説明する個片化工程の前に、ボールマウント工程として、複数のランド2dのそれぞれに、図4に示す半導体装置1と外部機器を電気的に接続するための接合材となる複数の半田ボール突起電極6図4参照を接合する。次に、個片化工程として、図19に示すデバイス領域40a毎に配線基板40を分割し、個片化する。図示は省略するが、分割方法としては、例えばダイシングブレードを用いて配線基板40、および封止体5を切断する方法を適用することができる。次に、検査、選別工程として、外観検査などの検査を行って製品の良否を選別し、図1~図4に示す半導体装置1を得る。<変形例>次に、前記実施の形態で説明した態様の変形例について説明する。まず、図5に示す工程順序の変形例について説明する。図24は、図5に対する変形例を示す説明図、図25は、図14に対する変形例を示す拡大断面図である。図24に示す例では、前記実施の形態で説明した分割工程を、裏面研削工程の前に行う。その他の点は、図5と同様である。つまり、図25に示すように、ウエハ10の裏面10bを研削する前に、先にブレード27による切削加工を行って、チップ領域10c毎に個片化する。その後、前記した図11と同様に裏面研削処理を行うと、前記実施の形態と同様に半導体チップ3図4参照が取得できる。図24に示す工程フローでは、裏面研削工程を分割後に行うため、裏面研削工程において、隣り合うチップ領域10cの間の隙間に研削液や研削屑が入り込む場合がある。しかし、ウエハ固定工程において、ウエハ10の表面3a側は、硬化した紫外線硬化性樹脂層16a図8参照と密着しているため、ウエハ10の表面3a側の汚染を抑制することができる。ただし、チップ領域の側面3cに破砕層30b図16参が形成された状態で裏面研削処理を行うと、裏面研削時の外力により、破砕層30bの傷が進展する懸念がある。したがって、図5に示すように、分割工程は、裏面研削工程の後で行うことが特に好ましい。また、図24に示すように分割工程を裏面研削工程の前に行う場合には、裏面研削工程の前に、一旦破砕層除去工程を行うことが好ましい。つまり、半導体装置の強度低下を防止ないしは抑制する観点からは、チップ領域10cの側面3cに形成された破砕層30bを除去する工程と、裏面3b図に形成された破砕層30a図16参照を除去する工程をそれぞれ別個に行うことが好ましい。言い換えれば、図5に示す工程フローによれば、破砕層除去工程を1回行えば良く、かつ、半導体装置の強度低下を防止ないしは抑制することができる。ところで、分割工程を裏面研削工程よりも先に行う実施態様の別の変形例として、ウエハ10の表面3a側からウエハ10の途中までブレード27による切削加工を行い、その後裏面研削工程でブレード27による切削加工位置よりも薄くなるまでウエハ10を研削する、所謂、先ダイシング方式が考えられる。この先ダイシング方式では、ウエハ10の表面3a側からブレード27による切削加工を行うので、分割工程の後で、かつ、裏面研削工程の前にウエハ固定工程を行い、ウエハ10を支持部材15に固定する。しかし、この場合、ブレード27の切削加工による溝がウエハ10の表面3a側に形成された状態で研削するため、図9に示すウエハ工程を適用すると、チップ領域の側面3cの一部または全部が、接着材16に覆われた状態で固定される。このため、先ダイシング方式では、図8~図10に示すような固定方式ではなく、接着テープを用いた固定方式を用いる。次に、ウエハ固定工程の変形例として、接着テープを支持部材として用いる例について説明する。図26は、図8に対する変形例を示す断面図、図27は、図14に対する他の変形例を示す拡大断面図である。図8および図14に示す例と、図26および図27に示す変形例との相違点は、ウエハ固定工程において、ウエハ10を固定する支持部材が、樹脂フィルム基材50aの一方の面ウエハ10と対向させる面に糊材粘着材50bが配置された接着テープバックグラインドテープ50となっている点である。前記した裏面研削工程において、裏面研削処理を行った後のウエハが50μmよりも厚く、例えば100μm程度である場合には、裏面研削処理後のウエハ10の剛性が強いので、支持部材として図26に示す接着テープ50を用いることもできる。支持部材として接着テープ50を用いれば、例えばガラス板などから成る支持部材15図8参照を用いる場合よりも製造用材料接着テープ50を安価に入手することができる。ただし、裏面研削処理後のウエハ10の厚さが100μm程度であっても、ウエハ10に反り変形が生じる場合があるので、前記実施の形態のように、研削処理後のウエハ10よりも剛性の高い支持部材15図8参照に固定する方が好ましい。このため、接着テープ50を用いる場合にも、接着テープ50の厚さは、研削処理後のウエハ10の厚さよりも厚いものを用いることが好ましい。また、裏面研削工程時のウエハ10の表面と支持部材との密着性の観点からも、図8に示すように、液状の樹脂図9に示す紫外線硬化性樹脂16cを硬化させることで、ウエハ10を支持部材15に固定する方法が好ましい。また、ウエハ固定で接着テープ50を用いる場合には分割工程において、ウエハ10とともに、接着テープ50の一部を切削加工するため、図27に示すブレード27が糊材50bを巻き込んでチップ領域10cの側面3cに付着する場合がある。そして、側面3cに付着した糊材50bの量が多いと、破砕層除去工程で糊材50bが付着した領域の破砕層30b図16参照が除去しきれない場合がある。したがって、確実に破砕層30bを除去する観点からは、図8~図10に示すように、硬化させた樹脂からなる接着材16を介して支持部材15を固定する方法が好ましい。また、接着テープ50を用いる場合、ウエハ10に貼り付けた接着テープ50の糊材50bが、接着テープ50を剥離した後もウエハ10のパッド3dの表面に残留することを抑制するため、糊材50bの剥離性を向上させることが好ましい。糊材50bの剥離性を向上させる方法としては、例えば、糊材50b中に紫外線硬化性樹脂成分を混合しておき、接着テープ50を剥離する前に紫外線を照射することで硬化させる方法を適用することができる。次に、分割工程の変形例として、ウエハ10にレーザを照射することにより、ウエハ10を分割する実施態様について説明する。図28は図14に対する他の変形例を示す拡大断面図である。図28に示す例では、分割工程において、ウエハ10が支持部材15に固定された状態で、ウエハ10のダイシング領域10dに裏面3b側からレーザ51を照射することでウエハ10をチップ領域10c毎に分割する。つまり、レーザ51のエネルギーによりウエハ10のダイシング領域10dを溶断する。この時、ダイシング領域周辺には溶断時の熱エネルギーが加わり、チップ領域10cの側面3cには破砕層30b図16参照が形成される。このレーザ51により形成された破砕層30bも図14に示すブレード27により形成された破砕層30b図16参照と同様に、半導体チップ3図4参照の側面3cに残った状態で製品化すると、破砕層30bを起点として傷が進展し、半導体チップ3が破損する原因となる。したがって、レーザ51を照射する、レーザダイシング方式を適用した場合にも、図5や図24に示すように、破砕層除去工程で、図16に示す破砕層30bを取り除くことで、図4に示す半導体チップ3や半導体装置1の強度低下を防止ないしは抑制することができる。次に、半導体チップの構造上の変形例について説明する。図29は、図4に対する変形例を示す断面図である。図29に示す半導体装置60と図4に示す半導体装置1は、半導体チップ61の表面3aを、配線基板基板2の上面2aと対向させるように搭載する、所謂フェイスダウン実装方式で搭載されている点で相違する。なお、図29に示す半導体チップ61は、表面3a側に、複数のバンプ電極62が形成されている点を除き、図4に示す半導体チップ3と同様である。このようにフェイスダウン実装方式を適用する場合、半導体チップ61の表面3a詳しくは、パッド3d上には、表面3aから突出する複数のバンプ電極表面側突起電極62がそれぞれ形成される。半導体チップ61の複数のパッド3dは、複数のバンプ電極62を介して配線基板2の複数のボンディングリード2cと電気的に接続される。また、半導体チップ61と配線基板2の間には、アンダフィル樹脂封止体63が配置され、パッド3dとボンディングリード2cの接合部バンプ電極62を含むが封止されている。このようにフェイスダウン実装方式は、半導体チップ61の表面3a側を封止し、裏面はアンダフィル樹脂63から露出した状態とすることができるので、図4に示すフェイスアップ実装方式を適用する場合よりも半導体装置を薄型化することができる。なお、図29では、半導体チップ61上に搭載する半導体チップ3が例えば図示しないワイヤを介して配線基板2と電気的に接続されているので、半導体チップ61の裏面3bも封止体5に封止されているが、図29に対する変形例として半導体チップ3を積層しない実施態様では、半導体チップ61の裏面3bを露出させる図29に示す半導体チップ3および封止体5を取り除いた状態にすることができる。また、前記した半導体チップ3と同様に製造することにより、半導体チップ61の厚さを例えば50μm以下程度の厚さまで薄型化しても、半導体チップ61の強度低下を抑制できるので、フェイスダウン実装方式と組み合わせると、さらに薄型化が図れる点で好適である。また、図29に示す半導体装置60と図4に示す半導体装置1は、配線基板基板2上に複数の半導体チップ61、3が積み重ねて搭載されている点で相違する。言い換えれば、半導体チップ61上図29では半導体チップ61の裏面3b上には、さらに半導体チップ3が積層されている。詳しくは、半導体チップ3は、接着材例えば両面に粘着層が配置された接着テープ64を介して半導体チップ61の裏面3b上に搭載されている。このように、一つの半導体パッケージ半導体装置60に複数の半導体チップ61、3を搭載することで、半導体装置60を高機能化することができる。例えば、半導体チップ3はメモリ回路が形成されたメモリチップ、半導体チップ61は、メモリチップである半導体チップ3を制御する制御回路が形成されたコントローラチップとすれば、半導体装置60は、一つのパッケージ内でシステムを構成する、所謂SIPSysteminPackage型半導体装置となる。また、複数の半導体チップ61、3を積層して搭載することにより、SIP型半導体装置の薄型化が図れる。さらに、前記したように、複数の半導体チップ61、3のそれぞれを、例えば50μm以下程度の厚さまで薄型化しても、半導体チップ61、3の強度低下を抑制できるので、SIP型半導体装置と組み合わせると、さらに薄型化が図れる点で好適である。図29に示す半導体チップ61は、半導体チップ3と略同様のフローで製造することができるが、相違点について説明する。図30は、図7に対する変形例を示す断面図、図31は、図14に対する他の変形例を示す拡大断面図である。図29に示す半導体チップ61を準備する工程では、まず、ウエハ準備工程図5参照において、図30に示すようにパッド3d上にバンプ電極62を接合しておく。バンプ電極62は、例えば金から成り、ワイヤボンディング技術を応用して接合することができる。このようにウエハ準備工程でウエハ10の表面3a側にバンプ電極62を形成すると、ウエハ固定工程以降の各工程は、表面3aにバンプ電極62を形成した状態で行うこととなる。特に、図31に示すように、分割工程においては、バンプ電極62をしっかりと固定しなければ、切削加工中にウエハ10が動いてしまい、破砕層30b図16参照がより形成され易くなる。あるいは破砕層30bの厚さが厚くなる。また、加工中にウエハ10が動き易くなる点では、前記した裏面研削工程も同様である。言い換えれば、ウエハ準備工程でバンプ電極62を形成する場合、破砕層30bが形成され易く、前記したように破砕層除去工程でこの破砕層30bを取り除くことにより、得られる半導体チップ61の強度低下を抑制することができる。また、バンプ電極62を分割工程、裏面研削工程の前に形成する場合には、図31に示すように、硬化させた樹脂からなる接着材16を介して支持部材15を固定することが特に好ましい。これにより、図27に示すように接着テープ50でウエハ10を固定する場合よりもバンプ電極62周囲と接着材16の間の隙間を低減でき、この結果、破砕層30bの厚さを薄くすることができる。また、図示は省略するが、図29に示す半導体装置60の製造方法では、図5に示すダイボンディング工程において、半導体チップ61上に半導体チップ3を積層する工程を含む。すなわち、配線基板2図19に示す配線基板40であっても良い上に、半導体チップ61を搭載する工程、およびその後で、半導体チップ61上に半導体チップ3を搭載する工程を含んでいる。次に、薄型の半導体チップの変形例として、貫通電極構造の半導体チップに適用した例について説明する。なお、貫通電極構造とは、半導体チップの表面および裏面にそれぞれバンプ電極を形成し、表面側のバンプ電極と裏面側のバンプ電極を、半導体チップを厚さ方向に貫通するように埋め込まれた導電性部材を介して電気的に接続した構造を言う。図32は、貫通電極構造の半導体チップを模式的に示す断面図、図33は図32に示す半導体チップを2枚積層した状態を模式的に示す断面図である。図32に示す半導体チップ65は、表面3aに複数のバンプ電極表面側突起電極66が、裏面3bに複数のバンプ電極裏面側突起電極67が、それぞれ形成されている。そして、バンプ電極66、67のそれぞれは、半導体チップ3を厚さ方向に貫通する貫通孔68aに埋め込まれた配線導電性部材、表裏導通配線68を介して電気的接続されている。バンプ電極66、67は、例えば半田から成り、配線68は、例えば銅から成る。このような貫通電極構造の半導体チップ65は、図33に示すように、バンプ電極66、67を接続することで、複数の半導体チップ65を電気的に接続することができる。言い換えれば、貫通電極構造の半導体チップ65は、図29に示すような配線基板2を介さずに、複数の半導体チップ65を電気的に接続することができる。このため、図33に示す複数の半導体チップ65の積層構造体を、例えば図29に示す配線基板2に搭載する場合、配線基板2における配線パターンのレイアウトを単純化することができるので、配線基板の小型化や薄型化の観点で有利である。なお、図33では表面3aの平面寸法が同じ2枚の半導体チップ65を積み重ねた例を示しているが、例えば、裏面3b側に配線パターンを形成すれば、表面3aの平面寸法が異なる半導体チップを積み重ね、かつ、電気的に接続することも可能である。図32に示す貫通電極構造の半導体チップ65は、半導体チップ3と略同様のフローで製造することができるが、相違点について簡単に説明する。図34は、図7に対する他の変形例を示す断面図、図35は、図5に示す裏面研削工程の後で、半導体ウエハのチップ領域に貫通孔を形成する貫通孔形成工程を示す拡大断面図、図36は、図35に示す貫通孔形成工程の後で、貫通孔内に導電性部材を埋め込む導電性部材埋め込み工程を示す拡大断面図である。また、図37は図36に示す導電性部材埋め込み工程の後で、チップ領域の裏面側にバンプ電極を形成する裏面側突起電極形成工程を示す拡大断面図である。なお、図35~図37ではウエハ10が有する複数のチップ領域10cのうちの一つを拡大して示している。貫通電極構造の半導体チップ65取得する半導体チップ準備工程図5参照には、以下の工程が含まれる。まず、ウエハ準備工程図5参照では、図34に示すように、例えば半田からなるバンプ電極表面側突起電極66を形成する。バンプ電極66は、例えば、半田ボールをパッド3d上に配置して、この半田ボールを溶融させることによりパッド3dと接合することができる。次に、裏面研削工程図5参照でウエハ10の厚さを、例えば50μm以下まで薄くした後で、図35に示すように、複数のチップ領域10cのそれぞれに、複数の貫通孔68aを形成する。複数の貫通孔68aは、例えばエッチングにより、チップ領域の裏面3b側から表面3a側に向かって形成し、バンプ電極66が接合されたパッド3dに達するまでパッド3dの裏面が露出するまで穿通する。次に、図36に示すように、複数の貫通孔68aのそれぞれに例えば銅からなる配線68を埋め込み、複数のバンプ電極66と複数の配線68をそれぞれ電気的に接続する。複数の配線68が裏面3b上で短絡することを防止するため、導電性部材を埋め込んだ後で、裏面3bを例えばCMPChemicalMechanicalPolishing法により研磨して、裏面3b上の導電性部材を取り除くことが好ましい。なお、図示は省略するが、この後、裏面3b上に配線パターンを形成することもできる。次に、図37に示すように、複数のチップ領域10cの裏面3bに複数のバンプ電極裏面側突起電極67を形成し、それぞれ複数の貫通孔68aに埋め込まれた配線68と電気的に接続する。上記の通り、貫通電極構造の半導体チップ65の製造工程では、貫通孔68aを容易に形成するため、チップ領域10cの厚さを薄く例えば50μm以下に形成した後で貫通孔68aを形成することが好ましい。また、複数の半導体チップ65を積層した半導体装置を薄型化する観点からも、裏面研削工程ではウエハ10の厚さが50μm以下となるまで研削することがこのましい。このため、前記実施の形態で説明した技術を適用することが好適である。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。以下、前記実施の形態中で説明した態様以外の変形例について説明する。例えば、前記変形例では、それぞれ、前記実施の形態で説明した実施態様との相違点を解り易くするため、それぞれ図1~図23に対する変形例として説明したが、これらの変形例を組み合わせて適用することができる。