"基体上に、表面のRMS粗さが10nm以下の基体表面平坦化層を形成して複合基体を得る工程と、前記複合基体の前記基体表面平坦化層側に半導体結晶層を貼り合わせて複合基板を得る工程と、前記複合基板の前記半導体結晶層上に少なくとも1層の半導体層を成長させる工程と、前記基体表面平坦化層をウェットエッチングで除去することにより、前記基体から前記半導体結晶層を分離して、前記半導体結晶層および前記半導体層を含む半導体ウエハを得る工程と、を含む半導体ウエハの製造方法。前記基体表面平坦化層の厚さが0.1μm以上50μm以下である請求項1に記載の半導体ウエハの製造方法。前記基体表面平坦化層は、ケイ素酸化物、ケイ素窒化物、金属酸化物および金属からなる群から選ばれる少なくともひとつを含む請求項1または請求項2に記載の半導体ウエハの製造方法。前記基体の熱膨張係数と前記半導体結晶層の熱膨張係数との差が4.5×106K1以下である請求項1から請求項3のいずれかに記載の半導体ウエハの製造方法。前記基体は、焼結体および金属からなる群から選ばれる少なくともひとつを含む請求項1から請求項4のいずれかに記載の半導体ウエハの製造方法。前記半導体結晶層は、III-V族化合物半導体結晶、II-VI族化合物半導体結晶および酸化物半導体結晶からなる群から選ばれる少なくともひとつを含む請求項1から請求項5のいずれかに記載の半導体ウエハの製造方法。前記複合基体の前記基体表面平坦化層側に前記半導体結晶層を貼り合わせて前記複合基板を得る工程において、前記基体表面平坦化層と前記半導体結晶層との間に接合層を介在させて、前記基体表面平坦化層と前記半導体結晶層とを貼り合わせる請求項1から請求項6のいずれかに記載の半導体ウエハの製造方法。前記複合基体の前記基体表面平坦化層側に前記半導体結晶層を貼り合わせて前記複合基板を得る工程において、前記半導体結晶層と前記接合層との間にかつ前記半導体結晶層に接して形成された結晶表面平坦化層をさらに介在させて、前記基体表面平坦化層と前記半導体結晶層とを貼り合わせる請求項7に記載の半導体ウエハの製造方法。前記結晶表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物、金属酸窒化物および金属からなる群から選ばれる少なくともひとつを含む請求項8に記載の半導体ウエハの製造方法。基体と、前記基体上に配置された基体表面平坦化層と、を含み、前記基体表面平坦化層は、表面のRMS粗さが10nm以下であり、厚さが0.1μm以上50μm以下である複合基体。前記基体表面平坦化層は、ケイ素酸化物、ケイ素窒化物、金属酸化物および金属からなる群から選ばれる少なくともひとつを含む請求項10に記載の複合基体。前記基体は、焼結体および金属からなる群から選ばれる少なくとも1つを含む請求項10または請求項11に記載の複合基体。請求項10に記載の複合基体と、前記複合基体の前記基体表面平坦化層側に配置された半導体結晶層と、を含み、前記基体の熱膨張係数と前記半導体結晶層の熱膨張係数との差が4.5×106K1以下である複合基板。前記基体表面平坦化層は、ケイ素酸化物、ケイ素窒化物、金属酸化物および金属からなる群から選ばれる少なくともひとつを含む請求項13に記載の複合基板。前記基体は、焼結体および金属からなる群から選ばれる少なくとも1つを含む請求項13または請求項14に記載の複合基板。前記半導体結晶層は、III-V族化合物半導体結晶、II-VI族化合物半導体結晶および酸化物半導体結晶からなる群から選ばれる少なくともひとつを含む請求項13から請求項15のいずれかに記載の複合基板。前記基体表面平坦化層と前記半導体結晶層との間に配置された接合層をさらに含む請求項13から請求項16のいずれかに記載の複合基板。前記半導体結晶層と前記接合層との間にかつ前記半導体結晶層に接して配置された結晶表面平坦化層をさらに含む請求項17に記載の複合基板。前記結晶表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物、金属酸窒化物および金属からなる群から選ばれる少なくともひとつを含む請求項18に記載の複合基板。しかし、特開2003-165798号公報特許文献1に開示された方法は、基体をウェットエッチングにより除去しているため、基体を除去するのに長時間を必要とすることから効率が低下し、また、ウェットエッチングが困難な基体には適用できないという問題がある。本発明は、上記問題を解決して、半導体デバイスを効率よく製造するために、基体の種類の如何を問わずに効率よく半導体ウエハを製造することができる半導体ウエハの製造方法、ならびにかかる製造方法に好適に用いられる複合基体および複合基板を提供することを目的とする。本発明は、基体上に、表面のRMS粗さが10nm以下の基体表面平坦化層を形成して複合基体を得る工程と、複合基体の基体表面平坦化層側に半導体結晶層を貼り合わせて複合基板を得る工程と、複合基板の半導体結晶層上に少なくとも1層の半導体層を成長させる工程と、基体表面平坦化層をウェットエッチングで除去することにより、基体から半導体結晶層を分離して、半導体結晶層および半導体層を含む半導体ウエハを得る工程と、を含む半導体ウエハの製造方法である。本発明にかかる半導体ウエハの製造方法において、基体表面平坦化層の厚さを0.1μm以上50μm以下とすることができる。また、基体表面平坦化層は、ケイ素酸化物、ケイ素窒化物、金属酸化物および金属からなる群から選ばれる少なくともひとつを含むことができる。また、基体の熱膨張係数と半導体結晶層の熱膨張係数との差を4.5×106K1以下とすることができる。また、基体は、焼結体および金属からなる群から選ばれる少なくとも1つを含むことができる。また、半導体結晶層は、III-V族化合物半導体結晶、II-VI族化合物半導体結晶および酸化物半導体結晶からなる群から選ばれる少なくともひとつを含むことができる。また、本発明にかかる半導体ウエハの製造方法における複合基体の基体表面平坦化層側に半導体結晶層を貼り合わせて前記複合基板を得る工程において、基体表面平坦化層と半導体結晶層との間に接合層を介在させて、基体表面平坦化層と前記半導体結晶層とを貼り合わせることができる。さらに、半導体結晶層と接合層との間にかつ半導体結晶層に接して形成された結晶表面平坦化層をさらに介在させて、基体表面平坦化層と半導体結晶層とを貼り合わせることができる。ここで、結晶表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物、金属酸窒化物および金属からなる群から選ばれる少なくともひとつを含むことができる。また、本発明は、基体と、基体上に配置された基体表面平坦化層と、を含み、基体表面平坦化層は、表面のRMS粗さが10nm以下であり、厚さが0.1μm以上50μm以下である複合基体である。本発明にかかる複合基体において、基体表面平坦化層は、ケイ素酸化物、ケイ素窒化物、金属酸化物および金属からなる群から選ばれる少なくともひとつを含むことができる。また、基体は、焼結体および金属からなる群から選ばれる少なくとも1つを含むことができる。また、本発明は、上記の複合基体と、複合基体の基体表面平坦化層側に配置された半導体結晶層と、を含み、基体の熱膨張係数と半導体結晶層の熱膨張係数との差が4.5×106K1以下である複合基板である。本発明にかかる複合基板において、基体表面平坦化層は、ケイ素酸化物、ケイ素窒化物、金属酸化物および金属からなる群から選ばれる少なくともひとつを含むことができる。また、基体は、焼結体および金属からなる群から選ばれる少なくとも1つを含むことができる。また、半導体結晶層は、III-V族化合物半導体結晶、II-VI族化合物半導体結晶および酸化物半導体結晶からなる群から選ばれる少なくともひとつを含むことができる。また、本発明にかかる複合基板は、基体表面平坦化層と半導体結晶層との間に配置された接合層をさらに含むことができる。さらに、半導体結晶層と接合層との間にかつ半導体結晶層に接して配置された結晶表面平坦化層をさらに含むことができる。ここで、結晶表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物、金属酸窒化物および金属からなる群から選ばれる少なくともひとつを含むことができる。本発明によれば、半導体デバイスを効率よく製造するために、基体の種類の如何を問わずに効率よく半導体ウエハを製造することができる半導体ウエハの製造方法、ならびにかかる製造方法に好適に用いられる複合基体および複合基板を提供することができる。[実施形態1]図1を参照して、本発明の一実施形態である半導体ウエハの製造方法は、基体10上に、表面のRMS粗さが10nm以下の基体表面平坦化層12を形成して複合基体1を得る工程図1Aと、複合基体1の基体表面平坦化層12側に半導体結晶層20aを貼り合わせて複合基板3A,3B,3Cを得る工程図1B1、B2およびB3と、複合基板3A,3B,3Cの半導体結晶層20a上に少なくとも1層の半導体層30を成長させる工程図1C1、C2およびC3と、基体表面平坦化層12をウェットエッチングで除去することにより、基体10から半導体結晶層20aを分離して、半導体結晶層20aおよび半導体層30を含む半導体ウエハ5を得る工程図1D1、D2およびD3と、を含む。本実施形態の半導体ウエハの製造方法によれば、基体10の種類の如何を問わずに効率よく半導体ウエハ5を製造することができる。{複合基体を得る工程}図1Aを参照して、複合基体1を得る工程は、基体10を準備するサブ工程と、基体10上に基体表面平坦化層12を形成するサブ工程とを含み、さらに基体表面平坦化層12の表面を研磨するサブ工程を含むことができる。基体の準備サブ工程基体10を準備する工程において、準備される基体10は、特に制限はないが、その熱膨張係数の調整が容易な観点から、焼結体および金属からなる群から選ばれる少なくともひとつを含むことが好ましい。焼結体は、特に制限はないが、ケイ素酸化物および金属酸化物からなる群から選ばれる少なくともひとつを含むことが好ましい。ここで、ケイ素酸化物としてSiO2などが好適に挙げられ、金属酸化物としてMgO、Al2O3、TiO2、ZrO2などが好適に挙げられ、ケイ素酸化物および金属酸化物の複合酸化物としてMgO-SiO2、Al2O3-SiO2、TiO2-SiO2、ZrO2-SiO2などが好適に挙げられる。焼結体においては、焼結体の化学組成を変えることにより、その熱膨張係数を容易に調整することができる。金属は、特に制限はなく、単体金属および合金を含む。ここで、単体金属としてMo、Ta、Ni、Ptなどが好適に挙げられ、合金としてMo-Cu、Cu-W、Ni-Cr-Feなどが好適に挙げられる。基体表面平坦化層の形成サブ工程基体表面平坦化層12を形成するサブ工程において、基体表面平坦化層12を形成する方法は、特に制限はないが、表面のRMS粗さが10nm程度またはそれ以下と細かい基体表面平坦化層を形成する観点から、CVD化学気相堆積法、スパッタ法、蒸着法などの気相法、スピンコート法、溶射法などの液相法などが好ましい。特に、表面のRMS粗さが1.0nm程度またはそれ以下と極めて細かい基体表面平坦化層を形成する観点から、スピンコート法、CVD法、蒸着法などが好ましい。基体表面平坦化層12は、後工程において、その上に半導体結晶層を貼り合わせることができる観点、または、その上に均一で平坦な表面を有する接合層を形成しさらにその接合層に半導体結晶層を貼り合わせることができる観点から、その表面のRMS粗さが、10nm以下が必要であり、1.0nm以下が好ましく、0.7nm以下がより好ましく、0.5nm以下がさらに好ましい。ここで、表面のRMS二乗平均平方根粗さとは、粗さ曲面において、その平均面の方向に基準面積だけ抜き取り、この抜き取り部分の平均線面から測定曲面までの偏差の2乗を平均した値の平方根をいい、JISB0601-2001に規定するRqに相当する。表面のRMS粗さは、AFM原子間力顕微鏡で測定することができる。また、基体表面平坦化層12の厚さは、特に制限はないが、後工程における基体表面平坦化層12のウェットエッチングを容易にする観点、および基体10が焼結体である場合には基体10上に配置される基体表面平坦化層12の表面のRMS粗さを10nm以下好ましくは1.0nm以下に細かくする観点から、0.1μm以上が好ましく、0.5μm以上がより好ましい。また、基体表面平坦化層12の形成コストを低減する観点から、50μm以下が好ましく、20μm以下がより好ましい。また、基体表面平坦化層12は、特に制限はないが、後工程における基体表面平坦化層12のウェットエッチングを容易にする観点、およびその表面の平坦性が高く半導体結晶層および接合層との接合性が高い観点から、ケイ素酸化物、ケイ素窒化物、金属酸化物および金属からなる群から選ばれる少なくともひとつを含むことが好ましい。ここで、ケイ素酸化物としてSiO2などが好適に挙げられ、ケイ素窒化物としてSi3N4などが好適に挙げられ、金属酸化物としてMgO、Al2O3、TiO2、Y2O3、ZrO2などが好適に挙げられ、ケイ素酸化物および金属酸化物の複合酸化物としてMgO-SiO2、Al2O3-SiO2、TiO2-SiO2、ZrO2-SiO2などが好適に挙げられる。また、金属は、特に制限はなく、単体金属および合金を含む。ここで、単体金属としてMo、Pt、Ni、Al、W、Taなどが好適に挙げられ、合金としてMo-Cu、Cu-W、Ni-Cr-Feなどが好適に挙げられる。基体表面平坦化層の表面の研磨サブ工程基体表面平坦化層12の表面を研磨するサブ工程により、基体10上に形成された基体表面平坦化層12の表面のRMS粗さを確実に10nm以下好ましくは1.0nm以下にすることができる。基体表面平坦化層12の表面を研磨する方法には、表面のRMS粗さを10nm以下好ましくは1.0nm以下にできるものであれば特に制限はなく、機械的研磨、化学機械的研磨CMP、化学研磨などの方法が好適に挙げられる。{複合基板を得る工程}図1B1、B2およびB3を参照して、複合基板3A,3B,3Cを得る工程は、複合基体1の基体表面平坦化層12側に半導体結晶層20aを貼り合わせることにより行なわれる。かかる工程によれば、結晶性の高い半導体結晶層20aを有する複合基板3A,3B,3Cが効率よく得られる。ここで、複合基板3A、複合基板3Bおよび複合基板3Cは、複合基体1と半導体結晶層20aとの接合形態がそれぞれ互いに異なっており、それぞれ異なる以下のサブ工程により製造される。複合基板3Aを得る工程図2および図4を参照して、複合基板3Aは、複合基体1と、複合基体1の基体表面平坦化層12上に配置されている半導体結晶層20aと、を含む。たとえば、複合基板3Aは、複合基体1の基体表面平坦化層12と半導体結晶層20aとが直接接合された形態を有する。図2A1、B1、C1およびD1を参照して、複合基板3Aを得る工程は、複合基体1の基体表面平坦化層12に直接半導体結晶層20aを貼り合わせることにより行なわれる。具体的には、複合基板3Aを得る工程は、複合基体1を準備するサブ工程図2A1、表面から所定の深さにイオン注入領域20iが形成された半導体結晶体20を準備するサブ工程図2B1、複合基体1の基体表面平坦化層12の表面と上記の半導体結晶体20のイオン注入領域20i側の表面とを貼り合わせるサブ工程図2C1、および半導体結晶体20をイオン注入領域20iで分離するサブ工程図2D1と、を含む。図2A1を参照して、複合基体1を準備するサブ工程は、上記の複合基体1を得る工程と同様であり、ここでは繰り返さない。図2B1を参照して、イオン注入領域20iが形成された半導体結晶体20を準備するサブ工程は、半導体結晶体20の表面から所定の深さの領域にイオンIを注入することにより行われる。注入されるイオンIは、特に制限はないが、半導体結晶体20のイオン注入による結晶性の低下を低減する観点から、質量数の小さいイオン、たとえば水素イオン、ヘリウムイオンなどが好ましい。半導体結晶体20のイオン注入領域20iは、イオン注入により、他の領域に比べて脆化する。図2C1を参照して、複合基体1の基体表面平坦化層12の表面と上記の半導体結晶体20のイオン注入領域20i側の表面とを貼り合わせる工程における貼り合わせ方法は、特に制限はなく、互いに貼り合わせる表面を洗浄して直接貼り合わせその後30°C~1000°Cに昇温して接合する直接接合法、互いに貼り合わせる表面をプラズマやイオンなどで活性化させて接合する表面活性化法、などが好適に用いられる。こうして、複合基体1の基体表面平坦化層12に直接半導体結晶体20を接合させた基体結晶接合体2Aが得られる。図2D1を参照して、半導体結晶体20をイオン注入領域20iで分離するサブ工程における分離方法は、特に制限はなく、貼り合わされた基体結晶接合体2Aに熱および/または応力を加える方法が好適に用いられる。かかる方法によれば、半導体結晶体20を、その脆化されたイオン注入領域20iで、複合基体1の基体表面平坦化層12に接合した半導体結晶層20aと残りの半導体結晶体20bとに分離して、複合基体1と複合基体1の基体表面平坦化層12に接合した半導体結晶層20aとを含む複合基板3Aが効率よく得られる。複合基板3Bを得る工程図2および図5を参照して、複合基板3Bは、複合基板3A図2および図4の基体表面平坦化層12と半導体結晶層20aとの間に配置された接合層14をさらに含む。たとえば、複合基板3Bは、複合基体1の基体表面平坦化層12と半導体結晶層20aとが接合層14を介在させて接合された形態を有する。図2A2、B2、C2およびD2を参照して、複合基板3Bを得る工程は、基体表面平坦化層12と半導体結晶層20aとの間に接合層14を介在させて、基体表面平坦化層12と半導体結晶層20aとを貼り合わせることにより行われる。具体的には、複合基板3Bを得る工程は、基体表面平坦化層12に接合層14aが形成された複合基体1を準備するサブ工程図2A2、表面に接合層14bが形成され半導体結晶体20と接合層14との界面から所定の深さにイオン注入領域20iが形成された半導体結晶体20を準備するサブ工程図2B2、複合基体1の基体表面平坦化層12に形成された接合層14aの表面と上記の半導体結晶体20に形成された接合層14bの表面とを貼り合わせるサブ工程図2C2、および半導体結晶体20をイオン注入領域20iで分離するサブ工程図2D2と、を含む。なお、半導体結晶体20に形成する接合層14bは省略することもできる。図2A2を参照して、上記の複合基体1を準備するサブ工程において、複合基体1の基体表面平坦化層12上に接合層14aを形成する方法には、特に制限はなく、スパッタ法、CVD法、蒸着法などが好適に用いられる。図2B2を参照して、上記の半導体結晶体20を準備するサブ工程において、半導体結晶体20の表面に接合層14bを形成する方法には、特に制限はなく、スパッタ法、CVD法、蒸着法などが好適に用いられる。また、半導体結晶体20と接合層14との界面から所定の深さにイオン注入領域20iが形成する方法は、上記界面から半導体結晶体20の所定の深さの領域にイオンIを注入することにより行われる。注入されるイオンIは、質量数の小さいイオン、たとえば水素イオン、ヘリウムイオンなどが好ましい。半導体結晶体20のイオン注入領域20iは、イオン注入により、他の領域に比べて脆化する。図2C2を参照して、複合基体1の基体表面平坦化層12に形成された接合層14aの表面と上記の半導体結晶体20に形成された接合層14bの表面とを貼り合わせるサブ工程における貼り合わせ方法は、上記と同様に、直接接合法、表面活性化法などが好適に用いられる。かかる貼り合わせにおいては、接合性を高める観点から、接合層14aと接合層14bとは同じまたは近似する化学組成を有することが好ましい。同じ化学組成を有する接合層14aと接合層14bとを接合すると一体化して接合層14が形成される。こうして、複合基体1の基体表面平坦化層12に接合層14を介在させて半導体結晶体20を接合させた基体結晶接合体2Bが得られる。図2D2を参照して、半導体結晶体20をイオン注入領域20iで分離するサブ工程における分離方法は、複合基板3Aの製造方法の場合と同様であるので、ここでは繰り返さない。こうして、複合基体1と複合基体1の基体表面平坦化層12に接合した接合層14と、接合層14に接合した半導体結晶層20aとを含む複合基板3Bが効率よく得られる。ここで、接合層14は、特に制限はないが、複合基体1の基体表面平坦化層12と半導体結晶層20aとの接合性を向上させる効果が高い観点から、ケイ素酸化物、金属酸化物、金属窒化物、金属酸窒化物などが好ましい。また、接合層14の厚さは、特に制限はないが、基体表面平坦化層12と半導体結晶層20aとの接合性を向上させる効果が高い観点から、10nm以上10000nm以下が好ましく、200nm以上2000nm以下がより好ましい。複合基板3Cを得る工程図2および図6を参照して、複合基板3B図2および図5の半導体結晶層20aと接合層14との間にかつ半導体結晶層20aに接して配置された結晶表面平坦化層22をさらに含む。たとえば、複合基板3Cは、複合基体1の基体表面平坦化層12と半導体結晶層20aに接する結晶表面平坦化層22とが接合層14を介在させて接合された形態を有する。図2A2、B3、C3およびD3を参照して、複合基板3Cを得る工程は、基体表面平坦化層12と半導体結晶層20aとの間に接合層14を介在させ、さらに半導体結晶層20aと接合層14との間にかつ半導体結晶層20aに接して形成された結晶表面平坦化層22を介在させて、基体表面平坦化層12と半導体結晶層20aとを貼り合わせることにより行われる。具体的には、複合基板3Cを得る工程は、基体表面平坦化層12に接合層14aが形成された複合基体1を準備するサブ工程図2A2、表面に結晶表面平坦化層22および接合層14bがこの順に形成され半導体結晶体20と結晶表面平坦化層22との界面から所定の深さにイオン注入領域20iが形成された半導体結晶体20を準備するサブ工程図2B3、複合基体1の基体表面平坦化層12に形成された接合層14aの表面と上記の半導体結晶体20に形成された結晶表面平坦化層22に形成された接合層14bの表面とを貼り合わせるサブ工程図2C3、および半導体結晶体20をイオン注入領域20iで分離するサブ工程図2D3と、を含む。なお、半導体結晶体20に形成する接合層14bは省略することもできる。図2A2を参照して、上記の複合基体1を準備するサブ工程は、複合基板3Bを得る工程の場合と同様であるので、ここでは繰り返さない。図2B3を参照して、上記の半導体結晶体20を準備するサブ工程において、半導体結晶体20の表面に結晶表面平坦化層22を形成する方法には、特に制限はなく、特に制限はないが、表面のRMS粗さが10nm程度またはそれ以下と細かい基体表面平坦化層を形成する観点から、CVD法、スパッタ法、蒸着法などの気相法、スピンコート法、溶射法などの液相法などが好ましい。特に、表面のRMS粗さが1.0nm程度またはそれ以下と極めて細かい基体表面平坦化層を形成する観点から、スピンコート法、CVD法、蒸着法が好ましい。また、結晶表面平坦化層22の表面に接合層14bを形成する方法には、特に制限はなく、スパッタ法、CVD法、蒸着法などが好適に用いられる。また、半導体結晶体20と結晶表面平坦化層22との界面から所定の深さにイオン注入領域20iが形成する方法は、上記界面から半導体結晶体20の所定の深さの領域にイオンIを注入することにより行われる。注入されるイオンIは、質量数の小さいイオン、たとえば水素イオン、ヘリウムイオンなどが好ましい。半導体結晶体20のイオン注入領域20iは、イオン注入により、他の領域に比べて脆化する。ここで、結晶表面平坦化層22は、特に制限はないが、その表面の平坦性が高く接合層との接合性が高い観点から、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物、金属酸窒化物および金属からなる群から選ばれる少なくともひとつを含むことが好ましい。ケイ素酸化物としてSiO2などが好適に挙げられ、ケイ素窒化物としてSi3N4などが好適に挙げられ、ケイ素酸窒化物酸窒化シリコンとしてSiONなどが好適に挙げられ、金属酸化物としてMgO、Al2O3、TiO2、Y2O3、ZrO2などが好適に挙げられ、ケイ素酸化物および金属酸化物の複合酸化物としてMgO-SiO2、Al2O3-SiO2、TiO2-SiO2、ZrO2-SiO2などが好適に挙げられる。金属窒化物としてTiN、GaN、AlN、HfNなどが好適に挙げられる。金属酸窒化物としてAlONなどの酸窒化アルミニウム、TaONなどの酸窒化タンタルなどが好適に挙げられる。金属として、Mo、W、Cu、Taなどが好適に挙げられる。また、結晶表面平坦化層22の厚さは、特に制限はないが、半導体結晶層20aに接して配置される結晶表面平坦化層22の表面のRMS粗さを10nm以下好ましくは1.0nm以下に細かくする観点から、0.1μm以上が好ましく、0.5μm以上がより好ましい。また、基体表面平坦化層12の形成コストを低減する観点から、50μm以下が好ましく、20μm以下がより好ましい。図2C3を参照して、複合基体1の基体表面平坦化層12に形成された接合層14aの表面と上記の半導体結晶体20に形成された結晶表面平坦化層22に形成された接合層14bの表面とを貼り合わせるサブ工程における貼り合わせ方法は、上記と同様に、直接接合法、表面活性化法などが好適に用いられる。かかる貼り合わせにおいては、接合性を高める観点から、接合層14aと接合層14bとは同じまたは近似する化学組成を有することが好ましい。同じ化学組成を有する接合層14aと接合層14bとを接合すると一体化して接合層14が形成される。こうして、複合基体1の基体表面平坦化層12に接合層14を介在させて結晶表面平坦化層22が形成された半導体結晶体20を接合させた基体結晶接合体2Cが得られる。図2D3を参照して、半導体結晶体20をイオン注入領域20iで分離するサブ工程における分離方法は、複合基板3A,3Bを得る工程の場合と同様であるので、ここでは繰り返さない。こうして、複合基体1と複合基体1の基体表面平坦化層12に接合した接合層14と、接合層14に接合した結晶表面平坦化層22と、結晶表面平坦化層22に接合した半導体結晶層20aとを含む複合基板3Cが効率よく得られる。上記のようにして得られる複合基板3A,3B,3Cは、特に制限はないが、後工程において複合基板3A,3B,3Cの半導体結晶層20a上に、結晶性の高い半導体層を、クラックを発生させることなく成長させる観点から、基体10の熱膨張係数と半導体結晶層の熱膨張係数との差が4.5×106K1以下であることが好ましく、2.0×106K1以下であることがより好ましい。また、複合基板3A,3B,3Cにおいて、半導体結晶層20aは、特に制限はないが、複合化により高価な結晶の使用量を削減し省資源およびコスト低減の効果が大きい観点から、III-V族化合物半導体結晶、II-VI族化合物半導体結晶および酸化物半導体結晶からなる群から選ばれる少なくともひとつを含むことが好ましい。ここで、III-V族化合物半導体結晶としては、GaAs結晶、GaN結晶、AlN結晶、AlxGa1xN結晶0<x<1、InyGa1yN結晶0<y≦1などが好適に挙げられる。II-VI族化合物半導体結晶にはCdSe結晶、ZnS結晶などが好適に挙げられる。酸化物半導体結晶には、ZnO結晶、ITOインジウムスズ酸化物結晶、TiO2結晶などが好適に挙げられる。{半導体層の成長工程}図1C1、C2およびC3を参照して、半導体層30を成長させる工程は、複合基板3A,3B,3Cの半導体結晶層20a上に少なくとも1層の半導体層30を成長させることにより行なわれる。半導体層30を成長させる方法は、特に制限はないが、結晶性の高い半導体層30を成長させる観点から、MOCVD有機金属化学気相堆積法、MBE分子線成長法、HVPEハイドライド気相成長法、昇華法、スパッタ法、EB電子線蒸着法、PLDパルスレーザ堆積法などの気相法、LPE液相成長法、フラックス法、ゾルゲル法などの液相法などが、好適に用いられる。こうして、複合基板3A,3B,3Cの半導体結晶層20a上に少なくとも1層の半導体層30が配置された基板半導体層接合体4A,4B,4Cが得られる。{半導体ウエハを得る工程}図1D1、D2およびD3を参照して、半導体ウエハ5を得る工程は、基板半導体層接合体4A,4B,4Cの基体表面平坦化層12をウェットエッチングで除去することにより、基体10から半導体結晶層20aを分離することにより行なわれる。こうして、半導体結晶層20aおよび半導体層30を含む半導体ウエハ5が効率よく得られる。ここで、基体表面平坦化層12をウェットエッチングするエッチング液は、基体表面平坦化層12の化学組成により適宜選択することができる。たとえば、基体表面平坦化層12が、SiO2などのケイ素酸化物、Si3N4などのケイ素窒化物などを含む場合は、エッチング液としてHF溶液などが好適に用いられる。基体表面平坦化層12が、Moなどの金属、Mo-Cuなどの合金を含む場合は、エッチング液としてHF-NNO3の混合溶液などが好適に用いられる。基体表面平坦化層12が、Ptなどの金属を含む場合は、エッチング液として王水などが好適に用いられる。基体表面平坦化層12が、Niなどの金属を含む場合は、エッチング液としてHCl溶液などが好適に用いられる。基体表面平坦化層12が、Alなどの金属を含む場合は、エッチング液としてNaOH溶液などが好適に用いられる。基体表面平坦化層12が、Wなどの金属を含む場合は、エッチング液としてH2O2溶液などが好適に用いられる。なお、得られた基板半導体層接合体4A,4B,4Cにおいて、半導体結晶層20aおよび半導体結晶層20a上に形成された少なくとも1層の半導体層30が薄くて機械的強度が弱い場合には、基体表面平坦化層12をウェットエッチングで除去することにより得られる半導体ウエハかかる半導体ウエハは、半導体結晶層20aおよび半導体層30で形成されるの機械的強度を補強するために、基体表面平坦化層12をウェットエッチングで除去する前に、半導体層30に支持基板図示せずを貼り合わせることなどにより、半導体層30を補強することが好ましい。[実施形態2]{複合基体}図3を参照して、本発明にかかる別の実施形態である複合基体1は、基体10と、基体10上に配置された基体表面平坦化層12と、を含み、基体表面平坦化層12は、表面のRMS粗さが10nm以下であり、厚さが0.1μm以上50μm以下である。本実施形態の複合基体1は、基体10上に基体表面平坦化層12が配置され、かつ、その基体表面平坦化層12の表面のRMS粗さが10nm以下であるため、その基体表面平坦化層12に半導体結晶層を貼り合わせて複合基板を得ることができる。また、本実施形態の複合基体1は、厚さが0.1μm以上50μm以下であるため、ウェットエッチングにより容易に除去することができる。基体本実施形態の複合基体1における基体10は、特に制限はないが、その熱膨張係数を調整が容易な観点から、焼結体および金属からなる群から選ばれる少なくともひとつを含むことが好ましい。焼結体は、特に制限はないが、ケイ素酸化物および金属酸化物からなる群から選ばれる少なくともひとつを含むことが好ましい。ここで、ケイ素酸化物としてSiO2などが好適に挙げられ、金属酸化物としてMgO、Al2O3、TiO2、ZrO2などが好適に挙げられ、ケイ素酸化物および金属酸化物の複合酸化物としてMgO-SiO2、Al2O3-SiO2、TiO2-SiO2、ZrO2-SiO2などが好適に挙げられる。焼結体においては、焼結体の化学組成を変えることにより、その熱膨張係数を容易に調整することができる。金属は、特に制限はなく、単体金属および合金を含む。ここで、単体金属としてMo、Ta、Ni、Ptなどが好適に挙げられ、合金としてMo-Cu、Cu-W、Ni-Cr-Feなどが好適に挙げられる。基体表面平坦化層本実施形態の複合基体1における基体表面平坦化層12は、特に制限はないが、後工程における基体表面平坦化層12のウェットエッチングを容易にする観点、およびその表面の平坦性が高く半導体結晶層および接合層との接合性が高い観点から、ケイ素酸化物、ケイ素窒化物、金属酸化物および金属からなる群から選ばれる少なくともひとつを含むことが好ましい。ここで、ケイ素酸化物としてSiO2などが好適に挙げられ、ケイ素窒化物としてSi3N4などが好適に挙げられ、金属酸化物としてMgO、Al2O3、TiO2、Y2O3、ZrO2などが好適に挙げられ、ケイ素酸化物および金属酸化物の複合酸化物としてMgO-SiO2、Al2O3-SiO2、TiO2-SiO2、ZrO2-SiO2などが好適に挙げられる。また、金属は、特に制限はなく、単体金属および合金を含む。ここで、単体金属としてMo、Pt、Ni、Al、W、Taなどが好適に挙げられ、合金としてMo-Cu、Cu-W、Ni-Cr-Feなどが好適に挙げられる。本実施形態の複合基体1における基体表面平坦化層12の表面のRMS粗さは、後工程において、その上に半導体結晶層を貼り合わせることができる観点、または、その上に均一で平坦な表面を有する接合層を形成しさらにその接合層に半導体結晶層を貼り合わせることができる観点から、10nm以下が必要であり、1.0nm以下が好ましく、0.7nm以下がより好ましく、0.5nm以下がさらに好ましい。また、基体表面平坦化層12の厚さは、特に制限はないが、後工程における基体表面平坦化層12のウェットエッチングを容易にする観点、および基体10が焼結体である場合には基体10上に配置される基体表面平坦化層12の表面のRMS粗さを10nm以下好ましくは1.0nm以下に細かくする観点から、0.1μm以上が好ましく、0.5μm以上がより好ましい。また、基体表面平坦化層12の形成コストを低減する観点から、50μm以下が好ましく、20μm以下がより好ましい。[実施形態3]{複合基板}図4~図6を参照して、本発明のさらに別の実施形態である複合基板3A,3B,3Cは、実施形態2の複合基体1と、複合基体1の基体表面平坦化層12側に配置された半導体結晶層20aと、を含み、基体10の熱膨張係数と半導体結晶層の熱膨張係数との差が4.5×106K1以下である。本実施形態の複合基板3A,3B,3Cは、複合基体1と半導体結晶層20aとの接合性が高く、複合基体1中の基体10の熱膨張係数と半導体結晶層20aの熱膨張係数との差が4.5×106K1以下と小さいため、複合基板3A,3B,3Cの半導体結晶層20a上に、結晶性の高い半導体層を、クラックを発生させることなくエピタキシャル成長させて、特性の高い半導体デバイスを形成することができる。本実施形態の複合基板3A,3B,3Cにおいては、複合基体1と半導体結晶層20aとの接合形態の違いにより、いくつかの異なる具体的形態をとる。それらの具体的形態をそれぞれ以下に説明する。複合基板3A図4を参照して、複合基板3Aは、複合基体1と、複合基体1の基体表面平坦化層12上に配置されている半導体結晶層20aと、を含む。たとえば、複合基板3Aは、複合基体1の基体表面平坦化層12と半導体結晶層20aとが直接接合された形態を有する。かかる複合基板3Aは、基体10が研磨によっても表面のRMS粗さの低減が困難な焼結体で形成されている場合においても、基体10上に配置された基体表面平坦化層12により、基体10と半導体結晶層20aとの接合が可能となったものである。複合基板3B図5を参照して、複合基板3Bは、複合基板3A図3の基体表面平坦化層12と半導体結晶層20aとの間に配置された接合層14をさらに含む。たとえば、複合基板3Bは、複合基体1の基体表面平坦化層12と半導体結晶層20aとが接合層14を介在させて接合された形態を有する。かかる複合基板3Bは、接合層14により、複合基体1の基体表面平坦化層12と半導体結晶層20aとの接合性が向上したものである。ここで、接合層14は、特に制限はないが、複合基体1の基体表面平坦化層12と半導体結晶層20aとの接合性を向上させる効果が高い観点から、ケイ素酸化物、金属酸化物、金属窒化物、金属酸窒化物などが好ましい。また、接合層14の厚さは、特に制限はないが、基体表面平坦化層12と半導体結晶層20aとの接合性を向上させる効果が高い観点から、10nm以上10000nm以下が好ましく、200nm以上2000nm以下がより好ましい。複合基板3C図6を参照して、複合基板3Cは、複合基板3B図5の半導体結晶層20aと接合層14との間にかつ半導体結晶層20aに接して配置された結晶表面平坦化層22をさらに含む。たとえば、複合基板3Cは、複合基体1の基体表面平坦化層12と半導体結晶層20aに接する結晶表面平坦化層22とが接合層14を介在させて接合された形態を有する。かかる複合基板3Cは、接合層14および結晶表面平坦化層22により、複合基体1の基体表面平坦化層12と半導体結晶層20aとの接合性がさらに向上したものである。ここで、結晶表面平坦化層22は、特に制限はないが、その表面の平坦性が高く接合層との接合性が高い観点から、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物、金属酸窒化物および金属からなる群から選ばれる少なくともひとつを含むことが好ましい。ケイ素酸化物としてSiO2などが好適に挙げられ、ケイ素窒化物としてSi3N4などが好適に挙げられ、ケイ素酸窒化物酸窒化シリコンとしてSiONなどが好適に挙げられ、金属酸化物としてMgO、Al2O3、TiO2、Y2O3、ZrO2などが好適に挙げられ、ケイ素酸化物および金属酸化物の複合酸化物としてMgO-SiO2、Al2O3-SiO2、TiO2-SiO2、ZrO2-SiO2などが好適に挙げられる。金属窒化物としてTiN、GaN、AlN、HfNなどが好適に挙げられる。金属酸窒化物としてAlONなどの酸窒化アルミニウム、TaONなどの酸窒化タンタルなどが好適に挙げられる。金属としてMo、W、Cu、Taなどが好適に挙げられる。また、結晶表面平坦化層22の厚さは、特に制限はないが、半導体結晶層20aに接して配置される結晶表面平坦化層22の表面のRMS粗さを10nm以下好ましくは1.0nm以下に細かくする観点から、0.1μm以上が好ましく、0.5μm以上がより好ましい。また、基体表面平坦化層12の形成コストを低減する観点から、50μm以下が好ましく、20μm以下がより好ましい。また、複合基板3A,3B,3Cにおいて、半導体結晶層20aは、特に制限はないが、複合化により高価な結晶の使用量を削減し省資源およびコスト低減の効果が大きい観点から、III-V族化合物半導体結晶、II-VI族化合物半導体結晶および酸化物半導体結晶からなる群から選ばれる少なくともひとつを含むことが好ましい。ここで、III-V族化合物半導体結晶としては、GaAs結晶、GaN結晶、AlN結晶、AlxGa1xN結晶0<x<1、InyGa1yN結晶0<y≦1などが好適に挙げられる。II-VI族化合物半導体結晶にはCdSe結晶、ZnS結晶などが好適に挙げられる。酸化物半導体結晶には、ZnO結晶、ITOインジウムスズ酸化物結晶、TiO2結晶などが好適に挙げられる。実施例11.複合基体の作製図1Aを参照して、基体10として、直径が4インチ101.6mmで厚さが500μmの高密度Al2O3-SiO2焼結基体相対密度98質量を準備した。この高密度Al2O3-SiO2焼結基体の表面を、機械研磨ダイヤモンド砥粒することにより、表面のRMS粗さを20nmとした。ここで、表面のRMS粗さは、AFMを用いて測定した。次に、CVD化学気相堆積法により、高密度Al2O3-SiO2焼結基体基体10上に、基体表面平坦化層12として厚さ20μmのSiO2層を形成することにより、高密度Al2O3-SiO2焼結基体基体10上に配置された厚さ20μmのSiO2層基体表面平坦化層12を含む複合基体1を得た。SiO2層の原料としては、TEOSテトラエトキシシランを用いた。得られた複合基体1のSiO2層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。2.複合基板の作製次に、図2A1およびA2を参照して、複合基体1のSiO2層基体表面平坦化層12上に、CVD法により、厚さ100nmのSiO2層接合層14aを形成した。また、図2B2を参照して、半導体結晶体20として直径4インチで厚さが500μmのGaN結晶体の表面上に、CVD法により、厚さ100nmのSiO2層接合層14bを形成し、さらに、GaN結晶体半導体結晶体20とSiO2層接合層14bとの界面から約150nmの深さのGaN結晶体半導体結晶体20中に、水素イオンを注入した。次に、図2C2を参照して、上記のSiO2層接合層14bおよびSiO2層接合層14bの表面をCMP化学機械的研磨によりRMS粗さを0.5nmとし、酸素プラズマ処理により清浄化した後、両者を重ね合わせて、室温25°C中で7MPaの荷重で加圧することにより貼り合わせて、基体結晶接合体2Bを得た。得られた基体結晶接合体2Bを室温25°Cから300°Cまで3時間かけてゆっくりと昇温することにより、接合強度を高めた。かかる接合により2つのSiO2層接合層14a,14bが一体化して厚さ200nmのSiO2層接合層14が形成された。次に、図2D2を参照して、基体結晶接合体2Bを500°Cに加熱して、応力をかけることにより、GaN結晶体半導体結晶体20をそのイオン注入領域20iにおいてGaN結晶層半導体結晶層20aと残りのGaN結晶体残りの半導体結晶体20bとに分離させて、複合基体1の厚さ20μmのSiO2層基体表面平坦化層12上に厚さ200nmのSiO2層接合層14を介在させて厚さ150nmのGaN結晶層半導体結晶層20aが接合された複合基板3Bを得た図1B2を参照。3.半導体ウエハの作製次に、図1C2を参照して、複合基板3BのGaN結晶層半導体結晶層20a上に、HVPEハイドライド気相成長法により、少なくとも1層の半導体層30として厚さ100μmのGaN層をエピタキシャル成長させて、基板半導体層接合体4Bを得た。次に、図1D2を参照して、基板半導体層接合体4Bを、25質量のHF水溶液に浸漬したところ、21分後に、厚さ20μmのSiO2層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表1にまとめた。実施例2基体表面平坦化層12として、スピンコート法により、厚さ20μmのSiO2層を形成したこと以外は、実施例1と同様にして、複合基体1を作製した。ここで、SiO2層基体表面平坦化層12の形成は、具体的には、SiO2層の原料としてのSiアルコキシドメチルシロキサンポリマーをスピンコートにより高密度Al2O3-SiO2焼結基体基体10上に塗布し、400°Cで熱処理することにより行なった。得られた複合基体1のSiO2層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。次に、実施例1と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHF水溶液に浸漬したところ、22分後に、厚さ20μmのSiO2層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表1にまとめた。実施例3基体表面平坦化層12として、プラズマパウダースプレー法による溶射プラズマ溶射法により、厚さ20μmのSiO2層を形成したこと以外は、実施例1と同様にして、複合基体1を作製した。得られた複合基体1のSiO2層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。次に、実施例1と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHF水溶液に浸漬したところ、18分後に、厚さ20μmのSiO2層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表1にまとめた。実施例4基体表面平坦化層12として、溶射法により、厚さ15μmのMo層を形成したこと以外は、実施例1と同様にして、複合基体1を作製した。得られた複合基体1のMo層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.5nmと細かくできた。次に、実施例1と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHFおよび10質量のHNO3を含む水溶液に浸漬したところ、35分後に、厚さ15μmのMo層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表1にまとめた。実施例5基体表面平坦化層12として、溶射法により、厚さ15μmのMo-Cu層を形成したこと以外は、実施例1と同様にして、複合基体1を作製した。得られた複合基体1のMo-Cu層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。次に、実施例1と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHFおよび10質量のHNO3を含む水溶液に浸漬したところ、32分後に、厚さ15μmのMo-Cu層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表1にまとめた。実施例6基体表面平坦化層12として、蒸着法により、厚さ15μmのPt層を形成したこと以外は、実施例1と同様にして、複合基体1を作製した。得られた複合基体1のPt層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。次に、実施例1と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、王水に浸漬したところ、17分後に、厚さ20μmのPt層基体表面平坦化層12がウェットエッチングにより除去されて、厚さ200nmのSiO2層接合層14、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層したウエハが得られた。かかるウエハを25質量のHF水溶液に浸漬することにより、厚さ200nmのSiO2層接合層14を除去して、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5を得た。結果を表1にまとめた。実施例7基体表面平坦化層12として、蒸着法により、厚さ15μmのNi層を形成したこと以外は、実施例1と同様にして、複合基体1を作製した。得られた複合基体1のNi層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。次に、実施例1と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHCl水溶液に浸漬したところ、18分後に、厚さ15μmのNi層基体表面平坦化層12がウェットエッチングにより除去されて、厚さ200nmのSiO2層接合層14、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層したウエハが得られた。かかるウエハを25質量のHF水溶液に浸漬することにより、厚さ200nmのSiO2層接合層14を除去して、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5を得た。結果を表1にまとめた。実施例8基体表面平坦化層12として、蒸着法により、厚さ15μmのAl層を形成したこと以外は、実施例1と同様にして、複合基体1を作製した。得られた複合基体1のAl層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.3nmと細かくできた。次に、実施例1と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、10質量のNaOH水溶液に浸漬したところ、20分後に、厚さ15μmのAl層基体表面平坦化層12がウェットエッチングにより除去されて、厚さ200nmのSiO2層接合層14、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層したウエハが得られた。かかるウエハを25質量のHF水溶液に浸漬することにより、厚さ200nmのSiO2層接合層14を除去して、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5を得た。結果を表1にまとめた。実施例9基体表面平坦化層12として、蒸着法により、厚さ15μmのW層を形成したこと以外は、実施例1と同様にして、複合基体1を作製した。得られた複合基体1のW層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。次に、実施例1と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、30質量のH2O2水溶液に浸漬したところ、35分後に、厚さ15μmのW層基体表面平坦化層12がウェットエッチングにより除去されて、厚さ200nmのSiO2層接合層14、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層したウエハが得られた。かかるウエハを25質量のHF水溶液に浸漬することにより、厚さ200nmのSiO2層接合層14を除去して、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5を得た。結果を表1にまとめた。実施例10基体10としての高密度Al2O3-SiO2焼結基体の表面を、機械研磨ダイヤモンド砥粒することにより、表面のRMS粗さを8.3nmとしたこと、ならびに、基体表面平坦化層12として、実施例2と同様のスピンコート法により、厚さ0.5μmのSiO2層を形成したこと以外は、実施例1と同様にして、複合基体1を作製した。得られた複合基体1のSiO2層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。次に、実施例1と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHF水溶液に浸漬したところ、68分後に、厚さ0.5μmのSiO2層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表1にまとめた。実施例11基体表面平坦化層12として、実施例2と同様のスピンコート法により、厚さ1μmのSiO2層を形成したこと以外は、実施例10と同様にして、複合基体1を作製した。得られた複合基体1のSiO2層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。次に、実施例1と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHF水溶液に浸漬したところ、63分後に、厚さ1μmのSiO2層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表1にまとめた。実施例12基体表面平坦化層12として、実施例2と同様のスピンコート法により、厚さ10μmのSiO2層を形成したこと以外は、実施例10と同様にして、複合基体1を作製した。得られた複合基体1のSiO2層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。次に、実施例1と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHF水溶液に浸漬したところ、43分後に、厚さ10μmのSiO2層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表1にまとめた。実施例13基体表面平坦化層12として、CVD法により、厚さ1.5μmのSi3N4層を形成したこと以外は、実施例10と同様にして、複合基体1を作製した。得られた複合基体1のSi3N4層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.5nmと細かくできた。次に、実施例1と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHF水溶液に浸漬したところ、58分後に、厚さ1.5μmのSi3N4層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表1にまとめた。実施例141.複合基体の作製図1Aおよび図2A1を参照して、基体10として、直径が4インチ101.6mmで厚さが500μmの高密度Al2O3-SiO2焼結基体相対密度98質量を準備した。この高密度Al2O3-SiO2焼結基体の表面を、機械研磨ダイヤモンド砥粒することにより、表面のRMS粗さを8.3nmとした。次に、実施例2と同様のスピンコート法により、高密度Al2O3-SiO2焼結基体基体10上に、基体表面平坦化層12として厚さ1μmのSiO2層を形成することにより、高密度Al2O3-SiO2焼結基体基体10上に配置された厚さ1μmのSiO2層基体表面平坦化層12を含む複合基体1を得た。得られた複合基体1のSiO2層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。2.複合基板の作製次に、図2B1を参照して、半導体結晶体20として直径4インチで厚さが500μmのGaN結晶体の表面から約150nmの深さのGaN結晶体半導体結晶体20中に、水素イオンを注入した。次に、図2C1を参照して、上記のSiO2層基体表面平坦化層12の表面および半導体結晶体20のイオン注入側の表面をCMP化学機械的研磨によりRMS粗さを0.5nmとし、酸素プラズマ処理により清浄化した後、両者を重ね合わせて、室温25°C中で7MPaの荷重で加圧することにより貼り合わせて、基体結晶接合体2Aを得た。得られた基体結晶接合体2Bを室温25°Cから300°Cまで3時間かけてゆっくりと昇温することにより、接合強度を高めた。次に、図2D1を参照して、基体結晶接合体2Aを500°Cに加熱して、応力をかけることにより、GaN結晶体半導体結晶体20をそのイオン注入領域20iにおいてGaN結晶層半導体結晶層20aと残りのGaN結晶体残りの半導体結晶体20bとに分離させて、複合基体1の厚さ1μmのSiO2層基体表面平坦化層12上に直接厚さ150nmのGaN結晶層半導体結晶層20aが接合された複合基板3Aを得た図1B1を参照。3.半導体ウエハの作製次に、図1C1を参照して、複合基板3AのGaN結晶層半導体結晶層20a上に、HVPEハイドライド気相成長法により、少なくとも1層の半導体層30として厚さ100μmのGaN層をエピタキシャル成長させて、基板半導体層接合体4Aを得た。次に、図1D1を参照して、基板半導体層接合体4Aを、25質量のHF水溶液に浸漬したところ、65分後に、厚さ1μmのSiO2層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表1にまとめた。実施例151.複合基体の作製図1Aを参照して、基体10として、直径が4インチ101.6mmで厚さが500μmの高密度Al2O3-SiO2焼結基体相対密度98質量を準備した。この高密度Al2O3-SiO2焼結基体の表面を、機械研磨ダイヤモンド砥粒することにより、表面のRMS粗さを8.3nmとした。次に、実施例2と同様のスピンコート法により、高密度Al2O3-SiO2焼結基体基体10上に、基体表面平坦化層12として厚さ1μmのSiO2層を形成することにより、高密度Al2O3-SiO2焼結基体基体10上に配置された厚さ1μmのSiO2層基体表面平坦化層12を含む複合基体1を得た。得られた複合基体1のSiO2層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。2.複合基板の作製次に、図2A1およびA2を参照して、複合基体1のSiO2層基体表面平坦化層12上に、CVD法により、厚さ100nmのSiO2層接合層14aを形成した。また、図2B3を参照して、半導体結晶体20として直径4インチで厚さが500μmのGaN結晶体の表面上に、実施例2と同様のスピンコート法により、結晶表面平坦化層22として厚さ1μmのSiO2層を形成した。次いで、結晶表面平坦化層22上に、CVD法により、厚さ100nmのSiO2層接合層14bを形成した。次いで、GaN結晶体半導体結晶体20とSiO2層結晶表面平坦化層22との界面から約150nmの深さのGaN結晶体半導体結晶体20中に、水素イオンを注入した。次に、図2C3を参照して、上記のSiO2層接合層14bおよびSiO2層接合層14bの表面をCMP化学機械的研磨によりRMS粗さを0.5nmとし、酸素プラズマ処理により清浄化した後、両者を重ね合わせて、室温25°C中で7MPaの荷重で加圧することにより貼り合わせて、基体結晶接合体2Bを得た。得られた基体結晶接合体2Cを室温25°Cから300°Cまで3時間かけてゆっくりと昇温することにより、接合強度を高めた。かかる接合により2つのSiO2層接合層14a,14bが一体化して厚さ200nmのSiO2層接合層14が形成された。次に、図2D3を参照して、基体結晶接合体2Cを500°Cに加熱して、応力をかけることにより、GaN結晶体半導体結晶体20をそのイオン注入領域20iにおいてGaN結晶層半導体結晶層20aと残りのGaN結晶体残りの半導体結晶体20bとに分離させて、複合基体1の厚さ1μmのSiO2層基体表面平坦化層12上に厚さ200nmのSiO2層接合層14を介在させて厚さ1μmのSiO2層結晶表面平坦化層22が形成された厚さ150nmのGaN結晶層半導体結晶層20aが接合された複合基板3Cを得た図1B3を参照。3.半導体ウエハの作製次に、図1C3を参照して、複合基板3CのGaN結晶層半導体結晶層20a上に、HVPEハイドライド気相成長法により、少なくとも1層の半導体層30として厚さ100μmのGaN層をエピタキシャル成長させて、基板半導体層接合体4Cを得た。次に、図1D2を参照して、基板半導体層接合体4Cを、25質量のHF水溶液に浸漬したところ、65分後に、厚さ1μmのSiO2層基体表面平坦化層12、厚さ200nmのSiO2層接合層14および厚さ1μmのSiO2層結晶表面平坦化層22がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表1にまとめた。表1から明らかなように、基体上に、表面のRMS粗さが1.0nm以下で厚さが0.1μm以上50μm以下の基体表面平坦化層を形成して複合基体を得る工程と、複合基体の基体表面平坦化層側に半導体結晶層を貼り合わせて複合基板を得る工程と、複合基板の半導体結晶層上に少なくとも1層の半導体層を成長させる工程と、基体表面平坦化層をウェットエッチングで除去することにより、基体から半導体結晶層を分離して、半導体結晶層および半導体層を含む半導体ウエハを得る工程と、を含む半導体ウエハの製造方法によれば、好適な複合基板を作製することができ、また、ウェットエッチングにより効率的に基体表面平坦化層を除去して、効率よく半導体デバイスを作製することができた。実施例211.複合基体の作製図1Aを参照して、基体10として、直径が4インチ101.6mmで厚さが500μmの高密度Al2O3-SiO2焼結基体相対密度98質量を準備した。この高密度Al2O3-SiO2焼結基体の表面を、機械研磨ダイヤモンド砥粒することにより、表面のRMS粗さを20nmとした。次に、スパッタ法により、高密度Al2O3-SiO2焼結基体基体10上に、基体表面平坦化層12として厚さ1.5μmのSiO2層を形成することにより、高密度Al2O3-SiO2焼結基体基体10上に配置された厚さ1.5μmのSiO2層基体表面平坦化層12を含む複合基体1を得た。得られた複合基体1のSiO2層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを8.5nmとした。2.複合基板の作製次に、図2A1およびA2を参照して、複合基体1のSiO2層基体表面平坦化層12上に、CVD法により、厚さ100nmのSiO2層接合層14aを形成した。また、図2B2を参照して、半導体結晶体20として直径4インチで厚さが500μmのGaN結晶体の表面上に、CVD法により、厚さ100nmのSiO2層接合層14bを形成し、さらに、GaN結晶体半導体結晶体20とSiO2層接合層14bとの界面から約150nmの深さのGaN結晶体半導体結晶体20中に、水素イオンを注入した。次に、図2C2を参照して、上記のSiO2層接合層14bおよびSiO2層接合層14bの表面を、CMP化学機械的研磨によりRMS粗さを0.5nmとし、酸素プラズマ処理により清浄化した後、両者を重ね合わせて、室温25°C中で7MPaの荷重で加圧することにより貼り合わせて、基体結晶接合体2Bを得た。得られた基体結晶接合体2Bを室温25°Cから300°Cまで3時間かけてゆっくりと昇温することにより、接合強度を高めた。かかる接合により2つのSiO2層接合層14a,14bが一体化して厚さ200nmのSiO2層接合層14が形成された。次に、図2D2を参照して、基体結晶接合体2Bを500°Cに加熱して、応力をかけることにより、GaN結晶体半導体結晶体20をそのイオン注入領域20iにおいてGaN結晶層半導体結晶層20aと残りのGaN結晶体残りの半導体結晶体20bとに分離させて、複合基体1の厚さ1.5μmのSiO2層基体表面平坦化層12上に厚さ200nmのSiO2層接合層14を介在させて厚さ150nmのGaN結晶層半導体結晶層20aが接合された複合基板3Bを得た図1B2を参照。3.半導体ウエハの作製次に、図1C2を参照して、複合基板3BのGaN結晶層半導体結晶層20a上に、HVPEハイドライド気相成長法により、少なくとも1層の半導体層30として厚さ100μmのGaN層をエピタキシャル成長させて、基板半導体層接合体4Bを得た。次に、図1D2を参照して、基板半導体層接合体4Bを、25質量のHF水溶液に浸漬したところ、65分後に、厚さ1.5μmのSiO2層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表2にまとめた。実施例22基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのMo層を形成したこと以外は、実施例21と同様にして、複合基体1を作製した。得られた複合基体1のMo層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを9.3nmとした。次に、実施例21と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHFおよび10質量のHNO3を含む水溶液に浸漬したところ、30分後に、厚さ1.5μmのMo層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表2にまとめた。実施例23基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのNi層を形成したこと以外は、実施例21と同様にして、複合基体1を作製した。得られた複合基体1のNi層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを9.7nmとした。次に、実施例21と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHCl水溶液に浸漬したところ、30分後に、厚さ1.5μmのNi層基体表面平坦化層12がウェットエッチングにより除去されて、厚さ200nmのSiO2層接合層14、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層したウエハが得られた。かかるウエハを25質量のHF水溶液に浸漬することにより、厚さ200nmのSiO2層接合層14を除去して、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5を得た。結果を表2にまとめた。実施例24基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのAl層を形成したこと以外は、実施例21と同様にして、複合基体1を作製した。得られた複合基体1のAl層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを9.1nmとした。次に、実施例21と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、10質量のNaOH水溶液に浸漬したところ、50分後に、厚さ1.5μmのAl層基体表面平坦化層12がウェットエッチングにより除去されて、厚さ200nmのSiO2層接合層14、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層したウエハが得られた。かかるウエハを25質量のHF水溶液に浸漬することにより、厚さ200nmのSiO2層接合層14を除去して、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5を得た。結果を表2にまとめた。実施例25基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのW層を形成したこと以外は、実施例21と同様にして、複合基体1を作製した。得られた複合基体1のW層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを9.5nmとした。次に、実施例21と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、30質量のH2O2水溶液に浸漬したところ、60分後に、厚さ1.5μmのW層基体表面平坦化層12がウェットエッチングにより除去されて、厚さ200nmのSiO2層接合層14、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層したウエハが得られた。かかるウエハを25質量のHF水溶液に浸漬することにより、厚さ200nmのSiO2層接合層14を除去して、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5を得た。結果を表2にまとめた。実施例261.複合基体の作製図1Aを参照して、基体10として、直径が4インチ101.6mmで厚さが500μmの高密度ZrO2-SiO2焼結基体相対密度98質量を準備した。この高密度ZrO2-SiO2焼結基体の表面を、機械研磨ダイヤモンド砥粒することにより、表面のRMS粗さを15nmとした。次に、スパッタ法により、高密度ZrO2-SiO2焼結基体基体10上に、基体表面平坦化層12として厚さ1.5μmのSiO2層を形成することにより、密度ZrO2-SiO2焼結基体基体10上に配置された厚さ1.5μmのSiO2層基体表面平坦化層12を含む複合基体1を得た。得られた複合基体1のSiO2層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを8.5nmとした。2.複合基板の作製次に、図2A1およびA2を参照して、複合基体1のSiO2層基体表面平坦化層12上に、CVD法により、厚さ100nmのSiO2層接合層14aを形成した。また、図2B2を参照して、半導体結晶体20として直径4インチで厚さが500μmのGaN結晶体の表面上に、CVD法により、厚さ100nmのSiO2層接合層14bを形成し、さらに、GaN結晶体半導体結晶体20とSiO2層接合層14bとの界面から約150nmの深さのGaN結晶体半導体結晶体20中に、水素イオンを注入した。次に、図2C2を参照して、上記のSiO2層接合層14bおよびSiO2層接合層14bの表面を、CMP化学機械的研磨によりRMS粗さを0.5nmとし、酸素プラズマ処理により清浄化した後、両者を重ね合わせて、室温25°C中で7MPaの荷重で加圧することにより貼り合わせて、基体結晶接合体2Bを得た。得られた基体結晶接合体2Bを室温25°Cから300°Cまで3時間かけてゆっくりと昇温することにより、接合強度を高めた。かかる接合により2つのSiO2層接合層14a,14bが一体化して厚さ200nmのSiO2層接合層14が形成された。次に、図2D2を参照して、基体結晶接合体2Bを500°Cに加熱して、応力をかけることにより、GaN結晶体半導体結晶体20をそのイオン注入領域20iにおいてGaN結晶層半導体結晶層20aと残りのGaN結晶体残りの半導体結晶体20bとに分離させて、複合基体1の厚さ1.5μmのSiO2層基体表面平坦化層12上に厚さ200nmのSiO2層接合層14を介在させて厚さ150nmのGaN結晶層半導体結晶層20aが接合された複合基板3Bを得た図1B2を参照。3.半導体ウエハの作製次に、図1C2を参照して、複合基板3BのGaN結晶層半導体結晶層20a上に、HVPEハイドライド気相成長法により、少なくとも1層の半導体層30として厚さ100μmのGaN層をエピタキシャル成長させて、基板半導体層接合体4Bを得た。次に、図1D2を参照して、基板半導体層接合体4Bを、25質量のHF水溶液に浸漬したところ、65分後に、厚さ1.5μmのSiO2層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表2にまとめた。実施例27基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのMo層を形成したこと以外は、実施例26と同様にして、複合基体1を作製した。得られた複合基体1のMo層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを9.3nmとした。次に、実施例26と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHFおよび10質量のHNO3を含む水溶液に浸漬したところ、30分後に、厚さ1.5μmのMo層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表2にまとめた。実施例28基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのNi層を形成したこと以外は、実施例26と同様にして、複合基体1を作製した。得られた複合基体1のNi層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを9.7nmとした。次に、実施例26と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHCl水溶液に浸漬したところ、30分後に、厚さ1.5μmのNi層基体表面平坦化層12がウェットエッチングにより除去されて、厚さ200nmのSiO2層接合層14、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層したウエハが得られた。かかるウエハを25質量のHF水溶液に浸漬することにより、厚さ200nmのSiO2層接合層14を除去して、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5を得た。結果を表2にまとめた。実施例29基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのAl層を形成したこと以外は、実施例26と同様にして、複合基体1を作製した。得られた複合基体1のAl層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを9.1nmとした。次に、実施例26と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、10質量のNaOH水溶液に浸漬したところ、50分後に、厚さ1.5μmのAl層基体表面平坦化層12がウェットエッチングにより除去されて、厚さ200nmのSiO2層接合層14、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層したウエハが得られた。かかるウエハを25質量のHF水溶液に浸漬することにより、厚さ200nmのSiO2層接合層14を除去して、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5を得た。結果を表2にまとめた。実施例30基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのW層を形成したこと以外は、実施例26と同様にして、複合基体1を作製した。得られた複合基体1のW層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを9.5nmとした。次に、実施例26と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、30質量のH2O2水溶液に浸漬したところ、60分後に、厚さ1.5μmのW層基体表面平坦化層12がウェットエッチングにより除去されて、厚さ200nmのSiO2層接合層14、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層したウエハが得られた。かかるウエハを25質量のHF水溶液に浸漬することにより、厚さ200nmのSiO2層接合層14を除去して、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5を得た。結果を表2にまとめた。実施例31基体表面平坦化層12として、CVD法により、厚さ1.0μmのSiO2層を形成したこと以外は、実施例21と同様にして、複合基体1を作製した。得られた複合基体1のMo層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを8.3nmとした。次に、実施例21と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHFを含む水溶液に浸漬したところ、65分後に、厚さ1.0μmのSiO2層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表2にまとめた。実施例32基体表面平坦化層12として、溶射法により、厚さ100μmのSiO2層を形成したこと以外は、実施例26と同様にして、複合基体1を作製した。得られた複合基体1のMo層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを9.8nmとした。次に、実施例26と同様にして、複合基板3Bを経て、基板半導体層接合体4Bを作製した。得られた基板半導体層接合体4Bを、25質量のHFを含む水溶液に浸漬したところ、40分後に、厚さ100μmのSiO2層基体表面平坦化層12および厚さ200nmのSiO2層接合層14がウェットエッチングにより除去されて、厚さ150nmのGaN結晶層半導体結晶層20aおよび厚さ100μmのGaN層が積層した半導体ウエハ5が得られた。結果を表2にまとめた。表2から明らかなように、基体上に、表面のRMS粗さが10nm以下で厚さが0.1μm以上50μm以下の基体表面平坦化層を形成して複合基体を得る工程と、複合基体の基体表面平坦化層側に半導体結晶層を貼り合わせて複合基板を得る工程と、複合基板の半導体結晶層上に少なくとも1層の半導体層を成長させる工程と、基体表面平坦化層をウェットエッチングで除去することにより、基体から半導体結晶層を分離して、半導体結晶層および半導体層を含む半導体ウエハを得る工程と、を含む半導体ウエハの製造方法によれば、好適な複合基板を作製することができ、また、ウェットエッチングにより効率的に基体表面平坦化層を除去して、効率よく半導体デバイスを作製することができた。今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。"