"複数のアンプが形成され、第1半導体材料からなる第1半導体基板と、前記第1半導体基板に貼り合わせられ、前記第1半導体材料とは異なる第2半導体材料からなる第2半導体基板と、を備え、前記第2半導体基板側から光が入射するフォトダイオードアレイモジュールであって、前記第1半導体基板は第1フォトダイオードアレイを有し、前記第2半導体基板は前記第1半導体基板に対向する面側に第2フォトダイオードアレイを有し、複数の前記アンプの第1グループは、前記第1半導体基板に設けられた第1配線群を介して、前記第1フォトダイオードアレイの各フォトダイオードにそれぞれ電気的に接続されており、複数の前記アンプの第2グループは、前記第1半導体基板に設けられた第2配線群、及び、この第2配線群にそれぞれ設けられたバンプを介して、前記第2フォトダイオードアレイの各フォトダイオードにそれぞれ電気的に接続されており、前記第2半導体基板における、前記第1フォトダイオードアレイ側の端部は段差部を有しており、前記段差部は、前記第2半導体基板の厚み方向に沿った第1側面及び第2側面と、前記第1側面及び前記第2側面の境界に位置し前記第1半導体基板に対向したテラス面と、を有しており、前記第2フォトダイオードアレイを構成する各フォトダイオードは、第1導電型の半導体領域と、前記第2半導体基板の前記第1半導体基板と対向する面の表層側に位置する第2導電型の画素領域と、を備えており、前記テラス面の前記第2半導体基板の前記第1半導体基板との対向面からの深さは、前記第2フォトダイオードアレイの前記画素領域の深さよりも深く、前記第1側面は、前記第2側面よりも前記第1半導体基板に近く、前記第1側面内の結晶欠陥密度は、前記第2側面内の結晶欠陥密度よりも低い、ことを特徴とするフォトダイオードアレイモジュール。前記第1側面は、前記第2半導体基板をその厚み方向にエッチングすることによって形成された面であり、前記第2側面は、前記第2半導体基板をその厚み方向にダイシングすることによって形成された面である、ことを特徴とする請求項1に記載のフォトダイオードアレイモジュール。前記第1半導体基板における前記アンプの第2グループは、第1外側アンプ群と、第2外側アンプ群と、を備えており、前記画素領域は、その配列方向に沿って、前記第1及び前記第2外側アンプ群の一方の端子に、交互に、電気的に接続されている、ことを特徴とする請求項1又は2に記載のフォトダイオードアレイモジュール。前記第1半導体基板と前記第2半導体基板との間に介在する樹脂層を更に備えることを特徴とする請求項1乃至3のいずれか1項に記載のフォトダイオードアレイモジュール。前記樹脂層の形成時において、前記樹脂層の材料が固化する前の流動を抑制する堰き止め部材を前記第1半導体基板上に更に備え、形成後に前記樹脂は固化することを特徴とする請求項4に記載のフォトダイオードアレイモジュール。複数のアンプが形成され、第1半導体材料からなる第1半導体基板と、前記第1半導体基板に貼り合わせられ、第2半導体材料からなる第2半導体基板と、を備え、前記第2半導体基板側から光が入射するフォトダイオードアレイモジュールの製造方法であって、前記第1半導体基板に第1フォトダイオードアレイを形成する工程と、前記第2半導体基板に第2フォトダイオードアレイを形成する工程と、前記第1半導体基板上に絶縁層を介して第1及び第2配線群を形成することで、前記第1配線群を介して前記第1フォトダイオードアレイの各画素領域と前記アンプの第1グループを電気的に接続すると共に、前記第2配線群と前記アンプの第2グループを電気的に接続する工程と、前記第2半導体基板を含むウェハを前記第2フォトダイオードアレイの画素領域の深さよりも深い位置までエッチングし、前記第2半導体基板の一側面を含むエッチング溝を形成する工程と、前記エッチング溝の最深部を、ダイシングすることで、前記第2半導体基板を前記ウェハから分離する工程と、前記第1半導体基板と前記第2半導体基板とを貼り合わせ、前記第2配線群上にバンプを介して、前記第2フォトダイオードアレイを配置し、前記第2配線群と前記第2フォトダイオードの前記画素領域のそれぞれとを電気的に接続する工程と、を備えることを特徴とするフォトダイオードアレイモジュールの製造方法。前記第1半導体基板と前記第2半導体基板との間に樹脂層を介在させる工程を、更に備えることを特徴とする請求項6に記載のフォトダイオードアレイモジュールの製造方法。前記第1半導体基板上に堰き止め部材を形成する工程と、前記樹脂層の形成時において、前記樹脂層の材料を、前記第1半導体基板と前記第2半導体基板との間に介在させ、前記堰き止め部材によって前記材料の流動を抑制する工程と、前記樹脂層の材料を固化させる工程と、を備えることを特徴とする請求項7に記載のフォトダイオードアレイモジュールの製造方法。しかしながら、端部に位置するフォトダイオードを除去すると、モジュール当たりのフォトダイオード数は減少することとなる。本発明は、このような課題に鑑みてなされたものであり、モジュール当たりのフォトダイオード数の減少が抑制されたフォトダイオードアレイモジュール及びその製造方法を提供することを目的とする。上述の課題を解決するため、本発明に係るフォトダイオードアレイモジュールは、複数のアンプが形成され、第1半導体材料からなる第1半導体基板と、前記第1半導体基板に貼り合わせられ、前記第1半導体材料とは異なる第2半導体材料からなる第2半導体基板と、を備え、前記第2半導体基板側から光が入射するフォトダイオードアレイモジュールであって、前記第1半導体基板は第1フォトダイオードアレイを有し、前記第2半導体基板は前記第1半導体基板に対向する面側に第2フォトダイオードアレイを有し、複数の前記アンプの第1グループは、前記第1半導体基板に設けられた第1配線群を介して、前記第1フォトダイオードアレイの各フォトダイオードにそれぞれ電気的に接続されており、複数の前記アンプの第2グループは、前記第1半導体基板に設けられた第2配線群、及び、この第2配線群にそれぞれ設けられたバンプを介して、前記第2フォトダイオードアレイの各フォトダイオードにそれぞれ電気的に接続されており、前記第2半導体基板における、前記第1フォトダイオードアレイ側の端部は段差部を有しており、前記段差部は、前記第2半導体基板の厚み方向に沿った第1側面及び第2側面と、前記第1側面及び前記第2側面の境界に位置し前記第1半導体基板に対向したテラス面と、を有しており、前記第2フォトダイオードアレイを構成する各フォトダイオードは、第1導電型の半導体領域と、前記第2半導体基板の前記第1半導体基板と対向する面の表層側に位置する第2導電型の画素領域と、を備えており、前記テラス面の前記第2半導体基板の前記第1半導体基板との対向面からの深さは、前記第2フォトダイオードアレイの前記画素領域の深さよりも深く、前記第1側面は、前記第2側面よりも前記第1半導体基板に近く、前記第1側面内の結晶欠陥密度は、前記第2側面内の結晶欠陥密度よりも低いことを特徴とする。第1半導体基板と、第2半導体基板とは、材料が異なるため、これに形成される第1フォトダイオードアレイ及び第2フォトダイオードアレイは、互いに異なる波長帯域の入射光に対して感度を有する。フォトダイオードアレイの各フォトダイオードは、アンプに接続されているため、フォトダイオードの出力は増幅して外部に出力される。ここで、第1半導体基板のフォトダイオードの出力は、第1配線群と、第1グループのアンプを介して、外部に取り出される。第2半導体基板のフォトダイオードの出力は、バンプ及び第2配線群を介して、第2グループのアンプに入力され、これらのアンプを介して外部に取り出される。ここで、第2半導体基板の端部は、段差部を有している。段差部は、第1半導体基板に近い第1側面と、第1半導体基板から遠い第2側面とを備えているが、第1側面の結晶欠陥密度は相対的に低いため、第2フォトダイオードアレイに対する悪影響は少なくなる。すなわち、第2側面と第2フォトダイオードアレイの最近接フォトダイオードとの間を近づけても、このフォトダイオードの出力の劣化が抑制されるため、当該フォトダイオードを除去する必要がない。したがって、かかる構造において、モジュール当たりのフォトダイオード数の減少を抑制することができる。また、本発明に係るフォトダイオードアレイモジュールでは、前記第1側面は、前記第2半導体基板をその厚み方向にエッチングすることによって形成された面であり、前記第2側面は、前記第2半導体基板をその厚み方向にダイシングすることによって形成された面であることを特徴とする。すなわち、エッチングによって現れる側面内の結晶欠陥密度は、ダイシングによって現れる側面内の結晶欠陥密度よりも小さい。また、本発明に係るフォトダイオードアレイモジュールは、前記第1半導体基板における前記アンプの第2グループとして、第1外側アンプ群と、第2外側アンプ群と、を備えており、前記画素領域は、その配列方向に沿って、前記第1及び前記第2外側アンプ群の一方の端子に、交互に、電気的に接続されていることを特徴とする。この場合、各画素領域の両側にアンプが位置するので、画素領域の配列方向の単位長さ当たりに配置されているアンプ数を増加させることができ、画素領域のピッチを狭くして、分解能を上げることができる。また、本発明に係るフォトダイオードアレイモジュールは、前記第1半導体基板と前記第2半導体基板との間に介在する樹脂層を更に備えることを特徴とする。この場合、第1及び第2半導体基板の接着強度を高めることができる。また、本発明に係るフォトダイオードアレイモジュールでは、前記樹脂層の形成時において、前記樹脂層の材料が固化する前の流動を抑制する堰き止め部材を前記第1半導体基板上に更に備え、形成後に前記樹脂は固化することを特徴とする。樹脂層がある場合には、光の減衰が生じる可能性があるが、堰き止め部材がある場合には、第1フォトダイオードアレイへの樹脂の進入を抑制することができる。また、本発明に係るフォトダイオードアレイモジュールの製造方法は、複数のアンプが形成され、第1半導体材料からなる第1半導体基板と、前記第1半導体基板に貼り合わせられ、第2半導体材料からなる第2半導体基板と、を備え、前記第2半導体基板側から光が入射するフォトダイオードアレイモジュールの製造方法であって、前記第1半導体基板に第1フォトダイオードアレイを形成する工程と、前記第2半導体基板に第2フォトダイオードアレイを形成する工程と、前記第1半導体基板上に絶縁層を介して第1及び第2配線群を形成することで、前記第1配線群を介して前記第1フォトダイオードアレイの各画素領域と前記アンプの第1グループを電気的に接続すると共に、前記第2配線群と前記アンプの第2グループを電気的に接続する工程と、前記第2半導体基板を含むウェハを前記第2フォトダイオードアレイの画素領域の深さよりも深い位置までエッチングし、前記第2半導体基板の一側面を含むエッチング溝を形成する工程と、前記エッチング溝の最深部を、ダイシングすることで、前記第2半導体基板を前記ウェハから分離する工程と、前記第1半導体基板と前記第2半導体基板とを貼り合わせ、前記第2配線群上にバンプを介して、前記第2フォトダイオードアレイを配置し、前記第2配線群と前記第2フォトダイオードの前記画素領域のそれぞれとを電気的に接続する工程とを備えることを特徴とする。この方法によれば、第2半導体基板をエッチングした後に、そのエッチング溝の最深部をダイシングすることで、第2半導体基板をウェハから分離している。エッチングによって現れる側面内の結晶欠陥密度は、ダイシングによって現れる側面内の結晶欠陥密度よりも小さい。第2半導体基板の端部に位置するフォトダイオードは、取り除く必要が無いので、フォトダイオード数の減少を抑制することができる。本発明に係るフォトダイオードアレイモジュールの製造方法は、前記第1半導体基板と前記第2半導体基板との間に樹脂層を介在させる工程を、更に備えることを特徴とする。この場合、第1及び第2半導体基板の接着強度を高めることができる。本発明に係るフォトダイオードアレイモジュールの製造方法は、前記第1半導体基板上に堰き止め部材を形成する工程と、前記樹脂層の形成時において、前記樹脂層の材料を、前記第1半導体基板と前記第2半導体基板との間に介在させ、前記堰き止め部材によって前記材料の流動を抑制する工程と、前記樹脂層の材料を固化させる工程とを備えることを特徴とする。この場合、堰き止め部材が樹脂材料の流動を抑制するため、第1フォトダイオードアレイへの樹脂の進入を抑制することができ、第1フォトダイオードアレイにおける光の減衰を抑制することができる。本発明によれば、モジュール当たりのPD数の減少が抑制されたフォトダイオードアレイモジュール及びその製造方法を提供することができる。以下、実施の形態に係るフォトダイオードアレイモジュール及びその製造方法について説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。図1は、実施の形態に係るフォトダイオードアレイモジュールの斜視図である。フォトダイオードアレイモジュール10は、第1半導体材料Siからなる第1半導体基板1と、第2半導体材料InGaAsからなる第2半導体基板2とを備えている。第1半導体材料Siと第2半導体材料InGaAsとは異なるため、これらの光感応波長帯域は異なることになる。第1半導体基板1の表面には、第2半導体基板2の表面が貼り合わせられている。第1半導体基板1には、各フォトダイオードからの出力が入力される複数のアンプAMPが形成されている。第1半導体基板1の厚み方向をZ軸とし、フォトダイオードの配列方向をX軸とし、Z軸及びX軸の双方に垂直な方向をY軸とする三次元直交座標系を設定する。X軸は半導体基板1,2の長手方向であり、Y軸は半導体基板1,2の幅方向である。フォトダイオードアレイモジュール10に入射する光は-Z方向に進行する。すなわち、第2半導体基板2側からモジュール10に光が入射する。第2半導体基板2の裏面側から光が入射し、その表面側に位置する光感応領域で光電変換が行われ、バンプ及び配線群を介して、出力が取り出される。第1半導体基板1には、表面側から光が入射し、その表面側に位置する光感応領域で光電変換が行われ、バンプ及び配線群を介して、出力が取り出される。第1半導体基板1は第1フォトダイオードアレイPDA1を有し、第2半導体基板2は第2フォトダイオードアレイPDA2を有している。第2フォトダイオードアレイPDA2は、第2半導体基板2における第1半導体基板1に対向する面側に位置している。全てのアンプAMPは、第1半導体基板1内に形成されているが、これらのアンプAMPを、幾つかのグループに分けて定義する。複数のアンプAMPの第1グループ1Gは、第1フォトダイオードアレイPDA1に電気的に接続されたグループである。すなわち、アンプAMPの第1グループ1Gは、第1半導体基板1上にパターニングされ設けられた第1配線群W1を介して、第1フォトダイオードアレイPDA1の各フォトダイオードにそれぞれ電気的に接続されている。第1半導体基板1の表層に形成されたウエル領域P1は、X軸に沿って延びており、フォトダイオードPD1の一方の極アノードを構成し、画素領域N1は他方の極カソードを構成している。これらのアノード及びカソードには、第1配線群W1が接続され、フォトダイオード毎にそれぞれ基準電位VrefとアンプAMPの反転入力端子-に接続されている。また、アンプAMPの非反転入力端子には、外部電源Vextが接続されている。図2参照複数のアンプAMPの第2グループ2Gは、第2フォトダイオードアレイPDA2に電気的に接続されたグループである。アンプAMPの第2グループ2Gは、第1半導体基板1上にパターニングされ設けられた第2配線群W2、及び、この第2配線群W2にそれぞれ設けられたバンプを介して、第2フォトダイオードアレイPDA2の各フォトダイオードにそれぞれ電気的に接続されている。第2半導体基板2の表面上に絶縁層を介して形成された一対の共通配線CW21,CW22図3参照は、第1導電型N型の半導体領域に電気的に接続され、X軸に沿って延びており、フォトダイオードPD2の一方の極カソードを構成し、画素領域P2は他方の極アノードを構成している。これらのカソード及びアノードには、第2配線群W2が接続され、フォトダイオード毎にそれぞれアンプAMPの非反転入力端子及び反転入力端子-に接続されている図2参照。図2は、フォトダイオードアレイモジュールの回路図である。図1及び図2を参照すると、アンプAMPは、フォトダイオードアレイPDA1,PDA2の両側に位置している。アンプAMPの配列方向はX軸に平行であり、アンプのAMPの双方のグループ1G,2GのアンプAMPの配列方向は一致している。各フォトダイオードPD1,PD2はX軸に沿って配列され、同一直線上に位置している。フォトダイオードPD1,PD2の配列方向を基準として、一方の側に位置するアンプ群を1G1,2G1とし、他方の側に位置するアンプ群を1G2,2G2とする。PDA2の場合は、フォトダイオードアレイとアンプの形成される基板が異なるため、アンプはPDA2の両側に配置される必要はなく、2つのグループに分けられればよい。図3は、第2半導体基板2の斜視図である。図3に示す第2半導体基板2は、図1に示したものとは上下を反転させて示されている。また、図4は、図1に示したフォトダイオードアレイモジュールのIV-IV矢印断面図、図5は、図4に示したフォトダイオードアレイモジュールの領域Vの拡大図である。第2半導体基板2は、第1フォトダイオードアレイPDA1側の端部が段差部STPを有している。段差部STPは、図4又は図5を参照すると、第2半導体基板2の厚み方向Z軸に沿った第1側面S1及び第2側面S2と、第1側面S1及び第2側面S2の境界に位置し第1半導体基板1に対向したテラス面STとを有している。第2半導体基板2の表面、裏面及びテラス面STはXY面であり、第1側面S1及び第2側面S2は、共にYZ平面である。図4に示すように、第1フォトダイオードアレイPDA1は、X軸方向に沿って整列した複数のフォトダイオードPD1を備えており、第2フォトダイオードアレイPDA2も、X軸方向に沿って整列した複数のフォトダイオードPD2を備えている。なお、図4は、図1に示したモジュールのIV-IV矢印線断面図であるが、この断面は正確には、図3に示すように、IV-IV矢印線をジグザグに引いたVI-VI矢印線の場合の断面である。また、図6は、図1に示したフォトダイオードアレイモジュールのVI-VI矢印断面図であり、図7は、図6に示したフォトダイオードアレイモジュールの領域VIIの拡大図である。図4~図7を参照すると、第1半導体基板1は、不純物濃度が高濃度の半導体基板11と、半導体基板11上に形成された光吸収層としてのエピタキシャル層12と、エピタキシャル層12内に形成され不純物濃度がエピタキシャル層12よりも高濃度のウエル領域P1図6参照と、エピタキシャル層12内に形成されたウエル領域P1内に形成された画素領域N1とを備えている。表面のエピタキシャル層12上には、SiO2又はSiNXからなる絶縁層13が形成されており、絶縁層13に設けられたコンタクトホール内には、コンタクト電極E11が埋め込まれ、コンタクト電極E11にはパターニングされた配線W1が接続されている。図4及び図5では、コンタクト電極E11と配線W1とを一体的に示している。実際に、共通の材料及び工程によって、コンタクト電極E11と配線W1を製造することはできるが、これらは別の材料及び/又は工程によって製造されてもよい。第1半導体基板1における各層の材料/導電型/厚み範囲/不純物濃度範囲は、以下の通りである。なお、Siに対するN型の不純物としては、5価の元素N、P又はAsを用いることができ、P型の不純物としては、3価の元素B又はAlを用いることができる。半導体基板11:Si/P型/200~800μm/1×1016~1×1018cm-3エピタキシャル層12:Si/P型/5~20μm/1×1015~1×1017cm-3ウエル領域P1:Si/P型/1~10μm/1×1016~1×1019cm-3画素領域N1:Si/N型/0.1~2μm/1×1017~1×1020cm-3第1半導体基板1における各フォトダイオードPD1は、第2導電型P型のウエル領域P1エピタキシャル層12と、ウエル領域P1エピタキシャル層12の第2半導体基板2側の面の表層側に位置する第1導電型N型の半導体からなる画素領域N1とを備えている。複数の画素領域N1は、X軸に沿って整列しており、第2半導体基板2の直下の領域に至る手前の位置まで断続的に配列している。N型の半導体領域N1とP型の半導体領域12との界面はPN接合を構成しており、PN接合界面から空乏層が広がっている。フォトダイオードPD1にバイアス電圧を印加しない状態では、空乏層は、PN接合面付近において正孔と電子が再結合することで発生しているので、空乏層の寸法は、正孔及び電子を供給する画素領域N1における不純物濃度とウエル領域P1における不純物濃度に依存する。空乏層は、光感応特性を有するので、この空乏層が、ノイズの発生する領域まで広がると、フォトダイオードPD1の出力に、ノイズが重畳する虞がある。本例では、エピタキシャル層12の直下には、エピタキシャル層12よりも高い不純物濃度を有する半導体基板11が位置しており、空乏層の広がりを抑制している。また、アノードを構成するウエル領域P1は、図7に示されているが、ウエル領域P1上には絶縁層13が位置しており、絶縁層13に設けられたコンタクトホール内には、コンタクト電極E12が埋め込まれており、アノードとなるウエル領域P1は、コンタクト電極E12及びこれに接続された配線W1を介して、基準電位Vrefに接続されている図2参照。図7では、コンタクト電極E12と配線W1とを一体的に示している。実際に、共通の材料及び工程によって、コンタクト電極E12と配線W1を製造することはできるが、これらは別の材料及び/又は工程によって製造されてもよい。なお、同図には、コンタクト電極E11図5参照から延びた配線W1が絶縁層13上に位置している状態が示されており、コンタクト電極E11はアンプAMPの反転入力端子-に接続される図2参照。また、第2半導体基板2は、不純物濃度が高濃度の半導体基板21と、半導体基板21上に形成されたバッファ層22と、バッファ層22上に形成された光吸収層24と、光吸収層24上に形成されたキャップ層25とを有している。更に、第2半導体基板2は、キャップ層25及び光吸収層24内に形成された第2導電型P型の画素領域P2図5参照を備えている。表面のキャップ層25上には、SiO2又はSiNXからなる絶縁層26が形成されており、絶縁層26に設けられたコンタクトホール内には、コンタクト電極E21が埋め込まれ、コンタクト電極E21にはパターニングされた配線W2が、バンプBを介して、物理的及び電気的に接続されている。配線W2は、絶縁層13上に位置している。第2半導体基板2における各層の材料/導電型/厚み範囲/不純物濃度範囲は、以下の通りである。なお、InGaAs又はInPに対するN型の不純物としては、S又はSiを用いることができ、P型の不純物としては、Znを用いることができる。半導体基板21:InP/N型/100~1000μm/1×1017~1×1020cm-3バッファ層22:InP/N型/1~10μm/1×1017~1×1020cm-3光吸収層24:InGaAs/N型/1~7μm/1×1015~1×1017cm-3キャップ層25:InP/N型/0.1~2μm/1×1016~1×1018cm-3画素領域P2:InP/InGaAs/P型/0.1~3μm/1×1017~1×1019cm-3第2半導体基板2における各フォトダイオードPD2は、第1導電型N型の半導体領域24,25と、半導体領域24,25の第1半導体基板1に対向する面の表層側に位置する第2導電型P型の半導体からなる画素領域P2とを備えている。複数の画素領域P2は、X軸に沿って整列しており、第1半導体基板1側の端部に至る手前の位置まで断続的に配列している。P型の半導体領域P2とN型の半導体領域24,25との界面はPN接合を構成しており、PN接合界面から空乏層が広がっている。フォトダイオードPD2にバイアス電圧を印加しない状態では、空乏層は、PN接合面付近において正孔と電子が再結合することで発生しているので、空乏層の寸法は、正孔及び電子を供給する画素領域P2における不純物濃度と半導体領域24における不純物濃度に依存する。空乏層は、光感応特性を有するので、この空乏層が、ノイズの発生する領域まで広がると、フォトダイオードPD2の出力に、ノイズが重畳する虞がある。特に、第2半導体基板2における第1フォトダイオードアレイ側の端部内には、ダイシング時にダメージが導入されているため、かかる箇所において発生するノイズを抑制することが好ましい。フォトダイオードにおいては、空乏層の広がりを制御すると同時に、当該空乏層によって規定される接合容量を低下させることで、応答速度を向上させることができる。バッファ層22と光吸収層24の間にノンドープ層を用いることにすれば、空乏層の厚みは増加するので、接合容量は低下することになり、したがって、このデバイスでは応答速度を向上させることも可能となる。本例では、光吸収層24の直下には、光吸収層24よりも高い不純物濃度を有するバッファ層22及び半導体基板21が位置しており、空乏層の厚み方向の広がりを抑制している。また、第2半導体基板2の端部において、ダイヤモンド製のダイシングブレードを使ってダイシングが行われるのは、空乏層の外側の領域である。すなわち、端部における第1側面S1は、エッチングにより形成されたものであり、この第1側面S1のZ軸方向の深さは、光吸収層24よりも深い位置に存在している。上記の例では、第1側面S1は、バッファ層22に到達しているが、これは基板21まで到達することとしてもよい。結晶欠陥密度の高い第2側面S2は、キャリア発生領域としての空乏層の外側に位置しているため、画素領域P2を基板端部に近接させたとしても、出力信号に混入するノイズ成分を抑制することができる。特に、ダイシング時においては、側面にシェルクラックが入りやすく、これが大きな欠陥として機能するが、第2側面S2は画素領域P2からは離間した位置に存在するため、シェルクラックに起因する画素領域P2の欠けやノイズも抑制することができる。なお、シェルクラックが発生すると、電流が流れやすい範囲が、画素領域P2としての不純物拡散部分に近づき、エッチングを用いない場合には、シェルクラックの大きさによっては、この拡散部分とショートしたり、非常に近い位置になりバイアスをかけると空乏層がシェルクラック部分に達してしまうこともある。また、初期的にはシェルクラックと拡散領域の絶縁が保たれていても、湿度が高い環境下で水分がイオン化することで電気的にショートしやすくなり、寿命が短くなることが懸念される。一方、上記実施形態では、シェルクラックの発生位置が離間しているので、これらの不具合が抑制される。第2半導体基板2の端部に位置するテラス面STは、第1側面S1の最深部に位置している。テラス面STの第2半導体基板2の第1半導体基板との対向面からの深さは、少なくとも第2フォトダイオードアレイの画素領域P2の深さよりも深い。テラス面STの深さが、画素領域P2よりも浅い場合には、結晶欠陥密度の高い第2側面S2が、画素領域P2の側方に隣接することとなり、ノイズが混入するからである。テラス面STは深い位置に存在するほど、ノイズの影響は少なくなるが、エッチング工程は、ダイシング工程よりも時間がかかるため、欠陥によるノイズの影響が小さくなる箇所からはダイシングを行って、基板を切断する。このように、第1側面S1は第2側面S2よりも第1半導体基板1に近い位置に存在しているが、エッチングを用いることで、第1側面S1内の結晶欠陥密度は、第2側面S2内の結晶欠陥密度よりも低くすることができ、ノイズを抑制して第1側面S1に画素領域P2を近接させることができるようになる。第1側面S1から、画素領域P2までの最近接距離は、3μm以上に設定することが可能となる。図3を参照して、第2半導体基板2の構造について詳説する。第2フォトダイオードアレイPDA2のカソードを構成する第1導電型N型の半導体領域に電気的に接続される共通配線CW21,CW22は、前記画素領域が複数配列されている方向に延びた第1共通配線CW21と、第1共通配線CW21に対して平行に延びた第2共通配線CW22とを備えている。また、カソードを構成する第1導電型の半導体領域22,24,25は、図7にも示されているが、半導体領域としてのキャップ層25上には絶縁層26が位置しており、絶縁層26に設けられたコンタクトホール内には、コンタクト電極E22が埋め込まれており、半導体領域は、コンタクト電極E22及びこれにバンプBを介して接続された配線W2を介して、アンプAMPの非反転入力端子に接続されている図2参照。なお、同図には、コンタクト電極E21図5参照から延びた配線W2が絶縁層13上に位置している状態が示されており、コンタクト電極E21はアンプAMPの反転入力端子-に接続される図2参照。この縦断面構造は、ウエル領域P11図1参照及び第1共通配線CW21図3参照を通る断面であるが、ウエル領域P12図1参照及び第2共通配線CW22図3参照を通る断面構造も同一である。再び、図3を参照すると、画素領域P2は、第1共通配線CW21と第2共通配線CW22との間の領域に位置している。なお、アンプAMPは、第1半導体基板1に形成されている。図1~図3を参照すると、第1半導体基板1におけるアンプAMPの第2グループ2Gは、第1外側アンプ群2G1と、第2外側アンプ群2G2とを備えている。第1外側アンプ群2G1は、第1共通配線CW21及び第2共通配線CW22間の領域図3参照よりも外側に位置している。同様に、第2外側アンプ群2G2は、第1共通配線CW21及び第2共通配線CW22間の領域よりも外側に位置している。第1外側アンプ群2G1は、第2共通配線CW22よりも、第1共通配線CW21に近い位置に配置され、第2外側アンプ群2G2は、第1共通配線CW21よりも、第2共通配線CW22に近い位置に配置されている。画素領域P2は、その配列方向X軸に沿って、第1外側アンプ群2G1及び第2外側アンプ群2G2の一方の端子-に、交互に、電気的に接続されている。すなわち、図3の左から1番目の画素領域P2は、第2外側アンプ群2G2のアンプAMPの反転端子-に接続され、2番目の画素領域P2は、第1外側アンプ群2G1のアンプAMPの反転端子-に接続され、3番目の画素領域P2は、第2外側アンプ群2G2のアンプAMPの反転端子-に接続され、4番目の画素領域P2は、第1外側アンプ群2G1のアンプAMPの反転端子-に接続されている。MODN,21=kとすると、左からN番目の画素領域P2は、第k外側アンプ群2GkのアンプAMPの反転端子-に接続されている。なお、MODN,2は、Nを2で割ったときの余りを示す演算子である。また、第1外側アンプ群2G1の他方の端子及び第2外側アンプ群2G2の他方の端子は、それぞれ共通配線CW21、CW22に電気的に接続されている。アンプAMPとフォトダイオードPD2の各領域との接続はパターニングされた配線W2を用いる。上述の構造においては、各画素領域P2の両側にアンプAMPが位置しているので、画素領域P2の配列方向の単位長さ当たりに配置されているアンプ数を増加させることができ、画素領域P2のピッチを狭くして、分解能を上げることができる。なお、上述の画素領域とアンプの接続構成は、第1半導体基板1においても同様である。図1を参照して、第1半導体基板1の構造についても詳説する。第1フォトダイオードアレイPDA1のアノードを構成するP型のウエル領域P1は、複数の画素領域N1を含むだけの大きさを備えている。カソードとなるN型の画素領域N1は、ウエル領域P1の領域の中に位置している。画素領域N1と同様に、アンプAMPも、第1半導体基板1に形成されている。図1及び図2を参照すると、第1半導体基板1におけるアンプAMPの第1グループ1Gは、第1外側アンプ群1G1と、第2外側アンプ群1G2とを備えている。第1外側アンプ群1G1は、ウエル領域P1の領域図1参照よりも外側に位置している。同様に、第2外側アンプ群1G2は、ウエル領域P1の領域よりも外側に位置している。第1外側アンプ群1G1は、第2ウエル電極群CW12よりも、第1ウエル電極群CW11に近い位置に配置され、第2外側アンプ群1G2は、第1ウエル電極群CW11よりも、第2ウエル電極群CW12に近い位置に配置されている。電極群CW11,CW2は、電極E12と共通するものであり、基準電位Vrefが与えられる。画素領域N1は、その配列方向X軸に沿って、第1外側アンプ群1G1及び第2外側アンプ群1G2の一方の端子-に、交互に、電気的に接続されている図2参照。すなわち、図2の第1グループ1において左から1番目の画素領域N1は、第2外側アンプ群1G2のアンプAMPの反転端子-に接続され、2番目の画素領域N1は、第1外側アンプ群1G1のアンプAMPの反転端子-に接続され、3番目の画素領域N1は、第2外側アンプ群1G2のアンプAMPの反転端子-に接続され、4番目の画素領域N1は、第1外側アンプ群1G1のアンプAMPの反転端子-に接続されている。MODN,21=kとすると、左からN番目の画素領域N1は、第k外側アンプ群1GkのアンプAMPの反転端子-に接続されている。なお、MODN,2は、Nを2で割ったときの余りを示す演算子である。また、第1外側アンプ群1G1の他方の端子及び第2外側アンプ群1G2の他方の端子は、それぞれ外部電源Vextに電気的に接続されている図2参照。アンプAMPとフォトダイオードPD1の各領域との接続はパターニングされた配線W1を用いる。上述の構造においては、各画素領域N1の両側にアンプAMPが位置しているので、画素領域N1の配列方向の単位長さ当たりに配置されているアンプ数を増加させることができ、画素領域N1のピッチを狭くして、分解能を上げることができる。また、上述の構造において、全ての各アンプAMPの出力は端子Tから取り出すことができるが、各端子Tは、複数の端子Tからのパラレル出力をシリアル出力に変換する回路シフトレジスタに接続することもできる。また、図2に示すように、各アンプAMPの入出力端子間には、キャパシタCが介在しており、出力された電荷を電圧に変換することができる。すなわち、アンプAMPは、チャージアンプであり、また、アンプAMPはオペアンプであって、2つの入力端子間は仮想短絡している。したがって、各フォトダイオードPD1,PD2は、ゼロバイアス駆動することができ、空乏層の余分な広がりを抑制することができる。オペアンプの構造としては、CMOSを用いたものなど、様々な形式のものを利用することができる。上述のように、第1フォトダイオードアレイPDA1では、半導体基板がSiからなるため、半導体基板内で発生するノイズが少なく、したがって、外部電源電位に対するフォトダイオードPD1のカソード電位の変動を増幅するようにオペアンプにフォトダイオードPD1を接続し、構造を単純化した。一方、第2フォトダイオードアレイPDA2は、化合物半導体からなるため、半導体基板内で発生するノイズが多くなり、したがって、ノイズ低減効果のある差動増幅を行うことが好ましい。もちろん、差動増幅の構成は、第1フォトダイオードアレイPDA1にも適用することができる。以下、このような構造の場合のアンプAMPの一例について説明する。図14は、アンプAMPの一例を示す回路図である。上述のフォトダイオードPDPD2のアノードは、反転入力端子-に接続されており、カソードは非反転入力端子に接続されている。Pチャネルの電界効果トランジスタPMOSとNチャネルの電界効果トランジスタNMOSとを図示の如く接続するとオペアンプが構成され、オペアンプには電源ラインVddとグランド電位が接続され、グランド電位に隣接するNMOS3、NMOS4のゲートにはバイアス電位Vbiasが加えられ、定電流源として機能している。フォトダイオードPFの両端間に発生した電位差は、差動対NMOS1、NMOS2によって検出され、カレントミラー回路PMOS1、PMOS2から、他方のトランジスタよりも大きな電流が供給され、入力電位差が後段の増幅回路PMOS3、NMOS4に伝達され、増幅されて端子Tより出力される。なお、フォトダイオード、アンプ及びキャパシタの製造方法は、通常の方法を用いればよい。もちろん、この差動増幅の構成は、フォトダイオードPDがPD1である場合においても採用することができる。上記フォトダイオードアレイモジュールによれば、第1半導体基板1と、第2半導体基板2とは、材料が異なるため、これに形成される第1フォトダイオードアレイPDA1及び第2フォトダイオードアレイPDA2は、互いに異なる波長帯域の入射光に対して感度を有する。上述の材料の場合、第1フォトダイオードアレイPDA1はSiを光吸収層として備え、第2フォトダイオードアレイPDA2はInGaAsを光吸収層として備えているので、それぞれ、波長190nm~1000nm、500nm~2600nmに感度を有する。なお、図5に示すように、第2半導体基板2の裏面から画素領域P2までの距離t2は、第1半導体基板1の裏面から画素領域P1までの距離t1よりも短く、第2半導体基板2側から入射した光が、第2半導体基板2を透過し、十分に画素領域P1近傍の空乏層に入射する構成となっている。図1に示すように、フォトダイオードアレイPDA1,PDA2の各フォトダイオードPD1,PD2は、アンプAMPに接続されているため、フォトダイオードPD1,PD2の出力は増幅して外部に出力される。ここで、第1半導体基板1のフォトダイオードPD1の出力は、第1配線群W1と、第1グループ1GのアンプAMPを介して、外部に取り出される。第2半導体基板2のフォトダイオードの出力は、バンプB及び第2配線群W2を介して、第2グループ2GのアンプAMPに入力され、これらのアンプAMPを介して外部に取り出される。ここで、第2半導体基板2の端部は、段差部STPを有している。段差部STPは、第1半導体基板1に近い第1側面S1と、第1半導体基板1から遠い第2側面S2とを備えているが、第1側面S1の結晶欠陥密度は第2側面S2の結晶欠陥密度に対して相対的に低いため、第2フォトダイオードアレイPDA2に対する悪影響は少なくなる。図8は、第2半導体基板2の段差部の効果について説明するための図である。第2側面S2と第2フォトダイオードアレイPDA2の最近接フォトダイオード画素領域P2との間を近づけても、このフォトダイオードの出力の劣化が抑制されるため、当該フォトダイオードを除去する必要がない。したがって、かかる構造において、モジュール当たりのフォトダイオード数の減少を抑制することができる。すなわち、上述の実施形態では、図8Aに示すように、深い位置までエッチングを行った後、ダイシングを行っている。この場合、多量の結晶欠陥バツ印で示すは、矢印Dで示すように、第2側面S2内に導入されるが、ここは空乏層の外側の位置であり、画素領域P2への影響は軽微である。一方、エッチングを行わない場合には、図8Bに示すように、多量の結晶欠陥は、矢印Dで示すように、側面の全域において、導入されることとなり、この結晶欠陥に起因して、側面に近接する画素領域P2にノイズが混入することになる。図8Cに示すように、切断面を著しく離隔した場合、多量の結晶欠陥は矢印Dのように側面の全域に導入されるが、画素領域P2への影響は小さくなる。しかしながら、このような場合には第1半導体基板を著しく離間して配置しなくてはならず、空間的に連続的な撮像を行うことができなくなる。次に、製造方法について説明する。このフォトダイオードアレイモジュールの製造方法においては、まず、図1に示したように、複数のアンプAMPが形成され、第1半導体材料からなる第1半導体基板1と、第1半導体基板1に貼り合わせられるべき第2半導体材料からなる第2半導体基板2とを用意する。次に、この第1半導体基板1に、第1フォトダイオードアレイPDA1を形成する。第1フォトダイオードアレイPDA1は、半導体基板11に、エピタキシャル層12を成長させた後、フォトリソグラフィー技術を用い、その画素形成予定領域を含むようなウエル領域内にP型の不純物を拡散し、アノードとしてのウエル領域P1を形成し、その画素形成予定領域内にN型の不純物を拡散し、カソードとしての画素領域N1を形成する。しかる後、熱酸化又はCVD法によって、絶縁層13をエピタキシャル層12上に形成し、これにコンタクトホールを空けて、内部にコンタクト電極E11,E12を形成する。しかる後、コンタクト電極E11,E12とアンプAMPの入力端子や基準電位Vrefとを接続したり、或いはアンプAMPと外部電源Vextとを接続する配線W1をアルミニウムなどでパターニングし、フォトダイオードアレイが形成された第1半導体基板1が完成する。もちろん、第1半導体基板1はウェハ内に複数形成されるものであるが、形成後にダイシングを行うことで、図1に示した第1半導体基板1をウェハから分離する。第2半導体基板2の製造方法も、第1半導体基板1と同様であり、半導体基板21上に、バッファ層22、光吸収層24、キャップ層25を順次成長させる。成長には、有機金属気相成長法MOCVD法を用いることができる。InP又はInGaAsを成長する際の原料ガスとしては、トリメチルインジウムTMI、トリメチルガリウムTMGa、トリメチルアルシンTMAsを用いることができる。しかる後、第2半導体基板2の第1半導体基板1と対向する面の表層側に位置する第2導電型P型の画素領域P2を形成し、第2フォトダイオードアレイPDA2を形成する。すなわち、フォトリソグラフィー技術を用い、その画素形成予定領域内にP型の不純物を拡散し、アノードとしての画素領域P2を形成する。しかる後、CVD法によって、絶縁層13をキャップ層25上に形成し、これにコンタクトホールを空けて、内部にコンタクト電極E21、E22を形成する。しかる後、コンタクト電極E21、E22をと、アンプAMPの入力端子とを接続する配線W2をアルミニウムなどでパターニングし、フォトダイオードアレイが形成された第2半導体基板2が完成する。カソード側の各電極は共通配線を用いて接続する。もちろん、第2半導体基板2は、図13に示すように、ウェハW内に複数形成されるものである。なお、上記の如く、第1半導体基板1上に絶縁層13を介して第1及び第2配線群W1,W2を形成することで、第1配線群W1を介して第1フォトダイオードアレイPDA1の各画素領域とアンプAMPの第1グループ1Gが電気的に接続され、第2配線群W2とアンプAMPの第2グループ2Gが電気的に接続される。すなわち、第1半導体基板1と第2半導体基板2とを貼り合わせ、第2配線群W2上にバンプBを介して、第2フォトダイオードアレイを配置し、第2配線群W2と第2フォトダイオードの画素領域P2のそれぞれとを電気的に接続する。このウェハWは、各素子の形成後にエッチング及びダイシングを行うことで、図1に示した第2半導体基板2をウェハから分離する。このエッチング及びダイシングは、図13に示すように、第2半導体基板2の長手方向X軸は、ダイシングラインDL10~DL15に沿ってダイシングを行い、短手方向Y軸は、第1半導体基板と隣接する箇所のみエッチングラインEL1,EL2,EL3を設定し、エッチングラインEL1,EL2,EL3に重ねるようにダイシングラインDL1~DL3を設定する。すなわち、エッチングラインEL1,EL2,EL3に沿ってエッチングを行った後、このラインDL1~DL3に沿ってダイシングを行い、段差部を形成する。隣接しない箇所については、Y軸方向のダイシングラインDL0を別途設定することができる。図9は、第2半導体基板2の段差部の形成工程を示す図である。第2半導体基板2を含むウェハの表面にレジストRを塗布し、エッチングラインに沿って、レジストRが開口するように露光及び現像を行う図9A。これにより、レジストRにライン状の開口H1が形成されることになる。次に、レジストRをマスクとして、表面の絶縁膜26をエッチングする図9B。このエッチングは、フッ酸水溶液を用いたウエットエッチングであってもよいし、塩素系エッチングガスを用いたドライエッチングであってもよい。ここでは、エッチングにウエットエッチングを用いる。次に、レジストR及び絶縁膜26をマスクとして、化合物半導体のエッチングを行う。このエッチングでは、第2半導体基板2を含むウェハを第2フォトダイオードアレイの画素領域P2の深さよりも深い位置まで、本例ではバッファ層22に到達するまでエッチングする。ここでは、エッチングにウエットエッチングを用いる。InPのエッチング液としては、例えば塩酸と燐酸の混合液、或いは、塩酸水溶液、臭酸系エッチング液、ブロムメタノール等、通常用いられるエッチング液を用いることができる。InGaAsやInGaAsPのエッチング液としては、例えばクエン酸系のエッチング液クエン酸、過酸化水素、水の混合液や、硫酸系エッチング液硫酸、過酸化水素、水の混合液など、通常用いられるエッチング液を用いることができる。これにより、開口H1で規定されるエッチング溝が、第2半導体基板2の一側面S1を含んで形成される。更に、エッチング溝の最深部を、ダイシングラインに沿って、ダイシングすることで、第2半導体基板2をウェハから分離する。なお、ダイシングは、半導体基板21の途中まで行い、分離の際には、半導体基板をエキスパンドテープに貼り付け、これを伸ばすことで、分離を行うが、もちろん、基板裏面に至るまでダイシングを行ってもよい。図5に示した第1側面S1は、第2半導体基板2をその厚み方向にエッチングすることによって形成された面であり、第2側面S2は、第2半導体基板2をその厚み方向にダイシングすることによって形成された面である。エッチングによって現れる側面内の結晶欠陥密度は、ダイシングによって現れる側面内の結晶欠陥密度よりも小さい。この方法によれば、第2半導体基板2をエッチングした後に、そのエッチング溝の最深部をダイシングすることで、第2半導体基板2をウェハから分離している。エッチングによって現れる第1側面S1図5参照内の結晶欠陥密度は、ダイシングによって現れる第2側面S2図5参照内の結晶欠陥密度よりも小さい。第2半導体基板2の端部に位置するフォトダイオード画素領域P2は、ノイズの影響を受けず、取り除く必要が無いので、フォトダイオード数の減少を抑制することができる。図10は、バンプ近傍の構造を示す図である。半導体領域P2或いはキャップ層25上には絶縁層26が形成されているが、絶縁層26にはコンタクトホールが形成され、内部にコンタクト電極E21又はE22が形成されている。ここで、コンタクト電極アンダーバンプメタルE21又はE22とバンプBとの間には、感光性のポリイミドなどからなる樹脂層Jが介在している。樹脂層Jにより、バンプBの近傍の断線や電界集中を抑制することができる。なお、バンプは半田材料からなり、コンタクト電極はTi、PtやAuなどの金属からなる。また、第1半導体基板と第2半導体基板の接着時においては、バンプBは、第2半導体基板のみではなく、第1半導体基板1上に形成された配線上にも設けられ、一対のバンプが対向した状態で、バンプの溶融接着が行われる。図11は、樹脂層を備えたフォトダイオードアレイモジュールの断面図である。また、このフォトダイオードアレイモジュールは、第1半導体基板1と第2半導体基板2との間に介在する樹脂層RGを更に備えている。この場合、第1半導体基板1と第2半導体基板との間の接着強度を高めることができる。この場合の製法は、第1半導体基板1と第2半導体基板2との間に樹脂層RGを介在させる工程を更に備えることとなり、第1及び第2半導体基板の接着強度を高めることができる。樹脂層RGは、基板の貼り合わせ前に基板間に導入してもよいが、貼り合わせ後に導入してもよい。樹脂材料としては、エポキシ系樹脂を用いることができる。但し、樹脂層RGが、第1半導体基板1の方に流れ出した場合には、第1半導体基板1における光検出の精度が劣化する。図12は、堰き止め部材を備えたフォトダイオードアレイモジュールの断面図である。このフォトダイオードアレイモジュールでは、樹脂層RGの形成時において、樹脂層RGの材料が固化する前の流動を抑制する堰き止め部材SPを第1半導体基板1上に予め配置しておくこととした。樹脂層RGの形成後に樹脂は固化する。樹脂層RGがある場合には、光の減衰が生じる可能性があるが、アルミニウムなどかなる線状の堰き止め部材SPがある場合には、第1フォトダイオードアレイへの樹脂の進入を抑制することができる。この場合の製造方法は、第1半導体基板1上に堰き止め部材SPを形成する工程と、樹脂層RGの形成時において、樹脂層RGの材料を、第1半導体基板1と第2半導体基板2との間に介在させ、堰き止め部材SPによって樹脂層の材料の流動を抑制する工程と、樹脂層RGの材料を固化させる工程とを備える。この場合、堰き止め部材SPが樹脂層の材料の流動を抑制するため、第1フォトダイオードアレイPDA1への樹脂の進入を抑制することができ、第1フォトダイオードアレイPDA1における光の減衰を抑制することができる。以上のように、エッチングによって現れる側面内の結晶欠陥密度は、ダイシングによって現れる側面内の結晶欠陥密度よりも小さい。第2半導体基板2の端部に位置するフォトダイオードは、取り除く必要が無いので、フォトダイオード数の減少を抑制することができる。また、第1半導体基板1と第2半導体基板2の受光部のピッチは一定で連続しているため、これと分光器と組み合わせることで、連続したスペクトルを得ることができる。以上では、P型の第1半導体基板に形成されるフォトダイオードアレイをP型のエピタキシャル層中に形成したP型のウエル領域と、ウエル領域内に形成されたN型の拡散層で形成されるフォトダイオードで構成したが、導電型を逆にしてもかまわないし、ウエル領域を作成せずに、エピタキシャル層中に反対の導電型の拡散層を直接形成してフォトダイオードとしてもかまわない。また、第2半導体基板においては、カソードの取り出しは、キャップ層上に形成した絶縁層にコンタクトホールをあけて、コンタクト電極を直接キャップ層にコンタクトさせているが、コンタクト抵抗を減らすため、コンタクトホールを空けたあとに拡散層を形成してもよいし、キャップ層をエッチングで除去してバンプで光吸収層に接続してもよい。光吸収層への接続の際にコンタクト抵抗を減らすために拡散層を形成してもよいし、バッファ層や第2半導体基板までエッチングして、直接接続してもよい。また、第1半導体基板上に形成される第1フォトダイオードアレイとアンプの接続は、フォトダイオードのカソードをアンプの反転入力-に接続し、アノードを基準電位Vrefに接続、アンプの非反転入力を外部電源に接続してシングルアンプの形式としているが、これはあくまでも一例にすぎない。第2半導体基板上に形成される第2フォトダイオードアレイとアンプの接続は、フォトダイオードのアノードをアンプの反転入力-に、カソードを非反転入力と共通配線CW21、CW22に接続し、差動アンプの形式としているが、これもあくまでも一例にすぎない。共通配線CW21、CW22は外部電源に接続してもよい。第1フォトダイオードアレイで、差動アンプの形式としてもよいし、第2フォトダイオードアレイで、シングルアンプの形式としてもよい。シングルアンプの場合はフォトダイオードにバイアス電圧逆バイアス電圧を印加できるという利点があるし、差動アンプの場合は、フォトダイオードをゼロバイアスとできる利点がある。また、アンプは反転入力と出力の間に容量を有するチャージアンプとなっているが、リセットのため、容量に並列にリセットスイッチとしてトランジスタを設けることが好ましい。また、アンプからの出力は端子Tから取り出すが、アンプ出力と端子Tの間に出力を端子Tに接続するしないを決めるスイッチを設けてもよい。"