出力信号f1を発生する発振器1、出力信号f1を分割して中間信号f2を出力する分周器2、補助信号f0を発生する補助発振器0、中間信号f2から補助信号f0を減じて最終信号f3を発生する周波数減算器3、最終信号f3の周波数を分析する手段4、及び最終信号f3の周波数に基いて出力信号f1を求める手段を含んでいる、周波数を求める回路装置。周波数減算器3がデジタル論理ゲートを含んでいる、請求項1に記載の回路装置。ゲートがXORゲートとして構成されている、請求項2に記載の回路装置。デジタル論理ゲートの後に低域フィルタが接続されている、請求項2又は3に記載の回路装置。低域フィルタの後に比較器が接続されている、請求項4に記載の回路装置。補助発振器が、インバータ及び水晶を含んでいる、請求項1に記載の回路装置。別のインバータが補助発振器と減算器との間の緩衝増幅器として設けられている請求項6に記載の回路装置。出力信号f1が、分周された出力信号を中間信号f2として出力する分周器2に供給され、中間信号f2から補助信号f0が減じられ、最終信号f3が出力され、かつ最終信号f3の周波数が分析され、それから出力信号f1の周波数が求められる周波数を求める方法。本発明の課題は、周波数を安価にかつ高い精度で求めることである。この課題は、請求項1及び8の特徴によって解決される。従属請求項は本発明の好ましい構成を示す。図2において、高周波信号f1は、まず除数Nによる割り算によって中間周波数に分けられ、中間信号f2が出力される。中間信号f2から、周波数減算器3により補助信号f0が減じられ、こうして周波数が再度低減される。低周波数の最終信号f3=f2-f0が、適当な評価手段4によって分析される。最終信号f3の周波数から高周波信号f1の周波数が、補助信号f0の加算及び分周器2の除数Nとの乗算によって求められる。周波数分析の費用を少なくするため、除数N>4を持つ減算器が用いられる。低周波出力信号の算定がxの誤差を伴う場合、高周波の算定の際に生じる誤差y<<xのyとなる。例えばf1=25000MHzN=2048f0=12MHzにおいて実行する場合、最終周波数を求める際における10の誤差は、高周波fを求める際における0.17の誤差を生じるに過ぎない。これは、59倍の精度改善である。本発明の好ましい構成が図3に示されている。減算器3は、後に低域フィルタ3bを接続される簡単な論理ゲート3a例えばANDゲート、XORゲート等により実現されている。この場合特別な実行は、XORゲート3aの使用である。なぜならば、XORゲートは、両方の入力周波数の所望の差のほかに、副産物として両方の入力周波数の和のみを与え、それ以外の副産物を与えない。両方の入力周波数の望ましくない和は、後に接続される低域フィルタ3bによって安価に除去される。信号レベルの低下は、比較器3c又は増幅器の使用によって補償することができる。補助発振器0はなるべく簡単なインバータ及び水晶により形成される。1つの例は、並列共振の水晶及びインバータを使用するピアス発振器である。回路の振動周波数は大体において水晶の並列共振周波数により決定され、アースに対する両方の容量によって一層容易に調整される。この装置は非常に安価であり、非常に正確な補助周波数f0を与える。別のインバータは、補助発振器と減算器との間の分離増幅器バッファとして使用することができる。その場合理想的には二重インバータが使用される。