III-V族化合物半導体受光素子であって、主面を有する半導体基板と、前記半導体基板の前記主面上に設けられた受光層と、前記受光層の上に設けられ、第1及び第2の部分を有する窓層と、前記窓層の前記第1の部分の表面から前記受光層に到達するp型半導体からなるアノード領域と、を備え、前記III-V族化合物半導体層のバンドギャップは半導体基板のバンドギャップより小さく、前記受光層はV族元素として少なくともアンチモンを含むIII-V族化合物半導体層を有しており、前記窓層にはn型ドーパントが添加されており、前記窓層の前記第2の部分における多数キャリアは電子である、ことを特徴とするIII-V族化合物半導体受光素子。前記窓層は少なくともInとPを含むことを特徴とする請求項1に記載のIII-V族化合物半導体受光素子。前記窓層はInPであることを特徴とする請求項1又は請求項2に記載のIII-V族化合物半導体受光素子。前記窓層の前記第2の部分における電子濃度は1×1016cm-3以上であることを特徴とする請求項1~請求項3のいずれか一項に記載のIII-V族化合物半導体受光素子。発明者らの知見によれば、InGaAs窓層を用いるとき、InP窓層に比べて暗電流が増加する。これ故に、InP基板上へ受光層を有する受光素子のためのエピタキシャル膜構造では、この膜構造の最上層はInP窓層を用いる。エピタキシャル層を入射面とする表面入射型フォトダイオードでは、InP窓層は、受光層に到達すべき近赤外光を吸収しない。また、InP窓層は、既に述べたように、暗電流の抑制にも有効である。このフォトダイオードのエピタキシャル積層は、有機金属気相成長法で成長される。エピタキシャル積層は受光層を含む。この受光層が、InGaAs/GaAsSbタイプII型量子井戸構造といった、V族構成元素としてSbを含むIII-V化合物半導体からなるとき、このエピタキシャル積層の成長では、V族構成元素としてSbを含むIII-V化合物半導体層を成長した後に、InP窓層の結晶成長を行う。この後に、エピタキシャル積層の一部分に選択的にアノード領域を形成してpn接合を形成する。このように作製されたフォトダイオードの特性測定の際に、発明者らは、予期せぬ電気的特性暗電流の増加に遭遇した。この予期せぬ特性の更なる調査によれば、本来n型を示すInP窓層がp型導電性を示している。InP窓層がp型導電を示すと、選択的に形成したアノード領域以外の領域でもpn接合が形成されるため、pn接合領域の拡大と、pn接合が表面に露出することによる表面リーク電流の増大により、暗電流が増大するという問題点がある。そして、発明者らは、この要因を調査する中で、次のようなケースがあることを見出した。例えばInP窓層の成長中に供給していないアンチモンがバックグラウンドレベルを超える量で不純物としてInPに混入していることを見出した。発明者らの検討によれば、アンチモンの混入はInPに特有である。本発明は、このような事情を鑑みて為されたものであり、V族構成元素としてSbを含むIII-V化合物半導体層を有する受光層とn型InP窓層とを有しており暗電流を低減可能なIII-V族化合物半導体受光素子を提供することを目的とし、またIII-V族化合物半導体受光素子を作製する方法を提供することを目的とする。本発明の一側面に係るIII-V族化合物半導体受光素子は、a主面を有する半導体基板と、b前記半導体基板の前記主面上に設けられた受光層と、c前記受光層の上に設けられ、第1及び第2の部分を有する窓層と、d前記窓層の前記第1の部分の表面から前記受光層に到達するp型半導体からなるアノード領域とを備える。前記III-V族化合物半導体層のバンドギャップは半導体基板のバンドギャップより小さく、前記受光層はV族元素として少なくともアンチモンを含むIII-V族化合物半導体層を有しており、前記窓層にはn型ドーパントが添加されており、前記窓層の前記第2の部分における多数キャリアは電子である。また、本発明の一側面に係るIII-V族化合物半導体受光素子では、前記窓層は少なくともInとPを含む材料からなることができる。さらに、本発明の一側面に係るIII-V族化合物半導体受光素子では、前記窓層はInPであることができる。またさらに、本発明の一側面に係るIII-V族化合物半導体受光素子では、前記窓層の前記第2の部分における電子濃度は1×1016cm-3以上であることができる。本発明の一側面に係るIII-V族化合物半導体受光素子は、a主面を有する半導体基板と、b前記半導体基板の前記主面上に設けられた受光層と、c前記受光層上に設けられ、第1及び第2の部分を有するInP層と、前記InP層の前記第1の部分の表面から前記受光層の方向に伸びるp型半導体からなるアノード領域とを備え、前記III-V族化合物半導体層のバンドギャップはInPのバンドギャップより小さく、前記InP層にはn型ドーパントが添加されており、前記InP層の前記第2の部分における多数キャリアは電子であり、前記InP層の前記第2の部分における電子濃度は1×1016cm-3以上である。前記受光層はV族元素として少なくともアンチモンを含むIII-V族化合物半導体層を有している。このIII-V族化合物半導体受光素子によれば、受光層のIII-V族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留することつまり、メモリ効果により、受光層上に成長されるInP層に不純物としてアンチモンが含まれる。発明者らの調査によれば、InP層中のアンチモン不純物は正孔を生成している。InP層中に添加されたn型ドーパントがこの生成キャリアを補償して、InP層の第2の部分における多数キャリアを電子にしている。電子濃度が1×1016cm-3以上であるので、InP層の第2の部分は十分なn導電性を示す。このため、選択的に形成したアノード領域以外の領域はn導電性となることにより、選択的なpn接合を形成することが可能となるため、暗電流が低減される。本発明の一側面に係るIII-V族化合物半導体受光素子は、a主面を有する半導体基板と、b前記半導体基板の前記主面上に設けられた受光層と、c前記受光層上に設けられたInP層とを備え、前記III-V族化合物半導体層のバンドギャップはInPのバンドギャップより小さく、前記InP層にはドナーが添加されており、前記InP層のドナー密度は1×1016cm-3以上である。前記受光層はV族元素として少なくともアンチモンを含むIII-V族化合物半導体層を有している。このIII-V族化合物半導体受光素子によれば、受光層のIII-V族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留することつまり、メモリ効果により、受光層上に成長されるInP層に不純物としてアンチモンが含まれる。発明者らの調査によれば、InP層中のアンチモン不純物は正孔を生成している。InP層中のドナーがこの生成キャリアを補償して、InP層の第2の部分における多数キャリアを電子にしている。ドナー密度が1×1016cm-3以上であるので、InP層の第2の部分は十分なn導電性を示す。このため、選択的に形成したアノード領域以外の領域はn導電性となることにより、選択的なpn接合を形成することが可能となるため、暗電流が低減される。本発明のIII-V族化合物半導体受光素子では、前記InP層におけるドナー密度は1×1019cm-3以下であることができる。また、本発明のIII-V族化合物半導体受光素子では、前記InP層におけるドナーがシリコンであることができる。本発明のIII-V族化合物半導体受光素子では、前記受光層はV族元素として少なくともアンチモンを含むIII-V族化合物半導体層を有していることができる。また、本発明のIII-V族化合物半導体受光素子では、前記InP層は不純物としてアンチモンを含むことができる。本発明のIII-V族化合物半導体受光素子では、前記InP層の前記第2の部分における電子濃度は1×1019cm-3以下であることができる。このIII-V族化合物半導体受光素子によれば、InP層の第2の部分が1×1019cm-3を超えない電子濃度を有するとき、アノード領域に適切な特性を与えることができる。本発明のIII-V族化合物半導体受光素子では、前記InP層におけるアンチモン濃度は1×1017cm-3以上であり、前記InP層におけるアンチモン濃度は1×1019cm-3以下であることができる。このIII-V族化合物半導体受光素子によれば、InP層における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の一部分が、正孔を提供するように作用する。シリコンの添加は、この提供された正孔キャリアを補償して、さらに、多数キャリアを電子にする働きがあり、選択的に形成したアノード領域以外の領域はn導電性となることにより、選択的なpn接合を形成することが可能となるため、暗電流の低減を可能にする。本発明のIII-V族化合物半導体受光素子では、前記受光層と前記InP層との間に設けられたInGaAs層を更に備えることができる。前記InPの前記アンチモン濃度は前記InGaAs層のアンチモン濃度より高い。このIII-V族化合物半導体受光素子によれば、InGaAs層は、受光層に対してアノード領域の位置を調整するために役立つ。一方、このInGaAs層も不純物としてアンチモンを含むけれども、InP層のアンチモン濃度はInGaAs層のアンチモン濃度より高い。これ故に、InGaAs層がアンドープであることができる。本発明のIII-V族化合物半導体受光素子では、前記InP層の前記第2の部分の表面を覆う絶縁体からなるパッシベーション膜を更に備えることができる。III-V族化合物半導体受光素子によれば、窓層の材料に起因する暗電流を低減することができると共に、表面リーク電流も低減できる。本発明のIII-V族化合物半導体受光素子では、前記受光層は、InGaAs層及びGaAsSb層を含む多重量子井戸構造、及びGaInNAs層及びGaAsSb層を含む多重量子井戸構造の少なくともいずれかを有し、前記III-V族化合物半導体層はGaAsSb層を含むことができる。このIII-V族化合物半導体受光素子によれば、所望の波長感度の受光層を得ることができる。本発明のIII-V族化合物半導体受光素子では、前記半導体基板は導電性InPからなり、当該III-V族化合物半導体受光素子は前記半導体基板の裏面に設けられたカソード電極を更に備えることができる。このIII-V族化合物半導体受光素子によれば、InP基板は良好な受光感度の受光層を提供できる。また、InP層の第1の部分に選択的に形成された、表面から受光層に到達するp型半導体からなるアノード領域と、InP基板のカソードとにより、良好な受光特性を提供できる。本発明の別の側面は、III-V族化合物半導体受光素子を作製する方法である。この方法は、a成長炉に基板を配置する工程と、b前記成長炉において、前記III-V族化合物半導体受光素子のための半導体積層を成長してエピタキシャル基板を形成する工程と、c前記半導体積層を形成した後に、前記成長炉から前記エピタキシャル基板を取り出す工程と、d前記成長炉から前記エピタキシャル基板を取り出した後に、前記InP層の表面からp型ドーパントを導入して、前記受光層の方向に伸びるp型半導体からなるアノード領域を形成する工程とを備える。半導体積層を成長する前記工程は、b1アンチモン原料及びV族原料を含む原料ガスを前記成長炉に供給して、V族構成元素として少なくともアンチモンを含むIII-V族化合物半導体層を有する受光層を基板の主面上に形成する工程と、b2前記成長炉へのアンチモン原料の供給を停止した後に、n型ドーパント、インジウム原料及びリン原料を含む原料ガスを前記成長炉に供給して、n型導電性のInP層を前記受光層上に形成する工程とを含む。前記III-V族化合物半導体層のバンドギャップはInPのバンドギャップより小さく、前記InP層は不純物としてアンチモンを含み、前記InP層における電子濃度は1×1016cm-3以上である。受光層を基板の主面上に形成する前記工程は、アンチモン原料及びV族原料を含む原料ガスを前記成長炉に供給する工程を備える。前記受光層は、V族元素として少なくともアンチモンを含むIII-V族化合物半導体層を有する。この方法によれば、受光層上にInP層を成長するときにアンチモンを成長炉に供給しないけれども、受光層のIII-V族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留することつまり、メモリ効果により、不純物としてアンチモンがInP層に含まれる。発明者らの調査によれば、InP層中のアンチモン不純物は正孔を生成する。InP層中に添加されたn型ドーパントがこの生成キャリアを補償して、InP層の第2の部分における多数キャリアを電子になる。電子濃度が1×1016cm-3以上であるので、InP層の第2の部分は十分なn導電性を示す。本発明の別の側面は、III-V族化合物半導体受光素子を作製する方法である。この方法は、a成長炉に基板を配置する工程と、b前記成長炉において、前記III-V族化合物半導体受光素子のための半導体積層を成長してエピタキシャル基板を形成する工程と、c前記半導体積層を形成した後に、前記成長炉から前記エピタキシャル基板を取り出す工程と、d前記成長炉から前記エピタキシャル基板を取り出した後に、前記InP層の表面からp型ドーパントを導入して、前記受光層の方向に伸びるp型半導体からなるアノード領域を形成する工程とを備え、半導体積層を成長する前記工程は、受光層を基板の主面上に形成する工程と、n型ドーパント、インジウム原料及びリン原料を含む原料ガスを前記成長炉に供給して、n型導電性のInP層を前記受光層上に形成する工程と含み、前記III-V族化合物半導体層のバンドギャップはInPのバンドギャップより小さく、前記InP層におけるドナー密度は1×1016cm-3以上である。受光層を基板の主面上に形成する前記工程は、アンチモン原料及びV族原料を含む原料ガスを前記成長炉に供給する工程を備える。前記受光層は、V族元素として少なくともアンチモンを含むIII-V族化合物半導体層を有する。この方法によれば、受光層上にInP層を成長するときにアンチモンを成長炉に供給しないけれども、受光層のIII-V族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留することつまり、メモリ効果により、不純物としてアンチモンがInP層に含まれる。発明者らの調査によれば、InP層中のアンチモン不純物は正孔を生成する。InP層中のドナーがこの生成キャリアを補償して、InP層の第2の部分における多数キャリアを電子になる。ドナー密度が1×1016cm-3以上であるので、InP層の第2の部分は十分なn導電性を示す。本発明に係る方法では、前記InP層におけるドナー密度は1×1019cm-3以下であることができる。また、本発明に係る方法では、前記InP層におけるドナーがシリコンであることができる。本発明に係る方法は、アンチモン原料及びV族原料を含む原料ガスを前記成長炉に供給する工程を備え、前記受光層は、V族元素として少なくともアンチモンを含むIII-V族化合物半導体層を有することができる。また、本発明に係る方法では、前記InP層は不純物としてアンチモンを含んでいることができる。本発明に係る方法では、前記InP層の前記第2の部分における電子濃度は1×1019cm-3以下であることができる。この方法によれば、InP層が1×1019cm-3を超えない電子濃度を有するとき、アノード領域を形成するためのp型ドーパント量を増加せずに、アノード領域に適切な特性を与えることができる。本発明に係る方法では、前記InP層におけるアンチモン濃度は1×1017cm-3以上であり、前記InP層におけるアンチモン濃度は1×1019cm-3以下であることができる。この方法によれば、InP層における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の一部分が、正孔を提供するように作用する。本発明に係る方法では、前記InP層を成長する前に、III族原料及びV族原料を含む原料ガスを前記成長炉に供給してInGaAs層を前記受光層上に成長する工程を更に備えることができる。前記InGaAs層のアンチモン濃度は前記InPの前記アンチモン濃度より低い。この方法によれば、InGaAs層は、受光層に対してアノード領域の位置を調整するために役立つ。一方、このInGaAs層も不純物としてアンチモンを含むけれども、InP層のアンチモン濃度はInGaAs層のアンチモン濃度より高い。これ故に、InGaAs層がアンドープである。本発明に係る方法では、前記受光層は、InGaAs層及びGaAsSb層を含む多重量子井戸構造、及びGaInNAs層及びGaAsSb層を含む多重量子井戸構造の少なくともいずれかを有し、前記III-V族化合物半導体層は、GaAsSb層を含むことができる。この方法によれば、所望の波長感度の受光層を形成できる。本発明に係る方法では、前記受光層及び前記InP層の成長は、有機金属気相成長法で行われることができる。この方法によれば、良好な特性の受光層及びInP層を成長できるけれども、InPの成長においてアンチモンのメモリ効果を生じる。本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。以上説明したように、本発明の一側面によれば、V族構成元素としてSbを含むIII-V化合物半導体層を有する受光層とn型InP窓層とを有しており暗電流を低減可能なIII-V族化合物半導体受光素子が提供される。また、本発明の別の側面によれば、III-V族化合物半導体受光素子を作製する方法が提供される。本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のIII-V族化合物半導体受光素子及びエピタキシャル基板、並びにこれらの作製方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。図1は、本実施の形態に係るIII-V族化合物半導体受光素子を示す図面である。III-V族化合物半導体受光素子は例えばフォトダイオードである。図1を参照すると、直交座標系Sが示されている。III-V族化合物半導体受光素子11は、半導体基板13と、半導体積層15、アノード領域17とを備える。半導体積層15は、半導体基板13上に設けられ、また受光層21及びInP層23を含む。半導体積層15内の半導体層例えば受光層21及びInP層23は、半導体基板13の主面13aの法線軸Axの方向に積層される。半導体基板13は主面13a及び裏面13bを有する。また、主面13aは第1及び第2のエリア13c、13dを含み、第2のエリア13dは第1のエリア13cを囲む。受光層21は、半導体基板13の主面13a上に設けられており、また半導体基板13とInP層23との間に設けられている。受光層21は、V族構成元素として少なくともアンチモンを含むIII-V族化合物半導体層を有する。III-V族化合物半導体層は、例えばGaAsSb等からなる。受光層21は、バルク構造、量子井戸構造等からなることができる。III-V族化合物半導体層のバンドギャップEabspはInPのバンドギャップEInPより小さく、III-V族化合物半導体層は、半導体積層15の主面15aから入射してInP層23を介して受光層21に到達した光から電子正孔対を生成する。受光層21は第1及び第2の部分21c、21dを有しており、第1及び第2の部分21c、21dは、それぞれ、第1及び第2のエリア13c、13d上に設けられている。InP層23は受光層21上に設けられ、また第1及び第2の部分23c、23dを有する。第1及び第2の部分23c、23dは、それぞれ、第1及び第2のエリア13c、13d上に設けられている。第1の部分21cは、第1の部分23cと第1のエリア13cとの間に設けられている。第2の部分21dは、第2の部分23dと第2のエリア13dとの間に設けられている。アノード領域17は、InP層23の第1の部分23cの表面から受光層21に到達するp型半導体からなる。アノード領域17にはp型ドーパントが添加されており、p型ドーパントとしては、例えば亜鉛Zn等が使用される。III-V族化合物半導体受光素子11では、InP層23は不純物としてアンチモンを含むと共に、InP層23にはn型ドーパントが添加されている。n型ドーパントは、例えばシリコン、硫黄等を用いることができる。InP層23の第2の部分23dにおける多数キャリアは電子であり、InP層23の第2の部分23dにおける電子濃度は1×1016cm-3以上である。このIII-V族化合物半導体受光素子11によれば、受光層21のIII-V族化合物半導体層の成長の際に成長炉に供給されたアンチモンの残留つまり、メモリ効果により、受光層21上に成長されるInP層23に、その成長中に供給していないアンチモンが不純物として含まれる。発明者らの調査によれば、InP層23中のアンチモン不純物は正孔を生成する。この生成キャリアは、InP層23中に添加されたn型ドーパントによって補償されて、この結果、InP層23の第2の部分23dにおける多数キャリアが電子となる。電子濃度が1×1016cm-3以上であるので、InP層23の第2の部分23dは十分なn導電性を示す。発明者らの調査によれば、InP層23におけるアンチモン濃度は1×1017cm-3以上であり、InP層23におけるアンチモン濃度は1×1019cm-3以下であることができる。InP層23における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の少なくとも一部分が、正孔を提供するように作用する。InP層23の第2の部分23dにおける電子濃度は1×1019cm-3以下であることができる。この第2の部分23dが1×1019cm-3以下の電子濃度を有するとき、アノード領域を形成するためのp型ドーパント量を増加せずに、アノード領域17が適切な電気的特性を有することができる。InP層23のシリコン濃度は例えば1×1016cm-3以上であり、また1×1019cm-3以下であることができる。受光層21は、InGaAs層及びGaAsSb層を含む多重量子井戸構造、及びGaInNAs層及びGaAsSb層を含む多重量子井戸構造の少なくともいずれかを有し、III-V族化合物半導体層はGaAsSb層を含むことができる。この受光素子11によれば、所望の波長感度の受光層21を得ることができる。III-V族化合物半導体受光素子11では、半導体積層15は、InGaAs層25を更に備えることができる。InGaAs層25は、受光層21とInP層23との間に設けられている。InGaAs層25には不純物としてアンチモンが測定されることがあり、InPのアンチモン濃度はInGaAs層25のアンチモン濃度より高い。InGaAs層25は、受光層21に対してアノード領域17の位置を調整するために役立つ。一方、このInGaAs層25も不純物としてアンチモンを含むことがあるけれども、InP層23のアンチモン濃度はInGaAs層25のアンチモン濃度より高い。これ故に、InGaAs層25がアンドープであることができる。また、InGaAs層25の厚さがInP層23の厚さより大きくてもよい。InGaAs層25は第1及び第2の部分25c、25dを有しており、第1及び第2の部分25c、25dは、それぞれ、第1及び第2のエリア13c、13d上に設けられている。アノード領域17は第1の部分25c及び第1の部分23cを含み、第1の部分21c上に位置する。アノード領域17の底面は第1の部分21cとpn接合29aを成しており、アノード領域17の側面は第2の部分25d及び第2の部分23dとpn接合29b、29cを成している。III-V族化合物半導体受光素子11では、半導体積層15は、別のInGaAs層27を更に備えることができる。InGaAs層27は、受光層21と半導体基板13との間に設けられている。InGaAs層27は不純物としてアンチモンを実質的に含まない。InGaAs層27のバンドギャップは、受光層21のIII-V族化合物半導体層のバンドギャップよりも大きい。このInGaAs層27にはn型ドーパントが添加されており、n型ドーパントとしては例えばシリコンSi等が使用される。InGaAs層27のシリコン濃度は例えば1×1016cm-3以上であり、また1×1019cm-3以下であることができる。InGaAs層27は第1及び第2の部分27c、27dを有しており、第1及び第2の部分27c、27dは、それぞれ、第1及び第2のエリア13c、13d上に設けられている。InGaAs層27はInP半導体領域に接触を成す。半導体基板13は例えばInPからなることが好ましい。このInPは導電性を示す。必要な場合には、半導体基板13の主面13a上にバッファ層を設けることができ、このバッファ層は例えばInPからなる。InP基板は良好な受光感度の受光層を提供できる。また、InP層23の第1の部分23cの表面から受光層に到達するp型半導体からなるアノード領域17とInP基板のカソードとにより、良好な受光特性を提供できる。受光層21の受光可能波長は、1.0マイクロメートル以上であることができ、また3.0マイクロメートル以下であることができる。III-V族化合物半導体受光素子11は、半導体積層15の主面15aに接触を成すアノード電極33を含むことができる。アノード電極33のエッジ33aは、第1のエリア13cの境界を通過し法線軸Axの方向に延びる柱状の仮想図面の内側に位置しており、またpn接合29b、29cは仮想図面のほぼ側面に沿って位置する。アノード電極33の中央を通過する軸Ax上のZ軸を有する座標系Sにおいて、軸Axを通過する基準平面を規定する。任意の基準平面上において、アノード電極33のエッジ33aのX座標及びY座標は、第1のエリア13cのX座標及びY座標より小さい。III-V族化合物半導体受光素子11は、半導体基板13の裏面13bに設けられたカソード電極35を更に備えることができる。カソード電極35は半導体基板13の裏面13bを覆い、また裏面13bに接触を成す。III-V族化合物半導体受光素子11は、InP層23の第2の部分23dの表面を覆う絶縁膜37を更に備えることができ、この絶縁膜37はパッシベーション膜として働く。絶縁膜37は開口37aを有しており、開口37aは、アノード電極33がInP層23に接触を成すための経路を提供する。この受光素子11によれば、窓層23の材料に起因する暗電流を低減することができると共に、表面リーク電流も低減できる。絶縁膜37の開口37aのエッジ37bは、第1のエリア13cの境界を通過し法線軸Axの方向に延びる柱状の仮想図面の内側に位置する。上記の基準平面において、アノード電極33のエッジ33aのX座標は、それぞれ、絶縁膜37の開口37aのエッジ37bのX座標とpn接合29b、29cのX座標との間にあることができる。また、アノード電極33のエッジ33aのY座標は、それぞれ、絶縁膜37の開口37aのエッジ37bのY座標とpn接合29b、29cのY座標との間にあることができる。図2、図3、図4は、本実施の形態に係るIII-V族化合物半導体受光素子を作製する方法における主要な工程を示す図面である。図2~図4を参照しながら、III-V族化合物半導体受光素子を作製する方法を説明する。工程S101では、成長炉10aに基板41を配置する。基板41は例えばInP基板であることができる。工程S102では、成長炉10aを用いてIII-V族化合物半導体受光素子のための半導体積層Epiを成長する。引き続く結晶成長は、例えば有機金属気相成長法で行われる。有機金属気相成長のためのガリウムGa原料、インジウムIn原料、ヒ素As原料、リンP原料及びアンチモンSb原料として、それぞれ、TEGa、TMIn、TBAs、TBP、TMSbを用いることができる。n型のドーピングには例えばTeESiが使用される。まず、工程S102-1では、第1の原料を成長炉10aに供給して、第1のInGaAs層43を基板41の主41a面上に成長する。第1の原料G1は、ガリウム原料、インジウム原料及びヒ素原料を含み、n型ドーパントとしてTeESiを含むことができる。続けて、工程S102-2では、図2bに示されるように、第2の原料G2を成長炉10aに供給して、受光層45を基板41の主面41a上に成長する。受光層45は、V族元素として少なくともアンチモンを含むIII-V族化合物半導体層を含む。このIII-V族化合物半導体層のバンドギャップは、後に工程で窓層として成長されるInPのバンドギャップより小さい。本実施例では、第2の原料G2は、例えばガリウム原料、ヒ素原料及びアンチモン原料を含み、例えば単一のGaAsSb層を第1のInGaAs層43の主面上に成長する。GaAsSb層は例えばアンドープであり、この層の多数キャリアは電子である。受光層45は、InGaAs層及びGaAsSb層を含む単一又は多重量子井戸構造、並びにGaInNAs層及びGaAsSb層を含む単一又は多重の量子井戸構造の少なくともいずれかを有することができる。この構造により、所望の波長感度の受光層を形成できる。Sb含有III-V族化合物半導体層は、GaAsSb層を含むことができる。受光層45は、例えばタイプII型の量子井戸構造を有することができ、このとき、InXGa1-XAs0.38≦X≦0.68とGaAs1-YSbY0.36≦Y≦0.62のペア、または、Ga1-UInUNVAs1-V0.4≦U≦0.8、0<V≦0.2とGaAs1-ZSbZ0.36≦Z≦0.62のペアが例示される。必要な場合には、例えば、ガリウム原料及びアンチモン原料の供給を停止した後に例えばヒ素原料を成長炉に供給しながら、成長の中断のための工程を設けることができる。工程S102-3では、アンチモン原料の成長炉10aへの供給を停止した後に、図3aに示されるように、第3の原料G3を成長炉10aに供給して、第2のInGaAs層47を受光層45上に成長する。第3の原料G3は、ガリウム原料、インジウム原料及びヒ素原料を含む。InGaAs層47は例えばアンドープであり、この層の多数キャリアは電子である。工程S102-4では、図3bに示されるように、アンチモン原料は成長炉10aに供給されていない。第4の原料G4を成長炉10aに供給して、n型導電性のInP層49を受光層45及び第2のInGaAs層47上に成長する。第4の原料ガスG4は、例えばn型ドーパント、インジウム原料及びリン原料を含む。InP層49は不純物としてアンチモンを含むと共に、n型ドーパント例えばシリコンを含む。InP層49の多数キャリアは電子であり、InP層49における電子濃度は1×1016cm-3以上である。これらの工程により、エピタキシャル基板Eが作製される。InP層49を基板41上に形成した後に、工程S103において成長炉10aからエピタキシャル基板Eを取り出す。工程S104では、p型半導体からなるアノード領域51をエピタキシャル基板Eに形成する。本実施例では、アノード領域51の形成をp型ドーパントの導入により行う。p型ドーパントの導入は、例えば熱拡散を利用する。成長炉10aからエピタキシャル基板Eを取り出した後に、絶縁膜53をエピタキシャル基板E上に形成する。絶縁膜53は、アノード領域51の位置に合わせた開口53aを有しており、熱処理装置10bを用いて亜鉛雰囲気中でInP層49の表面49aからp型ドーパントを導入して、受光層45に到達するアノード領域51を形成する。熱処理により、開口53aから導入されたZnは、基板に向けて拡散すると共に、横方向にも拡散する。この結果、アノード領域51は、絶縁膜53の下にも拡がる。この工程により、基板生産物Pが作製される。熱拡散を用いたアノード領域51の形成においては、必要な場合には、InGaAs層47の厚さは、受光層45に対してアノード領域51の位置を調整するように決定できる。S105では、基板生産物P上に電極を形成する。例えば、アノード領域51に接触を成すアノード電極55を形成すると共に、基板41の裏面に接触を成すカソード電極57を形成する。この方法によれば、InP層49を受光層45上に成長するときにアンチモンを成長炉10aに供給しないけれども、受光層45のSb含有III-V族化合物半導体層の成長の際に供給されたアンチモンの成長炉10aへの残留つまり、メモリ効果により、不純物としてアンチモンがInP層49に混入する。発明者らの調査によれば、InP層49中のアンチモン不純物は正孔を生成している。この生成キャリアを、InP層49中のn型添加ドーパントが補償して、InP層49における多数キャリアを電子にしている。電子濃度が1×1016cm-3以上であるので、InP層49は十分なn導電性を示す。また、InP層49における電子濃度は1×1019cm-3以下であることができる。このとき、アノード領域51を形成するためのp型ドーパント量を増加せずに、アノード領域51に適切な電気的特性を付与できる。発明者らの見積もりによれば、InP層49におけるアンチモン濃度は1×1017cm-3以上であり、またアンチモン濃度は1×1019cm-3以下である。InP層49における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の一部分が、正孔を提供するように作用する。一方、InGaAs層47は不純物としてアンチモンを含み、InGaAs層47のアンチモン濃度はInP層49のアンチモン濃度より低い。InGaAs層47も不純物としてアンチモンを含むけれども、InP層49のアンチモン濃度はInGaAs層47のアンチモン濃度より高い。これ故に、InGaAs層47はアンドープであることができ、必要な場合はわずかにn型ドーパントを添加できる。以上説明したように、受光層45からInP層49までの成長は、有機金属気相成長法で行われる。この方法によれば、良好な特性の受光層45及びInP層49を成長できるけれども、InPの成長においてアンチモンのメモリ効果が避けられない。しかしながら、発明者らの検討によって、アンチモンのメモリ効果によるp型化の問題を、n型ドーパントをInPに添加することによって回避可能である。図5に、2種類のエピタキシャル基板の構造を示す。図5aは受光層にInGaAs層及びGaAsSb層を含む多重量子井戸構造を用いている。図5bは受光層にGaAsSb層を用いている。図6に、図5で示した2種類のエピタキシャル基板の第2InGaAs層、及びInP窓層について、二次イオン質量分析法で測定したSb濃度を示す。図5a及び図6を参照すると、構造Aにおいては、InP窓層には1×1018cm-3程度のアンチモンが含まれている。しかしながら、GaAsSb受光層とInP窓層との間の第2InGaAs層のアンチモン量は、二次イオン質量分析法の検出限界以下の1×1016cm-3未満である。構造AのInP窓層のキャリア濃度をCV測定により求めたところ、正孔濃度は1×1016cm-3となった。図5b及び図6を参照すると、構造Bにおいては、InP窓層には1×1019cm-3程度のアンチモンが含まれている。しかしながら、GaAsSb受光層とInP窓層との間の第2InGaAs層のアンチモン量は、二次イオン質量分析法の検出限界以下の1×1016cm-3未満である。構造BのInP窓層のキャリア濃度をCV測定により求めたところ、正孔濃度は2×1017cm-3となった。図5及び図6に示されるように、第2InGaAs層ではアンチモンプロファイルSbは一旦低くなるけれども、InGaAs層の成長の後にInP層を成長するとき、InP層ではアンチモンプロファイルSbは再び高くなる。実施例1図7に示される構造のフォトダイオードを作製した。n型InP基板を準備した。このInP基板上に、TMInトリメチルインジウムおよびTBPターシャリーブチルホスフィンを成長炉に供給して、n型InPバッファ層を摂氏500度の基板温度で成長した。バッファ層の厚みは例えば10nmであり、バッファ層のn型ドーピングには、TeESiを用いた。次に、n型InPバッファ層の上に、TMInトリメチルインジウムおよびTEGaトリエチルガリウム、TBAターシャリーブチルアルシンを成長炉に供給してn型InGaAs層を摂氏500度で成長した。InGaAs層の厚みは例えば150nmであった。多重量子井戸構造の受光層を作製した。この実施例では、InGaAs/GaAsSbの多重量子井戸構造の受光層を形成した。単位量子井戸構造を形成するInGaAs層、GaAsSb層の厚みは5nmであり、50ペア数単位量子井戸の繰り返し数を成長した。Sb原料にはTMSbを用いた。次に、受光層の上に、Zn拡散導入の際の拡散濃度分布調整層として、厚み1μmのInGaAs層を摂氏500度で成長した。最後に、厚み1μmのn型InP窓層を摂氏500度で成長した。n型InP窓層にはシリコンが添加されており、図8に示すように、シリコン濃度の異なるフォトダイオードA2~A7をそれぞれ作製した。また、シリコンが添加されたn型InP窓層に替えて、シリコンを含め意図的にドーパントを添加していないInP窓層を成長したフォトダイオードA1も作製した。この本発明例A1~A7について二次イオン質量分析法によってシリコンの濃度を、CV測定によってキャリアタイプと電子又は正孔濃度を測定した。本発明例A2~A7では、シリコンの濃度は5×1015cm-3から5×1019cm-3であり、本発明例A1ではシリコン濃度は二次イオン質量分析法の検出限界以下の1×1015cm-3未満であった。本発明例A1、A2のキャリアタイプはp型であり、正孔濃度はA1では1×1016cm-3、A2では5×1015cm-3であった。一方、本発明例A3~A7のキャリアタイプはn型であり、電子濃度はA3では5×1015cm-3、A4では1×1016cm-3、A5では1×1017cm-3、A6では1×1019cm-3、A7では5×1019cm-3であった。本発明例A1~A7のInP窓層の表面にSiN膜を成長した後に、SiN膜にパターン形成を行って開口部を形成した。この後に、開口部からZnを選択拡散してInGaAs/GaAsSb多重量子井戸構造の受光層内に向けてp型領域を形成した。Znを選択拡散してアノード領域を形成した後に、AuZnからなるp側電極をInP窓層の表面に形成すると共に、AuGeNiからなるn側電極を基板裏面に形成した。別の実施例では、InGaAs/GaAsSbの受光層に替えて、GaInNAs/GaAsSbの多重量子井戸構造の受光層を形成した。単位量子井戸構造を形成するGaInNAs層またはGaAsSb層の厚みは5nmであり、50ペア数単位量子井戸の繰り返し数を成長した。Sb原料にはTMSbを用いた。作製したフォトダイオードの室温における逆方向電流電圧特性を調べた。このフォトダイオードの受光径は100マイクロメートルである。本発明例A1、A2のフォトダイオードの室温におけるリーク電流は、マイナス5ボルトの印加電圧で20マイクロアンペアであった。本発明例A3のフォトダイオードの室温におけるリーク電流は、マイナス5ボルトの印加電圧で10マイクロアンペアであった。一方、本発明例A4~A6のフォトダイオードの室温におけるリーク電流は、マイナス5ボルトの印加電圧で2マイクロアンペアであった。また、本発明例A7のフォトダイオードの室温におけるリーク電流は、マイナス5ボルトの印加電圧で200マイクロアンペアであった。このように、InP窓層にシリコンをドーピング電子濃度1×1016cm-3~1×1019cm-3してn型に制御することによって、暗電流は1桁程度小さくできる。好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。