入力されるアナログ信号を電気抵抗を用いてそれぞれレベルが異なるn系統nは2以上の自然数の信号に分割する分割部と、上記分割部により分割された上記アナログ信号の1系統につき1つずつ設けられた磁気メモリ素子と、各上記磁気メモリ素子に対し、それぞれ対応する系統の上記アナログ信号に基づく書込動作が実行されるように制御すると共に、当該書込動作の実行後、各上記磁気メモリ素子の記憶値の読出動作が実行されるように制御する制御部と、上記読出動作により各上記磁気メモリ素子から読み出された値に基づき、nビットの量子化データを得るデコード部とを備えるA/D変換器。上記制御部は、上記読出動作の実行後、上記書込動作を再度実行させる前に、各上記磁気メモリ素子の記憶値をリセットするための制御を行う請求項1に記載のA/D変換器。上記n系統のそれぞれに対し上記電気抵抗が挿入されており、上記n系統のうち任意のm番目m=0~n-1の系統に挿入される電気抵抗の抵抗値Rmが、Rm=Vm/Ic但し、Vmはm番目の系統に対応する基準電圧値、Icはm番目の磁気メモリ素子の反転電流値であるの関係を満たすように設定されている請求項2に記載のA/D変換器。上記磁気メモリ素子は、上記反転電流値としての所定の電流値以上の電流が流されることで磁化の方向が反転する記憶層と、磁化の方向が固定となるように構成された磁化固定層と、これら記憶層と磁化固定層との間に挿入されたトンネル絶縁層とを有する磁気トンネル接合素子とされる請求項3に記載のA/D変換器。上記記憶層、上記トンネル絶縁層、上記磁化固定層の積層方向に平行な方向に上記アナログ信号に応じた電流が流されるように構成されている請求項4に記載のA/D変換器。上記磁気メモリ素子は、上記記憶層、上記トンネル絶縁層、上記磁化固定層の積層方向に平行な方向に磁化を有するように構成された垂直磁化型の磁気メモリ素子である請求項5に記載のA/D変換器。入力されるアナログ信号をn系統nは2以上の自然数に分割する分割部と、上記分割部により分割された上記アナログ信号の1系統につき1つずつ設けられた磁気メモリ素子と、各上記磁気メモリ素子に対し、それぞれ対応する系統の上記アナログ信号に基づく書込動作が行われるように制御すると共に、当該書込動作の実行後、各上記磁気メモリ素子の記憶値の読出動作が行われるように制御する制御部と、上記読出動作により各上記磁気メモリ素子から読み出された値に基づき、nビットの量子化データを得るデコード部とを備えると共に、上記各磁気メモリ素子として、それぞれその反転電流値が異なるものが設けられているA/D変換器。上記各磁気メモリ素子は、それぞれその直径が異なることで上記反転電流値が異なるようにされている請求項7に記載のA/D変換器。上記制御部は、上記読出動作の実行後、上記書込動作を再度実行させる前に、各上記磁気メモリ素子の記憶値をリセットするための制御を行う請求項8に記載のA/D変換器。上記磁気メモリ素子は、上記反転電流値としての所定の電流値以上の電流が流されることで磁化の方向が反転する記憶層と、磁化の方向が固定となるように構成された磁化固定層と、これら記憶層と磁化固定層との間に挿入されたトンネル絶縁層とを有する磁気トンネル接合素子とされる請求項9に記載のA/D変換器。上記記憶層、上記トンネル絶縁層、上記磁化固定層の積層方向に平行な方向に上記アナログ信号に応じた電流が流されるように構成されている請求項10に記載のA/D変換器。上記磁気メモリ素子は、上記記憶層、上記トンネル絶縁層、上記磁化固定層の積層方向に平行な方向に磁化を有するように構成された垂直磁化型の磁気メモリ素子である請求項11に記載のA/D変換器。入力されるアナログ信号を電気抵抗を用いてそれぞれレベルが異なるn系統nは2以上の自然数の信号に分割する分割手順と、上記分割手順により分割した上記アナログ信号の1系統につき1つずつ設けられた磁気メモリ素子に対し、それぞれ対応する系統の上記アナログ信号に基づく書込動作が実行されるように制御すると共に、当該書込動作の実行後、各上記磁気メモリ素子の記憶値の読出動作が実行されるように制御する制御手順と、上記読出動作により各上記磁気メモリ素子から読み出された値に基づき、nビットの量子化データを得るデコード手順とを有するA/D変換方法。入力されるアナログ信号をn系統nは2以上の自然数に分割する分割手順と、上記分割手順により分割した上記アナログ信号の1系統につき1つずつ設けられた磁気メモリ素子であって、それぞれその反転電流値が異なる各上記磁気メモリ素子に対し、それぞれ対応する系統の上記アナログ信号に基づく書込動作が行われるように制御すると共に、当該書込動作の実行後、各上記磁気メモリ素子の記憶値の読出動作が行われるように制御する制御手順と、上記読出動作により各上記磁気メモリ素子から読み出された値に基づき、nビットの量子化データを得るデコード手順とを有するA/D変換方法。但し、従来の並列型A/D変換器は、その構成が量子化ビット数の増加に応じて指数関数的に増大してしまう。具体的に、量子化ビット数=nによる分解能を実現しようとした場合、従来の並列型A/D変換器は2n1個のブロックで構成することになる。このブロックは、入力信号を割り当てる抵抗器と、その値を読み取る比較器とによって構成され、当該比較器には、主にオペアンプが使用される。ここで、オペアンプは多くのトランジスタとコンデンサキャパシタンスで構成されているため、実装面積が大となる傾向となる。このように従来の並列型A/D変換器では、高分解能化を図るにあたってその実装面積が大となってしまうという問題がある。また、比較器にオペアンプを用いる従来の並列型A/D変換器では、アナログ入力部分に常に比較用の電圧基準電圧を発生させておくことも必要となる。このため、消費電力の増大や発熱量の増大といった問題も生じることとなる。これらの問題より、従来の並列型A/D変換器では、高分解能化を図ることが困難とされていた。本技術はかかる問題点に鑑み為されたもので、簡易な構成で且つ低消費電力低発熱な並列型A/D変換器を実現することをその課題とする。上記課題の解決のため、本技術ではA/D変換器として以下の第1の構成を提案する。すなわち、本技術の第1の構成としてのA/D変換器は、入力されるアナログ信号を電気抵抗を用いてそれぞれレベルが異なるn系統nは2以上の自然数の信号に分割する分割部を備える。また、上記分割部により分割された上記アナログ信号の1系統につき1つずつ設けられた磁気メモリ素子を備える。また、各上記磁気メモリ素子に対し、それぞれ対応する系統の上記アナログ信号に基づく書込動作が実行されるように制御すると共に、当該書込動作の実行後、各上記磁気メモリ素子の記憶値の読出動作が実行されるように制御する制御部を備える。さらに、上記読出動作により各上記磁気メモリ素子から読み出された値に基づき、nビットの量子化データを得るデコード部を備えるものである。また、A/D変換器の第2の構成として以下のものを提案する。つまり、本技術の第2の構成としてのA/D変換器は、入力されるアナログ信号をn系統nは2以上の自然数に分割する分割部を備える。また、上記分割部により分割された上記アナログ信号の1系統につき1つずつ設けられた磁気メモリ素子を備える。また、各上記磁気メモリ素子に対し、それぞれ対応する系統の上記アナログ信号に基づく書込動作が行われるように制御すると共に、当該書込動作の実行後、各上記磁気メモリ素子の記憶値の読出動作が行われるように制御する制御部を備える。また、上記読出動作により各上記磁気メモリ素子から読み出された値に基づき、nビットの量子化データを得るデコード部を備える。その上で、上記各磁気メモリ素子として、それぞれその反転電流値が異なるものが設けられているものである。ここで、上記磁気メモリ素子とは、反転電流値としての所定の電流値による電流が流されることで磁化の方向が変化する記憶層磁化自由層と、磁化の方向が固定となるように構成された磁化固定層参照層とを少なくとも有し、上記磁化固定層の磁化方向に対する上記記憶層の磁化方向の変化により電気的な抵抗値の変化を生じ、該抵抗値の変化により異なる値の保持状態を示すように構成された素子を指すものである。このような磁気メモリ素子の性質を利用し、本技術では、上記第1の構成のように入力アナログ信号を抵抗を用いて複数レベルn種のレベルに分割し、分割したそれぞれのアナログ信号に基づき各磁気メモリ素子に書込動作が行われるようにしている。このことで、n種の各レベルごとに上記反転電流値を超えるか否かの判定、すなわち符号0又は1の判定を行うことができる。そして、上記のようにこれら各レベルごとの0又は1の判定結果を読み出すことで、nビットの量子化データを得ることができる。つまり、量子化ビット数=nによるA/D変換アナログ/デジタル変換が実現される。また、上記第2の構成として、抵抗を用いて入力アナログ信号を複数レベルに分割するものとはせず、各磁気メモリ素子としてそれぞれその反転電流値が異なるものを設けるようにすることによっても、上記第1の構成と同様の結果を得ることができる。すなわち、量子化ビット数=nによるA/D変換を実現できる。これら第1第2の構成によれば、並列型のA/D変換器の実現にあたり、従来のようにオペアンプを備える必要はなくなり、各レベルごとに基準電圧を常時発生させておく必要は無いものとできる。この点で、低消費電力及び低発熱のA/D変換器を実現できる。また上記第1第2の構成において、デコード部を除く比較器に相当する部分の構成としては、少なくとも磁気メモリ素子と、それら磁気メモリ素子について上記アナログ信号に基づく書き込みと記憶値の読み出しとを行うための配線やスイッチと、これら書き込みと読み出しのための電圧制御を行う回路部とさらに第1の構成の場合は抵抗素子を備えればよく、多くのトランジスタやコンデンサを要するオペアンプを備える従来のA/D変換器の場合よりも、その構成は大幅に簡略化できる。つまり、並列型A/D変換器を従来よりも簡易な構成で実現できる。本技術によれば、簡易な構成で且つ低消費電力低発熱の並列型A/D変換器を実現することができる。以下、本技術に係る実施の形態について説明していく。なお、説明は以下の順序で行うものとする。<1.第1の実施の形態>[11.A/D変換器の構成例][12.動作説明]<2.第2の実施の形態><3.変形例><1.第1の実施の形態>[11.A/D変換器の構成例]図1は、本技術に係る第1の実施の形態としてのA/D変換器以下、A/Dコンバータ1とするの構成例を示している。第1の構成例は、入力アナログ信号を電気抵抗を用いて複数レベルの信号に分割する手法に係るものである。図1において、第1の実施の形態のA/Dコンバータ1は、並列型のA/D変換器としてnビットnは2以上の自然数の量子化を行うべく、n個の抵抗Rと、n個のスイッチSWと、n個の磁気メモリ素子2とを備えると共に、デコーダ3、及び制御部4を備える。ここでは説明の簡単のため、n=3とする場合に対応した構成を例示するが、もちろん量子化ビット数nの値は3に限定されるべきものではない。この場合、抵抗R、スイッチSW、磁気メモリ素子2の各符号の後にハイフンと共に示す値は、量子化データのビット位置に対応したものであり、0番目のビットLSBに対応するものを0、1番目のビットに対応するものを1、2番目のビットMSBに対応するものを2としている。図1において、入力アナログ信号入力電圧Vinは、分岐して抵抗R0、抵抗R1、抵抗R2にそれぞれ供給される。ここで、抵抗R0を介した入力アナログ信号VinのラインをラインLin0とする。同様に、抵抗R1を介した入力アナログ信号VinのラインをラインLin1、抵抗R2を介した入力アナログ信号VinのラインをラインLin2とする。ラインLin0に対してはスイッチSW0が挿入されている。またラインLin1にはスイッチSW1が、ラインLin2にはスイッチSW2がそれぞれ挿入される。各スイッチSWは、3つの入力端子と1つの出力端子とを備え、3つの入力端子のうち選択した1つの入力端子からの入力信号を出力端子から出力する。各スイッチSWにおいて、1つ目の入力端子には、後述する制御部4からの読み出しパルス供給用ラインLrdが共通に接続されている。また各スイッチSWにおいて、2つ目の入力端子には、制御部4からのリセットパルス供給用ラインLrstが共通に接続されている。そして、スイッチSW0では、3つ目の入力端子に対しラインLin0が接続され、またスイッチSW1では3つ目の入力端子に対しラインLin1が接続される。さらに、スイッチSW2では3つ目の入力端子に対してラインLin2が接続されている。また、スイッチSW0の出力端子は、磁気メモリ素子20とデコーダ3との接続点に対して接続される。同様に、スイッチSW1の出力端子は磁気メモリ素子21とデコーダ3との接続点に対して接続され、スイッチSW2の出力端子は磁気メモリ素子22とデコーダ3との接続点に対して接続される。この場合、図のように磁気メモリ素子20は、上記デコーダ3との接続点とアースとの間に挿入されるようにして設けられている。同様に、磁気メモリ素子21は上記デコーダ3との接続点とアースとの間に挿入され、磁気メモリ素子22は上記デコーダ3との接続点とアースとの間に挿入されている。ここで、磁気メモリ素子とは、反転電流値としての所定の電流値による電流が流されることで磁化の方向が変化する記憶層磁化自由層と、磁化の方向が固定となるように構成された磁化固定層参照層とを少なくとも有し、上記磁化固定層の磁化方向に対する上記記憶層の磁化方向の変化により電気的な抵抗値の変化を生じ、該抵抗値の変化により異なる値の保持状態を示すように構成された素子を指すものである。制御部4は、外部から入力されるサンプリングクロックに従って、各スイッチSWの切り替え制御と共に、各スイッチSWに対する読み出しパルスの供給やリセットパルス以下、初期化パルスとも表記の供給を行う。また、デコーダ3に対して各磁気メモリ素子2の記憶値の読み取りタイミングを指示するための読み取りタイミング信号RTの供給も行う。なお、制御部4が行う具体的な制御の内容については後述する。デコーダ3は、制御部4からの読み取りタイミング信号RTが指示するタイミングで各磁気メモリ素子2の記憶値を読み取り、それら読み取った値に基づいてnビットの量子化データを得る。ここで、本実施の形態で用いる磁気メモリ素子2について説明しておく。先ず、現状において、メモリ素子としてはNORフラッシュメモリ、DRAMなどが広く普及しているが、これらに代わる次世代のメモリ素子として、FeRAMFerroelectricRandomAccessMemory、MRAMMagneticRandomAccessMemory、PCRAMPhaseChangeRandomAccessMemoryなどの開発が進められ、一部は既に実用化されている。なかでもMRAMは、磁性体の磁化方向によりデータ記憶を行うために、高速かつほぼ無限1015回以上の書換えが可能であり、既に産業オートメーションや航空機などの分野で使用されている。MRAMには、磁気メモリ素子の近傍に配置した配線に電流を流すことで生じる電流磁界を、磁気メモリ素子に対して印加して磁化方向を変化させるつまり記憶値を変化させる電流磁界印加方式のものと、磁気メモリ素子に対して直接電流を流して磁化方向を変化させる磁化反転方式のものとに大別できる。これらのうち、後者の磁化反転方式には、いわゆるスピントルク磁化反転方式があり、当該スピントルク磁化反転方式は低消費電力化等の面で有利であることが知られている。ここで、スピントルク磁化反転方式は、磁化方向が固定された磁化固定層を通過するスピン偏極電子が、記憶層磁化方向が可変とされた磁性層:自由層とも呼ばれるに進入する際に当該記憶層にトルクを与えることこれをスピントランスファトルクとも呼ぶを利用したもので、これら磁化固定層記憶層が積層される方向に所定閾値以上の電流反転電流と呼ばれるを流すことで、記憶層の磁化方向が反転するという性質を利用している。このとき、記憶情報としての01の書換えは、上記電流の極性を変えることにより行われる。なお、スピントルク磁化反転を利用したMRAMは、ST-MRAMSpinTorqueMagneticRandomAccessMemoryと呼ばれる。また、スピントルク磁化反転は、スピン注入磁化反転とも呼ばれる。スピントルク磁化反転方式では、磁気メモリ素子として、前述の電流磁界印加方式の場合と同じくMTJ素子MTJ:MagneticTunnelJunctionを用いる場合が多い。ここで、MTJ素子は、例えば下記の参考文献にも記載されるように、記憶層と磁化固定層との間に配される中間層として、絶縁体薄膜で構成された絶縁層を有し、当該絶縁層を設けたことによる磁気トンネル接合効果により、高い磁気抵抗変化率MR比を実現できる特に参考文献1の[0002]~[0008]などを参照。参考文献1:特開2002-314164号公報参考文献2:特開2008-227388号公報本実施の形態では、磁気メモリ素子2としてMTJ素子を用いることとしている。そして、MTJ素子に対する情報の書き込み手法として、前述のスピントルク磁化反転方式スピン注入磁化反転方式を採用する。すなわち、MTJ素子としての各磁気メモリ素子2に対し、その積層方向に平行な方向に電流を直接的に流して情報の書き込みが行われるようにするものである。図2は、実施の形態の磁気メモリ素子2の記憶原理について説明するための図である。先ず、図示するようにMTJ素子としての磁気メモリ素子2は、磁化固定層2Aと、記憶層2Bと、これらの間に設けられた中間層としての絶縁層2Cとを少なくとも有する。ここで、磁化固定層2Aの磁化の向きMsは、例えば図のように紙面右方向に固定されているとする。前述のように、スピントルク磁化反転方式の場合は、磁気メモリ素子2に対して直接的に、当該磁気メモリ素子2の積層方向、すなわち上記の磁化固定層2A、絶縁層2C、記憶層2Bの積層方向に平行な方向に電流を流すことで情報の書き込みを行うようにされる。具体的には、図中に示す電流Ip、又は電流Iapである。磁気メモリ素子2の積層方向に流れる電流として、例えば図2aに示す方向紙面下方向への電流Ipが所定の電流量以上で流れると、自由層としての記憶層2Bの磁化の向きMfは、図2aに示されるように磁化固定層2Aの磁化の向きと同方向に設定されるいわゆる平行状態。一方、磁気メモリ素子2に対し図2bに示すような紙面上方向への電流Iapつまり電流Ipと逆極性の電流が所定の電流量以上で流されると、記憶層2Bの磁化の向きMfが図2aの場合から反転することとなるいわゆる反平行状態。このとき、記憶層2Bの磁化方向Mfの反転は、電流Iap又は電流Ipとして所定の閾値以上の電流値による電流を流すことで生じることとなる。これは、MTJ素子としての磁気メモリ素子が有する特性であり、このような磁化反転を生じさせる上で流されるべき電流の電流値上記所定の閾値は、反転電流値と呼ばれる。図2aに示す平行状態と図2bに示す反平行状態とでは、いわゆる磁気抵抗効果により、磁気メモリ素子2の電気的抵抗値の差が生じる。このような抵抗値の差により、符号0の保持状態と符号1の保持状態との差が示されるものである。ここで、以下では図2aの状態を符号0の記憶状態、図2bの状態を符号1の記憶状態と定義する。説明を図1に戻す。図1において、各スイッチSWにおいてラインLinが選択された場合には、それぞれ対応するレベルに調整されたアナログ信号入力電圧Vinが対応する磁気メモリ素子2に対して与えられる。これに応じては、磁気メモリ素子2に、図2において説明した電流Ipが流れることとなる。このとき、電流Ipの電流値が上述した反転電流値以上であれば、磁気メモリ素子2の磁化状態は平行状態となり、従って符号1の記憶状態となる。並列型のA/D変換器として、量子化データの各ビット位置に対応した各サンプリングレベル基準電圧に相当を基準として各ビット位置ごとの01判定を行うには、各ラインLinの信号レベルを、抵抗Rの抵抗値により適切に調整しておく必要がある。具体的に、各抵抗Rの抵抗値は以下のように設定する。すなわち、n個のラインLinのうち任意のm番目m=0~n-1のラインLinに対して設けられた抵抗Rの抵抗値をRmと定義すると、当該抵抗値Rmは、m番目のラインLinに対応するサンプリングレベルをVm、m番目の磁気メモリ素子2の反転電流値をIcとしたとき、Rm=Vm/Icの関係が満たされるように設定すればよい。このように抵抗値RmをそのラインLinに対応するサンプリングレベルVmと、そのラインLinに対して設けられた磁気メモリ素子2の反転電流値Icとに応じた値に設定することで、入力アナログ信号Vinのレベルが、そのラインLinに対応するサンプリングレベル以上であったときに、そのラインLinに対して設けられた磁気メモリ素子2に反転電流値以上の電流値による電流Ipが流されるようにできる。或いは逆に、入力アナログ信号VinのレベルがそのラインLinに対応するサンプリングレベル未満であったときは、そのラインLinに対して設けられた磁気メモリ素子2には反転電流値以上の電流Ipは流されないこととなる。つまりこのことで、各ラインLinごとに、対応するサンプリングレベルに基づいた量子化が適正に行われるようにできる。すなわち、量子化データの各ビット位置ごとの量子化が適正に行われるようにできる。なお、磁気メモリ素子2は、素子ごとにその反転電流値がばらつく場合があるが、上記のような抵抗Rmの設定を行うことで、このような素子ごとの反転電流値のばらつきを効果的に吸収することができる。また確認のため述べておくと、各抵抗Rの抵抗値は、サンプリングレベルが等間隔となるように設定されるべきものである。すなわち、量子化ビット数nの値分解能に応じて設定されるべきものである。[12.動作説明]続いて、図3のタイミングチャートを参照して、図1に示したA/Dコンバータ1の動作説明を行う。上記により説明した構成においては、制御部4がスイッチSWについての切り替え制御と共に読み出しパルスリセットパルスの供給、及びデコーダ4に対する読み取りタイミングの指示を行うことで、並列型のA/D変換器としての動作が実現される。図3では、制御部4による各スイッチSWについての切り替え信号と、各スイッチSWに対して与える読み出しパルス、及びリセットパルス初期化パルスを示している。図のようにスイッチSWの切り替え制御については、Vin入力→Lrd読出→Lrst初期化→Vin→の選択状態に順次切り替える。なお確認のため述べておくと、VinはラインLinの選択状態を意味するものである。そして、スイッチSWにラインLrdを選択させている期間において、当該ラインLrdを介して各スイッチSWに対し読み出しパルスの供給を行う。この読み出しパルスは、各磁気メモリ素子2の記憶値を抵抗値の差として読み出すための電圧印加を行うためのパルスであり、そのレベルとしては、少なくとも磁気メモリ素子2に反転電流値以上の電流が流されないように設定する。また制御部4は、デコーダ3に対し、上記読み出しパルスの供給期間に同期して磁気メモリ素子2の記憶値の読み取りタイミングを示す読み取りタイミング信号RTを供給する。デコーダ3は、当該読み出しタイミング信号RTにより指示されるタイミングで、上記読み出しパルスの印加に応じて各磁気メモリ素子2に生じる抵抗値を検出し、それらの検出結果に基づいて磁気メモリ素子2の記憶値を判定する。つまりこれにより、量子化データの各ビット位置ごとの量子化結果が得られる。デコーダ3は、このように得られた各ビット位置ごとの量子化結果に基づいてnビットの量子化データを得る。ここで、入力アナログ信号のサンプリングを所定のサンプリングレートに従って逐次行うためには、直前のサンプリングタイミングで磁気メモリ素子2に記憶させた値を逐次リセットすることが必要となる。このため制御部4は、磁気メモリ素子2の記憶値の読み出し後、アナログ信号Vinに応じた書き込みを再度行う前に、リセットパルスにより磁気メモリ素子2の記憶値が初期化されるように制御を行う。具体的に制御部4は、前述のように各スイッチSWをVin入力→Lrd読出→Lrst初期化→Vin→の選択状態に順次切り替えると共に、ラインLrstを選択させている期間において、当該ラインLrstを介して各スイッチSWにリセットパルスを与える。このリセットパルスは、入力アナログ信号Vinとは逆極性の電圧により与える。このとき、リセットパルスの絶対値レベルは、各磁気メモリ素子2の反転電流値以上のレベルを設定する。このことで、ラインLrstの選択期間においては、各磁気メモリ素子2に反転電流値以上の電流値による電流Iapが流れ、結果、各磁気メモリ素子2の磁化状態は反平行状態となって、記憶値を0にリセットすることができる。上記のように第1の実施の形態では、並列型A/D変換器において必要とされる比較器部分に磁気メモリ素子2を用い、各サンプリングレベルの設定を抵抗Rを用いて行うようにしたことで、従来の並列型A/D変換器で用いられていたオペアンプを省略することができる。オペアンプを省略できることで、各サンプリングレベルに対応した基準電圧を常時発生させておく必要は無いものとでき、低消費電力及び低発熱のA/D変換器を実現できる。また、上記により説明したA/Dコンバータ1において、デコード部3を除く比較器に相当する部分の構成としては、少なくとも抵抗Rと、磁気メモリ素子2と、それら磁気メモリ素子2についてアナログ信号Vinに基づく書き込みと記憶値の読み出しとを行うための配線やスイッチSWと、これら書き込みと読み出しのための電圧制御を行う回路部制御部4とを備えればよく、多くのトランジスタやコンデンサを有して成るオペアンプを備える従来のA/D変換器の場合よりも、その構成は大幅に簡略化できる。これらの結果、本実施の形態によれば、簡易な構成で且つ低消費電力低発熱な並列型A/D変換器を実現することができる。また、従来のようにオペアンプを用いる場合、回路面積は量子化ビット数の増加に応じて指数関数的に増大するのに対し、本実施の形態のように磁気メモリ素子2を用いたA/D変換器とすれば、量子化ビット数の増加に対してはその増加させたビット数に比例して磁気メモリ素子2及び抵抗Rを増やせば足るものとできる。このことからも理解されるように、本実施の形態によれば、量子化ビット数が多くなればなるほど、従来との比較で回路面積の縮小効果を大とすることができる。ここで、磁気メモリ素子2を用いたA/D変換器の動作速度についてであるが、本例のようにMTJ素子を用いる場合、MTJ素子の一般的な書き換え時間は数ns程度と言われており、読み出しや消去も含めて10MHz~30MHz程度の動作速度を実現できる。つまり、従来の並列型A/D変換器と同等の高速動作を保つことができる。<2.第2の実施の形態>図4は、第2の実施の形態としてのA/D変換器A/Dコンバータ5とするの構成例を示している。第1の実施の形態では、各サンプリングレベルの設定にあたり、入力アナログ信号Vinを抵抗Rを用いて複数レベルに分割する手法を挙げたが、第2の実施の形態は、磁気メモリ素子2の反転電流値をそれぞれ異ならせることで、各サンプリングレベルの設定を行う。なお図4において、既に第1の実施の形態で説明済みとなった部分については同一符号を付して説明を省略する。図示するようにこの場合は、各ラインLinに挿入されていた抵抗Rは省略される。すなわち、各スイッチSWに対しては入力アナログ信号Vinが抵抗Rを介さず直接的に入力される。そしてこの場合は、図1のA/Dコンバータ1が備えていた磁気メモリ素子20、磁気メモリ素子21、磁気メモリ素子22に代えて、それぞれ磁気メモリ素子20、磁気メモリ素子21、磁気メモリ素子22が設けられる。これらの磁気メモリ素子2は、それぞれその反転電流値が異なるようにされている。本例の場合、各磁気メモリ素子2の反転電流値を異ならせるにあたっては、例えば各素子の層構造や組成材料は同一とした上で、それぞれの素子の直径を異ならせるものとしている。なお、もちろん各素子の組成等を変えることで反転電流値を異ならせることも可能であるが、上記のように素子サイズによる調整とした方が、所望の反転電流値の設定をより簡易に行うことができる。各磁気メモリ素子2の反転電流値は、サンプリングレベルが等間隔となるように設定すればよい。上記のように各磁気メモリ素子2の反転電流値が異なれば、抵抗Rを用いて入力電圧側を調整せずとも、第1の実施の形態と同様の結果を得ることができる。すなわち、量子化ビット数=nによるA/D変換を実現できる。なお、第2の実施の形態において、分岐前の入力アナログ信号Vinのレベルを調整するため、分岐前の入力アナログ信号Vinのラインに電気抵抗を挿入するということは適宜行われてもよい。<3.変形例>以上、本技術に係る各実施の形態について説明したが、本技術は、これまでで説明した具体例に限定されるべきものではない。例えばこれまでの説明では、磁気メモリ素子の磁化方向が面内に平行な方向各層の積層方向に直交する方向に設定される場合を例示したが、磁気メモリ素子の磁化方向は面内に垂直な方向に設定することもできる。また、これまでの説明では、磁気メモリ素子としてMTJ素子を用いる場合を例示したが、磁気メモリ素子はこれに限定されるべきものではなく、中間層として絶縁層を用いない構成とすることもできる。また、これまでの説明では、磁気メモリ素子への書き込みをスピン注入磁化反転方式により行う構成を例示したが、他の磁化反転方式や、或いは電流磁界印加方式による書き込みを行う構成にも本技術は好適に適用できる。