"入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、発振制御信号を生成して出力クロック生成部に供給する発振制御部と、出力クロック信号の周波数を制御する周波数制御部、とを備え、周波数制御部は、発振制御部を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる周波数制御装置。周波数制御部は、発振制御信号を単調に変化させる請求項1に記載の周波数制御装置。発振制御部は、基準クロック信号と、出力クロック信号又は出力クロック信号に基づいて生成される出力クロック信号とは異なる周波数の比較クロック信号とを比較して、両信号の位相差を示す位相差情報を生成する位相比較部と、位相差情報の低域成分を抽出するループフィルタ部、とを有する請求項1又は請求項2に記載の周波数制御装置。周波数制御部は、位相比較部に供給される基準クロック信号に基づいて動作する請求項3に記載の周波数制御装置。出力クロック信号の周波数を第1の周波数から第2の周波数に切り替える指示を受けたときに、発振制御部は、発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を第1の周波数から第2の周波数まで徐々に切り替える請求項1乃至請求項4の何れか1項に記載の周波数制御装置。発振制御部は、位相比較部から出力される位相差情報とループフィルタ部から出力される位相差情報の低域成分との少なくとも1つが、ループ特性による発振周波数のハンチング現象を抑制する方向に周波数制御部によって制御され、これによって発振制御信号が徐々に変化させられる請求項3乃至請求項5の何れか1項に記載の周波数制御装置。発振制御部は、出力クロック信号に基づいて、出力クロック信号とは異なる周波数の比較クロック信号を生成する比較クロック信号生成部を更に有し、位相比較部から出力される位相差情報とループフィルタ部から出力される位相差情報の低域成分と比較クロック信号生成部から出力される比較クロック信号の少なくとも1つが、ループ特性による発振周波数のハンチング現象を抑制する方向に周波数制御部によって制御され、これによって発振制御信号が徐々に変化させられる請求項3乃至請求項6の何れか1項に記載の周波数制御装置。周波数制御部は、比較クロック信号生成部の逓倍数を切り替えるための逓倍数切替信号を生成する逓倍数切替信号生成部を有し、逓倍数切替信号生成部は、比較クロック信号を制御する際には、逓倍数を段階的に切り替えることによって比較クロック信号の周波数を徐々に変化させる請求項7に記載の周波数制御装置。逓倍数切替信号生成部は、逓倍数設定信号が第1の周波数に対応する第1の逓倍数から第2の周波数に対応する第2の逓倍数に切り替えられると、第1の逓倍数と第2の逓倍数との間で新たな逓倍数を段階的に生成する請求項7又は請求項8に記載の周波数制御装置。逓倍数切替信号生成部は、入力された逓倍数設定信号に基づき逓倍数切替信号を生成するデジタルフィルタを有し、逓倍数設定信号が第1の周波数に対応する第1の逓倍数から第2の周波数に対応する第2の逓倍数に切り替えられたとき、逓倍数切替信号で規定される逓倍数を第1の逓倍数から第2の逓倍数に段階的に切り替える請求項7乃至請求項9の何れか1項に記載の周波数制御装置。デジタルフィルタは、有限インパルス応答フィルタである請求項10に記載の周波数制御装置。デジタルフィルタは、無限インパルス応答フィルタである請求項10に記載の周波数制御装置。デジタルフィルタは、低域通過特性のフィルタである請求項10乃至請求項12の何れか1項に記載の周波数制御装置。逓倍数切替信号生成部は、入力された逓倍数設定信号に基づき逓倍数切替信号を生成するカウンタ回路を有し、逓倍数設定信号が第1の周波数に対応する第1の逓倍数から第2の周波数に対応する第2の逓倍数に切り替えられたとき、逓倍数切替信号で規定される逓倍数を第1の逓倍数から第2の逓倍数に段階的に切り替える請求項7乃至請求項9の何れか1項に記載の周波数制御装置。クロック生成回路において、入力された発振制御信号に基づき出力クロック信号を生成に当たり、発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる周波数制御方法。入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、発振制御信号を生成して出力クロック生成部に供給する発振制御部、とを備え、発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させるクロック生成回路。入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、発振制御信号を生成して出力クロック生成部に供給する発振制御部と、出力クロック信号の周波数を制御する周波数制御部と、出力クロック信号に基づいて予め定められた信号処理を行なう信号処理部、とを備え、周波数制御部は、発振制御部を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる電子機器。信号処理部は、周波数制御部が発振制御信号を徐々に変化させている過程において、出力クロック生成部により生成された出力クロック信号を使用して、継続的に、信号処理を行なう請求項17に記載の電子機器。画像を撮像して信号処理部に供給する撮像部を備え、信号処理部は、撮像部の動作モード変更時に、周波数制御部が発振制御信号を徐々に変化させている過程において、出力クロック生成部により生成された出力クロック信号を使用して、継続的に、撮像部から画像を読み出して信号処理を行なって処理済み画像を出力する請求項17又は請求項18に記載の電子機器。入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、発振制御信号を生成して出力クロック生成部に供給する発振制御部とを備えたクロック生成回路をコンピュータを用いて制御するためのプログラムであって、コンピュータを、出力クロック信号の周波数を制御する周波数制御部であって、発振制御部を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる周波数制御部として機能させるプログラム。しかしながら、特開2008-172385号公報及び特開2006-174243号公報に記載の技術では、依然として難点があり、クロック生成回路におけるハンチング現象の発生を抑制することのできる新たな技術が求められている。例えば、特開2008-172385号公報に記載の技術では、周波数の切替え時に位相同期ループ回路を一旦リセット状態にすることが必要であるから、発振信号の周波数が不確定になる。そのため、発振信号を使用する後段回路では、周波数の切替え時に動作を継続することが困難である。特開2006-174243号公報に記載の技術では、発振制御信号とは別系統でゲイン制御を行なうための機能部が新たに必要になるし、又、ゲイン制御と対応するように、出力クロック生成部の構成を変更しなければならず、しかも、そのためにはサイズの異なるトランジスタを用意する必要がある等、回路規模が大きくなる。本開示の目的は、クロック生成回路におけるハンチング現象を抑制することのできる新たな技術を提供することで、クロック生成回路や周波数制御装置の使用用途に合わせた選択の幅を広げることにある。例えば、クロック生成回路におけるハンチング現象を抑制するに当たり、周波数の切替え時にも後段回路の動作を継続することができる技術を提供することを目的とする。或いは、クロック生成回路におけるハンチング現象を抑制するに当たり、回路規模の増大を抑制することのできる技術を提供することを目的とする。好ましくは、クロック生成回路におけるハンチング現象を抑制するに当たり、周波数の切替え時にも後段回路の動作を継続することができるとともに、回路規模の増大を抑制することのできる技術を提供することを目的とする。第1の態様に係る周波数制御装置は、入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、発振制御信号を生成して出力クロック生成部に供給する発振制御部と、出力クロック信号の周波数を制御する周波数制御部、とを備える。周波数制御部は、発振制御部を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる。第1の態様に係る周波数制御装置の従属項に記載された各周波数制御装置は、第1の態様に係る周波数制御装置のさらなる有利な具体例を規定する。第2の態様に係る周波数制御方法は、クロック生成回路において、入力された発振制御信号に基づき出力クロック信号を生成に当たり、発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる。第2の態様に係る周波数制御方法は、第1の態様に係る周波数制御装置の従属項に記載された各技術手法が同様に適用可能であり、それが適用された構成は、第2の態様に係る周波数制御方法のさらなる有利な具体例を規定する。第3の態様に係るクロック生成回路は、入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、発振制御信号を生成して出力クロック生成部に供給する発振制御部、とを備える。そして、発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる。第3の態様に係るクロック生成回路は、第1の態様に係る周波数制御装置の従属項に記載された各技術手法が同様に適用可能であり、それが適用された構成は、第3の態様に係るクロック生成回路のさらなる有利な具体例を規定する。第4の態様に係る電子機器は、入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、発振制御信号を生成して出力クロック生成部に供給する発振制御部と、出力クロック信号の周波数を制御する周波数制御部と、出力クロック信号に基づいて予め定められた信号処理を行なう信号処理部、とを備える。周波数制御部は、発振制御部を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる。第4の態様に係る電子機器の従属項に記載された各電子機器は、第4の態様に係る電子機器のさらなる有利な具体例を規定する。更には、第4の態様に係る電子機器は、第1の態様に係る電子機器の従属項に記載された各技術手法が同様に適用可能であり、それが適用された構成は、第4の態様に係る電子機器のさらなる有利な具体例を規定する。第5の態様に係るプログラムは、入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、発振制御信号を生成して出力クロック生成部に供給する発振制御部とを備えたクロック生成回路をコンピュータを用いて制御するためのプログラムであって、コンピュータを、出力クロック信号の周波数を制御する周波数制御部であって、発振制御部を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる周波数制御部として機能させる。第5の態様に係るプログラムは、第1の態様に係る電子機器の従属項に記載された各技術手法が同様に適用可能であり、それが適用された構成は、第5の態様に係るプログラムのさらなる有利な具体例を規定する。つまり、第1の態様に係る周波数制御装置における周波数制御部は、電子計算機コンピュータを用いてソフトウェアで実現することもでき、このためのプログラムやこのプログラムを格納した記録媒体を本開示が提案する技術として抽出することができる。プログラムは、コンピュータ読取り可能な記憶媒体に格納されて提供されてもよいし、有線或いは無線による通信手段を介した配信により提供されてもよい。第1の態様に係る周波数制御装置、第2の態様に係る周波数制御方法、第3の態様に係るクロック生成回路、第4の態様に係る電子機器、及び、第5の態様に係るプログラムにおいては、出力クロック生成部の発振動作出力クロック信号を生成する動作を制御するための発振制御信号そのものを徐々に変化させ、これによって、出力クロック信号の周波数を徐々に変化させる。徐々に変化させるに当たっては、クロック生成回路出力クロック生成部で生成された出力クロック信号の周波数応答のハンチング現象を抑制できるように、徐々に変化させる。発振制御信号そのものを徐々に変化させるに当たっては、発振制御部を構成する各機能部の出力信号を徐々に変化させるとよく、そのために各機能部を制御するための手法は、機能部の構成に合わせたものとすればよく、アナログ的に制御する手法、デジタル的に制御する手法、出力レベルを制御する手法、パルス幅を制御する手法、周波数を制御する手法等、様々な形態を採り得る。出力クロック信号の周波数応答のハンチング現象を抑制するに当たり、発振制御信号そのものを徐々に変化させて、出力クロック信号の周波数を徐々に変化させるので、出力クロック信号の周波数が不確定になると云うことはない。そのため、出力クロック信号を使用する後段回路では、周波数を変化させている過程で、動作を停止することなく継続することができる。出力クロック信号の周波数応答のハンチング現象を抑制するために出力クロック生成部を制御するに当たり、発振制御信号そのものを徐々に変化させるので、発振制御信号とは別系統でゲイン制御を行なう場合に比べて回路規模を小さくできる。何故なら、出力クロック生成部に対してゲイン制御を行なうための機能部が不要であるし、ゲイン制御と対応するように出力クロック生成部の構成を変更する必要もないからである。第1の態様に係る周波数制御装置、第2の態様に係る周波数制御方法、第3の態様に係るクロック生成回路、第4の態様に係る電子機器、及び、第5の態様に係るプログラムによれば、クロック生成回路におけるハンチング現象の改善を図ることのできる新たな技術を提供することができる。これにより、使用用途に合わせたクロック生成回路や周波数制御装置の選択の幅を広げることができる。例えば、ハンチング現象を抑制するに当たり、周波数の切替え時にも後段回路の動作を継続することが要求される場合には、本開示が提案する技術を適用すればよい。或いは、ハンチング現象を抑制するに当たり、回路規模の増大を抑制することが要求される場合には、本開示が提案する技術を適用すればよい。以下、図面を参照して、本明細書で開示する技術の実施形態について詳細に説明する。各機能要素について形態別に区別する際にはアルファベット或いはは数字或いはこれらの組合せの参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。説明は以下の順序で行なう。1.全体概要2.電子機器の全体構成3.周波数制御装置クロック生成部4.周波数応答の制御手法:実施例1~実施例35.周波数制御装置の適用例:固体撮像装置、画像処理装置、撮像装置、他の電子機器<全体概要>先ず、基本的な事項について以下に説明する。第1の態様に係る周波数制御装置、第2の態様に係る周波数制御方法、第3の態様に係るクロック生成回路、第4の態様に係る電子機器、及び、第5の態様に係るプログラムと対応する本実施形態の構成においては、発振制御部を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を第1の周波数から第2の周波数まで徐々に変化させる。その制御は、ハードウェアによる構成に限らず、コンピュータを用いてソフトウェアで実現することもできる。第1の周波数は、例えば電源投入直後や周波数切替指示前等の現時点の周波数である。第2の周波数は、例えば電源投入後や周波数切替指示後の安定した時点の周波数であって、いわゆる目標周波数が該当する。例えば、出力クロック信号の周波数を第1の周波数から第2の周波数に切り替える指示を受けたときに、発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を第1の周波数から第2の周波数まで徐々に切り替える。徐々に変化させるとは、連続的に変化させることに限らず、所定のステップごとにステップ間隔を一定にしつつ段階的に変化させてもよいし、ステップ間隔を適宜変更しつつ段階的に変化させてもよい。要するに、第1の周波数から第2の周波数まで変化させる際に、オーバーシュートやアンダーシュート等のハンチング現象が抑制されるように好ましくは起きないように、第1の周波数から第2の周波数まで変化させればよい。発振制御信号を徐々に変化させるに当たっては、好ましくは、発振制御信号を単調に変化させるとよい。尚、一般的な単調とは異なり、本実施形態では、当該ステップと次ステップの各発振制御信号の値が等しい過程を含んでいてもよく、第1の周波数から第2の周波数まで変化させる過程において、全体として一本調子であればよい。当該ステップと次ステップの各発振制御信号の値が等しい過程を設けることで、これを設けない場合よりも、より緩やかに周波数制御信号を変化させることができ、ハンチング現象を抑制し易くなる。発振制御信号を生成する発振制御部の構成としては、種々の構成を採用できるが、例えば、入力された基準クロック信号と出力クロック生成部で生成した出力クロック信号或いはこの出力クロック信号を比較クロック信号生成部分周部により分周した分周クロック信号とを比較して、位相差に応じた制御信号で発振器を制御することにより、所望の発振周波数の発振信号を生成する構成のものを採用できる。分周するか否かに関わらず、全体としては、帰還ループを構築している。このような構成において、出力クロック生成部を除く各機能部を纏めて発振制御部とする。分周しなければ入力された基準クロック信号の周波数と同じ周波数の発振信号が得られ、分周すればその逓倍数分周比或いは分周数とも称するに応じた周波数の発振信号が得られる。換言すると、基準クロック信号の周波数を切り替えること、或いは、逓倍数を切り替えることにより、出力クロック信号の周波数を目標周波数に切り替えることができる。このような構成の代表的なものが位相同期ループ回路位相同期回路と称することもあるである。例えば、一般的な位相同期ループ回路では、入力された基準クロック信号に同期して、所望の発振周波数の内部クロック信号を生成する。具体的には、外部からの基準クロック信号と内部で生成した比較クロック信号の位相を位相比較器実際には周波数も比較することになるので位相周波数比較器とも称されるにより比較する。この比較結果に応じた位相差信号をループフィルタ部に供給して、位相差信号の低周波数成分を抽出して発振制御信号とする。ループフィルタ部から出力された発振制御信号を発振器に供給する。発振器は、発振制御信号に応じた発振周波数の出力クロック内部クロック信号と称するを生成して分周器に供給する。分周器は、発振器により生成された内部クロック信号を予め定められた分周比で分周して分周クロック信号比較クロック信号と称するを生成し、位相比較器に供給する。全体としては、分周器から出力される比較クロック信号を位相比較器の他方に入力し、帰還ループを構築しているので、分周器を帰還分周器と称することもある。位相同期ループ回路を代表例とする、帰還ループを持つクロック生成回路においては、回路がロックするまでの内部クロック信号の周波数変動特性は、ループ特性によって、目標周波数に対してハンチング現象が発生し易い。帰還ループを持たないクロック生成回路であっても、発振制御信号を生成する発振制御部には通常フィルタ特性特に低域通過特性を持つ機能部が設けられるので、目標周波数に対してハンチング現象が発生することがある。例えば、電源投入時や目標周波数の切替え時にハンチング現象が顕著に現れるが、ハンチング現象は、ロック不能を引き起こしたり、内部クロック信号を使用する後段回路に悪影響を与えたりする。これに対して、本実施形態で開示する技術を適用すれば、ハンチング現象を抑制することができる。その際には、発振制御信号そのものを徐々に変化させて、出力クロック信号の周波数を徐々に変化させるので、出力クロック信号の周波数が不確定になると云うことはなく、出力クロック信号を使用する後段回路では、周波数を変化させている過程で、動作を停止することなく継続することができる。例えば、信号処理部は、周波数制御部が発振制御信号を徐々に変化させている過程において、出力クロック生成部により生成された出力クロック信号を使用して、継続的に、信号処理を行なうことができる。因みに、出力クロック信号を使用する後段回路では、内部クロック信号を直接使用するのではなく、内部クロック信号に基づく分周クロック信号や逓倍クロック信号を使用することもある。本実施形態で提案する技術においては、内部クロック信号を直接使用することだけでなく、内部クロック信号に基づく分周クロック信号や逓倍クロック信号を使用する場合も含めて、単に内部クロック信号を使用すると記載する。例えば、固体撮像装置や固体撮像装置を使用した撮像装置では、画素信号の読出しモードに応じて読出し周波数の切替えを行なうことがあるが、読出し周波数を規定する信号としてクロック生成回路で生成されたクロック信号を使用する。又、いわゆるカメラ付き携帯電話機では、クロック生成回路で生成されたクロック信号を動作クロックとして動作する。ここで例えば、いわゆる参照信号比較型のADAnalogDigital変換処理を行なう固体撮像装置にあっては、1水平走査期間つまりフレームレートを変更する場合や参照信号の傾きを変更する場合やビット分解能を変更する場合等において、カウンタ用のカウントクロックや参照信号生成用のカウントクロック等の内部クロックの周波数変更が必要となることがある。このような場合に、発振制御信号を徐々に変化させることで、ハンチング現象を起こすことなく高速に周波数を変更することができるし、その際には、撮像信号を途切れることなく出力し続けることができる。又、電子機器が、画像を撮像して信号処理部に供給する撮像部を備えている撮像装置の場合であれば、信号処理部は、撮像部の動作モード変更時に、周波数制御部が発振制御信号を徐々に変化させている過程において、出力クロック生成部により生成された出力クロック信号を使用して、継続的に、撮像部から画像を読み出して信号処理を行なって処理済み画像を出力することができる。尚、本明細書及び特許請求の範囲の記載においては、特段の区別をしない限り、固体撮像装置等の半導体装置集積回路も電子機器に含むものとする。ここで、出力クロック生成部における発振動作を制御するための発振制御信号を生成する発振制御部に対して、ハンチング現象を抑制することができるよう周波数制御信号を周波数制御部が供給する。この際には、発振制御部を構成する各機能部の出力信号を徐々に変化させるべく、各機能部を制御する。このとき、発振制御部を構成する全ての機能部に周波数制御信号を供給することは必須でなく、少なくとも1つの機能部に周波数制御信号を供給してその機能部の出力信号を徐々に変化させるとよい。複数の機能部を対象にすれば、制御は難しくなるが、それぞれの担当する制御量を少なくでき、結果的には安定した制御を行なえる。各機能部に対する制御手法換言すると周波数制御信号の形態は、アナログ的に制御する手法、デジタル的に制御する手法、出力レベルを制御する手法、パルス幅を制御する手法、周波数を制御する手法等、機能部の構成に合わせたものとすればよい。例えば、発振制御部が位相比較部とループフィルタ部とを備える場合には、比較クロック信号生成を備えているか否かに関わらず、位相比較部から出力される位相差情報とループフィルタ部から出力される位相差情報の低域成分との少なくとも1つを、ループ特性による発振周波数のハンチング現象を抑制する方向に制御する徐々に変化させることで発振制御信号を徐々に変化させるとよい。或いは、比較クロック信号生成部を備えている場合には、位相比較部から出力される位相差情報とループフィルタ部から出力される位相差情報の低域成分と比較クロック信号生成部から出力される比較クロック信号の少なくとも1つを、ループ特性による発振周波数のハンチング現象を抑制する方向に制御する徐々に変化させることで発振制御信号を徐々に変化させるとよい。比較クロック信号生成部から出力される比較クロック信号を制御する徐々に変化させる場合、好ましくは、周波数制御部には、比較クロック信号生成部の逓倍数を切り替えるための逓倍数切替信号を生成する逓倍数切替信号生成部を設けるとよい。逓倍数切替信号生成部は、比較クロック信号を制御する際には、逓倍数を段階的に切り替えることによって比較クロック信号の周波数を徐々に変化させる。デジタル的に逓倍数切替信号を生成することができ、ハードウェア及びソフトウェアの何れでも容易に対処できる。逓倍数切替信号生成部は、好ましくは、逓倍数設定信号が第1の周波数に対応する第1の逓倍数から第2の周波数に対応する第2の逓倍数に切り替えられると、第1の逓倍数と第2の逓倍数との間で新たな逓倍数を段階的に生成するとよい。発振制御信号を徐々に変化させるに当たって、確実に発振制御信号を単調に変化させることができる。ここで、逓倍数切替信号生成部の構成としては、例えば、入力された逓倍数設定信号に基づき逓倍数切替信号を生成するデジタルフィルタを備える構成を採用できる。デジタルフィルタは、逓倍数設定信号が第1の周波数に対応する第1の逓倍数から第2の周波数に対応する第2の逓倍数に切り替えられたとき、逓倍数切替信号で規定される逓倍数を第1の逓倍数から第2の逓倍数に段階的に切り替える。フィルタ係数は固定にしてもよいが、フィルタを動作させながら変化、適応させていく適応フィルタにしてもよい。デジタルフィルタの遅延器の個数やフィルタ係数の値、或いは、デジタルフィルタの種類を変更することによって、第1の周波数に対応する第1の逓倍数現在の逓倍数から第2の周波数に対応する第2の逓倍数次の逓倍数まで切り替わるまでの逓倍数の変化のさせ方を調整制御することができる。例えば、デジタルフィルタとしては、有限インパルス応答FIR:FiniteImpulseResponseフィルタと無限インパルス応答IIR:InfiniteImpulseResponseフィルタの何れでもよい。デジタルフィルタの濾波特性としては、クロック生成部回路クロック生成部の周波数応答特性におけるハンチング現象の周波数成分を抑制できればよく、低域通過特性に限定されず、帯域阻止特性でもよい。但し、低域通過特性と帯域阻止特性とを比べた場合、低域通過特性の方が実現が容易である。逓倍数切替信号生成部の他の構成としては、入力された逓倍数設定信号に基づき逓倍数切替信号を生成するカウンタ回路を備える構成を採用できる。カウンタ回路は、逓倍数設定信号が第1の周波数に対応する第1の逓倍数から第2の周波数に対応する第2の逓倍数に切り替えられたとき、動作クロックごとにカウントアップ或いはカウントダウンすることで、逓倍数切替信号で規定される逓倍数を第1の逓倍数から第2の逓倍数に段階的に切り替える。発振制御信号としての逓倍数切替信号を徐々に変化させるに当たって、確実に逓倍数切替信号を単調に変化させることができる。<電子機器の全体構成>図1は、周波数制御装置が搭載された電子機器の全体構成を説明する図である。電子機器500は、クロック生成部512クロック生成回路の一例及び周波数制御部514を具備した周波数制御装置510と信号処理部540とを備えている。周波数制御装置510は、クロック信号を生成するクロック生成部512と周波数制御部514とを備えている。クロック生成部512は、入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部の一例である発振部610と、発振制御信号を生成する発振制御部616とを有する。周波数制御部514は、発振制御部616を制御することで、発振部610から出力される発振信号出力クロック信号の周波数を制御する。具体的には、周波数制御部514は、発振制御部616を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を第1の周波数から第2の周波数まで徐々に変化させる。尚、特開2006-174243号公報には、発振周波数の変化特性を段階的に切り替えることが開示されている。しかしながら、同公報の技術は、電圧制御発振回路の発振動作を制御するための発振制御信号を生成する系統とは別に、電圧制御発振回路を制御するゲイン制御回路を備えた構成であり、発振制御部616が発振部610に供給する発振制御信号を徐々に変化させる本実施形態の構成については記載もなければ示唆もない。図1Aに示す第1基本構成例の電子機器500Aは、単一の信号処理部540を備える。図1Bに示す第2基本構成例の電子機器500Bは、複数の信号処理部540を備え、複数の信号処理部540に対して1つのクロック生成部512が共通に設けられている。クロック生成部512を複数この例では全てのの信号処理部540で共用することで全体構成をコンパクトにしている。クロック生成部512を複数の信号処理部540で共用する構成であればよく、信号処理部540の全てについてクロック生成部512を共用することは必須でなく、クロック生成部512を複数備える構成にしてもよいが、その場合、その分だけ回路規模が大きくなる。信号処理部540としては、より高速の信号処理が求められる高速信号処理部回路であってもよいし、高速処理が求められない信号処理を行なう標準信号処理部であってもよいし、それらを併存させた構成であってもよい。図では、全ての信号処理部540が、高速信号処理に対応可能な高速信号処理部であるものとして示している。ここで、本明細書において高速の信号処理であるとは、クロック生成部512から出力される出力クロックのトグル頻度周波数よりも信号処理部540から出力される信号のトグル頻度周波数の方がトグル頻度が高いことを意味する。高速信号処理部は、高速な処理が求められる機能を実現する機能ブロックや回路部であり、例えば、高速パラレルシリアル変換回路、高速シリアルパラレル変換回路等が該当する。一方、標準信号処理部は、クロック生成部512からの基準タイミング信号J0に基づいて動作する回路部であり、高速信号処理部よりも低速のデジタル信号処理を行なう低速信号処理部の一例である。換言すると、標準信号処理部は、高速でない標準的な速度の処理が求められる機能を実現する機能ブロックや回路部である。発振部610は、発振制御部616から入力された発振制御信号に基づき、機器全体の基準となるタイミング信号出力クロック信号の一例であって、信号処理部540へ供給される基準タイミング信号J0を生成する。クロック生成部512は基準タイミング信号J0を生成できるものであればよく、種々の回路構成を採り得、例えば位相同期ループ回路PLL回路を利用した構成のものを使用するとよいが、これには限定されない。クロック生成部512の発振部610で使用される発振回路としては、種々の回路構成を採り得るが、例えば、リングバッファによる発振回路、遅延制御されたバッファチェーンによるディレイライン、LC共振等を利用した構成を採用するとよい。信号処理部540が高速信号処理部である場合、基準タイミング信号J0は、信号処理部540における高速な処理を行なうための基準となるタイミング情報である。ただし、この場合の基準タイミング信号J0を構成する各タイミング信号は、信号処理部540から出力される信号のトグル頻度よりもトグル頻度の低い信号である。このようなトグル頻度の低い信号として、典型的には多相タイミング信号が使用されるが、これには限定されない。多相タイミング信号は、複数のクロック信号の組合せにより複数のクロック位相を持つものである、換言すると、各々のクロック信号の周波数は低速であるが、各クロック信号の位相を組み合わせることで、全体としては高速なタイミング情報を高速な処理を行なう信号処理部540へ供給できるようになっている信号である。この多相タイミング信号は高速信号処理部540側が必要とする位相関係を持つ複数本のクロック信号で構成されるが、典型的には、等間隔に位相の異なる複数本のクロック信号で構成される。例えば、クロック生成部512を構成する各段の発振器要素の差動出力を複数本のクロック信号として利用する。<周波数制御装置クロック生成部>図2~図3は、クロック生成部512及び周波数制御部514を具備した周波数制御装置510の基本構成を説明する図である。ここでは、クロック生成部512が位相同期ループ回路PLLを利用した構成のものを使用する場合で説明する。クロック生成部512は、例えば、半導体装置半導体集積回路として提供されることがあるし、更には、周波数制御部514を備えた周波数制御装置510も半導体装置半導体集積回路として提供されることがある。図2~図3の何れにおいても、クロック生成部512は、出力クロック生成部の一例である発振部610OSCと、分周部620帰還分周器と、位相周波数比較部630PFDと、ループフィルタ部650と、バッファ部660と、バッファ部670とを備えている。必要に応じて、位相周波数比較部630の基準クロック信号の入力端の前段に分周部626を設けてもよい。分周部620、分周部626、位相周波数比較部630、ループフィルタ部650、バッファ部660、及び、バッファ部670により、発振部610から出力される発振信号の周波数を制御するための発振制御信号を生成する発振制御部616が構成される。クロック生成部512は、周波数制御部514によりその発振出力の周波数が制御される。発振部610は、電圧制御発振回路VCO:VoltageControlledOscillatorと電流制御発振回路CCO;CurrentControlledOscillatorの何れを採用してもよい。例えば、図2に示す第1例の周波数制御装置510Cに備えられたクロック生成部512Cは、発振部610が電流制御発振回路CCOで構成されている。図3に示す第2例の周波数制御装置510Dに備えられたクロック生成部512Dは、発振部610が電圧制御発振回路VCOで構成されている。分周部620は、比較クロック信号生成部の一例であり、逓倍機能を実現する場合に備えられるもので、発振部610の出力端子から出力された内部クロック信号の一例である出力発振信号Vout0の発振周波数Foscを1/ηに分周して比較クロック信号の一例である分周発振信号Vout1を取得する。ηは、PLL逓倍数分周比とも称するであって、1以上の正の整数で、かつ、出力発振信号Vout0PLL出力クロックの周波数を変更できるように可変にする。位相周波数比較部630は、外部から供給される基準クロックと分周部620からの分周発振信号Vout1の位相及び周波数を比較し、比較結果である位相差及び周波数差を示す誤差信号を比較結果信号Vcompとして出力する。位相周波数比較部630の一方の入力端に外部から供給される基準クロックを外部基準クロックCLK0と称する。位相周波数比較部630の他方の入力端に供給される他方の信号は比較クロック信号の一例である分周発振信号Vout1である。ループフィルタ部650は、チャージポンプ部651とフィルタ回路652とを先ず備える。チャージポンプ部651は、位相周波数比較部630から出力された比較結果信号Vcompに応じた駆動電流チャージポンプ電流Icpと称するを入出力する。チャージポンプ部651は、例えば、位相周波数比較部630から出力されたチャージポンプ電流Icpを入出力するチャージポンプと、チャージポンプにバイアス電流Icpbiasを供給する電流値可変型の電流源とを備えて構成される。フィルタ回路652は、チャージポンプ部651を介して位相周波数比較部630から出力された比較信号を平滑化する平滑化部の一例である。ループフィルタ部650は、電流出力型及び電圧出力型の何れをも採用してよい。第1例では発振部610が電流制御発振回路で構成されていることとのマッチング性を考慮して電流出力型の例で示している。つまり、第1例のループフィルタ部650は、電流制御発振回路で構成された発振部610に適合するように電流出力に対応した構成とする。詳しくは、フィルタ回路652の後段に電圧電流変換部654及び電圧電流変換部656が設けられる。電圧電流変換部654とバッファ部660で発振器制御部655が構成され、電圧電流変換部656とバッファ部670で分周器制御部657が構成される。図2では電圧電流変換部654と電圧電流変換部656をループフィルタ部650内に含めて示しているが、フィルタ回路652のみを有するループフィルタ部650として捉え、電圧電流変換部654と電圧電流変換部656をループフィルタ部650の外に配置してもよい。フィルタ回路652はローパスフィルタを構成しており、チャージポンプ部651により生成されたチャージポンプ電流Icpを積分し、発振部610の発振周波数Fvco或いは発振周波数Fccoを制御するためのループフィルタ出力電流Ilpを生成する。具体的には、ループフィルタ部650は、ループフィルタ容量Cpのコンデンサ容量素子を備えてフィルタ回路652が構成され、電圧電流変換ゲインGmOSCの電圧電流変換回路トランスコンダクタンスを電圧電流変換部654として備え、電圧電流変換ゲインGmDIVの電圧電流変換回路トランスコンダクタンスを電圧電流変換部656として備えるものとする。チャージポンプの出力は、コンデンサの一方の端子と電圧電流変換部654及び電圧電流変換部656の入力とに共通に接続される。コンデンサの他方の端子は基準電位例えば接地もしくは電源に接続される。ループフィルタ部650では、チャージポンプから出力されたチャージポンプ電流Icpに基づいてコンデンサの一方の端子つまり電圧電流変換部の入力に電圧信号チャージポンプ電圧Vcpと称するが生成される。コンデンサへの充放電動作となるので、ループフィルタ部650のフィルタ回路652は、位相周波数比較部630からの比較結果信号Vcomp中の所定のカットオフ周波数ロールオフ周波数やポールともいう以上の周波数成分を減衰させて、発振部610に供給される発振制御電流Iccoを平滑化してその低周波数成分を抽出するように、少なくとも1つのカットオフ周波数ポールを呈する低域通過濾波器として機能する。フィルタ回路652は、コンデンサだけでなくループフィルタ抵抗Rpの抵抗素子を直列に接続することで、低域通過濾波器としての機能を高めるようにしてもよい。1つのチャージポンプを備える構成を採る場合、通常は、この抵抗素子を備えた構成を採用する。コンデンサの単独の回路とコンデンサ及び抵抗素子の直列回路とを並列接続する等して伝達特性のポールを複数にする等の変形構成にしてもよい。電圧電流変換部654及び電圧電流変換部656は、チャージポンプから出力されたチャージポンプ電流Icpに基づいてフィルタ回路652のコンデンサの一方の端子つまり電圧電流変換部の入力に生成されるループフィルタ電圧Vlfこの例ではチャージポンプ電圧Vcpを電圧電流変換ゲインGmに従って電流信号ループフィルタ出力電流Ilpに変換する。ループフィルタ出力電流IlpOSCは、バッファ部660を介在させることで発振部610の発振制御信号CNOSCとして使用されるし、ループフィルタ出力電流IlpDIVは、バッファ部670を介在させることで分周部620を制御する分周制御信号CNDIVとしても使用される。換言すると、各ループフィルタ出力電流Ilpは、発振制御信号CNOSCや分周制御信号CNDIVの大元となる制御信号である。バッファ部660は、ループフィルタ部650と発振部610との間の発振制御信号のインタフェースをなす機能部であり、例えば電流バッファとして機能する電流電流変換回路で構成される。電流電流変換回路は、ループフィルタ部650からのループフィルタ出力電流IlpをKOSC倍KOSCはミラー比であり、1を含む任意の値でよく、1よりも大きくてもよいし、1よりも小さくてもよいに変換する機能を持つ。バッファ部660は、電流方向の折返しの必要性やミラー比KOSCの設定等必要に応じて設けられればよく、必須の構成要素ではなく、必要に応じて設けられればよい。例えば、ミラー比KOSCが1でよく、また、ループフィルタ出力電流IlpOSCをそのまま発振制御電流Iccoとして使用してもよい場合はバッファ部660を設けなくてもよい。一方、例えば、ミラー比KOSCを1以外とする場合や、ミラー比KOSCに関わらず、ループフィルタ出力電流IlpOSCに基づく制御信号この例では制御電流に定常値この例では定電流成分を重畳する場合にはバッファ部660を設ける。バッファ部660の機能を電圧電流変換部654に取り込んだ構成にしてもよい。因みに、ループフィルタ部650を電圧出力型とする第2例の場合において、ループフィルタ電圧Vlfに対してのバッファ機能として電圧ゲインGOSCが1のいわゆるボルテージフォロワをバッファ部660として設けてもよい。ループフィルタ部650を電圧出力型とする第2例において、電圧ゲインGOSCを1以外とする場合や、電圧ゲインGOSCに関わらず、ループフィルタ出力電圧VlpOSCに基づく制御信号この例では制御電圧に定常値この例では定電圧成分を重畳する場合にバッファ部660を設けてもよい。バッファ部670は、ループフィルタ部650この例では電圧電流変換部656と分周部620との間の分周制御信号のインタフェース機能をなす機能部であり、例えば電流バッファとして機能する電流電流変換回路で構成される。電流電流変換回路は、ループフィルタ部650からのループフィルタ出力電流IlpをKDIV倍KDIVはミラー比であり、1を含む任意の値でよく、1よりも大きくてもよいし、1よりも小さくてもよいに変換する機能を持つ。バッファ部670は、電流方向の折返しの必要性やミラー比KDIVフィンガー比の設定等必要に応じて設けられればよく、必須の構成要素ではなく、必要に応じて設けられればよい。例えば、ミラー比KDIVが1でよく、また、ループフィルタ出力電流IlpDIVをそのまま分周制御信号CNDIVとして使用してもよい場合はバッファ部670を設けなくてもよい。一方、例えば、ミラー比KDIVを1以外とする場合や、ミラー比KDIVに関わらず、ループフィルタ出力電流IlpDIVに基づく制御信号この例では制御電流に定常値この例では定電流成分を重畳する場合にはバッファ部670を設ける。なお、バッファ部670の機能を電圧電流変換部656に取り込んだ構成にしてもよい。図3に示す第2例は、発振部610が電圧制御発振回路で構成されていることとのマッチング性を考慮してループフィルタ部650を電圧出力型の例で示している。この場合、フィルタ回路652の後段に電圧電流変換部654及び電圧電流変換部656を設ける必要はない。或いは、電圧電流変換部654及び電圧電流変換部656をそれぞれ電圧電圧変換部に変更してもよい。因みに、発振部610を電圧制御発振器とし、ループフィルタ部650を電圧出力型とする第2例において、ループフィルタ電圧Vlfに対してのバッファ機能として電圧ゲインGDIVが1のいわゆるボルテージフォロワをバッファ部670として設けてもよい。同様の場合において、電圧ゲインGDIVを1以外とする場合や、電圧ゲインGDIVに関わらず、ループフィルタ出力電圧VlpDIVに基づく制御信号この例では制御電圧に定常値この例では定電圧成分を重畳する場合にバッファ部670を設けてもよい。電圧制御発振回路或いは電流制御発振回路で構成された発振部610は、例えば複数の発振器の段が、環状構造に縦続接続されたリングバッファによる発振回路を用いており、具体的には、複数の発振器の段として複数の単位遅延素子612ディレイセルやディレイステージとも称されるが縦続接続されている。ここでは、一例として、3つの単位遅延素子612を使用し、その単位遅延素子612としてバッファ回路を使用する例で示す。ζ段目の単位遅延素子612を区別する場合には参照子ζを付して記載する。発振部610は、全体としてリング発振器を構成するように、例えば全体的な接続としては負帰還となり、動作時は内部のRC成分抵抗成分及び容量成分による位相ずれで正帰還となる。例えば、各単位遅延素子612は縦続配置され、さらに何れかの段通常は最終段の単位遅延素子612の出力信号を、1段目の単位遅延素子612の入力に戻す。クロック生成部512の発振部610の各単位遅延素子612からは差動のクロック信号が出力され、それらが後段の単位遅延素子612に供給される。接続としては負帰還となることを明示するため、何れかの段一例として、1段目の単位遅延素子612の入力に反転入力の記号○を付して示す。各単位遅延素子612バッファ回路は遅延制御が可能な構成のものであればよく、例えば、2つのトランジスタ例えば電界効果トランジスタを使用した差動回路で構成すればよい。例えば、一方のトランジスタのゲートを非反転入力とし、そのドレインを抵抗素子を介して第1の基準電位に接続し、そのドレインを反転出力とする。また、他方のトランジスタのゲートを反転入力とし、そのドレインを抵抗素子を介して第1の基準電位に接続し、そのドレインを非反転出力とする。各トランジスタのソースを接続して、電流値可変型の電流源を介して第2の基準電位に接続する。発振制御信号CNOSCは、発振部610が電流制御発振回路のときは発振制御電流Iccoであり、その発振周波数Foscは発振周波数Fccoであるし、発振部610が電圧制御発振回路のときは発振制御電圧Vvcoであり、その発振周波数Foscは発振周波数Fvcoである。第1例では、電流値可変型の電流源は、制御入力端子612inに供給される発振制御信号CNOSCバッファ部660を介在させたループフィルタ出力電流Ilpをカレントミラー形式ミラー比は1:1でよいで受けてトランジスタにバイアス電流を供給する。電流値可変型の電流源により差動回路のバイアス電流を制御することで、各単位遅延素子612による遅延量が制御され、全体としての発振周波数が制御される。各単位遅延素子612の各制御入力端子612inは、共通に周波数制御入力端子610inに接続される。周波数制御入力端子610inを介して制御入力端子612inに供給されるループフィルタ出力電流Ilp詳しくはバッファ部660を介在させたものが発振制御信号CNOSCとして使用される。ここでは、フィルタ回路652の後段に発振器制御部655と分周器制御部657とを設けて、発振部610と分周部620を各別の制御信号で制御する構成を示したが、このことは必須でなく、どちらか一方を取り外して、共通の制御信号で制御してもよい。或いは、ループフィルタ部650の出力信号で分周部620を制御すること自体を止めてもよい。因みに、発振部610と分周部620を各別の制御信号で制御しているのは、発振部610と分周部620の各制御応答が予め定められた相関を持つようにするためである。その典型的な手法は、ループフィルタ電圧Vlfに基づく発振制御信号CNOSCと分周制御信号CNDIVの各値が概ね同じように変化するようにすることで実現できる。その詳細については詳細説明を割愛するが、例えば、ループフィルタ電圧Vlfに基づく発振制御信号CNOSCと分周制御信号CNDIVの各値にほぼ比例関係を持つようにする等で実現できる。周波数制御部514から、発振制御部616の各機能部のそれぞれには周波数制御信号が供給されている。周波数制御信号の形態例えばフォーマットは、その受け手側の機能部に適合したものにする。尚、図では、発振制御部616の全ての機能部に周波数制御信号を供給しているが、このことは必須でなく、少なくとも1つの機能部に供給されていればよい。周波数制御部514には、位相周波数比較部630へ入力される基準クロック外部基準クロックCLK0を分周部626で分周した後のクロック信号が供給されている。周波数制御部514は、好ましくは、位相周波数比較部630へ入力される基準クロックごとに、本実施形態を適用しない場合の従前の各機能部の出力信号で発生するハンチング現象を相殺する方向に周波数制御信号を順次変更する。[周波数制御信号]図4は、周波数制御部514が発振制御部616に供給する周波数制御信号を説明する図である。比較クロック信号生成部の一例である分周部620に供給する周波数制御信号としては、図4Aに示すように、分周部620の逓倍数ηを切り替えるための逓倍数切替信号であればよい。逓倍数切替信号の供給を受けた分周部620は、逓倍数切替信号で示された逓倍数ηで発振部610の出力端子から出力された出力発振信号Vout0の発振周波数Fccoを分周する。このとき、逓倍数切替信号で示された逓倍数ηを段階的に切り替えることによって比較クロック信号分周発振信号Vout1の周波数を徐々段階的に変化させる。分周部626の逓倍数ζを変更して出力発振信号Vout0の周波数を変更する場合も同様に考えればよく、分周部626に供給する周波数制御信号としては、分周部626の逓倍数ζを切り替えるための逓倍数切替信号であればよい。因みに、逓倍数切替信号を生成するには、後述のようにデジタルフィルタやカウンタ回路を使用することができ、特開2006-174243号公報に記載の技術と比べると、取扱いが容易であるし回路規模を小さくすることができる。逓倍数切替信号の供給を受けた分周部626は、逓倍数切替信号で示された逓倍数ζで外部基準クロックCLK0を分周する。このとき、逓倍数切替信号で示された逓倍数ζを段階的に切り替えることによって位相周波数比較部630に供給する基準クロック信号の周波数を徐々に変化させる。何れの場合も、発振制御部616が発振部610に供給する発振制御信号を徐々に変化させることができ、これを受けた発振部610から発せられる出力発振信号Vout0の周波数も徐々に変化する。例えば、周波数制御部514に供給される逓倍数設定信号は、電源投入直後や周波数変更前における第1の周波数を規定する第1の逓倍数N0から、第1の周波数とは異なる第2の周波数を規定する第2の逓倍数Nxに切り替わる。このとき、周波数制御部514は、第1の逓倍数N0と第2の逓倍数Nxとの間において、所定の時間間隔でつまり離散的に、新たな逓倍数を生成して、段階的に第1の逓倍数N0から第2の逓倍数Nxまで切り替える。このように、逓倍数を段階的に切り替えるように発振制御部616を制御して発振御信号を徐々に変化させることにより、出力発振信号Vout0の周波数を第1の周波数から第2の周波数まで徐々に変化させることができる。因みに、新たに生成した逓倍数同士の間隔は均等でもよいしランダムでもよい但し単調であるのがよい。位相周波数比較部630、チャージポンプ部651、フィルタ回路652、電圧電流変換部654及びバッファ部660、或いは、電圧電流変換部656及びバッファ部670に供給する周波数制御信号としては、逓倍数が段階的に切り替えられているか否かつまり逓倍数を目標周波数に対応した逓倍数に直ぐに変更したかに関わらず、周波数切替時等にそれぞれの出力信号が急激に変化するのではなく緩やかに段階的に変化するように制御するものであればよい。図4Bは、出力信号がアナログ信号の場合の周波数制御信号を説明する図である。出力信号がアナログ信号で表される機能部としては、例えば、フィルタ回路652、電圧電流変換部654及びバッファ部660、或いは、電圧電流変換部656及びバッファ部670等が該当する。これらの機能部に関して、出力信号を緩やかに変化させるには、図4B1に示すように、本実施形態を適用しない場合の従前の各機能部Xで得られる出力信号Sxに対して、ハンチング現象を相殺する方向にオフセットを所定の時間間隔でつまり離散的に与えるオフセット切替信号ΔAを使用するのが好適である。オフセット切替信号ΔAの生成はDADigitalAnalog変換回路を使用する等デジタル回路で容易に実現が可能であるし、それ故ソフトウェア処理で生成することもできる。図4B2に示すように、オフセット切替信号ΔAが周波数制御部514から供給される本実施形態の機能部Zには、出力信号Sxとオフセット切替信号ΔAとを加算或いは減算する加減算器Yを設け、加減算器Yの出力信号Syを後段の機能部に供給すればよい。加減算器Yは簡易な構成でよいし、周波数制御部514をデジタル回路或いはソフトウェア処理で実現できるので、全体としての構成は、特開2006-174243号公報に記載の技術と比べると規模を小さくすることができる。オフセット切替信号ΔAは、ハンチング現象を相殺する方向に設定されるので、出力信号Syは出力信号Sxよりもハンチング現象が抑制される。これにより、発振制御部616が発振部610に供給する発振制御信号を徐々に変化させることができ、これを受けた発振部610から発せられる出力発振信号Vout0の周波数も徐々に変化する。図4Cは、出力信号がパルス信号の場合の周波数制御信号を説明する図である。出力信号がパルス信号で表される機能部としては、例えば、位相周波数比較部630やチャージポンプ部651が該当する。これらの機能部に関して、出力信号出力パルス信号を緩やかに変化させるには、出力パルス信号のパルス幅を緩やかに変化させればよい。そのためには、例えば、本実施形態を適用しない場合の従前の各機能部Xで発生するハンチング現象を相殺する方向にオフセットを所定の時間間隔でつまり離散的に与えるオフセット切替信号ΔPを使用するのが好適である。オフセット切替信号ΔPの生成はデジタル回路で容易に実現が可能であるし、それ故ソフトウェア処理で生成することもできる。図4Cに示すように、オフセット切替信号ΔPが周波数制御部514から供給される本実施形態の機能部Zには、出力パルス信号Pxとオフセット切替信号ΔPとを論理演算するパルス幅切替部Wを設け、パルス幅切替部Wの出力パルス信号Pwを後段に供給すればよい。出力パルス信号Pxに代えて、機能部内の内部パルス信号Pinとオフセット切替信号ΔPとを論理演算する構成にしてもよい。パルス幅切替部Wは論理回路で構成すればよく簡易な構成にでき、周波数制御部514をデジタル回路或いはソフトウェア処理で実現できるので、全体としての構成は、特開2006-174243号公報に記載の技術と比べると規模を小さくすることができる。オフセット切替信号ΔPは、ハンチング現象を相殺する方向に設定されるので、出力パルス信号Pwは出力パルス信号Pxよりもハンチング現象が抑制される。これにより、発振制御部616が発振部610に供給する発振制御信号を徐々に変化させることができ、これを受けた発振部610から発せられる出力発振信号Vout0の周波数も徐々に変化する。図4A、図4B、図4Cの何れの場合も、所定の時間間隔は、クロック生成部512の伝達特性を勘案して決めればよいが、一例としては、位相周波数比較部630へ入力される基準クロックの1周期分にするとよい。例えば、分周部626を使用しない場合には、位相周波数比較部630における位相比較のタイミングは外部基準クロックCLK0の1周期ごとであるから、位相比較のタイミング外部基準クロックCLK0の1周期ごとに各機能部の出力信号が変化する。したがって、位相比較のタイミングに合わせて離散的に、本実施形態を適用しない場合の従前の各機能部Xの出力信号で発生するハンチング現象を相殺する方向に周波数制御信号を切り替える変化させることで時間遅れのない制御ができる。ハンチング現象を相殺する方向とするには、1周期分ごとに周波数制御信号を単調に変化させればよい。機能部のアナログ出力信号のレベルを変化させるのであれば単調に増加或いは減少させればよいし、機能部の出力パルス信号のパルス幅を変化させるのであれば、パルス幅を単調に広くする或いは狭くするとよい。こうすることで、ハンチング現象が抑制される起きないように、周波数制御信号を連続的離散的であるので実際には段階的に切り替えることができる。尚、実施形態において、単調とは、nステップ目の周波数制御信号の値y[n]とn1ステップ目の周波数制御信号の値y[n1]とが等しいことも含むものとする。例えば、y[n]≦y[n1]が満たされるときは周波数制御信号が単調に増加するパルス幅を制御する場合は単調に広くすると云い、y[n]≧y[n1]が満たされるときは周波数制御信号が単調に減少するパルス幅を制御する場合は単調に狭くすると云う。y[n]=y[n1]のステップを設けることで、これを設けない場合よりも、より緩やかに周波数制御信号を変化させることができ、ハンチング現象を抑制し易くなる場合がある。[発振部:周波数応答]図5は、クロック生成部512の発振部610における発振出力の周波数応答を説明する図である。ここで、図5Aは、発振制御信号電流発振制御電流Icco或いは発振制御電圧Vvcoに対する発振周波数Foscの特性例である。図5Bは、第1の周波数から第2の周波数に切り替える際の過渡応答を示す図である。図5Aに示す例では、発振周波数Foscが発振制御信号に対して単調増加するようになっており、特に、発振周波数Foscは、発振制御信号にほぼ比例して増加している。ここで例えば、第1の周波数で安定している状態から第1の周波数とは異なる第2の周波数この例では周波数が第1の周波数よりも高いに切り替えると、図5Bに示すように、オーバーシュートやアンダーシュートを持つハンチング現象リンギング現象とも称するが発生する。このようなハンチング現象があると、後段のロジック回路の最高動作周波数を越えてしまう、或いは、PLL回路が発生するパルス幅がフリップフロップの最小パルス幅よりも短くなってしまう等、後段のロジック回路へ誤動作を発生させる虞れがある。これに対して、本実施形態では、周波数制御部514が発振制御部616を制御することで、発振制御部616が発振部610に供給する発振制御信号を徐々に変化させる。このため、オーバーシュートやアンダーシュート等のハンチング現象が抑制されるように好ましくは起きないように、出力クロック信号の周波数を第1の周波数から第2の周波数まで徐々に変化させることができる。発振周波数が徐々に変化することで、オーバーシュート等の発生を抑制することができるのである。<周波数応答の制御手法>以下では、周波数制御部514によるハンチング現象を抑制する制御手法について、分周部620を制御する場合を一例として具体的に説明する。[周波数制御装置の構成]図6は、実施例1の周波数制御装置510Eをを説明する図である。実施例1の周波数制御装置510Eにおいて、周波数制御部514Eは、逓倍数切替信号生成部560Eを有する。実施例1の周波数制御装置510Eは、PLLダイナミック逓倍切替装置として機能する。逓倍数切替信号生成部560Eは、比較クロック信号生成部の一例である分周部620における逓倍数を切り替えるための逓倍数切替信号を生成して分周部620に供給する。実施例1の逓倍数切替信号生成部560Eは、FIRフィルタ570で構成されており、比較クロック信号を制御する際には、逓倍数を段階的に切り替えることによって比較クロック信号の周波数を徐々に変化させる。デジタルローパスフィルタ低域通過濾波器、ローパスフィルタ:LowPassFilter、LPFを使用する点では後述の実施例2と共通するが、FIRフィルタ570を用いて逓倍数を段階的に切り替える点が異なる。位相周波数比較部630は、外部基準クロックCLK0と分周発振信号Vout1分周クロックCLK1の位相と周波数を比較して、アップUP信号又はダウンDOWN信号をチャージポンプ部651に出力する。チャージポンプ部651は、アップ信号又はダウン信号に応じて、電流を出力させる。ローパス特性を持つフィルタ回路652はチャージポンプ部651からの電流を電圧に変換する。発振部610は、電圧制御発振回路VCOで構成されており、フィルタ回路652からの電圧に応じた周波数の出力発振信号Vout0を生成する。分周部620は、出力発振信号Vout0を分周して分周発振信号Vout1を出力し、位相周波数比較部630にフィードバックを行なう。外部基準クロックCLK0と分周発振信号Vout1との位相差がなくなるとループがロックされる。周波数制御部514Eにおいて、逓倍数切替信号生成部560EFIRフィルタ570により分周部620における逓倍数を設定することにより、外部基準クロックCLK0の周波数に対して任意の倍数ηの周波数の出力発振信号Vout0が発振部610で生成される。[周波数応答の制御手法]図7は、実施例1の周波数制御装置510Eによる周波数応答の制御手法を説明する図である。実施例1の周波数制御装置510Eでは、FIRフィルタ570により逓倍設定信号を段階的に切り替えて分周部620に入力する。ここで、FIRフィルタ570は離散時間で動作を行なうが、位相周波数比較部630に入力される基準クロックを動作クロックとしてFIRフィルタ570を動作させることにより、図7に示すように、逓倍数を連続的離散時間で動作するので実際には段階的に切り替えることができる。[FIRフィルタ]図8は、実施例1の逓倍数切替信号生成部560Eが使用するFIRフィルタ570の構成例を示す図である。FIRフィルタ570は、1サンプル前の信号を出力する遅延回路572シフトレジスタと、入力信号或いは遅延回路572からの出力信号を所定の係数で乗算する乗算回路574と、乗算回路574からの出力を加算する加算回路576とを有する。遅延回路572、乗算回路574、及び、加算回路576の1組図に破線で示した範囲で囲まれた部分をタップと称する。FIRフィルタ570における入力信号x[n]と出力信号y[n]の差分方程式は、式1で表される。Mは遅延回路572の個数、hmmは1~Mは乗算回路574のフィルタ係数重みのパラメータである。FIRフィルタ570は、入力信号x[n]が有限の時間だけ使用され、有限の時間が経過した後には、出力信号y[n]は0になる。現在の出力信号は過去に入力された入力信号によって決定され、入力信号の大きな変動に対しても、出力信号の急激な変動を抑えることができる。例えば、現在の時刻をn=kとすると、現在の出力信号y[k]は現在の入力信号x[k]と過去に入力された入力信号x[k-1]~x[k-M]の値と遅延回路572の個数やフィルタ係数hmの値によって決定される。タップごとにフィルタ係数hmがあるが、この値をいろいろ変えることにより移動平均の周波数特性を自由に変えることができる。そのため、現在の入力信号x[k]が1つ前に入力された入力信号x[k-1]よりも大きく変化した場合でも、出力信号の急激な変動を抑えることができる。[周波数切替え]図9は、実施例1の逓倍数切替信号生成部560E具体的にはFIRフィルタ570による周波数切替え時の周波数応答の基本概念を説明する図である。FIRフィルタ570の特性を利用することにより、図9に示すように、現在の周波数第1の周波数を規定する逓倍数N0から次の周波数第2の周波数を規定する逓倍数Nxへ切り替わる間に新たな逓倍数N1~Nx1を生成して分周部620の逓倍数を段階的に切り替えることができる。FIRフィルタ570は、逓倍数が現在の逓倍数N0から次の逓倍数Nxへ急激に変化した場合でも逓倍数の変動を抑えることができ、低域通過特性を持つデジタルフィルタデジタルローパスフィルタとしての役割を果たす。[周波数応答:FIRフィルタの第1例]図10は、実施例1の逓倍数切替信号生成部560E具体的にはFIRフィルタ570による周波数切替え時の周波数応答の第1例を説明する図である。例えば、イメージセンサの画素の読出しモードの変更に基づいて、逓倍数ηが40から50に段階的に切り替わる様子を、第1例のFIRフィルタ570Aを用いた場合の例で示す。図10Aに示すように、第1例のFIRフィルタ570Aは、遅延回路572の個数を9個、乗算回路574のフィルタ係数hmは、均等で且つフィルタ係数hmの合計が1となるように、フィルタ係数hmは全て0.1に設定している。図10Bには、第1例のFIRフィルタ570Aを用いた場合において、時間経過とともに、逓倍数が40から50へ段階的に切り替わる様子が示されている。逓倍数切替え前の時刻t0では、x[n]~x[n-9]は40で、逓倍数y[n]は40である。次に、時刻t1で逓倍数y[n]の切替えが開始すると、x[n]には逓倍数設定信号から逓倍数50が入力されるが、x[n-1]~x[n-9]は遅延回路572があるために40のままとなり、逓倍数y[n]は41に切り替わる。時刻t2では時刻t1でx[n]に入力された50が遅延回路572を伝わってx[n-1]を50にし、逓倍数y[n]は42に切り替わる。このようにして、時刻t10にはx[n]~x[n-9]の全てが50となり、逓倍数y[n]が目標値の50となって切替えが終了する。[周波数応答:FIRフィルタの第2例]図11は、実施例1の逓倍数切替信号生成部560E具体的にはFIRフィルタ570による周波数切替え時の周波数応答の第2例を説明する図である。第1例と同様に、逓倍数ηが40から50に段階的に切り替わる様子を、第2例のFIRフィルタ570Bを用いた場合の例で示す。FIRフィルタは、本来はタップ数を無限にして考えるのが理想型である。しかしながら、実際には演算能力等から、これを有限個のタップ数で作成するため、両端の境界では大きな歪みを生じ特性が劣化する。そこで、フィルタ係数hmに重付けをし、端に行くほどフィルタ係数hmを小さくして、端部での打切りの影響が少なくなるようにする。一例として、図11Aに示すように、第2例のFIRフィルタ570Bは、遅延回路572の個数を9個、乗算回路574のフィルタ係数hmは、フィルタ係数hmの合計が1となるように、前半の2段分は0.2、中程の4段分は0.1、後半の4段分は0.05に設定している。因みに、この重付けのパラメータ群を決めるための関数を窓関数と称する。図11Bには、第2例のFIRフィルタ570Bを用いた場合において、時間経過とともに、逓倍数が40から50へ段階的に切り替わる様子が示されている。尚、出力された逓倍数y[n]の値は、小数点以下を四捨五入した値である。逓倍数切替え前の時刻t0では、x[n]~x[n-9]は40で、逓倍数y[n]は40である。次に、時刻t1で逓倍数y[n]の切替えが開始すると、x[n]には逓倍数設定信号から逓倍数50が入力されるが、x[n-1]~x[n-9]は遅延回路572があるために40のままとなり、逓倍数y[n]は42に切り替わる。時刻t2では時刻t1でx[n]に入力された50が遅延回路572を伝わってx[n-1]を50にし、逓倍数y[n]は44に切り替わる。このようにして、時刻t10にはx[n]~x[n-9]の全てが50となり、逓倍数y[n]が目標値の50となって切替えが終了する。第1例よりも逓倍数y[n]が目標値の50となるのに要する時間が短くステップ数が少なくなっている。第1例及び第2例の何れも、逓倍数y[n]が当初の40から目標値の50に達するまでの間の逓倍数ηつまり逓倍数切替信号の値はy[n]≦y[n1]が満たされているので、逓倍数切替信号を単調に増加させていることになる。そしてこれにより、発振部610で生成された出力発振信号Vout0の周波数を、ハンチング現象が発生することなく、切替え前の周波数から目標周波数までスムーズに変化させることができる。ここでは、FIRフィルタ570として、図10及び図11により2つの例を示したが、これらに限定されず、FIRフィルタ570の遅延回路572の個数やフィルタ係数hmの値を変更することによって、現在の逓倍数から次の逓倍数まで切り替わるまでの逓倍数の変化のさせ方を制御することができる。何れにしても、PLL回路の発振周波数特性に応じて、ローパスフィルタの特性を持ったFIRフィルタ570の特性を選択することによって、PLL回路における発振周波数応答の高周波成分を除去することができる。[実施例1の作用効果]発振部610と周波数制御部514とで構成されたPLL回路の伝達関数をHPLLsとすると、HPLLsの周波数ステップ応答は、図5Bに示したようにハンチング現象オーバーシュートやアンダーシュートを伴った応答となる。ここで、デジタルローパスフィルタ実施例1ではFIRフィルタ570の伝達関数をHLPFzとして、PLL回路と低域通過特性を持つFIRフィルタ570デジタルローパスフィルタを組み合わせた系の伝達関数を求めると式2で表される。式2で示されるように、PLL回路と低域通過特性を持つFIRフィルタ570を組み合わせた系ではPLL回路が持つオーバーシュート等の高周波成分を、FIRフィルタ570を用いることによって除去することができる。その結果、式2で示す系ではPLL回路のオーバーシュート等のハンチング現象の発生を抑制することができ、発振周波数を徐々に切り替えることができる。以上のように、PLL回路の発振周波数特性に応じて、デジタルローパスフィルタの特性を選択することによって、PLL回路における発振周波数応答の高周波成分を除去することができる。即ち、低域通過特性を持つデジタルフィルタFIRフィルタ570を用いて逓倍数を段階的に切り替えるため、発振周波数が徐々に変化し、オーバーシュート等の発生を抑制することができる。その結果、クロック生成部512実施例1ではPLL回路構成のものをリセット状態スタンバイモードとも称するにしなくてもよく、動作モード変更時にダイナミックに発振周波数を切り替えることができる。そのため、発振信号を使用する後段回路では周波数の切替え時に動作を継続することができる。例えば、イメージセンサの読出しモードを変更する際に、実施例1を適用しない場合よりも高速にモード変更ができるし、映像信号を途切れることなく出力し続けることができる。クロック生成部512クロック生成回路の一例におけるハンチング現象を抑制するに当たり、周波数の切替え時にも後段回路の動作を継続することができる。更には、FIRフィルタ570はデジタル回路であるから、特開2006-174243号公報に記載の技術と比べると、取扱いが容易であるし回路規模を小さくすることもできる。動作モードに応じてPLL回路の発振周波数を切り替えるので、分周回路を用いて発振周波数を切り替える場合よりも消費電力を低減することができる。FIRフィルタ570の遅延回路572の個数やフィルタ係数を調整することによって発振周波数を段階的に切り替えることができるので、アナログ回路を用いた発振周波数切替え方法例えば特開2008-172385号公報や特開2006-174243号公報に記載の技術よりも回路規模を小さくすることができる。[周波数制御装置の構成]図12は、実施例2の周波数制御装置510Fを説明する図である。実施例2の周波数制御装置510Fにおける逓倍数切替信号生成部560Fは、デジタルローパスフィルタで構成されている点では実施例1と共通するが、IIRフィルタ580を用いて逓倍数を段階的に切り替える点が異なる。位相周波数比較部630に入力される基準クロックを動作クロックとしてIIRフィルタ580を動作させる。実施例1のFIRフィルタ570をIIRフィルタ580に置き換えた点が異なるのみであるので、ここでは周波数制御装置510Fの構成の詳細説明は割愛する。[IIRフィルタ]図13は、実施例2の逓倍数切替信号生成部560Fが使用するIIRフィルタ580の構成例を示す図である。IIRフィルタ580は、1サンプル前の信号を出力する遅延回路582シフトレジスタと、2種類の乗算回路584及び乗算回路585と、乗算回路574からの出力信号を加算する2種類の加算回路586及び加算回路587とを有する。遅延回路582、乗算回路584及び乗算回路585、並びに、加算回路586及び加算回路587の1組図に破線で示した範囲で囲まれた部分をタップと称する。乗算回路584及び加算回路586はフォワードパスに設けられており、乗算回路585及び加算回路587はフィードバックパスに設けられている。例えば、1段目のタップにおける遅延回路5821の出力信号は、乗算回路5851により所定の係数で乗算され、その乗算結果が加算回路5871により2段目のタップのフィードバックパスからの信号と加算され、この加算結果が加算回路5870により入力信号と加算される。この加算回路5870による加算結果は乗算回路5840により所定の係数で乗算され加算回路5860に供給される。又、1段目のタップにおける遅延回路5821の出力信号は、乗算回路5841により所定の係数で乗算され、その乗算結果が加算回路5861により2段目のタップのフォワードパスからの信号と加算され、この加算結果が加算回路5860により加算回路5870の出力信号を乗算回路5840で乗算した結果と加算され出力信号y[n]として出力される。IIRフィルタ580における入力信号x[n]と出力信号y[n]の差分方程式は、式3で表される。ここで、M及びKは遅延回路582の個数、ammは1~Mはフィードバックパスのフィルタ係数重みのパラメータ、bkkは0~Kはフォワードパスのフィルタ係数重みのパラメータである。IIRフィルタ580は、フィードバックのループを有する点ではFIRフィルタ570と異なるが、FIRフィルタ570と同様に、現在の出力信号は過去に入力された入力信号によって決定され、入力信号の大きな変動に対しても、出力信号の急激な変動を抑えることができる。実施例2は、実施例1のFIRフィルタ570をIIRフィルタ580に置き換えているが、実施例1と同様に、現在の周波数第1の周波数を規定する逓倍数N0から次の周波数第2の周波数を規定する逓倍数Nxへ切り替わる間に新たな逓倍数N1~Nx1を生成して分周部620の逓倍数を段階的に切り替えることができる。IIRフィルタ580は、FIRフィルタ570と同様に、逓倍数が現在の逓倍数N0から次の逓倍数Nxへ急激に変化した場合でも逓倍数の変動を抑えることができ、低域通過特性を持つデジタルフィルタデジタルローパスフィルタとしての役割を果たす。[周波数応答:IIRフィルタの第1例]図14は、実施例2の逓倍数切替信号生成部560F具体的にはIIRフィルタ580による周波数切替え時の周波数応答の第1例を説明する図である。第1例と同様に、イメージセンサの画素の読出しモードの変更に基づいて、逓倍数ηが40から50に段階的に切り替わる様子を、第1例のIIRフィルタ580Aを用いた場合の例で示す。図14Aに示すように、第1例のIIRフィルタ580Aは、遅延回路582の個数を1個、乗算回路584のフィルタ係数bk及び乗算回路585のフィルタ係数amは合計が1となるように、フィルタ係数a1を0.5、フィルタ係数b0を0.2、フィルタ係数b1を0.3に設定している。図14Bには、第1例のIIRフィルタ580Aを用いた場合において、時間経過とともに、逓倍数が40から50へ段階的に切り替わる様子が示されている。逓倍数切替え前の時刻t0では、u[n]及びu[n-1]は80で、逓倍数y[n]は40である。次に、時刻t1で逓倍数y[n]の切替えが開始すると、x[n]には逓倍数設定信号から逓倍数50が入力されるが、u[n-1]は遅延回路582があるために80のままとなるのでu[n]が90になり、逓倍数y[n]は42に切り替わる。時刻t2では時刻t1でu[n]に入力された90が遅延回路582を伝わってu[n-1]が90になるので、u[n]が95になり、逓倍数y[n]は46に切り替わる。このようにして、時刻t5にはu[n]、u[n-1]、y[n]の値は四捨五入した数値として目標値の50となって逓倍数の切替えが終了する。[周波数応答:IIRフィルタの第2例]図15は、実施例2の逓倍数切替信号生成部560F具体的にはIIRフィルタ580による周波数切替え時の周波数応答の第2例を説明する図である。第1例と同様に、逓倍数ηが40から50に段階的に切り替わる様子を、第2例のIIRフィルタ580Bを用いた場合の例で示す。第2例では、フィルタ係数am及びフィルタ係数bkに重付けをし、端に行くほどフィルタ係数am及びフィルタ係数bkを第1例よりも小さくする。一例として、図15Aに示すように、第2例のIIRフィルタ580Bは、遅延回路582の個数を1個、乗算回路584のフィルタ係数bk及び乗算回路585のフィルタ係数amは合計が1となるように、フィルタ係数a1を0.6、フィルタ係数b0を0.3、フィルタ係数b1を0.1に設定している。図15Bには、第2例のIIRフィルタ580Bを用いた場合において、時間経過とともに、逓倍数が40から50へ段階的に切り替わる様子が示されている。逓倍数切替え前の時刻t0では、u[n]は100、u[n-1]は80であり、逓倍数y[n]は40である。次に、時刻t1で逓倍数y[n]の切替えが開始すると、x[n]には逓倍数設定信号から逓倍数50が入力されるが、u[n-1]は遅延回路582があるために80のままとなるのでu[n]が110になり、逓倍数y[n]は43に切り替わる。時刻t2では時刻t1でu[n]に入力された110が遅延回路582を伝わってu[n-1]が110になるので、u[n]が116になり、逓倍数y[n]は46に切り替わる。このようにして、時刻t7にはu[n]、u[n-1]、y[n]の値は四捨五入した数値として目標値の50となって逓倍数の切替えが終了する。第1例よりも逓倍数y[n]が目標値の50となるのに要する時間が長くステップ数が多くなっている。第1例及び第2例の何れも、逓倍数y[n]が当初の40から目標値の50に達するまでの間の逓倍数ηつまり逓倍数切替信号の値はy[n]≦y[n1]が満たされているので、逓倍数切替信号を単調に増加させていることになる。そしてこれにより、発振部610で生成された出力発振信号Vout0の周波数を、ハンチング現象が発生することなく、切替え前の周波数から目標周波数までスムーズに変化させることができる。ここでは、IIRフィルタ580として、図14及び図15により2つの例を示したが、これらに限定されず、IIRフィルタ580の遅延回路582の個数やフィルタ係数am及びフィルタ係数bkの値を変更することによって、現在の逓倍数から次の逓倍数まで切り替わるまでの逓倍数の変化のさせ方を制御することができる。何れにしても、PLL回路の発振周波数特性に応じて、ローパスフィルタの特性を持ったIIRフィルタ580の特性を選択することによって、PLL回路における発振周波数応答の高周波成分を除去することができる。[実施例2の作用効果]デジタルローパスフィルタの構成に相違があるが、逓倍数切替信号生成部560Fがローパスフィルタの特性を持ったデジタルフィルタを使用する点では実施例1と共通しており、実施例2においても、実施例1と同様の作用効果が得られる。[実施例1と実施例2との対比]図16には、FIRフィルタ570実施例1とIIRフィルタ580実施例2の作用効果を対比した図表が示されている。デジタルローパスフィルタを使用した平均化処理では、何個かのデータを加算し、その個数で割って平均化するという処理を、1データづつずらしながら入力信号のすべてのデータについて行なう。前後するデータの平均化を行なうことにより、急激に変化する信号ここでは逓倍数切替信号生成部560に入力される周波数設定信号が平均化されるので、逓倍数切替信号生成部560から分周部620に出力される逓倍数切替信号の波形が滑らかになる。この際、何個かのデータを加算平均するだけではなく、フィルタの特性に合わせて重み付けを行ない加算する。このようにデジタルフィルタは、データをシフトする遅延回路シフトレジスタと重付けを行なう乗算回路と加算回路で構成されている。これによって、データをずらしながら、予め定められた規則に従って、乗算処理と加算処理とを行なうことでフィルタ処理を実現する。ここで、FIRフィルタ570の場合は、フィルタの特性を示す乗算回路の計算が有限個であるため、入力信号に対するフィルタのインパルス応答がある時間後にゼロ0になるので有限である。構造的にはフィードバックパスが存在せずフォワードパスで構成される非再帰型であり、直線位相特性の実現が可能正確な線形位相応答の設計が可能であり、安定で予測可能であるという性質を持つので、特にフィルタの位相応答が重要となる場合に用いるのに好適である。但し、IIRフィルタ580と比べると回路規模が大きくなる。IIRフィルタ580の場合は、乗算回路の出力が前段にフィードバックされるため、入力波形に対するフィルタのインパルス応答が無限に続く。構造的にはフォワードパスの他にフィードバックパスが存在する再帰型であり、FIRフィルタ570と比べるとより少ない演算で性能の良い最良のロールオフを実現できるフィルタを設計することができ回路規模を小さくできる。つまり、IIRフィルタ580は、FIRフィルタ570のように単純に移動平均或いは重付け平均をとるのではなく、フィードバックを取り入れて、より少ないタップ数で希望するフィルタ特性を得るデジタルフィルタである。但し、IIRフィルタ580は、フィードバックパスがあることや係数感度が高いことから不安定になり易いし、直線位相特性の実現が不可能位相応答が非線型である。即ち、IIRフィルタ580は、フィードバックパスを含むので、安定に動作させるための条件設計が重要であり、フィルタ特性の他、系の安定性も含めて設計する必要がある。フィードバックパスのフィルタ係数amの値によりポジティブフィードバックにもネガティブフィードバックにもなり得るので、安定な系の構成にはフィルタ係数amの設計が重要な要素となる。[他のデジタルフィルタ]因みに、PLL回路の発振周波数特性に応じて、デジタルフィルタの特性を選択することによってPLL回路における発振周波数応答の高周波成分を除去することができればよく、FIRフィルタ570やIIRフィルタ580に限定されず、ローパスフィルタの特性を持った他のデジタルフィルタを使用することもできる。例えば、FIRフィルタ570やIIRフィルタ580は、ある特定の周波数成分を得るために係数を決めるが、PLL回路の発振周波数特性は固定のものとは限らないので、その場に応じたフィルタ係数を、フィルタを動作させながら変化、適応させていくのが望ましい。こう云った点では、その場に応じて係数を自動的に更新することが可能なアダプティブフィルタ適応フィルタにするとよい。係数の更新には、例えばLMSLeastMeanSquare:最小二乗法の処理を用いて係数を最適値に変更させつつ、フィルタ出力を得るのがよい。更には、デジタルフィルタの特性としては、PLL回路の発振周波数特性におけるハンチング現象を抑制できればよく、低域通過特性に限定されず、例えば、ハンチングリンギングの周波数成分を抑制する減衰させるノッチフィルタ帯域阻止濾波器、バンドエリミネーションフィルタ:BandEliminationFilter、BEFでもよい。[周波数制御装置の構成]図17は、実施例3の周波数制御装置510Gを説明する図である。実施例3の周波数制御装置510Gにおける逓倍数切替信号生成部560Gは、カウンタ回路590で構成されている点が実施例1及び実施例2と異なる。カウンタ回路590は、逓倍数設定信号が第1の周波数に対応する第1の逓倍数から第2の周波数に対応する第2の逓倍数に切り替えられたとき、位相周波数比較部630に入力された基準クロックごとにカウントアップ或いはカウントダウンすることで、逓倍数切替信号で規定される逓倍数を第1の逓倍数から第2の逓倍数に段階的に切り替える。デジタルローパスフィルタと同様の特性を呈することができる。カウンタ回路590としては、計数値を漸次増加させるアップカウンタ機能と計数値を漸次減少させるダウンカウンタ機能とを切替え可能なアップダウンカウンタを使用するのが好ましい。機能的にアップダウンカウンタとなっていればよく、ダウンカウントモードでカウント処理を行なうダウンカウンタ回路と、アップカウントモードでカウント処理を行なうアップカウンタ回路とを組み合わせてアップダウンカウンタとしてもよい。位相周波数比較部630に入力される基準クロックを動作クロックとしてカウンタ回路590を動作させる。実施例1のFIRフィルタ570や実施例2のIIRフィルタ580をカウンタ回路590に置き換えた点が異なるのみであるので、ここでは周波数制御装置510Gの構成の詳細説明は割愛する。実施例3においても、カウンタ回路590から出力される逓倍数切替信号を分周部620に供給する。逓倍数切替信号の供給を受けた分周部620は、逓倍数切替信号で示された逓倍数ηで発振部610の出力端子から出力された出力発振信号Vout0の発振周波数Fccoを分周する。このとき、逓倍数切替信号で示された逓倍数ηをカウンタ回路590により段階的に切り替えることによって比較クロック信号分周発振信号Vout1の周波数を徐々段階的に変化させる。[周波数応答の制御手法]図18は、実施例3の周波数制御装置510Gによる周波数応答の制御手法を説明する図である。実施例3の周波数制御装置510Gでは、カウンタ回路590により逓倍設定信号を段階的に切り替えて分周部620に入力する。ここで、カウンタ回路590は離散時間で動作アップカウント或いはダウンカウントを行なうが、位相周波数比較部630に入力される基準クロックを動作クロックとしてカウンタ回路590を動作させることにより、図18に示すように、逓倍数を連続的離散時間で動作するので実際には段階的に切り替えることができる。実施例3においても、デジタルフィルタを使用して逓倍設定信号を段階的に切り替える実施例1及び実施例2と同様の効果が得られる。<周波数制御装置の適用例>次に、前記実施形態で説明したクロック生成部512及び周波数制御部514を具備した周波数制御装置510が適用される各種の装置機器について説明する。[適用例1:固体撮像装置]図19は、本開示で提案する技術前記実施形態で提案した技術が適用される固体撮像装置の一実施形態であるCMOS型の固体撮像装置CMOSイメージセンサの基本構成図である。固体撮像装置も半導体装置の一例である。固体撮像装置1は、画像を撮像する撮像部として機能するもので、複数個の単位画素3が2次元マトリクス状に配列された画素アレイ部10を有する。単位画素3からは、列ごとに垂直信号線19を介して画素信号電圧Vxが出力される。垂直信号線19の一端がカラム部26側に延在するとともに、その経路において、読出電流源部24が接続され動作電流読出電流が垂直信号線19に供給される。固体撮像装置1は更に、駆動制御部7、単位画素3に画素信号読出用の動作電流読出電流を供給する読出電流源部24と、カラム部26にAD変換用の参照信号SLPADCを供給する参照信号生成部27と、出力部28を備えている。駆動制御部7は、水平転送部11と、垂直走査部14と、通信タイミング制御部20とを備えている。水平転送部11は、通信タイミング制御部20からの制御信号CN2に応答して列の走査を開始し、データ転送動作時に読み出すべきデータのカラム位置を指示しつつカラム部26で取得される画素データを水平方向へ転送する。垂直走査部14は、行アドレスや行走査を制御する機能を持ち、通信タイミング制御部20からの制御信号CN1に応答して画素アレイ部10の行を選択し、その行に必要なパルスを供給する。カラム部26は、CDSCorrelatedDoubleSampling;相関2重サンプリング処理やデジタル変換を行なうAD変換部250が列並列に設けられている。具体的には、カラム部26には、比較部252、カウント動作期間制御部253、計数部254が設けられ、それぞれの1列分の機能部の集合でAD変換部250が構成される。単位画素3は、行選択のための行制御線15を介して垂直走査部14と、また垂直信号線19を介してカラム部26の垂直列ごとに設けられているAD変換部250と、それぞれ接続されている。通信タイミング制御部20は、クロック変換部20a及びシステム制御部20bを有する。クロック変換部20aは、端子5aを介して入力されるマスタークロックCLKMSに基づき、マスタークロックCLKMSよりも高速周波数のパルスを生成する逓倍回路を内蔵しており、カウントクロックCKcnt1やカウントクロックCKdac1等の内部クロックを生成する。システム制御部20bは、通信機能と各部を制御する制御機能を持つ。カラム部26におけるAD変換処理としては、本出願人が種々提案している参照信号比較型のAD変換方式を採用する。このため、参照信号生成部27は、DA変換部270DAC;DigitalAnalogConverterを有し、通信タイミング制御部20からの制御データCN4で示される初期値からカウントクロックCKdac1に同期して、制御データCN4で示される傾き変化率の参照信号SLPADCを生成する。各列のAD変換部250は、比較処理部322、カウンタ制御信号生成部332、計数処理部351を備える。各AD変換部250の比較処理部322の集合で比較部252が構成される。各AD変換部250のカウンタ制御信号生成部332の集合でカウント動作期間制御部253が構成される。各AD変換部250の計数処理部352の集合で計数部254が構成される。通信タイミング制御部20から各AD変換部250の計数処理部351には、計数処理部351がダウンカウントモードで動作するのかアップカウントモードで動作するのかや、初期値Diniの設定やリセット処理等、その他の制御情報を指示する制御信号CN5が入力されている。計数処理部351のクロック端CKには、他の計数処理部351のクロック端CKと共通に通信タイミング制御部20からカウントクロックCKcnt1が入力される。比較処理部322の一方の入力端子は、他の比較処理部322の入力端子と共通に、参照信号生成部27で生成される参照信号SLPADCが入力される。比較処理部322の他方の入力端子-には、それぞれ対応する垂直列の垂直信号線19が接続され、画素アレイ部10からの画素信号電圧Vxが個々に入力される。比較部252比較処理部322は、参照信号生成部27DA変換部270で生成された参照信号SLPADCと選択行の単位画素3から垂直信号線19H1,H2,...,Hhを経由し得られるアナログの画素信号電圧Vxとを比較する。比較処理部322は、参照信号SLPADCと画素信号電圧Vxが一致したとき比較パルスCoコンパレート出力を反転する。カウンタ制御信号生成部332は、比較出力Coと通信タイミング制御部20からの制御情報に基づきカウントイネーブル信号ENを生成して計数処理部351に供給し、計数処理部351のカウント動作期間を制御する。計数処理部351は、カウント動作期間において計数処理を行ない、当該期間の経過後にカウント結果を保持する。個々のAD変換部250詳しくは計数処理部351の出力側は水平転送部11と接続される。尚、いわゆるパイプライン水平転送を可能にするため、計数処理部351の後段に、計数処理部351の保持したカウント結果を保持するラッチを具備したメモリ装置としてのデータ記憶部を備える構成を採ることもできる。ラッチは、決められたタイミングで計数処理部351から出力されたカウントデータを保持記憶する。パイプライン水平転送とは、AD変換部250でのカラム処理AD変換やCDS処理と画素データの水平転送を並行して行なう処理のことである。出力部28は、信号増幅部402センスアンプSAと、固体撮像装置1と外部とのインタフェース機能をなすデジタルインタフェース部406DIFとを有する。信号増幅部402は、水平転送部11との間のデータ転送用の信号線転送配線である水平信号線18上の信号デジタルデータではあるが小振幅を検出する。出力部28は、信号増幅部402とデジタルインタフェース部406との間に、各種のデジタル演算処理を行なうデジタル演算部404SIGを必要に応じて設けてもよい。デジタルインタフェース部406は、信号増幅部402と外部回路の間に介在し外部回路とのインタフェース機能をなす。デジタルインタフェース部406の出力は出力端5cに接続されており、映像データが後段回路に出力される。ここで例えば、読出しモードに関わらず、カウントクロックCKcnt1やカウントクロックCKdac1等の内部クロックの周波数変更が必要となることがある。例えば、1水平走査期間を変更する場合や参照信号SLPADCの傾きを変更する場合やビット分解能を変更する場合等である。そこで、クロック変換部20aにおける逓倍回路として、前述の周波数制御装置510が使用される。周波数制御装置510を使用することで、ハンチング現象を起こすことなく高速に周波数を変更することができるし、その際には、撮像信号を途切れることなく出力し続けることができる。更には、画素アレイ部10の全ての単位画素3の情報を必要とする全素子モード通常モードとも称する以外に、所定の間隔ごとの単位画素3の情報を必要とする間引きモードや、特定領域の単位画素3の情報を必要とする切出しモード等、一部の単位画素3の情報のみを必要とするモード素子選択モードと称するが知られている。水平転送部11では、素子選択モードが指定されると、間引きモードや切出しモード等に応じた一部の単位画素3の情報のみを水平転送する部分読出し処理を行なう。このような各種の読出しモードに応じて、カウントクロックCKcnt1やカウントクロックCKdac1等の内部クロックの周波数変更が必要となることもある。そこで、クロック変換部20aにおける逓倍回路として、前述の周波数制御装置510が使用される。周波数制御装置510を使用することで、周波数のハンチング現象を起こすことなく高速に読出しモードを変更することができるし、撮像信号を途切れることなく出力し続けることができる。[適用例2:撮像装置その1]図20は、本開示で提案する技術前記実施形態で提案した技術が適用される電子機器の一例である画像処理装置の概略構成を示す図である。画像処理装置501は、画像を取得撮像する固体撮像装置502と、固体撮像装置502で取得された画像に対して予め定められた画像処理を行なう画像処理部503と、画像処理部503に基準クロックやその他の動作クロックを供給するPLLダイナミック逓倍切替装置504とを備えている。固体撮像装置502は、前述のCMOS型の固体撮像装置1に限らずCCD型等、他の撮像デバイスを使用してもよい。PLLダイナミック逓倍切替装置504としては、前述の周波数制御装置510を使用する。PLLダイナミック逓倍切替装置504に備えられた周波数制御装置510は、固体撮像装置502から画像処理部503に撮像画像を読み出す読出しモードを変更する際に、画像処理部503に供給している基準クロックやその他の動作クロックの周波数を段階的に切り替える。これにより、高速に読出しモードを変更することができるし、処理済み画像を途切れることなく外部に出力し続けることができる。[適用例3:撮像装置その2]図21は、本開示で提案する技術前記実施形態で提案した技術が適用される電子機器の一例である撮像装置の概略構成図である。画像を撮像する撮像部として前述のCMOS型の固体撮像装置1を使用しているがCMOS型に限らずCCD型等、他の撮像デバイスを使用してもよい。撮像装置8は、撮影レンズ802、光学ローパスフィルタ804、色フィルタ群812、画素アレイ部10、駆動制御部7、カラム部26、参照信号生成部27、カメラ信号処理部810を備えている。図中に破線で示すように、光学ローパスフィルタ804と合わせて、赤外光成分を低減させる赤外光カットフィルタ805を設けることもできる。カラム部26の後段に設けられたカメラ信号処理部810は、撮像信号処理部820と、撮像装置8の全体を制御する主制御部として機能するカメラ制御部900を有する。撮像信号処理部820は、信号分離部822と、色信号処理部830と、輝度信号処理部840と、エンコーダ部860を有する。カメラ制御部900は、マイクロプロセッサ902microprocessor、読出専用の記憶部であるROM904ReadOnlyMemory、RAM906RandomAccessMemory、クロック生成部512と同様のクロック生成部909、図示を割愛したその他の周辺部材を有している。マイクロプロセッサ902は、コンピュータが行なう演算と制御の機能を超小型の集積回路に集約させたCPUCentralProcessingUnitを代表例とする電子計算機の中枢をなすものと同様である。RAM906は、随時書込み及び読出しが可能であるとともに揮発性の記憶部の一例である。マイクロプロセッサ902、ROM904、及びRAM906を纏めて、マイクロコンピュータmicrocomputerとも称する。クロック生成部909から撮像信号処理部820には、その動作を規定する各種のタイミング信号が供給されている。カメラ制御部900は、システム全体を制御するものであり、カウントクロックCKcnt1及びカウントクロックCKdac1の周波数や、参照信号SLPADCの傾き等を調整する機能を有している。ROM904にはカメラ制御部900の制御プログラム等が格納されているが、特に本例では、カメラ制御部900によって、参照信号比較型のAD変換処理を制御するためのプログラムの他に、動作モード切替処理を制御するためのプログラムも格納されており、例えば周波数制御信号として逓倍数切替信号を生成してクロック生成部909に供給する。RAM906にはカメラ制御部900が各種処理を行なうためのデータ等が格納されている。カメラ制御部900は、メモリカード等の記録媒体924を挿脱可能に構成し、又、インターネット等の通信網との接続が可能に構成している。例えば、カメラ制御部900は、マイクロプロセッサ902、ROM904、RAM906の他に、メモリ読出部907及び通信I/Fインタフェース908を備える。記録媒体924は、マイクロプロセッサ902にソフトウェア処理をさせるためのプログラムデータや、輝度信号処理部840からの輝度系信号に基づく測光データDLの収束範囲や露光制御処理電子シャッタ制御を含むを登録する等のために利用される。特に、本実施形態では、水平方向の部分読出し処理を行なうための各種の制御情報の設定値等の様々なデータを登録するためにも利用される。メモリ読出部907は、記録媒体924から読み出したデータをRAM906に格納インストールする。通信I/F908は、インターネット等の通信網との間の通信データの受け渡しを仲介する。撮像装置8は、駆動制御部7及びカラム部26を、画素アレイ部10と別体にしてモジュール状のもので示しているが、これらが画素アレイ部10と同一の半導体基板上に一体的に形成されたワンチップものを利用してもよい。図は、画素アレイ部10や駆動制御部7やカラム部26や参照信号生成部27やカメラ信号処理部810の他に、撮影レンズ802、光学ローパスフィルタ804、或いは赤外光カットフィルタ805等の光学系をも含む状態で撮像装置8を示している。この態様は、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態とする場合に好適である。このような撮像装置8は、撮像を行なうための、例えば、カメラや撮像機能を有する携帯機器等の電子機器として提供される。撮像は、通常のカメラ撮影時の像の撮り込みだけではなく、広義の意味として、指紋検出や、タッチパネル等の物理量分布検知半導体装置或いは物理情報取得装置物理量分布検知装置において物理量分布として圧力を利用して像情報を取得すること等も含む。このような構成の撮像装置8も、前述の周波数制御装置510の機能を利用した動作モード切替処理を適用することができる。例えば、マイクロプロセッサ902がソフトウェア処理により逓倍数切替信号生成部560E或いは逓倍数切替信号生成部560Fと同様にローパスフィルタの特性を持ったデジタルフィルタ機能により逓倍数切替信号を生成することで、実施例1或いは実施例2と同様の作用効果が得られる。或いは、マイクロプロセッサ902がソフトウェア処理により逓倍数切替信号生成部560Gと同様にカウンタ機能により逓倍数切替信号を生成することで、実施例3と同様の作用効果が得られる。何れにしても、固体撮像装置1からの撮像出力を、画像処理部の一例である撮像信号処理部820において処理するに当たり、読出しモードを変更する際に、撮像信号処理部820に供給しているクロック生成部909からのタイミング信号の周波数を段階的に切り替えることができる。これにより、周波数のハンチング現象を起こすことなく高速に読出しモードを変更することができるし、処理済み画像を途切れることなく、撮像信号処理部820から外部に出力し続けることができる。[適用例4:その他の電子機器]図22は、本開示で提案する技術前記実施形態で提案した技術が適用される他の電子機器の一例を説明する図である。前記実施形態で提案したクロック生成部512及び周波数制御部514を具備した周波数制御装置510の技術は、ゲーム機、電子ブック、電子辞書、携帯電話機等の各種の電子機器において、クロック信号の周波数を制御する例えば周波数切替えを行なう際に、周波数応答のハンチング現象を抑制するために適用することができる。例えば、図22Aは、電子機器700が、画像表示装置の一例である表示モジュール704液晶表示装置や有機EL表示装置を利用したテレビジョン受像機702の場合の外観例を示す図である。テレビジョン受像機702は、台座706に支持されたフロントパネル703の正面に表示モジュール704を配置した構造となっており、表示面にはフィルターガラス705が設けられている。図示しないが、テレビジョン受像機702には、クロック生成部及び周波数制御部を具備した周波数制御装置が備えられており、クロック生成部で生成されたクロック信号を動作クロックとして動作する。ここで例えば、クロック信号の周波数を切り替える際に、前記実施形態で説明した周波数制御装置510と同様の技術がそのまま適用できる。図22Bは、電子機器700がデジタルカメラ712の場合の外観例を示す図である。デジタルカメラ712は、表示モジュール714、コントロールスイッチ716、シャッターボタン717、その他を含んでいる。図示しないが、デジタルカメラ712には、固体撮像装置の他に、クロック生成部及び周波数制御部を具備した周波数制御装置が備えられており、クロック生成部で生成されたクロック信号を動作クロックとして動作する。ここで例えば、クロック信号の周波数を切り替える際に、前記実施形態で説明した周波数制御装置510と同様の技術がそのまま適用できる。図22Cは、電子機器700がビデオカメラ722の場合の外観例を示す図である。ビデオカメラ722は、本体723の前方に被写体を撮像する撮像レンズ725が設けられ、さらに、表示モジュール724や撮影のスタート/ストップスイッチ726等が配置されている。図示しないが、ビデオカメラ722には、固体撮像装置の他に、クロック生成部及び周波数制御部を具備した周波数制御装置が備えられており、クロック生成部で生成されたクロック信号を動作クロックとして動作する。ここで例えば、クロック信号の周波数を切り替える際に、前記実施形態で説明した周波数制御装置510と同様の技術がそのまま適用できる。図22Dは、電子機器700が携帯電話機732の場合の外観例を示す図である。携帯電話機732は、折り畳み式であり、上側筐体733a、下側筐体733b、表示モジュール734a、サブディスプレイ734b、カメラ735、連結部736この例ではヒンジ部、ピクチャーライト737等を含んでいる。携帯電話機732は、カメラ735を備えており、画像撮影装置付きの携帯電話機いわゆるカメラ付き携帯電話機となっている。図示しないが、携帯電話機732には、カメラ735の他に、画像処理を行なう画像処理部及び無線通信を行なう無線部、並びに、クロック生成部及び周波数制御部を具備した周波数制御装置が備えられており、クロック生成部で生成されたクロック信号を動作クロックとして動作する。ここで例えば、カメラ735で撮像した画像に関しての読出しモードの変更のためにクロック信号の周波数を切り替える際に、前記実施形態で説明した周波数制御装置510と同様の技術がそのまま適用できる。携帯電話機732では、イメージセンサからの撮像画像の読出しモードの変更が多く、前記実施形態で説明した周波数制御装置510を適用することで得られる作用効果は大きい。図22Eは、電子機器700がコンピュータ742の場合の外観例を示す図である。コンピュータ742は、下型筐体743a、上側筐体743b、表示モジュール744、Webカメラ745、キーボード746等を含んでいる。コンピュータ742は、Webカメラ745を備えており、画像撮影装置付きのコンピュータとなっている。図示しないが、コンピュータ742には、Webカメラ745の他に、無線通信を行なう無線部、並びに、クロック生成部及び周波数制御部を具備した周波数制御装置が備えられており、クロック生成部で生成されたクロック信号を動作クロックとして動作する。ここで例えば、Webカメラ745で撮像した画像に関しての読出しモードの変更のためにクロック信号の周波数を切り替える際に、前記実施形態で説明した周波数制御装置510と同様の技術がそのまま適用できる。以上、本明細書で開示する技術について実施形態を用いて説明したが、請求項の記載内容の技術的範囲は前記実施形態に記載の範囲には限定されない。本明細書で開示する技術の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本明細書で開示する技術の技術的範囲に含まれる。前記の実施形態は、請求項に係る技術を限定するものではなく、実施形態の中で説明されている特徴の組合せの全てが、本明細書で開示する技術が対象とする課題の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、本明細書で開示する技術が対象とする課題と対応した効果が得られる限りにおいて、この幾つかの構成要件が削除された構成も、本明細書で開示する技術として抽出され得る。"