"半導体集積回路の外観を検査する外観検査装置と、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定装置とを備えたチップ位置特定システムであって、前記外観検査装置は、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第1の半導体集積回路の前記半導体ウェハー上での位置情報と各第1の半導体集積回路のパターン面の外観に係る情報である第1の外観情報とを含むチップ位置特定用情報を測定するチップ位置特定用情報測定手段と、前記チップ位置特定用情報を前記半導体ウェハーの識別情報に対応付けて記憶するチップ位置特定用情報記憶手段と、複数の前記第1の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第2の半導体集積回路のパターン面の外観に係る情報である第2の外観情報を測定する外観情報測定手段と、を備え、前記チップ位置特定装置は、前記チップ位置特定用情報記憶手段によって記憶された前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段と、前記外観検査装置によって測定された前記第2の外観情報を取得する外観情報取得手段と、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第1の外観情報と、前記外観情報取得手段で取得した前記第2の外観情報とを照合する照合手段と、前記照合手段の照合結果に基づき、前記チップ位置特定用情報記憶手段によって記憶された前記第1の外観情報に対応する第1の半導体集積回路のなかに前記第2の外観情報に対応する第2の半導体集積回路と一致するものがあるか否かを判定する判定手段と、前記判定手段で一致すると判定された前記第1の半導体集積回路及び前記第2の半導体集積回路について、第1の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第2の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段と、を備えることを特徴とするチップ位置特定システム。前記チップ位置特定用情報測定手段は、前記第1の外観情報として、前記ウエハー上の各第1の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の各第1の半導体集積回路における位置情報である第1の部分位置情報とを測定し、前記外観情報測定手段は、前記第2の外観情報として、前記第2の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の第2の半導体集積回路における位置情報である第2の部分位置情報とを測定し、前記照合手段は、前記外観情報測定手段で測定された前記第2の外観情報と、前記チップ位置特定用情報記憶手段によって記憶された前記第1の外観情報のうち前記第2の外観情報における第2の部分位置情報に対応する第1の部分位置情報を有する第1の外観情報との組み合わせに対して照合処理を行うことを特徴とする請求項1に記載のチップ位置特定システム。前記特徴的な外観様相を示す部分領域は、前記第1の半導体集積回路の配線パターンに現れる特徴的な形状部分の領域及び前記配線パターンに現れる変色部分の領域のうち少なくともいずれか1つを含むことを特徴とする請求項2に記載のチップ位置特定システム。前記チップ位置特定用情報測定手段は、前記部分領域の外観に係る情報として、前記ウエハー上の各第1の半導体集積回路における前記部分領域の外観を撮像して、該部分領域の外観画像の情報を測定し、前記外観情報測定手段は、前記部分位置情報に対応する位置の部分領域の外観に係る情報として、前記第2の半導体集積回路における前記第1の外観情報の前記部分位置情報に対応する位置の部分領域の外観を撮像して、該部分領域の外観画像の情報を測定することを特徴とする請求項2又は請求項3に記載のチップ位置特定システム。前記照合手段は、前記第1の外観情報における前記部分領域の外観画像である第1の外観画像の各画素から第1の特徴量を抽出し、前記第2の外観情報における前記部分領域の外観画像である第2の外観画像の各画素から第2の特徴量を抽出し、これら抽出した第1の特徴量及び第2の特徴量に基づき照合処理を行うことを特徴とする請求項4に記載のチップ位置特定システム。前記第1の特徴量及び前記第2の特徴量は、各画素のエッジ量であり、前記照合手段は、第1の外観画像の各画素の第1のエッジ量と該第1のエッジ量の各画素の座標と対応する座標位置の第2の外観画像の各画素の第2のエッジ量との差分を算出し、これら差分の絶対値の総和を算出し、該総和と設定した閾値との比較を行うことで前記第1の外観情報と前記第2の外観情報との照合を行うことを特徴とする請求項5に記載のチップ位置特定システム。チップ位置特定用情報測定手段、チップ位置特定用情報記憶手段及び外観情報測定手段を備えた外観検査装置と、チップ位置特定用情報取得手段、外観情報取得手段、照合手段、判定手段及び位置特定手段を備えたチップ位置特定装置とを利用して、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定方法であって、前記外観検査装置が実行するステップとして、前記チップ位置特定用情報測定手段が、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第1の半導体集積回路の前記半導体ウェハー上での位置情報と各第1の半導体集積回路のパターン面の外観に係る情報である第1の外観情報とを含むチップ位置特定用情報を測定するチップ位置特定用情報測定ステップと、前記チップ位置特定用情報記憶手段が、前記チップ位置特定用情報を前記半導体ウェハーの識別情報に対応付けて記憶するチップ位置特定用情報記憶ステップと、前記外観情報測定手段が、複数の前記第1の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第2の半導体集積回路のパターン面の外観に係る情報である第2の外観情報を測定する外観情報測定ステップと、を含み、前記チップ位置特定装置が実行するステップとして、前記チップ位置特定用情報取得手段が、前記チップ位置特定用情報記憶ステップにおいて記憶された前記チップ位置特定用情報を取得するチップ位置特定用情報取得ステップと、前記外観情報取得手段が、前記外観検査装置から、該外観検査装置によって測定された前記第2の外観情報を取得する外観情報取得ステップと、前記照合手段が、前記チップ位置特定用情報取得ステップにおいて取得したチップ位置特定用情報における第1の外観情報と、前記外観情報取得ステップにおいて取得した前記第2の外観情報とを照合する照合ステップと、前記判定手段が、前記照合ステップにおける照合結果に基づき、前記チップ位置特定用情報記憶ステップによって記憶された前記第1の外観情報に対応する第1の半導体集積回路のなかに前記第2の外観情報に対応する第2の半導体集積回路と一致するものがあるか否かを判定する判定ステップと、前記位置特定手段が、前記判定ステップにおいて一致すると判定された前記第1の半導体集積回路及び前記第2の半導体集積回路について、第1の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第2の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定ステップと、を含むことを特徴とするチップ位置特定方法。半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第1の半導体集積回路の前記半導体ウェハー上での位置情報と各第1の半導体集積回路のパターン面の外観に係る情報である第1の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段と、外部装置から、前記複数の第1の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第2の半導体集積回路のパターン面の外観に係る情報である第2の外観情報を取得する外観情報取得手段と、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第1の外観情報と、前記外観情報取得手段で取得した前記第2の外観情報とを照合する照合手段と、前記照合手段の照合結果に基づき、前記チップ位置特定用情報取得手段で取得した前記第1の外観情報に対応する第1の半導体集積回路のなかに前記第2の外観情報に対応する第2の半導体集積回路と一致するものがあるか否かを判定する判定手段と、前記判定手段で一致すると判定した前記第1の半導体集積回路及び前記第2の半導体集積回路について、第1の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第2の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段と、を備えることを特徴とするチップ位置特定装置。チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するためのチップ位置特定プログラムであって、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第1の半導体集積回路の前記半導体ウェハー上での位置情報と各第1の半導体集積回路のパターン面の外観に係る情報である第1の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段、外部装置から、複数の前記第1の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第2の半導体集積回路のパターン面の外観に係る情報である第2の外観情報を取得する外観情報取得手段、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第1の外観情報と、前記外観情報取得手段で取得した前記第2の外観情報とを照合する照合手段、前記照合手段の照合結果に基づき、前記チップ位置特定用情報取得手段で取得した前記第1の外観情報に対応する第1の半導体集積回路のなかに前記第2の外観情報に対応する第2の半導体集積回路と一致するものがあるか否かを判定する判定手段、及び、前記判定手段で一致すると判定した前記第1の半導体集積回路及び前記第2の半導体集積回路について、第1の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第2の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段として実現される機能をコンピューターに実行させるためのプログラムを含むことを特徴とするチップ位置特定プログラム。チップ位置特定用情報取得手段、外観情報取得手段、照合手段、判定手段及び位置特定手段を備えたチップ位置特定装置を利用して、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定方法であって、前記チップ位置特定用情報取得手段が、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第1の半導体集積回路の前記半導体ウェハー上での位置情報と各第1の半導体集積回路のパターン面の外観に係る情報である第1の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得ステップと、外部装置から、前記外観情報取得手段が、複数の前記第1の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第2の半導体集積回路のパターン面の外観に係る情報である第2の外観情報を取得する外観情報取得ステップと、前記照合手段が、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第1の外観情報と、前記外観情報取得手段で取得した前記第2の外観情報とを照合する照合ステップと、前記判定手段が、前記照合手段の照合結果に基づき、前記チップ位置特定用情報記憶手段に記憶された前記第1の外観情報に対応する第1の半導体集積回路のなかに前記第2の外観情報に対応する第2の半導体集積回路と一致するものがあるか否かを判定する判定ステップと、前記位置特定手段が、前記判定ステップにおいて一致すると判定した前記第1の半導体集積回路及び前記第2の半導体集積回路について、第1の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第2の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定ステップと、を含むことを特徴とするチップ位置特定方法。しかしながら、上記特許文献1の従来技術においては、特別な加工工程、加工装置を用いることによる加工コストの増大という欠点があった。また、上記特許文献2の従来技術においては、チップ識別専用のパターンや回路を配置することによるチップ面積の増大によるコストデメリットという欠点があった。また、他の従来手法としてはウエハー裏面研磨によるウエハー裏面の傷とダイシング後の半導体集積回路チップ裏面のウエハー裏面研磨の傷とを目視で比較し、その半導体装置チップのウエハー内位置をおおよそ判断するものがある。しかしながら、おおよその位置しか判断出来ず位置精度が低い、チップ面積が小さいものには適用が困難である、という欠点があった。そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、個片化された半導体集積回路チップの個片化前の半導体ウェハー上における位置を特定するのに好適なチップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法を提供することを目的としている。発明1上記目的を達成するために、発明1の回路特定システムは、半導体集積回路の外観を検査する外観検査装置と、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定装置とを備えたチップ位置特定システムであって、前記外観検査装置は、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路における、各チップ単位の半導体集積回路である第1の半導体集積回路の前記半導体ウェハー上での位置情報と各第1の半導体集積回路のパターン面の外観に係る情報である第1の外観情報とを含むチップ位置特定用情報を測定するチップ位置特定用情報測定手段と、前記チップ位置特定用情報を前記半導体ウェハーの識別情報に対応付けて記憶するチップ位置特定用情報記憶手段と、複数の前記第1の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第2の半導体集積回路のパターン面の外観に係る情報である第2の外観情報を測定する外観情報測定手段と、を備えている。更に、前記チップ位置特定装置は、前記チップ位置特定用情報記憶手段によって記憶された前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段と、前記外観検査装置によって測定された前記第2の外観情報を取得する外観情報取得手段と、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第1の外観情報と、前記外観情報取得手段で取得した前記第2の外観情報とを照合する照合手段と、前記照合手段の照合結果に基づき、前記チップ位置特定用情報記憶手段によって記憶された前記第1の外観情報に対応する第1の半導体集積回路のなかに前記第2の外観情報に対応する第2の半導体集積回路と一致するものがあるか否かを判定する判定手段と、前記判定手段で一致すると判定された前記第1の半導体集積回路及び前記第2の半導体集積回路について、第1の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第2の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段と、を備えている。このような構成であれば、外観検査装置において、チップ位置特定用情報測定手段によって、半導体ウェハー上に形成された各第1の半導体集積回路のチップ位置特定用情報が測定され、チップ位置特定用情報記憶手段によって、測定された各チップ位置特定用情報が、半導体ウェハーの識別情報例えば、ウェハーID等に対応付けられて記憶される。この一連の処理は、例えば、製造ロット毎に各ロットにおいて第1の半導体集積回路が製造される複数の半導体ウェハーについて行われる。従って、チップ位置特定用情報は、ウェハーIDに加えて製造ロットを識別可能な識別情報例えば、ロットナンバーとも対応付けて記憶することが望ましい。その後、各半導体ウェハー上に形成された複数の第1の半導体集積回路は、ダイシングによって、チップ単位に個片化され、各個片化された第2の半導体集積回路となり、電気的特性の検査等を行った後、欠陥の無いものが商品として出荷される。そして、外観検査装置において、例えば、電気的特性の検査中において欠陥の発見された第2の半導体集積回路や、商品として出荷後に欠陥が見つかった第2の半導体集積回路等について、外観情報測定手段によって、第2の半導体集積回路のパターン面の第2の外観情報が測定される。一方、チップ位置特定装置において、第1の位置特定情報取得手段によって、チップ位置特定用情報記憶手段によって記憶されたチップ位置特定用情報が取得され、外観情報取得手段によって、第2の外観情報が取得される。チップ位置特定用情報及び第2の外観情報が取得されると、チップ位置特定装置において、照合手段によって、取得したチップ位置特定用情報における第1の外観情報と、取得した第2の位置特定情報における第2の外観情報との照合が行われる。更に、判定手段によって、この照合結果に基づき、チップ位置特定用情報記憶手段によって記憶された第1の外観情報に対応する第1の半導体集積回路のなかに第2の外観情報に対応する第2の半導体集積回路と一致するものがあるか否かを判定する。判定手段は、例えば、チップ位置特定用情報記憶手段によって記憶された全ての第1の外観情報についての照合結果に基づき、第1の外観情報と第2の外観情報との一致度が最も高い組み合わせに対応する結果を最終的な判定結果として位置特定手段に出力する。なお、照合処理の内容によっては、一致するものが無いという判定結果を出力する場合もある。判定手段による上記判定処理が終了すると、チップ位置特定装置において、位置特定手段によって、判定手段によって一致すると判定された第1の半導体集積回路及び第2の半導体集積回路について、この第1の半導体集積回路に対応する位置情報の示す半導体ウェハー上の位置を、第2の半導体集積回路の位置として特定する。このようにして、第1の半導体集積回路のパターン面の外観に係る情報と、第2の半導体集積回路のパターン面の外観に係る情報との照合処理によって、個片化後の半導体チップ第2の半導体集積回路の個片化前の半導体ウェハー上での位置を特定することができる。つまり、上記位置の特定をするにあたって、各第1の半導体集積回路の製造工程において、特別な加工工程、特別な加工装置を不要とすると共に、チップ識別パターンの形成もしくはチップ識別回路の配置等を不要とすることができる。従って、簡易に且つ低コストで個片化後の半導体チップの個片化前の半導体ウェハー上での位置を特定することができるという効果が得られる。ここで、上記半導体ウェハー上での位置情報とは、各第1の半導体集積回路の半導体ウェハー上における位置を特定することができる情報である。例えば、各半導体ウェハー上に区画形成された複数の第1の半導体集積回路のうちどれか1つを基準として、該基準の回路を原点X,Y=0,0として各第1の半導体集積回路を座標点として構成される座標空間上の座標位置の情報を位置情報とすることができる。例えば、原点位置の第1の半導体集積回路に対して左側に位置する回路の座標はX軸のマイナス値で表し、上側に位置する回路の座標はY軸のマイナス値で表し、右側に位置する回路の座標はX軸のプラス値で表し、下側に位置する回路の座標はY軸のプラス値で表す。例えば、原点の左隣の場合は-1,0、上隣の場合は0,-1、右隣の場合は1,0、下隣の場合は0,1となる。他にも、半導体ウェハーに設けられたオリエンテーションフラットやノッチの位置を基準位置として、オリエンテーションフラット又はノッチから各第1の半導体集積回路の測定点例えば、左上隅までの距離の情報を位置情報としてもよい。また、半導体ウェハーの中心位置を基準位置として、該基準位置から各第1の半導体集積回路の測定点までの距離の情報を位置情報としてもよい。また、上記チップ位置特定用情報や第2の外観情報の測定時において半導体ウェハーやデキャップ後の第2の半導体集積回路を載置して任意の位置測定装置の測定位置に移動させるX-Yステージ等の移動装置の位置情報によって設定することも可能である。また、上記パターン面とは、第1の半導体集積回路及び第2の半導体集積回路の各種パターン回路パターン、ロゴパターンなどを形成する面を指し、パターン面には、回路パターンの形成部分、ロゴパターンなどの回路以外のパターンの形成部分、パターンの形成されていない部分等が含まれる。また、上記第2の半導体集積回路は、半導体ウェハー上に形成された複数の第1の半導体集積回路を、ダイシングによってチップ単位に切り出した後のものを指す。例えば、ダイシング工程により切断後のチップ、ダイシング後のダイボンディング工程によって選別されたチップ、選別後のワイヤボンディング工程によって配線後のチップなどが該当する。他にも、配線後のモールディング工程によってモールド封止後のチップ、モールド封止後のリード加工工程によって加工後のチップ、リード加工後のマーキング工程によってマーキング後のチップ、マーキング後の検査信頼性確認後のチップ製品チップに相当などが該当する。また、上記第1の外観情報とは、各第1の半導体集積回路において固有の情報であることが望ましく、例えば、配線パターンのエッジ部分に発生するボイド等の各集積回路に固有な様相で現れる特徴部位を含む画像情報及びその第1の半導体集積回路における位置情報などが該当する。他にも固有な部位としては、例えば、配線パターン上に発生するヒロックHillockや、配線パターンを形成する材料例えば、アルミのグレインによる配線パターン上の変色部位、外部から混入した異物が保護膜で覆われた部位などがある。一般に、上記ボイド、ヒロック、変色部位色むらとして現れる、異物等は、外観検査の上では欠陥として捉えられている。そして、これらの欠陥が回路特性に致命的な影響を及ぼすと判断された場合は、通常、対象の半導体集積回路は個片化後に廃棄される。なお、外観情報として、画像情報を測定する場合は、情報を記憶する記憶媒体の記憶容量や、後の照合処理の内容などに応じて、カラー画像、濃淡画像例えば、グレースケール画像、二値化画像、エッジ画像、圧縮画像等の形式で記憶することが望ましい。また、これらの画像情報は、撮像対象となる部位に対して、ランプ光、レーザ光、電子線などを照射し、ランプ光、レーザ光の反射光,散乱光、電子線による二次電子などを検出して得た画像に対して必要に応じて画像処理を施すことで得ることが可能である。また、画像情報だけでなく、上記ボイド、ヒロック、変色部位、異物等の固有の様相個々の形状、複数が形成する模様、出現パターン等のいずれか又はいくつかの組み合わせ内容が固有で現れる特徴部位のサイズなどの情報も第1の外観情報とすることができる。また、外観に係る情報として、例えば、上記反射光、散乱光、二次電子の特性を示す情報例えば、統計的手法によって算出された標準偏差、分散等の情報、ヒストグラムの情報などを第1の外観情報とすることができる。また、上記第1の半導体集積回路における位置情報とは、各第1の半導体集積回路の特定の位置左上隅、中心等を基準位置として、該基準位置からの距離の情報などによって定められる情報などが該当する。また、上記固有な情報は、出現位置がある程度決まっているので、形成パターンの内容配線パターン等に応じて第1の半導体集積回路の領域をブロック分けし、各ブロックの位置関係によって定められた情報を位置情報とすることも可能である。なお、距離の情報は、上記半導体ウェハー上での位置情報のときと同様に、上記チップ位置特定用情報や第2の外観情報の測定時において半導体ウェハーや第2の半導体集積回路を載置して任意の位置に移動させるX-Yステージ等の移動装置の移動量によって設定することが可能である。また、上記第2の外観情報は、測定する外観情報の内容としては、上記第1の外観情報と同じとなる。但し、測定対象となる第2の半導体集積回路としては、例えば、ダイシングによる切断後のモールディング工程においてモールド封止される前の状態の第2の半導体集積回路、モールド封止後にデキャップ装置によってデキャップ後の第2の半導体集積回路など、パターン面が剥き出しになった状態視覚的に臨める状態の第2の半導体集積回路が該当する。なお、第2の外観情報を測定時において、第2の半導体集積回路は、第1の外観情報の測定時と同じ状態であることが望ましいが、後の加工において付加された部材が主要部分を覆い隠していなければ、例えば、金線等が配線された状態であってもよい。また、外観情報の測定時におけるパターン面は、第1の半導体集積回路と第2の半導体集積回路とで同じ状態であれば、保護膜を有している状態でもよいし、有していない状態でもよい。また、上記照合手段は、第1の外観情報及び第2の外観情報の内容に応じて、処理内容が変わる。例えば、第1の外観情報及び第2の外観情報として各固有な部位のカラー画像を測定した場合は、これらのカラー画像からエッジ情報等の特徴情報を抽出したり、輝度のヒストグラムを作成したりして画像から特徴的な情報を得る処理内容が加わる。そして、得られた両者の特徴情報の比較等によって照合を行う。この特徴情報は、第1の外観情報については、予め求めておくことも可能である。また、第1の外観情報として、カラー画像データをそのまま記憶するよりは、エッジ情報等の特徴情報で記憶した方が記憶容量的に少容量で済むことが多い。また、第1の外観情報及び第2の外観情報として、上記固有な部位のサイズを測定した場合は、これらの情報に特に手を加えずに、そのままの数値を用いて照合処理を行うことができる。具体的に、例えば、両者のサイズの差分値を求め、この差分値と予め設定した許容誤差閾値とを比較するなどして照合処理を行う。また、例えば、特徴情報として、第1の画像データ及び第2の画像データの輝度のヒストグラムを生成した場合は、両者の各輝度の画素数の差分値を求め、各輝度の差分値が許容誤差範囲内であるか否か等を判断することで照合処理を行う。また、上記判定手段は、照合処理の結果に基づき、例えば、閾値以下又は許容誤差範囲内となる照合結果のものを第2の半導体集積回路と一致していると判定する。しかし、例えば、閾値以下又は許容誤差範囲内のものが複数存在する場合には、これらのうち一致度の最も高いものを一致していると判定する。この場合は、例えば、特徴量の差分値の比較処理を行って、最も差分値の小さいものを一致しているものとして判定する。逆に、閾値以下又は許容誤差範囲内のものが1つも存在しない場合は、一致するものがないと判定する。また、チップ位置特定システムは、外観検査装置の各手段とチップ位置特定装置の各手段とを備える単一の装置として実現するようにしてもよい。上記の、半導体ウェハー上での位置情報、パターン面、第2の半導体集積回路、第1の外観情報、第1の半導体集積回路における位置情報、第2の外観情報、照合手段、及び判定手段についての記載事項は、以下の、発明7及び発明10のチップ位置特定方法、発明8のチップ位置特定装置、発明9のチップ位置特定プログラムにおいて同じである。発明2更に、発明2のチップ位置特定システムは、発明1に記載のチップ位置特定システムにおいて、前記チップ位置特定用情報測定手段は、前記第1の外観情報として、前記ウエハー上の各第1の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の各第1の半導体集積回路における位置情報である第1の部分位置情報とを測定し、前記外観情報測定手段は、前記第2の外観情報として、前記第2の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の第2の半導体集積回路における位置情報である第2の部分位置情報とを測定し、前記照合手段は、前記外観情報測定手段で測定された前記第2の外観情報と、前記チップ位置特定用情報記憶手段によって記憶された前記第1の外観情報のうち前記第2の外観情報における第2の部分位置情報に対応する第1の部分位置情報を有する第1の外観情報との組み合わせに対して照合処理を行う。このような構成であれば、チップ位置特定用情報測定手段によって、第1の外観情報として、前記ウエハー上の各第1の半導体集積回路の領域における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の各第1の半導体集積回路における位置情報である第1の部分位置情報とを測定することができる。更に、外観情報測定手段によって、第2の外観情報として、第2の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の第2の半導体集積回路における位置情報である第2の部分位置情報とを測定することができる。そして、照合手段は、外観情報測定手段で測定された第2の外観情報と、前記チップ位置特定用情報記憶手段によって記憶された前記第1の外観情報のうち前記第2の外観情報における第2の部分位置情報に対応する第1の部分位置情報を有する第1の外観情報との組み合わせに対して照合処理を行うことができる。例えば、特徴的な外観様相を示す部分領域としては、製造工程で混入した異物や、製造工程で発生したキズや、配線パターンの形状等がある。しかし、これら部分領域の外観に係る情報は、後の照合処理に用いる必要があるため、動作特性に影響を与えないもの、又は与える影響が許容誤差範囲内となるものであることが望ましい。また、余計な照合処理の発生等を防ぐため、動作特性に与える影響が致命的又は許容誤差範囲外となる外観的特徴を有する第1の半導体集積回路のチップ位置特定用情報は、記憶対象から除外することが望ましい。このような部分領域は、各第1の半導体集積回路及び第2の半導体集積回路に固有の特徴的な情報となるので、これらの画像やサイズ等の情報を第1の外観情報及び第2の外観情報として得ることで、第1の半導体集積回路と一致する第2の半導体集積回路を精度良く特定することができる。これによって、位置特定の精度を向上することができるという効果が得られる。発明3更に、発明3のチップ位置特定システムは、発明2に記載のチップ位置特定システムにおいて、前記特徴的な外観様相を示す部分領域は、前記第1の半導体集積回路の配線パターンに現れる特徴的な形状部分の領域及び前記配線パターンに現れる変色部分の領域のうち少なくともいずれか1つを含む。このような構成であれば、チップ位置特定用情報測定手段によって、第1の半導体集積回路の配線パターンに現れる特徴的な形状部分の領域及び前記配線パターンに現れる変色部分の領域のうち少なくともいずれか1つを含む部分領域の外観に係る情報を、第1の外観情報として測定することができる。配線パターンに現れる特徴的な形状部分としては、例えば、配線パターンのエッジ部分に発生するボイドや、配線パターン上に発生するヒロックHillock等がある。また、配線パターンに現れる変色部分の領域としては、例えば、配線パターンを形成する材料例えば、アルミのグレインによる変色部分等がある。配線パターンに現れるボイドやヒロックの発生部位や、材料例えば、アルミのグレインによる変色部位は、各第1の半導体集積回路に固有の特徴的な情報であるので、これらの画像やサイズ等の情報を第1の外観情報及び第2の外観情報として得ることで、第1の半導体集積回路と一致する第2の半導体集積回路を精度良く特定することができる。これによって、位置特定の精度を向上することができるという効果が得られる。発明4更に、発明4のチップ位置特定システムは、発明2又は3に記載のチップ位置特定システムにおいて、前記チップ位置特定用情報測定手段は、前記部分領域の外観に係る情報として、前記ウエハー上の各第1の半導体集積回路における前記部分領域の外観を撮像して、該部分領域の外観画像の情報を測定し、前記外観情報測定手段は、前記部分位置情報に対応する位置の部分領域の外観に係る情報として、前記第2の半導体集積回路における前記第1の外観情報の前記部分位置情報に対応する位置の部分領域の外観を撮像して、該部分領域の外観画像の情報を測定する。このような構成であれば、チップ位置特定用情報測定手段によって、第1の半導体集積回路における特徴的な外観様相を示す部分領域の外観の画像情報を測定することができる。また、外観情報測定手段によって、第2の半導体集積回路における第1の外観情報の前記部分位置情報に対応する位置の部分領域の外観を撮像して、該部分領域の外観画像の情報を測定することができる。これによって、照合手段で特徴的な外観様相を示す部分領域の外観画像を用いた照合処理を行うことができるので、外観画像からエッジ情報等の特徴量を抽出したり、外観画像から輝度のヒストグラム等を生成したりすることにより、これらの情報を用いて、精度の高い照合処理及び一致判定処理を行うことができる。従って、位置特定の精度を向上することができるという効果が得られる。発明5更に、発明5のチップ位置特定システムは、発明4に記載のチップ位置特定システムにおいて、前記照合手段は、前記第1の外観情報における前記部分領域の外観画像である第1の外観画像の各画素から第1の特徴量を抽出し、前記第2の外観情報における前記部分領域の外観画像である第2の外観画像の各画素から第2の特徴量を抽出し、これら抽出した第1の特徴量及び第2の特徴量に基づき照合処理を行う。このような構成であれば、照合手段によって、第1の外観画像から第1の特徴量を抽出し、第2の外観画像から第2の特徴量を抽出し、これら抽出した第1の特徴量及び第2の特徴量に基づき照合処理を行うことができる。特徴的な外観様相を示す部分領域の内容等に応じて、適切な特徴量を抽出することによって、無駄な情報部分の比較処理を省いた精度の高い照合処理を行うことができるという効果が得られる。例えば、特徴量として、画像のエッジ情報を抽出することによって、外観画像に含まれる目的部位の特徴的な形状を示す情報以外の不要な情報を削除することができ、精度の高い形状比較を行うことができる。また、エッジ情報ではなく、例えば、濃淡の情報を抽出することによって、特徴的な輝度の変化等を高い精度で比較することができる。発明6更に、発明6のチップ位置特定システムは、発明5に記載のチップ位置特定システムにおいて、前記第1の特徴量及び前記第2の特徴量は、各画素のエッジ量であり、前記照合手段は、第1の外観画像の各画素の第1のエッジ量と該第1のエッジ量の各画素の座標と対応する座標位置の第2の外観画像の各画素の第2のエッジ量との差分を算出し、これら差分の絶対値の総和を算出し、該総和と設定した閾値との比較を行うことで前記第1の外観情報と前記第2の外観情報との照合を行う。このような構成であれば、照合手段によって、第1の外観画像の各画素の第1のエッジ量と該第1のエッジ量の各画素の座標と対応する座標位置の第2の外観画像の各画素の第2のエッジ量との差分を算出し、これら差分の絶対値の総和を算出し、該総和と設定した閾値との比較を行うことで第1の外観情報と第2の外観情報との照合を行うことができる。つまり、各画素のエッジ量の差分を算出してかつその絶対値の総和を算出することで、両者の各画素のエッジ量の全体的な差を数量的に得ることができる。各画素のエッジ量は、特徴部位の外形形状を形作る画素輪郭部の画素ほど大きな量となり、特に、エッジ量の抽出時において、所定の閾値を用いた二値化を行うことによって、エッジ量を、例えば、エッジの有無を示す1、0の2つの量で表すことができる。そして、各画素のエッジ量の差分の総和を予め設定した閾値と比較するようにしたので、例えば、閾値以下か否かで照合結果を得ることができる。なお、閾値を小さくすればするほど、閾値以下となる場合の両者の各画素のエッジ量の一致度を高くすることができる。つまり、第1の外観画像と第2の外観画像との一致度を高くすることができ、判定手段において精度の高い一致判定を行うことができる。但し、閾値をあまりにも大きくし過ぎると、本来なら一致しているものを不一致と判定してしまう場合があるので、適切な閾値を設定する必要がある。これによって、精度の高い位置特定を行うことができるという効果が得られる。発明7一方、上記目的を達成するために、発明7のチップ位置特定方法は、チップ位置特定用情報測定手段、チップ位置特定用情報記憶手段及び外観情報測定手段を備えた外観検査装置と、チップ位置特定用情報取得手段、外観情報取得手段、照合手段、判定手段及び位置特定手段を備えたチップ位置特定装置とを利用して、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定方法であって、前記外観検査装置が実行するステップとして、前記チップ位置特定用情報測定手段が、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第1の半導体集積回路の前記半導体ウェハー上での位置情報と各第1の半導体集積回路のパターン面の外観に係る情報である第1の外観情報とを含むチップ位置特定用情報を測定するチップ位置特定用情報測定ステップと、前記チップ位置特定用情報記憶手段が、前記チップ位置特定用情報を前記半導体ウェハーの識別情報に対応付けて記憶するチップ位置特定用情報記憶ステップと、前記外観情報測定手段が、複数の前記第1の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第2の半導体集積回路のパターン面の外観に係る情報である第2の外観情報を測定する外観情報測定ステップと、を含んでいる。更に、前記チップ位置特定装置が実行するステップとして、前記チップ位置特定用情報取得手段が、前記チップ位置特定用情報記憶ステップにおいて記憶された前記チップ位置特定用情報を取得するチップ位置特定用情報取得ステップと、前記外観情報取得手段が、前記外観検査装置から、該外観検査装置によって測定された前記第2の外観情報を取得する外観情報取得ステップと、前記照合手段が、前記チップ位置特定用情報取得ステップにおいて取得したチップ位置特定用情報における第1の外観情報と、前記外観情報取得ステップにおいて取得した前記第2の外観情報とを照合する照合ステップと、前記判定手段が、前記照合ステップにおける照合結果に基づき、前記チップ位置特定用情報記憶ステップによって記憶された前記第1の外観情報に対応する第1の半導体集積回路のなかに前記第2の外観情報に対応する第2の半導体集積回路と一致するものがあるか否かを判定する判定ステップと、前記位置特定手段が、前記判定ステップにおいて一致すると判定された前記第1の半導体集積回路及び前記第2の半導体集積回路について、第1の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第2の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定ステップと、を含んでいる。このような構成であれば、上記発明1に記載のチップ位置特定システムと同等の作用及び効果が得られる。発明8また、上記目的を達成するために、発明8のチップ位置特定装置は、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第1の半導体集積回路の前記半導体ウェハー上での位置情報と各第1の半導体集積回路のパターン面の外観に係る情報である第1の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段と、外部装置から、前記複数の第1の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第2の半導体集積回路のパターン面の外観に係る情報である第2の外観情報を取得する外観情報取得手段と、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第1の外観情報と、前記外観情報取得手段で取得した前記第2の外観情報とを照合する照合手段と、前記照合手段の照合結果に基づき、前記チップ位置特定用情報取得手段で取得した前記第1の外観情報に対応する第1の半導体集積回路のなかに前記第2の外観情報に対応する第2の半導体集積回路と一致するものがあるか否かを判定する判定手段と、前記判定手段で一致すると判定した前記第1の半導体集積回路及び前記第2の半導体集積回路について、第1の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第2の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段と、を備えている。このような構成であれば、上記発明1に記載のチップ位置特定システムと同等の作用及び効果が得られる。発明9また、上記目的を達成するために、発明9のチップ位置特定プログラムは、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するためのチップ位置特定プログラムであって、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第1の半導体集積回路の前記半導体ウェハー上での位置情報と各第1の半導体集積回路のパターン面の外観に係る情報である第1の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段、外部装置から、複数の前記第1の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第2の半導体集積回路のパターン面の外観に係る情報である第2の外観情報を取得する外観情報取得手段、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第1の外観情報と、前記外観情報取得手段で取得した前記第2の外観情報とを照合する照合手段、前記照合手段の照合結果に基づき、前記チップ位置特定用情報取得手段で取得した前記第1の外観情報に対応する第1の半導体集積回路のなかに前記第2の外観情報に対応する第2の半導体集積回路と一致するものがあるか否かを判定する判定手段、及び、前記判定手段で一致すると判定した前記第1の半導体集積回路及び前記第2の半導体集積回路について、第1の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第2の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段として実現される機能をコンピューターに実行させるためのプログラムを含んでいる。このような構成であれば、コンピューターによってプログラムが読み取られ、読み取られたプログラムに従ってコンピューターが処理を実行すると、上記発明1に記載のチップ位置特定システムと同等の作用および効果が得られる。発明10また、上記目的を達成するために、発明10のチップ位置特定方法は、チップ位置特定用情報取得手段、外観情報取得手段、照合手段、判定手段及び位置特定手段を備えたチップ位置特定装置を利用して、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定方法であって、前記チップ位置特定用情報取得手段が、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第1の半導体集積回路の前記半導体ウェハー上での位置情報と各第1の半導体集積回路のパターン面の外観に係る情報である第1の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得ステップと、外部装置から、前記外観情報取得手段が、複数の前記第1の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第2の半導体集積回路のパターン面の外観に係る情報である第2の外観情報を取得する外観情報取得ステップと、前記照合手段が、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第1の外観情報と、前記外観情報取得手段で取得した前記第2の外観情報とを照合する照合ステップと、前記判定手段が、前記照合手段の照合結果に基づき、前記チップ位置特定用情報記憶手段に記憶された前記第1の外観情報に対応する第1の半導体集積回路のなかに前記第2の外観情報に対応する第2の半導体集積回路と一致するものがあるか否かを判定する判定ステップと、前記位置特定手段が、前記判定ステップにおいて一致すると判定した前記第1の半導体集積回路及び前記第2の半導体集積回路について、第1の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第2の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定ステップと、を含んでいる。このような構成であれば、上記発明1に記載のチップ位置特定システムと同等の作用及び効果が得られる。以下、本発明の実施の形態を図面に基づき説明する。図1~図11は、本発明に係るチップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法の実施の形態を示す図である。チップ位置特定システムの構成まず、本発明に係るチップ位置特定システムの構成を図1に基づき説明する。図1は、本発明に係るチップ位置特定システム1の構成を示すブロック図である。チップ位置特定システム1は、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路以下、第1の半導体チップと称すの外観を検査する外観検査装置10と、個片化された第1の半導体チップ以下、第2の半導体チップと称すの個片化前の半導体ウェハー上での位置を特定するチップ位置特定装置20とを含んで構成される。外観検査装置10とチップ位置特定装置20とは、ネットワーク2を介してデータ通信可能に接続されている。なお、ネットワーク2は、公知のLAN、WANなどが該当する。また、図1に示すように、外観検査装置10とチップ位置特定装置20とは、ネットワーク2を介して、工程内加工パラメータ測定装置3と、電気特性測定装置4とデータ通信可能に接続されている。工程内加工パラメータ測定装置3は、半導体ウェハーの加工工程前工程における、各工程後の回路パターンの寸法、膜厚等の各種加工パラメータを測定する装置である。加工パラメータの測定は、いくつかの半導体ウェハーを犠牲にしてその半導体ウェハー上の各チップ形成部分の広域にTEGTestElementGroupを形成するなどして測定する方法、半導体ウェハー上のいくつかのチップを犠牲にしてそのチップ形成領域にTEGを形成するなどして測定する方法などがある。他にも、半導体ウェハーやチップの一部を犠牲にすることなく、ダイシングによる切断位置にTEGを形成するなどして測定する方法もある。なお、工程内加工パラメータ測定装置3は、単体が全ての測定をする構成に限らず、パラメータの測定内容毎、工程毎に、各測定内容に応じた測定機能を有する装置を用意してもよい。例えば、各種膜の成膜後、TEGパターンの形成後などにおいて、それぞれ異なる測定装置を用いるようにしてもよい。電気特性測定装置4は、プローバー等を用いて、半導体ウェハー上に形成されたTEGを測定点として、半導体ウェハー上に形成された各サンプル素子やサンプルパターンの電気特性を測定する装置である。また、各第1の半導体チップに対して形成された電極パターンを測定点として、半導体ウェハー上に形成された各第1の半導体チップの電気特性を測定する装置である。なお、電気特性測定装置4は、単体が全ての測定をする構成に限らず、電気特性を測定する工程毎に複数を用意してもよい。例えば、TEGパターンの形成後の測定時と、半導体ウェハーの加工完了後の測定時とでそれぞれ別の装置を用いるようにしてもよい。外観検査装置の構成次に、図2~図5に基づき、外観検査装置10の構成について説明する。ここで、図2は、外観検査装置10の機能構成の一例を示すブロック図である。また、図3は、半導体ウェハー及び半導体ウェハー上に区画形成された複数の第1の半導体チップの一例を示す模式図である。また、図4は、第2の半導体チップの一例を示す模式図である。また、図5は、外観検査装置10のコンピューターシステムの一例を示すブロック図である。外観検査装置10は、図2に示すように、X-Yステージ100と、光源101と、光学系102と、撮像部103と、メカニカル制御部104と、画像処理部105と、データ処理部106と、データ記憶部107と、データ通信部108とを含んで構成される。X-Yステージ100は、メカニカル制御部104からの制御信号に応じて、ステージ上に載置された検査対象物を互いに直行する2軸の方向X軸方向及びY軸方向に移動させるものである。本実施形態のX-Yステージ100は、検査対象物の載置されるステージを、検査対象物半導体ウェハー、半導体チップ等の測定面内における光線の照射位置を制御するためにステージの載置面と平行な水平面において直行する2軸方向X軸方向及びY軸方向に移動できるようになっている。光源101は、ランプ光、レーザ光、電子線などの光源から構成される。具体的に、検査対象物である半導体チップのパターン形成サイズ等に応じて、サイズが小さくなればなるほどランプ光→レーザ光→電子線の順で光線径を小さくできる光源が採用される。なお、光源101は、ランプ光、レーザ光、電子線のいずれかの光源を固定して使用する構成でもよいし、半導体チップの回路パターンの形成サイズに応じて光源を選択的に変更できる構成としてもよい。本実施形態では、レーザ光を光源として使用する例を説明する。光学系102は、レンズや反射鏡から構成され、光源101から出力される光線を、X-Yステージ100上に載置された検査対象物の表面で像を結ぶように誘導する機能を備えるものである。撮像部103は、イメージセンサ等を有しており、例えば、光源101がレーザ光であれば、光学系102を介してステージ上の検査対象物に向けて誘導されたレーザ光が検査対象物の表面で反射した反射光をイメージセンサの光電変換素子において光電変換することで、対象物の外観を撮像するものである。本実施形態では、この検査対象物として、半導体ウェハー上に形成された各第1の半導体チップと、モールド前又はデキャップ後の第2の半導体チップとが該当する。つまり、半導体ウェハー上に形成された状態個片化前の第1の半導体チップのパターン面及び第2の半導体チップの個片化後におけるモールド前又はデキャップ後のパターン面を撮像することになる。本実施形態において、光電変換された画素信号は、撮像部103の備えるA/D変換器不図示においてA/D変換されてデジタルデータとして、画像処理部105に入力される。また、本実施形態においては、第1の半導体チップ及び第2の半導体チップの撮像時の撮像条件を同じ条件に揃えるようになっている。つまり、撮像を行う際の解像度、光源の種類、光源の光量、周辺環境の状態工場内の温度、照明光の光量など等が同一となるように調整している。メカニカル制御部104は、X-Yステージの資料台部分を移動させるアクチュエータ等の機械部品の動作を制御する機能を有している。また、光線の焦点位置を基準位置に設定後のX-Yステージの位置情報から半導体ウェハーの面内における第1の半導体チップの座標情報を算出し、該座標情報を画像処理部105に出力する機能を有している。なお、基準位置の設定は、半導体ウェハー上に形成されたアライメントマークなどを利用して行われる。例えば、図3に示すように、面内に矩形形状の複数の第1の半導体チップ400が区画形成された円盤形状の半導体ウェハー300をX-Yステージ100の資料台に載置したとする。半導体ウェハー300の向きは、図3中のノッチによって判断できるので、向きを合わせて資料台に載置することで各半導体ウェハー300の外観検査時の方向を揃えることができる。これにより、X-Yステージ100は、資料台に載置された半導体ウェハー300について、図3に示すように、第1の半導体チップ400の形成面を平面視して上方向をY軸、右方向をX軸として座標を管理する。なお、図3に示すように、区画形成された複数の第1の半導体チップ400の各行の左側に付されたa~hは、各行の識別符号であり、例えば、a行の左端の第1の半導体チップの符号は400a1と表され、h行の右端の第1の半導体チップの符号は、400h2と表される。つまり、下付の数字が各行における列の位置を表している。画像処理部105は、撮像部103から入力されるデジタル変換後の画像データを画像処理して、検査対象物の外観の撮像画像データを生成する機能を有している。更に、画像処理部105は、検査対象物が第1の半導体チップの場合に、各第1の半導体チップの撮像画像データを参照画像と比較することにより外観パターン面の状態を解析する機能を有している。ここで、参照画像は、予め第1の半導体チップの外観画像の基準となる画像例えば、パターン面の濃淡画像等を用意してもよいし、半導体ウェハー上の第1の半導体チップ周辺の他のチップの撮像画像を参照画像として採用してもよい。但し、本実施形態では、第2の半導体チップについて、単体での解析を行う必要がある。そのため、第2の半導体チップについては、予め参照画像を用意する必要があり、その点を考慮すると、第1の半導体チップについても予め参照画像を用意する方法を採用した方が第1の半導体チップと第2の半導体チップの外観状態を解析する方法を統一化でき、位置特定を行う上でも望ましい。そして、参照画像に対して、例えば、濃度等が設定した閾値以上に変化している箇所に外観上の特徴的な部位が存在するとして、解析を行う。更に、画像処理部105は、この解析結果に基づき、各第1の半導体チップの撮像画像中における外観上の特徴部位を特定する機能を有している。例えば、濃度変化部分から、図3の第1の半導体チップ400d5のチップ表面に模式的に示した▲や●のような特徴部位を特定することができる。更に、画像処理部105は、特定した特徴部位の画像データに基づく外観情報を生成する機能を有している。例えば、特徴部位を切り出した画像データ、特徴部位を切り出し且つ拡大した画像データ等を生成する。この特徴部位の画像データは、第1の半導体チップ400内における座標データと対応付けて、第1の半導体チップの外観情報の1つとして管理される。第1の半導体チップ400内における特徴部位の座標は、各第1の半導体チップ400で独立した座標軸x軸、y軸を設定し、矩形のチップの左下隅等の座標を原点x,y=0,0として、各特徴部位の座標を設定する。例えば、図3の第1の半導体チップ400d5に示すように、各第1の半導体チップにおいて独立した座標軸を設定する。例えば、特徴部位を矩形に切り出して特徴部位の画像データを生成した場合は、矩形の4隅の座標を、特徴部位の座標として設定する。更に、画像処理部105は、第1の半導体チップと同様に、第2の半導体チップの撮像画像データを参照画像データと比較することで解析を行い、この解析結果に基づき、第2の半導体チップの撮像画像中における外観上の特徴部位を特定し、この特定した特徴部位の画像データに基づく外観情報を生成する機能を有している。例えば、第1の半導体チップと同様に、特徴部位を切り出した画像データ、特徴部位を切り出し且つ拡大した画像データ等を生成する。この特徴部位の画像データは、第1の半導体チップと同様に、第2の半導体チップ内における座標データと対応付けて、第2の半導体チップの外観情報の1つとして管理される。例えば、図4に示すように、第2の半導体チップ500内における特徴部位図4中の▲、●の座標は、第1の半導体チップ400と同様に、まず、第2の半導体チップ500で独立した座標軸x軸、y軸を設定する。このとき、矩形のチップの左下隅等の座標を原点x,y=0,0とする。そして、この設定した座標空間上において、各特徴部位の座標を設定する。第1の半導体チップ400と同様に、例えば、特徴部位を矩形に切り出して特徴部位の画像データを生成した場合は、矩形の4隅の座標を、特徴部位の座標として設定する。なお、特徴部位の画像データの生成方法は、第1の半導体チップ400及び第2の半導体チップ500について共通の方法を用いる。また、第2の半導体チップ500における特徴部位の座標を決定する際の座標空間は、第1の半導体チップ400の特徴部位の座標を決定する際の座標空間と同じとする。上記のようにして特定される外観上の特徴部位は、欠陥として判断され、欠陥の内容によっては、回路特性に致命的な影響を及ぼすものもある。このような特徴部位としては、例えば、加工工程中に混入する異物、加工工程中にパターン面についたキズ、半導体チップのパターン面におけるアルミ配線パターンのエッジ部分に発生するボイド、アルミ配線パターン上に発生するヒロック、アルミグレインによるアルミ配線パターン上の変色部分色むらの要因となるなどがある。これらのうち、混入する異物、配線パターンに現れるボイド、ヒロック、変色部分は、加工特性上、半導体ウェハー上に形成されたいずれの第1の半導体チップにも現れるものである。特徴部位のうち、例えば、予め設定されたサイズ以上のボイド、ヒロック、異物などについては、回路特性に致命的な影響を及ぼす可能性が高く、また、信頼性上問題になる可能性が高いため、このような特徴部位が見つかった場合は、該当する第1の半導体チップをダイシング後などにおいて廃棄する。以上のことから、回路特性上や信頼性上において問題とならなければ、異物、ボイド、ヒロック、変色部分等の特徴部位は、各第1の半導体チップにおいて固有の様相として現れる可能性が極めて高く、第2の半導体チップの位置特定に用いるのに好適である。更に、画像処理部105は、特徴部位の画像データに基づき特徴部位のサイズを測定する機能も有している。以下、第1の半導体チップにおける特徴部位のサイズデータを第1のサイズデータと称し、第2の半導体チップにおける特徴部位のサイズデータを第2のサイズデータと称す。ここで、サイズデータは、例えば、特徴部位の面積、特徴部位の外形を形作る辺の長さ、直径などのデータとなる。但し、異物やボイド等の比較的単純な形状で少数で出現する特徴部位であれば、個々の画像を特徴部位として扱い、個々のサイズをサイズデータとすることが容易であるが、例えば、画像領域中に多数出現する特徴部位の場合は、個々を特徴部位として、個々のサイズをサイズデータとすることに限らない。例えば、予め設定した画像領域中の複数の特徴部位を該画像領域の単位でひとまとめとして、これらの分布領域の面積や、対角線の長さ等をサイズデータとしてもよい。また、画像領域中の複数の特徴部位の個々のサイズを測定して、それらの平均値などの統計的な数値を算出して、これをサイズデータとしてもよい。画像処理部105は、検査対象物が第1の半導体チップの場合に、製造ロットの識別情報であるロットナンバーと、第1の半導体チップの形成された半導体ウェハーの識別情報であるウェハーIDと、メカニカル制御部104からの第1の半導体チップの半導体ウェハー上での位置情報とを取得する。そして、これら取得した情報に基づき、第1の半導体チップの特徴部位の画像データ及びその第1のサイズデータをこれらと対応する第1の半導体チップの半導体ウェハー上での位置情報、各第1の半導体チップにおける各特徴部位の座標情報及びウェハーIDと対応付けて、データ処理部106に出力する機能を有している。なお、ロットナンバー及びウェハーIDは、例えば、半導体ウェハー上にマーキングされたロットナンバーを含むウェハーIDを、不図示の読取装置にて読み取ることで取得する。以降の説明において、ウェハーIDは、ロットナンバーを含むものとする。また、ウェハーID及びロットナンバーのデータを利用者が入力することで取得する構成とするなど他の構成としてもよい。以下、第1の半導体チップにおける特徴部位の画像データを、第1の外観画像データと称し、第1の外観画像データの第1の半導体チップ内における座標情報を、第1の座標情報と称す。そして、第1の外観画像データ、第1のサイズデータ及び第1の座標情報の組を、第1の外観情報と称す。また、第1の外観情報、該情報に対応する第1の半導体チップの半導体ウェハー上での位置情報及び該半導体ウェハーのウェハーIDを含む情報の組をチップ位置特定用情報と称す。更に、画像処理部105は、検査対象物がデキャップ後の第2の半導体チップの場合に、第2の半導体チップの特徴部位の画像データ及びその第2のサイズデータを、これらと対応する第2の半導体チップにおける各特徴部位の座標情報と第2の半導体チップの識別情報と対応付けて、データ処理部106に出力する機能を有している。ここで、第2の半導体チップの識別情報は、例えば、第2の半導体チップにマーキングされたシリアル番号等を不図示の読取装置にて読み取ることで取得してもよいし、シール等によって、第2の半導体チップに新たに識別情報を付与して、その識別情報を読み取る又は入力することで取得してもよい。以下、第2の半導体チップにおける特徴部位の画像データを、第2の外観画像データと称し、第2の外観画像データの第2の半導体チップ内における座標情報を、第2の座標情報と称す。そして、第2の外観画像データ、第2のサイズデータ、第2の座標情報及び識別情報の組を、第2の外観情報と称す。なお、特徴部位は、各第1の半導体チップに1つとは限らず、外観検査における検出感度の設定内容等に応じて、複数の特徴部位が検出される。複数の特徴部位を測定する場合は、特徴部位毎にチップ位置特定用情報を作成してもよいし、複数の特徴部位に係る第1の外観情報をひとまとめにしたチップ位置特定用情報を作成してもよい。また、同様に、特徴部位は、第2の半導体チップに1つとは限らず、複数の特徴部位を検出する場合は、特徴部位毎に第2の外観情報を作成してもよいし、複数の特徴部位に係る第2の外観画像データ、第2のサイズデータ及び座標情報をひとまとめにした第2の外観情報を作成してもよい。データ処理部106は、画像処理部105から入力された各第1の半導体チップの第1の外観画像データ及び第1のサイズデータに基づき、各第1の半導体チップに致命的な欠陥があるか否かを判定する機能を有している。そして、致命的な欠陥があると判定された第1の半導体チップのデータについては、その旨が解る情報を付加し、欠陥有情報としてチップ位置特定用情報と区別してデータ記憶部107に記憶する。一方、致命的な欠陥が無いと判定されたデータは、チップ位置特定用情報としてデータ記憶部107に記憶する。従って、チップ位置特定用情報は、回路特性に致命的な影響許容値を超えるような影響を与えない程度の外観的な特徴部位の第1の外観情報を有するものとなる。更に、データ処理部106は、画像処理部105から第2の外観情報が入力された場合は、該入力された第2の外観情報を、データ通信部108を介して、チップ位置特定装置20に送信する機能を有している。更に、データ処理部106は、チップ位置特定装置20からのチップ位置特定用情報の取得要求に応じて、データ記憶部107に記憶された、取得要求に対応する特徴部位を有する第1の半導体チップのチップ位置特定用情報を選択する。具体的に、取得要求には、少なくとも、第2の半導体チップの特徴部位の座標情報が含まれており、同じ座標位置に特徴部位をもつ第1の半導体チップのチップ位置特定用情報を選択するようになっている。そして、選択したチップ位置特定用情報を、データ通信部108を介して、チップ位置特定装置20に送信する。データ記憶部107は、後述する記憶装置70のメモリ上に、チップ位置特定用情報を記憶してデータベースを構成するものである。更に、データ記憶部107は、データ処理部106からの読み出し要求に応じて、データベースに登録されたチップ位置特定用情報を読み出し、データ処理部106からの書き込み要求に応じて、データベースに新たなチップ位置特定用情報を登録する機能を有している。データ通信部108は、ネットワーク2を介した、各種データの外部装置への送信処理と外部装置からの各種データの受信処理とを制御する機能を有している。具体的に、データ処理部106からのデータ送信依頼に応じて、ネットワーク2を介して、データを送信先の外部装置に送信する。更に、ネットワーク2を介して外部装置から受信したデータをデータ処理部106等の対応する各構成部に出力又はRAMRandomAccessMemory等のメモリに記憶する機能を有している。ここで、外観検査装置10は、上記各構成部の機能をソフトウェア上で実現するための専用のプログラム、及び各機能を実現するためのハードウェアを制御するための専用のプログラムを実行するためのコンピューターシステムを備えている。そのハードウェア構成は、図5に示すように、演算処理を担う中央演算処理装置であるCPUCentralProcessingUnit60と、主記憶装置MainStorageを構成するRAM62と、読み出し専用の記憶装置であるROMReadOnlyMemory64とを含み、これらの間をPCIPeripheralComponentInterconnectバス等からなる各種内外バス68で接続すると共に、このバス68に入出力インターフェースI/F66を介して、HDDHardDiskDriveなどの記憶装置SecondaryStorage70や、LCDモニター等の表示装置72、マウス、キーボード、タブレットなどの入力装置74などを接続した構成となっている。そして、電源を投入すると、ROM64などに記憶されたBIOSなどのシステムプログラムが、ROM64に、予め記憶された各種専用のコンピュータープログラムを、あるいは、CD-ROMやDVD-ROM、フレキシブルディスクFDなどの記録媒体を介して、またはインターネットなどの通信ネットワークLを介して、記憶装置70にインストールされた各種専用のコンピュータープログラムを、同じくRAM62にロードし、そのRAM62にロードされたプログラムに記述された命令に従ってCPU60が各種リソースを駆使して上記各機能を実現するための各種制御及び演算処理を行うことで前述したような各部の機能を実現できるようになっている。チップ位置特定装置の構成次に、図6~図7に基づき、チップ位置特定装置20の構成について説明する。ここで、図6は、チップ位置特定装置20の機能構成の一例を示すブロック図である。また、図7は、チップ位置特定装置20のコンピューターシステムの一例を示すブロック図である。チップ位置特定装置20は、図6に示すように、データ通信部200と、外観情報取得部201と、位置特定用情報取得部202と、照合部203と、判定部204と、位置特定部205と、関連データ取得部206と、データ記憶部207とを含んで構成される。データ通信部200は、ネットワーク2を介した、各種データの外部装置への送信処理と外部装置からの各種データの受信処理とを制御する機能を有している。具体的に、各機能構成部からのデータ送信依頼に応じて、ネットワーク2を介して、データを送信先の外部装置に送信する。更に、ネットワーク2を介して外部装置から受信したデータを対応する各構成部に出力又はRAM等のメモリに記憶する機能を有している。外観情報取得部201は、外観検査装置10から送信された第2の外観情報をデータ通信部200を介して取得し、取得した第2の外観情報を位置特定用情報取得部202に出力する機能を有している。位置特定用情報取得部202は、外観情報取得部201からの第2の外観情報の入力に応じて、該第2の外観情報を解析し、該第2の外観情報に含まれる第2の座標情報に対応する第1の外観情報を含むチップ位置特定用情報を取得するための取得要求をデータ通信部200を介して外観検査装置10に送信する機能を有している。更に、位置特定用情報取得部202は、外観検査装置10から送信されたチップ位置特定用情報をデータ通信部200を介して取得し、取得したチップ位置特定用情報と、第2の外観情報とを照合部203に出力する機能を有している。照合部203は、位置特定用情報取得部202から入力されたチップ位置特定用情報に含まれる第1の外観画像データと、第2の外観情報に含まれる第1の外観画像データと同じ座標位置の第2の外観画像データとをそれぞれ照合する機能を有している。更に、チップ位置特定用情報に含まれる第1のサイズデータと、第2の外観情報に含まれる第1のサイズデータの特徴部位と同じ座標位置の第2のサイズデータとをそれぞれ照合する機能を有している。具体的に、第1の外観画像データと第2の外観画像データとの照合処理は、例えば、Canny法、Sobelフィルター等の公知のエッジ抽出アルゴリズムを用いて、各画像データから各画素データのエッジ量を抽出し、該抽出したエッジ量に基づく比較処理によって照合を行う。この比較処理においては、例えば、第1の外観画像データと第2の外観画像データとにおける同じ画素位置の各画素データのエッジ量の差分の絶対値を算出し、該算出値の全画素の総和を算出し、該総和と予め設定した閾値とを比較する。また、第1のサイズデータと第2のサイズデータとの照合は、各サイズデータを直接比較することによって照合を行う。なお、エッジ量に基づく照合処理を実施する場合は、エッジ量の比較において、エッジ情報には特徴部位のサイズの要素も含まれるのでサイズデータの照合を省略してもよい。本実施形態では、エッジ量に基づく照合処理を行う場合に、サイズデータの比較処理を省略することとする。また、本実施形態において、外観情報の照合処理は、第2の外観画像データの座標情報と対応する望ましくは一致する座標情報の第1の外観画像データを有するチップ位置特定用情報について全て実施する。なお、比較対象となる第2の半導体チップに対応する全ての半導体ウェハーについて実施することが望ましい。判定部204は、照合部203の照合結果に基づき、第2の外観情報と一致する第1の外観情報があるか否かを判定し、一致するものがある場合は、そのチップ位置特定用情報を、位置特定部205に出力する。また、一致するものが複数ある場合は、第2の外観情報と最も一致している第1の外観情報を有するチップ位置特定用情報を、位置特定部205に出力する。例えば、上記エッジ量の全画素の差分値の総和を閾値と比較することで照合を行う場合は、閾値との差が最も小さいものを最も一致していると判定する。一方、一致すると判定できるものがひとつも無い場合は、その旨を示す情報を、位置特定部205に出力する。位置特定部205は、判定部204からチップ位置特定用情報を取得した場合は、該チップ位置特定用情報に含まれる第1の半導体チップの半導体ウェハー上での位置情報を、第2の外観情報に対応する第2の半導体チップの個片化前の位置情報として特定する。このようにして特定された位置情報は、第2の半導体チップの識別情報と対応付けられて、関連データ取得部206に出力される。なお、この位置情報には、第2の半導体チップの個片化前の半導体ウェハー上での位置情報と、その半導体ウェハーのウェハーIDロットナンバー含むとが含まれる。関連データ取得部206は、位置特定部205から取得した位置情報に基づき、工程内加工パラメータ測定装置3から、データ通信部200を介して、位置情報に含まれるウェハーIDに対応する、各加工工程における加工寸法や膜厚等の加工パラメータを取得する機能を有している。更に、電気特性測定装置4から、位置情報に含まれるウェハーID又は個片化前の位置情報に対応する、半導体ウェハーの加工後のTEGによる電気特性の測定結果以下、第1の電気特性データと称すを取得したり、半導体ウェハーの加工後の各第1の半導体チップの電気特性の測定結果以下、第2の電気特性データと称すを取得したりする機能を有している。関連データ取得部206は、これら取得した加工パラメータや第1及び第2の電気特性データを、関連データとして、該関連データと、特定された位置情報と、第2の半導体チップの識別情報とを対応付けて、データ記憶部207に記憶する。データ記憶部207は、後述する記憶装置170のメモリ上に、関連データと半導体ウェハー上での位置を特定された第2の半導体チップの半導体ウェハー上での位置情報と、ウェハーIDと、第2の半導体チップの識別情報とを関連付けて記憶してなるデータベースを構成するものである。このようにして位置の特定された第2の半導体チップの関連データは、加工ラインで発生した不具合の原因や、製品として出荷後に発生した不具合の原因を究明するためなどに適宜利用される。ここで、チップ位置特定装置20は、上記各構成部の機能をソフトウェア上で実現するためのプログラム、または各機能を実現するためのハードウェアを制御するためのプログラムを実行するためのコンピューターシステムを備えている。そのハードウェア構成は、図7に示すように、演算処理を担う中央演算処理装置であるCPU160と、主記憶装置を構成するRAM162と、読み出し専用の記憶装置であるROM164とを含み、これらの間をPCIバス等からなる各種内外バス168で接続すると共に、このバス168に入出力インターフェース166を介して、HDDなどの記憶装置170や、LCDモニター等の表示装置172、マウス、キーボード、タブレットなどの入力装置174などを接続した構成となっている。そして、電源を投入すると、ROM164などに記憶されたBIOSなどのシステムプログラムが、ROM164に、予め記憶された各種専用のコンピュータープログラムを、あるいは、CD-ROMやDVD-ROM、フレキシブルディスクなどの記録媒体を介して、またはインターネットなどの通信ネットワークLを介して、記憶装置170にインストールされた各種専用のコンピュータープログラムを、同じくRAM162にロードし、そのRAM162にロードされたプログラムに記述された命令に従ってCPU160が各種リソースを駆使して上記各機能を実現するための各種制御及び演算処理を行うことで前述したような各部の機能を実現できるようになっている。外観検査処理次に、図8に基づき、外観検査装置10における外観検査処理の処理手順について説明する。ここで、図8は、外観検査装置10における外観検査処理の処理手順の一例を示すフローチャートである。CPU60によって、専用のコンピュータープログラムが実行されると、外観検査処理が開始され、図8に示すように、まず、ステップS100に移行する。ステップS100では、CPU60において、外観検査の検査対象物が加工後の半導体ウェハーか否かを判定し、加工後の半導体ウェハーであると判定した場合は、ステップS102に移行し、そうでない場合は、ステップS126に移行する。ステップS102に移行した場合は、CPU60において、外観検査を開始したか否を判定し、開始したと判定した場合は、加工後の半導体ウェハーの外観検査レシピに応じた指令をメカニカル制御部104に出力して、ステップS104に移行する。一方、開始していないと判定した場合は、開始されるまで判定処理を繰り返す。ステップS104に移行した場合は、メカニカル制御部104において、CPU60からの指令に応じた制御信号を各種アクチュエータに出力して、X-Yステージ100の試料台上に載置された半導体ウェハーの各第1の半導体チップに順次光線を照射するステージを移動して光線により各第1の半導体チップのパターン面を走査する。そして、照射光に対するパターン面からの反射光を、撮像部103において光電変換すると共に、該光電変換により得られるアナログの画素信号をデジタル信号に変換してデジタルの画像データを画像処理部105に出力する。更に、画像処理部105において、入力されたデジタル画像データに基づき、第1の半導体チップのパターン面の撮像画像データを生成して、ステップS106に移行する。生成した撮像画像データは、RAM62等のメモリに記憶する。ステップS106では、画像処理部105において、未処理の第1の半導体チップのパターン面の画像外観画像をメモリから取得して、ステップS108に移行する。ステップS108では、画像処理部105において、ステップS106で取得した外観画像データを解析して、ステップS110に移行する。ここで、解析は、上記したように、参照画像との比較処理等によって行う。ステップS110では、画像処理部105において、ステップS108の解析結果に基づき、外観上の特徴部位を特定して、ステップS112に移行する。ステップS112では、画像処理部105において、特徴部位の画像データである第1の外観画像データと、特徴部位の第1のサイズデータとを生成する。そして、生成した第1の外観画像データ及び第1のサイズデータと、該特徴部位の第1の半導体チップにおける第1の座標情報とを対応付けて、第1の外観情報を生成して、ステップS114に移行する。ステップS114では、画像処理部105において、ステップS112で生成した第1の外観情報と、メカニカル制御部104から取得した第1の半導体チップの位置情報と、読取装置で読み取ったウェハーIDとを対応付けて、チップ位置特定用情報を生成する。そして、生成したチップ位置特定用情報を、データ処理部106に出力して、ステップS116に移行する。ステップS116では、データ処理部106において、画像処理部105から取得したチップ位置特定用情報に基づき、致命的な欠陥の有無を確認して、ステップS118に移行する。具体的に、チップ位置特定用情報に含まれる特徴部位の第1の外観画像データ及び第1のサイズデータと、参照画像及び予め設定された閾値とを比較することで致命的な欠陥の有無を確認する。ステップS118では、データ処理部106において、ステップS116の比較結果に基づき、致命的な欠陥があるか否かを判定し、致命的な欠陥があると判定した場合は、ステップS120に移行する。一方、致命的な欠陥が無いと判定した場合は、ステップS124に移行する。例えば、参照画像と比較した比較結果が、特徴部位の画像形状が合致した結果である場合や、第1のサイズデータが設定した閾値以上である比較結果である場合などに致命的な欠陥があると判定する。ステップS120に移行した場合は、データ処理部106において、致命的な欠陥があると判定された第1の半導体チップのチップ位置特定用情報を、致命的欠陥があることを示す情報と対応付けて欠陥情報として、データ記憶部107に記憶して、ステップS122に移行する。ステップS122では、画像処理部105において、撮像画像データのなかに未処理の外観画像データがあるか否かを判定し、あると判定した場合は、ステップS106に移行し、そうでないと判定した場合は、一連の処理を終了する。一方、ステップS118において、致命的な欠陥が無いと判定されステップS124に移行した場合は、データ処理部106において、致命的な欠陥が無いと判定されたチップ位置特定用情報を、データ記憶部107に記憶して、ステップS122に移行する。また、ステップS100において、検査対象物が、加工後の半導体ウェハーでは無いと判定されステップS126に移行した場合は、CPU60において、検査対象物がデキャップ後の第2の半導体チップであるか否かを判定し、第2の半導体チップであると判定した場合は、ステップS128に移行する。一方、検査対象物がデキャップ後の第2の半導体チップではないと判定した場合は、ステップS142に移行する。ステップS128に移行した場合は、CPU60において、外観検査が開始されたか否かを判定し、開始されたと判定した場合は、デキャップ後の第2の半導体チップの外観測定レシピに応じた指令をメカニカル制御部104に出力して、ステップS130に移行する。一方、開始していないと判定した場合は、開始されるまで判定処理を繰り返す。ステップS130に移行した場合は、メカニカル制御部104において、CPU60からの指令に応じた制御信号を各種アクチュエータに出力して、X-Yステージ100の試料台の上に載置された第2の半導体チップのパターン面をレーザー光により走査する。そして、照射光に対するパターン面からの反射光を、撮像部103において光電変換すると共に、該光電変換により得られるアナログの画素信号をデジタル信号に変換してデジタルの画像データを画像処理部105に出力する。更に、画像処理部105において、入力されたデジタル画像データに基づき、第2の半導体チップのパターン面の撮像画像データを生成して、ステップS132に移行する。ステップS132では、画像処理部105において、第2の半導体チップの外観の撮像画像データを解析して、ステップS134に移行する。ここで、解析は、上記したように、参照画像との比較処理等によって行う。ステップS134では、画像処理部105において、ステップS132の解析結果に基づき、外観上の特徴部位を特定して、ステップS136に移行する。ステップS136では、画像処理部105において、特徴部位の画像データである第2の外観画像データと、特徴部位の第2のサイズデータとを生成する。そして、生成した第2の外観画像データ及び第2のサイズデータと、該特徴部位の第2の半導体チップにおける第2の座標情報と第2の半導体チップの識別情報とを対応付けて、第2の外観情報を生成し、該第2の外観情報をデータ処理部106に出力して、ステップS138に移行する。ステップS138では、データ処理部106において、画像処理部105から取得した第2の外観情報を、データ通信部108を介して、チップ位置特定装置20に送信して、一連の処理を終了する。また、ステップS126において、検査対象物がデキャップ後の第2の半導体チップではなくステップS140に移行した場合は、試料台に載置された他の検査対象物に対する外観検査を実施して詳細は省略、処理を終了する。チップ位置特定処理次に、図9に基づき、チップ位置特定装置20におけるチップ位置特定処理の処理手順について説明する。ここで、図9は、チップ位置特定装置20におけるチップ位置特定処理の処理手順の一例を示すフローチャートである。なお、図9は、第1及び第2の外観画像データのエッジ量に基づく照合処理を行う場合の処理手順の一例となる。CPU160によって、専用のコンピュータープログラムが実行されると、チップ位置特定処理が開始され、図9に示すように、まず、ステップS200に移行する。ステップS200では、外観情報取得部201において、データ通信部200を介して、外観検査装置10からの第2の外観情報を受信したか否かを判定する。そして、受信したと判定した場合は、受信した第2の外観情報を位置特定用情報取得部202に出力して、ステップS202に移行し、受信していないと判定した場合は、受信するまで判定処理を繰り返す。ステップS202に移行した場合は、位置特定用情報取得部202において、第2の外観情報から各特徴部位の第2の座標情報を抽出して、ステップS204に移行する。ステップS204では、位置特定用情報取得部202において、ステップS202で抽出した座標情報を含むチップ位置特定用情報の取得要求を生成して、ステップS206に移行する。ステップS206では、位置特定用情報取得部202において、データ通信部200を介して、ステップS204で生成した取得要求を、外観検査装置10に送信して、ステップS208に移行する。ステップS208では、位置特定用情報取得部202において、データ通信部200を介して、外観検査装置10からの取得要求に応じたチップ位置特定用情報を受信したか否かを判定する。そして、チップ位置特定用情報を受信したと判定した場合は、受信したチップ位置特定用情報及びこれと対応する第2の外観情報を照合部203に出力して、ステップS210に移行し、そうでないと判定した場合は、受信するまで判定処理を繰り返す。ステップS210に移行した場合は、照合部203において、位置特定用情報取得部202から取得したチップ位置特定用情報のうち、未処理のチップ位置特定用情報を選択して、ステップS212に移行する。ステップS212では、照合部203において、第2の外観情報から未処理の第2の外観画像データを選択して、ステップS214に移行する。ステップS214では、照合部203において、所定のエッジ抽出アルゴリズムを用いて、ステップS212で選択した第2の外観画像データの各画素データからエッジ量以下、第2のエッジ量と称すを抽出して、ステップS216に移行する。ステップS216では、照合部203において、ステップS210で選択したチップ位置特定用情報から、ステップS212で選択した第2の外観画像データの第2の座標位置に対応する第1の座標位置の第1の外観画像データを選択して、ステップS218に移行する。ステップS218では、照合部203において、所定のエッジ抽出アルゴリズムを用いて第2のエッジ量の抽出時と同じアルゴリズム、ステップS216で選択した第1の外観画像データの各画素データからエッジ量以下、第1のエッジ量と称すを抽出して、ステップS220に移行する。ステップS220では、照合部203において、ステップS218で抽出した第1のエッジ量と、ステップS214で抽出した第2のエッジ量とに基づき、ステップS216で選択した第1の外観画像データと、ステップS212で選択した第2の外観画像データとを照合して、ステップS222に移行する。具体的に、各画素の第1のエッジ量と該各画素の画素位置と対応する画素位置の第2のエッジ量との差分を算出し、該算出した差分の絶対値の総和を算出する。そして、該総和を、予め設定した閾値と比較し、該比較結果を照合結果とする。ステップS222では、照合部203において、ステップS220の照合結果をRAM162等のメモリに記憶して、ステップS224に移行する。本実施形態において、閾値以下の照合結果については上記絶対値の総和の情報も記憶する。ステップS224では、照合部203において、全ての第2の外観画像データについて照合処理が完了したか否かを判定し、完了したと判定した場合は、ステップS226に移行し、そうでない場合は、ステップS212に移行する。ステップS226に移行した場合は、照合部203において、全てのチップ位置特定用情報に対して照合処理を実施したか否かを判定し、実施したと判定した場合は、その旨を判定部204に通知して、ステップS228に移行し、そうでない場合は、ステップS200に移行する。ステップS228に移行した場合は、判定部204において、メモリに記憶された照合結果の情報に基づき、第1の外観画像データと第2の外観画像データとが全て一致しているチップ位置特定用情報があるか否かを判定して、ステップS230に移行する。具体的に、一致するものがある場合は、該当するチップ位置特定用情報を位置特定部205に出力し、一致するものが無い場合は、一致するものが無い旨を示す情報を位置特定部205に出力して、ステップS230に移行する。ここで、複数のチップ位置特定用情報に対して一致する判定結果がある場合は、一致度の最も高いものを採用する。本実施形態では、各エッジ量の差分の絶対値の総和と閾値との差分を算出する。この差分の計算は、特徴部位の外観画像データが複数ある場合は、各外観画像データについての差分の絶対値の総和を算出する。そして、算出した差分又は総和が最小となるチップ位置特定用情報を、最も一致度が高いと判断して、このチップ位置特定用情報を、位置特定部205に出力する。ステップS230では、位置特定部205において、ステップS228の判定結果に基づき、一致するものがあると判定した場合は、一致すると判定されたチップ位置特定用情報と第2の外観情報とを位置特定部205に出力して、ステップS232に移行する。一方、一致するものが無いと判定した場合は、一致するものが無い旨を示す情報を、表示装置172に表示して、ステップS200に移行する。ステップS232に移行した場合は、位置特定部205において、判定部204から取得したチップ位置特定用情報に含まれる半導体ウェハー上での第1の半導体チップの位置情報の示す位置を、ステップS200で受信した第2の外観情報に対応する第2の半導体チップの個片化前の半導体ウェハー上での位置として特定する。加えて、位置特定部205は、第2の半導体チップに対応するロットナンバー及びウェハーIDも特定する。そして、特定した情報半導体ウェハー上で位置情報、ウェハーIDロットナンバー含むと、これに対応する第2の半導体チップの識別情報と、第2の外観情報とを、関連データ取得部206に出力して、ステップS234に移行する。ステップS234では、関連データ取得部206において、位置特定部205から取得した第2の半導体チップの各種情報に基づき、該情報例えばウェハーIDなどに対応する関連データの取得要求を生成して、ステップS236に移行する。ステップS236では、関連データ取得部206において、ステップS234で生成した取得要求を、データ通信部200を介して、工程内加工パラメータ測定装置3、電気特性測定装置4にそれぞれ送信して、ステップS238に移行する。ステップS238では、関連データ取得部206において、関連データを受信したか否かを判定し、受信したと判定した場合は、ステップS240に移行し、そうでない場合は、受信するまで判定処理を繰り返す。ステップS240に移行した場合は、関連データ取得部206において、受信した関連データと、特定した第2の半導体チップの個片化前の位置情報と、ウェハーIDと、第2の外観情報と、第2の半導体チップの識別情報とを対応付けて、データ記憶部207に記憶して、ステップS200に移行する。動作次に、図10~図11に基づき、半導体ウェハーの加工工程から、チップ位置特定システム1において第2の半導体チップの位置を特定する処理までの流れに沿って、チップ位置特定システム1の具体的な動作について説明する。ここで、図10は、半導体ウェハーの加工工程から、チップ位置特定システム1において第2の半導体チップの位置を特定するまでの処理手順の一例を示すフローチャートである。また、図11aは、特徴部位の撮像画像データ外観画像データの一例を示す図であり、bは、aの画像からエッジ量を抽出してなるエッジ画像の一例を示す図である。なお、図11中の座標x,yは、図4に示す座標空間における座標である。以下、図10に示すフローチャートに沿って、チップ位置特定システム1の動作を説明する。まず、各種加工装置によって、膜形成、リソグラフィー、エッチング等の各加工を行って半導体ウェハー上に第1の半導体チップを形成するウェハー加工工程前工程が実行されるステップS300。この前工程においては、工程内加工パラメータ測定装置3において、各加工工程において加工後の半導体ウェハーに形成されたTEG等を利用して、加工寸法、膜厚等の加工パラメータが測定されるステップS302。この測定データは、ウェハーIDと対応付けられて、工程内加工パラメータ測定装置3の記憶装置、又は外部のデータベース等に記憶される。本実施形態では、工程内加工パラメータ測定装置3の記憶装置に記憶されることとする。更に、電気特性測定装置4において、TEGを測定点とした半導体ウェハーの電気特性の測定が行われるステップS304。この測定データは、ウェハーIDと対応付けられて、電気特性測定装置4の記憶装置、又は外部のデータベース等に記憶される。本実施形態では、電気特性測定装置4の記憶装置に記憶されることとする。そして、半導体ウェハーの加工が完了して、半導体ウェハー上に複数の第1の半導体チップが区画形成されるとステップS306、次に、外観検査装置10による加工完了後の半導体ウェハー上に形成された各第1の半導体チップの外観検査が実行されるステップS308。外観検査装置10においては、X-Yステージ100の資料台に、加工完了後の半導体ウェハーが載置されたことをセンサ不図示や操作指示等によって検出するとステップS100のYes、次いで、利用者による検査開始の指示や、センサによるウェハー検出に応じたバッチプログラムの実行等に応じて、外観検査が開始されるステップS102のYes。外観検査が開始されると、メカニカル制御部104からの制御信号によって、各アクチュエータが駆動制御され、また、CPU60によって、撮像部103等の各構成部が制御される。これにより、光学系102を介した光源101からのレーザ光による走査によって、半導体ウェハー上に形成された各第1の半導体チップの外観画像が順次撮像されるステップS104。具体的に、撮像によって得られる外観画像の各アナログの画素信号は、A/D変換器においてA/D変換されてデジタルの画像データとして、画像処理部105に入力される。画像処理部105では、入力された画像データに基づき第1の半導体チップのパターン面の外観画像の撮像画像データ外観画像データを生成し、生成した外観画像データを、データ処理部106に出力する。データ処理部106は、画像処理部105から順次入力される第1の半導体チップの外観画像データを、RAM62等のメモリに記憶すると共に、未処理の外観画像データをメモリから取得するステップS106。そして、取得した外観画像データを参照画像と比較するなどして解析してステップS108、外観上の特徴部位を特定するステップS110。更に、特定した特徴部位の画像データである第1の外観画像データ、及び特徴部位のサイズデータである第1のサイズデータを生成して、これらを、第1の半導体チップにおける座標情報x,yと対応付けてなる第1の外観情報を生成するステップS112。なお、特徴部位は、各第1の半導体チップにおいて共通のパターン部分に出現することが多いので、特徴部位の位置を特定後は、多数のチップにおいて共通となっている部位の第1の外観画像データを優先して生成してもよい。ここでは、特徴部位が顕著に現れるアルミ配線パターン部分の外観画像データを例に挙げて説明する。図11aに示す外観画像データの例では、図中上部の2本の細いアルミ配線パターン上に複数のヒロックが現れている。このヒロックの出現位置出現パターンは、各第1の半導体チップにおいて異なるため一致することは極めて希であるため、各第1の半導体チップにおいて固有な情報となり得る。また、図11a中の一番下の太いアルミ配線パターンのエッジ部分縁の部分には、その一部が略半円状にえぐられてなるボイドが現れている。このボイドの出現位置も、各第1の半導体チップにおいて異なるため一致することは極めて希であるため、各第1の半導体チップにおいて固有な情報となり得る。また、図11a中の太いアルミ配線パターン上には、加工工程中に混入した異物が乗っかっており、異物の上から保護膜が形成されたことによって周囲が変色点線部分している。この異物の出現位置も各第1の半導体チップにおいて異なるため一致することは極めて希であるため、各第1の半導体チップにおいて固有な情報となり得る。また、図11a中の太いアルミ配線パターン上には、アルミグレインによる複数の変色部位が現れている。この変色部位の形状及び出現位置出現パターンは、各第1の半導体チップにおいて異なるため一致することは極めて希であるため、各第1の半導体チップにおいて固有な情報となり得る。なお、図11a中の4隅の座標x0,y0~x1,y1は、特徴部位の座標情報となる。データ処理部106は、第1の外観情報を生成すると、更に、メカニカル制御部104からの位置情報と、読取装置からのウェハーIDとに基づき、第1の半導体チップの半導体ウェハー上での位置情報と、ウェハーIDと、第1の外観情報とを含んでなるチップ位置特定用情報を生成するステップS114。引き続き、データ処理部106は、チップ位置特定用情報に含まれる第1の外観情報に対して、許容値閾値との判定を行うなどして致命的欠陥の有無を確認しステップS116、致命的欠陥が無いチップ位置特定用情報をステップS118No、データ記憶部107に記憶するステップS124。一方、致命的欠陥があったものはステップS118Yes、その旨を示す情報を付加して欠陥情報として、データ記憶部107に記憶するステップS120。このようにして、各ロットにおける各半導体ウェハーについて、チップ位置特定用情報を生成し、該チップ位置特定用情報に基づき外観検査を行う。なお、致命的欠陥があると判定された第1の半導体チップについては、ダイシング後に廃棄する。そのため、外観検査の情報特に欠陥情報は、以降の加工工程後加工を行う各加工装置やこれら加工装置を管理する管理装置等にネットワーク2を介して送信される。外観検査が完了するとステップS122のNo、次に、電気特性測定装置4によって、半導体ウェハー上に形成された各第1の半導体チップの製品検査を行うステップS310。製品検査では、まず、各第1の半導体チップに形成されている複数の電極パターンを測定点として、電気特性測定装置4のプローブにより電気特性を測定する。この測定データは、ウェハーID、各第1の半導体チップのウェハー上での位置情報と対応付けられて、電気特性測定装置4の記憶装置、又は外部のデータベース等に記憶される。本実施形態では、電気特性測定装置4の記憶装置に記憶されることとする。更に、製品検査において、電気特性の測定結果に基づき、各第1の半導体チップの製品としての合否判定を行う。この判定結果のデータは、各電気特性の測定データに対応付けられて記憶される。これにより、各半導体ウェハーにおける、不良チップのウェハー上での位置情報及び電気特性のウェハー上での分布情報を得ることができる。製品検査が完了すると、引き続き、アセンブリ工程を行って、第1の半導体チップを個片化かつ製品チップ化するステップS312。具体的に、アセンブリ工程として、ダイシングによって各半導体ウェハーから各第1の半導体チップを切り分けて個片化するダイシング工程、ダイシング後のチップから良品チップを選別するダイボンディング工程、選別した良品チップに対して配線を行うワイヤボンディング工程を行う。更に、配線後のチップをモールド封止パッケージングするモールディング工程、モールド封止後のチップのリード線加工等を行うリード加工工程、リード加工後のチップに製品名や会社名、シリアル番号等をマーキングするマーキング工程を行う。このようにして、第1の半導体チップが製品チップ化されると、引き続き、この個片化された第1の半導体チップ第2の半導体チップに対して、電気特性測定装置4などを用いた選別検査例えば、ロット毎に幾つかを選別して検査を行うステップS314。選別検査が完了すると、選別検査によって不良の生じなかったロットの第2の半導体チップが製品として出荷されるステップS316。そして、製品出荷後において、購入先で製品の不良が発生するとステップS318、不良チップを回収する。回収した不良チップは、該不良チップの個片化前の半導体ウェハー上での位置を特定するために、デキャップ装置によって、デキャップされるステップS320。デキャップされた不良チップ第2の半導体チップは、外観検査装置10のX-Yステージ100の資料台に載置され、デキャップ後の第2の半導体チップの外観上の特徴情報を測定するステップS322。外観検査装置10においては、X-Yステージ100の資料台に、第2の半導体チップが載置されたことを検出するとステップS126のYes、利用者による検査開始の指示や、センサ不図示による第2の半導体チップの検出に応じたバッチプログラムの実行等に応じて、外観検査が開始されるステップS128のYes。外観検査が開始されると、メカニカル制御部104からの制御信号によって、各アクチュエータが駆動制御され、また、CPU60によって、撮像部103等の各構成部が制御される。これにより、光学系102を介した光源101からのレーザ光による走査によって、第2の半導体チップの外観画像が撮像されるステップS130。画像処理部105では、撮像部103から入力された画像データに基づき第2の半導体チップのパターン面の外観画像の撮像画像データ外観画像データを生成し、生成した外観画像データを、データ処理部106に出力する。データ処理部106は、第2の半導体チップの外観画像データを参照画像と比較するなどして解析してステップS132、外観上の特徴部位を特定するステップS134。更に、特定した特徴部位の画像データである第2の外観画像データ、及び特徴部位のサイズデータである第2のサイズデータを生成して、これらを、第2の半導体チップにおける座標情報x,yと対応付けてなる第2の外観情報を生成するステップS136。データ処理部106は、生成した第2の外観情報を、データ通信部108を介して、チップ位置特定装置20の送信するステップS138。特徴情報の測定が完了すると、チップ位置特定装置20において、チップ位置特定処理が行われるステップS324。チップ位置特定装置20においては、外観情報取得部201において、外観検査装置10からの第2の外観情報を受信するとステップS200のYes、まず、位置特定用情報取得部202において、第2の外観情報から、各第2の外観画像データの座標情報を抽出するステップS202。次に、位置特定用情報取得部202において、抽出した座標情報を含むチップ位置特定用情報の取得要求を生成しステップS204、生成した取得要求を、データ通信部200を介して、外観検査装置10に送信するステップS206。そして、位置特定用情報取得部202において、外観検査装置10からの、上記送信した取得要求に応じたチップ位置特定用情報を受信するとステップS208のYes、受信したチップ位置特定用情報及び第2の外観情報を照合部203に出力する。照合部203は、位置特定用情報取得部202からのチップ位置特定用情報をRAM162等のメモリに記憶する。照合部203は、メモリから未処理のチップ位置特定用情報を選択して読み出しステップS210、次に、第2の外観情報から未処理の第2の外観画像データを選択して取得する。ステップS212そして、照合部203は、所定のエッジ抽出アルゴリズムを用いて、取得した第2の外観画像データからエッジ量第2のエッジ量を抽出するステップS214。ここでは、Canny法を用いて、第2の外観画像データから各画素データのエッジ量を抽出する。なお、Canny法については、論文CannyJohnAComputationalApproachtoEdgeDetectionIEEETransactionsonPatternAnalysisandMachineIntelligenceVolPAMI8No61986pp679698を参照されたい。Canny法は、前提条件等がなければ、最も高精度にエッジを抽出できるアルゴリズムとして注目されており、線の接続性を保持することができる。具体的に、Canny法のアルゴリズムを用いたエッジ量の抽出によって、例えば、図11aに示す外観画像から、図11bに示すようなエッジ画像を得ることができる。なお、図11b中の白抜きの部分がエッジ部分となる。図11aと比較すると、ヒロック、ボイド、異物の輪郭部及び変色部位の輪郭部の太線部分がエッジとして図11bに現れているのが解る。引き続き、チップ位置特定用情報から、第2の外観画像データの座標情報に対応する座標情報の第1の外観画像データを選択して取得しステップS216、取得した第1の外観画像データから、Canny法を用いて、エッジ量第1のエッジ量を抽出するステップS218。具体的に、第2の外観画像データの4隅の座標x0,y0~x1,y1と一致する座標を有する第1の外観画像データを取得してエッジ量を抽出する。引き続き、照合部203は、上記抽出した第1のエッジ量と第2のエッジ量とに基づき第1の外観画像データと第2の外観画像データとの照合を行うステップS220。具体的に、照合部203は、各画素の第1のエッジ量と該エッジ量と同じ座標位置の各画素の第2のエッジ量との差分をそれぞれ算出し、該算出した差分の絶対値の総和を算出する。そして、該総和と、予め設定された閾値とを比較して、該比較結果を照合結果としてRAM162等のメモリに記憶するステップS222。図11bの例では、各画素のエッジ量が0黒と1白の2値となっている。従って、両者の画素のエッジ量が一致する場合は、差分が1-1=0又は0-0=0となり、一致しない場合は、差分が1-0=1、0-1=-1となる。照合部203は、このような照合処理を、第2の外観情報に含まれる全ての第2の外観画像データに対して行うと共にステップS224のYes、全てのチップ位置特定用情報について行うステップS226のYes。照合処理が完了すると、判定部204は、メモリに記憶された照合結果に基づき、第2の外観情報と一致する第1の外観情報を有するチップ位置特定用情報があるか否かを判定するステップS228。具体的に、判定部204は、各半導体チップについて外観画像データが複数ある場合は、いずれの外観画像データについても上記総和が閾値以下となる照合結果を有するチップ位置特定用情報を一致すると判定する。一方、いずれか1つでも閾値より大きくなる照合結果を有する場合は、一致しない不一致と判定する。なお、判定部204は、一致すると判定されたチップ位置特定用情報が複数ある場合は、これらのうち最も一致度の高いものを選択して位置特定部205に出力する。一致するものがあると判定されるとステップS230のYes、引き続き、位置特定部205において、一致すると判定されたチップ位置特定用情報に基づき、第2の半導体チップの個片化前の半導体ウェハー上での位置を特定するステップS232。具体的に、位置特定部205は、一致すると判定されたチップ位置特定用情報に含まれる第1の半導体チップのウェハー上での位置情報の示す位置を、第2の半導体チップの個片化前の半導体ウェハー上での位置として特定する。更に、第2の半導体チップに対応するウェハーIDロットナンバーを含むを特定する。位置特定部205は、特定された位置情報と、ウェハーIDと、第2の外観情報と、第2の半導体チップの識別情報とを、関連データ取得部206に出力する。関連データ取得部206は、位置特定部205から取得した情報に基づき、ウェハーID及び半導体ウェハー上での位置情報に対応する関連データの取得要求を生成しステップS234、該生成した取得要求をデータ通信部200を介して、各装置へと送信するステップS236。そして、関連データ取得部206は、上記送信した取得要求に対応する関連データを受信するとステップS238のYes、該受信した関連データと、特定された位置情報と、ウェハーIDと、第2の外観情報と、第2の半導体チップの識別情報とを対応付けて、データ記憶部207に記憶するステップS240。作用,効果上記実施形態におけるチップ位置特定システム1であれば、外観検査装置10において、半導体ウェハー上に区画形成された各第1の半導体チップのパターン面を撮像して、該撮像して得られる外観画像データに基づき、パターン面における外観上の特徴部位の画像データ第1の外観画像データ、特徴部位のサイズデータ、特徴部位の座標情報等を含む第1の外観情報を生成することができる。更に、各第1の半導体チップの半導体ウェハー上での位置情報、ウェハーID、ロットナンバーを取得して、これらの情報と、第1の外観情報とを対応付けてなるチップ位置特定用情報を生成して、該生成したチップ位置特定用情報をデータベースとして記憶保持することができる。更に、外観検査装置10において、第1の半導体チップを個片化した第2の半導体チップについて、デキャップ後の第2の半導体チップのパターン面を撮像して、該撮像して得られる外観画像データに基づき、パターン面における外観上の特徴部位の画像データ第2の外観画像データ、特徴部位のサイズデータ、特徴部位の座標情報を含む第2の外観情報を生成することができる。そして、生成した第2の外観情報をチップ位置特定装置20に送信することができる。また、チップ位置特定装置20において、第2の外観情報における特徴部位の座標情報に基づく取得要求を外観検査装置10に送信し、該座標位置と同じ位置の特徴部位の外観情報を有するチップ位置特定用情報を取得することができる。更に、第2の外観情報における第2の外観画像データ又は第2のサイズデータと、該データに対応する第2の座標情報と同じ座標の、チップ位置特定用情報における第1の外観画像データ又は第1のサイズデータとを照合することができる。具体的に、第1の外観画像データと第2の外観画像データとの照合処理については、両者の各画素のエッジ量をCanny法などのエッジ抽出アルゴリズムを使用して抽出する。そして、抽出した両者のエッジ量の同じ画素位置同士の差分を算出し、これら差分の絶対値の総和を算出し、該算出した総和と予め設定した閾値とを比較するなどして照合を行う。また、第1のサイズデータと第2のサイズデータとの照合処理については、データをそのまま用いて、両者の差分を算出し、該差分の絶対値と予め設定した閾値とを比較するなどして照合を行う。更に、チップ位置特定装置20において、上記照合結果に基づき、第2の外観情報と一致する第1の外観情報を有するチップ位置特定用情報があるか否かを判定し、一致するものが有ると判定した場合に、該一致するチップ位置特定用情報に含まれる半導体ウェハー上での位置情報の示す位置を、第2の外観情報に対応する第2の半導体チップの個片化前の半導体ウェハー上での位置として特定することができる。また、位置だけではなく、第2の半導体チップに対応するウェハーID、ロットナンバーも特定することができる。更に、上記特定されたウェハーID及びロットナンバーに基づき、各測定装置3~4から、工程内加工パラメータ、第1の電気特性データ、第2の電気特性データ等の関連データを取得し、これら関連データと、第2の半導体チップの識別情報と、個片化前の半導体ウェハー上での位置情報と、第2の外観情報と、ウェハーID及びロットナンバーの情報とを対応付けて、データベースに記録保持することができる。以上のことから、第2の半導体チップの個片化前の半導体ウェハー上での位置を特定するにあたって、各第1の半導体チップの製造工程において、位置を特定するための、特別な加工工程、特別な加工装置を不要とすると共に、位置を特定するための、チップ識別パターンの形成もしくはチップ識別回路の配置等を不要とすることができる。従って、簡易に且つ低コストで個片化後の半導体チップの個片化前の半導体ウェハー上での位置を特定することができる。また、位置の特定された第2の半導体チップに係る半導体ウェハーのウェハーID及びロットナンバーに対応する上記関連データを、第2の半導体チップの識別情報と対応付けて記憶することができるので、位置の特定後に、記憶された関連データを読み出し、読み出した関連データを解析することによって、第2の半導体チップの故障原因の究明等を容易に行うことができる。変形例以上、本発明の実施形態について説明したが、本発明は、上記実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態をとり得ることはいうまでもない。例えば、上記実施形態においては、外観検査装置10が、第1の半導体チップ及び第2の半導体チップの外観情報を測定する構成としたが、この構成に限らず、第1の半導体チップの外観情報を測定する装置と、第2の半導体チップの外観情報を測定する装置とを異なる装置とした構成など他の構成としてもよい。また、上記実施形態においては、チップ位置特定装置20が、個片化後の第2の半導体チップの個片化前の半導体ウェハー上での位置を特定する構成としたが、この構成に限らず、例えば、外観検査装置10が、チップ位置特定装置20の各機能を有する構成とするなど他の構成としてもよい。また、上記実施形態においては、第1の外観情報及び第2の外観情報として、特徴部位の外観画像データと特徴部位のサイズデータとを測定する例を説明したが、この構成に限らない。例えば、パターン面への照射光に対する散乱光の特性を外観情報として測定したり、パターン面の輝度のヒストグラムを外観情報として測定したりするなど、各第1の半導体チップにおいて外観上の固有の情報であれば他の情報を測定する構成としてもよい。また、上記実施形態においては、複数種類の特徴要素を含む特徴部位の画像データ外観画像データからエッジ量を抽出して、該抽出したエッジ量に基づき照合処理を行う構成を例に挙げて説明したが、この構成に限らない。例えば、特徴要素の種類に応じて適切なエッジ抽出アルゴリズムを利用する構成や、エッジ量ではなく、輝度変化情報等グレースケール画像、ヒストグラムなどを抽出し、該抽出した輝度変化情報等に基づき照合処理を行う構成とするなど他の構成としてもよい。また、上記実施形態においては、各外観画像データについて、エッジ量の差分の絶対値の総和を算出して照合処理を行って、各外観画像データの照合結果を得る構成を例に挙げて説明したが、この構成に限らない。例えば、複数種類の第1及び第2の外観画像データを照合する場合は、これら複数種類の第1及び第2の外観画像データにおける各同じ種類の第1及び第2の外観画像データから抽出したエッジ量の対応する画素同士の差分値を算出し、複数種類の第1及び第2の外観画像データの全ての差分値の絶対値の総和を算出する。そして、この総和と予め設定した閾値とを比較することで照合を行う構成とするなど他の構成としてもよい。また、上記実施形態においては、製品出荷後に不良の見つかった不良チップを回収して、位置特定を行う構成を例に挙げて説明したが、この構成に限らない。位置特定を行うタイミングは、半導体ウェハー上に形成された複数の第1の半導体集積回路を、ダイシングによってチップ単位に切り出した後のタイミングであればよく、製品出荷後の不良発見時とは別のタイミングで位置特定を行う構成としてもよい。例えば、ダイシング工程により切断後のチップ、ダイシング後のダイボンディング工程によって選別されたチップ、選別後のワイヤボンディング工程によって配線後のチップなどに対して目視等によって異変を発見後のタイミング等において位置特定を行ってもよい。他にも、配線後のモールディング工程によってモールド封止後のチップ、モールド封止後のリード加工工程によって加工後のチップ、リード加工後のマーキング工程によってマーキング後のチップなどに対して異変を発見後のタイミングで位置特定を行ってもよい。本発明との対応関係以上説明した実施形態において、外観検査装置10における撮像部103及び画像処理部105は、本発明に係るチップ位置特定用情報測定手段及び外観情報測定手段に対応する。また、外観検査装置10におけるデータ処理部106及びデータ記憶部107は、本発明に係るチップ位置特定用情報記憶手段に対応する。また、チップ位置特定装置20における、照合部203は、本発明に係る照合手段に対応し、判定部204は、本発明に係る判定手段に対応し、位置特定部205は、本発明に係る位置特定手段に対応する。また、チップ位置特定装置20における、データ通信部200及び外観情報取得部201は、本発明に係る外観情報取得手段に対応し、データ通信部200及び位置特定用情報取得部202は、本発明に係るチップ位置特定用情報取得手段に対応する。また、ステップS104~S114は、本発明に係るチップ位置特定用情報測定ステップに対応し、ステップS116,S118,S124は、本発明に係るチップ位置特定用情報記憶ステップに対応し、ステップS130~S136は、本発明に係る外観情報測定ステップに対応する。また、ステップS200は、本発明に係る外観情報取得ステップに対応し、ステップS202~S208は、本発明に係るチップ位置特定用情報取得ステップに対応する。また、ステップS210~S222は、本発明に係る照合ステップに対応し、ステップS228~S230は、本発明に係る判定ステップに対応し、ステップS232は、本発明に係る位置特定ステップに対応する。"