"基準電圧源を提供する段階と、加算増幅器を提供する段階と、前記基準電圧源と加算増幅器との間に並列に接続されたn個のスイッチトキャパシタ素子を提供する段階と、まず動作状態となった各スイッチトキャパシタ素子に電荷を充電し、次に繰り返し処理におけるタイムスロットの固定整数回の各回ごとに前記動作状態となったスイッチトキャパシタ素子の電荷総量を測定するため所定の数のスイッチトキャパシタ素子を選択的に動作させる段階とを具備し、前記所定の数は、0からnの範囲であることを特徴とするランプ波発生方法。前記スイッチトキャパシタ素子は、均等に重み付けされることを特徴とする請求項1に記載の方法。前記タイムスロットの数は2nであることを特徴とする請求項1に記載の方法。各スイッチトキャパシタ素子によって注入された電荷の誤差は調和がとれていることを特徴とする請求項1に記載の方法。基準電圧源と、加算増幅器と、前記基準電圧源と加算増幅器との間に並列に接続されたn個のスイッチトキャパシタ素子と、まず動作状態となった各スイッチトキャパシタ素子に電荷を充電し、次に繰り返し処理におけるタイムスロットの固定整数回の各回ごとに前記動作状態となったスイッチトキャパシタ素子の電荷総量を測定するため所定の回数選択的に動作させるスイッチトキャパシタ素子とを具備し、前記所定の数は、0からnの範囲であることを特徴とするランプ波発生器回路。前記スイッチトキャパシタ素子は、均等に重み付けされることを特徴とする請求項5に記載のランプ波発生器回路。前記タイムスロットの数は2nであることを特徴とする請求項5に記載のランプ波発生器回路。各スイッチトキャパシタ素子によって注入された電荷の誤差は調和がとれていることを特徴とする請求項5に記載のランプ波発生器回路。基準電圧源と、入力端子と出力端子を有する加算演算器と、前記基準電圧源と前記加算演算器の前記入力端子との間に並列に接続されたn個のスイッチトキャパシタ素子と、まず動作状態となった各スイッチトキャパシタ素子に電荷を充電し、次に繰り返し処理におけるタイムスロットの固定整数回の各回ごとに前記動作状態となったスイッチトキャパシタ素子の電荷総量を測定するため所定の回数選択的に動作させるスイッチトキャパシタ素子と、前記加算演算器の前記出力端子に接続されたシングルスロープ型アナログデジタル変換器とを具備し、前記所定の数は、0からnの範囲であり、前記シングルスロープ型アナログデジタル変換器は、アナログ入力端子とデジタル出力端子とを有することを特徴とするランプ波発生器回路。基準電圧源と、入力端子と出力端子を有する加算演算器と、前記基準電圧源と前記加算演算器の前記入力端子との間に並列に接続されたn個のスイッチトキャパシタ素子と、まず動作状態となった各スイッチトキャパシタ素子に電荷を充電し、次に繰り返し処理におけるタイムスロットの固定整数回の各回ごとに前記動作状態となったスイッチトキャパシタ素子の電荷総量を測定するため所定の回数選択的に動作させるスイッチトキャパシタ素子と、前記加算演算器の前記出力端子に接続された複数のシングルスロープ型アナログデジタル変換器とを具備し、前記所定の数は、0からnの範囲であり、前記シングルスロープ型アナログデジタル変換器の各々は、アナログ入力端子とデジタル出力端子とを有し前記シングルスロープ型アナログデジタル変換器の各々の前記アナログ入力端子は、イメージングアレイの唯一の共通出力端子に接続されていることを特徴とするランプ波発生器回路。そこで、傾きを段階的に増加したランプ波を発生する新しいユニット素子のアプローチを提案する。上記アプローチは、傾きを段階的に増加したランプ波の間に生じる非直線性から上記の電荷注入誤差を排除するためにユニット素子をローテンションして用いる。上記アプローチも、非直線性の原因として入力電圧源を排除している。本発明の一態様によれば、ステップサイズは、ユニットセル及び単一の基準電圧を用いることによって線形的な相関を有するようにしている。異なるステップサイズを得るため、異なるユニットセル値が各ステップサイズに使用される。上記ステップサイズが各ステップにおける電荷注入総量に相当するので、キャパシタンスか電圧のいずれかを変化させてもよい。電荷注入誤差が電圧を段階的に変化する従来のアプローチを非実用的なものとしてしまうことが見てとれる。ユニット素子は、ユニットコンデンサを含むだけでなく、それ固有のユニットスイッチも含むべきである。スイッチを、異なるユニットセル間で共有してはならない。なぜならばスイッチ素子からの電荷注入はユニットサイズを有していなければならないからである。当業者は、本発明の以下の記載は一例に過ぎず、なんらかの限定をするものではないことを理解する。本発明の他の実施形態は、上記の当業者に対してその実施形態を容易に示唆している。ここで図5を参照すれば、ブロック図は、本発明の別の実施形態によると、複数のユニット素子626466687072を含むランプ波発生回路60を例として図示している。図5が当業者への説明のみを目的として6つのユニット素子を図示する一方、本発明の実際の実施形態は、特定の用途の必要性に応じて多数の異なるユニット素子を具備してもよい。各ユニット素子626466687072は、図2のユニット素子12の例として図示するように構成されている。上記ユニット素子626466687072は、Vref電圧源74及び、演算増幅器76の反転入力端子に全て接続されている。帰還コンデンサ78は、出力端子80と演算増幅器76の反転入力端子との間に接続されている。本発明の動作を示すために用いられている本発明の実施形態において、16個のユニット素子を使用している。50fFのコンデンサ、及び24mVの入力電圧を、12fCのステップサイズを得るために使用している。16個のユニットエレメントを上記の例として使用しているので、所与の傾きのためのステップサイズは161の比に変更してもよい。単位ステップサイズを有するランプ波を生成するため、回路は、1回につき1ユニット素子ずつ使用するが、全16個のユニット素子内でローテーションすることによって動作してもよい。例えば、第1ステップで、第一ユニット素子62のコンデンサを充電し、その後その電荷を増幅器の入力端子に移動させる。次に、第二ユニット素子64のみを使用する。その後、ユニット素子666870最終ユニット素子72まで一つずつを続けて使用していく。上記により一回の充電サイクルが完了する。最終ユニット素子72が使用された後、第一ユニット素子62に戻って次のステップが開始する。上記におけるユニット素子62乃至ユニット素子72の使用順番は、一例に過ぎないし、且つ当業者は、各充電サイクルにおいて一様に全ユニット素子を使用するあらゆるアルゴリズムが用いられることが理解される。デコード処理、及び上記回路内外のユニット素子に設置されているスイッチの制御は、従来技術においてよく知られている。上記の実施形態において、第1ステップの電荷は、QstepVinC1Qerr1となる。第16ステップ後、全電荷は、QtotalVinQerr1Qerr2Qerr16となる。ここで、Qerr1乃至Qerr16は、第1ステップ乃至第16ステップそれぞれにおける全誤差を表している。図5の回路は、異なるステップサイズを実現するように動作してもよい。例えば、2つのユニットからなるステップサイズを、2つからなる同一グループにおける単一素子として動作していることに基づいて実現してもよい。上記のステップサイズは、上述した単位ステップサイズの二倍のサイズとなり、且つ同一の入力電圧Vrefを用いて1回につき2ユニット素子ずつ使用する。これは、基準電圧スケーリングが不明確であることにより生じた電圧の不整合に起因する誤差を排除している。単位ステップサイズを生成する場合、ユニット素子62乃至ユニット素子72の各々をローテーション形式で使用する。一実施形態において、第1ステップを始めの2ユニット素子を一緒に使用して生成してもよい。次のステップでは、第3番目及び第4番目を使用してもよいし、以降も同様である。上記単位ステップサイズの生成は16個のステップの後に全ユニット素子が使用されるのに対し、8つのステップの後に全素子が使用されることに注目すべきである。上記の実施形態において、第1ステップの電荷は、QstepVinQerr1Qerr2となる。8つのステップの後に、全電荷は、QtotalVinQerr1Qerr2Qerr16となる。上記ステップサイズは、1回につき4ユニット素子ずつ用いることによって更に倍化し、8ユニット素子ずつ用いることによってその更に倍化し、そして16個のユニット素子全てを同時に用いることによってその更に倍化してもよい。毎回、同一の入力電圧Vrefを使用する。上記の実施形態において、第1ステップの電荷は、QstepVinQerr1Qerr2Qerr16となる。電荷の合計は、16個のステップの後の単位ステップサイズ、8つのステップの後の2xステップサイズ、及び4つのステップの後の4xステップサイズにおけるQtotalが全く同一となる。ここで図6を参照すれば、グラフは、本発明によりランプ波発生器60を動作させた場合における、1x、2x、4x、8x、及び16xステップサイズを用いることによって得られるランプ波の傾きを図示している。ランプ波の全体的な傾きを、入力電圧Vrefを変化させることによって変化させてもよい。これは、可変電圧源としてVref電圧源を構成することによって実現してもよい。入力電圧をスケーリングする正確な方法は、本願明細書では提案しない。しかしながら、当業者であれば、正確にスケーリングされた電圧を使用したとしても、電圧ベースのスケーリングを用いてステップサイズの線形的なスケーリングを行うことを上記電荷誤差が妨げることを理解する。幸いにも、本発明のシステムは、スケーリングされたランプ波におけるそのような誤差に対して耐性があるが、傾きを段階的に増加したランプ波におけるスケールの不正確さへの耐性はない。それ故、システムが誤差に耐性を持つようにランプ波形を変化させるために電圧スケーリングを使用するとともに、極度のスケール精度を必要とするステップサイズをスケーリングするためにユニット素子スケーリングを使用することを、本発明のシステムは有利に用いることができる。電荷注入の主な悪影響は、本発明の電荷注入方法を用いることによって回避する。16個のユニットステップの後、全電荷注入は、Qinj1Qinj2Qinj16となる。これは、シングルスロープを生成するため全ユニットエレメント同時に切り替えた場合に想定される電荷注入と一致する。双方のケースにとって同一の電圧を用いることによって、基準電圧スケーリング誤差の影響も排除される。本発明の別の実施形態によれば、分数利得を実現してもよい。分数利得は、ステップサイズをディザリングすることによって実現される。上記提案された実施形態において、ΔΣ変調器は、分数利得を手助けするためユニット素子ランプ波発生器より前に設置する。ローパスフィルタが、分数ステップを平滑化するために上記変調器の後に設定する。分数利得を生成するランプ波発生器システム90のブロック図を、図7に示す。N個の整数ビット及びM個の小数ビットは、ΔΣ変調器92に入力される。ΔΣ変調器92の出力は、生のアナログランプ信号を出力するランプ波発生器94におけるユニット素子を選択有効化する。ローパスフィルタ96は、変調されたランプ信号を平滑化する。表1は、本発明の上記の実施形態を示している。表中の各セルは、1つのタイムスロットを表している。簡単にするため、16個のタイムスロットで示すが、当業者は、本発明の本実施形態によって限定されないことを理解する。ユニット素子ABCDのいくつかを、各タイムスロットの間中、ON状態にしてもよい。表1に示した実施形態において、0,1,2個の素子が、各タイムスロットの間中、ON状態となる。全ユニット素子は、正確な利得比を保つため充電サイクルごとに正確に使用されるべきである。上記ローパスフィルタ96は、変調されたランプ信号を平滑化する。図8は、ランプ波形上のローパスフィルタの効果を示すグラフ図である。図8は、014の分数ステップサイズを示している。上記ランプ波発生器94は、階段状の波形を出力する。ローパスフィルタ96の後、上記波形は平滑化される。上記ローパスフィルタのバンド幅に対するランプ波用クロック周波数の比が分数のパターン長より高いのであれば、そのとき変調器における切捨て及び有限個のユニット素子により生じる誤差は、所望の分数ステップサイズより小さくなる。上記様式において、上記システムの分解能を、生のランプ波発生器の公称ステップサイズから分数型分解能へと増大させる。上記ローパスフィルタのバンド幅が約3MHzであり、且つランプ波用クロック周波数が100MHz以上であるならば、標本クロック周波数に対するバンド幅の比は3100となる。4bitワードにおける最大パターン長は16である。それ故、ローパスフィルタに対する標本クロック周波数の比は331である。この値は、標本数が16個である最大パターン長より大きくなっている。それ故、ランプ波システムは、公称ステップサイズより大きい16倍の分数型分解能とほぼ等しい分解能で動作するはずである。上記ローパスフィルタを、図4の生のランプ波発生器出力とコンパレータ46の間の帯域幅制限電圧バッファによって実装してもよい。ランプ波用クロック周波数と等しいバンド幅を有する増幅器の装置は、所要の電力が原因で実際は実現できない。つまり、ローパスフィルタと同様に上記増幅器は、低電力ランプ波設計において有利となる。本発明の実施形態及び活用を図示するとともに記載してきた一方で、これまでに述べてきた以上に更に多くの変形が本発明の概念を逸脱しない限り可能であることは技術分野における当業者には明らかである。それ故、本発明は、添付の特許請求の範囲の精神を除いて限定されない。"