発光素子と、前記発光素子と対に設けられた受光素子と、前記受光素子の出力に応じてスイッチングするスイッチ素子と、抵抗と、を備え、前記受光素子の入力端子には、前記スイッチ素子の出力端子が接続され、前記受光素子の出力端子には、前記スイッチ素子の制御端子と、前記抵抗の一端と、が接続され、前記抵抗の他端には、前記スイッチ素子の入力端子が接続されることを特徴とする半導体リレー。前記半導体リレーの出力電圧から前記スイッチ素子の閾値電圧を減算した値と比べて、前記受光素子に光電流が流れている場合における前記抵抗の両端の電位差が大きくなるように、当該抵抗の抵抗値が設定されることを特徴とする請求項1に記載の半導体リレー。発光素子と、前記発光素子と対に設けられた受光素子と、前記受光素子の出力に応じてスイッチングする複数のスイッチ素子と、前記複数のスイッチ素子と対に設けられた複数の抵抗と、を備え、前記複数のスイッチ素子は、直列接続されるとともに、前記受光素子および前記複数の抵抗は、直列接続され、当該複数のスイッチ素子を直列接続したものと、当該受光素子および複数の抵抗を直列接続したものとは、並列接続され、前記受光素子の入力端子には、前記複数のスイッチ素子のうち端部に設けられたものの出力端子が接続され、前記受光素子の出力端子には、前記複数のスイッチ素子のうち端部に設けられたものの制御端子が接続され、前記複数の抵抗のそれぞれの一端には、当該抵抗と対に設けられたスイッチ素子の制御端子が接続されることを特徴とする半導体リレー。前記受光素子は、PN接合を少なくとも1つ有する素子で構成されることを特徴とする請求項1から3のいずれかに記載の半導体リレー。フォトダイオードPD1~PDnのそれぞれで発生する起電力は、比較的小さい。このため、スイッチ素子Qがオン状態になるまでゲート-ソース間電圧を上昇させるためには、フォトダイオードPD1~PDnのように、複数のフォトダイオードを設ける必要があった。したがって、半導体リレー100を小型化するのが困難であった。上述の課題に鑑み、本発明は、半導体リレーを小型化することを目的とする。本発明は、上述の課題を解決するために、以下の事項を提案している。1本発明は、発光素子例えば、図1、2の発光ダイオードLDに相当と、前記発光素子と対に設けられた受光素子例えば、図1のフォトダイオードPDや、図2のフォトトランジスタPTに相当と、前記受光素子の出力に応じてスイッチングするスイッチ素子例えば、図1、2のスイッチ素子Qに相当と、抵抗例えば、図1、2の抵抗Rに相当と、を備え、前記受光素子の入力端子例えば、図1のフォトダイオードPDのアノードや、図2のフォトトランジスタPTのコレクタに相当には、前記スイッチ素子の出力端子例えば、図1、2のスイッチ素子Qのソースに相当が接続され、前記受光素子の出力端子例えば、図1のフォトダイオードPDのカソードや、図2のフォトトランジスタPTのエミッタに相当には、前記スイッチ素子の制御端子例えば、図1、2のスイッチ素子Qのゲートに相当と、前記抵抗の一端例えば、図1、2の抵抗Rの一端に相当と、が接続され、前記抵抗の他端例えば、図1、2の抵抗Rの他端に相当には、前記スイッチ素子の入力端子例えば、図1、2のスイッチ素子Qのドレインに相当が接続されることを特徴とする半導体リレーを提案している。この発明によれば、半導体リレーに、発光素子、受光素子、スイッチ素子、および抵抗を設けた。そして、受光素子の入力端子に、スイッチ素子の出力端子を接続した。また、受光素子の出力端子に、スイッチ素子の制御端子と、抵抗の一端と、を接続した。また、抵抗の他端に、スイッチ素子の入力端子を接続した。このため、発光素子から光を出射させない場合には、受光素子に光電流が流れないため、スイッチ素子の制御端子に、抵抗を介して半導体リレーの出力電圧を印加することができる。これによれば、スイッチ素子について、出力端子を基準とした制御端子の電圧を閾値電圧以上にして、このスイッチ素子をオン状態またはオフ状態にすることができる。一方、発光素子から光を出射させる場合には、受光素子に光電流が流れ、この光電流が抵抗を流れる。抵抗に光電流が流れると、抵抗の両端に電位差が生じる。このため、半導体リレーの出力電圧からスイッチ素子の閾値電圧を減算した値と比べて、受光素子に光電流が流れている場合における抵抗の両端の電位差が高くなるように、抵抗の抵抗値を設定することで、スイッチ素子について、出力端子を基準とした制御端子の電圧を閾値電圧未満にして、このスイッチ素子をオフ状態またはオン状態にすることができる。以上によれば、一対の発光素子および受光素子と、抵抗と、により、スイッチ素子のオンオフを制御することができる。このため、図4に示したフォトダイオードPD1~PDnのように複数の受光素子を半導体リレーに設ける必要がないため、半導体リレーを小型化することができる。2本発明は、1の半導体リレーについて、前記半導体リレーの出力電圧から前記スイッチ素子の閾値電圧を減算した値と比べて、前記受光素子に光電流が流れている場合における前記抵抗の両端の電位差が大きくなるように、当該抵抗の抵抗値が設定されることを特徴とする半導体リレーを提案している。この発明によれば、半導体リレーの出力電圧からスイッチ素子の閾値電圧を減算した値と比べて、受光素子に光電流が流れている場合における抵抗の両端の電位差が大きくなるように、抵抗の抵抗値を設定することとした。このため、受光素子に光電流が流れると、スイッチ素子について、出力端子を基準とした制御端子の電圧を閾値電圧未満にすることができる。3本発明は、発光素子例えば、図3の発光ダイオードLDに相当と、前記発光素子と対に設けられた受光素子例えば、図3のフォトダイオードPDに相当と、前記受光素子の出力に応じてスイッチングする複数のスイッチ素子例えば、図3のスイッチ素子Q1~Q3に相当と、前記複数のスイッチ素子と対に設けられた複数の抵抗例えば、図3の抵抗R1~R3に相当と、を備え、前記複数のスイッチ素子は、直列接続されるとともに、前記受光素子および前記複数の抵抗は、直列接続され、当該複数のスイッチ素子を直列接続したものと、当該受光素子および複数の抵抗を直列接続したものとは、並列接続され、前記受光素子の入力端子例えば、図3のフォトダイオードPDのアノードに相当には、前記複数のスイッチ素子のうち端部に設けられたものの出力端子例えば、図3のスイッチ素子Q1のソースに相当が接続され、前記受光素子の出力端子例えば、図3のフォトダイオードPDのカソードに相当には、前記複数のスイッチ素子のうち端部に設けられたものの制御端子例えば、図3のスイッチ素子Q1のゲートに相当が接続され、前記複数の抵抗のそれぞれの一端例えば、図3の抵抗R1~R3のそれぞれの一端に相当には、当該抵抗と対に設けられたスイッチ素子の制御端子例えば、図3のスイッチ素子Q1~Q3のそれぞれのゲートに相当が接続されることを特徴とする半導体リレーを提案している。この発明によれば、半導体リレーに、発光素子と、受光素子と、複数のスイッチ素子と、複数のスイッチ素子と対に設けられた複数の抵抗と、を設けた。そして、複数のスイッチ素子を直列接続するとともに、受光素子および複数の抵抗を直列接続し、これら複数のスイッチ素子を直列接続したものと、これら受光素子および複数の抵抗を直列接続したものと、を並列接続することとした。また、受光素子の入力端子に、複数のスイッチ素子のうち端部に設けられたものの出力端子を接続した。また、受光素子の出力端子に、複数のスイッチ素子のうち端部に設けられたものの制御端子を接続した。また、複数の抵抗のそれぞれの一端に、その抵抗と対に設けられたスイッチ素子の制御端子を接続した。このため、1の半導体リレーと同様に、一対の発光素子および受光素子と、複数の抵抗と、により、複数のスイッチ素子のオンオフを制御することができる。したがって、図4に示したフォトダイオードPD1~PDnのように複数の受光素子を半導体リレーに設ける必要がないため、半導体リレーを小型化することができる。また、複数の直列接続されたスイッチ素子を備えているため、スイッチ素子を1つしか備えていない場合と比べて、耐圧を高くすることができる。また、全てのスイッチ素子がオン状態である場合、それぞれのスイッチ素子の出力端子が略同電位となる。このため、これらスイッチ素子が背負う電圧はほとんど無い。したがって、1の半導体リレーと比べて、設けられているスイッチ素子が増加しているにもかかわらず、全てのスイッチ素子がオン状態である場合における損失が増加してしまうのを抑えることができる。4本発明は、1~3のいずれかの半導体リレーについて、前記受光素子は、PN接合を少なくとも1つ有する素子で構成されることを特徴とする半導体リレーを提案している。この発明によれば、受光素子を、PN接合を少なくとも1つ有する素子で構成することとした。これによれば、発光素子から光を出射させるか否かにより、受光素子をオンオフさせて、スイッチ素子をオンオフさせることができる。本発明によれば、半導体リレーを小型化することができる。以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。<第1実施形態>[半導体リレー1の構成]図1は、本発明の第1実施形態に係る半導体リレー1の回路図である。半導体リレー1は、図4に示した従来例に係る半導体リレー100とは、フォトダイオードPD1~PDnの代わりにフォトダイオードPDおよび抵抗Rを備える点が異なる。なお、半導体リレー1において、半導体リレー100と同一構成要件については、同一符号を付し、その説明を省略する。フォトダイオードPDは、発光ダイオードLDと対に設けられ、フォトダイオードPDのアノードには、スイッチ素子Qのソースと、端子P4と、が接続される。フォトダイオードPDのカソードには、スイッチ素子Qのゲートと、抵抗Rの一端と、が接続される。抵抗Rの他端には、スイッチ素子Qのドレインと、端子P3と、が接続される。[半導体リレー1の動作]以上の構成を備える半導体リレー1は、端子P2を基準とした端子P1の電圧を制御して、スイッチ素子Qのオンオフを制御することで、端子P4を基準として端子P3から出力する電圧を制御する。具体的には、端子P2を基準とした端子P1の電圧を制御して、発光ダイオードLDに電流を流さない場合には、発光ダイオードLDから光が出射されない。このため、フォトダイオードPDが受光せず、フォトダイオードPDに光電流が流れない。したがって、端子P3の電圧が抵抗Rを介してスイッチ素子Qのゲートに印加される。そして、スイッチ素子Qのゲート-ソース間電圧がスイッチ素子Qの閾値電圧以上であれば、スイッチ素子Qがオン状態になり、端子P3と端子P4とが導通する。一方、端子P2を基準とした端子P1の電圧を制御して、発光ダイオードLDに電流を流した場合には、発光ダイオードLDから光が出射され、この光がフォトダイオードPDで受光される。受光したフォトダイオードPDでは、起電力が発生し、光電流が流れる。この光電流は、抵抗Rを流れる。抵抗Rに光電流が流れると、抵抗Rの両端に電位差が生じる。ここで、端子P3の電圧からスイッチ素子Qの閾値電圧を減算した値と比べて、光電流が流れている場合における抵抗Rの両端の電位差が大きくなるように、抵抗Rの抵抗値は設定されているものとする。これによれば、抵抗Rに光電流が流れると、スイッチ素子Qのゲート-ソース間電圧が閾値電圧未満になるので、スイッチ素子Qがオフ状態になり、端子P3と端子P4とが絶縁される。以上の半導体リレー1によれば、以下の効果を奏することができる。一対の発光ダイオードLDおよびフォトダイオードPDと、抵抗Rと、により、スイッチ素子Qのオンオフを制御することができる。このため、図4に示したフォトダイオードPD1~PDnのように複数の受光素子を半導体リレーに設ける必要がないため、半導体リレーを小型化することができる。<第2実施形態>[半導体リレー1Aの構成]図2は、本発明の第2実施形態に係る半導体リレー1Aの回路図である。半導体リレー1Aは、図1に示した本発明の第1実施形態に係る半導体リレー1とは、フォトダイオードPDの代わりにフォトトランジスタPTを備える点が異なる。なお、半導体リレー1Aにおいて、半導体リレー1と同一構成要件については、同一符号を付し、その説明を省略する。フォトトランジスタPTのコレクタには、スイッチ素子Qのソースと、端子P4と、が接続される。フォトトランジスタPTのエミッタには、スイッチ素子Qのゲートと、抵抗Rの一端と、が接続される。以上の構成を備える半導体リレー1Aは、半導体リレー1と同様に、端子P2を基準とした端子P1の電圧を制御して、スイッチ素子Qのオンオフを制御することで、端子P4を基準として端子P3から出力する電圧を制御する。以上の半導体リレー1Aによれば、半導体リレー1が奏することのできる上述の効果と同様の効果を奏することができる。<第3実施形態>[半導体リレー1Bの構成]図3は、本発明の第3実施形態に係る半導体リレー1Bの回路図である。半導体リレー1Bは、図1に示した本発明の第1実施形態に係る半導体リレー1とは、スイッチ素子Qの代わりにスイッチ素子Q1~Q3を備える点と、抵抗Rの代わりに抵抗R1~R3を備える点と、が異なる。なお、半導体リレー1Bにおいて、半導体リレー1と同一構成要件については、同一符号を付し、その説明を省略する。抵抗R1~R3のそれぞれは、スイッチ素子Q1~Q3のそれぞれと対に設けられる。スイッチ素子Q1~Q3は、NチャネルMOSFETで構成されており、直列接続される。具体的には、スイッチ素子Q1のドレインには、スイッチ素子Q2のソースが接続され、スイッチ素子Q2のドレインには、スイッチ素子Q3のソースが接続される。フォトダイオードPDおよび抵抗R1~R3は、直列接続される。具体的には、フォトダイオードPDのカソードには、抵抗R1の一端が接続され、抵抗R1の他端には、抵抗R2の一端が接続され、抵抗R2の他端には、抵抗R3の一端が接続される。スイッチ素子Q1~Q3を直列接続したものと、フォトダイオードPDおよび抵抗R1~R3を直列接続したものとは、並列接続される。具体的には、スイッチ素子Q1のソースには、フォトダイオードPDのアノードが接続され、スイッチ素子Q3のドレインには、抵抗R3の他端が接続される。抵抗R1~R3のそれぞれの一端には、スイッチ素子Q1~Q3のうち対に設けられたもののゲートが接続される。具体的には、抵抗R1の一端には、抵抗R1と対に設けられたスイッチ素子Q1のゲートが接続される。また、抵抗R2の一端には、抵抗R2と対に設けられたスイッチ素子Q2のゲートが接続される。また、抵抗R3の一端には、抵抗R3と対に設けられたスイッチ素子Q3のゲートが接続される。抵抗R3の他端と、スイッチ素子Q3のドレインとには、端子P3が接続される。また、フォトダイオードPDのアノードと、スイッチ素子Q1のソースとには、端子P4が接続される。[半導体リレー1Bの動作]以上の構成を備える半導体リレー1Bは、半導体リレー1と同様に、端子P2を基準とした端子P1の電圧を制御して、スイッチ素子Q1~Q3のオンオフを制御することで、端子P4を基準として端子P3から出力する電圧を制御する。以上の半導体リレー1Bによれば、半導体リレー1が奏することのできる上述の効果に加えて、以下の効果を奏することができる。半導体リレー1Bは、スイッチ素子Q1~Q3の3つの直列接続されたスイッチ素子を備えているため、半導体リレー1のようにスイッチ素子を1つしか備えていない場合と比べて、端子P4を基準とした端子P3の耐圧を高くすることができる。また、端子P3と端子P4とが導通している場合、すなわちスイッチ素子Q1~Q3がオン状態である場合、スイッチ素子Q1~Q3のそれぞれのソース電圧は、端子P4の電圧と略等しい。このため、スイッチ素子Q1~Q3のそれぞれが背負う電圧はほとんど無い。したがって、半導体リレー1Bは、半導体リレー1と比べて、設けられているスイッチ素子が増加しているにもかかわらず、端子P3と端子P4とが導通している場合に損失が増加してしまうのを抑えることができる。本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、上述の各実施形態では、スイッチ素子Qやスイッチ素子Q1~Q3を、NチャネルMOSFETで構成したが、これに限らず、出力端子を基準とした制御端子の電圧に応じてオンオフするもので構成すればよく、例えばPチャネルMOSFETで構成してもよい。また、上述の第3実施形態では、スイッチ素子Q1~Q3の3つのスイッチ素子と、抵抗R1~R3の3つの抵抗と、を半導体リレー1Bに設けたが、これに限らない。例えば、半導体リレーに、スイッチ素子および抵抗をそれぞれ2つずつ設けたり、5つずつ設けたりしてもよい。また、上述の第1実施形態および第3実施形態では、受光素子としてフォトダイオードPDを用い、上述の第2実施形態では、受光素子としてフォトトランジスタPTを用いたが、これに限らず、受光素子としては、PN接合を少なくとも1つ有する素子を用いることができる。