第1の不純物濃度を有する第1導電型の半導体基体の一方の表面側に形成されたソース電極から前記半導体基体の他方の表面側に形成されたドレイン電極に向けて前記半導体基体の厚さ方向に流れる電流のスイッチングを、前記半導体基体の一方の表面に形成された絶縁ゲートトランジスタのゲート電極に与える電圧によって行う絶縁ゲート型バイポーラトランジスタであって、前記第1導電型の半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記第1導電型の半導体基体中に第2導電型のキャリアを注入して伝導度変調を起こさせるための前記半導体基体と前記ドレイン電極とによるショットキー接合が形成され、前記ドレイン電極から前記ソース電極側に離間した位置に、前記半導体基体より不純物を高濃度に含む第1導電型の第2の不純物濃度を有するバッファ層が形成されることを特徴とする絶縁ゲート型バイポーラトランジスタ。前記バッファ層を有しない絶縁ゲートバイポーラトランジスタを順方向通電した際に所定の電流値を得るための基準ドイレン-ソース間電圧を、バッファ層を有する前記絶縁ゲート型バイポーラトランジスタに印加した状態で、前記ドレイン電極と前記バッファ層との離間距離、前記バッファ層の幅、及び前記第2の不純物濃度を、前記ドレイン電極から前記バッファ層までの第2導電型のキャリアの蓄積濃度に前記離間距離を乗じた第2導電型キャリア密度が、前記バッファ層の有する第1導電型のキャリア濃度に前記バッファ層の幅を乗じた第1導電型キャリア密度よりも多くなるように、設定することを特徴とする請求項1に記載の絶縁ゲート型バイポーラトランジスタ。前記第2導電型キャリア密度が前記第1導電型キャリア密度よりも7倍以上多くなるように、前記バッファ層の幅、前記第2の不純物濃度、及び前記ドレイン電極と前記バッファ層との離間距離を設定することを特徴とする請求項2に記載の絶縁ゲート型バイポーラトランジスタ。前記離間距離を5μm以上に設定することを特徴とする請求項3に記載の絶縁ゲート型バイポーラトランジスタ。しかし、ショットキー接合を設けたIGBTにおいては、スイッチング速度を速くできる一方、IGBTをオン動作させる、ドレイン-ソース間電圧オン電圧Vcesatが増大するという問題があった。オン電圧Vcesatを低電圧化するためには、オン動作時にショットキー接合から半導体基体へ注入するホールの注入量を大きくするため、ショットキー接合におけるショットキー障壁Φbnを高くすることが有効である。しかしながら、ショットキー障壁Φbnを高くすると、今度は、ゲート電圧に電圧を印加しない状態ゲート電圧=0Vでのドレイン電極-ソース電極間の順方向の耐圧が低下してしまう。これは、絶縁ゲートトランジスタが形成されるPウェル領域と半導体基体との間のPN接合に形成される空乏層が、ドレイン電極の電圧を上昇させるにつれて、ドレイン電極側に伸びることによる寄生PNPトランジスタの実効ベース長の短縮現象によるものである。ショットキー接合を設けたIGBTにおいて、順方向の耐圧低下を抑制するためには、ドレイン電極をコレクタ、半導体基体をベース、絶縁ゲートトランジスタが形成されるPウェル領域をエミッタとして形成される寄生PNPバイポーラトランジスタにおいて、ベースの不純物濃度を上げてバイポーラトランジスタでの電流増幅率を下げる方法が考えられる。つまり、n型半導体基体とドレイン電極との接触領域に、不純物濃度がn型半導体基体より高濃度のNバッファ層高濃度領域を設け、Nバッファ層の不純物濃度を、より濃くすることで、寄生PNPトランジスタの電流増幅率は下がり、順方向の耐圧を増加させることができる。しかし、ドレイン電極に接触したNバッファ層を高濃度にすることは、順方向の耐圧を増大することはできるものの、今度はターンオン時において半導体基体へのホールの量が減り、オン電圧Vcesatが上昇してしまう。このように、従来におけるIGBTは、オン電圧Vcesatを低電圧化することと、順方向の耐圧の低下を抑制することとを両立することができなかった。本発明は、ショットキー接合を設けたIGBTにおいて、オン電圧Vcesatの低電圧化と、順方向耐圧の低下抑制を図ったIGBTを提供することにある。なお、上記特許文献1は、ショットキー接合を設けたIGBTにおいて、ドレイン電極とバッファ層が接触するIGBTを開示しているにすぎない。本発明の絶縁ゲート型バイポーラトランジスタIGBTは、第1の不純物濃度を有する第1導電型の半導体基体の一方の表面側に形成されたソース電極から前記半導体基体の他方の表面側に形成されたドレイン電極に向けて前記半導体基体の厚さ方向に流れる電流のスイッチングを、前記半導体基体の一方の表面に形成された絶縁ゲートトランジスタのゲート電極に与える電圧によって行う絶縁ゲート型バイポーラトランジスタであって、前記第1導電型の半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記第1導電型の半導体基体中に第2導電型のキャリアを注入して伝導度変調を起こさせるための前記半導体基体と前記ドレイン電極とによるショットキー接合が形成され、前記ドレイン電極から前記ソース電極側に離間した位置に、前記半導体基体より不純物を高濃度に含む第1導電型の第2の不純物濃度を有するバッファ層が形成されることを特徴とする。また、上記絶縁ゲート型バイポーラトランジスタにおいて、前記バッファ層を有しない絶縁ゲートバイポーラトランジスタを順方向通電した際に所定の電流値を得るための基準ドイレン-ソース間電圧を、バッファ層を有する前記絶縁ゲート型バイポーラトランジスタに印加した状態で、前記ドレイン電極と前記バッファ層との離間距離、前記バッファ層の幅、及び前記第2の不純物濃度を、前記ドレイン電極から前記バッファ層までの第2導電型のキャリアの蓄積濃度に前記離間距離を乗じた第2導電型キャリア密度が、前記バッファ層の有する第1導電型のキャリア濃度に前記バッファ層の幅を乗じた第1導電型キャリア密度よりも多くなるように、設定することを特徴とする。また、上記絶縁ゲート型バイポーラトランジスタにおいて、前記第2導電型キャリア密度が前記第1導電型キャリア密度よりも7倍以上多くなるように、前記バッファ層の幅、前記第2の不純物濃度、及び前記ドレイン電極と前記バッファ層との離間距離を設定することを特徴とする。また、上記絶縁ゲート型バイポーラトランジスタにおいて、前記離間距離を5μm以上に設定することを特徴とする。本発明によれば、バッファ層をドレイン電極から離間させて配置する。例えば、ドレイン電極とバッファ層との離間距離、バッファ層の幅及びバッファ層の不純物濃度を、次のように設定する。すなわち、バッファ層を有しないIGBTを順方向通電した際に所定の電流値を得るための基準ドイレン-ソース間電圧を、バッファ層を有するIGBTに印加する。この状態で、ドレイン電極からバッファ層までの第2導電型のキャリアの蓄積濃度に離間距離を乗じた第2導電型キャリア密度が、バッファ層の有する第1導電型のキャリア濃度にバッファ層の幅を乗じた第1導電型キャリア密度よりも多くなるように設定する。この設定により、IGBTにおいて、絶縁ゲートトランジスタを形成するウェル領域側の半導体基体への正孔の注入をほとんど制限するホール注入量を減少させることがないように、当該半導体基体における伝導度変調を制御することができる。これにより、バッファ層により順方向の耐圧低下を抑制しつつ、かつ、ターンオン時の半導体基体への第2導電型キャリアの注入量をほとんど制限する第2導電型キャリアの注入量を減少させることがなく、ターンオン時のオン電圧Vcesatの低電圧化を図ることができる。以下、添付図面を参照しながら、本発明の好ましい実施の形態について説明する。まず、図1を参照しながら、ショットキー接合を設けたIGBT100の構造を説明する。IGBT100は、N-ドリフト層114半導体基体の表面にDSA法により、その表面が露出するようにPウェル領域116が形成されている。さらに、このPウェル領域116内には、その表面が露出するようにNソース領域118Nエミッタ領域ということもあるが、本実施形態では、以下Nソース領域という。が形成されている。そして、Pウェル領域116の表面にはSiO2などの薄いゲート絶縁膜122を介して、ポリシリコンからなるゲート電極124が形成されている。このゲート電極124は、Pウェル領域116をまたぎ、Nソース領域118からN-ドリフト層114に達するように配置されている。また、ゲート電極124は、ゲート端子Gに接続されている。このゲート電極124直下のPウェル領域表面をチャネル形成領域120という。Nソース領域118とPウェル領域116とを表面で短絡するようにソース電極128エミッタ電極ということもあるが、本実施形態では、以下ソース電極という。が形成され、このソース電極128はソース端子Sに接続されている。このソース電極128は、ゲート電極124と層間絶縁膜126により絶縁されている。N-ドリフト層114の他方の表面には、N-ドリフト層114と接触することによりショットキーコンタクトを形成する金属の膜からなるドレイン電極130コレクタ電極ということもあるが、本実施形態では、以下ドレイン電極という。が形成され、このドレイン電極130は、ドレイン端子Dに接続されている。また、N-ドリフト層114の他方の表面近傍には、Nバッファ層132がドレイン電極からPウェル領域116の方向へ離間距離Xだけ離間して配置されている。なお、Nバッファ層132は、IGBT100の製造の際、次のように形成される。製造工程であるイオン注入工程において、イオン注入装置により、砒素或いはリン等のN型不純物を、打ち込み条件イオンの投影飛程Rp:ProjectedRange、ドーズ量をイオン注入装置に設定して、N-ドリフト層114半導体基体に注入する。続く熱処理工程において、例えばRTARapidThermalAnnealing装置を用いて、イオン注入法により注入した不純物を活性化することで形成する。このようにして、Nバッファ層132のドレイン電極130からの離間距離X、不純物濃度、及び幅が決定される。なお、本実施形態において、離間距離Xは、ドレイン電極130が半導体基体と接触する位置から、イオン注入工程におけるRpで決まるNバッファ層132の中央部までの距離である。続いて、IGBT100においてNバッファ層132をドレイン電極から離間距離Xだけ離間して配置することの技術的意義を説明するため、まず、Nバッファ層132を有さないが、ショットキー接合を有するIGBT以下、IGBT999とするの動作について説明する。続いて、Nバッファ層132を有するが、Nバッファ層132とショットキー接合とが接して設けられるIGBTについて、その問題点を説明する。そして、ドレイン電極から離間距離Xだけ離間して配置することの技術的意義、及び効果について説明する。このIGBT999は、ソース端子Sに対してドレイン端子Dに正電圧を印加した状態で、ソース端子Sに対してゲート端子Gに閾値以上の正電圧を印加することにより、ターンオンする。すなわち、ゲート端子Gに閾値以上の正電圧が印加されると、MOSFET同様に、Pウェル領域116のチャネル形成領域120の表面に反転チャネルが形成され、Nソース領域118から反転チャネルを通ってN-ドリフト層114内に電子が流入する。すると、これに対応して、ショットキー接合からN-ドリフト層114内に正孔以下、ホールということもある。の注入が起こり、N-ドリフト層114が伝導度変調を起こす。このため、IGBT999は、本来は高抵抗に設定されているN-ドリフト層114が伝導度変調により低抵抗化するため、高耐圧素子であってもオン抵抗が低くなっている。Nバッファ層132を持たない、このIGBT999の動作は、ショットキー接合を持たない、例えばドレイン側にP拡散層を有し、PN接合を介してホールを注入するIGBTの動作と、上に述べた基本的な動作は同じである。しかし、ショットキー接合を有するIGBT999では、ショットキー接合を持たないIGBTと比較してホール注入量が低レベルとなっており、ターンオフ時に残留しているホールを少なくすることができる。その結果、ショットキー接合を持たないIGBTよりもさらにターンオフ時間が短縮され、高速スイッチング特性が実現されている。しかしながら、ショットキー接合を設けたIGBT999においては、スイッチング速度を速くできる一方、IGBTをオン動作させる、ドレイン-ソース間電圧オン電圧Vcesatが増大するという問題がある。図2は、Nバッファ層を有さないIGBT999におけるショットキー障壁Φbnと、オン電圧Vcesat及び順方向の耐圧との関係を示す図である。図2に示すように、オン電圧Vcesatを低電圧化するためには、オン動作時にショットキー接合から半導体基体へ注入するホールの注入量を大きくするため、ショットキー接合におけるショットキー障壁Φbnを高くすることが有効である。しかしながら、ショットキー障壁Φbnを高くすると、今度は、ゲート電圧に電圧を印加しない状態ゲート電圧=0Vでのドレイン電極-ソース電極間の順方向の耐圧が低下してしまう。これは、絶縁ゲートトランジスタが形成されるPウェル領域と半導体基体との間のPN接合に形成される空乏層が、ドレイン電極の電圧を上昇させるにつれて、ドレイン電極側に伸びることによる寄生PNPトランジスタの実効ベース長の短縮現象によるものである。ショットキー接合を設けたIGBT999において、順方向の耐圧低下を抑制するためには、ドレイン電極をコレクタ、半導体基体をベース、絶縁ゲートトランジスタが形成されるPウェル領域をエミッタとして形成される寄生PNPバイポーラトランジスタにおいて、ベースの不純物濃度を上げてバイポーラトランジスタでの電流増幅率を下げる方法が考えられる。例えば、n型半導体基体N-ドリフト層114とドレイン電極130との接触領域に、不純物濃度がn型半導体基体より高濃度のNバッファ層高濃度領域を設け、Nバッファ層の不純物濃度を、より濃くすることで、寄生PNPトランジスタの電流増幅率は下がり、順方向の耐圧を増加させることができる。図3は、Nバッファ層とドレイン電極との間に離間距離を設けない場合の、Nバッファ層の不純物濃度Nbと、オン電圧Vcesat及び順方向の耐圧との関係を示す図である。図3に示すように、ショットキー接合を有するIGBTにおいて、ドレイン電極に接触したNバッファ層を高濃度にすることは、順方向の耐圧を増大することはできるものの、今度はターンオン時において半導体基体へのホールの量が減り、オン電圧Vcesatが上昇しまう。このように、Nバッファ層とドレイン電極との間に離間距離を設けないショットキー接合を有するIGBTにおいては、オン電圧Vcesatを低電圧化することと、順方向の耐圧の低下を抑制することとを両立することができない。そこで、図1に示すように、ショットキー接合を設けた絶縁ゲート型バイポーラトランジスタIGBT100において、Nバッファ層132とドレイン電極130との間に離間距離Xを設け、オン電圧Vcesatの低電圧化と、順方向耐圧の低下抑制の両立を図る。図4は、Nバッファ層132とドレイン電極130との間の離間距離Xと、オン電圧Vcesat及び順方向の耐圧との関係を示す図である。図4は、第1の不純物濃度が1.4E14[1/cm3]のN-ドリフト層114第1導電型の半導体基体において、幅0.6μm、かつ、不純物濃度Nb=4E16[1/cm3]のNバッファ層132を、ドレイン電極130から離間距離Xに配置したときのオン電圧Vcesat及び順方向の耐圧を示している。図4に示すように、上記Nバッファ層132等の条件では、ドレイン電極130からの離間を離間距離X=5μmとすることで、Nバッファ層とドレイン電極との間に離間距離を設けないショットキー接合を有するIGBTX=0近傍の条件に比べて、順方向の耐圧低下を抑制しつつ、かつ、ターンオン時の半導体基体へのホール注入量をほとんど制限するホール注入量を減少させることがなく、ターンオン時のオン電圧Vcesatの低電圧化を図っている。なお、離間距離Xは5μmに固定されるものではなく、製品としてIGBTに許容される順方向の耐圧以上であれば、例えば7μmとしてもよい。また、Nバッファ層を図4に示す離間距離Xの範囲で大きくしても、図3の左端に位置する、不純物濃度Nb=0E16[1/cm3]近傍で示したIGBT上述したNバッファ層132を設けないIGBT999とほぼ同じ不純物濃度のIGBTの有する順方向の耐圧よりも高耐圧を確保することができる。引き続き、上記のターンオン時のオン電圧Vcesatの低電圧化という効果を得るためのメカニズムを説明する。図5~図7は、不純物濃度NbのNバッファ層132を、ドレイン電極130から離間距離Xだけ離間させ、オン電圧Vcesat=3.15Vを印加した場合の、キャリア濃度のドレイン電極130からの距離の依存性を示すグラフである。図5は、不純物濃度Nb=2E14[1/cm3]のNバッファ層132を、ドレイン電極130から0.33μmの位置離間距離X=0.33μmに配置し、オン電圧Vcesat=3.15Vを印加した場合のキャリア密度のドレイン電極からの距離の依存性を示している。このIGBTの不純物濃度Nbの条件は、図3の左端に位置する、不純物濃度Nb=0E16[1/cm3]近傍で示したIGBTNb濃度極少の条件を示しており、このIGBTの条件は、上述したNバッファ層132を設けないIGBT999とほぼ同じ条件である。また、図5において、ドレイン電極130からNバッファ層132までの正孔第2導電型のキャリアの正孔濃度蓄積濃度に、離間距離0.33μmを乗じた正孔密度第2導電型キャリア密度は、2.5E11[1/cm2]である。また、Nバッファ層132の有する電子濃度第1導電型のキャリア濃度にNバッファ層132の幅を乗じた電子密度第1導電型キャリア密度は、8.2E9[1/cm2]である。なお、正孔密度は、具体的には、ドレイン電極130からNバッファ層132の手前まで濃度変化が殆ど生じない位置までを複数の幅に分割し、分割された幅各々において、その幅における正孔濃度を乗じた値を算出し、算出した値を分割された幅全てについて加算した値である。つまり、正孔密度とは、正孔濃度をドレイン電極130からNバッファ層132までの間で積分することにより、より精確に求めることができる値である。同様に、電子密度は、具体的には、Nバッファ層132を複数の幅に分割し、分割された幅各々において、その幅における電子濃度を乗じた値を算出し、算出した値を分割された幅全てについて加算した値である。つまり、電子密度とは、電子濃度をNバッファ層132の幅の間で積分することにより、より精確に求めることができる値である。図6は、不純物濃度Nb=4E16[1/cm3]のNバッファ層132を、ドレイン電極130から、図5に示すIGBTと同様に、0.33μmの位置離間距離X=0.33μmに配置し、オン電圧Vcesat=3.15Vを印加した場合のキャリア密度のドレイン電極から距離の依存性を示している。この離間距離X=0.33μmは、図3の不純物濃度Nb=4E16[1/cm3]で示したIGBTと、つまり、図4のNバッファ層の裏面からの離間距離X=0の近傍の点で示したIGBTと同じ条件Nバッファ層がドレイン電極と接する条件を示している。また、図6において、ドレイン電極130からNバッファ層132までの正孔第2導電型のキャリアの正孔濃度蓄積濃度に離間距離0.33μmを乗じた正孔密度第2導電型キャリア密度は、2.0E11[1/cm2]である。また、Nバッファ層132の有する電子濃度第1導電型のキャリア濃度にNバッファ層132の幅を乗じた電子密度第1導電型キャリア密度は、7.1E11[1/cm2]である。なお、これらの正孔密度及び電子密度は、上述した図5と同様に算出された値である。図7は、不純物濃度Nb=4E16[1/cm3]のNバッファ層132を、ドレイン電極130から、5μmの位置離間距離X=5μmに配置し、オン電圧Vcesat=3.15Vを印加した場合のキャリア密度のドレイン電極から距離の依存性を示している。この離間距離X=5μmは、図6の不純物濃度Nbと同じ条件で、Nバッファ層をドレイン電極から5μm離間させて配置したIGBT100を示している。また、図7において、ドレイン電極130からNバッファ層132までの正孔第2導電型のキャリアの正孔濃度蓄積濃度に離間距離5μmを乗じた正孔密度第2導電型キャリア密度は、5.3E12[1/cm2]である。また、Nバッファ層132の有する電子濃度第1導電型のキャリア濃度にNバッファ層132の幅を乗じた電子密度第1導電型キャリア密度は、7.1E11[1/cm2]である。なお、これらの正孔密度及び電子密度は、上述した図5と同様に算出された値である。ここで、上記オン電圧Vcesat=3.15Vを印加した場合、図7に示す様に、IGBT100においては、Nバッファ層132を境界として、左右の正孔濃度は、左側の約6E15[1/cm3]に対して、右側が約4E15[1/cm3]と左側に比べて低濃度に抑えられている。つまり、Nバッファ層132の存在により、裏面側のドレイン電極130から、表面側の絶縁ゲートトランジスタ側への正孔の蓄積を抑制していることを示している。次に、図6と図7とを比較すると、Nバッファ層132より表面側絶縁ゲートトランジスタ側での正孔濃度は、図6では約3.5E14[1/cm3]であるのに対し、図7では上記のように約4E15[1/cm3]である。つまり、Nバッファ層とドレイン電極との間に離間距離を設けないショットキー接合を有するIGBTに対して、Nバッファ層をドレイン電極から5μm離間して配置したIGBT100では、順方向の耐圧低下を抑制するためNバッファ層を設けても、表面側の絶縁ゲートトランジスタ側への正孔の流れを増大させるほとんど制限しないことが可能となることを示している。また、図5と図7とを比較すると、Nバッファ層132より表面側絶縁ゲートトランジスタ側での正孔濃度は、図5では約4E15[1/cm3]であり、図7では上記のように約4E15[1/cm3]と、両者はほぼ同じ濃度である。つまり、Nバッファ層132をドレイン電極130から離間して配置したIGBT100では、順方向の耐圧低下を抑制するためNバッファ層を設けても、Nバッファ層を設けないショットキー接合を有するIGBT999と同様に、表面側の絶縁ゲートトランジスタ側への正孔の流れを制限することなくターンオン動作をすることが可能であることを示している。このように、IGBT100では、ターンオン時の半導体基体へのホール注入量をほとんど制限するホール注入量を減少させることがなく、ターンオン動作を行うことができる。ここで、離間距離X=0.33μmのIGBT図6では、正孔密度第2導電型キャリア密度が2.0E11[1/cm2]、電子密度第1導電型キャリア密度が7.1E11であり、第1導電型キャリア密度が第2導電型キャリア密度より高くなっている。一方、離間距離X=5μmのIGBT100図7では、正孔密度第2導電型キャリア密度が5.3E12[1/cm2]、電子密度第1導電型キャリア密度が7.1E11であり、第2導電型キャリア密度が第1導電型キャリア密度より高くなっている。以上の結果から、本願のIGBT100が、ターンオン時の半導体基体へのホール注入量をほとんど制限するホール注入量を減少させることがなく、ターンオン動作を行うことができる理由は、次の通りである。バッファ層を有しない絶縁ゲートバイポーラトランジスタ上記図5を用いて説明したIGBT999を順方向通電した際に所定の電流値を得るための基準ドイレン-ソース間電圧上記図5では3.15Vを、バッファ層Nバッファ層132を有するIGBT100に印加する。この状態において、ドレイン電極130からバッファ層までの第2導電型のキャリアの蓄積濃度図7を用いて説明したIGBT100では正孔濃度に離間距離図7では5μmを乗じた第2導電型キャリア密度正孔密度が、バッファ層の有する第1導電型のキャリア濃度電子濃度にバッファ層の幅を乗じた第1導電型キャリア密度電子密度よりも多くなるように、Nバッファ層132のドレイン電極からの離間距離、Nバッファ層132の幅及びNバッファ層132の不純物濃度Nbを設定する。この設定により、図5~図7を用いて説明したように、Pウェル領域116側のN-ドリフト層114への正孔の注入をほとんど制限するホール注入量を減少させることがないように、Pウェル領域116側のN-ドリフト層114における伝導度変調を制御することができるためである。続いて、Nバッファ層の不純物濃度Nbを変化させても、上記の設定により、ドレイン電極130からの離間距離を取ることで、ターンオン時のオン電圧Vcesatの低電圧化を図ることができることについて説明する。図8は、IGBT100において、Nバッファ層132のドレイン電極130からの離間距離Xとキャリア密度との関係を示すグラフである。また、図9は、IGBT100において、離間距離Xと順方向電流値との関係を示すグラフである。図8は、Nバッファ層132の不純物濃度Nbが、2E16、4E16、6E16[1/cm3]各々の条件において、Nバッファ層132をドレイン電極130から離間距離Xを0.33μm、1.33μm、3.33μm、5μmとし、ドレイン電極からNバッファ層までの正孔密度、及びNバッファ層の電子密度をプロットしたグラフである。このうち、Nバッファ層132の不純物濃度Nbが4E16[1/cm3]の条件において、Nバッファ層132をドレイン電極130から離間距離Xを0.33μm、5μmとした場合は、それぞれ図6、図7で示すキャリア濃度を基に、ドレイン電極からNバッファ層までの正孔密度、及びNバッファ層の電子密度を算出したものである。なお、図8においては、Nバッファ層132の不純物濃度Nbの他の条件でも、Nバッファ層132のドレイン電極130からの離間距離Xを、上記のように変化させ、図6及び図7で示すキャリア濃度に相当する濃度を基に算出した正孔密度、及び電子密度を算出し、プロットしている。また、図8に示すNb=4E16幅広は、不純物濃度Nb=4E16[1/cm3]の条件でNバッファ層132の幅を倍1.2μmにしたIGBT100の特性を示している。図8に示すように、Nバッファ層電子密度は、Nバッファ層132の不純物濃度Nbが濃い濃度になるにつれて増大するが、離間距離Xに対してはほぼ一定である。これに対して、ドレイン電極130からNバッファ層132までの正孔密度は、Nバッファ層132の不純物濃度Nb各々において、離間距離Xが増えるにつれて増大する。従って、図8に示すNバッファ層132の不純物濃度Nb各々において、ドレイン電極130からNバッファ層132までの正孔密度が、Nバッファ層電子密度より大きくなる離間距離Xが存在する。また、ドレイン電極130からNバッファ層132までの正孔密度は、同一の離間距離Xにおいては、Nバッファ層132の不純物濃度Nbが薄い濃度の方が多いという傾向がある。従って、ドレイン電極130からNバッファ層132までの正孔密度が、Nバッファ層電子密度より大きくなる離間距離Xは、Nバッファ層132の不純物濃度Nbが薄い濃度の方が濃い濃度よりも、小さくなる。図9は、IGBT100におけるNバッファ層132のドレイン電極130からの離間距離Xと順方向電流値Ice値との関係を示している。ここで、図9において、Nb=2E14極少のポイントで示すように、IGBT999において、所定電流200Aの順方向電流を流すときのオン電圧Vceが3.15Vである。図9に示す順方向電流値は、このオン電圧Vce=3.15Vを基準電圧として、IGBT100のソースードレイン間に基準電圧を印加したときに順方向ドレイン電極130からソース電極128へに流れる電流値である順方向電流値の定義。そして、図9は、この基準電圧オン電圧Vce=3.15VをIGT100に印加したときに、Nバッファ層132の不純物濃度Nb各々において、離間距離Xを変えたときの順方向電流値Iceを示している。つまり、図9においては、バッファ層を有しない絶縁ゲートバイポーラトランジスタIGBT999を順方向通電した際に所定の電流値200Aを得るための基準ドイレン-ソース間電圧3.15Vを、バッファ層を有する絶縁ゲート型バイポーラトランジスタIGBT100に印加した状態で、IGBT100に流れる電流値を示している。図9に示すように、Nバッファ層132の不純物濃度Nb各々において、同じ3.15Vを印加したときの電流値が、離間距離Xが増えるにつれて増加することから、離間距離Xが増えるにつれてオン電圧Vceは小さい値となることが判る。つまり、離間距離XがX=0.33と一番小さいIGBTNバッファ層がドレイン電極と接するIGBTに比べて、Nバッファ層132をドレイン電極から離間した位置に配置することで、オン電圧Vceを小さい値とすることができる。なお、図8及び図9より、IGBT100を、第1の不純物濃度が1.4E14[1/cm3]のN-ドリフト層114第1導電型の半導体基体から構成し、オン電圧VceをIGBT999と遜色のない電圧値とするためには、正孔密度第2導電型キャリア密度を、電子密度第1導電型キャリア密度の7倍以上多くすることが望ましい。これは、次の理由によるものである。図8に示す離間距離X=5μmの位置では、Nバッファ層132の不純物濃度Nb=2E16[1/cm3]では、正孔密度=5.6E12[1/cm2]、電子密度=3.6E11[1/cm2]であり、正孔密度は電子密度の16倍となる。また、Nバッファ層132の不純物濃度Nb=4E16[1/cm3]では、正孔密度=5.3E12[1/cm2]、電子密度=7.1E11[1/cm2]であり、正孔密度は電子密度の7.5倍となる。また、Nバッファ層132の不純物濃度Nb=6E16[1/cm3]では、正孔密度=4.7E12[1/cm2]、電子密度=1.1E12[1/cm2]であり、正孔密度は電子密度の4.5倍となる。このように、IGBT100において、Nバッファ層132の不純物濃度Nbの差により、正孔密度の電子密度に対する比率が変わるのは、上記の通り、ドレイン電極130からNバッファ層132までの正孔密度が、Nバッファ層電子密度より大きくなる離間距離Xが、Nバッファ層132の不純物濃度Nbが薄い濃度の方が濃い濃度よりも小さくなるためである。そのため、不純物濃度Nb=2E16[1/cm3]では、正孔密度の電子密度に対する比率が7倍以上あるので、図9に示すように、離間距離X<5μmの位置で、既にオン電圧VceをIGBT999と遜色のない電圧値3.15Vとできる。また、不純物濃度Nb=4E16[1/cm3]では、正孔密度の電子密度に対する比率7倍程度はほぼ7倍であるので、図9に示すように、離間距離X=5μmの位置で、オン電圧VceをIGBT999と遜色のない電圧値3.15Vとできる。また、不純物濃度Nb=6E16[1/cm3]、及びNb=4E16幅広では、正孔密度の電子密度に対する比率を7倍以上取れば、離間距離X>5μmの位置で、オン電圧VceをIGBT999と遜色のない電圧値3.15Vとできる可能性が極めて高い。以上より、IGBT100は、バッファ層の幅=0.6μm、不純物濃度Nb=2E16~6E16[1/cm3]の範囲、離間距離X>5μmの条件で、正孔密度第2導電型キャリア密度を、電子密度第1導電型キャリア密度の7倍以上とすることで、オン電圧VceをIGBT999と遜色のない電圧値3.15V以下とすることができる。なお、これらNバッファ層132をドレイン電極130から離間させて配置したIGBT100は、Nバッファ層のないIGBT999図3左端のポイントで示すIGBTに比べて順方向の耐圧が大きく確保される。また、これらNバッファ層132をドレイン電極130から離間させて配置したIGBT100は、Nバッファ層をドレイン電極に接触して形成したIGBT図3右端のポイント、或いは図4左端のポイントで示すIGBTに比べて、順方向の耐圧低下が抑制される。以上説明したように、本発明のIGBTにおいては、Nバッファ層132バッファ層をドレイン電極130から離間させる。この際、例えば、ドレイン電極130とNバッファ層132との離間距離、Nバッファ層132の幅及び不純物濃度Nbを、次のように設定する。すなわち、バッファ層を有しない絶縁ゲートバイポーラトランジスタIGBT999を順方向通電した際に所定の電流値たとえば200Aを得るための基準ドイレン-ソース間電圧上記例では3.15Vを、Nバッファ層132を有する絶縁ゲート型バイポーラトランジスタIGBT100に印加する。この状態で、ドレイン電極130からNバッファ層132までの正孔濃度蓄積濃度に離間距離Xを乗じた正孔密度第2導電型キャリア密度が、Nバッファ層132の有する電子濃度キャリア濃度にNバッファ層の幅バッファ層の幅、上記例では1.2μmを乗じた電子密度第1導電型キャリア密度よりも多くなるように、ドレイン電極130とNバッファ層132との離間距離、Nバッファ層132の幅及び不純物濃度Nbを設定する。この設定により、IGBT100において、Pウェル領域116側のN-ドリフト層114への正孔の注入をほとんど制限するホール注入量を減少させることがないように、Pウェル領域116側のN-ドリフト層114における伝導度変調を制御することができる。よって、IGBT100において、Nバッファ層132により順方向の耐圧低下を抑制しつつ、かつ、ターンオン時のN-ドリフト層114半導体基体への正孔ホール注入量をほとんど制限するホール注入量を減少させることがなく、ターンオン時のオン電圧Vcesatの低電圧化を図ることができる。以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更等も含まれる。例えば、上記実施形態においては、N-ドリフト層にNバッファ層を設けるIGBTについて説明したが、これらの極性を逆にして、P-ドリフト層にPバッファ層を設けるIGBTとしてもよい。この場合、ドレイン電極からPバッファ層までの電子濃度蓄積濃度に離間距離Xを乗じた電子密度第2導電型キャリア密度が、Pバッファ層の有する正孔濃度キャリア濃度にPバッファ層の幅を乗じた正孔密度第1導電型キャリア密度よりも多くなるように、離間距離、Pバッファ層の幅、及びPバッファ層の不純物濃度を設定すればよい。