"一方向に延在するパターンを含む配線パターンを有する第1の配線層の積層方向に配置される第2の配線層に、前記配線パターンにビアを介して接続するダミーパターンを生成するためのダミーパターンの設計方法において、前記配線パターンに対応する領域に、角部に切り欠きを有するダミーパターン生成用パターンを生成するダミーパターン生成用パターン生成ステップと、前記ダミーパターン生成用パターンを前記一方向及び前記一方向とは逆方向にそれぞれ所定の値だけ縮小して第1の縮小図形を生成する第1の縮小図形生成ステップと、前記第1の縮小図形を前記一方向及び前記逆方向にそれぞれ前記所定の値だけ拡大してダミーパターンを生成するダミーパターン生成ステップと、前記ダミーパターンの外形を抽出して前記ダミーパターンの外周の辺を一辺とする第1の矩形図形を生成する第1の矩形図形生成ステップと、前記第1の矩形図形を前記一方向及び前記逆方向にそれぞれ前記所定の値だけ縮小して第2の縮小図形を生成する第2の縮小図形生成ステップと、前記ダミーパターンから前記第2の縮小図形を論理減算して、角部に切り欠きを有する切り欠き図形、及び第2の矩形図形をそれぞれ生成する、切り欠き図形及び矩形図形生成ステップと、前記切り欠き図形及び前記第2の矩形図形のうち、矩形形状を有さない前記切り欠き図形を抽出する切り欠き図形抽出ステップと、前記切り欠き図形の外形を抽出して前記切り欠き図形の外周の辺を一辺とする第3の矩形図形を生成する第3の矩形図形生成ステップと、前記切り欠き図形と前記第3の矩形図形とを比較して前記切り欠きの各端辺を抽出する第1の切り欠き端辺抽出ステップと、前記各端辺の内、前記一方向に直交する方向に延在する辺をさらに抽出する第2の切り欠き端辺抽出ステップと、前記一方向に直交する方向に延在する辺を一辺とし、前記一方向に延在する、前記所定の値よりも長い辺を他辺とする第4の矩形図形を生成する第4の矩形図形生成ステップと、前記切り欠き図形から前記第4の矩形図形を論理減算して、第5の矩形図形を生成する第5の矩形図形生成ステップと、前記切り欠き図形及び矩形図形生成ステップで生成された前記切り欠き図形及び前記第2の矩形図形のうち、矩形形状を有さない前記切り欠き図形を削除する切り欠き図形削除ステップと、前記切り欠き図形削除ステップで残した前記第2の矩形図形と、前記第5の矩形図形生成ステップで生成した前記第5の矩形図形と、を論理加算して、互いに離間して配置される第1のビア配置領域及び第2のビア配置領域を生成するビア配置領域生成ステップと、前記第1のビア配置領域に前記ビアが配置されたビアセル及び前記第2のビア配置領域に前記ビアが配置されたビアセルを生成するビアセル生成ステップと、を含むことを特徴とするダミーパターンの設計方法。特許文献1に開示されているようなダミーパターンは、一般的に、DRCdesignrulecheckを用いたCADComputeraideddesign処理により、金属配線パターンが形成されていない領域に、金属配線パターンの密度のばらつきを低減する目的で一律にデータ生成される。ところで、半導体プロセスの微細化技術の発達により、半導体集積回路の高密度化及び大規模化が進んでいる。これにより、金属配線パターンは、線幅が細く、かつ配線長が長くなる傾向にあり、金属配線パターンの寄生抵抗が回路の遅延に大きな影響を与えており、回路を誤動作させる要因の1つになっている。また、電源配線用の金属配線パターンの寄生抵抗の効果は電源配線に流れる電流と相まって、個々の回路に供給される電圧の低下を引き起こす。この電圧の低下はIRドロップと称され、このIRドロップにより、タイミング遅延が発生し、半導体集積回路装置が動作不良を起こす場合がある。回路を安定的に動作させるためには、電源配線及びGND配線の線幅をそれぞれできるだけ太くして寄生抵抗を下げることが望ましい。しかしながら、電源配線及びGND配線の線幅を太くするとチップ面積が増大し、チップ面積に応じてチップコストが増大してしまうため、現実的に難しいのが実状である。そこで、本発明は、チップ面積の増大を抑えつつ半導体集積回路装置の金属配線パターンの寄生抵抗に起因する動作不良を抑制することが可能な、ダミーパターンの設計方法、特に、角部が切り欠き形状を有するダミーパターンの設計方法を提供することを目的とする。上記の課題を解決するために、本発明は次のダミーパターンの設計方法を提供する。一方向に延在するパターンを含む配線パターン1を有する第1の配線層の積層方向に配置される第2の配線層に、前記配線パターン1にビア28を介して接続するダミーパターン5を生成するためのダミーパターンの設計方法において、前記配線パターン1に対応する領域に、角部に切り欠き3を有するダミーパターン生成用パターン2を生成するダミーパターン生成用パターン生成ステップと、前記ダミーパターン生成用パターン2を前記一方向及び前記一方向とは逆方向にそれぞれ所定の値Δx1だけ縮小して第1の縮小図形4を生成する第1の縮小図形生成ステップと、前記第1の縮小図形4を前記一方向及び前記逆方向にそれぞれ前記所定の値Δx1だけ拡大してダミーパターン5を生成するダミーパターン生成ステップと、前記ダミーパターン5の外形を抽出して前記ダミーパターン5の外周の辺を一辺とする第1の矩形図形6を生成する第1の矩形図形生成ステップと、前記第1の矩形図形6を前記一方向及び前記逆方向にそれぞれ前記所定の値Δx1だけ縮小して第2の縮小図形7を生成する第2の縮小図形生成ステップと、前記ダミーパターン5から前記第2の縮小図形7を論理減算して、角部に切り欠き3を有する切り欠き図形8、及び第2の矩形図形9をそれぞれ生成する、切り欠き図形及び矩形図形生成ステップと、前記切り欠き図形8及び前記第2の矩形図形9のうち、矩形形状を有さない前記切り欠き図形8を抽出する切り欠き図形抽出ステップと、前記切り欠き図形8の外形を抽出して前記切り欠き図形の外周の辺を一辺とする第3の矩形図形21を生成する第3の矩形図形生成ステップと、前記切り欠き図形8と前記第3の矩形図形21とを比較して前記切り欠き3の各端辺22を抽出する第1の切り欠き端辺抽出ステップと、前記各端辺22の内、前記一方向に直交する方向に延在する辺23をさらに抽出する第2の切り欠き端辺抽出ステップと、前記一方向に直交する方向に延在する辺23を一辺とし、前記一方向に延在する、前記所定の値よりも長い辺を他辺とする第4の矩形図形24を生成する第4の矩形図形生成ステップと、前記切り欠き図形8から前記第4の矩形図形24を論理減算して、第5の矩形図形25を生成する第5の矩形図形生成ステップと、前記切り欠き図形及び矩形図形生成ステップで生成された前記切り欠き図形8及び前記第2の矩形図形9のうち、前記切り欠き図形8を削除する切り欠き図形削除ステップと、前記切り欠き図形削除ステップで残した前記第2の矩形図形9と、前記第5の矩形図形生成ステップで生成した前記第5の矩形図形25と、を論理加算して、互いに離間して配置される第1のビア配置領域27及び第2のビア配置領域26を生成するビア配置領域生成ステップと、前記第1のビア配置領域27に前記ビア28が配置されたビアセル及び前記第2のビア配置領域26に前記ビア28が配置されたビアセルを生成するビアセル生成ステップと、を含むことを特徴とするダミーパターンの設計方法。本発明によれば、特に、角部が切り欠き形状を有するダミーパターンの設計方法において、チップ面積の増大を抑えつつ半導体集積回路装置の金属配線パターンの寄生抵抗に起因する動作不良を抑制することが可能になるという効果を奏する。本発明の実施の形態を、好ましい実施例により図1~図30を用いて説明する。<第1の実施の形態>本発明に係るダミーパターンの設計方法の第1の実施の形態について図1~図17を用いて説明する。まず、複数の金属配線パターンからなる第1金属配線層の第1金属配線層データを作成する。第1金属配線層データには、例えば図1に示す金属配線パターン1のデータが含まれている。次に、第1金属配線層に対して積層方向に位置する第2金属配線層の第2金属配線層データを作成する。一般的に、自動配線処理を行うCADComputeraideddesignでは、所定の金属配線層では所定の方向のみに配線を行うようにルール化されている場合が多い。この配線方法は、積層間の金属配線層同士の金属配線ショートの発生を抑制して効率的に配線する方法である。例えば、第1金属配線層ではX方向のみに配線を行い、第2金属配線層ではY方向のみに配線を行い、第1金属配線層の金属配線パターンと第2金属配線層の金属配線パターンとの立体交差している箇所や重なり合ってビアが配置されている箇所以外は金属配線パターンのないデッドスペースとなっている場合が多い。なお、このデッドスペースには、通常、CAD処理によって、金属配線パターンの密度のばらつきを低減する目的で一律にダミーパターンが生成される。第1の実施の形態では、第2金属配線層における、金属配線パターン1に対応する領域が金属配線パターンのないデッドスペースとなっている場合、従来のように一律にダミーパターンを生成するのではなく、金属配線パターン1の形状に基づいてダミーパターンを生成する。しかしながら、実際には、他の金属配線パターンの形状や配置の影響により、金属配線パターン1と同じ形状で基礎となるダミーパターン生成用パターンを生成することができない場合があり、例えば、図2に示すように、角部に切り欠き3を有するダミーパターン生成用パターン2が生成される。しかしながら、従来の、DRCルールに則ったビアの配置ルールでは、このような角部に切り欠き3を有するダミーパターン生成用パターン2に対応できていないので、DRCエラーが発生する場合がある。そこで、第1の実施の形態におけるダミーパターンの設計方法を以下に示す。図3に示すように、第2金属配線層におけるダミーパターン生成用パターン2を、X方向図16における左右方向にΔx1例えば4.01μmずつ縮小する。この縮小により、X方向の幅が2×Δx1よりも小さい例えば8.00μm図形は消滅する。例えば、図2のダミーパターン生成用パターン2は、X方向の縮小により、図3の縮小図形4になる。図4に示すように、縮小図形4を、X方向図4における左右方向に同じくΔx1ずつ拡大する。このX方向の拡大により、図3の縮小図形4は、図4の拡大図形5になる。この拡大図形5は、第2金属配線層において、第1金属配線層の金属配線パターン1に対応するダミーパターン5となる。一般的、DRCルールに則ったビアの配置ルールでは、矩形領域にビアを最大数、配置できるように、ビアの行数及び列数を決定する。従って、ビアの配置領域は、原則、矩形形状であることが必要とされる。そこで、上述した第1金属配線層の金属配線パターン1と第2金属配線層のダミーパターン5とを積層方向に接続するビアセルの生成方法を第1の実施の形態として以下に示す。図4に示すダミーパターン5の外形を抽出し、ダミーパターン5の外周の辺を一辺とする矩形図形6を生成する図5参照。図6に示すように、矩形図形6を、X方向図6における左右方向に同じくΔx1ずつ縮小して、縮小図形7とする。図4に示すダミーパターン拡大図形5から、図6に示す縮小図形7を論理減算することによって、図7に示す、切り欠き3を有する切り欠き図形8、及び矩形図形9を生成する。図8に示すように、生成した切り欠き図形8及び矩形図形9から、矩形形状を有さない図形を抽出する。図8においては、矩形形状を有さない切り欠き図形8を抽出する。図8に示す切り欠き図形8の外形を抽出し、切り欠き図形8の外周の辺を一辺とする矩形図形21を生成する図9参照。図8の切り欠き図形8の外形と図9の矩形図形21の外形とを比較して、切り欠き3の各端辺22を抽出する図10参照。図11に示すように、Y方向図11における上下方向に延在するX端辺23をさらに抽出する。図12に示すように、X端辺23を一辺とし、Y方向に延在する、上述したΔx1よりも長いY辺を他辺とする矩形図形24を生成する。図8に示す切り欠き図形8から、図12に示す矩形図形24を論理減算することによって、図13に示す、矩形図形25を生成する。図7に示す、切り欠き3を有する切り欠き図形8、及び矩形図形9から、矩形形状を有さない図形を抽出して削除する。図14においては、図7に示す、切り欠き3を有する切り欠き図形8、及び矩形図形9から、図8に示す切り欠き図形8を論理減算することによって、矩形図形9を残す。図13の矩形図形25と図14の矩形図形9を論理加算することによって、図15に示す、ビア配置領域26,27を生成する。図16に示すように、DRCルールに則ったビア配置ルールに基づいて、ビア配置領域26,27にビア28がそれぞれ最大数、配置されるように、ビアセルを生成する。図17に、第1金属配線層の金属配線パターン1と、第2金属配線層のダミーパターン5と、金属配線パターン1とダミーパターン5とを積層方向に電気的に接続するビア28と、の積層方向の位置関係を模式的に示す。例えば、電流が図17の右側から左側に流れる場合、電流は、第1金属配線層の金属配線パターン1を流れると共に、ビア28を介して第2金属配線層のダミーパターン5にも流れるので、実質的に電流が流れる金属配線パターンの断面積が大きくなった状態と同じになるため、金属配線パターン抵抗を小さくすることができる。上述した手順により、特に、角部が切り欠き形状を有するダミーパターンの設計方法において、チップ面積の増大を抑えつつ半導体集積回路装置の金属配線パターンの寄生抵抗に起因する動作不良を抑制することが可能になる。なお、上述した第2金属配線層において、角部が切り欠き形状を有するダミーパターン5の他に、角部が切り欠き形状を有さないダミーパターンが配置されている場合は、角部が切り欠き形状を有さないダミーパターンについては図8~図15の工程を省略することができる。また、上述した手順によれば、ダミーパターンの形状、特にダミーパターンの切り欠き形状に応じて最適なビア配置領域を生成して配置し、このビア配置領域内に、DRCルールに則ったビア配置ルールに基づいてビア配置を行うため、DRCエラーの発生を防止することができる。また、上述した手順によれば、同じ大きさで同じ形状のビア配置領域が複数ある場合、生成した1つのビアセルを共通に用いることができるので、ビアレイアウトのデータ数を減らすことができる。<第2の実施の形態>本発明に係るダミーパターンの設計方法の第2の実施の形態について図18~図30を用いて説明する。なお、説明をわかりやすくするために、第1の実施の形態と同じ構成部には同じ符号を付す。まず、複数の金属配線パターンからなる第1金属配線層の第1金属配線層データを作成する。第1金属配線層データには、例えば図18に示す金属配線パターン1のデータが含まれている。次に、第1金属配線層に対して積層方向に位置する第2金属配線層の第2金属配線層データを作成する。一般的に、自動配線処理を行うCADComputeraideddesignでは、所定の金属配線層では所定の方向のみに配線を行うようにルール化されている場合が多い。この配線方法は、積層間の金属配線層同士の配線ショートの発生を抑制して効率的に配線する方法である。例えば、第1金属配線層ではX方向のみに配線を行い、第2金属配線層ではY方向のみに配線を行い、第1金属配線層の金属配線パターンと第2金属配線層の金属配線パターンとの立体交差している箇所や重なり合ってビアが配置されている箇所以外は金属配線パターンのないデッドスペースとなっている場合が多い。なお、このデッドスペースには、通常、CAD処理によって、金属配線パターンの密度のばらつきを低減する目的で一律にダミーパターンが生成される。第2の実施の形態では、第2金属配線層における、金属配線パターン1に対応する領域が金属配線パターンのないデッドスペースとなっている場合、従来のように一律にダミーパターンを生成するのではなく、金属配線パターン1の形状に基づいてダミーパターンを生成する。しかしながら、実際には、他の金属配線パターンの形状や配置の影響により、金属配線パターン1と同じ形状で基礎となるダミーパターン生成用パターンを生成することができない場合があり、例えば、図19に示すように、角部に切り欠き3を有するダミーパターン生成用パターン2が生成される。しかしながら、従来の、DRCルールに則ったビアの配置ルールでは、このような角部に切り欠き3を有するダミーパターン生成用パターン2に対応できていないので、DRCエラーが発生する場合がある。そこで、第2の実施の形態におけるダミーパターンの設計方法を以下に示す。図20に示すように、第2金属配線層におけるダミーパターン生成用パターン2を、X方向図3における左右方向にΔx1例えば4.01μmずつ縮小する。この縮小により、X方向の幅が2×Δx1よりも小さい例えば8.00μm図形は消滅する。例えば、図19のダミーパターン生成用パターン2は、X方向の縮小により、図20の縮小図形4になる。図21に示すように、縮小図形4を、X方向図21における左右方向に同じくΔx1ずつ拡大する。このX方向の拡大により、図20の縮小図形4は、図21の拡大図形5になる。この拡大図形5は、第2金属配線層において、第1金属配線層の金属配線パターン1に対応するダミーパターン5となる。一般的、DRCルールに則ったビアの配置ルールでは、矩形領域にビアを最大数、配置できるように、ビアの行数及び列数を決定する。従って、ビアの配置領域は、原則、矩形形状であることが必要とされる。そこで、上述した第1金属配線層の金属配線パターン1と第2金属配線層のダミーパターン5とを積層方向に接続するビアセルの生成方法を第2の実施の形態として以下に示す。図21に示すダミーパターン5の外形を抽出し、ダミーパターン5の外周の辺を一辺とする矩形図形6を生成する図22参照。図23に示すように、矩形図形6を、X方向図23における左右方向に同じくΔx1ずつ縮小して、縮小図形7とする。図21に示すダミーパターン拡大図形5から、図23に示す縮小図形7を論理減算することによって、図24に示す、切り欠き3を有する切り欠き図形8、及び矩形図形9を生成する。図25に示すように、生成した切り欠き図形8及び矩形図形9から、矩形形状を有さない図形を抽出する。図25においては、矩形形状を有さない切り欠き図形8を抽出する。図21に示すダミーパターン拡大図形5から、図25に示す切り欠き図形8を論理減算することによって、図26に示す、矩形図形10を生成する。図26に示す矩形図形10を、X方向図26における左右方向に同じくΔx1ずつ縮小して、図27に示す縮小図形11とする。図26に示す矩形図形10から、図27に示す縮小図形11を論理減算することによって、図28に示す、ビア配置領域12,13を生成する。図29に示すように、DRCルールに則ったビア配置ルールに基づいて、ビア配置領域12,13にビア14がそれぞれ最大数、配置されるように、ビアセルを生成する。図30に、第1金属配線層の金属配線パターン1と、第2金属配線層のダミーパターン5と、金属配線パターン1とダミーパターン5とを積層方向に電気的に接続するビア14と、の積層方向の位置関係を模式的に示す。例えば、電流が図30の右側から左側に流れる場合、電流は、第1金属配線層の金属配線パターン1を流れると共に、ビア14を介して第2金属配線層のダミーパターン5にも流れるので、実質的に電流が流れる金属配線パターンの断面積が大きくなった状態と同じになるため、金属配線パターン抵抗を小さくすることができる。なお、上述した第2金属配線層において、角部が切り欠き形状を有するダミーパターン5の他に、角部が切り欠き形状を有さないダミーパターンが配置されている場合は、角部が切り欠き形状を有さないダミーパターンについては図25~図28の工程を省略することができる。上述した手順により、特に、角部が切り欠き形状を有するダミーパターンの設計方法において、チップ面積の増大を抑えつつ半導体集積回路装置の金属配線パターンの寄生抵抗に起因する動作不良を抑制することが可能になる。また、上述した手順によれば、ダミーパターンの形状、特にダミーパターンの切り欠き形状に応じて最適なビア配置領域を生成して配置し、このビア配置領域内に、DRCルールに則ったビア配置ルールに基づいてビア配置を行うため、DRCエラーの発生を防止することができる。また、上述した手順によれば、同じ大きさで同じ形状のビア配置領域が複数ある場合、生成した1つのビアセルを共通に用いることができるので、ビアレイアウトのデータ数を減らすことができる。本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。上述した第1及び第2の実施の形態ではX方向図1~図30における各左右方向に延在するダミーパターンの設計方法について説明したが、Y方向図1~図30における各上下方向に延在するダミーパターンに対しても、X方向をY方向に替えて同様の処理を行うことができる。また、上述した第1及び第2の実施の形態では比較的配線幅の狭い金属配線パターンに対してダミーパターンを設計する例を挙げて説明したが、比較的配線幅の広い、又はベタパターンの電源配線又はGND配線に対してダミーパターンを生成する場合にも適用可能である。また、上述した第1及び第2の実施の形態では金属配線層について説明したが、これに限定させるものではなく、例えばポリシリコン配線層同士、又はポリシリコン配線層と金属配線層とをコンタクト接続ビア接続に相当するする場合にも適用可能である。"