"離散時間積分器と、該離散時間積分器に直列に接続される量子化器と、該量子化器の出力側から前記離散時間積分器の入力側に接続される帰還回路を具備することを特徴とするスケール付きβ写像に基づくデータコンバート方式。請求項2又は3記載のスケール付きβ写像に基づくデータコンバート方式において、前記A/D変換器をスイッチトキャパシタ積分回路を用いて回路化することを特徴とするスケール付きβ写像に基づくデータコンバート方式。請求項2又は3記載のスケール付きβ写像に基づくデータコンバート方式において、前記A/D変換器のビット長Lを無限大とすることにより、カオス発生回路としたことを特徴とするスケール付きβ写像に基づくデータコンバート方式。請求項1から5の何れか一項記載のスケール付きβ写像に基づくデータコンバート方式において、スケール付きβ写像Sに基づくA/D変換器を、離散時間t1で入力信号xinputをサンプルし、写像をL回繰り返すことによりビット長がLの変換ビット列BSxinputを得る操作を行い、該操作においてビット長を無限大L=∞にすることにより、初期値をxinputとするカオス時系列を得ることを特徴とするスケール付きβ写像に基づくデータコンバート方式。請求項6記載のスケール付きβ写像に基づくデータコンバート方式において、初期値を設定する必要がない場合は、離散時間tnで-∞<n<∞とし、この場合には、入力信号をサンプルする回路を不要とし、小型のカオス発生回路を構成することを特徴とするスケール付きβ写像に基づくデータコンバート方式。上記したように、従来のスケール付きβ写像を用いたA/D変換器では、集積回路による実装に適さないといった問題があった。また、これまでに、一様な不変測度分布を持つカオスを発生させる回路として、ベルヌーイ写像やテント写像を用いたカオス発生回路が提案されている。しかしながら、これらの回路では、解軌道が定義域の端に接すると、回路の非理想特性やノイズなどにより解軌道が発散し、回路が安定に動作しないという問題点があった。本発明は、上記状況に鑑みて、集積回路による実装に適合し、カオス発生回路にも好適な、離散時間積分器を用いて構成した、スケール付きβ写像に基づくデータコンバート方式を提供することを目的とする。その具体的な実装構成として、スイッチトキャパシタSC回路を用いたスケール付きβ写像に基づくA/Dコンバータ回路を提供する。また、β写像は最終的に解軌道が有限な不変部分区間内に閉じ込められるため、上記したスケール付きβ写像に基づくA/Dコンバータのビット長を無限大にすることにより、回路素子のミスマッチやノイズに対してロバストで、軌道が発散せず安定に動作するカオス発生回路を提案する。提案するカオス発生回路は、回路パラメータを変更するだけで、異なったカオスアトラクタを容易に実現できる。さらに、理想的な回路素子を用いたSPICESimulationProgramwithIntegratedCircuitEmphasis回路シミュレーションにより、上記したスケール付きβ写像に基づくA/Dコンバータ回路及びこれを応用したカオス発生回路の動作を確認し、その有効性を示す。本発明は、上記目的を達成するために、1スケール付きβ写像に基づくデータコンバート方式において、離散時間積分器と、この離散時間積分器に直列に接続される量子化器と、この量子化器の出力側から前記離散時間積分器の入力側に接続される帰還回路を具備することを特徴とする。4上記2又は3記載のスケール付きβ写像に基づくデータコンバート方式において、前記A/D変換器をスイッチトキャパシタ積分回路を用いて回路化することを特徴とする。5上記2又は3記載のスケール付きβ写像に基づくデータコンバート方式において、前記A/D変換器のビット長Lを無限大とすることにより、カオス発生回路としたことを特徴とする。6上記1から5の何れか一項記載のスケール付きβ写像に基づくデータコンバート方式において、スケール付きβ写像Sに基づくA/D変換器を、離散時間t1で入力信号xinputをサンプルし、写像をL回繰り返すことによりビット長がLの変換ビット列BSxinputを得る操作を行い、この操作においてビット長を無限大L=∞にすることにより、初期値をxinputとするカオス時系列を得ることを特徴とする。7上記6記載のスケール付きβ写像に基づくデータコンバート方式において、初期値を設定する必要がない場合は、離散時間tnで-∞<n<∞とし、この場合には、入力信号をサンプルする回路を不要とし、小型のカオス発生回路を構成することを特徴とする。本発明によれば、次のような効果を奏することができる。1アナログ集積回路技術の中核をなす回路要素であり、集積回路中では最も良く利用される離散時間積分器を用いて、スケール付きβ写像に基づくA/D変換器を構成した。よって、本発明のA/D変換器は集積回路化に適している。2スケール付きβ写像に基づくデータコンバート方式のA/D変換器を、カオス発生回路として構成した。スケール付きβ写像の解軌道は、最終的には有限な不変部分区間内に閉じ込められるため、本発明のカオス発生回路は、回路素子の非理想特性やノイズに対しロバストであり、安定に動作する。本発明のスケール付きβ写像に基づくデータコンバート方式は、離散時間積分器と、この離散時間積分器に直列に接続される量子化器と、この量子化器の出力側から前記離散時間積分器の入力側に接続される帰還回路を具備する。以下、本発明の実施の形態について詳細に説明する。本発明のスケール付きβ写像に基づくデータコンバート方式について、離散時間積分器を用いて構成したスケール付きβ写像に基づくA/D変換器を説明する。アナログ集積回路の主要な構成要素としては離散時間積分器が多く用いられる。その理由として、素子の非理想特性やミスマッチ、寄生素子、ノイズなどの影響を受けにくい回路構成が利用可能なことや、完全差動回路によりさらに回路性能を向上させることが可能なことなどが挙げられる。また、離散時間積分回路を実装する集積回路技術として、スイッチトキャパシタSC回路やスイッチトカレントSI回路などが提案されており、これらの回路についてはこれまでに多くの知見が得られている。それらの有用なデータが利用できることも離散時間積分器が用いられる理由の一つである。そこで、スケール付きβ写像を用いてA/D変換器を離散時間積分器を用いて構成する、スケール付きβ写像に基づくデータコンバート方式を提案する。まず、上記式7をZ変換すると、Xz=βXzz1-Bzz1sβ-1=βXzz1-βsBzz1sBzz1...12が得られる。ここで、XzBzは、それぞれ、xtn及びbtnのZ領域での変数である。さらに、上記式5より、であるので、を得る。これより、となり、結局、を得る。図1は本発明の第1実施例を示すスケール付きβ写像に基づくA/D変換器の構成図である。この図において、1は離散時間積分器、2は離散時間積分器1に直列に接続される量子化器、3は量子化器2の出力側から離散時間積分器1の入力側に接続される帰還回路である。と定義すると、上記式16は、と書き直せる。この場合、スケール付きβ写像に基づくA/D変換器は、図2に示すように構成される。図2は本発明の第2実施例を示すスケール付きβ写像に基づくA/D変換器の構成図である。この図において、11は離散時間積分器、12は離散時間積分器11に直列に接続される量子化器、13は量子化器12の出力側から離散時間積分器11の入力側に接続される帰還回路である。である。次に、スケール付きβ写像に基づくデータコンバート方式によるカオス発生回路について説明する。上記したように、これまでに提案されているベルヌーイ写像やテント写像を用いたカオス発生回路は、解軌道が定義域の端に接すると、回路の非理想特性やノイズなどにより解軌道が発散し、回路が安定に動作しないという問題点があった。そこで、スケール付きβ写像Sが、その解軌道が最終的に有限な不変部分区間内に閉じ込められる写像である点を活用して、安定に動作するカオス発生回路を提案する。スケール付きβ写像Sの解軌道は、過渡状態の後、図12にDで示す不変部分区間[ν-sβ-1νの中にトラップされる。したがって、回路素子の非理想特性やノイズによる軌道のずれ幅をδdeviationとすると、sβ-1δdeviation<ν<s-δdeviationのνの値の範囲では、解軌道がxtnの定義域の端0とsに接することがない。そのため、回路の非理想特性やノイズの影響により解軌道が発散することはなく、カオス発生回路は安定に動作する。さらに、β写像Sによって実現されるカオス軌道の不変部分区間内での不変測度は一様分布となるので、得られるカオス時系列は、乱数発生、暗号化などへの応用が行い易いと考えられる。具体的にスケール付きβ写像Sによりカオス発生回路を構成する方法を述べる。上記したスケール付きβ写像Sに基づくA/D変換器では、離散時間t1で入力信号xinputをサンプルし、写像をL回繰り返す操作により、ビット長がLの変換ビット列BSxinputを得ていた。この操作において、ビット長を無限大L=∞にすることで、初期値をxinputとするカオス時系列を得ることができる。これにより、前述した離散時間積分器によるスケール付きβ写像を用いたA/D変換器をそのままカオス発生回路として応用することが可能である。また、初期値を設定する必要がない場合は、離散時間tnで-∞<n<∞とすればよい。このときには、前述した離散時間積分器によるスケール付きβ写像に基づくA/D変換器において、入力信号をサンプルする部分が不要となり、より小型のカオス発生回路を実現することができる。次に、本発明の実施例として、スイッチトキャパシタSC回路によるスケール付きβ写像に基づくA/D変換器の回路実現例を説明する。主な離散時間アナログ回路サンプルドデータ回路技術として、SC回路とSIスイッチトカレント回路がある。ここでは、SC回路によりスケール付きβ写像に基づくA/Dコンバータ回路を実現する手法を述べる。ただし、SI回路を用いても同様な手法で回路実現可能である。具体的には、上記式16と図1、あるいは、上記式18と図2で与えられるスケール付きβ写像を用いたA/D変換器を、SC積分回路を用いて回路化する手法を示す。1SC回路による実装例1:上記式16と図1を用いる場合図3は一般的なスイッチトキャパシタSC積分回路を示す図である。この回路のZ領域での伝達特性は、で与えられる。ただし、Voz及びVizは、それぞれ、υotnとυitnのZ領域での変数である。ここで、上記式16と式20とを比較すると、Voz=Xz...21Cf/Ci=s1-β...22Ck/Ci=β-1...23とすればよいことがわかる。しかし、1<β<2より、-1<1-β<0であるので、上記式22でキャパシタの比が負となり、このままでは物理的に実現不可能である。そこで、出力に負号をつけた量子化器、を導入する。すると、上記式16はこれを用いて、と変形できる。この結果、図3に示す回路で、Voz=Xz...27Cf/Ci=sβ-1...28Ck/Ci=β-1...29図4は本発明のスイッチトキャパシタ積分回路を用いた第1のスケール付きβ写像に基づくA/D変換器の構成図である。この図4は、上記式16と図1で表現した、スケール付きβ写像に基づくA/D変換器を実現するSC回路を示している。なお、一点鎖線で囲った部分は、初期値の設定を必要としないカオス回路に応用する際には不要となる。さらに、この回路を駆動するクロックφA,φBと、入力信号をサンプルし、これと同時にCiの初期電荷をリセットするためのクロックφCを図5に示す。図5は図4,6,7,8のSC回路を駆動する3相のクロック波形である。図中のLはビット長であり、また、出力ビット列bnは、φBの立ち下がり、すなわち、tn12でサンプルする。ここで、入力信号のサンプルを上記式8に従って行うとすると、出力の最下位ビットb1は、となる。一方、図4に示す回路で、図5に示したt1で入力信号をサンプルし、b1をt112で出力すると、このときの回路の伝達関数は、である。上記式31と式32を比較すると、入力信号のサンプルを上記式8に従って行う場合には、図4に示す回路において、Cs/Ci=1...33とすればよい非特許文献3,5,6。ただし、図4から得られるビット列は-bnとなることに注意する。一方、図13で示されているように、xt1=βxinput...35のように入力信号をサンプルする場合には、CS/Ci=β...36を用いればよい。ただし、ここでも、図4に示す回路から得られるビット列は-bnとなることに注意する。以上、上記式16と図1で表現したスケール付きβ写像に基づくA/D変換器が、図4に示すSC回路を用いて実現できることを示した。次に、sの値が特別な場合における回路構成について説明する。as=β-11の場合この場合は、スケール付きβ写像Sは、上記式2で与えられるβ写像Cとなる。上記式28より、図4において、Cf/Ci=β-11×β-1=1...38とし、CkとCsは、それぞれ、上記式29及び式33で与えられるようにすればよい。この結果、Cf/Ci=Cs/Ci=1...39bs=ββ-11の場合この場合、スケール付きβ写像Sは、上記式3で与えられるβ写像Dとなる。上記式28より、図4において、Cf/Ci=ββ-11×β-1=β...40とし、CkとCsは、それぞれ、上記式29及び式33で与えられるようにすればよい。このままでは、図4を簡単化することはできないが、入力のサンプルを上記式35とする場合には、Csが上記式36で与えられるため、上記aと同様に、図4に示す回路で、CfとCsを共有することができる。よってこの場合にも、図6に示す簡単化した回路が使用できる。ただし、Cf/Ci=Cs/Ci=β...41である。さらに、デコードには上記式37を使用する必要がある。2SC回路による実装例2:上記式18と図2を用いる場合上記1で述べた方法では、上記式28に示されるように、Cfの値がsとβの関数となり、回路設計の自由度に制約が生ずる。そこで、ここでは、回路設計の自由度を上げるため、回路パラメータがsあるいはβのみにしか依存しない回路構成法を提案する。図3に示すSC積分回路の伝達関数式20と式18を比較すると、Voz=Xz...42Cf/Ci=1-β...43Ck/Ci=β-1...44とすれば、図3に示す回路でスケール付きβ写像を用いたA/D変換器が実現できることがわかる。しかし、上記1で述べたように、Cf/Ci=1-β<0...46であり、負のキャパシタ比は物理的に実現不可能である。そこで、上記1と同様に、出力に負号をつけた量子化器として、を導入する。すると、上記式18はこれを用いて、と変形できる。この結果、図7に示す回路で、Voz=Xz...49Cf/Ci=β-1...50Ck/Ci=β-1...51とすれば、スケール付きβ写像に基づくA/D変換器が図3に示す回路を基に実現することができる。図7は本発明のスイッチトキャパシタ積分回路を用いた第2のスケール付きβ写像に基づくA/D変換器の構成図である。この図は、上記式18と図2で表現した、スケール付きβ写像に基づくA/D変換器を実現するSC回路を示している。なお、一点鎖線で囲った部分は、初期値の設定を必要としないカオス発生回路に応用する際には不要となる。一方、図8に示す回路で、直流電圧源の電圧を-1Vに設定すれば図4と等価になる。すなわち、図8に示す回路によれば、上記1で述べた回路も実現できる。この際、出力ビット列には負号がつかないことも特徴である。なお、一点鎖線で囲った部分は、初期値の設定を必要としないカオス発生回路に応用する際には不要となる。以上で提案した全てのスケール付きβ写像に基づくA/D変換器は、上記したように、ビット長Lを無限大にすることで、そのままの構成でカオス発生回路として使用できる。すなわち、図5中のφCの周期を∞φCを単発パルスとするとすればよい。さらに、カオス時系列の初期値の設定を必要としない場合には、図4図6及び図8に示す回路で入力信号をサンプルするための回路各図中で一点鎖線で囲った部分とクロックφCは不要となる。次に、本発明のスケール付きβ写像に基づくA/Dコンバータ回路の妥当性を確認するため、理想回路素子を用いたSPICE回路シミュレーションを行う。ここで、図8に示す回路は、回路パラメータを調整することで、図4図6及び図7に示す回路と等価になるので、シミュレーションは図8に示す回路を用いて行った。また、通常はβの値を変換後のビット列より推定するが特許文献1,2、非特許文献1~4参照、理想状態での動作を確認するのが目的であるため、βの値は既知であるとした。なお、以下のシミュレーションでは、β=5/3,s=3とした。まず、最初に、回路から出力されるビット列BSxinputが、理論値と同じであるか検証する。表1は、図8に示す回路のSPICEシミュレーションと、理論式から得られた、入力信号xinputに対するA/D変換出力ビット列の比較である。なお、ビット長はL=8としている。表より、本発明の回路がスケール付きβ写像に基づくA/D変換を正確に行っていることが確認できる。次いで、図8に示す回路のSPICEシミュレーションによって得られた出力ビット列のデコード値の変換誤差を評価する。変換ビット長がLの時、量子化誤差の上界は、で与えられる。これを用いて、εLx≦29となるようにビット長をL=13とした。各入力信号xinputについて、異なる量子化閾値θに対する変換誤差を評価した結果を図9に示す。さらに、θを変化させた場合の変換誤差を、異なる入力信号xinputに対して求めた結果を図10に示す。これらの結果より、本発明の回路は、量子化閾値θが変動しているにも関わらず、入力信号xinputを、設定した変換精度以上で正しくA/D変換していることが確認された。すなわち、本発明の回路は、スケール付きβ写像に基づくA/D変換の特徴である、θの変動に対してロバストであることが確認できた。さらに、図8に示す回路において、ビット長L=∞としてカオス発生回路を実現した。図11は、θ=1.44の時にSPICEシミュレーションから得られたカオスアトラクタの例である。図11に示すように、カオスアトラクタは不変部分区間ν-sβ-1=0.4≦xtn≦ν=2.4内に留まっていることがわかる。上記したように、本発明では、スケール付きβ写像に基づくデータコンバート方式によるA/D変換器を、離散時間積分器を用いて実現する手法を提案した。離散時間積分器は、アナログ集積回路技術の中核をなす回路要素であり、集積回路中では最も良く用いられる。したがって、本発明のスケール付きβ写像に基づくA/Dコンバータ回路は集積回路化に適していると考えられる。また、例としてスイッチトキャパシタ回路を用いて具体的な回路を複数種類実現した。さらに、スケール付きβ写像に基づくデータコンバート方式によるA/D変換器を、カオス発生回路として構成することを提案した。スケール付きβ写像の解軌道は、最終的には有限な不変部分区間内に閉じ込められるため、本発明に係るカオス発生回路は、回路素子の非理想特性やノイズに対しロバストであり、安定に動作する。最後に、理想回路素子を用いたSPICE回路シミュレーションにより、本発明のスケール付きβ写像に基づくデータコンバート方式によるA/Dコンバータ回路の動作を確認し、その妥当性を検証した。本発明のスケール付きβ写像に基づくA/D変換器は、回路素子の非理想特性などによる回路特性の変化やノイズに対してロバストであるため、環境や回路特性の変化にロバストであり、小型で低消費電力、また、安価で高性能なA/Dコンバータ回路やカオス発生回路の実現、特に、集積回路化に貢献できる。さらに集積回路化においては、回路素子のマッチングや素子特性が悪いため、アナログ回路の集積化には適さないサブミクロン以下の半導体プロセスなどでも、本発明のスケール付β写像に基づくA/D変換回路やカオス発生回路は適している。また、本発明のスケール付きβ写像に基づくA/D変換器は、使用環境が大きく変動するシステムに用いられる各種回路、例えば、大規模なセンサーネットワーク用回路やセンサーダスト用のセンサーノード回路、大規模災害時の緊急通信ノード回路、宇宙空間に用いる各種回路、車載回路、移動ロボット用回路、無線通信端末用回路など、非常に広範囲な回路やシステムに応用可能である。さらに、このA/D変換器を応用したカオス発生回路は、暗号、カオス通信、乱数発生、カオスを用いた情報処理の分野で広く利用可能である。なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、これらを本発明の範囲から排除するものではない。"