"基板本体と、前記基板本体の上に配された第1及び第2のランド電極とを有する実装基板と、前記実装基板に実装された電子部品と、を備え、前記電子部品は、長さ方向及び幅方向に沿って延びる第1及び第2の主面と、前記長さ方向及び厚み方向に沿って延びる第1及び第2の側面と、前記幅方向及び前記厚み方向に沿って延びる第1及び第2の端面とを有し、前記第1の端面が前記長さ方向の一方側に位置し、前記第2の端面が前記長さ方向の他方側に位置している直方体状の電子部品本体と、前記第1の主面において、前記長さ方向の前記一方側部分の上に配された第1の外部電極と、前記第1の主面において、前記長さ方向の前記他方側部分の上に配された第2の外部電極と、を有し、前記第1のランド電極の一部を覆うように、かつ、前記厚み方向において前記第1の外部電極の前記長さ方向の前記他方側端部と重なるように、配された第1のソルダーレジスト層と、前記第2のランド電極の一部を覆うように、かつ、前記厚み方向において前記第2の外部電極の前記長さ方向の前記一方側端部と重なるように、配された第2のソルダーレジスト層と、前記第1のランド電極の、前記第1のソルダーレジスト層に覆われていない部分と、前記第1の外部電極と、を接続している第1のはんだ層と、前記第2のランド電極の、前記第2のソルダーレジスト層に覆われていない部分と、前記第2の外部電極と、を接続している第2のはんだ層と、をさらに備える電子部品の実装構造。前記第1のソルダーレジスト層の前記長さ方向の前記一方側端部と前記第1の外部電極の前記長さ方向の前記他方側端部との間の前記長さ方向に沿った距離をD1、前記第2のソルダーレジスト層の前記長さ方向の前記他方側端部と前記第2の外部電極の前記長さ方向の前記一方側端部との間の前記長さ方向に沿った距離をD2とした際に、50μm≦D1及び50μm≦D2を満たす、請求項1に記載の電子部品の実装構造。前記基板本体の前記第1の主面と対向している部分の上に配された第3のソルダーレジスト層をさらに備える、請求項1または2に記載の電子部品の実装構造。前記第3のソルダーレジスト層と前記第1の主面とを接着している接着層をさらに備える、請求項3に記載の電子部品の実装構造。前記第1~第3のソルダーレジスト層は、一体に設けられている、請求項3または4に記載の電子部品の実装構造。前記電子部品の外形寸法は、前記長さ方向に沿った寸法が1mm以下、前記幅方向に沿った寸法が0.5mm以下、前記厚み方向に沿った寸法が0.5mm以下である、請求項1~5のいずれか一項に記載の電子部品の実装構造。基板本体と、前記基板本体の上に配された第1及び第2のランド電極とを有する実装基板を用意する工程と、長さ方向及び幅方向に沿って延びる第1及び第2の主面と、前記長さ方向及び厚み方向に沿って延びる第1及び第2の側面と、前記幅方向及び前記厚み方向に沿って延びる第1及び第2の端面とを有し、前記第1の端面が前記長さ方向の一方側に位置し、前記第2の端面が前記長さ方向の他方側に位置している直方体状の電子部品本体と、前記第1の主面において、前記長さ方向の一方側部分の上に配された第1の外部電極と、前記第1の主面において、前記長さ方向の他方側部分の上に配された第2の外部電極とを有する電子部品を用意する工程と、前記第1のランド電極の一部を覆うように第1のソルダーレジスト層を形成すると共に、前記第2のランド電極の一部を覆うように第2のソルダーレジスト層を形成するソルダーレジスト層形成工程と、前記第1の外部電極の前記長さ方向の他方側端部と前記第1のソルダーレジスト層とが前記厚み方向において重なると共に、前記第2の外部電極の前記長さ方向の一方側端部と前記第2のソルダーレジスト層とが前記厚み方向において重なるように前記電子部品を前記実装基板に対して固定する固定工程と、前記第1のランド電極の、前記第1のソルダーレジスト層に覆われていない部分と、前記第1の外部電極と、が接続されるように第1のはんだ層を形成すると共に、前記第2のランド電極の、前記第2のソルダーレジスト層に覆われていない部分と、前記第2の外部電極と、が接続されるように第2のはんだ層を形成する工程と、を備える、電子部品の実装方法。前記固定工程において、前記第1のソルダーレジスト層の前記長さ方向の前記一方側端部と前記第1の外部電極の前記長さ方向の前記他方側端部との間の前記長さ方向に沿った距離をD1、前記第2のソルダーレジスト層の前記長さ方向の前記他方側端部と前記第2の外部電極の前記長さ方向の前記一方側端部との間の長さ方向に沿った距離をD2とした際に、50μm≦D1及び50μm≦D2が満たされるように、前記電子部品を前記実装基板に対して固定する、請求項7に記載の電子部品の実装方法。前記ソルダーレジスト層形成工程において、前記基板本体の前記第1の主面と対向している部分の上に第3のソルダーレジスト層をさらに形成する、請求項7または8に記載の電子部品の実装方法。前記ソルダーレジスト層形成工程において、前記第1~第3のソルダーレジスト層を一体に形成する、請求項9に記載の電子部品の実装方法。前記固定工程において、前記第3のソルダーレジスト層の上に塗布した接着剤によって前記第3のソルダーレジスト層と前記第1の主面とを接着する、請求項9または10に記載の電子部品の実装方法。前記接着剤は、スクリーン印刷によって塗布される、請求項11に記載の電子部品の実装方法。前記電子部品の外形寸法は、前記長さ方向に沿った寸法が1mm以下、前記幅方向に沿った寸法が0.5mm以下、前記厚み方向に沿った寸法が0.5mm以下である、請求項7~12のいずれか一項に記載の電子部品の実装方法。しかしながら、電子部品の実装構造100では、製造時や使用時において、実装基板がたわむなどして電子部品102に応力が付加された場合に電子部品102が損傷しやすいという問題がある。本発明は、電子部品が損傷しにくい電子部品の実装構造及び電子部品の実装方法を提供することを主な目的とする。本発明に係る電子部品の実装構造は、実装基板と、電子部品とを備えている。実装基板は、基板本体と、第1及び第2のランド電極とを有する。第1及び第2のランド電極は、基板本体の上に配されている。電子部品は、実装基板に実装されている。電子部品は、直方体状の電子部品本体と、第1の外部電極と、第2の外部電極とを有する。電子部品本体は、第1及び第2の主面と、第1及び第2の側面と、第1及び第2の端面とを有する。第1及び第2の主面は、長さ方向及び幅方向に沿って延びている。第1及び第2の側面は、長さ方向及び厚み方向に沿って延びている。第1及び第2の端面は、幅方向及び厚み方向に沿って延びている。第1の端面が長さ方向の一方側に位置し、第2の端面が長さ方向の他方側に位置している。第1の外部電極は、第1の主面において、長さ方向の一方側部分の上に配されている。第2の外部電極は、第1の主面において、長さ方向の他方側部分の上に配されている。本発明に係る電子部品の実装構造は、第1のソルダーレジスト層と、第2のソルダーレジスト層と、第1のはんだ層と、第2のはんだ層とをさらに備えている。第1のソルダーレジスト層は、第1のランド電極の一部を覆うように、かつ、厚み方向において第1の外部電極の長さ方向の他方側端部と重なるように配されている。第2のソルダーレジスト層は、第2のランド電極の一部を覆うように、かつ、厚み方向において第2の外部電極の長さ方向の一方側端部と重なるように配されている。第1のはんだ層は、第1のランド電極の、第1のソルダーレジスト層に覆われていない部分と、第1の外部電極とを接続している。第2のはんだ層は、第2のランド電極の、第2のソルダーレジスト層に覆われていない部分と、第2の外部電極とを接続している。本発明に係る電子部品の実装構造のある特定の局面では、電子部品の実装構造は、第1のソルダーレジスト層の長さ方向の一方側端部と第1の外部電極の長さ方向の他方側端部との間の長さ方向に沿った距離をD1、第2のソルダーレジスト層の長さ方向の他方側端部と第2の外部電極の長さ方向の一方側端部との間の長さ方向に沿った距離をD2とした際に、50μm≦D1及び50μm≦D2を満たす。本発明に係る電子部品の実装構造の別の特定の局面では、電子部品の実装構造は、基板本体の第1の主面と対向している部分の上に配された第3のソルダーレジスト層をさらに備えている。本発明に係る電子部品の実装構造の他の特定の局面では、電子部品の実装構造は、第3のソルダーレジスト層と第1の主面とを接着している接着層をさらに備えている。本発明に係る電子部品の実装構造のさらに他の特定の局面では、第1~第3のソルダーレジスト層は、一体に設けられている。本発明に係る電子部品の実装構造のさらに他の特定の局面では、電子部品の外形寸法は、前記長さ方向に沿った寸法が1mm以下、前記幅方向に沿った寸法が0.5mm以下、前記厚み方向に沿った寸法が0.5mm以下である。本発明に係る電子部品の実装方法では、基板本体と、基板本体の上に配された第1及び第2のランド電極とを有する実装基板を用意する。長さ方向及び幅方向に沿って延びる第1及び第2の主面と、長さ方向及び厚み方向に沿って延びる第1及び第2の側面と、幅方向及び厚み方向に沿って延びる第1及び第2の端面とを有し、第1の端面が長さ方向の一方側に位置し、第2の端面が長さ方向の他方側に位置している直方体状の電子部品本体と、第1の主面において、長さ方向の一方側部分の上に配された第1の外部電極と、第1の主面において、長さ方向の他方側部分の上に配された第2の外部電極とを有する電子部品を用意する。第1のランド電極の一部を覆うように第1のソルダーレジスト層を形成すると共に、第2のランド電極の一部を覆うように第2のソルダーレジスト層を形成するソルダーレジスト層形成工程を行う。第1の外部電極の長さ方向の他方側端部と第1のソルダーレジスト層とが厚み方向において重なると共に、第2の外部電極の長さ方向の一方側端部と第2のソルダーレジスト層とが厚み方向において重なるように電子部品を実装基板に対して固定する固定工程を行う。第1のランド電極の、第1のソルダーレジスト層に覆われていない部分と、第1の外部電極と、が接続されるように第1のはんだ層を形成すると共に、第2のランド電極の、第2のソルダーレジスト層に覆われていない部分と、第2の外部電極と、が接続されるように第2のはんだ層を形成する工程を行う。本発明に係る電子部品の実装方法のある特定の局面では、固定工程において、第1のソルダーレジスト層の長さ方向の一方側端部と第1の外部電極の長さ方向の他方側端部との間の長さ方向に沿った距離をD1、第2のソルダーレジスト層の長さ方向の他方側端部と第2の外部電極の長さ方向の一方側端部との間の長さ方向に沿った距離をD2とした際に、50μm≦D1及び50μm≦D2が満たされるように、電子部品を実装基板に対して固定する。本発明に係る電子部品の実装方法の別の特定の局面では、ソルダーレジスト層形成工程において、基板本体の第1の主面と対向している部分の上に第3のソルダーレジスト層をさらに形成する。本発明に係る電子部品の実装方法の他の特定の局面では、ソルダーレジスト層形成工程において、第1~第3のソルダーレジスト層を一体に形成する。本発明に係る電子部品の実装方法のさらに他の特定の局面では、固定工程において、第3のソルダーレジスト層の上に塗布した接着剤によって第3のソルダーレジスト層と第1の主面とを接着する。本発明に係る電子部品の実装方法のさらに他の特定の局面では、接着剤は、スクリーン印刷によって塗布される。本発明に係る電子部品の実装方法のさらに他の特定の局面では、電子部品の外形寸法は、前記長さ方向に沿った寸法が1mm以下、前記幅方向に沿った寸法が0.5mm以下、前記厚み方向に沿った寸法が0.5mm以下である。本発明によれば、電子部品が損傷しにくい電子部品の実装構造及び電子部品の実装方法を提供することができる。以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。第1の実施形態電子部品1の実装構造2の構成図1は、第1の実施形態に係る電子部品の実装構造の略図的断面図である。図2は、第1の実施形態における電子部品の略図的斜視図である。図1に示すように、電子部品の実装構造2は、実装基板20と、実装基板20に実装された電子部品1とを備えている。実装基板20は、基板本体23を備えている。基板本体23は、例えば樹脂や、ガラスセラミックスなどのセラミックスにより形成することができる。基板本体23は、例えば、ガラスエポキシ、紙フェノールなどの樹脂複合材料により構成されていてもよい。基板本体23の主面23aの上には、電子部品1を実装するための第1及び第2のランド電極21,22が配されている。第1及び第2のランド電極21,22は、長さ方向Lに沿って配列されている。第1及び第2のランド電極21,22の長さ方向Lに沿った間隔は、0.6mm~0.9mm程度とすることができる。第1及び第2のランド電極21,22の厚みは、例えば、10μm~50μm程度とすることができる。第1及び第2のランド電極21,22は、例えば、Cu,Ag等の金属により形成することができる。電子部品1の種類は、特に限定されない。電子部品1は、例えば、コンデンサ、インダクタ、サーミスタ、フィルタチップ等であってもよい。電子部品1は、直方体状の電子部品本体10を備えている。電子部品本体10は、第1及び第2の主面10a、10b、第1及び第2の側面10c、10d並びに第1及び第2の端面10e、10fを有する。第1及び第2の主面10a、10bのそれぞれは、長さ方向L及び幅方向Wに沿って延びている。第1及び第2の主面10a、10bは、厚み方向Tにおいて対向している。第1及び第2の側面10c、10dのそれぞれは、長さ方向L及び厚み方向Tに沿って延びている。第1及び第2の側面10c、10dは、幅方向Wにおいて対向している。第1及び第2の端面10e、10fのそれぞれは、幅方向W及び厚み方向Tに沿って延びている。第1及び第2の端面10e、10fは、長さ方向Lにおいて対向している。第1の端面10eは、長さ方向Lの一方側、すなわち、L1側に位置している。第2の端面10fは、長さ方向Lの他方側、すなわち、L2側に位置している。なお、本発明において、直方体には、角部や稜線部が面取り状またはR面取り状とされた直方体が含まれるものとする。電子部品1の長さ方向Lに沿った寸法は、1.0mm以下であることが好ましい。電子部品1の幅方向Wに沿った寸法は、0.5mm以下であることが好ましい。電子部品1の厚み方向Tに沿った寸法は、0.5mm以下であることが好ましい。電子部品本体10は、例えば、適宜のセラミックスにより構成することができる。電子部品本体10を構成するセラミックスの種類は、所望する電子部品1の特性に応じて適宜選択することができる。例えば、電子部品1が、コンデンサである場合は、電子部品本体10を誘電体セラミックスにより形成することができる。誘電体セラミックスの具体例としては、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などが挙げられる。例えば、電子部品1が、圧電部品である場合は、電子部品本体10を圧電セラミックスにより形成することができる。圧電セラミックスの具体例としては、例えば、PZTチタン酸ジルコン酸鉛系セラミックなどが挙げられる。例えば、電子部品1が、サーミスタである場合は、電子部品本体10を半導体セラミックスにより形成することができる。半導体セラミックスの具体例としては、例えば、スピネル系セラミックなどが挙げられる。例えば、電子部品1が、インダクタである場合は、電子部品本体10を磁性体セラミックスにより形成することができる。磁性体セラミックスの具体例としては、例えば、フェライトセラミックなどが挙げられる。電子部品本体10の内部には、例えば第1及び第2の内部電極が対向するように配されていてもよい。電子部品1は、第1及び第2の外部電極13,14をさらに備えている。第1の外部電極13は、第1の端面10eの上に配された部分と、第1の主面10aの長さ方向LのL1側部分の上に配された部分13aと、第2の主面10bの長さ方向LのL1側部分の上に配された部分と、第1及び第2の側面10c、10dのそれぞれの長さ方向LのL1側部分の上に配された部分とを有する。もっとも、本発明において、第1の外部電極は、第1の主面において、長さ方向の一方側部分の上に配された部分を有するものである限りにおいて特に限定されない。第1の外部電極は、第1の主面において、長さ方向の一方側部分の上にのみ設けられていてもよい。第2の外部電極14は、第2の端面10fの上に配された部分と、第1の主面10aの長さ方向LのL2側部分の上に配された部分14aと、第2の主面10bの長さ方向LのL2側部分の上に配された部分と、第1及び第2の側面10c、10dのそれぞれの長さ方向LのL2側部分の上に配された部分とを有する。もっとも、本発明において、第2の外部電極は、第1の主面において、長さ方向の他方側部分の上に配された部分を有するものである限りにおいて特に限定されない。第2の外部電極は、第1の主面において、長さ方向の他方側部分の上にのみ設けられていてもよい。電子部品1は、電子部品本体10の第1の主面10aが実装基板20と対向するように配されている。第1の主面10aと実装基板20とは、接着層40によって接着されている。接着層40は、例えば、エポキシ系樹脂等からなる樹脂接着剤の硬化物を含むものであってもよい。第1の外部電極13の部分13aは、第1のランド電極21と対向している。一方、第2の外部電極14の部分14aは、第2のランド電極22と対向している。第1のランド電極21の上には、第1のランド電極21の一部を覆うようにして、第1のソルダーレジスト層31が配されている。第1のソルダーレジスト層31は、全体が第1のランド電極21の上に位置している。第1のソルダーレジスト層31は、厚み方向において第1の外部電極13の部分13aの長さ方向LのL2側端部と重なるように配されている。即ち、第1のソルダーレジスト層31は、第1の外部電極13の部分13aの長さ方向LのL2側端部と第1のランド電極21の間に配されている。第1のランド電極21の、第1のソルダーレジスト層31に覆われていない部分と、第1の外部電極13とは、第1のはんだ層51によって接続されている。第1のソルダーレジスト層31が設けられているため、第1の外部電極13の部分13aの長さ方向LのL2側端部には、第1のはんだ層51は接合されていない。第2のランド電極22の上には、第2のランド電極22の一部を覆うようにして、第2のソルダーレジスト層32が配されている。第2のソルダーレジスト層32は、全体が第2のランド電極22の上に位置している。第2のソルダーレジスト層32は、厚み方向において第2の外部電極14の部分14aの長さ方向LのL1側端部と重なるように配されている。即ち、第2のソルダーレジスト層32は、第2の外部電極14の部分14aの長さ方向LのL1側端部と第2のランド電極22の間に配されている。第2のランド電極22の、第2のソルダーレジスト層32に覆われていない部分と、第2の外部電極14とは、第2のはんだ層52によって接続されている。第2のソルダーレジスト層32が設けられているため、第2の外部電極14の部分14aの長さ方向LのL1側端部には、第2のはんだ層52は接合されていない。電子部品1は、50μm≦D1及び50μm≦D2を満たすことが好ましい。但し、D1は、第1のソルダーレジスト層31の長さ方向LのL1側端部と第1の外部電極13の部分13aの長さ方向LのL2側端部との間の長さ方向Lに沿った距離である。D2は、2のソルダーレジスト層32の長さ方向LのL2側端部と第2の外部電極14の長さ方向LのL1側端部との間の長さ方向に沿った距離である。また、電子部品1は、D0-D1≦200μm及びD0-D2≦200μmを満たすことが好ましい。但し、D0は、第1及び第2の外部電極13,14の部分13a、14aの長さ方向Lに沿った寸法である。なお、第1及び第2のレジスト層31,32は、例えば、エポキシ系樹脂により形成することができる。第1及び第2のはんだ層51,52を構成するはんだの種類は、特に限定されず、例えば、Sn-Pb系はんだ、Sn-Ag-Cu系はんだ、Sn-Cu系はんだ、Sn-Bi系はんだ等であってもよい。電子部品1の実装構造2の製造方法次に、電子部品1の実装構造2の製造方法の一例について説明する。まず、上述の基板本体23と第1及び第2のランド電極21,22とを有する実装基板20と、電子部品1とを用意する。実装基板20の第1のランド電極21の上に第1のソルダーレジスト層31を形成すると共に、第2のランド電極22の上に第2のソルダーレジスト層32を形成するソルダーレジスト層形成工程。第1及び第2のソルダーレジスト層31,32の形成は、例えば、スクリーン印刷法やフォトリソグラフィ法等により形成することができる。次に、第1の外部電極13の部分13aの長さ方向LのL2側端部と第1のソルダーレジスト層31とが厚み方向Tにおいて重なると共に、第2の外部電極14の部分14aの長さ方向LのL1側端部と第2のソルダーレジスト層32とが厚み方向Tにおいて重なるように電子部品1を実装基板20に対して固定する固定工程。電子部品1の実装基板20への固定は、例えば、樹脂接着剤を用いて行うことができる。50μm≦D1及び50μm≦D2を満たすように固定工程を行うことが好ましい。D0-D1≦200μm及びD0-D2≦200μmを満たすように固定工程を行うことが好ましい。次に、第1のランド電極21の第1のソルダーレジスト層31よりも長さ方向LのL1側部分と第1の外部電極13とが接続されるように第1のはんだ層51を形成すると共に、第2のランド電極22の第2のソルダーレジスト層32よりも長さ方向LのL2側部分と第2の外部電極14とが接続されるように第2のはんだ層52を形成するはんだ層形成工程。この第1及び第2のはんだ層51,52の形成は、フローにより行うことができる。即ち、本実施形態では、電子部品1をフロー実装する。ところで、図4に示すように、第2のソルダーレジスト層32を設けない場合は、本実施形態とは異なり、第2のはんだ層252は、第2の外部電極214の部分214aの長さ方向LのL1側端部にまで接合される。このため、電子部品本体210の第1の主面210aの第2の外部電極214の部分214aの長さ方向LのL1側端部と接触している部分Bが第2のはんだ層252によって強固に固定される。同様に、電子部品本体210の第1の主面210aの第1の外部電極の長さ方向LのL2側端部と接触している部分が第1のはんだ層によって強固に固定される。ここで、電子部品に応力が加わった場合、電子部品本体には、電子部品本体の外部電極の端部と接触している部分に応力が集中しやすいため、この部分を起点としてクラックが生じやすい。このため、図4に示す比較例においては、このクラックの起点となりやすい、電子部品本体の外部電極の端部と接触している部分がはんだ層によって強固に固定されているため、電子部品に応力が加わった場合、外部電極の端部から電子部品本体にクラックが生じやすい。それに対して本実施形態では、第1及び第2のソルダーレジスト層31,32が設けられていることにより、外部電極13,14の部分13a、14aの端部A,Bは、はんだ層51,52により直接固定されていない。このため、部分A,Bに集中する応力を分散することができるため、この部分A,Bを起点として電子部品本体210にクラックが生じ難い。即ち、電子部品1の実装構造2の製造時や、実装構造2の使用時などにおいて、電子部品1に応力が加わった場合であっても電子部品1が損傷しにくい。特に、50μm≦D1及び50μm≦D2とされているため、電子部品1に応力が加わった際の電子部品1の損傷がより効果的に抑制されている。以下、本発明の好ましい実施形態の他の例について説明する。以下の説明において、上記第1の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。第2の実施形態図5は、第2の実施形態に係る電子部品の実装構造の略図的断面図である。図5に示すように、第2の実施形態では、基板本体23の第1の主面10aと対向している部分の上に第3のソルダーレジスト層33が配されている。第1~第3のソルダーレジスト層31~33は、一体に設けられている。すなわち、第1のランド電極21の上から、第2のランド電極22の上に至るように、連続してソルダーレジスト層が設けられている。接着層40は、第3のソルダーレジスト層33と第1の主面10aとを接着している。かかる構成においても、上記第1の実施形態と同様の効果が奏される。本実施形態に係る電子部品1の実装構造2aを製造するに際しては、ソルダーレジスト層形成工程において、第1及び第2のソルダーレジスト層31,32と共に、第3のソルダーレジスト層33を形成する。具体的には、第1~第3のソルダーレジスト層31~33を一体に形成する。そして、第3のソルダーレジスト層33の上に塗布した接着剤によって第3のソルダーレジスト層33と第1の主面10aとを接着する。接着剤は、例えば、スクリーン印刷によって塗布することができる。このように、第3のソルダーレジスト層33を設けておくことにより、第1の実施形態のように第3のソルダーレジスト層33を設けない場合と比較して、主面23aと第1の主面10aとの隙間段差を解消することができる。このため、第3のソルダーレジスト層33と電子部品1との接着性を向上させることが可能となり、電子部品1を強固に固定することができる。これは、第1~第3のソルダーレジスト層33が一体に形成されており、第1~第3のソルダーレジスト層33表面が平坦に形成されている。このため、スクリーン印刷時に使用されるメタルマスクと、第3のソルダーレジスト層33表面と、を面接着させることができる。よって、スクリーン印刷時にスキージによって押し出された接着剤を確実に第3のソルダーレジスト層33上に接触塗布することが可能となるためである。例えば、第1の実施形態のように第3のソルダーレジスト層33が設けられていない場合は、第1の主面10aと主面23aとの間に隙間段差が生じてしまうことになる。一般的に、電子部品1のサイズが大きく、第1のランド電極と第2のランド電極との間隔が比較的広い場合には、メタルマスクを支える支点間距離も広くなる。このため、スクリーン印刷で接着剤を塗布する場合、スキージによって接着剤をメタルマスクに押圧した際に、メタルマスクが湾曲し、主面23aと接触させ、接着剤を塗布することができる。しかし、長さ方向に沿った寸法が1mm以下、幅方向に沿った寸法が0.5mm以下、厚み方向に沿った寸法が0.5mm以下のサイズの小さな電子部品1を実装する場合には、第1のランド電極と第2のランド電極との間隔が狭くなる。このため、メタルマスクを支える支点間距離も狭くなり、スクリーン印刷時においてスキージによって接着剤をメタルマスクに押圧しても、メタルマスクは湾曲しにくく、主面23aと面接触しにくい。したがって、接着剤を主面23aの表面にまで接触させることができず、メタルマスクを取り除いた際に、主面23aには接着剤が塗布されず、電子部品1をうまく接着することができないことがある。このため、フロー実装に際して電子部品1が脱落してしまい、好適にフロー実装することが困難である。それに対して本実施形態では、第3のソルダーレジスト層33が設けられているため、第1の主面10aと主面23aとの隙間段差を解消することができるため、先に述べたような効果を得ることができ、電子部品1が非常に小型である場合にも電子部品1を強固に固定でき、フロー実装に際して電子部品1が脱落することを好適に防止することができる。以下、本発明について、具体的な実施例に基づいて、さらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではなく、その要旨を変更しない範囲において適宜変更して実施することが可能である。実施例1~5下記の条件で、第2の実施形態に係る電子部品1の実装構造2aと実質的に同様の構成を有する電子部品の実装構造を、D1,D2を下記の表1に示すようにして、各条件につき20個作製した。条件電子部品の長さ方向寸法:1.0mm電子部品の幅方向寸法:0.5mm電子部品の厚さ方向寸法:0.5mm電子部品:220pFの積層セラミックコンデンサ基板本体:厚さ1.6mmの紙フェノール基板はんだ:Sn-3Ag-0.5Cu接着剤:ソマール社製IR-130次に、図6のように、実装基板の長さ方向における両端を支持した状態で、実装基板を3mmたわませた後、電子部品にクラックが発生したか否かを電子顕微鏡により観察した。結果を下記の表1に示す。比較例1D1,D2を0μmとしたこと以外は、実施例1~5と同様にして電子部品の実装構造を20個作製し、実施例1~5と同様の評価をした。結果を下記の表1に示す。比較例2第1のソルダーレジスト層のL2側端部を第1の外部電極のL2側端部よりも300μmさらにL2側に位置させると共に、第2のソルダーレジスト層のL1側端部を第2の外部電極のL1側端部よりも300μmさらにL1側に位置させたこと以外は、実施例1~5と同様にして電子部品の実装構造を20個作製し、実施例1~5と同様の評価をした。結果を下記の表1に示す。表1に示す結果から、第1及び第2のソルダーレジスト層を第1または第2の外部電極の長さ方向における端部と重なるように配することによって電子部品にクラックが生じることを効果的に抑制できることが分かる。また、D1,D2を50μm以上とすることにより、電子部品にクラックが生じることをより効果的に抑制できることが分かる。また、実施例1~5及び比較例1,2では、D0が250μmであったため、D0-D1≦200μm及びD0-D2≦200μmとすることが好ましいことが分かる。"