第一の高電位側電源及び前記第一の高電位側電源よりも電圧の高い第二の高電位側電源が供給され、入力電圧が入力され、前記入力電圧を昇圧してレベルシフトされた電圧を生成するレベルシフト回路であって、制御端子に前記入力電圧が入力される第一のトランジスタと、制御端子に前記入力電圧の反転信号が入力される第二のトランジスタと、一端が前記第一のトランジスタの第一の端子に接続され、他端に前記入力電圧の反転信号が入力され、前記入力電圧の立ち上りのときに電荷を蓄積して前記第一のトランジスタの第一の端子側から一端側へ第一の電流を発生する第一のコンデンサと、一端が前記第二のトランジスタの第一の端子に接続され、他端に前記入力電圧が入力され、前記入力電圧の立ち下りのときに電荷を蓄積して前記第二のトランジスタの第一の端子側から一端側へ第二の電流を発生する第二のコンデンサと、を具備することを特徴とするレベルシフト回路。制御端子が第一の高電位側電源に接続され、第一の端子から第二の端子側へ第一の電流を流す第一のトランジスタと、制御端子が前記第一の高電位側電源に接続され、第一の端子から第二の端子側へ第二の電流を流し、第一の端子側から入力電圧を昇圧してレベルシフトされた電圧を出力する第二のトランジスタとが設けられるソースフォロア回路と、第一の端子が前記第一のトランジスタの第二の端子に接続され、制御端子に前記入力電圧が入力される第三のトランジスタと、第一の端子が前記第二のトランジスタの第二の端子に接続され、制御端子に前記入力電圧の反転信号が入力される第四のトランジスタと、一端が前記第三のトランジスタの第一の端子に接続され、他端に前記入力電圧の反転信号が入力され、前記入力電圧の立ち上りのときに電荷を蓄積して前記第三のトランジスタの第一の端子側から一端側へ第三の電流を発生する第一のコンデンサと、一端が前記第四のトランジスタの第一の端子に接続され、他端に前記入力電圧が入力され、前記入力電圧の立ち下りのときに電荷を蓄積して前記第四のトランジスタの第一の端子側から一端側へ第四の電流を発生する第二のコンデンサと、を具備することを特徴とするレベルシフト回路。第五及び第六のトランジスタから構成されるカレントミラー回路を更に具備し、前記第五のトランジスタは、第一の端子が前記第一の高電位側電源よりも電圧の高い第二の高電位側電源に接続され、制御端子が第二の端子に接続され、第二の端子が前記第一のトランジスタの第一の端子に接続され、前記第六のトランジスタは、第一の端子が前記第二の高電位側電源に接続され、制御端子が前記第五のトランジスタの制御端子に接続され、第二の端子が前記第二のトランジスタの第一の端子に接続されることを特徴とする請求項2に記載のレベルシフト回路。第五及び第六のトランジスタから構成されるクロスカップル回路を更に具備し、前記第五のトランジスタは、第一の端子が前記第一の高電位側電源よりも電圧の高い第二の高電位側電源に接続され、第二の端子が前記第一のトランジスタの第一の端子に接続され、前記第六のトランジスタは、第一の端子が前記第二の高電位側電源に接続され、制御端子が前記第五のトランジスタの第二の端子に接続され、第二の端子が前記第五のトランジスタの制御端子及び前記第二のトランジスタの第一の端子に接続されることを特徴とする請求項2に記載のレベルシフト回路。前記第三の電流は前記第一の電流よりも高く、前記第四の電流は前記第二の電流よりも高いことを特徴とする請求項2乃至4のいずれか1項に記載のレベルシフト回路。前記第一のコンデンサは前記入力電圧がローレベルのときに電荷を放電し、前記第二のコンデンサは前記入力電圧がハイレベルのときに電荷を放電することを特徴とする請求項1乃至5のいずれか1項に記載のレベルシフト回路。前記第一及び第二のコンデンサは、フィールド上或いはトランジスタ上に形成されたMIMキャパシタであることを特徴とする請求項1乃至6のいずれか1項に記載のレベルシフト回路。本発明は、高速動作することができるレベルシフト回路を提供することにある。一つの実施形態によれば、レベルシフト回路は、第一の高電位側電源及び前記第一の高電位側電源よりも電圧の高い第二の高電位側電源が供給され、入力電圧が入力され、前記入力電圧を昇圧してレベルシフトされた電圧を生成する。レベルシフト回路は、第一のトランジスタ、第二のトランジスタ、第一のコンデンサ、及び第二のコンデンサが設けられる。第一のトランジスタは、制御端子に入力電圧が入力される。第二のトランジスタは、制御端子に入力電圧の反転信号が入力される。第一のコンデンサは、一端が第一のトランジスタの第一の端子に接続され、他端に入力電圧の反転信号が入力され、入力電圧の立ち上りのときに電荷を蓄積して第一のトランジスタの第一の端子側から一端側へ第一の電流を発生する。第二のコンデンサは、一端が第二のトランジスタの第一の端子に接続され、他端に入力電圧が入力され、入力電圧の立ち下りのときに電荷を蓄積して第二のトランジスタの第一の端子側から一端側へ第二の電流を発生する。以下本発明の実施形態について図面を参照しながら説明する。第一の実施形態まず、本発明の第一の実施形態に係るレベルシフト回路について、図面を参照して説明する。図1はレベルシフト回路の構成を示す回路図である。図2は比較例のレベルシフト回路の構成を示す回路図である。本実施形態では、出力電圧の立ち上り及び立ち下りを早くするために信号の変化時に電流を供給するコンデンサをレベルシフト回路の内部に設けている。図1に示すように、レベルシフト回路90は、制御部1、カレントミラー回路2、ソースフォロア回路3、定電流源11、定電流源12、定電流源13、バッファBUFF1、コンデンサC1、コンデンサC2、ダイオードD1、NchMOSトランジスタNMT1、及びNchMOSトランジスタNMT2が設けられる。レベルシフト回路90は、民生用機器及び産業用機器に設けられる半導体装置などに適用される。なお、MOSMetalOxideSemiconductorトランジスタは、MOSFETMetalOxideSemiconductorFieldEffectTransistorとも呼称される。レベルシフト回路90は、高電位側電源Vcca及び高電位側電源Vccaよりも電圧の高い高電位側電源Vccbが供給され、端子Pin入力端子を介して入力電圧Vinが入力され、入力電圧Vinを昇圧してレベルシフトされた出力電圧Voutを端子Pout出力端子から出力する。レベルシフト回路90には、コンデンサC1とコンデンサC2が設けられる。コンデンサC1は入力電圧Vinの立ち上りのときに電荷を蓄積することにより電流Iaを発生し、コンデンサC2は入力電圧Vinの立ち下りのときに電荷を蓄積することにより電流Ibを発生し、出力電圧Voutの立ち上りTr及び立ち下りTfを高速化する。なお、高速化の詳細は後述する。制御部1は、インバータINV1とインバータINV2が設けられる。インバータINV1は、端子PinとノードN1の間に設けられ、高電位側電源Vccaと低電位側電源接地電位Vssが供給される。インバータINV1は、入力電圧Vinを入力して入力電圧Vinの反転信号を出力側のノードN1から出力する。インバータINV2は、ノードN1とノードN2の間に設けられ、高電位側電源Vccaと低電位側電源接地電位Vssが供給される。インバータINV2は、ノードN1の信号を入力して入力電圧Vinと同位相の信号を出力側のノードN2から出力する。カレントミラー回路2は、PchMOSトランジスタPMT1とPchMOSトランジスタPMT2が設けられる。PchMOSトランジスタPMT1は、ソース第一の端子が高電位側電源Vccbに接続され、ゲート制御端子がドレイン第二の端子及びノードN3に接続されたダイオード接続のトランジスタである。PchMOSトランジスタPMT2は、ソース第一の端子が高電位側電源Vccbに接続され、ゲート制御端子がPchMOSトランジスタPMT1のゲート制御端子に接続され、ドレイン第二の端子がノードN5に接続される。カレントミラー回路2は、高電位側電源Vccbが供給されてPchMOSトランジスタPMT1側に電流が流れるとミラー比に対応した電流がPchMOSトランジスタPMT2側に流れる。例えば、ミラー比は1:1に設定される。ソースフォロア回路3は、NchMOSトランジスタNMT3とNchMOSトランジスタNMT4が設けられる。NchMOSトランジスタNMT3は、ドレイン第一の端子がPchMOSトランジスタPMT1のドレイン第二の端子及びノードN3に接続され、ゲート制御端子が高電位側電源Vccaに接続され、ソース第二の端子がノードN4に接続される。NchMOSトランジスタNMT3は、ノードN4及びソース第二の端子側へ電流I1を流す。NchMOSトランジスタNMT4は、ドレイン第一の端子がPchMOSトランジスタPMT2のドレイン第二の端子及びノードN5に接続され、ゲート制御端子が高電位側電源Vccaに接続され、ソース第二の端子がノードN6に接続される。NchMOSトランジスタNMT4は、ノードN6及びソース第二の端子側へ電流I2を流す。NchMOSトランジスタNMT4は、ドレイン第一の端子側から、入力電圧Vinを昇圧してレベルシフトされた電圧をノードN5から出力する。NchMOSトランジスタNMT1は、ドレイン第一の端子がNchMOSトランジスタNMT3のソース第二の端子及びノードN4に接続され、ゲート制御端子にノードN2の信号が入力される。NchMOSトランジスタNMT2は、ドレイン第一の端子がNchMOSトランジスタNMT4のソース第二の端子及びノードN6に接続され、ゲート制御端子にノードN1の信号が入力される。コンデンサC1は、一端がノードN4に接続され、他端にノードN1の信号が入力される。コンデンサC2は、一端がノードN6に接続され、他端にノードN2の信号が入力される。定電流源11は、一端がNchMOSトランジスタNMT1のソース第二の端子に接続され、他端が低電位側電源接地電位Vssに接続され、一定な電流I11を低電位側電源接地電位Vss側に流す。定電流源12は、一端がNchMOSトランジスタNMT2のソース第二の端子に接続され、他端が低電位側電源接地電位Vssに接続され、一定な電流I12を低電位側電源接地電位Vss側に流す。ダイオードD1は、カソードが高電位側電源Vccbに接続され、アノードがノードN7に接続される。定電流源13は、一端がノードN7に接続され、他端が低電位側電源接地電位Vssに接続され、一定な電流を低電位側電源接地電位Vss側に流す。バッファBUFF1は、高電位側電源VccbとノードN7の間に設けられ、ノードN5の信号をドライブして出力電圧Voutを端子Poutに出力する。図2に示すように、比較例のレベルシフト回路100は、制御部1、カレントミラー回路2、ソースフォロア回路3、定電流源11、定電流源12、定電流源13、バッファBUFF1、ダイオードD1、NchMOSトランジスタNMT1、NchMOSトランジスタNMT2、端子Pin、及び端子Poutが設けられる。比較例のレベルシフト回路100には、本実施形態のレベルシフト回路90のコンデンサC1及びコンデンサC2が設けられていない。それ以外の構成は本実施形態のレベルシフト回路90と同様である。ここで、本実施形態のレベルシフト回路90及び比較例のレベルシフト回路100では、チップ面積の増大を抑制し、発熱を抑制するために電流I1及び電流I2の電流レベルを抑制している。次に、レベルシフト回路の動作について、図3乃至5を参照して説明する。図3はレベルシフト回路の動作を示すタイミングチャートである。図4はコンデンサ容量と電流の関係を示す図である。図5はコンデンサ容量とTr、Tfの関係を示す図である。図3に示すように、レベルシフト回路90は、高電位側電源Vccaと高電位側電源Vccbが供給され、定電流源11乃至13に電流が流れ、入力電圧Vinが入力されると動作を開始する。まず、入力電圧Vinがローレベル低電位側電源接地電位Vssレベルのとき、ノードN1がハイレベル高電位側電源Vcca電圧レベルとなり、ノードN2がローレベル低電位側電源接地電位Vssレベルとなる。NchMOSトランジスタNMT1がオフしている。NchMOSトランジスタNMT2がオンして電流I2が流れている。このため、コンデンサC1の一端がハイレベル高電位側電源Vcca電圧レベル、他端もハイレベル高電位側電源Vcca電圧レベルとなり両端間に電位差が発生しないので充電されない。このとき、コンデンサC2には両端間に電位差が発生し、充電される。コンデンサC2に充電される電荷量は、コンデンサC2の容量とコンデンサC2の両端間の電位差の積で表わされる。次に、入力電圧Vinがローレベルからハイレベルに変化すると、NchMOSトランジスタNMT2がオフし、NchMOSトランジスタNMT1がオンする。ソースフォロア回路3を構成するNchMOSトランジスタNMT3に電流I1が流れる。このとき、ノードN1がローレベルとなるのでコンデンサC1に電荷が充電されてNchMOSトランジスタNMT3のソース第二の端子側及びノードN4側からコンデンサC1に電流Iaが流れる。このとき、ソースフォロア回路3を構成するNchMOSトランジスタNMT3ノードN4には電流I1=I11電流Iaが供給される。電流Iaは、入力信号Vinの立ち上り時のみ瞬間的に流れる。電流I11と電流Iaは、I11<<Ia式1に設定される。例えば、電流Iaは電流I11よりも1桁以上高く設定される。カレントミラー回路2の動作により、出力電圧Voutがハイレベル高電位側電源Vccb電圧レベルに上昇する。本実施形態のレベルシフト回90では、電流Iaの効果により出力電圧Voutの立ち上りTrを高速化することができる。図示していないが、比較例のレベルシフト回路100では、定電流源11、定電流源12、出力容量による時定数で出力電圧Voutの立ち上りTrが決定され、電流レベルの小さい電流I11のみ供給されるので、出力電圧Voutの立ち上りTrを高速化することが困難である。続いて、入力電圧Vinがハイレベルのとき、ノードN1がローレベルとなり、ノードN2がハイレベルとなる。NchMOSトランジスタNMT1がオンして電流I1が流れている。NchMOSトランジスタNMT2がオフしている。このため、コンデンサC2の一端がハイレベル高電位側電源Vcca電圧レベル他端もハイレベル高電位側電源Vcca電圧レベルとなり両端間に電位差が発生しないので充電されない。このとき、コンデンサC1には両端間に電位差が発生し、充電される。コンデンサC1に充電される電荷量は、コンデンサC1の容量とコンデンサC1の両端間の電位差の積で表わされる。次に、入力電圧Vinがハイレベルからローレベルに変化すると、NchMOSトランジスタNMT1がオフし、NchMOSトランジスタNMT2がオンする。ソースフォロア回路3を構成するNchMOSトランジスタNMT4に電流I2が流れる。このとき、ノードN2がローレベルとなるのでコンデンサC2に電荷が充電されてNchMOSトランジスタNMT4のソース第二の端子側及びノードN6側からコンデンサC2に電流Ibが流れる。このとき、ソースフォロア回路3を構成するNchMOSトランジスタNMT4ノードN6には電流I2=I12電流Ibが供給される。電流Ibは、入力信号Vinの立ち下り時のみ瞬間的に流れる。電流I12と電流Ibは、I12<<Ib式2に設定される。例えば、電流Ibは電流I12よりも1桁以上高く設定される。カレントミラー回路2の動作により、出力電圧Voutがローレベル高電位側電源Vccb-VD1ダイオードD1の電圧に降下する。本実施形態のレベルシフト回路90では、電流Ibの効果により出力電圧Voutの立ち下りTfを高速化することができる。図示していないが、比較例のレベルシフト回路100では、定電流源11、定電流源12、出力容量による時定数で出力電圧Voutの立ち下りTfが決定され、電流レベルの小さい電流I12のみ供給されるので、出力電圧Voutの立ち下りTfを高速化することが困難である。このように、比較例のレベルシフト回路100では、出力電圧Voutの立ち上りTr及び立ち下りTfに遅延が発生し、入出力応答遅延やデューティ比が変動するという問題点がある。これに対して本実施形態のレベルシフト回路90では、定電流源11、定電流源12、出力容量による時定数、コンデンサC1により供給される電流Ia、及びコンデンサC2により供給される電流Ibで出力電圧Voutの立ち上りTr及び立ち下りTf特性が決定されるので、電流I11及び電流I12の値を増加させずに出力電圧Voutの立ち上りTr及び立ち下りTfを高速化することができる。図4に示すように、コンデンサC1及びコンデンサC2の容量を増加させるとソースフォロア回路のNchMOSトランジスタNMT3のソース側及びNchMOSトランジスタNMT4のソース側に流れる電流が増加する。具体的には、コンデンサC1及びコンデンサC2が設けられていない比較例のレベルシフト回路100では、電流I1及び電流I2が20μA流れる。ここで、電流I1=I11、電流I2=I12である。これに対して本実施形態のレベルシフト回路90では、コンデンサC1及びコンデンサC2の容量が0.5pFのとき電流I1=I11電流Iaの値が2.15mAと比較例に対して約108倍増加し、電流I2=I12電流Ibの値が2.63mAと比較例に対して約131倍増加する。コンデンサC1及びコンデンサC2の容量が増加するにつれて電流I1=I11電流Iaの値、電流I2=I12電流Ibの値が増加し、コンデンサC1及びコンデンサC2の容量が6pFのとき電流I1=I11電流Iaの値が6mAと比較例に対して約300倍増加し、電流I2=I12電流Ibの値が5.67mAと比較例に対して約283倍増加する。図5に示すように、コンデンサC1及びコンデンサC2の容量を増加させると出力電圧Voutの立ち上りTr及び立ち下りTf特性が大幅に高速化される。具体的には、コンデンサC1及びコンデンサC2が設けられていない比較例のレベルシフト回路100では、出力電圧Voutの立ち上りTrが824ns、立ち下りTfが570nsである。これに対して本実施形態のレベルシフト回路90では、コンデンサC1及びコンデンサC2の容量が0.5pFのとき出力電圧Voutの立ち上りTrが740nsと比較例よりも高速化され、立ち下りTfが493nsと比較例よりも高速化される。コンデンサC1及びコンデンサC2の容量が増加するにつれて出力電圧Voutの立ち上りTr及び立ち下りTf特性が高速化される。コンデンサC1及びコンデンサC2の容量が4pFのとき出力電圧Voutの立ち上りTrが125nsと比較例よりも1/6.6に高速化され、立ち下りTfが5.5nsと比較例よりも1/103に高速化される。これ以降、コンデンサC1及びコンデンサC2の容量を増加させても出力電圧Voutの立ち上りTr及び立ち下りTf特性があまり高速化されない。ここでは、コンデンサC1とコンデンサC2の容量を同一な値に設定しているが必ずしも同じ値に設定する必要はない。例えば、立ち上りTr及び立ち下りTfの特性を一致させるためにコンデンサC1及びコンデンサC2の容量を変えて電流Iaと電流Ibの値を異なる値に設定してもよい。このような設定をすることによりデューティ比を高精度に制御することができる。次に、本実施形態のレベルシフト回路と比較例のレベルシフト回路のチップ面積の比較を図6を参照して説明する。図6はレベルシフト回路のチップ面積の増加を示す図である。図6に示すように、本実施形態のレベルシフト回路90では、立ち上りTr及び立ち下りTf以外のときは電流レベルの小さな電流I1及び電流I2しか流れないので、NchMOSトランジスタNMT1乃至4、PchMOSトランジスタPMT1、PchMOSトランジスタPMT2、定電流源11、及び定電流源12などの占有面性を大きくする必要がない。コンデンサC1及びコンデンサC2は、例えばフィールド上或いはトランジスタ上に形成されたMIMmetalinsulatormetalキャパシタから構成しているのでコンデンサC1及びコンデンサC2によるチップ面積の増加を大幅に抑制することができる。しかもレベルシフト回路90の発熱を抑制することができる。これに対して、比較例のレベルシフト回路100では、立ち上りTr及び立ち下りTf特性を改善するために、電流I1及び電流I2の電流レベルを大幅に増加させるとNchMOSトランジスタNMT1乃至4、PchMOSトランジスタPMT1、PchMOSトランジスタPMT2、定電流源11、及び定電流源12などの占有面性が大幅に増大し、チップ面積が大幅に増大する。しかもレベルシフト回路100の発熱が大幅に増大して信頼性の劣化が発生する可能性がある。上述したように、本実施形態のレベルシフト回路では、制御部1、カレントミラー回路2、ソースフォロア回路3、定電流源11、定電流源12、定電流源13、バッファBUFF1、コンデンサC1、コンデンサC2、ダイオードD1、NchMOSトランジスタNMT1、及びNchMOSトランジスタNMT2が設けられる。コンデンサC1は、一端がノードN4に接続され、他端にノードN1の信号が入力される。コンデンサC2は、一端がノードN6に接続され、他端にノードN2の信号が入力される。入力電圧Vinがローレベルからハイレベルに変化するとき、コンデンサC1に電荷を充電してNchMOSトランジスタNMT3のソース第二の端子側及びノードN4側から電流Iaを流す。入力電圧Vinがハイレベルからローレベルに変化するとき、コンデンサC2に電荷を充電してNchMOSトランジスタNMT4のソース第二の端子側及びノードN6側から電流Ibを流す。このため、入力電圧Vinがローレベルからハイレベルに変化するときに電流I1=I11電流Iaが流れて出力電圧Voutの立ち上りTrを高速化することができる。入力電圧Vinがハイレベルからローレベルに変化するときに電流I2=I12電流Ibが流れて出力電圧Voutの立ち下りTfを高速化することができる。更に、入力電圧Vinの信号レベルが変化するとき以外に流れる電流I11及び電流I12の電流レベルを低く設定しているのでレベルシフト回路90の発熱を抑制することができる。第二の実施形態次に、本発明の第二の実施形態に係るレベルシフト回路について、図面を参照して説明する。図7はドライバの概略構成を示す回路図である。本実施形態では、ハイサイドトランジスタの入力側にレベルシフト回路を設けている。以下、第1の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。図7に示すように、ドライバ200は、レベルシフト回路90、バッファBUFF2、ハイサイドトランジスタHST1、ローサイドトランジスタLST1、端子Pin、及び端子Poutが設けられる。ドライバ200は、ハーフブリッジ型インバータに適用されるドライバであり、入力電圧をレベルシフトして昇圧された出力電圧Voutを端子Poutから出力する。端子Poutから出力された出力電圧Voutは、インダクタL1及びコンデンサC3を介して負荷4に供給される。ハイサイドトランジスタHST1は、PchパワーMOSトランジスタである。ハイサイドトランジスタHST1は、ソース第一の端子が高電位側電源Vccbに接続され、ゲート制御端子にレベルシフト回路90でレベルシフトされ昇圧された入力電圧Vinが入力され、ドレイン第二の端子がノードN8に接続される。ローサイドトランジスタLST1は、NchパワーMOSトランジスタである。ローサイドトランジスタLST1は、ドレイン第一の端子がノードN8に接続され、ゲート制御端子にバッファBUFF2でドライブされた入力電圧Vinが入力され、ソース第二の端子が低電位側電源接地電位Vssに接続される。ハイサイドトランジスタHST1及びローサイドトランジスタLST1のゲート制御端子にローレベルの信号が入力されると、ハイサイドトランジスタHST1がオンし、ローサイドトランジスタLST1がオフしてノードN8からハイレベル高電位側電源Vccb電圧レベルの出力電圧Voutが出力される。ハイサイドトランジスタHST1及びローサイドトランジスタLST1のゲート制御端子にハイレベルの信号が入力されると、ハイサイドトランジスタHST1がオフし、ローサイドトランジスタLST1がオンしてノードN8からローレベル低電位側電源接地電位Vssレベルの出力電圧Voutが出力される。ここで、レベルシフト回路90は、低電圧な入力電圧Vinを入力電圧Vinよりも電圧の高い、例えば数十V以上の電圧に昇圧する。昇圧された電圧信号は、コンデンサC1により供給される電流Ia及びコンデンサC2により供給される電流Ibにより立ち上りTr及び立ち下りTf特性が高速化される。このため、バッファBUFF1から出力される信号の立ち上りTr及び立ち下りTfと、バッファBUFF2から出力される信号の立ち上りTr及び立ち下りTfとの位相ズレを大幅に抑制することができる。上述したように、本実施形態のレベルシフト回路は、ハーフブリッジ型インバータに適用されるドライバ200に適用される。ハイサイドトランジスタHST1のゲート制御端子の入力側にレベルシフト回路90が設けられる。このため、第一の実施形態の効果の他に、バッファBUFF1から出力される信号とバッファBUFF2から出力される信号の位相ズレを大幅に抑制でき、ドライバ200の誤動作の発生を大幅に抑制することができる。第三の実施形態次に、本発明の第三の実施形態に係るレベルシフト回路について、図面を参照して説明する。図8はレベルシフト回路の構成を示す回路図である。本実施形態では、カレントミラー回路の代わりにクロスカップル構成のトランジスタを使用している。以下、第1の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。図8に示すように、レベルシフト回路91は、制御部1、クロスカップル回路5、ソースフォロア回路3、定電流源11、定電流源12、定電流源13、バッファBUFF1、コンデンサC1、コンデンサC2、ダイオードD1、NchMOSトランジスタNMT1、及びNchMOSトランジスタNMT2が設けられる。レベルシフト回路91は、民生用機器及び産業用機器に設けられる半導体装置などに適用される。レベルシフト回路91には、コンデンサC1とコンデンサC2が第一の実施形態のレベルシフト回路90と同様に設けられる。コンデンサC1は入力電圧Vinの立ち上りのときに電荷を蓄積することにより電流Iaを発生し、コンデンサC2は入力電圧Vinの立ち下りのときに電荷を蓄積することにより電流Ibを発生し、出力電圧Voutの立ち上りTr及び立ち下りTfを高速化する。クロスカップル回路5は、PchMOSトランジスタPMT11とPchMOSトランジスタPMT12が設けられる。PchMOSトランジスタPMT11は、ソース第一の端子が高電位側電源Vccbに接続され、ゲート制御端子がノードN5に接続され、ドレイン第二の端子がノードN3に接続される。PchMOSトランジスタPMT12は、ソース第一の端子が高電位側電源Vccbに接続され、ゲート制御端子がノードN3に接続され、ドレイン第二の端子がノードN5に接続される。ノードN5及びNchMOSトランジスタNMT4のドレイン第一の端子は、バッファBUFF1の入力側に接続される。レベルシフト回路91は、入力信号Vinがローレベルのとき、NchMOSトランジスタNMT1がオフし、NchMOSトランジスタNMT2がオンしてノードN5がローレベルとなる。PchMOSトランジスタPMT11がオンしてノードN3がハイレベルとなり、PchMOSトランジスタPMT12がオフする。レベルシフト回路91は、入力信号Vinがハイレベルのとき、NchMOSトランジスタNMT2がオフし、NchMOSトランジスタNMT1がオンしてノードN3がローレベルとなる。PchMOSトランジスタPMT12がオンしてノードN5がハイレベルとなり、PchMOSトランジスタPMT11がオフする。上述したように、本実施形態のレベルシフト回路では、制御部1、クロスカップル回路5、ソースフォロア回路3、定電流源11、定電流源12、定電流源13、バッファBUFF1、コンデンサC1、コンデンサC2、ダイオードD1、NchMOSトランジスタNMT1、及びNchMOSトランジスタNMT2が設けられる。コンデンサC1は、一端がノードN4に接続され、他端にノードN1の信号が入力される。コンデンサC2は、一端がノードN6に接続され、他端にノードN2の信号が入力される。入力電圧Vinがローレベルからハイレベルに変化するとき、コンデンサC1は電荷を充電してNchMOSトランジスタNMT3のソース第二の端子側及びノードN4側に電流Iaを流す。入力電圧Vinがハイレベルからローレベルに変化するとき、コンデンサC2は電荷を充電してNchMOSトランジスタNMT4のソース第二の端子側及びノードN6側に電流Ibを流す。このため、第一の実施形態と同様に出力電圧Voutの立ち上りTr及び立ち下りTfを高速化することができる。更に、レベルシフト回路91の発熱を抑制することができる。なお、実施形態のレベルシフト回路では、昇圧された正の出力電圧を生成しているが必ずしもこれに限定されるものではない。負の出力電圧を生成するレベルシフト回路にも適用することができる。レベルシフト回路を1段構成にしているが必ずしもこれに限定されるものではない。複数段構成にしてもよい。また、本実施形態のレベルシフト回路をCMOSにて構成しているが必ずしもこれに限定されるものではない。CMOS構成の代わりにバイポーラトランジスタ、BiCMOS、MESFET、或いはJ-FETなどで構成してもよい。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。