"半導体基板上に絶縁膜を介して、積層されて設けられた第1バリアメタルおよび第1アルミ電極と、前記第1バリアメタルおよび第1アルミ電極を第1インナー電極と第1アウター電極とに分離している第1合金化防止溝と、前記第1アウター電極の上に設けられた層間絶縁膜と、前記第1インナー電極、前記第1アウター電極および前記層間絶縁膜の上に設けられているとともに、前記第1合金化防止溝に入り込み前記第1インナー電極と前記第1アウター電極とを電気的に接続している、積層された第2バリアメタルおよび第2アルミ電極と、前記第2バリアメタルおよび第2アルミ電極をワイヤー接続領域である第2インナー電極と第2アウター電極とに分離している、前記第1合金化防止溝と異なる位置に設けられた第2合金化防止溝と、前記第2アウター電極の上に設けられ、開口部がボンディングパッド領域を規定するパッシベーション膜と、からなる半導体装置。前記第2合金化防止溝は前記第1合金化防止溝のさらに内側に設けられていることを特徴とする請求項1に記載の半導体装置。前記第1合金化防止溝は前記第2合金化防止溝のさらに内側に設けられていることを特徴とする請求項1に記載の半導体装置。前記第1インナー電極は平面視的にボンディングワイヤーのボールを含んで重なるように形成されることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。ボンディングパッドを構成する最上層アルミ膜はボンディングパッドの他にも最上層アルミ配線の形成にも用いられるが、半導体装置表面はボンディングパッドの一部のみが開口されるようにパッシベーション膜によって覆われ、最上層アルミ配線もパッシベーション膜による被覆の対象である。しかしながら、前述の特許文献1および特許文献2においてはAu-Al合金層のパッシベーション膜への影響は述べられていない。ボンディングパッド開口端部はパッシベーション膜端部と同一であり、通常、パッシベーション膜端部はボンディングパッド上に位置する。ここで、Au-Al合金層が横方向に成長すると、被覆するパッシベーション膜にはクラックが生じ内部のアルミ配線の腐食に至るなど半導体装置にとっては重大な問題が発生する。本発明は、Au-Al合金層の横方向への進行を抑制し、半導体装置表面のパッシベーション膜のクラックを防止することを目的とするものである。上記課題を解決するために本発明においては下記の半導体装置構造とした。まず、シリコン基板上に絶縁膜を介して設けられた第1インナーバリアメタルと第1インナーアルミ電極と第2インナーバリアメタルと第2インナーアルミ電極とが順に積層したワイヤー接続領域と、第1インナーバリアメタルおよび第1インナーアルミ電極の周囲に設けられた第1合金化防止溝と、第2インナーバリアメタルおよび第2インナーアルミ電極の周囲に設けられた第2合金化防止溝と、第1合金化防止溝によって第1インナーバリアメタルおよび第1インナーアルミ電極と離間した第1アウターバリアメタルおよび第1アウターアルミ電極と、第2合金化防止溝によって第2インナーバリアメタルおよび第2インナーアルミ電極と離間した第2アウターバリアメタルおよび第2アウターアルミ電極とからなり、第1インナーバリアメタルおよび第1インナーアルミ電極と第1アウターバリアメタルおよび第1アウターアルミ電極は第1合金化防止溝に埋め込まれた第2アウターバリアメタルおよび第2アウターアルミ電極によって電気的に接続され、パッシベーション膜はワイヤー接続領域の外側に位置する第1合金化防止溝および第2合金化防止溝よりもさらに外側も設けられている半導体装置とした。また、シリコン基板上に絶縁膜を介して設けられた第1インナーバリアメタルと第1インナーアルミ電極と第2インナーバリアメタルと第2インナーアルミ電極とが順に積層したワイヤー接続領域と、第1インナーバリアメタルおよび第1インナーアルミ電極の周囲に設けられた第1合金化防止溝と、第2インナーバリアメタルおよび第2インナーアルミ電極の周囲に設けられた第2合金化防止溝と、第1合金化防止溝によって第1インナーバリアメタルおよび第1インナーアルミ電極と離間した第1アウターバリアメタルおよび第1アウターアルミ電極と、第2合金化防止溝によって第2インナーバリアメタルおよび第2インナーアルミ電極と離間した第2アウターバリアメタルおよび第2アウターアルミ電極とからなり、第1インナーバリアメタルおよび第1インナーアルミ電極と第1アウターバリアメタルおよび第1アウターアルミ電極は第1合金化防止溝に埋め込まれた第2インナーバリアメタルおよび第2インナーアルミ電極によって電気的に接続され、パッシベーション膜はワイヤー接続領域の外側に位置する第1合金化防止溝および第2合金化防止溝よりもさらに外側も設けられている半導体装置とした。上記のような半導体装置構造とすることにより、ボンディングワイヤーとボンディングパッド界面から横方向に成長するAu-Al合金層の進行を抑制し、半導体装置表面のパッシベーション膜のクラックを防止することができる。以下、本発明を実施するための最良の形態について、図面に基づいて説明する。本発明の第1の実施形態について図1を用いて説明する。図1は半導体装置のボンディングパッド100の断面図である。ワイヤー接続領域3はボンディング電極となる第2インナーアルミ系電極14とボンディングワイヤー6が接続する領域である。ワイヤー接続領域3を含んで、かつワイヤー接続領域3を囲むようにビアホール領域2が設けられ、そして、ビアホール領域2を含んで、かつビアホール領域2を囲むようにボンディングパッド領域1が設けられている。更には、ボンディングパッド領域1の外周には保護膜領域が設けられている。ボンディングパッド領域1はパッシベーション膜16およびポリイミド膜17の無い領域であり、外側の保護膜領域はパッシベーション膜16およびポリイミド膜17によって被覆されている。ビアホール領域2は層間絶縁膜12の有無によって規定され、ビアホール領域2内は層間絶縁膜12の無い領域である。ビアホール領域2の内方にはワイヤー接続領域3が設けられ、ワイヤー接続領域3内の第2インナー電極を構成する第2インナーバリアメタル13と第2インナーアルミ系電極14は、その外側の領域の第2アウターバリアメタル20と第2アウターアルミ系電極21とからなる第2アウター電極との間に第2合金化防止溝5を有して互いに分離されている。第2インナー電極の下には第1インナーバリアメタル9と第1インナーアルミ系電極10の積層である第1インナー電極が第2インナー電極よりも大きく形成され、第1インナー電極は第2合金化防止溝5を越え、第2アウター電極に達して電気的に接続している。ワイヤー接続領域3の外側のビアホール領域2内において、ワイヤー接続領域3の近くに位置する第1インナー電極を構成する第1インナーバリアメタル9および第1インナーアルミ系電極10とワイヤー接続領域3から遠くに位置する第1アウター電極を構成する第1アウターバリアメタル18および第1アウターアルミ系電極19との間には第1合金化防止溝4が設けられ、その溝によって第1電極は内外に分離されるが、第1合金化防止溝4には第2アウター電極が入り込み、分離された第1インナー電極と第1アウター電極を電気的に接続している。なお、第2合金化防止溝5は第1合金化防止溝4よりも内側に位置し、両者は重ならないように配置されている。ビアホール領域2の外側の領域では第1アウター電極の上に第1反射防止膜11と層間絶縁膜12と第2アウター電極が順に積層され、保護膜領域では第2アウター電極の上に第2反射防止膜15とパッシベーション膜16とポリイミド膜17が更に積層されている。次に、上記構造の半導体装置におけるパッシベーション膜のクラック防止のメカニズムについて説明する。ワイヤー接続領域3の第2インナーアルミ系電極14にボンディングワイヤー6が接合すると両者の界面にAu-Al合金層が形成されるが、同時に第2インナーアルミ系電極14の下の第2インナーバリアメタル13にダメージを与える。この状態で半導体装置を150~200°Cという高温環境下に放置するとAu-Al合金層がダメージを受けた第2インナーバリアメタル13を介して第1インナーアルミ系電極10まで成長するが、第1合金化防止溝4によってAu-Al合金層の成長は抑制できる。このため、Au-Al合金層が成長して第1アウターアルミ系電極19を体積膨張させて上層のパッシベーション膜16にクラックを発生させることにはならない。また、第2インナーアルミ系電極14から横方向に成長した場合も第2合金化防止溝5によって成長が止められ、パッシベーション膜16のクラックには至らない。次に、本発明の第1の実施形態を示す半導体装置の製造フローを示す図2乃至図4を用いて製造方法について説明する。例えば抵抗が20~30ΩcnのP型の半導体基板1の表面上に、絶縁膜2として膜厚8000Åの熱酸化膜と膜厚1200ÅのTEOS膜と膜厚6000ÅのBPSG膜の積層膜を堆積させる。次に、第1バリアメタル9、18として例えばTi/TiN積層膜を膜厚1700Åとなるようにスパッタ法により堆積させる。次に、第1アルミ系電極10、19として例えばAl-Si-Cu膜を膜厚5000Åでスパッタ法により堆積させ、さらに、第1反射防止膜11としてTiN膜を膜厚250Åでスパッタ法により堆積させる。次に、第1反射防止膜11の上にレジストパターニングして第1反射防止膜11と第1アルミ系電極と第1バリアメタルをエッチングして第1合金化防止溝4を形成し、第1インナー電極と第1アウター電極に分離する。次に、第1合金化防止溝4を埋め、かつ第1反射防止膜11を被覆するように層間絶縁膜12としてTEOS膜7000ÅをCVD法にて堆積する図2参照。次いで、フォトリソグラフィー法とエッチング法を用い、ビアホール領域2に相当する部分の層間絶縁膜12と第1反射防止膜11を除去する。第2バリアメタル13,20として例えばTi/TiN積層膜を膜厚1700Åとなるようにスパッタ法により堆積させる。次に、第2アルミ系電極14、21として例えばAl-Si-Cu膜を膜厚8000Åでスパッタ法により堆積させ、さらに、第2反射防止膜15としてTiN膜を膜厚250Åでスパッタ法により堆積させる。次に、第2反射防止膜15の上にレジストパターニングして第2反射防止膜15と第2アルミ系電極と第2バリアメタルをエッチングして第2合金化防止溝5を形成し、第2インナー電極と第2アウター電極に分離する。この結果、ワイヤー接続領域3となる第2インナー電極が第1インナー電極の上に形成される。また、第2アウター電極は第1インナー電極の一部から第1合金化防止溝4と第2インナー電極の一部に、そして層間絶縁膜12の一部を覆うように形成される図3参照。次に、半導体ウェハ全面を覆うように、第2反射防止膜15の上にパッシベーション膜16として膜厚10000ÅのSiN膜をCVD法により堆積させ、次いでポリイミド膜17を例えば膜厚12μmとしてスピン塗布した後、ボンディングパッド領域1の内側のポリイミド膜17をフォトリソ法で除去する図4を参照。次に、ポリイミド膜17をマスクとしてパッシベーション膜16と第2反射防止膜15をエッチング除去する。以上述べた製造方法により、図1に示した本発明の半導体装置を製造することができる。本発明の第2の実施形態について図5を用いて説明する。図5は半導体装置のボンディングパッド101の断面図である。ワイヤー接続領域3はボンディング電極となる第2インナーアルミ系電極14とボンディングワイヤー6が接続する領域である。ワイヤー接続領域3を含んで、かつワイヤー接続領域3を囲むようにビアホール領域2が設けられ、そして、ビアホール領域2を含んで、かつビアホール領域2を囲むようにボンディングパッド領域1が設けられている。更には、ボンディングパッド領域1の外周には保護膜領域が設けられている。ボンディングパッド領域1はパッシベーション膜16およびポリイミド膜17の無い領域であり、外側の保護膜領域はパッシベーション膜16およびポリイミド膜17によって被覆されている。ビアホール領域2は層間絶縁膜12の有無によって規定され、ビアホール領域2内は層間絶縁膜12の無い領域である。ビアホール領域2の内方にはワイヤー接続領域3が設けられ、ワイヤー接続領域3内の第1インナー電極を構成する第1インナーバリアメタル9と第1インナーアルミ系電極10は、その外側の領域の第1アウターバリアメタル18と第1アウターアルミ系電極19とからなる第1アウター電極との間に第1合金化防止溝4を有して互いに分離されている。上述の第1の実施形態においてはボンディングワイヤー6先端のボールと第2インナー電極が平面視的に重畳して略同等の面積、あるいは第2インナー電極がボールよりも幾分大きくなるように構成していたが、第2の実施形態においてはボンディングワイヤー6先端のボールと第1インナー電極が平面視的に重畳して略同等の面積か、あるいは第1インナー電極がボールよりも幾分大きくなるように構成されている。第1インナー電極および第1合金化分離溝4の全てを覆い、かつ第1アウター電極の一部を覆うように第2インナー電極を設ける。なお、第2インナー電極は第2インナーバリアメタル13と第2インナーアルミ系電極14の積層構造である。第2インナー電極は、第2アウターバリアメタル20と第2アウターアルミ系電極21との積層である第2アウター電極との間に第2合金化防止溝5を設けている。第1の実施形態との違いは第1合金化防止溝4が第2合金化防止溝5よりも内側、すなわちワイヤー接続領域3に近く位置する点であり、このほかの構成については第1の実施形態に準ずる。本実施例においても、第1合金化防止溝4と第2合金化防止溝5と第2インナーバリアメタル13によってAu-Al合金層の進行を抑制することは明らかである。以上、説明したように、本発明の半導体装置の構成であれば、ワイヤーボンディング界面から成長したAu-Al合金層の進行を抑制し、半導体装置表面のパッシベーション膜のクラックを防止することができる。"