"第1導電型の半導体層1c、1f、1gを含む半導体基板1と、前記半導体層1c、1f、1gに形成された第1導電型の第1半導体領域2と、前記第1半導体領域2よりも高不純物濃度とされた第1導電型のコンタクト領域4と、前記半導体層1c、1f、1gのうち前記コンタクト領域4から離間した位置に形成された第2半導体領域6と、前記コンタクト領域4に電気的に接続されることにより前記第1半導体領域2に電気的に接続された第1電極10と、前記第2半導体領域6に電気的に接続された第2電極11とを備え、前記第1半導体領域2と前記第2半導体領域6のいずれか一方をカソード領域、他方をアノード領域とし、前記第1電極と前記第2電極のうち前記カソード領域に接続されるものをカソード電極、前記アノード領域に接続されるものをアノード電極として構成される横型ダイオードを有する半導体装置であって、前記第2半導体領域6は、高不純物濃度領域8と該高不純物濃度領域8よりも低不純物濃度とされた低不純物濃度領域7とを備え、かつ、前記低不純物濃度領域7と前記高不純物濃度領域8とは接するように形成され、前記第2電極のうち少なくとも前記高不純物濃度領域8と接する部分がオーミック接触させられ、さらに、前記半導体基板1の深さ方向に延びると共に前記低不純物濃度領域7よりも高不純物濃度とされた拡張領域9を備えていることを特徴とする横型ダイオードを有する半導体装置。基板1a上に、絶縁膜1bを介して第1導電型の半導体層1cを配置することにより構成された半導体基板1と、前記半導体基板1における前記半導体層1cの表面から前記絶縁膜1bに達するように形成され、素子分離を行う分離構造1dと、前記分離構造1dによって素子分離された前記半導体層1cにより構成された第1導電型の第1半導体領域2と、前記カソード領域2よりも高不純物濃度とされた第1導電型のコンタクト領域4と、前記コンタクト領域4に対して電気的に接続された第1電極10と、前記第1半導体領域2のうち前記コンタクト領域4から離れた位置に形成され、濃度が異なる2つの領域であって、高不純物濃度とされた第2導電型の高不純物濃度領域8と、該高不純物濃度領域8よりも低不純物濃度とされ、かつ、前記高不純物濃度領域8に接するように形成された低不純物濃度領域7とを有してなる第2半導体領域6と、前記第2半導体領域6における前記高不純物濃度領域8および前記低不純物濃度領域7に対して電気的に接続され、かつ、少なくとも前記高不純物濃度領域8に対してオーミック接触させられた第2電極11と、前記高不純物濃度領域8および前記低不純物濃度領域7よりも前記コンタクト領域4から離れる方向において、少なくとも前記半導体層1cの深さ方向に伸び、かつ、前記低不純物濃度領域7よりも高不純物濃度とされた第2導電型の拡張領域9と、を備えていることを特徴とする横型ダイオードを有する半導体装置。前記拡張領域9は、前記半導体層1cの表面から該半導体層1cの厚みの途中まで形成されていることを特徴とする請求項1または2に記載の横型ダイオードを有する半導体装置。前記拡張領域9は、前記半導体層1cの厚み方向に延設された第1領域9aと、前記半導体層1cの表層部に形成され、前記第1領域9aと前記高不純物濃度領域8とを接続する第2領域9bとを有して構成されていることを特徴とする請求項1ないし3のいずれか1つに記載の横型ダイオードを有する半導体装置。前記コンタクト領域4は、直線形状の部分を有し、前記高不純物濃度領域8は、前記コンタクト領域4の両側に配置された直線形状の部分を有し、前記低不純物濃度領域7は、少なくとも前記コンタクト領域4の両側に配置された直線形状の部分を有し、前記拡張領域9は、前記コンタクト領域4を中心として、前記高不純物濃度領域8および前記低不純物濃度領域7の外側に配置されていることを特徴とする請求項1ないし4のいずれか1つに記載の横型ダイオードを有する半導体装置。前記高不純物濃度領域8は、前記コンタクト領域4を中心として、前記低不純物濃度領域7のうち最も外側に該高不純物濃度領域8の前記直線形状の部分が配置されていることを特徴とする請求項5に記載の横型ダイオードを有する半導体装置。前記高不純物濃度領域8は、基板水平方向において前記コンタクト領域4の長手方向に対する法線方向を前記低不純物濃度領域7の幅方向とすると、当該幅方向の中間位置に該高不純物濃度領域8のうち前記直線形状の部分が配置されていることを特徴とする請求項5に記載の横型ダイオードを有する半導体装置。前記高不純物濃度領域8は、該直線形状の部分から垂直方向に部分的に伸ばされる部分を有し、この部分により、該高不純物濃度領域8の前記直線形状の部分が前記拡張領域9に接続されていることを特徴とする請求項7に記載の横型ダイオードを有する半導体装置。前記第1半導体領域2のうち前記第1電極10が形成される位置にはトレンチ10aが形成されており、前記コンタクト領域4は、前記トレンチ10aの内壁面に形成され、前記第1電極10が前記トレンチ10a内に形成されることで、該トレンチ10a内において前記第1電極10と前記コンタクト領域4とが電気的に接続されていることを特徴とする請求項1ないし8のいずれか1つに記載の横型ダイオードを有する半導体装置。前記第1電極10のうち、前記コンタクト領域4と接触する部分がバリアメタル10bで構成されていると共に、前記第2電極11のうち、前記第2半導体領域6と接触する部分がバリアメタル11cで構成されていることを特徴とする請求項1ないし9のいずれか1つに記載の横型ダイオードを有する半導体装置。前記第2半導体領域6のうち前記低不純物濃度領域7は、第2導電型不純物濃度が1.0×1016cm3以下とされることで前記第2電極11がショットキー接触されており、前記高不純物濃度領域8は、第2導電型不純物濃度が1.0×1019cm3以上とされることで前記第2電極11がオーミック接触されていることを特徴とする請求項1ないし10のいずれか1つに記載の横型ダイオードを有する半導体装置。前記コンタクト領域4は、前記第1電極10の下面の一部にのみ接触するように形成されていることを特徴とする請求項1ないし11のいずれか1つに記載の横型ダイオードを有する半導体装置。前記第1電極10の下方には、前記コンタクト領域4に加えて第2導電型層50が形成されており、前記第1電極10は、前記コンタクト領域4と前記第2導電型層50とに電気的に接続されていることを特徴とする請求項12に記載の横型ダイオードを有する半導体装置。しかしながら、上記のようにアノード部にオーミックコンタクトとショットキーコンタクトを備える構造とすると、逆回復電荷Qrrの低減と逆回復耐量の向上には効果があるものの、アバランシェ耐量に関しては効果が得られない。また、低速スイッチング動作の際にはアバランシェブレークダウンは発生しにくく、アバランシェ耐量が不十分であるという問題は生じなかったが、高速スイッチング動作の際には、アバランシェブレークダウンが生じ易く、アバランシェ耐量が問題になる。本発明は上記点に鑑みて、ホール注入を抑制して逆回復耐量の向上を図りつつ、アバランシェ耐量の向上を図ることができる横型ダイオードを有する半導体装置を提供することを目的とする。上記目的を達成するため、請求項1に記載の発明では、第1導電型の半導体層1c、1f、1gを含む半導体基板1と、半導体層1c、1f、1gに形成された第1導電型の第1半導体領域2と、第1半導体領域2よりも高不純物濃度とされた第1導電型のコンタクト領域4と、半導体層1c、1f、1gのうちコンタクト領域4から離間した位置に形成された第2半導体領域6と、コンタクト領域4に電気的に接続されることにより第1半導体領域2に電気的に接続された第1電極10と、第2半導体領域6に電気的に接続された第2電極11とを備え、第1半導体領域2と第2半導体領域6のいずれか一方をカソード領域、他方をアノード領域とし、第1電極と第2電極のうちカソード領域に接続されるものをカソード電極、アノード領域に接続されるものをアノード電極として構成される横型ダイオードを有する半導体装置であって、第2半導体領域6は、高不純物濃度領域8と該高不純物濃度領域8よりも低不純物濃度とされた低不純物濃度領域7とを備え、かつ、低不純物濃度領域7と高不純物濃度領域8とは接するように形成され、第2電極のうち少なくとも高不純物濃度領域8と接する部分がオーミック接触させられ、さらに、半導体基板1の深さ方向に延びると共に低不純物濃度領域7よりも高不純物濃度とされた拡張領域9を備えている横型ダイオードを有することを特徴としている。このように、第2半導体領域6に低不純物濃度領域7を備えることで、キャリアホール注入を抑制して逆回復耐量の向上を図ることができる。また、拡張領域9を形成することにより、拡張領域9から空乏層が伸びるようにでき、横方向への空乏化を積極的に促進することができる。このため、低不純物濃度領域7および高不純物濃度領域8だけでなく拡張領域9を囲むように等電位線が形成され、初めから等電位線が横方向に広がるようにできる。したがって、局所的に発生する電界集中箇所での電界強度のピークを低減することが可能となり、アバランシェブレークダウンが発生し難くなって、アバランシェ耐量を向上させることが可能になる。これにより、キャリアホール注入を抑制して逆回復耐量の向上を図りつつ、アバランシェ耐量の向上を図ることができる。請求項2に記載の発明は、基板1a上に、絶縁膜1bを介して第1導電型の半導体層1cを配置することにより構成された半導体基板1を用いて、半導体層1cを分離構造1dによって素子分離した構成において、請求項1と同様の特徴を有したものである。このような構造の半導体基板1が用いられる場合においても、請求項1と同様の構成とすることにより、請求項1と同様の効果を得ることができる。請求項3に記載の発明では、拡張領域9は、半導体層1cの表面から該半導体層1cの厚みの途中まで形成されていることを特徴としている。このように、拡張領域9は、半導体層1cの表面から該半導体層1cの厚みの途中まで形成されたものであったも構わない。このような構造であっても、請求項1に記載の効果を得ることができる。請求項4に記載の発明では、拡張領域9は、半導体層1cの厚み方向に延設された第1領域9aと、半導体層1cの表層部に形成され、第1領域9aと高不純物濃度領域8とを接続する第2領域9bとを有して構成されていることを特徴としている。このように、拡張領域9として、高不純物濃度領域8を介して第1領域9aを第2電極11に接続する第2領域9aを備えている。このため、第1領域9aから第2領域9bおよび高不純物濃度領域8を介して第2電極11側にキャリアホールを引き抜くことも可能となる。これにより、キャリアホール引き抜き効率を向上させられ、より高速スイッチングが可能となって、リカバリ損失を低減することが可能となる。このような構造の横型ダイオードについては、様々なレイアウトを採用することができるが、例えば、請求項5に記載したように、コンタクト領域4については直線形状、高不純物濃度領域8についてはコンタクト領域4の両側に配置した直線形状、低不純物濃度領域7については少なくともコンタクト領域4の両側に配置された直線形状部分を有した形状にできる。また、拡張領域9については、コンタクト領域4を中心として、高不純物濃度領域8および低不純物濃度領域7の外側に配置した形状とすることができる。また、高不純物濃度領域8の形成位置についても様々なレイアウトとすることができ、例えば、請求項6に記載したように、コンタクト領域4を中心として、低不純物濃度領域7のうち最も外側に該高不純物濃度領域8の直線形状の部分が配置されていても良いし、請求項7に記載したように、基板水平方向においてコンタクト領域4の長手方向に対する法線方向を低不純物濃度領域7の幅方向として、当該幅方向の中間位置に該高不純物濃度領域8の直線形状の部分が配置されていても良い。また、請求項7に記載したように、低不純物濃度領域7の幅方向の中間位置に高不純物濃度領域8の直線形状の部分を配置する場合には、請求項8に記載したように、高不純物濃度領域8に対して直線形状の部分から垂直方向に部分的に伸ばされる部分を備え、この部分により、該高不純物濃度領域8の直線形状の部分が拡張領域9に接続されるようにすることができる。このような構成とすれば、高不純物濃度領域8を介して第2電極11側にキャリアホールを引き抜くことも可能となり、キャリアホール引き抜き効率を向上させられ、より高速スイッチングが可能となって、リカバリ損失を低減することが可能となる。請求項9に記載の発明では、第1半導体領域2のうち第1電極10が形成される位置にはトレンチ10aが形成されており、コンタクト領域4は、トレンチ10aの内壁面に形成され、第1電極10がトレンチ10a内に形成されることで、該トレンチ10a内において第1電極10とコンタクト領域4とが電気的に接続されていることを特徴としている。このように、トレンチ構造の第1電極10としても、上記請求項1に記載の効果を得ることができる。請求項10に記載の発明では、第1電極10のうち、コンタクト領域4と接触する部分がバリアメタル10bで構成されていると共に、第2電極11のうち、第2半導体領域6と接触する部分がバリアメタル11cで構成されていることを特徴としている。第1電極10や第2電極11を例えばAl-SiやAl-Si-CuのようなAlを主成分とする電極材料などを用いる場合、半導体材料と電極材料を直接接触させると、半導体材料と電極材料との相互拡散や反応によって第1電極10や第2電極11に断線不良などが発生する可能性がある。このため、バリアメタル10b、11cを配置し、その上に電極材料を積層して第1電極10や第2電極11を構成することで、各電極の信頼性を向上させることができる。請求項11に記載の発明では、第2半導体領域6のうち低不純物濃度領域7は、第2導電型不純物濃度が1.0×1016cm3以下とされることで第2電極11がショットキー接触されており、高不純物濃度領域8は、第2導電型不純物濃度が1.0×1019cm3以上とされることで第2電極11がオーミック接触されていることを特徴としている。このように、例えば、第2電極11を低不純物濃度領域7に対してはショットキー接触させ、高不純物濃度領域8に対してはオーミック接触させることができるが、低不純物濃度領域7に対しては、第2電極11をオーミック接触させても良い。請求項12に記載の発明では、コンタクト領域4は、第1電極10の下面の一部にのみ接触するように形成されていることを特徴としている。コンタクト領域4については、第1電極10の下面全面に形成されていても良いが、第1電極10の下面の一部にのみ接触するように形成されていても良い。その場合、請求項13に記載の発明のように、第1電極10の下方に、コンタクト領域4に加えて第2導電型層50を形成し、第1電極10がコンタクト領域4と第2導電型層50とに電気的に接続された構造となるようにしても良い。なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。第1実施形態本発明の第1実施形態について説明する。図1は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。また、図2aは、図1に示す横型ダイオードの1セル分の上面レイアウト図、図2bは、図2aの領域Rの部分拡大図である。図1は、図2bにおけるA-A’線上の断面構成を示した図に相当している。以下、これらの図を参照して、本実施形態にかかる横型ダイオードの構造について説明する。図1に示すように、本実施形態では、SOI基板にて構成された半導体基板1を用いて横型ダイオードを形成している。半導体基板1を構成するSOI基板は、シリコンなどによって構成された支持基板1a上に、埋込絶縁膜に相当する埋込酸化膜ボックス1bを介して半導体層を構成するシリコンからなる活性層1cを形成することにより構成されている。本実施形態では、活性層1cがn型カソード層2として機能しており、このn型カソード層2内に横型ダイオードを構成する各部が形成されている。SOI基板における埋込酸化膜1bの厚みや活性層1cn型カソード層2の厚みおよび不純物濃度に関しては任意であるが、所望の耐圧が得られる設計としてある。例えば、高い耐圧が得られるようにするためには埋込酸化膜1bの厚みは4μm以上であることが望ましい。また、活性層1cについては、n型不純物濃度が例えば7.0×1014cm3とされている。このように構成されるSOI基板にて構成された半導体基板1に対して、各素子を囲むことで絶縁分離を行うトレンチ分離構造1dが形成されており、このトレンチ分離構造1dによって他の素子と素子分離された状態で横型ダイオードが形成されている。なお、トレンチ分離構造1dは、従来より有る周知の素子分離構造であり、例えば活性層1cの表面から埋込酸化膜1bに達するように形成されたトレンチ内を絶縁膜やPoly-Siなどによって埋め込んだ構造とされている。また、n型カソード層2の表面には、LOCOS酸化膜3が形成されており、LOCOS酸化膜3によって横型ダイオードを構成する各部が分離されている。そして、n型カソード層2の表層部のうち、LOCOS酸化膜3が形成されていない部分に、一方向を長手方向とするn型カソードコンタクト領域4が形成されている。このn型カソードコンタクト領域4の周囲はn型カソード層2よりも高不純物濃度とされたn型バッファ層5にて囲まれている。n型カソードコンタクト領域4は、例えば、n型不純物濃度が1.0×1020cm3、深さが0.2μmとされ、n型バッファ層5は、例えば、n型不純物濃度が3.0×1016cm3、深さが5μmとされている。n型カソード層2の表層部のうち、LOCOS酸化膜3が形成されていない部分に、n型カソードコンタクト領域4を中心としてp型アノード領域6が形成されている。p型アノード領域6は、p型低不純物濃度領域7とp型高不純物濃度領域8を有した構成とされている。p型低不純物濃度領域7は、p型高不純物濃度領域8よりもn型カソードコンタクト領域4側まで備えられ、かつ、p型高不純物濃度領域8よりも深い位置まで形成されている。本実施形態では、p型低不純物濃度領域7の上面レイアウトは、図2aに示すように、n型カソードコンタクト領域4と対応する二本の直線状部分と、その直線状部分の先端同士を結ぶ円弧状部分とを有した長円形状とされている。このp型低不純物濃度領域7は、p型不純物濃度が1.0×1016cm3以下、例えば3.0×1016cm3とされ、厚さが3.1μmとされている。p型高不純物濃度領域8は、p型低不純物濃度領域7の表層部において、p型低不純物濃度領域7に接するように、本実施形態ではp型低不純物濃度領域7にて周囲が覆われるようにして形成されている。p型高不純物濃度領域8の上面レイアウトは、図2aに示すように直線状とされ、n型カソードコンタクト領域4の両側それぞれに一本ずつ、合計二本形成されている。本実施形態では、p型高不純物濃度領域8は、p型低不純物濃度領域7のうち最もn型カソードコンタクト領域4から離れた位置の表層部に形成されている。このp型高不純物濃度領域8は、p型不純物濃度が1×1019cm3以上例えば1.0×1020cm3とされ、厚みは0.55μmとされている。さらに、p型アノード領域6よりもn型カソードコンタクト領域4から離れた位置に、少なくとも活性層1cの深さ方向に伸びるp型アノード拡張領域9が形成されている。具体的には、p型アノード拡張領域9は、n型カソードコンタクト領域4を中心として、p型低不純物濃度領域7やp型高不純物濃度領域8よりも外側に配置されている。より詳しくは、p型アノード拡張領域9は、p型低不純物濃度領域7やp型高不純物濃度領域8とトレンチ分離構造1dとの間に配置され、本実施形態では、トレンチ分離構造1dの側面に接するように形成された第1領域9aと、p型高不純物濃度領域8と第1領域9aとを繋ぐように形成された第2領域9bとを有した構成とされている。p型アノード拡張領域9の上面レイアウトも、図2aに示すように直線状とされ、n型カソードコンタクト領域4の両側それぞれに一本ずつ、合計二本形成されている。このp型アノード拡張領域9は、例えばp型不純物濃度が例えば1.0×1020cm3とされている。また、第1領域9aの厚さは活性層1cの厚み分とされ、第1領域9aの幅は1μmとされている。また、n型カソードコンタクト領域4の表面には、n型カソードコンタクト領域4に対して電気的に接続されたカソード電極10が形成されていると共に、p型アノード領域6の表面には、p型アノード領域6に対して電気的に接続されたアノード電極11が形成されている。カソード電極10は、n型カソードコンタクト領域4に対してオーミック接触させられており、n型カソードコンタクト領域4と対応する直線形状とされ、n型カソードコンタクト領域4の表面のほぼ全域に形成されている。アノード電極11は、直線形状とされ、カソード電極10を中心とした両側に形成されており、p型アノード領域6のうちp型低不純物濃度領域7の直線状部分に対してショットキー接触もしくはオーミック接触させられていると共にp型高不純物濃度領域8にオーミック接触させられている。アノード電極11は、少なくともp型低不純物濃度領域7とp型高不純物濃度領域8の両方に接続されていれば良いが、本実施形態では、アノード電極11がp型アノード領域6のうちの直線状部分のほぼ全域に接続されるようにしてある。さらに、カソード-アノード間に形成されたLOCOS酸化膜3の表面には、ドープトPoly-Siが延設されて構成された抵抗層12が形成されており、カソード-アノード間の電位勾配の偏りがなくなるようにされている。具体的には、抵抗層12は、図2aに示すように、カソード電極10を中心として渦巻状に巻回された構造とされ、その一端がカソード電極10に電気的に接続されていると共に、他端がアノード電極11に接続されている。このため、抵抗層12は、カソード電極10に接続された部位がカソード電位とされ、そこから内部抵抗によって徐々に電圧降下しながらアノード電極11側に進んでいく。このため、抵抗層12の電位がカソード電極10からの距離に応じた電位勾配となり、LOCOS酸化膜3を介して抵抗層12の下方に位置しているn型カソード層2中の電位勾配も一定に保たれるようにできる。これにより、電位勾配に偏りがある場合に発生し得る電界集中を抑制することができ、耐圧を向上させられると共に、インパクトイオン化を抑制でき、スイッチング時ターンオフ時のスイッチング時間増加を抑制することが可能となる。なお、半導体基板1には、横型ダイオードの他に横型IGBTなどのような半導体スイッチング素子が形成されている。そして、本実施形態の横型ダイオードが半導体スイッチング素子に対して並列接続されることで還流ダイオードとして用いられる。以上のような構造により、本実施形態の横型ダイオードが構成されている。このように構成された横型ダイオードでは、アノード電極11がp型低不純物濃度領域7に対してショットキー接触もしくはオーミック接触させられていると共にp型高不純物濃度領域8にオーミック接触させられるようにしている。このように、アノード電極11がp型低不純物濃度領域7に対して電気的に接続されるようにしていることから、電子注入が少なくなることで、同じ量の電流を流してもホール注入を少なくでき、逆回復電荷Qrrを低減して逆回復耐量を向上することが可能となる。そして、このようにホール注入を少なくできることから、ライフタイム制御を行わなくても横型ダイオードを高速動作させることが可能となる。また、p型低不純物濃度領域7およびp型高不純物濃度領域8よりもカソード電極10から離れる側にp型アノード拡張領域9を備えるようにしている。このため、アバランシェ耐量を向上させることも可能となる。すなわち、p型アノード拡張領域9として、半導体基板1の縦方向基板厚さ方向に延設した第1領域9aを備えた構成としている。このため、第1領域9aから横方向基板水平方向に空乏層が延びることで電界集中が緩和され、アバランシェブレークダウンが発生し難くなるようにでき、アバランシェ耐量を向上させることができる。さらに、p型アノード拡張領域9として、p型高不純物濃度領域8を介して第1領域9aをアノード電極11に接続する第2領域9aを備えている。このため、第1領域9aから第2領域9bおよびp型高不純物濃度領域8を介してアノード電極11側にホールを引き抜くことも可能となる。これにより、ホール引き抜き効率を向上させられ、より高速スイッチングが可能となって、リカバリ損失を低減することが可能となる。図3~図5は、上記効果が実際に得られていることを示すシミュレーション結果である。具体的には、図3は、本実施形態にかかる横型ダイオードと従来の横型ダイオードp型アノード拡張領域9を備えていない構造に対して、スイッチング時のアノード電流Iaおよびアノード-カソード間電圧Vakの変化を調べた結果を示している。図4は、図3に示す特性中のタイミング1~6においてアノード側の電界強度分布を調べた結果を示す図である。なお、図4中の上側の各図が従来構造、下側の各図が本実施形態の構造の各タイミング1~6での電界強度分布を示しており、各等電位線は10V毎に示してある。図5は、図4に示す特性中のタイミング1~6におけるp型低不純物濃度領域7のうちのカソード側の終端位置図4中のポイントAでの電界強度変化を示した図である。リカバリ損失は、スイッチング時にアノード電流Iaが負になってから電流値=0になるまでの電流量の総和、つまりアノード電流Iaが電流値=0以下となっている領域の面積によって決まる。この面積が大きいほどリカバリ損失が大きいことを表している。アノード電流Iaの変化を確認してみると、図3に示されるように、本実施形態の構造の場合、従来構造と比較してアノード電流Iaの低下量が小さくなっていることが判る。そして、アノード電流Iaが電流値=0以下となっている領域の面積も従来構造と比較して本実施形態の構造の方が小さくなっている。このように、リカバリ損失が低減できていることが判る。また、従来構造の場合、p型アノード拡張領域9が形成されていない。このため、図4に示されるように、p型低不純物濃度領域7およびp型高不純物濃度領域8を囲むように等電位線が形成されタイミング1、2参照、時間経過に伴って等電位線が下方に広がっていきタイミング1~3参照、その後、等電位線の広がりが埋込酸化膜1bまで達してから横方向に等電位線が広がっていくタイミング3~6参照。これに対して、本実施形態の構造の場合、p型アノード拡張領域9を形成してあるため、p型アノード拡張領域9から空乏層が伸びるようにでき、横方向への空乏化を積極的に促進することができる。このため、p型低不純物濃度領域7およびp型高不純物濃度領域8だけでなくp型アノード拡張領域9を囲むように等電位線が形成されタイミング1参照、初めから等電位線が横方向に広がるようにできるタイミング1~6参照。このため、局所的に発生する電界集中箇所での電界強度のピークを低減することが可能となり、アバランシェブレークダウンが発生し難くなって、アバランシェ耐量を向上させることが可能になるのである。このことは、図5からも明らかであり、図5に示されるように従来構造でのp型低不純物濃度領域7の終端位置カソード側の端部の電界強度に比べて、本実施形態の構造での同場所での電界強度の方が低減されている。また、このことは、図3からも判る。具体的には、図3のアノード電流Iaを確認すると、逆回復時には、アノード電流Iaは2回極小値をとる。2回目の極小値はアバランシェ耐量によって決まる値である。この2回目の極小値が小さいほどアバランシェ耐量が低いことを意味している。そして、図3中にポイントB、B’で示したように、従来構造と本実施形態の構造それぞれにおける2回目の極小値は、従来構造の極小値であるポイントBの方が、本実施形態の構造の極小値であるポイントB’よりも小さくなっている。したがって、本実施形態の構造とすることにより、アバランシェ耐量を向上させることが可能となる。このように、本実施形態の構造、つまりアノード電極11をp型低不純物濃度領域7およびp型高不純物濃度領域8に電気的に接続すると共に、p型低不純物濃度領域7およびp型高不純物濃度領域8よりもカソード電極10から離れる側にp型アノード拡張領域9を備えた構造とすることで、ホール注入を抑制して逆回復耐量の向上を図りつつ、アバランシェ耐量の向上を図ることができる。なお、従来は、p型高不純物濃度領域8からのホール注入を抑制するために、p型高不純物濃度領域8をp型低不純物濃度領域7によって囲んだ構造としている。このため、ホール注入の可能性を高めるようなp型アノード拡張領域9を備える構造とすることは好ましく無いと考えられる。しかしながら、本発明者らがシミュレーションにより物理現象を詳細に解析した結果次の事が分かった。拡散でキャリア伝導が支配される順バイアス条件下では、アノード領域においてはp/pアノード構造が注入現象を支配しており、p型低不純物濃度領域7より奥に位置するp型アノード拡張領域9は、キャリア伝導に寄与しない。一方、ドリフトでキャリア伝導が支配されるリカバリ動作条件下では、右端面の全面がp型である一次元ダイオードのアノードp層としてp型アノード拡張領域9が働く。そして、リカバリの初期段階において、トレンチ近傍~アノード下部に蓄積したホールはp型アノード拡張領域9に速やかに掃き出されて空乏化し、その後のnドリフト層n型カソード層2の空乏化が早く開始すると共に蓄積ホールはp型低不純物濃度領域7に掃き出される。この結果、電界の上昇が緩和されてダイナミックアバランシェが抑制される。そこで、p型低不純物濃度領域7およびp型高不純物濃度領域8よりもカソード電極10から離れる側にp型アノード拡張領域9を備えた構造としたところ、p型アノード拡張領域9からのホール注入の影響は受けていないことが確認された。このような知見に基づき、従来ではホール注入の観点から想定できなかったp型アノード拡張領域9を備えるという構造を見出したものである。このように、p型アノード拡張領域9を備えてもホール注入による影響を受けることはないため、p型アノード拡張領域9を備えることによる逆回復電荷Qrrの増大および逆回復耐量の低下が生じることはない。続いて、本実施形態にかかる横型ダイオードを有する半導体装置の製造方法について説明する。図6~図8は、本実施形態の横型ダイオードを有する半導体装置の製造工程を示す断面図である。これらの図を参照して説明する。なお、図6~図8では、隣り合うIGBTと共に横型ダイオードを形成している様子を示してあり、図中ダイオードエリアに横型ダイオードが形成され、IGBTエリアにIGBTを形成している。図6aに示す工程まず、SOI基板にて構成された半導体基板1を用意する。SOI基板の製造方法には従来より知られている手法を用いることができる。例えばシリコンなどによって構成された支持基板1a上に、埋込酸化膜1bを介して活性層1cを形成するためのシリコン基板を貼り合せる。そして、そのシリコン基板を所定厚さに削ることによって活性層1cを構成し、SOI基板にて構成された半導体基板1を形成することができる。図6bに示す工程活性層1cの表面にイオン注入用のキャップ層20を成膜したのち、その上に第2領域9bの形成予定位置が開口するマスク図示せずを配置し、そのマスクの上からp型不純物をイオン注入して第2領域9bを形成する。図6cに示す工程マスクおよびキャップ層20を除去した後、改めてトレンチ分離構造1dの形成予定位置が開口するマスク図示せずを配置し、そのマスクをエッチングマスクとして用いてトレンチエッチングを行う。そして、マスクを除去してから熱酸化等によってトレンチ内を含めてキャップ層21を形成する図7aに示す工程トレンチ分離構造1dの形成予定位置以外を覆うマスク図示せずを配置した後、キャップ層21をマスクとしてp型不純物を斜めイオン注入することにより、第1領域9aを形成する。図7bに示す工程キャップ層21を除去したのち、熱酸化して熱酸化膜22を形成すると共に、トレンチ内を埋め込むようにPoly-Si層23を成膜する。そして、Poly-Si層23のエッチバック等によってトレンチ内にのみPoly-Si層23を残し、トレンチ分離構造1dが構成される。図7cに示す工程活性層1cの所望位置にn型拡散層を形成する。ここでは、n型拡散層として、横型ダイオードが形成されるダイオードエリアでは、n型バッファ層5を形成し、IGBTエリアでは、n型バッファ層31を形成すると共に、n型バリア層32を形成する。そして、周知のLOCOS酸化工程を行うことで、LOCOS酸化膜3を形成する。図8aに示す工程ゲート酸化などを行ったのち、基板表面にドープトPoly-Siを成膜し、これをパターニングして、ダイオードエリアに抵抗層12を形成すると共に、IGBTエリアにも抵抗層33およびゲート電極34を形成する。図8bに示す工程マスク形成およびイオン注入工程を繰り返すことにより、拡散層形成工程を行う。これにより、ダイオードエリアでは、n型カソードコンタクト領域4やp型低不純物濃度領域7およびp型高不純物濃度領域8を形成し、IGBTエリアでは、p型コンタクト層35、p型ボディ層36、p型コレクタ領域37およびn型エミッタ領域38を形成する。図8cに示す工程図示しない層間絶縁膜等を成膜してから層間絶縁膜に対してコンタクトホールを形成したのち、層間絶縁膜上に電極材料を成膜する。そして、電極材料をパターニングして、ダイオードエリアでは、カソード電極10およびアノード電極11を形成し、IGBTエリアでは、エミッタ電極39およびコレクタ電極40を形成する。このようにして、横型ダイオードを形成することができると共に、横型ダイオードと横型IGBTとが共に同じ半導体基板1に形成された半導体装置を製造することができる。なお、半導体スイッチング素子として、IGBT以外にもMOSFETを適用することもでき、MOSFETに対して横型ダイオードを並列接続することにより還流ダイオードを構成することができる。しかしながら、MOSFETの場合、逆回復時にアノード電流Iaが3回極小値をとることになり、IGBTよりもリカバリ損失が大きくなる。このため、横型ダイオードをMOSFETと組み合わせるよりもIGBTと組み合わせる方が、よりリカバリ損失を低減することが可能となる。第2実施形態本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対してp型アノード拡張領域9の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。図9は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示されるように、本実施形態では、p型アノード拡張領域9のうちの第1領域9aを活性層1cの厚み分すべてに形成するのではなく、活性層1cの厚みの途中まで形成した構造としている。つまり、トレンチ分離構造1dの側壁の上半分程度は第1領域9aによって覆い、残りの下半分程度は第1領域9aが形成されずにトレンチ分離構造1dがn型カソード層2に接した状態となっている。このような構造とされていても、第1領域9aおよび第2領域9bにて構成されたp型アノード拡張領域9から空乏層が伸びるようにでき、横方向への空乏化を積極的に促進することができる。このとき、本実施形態では、第1領域9aを活性層1cの厚み分すべて、つまり埋込酸化膜1bに達するような構造としていない分、活性層1cの下方において空乏層が小さくなり、第1実施形態と比較すれば、横方向への空乏化促進の効果が低下するが、ほぼ第1実施形態と同様の効果を得ることができる。なお、このような構造の横型ダイオードを備えた半導体装置の製造方法は、基本的には第1実施形態と同様である。ただし、第1領域9aを第1実施形態と比較して浅く形成する必要がある。これについては、第1領域9aを形成するためのp型不純物のイオン注入の角度を調整すれば良い。第3実施形態本発明の第3実施形態について説明する。本実施形態も、第1実施形態に対してp型アノード拡張領域9の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。図10は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示されるように、本実施形態でも、p型アノード拡張領域9のうちの第1領域9aを活性層1cトレンチ分離構造1dの側壁の上半分程度のみに形成し、かつ、第2領域9bを無くした構造としている。このような構造とされていても、第1領域9aにて構成されたp型アノード拡張領域9から空乏層が伸びるようにでき、横方向への空乏化を積極的に促進することができることから、第2実施形態と同様の効果を得ることができる。ただし、本実施形態の場合、第2領域9bを備えていないため、ホール引抜きを第1領域9aから第2領域9bやp型高不純物濃度領域8およびアノード電極11を通る経路で行うことができなくなる。このため、ホール引き抜き効率を考慮すると、第1、第2実施形態のように第2領域9bを備えた構造とする方が有利である。なお、このような構造の横型ダイオードを備えた半導体装置の製造方法は、第2領域9bを形成しないことから、第2実施形態に対して第2領域9bを形成するための工程を無くすことになるが、それ以外は基本的に第2実施形態と同様である。第4実施形態本発明の第4実施形態について説明する。本実施形態は、第1実施形態に対してp型アノード拡張領域9の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。図11は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示されるように、本実施形態も、p型アノード拡張領域9のうちの第1領域9aを活性層1cの厚み分すべてに形成するのではなく、活性層1cの厚みの下方のみに形成した構造としている。つまり、トレンチ分離構造1dの側壁の下半分程度は第1領域9aによって覆い、残りの上半分程度は第1領域9aが形成されずにトレンチ分離構造1dがn型カソード層2に接した状態となっている。このような構造とされていても、第1領域9aおよび第2領域9bにて構成されたp型アノード拡張領域9から空乏層が伸びるようにでき、横方向への空乏化を積極的に促進することができる。このとき、本実施形態では、第1領域9aを活性層1cの厚み分すべて、つまり基板表面から埋込酸化膜1bに達するような構造としていない分、活性層1cの上方において空乏層が小さくなり、第1実施形態と比較すれば、横方向への空乏化促進の効果が低下するが、ほぼ第1実施形態と同様の効果を得ることができる。なお、このような構造の横型ダイオードを備えた半導体装置の製造方法は、基本的には第1実施形態と同様である。ただし、第1領域9aを第1実施形態と比較して深い位置にのみ形成することになるため、例えば、第1領域9aを斜めイオン注入によって形成するのではなく、SOI基板にて構成された半導体基板1を形成する際に、活性層1cを構成するシリコン基板を支持基板1aと貼り合せる前に、予めシリコン基板のうち第1領域9aの形成予定位置にp型不純物を注入している。また、半導体基板1に対して、トレンチ分離構造1dを形成する前に、大きなイオン注入エネルギーにより第1領域9aの形成予定位置にp型不純物を注入するようにしても良い。第5実施形態本発明の第5実施形態について説明する。本実施形態も、第1実施形態に対してp型アノード拡張領域9の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。図12は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示されるように、本実施形態でも、p型アノード拡張領域9のうちの第1領域9aを活性層1cトレンチ分離構造1dの側壁の下半分程度のみに形成し、かつ、第2領域9bを無くした構造としている。このような構造とされていても、第1領域9aにて構成されたp型アノード拡張領域9から空乏層が伸びるようにでき、横方向への空乏化を積極的に促進することができることから、第4実施形態と同様の効果を得ることができる。ただし、本実施形態の場合、第2領域9bを備えていないため、ホール引抜きを第1領域9aから第2領域9bやp型高不純物濃度領域8およびアノード電極11を通る経路で行うことができなくなる。このため、ホール引き抜き効率を考慮すると、第1、第2実施形態のように第2領域9bを備えた構造とする方が有利である。なお、このような構造の横型ダイオードを備えた半導体装置の製造方法は、第2領域9bを形成しないことから、第4実施形態に対して第2領域9bを形成するための工程を無くすことになるが、それ以外は基本的に第4実施形態と同様である。第2~第5実施形態の比較上記第2~第5実施形態では、それぞれ、p型アノード拡張領域9のうちの第1領域9aを上半分程度のみ形成する場合、第1領域9aを上半分程度のみとしつつ第2領域9bを無くす場合、第1領域9aを下半分程度のみ形成する場合、第1領域9aを上半分程度のみとしつつ第2領域9bを無くす場合について説明した。これら各実施形態にかかる横型ダイオードと従来の横型ダイオードp型アノード拡張領域9を備えていない構造に対して、スイッチング時のアノード電流Iaおよびアノード-カソード間電圧Vakの変化を調べた。その結果を図13に示す。この図に示されるように、いずれの場合にも、従来構造よりもリカバリ損失が低減されていることが判る。このように、上記各実施形態の構造としても、第1実施形態とほぼ同様の効果を得ることが可能になると言える。第6実施形態本発明の第6実施形態について説明する。本実施形態は、第1実施形態に対してp型高不純物濃度領域8の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。図14は、本実施形態にかかる横型ダイオードの断面構成を示した図である。また、図15は、図14に示す横型ダイオードの上面部分拡大図である。この図は、図2の領域Rに相当する拡大図である。図14に示されるように、本実施形態では、p型高不純物濃度領域8が第1実施形態のようなp型低不純物濃度領域7におけるカソードから最も離れた側ではなく、p型低不純物濃度領域7の中間位置に配置してある。すなわち、基板水平方向においてカソードの長手方向に対する法線方向をp型低不純物濃度領域7の幅方向とすると、その幅方向の中間位置にp型高不純物濃度領域8を配置している。p型高不純物濃度領域8は、基本的にはn型カソードコンタクト領域4と同様の直線状とされているが、図15に示すように、部分的に第2領域9b側に延長されており、第2領域9bに接続されている。p型高不純物濃度領域8のうち第2領域9b側に延長された領域は、複数本等間隔に備えられ、p型高不純物濃度領域8のうちの直線部分に対して垂直方向に延設されている。このように、p型高不純物濃度領域8の直線部分がp型低不純物濃度領域7の中間位置に配置されていても、第1実施形態と同様の効果を得ることができる。第7実施形態本発明の第7実施形態について説明する。本実施形態も、第1実施形態に対してp型高不純物濃度領域8の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。図16は、本実施形態にかかる横型ダイオードの断面構成を示した図である。また、図17は、図16に示す横型ダイオードの上面部分拡大図である。この図は、図2の領域Rに相当する拡大図である。図16に示されるように、本実施形態でも、p型高不純物濃度領域8を第1実施形態と同様にp型低不純物濃度領域7におけるカソードから最も離れた側に配置している。ただし、図17に示されるように、p型高不純物濃度領域8を直線形状ではなく、複数に分割して等間隔に並べたレイアウトとしている。分割された各p型高不純物濃度領域8は、第2領域9bに接続されており、また、アノード電極11とも電気的に接続されている。このように、p型高不純物濃度領域8を直線形状ではなく、複数に分割したレイアウトとしても、第1実施形態と同様の効果を得ることができる。第6、第7実施形態の比較上記第6、第7実施形態では、それぞれ、p型高不純物濃度領域8をp型低不純物濃度領域7の中間位置に配置したり、p型高不純物濃度領域8を複数に分断した構造とした場合について説明した。これら各実施形態にかかる横型ダイオードについて、スイッチング時のアノード電流Iaおよびアノード-カソード間電圧Vakの変化を調べた。その結果を図18に示す。この図に示されるように、いずれの場合にも、図3に示した従来構造の場合よりもリカバリ損失が低減されていることが判る。また、第6実施形態の構造の場合には、第7実施形態のようにp型高不純物濃度領域8を複数に分割しただけの構造よりも、よりリカバリ損失を低減することが可能となる。より具体的に測定したところ、第6実施形態の場合には、逆回復電荷Qrrが96.8nC、逆回復電流Irrが0.56Aとなり、第7実施形態の場合には、逆回復電荷Qrrが114.8nC、逆回復電流Irrが0.75Aとなった。このように、上記各実施形態の構造としても、第1実施形態とほぼ同様の効果を得ることが可能になると言える。第8実施形態本発明の第8実施形態について説明する。本実施形態は、第1実施形態に対して半導体基板1の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。上記第1実施形態では、半導体基板1をSOI基板にて構成した場合について説明したが、SOI基板以外のものであっても良い。図19は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示すように、本実施形態では、半導体基板1をシリコン基板1eの表面に半導体層を構成するエピタキシャル層1fを成長させたエピウェハによって構成している。シリコン基板1eは、低濃度のn型またはp型にて構成され、不純物濃度が例えば1.0×1013cm3とされている。また、エピ層1fは、n型不純物層とされており、n型不純物濃度が例えば7.0×1014cm3とされている。なお、エピウェハを用いているが、各素子を囲むことで絶縁分離を行うトレンチ分離構造1dについては形成してある。具体的には、エピタキシャル層1fの表面からシリコン基板1eに達するトレンチ内を絶縁膜で覆うことでトレンチ分離構造1dを構成しており、SOI基板にて半導体基板1を構成する場合と同様の素子分離が行えるようにしてある。このように、エピウェハを用いる場合、シリコン基板1e側にも空乏層が広がることになるが、エピタキシャル層1f内においては、ほぼ半導体基板1の横方向に均等に空乏層が広がる状態となる。このため、第1実施形態のようにSOI基板にて半導体基板1を構成する場合と同様、アバランシェ耐量を向上させることが可能となる。したがって、エピウェハを用いても、第1実施形態と同様の効果を得ることができる。第9実施形態本発明の第9実施形態について説明する。本実施形態も、第8実施形態と同様に、半導体基板1としてエピウェハを用いる場合において、トレンチ分離構造1dを無くし、p型アノード拡散領域9の構成を変更したものであり、その他に関しては第8実施形態と同様であるため、第8実施形態と異なる部分についてのみ説明する。図20は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示すように、第8実施形態で形成していたようなトレンチ分離構造1dは備えられておらず、p型アノード拡散領域9のみがエピタキシャル層1fの表面からシリコン基板1eに達するように形成されている。このように、トレンチ分離構造1dが備えられていない構造であっても、第8実施形態と同様、エピタキシャル層1f内においてほぼ半導体基板1の横方向に均等に空乏層が広がるようにできる。したがって、このような構造においても、第1実施形態と同様の効果を得ることができる。なお、本実施形態のような構造のp型アノード拡散領域9については、エピタキシャル層1fの表面からのp型不純物のイオン注入によって形成可能である。また、エピタキシャル層1fにおけるp型アノード拡散領域9の形成予定領域にトレンチを形成しておき、そのトレンチ内にp型層をエピタキシャル成長などで埋め込むことによってp型アノード拡散領域9を形成することもできる。第10実施形態本発明の第10実施形態について説明する。本実施形態は、第1実施形態に対して半導体基板1の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。図21は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示すように、本実施形態では、半導体基板1をシリコン基板1gのみからなるバルクウェハによって構成しており、シリコン基板1gそのものによって第1導電型の半導体層を構成している。シリコン基板1gは、n型シリコン基板にて構成されており、n型不純物濃度が例えば7.0×1014cm3とされている。また、バルクウェハを用いているが、各素子を囲むことで絶縁分離を行うトレンチ分離構造1dについては形成してある。具体的には、シリコン基板1gの表面からp型アノード拡散領域9の深さ以上となるトレンチ分離構造1dを構成しており、SOI基板にて半導体基板1を構成する場合と同様の素子分離が行えるようにしてある。このように、バルクウェハを用いる場合、p型アノード拡散領域9の下側にも空乏層が広がることになるが、p型アノード拡散領域9が形成されている深さにおいては、ほぼ半導体基板1の横方向に均等に空乏層が広がる状態となる。このため、第1実施形態のようにSOI基板にて半導体基板1を構成する場合と同様、アバランシェ耐量を向上させることが可能となる。したがって、バルクウェハを用いても、第1実施形態と同様の効果を得ることができる。なお、本実施形態のような構造とされる場合において、シリコン基板1gを裏面側から研削することで薄膜化し、p型アノード拡散領域9がシリコン基板1gの表面から裏面まで達するような構造となるようにしても良い。このようにすれば、p型アノード拡散領域9の下側に空乏層が伸びることがなくなるため、よりアバランシェ耐量を向上させることが可能となる。第11実施形態本発明の第11実施形態について説明する。本実施形態は、第10実施形態に対してp型アノード拡散領域9の構成を変更したものであり、その他に関しては第10実施形態と同様であるため、第10実施形態と異なる部分についてのみ説明する。図22は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示すように、本実施形態でも、半導体基板1をシリコン基板1gのみからなるバルクウェハによって構成しつつ、p型アノード拡散領域9をトレンチ分離構造1dの下部まで形成した構造としている。このように、p型アノード拡散領域9をトレンチ分離構造1dの下部まで形成しても、第10実施形態と同様の効果を得ることができる。第12実施形態本発明の第12実施形態について説明する。本実施形態も、第10実施形態と同様に、半導体基板1としてバルクウェハを用いる場合において、トレンチ分離構造1dを無くし、p型アノード拡散領域9の構成を変更したものであり、その他に関しては第10実施形態と同様であるため、第10実施形態と異なる部分についてのみ説明する。図23は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示すように、第10実施形態で形成していたようなトレンチ分離構造1dは備えられておらず、p型アノード拡散領域9のみがシリコン基板1gの表面から所定深さまで形成されている。このように、トレンチ分離構造1dが備えられていない構造であっても、第10実施形態と同様、p型アノード拡散領域9が形成されている深さにおいてほぼ半導体基板1の横方向に均等に空乏層が広がるようにできる。したがって、このような構造においても、第1実施形態と同様の効果を得ることができる。なお、本実施形態のような構造のp型アノード拡散領域9については、シリコン基板1gの表面からのp型不純物のイオン注入によって形成可能である。また、シリコン基板1gにおけるp型アノード拡散領域9の形成予定領域にトレンチを形成しておき、そのトレンチ内にp型層をエピタキシャル成長などで埋め込むことによってp型アノード拡散領域9を形成することもできる。第13実施形態本発明の第13実施形態について説明する。本実施形態は、上記各実施形態に対して、カソード電極10の構成を変更したものであり、その他に関しては上記各実施形態と同様であるため、上記各実施形態と異なる部分についてのみ説明する。図24は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図は、第8実施形態に対してカソード電極10の構造を変更した場合を示しているが、第8実施形態以外の上記各実施形態に対しても後述するカソード電極10の構成を適用できる。図24に示すように、本実施形態では、エピタキシャル層1fのうちのn型バッファ層5が形成された位置にトレンチ10aを形成し、このトレンチ10aの内壁面にn型カソードコンタクト領域4を形成すると共に、トレンチ10a内を埋め込むようにカソード電極10を形成している。このように、トレンチ10a内にカソード電極10を埋め込んだ構造としている。このようなトレンチ構造のカソード電極10としても、上記各実施形態と同様の効果を得ることができる。第14実施形態本発明の第14実施形態について説明する。本実施形態は、上記各実施形態に対して、アノード電極11の構成を変更したものであり、その他に関しては上記各実施形態と同様であるため、上記各実施形態と異なる部分についてのみ説明する。図25は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図は、第8実施形態に対してアノード電極11の構造を変更した場合を示しているが、第8実施形態以外の上記各実施形態に対しても後述するアノード電極11の構成を適用できる。図25に示すように、本実施形態では、アノード電極11を2つに分離しており、一方がp型低不純物濃度領域7と電気的に接続されたショットキー電極11aとされ、他方がp型高不純物濃度領域8と電気的に接続されたオーミック電極11bとされている。これらショットキー電極11aとオーミック電極11bは、図示しない層間絶縁膜などの上層において配線パターンなどを介して電気的に接続されている。このように、アノード電極11をショットキー電極11aとオーミック電極11bに分離された構造としてあっても良い。このような構成としても、上記各実施形態と同様の効果を得ることができる。第15実施形態本発明の第15実施形態について説明する。本実施形態は、上記各実施形態に対して、カソード電極10およびアノード電極11の構成を変更したものである。その他に関しては上記各実施形態と同様であるため、上記各実施形態と異なる部分についてのみ説明する。図26は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図は、第1実施形態に対してカソード電極10およびアノード電極11の構造を変更した場合を示しているが、第1実施形態以外の上記各実施形態に対しても後述するカソード電極10およびカソード電極11の構成を適用できる。図26に示すように、本実施形態では、カソード電極10およびアノード電極11に、バリアメタル10b、11cを備えた構造としている。カソード電極10やアノード電極11の他の部分について、例えばAl-SiやAl-Si-CuのようなAlを主成分とする電極材料などを用いる場合、活性層1cを構成する半導体材料Siと電極材料とを直接接触させると、半導体材料と電極材料との相互拡散や反応によってカソード電極10やアノード電極11に断線不良などが発生する可能性がある。このため、TiN、Ti、TaNなどによって構成されるバリアメタル10b、11cをn型カソードコンタクト領域4の表面に配置し、その上にAl材料を積層することでカソード電極10やアノード電極11を構成するようにしている。このように、カソード電極10やアノード電極11にバリアメタル10b、11cを備えることにより、SiとAlとの相互拡散や反応を抑制することができ、各電極の信頼性を向上させることができる。また、バリアメタル11cを備えると、p型低不純物濃度領域7の表面に直接Al材料を配置する場合と比較してショットキー障壁を低下することができ、ホール注入の抑制が可能になる。これにより、より逆回復電荷Qrrの低減を図ることが可能となる。なお、このようなバリアメタル10b、11cについては、第1実施形態で説明した図8cに示す工程において、層間絶縁膜上に電極材料を形成する前に、バリアメタル10b、11cを形成するためのバリアメタル材料を形成しておき、その上に電極材料を形成してから、電極材料と共にバリアメタル材料をパターニングすることで形成できる。他の実施形態1上記各実施形態では、p型アノード拡張領域9をn型カソードコンタクト領域4を中心として、p型低不純物濃度領域7やp型高不純物濃度領域8よりも外側に配置し、かつ、トレンチ分離構造1dの側面に接するように形成している。しかしながら、これは単なる一例を示したものであり、n型カソードコンタクト領域4を中心として、p型低不純物濃度領域7やp型高不純物濃度領域8よりも外側にp型アノード拡張領域9を配置していれば良い。これについて、図27および図28を参照して説明する。図27は、p型アノード拡張領域9の形成位置を変えた様々なパターン、具体的にはトレンチ分離構造1dからの距離を0μm、1.5μm、3.5μm、5,75μm、9.5μm、14.5μmとした場合の断面図であり、図28は、図27に示す1~6のパターンでのp型アノード拡張領域9の形成位置と逆回復電荷Qrrとの関係を調べた結果を示すグラフである。図27に示すように、p型アノード拡張領域9の形成位置をトレンチ分離構造1dから徐々にカソード側に移動させていき、p型低不純物濃度領域7内に形成したり、p型低不純物濃度領域7の中でも最もカソード側に形成したりしている。この場合、図28に示されるように、p型低不純物濃度領域7をカソード側に移動させるに連れて逆回復電荷Qrrが増加していることが判る。リカバリ損失を考慮すると、逆回復電荷Qrrが120nC以下になっていることが好ましいため、それを考慮すると、図27の1~3のパターンであれば逆回復電荷Qrrが120nC以下となるため、p型低不純物濃度領域7やp型高不純物濃度領域8よりも外側にp型アノード拡張領域9を配置していれば良いことになる。よって、p型アノード拡張領域9が必ずしもトレンチ分離構造1dに接するように形成されている必要はなく、p型低不純物濃度領域7やp型高不純物濃度領域8よりも外側に配置されていれば良い。また、アノード電極11をp型低不純物濃度領域7やp型高不純物濃度領域8のうちLOCOS酸化膜3から露出させられている部分のほぼ全域に形成しているが、必ずしもそのような構成にする必要はない。つまり、アノード電極11をp型低不純物濃度領域7やp型高不純物濃度領域8に対して共に接触させている構造であれば、接触面積の比率についてはあまり問題となることなく、リカバリ損失の低減を図ることができる。2さらに、上記実施形態に対して、活性層1cの裏面、つまり埋込酸化膜1bと接触させられる部位に、図29に示すように、n型カソード層2よりも高不純物濃度となるn型不純物領域30を備えることでより高耐圧化を行う構造とすることも可能である。このような構造とする場合、各部の不純物濃度を第1実施形態で説明した濃度から若干変更するのが好ましい。例えば、n型不純物領域30を厚さ4μm、n型不純物濃度が1.25×1016cm3とする場合、n型カソード層2のn型不純物濃度を1.0×1014cm3程度、p型低不純物濃度領域7のp型不純物濃度を3.0×1016cm3程度にすると好ましい。また、n型カソードコンタクト領域4のn型不純物濃度を6.0×1020cm3程度、n型バッファ層5のn型不純物濃度を3.44×1017cm3程度にすると好ましい。なお、このようなn型不純物領域30については、活性層1cを構成するためのシリコン基板を支持基板1aに貼り合せる前に、予め活性層1cのうち支持基板1a側に向けられる面に対してn型不純物を注入しておく等により、形成することができる。3また、第6実施形態では、p型高不純物濃度領域8の直線形状の部分をp型低不純物濃度領域7の幅方向の中間位置に形成しつつ、p型高不純物濃度領域8を直線形状部分からp型アノード拡張領域9側に伸ばすことで、p型高不純物濃度領域8がp型アノード拡張領域9に接続されるようにしている。しかしながら、p型高不純物濃度領域8を直線形状部分のみとし、p型アノード拡張領域9に繋がらない構造としても良い。ただし、p型アノード拡張領域9からp型高不純物濃度領域8を通じてのキャリア引抜の効果を考慮すると、p型高不純物濃度領域8がp型アノード拡張領域9に接続されるようにした方が好ましい。4また、上記各実施形態では、カソード電極10の下面全面にn型カソードコンタクト領域4が配置された構造としたが、必ずしもこのような構造にする必要はない。図30および図31は、第1実施形態の構造についてカソード電極10との接触箇所の構造を変更した場合の横型ダイオード部分の断面構成を示した図である。図30に示すように、カソード電極10の下面全面ではなく、下面の一部にn型カソードコンタクト領域4を備え、他の部分ではカソード電極10がn型バッファ層5に接触させられる構造であっても良い。また、図31に示すように、カソード電極10の下面に例えばp型不純物濃度が1.0×1020cm3、深さが0.55μmとされたp型層50も形成し、n型カソードコンタクト領域4とp型層50とを例えば交互に並べてストライプ状に配置した構造としても良い。5また、p型高不純物濃度領域8を複数に分割しても良い。図32および図33に、p型高不純物濃度領域8を複数に分割した場合の一例を示す。図32は、横型ダイオードの上面部分拡大図であって、図2の領域Rに相当する拡大図であり、図33a、bは、それぞれ、図32のB-B’断面図およびC-C’断面図である。これらの図に示されるように、p型高不純物濃度領域8が第1実施形態のようなp型低不純物濃度領域7におけるカソードから最も離れた側に配置された部分と、第6実施形態のようなp型低不純物濃度領域7の中間位置に配置される部分とを組み合わせても良い。6また、上記各実施形態では、p型高不純物濃度領域8がp型低不純物濃度領域7に囲まれる構造とされる場合について説明したが、必ずしもp型高不純物濃度領域8がp型低不純物濃度領域7に完全に囲まれている必要はない。図34は、p型高不純物濃度領域8がp型低不純物濃度領域7に囲まれていない場合の一例を示した横型ダイオードの断面図である。この図に示すように、p型低不純物濃度領域7がカソード側に配置され、それよりも外周側、つまりカソードから離れる側にp型高不純物濃度領域8が配置されるような構造であっても良い。7さらに、上記各実施形態では、p型アノード拡張領域を高濃度のp型層で構成してp型アノード領域6とは別構成とした場合について説明したが、p型アノード拡張領域をp型アノード領域6に組み合わせても良い。図35は、アノード拡張領域をp型アノード領域6に組み合わせた構造とする場合の一例を示した横型ダイオードの断面図である。この図に示されるように、p型低不純物濃度領域7を例えばp型不純物濃度を3.00×1016cm3程度、深さ15μmとし、p型低不純物濃度領域7が埋込酸化膜1bに達する構造としても良い。このような構造にしても、第1実施形態などと同様の効果を得ることができる。8また、p型アノード拡張領域をp型アノード領域6の下方にまで張り出すように形成しても良い。図36は、p型のアノード拡張領域9をp型アノード領域6の下方にまで形成した横型ダイオードの断面図である。この図に示されるように、p型のアノード拡張領域9を例えば3.00×1016cm3程度、深さ15μmとし、p型低不純物濃度領域7の下方まで配置されるようにしている。具体的には、p型低不純物濃度領域7の下方かつp型高不純物濃度領域8よりもカソード側までp型のアノード拡張領域9が配置されるようにしている。このような構造にしても、第1実施形態などと同様の効果を得ることができる。9また、上記実施形態では、トレンチ分離構造1dの側面にp型アノード拡張領域9を形成する際に、図7aに示すようにp型不純物の斜めイオン注入を行う場合について説明したが、この他の形成工程によってp型アノード拡張領域9を形成しても良い。例えば、図7aの工程に代えて、トレンチ分離構造1dを構成するためのトレンチを形成したのち、そのトレンチ内にp型不純物がドープされたドープトPoly-SiもしくはドープトOx酸化膜を成膜し、熱処理による固相拡散によってp型不純物を拡散させることでp型アノード拡張領域9を形成するようにしても良い。また、固相拡散ではなく、気相拡散によってトレンチの側面においてp型不純物を拡散させることでp型アノード拡張領域9を形成するようにしても良い。10上記各実施形態では、横型ダイオードを含む半導体装置について説明し、横型ダイオードの他にIGBTが形成されているものについて説明した。しかしながら、IGBT以外にも、CMOSやLDMOSなどの素子を含む半導体装置とすることができる。この場合、CMOSやLDMOSの形成工程についても、横型ダイオードの形成工程と兼ねることになるため、図7や図8に示したように、IGBTエリアと同様、CMOSが形成されるCMOSエリアやLDMOSが形成されるLDMOSエリアにも、p型アノード拡張領域9が形成されることになる。図37は、半導体装置に含まれるCMOSエリアおよびLDMOSエリアを示した断面図である。なお、半導体基板1には、LDMOSやCMOS以外に、横型ダイオードやIGBTも形成されているが、ここでは図示を省略してある。図37に示すように、SOI基板にて構成された半導体基板1に対してLDMOSとCMOSが形成されている。LDMOSエリアやCMOSエリアは、トレンチ分離構造1dによって素子分離されており、各エリア内にLDMOSとCMOSとが別々に形成されている。CMOSエリアでは、活性層1cの表面にLOCOS酸化膜3が形成されることで、PchMOSFET60とNchMOSFET61とが素子分離されている。素子分離された分離された各領域はnウェル層62aもしくはpウェル層62bとされている。nウェル層62a内にはp型ソース領域63aおよびp型ドレイン領域64aが構成され、pウェル層62b内にはn型ソース領域63bおよびn型ドレイン領域64bが構成されている。また、p型ソース領域63aとp型ドレイン領域64aの間に位置するnウェル層62aの表面、および、n型ソース領域63bおよびn型ドレイン領域64bの間に位置するpウェル層62bの表面に、ゲート絶縁膜65a、65bを介してゲート電極66a、66bが形成されている。そして、各ソース領域63a、63bや各ドレイン領域64a、64bの表面上には、各ソース領域63a、63bに電気的に接続されたソース電極67a、67bおよび各ドレイン領域64a、64bと電気的に接続されたドレイン電極68a、68bが形成されている。これにより、PchMOSFET60とNchMOSFET61にて構成されたCMOSが構成されている。また、LDMOSエリアでは、LDMOS70が形成されており、活性層1cの表面にLOCOS酸化膜3が形成されることでLDMOS70を構成する各領域が分離されている。LDMOS70は、活性層1cの表層に位置するn型ドレイン領域71、p型チャネル領域72、n型ソース領域73を有している。n型ドレイン領域71の表層にはn型コンタクト層74が形成されており、p型チャネル領域72の表層にはp型コンタクト層75が形成されている。これらn型ドレイン領域71とp型チャネル領域72は、LOCOS酸化膜3により分離されている。また、p型チャネル領域72上には、ゲート絶縁膜77を介して、ゲート電極78が配置されている。そして、n型ソース領域73やn型ドレイン領域71におけるn型コンタクト層75の表面上には、n型ソース領域73に電気的に接続されたソース電極79およびn型コンタクト層75を介してn型ドレイン領域71と電気的に接続されたドレイン電極80が形成されている。なお、ソース側において、p型チャネル領域72と重なり、かつ、p型チャネル領域72よりも深い位置までp型ボディ層81が形成されていると共に、p型ボディ層81よりもLDMOSエリアの外周においてディープp層82が形成されている。これらp型ボディ層81やディープp層82により、アバランシェ耐量の向上を図っている。これにより、LDMOS70が構成されている。このように構成されたPchMOSFET60やNchMOSFET61を有するCMOSとLDMOS70を備えた構造の半導体装置とすることもできる。このような構成とされる場合において、p型アノード拡張領域9をトレンチ分離構造1dの側面に形成する場合には、CMOSエリアやLDMOSエリアの周囲を囲んでいるトレンチ分離構造1dの側面にも、図37に示したようにp型アノード拡張領域9が形成されることになる。11なお、上記各実施形態では、横型ダイオードとして、カソードを中心として、その両側にアノードを配置する構造について説明したが、アノードを中心として、その両側にカソードを配置する構造としても構わない。つまり、上記各実施形態において、第1導電型をn型、第2導電型をp型とした構造について説明したが、各領域の導電型を逆にした構造としても良い。具体的には、上記各実施形態では、nー型カソード層2を第1半導体領域、p型アノード領域6を第2半導体領域として、第1半導体領域に電気的に接続された第1電極がカソード電極10、第2半導体領域に電気的に接続された第2電極がアノード電極11となるようにしている。また、第2半導体領域となるp型アノード領域6に対して、低不純物濃度領域となるp型低不純物濃度領域7と高不純物濃度領域となるp型高不純物濃度領域8を備えた構造とし、第2電極となるアノード電極11が低不純物濃度領域と高不純物濃度領域に対して電気的に接続され、少なくとも高不純物濃度領域に対してオーミック接触させられるようにしている。そして、第2半導体領域に対して半導体基板1の深さ方向に延び、かつ、低不純物濃度領域よりも高不純物濃度とされた拡張領域に相当するp型アノード拡張領域9が備えられた構成とされている。このような構成について、第1半導体領域をp型、第2半導体領域をn型とした構造にしても、上記各実施形態と同様の効果を得ることができる。なお、いずれの場合であっても、IGBTに対して通電を行っているときには、カソード側がアノード側よりも電位が高くなり、IGBTをオフしているときには、カソード側よりもアノード側の方が電位が高くなる関係となればよい。"