基板の上に形成された半導体材料に高抵抗となる不純物元素がドープされた高抵抗層と、前記高抵抗層の上に形成された多層中間層と、前記多層中間層の上に半導体材料により形成された電子走行層と、前記電子走行層の上に半導体材料により形成された電子供給層と、を有し、前記多層中間層は、GaN層とAlN層とが交互に積層された多層膜により形成されていることを特徴とする半導体装置。前記多層中間層において、GaN層の膜厚はAlN層の膜厚よりも厚いことを特徴とする請求項1に記載の半導体装置。前記多層中間層において、GaN層とAlN層とを積層することにより形成される周期は、20周期以上であることを特徴とする請求項1または2に記載の半導体装置。基板の上に形成された半導体材料に高抵抗となる不純物元素がドープされた高抵抗層と、前記高抵抗層の上に形成された中間層と、前記中間層の上に半導体材料により形成された電子走行層と、前記電子走行層の上に半導体材料により形成された電子供給層と、を有し、前記中間層はAlGaNにより形成されており、AlXGa1-XNとした場合、0<X<0.3であることを特徴とする半導体装置。前記高抵抗層、前記多層中間層または前記中間層、前記電子走行層及び前記電子供給層は、MOVPEにより形成されたものであることを特徴とする請求項1から4のいずれかに記載の半導体装置。前記高抵抗層は、GaN、AlN、AlGaNのうちから選ばれるいずれか1つを含む材料に、高抵抗となる不純物元素がドープされているものにより形成されていることを特徴とする請求項1から5のいずれかに記載の半導体装置。前記高抵抗層は第1の高抵抗層であり、前記多層中間層は第1の多層中間層であって、前記第1の多層中間層の上に形成された半導体材料に高抵抗となる不純物元素がドープされた第2の高抵抗層と、前記第2の高抵抗層の上に形成された第2の多層中間層と、を有し、前記電子走行層は、前記第2の多層中間層の上に形成されるものであって、前記第2の多層中間層は、GaN層とAlN層とが交互に積層された多層膜により形成されていることを特徴とする請求項1から3のいずれかに記載の半導体装置。前記第2の高抵抗層における高抵抗となる不純物元素のドーピング濃度は、前記第1の高抵抗層における高抵抗となる不純物元素のドーピング濃度よりも低いことを特徴とする請求項7に記載の半導体装置。前記高抵抗となる不純物元素は、Feであることを特徴とする請求項1から8のいずれかに記載の半導体装置。前記基板の上にはバッファ層が形成されており、前記バッファ層の上には前記高抵抗層が形成されているものであって、前記バッファ層は、AlNまたはAlGaNにより形成されているものであることを特徴とする請求項1から9のいずれかに記載の半導体装置。しかしながら、電子走行層にFeが入り込むことを防ぐためには、AlNやAlGaNにより形成された中間層の膜厚をある程度厚く形成する必要がある。また、中間層をAlGaNにより形成する場合には、Al組成比が高い方が好ましく、引用文献2においてはAlの組成比は0.4以上のもの、引用文献3においてはAlの組成比は0.3以上のものが記載されている。ところで、基板にGaNとの格子不整合率の高い基板、例えば、Si基板を用いた場合には、基板となるSi基板の上に、GaNよりも格子定数の小さいAlNやAlGaN等のバッファ層を形成し、バッファ層の上に、GaN等の電子走行層が形成されている。このように、バッファ層を形成することにより、Si基板の上に形成されているGaN等の半導体積層膜と基板全体の応力とのバランスをとり、基板の反りや半導体積層膜等におけるクラックの発生を抑制することができる。この中間層は、結晶成長によりバッファ層の上に形成されるが、中間層がAlNや比較的Al組成の高いAlGaNの場合、中間層は、中間層よりも格子定数の大きなバッファ層の上に形成される。このため、中間層は、バッファ層から受ける引張歪により無歪状態よりも格子間隔が広がるため、中間層等にクラックを発生させることなく、所望の膜厚を形成することは困難である。尚、AlNの格子定数は、a軸3.11Å、c軸4.98Åであり、GaNの格子定数は、a軸3.18Å、c軸5.17Åである。よって、半導体材料としてGaN等の窒化物半導体を用いた電界効果トランジスタ等の半導体装置において、電子走行層にFeが入り込むことが抑制されており、また、半導体層におけるクラック等の発生を防ぐことのできる半導体装置が求められている。本実施の形態の一観点によれば、基板の上に形成された半導体材料に高抵抗となる不純物元素がドープされた高抵抗層と、前記高抵抗層の上に形成された多層中間層と、前記多層中間層の上に半導体材料により形成された電子走行層と、前記電子走行層の上に半導体材料により形成された電子供給層と、を有し、前記多層中間層は、GaN層とAlN層とが交互に積層された多層膜により形成されていることを特徴とする。また、本実施の形態の他の一観点によれば、基板の上に形成された半導体材料に高抵抗となる不純物元素がドープされた高抵抗層と、前記高抵抗層の上に形成された中間層と、前記中間層の上に半導体材料により形成された電子走行層と、前記電子走行層の上に半導体材料により形成された電子供給層と、を有し、前記中間層はAlGaNにより形成されており、AlXGa1-XNとした場合、0<X<0.3であることを特徴とする。開示の半導体装置によれば、電界効果型トランジスタ等において、電子走行層にFeが入り込むことを抑制することができ、また、半導体層のクラック等の発生を防ぐことができるため、歩留りが高く良好な電気的特性を得ることができる。実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。第1の実施の形態最初に、AlN層を設けられている場合と、設けられていない場合において、電子走行層へのFeの入り込み量について説明する。図2に示されHEMTを形成するための半導体積層膜において、AlN層が設けられているものとAlNが設けられていないものとを作製し、SIMSSecondaryIonmicroprobeMassSpectrometer:2次イオン質量分析による測定を行なった。図3には、これらの半導体積層膜におけるSIMSにより測定された深さ方向におけるFe濃度のプロファイルを示す。図2aは、AlN層が設けられていない半導体積層膜AlNなし半導体積層膜の構造を示すものであり、基板911上に、核形成層912、バッファ層913、高抵抗層914、電子走行層915、電子供給層916が形成されているものである。図2bは、AlN層が設けられている半導体積層膜AlNあり半導体積層膜の構造を示すものであり、基板911上に、核形成層912、バッファ層913、高抵抗層914、中間層930、電子走行層915、電子供給層916が形成されているものである。尚、高抵抗層914は、不純物元素としてFeがドープされているGaNにより形成されており、膜厚が約300nmであり、ドープされているFeの濃度は、約1×1018cm-3である。また、電子走行層915は、膜厚が約600nmのGaNにより形成されており、電子供給層916は、膜厚が約20nmのAlGaNにより形成されている。また、図2bに示されるAlNあり半導体積層膜の場合には、中間層930は、約5nmのAlNにより形成されている。図3は、電子走行層916からバッファ層913までの間において、深さ方向にSIMSにより測定した結果を示すものである。尚、図3において図示はされていないが、AlNあり半導体積層膜の場合においては、高抵抗層914と電子走行層915との間に中間層930が形成されている。AlNなし半導体積層膜の場合では、電子供給層916と電子走行層915との界面近傍までFeが入り込んでおり、このFeの濃度は、2×1016cm-3よりも多い。これに対し、AlNあり半導体積層膜の場合では、Feの濃度は、高抵抗層914と電子走行層915との間に形成されたAlNにより形成されている中間層930が形成されている領域にピークを示しており、中間層930にFeが多く取り込まれている。このため、電子走行層915に入り込んでいるFeの量は、AlNなし半導体積層膜と比べると少なくなっている。このように、AlNにより形成されている中間層930を設けることにより、電子走行層915にFeが入り込む量を減らすことができる。半導体装置次に、第1の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、AlGaN/GaNシングルへテロ構造のHEMTである。本実施の形態における半導体装置は、最初に、図4aに示すように、基板11上に、窒化物半導体層である核形成層12、バッファ層13、高抵抗層14、多層中間層15、電子走行層16、電子供給層17を順次積層形成する。具体的には、まず、基板11を水素雰囲気中で数分間熱処理を行なう。この後、基板11上に、核形成層12、バッファ層13、高抵抗層14、多層中間層15、電子走行層16、電子供給層17をMOVPEMetalOrganicVaporPhaseEpitaxy法によりエピタキシャル成長させることにより形成する。これにより、電子走行層16において、電子走行層16と電子供給層17との界面近傍には、2DEG16aが形成される。この際、Gaの原料ガスにはTMGトリメチルガリウムが用いられ、Alの原料ガスにはTMAトリメチルアルミニウムが用いられ、Nの原料ガスにはNH3アンモニアが用いられる。また、不純物元素としてドープされるFeの原料ガスにはCp2Feシクロペンタジエニル鉄、通常、フェロセンが用いられる。尚、これらの原料ガスは、水素H2をキャリアガスとしてMOVPE装置の反応炉に供給される。基板11は、サファイア、Si、SiC等の材料により形成されており、本実施の形態では、例えば、Si等により形成されている。尚、基板11側への電流リークを防ぐため抵抗の高いものを用いることが好ましい。核形成層12は、膜厚が100~200nmのAlN層により形成されている。バッファ層13は、AlGaN層により形成されており、本実施の形態では、Al組成比の異なるAlGaNを積層することにより形成されている。具体的には、最初に、Al組成比が相対的に高いAl0.7Ga0.3Nにより形成される層を形成し、この後、Al組成比が相対的に低いAl0.3Ga0.7Nにより形成される層を形成する。尚、バッファ層13は、組成比の異なる3層以上のAlGaNにより形成してもよい。また、このような構造以外にも、GaN/AlNを交互に形成した周期構造を有する超格子バッファや、AlNからGaNに至るまでAlの組成比を変化させた組成傾斜構造により形成してもよい。基板11に起因する転位を低減するためには、バッファ層13の膜厚は厚ほど好ましいが、クラックの発生を防ぐためには、あまり厚くない方が好ましい。よって、バッファ層13の膜厚は、200~1000nmが好ましい。高抵抗層14は、膜厚が100~300nmであって、高抵抗となる不純物元素としてFeがドープされているGaN、AlNまたは、AlGaNにより形成されている。高抵抗層14におけるFeのドーピング濃度は、5×1017~1×1019cm-3、より好ましくは、1×1018cm-3である。尚、本願において高抵抗となる不純物元素とは、GaN、AlNまたは、AlGaN等の窒化物半導体にドープすることにより、窒化物半導体における抵抗を高くすることのできる不純物元素を意味する。多層中間層15は、図5に示されるように、GaN層15aとAlN層15bとを交互に積層形成した構造のものであり、膜厚が500~1000nmとなるように形成されている。多層中間層15においては、基板11を含む全体の応力バランスの低下を防ぐため、GaN層15aの膜厚はAlN層15bの膜厚よりも厚く形成されていることが好ましい。具体的には、GaN層15aの膜厚は20~50nmが好ましく、AlN層15bの膜厚は2~5nmが好ましい。尚、本実施の形態においては、多層中間層15は、膜厚が約20nmのGaN層15aと、膜厚が約2nmのAlN層15bとを交互に20周期以上成長させることにより形成する。また、Feが電子走行層16に入り込むことを効果的に防ぐためには、積算されるAlN層15bは一定の膜厚以上形成されていることが好ましく、経験等に基づくならば、積算されるAlN層15bの膜厚が40nm以上となるように形成されていることが好ましい。電子走行層16は、GaNにより形成されており、転位等に起因する電子濃度や移動度の低下を避けるためには、所定の値以上の膜厚で形成されていることが好ましく、膜厚が500~1000nmとなるように形成されている。電子供給層17は、膜厚が約20nmのAlGaNにより形成されている。尚、電子供給層17は、格子不整合による結晶性低下を避けるため、AlXGa1-XNと表現した場合に、Xの値が0.3以下となるように形成されている。次に、図4bに示すように、電子供給層17の上に、ゲート電極21、ソース電極22及びドレイン電極23を形成する。これにより、本実施の形態における半導体装置を作製することができる。図6は、本実施の形態における半導体装置であるHEMTと図1に示される構造のHEMTについて、高抵抗層と電子走行層との間におけるFe濃度を示すものである。図6に示されるように、本実施の形態におけるHEMT5Aにおいては、多層中間層15におけるAlN層15bにおいてFeが多く取り込まれる。よって、HEMT5Aにおける電子走行層16に入り込むFeの濃度は、図1に示される構造のHEMT5Bにおける電子走行層915に入り込むFeの濃度よりも低くすることができる。これにより、本実施の形態における半導体装置であるHEMTは、電子走行層16を高抵抗化させることはなく、電気的特性の低下を防ぐことができる。また、本実施の形態では、GaN層15aとAlN層15bを交互に積層した多層構造の多層中間層15を形成しているため、応力の発生が少なく、基板11の反りや半導体層等におけるクラックの発生を抑制することができる。よって、本実施の形態における半導体装置においては、歩留りが高く良好な電気的特性を得ることができる。第2の実施の形態次に、第2の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、AlGaN/GaNシングルへテロ構造のHEMTである。本実施の形態における半導体装置は、最初に、図7aに示すように、基板11上に、窒化物半導体層を積層形成する。即ち、基板11上に、核形成層12、バッファ層13、第1の高抵抗層114、第1の多層中間層115、第2の高抵抗層124、第2の多層中間層125、電子走行層16、電子供給層17を順次積層形成する。具体的には、まず、基板11を水素雰囲気中で数分間熱処理を行なう。この後、基板11上に、核形成層12、バッファ層13、第1の高抵抗層114、第1の多層中間層115、第2の高抵抗層124、第2の多層中間層125、電子走行層16、電子供給層17をMOVPE法によりエピタキシャル成長させることにより形成する。これにより、電子走行層16において、電子走行層16と電子供給層17との界面近傍には、2DEG16aが形成される。この際、Gaの原料ガスにはTMGが用いられ、Alの原料ガスにはTMAが用いられ、Nの原料ガスにはNH3が用いられる。また、不純物元素としてドープされるFeの原料ガスにはCp2Feが用いられる。尚、これらの原料ガスは、水素をキャリアガスとしてMOVPE装置の反応炉に供給される。第1の高抵抗層114は、膜厚が100~300nmであって、高抵抗となる不純物元素としてFeがドープされているGaN、AlNまたは、AlGaNにより形成されている。第1の高抵抗層114におけるFeのドーピング濃度は、5×1017~1×1019cm-3、より好ましくは、1×1018cm-3である。第1の多層中間層115は、図5に示されるように、GaN層15aとAlN層15bとを交互に積層形成した構造のものであり、膜厚が500~1000nmとなるように形成されている。第1の多層中間層115においては、基板11を含む全体の応力バランスの低下を防ぐため、GaN層15aの膜厚はAlN層15bの膜厚よりも厚く形成されていることが好ましい。具体的には、GaN層15aの20~50nmが好ましく、AlN層15bの膜厚は2~5nmが好ましい。尚、本実施の形態においては、第1の多層中間層115は、膜厚が約20nmのGaN層15aと膜厚が約2nmのAlN層15bとを交互に20周期以上成長させることにより形成されている。また、Feが電子走行層16に入り込むことを効果的に防ぐためには、積算されるAlN層15bは一定の膜厚以上形成されていることが好ましく、経験等に基づくならば、積算されるAlN層15bの膜厚が40nm以上となるように形成されていることが好ましい。第2の高抵抗層124は、膜厚が50~100nmであって、高抵抗となる不純物元素としてFeがドープされているGaN、AlNまたは、AlGaNにより形成されている。第2の高抵抗層124におけるFeのドーピング濃度は、1×1017~1×1018cm-3である。第2の高抵抗層124は、電子走行層16において、Feが過剰に取り込まれることによる走行電子に与える悪影響を避けるため、第1の高抵抗層114よりもFeのドーピング濃度が低く形成されている。具体的には、例えば、Feのドーピング濃度が、5×1017cm-3となるように形成されている。また、第2の高抵抗層124の膜厚は、第1の高抵抗層114の膜厚よりも薄く形成されていることが好ましい。第2の多層中間層125は、図5に示すように、GaN層15aとAlN層15bとを交互に積層形成した構造のものであり、膜厚が125~500nmとなるように形成されている。第2の多層中間層125においては、GaN層15aの膜厚はAlN層15bの膜厚よりも厚く形成されていることが好ましく、具体的には、GaN層15aの20~50nmが好ましく、AlN層15bの膜厚は2~5nmが好ましい。尚、本実施の形態においては、第2の多層中間層125は、膜厚が約30nmのGaN層15aと膜厚が約2nmのAlN層15bとを交互に5~10周期成長させることにより形成されている。また、本実施の形態では、第1の高抵抗層114よりも第2の高抵抗層124におけるFeの濃度が低いため、第2の多層中間層125におけるAlN層15bの膜厚の比率は、第1の多層中間層115におけるAlN層15bの膜厚の比率よりも小さくなっている。言い換えるならば、第2の多層中間層125におけるGaN層の膜厚/AlN層の膜厚の膜厚比は、第1の多層中間層115におけるGaN層の膜厚/AlN層の膜厚の膜厚比よりも、大きくなるように形成されている。電子走行層16は、GaNにより形成されており、転位等に起因する電子濃度や移動度の低下を避けるためには、所定の値以上の膜厚で形成されていることが好ましく、膜厚が500~800nmとなるように形成されている。本実施の形態では、第1の多層膜中間層115及び第2の多層中間層125等を形成することにより転位の発生が大きく抑制されるため、第1の実施の形態における半導体装置よりも、電子走行層16の膜厚を薄くすることができる。よって、本実施の形態における半導体装置は、電子走行層16の結晶性を確保しつつ、電子走行層16の膜厚を薄くすることができるため、ピンチオフ特性を改善することができる。次に、図7bに示すように、電子供給層17の上に、ゲート電極21、ソース電極22及びドレイン電極23を形成する。これにより、本実施の形態における半導体装置を作製することができる。本実施の形態では、第1の高抵抗層114及び第2の高抵抗層124を設けることのより、縦リークを抑制することができ、電子走行層16の膜厚を薄くすることができるため、ピンチオフ特性を改善することができる。尚、上記以外の内容については、第1の実施の形態と同様である。第3の実施の形態次に、第3の実施の形態について説明する。本実施の形態における半導体装置は、第1の実施の形態における多層中間層15に代えて、AlNとGaNとの混晶により形成された混晶中間層を有するものである。図8に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、基板11上に、核形成層12、バッファ層13、高抵抗層14、混晶中間層215、電子走行層16、電子供給層17を順次積層形成したものである。混晶中間層215は、膜厚が500~1000nmのAlNとGaNとの混晶により形成されており、混晶中間層215の組成は、AlXGa1-XNとすると、0<X<0.3、より好ましくは、0.04≦X≦0.25となるように形成されている。混晶中間層215において僅かでもAlを含んでいれば、Feを取り込むことができ、電子走行層16にFeが入り込むことを防ぐことができる。また、X<0.3であれば、応力の発生も少ないため、基板11の反りや積層されている半導体層におけるクラックの発生を抑制することができる。尚、上記以外の内容については、第1の実施の形態と同様である。第4の実施の形態次に、第3の実施の形態における半導体装置について、図9に基づき説明する。本実施の形態における半導体装置は、電子供給層17上にゲート絶縁膜となる絶縁膜330が形成されている構造のものである。このような絶縁膜330を形成することにより、ゲートリーク電流を減らすことができる。絶縁膜330としては、例えば、Al2O3酸化アルミニウム等が用いられる。本実施の形態における半導体装置は、第1の実施の形態における図4aまで形成したものの電子供給層17上に、ソース電極22及びドレイン電極23を形成し、この後、ゲート絶縁膜となる絶縁膜330を形成する。絶縁膜330の形成方法としては、CVDChemicalVaporDeposition、ALDAtomicLayerDeposition、スパッタリング等が挙げられる。この後、絶縁膜330上の所定の領域に、ゲート電極21を形成する。これにより、本実施の形態における半導体装置を製造することができる。また、ゲート電極21が形成される領域に凹形状のゲートリセスを形成し、ゲートリセスの内部を含む領域にゲート電極21を形成したものであってもよい。尚、上記以外の内容は、第1の実施の形態と同様である。また、本実施の形態は、第2の実施の形態及び第3の実施の形態における半導体装置においても、同様に適用することができる。第5の実施の形態次に、第5の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。本実施の形態における半導体デバイスは、第1から第4の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図10に基づき説明する。尚、図10は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第1から第4の実施の形態に示されているものとは、異なっている。最初に、第1から第4の実施の形態において製造された半導体装置をダイシング等により切断することにより、GaN系の半導体材料のHEMTの半導体チップ410を形成する。この半導体チップ410をリードフレーム420上に、ハンダ等のダイアタッチ剤430により固定する。尚、この半導体チップ410は、第1から第4の実施の形態における半導体装置に相当するものである。次に、ゲート電極411をゲートリード421にボンディングワイヤ431により接続し、ソース電極412をソースリード422にボンディングワイヤ432により接続し、ドレイン電極413をドレインリード423にボンディングワイヤ433により接続する。尚、ボンディングワイヤ431、432、433はAl等の金属材料により形成されている。また、本実施の形態においては、ゲート電極411はゲート電極パッドであり、第1から第4の実施の形態における半導体装置のゲート電極21と接続されている。また、ソース電極412はソース電極パッドであり、第1から第4の実施の形態における半導体装置のソース電極22と接続されている。また、ドレイン電極413はドレイン電極パッドであり、第1から第4の実施の形態における半導体装置のドレイン電極23と接続されている。次に、トランスファーモールド法によりモールド樹脂440による樹脂封止を行なう。このようにして、GaN系の半導体材料を用いたHEMTのディスクリートパッケージされている半導体デバイスを作製することができる。次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第1から第4の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。最初に、図11に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置460は、高圧の一次側回路461、低圧の二次側回路462及び一次側回路461と二次側回路462との間に配設されるトランス463を備えている。一次側回路461は、交流電源464、いわゆるブリッジ整流回路465、複数のスイッチング素子図11に示す例では4つ466及び一つのスイッチング素子467等を備えている。二次側回路462は、複数のスイッチング素子図11に示す例では3つ468を備えている。図11に示す例では、第1から第4の実施の形態における半導体装置を一次側回路461のスイッチング素子466及び467として用いている。尚、一次側回路461のスイッチング素子466及び467は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路462において用いられているスイッチング素子468はシリコンにより形成される通常のMISFETmetalinsulatorsemiconductorfieldeffecttransistorを用いている。次に、図12に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器470は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器470は、ディジタルプレディストーション回路471、ミキサー472、パワーアンプ473及び方向性結合器474を備えている。ディジタルプレディストーション回路471は、入力信号の非線形歪みを補償する。ミキサー472は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ473は、交流信号とミキシングされた入力信号を増幅する。図12に示す例では、パワーアンプ473は、第1から第4の実施の形態における半導体装置を有している。方向性結合器474は、入力信号や出力信号のモニタリング等を行なう。図12に示す回路では、例えば、スイッチの切り替えにより、ミキサー472により出力信号を交流信号とミキシングしてディジタルプレディストーション回路471に送出することが可能である。以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。上記の説明に関し、更に以下の付記を開示する。付記1基板の上に形成された半導体材料に高抵抗となる不純物元素がドープされた高抵抗層と、前記高抵抗層の上に形成された多層中間層と、前記多層中間層の上に半導体材料により形成された電子走行層と、前記電子走行層の上に半導体材料により形成された電子供給層と、を有し、前記多層中間層は、GaN層とAlN層とが交互に積層された多層膜により形成されていることを特徴とする半導体装置。付記2前記多層中間層において、GaN層の膜厚はAlN層の膜厚よりも厚いことを特徴とする付記1に記載の半導体装置。付記3前記多層中間層において、GaN層の膜厚が20~50nmであり、AlN層の膜厚が2~5nmであることを特徴とする付記1または2に記載の半導体装置。付記4前記多層中間層において、GaN層とAlN層とを積層することにより形成される周期は、20周期以上であることを特徴とする付記1から3のいずれかに記載の半導体装置。付記5前記多層中間層の膜厚は、500~1000nmであることを特徴とする付記1から4のいずれかに記載の半導体装置。付記6基板の上に形成された半導体材料に高抵抗となる不純物元素がドープされた高抵抗層と、前記高抵抗層の上に形成された中間層と、前記中間層の上に半導体材料により形成された電子走行層と、前記電子走行層の上に半導体材料により形成された電子供給層と、を有し、前記中間層はAlGaNにより形成されており、AlXGa1-XNとした場合、0<X<0.3であることを特徴とする半導体装置。付記7前記高抵抗層、前記多層中間層または前記中間層、前記電子走行層及び前記電子供給層は、MOVPEにより形成されたものであることを特徴とする付記1から6のいずれかに記載の半導体装置。付記8前記高抵抗層は、GaN、AlN、AlGaNのうちから選ばれるいずれか1つを含む材料に、高抵抗となる不純物元素がドープされているものにより形成されていることを特徴とする付記1から7のいずれかに記載の半導体装置。付記9前記高抵抗層は第1の高抵抗層であり、前記多層中間層は第1の多層中間層であって、前記第1の多層中間層の上に形成された半導体材料に高抵抗となる不純物元素がドープされた第2の高抵抗層と、前記第2の高抵抗層の上に形成された第2の多層中間層と、を有し、前記電子走行層は、前記第2の多層中間層の上に形成されるものであって、前記第2の多層中間層は、GaN層とAlN層とが交互に積層された多層膜により形成されていることを特徴とする付記1から5のいずれかに記載の半導体装置。付記10前記第2の高抵抗層における高抵抗となる不純物元素のドーピング濃度は、前記第1の高抵抗層における高抵抗となる不純物元素のドーピング濃度よりも低いことを特徴とする付記9に記載の半導体装置。付記11前記第2の高抵抗層の膜厚は、前記第1の高抵抗層の膜厚よりも薄いことを特徴とする付記10に記載の半導体装置。付記12前記第2の多層中間層の膜厚は、前記第1の多層中間層の膜厚の膜厚よりも薄いことを特徴とする付記9から11のいずれかに記載の半導体装置。付記13前記第2の多層中間層におけるGaN層の膜厚/AlN層の膜厚の膜厚比は、前記第1の多層中間層におけるGaN層の膜厚/AlN層の膜厚の膜厚比よりも大きいことを特徴とする付記9から12のいずれかに記載の半導体装置。付記14前記高抵抗となる不純物元素は、Feであることを特徴とする付記1から13のいずれかに記載の半導体装置。付記15前記基板の上にはバッファ層が形成されており、前記バッファ層の上には前記高抵抗層が形成されているものであって、前記バッファ層は、AlNまたはAlGaNにより形成されているものであることを特徴とする付記1から14のいずれかに記載の半導体装置。付記16前記電子走行層は、GaNを含む材料により形成されていることを特徴とする付記1から15のいずれかに記載の半導体装置。付記17前記電子供給層は、AlGaNを含む材料により形成されていることを特徴とする付記1から16のいずれかに記載の半導体装置。付記18前記電子供給層の上には、ゲート電極、ソース電極及びドレイン電極が形成されているものであることを特徴とする付記1から17のいずれかに記載の半導体装置。付記19付記1から18のいずれかに記載の半導体装置を有することを特徴とする電源装置。付記20付記1から18のいずれかに記載の半導体装置を有することを特徴とする増幅器。