基板上に第1トランジスターを形成するトランジスター形成工程と、前記第1トランジスター上に第1絶縁膜を形成する第1絶縁膜形成工程と、前記第1絶縁膜を介して前記第1トランジスターに接続された第1部分および前記第1部分と電気的に分断された第2部分を有する第1導体膜を前記第1絶縁膜上に形成する第1導体膜形成工程と、前記第1導体膜上に第2絶縁膜を形成する第2絶縁膜形成工程と、前記第2絶縁膜を介して、前記第1導体膜の前記第1部分および前記第2部分を電気的に接続する第2導体膜を前記第2絶縁膜上に形成する第2導体膜形成工程とを有する電気光学装置の製造方法。前記第1導体膜において、前記第1部分および前記第2部分の間には、前記同層の他の導体膜が存在しないことを特徴とする請求項1に記載の製造方法。前記第1導体膜において、前記第1部分と第1トランジスターの間に抵抗素子を形成する抵抗形成工程を有することを特徴とする請求項1または2に記載の製造方法。前記抵抗素子の抵抗値は、前記第1トランジスターのチャネル抵抗より大きいことを特徴とする請求項3に記載の製造方法。前記抵抗素子の抵抗値は、1kΩ以上であることを特徴とする請求項4に記載の製造方法。前記第1導電膜の前記第1部分と第2部分は、引き回し配線として用いられることを特徴とする請求項1ないし5のいずれか一項に記載の製造方法。前記第1導体膜および前記第2導体膜の少なくとも一方は、容量電極またはシールド電極として用いられることを特徴とする請求項1ないし6のいずれか一項に記載の製造方法。前記トランジスター形成工程において、前記第1トランジスターに加え、画素を構成する第2トランジスターが形成されることを特徴とする請求項1ないし7のいずれか一項に記載の製造方法。基板と、前記基板上に形成されたトランジスターと、前記トランジスターが形成された前記基板上に形成された第1絶縁膜と、前記第1絶縁膜に形成され、前記トランジスターに通じる第1貫通孔と、前記第1貫通孔を介して前記トランジスターに接続された第1部分および前記第1部分と分断された第2部分を有し、前記第1絶縁膜上に形成された第1導体膜と、前記第1導体膜上に形成された第2絶縁膜と、前記第2絶縁膜に形成され、前記第1導体膜の前記第1部分に通じる第2貫通孔と、前記第2絶縁膜に形成され、前記第1導体膜の前記第2部分に通じる第3貫通孔と、前記第2絶縁膜上に形成され、前記第2貫通孔および前記第3貫通孔を介して、前記第1導体膜の前記第1部分および前記第2部分を電気的に接続する第2導体膜とを有する電気光学装置。特許文献1においては、トランジスターの形成後に短絡用配線を切断するための新たな工程を導入する必要があり、プロセスが煩雑になるという問題があった。本発明は、短絡用配線を形成および切断するプロセスを導入することなく、トランジスターの静電破壊を抑制する技術を提供する。本発明は、基板上に第1トランジスターを形成するトランジスター形成工程と、前記第1トランジスター上に第1絶縁膜を形成する第1絶縁膜形成工程と、前記第1絶縁膜を介して前記第1トランジスターに接続された第1部分および前記第1部分と電気的に分断された第2部分を有する第1導体膜を前記第1絶縁膜上に形成する第1導体膜形成工程と、前記第1導体膜上に第2絶縁膜を形成する第2絶縁膜形成工程と、前記第2絶縁膜を介して、前記第1導体膜の前記第1部分および前記第2部分を電気的に接続する第2導体膜を前記第2絶縁膜上に形成する第2導体膜形成工程とを有する電気光学装置の製造方法を提供する。この製造方法によれば、短絡用の配線を形成および切断するプロセスを導入することなく、第1導体膜を用いた配線パターンのアンテナ効果に基づく第1トランジスターの静電破壊を抑制することができる。好ましい態様において、前記第1導体膜において、前記第1部分および前記第2部分の間には、前記同層の他の導体膜が存在しなくてもよい。この製造方法によれば、他の配線を避けるためにブリッジ接続するのではなく、アンテナ効果を避けるために分断したのち、ブリッジ接続している。従って、短絡用の配線を形成および切断するプロセスを導入することなく、第1導体膜を用いた配線パターンのアンテナ効果に基づく第1トランジスターの静電破壊を抑制することができる。別の好ましい態様において、前記第1トランジスターはソース電極を有し、前記第1絶縁膜形成工程の前に、前記ソース電極に一端が接続された抵抗素子を形成する抵抗形成工程を有し、前記第1貫通孔は、前記抵抗素子の他端に通じていてもよい。この製造方法によれば、第1トランジスターのソース電極を介した静電破壊を抑制することができる。さらに別の好ましい態様において、前記抵抗素子の抵抗値は、前記第1トランジスターのチャネル抵抗より大きくてもよい。この製造方法によれば、第1トランジスターのソース電極を介した静電破壊を抑制することができる。さらに別の好ましい態様において、前記抵抗素子の抵抗値は、1kΩ以上であってもよい。この製造方法によれば、第1トランジスターのソース電極を介した静電破壊を抑制することができる。さらに別の好ましい態様において、前記第1導電膜の前記第1部分と第2部分は、引き回し配線として用いられてもよい。この製造方法によれば、引き回し配線のアンテナ効果に基づく静電破壊を抑制することができる。さらに別の好ましい態様において、前記第1導体膜および前記第2導体膜の少なくとも一方は、容量電極またはシールド電極として用いられてもよい。この製造方法によれば、他の配線パターンとして用いられる導体膜を使って、第1トランジスターの静電破壊を抑制することができる。さらに別の好ましい態様において、前記トランジスター形成工程において、前記第1トランジスターに加え、画素を構成する第2トランジスターが形成されてもよい。この製造方法によれば、画素を構成する第2トランジスターと画素を構成しない第1トランジスターとが同じプロセスで製造される場合において、第1トランジスターの静電破壊を抑制することができる。また、本発明は、基板と、前記基板上に形成されたトランジスターと、前記トランジスターが形成された前記基板上に形成された第1絶縁膜と、前記第1絶縁膜に形成され、前記トランジスターに通じる第1貫通孔と、前記第1貫通孔を介して前記トランジスターに接続された第1部分および前記第1部分とは接続されていない第2部分を有し、前記第1絶縁膜上に形成された第1導体膜と、前記第1導体膜上に形成された第2絶縁膜と、前記第2絶縁膜に形成され、前記第1導体膜の前記第1部分に通じる第2貫通孔と、前記第2絶縁膜に形成され、前記第1導体膜の前記第2部分に通じる第3貫通孔と、前記第2絶縁膜上に形成され、前記第2貫通孔および前記第3貫通孔を介して、前記第1導体膜の前記第1部分および前記第2部分を電気的に接続する第2導体膜とを有する電気光学装置を提供する。この電気光学装置によれば、短絡用の配線を形成および切断するプロセスを導入することなく、第1導体膜を用いた配線パターンのアンテナ効果に基づく第1トランジスターの静電破壊を抑制することができる。1.構成図1は、一実施形態に係る電気光学装置1の構成を示す図である。図1aは電気光学装置1の平面構成を模式的に示す図である。図1bは、図1aのF-F’線における切断面の断面構造を模式的に示す図である。電気光学装置1は、素子基板10と、対向基板20と、液晶層50とを有する。電気光学装置1は、例えば液晶プロジェクターのライトバルブとして用いられる液晶装置である。電気光学装置1は、素子基板10と、対向基板20と、液晶層50とを有する。素子基板10は、ガラスや石英など、透明性を有する基板を有する。素子基板10は対向基板20よりも大きく、具体的には、奥行きFからF’を見たときの長さが長い。素子基板10と対向基板20とは奥側F’側で揃えられているので、手前側F側においては、素子基板10が突出している。この突出部分は、端子部10aとして機能する。端子部10aには、端子104が設けられている。対向基板20は、ガラスや石英など、透明性を有する基板を有する。素子基板10および対向基板20は、額縁状に配置されたシール材40により接続されている。素子基板10と対向基板20との間には、液晶層50が封入されている。素子基板10の液晶層50側の表面のうち、シール材40で囲まれた部分の内側には、画素領域Eが設けられている。画素領域Eにおいては、複数の画素Pがマトリクス状に配置されている。また、素子基板10のうち、シール材40と画素領域Eとの間には、データ線駆動回路180および走査線駆動回路102が設けられている。データ線駆動回路180および走査線駆動回路102は、素子基板10上に形成されたTFTThinFilmTransistorにより構成される。データ線駆動回路180は、端子部10aと対向する辺に沿って設けられている。走査線駆動回路102は、この辺と直交する2つの辺のそれぞれに沿って、2つ設けられている。端子104は、外部の回路から信号を入力するための端子である。端子104は、配線105aを介してデータ線駆動回路180および走査線駆動回路102に接続されている。2つの走査線駆動回路102は配線105bにより接続されている。素子基板10の液晶層50側の表面には、画素電極70と、TFT30と、配向膜18と、信号線とが形成されている。画素電極70は、画素Pごとに設けられている。TFT30は、画素電極70へのデータの書き込みすなわち電圧の印加を制御するスイッチング素子である。配向膜18は、液晶分子に所定の方位角とプレチルト角とを与えるための膜であり、例えばポリイミド等の有機材料や酸化シリコン等の無機材料により形成される。対向基板20の液晶層50側の表面には、見切り部21と、平坦化層22と、共通電極23と、配向膜24とが形成されている。見切り部21は、周辺回路データ線駆動回路180、走査線駆動回路102等における光誤動作を防ぐため、周辺回路を遮光するために設けられている。見切り部21は、NiやCrなどの金属材料、その酸化物など金属化合物、または遮光性の顔料を含有した樹脂により形成されている。見切り部21は、周辺回路と平面的に重なるように額縁状に形成されている。平坦化層22は、見切り部21が形成された対向基板20を平坦化するための層であり、例えば酸化シリコンなどの無機材料やアクリル系樹脂などの有機材料など、遮光性を有する材料により形成されている。共通電極23は、ITOなど、透明性および導電性を有する材料を用いて形成されている。配向膜24は、配向膜18と同様である。共通電極23は、対向基板20の四隅に設けられた導通部106により素子基板10の配線105cに電気的に接続されている。配線105cは、端子部10aまで延びており、端子104に接続されている。配線105a、配線105b、および配線105cは、例えばAlやその合金など金属材料により形成されている。端子104は、AlにさらにAuメッキが施されたものである。端子部10aにおいては端子104だけが露出するように、配線105a、配線105b、および配線105cは保護膜図示略で覆われている。図2は、画素Pの等価回路を示す図である。電気光学装置1は、m本の走査線3aと、n本のデータ線6aとを有する。走査線3aとデータ線6aとは、電気的に絶縁され、互いに垂直な向きに配置されている。図1aの平面から見たとき、画素Pは、走査線3aとデータ線6aとの交差に対応して設けられている。すなわち、画素Pは、m行n列のマトリクス状に配置されている。走査線駆動回路102は、m本の走査線3aの各々に、操作信号SC1、SC2、SC3、...、SCmを供給する。操作信号SCは、順次排他的にHHighレベルになる信号である。データ線駆動回路180は、n本のデータ線6aの各々に、画像を示すデータ信号D1、D2、D3、...、Dnを供給する。画素Pは、TFT30と、液晶層50と、保持容量60とを有する。TFT30のゲート電極は、走査線3aに接続されている。TFT30のソース電極は、データ線6aに接続されている。TFT30のドレイン電極は、画素電極70に接続されている。液晶層50は、画素電極70および共通電極23に挟まれている。液晶層50の液晶分子は、画素電極70と共通電極23との間の電位差に応じた配向状態になる。共通電極23には、共通電位線LCCOMを介して電圧が印加される。保持容量60の一端は画素電極70に接続されており、他端は容量線3bに接続されている。すなわち、保持容量60は、液晶層50に並列に接続されている。容量線3bには、外部の回路から電圧VCOMが印加される。すなわち、保持容量60は、画素電極70と容量線3bの電位差に相当する電荷を保持する。Hレベルの走査信号SCが入力されると、TFT30はオン状態になり、走査線3aと画素電極70とが導通する。このときデータ線6aに供給されているデータ信号Dに応じた電圧が、画素電極70に書き込まれる。液晶層50および保持容量60は、書き込まれた電圧をある期間保持する。図3は、電気光学装置1特に素子基板10付近の断面構造を示す模式図である。素子基板10は、基板101上に半導体層および複数の配線層が形成された、多層配線構造を有している。この例で、電気光学装置1は、基板101に近い方から順に、半導体層11、第1配線層13、第2配線層15、および第3配線層17を有する、いわゆる3層配線構造を有する。各層は、層間絶縁膜により絶縁されている。半導体層11は、遮光膜111、絶縁膜112、半導体膜113、絶縁膜114、および導体膜115を含む。遮光膜111は、各画素Pの開口領域を規定する膜である。遮光膜111は、例えば、TiチタンまたはCrクロム等の金属膜により形成され、平面的に格子状にパターニングされている。絶縁膜112は、半導体膜113を形成する下地となる層である。絶縁膜112は、例えば酸化シリコンにより形成されている。半導体膜113は、TFT30のチャネルとして機能するチャネル領域113c、ソースとして機能するソース領域113s、およびドレインとして機能するドレイン領域113dを有する。半導体膜113は、例えば多結晶シリコンポリシリコンにより形成される。絶縁膜114は、TFT30のゲート絶縁膜として機能する。絶縁膜114は、例えばSiO2酸化シリコンにより形成される。導体膜115は、走査線3aまたはTFT30のゲート電極として機能するゲート電極115g、および抵抗素子として機能する抵抗115rを有する。導体膜115は、例えば導電性ポリシリコンにより形成される。なお、図3では、図面が煩雑になるのを防ぐため、TFT30の上にだけ絶縁膜114が形成されているように描かれているが、実際には絶縁膜112上および導体膜115の下に全面に渡って形成されている。層間絶縁膜12は、半導体層11と第1配線層13とを絶縁するための層である。層間絶縁膜12は、例えば酸化シリコンにより形成される。層間絶縁膜12には、コンタクトホール121およびコンタクトホール122が設けられている。コンタクトホール121およびコンタクトホール122は、層間絶縁膜12および絶縁膜114を貫通する孔であり、半導体層11と第1配線層13との電気的接続に用いられる。なお、図3では、図面が煩雑になるのを防ぐためコンタクトホール121およびコンタクトホール122が絶縁膜114を貫通していないように描かれているが、実際にはコンタクトホール121およびコンタクトホール122は絶縁膜114を貫通している。以下、他の図面においても同様である。第1配線層13は、導体膜131、誘電体膜132、および導体膜133を含む。導体膜131は、コンタクトホール121またはコンタクトホール122を介して、半導体層11と電気的接続を得るための電極である。また、導体膜131は、容量素子における一方の電極として用いられる場合もある。導体膜131は、例えば導電性ポリシリコンにより形成される。誘電体膜132は、例えば酸化シリコンにより形成され、容量素子における誘電体として機能する。容量電極133eは、容量素子の他方の電極として用いられる。データ線6aおよび容量電極133eは、例えばAlアルミニウムにより形成される。層間絶縁膜14は、第1配線層13と第2配線層15とを絶縁するための層である。層間絶縁膜14は、例えば酸化シリコンにより形成される。層間絶縁膜14には、コンタクトホール141およびコンタクトホール142が設けられている。コンタクトホール141およびコンタクトホール142は、層間絶縁膜14を貫通する孔であり、第1配線層13と第2配線層15との電気的接続に用いられる。第2配線層15は、導体膜151を有する。導体膜151は、シールド電極151sおよび中継電極151bを有する。シールド電極151sは、電磁波を遮蔽するシールドとして機能する。中継電極151bは、上層第3配線層17と下層第1配線層13との電気的接続を中継する電極である。シールド電極151sおよび中継電極151bは、例えばアルミニウムにより形成される。層間絶縁膜16は、第2配線層15と第3配線層17とを絶縁するための層である。層間絶縁膜16は、例えば酸化シリコンにより形成される。層間絶縁膜16には、コンタクトホール161が設けられている。コンタクトホール161は、層間絶縁膜16を貫通する孔であり、第2配線層15と第3配線層17との電気的接続に用いられる。第3配線層17は、導体膜171を有する。導体膜171は、画素電極70として機能する。導体膜171は、ITOにより形成されている。第3配線層17の上には、配向膜18が形成されている。2.製造方法図4は、素子基板10の製造方法を示すフローチャートであり、図5および図6は、素子基板10の製造工程を説明する断面模式図である。ステップS1遮光膜形成工程において、TiまたはCrをターゲットとして用いたスパッタ法により基板101上に金属膜が形成される。形成された金属膜はパターニングされ、遮光膜111が形成される図5a。ステップS2絶縁膜形成工程において、プラズマCVDChemicalVaporDepositionなどの気相プロセスにより酸化シリコンを堆積し、絶縁膜112が形成される。絶縁膜112は、基板101および遮光膜111を覆うように形成される図5b。絶縁膜112の厚みはおよそ200nmから400nm程度である。ステップS3半導体膜形成工程において、減圧気相化学成長法LowPressureChemicalVaporDeposition、以下LPCVDというまたはプラズマCVDにより、非晶質シリコン膜が形成される。この非晶質シリコン膜に熱処理が施され、非晶質シリコン膜が多結晶化する。こうして、ポリシリコン膜が形成される。ポリシリコン膜には、選択的に不純物リンなどが注入され、ソース領域113s、ドレイン領域113d、およびチャネル領域113cが形成される。ステップS4ゲート絶縁膜形成工程において、プラズマCVDなどの気相プロセスにより酸化シリコンを堆積し、絶縁膜114をゲート絶縁膜として形成する図5c。絶縁膜114の厚みはおよそ20nmから50nmである。ステップS5ゲート電極形成工程において、LPCVD法により導電性ポリシリコン膜が形成される。ポリシリコン膜はパターニングされ、ゲート電極115gまたは抵抗115rが形成される図5d。なお、ステップS1~S5においては、画素回路の構造物に加え、周辺回路の構造物も形成される。ステップS6層間絶縁膜形成工程において、PECVD法により酸化シリコンが堆積され、層間絶縁膜12が形成される図5e。層間絶縁膜12の厚みはおよそ1400nmである。ステップS7CMP工程において、層間絶縁膜12がCMPChemicalMechanicalPolishingにより研磨され、平坦化される。ステップS8エッチング工程において、HF、CHF3、CF4、もしくはSF6などのガスまたはこれらの混合ガスをエッチングガスとして用いたドライエッチングにより、層間絶縁膜12がエッチングされる。こうして、コンタクトホール121およびコンタクトホール122が形成される図6a。この例では、コンタクトホール121はソース領域113sに通じ、コンタクトホール122はドレイン領域113dに通じている。ステップS9中継電極形成工程において、LPCVD法により導電性ポリシリコン膜が導体膜131として層間絶縁膜12上に形成される。導電性ポリシリコンは、コンタクトホール121およびコンタクトホール122内にも形成される。導体膜131はパターニングされる図6b。導電性ポリシリコン膜の厚みはおよそ100nmである。ステップS10誘電体膜形成工程において、プラズマCVD法により酸化シリコン膜が誘電体膜132として形成される。誘電体膜132は、導体膜131を覆うように形成される。誘電体膜132の厚みはおよそ50nmから100nmである。ステップS11エッチング工程において、データ線6aを形成する部分について、ドライエッチングにより誘電体膜132が除去される。ステップS12データ線/容量線形成工程において、導電性ポリシリコン膜が形成される。さらに、導電性ポリシリコン膜の上に、アルミニウム膜が形成される。こうして、導電性ポリシリコンおよびアルミニウムの2層構造の膜が導体膜133として形成される。導体膜133はパターニングされ、データ線133dおよび容量電極133eが形成される。導体膜133の厚みはおよそ200nmから400nmである。ステップS13層間絶縁膜形成工程において、プラズマCVD法により酸化シリコンが堆積され、層間絶縁膜14が形成される。層間絶縁膜14の厚みはおよそ400nmから600nmである。ステップS14エッチング工程において、ドライエッチングにより、層間絶縁膜14がエッチングされる。エッチングにより、コンタクトホール141およびコンタクトホール142が形成される。この例では、コンタクトホール141は、容量素子の一方の電極として機能する導体膜131に通じている。コンタクトホール142は、容量素子の他方の電極として機能する容量電極133eまで通じている。ステップS15シールド電極/中継電極形成工程において、まず、アルミニウム膜が形成され、次に、窒化チタン膜が形成される。こうして、アルミニウムおよび窒化チタンの2層構造の膜が導体膜151として形成される。導体膜151はパターニングされ、シールド電極151sおよび中継電極151mが形成される。導体膜151の厚みはおよぼ200nmから400nmである。ステップS16層間絶縁膜形成工程において、プラズマCVD法により酸化シリコンが堆積され、層間絶縁膜16が形成される。層間絶縁膜16の厚みはおよそ400nmから600nmである。ステップS17エッチング工程において、ドライエッチングにより、層間絶縁膜16がエッチングされる。エッチングにより、コンタクトホール161が形成される。この例では、コンタクトホール161は、中継電極151mに通じている。ステップS18画素電極形成工程において、スパッタ法または蒸着法により、ITO膜が形成される。ITO膜はパターニングされ、導体膜171が形成される。導体膜171の厚みはおよそ100nmから150nmである。ステップS19配向膜形成工程において、液滴吐出法、フレキソ印刷、またはCVDによりポリイミドが配向膜18として形成される図6c。配向膜18には、その表面を所定の方向に擦るラビング処理が施される。以上により、素子基板10が製造される。3.静電破壊対策図7は、従来技術に係る静電破壊の問題を説明する図である。図1で示したように、電気光学装置1は、引き回し配線を有している。ここで、引き回し配線とは、周辺回路のトランジスターに接続される配線であって、長さ7mm、幅10um程度、またはそれ以上の長さの配線をいう。0.5インチのライトバルブ用の液晶装置の場合は、表示領域Eの短辺約7mmと同等またはそれ以上の長さの配線となる。周辺回路のトランジスターに各種入力信号を供給し、または出力する入出力信号線、周辺回路のトランジスター間を接続する接続配線が該当する。引き回し配線のような長い配線においては、配線のパターニングエッチングの際に、アルミニウム膜におけるアンテナ効果により、前記引き回し配線に接続された周辺回路を構成するトランジスターが静電破壊を起こしてしまうという問題がある。アンテナ効果による静電破壊とは、プロセス中、例えば配線のパターニングにおけるプラズマエッチング工程において、配線層この場合はアルミニウム膜に電荷がたまり、たまった電荷によりトランジスターが静電破壊することをいう。配線の長さが長いほどアンテナ効果により電荷がたまりやすくなり、静電破壊の可能性が高くなる。図8、図9、および図10は、周辺回路のトランジスターに接続される引き回し配線の製造工程を説明する断面模式図である。既に図4、図5、および図6を用いて電気光学装置1の製造方法の概要、特に、画素トランジスターTFT30の説明を行なったが、周辺回路のトランジスターも同様の工程で形成される。図8aは、ステップS5ゲート電極形成工程が終了したときの状態を示す図である。周辺回路のトランジスターおよび抵抗115rが形成されている。図8の例で、周辺回路のトランジスターにおいて図中右側がソース領域113sであり図中左側がドレイン領域113dである。抵抗115rは、周辺回路のトランジスターの静電破壊を抑制する目的で形成されている。抵抗115rの抵抗値は、周辺回路のトランジスターのチャネル抵抗よりも大きく、例えば1kΩ以上である。ステップS6層間絶縁膜形成工程において、層間絶縁膜12が形成される図8b。ステップS8エッチング工程において、コンタクトホール123、コンタクトホール124、およびコンタクトホール125が形成される図8c。コンタクトホール123は周辺回路のトランジスターのソース領域113sに通じている。コンタクトホール124およびコンタクトホール125は、抵抗115rの一端および他端に通じている。ここで、コンタクトホール123は、特に、引き回し配線が接続される周辺回路のトランジスターに形成されるコンタクトホールを示している。なお、ここでは、図面が煩雑になるのを防ぐため、周辺回路のトランジスターのドレイン領域113dへの配線は図示を省略している。ステップS9中継電極形成工程において、層間絶縁膜12の上に、導体膜131が形成される図8d。ステップS12データ線/容量電極形成工程において、導体膜131の上に、導体膜133が形成される図9a。さらに、導体膜131および導体膜133はパターニングエッチングされ、電極が形成される図9b。パターニングにより、導体膜131および導体膜133は、複数の領域に分断される。これら複数の領域は、引き回し配線の断片、具体的には、第1部分501導体膜131aおよび導体膜133aからなる部分と、第2部分502導体膜131bおよび導体膜133bからなる部分と、第3部分503導体膜131cおよび導体膜133cからなる部分とを含む。各断片は、所定の長さ例えば、3画素分に相当する60μmを超えない長さを有している。隣接する2つの断片の間には配線パターン導体膜131または導体膜133の他の部分は形成されておらず、電気的に絶縁されている。このように、電気光学装置1において、引き回し配線は第1配線層13において長さが短い複数の断片に分断されているので、図7に示した複数の断片に分断されていない配線と比較してアンテナ効果が起こりにくい。すなわち、電気光学装置1の引き回し配線は、複数の断片に分断されていない配線と比較して導体膜のエッチングプロセス中に電荷がたまりにくい。なお、導体膜131および導体膜133のパターニングは、ドライエッチングで行なっても、導体膜131および導体膜133は、複数の領域にすぐに分断されるため、アンテナ効果による影響は問題にならない。また、引き回し配線の断片において、第1部分501と第2部分502の間、および、第2部分502と第3部分503の間において、同層の他の配線を形成する導体膜は形成されていない。すなわち、他の配線を避けるために分断するのではなく、アンテナ効果を避けるために分断している。ステップ13層間絶縁膜形成工程において、導体膜133の上に、層間絶縁膜14が形成される図9c。ステップS14エッチング工程において、コンタクトホール143、コンタクトホール144、コンタクトホール145、およびコンタクトホール146が形成される図10a。コンタクトホール143は、第1部分501に通じている。コンタクトホール144およびコンタクトホール145は、第2部分502の一端および他端に通じている。コンタクトホール146は、第3部分503に通じている。ステップS15シールド電極/中間電極形成工程において、層間絶縁膜14の上に、導体膜151が形成される図10b。導体膜151はパターニングされ、第4部分151aおよび第5部分151bが形成される。第4部分151aは、第1部分501および第2部分502を接続する配線である。第5部分151bは、第2部分502および第3部分503を接続する配線である。こうして、第1配線層13および第2配線層15の2つの配線層を使って、引き回し配線が形成される。まとめると、電気光学装置1の製造方法は、基板101上に第1トランジスター周辺回路のトランジスターを形成するトランジスター形成工程ステップS3~S5と、周辺回路のトランジスター上に層間絶縁膜12を形成する絶縁層形成工程ステップS6と、層間絶縁膜12をエッチングして、第1トランジスターに通じる第1貫通孔コンタクトホール125を形成する第1エッチング工程ステップS8と、第1貫通孔を介して第1トランジスターに接続された第1部分501および第1部分501とは接続されていない第2部分502を有する第1導体膜導体膜131および導体膜133を層間絶縁膜12上に形成する第1導体膜形成工程ステップS9およびステップS12と、第1導体膜上に層間絶縁膜14を形成する第2絶縁膜形成工程ステップS13と、層間絶縁膜14をエッチングして第1導体膜の第1部分501および第1部分502のそれぞれに通じる第2貫通孔コンタクトホール143および第3貫通孔コンタクトホール144を形成する第2エッチング工程ステップS14と、第2貫通孔および第3貫通孔を介して、第1導体膜の第1部分501および第1部分502を電気的に接続する第2導体膜を層間絶縁膜14上に形成する第2導体膜形成工程ステップS15とを有する。このように短い断片第1部分501および第1部分502を接続して長い引き回し配線を形成するので、単一の配線層における長い配線を引き回し配線とする場合と比較して、周辺回路のトランジスターは静電破壊されにくい。4.他の実施形態本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち、2つ以上のものが組み合わせて用いられてもよい。4-1.変形例1図11は、変形例1に係る電気光学装置1の断面模式図を示す図である。実施形態において、引き回し配線が周辺回路のトランジスターのソース電極に接続される配線である例を説明した。しかし、引き回し配線は、TFT30のソース電極に接続される配線、およびTFT30のソース電極以外の電極に接続されてもよい。図11では、引き回し配線がTFT30のゲート電極に接続される例を示している。4-2.変形例2図12は、変形例2に係る電気光学装置1の断面模式図を示す図である。実施形態において、第1配線層13における引き回し配線の断片の長さL1と、第2配線層15における引き回し配線の接続部分の長さL2とが、L1>L2の関係にある例を説明した。換言すると、実施形態において、引き回し配線の断片が第1配線層13において形成され、それより上層の第2配線層15でこれらの断片が接続される例を説明した。しかし、長さL1と長さL2とは、L1≦L2であってもよい。すなわち、引き回し配線の断片が第2配線層15において形成され、それより下層の第1配線層13でこれらの断片が接続されてもよい。4-3.他の変形例上述の静電破壊対策が施される対象となる配線は、引き回し配線に限定されない。走査線3a、データ線6a、ドライバー回路間を接続する配線など、その他いかなる配線に上述の静電破壊対策が施されてもよい。上述の実施形態において、ステップS5のゲート電極形成工程において、あわせて抵抗115rも形成された。すなわち、ゲート電極形成工程は抵抗形成工程としても機能していた。しかし、抵抗115rは形成されなくてもよい。この場合、コンタクトホール125はソース領域113sに通じる位置に形成され、第1部分501とソース領域113sとが抵抗115rを介さずに直接接続される。実施形態において、第1配線層13および第2配線層15を用いて引き回し配線が形成された。しかし、引き回し配線として用いられる配線層はこれに限定されない。第1配線層13、第2配線層15、および第3配線層17の3つの配線層が引き回し配線として用いられてもよい。あるいは、第2配線層15および第3配線層17が引き回し配線として用いられてもよい。さらに別の例で、電気光学装置1が4層以上の多層配線構造を有している場合、これらの配線層のうち、2つ以上の配線層が引き回し配線として用いられてもよい。図4で説明した製造プロセスはあくまで例示であり、電気光学装置1の製造プロセスはこれに限定されるものではない。また、用いられる材料や成膜方法も例示であり、実施形態で説明したものに限定されない。例えば、第1配線層13が導体膜131ポリシリコンおよび導体膜133アルミニウムの2層構造を有する例を説明したが、第1配線層13は、例えばアルミニウム単層構造を有していてもよい。あるいは、ポリシリコンとアルミニウムの間に、TiN窒化チタン等のバリア層を挟んだ構造をゆうしていてもよい。