"支持基板と、前記支持基板の主面の少なくとも一部上に配置された中間層と、前記中間層の主面の少なくとも一部上に配置されたIII族窒化物層と、を含み、前記III族窒化物層の主面と、前記中間層の主面の一部および前記支持基板の主面の一部の少なくともいずれかと、が露出している第1の複合基板を準備する工程と、前記第1の複合基板の前記中間層の主面が露出している部分を選択的にエッチングにより除去することにより第2の複合基板を得る工程と、前記第2の複合基板の前記支持基板の主面が露出している部分を所定の深さまで選択的にエッチングにより除去することにより第3の複合基板を得る工程と、を含む複合基板の製造方法。前記中間層は、その上におけるIII族窒化物半導体の成長が不均一である請求項1に記載の複合基板の製造方法。前記中間層は、ケイ素酸化物、ケイ素窒化物、金属酸化物、金属窒化物およびこれらの複合物からなる群から選ばれる少なくとも一つを含む請求項2に記載の複合基板の製造方法。前記支持基板は、その上におけるIII族窒化物半導体の成長が不均一である請求項1に記載の複合基板の製造方法。前記支持基板は、ケイ素酸化物、金属酸化物、多結晶GaN、多結晶SiC、Cu、WおよびMoからなる群から選ばれる少なくとも一つを含む請求項4に記載の複合基板の製造方法。請求項1に記載の複合基板の製造方法により得られた前記第3の複合基板の前記III族窒化物層の主面上に少なくとも1層のIII族窒化物半導体層をエピタキシャル成長させる工程を含む半導体デバイスの製造方法。前記III族窒化物層の厚さと、前記中間層のエッチングにより除去された部分の厚さと、前記支持基板のエッチングにより除去された部分により形成されたエッチング窪みの深さとの和が、エピタキシャル成長させる前記III族窒化物半導体層の厚さより大きい請求項6に記載の半導体デバイスの製造方法。前記III族窒化物層の厚さと、前記中間層のエッチングにより除去された部分の厚さと、前記支持基板のエッチングにより除去された部分により形成されたエッチング窪みの深さと、エピタキシャル成長させた前記III族窒化物半導体層の厚さとの和が、前記III族窒化物半導体層のエピタキシャル成長の際に前記支持基板の前記エッチング窪み上に不均一に成長したIII族窒化物半導体の最大高さよりも大きい請求項6に記載の半導体デバイスの製造方法。上記の特開2006-210660号公報特許文献1、特開2008-300562号公報特許文献2および特開2010-165927号公報特許文献3に開示された複合基板は、いずれも支持基板としての下地基板とIII族窒化物層とを直接貼り合わせたものであり、支持基板下地基板の種類によってはIII族窒化物層との接合強度が必ずしも十分でない場合があった。このため、支持基板とIII族窒化物半導体層との接合強度を高めるため、支持基板とIII族窒化物層とをそれらの間に中間層を介在させて貼り合わせた複合基板が検討されつつある。しかしながら、現在の実際の製造において得られる支持基板とIII族窒化物層との間に中間層を介在させて積層された複合基板上にIII族窒化物半導体層をエピタキシャル成長させると、複合基板の主面の一部上にエピタキシャル成長とは異なり異常な成長、具体的には、膜厚や組成、結晶方位、成長モードなどが不均一な成長が発生するため、半導体デバイスの歩留まりが低下するという問題点がある。これにより、複合基板の主面上に数百nm~数十μmの凹凸が形成される。この凹凸は、たとえば、半導体デバイス作製時の樹脂成膜時に樹脂厚みの不均一の原因となったり、別の保持基板へ貼り替える際に面内一様な密着を阻害する原因となったりすることで、半導体デバイスの歩留まりが低下するという問題を引き起こす。本発明者らは、上記問題点の原因について鋭意調査研究した結果、複合基板上のIII族窒化物層の一部が欠落して中間層および支持基板の主面の少なくとも一部が露出しており、複合基板のIII族窒化物層上にIII族窒化物半導体層をエピタキシャル成長させる際に、この露出部上にIII族窒化物が不均一成長などの異常成長を引き起こすことをつきとめた。本発明は、上記の知見に基づき、中間層の一部および支持基板の一部の少なくともいずれかが露出している複合基板であっても、それに適切な処理を加えることにより、半導体デバイスを歩留まり良く製造することができる複合基板の製造方法および半導体デバイスの製造方法を提供することを目的とする。本発明は、支持基板と、支持基板の主面の少なくとも一部上に配置された中間層と、中間層の主面の少なくとも一部上に配置されたIII族窒化物層とを含み、III族窒化物層の主面と、中間層の主面の一部および支持基板の主面の一部の少なくともいずれかと、が露出している第1の複合基板を準備する工程と、第1の複合基板の中間層の主面が露出している部分を選択的にエッチングにより除去することにより第2の複合基板を得る工程と、第2の複合基板の支持基板の主面が露出している部分を所定の深さまで選択的にエッチングにより除去することにより第3の複合基板を得る工程と、を含む複合基板の製造方法である。本発明にかかる複合基板の製造方法において、中間層は、その上におけるIII族窒化物半導体の成長が不均一であるものとすることができる。さらに、中間層は、ケイ素酸化物、ケイ素窒化物、金属酸化物、金属窒化物およびこれらの複合物からなる群から選ばれる少なくとも一つを含むことができる。また、支持基板は、その上におけるIII族窒化物半導体の成長が不均一であるものとすることができる。さらに、支持基板は、ケイ素酸化物、金属酸化物、多結晶GaN、多結晶SiC、Cu、WおよびMoからなる群から選ばれる少なくとも一つを含むことができる。また、本発明は、上記の複合基板の製造方法により得られた第3の複合基板のIII族窒化物層の主面上に少なくとも1層のIII族窒化物半導体層をエピタキシャル成長させる工程を含む半導体デバイスの製造方法である。本発明にかかる半導体デバイスの製造方法において、III族窒化物層の厚さと、中間層のエッチングにより除去された部分の厚さと、支持基板のエッチングにより除去された部分により形成されたエッチング窪みの深さとの和を、エピタキシャル成長させるIII族窒化物半導体層の厚さより大きくすることができる。また、III族窒化物層の厚さと、中間層のエッチングにより除去された部分の厚さと、支持基板のエッチングにより除去された部分により形成されたエッチング窪みの深さと、エピタキシャル成長させたIII族窒化物半導体層の厚さとの和を、III族窒化物半導体層のエピタキシャル成長の際に支持基板のエッチング窪み上に不均一に成長したIII族窒化物半導体の最大高さよりも大きくすることができる。本発明によれば、中間層の一部および支持基板の一部の少なくともいずれかが露出している複合基板であっても、それに適切な処理を加えることにより、半導体デバイスを歩留まり良く製造することができる複合基板の製造方法および半導体デバイスの製造方法を提供できる。[実施形態1]図1を参照して、本発明の一実施形態である複合基板の製造方法は、支持基板10と、支持基板10の主面の少なくとも一部上に配置された中間層20と、中間層20の主面の少なくとも一部上に配置されたIII族窒化物層30aとを含み、III族窒化物層30aの主面と、中間層20の主面の一部および支持基板10の主面の一部の少なくともいずれかと、が露出している第1の複合基板1を準備する工程図1Aと、第1の複合基板1の中間層20の主面が露出している部分を選択的にエッチングにより除去することにより第2の複合基板2を得る工程図1Bと、第2の複合基板2の支持基板10の主面が露出している部分を所定の深さまで選択的にエッチングにより除去することにより第3の複合基板3を得る工程図1Cと、を含む。本実施形態の複合基板の製造方法により得られる第3の複合基板3は、そのIII族窒化物層30a上に少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させる際に、支持基板10のエッチングにより除去された部分により形成されるエッチング窪み10e上にIII族窒化物半導体40pが不均一に成長するが、不均一に成長したIII族窒化物半導体40pの最高高さTPよりも、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2、III族窒化物層30aの厚さT3およびIII族窒化物半導体層40の厚さT4の和TT=T1T2T3T4を大きくすることが可能となり、このため、品質の高い半導体デバイスを歩留まり良く製造することができる。{第1複合基板の準備工程}図1A、図2および図3を参照して、本実施形態の複合基板の製造方法は、まず、支持基板10と、支持基板10の主面の少なくとも一部上に配置された中間層20と、中間層20の主面の少なくとも一部上に配置されたIII族窒化物層30aとを含み、III族窒化物層30aの主面と、中間層20の主面の一部および支持基板10の主面の一部の少なくともいずれかと、が露出している第1の複合基板1を準備する工程を含む。ここで、図3を参照して、第1の複合基板を準備する工程は、特に制限はなく、たとえば、支持基板10に中間層20aを形成するサブ工程図3A、III族窒化物基板に中間層およびイオン注入領域を形成するサブ工程図3B、支持基板とIII族窒化物基板とを貼り合わせるサブ工程図3CおよびIII族窒化物基板をイオン注入領域で分離することにより第1の複合基板を形成するサブ工程図3D~Eを含む。支持基板に中間層を形成するサブ工程図3Aを参照して、支持基板10の主面10m上に中間層20aを形成する。支持基板10は、それに接合されるIII族窒化物層30aを支持できる基板であれば特に制限はないが、III族窒化物の熱膨張係数と同一または近似の熱膨張係数を有することが好ましく、さらに、本発明が特に有効なのはその上におけるIII族窒化物半導体の成長が不均一である支持基板10が用いられる場合である観点から、ケイ素酸化物、金属酸化物、多結晶GaN、多結晶SiC、Cu、WおよびMoからなる群から選ばれる少なくとも一つを含むことが好ましく、ケイ素酸化物含有基板、金属酸化物含有基板、ケイ素酸化物および金属酸化物のうち複数の種類の酸化物である複合酸化物を含有する基板、多結晶GaN含有基板、多結晶SiC含有基板およびMo含有基板などが好ましく挙げられる。ここで、ケイ素酸化物としては、SiO2などが挙げられる。金属酸化物としては、Al2O3、TiO2、ZrO2、Ga2O3、MgO、Y2O3などが挙げられる。複合酸化物としてはムライト3Al2O32SiO2~2Al2O3SiO2、ジルコンZrO2SiO2、スピネルMgOAl2O3などが挙げられる。中間層20aは、特に制限はないが、支持基板10とIII族窒化物基板30との接合強度を高め、さらに、本発明が特に有効なのはその上におけるIII族窒化物半導体の成長が不均一である中間層20,20a,20bが用いられる場合である観点から、ケイ素酸化物、ケイ素窒化物、金属酸化物、金属窒化物およびこれらの複合物からなる群から選ばれる少なくとも一つを含むことが好ましく、ケイ素酸化物層、ケイ素窒化物層、金属酸化物層、金属窒化物層およびこれらの複合物層からなる群から選ばれる少なくとも一つであることがより好ましい。ケイ素酸化物としては、SiO2などが挙げられる。ケイ素窒化物としては、Si3N4などが挙げられる。金属酸化物としてはTiO2、ZnO、In2O3、SnO2、Al2O3,ZrO2、Ga2O3,NiO、Sb2O3、Y2O3、NbO、WO3、MoO2などが挙げられる。金属窒化物としては、TiN、AlNなどが挙げられる。中間層20aを形成する方法は、その中間層20aの形成に適している限り特に制限はないが、品質のよい中間層20aを効率的に形成する観点から、スパッタ法、CVD化学気相堆積法、PLDパルスレーザ堆積法、MBE分子線成長法、電子線蒸着法などが好ましい。さらに、中間層20aは、支持基板10とIII族窒化物基板との接合強度を高める観点から、その主面を鏡面たとえば、JISB0601:2001に規定される算術平均粗さRaが10nm以下の鏡面に研磨することが好ましい。中間層20aの主面を研磨する方法は、特に制限はなく、たとえばCMP化学機械的研磨などが用いられる。III族窒化物基板に中間層およびイオン注入領域を形成するサブ工程図3Bを参照して、III族窒化物基板30の主面30n上に中間層20bを形成し、III族窒化物基板30の主面30nから所定の深さの位置にイオン注入領域30iを形成する。III族窒化物基板30は、後工程における分離によりIII族窒化物層30aを形成させるものであり、III族窒化物層30aと同様に、少なくともc軸方向に配向しているIII族窒化物結晶好ましくはIII族窒化物単結晶で形成されている。かかるIII族窒化物基板30を準備する方法は、特に制限はないが、結晶性のよいIII族窒化物基板30を得る観点から、HVPEハイドライド気相成長法、MOVPE有機金属気相成長法、MBE法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などが好適である。中間層20bおよび中間層20bを形成する方法は、上記の中間層20aおよび中間層20aを形成する方法とそれぞれ同様であるため、ここでは繰り返さない。III族窒化物基板30の主面30nから所定の深さの位置にイオン注入領域30iを形成することは、III族窒化物基板30の主面30n上に形成された中間層20b側からイオンIを注入することにより行なう。注入するイオンIは、イオン注入されるIII族窒化物層30aの結晶性の低下を抑制する観点から、質量の小さいイオンが好ましく、たとえば水素イオン、ヘリウムイオンなどが好ましい。また、イオンIが注入される所定の深さは、10nm以上1000nm以下が好ましい。さらに、III族窒化物基板30にイオン注入領域30iを形成した後、中間層20bは、支持基板10とIII族窒化物基板との接合強度を高める観点から、その主面を鏡面たとえば、JISB0601:2001に規定される算術平均粗さRaが10nm以下の鏡面に研磨することが好ましい。中間層20bの主面を研磨する方法は、特に制限はなく、たとえばCMP化学機械的研磨などが用いられる。なお、図3Aに示す支持基板10に中間層20aを形成するサブ工程と、図3Bに示すIII族窒化物基板30に中間層20bおよびイオン注入領域30iを形成するサブ工程とは、いずれのサブ工程を先に行なってもよく、併行して行なってもよく、また、同時に行なってもよい。支持基板とIII族窒化物基板とを貼り合わせるサブ工程図3Cを参照して、次いで、支持基板10に形成された中間層20aとIII族窒化物基板30に形成された中間層20bとを貼り合わせる。その貼り合わせ方法は、特に制限はなく、貼り合わせ面を洗浄しそのまま貼り合わせた後600°C~1200°C程度に昇温して接合する直接接合法、貼り合わせ面を洗浄しプラズマやイオンなどで活性させた後に室温たとえば25°C~400°C程度の低温で接合する表面活性化法などが好適である。かかる貼り合わせにより、中間層20aと中間層20bとが接合により一体化して中間層20が形成され、支持基板10とIII族窒化物基板30とが中間層20を介在させて接合される。本実施形態においては、支持基板10およびIII族窒化物基板30のそれぞれに中間層20a,20bを形成した後貼り合わせる方法を示したが、支持基板10およびIII族窒化物基板30のいずれかのみに中間層を形成した後貼り合わせてもよい。第1のIII族窒化物複合基板を形成する工程図3Dを参照して、次いで、III族窒化物基板30をイオン注入領域30iにおいてIII族窒化物層30aと残りのIII族窒化物基板30bとに分離することにより、支持基板10上に中間層20を介在させてIII族窒化物層30aが接合されたIII族窒化物複合基板を形成する。III族窒化物基板30をイオン注入領域30iにおいて分離する方法は、III族窒化物基板30のイオン注入領域30iに何らかのエネルギーを与える方法であれば特に制限はなく、イオン注入領域30iに、応力を加える方法、熱を加える方法、光を照射する方法、および超音波を印加する方法の少なくともいずれかの方法が可能である。かかるイオン注入領域30iは、注入されたイオンにより脆化しているため、上記エネルギーを受けることにより、III族窒化物基板30は、支持基板10上の中間層20上に貼りあわされたIII族窒化物層30aと、残りのIII族窒化物基板30bと、に容易に分離される。上記のようにして、支持基板10上の中間層20上にIII族窒化物層30aを形成することにより、支持基板10と、支持基板10上に配置されている中間層20と、中間層20上に配置されているIII族窒化物層30aと、を含む第1の複合基板1が得られる。上記のようにして得られる第1の複合基板1は、支持基板10の反り、中間層20,20a,20bの不均一、III族窒化物基板30へのイオン注入の不均一、支持基板10、中間層20,20a,20bおよび/またはIII族窒化物基板30の結晶欠陥、残存した研磨傷および研磨残渣の除去不十分、貼り合わせの際における荷重の不均一、支持基板10およびIII族窒化物基板30などのハンドリングの際におけるゴミの付着などにより、図1A、図2および図3Eに示すように、主面の一部において、支持基板10と中間層20との間および中間層20とIII族窒化物層30aとの間の少なくともいずれかの接合が不十分となるため、III族窒化物層30aの主面と、中間層20の主面の一部および支持基板10の主面の一部の少なくともいずれかと、が露出している第1の複合基板1が得られる。すなわち、上記ようにして、支持基板10と、支持基板10の主面の少なくとも一部上に配置された中間層20と、中間層20の主面の少なくとも一部上に配置されたIII族窒化物層30aとを含み、III族窒化物層30aの主面と、中間層20の主面の一部および支持基板10の主面の一部の少なくともいずれかと、が露出している第1の複合基板1が準備される。{第1の複合基板の中間層の露出部分をエッチング除去することにより第2の複合基板を得る工程}図1Bを参照して、本実施形態の複合基板の製造方法は、次に、第1の複合基板1の中間層20の主面が露出している部分を選択的にエッチングにより除去することにより第2の複合基板2を得る工程を含む。かかる工程により、中間層20の主面が露出している部分が除去され、中間層20の主面の露出がなくIII族窒化物層30aの主面と支持基板10の主面の一部とが露出している第2の複合基板が得られる。このため、第2の複合基板においては、中間層20の主面上に不均一なIII族窒化物半導体が成長するのが防止される。中間層20の主面が露出している部分をエッチングにより除去する方法は、その部分を選択的にエッチングできる方法であれば特に制限はなく、ドライエッチングであってもウェットエッチングであってもよく、中間層20の材質に適した方法が適用される。より好ましくは、III族窒化物層30aをエッチングしない方法が適用される。たとえば、中間層20がケイ素酸化物を含む場合はフッ化水素酸溶液を用いたウェットエッチングが好適に用いられ、中間層20がケイ素窒化物を含む場合はCF4ガスを用いたドライエッチングたとえば、RIE反応性イオンエッチング。以下同じ。が好適に用いられ、中間層20が金属酸化物を含む場合はフッ化水素酸溶液を用いたウェットエッチングが好適に用いられ、中間層20が金属窒化物を含む場合はCF4ガスを用いたドライエッチングが好適に用いられる。{第2の複合基板の支持基板の露出部分を所定の深さまでエッチング除去することにより第3の複合基板を得る工程}図1Cを参照して、本実施形態の複合基板の製造方法は、次に、第2の複合基板2の支持基板10の主面が露出している部分を所定の深さT4まで選択的にエッチングにより除去することにより第3の複合基板3を得る工程を含む。かかる工程により、中間層20の主面の露出がなくIII族窒化物層30aの主面と支持基板10の主面の一部が露出しており支持基板10の主面が露出している部分にエッチング窪み10eが形成された第3の複合基板が得られる。このため、第3の複合基板3においては、中間層20の主面上に不均一なIII族窒化物半導体が成長するのが防止されるとともに、そのIII族窒化物層30a上に少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させる際に支持基板10のエッチング窪み10e上に不均一に成長するIII族窒化物半導体を形成することにより、品質の高い半導体デバイスを歩留まり良く製造することができる。支持基板10の主面が露出している部分をエッチングにより除去する方法は、その部分を選択的にエッチングできる方法であれば特に制限はなく、ドライエッチングであってもウェットエッチングであってもよく、支持基板10の材質に適した方法が適用される。たとえば、支持基板10がMoを含む場合は硝酸溶液を用いたウェットエッチングが好適に用いられ、支持基板10がケイ素酸化物を含む場合はフッ化水素酸溶液を用いたウェットエッチングが好適に用いられ、支持基板10が金属酸化物を含む場合はフッ化水素酸を用いたウェットエッチングが好適に用いられ、支持基板10が多結晶GaNを含む場合は塩素Cl2ガスを用いたドライエッチングが好適に用いられ、支持基板10が多結晶SiCを含む場合はSF6ガスを用いたドライエッチングが好適に用いられる。支持基板10のエッチング窪みの深さTPは、品質の高い半導体デバイスを歩留まり良く製造する観点から、以下の条件を満たすことが好ましい。すなわち、第3の複合基板3は、そのIII族窒化物層30a上に少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させる際に、支持基板10のエッチングにより除去された部分により形成されるエッチング窪み10e上にIII族窒化物半導体40pが不均一に成長するが、不均一に成長したIII族窒化物半導体40pの最高高さTPよりも、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2、III族窒化物層30aの厚さT3およびIII族窒化物半導体層40の厚さT4の和TT=T1T2T3T4を大きくすることTP<T=T1T2T3T4が好ましい。また、上記のように、不均一に成長したIII族窒化物半導体40pの最高高さTPより不均一に成長したIII族窒化物半導体40pの最高高さTPよりも、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2、III族窒化物層30aの厚さT3およびIII族窒化物半導体層40の厚さT4の和TT=T1T2T3T4を大きくするために、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2およびIII族窒化物層30aの厚さT3の和T1T2T3を、III族窒化物層30aの主面上にエピタキシャル成長させるIII族窒化物半導体層40の厚さT4の10倍より大きくすることが好ましい。不均一に成長したIII族窒化物半導体40pの最高高さTPは、III族窒化物層30aの主面上にエピタキシャル成長させるIII族窒化物半導体層40の厚さT4の10倍を超えることがほとんどないからである。[実施形態2]図1を参照して、本発明の別の実施形態である半導体デバイスの製造方法は、実施形態1の複合基板の製造方法図1A~Cにより得られた第3の複合基板3のIII族窒化物層30aの主面上に少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させる工程図1Dを含む。本実施形態の半導体デバイスの製造方法によれば、品質の高い半導体デバイスを歩留まり良く製造することができる。{III族窒化物半導体層のエピタキシャル成長工程}図1Dを参照して、本実施形態の半導体デバイスの製造方法は、実施形態1の第3の複合基板3のIII族窒化物層30aの主面上に少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させる工程を含む。ここで、少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させる方法は、特に制限はないが、結晶性のよいIII族窒化物半導体層をエピタキシャル成長させる観点から、MOVPE法、MBE法、HVPE法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などが好適である。本実施形態において、第3の複合基板3のIII族窒化物層30aの主面上に少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させると、支持基板10のエッチング窪み10e上にもIII族窒化物半導体40pが成長する。このようなIII族窒化物半導体40pは、その成長が不均一であるため、III族窒化物半導体40pの最大高さTPが、III族窒化物半導体層40の厚さT4より大きくなる場合が多い。このような場合に、本実施形態の第3の複合基板3は、支持基板10の主面が露出している部分にエッチング窪み10eが形成されているため、支持基板10のかかるエッチング窪み10e上に不均一に成長するIII族窒化物半導体40pを形成することにより、III族窒化物半導体層40の最表面よりも低い位置にIII族窒化物半導体40pを押さえることができ、品質の高い半導体デバイスを歩留まり良く製造するのに適したIII族窒化物半導体層40を形成できるようになる。ここで、少なくとも1層のIII族窒化物半導体層40の厚さT4は、特に制限はないが、品質の高い半導体デバイスを歩留まり良く製造する観点から、以下の条件を満たすことが好ましい。すなわち、第3の複合基板3は、そのIII族窒化物層30a上に少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させる際に、支持基板10のエッチングにより除去された部分により形成されるエッチング窪み10e上にIII族窒化物半導体40pが不均一に成長するが、不均一に成長したIII族窒化物半導体40pの最高高さTPよりも、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2、III族窒化物層30aの厚さT3およびIII族窒化物半導体層40の厚さT4の和TT=T1T2T3T4を大きくすることTP<T=T1T2T3T4が好ましい。また、上記のように、不均一に成長したIII族窒化物半導体40pの最高高さTPより不均一に成長したIII族窒化物半導体40pの最高高さTPよりも、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2、III族窒化物層30aの厚さT3およびIII族窒化物半導体層40の厚さT4の和TT=T1T2T3T4を大きくするために、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2およびIII族窒化物層30aの厚さT3の和T1T2T3を、III族窒化物層30aの主面上にエピタキシャル成長させるIII族窒化物半導体層40の厚さT4の10倍より大きくすることが好ましい。不均一に成長したIII族窒化物半導体40pの最高高さTPは、III族窒化物層30aの主面上にエピタキシャル成長させるIII族窒化物半導体層40の厚さT4の10倍を超えることがほとんどないからである。ここで、少なくとも1層のIII族窒化物半導体層40は、形成する半導体デバイスの種類に適したものであれば特に制限はなく、たとえば、LED発光デバイスの場合、n型GaN層、n型In008Ga092N層、3周期のIn014Ga086N井戸層およびGaN障壁層で構成される多重量子井戸構造の活性層、p型Al008Ga092N層ならびにp型GaN層がこの順に形成される。{その他の工程}図1E~Hを参照して、本実施形態の半導体デバイスの製造方法は、以下の工程をさらに含むことができる。第1の導電側オーミック電極の形成工程図1Eを参照して、第3の複合基板3のIII族窒化物層30a上にエピタキシャル成長させた少なくとも1層のIII族窒化物半導体層40の最上層上にたとえばNi層/Au層をこの順に形成し、さらにアニールにより最上層とオーミック接合させて第1の導電側オーミック電極50とする。さらに、第1の導電側オーミック電極50上に、たとえばTi層/Au層をこの順に形成してパッド層52とする。このとき、支持基板10のエッチング窪み10e上に形成されたIII族窒化物半導体40p上に堆積物50pが形成される。この堆積物50pの厚さは第1の導電側オーミック電極50の厚さとパッド層52の厚さの和にほぼ等しいため、パッド層52の主面は堆積物50pの最高高さより高い位置にある。デバイス用支持基板の貼り合わせ工程図1Fを参照して、デバイス用支持基板60としてたとえばp型Si基板を準備し、その主面上にたとえばTi層/Au層/AuSn層をこの順に形成してパッド層62とする。第3の複合基板3のIII族窒化物層30a上に形成されたIII族窒化物半導体層40上に形成された第1の導電側オーミック電極50上に形成されたパッド層52とデバイス用支持基板60上に形成されたパッド層62とを貼り合わせることにより、第3の複合基板3とIII族窒化物半導体層40とデバイス用支持基板60とが貼り合わされた積層基板4が得られる。支持基板の除去工程図1FおよびGを参照して、積層基板4から第3の複合基板3の支持基板10をエッチングにより除去する。支持基板10は、たとえばMo基板の場合、硝酸溶液を用いたウェットエッチングにより除去できる。さらに第3の複合基板3の中間層20をエッチングにより除去する。中間層20は、たとえばケイ素酸化物を含む場合はフッ化水素酸溶液を用いたウェットエッチングにより除去でき、ケイ酸窒化物を含む場合はドライエッチングの一種であるCF4ガスを用いたRIE反応性イオンエッチングにより除去できる。このようにして、デバイス用支持基板60上にパッド層62,52および第1の導電側オーミック電極50を介在させて少なくとも1層のIII族窒化物半導体層40およびIII族窒化物層30aが形成された半導体ウエハ5が得られる。図1GおよびHを参照して、半導体ウエハ5からIII族窒化物層30aをエッチングにより除去する。III族窒化物層30aは、たとえばドライエッチングの一種であるCl2ガスを用いたRIEにより除去できる。このようにして、デバイス用支持基板60上にパッド層62,52および第1の導電側オーミック電極50を介在させて少なくとも1層のIII族窒化物半導体層40が形成された半導体ウエハ6が得られる。電極の形成工程図1HおよびIを参照して、半導体ウエハ6のIII族窒化物半導体層40上にたとえばTi層/Al層/Ti層/Au層をこの順に形成して第2の導電側電極70とする。また、半導体ウエハ6のデバイス用支持基板60を分割が容易な厚さまで研磨した後、デバイス用支持基板60のパッド層62が形成されていない側の主面上にたとえばTi層/Au層をこの順に形成してパッド電極64とする。第1の導電側オーミック電極50、パッド層52,62、デバイス用支持基板60およびパッド電極64により第1の導電側電極80が構成される。こうして、デバイス用支持基板60を含む第1の導電側電極80と、少なくとも1層のIII族窒化物半導体層40と、III族窒化物層30aと、第2の導電側電極70とを含む半導体デバイス7が歩留まり良く得られる。チップ化工程図1Iを参照して、半導体デバイス7を所定の大きさのチップに分割することにより、半導体デバイスチップ7cが得られる。半導体デバイス7をチップ化する方法は、特に制限はなく、たとえば半導体デバイス7のデバイス用支持基板60側にスクライブラインを形成し、そのスクライブラインに沿った劈開面Pで劈開することができる。実施例11.第1の複合基板の準備図3Aを参照して、支持基板10として直径2インチ50.8mmで厚さ400μmのMo基板を準備した。Mo基板支持基板10は、純度が99.99質量以上で、充填率が99以上すなわち空隙率が1以下であり、その少なくとも一方の主面10mがCMP化学機械的研磨されて算術平均粗さRaが5nm以下の鏡面であった。Mo基板支持基板10の鏡面化された主面10m上にプラズマCVD法により中間層20aとして厚さ300nmのSiO2層を形成した。次いで、SiO2層中間層20aをCMPしてその厚さを150nmとし、その主面を算術平均粗さRaが1nm以下の鏡面とした。また、図3Bを参照して、III族窒化物基板30として直径2インチ50.8mmで厚さ300μmのGaN基板を準備した。GaN基板III族窒化物基板30は、その窒素原子面側の主面30nがCMPされて算術平均粗さRaが5nm以下の鏡面であった。GaN基板III族窒化物基板30の鏡面化された主面30n上にプラズマCVD法により中間層20bとして厚さ300nmのSiO2層を形成した。次いで、GaN基板III族窒化物基板30の主面30nに形成されたSiO2層中間層20b側からイオン注入装置により水素イオンプロトンを注入することにより、主面30nから300nmの深さの位置のGaN基板III族窒化物基板30内にイオン注入領域30iを形成した。次いで、SiO2層中間層20bをCMPして、その厚さを150nmとし、その主面を算術平均粗さRaが1nm以下の鏡面とした。次に、図3C~Eを参照して、Mo基板支持基板10上に形成されたSiO2層中間層20aと、GaN基板III族窒化物基板30上に形成されたSiO2層中間層20bと、を重ね合わせて、7MPaの荷重を加えることにより機械的に貼り合わせて接合させた。2つのSiO2層中間層20a,20bは一体化して1つのSiO2層中間層20が形成された。これによりMo基板支持基板10とGaN基板III族窒化物基板30とがSiO2層中間層20を介在させて貼り合わされた接合基板が得られた。次に、図3Dおよび図1Aを参照して、支持基板支持基板10およびGaN基板III族窒化物基板30の上記接合基板を500°Cに加熱して熱応力をかけることにより、GaN基板III族窒化物基板30をそのイオン注入領域30iでGaN層III族窒化物層30aと残りのGaN基板残りのIII族窒化物基板30bとに分離することにより、厚さ400μmのMo基板支持基板10と、Mo基板支持基板10の主面の少なくとも一部上に配置された厚さ300nmのSiO2層中間層20と、SiO2層中間層20の主面の少なくとも一部上に配置された厚さ300nmのGaN層III族窒化物層30aとを含む主面の直径が2インチ50.8mmの第1の複合基板1が得られた。図1Aを参照して、このようにして得られた第1の複合基板1は、SiO2層中間層20,20a,20bの不均一、GaN基板III族窒化物基板30へのイオン注入の不均一、Mo基板支持基板10、SiO2層中間層20,20a,20bおよび/またはGaN基板III族窒化物基板30の結晶欠陥、残存した研磨傷および研磨残渣の除去不十分、貼り合わせの際における荷重の不均一、Mo基板支持基板10およびGaN基板III族窒化物基板30などのハンドリングの際におけるゴミの付着などにより、GaN基板III族窒化物基板30に由来するGaN層III族窒化物層30aとMo基板支持基板10との間の接合が部分的に不十分となり、第1の複合基板1の主面の一部に、GaN層III族窒化物層30aの一部が欠落しSiO2層中間層20の主面の一部が露出した部分および/またはGaN層III族窒化物層30aおよびSiO2層中間層20の一部が欠落しMo基板支持基板10の主面の一部が露出した部分が存在した。第1の複合基板1の主面全体直径2インチ50.8mmの面積に対してGaN層III族窒化物層30aが存在している主面の面積は、光学顕微鏡の画像解析により算出したところ、80であった。2.第1の複合基板の中間層の露出部分のエッチングによる第2の複合基板の形成図1Bを参照して、第1の複合基板1を、そのMo基板支持基板10側の主面および側面を、アルコールワックスたとえば日化精工製アルコワックス5022で覆った図示せず後、50質量フッ化水素酸水溶液と40質量フッ化アンモニウム水溶液を1:5の体積比で混合したバッファードフッ酸BHF水溶液に7分間浸漬した。これにより、第1の複合基板1においてGaN層III族窒化物層30aが欠落しSiO2層中間層20の主面が露出している部分がエッチングされて、Mo基板支持基板10が露出した第2の複合基板2が得られた。一方、GaN層III族窒化物層30a直下のSiO2層中間層20は、GaN層III族窒化物層30aがBHFによりエッチングされないため、エッチングは生じなかった。得られた第2の複合基板2を、純水でリンスしてBHFを除去した後、乾燥させた。3.第2の複合基板の支持基板の支持基板の露出部分を所定の深さまでのエッチングによる第3の複合基板の形成図1Cを参照して、第2の複合基板2を、40質量の硝酸水溶液に2分間浸漬した。これにより、第2の複合基板2のGaN層III族窒化物層30aおよびSiO2層中間層20が欠落し、Mo基板支持基板10の主面の一部が露出している部分では、Moが等方的にエッチングされて、エッチング窪み10eが形成されて、第3の複合基板3が得られた。エッチング窪み10eの深さは、Mo基板支持基板10が露出している部分の形状および/またはサイズに依存し、20μm~30μmであった。一方、GaN層III族窒化物層30aおよびSiO2層中間層20直下のMo基板支持基板10はGaN層およびSiO2層が硝酸によりエッチングされないため、エッチングは生じなかった。また、第2の複合基板2のMo基板支持基板10側の主面および側面がワックスで保護してあったため、Mo基板支持基板10はエッチングされなかった。第3の複合基板3を、十分に水洗して硝酸水溶液を除去した後、アセトンでワックスを除去した。さらに、剥離液東京応化工業社製剥離液502およびIPAイソプロピルアルコールによる洗浄で、ワックス残渣を完全に除去した。4.III族窒化物半導体層の成長図1Dを参照して、第3の複合基板3のGaN層III族窒化物層30aの主面上に、MOVPE法により、III族窒化物半導体層40として以下に示す青色LED構造を構成する複数のGaN系半導体層を成長させた。すなわち、III族窒化物半導体層40として、第3の複合基板3のGaN層III族窒化物層30aの主面側から順に、厚さ5μmのn型GaN層、厚さ50nmのn型In008Ga092N層、3周期の厚さ3nmのIn014Ga086N井戸層および厚さ15nmのGaN障壁層で構成される多重量子井戸構造の活性層、厚さ20nmのp型Al008Ga092N層ならびに厚さ50nmのp型GaN層を成長させた。このとき、第3の複合基板3のMo基板支持基板10の露出しているエッチング窪み10e上に、多結晶のGaN半導体III族窒化物半導体40pが形成された。このGaN半導体III族窒化物半導体40pは2μm~10μm程度であった。このため、GaN半導体III族窒化物半導体40pの最大高さは、GaN系半導体層III族窒化物半導体層40の最上層の主面よりも低い位置にあった。すなわち、不均一に成長したIII族窒化物半導体40pの最高高さTPよりも、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2、III族窒化物層30aの厚さT3およびIII族窒化物半導体層40の厚さT4の和TT=T1T2T3T4が大きくなったTP<T=T1T2T3T4。成長させたGaN系層III族窒化物半導体層40の各層は、その元素組成をSIMS2次イオン質量分析法により測定したところ、Moおよびその他の不純物は、検出されず、それらの濃度が分析感度未満であるため、LEDの性能に悪い影響を与えないものであった。さらに、図1Eを参照して、GaN系層III族窒化物半導体層40の最上層の主面の全面に、電子ビーム蒸着法により、Ni層厚さ5nm/Au層厚さ11nmをこの順に形成し、窒素と酸素の混合ガス雰囲気中500°Cでアニールすることにより、p側オーミック電極第1の導電側オーミック電極50とした。さらに、p側オーミック電極第1の導電側オーミック電極50上に、電子ビーム蒸着法により、Ti層厚さ20nm/Au層厚さ300nmをこの順に形成して、パッド層52とした。このとき、支持基板10のエッチング窪み10e上に形成されたIII族窒化物半導体40p上に堆積物50pが形成された。この堆積物50pの厚さは第1の導電側オーミック電極50の厚さとパッド層52の厚さの和にほぼ等しかったため、パッド層52の主面は堆積物50pの最高高さより高い位置にあった。5.デバイス用支持基板の貼り合わせ図1Fを参照して、デバイス用支持基板60として、直径が2インチ50.8mmで厚さが300μmで主面の面方位が001で比抵抗が0.05Ωcm以下で一方の主面がCMPされて算術平均粗さRaが5nm以下の鏡面であるSi基板を準備した。このSi基板デバイス用支持基板60の鏡面化された主面上に、真空加熱蒸着法により、Ti層厚さ20nm/Au層厚さ300nm/AuSn層厚さ1.5μmでAu:Snの質量比が8:2をこの順で形成し、パッド層62とした。次いで、Si基板デバイス用支持基板60上に形成したパッド層62と、Mo基板第3の複合基板3上に順次形成したGaN層III族窒化物層30a、GaN系半導体層III族窒化物半導体層40、p側オーミック電極第1の導電側オーミック電極50およびパッド層52と、を重ね合わせ、Si基板デバイス用支持基板60の100面の結晶方位と、GaN層III族窒化物層30aおよびGaN系半導体層III族窒化物半導体層40の0001面の結晶方位とが±0.3°以内になる様に調整した後、真空0.1Pa未満中で100kgfの荷重を印加しつつ300°Cまで加熱し、パッド層62のAuSnとパッド層52のAuとの拡散接合により、Si基板デバイス用支持基板60と第3の複合基板3とが接合された積層基板4が得られた。超音波顕微鏡で積層基板4の接合界面の状態を観察したところ、第3の複合基板3を作製したときにGaN層III族窒化物層30aが欠落していた部分とその欠落部の外周から数百μmの領域では空隙未接合状態が観察されたが、GaN層が存在した部分では、空隙のない均一な接合が得られた。6.支持基板の除去図1FおよびGを参照して、上記の積層基板4を30質量硝酸水溶液に45分間浸漬した。これにより、Mo基板支持基板10は完全に除去された。積層基板4を水洗し硝酸水溶液を除去した後、上記のBHF水溶液に10分間浸漬し、SiO2層中間層20を完全に溶解除去した。これにより、Si基板デバイス用支持基板60にパッド層62,52を介在してGaN系半導体層III族窒化物半導体層40およびGaN層III族窒化物層30aがこの順に接合された半導体ウエハ5が得られた。こうして得られた半導体ウエハ5について、その最上層であるGaN層III族窒化物層30aには、クラックなどはみられなかった。また、半導体ウエハ5の主面全体の面積に対するGaN層III族窒化物層30aが存在している面積の比率は、75であった。なお、本発明を適用せずに、第1の複合基板1を用いて作製した半導体ウエハは、その主面全体の面積に対するGaN層III族窒化物層30aが存在している面積の比率が10~20であり、GaN層III族窒化物層30aの欠落部分を起点にして数百μm~数mmにわたりGaN層III族窒化物層30aにクラックが生じている場合があった。図1GおよびHを参照して、上記の半導体ウエハ5のGaN層III族窒化物層30aを、Cl2ガスを用いたRIEにより、除去して、GaN系半導体層III族窒化物半導体層40を露出させた。これにより、Si基板デバイス用支持基板60にパッド層62,52を介在してGaN系半導体層III族窒化物半導体層40が接合された半導体ウエハ6が得られた。7.電極の形成図1HおよびIを参照して、半導体ウエハ6のGaN層III族窒化物層30a上にフォトリソグラフィー法で形成したレジストパターン上に、電子ビーム蒸着法により、Ti層厚さ20nm/Al層厚さ200nm/Ti層厚さ20nm/Pt層厚さ20nm/Au層厚さ300nmをこの順に形成し、リフトオフ法により後述の半導体デバイスのチップ化された1領域1チップ領域である400μm角あたり1つ存在するように形成して、n側電極第2の導電側電極70とした。また、Si基板デバイス用支持基板60を、後述のチップ化を容易にするために、厚さが150μmになるまで機械的研磨およびCMPした後に、パッド層62が形成されていない側の主面の全面に、電子ビーム蒸着法により、Ti層厚さ20nm/Au層厚さ300nmをこの順に形成し、パッド電極64とした。このようにして半導体デバイス7が得られた。半導体デバイス7において、p側オーミック電極第1の導電側オーミック電極50、パッド層52,62、デバイス用支持基板60およびパッド電極64によりp側電極第1の導電側電極80が構成された。8.チップ化図1Iを参照して、半導体デバイス7において、それに形成されたn側電極第2の導電側電極70の配置パターンに対応するように、Si基板デバイス用支持基板60のパッド電極64側にダイヤペンで400μm角のスクライブラインを形成し、ブレーカを用いて半導体デバイス7をスクライブラインに沿って劈開することにより、大きさが400μm角の半導体デバイスチップ7cが得られた。9.実装半導体デバイス発光デバイス用のステムまたは表面実装用パッケージ図示せずの第1の導電側部位に、銀ペーストを用いて半導体デバイスチップ7cのp側電極第1の導電側電極80を構成するSi基板デバイス用支持基板60のパッド電極64を電気的に接続した。また、半導体デバイスチップ7cのn側電極第2の導電側電極70を、金ワイヤを用いて、ステムの第2の導電側部位に電気的に接続した。このように、第3の複合基板3を用いて半導体デバイスチップ7cを作製し実装することにより、実装サンプル中の良品の歩留まり率5Vの逆バイアス電圧を印加したときのリーク電流が100μA未満の半導体デバイスチップを良品とするは、90以上となった。実施例21.第1の複合基板の準備図1Aおよび図3を参照して、中間層20,20a,20bとしてSi3N4層を用いたこと以外は、実施例1と同様にして、厚さ400μmのMo基板支持基板10と、Mo基板支持基板10の主面の少なくとも一部上に配置された厚さ300nmのSi3N4層中間層20と、Si3N4層中間層20の主面の少なくとも一部上に配置された厚さ300nmのGaN層III族窒化物層30aとを含む主面の直径が2インチ50.8mmの第1の複合基板1が得られた。本実施例の第1の複合基板1は、実施例1の第1の複合基板1と同様に、第1の複合基板1の主面の一部に、GaN層III族窒化物層30aの一部が欠落しSi3N4層中間層20の主面の一部が露出した部分および/またはGaN層III族窒化物層30aおよびSi3N4層中間層20の一部が欠落しMo基板支持基板10の主面の一部が露出した部分が存在した。第1の複合基板1の主面全体直径2インチ50.8mmの面積に対してGaN層III族窒化物層30aが存在している主面の面積は、80であった。2.第1の複合基板の中間層の露出部分のエッチングによる第2の複合基板の形成図1Bを参照して、第1の複合基板1を、CF4ガスを用いたRIEで処理した。これにより、第1の複合基板1においてGaN層III族窒化物層30aが欠落しSi3N4層中間層20の主面が露出している部分がエッチングされて、Mo基板支持基板10が露出した第2の複合基板2が得られた。一方、GaN層III族窒化物層30a直下のSi3N4層中間層20は、GaN層III族窒化物層30aがCF4ガスを用いたRIEによりエッチングされないため、エッチングは生じなかった。3.第2の複合基板の支持基板の支持基板の露出部分を所定の深さまでのエッチングによる第3の複合基板の形成図1Cを参照して、得られた第2の複合基板2を、そのMo基板支持基板10側の主面および側面を、アルコールワックスたとえば日化精工製アルコワックス5022で覆った図示せず後、30質量の硝酸水溶液に2分間浸漬した。これにより、第2の複合基板2のGaN層III族窒化物層30aおよびSi3N4層中間層20が欠落し、Mo基板支持基板10の主面の一部が露出している部分では、Moが等方的にエッチングされて、エッチング窪み10eが形成されて、第3の複合基板3が得られた。エッチング窪み10eの深さは、Mo基板支持基板10が露出している部分の形状および/またはサイズに依存し、10μm~30μmであった。一方、GaN層III族窒化物層30aおよびSi3N4層中間層20直下のMo基板支持基板10はGaN層およびSi3N4層が硝酸によりエッチングされないため、エッチングは生じなかった。また、第2の複合基板2のMo基板支持基板10側の主面および側面がワックスで保護してあったため、Mo基板支持基板10はエッチングされなかった。第3の複合基板3を、十分に水洗して硝酸水溶液を除去した後、アセトンでワックスを除去した。さらに、剥離液東京応化工業社製剥離液502およびIPAイソプロピルアルコールによる洗浄で、CF4ガスを用いたRIEで生じた副生成物およびワックス残渣を完全に除去した。4.III族窒化物半導体層の成長図1Dを参照して、実施例1と同様にして、第3の複合基板3のGaN層III族窒化物層30aの主面上に、III族窒化物半導体層40として、第3の複合基板3のGaN層III族窒化物層30aの主面側から順に、厚さ5μmのn型GaN層、厚さ50nmのn型In008Ga092N層、3周期の厚さ3nmのIn014Ga086N井戸層および厚さ15nmのGaN障壁層で構成される多重量子井戸構造の活性層、厚さ20nmのp型Al008Ga092N層ならびに厚さ50nmのp型GaN層を成長させた。このとき、第3の複合基板3のMo基板支持基板10の露出しているエッチング窪み10e上に、多結晶のGaN半導体III族窒化物半導体40pが形成された。このGaN半導体III族窒化物半導体40pは2μm~10μm程度であった。このため、GaN半導体III族窒化物半導体40pの最大高さは、GaN系半導体層III族窒化物半導体層40の最上層の主面よりも低い位置にあった。すなわち、不均一に成長したIII族窒化物半導体40pの最高高さTPよりも、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2、III族窒化物層30aの厚さT3およびIII族窒化物半導体層40の厚さT4の和TT=T1T2T3T4が大きくなったTP<T=T1T2T3T4。成長させたGaN系層III族窒化物半導体層40の各層は、その元素組成をSIMS2次イオン質量分析法により測定したところ、Moおよびその他の不純物は、検出されず、それらの濃度が分析感度未満であるため、LEDの性能に悪い影響を与えないものであった。さらに、図1Eを参照して、実施例1と同様にして、GaN系層III族窒化物半導体層40の最上層の主面の全面上にp側オーミック電極第1の導電側オーミック電極50を形成し、p側オーミック電極第1の導電側オーミック電極50上にパッド層52を形成した。5.デバイス用支持基板の貼り合わせ図1Fを参照して、実施例1と同様にして、Si基板デバイス用支持基板60を準備し、その鏡面化された主面上にパッド層62を形成した。次いで、実施例1同様にして、Si基板デバイス用支持基板60上に形成されたパッド層62と、Mo基板第3の複合基板3上に順次形成したGaN層III族窒化物層30a、GaN系半導体層III族窒化物半導体層40、p側オーミック電極第1の導電側オーミック電極50を介在させて形成されたパッド層52と、を重ね合わせることにより、Si基板デバイス用支持基板60と第3の複合基板3とが接合された積層基板4が得られた。超音波顕微鏡で積層基板4の接合界面の状態を観察したところ、第3の複合基板3を作製したときにGaN層III族窒化物層30aが欠落していた部分とその欠落部の外周から数百μmの領域では空隙未接合状態が観察されたが、GaN層が存在した部分では、空隙のない均一な接合が得られた。6.支持基板の除去図1FおよびGを参照して、実施例1と同様にして、上記の積層基板4を30質量硝酸水溶液に45分間浸漬することにより、Mo基板支持基板10を完全に除去した。その後、積層基板4を水洗し硝酸水溶液を水洗した。次いで、CF4ガスを用いたRIEにより、Si3N4層中間層20を完全に除去した。さらに、CF4ガスを用いたRIEにより生成した副生成物を、O2を用いたRIEにより除去した。これにより、Si基板デバイス用支持基板60にパッド層62,52を介在してGaN系半導体層III族窒化物半導体層40およびGaN層III族窒化物層30aがこの順に接合された半導体ウエハ5が得られた。こうして得られた半導体ウエハ5について、その最上層であるGaN層III族窒化物層30aには、クラックなどはみられなかった。また、半導体ウエハ5の主面全体の面積に対するGaN層III族窒化物層30aが存在している面積の比率は、75であった。なお、本発明を適用せずに、第1の複合基板1を用いて作製した半導体ウエハは、その主面全体の面積に対するGaN層III族窒化物層30aが存在している面積の比率が10~20であり、GaN層III族窒化物層30aの欠落部分を起点にして数百μm~数mmにわたりGaN層III族窒化物層30aにクラックが生じている場合があった。図1GおよびHを参照して、上記の半導体ウエハ5のGaN層III族窒化物層30aを、Cl2ガスを用いたRIEにより、除去して、GaN系半導体層III族窒化物半導体層40を露出させた。これにより、Si基板デバイス用支持基板60にパッド層62,52を介在してGaN系半導体層III族窒化物半導体層40が接合された半導体ウエハ6が得られた。7.電極の形成図1HおよびIを参照して、実施例1と同様にして、半導体ウエハ6のGaN層III族窒化物層30a上に、後述の半導体デバイスのチップ化された1領域1チップ領域である400μm角あたり1つ存在するように、n側電極第2の導電側電極70を形成した。次いで、実施例1と同様にして、Si基板デバイス用支持基板60を、厚さが150μmになるまで機械的研磨およびCMPした後に、パッド層62が形成されていない側の主面の全面に、パッド電極64を形成した。このようにして半導体デバイス7が得られた。半導体デバイス7において、p側オーミック電極第1の導電側オーミック電極50、パッド層52,62、デバイス用支持基板60およびパッド電極64によりp側電極第1の導電側電極80が構成された。8.チップ化図1Iを参照して、実施例1と同様にして、半導体デバイス7を劈開することにより、大きさが400μm角の半導体デバイスチップ7cが得られた。9.実装実施例1と同様にして、半導体デバイス発光デバイス用のステムに半導体デバイスチップ7cを実装した。実装サンプル中の良品の歩留まり率5Vの逆バイアス電圧を印加したときのリーク電流が100μA未満の半導体デバイスチップを良品とするは、90以上となった。実施例1および実施例2を参照して、本発明にかかる複合基板の製造方法により得られる第3の複合基板を用いて半導体デバイスを製造することにより、高い歩留まり率で半導体デバイスを製造することができた。今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"