相補的な入力電流を、相補的な電圧信号に変換して出力する差動トランスインピーダンスアンプと、前記出力を入力し、出力が前記差動トランスインピーダンスアンプの入力に接続される差動回路であって、前記差動回路の電流源が前記入力電流の平均値に基づいて制御される差動回路と、を備えることを特徴とする電子回路。前記差動回路は、それぞれのコレクタが前記差動トランスインピーダンスアンプの入力に接続され、オープンコレクタ型の出力を行うトランジスタ対を有することを特徴とする請求項1に記載の電子回路。前記差動トランスインピーダンスアンプは、差動増幅回路と、前記差動増幅回路の出力を受ける一対のエミッタフォロワ回路と、各々の一端が前記一対のエミッタフォロワ回路の出力に接続され、各々の他端が前記差動増幅回路の入力に接続される一対の抵抗と、を有することを特徴とする請求項1又は2に記載の電子回路。受信する相補的な光信号に応じて相補的な光電流を出力する一対の受光素子と、前記一対の受光素子が出力する前記相補的な光電流を、相補的な電圧信号に変換して出力する差動トランスインピーダンスアンプと、前記電圧信号を入力し、出力が前記差動トランスインピーダンスアンプの入力に接続される差動回路であって、前記差動回路の電流源が前記光電流の平均値に基づいて制御される差動回路と、を備えることを特徴とする光受光回路。前記差動回路は、それぞれのコレクタが前記差動トランスインピーダンスアンプの入力に接続され、オープンコレクタ型の出力を行うトランジスタ対を有することを特徴とする請求項4に記載の光受光回路。前記差動トランスインピーダンスアンプは、差動増幅回路と、前記差動増幅回路の出力を受ける一対のエミッタフォロワ回路と、各々の一端が前記一対のエミッタフォロワ回路の出力に接続され、各々の他端が前記差動増幅回路の入力に接続される一対の抵抗と、を有することを特徴とする請求項4又は5に記載の光受光回路。前記一対の受光素子が出力する一対の光電流の平均値を検出する検出回路を備え、前記電流源は、前記検出回路が検出する前記一対の光電流の平均値に基づいて制御されることを特徴とする請求項6に記載の光受光回路。前記一対の受光素子が出力する一対の光電流の和を検出する検出回路を備え、前記電流源は、前記検出回路が検出する前記一対の光電流の和に基づいて制御されることを特徴とする請求項6に記載の光受光回路。前記差動トランスインピーダンスアンプの相補的電圧信号の平均値を検出する検出回路を備え、前記電流源は、前記検出回路が検出する前記差動トランスインピーダンスアンプの相補的電圧信号の平均値に基づいて制御されることを特徴とする請求項6に記載の光受光回路。差動増幅回路の入力や出力にオフセットが発生すると、特性が劣化する場合がある。また、入力電流が増大すると、差動増幅回路の増幅動作が不安定になる場合がある。本発明は、上記課題に鑑みなされたものであり、入出力信号のオフセットを補償して、入力電流が増大しても増幅動作を行うことが可能な電子回路及び光受光回路を提供することを目的とする。本発明の電子回路は、相補的な入力電流を、相補的な電圧信号に変換して出力する差動トランスインピーダンスアンプと、前記出力を入力し、出力が前記差動トランスインピーダンスアンプの入力に接続される差動回路であって、前記差動回路の電流源が前記入力電流の平均値に基づいて制御される差動回路と、を備えることを特徴とする。これにより、入出力信号のオフセットを補償することができる。入力電流が増大しても、増幅動作が不安定になることを防ぐことができる。上記構成において、前記差動回路は、それぞれのコレクタが前記差動トランスインピーダンスアンプの入力に接続され、オープンコレクタ型の出力を行うトランジスタ対を有する構成としてもよい。上記構成において、前記差動トランスインピーダンスアンプは、差動増幅回路と、前記差動増幅回路の出力を受ける一対のエミッタフォロワ回路と、各々の一端が前記一対のエミッタフォロワ回路の出力に接続され、各々の他端が前記差動増幅回路の入力に接続される一対の抵抗と、を有する構成としてもよい。本発明の光受光回路は、受信する相補的な光信号に応じて相補的な光電流を出力する一対の受光素子と、前記一対の受光素子が出力する前記相補的な光電流を、相補的な電圧信号に変換して出力する差動トランスインピーダンスアンプと、前記電圧信号を入力し、出力が前記差動トランスインピーダンスアンプの入力に接続される差動回路であって、前記差動回路の電流源が前記光電流の平均値に基づいて制御される差動回路と、を備えることを特徴とする。上記構成において、前記差動回路は、それぞれのコレクタが前記差動トランスインピーダンスアンプの入力に接続され、オープンコレクタ型の出力を行うトランジスタ対を有する構成としてもよい。上記構成において、前記差動トランスインピーダンスアンプは、差動増幅回路と、前記差動増幅回路の出力を受ける一対のエミッタフォロワ回路と、各々の一端が前記一対のエミッタフォロワ回路の出力に接続され、各々の他端が前記差動増幅回路の入力に接続される一対の抵抗と、を有する構成としてもよい。上記構成において、前記一対の受光素子が出力する一対の光電流の平均値を検出する検出回路を備え、前記電流源は、前記検出回路が検出する前記一対の光電流の平均値に基づいて制御される構成としてもよい。上記構成において、前記一対の受光素子が出力する一対の光電流の和を検出する検出回路を備え、前記電流源は、前記検出回路が検出する前記一対の光電流の和に基づいて制御される構成としてもよい。上記構成において、前記差動トランスインピーダンスアンプの相補的電圧信号の平均値を検出する検出回路を備え、前記電流源は、前記検出回路が検出する前記差動トランスインピーダンスアンプの相補的電圧信号の平均値に基づいて制御される構成としてもよい。本発明によれば、入出力信号のオフセットを補償して、入力電流が増大しても増幅動作を行うことができる。実施例との比較のため、比較例を説明する。デジタルコヒーレント技術を適用した、例えばDP-QPSKDualPolarization-QuadraturePhaseShiftKeying方式等の光通信方式では、フォトダイオードPD等の受光素子及びトランスインピーダンスアンプTIAで構成される光電気変換部の前段にハイブリッドとよばれる光学処理系が接続され、位相変調された光信号が強度変調の信号に変換される。光信号は、正相信号であるPinとその逆相信号であるPin’とから構成される一対の相補信号に変換される。変換後の光信号のSN比を最大とするために、例えば、2つのPDを並列にTIAに接続して、差動型のTIAとする構成が考えられる。図1を参照して、光受光回路100の構成の一例を説明する。図1は、比較例に係る光受光回路100の回路図である。図1のように、光受光回路100は、一対の受光素子PD1及びPD2と、TIA10と、を備える。TIA10の入力には、PD1及びPD2が並列に接続されている。PD1及びPD2は、共通の電源Vccと接続され、それぞれ光信号Pin及びPin’を受信する。PD1及びPD2は、受信する相補的な光信号Pin及びPin’に応じて相補的な光電流を出力する。TIA10は、増幅した正相信号及び逆相信号をそれぞれ出力端子Outp及びOutnに出力する。このとき、例えばハイブリッドからの光入力のアンバランスや、PD1とPD2との間の受光感度のアンバランスのため、相補信号間のオフセットが大きくなる場合がある。図2を参照して、TIA10の構成の一例を説明する。図2は、比較例に係るTIA10の回路図である。図2のように、TIA10は、入力端子Inp及びInnと、出力端子Outp及びOutnと、差動増幅回路12と、エミッタフォロワ回路14と、帰還抵抗R3及びR4と、を備える。入力端子Inp及びInnには、正相信号及び逆相信号からなる一対の相補信号が入力される。出力端子Outp及びOutnは、それぞれ差動増幅した正相信号及び逆相信号からなる一対の相補信号を出力する。差動増幅回路12は、トランジスタQ1及びQ2と、抵抗R1及びR2と、電流源Is1と、を有する。トランジスタQ1のベースは、入力端子Inpと接続される。トランジスタQ1のエミッタは、電流源Is1の一端と接続される。トランジスタQ1のコレクタは、直列に接続される抵抗R1を介して、電源Vccと接続される。トランジスタQ2のベースは、入力端子Innと接続される。トランジスタQ2のエミッタは、トランジスタQ1のエミッタと同様に、電流源Is1の一端と接続される。トランジスタQ2のコレクタは、直列に接続される抵抗R2を介して、電源Vccと接続される。電流源Is1の他端は、グランドと接地される。エミッタフォロワ回路14は、トランジスタQ3及びQ4と、電流源Is2及びIs3と、を有する。トランジスタQ3のベースは、トランジスタQ1のコレクタと接続される。トランジスタQ3のエミッタは、出力端子Outn、電流源Is2の一端、及び帰還抵抗R3の一端と接続される。トランジスタQ3のコレクタは、電源Vccと接続される。トランジスタQ4のベースは、トランジスタQ2のコレクタと接続される。トランジスタQ4のエミッタは、出力端子Outp、電流源Is3の一端、及び帰還抵抗R4の一端と接続される。トランジスタQ4のコレクタは、電源Vccと接続される。電流源Is2及びIs3の他端は、電流源Is1の他端とグランドとの間に接続される。帰還抵抗R3及びR4の他端は、それぞれトランジスタQ1及びQ2のベースと接続される。図1に示すPinとPin’の差、PD1とPD2との特性の差、又は、図2に示すTIA10が備える素子のばらつきによって、TIA10又はTIA10を前置回路とするICIntegratedCircuitには、入力や出力にオフセットが発生してしまう。これにより、TIA10の特性が劣化する場合がある。そのため、入力や出力のオフセットを補償することが求められる。図3を参照して、入出力のオフセットを補償するオフセット補償回路を備えるTIA20の構成の一例を説明する。図3は、比較例に係るオフセット補償回路を備えるTIA20の回路図である。TIA20は、図2のTIA10に対して、トランジスタQ5及びQ6と、電流源Is4と、からなる差動回路16が追加されている。差動回路16がオフセット補償回路として機能する。トランジスタQ5及びQ6のベースには、出力又は入力より検出したオフセット信号I5及びI6が入力される。これにより、入出力のオフセットを補償する。差動回路16は、トランジスタQ5及びQ6のコレクタ電圧が等しくなるように動作させることで、オフセットを補償する。しかしながら、入力光強度PinとPin’とに大きな差が存在する場合、あるいは、PD1とPD2が本質的に有する素子特性のバラツキ等により入力オフセットが大きくなる場合がある。差動回路16をもってしてもかかる大きな入力オフセットを補償しきれない場合があり、このとき、トランジスタQ1及びQ2は、それぞれのコレクタ電流が等しくない状態で動作してしまうため、線形で動作できる入力電流範囲が狭くなってしまう。図4を参照して、比較例に係る入出力のオフセットが生じる場合のシミュレーション結果の一例を説明する。図4は、図3のトランジスタQ1及びQ2のコレクタ電流の、入力電流に対する変化を示すグラフである。図4の横軸は入力電流、縦軸はコレクタ電流である。このシミュレーションでは、入力電流の平均に対して20のオフセットが生じる場合例えば、Inpに10、Innに-10のオフセットが生じる場合を想定している。また、図3のオフセット信号I5及びI6として、後述する図7のフィードバックの構成と同様に、出力端子Outp及びOutnの信号をそれぞれフィードバックさせた信号を想定している。図4では、コレクタ電流の最大値が2となるように規格化した値を示している。図4において、黒丸を結ぶ実線24及び白丸を結ぶ実線26は、それぞれトランジスタQ1及びQ2のコレクタ電流の変化を示す。入力電流にオフセットがある場合に、トランジスタQ1及びQ2のコレクタ電流はアンバランスとなる。トランジスタQ5及びQ6のコレクタ電流は、トランジスタQ1及びQ2のアンバランスをキャンセルするように制御される。よって、出力信号のオフセットはキャンセルされる。しかしながら、トランジスタQ1及びQ2のコレクタ電流のアンバランスはキャンセルされず変化しない。よって、図4のように、入力電流が増えるにしたがって、トランジスタQ1及びQ2のコレクタ電流の差は大きくなる。入力電流が大きいところでは、トランジスタQ1及びQ2の一方にだけ多くの電流が流れるため、出力の歪みが大きくなってしまう。図2に戻り、比較例をさらに説明する。図2において、入力端子Inp及びInnに、それぞれ直流の入力電流Iinが入力される場合、入力端子Inp及びInnの電圧の平均値である入力電圧Vinは、以下の式1で表わされる。Vin=Vcc-RL×I1÷2-VbeIin×RF式1ここで、RLは抵抗R1及びR2の抵抗値である。I1は電流源Is1を流れる電流値である。Vccは電源Vccの電圧値である。VbeはトランジスタQ3及びQ4のベース-エミッタ間の電圧値である。式1より、入力電圧Vin、すなわち、トランジスタQ1及びQ2のベース電圧は、Iinに比例して上昇することになる。一方、トランジスタQ1及びQ2のコレクタ電圧Vcは、以下の式2で表わされる。Vc=Vcc-RL×I1÷2式2式2より、Vcは一定値である。よって、式1より、Iinが大きくなると、Vinが大きくなる。このとき、トランジスタQ1及びQ2は、コレクタ-エミッタ間電圧以下Vceが小さくなって飽和領域に達するため、所望の増幅動作が不安定になってしまう。図5は、比較例に係るトランジスタQ1又はQ2のベースに入力される入力電流Iinの変化に対する特性の変化を示すグラフである。図5において、横軸はベースに入力される入力電流Iin[mA]を示し、縦軸は電流[mA]、電圧[V]を示す。破線30及び実線32は、それぞれトランジスタQ1又はQ2のコレクタ電流Ic及びベースに入力されるバイアス電流Ibの変化を示す。太線34及び点線36は、それぞれ入力電圧Vin及びコレクタ-エミッタ間電圧Vceの変化を示す。図5のように、差動入力が全く同一条件で印加される場合、横軸に示す入力バイアス電流Iinの増加につれてその入力電圧Vinが増加する。Iinが約2.5mAより大きくなると、トランジスタQ1又はQ2のベースにバイアス電流Ibが流れ始め、太線34で示すようにVinの傾きが変化して増加傾向が緩和される。Icは、入力電流Iinが0mA~約2.5mAの範囲において、Ibが小さい場合にはその大きさを考慮する必要がないため、破線30で示すように、電流源Is1に流れる電流の1/2の大きさ約2.5mAの電流が流れる。しかしながら、入力電流Iinが約2.5mAから5mAの範囲において、実線32で示すようにIbが大きくなると、電流源Is1を流れる電流はIbを吸収するため、Icはその分減少する。このとき、トランジスタQ1又はQ2のVceは、点線36で示すように、ほぼ0となる。これにより、トランジスタQ1又はQ2は飽和領域に達するため、所望の増幅動作が不安定になってしまう。このように、TIAのような電子回路及び光受光回路では、入出力のオフセットを補償することが求められている。また、入力電流が増大しても増幅動作を可能とすることが求められている。以下に、上記2つの課題を解決する本発明の実施例について、図面を用いて詳細に説明する。図6を参照して、実施例1に係るオフセット補償回路を備える光受光回路の構成の一例を説明する。図6は、実施例1に係るオフセット補償回路を備える光受光回路110の回路図である。図6において、先に説明した構成と同一の構成については、同一の符号を付して以下の説明を省略する。図6のように、光受光回路110は、TIA40と、PD1及びPD2と、を備える。TIA40は、図2に示すTIA10と、差動回路18とを備える。差動回路18は、トランジスタQ7及びQ8と、電流源Is5と、を有し、オフセット補償回路として機能する。図6のTIA40のように、TIA10の入力側に、トランジスタQ7及びQ8からなる差動対が接続される。トランジスタQ7及びQ8は、コレクタが入力端子Inp及びInnにそれぞれ接続され、エミッタが共に電流源Is5に接続される。トランジスタQ7及びQ8のベースには、オフセットを補償するための信号I3及びI4がそれぞれ入力される。トランジスタQ7及びQ8からなる差動対を流れる電流の和であって、電流源Is5を流れる電流以下、共通電流の大きさは、電流源Is5に入力される制御信号I2により制御される。制御信号I2は、入力電流の和に比例した信号である。図6のTIA40の構成によれば、TIA10の入力側でオフセットを補償することができる。オフセットを補償するときのTIA10の差動対のバイアスのアンバランスを抑圧することができる。図7を参照して、実施例1に係るオフセット補償回路を備える光受光回路の具体例を説明する。図7は、実施例1に係るオフセット補償回路を備える光受光回路120の回路図である。図7において、先に説明した構成と同一の構成については、同一の符号を付して以下の説明を省略する。図7のように、光受光回路120は、TIA60と、PD1及びPD2と、を備える。TIA60は、TIA10と、アンプ50及び52と、オフセット補償回路として機能する差動回路18と、を備える。アンプ50は、例えばリミッティングアンプであり、TIA10が出力する微小な差動信号を一定の電圧に増幅して、アンプ52に出力する。アンプ52は、アンプ50から入力される差動信号を増幅して、出力端子Outp及びOutnと、差動回路18が有するアンプ54とに出力する。差動回路18は、アンプ54と、コンデンサC1及びC2と、トランジスタQ7及びQ8からなる差動対と、トランジスタQ9と、アンプ56と、抵抗R5及びR6と、を備える。アンプ54は、アンプ52から入力される差動信号からオフセット信号を補償する信号を生成して、トランジスタQ7及びQ8からなる差動対に出力する。コンデンサC1及びC2は、アンプ54が出力する信号から電圧変動等のノイズを除去する。トランジスタQ7及びQ8からなる差動対は、図6と同様である。トランジスタQ9、コンデンサC3、アンプ56並びに抵抗R5及びR6は、図6の電流源Is5に相当する。アンプ56は、入力端子Inp、Innの平均の電位を検知、増幅して、トランジスタQ9に出力する。コンデンサC3は、アンプ56が出力する信号から電圧変動等のノイズ、あるいは、入力端子Inp、Innに現れる信号周波数成分を除去する。トランジスタQ9は、アンプ56が出力する信号がベースに入力され、ベースに入力される信号に応じた電流がコレクタ-エミッタ間を流れる。差動回路18において、入力端子Inp及びInnに現れる差動入力の平均値の上昇が、抵抗R5及びR6を介してアンプ56で検出される。差動入力の平均値が上昇すると、トランジスタQ7及びQ8からなる差動対を流れるコレクタ電流が大きくなる。すなわち、差動入力の一部の電流は、トランジスタQ7及びQ8からなる差動対に引き抜かれるため、入力信号の平均値の上昇が抑圧される。よって、線形で動作できる入力信号の範囲が狭くならず、安定したバイアスで動作させることができる。図8を参照して、実施例1に係る入出力のオフセットが生じる場合のシミュレーション結果の一例を説明する。図8は、実施例1に係る図7のTIA10が有するトランジスタQ1及びQ2のコレクタ電流の、入力電流に対する変化を示すグラフである。図8の横軸は入力電流、縦軸はコレクタ電流である。シミュレーションにおいて入出力のオフセットが生じる条件は、図4で説明したシミュレーションの条件と同じとしている。また、図8では、図4と同様にコレクタ電流の最大値が2となるように規格化した値を示している。図8において、黒丸で示されている各解析点を結んだ実線32及び34は、それぞれトランジスタQ1及びQ2のコレクタ電流の変化を示す。実線32及び34のように、トランジスタQ1及びQ2のコレクタ電流は、入力電流に対して共に一定となっている。よって、差動入力に大きなオフセットが生じている場合であっても、入力レベルの上昇が抑圧されてオフセットが好適補償される。図9を参照して、実施例1に係るトランジスタQ1及びQ2のコレクタ-ベース間電圧の入力電流に対する変化のシミュレーション結果を説明する。図9は、実施例1に係るトランジスタQ1及びQ2のコレクタ-ベース間電圧の入力電流に対する変化のシミュレーション結果の一例を示すグラフである。図9の横軸は入力電流[mA]、縦軸はトランジスタQ1及びQ2のコレクタ-ベース間電圧[V]である。このシミュレーションでは、入力電流にアンバランスがなく、トランジスタQ1及びQ2には同じ大きさの入力電流が流れると仮定している。図9の実線38は、図7に示すTIA60のコレクタ-ベース間電圧の入力電流に対する変化を示している。実線38より、コレクタ-ベース電圧の低下が抑圧されている。よって、TIA60は、飽和領域に達することなく、増幅動作を行うことができる。これに対して、図9の破線36は、図7に示すTIA60から、破線29で囲った部分の構成抵抗R5及びR6並びにアンプ56を除いた場合のコレクタ-ベース間電圧の入力電流に対する変化を示している。破線36より、入力電流が増加すると、コレクタベース電圧が負になってしまう。この場合、トランジスタQ1及びQ2は飽和領域に達して、TIA60は所望の増幅動作を行うことができない。実施例1によれば、電子回路であるTIA40は、図6のように、差動トランスインピーダンスアンプであるTIA10と、差動回路18と、を備える。TIA10は、相補的な入力電流を、相補的な電圧信号に変換して出力する。オフセット補償回路として機能する差動回路18は、TIA10の出力を入力し、出力がTIA10の入力に接続される差動回路であって、差動回路18の電流源Is5が入力電流の平均値である信号I2に基づいて制御される。これにより、TIA10の入力側でオフセットを補償することができる。実施例1によれば、差動回路18は、図6のように、それぞれのコレクタがTIA10の入力に接続され、オープンコレクタ型の出力を行うトランジスタ対であるトランジスタQ7及びQ8を有する。TIA10は、図2のように、差動増幅回路12と、差動増幅回路12の出力を受ける一対のエミッタフォロワ回路14と、各々の一端が一対のエミッタフォロワ回路の出力に接続され、各々の他端が差動増幅回路12の入力に接続される一対の帰還抵抗である抵抗R3及びR4と、を有する。実施例1において、図6及び図7のように、TIA40及び60の入力端子Inp及びInnに、一対の受光素子PD1及びPD2を設けて、光受光回路110及び120を構成するようにしてもよい。一対の受光素子PD1及びPD2は、受信する相補的な光信号に応じて相補的な光電流を入力端子Inp及びInnにそれぞれ出力する。TIA10は、一対の受光素子PD1及びPD2が出力する相補的な光電流を、相補的な電気信号である差動出力に変換して出力するようにしてもよい。実施例1によれば、差動入力は、抵抗R5及びR6を介してその平均値が検出される。ここで、図10を参照して、差動入力の平均値の検出方法の他の例を説明する。図10は、実施例1に係る差動入力の平均値を検出する構成の一例を示す説明図である。図10の光受光回路70は、IC72と、一対の受光素子PD1及びPD2とを備える。IC72は、入力端子Inp及びInnと、端子Inp’及びInn’とを有する。IC72の内部では、入力端子Inp及びInnに、TIA40が接続される。端子Inp’及びInn’は、抵抗R7を介して共通の電源Vccと接続される接続点M1と接続される。入力端子Inpと端子Inp’は、それぞれPD1のアノード及びカソードが接続される。同様に、入力端子Innと端子Inn’は、それぞれPD2のアノード及びカソードが接続される。接続点M1では、PD1及びPD2が出力する光電流の和が検出される。接続点M1における光電流の和を検出する回路を設けて、検出した光電流の和に基づいて、TIA40が備える電流源を流れる共通電流を制御するようにしてもよい。なお、和と平均とは、スカラーによる除算の有無の違いだけであり、実質的に同じである。よって、光電流の平均値の代わりに、光電流の和を検出する検出回路を設けるようにしてもよい。図11を参照して、差動入力の平均値の検出方法の例を説明する。図11は、実施例1に係る差動入力の平均値を検出する構成の一例を示す説明図である。図11は、図2に示すTIA10の変形例であるTIA11を示す。TIA11は、TIA10と比較して、エミッタフォロワ回路15の構成が異なる。その他の構成については、同一の符号を付して説明を省略する。エミッタフォロワ回路15は、図2のエミッタフォロワ回路14と比較して、トランジスタQ3及びQ4のコレクタが共通に、抵抗R8を介して電源Vccと接続される接続点M2に接続されている点が異なる。例えば、入力端子Inp及びInnに入力される差動入力の和が大きくなった場合、入力電流は抵抗R3、R4を介してエミッタフォロワ回路15の定電流源Is2及びIs3に流れ込むので、電源Vccから供給される電流は小さくなる。すなわち、トランジスタQ3及びQ4のコレクタ電流が入力電流の分だけ小さくなるため、抵抗R8の電圧降下は小さくなる。ゆえに、接続点M2の電圧は高くなる。すなわち、差動入力の平均値が、接続点M2の電圧として検出される。接続点M2の電圧とは、TIA11の相補的電圧信号の平均値である。このように、差動入力の平均値の代わりに、TIA11の相補的電圧信号の平均値を検出する検出回路を設けて、この回路が検出するTIA11の相補的出力の平均値に基づいて、TIA40が備える電流源を流れる共通電流を制御するようにしてもよい。以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。