"第1の基板領域に対応して形成され、第1電位の第1ノードと出力ノードとの間に接続された抵抗体を含む第1の抵抗と、第2の基板領域に対応して形成され、前記出力ノードと第2電位の第2ノードとの間に接続された抵抗体を含む第2の抵抗とを有し、前記第1の基板領域は、前記第1ノードに接続され、前記第2の基板領域は、前記第1の抵抗に設定された分圧ノードに接続されていることを特徴とする半導体装置。前記分圧ノードは、前記第1電位と前記第2電位の間の中間電圧を生成するように設定される、ことを特徴とする請求項1に記載の半導体装置。前記分圧ノードは、前記第1ノードと前記出力ノードの間の抵抗値と、前記第2ノードと前記出力ノードの間の抵抗値が互いに等しくなるように設定される、ことを特徴とする請求項1又は2に記載の半導体装置。前記第1の抵抗は、前記第1ノードと前記出力ノードの間に直列接続された複数の抵抗体を含み、前記分圧ノードは前記複数の抵抗体の間のノードのうちの何れか1つのノードに設定される、ことを特徴とする請求項1~3のうちの何れか一に記載の半導体装置。前記第1の抵抗に、互いに異なる分圧電圧を生成するように設定された複数の分圧ノードと、前記複数の分圧ノードのうちの1つを前記第2の基板領域に接続する選択手段と、を含むことを特徴とする請求項1~3のうちの何れか一に記載の半導体装置。前記第1のノードと前記第2の基板領域の間に接続された容量を含むことを特徴とする請求項1~5のうちの何れか一に記載の半導体装置。前記容量の容量値は、前記第2の基板領域における寄生容量の容量値と等しく設定されることを特徴とする請求項6に記載の半導体装置。前記抵抗体は、前記基板領域に形成された拡散領域であることを特徴とする請求項1~7のうちの何れか一に記載の半導体装置。前記抵抗体は、前記基板領域上に絶縁膜を介して形成された半導体薄膜であることを特徴とする請求項1~7のうちの何れか一に記載の半導体装置。第1の電圧が供給されるノードと出力ノードとの間に接続された第1の抵抗と、前記第1の電圧と異なる第2の電圧が供給されるノードと前記出力ノードとの間に接続された第2の抵抗と、を含み、前記第1の抵抗は、前記第1の電圧が供給される第1の基板領域と、前記第1の基板領域に対応して形成された第1の抵抗体を含み、前記第2の抵抗は、前記第1の抵抗体に設定された分圧ノードに接続された第2の基板領域と、前記第2の基板領域に対応して形成された第2の抵抗体を含み、前記出力ノードから、前記第1の抵抗と前記第2の抵抗の抵抗比に応じて前記第1の電圧と前記第2の電圧との間を分圧した分圧電圧を生成する、ことを特徴とする分圧回路。ところで、分圧抵抗を拡散抵抗やポリシリコン抵抗で構成した場合、抵抗毎に両端にかかる電圧が異なる。このため、同じ形状に形成した複数の抵抗体において、両端子と基板領域との間の電位差が抵抗毎に異なる場合がある。拡散抵抗やポリ抵抗は、基板領域の電位と端子の電位との差によって空乏層の広がりが変るため、抵抗値の変化率が基板領域と端子の電位差に応じて変化する。従って、抵抗値が同一となるように形成した2つの抵抗を直列に接続し、2つの抵抗の間のノードから分圧電圧を得る場合、高電位側の抵抗における抵抗値の変化量と、低電位側の抵抗における抵抗値の変化量が互いに異なる。従って、同じ形状の抵抗体を形成しても2つの抵抗値の抵抗比が異なることになり、所望の電圧が得られない場合がある。本発明の一観点によれば、第1の基板領域に対応して形成され、第1電位の第1ノードと出力ノードとの間に接続された抵抗体を含む第1の抵抗と、第2の基板領域に対応して形成され、前記出力ノードと第2電位の第2ノードとの間に接続された抵抗体を含む第2の抵抗とを有し、前記第1の基板領域は、前記第1ノードに接続され、前記第2の基板領域は、前記第1の抵抗に設定された分圧ノードに接続される。本発明の一観点によれば、複数の抵抗の変化率差を抑制することができる。第一実施形態以下、第一実施形態を図1~図6に従って説明する。図1に示すように、半導体装置10には分圧回路11が形成されている。分圧回路11は、入力電圧Vinを供給する配線21と、入力電圧Viよりも低い所定の基準電圧Vs例えば接地電位0Vを供給する配線22との間に接続され、入力電圧Vinと基準電圧Vsとの間の出力電圧Voutを生成する。分圧回路11は、直列接続された2つの抵抗R1,R2を有している。第1の抵抗R1は、入力電圧Vinを供給する配線21と出力ノードN1との間に接続されている。第2の抵抗R2は、基準電圧Vsを供給する配線22と出力ノードN1との間に接続されている。第1の抵抗R1の抵抗値は、第2の抵抗R2の抵抗値よりも大きく設定されている。分圧回路11は、第1の抵抗R1の抵抗値と第2の抵抗R2の抵抗値との比抵抗比に応じて、入力電圧Vinと基準電圧Vsとの間を分圧した電圧を出力ノードN1に生成する。そして、分圧回路11は、出力ノードN1の電圧出力電圧Voutを出力する。第1の抵抗R1及び第2の抵抗R2は、例えば、拡散抵抗である。図2に示すように、P型の半導体基板10aにはN型のウェル領域31,32が形成されている。第1のウェル領域31にはP型の拡散領域33が形成されている。同様に、第2のウェル領域32にはP型の拡散領域34が形成されている。第1の抵抗R1は、N型のウェル領域31と、このウェル領域31に形成されたP型の拡散領域33を含む。同様に、第2の抵抗R2は、N型のウェル領域32と、このウェル領域32に形成されたP型の拡散領域34を含む。ウェル領域31は第1の基板領域の一例であり、ウェル領域32は第2の基板領域の一例である。拡散領域33は第1の抵抗体の一例であり、拡散領域34は第2の抵抗体の一例である。第1のウェル領域31と第2のウェル領域32は、半導体基板10aに、リンP,ヒ素As,アンチモンSb等の不純物ドナーを添加することにより形成される。第1の拡散領域33と第2の拡散領域34は、ウェル領域31,32に、ホウ素B,アルミニウムAl等の不純物アクセプタを添加することにより形成される。第1の拡散領域33の第1端子35図2において右側の端子には入力電圧Vinが供給される。第1の拡散領域33の第2端子36は第2の拡散領域34の第1端子37と低抵抗の配線により接続されている。第2の拡散領域34の第2端子38には基準電圧Vsが供給される。第1のウェル領域31には、入力電圧Vinが供給される。第2のウェル領域32は、第1の拡散領域33に設定された分圧ノードNdと低抵抗の配線により接続されている。従って、第2のウェル領域32には、第1の拡散領域33の第1端子35の電圧と第2端子36の電圧との間の電圧であって、設定された分圧ノードNdの位置に応じて第1端子35の電圧と第2端子36の電圧とを分圧した電圧が供給される。また、第1の拡散領域33と第2の拡散領域34はそれぞれ抵抗体として機能する。そして、第1の拡散領域33と第2の拡散領域34は直列に接続され、第1の拡散領域33の第1端子35には入力電圧Vinが供給され、第2の拡散領域34の第2端子38には基準電圧Vsが供給される。従って、第2のウェル領域32には、第1の拡散領域33及び第2の拡散領域34の抵抗値と、設定された分圧ノードNdの位置に応じて、入力電圧Vinと基準電圧Vsの間の電位差を分圧した電圧分圧電圧が供給される。なお、各拡散領域33,34における端子35~38、ウェル領域31,32においてバイアス電圧が供給される接続点、分圧ノードNdは、配線と接続されるビアViaやプラグ等のコンタクト、又はコンタクトが接続された部分を示す。第1の拡散領域33に設定された分圧ノードNdの位置は、入力電圧Vinと基準電圧Vsとの間の中間の電圧が発生する箇所に設定されている。例えば、基準電圧Vsを接地電位0Vとすると、入力電圧Vinの2分の11/2の電圧=Vin/2の電圧が発生する位置である。この中間電圧Vcは、第2の抵抗R2のウェル領域32に供給される。従って、第2の抵抗R2は、高電位側の端子37における電圧、つまり出力電圧Voutと、低電位側の端子38における電圧Vsと、ウェル領域32に供給される中間電圧Vcに応じた変化率にて抵抗値が変化する。なお、第1の抵抗R1は、高電位側の端子35における電圧、つまり入力電圧Vinと、低電位側の端子36における電圧、つまり出力電圧Voutと、ウェル領域32に供給される電圧、つまり入力電圧Vinに応じた変化率にて抵抗値が変化する。なお、上記の分圧ノードNdの位置は、半導体装置10のレイアウトにおいて、図2に示すように、分圧ノードNdと高電位側の電圧Vinが供給される端子35との間の抵抗値と、分圧ノードNdと低電位側の電圧Vsが供給される端子38との間の抵抗値とが等しくなるように設定されている。つまり、端子35と端子38との間の抵抗を、互いに抵抗値が等しい2つの抵抗に分割する点が、分圧ノードNdとして設定される。このように、第2の抵抗R2のウェル領域32に中間電圧Vcを供給することで、第1の抵抗R1の抵抗値の変化率は、第2の抵抗R2の抵抗値の変化率とほぼ等しくなる。この現象は、抵抗の変化が空乏層によるものと仮定し、実際に簡易モデルにて空乏層の体積を計算した結果、予想通りの結果が得られた。よって理論計算とよく一致している。言い換えれば、第1の抵抗R1における分圧ノードは、第1の抵抗R1において形成される空乏層体積と、第2の抵抗R2において形成される空乏層体積を互いに等しくするように設定されている。図4に示すように、抵抗R0において、抵抗体として働く拡散領域41の両端における電圧をV1,V2とする。なお、第1の電圧V1は第2の電圧V2より高い電圧とする。そして、抵抗R0において、ウェル領域42の電圧ウェル電圧をV3とする。抵抗R0において、ウェル電圧V3を第1の電圧V1と等しいV3=V1場合において、ウェル電圧V3と低電位側の第2の電圧V2との差の絶対値ΔV=|V3-V2|に対する拡散領域41における抵抗値の変化率ΔRは、図5の曲線43にて表される。これに対し、ウェル電圧V3が第1の電圧V1と異なるV3≠V1場合、差電圧ΔVに対する拡散領域41における抵抗値の変化率ΔRは、図5の曲線44にて表される。従って、図3aに示すように、抵抗値が等しい2つの抵抗51,52を直列に接続して分圧回路50aを構成する。両抵抗51,52のウェル領域には、高電位側の端子に供給される電圧Vinが供給される。従って、抵抗52のウェル領域には、高電位側の端子における電圧Voutより高い電圧Vinが供給される。従って、抵抗51の低電位側の端子における電圧Voutとウェル領域に供給される電圧Vinとの差電圧は、抵抗52における電圧Vsとウェル電圧Vinとの差電圧が異なる。このため、両抵抗51,52における抵抗値の変化率ΔRは異なる。例えば、図3bに示すように、抵抗値が等しい2つの抵抗51,52において、各抵抗51,52のウェル領域を、それぞれの高電位側の端子に接続する。これにより、高電位側の第1の抵抗51における各端子間の電位差は、低電位側の第2の抵抗52における各端子間の電位差とそれぞれ等しくなる。この結果、第1の抵抗51における抵抗値の変化率は、第2の抵抗52における抵抗値の変化率と等しくなる。しかし、この接続方法は、高電位側の第1の抵抗51の抵抗値と低電位側の第2の抵抗52の抵抗値が互いに等しい、つまり、入力電圧Vinを1/2に分圧する場合に有効である。出力端子に対して高電位側の抵抗値と低電位側の抵抗値が互いに異なる場合、それぞれの抵抗における抵抗値の変化率は異なる。なお、第1の抵抗R1及び第2の抵抗R2を半導体薄膜としてもよい。図6に示すように、P型の半導体基板60には2つのN型ウェル領域61,62基板領域が形成されている。基板60上には、絶縁膜63が形成されている。絶縁膜63は例えば酸化シリコン膜である。絶縁膜63上には、第1のウェル領域61に対応する半導体薄膜64と、第2のウェル領域62に対応する半導体薄膜65が形成されている。これらの半導体薄膜64,65は、例えば、多結晶シリコンポリシリコン膜、不純物を添加したポリシリコン膜、である。半導体薄膜64,65は抵抗体の一例である。半導体薄膜64の第1端子66図6において右側の端子には入力電圧Vinが供給される。第1の半導体薄膜64の第2端子67は第2の半導体薄膜65の第1端子68と低抵抗の配線により接続されている。第2の半導体薄膜65の第2端子69には基準電圧Vsが供給される。第1の半導体薄膜64に対応する第1のウェル領域61には、入力電圧Vinが供給される。第2の半導体薄膜65に対応する第2のウェル領域62は、第1の半導体薄膜64に設定された分圧ノードNdと低抵抗の配線により接続されている。従って、第2のウェル領域62に供給されるバイアス電圧は、高電位側の入力電圧Vinと低電位側の基準電圧Vsとの間の中間電圧Vc=VinVs/2となる。以上記述したように、本実施形態によれば、以下の効果を奏する。1分圧回路11は、直列接続された2つの抵抗R1,R2を有している。第1の抵抗R1は、入力電圧Vinを供給する配線21と出力ノードN1との間に接続されている。第2の抵抗R2は、基準電圧Vsを供給する配線22と出力ノードN1との間に接続されている。第1の抵抗R1は、P型の半導体基板10aに形成されたN型のウェル領域基板領域31と、このウェル領域31に形成されたP型の拡散領域33を含む。第2の抵抗R2は、P型の半導体基板10aに形成されたN型のウェル領域32と、このウェル領域32に形成されたP型の拡散領域34を含む。第1のウェル領域31には、入力電圧Vinが供給される。第2のウェル領域32は、第1の拡散領域33に設定された分圧ノードNdと接続されている。拡散第1の抵抗R1は、入力電圧Vinと、出力電圧Voutと、ウェル領域31に供給される入力電圧Vinに応じた変化率にて抵抗値が変化する。第2の抵抗R2は、出力電圧Voutと、基準電圧Vsと、分圧ノードNdにおける中間電圧Vcに応じた変化率にて抵抗値が変化する。中間電圧Vcの値に応じて、第1の抵抗R1における抵抗値の変化率と、第2の抵抗R2における抵抗値の変化率との差が変化する。従って、中間電圧Vcを適宜設定することにより、第1の抵抗R1の抵抗変化率と第2の抵抗R2の抵抗変化率との差を少なくすることができる。2分圧ノードNdは、分圧ノードNdと高電位側の電圧Vinが供給される端子35との間の抵抗値と、分圧ノードNdと低電位側の電圧Vsが供給される端子38との間の抵抗値とが等しくなるように設定されている。第2のウェル領域62に供給されるバイアス電圧は、高電位側の入力電圧Vinと低電位側の基準電圧Vsとの間の中間電圧Vc=VinVs/2となる。この結果、第1の抵抗R1の抵抗値の変化率と、第2の抵抗R2の抵抗値の変化率を、ほぼ等しくすることができる。第二実施形態以下、第二実施形態を図7~図9に従って説明する。なお、上記の実施形態と同様の部材については同じ符号を付して、その説明の全て又は一部を省略する。図7に示すように、半導体装置70には分圧回路71が形成されている。分圧回路71は、入力電圧Vinを供給する配線21と、入力電圧Viよりも低い所定の基準電圧Vs例えば接地電位0Vを供給する配線22との間に接続され、入力電圧Vinと基準電圧Vsとの間の出力電圧Voutを生成する。分圧回路11は、直列接続された2つの抵抗R11,R12を有している。第1の抵抗R11は、入力電圧Vinを供給する配線21と出力ノードN1との間に接続されている。第2の抵抗R12は、基準電圧Vsを供給する配線22と出力ノードN1との間に接続されている。第1の抵抗R11の抵抗値は、第2の抵抗R12の抵抗値の整数倍例えば4倍に設定されている。つまり、第1の抵抗R1は、第2の抵抗R12の抵抗値と等しい4つの単位抵抗Ra,Rb,Rc,Rdを含む。各単位抵抗Ra~Rdは、入力電圧Vinを供給する配線21と、出力ノードN1との間に直列に接続されている。分圧回路11は、第1の抵抗R11の抵抗値と第2の抵抗R12の抵抗値との比抵抗比に応じて、入力電圧Vinと基準電圧Vsとの間を分圧した電圧を出力ノードN1に生成する。そして、分圧回路11は、出力ノードN1の電圧出力電圧Voutを出力する。第1の抵抗R11及び第2の抵抗R12は、例えば、拡散抵抗である。即ち、第1の単位抵抗Raは、拡散領域Ra1とウェル領域Ra2を有している。同様に、第2の単位抵抗Rbは、拡散領域Rb1とウェル領域Rb2を有している。また、第3の単位抵抗Rcは、拡散領域Rc1とウェル領域Rc2を有している。また、第4の単位抵抗Rdは、拡散領域Rd1とウェル領域Rd2を有している。そして、第2の抵抗R12は、拡散領域R12aとウェル領域R12bを有している。各拡散領域Ra1~Rd1,R12aは、互いに同じ抵抗値となるように形成されている。第1の抵抗R11に含まれる各単位抵抗Ra~Rdのウェル領域Ra2~Rd2には、入力電圧Vinが供給される。そして、第2の抵抗R12のウェル領域は、第1の抵抗R11に設定された分圧ノードNdと接続されている。この分圧ノードNdは、入力電圧Vinを伝達する配線21と、基準電圧Vsを伝達する配線22との間に直列接続される複数の単位抵抗Ra~Rd,R2のうち、中間位置の単位抵抗Rcに設定されている。上記したように、単位抵抗Ra~Rdのウェル領域Ra2~Rd2には、入力電圧Vinが供給される。従って、各ウェル領域Ra2~Rd2の電位は互いに等しい。このため、ウェル領域Ra2~Rd2を、1つの領域として形成することができる。つまり、図8に示すように、第1の抵抗R11に含まれる4つの単位抵抗Ra~Rdは、1つのウェル領域81に形成されている。各単位抵抗Ra~Rdは、複数図8において8個の拡散領域82をそれぞれ含む。各拡散領域82は、それぞれ所定の方向に沿って延びる直方体状に形成されている。そして、複数の各拡散領域82は直列に接続されている。ウェル領域81は半導体基板シリコンにP型の不純物例えば、リンPを添加することにより形成される。拡散領域82は、ウェル領域にN型の不純物例えば、ホウ素Bを添加することにより形成されている。同様に、第2の抵抗R12は、1つのウェル領域83に形成された複数図8において8個の拡散領域84を含む。複数の各拡散領域84は直列に接続されている。第2の抵抗R12に含まれる拡散領域84は、第1の抵抗R11に含まれる拡散領域82と同じ抵抗値を持つように形成されている。第1の抵抗R11に含まれる拡散領域82と第2の抵抗R12に含まれる拡散領域84を接続する配線85は、入力電圧Vinと基準電圧Vsを、拡散領域82,84の抵抗値により分圧した分圧電圧を生成する出力ノードとなる。そして、入力電圧Vinと基準電圧Vsの中間の単位抵抗Rcに含まれる2つの拡散領域82a,82bは、低抵抗の配線86により互いに接続される。この配線86は、入力電圧Vinを伝達する配線21と、基準電圧Vsを伝達する配線22との間の中間に位置し、この配線86における電圧は、入力電圧Vinと基準電圧Vsの間の中間電圧である。従って、この配線86は、入力電圧Vinと基準電圧Vsとの間の中間電圧Vcを生成する分圧ノードとなる。そして、この配線86は、第2の抵抗R12のウェル領域83と配線87により接続されている。なお、図3bに示すように、ウェル領域が高電位側の電圧となる端子に接続された各抵抗の抵抗値は、互いに同様に変化する。従って、図9に示すように、複数図9において5個の抵抗91~95を直列に接続した分圧回路90は、図7に示す分圧回路71と同様に、入力電圧Vinと基準電圧Vsの間の電位差を分圧した電圧Voutを生成する。図9に示す分圧回路90に含まれる抵抗91~95は、ウェル領域の電圧が互いに異なる。従って、各抵抗91~95は、ウェル領域が互いに独立して電圧制御が可能なように、分離して形成される。従って、このように素子間分離された複数の抵抗91~94が形成された領域の面積は、図8に示すウェル領域81の面積よりも大きくなる。従って、図7及び図8に示すように形成された分圧回路71は、図9に示す分圧回路90と比べ、占有面積が小さくなる。このため、図7に示す分圧回路71は、占有面積の増加を抑制することができる。以上記述したように、本実施形態によれば、以下の効果を奏する。1第1の抵抗R11は、直列接続された複数の単位抵抗Ra~Rdを含む。各単位抵抗Ra~Rdのウェル領域Ra2~Rd2には入力電圧Vinが供給される。従って、単位抵抗Ra~Rdの拡散領域Ra1~Rd1を1つのウェル領域81に形成することができる。この結果、各単位抵抗91~94のウェル領域を互いに分離して形成する場合と比べ、占有面積が小さくなる。この結果、半導体装置70の面積の増加を抑制することができる。2各単位抵抗Ra~Rdは、第2の抵抗R12の抵抗値と等しく設定されている。そして、各単位抵抗Ra~Rd及び第2の抵抗R12は、直列接続された複数個詳しくは偶数個の拡散領域82,84を含む。従って、中間電圧Vcを生成する分圧ノードNdを容易に設定することができる。また、拡散領域82を接続する配線に分圧ノードNdを設定することができる。第三実施形態以下、第三実施形態を図10~図13に従って説明する。なお、上記の各実施形態と同様の部材については同じ符号を付して、その説明の全て又は一部を省略する。図10に示すように、半導体装置100に形成された分圧回路101は、第1の抵抗R1と、第2の抵抗R2と、容量C1を含む。容量C1の第1端子は、入力電圧Vinを伝達する配線21と接続され、第2端子は第2の抵抗R2のウェル領域32分圧ノードNdに接続されている。図11に示すように、第2の抵抗R2は、P型の半導体基板100aに形成されたN型のウェル領域32を含み、このウェル領域32にP型の拡散領域34が形成されている。この半導体装置100は、ウェル領域32と半導体基板100aとの間に形成される寄生容量接合容量C0を含む。この寄生容量C0は、等価的に、図10に示すように、第2の抵抗R2のウェル領域32と、低電位側の基準電圧Vsを伝達する配線22との間に接続される。そして、この寄生容量C0と、第1の抵抗R1及び第2の抵抗R2は、寄生RC回路を形成する。この寄生RC回路は、入力電圧Vinの変化に対して、分圧ノードNdの電圧変化に遅延を与える。即ち、図10に示す分圧回路101において、容量C1を除く回路素子は、図12に示す等価回路101aとして表される。この分圧回路101a等価回路は、入力電圧Vinを伝達する配線21と基準電圧Vsを伝達する配線22との間に直列接続された抵抗R3,R4を含む。抵抗R3,R4間のノード分圧ノードNdには寄生容量C0が接続される。この分圧回路101a等価回路において、分圧ノードNdの電圧Vcは、入力電圧Vinの供給後、に従って変化する。この分圧ノードNdの電圧Vcの変化を図13に示す。図12に示す等価回路101aにおいて、例えば、中間電圧Vcを21[V]、抵抗R3,R4の抵抗値を10.5M[Ω]、寄生容量C0の容量値を8×10-11[F]とすると、中間電圧Vcは、入力電圧Vinが供給されてから約3~4mSミリ秒遅れて所定の電圧=21Vに到達する。例えば、入力電圧Vinは、数μSマイクロ秒で0[V]から所定の電圧まで変化するのに対し、中間電圧Vcは数mSミリ秒、遅れて到達する。これに対し、図10に示す分圧回路101は容量C1を含み、この容量C1は、第2の抵抗R2のウェル領域32と、入力電圧Vinを伝達する配線21との間に接続されている。従って、容量C1と寄生容量C0は、入力電圧Vinを伝達する配線21と、基準電圧Vsを伝達する配線22との間に直列に接続される。このため、容量C1の容量値と、寄生容量C0の容量値とを互いに等しく設定すると、容量C1と寄生容量C0との間のノードの電位は、入力電圧Vinと基準電圧Vsの中間電圧=VinVs/2となる。この結果、分圧ノードNdの電圧Vc、即ち第2の抵抗R2のウェル領域32に加わる電圧ウェル電圧は、入力電圧Vinの変化に対してほぼ0秒の遅延にて変化する。つまり、寄生容量C0と等しい容量値の容量C1を接続することにより、第2の抵抗R2のウェル領域32に供給する中間電圧Vcは、入力電圧Vinに追従する。以上記述したように、本実施形態によれば、以下の効果を奏する。1第2の抵抗R2のウェル領域32には容量C1の一端が接続され、容量C1の他端には入力電圧Vinが供給される。第2の抵抗R2のウェル領域32と、半導体基板100aとの間に寄生容量C0が形成される。そして、容量C1の値は、寄生容量C0の値と等しく設定される。従って、容量C1と寄生容量C0との間のノードは、入力電圧Vinと基準電圧Vsの中間電圧となる。この結果、第2の抵抗R2のウェル領域32に供給する中間電圧Vcを、入力電圧Vinに追従させることができる。第四実施形態以下、第四実施形態を図14,図15に従って説明する。なお、上記の各実施形態と同様の部材については同じ符号を付して、その説明の全て又は一部を省略する。図14に示すように、半導体装置110に形成された分圧回路111は、第1の抵抗R11aと、第2の抵抗R12と、容量C1と、複数図において3個のスイッチ121,122,123を含む。第1の抵抗R11aには、複数図において3個の分圧ノードNd1,Nd2,Nd3が設定されている。各分圧ノードNd1~Nd3は、それぞれ対応するスイッチ121~123の第1端子に接続されている。各スイッチ121~123の第2端子は共通に接続され、その接続点は第2の抵抗R12のウェル領域83に接続されている。スイッチ121~123は選択手段の一例である。図15に示すように、第1の抵抗R11aは、4つの単位抵抗Ra,Rb,Rc,Rdを含む。各スイッチ121,122,123は、単位抵抗Rcに含まれる拡散領域82を接続する配線87,88,89と接続される。各スイッチ121~123は、例えば、レジスタの設定によりオンオフされるトランジスタである。レジスタは、例えば不揮発性メモリやヒューズにより設定される。従って、スイッチ121~123をオンオフを設定することにより、複数の分圧ノードNd1~Nd3のうちの1つが選択され、その選択された分圧ノードにおける電圧が第2の抵抗R12のウェル領域83に供給される。このように、複数の分圧ノードNd1~Nd3のうちの1つを選択可能とすることにより、第2の抵抗R2のウェル領域83に対して最適な中間電圧Vcを供給することができる。以上記述したように、本実施形態によれば、以下の効果を奏する。1第1の抵抗R11aに複数の分圧ノードNd1~Nd3を設定し、スイッチ121~123により、複数の分圧ノードNd1~Nd3のうちの何れか1つを選択して第2の抵抗R12のウェル領域32に接続する。これにより、第2の抵抗R2のウェル領域83に対して最適な中間電圧Vcを供給することができる。第五実施形態以下、第五実施形態を図16に従って説明する。なお、上記の各実施形態と同様の部材については同じ符号を付して、その説明の全て又は一部を省略する。図16に示すように、半導体装置130に形成された分圧回路131は、基準電圧Vsより低い入力電圧Vi2を分圧した電圧Vo2を出力する。この分圧回路131は、入力電圧Vi2が供給される第1の抵抗R21と、この第1の抵抗R21と直列接続された第2の抵抗R22を含む。第2の抵抗R22には基準電圧Vsが供給される。そして、分圧回路131は、第1の抵抗R21と第2の抵抗R22との間の出力ノードN1から、第1の抵抗R21の抵抗値と第2の抵抗R22の抵抗値に応じて、入力電圧Vi2と基準電圧Vsとの間の分圧電圧Vo2を生成する。第1の抵抗R21と第2の抵抗R22は、例えば、拡散抵抗である。そして、第1の抵抗R21と第2の抵抗R22は、N型の拡散領域を含む。つまり、半導体基板にはP型のウェル領域が形成され、P型のウェル領域にN型の拡散領域が形成される。そして、第1の抵抗R21のウェル領域には入力電圧Vi2が供給される。第2の抵抗R22のウェル領域は、第1の抵抗R21に設定された分圧ノードNdと接続される。P型の拡散領域を含む抵抗の場合、この拡散領域を形成するウェル領域に対して、拡散領域に生じる電圧以上のバイアス電圧を供給することが好ましい。例えば、図3abに示すように、ウェル領域を高電位側の電圧が供給される端子に接続する。これは、PN接合によるダイオードが機能しないようにするためである。従って、N型の拡散領域を含む抵抗の場合、拡散領域を形成するP型のウェル領域に対して、拡散領域に加わる電圧以下のバイアス電圧を供給することが好ましい。なお、各抵抗R21,R22における端子電圧は相対的なものである。従って、2つの入力電圧に対して、中間電圧Vcより高い分圧電圧を得る用途では、このN型の拡散領域を含む抵抗を用いた分圧回路を用いることができる。以上記述したように、本実施形態によれば、以下の効果を奏する。1N型の拡散領域を含む抵抗R21,R22においても、抵抗R22のウェル領域に、中間電圧Vcを供給することにより、抵抗R21,R22の抵抗変化率の差を抑制することができる。なお、上記各実施形態は、以下の態様で実施してもよい。第五実施形態と同様に、第二~第四実施形態の抵抗体をN型の拡散領域としてもよい。また、上記各実施形態において、抵抗体を図6に示すポリシリコン膜としてもよい。上記各実施形態において、エピタキシャル層等の基板領域に対応して拡散抵抗や半導体薄膜を形成するようにしてもよい。第三,第四実施形態に示す容量C1を、他の実施形態に適用してもよい。第二,第四実施形態において、第1の抵抗R1を、第2の抵抗R2の抵抗値と等しく直列に接続された単位抵抗Ra~Rdを含むとしたが、各単位抵抗の抵抗値を第2の抵抗R2の抵抗値と異なるように設定してもよい。第二,第四実施形態において、入力電圧Vinとなる配線21と、基準電圧Vsとなる配線22との間に偶数個の拡散領域が直列に接続されるように各拡散領域の抵抗値を設定する。これにより、分圧ノードNdを拡散抵抗を接続する配線に設定することで、容易に接続を行うことができる。また、分圧ノードNdの設定を容易にすることができる。上記各実施形態の分圧回路は、例えば、DC-DCコンバータに用いられる。図17に示すように、このDC-DCコンバータ140は、分圧回路141を含む。この分圧回路141は、例えば、図10に示す分圧回路101である。分圧回路141により生成される電圧Vaは、エラーアンプ142の反転入力端子に供給される。エラーアンプ142の非反転入力端子には、基準電圧Vrが供給される。エラーアンプ142は、基準電圧Vrと電圧Vaの差電圧を増幅した誤差電圧を出力する。PWM制御回路143は、誤差電圧に応じた相補なパルス信号S1,S2を生成する。ドライバ144は、パルス信号S1に応じた駆動信号をトランジスタT1のゲートに供給する。ドライバ145は、パルス信号S2に応じた駆動信号をトランジスタT2のゲートに供給する。両トランジスタT1,T2は例えばNチャネルMOSトランジスタである。トランジスタT1のソースには低電位電圧VSSが供給され、トランジスタT1のドレインはコイルL1の第1端子に接続されている。コイルL1の第2端子には高電位側の電源電圧VDDが供給される。トランジスタT1とコイルL1との間の接続点はトランジスタT2のソースに接続され、トランジスタT2のドレインは出力端子146に接続されている。出力端子146にはコンデンサC11の第1端子が接続され、コンデンサC11の第2端子には低電位電圧VSSが供給される。そして、出力端子146における電圧出力電圧Voutがフィードバック電圧Vfbとして分圧回路141に供給される。上記のPWM制御回路143とドライバ144,145には出力電圧Voutが供給される。まあ、PWM制御回路143とエラーアンプ142には電源電圧VDDが供給される。このDC-DCコンバータ140は、トランジスタT1をオンし、トランジスタT2をオフしてコイルL1にエネルギーを蓄積する。そして、トランジスタT1をオフし、トランジスタT2をオンしてコイルL1に蓄積したエネルギーを放出する。このような動作により、DC-DCコンバータ140は、高電位側の電源電圧VDDより高い出力電圧Voutを生成する。分圧回路141は、出力電圧Voutに応じた分圧電圧Vaを生成する。DC-DCコンバータ140は、分圧電圧Vaを基準電圧Vrと等しくするように、トランジスタT1,T2のオンオフ時間を制御する。従って、分圧回路141における抵抗R1,R2は、抵抗値の変動率が互いに等しいことが好ましい。変動率が異なると、分圧電圧Vaを生成する分圧比が変化し、所望の出力電圧Voutが得られなくなる。そして、分圧回路141に含まれる第2の抵抗R2のウェル領域32に接続された容量C1は、出力電圧Voutを短時間で安定化する。即ち、容量C1は、分圧回路141の第2の抵抗R2における寄生容量C0と直列に接続され、入力電圧フィードバック電圧Vfbに対して第2の抵抗R2のウェル領域に供給する電圧を追従させる。従って、出力電圧Voutは、入力電圧フィードバック電圧Vfbに追従して変化する。なお、容量C1を接続しない場合、分圧回路により生成される分圧電圧Vaは、上記第三実施形態で説明したように、入力電圧Vinの供給開始、つまりDC-DCコンバータの電源電圧VDDを供給してから、抵抗R1,R2の抵抗値と寄生容量C0の容量値に従って徐々に変化するため、出力電圧Voutも分圧電圧Vaに従って変化する。この時の出力電圧Voutは、図18の一点鎖線で示すように、容量C1を接続した場合と比べて緩やかに変化する。このように、容量C1を接続した分圧回路141により、DC-DCコンバータ140は、電源電圧VDDの投入後、速やかに安定した出力電圧Voutを生成することができる。そして、図17に示すDC-DCコンバータ140は、例えば、図19に示す電子機器150に含まれる。この電子機器150は、複数の周辺装置周辺LSIと表記151,152,153と、電源装置154と、DC-DCコンバータ140を含む。電源装置154は、電子機器150の駆動電源例えば、二次電池から供給される電圧に基づいて、各周辺装置151~153に、動作電圧を供給する。また、電源装置154は、動作電圧VDDをDC-DCコンバータ140に供給する。DC-DCコンバータ140は、動作電圧VDDを昇圧した出力電圧Voutを周辺装置153に供給する。この電子機器150は、例えば、デジタルカメラである。各周辺装置151~153は、画像処理装置、記憶装置例えば、ハードディスク装置HDD,不揮発性メモリ、モニタ画像を表示する表示装置やタッチパネル等の入出力装置、等である。デジタルカメラは、起動後に即座に撮影が可能となることが求められる。DC-DCコンバータ140は、電源電圧VDDに追従して変化する出力電圧Voutを生成する。従って、各周辺装置151~153における起動時間電源スイッチをオンしてから撮影可能となるまでに要する時間を短縮することができる。"