"第1主面と該第1主面と反対の第2主面とを有する半導体基板と、該半導体基板における第1主面の表層に形成された第1不純物領域と、前記第1主面の表層において、前記第1不純物領域にオーバーラップしない位置に形成され、前記第1不純物領域との間に電流が流れる第2不純物領域と、を有する素子と、前記半導体基板の第1主面のうち、前記第1不純物領域および前記第2不純物領域の間の領域を含む表面に形成された絶縁膜と、前記絶縁膜上の前記第1不純物領域および前記第2不純物領域の間に形成されたフィールドプレートと、を有する半導体装置であって、前記半導体基板の第1主面から、前記第1不純物領域および前記第2不純物領域よりも深い所定の深さにおいて、少なくとも前記第1不純物領域および前記第2不純物領域の間の領域に前記半導体基板と同一成分の非晶質層を有することを特徴とする半導体装置。前記半導体基板は、前記第2主面が、所定膜厚の埋込絶縁膜を介して支持基板に支持されたSOI構造を有することを特徴とする請求項1に記載の半導体装置。前記非晶質層が前記埋込絶縁膜に隣接して形成されることを特徴とする請求項2に記載の半導体装置。前記半導体基板は、バルク単結晶基板であることを特徴とする請求項1に記載の半導体装置。前記半導体基板は、バルク単結晶基板上にエピタキシャル成長により形成されたエピタキシャル基板であることを特徴とする請求項1に記載の半導体装置。前記素子として、横型のダイオードを含み、前記ダイオードは、前記第1不純物領域としてのカソード領域と、前記第2不純物領域としてのアノード領域と、を有することを特徴とする請求項1~5いずれか1項に記載の半導体装置。前記素子として、横型の絶縁ゲートバイポーラトランジスタを含み、前記絶縁ゲートバイポーラトランジスタは、前記第1不純物領域としてのコレクタ領域と、前記第2不純物領域としてのエミッタ領域と、を有することを特徴とする請求項1~6いずれか1項に記載の半導体装置。前記素子として、横型のMOSトランジスタを含み、前記MOSトランジスタは、前記第1不純物領域としてのドレイン領域と、前記第2不純物領域としてのソース領域と、を有することを特徴とする請求項1~7いずれか1項に記載の半導体装置。請求項2に記載の半導体装置の製造方法であって、前記半導体基板の第2主面側から不活性元素をイオン注入して、前記第1主面から所定の深さに、非晶質層を形成する工程と、前記半導体基板の第2主面と、該半導体基板の第2主面との対向面に埋込絶縁膜を有する支持基板と、を前記埋込絶縁膜を介して貼り合わせる工程と、前記第1主面上に、該第1主面の一部が露出するように前記絶縁膜を形成する工程と、前記第1主面の表層に、前記絶縁膜をマスクとして前記第1主面側からイオン注入することにより、前記非晶質層に到達しない深さをもって、前記第1不純物領域および前記第2不純物領域を形成する工程と、前記第1不純物領域と前記第2不純物領域との間の前記絶縁膜上にフィールドプレートを形成する工程と、を備えることを特徴とする半導体装置の製造方法。前記非晶質層を形成する工程において、前記半導体基板の第2主面の表層に前記非晶質層を形成することを特徴とする請求項9に記載の半導体装置の製造方法。請求項4に記載の半導体装置の製造方法であって、前記半導体基板としてのバルク単結晶基板に対して、前記第1主面側から不活性元素をイオン注入して、前記第1主面から所定の深さに、非晶質層を形成する工程と、前記半導体基板を、前記第2主面側からを研削することにより、所定の厚さとする工程と、前記第1主面上に、該第1主面の一部が露出するように絶縁膜を形成する工程と、前記第1主面の表層に、前記絶縁膜をマスクとして前記第1主面側からイオン注入することにより、前記非晶質層に到達しない深さをもって、前記第1不純物領域および前記第2不純物領域を形成する工程と、前記第1不純物領域と前記第2不純物領域との間の前記絶縁膜上にフィールドプレートを形成する工程と、を備えることを特徴とする半導体装置の製造方法。請求項5に記載の半導体装置の製造方法であって、バルク単結晶基板の一面上にエピタキシャル成長により前記半導体基板としてのエピタキシャル基板を形成する工程と、形成した前記半導体基板に対して、該半導体基板の第1主面側から不活性元素をイオン注入して、前記第1主面から所定の深さに、非晶質層を形成する工程と、前記第1主面上に、該第1主面の一部が露出するように絶縁膜を形成する工程と、前記第1主面の表層に、前記絶縁膜をマスクとして前記第1主面側からイオン注入することにより、前記非晶質層に到達しない深さをもって、前記第1不純物領域および前記第2不純物領域を形成する工程と、前記第1不純物領域と前記第2不純物領域との間の前記絶縁膜上にフィールドプレートを形成する工程と、を備えることを特徴とする半導体装置の製造方法。しかしながら、リング状のP型領域およびN型領域を交互に繰り返し形成する場合には、各領域を打ち分けるために、少なくとも2枚のマスクと、2回のイオン注入とが必要である。さらに、半導体装置の用途に合わせて、各領域で不純物イオンの注入領域の幅を変える場合には、所定の数のマスク、イオン注入が必要となり、工程が増加する。また、不純物イオンの注入後の熱拡散工程において、不純物が半導体基板内に拡散し、P型領域がN型領域よりも上方に形成されると、擬似的なフィールドプレートとしての役割が期待できない虞がある。さらには、この不純物拡散がデバイスの特性に影響を及ぼす虞もある。そこで、本発明は、上記問題点に鑑み、不純物イオンの注入による悪影響を防止しつつ水平方向の耐圧を向上できる半導体装置およびその製造方法を提供することを目的とする。上記した目的を達成するために、請求項1に記載の発明は、第1主面と該第1主面と反対の第2主面とを有する半導体基板と、該半導体基板における第1主面の表層に形成された第1不純物領域と、第1主面の表層において、第1不純物領域にオーバーラップしない位置に形成され、第1不純物領域との間に電流が流れる第2不純物領域と、を有する素子と、半導体基板の第1主面のうち、第1不純物領域および第2不純物領域の間の領域を含む表面に形成された絶縁膜と、絶縁膜上の第1不純物領域および第2不純物領域の間に形成されたフィールドプレートと、を有する半導体装置であって、半導体基板の第1主面から、第1不純物領域および第2不純物領域よりも深い所定の深さにおいて、少なくとも第1不純物領域および第2不純物領域の間の領域に半導体基板と同一成分の非晶質層を有することを特徴としている。このように、本発明では、半導体基板内に非晶質層を有している。この非晶質層は、単結晶状態あるいは多結晶状態よりも電気抵抗が高い高抵抗層として振舞う。このため、第1不純物領域と第2不純物領域との間に電位差が生じた場合に、両領域間の等電位線がなるべく等間隔になるよう補正する機能を発揮する。すなわち、擬似的なフィールドプレートとして機能する。したがって、絶縁膜の表面に形成されたフィールドプレートによりなるべく等間隔になるよう補正された半導体基板内の等電位線の間隔を、より等間隔に近い形に補正することができる。これにより、素子の水平方向の耐圧を向上することができる。また、上記の非晶質層は、半導体基板と同一成分となっている。このような非晶質層は、後述するように、不活性元素のイオン注入により形成される。このため、ドーパントとなる複数のイオン種をイオン注入して擬似的なフィールドプレートの機能を持たせる場合に較べて、工程数を削減できるとともに、ドーパントの拡散による半導体デバイスへの影響を抑制することもできる。さらに、この非晶質層は、金属不純物のゲッタリング層としても機能する。このため、半導体基板の表層に形成される素子、例えばMOSトランジスタ等のゲート絶縁膜の高品質化が期待できる。加えて、素子のライフタイム制御のための層として兼用することもできる。フィールドプレートおよび非晶質層を有していることにより、第1不純物領域と第2不純物領域との間の等電位線が均等になる一方で、非晶質層の直下で電界が集中する。この電界集中による耐圧の低下を抑制するため、請求項2に記載のように、半導体基板は、その第2主面が、所定膜厚の埋込絶縁膜を介して支持基板に支持されたSOI構造を有すると良い。これによれば、非晶質層を有する半導体基板と支持基板との間に、耐圧性を有する埋込絶縁膜が配置される。したがって、半導体基板の第1主面に形成された不純物領域と支持基板との間の深さ方向の耐圧を向上することができる。より好ましくは、請求項3に記載のように、非晶質層が埋込絶縁膜に隣接して形成されると良い。半導体基板の第1主面を基準として、非晶質層よりも深い層における電界は、非晶質層の直下で最も大きくなる。このため、埋込絶縁膜が非晶質層に隣接している構成は、より効果的に電界集中による耐圧の低下を抑制することができる。また、請求項4に記載のように、半導体基板は、バルク単結晶基板でも良い。この構成において、非晶質層は、半導体基板に不活性元素のイオン注入を実施することにより形成され、擬似的なフィールドプレートとして機能する。したがって、半導体基板がバルク単結晶基板である場合においても、素子の水平方向の耐圧を向上させることができる。また、請求項5に記載のように、半導体基板は、バルク単結晶基板上にエピタキシャル成長により形成されたエピタキシャル基板であっても良い。半導体基板としてのエピタキシャル基板は、バルク単結晶基板に較べて結晶性、純度ともに優れている。また、極めて薄い結晶膜や複雑な多層の結晶構造を作製することができる。この構成において、非晶質層は、半導体基板に不活性元素のイオン注入を実施することにより形成され、擬似的なフィールドプレートとして機能する。したがって、半導体基板がエピタキシャル基板である場合においても、素子の水平方向の耐圧を向上させることができる。請求項2~5に記載の構成においては、フィールドプレートと非晶質層とを有することによって、素子の水平方向の耐圧を向上させることができる。したがって、パワー半導体デバイスとして好適である。このため、第1不純物領域と第2不純物領域とを有する素子として、例えば、請求項6に記載の横型のダイオード、請求項7に記載の横型の絶縁ゲートバイポーラトランジスタ、請求項8に記載の横型のMOSトランジスタを採用することができる。これらは、例えば、モータ等の誘導性負荷を駆動させるためのインバータ回路を構成する素子として好適である。また、MOSトランジスタは、ドレイン-ゲート間の電界を緩和するように構成された横型MOS構造に加えて、擬似的なフィールドプレートとしての非晶質層を有している。このため、例えば、パワーアンプ回路としても好適である。請求項2に記載のSOI構造を有する半導体装置の製造方法は、請求項9に記載のように、半導体基板の第2主面側から不活性元素をイオン注入して、第1主面から所定の深さに、非晶質層を形成する工程と、半導体基板の第2主面と、該半導体基板の第2主面との対向面に埋込絶縁膜を有する支持基板と、を埋込絶縁膜を介して貼り合わせる工程と、第1主面上に、該第1主面の一部が露出するように絶縁膜を形成する工程と、第1主面の表層に、絶縁膜をマスクとして第1主面側からイオン注入することにより、非晶質層に到達しない深さをもって、第1不純物領域および第2不純物領域を形成する工程と、第1不純物領域と第2不純物領域との間の絶縁膜上にフィールドプレートを形成する工程と、を備えることを特徴とする。本発明の作用効果は、請求項1および請求項2に記載の発明の作用効果と同じであるため、その記載を省略する。ところで、高抵抗層擬似的なフィールドプレートとしての非晶質層は、半導体基板の層厚を薄膜化すれば、埋込絶縁膜で代用することもできる。しかしながら、この場合には、深さ方向の耐圧を確保するために、埋込絶縁膜の厚さを厚くする必要がある。埋込絶縁膜は支持基板を酸素雰囲気中で加熱することにより酸化膜として得られるが、埋込絶縁膜の厚さを厚くするためには、酸化に要する時間が長大となり、現実的ではない。これに対して、請求項9に記載の方法は、不活性元素のイオン注入により非晶質層を得るものであり、埋込絶縁膜を形成するための長時間の加熱を必要としない。このため、この方法によれば、この半導体装置の製造にかかる時間を大幅に短縮することができる。また、請求項10に記載のように、非晶質層を形成する工程において、半導体基板の第2主面の表層に非晶質層を形成すると良い。本発明の作用効果は、請求項3に記載の発明の作用効果と同じであるため、その記載を省略する。一方、請求項4に記載の半導体装置の製造方法は、請求項11に記載のように、半導体基板としてのバルク単結晶基板に対して、第1主面側から不活性元素をイオン注入して、第1主面から所定の深さに、非晶質層を形成する工程と、半導体基板を、第2主面側からを研削することにより、所定の厚さとする工程と、第1主面上に、該第1主面の一部が露出するように絶縁膜を形成する工程と、第1主面の表層に、絶縁膜をマスクとして第1主面側からイオン注入することにより、非晶質層に到達しない深さをもって、第1不純物領域および第2不純物領域を形成する工程と、第1不純物領域と第2不純物領域との間の絶縁膜上にフィールドプレートを形成する工程と、を備えることを特徴とする。本発明の作用効果は、請求項1および請求項4に記載の作用効果と同じであるため、その記載を省略する。さらに、請求項5に記載の半導体装置の製造方法は、請求項12に記載のように、バルク単結晶基板の一面上にエピタキシャル成長により半導体基板としてのエピタキシャル基板を形成する工程と、形成した半導体基板に対して、半導体基板の第1主面側から不活性元素をイオン注入して、第1主面から所定の深さに、非晶質層を形成する工程と、第1主面上に、該第1主面の一部が露出するように絶縁膜を形成する工程と、第1主面の表層に、絶縁膜をマスクとして第1主面側からイオン注入することにり、非晶質層に到達しない深さをもって、第1不純物領域および第2不純物領域を形成する工程と、第1不純物領域と第2不純物領域との間の絶縁膜上にフィールドプレートを形成する工程と、を備えることを特徴とする。本発明の作用効果は、請求項1および請求項5に記載の作用効果と同じであるため、その記載を省略する。一般に、SOI構造は埋込絶縁膜上にシリコン半導体層が設けられた構造をいうが、本明細書等においては、埋込絶縁膜上にシリコン以外の材料からなる半導体層が設けられた構成の基板をも含む概念として用いる。つまり、SOI基板が有する半導体層は、シリコン半導体層に限定されない。また、本明細書等において、単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同様の方向を向いているものをいう。つまり、結晶欠陥やダングリグボンドなどを含んでいても、上記のように結晶軸の方向が揃っているものは単結晶として扱う。また、本明細書等において、非晶質とは、単結晶のように三次元的な長距離秩序を持たない固体物質のことをいう。また、本明細書等において、多結晶とは、多数の微小な単結晶から構成された固体物質のことをいう。以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。また、各図における各部位の寸法は任意であり、各図に示される寸法に限定されるものではない。なお、図2、図3、図5~図9、および図11~図13に示されたフィールドプレートの巻数も任意であり、各図に示された巻数に限定されるものではない。第1実施形態図1~図5を参照して、本実施形態に係る半導体装置を説明する。この半導体装置は、SOI構造の半導体基板の表層に素子が形成されるとともに、半導体基板内に非晶質層が形成されてなることを特徴としている。本実施形態では、素子の一例として、後述するインバータ部を構成する絶縁ゲートバイポーラトランジスタ以下、IGBTと示すおよび還流用のダイオードが併設された例を示す。図1に示す汎用インバータ回路10は、交流電圧を直流に整流するコンバータ部11と、直流電圧を任意の周波数および電圧に変換するインバータ部12を備えている。コンバータ部11は、ダイオード13とコンデンサ14を有し、交流電源15から供給される交流電圧を、図1のようにダイオード13を配置した回路によって整流して、電荷をコンデンサ14に蓄積させることにより、直流電圧を作り出す。インバータ部12は、IGBT16と還流用のダイオード17とドライバIC18と図示しない入力ロジックICとを有している。各IGBT16のゲート電極には入力ロジックICで制御されたドライバIC18が接続されており、ゲート電極に所定の電圧が印加されることによりIGBT16のオン/オフが制御される。インバータ部12においては、2つのIGBT16がコンデンサ14に対して直列に接続されており、各IGBT16にはダイオード17が並列接続されている。そして、2つのIGBT16と2つのダイオード17とを有する回路構成が、コンデンサ14に対して並列に3つ接続されている。直列接続された2つのIGBT16の各中点は、誘導性負荷であるモータ19に接続されており、この汎用インバータ回路10は3相交流回路を構成している。本実施形態に係る半導体装置20は、IGBT16と、該IGBT16に逆並列に接続されたダイオード17とを一体的に備えている。次に、半導体装置20について説明する。図2に示すように、半導体装置20は、IGBT16と、IGBT16に並列接続されたダイオード17を、同一の半導体基板21に備える。本実施形態では、半導体基板21として、図3に示すように、シリコンからなる支持基板22上に、酸化膜等で構成される埋込絶縁膜23を介して配置された、N-型のシリコン等からなる半導体層を採用している。半導体基板21内の埋込絶縁膜23と隣接する領域には、半導体基板21と同一成分の非晶質層24が形成されている。本実施形態では、非晶質層24は、図3に示すように、埋め込み絶縁膜23に隣接して形成されている。すなわち、半導体基板21における第2主面25の表層に形成されている。また、半導体基板21および非晶質層24は、素子を絶縁分離するために、トレンチ内に酸化膜を埋め込んでなる絶縁分離トレンチ26によって複数の素子領域に分割されており、絶縁分離トレンチ26によって囲まれた一つの素子領域にIGBT16が形成されている。また、別の素子領域にダイオード17が形成されている。すなわち、IGBT16とダイオード17は、絶縁分離トレンチ26によって電気的に分離されている。半導体基板21におけるIGBT16の素子領域において、非晶質層24は、素子領域の全域に形成されている。また、IGBT16の素子領域には、上記した非晶質層24以外にも、半導体基板21とは異なる導電性の不純物領域が形成されている。具体的には、第1不純物領域としてのコレクタ領域27、バッファ領域28、第2不純物領域としてのエミッタ領域29、チャネル領域30が形成されている。そして、コレクタ領域27、エミッタ領域29、チャネルが形成されるチャネル領域30、及びコレクタ領域27とエミッタ領域29の間でドリフト層として機能する半導体基板21を有して、IGBT16が構成されている。また、半導体基板21における埋込絶縁膜23と反対の面以下、第1主面31と示すであってIGBT16の素子領域上には、上記不純物領域に対応して開口部を有する絶縁膜32が形成され、絶縁膜32上にはフィールドプレート33が形成されている。さらに、第1主面31上には、コレクタ電極34、エミッタ電極35およびゲート電極36が形成されている。本実施形態では、図2及び図3に示すように、半導体基板21の第1主面31に平行な一方向に延びて、コレクタ領域27としてのP型半導体領域及びバッファ領域28としてのN型半導体領域が、第1主面31の表層に形成されている。これらコレクタ領域27及びバッファ領域28の接合面は第1主面31で終端されている。すなわち、P型のコレクタ領域27は第1主面31に露出しており、N型のバッファ領域28がP型のコレクタ領域27を取り囲んで形成されている。また、半導体基板21の第1主面31に平行な方向において、上記コレクタ領域27及びバッファ領域28と離間しつつこれら領域27,28を取り囲むリング形状をなして、エミッタ領域29としてのN型半導体領域及びチャネル領域30としてのP型半導体領域が、第1主面31の表層に形成されている。これらエミッタ領域29及びチャネル領域30との接合面は第1主面31で終端されている。すなわち、エミッタ領域29とチャネル領域30とは第1主面31に露出しており、P型のチャネル領域30がN型のエミッタ領域29を取り囲んで形成されている。なお、チャネル領域30は、2つのエミッタ領域29を取り囲む形状となっている。絶縁膜32は、半導体基板21の第1主面31におけるコレクタ領域27、バッファ領域28、エミッタ領域29およびチャネル領域30が露出する箇所を除く部分に形成されている。本実施形態では、この絶縁膜32が、LOCOS酸化膜からなる。そして、絶縁膜32上において、コレクタ領域27およびバッファ領域28と、エミッタ領域29およびチャネル領域30との間の部分対向部分に、多結晶シリコンからなる抵抗型のフィールドプレート33が形成されている。本実施形態では、リング形状をなすエミッタ領域29及びチャネル領域30に沿って、フィールドプレート33が形成されている。すなわちフィールドプレート33が渦巻き構造を有している。そして、フィールドプレート33の両端は、図示しないアルミ配線を介して、それぞれコレクタ電極34およびゲート電極36に接続されている。コレクタ電極34は、第1主面31上において、コレクタ領域27に接続されている。エミッタ電極35は、第1主面31上において、エミッタ領域29およびチャネル領域30に接続されている。また、ゲート電極36の一部は、図示しないゲート酸化膜を介して、エミッタ領域29およびチャネル領域30上に位置している。一方、半導体基板21におけるダイオード17の素子領域において、非晶質層24は、素子領域の全域に形成されている。また、ダイオード17の素子領域には、上記した非晶質層24以外にも、半導体基板21とは異なる導電性の不純物領域が形成されている。具体的には、第1不純物領域としてのカソード領域37と、第2不純物領域としてのアノード領域38が形成されている。そして、カソード領域37、アノード領域38、及び半導体基板21を有して、ダイオード17が構成されている。また、半導体基板21の第1主面31であってダイオード17の素子領域上には、カソード領域37及びアノード領域38に対応して開口部を有する絶縁膜32が形成され、絶縁膜32上にはフィールドプレート33が形成されている。さらに、第1主面31上には、カソード電極39およびアノード電極40が形成されている。本実施形態では、図2及び図3に示すように、半導体基板21の第1主面31に平行な一方向に延びて、カソード領域37としてのN型半導体領域が、第1主面31の表層に形成されている。一方、半導体基板21の第1主面31に平行な方向において、上記カソード領域37と離間しつつカソード領域37を取り囲むリング形状をなして、アノード領域38としてのP型半導体領域が、第1主面31の表層に形成されている。絶縁膜32は、半導体基板21の第1主面31におけるカソード領域37およびアノード領域38が露出する箇所を除く部分に形成されている。本実施形態では、この絶縁膜32が、LOCOS酸化膜からなる。そして、絶縁膜32上において、カソード領域37と、アノード領域38との間の部分対向部分に、多結晶シリコンからなる抵抗型のフィールドプレート33が形成されている。本実施形態では、リング形状をなすアノード領域38に沿って、フィールドプレート33が形成されている。すなわちフィールドプレート33が渦巻き構造を有している。そして、フィールドプレート33の両端は、図示しないアルミ配線を介して、それぞれカソード電極39およびアノード電極40に接続されている。カソード電極39は、第1主面31上において、カソード領域37に接続されている。また、アノード電極40は、第1主面31上において、アノード領域38に接続されている。次に、上記した半導体装置20の製造方法について、図4および図5を参照して説明する。先ず、図4を参照して非晶質層24を有する半導体基板21の作製工程を説明する。最初に、図4aに示すように、第1主面31および第2主面25を有する単結晶シリコンからなる半導体基板21を用意する。この半導体基板21としては、例えば、MCZ基板でN型ドープ材はリンであり、第1主面31の面方位<100>、抵抗率30~60Ωcmのものを用いることができる。次いで、図4bに示すように、半導体基板21の第2主面25側からアルゴンイオンを注入して、非晶質層24を形成する。アルゴンイオンは、半導体基板21の第2主面25の表層近傍でシリコンの結晶格子に歪みを生じさせるのに必要なエネルギーで加速されることが望ましい。また、アルゴンイオンのドーズ量も、シリコンの結晶格子に歪みを生じさせるために十分な量とすることが好ましい。例えば、イオン注入の条件として、アルゴンイオンの加速エネルギーを100keV以下例えば、40keVとし、ドーズ量を3×1014ions/cm2~1×1016ions/cm2例えば、2×1015ions/cm2とすることができる。これにより、半導体基板21の第2主面25の表層付近にシリコンの結晶格子に歪みを生じさせ、非晶質化させる。上記の方法により、第2主面25の表層に非晶質層24を有する半導体基板を得ることができる。次に、図4を参照して半導体基板21を支持する支持基板22の作製工程を説明する。最初に、図4cに示すように、シリコンからなるバルク基板を用意する。この支持基板22としては、例えば、MCZ基板でP型ドープ材はホウ素である基板を用いることができる。次いで、図4dに示すように、この支持基板22を酸素雰囲気中で熱酸化して、支持基板22の表面に埋込絶縁膜23となる酸化膜を形成する。上記の方法により、表面に埋込絶縁膜23を有する支持基板22を得ることができる。次に、上記した方法で得られた半導体基板21と支持基板22とを貼り合わせる工程を行う。図4eに示すように、半導体基板21の第2主面25と支持基板22とを、支持基板22に形成された埋込絶縁膜23を介して貼り合わせ、その強度を増すためのアニール処理を行う。アニール条件は、例えば、窒素雰囲気中で900°C~1200°Cの加熱を0.5時間~5時間程度行う。このアニール処理のため、半導体基板21の第2主面25に形成された非晶質層24の一部が再結晶化が進行する。しかしながら、アニール条件を、特に、1150°C、2時間程度とすれば、高抵抗層としての非晶質層24を残しつつ、半導体基板21の第2主面25と支持基板22とを貼り合わせることができる。次に、図4fに示すように、半導体基板21を第1主面31側から研削あるいは研磨して、半導体基板21を所定の厚さとする。本実施形態では、IGBT16の不純物領域27,28,29,30、およびダイオード17の不純物領域37,38と非晶質層24との間の距離よりも、IGBT16およびダイオード17のキャリアの移動経路であるドリフト長が長くなるように研削あるいは研磨する。以上の工程により、SOI構造を有する基板を得ることができる。次に、図5を参照して半導体基板21の第1主面31側に形成される素子の形成方法について説明する。最初に、図5aに示すように、IGBT16とダイオード17とを電気的に区画するトレンチ分離による素子分離工程を行う。トレンチ分離による素子分離は、一般的に知られるトレンチエッチングにより行われ、本実施形態において、絶縁分離トレンチ26に形成された絶縁膜はCVD法により形成された酸化膜である。絶縁分離トレンチ26は半導体基板21を貫通して埋込絶縁膜23に到達して形成されることにより、IGBT16とダイオード17とを電気的に分離している。次いで、図5bに示すように、半導体基板21の第1主面31のうち、素子を構成する領域を除く表層にLOCOS酸化により絶縁膜32を形成する。換言すれば、IGBT16のコレクタ領域27、バッファ領域28、エミッタ領域29およびチャネル領域30と、ダイオード17のカソード領域37およびアノード領域38とを形成する部分に開口部を有する絶縁膜32を形成する。そして、LOCOS酸化により形成された絶縁膜32をマスクとして、イオン注入を行うことにより、IGBT16およびダイオード17を形成する。本実施形態におけるIGBT16およびダイオード17は横型素子であり、その製造方法は一般に知られる方法に準拠するため、ここでは詳細を割愛する。次いで、図5cに示すように、IGBT16のコレクタ電極34、エミッタ電極35およびゲート電極36と、ダイオード17のカソード電極39およびアノード電極40とを形成する工程を行う。また、LOCOS酸化により形成された絶縁膜32上に多結晶シリコンよりなる抵抗型フィールドプレート33を形成する工程も行う。これらの工程も、一般的に知られた工程に準拠するため、詳細を割愛する。なお、フィールドプレート33は、図2に示すように、IGBT16およびダイオード17それぞれに形成される。IGBT16において、フィールドプレート33は、両端がコレクタ電極34およびゲート電極36に接続された渦巻き形状であり、コレクタ電極34を取り囲むように配置される。また、ダイオード17において、フィールドプレート33は、両端がカソード電極39およびアノード電極40に接続された渦巻き形状であり、カソード電極39を取り囲むように配置される。最後に、図示しないが、層間絶縁膜の形成工程、保護膜形成工程およびアルミ配線工程を経て、半導体装置20を得ることができる。続いて、本実施形態に係る半導体装置20における特徴部分である非晶質層24の作用効果を、プロセスデバイスシミュレーションによる結果図6を用いて説明する。本実施形態では、IGBT16とダイオード17とが同一の半導体基板21に形成された構造を示しているが、非晶質層24の作用効果は、擬似的なフィールドプレートとして機能するという点で、IGBT16とダイオード17とで共通するため、ここではダイオード17を例に説明する。ダイオード17のカソード電極39に所定の電圧を印加し、アノード電極40および支持基板22をGNDとする、すなわち、逆バイアスを印加すると、半導体基板21のうち埋込絶縁膜23に隣接する部分に誘起された電荷によって反転層が形成される。このため、図6aに示すように、カソード領域37と埋込絶縁膜23との間の等電位線の間隔が狭くなる。したがって、この部位において電界が集中し、水平方向の耐圧が低下する。一方、本実施形態では、半導体基板21内の埋込絶縁膜23に隣接する部分に、非晶質層24を有する。この非晶質層24は、単結晶状態および多結晶状態よりも電気抵抗が高い高抵抗層として振舞う。このため、カソード領域37とアノード領域38との間に逆バイアスを印加した場合に、両領域間の等電位線がなるべく等間隔になるよう補正する機能を発揮する。すなわち、擬似的なフィールドプレートとして機能する。したがって、図6bに示すように、絶縁膜32の表面に形成されたフィールドプレート33によりなるべく等間隔になるよう補正された半導体基板21内の等電位線の間隔を、より等間隔に近い形に補正することができる。これにより、ダイオード17IGBT16の水平方向の耐圧を向上することができる。また、上記の非晶質層24は、半導体基板21と同一成分となっている。このような非晶質層24は、不活性元素のイオン注入により形成される。このため、ドーパントとなる複数のイオン種をイオン注入して擬似的なフィールドプレートの機能を持たせる場合に較べて、工程数を削減できるとともに、ドーパントの拡散によるダイオード17IGBT16への影響を抑制することもできる。さらに、この非晶質層24は、金属不純物のゲッタリング層としても機能する。このため、半導体基板21の表層に形成される素子、例えばIGBT16のゲート絶縁膜の高品質化が期待できる。加えて、ダイオード17IGBT16のライフタイム制御のための層として兼用することもできる。ところで、高抵抗層擬似的なフィールドプレートとしての非晶質層24は、半導体基板21の層厚を薄膜化すれば、埋込絶縁膜23で代用することもできる。しかしながら、この場合には、深さ方向の耐圧を確保するために、埋込絶縁膜23の厚さを厚くする必要がある。埋込絶縁膜23は支持基板22を酸素雰囲気中で加熱することにより酸化膜として得られるが、埋込絶縁膜23の厚さを厚くするためには、酸化に要する時間が長大となり、現実的ではない。これに対して、本実施形態では、アルゴンのイオン注入により非晶質層24を得るものであり、擬似的なフィールドプレートとしての埋込絶縁膜23を形成するための長時間の加熱を必要としない。このため、この半導体装置の製造にかかる時間を大幅に短縮することができる。なお、本実施形態では、非晶質層24が埋込絶縁膜23に隣接する構成を示したが、非晶質層24の形成領域は、上記例に限定されない。非晶質層24は、図7に示すように、半導体基板21において、第1主面31を基準として、不純物領域図符号23~26、28、29に相当よりも深い位置に形成されれば良い。非晶質層24の形成位置は、非晶質層24の形成工程のうち、アルゴンイオン注入時の加速エネルギーを調整することで任意に決定することができる。また、非晶質層24が形成される水平方向の位置について、本実施形態では、素子領域の全域に形成する例を示したが、上記例に限定されない。非晶質層24は、少なくとも第1不純物領域および第2不純物領域の間の領域に形成されていれば、擬似的なフィールドプレートとして機能する。なお、本実施形態では、IGBT16およびダイオード17が同一の半導体基板21に形成される例を示したが、IGBT16やダイオード17は単独で形成されても良い。また、半導体基板21の表層に形成される素子は、IGBT16やダイオード17に限定されるものではなく、横型MOSトランジスタ等、あらゆる横型素子の形成が可能である。また、素子の形状についても限定されるものではない。第2実施形態第1実施形態では、半導体基板21として、SOI構造の半導体層を用いる例を示した。これに対して、本実施形態では、半導体基板21としてバルク単結晶基板を用いる例を示す。図8~図11を参照して、本実施形態に係る半導体装置20について説明する。図8および図9に示す半導体装置20は、半導体基板21としてのバルク単結晶基板上に、横型素子として、ダイオード17のみを有している。バルク単結晶基板としては、例えば、N-型のシリコン等からなるMCZ基板を用いることができる。図9に示すように、本実施形態では、半導体基板21としてのバルク単結晶基板内に、バルク単結晶基板と同一成分の非晶質層24が形成されている。そして、この半導体基板21に、第1実施形態と同一構成のダイオード17が形成されている。また、非晶質層24は、半導体基板21の第1主面31を基準として、不純物領域37,38よりも深い位置において、素子領域の全域に亘って形成されている。次に、上記したような半導体基板21バルク単結晶基板上に形成されたダイオード17の製造方法について、図10および図11を参照して説明する。先ず、図10を参照して、非晶質層24の作製工程を説明する。最初に、図10aに示すように、半導体基板21として、第1主面31およびその裏面の第2主面25を有するシリコン単結晶からなるバルク単結晶基板を用意する。このバルク単結晶基板としては、例えば、MCZ基板でN型ドープ材はリンであり、第1主面31の面方位<100>、抵抗率30~60Ωcmのものを用いることができる。次いで、図10bに示すように、半導体基板21バルク単結晶基板の第1主面31側からアルゴンイオンを注入して、非晶質層24を形成する。アルゴンイオンの注入は、形成する素子の拡散層、すなわち、ダイオード17のカソード領域37およびアノード領域38よりも深い位置に非晶質層24が形成されるように、加速エネルギーを調整して行う。具体的には、100keV~200keV例えば、150keVとし、ドーズ量を3×1014ions/cm2~1×1016ions/cm2例えば、2×1015ions/cm2とすると良い。これにより、半導体基板21バルク単結晶基板の所定の深さにシリコンの結晶格子に歪みを生じさせ、非晶質化させる。次いで、図10cに示すように、半導体基板21バルク単結晶基板の第2主面25側から、研削あるいは研磨を行うことにより、半導体基板21バルク単結晶基板を所定の厚さとする。上記の方法により、半導体基板21として、非晶質層24を有するバルク単結晶基板を製造する。なお、図10bに示した非晶質層24を形成する工程と、図10cに示した研削あるいは研磨の工程は、その順序を逆にしても良い。次に、図11を参照してダイオード17の形成方法について説明する。最初に、図11aに示すように、半導体基板21の第1主面31のうち、素子を構成する領域を除く表層にLOCOS酸化により絶縁膜32を形成する。換言すれば、ダイオード17のカソード領域37およびアノード領域38を形成する部分に開口部を有する絶縁膜32を形成する。次いで、図11bに示すように、LOCOS酸化により形成された絶縁膜32をマスクとして、イオン注入を行うことにより、カソード領域37およびアノード領域38を形成する。すなわち、ダイオード17を形成する。本実施形態におけるダイオード17は横型素子であり、その製造方法は一般に知られる方法に準拠するため、ここでは詳細を割愛する。次いで、図11cに示すように、ダイオード17のカソード電極39およびアノード電極40を形成する工程を行う。また、LOCOS酸化により形成された絶縁膜32上に多結晶シリコンよりなる抵抗型フィールドプレート33を形成する工程を行う。これらの工程も、一般的に知られた工程に準拠するため、形成方法の詳細を割愛する。なお、フィールドプレート33は、両端がカソード電極39およびアノード電極40に接続された渦巻き形状であり、カソード電極39を取り囲むように配置される。最後に、図示しないが、層間絶縁膜の形成工程、保護膜形成工程およびアルミ配線工程等を経て、半導体装置20を得ることができる。続いて、本実施形態に係る半導体装置20およびその製造方法について、作用効果を説明する。第1実施形態に記載の作用効果に加えて、下記の効果が期待できる。本実施形態においては、第1実施形態に記載のSOI構造のように、貼り合わせの工程を経ない。このため、貼り合わせ強度を増すための加熱工程が必要ないので、非晶質層24が加熱により多結晶化することを抑制することができる。すなわち、SOI構造に非晶質層24を設ける場合に較べて、より高抵抗の非晶質層24を形成することができる。したがって、より効果的に素子の水平方向の耐圧を向上させることができる。なお、本実施形態では、ダイオード17のみが半導体基板21バルク単結晶基板に形成される例を示したが、半導体基板21の表層に形成される素子は、ダイオード17に限定されるものではなく、IGBTや横型MOSトランジスタ等、あらゆる横型素子の形成が可能である。また、素子の形状についても限定されるものではない。第3実施形態第2実施形態において、半導体基板21としてのバルク単結晶基板内に非晶質層24を有する例を示した。これに対して、本実施形態では、半導体基板21としてエピタキシャル基板を用いる例を示す。このエピタキシャル基板は、支持基板22としてバルク単結晶基板を用いて、エピタキシャル成長により形成される。図12~図14を参照して、半導体基板21としてのエピタキシャル基板に横型のMOSトランジスタ41が形成された半導体装置20の例を説明する。図12および図13に示すように、本実施形態においては、半導体基板21として、支持基板22上にエピタキシャル成長させたエピタキシャル基板が用いられる。支持基板22としてのバルク単結晶基板は、MCZ基板等を用いることができる。また、本実施形態における半導体基板21エピタキシャル基板は、N-型として形成されている。半導体基板21エピタキシャル基板の表層には横型のMOSトランジスタ41が形成されている。そして、半導体基板21エピタキシャル基板内に、エピタキシャル基板と同一成分の非晶質層24が形成されている。この非晶質層24は、第1主面31に対して、MOSトランジスタ41を構成する不純物領域、すなわち、第1不純物領域としてのドレイン領域42、第2不純物領域としてのソース領域43、チャネル領域44およびチャネルコンタクト領域45よりも深い位置において、素子領域の全域に亘って形成されている。また、半導体基板21における第1主面31であってMOSトランジスタ41の素子領域上には、上記不純物領域に対応して開口部を有する絶縁膜32が形成され、絶縁膜32上にはフィールドプレート33が形成されている。さらに、第1主面31上には、ドレイン電極46、ソース電極47、ゲート電極48、およびチャネルコンタクト電極49が形成されている。本実施形態では、図12及び図13に示すように、半導体基板21の第1主面31に平行な一方向に延びて、ドレイン領域42としてのN型半導体領域が、第1主面31の表層に形成されている。また、半導体基板21の第1主面31に平行な方向において、上記ドレイン領域42と離間しつつドレイン領域42を取り囲むリング形状をなして、ソース領域43としてのN型半導体領域、チャネル領域44としてのP型半導体領域およびチャネルコンタクト領域5としてのP型半導体領域が、第1主面31の表層に形成されている。チャネル領域44とソース領域43との接合面および、チャネル領域44とチャネルコンタクト領域45との接合面は第1主面31で終端されている。すなわち、ソース領域43、チャネル領域44およびチャネルコンタクト領域45は第1主面31に露出しており、P型のチャネル領域44が、N型のソース領域43とP型のチャネルコンタクト領域45とを取り囲んで形成されている。絶縁膜32は、半導体基板21の第1主面31におけるドレイン領域42、ソース領域43、チャネル領域44およびチャネルコンタクト領域45が露出する箇所を除く部分に形成されている。本実施形態では、この絶縁膜32が、LOCOS酸化膜からなる。そして、絶縁膜32上において、ドレイン領域42と、ソース領域43、チャネル領域44およびチャネルコンタクト領域45との間の部分対向部分に、多結晶シリコンからなる抵抗型のフィールドプレート33が形成されている。本実施形態では、リング形状をなすソース領域43、チャネル領域44およびチャネルコンタクト領域45に沿って、フィールドプレート33が形成されている。すなわちフィールドプレート33が渦巻き構造を有している。そして、フィールドプレート33の両端は、図示しないアルミ配線を介して、それぞれドレイン電極46およびゲート電極48に接続されている。第1主面31上において、ドレイン電極46はドレイン領域42に接続されている。また、ソース電極47はソース領域43、チャネルコンタクト電極49はチャネルコンタクト領域45にそれぞれ接続されている。また、ゲート電極48の一部は、図示しないゲート酸化膜を介して、チャネル領域44上に位置している。次に、上記したような半導体基板21としてのエピタキシャル基板上に形成されたMOSトランジスタ41の製造方法について、図14を参照して説明する。先ず、半導体基板21エピタキシャル基板の作製工程を説明する。最初に、図14aに示すように、結晶を成長させる支持基板22として、主面50を有する単結晶シリコンからなるバルク単結晶基板を用意する。このバルク単結晶基板としては、例えば、MCZ基板でN型ドープ材はリンであり、主面50の面方位<100>、抵抗率30~60Ωcmのものを用いることができる。次いで、図14bに示すように、支持基板22としてのバルク単結晶基板の主面50に有機金属気相成長法によりN-型の半導体基板21エピタキシャル基板を成長させる。なお、エピタキシャル基板の成長は、有機金属気相成長法に限らず、分子線エピタキシー法を用いることもできる。次いで、図14cに示すように、半導体基板21エピタキシャル基板の第1主面31からアルゴンイオンを注入して、非晶質層24を形成する。アルゴンイオンの注入は、素子の不純物領域、すなわち、MOSトランジスタ41のドレイン領域42、ソース領域43、チャネル領域44およびチャネルコンタクト領域45よりも深い位置に非晶質層24が形成されるように、加速エネルギーを調整して行われる。具体的には、100keV~200keV例えば、150keVとし、ドーズ量を3×1014ions/cm2~1×1016ions/cm2例えば、2×1015ions/cm2とすると良い。これにより、半導体基板21エピタキシャル基板の所定の深さにシリコンの結晶格子に歪みを生じさせ、非晶質化させる。上記の方法により、非晶質層24を有する半導体基板21としてのエピタキシャル基板を製造することができる。次に、図示しないが、非晶質層24を有する半導体基板21エピタキシャル基板の第1主面31に形成されるMOSトランジスタ41の形成方法について説明する。素子形成のフローは、形成する素子がダイオードであることを除いて第2実施形態に記載の素子形成フローと同様である。最初に、上記の方法で製造した半導体基板21エピタキシャル基板の第1主面31のうち、ドレイン領域42、ソース領域43、チャネル領域44およびチャネルコンタクト領域45を形成する部分を除く表層にLOCOS酸化により絶縁膜32を形成する。次いで、LOCOS酸化により形成された絶縁膜32をマスクとして、イオン注入を行うことにより、MOSトランジスタ41を形成する。本実施形態におけるMOSトランジスタ41は横型素子であり、その構造ならびに製造方法は一般に知られる構造ならびに方法に準拠するため、ここでは詳細を割愛する。次いで、MOSトランジスタ41のドレイン電極46、ソース電極47、ゲート電極48およびチャネルコンタクト電極49を形成する工程を行う。また、LOCOS酸化により形成された絶縁膜32上に多結晶シリコンよりなる抵抗型フィールドプレート33を形成する工程を行う。これらの工程も、一般的に知られた工程に準拠するため、詳細を割愛する。なお、フィールドプレート33は、両端がドレイン電極46およびゲート電極48に接続された渦巻き形状であり、ドレイン電極46を取り囲むように配置される。最後に、層間絶縁膜の形成工程、保護膜形成工程およびアルミ配線等の工程を経て半導体装置20を得ることができる。続いて、本実施形態に係る半導体装置20の特徴部分である非晶質層24の作用効果を説明する。第2実施形態に記載の作用効果に加えて、半導体基板21にエピタキシャル基板を用いた場合には、バルク単結晶基板に較べて結晶性、純度ともに優れていることに起因する効果が期待できる。すなわち、半導体基板21として高結晶性あるいは高純度を必要とする素子や、多くの種類の化合物半導体に対して形成された素子など、エピタキシャル成長での形成が必要な基板に対しても、水平方向の耐圧を向上させることができる。なお、本実施形態では、MOSトランジスタ41が半導体基板21としてのエピタキシャル基板上に形成される例を示したが、エピタキシャル基板の表層に形成される素子は、MOSトランジスタ41に限定されるものではなく、あらゆる横型素子の形成が可能である。また、素子の形状についても限定されるものではない。その他の実施形態以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。第2実施形態および第3実施形態では、半導体基板21に一つの素子を形成する例を示したが、同一の半導体基板21に複数の素子を形成することができる。この場合には、トレンチ分離あるいはPN接合分離により素子分離を行う。とくに、第2実施形態のように、半導体基板21としてバルク単結晶基板を用いる場合には、以下に示すようにトレンチ分離することができる。先ず、半導体基板21の第1主面31のうち、素子を構成する領域を除く表層にLOCOS酸化により絶縁膜32を形成する。次に、イオン注入により所望の不純物領域を形成する。次に、半導体基板21の第2主面25側から不活性元素のイオン注入を行い、第1主面から所定の深さに非晶質層24を形成する。次に、半導体基板21の第2主面25側からトレンチエッチングにより、素子分離箇所にトレンチを形成し、該トレンチ内に絶縁層を形成して複数の素子を電気的に分離する。最後に、上記の各実施形態と同様に、電極、フィールドプレート33、層間絶縁膜、保護膜およびアルミ配線等を形成する工程を経て、半導体装置20が得られる。なお、非晶質層24を形成する工程とトレンチ分離を行う工程とは順序を逆にしてもよい。また、上記した各実施形態では、半導体基板21内に形成される高抵抗層として、非晶質層24を用いた例を示したが、上記例に限定されるものではない。例えば、多結晶層を用いてもよい。また、上記した各実施形態では、フィールドプレートに抵抗型フィールドプレートを用いた例を示したが、上記例に限定されるものではなく、容量型フィールドプレートを用いても良い。また、上記した各実施形態では、シリコンを主成分とした半導体基板等を用いた例を示したが、上記例に限定されるものではなく、GaAs等の化合物半導体を用いてもよい。また、上記した各実施形態では、非晶質層24を形成するために注入されるイオン種として、アルゴンを用いる例を示したが、上記例に限定されるものではない。半導体基板21に対してドーパントとして不活性ドーパントとして作用しないな元素であればよく、炭素、酸素、シリコン、クリプトン、キセノンの各イオンを用いても良い。"