"母基板10と、該母基板10に連結された複数の子基板30と、該子基板30それぞれに形成された素子と、を有する半導体装置であって、前記母基板10と前記子基板30とを電気的及び機械的に連結する連結部50を有し、複数の前記子基板30の内、ある子基板30に形成された素子は、互いに対向する可動電極と固定電極から成るコンデンサを有し、該コンデンサの静電容量変化に基づいて物理量を検出するセンサ部40であり、任意の前記子基板30と前記母基板10とを連結する連結部50と、任意の前記子基板30とは異なる前記子基板30と前記母基板10とを連結する連結部50とは、前記母基板10の主面に直交する高さ方向の長さが異なり、複数の前記子基板30は、前記高さ方向に並んでいることを特徴とする半導体装置。前記連結部50は、前記母基板10と前記子基板30とを電気的及び物理的に接続する電極50を有し、複数の前記連結部50の電極50における、前記高さ方向の長さが異なることを特徴とする請求項1に記載の半導体装置。複数の前記電極50は、絶縁材料から成る壁部60によって連結されていることを特徴とする請求項2に記載の半導体装置。2つの前記電極50の間にある前記壁部60の一部が、切り欠いていることを特徴とする請求項3に記載の半導体装置。前記壁部60における、前記高さ方向に垂直な平面の形状が、環状であることを特徴とする請求項3又は請求項4に記載の半導体装置。前記センサ部40が形成された子基板31,32以外の子基板33,34には、前記素子として、前記センサ部40の出力信号を処理する処理回路が形成されていることを特徴とする請求項1~5いずれか1項に記載の半導体装置。請求項1~6に記載の半導体装置の製造方法であって、前記母基板10と前記子基板30とを電気的及び機械的に連結する連結部50を形成する連結部形成工程と、該連結部形成工程後、前記連結部50に前記子基板30を連結する連結工程と、を有し、前記連結部形成工程において、任意の前記子基板30と前記母基板10とを連結する連結部50と、任意の前記子基板30とは異なる前記子基板30と前記母基板10とを連結する連結部50とを、前記高さ方向の長さが異なるように形成し、前記連結工程において、複数の前記子基板30が前記高さ方向に並ぶように、前記連結部50に前記子基板30を連結することを特徴とする半導体装置の製造方法。ところで、上記したように、特許文献1に示される積層デバイスでは、各基板が、電極パッドを介して電気的及び機械的に接続されている。そのため、積層される基板の数が増減すると、第1基板を構成する複数の基板の3次元構造物が外部振動によって振動することを抑制するために、積層デバイスの構造構造共振を設計し直さなければならない。これを避けるために、複数の基板それぞれを、1つの母基板に積層する構成も考えられる。しかしながら、この場合、体格の増大、という新たな問題が生じる。また、特許文献1に記載の構成の場合、最上段の基板と最下段の基板との間に位置する基板には、自身の上下に位置する電極パッドそれぞれから、電極パッドと基板との線膨張係数の差に起因する熱応力が印加される。そのため、熱応力によって各基板に歪みや反りなどが生じ、3次元構造物の検出精度が低下する、という不具合が生じる虞がある。そこで、本発明は上記問題点に鑑み、構造設計が容易であり、体格の増大と、熱応力による検出精度の低下とが抑制された半導体装置、及び、その製造方法を提供することを目的とする。上記した目的を達成するために、請求項1に記載の発明は、母基板10と、該母基板10に連結された複数の子基板30と、該子基板30それぞれに形成された素子と、を有する半導体装置であって、母基板10と子基板30とを電気的及び機械的に連結する連結部50を有し、複数の子基板30の内、ある子基板30に形成された素子は、互いに対向する可動電極と固定電極から成るコンデンサを有し、該コンデンサの静電容量変化に基づいて物理量を検出するセンサ部40であり、任意の子基板30と母基板10とを連結する連結部50と、任意の子基板30とは異なる子基板30と母基板10とを連結する連結部50とは、母基板10の主面に直交する高さ方向の長さが異なり、複数の子基板30は、高さ方向に並んでいることを特徴とする。このように本発明によれば、各子基板30と母基板10とを連結する連結部50の高さ方向の長さが異なっている。そのため、各子基板30を母基板10に連結する、各連結部50の長さを独立して自由に設定することができる。したがって、子基板30の数の増減によらずに、各子基板30の構造設計構造共振の設計を、独立して行うことができる。また、各子基板30が、高さ方向に並んでいるので、複数の子基板それぞれが1つの母基板に積層された構成と比べて、半導体装置100の体格の増大も抑制される。各子基板30は母基板10と連結されているので、各子基板30には、連結部50と子基板30との線膨張係数の差に起因する熱応力が印加される。これに対して、全ての子基板が共通の連結部を介して順次積層された構成の場合、最上段の子基板と最下段の子基板との間に位置する子基板には、自身の上下に位置する連結部それぞれから熱応力が印加される。したがって、請求項1に記載の発明は、上記した比較構成と比べて、子基板30に印加される熱応力が小さくなっている。これにより、各子基板30に歪みや反りなどが生じることが抑制され、物理量の検出精度の低下が抑制される。なお、請求項1に記載の具体的な構成としては、請求項2に記載のように、連結部50は、母基板10と子基板30とを電気的及び物理的に接続する電極50を有し、複数の連結部50の電極50における、高さ方向の長さが異なる構成を採用することができる。請求項3に記載のように、複数の電極50は、絶縁材料から成る壁部60によって連結された構成が好ましい。これによれば、外部振動によって電極50が揺れ難くなり、子基板30が揺れ難くなる。この結果、コンデンサの静電容量が外部振動によって変動することが抑制され、物理量の検出精度の低下が抑制される。請求項4に記載のように、2つの電極50の間にある壁部60の一部が、切り欠いた構成が良い。これによれば、一方の電極50の振動が、他方の電極50に伝達されることが抑制される。また、電極50と壁部60との線膨張係数差に起因する熱応力が、一方の電極50から他方の電極50に伝達されることが抑制される。これにより、各子基板30に歪みや反りなどが生じることが抑制され、物理量の検出精度の低下が抑制される。請求項5に記載のように、壁部60における、高さ方向に垂直な平面の形状が、環状である構成が良い。これによれば、壁部60の平面形状が長方形である構成と比べて、壁部60の剛性が高まる。そのため、外部振動によって電極50が揺れ難くなり、子基板30が揺れ難くなる。この結果、コンデンサの静電容量が外部振動によって変動することが抑制され、物理量の検出精度の低下が抑制される。請求項6に記載のように、センサ部40が形成された子基板31,32以外の子基板33,34には、素子として、センサ部40の出力信号を処理する処理回路が形成された構成を採用することができる。請求項7に記載の発明の作用効果は、請求項1に記載の発明の作用効果と同等なので、その記載を省略する。以下、本発明の実施の形態を図に基づいて説明する。第1実施形態図1は、第1実施形態に係る半導体装置の概略構成を示す斜視図である。図2は、第1基板の概略構成を示す断面図である。図3は、セラミックパッケージの概略構成を示す上面図である。図4~図7は、セラミックパッケージに第1基板から第4基板が順次連結された状態を示す上面図である。図8は、図3のVIII-VIII線に沿う断面図である。図9は、図3のIX-IX線に沿う断面図である。図10は、図7のX-X線に沿う断面図である。図11は、図7のXI-XI線に沿う断面図である。なお、図1では、子基板31~34と連結部52~54を明示するために、後述する壁部60と第1連結部51を省略している。また、子基板31~34と連結部51~54の対応関係を明瞭とするために、図4では第1連結部51、図5では第2連結部52、図6では第3連結部53、図7では第4連結部54を破線で示している。以下においては、母基板10の主面に直交する方向子基板31~34が並ぶ方向を高さ方向、高さ方向に垂直であり、互いに直交する2つの方向を、横方向、縦方向と示す。図1に示すように、半導体装置100は、要部として、母基板10と、子基板30と、連結部50と、を有する。母基板10に連結部50が形成され、対応する連結部50に子基板30が接続されている。この構成により、母基板10と子基板30とが、連結部50を介して電気的及び機械的に連結されている。本実施形態に係る母基板10及び連結部50は、セラミックパッケージ70の構成要素である。母基板10は、セラミックパッケージ70の底部を構成し、連結部50は、セラミックパッケージ70の側壁に形成された内部配線を構成している。なお、セラミックパッケージ70の側壁は、後述する壁部60によって構成されている。母基板10は、セラミックパッケージ70の底部であり、その主面に、後述する壁部60と連結部50とが形成されている。母基板10には、図8,9に示すように、連結部50と接続される配線11と、外部電極図示略とが形成されている。この外部電極と外部素子とが電気的に接続されることで、各子基板30と外部素子とが電気的に接続される。子基板30は、物理量を検出するための素子が形成された半導体基板である。本実施形態では、4つの子基板31~34がセラミックパッケージ70に配置されている。各子基板31~34の高さ方向の長さ厚さは一定で、第1子基板31から第4子基板34へと番数が大きくなるに従って、高さ方向に直交する面積が段々と大きくなり、母基板10から高さ方向に段々と離れて配置されている。子基板31,32にはMEMSデバイス40が形成され、子基板33,34には、図示しないが、MEMSデバイス40で検出された物理量を処理する処理回路、及び、MEMSデバイス40に電圧を印加する電圧印加部が形成されている。子基板31,32は、2つの半導体層41,42の間に絶縁層43が挟まれて成るSOI基板である。図2に示すように、MEMSデバイス40は、周知の露光技術を用いて、第2半導体層42と絶縁層43とを所定形状にエッチングすることで形成される。MEMSデバイス40は、絶縁層43を介さずに、第1半導体層41に対して第2半導体層42が浮いた浮遊部44と、絶縁層43を介して、第1半導体層41に対して第2半導体層42が固定された固定部45と、を有する。浮遊部44は、第1半導体層41に対して動き易く、固定部45は、第1半導体層41に対して動き難くなっている。図示しないが、浮遊部44は可動電極を有し、固定部45は可動電極に対向する固定電極を有しており、これら2つの電極によってコンデンサが構成されている。外力が半導体装置100に印加されると、それによって可動電極が変位し、コンデンサの静電容量が変動する。このように、MEMSデバイス40では、外力物理量が静電容量の変化によって検出される。MEMSデバイス40は、特許請求の範囲に記載のセンサ部に相当する。図2に示すように、第2半導体層42の主面には、連結部50と電気的に接続するためのパッド46が形成されており、このパッド46と、対応する連結部50とが電気的及び機械的に接続される。第1子基板31のパッド46から出力された静電容量の変化は、連結部50と母基板10とを介して、第3子基板33に入力される。また、第2子基板32のパッド46から出力された静電容量の変化は、連結部50と母基板10とを介して、第4子基板34に入力される。本実施形態では、MEMSデバイス40として、第1子基板31に静電容量式加速度センサが形成され、第2子基板32に静電容量式角速度センサが形成されている。加速度センサは、横方向にて互いに対向する可動電極と固定電極、及び、縦方向にて互いに対向する可動電極と固定電極を有している。したがって、加速度センサは、横方向と縦方向の両方の加速度を検出する機能を奏する。角速度センサは、浮遊部44の一部として、絶えず横方向に振動する振動子を有し、この振動子に、縦方向にて固定電極と対向する可動電極が形成されている。高さ方向に沿う角速度が印加されると、それによって振動子に縦方向に沿うコリオリ力が発生する。このコリオリ力によって振動子可動電極が縦方向に変位振動し、コンデンサの静電容量が変動する。したがって、角速度センサは、縦方向の角速度を検出する機能を奏する。連結部50は、セラミックパッケージ70の側壁の内部配線であり、特許請求の範囲に記載の電極に相当する。本実施形態では、4つの子基板31~34に対応する連結部51~54がセラミックパッケージ70に形成されている。各連結部51~54は、高さ方向の長さが異なっており、第1連結部51から第4連結部54へと番数が大きくなるに従って、高さ方向の長さが段々と長くなっている。第1連結部51は高さ方向の長さがh1、第2連結部52は高さ方向の長さがh1よりも長いh2となっている。また、第3連結部53は高さ方向の長さがh2よりも長いh3、第4連結部54は高さ方向の長さがh3よりも長いh4となっている。そして、i=2~4とすると、hiは、hi-1に1つの子基板30の厚さを足した長さよりも長くなっている。したがって、高さ方向にて隣接する子基板31~34の間には、所定の隙間が形成されている。なお、図面では、各連結部51~54を4つ図示しているが、各連結部51~54の数は簡略化しており、その数は正確ではない。壁部60は、セラミックパッケージ70の側壁である。本実施形態では、第1連結部51に対応する第1壁部61と、連結部52~54に対応する第2壁部62とをセラミックパッケージ70は有する。図3に示すように、壁部61,62は、縦方向と横方向とによって規定される平面の形状が環状を成しており、第1壁部61の周囲が、第2壁部62によって囲まれている。そして、第1壁部61の高さはh1で一定、第2壁部62の高さはh2、h3、h4で不定となっている。第1連結部51は、第1壁部61の縦方向に沿う部位と横方向に沿う部位とが交叉する角部に形成されている。第2連結部52は、第2壁部62の縦方向に沿う部位に形成され、第3連結部53は、横方向に沿う部位に形成されている。そして、第4連結部54は、縦方向に沿う部位と横方向に沿う部位とが交叉する角部に形成されている。図8~図11に示すように、第2連結部52が形成された部位の高さはh2、第3連結部53が形成された部位の高さはh3、第4連結部54が形成された部位の高さはh4となっている。また、図3~図7に示すように、第1壁部61の横幅及び縦幅は、子基板31~34の縦幅及び横幅よりも短くなっており、第2壁部62の縦幅は、第2子基板32の縦幅よりも長く、子基板33,34の縦幅よりも短くなっている。そして、第2壁部62の横幅は、子基板32,34の横幅よりも短く、第3子基板33の横幅よりも長くなっている。次に、半導体装置100の製造方法を説明する。先ず、セラミックパッケージ70を形成する。プレス加工によって所定形状に型抜きされたセラミック基板図示略を形成し、そのセラミック基板に形成された、内部配線用の孔に導電部材を印刷する。その後、各セラミック基板を熱圧縮する。こうすることで、セラミックパッケージ70を形成する。以上が、特許請求の範囲に記載の連結部形成工程に相当する。セラミックパッケージ70の形成後、図3~図7に示すように、先ず、第1子基板31を第1壁部61の上面に配置して、第1連結部51と電気的及び機械的に連結接続する。その後、第2子基板32を第2壁部62における縦方向に沿う部位の上面に配置して、第2連結部52と電気的及び機械的に連結し、第3子基板33を第2壁部62における横方向に沿う部位の上面に配置して、第3連結部53と電気的及び機械的に連結する。最後に、第4子基板34を第2壁部62の角部の上面に配置して、第4連結部54と電気的及び機械的に連結する。これにより、各子基板31~34が、高さ方向にて並んだ構成となる。以上が、特許請求の範囲に記載の連結工程に相当する。次に、本実施形態に係る半導体装置100の作用効果を説明する。上記したように、各子基板31~34と母基板10とを連結する連結部51~54の高さ方向の長さが異なっている。そのため、各子基板31~34を母基板10に連結する、各連結部51~54の長さを独立して自由に設定することができる。したがって、子基板31~34の数の増減によらずに、各子基板31~34の構造設計構造共振の設計を、独立して行うことができる。また、各子基板31~34は、高さ方向に順次配置されている。そのため、複数の子基板それぞれが1つの母基板に積層された構成と比べて、半導体装置100の体格の増大も抑制される。各子基板31~34は母基板10と連結されているので、各子基板31~34には、連結部50と子基板30との線膨張係数の差に起因する熱応力が印加される。これに対して、全ての子基板が共通の連結部を介して順次積層された構成の場合、最上段の子基板と最下段の子基板との間に位置する子基板には、自身の上下に位置する連結部それぞれから熱応力が印加される。したがって、本実施形態の半導体装置100は、上記した比較構成と比べて、子基板30に印加される熱応力が小さくなっている。これにより、各子基板31~34に歪みや反りなどが生じることが抑制され、物理量の検出精度の低下が抑制される。各連結部51~54は、壁部60によって連結されている。これによれば、外部振動によって連結部51~54が揺れ難くなり、子基板31~34が揺れ難くなる。この結果、MEMSデバイス40のコンデンサの静電容量が外部振動によって変動することが抑制され、物理量の検出精度の低下が抑制される。壁部61,62は、縦方向と横方向とによって規定される平面の形状が環状を成している。これによれば、壁部の平面形状が長方形である構成と比べて、壁部60の剛性が高まる。そのため、外部振動によって連結部50が揺れ難くなり、子基板30が揺れ難くなる。この結果、コンデンサの静電容量が外部振動によって変動することが抑制され、物理量の検出精度の低下が抑制される。以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。本実施形態では、図10、図11に示すように、連結部51~54それぞれが形成された第2壁部62の部位は、一様である例を示した。しかしながら、図12に破線で示すように、第2壁部62における、2つの第2連結部52の間の一部が切り欠いた構成を採用することもできる。これによれば、一方の第2連結部52の振動が、他方の第2連結部52に伝達されることが抑制される。また、第2連結部52と第2壁部62との線膨張係数差に起因する熱応力が、一方の第2連結部52から他方の第2連結部52に伝達されることが抑制される。これにより、第2子基板32に歪みや反りなどが生じることが抑制され、物理量の検出精度の低下が抑制される。なお、もちろんではあるが、上記した一部が切り欠いた構成は、2つの第2連結部52の間だけではなく、他の任意の連結部50の間に形成することができる。これによっても、上記と同等の作用効果を得ることができる。図12は、セラミックパッケージの変形例を示す断面図である。本実施形態では、子基板31,32がSOI基板から成る例を示した。しかしながら、子基板31,32としては、上記例に限定されず、図13に示すように、SOI基板と、MEMSデバイス40を保護するキャップ47が形成されたキャップ基板とが接合された構成を採用することもできる。キャップ基板には貫通電極48が形成されており、MEMSデバイス40の出力信号が、貫通電極48を介して、パッド46に出力される。図13は、第1基板の変形例を示す断面図である。本実施形態では、壁部60が、第1壁部61と第2壁部62とを有する例を示した。しかしながら、壁部60は、第1壁部61を有していなくとも良い。この場合、第1子基板31は、第1連結部51のみを介して、母基板10に電気的及び機械的に接続連結される。このような機能を果たす第1連結部51としては、図13に示すように、半田ボールを採用することができる。本実施形態では、第2壁部62に、連結部52~54が形成された例を示した。しかしながら、壁部60が、他に2つの壁部を有し、各壁部に、1つの連結部50が形成された構成を採用することもできる。本実施形態では、壁部61,62の平面形状が環状である例を示した。しかしながら、壁部61,62の平面形状としては、上記例に限定されない。本実施形態では、4つの子基板31~34が、母基板10に連結された例を示した。しかしながら、母基板10に連結される子基板30の数としては、上記例に限定されず、複数であれば良い。本実施形態では、加速度センサは、横方向にて互いに対向する可動電極と固定電極、及び、縦方向にて互いに対向する可動電極と固定電極を有している例を示した。しかしながら、上記した2つの可動電極と固定電極のいずれか一方を加速度センサが有する構成を採用することもできる。本実施形態では、角速度センサは、絶えず横方向に振動する振動子を有し、この振動子に、縦方向にて固定電極と対向する可動電極が形成されている例を示した。しかしながら、角速度センサは、絶えず縦方向に振動する振動子を有し、この振動子に、横方向にて固定電極と対向する可動電極が形成された構成を採用することもできる。"