圧電基板を提供する工程、圧電基板の表面に複数の金属電極を配置する工程;圧電基板の表面に該電極を被覆するのに十分な誘電体層を堆積する工程であって、前記堆積は電極から上方に拡張する縫い目を形成し、第一の電極から拡張する第一の縫い目は、隣接する電極から拡張する第二の縫い目と結合して、誘電体層内に、かつ一般に電極上に第三の縫い目を形成する該工程;及び誘電体層から第三の縫い目を実質的に除去する工程;を含むSAWデバイスの製造方法。前記第三縫い目の実質的な除去工程が、誘電体層に対し、第三縫い目を実質的に除去するのに十分な電極上の距離まで平坦化を適用する工程を含む請求項1に記載の方法。第二の層を堆積する工程を更に含み、該第二の層の堆積工程が平坦化適用工程の前及び/又は後で起こる工程を含む請求項2に記載の方法。前記第三縫い目の実質的な除去工程が、誘電体層を形成する誘電体の少なくとも1種で第三縫い目を充填すると共に、第二の誘電体で第三縫い目を充填する工程を含む請求項1に記載の方法。第二の層を堆積する工程を更に含み、該第二の層の堆積工程が平坦化適用工程の前及び/又は後で起こる工程を含み、該第二層の堆積工程が第三縫い目の充填工程を含む請求項4に記載の方法。前記誘電体層が第一の誘電体層を含み、前記第二層の堆積工程が第二の誘電体層を堆積する工程を含む請求項5に記載の方法。第二誘電体層の表面、並びに基板及び電極上に形成された得られるオーバーコート層の平坦化の少なくとも1つを行なうため、第二誘電体層を平坦化する工程を更に含む請求項6に記載の方法。前記第三縫い目の実質的除去工程が、誘電体層に対し、第三縫い目を少なくとも部分的に除去するのに十分な電極上の距離まで平坦化を適用する工程;及び誘電体層を形成する誘電体の少なくとも1種で第三縫い目を充填すると共に、第二の誘電体で第三縫い目を充填する工程;を含む請求項1に記載の方法。前記縫い目の形成工程が、実質的に誘電体層全体に亘る密度範囲よりも低い密度を有する誘電体層内に領域を形成する工程を含み、第三の縫い目が誘電体のない空隙から第一及び第二の縫い目中の誘電体の密度よりも低い密度を有する誘電体までの範囲の誘電体量を含む請求項1に記載の方法。前記誘電体層の堆積工程が、酸化物層を堆積する工程を含む請求項1に記載の方法。前記誘電体層の堆積工程が、複数の誘電体層を堆積する工程を含む請求項1に記載の方法。表面を有する圧電基板;圧電基板表面上の複数の金属電極;及び圧電基板表面上に金属電極を被覆するのに十分な誘電体層を堆積して得られる誘電体層;を含むSAWデバイスであって、前記堆積は、電極から上方に拡張する縫い目を形成し、隣接する電極から誘電体層内に、かつ一般に電極上に拡張する第二の縫い目と結合する第一の電極から拡張する第一の縫い目から得られる第三の縫い目は誘電体層から実質的に除去される該デバイス。前記第三縫い目の除去は、誘電体層に対する第三縫い目を完全に除去するのに十分な電極上の距離までの平坦化、誘電体層に対する第三縫い目を少なくとも部分的に除去するのに十分な電極上の距離までの平坦化、誘電体層を形成する誘電体及び第二の誘電体の少なくとも1つによる第三縫い目への充填、及びそれらの組合わせの少なくとも1つで生じる請求項12に記載のSAWデバイス。前記第一、第二及び第三の縫い目が、実質的に誘電体層全体に亘る密度よりも一般に低い密度を有する誘電体層内の領域を含み、第三の縫い目が、第三縫い目の除去前に、誘電体のない所から第一及び第二の縫い目中の誘電体の密度よりも低い密度を有する誘電体までの範囲の密度を含む請求項12に記載のSAWデバイス。前記誘電体層が第一及び第二の誘電体層を含む請求項12に記載のSAWデバイス。前記第二誘電体層が、第一誘電体層上に堆積され、該第二層が、表面の平坦性、並びに基体及び電極上に形成されたオーバーコート層の得られる厚さの少なくとも1つを付与するために平坦化される請求項15に記載のSAWデバイス。前記誘電体層が、酸化物層を含む請求項15に記載のSAWデバイス。表面を有する圧電基板;圧電基板表面上の複数の金属電極;及び圧電基板表面上に金属電極を被覆するのに十分な誘電体層を堆積して得られる誘電体層;を含む音響波デバイスであって、前記堆積は、基体の表面上に拡張する電極から上方に拡張する縫い目を形成する該デバイス。誘電体層内で一般に電極上の隣接する電極から拡張する第二の縫い目と結合する第一の電極から拡張する第一の縫い目から得られる第三の縫い目は、誘電体層から十分に除去される請求項18に記載の音響波デバイス。前記第三縫い目の除去は、誘電体層に対する第三縫い目を部分的に除去するのに十分な電極上の距離までの平坦化、誘電体層に対する第三縫い目を完全に除去するのに十分な電極上の距離までの平坦化、誘電体層を形成する誘電体及び第二の誘電体の少なくとも1つによる第三縫い目への充填、及びそれらの組合わせの少なくとも1つで生じる請求項19に記載のSAWデバイス。前記誘電体層が、基体及び電極上に拡張する誘電体層の厚さを提供するのに十分に平坦化されている請求項18に記載の音響波デバイス。前記誘電体層が少なくとも1つの酸化物層を含む請求項18に記載の音響波デバイス。圧電基体の表面上で電極上の前記誘電体層が、複数の誘電体層の堆積で得られる請求項18に記載の音響波デバイス。上記の背景の本発明の向上パフォーマンスと収量の温度補償型表面音響デバイスの形成とSiOx周辺インタディジタルトランスデューサーSiOx-埋蔵IDT、xは、現実な数と積極的な数。例の方法では、SiOx-埋蔵の共振反共振点での品質の値が、SiOx材料、SiOx材料の空隙や縫い目の存在や、SiOxの平面共振器上の整合性を大幅に受けます。さらに、結合係数とTCFSiOxなどのシリコン酸化物の埋蔵共振器かを確認SiOxレイヤーの厚さにより決定される。本発明の一つの態様は、IDTsを超えてSiOxを残したまま、第1エッチバックetchbackのSiOxのフォトレジストの平坦化、第2エッチバックetchbackのSiOxのフォトレジストの平坦化となるIDT金属の厚さよりも厚くSiOx平坦の堆積が含まれます。SiOxの平坦化残留の測定がなされ、SiOx材料の厚さが、ターゲットの共振器の共振および反共振点のパフォーマンスに適してのコートの堆積が行われます。平坦化フォトレジスト、エッチバックetchbackなどの方法を含む、本例の方法で説明されますが、こうした化学機械研磨CMPなどの代替手段等、プリセットの本発明の教示から初めて採用されることが、この技術に関する当業者によって理解される。本発明のSiOx層の平坦化と品質が大幅に向上します。例としては二重エッチバックetchbackの平坦化と酸化層の平坦度、好ましくは500A未満で、典型的な値はおよそ300A。単一の平坦化、500Aを超える平坦度が観察され、平坦化無しでも、特に高い値です。この表面弾性波フィルターのパフォーマンスは、密度ポケットの際、ここに空隙または縫い目と呼ばれるものを削減することへの限界が、SiOxであり、平坦化のSiOxは貧しく、インタディジタルトランスデューサーを取り巻くSiOxが形成される。ダブル‐エッチバックetchbackコートでSiOx後に1つの平坦化SiOxレイヤーを排除またはSiOx、即ちこのような空隙を大幅に削減し、平坦化とコートSiOx共振器中の品質が大幅に向上します。これは、品質係数と共振器の結合係数の両方が向上します。ダブル‐エッチバックetchback平坦では、SiOxの最初のレイヤーは、電極の厚さよりも遥かに厚いです。これは、よく知られているデバイスと方法からの発明の実施例を区別する機能の1つです。例の方法では、実施例と本発明のための実施例をここに記載した方法、即ちTXおよびRXフィルターの製造に適用することがあります。現在の発明を排除し又は、望ましい結果をSiOxの空隙を削減する、ダブル‐エッチバックetchbackの平坦化プロセスを結合し、既知の方法との比較が大幅に改善され、平坦化SiOxレイヤーを使用することがあります。本発明の1つの方法の面では、SAWデバイスの製造が含まれます。その方法の複数の金属電極圧電基板の表面に配置して、誘電体層圧電基板の表面に金属電極の厚さよりも大きい厚さに堆積の手順が含まれます。堆積のステップフォームが縫い目上に、基板の表面上の拡張電極から拡張します。1つの縫い目がありますから1つの電極を拡張し、3番目の縫い目を形成する隣接電極からの拡張、2番目の縫い目に結合または上面電極のより一般的には高く、空隙誘電体層内にあります。誘電体層が距離を削除することから、空隙内の十分な電極上に誘電体層平坦化されている。本発明の別の方法の側面では、複数の電極をカバーするために十分な圧電基板の表面に誘電体層の堆積の圧電基板の表面に金属電極を配置し、圧電基板を提供することを構成することがあります。誘電体層および電極上では、一般的な上昇、電極と前記の結合からの1つの電極を拡張する、1つの縫い目3を形成する隣接電極からの拡張、そして2番目の縫い目から拡張堆積が、縫い目の縫い目と形成され、大幅に3番目の縫い目は、誘電体層から削除される。3番目の縫い目の実質的な削除、平坦化の少なくとも1つから部分的に3番目の縫い目を平坦化し、一定の距離、3番目の縫い目を完全に削除するための十分な電極上に誘電体層を削除するには、十分な電極上の距離、誘電体層に結果を削除する可能性があります。3番目の縫い目誘電体層と、2番目の誘電体材料とそれらの組み合わせを形成する誘電体材料の少なくとも1つを入力します。薄層形成密度は一般的に、密度大幅に誘電体層に拡張未満を持つ誘電体層内の領域で構成されます。3番目の縫い目誘電率、誘電体の密度ではそれ未満、1番目と2番目の縫い目のない誘電体からに至るまでの構成となります。また、2番目の層に堆積されることがあります。誘電体層は最初の誘電体層と、2番目の誘電体層が平坦化の誘電体層に、堆積の手順で構成され、前記2番目の層を構成することがあります。さらに、追加の手順を未だ構成することがありますのは、表面の平坦性の少なくとも1つと、厚さのコートを提供する少なくとも、電極の厚さよりも大きい電極上の最初と、2番目の誘電体層形成の2番目の誘電体層を平坦化します。例の方法で記載実施例の酸化層誘電体層があります。さらに、堆積される誘電体層は、電極の厚さよりも大きなことがあります。本発明は、あらかじめ選択されている必要な厚さの層を提供できます。事前に、CMPプロセスの例の方法で厚さを明確にし、電極の衝突を回避するためには、化学機械研磨中に少なくとも1.5倍、電極膜厚に選択される可能性があります。本発明の1つの態様に、SAWデバイスを構成することがあります。その上にサーフェスを持つ圧電基板金属電極圧電基板の表面上、そして、圧電基板金属電極圧電基板の表面上に複数からなる金属製の電極が記載されています。誘電体層の厚さ、そこは、堆積縫い目上から電極を拡張する縫い目を形成し、金属電極の厚さよりも大きい堆積から生じる圧電基板の表面に行われている。3の縫い目の結果、隣接電極誘電体層と、一般に電極上から2番目の縫い目に結合する1つの電極から、1つの縫い目から拡張して生じている。3番目の縫い目が削除されたか、誘電体層から3番目の縫い目を大幅に削減するための十分な電極上の距離は、平坦化を適用することによって大幅に減少します。誘電体層は、少なくとも1つは、表面の平坦性の少なくとも電極の厚さよりも大きい電極上の最初と2番目の誘電体層形成、コートの厚さを提供するために平坦化することがあります。誘電体層、酸化層またはレイヤーにより構成することがあります。本発明は、以下添付の図面に参照するように本発明がより具体的な実施例が表示されます。ただし、この発明がさまざまな形で具体化され、限定的に解釈されるべきではなく具体化されるものである。むしろ、こうした具体的なものは、こうした開示の徹底および完了と、完全な状態で、技術に関して巧みな人にとって、本発明の範囲が十分に伝えられるよう、こうした実施例が提供されます。最初に図1の参照では、本発明の1つの態様、即ち表面14その上を持つ圧電基板12を構成する弾性波デバイス10と、金属電極16圧電基板の表面上の複数の例の方法によって記載されます。誘電体層18表面の14圧電基板12の上と、誘電体層内電極16を埋め、そしてここに説明した継続的な参照を図1にし、デバイス10は、図表イラストによれば最初に持つものとして示されており、第2番目の縫い目20と、24、26の隣接電極16a、16bの22拡張上方からと、反対する1番目と2番目にエッジします。さらに、より詳細に説明をしますと20縫い目、22は、18誘電体層のアプリケーション間に形成され、通常よりも一般的に形成された全体のレイヤーの密度が低い誘電体層内にその領域があります。図1の継続的な参照と、今、両方縫い目20と、図2を参照して、誘電体の堆積から22と空隙28の結果、誘電体層18b、厚さ30電極16よりも大きい。誘電体層18bの堆積、縫い目20、22上方不連続32、電極16基板表面上拡張によって形成される圧電基板12の表面14から生じる電極16から拡張を形成します。空隙28は、第3縫い目オープンまたは電極間隔によって密閉容器記述ができ、第1番目と第2番目の縫い目20、22結合から形成します。しかしながら、さらにこのセクションで後で対処するように、この空隙28または第3番目の縫い目は、好ましくない低密度誘電体材料が不足しています。本発明のものと、図2の継続的な教示によれば、誘電体層18bが平坦化され、または、図1をもう一度参照するように誘電体層の態様では、このような結果は、空隙28を削除するための十分な深さを示します。例として、ここに示す1つの態様では、電極16の表面36は誘電体層内に残る、第3の縫い目と空隙28を十分削除するため、上記の場所44の図2の誘電体層18bに平坦化を適用することが、含まれています。1つの態様には、図2の誘電体層18が電極16上の誘電体層18の厚さ40は、再度参照された図1に示すように、その提供が十分に平坦化されている誘電体層18bが含まれます。ここに記述され、試験されて具現化のために、誘電体層18は酸化層で構成されます。図3に示すように、誘電体層18は、第1番目誘電体層18aと、レイヤー18bの平坦化、上記図2を参照、その後に第2層18cに堆積してコートを形成します。第2番目の誘電体層18cの平坦化のために平坦性と、それを完了したレイヤー18は、望みの厚さに提供することを完了することがあり、第1番目と第2番目の誘電体層18a、18cをレイヤー18aが既に、望み通り平坦化されていることによって、形成される。こうした心に訴える、技術に関して巧みな人にとっては、本発明の教示の利点を持つ今、許容可能な縫い目と、受け入れられない空隙が確立したなら、お望みであろうとなかろうと、レイヤーとして平坦化することがあります希望追加レイヤーの有無と、埋め込みIDTのためにコートを形成します。本発明の1つの方法の側面からの説明では、図4と図5に前記加工、SAWデバイス10の前に説明した構成を今すぐ、圧電基板12を提供し、表面の14の圧電基板上の金属電極16の複数配置をすること、蒸着表面の14の圧電基板14と電極16厚さ42は、少なくとも、厚さ30の金属電極16のものより大きく、その上には図1と図3に以前記載された誘電体層18です。誘電体層18、20の縫い目を適用するには、この方法では22が形成され、上の前記1つの縫い目20から1つの電極16aを拡張し、第2番目の縫い目22、第3層または、空隙28誘電体層の18内に形成する隣接電極16bから拡張に結合、不連続32から生じる電極16から拡張18、16電極の表面34より形成される、空隙28は平坦化または平坦化と第2番目の誘電体堆積の組み合わせによって、削除することができます。誘電体層18の説明、例の方法では、1つの態様は電極の16、空隙28残りの誘電体層から削除するための十分な上での事前選択された距離34行44が平坦化される。更なる説明の方法では、1つの加工シーケンス図3、図4、図2、図1の順の構造に示す手順から生じる結果が示され、具現化がされます。再び、縫い目20、22が一般的になり、誘電体層全体で、まだデバイス10のパフォーマンスに影響を受け入れ可能な拡張密度のより密度を持つ18誘電体の内の領域をレイヤーとして記述されます。ただし、空隙28または第3番目の縫い目の最初の結合によって形成される第2番目20縫い目、22には密度が一般的には周辺の誘電体の密度より、小さい誘電体材料の誘電率を持つ中空誘電体まで、望ましくない量で構成されています。レイヤー18i、18j、18k、18lで示すように、複数の薄い層を適用することで図5の継続的な参照と、誘電体層18を形成する可能性があります。上記の図2を参照して、または複数の薄いレイヤーの第1番目と第2番目の縫い目、2022と空隙28は結果として上記の説明を適用する1つのレイヤー18bとして形成されるかどうか、さらに、望ましくない空隙28は、簡単に平坦化などを削除する可能性があります。したがって結果では、埋め込みIDTデバイスが望ましいパフォーマンス特性を持ちます。上記のように、発明背景のこの仕様に記載されている、24、26Nishiyamaの結果としての電極、近傍での空隙28に記載されているデバイスのエッジなど、酸化がよく知られているデバイスを層にて観測されています。これらの空隙の説明と図6に例示の方法で、図の上部分は酸化トレースか、全体の層に比較すると望ましくない低密度材料を展示します。さらに、これらの空隙28は大幅に、共振器の品質の値が低下します。通常、空隙28が実質的にすることはできません技術では、既知のデバイスまたは有効な削除をする空隙とは異なり、本発明デバイスと酸化層18の方法で生産されたデバイス10、残り空隙28を提供します。したがって、改善された挿入損失と品質の値の方法などの共振器を提供します。再び図5への参照では、これに電極16の正確な形状と密度の縫い目20、22、28の空隙の影響を与えることが発見されています。例として、電極が、長方形断面をしていますが、可能性が高いのは、やや断面形状は台形であり、したがって、正の角度46などではなく正に14表面に垂直にされて、そのエッジがまた、縫い目20、22が正確な位置に、形状、空隙28の一般的に間隔48または電極16の音の高低が影響を受けます。今、図7a7cへの参照では、縫い目20、22として上記の誘電体層18が、平坦化することを必要とする、一般的には閉じられた空隙28cに記載されており、前に説明した平坦化44図1-3を参照し行に沿って結合すること、とここに図7aを示します。次の平坦化デバイス10、図7bに示す通常オープンアクセス無効28dを許可するための十分なレイヤー18または入力オープン空隙28dを許可する別の層17のために必要に応じて、別の誘電体材料を成形する誘電体材料の詳細が表示されます。今図8a、8bへの参照では、縫い目20、22、上記のように、必要に応じてレイヤー18または入力オープン空隙28dを許可し、他のレイヤー17のための別の誘電体材料を成形する誘電体材料のことであり、通常オープン空隙28dを直接形成するために記載され結合する可能性があります。したがって、こうした心に訴える、第3番目の縫い目、または無効の除去を平坦化する第3番目の縫い目を完全に削除するには、誘電体層の可能性がありますが、本発明の教示の利点を有する今、技術では、熟練して、第3番目の目地への充填では平坦、誘電体層上電極の第3番目の縫い目を部分的に削除するための、十分な距離に続いて誘電体層と、第2番目の誘電体材料を成形誘電体材料の少なくとも1つの、およびこれらの組み合わせを、このような構造に関係なく、上記の説明の発明の教示から、改善された挿入損失と品質要因デバイス10が提供される。このように多くの変更と、他の発明の実施例からくるこうした心に訴える、1つで巧みに教示の利点を有する前述の技術説明を図面を関連付けて表示します。したがって、それらの発明を明らかにし、特定の実施例に限定されるのものではなく、変更や改変が、請求の範囲内で行われることを意味しています。