表面とこの表面側に形成された変位可能な可動部15を含んだセンシング部19とを有する半導体基板10と、半導体材料で形成され、前記半導体基板10に貼り合わされた貼り合わせ基板20と、を備え、前記センシング部19が前記半導体基板10と前記貼り合わせ基板20との間に形成された気密室30に気密封止された半導体装置であって、前記半導体基板10と前記貼り合わせ基板20との界面40を貫くように形成された凹部41と、前記凹部41に配置された封止部材42、43とを備えており、前記貼り合わせ基板20は、前記半導体基板10と前記貼り合わせ基板20との積層方向から前記貼り合わせ基板20を見たときの一面27を有し、前記凹部41および前記封止部材42、43は、前記一面27の外縁部を一周するように設けられており、前記封止部材42、43は、前記貼り合わせ基板20の一面27から前記貼り合わせ基板20と前記半導体基板10との界面40を貫くように形成され、当該貼り合わせ基板20の一面27にて前記半導体基板10の電位を取り出す封止用外周金属層であることを特徴とする半導体装置。前記貼り合わせ基板20は、前記半導体基板10に対向した位置に窪み部24を有しており、前記半導体基板10と前記貼り合わせ基板20とが積層されたことにより、前記半導体基板10と前記窪み部24とによって前記気密室30が構成されていることを特徴とする請求項1に記載の半導体装置。前記貼り合わせ基板20は、該貼り合わせ基板20を前記半導体基板10と前記貼り合わせ基板20との積層方向に貫通すると共に、前記センシング部19に電気的に接続された貫通電極部25を有しており、前記貫通電極部25は、前記貼り合わせ基板20を前記積層方向から見たときの前記貼り合わせ基板20の一面27のうち、前記凹部41よりも中央部側に位置していることを特徴とする請求項1または2に記載の半導体装置。前記貼り合わせ基板20は、該貼り合わせ基板20を前記半導体基板10と前記貼り合わせ基板20との積層方向に貫通すると共に、前記センシング部19に電気的に接続された貫通電極部25を有しており、前記凹部41は、前記貼り合わせ基板20を前記積層方向から見たときの前記貼り合わせ基板20の一面27のうち、前記貫通電極部25よりも中央部側に位置していると共に前記一面27の外縁部側に位置していることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。表面とこの表面側に形成された変位可能な可動部15を含んだセンシング部19とを有する半導体基板10と、半導体材料で形成され、前記半導体基板10に貼り合わされた貼り合わせ基板20と、前記半導体基板10と前記貼り合わせ基板20との界面40を貫くように形成された凹部41と、前記凹部41に配置された封止部材42、43とを備え、前記センシング部19が前記半導体基板10と前記貼り合わせ基板20との間に形成された気密室30に気密封止された半導体装置の製造方法であって、ウェハ状の半導体基板10とウェハ状の貼り合わせ基板20とを用意し、前記半導体基板10と前記貼り合わせ基板20とを貼り合わせることにより積層ウェハ52を形成する工程と、前記積層ウェハ52に設定された複数のチップ形成領域53それぞれに前記界面40を貫くように前記凹部41を形成する工程と、前記凹部41内に前記封止部材42、43を形成する工程と、前記積層ウェハ52を前記複数のチップ形成領域53の境界に沿ってダイシングカットする工程とを含んでおり、前記凹部41を形成する工程では、前記チップ形成領域53の外縁部を一周するように前記凹部41を形成し、前記封止部材42、43を形成する工程では、前記半導体基板10と前記貼り合わせ基板20との積層方向から前記貼り合わせ基板20を見たときの面を一面27とし、前記貼り合わせ基板20の一面27から前記貼り合わせ基板20と前記半導体基板10との界面40を貫くように前記封止部材42、43を形成すると共に、前記貼り合わせ基板20の一面27にて前記半導体基板10の電位を取り出す封止用外周金属層として前記封止部材42、43を形成することを特徴とする半導体装置の製造方法。前記積層ウェハ52を形成した後、前記複数のチップ形成領域53それぞれに、前記ウェハ状の貼り合わせ基板20を前記ウェハ状の半導体基板10と前記ウェハ状の貼り合わせ基板20との積層方向に貫通すると共に、前記凹部41よりも前記チップ形成領域53の中央部側に位置する貫通電極部25を形成し、前記貫通電極部25を前記センシング部19に電気的に接続するする工程を含んでいることを特徴とする請求項5に記載の半導体装置の製造方法。前記凹部41を形成する工程では、前記貫通電極部25よりも前記チップ形成領域53の中央部側および外縁部側の両方に位置するように前記凹部41を形成することを特徴とする請求項6に記載の半導体装置の製造方法。前記ウェハ状の貼り合わせ基板20を用意する工程では、前記ウェハ状の貼り合わせ基板20として、前記複数のチップ形成領域53それぞれに、前記ウェハ状の貼り合わせ基板20を前記ウェハ状の半導体基板10と前記ウェハ状の貼り合わせ基板20との積層方向に貫通すると共に、前記凹部41の形成予定場所よりも前記チップ形成領域53の中央部側に位置する貫通電極部25を有するものを用意し、前記積層ウェハ52を形成する工程では、前記貫通電極部25を前記センシング部19に電気的に接続することを特徴とする請求項5に記載の半導体装置の製造方法。前記ウェハ状の貼り合わせ基板20を用意する工程では、前記ウェハ状の貼り合わせ基板20として、前記複数のチップ形成領域53それぞれに窪み部24を有するものを用意し、前記積層ウェハ52を形成する工程では、前記ウェハ状の半導体基板10と前記ウェハ状の貼り合わせ基板20とを積層することにより、前記複数のチップ形成領域53それぞれに前記半導体基板10と前記窪み部24とによって封止した前記気密室30を形成することを特徴とする請求項5ないし8のいずれか1つに記載の半導体装置の製造方法。しかしながら、上記従来の技術では、各基板は第3導体が各封止用下地金属膜に接合されたことによって一体化されているだけである。このため、ダイシングカットの外力が各基板に加わることにより、基板と封止用下地金属膜との密着力や封止用下地金属膜と第3導体との密着力が弱まってしまう。その結果、基板と封止用下地金属膜との剥がれや封止用下地金属膜と第3導体との剥がれが起こってしまうという問題がある。また、上記のダイシングカットにおける外力に限らず、個々のチップに分割された後においても、チップは外部から外力を受ける。これにより、上記と同様に各部の密着力が弱まり、各部の剥がれが起こってしまうという問題がある。本発明は上記点に鑑み、2枚の基板が一体化されたものに外力が加わっても、接合界面における密着力の低下を抑制することができる構造を備えた半導体装置およびその製造方法を提供することを目的とする。上記目的を達成するため、請求項1に記載の発明では、表面とこの表面側に形成された変位可能な可動部15を含んだセンシング部19とを有する半導体基板10と、半導体材料で形成され、半導体基板10に貼り合わされた貼り合わせ基板20とを備え、センシング部19が半導体基板10と貼り合わせ基板20との間に形成された気密室30に気密封止された半導体装置であって、半導体基板10と貼り合わせ基板20との界面40を貫くように形成された凹部41と、凹部41に配置された封止部材42、43とを備えていることを特徴とする。これによると、凹部41に配置された封止部材42、43が界面40の盾となるので、凹部41よりも内側の界面40に外力が直接伝わらない。したがって、半導体基板10と貼り合わせ基板20との密着力の低下を抑制することができる。また、請求項1に記載の発明では、貼り合わせ基板20は、半導体基板10と貼り合わせ基板20との積層方向から貼り合わせ基板20を見たときの一面27を有し、凹部41および封止部材42、43は、一面27の外縁部を一周するように設けられていることを特徴とする。さらに、封止部材42、43は、貼り合わせ基板20の一面27から貼り合わせ基板20と半導体基板10との界面40を貫くように形成され、当該貼り合わせ基板20の一面27にて半導体基板10の電位を取り出す封止用外周金属層であることを特徴とする。これによると、半導体基板10と貼り合わせ基板20との積層体の外縁部全体に凹部41および封止部材42、43が配置されるので、半導体装置に対してどの方向から外力が加わったとしても、半導体基板10と貼り合わせ基板20との密着力の低下を確実に抑制することができる。請求項2に記載の発明では、貼り合わせ基板20は、半導体基板10に対向した位置に窪み部24を有しており、半導体基板10と貼り合わせ基板20とが積層されたことにより、半導体基板10と窪み部24とによって気密室30が構成されていることを特徴とする。これによると、半導体基板10と貼り合わせ基板20との間に気密室30が構成された構造において、上述のように半導体基板10と貼り合わせ基板20との密着性の低下が抑制されるので、気密室30の気密性の低下を抑制することができる。請求項3に記載の発明では、貼り合わせ基板20は、該貼り合わせ基板20を半導体基板10と貼り合わせ基板20との積層方向に貫通すると共に、センシング部19に電気的に接続された貫通電極部25を有しており、貫通電極部25は、貼り合わせ基板20を積層方向から見たときの貼り合わせ基板20の一面27のうち、凹部41よりも中央部側に位置していることを特徴とする。これによると、貼り合わせ基板20の一面27において凹部41が貫通電極部25よりも外縁部側に位置すると共に、凹部41および封止部材42、43によって貫通電極部25付近の半導体基板10と貼り合わせ基板20との剥がれが抑制されるので、貫通電極部25とセンシング部19との電気的接続を維持することができる。請求項4に記載の発明では、凹部41は、貼り合わせ基板20を積層方向から見たときの貼り合わせ基板20の一面27のうち、貫通電極部25よりも中央部側に位置していると共に一面27の外縁部側に位置していることを特徴とする。このように、封止部材42、43が二重に設けられているので、半導体装置全体の気密性を向上させることができる。請求項5に記載の発明では、ウェハ状の半導体基板10とウェハ状の貼り合わせ基板20とを用意し、半導体基板10と貼り合わせ基板20とを貼り合わせることにより積層ウェハ52を形成する工程と、積層ウェハ52に設定された複数のチップ形成領域53それぞれに界面40を貫くように凹部41を形成する工程と、凹部41内に封止部材42、43を形成する工程と、積層ウェハ52を複数のチップ形成領域53の境界に沿ってダイシングカットする工程とを含んでいることを特徴とする。これによると、ダイシングカットの際に凹部41に配置された封止部材42、43が盾となり、凹部41よりも内側の界面40にダイシングカットによる外力が直接伝わらないようにすることができる。したがって、積層ウェハ52にダイシングカットする際の外力が加わったとしても、凹部41および封止部材42、43により半導体基板10と貼り合わせ基板20との密着力の低下を抑制することができる。また、積層ウェハ52がダイシングカットされ、個々の半導体装置に分割された後においても、凹部41に配置された封止部材42、43が盾となるので、凹部41よりも内側の界面40にダイシングカットによる外力が直接伝わらない。したがって、半導体装置が外部から外力を受けたとしても、凹部41および封止部材42、43によって半導体基板10と貼り合わせ基板20との密着力の低下を抑制することができる。また、請求項5に記載の発明では、凹部41を形成する工程では、チップ形成領域53の外縁部を一周するように凹部41を形成することを特徴とする。さらに、請求項5に記載の発明では、凹部41を形成する工程では、チップ形成領域53の外縁部を一周するように凹部41を形成し、封止部材42、43を形成する工程では、半導体基板10と貼り合わせ基板20との積層方向から貼り合わせ基板20を見たときの面を一面27とし、貼り合わせ基板20の一面27から貼り合わせ基板20と半導体基板10との界面40を貫くように封止部材42、43を形成すると共に、貼り合わせ基板20の一面27にて半導体基板10の電位を取り出す封止用外周金属層として封止部材42、43を形成することを特徴とする。これによると、チップ形成領域53の外縁部を一周するように盾となる封止部材42、43が配置されるので、各チップ形成領域53の境界のどの位置にダイシングカットによる外力が加わっても、該外力が封止部材42、43より内側の界面40に直接伝わらないようにすることができる。したがって、半導体基板10と貼り合わせ基板20との密着力の低下を確実に抑制することができる。また、ダイシングカットされた後のチップ状の半導体装置には、半導体基板10と貼り合わせ基板20との積層体の外縁部全体に封止部材42、43が残る。このため、半導体装置のどの場所に外力が加わったとしても、封止部材42、43よりも内側の界面40に外力が直接伝わらないので、半導体基板10と貼り合わせ基板20との密着力の低下を確実に抑制することができる。請求項6に記載の発明では、積層ウェハ52を形成した後、複数のチップ形成領域53それぞれに、ウェハ状の貼り合わせ基板20をウェハ状の半導体基板10とウェハ状の貼り合わせ基板20との積層方向に貫通すると共に、凹部41よりもチップ形成領域53の中央部側に位置する貫通電極部25を形成し、貫通電極部25をセンシング部19に電気的に接続するする工程を含んでいることを特徴とする。請求項8に記載の発明では、ウェハ状の貼り合わせ基板20を用意する工程では、ウェハ状の貼り合わせ基板20として、複数のチップ形成領域53それぞれに、ウェハ状の貼り合わせ基板20をウェハ状の半導体基板10とウェハ状の貼り合わせ基板20との積層方向に貫通すると共に、凹部41の形成予定場所よりもチップ形成領域53の中央部側に位置する貫通電極部25を有するものを用意し、積層ウェハ52を形成する工程では、貫通電極部25をセンシング部19に電気的に接続することを特徴とする。請求項6および請求項8に記載の発明によると、チップ形成領域53において凹部41を貫通電極部25よりも外縁部側に形成し、この凹部41内に封止部材42、43を形成することになるので、貫通電極部25付近の半導体基板10と貼り合わせ基板20との剥がれを抑制することができる。したがって、貫通電極部25とセンシング部19との電気的接続を維持することができる。そして、請求項6に記載の発明においては、請求項7に記載の発明のように、凹部41を形成する工程では、貫通電極部25よりもチップ形成領域53の中央部側および外縁部側の両方に位置するように凹部41を形成することもできる。請求項9に記載の発明では、ウェハ状の貼り合わせ基板20を用意する工程では、ウェハ状の貼り合わせ基板20として、複数のチップ形成領域53それぞれに窪み部24を有するものを用意し、積層ウェハ52を形成する工程では、ウェハ状の半導体基板10とウェハ状の貼り合わせ基板20とを積層することにより、複数のチップ形成領域53それぞれに半導体基板10と窪み部24とによって封止した気密室30を形成することを特徴とする。これによると、封止部材42、43により界面40に外力が伝わりにくくなることで半導体基板10と貼り合わせ基板20との密着性の低下が抑制されるので、半導体基板10と貼り合わせ基板20との間に気密室30を形成したとしても、気密室30の気密性の低下を抑制した構造を得ることができる。なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。第1実施形態以下、本発明の第1実施形態について図を参照して説明する。以下で示される半導体装置は、可動部を有する加速度センサ等の力学量センサであり、例えば車両の加速度等の検出に用いられるものである。図1は、本実施形態に係る半導体装置の平面図であり、aは半導体装置を構成するセンサ部の平面図、bは半導体装置を構成するキャップ部の平面図である。また、図2は、図1aのA-A断面図であり、半導体装置全体の断面図である。図2に示されるように、半導体装置は、センサ部10とキャップ部20とが積層されて構成されたものである。まず、センサ部10について説明する。センサ部10は、加速度等の物理量を検出するものである。このセンサ部10は、図2に示されるように、支持基板11と半導体層12とにより犠牲層13が挟み込まれたSOI基板14により構成されたものである。支持基板11および半導体層12として、例えばN型の単結晶シリコンが採用される。また、犠牲層13として例えばSiO2が採用される。SOI基板14のうちの犠牲層13は、支持基板11と半導体層12との間に一定の間隔を形成するためのものである。また、半導体層12は、図1aに示されるように、可動部15と、固定部16と、および周辺部17とを有するものである。これら可動部15、固定部16、および周辺部17は、半導体層12を貫通した開口部18により構成されている。つまり、半導体層12は開口部18が形成されていることにより、可動部15、固定部16、および周辺部17にそれぞれ画定され、分離されている。そして、可動部15および固定部16により加速度等の物理量を検出するためのセンシング部19が構成されている。可動部15は、センサ部10の表面側すなわち半導体層12に形成された変位可能な構造を有している。なお、センサ部10の表面とは、半導体層12のうち犠牲層13が形成された面とは反対側の面である。具体的に、可動部15は、アンカー部15a、錘部15b、可動電極15c、および梁部15dを備えて構成されている。アンカー部15aは、支持基板11に対して錘部15bを浮かせて支持するためのものである。このアンカー部15aはブロック状をなしており、犠牲層13の上に2箇所設けられている。錘部15bは、半導体装置に加速度等の物理量が印加されたときに各アンカー部15aに対して可動電極15cを移動させる錘として機能するものであり、細長状をなしている。この錘部15bには、複数のエッチングホール15eが形成されている。このエッチングホール15eは、錘部15bと支持基板11との間の犠牲層13を除去する際のエッチング媒体の導入孔として用いられる。可動電極15cは、錘部15bを構成する細長状の部位から直角方向に延設され、複数本が設けられることで櫛歯状に配置されている。各可動電極15cの間隔は、一定間隔とされており、各可動電極15cの幅、長さも一定とされている。梁部15dは、アンカー部15aと錘部15bとを連結するものである。この梁部は、平行な2本の梁がその両端で連結された矩形枠状をなしており、2本の梁の長手方向と直交する方向に変位するバネ機能を有するものである。このような梁部15dにより、錘部15bがアンカー部15aに一体に連結されて支持されている。本実施形態では、2つの梁部15dがアンカー部15aと錘部15bとをそれぞれ連結している。そして、梁部15d、錘部15b、および可動電極15cの下部の犠牲層13は部分的に除去され、梁部15d、錘部15b、および可動電極15cは支持基板11の上に一定の間隔で浮遊した状態になっている。この一定の間隔とは、半導体層12と支持基板11との間の間隔であり、犠牲層13の厚みに相当する。一方、固定部16は、可動部15を構成する細長状の錘部15bの長辺と対向するように配置されている。したがって、2つの固定部16が錘部15bを挟むように配置されている。このような固定部16は、配線部16aと固定電極16bとを備えて構成されている。配線部16aは、固定電極16bと外部とを電気的に接続するための配線として機能する部位である。配線部16aの下方において犠牲層13が残されており、配線部16aが支持基板11に固定されている。固定電極16bは、配線部16aのうちの錘部15bと対向する辺から直角方向に延設され、配線部16aに複数本ずつ備えられることで櫛歯状に配置されている。各固定電極16bの間隔は、一定間隔とされており、各固定電極16bの幅、長さも一定とされている。そして、各固定電極16bが各可動電極15cに対向配置され、各固定電極16bと各可動電極15cとの間にコンデンサが形成されている。つまり、可動部15および固定部16は、可動電極15cと固定電極16bとの間に形成される容量に基づいて物理量を検出するように構成されている。このため、支持基板11の平面方向であって錘部15bの長手方向に加速度等の物理量が印加されたときに、該コンデンサの容量値の変化に基づいてその物理量を検出することが可能になっている。本実施形態では、固定電極16bと支持基板11との間の犠牲層13が除去されており、固定電極16bは支持基板11に対して浮いた状態になっている。周辺部17は、可動部15や固定部16の周囲に配置されたものである。本実施形態では、可動部15および固定部16を一周して囲むように形成されている。次に、キャップ部20について説明する。キャップ部20は、上記センシング部19への水や異物の混入等を防止するものである。また、キャップ部20は、センサ部10との間に密閉した空間を形成する役割も果たす。このようなキャップ部20はシリコン等の半導体材料で形成されたものであり、図2に示されるように、シリコン基板21と、第1絶縁膜22と、第2絶縁膜23とを備えている。シリコン基板21は、該シリコン基板21のうちセンサ部10のセンシング部19と対向する位置に窪み部24を有している。この窪み部24は、キャップ部20がセンサ部10に貼り合わされたときに、センシング部19がキャップ部20に接触しないようにするためのものである。第1絶縁膜22は、シリコン基板21においてセンサ部10と対向する一面全体に形成されている。もちろん、第1絶縁膜22は窪み部24の表面にも形成されている。この第1絶縁膜22はセンサ部10とシリコン基板21とを絶縁するためのものである。第2絶縁膜23は、シリコン基板21のうち第1絶縁膜22とは反対側の面に形成されたものである。これら第1絶縁膜22および第2絶縁膜23として、SiO2等の絶縁材料が採用される。また、キャップ部20は、該キャップ部20をセンサ部10とキャップ部20との積層方向に貫通する複数の貫通電極部25を有している。各貫通電極部25は、第2絶縁膜23、シリコン基板21、および第1絶縁膜22を貫通する孔部25aと、この孔部25aの壁面に形成された絶縁膜25bと、この絶縁膜25bの上に埋め込まれた貫通電極25cとにより構成されている。各貫通電極25cの一端はアンカー部15a等に接続され、他端は、図1bに示されるように、パッド状にパターニングされている。絶縁膜25bとしては例えばTEOS等の絶縁材料が採用され、貫通電極25cとしては例えばAlが採用される。本実施形態では、キャップ部20に4つの貫通電極部25が形成されている。4つの貫通電極部25のうちの2つは、センシング部19の固定部16にそれぞれ電気的に接続されている。また、4つの貫通電極部25のうちの1つは、可動部15のアンカー部15aに電気的に接続されている。そして、4つの貫通電極部25のうちの1つは、周辺部17に電気的に接続されている。キャップ部20には、図1bに示されるように、シリコン基板21の電位を取り出すための電位取り出し電極26が形成されている。この電位取り出し電極26は、第2絶縁膜23に形成された図示しないコンタクトホールを介してシリコン基板21に電気的に接続されている。そして、図2に示されるように、上記のキャップ部20とセンサ部10とが貼り合わされて一体化されている。本実施形態では、キャップ部20の第1絶縁膜22とセンサ部10の半導体層12とが直接接合により接合されている。このように、センサ部10とキャップ部20とが積層されたことにより、センシング部19がセンサ部10とキャップ部20との間に形成された気密室30に気密封止されている。すなわち、センサ部10とキャップ部20の窪み部24とによって構成された空間が気密室30とされ、該気密室30にセンシング部19が封止された状態になっている。気密室30は、例えば真空になっている。さらに、キャップ部20とセンサ部10とが一体化されたものにおいて、キャップ部20とセンサ部10との界面40を貫くように凹部41が形成されている。ここで、界面40とは、センサ部10の半導体層12の表面とキャップ部20の第1絶縁膜22の表面との接合面に相当する。凹部41の幅は例えば100μm程度である。この凹部41の壁面に絶縁膜42が形成されており、この絶縁膜42の上に封止用外周金属層43が形成されている。これによると、凹部41に絶縁膜42および封止用外周金属層43が配置されたことにより、キャップ部20と、センサ部10と、絶縁膜42および封止用外周金属層43とによりくさび部44が構成されている。つまり、絶縁膜42および封止用外周金属層43がキャップ部20とセンサ部10とをつなぎ合わせる役割を果たすものになっている。また、センサ部10とキャップ部20との積層方向からキャップ部20を見たときのキャップ部の第2絶縁膜23の表面を一面27とすると、図1bに示されるように、凹部41、絶縁膜42、および封止用外周金属層43は、一面27の外縁部を一周するように設けられている。したがって、くさび部44も該一面27の外縁部を一周するように設けられている。さらに、くさび部44は、該一面27の最外縁部に位置している。つまり、図2に示されるように、封止用外周金属層43が半導体装置の側面に露出した状態になっている。半導体装置の側面に露出した絶縁膜42および封止用外周金属層43は、ダイシングカット面に相当する。絶縁膜42としては例えばTEOS等の絶縁材料が採用され、封止用外周金属層43としては例えばAl等の金属材料が採用される。そして、絶縁膜42および封止用外周金属層43はキャップ部20の一面27の最外縁部に位置しているので、各貫通電極部25は、該一面27において絶縁膜42および封止用外周金属層43よりも中央部側にそれぞれ位置している。言い換えると、各貫通電極部25は、くさび部44よりもキャップ部20の一面27の中央部側に位置している。以上が、本実施形態に係る半導体装置の全体構成である。次に、上記半導体装置の製造方法について、図3~図6を参照して説明する。図3は、センサ部10の製造工程を示した図である。図4は、キャップ部20の製造工程を示した図である。図5は、センサ部10とキャップ部20との接合工程を示した図である。図6は、ダイシングカットの工程を示した図である。なお、これら図3~図6は、図1aのA-A断面に相当する図である。まず、センサ部10の製造方法について説明する。図3aに示す工程では、支持基板11と半導体層12とで犠牲層13を挟み込んだSOI基板14を用意する。SOI基板14は、例えば5インチのウェハである。このウェハ状のSOI基板14に多数のセンサ部10を形成することとなる。図3bに示す工程では、半導体層12に開口部18を形成する。具体的には、半導体層12の上に図示しないマスクを形成し、該マスクのうち開口部18に対応した部分および凹部41に対応した部分が開口するようにマスクをパターニングする。これにより、マスクのうち開口部18に対応した部分および凹部41に対応した部分の半導体層12が露出する。マスクとして、レジストや酸化膜を用いる。この後、マスクから露出した半導体層12を例えばRIE方式によりエッチングする。このようにして、半導体層12に該半導体層12を貫通した開口部18と凹部に対応したトレンチ50とを形成する。そして、マスクを除去する。図3cに示す工程では、半導体層12から露出した犠牲層13を犠牲層エッチング等により除去する。これにより、支持基板11から梁部15d、錘部15b、可動電極15c、および固定電極16bをリリースし、センシング部19を形成する。また、トレンチ50の底部に位置していた犠牲層13が除去されるので、トレンチ50の底面が支持基板11となる。このようして、SOI基板14に多数のセンサ部10が形成する。次に、キャップ部20の製造方法について説明する。図4aに示す工程では、ウェハ状のシリコン基板21を用意する。ウェハ状のシリコン基板21のサイズは、ウェハ状のSOI基板14と同じである。そして、シリコン基板21のうちセンサ部10と対向する面の一部をエッチングすることにより、例えば5μm~10μm程度の深さの窪み部24を形成する。この窪み部24は、錘部15b等の可動部位の変位空間を形成するためのものである。本工程では、リソグラフィ技術およびエッチング技術を利用することにより、窪み部24を形成する。このエッチングは、例えばRIE方式やアルカリエッチング等で行うことができる。図4bに示す工程では、ウェハ状のシリコン基板21の表裏面にCVD法等によりSiO2等の第1絶縁膜22および第2絶縁膜23を形成する。図4cに示す工程では、第1絶縁膜22のうち、センサ部10の半導体層12に形成されたトレンチ50に対応した位置にシリコン基板21が露出する開口部51を形成する。こうして、ウェハ状のシリコン基板21に多数のキャップ部20の一部が完成する。この後、上記の各工程を経て得られたセンサ部10とキャップ部20とを接合する。具体的には、図5aに示す工程では、センサ部10が多数形成されたウェハ状のSOI基板14と、キャップ部20の一部が多数形成されたウェハ状のシリコン基板21とを真空装置内に配置する。そして、SOI基板14のうち半導体層12の表面およびキャップ部20の第1絶縁膜22の表面にArイオンビームを照射する。これにより、半導体層12および第1絶縁膜22の各表面を活性化させる。なお、活性化の手法については、Arイオンビームの照射の他に、大気中または真空中でプラズマ処理を行うことによっても可能である。そして、真空装置内にて、ウェハ状のSOI基板14およびウェハ状のシリコン基板21の各対向面に設けられたアライメントマークを用いて赤外顕微鏡によりアライメントを行い、室温~550°Cの低温で両ウェハをいわゆる直接接合により接合する。このようにして、ウェハ状のSOI基板14とウェハ状のシリコン基板21とを貼り合わせた積層ウェハ52を形成する。これにより、各チップ形成領域53にSOI基板14と窪み部24とによって封止した気密室30をそれぞれ形成する。気密室30は真空になっている。また、キャップ部20の第1絶縁膜22の開口部51とセンサ部10のトレンチ50とが連結される。なお、陽極接合や中間層接合等の接合技術を用いてセンサ部10とキャップ部20とを接合しても良い。図5bに示す工程では、RIE方式等により積層ウェハ52に凹部41および孔部25aを形成する。ここで、積層ウェハ52には1つの半導体装置に相当するチップ形成領域53が複数設けられている。そして、積層ウェハ52に設けられた複数のチップ形成領域53それぞれに、センサ部10とキャップ部20との界面40を貫くように凹部41を形成する。具体的には、チップ形成領域53の外縁部を一周するように凹部41を形成する。また、複数のチップ形成領域53のうちの一方と他方との境界を含むように凹部41を形成する。一方と他方とはつまり隣り合うチップ形成領域53を指す。したがって、隣同士のチップ形成領域53の境界をまたぐように凹部41を形成するので、積層ウェハ52には凹部41が格子状にレイアウトされる。図3bに示す工程で半導体層12にトレンチ50を形成しておき、図4cに示す工程で第1絶縁膜22に開口部51を形成しているので、本工程では、キャップ部20のうち、トレンチ50に対応する場所の第2絶縁膜23およびシリコン基板21をエッチングして除去するだけで積層ウェハ52に凹部41を形成することができる。また、キャップ部20のうち、配線部16a、アンカー部15a、および周辺部17に対応する場所の第2絶縁膜23、シリコン基板21、および第1絶縁膜22をエッチングして除去することにより、積層ウェハ52に複数の孔部25aを形成する。図5cに示す工程では、凹部41および各孔部25aの壁面にTEOS等の絶縁膜25b、42を成膜する。図5dに示す工程では、各孔部25aの底部に形成された絶縁膜25bを除去し、半導体層12を露出させる。また、第2絶縁膜23に図示しないコンタクトホールを形成してシリコン基板21を露出させる。なお、第2絶縁膜23にコンタクトホールを形成する工程は、他の工程で行っても良いし、単独の工程として行っても良い。続いて、図6に示す工程では、凹部41および各孔部25aにスパッタ法や蒸着法等によりAlやAl-Si等の金属を埋め込み、封止用外周金属層43および貫通電極25cを形成する。また、第2絶縁膜23上の金属をパッド状にパターニングする。このように、貫通電極25cや封止用外周金属層43の上部を断面逆凸形状にすることで蓋としての効果があり、気密室30の気密性を向上できる。また、貫通電極25cと封止用外周金属層43とを同材料で形成することで工程を増やす必要がなくなる利点がある。上述のように、チップ形成領域53の境界上に凹部41を形成しているので、該境界上に封止用外周金属層43を形成することとなる。このように、凹部41内に絶縁膜42および封止用外周金属層43を形成したことにより、キャップ部20と、センサ部10と、絶縁膜42および封止用外周金属層43とにより構成されたくさび部44が構成される。また、各孔部25a内に貫通電極25cをそれぞれ形成することにより、各貫通電極25cと配線部16a、アンカー部15a、および周辺部17とをそれぞれ電気的に接続する。さらに、キャップ部20に電位取り出し電極26を形成することにより、電位取り出し電極26とシリコン基板21とを電気的に接続する。そして、積層ウェハ52をチップ形成領域53の境界に沿ってダイシングカットする。この場合、該境界上に配置された封止用外周金属層43および凹部41の底部に位置する絶縁膜42を該境界に沿ってダイシングカットすることとなる。このため、ダイシングカット時には封止用外周金属層43および凹部41の底部に位置する絶縁膜42に刃が当たるので、センサ部10とキャップ部20との界面40に刃が直接当たらない。つまり、絶縁膜42および封止用外周金属層43の一部を残した状態で積層ウェハ52を切断する。このため、ダイシングカット面は、支持基板11、絶縁膜42、および封止用外周金属層43により構成される。したがって、ダイシングカットによる外力は封止用外周金属層43および絶縁膜42に加わるが、センサ部10とキャップ部20との界面40には直接加わらないので、ダイシングの際にセンサ部10とキャップ部20との密着力が低下してしまうことはない。こうして、半導体装置が完成する。続いて、半導体装置における加速度等の物理量の検出方法について説明する。半導体装置が外部から加速度を受けると、可動部15の梁部15dがたわみ、位置が固定された固定電極16bに対して、錘部15bが該錘部15bの長手方向に移動する。このため、可動電極15cと固定電極16bとの間の距離が変化するので、可動電極15cと固定電極16bとで構成されるコンデンサの容量値が変化する。この容量値の変化を検出することで半導体装置が受ける加速度等が得られるようになっている。次に、半導体装置に凹部41、絶縁膜42、および封止用外周金属層43が設けられたことによる作用について説明する。上述のように、半導体装置は、センサ部10と、このセンサ部10に貼り合わされたキャップ部20と、センサ部10とキャップ部20との界面40を貫くように形成された凹部41と、凹部41に配置された絶縁膜42および封止用外周金属層43を備えて構成されている。この構成を言い換えること、半導体装置は、センサ部10と、このセンサ部10に貼り合わされたキャップ部20と、センサ部10とキャップ部20との界面40を貫くように形成された凹部41に絶縁膜42および封止用外周金属層43が配置されたことにより構成されたくさび部44とを備えた構成であると言える。このような構造によると、凹部41に配置された絶縁膜42および封止用外周金属層43が界面40の盾となるので、凹部41よりも内側の界面40に外力が直接伝わらないようになっている。したがって、センサ部10とキャップ部20との密着力の低下が抑制される。また、くさび部44では、センサ部10とキャップ部20とが絶縁膜42および封止用外周金属層43によりつなぎ止められているので、センサ部10とキャップ部20との界面40の剥離が抑制されると言える。一方、センサ部10とキャップ部20との積層体の縁部側面部には、該積層体の内方側に向かって窪んだ凹部41がセンサ部10とキャップ部20との接合部をまたぐように形成され、該凹部41には接合部を覆う絶縁膜42および封止用外周金属層43が設けられていると言える。これによると、絶縁膜42および封止用外周金属層43に覆われた接合部が外力を直接受けないので、センサ部10とキャップ部20との剥がれが抑制される。言い換えると、センサ部10とキャップ部20との接合面つまり界面40の少なくとも一部の端辺が、半導体装置の内部で終端されるように半導体装置に絶縁膜42および封止用外周金属層43が備えられている。本実施形態では、くさび部44はキャップ部20の一面27の最外縁部に一周するようにレイアウトされているので、界面40の端辺全体が半導体装置の内部で終端されている。したがって、半導体装置の側面に外力が印加された場合に、界面40の端辺が露出している場合と比較して印加される外力が小さくなり、界面40での剥離を防止することが可能となる。また、絶縁膜42および封止用外周金属層43については、センサ部10とキャップ部20との積層方向に界面40を横断すると共に、センサ部10およびキャップ部20のそれぞれに接合される接合部材と言える。そして、半導体装置は、少なくとも該接合部材の一部を残した状態で該積層方向に切断されて形成されたものであると言える。このため、半導体装置に作用する力は該接合部材に作用するので、界面40に作用する力が低減される。したがって、半導体装置におけるセンサ部10とキャップ部20との界面40での剥離が抑制される。以上説明したように、本実施形態では、センサ部10とキャップ部20との積層体に、センサ部10とキャップ部20との界面40を貫く凹部41を設け、この凹部41内に封止部材として絶縁膜42および封止用外周金属層43を設けたことが特徴となっている。これによると、絶縁膜42および封止用外周金属層43により構成された封止部材が界面40の盾となるので、該封止部材よりも内側に位置する界面40に外力が直接伝わらない。このため、半導体装置を製造する際に積層ウェハ52にダイシングカットする際の外力が加わったとしても、該封止部材によりセンサ部10とキャップ部20との密着力の低下を抑制することができる。そして、積層ウェハ52がダイシングカットされ、個々の半導体装置に分割された後に半導体装置が外部から外力を受けたとしても、半導体装置に該封止部材が残されることにより該封止部材が外部からの外力を界面40に直接伝達させないための盾となるので、ダイシングカット後においてもセンサ部10とキャップ部20との密着力の低下を抑制することができる。また、本実施形態ではキャップ部20の一面27の最外縁部を一周するように凹部41がレイアウトされているので、ダイシングカット時やダイシングカット後に半導体装置に対してどの方向から外力が加わったとしても、絶縁膜42および封止用外周金属層43の存在により界面40への外力の伝達が阻止される。したがって、センサ部10とキャップ部20との密着力の低下を確実に抑制することができる。上述のように、本実施形態では、半導体装置はセンサ部10とキャップ部20との間に気密室30が設けられた構造をなしている。そして、凹部41がキャップ部20の一面27の最外縁部を一周するように設けられていることによりセンサ部10とキャップ部20との密着力の低下が抑制されるので、気密室30の気密性の低下を確実に抑制することもできる。そして、本実施形態では、半導体装置はキャップ部20に貫通電極部25を設けた構造をなしているので、センサ部10とキャップ部20との密着力の低下が抑制されることで、貫通電極部25とセンシング部19との電気的接続を維持することもできる。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、センサ部10が特許請求の範囲の半導体基板に対応し、キャップ部20が特許請求の範囲の貼り合わせ基板に対応する。また、絶縁膜42および封止用外周金属層43が特許請求の範囲の封止部材に対応する。第2実施形態本実施形態では、第1実施形態と異なる部分について説明する。上記第1実施形態では、封止部材としての第4絶縁膜42および封止用外周金属層43をダイシングカットしたが、本実施形態では、封止用外周金属層43よりも外側をダイシングカットすることが特徴となっている。図7は、本実施形態に係る半導体装置を示した図であり、aはキャップ部20の平面図、bは図1aのA-A断面に相当する断面図である。図7bに示されるように、凹部41、絶縁膜42、および封止用外周金属層43は半導体装置の側面よりも内側に位置している。また、図7aに示されるように、封止用外周金属層43はキャップ部20の一面27の外縁部に一周するようにレイアウトされている。この場合、半導体装置には、封止用外周金属層43の内周側と外周側とにそれぞれくさび部44が形成される。図8は、積層ウェハ52に封止用外周金属層43を形成し、ダイシングカットする様子を示した図である。この図に示されるように、積層ウェハ52に対して、複数のチップ形成領域53のうちの一方と他方との境界よりも内側に凹部41を形成し、この凹部41内に絶縁膜42および封止用外周金属層43を形成している。そして、チップ形成領域53の境界が封止用外周金属層43よりも外側に設定され、該境界に沿ってダイシングカットを行う。これによると、刃は封止用外周金属層43に直接接触しないので、封止用外周金属層43の変形を防ぐことができる。また、ダイシングカット後では、上述のように、封止用外周金属層43は半導体装置の側面よりも内側に位置しているので、絶縁膜42および封止用外周金属層43が盾となり、凹部41よりも内側の界面40に外力が直接印加されることはない。なお、上記のようにダイシングカットを行うと、ダイシングカット面はSOI基板14、シリコン基板21、第1絶縁膜22、および第2絶縁膜23により構成される。以上のように、各チップ形成領域53の境界よりも内側に凹部41、絶縁膜42、および封止用外周金属層43を位置させることにより、ダイシングカットによる外力が封止用外周金属層43よりも内側のセンサ部10とキャップ部20との界面40に直接伝わらなくなる。したがって、封止用外周金属層43よりも内側のセンサ部10とキャップ部20との密着力の低下を抑制することができる。第3実施形態本実施形態では、第1、第2実施形態と異なる部分について説明する。図9は、本実施形態に係る半導体装置の断面図であり、例えば図1のA-A断面に相当する図である。図9に示されるように、凹部41は、少なくともキャップ部20とセンサ部10との界面40を貫くように形成されている。言い換えると、凹部41は、半導体装置の側面45のうちキャップ部20とセンサ部10との界面40の少なくとも一部を含む領域が側面45に垂直な方向に凹んだ部分である。なお、凹部41は半導体装置の側面45を一周して設けられていても良いし、界面40の一部を含むように断続的に設けられていても良い。そして、この凹部41に封止用外周金属層43が埋め込まれている。封止用外周金属層43としては、Al等の金属材料が採用される。これによると、凹部41に封止用外周金属層43が配置されたことにより、キャップ部20と、センサ部10と、封止用外周金属層43とによりくさび部44が構成される。これにより、凹部41に配置された封止用外周金属層43が界面40の盾となるので、凹部41よりも内側の界面40に外力が直接伝わらないようにすることができる。したがって、センサ部10とキャップ部20との密着力の低下を抑制することができる。また、くさび部44では、センサ部10とキャップ部20とが封止用外周金属層43によりつなぎ止められるので、センサ部10とキャップ部20との界面40の剥離を抑制することができる。次に、図9に示される半導体装置の製造方法について、図10および図11を参照して説明する。なお、本実施形態に係る半導体装置の製造についてもウェハの状態で形成していく。まず、図3a~図3cに示す工程を行うことで、ウェハ状のSOI基板14の半導体層12に多数のセンサ部10およびトレンチ50を設けたものを用意する。また、キャップ部20については、図4aに示す工程でウェハ状のシリコン基板21に窪み部24を形成すると共に、センサ部10の半導体層12に形成されたトレンチ50に対応した位置にもトレンチ28を形成する。このトレンチ28はトレンチ50と共に凹部41を構成する部分となる。そして、図4bに示す工程でウェハ状のシリコン基板21の表裏面に第1絶縁膜22および第2絶縁膜23を形成する。こうしてキャップ部20を得る。続いて、図10aに示す工程では、図5aに示す工程と同様に、真空装置内にて、ウェハ状のSOI基板14とウェハ状のシリコン基板21とを直接接合により接合する。このようにして、ウェハ状のSOI基板14とウェハ状のシリコン基板21とを貼り合わせた積層ウェハ52を形成する。この場合、SOI基板14のトレンチ50とシリコン基板21のトレンチ28とが通じるようにウェハ状のSOI基板14とウェハ状のシリコン基板21とを貼り合わせる。なお、SOI基板14のトレンチ50とシリコン基板21のトレンチ28とが通じるようにとは、少なくともSOI基板14のトレンチ50の一部とシリコン基板21のトレンチ28の一部とが対向した状態になっていれば良い。これにより、各チップ形成領域53にSOI基板14と窪み部24とによって封止した気密室30がそれぞれ形成される。本実施形態では、図5bに示されるように、各チップ形成領域53は、積層ウェハ52に設定されたダイシングライン54を挟んでいる。また、キャップ部20のトレンチ28とセンサ部10のトレンチ50とが連結されると、センサ部10とキャップ部20との間にセンサ部10のトレンチ50とキャップ部20のトレンチ28とで囲まれた中空部46が形成される。この中空部46の壁面が凹部41となる。なお、図5bに示されるように、本実施形態ではトレンチ50の幅とトレンチ28に形成された第1絶縁膜22の空間幅とが一致するように、トレンチ28やトレンチ50をそれぞれ形成している。しかしながら、トレンチ50の幅と第1絶縁膜22の空間幅とは必ずしも一致する必要はなく、それぞれ異なる幅になっていても良い。次に、図10bに示す工程では、図5bに示す工程と同様に、積層ウェハ52に複数の孔部25aを形成する。このとき、孔部25aの形成と同時に、各中空部46に対応する位置に外部と中空部46とを繋ぐビア29も形成する。なお、積層ウェハ52のセンサ部10側にビア29を形成しても良い。この後、図11aに示す工程では、図5cに示す工程、図5dに示す工程、および図6に示す工程を行うことにより、各孔部25aに絶縁膜25bおよび貫通電極25cを形成する。なお、マスクを用いることにより、ビア29に絶縁膜25bや貫通電極25cが形成されないようにする。そして、図11bに示す工程では、ビア29を介して中空部46に封止用外周金属層43を埋め込む。この封止用外周金属層43を中空部46全体に埋め込むことにより、センサ部10とキャップ部20との界面40を封止用外周金属層43で覆う。このようにして中空部46に封止用外周金属層43を埋め込んだ後、積層ウェハ52をダイシングライン54に沿ってダイシングカットする。これにより、半導体装置の側面45に、センサ部10とキャップ部20との界面40の少なくとも一部を含んだ凹部41が設けられ、この凹部41に封止用外周金属層43が残されたものが得られる。以上説明したように、半導体装置の側面45に凹部41が設けられた構造によると、半導体装置の外縁部側に設けられる封止用外周金属層43の量を少なくすることができる。また、封止用外周金属層43は、センサ部10やキャップ部20の材料とは異なる材質であるので、封止用外周金属層43の量が少なくなることで、センサ部10やキャップ部20と封止用外周金属層43との熱膨張係数差に基づく応力発生を低減させることもできる。さらに、封止用外周金属層43は半導体装置の側面45に設けられていないので、図2に示された構造に対して、封止用外周金属層43が剥がれにくくなるという利点もある。第4実施形態本実施形態では、第2実施形態と異なる部分について説明する。図12は、本実施形態に係る半導体装置の断面図であり、例えば図1のA-A断面に相当する図である。この図に示されるように、凹部41の壁面には絶縁膜42が形成されておらず、凹部41内に封止用外周金属層43が直接形成されている。これによると、封止用外周金属層43は、キャップ部20を構成するシリコン基板21とセンサ部10の周辺部17とに電気的に接続される。このため、封止用外周金属層43を介してこれらシリコン基板21および周辺部17の電位を取ることができるので、半導体装置を電気的にシールドすることができる。また、凹部41に絶縁膜42を形成しないので、製造工程を簡略化することができると共に、材料コストを低減することもできる。第5実施形態本実施形態では、第2実施形態と異なる部分について説明する。図13は、本実施形態に係る半導体装置の断面図であり、例えば図1のA-A断面に相当する図である。この図に示されるように、凹部41はセンサ部10を構成する犠牲層13を貫通して支持基板11に達するように設けられている。そして、この凹部41の壁面に絶縁膜42が形成されると共に絶縁膜42の上に封止用外周金属層43が設けられることで、封止用外周金属層43が支持基板11に電気的に接続されている。このため、封止用外周金属層43を介して支持基板11の電位を取ることができる。第6実施形態本実施形態では、第5実施形態と異なる部分について説明する。図14は、本実施形態に係る半導体装置の断面図であり、例えば図1のA-A断面に相当する図である。この図に示されるように、孔部25aおよび凹部41は、第1絶縁膜22を貫通すると共に半導体層12に達するように形成されている。孔部25aと凹部41とは例えば同じ深さとなるように形成されている。このような構成によると、凹部41を設けるためにセンサ部10に予めトレンチ50を設ける必要がなく、孔部25aと凹部41とを同じ工程で形成することができる。このため、製造工程を簡略化することができる。なお、図14では凹部41の底部の絶縁膜42が除去されているが、凹部41の底部に絶縁膜42を残しても良い。凹部41の底部の絶縁膜42が除去されている場合は、封止用外周金属層43を介して周辺部17の電位を取ることができる。凹部41の底部の絶縁膜42が除去されていない場合は、封止用外周金属層43はセンサ部10とキャップ部20との剥がれを抑制する部材として機能する。第7実施形態本実施形態では、第2実施形態と異なる部分について説明する。図15は、本実施形態に係る半導体装置の断面図であり、例えば図1のA-A断面に相当する図である。この図に示されるように、貫通電極25cは、孔部25aを完全に埋めるように形成されておらず、絶縁膜25bの上および孔部25aの底部に膜状に形成されている。封止用外周金属層43についても同様に、絶縁膜42の上および凹部41の底部に膜状に形成されている。このように、貫通電極25cを孔部25aに完全に埋め込まなくても良いし、封止用外周金属層43を凹部41に完全に埋め込まなくても良い。これにより、貫通電極25cや封止用外周金属層43として用いるAlの量を少なくすることができ、材料コストを低減することができる。また、貫通電極25cや封止用外周金属層43が孔部25aや凹部41に完全に埋め込まれていないので、材料の熱膨張係数差に基づいて各部に加わる応力が緩和される。このため、応力によって半導体装置の各部が破壊されないようにすることができる。そして、孔部25aや凹部41にAlを完全に埋め込むことは困難であるが、上記のように貫通電極25cや封止用外周金属層43を膜状に形成することは容易であるので、製造技術の難易度を低減することができる。第8実施形態本実施形態では、第4実施形態と異なる部分について説明する。図16は、本実施形態に係る半導体装置の断面図であり、例えば図1のA-A断面に相当する図である。この図に示されるように、半導体層12のトレンチ50の壁面に絶縁膜42が形成され、キャップ部20に形成された凹部41には絶縁膜42は形成されていない。このため、封止用外周金属層43は、キャップ部20を構成するシリコン基板21のみに電気的に接続される。このように、封止用外周金属層43をキャップ部20のシリコン基板21のみに電気的に接続することができる。第9実施形態本実施形態では、第8実施形態と異なる部分について説明する。図17は、本実施形態に係る半導体装置の断面図であり、例えば図1のA-A断面に相当する図である。この図に示されるように、半導体層12のトレンチ50には絶縁膜42は形成されておらず、キャップ部20に形成された凹部41には絶縁膜42が形成されている。このため、封止用外周金属層43は、センサ部10を構成する半導体層12に形成された周辺部17に電気的に接続される。このように、封止用外周金属層43を周辺部17のみに電気的に接続することもできる。なお、封止用外周金属層43により電位を取る部分は周辺部17に限られず、半導体層12のうち他の部位でも良い。第10実施形態本実施形態では、第9実施形態と異なる部分について説明する。図18は、本実施形態に係る半導体装置の断面図であり、例えば図1のA-A断面に相当する図である。この図に示されるように、孔部25aおよび凹部41がテーパ状に形成されている。具体的には、孔部25aは、該孔部25aの幅平面方向の開口幅がキャップ部20とセンサ部10との界面40から孔部25aの開口側に広がるテーパ状をなしている。凹部41についても同様に、該凹部41の幅平面方向の幅がキャップ部20とセンサ部10との界面40から凹部41の開口側に広がるテーパ状をなしている。このように、孔部25aおよび凹部41がテーパ状になっているので、孔部25aおよび凹部41の形成が容易になると共に、孔部25aや凹部41の壁面に貫通電極25cや封止用外周金属層43となるAl膜を形成しやすくすることができる。すなわち、孔部25aや凹部41に貫通電極25cや封止用外周金属層43を埋めやすくすることができる。そして、本実施形態では、半導体層12のトレンチ50に絶縁膜42を形成していないので、封止用外周金属層43を介して半導体層12の例えば周辺部17の電位を取ることができる。もちろん、半導体層12のトレンチ50に絶縁膜42を形成しても良い。なお、テーパ状の凹部41は、例えば図5bに示される工程で形成しても良い。一方、図5aの前工程で予めテーパ状のビアをキャップ部20に形成しておき、そのキャップ部20をセンサ部10に貼り付けることで凹部41を形成しても良い。第11実施形態本実施形態では、第2実施形態と異なる部分について説明する。図19aは本実施形態に係る半導体装置の平面図であり、図19bは例えば図1のA-A断面に相当する図である。図19aに示されるように、本実施形態では、封止用外周金属層43は貫通電極部25よりも気密室30側に位置している。言い換えると、凹部41封止用外周金属層43は、キャップ部20を積層方向から見たときのキャップ部20の一面27のうち、貫通電極部25よりも中央部側気密室30側に位置している。また、図19bに示されるように、凹部41はセンサ部10の犠牲層13に達するように設けられている。このため、半導体層12が凹部41によって分断されるので、半導体層12に形成された可動部15や固定部16が貫通電極部25と電気的に接続されるように、凹部41は気密室30を一周して囲むように形成されずに断続的に設けられている。なお、凹部41の底面が界面40を貫通して半導体層12に位置するように凹部41が設けられていれば、可動部15や固定部16と貫通電極部25とは半導体層12を介して電気的に接続される。この場合は、凹部41は気密室30を一周して囲むように形成されていても良い。以上のように、封止用外周金属層43は貫通電極部25よりも気密室30側に位置するので、気密室30の気密性を向上させることができる。また、封止用外周金属層43はセンシング部19の近傍に配置されるので、センシング部19を電気的にシールドするシールド層として機能させることもできる。第12実施形態本実施形態では、第11実施形態と異なる部分について説明する。図20aは本実施形態に係る半導体装置の平面図であり、図20bは例えば図1のA-A断面に相当する図である。図20aに示されるように、本実施形態では、封止用外周金属層43は気密室30と貫通電極部25との間に位置していると共に、封止用外周金属層43はキャップ部20の一面27の外周を一周するようにレイアウトされている。言い換えると、凹部41は、キャップ部20を積層方向から見たときのキャップ部20の一面27のうち、貫通電極部25よりも中央部側に位置していると共にキャップ部20の一面27の外縁部側に位置している。また、図20bに示されるように、各凹部41はセンサ部10の犠牲層13に達するようにそれぞれ設けられている。この場合は、貫通電極部25よりもチップ形成領域53の中央部側および外縁部側の両方に凹部41を形成することとなる。このように封止用外周金属層43が二重に設けられているので、半導体装置全体の気密性を向上させることができる。また、封止用外周金属層43をシールド層として機能させることもできる。なお、キャップ部20の一面27の外周を一周するようにレイアウトされた凹部41の壁面に絶縁膜42を設けずに、凹部41の壁面に封止用外周金属層43を形成しても良い。これにより、封止用外周金属層43とキャップ部20を構成するシリコン基板21とを電気的に接続することが可能となる。第13実施形態本実施形態では、第2実施形態と異なる部分について説明する。図21aは本実施形態に係る半導体装置の平面図であり、図21bは例えば図1のA-A断面に相当する図である。図21aに示されるように、本実施形態では、凹部41は貫通電極部25の周囲を一周して囲むように環状にレイアウトされている。また、図21bに示されるように、貫通電極部25の貫通電極25cと半導体層12の各部とが電気的に接続されるように、凹部41の底部は半導体層12に位置している。以上のように、凹部41を環状とすることで、貫通電極部25の周辺の気密性を向上させることができる。また、封止用外周金属層43を貫通電極部25の周辺のシールド層として機能させることもできる。他の実施形態上記各実施形態では、凹部41に埋め込む材料として絶縁膜42および封止用外周金属層43を用いていたが、Ti、Cu、Ni、W、Ge、In等の他の金属やポリシリコンや絶縁体、ゴム、樹脂、レジスト等の他の材料を用いても良い。この他、凹部41に埋め込む材料として、SiO2、Si3N4、Al2O3等を用いることができる。一方、上記各実施形態では貫通電極25cの材料としてAlを用いていたが、Cu、Ni、W、Ge、In等の金属材料を用いても良い。また、センサ部10とキャップ部20とを貼り合わせる方法としては、上述の直接接合の他、表面活性化接合、共晶接合、陽極接合、中間接着層接合、はんだ接合等の接合方法を採用することができる。上記各実施形態では、キャップ部20のシリコン基板21に窪み部24を設けた構造が示されているが、可動する錘部15b、梁部15d、および可動電極15cの厚みを許容変位量分だけ小さくした構造としても良い。これにより、シリコン基板21に窪み部24を形成しなくても、シリコン基板21と錘部15b等との間に錘部15b等の厚さ方向への変位を可能とする隙間を形成できる。上記各実施形態では、凹部41はキャップ部20側からセンサ部10側に凹んでいるが、図22に示されるように、センサ部10側からキャップ部20側に凹んでいても良い。この場合、図22aに示されるように、SOI基板14の支持基板11のうち犠牲層13とは反対側の面に絶縁膜28が形成されており、凹部41は絶縁膜28、SOI基板14、および第1絶縁膜22を貫通してシリコン基板21に達するように形成される。もちろん、凹部41はセンサ部10とキャップ部20との界面40を貫くように形成されている。このような構成によると、センサ部10とキャップ部20との界面40だけでなく、SOI基板14の支持基板11と犠牲層13との界面、犠牲層13と半導体層12との界面に対しても絶縁膜42および封止用外周金属層43が盾となるので、これらの界面に外力が直接加わらないようにすることができ、各部の剥がれも防止することができる。また、第2実施形態のように、凹部41が半導体装置の側面よりも内側に位置する構造についても、図22bに示されるように、センサ部10側からキャップ部20側に凹部41を形成した構造とすることができる。上記各実施形態では、キャップ部20の一面27の外縁部を一周するように凹部41が設けられていたが、これは一例であり、他のレイアウトでも良い。図23に凹部41の形成位置による封止用外周金属層43のレイアウトの一例を示す。なお、図23では絶縁膜42を省略している。図23aでは、封止用外周金属層43は、キャップ部20の一面27の一辺と該一辺に対向する辺に沿ってレイアウトされたものについて示されている。この場合、くさび部44は、キャップ部20の一面27を構成する特定の辺に沿って設けられることとなる。これにより、半導体装置のうち封止用外周金属層43が設けられた側面に対して外力が加わる場合に、外力は封止用外周金属層43に加わり、該封止用外周金属層43よりも内側に位置する界面40には外力が直接加わらないので、センサ部10とキャップ部20との剥がれを効率良く抑制することができる。なお、図23aでは二辺に沿って封止用外周金属層43がレイアウトされた図が示されているが、少なくともキャップ部20の四角形状の一面27の一辺に沿って設けられていれば良い。例えば、一面27の一辺のみに沿ってレイアウトされていても良いし、三辺に沿ってレイアウトされていても良い。また、図23bでは、封止用外周金属層43は、キャップ部20の一面27の外縁部に断続的に設けられたものについて示されている。この場合、くさび部44も断続的に設けられることとなる。このように、封止用外周金属層43が断続的に設けられたとしても、該封止用外周金属層43によってセンサ部10とキャップ部20との界面40が断続的に隠されるので、外力が界面40に直接加わる部分が少なくなり、センサ部10とキャップ部20との剥がれを抑制することができる。また、封止用外周金属層43を一周して連続的に形成するのではなく部分的に形成するので、くさび部44を構成するために用いる封止用外周金属層43の材料の量を少なくすることもできる。なお、封止用外周金属層43の平面形状は図23bに示される円形のものに限らず、四角形状等の多角形であっても良い。さらに、図23cでは、封止用外周金属層43はキャップ部20の一面27の角部にのみ設けられたものについて示されている。これによると、絶縁膜42および封止用外周金属層43も一面27の角部に位置するので、絶縁膜42および封止用外周金属層43は貫通電極部25の外側に位置する。したがって、絶縁膜42および封止用外周金属層43によりセンサ部10とキャップ部20との剥がれが抑制されることで貫通電極部25の電気的接続が切断されにくくすることができる。上記の図23では、ダイシングカット面に絶縁膜42および封止用外周金属層43が露出する構造について説明したが、第2実施形態のように凹部41が半導体装置の側面よりも内側に位置する構造についても同様のレイアウトを施すことができる。また、図22に示されるように、センサ部10側からキャップ部20側に凹部41を形成した構造についても同様である。上記各実施形態では、センサ部10にキャップ部20を接合した後にキャップ部20に貫通電極部25を形成する方法について説明したが、センサ部10にキャップ部20を接合する前にキャップ部20に凹部41の形成予定場所よりもチップ形成領域53の中央部側に位置する貫通電極部25を形成しておき、センサ部10にキャップ部20を接合した際に貫通電極部25を固定部16等のセンシング部19や周辺部17に電気的に接続するようにしても良い。上記各実施形態では、センサ部10に加速度センサ等の物理量を検出するものについて説明したが、センシング部19が角速度を検出する構造になっていても良い。また、加速度センサや角速度センサに限らず、他のセンサに適用することもできる。例えば、圧力センサに適用することもできる。具体的には、圧力検出のためのダイヤフラムを有する第1の基板と、第2の基板とが接合され、第1の基板と第2の基板との間に基準圧となる空間が形成されたものである。この場合、該空間の基準圧を維持するべく、第1の基板と第2の基板との界面を貫通するように凹部を設け、この凹部内に封止部材を埋め込むことによりくさび部を構成することとなる。圧力センサに限らず、2枚の板が接合され、2枚の板の間に空間が形成されるものに適用することができる。一方、2枚の板の間に空間が形成されないものについても、2枚の板の密着力を低下させないようにすることを目的として2枚の板の界面を貫く凹部を設け、この凹部に封止部材を埋め込むことにより、2枚の板の密着力の低下を抑制することができる。上記各実施形態では、センサ部10についてはSOI基板14が用いられ、キャップ部20についてはシリコン基板21が用いられていたがこれは一例を示したものである。すなわち、センサ部10やキャップ部20はそれぞれ1層により構成されていても良いし、それぞれ複数層により構成されていても良い。センサ部10およびキャップ部20が1層でそれぞれ構成された積層体がもっとも最小の積層構造となる。上記各実施形態ではセンサ部10を3層で構成し、キャップ部20を3層で構成した積層体について凹部41を設け、この凹部41に封止部材を埋め込んだ構造を示している。例えば、3層の積層体については、第1層と第2層との界面および第2層と第3層との界面を貫く凹部を設けて該凹部に封止部材を埋め込むこととなる。もちろん、4層以上でも同様である。この場合、積層体の表裏面のうちどちら側から凹部を形成しても良いし、該表裏面の両側から凹部を形成しても良い。