直流電源4の直流電力を昇圧する昇圧回路13と、前記昇圧回路13から出力された直流電力を交流電力に変換し、系統3へ交流電力を出力するインバータ回路14と、前記系統の交流電圧Vacが前記直流電源の直流電圧Vdcより低いとき、前記系統へ前記交流電力を出力するように、前記インバータ回路をヒステリシス制御によって制御するヒステリシス制御手段51-58、60と、前記系統の交流電圧Vacが前記直流電源の直流電圧Vdcより高いとき、前記系統に前記交流電力を出力するように前記昇圧回路を比例積分制御によって制御する比例積分制御手段30とを備えることを特徴とする電力変換装置。前記インバータ回路14は、ブリッジ回路Q1-Q4と、前記ブリッジ回路と前記系統との間に設けられたノーマルコイルL2とを備え、前記ヒステリシス制御手段と前記比例積分制御手段とは、前記ノーマルコイルに流れる電流ILに応じて制御を実行することを特徴とする請求項1に記載の電力変換装置。さらに、前記交流電圧Vacが前記直流電圧Vdcより低いとき、前記昇圧回路による昇圧を停止する停止手段44、344を備えることを特徴とする請求項2に記載の電力変換装置。さらに、前記交流電圧Vacが前記直流電圧Vdcより高いとき、前記昇圧回路によって昇圧された直流電力を前記交流電力に変換するように前記インバータ回路を制御する極性制御手段59を備えることを特徴とする請求項2または請求項3に記載の電力変換装置。さらに、前記比例積分制御手段により前記昇圧回路の制御が開始されたときに、制御ゲインを抑制する制御ゲイン抑制手段245を備えることを特徴とする請求項2から請求項4のいずれかに記載の電力変換装置。前記制御ゲイン抑制手段245は、前記昇圧回路の容量成分と誘導成分との共振周期にわたって前記制御ゲインを抑制することを特徴とする請求項5に記載の電力変換装置。さらに、前記比例積分制御手段による前記昇圧回路の制御を、前記交流電圧Vacが前記直流電圧Vdcより高くなるより所定の進角量前に開始させる進角手段344、371-376を備えることを特徴とする請求項2から請求項6のいずれかに記載の電力変換装置。前記進角量は、前記昇圧回路の容量成分と誘導成分との共振周期の1/10以上、かつ前記共振周期以下であることを特徴とする請求項7に記載の電力変換装置。さらに、前記比例積分制御手段による前記昇圧回路の制御を、前記交流電圧Vacが前記直流電圧Vdcより低くなった後に停止させる遅角手段344、377-379を備えることを特徴とする請求項2から請求項8のいずれかに記載の電力変換装置。前記比例積分制御手段は、前記ノーマルコイルの電流の移動平均値を求める平均値算出手段31を備え、前記移動平均値に基づいて前記比例積分制御を実行することを特徴とする請求項2から請求項9のいずれかに記載の電力変換装置。従来技術の構成では、昇圧回路がリアクトル電流に応じて制御される。ところが、入力電源からの電流は入力側の平滑コンデンサにも流れる。すなわち、リアクトル電流は、出力側の交流電流を正確に反映していない。このため、交流出力における高調波成分を抑制することが困難であった。また、従来技術の構成では、昇圧回路による制御と、インバータ回路による制御とが切替えられる過渡期に交流電流に歪みを生じるという問題点があった。この歪みを抑制するために、特許文献3に記載の技術では、直流電圧検出値を補正することで切替タイミングを補正している。しかし、過渡期における歪みは、回路の容量成分と誘導成分との共振によって生じるため、従来技術の構成では歪みを十分に抑制することが困難であった。本発明は上記問題点に鑑みてなされたものであり、その目的は、交流出力における高調波を抑制することができる電力変換装置を提供することである。本発明の他の目的は、昇圧回路による直交変換とインバータ回路による直交変換との切り替わりに起因する高調波を抑制することができる電力変換装置を提供することである。本発明は上記目的を達成するために以下の技術的手段を採用する。請求項1に記載の発明は、直流電源4の直流電力を昇圧する昇圧回路13と、昇圧回路13から出力された直流電力を交流電力に変換し、系統3へ交流電力を出力するインバータ回路14と、系統の交流電圧Vacが直流電源の直流電圧Vdcより低いとき、系統へ交流電力を出力するように、インバータ回路をヒステリシス制御によって制御するヒステリシス制御手段51-58、60と、系統の交流電圧Vacが直流電源の直流電圧Vdcより高いとき、系統に交流電力を出力するように昇圧回路を比例積分制御によって制御する比例積分制御手段30とを備えることを特徴とする。この構成によると、交流電圧が直流電圧より高いときに昇圧回路が比例積分制御によって制御される。一方、交流電圧が直流電圧より低いときにインバータ回路がヒステリシス制御によって制御される。これにより、インバータ回路のスイッチング回数が抑制される。この結果、インバータ回路に起因する高調波が抑制される。請求項2に記載の発明は、インバータ回路14は、ブリッジ回路Q1-Q4と、ブリッジ回路と系統との間に設けられたノーマルコイルL2とを備え、ヒステリシス制御手段と比例積分制御手段とは、ノーマルコイルに流れる電流ILに応じて制御を実行することを特徴とする。この構成によると、系統への出力に近いノーマルコイルの電流に応じて制御を実行することができる。このため、昇圧回路が比例積分制御されるときに、高調波の少ない交流電力が出力される。請求項3に記載の発明は、さらに、交流電圧Vacが直流電圧Vdcより低いとき、昇圧回路による昇圧を停止する停止手段44、344を備えることを特徴とする。この構成によると、交流電圧が直流電圧より低いとき昇圧回路の昇圧機能を利用することなく、インバータ回路による変調機能と直交変換機能とを用いて交流電力が出力される。この結果、昇圧回路に起因する高調波が抑制される。請求項4に記載の発明は、さらに、交流電圧Vacが直流電圧Vdcより高いとき、昇圧回路によって昇圧された直流電力を交流電力に変換するようにインバータ回路を制御する極性制御手段59を備えることを特徴とする。この構成によると、昇圧回路によって昇圧された直流電力が、インバータ回路によって交流電力に変換され、系統に出力される。このとき、インバータ回路の直交変換機能だけが利用されるから、インバータ回路のスイッチング回数が抑制される。この結果、インバータ回路に起因する高調波が抑制される。請求項5に記載の発明は、さらに、比例積分制御手段により昇圧回路の制御が開始されたときに、制御ゲインを抑制する制御ゲイン抑制手段245を備えることを特徴とする。この構成によると、昇圧回路の起動時における高調波が抑制される。請求項6に記載の発明は、制御ゲイン抑制手段245は、昇圧回路の容量成分と誘導成分との共振周期にわたって制御ゲインを抑制することを特徴とする。この構成によると、昇圧回路の共振に起因する高調波が抑制される。請求項7に記載の発明は、さらに、比例積分制御手段による昇圧回路の制御を、交流電圧Vacが直流電圧Vdcより高くなるより所定の進角量前に開始させる進角手段344、371-376を備えることを特徴とする。この構成によると、昇圧回路の起動遅れに起因する高調波が抑制される。請求項8に記載の発明は、進角量は、昇圧回路の容量成分と誘導成分との共振周期の1/10以上、かつ共振周期以下であることを特徴とする。この構成によると、昇圧回路の共振に起因する高調波が抑制される。請求項9に記載の発明は、さらに、比例積分制御手段による昇圧回路の制御を、交流電圧Vacが直流電圧Vdcより低くなった後に停止させる遅角手段344、377-379を備えることを特徴とする。この構成によると、昇圧回路の停止時における高調波が抑制される。請求項10に記載の発明は、比例積分制御手段は、ノーマルコイルの電流の移動平均値を求める平均値算出手段31を備え、移動平均値に基づいて比例積分制御を実行することを特徴とする。この構成によると、ノーマルコイルの電流の変動に過敏に反応することなく、安定的に比例積分制御が実行される。この結果、高調波が抑制される。なお、特許請求の範囲および上記手段の項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。以下に、図面を参照しながら本発明を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。各実施形態で具体的に組合せが可能であることを明示している部分同士の組合せばかりではなく、特に組合せに支障が生じなければ、明示してなくとも実施形態同士を部分的に組み合せることも可能である。第1実施形態図1は、本発明を適用した第1実施形態の電力変換装置1を含む電力システム2を示すブロック図である。電力システム2は、系統3に接続された需要家に設置されている。電力システム2は、例えば、個人の住宅、または事業所において構成されている。系統3は、電力供給会社などの供給者によって提供される電力網である。系統3は、単相3線方式の電源であり、中性線Nと、電圧線U、Vとを有する。電力システム2は、小規模な直流電源DCS4を備える。直流電源4は、住宅などに設置された小規模発電施設、または二次電池によって提供される。小規模発電施設として、例えば、太陽光発電装置、風力発電装置、または燃料電池を用いることができる。電力システム2は、系統3から電力を受ける負荷LD5を備える。電力システム2は、系統3から電力供給を受ける機能と、直流電源4から系統3へ電力を出力する機能とを有している。直流電源4から系統3へ電力を出力する機能は、逆潮流機能とも呼ばれる。電力システム2は、電力変換装置1を備える。電力変換装置1は、直流電源4から系統3へ電力を出力する。電力変換装置1は、直流電源4に接続された直流端11と、系統3に接続された交流端12とを備える。電力変換装置1は、直流端11から供給される直流電力を交流電力に変換し、交流電力を系統3に供給する。電力変換装置1は、昇圧回路13と、インバータ回路14とを備える。昇圧回路13は、直流電源4の直流電力を昇圧して出力する。昇圧回路13は、直流端11から供給される直流電圧Vdcを昇圧するコンバータ回路である。系統3のピークトゥピークPeakToPeak電圧が282Vである場合、昇圧回路13は、350V以上の出力を供給する。昇圧回路13は、リアクトルL1と、スイッチ素子Qbと、ダイオードD1、D2と、平滑コンデンサC1とを備える。スイッチ素子Qbは、IGBT絶縁ゲート型バイポーラトランジスタ素子である。リアクトルL1の一端には、直流電圧Vdcが供給される。リアクトルL1の他端は、スイッチ素子QbとダイオードD2との接続点に接続されている。ダイオードD2とスイッチ素子Qbとは、昇圧出力の間において直列接続されており、アッパアームとロワアームとを提供する。リアクトルL1の一端と昇圧出力との間には、ダイオードD1が接続されている。ダイオードD1は、直流電圧Vdcを昇圧出力に直接に供給することを可能としている。平滑コンデンサC1は、昇圧出力の間に並列接続されている。この構成によると、スイッチ素子Qbのスイッチングによって直流電圧Vdcが昇圧され、昇圧出力に供給される。また、スイッチ素子Qbがスイッチングしないときには、直流電圧Vdcが直接に昇圧出力に供給される。インバータ回路14は、昇圧回路13と交流端12との間に設けられている。インバータ回路14は、直流電力を交流電力に変換して出力することができる回路である。インバータ回路14は、昇圧回路13によって昇圧された電圧、または直流電圧Vdcを交流波形に変換して交流端12に供給する。インバータ回路14は、昇圧回路13から出力された直流電力を変調する変調機能と、直流電力を交流電力に変換する直交変換機能とを有する。インバータ回路14は、系統3へ交流電力を出力する。インバータ回路14は、フルブリッジ回路と、ノーマルコイルL2と、平滑コンデンサC2とを備える。フルブリッジ回路は、複数のスイッチ素子をHブリッジに接続した回路である。フルブリッジ回路は、少なくとも4つのスイッチ素子Q1、Q2、Q3、およびQ4を備える。スイッチ素子Q1、Q2、Q3、およびQ4は、IGBT素子である。スイッチ素子Q1およびQ4は、直流電圧Vdcと同じ極性の電圧を出力するので、正転対のスイッチ素子と呼ばれる。スイッチ素子Q2およびQ3は、直流電圧Vdcと逆極性の電圧を出力するので、反転対のスイッチ素子と呼ばれる。ノーマルコイルL2は、フルブリッジ回路の交流端に接続されている。ノーマルコイルL2は、ブリッジ回路のひとつの交流端と、系統3との間に直列接続されている。平滑コンデンサC2は、ノーマルコイルL2と交流端12との間に並列接続されている。電力変換装置1は、直流端11と昇圧回路13との間に、ノイズを除去するためのフィルタ回路FLTを備える。電力変換装置1は、インバータ回路14と交流端12との間にノイズを除去するためのフィルタ回路FLTを備える。電力変換装置1は、交流端12とフィルタ回路FLTとの間に遮断器RL1、RL2を備える。遮断器RL1、RL2は、系統3と電力変換回路1との接続を遮断する。電力変換装置1は、各部の電圧、電流を検出するための複数のセンサを備える。電力変換装置1は、直流電圧Vdcを検出する電圧センサと、交流電圧Vacを検出する電圧センサと、ノーマルコイルL2に流れる電流を検出する電流センサCS2とを備える。さらに、電力変換装置1は、直流電源4から供給される電流を検出する電流センサCS1を備えてもよい。電力変換装置1は、昇圧回路13とインバータ回路14とを制御する制御装置15を備える。制御装置15は、コンピュータによって読み取り可能な記憶媒体を備えるマイクロコンピュータによって提供される。記憶媒体は、コンピュータによって読み取り可能なプログラムを格納している。記憶媒体は、メモリによって提供されうる。プログラムは、制御装置15によって実行されることによって、制御装置15をこの明細書に記載される装置として機能させ、この明細書に記載される制御方法を実行するように制御装置15を機能させる。制御装置15が提供する手段は、所定の機能を達成する機能的ブロック、またはモジュールとも呼ぶことができる。制御装置15は、ノーマルコイルL2の電流に応じて、系統3の交流電力に同期した交流電力を系統3に供給するように昇圧回路13とインバータ回路14とを制御する。制御装置15は、正弦波に相当する滑らかな凸状の電流波形が得られるように、昇圧回路13のスイッチングと、インバータ回路14のスイッチングとを制御する。制御装置15は、ノーマルコイルL2の検出電流ILが目標電流ILに一致するように、昇圧回路13を制御する。また、制御装置15は、ノーマルコイルL2の電流ILが目標電流ILに一致するように、インバータ回路14を制御する。制御装置15は、比例積分制御PI制御によって昇圧回路13を制御する。比例積分制御においては、検出電流ILが目標電流ILに一致するように、スイッチ素子Qbがスイッチングされる。比例積分制御においては、検出電流ILと目標電流ILとの偏差に比例する比例成分と、偏差を積分した積分成分とに応じて、スイッチ素子Qbのスイッチングディーティ比が調節される。制御装置15は、ヒステリシス制御によってインバータ回路14を制御する。ヒステリシス制御においては、検出電流ILが目標電流ILに一致するように、スイッチ素子Q1-Q4がスイッチングされる。ヒステリシス制御においては、目標電流ILに基づいて設定された上限値と下限値との間に検出電流ILを維持するように、スイッチ素子Q1-Q4がスイッチングされる。制御装置15は、目標電流ILを設定するための目標設定ブロック20を備える。目標設定ブロック20は、電流指令値を設定するための指令値ブロックITR21と、補正量を設定するための補正ブロックCRA22と、電流指令値と補正量とを加算する加算器ブロック23とを備える。電流指令値は、直流電源4が太陽電池の場合は、太陽電池の出力電力を最大とするように電流値を変化させる最大電力追従制御によって得られる電流値とすることができる。また、電流指令値は、直流電源4が二次電池の場合は、二次電池の出力を一定にするように設定された電流値とすることができる。補正量は、昇圧回路13のリアクトルL1と平滑コンデンサC1とによる電流の立上り遅れをカバーするための補正量である。電流指令値と補正量とは、加算器ブロック23によって加算される。目標設定ブロック20は、系統3の電力波形に同期した目標電流ILを生成するために、同期回路を備える。同期回路は、位相同期制御ブロックPDC24と、正弦波発生ブロックSIN25と、乗算器ブロック26とを備える。位相同期制御ブロック24は、同期位相制御によって、系統3の交流電圧Vacがゼロクロスする時刻と周期とを求める。正弦波発生ブロック25は、交流電圧Vacに同期した正弦波信号を生成する。乗算器ブロック26は、正弦波信号と補正後の電流指令値とを乗算し、目標電流ILを出力する。制御装置15は、昇圧回路13を比例積分制御する昇圧制御ブロック30を備える。昇圧制御ブロック30は、比例積分制御を提供するためのブロック群31-43を備える。昇圧回路13の入力電圧Vinと出力電圧Voutとの関係は、Vout=T/T-Ton×Vinによって表すことができる。ここで、Tは、スイッチ素子Qbのスイッチング周期である。Tonは、スイッチ素子Qbのオン期間である。さらに、Ton/T=MRとすると、上式は、MR=1-Vin/Voutと変形することができる。ここで、MRは、変調率と呼ばれる。ブロック群31-34は、この変調率MRを算出し、変調率に応じたデューティ信号によりスイッチ素子Qbを駆動する。平均値ブロックAVE31は、ノーマルコイルL2の検出電流ILの平均値を算出する。平均値ブロック31は、所定期間の間の検出電流ILの平均値を求めている。言い換えると、平均値ブロック31は、検出電流ILの移動平均値を求めている。これにより、ノイズ成分が抑制され、昇圧回路13を安定して制御することができる。この結果、交流電流の波形を正弦波に近く制御することができる。平均値ブロック31は、ノーマルコイルL2の電流ILの移動平均値を求める平均値算出手段を提供する。加算器ブロック32は、目標電流ILと平均電流との偏差を求める。この偏差は、目標電流ILと検出電流ILとの偏差に相当する。比例項ブロックKp33は、偏差に比例ゲインKpを掛けることにより、比例積分制御のための比例項を算出する。積分項ブロックKi35は、比例積分制御のための積分ゲインKiを設定する。乗算器ブロック34は、偏差に積分ゲインKiを掛ける。さらに、乗算器ブロック34の出力は、積分器ブロック36によって積分され、比例積分制御のための積分項が算出される。比例項と積分項とは、加算器ブロック37によって加算され、制御量が算出される。絶対値ブロックABS38は、交流電圧Vacの絶対値を算出する。加算器ブロック39は、交流電圧Vacの絶対値と、加算器ブロック37によって算出された制御量とを加算することにより、出力電圧Voutに相当する電圧指令値を算出する。1/Nブロック1/N40と、乗算器ブロック41と、1-Nブロック1-N42とは、変調率MRを算出する。1/Nブロック40は、電圧指令値の逆数を算出する。乗算器ブロック41は、上記逆数に、入力電圧Vinに相当する直流電圧Vdcを掛ける。1-Nブロック42は、変調率MRを算出する。変調率MRは、パルス幅変調ブロックPWM43に入力される。パルス幅変調ブロック43は、変調率MRに応じたデューティ信号をスイッチ素子Qbに供給する。さらに、昇圧制御ブロック30は、直流電圧Vdcと交流電圧Vacとの関係に応じて比例積分制御の実行期間を制御する第1の切替制御ブロックSWC144を備える。第1の切替制御ブロック44は、交流電圧Vacの絶対値が直流電圧Vdcより大きいとき、すなわち|Vac|>Vdcのとき、パルス幅変調ブロック43をオンON状態として、昇圧回路13が比例積分制御によって制御されることを許容する。一方、第1の切替制御ブロック44は、交流電圧Vacの絶対値が直流電圧Vdcより小さいとき、昇圧回路13の昇圧を停止する。すなわち|Vac|<Vdcのとき、第1の切替制御ブロック44は、パルス幅変調ブロック43をオフOFF状態とし、昇圧回路13が比例積分制御によって制御されることを禁止する。第1の切替制御ブロック44は、交流電圧Vacが直流電圧Vdcより低いとき、昇圧回路13による昇圧を停止する停止手段を提供する。これにより、昇圧回路13は、|Vac|>Vdcのときだけ直流電圧Vdcから、昇圧された電圧を供給する。|Vac|<Vdcのとき、昇圧回路13の出力には、ダイオードD1を通して直流電圧Vdcが供給される。なお、|Vac|=Vdcのときには、パルス幅変調ブロック43はオン状態またはオフ状態の状態におくことができる。昇圧制御ブロック30は、交流電圧Vacが直流電圧Vdcより高いとき、系統3に交流電力を出力するように昇圧回路13を比例積分制御によって制御する比例積分制御手段を提供する。制御装置15は、インバータ回路14を制御するインバータ制御ブロック50を備える。インバータ制御ブロック50は、ヒステリシス制御を提供するためのブロック群51-58を備える。ブロック群51-58は、検出電流ILが目標電流ILに追従して変化するように、インバータ回路14のスイッチ素子Q1-Q4を駆動する。絶対値ブロックABS51は、目標電流ILの絶対値を算出する。ヒステリシス幅設定ブロックCRH52は、目標電流ILの近傍に設定されるヒステリシス幅に相当する補正量を設定する。加算器ブロック53は、目標電流ILの絶対値に補正量を加算することによりヒステリシス制御のための上限値を算出する。ヒステリシス制御ブロックHYS54は、検出電流ILと、目標電流ILと、上限値とを入力する。ヒステリシス制御ブロック54は、目標電流ILを下限値として利用する。ヒステリシス制御ブロック54は、検出電流ILが上限値と下限値との間に維持されるように、スイッチング信号を出力する。ヒステリシス制御ブロック54は、検出電流ILが上限値または下限値に到達するごとに、正転対のスイッチング素子Q1、Q4と反転対のスイッチング素子Q2、Q3とが反転するようにスイッチング信号を出力する。より具体的には、検出電流ILが上限値に到達すると、スイッチング素子Q2およびQ3をオン状態とし、スイッチ素子Q1およびQ4をオフ状態とするスイッチング信号を出力する。検出電流ILが下限値に到達すると、スイッチング素子Q1およびQ4をオン状態とし、スイッチ素子Q2およびQ3をオフ状態とするスイッチング信号を出力する。ヒステリシス制御ブロック54に関連するブロック51-58およびブロック60は、昇圧回路13から供給される直流電力を滑らかな正弦波に変調するために、かつ、その直流電力を交流電力に変換するために、インバータ回路14をヒステリシス制御によって制御するヒステリシス制御手段を提供する。選択ブロック55は、ヒステリシス制御ブロック54からの信号と、後述する極性制御ブロックPSC59からの信号とのいずれかを選択する。デッドタイム付加ブロック56は、選択ブロック55を通過したスイッチング信号に、デッドタイムを付加して、スイッチ素子Q1およびQ4の駆動信号を出力する。反転ブロックINV57は、選択ブロック55を通過したスイッチング信号を反転する。デッドタイム付加ブロック58は、反転ブロック57によって反転されたスイッチング信号に、デッドタイムを付加して、スイッチ素子Q2およびQ3の駆動信号を出力する。極性制御ブロック59は、交流電圧Vacの極性に応じて反転するスイッチング信号を出力する。すなわち、交流電圧Vacがゼロ以上のとき、スイッチ素子Q1およびQ4をオン状態とし、スイッチ素子Q2およびQ3をオフ状態とするスイッチング信号を出力する。また、交流電圧Vacがゼロ未満のとき、スイッチ素子Q2およびQ3をオン状態とし、スイッチ素子Q1およびQ4をオフ状態とするスイッチング信号を出力する。極性制御ブロック59は、昇圧回路13によって昇圧された直流電力を交流電力に変換するためだけにインバータ回路14を制御する極性制御手段を提供する。さらに、インバータ制御ブロック50は、直流電圧Vdcと交流電圧Vacとの関係に応じてヒステリシス制御の実行期間を制御する第2の切替制御ブロックSWC260を備える。第2の切替制御ブロック60は、インバータ回路14を、高速スイッチング状態と、低速スイッチング状態とに切替える切替手段でもある。高速スイッチング状態では、インバータ回路14は、正弦波を出力するためにヒステリシス制御される。低速スイッチング状態では、インバータ回路14は、昇圧回路13の出力を変調なしで出力するために交流電圧Vacの極性に応じて制御される。第2の切替制御ブロック60は、交流電圧Vacの絶対値が直流電圧Vdcより大きいとき、すなわち|Vac|>Vdcのとき、極性制御ブロック59の出力だけによってインバータ回路14が制御されることを許容する。このとき、第2の切替制御ブロック60は、ヒステリシス制御ブロック54の出力によってインバータ回路14が制御されることを禁止する。これにより、インバータ回路14は、|Vac|>Vdcのときは、昇圧回路13によって昇圧された電圧を系統3に供給する。インバータ回路14は、昇圧回路13によって昇圧された直流電力を交流電力に変換し、系統3に供給する。一方、第2の切替制御ブロック60は、交流電圧Vacの絶対値が直流電圧Vdcより小さいとき、すなわち|Vac|<Vdcのとき、ヒステリシス制御ブロック54の出力だけによってインバータ回路14が制御されることを許容する。このとき、第2の切替制御ブロック60は、極性制御ブロック59の出力によってインバータ回路14が制御されることを禁止する。これにより、インバータ回路14は、|Vac|<Vdcのときは、ヒステリシス制御によって変調された電圧を系統3に供給する。なお、|Vac|=Vdcのときには、ヒステリシス制御ブロック54または極性制御ブロック59によってインバータ回路14を制御することができる。図2ないし図7は、第1実施形態の作動を示す各部の波形図である。図2は、直流電圧Vdcと交流電圧Vacとを示す波形図である。図3は、平滑コンデンサC1の電圧VC1を示す波形図である。図4は、交流電流Iacを示す波形図である。図5は、昇圧回路13のスイッチ素子Qbの制御信号を示す波形図である。図6は、インバータ回路14のスイッチ素子Q1、Q4の制御信号を示す波形図である。図7は、インバータ回路14のスイッチ素子Q2、Q3の制御信号を示す波形図である。交流電圧Vacの絶対値が直流電圧Vdcより小さい期間t0-t1、およびt2-t3においては、インバータ回路14だけによって直交変換が実行される。このとき、昇圧制御ブロック30は、昇圧回路13を駆動しない。このため、平滑コンデンサC1の両端には、直流電圧Vdcが印加される。インバータ回路14は、ヒステリシス制御ブロック54から供給されるスイッチング信号によって制御される。交流電流Iacは、交流電圧Vacに同期して正弦波状に制御される。交流電圧Vacの絶対値が直流電圧Vdcより大きい期間t1-t2、t3-t4においては、昇圧回路13によって直流電力が昇圧される。このとき、昇圧回路13は、昇圧制御ブロック30によって比例積分制御される。この結果、平滑コンデンサC1の両端には交流電圧Vacに追従する電圧が印加される。このとき、インバータ回路14は、極性制御ブロック59から供給されるスイッチング信号によって制御される。よって、インバータ回路14の直交変換機能だけが利用される。このため、交流端12には、昇圧回路13によって昇圧された交流電圧が供給される。交流電流Iacは、交流電圧Vacに同期して正弦波状に制御される。交流電圧Vacの極性は、期間t1-t2においては正である。交流電圧Vacの極性は、期間t3-t4においては負である。このような交流電圧Vacの極性の反転に応じて、期間t1-t2におけるインバータ回路14のスイッチング状態と、期間t3-t4におけるインバータ回路14のスイッチング状態とは、反転した関係にある。図8は、第1実施形態のノーマルコイルL2の電流ILを示す波形図である。電流ILは、系統3の交流電圧Vacに同期して正弦波状に変化している。昇圧回路13が比例積分制御される期間において比較的大きな歪みが生じている。この実施形態によると、交流電圧Vacが直流電圧Vdcより低いときには、昇圧回路13のスイッチングを停止し、ヒステリシス制御されるインバータ回路によって直流電力の変調と、直交変換とを実行している。このため、昇圧回路13のスイッチング回数が抑制される。この結果、昇圧回路13に起因する高調波を抑制することができる。また、交流電圧Vacが直流電圧Vdcより低いときには、ヒステリシス制御によるスイッチング回数は比較的少ない。このため、インバータ回路14に起因する高調波が抑制される。交流電圧Vacが直流電圧Vdcより高いときには、比例積分制御される昇圧回路13によって直流電力を昇圧し、極性制御されるインバータ回路14によって直交変換を実行している。このとき、インバータ回路14の直交変換機能だけが利用されるから、インバータ回路14のスイッチング回数が抑制される。この結果、インバータ回路14に起因する高調波を抑制することができる。また、昇圧回路13とインバータ回路14との両方がノーマルコイルL2に流れる電流ILに応じて制御される。このため、昇圧回路13とインバータ回路14との両方を、出力である交流端12に近い電流ILに応じて制御することができる。この結果、交流端12において正弦波に近い電流を供給することができる。また、昇圧回路13を制御する比例積分制御には、検出電流ILの移動平均値を用いている。このため、検出電流ILの変動が大きい場合においても、比例積分制御によって昇圧回路13を安定的に制御することができる。この結果、比例積分制御される昇圧回路13による直交変換から、ヒステリシス制御されるインバータ回路14による直行変換への切り替わりがスムーズになる。第2実施形態図9は、本発明を適用した第2実施形態の電力変換装置1を示すブロック図である。電力変換装置1は、先行する実施形態の構成に加えて、さらに比例積分制御における制御ゲインを調節するゲイン調節ブロックCGR245を備える。ゲイン調節ブロック245は、電流の共振を抑制するように比例積分制御における制御ゲインを調節する。ゲイン調節ブロック245は、比例積分制御の開始時における比例ゲインKpを小さく調節する。ゲイン調節ブロック245は、比例積分制御の開始時における所定の期間だけ、比例ゲインKpを他の期間より小さく調節する。所定期間は、数ミリ秒とすることができる。所定期間は、昇圧回路13の容量成分と誘導成分との共振周期に応じて設定することができる。所定期間は、少なくとも共振周期にわたることが望ましい。さらに、所定期間は、共振周期の数サイクル分とすることができる。例えば、所定期間は、リアクトルL1と平滑コンデンサC1とによるLC共振周期の数サイクル分とすることができる。比例ゲインKpは、ほぼゼロに設定することができる。また、比例ゲインKpは、小さい値に抑制された後、徐々に通常値に復帰するように調節することができる。ゲイン調節ブロック245は、昇圧制御ブロック30により昇圧回路13の制御が開始されたときに、制御ゲインを抑制する制御ゲイン抑制手段を提供する。この構成によると、ヒステリシス制御から比例積分制御への切り替わり時に、リアクトルL1と平滑コンデンサC1とに流れる電流を抑えることができる。この結果、ヒステリシス制御から比例積分制御への切り替わり時における電流の歪みを抑制することができる。図10は、第2実施形態の直流電圧Vdcと交流電圧Vacとを示す波形図である。図11は、比例ゲインKpを示す波形図である。比例積分制御が開始される時刻t1において、比例ゲインKpは、最大値Kpmaxから最小値Kpminに設定される。この結果、比例積分制御は、小さい比例ゲインKpminから開始される。比例ゲインKpは、所定期間の間、最小値Kpminに維持された後、徐々に増加し、交流電圧Vacがピーク値に到達するまでに最大値Kpmaxに復帰する。この構成によると、比例積分制御の開始時における制御量を抑制して過敏な制御反応を抑制することができる。さらに、比例成分制御の後期には十分な応答性を提供することができる。制御ゲインKpが抑制されたことによって、電流ILに含まれる共振成分が抑制される。図12は、ノーマルコイルL2の電流ILを示す波形図である。破線は、ゲイン調節ブロック245を備えない場合の波形図を示す。実線は、この実施形態の波形図を示す。この実施形態によると、電流ILに含まれる共振成分の振幅は、幅ADKpだけ抑制される。第3実施形態図13は、本発明を適用した第3実施形態の電力変換装置1を示すブロック図である。先行する実施形態の構成では、Vac<Vdcのとき、ダイオードD1を通して供給される直流電力をインバータ回路14によって直交変換している。このため、Vac<Vdcのとき、すなわち昇圧回路13が昇圧機能を停止しているとき、ダイオードD2には電流が流れていない。ダイオードD2は、昇圧回路13が機能するときに昇圧された直流電力を供給する素子である。この構成では、昇圧回路13の比例積分制御が開始された後の応答性が悪いという問題点があった。かかる不具合を抑制するために、この実施形態では、第1の切替制御ブロック344は、昇圧回路13の起動タイミングを、交流電圧Vacが直流電圧Vdcより高くなるときより所定の進角量TAだけ前に進角させる。さらに、第1の切替制御ブロック344は、昇圧回路13の停止タイミングを、交流電圧Vacが直流電圧Vdcより低くなったときより所定の進角量TRだけ後に遅角させる。図14は、第3実施形態における昇圧回路13の起動タイミングtsと停止タイミングtfとを設定するための作動を示すフローチャートである。図15は、正弦波テーブルを示すグラフである。処理370は、昇圧回路13の起動タイミングtsと停止タイミングtfとを設定する設定手段を提供する。ステップ371では、前回の処理におけるサンプル値Stnを、前回のサンプル値Stn-1として記憶する。ステップ372では、現在の交流電圧Vacを今回のサンプル値Stnとして記憶する。ステップ373では、前回のサンプル値Stn-1がゼロ未満でありStn-1<0、かつ、今回のサンプル値Stnがゼロ以上であるStn≧0か否かを判定する。ステップ373の条件が満たされないとき、ステップ377へ進む。ステップ373の条件が満たされると、ステップ374に進む。ステップ374では、現在の時刻tを時刻t0に設定する。ステップ371-ステップ374は、交流電圧Vacが上昇しながらゼロクロスする時刻を検出する処理を提供する。ステップ375では、交流電圧Vacが直流電圧Vdcに等しくなる時刻t1を予測する。時刻t1は、正弦波テーブルから予測される。ステップ376では、昇圧回路13に対する比例積分制御の起動タイミングtsを設定する。起動タイミングtsは、ts=t1-TAt0によって求めることができる。TAは進角量である。第1の切替制御ブロック344は、起動タイミングtsが到来すると、パルス幅変調ブロック43をオン状態とする。第1の切替制御ブロック344と、ステップ371-376は、進角手段を提供する。ステップ377では、交流電圧Vacが低下しながら、直流電圧Vdcに等しくなる時刻t2を検出する。ステップ377では、交流電圧Vacが直流電圧Vdc以下でありVac≦Vdc、かつ、今回のサンプル値Stnが前回のサンプル値Stn-1未満であるStn<Stn-1か否かを判定する。ステップ377の条件が満たされないとき、ステップ371へ戻る。ステップ377の条件が満たされると、ステップ378に進む。ステップ378では、現在の時刻tを時刻t2に設定する。ステップ379では、昇圧回路13に対する比例積分制御の停止タイミングtfを設定する。停止タイミングtfは、tf=t2TRによって求めることができる。TRは、遅角量である。第1の切替制御ブロック344は、停止タイミングtfが到来すると、パルス幅変調ブロック43をオフ状態とする。第1の切替制御ブロック344と、ステップ377-379は、遅角手段を提供する。図16は、第3実施形態の直流電圧Vdcと交流電圧Vacとを示す波形図である。図17は、昇圧回路13の制御信号を示す波形図である。図18は、インバータ回路14の制御信号を示す波形図である。図19は、インバータ回路14の制御信号を示す波形図である。第1の切替制御ブロック344は、|Vac|<Vdcから|Vac|>Vdcへ切り替わる時刻1より、進角量TAだけ前の時刻tsまで、パルス幅変調ブロック43をオフ状態としている。第1の切替制御ブロック344は、時刻tsから、パルス幅変調ブロック43をオン状態とする。時刻tsと時刻t1との間においては、インバータ回路14はヒステリシス制御によって直交変換を実行している。よって、時刻tsと時刻t1との間においては、昇圧回路13による直交変換と、インバータ回路14による直交変換とが同時に実行される。第1の切替制御ブロック344は、|Vac|>Vdcとなる期間t1-t2は、パルス幅変調ブロック43をオン状態とする。この期間は、インバータ回路14は低速スイッチング状態にあり、直交変換を実行していない。よって、昇圧回路13だけによって直交変換が実行される。さらに、第1の切替制御ブロック344は、|Vac|>Vdcから|Vac|<Vdcへ切り替わる時刻t2より、遅角量TRだけ後の時刻tfまで、パルス幅変調ブロック43をオン状態とする。時刻t2と時刻tfとの間においては、インバータ回路14はヒステリシス制御によって直交変換を実行している。よって、時刻t2と時刻tfとの間においては、昇圧回路13による直交変換と、インバータ回路14による直交変換とが同時に実行される。第1の切替制御ブロック344は、時刻tfから、パルス幅変調ブロック43をオフ状態とする。図20は、第3実施形態の共振成分を示す波形図である。図21は、進角量TAと電流変動Imとの関係を示すグラフである。ノーマルコイルL2に流れる電流ILには、昇圧回路13の容量成分と誘導成分との共振による共振成分が現れる。この共振成分は、共振周期Tresをもつ。また、電流ILには、共振成分に起因する電流変動Imが現れる。電流変動Imは、進角量TAに応じて増減する。進角量TAが0.1×Tresから0.3×Tresの範囲では、進角量TAの増加に応じて電流変動Imはほぼ一様に減少する。進角量TAを共振周期Tresに基づいて設定する場合、例えば、進角量TAは、共振周期Tresの1/10以上に設定することが望ましい。また、進角量TAは、共振周期Tresの1/10以上、かつ共振周期Tres以下に設定することができる。また、進角量TAは、変換効率とのトレードオフを考慮して設定することができる。例えば、進角量TAは、共振周期Tresの1/4程度に設定することができる。遅角量TRも、進角量TAと同様に設定することができる。図22は、ノーマルコイルL2の電流ILを示す波形図である。破線は、進角量TAおよび遅角量TRを採用しない場合の波形図を示す。実線は、この実施形態の波形図を示す。この実施形態によると、電流ILに含まれる共振成分に起因する遅れが抑制される。この構成によると、昇圧回路13の起動後の応答性を補うことができる。この結果、ヒステリシス制御から比例積分制御への切替に起因する高調波成分を抑制することができる。さらに、比例積分制御からヒステリシス制御への切替に起因する高調波成分を抑制することができる。第4実施形態図23は、本発明を適用した第4実施形態の電力変換装置1を示すブロック図である。この実施形態では、先行する実施形態のゲイン調節ブロック245と第1の切替制御ブロック344との両方を採用している。図24は、ノーマルコイルL2の電流を示す波形図である。破線は、ゲイン調節ブロック245と第1の切替制御ブロック344との両方を採用しない場合の波形図を示す。実線は、この実施形態の波形図を示す。この実施形態によると、ゲイン調節ブロック245によって電流ILに含まれる共振成分の振幅が抑制され、切替制御ブロック344によって共振成分に起因する電流ILの遅れが抑制される。ノーマルコイルL2に流れる電流は、正弦波に近い滑らかな波形に制御される。この結果、高調波成分を大幅に抑制することができる。第5実施形態図25は、本発明を適用した第5実施形態の電力変換装置1を示すブロック図である。先行する実施形態では、変調率MRを算出するために、ブロック38-42を採用した。ブロック3842では、電流指令値に対して出力電流が少ない場合に、見かけ上出力電圧Voutに相当する交流電圧Vacを大きくし、値1-Nが1に近づく制御をしていた。これに代えて、この実施形態では、変調率MRを近似的に算出するブロック546-549を採用する。加算器ブロック546は、制御量から直流電圧Vdcを減算する。絶対値ブロックABS547は、交流電圧Vacの絶対値を求める。1/Nブロック1/N548は、交流電圧Vacの絶対値の逆数を求める。乗算器ブロック549は、加算器ブロック546の出力に、交流電圧Vacの絶対値の逆数を掛ける。この構成では、電流指令値に対して出力電流が少ない場合に、見かけ上入力電圧Vinに相当する直流電圧Vdcを大きくし、通常はVin<Voutなので、値Vin/Voutが1に近づく制御をする。他の実施形態以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることなく、本発明の主旨を逸脱しない範囲において種々変形して実施することが可能である。上記実施形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものである。例えば、上記実施形態では、目標電流ILを下限値としてヒステリシス制御を実行した。これに代えて、目標電流ILより所定量だけ低い下限値を設定してヒルテリシス制御を実行してもよい。また、上記実施形態では、比例積分制御における比例ゲインKpだけを調節した。これに代えて、積分ゲインKiだけ、または比例ゲインKpと積分ゲインKiとの両方を調節してもよい。また、上記実施形態では、比例項と積分項だけに基づいて制御量を設定する比例積分制御を採用した。これに代えて、さらに微分項にも基づいて制御量を設定する比例積分微分制御を採用してもよい。例えば、制御装置が提供する手段と機能は、ソフトウェアのみ、ハードウェアのみ、あるいはそれらの組合せによって提供することができる。例えば、制御装置をアナログ回路によって構成してもよい。