"プログラマブルコントローラと外部装置との間で信号の入出力を行うための入出力モジュールにおいて、前記入出力モジュールは、入出力制御部と、この入出力制御部に複数の信号線を介して接続され、信号入力回路又は信号出力回路の何れかを備えてなるI/O回路部とで構成され、前記入出力制御部には、外部からの信号が前記信号入力回路を介して入力され、また、前記入出力制御部は、前記信号出力回路を介して信号を外部に出力し、前記複数の信号線のうち、第1信号線は、前記入出力制御部の端子と前記I/O回路部の端子との間に直接接続され、第2信号線は、前記入出力制御部の端子から抵抗素子R1を介して前記I/O回路部の端子に接続されると共に、抵抗素子R2を介してグランドに接続され、第3信号線は、前記第1抵抗素子と前記I/O回路部の端子との共通接続点に接続され、前記入出力制御部は、前記第2信号線を介して信号を出力する出力処理部と、前記第2信号線又は前記第3信号線を介して与えられる信号が入力される入力処理部と、前記第3信号線を介して与えられる信号が入力され、前記第1信号線,前記第2信号線の出力レベルをハイ,ローの二値に変化させ、前記第2信号線を介して行う信号の入出力切替えを行い、更に前記入力処理部に対して、前記第2信号線,前記第3信号線の何れを介して信号を与えるかを切替える入出力判別部とを備え、前記信号入力回路は、外部装置によって出力された信号が入力される入力部と、前記信号を前記第1及び第2信号線間に出力する出力部と、前記第1及び第2信号線間に接続されるダイオードとを備え、第1信号入力回路は、前記ダイオードが、前記第2信号線から前記第1信号線に順方向電流を流すように接続され、第2信号入力回路は、前記ダイオードが、前記第1信号線から前記第2信号線に順方向電流を流すように接続され、信号出力回路は、前記入出力制御部により出力された信号が、前記第1及び第2信号線間に入力される入力部と、前記第1信号線にハイレベル,前記第2信号線にローレベルが与えられると外部に信号を出力する出力部と、前記入力部において前記第1,第2信号線間に接続される抵抗素子R3と、前記入力部において前記第1信号線から前記第2信号線に順方向電流を流すように接続されるダイオードとを備え、前記抵抗素子R1,R3における抵抗値の大小関係は、R1>R3に設定され、前記入出力制御部の前記入出力判別部は、電源投入時に、前記第1信号線及び前記第2信号線それぞれのレベルが、ハイ,ローの何れか一方と他方となるように信号を出力すると、その時の前記第3信号線のレベルを読み込んで第1レベルとして記憶し、次に前記第1信号線及び前記第2信号線それぞれのレベルを反転させて信号を出力すると、その時の前記第3信号線のレベルを読み込んで第2レベルとして記憶し、前記第1レベルと前記第2レベルとが何れもローであれば、前記各信号線に接続されているI/O回路部を第1信号入力回路と判定して、前記第1信号線の出力レベルをハイレベルに設定して、前記第2信号線を信号入力側に切り替え、前記第1レベルと前記第2レベルとが何れもハイであれば、前記各信号線に接続されているI/O回路部を第2信号入力回路と判定して、前記第1信号線の出力レベルをローレベルに設定し、前記第2信号線の出力レベルをハイレベルに設定して、前記入力処理部に対して、前記第3信号線を介して信号を与えるように切替え、前記第1信号線のレベルがハイである場合に前記第1レベルがハイ,前記第2レベルがローであれば、前記信号線に接続されているI/O回路部を信号出力回路と判定して、前記第1信号線の出力レベルをハイレベルに設定し、前記出力処理部より出力される信号を前記第2信号線を介して出力するように設定し、前記第1信号線のレベルがローである場合に前記第1レベルがロー,前記第2レベルがハイであれば、前記信号線にはI/O回路部が接続されていないと判定して、前記プログラマブルコントローラの上位制御装置に未接続状態の通知を行うことを特徴とするプログラマブルコントローラの入出力モジュール。ここで、システム構成の自由度を高めてコストダウンを図るため、自身の機能を定義することで、信号の入出力をプログラマブルに取り扱うことができる制御IC部分を共通化して、その制御ICの端子に、信号入力回路,信号出力回路を自由に接続してシステムを柔軟に構成することを想定する。この場合、制御ICは、自身の各端子に接続されている回路が、信号入力用,信号出力用の何れであるかを自動的に判別可能とし、更に、その判別結果に応じて自身の端子の機能を定義する必要がある。しかしながら、従来、このような機能を備えている入出力モジュールは存在しなかった。本発明は上記事情に鑑みてなされたものであり、その目的は、入出力制御部に接続されている回路の種類を自律的に判別して外部装置との信号の入出力を行うことができるプログラマブルコントローラの入出力モジュールを提供することにある。本発明のプログラマブルコントローラの入出力モジュールによれば、入出力制御部と、この入出力制御部に複数の信号線を介して接続され、信号入力回路又は信号出力回路の何れかを備えてなるI/O回路部とで構成し、入出力制御部には、外部からの信号が信号入力回路を介して入力され、また入出力制御部は、信号出力回路を介して信号を外部に出力する。第1信号線は入出力制御部の端子とI/O回路部の端子との間に直接接続され、第2信号線は入出力制御部の端子から抵抗素子R1を介してI/O回路部の端子に接続されると共に、抵抗素子R2を介してグランドに接続され、第3信号線は第1抵抗素子R1とI/O回路部の端子との共通接続点に接続される。また、第1信号入力回路は、ダイオードが第2信号線から第1信号線に順方向電流を流すように接続され、第2信号入力回路は、ダイオードが上記と逆方向に接続され、信号出力回路は、第1,第2信号線間に接続される抵抗素子R3と、第1信号線から第2信号線に順方向電流を流すように接続されるダイオードとを備える。そして、入出力制御部の入出力判別部は、電源投入時に、第1信号線及び第2信号線それぞれのレベルがハイ,ローの何れか一方と他方となるように信号を出力すると、その時の第3信号線のレベルを読み込んで第1レベルとして記憶し、次に第1信号線及び第2信号線それぞれのレベルを反転させて信号を出力すると、その時の第3信号線のレベルを読み込んで第2レベルとして記憶する。1ここで、入出力制御部に第1信号入力回路が接続されていると、第2信号線がローレベルの場合に第3信号線がローレベルとなり、第2信号線がハイレベルの場合に第3信号線はダイオードの順方向電圧Vfとなる。したがって、電圧Vfもローレベルに含まれると定義すれば、入出力判別部は、第1,第2レベルが何れもローとなることで第1信号入力回路が接続されていると判定して、第1~第3信号線に接続されている内部回路を第1信号入力回路に対応して信号を入力するように設定する。すなわち、第1信号線の出力レベルをハイレベルに設定して、第2信号線を信号入力側に切り替える。2また、入出力制御部に第2信号入力回路が接続されていると、第1信号線がハイレベルの場合に、第3信号線の電位が第1信号線の電位よりも順方向電圧Vf分だけ低下したレベルとなり、第2信号線がハイレベルの場合に第3信号線はハイレベルとなる。したがって、第1信号線の電位より電圧Vf分だけ低下したレベルもハイレベルに含まれると定義すれば、入出力判別部は、第1,第2レベルが何れもハイになることで第2信号入力回路が接続されていると判定して、内部回路を第2信号入力回路に対応して信号を入力するように設定する。すなわち、第1信号線の出力レベルをローレベルに設定し、第2信号線の出力レベルをハイレベルに設定して、入力処理部に対しては、第3信号線を介して信号を与えるように切替える。3また、入出力制御部に信号出力回路が接続されていると、第1信号線がハイレベルの場合に、第3信号線の電位が第1信号線の電位よりも順方向電圧Vf分だけ低下したレベルとなり、第2信号線がハイレベルの場合、第3信号線の電位は、ハイレベルを抵抗値R1,R3で分圧した電位となる。ここで、抵抗素子R1,R3における抵抗値の大小関係はR1,R3に設定されているので、前記分圧電位もローレベルに含まれると定義すれば、入出力判別部は、第1レベルがハイ,第2レベルがローの場合に信号出力回路が接続されていると判定して、信号出力回路を介して信号を出力するように内部回路を設定する。すなわち、第1信号線の出力レベルをハイレベルに設定し、出力処理部より出力される信号を第2信号線を介して出力するように設定する。4入出力制御部にI/O回路部が接続されていない場合は、第2信号線のレベルがローの場合に第3信号線はローレベルとなり、第2信号線のレベルがハイの場合に第3信号線のレベルはハイとなる。したがって、第1レベルがロー,第2レベルがハイの場合にはI/O回路部が接続されていないと判定し、プログラマブルコントローラの上位制御装置に未接続状態の通知を行う。ここで、第1,第2信号入力回路の間でダイオードの接続方向を逆にしているのは、入出力制御部が上記1,2のケースのように何れが接続されているのかを判別するためである。そして、例えば第1,第2信号入力回路の何れか一方を直流信号の入力用に使用し、他方を交流信号の入力用に使用すれば、交流信号が入力される場合、入出力制御部は、それに応じて内部でフィルタ回路を接続するように信号の入力系統を切り替えることができる。加えて、入出力制御部は、信号出力回路が接続されている場合と、I/O回路部が接続されていない場合も判定できる。すなわち、入出力制御部は、自身に接続されているものが第1信号入力回路か、第2信号入力回路か、信号出力回路か、若しくは何も接続されていない状態であるのかを自律的に判別できるので、ユーザに負担をかけることなく信号の入出力系統を柔軟に設定してシステムを構成することが可能となる。更に、上記の各状態判定が入出力モジュール側で行われるので、プログラマブルコントローラの上位装置が判定を行う必要が無く、処理負担を軽減できる。また、入出力制御部の入出力部に第1及び第2抵抗素子を追加し、第1,第2信号入力回路については、出力側にダイオードを接続して一方の出力側配線を交差させるだけで、信号出力回路については入力部にダイオード及び第3抵抗素子を接続するだけで、入出力制御部はこれらの何れが接続されているのかを判別することが可能となる。したがって、既存の構成に極めて僅かな変更を加えるだけで、しかもプログラマブルコントローラを大型化させることなく本発明を適用することができる。以下、一実施例について図面を参照して説明する。図1は、プログラマブルコントローラの構成を示す機能ブロック図である。プログラマブルコントローラ1は、上位制御装置であるCPU2,外部とネットワークを介して通信を行う通信モジュールP/S3,I/Oモジュール4a,4b,CConfigurable_I/O装置入出力制御部5等で構成されている。I/Oモジュール4については従来と同様の一般的な構成であり、具体的には図示しないが、予め各端子の機能が入力,出力に構成されている複数のI/O部と、それらのI/O部を制御するI/O制御部,CPU2とローカルに通信を行う通信部等で構成されている。C_I/O装置5は、C_I/O制御部6と、入出力部I/OSpace7とで構成されている。C_I/O制御部6は、ASICApplicationSpecificIC等で構成され、I/Oモジュール4のI/O制御部及び通信部と同様の機能を有している、また、C_I/O制御部6は、入出力部7に接続されているI/OユニットI/O回路部8が信号入力回路,信号出力回路の何れに対応する構成を備えているのか、或いはI/Oユニット8が接続されていないのか等の判定を行い、その判定結果に応じて自身の機能を対応させるように制御する。I/Oユニット8を介しては、直流系/交流系AC/DC信号やアナログ信号入出力が行われたり、熱電対TCによる温度検出信号やリアルタイムデータRTDの入力等が行われる。尚、C_I/O装置5とI/Oユニット8とがC_I/Oモジュール入出力モジュール9を構成している。図2は、C_I/O制御部6の構成を概略的に示す機能ブロック図であり、出力処理部11,入力処理部12,入出力判別部13等を備えている。出力処理部11は、CPU2からの指令に応じて、出力バッファ14及び入出力端子Bを介して入出力部7に信号を出力する。入力処理部12は、入出力端子B及び入力バッファ15を介して入力される信号をCPU2に送信する。また、入力処理部12には、入力端子C及び入力バッファ16を介して入力される信号も与えられている。入出力判別部13は、出力バッファ17及び出力端子Aを介してハイ,ローの二値レベル信号を出力すると共に、出力バッファ14の出力状態をハイ,ロー,スルー入力された信号レベルをそのまま出力の何れかに切替えるように制御する。そして、入出力判別部13には、出力処理部11より出力される信号と、入力バッファ15,16を介して入力される信号も与えられている。ここで、出力端子A,入出力端子B,入力端子CとI/Oユニット8とを接続する信号線が、それぞれ第1,第2,第3信号線に対応している。次に、図3ないし図5は、C_I/O装置5に接続されるI/Oユニット8の種類に応じた内部構成を示すもので、図3は、信号入力機能を備えるI/Oユニット8A第1信号入力回路の構成である入力タイプ1と称す。I/Oユニット8Aは、端子台における端子21a21b間に入力される信号を、フォトカプラ22を介して入出力部7側に出力する。端子21aとフォトカプラ22の入力端子との間には、抵抗素子Raが接続されており、フォトカプラ22の入力端子間には、抵抗素子Rb及びコンデンサCが並列に接続されている。I/Oユニット8Aの出力側の端子23aは、C_I/O制御部6の出力端子Aに接続され、端子23bは、入出力部7の第1抵抗素子R1を介して入出力端子Bに接続されると共に入力端子Cにも直接接続されている。また、入出力端子Bは、第2抵抗素子R2を介してグランドに接続されている。そして、端子23a,23bにはダイオード24のカソード,アノードがそれぞれ接続されており、前記カソードは、フォトカプラ22内の出力側を構成するフォトトランジスタ22PTのコレクタ側に、前記アノードは同エミッタ側に接続されている。図4は、やはり信号入力機能を備えるI/Oユニット8B第2信号入力回路の構成である入力タイプ2と称す。I/Oユニット8Bの構成は基本的にI/Oユニット8Aと同様であるが、C_I/O制御部6の出力端子Aと、入出力端子B及び入力端子Cとの接続関係が、I/Oユニット8Bの内部で逆となるように配線されている。すなわち、ダイオード23のアノードが端子23aに接続され、カソードが端子23bに接続されている。このI/Oユニット8A,8Bの接続状態の相違は、後述するようにC_I/O制御部6が両者の何れが接続されているのかを判別するために設定されている。図5は、信号出力機能を備えるI/Oユニット8C信号出力回路の構成である。I/Oユニット8Cは、入力側の端子25a25bが、C_I/O制御部6の出力端子Aと、第1抵抗素子R1入出力端子B及び入力端子Cとにそれぞれ接続されている。また、端子25a25bは、フォトカプラ26の入力側に接続されており、両者の間には第3抵抗素子R3が接続されている。尚、抵抗素子R1,R2,R3の各抵抗値の関係は、R2≫R1≫R3となるように設定されている。フォトカプラ26の出力側であるフォトトランジスタ26PT出力部のコレクタは、PチャネルMOSFET27のゲートに接続されていると共に、抵抗素子Rcを介してPチャネルMOSFET27のソース及び出力側の端子28aに接続されている。PチャネルMOSFET27のドレインは端子28bに接続され、フォトトランジスタ26PTのエミッタは抵抗素子Rdを介して端子28cに接続されている。また、フォトカプラ26の出力側であるダイオード26Dは入力部に相当する。尚、図6は、C_I/O制御部6にI/Oユニット8が接続されていない未接続の状態を示している。次に、本実施例の作用について図7を参照して説明する。図7は、プログラマブルコントローラ1に電源が投入された際立上げ時に、C_I/O制御部6の入出力判別部13が行うI/Oユニット8の接続判別処理を示すフローチャートである。入出力判別部13は、出力端子Aをハイレベルに,入出力端子Bをローレベルに設定すると、その状態での入力端子Cの信号レベルがハイ,ローの何れを示しているかを読み込み、第1レベルとして内部のメモリに記憶させるステップS1。続いて、入出力判別部13は、出力端子Aをローレベルに,入出力端子Bをハイレベルに設定し、その状態での入力端子Cの信号レベルがハイ,ローの何れを示しているかを読み込み、第2レベルとして内部のメモリに記憶させるステップS2。それから、入出力判別部13は、第1レベルと第2レベルとがハイ,ローの何れの組み合わせを示したかに応じてステップS3、C_I/O制御部6に接続されているI/Oユニット8が入力タイプ1かステップS4、入力タイプ2かステップS5、出力タイプかステップS6、或いは未接続かステップS7を判別する。ここで、ステップS3→ステップS4~S7の判別について説明する。図3に示す入力タイプ1の場合、出力端子Aをハイレベル,入出力端子Bをローレベルに設定すると、入力端子Cの信号レベルはローになる第1レベル。また、出力端子Aをローレベル,入出力端子Bをハイレベルに設定すると、入力端子Cの信号レベルはローダイオード24の順方向電圧Vfになる第2レベル。したがって、第1,第2レベルが何れもローであることから、入力タイプ1;I/Oユニット8Aが接続されていると判別できるステップS4。この場合、入出力判別部13は、出力端子Aをハイレベルに設定し、入力処理部12については、入出力端子Bより入力される信号を有効として、入力端子Cより入力される信号を無効Hi-Zとするように設定する。これにより、I/Oユニット8Aの端子21a21b間に入力される信号がローレベルであれば、入出力端子Bに入力される信号もローレベルとなり、端子21a21b間に入力される信号がハイレベルになると、フォトカプラ22を介して信号が伝送され、入出力端子Bに入力される信号もハイレベルになる。また、図4に示す入力タイプ2の場合、出力端子Aをハイレベル,入出力端子Bをローレベルに設定すると、入力端子Cの信号レベルはハイ-Vfになる第1レベル。また、出力端子Aをローレベル,入出力端子Bをハイレベルに設定した場合も、入力端子Cの信号レベルはハイになる第2レベル。したがって、第1,第2レベルが何れもハイであることから、入力タイプ2;I/Oユニット8Bが接続されていると判別できるステップS5。この場合、入出力判別部13は、出力端子Aをローレベル,入出力端子Bをハイレベルに設定し、入力処理部12については、入出力端子Cより入力される信号を有効として、入出力端子Bより入力される信号を無効とするように設定する。これにより、I/Oユニット8Bの端子21a21b間に入力される信号がローレベルであれば、入力端子Cに入力される信号はハイレベルとなり、端子21a21b間に入力される信号がハイレベルになると、フォトカプラ22を介して信号が伝送され、入力端子Cに入力される信号はローレベルになる。尚、入力タイプ1,2の違いとしては、例えば入力タイプ1により入力される信号はDC系ハイ,ローの二値レベルに変化する信号であり、入力タイプ2により入力される信号はAC系例えば正弦波状に変化する信号等であるとすると、入力タイプ2が接続されている場合は、例えば入力処理部12に入力される信号を、フィルタ回路を経由させる等の経路の切り替えを行うようにする。また、入力タイプ1,2とDC系,AC系との対応は任意であり、双方を入れ替えても良い。図5に示す出力タイプの場合、出力端子Aをハイレベル,入出力端子Bをローレベルに設定すると、入力端子Cの信号レベルはハイ-Vf;フォトカプラ26の入力側ダイオード26Dの順方向電圧分になる第1レベル。また、出力端子Aをローレベル,入出力端子Bをハイレベルに設定すると、入力端子Cの信号レベルはロー端子B,A間の電圧を抵抗素子R1及びR3で分圧したレベルになる第2レベル。すなわち、R1≫R3に設定されていることから、第2レベルはローレベルとして認識される。したがって、第1レベルがハイ,第2レベルがローであることから、出力タイプ;I/Oユニット8Cが接続されていると判別できるステップS6。この場合、入出力判別部13は、出力端子Aをハイレベルにし、出力バッファ14をスルーにして出力処理部11より出力される信号を入出力端子Bを介して出力するように設定する。また、入力処理部12については、入出力端子B,入力端子Cより入力される信号を何れも無効とするように設定する。この場合、例えば、I/Oユニット8Cの端子28aを外部装置の電源に,端子28cをグランドに接続し、端子28bを抵抗素子によりプルダウンして入力信号を読み込むようにする。そして、出力処理部11が入出力端子Bにハイレベルの信号を出力すると、PチャネルMOSFET27はオフのままであるから端子28bのレベルはローになる。一方、出力処理部11が入出力端子Bにローレベルの信号を出力すると、フォトカプラ26を介して信号が伝達され、PチャネルMOSFET27がオンするので端子28bのレベルはハイに変化する。そして、図6に示すように、入出力部7にI/Oユニット8が接続されていない状態では、出力端子Aをハイレベル,入出力端子Bをローレベルに設定すると、入力端子Cの信号レベルはローになる第1レベル。また、出力端子Aをローレベル,入出力端子Bをハイレベルに設定すると、入力端子Cの信号レベルはハイになる第2レベル。したがって、第1レベルがロー,第2レベルがハイであることから、I/Oユニット8が未接続であると判別できるステップS7。この場合、入出力判別部13は、CPU2に入出力部7が未接続であることを通知する。以上のように本実施例によれば、C_I/O装置5に対し、I/Oユニット8A,8Bを接続することで外部装置からの信号を入力し、I/Oユニット8Cを接続することで信号を外部装置に出力する。第1信号線をC_I/O装置5の出力端子AとI/Oユニット8の端子との間に直接接続し、第2信号線を、C_I/O装置5の入出力端子Bから第1抵抗素子R1を介してI/Oユニット8の端子に接続すると共に、第2抵抗素子R2を介してグランドに接続し、第3信号線を第1抵抗素子R1とI/Oユニット8の端子との共通接続点に接続する。また、I/Oユニット8Aについては、ダイオード24が第2信号線から第1信号線に順方向電流を流すように接続し、I/Oユニット8Bについては、ダイオード24を上記と逆方向に接続し、I/Oユニット8Cに、第1,第2信号線間に接続される第3抵抗素子R3と、第1信号線から第2信号線に順方向電流を流すように接続されるダイオード26Dとを備える。C_I/O装置5の入出力判別部13は、電源投入時に、第1信号線及び第2信号線それぞれのレベルがハイ,ローとなるように信号を出力すると、その時の第3信号線のレベルを読み込んで第1レベルとして記憶し、次に第1信号線及び第2信号線それぞれのレベルを反転させて信号を出力すると、その時の第3信号線のレベルを読み込んで第2レベルとして記憶する。そして、第1,第2レベルが示す組み合わせに応じて、自身に接続されているのが、I/Oユニット8A~8Cの何れであるか、或いは何も接続されていない状態かを判別する。すなわち、C_I/O装置5は、自身に接続されているI/Oユニット8の種類,若しくは未接続の状態を自律的に判別できるので、ユーザに負担をかけることなく信号の入出力系統を柔軟に設定してシステムを構成することが可能となる。そして、上記の各状態判定が入出力モジュール9側で行われるので、上位装置であるCPU2が判定を行う必要も無く、処理負担を軽減できる。また、C_I/O装置5の入出力部7に第1,第2抵抗素子R1,R2を備え、I/Oユニット8A,8Bについては、出力側にダイオード24を接続してI/Oユニット8Bの出力側配線を交差させるだけで、I/Oユニット8Cについてはフォトカプラ26の入力部であるダイオード26Dを利用すると共に及び第3抵抗素子R3を接続するだけで、入出力判別部13はこれらの何れが接続されているのかを判別可能となる。したがって、既存の構成に極めて僅かな変更を加えるだけで、しかもプログラマブルコントローラ1を大型化させることなく本実施例の構成を適用することができる。すなわち、プログラマブルコントローラ1については、設置スペースの都合からサイズを小さくすることが不断に要求されており、各構成部分を以下に小型化にするかは極めて重要である。上記実施例の場合、追加する部品は抵抗素子R1~R3とダイオード24であり、I/Oユニット8Bの出力側配線を交差させただけであるから、極めて僅かな部品の追加と回路の変更になっている。これにより、C_I/Oモジュール9の大型化に加えて故障率の上昇も抑制されるので、プログラマブルコントローラ1を例えば工場の生産ラインの制御等に適用した場合には、ラインを停止させる可能性も抑えることができ生産性の向上に貢献することもできる。本発明は上記し、又は図面に記載した実施例にのみ限定されるものではなく、以下のような変型又は拡張が可能である。ステップS1,S2で出力端子A,入出力端子Bの出力レベルを反転させても良い。信号出力回路が、I/Oユニット8Cのようにフォトカプラを使用しない構成であれば、入力部に別途ダイオードを追加すれば良い。第2抵抗素子R2の抵抗値については、プルダウンするために必要な値であれば良い。"