III族窒化物半導体電子デバイスであって、AlXGa1-XN0<X≦1からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、前記第1の半導体層の上に設けられ、第2のIII族窒化物半導体材料からなる第2の半導体層と、前記第2の半導体層の上に設けられたゲート電極と、を備え、前記第1の半導体層は前記第2の半導体層にヘテロ接合を成し、前記第2の半導体層のバンドギャップは、前記第1の半導体層のバンドギャップより大きく、前記第1の半導体層は歪みを内包し、前記第1のIII族窒化物半導体材料はAlを含み、前記第2のIII族窒化物半導体材料はAlを含み、前記第1の半導体層のアルミニウム組成と前記第2の半導体層のアルミニウム組成との差は、0.5以上である、III族窒化物半導体電子デバイス。III族窒化物半導体電子デバイスであって、AlXGa1-XN0<X≦1からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、前記第1の半導体層の上に設けられ、第2のIII族窒化物半導体材料からなる第2の半導体層と、前記第2の半導体層の上に設けられたゲート電極と、を備え、前記第1の半導体層は前記第2の半導体層にヘテロ接合を成し、前記第2の半導体層のバンドギャップは、前記第1の半導体層のバンドギャップより大きく、前記第1の半導体層は歪みを内包すると共に、前記半導体表面のAlXGa1-XNの上において格子緩和しており、前記第1のIII族窒化物半導体材料はAlを含み、前記第2のIII族窒化物半導体材料はAlを含み、前記第1の半導体層のアルミニウム組成と前記第2の半導体層のアルミニウム組成との差は、0.5以上である、III族窒化物半導体電子デバイス。前記第1のIII族窒化物半導体材料はAlYGa1-YN0<Y≦0.5、Y<Xからなる、請求項1又は請求項2に記載されたIII族窒化物半導体電子デバイス。前記第2のIII族窒化物半導体材料はAlZGa1-ZN0<Z≦1、Y<Z≦Xからなる、請求項1~請求項3のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第2の半導体層は前記第1の半導体層の上にコヒーレントに設けられている、請求項1~請求項4のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第1の半導体層は格子緩和率Rで緩和しており、前記格子緩和率RはdAlYGa1-YN-dAlXGa1-XN/d0AlYGa1-YN-d0AlXGa1-XNで規定され、ここで、前記d0AlYGa1-YNは無歪みのAlYGa1-YNの格子定数を示し、前記d0AlXGa1-XNは無歪みのAlXGa1-XNの格子定数を示し、前記dAlYGa1-YNは、当該III族窒化物半導体電子デバイスにおけるAlYGa1-YNの格子定数を示し、前記dAlXGa1-XNは当該III族窒化物半導体電子デバイスにおける格子定数を示し、前記格子緩和率Rはゼロより大きく、0.9以下である、請求項1~請求項5のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第1の半導体層は格子緩和率Rで緩和しており、前記格子緩和率RはdAlYGa1-YN-dAlXGa1-XN/d0AlYGa1-YN-d0AlXGa1-XNで規定され、ここで、前記d0AlYGa1-YNは無歪みのAlYGa1-YNの格子定数を示し、前記d0AlXGa1-XNは無歪みのAlXGa1-XNの格子定数を示し、前記dAlYGa1-YNは、当該III族窒化物半導体電子デバイスにおけるAlYGa1-YNの格子定数を示し、前記dAlXGa1-XNは当該III族窒化物半導体電子デバイスにおける格子定数を示し、前記格子緩和率Rはゼロより大きく、0.8以下である、請求項1~請求項6のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第1及び第2の半導体層を搭載する支持基体を更に備え、前記支持基体は前記半導体表面を有し、前記支持基体は前記AlXGa1-XNから構成された基板からなる、請求項1~請求項7のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第1及び第2の半導体層を搭載する支持基体を更に備え、前記支持基体は、前記半導体表面を提供するIII族窒化物層と、前記AlXGa1-XNと異なる材料からなる支持体とを含み、前記III族窒化物層は前記支持体の上に搭載される、請求項1~請求項7のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記AlXGa1-XNはAlNである、請求項1~請求項9のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記AlXGa1-XNの前記半導体表面はc面を有する、請求項1~請求項10のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第1の半導体層のアルミニウム組成は0.5以下である、請求項1~請求項11のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第1の半導体層のアルミニウム組成と前記第2の半導体層のアルミニウム組成との差は、0.6以上である、請求項1~請求項12のいずれか一項に記載されたIII族窒化物半導体電子デバイス。III族窒化物半導体電子デバイスのためのエピタキシャル基板であって、AlXGa1-XN0<X≦1からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、前記第1の半導体層の上に設けられ、第2のIII族窒化物半導体材料からなる第2の半導体層と、前記第1及び第2の半導体層を搭載する基板と、を備え、前記第2の半導体層は、前記第1の半導体層のバンドギャップより大きいバンドギャップを有し、前記第1の半導体層は前記第2の半導体層にヘテロ接合を成し、前記第1の半導体層は歪みを内包し、前記第1のIII族窒化物半導体材料はAlを含み、前記第2のIII族窒化物半導体材料はAlを含み、前記第1の半導体層のアルミニウム組成と前記第2の半導体層のアルミニウム組成との差は、0.5以上である、エピタキシャル基板。III族窒化物半導体電子デバイスのためのエピタキシャル基板であって、AlXGa1-XN0<X≦1からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、前記第1の半導体層の上に設けられ、第2のIII族窒化物半導体材料からなる第2の半導体層と、前記第1及び第2の半導体層を搭載する基板と、を備え、前記第2の半導体層は、前記第1の半導体層のバンドギャップより大きいバンドギャップを有し、前記第1の半導体層は前記第2の半導体層にヘテロ接合を成し、前記第1の半導体層は歪みを内包すると共に、前記半導体表面のAlXGa1-XNの上において格子緩和しており、前記第1のIII族窒化物半導体材料はAlを含み、前記第2のIII族窒化物半導体材料はAlを含み、前記第1の半導体層のアルミニウム組成と前記第2の半導体層のアルミニウム組成との差は、0.5以上である、エピタキシャル基板。前記第1のIII族窒化物半導体材料はAlYGa1-YN0<Y≦0.5、Y<Xからなる、請求項14又は請求項15に記載されたIII族窒化物半導体電子デバイス。前記第2のIII族窒化物半導体材料はAlZGa1-ZN0<Z≦1、Y<Z≦Xからなる、請求項14~請求項16のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第2の半導体層は前記第1の半導体層の上にコヒーレントに設けられている、請求項14~請求項17のいずれか一項に記載されたエピタキシャル基板。前記第1の半導体層は格子緩和率Rで緩和しており、前記格子緩和率RはdAlYGa1-YN-dAlXGa1-XN/d0AlYGa1-YN-d0AlXGa1-XNで規定され、前記格子緩和率Rはゼロより大きく、0.9以下である、請求項14~請求項18のいずれか一項に記載されたエピタキシャル基板。前記基板は前記半導体表面を有し、前記基板は前記AlXGa1-XNから構成された基板からなる、請求項14~請求項19のいずれか一項に記載されたエピタキシャル基板。前記基板は、前記半導体表面を提供するIII族窒化物層と、前記AlXGa1-XNと異なる材料からなる支持体とを含み、前記III族窒化物層は前記支持体の上に搭載される、請求項14~請求項19のいずれか一項に記載されたエピタキシャル基板。前記AlXGa1-XNはAlNである、請求項14~請求項21のいずれか一項に記載されたエピタキシャル基板。前記AlXGa1-XNの前記半導体表面はc面を有する、請求項14~請求項22のいずれか一項に記載されたエピタキシャル基板。III族窒化物半導体電子デバイスを作製する方法であって、AlXGa1-XN0<X≦1からなる半導体表面の上に、AlYGa1-YN0<Y≦0.5、Y<Xからなる第1の半導体層を成長する工程と、AlZGa1-ZN0<Z≦1、Y<Z≦Xからなる第2の半導体層を前記第1の半導体層の上に成長する工程と、前記第2の半導体層を成長した後にゲート電極を形成する工程と、を備え、前記第1の半導体層は前記第2の半導体層にヘテロ接合を成し、前記第1の半導体層は歪みを内包し、前記AlYGa1-YNのアルミニウム組成と前記AlZGa1-ZNのアルミニウム組成との差は、0.5以上である、III族窒化物半導体電子デバイスを作製する方法。非特許文献1における高電子移動度トランジスタでは、AlGaNチャネル層及びAlGaNバリア層はGaNテンプレート上に成長されており、そのAl組成は、それぞれ、0.2及び0.4である。非特許文献2における高電子移動度トランジスタでは、AlGaNチャネル層及びAlGaNバリア層はAlNテンプレート上に成長されており、そのAl組成は、0.16及び0.38、並びに、0.39及び0.53である。非特許文献3における高電子移動度トランジスタでは、AlGaNバッファ層及びAlGaNバリア層はAlNテンプレート上に成長されており、そのAl組成は、それぞれ、0.29及び0.49である。これらの高電子移動度トランジスタにおいて、AlGaNバッファ層及びAlGaNバリア層のAl組成差は、0.14から0.22である。AlGaN/GaNの高電子移動度トランジスタでは、チャネル層及びバリア層のアルミニウム組成差は0.2~0.4程度であり、AlGaN/AlGaNの高電子移動度トランジスタでも、チャネル層及びバリア層のアルミニウム組成差は0.2~0.3程度となっている。AlGaN/GaNの高電子移動度トランジスタでは、チャネル層及びバリア層のアルミニウム組成差は0.2~0.4程度のものが多くなっている。この理由は、非特許文献5の、特に例えば、TABLE.1に示すように、Al組成差が0.4程度よりも大きい場合、トランジスタ特性の重要な特性であるID-maxが、Al組成を更に上げることで低下したり、あるいは、シート抵抗ρsh2次元電子ガスの抵抗が、Al組成を更に上げることで、逆に大きくなったりするためである。このように、0.2~0.4程度よりも大きなアルミニウム組成差では、期待に反して、高電子移動度トランジスタの特性が、低下することが知られている。本発明は、このような事情を鑑みて為されたものであり、チャネル層及びバリア層のアルミニウム組成差を増大させてトランジスタ特性を改善可能な構造を有するIII族窒化物半導体電子デバイスを提供することを目的とし、また、このIII族窒化物半導体電子デバイスのためのエピタキシャル基板を提供することを目的とし、さらにこのIII族窒化物半導体電子デバイスを作製する方法を提供することを目的とする。本発明に係るIII族窒化物半導体電子デバイスは、aAlXGa1-XN0<X≦1からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、b前記第1の半導体層の上に設けられ、第2のIII族窒化物半導体材料からなる第2の半導体層と、c前記第2の半導体層の上に設けられたゲート電極とを備える。前記第1の半導体層は前記第2の半導体層にヘテロ接合を成し、前記第2の半導体層のバンドギャップは、前記第1の半導体層のバンドギャップより大きく、前記第1の半導体層は歪みを内包し、前記第1のIII族窒化物半導体材料はAlを含むIII族窒化物半導体材料、例えばAlYGa1-YN0<Y≦0.5、Y<Xからなり、前記第2のIII族窒化物半導体材料はAlを含むIII族窒化物半導体材料、例えばAlZGa1-ZN0<Z<1、Y<Z≦Xからなり、前記第1の半導体層のアルミニウム組成と前記第2の半導体層のアルミニウム組成との差は、0.5以上である。このIII族窒化物半導体電子デバイスによれば、第1の半導体層のAlYGa1-YNは歪みを内包する。このとき、第1の半導体層は、下地のAlXGa1-XNに対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、下地AlXGa1-XNの格子定数例えばa軸方向の格子定数と異なる。一方、第1の半導体層は歪みを内包するので、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、無歪みのAlYGa1-YNに固有の格子定数例えばa軸方向の格子定数と異なる。つまり、III族窒化物半導体電子デバイスにおいて、第1の半導体層の実際の格子定数は、無歪みのAlYGa1-YNに固有の格子定数とAlXGa1-XNの格子定数との間の中間値を有する。第1の半導体層のAlYGa1-YNにおける実際の格子定数が上記の中間値を有するので、第1の半導体層におけるAlYGa1-YNの実際の格子定数と無歪みのAlZGa1-ZNに固有の格子定数との差△1は、無歪みのAlYGa1-YNに固有の格子定数と無歪みのAlZGa1-ZNに固有の格子定数との差△2より小さくなる。これ故に、差分△2-△1に応じて、歪んだAlYGa1-YN上に成長可能な歪んだAlZGa1-ZNのAl組成を増加可能になる。これによって、第1の半導体層のAlYGa1-YNのアルミニウム組成と第2の半導体層のAlZGa1-ZNのアルミニウム組成との差を0.5以上にすることが可能になる。また、本発明に係るIII族窒化物半導体電子デバイスは、aAlXGa1-XN0<X≦1からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、b前記第1の半導体層の上に設けられ、第2のIII族窒化物半導体材料からなる第2の半導体層と、c前記第2の半導体層の上に設けられたゲート電極とを備える。前記第1の半導体層は前記第2の半導体層にヘテロ接合を成し、前記第2の半導体層のバンドギャップは、前記第1の半導体層のバンドギャップより大きく、前記第1の半導体層は歪みを内包すると共に、前記半導体表面のAlXGa1-XNの上において格子緩和しており、前記第1のIII族窒化物半導体材料はAlを含むIII族窒化物半導体材料、例えばAlYGa1-YN0<Y≦0.5、Y<Xからなり、前記第2のIII族窒化物半導体材料はAlを含むIII族窒化物半導体材料、例えばAlZGa1-ZN0<Z<1、Y<Z≦Xからなり、前記第1の半導体層のアルミニウム組成と前記第2の半導体層のアルミニウム組成との差は、0.5以上である。このIII族窒化物半導体電子デバイスによれば、第1の半導体層のAlYGa1-YNはAlXGa1-XNの上において格子緩和している。したがって、第1の半導体層は、下地のAlXGa1-XN半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、下地AlXGa1-XN半導体の格子定数例えばa軸方向の格子定数と異なる。また、第1の半導体層のAlYGa1-YNは歪みを内包するので、完全に格子緩和しておらず、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、無歪みの第1のIII族窒化物半導体材料に固有の格子定数例えばa軸方向の格子定数と異なる。つまり、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数は、これらの格子定数の間の中間値を有する。第1の半導体層のAlYGa1-YNにおける実際の格子定数が上記の中間値を有するので、第1の半導体層におけるAlYGa1-YNの実際の格子定数と無歪みのAlZGa1-ZNに固有の格子定数との差△1は、無歪みのAlYGa1-YNに固有の格子定数と無歪みのAlZGa1-ZNに固有の格子定数との差△2より小さくなる。これ故に、差分△2-△1に応じて、歪んだAlYGa1-YN上に成長可能な歪んだAlZGa1-ZNのAl組成を増加可能になる。これによって、第1の半導体層のAlYGa1-YNのアルミニウム組成と第2の半導体層のAlZGa1-ZNのアルミニウム組成との差を0.5以上にすることが可能になる。高電子移動度トランジスタのヘテロ接合の二次元電子ガス濃度は、自発分極とピエゾ分極に関連する。この自発分極は、チャネル層及びバリア層のアルミニウム組成の差に関連しており、組成差が大きいとき自発分極に起因する二次元電子ガス濃度を高くできる。したがって、上記のIII族窒化物半導体電子デバイスにおいて、第1の半導体層と第2の半導体層とのヘテロ接合における二次元電子ガス濃度を高めることができる。一方で、第1の半導体層と第2の半導体層とのヘテロ接合における歪みが従来のものよりも小さいため、従来よりも高いAl組成差でも、良好なトランジスタ特性等が得られる。本発明に係るIII族窒化物半導体電子デバイスは、前記第1及び第2の半導体層を搭載する支持基体を更に備えることができる。前記支持基体は前記半導体表面を有し、前記支持基体は前記AlXGa1-XNから構成された基板とすることができる。このIII族窒化物半導体電子デバイスによれば、AlXGa1-XN支持基体上にIII族窒化物半導体電子デバイスのための半導体積層を設けることができる。本発明に係るIII族窒化物半導体電子デバイスは、前記第1及び第2の半導体層を搭載する支持基体を更に備えることができる。前記支持基体は、前記半導体表面を提供するIII族窒化物層と、前記AlXGa1-XNと異なる材料からなる支持体とを含み、前記III族窒化物層は前記支持体の上に搭載されることができる。このIII族窒化物半導体電子デバイスによれば、AlXGa1-XNテンプレート上にIII族窒化物半導体電子デバイスのための半導体積層を設けることができる。本発明は、III族窒化物半導体電子デバイスのためのエピタキシャル基板に係る。エピタキシャル基板は、aAlXGa1-XN0<X≦1からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、b前記第1の半導体層の上に設けられ、第2のIII族窒化物半導体材料からなる第2の半導体層と、c前記第1及び第2の半導体層を搭載する基板とを備える。前記第2の半導体層は、前記第1の半導体層のバンドギャップより大きいバンドギャップを有し、前記第1の半導体層は前記第2の半導体層にヘテロ接合を成し、前記第1の半導体層は歪みを内包し、前記第1のIII族窒化物半導体材料はAlを含むIII族窒化物半導体材料、例えばAlYGa1-YN0<Y≦0.5、Y<Xからなり、前記第2のIII族窒化物半導体材料はAlを含むIII族窒化物半導体材料、例えばAlZGa1-ZN0<Z<1、Y<Z≦Xからなり、前記第1の半導体層のアルミニウム組成と前記第2の半導体層のアルミニウム組成との差は、0.5以上である。このエピタキシャル基板は、基板上に設けられた半導体積層を備え、その半導体積層は、上記の第1及び第2の半導体層を含む。半導体積層は、ゲート電極を搭載可能なように設けられた主面を有する。この半導体積層において、第1の半導体層のAlYGa1-YNは歪みを内包する。このとき、第1の半導体層は、下地のAlXGa1-XNに対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第1の半導体層の歪んだAlYGa1-YNの格子定数例えばa軸方向の格子定数は、下地AlXGa1-XNの格子定数例えばa軸方向の格子定数と異なる。一方、第1の半導体層は歪みを内包するので、III族窒化物半導体電子デバイスにおける第1の半導体層の歪んだAlYGa1-YNの格子定数例えばa軸方向の格子定数は、無歪みのAlYGa1-YNに固有の格子定数例えばa軸方向の格子定数と異なる。つまり、III族窒化物半導体電子デバイスにおいて、第1の半導体層の実際の格子定数は、無歪みのAlYGa1-YNに固有の格子定数とAlXGa1-XNの格子定数との間の中間値を有する。第1の半導体層の歪んだAlYGa1-YNの格子定数が上記の中間値を有するので、第1の半導体層におけるAlYGa1-YNの歪んだAlYGa1-YNの格子定数と無歪みのAlZGa1-ZNに固有の格子定数との差△1は、無歪みのAlYGa1-YNに固有の格子定数と無歪みのAlZGa1-ZNに固有の格子定数との差△2より小さくなる。これ故に、差分△2-△1に応じて、歪んだAlYGa1-YN上に成長可能な歪んだAlZGa1-ZNのAl組成を増加可能になる。これによって、第1の半導体層のAlYGa1-YNのアルミニウム組成と第2の半導体層のAlZGa1-ZNのアルミニウム組成との差を0.5以上にすることが可能になる。本発明は、III族窒化物半導体電子デバイスのためのエピタキシャル基板に係る。エピタキシャル基板は、aAlXGa1-XN0<X≦1からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、b前記第1の半導体層の上に設けられ、第2のIII族窒化物半導体材料からなる第2の半導体層と、c前記第1及び第2の半導体層を搭載する基板とを備える。前記第2の半導体層は、前記第1の半導体層のバンドギャップより大きいバンドギャップを有し、前記第1の半導体層は前記第2の半導体層にヘテロ接合を成し、前記第1の半導体層は歪みを内包すると共に、前記半導体表面のAlXGa1-XNの上において格子緩和しており、前記第1のIII族窒化物半導体材料はAlを含むIII族窒化物半導体材料、例えばAlYGa1-YN0<Y≦0.5、Y<Xからなり、前記第2のIII族窒化物半導体材料はAlを含むIII族窒化物半導体材料、例えばAlZGa1-ZN0<Z<1、Y<Z≦Xからなり、前記第1の半導体層のアルミニウム組成と前記第2の半導体層のアルミニウム組成との差は、0.5以上である。このエピタキシャル基板は、基板上に設けられた半導体積層を備え、その半導体積層は、上記の第1及び第2の半導体層を含む。半導体積層は、ゲート電極を搭載可能なように設けられた主面を有する。この半導体積層において、第1の半導体層のAlYGa1-YNはAlXGa1-XN上において格子緩和している。したがって、第1の半導体層は、下地のAlXGa1-XN半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第1の半導体層の歪んだAlYGa1-YNの格子定数例えばa軸方向の格子定数は、下地AlXGa1-XN半導体の格子定数例えばa軸方向の格子定数と異なる。また、第1の半導体層のAlYGa1-YNは歪みを内包するので、III族窒化物半導体電子デバイスにおける第1の半導体層の歪んだAlYGa1-YNの格子定数例えばa軸方向の格子定数は、完全に格子緩和しておらず、また無歪みの第1のIII族窒化物半導体材料に固有の格子定数例えばa軸方向の格子定数とも異なる。つまり、III族窒化物半導体電子デバイスにおける第1の半導体層の歪んだAlYGa1-YNの格子定数は、これらの格子定数の間の中間値を有する。第1の半導体層の歪んだAlYGa1-YNの格子定数が上記の中間値を有するので、第1の半導体層の歪んだAlYGa1-YNの格子定数と無歪みのAlZGa1-ZNに固有の格子定数との差△1は、無歪みのAlYGa1-YNに固有の格子定数と無歪みのAlZGa1-ZNに固有の格子定数との差△2より小さくなる。これ故に、差分△2-△1に応じて、歪んだAlYGa1-YN上に成長可能な歪んだAlZGa1-ZNのAl組成を増加可能になる。これによって、第1の半導体層のAlYGa1-YNのアルミニウム組成と第2の半導体層のAlZGa1-ZNのアルミニウム組成との差を0.5以上にすることが可能になる。本発明は、III族窒化物半導体電子デバイスを作製する方法に係る。この作製方法は、aAlXGa1-XN0<X≦1からなる半導体表面の上に、AlYGa1-YN0<Y≦0.5、Y<Xからなる第1の半導体層を成長する工程と、bAlZGa1-ZN0<Z<1、Y<Z≦Xからなる第2の半導体層を前記第1の半導体層の上に成長する工程と、c前記第2の半導体層を成長した後にゲート電極を形成する工程とを備える。前記第1の半導体層は前記第2の半導体層にヘテロ接合を成し、前記第1の半導体層は歪みを内包し、前記AlYGa1-YNのアルミニウム組成と前記AlZGa1-ZNのアルミニウム組成との差は、0.5以上である。上記の製造方法によれば、歪みを内包する第1の半導体層を成長する。したがって、第1の半導体層は、下地のAlXGa1-XN半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、下地AlXGa1-XN半導体の格子定数例えばa軸方向の格子定数と異なる。また、第1の半導体層は歪みを内包するので、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、無歪みの第1のIII族窒化物半導体材料に固有の格子定数例えばa軸方向の格子定数と異なる。つまり、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。この第1の半導体層上に、第2の半導体層を成長する。第1の半導体層の歪んだAlYGa1-YNの格子定数が上記の中間値を有するので、第1の半導体層の歪んだAlYGa1-YNの格子定数と無歪みのAlZGa1-ZNに固有の格子定数との差△1は、無歪みのAlYGa1-YNに固有の格子定数と無歪みのAlZGa1-ZNに固有の格子定数との差△2より小さくなる。これ故に、差分△2-△1に応じて、歪んだAlYGa1-YN上に成長可能な歪んだAlZGa1-ZNのAl組成を増加可能になる。これによって、第1の半導体層のAlYGa1-YNのアルミニウム組成と第2の半導体層のAlZGa1-ZNのアルミニウム組成との差を0.5以上にすることが可能になる。本発明に係る上記の形態では、前記第2の半導体層は前記第1の半導体層の上にコヒーレントに設けられていることができる。この発明によれば、第2の半導体層は第1の半導体層の上にコヒーレントに設けられるので、第2の半導体層は緩和していない。第2の半導体層の格子定数例えばa軸方向の格子定数は第1の半導体層の格子定数例えばa軸方向の格子定数に実質的に等しい。上記のヘテロ接合に転位が導入されない。本発明に係る上記の形態では、前記第1の半導体層は格子緩和率Rで緩和しており、前記格子緩和率RはdAlYGa1-YN-dAlXGa1-XN/d0AlYGa1-YN-d0AlXGa1-XNで規定される。前記格子緩和率Rは0.9より小さいことが好ましい。また、前記格子緩和率Rは0.8より小さいことが好ましい。さらに、前記格子緩和率Rはゼロより大きいことが好ましい。なお、ここで、d0AlYGa1-YNは無歪みの場合のAlYGa1-YNのa軸の格子定数であり、d0AlXGa1-XNは無歪みの場合のAlXGa1-XNのa軸の格子定数である。dAlYGa1-YNは、実際の歪み等を有している場合のAlYGa1-YNの格子定数である。なお、dAlXGa1-XNは実際のAlXGa1-XNのa軸の格子定数であるが、通常、これは、下地の層に用いているため、d0AlXGa1-XNとほぼ同じ値となる。本発明に係る上記の形態では、前記AlXGa1-XNはAlNであることが好適である。この発明は、低転位のAlNを支持基体として用いることができる。例えばAlNの貫通転位密度は、1×108cm2以下であることができる。本発明に係る上記の形態では、前記AlXGa1-XNの前記半導体表面はc面を有することが好ましい。この発明は、第1の半導体層において、内部歪みの解放にc面方向のスベリを利用する。c面をスベリ面とする場合、格子不整合に基づく欠陥は、第1の半導体層の表面の方向には伝播しない。したがって、第1の半導体層と第2の半導体層とのヘテロ接合は、内部歪みの一部解放による欠陥の影響を直接に受けない。本発明に係る上記の形態では、第1の半導体層と第2の半導体層のAl組成差が0.5以上であるので、前記第1の半導体層の前記AlYGa1-YNのアルミニウム組成は0.5以下であることが好適である。本発明に係る上記の形態では、前記AlYGa1-YNのアルミニウム組成と前記AlZGa1-ZNのアルミニウム組成との差は、0.6以上であることが好ましい。この発明は、チャネル層とバリア層とのAl組成を大きくするので、ヘテロ界面における二次元電子ガスの濃度と、それによる電子デバイスの特性を更に高めることができる。以上説明したように、本発明によれば、チャネル層及びバリア層のアルミニウム組成差を増大させてトランジスタ特性を改善可能な構造を有するIII族窒化物半導体電子デバイスが提供される。また、本発明によれば、III族窒化物半導体電子デバイスのためのエピタキシャル基板が提供される。さらに、本発明によれば、III族窒化物半導体電子デバイスを作製する方法が提供される。引き続いて、添付図面を参照しながら、III族窒化物半導体電子デバイス、エピタキシャル基板、並びにエピタキシャル基板及びIII族窒化物半導体電子デバイスを作製する方法に係る本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。図1は、本実施の形態に係るIII族窒化物半導体電子デバイス及びエピタキシャル基板を概略的に示す図面である。III族窒化物半導体電子デバイス11は、第1の半導体層13と、第2の半導体層15と、ゲート電極17とを備える。半導体積層19は第1の半導体層13及び第2の半導体層15を含む。第2の半導体層15は第1の半導体層13上に設けられる。ゲート電極17は第2の半導体層15の上に設けられている。第2の半導体層15は歪みを内包し、第1の半導体層13は第2の半導体層15にヘテロ接合27aを成す。また、第1の半導体層13は歪みを内包する。第2の半導体層15は、第1の半導体層13のバンドギャップE13より大きいバンドギャップE15を有する。第1の半導体層13は、第1のIII族窒化物半導体材料からなる。第1のIII族窒化物半導体材料は、Alを含むIII族窒化物半導体層、例えば、AlYGa1-YN0<Y≦0.5、Y<Xからなり、例えば三元AlGaNであることができる。第1の半導体層13は、AlXGa1-XN0<X≦1からなる半導体表面21a上に設けられる。第2の半導体層15は第2のIII族窒化物半導体材料からなる。第2のIII族窒化物半導体材料はAlを含むIII族窒化物半導体層、例えば、AlZGa1-ZN0<Z≦1、Y<Z≦Xからなり、例えば三元AlGaN、二元AlNであることができる。AlYGa1-YNのアルミニウム組成とAlZGa1-ZNのアルミニウム組成との差は、0.5以上である。このIII族窒化物半導体電子デバイス11によれば、第1の半導体層13は、下地のAlXGa1-XNに対して格子整合しておらず、III族窒化物半導体電子デバイス11における第1の半導体層13のAlYGa1-YNの格子定数d13例えばa軸方向の格子定数は、下地AlXGa1-XNの格子定数d21例えばa軸方向の格子定数と異なる。一方、第1の半導体層13は歪みを内包するので、III族窒化物半導体電子デバイスにおける歪んだAlYGa1-YNの格子定数d13は、無歪みのAlYGa1-YNに固有の格子定数d013例えばa軸方向の格子定数と異なる。つまり、III族窒化物半導体電子11デバイスにおいて、第1の半導体層13の歪んだAlYGa1-YNの格子定数d13は、無歪みのAlYGa1-YNに固有の格子定数d013とAlXGa1-XNの格子定数d21との間の中間値を有する。第1の半導体層13の歪んだAlYGa1-YNの格子定数d13が上記の中間値を有するので、歪んだAlYGa1-YNの格子定数d13と無歪みのAlZGa1-ZNに固有の格子定数d015との差△1は、無歪みのAlYGa1-YNに固有の格子定数d013と無歪みのAlZGa1-ZNに固有の格子定数d015との差△2より小さくなる。これ故に、差分△2-△1に応じて、歪んだAlYGa1-YN上に成長可能な歪んだAlZGa1-ZNのアルミニウム組成を増加可能になる。これによって、第1の半導体層13のAlYGa1-YNのアルミニウム組成と第2の半導体層15のAlZGa1-ZNのアルミニウム組成との差を0.5以上にまで大きくすることが可能になる。また、III族窒化物半導体電子デバイス11では、第1の半導体層13は、歪みを内包すると共に、半導体表面21aのAlXGa1-XNの上において格子緩和している。第1の半導体層13の格子緩和率は、一般的には、後ほど説明から理解されるように、ゼロより大きく、1より小さい値をとることができる。なお、格子緩和率がゼロの場合とは緩和していない状態であり、1の場合とは完全緩和した状態であり、歪みを内包していない状態である。III族窒化物半導体電子デバイス11は、以下のように場合に、ヘテロ接合を構成する2つの半導体層13、15におけるアルミニウム組成差を増大させてトランジスタ特性を改善可能である。半導体積層19内の電流経路からゲート電極17を隔てる半導体層15を厚くできる:第1の半導体層13は歪みを内包する;第1の半導体層13は、歪みを内包すると共に、半導体表面21aのAlXGa1-XN上において格子緩和している。第2の半導体層15は第1の半導体層13上にコヒーレントに設けられている。第2の半導体層15は第1の半導体層13上にコヒーレントに設けられるので、第2の半導体層15は実質的に緩和していない。第2の半導体層15の格子定数d15例えばa軸方向の格子定数は第1の半導体層13の格子定数d13例えばa軸方向の格子定数に実質的に等しい。第1の半導体層13は第2の半導体層15とヘテロ接合27aを成しており、ヘテロ接合27aに転位が導入されない。III族窒化物半導体電子デバイス11は、第1及び第2の半導体層13、15を搭載する支持基体21を更に備えることができる。支持基体21は半導体表面21aを有し、半導体表面21aは座標系SのX軸方向及びY軸方向に延在する。第1及び第2の半導体層13、15は、支持基体21の半導体表面21aの法線方向Z軸方向に配置されている。本実施例では、第1の半導体層13は、半導体表面21aのAlXGa1-XNに接合27bを成す。支持基体21は、図1のc部に示されるように、AlXGa1-XNからなる基板からなることができる。AlXGa1-XN支持基体上に、III族窒化物半導体電子デバイス11のための半導体積層19を設けることができる。或いは、図1のd部に示されるように、支持基体21は、半導体表面21aを提供するIII族窒化物層31aと、AlXGa1-XNと異なる材料からなる支持体31bとを含むことができる。III族窒化物層31aは支持体31bの上に搭載される。AlXGa1-XNテンプレート上に、III族窒化物半導体電子デバイス11のための半導体積層19を設けることができる。III族窒化物層31aはAlXGa1-XNからなる。支持体31bとして、例えばサファイア基板、SiC基板、Si基板等を用いることができる。必要な場合には、支持基体21と第1及び第2の半導体層13、15との間に、III族窒化物半導体からなるバッファ層を設けることができ、このバッファ層は、AlXGa1-XNからなることが好ましい。このバッファ層は、半導体積層19内に設けることができる。III族窒化物半導体電子デバイス11のチャネル層及びバリア層は、それぞれ、第1の半導体層13及び第2の半導体層15を含む。第1の半導体層13は第2の半導体層15とヘテロ接合27aを形成する。ヘテロ接合27aには二次元電子ガス29が生成される。この二次元電子ガス29は、ゲート電極17からの電界によって制御される。また、ソース電極23及びドレイン電極25に電圧が印加されるとき、二次元電子ガス29によるチャネルに電流がドレイン電極25からソース電極23に流れる。ソース電極23及びドレイン電極25はチャネル層に電気的に接続され、ソース電極23及びドレイン電極25は半導体積層19にオーミック接触J1、J2を成す。また、ゲート電極17は半導体積層19にショットキ接合JSを成す。図1のa部に示されるように、ゲート電極17、ソース電極23及びドレイン電極25は、半導体積層19の主面19a上において所定方向座標系SのX軸の方向に延在しており、ソース電極23、ゲート電極17及びドレイン電極25は上記の所定方向に直交する方向座標系SのY軸の方向に半導体積層19の主面19aに配置されている。図1のe部を参照すると、エピタキシャル基板EPが示されている。エピタキシャル基板EPは、エピタキシャル積層体20及び基板22を含む。エピタキシャル積層体20は基板22の主面22a上に設けられる。エピタキシャ積層体20は、半導体層13、15を含む半導体積層19と実質的に同じ構造を提供できる複数のIII族窒化物半導体層を含む。基板22は、支持基体21と実質的に同じ構造及び材料からなる。典型的な実施例では、エピタキシャル基板EPのエピタキシャ積層体20は、チャネル層のための第1の半導体層14第1の半導体層13に対応する、及びバリア層のための第2の半導体層16第1の半導体層15に対応するを備える。なお、必要な場合には、エピタキシャ積層体20は半導体層14、16に加えてバッファ層18を含むことができる。以下のように場合に、III族窒化物半導体電子デバイス11のためのエピタキシャル基板EPに、ヘテロ接合を構成する2つの半導体層におけるアルミニウム組成差を増大させてトランジスタ特性を改善可能である高Al組成差の半導体層16を提供できる:第1の半導体層14は、歪みを内包する;第1の半導体層14は、歪みを内包すると共に、半導体表面22aのAlXGa1-XNに対して格子緩和している。実用的に重要な実施例では、AlXGa1-XNがAlNであることが好適である。このとき、低転位のAlNを支持基体として用いることができる。例えばAlNの貫通転位密度は1×108cm-2以下であることができる。図2を参照しながら、第1の半導体層13、第2の半導体層15及び支持基体21の格子定数の関係を説明する。図2のa部は、III族窒化物半導体電子デバイス11のためのエピタキシャル構造ES1を示す。エピタキシャル構造ES1においては、第1の半導体層13は、歪みを内包すると共に、半導体表面21aのAlXGa1-XNの上において格子緩和している。第2の半導体層15は第1の半導体層13上にコヒーレントに設けられている。図2のb部は、III族窒化物半導体電子デバイス11とは別のIII族窒化物半導体電子デバイスのためのエピタキシャル構造ESCを示す。エピタキシャル構造ESCは、チャネル層のための第3の半導体層33第1の半導体層13に関連づけられる及びバリア層のための第4の半導体層35第1の半導体層15に関連づけられるを備える。第3の半導体層33はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、歪みを内包することなく半導体表面21aのAlXGa1-XN上において完全に格子緩和している。第2の半導体層35はAlZGa1-ZN0<Z≦1、Z≦Xからなり、また第1の半導体層33上にコヒーレントに設けられている。図2のa部及びb部において、横軸はGaNからAlNに向かうAl組成の増加と伴って変化する六方晶系III族窒化物の格子定数を示す。縦軸は、図1のa部に示された座標系SのZ軸を示す。横軸には、AlXGa1-XNに固有の格子定数d0X、AlYGa1-YNに固有の格子定数d0Y、及びAlZGa1-ZNに固有の格子定数d0Zが示されている。固有の格子定数は、それぞれの材料に歪みがないことを意味する。図2のa部及びb部を参照すると、固有の格子定数d0X、d0Y及びd0Zを表す一点鎖線が縦軸に沿って描かれている。図2のa部を参照すると、第1の半導体層13の格子定数d13は、固有の格子定数d0Yと固有の格子定数d0X及びd0Zとの間の値を有する。これは、第1の半導体層13がAlXGa1-XNに格子整合せず、且つ完全に格子緩和もしていない、いわゆる中間緩和の状態を有することを示す。第2の半導体層15は、第1の半導体層13上にコヒーレントに設けられ、矢印ST1で示されるように歪みを内包し、また格子定数d15は、第1の半導体層13の格子定数d13に等しい。図2のb部を参照すると、半導体積層39は第3の半導体層33及び第4の半導体層35を含む。第3の半導体層33の格子定数d33は、固有の格子定数d0Yに等しい値を有する。これは、第3の半導体層33がAlXGa1-XNに格子整合せず、且つ完全に格子緩和していることを示す。第4の半導体層35は、第3の半導体層33上にコヒーレントに設けられ、矢印ST2で示されるように大きな歪みを内包し、また格子定数d35は、第1の半導体層33の格子定数d33に等しい。半導体積層19では、歪んだAlYGa1-YNの格子定数d13と無歪みのAlZGa1-ZNに固有の格子定数d0Zとの差△1は、無歪みのAlYGa1-YNに固有の格子定数d0Yと無歪みのAlZGa1-ZNに固有の格子定数d0Zとの差△2より小さくなる。これ故に、差分△2-△1に応じて、歪んだAlYGa1-YN上に成長可能な歪んだAlZGa1-ZNのAl組成を増加可能になる。これによって、第1の半導体層13のAlYGa1-YNのアルミニウム組成と第2の半導体層15のAlZGa1-ZNのアルミニウム組成との差を0.5以上又は0.5より大きくすることが可能になる。高電子移動度トランジスタ11のヘテロ接合27aの二次元電子ガス29の濃度は、自発分極とピエゾ分極に関連する。この自発分極は、チャネル層及びバリア層のアルミニウム組成の差に関連しており、組成差が大きいとき自発分極に起因する二次元電子ガス濃度を高くできる。したがって、III族窒化物半導体電子デバイス11において、第1の半導体層13と第2の半導体層15とのヘテロ接合27aにおける二次元電子ガス濃度を大きくできる。一方で、第1の半導体層と第2の半導体層とのヘテロ接合における歪みが従来のものよりも小さいため、従来よりも高いAl組成差でも、良好なトランジスタ特性等が得られる。一方、半導体積層39では、第4の半導体層35が第3の半導体層33にコヒーレントに成長されると共に、第3の半導体層33のAlYGa1-YNがAlXGa1-XNに対して完全に緩和している。これ故に、AlYGa1-YNの格子定数d33はd0Yに等しく、AlZGa1-ZNの格子定数d35もd0Yに等しい。したがって、完全緩和したAlYGa1-YNの格子定数d33と無歪みのAlZGa1-ZNの格子定数d0Zとの差△3は、格子定数d0Yと格子定数d0Zとの差△4に等しくなる。第4の半導体層35は矢印ST2で示されるように大きな歪みを内包する一方、第2の半導体層15は矢印ST1で示されるように小さい歪みを内包する。したがって、第2の半導体層15及び第4の半導体層35は共にAlZGa1-ZNからなるけれども、第1の半導体層13上にコヒーレントに成長される第2の半導体層15における可能なAl組成上限は、上記の歪みの違いに起因して、第3の半導体層33上にコヒーレントに成長される第4の半導体層35における可能なAl組成上限より大きくなる。なお、図2のa部に示された第1の半導体層13の緩和の程度は一例であり、本実施の形態は、図2のa部に示された特定の例示に限定されない。AlXGa1-XNの半導体表面はc面を有することが好ましい。このとき、第1の半導体層13において、内部歪みの解放にc面方向のスベリを利用する。c面スベリ面は、第1の半導体層13の表面13aには到達しない。したがって、第1の半導体層13と第2の半導体層15とのヘテロ接合は、内部歪みの解放による欠陥の影響を直接に受けない。また、ヘテロ接合27aは、c面に平行な面に沿って延在し、また接合27bは、c面に平行な面に沿って延在する。第1の半導体層13がAlYGa1-YNからなるとき、第1の半導体層13の格子緩和率Rは例えばdAlYGa1-YN-dAlXGa1-XN/d0AlYGa1-YN-d0AlXGa1-XNで規定される。格子緩和率Rは0.9に等しい又はより小さいことが好ましい。この実施例では格子緩和率Rが0.9以下であれば、第1の半導体層と第2の半導体層の組成差を有意に大きくすることが可能である。また、格子緩和率Rはゼロより大きく0.8に等しい又はより小さいことが好ましい。この実施例では格子緩和率Rが0.8以下であれば、第1の半導体層と第2の半導体層の組成差を更に有意に大きくすることが可能である。さらに、格子緩和率Rは0.6に等しい又はより小さいことが好ましい。この実施例では格子緩和率Rが0.8以下であれば、第1の半導体層と第2の半導体層の組成差を更に有意に大きくすることが可能である。ここで、d0AlYGa1-YNは無歪みのAlYGa1-YNの格子定数を示し、前記d0AlXGa1-XNは無歪みのAlXGa1-XNの格子定数を示す、また、dAlYGa1-YNは、当該III族窒化物半導体電子デバイス11におけるAlYGa1-YNの格子定数を示し、前記dAlXGa1-XNは当該III族窒化物半導体電子デバイス11における格子定数を示す。第1の半導体層13のAlYGa1-YNのアルミニウム組成は0.5以下であることが好適である。第1の半導体層13チャネル層と第2の半導体層15バリア層の組成差が0.5以上であるので、第1の半導体層13チャネル層のアルミニウム組成は0.5以下となる。AlYGa1-YNのアルミニウム組成とAlZGa1-ZNのアルミニウム組成との差は、0.6以上又はより大きいことが好ましい。チャネル層とバリア層とからなるヘテロ接合27aのアルミニウム組成を大きくするので、ヘテロ界面27aにおける二次元電子ガスの濃度を高めることができる。アルミニウム組成の増大により、ヘテロ界面27aにおける二次元電子ガスの濃度をより高くできる。チャネル層の格子緩和率の調整によって、バリア層とチャネル層の組成差を大きくできることを説明する。発明者らの実験では、例えばAlGaNからなるチャネル層の格子緩和率を変化させる。つまり、完全に緩和した状態ではなく、例えば90以下例えば80緩和以下、80緩和以下や60緩和以下という中間緩和の状態をチャネル層に作り込むことによって、AlGaNチャネル層上に成長される、AlGaNバリア層にかかる歪みを従来の場合よりも小さくすることにより、AlGaNチャネル層とAlGaNバリア層とのアルミニウム組成の差を従来のものよりも増大できる。引き続き、格子緩和率を調整可能であることを示す実験について説明する。それらの実験の結果として、より大きなバリア層とチャネル層の組成差を形成することが可能となり、その結果、より優れたトランジスタ特性Id-max等を得ることができている。引き続き説明される実験において、チャネル層のためのIII族窒化物半導体としてアルミニウム組成0.20のAlGaNを用いる。本実施の形態は、このような例示に限定されることはない。また、以下の実験においては、バリア層のために厚さ15nmのIII族窒化物半導体層を成長している。あまりにも薄すぎるバリア層の場合、電流コラプスが大きくなってしまったり、電極等の作製プロセスの際の酸化膜等の影響が大きくなる、あるいは、バリア層の膜厚にばらつきが生じた場合のトランジスタ特性のばらつきが大きくなる等の問題が生じるため、ある程度の厚みが実用上不可欠である。実験1-1AlGaN/AlGaNAl組成0.20のHEMTにおいて、AlGaNチャネル層が100の格子緩和率で緩和しているエピタキシャル基板。0001面のサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1100度で水素H2雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ100nmのAlN膜を摂氏1100度の温度で成長する。AlN膜上に、厚さ3μmのAlGaNチャネル膜Al組成=0.20を摂氏1050度の温度で成長する。AlGaN膜上に、AlGaN又はAlNバリア膜を摂氏1050度の温度で成長する。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して100の格子緩和率で緩和していることを示す。Al組成0.50、0.60、0.70、0.80、1.0のAlGaN、AlNのバリア膜を成長して、チャネル層とバリア層の組成差が0.30、0.40、0.50、0.60、0.80であるヘテロ接合におけるAlGaN膜、AlN膜の臨界膜厚を調べる。上記のような成膜及び測定から、バリア層のAl組成と、ヘテロ接合トランジスタの特性との関係を得ることができる。実験1-2AlGaN/AlGaNAl組成0.20のHEMTにおいて、AlGaNチャネル層が90の格子緩和率で緩和しているエピタキシャル基板。実験1-1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1200度で水素H2雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ1000nmのAlN膜を摂氏1200度の温度で成長する。AlN膜上に、厚さ1μmのAlGaNチャネル膜Al組成=0.20を摂氏1050度の温度で成長する。このAlGaN膜上に、AlGaN又はAlNバリア膜を摂氏1050度の温度で成長する。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して90の格子緩和率で緩和していることを示す。Al組成0.50、0.60、0.70、0.80、1.0のAlGaN、AlNバリア膜を成長して、チャネル層とバリア層の組成差が0.30、0.40、0.50、0.60、0.80であるヘテロ接合におけるAlGaN膜、AlN膜の臨界膜厚を調べる。上記のような成膜及び測定から、バリア層のAl組成と、ヘテロ接合トランジスタの特性との関係を得ることができる。実験1-3AlGaN/AlGaNAl組成0.20のHEMTにおいて、AlGaNチャネル層が80の格子緩和率で緩和しているエピタキシャル基板。実験1-1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1250度で水素H2雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ1500nmのAlN膜を摂氏1250度の温度で成長する。AlN膜上に、厚さ1μmのAlGaNチャネル膜Al組成=0.20を摂氏1050度の温度で成長する。このAlGaN膜上に、AlGaN又はAlNバリア膜を摂氏1050度の温度で成長する。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して80の格子緩和率で緩和していることを示す。Al組成0.50、0.60、0.70、0.80、1.0のAlGaN、AlNのバリア膜を成長して、チャネル層とバリア層の組成差が0.30、0.40、0.50、0.60、0.80であるヘテロ接合におけるAlGaN膜、AlN膜の臨界膜厚を調べる。上記のような成膜及び測定から、バリア層のAl組成と、ヘテロ接合トランジスタの特性との関係を得ることができる。実験1-4AlGaN/AlGaNAl組成0.20のHEMTにおいて、AlGaNチャネル層が60の格子緩和率で緩和しているエピタキシャル基板。実験1-1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1250度で水素H2雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ1500nmのAlN膜を摂氏1250度の温度で成長する。AlN膜上に、厚さ100nmのAlGaNバッファ膜Al組成=0.50を摂氏1050度の温度で成長する。このバッファ層膜上に、厚さ0.3μmのAlGaNチャネル膜Al組成=0.20を摂氏1050度の温度で成長する。このAlGaN膜上に、AlGaN又はAlNバリア膜を摂氏1050度の温度で成長する。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して60の格子緩和率で緩和していることを示す。Al組成0.50、0.60、0.70、0.80、1.0のAlGaN、AlNのバリア膜を成長して、チャネル層とバリア層の組成差が0.30、0.40、0.50、0.60、0.80であるヘテロ接合におけるAlGaN膜、AlN膜の臨界膜厚を調べる。上記のような成膜及び測定から、バリア層のAl組成と、ヘテロ接合トランジスタの特性との関係を得ることができる。これらの実験及びその結果は例示であり、ここに示されていない実験の結果と共に、チャネル層の格子緩和率は、チャネル層のGaNの膜厚、成長温度等、チャネル層のAlGaNの膜厚、組成、成長温度等だけでなく、下地AlNの成長温度や膜厚等によっても制御できる。上記の実験では、AlNテンプレートを用いたけれども、バルクAlN基板を用いた実験は、サファイア基板上に厚さ1.0μm厚のAlN膜を厚積みしたエピタキシャル基板における結果とほぼ同様のAlGaNエピタキシャル層格子緩和率80のAlGaN層が得られる。なお、実験例では、サファイア基板を用いているが、SiC基板、Si基板等の異種基板の使用でも同様の結果である。発明者らの実験によれば、格子緩和は下地半導体層とチャネル半導体層との関係において、下地半導体層としてAlN層を用い、チャネル層としてAlGaNを用いるとき、以下の事項が示される。1下地半導体層とチャネル半導体層とのAl組成の差が大きい程、大きく緩和しやすい。2チャネル層の膜厚が厚いほど、大きく緩和しやすい。3下地半導体層の膜厚が薄い程、その上に成長されるチャネル層は薄い膜厚で緩和する。4下地半導体層の結晶品質が良好でないとき、その上に成長されるチャネル層は薄い膜厚で緩和する。高品質な下地半導体層上に成長されるチャネル層は、100未満の中途の格子緩和を得やすい。なお、十分な厚みのAlN層は、その下地となるサファイア基板に対してほぼ完全に緩和している。また、AlN基板はAlNに固有の格子定数を有するという点で、完全に緩和している。図3は、実験において作成したエピタキシャル基板の逆格子マッピング像の一例を示す。AlNに対してその上のAlGaNが完全にコヒーレントにに成長したとき、成長されたAlGaNの信号のピークは、縦軸と平行に引かれた破線上にある。AlNに対してその上のAlGaNが完全にここでは、チャネル層のa軸格子定数が無歪のAlGaNのa軸格子定数と同じ値緩和して成長したとき、成長されたAlGaNの信号のピークは、縦軸に対して傾斜して引かれた実線上にある。成長されたAlGaNの信号のピークが実線と破線の間に位置するとき、中間緩和のAlGaNが得られている。格子緩和率がゼロであるとは、AlGaNが下地に対してコヒーレントに成長されていることを示す。格子緩和率が100又は1であるとき、完全に緩和されて、格子定数差に起因する歪み無しであることを示す。中間の格子緩和率は、完全に緩和した場合のa軸の格子定数と、完全にコヒーレントな場合のa軸の格子定数の比を使って百分率で表す。なお、図3に示されたAlGaNは、ほぼ80緩和に相当する。図4は上記の実験の結果の一覧を示す。図4から理解されるように、AlGaNチャネル層の格子緩和率が100より小さい90、80、60に小さいとき、バリア層とチャネル層とのアルミニウム組成差が大きくなる。このアルミニウム組成差が大きくなることは、AlGaNチャネル層の格子定数がAlNの格子定数に近づき、歪みも大きくなることを意味する。アルミニウム組成差の増大に伴って2次元電子ガスの濃度Nsが大きくなり、またHEMTデバイスにおけるId-maxも向上される。また、Id-maxの測定はトランジスタ構造HEMT構造を作製した後、カーブトレーサーを用いて測定した。図5は、バリア層のアルミニウム組成とHEMT特性Id-maxとの関係を示す。格子緩和率が100より小さい90、80、60に小さくなっていくとき、Id-max特性の可能な極大値が大きくなっていく。100緩和のHEMT構造ではId-max特性の極大値が304mA/mmである。この値を越える極大値は、90以下の格子緩和率において可能になり、格子緩和率90において324mA/mmである。さらに、緩和が小さくなればなるほど、Id-max特性の極大値がさらに大きくなっていることが分かる。図6は、AlGaNチャネル層の格子緩和率とId-max特性の極大値との関係を示す。格子緩和率が100未満60以上の範囲で、格子緩和率の低減に伴って、2次元電子ガス濃度Nsの極大値及びId-max特性の極大値が共に上昇しており、これはHEMT特性の改善を意味する。次いで、トランジスタ特性が格子緩和率の低減に伴って向上することを説明する。トランジスタ特性は、2次元電子ガスの移動度が高いほど、2次元電子ガス濃度が高いほど、良好な特性が得られる。2次元電子ガス濃度は、自発分極と、ピエゾ分極から構成される。自発分極はバリア層とチャネル層のアルミニウム組成差に依存しており、ピエゾ分極はバリア層とチャネル層の歪みに依存している。これらのうち、ピエゾ分極は歪みつまり、格子定数差が大きくなるに従って大きくなる。しかしながら、逆に歪みが大きくなりすぎてしまうと、バリア層が格子緩和を起こし、ピエゾ分極は逆に大幅に低下する。また、移動度に関しても、バリア層が格子緩和を起こすと欠陥等の導入により急激に低下する。ゆえに、いかにしてバリア層の格子緩和を抑制しつつ、チャネル層に対する、バリア層のAl組成を高くできるか両者のAl組成差を大きく出来るかがトランジスタ特性の向上に重要である。従来、チャネル層の格子緩和は、ほぼ100のもの歪みのほとんどかかっていない状態のチャネル層を利用していた。その場合、その格子定数は、そのチャネル層のAl組成に応じた、固有の格子定数を有することとなる。一方、本願のようにチャネル層の格子緩和を90や、80、それ以下にすれば、チャネル層に歪みを与えることができ、その結果、チャネル層の格子定数は、本来のAl組成に応じた固有の格子定数よりも小さい格子定数を得ることが可能となる。その結果、従来のものと比較して、バリア層を成長した際に生じるバリア層への歪みが小さくなるため、バリア層の格子緩和が起こりにくくなり、より高いAl組成差のバリア層が作製可能となり、より優れたトランジスタ特性が実現可能となる。上記の説明により、トランジスタ特性が格子緩和率の低減に伴って向上することが理解できる。図7は、本実施の形態によれば、III族窒化物半導体電子デバイスを作製する方法における主要な工程フロー100を示す図面である。III族窒化物半導体電子デバイスの一例である高電子移動度トランジスタを以下のように工程フロー100に従って作製する。工程S101では、基板を準備する。この基板は、サファイア基板と、このサファイア基板上に作製されたAlNテンプレートとを含む。工程S102では、この基板上に、チャネル層及びバリア層を成長して、HEMT構造のためのエピタキシャル基板を作製する。ここで、工程S103では、AlXGa1-XN0<X≦1からなる半導体表面上に、AlXGa1-XNと異なるIII族窒化物半導体材料からなりチャネル層のための第1の半導体層を成長する。次いで、工程S104では、バリア層のための第2の半導体層を第1の半導体層上に成長する。チャネル層のための第1の半導体層は歪みを内包し、一例を説明するとき、このエピタキシャル基板はAlGaN/AlGaN系のHEMT構造を含み、このHEMT構造は、例えばAl組成0.2及び格子緩和80のAlGaNチャネル層とAl組成0.57のAlGaNバリア層からなる。工程S105では、このエピタキシャル基板上に電極を形成して、HEMTデバイスを作製する。具体的には、工程S106では、エピタキシャル基板上に、ソース/ドレイン電極例えばZr/Al電極を形成する。工程S107では、チャネル層を成長した後に、ゲート電極例えばNi/Auを形成する。必要な場合には、エピタキシャル基板上に素子分離領域を形成することができ、エピタキシャル基板上のトランジスタは、素子分離のためのメサ構造を有し、このメサ構造は誘導結合プラズマ法を用いたエッチングにより加工される。なお、ソース/ドレイン電極の作製時に、エピタキシャル基板の表面にリセスを形成し、ソース/ドレイン電極を作製するエリアにおいて深さ方向に一部又は全部のバリア層を取り除いて、オーミック接触がとりやすくなるようにしている。HEMTデバイスのゲート長は1μmであり、ゲート-ドレイン間距離は5μmであり、ソース-ドレイン間の距離1μmである。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。