ハイサイド出力デバイスとローサイド出力デバイスとドライバとを含むデジタル増幅器と、正の動作電圧が供給されることによって、前記デジタル増幅器に供給される正の電源電圧と負の電源電圧を生成するチャージポンプユニットを具備する半導体集積回路であって、前記デジタル増幅器の前記ドライバは、前記正の電源電圧と前記負の電源電圧とによって動作するものであり、前記ドライバの第1出力端子と第2出力端子とは前記ハイサイド出力デバイスの制御入力端子と前記ローサイド出力デバイスの制御入力端子とにそれぞれ接続されて、前記ハイサイド出力デバイスの出力電流経路は前記正の電源電圧と前記デジタル増幅器の出力端子との間に接続され、前記ローサイド出力デバイスの出力電流経路は前記デジタル増幅器の前記出力端子と前記負の電源電圧との間に接続され、前記デジタル増幅器の前記出力端子は、インダクターと容量を含むローパスフィルタと接続可能とされ、前記チャージポンプユニットは、スイッチング制御される第1スイッチ乃至第5スイッチと、第1容量乃至第4容量とを含み、前記正の動作電圧が前記第1スイッチを介して前記第1容量の一端に供給可能とされ、接地電位が前記第2スイッチを介して前記第2容量の一端に供給可能とされ、前記第1容量の他端と前記第2容量の他端とは第1共通接続点に接続され、前記第1容量の前記一端は前記第3スイッチを介して前記第3容量の一端と接続され、前記第2容量の前記一端は前記第4スイッチを介して前記第4容量の一端と接続され、前記第3容量の他端と前記第4容量の他端の第2共通接続点は前記接地電位に接続され、前記第1共通接続点は前記第5スイッチを介して前記第2共通接続点と接続され、前記第3容量の前記一端からは前記正の電源電圧が生成可能とされ、前記第4容量の前記一端からは前記負の電源電圧が生成可能とされ、前記チャージポンプユニットは、前記第3容量の前記一端と前記第1共通接続点との間に接続された第6スイッチを更に含み、前記インダクターとオン状態の前記ハイサイド出力デバイスあるいは前記ローサイド出力デバイスとを介して前記ローパスフィルタの前記容量と前記正の電源電圧あるいは前記負の電源電圧との間に流れる回生電流を、前記チャージポンプユニットの前記第6スイッチをオン状態に制御することによって、前記第2容量によって吸収することを特徴とする半導体集積回路。請求項1において、チャージポンプ駆動クロック信号のレベル変化に応答して、前記チャージポンプユニットは入力側容量の充電サイクルの動作と出力側容量の充電サイクルの動作とを反復するものであり、前記入力側容量の充電サイクルでは、前記第1スイッチと前記第2スイッチと前記第6スイッチとがオン状態に制御され、前記第3スイッチと前記第4スイッチと前記第5スイッチとがオフ状態に制御されることによって、前記第1容量の前記一端と前記第2容量の前記一端とに前記正の動作電圧と前記接地電位とがそれぞれ供給され、前記出力側容量の充電サイクルでは、前記第1スイッチと前記第2スイッチと前記第6スイッチとがオフ状態に制御され、前記第3スイッチと前記第4スイッチと前記第5スイッチとがオン状態に制御されることによって、前記第3容量の前記一端から前記正の電源電圧が生成可能とされ、前記第4容量の前記一端から前記負の電源電圧が生成可能とされる半導体集積回路。請求項2において、前記入力側容量の充電サイクルで、前記ドライバの前記第1出力端子の第1駆動信号と前記第2出力端子の第2駆動信号によって前記デジタル増幅器の前記ハイサイド出力デバイスと前記ローサイド出力デバイスとはそれぞれオン状態とオフ状態に制御され、前記出力側容量の充電サイクルで、前記ドライバの前記第1出力端子の前記第1駆動信号と前記第2出力端子の前記第2駆動信号によって前記デジタル増幅器の前記ハイサイド出力デバイスと前記ローサイド出力デバイスとはそれぞれオフ状態とオン状態に制御される半導体集積回路。請求項2において、前記デジタル増幅器は、差動増幅器と、閉ループ特性設定回路と、負帰還抵抗とを更に含み、前記差動増幅器の非反転入力端子は前記接地電位に接続され、前記閉ループ特性設定回路は前記差動増幅器の反転入力端子と出力端子との間に接続され、前記差動増幅器の前記出力端子は前記ドライバの入力端子に接続され、前記負帰還抵抗は前記差動増幅器の前記反転入力端子と前記デジタル増幅器の前記出力端子との間に接続されたことを特徴とする半導体集積回路。請求項4において、前記半導体集積回路は、ボリューム制御信号発生回路と、振幅制御型電子ボリュームと、デジタルアンプゲイン制御回路とを含む電子ボリュームユニットを更に具備して、前記ボリューム制御信号発生回路はデジタル制御信号に応答して、前記振幅制御型電子ボリュームに供給される振幅制御デジタル信号と、前記デジタルアンプゲイン制御回路に供給されるゲイン制御デジタル信号とを生成して、前記振幅制御型電子ボリュームは、前記正の電源電圧と前記負の電源電圧とによって動作して、前記振幅制御型電子ボリュームの出力から前記デジタルアンプゲイン制御回路の入力に供給されるデジタルオーディオ出力信号のアナログ振幅を、前記振幅制御デジタル信号に応答して、制御して、前記デジタルアンプゲイン制御回路は、前記ゲイン制御デジタル信号に応答して前記デジタル増幅器の電圧ゲインを制御することによって前記デジタル増幅器の前記出力端子のデジタルオーディオ増幅出力信号の振幅を制御することを特徴とする半導体集積回路。請求項5において、前記振幅制御デジタル信号に応答する前記振幅制御型電子ボリュームによる前記デジタルオーディオ出力信号の前記アナログ振幅の制御のタイミングは、前記ゲイン制御デジタル信号に応答する前記デジタルアンプゲイン制御回路による前記デジタルオーディオ増幅出力信号の制御のタイミングよりも時間的に先行されることを特徴とする半導体集積回路。請求項6において、前記ボリューム制御信号発生回路から前記振幅制御型電子ボリュームへの前記振幅制御デジタル信号の供給のタイミングを先行させる一方、前記ボリューム制御信号発生回路から前記デジタルアンプゲイン制御回路への前記ゲイン制御デジタル信号の供給のタイミングが遅延されることを特徴とする半導体集積回路。請求項7において、前記デジタルアンプゲイン制御回路は、前記ゲイン制御デジタル信号に応答して前記デジタル増幅器の前記電圧ゲインを制御するために、直列接続された複数の抵抗と直列接続された複数のスイッチとを有する可変減衰器とを含む。前記可変減衰器の前記複数のスイッチのオンオフの状態は、前記ボリューム制御信号発生回路から供給される前記ゲイン制御デジタル信号によって制御されることを特徴とする半導体集積回路。請求項8において、前記半導体集積回路は、デジタル電子ボリュームを内蔵するオーディオ信号処理回路と、ΔΣ変調器およびPWM/PDM発生器と、デジタルインターフェースユニットを含むデジタル信号処理ユニットを更に具備して、前記デジタル信号処理ユニットの前記デジタルインターフェースユニットは、前記電子ボリュームユニットの前記ボリューム制御信号発生回路に供給される前記デジタル制御信号を生成するものであり、前記オーディオ信号処理回路の前記デジタル電子ボリュームは、前記デジタルインターフェースユニットから供給されるデジタルボリューム制御信号に応答して、デジタルオーディオ信号のデジタル振幅値を制御するものであり、前記ΔΣ変調器およびPWM/PDM発生器は、前記オーディオ信号処理回路の出力端子から供給される前記デジタルオーディオ信号に応答して、PWM/PDMデジタルオーディオ信号を生成することを特徴とする半導体集積回路。請求項1乃至請求項9のいずれかにおいて、前記デジタル増幅器に含まれた前記ハイサイド出力デバイスと前記ローサイド出力デバイスとは、前記半導体集積回路に集積化されたMOSトランジスタであることを特徴とする特徴とする半導体集積回路。ハイサイド出力デバイスとローサイド出力デバイスとドライバとを含むデジタル増幅器と、正の動作電圧が供給されることによって、前記デジタル増幅器に供給される正の電源電圧と負の電源電圧を生成するチャージポンプユニットを具備する半導体集積回路の動作方法であって、前記デジタル増幅器の前記ドライバは、前記正の電源電圧と前記負の電源電圧とによって動作するものであり、前記ドライバの第1出力端子と第2出力端子とは前記ハイサイド出力デバイスの制御入力端子と前記ローサイド出力デバイスの制御入力端子とにそれぞれ接続されて、前記ハイサイド出力デバイスの出力電流経路は前記正の電源電圧と前記デジタル増幅器の出力端子との間に接続され、前記ローサイド出力デバイスの出力電流経路は前記デジタル増幅器の前記出力端子と前記負の電源電圧との間に接続され、前記デジタル増幅器の前記出力端子は、インダクターと容量を含むローパスフィルタと接続可能とされ、前記チャージポンプユニットは、スイッチング制御される第1スイッチ乃至第5スイッチと、第1容量乃至第4容量とを含み、前記正の動作電圧が前記第1スイッチを介して前記第1容量の一端に供給可能とされ、接地電位が前記第2スイッチを介して前記第2容量の一端に供給可能とされ、前記第1容量の他端と前記第2容量の他端とは第1共通接続点に接続され、前記第1容量の前記一端は前記第3スイッチを介して前記第3容量の一端と接続され、前記第2容量の前記一端は前記第4スイッチを介して前記第4容量の一端と接続され、前記第3容量の他端と前記第4容量の他端の第2共通接続点は前記接地電位に接続され、前記第1共通接続点は前記第5スイッチを介して前記第2共通接続点と接続され、前記第3容量の前記一端からは前記正の電源電圧が生成可能とされ、前記第4容量の前記一端からは前記負の電源電圧が生成可能とされ、前記チャージポンプユニットは、前記第3容量の前記一端と前記第1共通接続点との間に接続された第6スイッチを更に含み、前記インダクターとオン状態の前記ハイサイド出力デバイスあるいは前記ローサイド出力デバイスとを介して前記ローパスフィルタの前記容量と前記正の電源電圧あるいは前記負の電源電圧との間に流れる回生電流を、前記チャージポンプユニットの前記第6スイッチをオン状態に制御することによって、前記第2容量によって吸収することを特徴とする半導体集積回路の動作方法。請求項11において、チャージポンプ駆動クロック信号のレベル変化に応答して、前記チャージポンプユニットは入力側容量の充電サイクルの動作と出力側容量の充電サイクルの動作とを反復するものであり、前記入力側容量の充電サイクルでは、前記第1スイッチと前記第2スイッチと前記第6スイッチとがオン状態に制御され、前記第3スイッチと前記第4スイッチと前記第5スイッチとがオフ状態に制御されることによって、前記第1容量の前記一端と前記第2容量の前記一端とに前記正の動作電圧と前記接地電位とがそれぞれ供給され、前記出力側容量の充電サイクルでは、前記第1スイッチと前記第2スイッチと前記第6スイッチとがオフ状態に制御され、前記第3スイッチと前記第4スイッチと前記第5スイッチとがオン状態に制御されることによって、前記第3容量の前記一端から前記正の電源電圧が生成可能とされ、前記第4容量の前記一端から前記負の電源電圧が生成可能とされる半導体集積回路の動作方法。請求項12において、前記入力側容量の充電サイクルで、前記ドライバの前記第1出力端子の第1駆動信号と前記第2出力端子の第2駆動信号によって前記デジタル増幅器の前記ハイサイド出力デバイスと前記ローサイド出力デバイスとはそれぞれオン状態とオフ状態に制御され、前記出力側容量の充電サイクルで、前記ドライバの前記第1出力端子の前記第1駆動信号と前記第2出力端子の前記第2駆動信号によって前記デジタル増幅器の前記ハイサイド出力デバイスと前記ローサイド出力デバイスとはそれぞれオフ状態とオン状態に制御される半導体集積回路の動作方法。請求項12において、前記デジタル増幅器は、差動増幅器と、閉ループ特性設定回路と、負帰還抵抗とを更に含み、前記差動増幅器の非反転入力端子は前記接地電位に接続され、前記閉ループ特性設定回路は前記差動増幅器の反転入力端子と出力端子との間に接続され、前記差動増幅器の前記出力端子は前記ドライバの入力端子に接続され、前記負帰還抵抗は前記差動増幅器の前記反転入力端子と前記デジタル増幅器の前記出力端子との間に接続されたことを特徴とする半導体集積回路の動作方法。請求項14において、前記半導体集積回路は、ボリューム制御信号発生回路と、振幅制御型電子ボリュームと、デジタルアンプゲイン制御回路とを含む電子ボリュームユニットを更に具備して、前記ボリューム制御信号発生回路はデジタル制御信号に応答して、前記振幅制御型電子ボリュームに供給される振幅制御デジタル信号と、前記デジタルアンプゲイン制御回路に供給されるゲイン制御デジタル信号とを生成して、前記振幅制御型電子ボリュームは、前記正の電源電圧と前記負の電源電圧とによって動作して、前記振幅制御型電子ボリュームの出力から前記デジタルアンプゲイン制御回路の入力に供給されるデジタルオーディオ出力信号のアナログ振幅を、前記振幅制御デジタル信号に応答して、制御して、前記デジタルアンプゲイン制御回路は、前記ゲイン制御デジタル信号に応答して前記デジタル増幅器の電圧ゲインを制御することによって前記デジタル増幅器の前記出力端子のデジタルオーディオ増幅出力信号の振幅を制御することを特徴とする半導体集積回路の動作方法。請求項15において、前記振幅制御デジタル信号に応答する前記振幅制御型電子ボリュームによる前記デジタルオーディオ出力信号の前記アナログ振幅の制御のタイミングは、前記ゲイン制御デジタル信号に応答する前記デジタルアンプゲイン制御回路による前記デジタルオーディオ増幅出力信号の制御のタイミングよりも時間的に先行されることを特徴とする半導体集積回路の動作方法。請求項16において、前記ボリューム制御信号発生回路から前記振幅制御型電子ボリュームへの前記振幅制御デジタル信号の供給のタイミングを先行させる一方、前記ボリューム制御信号発生回路から前記デジタルアンプゲイン制御回路への前記ゲイン制御デジタル信号の供給のタイミングが遅延されることを特徴とする半導体集積回路の動作方法。請求項17において、前記デジタルアンプゲイン制御回路は、前記ゲイン制御デジタル信号に応答して前記デジタル増幅器の前記電圧ゲインを制御するために、直列接続された複数の抵抗と直列接続された複数のスイッチとを有する可変減衰器とを含む。前記可変減衰器の前記複数のスイッチのオンオフの状態は、前記ボリューム制御信号発生回路から供給される前記ゲイン制御デジタル信号によって制御されることを特徴とする半導体集積回路の動作方法。請求項18において、前記半導体集積回路は、デジタル電子ボリュームを内蔵するオーディオ信号処理回路と、ΔΣ変調器およびPWM/PDM発生器と、デジタルインターフェースユニットを含むデジタル信号処理ユニットを更に具備して、前記デジタル信号処理ユニットの前記デジタルインターフェースユニットは、前記電子ボリュームユニットの前記ボリューム制御信号発生回路に供給される前記デジタル制御信号を生成するものであり、前記オーディオ信号処理回路の前記デジタル電子ボリュームは、前記デジタルインターフェースユニットから供給されるデジタルボリューム制御信号に応答して、デジタルオーディオ信号のデジタル振幅値を制御するものであり、前記ΔΣ変調器およびPWM/PDM発生器は、前記オーディオ信号処理回路の出力端子から供給される前記デジタルオーディオ信号に応答して、PWM/PDMデジタルオーディオ信号を生成することを特徴とする半導体集積回路の動作方法。請求項11乃至請求項19のいずれかにおいて、前記デジタル増幅器に含まれた前記ハイサイド出力デバイスと前記ローサイド出力デバイスとは、前記半導体集積回路に集積化されたMOSトランジスタであることを特徴とする特徴とする半導体集積回路の動作方法。ハイサイド出力デバイスとローサイド出力デバイスとドライバとを含むデジタル増幅器と、正の動作電圧が供給されることによって、前記デジタル増幅器に供給される正の電源電圧と負の電源電圧を生成するチャージポンプユニットを具備する半導体集積回路であって、前記デジタル増幅器の前記ドライバは、前記正の電源電圧と前記負の電源電圧とによって動作するものであり、前記ドライバの第1出力端子と第2出力端子とは前記ハイサイド出力デバイスの制御入力端子と前記ローサイド出力デバイスの制御入力端子とにそれぞれ接続されて、前記ハイサイド出力デバイスの出力電流経路は前記正の電源電圧と前記デジタル増幅器の出力端子との間に接続され、前記ローサイド出力デバイスの出力電流経路は前記デジタル増幅器の前記出力端子と前記負の電源電圧との間に接続され、前記デジタル増幅器の前記出力端子は、インダクターと容量を含むローパスフィルタと接続可能とされ、前記チャージポンプユニットは、スイッチング制御される第1スイッチ乃至第5スイッチと、第1容量乃至第4容量とを含み、前記正の動作電圧が前記第1スイッチを介して前記第1容量の一端に供給可能とされ、接地電位が前記第2スイッチを介して前記第2容量の一端に供給可能とされ、前記第1容量の他端と前記第2容量の他端とは第1共通接続点に接続され、前記第1容量の前記一端は前記第3スイッチを介して前記第3容量の一端と接続され、前記第2容量の前記一端は前記第4スイッチを介して前記第4容量の一端と接続され、前記第3容量の他端と前記第4容量の他端の第2共通接続点は前記接地電位に接続され、前記第1共通接続点は前記第5スイッチを介して前記第2共通接続点と接続され、前記第3容量の前記一端からは前記正の電源電圧が生成可能とされ、前記第4容量の前記一端からは前記負の電源電圧が生成可能とされ、前記チャージポンプユニットは、前記第3容量の前記一端と前記第1共通接続点との間に接続された第6スイッチを更に含むことを特徴とする半導体集積回路。本発明者等は本発明に先立って、デジタル増幅器を内蔵したオーディオシステムLSIの開発に従事した。この開発において、本発明者等はデジタル増幅器に固有の電源パンピングの問題を発見した。この電源パンピングは、デジタル増幅器の最終段にて高周波のPWMキャリア周波数成分を除去するためのローパスフィルタのインダクターに流れる回生電流に起因すると推測される。ローサイド出力デバイスがオン状態の期間では、ローパスフィルタの容量の一端とスピーカー負荷の一端とから負の電源電圧へ向かいローパスフィルタのインダクターを介して通電電流が流れる。ローサイド出力デバイスがオン状態からオフ状態に変化してハイサイド出力デバイスがオフ状態からオン状態に変化した期間に、上述した通電電流の方向と同一方向で同一電流値の回生電流がローパスフィルタの容量の一端とスピーカー負荷の一端とからインダクターとハイサイド出力デバイスとを介して正の電源電圧へ向かって流れるものとなる。従って、回生電流の正の電源電圧への流入によって、正の電源電圧が変動するものとなる。ハイサイド出力デバイスがオン状態の期間では、正の電源電圧からローパスフィルタの容量の一端とスピーカー負荷の一端へ向かってローパスフィルタのインダクターを介して通電電流が流れる。ハイサイド出力デバイスがオン状態からオフ状態に変化してローサイド出力デバイスがオフ状態からオン状態に変化した期間に、上述した通電電流の方向と同一方向で同一電流値の回生電流が負の電源電圧からローサイド出力デバイスとインダクターとを介してローパスフィルタの容量の一端とスピーカー負荷の一端へと向かって流れるものとなる。従って、回生電流の負の電源電圧への流入によって、負の電源電圧が変動するものとなる。上記非特許文献1の12ページにも、出力LPFのインダクターに蓄積されたエネルギーの電源への流入に起因する電源パンピングの問題が記載されている。この12ページには、一般的に電源は負荷から戻るエネルギーを吸収できないので、結果的に電源電圧が上昇して変動することも記載されている。更にこの12ページには、フルブリッジ方式の採用で一方のスイッチングによって電源電圧にキックバックされるエネルギーは他方のスイッチングにより吸収されるので、電源パンピングが発生しないことも記載されている。しかし、フルブリッジ方式は2個のデジタル増幅器とローパスフィルタの2個のインダクターとが必要となり回路規模が増大すると言う問題も、本発明に先立った本発明者等の検討によって明らかとされた。半導体集積回路に内蔵されるデジタル増幅器の電源パンピングは、半導体集積回路に同様に内蔵されるデジタル信号処理ユニットのΔΣ変調器PWM発生器等の内部回路と電子ボリュームの誤動作の原因となるだけではなく、数10Hz以下の低周波数領域のオーディオ再生の妨害となることも判明した。本発明に先立って、本発明者等はデジタル増幅器の正の電源電圧と負の電源電圧との間に容量を接続することによって、電源パンピングを抑圧することを検討した。しかし、電源パンピングの抑圧量を十分な量とするためには、容量の容量値を470μFと極めて大容量の容量を使用しなればならないことが判明した。しかし、大容量の使用は、ポータブル用途のオーディオ機器の配線基板のコストと実装面積を増加させると言う問題を生じることが本発明に先立った本発明者等の検討によって明らかとされた。更にこの開発において、本発明者等は上記特許文献1に記載された電子ボリューム装置に関して、検討を行った。上記特許文献1に記載された電子ボリューム装置はデジタル信号処理ユニットの出力端子と帰還方式デジタルアンプの入力端子の間に接続されているので、電子ボリューム装置の前段のデジタル信号処理ユニットのΔΣ変調器PWM発生器で発生する雑音は電子ボリューム装置での減衰量に従って減衰することが可能である。しかし、電子ボリューム装置の後段の帰還方式デジタルアンプで発生する電源パンピング等の雑音は、電子ボリューム装置によって低減することは不可能であることが本発明に先立った本発明者等の検討によって明らかとされた。更に上記特許文献1に記載された電子ボリューム装置に帰還方式デジタルアンプで発生する雑音の低減を目的としてデジタルアンプゲイン制御回路を配置した場合には、複数ビットのデジタル制御信号に応答してPWM信号波の信号振幅を制御するため、デジタル制御信号の変化に応答してオーディオ信号の急激な変化に起因するポップノイズが発生すると言う問題も本発明に先立った本発明者等の検討によって明らかとされた。本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。従って、本発明の目的とするところは、ローパスフィルタのインダクターの回生電流に起因するデジタル増幅器の電源雑音を低減することにある。また、本発明の他の目的とするところは、デジタル増幅器のための電子ボリュームのポップノイズを低減することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。すなわち、本発明の代表的な実施の形態は、ハイサイド出力デバイスとローサイド出力デバイスとドライバとを含むデジタル増幅器と、正の動作電圧が供給されることによって、前記デジタル増幅器に供給される正の電源電圧と負の電源電圧を生成するチャージポンプユニットを具備する半導体集積回路である。前記デジタル増幅器の前記ドライバは、前記正の電源電圧と前記負の電源電圧とによって動作するものであり、前記ドライバの第1出力端子と第2出力端子とは前記ハイサイド出力デバイスの制御入力端子と前記ローサイド出力デバイスの制御入力端子とにそれぞれ接続されて、前記ハイサイド出力デバイスの出力電流経路は前記正の電源電圧と前記デジタル増幅器の出力端子との間に接続され、前記ローサイド出力デバイスの出力電流経路は前記デジタル増幅器の前記出力端子と前記負の電源電圧との間に接続される。前記デジタル増幅器の前記出力端子は、インダクターと容量を含むローパスフィルタと接続可能とされる。前記チャージポンプユニットは、スイッチング制御される第1スイッチ乃至第5スイッチと、第1容量乃至第4容量とを含む。前記正の動作電圧が前記第1スイッチを介して前記第1容量の一端に供給可能とされ、接地電位が前記第2スイッチを介して前記第2容量の一端に供給可能とされ、前記第1容量の他端と前記第2容量の他端とは第1共通接続点に接続される。前記第1容量の前記一端は前記第3スイッチを介して前記第3容量の一端と接続され、前記第2容量の前記一端は前記第4スイッチを介して前記第4容量の一端と接続され、前記第3容量の他端と前記第4容量の他端の第2共通接続点は前記接地電位に接続され、前記第1共通接続点は前記第5スイッチを介して前記第2共通接続点と接続される。前記第3容量の前記一端からは前記正の電源電圧が生成可能とされ、前記第4容量の前記一端からは前記負の電源電圧が生成可能とされる。前記チャージポンプユニットは、前記第3容量の前記一端と前記第1共通接続点との間に接続された第6スイッチを更に含む。前記インダクターとオン状態の前記ハイサイド出力デバイスあるいは前記ローサイド出力デバイスとを介して前記ローパスフィルタの前記容量と前記正の電源電圧あるいは前記負の電源電圧との間に流れる回生電流を、前記チャージポンプユニットの前記第6スイッチをオン状態に制御することによって、前記第2容量によって吸収することを特徴とするものである。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、本発明によれば、ローパスフィルタのインダクターの回生電流に起因するデジタル増幅器の電源雑音を低減することができる。1.実施の形態の概要まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。1本発明の代表的な実施の形態は、ハイサイド出力デバイスとローサイド出力デバイスとドライバとを含むデジタル増幅器と、正の動作電圧が供給されることによって、前記デジタル増幅器に供給される正の電源電圧と負の電源電圧を生成するチャージポンプユニットを具備する半導体集積回路である。前記デジタル増幅器の前記ドライバは、前記正の電源電圧と前記負の電源電圧とによって動作するものであり、前記ドライバの第1出力端子と第2出力端子とは前記ハイサイド出力デバイスの制御入力端子と前記ローサイド出力デバイスの制御入力端子とにそれぞれ接続されて、前記ハイサイド出力デバイスの出力電流経路は前記正の電源電圧と前記デジタル増幅器の出力端子との間に接続され、前記ローサイド出力デバイスの出力電流経路は前記デジタル増幅器の前記出力端子と前記負の電源電圧との間に接続される。前記デジタル増幅器の前記出力端子は、インダクターと容量を含むローパスフィルタと接続可能とされる。前記チャージポンプユニットは、スイッチング制御される第1スイッチ乃至第5スイッチと、第1容量乃至第4容量とを含む。前記正の動作電圧が前記第1スイッチを介して前記第1容量の一端に供給可能とされ、接地電位が前記第2スイッチを介して前記第2容量の一端に供給可能とされ、前記第1容量の他端と前記第2容量の他端とは第1共通接続点に接続される。前記第1容量の前記一端は前記第3スイッチを介して前記第3容量の一端と接続され、前記第2容量の前記一端は前記第4スイッチを介して前記第4容量の一端と接続され、前記第3容量の他端と前記第4容量の他端の第2共通接続点は前記接地電位に接続され、前記第1共通接続点は前記第5スイッチを介して前記第2共通接続点と接続される。前記第3容量の前記一端からは前記正の電源電圧が生成可能とされ、前記第4容量の前記一端からは前記負の電源電圧が生成可能とされる。前記チャージポンプユニットは、前記第3容量の前記一端と前記第1共通接続点との間に接続された第6スイッチを更に含む。前記インダクターとオン状態の前記ハイサイド出力デバイスあるいは前記ローサイド出力デバイスとを介して前記ローパスフィルタの前記容量と前記正の電源電圧あるいは前記負の電源電圧との間に流れる回生電流を、前記チャージポンプユニットの前記第6スイッチをオン状態に制御することによって、前記第2容量によって吸収することを特徴とするものである。前記実施の形態によれば、ローパスフィルタのインダクターの回生電流に起因するデジタル増幅器の電源雑音を低減することができる。好適な実施の形態では、チャージポンプ駆動クロック信号のレベル変化に応答して、前記チャージポンプユニットは入力側容量の充電サイクルの動作と出力側容量の充電サイクルの動作とを反復するものである。前記入力側容量の充電サイクルでは、前記第1スイッチと前記第2スイッチと前記第6スイッチとがオン状態に制御され、前記第3スイッチと前記第4スイッチと前記第5スイッチとがオフ状態に制御されることによって、前記第1容量の前記一端と前記第2容量の前記一端とに前記正の動作電圧と前記接地電位とがそれぞれ供給される。前記出力側容量の充電サイクルでは、前記第1スイッチと前記第2スイッチと前記第6スイッチとがオフ状態に制御され、前記第3スイッチと前記第4スイッチと前記第5スイッチとがオン状態に制御されることによって、前記第3容量の前記一端から前記正の電源電圧が生成可能とされ、前記第4容量の前記一端から前記負の電源電圧が生成可能とされる。他の好適な実施の形態では、前記入力側容量の充電サイクルで、前記ドライバの前記第1出力端子の第1駆動信号と前記第2出力端子の第2駆動信号によって前記デジタル増幅器の前記ハイサイド出力デバイスと前記ローサイド出力デバイスとはそれぞれオン状態とオフ状態に制御される。前記出力側容量の充電サイクルで、前記ドライバの前記第1出力端子の前記第1駆動信号と前記第2出力端子の前記第2駆動信号によって前記デジタル増幅器の前記ハイサイド出力デバイスと前記ローサイド出力デバイスとはそれぞれオフ状態とオン状態に制御される。更に他の好適な実施の形態では、前記デジタル増幅器は、差動増幅器と、閉ループ特性設定回路と、負帰還抵抗とを更に含む。前記差動増幅器の非反転入力端子は前記接地電位に接続され、前記閉ループ特性設定回路は前記差動増幅器の反転入力端子と出力端子との間に接続され、前記差動増幅器の前記出力端子は前記ドライバの入力端子に接続され、前記負帰還抵抗は前記差動増幅器の前記反転入力端子と前記デジタル増幅器の前記出力端子との間に接続されたことを特徴とするものである。より好適な実施の形態による半導体集積回路は、ボリューム制御信号発生回路と、振幅制御型電子ボリュームと、デジタルアンプゲイン制御回路とを含む電子ボリュームユニットを更に具備する。前記ボリューム制御信号発生回路はデジタル制御信号に応答して、前記振幅制御型電子ボリュームに供給される振幅制御デジタル信号と、前記デジタルアンプゲイン制御回路に供給されるゲイン制御デジタル信号とを生成する。前記振幅制御型電子ボリュームは、前記正の電源電圧と前記負の電源電圧によって動作して、前記振幅制御型電子ボリュームの出力から前記デジタルアンプゲイン制御回路の入力に供給されるデジタルオーディオ出力信号のアナログ振幅を、前記振幅制御デジタル信号に応答して、制御する。前記デジタルアンプゲイン制御回路は前記ゲイン制御デジタル信号に応答して前記デジタル増幅器の電圧ゲインを制御することによって前記デジタル増幅器の前記出力端子のデジタルオーディオ増幅出力信号の振幅を制御することを特徴とするものである。他のより好適な実施の形態は、前記振幅制御デジタル信号に応答する前記振幅制御型電子ボリュームによる前記デジタルオーディオ出力信号の前記アナログ振幅の制御のタイミングは、前記ゲイン制御デジタル信号に応答する前記デジタルアンプゲイン制御回路による前記デジタルオーディオ増幅出力信号の制御のタイミングよりも時間的に先行されることを特徴とするものである。更に他のより好適な実施の形態は、前記ボリューム制御信号発生回路から前記振幅制御型電子ボリュームへの前記振幅制御デジタル信号の供給のタイミングを先行させる一方、前記ボリューム制御信号発生回路から前記デジタルアンプゲイン制御回路への前記ゲイン制御デジタル信号の供給のタイミングが遅延されることを特徴とするものである。別のより好適な実施の形態は、前記デジタルアンプゲイン制御回路は、前記ゲイン制御デジタル信号に応答して前記デジタル増幅器の前記電圧ゲインを制御するために、直列接続された複数の抵抗と直列接続された複数のスイッチとを有する可変減衰器とを含む。前記可変減衰器の前記複数のスイッチのオンオフの状態は、前記ボリューム制御信号発生回路から供給される前記ゲイン制御デジタル信号によって制御されることを特徴とするものである。更に別のより好適な実施の形態による半導体集積回路は、デジタル電子ボリュームを内蔵するオーディオ信号処理回路と、ΔΣ変調器およびPWM/PDM発生器と、デジタルインターフェースユニットを含むデジタル信号処理ユニットを更に具備する。前記デジタル信号処理ユニットの前記デジタルインターフェースユニットは、前記電子ボリュームユニットの前記ボリューム制御信号発生回路に供給される前記デジタル制御信号を生成するものである。前記オーディオ信号処理回路の前記デジタル電子ボリュームは、前記デジタルインターフェースユニットから供給されるデジタルボリューム制御信号に応答して、デジタルオーディオ信号のデジタル振幅値を制御するものである。前記ΔΣ変調器およびPWM/PDM発生器は、前記オーディオ信号処理回路の出力端子から供給される前記デジタルオーディオ信号に応答して、PWM/PDMデジタルオーディオ信号を生成することを特徴とするものである。具体的な実施の形態では、前記デジタル増幅器に含まれた前記ハイサイド出力デバイスと前記ローサイド出力デバイスとは、前記半導体集積回路に集積化されたMOSトランジスタであることを特徴とするものである。2本発明の別の観点の代表的な実施の形態は、ハイサイド出力デバイスとローサイド出力デバイスとドライバとを含むデジタル増幅器と、正の動作電圧が供給されることによって、前記デジタル増幅器に供給される正の電源電圧と負の電源電圧を生成するチャージポンプユニットを具備する半導体集積回路の動作方法である。前記デジタル増幅器の前記ドライバは、前記正の電源電圧と前記負の電源電圧とによって動作するものであり、前記ドライバの第1出力端子と第2出力端子とは前記ハイサイド出力デバイスの制御入力端子と前記ローサイド出力デバイスの制御入力端子とにそれぞれ接続されて、前記ハイサイド出力デバイスの出力電流経路は前記正の電源電圧と前記デジタル増幅器の出力端子との間に接続され、前記ローサイド出力デバイスの出力電流経路は前記デジタル増幅器の前記出力端子と前記負の電源電圧との間に接続される。前記デジタル増幅器の前記出力端子は、インダクターと容量を含むローパスフィルタと接続可能とされる。前記チャージポンプユニットは、スイッチング制御される第1スイッチ乃至第5スイッチと、第1容量乃至第4容量とを含む。前記正の動作電圧が前記第1スイッチを介して前記第1容量の一端に供給可能とされ、接地電位が前記第2スイッチを介して前記第2容量の一端に供給可能とされ、前記第1容量の他端と前記第2容量の他端とは第1共通接続点に接続される。前記第1容量の前記一端は前記第3スイッチを介して前記第3容量の一端と接続され、前記第2容量の前記一端は前記第4スイッチを介して前記第4容量の一端と接続され、前記第3容量の他端と前記第4容量の他端の第2共通接続点は前記接地電位に接続され、前記第1共通接続点は前記第5スイッチを介して前記第2共通接続点と接続される。前記第3容量の前記一端からは前記正の電源電圧が生成可能とされ、前記第4容量の前記一端からは前記負の電源電圧が生成可能とされる。前記チャージポンプユニットは、前記第3容量の前記一端と前記第1共通接続点との間に接続された第6スイッチを更に含む。前記インダクターとオン状態の前記ハイサイド出力デバイスあるいは前記ローサイド出力デバイスとを介して前記ローパスフィルタの前記容量と前記正の電源電圧あるいは前記負の電源電圧との間に流れる回生電流を、前記チャージポンプユニットの前記第6スイッチをオン状態に制御することによって、前記第2容量によって吸収することを特徴とするものである。前記実施の形態によれば、ローパスフィルタのインダクターの回生電流に起因するデジタル増幅器の電源雑音を低減することができる。2.実施の形態の詳細次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。[実施の形態1]《デジタル増幅器を内蔵する半導体集積回路の構成》図1は、本発明の実施の形態1によるデジタル増幅器を内蔵する半導体集積回路100の構成を示す図である。図1に示すように、半導体集積回路100は半導体チップに集積化されたデジタル信号処理ユニット10と電子ボリュームユニット20とデジタルアンプ30とチャージポンプユニット50とを含んでいる。デジタル信号処理ユニット10は、図1では図示されていないデジタル信号供給部から伝達されるPCMデジタルオーディオ信号のデジタル信号処理を実行する機能を有するものである。尚、PCMは、パルスコード変調の略称である。従って、デジタル信号処理ユニット10には、PCMデジタルオーディオ信号11が供給される。《デジタル信号処理ユニット》更に、図1に示してデジタル信号処理ユニット10は、オーバーサンプリングフィルタ12と、デジタル電子ボリューム13Aを内蔵したオーディオ信号処理回路13と、ΔΣ変調器およびPWM発生器14と、デジタルインターフェースユニット15を含んでいる。デジタルインターフェースユニット15は、半導体集積回路100が搭載されるポータブル用途のオーディオ機器のマイクロコンピュータ等からのデジタル制御信号をオーディオ信号処理回路13と電子ボリュームユニット20とに供給する機能を有する。オーディオ信号処理回路13はデジタルインターフェースユニット15から供給されるデジタル制御信号に応答して、オーバーサンプリングフィルタ12から供給されるPCMデジタルオーディオ信号を信号処理する機能を有する。特に、オーディオ信号処理回路13の内部のデジタル電子ボリューム13Aは第1デジタルボリューム制御信号に応答して、PCMデジタルオーディオ信号のデジタル振幅値を制御することによってボリューム制御を実行する。このようにして、オーディオ信号処理回路13の出力端子から、デジタルオーディオ信号Aが生成される。ΔΣ変調器およびPWM発生器14は、オーディオ信号処理回路13の出力端子から供給されるデジタルオーディオ信号Aに応答して、PWMデジタルオーディオ信号Bを生成する。《電子ボリュームユニット》電子ボリュームユニット20は、ボリューム制御信号発生回路21と、レベルシフト回路24と、PWM振幅制御型電子ボリューム22と、デジタルアンプゲイン制御回路23を含んでいる。ボリューム制御信号発生回路21はデジタルインターフェースユニット15から供給されるデジタル制御信号D1に応答して、PWM振幅制御型電子ボリューム22に供給されるPWM振幅制御デジタル信号Cと、デジタルアンプゲイン制御回路23に供給されるゲイン制御デジタル信号Fとを生成する。レベルシフト回路24は、チャージポンプユニット50から生成される正の電源電圧Vccと負の電源電圧-Vccによって動作して、ΔΣ変調器およびPWM発生器14から供給される接地電位GNDと正の電源電圧Vccとの間で変化する正電圧が中心のPWMデジタルオーディオ信号Bのアナログ振幅を、接地電位GNDが中心に負の電源電圧-Vccと正の電源電圧Vccとの間で変化するPWMデジタルオーディオ信号に変換する。PWM振幅制御型電子ボリューム22は、チャージポンプユニット50から生成される正の電源電圧Vccと負の電源電圧-Vccとによって動作して、レベルシフト回路24から供給される接地電位GNDが中心の負の電源電圧-Vccと正の電源電圧Vccとの間で変化するデジタルオーディオ信号のアナログ振幅を、ボリューム制御信号発生回路21から供給されるPWM振幅制御デジタル信号Cに応答して制御する。また、PWM振幅制御デジタル信号Cに応答するPWM振幅制御型電子ボリューム22によるPWMデジタルオーディオ信号のアナログ振幅制御のタイミングは、以下に説明されるゲイン制御デジタル信号Fに応答するデジタルアンプゲイン制御回路23によるPWMデジタルオーディオ増幅信号Eの電圧振幅制御のタイミングよりも時間的に先行される。このタイミング調整は、ボリューム制御信号発生回路21からPWM振幅制御型電子ボリューム22へのPWM振幅制御デジタル信号Cの供給のタイミングを先行させる一方、ボリューム制御信号発生回路21からデジタルアンプゲイン制御回路23へのゲイン制御デジタル信号Fの供給のタイミングを遅延することによって実現可能となる。デジタルアンプゲイン制御回路23は、PWM振幅制御型電子ボリューム22から供給されるPWMデジタルオーディオ信号を処理するために、可変減衰器232を含んでいる。可変減衰器232は、直列接続された複数の抵抗R1、R2...RN-1、RNと、直列接続された複数のスイッチSW1、SW2...SWN-1、SWNを含み、各抵抗と各スイッチとは並列接続されている。この可変減衰器232の複数のスイッチSW1、SW2...SWN-1、SWNの各オンオフの状態は、ボリューム制御信号発生回路21から供給されるゲイン制御デジタル信号Fによって制御される。可変減衰器232の複数のスイッチSW1、SW2...SWN-1、SWNを全てオン状態に制御することによって、可変減衰器232の抵抗値が最小とされるので、負帰還抵抗RFBの両端に発生するデジタルアンプ30のPWMデジタルオーディオ増幅信号Eの電圧振幅は最大に制御される。尚、可変減衰器232は抵抗値の相違する複数の抵抗を並列接続して、並列接続の複数の抵抗に複数のスイッチを直列接続して、使用する抵抗をスイッチで選択することも可能である。《デジタルアンプ》デジタルアンプ30は、チャージポンプユニット50からの正の電源電圧Vccと負の電源電圧-Vccとによって動作して、デジタルアンプゲイン制御回路23から供給されるPWMデジタルオーディオ信号を増幅する。このデジタルアンプ30は、ハイサイド出力デバイス31のPチャンネルMOSトランジスタと、ローサイド出力デバイス32のNチャンネルMOSトランジスタと、ゲートドライバ33と、差動増幅器34と、閉ループ特性設定回路35とを含んでいる。デジタルアンプ30の電圧ゲインは、デジタルアンプゲイン制御回路23の可変減衰器232の可変抵抗値RATTと負帰還抵抗RFBの比-RFB/RATTによって決定される。差動増幅器34の反転入力端子と非反転入力端子とはデジタルアンプゲイン制御回路23の出力端子と接地電位GNDにそれぞれ接続され、差動増幅器34の出力端子はゲートドライバ33の入力端子に接続されて、ゲートドライバ33の第1出力端子と第2出力端子とはそれぞれハイサイド出力デバイス31のゲート端子とローサイド出力デバイス32のゲート端子と接続されている。また、差動増幅器34の非反転入力端子と出力端子との間には、閉ループ特性設定回路35が接続されている。ハイサイド出力デバイス31のソース端子とローサイド出力デバイス32のソース端子とはそれぞれ正の電源電圧Vccと負の電源電圧-Vccと接続され、ハイサイド出力デバイス31のドレイン端子とローサイド出力デバイス32のドレイン端子とは共通にローパスフィルタLPFの入力端子に接続される。またハイサイド出力デバイス31のドレイン端子とローサイド出力デバイス32のドレイン端子との共通接続点と差動増幅器34の反転入力端子との間には、負帰還抵抗RFBが接続されている。デジタルアンプ30の出力の高周波のPWMキャリア周波数を抑圧するためローパスフィルタLPFは、インダクター36と容量37とを含んでいる。インダクター36の一端はハイサイド出力デバイス31のドレイン端子とローサイド出力デバイス32のドレイン端子との共通接続点と接続され、インダクター36の他端は容量37の一端とヘッドフォンやスピーカー等の負荷40の一端とに接続され、容量37の他端と負荷40の他端とは接地電位GNDに接続される。このように、ヘッドフォンやスピーカー等の負荷40は、OCL方式でデジタルアンプ30のハイサイド出力デバイス31とローサイド出力デバイス32とによってローパスフィルタLPFを介して直流的に駆動されることが可能となる。従って、出力コンデンサを使用した場合よりも、OCL方式の採用によって数10Hz以下の低周波数領域のオーディオ再生特性の改善が可能となる。尚、デジタルアンプ30のローパスフィルタLPFのインダクター36と容量37は、半導体集積回路100の外部部品としてポータブル用途のオーディオ機器の配線基板に実装されている。更にデジタルアンプ30の正の電源電圧Vccと負の電源電圧-Vccとの間には、電源パンピィング等の電源雑音を低減するための外部部品容量60が接続されている。《チャージポンプユニット》チャージポンプユニット50は、ポータブル用途のオーディオ機器のバッテリーの正の動作電圧Vopが供給されることによって、正の電源電圧Vccと負の電源電圧-Vccを生成する正負電源電圧生成器として動作する。チャージポンプユニット50は、スイッチング制御される6個のスイッチSW1~SW6と、4個の容量C1~C4とを含んでいる。第1スイッチSW1の一端と第2スイッチSW2の一端にそれぞれ正の動作電圧Vopと接地電位GNDとが供給され、第1スイッチSW1の他端は第1容量C1の一端と第3スイッチSW3の一端とに接続され、第2スイッチSW2の他端は第2容量C2の一端と第4スイッチSW4の一端とに接続され、第1容量C1の他端と第2容量C2の他端との共通接続点は第5スイッチSW5の一端と第6スイッチSW6の一端とに接続されている。第3スイッチSW3の他端と第6スイッチSW6の他端と第3容量C3の一端との共通接続点からは正の電源電圧Vccが生成され、第3容量C3の他端と第4容量C4の他端の共通接続点は接地電位GNDに接続され、第4スイッチSW4の他端と第4容量C4の一端との共通接続点からは負の電源電圧-Vccが生成される。チャージポンプユニット50から生成される正の電源電圧Vccはデジタル信号処理ユニット10と電子ボリュームユニット20とデジタルアンプ30とに供給される一方、チャージポンプユニット50から生成される負の電源電圧-Vccは電子ボリュームユニット20とデジタルアンプ30とに供給される。尚、特に限定されるものではないが、第1容量C1と第2容量C2と第3容量C3と第4容量C4との各容量は半導体集積回路100の外部容量とされる一方、第1スイッチSW1と第2スイッチSW2と第3スイッチWS3と第4スイッチSW4と第5スイッチSW5と第6スイッチSW6の各スイッチは半導体集積回路100の内部で構成されるスイッチとされている。《チャージポンプユニットの入力側容量の充電サイクル》図2は、図1に示した本発明の実施の形態1によるデジタル増幅器を内蔵する半導体集積回路100に含まれるチャージポンプユニット50の入力側の第1容量C1と第2容量C2との充電サイクルの動作を説明する図である。図2に示すように、この入力側容量の充電サイクルでは、図2に示されていないチャージポンプ駆動クロック信号に応答して、第1スイッチSW1と第2スイッチSW2と第6スイッチSW6とはオン状態に制御され、第3スイッチSW3と第4スイッチSW4と第5スイッチSW5とはオフ状態に制御される。従って、チャージポンプユニット50の入力側の第1容量C1と第2容量C2とは、正の動作電圧Vopと接地電位GNDとの間の電圧によって充電される。入力側の第1容量C1の容量値と第2容量C2の容量値とが等しく設定されているので、例えば、正の動作電圧Vopの電圧が1.8Vすると、第1容量C1の両端間には0.9Vの充電電圧が供給され、第2容量C2の両端間にも0.9Vの充電電圧が供給されように動作する。更に、この期間には、第6スイッチSW6もオン状態に制御されているので、第2容量C2の電荷の一部が、第3容量C3に移動する。尚、特に限定されるものではないが、例えば、チャージポンプユニット50の駆動クロックはデューティ固定の384kHzのクロック周波数に設定される一方、デジタルアンプ30のPWM出力信号は768kHzの周波数のキャリアが変調されたものである。また、特に限定されるものではないが、チャージポンプユニット50に供給されるチャージポンプ駆動クロック信号は、ゲートドライバ33の第1出力端子の第1駆動出力信号と第2出力端子の第2駆動出力信号とのいずれか一方か両者とされることが可能となる。この場合には、チャージポンプ駆動クロック信号に応答して、チャージポンプユニット50が入力側容量の充電サイクルに制御される期間では、デジタルアンプ30のハイサイド出力デバイス31がオンとされる。《チャージポンプユニットの出力側容量の充電サイクル》図3は、図1に示した本発明の実施の形態1によるデジタル増幅器を内蔵する半導体集積回路100に含まれるチャージポンプユニット50の出力側の第3容量C3と第4容量C4との充電サイクルの動作を説明する図である。図3に示すように、この出力側容量の充電サイクルでは、図2に示されていないチャージポンプ駆動クロック信号に応答して、第1スイッチSW1と第2スイッチSW2と第6スイッチSW6とはオフ状態に制御され、第3スイッチSW3と第4スイッチSW4と第5スイッチSW5とはオン状態に制御される。従って、第3スイッチSW3と第5スイッチSW5とを介して入力側の第1容量C1の両端間の充電電圧が出力側の第3容量C3の両端間に供給され、第4スイッチSW4と第5スイッチSW5とを介して入力側の第2容量C2の両端間の充電電圧が出力側の第4容量C4の両端間に供給される。第3容量C3の他端と第4容量C4の他端の共通接続点は接地電位GNDに接続されているので、第3スイッチSW3の他端と第6スイッチSW6の他端と第3容量C3の一端との共通接続点からは略0.9Vの正の電源電圧Vccが生成され、第4スイッチSW4の他端と第4容量C4の一端との共通接続点からは略-0.9Vの負の電源電圧-Vccが生成される。尚、特に限定されるものではないが、例えば、チャージポンプユニット50の駆動クロックはデューティ固定の384kHzのクロック周波数に設定される一方、デジタルアンプ30のPWM出力信号は768kHzの周波数のキャリアが変調されたものである。更に、デジタルアンプ30のローパスフィルタLPFのインダクター36の回生電流に起因するデジタル増幅器の電源変動は、チャージポンプユニット50の出力側容量C3、C4の充電サイクルで吸収される。また、特に限定されるものではないが、チャージポンプユニット50に供給されるチャージポンプ駆動クロック信号は、ゲートドライバ33の第1出力端子の第1駆動出力信号と第2出力端子の第2駆動出力信号とのいずれか一方か両者とされることが可能となる。この場合には、チャージポンプ駆動クロック信号に応答して、チャージポンプユニット50が出力側容量の充電サイクルに制御される期間では、デジタルアンプ30のローサイド出力デバイス32がオンとされる。《チャージポンプユニットとデジタルアンプとローパスフィルタの動作》図4は、図1に示した本発明の実施の形態1によるデジタル増幅器を内蔵する半導体集積回路100に含まれるチャージポンプユニット50とデジタルアンプ30とローパスフィルタLPFの動作を説明する図である。また更に図4は、チャージポンプユニット50の入力側容量の充電サイクルの期間に、ローパスフィルタLPFの容量37の一端とスピーカー負荷40の一端とからインダクター36とハイサイド出力デバイス31を介して正の電源電圧Vccへ向かって流れる回生電流に起因する正の電源電圧の変動がチャージポンプユニット50によって吸収される様子を示す図でもある。図4の説明を行う前に、回生電流が流れる理由を、以下に説明する。図5は、図1に示した本発明の実施の形態1によるデジタル増幅器を内蔵する半導体集積回路100に含まれるデジタルアンプ30のハイサイド出力デバイス31のドレイン端子とローサイド出力デバイス32のドレイン端子との共通接続点であるデジタルアンプ30の出力端子におけるPWMデジタルオーディオ増幅出力信号Voutと、ローパスフィルタLPFの出力端子におけるアナログオーディオ増幅出力信号Vspの波形を示す図である。図5に示したように、ハイサイド出力デバイス31がオン状態の期間ではPWMデジタルオーディオ増幅出力信号Voutはハイレベルの正の電源電圧Vccの電圧レベルに設定される一方、ローサイド出力デバイス32がオン状態の期間にPWMデジタルオーディオ増幅出力信号Voutはローレベルの負の電源電圧-Vccの電圧レベルに設定される。更に図5に示したように、ハイサイド出力デバイス31のオン状態の期間がローサイド出力デバイス32のオン状態の期間よりも長時間である場合には、ローパスフィルタLPFの出力端子におけるアナログオーディオ増幅出力信号Vspの電圧レベルはハイレベルの正の電源電圧Vccに近い電圧レベル設定される。逆にハイサイド出力デバイス31のオン状態の期間がローサイド出力デバイス32のオン状態の期間よりも短時間の場合には、ローパスフィルタLPFの出力端子におけるアナログオーディオ増幅出力信号Vspの電圧レベルはローレベルの負の電源電圧-Vccに近い電圧レベル設定される。従って、図5に示したように、ハイサイド出力デバイス31のオン状態の期間がローサイド出力デバイス32のオン状態の期間よりも短時間の場合には、アナログオーディオ増幅出力信号Vspの電圧レベルは、接地電圧GNDよりも低い負電圧となる。アナログオーディオ増幅出力信号Vspの電圧レベルが接地電圧GNDよりも低い負電圧の期間で長時間オン状態とされるローサイド出力デバイス32がオン状態の期間においては、図4の実線L1に示すようにローパスフィルタLPFの容量37の一端とスピーカー負荷40の一端とからインダクター37とオン状態のローサイド出力デバイス32を介して負の電源電圧-Vccへ向かって通電電流が流れる。しかし、アナログオーディオ増幅出力信号Vspの電圧レベルが接地電圧GNDより低い負電圧の期間でも、ハイサイド出力デバイス31が短時間オン状態とされる。従って、ハイサイド出力デバイス31の短時間のオン期間に、図4の破線L2に示すように上述の通電電流の方向と同一方向で同一電流値の回生電流がローパスフィルタLPFの容量37の一端とスピーカー負荷40の一端とからインダクター37とオン状態のハイサイド出力デバイス31を介して正の電源電圧Vccへ向かって流れるものとなる。その結果、回生電流の正の電源電圧Vccへの流入により、正の電源電圧Vccが変動するものとなる。これが、デジタルアンプ30出力LPFのインダクター37に蓄積されたエネルギーの電源への流入に起因する電源パンピングの発生メカニズムと推測される。しかしながら、図1に示す本発明の実施の形態1によるデジタル増幅器を内蔵する半導体集積回路100によれば、図4に示したようにチャージポンプ駆動クロック信号に応答して、チャージポンプユニット50は入力側容量の充電サイクル期間に制御される。すなわち、第1スイッチSW1と第2スイッチSW2と第6スイッチSW6はオン状態に制御され、第3スイッチSW3と第4スイッチSW4と第5スイッチSW5とはオフ状態に制御される。従って、図4に示すように、回生電流はオン状態の第6スイッチSW6を介してチャージポンプユニット50の入力側の第2容量C2に流入することで正の電源電圧Vccの変動の抑圧が可能となる。尚、この期間には、チャージポンプユニット50の入力側の第1容量C1と第2容量C2とは、図4の実線L0に示すように、正の動作電圧Vopと接地電位GNDの間の電圧によって充電される。しかし、この時には、回生電流が第1容量C1と第2容量C2に流入するので、チャージポンプユニット50の入力側の第1容量C1と第2容量C2の充電のために正の動作電圧Vopを供給するポータブル用途のオーディオ機器のバッテリーの消耗が低減されることが可能となる。尚、特に限定するものではないが、ローパスフィルタLPFを構成するインダクター36と容量37とは、半導体集積回路100の外部に接続される外部部品によって構成されている。以上説明したように、図1に示す本発明の実施の形態1によるデジタル増幅器を内蔵する半導体集積回路100を使用することによって、ローパスフィルタLPFのインダクター36の回生電流に起因する正の電源電圧Vccの変動の抑圧が可能となった。また、同様のメカニズムによって、以下に述べるようにアナログオーディオ増幅出力信号Vspの電圧レベルが接地電圧GNDより高い正電圧となった場合に発生する負の電源電圧-Vccの変動の抑圧も可能となる。その結果、デジタルアンプ30の正の電源電圧Vccと負の電源電圧-Vccの間に接続された電源パンピィング等の電源雑音を低減するための外部部品容量60の容量値を従来の470μFの大容量の容量から10μFと小さな容量にでき、ポータブル用途のオーディオ機器の配線基板のコストと実装面積を低減することが可能となったものである。《チャージポンプユニットとデジタルアンプとローパスフィルタのその他の動作》次に、チャージポンプユニットの動作周波数とデジタル増幅器の動作周波数が異なり、デジタルアンプ30の出力のデューティのローレベル期間がハイレベル期間より長い状態が長期間継続した場合を考える。図8は、デジタルアンプ30の出力のデューティのローレベル期間がハイレベル期間より長い状態が長期間継続した場合での図1に示した本発明の実施の形態1によるデジタル増幅器を内蔵する半導体集積回路100に含まれるチャージポンプユニット50とデジタルアンプ30とローパスフィルタLPFの動作を説明する図である。この場合には図8に示す実線L1が負荷電流となり、破線L2が回生電流となるが、チャージポンプユニット50が放電状態の場合にも回生電流が破線L2のように流れる。しかし、回生電流による電荷が第1容量C1と第3容量C3に蓄積され、次の充電状態の時には第6スイッチSW6をオン状態に制御することにより第3容量C3に蓄積された電荷は第2容量C2に供給されて、正の電源電圧Vccの変動の抑圧が可能となり、正の動作電圧Vopを供給するポータブル用途のオーディオ機器のバッテリーの消耗の軽減が可能となる。次に、チャージポンプユニットの動作周波数とデジタル増幅器の動作周波数が異なり、デジタル増幅器の出力のデューティのハイレベル期間がローレベル期間より長い状態が長期間継続した場合を考える。図9は、デジタルアンプ30の出力のデューティのハイレベル期間がローレベル期間より長い状態が長期間継続した場合での図1に示した本発明の実施の形態1によるデジタル増幅器を内蔵する半導体集積回路100に含まれるチャージポンプユニット50とデジタルアンプ30とローパスフィルタLPFの動作を説明する図である。この場合には図9に示す実線L3が負荷電流となり、破線L4が回生電流となって回生電流は負電源電圧-Vccより供給されて、チャージポンプユニットが放電状態の時にも回生電流が破線L4のように流れる。しかし、回生電流による電荷が第2容量C2と第4容量C4とに蓄積され、次の充電状態の時には第6スイッチSW6をオン状態に制御することにより第4容量C4に蓄積された電荷は第2容量C2に供給されて、負の電源電圧-Vccの変動の抑圧が可能となり、正の動作電圧Vopを供給するポータブル用途のオーディオ機器のバッテリーの消耗の軽減が可能となる。上記の動作によりチャージポンプユニットの動作周波数50とデジタルアンプ30の動作周波数が異なり、音声信号の周波数がいかなる場合においても回生電流による正の電源電圧Vccと負の電源電圧-Vccとのいずれかのバンピングを低減することが可能となる。《電子ボリュームユニットの動作》図6は、図1に示す本発明の実施の形態1によるデジタル増幅器を内蔵する半導体集積回路100の電子ボリュームユニット20内部のPWM振幅制御型電子ボリューム22によるPWMデジタルオーディオ信号Bのアナログ振幅制御とデジタルアンプゲイン制御回路23によるPWMデジタルオーディオ増幅信号Eの振幅制御の様子を示す図である。図6に示すよう電子ボリュームユニット20は、ボリューム制御信号発生回路21と、PWM振幅制御型電子ボリューム22と、デジタルアンプゲイン制御回路23と、レベルシフト回路24とを含んでいる。ボリューム制御信号発生回路21はデジタルインターフェースユニット15から供給されるデジタル制御信号D1に応答して、PWM振幅制御型電子ボリューム22に供給されるPWM振幅制御デジタル信号Cと、デジタルアンプゲイン制御回路23に供給されるゲイン制御デジタル信号Fとを生成する。PWM振幅制御型電子ボリューム22は、チャージポンプユニット50から生成される正の電源電圧Vccと負の電源電圧-Vccとによって動作して、ΔΣ変調器およびPWM発生器14からレベルシフト回路24を介して供給されるPWMデジタルオーディオ信号Bのアナログ振幅を、ボリューム制御信号発生回路21から供給されるPWM振幅制御デジタル信号Cに応答して制御する。従って、図6に示したように、PWM振幅制御型電子ボリューム22の出力端子から得られるPWMデジタルオーディオ出力信号D2のアナログ振幅は、負の電源電圧-Vccと正の電源電圧Vccの間で調整可能とされたものである。一方、デジタルアンプゲイン制御回路23は、PWM振幅制御型電子ボリューム22から供給されるPWMデジタルオーディオ出力信号D2を処理するために、可変減衰器232を含んでいる。この可変減衰器232は、直列接続の複数の抵抗R1、R2...RN-1、RNと、直列接続の複数のスイッチSW1、SW2...SWN-1、SWNを含んでいる。この可変減衰器232の複数のスイッチSW1、SW2...SWN-1、SWNの各オンオフの状態は、ボリューム制御信号発生回路21から供給されるゲイン制御デジタル信号Fによって制御される。例えば、可変減衰器232の複数のスイッチSW1、SW2...SWN-1、SWNを全てオフ状態に制御すると、可変減衰器232の抵抗値が最大とされるので、負帰還抵抗RFBの両端に発生するデジタルアンプ30のPWMデジタルオーディオ増幅信号Eの電圧振幅は最小に制御される。上述したように、PWM振幅制御デジタル信号Cに応答するPWM振幅制御型電子ボリューム22によるPWMデジタルオーディオ信号Bのアナログ振幅制御のタイミングは、ゲイン制御デジタル信号Fに応答するデジタルアンプゲイン制御回路23によるPWMデジタルオーディオ増幅信号Eの電圧振幅制御のタイミングよりも時間的に先行される。その結果、ボリューム調整のためのデジタル制御信号の変化に応答してオーディオ信号が急激に変化することに起因するポップノイズを低減することが可能となる。図7は、図1に示す本発明の実施の形態1によるデジタル増幅器を内蔵する半導体集積回路100の電子ボリュームユニット20を使用することによってポップ音が低減される様子を示す図である。図7の上部には、ゲイン変更の前後のデジタル信号処理ユニット10のΔΣ変調器およびPWM発生器14から生成されるPWMデジタルオーディオ信号Bの波形が示されている。図7の中央には、図1に示す電子ボリュームユニット20においてPWM振幅制御型電子ボリューム22を使用せずにデジタルアンプゲイン制御回路23のみを使用した場合のデジタルアンプ30のPWMデジタルオーディオ増幅信号Eの波形が示されている。図7の下部には、図1に示す電子ボリュームユニット20においてPWM振幅制御型電子ボリューム22とデジタルアンプゲイン制御回路23の両者を使用してPWM振幅制御デジタル信号Cに応答するPWM振幅制御型電子ボリューム22によるアナログ振幅制御のタイミングを、ゲイン制御デジタル信号Fに応答するデジタルアンプゲイン制御回路23による電圧振幅制御のタイミングよりも時間的に先行した場合のデジタルアンプ30のPWMデジタルオーディオ増幅信号Eの波形が示されている。図7の中央に示す場合には、ゲイン制御デジタル信号Fに応答するゲイン変更よりも先行したPWM振幅制御デジタル信号Cに応答する電子ボリュームの変更が存在しないので、ゲイン制御デジタル信号Fの変化に応答してPWMデジタルオーディオ増幅信号Eの急激な変化に起因するポップ音が発生するものである。それに対して、図1に示す本発明の実施の形態1によるデジタル増幅器を内蔵する半導体集積回路100の電子ボリュームユニット20を使用した図7の下部に示した場合には、ゲイン制御デジタル信号Fに応答するゲイン変更よりも先行したPWM振幅制御デジタル信号Cに応答する電子ボリュームの変更による振幅の縮小が存在するので、ゲイン制御デジタル信号Fの変化に応答するPWMデジタルオーディオ増幅信号Eの急激な変化に起因するポップ音が低減されるものである。以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、デジタルアンプ30の正の電源電圧Vccと負の電源電圧-Vccとの間には、電源パンピィング等の電源雑音を低減するための単一の外部部品容量60を接続するのではなく、正の電源電圧Vccと接地電位GNDとの間に第1容量を接続して接地電位GNDと負の電源電圧-Vccとの間に第2容量を接続することも可能である。更に、図1に示したデジタル信号処理ユニット10のΔΣ変調器およびPWM発生器14は、ΔΣ変調器およびPDM発生器に置換されることが可能であり、また電子ボリュームユニット20のPWM振幅制御型電子ボリューム22は、PDM振幅制御型電子ボリュームに置換されることが可能である。また更に、デジタルアンプ30のハイサイド出力デバイス31とローサイド出力デバイス32はそれぞれ、PチャンネルMOSトランジスタとNチャンネルMOSトランジスタとに限定されるものではなく、PNPバイポーラトランジスタとNPNバイポーラトランジスタに置換することが可能である。更にデジタルアンプ30の出力の高周波のPWMキャリア周波数を抑圧するためローパスフィルタLPFのインダクター36と容量37とは、半導体集積回路100の半導体チップを内蔵する封止樹脂パッケージの内部に内蔵したシステムインパッケージの形態とすることも可能である。