階調電圧を受信してパネルを駆動するためのデータ信号を発生させ、前記パネルのm個のデータラインに対応するm個のメインバッファを持つ第1バッファ部と、n個のサブバッファを持つ第2バッファ部とを含むバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第1スイッチ部と、前記データラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージシェアリング動作時に前記複数のスイッチがターンオンされる第2スイッチ部と、を備えるディスプレイ駆動回路但し、nは1以上、m未満の整数。前記m個のメインバッファ及びn個のサブバッファそれぞれは、前記データ信号を発生させる出力ドライバと、第1制御信号に応答して該当バッファを選択的にイネーブルさせるイネーブル制御部と、を備えることを特徴とする請求項1に記載のディスプレイ駆動回路。前記チャージシェアリングの動作時、前記m個のメインバッファ及びn個のサブバッファはディセーブルされることを特徴とする請求項2に記載のディスプレイ駆動回路。前記第1及び第2スイッチ部の第1連結状態によって、前記m個のメインバッファからのデータ信号が第1データラインに提供され、前記第1及び第2スイッチ部の第2連結状態によって、前記n個のサブバッファからのデータ信号が前記第1データラインに提供される請求項1に記載のディスプレイ駆動回路。前記第1バッファ部のm個のメインバッファは、前記m個のデータラインに対応して平行に配され、前記第2バッファ部は、前記第1バッファ部の第1側に配されることを特徴とする請求項1に記載のディスプレイ駆動回路。前記第1スイッチ部の連結状態によって、第k階調電圧はこれに対応するk番目のメインバッファの入力として提供されるか、または前記k番目のメインバッファから前記第1側に位置するサブバッファ及びメインバッファのうちいずれか一つの入力として提供されることを特徴とする請求項5に記載のディスプレイ駆動回路但し、kは1以上、m以下の整数。前記第2スイッチ部は、前記データラインを電気的に連結するための少なくとも一つの追加スイッチをさらに備え、前記データ信号を前記データラインに出力する間に前記追加スイッチがターンオフされ、前記チャージシェアリング動作中に前記追加スイッチがターンオンされることを特徴とする請求項1に記載のディスプレイ駆動回路。m個のデータラインに対応してmn個のバッファを備え、階調電圧を受信してパネルを駆動するためのデータ信号を発生させるバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第1スイッチ部と、前記パネルのデータラインに出力される前記データ信号の伝達経路を制御する第2スイッチ部と、を備え、第1及び第2スイッチ部は、第1連結状態時に前記mn個のバッファのうち第1グループのm個のバッファを出力し、第2連結状態時に前記mn個のバッファのうち第2グループのm個のバッファを出力するディスプレイ駆動回路但し、nは1以上、m未満の整数。前記第2スイッチ部は、前記データ信号の伝達経路を制御する複数の第1スイッチを備え、チャージシェアリング動作時に前記第1スイッチがいずれもターンオンされることを特徴とする請求項8に記載のディスプレイ駆動回路。前記第2スイッチ部は、前記データラインを電気的に連結するための第2スイッチをさらに備え、前記データ信号を前記データラインに出力する間に前記第2スイッチがターンオフされて、前記チャージシェアリング動作中に前記第2スイッチがターンオンされることを特徴とする請求項9に記載のディスプレイ駆動回路。前記mn個のバッファのうち少なくとも一つは、前記データ信号を発生させる出力ドライバと、第1制御信号に応答して該当バッファを選択的にイネーブルするイネーブル制御部と、を備えることを特徴とする請求項9に記載のディスプレイ駆動回路。前記チャージシェアリング動作時、前記イネーブル制御部は該当バッファをディセーブルさせることを特徴とする請求項11に記載のディスプレイ駆動回路。前記パネルの奇数番目のゲートライン駆動時に前記第1グループのm個のバッファが選択され、前記パネルの偶数番目のゲートライン駆動時に前記第2グループのm個のバッファが選択されることを特徴とする請求項8に記載のディスプレイ駆動回路。パネルのデータラインを駆動するソースドライバにおいて、階調電圧を受信してデータ信号を出力し、前記パネルのm個のデータラインに対応するm個のメインバッファを持つ第1バッファ部と、n個のサブバッファを持つ第2バッファ部とを含むバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第1スイッチ部と、前記m個のデータラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージシェアリング動作時に前記複数のスイッチがターンオンされる第2スイッチ部と、を備えるソースドライバ但し、nは1以上、m未満の整数。前記m個のメインバッファ及びn個のサブバッファそれぞれは、前記データ信号を発生させる出力ドライバと、第1制御信号に応答して該当バッファを選択的にイネーブルするイネーブル制御部と、を備えることを特徴とする請求項14に記載のソースドライバ。前記チャージシェアリング動作時、前記m個のメインバッファ及びn個のサブバッファはディセーブルされることを特徴とする請求項15に記載のソースドライバ。前記第1バッファ部のm個のメインバッファは、前記m個のデータラインに対応して平行に配され、前記第2バッファ部は、前記第1バッファ部の第1側に配されることを特徴とする請求項14に記載のソースドライバ。前記第1スイッチ部の連結状態によって、第k階調電圧はこれに対応するk番目のメインバッファの入力として提供されるか、または前記k番目のメインバッファから前記第1側に位置するサブバッファ及びメインバッファのうちいずれか一つの入力として提供されることを特徴とする請求項17に記載のソースドライバ但し、kは1以上、m以下の整数。第1及び第2スイッチ部の第1連結状態時、前記m個のメインバッファ及びn個のサブバッファから選択された第1グループのm個のバッファの出力が前記m個のデータラインに出力され、第1及び第2スイッチ部の第2連結状態時、前記m個のメインバッファ及びn個のサブバッファから選択された第2グループのm個のバッファの出力が前記m個のデータラインに出力される請求項14に記載のソースドライバ但し、nは1以上、m未満の整数。前記第2スイッチ部は、前記データラインを電気的に連結するための少なくとも一つの追加スイッチをさらに備え、前記データ信号を前記データラインに出力する間に前記追加スイッチがターンオフされ、前記チャージシェアリング動作中に前記追加スイッチがターンオンされることを特徴とする請求項14に記載のソースドライバ。映像をディスプレイするパネルと、前記パネルを駆動し、前記パネルのデータラインを駆動するソースドライバを含む駆動回路と、を備え、前記ソースドライバは、階調電圧を受信してデータ信号を出力し、前記パネルのm個のデータラインに対応するm個のメインバッファを持つ第1バッファ部と、n個のサブバッファを持つ第2バッファ部とを備えるバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第1スイッチ部と、前記データラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージシェアリング動作時に前記複数のスイッチがターンオンされる第2スイッチ部と、を備えるディスプレイ装置但し、nは1以上、m未満の整数。パネルを駆動するためのディスプレイ駆動回路の動作方法において、前記ディスプレイ駆動回路は、m個のデータラインに対応するm個のメインバッファを持つ第1バッファ部とn個のサブバッファを持つ第2バッファ部を備え、前記第1及び第2バッファ部を利用してデータ信号を発生させる段階と、第1スイッチ部のスイッチを選択的にスイッチングすることで、前記第1及び第2バッファ部に出力される階調電圧の伝達経路を制御する段階と、第2スイッチ部のスイッチを選択的にスイッチングすることで、前記m個のデータラインに出力される前記データ信号の伝達経路を制御する段階と、チャージシェアリング動作を行うために、前記第2スイッチ部のスイッチを利用して前記m個のデータラインを互いに電気的に連結する段階と、を含むディスプレイ駆動回路の動作方法但し、nは1以上、m未満の整数。本発明は、スイッチ数の増加によってコストが上昇し、かつダイ面積が増大する問題を改善したディスプレイ駆動回路、これを含むディスプレイ装置及びディスプレイ駆動回路の動作方法を提供することを目的とする。前記目的を達成するために、本発明の一実施形態によるディスプレイ駆動回路は、階調電圧を受信してパネルを駆動するためのデータ信号を発生させ、前記パネルのm個のデータラインに対応するm個のメインバッファを持つ第1バッファ部と、n個のサブバッファを持つ第2バッファ部とを含むバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第1スイッチ部と、前記データラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージシェアリング動作時に前記複数のスイッチがターンオンされる第2スイッチ部と、を備える但し、nは1以上、m未満の整数。本発明の他の実施形態によるディスプレイ駆動回路は、m個のデータラインに対応してmn個のバッファを備え、階調電圧を受信してパネルを駆動するためのデータ信号を発生させるバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第1スイッチ部と、前記パネルのデータラインに出力される前記データ信号の伝達経路を制御する第2スイッチ部と、を備え、第1及び第2スイッチ部は、第1連結状態時に前記mn個のバッファのうち第1グループのm個のバッファを出力し、第2連結状態時に前記mn個のバッファのうち第2グループのm個のバッファを出力する但し、nは1以上、m未満の整数。本発明のさらに他の実施形態によるソースドライバは、パネルのデータラインを駆動するソースドライバにおいて、階調電圧を受信してデータ信号を出力し、前記パネルのm個のデータラインに対応するm個のメインバッファを持つ第1バッファ部と、n個のサブバッファを持つ第2バッファ部とを含むバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第1スイッチ部と、前記m個のデータラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージシェアリング動作時に前記複数のスイッチがターンオンされる第2スイッチ部と、を備える但し、nは1以上、m未満の整数。本発明のさらに他の実施形態によるディスプレイ装置は、映像をディスプレイするパネルと、前記パネルを駆動し、前記パネルのデータラインを駆動するソースドライバを含む駆動回路と、を備え、前記ソースドライバは、階調電圧を受信してデータ信号を出力し、前記パネルのm個のデータラインに対応するm個のメインバッファを持つ第1バッファ部と、n個のサブバッファを持つ第2バッファ部とを備えるバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第1スイッチ部と、前記データラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージシェアリング動作時に前記複数のスイッチがターンオンされる第2スイッチ部と、を備える但し、nは1以上、m未満の整数。本発明のさらに他の実施形態によるディスプレイ駆動回路の動作方法は、パネルを駆動するためのディスプレイ駆動回路の動作方法において、前記ディスプレイ駆動回路は、m個のデータラインに対応するm個のメインバッファを持つ第1バッファ部とn個のサブバッファを持つ第2バッファ部を備え、前記第1及び第2バッファ部を利用してデータ信号を発生させる段階と、第1スイッチ部のスイッチを選択的にスイッチングすることで、前記第1及び第2バッファ部に出力される階調電圧の伝達経路を制御する段階と、第2スイッチ部のスイッチを選択的にスイッチングすることで、前記m個のデータラインに出力される前記データ信号の伝達経路を制御する段階と、チャージシェアリング動作を行うために、前記第2スイッチ部のスイッチを利用して前記m個のデータラインを互いに電気的に連結させる段階と、を含む但し、nは1以上、m未満の整数。本発明のディスプレイ駆動回路、これを含むディスプレイ装置及びディスプレイ駆動回路の動作方法によれば、チャージシェアリング動作が適用された極性反転駆動を行うことで消費電力を低減させて視認性を向上させると同時に、ディスプレイ駆動回路内に備えられるスイッチ数を低減させることでコストダウン及びダイ面積の縮小を達成する効果がある。本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面、及び図面に記載された内容を参照せねばならない。以下、添付した図面を参照して本発明の望ましい実施形態を説明することで、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。図1は、本発明の一実施形態によるディスプレイ装置の構成を示すブロック図である。図1に示したように、前記ディスプレイ装置1000は、画像を表示するパネル1100と、パネル1100を駆動するための駆動回路とを備える。前記駆動回路は、パネルのデータラインDL1~DLmを駆動するソースドライバ1200、パネルのゲートラインGL1~GLnを駆動するゲートドライバ1300、前記ドライバを制御するための各種タイミング信号CONT1、CONT2やデータRGBDATAを発生させるタイミングコントローラ1400、及びディスプレイ駆動に必要な各種電圧VON、VOFF、AVDD、VCOMを発生させる電圧生成部1500を備えることができる。ディスプレイ装置1000は、各種平板ディスプレイ装置のうちいずれか一つが適用される。例えば、平板ディスプレイ装置は、液晶表示装置LiquidCrystalDisplay:LCD、有機ELEelectroLuminance表示装置、PDPPlasmaDisplayPanel装置などを含むことができ、本発明の実施形態によるディスプレイ装置1000は、これら装置のうちいずれか一つが適用される。説明の便宜上、以下では本発明を説明するに当って液晶表示装置を例として説明する。パネル1100は、複数のゲートラインGL1~GLnと、ゲートラインと交差する方向に配される複数のデータラインDL1~DLmと、ゲートライン及びデータラインが交差する領域に配列されたピクセルPXと、を含む。ディスプレイ装置1000が薄膜トランジスタThinFilmTransistor、TFT液晶ディスプレイ装置である場合、各ピクセルは、ゲートラインとデータラインとにゲート電極及びソース電極がそれぞれ連結されるTFTと、TFTのドレイン電極に連結される液晶キャパシタ及びストレージキャパシタを備える以上、図示せず。このようなピクセル構造では、ゲートラインが選択されれば、選択されたゲートラインに連結されたピクセルのTFTがターンオンされ、次いで、ソースドライバ1200により各データラインにピクセル情報を含むデータ信号が印加される。データ信号は、該当ピクセルのTFTを経て液晶キャパシタとストレージキャパシタとに印加され、液晶及びストレージキャパシタが駆動されることでディスプレイ動作が行われる。一方、タイミングコントローラ1400は、外部装置から入力される外部データIDATA、水平同期信号H_SYNC、垂直同期信号V_SYNC、クロック信号MCLK及びデータイネーブル信号DEを入力される。タイミングコントローラ1400は、ソースドライバ1200とのインターフェース仕様に合うようにフォーマットを変換したピクセルデータRGBDATAを生成し、これをソースドライバ1200に出力する。また、タイミングコントローラ1400は、ソースドライバ1200及びゲートドライバ1300のタイミングを制御するための各種制御信号を発生させ、少なくとも一つの第1制御信号CONT1をソースドライバ1200に出力し、少なくとも一つの第2制御信号CONT2をゲートドライバ1300に出力する。また、電圧生成部1500は、外部から電源電圧VDDを入力され、ディスプレイ装置1000の動作に必要な多様な電圧を生成する。例えば、ゲートオン電圧VON、ゲートオフ電圧VOFFを発生させてゲートドライバ1300に出力し、アナログ電源電圧AVDD、共通電圧VCOMを発生させてソースドライバ1200に出力する。図2は、図1のソースドライバの構成の一例を示すブロック図である。図1及び図2を参照して前記ソースドライバの構成及び動作を説明すれば、次の通りである。図2に示したように、ソースドライバ1200は、ラッチ部1210、デコーダ部1220、第1スイッチ部1230、バッファ部1240及び第2スイッチ部1250を備える。また、ソースドライバ1200は、第1及び第2スイッチ部1230、1250のスイッチング動作を制御するための各種スイッチング制御信号を発生させるスイッチング制御部1260をさらに備えることができる。ソースドライバ1200は、m個のデータラインDL1~DLmに対応してm個のチャネルを備えることができ、パネル1100を駆動するためのデータ信号Y1~Ymを、m個のチャネルを通じて出力する。前記データ信号Y1~Ymは、パネル1100の一つのゲートラインのピクセルを駆動するために提供される信号であり、n個のゲートラインGL1~GLnそれぞれに対してデータ信号Y1~Ymを出力することで、一つのフレームがパネル1100に表示される。ラッチ部1210は、パネル1100を駆動するためのピクセルデータD1~Dmを受信し、これをラッチする。前記ピクセルデータD1~Dmは、図1のタイミングコントローラ1400から提供されるピクセルデータRGBDATAでありうる。ラッチ部1210は、ピクセルデータD1~Dmを受信してこれを保存し、保存されたピクセルデータD1~Dmを並列にデコーダ部1220に出力する。デコーダ部1220は、デジタル信号に該当する前記ピクセルデータD1~Dmをアナログ電圧にデコーディングする。デコーダ部1220は、ソースドライバ1200のチャネル数に該当するデコーダ図示せずを備え、それぞれのデコーダには該当ピクセルデータと複数の階調電圧VG[1:a]とが提供される。それぞれのデコーダはピクセルデータをデコーディングし、デコーディング結果によって複数の階調電圧VG[1:a]のうちいずれか一つの階調電圧を選択して出力する。例えば、それぞれのピクセルデータがkビットからなり、複数の階調電圧VG[1:a]が2k個の階調電圧を含む場合、それぞれのデコーダはkビットからなるデータをデコーディングして、いずれか一つの階調電圧を選択して出力する。ソースドライバ1200は、複数の階調電圧VG[1:a]を発生させるための階調電圧発生部図示せずを備えることができる。階調電圧発生部図示せずから発生した電圧を基準階調電圧VG[1:a]と称し、デコーダ部1220によってm個のチャネルそれぞれに対応して選択された電圧を階調電圧V1~Vmと称する。デコーダ部1220から出力される階調電圧V1~Vmは、第1スイッチ部1230、バッファ部1240を経て第2スイッチ部1250に提供され、第2スイッチ部1250の出力は、データ信号Y1~Ymとしてパネル1100のデータラインDL1~DLmに提供される。第1スイッチ部1230は、複数のスイッチ図示せずを備え、前記スイッチのスイッチング動作に基づいてバッファ部1240に提供される階調電圧V1~Vmの伝達経路を制御する。本発明の実施形態によれば、前記バッファ部1240は、m個のデータラインDL1~DLmに対応してm個のメインバッファを備える第1バッファ部図示せずと、さらに配される少なくとも一つのサブバッファを備える第2バッファ部図示せずと、を備える。第2バッファ部図示せずがn個のサブバッファを備える場合、第1スイッチ部1230はm個の階調電圧V1~Vmを受信し、スイッチング動作に基づいて前記階調電圧V1~Vmをmn個のバッファのうちm個のバッファにそれぞれ提供できる。バッファ部1240は階調電圧V1~Vmを受信し、これをバッファリングしてパネル1100を駆動するためのデータ信号Y1~Ymを発生させる。バッファ部1240は複数のバッファを備え、前述したように、m個のメインバッファを備える第1バッファ部図示せずと、一つ以上のサブバッファを備える第2バッファ部図示せずとを備える。バッファ部1240から出力されるデータ信号Y1~Ymは、第2スイッチ部1250に並列して提供され、第2スイッチ部1250は、スイッチング動作に基づいてデータラインDL1~DLmに提供されるデータ信号Y1~Ymの伝達経路を制御する。すなわち、第2スイッチ部1250は、mn個のバッファとm個のデータラインDL1~DLmとの間のデータ信号Y1~Ymの伝達経路を制御する。スイッチング制御部1260は、外部例えば図1のタイミングコントローラーからの信号に応答して、前述したような各種スイッチング動作を制御するための制御信号を発生させる。スイッチング制御部1260で発生した制御信号は、第1及び第2スイッチ部1230、1250及びバッファ部1240に提供される。例えば、スイッチング制御部1260は、極性制御信号POL及びクロック信号CLK1を受信し、前記受信された極性制御信号POL及びクロック信号CLK1を利用して、各種スイッチング制御信号Ctrl_ININB、Ctrl_OUTOUTB、Ctrl_CSCSBを発生させる。極性制御信号POLは、パネルの極性駆動に係る周期を持つ信号であり、例えば、前記極性制御信号POLは一つのスキャン単位に対応する周期を持つか、またはそれ以上のスキャン単位に対応する周期を持つ。または前記極性制御信号POLは、一つのフレーム単位に対応する周期を持つことができる。液晶ディスプレイ装置の場合、液晶の特性劣化防止のために極性反転方式でパネルを駆動でき、これにより、極性反転方式を適用するために前記バッファ部1240は、正の極性を持つ信号を発生させるバッファポジティブバッファと、負の極性を持つ信号を発生させるバッファネガティブバッファとを備える。m個のメインバッファのうち一部は、階調電圧を受信して正の極性を持つデータ信号を発生させるポジティブバッファであり、他の一部のメインバッファは、負の極性を持つデータ信号を発生させるネガティブバッファである。また、n個のサブバッファは、互いに同じ極性を持つデータ信号を発生させるバッファであり、または互いに異なる極性を持つデータ信号を発生させるバッファでもありうる。図3A及び図3Bは、ドット反転方式によってパネルを駆動する一例を示す図面である。図3Aは、ピクセル単位で極性を反転させる一般的なドット反転方式であって、いずれか一つのゲートラインに配されたm個のピクセルが一つのピクセル毎にと-とのデータ信号で交互に駆動される。例えば、最初のゲートラインのピクセルを駆動するために、奇数番目のデータラインに正の極性を持つデータ信号が提供され、偶数番目のデータラインに負の極性を持つデータ信号が提供される。また、二番目のゲートラインのピクセルを駆動するために、奇数番目のデータラインに負の極性を持つデータ信号が提供され、偶数番目のデータラインに正の極性を持つデータ信号が提供される。一方、図3Bは、H2ドット反転方式でパネルを駆動する例を示す。前記のような方式の場合、図3Bに示したように、いずれか一つのゲートラインに配されたm個のピクセルが、2つのピクセル毎にと-とのデータ信号で交互に駆動される。例えば、最初のゲートラインのピクセルを参照すれば、第1及び第2データラインには正の極性を持つデータ信号が提供され、第3及び第4データラインには負の極性を持つデータ信号が提供される。また、H2ドット反転方式の場合、図3Bに示したように、2つのスキャン単位別に各チャネルの極性が変動する。または、H2ドット反転方式でパネルを駆動するに当っても、それぞれのスキャン単位別に各チャネルの極性を変動させて駆動してもよい。本発明の実施形態によるディスプレイ装置1000またはソースドライバ1200は、前記図3A及び図3Bに示したように、パネル1100を極性駆動でき、それ以外にもその他の多様な方式によってパネル1100を極性駆動できる。前記のような極性反転方式を適用するために、第1バッファ部図示せずは、m/2個のポジティブバッファとm/2個のネガティブバッファとを備える。また、第1バッファ部図示せずのバッファは、ポジティブバッファとネガティブバッファとが互いに交互に配される。データラインDL1~DLmに提供される信号の極性を変動するために、第1スイッチ部1210は、いずれか一つの階調電圧をポジティブバッファの入力として提供されるようにスイッチングするか、またはネガティブバッファの入力として提供されるようにスイッチングする。一方、図3A及び図3Bに示したような極性反転方式を適用する場合、それぞれのデータラインを通じて伝送されるデータ信号の極性が毎スキャン周期別または2つのスキャン周期別に変動する。例えば、第1ゲートラインGL1の選択時に第1データラインDL1に正の極性のデータ信号が提供された場合、第2ゲートラインGL2の選択時には第1データラインDL1に負の極性のデータ信号が提供される。この場合、第2ゲートラインGL2のピクセルを実際駆動する前に、正または負の電荷で充電されたデータラインDL1~DLmを、外部からの別途の駆動なしに共通電圧VCOM近くのレベルに到達させるために、チャージシェアリング動作を行える。チャージシェアリング動作時、ソースドライバ1200のあらゆる出力端をフローティングさせ、追加のスイッチ図示せずを通じてデータラインDL1~DLmをいずれも連結させることで、データラインDL1~DLmそれぞれに充電された電荷が互いに共有される。ディスプレイ装置1000が大面積化、高解像度化を持続的に追求しており、また動画の画質向上及び3D映像をサポートすることなどを目的としてフレーム周波数を増加させているので、各種ドライバから出力される信号は高いスルーレートslewrateを持つ必要がある。例えば、ソースドライバ1200は、それぞれのチャネルを通じてデータ信号Y1~Ymを出力するが、前記データ信号Y1~Ymのスルーレートを増大させるために、ソースドライバ1200の出力端のスイッチの抵抗値を低減させねばならない。しかし、スイッチの抵抗値を低減させれば、スイッチのサイズが増大するので、ソースドライバ1200やこれを備えるディスプレイ駆動回路のダイサイズを縮少するのに制約がある。特に、ソースドライバ1200内で、実際階調電圧V1~Vmやデータ信号Y1~Ymをスイッチングするためのスイッチ以外に、チャージシェアリング動作を行うための複数のスイッチをさらに備えねばならないが、このようなスイッチ数の増加は、ソースドライバ1200やこれを備えるディスプレイ駆動回路のダイサイズを増大させるようになる。図4は、図1のソースドライバの一具現例を詳細に示すブロック図である。図4に示したソースドライバは、液晶パネルの劣化を防止するために極性反転方式によってパネルを駆動し、また極性反転駆動及びチャージシェアリング動作のために必要なスイッチの数を低減させて、チャネルを通じて出力される信号の特性を向上させると共に、ダイ縮少を図る。図4のソースドライバの詳細な動作を説明すれば、次の通りである。図4に示したように、ソースドライバ1200の第1スイッチ部1230は、m個の階調電圧V1~Vmに対応してm個のスイッチブロックSWI1~SWImを備え、スイッチブロックSWI1~SWImそれぞれは、一つ以上のスイッチを備える。また、バッファ部1240は、第1バッファ部1241と第2バッファ部1242とを備え、第1バッファ部1241は、m個の階調電圧V1~Vmに対応してm個のメインバッファを備える。前記m個のメインバッファは、正の極性を持つデータ信号を発生させるバッファポジティブバッファと、負の極性を持つデータ信号を発生させるバッファネガティブバッファとが交互に配される。また、第2バッファ部1242は一つ以上のサブバッファを備え、図4では、一つのサブバッファが第2バッファ部1242に備えられる例が図示される。一方、第2スイッチ部1250は、m個のデータ信号Y1~Ymに対応してm個のスイッチブロックSWO1~SWOmを備え、スイッチブロックSWO1~SWOmそれぞれは一つ以上のスイッチを備える。第2スイッチ部1250は、バッファ部1240からデータ信号Y1~Ymを受信し、前記受信されたデータ信号Y1~YmをデータラインDL1~DLmを通じてパネル1100に提供する。ソースドライバ1200のm個のチャネルに対応してm個のメインバッファが平行に配される時、左側方向に該当する位置を第1側と称し、右側方向に該当する位置を第2側と称する。また、前記m個のメインバッファに対応して配される第1スイッチ部1230のm個のスイッチブロックSWI1~SWImを、第1ないし第mスイッチブロックと称することができ、第2スイッチ部1250のm個のスイッチブロックSWO1~SWOmを、第m1ないし第2mスイッチブロックと称することができる。第2バッファ部1242は、第1バッファ部1241の第1及び第2側のうちいずれか一つに配され、例えば、図4に示したように、第2バッファ部1242は、正の極性を持つデータ信号を発生させる第1メインバッファに隣接して配される。また、第2バッファ部1242は、隣接して配される第1メインバッファと異なる極性を持つデータ信号例えば、負の極性を持つデータ信号を発生させるサブバッファを備える。第1スイッチ部1230のスイッチブロックSWI1~SWImは階調電圧V1~Vmを受信し、受信された階調電圧V1~Vmをバッファ部1240に出力する。ドット反転方式によってパネルを駆動する場合、スイッチブロックSWI1~SWImそれぞれは、該当階調電圧をポジティブバッファとネガティブバッファとに交互に出力する。例えば、第1スイッチブロックSWI1は、奇数番目のゲートラインの選択時に該当階調電圧V1をポジティブバッファに提供し、偶数番目のゲートラインの選択時に該当階調電圧V1をネガティブバッファに提供する。これにより、第1及び第2スイッチ部1230、1250は、スキャン単位別に第1連結状態または第2連結状態になるようにスイッチングが制御される。図4の連結構造を参照すれば、ゲートラインのピクセルを第1極性タイプで駆動するために、m1個からなる全体バッファのうち第1グループのm個のバッファが選択される。また、ゲートラインのピクセルを第2極性タイプで駆動するために、m1個からなる全体バッファのうち第2グループのm個のバッファが選択される。例えば、第1ゲートラインの選択時に第1スイッチ部1230は第1連結状態となり、階調電圧V1~Vmがそれぞれ第1グループのバッファ例えば、m個のメインバッファに提供される。この場合、奇数番目の階調電圧V1、V3、...Vm-1はそれぞれポジティブバッファに提供され、偶数番目の階調電圧V2、V4、...Vmはそれぞれネガティブバッファに提供される。次いで、第2ゲートラインの選択時に第1スイッチ部1230は第2連結状態となり、階調電圧V1~Vmがそれぞれ第2グループのバッファ例えば、サブバッファ1242及び第1ないしm-1メインバッファSWI1~SWIm-1に提供される。この場合、奇数番目の階調電圧V1、V3、...Vm-1はそれぞれネガティブバッファに提供され、偶数番目の階調電圧V2、V4、...Vmはそれぞれポジティブバッファに提供される。第1ゲートラインの選択時に第2スイッチ部1250も第1連結状態となる。第2スイッチ部1250の第1連結状態時、m個のメインバッファSWI1~SWImからのデータ信号Y1~Ymが、第2スイッチ部1250を通じてデータラインDL1~DLmに提供される。これにより、奇数番目のデータ信号Y1、Y3、...Ym-1は、正の極性を持って奇数番目のデータラインDL1、DL3、...DLm-1に提供される。一方、偶数番目のデータ信号Y2、Y4、...Ymは、負の極性を持って偶数番目のデータラインDL2、DL4、...DLmに提供される。また、第2ゲートラインの選択時に第2スイッチ部1250は第2連結状態となり、サブバッファ1242及び第1ないしm-1メインバッファSWI1~SWIm-1からのデータ信号Y1~Ymが、データラインDL1~DLmに提供される。この場合、奇数番目のデータ信号Y1、Y3、...Ym-1は、負の極性を持って奇数番目のデータラインDL1、DL3、...DLm-1に提供される。一方、偶数番目のデータ信号Y2、Y4、...Ymは、正の極性を持って偶数番目のデータラインDL2、DL4、...DLmに提供される。前記のような駆動方式によって、一つのフレームに該当するn個のゲートラインのピクセルに対する駆動が行われる。また、以後のフレームでは以前のフレームと互いに逆の極性でパネルを駆動できる。例えば、以前のフレームで第1ゲートラインは、奇数番目のデータ信号Y1、Y3、...Ym-1は正の極性を持ち、偶数番目のデータ信号Y2、Y4、...Ymは負の極性を持つように駆動されたならば、以後のフレームで第1ゲートラインは、奇数番目のデータ信号Y1、Y3、...Ym-1は負の極性を持ち、偶数番目のデータ信号Y2、Y4、...Ymは正の極性を持つように駆動される。図4に示した第1及び第2スイッチ部1230、1240の連結特性を参照すれば、一つのポジティブバッファと一つのネガティブバッファとが互いに対をなし、それぞれのバッファ対が2つのデータラインを独立的に駆動するものではなく、いずれか一つのチャネルに対応するバッファと、前記バッファから第1側に位置するバッファとによって前記チャネルのデータラインを駆動させる。このために、第1バッファ部1241の第1側に一つ以上のサブバッファを備える第2バッファ部1242をさらに配し、前記メインバッファとサブバッファとを利用したデータ信号Y1~Ymの伝達経路を形成する。第1スイッチ部1230は、第1連結状態時に階調電圧V1~Vmそれぞれを、これに対応する第1ないし第mメインバッファにそれぞれ提供する。また、第1スイッチ部1230は、第2連結状態時に階調電圧V1~Vmそれぞれを、第1側方向に位置するメインバッファまたはサブバッファに提供する。例えば、第1階調電圧V1は、第1スイッチ部1230の第1連結状態によって第1メインバッファポジティブバッファの入力として提供され、第1スイッチ部1230の第2連結状態によって、第1メインバッファから第1側に位置するサブバッファネガティブバッファの入力として提供される。また第3階調電圧V3は、第1スイッチ部1230の第1連結状態によって第3メインバッファポジティブバッファの入力として提供され、第1スイッチ部1230の第2連結状態によって、前記第3メインバッファから第1側に位置する一つ以上のバッファネガティブバッファのうちいずれか一つの入力として提供される。図4には、第3階調電圧V3が、前記第3メインバッファから第1側に隣接した第2メインバッファネガティブバッファの入力として提供される例が図示される。これを一般化すれば、第1及び第2スイッチ部1230、1250の第1連結状態によって、k番目の階調電圧kは、1以上m以下の整数は、これに対応するk番目のメインバッファの入力として提供される。また、第1及び第2スイッチ部1230、1250の第2連結状態によって、k番目の階調電圧は、サブバッファ及び第1ないし第k-1メインバッファのうちいずれか一つのバッファの入力として提供される。また前記のような連結構造を、バッファを基準として説明すれば、k番目のメインバッファは、これに対応するk番目のデータラインにデータ信号を伝達するか、または第2側に位置するいずれか一つのデータライン例えば、第k1ないし第mデータラインのうちいずれか一つのデータラインにデータ信号を伝達する。このような連結構造は一方向連結特性を持つものであって、第1スイッチ部1230は、第1側方向への一方向連結構造によりバッファ部1240に連結され、バッファ部1240は、第2側方向への一方向連結構造により第2スイッチ部1250に連結される。図5A及び図5Bは、図4のソースドライバの第1及び第2スイッチ部の具体的な動作を示すブロック図である。図5Aは、第1及び第2スイッチ部の第1連結状態を示し、図5Bは、第1及び第2スイッチ部の第2連結状態を示す。図1及び図5A及び図5Bを参照して本発明のソースドライバの動作を説明すれば、次の通りである。第1及び第2スイッチ部1230、1250の連結状態はスキャン単位で変更される。例えば、第1ゲートラインGL1の選択時に第1及び第2スイッチ部1230、1250は第1連結状態となり、第2ゲートラインGL2選択時に第1及び第2スイッチ部1230、1250は第2連結状態となる。第1連結状態時、第1スイッチ部1230の第1ないし第mスイッチブロックSWI1~SWImは、階調電圧V1~Vmそれぞれを第1ないし第mメインバッファ1241_1~1241_mにそれぞれ出力する。また、第2スイッチ部1250の第m1ないし第2mスイッチブロックSWO1~SWOmは、第1ないし第mメインバッファ1241_1~1241_mからデータ信号Y1~Ymをそれぞれ受信し、受信されたデータ信号Y1~YmをそれぞれのデータラインDL1~DLmに出力する。これにより、奇数番目のデータ信号Y1、Y3、...は正の極性を持ち、偶数番目のデータ信号Y2、Y4、...は負の極性を持つ。一方、第1及び第2スイッチ部1230、1250の第2連結状態時、第1スイッチ部1230の第1ないし第mスイッチブロックSWI1~SWImは、階調電圧V1~Vmそれぞれをサブバッファ1242と第1ないし第m-1メインバッファ1241_1~1241_m-1とにそれぞれ出力する。例えば、第1スイッチブロックSWI1は第1階調電圧V1をサブバッファ1242に出力し、第2スイッチブロックSWI2は第2階調電圧V2を第1メインバッファ1241_1に出力する。第2スイッチ部1250の第m1ないし第2mスイッチブロックSWO1~SWOmそれぞれは、サブバッファ1242と第1ないし第m-1メインバッファ1241_1~1241_m-1との出力にそれぞれ連結される。サブバッファ1242から出力されるデータ信号Y1は第m1スイッチブロックSWO1を通じて第1データラインDL1に提供され、第1ないし第m-1メインバッファ1241_1~1241_m-1から出力されるデータ信号Y2~Ymは、第m2ないし第2mスイッチブロックSWO2~SWOmを通じて第2ないし第mデータラインDL2~DLmにそれぞれ提供される。これにより、奇数番目のデータ信号Y1、Y3、...は負の極性を持ち、偶数番目のデータ信号Y2、Y4、...は正の極性を持つ。図6A及び図6Bは、図4の第1及び第2スイッチ部を具現する一例を示す回路図であり、図7は、チャージシェアリング動作による第2スイッチ部の連結状態を示す回路図であり、図8は、バッファ部に備えられるバッファの一実施形態を示す回路図である。また図9は、図6A及び図6B及び図7に示したソースドライバの動作タイミングを示すためのタイミング図である。前記図6A及び図6Bないし図8に示した構成を図9の波形図を参照して説明すれば、次の通りである。図6Aは、第1及び第2スイッチ部の第1連結状態を示し、図6Bは、第1及び第2スイッチ部の第2連結状態を示す。第1スイッチ部1230のそれぞれのスイッチブロックは一つ以上のスイッチを備える。例えば、図6A及び図6Bに示したように、それぞれのスイッチブロックは2つのスイッチを備える。第1スイッチブロックSWI1は、第1スイッチSWI1_1と第2スイッチSWI1_2とを備える。また、これと同一に、第2ないし第mスイッチブロックSWI2~SWImそれぞれは、第1スイッチSWI2_1、SWI3_1、...と第2スイッチSWI2_2、SWI3_2、...とを備える。スイッチブロックSWI1~SWImそれぞれの第1スイッチSWI1_1~SWIm_1は、第1制御信号Ctrl_INに応答してスイッチングされ、第2スイッチSWI1_2~SWIm_2は、反転第1制御信号Ctrl_INBに応答してスイッチングされる。一方、第2スイッチ部1250のそれぞれのスイッチブロックも一つ以上のスイッチを備える。例えば、第m1スイッチブロックSWO1は、第1スイッチSWO1_1と第2スイッチSWO1_2とを備え、第1スイッチSWO1_1は第1メインバッファ1241_1の出力に連結され、第2スイッチSWO1_2はサブバッファ1242の出力に連結される。これと類似して、第m2スイッチブロックSWO2の第1スイッチSWO2_1は第2メインバッファ1241_2の出力に連結され、第2スイッチSWO2_2は第1メインバッファ1241_1の出力に連結される。第2スイッチ部1250のスイッチブロックSWO1~SWOmそれぞれの第1スイッチSWIO_1~SWOm_1は、第2制御信号Ctrl_OUTに応答してスイッチングされ、第2スイッチSWIO_2~SWOm_2は、反転第2制御信号Ctrl_OUTBに応答してスイッチングされる。図9に示したような各種制御信号がソースドライバに提供され、例えば、図1のタイミングコントローラ1400から各種制御信号CONT1がソースドライバ1200に提供される。前記各種制御信号CONT1は、図9に示した極性制御信号POL及び制御信号Ctrl_IN、Ctrl_INB、Ctrl_OUT、Ctrl_OUTB、Ctrl_CS、Ctrl_CSBを含む。極性制御信号POLはスキャン単位で反転された値を持ち、極性制御信号POLに基づいてクロック信号CLK1が生成され、クロック信号CLK1を利用して前記制御信号Ctrl_IN、Ctrl_INB、Ctrl_OUT、Ctrl_OUTB、Ctrl_CS、Ctrl_CSBが生成できる。第1スイッチ部1230の第1連結状態時、第1制御信号Ctrl_INは第1レベル例えば、ロジックハイとなり、反転第1制御信号Ctrl_INBは第2レベル例えば、ロジックローとなる。これにより、第1スイッチ部1230のスイッチブロックSWI1~SWImそれぞれの第1スイッチSWI1_1~SWIm_1がターンオンされ、第2スイッチSWI1_2~SWIm_2はターンオフされる。スイッチブロックSWI1~SWImそれぞれの出力は、第1ないし第mメインバッファ1241_1~1241_mの入力としてそれぞれ提供される。また第2スイッチ部1250の第1連結状態時、第2制御信号Ctrl_OUTは第1レベルとなり、反転第2制御信号Ctrl_OUTBは第2レベルとなる。これにより、第2スイッチ部1250のスイッチブロックSWO1~SWOmそれぞれの第1スイッチSWIO_1~SWOm_1がターンオンされ、第2スイッチSWO1_2~SWOm_2はターンオフされる。これにより、m個のメインバッファ1241_1~1241_mの出力は、データ信号Y1~YmとしてデータラインDL1~DLmに提供される。一方、第1スイッチ部1230の第2連結状態時、第1制御信号Ctrl_INは第2レベルとなり、反転第1制御信号Ctrl_INBは第1レベルとなる。前記第1制御信号Ctrl_IN及び反転第1制御信号Ctrl_INBに応答して、第1スイッチ部1230のスイッチブロックSWI1~SWImそれぞれの第1スイッチSWI1_1~SWIm_1がターンオフされ、第2スイッチSWI1_2~SWIm_2はターンオンされる。これにより、階調電圧V1~Vmが前記第1スイッチ部1230を通じて、サブバッファ1242及び第1ないし第m-1メインバッファ1241_1~1241_m-1の入力としてそれぞれ提供される。また、第2スイッチ部1250の第2連結状態時、第2制御信号OUTは第2レベルとなり、反転第2制御信号Ctrl_OUTBは第1レベルとなる。第2スイッチ部1250のスイッチブロックSWO1~SWOmそれぞれの第1スイッチSWO1_1~SWOm_1はターンオフされ、第2スイッチSWO1_2~SWOm_2がターンオンされる。これにより、サブバッファ1242及び第1ないし第m-1メインバッファ1241_1~1241_m-1の出力が、データ信号Y1~YmとしてデータラインDL1~DLmに提供される。一方、選択されたゲートラインの駆動後に次のゲートラインを駆動する前にデータラインDL1~DLmを共通電圧VCOM近くのレベルにするためのチャージシェアリング動作が行われる。図9に示したように、前記チャージシェアリング動作中に第2制御信号Ctrl_OUT及び反転第2制御信号Ctrl_OUTBはいずれも第1レベルである。これにより、図7に示したように、第2スイッチ部1250は第3連結状態となり、前記第3連結状態時に第2スイッチ部1250に備えられるあらゆるスイッチがターンオンされる。チャージシェアリング動作中にデータラインDL1~DLmがいずれも電気的に連結され、互いに連結されたデータラインDL1~DLmそれぞれに保存された電荷が互いに共有される。すなわち、正の電荷が保存されたデータラインと負の電荷が保存されたデータラインとの電荷が互いに共有されるので、チャージシェアリング動作後にデータラインDL1~DLmそれぞれは共通電圧VCOM近くのレベルとなる。第2スイッチ部1250が一方向連結構造のスイッチを備えるので、前記スイッチをいずれもターンオンさせることで、あらゆるデータラインDL1~DLmを電気的に連結させうる。これにより、前記チャージシェアリング動作のための別途のスイッチをさらに備えることなくチャージシェアリングを行える。一方、データラインDL1~DLmのチャージシェアリング動作のために、チャージシェアリング動作区間中にデータラインDL1~DLmをフローティング状態に維持する必要がある。チャージシェアリング動作時、データラインDL1~DLmにバッファ部1240の出力が伝えられることを遮断するために、本発明の実施形態によるソースドライバ1200のバッファ部1240に備えられるバッファそれぞれは、出力を制御する手段をその内部に備える。図8は、バッファの一実施形態を示す回路図である。説明の便宜上、いずれか一つのバッファ例えば、第1メインバッファの具現例が図8に示されたが、バッファ部1240に備えられる他のメインバッファやサブバッファも、図8に示した回路と同一に具現される。バッファ1241_1は階調電圧V1、V1Bを受信し、これをバッファリングしてデータ信号Y1を発生させる。バッファ1241_1の入力信号として差動信号が受信される構成と、前記受信された差動信号に応答して単一出力信号Y1を発生させる構成が例示されており、内部入力PU、PDは、バッファ1241_1内で前記階調電圧V1、V1Bを処理した結果信号でありうる。バッファ1241_1は、出力ドライバ1243とイネーブル制御部1244、1245とを備える。出力ドライバ1243は、プールアップ用PMOSトランジスタとプルダウン用NMOSトランジスタとを備え、前記イネーブル制御部1244、1245は、それぞれ出力ドライバ1243のPMOSトランジスタとNMOSトランジスタとの動作を制御できる。出力ドライバ1243は前記内部入力PU、PDを受信し、これによる出力信号としてデータ信号Y1を発生させる。イネーブル制御部1244、1245は、イネーブル制御信号Ctrl_CSB、Ctrl_CSに応答して出力ドライバ1243の動作を制御する。図9に示したように、チャージシェアリング区間時にバッファ部をディセーブルさせるためのイネーブル制御信号Ctrl_CS、Ctrl_CSBが活性化され、前述したように、前記イネーブル制御信号Ctrl_CS、Ctrl_CSBが活性化される区間中に、前記第2制御信号Ctrl_OUT及び反転第2制御信号Ctrl_OUTBはいずれもロジックハイ値である。バッファ1241_1がイネーブルされる場合、内部入力PU、PDが出力ドライバ1243に備えられるトランジスタに提供され、バッファ1241_1は、前記内部入力PU、PDに応答してデータ信号Y1を出力する。一方、前記イネーブル制御信号Ctrl_CS、Ctrl_CSBによってバッファ1241_1がディスエーブルされる場合、内部入力PU、PDが出力ドライバ1243に提供されることが遮断され、また出力ドライバ1243のトランジスタのゲート端に所定の電圧が印加されるようにすることで、前記トランジスタをターンオフさせる。これにより、バッファ1241_1の出力端はフローティング状態になる。図8ではアナログ方式のバッファ1241_1が図示され、バッファ1241_1のイネーブル/ディスエーブルを制御するために、イネーブル制御部1244、1245がアナログスイッチを備える例が図示されたが、本発明の実施形態はこれに限定されるものではない。例えば、バッファ1241_1がデジタル方式のバッファで具現され、またバッファ1241_1のイネーブル/ディスエーブルを制御するために、イネーブル制御部1244、1245がデジタル制御信号に応答してそのスイッチングが制御されるデジタルスイッチを備えてもよい。一方、データラインDL1~DLmの極性と関連して、図9に示した第1及び第2データ信号Y1、Y2を参照までに説明すれば、次の通りである。第1及び第2データ信号Y1、Y2は、それぞれ第1及び第2データラインDL1、DL2を通じて伝えられる。第1ゲートラインの選択時、正の極性を持つ第1データ信号Y1が第1データラインDL1に提供され、負の極性を持つ第2データ信号Y2が第2データラインDL2に提供される。次いで、チャージシェアリング動作により、第1及び第2データラインDL1、DL2は共通電圧VCOM近くのレベルを持つ。第2ゲートラインの選択時、負の極性を持つ第1データ信号Y1が第1データラインDL1に提供され、正の極性を持つ第2データ信号Y2が第2データラインDL2に提供される。前記のような動作は、パネルの全体ゲートラインに対して反復的に行われる。図10A及び図10Bは、バッファの他の具現例を示すブロック図及び回路図である。図10Aは、バッファ部1240のバッファのイネーブル/ディスエーブルがバイアス電圧VB[1:a]により制御される例を示し、図10Bは、図10Aのいずれか一つのバッファを回路的に具現する例を示す。説明の便宜上、図10Aには、第1及び第2メインバッファ1241_1、1241_2のみ示し、図10Bには、第1メインバッファ1241_1の具現例を示した。図10Aに示したように、バッファ部1240に備えられるそれぞれのバッファは、バイアス電圧生成部1270からのバイアス電圧VB[1:b]によりイネーブル/ディスエーブルが制御される。バッファ部1240の正常動作時、バッファ部1240のそれぞれのバッファは、バイアス電圧VB[1:b]によりバイアスされて正常動作する。一方、チャージシェアリング動作時、バッファ部1240のそれぞれのバッファは、バイアス電圧VB[1:b]によりディスエーブルされてその出力が遮断される。チャージシェアリング動作時にバイアス電圧VB[1:b]を利用してバッファ部1240をディセーブルさせるために、前記バイアス電圧生成部1270は、イネーブル制御信号Ctrl_CS、Ctrl_CSBに応答してバイアス電圧VB[1:b]を生成できる。また、前記バイアス電圧生成部1270はソースドライバ1200に備えられ、またはソースドライバ1200外部に配されてもよい。また、バッファ部1240のそれぞれのバッファは、その構造によって複数のバイアス電圧例えば、図10Aに示したように、b個のバイアス電圧を受信する。生成された複数のバイアス電圧VB[1:b]は、バッファ部1240のそれぞれのバッファに共通して提供される。一方、図10Bに示したように、それぞれのバッファ例えば、第1メインバッファ1241_1は、出力ドライバ1243及びバイアス回路1246を備える。バイアス回路1246は、複数のバイアス電圧VB[1:b]のうち一部例えば、バイアス電圧VB[x]、VB[y]に応答して動作する。前記バイアス回路1246の一部のノードは、出力ドライバ1243に提供される内部入力PU、PDに連結される。チャージシェアリング動作時、前記バイアス電圧VB[x]、VB[y]に応答して内部入力PU、PDがそれぞれ電源電圧と接地電圧レベルに変動し、変動した内部入力PU、PDによって出力ドライバ1243の出力が遮断される。図8、図10A及び図10Bによれば、ディセーブル手段を備えるに当ってそれぞれのバッファのサイズの増大を最小化できる。すなわち、第2スイッチ部1250は、相対的に大きい面積を持つスイッチを備えることでデータラインに対する駆動力を向上させねばならない一方、それぞれのバッファ内部に備えられるイネーブル制御部は、相対的に小さな面積のトランジスタを利用して具現される。また、図10A及び図10Bに示したバッファによれば、追加のイネーブル制御部を備えずにバイアス電圧によってバッファのイネーブル/ディセーブルを制御するので、バッファのサイズの増大を防止できる。すなわち、本発明の実施形態によれば、バッファ部1240のサイズを増大させず、またはサイズの増大を最小化し、チャージシェアリング動作時にデータラインを互いに電気的に連結するための追加的なスイッチが不要となるので、ソースドライバ1200全体のサイズが低減される。図11A及び図11Bは、ソースドライバを具現するためのレイアウトの一例を示すブロック図である。図11Aに示したように、前記ソースドライバ1200は、複数に区分できる駆動ブロックと、それぞれの駆動ブロックにバイアス電圧を提供するバイアス電圧発生部とを備える。また、それぞれの駆動ブロックは、ラッチ部、デコーダ部、第1及び第2スイッチ部及びバッファ部を備える。図11Bは、本発明の実施形態によってソースドライバのサイズが低減した一例を示すレイアウトのブロック図である。図11Bは、図11Aのソースドライバの一部Aを詳細に示したブロック図であって、従来の場合、バッファ部の出力をデータラインに伝達するためのスイッチSWO1_1、SWO2_1、SWO1_2、SWO2_2以外にも、チャージシェアリング動作時にあらゆるデータラインを互いに電気的に連結するための追加のスイッチSWCS1、SWCS2がソースドライバにさらに備えられた。一方、図11Bに示したように、本発明の実施形態によるソースドライバでは、第2スイッチ部SWO1_1、SWO2_1、SWO1_2、SWO2_2が、データラインを伝達するためのスイッチング動作、及びあらゆるデータラインを互いに電気的に連結するためのスイッチング動作を行う。また、従来の場合とは異なって追加のスイッチは不要である。図12A及び図12Bは、本発明の他の実施形態によるソースドライバの構成を示すブロック図である。図12A及び図12Bでは、説明の便宜上、ソースドライバに備えられる第1及び第2スイッチ部とバッファ部のみ図示される。図12A及び図12Bに示したように、前記ソースドライバ2200は、第1スイッチ部2230、バッファ部2240及び第2スイッチ部2250を備える。第1スイッチ部2230は、m個の階調電圧V1~Vmをそれぞれ受信するm個のスイッチブロックSWI1~SWImを含む。スイッチブロックSWI1~SWImそれぞれは一つ以上のスイッチ図示せずを備え、前記スイッチのスイッチング動作に基づいて階調電圧V1~Vmをバッファ部2240に提供する。バッファ部2240は、第1バッファ部2241及び第2バッファ部2242を備える。第1バッファ部2241は、m個のスイッチブロックSWI1~SWImに対応してm個のメインバッファを備える。前記m個のメインバッファは、正の極性を持つデータ信号を発生させるポジティブバッファと、負の極性を持つデータ信号を発生させるネガティブバッファとを備える。また、第2バッファ部2242は一つ以上のサブバッファを備え、図12A及び図12Bでは、その一例として互いに同じ極性を持つ信号を出力する2つのサブバッファが第2バッファ部2242に備えられる例が図示される。また、前記第2バッファ部2242は第1バッファ部2241の第1側に配され、例えば、前記第2バッファ部2242は第1メインバッファ2241_1に隣接して配される。また、第2バッファ部2242のサブバッファは、前記第1メインバッファ2241_1と互いに異なる極性を持つ信号を発生させるバッファでありうる。例えば、第1メインバッファ2241_1がポジティブバッファである場合、前記サブバッファはネガティブバッファが利用される。第2スイッチ部2250は、バッファ部2240の出力と連結されてバッファ部2240からデータ信号Y1~Ymを受信する。第2スイッチ部2250は、m個のデータ信号Y1~Ymに対応してm個のスイッチブロックSWO1~SWOmを含み、m個のスイッチブロックSWO1~SWOmそれぞれは、バッファ部2240に備えられる複数のバッファ例えば、m2個のバッファのうちm個のバッファにそれぞれ連結される。図12A及び図12Bは、パネルをドット反転方式で駆動する例を示すが、図12Aは、第1及び第2スイッチ部の第1連結状態を示し、図12Bは、第1及び第2スイッチ部の第2連結状態を示す。図12Aに示したように、第1及び第2スイッチ部の第1連結状態時、第1スイッチ部2230は、m個の階調電圧V1~Vmをそれぞれm個のメインバッファに提供する。また、第2スイッチ部2250はm個のメインバッファの出力と連結され、前記m個のメインバッファからのデータ信号Y1~Ymを受信し、これをデータラインDL1~DLmに出力する。m個のメインバッファは、ポジティブバッファとネガティブバッファとが交互に配されて構成されるので、奇数番目のデータ信号Y1、Y3、...Ym-1は正の極性を持ち、偶数番目のデータ信号Y2、Y4、...Ymは負の極性を持つ。一方、図12Bに示したように、第1及び第2スイッチ部の第2連結状態時、第1スイッチ部2230は、m個の階調電圧V1~Vmをそれぞれ2個のサブバッファ及びm-2個のメインバッファに提供する。また、第2スイッチ部2250は、前記2個のサブバッファ及びm-2個のメインバッファの出力と連結され、前記サブバッファ及びメインバッファからデータ信号Y1~Ymを受信し、これをデータラインDL1~DLmに出力する。これにより、奇数番目のデータ信号Y1、Y3、...Ym-1は負の極性を持ち、偶数番目のデータ信号Y2、Y4、...Ymは正の極性を持つ。図12A及び図12Bの連結構造によれば、第1及び第2スイッチ部2230、2250の第1連結状態によって、k番目の階調電圧はk番目チャネルに対応する第kメインバッファの入力として提供される。また、第1及び第2スイッチ部2230、2250の第2連結状態によって、k番目の階調電圧は、第kメインバッファから第1側に位置するバッファの入力として提供される。例えば、第2連結状態時、k番目の階調電圧は、k-2番目チャネルに対応する第k-2メインバッファの入力として提供される。また、第1及び第2階調電圧V1、V2は、それぞれ第1及び第2サブバッファの入力として提供される。図13A及び図13Bは、本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図である。図13A及び図13Bでは、説明の便宜上、ソースドライバに備えられる第1及び第2スイッチ部とバッファ部のみ図示される。図13A及び図13Bに示したように、前記ソースドライバ3200は、第1スイッチ部3230、バッファ部3240及び第2スイッチ部3250を備える。第1スイッチ部3230は、ソースドライバ3200のm個のチャネルに対応してm個のスイッチブロックSWI1~SWImを含む。また、バッファ部3240は第1バッファ部3241及び第2バッファ部3242を備え、第1バッファ部3241は、m個のチャネルに対応してm個のメインバッファを備える。前記m個のメインバッファは、ポジティブバッファとネガティブバッファとが交互に配される。また、第2バッファ部3242は2個のサブバッファを備え、一つのサブバッファはポジティブバッファであり、他の一つのサブバッファはネガティブバッファである。また、第2スイッチ部3250は、m個のチャネルに対応してm個のスイッチブロックSWO1~SWOmを含む。図13A及び図13Bは、パネルをH2ドット反転方式で駆動する例を示すが、図13Aは、第1及び第2スイッチ部の第1連結状態を示し、図13Bは、第1及び第2スイッチ部の第2連結状態を示す。第1及び第2スイッチ部3230、3250の第1連結状態時、第1スイッチ部3230の一部のスイッチブロックは階調電圧を受信し、これをそれぞれ対応するメインバッファの入力として提供する。また、他の一部のスイッチブロックは階調電圧を受信し、受信された階調電圧を、これに対応するメインバッファから第1側に位置するメインバッファまたはサブバッファの入力に提供する。例えば、第1スイッチ部3230の第1ないし第4スイッチブロックSWI1~SWI4を参照すれば、第1及び第4スイッチブロックSWI1、SWI4は、階調電圧V1、V4をこれに対応する第1及び第4メインバッファにそれぞれ出力し、第2スイッチブロックSWI2は、階調電圧V2を第2バッファ部3242の第1サブバッファポジティブバッファに出力する。また第3スイッチブロックSWI3は、階調電圧V3を第2バッファ部3242の第2サブバッファネガティブバッファに出力する。また、第1及び第4メインバッファの出力は、第2スイッチ部3250の第1及び第4スイッチブロックSWO1、SWO4を通じて第1及び第4データラインDL1、DL4に提供され、また第1及び第2サブバッファの出力は、第2スイッチ部3250の第2及び第3スイッチブロックSWO2、SWO3を通じて第2及び第3データラインDL2、DL3に提供される。これにより、第1及び第2データ信号Y1、Y2は正の極性を持ち、第3及び第4データ信号Y3、Y4は負の極性を持つ。前記のような連結関係は残りのスイッチブロックにも同一に適用され、これにより、パネルのピクセルがH2ドット反転駆動方式により駆動される。一方、第1及び第2スイッチ部の第2連結状態時、第1スイッチ部3230の第2及び第3スイッチブロックSWI2、SWI3は階調電圧V2、V3を受信し、これをそれぞれ対応する第2及び第3メインバッファにそれぞれ出力する。また、第1スイッチブロックSWI1は、階調電圧V1を第2バッファ部3242の第2サブバッファネガティブバッファに出力し、また第4スイッチブロックSWI4は、階調電圧V4を第1メインバッファポジティブバッファに出力する。また、第2及び第3メインバッファの出力は、第2スイッチ部3250の第2及び第3スイッチブロックSWO2、SWO3を通じて第2及び第3データラインDL2、DL3に提供され、第2サブバッファ及び第1メインバッファの出力は、第1及び第4スイッチブロックSWO1、SWO4を通じて第1及び第4データラインDL1、DL4に提供される。これにより、第1及び第2データ信号Y1、Y2は負の極性を持ち、第3及び第4データ信号Y3、Y4は正の極性を持つ。図13A及び図13Bの連結構造によれば、第1及び第2スイッチ部3230、3250の連結状態によって、k番目の階調電圧はk番目チャネルに対応する第kメインバッファの入力として提供されるか、または前記第kメインバッファから第1側に位置するバッファの入力として提供される。例えば、第4階調電圧V4は、第1及び第2スイッチ部3230、3250の第1連結状態によって、これに対応する第4メインバッファネガティブバッファに提供され、第1及び第2スイッチ部3230、3250の第2連結状態によって、前記第4メインバッファから第1側に位置するポジティブバッファ第1サブバッファに提供される。一方、第3階調電圧V3は、第1及び第2スイッチ部3230、3250の第2連結状態によって、これに対応する第3メインバッファネガティブバッファに提供され、第1及び第2スイッチ部3230、3250の第1連結状態によって、前記第3メインバッファから第1側に位置するネガティブバッファ第2サブバッファに提供される。図14A及び図14Bないし図16は、本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図である。前記実施形態によれば、ソースドライバ4200がパネルを、ドット反転及びH2ドット反転方式でいずれも駆動できる。図14A及び図14Bは、パネルをドット反転方式で駆動するための第1及び第2スイッチ部の連結構造を示し、図15A及び図15Bは、パネルをH2ドット反転方式で駆動するための第1及び第2スイッチ部の連結構造を示し、図16は、チャージシェアリング動作時の第2スイッチ部の連結構造を示す。説明の便宜上、ソースドライバが8個のチャネルを持つ場合を例として説明する。図14Aは、第1及び第2スイッチ部の第1連結状態を示す。第1スイッチ部4230の第1連結状態によって、第1ないし第8階調電圧V1~V8がそれぞれ第1バッファ部4241の第1ないし第8メインバッファに提供される。また、第2スイッチ部4250の第1連結状態によって、第1ないし第8メインバッファからのデータ信号Y1~Y8がパネル図示せずに提供される。奇数番目のデータ信号Y1、Y3、Y5、Y7は正の極性を持ち、偶数番目のデータ信号Y2、Y4、Y6、Y8は負の極性を持つ。一方、図14Bに示したように、第1スイッチ部4230の第2連結状態によって、奇数番目の階調電圧V1、V3、V5、V7はそれぞれネガティブバッファに提供され、偶数番目の階調電圧V2、V4、V6、V8はそれぞれポジティブバッファに提供される。このために、第1ないし第8階調電圧V1~V8それぞれは、これに対応するメインバッファから第1側に位置するメインバッファまたはサブバッファに提供される。例えば、第1及び第3階調電圧V1、V3は、それぞれ第1及び第2サブバッファに提供され、第5及び第7階調電圧V5、V7は、それぞれ負の極性の信号を出力する第2及び第4メインバッファに提供される。一方、偶数番目の階調電圧V2、V4、V6、V8は、それぞれ正の極性の信号を出力する第1、第3、第5、第7メインバッファにそれぞれ提供される。これにより、奇数番目のデータ信号Y1、Y3、Y5、Y7は負の極性を持ち、偶数番目のデータ信号Y2、Y4、Y6、Y8は正の極性を持つ。一方、パネルをドット反転及びH2ドット反転方式でいずれも駆動するためのスイッチ連結構造の場合、第2スイッチ部4250に備えられるm個のスイッチブロックがいずれもターンオンされても、一部のデータラインと他の一部のデータラインとが互いに連結されない場合がありうる。例えば、図14A及び図14Bに示したように、第2スイッチ部4250のm個のスイッチブロックがいずれもターンオンされる場合、第1、第2、第5及び第6データラインが互いに電気的に連結され、また第3、第4、第7及び第8データラインが互いに電気的に連結される。これにより、あらゆるデータラインを互いに電気的に連結するために、第2スイッチ部4250は、m個のスイッチブロック以外にチャージシェアリングのための一つ以上の追加のスイッチ4255、4256をさらに備える。前記追加のスイッチ4255、4256は、データ信号Y1~Y8の伝達時にはターンオフ状態を維持し、チャージシェアリング区間中にターンオンされる。前記追加のスイッチ4255、4256は、図9に示した制御信号Ctrl_CS、Ctrl_CSBに応答してスイッチングされる。ソースドライバ4200が複数のチャネルを備えるとしても、チャージシェアリングのためにさらに備えられるスイッチの数を一つまたは2つに制限できるので、チャネル数の増加によってチャージシェアリングのためのスイッチが比例して増加することを防止できる。図15A及び図15Bに示したソース駆動回路の動作を、図17のタイミング図を参照して説明すれば、次の通りである。前述したように、図15A及び図15Bのソース駆動回路は、パネルをH2ドット反転方式で駆動する。また、図15A及び図15Bのソース駆動回路は、図3Bに示したように、2つのスキャン単位毎に各チャネルの極性を反転させることを例として説明する。極性制御信号POLは、2つのスキャン単位ごとにそのレベルが反転され、クロック信号CLK1は、極性制御信号POLの2倍の周波数を持つ。第1制御信号Ctrl_INが第1レベル、反転第1制御信号Ctrl_INBが第2レベルになることで、第1スイッチ部4230は第1連結状態となる。また、第2制御信号Ctrl_OUTが第1レベル、反転第1制御信号Ctrl_OUTBが第2レベルになることで、第2スイッチ部4250は第1連結状態となる。第1及び第2スイッチ部4230、4250の第1連結状態時、第2及び第3階調電圧V2、V3と第6及び第7階調電圧V6、V7とはネガティブバッファに提供される一方、残りの階調電圧V1、V4、V5、V8はポジティブバッファに提供される。例えば、第1及び第2階調電圧V1、V2は、これに対応する第1及び第2メインバッファに提供され、第5及び第6階調電圧V5、V6は、これに対応する第5及び第6メインバッファに提供される。一方、第3及び第7階調電圧V3、V7は、それぞれ第1側に配されたネガティブバッファ例えば、第2サブバッファ、第4メインバッファに提供され、第4及び第8階調電圧V4、V8は、それぞれ第1側に配されたポジティブバッファ例えば、第3メインバッファ、第7メインバッファに提供される。これにより、第2、第3、第6及び第7データ信号Y2、Y3、Y6、Y7は負の極性を持つ一方、残りのデータ信号V1、V4、V5、V8は正の極性を持つ。次いで、第1制御信号Ctrl_INが第2レベル、反転第1制御信号Ctrl_INBが第1レベルになることで、第1スイッチ部4230は第2連結状態となる。また、第2制御信号Ctrl_OUTが第2レベル、反転第1制御信号Ctrl_OUTBが第1レベルになることで、第2スイッチ部4250は第2連結状態となる。第1及び第2スイッチ部4230、4250の第2連結状態時、第2及び第3階調電圧V2、V3と第6及び第7階調電圧V6、V7とはポジティブバッファに提供され、残りの階調電圧V1、V4、V5、V8はネガティブバッファに提供される。例えば、第3及び第4階調電圧V3、V4は、これに対応する第3及び第4メインバッファに提供され、第7及び第8階調電圧V7、V8は、これに対応する第7及び第8メインバッファに提供される。一方、第1及び第5階調電圧V1、V5は、それぞれ第1側に配されたネガティブバッファ例えば、第1サブバッファ、第2メインバッファに提供され、第2及び第6階調電圧V2、V6は、それぞれ第1側に配されたポジティブバッファ例えば、第1メインバッファ、第5メインバッファに提供される。これにより、第2、第3、第6及び第7データ信号Y2、Y3、Y6、Y7は正の極性を持つ一方、残りのデータ信号V1、V4、V5、V8は負の極性を持つ。図15A及び図15Bでは、2つのスキャン単位別にチャネルの極性が変動し、これにより、極性制御信号POLは2つのスキャン単位ごとにそのレベルが反転される例を図示したが、図17に示した信号の波形を調節して各スキャン単位別にチャネルの極性を変動できるということは明らかである。図16は、データライン間のチャージシェアリングを行うためのソースドライバ4200の動作を示す回路図である。図16のチャージシェアリング動作は、ソースドライバ4200がパネルを、ドット反転方式、またはH2ドット反転方式のうちいかなる方式で駆動しても、同じ方式によって動作できる。チャージシェアリング動作時、第2制御信号Ctrl_OUT及び反転第1制御信号Ctrl_OUTBがいずれも第1レベルを持ち、またイネーブル制御信号Ctrl_CSが活性化される。これにより、第2スイッチ部4250が第3連結状態を持ち、第2スイッチ部4250のあらゆるスイッチがターンオンされて、データラインが電気的に互いに連結される。また、チャージシェアリング動作時、イネーブル制御信号Ctrl_CSが活性化され、バッファ部4240内のあらゆるバッファがディセーブル状態になる。図18A及び図18Bは、本発明のさらに他の実施形態によるソースドライバ5200の構成を示すブロック図である。図18A及び図18Bでは、2つのバッファが一つの対をなして互いに入出力を共有する構造が図示され、チャージシェアリング動作のためにさらに備えられるスイッチの数を低減させる実施形態が図示される。図18Aは、ドット反転方式によってパネルを駆動する一例を示す。説明の便宜上、図18Aには、第1及び第2スイッチ部5230、5250のいずれか一つの連結状態のみ図示される。図18Aに示したように、バッファ部5240には、2つのバッファが一つの対をなすように配される。また一つのポジティブバッファと一つのネガティブバッファとが対をなして互いに入出力を共有する。一つのバッファ対は一つのデータライン対を駆動する。例えば、第1及び第2スイッチ部5230、5250の第1連結状態時、第1階調電圧V1は第1メインバッファに提供され、第2階調電圧V2は第2メインバッファに提供される。また、第1及び第2スイッチ部5230、5250の第2連結状態時、第1階調電圧V1は第2メインバッファに提供され、第2階調電圧V2は第1メインバッファに提供される。チャージシェアリング動作時、全てのデータラインを電気的に連結し、前記データラインをフローティング状態に維持しなければならない。このために、バッファの出力に連結するスイッチをいずれもターンオフさせ、一つのデータライン対の2つのデータラインを互いに連結するためのスイッチがさらに備えられねばならず、またデータライン対間の電気的連結のためのスイッチがさらに備えられねばならない。一方、図18Aに示した実施形態によれば、バッファ部5240に備えられるバッファを、図8や図10A及び図10Bに示したバッファと同一または類似に具現して、前記バッファ部5240に備えられるバッファそれぞれが、その出力端をフローティングさせるためのイネーブル制御部図示せずを備えるようにする。チャージシェアリング区間時にイネーブル制御信号図9または図17のCtrl_CS、Ctrl_CSBに応答してバッファ部5240の出力端をフローティングさせ、第2スイッチ部5250に備えられるあらゆるスイッチをターンオンさせることでチャージシェアリング動作を行える。この場合、データライン対を互いに連結するための一部のスイッチのみ第2スイッチ部5250にさらに備えられ、一つのデータライン対の2つのデータラインを互いに連結するためのスイッチをさらに備える必要がない。図18Bは、チャージシェアリングのためのソースドライバ5200の動作を示し、前記チャージシェアリング動作は、第2スイッチ部5250に備えられるあらゆるスイッチをターンオンさせ、バッファ部5240に備えられるバッファの出力端をいずれもフローティングさせることで行われる。図19及び図20は、本発明の一実施形態によるディスプレイ駆動回路の動作方法を示すフローチャートである。前記の図19及び図20に示した動作方法を説明するに当って、図1及び図2に示したディスプレイ装置及びソースドライバを参照して説明すれば、次の通りである。ソースドライバ1200は、デジタル信号であるピクセルデータを受信するS11。それぞれのピクセルデータは一つ以上のビットからなる。ソースドライバ1200に備えられるデコーダ部1220はピクセルデータをデコーディングし、ソースドライバ1200のm個のチャネルそれぞれに対応する階調電圧V1~Vmを発生させるS12。第1スイッチ部1230は階調電圧V1~Vmを受信し、これをスイッチングしてバッファ部1240に出力するS13。バッファ部1240は第1及び第2バッファ部図示せずを備え、第1バッファ部は、前記m個のチャネルに対応してm個のメインバッファを備え、第2バッファ部は一つ以上のサブバッファ例えば、n個のサブバッファを備える。第1スイッチ部1230は、スキャン単位別にその連結状態が変更され、例えば、奇数番目のゲートラインの選択時に第1スイッチ部1230は第1連結状態となり、偶数番目のゲートラインの選択時に第1スイッチ部1230は第2連結状態となる。前記連結状態によって、第1スイッチ部1230は、バッファ部1240に提供される階調電圧V1~Vmの伝達経路を制御する。バッファ部1240は、受信された階調電圧V1~Vmをバッファリングしてデータ信号Y1~Ymを発生させるS14。バッファ部1240は、複数のポジティブバッファと複数のネガティブバッファとを備え、前記階調電圧V1~Vmの一部はポジティブバッファの入力として提供され、他の一部はネガティブバッファの入力として提供される。これにより、バッファ部1240から出力されるデータ信号Y1~Ymの一部は正の極性を持つ信号であり、他の一部は負の極性を持つ信号である。前記データ信号Y1~Ymは第2スイッチ部1250に提供される。第2スイッチ部1250は、データラインDL1~DLmに提供されるデータ信号Y1~Ymの伝達経路を制御するS15。また、第1スイッチ部1230が第1連結状態である場合、前記第2スイッチ部1250も第1連結状態となる。一つのスキャン単位に対応するデータ信号Y1~Ymは、データラインDL1~DLmを通じてパネル1100に提供され、前記データ信号Y1~Ymによってパネル1100が駆動されるS16。一方、図20に示したように、図19に示した段階により、パネル1100の一つのゲートライン例えば第1ゲートラインが駆動されればS21、次いで、パネル1100の次のゲートライン例えば第2ゲートラインが駆動される。第2ゲートラインが駆動される前に、データラインDL1~DLmを互いに電気的に連結してチャージシェアリング動作が行われる。このために、バッファ部1240に備えられるバッファの出力端をフローティングさせるS22。望ましくは、バッファ部1240に備えられる第1バッファ部及び第2バッファ部のあらゆるメインバッファ及びサブバッファの出力端をフローティングさせる。また、データラインDL1~DLmを互いに電気的に連結させるために、第2スイッチ部1250に備えられるあらゆるスイッチをターンオンさせるS23。前述したように、第2スイッチ部1250は、m個のチャネルに対応してm個のスイッチブロック図示せずを備えることができ、また図16に示したように、いずれか一つのグループのデータラインと他の一つのグループのデータラインとが互いに電気的に絶縁されることを防止するための少数のスイッチを備えることができる。第2スイッチ部1250のあらゆるスイッチがターンオンされることで、データラインが互いに電気的に連結されS24、互いに連結されたデータラインの間でチャージシェアリング動作が行われるS25。前記のようなチャージシェアリング動作が完了すれば、第2ゲートラインを駆動するための動作が行われるS26。第2ゲートラインを駆動する動作は、図19に示した段階と同一または類似して動作でき、またゲートラインを駆動する動作は、n個のゲートラインGL1~GLnに対して反復して行われる。本発明は図面に示した実施形態を参考として説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想によって定められねばならない。