第1の出力端子と第2の出力端子とを有する駆動回路と、オフセット調整用キャパシタと可変抵抗とを含む可変調整回路と、入力端子と出力端子とを有し、前記第2の出力端子と前記入力端子との間には前記可変調整回路が接続されており、前記第1の出力端子と前記入力端子との間に接続される被測定キャパシタの静電容量と、前記可変調整回路の静電容量との差に応じた信号を出力する容量測定回路と、前記可変抵抗の抵抗値を調整する第1の制御回路と、前記第1の制御回路で調整後の前記可変抵抗の抵抗値を記憶するメモリと、を備えることを特徴とする静電容量検出回路。前記オフセット調整用キャパシタと前記可変抵抗とは、直列に接続されていることを特徴とする請求項1に記載の静電容量検出回路。前記オフセット調整用キャパシタは、所定の静電容量を有する複数のキャパシタと複数のスイッチとを有し、前記複数のキャパシタのそれぞれには直列に前記複数のスイッチが接続され、前記キャパシタと前記スイッチの直列回路のそれぞれが互いに並列に接続され、前記複数のキャパシタの容量比は1:2:4::2nnは正の整数であることを特徴とする請求項1または請求項2に記載の静電容量検出回路。前記オフセット調整用キャパシタの容量を調整する第2の制御回路をさらに備え、前記第2の制御回路は、前記複数のスイッチのオンオフ制御と、このオンオフ制御に対応する前記容量測定回路の出力信号の取得とを繰り返すことにより、前記容量測定回路の出力信号がフルレンジの中心にくるように制御することを特徴とする請求項3に記載の静電容量検出回路。請求項1乃至請求項4のいずれか1項に記載の静電容量検出回路を備えることを特徴とするタッチセンサの信号処理回路。この結果、容量-電圧変換に必要である被測定キャパシタCs、オフセット調整用キャパシタCc、および積分コンデンサCfの間の電荷保存則が成立しなくなるので、被測定キャパシタCsの測定精度が低下するという課題がある。そこで、本発明の目的は、被測定キャパシタの測定精度の向上を図り、更に検出速度特性を向上した静電容量検出回路を提供することにある。上記の課題を解決して本発明の目的を達成するために、本発明は、以下のように構成される。第1の発明は、第1の出力端子と第2の出力端子とを有する駆動回路と、オフセット調整用キャパシタと可変抵抗とを含む可変調整回路と、入力端子と出力端子とを有し、前記第2の出力端子と前記入力端子との間には前記可変調整回路が接続されており、前記第1の出力端子と前記入力端子との間に接続される被測定キャパシタの静電容量と、前記可変調整回路の静電容量との差に応じた信号を出力する容量測定回路と、前記可変抵抗の抵抗値を調整する第1の制御回路と、前記第1の制御回路で調整後の前記可変抵抗の抵抗値を記憶するメモリと、を備える。第2の発明は、第1の発明において、前記オフセット調整用キャパシタと前記可変抵抗とは、直列に接続されている。このように本発明では、オフセット調整用キャパシタと可変抵抗とを含む可変調整回路を備えるようにしたので、被測定キャパシタの測定精度の向上を図ることができる。以下、本発明の実施形態について図面を参照して説明する。実施形態の構成図1は、本発明の実施形態に係る静電容量検出回路の構成を示すブロック図である。この実施形態に係る静電容量検出回路は、図1に示すように、駆動回路1と、可変調整回路4と、容量電圧変換回路2と、AD変換回路3と、制御回路5と、メモリ6と、を備えている。ここで、この実施形態では、容量電圧変換回路2が容量測定回路に相当する。また、この実施形態では、駆動回路1の出力端子11と容量電圧変換回路2の入力端子21との間に、被測定キャパシタ被測定容量Csを予め接続させておき、あるいは測定時に被測定キャパシタCsを接続させる。ただし、被測定キャパシタCsは、図1に示すように、例えば直列に接続される寄生抵抗Rsを含んでいる。ここで、被測定キャパシタCsは特に限定されないが、静電容量が変化するものであれば良く、例えば、タッチセンサのタッチパネル上の駆動ラインと検出ラインとの間の交差部に形成される静電容量がある。このときの寄生抵抗Rsは、タッチパネル電極の寄生抵抗である。駆動回路1は、図1に示すように、スイッチSW1~SW4と、2つの出力端子11、12とを備えている。スイッチSW1とスイッチSW2は直列に接続され、スイッチSW1の一端に高電位の電圧例えば電源電圧VDDを印加し、スイッチSW2の一端に低電位の電圧例えば電源電圧VSSを印加している。そして、スイッチSW1、SW2をオンオフ制御することにより、電源電圧VDDと電源電圧VSSとを出力端子11から選択的に出力する。スイッチSW3とスイッチSW4は直列に接続され、スイッチSW3の一端に高電位の電圧を印加し、スイッチSW4の一端に低電位の電圧を印加している。そして、スイッチSW3、SW4をオンオフ制御することにより、電源電圧VDDと電源電圧VSSとを出力端子12から選択的に出力する。可変調整回路4は、オフセット調整用キャパシタCcの他に可変抵抗Rcを含むものであり、この例ではオフセット調整用キャパシタCcと可変抵抗Rcは直列接続されている。この可変調整回路4は、駆動回路1の出力端子12と容量電圧変換回路2の入力端子21との間に接続されている。オフセット調整用キャパシタCcは、例えば図2に示すように、静電容量が可変できるようになっている。被測定キャパシタCsは、駆動回路1の出力端子11と容量電圧変換回路2の入力端子21と間に接続されている。容量電圧変換回路2は、図1に示すように、オペアンプOP1と、積分コンデンサCfと、スイッチSW5と、を備えている。オペアンプOP1の反転入力端子-は入力端子21に接続され、オペアンプOP1の非反転入力端子は基準電圧VCOM例えば0.5VDDが印加される。また、オペアンプOP1の反転入力端子と出力端子との間には、積分コンデンサCfとスイッチSW5との並列回路が接続されている。スイッチSW5は、MOSトランジスタで構成するMOSスイッチ電子スイッチからなり、図12に示すものなどを使用する。AD変換回路3は、容量電圧変換回路2の出力電圧をAD変換し、そのAD変換した値ADCコードを出力する。制御回路5は、後述のように、可変調整回路4の可変抵抗Rcの抵抗値を調整するようになっており、その調整手順が予め格納されている。また、制御回路5は、後述のように、可変調整回路4のオフセット調整用キャパシタCcの静電容量値を調整するようになっており、その調整手順が予め格納されている。メモリ6は、制御回路5で調整後の可変抵抗Rcの抵抗値及びオフセット調整用キャパシタCcの容量値を記憶するためのものである。オフセット調整用キャパシタの構成次に、オフセット調整用キャパシタCcの具体的な構成について、図2を参照して説明する。オフセット調整用キャパシタCcは、図2に示すように、例えば10個のキャパシタC0~C9と、10個のスイッチSW0~SW9とを備え、静電容量値が可変できるようになっている。キャパシタC0~C9とこれらに対応するスイッチSW0~SW9とは、それぞれ直列接続されて10個の直列回路を構成し、この10個の直列回路が並列に接続されている。そして、その並列接続された並列回路は可変抵抗Rcに直列に接続されている。キャパシタC0は基準容量を有する基準キャパシタとして機能し、キャパシタC1~C9は容量値を可変させるための可変容量キャパシタとして機能する。また、キャパシタC1~C9の各容量値は、基準キャパシタであるキャパシタC0の基準容量値の2nnは正の整数倍となっている。この例では、C0=0.1pFであり、C1=0.2pF、C2=0.4pF、C3=0.8pFC9=51.2pFである。可変抵抗の構成図3は、可変抵抗Rcの第1構成例を示す。この可変抵抗Rcは、複数の抵抗の抵抗値をスイッチで切り換えるようになっている。このため、可変抵抗Rcは、抵抗Rk1、Rk2、Rk3Rknと、これに対応するスイッチSWk1、SWk2、SWk3SWknとが直列に接続され、これらの直列回路が並列に接続されている。図4は、可変抵抗Rcの第2構成例を示す。この可変抵抗Rcは、オン抵抗の異なるMOSトランジスタからなるMOSスイッチアナログスイッチを利用したものである。このため、可変抵抗Rcは、制御入力信号によりオンオフ制御されるn個のMOSスイッチM1、M2、Mnを並列接続している。MOSスイッチM1、M2、Mnのそれぞれは、並列接続されるN型とP型のMOSトランジスタと、インバータとからなる。図5は、可変抵抗Rcの第3構成例を示す。この可変抵抗Rcは、直列接続されるn個の抵抗R1、R2Rnと、n-1個のスイッチST1、ST2STn-1とを備えている。そして、スイッチST1、ST2STn-1の各一端側は共通接続され、この共通接続部が抵抗R1の一端とオフセット調整用キャパシタCcとに接続されている。さらに、スイッチST1、ST2STn-1の各他端側は、抵抗R1、R2Rnの各一端に接続されている。図6は、可変抵抗Rcの第4構成例を示す。この可変抵抗Rcは、直列接続されるn個の抵抗R1、R2Rnと、n-1個のスイッチST1、ST2STn-1とを備えている。そして、抵抗R1、R2Rn-1の両端に、スイッチST1、ST2STn-1がそれぞれ接続されている。実施形態の動作次に、この実施形態の検出動作について、図面を参照して説明する。この実施形態が検出動作を開始すると、図1に示す駆動回路1および容量電圧変換回路2は、図7に示すように、充電フェーズと検出フェーズの動作を行う。充電フェーズの動作では、例えば、駆動回路1のスイッチSW1、SW4がオン、スイッチSW2、SW3がオフとなり、容量電圧変換回路2のスイッチSW5がオンになる。このため、オフセット調整用キャパシタCcと被測定キャパシタCsが充電され、ノードNの電圧容量電圧変換回路2の入力端子21の電圧は、図7Aに示すように、基準電位すなわち、オペアンプOP1の非反転入力端子の電圧例えば0.5VDDになる。検出フェーズの動作では、駆動回路1のスイッチSW1、SW4がオンからオフに切り換わると同時に、スイッチSW2、SW3がオフからオンに切り換わり、かつ、スイッチSW5がオンからオフに切り換わる。このとき、可変抵抗RcがなければノードNの電圧は電源電圧VDDを上回ってしまうおそれがあるが、可変抵抗RcがあるためにノードNの電圧を電源電圧VDD以下に抑制することができる図7A参照。さらに、可変抵抗Rcの抵抗値を寄生抵抗Rsの抵抗値に合わせて最適化する、すなわち、被測定キャパシタCsと寄生抵抗Rsの充放電時定数と、オフセット調整用キャパシタCcと可変抵抗Rcの充放電時定数とを合わせることにより、図7Bに示すように、ノードNの電圧変動を大幅に抑制することができる。このため、この実施形態をタッチパネルの電極間の静電容量の検出に適用する場合には、そのタッチパネルの全ての電極のキャパシタCs、寄生抵抗Rsに最適化したオフセット調整用キャパシタCc、可変抵抗Rcの値を個々に設定できるので、タッチ検出速度特性を最大限引き出すことができる。このように、この実施形態では、可変抵抗Rcを設けるようにした。このため充電フェーズから検出フェーズの動作に切り換わる瞬間に容量電圧変換回路2の入力電圧が電源電圧を越えることを防止し、スイッチSW5を通じて電荷が電源に抜けてしまうことを防止できるため、容量-電圧変換に係る電荷の保存則が成立させることが可能となり、測定精度の向上を図ることができる。さらに、オフセット調整用キャパシタCc、可変抵抗Rcをタッチパネルの全ての電極に対して個々に最適化できるため、タッチ検出速度特性を最大に引き出すことができる。オフセット調整用キャパシタの調整次に、図1に示す制御回路5が行う図2に示すオフセット調整用キャパシタCcの調整の手順について、図8および図9を参照して説明する。この調整は、この実施形態の出荷時、あるいは電源の投入時などに行う。また、この調整例では、オフセット調整用キャパシタCcの選択に使用するオフセット容量コードは10ビットとし、AD変換回路3のデジタル出力であるADCコードを12ビットとして説明する図9参照。図8において、ステップS1では、初期値として、オフセット調整用キャパシタCcのオフセット容量コードCとしてC=512を設定し、ステップ値1回の動作に変化させる値SとしてS=256を設定する図9参照。ステップS2では、オフセット調整用キャパシタCcに出力するオフセット容量コードCの値を設定する。このときには、C=512を設定する。この設定されたオフセット容量コードCは、オフセット調整用キャパシタCcに出力される例えば図2を参照。ステップS3では、AD変換回路3が出力するADCコードを取得する。このときには、ノイズを除去するために複数個のADCコードを取得し、これを平均したものをADCコードとして取得するものとする。ステップS4では、その取得したADCコードが2048以上であるか否かを判定する。この判定の結果、ADCコードが2048以上である場合にはステップS5に進み、それ以外の場合にはステップS6に進む。ステップS5では、選択入力コードCが小さいため、C=CSとする。また、ステップS6では、選択入力コードCが大きいため、C=C-Sとする。ここで、上記のようにステップS2において、オフセット容量コードCとしてC=512が入力されたときには、ステップS4においてADCコードが2048以上ではないためにステップS6に進む図9参照。ステップS7では、ステップS1で設定されているステップ値Sを1/2にするために、S=S/2の演算をする。これは、1ビット右にシフトすることに相当する。ステップS8では、ステップS7で求めたステップ値Sが1以上かを判定する。この判定の結果、そのステップ値Sが1以上の場合にはステップS2~S7の操作を繰り返し、ステップ値Sが1以下になったらその処理を終了する。以上のように、このオフセット調整用キャパシタCcの調整では、バイナリサーチの要領でAD変換回路3から出力されるADCコードをADCフルレンジの中心になるようにしたので、その調整時間を短縮できる。可変抵抗の調整次に、図1に示す制御回路5が行う可変抵抗Rcの調整の手順について、図10を参照して説明する。この調整例では、A/D変換回路3のデジタル出力であるADCコードを12ビットとして説明する。ステップS11では、可変抵抗Rcの抵抗値を最大値に設定する。ステップS12では、図8に示す手順によりオフセット調整用キャパシタCcのオフセット容量コードCを調整し、この調整したオフセット容量コードCを記憶するステップS13。ステップS14では、パネル容量値を測定し、ADCコードを取得する。ステップS15では、その取得したADCコードが2048付近であるか否かを判定する。この判定の結果、ADCコードが2048付近であると判定された場合にはYes、ステップS16に進む。ステップS16では、可変抵抗Rcの抵抗値を1ステップだけ減らすように可変抵抗Rcに係るスイッチを制御し、ステップS14に戻る。その後、ステップS15において、ADCコードが2048付近でないと判定された場合にはNo、ステップS17に進む。ステップS17では、可変抵抗Rcの抵抗値を1ステップだけ増やすように制御する。ステップS18では、その調整された可変抵抗Rcの抵抗値を図1に示すメモリ6に記憶し、可変抵抗Rcの調整を終了する。このような手順により、可変抵抗Rcの抵抗値の調整を行うようにしたので、この実施形態をタッチパネルの電極間の静電容量の検出に適用する場合には、その検出速度特性を最大限引き出すことができる。以上のように、この実施形態では、オフセット調整用キャパシタCcと可変抵抗Rcを含む可変調整回路4を備えるようにしたので、被測定キャパシタCsの測定精度の向上を図ることができる。さらに、検出速度特性の向上を図ることができる。実施形態の適用例この実施形態は、測定対象となる被測定キャパシタCsは、特に問わないが、タッチセンサのタッチパネル上の駆動ラインと検出ラインとの間の交差部に形成される静電容量容量結合の測定に適用することができる。このため、この実施形態は、タッチセンサの信号処理回路に適用することができる。この場合には、該当タッチパネルのタッチ検出の精度と速度特性を最大限引き出すことができる。