電力変換装置本体部を備え、前記電力変換装置本体部は、前記電力変換装置本体部内に間隔を隔てて配置された第1導電板および第2導電板と、前記第1導電板の表面上に配置される第1電力変換用半導体素子と、前記第2導電板の表面上に配置され、前記第1電力変換用半導体素子と電気的に接続される第2電力変換用半導体素子と、前記電力変換装置本体部の内部において、前記第1電力変換用半導体素子と前記第2電力変換用半導体素子との間に前記第1導電板と前記第2導電板とに接続するように配置され、サージ電圧を抑制するためのコンデンサとを含む、電力変換装置。前記コンデンサは、前記第1電力変換用半導体素子と前記第2電力変換用半導体素子との間に前記第1導電板と前記第2導電板とに直接接続するように配置されている、請求項1に記載の電力変換装置。前記コンデンサは、前記第1電力変換用半導体素子と前記第2電力変換用半導体素子との間に前記第1導電板と前記第2導電板とに跨るように配置されている、請求項1または2に記載の電力変換装置。前記第1電力変換用半導体素子の一方電極と、前記第2電力変換用半導体素子の一方電極とが互いに電気的に接続され、前記コンデンサは、前記第1導電板を介して前記第1電力変換用半導体素子の他方電極に電気的に接続されるとともに、前記第2導電板を介して前記第2電力変換用半導体素子の他方電極に電気的に接続されている、請求項1~3のいずれか1項に記載の電力変換装置。前記電力変換装置本体部は、表面に前記第1導電板および前記第2導電板が形成され、裏面に裏面側導電板が形成される絶縁基板をさらに含み、前記第2導電板は、前記第2電力変換用半導体素子が形成される素子側第2導電板と、負側入出力端子が形成される端子側第2導電板とを含み、前記コンデンサは、前記第1導電板と前記端子側第2導電板とに直接接続するように配置されている、請求項1~4のいずれか1項に記載の電力変換装置。前記第1電力変換用半導体素子および前記第2電力変換用半導体素子の前記第1導電板および前記第2導電板とは反対側において、前記第1電力変換用半導体素子および前記第2電力変換用半導体素子に電気的に接続される配線基板をさらに備え、前記コンデンサは、前記電力変換装置本体部の内部の前記配線基板と反対側において、前記第1導電板および前記第2導電板に直接接続するように配置されている、請求項5に記載の電力変換装置。前記電力変換装置本体部は、表面に前記第1導電板および前記第2導電板が形成され、裏面に裏面側導電板が形成される第1絶縁基板と、前記第1絶縁基板との間に前記第1電力変換用半導体素子および前記第2電力変換用半導体素子を挟んで前記第1絶縁基板に対向するように配置される第2絶縁基板とをさらに含み、前記コンデンサは、前記第1絶縁基板側において、前記第1導電板と前記第2導電板とに直接接続するように配置されている、請求項1~4のいずれか1項に記載の電力変換装置。前記第1電力変換用半導体素子および前記第2電力変換用半導体素子は、電圧駆動型トランジスタ素子を含み、前記コンデンサは、前記電力変換装置本体部の内部において、前記第1導電板に形成される前記電圧駆動型トランジスタ素子と前記第2導電板に形成される前記電圧駆動型トランジスタ素子との間に前記第1導電板と前記第2導電板とに直接接続するように配置されている、請求項1~7のいずれか1項に記載の電力変換装置。前記第1電力変換用半導体素子および前記第2電力変換用半導体素子は、前記電圧駆動型トランジスタ素子に並列接続される還流ダイオード素子を含み、前記コンデンサは、前記電力変換装置本体部の内部において、前記第1導電板に形成される前記還流ダイオード素子と前記第2導電板に形成される前記還流ダイオード素子との間に前記第1導電板と前記第2導電板とに直接接続するように配置されている、請求項8に記載の電力変換装置。しかしながら、上記特許文献1に記載の半導体装置では、IGBT電力変換用半導体素子がスイッチングされる際に、サージ電圧が発生することにより、電力変換用半導体素子が破壊される場合があるという問題点がある。また、一般に、上記のような従来の電力変換装置では、装置全体の配線インダクタンスを小さくすることが望まれている。この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、サージ電圧に起因する電力変換用半導体素子の破壊を抑制しながら、装置全体の配線インダクタンスを小さくすることが可能な電力変換装置を提供することである。以下、本発明の実施形態を図面に基づいて説明する。第1実施形態まず、図1~図3を参照して、本発明の第1実施形態によるパワーモジュール100の構成について説明する。なお、パワーモジュール100は、本発明の電力変換装置の一例である。図1に示すように、本発明の第1実施形態によるパワーモジュール100は、3つのパワーモジュール本体部100a、100bおよび100cと、配線基板200とにより構成されている。なお、パワーモジュール本体部100a、100bおよび100cは、それぞれ、本発明の電力変換装置本体部の一例である。パワーモジュール100は、モータなどに接続される3相インバータ回路を構成している。このパワーモジュール100を構成するパワーモジュール本体部100a、100bおよび100cのそれぞれの矢印X1方向側の部分は、3相インバータ回路の上側アームP側として機能する。また、パワーモジュール本体部100a、100bおよび100cのそれぞれの矢印X2方向側の部分は、3相インバータ回路の下側アームN側として機能する。なお、パワーモジュール本体部100a、100bおよび100cは、それぞれ、U相、V相、W相の電力変換を行うものとする。また、パワーモジュール本体部100a、100bおよび100cは、それぞれ、略同様の構成を有しているので、以下では、主としてパワーモジュール本体部100aについて説明する。図2に示すように、配線基板200の内部には、導電性の金属板からなるP相ブスバ200a、U相ブスバ200bおよびN相ブスバ200cが設けられている。また、図1に示すように、これらのP相ブスバ200a、U相ブスバ200bおよびN相ブスバ200cの一部は、パワーモジュール本体部100aの後述するP側端子接続部10a、U相端子接続部11cおよびN側端子接続部12bに対応するように配線基板200の下面矢印Z2方向側の面から露出している。なお、配線基板200の内部には、パワーモジュール本体部100bおよび100cの後述するV相端子接続部およびW相端子接続部に対応するように、V相ブスバおよびW層ブスバが設けられている。パワーモジュール本体部100aは、パワーモジュール本体部100aの上面矢印Z1方向側の面において配線基板200に電気的に接続されるように構成されている。具体的には、図1~図3に示すように、パワーモジュール本体部100aの後述するP側端子接続部10a、U相端子接続部11cおよびN側端子接続部12b細かい点状の網掛け部参照と、配線基板200のP相ブスバ200a、U相ブスバ200bおよびN相ブスバ200cの配線基板200の下面矢印Z2方向側の面から露出した部分とがバンプ電極300を介して接合されるように構成されている。また、図3に示すように、パワーモジュール本体部100aと配線基板200とは、所定の距離空間を隔てて配置されるように構成されている。この空間には、たとえば、熱伝導性を有する樹脂などが充填される。これにより、パワーモジュール100の放熱性を高めながら、パワーモジュール本体部100a、パワーモジュール本体部100bおよびパワーモジュール本体部100cと、配線基板200とを固定することが可能になる。また、樹脂により、パワーモジュール本体部100aと配線基板200とを接続するP相ブスバ200a、N相ブスバ200c、U相ブスバ200bが腐食するのを抑制することが可能になる。なお、樹脂の代わりに、熱伝導性のコンパウンドを用いてもよい。次に、図4~図11を参照して、本発明の第1実施形態によるパワーモジュール本体部100aの詳細な構成について説明する。図4~図10に示すように、パワーモジュール本体部100aには、金属板1と、絶縁基板2と、P側導電板3と、第1N側導電板4aと、第2N側導電板4bと、2つのP側半導体素子5と、2つのN側半導体素子6と、4つの柱状電極7と、2つのP側制御端子8と、2つのN側制御端子9と、P側端子10と、U相端子11と、N側端子12と、スナバコンデンサ13とが設けられている。なお、金属板1は、本発明の裏面側電極の一例である。また、P側導電板3は、本発明の第1導電板の一例である。また、第1N側導電板4aは、本発明の第2導電板および素子側第2導電板の一例である。また、第2N側導電板4bは、本発明の第2導電板および端子側第2導電板の一例である。また、柱状電極7は、本発明の電極用導体の一例である。また、N側端子12は、本発明の負側入出力端子の一例である。また、スナバコンデンサ13は、本発明のコンデンサの一例である。また、パワーモジュール本体部100aのP側導電板3と、第1N側導電板4aと、第2N側導電板4bと、P側半導体素子5と、N側半導体素子6と、柱状電極7と、スナバコンデンサ13とは、樹脂などからなるケース14に覆われている。また、P側端子10と、U相端子11と、N側端子12とは、ケース14の上面矢印Z1方向側の面から露出している。また、金属板1、P側導電板3、第1N側導電板4aおよび第2N側導電板4bは、銅などの金属からなる。また、絶縁基板2は、セラミックなどの絶縁物からなる。このパワーモジュール本体部100aでは、金属板1、絶縁基板2およびP側導電板3により、P側の絶縁回路基板が構成され、金属板1、絶縁基板2、第1N側導電板4aおよび第2N側導電板4bにより、N側の絶縁回路基板が構成されている。なお、P側半導体素子5は、本発明の第1電力変換用半導体素子の一例である。また、N側半導体素子6は、本発明の第2電力変換用半導体素子の一例である。2つのP側半導体素子5は、1つのP側トランジスタ素子5aと、1つのP側ダイオード素子5bとにより構成されている。このP側トランジスタ素子5aは、たとえば、MOSFET電界効果型トランジスタである。また、P側ダイオード素子5bは、たとえば、SBDショットキーバリアダイオードである。なお、P側ダイオード素子5bは、還流ダイオードとしての機能を有する。図11に示すように、P側トランジスタ素子5aと、P側ダイオード素子5bとは、電気的に並列に接続されている。具体的には、P側ダイオード素子5bのカソード電極は、P側トランジスタ素子5aのドレイン電極に電気的に接続されている。また、P側ダイオード素子5bのアノード電極は、P側トランジスタ素子5aのソース電極に電気的に接続されている。なお、P側トランジスタ素子5aは、本発明の電圧駆動型トランジスタ素子の一例である。また、P側ダイオード素子5bは、本発明の還流ダイオード素子の一例である。P側トランジスタ素子5aのドレイン電極およびP側ダイオード素子5bのカソード電極は、P側導電板3に電気的に接続されている。図10に示すように、P側トランジスタ素子5aおよびP側ダイオード素子5bの下面矢印Z2方向側の面は、半田からなる接合材15を介してP側導電板3の上面矢印Z1方向側の面に接合されている。なお、P側トランジスタ素子5aおよびP側ダイオード素子5bは、P側導電板3の表面においてY方向に所定の間隔を隔てて並んで配置されている。また、P側トランジスタ素子5aは、P側ダイオード素子5bよりも矢印Y1方向側に配置されている。なお、半田からなる接合材15の代わりに、Agナノペーストからなる接合材を用いてもよい。同様に、2つのN側半導体素子6は、1つのN側トランジスタ素子6aと、1つのN側ダイオード素子6bとにより構成されている。このN側ダイオード素子6bは、還流ダイオードとしての機能を有する。図11に示すように、N側トランジスタ素子6aと、N側ダイオード素子6bとは、電気的に並列に接続されている。具体的には、N側ダイオード素子6bのカソード電極は、N側トランジスタ素子6aのドレイン電極に電気的に接続されている。また、N側ダイオード素子6bのアノード電極は、N側トランジスタ素子6aのソース電極に電気的に接続されている。なお、N側トランジスタ素子6aは、本発明の電圧駆動型トランジスタ素子の一例である。また、N側ダイオード素子6bは、本発明の還流ダイオード素子の一例である。図10に示すように、N側トランジスタ素子6aおよびN側ダイオード素子6bは、第1N側導電板4aの上面矢印Z1方向側の面においてY方向に並んで配置されている。また、N側トランジスタ素子6aは、N側ダイオード素子6bよりも矢印Y1方向側に配置されている。なお、P側トランジスタ素子5aおよびN側トランジスタ素子6aと、P側ダイオード素子5bおよびN側ダイオード素子6bとは、それぞれ、X方向に並んで配置されている。また、P側トランジスタ素子5aおよびP側ダイオード素子5bは、N側トランジスタ素子6aおよびN側ダイオード素子6bよりも矢印X1方向側に配置されている。2つのP側制御端子8は、それぞれ、P側トランジスタ素子5aの上面矢印Z1方向側の面に設けられたゲート電極およびソース電極に対してワイヤボンディングによりワイヤ8aを介して接続されている。同様に、2つのN側制御端子9は、それぞれ、N側トランジスタ素子6aの上面に設けられたゲート電極およびソース電極に対してワイヤボンディングによりワイヤ9aを介して接続されている。これら2つのP側制御端子8および2つのN側制御端子9は、パワーモジュール本体部100aのケース14の矢印Y1方向側の側面から矢印Y1方向側に突出している。P側端子10は、接合材15を介してP側導電板3の上面矢印Z1方向側の面に接合されるように構成されている。また、P側端子10は、P側導電板3を介してP側トランジスタ素子5aのドレイン電極およびP側ダイオード素子5bのカソード電極に電気的に接続されるように構成されている。なお、P側端子10は、Z方向に延びる柱状に形成されている。U相端子11は、U相端子部11aと、P側-N側接続用電極部11bとにより構成されている。図10に示すように、U相端子部11aは、X方向およびY方向に延びる平板状に形成されている。また、P側-N側接続用電極部11bは、Y方向およびZ方向に延びる柱状に形成されている。U相端子部11aは、P側トランジスタ素子5aおよびP側ダイオード素子5bのそれぞれの上面矢印Z1方向側の面に接合材15を介して接合された2つの柱状電極7の上面に接合されるように構成されている。また、U相端子部11aは、2つの柱状電極7を介して、P側トランジスタ素子5aのソース電極およびP側ダイオード素子5bのアノード電極に対して電気的に接続されるように構成されている。なお、柱状電極7は、上端面が略平坦に形成されるZ方向に延びる柱状に形成されている。P側-N側接続用電極部11bは、接合材15を介して第1N側導電板4aの上面矢印Z1方向側の面に接合されるように構成されている。このP側-N側接続用電極部11bは、U相端子部11aに接続されるP側半導体素子5P側トランジスタ素子5aおよびP側ダイオード素子5bと、第1N側導電板4aに接続されるN側半導体素子6N側トランジスタ素子6aおよびN側ダイオード素子6bとを電気的に接続するために設けられている。具体的には、P側トランジスタ素子5aのソース電極およびP側ダイオード素子5bのアノード電極と、N側トランジスタ素子6aのドレイン電極およびN側ダイオード素子6bのカソード電極とがP側-N側接続用電極部11bにより電気的に接続される。N側端子12は、X方向およびY方向に延びる平板状に形成されており、接続電極12aを介して、第2N側導電板4bの上面矢印Z1方向側の面に接合されている。また、N側端子12は、N側トランジスタ素子6aおよびN側ダイオード素子6bのそれぞれの上面矢印Z1方向側の面に接合材15を介して接合された2つの柱状電極7の上面に接合されるように構成されている。また、N側端子12は、2つの柱状電極7を介してN側トランジスタ素子6aのソース電極およびN側ダイオード素子6bのアノード電極に対して電気的に接続されるように構成されている。また、P側端子10、U相端子11およびN側端子12の上面矢印Z1方向側の面には、それぞれ、P側端子接続部10a、U相端子接続部11cおよびN側端子接続部12b図1、図4および図10の細かい点状の網掛け部参照が設けられている。これらのP側端子接続部10a、U相端子接続部11cおよびN側端子接続部12bは、配線基板200との電気的接続をとるために設けられている。また、これらのP側端子接続部10a、U相端子接続部11cおよびN側端子接続部12bは、パワーモジュール本体部100aと配線基板200との間で流入および流出する電流の流入口および流出口として機能する。なお、上記したP側端子接続部10a、U相端子接続部11cおよびN側端子接続部12bに対応するように、パワーモジュール本体部100bにはP側端子接続部、V相端子接続部およびN側端子接続部が設けられ、パワーモジュール本体部100cにはP側端子接続部、W相端子接続部およびN側端子接続部が設けられている。ここで、第1実施形態では、P側導電板3と第2N側導電板4bとに直接接続されるように、スナバコンデンサ13が設けられている。また、スナバコンデンサ13は、P側導電板3と第2N側導電板4bとに跨るように配置されている。なお、スナバコンデンサ13の矢印X1方向の端部、および、矢印X2方向の端部には、それぞれ、電極13aが設けられている。また、スナバコンデンサ13の電極13aの間の部分13bは、セラミックから構成されている。そして、電極13aと、P側導電板3および第2N側導電板4bとが半田13cにより接合されている。これにより、スナバコンデンサ13は、P側トランジスタ素子5aのドレイン電極と、N側トランジスタ素子6aのソース電極に電気的に接続される。また、スナバコンデンサ13は、P側ダイオード素子5bのカソード電極と、N側ダイオード素子6bのアノード電極に電気的に接続される。なお、スナバコンデンサ13は、P側トランジスタ素子5aやN側トランジスタ素子6aがスイッチングされる際に発生するサージ電圧を抑制する機能を有する。なお、半田13cの代わりに、Agナノペーストからなる接合材を用いてもよい。また、第1実施形態では、スナバコンデンサ13は、平面的に見て上方から見て、柱状電極7に囲まれた領域に配置されている。また、スナバコンデンサ13は、パワーモジュール本体部100aの内部の配線基板200図1参照と反対側において、P側導電板3および第2N側導電板4bに配線を介さずに直接接続するように配置されている。次に、図12~図15を参照して、パワーモジュール本体部がスイッチングされる際に発生するサージ電圧の抑制について行ったシミュレーションについて説明する。このシミュレーションでは、図12に示すように、第1実施形態によるパワーモジュール本体部100a点線に、直流電源21と、電解コンデンサ22と、ゲート回路23と、負荷用リアクトル24とを接続したチョッパ回路25を仮定した。直流電源21は、パワーモジュール本体部100aのP側端子10とN側端子12とに接続されている。また、電解コンデンサ22は、直流電源21とP側端子10との間、および、直流電源21とN側端子12との間に接続されている。ゲート回路23は、N側制御端子9に接続されている。そして、このチョッパ回路25において、パワーモジュール本体部100aのN側端子12に流れるソース電流Isをシミュレーションにより求めた。また、パワーモジュール本体部100aのN側端子12と、U相端子11との間の電圧Vdsをシミュレーションにより求めた。また、比較例として、図13に示すように、2つのパワーモジュール本体部800aおよび800b点線に、直流電源21と、電解コンデンサ22と、ゲート回路23とを接続したチョッパ回路801を仮定した。なお、比較例によるパワーモジュール本体部800a800bには、1つのP側トランジスタ素子802N側トランジスタ素子804と、1つのP側ダイオード素子803N側ダイオード素子805とが設けられる。また、チョッパ回路801には、パワーモジュール本体部800aのP側端子806と、パワーモジュール本体部800bのN側端子807との間にスナバコンデンサ808が設けられている。そして、このチョッパ回路801において、パワーモジュール本体部800bのN側端子807に流れるソース電流Isをシミュレーションにより求めた。また、パワーモジュール本体部800bのN側端子807と、U相端子809との間の電圧Vdsをシミュレーションにより求めた。なお、このシミュレーションでは、直流電源21の電圧を300Vと仮定し、パワーモジュール本体部がオン状態の際のソース電流Isを200Aと仮定した。また、キャリア周波数PWM制御の際、インバータで出力電圧のパルス幅を決めるための変調波の周波数を100kHzと仮定した。また、比較例によるパワーモジュール本体部800aおよび800bの内部の配線インダクタンスを7.426nHと仮定するとともに、第1実施形態によるパワーモジュール本体部100aの内部の配線インダクタンスを3.0898nHと仮定した。なお、第1実施形態によるパワーモジュール本体部100aでは、1つのパワーモジュール本体部100aの内部にP側トランジスタ素子5a、P側ダイオード素子5b、N側トランジスタ素子6a、および、N側ダイオード素子6bが設けられる一方、比較例によるパワーモジュール本体部800aおよび800bでは、P側トランジスタ素子802およびP側ダイオード素子803と、N側トランジスタ素子804およびN側ダイオード素子805とが別個のパワーモジュール本体部に設けられている。このため、比較例によるパワーモジュール本体部800aおよび800bの内部の配線インダクタンスを、第1実施形態によるパワーモジュール本体部100aの内部の配線インダクタンスよりも大きくした。図14は、比較例によるシミュレーションの結果を示している。縦軸は、電圧Vと、ソース電流IsAを表わし、横軸は、時間を表わしている。そして、このシミュレーションにより、パワーモジュール本体部800aおよび800bをオン状態からオフ状態にした場合に、配線インダクタンスに蓄積されていたエネルギが、図13に示す閉回路1点鎖線、LC回路の中で共振した結果、サージ電圧が発生するとともに、リンギングパルス状などの急峻な変化をする信号が、回路網を通過したときに生じる波状の波形が発生することが判明した。また、図15は、第1実施形態によるシミュレーションの結果を示している。そして、このシミュレーションにより、パワーモジュール本体部100aをオン状態からオフ状態にした場合に、配線インダクタンスに蓄積されていたエネルギが、図12に示す閉回路1点鎖線、LC回路の中で共振した結果、サージ電圧が発生するとともに、リンギングが発生することが判明した。なお、図14に示す比較例によるシミュレーションにおけるリンギングは、パワーモジュール本体部800aおよび800bがオフ状態にされてから、0.775μs=239.2-238.425後に終了した一方、図15に示す第1実施形態によるシミュレーションにおけるリンギングは、パワーモジュール本体部100aがオフ状態にされてから、0.3μs=238.53-238.23後に終了することが判明した。すなわち、示す第1実施形態によるシミュレーションにおけるリンギングの方が早く終了することが確認された。また、サージ電圧の最大値は、図14に示す比較例では、375Vになる一方、図15に示す第1実施形態では、339Vになることが判明した。すなわち、第1実施形態では、サージ電圧が減少することが確認された。これは、第1実施形態の配線インダクタンス3.0898nHが、比較例の配線インダクタンス7.426nHよりも小さいので、サージ電圧が減少したと考えられる。なお、第1実施形態比較例において、スナバコンデンサ13808を設けない場合では、サージ電圧の最大値は、比較例によるサージ電圧の最大値375Vよりもさらに大きくなる。第1実施形態では、上記のように、P側導電板3の表面上に配置されるP側半導体素子5と、第2N側導電板4bの表面上に配置され、P側半導体素子5と電気的に接続されるN側半導体素子6とをパワーモジュール本体部100aに設けることによって、P側半導体素子5とN側半導体素子6とが、それぞれ、異なる2つのパワーモジュール本体部に別個に設けられる場合と比べて、P側半導体素子5とN側半導体素子6との間の距離を小さくすることができるので、P側半導体素子5とN側半導体素子6との間の配線インダクタンスを小さくすることができる。また、パワーモジュール本体部100aの内部において、P側半導体素子5とN側半導体素子6との間にP側導電板3と第2N側導電板4bとに接続するようにスナバコンデンサ13を設けることによって、サージ電圧に起因するP側半導体素子5およびN側半導体素子6の破壊を抑制することができるとともに、スナバコンデンサ13がパワーモジュール本体部100aの外部の基板などに設けられる場合と比べて、P側半導体素子5およびN側半導体素子6とスナバコンデンサ13との間の距離が小さくなるので、P側半導体素子5およびN側半導体素子6とスナバコンデンサ13との間の配線インダクタンスを小さくすることができる。また、第1実施形態では、上記のように、スナバコンデンサ13を、P側半導体素子5とN側半導体素子6との間にP側導電板3と第2N側導電板4bとに直接接続するように配置する。これにより、スナバコンデンサ13が配線などを介して配置される場合と比べて、スナバコンデンサ13とP側導電板3および第2N側導電板4bとの間の配線インダクタンスを小さくすることができる。また、第1実施形態では、上記のように、スナバコンデンサ13を、P側半導体素子5とN側半導体素子6との間にP側導電板3と第2N側導電板4bとに跨るように配置する。これにより、スナバコンデンサ13とP側導電板3とを容易に直接接続することができるとともに、スナバコンデンサ13と第2N側導電板4bとを容易に直接接続することができる。また、第1実施形態では、上記のように、P側半導体素子5のソース電極と、N側半導体素子6のドレイン電極とを互いに電気的に接続し、スナバコンデンサ13を、P側導電板3を介してP側半導体素子5のドレイン電極に電気的に接続するとともに、第2N側導電板4bを介してN側半導体素子6のソース電極に電気的に接続する。これにより、P側半導体素子5およびN側半導体素子6のスイッチング時に生じるサージ電圧を、スナバコンデンサ13により抑制することができる。また、第1実施形態では、上記のように、パワーモジュール本体部100aが、P側導電板3の表面上に形成されるP側半導体素子5と、第1N側導電板4aの表面上に形成されるN側半導体素子6との表面上に形成され、上方に延びる柱状を有するとともに、柱状の上端面が略平坦に形成されている柱状電極7を含み、スナバコンデンサ13を、平面的に見て、柱状電極7に囲まれた領域に配置する。これにより、スナバコンデンサ13が柱状電極7に囲まれた領域の外に配置されている場合と異なり、パワーモジュール本体部100aが大きくなるのを抑制することができる。また、柱状電極7を上方に延びる柱状を有するとともに、柱状の上端面を略平坦に形成することにより、電極がたとえば細いワイヤ状である場合と異なり、配線インダクタンスを小さくすることができる。その結果、配線インダクタンスが大きいことに起因して、P側半導体素子5およびN側半導体素子6が高速に動作できなくなるのを抑制することができる。また、柱形状の柱状電極7により、細いワイヤー状の電極を用いる場合よりも放熱量を増加させることができるので、放熱性を向上させることができる。また、第1実施形態では、上記のように、パワーモジュール本体部100aが、表面にP側導電板3、第1N側導電板4aおよび第2N側導電板4bが形成され、裏面に金属板1が形成される絶縁基板2を含み、スナバコンデンサ13を、P側導電板3と第2N側導電板4bとを直接接続するように配置する。これにより、P側導電板3、第1N側導電板4a、第2N側導電板4bおよびスナバコンデンサ13が、1つの絶縁基板2の表面上に形成されるので、P側導電板3、第1N側導電板4a、第2N側導電板4bおよびスナバコンデンサ13が、それぞれ、異なる絶縁基板に形成される場合と異なり、パワーモジュール本体部100aが大きくなるのを抑制することができる。また、第1実施形態では、上記のように、スナバコンデンサ13を、パワーモジュール本体部100aの内部の配線基板200と反対側において、P側導電板3および第2N側導電板4bに直接接続するように配置する。これにより、スナバコンデンサ13が、P側導電板3および第2N側導電板4b側に配置されるので、スナバコンデンサ13と、P側導電板3および第2N側導電板4bとの間の距離が小さくなる。これにより、スナバコンデンサ13と、P側導電板3および第2N側導電板4bとの間の配線インダクタンスを小さくすることができる。第2実施形態次に、図16~図20を参照して、第2実施形態のパワーモジュール本体部101について説明する。この第2実施形態では、上記1つの絶縁基板の表面上に、P側半導体素子とN側半導体素子とが設けられる上記第1実施形態と異なり、2つの絶縁基板に挟まれるようにP側半導体素子とN側半導体素子とが設けられている。図16、図18~図20に示すように、パワーモジュール本体部101では、絶縁基板112aと絶縁基板112bとが対向するように配置されている。絶縁基板112aには、金属板111aと、絶縁基板112aと、P側導電板113と、第1N側導電板114aと、2つのP側半導体素子115と、2つの柱状電極117と、2つのP側制御端子118と、P側端子120と、N側端子122と、スナバコンデンサ123とが設けられている。また、金属板111aは、接地されている。なお、金属板111aは、本発明の裏面側電極の一例である。また、絶縁基板112aおよび絶縁基板112bは、それぞれ、本発明の第1絶縁基板および第2絶縁基板の一例である。また、P側導電板113は、本発明の第1導電板の一例である。また、第1N側導電板114aは、本発明の第2導電板の一例である。また、柱状電極117は、本発明の電極用導体の一例である。また、N側端子122は、本発明の負側入出力端子の一例である。また、スナバコンデンサ123は、本発明のコンデンサの一例である。また、図17~図20に示すように、パワーモジュール本体部101の絶縁基板112bには、金属板111bと、第2N側導電板114bと、2つのN側半導体素子116と、2つの柱状電極117と、2のN側制御端子119と、U相端子121とが設けられている。また、金属板111bは、上記金属板111aと異なり、接地図18および図19参照されない。これにより、金属板111aおよび金属板111bの両方が接地されている場合と異なり、U相端子121と接地アースとの間の浮遊容量が小さくなる。その結果、コモンモードノイズを低減することが可能となる。また、金属板111a、P側導電板113、第1N側導電板114a、金属板111bおよび第2N側導電板114bは、銅などの金属からなる。また、絶縁基板112aおよび112bは、セラミックなどの絶縁物からなる。このパワーモジュール本体部101では、金属板111a、絶縁基板112aおよびP側導電板113により、P側の絶縁回路基板が構成され、金属板111a、絶縁基板112a、第1N側導電板114aにより、N側の絶縁回路基板が構成されている。また、金属板111b、絶縁基板112b、第2N側導電板114bにより、N側の絶縁回路基板が構成されている。なお、P側半導体素子115は、本発明の第1電力変換用半導体素子の一例である。また、N側半導体素子116は、本発明の第2電力変換用半導体素子の一例である。図16に示すように、2つのP側半導体素子115は、1つのP側トランジスタ素子115aと、1つのP側ダイオード素子115bとにより構成されている。このP側トランジスタ素子115aは、たとえば、MOSFET電界効果型トランジスタである。また、P側ダイオード素子115bは、たとえば、SBDショットキーバリアダイオードである。なお、P側ダイオード素子115bは、還流ダイオードとしての機能を有する。図11に示す上記第1実施形態と同様に、P側トランジスタ素子115aと、P側ダイオード素子115bとは、電気的に並列に接続されている。具体的には、P側ダイオード素子115bのカソード電極は、P側トランジスタ素子115aのドレイン電極に電気的に接続されている。また、P側ダイオード素子115bのアノード電極は、P側トランジスタ素子115aのソース電極に電気的に接続されている。なお、P側トランジスタ素子115aは、本発明の電圧駆動型トランジスタ素子の一例である。また、P側ダイオード素子115bは、本発明の還流ダイオード素子の一例である。P側トランジスタ素子115aのドレイン電極およびP側ダイオード素子115bのカソード電極は、P側導電板113に電気的に接続されている。図20に示すように、P側トランジスタ素子115aおよびP側ダイオード素子115bの下面矢印Z2方向側の面は、半田からなる接合材125を介してP側導電板113の上面矢印Z1方向側の面に接合されている。なお、P側トランジスタ素子115aおよびP側ダイオード素子115bは、P側導電板113の表面においてY方向に所定の間隔を隔てて並んで配置されている。また、P側トランジスタ素子115aは、P側ダイオード素子115bよりも矢印Y2方向側に配置されている。なお、半田からなる接合材125の代わりに、Agナノペーストからなる接合材を用いてもよい。同様に、図17に示すように、2つのN側半導体素子116は、1つのN側トランジスタ素子116aと、1つのN側ダイオード素子116bとにより構成されている。このN側ダイオード素子116bは、還流ダイオードとしての機能を有する。図11に示す上記第1実施形態と同様に、N側トランジスタ素子116aと、N側ダイオード素子116bとは、電気的に並列に接続されている。具体的には、N側ダイオード素子116bのカソード電極は、N側トランジスタ素子116aのドレイン電極に電気的に接続されている。また、N側ダイオード素子116bのアノード電極は、N側トランジスタ素子116aのソース電極に電気的に接続されている。なお、N側トランジスタ素子116aは、本発明の電圧駆動型トランジスタ素子の一例である。また、N側ダイオード素子116bは、本発明の還流ダイオード素子の一例である。図20に示すように、N側トランジスタ素子116aおよびN側ダイオード素子116bは、第2N側導電板114bの上面矢印Z2方向側の面においてY方向に並んで配置されている。また、N側トランジスタ素子116aは、N側ダイオード素子116bよりも矢印Y2方向側に配置されている。なお、絶縁基板112aと絶縁基板112bとが対向するように配置された状態では、P側トランジスタ素子115aおよびN側トランジスタ素子116aと、P側ダイオード素子115bおよびN側ダイオード素子116bとは、それぞれ、X方向に並んで配置されている。また、P側トランジスタ素子115aおよびP側ダイオード素子115bは、N側トランジスタ素子116aおよびN側ダイオード素子116bよりも矢印X1方向側に配置されている。図16に示すように、2つのP側制御端子118は、それぞれ、P側トランジスタ素子115aの上面矢印Z1方向側の面に設けられたゲート電極およびソース電極に対してワイヤボンディングによりワイヤ118aを介して接続されている。同様に、図17に示すように、2つのN側制御端子119は、それぞれ、N側トランジスタ素子116aの上面に設けられたゲート電極およびソース電極に対してワイヤボンディングによりワイヤ119aを介して接続されている。図16に示すように、P側端子120は、P側導電板113の上面矢印Z1方向側の面に接合されるように構成されている。また、P側端子120は、P側導電板113を介してP側トランジスタ素子115aのドレイン電極およびP側ダイオード素子115bのカソード電極に電気的に接続されるように構成されている。なお、P側端子120は、X方向およびY方向に延びる平板状に形成されている。また、N側端子122は、第1N側導電板114aの上面矢印Z1方向側の面に接合されるように構成されている。また、N側端子122は、絶縁基板112aと絶縁基板112bとが対向するように配置された状態では、第1N側導電板114aを介してN側トランジスタ素子116aのソース電極およびN側ダイオード素子116bのアノード電極に電気的に接続されるように構成されている。なお、N側端子122は、X方向およびY方向に延びる平板状に形成されている。図17に示すように、U相端子121は、第2N側導電板114bの上面矢印Z2方向側の面に接合されるように構成されている。また、U相端子121は、第2N側導電板114bを介してN側トランジスタ素子116aのドレイン電極およびN側ダイオード素子116bのカソード電極に電気的に接続されるように構成されている。なお、U相端子121は、X方向およびY方向に延びる平板状に形成されている。また、P側端子120、N側端子122およびU相端子121は、図示しない配線基板との電気的接続をとるために設けられている。また、これらのP側端子120、N側端子122およびU相端子121は、パワーモジュール本体部101と配線基板との間で流入および流出する電流の流入口および流出口として機能する。ここで、第2実施形態では、図16に示すように、絶縁基板112a側に設けられるP側導電板113と第1N側導電板114aとに配線を介さずに直接接続するようにスナバコンデンサ123が配置されている。また、スナバコンデンサ123は、P側導電板113と第1N側導電板114aとに跨るように配置されている。なお、スナバコンデンサ123の矢印X1方向の端部、および、矢印X2方向の端部には、それぞれ、電極123aが設けられている。また、スナバコンデンサ123の電極123aの間の部分123bは、セラミックから構成されている。そして、電極123aと、P側導電板113および第1N側導電板114aとが半田123cにより接合されている。これにより、絶縁基板112aと絶縁基板112bとが対向するように配置された状態では、スナバコンデンサ123は、P側トランジスタ素子115aのドレイン電極と、N側トランジスタ素子116aのソース電極に電気的に接続される。また、スナバコンデンサ123は、P側ダイオード素子115bのカソード電極と、N側ダイオード素子116bのアノード電極に電気的に接続される。なお、パワーモジュール本体部101は、U相の電力変換が行われる。また、V相、W相の電力変換を行うパワーモジュール本体部もパワーモジュール本体部101と略同様の構成を有している。第2実施形態では、上記のように、パワーモジュール本体部101が、表面にP側導電板113および第1N側導電板114aが形成され、裏面に金属板111aが形成される絶縁基板112aと、絶縁基板112bとの間にP側半導体素子115およびN側半導体素子116を挟んで絶縁基板112aに対向するように配置される絶縁基板112bとを含み、スナバコンデンサ123を、絶縁基板112a側において、P側導電板113と第1N側導電板114aとに直接接続するように配置する。これにより、スナバコンデンサ123が、P側導電板113および第1N側導電板114a側に配置されるので、スナバコンデンサ123と、P側導電板113および第1N側導電板114aとの間の距離が小さくなる。これにより、スナバコンデンサ123と、P側導電板113および第1N側導電板114aとの間の配線インダクタンスを小さくすることができる。なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。たとえば、上記第1および第2実施形態では、本発明の電力変換用半導体素子としてMOSFET電界効果型トランジスタおよびSBDショットキーバリアダイオードを用いる例を示したが、本発明はこれに限らない。本発明では、電力変換用半導体素子であれば、MOSFETおよびSBD以外の半導体素子を用いてもよい。また、上記第1および第2実施形態では、本発明の電圧駆動型トランジスタとしてMOSFETを用いる例を示したが、本発明はこれに限らない。本発明では、電圧駆動型トランジスタであれば、IGBT絶縁ゲートバイポーラトランジスタなどのその他のトランジスタを用いてもよい。また、上記第1および第2実施形態では、還流ダイオードとして、SBDを用いる例を示したが、本発明はこれに限らない。本発明では、還流ダイオードであれば、FRDファーストリカバリーダイオードなどのその他のダイオードを用いてもよい。また、上記第1および第2実施形態では、パワーモジュール本体部のP側およびN側のそれぞれに、MOSFETとSBDとを1セットずつ配置する例を示したが、本発明はこれに限らない。本発明では、パワーモジュール本体部のP側およびN側のそれぞれに、MOSFETとSBDとを複数セットずつ配置してもよい。また、上記第1および第2実施形態では、P側導電板および第1N側導電板に配線を介さずに直接半田により接続するようにスナバコンデンサが配置される例を示したが、本発明はこれに限らない。本発明では、スナバコンデンサは、パワーモジュール本体部の内部に設けられていればよい。たとえば、スナバコンデンサを、短い配線を介してP側導電板および第1N側導電板との間にP側導電板および第1N側導電板と接続するようにしてもよい。