"基板と、前記基板の一方の面に設けられた第1のバンプ電極と、前記基板の他方の面に設けられた第2のバンプ電極と、前記第1のバンプ電極と前記第2のバンプ電極のうちの少なくとも一方の頂面に形成された導電性の接合材料層と、を有し、前記第1のバンプ電極の頂面が凸面であり、前記第2のバンプ電極の頂面が凹面である、半導体チップ。前記第2のバンプ電極の前記頂面の面積が前記第1のバンプ電極の前記頂面の面積よりも大きい、請求項1に記載の半導体チップ。前記接合材料層は第2のバンプ電極の前記頂面に形成されている、請求項1または2に記載の半導体チップ。前記基板を貫通し、前記第1のバンプ電極と前記第2のバンプ電極とを電気的に接続する貫通配線を有する、請求項1から3のいずれか1項に記載の半導体チップ。前記第2のバンプ電極は前記貫通配線と一体的に形成されている、請求項4に記載の半導体チップ。前記第1のバンプ電極は、金属からなるポスト部と、該ポスト部の頂面に形成され該ポスト部を形成する前記金属の拡散を防止する拡散防止層と、該拡散防止層の表面に形成され前記ポスト部および前記拡散防止層の酸化を防止する酸化防止層と、を有する請求項1から5のいずれか1項に記載の半導体チップ。請求項1から6のいずれか1項に記載の半導体チップが互いに積層されて成るチップ積層体を備えた半導体装置であって、前記チップ積層体を構成する第1の半導体チップの前記第1のバンプ電極と、前記チップ積層体を構成する第2の半導体チップの前記第2のバンプ電極とが、互いに接合されている、半導体装置。請求項1から6のいずれか1項に記載の半導体チップを複数準備する工程と、複数の半導体チップのうちの第1の半導体チップの前記第1のバンプ電極と、第2の半導体チップの前記第2のバンプ電極とを、前記導電性の接合材料層によってフリップチップ接合する工程と、を含む、半導体装置の製造方法。接続パッド上にワイヤバンプが形成された配線基板を準備する工程と、前記第1の半導体チップの前記第2のバンプ電極を、前記ワイヤバンプを介して前記配線基板に接続固定する工程と、を含む、請求項8に記載の半導体装置の製造方法。特許文献1に記載の半導体チップでは、半導体チップに設けられたバンプ電極の頂面は平坦になっている。頂面が平坦なバンプ電極同士を、例えば半田のような導電性の接合材料を介して接合すると、ボンディングツールによる荷重により、溶融した半田がバンプの横方向にはみ出してしまう。特に、バンプ電極が狭ピッチで配置された半導体チップでは、横方向にはみ出した半田によって、互いに隣接するバンプ電極がショートする虞が高い。貫通配線を形成するために半導体チップは薄く、例えば50μmの厚みとなっている。このように薄い半導体チップ同士を互いに接合するには、導電性の接合材料としての半田の量を多くして、接合を安定化させる必要がある。この場合、接合時に横方向にはみ出した接合材料によって、互いに隣接するバンプ電極がショートする可能性が増大する。特許文献2に記載の技術においては、半田のはみ出しを抑制することは可能であるが、バンプ電極同士をフリップチップ接合する際の荷重によりバンプ電極が横滑りしてしまう虞がある。バンプ電極の横滑りによってバンプ電極間にズレが生じ、その結果、接合不良やショートを引き起こすことがある。したがって、バンプ電極同士の横滑りを防止し、バンプ電極同士を接合する接合材料のはみ出しを抑制することが望まれる。一態様における半導体チップは、基板と、基板の一方の面に設けられた第1のバンプ電極と、基板の他方の面に設けられた第2のバンプ電極と、第1のバンプ電極と第2のバンプ電極のうちの少なくとも一方の頂面に形成された導電性の接合材料層と、を有している。第1のバンプ電極の頂面は凸面であり、第2のバンプ電極の頂面は凹面である。一態様における半導体装置は、上記の半導体チップが互いに積層されて成るチップ積層体を備えている。チップ積層体を構成する第1の半導体チップの第1のバンプ電極と、チップ積層体を構成する第2の半導体チップの第2のバンプ電極とが、互いに接合されている。一態様における半導体装置の製造方法は、上記の半導体チップを複数準備する工程と、複数の半導体チップのうちの第1の半導体チップの第1のバンプ電極と、第2の半導体チップの第2のバンプ電極とを、導電性の接合材料層によってフリップチップ接合する工程と、を含む。上記構成によれば、一方の半導体チップの第1のバンプ電極と他方の半導体チップの第2の電極とを接合する際に、第1のバンプ電極の凸面と第2のバンプ電極の凹面とが咬み合わされる。これにより、バンプ電極の横滑りが防止される。また、導電性の接合材料層が第2のバンプ電極の凹面に保持されるため、接合材料層のはみ出しを抑制することもできる。以下、本発明について図面を用いて説明する。図1は、第1の実施形態における半導体装置の概略断面図である。この半導体装置1は、複数の半導体チップ10が互いに積載されて成るチップ積層体11を有している。チップ積層体11の下にはインターフェースチップ以下、IFチップ20と呼ぶ。が配置されている。チップ積層体11の最下段の半導体チップ10は、IFチップ20を介して配線基板30に接続固定されている。各半導体チップ10およびIFチップ20は、回路が形成されている一方の面と、回路が形成されていない他方の面とを有する。以下の説明では、半導体チップ10およびIFチップ20の、回路が形成されている面を表面、当該表面とは反対側の面を裏面と呼んで区別する。もっとも、かかる区別は説明の便宜上の区別に過ぎない。半導体チップ10としては、表面にメモリ回路が形成されたメモリチップを用いることができる。これに代えて、半導体チップ10は、表面に所望の回路が形成されたチップを用いることができる。IFチップ20の表面には、半導体チップ10を制御するための回路が設けられている。なお、IFチップ20も半導体チップの一種である。半導体チップ10およびIFチップ20の表面および裏面には、それぞれバンプ電極50,60が設けられている。さらに、各チップ10,20上のバンプ電極50,60は、貫通配線13を介して互いに接続されている。なお、IFチップ20は、半導体装置1の製造過程において、半導体チップ10にかかる応力を受け止めるサポート部材としての役目も果たす。具体的には、IFチップ20は、半導体チップ10内の貫通配線13の熱膨張や収縮によって発生する応力を受け止める。IFチップ20の表面上のバンプ電極50,60は、配線基板30上の接続パッド31の位置に対応して配置されている。以下の説明では、チップ積層体11及びIFチップ20を含む積層体を複合チップ積層体40と呼んでチップ積層体11と区別する。もっとも、かかる区別は説明の便宜上の区別に過ぎず、複合チップ積層体40も複数の半導体チップが互いに積層されたチップ積層体である。複合チップ積層体40における半導体チップ10とIFチップ20との間の隙間は、第1の封止樹脂層14で埋められている。また、各半導体チップ10間の隙間も第1の封止樹脂層14で埋められている。さらに、複合チップ積層体40の側面の一部も第1の封止樹脂層14で覆われている。図1に示すように、第1の封止樹脂層14は、半導体装置1を側面から見たとき、略台形の断面を有する。第1の封止樹脂層14は、例えばアンダーフィル材を用いて形成される。略台形の断面を有する第1の封止樹脂層14の短辺台形の上底に相当する辺側に配置されているIFチップ20には、所定の配線が形成された配線基板30が接続固定されている。配線基板30には、例えば両面に所定の配線が形成されたガラスエポキシ基板が用いられている。配線基板30の一方の面には、複数の接続パッド31が形成され、他方の面には複数のランド33が形成されている。各接続パッド31は、ワイヤバンプ35を介して、IFチップ20上のバンプ電極60と接続されている。各ランド33上には、半導体装置1の外部電極となる金属ボール32が設けられている。接続パッド31は、配線基板30内に設けられた配線を介して所定のランド33と電気的に接続されている。配線基板30は、接続パッド31やランド33を除いてゾルダーレジスト膜等の絶縁膜34によって覆われている。ランド33は、配線基板30上に所定の間隔で格子状に配置されている。もっとも、ランド33の配置は格子状に限られない。複合チップ積層体40と配線基板30は、NCPNonConductivePaste等の接着材15によって互いに接着固定されている。この接着材15により配線基板30上の接続パッド31とIFチップ20上のバンプ電極60との接合部位が保護されている。配線基板30上の複合チップ積層体40は、第2の封止樹脂層16によって封止されている。図2は、半導体装置1に用いられる半導体チップの貫通配線近傍を拡大した概略断面図である。図3は、チップ積層体11または複合チップ積層体40の、チップ10,20間の接合部を拡大した概略断面図である。半導体チップ10は、表面に電極パッド19および所定の回路、例えばメモリ回路が形成された基板17を有する。基板17としては、例えばシリコンのような半導体基板を用いることができる。基板17の表面には開口部を有する絶縁層18が形成されている。この絶縁層18は、パッシベーション層、例えばポリイミド層から成る。絶縁層18の開口部から電極パッド19が露出している。基板17の表面には第1のバンプ電極50が設けられている。基板17の裏面には第2のバンプ電極60が設けられている。第1のバンプ電極50は電極パッド19上に形成されている。第1のバンプ電極50は、例えばCuのような金属からなるポスト部51と、ポスト部51の頂面に形成された拡散防止層52と、拡散防止層52の表面に形成された酸化防止層53とを有する。拡散防止層52は、ポスト部51を形成する金属の拡散を防止するために設けられ、例えばNi層を用いることができる。酸化防止層53は、ポスト部51および拡散防止層52の酸化を防止するために設けられ、例えばAu層を用いることが出来る。第1のバンプ電極50の頂面は凸面54となっている。基板17の裏面には、第2のバンプ電極60が形成されている。第2のバンプ電極60は、例えばCuのような金属からなる。第2のバンプ電極60の頂面には、例えば半田から成る導電性の接合材料層61が形成されている。接合材料層61は、バンプ接合のために利用される。接合材料層61は、例えばめっき法で析出されたSnAg層から構成される。第2のバンプ電極60の頂面は凹面63となっている。基板17の、第1のバンプ電極50に対応する位置に貫通孔が形成されている。この貫通孔にはCu等の導体が充填されており、これにより基板17を貫通する貫通配線13が形成されている。貫通配線13は、半導体チップ10の第1のバンプ電極50と、これに対応した第2のバンプ電極60とを電気的に接続している。図2では、導電性の接合材料層61は第2のバンプ電極60の頂面に形成されている。これに代えて、接合材料層61は第1のバンプ電極50の頂面に形成されていても良い。場合によっては、接合材料層61は、第1のバンプ電極50の頂面と第2のバンプ電極60の頂面との両方に形成されていても良い。なお、IFチップ20も図2に示す構成と同様な構成を有することが好ましい。上記のように、凸面54を有する第1のバンプ電極50と、凹面63を有する第2のバンプ電極60とを有する複数の半導体チップ10が、図3に示すように互いに積層されている。具体的には、チップ積層体11または複合チップ積層体40を構成する第1の半導体チップ10の第1のバンプ電極50と、第2の半導体チップ10の第2のバンプ電極60とが、導電性の接合材料層61を介して互いに接合されている。これにより、第1の半導体チップ10の第1のバンプ電極50と第2の半導体チップ10の第2の電極60とを接合する際に、第1のバンプ電極50の凸面54と第2のバンプ電極60の凹面63とが咬み合わされる。したがって、フリップチップ接合時の荷重によるバンプ電極50,60の横滑りが防止され、半導体チップ同士の位置ずれが抑制される。また、導電性の接合材料層61が第2のバンプ電極60の凹面63に保持されるため、バンプ電極50,60の外側にはみ出す接合材料層61の量が減少する。接合材料層61のはみ出しが抑制されるため、狭ピッチで配置されたバンプ電極50,60間でのショートを防止できる。これにより、バンプ電極50,60を狭ピッチで配列することができ、半導体チップ10の小型化を図ることができる。また、導電性の接合材料層が第2のバンプ電極60の凹面に保持されるため、バンプ電極50,60の接合強度および通電能力が向上し、その結果、信頼性の高い半導体装置を実現できる。さらに、バンプ電極50,60間の接合部におけるボイドの発生も抑制できる。上記の半導体チップの製造方法について説明する。まず、半導体ウエハ基板17を準備する。半導体ウエハ17は、単結晶引き上げ法等により形成されたシリコンのインゴットをスライスして得られる円板状の基板の表面に拡散等の工程を通じて所定の回路と電極パッド19を構成したものである。半導体ウエハ17の個々の製品形成部毎に所定の回路、例えばメモリ回路と電極パッド19が形成されている。ここで、半導体ウエハの各製品形成部は、図1に示す半導体チップの基板17となる部分である。図4は、半導体ウエハ17に第1のバンプ電極を形成する工程を示している。半導体ウエア17に形成された絶縁膜18から露出した電極パッド19に、不図示のシード層、例えばCu/Ti層を形成する。図4aに示すように、不図示のシード層上にフォトレジスト70を形成する。フォトレジスト70は、第1のバンプ電極を形成するための所定の形状をしている。次に、電極パッド19上に、めっき法により金属からなるポスト部51を形成する。ポスト部51は、例えばCuを用いることができる。ポスト部51は、図4aおよび図4bに示すように、電極パッド19上に徐々に充填される。そして、金属の成長と共に中央の凹部が浅くなり、金属を析出する時間を長くすることでポスト部51の表面形状を制御する。これにより、図4cに示すように、ポスト部51の頂面を凸面とする。次に、図4dに示すように、ポスト部51の表面に、拡散防止層52としてのNi層と、酸化防止層53としてのAu層をめっき法により形成する。拡散防止層52および酸化防止層53も、ポスト部51の凸面に対応して凸面形状に形成される。これにより、第1のバンプ電極50の頂面が凸面54となる。その後、不要なシード層およびフォトレジスト70を除去し、図4eに示すように、凸面をした頂面を有する第1のバンプ電極50が形成される。第1のバンプ電極50が形成された半導体ウエハ17は、図示しない支持体、例えばガラス基板に、接着部材を介して保持される。このとき第1のバンプ電極50が接着部材で覆われるように、半導体ウエハ17の表面がガラス基板に保持される。接着部材は、特定の光、例えばレーザー光やUV光により発泡し或いは接着力が低下して、除去或いは剥離可能なものであることが好ましい。そして、図4fに示すように、ガラス基板に保持された状態で裏面77側から半導体ウエハ17を研削して、半導体ウエハ17を所定の厚さ、例えば50μmにする。第1のバンプ電極50が突出した半導体ウエハ17でも、バンプ電極50を損傷することなく良好に支持基板に保持することで、半導体ウエハ17の搬送などの取り扱いが容易になる。次に、半導体ウエハ17に第2のバンプ電極を形成する工程について説明する。図5は、第2のバンプ電極の形成する工程を示している。薄型化された半導体ウエハ17の、第1のバンプ電極50に対応する位置に、半導体ウエハ17の裏面側から貫通孔78を形成する。そして、半導体ウエハ17の裏面および貫通孔78の側壁に不図示のシード層、例えばCu/Ti層を形成する。その後、図5aに示すように、シード層上に所定の形状のフォトレジスト72を形成する。図5aに示すように、めっき法により貫通孔78内に金属、例えばCuを充填する。この金属は、図5a、図5bおよび図5cに示すように貫通孔78を徐々に埋め、金属の成長と共に中央の凹部が浅くなる。また、これらの図に示すように、貫通孔78内の貫通配線13と半導体ウエハ17から突出した第2のバンプ電極60とは、一体的に形成される。そして、半導体ウエハ17から突出した部分の頂面の凹部が完全に埋まる前にめっきの析出を止める。これにより、金属の頂面の形状を制御することができ、図5dに示すように、第2のバンプ電極60の頂面を凹面63にすることができる。次に、図5eに示すように、第2のバンプ電極60の頂面に、例えば半田からなる導電性の接合材料層61を形成する。接合材料層61としての半田は、例えばSnAgを用いることができ、めっき法によって形成することができる。その後、シード層の不要部分およびフォトレジスト72を除去し、図5fに示すように、頂面が凹面である第2のバンプ電極60が形成される。貫通孔78を埋めて貫通配線13を形成するとともに第2のバンプ電極60を一体的に形成することで、貫通配線13および第2のバンプ電極60の形成に要する時間を短縮し、スループットを向上できる。また、めっき法による金属の析出時間を制御することで、バンプ電極50,60の頂面を容易に凹面及び凸面にすることができる。なお、上記実施形態では、第1のバンプ電極50の頂面を凸面54にし、且つ第2のバンプ電極60の頂面を凹面53としたが、第1のバンプ電極50の頂面を凹面にし、且つ第2のバンプ電極60の頂面を凸面にしても良い。導電性の接合材料層61をバンプ電極の凹面に保持するという観点からは、接合材料層61が形成される第2のバンプ電極60の頂面を凹面にすることが好ましい。次に、図1に示す半導体装置1の製造方法について説明する。図6は、半導体チップ10を互いに積層するチップ積層工程を示している。まず、複数の半導体チップ10を準備する。各半導体チップ10の構造については既述のとおりである。図6aに示すように、ステージ100上に、1段目の半導体チップ10aを載置する。半導体チップ10aは、その裏面を上に向けてステージ100の上に載置される。載置された半導体チップ10aは、ステージ100に設けられている吸引孔101を介して不図示の真空装置により真空吸引される。図6bに示すように、ボンディングツール110を用いて、一段目の半導体チップ10aの上に、二段目の半導体チップ10bを搭載する。二段目の半導体チップ10bは、その裏面を上に向けて、一段目の半導体チップ10aの上に搭載される。すなわち、一段目の半導体チップ10aの裏面と、二段面の半導体チップ10bの表面とが対向するように、2つの半導体チップ10a、10bが重ねられる。なお、二段目の半導体チップ10bは、ボンディングツール110に保持されてから一段目の半導体チップ10aの上に搭載されるまでの間、ボンディングツール110の吸引孔111を介して不図示の真空装置により真空吸引されている。したがって、二段目の半導体チップ10bがボンディングツール110から脱落することはない。次に、半導体チップ10aの裏面上の第2のバンプ電極60と半導体チップ10bの表面上の第1のバンプ電極50とを圧着させる。具体的には、互いに突き合わされている、半導体チップ10a上の第2のバンプ電極60と半導体チップ10b上の第1のバンプ電極50に、所定温度の熱と荷重を加える。例えば、図6bに示すボンディングツール110を200°C前後に加熱し、加熱されたボンディングツール110によって、二段目の半導体チップ10bを一段目の半導体チップ10aに押し付ける。このとき、第1のバンプ電極50の凸面54と第2のバンプ電極60の凹面63とが咬み合わされる。次に、上記と同様の手順により、二段目の半導体チップ10bの上に三段目の半導体チップ10c図6cを搭載し、半導体チップ10bの裏面上の第2のバンプ電極と半導体チップ10cの表面上の第1のバンプ電極とを圧着させる。次いで、上記と同様の手順により、三段目の半導体チップ10cの上に四段目の半導体チップ10d図6cを搭載し、半導体チップ10cの裏面上の第2のバンプ電極と半導体チップ10dの表面上の第1のバンプ電極とを圧着させる。その後、図6cに示すように、四段目の半導体チップ10d上に、ボンディングツール110を用いて、IFチップ20を搭載する。IFチップ20は、その裏面を上に向けて、四段目の半導体チップ10dの上に搭載される。次いで、半導体チップ10dの裏面上の第2のバンプ電極とIFチップ20の表面上の第1のバンプ電極とを圧着させる。具体的には、互いに突き合わされている、四段目の半導体チップ10d上の第2のバンプ電極とIFチップ20上の第1のバンプ電極に、所定温度の熱と荷重を加える。例えば、図6cに示すボンディングツール110を加熱し、加熱されたボンディングツール110によって、IFチップ20を四段目の半導体チップ10dに押し付ける。以上により、チップ積層体11およびIFチップ20を有する複合チップ積層体40が得られる。本実施形態の半導体チップ10では、第1のバンプ電極50と第2のバンプ電極60がかみ合わされるため、熱と荷重によるフリップチップ接合時にバンプ電極50,60の横滑りが防止される。その結果、半導体チップ10同士の位置ズレが低減される。また、バンプ電極の表面に形成されている接合材料層が第2のバンプ電極60の凹面63に留まり、バンプ電極50,60の外側にはみ出す接合材料層の量を減少することができる。その結果、狭ピッチで配置されたバンプ電極50,60であっても、ショートの発生を防止することができる。さらに、バンプ電極50,60間の接合部におけるボイドの発生も抑制できる。次に、複合チップ積層体40の封止工程について説明する。図7aに示すように、複合チップ積層体40をステージ301の上に配置された塗布用シート302の上に載置する。塗布用シート302には、フッ素系シートやシリコーン系接着材が塗布されたシート等のように、第1の封止樹脂層14図1参照を形成する樹脂に対する濡れ性が悪い材料からなることが好ましい。なお、塗布用シート302は、ステージ301に直接貼る必要はない。例えば、ステージ301の上に置かれた治具等の上に塗布用シート302を配置してもよい。次に、図7aに示すように、塗布用シート302の上に載置されている複合チップ積層体40に、ディスペンサ303を用いてアンダーフィル材304を供給する。供給されたアンダーフィル材304は、複合チップ積層体40の周囲にフィレットを形成しつつ、互いに隣接する半導体チップ10の間の隙間へ毛細管現象によって進入する。また、アンダーフィル材304は、IFチップ20と半導体チップ10との間の隙間にも進入する。本実施形態では、アンダーフィル材304に対して濡れ性が悪い材料からなる塗布用シート302を用いるため、アンダーフィル材304の広がりが抑制されてフィレット幅を抑制することができる図7b参照。次に、アンダーフィル材304によって覆われた複合チップ積層体40を所定の温度例えば150°C前後でキュア熱処理することで、アンダーフィル材304を熱硬化させる。アンダーフィル材304が熱硬化した後、複合チップ積層体40を塗布用シート302からピックアップする図7c参照。本実施形態では、アンダーフィル材304に対する濡れ性が悪い材料からなる塗布用シート302を用いるため、複合チップ積層体40を塗布用シート302から容易にピックアップできる。以上により、アンダーフィル材304からなる第1の封止樹脂層14によって封止された複合チップ積層体40が得られる。複合チップ積層体40にアンダーフィル材304を供給する際、複合チップ積層体40が位置ずれを起こすおそれのある場合は、樹脂接着材を用いて複合チップ積層体40を塗布用シート302に仮固定してもよい。次に、図7cに示す複合チップ積層体40を用いて図1に示す半導体装置1を組み立てる工程について図8を用いて説明する。図8は、図1に示す半導体装置1を組み立てる工程の一例を示している。なお、図8では、複数の半導体装置1を一括して組み立てる工程の一例が示されている。まず、配線基板400を準備する。配線基板400は、格子状に配置された複数の製品形成部401から構成されている。各製品形成部401は、最終的に図1に示す1つの配線基板30となる部分である。各製品形成部401には、所定パターンの配線が形成されている。また、各製品形成部401の一方の面には、複数の接続パッド31が形成されており、他方の面には複数のランド33が形成されている。さらに、接続パッド31の上には、AuやCu等からなるワイヤバンプ35が設けられている。接続パッド31、ランド33およびワイヤバンプ35の役割は既述のとおりである。なお、ワイヤバンプ35を配線基板30上に形成することで、チップ10,20の貫通配線13のサイズの小型化や狭ピッチ化を図ることができる。本実施形態では、複合チップ積層体40と接続パッド31との接続を容易にするため、接続パッド31の上にワイヤバンプ35が形成されている。しかし、チップ10,20上のバンプ電極と接続パッド31とは直接接続されてもよい。配線基板400の準備の後、各製品形成部401上に絶縁性の接着材15を塗布する。次に、複合チップ積層体40を各製品形成部401上にそれぞれ搭載する。次いで、IFチップ20上の各第2のバンプ電極60と製品形成部401上の各ワイヤバンプ35とを、例えば熱圧着法を用いて接合する。このとき、複合チップ積層体40とそれが搭載されている各製品形成部401との間に接着材15が充填され、配線基板400と複合チップ積層体40とが接着固定される図8a。ここで、複合チップ積層体40の周囲にはテーパ状に第1の封止樹脂層14が形成されているので、接着材15の這い上がりが防止される。また、本実施形態では、配線基板400の接続パッド31上にワイヤバンプ35を形成した後、ワイヤバンプ35とIFチップ20の第2のバンプ電極60とを接続するように複合チップ積層体40をフリップチップ実装する。IFチップ20の第2のバンプ電極60の頂面は凹面となっているため、第2のバンプ電極60とワイヤバンプ35の横滑りが防止され、その結果、配線基板400に対する複合チップ積層体40の実装精度も向上できる。次に、複数の複合チップ積層体40を一括して覆う第2の封止樹脂層16を形成する図8b参照。第2の封止樹脂層16は、所定の形状のキャビティを有する成型金型を用いて形成することができる。第2の封止樹脂層16は、例えばエポキシ樹脂等の熱硬化性樹脂を用いることができる。本実施形態では、複合チップ積層体40の各チップ10,20間の隙間が第1の封止樹脂層14によって予め封止されているので、第2の封止樹脂層16の形成時に、各チップ10,20間にボイドが発生することを抑制できる。第2の封止樹脂層16が形成された後、図8bに示す構造体の上下を反転させる。その後、図8cに示すように、配線基板400上に形成されているランド33に金属ボール32を搭載する。具体的には、配線基板400上の各ランド33に対応する複数の吸着孔を備えたマウントツール600を用いて複数の金属ボール32を吸着保持し、各金属ボール32にフラックスを転写した後、保持されている複数の金属ボール32を配線基板400の各ランド33上に一括して搭載する。全てのランド33に金属ボール32を搭載した後、配線基板400をリフローすることで金属ボール32とランド33とを接続する。ランド33と金属ボール32とを接続した後、図8dに示すように、ダイシングブレード601を用いて配線基板400を切断し、配線基板400を製品形成部401毎に分割する。配線基板400は、所定のダイシングラインに沿って切断される。配線基板400を切断する際には、第2の封止樹脂層16にダイシングテープ602を貼着することで製品形成部401を支持する。ダイシングテープ602は、配線基板400を切断した後、各製品形成部401から剥がされる。以上によって、図1に示した半導体装置1が得られる。図9は、第2の実施形態の半導体チップの貫通配線近傍を拡大した概略断面図である。図10は、この半導体チップ10を互いに積層したチップ積層体または複合チップ積層体におけるチップ10間の接合部を拡大した概略断面図である。第2の実施形態の半導体チップ10は、第1の実施形態の半導体チップと同様に、第2のバンプ電極60の頂面は凹面63であり、第1のバンプ電極50の頂面は凸面54である。ただし、第2の実施形態の半導体チップでは、図9に示すように、第2のバンプ電極60の頂面の面積が、第1のバンプ電極50の頂面の面積より大きい。具体的には、図10に示すように、半導体チップ同士を接合する際に、第2のバンプ電極60の頂面が第1のバンプ電極50の頂面を覆うように、第2のバンプ電極60の頂面が第1のバンプ電極50の頂面よりも大きくなっている。これにより、図10に示すように、半導体チップ10同士をフリップチップ接合した際に、接合材料層61が第1のバンプ電極50の側面に回りこみ、フィレットを形成する。この結果、バンプ電極50,60同士の接合強度を高めることができる。その他の構成については第1の実施形態と同様であるため、その説明を省略する。以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。上記実施形態では、4つのメモリチップと1つのIFチップとが互いに積層した複合チップ積層体について説明した。これに限らず、半導体チップのバンプ電極間が互いに接合される構成であれば、どのような半導体チップを用いても良い。また、チップ積層体または複合チップ積層体の積層数は何段でも良い。"