基準信号に基づいて、受信信号を中間周波数に周波数変換する周波数変換器と、前記周波数変換された信号である中間周波数信号に対しチャネル選択するためのNパスフィルタで構成された帯域制限フィルタと、前記Nパスフィルタに供給される動作クロックを生成する分周器と、前記動作クロックに基づいて、前記Nパスフィルタに供給される多相クロックを生成する多相クロック生成部と、を有する受信システムであって、前記分周器は、前記周波数変換器に入力される前記基準信号と同一の周波数の信号の入力を受け付け、この入力された信号に基づいて前記動作クロックを生成することを特徴とする受信システム。前記周波数変換器と前記分周器は、単一の発振器から出力される同一周波数の信号の入力を受け付けることを特徴とする請求項1に記載の受信システム。前記受信信号、前記基準信号、前記中間周波数信号、および前記動作クロックは、式1、式2、および式3の条件を満たすことを特徴とする請求項1又は2に記載の受信システム。式1~式3において、f1は受信信号の周波数、f2は基準信号の周波数、f3は中間周波数信号の周波数、f4は動作クロックの周波数前記周波数変換器と、前記帯域制限フィルタと、前記分周器と、前記多相クロック生成部とは、同じICIntegratedCircuitチップ上に形成され、前記基準信号は前記ICチップの外部から供給されることを特徴とする請求項1から3のいずれか一項に記載の受信システム。前記帯域制限フィルタは多段に設けられていることを特徴とする請求項1から4のいずれか一項に記載の受信システム。前記帯域制限フィルタの前段にプレフィルタを有することを特徴とする請求項1から5のいずれか一項に記載の受信システム。しかしながら、従来の受信システムでは、イメージリジェクションミキサ33と分周器381へ基準信号を供給するために、複数の信号源として発振器341、342をそれぞれ用意する必要があり、そのために回路内に別々の発振器やPLL位相同期ループ回路を備える必要がある等、部品コストや消費電力の面で課題があった。図11は、従来の受信システムを構成するブロックのうち信号周波数が変化するブロックのみを抜き出したものである。なお、信号周波数に変化のないブロックに関しては、図11では表記を省略している。また、検波回路41に関しては信号を復調するためのブロックであるため、図11では表記を省略している。入力される受信信号周波数f1 ́は、イメージリジェクションミキサ33において、発振器341から出力される基準信号周波数f2 ́とミキシングされて、帯域通過IF信号周波数f3 ́に変換される。また、発振器341とは別の信号源である発振器342から出力された基準信号周波数f6 ́は、分周器381により分周器出力信号周波数f4 ́に変換され、帯域制限フィルタ37に供給される。これと同時に、分周器出力信号周波数f4 ́はNパスフィルタ用多相クロック生成部382にも供給され、N相クロックが生成されて帯域制限フィルタ37に供給される。この時、このN相クロックの周波数はイメージリジェクションミキサ33からの帯域通過IF信号の周波数f3 ́と同じでなければならない。帯域制限フィルタ37に入力された信号周波数f3 ́は、帯域制限がなされて出力される。当然のことながら、この帯域制限されて出力された信号の周波数はf3 ́である。ここで、上述したように、Nパスフィルタを機能させるためには、イメージリジェクションミキサ33からの帯域通過IF信号の周波数と、Nパスフィルタ用多相クロック生成部382からのクロックφ1~φ4の周波数とを、同じ周波数f3 ́とする必要がある。したがって、帯域通過IF信号のもととなる発振器341から出力される基準信号と、クロックφ1~φ4のもととなる発振器342から出力されるもう一つの基準信号との両方の周波数が同じになるような基準信号を生成する発振器を、それぞれ用意する必要がある。発振器341や発振器342をIC内部に備える場合は、部品コストや消費電力の面で問題がある。また、発振器341や発振器342がIC内部に存在せず、外部から各基準信号を供給しなければならない場合、所望の各基準信号を確保できない可能性もある。特に、入力される受信信号の周波数f1 ́は、その受信システムの仕様により決まるものであるため、所望の各基準信号の選択の自由度は必ずしも高くはない。これらの課題に鑑みて、本発明は、従来よりも小面積、低消費電力、かつ低コストの受信システムを提供することを目的とする。上記問題を解決するために、本発明は、基準信号に基づいて、受信信号を中間周波数に周波数変換する周波数変換器と、前記周波数変換された信号である中間周波数信号に対しチャネル選択するためのNパスフィルタで構成された帯域制限フィルタと、前記Nパスフィルタに供給される動作クロックを生成する分周器と、前記動作クロックに基づいて、前記Nパスフィルタに供給される多相クロックを生成する多相クロック生成部と、を有する受信システムであって、前記分周器は、前記周波数変換器に入力される前記基準信号と同一の周波数の信号の入力を受け付け、この入力された信号に基づいて前記動作クロックを生成することを特徴とする受信システムを提案する。すなわち、帯域制限フィルタをNパスフィルタで実現する際に、複数の基準信号を不要とし、一つの基準信号で帯域制限フィルタを実現する。これにより、従来の受信システムに比べて、小面積、低消費電力、かつ低コストである受信システムが提供できる。また、前記周波数変換器と前記分周器は、単一の発振器から出力される同一周波数の信号の入力を受け付けるようになっていてもよい。この構成によれば、従来の受信システムに比べて、小面積、低消費電力、かつ低コストである受信システムが提供できる。また、前記受信信号、前記基準信号、前記中間周波数信号、および前記動作クロックは、式1、式2、および式3の条件を満たすものであってもよい。式1~式3において、f1は受信信号の周波数、f2は基準信号の周波数、f3は中間周波数信号の周波数、f4は動作クロックの周波数この構成によれば、従来の受信システムに比べて、小面積、低消費電力、かつ低コストである受信システムが提供できる。また、前記周波数変換器と、前記帯域制限フィルタと、前記分周器と、前記多相クロック生成部とは、同じICIntegratedCircuitチップ上に形成され、前記基準信号は前記ICチップの外部から供給されるようになっていてもよい。この構成によれば、より小面積、低消費電力、かつ低コストである受信システムが提供できる。また、前記帯域制限フィルタは多段に設けられていてもよい。この構成によれば、帯域制限フィルタが多段に設けられている場合であっても、従来の受信システムに比べて、小面積、低消費電力、かつ低コストである受信システムが提供できる。また、受信システムは、前記帯域制限フィルタの前段にプレフィルタを有していてもよい。この構成によれば、レプリカBPFを抑圧することが可能である。本発明によれば、帯域制限フィルタをNパスフィルタで実現する際に、複数の基準信号を不要とし、一つの基準信号で帯域制限フィルタを実現する。これにより、従来の受信システムに比べて、小面積、低消費電力、かつ低コストである受信システムが提供できる。以下、本発明に係る実施の形態について、図面を参照しながら説明する。以下の説明において参照する各図では、他の図と同等部分は同一符号によって示す。第1の実施形態図1は、本実施形態に係る受信システムの構成例を示すブロック図である。図1に示される受信システムへ入力される受信信号は、RFフィルタ13で帯域制限された後、周波数変換器1に入力される。そして、周波数変換器1にて基準信号とミキシングされ、IF信号に変換される。変換されたIF信号は可変利得アンプおよび折り返し防止フィルタ2を通り、帯域制限フィルタ3に入力される。この帯域制限フィルタ3の出力は、不要な信号が抑圧されて所望のチャネルのIF信号のみが選択されたものとなる。帯域制限フィルタ3はNパスフィルタで構成されており、離散系である。これを動作させるためのクロック信号およびその高調波を除去するため、帯域制限フィルタ3から出力される信号は、スムージングフィルタ6を経由する。そして、IFアンプリミッティングアンプ7で増幅され、最後に検波回路8でベースバンド信号に変換される。ここで、受信システムに入力される基準信号は周波数変換器1に入力され、これと同じ基準信号が分周器4にも同時に入力される点が、本実施形態に係る受信システムの特徴である。そして、このような構成は、後述するように、各信号の周波数の関係を所定の関係となるように選択することで実現されるものである。分周器4で分周された信号は、帯域制限フィルタ3と、Nパスフィルタ用多相クロック生成部5との双方に供給される。また、Nパスフィルタ用多相クロック生成部5で生成された多相クロックは、帯域制限フィルタ3に供給される。なお、帯域制限フィルタ3およびNパスフィルタ用多相クロック生成部5は、図7~図10に示される従来の構成と同様であるので、ここでは説明を省略する。ここで、破線9で囲まれた各構成はセラミックフィルタを用いていないので、集積化することができる。図2は、図1の受信システムを構成するブロックのうち信号周波数が変化するブロックのみを抜き出したものである。なお、図2においては、周波数に変化のないブロックに関しては表記を省略している。また、検波回路8は信号を復調するブロックであるため、図2では表記を省略している。受信信号周波数f1は、周波数変換器1において基準信号周波数f2とミキシングされて帯域通過IF信号周波数f3に変換される。また、基準信号周波数f2は分周器4により分周器出力信号周波数f4となり、帯域制限フィルタ3に供給される。また、これと同時に、分周器出力信号周波数f4はNパスフィルタ用多相クロック生成部5にも供給される。Nパスフィルタ用多相クロック生成部5ではN相クロックが生成され、生成されたN相クロックは帯域制限フィルタ3に供給される。なお、このN相クロックの周波数もf3と同じ周波数になる。帯域制限フィルタ3に入力された信号周波数f3は、帯域制限された信号として出力される。当然のことながら、この帯域制限された信号の周波数はf3である。この時、下記の式1、式2、式3が成り立つように、基準信号の周波数f2、帯域通過IF信号の周波数f3、分周器出力信号の周波数f4を選択する。具体的には、例えば、周波数変換器1の入出力信号の周波数f1、f2との関係から、式1によって周波数f3が決まる。また、周波数f3と式3とによって、帯域制限フィルタ3Nパスフィルタのサンプリングクロックの周波数f4が決まる。さらに、周波数f2とf3とが式2を満たすように設定されることで、一つのみの基準信号を用いた本実施形態の受信システムが実現可能である。このように、上記式1~式3に示される所定の関係となるように各信号の周波数を選択することで、周波数変換器1に入力される基準信号と分周器4に入力される基準信号とが一つになり、基準信号を共通化できるようになる。よって、基準信号を生成する発振器をそれぞれ別々に用意する必要がない。なお、本実施形態においては、基準信号はICの外部より供給されるようになっているが、IC内部に単一の発振器が設けられ、この発振器において基準信号が生成されるようになっていてもよい。この場合、複数の発振器をIC内部で用意することもないので、部品コストや消費電力が少なくて済む。より具体的には、例えば、本実施形態の受信システムの仕様としては、受信信号の周波数f1=50.85MHz、基準信号の周波数f2=50.4MHz、帯域通過IF信号の周波数f3=450kHz、分周器出力信号の周波数f4=3.6MHz、と選択することができる。また、図1に示されるように、周波数変換器1の前段であってIC破線9で囲まれる部分の外部にRFフィルタ13が使用される場合には、所望する通過帯域外の不要な信号はRFフィルタ13で抑圧される。よって、Nパスフィルタが帯域制限フィルタ3として使用される場合でも、さらなるICのチップ面積低減や低消費電力化が可能となる。第2の実施形態図3は、本実施形態に係る受信システムの構成例を示すブロック図である。基本的な構成は図1に示される構成と同様であるが、帯域制限フィルタを、帯域制限フィルタ3 ́と帯域制限フィルタ11の2段に分け、これらの間にもう1段の可変利得アンプ10を入れている。また、第1の実施形態と同様に、本実施形態においても、式1、式2、式3の条件を満たすように、各信号の周波数を設定する。このように可変利得アンプと帯域制限フィルタを多段に組むことで、所望する信号周波数以外の不要な信号を抑圧しながら、所望する信号周波数を増幅させることに、より適した受信IFシステムが構築可能となる。なお、図3においては可変利得アンプが2段であり、帯域制限フィルタが2段となっているが、それぞれの段数はこれだけに限られない。式1~式3の条件を充足すれば、可変利得アンプと帯域制限フィルタの段数は他の段数であってもよい。本実施形態に係る受信システムによれば、帯域制限フィルタが多段に設けられている場合であっても、従来の受信システムに比べて、小面積、低消費電力、かつ低コストである受信システムが提供できる。第3の実施形態図4は、本実施形態に係る受信システムの構成例を示すブロック図である。図1に示される第1の実施形態に係る受信システムのように、周波数変換器1の前段にRFフィルタ13を使用する場合には、所望する通過帯域外の不要な信号はRFフィルタ13で抑圧される。しかし、本実施形態においては、Nパスフィルタ3の前段にプレフィルタ12が設けられている。これにより、レプリカBPFR-BPFを抑圧することができる。