主表面側に凹部を有する第1の基板に、前記第1の基板の前記凹部を覆うように前記主表面側に積層された第2の基板が接合される工程と、前記積層方向から見て前記第2の基板の前記凹部と重なる部分に、前記第2の基板の歪みを検出するための歪検出素子が形成される工程と、前記歪検出素子に接するように電気配線が形成される工程と、前記電気配線が形成された後に、前記歪検出素子の前記電気配線と接する箇所が還元されるように水素雰囲気で熱処理される工程とを備え、前記熱処理の終了時における水素分圧は0.4気圧以下である、圧力検出素子の製造方法。前記熱処理中の前記水素分圧が常に0.4気圧以下である、請求項1に記載の圧力検出素子の製造方法。前記第1の基板および前記第2の基板の材質は、シリコンを含む、請求項1または2に記載の圧力検出素子の製造方法。前記歪検出素子は、第1導電型の第2の基板に、第1導電型とは反対の第2導電型の不純物を注入することで形成される、請求項3に記載の圧力検出素子の製造方法。前記熱処理の温度は、350°C以上450°C以下である、請求項1~4のいずれかに記載の圧力検出素子の製造方法。前記歪検出素子は、前記積層方向から見て前記第2の基板の前記凹部の外縁上に形成される、請求項1~5のいずれかに記載の圧力検出素子の製造方法。上記公報に記載された半導体圧力センサの製造方法では、受圧部および圧力基準室が形成された後に歪応力検出素子ピエゾ抵抗層および電気配線配線層が形成される。このような圧力検出素子の製造方法では、歪検出素子および電気配線が形成された後、歪検出素子と電気配線との界面での接触抵抗を低減させるために熱処理が行われる場合がある。この場合には、熱処理工程を経た後、出力の温度特性が増大するという問題がある。ここで出力の温度特性は、使用温度範囲での出力誤差を意味している。すなわち、熱処理工程を経た後、たとえば、外部圧力が真空時において、室温25°C付近で、温度変化率が最大0.5FSFullScale/°Cとなることがある。このように温度変化率が大きくなることで、使用温度範囲での出力誤差が大きくなる。そのため、出力の温度特性が増大する。高精度の圧力検出素子の温度特性としては、出力が外部回路によって補正されることで、出力誤差が使用温度範囲において0.1FS/°C程度に抑えられることが好ましい。出力の温度特性が増大すると外部回路で補正する電圧の範囲が広がる。そのため、補正する刻み数ビット数を改善しない限り、補正できる分解能が低下する。この補正できる分解能が上記の0.1FS/°Cに対応するので、補正できる電圧の範囲はビット数で決まる。現状用いられるビット数では、温度変化率が0.5FS/°Cのように大きい場合、出力が外部回路によって補正されても出力誤差を使用温度範囲において0.1FS/°C程度に抑えることは困難である。本発明は上記を鑑みてなされたものであり、その目的は、温度変化率の増大を抑制することができる圧力検出素子の製造方法を提供することである。本発明の圧力検出素子の製造方法は、以下の工程を備えている。主表面側に凹部を有する第1の基板に、第1の基板の凹部を覆うように主表面側に積層された第2の基板が接合される。積層方向から見て第2の基板の凹部と重なる部分に、第2の基板の歪みを検出するための歪検出素子が形成される。歪検出素子に接するように電気配線が形成される。電気配線が形成された後に、歪検出素子の電気配線と接する箇所が還元されるように水素雰囲気で熱処理される。熱処理の終了時における水素分圧は0.4気圧以下である。本発明者等が鋭意検討した結果、出力の温度特性が電気配線が形成された後の熱処理の条件に大きく影響を受けることを見出した。そして、本発明者等は、水素雰囲気での熱処理における水素分圧を最適化することによって温度変化率の増大を抑制することができるという知見を得た。より具体的には、熱処理の終了時における水素分圧を0.4気圧以下とすることで、温度変化率を0.3FS/°C以下に抑えることができるという知見を得た。温度変化率が0.3FS/°C以下の場合、現状用いられるビット数で出力誤差を0.1FS/°C程度に抑えることができる。このため、出力が外部回路によって補正されることで、出力誤差を使用温度範囲において0.1FS/°C程度に抑えることができる。したがって、本発明によれば、高精度の圧力検出素子を製造することができる。本発明の圧力検出素子の製造方法によれば、熱処理の終了時における水素分圧は0.4気圧以下であるため、温度変化率の増大を抑制することができる。以下、本発明の一実地の形態について図に基づいて説明する。最初に本発明の一実施の形態の圧力検出素子の構成について説明する。図1を参照して、圧力検出素子は、第1の基板1と、第2の基板2と、歪検出素子5と、絶縁膜6と、電気配線7とを主に有している。第1の基板1および第2の基板2のそれぞれは、たとえばシリコン基板からなっている。すなわち、第1の基板1および第2の基板2の材質は、シリコンを含んでいる。シリコンは単結晶シリコンであってもよい。第1の基板1は、その表面に酸化シリコン層3を有している。第1の基板1は主表面1a側に凹部4を有している。第2の基板2は、主表面1a側で第1の基板1に接合されている。第2の基板2は酸化シリコン層3に接している。第2の基板2は、第1の基板1の凹部4を覆うように主表面1a側に積層されている。第2の基板2の凹部4を覆う薄板部が受圧部10を構成している。第2の基板2の厚みは、受圧部10となる厚みにほぼ揃っている。第2の基板2の厚みは、たとえば10μm以上30μm以下である。第2の基板2と凹部4とによって圧力基準室11が構成されている。絶対圧式圧力検出素子絶対圧センサでは、圧力基準室11内は、真空状態に封止されている。第2の基板2の表面2aに歪検出素子5が設けられている。歪検出素子5は、第1の基板1と第2の基板2との積層方向から見て、第2の基板2の凹部4と重なる部分に形成されている。歪検出素子5は、第2の基板2の歪みを検出するためのものである。歪検出素子5によって第2の基板2の歪を検出することで、圧力を検出するように圧力検出素子は構成されている。歪検出素子5としては、たとえばn型シリコン基板に形成されたpnダイオードのp層が用いられる。また、歪検出素子5は、第1の基板1と第2の基板2との積層方向から見て第2の基板2の凹部4の外縁上に形成されていてもよい。第2の基板2の表面2a上に絶縁膜6が形成されている。絶縁膜6上に電気配線7が形成されている。電気配線7は絶縁膜6に設けられた配線溝内を充填するように形成されている。電気配線7は歪検出素子5と接するように形成されている。電気配線7は歪検出素子5と電気的に接続されている。このため、電気配線7によって受圧部10が変形した際の歪または応力による歪検出素子5での抵抗変化を電気信号として外部に取り出すことができる。次に、本発明の一実施の形態の圧力検出素子の製造方法について説明する。図2を参照して、たとえば単結晶シリコンからなる第1の基板1の表面に熱酸化法によって酸化シリコン層8が形成される。また、少なくとも片側の表面では面粗さ算術平均粗さRaが1nm以下になるように研磨されている。図3を参照して、研磨された表面の酸化シリコン層8が部分的に除去される。酸化シリコン層8が除去される領域は、写真製版技術を用いることでマイクロメートルの精度で形成され得る。酸化シリコン層8は、たとえばフッ化水素酸、フッ化水素酸とフッ化アンモニウムとの混合液などによってウェットエッチングで除去されてもよい。また、酸化シリコン層8は、CF4四フッ化炭素ガスと酸素ガスとの混合ガスによってプラズマエッチングで除去されてもよい。所定領域の酸化シリコン層熱酸化膜8が完全に除去されるまでエッチングが進められる。図4を参照して、次に酸化シリコン層8が開口した領域9の第1の基板1がエッチングされる。エッチング方法としては、TMAH水酸化テトラメチルアンモニウム液を用いる方法、またはC4F8パーフルオロシクロブタンガスとSF6六フッ化硫黄ガスとを交互にスイッチングしながらプラズマ中でエッチングする方法が適用され得る。以上の工程により、第1の基板1の主表面1a側に凹部4が形成される。なお、凹部4の寸法としては、一辺が10μm以上1000μm以下程度の長さであってよい。また、プラズマでエッチングする方法を用いる場合、凹部4の平面形状は円形であってもよい。以上の工程で第1の基板1の表面に付着した有機物、不純物などが硫酸過水洗浄、アンモニア過水洗浄、塩酸過水洗浄などで除去される。図5を参照して、第1の基板1の表面の酸化シリコン層8が全て除去される。除去方法としては、フッ化水素酸またはフッ化水素酸とフッ化アンモニウムとの混合液を用いたウェットエッチングがスループットの点で好ましい。図6を参照して、再度、第1の基板1の表面に熱酸化法によって酸化シリコン層3が形成される。なお、酸化シリコン層8が全て除去されずに、再度、熱酸化法によって酸化シリコン層が形成されてもよい。しかしながら、酸化膜の平坦性を改善することで接合不良領域を低減するためには、図5に示すように酸化膜が一旦全て除去されることが望ましい。図7を参照して、第1の基板1がたとえば単結晶シリコンからなる第2の基板2と貼りあわせられる直前に、硫酸と過酸化水素水とを4:1容積比の比率で混合した液で、第1の基板1の主表面1aを洗浄することが貼りあわせ時の不良低減の点で好ましい。また、第2の基板2においても、第1の基板1と接合される面の面粗さ算術平均粗さRaは1nm以下が好ましい。第2の基板2についても、第2の基板2が第1の基板1と貼りあわせられる直前に、硫酸と過酸化水素水とを4:1容積比の比率で混合した液で、第1の基板1と接合される面を洗浄することが好ましい。硫酸と過酸化水素水とを混合した液で洗浄することで表面の汚染物除去と表面の親水化が可能となるので、室温での仮貼りあわせが容易となる。貼りあわせでは、まず室温雰囲気で真空下において仮貼りあわせが実施される。第1の基板1の凹部4を覆うように積層された第2の基板2が仮止めされた状態で熱処理が行われる。これにより、第1の基板1に第2の基板2が接合される。第1の基板1の凹部4と第2の基板2とによって圧力基準室11図1参照が形成される。第1の基板1と第2の基板2とを貼りあわせるための熱処理は900°C以上1100°C以下の温度範囲で実施される。この熱処理により第1の基板1と第2の基板2との貼りあわせ面の接合強度を母材並みに改善することができる。この熱処理は窒素雰囲気または真空状態で行われることが好ましい。図8を参照して、第2の基板2が所望の厚みまで薄くなるように加工される。加工方法としては、ダイヤモンドホイールを用いた研削および仕上げとしてシリカ微粒子とアルカリ溶液とを用いた化学機械研磨ChemicalMechanicalPolishingが用いられる。第2の基板2の厚みは、圧力検出素子の圧力レンジおよび受圧部10図1参照の大きさに影響される。第2の基板2の厚みは、たとえば、圧力レンジが1気圧レンジで受圧部10の大きさが0.4mm角の場合、約15μmが適している。図9を参照して、第2の基板2の歪みを検出するための歪検出素子5が形成される。歪検出素子5は、第1の基板1および第2の基板2の積層方向から見て第2の基板2の凹部4と重なる部分に形成される。本発明の一実施の形態では、歪検出素子5は、第1導電型の第2の基板2に、第1導電型とは反対の第2導電型の不純物を注入することで形成される。より具体的には、n型シリコン基板からなる第2の基板2にp型不純物であるボロンが注入されることで、歪検出素子5が形成される。第2の基板2の表面に写真製版技術により感光性樹脂がパターニングされる。パターニングされた感光性樹脂によってマスクされた状態で第2の基板2の表面2aに対してボロンがイオン注入され、活性化熱処理が行われる。この活性化熱処理は、900°C以上1000°C以下の温度で行われる。この活性化熱処理の時間は、ボロンの深さによって設定される。このようにしてn型シリコン基板にp層の領域が形成される。p層にプラス3~10V程度の電位を加えることで、p層はn型シリコン基板のn層とは電気的に絶縁された状態となる。これによりp層をピエゾ抵抗効果を持った歪応力検出素子5として用いることができる。p層の配置位置については、応力が大きくなる領域に配置されることが好ましい。したがって、たとえばp層は受圧部10の辺付近に配置されることが好ましい。つまり、歪検出素子5は、第1の基板1と第2の基板2との積層方向から見て第2の基板2の凹部4の外縁上に形成されることが好ましい。図10を参照して、第2の基板2の表面2a上に絶縁膜6が形成される。たとえばリンドープガラスなどが絶縁膜6として適している。歪検出素子5上の絶縁膜6の一部が開口されて配線溝が形成される。図11を参照して、たとえばアルミニウムが主成分である電気配線金属膜7が配線溝内を充填するように形成され、さらに絶縁膜6上に形成される。これにより歪検出素子5に接するように電気配線7が形成される。このようにして歪検出素子5での抵抗変化を電気信号として外部に取り出すための電気配線7が形成される。電気配線7が形成された後に、歪検出素子5と電気配線7との界面における接触抵抗を低減させることで歪検出素子5の抵抗変化を安定して検出するための熱処理が行われる。歪検出素子5と電気配線7との界面における接触抵抗を低減させることで歪検出素子5の抵抗変化を安定化させるためには、歪検出素子5が形成されているシリコン層と電気配線7を構成する金属膜との境界に形成されている数nmの厚みのシリコン酸化層を還元させる必要がある。そのため、電気配線7が形成された後に、歪検出素子5の電気配線7と接する箇所が還元されるように水素雰囲気で熱処理が行われる。熱処理の終了時における水素分圧は0.4気圧以下である。この熱処理の終了時は、たとえば熱処理が行われるチャンバ内で加熱するためのヒータの稼動が終了された時である。また、熱処理中の水素分圧が常に0.4気圧以下であってもよい。この還元反応を促進する観点から熱処理の温度としては、たとえば350°C以上が好ましい。また、熱処理の温度が高すぎると電気配線7を構成する金属膜の流動および熱膨張係数の違いによる電気配線7の断線が発生する場合があるので、熱処理の温度としては、450°C以下が好ましい。以上の理由から熱処理の温度は、350°C以上450°C以下の範囲が適している。以上の製造工程により、図1に示す本発明の一実施の形態の圧力検出素子が得られる。次に、本発明の一実施の形態の作用効果について説明する。出力の温度特性が増大する原因はこれまで不明であった。本発明者等が鋭意検討した結果、出力の温度特性が電気配線7が形成された後の熱処理の条件に大きく影響を受けることを新たに見出した。そして、本発明者等は、水素雰囲気での熱処理における水素分圧を最適化することによって温度変化率の増大を抑制することができるという知見を得た。図12を参照して、電気配線7が形成された後の熱処理時の水素分圧と、外部圧力が真空時での温度変化率との関係について説明する。図12の縦軸には外部圧力が真空時での温度変化率FS/°Cが示され、横軸には熱処理時の水素分圧atmが示されている。図12では、熱処理の温度として350°C以上450°C以下の範囲で測定した実験結果が示されている。本実験においては、水素と窒素との混合ガス下で熱処理が行われた。また、大気圧下の圧力で熱処理が行われた。熱処理の時間は40分に設定された。また、熱処理の温度範囲が350°C以上450°C以下の範囲内であれば、温度変化率の温度依存性は見られなかった。実験結果としては、電気配線7が形成された後の熱処理時の水素分圧が1気圧atmでは、熱処理が行われた後での外部圧力が真空時の温度変化率出力変動量は0.55FS/°Cとなった。同様に、水素分圧が0.7気圧では、温度変化率は0.37FS/°Cとなった。水素分圧が0.6気圧では、温度変化率は0.32FS/°Cとなった。水素分圧が0.4気圧では、温度変化率は0.21FS/°Cとなった。水素分圧が0.3気圧では、温度変化率は0.18FS/°Cとなった。水素分圧が0.1気圧では温度変化率は0.12FS/°Cとなった。水素分圧が0.04気圧では、温度変化率は0.1FS/°Cとなった。水素分圧が0.01気圧では、温度変化率は0.1FS/°Cとなった。出力が外部回路によって補正されることで出力誤差が0.1FS/°C程度に抑えられていれば、高精度の圧力検出素子の温度特性の目安を満たしている。上記の実験結果によれば、水素分圧が0.04気圧であれば、温度変化率が0.1FS/°Cとなる。そのため、水素分圧が0.04気圧であれば、出力が外部回路によって補正されなくても出力誤差が0.1FS/°C程度に抑えられる。この結果、水素分圧が0.04気圧であれば、高精度の圧力検出素子の温度特性の目安を満たしている。したがって、水素分圧は0.04気圧以上が望ましい。また、熱処理の時間が短時間であれば温度変化率の増大は抑制されるが、熱処理が10分間以上行われると温度変化率は飽和する。実験結果の温度変化率の値は飽和した値が用いられている。また、熱処理の時間が短時間の場合には界面における接触抵抗が安定しづらいので熱処理の時間は30分以上が好ましい。出力を外部回路で調整が可能な範囲としての一つの目安は、外部圧力が真空時での温度変化率が0.3FS/°C以下となることである。図12に示すように、本発明の一実施の形態によれば、熱処理の終了時における水素分圧を0.4気圧以下とすることで、温度変化率を0.3FS/°C以下に抑えることができるという知見を得た。温度変化率が0.3FS/°C以下の場合、現状用いられるビット数で出力誤差を0.1FS/°C程度に抑えることができる。このため、出力が外部回路によって補正されることで、出力誤差を使用温度範囲において0.1FS/°C程度に抑えることができる。したがって、本発明の一実施の形態によれば、高精度の圧力検出素子を製造することができる。水素分圧濃度によって出力の温度特性の増大を抑制することができるメカニズムについては、水素が熱処理中にシリコン中を拡散して圧力基準室11に侵入するため、圧力基準室11自体が温度依存性を持った圧力特性となるためと推測される。本発明の一実施の形態によれば、熱処理中の水素分圧が常に0.4気圧以下であってもよい。熱処理中の水素分圧を常に0.4気圧以下にすることで、圧力基準室11への水素の混入量を許容値以下に抑えることができるので、温度変化率を0.3FS/°C以下に抑えることができる。さらに、水素分圧が0.4気圧より大きい条件で、350°C以上450°C以下の温度範囲で熱処理が行われても、その後に水素分圧が0.4気圧以下で熱処理が行われた場合、温度変化率の増大を抑制することができることを見出した。このメカニズムについては次のように推測される。つまり、水素分圧が0.4気圧より大きい条件で熱処理が行われることで、水素がシリコン中を拡散して圧力基準室11に一旦侵入する。しかし、その後に水素分圧が0.4気圧以下で熱処理が行われることで、圧力基準室11の内外の圧力が釣り合うため、圧力基準室11から外に水素が放出される。この結果、圧力基準室11への水素の混入量を許容値以下に抑えることができる。水素は歪検出素子5が形成されているシリコン層と電気配線7を構成するアルミニウムとの界面に存在するシリコン酸化膜を除去する効果を有している。たとえば、水素分圧が0.5気圧の条件でアニールが行われることで、界面における接触抵抗が安定化される。その後に、水素分圧が0.4気圧以下で、350°C以上450°C以下の温度範囲で、水素分圧が0.5気圧の場合の熱処理の時間より長い時間熱処理が行われれば、温度変化率を0.3FS/°C以下まで低減することができることを見出した。すなわち、電気配線7が形成された後、最後の熱処理となる工程で、水素分圧を0.4気圧以下に抑えることで、温度変化率を0.3FS/°C以下に抑えることができることを見出した。本発明の一実施の形態によれば、第1の基板1および第2の基板2の材質は、シリコンを含んでいてもよい。第1の基板1および第2の基板2の材質がシリコンを含む圧力検出素子で、熱処理の終了時における水素分圧を0.4気圧以下とすることで、温度変化率を0.3FS/°C以下に抑えることができるという知見を得た。本発明の一実施の形態によれば、歪検出素子5は、第1導電型の第2の基板2に、第1導電型とは反対の第2導電型の不純物を注入することで形成されていてもよい。このため、熱処理によって歪検出素子5と電気配線7との界面における接触抵抗を低減させることで歪検出素子5の抵抗変化を安定して検出することができる。本発明の一実施の形態によれば、熱処理の温度は、350°C以上450°C以下であってもよい。これにより、歪検出素子5と電気配線7との界面における還元反応を促進することができ、かつ電気配線7を構成する金属膜の流動および熱膨張係数の違いによる電気配線7の断線が発生を抑制することができる。本発明の一実施の形態によれば、歪検出素子5は、積層方向から見て第2の基板2の凹部4の外縁上に形成されていてもよい。これにより、歪検出素子5を応力が大きくなる領域に配置することで、歪検出素子5の抵抗変化を大きくすることができる。そのため、高精度の圧力検出素子を提供することができる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。