"複数の検査対象デバイスに対してESD耐性を検査する高電圧検査装置において、所定の負の高電圧を出力する高電圧電源と、該高電圧電源からの各所定の負の高電圧をそれぞれ、半導体ウエハに配設された複数の検査対象デバイスの各ダイオード構造に対して逆バイアスにそれぞれなるように一括して同時に印加するESD回路とを有する高電圧検査装置。請求項1に記載の高電圧検査装置において、前記ESD回路は、前記所定の高電圧を一括印加処理すべきデバイス個数分の同一回路構成を有する高電圧検査装置。請求項2に記載の高電圧検査装置において、前記ESD回路は、前記高電圧電源からの所定の高電圧を蓄積する複数の高電圧容量手段と、該複数の高電圧容量手段からの各所定の高電圧を各抵抗をそれぞれ通して出力する複数の高電圧出力部と、該複数の高電圧容量手段をそれぞれ、該高電圧電源側にそれぞれ接続するかまたは該高電圧出力部側にそれぞれ接続するように切り替える複数の切替手段とを有する高電圧検査装置。請求項3に記載の高電圧検査装置において、前記同一回路構成は、前記高電圧容量手段から前記切替手段さらに前記抵抗を通して前記高電圧出力部に至る回路を独立に前記一括印加処理すべきデバイス個数分有する高電圧検査装置。請求項3に記載の高電圧検査装置において、前記高電圧電源は、前記一括印加処理すべきデバイス個数分の前記複数の高電圧容量手段に応じた充電処理能力があるものを選定する高電圧検査装置。請求項2または4に記載の高電圧検査装置において、前記同一回路構成を一または複数搭載するESD基板を複数有する高電圧検査装置。請求項6に記載の高電圧検査装置において、前記ESD基板の一または複数を筐体内に収容する高電圧検査装置。請求項6に記載の高電圧検査装置において、前記複数のESD基板が中央円形部を空けて立てられて放射状に配置され、該複数のESD基板における複数の同一回路構成の各出力端子がそれぞれ該中央円形部側に向けて設けられ、該複数の同一回路構成の各出力端子から前記複数の高電圧出力部のそれぞれを、該中央円形部の下方側に設けられた前記複数の検査対象デバイスの各端子に対して電気的に接続可能に構成されている高電圧検査装置。請求項7に記載の高電圧検査装置において、前記複数の筐体が中央円形部を空けて放射状に配置され、該複数の筐体内に収容された複数のESD基板の複数の同一回路構成における各出力端子がそれぞれ該中央円形部側に向けて設けられ、該複数の同一回路構成の各出力端子から前記複数の高電圧出力部のそれぞれを、該中央円形部の下方側に設けられた前記複数の検査対象デバイスの各端子に対して電気的に接続可能に構成されている高電圧検査装置。請求項8または9に記載の高電圧検査装置において、前記複数の同一回路構成の各出力端子から前記高電圧出力部のそれぞれを通した前記複数の検査対象デバイスまでの、前記一括印加処理すべきデバイス個数分の独立した配線を含む距離は全て同一距離として、前記高電圧電源からの同一のESD印加電圧波形が該複数の検査対象デバイスにそれぞれ同時に印加されるように構成されている高電圧検査装置。請求項10に記載の高電圧検査装置において、前記高電圧出力部および、GND電圧源に接続されるGND電圧出力部はそれぞれ、前記複数の同一回路構成の各高電圧出力端子およびGND出力端子からの複数の配線が上面に接続され、下面に該複数の配線に対応するように接続され、前記複数の検査対象デバイスの各端子に対して電気的に接続可能とされている複数の接触部材が配設された接触手段を有する高電圧検査装置。請求項11に記載の高電圧検査装置において、前記接触手段は、アームに複数の接触部材を固定したマニピュレータと、複数の接触部材が固定されたプローブカードのいずれかである高電圧検査装置。請求項1に記載の高電圧検査装置において、導電部材間距離に対する放電限界値の関係をパッセンの法則から計算で求めた理論値と、ESD試験を実際に行って求めた実測値とを繋いだ最短距離のラインを、該導電部材間距離の最小設計値に用いた高電圧検査装置。請求項1に記載の高電圧検査装置において、半導体ウエハに配置された複数の検査対象デバイスに対する接続処理は自動搬送装置を用いて連続的に行う高電圧検査装置。請求項6~9のいずれかに記載の高電圧検査装置において、前記ESD基板は、部品交換用にソケット部を有する高電圧検査装置。請求項11に記載の高電圧検査装置において、前記接触部材は、放電熱耐性のインジュウムまたはタングステンの材質を用いる高電圧検査装置。請求項12に記載の高電圧検査装置において、前記プローブカードの基板は、放電回避用の表層配線基板である高電圧検査装置。請求項11に記載の高電圧検査装置において、前記接触部材は、放電回避用の接触部材間距離を保っている高電圧検査装置。請求項12に記載の高電圧検査装置において、前記高電圧電源からのESD印加電圧波形をモニタリングする手段として、前記プローブカードの基板の接触部材の取り付け元に丸ピンコネクタが設けられている高電圧検査装置。請求項1に記載の高電圧検査装置において、前記半導体ウエハに配置された複数の検査対象デバイス間がGND電位に短絡処理されている高電圧検査装置。請求項20に記載の高電圧検査装置において、前記半導体ウエハの導電外周部が電気的に前記GND電位に短絡処理され、前記複数の検査対象デバイス間で短絡されたGND電位と、該半導体ウエハの導電外周部が電気的に接続されるウエハステージ導電層のGND電位と、前記ESD回路のGND電位とを共通GND電位として接続することにより、該複数の検査対象デバイスのGND端子に対する接続処理を不要とする高電圧検査装置。請求項3に記載の高電圧検査装置において、コンピュータシステムが、前記切替手段による切替を制御するESDコントローラおよびプローバの動作を制御して、前記複数の検査対象デバイスのアドレスを示すウエハマップに基づいてプロービング制御を行う高電圧検査装置。請求項22に記載の高電圧検査装置において、前記複数の高圧コンデンサから前記複数の検査対象デバイスのへの各高電圧の独立の一括印加に対して、前記ESDコントローラから前記複数の切替手段への制御信号は単一同時制御とする高電圧検査装置。請求項1に記載の高電圧検査装置において、前記複数の検査対象デバイスを搭載したコンタクトステージの上下動作により、スイッチ手段がオン/オフして、複数の検査対象デバイスに1対1に対応する各高電圧容量手段の高電圧を充電/放電し、該各高電圧容量手段からの放電により当該複数の検査対象デバイスのESD検査を行う高電圧検査装置。請求項24に記載の高電圧検査装置において、所定の高電圧を出力する高電圧電源と、該高電圧電源からの所定の高電圧を蓄積する前記一または複数の高電圧容量手段と、該一または複数の高電圧容量手段からの所定の高電圧を出力する一または複数の高電圧出力部とを有し、該高電圧出力部と前記一または複数の検査対象デバイスの各端子を離間させると共に、前記スイッチ手段により該一または複数の高電圧容量手段を該高電圧電源側に接続する第1動作と、スイッチ手段により該一または複数の高電圧容量手段と該高電圧電源を遮断すると共に、該高電圧出力部を前記一または複数の検査対象デバイスの各端子に接続する第2動作とを、前記コンタクトステージの上下動作により切り替える高電圧検査装置。請求項12に記載の高電圧検査装置において、前記プローブカードにおいて、複数あるプローブの針立て設計基準は、導電部材間距離に対する放電限界値の関係をパッセンの法則から計算で求めた理論値と、ESD試験を実際に行って求めた実測値とを繋いだ最短距離のラインを、該導電部材間距離の最小設計値に用いたものであり、半導体チップサイズ以上の距離が必要な場合、例えば半導体チップを1個飛ばし又は2個飛ばし以上の空間距離を保つ設計とする高電圧検査装置。請求項26に記載の高電圧検査装置において、前記プローブカードにおいて、1回のコンタクトでプロービングされない空間領域の半導体チップは、パーソナルコンピュータPCを主体にした、プロービング制御により順次コンタクト処理され、もれなくESD印加を実行する高電圧検査装置。特許文献1に開示されている上記従来の静電気放電試験用治具200では、静電気発生ガン205、即ち、印加源が単体であることに対して、検査対象のデバイスが複数個存在するため、個々の検査対象のデバイスについて、規定電圧/規定回数の規格に適合するESD印加が行われたか否かの証明が困難であるという問題があった。要するに、ESD印加時のほんの少しの距離の違いから、複数のデバイスのちの一のデバイスに主にESD印加電圧が印加されてしまう虞もあって、明確なESD印加試験にはなっていない。また、同一の半導体ウエハに形成される多数のデバイスにおいて、検査対象の複数個のデバイスに対して一括して、規格に適合した電流波形または電圧波形で明確かつ正確に高電圧印加試験を行う場合に、図12に示すように、プラス電源で逆バイアスの状態を設定すると、デバイス6のカソード端子から隣接デバイス6のアノード端子へのショートが発生して、印加される電荷量はn-GaN基板に分散されて、同じデバイス6のカソード端子からアノード端子を通過する電荷量は不定となる。ショート不良が混在する場合に、短絡箇所に貫通する電荷が集中するため、ESD規定から逸脱する。本発明は、上記従来の問題を解決するもので、検査対象の複数個のデバイスに対して一括して、規格に適合した電流波形または電圧波形で明確かつ正確に高電圧印加試験を行う場合にも、簡単な構成でショート不良が混在することなく、高電圧検査を大幅に効率よく行うことができる高電圧検査装置を提供することを目的とする。本発明の高電圧検査装置は、複数の検査対象デバイスに対してESD耐性を検査する高電圧検査装置において、所定の高電圧を出力する高電圧電源と、該高電圧電源からの各所定の高電圧をそれぞれ該複数の検査対象デバイスに対して一括して同時に印加するESD回路とを有するものであり、そのことにより上記目的が達成される。また、好ましくは、本発明の高電圧検査装置におけるESD回路は、前記所定の高電圧を一括印加処理すべきデバイス個数分の同一回路構成を有する。さらに、好ましくは、本発明の高電圧検査装置におけるESD回路は、前記高電圧電源からの所定の高電圧を蓄積する複数の高電圧容量手段と、該複数の高電圧容量手段からの各所定の高電圧を各抵抗をそれぞれ通して出力する複数の高電圧出力部と、該複数の高電圧容量手段をそれぞれ、該高電圧電源側にそれぞれ接続するかまたは該高電圧出力部側にそれぞれ接続するように切り替える複数の切替手段とを有する。さらに、好ましくは、本発明の高電圧検査装置における同一回路構成は、前記高電圧容量手段から前記切替手段さらに前記抵抗を通して前記高電圧出力部に至る回路を独立に前記一括印加処理すべきデバイス個数分有する。さらに、好ましくは、本発明の高電圧検査装置における高電圧電源は、前記一括印加処理すべきデバイス個数分の前記複数の高電圧容量手段に応じた充電処理能力があるものを選定する。さらに、好ましくは、本発明の高電圧検査装置における同一回路構成を一または複数搭載するESD基板を複数有する。さらに、好ましくは、本発明の高電圧検査装置におけるESD基板の一または複数を筐体内に収容する。さらに、好ましくは、本発明の高電圧検査装置における複数のESD基板が中央円形部を空けて立てられて放射状に配置され、該複数のESD基板における複数の同一回路構成の各出力端子がそれぞれ該中央円形部側に向けて設けられ、該複数の同一回路構成の各出力端子から前記複数の高電圧出力部のそれぞれを、該中央円形部の下方側に設けられた前記複数の検査対象デバイスの各端子に対して電気的に接続可能に構成されている。さらに、好ましくは、本発明の高電圧検査装置における複数の筐体が中央円形部を空けて放射状に配置され、該複数の筐体内に収容された複数のESD基板の複数の同一回路構成における各出力端子がそれぞれ該中央円形部側に向けて設けられ、該複数の同一回路構成の各出力端子から前記複数の高電圧出力部のそれぞれを、該中央円形部の下方側に設けられた前記複数の検査対象デバイスの各端子に対して電気的に接続可能に構成されている。さらに、好ましくは、本発明の高電圧検査装置における複数の同一回路構成の各出力端子から前記高電圧出力部のそれぞれを通した前記複数の検査対象デバイスまでの、前記一括印加処理すべきデバイス個数分の独立した配線を含む距離は全て同一距離として、前記高電圧電源からの同一のESD印加電圧波形が該複数の検査対象デバイスにそれぞれ同時に印加されるように構成されている。さらに、好ましくは、本発明の高電圧検査装置における高電圧出力部および、GND電圧源に接続されるGND電圧出力部はそれぞれ、前記複数の同一回路構成の各高電圧出力端子およびGND出力端子からの複数の配線が上面に接続され、下面に該複数の配線に対応するように接続され、前記複数の検査対象デバイスの各端子に対して電気的に接続可能とされている複数の接触部材が配設された接触手段を有する。さらに、好ましくは、本発明の高電圧検査装置における接触手段は、アームに複数の接触部材を固定したマニピュレータと、複数の接触部材が固定されたプローブカードのいずれかである。さらに、好ましくは、本発明の高電圧検査装置において、導電部材間距離に対する放電限界値の関係をパッセンの法則から計算で求めた理論値と、ESD試験を実際に行って求めた実測値とを繋いだ最短距離のラインを、隣接放電を回避するための該導電部材間距離の設計値に用いる。さらに、好ましくは、本発明の高電圧検査装置における高電圧電源は、半導体ウエハに配置された複数の検査対象デバイスのダイオード構造に対して逆バイアスとなるように負の高電圧を印加する。さらに、好ましくは、本発明の高電圧検査装置における半導体ウエハに配置された複数の検査対象デバイスに対する接続処理は自動搬送装置を用いて連続的に行う。さらに、好ましくは、本発明の高電圧検査装置におけるESD基板は、部品交換用にソケット部を有する。さらに、好ましくは、本発明の高電圧検査装置における接触部材は、放電熱耐性のインジュウムまたはタングステンの材質を用いる。さらに、好ましくは、本発明の高電圧検査装置におけるプローブカードの基板は、放電回避用の表層配線基板である。さらに、好ましくは、本発明の高電圧検査装置における接触部材は、放電回避用の接触部材間距離を保っている。さらに、好ましくは、本発明の高電圧検査装置におけるESD印加電圧波形をモニタリングする手段として、前記プローブカードの基板の接触部材の取り付け元に丸ピンコネクタが設けられている。さらに、好ましくは、本発明の高電圧検査装置における高電圧電源はGND電位に対して正電源と負電源を搭載し、該正電源と該負電源とが切替可能に構成され、前記複数の検査対象デバイスに対して順方向バイアスと逆方向バイアスとが切替可能に構成されている。さらに、好ましくは、本発明の高電圧検査装置における半導体ウエハに配置された複数の検査対象デバイス間がGND電位に短絡処理されている。さらに、好ましくは、本発明の高電圧検査装置における半導体ウエハの外周部が電気的にGND電位に短絡処理されている。さらに、好ましくは、本発明の高電圧検査装置において、コンピュータシステムが、前記切替手段による切替を制御するESDコントローラおよびプローバの動作を制御して、前記複数の検査対象デバイスのアドレスを示すウエハマップに基づいてプロービング制御を行う。さらに、好ましくは、本発明の高電圧検査装置において、前記複数の高圧コンデンサから前記複数の検査対象デバイスのへの各高電圧の独立の一括印加に対して、前記ESDコントローラから前記複数の切替手段への制御信号は単一同時制御とする。さらに、好ましくは、本発明の高電圧検査装置において、前記複数の検査対象デバイスを搭載したコンタクトステージの上下動作により、スイッチ手段がオン/オフして、複数の検査対象デバイスに1対1に対応する各高電圧容量手段の高電圧を充電/放電し、該各高電圧容量手段からの放電により当該複数の検査対象デバイスのESD検査を行う。さらに、好ましくは、本発明の高電圧検査装置において、所定の高電圧を出力する高電圧電源と、該高電圧電源からの所定の高電圧を蓄積する前記一または複数の高電圧容量手段と、該一または複数の高電圧容量手段からの所定の高電圧を出力する一または複数の高電圧出力部とを有し、該高電圧出力部と前記一または複数の検査対象デバイスの各端子を離間させると共に、前記スイッチ手段により該一または複数の高電圧容量手段を該高電圧電源側に接続する第1動作と、スイッチ手段により該一または複数の高電圧容量手段と該高電圧電源を遮断すると共に、該高電圧出力部を前記一または複数の検査対象デバイスの各端子に接続する第2動作とを、前記コンタクトステージの上下動作により切り替える。さらに、好ましくは、本発明の高電圧検査装置のプローブカードにおいて、複数あるプローブの針立て設計基準は、導電部材間距離に対する放電限界値の関係をパッセンの法則から計算で求めた理論値と、ESD試験を実際に行って求めた実測値とを繋いだ最短距離のラインを、該導電部材間距離の最小設計値に用いたものであり、半導体チップサイズ以上の距離が必要な場合、例えば半導体チップを1個飛ばし又は2個飛ばし以上の空間距離を保つ設計とする。さらに、好ましくは、本発明の高電圧検査装置のプローブカードにおいて、1回のコンタクトでプロービングされない空間領域の半導体チップは、パーソナルコンピュータPCを主体にした、プロービング制御により順次コンタクト処理され、もれなくESD印加を実行する。上記構成により、以下、本発明の作用を説明する。本発明においては、複数の検査対象デバイスに対してESD耐性を検査する高電圧検査装置において、所定の高電圧を出力する高電圧電源と、該高電圧電源からの所定の高電圧を該複数の検査対象デバイスに対して一括して同時に印加するESD回路とを有する。これによって、検査対象の複数個のデバイスに対して一括して、規格に適合した電流波形または電圧波形で明確かつ正確に高電圧印加試験を行う場合にも、簡単な構成でショート不良が混在することなく、高電圧検査を大幅に効率よく行うことが可能となる。以上により、本発明によれば、検査対象の複数個のデバイスに対して一括して、規格に適合した電流波形または電圧波形で明確かつ正確に高電圧印加試験を行う場合にも、簡単な構成でショート不良が混在することなく、高電圧検査を大幅に効率よく行うことができる。以下に、本発明の高電圧検査装置の実施形態1~3としてESD試験装置に適用した場合について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。実施形態1図1は、本発明の実施形態1におけるESD試験装置の構成例を示す回路図である。図1において、本実施形態1の高電圧検査装置としてのESD試験装置1は、所定の高電圧を出力する高電圧電源2と、高電圧電源2からの所定の高電圧を複数の検査対象デバイス6に対して一括して同時に印加するESD回路10とを有し、複数の検査対象デバイス6に対してESD耐性を検査する。このESD回路10は、高電圧電源2からの所定の高電圧を蓄積する高電圧容量手段としての複数の高圧コンデンサ4と、複数の高圧コンデンサ4からの各所定の高電圧を印加抵抗5をそれぞれ通して出力する複数の高電圧出力部と、この高電圧電源2からの所定の高電圧を高圧コンデンサ4側に接続するかまたは高圧コンデンサ4からの所定の高電圧を高電圧出力部側に接続するように切り替える複数の切替手段としての高耐圧リレー3とを有し、同一回路構成として、高圧コンデンサ4から高耐圧リレー3さらに印加抵抗5を通して高電圧出力部に至る回路を独立に、一括印加処理すべき複数の検査対象デバイス6の個数分だけ並列に有している。ESD試験装置1は、高電圧電源2の一方端子が多接点ここでは8接点の高耐圧リレー3の各接点をそれぞれ介して複数ここでは8個の高圧コンデンサ4の各一方電極に接続され、複数ここでは8個の高圧コンデンサ4の各他方電極は、高電圧電源2の他方端子にそれぞれ接続されると共に接地されている。複数ここでは8個の高圧コンデンサ4の各一方電極は、多接点ここでは8接点の高耐圧リレー3の各接点からそれぞれ、各印加抵抗5をそれぞれ通して高電圧出力部から検査対象の各デバイス6の一方端子にそれぞれ接続されている。各デバイス6の他方端子はそれぞれ、GND電圧出力部から高電圧電源2の他方端子にそれぞれ接続されると共に接地されている。ここでは図示していないが、多接点ここでは8接点の高耐圧リレー3の同時接続切替を所定タイミングで制御する後述のESDコントローラ9が設けられている。この多接点ここでは8接点の高耐圧リレー3を駆動するための電源が別途必要である。高電圧電源2は、一括処理するべき高圧コンデンサ4の個数の容量分に応じて適切な充電処理能力があるものを選定して共用とする。高耐圧リレー3は、設置に方向性がある水銀リレーが用いられており、ここでは8接点のものでもよいが、4接点のものが2個でもよいし、2接点のものが4個でもよい。8接点の高耐圧リレー3に代えて1接点の高耐圧リレー3が8個設けられていてもよい。高耐圧リレー3は、高圧コンデンサ4に対して、図示しないESDコントローラ9により8接点が同時に、高圧コンデンサ4側を中心として高電圧電源2側とデバイス6側との間で切り替わる。8個の高圧コンデンサ4から8個のデバイス6への高電圧の独立の一括印加に対して高耐圧リレー3への制御信号は、単一同時制御とする。高耐圧リレー3は積み重ねて配置すると、コイル磁界によって動作する部品であるため、誤動作を起こす可能性があるので好ましくない。また、後述の図21のように、充電用の高耐圧リレー102と放電用の高耐圧リレー103のように独立した高耐圧リレーの構成であっても良い。高圧コンデンサ4は、ここでは8個用いられ、試験電圧に適した耐性を有するものを選定し、容量の選定においては、ESD試験の規格に合致するように、試験モデル毎に定められたものを選定する。例えば、HBM規格であれば100pF、MM規格であれば200pFである。印加抵抗5は、ここでは8個用いられ、例えばHBM規格であれば1.5KΩ程度のものを用い、MM規格であれば0KΩ抵抗なしとする。これらの高圧コンデンサ4と印加抵抗5は、一括処理するべきデバイス6の個数分を電気的に独立にした状態で搭載する。デバイス6は、例えばLSI素子や、LED素子およびレーザ素子などの発光素子などである。上記構成により、まず、図示しないESDコントローラ9により高耐圧リレー3の8個の接点が高電圧電源2側にオンして高電圧電源2から8つに分岐して電流が各高圧コンデンサ4に流れ込んで高電圧電源2の高電圧に均等に蓄積される。このとき、高耐圧リレー3のデバイス6側の8個の接点はESDコントローラ9によりオフ状態とされている。次に、ESDコントローラ9により高耐圧リレー3の高電圧電源2側の8個の接点がオフした後に、高耐圧リレー3のデバイス6側の8個の接点がオンするように制御が為される。これによって、高圧コンデンサ4に蓄積された高電圧が、高耐圧リレー3の8個の接点から各印加抵抗5をそれぞれ通して検査対象の各デバイス6の一方端子にそれぞれ印加される。この場合、各高圧コンデンサ4と検査対象の各デバイス6とは1対1に対応しており、明確でかつ正確なESD検査が大幅に効率よく行われる。このように、これらの高耐圧リレー3の8個の接点をESDコントローラ9により高電圧電源2側から検査対象の各デバイス6側に切替えて、8個の高圧コンデンサ4を充電または放電をして、検査対象の各デバイス6にそれぞれ、8個の高圧コンデンサ4から所定の明確でかつ正確な高電圧をそれぞれ各高電圧出力部から印加することができる。高耐圧リレー3の8個の接点の切替動作は、ESDコントローラ9により規定のタイミングで同時に行われる。ESD試験は、数種類の印加モデルと、それぞれに規格が定められており、検査対象の各デバイス6に印加されるESD電流波形またはESD電圧波形によって適合が判断される。ESD試験は、高電圧電源2から高耐圧リレー3の8個の接点を介して、高圧コンデンサ4と印加抵抗5の直列回路が8個並列に接続されたESD印加回路、さらに、ソケットの他、アームに複数のプローブ接触部材を固定したマニピュレータ、複数のプローブ接触部材が固定されたプローブカードなどの接触手段としての接触治具を介して検査対象の各デバイス6に高電圧がそれぞれ印加される。検査対象の各デバイス6に対して高電圧の供給源側端子1本とGND側端子1本を検査対象のデバイス6の各端子にそれぞれ接触させて高電圧を8個同時に印加する。この場合、検査対象の各デバイス6は8個同時に高電圧印加処理が行われる。図2は、半導体ウエハ平面内に多数マトリクス状に配列された半導体チップの隣接縦横の4個を模式的に示す平面図である。図2において、半導体ウエハ平面内に多数マトリクス状に配列された検査対象のデバイス6としての半導体チップ11の両側に対向する端子12がそれぞれ設けられている。このように、半導体チップ11毎に2個の端子12が設けられ、矢印で示す高電圧印加用の接触部材としての例えばプローブ13が端子12の対向方向三角△に接触される場合と、矢印で示す高電圧印加用のプローブ13が端子12の隣接方向クロスXに接触される場合とがある。図3は、理論値と実測値をパラメータとした電極間距離に対する放電限界値の関係を示す図である。図3の三角プロット△で示す対向端子間の実測値は、図2に示すように矢印で示す高電圧印加用のプローブ13が端子12の対向方向三角△に接触させる場合の観測結果である。また、図3のクロスプロットXで示す隣接端子間の実測値は、図2に示すように矢印で示す高電圧印加用のプローブ13が端子12の隣接方向三角Xに接触させる場合の観測結果である。図3では、電極間距離に対する放電限界値の関係を示しているが、四角プロット■は、パッセンの法則高電圧を端子間に印加した状態で何処まで距離を縮じめたら放電するかを求めているから計算で求めた理論値であるのに対して、三角プロット△およびクロスプロットXはESD試験を実際に行った状態で求めた実測値であって、高圧コンデンサ4からデバイス6の端子間に急激かつ瞬間的にESD印加電圧波形が印加される場合の観測結果である。三角プロット△は対向端子間の実測値半導体チップ11の対向する2端子間に高電圧同士を印加する場合の放電距離、クロスプロットXは隣接端子間の実測値隣接する半導体チップ11間の隣接端子間に高電圧同士を印加する場合の放電距離である。高電圧電源2から高圧コンデンサ4に蓄積する高電圧が、例えば1500Vの場合、放電開始電圧を1500Vとして、四角プロット■の理論値では、放電限界値の電極間距離は140μm程度であるが、三角プロット△における対向端子間の実測値では、放電限界値の電極間距離は50μm程度であるのに対して、クロスプロットXにおける隣接端子間の実測値では、放電限界値の電極間距離は95μm程度である。よって、隣接端子間の実測値よりも対向端子間の実測値の方が放電限界値が短いことが分かる。これらの実測値と理論値を繋いだ最短距離のラインを、ESD回路10、電極間距離およびプローブ間距離の設計値に対する放電限界値の関係として用いることができる。この場合、理論値のラインにおいて、端子間距離が150μm~200μmの間で実測値のラインクロスプロットXは隣接端子間の実測値のラインに移行する。したがって、印加すべき高電圧に対して放電限界値の電極間距離に関し、高電圧のうちの低い電圧値側では理論値のラインを用い、高い電圧値側では実測値のラインを用いる。したがって、高電圧電源2から高圧コンデンサ4に蓄積する高電圧が例えば低い電圧値側の例えば1500Vの場合、放電開始電圧を1500Vとすれば、理論値140μmを越える電極間距離が必要となる。図4は、図1のESD試験装置1におけるデバイス6へのコンタクト状態の拡大イメージを模式的に示す斜視図である。図5は、図1のESD試験装置1におけるESD印加時の構成イメージ例を模式的に示す斜視図である。図4および図5において、図1のESD試験装置1において、1台の高電圧電源2、8接点の高耐圧リレー3、8個の高圧コンデンサ4、および8個の印加抵抗5、その他の付加回路を搭載したESD基板を安全のために筐体内に収容し、高圧コンデンサ4から高耐圧リレー3の接点を通して印加抵抗5に至る直列回路の8回路分の配線出力部21aを有する8ch分のESD基板箱21と、ESD基板箱21の配線出力部21aからの各配線23が上面に設けられたコネクタ24を介して下面側のプローブ22a,22bの8セットにそれぞれ接続され、各デバイス6の2端子6a,6bに1対1に対応するようにプローブ22a,22bの8セットが下面から突出してそれぞれ設けられたプローブカード22とを備え、ウエハステージ7上の半導体ウエハ8にマトリクス状に多数設けられた検査対象の8個の各デバイス6の各端子6a,6bと、各高圧コンデンサ4にそれぞれ接続されたプローブ22a,22bの8セットとが、1対1に対応するように配置されている。ESD基板箱21の配線出力部21aからプローブカード22までの配線長が変わることによって、ESD印加電圧波形が変化する。したがって、高圧コンデンサ4からデバイス6の各端子6a,6bまでの配線長を全て同一配線長にしてデバイス6の各端子6a,6bに印加するESD電圧波形を同一にしている。ESD基板は、部品交換用にソケット部を有していてもよい。図6は、図1のESD試験装置1における複数のESD印加器の設置イメージ例を模式的に示す平面図である。図6に示すように、ESD試験装置1Aは、複数のESD印加器としての複数のESD基板31が中央円形部32を空けてその周囲に立てられて放射状に配置され、該複数のESD基板31における複数の同一回路構成の各出力端子がそれぞれ中央円形部32側に向けて設けられている。複数の同一回路構成の各出力端子から複数の高電圧出力部のそれぞれを、中央円形部32の下方側に設けられた複数の検査対象デバイス6の各端子に対して電気的に接続可能に構成されている。複数の同一回路構成の各出力端子から高電圧出力部のそれぞれを通した複数の検査対象デバイス6までの、一括印加処理すべきデバイス個数分の独立した配線を含む距離は全て同一距離として、高電圧電源2からの同一のESD印加電圧波形が複数の検査対象デバイス6の各端子にそれぞれ同時に明確かつ確実に印加されるように構成されている。このESD試験装置1Aとして、ESD回路10における複数接点の高耐圧リレー3、複数の高圧コンデンサ4および複数の印加抵抗5が搭載された複数のESD基板31が中央円形部32を除いたドーナツ状で複数放射状中央円形部32の中心に対して放射状に配置されている。高耐圧リレー3の厚みは汎用的な4000V耐圧用でおよそ15mm、8000V耐圧用では、およそ30mmである。この厚みによって何枚分のESD基板31が配置できるかが決まる。高耐圧リレー3の厚みが4000V耐圧用の15mmで中央円形部32の内周直径が40cmの場合、64枚のESD基板31が配置できる。また、高耐圧リレー3の厚みによってESD基板31の厚みが決まるため、高耐圧リレー3の厚みの薄いものを用いるのがよい。例えば1枚のESD基板31が4chの場合で、8個の1接点の高耐圧リレー3を搭載する場合に、高耐圧リレー3の厚みが4000V耐圧用で13.5mmでは83枚のESD基板31が放射状に搭載できて全部で332ch分デバイス6が332個同時にESD試験ができるの能力がある。この場合のESD基板31の外周直径は約50cm程度である。複数のESD基板31の内周側から配線23が引き出されてプローブカード22のコネクタ24に接続され、プローブカード22の下面に設けられたプローブ22a,22bの複数セットを、ウエハステージ7上に吸着された半導体ウエハ8上にマトリクス状に多数設けられた検査対象の各デバイス6の端子6a,6bと、1対1に対応するように接続してESD試験が行われる。プローブ22a,22bとデバイス6の端子6a,6bとの位置関係は、自動搬送装置のプローバを構成するウエハステージ7側を正確に移動させつつ画像認識により正確に位置決めすることができる。ここでは、400μm×200μmのサイズの半導体チップ11を64個づつ1列でESD試験を行ってこれを繰り返し、ウエハのチップ全部例えば10万個を順次自動的に行うことができる。隣の列にプローブ22a,22bを立てるのが困難なことから、2列以上でESD試験を行うよりも、1列で行うのが接触ミスが起こり難くてよい。また、プローブカードの針立て設計においては、導電部材間距離に対する放電限界値の関係をパッセンの法則から計算で求めた理論値と、ESD試験を実際に行って求めた実測値とを繋いだ最短距離が、半導体チップサイズ以上必要な場合、例えば半導体チップ1個飛ばし又は2個飛ばし以上の空間距離を保つ設計とし、隣接プローブ間に対する放電を回避する。1回のコンタクトでプロービングされない空間の半導体チップは、後述のパーソナルコンピュータPCを主体にした、プロービング制御によって、順次コンタクト処理され、もれなくESD印加を実行することが可能である。ESD基板31からデバイス6までの配線長は図8bのESD印加電圧波形の規格保持として20cm以下が望ましい。各ESD基板31から8個のデバイス6の各端子までの配線長を全て同一配線長にしてデバイス6の各端子に印加する図8bのESD電圧波形を同一にしている。これによって、ESD試験が均一になる。図7aは、図1のESD試験装置1における複数のESD印加器の別の設置イメージ例を模式的に示す平面図であり、図7bは、図7aのESD印加器とプローブカードおよびプローバの縦断面図である。図8aは、図7aのESD印加器を模式的に示す斜視図であり、図8bは、ESD試験で用いるESD印加電圧波形を示す図である。図7a、図7bおよび図8aにおいて、ESD試験装置1Bは、複数の筐体である複数のESD基板箱21が中央円形部25を空けてその周囲に放射状に配置されている。複数のESD基板箱21内に収容された複数のESD基板31の複数の同一回路構成における各出力端子がそれぞれ中央円形部25側に向けて設けられている。複数の同一回路構成の各出力端子から複数の高電圧出力部のそれぞれを、中央円形部25の下方側に設けられた複数の検査対象デバイス6の各端子6a,6bに対して電気的に接続可能に構成されている。複数の同一回路構成の各出力端子から各高電圧出力部のそれぞれを通して複数の検査対象デバイス6までの、一括印加処理すべきデバイス個数分の独立した配線23を含む距離は全て同一距離として、高電圧電源2からの同一のESD印加電圧波形が複数の検査対象デバイス6にそれぞれ同時に印加されるように構成されている。なお、高電圧出力部としては、同一回路構成の出力端子であってもよいし、その出力端子から配線を介してプローブカード22のプローブ22a,22bまでを含めてもよい。ESD試験装置1Bとして、1台の高電圧電源2、8接点の高耐圧リレー3、8個の高圧コンデンサ4、および8個の印加抵抗5、その他の付加回路を搭載した複数のESD基板31を筐体内に収容し、高圧コンデンサ4から高耐圧リレー3の接点を通して印加抵抗5に至る直列回路の8回路分の配線出力部21aを有する8ch分のESD基板箱21が8個放射状に配設けられている。8個のESD基板箱21の内周側から配線23が引き出されてプローブカード22のコネクタ24に接続され、プローブカード22の下面に設けられたプローブ22a,22bの8セットを、自動搬送装置のプローバを構成するウエハステージ7上の半導体ウエハ8にマトリクス状に多数設けられた多数のデバイス6のうち、検査対象の8個の各デバイス6の各端子6a,6bと、1対1に対応するように接続してESD試験を行い、これを繰り返すようになっている。この8ch分のESD基板箱21の配線出力部21aから各デバイス6までの配線長は図8bのESD印加電圧波形の規格保持として20cm以下が望ましい。各各ESD基板箱21の各配線出力部21aから8個の各デバイス6の各端子までの配線長を全て同一配線長にして各デバイス6の各端子に印加する図8bのESD電圧波形を同一にしている。これによって、ESD試験が均一になる。図9は、パーソナルコンピュータPCを主体にしたウエハマップとプロービング管理を示すブロック図である。図9において、本実施形態1のESD試験装置1は、プロービング管理を行うパーソナルコンピュータPCと、1台の高電圧電源2と、パーソナルコンピュータPCからの指示を受けて駆動するESDコントローラ9と、ESDコントローラ9により、高耐圧リレー3の8接点を同時に高電圧電源2側に切り換えて8個の高圧コンデンサ4に高電圧電源2からの高電圧を蓄積し、その後、所定のタイミングで高耐圧リレー3の8接点を同時に8個の各印加抵抗5側に切り替える8つの並列回路で構成されたESD回路10と、ESD回路10から8個の各印加抵抗5をそれぞれ介したESD印加電圧を、ウエハステージ7の半導体ウエハ8を移動させた後に上昇させて、8個のデバイス6の各端子6a,6bにプローブカード22のプローブ22a,22bの8セットをそれぞれ接触させてそのプローブ22a,22bの8セットによりその各端子6a,6bに印加するためのプローバ20とを有している。半導体ウエハ8の10万個もの多数のチップを順次ESD試験する場合、プローバ20などの自動搬送装置を用いて連続的にプロービングを行う。プロービング管理は、パーソナルコンピュータPCを主体にして、半導体ウエハ8上のウエハマップ、即ち半導体ウエハ8上にマトリクス状に配置された多数例えば10万個の半導体チップ11の位置を示すアドレスに対して、どのアドレス範囲の半導体チップ11をESD試験し、どのアドレスの半導体チップ11がESD耐圧不良なのかを記憶することができる。ESD耐圧不良は、半導体チップ11のダイオード構造の逆方向電圧によるリーク電流が所定値を上回った場合にこれを測定器によって測定して不良と認定し、その半導体チップ11のアドレスをパーソナルコンピュータPCに記憶する。ESDコントローラ9は、ESD回路の高耐圧リレー3の動作制御だけではなく、印加すべき電圧レベルの設定や印加回数、印加する極性条件をプログラム等であらかじめ設定したシーケンシャルに従って動作する。以上により、本実施形態1によれば、量産時に、検査対象の複数個のデバイス6に対して一括して、規格に適合したESD印加電圧波形で明確かつ正確に高電圧印加試験を行うことにより、高電圧検査を大幅に効率よく行うことができる。なお、本実施形態1では、特に詳細には説明しなかったが、半導体ウエハ8にマトリクス状に配設された個片化前切断前の多数のデバイス6としての各半導体チップ11に対してESD試験を行う他に、個片化後切断後であって保持テープが付いた状態半導体チップ11がマトリクス状に配列されている状態の各半導体チップ11に対してESD試験を行うことができる。なお、上記実施形態1では、特に説明しなかったが、高電圧電源2はGND電位に対して正電源と負電源を搭載し、正電源と負電源とが切替可能に構成され、複数の検査対象デバイス6に対して、順方向バイアスと逆方向バイアスとが切替可能に構成されていてもよい。実施形態2上記実施形態1では、高電圧電源2からの所定の高電圧を複数の検査対象デバイス6に対して一括して同時に同一のESD印加電圧波形を正確に印加する場合について説明したが、本実施形態2では、これに加えて、半導体チップ11のGND側の各端子12bが電気的に短絡状の半導体ウエハの場合に、この半導体ウエハにマトリクス状に配置された多数の検査対象デバイス6のESD耐圧検査を安定して行う場合について説明する。また、ESD試験にはデバイスの動作極性において、順方向バイアス印加と逆方向バイアス印加の2通りの印加方法がある。一般的に逆バイアス印加で試験を行うことが、高い信頼性を保証できることが公知であり、ここでは特に、逆方向バイアス時のESD規格を保持するための装置構成と、デバイスの出荷仕様にあわせて双方向のバイアス印加ができる装置の構成について説明する。図10は、本発明の実施形態2におけるESD試験装置の構成例を示す回路図である。図10において、本実施形態2の高電圧検査装置としてのESD試験装置1Cは、所定の負の高電圧を出力する高電圧電源2Cと、高電圧電源2Cからの所定の負の高電圧を、半導体ウエハ8上にマトリクス状に配置された多数の検査対象デバイス6のうちの所定数の検査対象デバイス6に対して一括して同時に印加するESD回路10Cとを有し、半導体ウエハ8上の複数の検査対象デバイス6に対してESD耐性を検査する。このESD回路10Cは、高電圧電源2からの所定の負の高電圧を蓄積する複数の高電圧容量手段としての複数の高圧コンデンサ4と、複数の高圧コンデンサ4からの各所定の負の高電圧を印加抵抗5をそれぞれ通して出力する複数の高電圧出力部と、この複数の高電圧電源2Cからの所定の負の高電圧を高圧コンデンサ4側に接続するかまたは高圧コンデンサ4からの所定の高電圧を高電圧出力部側に接続するように切り替える複数の切替手段としての一または複数の高耐圧リレー3とを有し、同一回路構成として、高圧コンデンサ4から高耐圧リレー3さらに印加抵抗5を通して高電圧出力部に至る回路を独立に、一括印加処理すべき複数の検査対象デバイス6の個数分だけ並列に有している。ESD回路10Cは、ESDコントローラ9により、高耐圧リレー3の8接点を同時に高電圧電源2C側に切り換えて8個の高圧コンデンサ4に高電圧電源2Cからの負の高電圧を蓄積し、その後、所定のタイミングで高耐圧リレー3の8接点を同時に8個の各印加抵抗5側に切り替えて、8個の高圧コンデンサ4からの負の高電圧が高耐圧リレー3の8接点をそれぞれ介して8個の各印加抵抗5側にそれぞれ至る8つの並列回路で構成されている。この場合の検査対象のデバイス6は、その内部にダイオード構造を持つLRD素子やレーザ素子などの発光素子である。高電圧電源2Cで蓄積した高圧コンデンサ4により、半導体ウエハ8上にマトリクス状に配置された複数の検査対象デバイス6のダイオード構造に対して逆バイアスとなるように負の高電圧を印加する。ESD試験装置1Cは、負の高電圧を出力する高電圧電源2Cの一方端子が多接点ここでは8接点の高耐圧リレー3の各接点をそれぞれ介して複数ここでは8個の高圧コンデンサ4の各一方電極に接続され、複数ここでは8個の高圧コンデンサ4の各他方電極は、高電圧電源2Cの他方端子にそれぞれ接続されると共に接地されている。複数ここでは8個の高圧コンデンサ4の各一方電極は、多接点ここでは8接点の高耐圧リレー3の各接点からそれぞれ、各印加抵抗5をそれぞれ通して高電圧出力部から検査対象の各デバイス6の一方端子にそれぞれ接続されている。各デバイス6の他方端子はそれぞれ、GND電圧出力部から高電圧電源2Cの他方端子にそれぞれ接続されると共に接地されている。ここでは図示していないが、多接点ここでは8接点の高耐圧リレー3の同時接続切替を所定タイミングで制御する後述のESDコントローラ9が設けられている。この多接点ここでは8接点の高耐圧リレー3を駆動するための電源が別途必要である。図11は、図10のESD試験装置1Cを用いて、半導体ウエハ8上にマトリクス状に配置された多数の検査対象デバイス6のESD耐圧検査を行う場合の模式図である。図11において、ESD試験装置1Cにおける高圧コンデンサ4には負の高電圧が充電されており、例えば-1500Vが検査対象の各デバイス6のアノード端子に印加され、0Vがカソード端子に印加される。このように、各デバイス6のアノード端子に-1500Vの負の高電圧が印加され、カソード端子に0Vが印加されるので、ダイオード構造にESD逆方向電圧が印加されてESD試験が行われる。この場合に、高電圧電源2Cを-電源とする。ESD10Cの電圧供給源側とGND側とが逆転する。n-GaN基板から高圧コンデンサ4の電荷規定量例えば100pFをアノード端子を介して吸引するため、アノード端子を通過する電荷量は一定である。デバイス単位でアノード電極は独立しているため、ESD条件としては問題とはならない。したがって、各デバイス6に対してそれぞれ、高圧コンデンサ4の電荷規定量例えば100pFの印加を確実に保証することができる。さらに高電圧電源2Cを電源とすれば、順方向バイアスを実現することができる。これに対して、図12に示すように、プラス電源を用い、印加回路GNDの極性を反転することで逆バイアスの状態を設定すると、デバイス6のカソード端子から隣接デバイス6のアノード端子へのショートが発生する場合には、印加される電荷量はn-GaN基板に分散されて、同じデバイス6のカソード端子からアノード端子を通過する電荷量は不定となる。このように、ショート不良が混在する場合に、短絡箇所に貫通する電荷が集中するため、ESD規定から逸脱する。これを負の高電圧による図11のESD試験装置1Cによって解消することができる。図13は、図10のESD試験装置1Cにおいてデバイスの複数個をESD印加対象としたときのプロービング実施例として、半導体チップ11の各端子へのプローブ配置について説明するための平面図である。図13に示すように、ESD電荷供給源であるプローブ22aの各端子12aへの接触は、デバイス単位半導体チップ11毎で独立に行われ、印加回路ESD回路10Cと高電圧出力部を含む回路の搭載とプローブコンタクトを実施する。このように、図8bのESD電圧波形を印加する半導体チップ11の各端子12aへのプローブ22aは、半導体チップ11毎に独立に設けられるが、GND側端子である半導体チップ11の各端子12bへのプローブ22bは、半導体チップ11のGND側の各端子12bが電気的に短絡状態の半導体ウエハの場合には、ESD電圧波形の印加処理に対して1点または半導体チップ11の複数素子毎をコンタクト対象とすればよい。ESD回路10CのGNDCOMに接続されるプローブ22bが、複数デバイスのGND側の各端子12bが共にウエハ8内で電気的に短絡しているため、GND側の複数の端子12bのうちの少なくとも1点でコンタクトするだけで、全デバイス毎にコンタクトする状態と同じ状態となる。これによって、GND側のコンタクトプローブを少なくとも1つを残して他を不要とすることができる。図14は、GND側のプローブを省略する場合の検査対象のデバイス6への接続を模式的に示す図である。図14において、ウエハステージ絶縁層41の表面側に、接地されたウエハステージ導電層42が設けられ、ウエハステージ導電層42上に半導体ウエハ8が搭載されている。半導体ウエハ8にマトリクス状に配置された複数の検査対象デバイス6は、製造プロセスにて複数の検査対象デバイス6間のGND側で短絡するように積極的に短絡処理が施されている。また、半導体ウエハ8のエッジ側面に導電性膜を形成して、検査対象デバイス6のグランド端子GND端子である各端子12bからウエハエッジ側面の導電性膜を介してウエハステージ導電層42に電気的に接続する。配線出力部21aからの各配線23がプローブカード22の上面に設けられたコネクタ24を介してプローブカード22の下面側のプローブ22aにそれぞれ接続され、各デバイス6に1対1に対応するようにプローブ22aが下面から突出してそれぞれ設けられている。各デバイス6間で短絡されたGNDと、ウエハステージ導電層42のGNDと、ESD回路10CのGNDとを共通GNDとして接続することにより、各デバイス6のGND端子に対するプロービングは全く不要とすることができる。以上により、本実施形態2によれば、検査対象の複数個のデバイス6に対して一括して、規格に適合したESD印加電圧波形で明確かつ正確に高電圧印加試験を行うことにより、高電圧検査を大幅に効率よく行うことができる。これに加えて、半導体ウエハ8上にマトリクス状に配置された多数の検査対象デバイス6間がGND側で短絡している場合やデバイス6間がGND側で短絡したウエハを用いる場合にも、ESD耐圧検査を正確かつ安定して大幅に効率よく行うことができる。なお、上記実施形態1、2では、特に説明しなかったが、プローブカード22の基板は、多層配線基板ではなく、放電回避用の表層配線基板である。プローブカード22の基板として多層配線基板を用いる場合には、数千Vの高電圧であるため、配線間の誘電率放電回避特性、距離/電圧を考慮する。プローブには、放電熱耐性のインジュウムまたはタングステンの材質を用いるとよい。プローブは、放電回避用のプローブ間距離を保っている。ESD印加電圧波形をモニタリングする手段として、プローブカード22の基板のプローブ22a,22b元に丸ピンコネクタが設けられているのが望ましい。実施形態3本実施形態3では、高耐圧リレー3としての水銀リレーを用いずにESD試験を行う場合について説明する。図15は、本発明の実施形態3におけるESD試験装置においてコンタクトステージが上位置の場合を模式的に示す縦断面図である。図16は、図15のESD試験装置においてコンタクトステージが下位置の場合を模式的に示す縦断面図である。図15において、一または複数の検査対象デバイスに対してESD耐性を検査する本実施形態3のESD試験装置1Dにおいて、一または複数の検査対象デバイス54を搭載したコンタクトステージ53の上下動作により、スイッチ手段としてのスイッチ52がオン/オフして、一または複数の検査対象デバイス54に1対1に対応する各高電圧容量手段としての高圧コンデンサ56の高電圧を充電/放電し、各高圧コンデンサ56からの放電により当該一または複数の検査対象デバイス54のESD検査を行う。本実施形態3のESD試験装置1Dは、所定の高電圧を出力する高電圧電源55と、高電圧電源55からの所定の高電圧を蓄積する一または複数の高圧コンデンサ56と、一または複数の高圧コンデンサ56からの所定の高電圧を出力する一または複数の高電圧出力部としてのプローブカード57のプローブ57a,57bとを有し、プローブカード57のプローブ57a,57bと一または複数の検査対象デバイス54の各端子54a,54bを離間させると共に、スイッチ52により一または複数の高圧コンデンサ56を高電圧電源55側に接続する第1動作と、スイッチ52により一または複数の高圧コンデンサ56と高電圧電源55を遮断すると共に、プローブカード57のプローブ57a,57bをそれぞれ通して一または複数の検査対象デバイス54の各端子54a,54bにそれぞれ接続する第2動作とを、コンタクトステージ53の上下動作により切り替える。さらに詳細に説明する。土台51上にスイッチ52の一方接点52aが固定されており、コンタクトステージ53の下面でスイッチ52の一方接点52a直上にスイッチ52の他方接点52bが固定されている。コンタクトステージ53上には、検査対象のデバイス54が固定されており、コンタクトステージ53が所定間隔で上下動自在に構成されている。検査対象のデバイス54は、ここでは1つだけしか示していないが、複数の検査対象のデバイス54が前後方向に設けられている。スイッチ52の一方接点52aは高電圧電源55に接続され、スイッチ52の他方接点52bは高圧コンデンサ56を介して接地されている。高圧コンデンサ56はプローブカード57の高電圧側に接続され、プローブカード57のGND側は接地されている。各デバイス54の2端子54a,54bに1対1に対応するようにプローブ57a,57bがプローブカード57の下面から突出してそれぞれ設けられている。各デバイス54の各端子54a,54bと、高圧コンデンサ56にそれぞれ接続されたプローブカード57のプローブ57a,57bとが、1対1に対応するように配置されている。高電圧電源55は、一括印加処理すべきデバイス個数分の複数の各高圧コンデンサ56に応じた充電処理能力があるものを選定する。高電圧出力部および、GND電圧源に接続されるGND電圧出力部はそれぞれ、一または複数の検査対象デバイス54の各端子54a,54bに対して電気的に接続可能とされている複数の接触部材が配設された接触手段を有している。この接触手段は、アームに複数の接触部材を固定したマニピュレータと、複数の接触部材が固定されたプローブカード57のいずれかである。接触部材としては、放電熱耐性のインジュウムまたはタングステンの材質を用いる。ここでは、接触手段としてプローブカード57を用い、複数の接触部材としてプローブ57a,57bを用いている。プローブカード57の基板は、高電圧が印加されるため、多層配線基板ではなく、放電回避用の表層配線基板とする。上記構成により、図15では、コンタクトステージ53が上位置にあって、高圧コンデンサ56からの高電圧が、プローブカード57の高電圧側のプローブ57aを介して各デバイス54の端子54aに印加されてESD試験が行われる。即ち、コンタクトステージ53が上位置にあるときは高圧コンデンサ56に対して高電圧電源55が遮断されて、各高圧コンデンサ56からの同一のESD印加電圧波形が各プローブ57aから各デバイス54の端子54aに印加される。このとき、各デバイス54の端子54bはプローブ57bを介して接地されている。図16では、コンタクトステージ53が下位置にあって、高電圧電源55からの高電圧がスイッチ52を介して高圧コンデンサ56に充電される。即ち、コンタクトステージ53が下位置にあるときはプローブ57a、57bとデバイス54の各端子54a、54bとが離間し、高電圧電源55が高圧コンデンサ56に接続されて充電される。図17は、図15のスイッチ52の接点間ギャップを示しており、点線がコンタクトステージ53の下位置で、実線がコンタクトステージ53の上位置を示す図である。図17において、ギャップ長Aはプローブ57a,57bのコンタクト高さであり、ギャップ長Bはスイッチ52の接点52a、52bのコンタクト高さである。このプローブ57a,57bは、所定のストローク範囲で、ばねや弾性体などにより一定付勢力で付勢されてデバイス54の各端子54a、54bと接触する。また、スイッチ52の接点52a、52bも、所定のストローク範囲で、ばねや弾性体などにより一定付勢力で付勢されて互いに接続する。コンタクトステージ53の上下動作による導電部材間距離プローブ57a、57bとデバイス54の各端子54a、54bの距離や、スイッチ52の接点間距離に対する放電限界値の関係をパッセンの法則から計算で求めた理論値と、ESD試験を実際に行って求めた実測値とを繋いだ最短距離のラインを、導電部材間距離の設計値に用いている。半導体ウエハ8の自動搬送装置のプローバを構成するコンタクトステージ53は、もともと、複数の検査対象のデバイス54または半導体ウエハ8を吸着して、上下動をするだけではなく、次の複数の検査対象のデバイス54のESD検査を行うために平面を水平移動すると共に、垂直移動する。コンタクトステージ53の上下動作垂直移動が、ESD回路に必要な高耐圧リレー水銀リレーの動作に対応しており、電気的回路動作に代替している。以上により、本実施形態3によれば、コンタクトステージ53の上下動作によりスイッチ52がオン/オフして高圧コンデンサ56を充電/放電し、検査対象のデバイス54のESD検査を行うため、検査対象のデバイス54が多いほど多くの高耐圧リレー水銀リレーを不要とすることができると共に、これを駆動させる電源およびESDコントローラをも不要とすることができる。本実施形態3においても、上記実施形態1,2の場合と同様に、量産時に、検査対象の複数個のデバイス6に対して一括して、規格に適合したESD印加電圧波形で明確かつ正確に高電圧印加試験を行うことにより、高電圧検査を大幅に効率よく行うことができる。なお、本実施形態3では、一つの高圧コンデンサ56に対してプローブ57a、57bとデバイス54の各端子54a、54bとがそれぞれ1対1対応するように構成しているが、検査対象のデバイス個数分だけこれに1対1対応するように高圧コンデンサ56の数が設けられている。なお、本実施形態3では、コンタクトステージ53の上下動作によりスイッチ52をオンオフして高圧コンデンサ56の充電/放電を制御したが、これに限らず、ESD試験装置1Eにおいて、スイッチ52に代えて、図18の絶縁ガス充填スイッチ61としてもよい。絶縁ガス充填スイッチ61は、高電圧のために、スイッチ接点が収容される密閉空間内の接点間にアークを引いても絶縁耐性の高いガスをその密閉空間内に充填するので、長寿命となる。高電圧差のある状態で、スイッチ52またはコンタクトプローブ間の電気的開閉を行うと、光や熱を放射する放電現象が確認できる。スイッチ52またはコンタクトプローブ間で放電が起こった場合、気中放電による発熱がスイッチ52の接点で起こるため、この放電熱によって、接触面が酸化し、電気的な接触自体が困難となったり、スイッチ52の接触抵抗の変化により規格に従ったESD印加が継続できなくなる。上記高電圧の放電閾値は、印加電圧やスイッチの接点間距離、温度湿度などによって変化する。現行技術として、高電圧設備における絶縁開閉装置などの電力機器の絶縁媒体や消弧媒体として利用される高絶縁性を有するガスを用いることが知られているが、同様の手法としてスイッチ接点箇所を密閉し絶縁性ガスを充填することにより、絶縁ガス充填スイッチ61のようにスイッチの保護を目的とした対策が可能となる。コンタクトプローブ部の保護としては、プローブの表面酸化による接触抵抗の増大に対して、針先のモニタリングと定期的な研磨処理により規格に基づいたESD印加を継続する。または、有害性のないガスであれば、コンタクト部分に常時この気体を吹き付けることも有効な手段である。なお、本実施形態3では、コンタクトステージ53ウエハプローバの上下動作によりスイッチ52をオンオフして高圧コンデンサ56の充電/放電を制御したが、これに限らず、図19では、ESD試験装置1Fにおいて、スイッチ52に代えて、コンタクトステージ53の上下動作を行う駆動源としての軸71およびこれを上下駆動させるラックとピニオン72が設けられ、軸71の先端部下端面にスイッチ73を設けてもよい。即ち、半導体ウエハ58が上面に固定されたコンタクトステージ53を上下動作するシャフト軸71の下端面にスイッチ73を設けてもよい。コンタクトステージ53が軸71と共に下側に動いたときにスイッチ73がオンして高電圧電源55が高圧コンデンサ56を充電する。また、コンタクトステージ53が軸71と共に上側に動いたときにスイッチ73はオフして高電圧電源55と高圧コンデンサ56が遮断され、ESD試験が実行される。なお、本実施形態3では、コンタクトステージ53ウエハプローバの上下動作によりスイッチ52をオンオフして高圧コンデンサ56の充電/放電を制御したが、これに限らず、図20では、ESD試験装置1Gにおいて、土台51上のスイッチ52の接点52aが接地され、コンタクトステージ53側のスイッチ52の接点52bに5V程度の電圧源が接続されており、この5V程度の低電圧源82が高耐圧トランジスタ81絶縁ゲートバイポーラトランジスタIGBTの制御端子に接続され、高電圧電源55が高耐圧トランジスタ81を介して高圧コンデンサ56に接続されている。スイッチ52がオンすることによって5V程度の低電圧源82が機能し、高耐圧トランジスタ81絶縁ゲートバイポーラトランジスタIGBTがオンして、高電圧電源55からの高電圧が高圧コンデンサ56に充電される。また、スイッチ52がオフすると、高圧コンデンサ56に充電された高電圧がESD印加電圧波形として各デバイス54の各端子54aに印加される。このとき、低電圧源82が機能せず、これによって高耐圧トランジスタ81絶縁ゲートバイポーラトランジスタIGBTがオフして、高圧コンデンサ56に対して高電圧電源55が遮断状態となっている。このメリットは、図17の場合と比べて、数千Vもの高電圧がメカのスイッチ52に直に印加されず、安全で高寿命である。なお、本実施形態3では、特に説明しなかったが、上記実施形態2の参考例を適用することができる。即ち、高電圧電源55は、コンタクトステージ53ウエハプローバ上に半導体ウエハを搭載し、この半導体ウエハに配設された複数の検査対象デバイス54のダイオード構造に対して逆バイアスとなるように負の高電圧を印加する。この場合、半導体ウエハに配置された複数の検査対象デバイス間がGND電位に短絡処理されている。さらに、半導体ウエハの導電外周部が電気的にGND電位に短絡処理され、複数の検査対象デバイス54間で短絡されたGND電位と、半導体ウエハの導電外周部が電気的に接続されるコンタクトステージ53の上面導電層のGND電位と、高圧コンデンサ56および高電圧出力部からなるESD回路のGND電位とを共通GND電位として接続することにより、複数の検査対象デバイス54のGND端子に対する接続処理を不要とするようにしてもよい。なお、本実施形態3では、特に説明しなかったが、上記実施形態1の参考例を適用することができる。上記実施形態1の高耐圧リレー3およびその駆動電源、ESDコントローラ9に代えて、本実施形態3のスイッチ52とコンタクトステージ53の上下動機構およびその周辺制御回路を用いることにより、水銀を用いた高耐圧リレー3を用いることなく、上記実施形態1の参考例を適用することができる。即ち、コンタクトステージ53ウエハプローバ上に半導体ウエハを搭載し、この半導体ウエハに配置された複数の検査対象デバイス54に対する接続処理はプローバを用いて連続的に行う。コンピュータシステムが、コンタクトステージ53の上下動作を制御すると共にプローバの動作を制御して、複数の検査対象デバイス54のアドレスを示すウエハマップに基づいてプロービング制御を行うものである。高電圧電源55はGND電位に対して正電源と負電源を搭載し、正電源と負電源とが切替可能に構成され、複数の検査対象デバイス54に対して順方向バイアスと逆方向バイアスとが切替可能に構成されている。なお、本実施形態3では、特に詳細には説明しなかったが、半導体試験装置の垂直方向および水平方向に振幅するコンタクトステージ53を有する装置において、この振幅動作が、ESD印加に必要な電気的回路動作に代替している。コンタクトステージ53の振幅機構が、ESD印加回路に必要なスイッチング機構である。高耐圧リレー3と、この動作に必要なタイミングコントローラであるESDコントローラ9と高耐圧リレー駆動電源とを必要としない。スイッチ52を共用し、デバイス54に対してESD印加を行うための配線と高圧コンデンサ56を増加することでデバイス多数個一括処理を実現することができる。スイッチ52は複数個の印加対象に対して、一律して同期制御となる。高電圧出力部をプローブカード57の構成とし、デバイス54をウェハ状態で処理する。前述したが、コンタクトステージ53を駆動するシャフトの端面にスイッチ機構を備えている。コンタクトステージ53の振幅動作により、高電圧電源55から高耐圧コンデンサ56に充電する機能である。コンタクトステージ53の振幅動作により、高耐圧コンデンサ56に充電された電荷をデバイス54に通電する。デバイスコンタクト53の上下動作自体がESD印加のスイッチング機構である。スイッチ52の接点やプローブ57a、57bと各端子54a,54bのギャップ長は、コンタクトステージ53の振幅距離により決まる。スイッチ52の接点やプローブ57a、57bと各端子54a,54bのギャップ長は、高電圧放電を回避するための基準として、パッセンに従った計算値より決定される。スイッチ52は、絶縁耐性の高いガスを充てんし、密閉された状態に設置してもよい。以上のように、本発明の好ましい実施形態1~3を用いて本発明を例示してきたが、本発明は、この実施形態1~3に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1~3の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。"