予め設定された基準電圧を予め設定された第1設定値の数の複数の区間に分け、前記複数の区間のうち入力電圧の大きさが該当する区間を検索し、検索された区間に相応する値をデジタル信号に変換するA/D変換部と、予め設定された基準クロックの1周期区間の間、周期が前記基準クロックの周期より短く設定された高速カウントクロックをカウントし、カウント数を提供する周波数選択部と、前記A/D変換部からのデジタル信号を前記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と前記周波数選択部からのカウント数を利用し、前記基準クロックのデューティ比が調節されたPWM信号を生成するPWM信号生成部と、を含むデジタルPWM生成器。前記第1設定値は、前記A/D変換部のA/D変換解像度に該当する値に設定されることを特徴とする請求項1に記載のデジタルPWM生成器。前記周波数選択部は、前記高速カウントクロックの周期が前記基準クロックの周期より短く設定されたことを特徴とする請求項1に記載のデジタルPWM生成器。前記周波数選択部の基準クロックは、外部の可変クロックと内部の固定クロックの何れか1つが選択されたことを特徴とする請求項1に記載のデジタルPWM生成器。前記PWM信号生成部は、前記基準クロックの1周期内のデューティーのうち、ハイ区間を調節してPWM信号を生成することを特徴とする請求項3に記載のデジタルPWM生成器。前記PWM信号生成部は、前記A/D変換部からのデジタル信号を前記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と前記周波数選択部からのカウント数を掛け算して生成される値に該当する区間を、前記基準クロックの1周期内のハイ区間と設定し、前記基準クロックの1周期の残りの区間をロー区間と設定したPWM信号を生成することを特徴とする請求項5に記載のデジタルPWM生成器。前記PWM信号生成部は、前記PWM信号のハイ区間を、前記カウント数と前記比率値を掛けた値を整数化した数である高速カウントクロック数を含む区間と設定し、前記PWM信号中ロー区間を、前記基準クロックの1周期区間の全体カウント数から前記ハイ区間の高速カウントクロック数を引いた数の高速カウントクロック数を含む区間と設定することを特徴とする請求項6に記載のデジタルPWM生成器。前記PWM信号生成部は、前記A/D変換部のフルスケールレンジに対する入力電圧の比率を演算する比率演算部と、前記比率演算部からの比率値と前記周波数選択部からのカウント数を掛け算する掛け算部と、前記掛け算部により計算された掛け算値をハイ区間の幅と定め、PWMの1周期で前記ハイ区間の幅分だけハイレベルを維持し、前記PWMの1周期の残り区間をローレベルで維持するPWM信号を生成するPWM生成器を含むことを特徴とする請求項6に記載のデジタルPWM生成器。複数の発光素子を含む発光部に流れる電流を制御する定電流回路部と、予め設定された基準電圧を予め設定された第1設定値の数の複数の区間に分け、前記複数の区間のうち入力電圧の大きさが該当する区間を検索し、検索された区間に相応する値をデジタル信号に変換するA/D変換部と、予め設定された基準クロックの1周期区間の間、予め設定された高速カウントクロックをカウントしてカウント数を提供する周波数選択部と、前記A/D変換部からのデジタル信号を前記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と前記周波数選択部からのカウント数を利用し、前記基準クロックのデューティ比が調節されたPWM信号を生成して前記定電流回路部に提供するPWM信号生成部を含む発光素子の駆動装置。前記第1設定値は、前記A/D変換部のA/D変換解像度に該当する値に設定されることを特徴とする請求項9に記載の発光素子の駆動装置。前記周波数選択部は、前記高速カウントクロックの周期が前記基準クロックの周期より短く設定されたことを特徴とする請求項10に記載の発光素子の駆動装置。前記周波数選択部の基準クロックは、外部の可変クロックと内部の固定クロックの何れか1つが選択されたことを特徴とする請求項10に記載の発光素子の駆動装置。前記PWM信号生成部は、前記基準クロックの1周期内のデューティーのうちハイ区間を調節してPWM信号を生成することを特徴とする請求項11に記載の発光素子の駆動装置。前記PWM信号生成部は、前記A/D変換部からのデジタル信号を前記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と前記周波数選択部からのカウント数を掛け算して生成される値に該当する区間を、前記基準クロックの1周期内のハイ区間と設定し、前記基準クロックの1周期の残り区間をロー区間と設定したPWM信号を生成することを特徴とする請求項11に記載の発光素子の駆動装置。前記PWM信号生成部は、前記PWM信号のハイ区間を、前記カウント数と前記比率値を掛けた値を整数化した数である高速カウントクロック数を含む区間と設定し、前記PWM信号中ロー区間を、前記基準クロックの1周期区間の全カウント数から前記ハイ区間の高速カウントクロック数を引いた数の高速カウントクロック数を含む区間と設定することを特徴とする請求項11に記載の発光素子の駆動装置。前記PWM信号生成部は、前記A/D変換部のフルスケールレンジに対する入力電圧の比率を演算する比率演算部と、前記比率演算部からの比率値と前記周波数選択部からのカウント数を掛け算する掛け算部と、前記掛け算部により計算された掛け算値をハイ区間の幅と定め、PWMの1周期で前記ハイ区間の幅分だけハイレベルを維持し、前記PWMの1周期の残り区間をローレベルで維持するPWM信号を生成するPWM生成器を含むことを特徴とする請求項12に記載の発光素子の駆動装置。前記定電流回路部は、動作電源の供給を受ける電源端に連結された一端及び他端を有する前記発光部の他端に連結されたドレインと、ゲート及びソースを有する第1MOSトランジスタと、前記第1MOSトランジスタのソースと接地の間に連結された第1抵抗と、前記第1抵抗により検出される電圧の入力を受ける第1入力端子と、予め設定された電圧の供給を受ける第2入力端子と、前記第1入力端子を通じた電圧と前記第2入力端子を通じた電圧の差である差電圧を出力する出力端子を有する増幅器と、を含むことを特徴とする請求項9から請求項16の何れか1つに記載の発光素子の駆動装置。前記発光部の発光素子は、LED素子であることを特徴とする請求項9に記載の発光素子の駆動装置。本発明の課題は上記の従来技術の問題点を解決するためのものであり、本発明は、入力電圧をA/DAnalog/Digital変換したデジタル信号に基づいてPWM信号を生成することで、精密なPWM信号を生成することができ、適用されるシステムの精密な制御が可能なデジタルPWM生成器及び発光素子の駆動装置を提供するものである。上記の本発明の課題を解決するための本発明の第1技術的な側面は、予め設定された基準電圧を予め設定された第1設定値の数の複数の区間に分け、上記複数の区間のうち入力電圧の大きさが該当する区間を検索し、検索された区間に相応する値をデジタル信号に変換するA/D変換部と、予め設定された基準クロックの1周期区間の間、予め設定された高速カウントクロックをカウントし、カウント数を提供する周波数選択部と、上記A/D変換部からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と上記周波数選択部からのカウント数を利用して上記基準クロックのデューティ比が調節されたPWM信号を生成するPWM信号生成部を含むデジタルPWM生成器を提案することである。また、本発明の第2技術的な側面は、複数の発光素子を含む発光部に流れる電流を制御する定電流回路部と、予め設定された基準電圧を予め設定された第1設定値の数の複数の区間に分け、上記複数の区間のうち入力電圧の大きさが該当する区間を検索し、検索された区間に相応する値をデジタル信号に変換するA/D変換部と、予め設定された基準クロックの1周期区間の間、予め設定された高速カウントクロックをカウントしてカウント数を提供する周波数選択部と、上記A/D変換部からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と上記周波数選択部からのカウント数を利用し、上記基準クロックのデューティ比が調節されたPWM信号を生成して上記定電流回路部に提供するPWM信号生成部を含む発光素子の駆動装置を提案することである。本発明の第1及び第2技術的な側面における上記第1設定値は、上記A/D変換部のA/D変換解像度に該当する値に設定されることを特徴とする。上記周波数選択部は、上記高速カウントクロックの周期が上記基準クロックの周期より短く設定されたことを特徴とする。上記PWM信号生成部は、上記A/D変換部からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と上記周波数選択部からのカウント数を掛け算して生成される値に該当する区間を、上記基準クロックの1周期内のハイ区間と設定し、上記基準クロックの1周期の残り区間をロー区間と設定したPWM信号を生成することを特徴とする。上記PWM信号生成部は、上記PWM信号のハイ区間を、上記カウント数と上記比率値を掛けた値を整数化した数である高速カウントクロック数を含む区間と設定し、上記PWM信号のロー区間を、上記基準クロックの1周期区間の全カウント数から上記ハイ区間の高速カウントクロック数を引いた数の高速カウントクロック数を含む区間と設定することを特徴とする。上記PWM信号生成部は、上記A/D変換部のフルスケールレンジに対する入力電圧の比率を演算する比率演算部と、上記比率演算部からの比率値と上記周波数選択部からのカウント数を掛け算する掛け算部と、上記掛け算部により計算された掛け算値をハイ区間の幅と定め、PWMの1周期で上記ハイ区間の幅分だけハイレベルを維持し、上記PWMの1周期の残り区間をローレベルで維持するPWM信号を生成するPWM生成器を含むことを特徴とする。また、本発明の第2技術的な側面における上記定電流回路部は、動作電源の供給を受ける電源端に連結された一端及び他端を有する上記発光部の他端に連結されたドレインと、ゲート及びソースを有する第1MOSトランジスタと、上記第1MOSトランジスタのソースと接地の間に連結された第1抵抗と、上記第1抵抗により検出される電圧の入力を受ける第1入力端子と、予め設定された電圧の供給を受ける第2入力端子と、上記第1入力端子を通じた電圧と上記第2入力端子を通じた電圧の差である差電圧を出力する出力端子を有する増幅器を含むことを特徴とする。また、上記発部の発光素子はLED素子からなることを特徴とする。本発明によると、入力電圧をA/DAnalog/Digital変換したデジタル信号に基づいてPWM信号を生成することで、精密なPWM信号を生成することができるため、適用されるシステムの精密な制御が可能で、簡素化される効果がある。以下では、本発明の実施例を添付の図面を参照して説明する。本発明は説明する実施例に限定されず、本発明の実施例は本発明の技術的思想を理解しやすくするために用いられる。本発明に参照された図面において、実質的に同じ構成と機能を有する構成要素には同じ符号を用いる。図1は、本発明の第1実施例によるデジタルPWM生成器のブロック図である。図1を参照して説明すると、本発明の第1実施例によるデジタルPWM生成器は、予め設定された基準電圧Vrefを予め設定された第1設定値の数の複数の区間に分け、上記複数の区間のうち入力電圧Vinの大きさが該当する区間を検索し、検索された区間に相応する値をデジタル信号に変換するA/D変換部100と、予め設定された基準クロックCLKの1周期区間の間、予め設定された高速カウントクロックHCLKをカウントしてカウント数CTNを提供する周波数選択部200と、上記A/D変換部100からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と上記周波数選択部200からのカウント数CTNを利用し、上記基準クロックCLKのデューティ比が調節されたPWM信号Spwmを生成するPWM信号生成部300とを含むことができる。上記第1設定値は、上記A/D変換部100のA/D変換解像度に該当する値に設定されることができる。図2は本発明のPWM信号生成部の構成図である。図2を参照して説明すると、上記PWM信号生成部300は、上記A/D変換部100のフルスケールレンジFSRに対する入力電圧Vinの比率Vin/FSR=DRVを演算する比率演算部310と、上記比率演算部310からの比率値DRVと上記周波数選択部200からのカウント数CTNを掛け算する掛け算部320と、上記掛け算部320により計算された掛け算値をハイ区間の幅と定め、PWMの1周期で上記ハイ区間の幅分だけハイレベルを維持し、上記PWMの1周期の残り区間をローレベルで維持するPWM信号を生成するPWM生成器330とを含むことができる。図3は、本発明の第2実施例による発光素子の駆動装置のブロック図である。図3を参照して説明すると、本発明の第2実施例による発光素子の駆動装置は、複数の発光素子を含む発光部50に流れる電流を制御する定電流回路部80と、予め設定された基準電圧Vrefを予め設定された第1設定値の数の複数の区間に分け、上記複数の区間のうち入力電圧Vinの大きさが該当する区間を検索し、検索された区間に相応する値をデジタル信号に変換するA/D変換部100と、予め設定された基準クロックCLKの1周期区間の間、予め設定された高速カウントクロックHCLKをカウントしてカウント数CTNを提供する周波数選択部200と、上記A/D変換部100からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と上記周波数選択部200からのカウント数CTNを利用し、上記基準クロックCLKのデューティ比が調節されたPWM信号Spwmを生成して上記定電流回路部80に提供するPWM信号生成部300とを含むことができる。上記定電流回路部80は、動作電源Vddの供給を受ける電源端に連結された一端及び他端を有する上記発光部50の他端に連結されたドレインと、ゲート及びソースを有する第1MOSトランジスタM1と、上記第1MOSトランジスタM1のソースと接地の間に連結された第1抵抗R1を含む。また、上記発光部50の一端と他端の間には複数のLEDが直列、または並列または直並列に連結されることができる。また、上記定電流回路部80は、上記第1抵抗R1により検出される電圧の入力を受ける第1入力端子と、予め設定された電圧VDC1の供給を受ける第2入力端子と、上記第1入力端子を通じた電圧と上記第2入力端子を通じた電圧の差である差電圧を出力する出力端子を有する増幅器81とを含むことができる。図1及び図3を参照して説明するが、上記周波数選択部200は、上記高速カウントクロックHCLKの周期が上記基準クロックCLKの周期より短く設定されることができる。上記PWM信号生成部300は、上記A/D変換部100からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と上記周波数選択部200からのカウント数CTNを掛け算して生成される値に該当する区間を、上記基準クロックCLKの1周期内のハイ区間と設定し、上記基準クロックCLKの1周期の残り区間をロー区間と設定したPWM信号Spwmを生成するように形成されることができる。上記PWM信号生成部300は、上記PWM信号Spwmのハイ区間を、上記カウント数CTNと上記比率値を掛けた値を整数化した数である高速カウントクロックHCLK数を含む区間と設定し、上記PWM信号Spwmのロー区間を、上記基準クロックCLKの1周期区間の全カウント数から上記ハイ区間の高速カウントクロックHCLK数を引いた数の高速カウントクロックHCLK数を含む区間と設定するように形成されることができる。図3を参照して説明すると、上記発光部50の発光素子はLED素子からなることができる。図4は本発明の実施例によるデジタルPWM生成器の動作説明図である。図4は、上記A/D変換部100で上記基準電圧Vrefを5V、入力電圧Vinを3.5Vに設定し、3ビット解像度を有する場合の上記A/D変換部100の動作を説明する図面である。このとき、上記PWM信号生成部300で、上記A/D変換部100のフルスケールレンジFSRに該当する基準電圧Vref5Vを3ビット解像度で区分すると、8つの区間23に分かれ、入力電圧Vin3.5Vは上記8つの区間のうち6番目に高い区間に該当するため、上記比率値DRVは6/8となる。図4は、また、上記周波数選択部200で、高速カウントクロックHCLKの周期を上記基準クロックCLKの25倍と設定した場合の上記周波数選択部200の動作を説明する図面である。このとき、上記基準クロックCLKの1周期に、上記高速カウントクロックHCLKの25個のパルスが含まれる。また、上記PWM信号生成部300で、上記周波数選択部200からのカウント数CTNが25で、上記PWM信号生成部300の比率値が6/8の場合、上記PWM信号生成部300は上記基準クロックCLKの1周期内のハイ区間を全区間の25個のパルスのうち18個のパルスの区間の間、ハイレベルを有するPWM信号Spwmを生成する。以下では、本発明の作用及び効果を添付の図面に基づいて説明する。図1から図3を参照し、本発明の第1及び第2実施例によるデジタルPWM生成器100について説明する。図1を参照して説明すると、本発明の第1及び第2実施例によるA/D変換部100は、予め設定された基準電圧Vrefを予め設定された第1設定値の数の複数の区間に分け、上記複数の区間のうち入力電圧Vinの大きさが該当する区間を検索し、検索された区間に相応する値をデジタル信号に変換してPWM信号生成部300に提供する。また、本発明の第1及び第2実施例による周波数選択部200は、予め設定された基準クロックCLKの1周期区間の間、予め設定された高速カウントクロックHCLKをカウントしてカウント数CTNを上記PWM信号生成部300に提供する。より具体的には、上記周波数選択部200で、上記高速カウントクロックHCLKの周期が上記基準クロックCLKの周期より短く設定される。例えば、図4に示したように、高速カウントクロックHCLKの周期を上記基準クロックCLKの25倍と設定する。また、本発明の第1及び第2実施例によるPWM信号生成部300は、上記A/D変換部100からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値DRVに変換し、この比率値DRVと上記周波数選択部200からのカウント数を利用し、上記基準クロックCLKのデューティ比が調節されたPWM信号Spwmを生成する。より具体的には、上記PWM信号生成部300は、上記A/D変換部100からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値に変換し、上記比率値と上記周波数選択部200からのカウント数CTNを掛け算して生成される値に該当する区間を、上記基準クロックCLKの1周期内のハイ区間と設定し、上記基準クロックCLKの1周期の残り区間をロー区間と設定したPWM信号Spwmを生成することができる。例えば、上記PWM信号生成部300は、上記PWM信号Spwmのハイ区間を、上記カウント数CTNと上記比率値DRVを掛けた値を整数化した数である高速カウントクロックHCLK数を含む区間と設定し、上記PWM信号Spwmのロー区間を、上記基準クロックCLKの1周期区間の全カウント数から上記ハイ区間の高速カウントクロックHCLK数を引いた数の高速カウントクロックHCLK数を含む区間と設定することができる。図2を参照し、本発明のPWM信号生成部300に対する一具現例を説明する。図2を参照して説明すると、上記PWM信号生成部300は、比率演算部310、掛け算部320及びPWM生成器330を含んで具現されることができ、この場合、上記比率演算部310は上記A/D変換部100のフルスケールレンジFSRに対する入力電圧Vinの比率Vin/FSR=DRVを演算することができる。また、上記掛け算部320は、上記比率演算部310からの比率値DRVと上記周波数選択部200からのカウント数CTNを掛け算する。また、上記PWM生成器330は、上記掛け算部320により計算された掛け算値をハイ区間の幅と定め、PWMの1周期で上記ハイ区間の幅分だけハイレベルを維持し、上記PWMの1周期の残り区間をローレベルで維持するWM信号を生成する。一方、図3を参照して説明すると、本発明の第2実施例による発光素子の駆動装置における定電流回路部80は、複数の発光素子を含む発光部50に流れる電流を制御する。より具体的に、上記定電流回路部80について説明する。図3を参照すると、動作電源Vddにより上記発光部50に電流が流れ、この電流は第1抵抗R1により電圧として検出され増幅器81の第1入力端子に供給される。このとき、上記増幅器81の第1入力端子を通じて入力される電圧と、第2入力端子を通じて入力される予め設定された電圧VDC1との差である差電圧が上記発光部50と抵抗R1の間に連結された第1MOSトランジスタM1のゲートに供給される。これにより、上記第1MOSトランジスタM1は上記増幅器81からの差電圧に従って上記発光部50に流れる電流を調節することができる。また、上記増幅器81は、上記PWM信号Spwmにより動作オンまたは動作オフされることができる。例えば、上記PWM信号Spwmのハイレベルでは上記増幅器81が動作オンされ、上記PWM信号Spwmのローレベルでは上記増幅器81が動作オフされる。図4を参照し、本発明の第1及び第2実施例によるデジタルPWM生成器100に対する具体的な一具現例を説明する。図4を参照すると、上記A/D変換部100で上記基準電圧Vrefを5V、入力電圧Vinを3.5Vと設定し、3ビット解像度を有する場合、上記PWM信号生成部300は上記基準電圧Vref5Vを3ビット解像度で分けた8個の区間のうち、入力電圧Vin3.5Vが該当する比率値6/8を生成する。即ち、上記A/D変換部100のデジタル信号は、基準電圧Vref5Vを3ビット解像度で分けると、8個の区間23に分かれ、入力電圧Vin3.5Vは上記8個の区間のうち6番目に高い区間に該当するため、上記PWM信号生成部300の比率値は6/8となる。また、上記周波数選択部200で、高速カウントクロックHCLKの周期を上記基準クロックCLKの25倍と設定した場合、上記基準クロックCLKの1周期に上記高速カウントクロックHCLKの25個のパルスが含まれる。従って、上記周波数選択部200は、上記基準クロックCLKの1周期の間、上記高速カウントクロックHCLKのパルス個数をカウントしてカウント数CTN25をPWM信号生成部300に提供する。また、上記PWM信号生成部300は、上記周波数選択部200からのカウント数CTNが25で、上記比率値が6/8であるため、上記基準クロックCLKの1周期内のハイ区間を全区間25個のパルスのうち、18個のパルスの区間の間と設定されたPWM信号Spwmを生成して上記増幅器81に提供することができる。上述のような本発明において、A/D変換部の電圧入力範囲を、例えば、-FS/2からFS/2とする場合、FS/2の最高電圧が印加されると、デューティ比は100となり、-FS/2の最低電圧が印加されると、デューティ比は0となる。このように電圧を調節してデューティ比が0~100のPWM信号を生成することができ、この信号で定電流回路部80を動作させ、LEDを正確なデューティ比で点滅させることができる。このとき、輝度調節の解像度はA/D変換部のA/D変換解像度に従うため、このA/D解像度を高めると、デューティ比をさらに微細に調節することができる。