"ベース基板と、横方向のゲートラインと、ネット状の蓄積容量電極線であるVcom線と、前記横方向のゲートラインとともに画素ユニットを画成する縦方向のデータラインと、を備えるTFT基板であって、前記ネット状のVcom線の各行における各画素ユニットに対応するVcom線は電気的に接続され、前記ネット状のVcom線はVcom線IC接続部を介してIC素子と電気的に接続され、データラインの数をNとする場合、前記Vcom線IC接続部の数は0より大きく、且つN1より小さくなり、隣接する両行Vcom線との間に少なくとも1つのVcom線縦方向電気接続段があることを特徴とするTFT基板。前記Vcom線IC接続部の数はNであることを特徴とする請求項1に記載のTFTアレイ基板。前記Vcom線IC接続部の数は1であることを特徴とする請求項2に記載のTFTアレイ基板。隣接する両行Vcom線との間であって、縦方向に前記Vcom線IC接続部に対応する1組のVcom線縦方向電気接続段があることを特徴とする請求項1から3のいずれか一項に記載のTFTアレイ基板。ベース基板に第1の導電薄膜を形成し、パターニング工程によって複数のゲートラインとVcom線を形成するとともに、各行における前記Vcom線を電気的に接続させるステップと、ベース基板に第2の導電薄膜を形成し、パターニング工程によって複数のデータラインを形成するステップと、ベース基板に画素電極層を形成し、パターニング工程によって複数の画素電極と、隣接する両行Vcom線の間のVcom線縦方向電気接続段と、Vcom線IC接続部とを形成するステップとを備え、データラインの数をNとする場合、前記Vcom線IC接続部の数は0より大きく、且つN1より小さくなり、隣接する両行Vcom線との間に少なくとも一つの前記Vcom線縦方向電気接続段があることを特徴とするTFT基板の製造方法。前記Vcom線IC接続部の数はNであることを特徴とする請求項5に記載のTFT基板の製造方法。前記Vcom線IC接続部の数は1であることを特徴とする請求項15に記載のTFT基板の製造方法。隣接する両行Vcom線との間に、前記Vcom線IC接続部に対応する1組のVcom線縦方向電気接続段を形成することを特徴とする請求項5から7のいずれか1項に記載のTFT基板の製造方法。具体的に、図1において、左から右へ順にVcom線IC接続部31、データラインIC接続部21、Vcom線IC接続部32、データラインIC接続部22、Vcom線IC接続部33、データラインIC接続部23、Vcom線IC接続部34である。つまり、N本のデータラインがあるとすれば、Vcom線IC接続部はN1本ある。このような間隔のある構成によれば、IC接続部が浪費されるとともに、画素の開口率が低減されてしまう。本発明の実施例は、ベース基板と、横方向のゲートラインと、ネット状のVcom線と、前記横方向のゲートラインとともに画素ユニットを画成する縦方向のデータラインと、を備えるTFT基板であって、前記ネット状のVcom線の各行における各画素ユニットに対応するVcom線は電気的に接続され、Vcom線はVcom線IC接続部を介してIC素子と電気的に接続され、データラインの数をNとする場合、前記Vcom線IC接続部の数は0より大きく、且つN1より小さくなり、隣接する両行Vcom線との間に少なくとも一つのVcom線縦方向電気接続段がある。本発明の他の実施例は、ベース基板に第1の導電薄膜を形成し、パターニング工程によって複数のゲートラインとVcom線を形成するとともに、各行における前記Vcom線を電気的に接続させるステップと、ベース基板に第2の導電薄膜を形成し、パターニング工程によって複数のデータラインを形成するステップと、ベース基板に画素電極層を形成し、パターニング工程によって複数の画素電極と、隣接する両行Vcom線の間のVcom線縦方向電気接続段と、Vcom線IC接続部とを形成するステップとを備え、データラインの数をNとする場合、前記Vcom線IC接続部の数は0より大きく、且つN1より小さくなり、隣接する両行Vcom線との間に少なくとも一つのVcom線縦方向電気接続段がある。以下、本発明の実施例における図面を結合して、本発明の実施例に係る技術案を明確、且つ完全に説明する。なお、ここで記載された実施例はただ本発明の実施例の一部だけであり、本発明の全ての実施例ではない。本発明の実施例に基づき、当業者が創造的な活動をしない前提で得られる他の実施例は全て本発明の技術範囲に含まれる。本発明の実施例によるデュアルゲートTFTアレイ基板は、図2に示したように、ベース基板とするガラス基板図示せずと、該ガラス基板に形成された横方向のゲートライン1と、ネット状のVcom線4と、縦方向のデータライン2と、横方向のゲートライン1と縦方向のデータライン2が交差して画成した画素ユニット5と、を備える。ネット状のVcom線4の各行における各画素ユニット5に対応するVcom線は電気的に接続され、Vcom線4はVcom線IC接続部3を介してIC素子と電気的に接続される。本実施例のTFTアレイ基板のデータライン2の数をNとする場合、当該実施例におけるVcom線IC接続部3の数は0より大きく、且つN1より小さい。例えば、データライン2の数を3即ち、N=3とし、且つ、Vcom線IC接続部3の数を2とする場合、0<231であり、Vcom線IC接続部3の数は0より大きく、且つN1より小さいとの要求を満足する。図1に示した従来技術において、Vcom線IC接続部とデータラインとを間隔を空けて設置する場合、データラインが3本であれば、Vcom線IC接続部は4個であるべきである。これから分かるように、本実施例において、同様に、データラインが3本である場合、Vcom線IC接続部が2個のみで足りる。発明者の実際の測定によれば、1個以上のVcom線IC接続部によって、緑欠陥が防止され得る。よって、本発明の実施例は緑欠陥を防止する前提で、IC接続部を低減し、相応する画素ユニットの開口率を向上することができる。また、隣接する両行Vcom線4との間に、少なくとも対応する1組のVcom線縦方向電気接続段を備える。本実施例において、図2に示したように、隣接する両行Vcom線4との間であって、縦方向にVcom線IC接続部3の対応する1組のVcom線縦方向電気接続段44を備える。即ち、Vcom線IC接続部31,32の対応する1組のVcom線縦方向電気接続段を備える。しかしながら、本発明はこれに限らず、隣接する両行Vcom線4との間であって、縦方向にVcom線IC接続部3より多いVcom線縦方向電気接続段44を備える。本発明の実施例によって提供されるデュアルゲートTFTアレイ基板は、データラインの数がN本である場合、Vcom線IC接続部の数は0より大きく、且つ、N1であり、隣接する両行Vcom線との間に少なくとも1組の対応するVcom線縦方向電気接続段を備える。その結果、TFTアレイ基板のVcom線IC接続部の数が低減され、相応してTFTアレイ基板の製造コストも低減されるとともに、Vcom線IC接続部や、Vcom線縦方向接続段のない画素ユニットの開口率が向上される。また、Vcom線IC接続部の数がやはり0より大きいので、緑欠陥を防止することができる。当然ながら、本発明の実施例は以下のような2種類の極端的な場合がある。1つは、Vcom線IC接続部とデータラインとを間隔を空けて設置する従来技術に対して、1つのVcom線IC接続部図3に示したようにのみを減らすことであり、他の1つは、Vcom線IC線の数を1つのVcom線IC接続部図4に示したようにのみが残るまで減らすことである。言い換えれば、従来の間隔を設ける場合に対して、本発明の実施例は、理論的には1つのVcom線IC接続部のみを減らすことから、1つのVcom線IC接続部が残るまで減らすことができる。1つのVcom線IC接続部のみを減らす場合、図3に示したように、データライン2が3本あるとすれば、Vcom線IC接続部3の数が3であり、0<231は、Vcom線IC接続部3の数は0より大きく、且つN1より小さいとの要求を満足する。図3及び図4において、隣接する両行Vcom線4との間であって、縦方向にVcom線IC接続部3に対応する1組のVcom線縦方向電気接続段44が設けられている。図3において、3組の対応するVcom線縦方向電気接続段44が設けられ、図4において、1組の対応するVcom線縦方向電気接続段44が設けられている。本発明の実施例によって提供されるデュアルゲートTFTアレイ基板の製造方法は以下のステップを含む。即ち、S501:ベース基板に第1の導電薄膜を形成し、パターニング工程により複数のゲートライン及びVcom線を形成し、各行における各画素ユニットに対応するVcom線は電気的に接続される。一実施例において、マグネットスパッタリング法により、例えばベース基板とするガラス基板のベース基板に1層の1000Å~7000Åの厚さを有する金属薄膜を形成する。金属薄膜の材料として、通常モリブデンや、アルミニウムや、タングステンモリブデン合金や、クロムや、銅などを採用し、これら材料の薄膜により構成された複合層を採用してもよい。そして、マスクによる露光現像や、エッチングや、剥離などを含むパターニング工程を利用して、図5に示したように、ガラス基板の一定の領域に、ゲート電極に接続される複数の横方向のゲートラン1とVcom線4を形成し、当該Vcom線4の各行における各画素ユニット即ち、各画素におけるに対応するVcom線4が電気的に接続される。S502:ゲートラインにゲート絶縁層を形成した後、その上にゲートラインに接続されるゲート電極に対応して活性層を形成する。一実施例において、ガラス基板に、化学気相成長CVDによって1000Å~6000Å厚さのゲート絶縁層薄膜と1000Å~6000Å厚さのアモルファスシリコン薄膜を連続して堆積する。ゲート絶縁層の材料として、通常、窒化ケイ素が採用され、酸化ケイ素や、酸窒化ケイ素などの材料を採用してもよい。マスクを利用して露光することで、活性層ためのフォトレジストパターンを形成し、そして、前記アモルファスシリコン薄膜に対してドライエッチングを行って、ゲート電極上に活性層又は半導体アイランド、又は半島構造peninsulaを形成する。S503:ベース基板に第2の導電薄膜を形成し、パターニング工程により複数のデータラインを形成する。一実施例において、ゲートラインの形成と類似した方法を採用し、ガラス基板に1層の1000Å~7000Å厚さの金属薄膜を堆積する。その材料として、ゲートラインの金属材料と類似している。図6に示したように、マスクによるパターニング工程によって、前記金属薄膜に対してパターニングし、一定の領域でデータライン2と、薄膜トランジスタTFTのソース電極及びドレイン電極とを形成し、ソース電極とドレイン電極の間に活性層を介してチャンネルを形成することで、ソース電極、ドレイン電極、活性層及び前で形成されたゲート電極により薄膜トランジスタが形成する。S504:データラインに透明なパッシベーション層を形成するとともに、ドレイン電極とVcom線が対応する位置にビアホールを形成する。一実施例において、ゲート絶縁層や、活性層の形成と類似した方法を採用し、ガラス基板の全体に1層の1000Å~6000Å厚さのパッシベーションを形成例えば、塗布する。パッシベーションの材料として、窒化ケイ素又は透明な有機樹脂材料が採用される。この場合、ゲートラインとデータラインに同一厚さのパッシベーション層が覆われる。図7に示したように、パターニング工程によって前記パッシベーションに対してパターニングを行い、ドレイン電極とVcom線が対応する位置に接続部ホール81,82を形成する。S505:透明なパッシベーションに画素電極薄膜層を堆積する。一実施例において、ガラス基板の全体におけるパッシベーションに、1層の画素電極薄膜層を堆積する。一般的に、画素電極薄膜層として、インジウムスズ酸化物IndiumTinOxide、ITO、又はインジウム亜鉛酸化物IZO:IndiumZincOxideが採用され、厚さは100Åから1000Åの範囲である。S506:図8に示したように、ベース基板に形成された画素電極薄膜に対して、パターニング工程により画素ユニットに対応する画素電極5と、隣接する両行Vcom線4との間におけるVcom線縦方向電気接続段44と、Vcom線IC接続部3と、を形成する。データライン2の数をNとすると、Vcom線IC接続部3の数は0より大きく、且つ、N1より小さくなり、隣接する両行Vcom線4との間のVcom線縦方向電気接続段44は少なくとも1つあり、これによって、基板におけるVcom線4はネット状構造に接続される。本実施例において、図2に示したように、隣接する両行Vcom線4との間であって、縦方向にVcom線IC接続部3に対応する1組のVcom線縦方向電気接続段44が設けられる。即ち、Vcom線IC接続部31,32に対応する1組のVcom線縦方向電気接続段を有する。しかし、本発明それに限られない。隣接する両行Vcom線4との間に、数がVcom線IC接続部3より多いVcom線縦方向電気接続段44があってもよい。本発明の実施例によって提供されるデュアルゲートTFTアレイ基板の製造方法によるTFT基板は、データラインの数をNとする場合、Vcom線IC接続部の数は0より大きく、且つN1より小さいとともに、隣接する両行Vcom線との間に少なくとも1組の対応するVcom線縦方電気接続段がある。その結果、TFTアレイ基板におけるVcom線IC接続部の数が低減され、それに対応して、アレイ基板の製作コストが低減され、Vcom線IC接続部や、Vcom線縦方向電気接続段のない画素ユニットの開口率が向上される。また、Vcom線IC接続部の数がやはり0より大きいので、緑欠陥を防止することができる当然ながら、本発明の実施例は以下のような2種類の極端的な場合がある。1つは、Vcom線IC接続部とデータラインとを間隔を空けて設置する従来技術に対して、1つのVcom線IC接続部のみを減らすことであり、他の1つは、Vcom線IC線の数を1つのVcom線IC接続部のみが残るまで減らすことである。言い換えれば、従来の間隔を設ける場合に対して、本発明の実施例は、1つのVcom線IC接続部のみを減らすことから、1つのVcom線IC接続部が残るまで減らすことができる。上記の記載において、デュアルゲートTFTアレイ基板を例に説明したが、当業者であれば、これに限らないことは自明である。上述の説明におけるネット状のVcom線を含める場合、例えば、他の種類のVcom線を備えるTFTアレイ基板を採用しても構わない。以上は本発明の具体的な実施形態に過ぎず、本発明の保護範囲はそれに限定されない。本発明に開示された技術的範囲内における、当業者が容易に想到し得る変更や取替は、いずれも本発明の保護範囲内に入る。従って、本発明の保護範囲は請求項に記載の保護範囲を基準にすべきである。"