複数の画素が2次元マトリックス状に配置された画素領域を有し、前記画素領域には前記画素が遮光された遮光画素領域と前記画素が遮光されていない有効画素領域とが規定された撮像素子であって、光に応じた電荷を発生する第1の光電変換部と、該第1の光電変換部に蓄積された電荷を一旦蓄積する電荷保持部と、前記電荷保持部に蓄積された電荷が転送される第1のフローティングディフュージョン部とを有し、前記第1のフローティングディフュージョン部に蓄積された電荷を増幅して第1の画素信号として出力する第1の画素と、光に応じた電荷を発生する第2の光電変換部と、該第2の光電変換部に蓄積された電荷が転送される第2のフローティングディフュージョン部とを有し、前記第2のフローティングディフュージョン部に蓄積された電荷を増幅して第2の画素信号として出力する第2の画素とを備え、前記遮光画素領域の少なくとも一部では前記画素として前記第1の画素が用いられ、前記有効画素領域では前記画素として前記第2の画素が用いられており、前記第2の光電変換部に電荷が蓄積されている蓄積期間中に、前記第1の光電変換部から前記電荷保持部に電荷を転送するようにしたことを特徴とする撮像素子。前記有効画素領域を取り囲むようにして前記遮光画素領域が配置されており、前記画素領域の外側に配置され、前記第1および前記第2の画素信号を増幅する読み出しアンプを備え、前記遮光画素領域の一部は前記読み出しアンプの近傍に位置する遮光画素領域であることを特徴とする請求項1に記載の撮像素子。前記第1の画素におけるダイナミックレンジは、前記第2の画素におけるダイナミックレンジと同一であることを特徴とする請求項1又は2に記載の撮像素子。前記第1の画素におけるダイナミックレンジを前記第2の画素におけるダイナミックレンジよりも小さくして、前記第1の光電変換部の面積を前記第2の光電変換部の面積よりも小さくしたことを特徴とする請求項1又は2に記載の撮像素子。被写体を撮像して画像データを得る撮像装置において、請求項1~4のいずれか1項に記載の撮像素子と、前記第1の画素から出力された画素信号と黒レベル基準値との差分に応じて、前記有効画素領域から出力された画素信号の黒レベルを前記黒レベル基準値に合わせる補正手段とを有することを特徴とする撮像装置。被写体を撮像して画像データを得る撮像装置において、請求項1~4のいずれか1項に記載の撮像素子と、前記第1の画素から出力された画素信号と黒レベル基準値との差分に前記第1の画素の構造で規定される補正係数を乗算して補正値を求める補正値算出手段と、前記有効画素領域から出力された画素信号を前記補正値で補正する補正手段を有することを特徴とする撮像装置。複数の画素が2次元マトリックス状に配置された画素領域を有し、前記画素領域には前記画素が遮光された遮光画素領域と前記画素が遮光されていない有効画素領域とが規定された撮像素子の制御方法であって、前記画素領域には、光に応じた電荷を発生する第1の光電変換部と、該第1の光電変換部に蓄積された電荷を一旦蓄積する電荷保持部と、前記電荷保持部に蓄積された電荷が転送される第1のフローティングディフュージョン部とを有し、前記第1のフローティングディフュージョン部に蓄積された電荷を増幅して第1の画素信号として出力する第1の画素と、光に応じた電荷を発生する第2の光電変換部と、該第2の光電変換部に蓄積された電荷が転送される第2のフローティングディフュージョン部とを有し、前記第2のフローティングディフュージョン部に蓄積された電荷を増幅して第2の画素信号として出力する第2の画素とが備えられ、前記遮光画素領域の少なくとも一部では前記画素として前記第1の画素が用いられ、前記有効画素領域では前記画素として前記第2の画素が用いられており、前記第1および前記第2の光電変換部で電荷を蓄積する第1のステップと、前記電荷の蓄積期間中に前記第1の光電変換部から前記電荷保持部に前記電荷を転送する第2のステップと、前記第2の光電変換部で前記電荷の蓄積が終了すると、前記第2の光電変換部に蓄積された電荷を前記第2のフローティングディフュージョン部に転送するとともに、前記電荷保持部に保持された電荷を前記第1のフローティングディフュージョン部に転送する第3のステップとを有することを特徴とする制御方法。複数の画素が2次元マトリックス状に配置された画素領域を有し、前記画素領域には前記画素が遮光された遮光画素領域と前記画素が遮光されていない有効画素領域とが規定された撮像素子の読み出し制御を行うための制御プログラムであって、前記画素領域には、光に応じた電荷を発生する第1の光電変換部と、該第1の光電変換部に蓄積された電荷を一旦蓄積する電荷保持部と、前記電荷保持部に蓄積された電荷が転送される第1のフローティングディフュージョン部とを有し、前記第1のフローティングディフュージョン部に蓄積された電荷を増幅して第1の画素信号として出力する第1の画素と、光に応じた電荷を発生する第2の光電変換部と、該第2の光電変換部に蓄積された電荷が転送される第2のフローティングディフュージョン部とを有し、前記第2のフローティングディフュージョン部に蓄積された電荷を増幅して第2の画素信号として出力する第2の画素とが備えられ、前記遮光画素領域の少なくとも一部では前記画素として前記第1の画素が用いられ、前記有効画素領域では前記画素として前記第2の画素が用いられており、コンピュータに、前記第1および前記第2の光電変換部で電荷を蓄積する第1のステップと、前記電荷の蓄積期間中に前記第1の光電変換部から前記電荷保持部に前記電荷を転送する第2のステップと、前記第2の光電変換部で前記電荷の蓄積が終了すると、前記第2の光電変換部に蓄積された電荷を前記第2のフローティングディフュージョン部に転送するとともに、前記電荷保持部に保持された電荷を前記第1のフローティングディフュージョン部に転送する第3のステップとを実行させることを特徴とする制御プログラム。しかしながら、特許文献1および2においては、個体撮像素子の各画素が同一の構造を有しており、各画素に電荷保持部を設けるため、その回路規模が増大してしまうという問題点がある。そこで、本発明の目的は、回路規模の増大を抑えてOB領域におけるアンプ発光の影響を軽減して安定した黒レベル基準値を得ることのできる撮像素子、撮像装置、およびその制御方法、並びに制御プログラムを提供することにある。上記の目的を達成するため、本発明による撮像素子は、複数の画素が2次元マトリックス状に配置された画素領域を有し、前記画素領域には前記画素が遮光された遮光画素領域と前記画素が遮光されていない有効画素領域とが規定された撮像素子であって、光に応じた電荷を発生する第1の光電変換部と、該第1の光電変換部に蓄積された電荷を一旦蓄積する電荷保持部と、前記電荷保持部に蓄積された電荷が転送される第1のフローティングディフュージョン部とを有し、前記第1のフローティングディフュージョン部に蓄積された電荷を増幅して第1の画素信号として出力する第1の画素と、光に応じた電荷を発生する第2の光電変換部と、該第2の光電変換部に蓄積された電荷が転送される第2のフローティングディフュージョン部とを有し、前記第2のフローティングディフュージョン部に蓄積された電荷を増幅して第2の画素信号として出力する第2の画素とを備え、前記遮光画素領域の少なくとも一部では前記画素として前記第1の画素が用いられ、前記有効画素領域では前記画素として前記第2の画素が用いられており、前記第2の光電変換部に電荷が蓄積されている蓄積期間中に、前記第1の光電変換部から前記電荷保持部に電荷を転送するようにしたことを特徴とする。本発明による撮像装置は、上記の撮像素子と、前記第1の画素から出力された画素信号と黒レベル基準値との差分に応じて、前記有効画素領域から出力された画素信号の黒レベルを前記黒レベル基準値に合わせる補正手段とを有することを特徴とする。本発明による制御方法は、上記の撮像素子から画素信号を読み出す際、前記第1および前記第2の光電変換部で電荷を蓄積する第1のステップと、前記電荷の蓄積期間中に前記第1の光電変換部から前記電荷保持部に前記電荷を転送する第2のステップと、前記第2の光電変換部で前記電荷の蓄積が終了すると、前記第2の光電変換部に蓄積された電荷を前記第2のフローティングディフュージョン部に転送するとともに、前記電荷保持部に保持された電荷を前記第1のフローティングディフュージョン部に転送する第3のステップとを有することを特徴とする。本発明による制御プログラムは、上記の撮像素子から画素信号を読み出すための制御プログラムであって、コンピュータに、前記第1および前記第2の光電変換部で電荷を蓄積する第1のステップと、前記電荷の蓄積期間中に前記第1の光電変換部から前記電荷保持部に前記電荷を転送する第2のステップと、前記第2の光電変換部で前記電荷の蓄積が終了すると、前記第2の光電変換部に蓄積された電荷を前記第2のフローティングディフュージョン部に転送するとともに、前記電荷保持部に保持された電荷を前記第1のフローティングディフュージョン部に転送する第3のステップとを実行させることを特徴とする。本発明によれば、遮光画素領域の画素信号を読み出し期間中に電荷保持部で保持するようにしたので、アンプ発光の影響が軽減され、安定して黒レベル基準値を得ることができる。さらに、遮光画素領域の少なくとも一部に画素にのみ電荷保持部を設けるようにしたので、回路規模の増大を抑えることができるという効果がある。以下、本発明の実施の形態による固体撮像素子の一例について図面を参照して説明する。図1は、本発明による第1の実施形態による固体撮像素子の一例であるCMOS撮像素子の構成を概略的に示す図である。図1において、CMOS撮像素子以下、単に撮像素子と呼ぶは、複数の画素が2次元マトリックス状に配置された画素領域を有している。そして、画素領域には、画素が遮光された遮光画素領域と画素が遮光されていない有効画素領域有効部とが規定されている。図示のように、遮光画素領域は、水平オプティカルブラック領域11とおよび12と垂直オプティカルブラックVOB領域13とを有している。以下図1において、左側に位置する水平オプティカルブラック領域11を左HOB領域11と呼び、右側に位置する水平オプティカルブラック領域12を右HOB領域12と呼ぶ。そして、左HOB領域11および右HOB領域12の各々では、画素が遮光されている。さらに、VOB領域13においても画素が遮光されている。有効部有効画素領域14は、前述のように、画素が遮光されていない画素領域である。そして、これら画素領域の外側において右HOB領域12の近傍に読み出しアンプ15が配置されている。図2は、図1に示す撮像素子の回路構成を説明するための図である。そして、図2aは右HOB領域12の単位画素の回路構成を示す図であり、図2bは左HOB領域11、VOB領域13、および有効部14の各々の単位画素の回路構成を示す図である。図2aにおいて、右HOB領域12の単位画素以下、第1の画素と呼ぶは、フォトダイオードPD201第1の光電変換部を有しており、PD201は受光した光を電荷に変換する。電荷保持部202はフォトダイオード201で生じた電荷を一旦蓄積する。図示の第1の画素はフローティングディフュージョン部FD203第1のフローティングディフュージョン部を備えており、電荷保持部202は転送スイッチTx204および205を介してそれぞれPD201およびFD203接続されている。なお、Tx204および205の各々はMOSトランジスタで構成されている。さらに、第1の画素は、MOSトランジスタで構成されたリセットスイッチTres206および207とソースフォロアMOSトランジスタTsf208を有し、Tsf208はFD203の電圧出力電圧を増幅する。上記の第1の画素は、右HOB領域において、行列状2次元マトリックス状に配列されて、同一の列の第1の画素は選択スイッチTsel209を介して共通の垂直出力線210に接続される。第1の画素において、Tres206がオンONすると、PD201は共通電源VDD211と接続されて蓄積電荷がリセットされる。また、Tres207がONすると、FD203は共通電源VDD211とショートされて所定の電位にリセットされる。図2bおいて、左HOB11、VOB13、および有効部14の各々の単位画素以下第2の画素と呼ぶは、第1の画素が備える電荷保持部202、Tx204、およびTres206を有していない。他の構成要素は第1の画素と同様である。つまり、図2に示す例においては、図1に示す読み出しアンプ15の近傍に位置する右HOB領域12のみが電荷保持部202を有している。図3は、図2で説明した固体撮像素子のレイアウトの一例を概略的に示す平面図である。そして、図3aは第1の画素を示す図であり、図3bは第2の画素を示す図である。図3aにおいて、第1の画素では、PD201および電荷保持部202の間Tx204が配置され、電荷保持部202の右側にTx205が配置され、その右側にFD203が配置されている。また、PD201の左側にTres206が配置されている。なお、図3aに符号301で示す領域はTres207、Tsf208、およびTsel209が配置されている領域である。そして、電荷保持部202の上部は遮光されて、外部から光の漏れ込みがないようにされている。図3bにおいて、第2の画素では、PD201第2の光電変換部の右側にTx205および領域301が配置され、Tx205の右側にFD203第2のフローティングディフュージョン部が配置されている。第2の画素は、電荷保持部202、Tx204、およびTres206が存在しないので、第1の画素に比べて画素のサイズを小さくすることができる。ここで、図1に示す固体撮像装置の動作について説明する。図4は、図1に示す固体撮像素子の動作の一例を説明するためのタイミングチャートである。図1、図2、および図4を参照して、ここでは、Tsel209、Tres206、Tres207、Tx204、およびTx205を制御して、第1および第2の画素から、フォトダイオード201で光電変換の結果得られた電荷がそれぞれ第1の画素信号および第2の画素信号として出力される。まず、期間T41でTres206、Tres207、Tx204、およびTx205がONとされる。これによって、第1の画素では、FD203および電荷保持部202の電位が共通電源VDDの電位にリセットされる。一方、第2の画素では、Tres207およびTx205のONによって、FD203の電位が共通電源VDDの電位にリセットされる。その後、Tres206、Tx204、およびTx205がオフOFFとされて、第1及び第2の画素におけるリセット動作が完了する。続いて、期間T42において、第1および第2の画素においてPD201で電荷の蓄積が行われる。そして、期間T43において、Tx204がONとされて、第1の画素においてPD201で生じた電荷が電荷保持部202に転送される。PD201の電荷を全て電荷保持部202に転送するため、電荷保持部202のチャネルポテンシャルはPD201のチャネルポテンシャルよりも高くなるように設計される。なお、ここで、電荷とは電子である。その後、期間T43でTx204を再びOFFして、第1の画素における転送動作が完了する。そして、期間T43でTres206がONされて、PD201がリセットされる。期間T43においては、第2の画素ではPD201の電荷蓄積状態が維持される。次に、期間T44において、画素信号の読み出し処理が行われる。まず、Tres207がOFFされるとともに、Tsel209がONされる。これによって、Tsf208の出力信号が画素信号として出力される。その後、信号TNが所定の期間だけONされる。信号TNは、FD203をリセット後に、FD203に蓄積されているノイズ電荷に応じた画素信号N読み信号を保持するタイミングを規定する信号である。信号TNのONによって、リセット後のFD203のノイズ電荷に応じた信号が読み出されて画素信号として出力される。そして、当該画素信号の信号レベルが第1の保持回路図示せずに保持される。続いて、期間T44において、Tx205がONされる。これによって、第1の画素では、電荷保持部202に保持された電荷がFD203に転送される。一方、第2の画素では、PD201に蓄積された電荷がFD203に転送される。前述のように、第1の画素においては、電荷保持部202のチャネルポテンシャルはPD201のチャネルポテンシャルよりも高くされている。さらに、電荷保持部202に保持された電荷をFD203に読み出す際には、電荷保持部202のチャネルポテンシャルをFD203のチャネルポテンシャルよりも低くして、全ての電荷がFD203に読み出されるようにする。第2の画素においては、PD201の電荷を全てFD203に読み出すために、FD201のチャネルポテンシャルをFD203のチャネルポテンシャルよりも低くする。これによって、第1および第2の画素では、FD203に転送された電荷に応じて、Tsf208の出力信号が、画素信号として出力される。そして、当該画素信号の信号レベルは、信号TSがONとなるタイミングで第2の保持回路図示せずに保持される。ここで、蓄積期間とは、第1の画素においては、期間T41でPD201をリセットしてから期間T43でTx204をONしてPD201の電荷を電荷保持部202に読み出すまでの期間である。一方、第2の画素においては、期間T41でPD201をリセットしてから期間T44でTx205をONしてPD201の電荷をFD203に読み出すまでを期間が蓄積期間とされる。前述のように、信号TNは、FD203をリセット後にFD203に蓄積されたノイズ電荷に応じた画素信号N読み信号を保持するための信号である。一方、信号TSは、ノイズ電荷に、PDに蓄積した信号電荷を加えた電荷に応じた画素信号S読み信号を保持するための信号である。図2には示されていないが、固体撮像素子には、Tsel209によって選択された画素が出力するN読み信号及びS読み信号の信号レベルを所定のタイミングで保持する第1および第2の保持回路が備えられている。そして、信号TSのONで保持したS読み信号の信号レベルから、信号TNのONで保持したN読み信号の信号レベルを差し引けば、FD203に固有のノイズ成分を除去することができる。図5は、図1に示す固体撮像素子の動作概念を説明するための図である。図1、図2、および図5を参照して、期間T41において、全ての第1の画素および第2の画素が一括してリセットされる。次に、期間T42において、全ての第1の画素および第2の画素においてPD201で電荷の蓄積が行なわれる。続いて、期間T43において、全ての第1の画素においてPD201に蓄積された電荷が電荷保持部202に一括して転送される。一方、期間T43において、第2の画素ではPD301の電荷蓄積状態が維持される。つまり、第2の画素における電荷の蓄積期間中において、第1の画素においてはPD201に蓄積された電荷が電荷保持部202に転送される。期間T44において、第1行目から行毎に順次信号の読み出しが行われる。つまり、第2の画素における蓄積期間が終了すると、信号の読み出しが行われる。ここでは、第1の画素では信号が読み出されるまでは電荷保持部202に電荷が保持された状態で読み出し待機が行われる。一方、第2の画素では、PD201に電荷が蓄積された状態で読み出し待機が行われる。従って、読み出し期間において読み出しアンプ15が駆動されて、アンプ発光が起こったとしても、第1の画素では電荷保持部202に電荷が保持されて読み出し待機している状態であるから、第1の画素におけるアンプ発光の影響を軽減することができる。さらに、図1に示す固体撮像素子では電荷保持部202を有する第1の画素を右HOB領域だけに配置するようにしたので、回路規模の増大を抑えることが可能となる。図6は、図2で説明した固体撮像素子のレイアウトの他の例を概略的に示す平面図であり、aは第1の画素を示す図であり、bは第2の画素を示す図である。図3aおよび図3bに示す例では、第1の画素の画素サイズは第2の画素の画素サイズよりも大きい。一方、図6aおよび図6bに示すように、第1の画素の画素サイズと第2の画素の画素サイズとを等しくすることもできる。遮光された右HOB領域12図1に形成される第1の画素は、非遮光の有効部14に形成される第2の画素に比べて、ダイナミックレンジは小さくてよい。従って、図6aに示すように、第1の画素のPD601の面積を、図6bに示す第2の画素のPD602の面積よりも小さくできる。そして、第1の画素において、空いたスペースに電荷保持部202、Tx204、およびTres206を配置するようにすれば、第1の画素の画素サイズと第2の画素の画素サイズとを等しくして、さらに回路規模を小さくすることができる。続いて、上述の固体撮像素子を用いた撮像装置の一例について説明する。図7は、図1で説明した固体撮像素子が用いられた撮像装置の一例を示すブロック図である。図7を参照して、図示の撮像装置は、たとえば、デジタルカメラであり、被写体などを撮像して画像データを得る。この撮像装置は、図1などに関連して説明したCMOS型の固体撮像素子701を有している。この固体撮像素子701には、撮影レンズ図示せずを介して光学像が結像される。固体撮像素子701は光学像に応じた電気信号アナログ信号:画像信号を出力する。このアナログ信号はアナログフロントエンドAFE702に送られる。AFE702はアナログ信号に対して水平OBクランプを行うとともに、アナログデジタル変換AD処理を行って、画像データを出力する。デジタルフロントエンドDFE703は、画像データに対する補正および画素データの並び替え等のデジタル処理を行って、画像処理部703補正値算出手段および補正手段に画像データを出力する。画像処理部704は画像データDFE703からの出力に対して所定の画素補間処理、色変換処理、および後述するパターンノイズ補正処理等の各種画像処理を行った後、表示回路708に画像として表示する。さらに、DFE703の出力は制御回路706に与えられ、制御回路703は当該画像データを記録回路709に記録する。メモリ回路705は画像処理部704の作業用メモリであり、連続撮影等においてはバッファーメモリとしても用いられる。制御回路706は、例えば、CPUを内蔵し、撮像装置全体を統括的に制御する。操作回路707は、撮像装置に備えられ、ユーザが操作する操作部図示せずからの指示を受け付ける。表示回路708には前述のように画像等が表示され、例えば、TFTThinFilmTransistor方式のLCDLiquidCrystalDisplayである。記録回路709はメモリカード又はハードディスクなどの記録媒体である。なお、タイミング発生回路TG710は、制御回路706の制御下で撮像素子701を駆動する各種のタイミング信号図4で説明した各種の信号を生成する。図8は、図7に示すアナログフロントエンドAFE702の構成を示すブロック図である。図8において、AFE702補正手段は、ゲインコントロールアンプAMP81、水平OBクランプ回路82、およびアナログデジタル変換回路AD83を有している。AMP81は固体撮像素子701から画像信号および水平OBクランプ回路82の出力を受けて感度調整を行う。AD83は、AMP81の出力を受けて、例えば、14ビットのデジタル信号に変換して出力する。このデジタル信号は水平OBクランプ回路82に与えられ、水平OBクランプ回路82は、デジタル信号について行方向における緩やかなダークシェーディングを補正して、黒レベル基準値に合わせる。さらに、水平OBクランプ回路82は各行のHOB領域の出力と黒レベル基準値との差差分が減少するようにオフセット補正を行う。水平OBクランプ回路82における補正においては、補正量は行が進むにつれて積分されていくため、ゆるやかな変化にのみ追従することになって、HOB領域のノイズの影響を受けない。なお、水平OBクランプ回路82における処理はDFE703において行うようにしてもよい。前述のように、水平OBクランプ回路82の出力はAMP81に与えられ、AMP81はHOB領域における画素出力を黒レベル基準値に合わせるように利得調整感度調整を行ってアナログ信号画像信号を出力する。次に、図7に示す画像処理部705で行われるパターンノイズ補正処理について説明する。パターンノイズ補正処理とは、選択行読み出し中の電源変動等に起因して選択行全体に発生する横線状のノイズを補正する処理である。水平OBクランプ処理によって行方向に緩やかに変化する成分が補正されるのに対して、パターンノイズ補正処理では行方向に生じる高周波成分のノイズを補正する。横線状のノイズは有効部14図1の画素およびOB領域の画素のどちらでも発生するため、HOB領域の画素出力から行毎の平均値を算出して、この平均値から黒レベル基準値を減算することによって行毎のノイズ量を算出する。そして、有効部14の画素出力から行毎のノイズ量を減算して、横線状のノイズを補正する。ここで、図1に示す固体撮像素子では、右HOB領域12の画素は、図3aに示す電荷保持部202を有する第1の画素であり、左HOB領域11および有効部14の各々は、図3bに示す電荷保持部を有しない第2の画素である。つまり、右HOB領域12と左HOB領域11および有効部14とでは、画素の構造および画素サイズが異なる。このため、電源の変動等に起因する画素出力に対する影響は右HOB領域12と左HOB領域11および有効部14とでは異なる。従って、画素構造の相違を考慮して、右HOB領域12の画素出力から求めたノイズ量に補正係数を乗算して得られた補正ノイズ量を補正に用いる。図9は、図7に示す画像処理部704で行われるパターンノイズ補正を説明するためのブロック図である。図9において、ブロック91および92ではそれぞれ右HOB領域12および左HOB領域11の行ごとの画素出力の平均値が算出される。ブロック93では、ブロック91で算出した右HOB領域12の行毎の画素出力の平均値から黒レベル基準値を減算し、さらに右HOB領域12の画素構造で決定される補正係数Aを掛ける。ブロック94では、ブロック92で算出した左HOB領域11の行毎の画素出力の平均値から黒レベル基準値を減算し、さらに左HOB領域11の画素構造で決定される補正係数Bを掛ける。ここで、左HOB領域11は有効部14と同一の画素構造であるため、補正係数B=1とする。ブロック95では、ブロック93および94で算出した値の平均値を行毎に計算し、この平均値を行毎の補正値とする。ブロック96では有効部14の画素出力から、ブロック95で算出した補正値を行毎に減算して出力する。このようなパターンノイズ補正処理によって、水平OB領域の一部において、その画素構造が有効部14と異なる場合であっても、横線状のノイズを効果的に補正ですることができる。以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。例えば、上記の実施の形態の機能を制御方法として、この制御方法を、撮像装置に実行させるようにすればよい。また、上述の実施の形態の機能を有する制御プログラムを、撮像装置が備えるコンピュータに実行させるようにしてもよい。この際、制御方法及び制御プログラムの各々は、少なくとも第1のステップ、第2のステップ、および第3のステップを有する。なお、制御プログラムは、例えば、コンピュータに読み取り可能な記録媒体に記録される。本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェアプログラムをネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ又はCPUやMPU等がプログラムコードを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することになる。