"スイッチング素子及びインダクタを含むDC-DCコンバータ回路を制御する、DC-DCコンバータ回路の制御回路において、上記インダクタは、上記スイッチング素子の出力端子と上記DC-DCコンバータ回路の出力端子との間に接続され、上記DC-DCコンバータ回路の制御回路は、上記インダクタを流れるインダクタ電流のリップルに応じて変化するリップル電圧を生成するリップル生成回路と、上記DC-DCコンバータ回路の出力端子における出力電圧に応じて変化する帰還電圧を生成するフィードバック回路と、上記帰還電圧が所定の電圧範囲内にあるか否かを検出する検出器と、所定の基準電圧を生成する基準電圧源と、上記基準電圧と上記帰還電圧とを比較する比較器と、上記基準電圧が上記帰還電圧より高いときには上記インダクタを流れるインダクタ電流を増大させ、上記基準電圧が上記帰還電圧より低いときには上記インダクタを流れるインダクタ電流を減少させるように、上記比較器の比較結果に応じて上記スイッチング素子を制御するドライバ駆動回路とを備え、上記DC-DCコンバータ回路の制御回路は、上記検出器の検出結果に従って、上記帰還電圧が上記電圧範囲内にあるとき、上記比較器によって比較される上記帰還電圧及び上記基準電圧の少なくとも一方に上記リップル電圧を重畳させ、上記帰還電圧が上記電圧範囲外にあるとき、上記比較器によって比較される上記帰還電圧及び上記基準電圧のいずれにも上記リップル電圧を重畳させないことを特徴とするDC-DCコンバータ回路の制御回路。上記リップル電圧は上記インダクタ電流のリップルと同じ位相を有し、上記帰還電圧が上記電圧範囲内にあるとき、上記比較器によって比較される上記帰還電圧に上記リップル電圧が重畳されることを特徴とする請求項1記載のDC-DCコンバータ回路の制御回路。上記リップル電圧は上記インダクタ電流のリップルとは180度異なる位相を有し、上記帰還電圧が上記電圧範囲内にあるとき、上記比較器によって比較される上記基準電圧に上記リップル電圧が重畳されることを特徴とする請求項1記載のDC-DCコンバータ回路の制御回路。上記リップル生成回路は、上記インダクタ電流のリップルと同じ位相を有する第1のリップル電圧と、上記インダクタ電流のリップルとは180度異なる位相を有する第2のリップル電圧とを生成し、上記帰還電圧が上記電圧範囲内にあるとき、上記比較器によって比較される上記帰還電圧に上記第1のリップル電圧が重畳され、上記比較器によって比較される上記基準電圧に上記第2のリップル電圧が重畳されることを特徴とする請求項1記載のDC-DCコンバータ回路の制御回路。スイッチング素子と、インダクタと、請求項1~4のうちのいずれか1つに記載のDC-DCコンバータ回路の制御回路とを含むことを特徴とするDC-DCコンバータ回路。リップル制御を用いたDC-DCコンバータは、先に説明したように、インダクタ電流のリップルに応じて変化するリップル電圧を帰還電圧もしくは基準電圧に重畳させることで、出力端子に接続されたインダクタ、キャパシタ及び負荷による2次の位相遅れを補償し、補償した帰還電圧と基準電圧、もしくは、補償した基準電圧と帰還電圧を比較器で直接比較することで、高速かつ安定なスイッチング制御を実現している。しかし、リップル電圧を重畳することが有効であるのは、出力電圧が定常状態付近にある場合のみであって、出力電圧が定常状態を大きく外れた場合は、リップル電圧を重畳していると定常状態へ遷移する過渡応答の高速性が損なわれてしまう。図7は、図5のDC-DCコンバータ回路におけるさまざまな信号の波形を示すグラフである。図7は、負荷が軽い状態から重い状態に急峻に変動した場合における、図5のDC-DCコンバータ回路内の各ノードの信号応答波形を示す。負荷が軽い状態から重い状態に急峻に変動すると、出力電圧VOUT及び第1の帰還電圧VFBは定常状態から大きく下がってしまう。このとき、第2の帰還電圧VFB_RIPPLEは第1の基準電圧VREF_Lを下回るので、PMOSトランジスタP1をオンさせ、NMOSトランジスタN1をオフさせるように動作し、インダクタ電流ILを増加させて出力電圧VOUT及び第1の帰還電圧VFBを定常状態に戻そうとする。しかし、インダクタ電流ILの増加に応じてリップル電圧VRIPPLEも増加するので、第2の帰還電圧VFB_RIPPLEは、第1の帰還電圧VFBがまだ定常状態から大きく下がっているにも関わらず第2の基準電圧VREF_Hを上回ってしまう。したがって、本来はまだインダクタ電流ILを増加させ続けるために、PMOSトランジスタP1をオンさせ、NMOSトランジスタN1をオフさせていなければならないにも関わらず、PMOSトランジスタP1をオフさせ、NMOSトランジスタN1をオンさせてしまう。その結果、出力電圧VOUT及び第1の帰還電圧VFBが定常状態に戻るまでの時間が長くなり、過渡応答特性が悪化することになる。以上は、負荷が軽い状態から重い状態に急峻に変化した場合についてであるが、負荷が重い状態から軽い状態に急峻に変化した場合は、本来はまだインダクタ電流ILを減少させ続けるために、PMOSトランジスタP1をオフさせ、NMOSトランジスタN1をオンさせていなければならないにも関わらず、PMOSトランジスタP1をオンさせ、NMOSトランジスタN1をオフさせてしまうので、同様に過渡応答特性が悪化することになる。本発明は、かかる事情に鑑みてなされたものであり、その目的は、従来よりも高速な過渡応答を実現するリップル制御のDC-DCコンバータ回路の制御回路を提供することにあり、さらに、そのようなDC-DCコンバータ回路の制御回路を備えたDC-DCコンバータ回路を提供することにある。本実施形態の態様に係るDC-DCコンバータ回路の制御回路は、スイッチング素子及びインダクタを含むDC-DCコンバータ回路を制御する、DC-DCコンバータ回路の制御回路において、上記インダクタは、上記スイッチング素子の出力端子と上記DC-DCコンバータ回路の出力端子との間に接続され、上記DC-DCコンバータ回路の制御回路は、上記インダクタを流れるインダクタ電流のリップルに応じて変化するリップル電圧を生成するリップル生成回路と、上記DC-DCコンバータ回路の出力端子における出力電圧に応じて変化する帰還電圧を生成するフィードバック回路と、上記帰還電圧が所定の電圧範囲内にあるか否かを検出する検出器と、所定の基準電圧を生成する基準電圧源と、上記基準電圧と上記帰還電圧とを比較する比較器と、上記基準電圧が上記帰還電圧より高いときには上記インダクタを流れるインダクタ電流を増大させ、上記基準電圧が上記帰還電圧より低いときには上記インダクタを流れるインダクタ電流を減少させるように、上記比較器の比較結果に応じて上記スイッチング素子を制御するドライバ駆動回路とを備え、上記DC-DCコンバータ回路の制御回路は、上記検出器の検出結果に従って、上記帰還電圧が上記電圧範囲内にあるとき、上記比較器によって比較される上記帰還電圧及び上記基準電圧の少なくとも一方に上記リップル電圧を重畳させ、上記帰還電圧が上記電圧範囲外にあるとき、上記比較器によって比較される上記帰還電圧及び上記基準電圧のいずれにも上記リップル電圧を重畳させないことを特徴とする。本発明は、帰還電圧がある電圧範囲内にある場合は、リップル電圧を重畳させた電圧を比較器に入力し、帰還電圧がある電圧範囲を超えた場合は、リップル電圧を重畳させない電圧を比較器に入力してスイッチング制御を行うことで、従来よりも高速な過渡応答を実現するリップル制御のDC-DCコンバータ回路の制御回路を提供することができる。以下、図面を参照して、本発明の実施形態に係るDC-DCコンバータ回路について説明する。各図にわたって、同様の構成要素は同じ参照符号により示す。第1の実施形態.図1は、本発明の第1の実施形態に係るDC-DCコンバータ回路の構成を示すブロック図である。図1のDC-DCコンバータ回路は、同期整流の降圧型の構成を有する。図1のDC-DCコンバータ回路は、図5のDC-DCコンバータ回路の構成を備えたことに加えて、比較器7,8と、NAND回路9と、第3の基準電圧VFB_ULの基準電圧源と、第4の基準電圧VFB_OLの基準電圧源と、スイッチSW2とをさらに備える。図1の比較器7,8と、NAND回路9と、第3の基準電圧VFB_ULの基準電圧源と、第4の基準電圧VFB_OLの基準電圧源は、第1の帰還電圧VFBが所定の電圧範囲ウィンドウ内にあるか否かを検出する検出器ウィンドウコンパレータとして動作する。図1のDC-DCコンバータ回路において、PMOSトランジスタP1、NMOSトランジスタN1、インダクタL1、及びキャパシタC1以外の部分は、DC-DCコンバータ回路の制御回路として機能する。第3の基準電圧VFB_UL及び第4の基準電圧VFB_OLは、第3の基準電圧VFB_ULよりも第4の基準電圧VFB_OLの方が高く設定される。さらに、定常状態における第1の帰還電圧VFBが第3の基準電圧VFB_ULと第4の基準電圧VFB_OLの間になるように、第1の基準電圧VREF_L及び第2の基準電圧VREF_Hは設定される。第3の基準電圧VFB_ULは比較器8の反転入力端子に入力され、第4の基準電圧VFB_OLは比較器7の非反転入力端子に入力される。比較器7の反転入力端子及び比較器8の非反転入力端子には、第1の帰還信号VFBが入力される。比較器7,8の各出力信号はNAND回路9に入力される。第1の帰還電圧VFBが第3の基準電圧VFB_ULと第4の基準電圧VFB_OLの間にある場合は、NAND回路9の出力信号WC_OUTはローレベルになり、第1の帰還電圧VFBが第3の基準電圧VFB_ULを下回るか、第4の基準電圧VFB_OLを上回ると、NAND回路9の出力信号WC_OUTはハイレベルになる。スイッチSW2はリップル生成回路1と合成器2との間に設けられ、NAND回路9の出力信号WC_OUTに応じて動作する。NAND回路9の出力信号WC_OUTがローレベルであるときは、スイッチSW2はオンになり、従って、第2の帰還電圧VFB_RIPPLEは、第1の帰還電圧VFBにリップル電圧VRIPPLEが重畳された電圧になる。NAND回路9の出力信号WC_OUTがハイレベルであるときは、スイッチSW2はオフになり、従って、第2の帰還電圧VFB_RIPPLEは、リップル電圧VRIPPLEが重畳されない第1の帰還電圧VFBそのものになる。したがって、図1のDC-DCコンバータ回路は、出力電圧VOUT及び第1の帰還電圧VFBが定常状態付近にある場合は、図5の従来例のDC-DCコンバータ回路と同様に動作する一方、負荷の急峻な変動により出力電圧VOUT及び第1の帰還電圧VFBが定常状態から大きく外れた場合は、単純に帰還電圧VFBと第1の基準電圧VREF_Lもしくは第2の基準電圧VREF_Hとを比較してスイッチング制御されるようになる。図2は、図1のDC-DCコンバータ回路におけるさまざまな信号の波形を示すグラフである。図2は、負荷が軽い状態から重い状態に急峻に変動した場合における、図1のDC-DCコンバータ回路内の各ノードの信号応答波形を示す。図2を見てわかるように、負荷が軽い状態から重い状態に急峻に変動して第1の帰還電圧VFBが第3の基準電圧VFB_ULを下回ると、再び第3の基準電圧VFB_ULを上回るまでは、第2の帰還電圧VFB_RIPPLEは第1の帰還電圧VFBと等しくなる。よって、第1の帰還電圧VFBが大きく下がっている間は、ずっとPMOSトランジスタP1がオンし、NMOSトランジスタN1がオフし続けるので、出力電圧VOUT及び第1の帰還電圧VFBを定常状態付近の電圧まで素早く戻すことができる。図2の波形は、負荷が軽い状態から重い状態に急峻に変動した場合における各ノードの信号応答波形であるが、負荷が重い状態から軽い状態に急峻に変動した場合においても、同様に、出力電圧VOUT及び第1の帰還電圧VFBを定常状態に近い電圧まで素早く戻すことができる。第2の実施形態.図3は、本発明の第2の実施形態に係るDC-DCコンバータ回路の構成を示すブロック図である。図3のDC-DCコンバータ回路は、図1のDC-DCコンバータ回路と同様に、同期整流の降圧型の構成を有する。図3のDC-DCコンバータ回路は、図8のDC-DCコンバータ回路と同様の構成を備えたことに加えて、図1のDC-DCコンバータ回路と同様に、比較器7,8と、NAND回路9と、第3の基準電圧VFB_ULの基準電圧源と、第4の基準電圧VFB_OLの基準電圧源と、スイッチSW2とをさらに備える。ただし、スイッチSW2はリップル生成回路11と合成器12との間に設けられる。図3のDC-DCコンバータ回路において、PMOSトランジスタP1、NMOSトランジスタN1、インダクタL1、及びキャパシタC1以外の部分は、DC-DCコンバータ回路の制御回路として機能する。図3のDC-DCコンバータ回路によれば、出力電圧VOUT及び帰還電圧VFBが定常状態付近にある場合は、合成器2から出力される基準電圧VREF_RIPPLEは、リップル電圧VRIPPLEを第1の基準電圧VREF_Lあるいは第2の基準電圧VREF_Hに重畳させた電圧になり、出力電圧VOUT及び帰還電圧VFBが定常状態から大きく外れた場合は、合成器2から出力される基準電圧VREF_RIPPLEは、リップル電圧VRIPPLEが重畳されない第1の基準電圧VREF_Lあるいは第2の基準電圧VREF_Hそのものになる。したがって、出力電圧VOUT及び帰還電圧VFBが定常状態付近にある場合は、図8に示す従来例のDC-DCコンバータ回路と同様に動作し、負荷の急峻な変動により出力電圧VOUT及び帰還電圧VFBが定常状態から大きく外れた場合は、単純に帰還電圧VFBと第1の基準電圧VREF_Lもしくは第2の帰還電圧VREF_Hとを比較してスイッチング制御されるようになる。そのため、負荷が急峻に変動して出力電圧VOUT及び帰還電圧VFBが定常状態から大きく外れた場合においても、定常状態に近い電圧まで素早く戻すことができる。第3の実施形態.図4は、本発明の第3の実施形態に係るDC-DCコンバータ回路の構成を示すブロック図である。図4のDC-DCコンバータ回路は、インダクタ電流ILに対する帰還電圧VFBの位相遅れを補償するために、帰還電圧及び基準電圧の両方にリップル電圧を重畳させる。このため、図4のDC-DCコンバータ回路は、図1及び図3のDC-DCコンバータ回路を組み合わせた構成を有する。図4のDC-DCコンバータ回路において、PMOSトランジスタP1、NMOSトランジスタN1、インダクタL1、及びキャパシタC1以外の部分は、DC-DCコンバータ回路の制御回路として機能する。図4において、帰還信号VFBにリップル電圧VRIPPLE1を重畳させるためのリップル生成回路21及びスイッチSW21は、図1のリップル生成回路1及びスイッチSW2と同様に構成される。また、第1の基準信号VREF_L及び第2の基準信号VREF_Hにリップル電圧VRIPPLE2を重畳させるためのリップル生成回路22及びスイッチSW22は、図3のリップル生成回路11及びスイッチSW2と同様に構成される。リップル電圧VRIPPLE1は、インダクタ電流ILのリップルと同じ位相を有するように設定され、リップル電圧VRIPPLE2は、インダクタ電流ILのリップルとは180度異なる位相を有するように設定される。図4のDC-DCコンバータ回路によれば、出力電圧VOUT及び帰還電圧VFBが定常状態付近にある場合は、合成器2から出力される第2の帰還電圧VFB_RIPPLEは、リップル電圧VRIPPLE1を帰還信号VFBに重畳させた電圧になり、合成器12から出力される基準電圧VREF_RIPPLEは、リップル電圧VRIPPLE2を第1の基準電圧VREF_Lあるいは第2の基準電圧VREF_Hに重畳させた電圧になる。また、出力電圧VOUT及び帰還電圧VFBが定常状態から大きく外れた場合は、合成器2から出力される第2の帰還電圧VFB_RIPPLEは、リップル電圧VRIPPLE1が重畳されない帰還信号VFBそのものになり、合成器12から出力される基準電圧VREF_RIPPLEは、リップル電圧VRIPPLEが重畳されない第1の基準電圧VREF_Lあるいは第2の基準電圧VREF_Hそのものになる。したがって、負荷が急峻に変動して出力電圧VOUT及び帰還電圧VFBが定常状態から大きく外れた場合においても、定常状態に近い電圧まで素早く戻すことができる。以上、本発明の実施形態に係るDC-DCコンバータ回路について説明したが、本発明は上述した実施形態のみに限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。上述した実施形態に係るDC-DCコンバータ回路において、PMOSトランジスタP1、NMOSトランジスタN1、インダクタL1、キャパシタC1、及び基準電圧源以外の部分は、単一の集積回路として構成されてもよい。PMOSトランジスタP1及びNMOSトランジスタN1は、この集積回路の一部であってもよい。上述した実施形態では、比較器3は、第1の基準電圧VREF_L及び第2の基準電圧VREF_Hを用いるヒステリシスコンパレータとして説明されたが、単一の基準電圧のみを使用する比較器ヒステリシスのない比較器を用いてもよい。また、上述した実施形態では、ウィンドウコンパレータを用いることにより、帰還電圧が定常状態から上下の両方向に対して大きく外れたことを検出する構成になっている例を示しているが、上下のどちらか一方だけに大きく外れたことを検出する構成としてもよい。さらに、上述した実施形態では、同期整流の降圧型のDC-DCコンバータ回路の例を示したが、本発明は、ダイオード整流としてもよいし、昇圧型、昇降圧型、反転型など様々なDC-DCコンバータ回路においても適用できる。すなわち、本発明は、リップル制御を用いるDC-DCコンバータ回路に広く適用可能である。本発明のリップル制御を用いるDC-DCコンバータ回路の制御回路によれば、出力電圧が定常状態付近にある場合はリップル制御になるので、従来回路と同様に安定なスイッチング制御を行うことができ、一方、出力電圧に、定常状態から大きくアンダーシュートもしくはオーバーシュートのどちらかが生じた場合は、リップル制御を使用せず、単純に帰還電圧と基準電圧とを比較する単純コンパレータ制御になるので、出力電圧を定常状態付近まで高速に戻すことができる。本発明は、リップル電圧を帰還電圧に重畳する方式のリップル制御のDC-DCコンバータ回路の制御回路に適応できる。本発明は、リップル電圧を基準電圧に重畳する方式のリップル制御のDC-DCコンバータ回路の制御回路に適応できる。本発明は、リップル電圧を帰還電圧と基準電圧との両方に重畳する方式のリップル制御のDC-DCコンバータ回路の制御回路に適応できる。また、本発明のリップル制御を用いるDC-DCコンバータ回路の制御回路によれば、スイッチング素子のオンとオフの両方のタイミングを比較器の出力信号によって決定するDC-DCコンバータ回路の制御回路にも適応でき、また、スイッチング素子のオン又はオフのどちらか一方のタイミングを比較器の出力信号によって決定するDC-DCコンバータ回路の制御回路にも適応できる。"