"C軸方向に結晶成長することで基板の上に形成されたウルツ鉱型結晶構造の半導体からなる緩衝層と、C軸方向に結晶成長することで前記緩衝層の上に形成されたウルツ鉱型結晶構造の半導体からなる障壁層と、前記障壁層の上に形成されたゲート電極と、C軸方向に結晶成長することで前記ゲート電極を挟んで各々離間して前記障壁層の上に接して形成されたウルツ鉱型結晶構造の半導体からなる2つの電流トンネル層と、C軸方向に結晶成長することで各々の前記電流トンネル層の上に形成されたウルツ鉱型結晶構造の半導体からなる2つのキャップ層と、一方の前記キャップ層の上に形成されたソース電極と、他方の前記キャップ層の上に形成されたドレイン電極とを少なくとも備え、前記障壁層の伝導帯ポテンシャルは、前記緩衝層の伝導帯ポテンシャルより高く、前記キャップ層の伝導帯ポテンシャルは、前記障壁層の伝導帯ポテンシャルより低く、前記電流トンネル層の分極電荷は、前記障壁層の分極電荷よりも大きいことを特徴とする電界効果型トランジスタ。請求項1記載の電界効果型トランジスタにおいて、前記キャップ層は、n型とされていることを特徴とする電界効果型トランジスタ。請求項1または2記載の電界効果型トランジスタにおいて、前記半導体は、窒化物半導体であることを特徴とする電界効果型トランジスタ。請求項3記載の電界効果型トランジスタにおいて、前記緩衝層は、GaNおよびGaInNより選択された窒化物半導体から構成され、前記障壁層は、AlN,AlGaN,AlInN,およびAlGaInNより選択されて前記緩衝層より伝導帯ポテンシャルが高い範囲の組成とされた窒化物半導体から構成され、前記電流トンネル層は、AlN,AlGaN,AlInN,およびAlGaInNより選択されて前記障壁層より分極電荷の大きい組成とされた窒化物半導体から構成され、前記キャップ層は、GaN,AlGaN,AlGaInN,およびGaInNより選択されて前記障壁層より伝導帯ポテンシャルが低い範囲の組成とされた窒化物半導体から構成されていることを特徴とする電界効果型トランジスタ。C軸方向に結晶成長することで基板の上にウルツ鉱型結晶構造の半導体からなる緩衝層を形成する工程と、C軸方向に結晶成長することで前記緩衝層の上にウルツ鉱型結晶構造の半導体からなる障壁層を形成する工程と、C軸方向に結晶成長することで前記障壁層の上に接してウルツ鉱型結晶構造の半導体からなる電流トンネル層を形成する工程と、C軸方向に結晶成長することで前記電流トンネル層の上にウルツ鉱型結晶構造の半導体からなるキャップ層を形成する工程と、前記キャップ層および前記電流トンネル層に溝を形成して前記障壁層の上に2つの電流トンネル層および2つのキャップ層が形成された状態とする工程と、2つの前記電流トンネル層の間の前記障壁層の上にゲート電極を形成する工程と、一方の前記キャップ層の上にソース電極を形成し、他方の前記キャップ層の上にドレイン電極を形成する工程とを少なくとも備え、前記障壁層は、前記緩衝層よりも伝導帯ポテンシャルが高い半導体から構成し、前記キャップ層は、前記障壁層よりも伝導帯ポテンシャルが低い半導体から構成し、前記電流トンネル層は、前記障壁層よりも分極電荷が大きい半導体から構成することを特徴とする電界効果型トランジスタの製造方法。C軸方向に結晶成長することで基板の上にウルツ鉱型結晶構造の半導体からなる緩衝層を形成する工程と、C軸方向に結晶成長することで前記緩衝層の上にウルツ鉱型結晶構造の半導体からなる障壁層を形成する工程と、前記障壁層の上のゲート電極形成領域に選択成長マスクを形成する工程と、前記選択成長マスクで覆われていない前記障壁層の上に、C軸方向に選択的に結晶成長することで前記障壁層の上に接してウルツ鉱型結晶構造の半導体からなる2つの電流トンネル層を形成する工程と、C軸方向に結晶成長することで各々の前記電流トンネル層の上にウルツ鉱型結晶構造の半導体からなる2つのキャップ層を形成する工程と、前記キャップ層を形成した後で前記選択成長マスクを除去する工程と、前記障壁層の上の前記ゲート電極形成領域にゲート電極を形成する工程と、一方の前記キャップ層の上にソース電極を形成し、他方の前記キャップ層の上にドレイン電極を形成する工程とを少なくとも備え、前記障壁層は、前記緩衝層よりも伝導帯ポテンシャルが高い半導体から構成し、前記キャップ層は、前記障壁層よりも伝導帯ポテンシャルが低い半導体から構成し、前記電流トンネル層は、前記障壁層よりも分極電荷が大きい半導体から構成することをすることを特徴とする電界効果型トランジスタの製造方法。以上に説明したように、窒化物半導体などのウルツ鉱型結晶構造の半導体を用いた電界効果型トランジスタでは、障壁層をよりバンドギャップエネルギーの大きな半導体より構成することで、リーク電流の低減、耐圧の向上、オン抵抗の低減、および相互コンダクタンスの向上など、性能の向上が見込める。しかしながら、障壁層をよりバンドギャップエネルギーの大きな半導体より構成すると、ソースドレイン電極との間の接触抵抗が高くなるという問題が発生する。本発明は、以上のような問題点を解消するためになされたものであり、ウルツ鉱型結晶構造の半導体を用いた電界効果型トランジスタで、電極との接触抵抗を高くすることなく、バンドギャップエネルギーのより大きな半導体から障壁層が構成できるようにすることを目的とする。本発明に係る電界効果型トランジスタは、C軸方向に結晶成長することで基板の上に形成されたウルツ鉱型結晶構造の半導体からなる緩衝層と、C軸方向に結晶成長することで緩衝層の上に形成されたウルツ鉱型結晶構造の半導体からなる障壁層と、障壁層の上に形成されたゲート電極と、C軸方向に結晶成長することでゲート電極を挟んで各々離間して障壁層の上に接して形成されたウルツ鉱型結晶構造の半導体からなる2つの電流トンネル層と、C軸方向に結晶成長することで各々の電流トンネル層の上に形成されたウルツ鉱型結晶構造の半導体からなる2つのキャップ層と、一方のキャップ層の上に形成されたソース電極と、他方のキャップ層の上に形成されたドレイン電極とを少なくとも備え、障壁層の伝導帯ポテンシャルは、緩衝層の伝導帯ポテンシャルより高く、キャップ層の伝導帯ポテンシャルは、障壁層の伝導帯ポテンシャルより低く、電流トンネル層の分極電荷は、障壁層の分極電荷よりも大きい。上記電界効果型トランジスタにおいて、キャップ層は、n型とされているとよい。また、半導体は、窒化物半導体であればよい。例えば、緩衝層は、GaNおよびGaInNより選択された窒化物半導体から構成され、障壁層は、AlN,AlGaN,AlInN,およびAlGaInNより選択されて緩衝層より伝導帯ポテンシャルが高い範囲の組成とされた窒化物半導体から構成され、電流トンネル層は、AlN,AlGaN,AlInN,およびAlGaInNより選択されて障壁層より分極電荷の大きい組成とされた窒化物半導体から構成され、キャップ層は、GaN,AlGaN,AlGaInN,およびGaInNより選択されて障壁層より伝導帯ポテンシャルが低い範囲の組成とされた窒化物半導体から構成されていればよい。また、本発明に係る電界効果型トランジスタの製造方法は、C軸方向に結晶成長することで基板の上にウルツ鉱型結晶構造の半導体からなる緩衝層を形成する工程と、C軸方向に結晶成長することで緩衝層の上にウルツ鉱型結晶構造の半導体からなる障壁層を形成する工程と、C軸方向に結晶成長することで障壁層の上に接してウルツ鉱型結晶構造の半導体からなる電流トンネル層を形成する工程と、C軸方向に結晶成長することで電流トンネル層の上にウルツ鉱型結晶構造の半導体からなるキャップ層を形成する工程と、キャップ層および電流トンネル層に溝を形成して障壁層の上に2つの電流トンネル層および2つのキャップ層が形成された状態とする工程と、2つの電流トンネル層の間の障壁層の上にゲート電極を形成する工程と、一方のキャップ層の上にソース電極を形成し、他方のキャップ層の上にドレイン電極を形成する工程とを少なくとも備え、障壁層は、緩衝層よりも伝導帯ポテンシャルが高い半導体から構成し、キャップ層は、障壁層よりも伝導帯ポテンシャルが低い半導体から構成し、電流トンネル層は、障壁層よりも分極電荷が大きい半導体から構成する。また、本発明に係る他の電界効果型トランジスタの製造方法は、C軸方向に結晶成長することで基板の上にウルツ鉱型結晶構造の半導体からなる緩衝層を形成する工程と、C軸方向に結晶成長することで緩衝層の上にウルツ鉱型結晶構造の半導体からなる障壁層を形成する工程と、障壁層の上のゲート電極形成領域に選択成長マスクを形成する工程と、選択成長マスクで覆われていない障壁層の上に、C軸方向に選択的に結晶成長することで障壁層の上に接してウルツ鉱型結晶構造の半導体からなる2つの電流トンネル層を形成する工程と、C軸方向に結晶成長することで各々の電流トンネル層の上にウルツ鉱型結晶構造の半導体からなる2つのキャップ層を形成する工程と、キャップ層を形成した後で選択成長マスクを除去する工程と、障壁層の上のゲート電極形成領域にゲート電極を形成する工程と、一方のキャップ層の上にソース電極を形成し、他方のキャップ層の上にドレイン電極を形成する工程とを少なくとも備え、障壁層は、緩衝層よりも伝導帯ポテンシャルが高い半導体から構成し、キャップ層は、障壁層よりも伝導帯ポテンシャルが低い半導体から構成し、電流トンネル層は、障壁層よりも分極電荷が大きい半導体から構成する。以上説明したように、本発明によれば、障壁層よりも分極電荷が大きい電流トンネル層を障壁層とキャップ層との間に設けるようにしたので、ウルツ鉱型結晶構造の半導体を用いた電界効果型トランジスタで、電極との接触抵抗を高くすることなく、バンドギャップエネルギーのより大きな半導体から障壁層が構成できるようになるという優れた効果が得られる。以下、本発明の実施の形態について図を参照して説明する。実施の形態1はじめに、本発明の実施の形態1について図1を用いて説明する。図1は、本発明の実施の形態1における電界効果型トランジスタの構成を模式的に示す断面図aおよび各層の積層方向のバンドポテンシャルの変化を示すバンド図bである。この電界効果型トランジスタは、半導体からなる各層は、C軸<0001>方向に結晶成長することで基板101の上に形成されたウルツ鉱型結晶構造の半導体から構成されている。まず、基板101の側より、緩衝層102および障壁層103が積層されている。また、障壁層103の上には、ゲート電極104が形成されている。ゲート電極104は、例えば、障壁層103にショットキー接続して形成されている。また、この電界効果型トランジスタは、ゲート電極104を挟んで各々離間して障壁層103の上に接して形成された2つの電流トンネル層105と、各々の電流トンネル層105の上に形成された2つのキャップ層106とを備える。また、ソース電極107は、一方のキャップ層106の上に形成され、ドレイン電極108は、他方のキャップ層106の上に形成されている。加えて、本実施の形態における電界効果型トランジスタにおいて、障壁層103の伝導帯ポテンシャルは、緩衝層102の伝導帯ポテンシャルより高く、キャップ層106の伝導帯ポテンシャルは、障壁層103の伝導帯ポテンシャルより低く、電流トンネル層105の分極電荷は、障壁層103の分極電荷よりも大きい状態としている。例えば、緩衝層102は、GaNから構成されている。また、障壁層103は、アンドープのAl04Ga06Nから構成され、層厚25nm程度とされている。また、電流トンネル層105は、AlNから構成されて層厚1nm程度とされている。また、キャップ層106は、n型不純物が1×1019cm2程度ドーピングされたAlGaNn-AlGaNから構成され、層厚20nm程度とされている。また、ゲート電極104は、Ni/Auの金属積層膜から構成すればよい。また、ソース電極107およびドレイン電極108は、Ti/Al/Ni/Auの金属多層膜から構成すればよい。各電極の形状は、よく知られたリフトオフ法により形成すればよい。各電極の形状を形成した後、850°Cで熱処理することによりオーミック接続状態とする。実施の形態1によれば、電流トンネル層105の分極電荷が障壁層103より大きいため、図1のbに示すように、これらの界面での障壁層103のポテンシャルが低くなる。この結果、障壁層103とキャップ層106との間の実効的な伝導帯バンドオフセットが低減する。加えて、電流トンネル層105は、1nm程度の層厚で機能するが、このように薄ければ電子はトンネリングにより通過することができる。また、当然ではあるが、ソース電極107およびドレイン電極108とキャップ層106との間は、良好なオーミック接合が形成されている。これらの結果、よりバンドギャップエネルギーの大きなワイドギャップとした半導体から障壁層103を形成しても、ソース電極107およびドレイン電極108との間で低い接触抵抗を得ることが可能となる。ここで、比較のために、電流トンネル層105を用いない電界効果型トランジスタについて説明する。図2は、一般的な窒化物半導体による電界効果型トランジスタの構成を模式的に示す断面図aおよびおよび各層の積層方向のバンドポテンシャルの変化を示すバンド図bである。この電界効果型トランジスタは、基板201の側より、緩衝層202および障壁層203が積層されている。また、障壁層203の上には、ゲート電極204が形成されている。また、ゲート電極204を挟んで各々離間して障壁層203の上に接して形成された2つのキャップ層206を備え、これらの各々キャップ層206の上にソース電極207およびドレイン電極208が形成されている。この電界効果型トランジスタでも、電流トンネル層を用いていないこと以外は上述した実施の形態1と同様であり、障壁層203は、ワイドギャップであるAl04Ga06Nから構成している。この電界効果型トランジスタでは、図2のbに示すように、障壁層203とキャップ層206との伝導帯バンドオフセットおよび分極電荷の差の影響により、これらの界面に高いポテンシャル障壁が形成される。このため、オーミック電極の接触抵抗は高くなる。この結果、前述した実施の形態1とは異なり、ソース電極207およびドレイン電極208と障壁層203との間で低い接触抵抗を得ることができない。以上に説明したように、本実施の形態では、障壁層より分極電荷の大きい電流トンネル層を用いるようにしたので、ウルツ鉱型結晶構造の半導体を用いた電界効果型トランジスタで、電極との接触抵抗を高くすることなく、バンドギャップエネルギーのより大きな半導体から障壁層が構成できるようになる。ところで、電流トンネル層105は、障壁層103より大きい分極電荷を有していればよく、AlGaNから構成した障壁層103に対し、電流トンネル層105はAlNから構成するものに限らない。例えば、障壁層103をAl04Ga06Nから構成する場合、電流トンネル層105は、In01Al09Nから構成してもよい。この場合、図3のaに示すように、前述同様に障壁層103とキャップ層106の実効的伝導帯バンドオフセットを低減でき、接触抵抗の低減が図れる。ただし、電流トンネル層105をAlNから構成した場合と比較すると、上記効果は小さい。また、キャップ層106を構成しているn-AlGaNの組成を調節することにより実効的伝導帯バンドオフセットをより小さくすることが可能である。例えば、キャップ層106を、Al組成が高いn-Al03Ga07Nから構成することで、図3のbに示すように、実効的バンドオフセットがより低減でき、2次元電子ガスから電極の間の伝導帯ポテンシャルをほぼ平坦にして、接触抵抗を低減することが可能である。また、障壁層103は、高いAl組成としたAlGaNに限らず、InAlAsから構成してもよい。例えば、緩衝層102をGaNから構成し、障壁層103を、アンドープのIn017Al083Nから構成して層厚25nmとし、電流トンネル層105をAlNから構成して層厚1nmとし、キャップ層106を、n型不純物が1×1019cm2程度ドーピングしたAl03Ga07Nn-AlGaNから構成して層厚20nm程度とすればよい。図4aは、上記構成とした実施の形態1における各層の積層方向のバンドポテンシャルの変化を示すバンド図である。ここで、比較のために、電流トンネル層を用いていないこと以外は、上記同様の構成とした電界効果型トランジスタにおける各層の積層方向のバンドポテンシャルの変化を示すバンド図を、図4のbに示す。図4のbに示すように、In組成を0.17としたIn017Al083Nからなる障壁層203は、Al04Ga06Nより高い伝導帯ポテンシャルと大きな分極電荷を有する。このため、キャップ層206と障壁層203との界面に、より大きなポテンシャル障壁が生じており、接触抵抗がさらに大きくなる。これに対し、電流トンネル層105を設けることで、図4のaに示すように、キャップ層106と障壁層103の間においては、これらの間における実効的な伝導帯バンドオフセットの低減による接触抵抗の低減が図れるようになる。実施の形態2次に、本発明の実施の形態2について図5を用いて説明する。図5は、本発明の実施の形態2における電界効果型トランジスタの構成を模式的に示す断面図である。この電界効果型トランジスタは、半導体からなる各層は、C軸方向に結晶成長することで基板501の上に形成されたウルツ鉱型結晶構造の半導体から構成されている。まず、基板501の側より、緩衝層502および障壁層503が積層されている。また、障壁層503の上には、ゲート電極504が形成されている。ゲート電極504は、例えば、障壁層503にショットキー接続して形成されている。また、この電界効果型トランジスタは、ゲート電極504を挟んで各々離間して障壁層503の上に接して形成された2つの電流トンネル層505と、各々の電流トンネル層505の上に形成された2つのキャップ層506とを備える。また、ソース電極507は、一方のキャップ層506の上に形成され、ドレイン電極508は、他方のキャップ層506の上に形成されている。また、実施の形態2における電界効果型トランジスタは、障壁層503の伝導帯ポテンシャルは、緩衝層502の伝導帯ポテンシャルより高く、キャップ層506の伝導帯ポテンシャルは、障壁層503の伝導帯ポテンシャルより低く、電流トンネル層505の分極電荷は、障壁層503の分極電荷よりも大きい状態としている。上述した構成は、前述した実施の形態1と同様であり、実施の形態2では、緩衝層502と障壁層503との間に、電子移動度を向上させるために中間層509を新たに設けている。例えば、緩衝層502は、GaNから構成し、障壁層503は、アンドープのAl04Ga06Nから構成して層厚25nm程度とし、電流トンネル層505は、AlNから構成して層厚1nm程度とし、キャップ層506は、n型不純物が1×1019cm2程度ドーピングされたAlGaNから構成して層厚20nm程度とすればよい。上記構成において、中間層509は、AlNまたはAlGaNから構成すればよい。実施の形態2においても、電流トンネル層505の分極電荷が障壁層503より大きいため、障壁層503とキャップ層506との間の実効的な伝導帯バンドオフセットが低減する。また、電流トンネル層505は、1nm程度と薄いので電子はトンネリングにより通過することができる。また、ソース電極507およびドレイン電極508とキャップ層506との間は、良好なオーミック接合が形成されている。これらの結果、よりバンドギャップエネルギーの大きなワイドギャップとした半導体から障壁層503を形成しても、ソース電極507およびドレイン電極508との間で低い接触抵抗を得ることが可能となる。これらのことに加え、実施の形態2では、中間層509を用いているので、電子移動度を向上させることができる。実施の形態3次に、本発明の実施の形態3について図6を用いて説明する。図6は、本発明の実施の形態3における電界効果型トランジスタの構成を模式的に示す断面図である。この電界効果型トランジスタは、半導体からなる各層は、C軸方向に結晶成長することで基板101の上に形成されたウルツ鉱型結晶構造の半導体から構成されている。まず、基板101の側より、緩衝層102および障壁層103が積層されている。また、障壁層103の上には、ゲート電極104が形成されている。また、この電界効果型トランジスタは、ゲート電極104を挟んで各々離間して障壁層103の上に接して形成された2つの電流トンネル層105と、各々の電流トンネル層105の上に形成された2つのキャップ層106とを備える。また、ソース電極107は、一方のキャップ層106の上に形成され、ドレイン電極108は、他方のキャップ層106の上に形成されている。また、実施の形態3における電界効果型トランジスタは、障壁層103の伝導帯ポテンシャルは、緩衝層102の伝導帯ポテンシャルより高く、キャップ層106の伝導帯ポテンシャルは、障壁層103の伝導帯ポテンシャルより低く、電流トンネル層105の分極電荷は、障壁層103の分極電荷よりも大きい状態としている。上述した構成は、前述した実施の形態1と同様であり、実施の形態3では、ゲート電極104を、障壁層103の上にゲート絶縁層601を介して形成している。ゲート絶縁層601は、例えば、窒化シリコンSi3N4から構成すればよい。また、ゲート絶縁層601は、酸化シリコンSiO2、酸化アルミニウムAl2O3から構成してもよい。このように、本発明は、いわゆるMIS構造においても有効である。なお、ゲート絶縁層601は、ゲート電極104の下の領域のみに形成してもよく、また、図6に示すように、一部のキャップ層106の上にまで延在していてもよい。実施の形態4次に、本発明の実施の形態4について図7を用いて説明する。図7は、本発明の実施の形態4における電界効果型トランジスタの構成を模式的に示す断面図である。この電界効果型トランジスタは、半導体からなる各層は、C軸方向に結晶成長することで基板701の上に形成されたウルツ鉱型結晶構造の半導体から構成されている。まず、基板701の側より、緩衝層702および障壁層703が積層されている。また、障壁層703の上には、ゲート電極704が形成されている。ゲート電極704は、例えば、障壁層703にショットキー接続して形成されている。また、この電界効果型トランジスタは、ゲート電極704を挟んで各々離間して障壁層703の上に接して形成された2つの電流トンネル層705と、各々の電流トンネル層705の上に形成された2つのキャップ層706とを備える。また、ソース電極707は、一方のキャップ層706の上に形成され、ドレイン電極708は、他方のキャップ層706の上に形成されている。また、実施の形態4における電界効果型トランジスタは、障壁層703の伝導帯ポテンシャルは、緩衝層702の伝導帯ポテンシャルより高く、キャップ層706の伝導帯ポテンシャルは、障壁層703の伝導帯ポテンシャルより低く、電流トンネル層705の分極電荷は、障壁層703の分極電荷よりも大きい状態としている。上述した構成は、前述した実施の形態1と同様であり、実施の形態4では、緩衝層702と障壁層703との間に、2次元電子ガスが形成されるチャネル層710を新たに設けている。例えば、緩衝層702は、GaNから構成し、チャネル層710は、InGaNから構成し、障壁層703は、アンドープのAl04Ga06Nから構成して層厚25nm程度とし、電流トンネル層705は、AlNから構成して層厚1nm程度とし、キャップ層706は、n型不純物が1×1019cm2程度ドーピングされたAlGaNn-AlGaNから構成して層厚20nm程度とすればよい。上記構成において、中間層709は、AlNまたはAlGaNから構成すればよい。このように、2次元電子ガスが形成される層をGaNではなく、InGaNなど他の材料から構成してもよい。本発明は、キャップ層の伝導帯ポテンシャルが障壁層よりも低く、電流トンネル層の分極電荷が障壁層よりも大きいという条件を満たすことが重要であり、緩衝層、障壁層の材料、膜厚およびその層構造に制限はない。また、電流トンネル層の材料、キャップ層の材料を問わず本発明は有効である。トンネル層およびキャップ層の膜厚は、1原子層以上で臨界膜厚より小さい範囲において本発明は有効である。製造方法例1次に、本発明の実施の形態における電界効果型トランジスタの製造方法例1について、図8A~図8Gを用いて説明する。図8A~図8Gは、本発明の実施の形態における電界効果型トランジスタの製造方法例1を説明するための各工程における状態を模式的に示す断面図である。まず、図8Aに示すように、基板101の上に、GaNからなる緩衝層102,アンドープのAl04Ga06Nからなる障壁層103,AlNからなる電流トンネル層105,n-AlGaNからなるキャップ層106を、よく知られたエピタキシャル成長技術により順次に形成する。エピタキシャル成長は、C軸方向に行う。エピタキシャル成長方法としては、分子線エピタキシーMolecularBeamEpitaxyMBE法や、有機金属気相成長MetalOrganicVaporPhaseEpitaxy法などがある。また、公知のリソグラフィー技術およびドライエッチング技術により、積層した各層をパターニングしてメサ構造とする。ここで、障壁層103は、緩衝層102よりも伝導帯ポテンシャルが高い半導体から構成し、キャップ層106は、障壁層103よりも伝導帯ポテンシャルが低い半導体から構成し、電流トンネル層105は、障壁層103よりも分極電荷が大きい半導体から構成することが重要である。次に、図8Bに示すように、例えば、公知のリフトオフ法などにより、キャップ層106の上に、所定の間隔を開けてソース電極107およびドレイン電極108を形成する。次に、フォトレジストを塗布して塗布膜を形成し、この塗布膜に対して露光現像を施すフォトリソグラフィー技術により、図8Cに示すように、ゲート電極形成領域に開口802を備えるレジストパターン801を、キャップ層106の上に形成する。開口802においては、キャップ層106を露出させる。言い換えると、開口802は、キャップ層106まで貫通するように形成する。次に、レジストパターン801をマスクとしてキャップ層106,電流トンネル層105,および一部の障壁層103を選択的にエッチングし、図8Dに示すように、リセス構造溝部を形成する。次に、レジストパターン801を除去した後、図8Eに示すように、ソース電極107とドレイン電極108との間の障壁層103の上に、ゲート電極104を形成することで、電流トンネル層105を備える電界効果型トランジスタが得られる。なお、ソース電極107およびドレイン電極108を形成する前に、リセス構造を形成するようにしてもよい。また、以下に示すことにより、MIS構造としてもよい。まず、図8A~図8Dを用いた説明と同様にすることで、キャップ層106および電流トンネル層105にリセス構造を形成する。次に、図8Fに示すように、ソース電極107とドレイン電極108との間の障壁層103の上に、ゲート絶縁層601を形成する。以上のようにしてゲート絶縁層601を形成した後、図8Gに示すように、ソース電極107とドレイン電極108との間のゲート絶縁層601の上に、ゲート電極104を形成することで、電流トンネル層105を備える電界効果型トランジスタが得られる。製造方法例2次に、本発明の実施の形態における電界効果型トランジスタの製造方法例2について、図9A~図9Dを用いて説明する。図9A~図9Dは、本発明の実施の形態における電界効果型トランジスタの製造方法例2を説明するための各工程における状態を模式的に示す断面図である。まず、図9Aに示すように、基板101の上に、GaNからなる緩衝層102およびアンドープのAl04Ga06Nからなる障壁層103を、よく知られたエピタキシャル成長技術により順次に形成する。次に、図9Bに示すように、ゲート電極形成領域を覆う選択成長マスク901を形成する。例えば、よく知られたスパッタ法などにより酸化シリコン膜を形成し、この酸化シリコン膜を公知のフォトリソグラフィーおよびエッチング技術によりパターニングすることで、選択成長マスク901が形成できる。次に、図9Cに示すように、選択成長マスク901の形成領域以外の障壁層103の上に、AlNからなる電流トンネル層105,n-AlGaNからなるキャップ層106を、よく知られたエピタキシャル成長技術による選択成長で順次に形成する。この後、選択成長マスク901を除去すれば、図9Dに示すように、電流トンネル層105およびキャップ層106に、リセス構造が形成できる。なお、上記選択成長時において、電流トンネル層105を形成する前に、選択成長マスク901の形成領域以外の障壁層103の上にアンドープのAl04Ga06Nを堆積し、この領域の障壁層103の層厚を増加させてもよい。以上のようにしてリセス構造を形成した後、キャップ層106の上にソースドレイン電極を形成し、障壁層103の上にゲート電極を形成すれば、電流トンネル層105を備える電界効果型トランジスタが得られる。また、この製造方法例2においても、前述した製造方法例1と同様に、ゲート絶縁層を形成してからゲート電極を形成してもよい。なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、ウルツ鉱型結晶構造の半導体として窒化物半導体の場合を例に説明したが、これに限るものではなく、例えば、ZnOを用いるようにしてもよい。また、窒化物半導体としては、緩衝層は、GaNおよびGaInNより選択された窒化物半導体から構成されていればよい。障壁層は、AlN,AlGaN,AlInN,およびAlGaInNより選択されて緩衝層より伝導帯ポテンシャルが高い範囲の組成とされた窒化物半導体から構成されていればよい。電流トンネル層は、AlN,AlGaN,AlInN,およびAlGaInNより選択されて障壁層より分極電荷の大きい組成とされた窒化物半導体から構成されていればよい。キャップ層は、GaN,AlGaN,AlGaInN,およびGaInNより選択されて障壁層より伝導帯ポテンシャルが低い範囲の組成とされた窒化物半導体から構成されていればよい。また、前述した実施の形態では、Siを1×1019cm3ドーピングすることで、キャップ層をn型としているが、不純物の濃度はこれに限るものではなく、キャップ層をアンドープとしてもよい。また、障壁層を、アンドープの層とn型の層とから構成してもよい。また、ソース電極およびドレイン電極は、Ti/Al/Ni/Auに限らず、Ti/Alの多層構造から構成し、600°Cで熱処理して形成してもよい。また、Ti/Al/Ti/Auの多孔構造から構成し、800°Cで熱処理して形成してもよい。ソース電極およびドレイン電極は、金属材料を問わず、キャップ層との間でオーミック接合が形成されていれば本発明の効果に何ら影響はない。また、ゲート電極としては、Ni/Auの金属積層膜に限らず、Pt/Au、Pd/Auなどの金属積層膜であってもよい。ゲート絶縁層を用いない場合、ゲート電極は、障壁層との間でショットキー接合が形成可能な材料から構成すればよい。また、ゲート絶縁層を用いるMIS構造とする場合、ゲート電極は、様々な導電材料から構成することが可能となる。"