外部電極物質層が形成されたキャパシタ本体を設けるステップと、前記外部電極物質層の表面が平坦かつ緻密になるように前記キャパシタ本体を乾式研磨するステップと、外部電極が形成されるように前記外部電極物質層の表面にめっき層を形成するステップと、を含む積層セラミックキャパシタの製造方法。前記キャパシタ本体を乾式研磨するステップは、セラミックボールを用いて行われる請求項1に記載の積層セラミックキャパシタの製造方法。前記セラミックボールは、ジルコニア、アルミナ及びシリコンカーバイドから選択される少なくとも1種から成る請求項2に記載の積層セラミックキャパシタの製造方法。前記めっき層を形成するステップにおいて、前記めっき層は0.5μm~20μmの厚さを有する請求項1に記載の積層セラミックキャパシタの製造方法。前記めっき層を形成するステップにおいて、前記めっき層は銅から成る請求項1に記載の積層セラミックキャパシタの製造方法。外部電極の表面が平坦かつ緻密になるように乾式研磨されたキャパシタ本体と、前記外部電極の表面に形成されためっき層と、を含む積層セラミックキャパシタ。前記乾式研磨は、セラミックボールを用いて行われる請求項6に記載の積層セラミックキャパシタ。前記セラミックボールは、ジルコニア、アルミナ及びシリコンカーバイドから選択される少なくとも1種から成る請求項7に記載の積層セラミックキャパシタ。前記めっき層は0.5μm~20μmの厚さを有する請求項6に記載の積層セラミックキャパシタ。前記めっき層は銅から成る請求項6に記載の積層セラミックキャパシタ。溝部を備えた基板を設けるステップと、前記溝部に、表面が平坦かつ緻密になるように外部電極物質層の表面が乾式研磨され、前記外部電極物質層の表面にめっき層が形成されたキャパシタ本体を内蔵するステップと、を含む電子素子内蔵型印刷回路基板の製造方法。前記キャパシタ本体を内蔵するステップにおいて、前記キャパシタ本体は、セラミックボールを用いて乾式研磨される請求項11に記載の電子素子内蔵型印刷回路基板の製造方法。前記セラミックボールは、ジルコニア、アルミナ及びシリコンカーバイドから選択される少なくとも1種から成る請求項12に記載の電子素子内蔵型印刷回路基板の製造方法。前記キャパシタ本体を内蔵するステップにおいて、前記めっき層は0.5μm~20μmの厚さを有する請求項11に記載の電子素子内蔵型印刷回路基板の製造方法。前記キャパシタ本体を内蔵するステップにおいて、前記めっき層は銅から成る請求項11に記載の電子素子内蔵型印刷回路基板の製造方法。前記キャパシタ本体を内蔵するステップにおいて、前記めっき層の形成後、内蔵された前記キャパシタ本体を前記基板の外部に露出させるホールを形成するステップをさらに含む請求項11に記載の電子素子内蔵型印刷回路基板の製造方法。前記ホールを形成するステップは、レーザー加工により行われる請求項16に記載の電子素子内蔵型印刷回路基板の製造方法。溝部を備えた基板と、前記溝部に内蔵され、表面が平坦かつ緻密になるように外部電極の表面が乾式研磨され、前記外部電極の表面にめっき層が形成されたキャパシタ本体を含む電子素子内蔵型印刷回路基板。前記乾式研磨は、セラミックボールを用いて行われる請求項18に記載の電子素子内蔵型印刷回路基板。前記セラミックボールは、ジルコニア、アルミナ及びシリコンカーバイドから選択される少なくとも1種から成る請求項19に記載の電子素子内蔵型印刷回路基板。前記めっき層は0.5μm~20μmの厚さを有する請求項18に記載の電子素子内蔵型印刷回路基板。前記めっき層は銅から成る請求項18に記載の電子素子内蔵型印刷回路基板。前記内蔵されたキャパシタ本体を前記基板の外部に露出させるホールがさらに備えられる請求項18に記載の電子素子内蔵型印刷回路基板。前記ホールは、レーザー加工により形成される請求項23に記載の電子素子内蔵型印刷回路基板。本発明の目的は、静電容量を安定的に確保し、かつ電極物質の拡散によるクラックを防止できる積層セラミックキャパシタ、これを含む印刷回路基板及びその製造方法を提供することにある。本発明の一実施例による積層セラミックキャパシタの製造方法は、外部電極物質層が形成されたキャパシタ本体を設けるステップと、上記外部電極物質層の表面が平坦かつ緻密になるように上記キャパシタ本体を乾式研磨するステップと、外部電極が形成されるように上記外部電極物質層の表面にめっき層を形成するステップとを含む。この際、上記キャパシタ本体を乾式研磨するステップは、セラミックボールを用いて行われることができる。ここで、上記セラミックボールは、ジルコニア、アルミナ及びシリコンカーバイドから選択される少なくとも1種から成ることができる。なお、上記めっき層を形成するステップにおいて、上記めっき層は0.5μm~20μmの厚さを有するように行われることができる。また、上記めっき層を形成するステップにおいて、上記めっき層は銅Cuから成ることができる。本発明の他の実施例による積層セラミックキャパシタは、外部電極の表面が平坦かつ緻密になるように乾式研磨されたキャパシタ本体と、上記外部電極の表面に形成されためっき層とを含む。上記乾式研磨は、セラミックボールを用いて行われることができる。上記セラミックボールは、ジルコニア、アルミナ及びシリコンカーバイドから選択される少なくとも1種から成ることができる。上記めっき層は0.5μm~20μmの厚さを有することができる。上記めっき層は銅Cuから成ることができる。本発明のさらに他の実施例による電子素子内蔵型印刷回路基板の製造方法は、溝部を備えた基板を設けるステップと、上記溝部に、表面が平坦かつ緻密になるように外部電極物質の表面が乾式研磨され、上記外部電極物質の表面にめっき層が形成されたキャパシタ本体を内蔵するステップとを含む。この際、上記キャパシタ本体を内蔵するステップにおいて、上記キャパシタ本体は、セラミックボールを用いて乾式研磨されることができる。ここで、上記セラミックボールは、ジルコニア、アルミナ及びシリコンカーバイドから選択される少なくとも1種から成ることができる。一方、上記キャパシタ本体を内蔵するステップにおいて、上記めっき層は0.5μm~20μmの厚さを有することができる。また、上記キャパシタ本体を内蔵するステップにおいて、上記めっき層は銅Cuから成ることができる。ここで、上記キャパシタ本体を内蔵するステップにおいて、上記めっき層の形成後、上記キャパシタ本体を上記基板の外部に露出させるホールを形成するレーザー加工のステップをさらに含むことができる。ここで、上記ホールを形成するステップは、レーザー加工により行われることができる。本発明のさらに他の実施例による電子素子内蔵型印刷回路基板は、溝部を備えた基板と、上記溝部に内蔵され、表面が平坦かつ緻密になるように外部電極の表面が乾式研磨され、上記外部電極の表面にめっき層が形成されたキャパシタ本体とを含む。上記乾式研磨は、セラミックボールを用いて行われることができる。上記セラミックボールは、ジルコニア、アルミナ及びシリコンカーバイドから選択される少なくとも1種から成ることができる。上記めっき層は0.5μm~20μmの厚さを有することができる。上記めっき層は銅Cuから成ることができる。上記内蔵されたキャパシタ本体を上記基板の外部に露出させるホールがさらに備えられることができる。上記ホールは、レーザー加工により形成されることができる。本発明によると、外部電極めっき層の表面平滑度、緻密度及び均一度を向上できる積層セラミックキャパシタの製造方法を提供することができる。また、積層セラミックキャパシタの外部電極めっき層の表面平滑度、緻密度及び均一度を向上させて、キャパシタの内蔵後、レーザー加工により発生する基板及び積層セラミックキャパシタのクラック、デラミネーション、破損及び特性不良を防止することができる。以下、添付された図面を参照して本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施することができるように好ましい実施例を詳しく説明する。但し、本発明を説明するに当たって、関連する公知機能または構成についての具体的な説明が本発明の旨を不明確にする虞があると判断される場合はその詳細な説明を省略する。また、類似する機能及び作用をする部分については、図面全体において同じ符号を使用する。なお、明細書全般において、ある部分が他の部分と連結されているというのは、直接的に連結されている場合だけでなく、その中間に他の素子を介して間接的に連結されている場合も含む。また、ある構成要素を含むというのは、反対の記載が特に無ければ、他の構成要素を除くのではなく、他の構成要素をさらに含むことができるということを意味する。以下、図1から図5cを参照し、本発明の実施例による積層セラミックキャパシタの主要製造工程及び電子素子内蔵型印刷回路基板の主要製造工程について説明する。図1は、本発明の実施例による積層セラミックキャパシタを概略的に示した斜視図であり、図2は、図1のA-A’に沿って切断した断面図であり、図3は、図1のB-B’に沿って切断した断面図であり、図4a及び図4bは、本発明の実施例による積層セラミックキャパシタの主要製造工程を概略的に示した断面図であり、図5aから図5cは、本発明の他の実施例による電子素子内蔵型印刷回路基板の主要製造工程を概略的に示した断面図である。本発明の一実施例による積層セラミックキャパシタは、キャパシタ本体1、外部電極2及びめっき層図示せずを含むことができる。上記キャパシタ本体1は、その内部に複数の誘電体層6が積層され、上記複数の誘電体層6の間に内部電極4が挿入されることができる。この際、誘電体層6はチタン酸バリウムBaTiO3を用いて形成されることができる。内部電極4は、ニッケルNiまたはニッケル合金Nialloyを含む電極物質からなっている。また、キャパシタ本体1の外部の両側表面に形成され、内部電極4と電気的に連結される外部電極2は、銅Cuまたは銅合金Cualloyを含む外部電極物質層2a及び外部電極物質層2aの表面に形成されためっき層2bからなっている。上記外部電極2は、上記キャパシタ本体1の外表面に露出した内部電極4と電気的に連結されるように形成されることで外部端子の役割をすることができる。本発明の一実施例による積層セラミックキャパシタは、内部に誘電体層6と内部電極4が交互に積層された有効層20を含むことができる。また、上記有効層20の上面及び下面には、誘電体層が積層されて形成された保護層10を含むことができる。上記保護層10は、上記有効層20の上面及び下面に複数の誘電体層が連続して積層されて形成されることにより、上記有効層20を外部の衝撃などから保護することができる。本発明の一実施例による積層セラミックキャパシタの外部電極2は、その表面が平坦かつ緻密になるように乾式研磨される。その後、乾式研磨された外部電極2の表面にめっき層図示せずが形成される。ここで、乾式研磨はセラミックボールを用いて行われ、上記セラミックボールは、ジルコニア、アルミナ及びシリコンカーバイドから選択される少なくとも1種から成ることができるが、これに限定されない。本発明の一実施例では、乾式研磨に使用されるセラミックボールとしてジルコニアを用いた場合を一例に挙げて説明する。また、上記めっき層は0.5μm~20μmの厚さを有することが好ましい。めっき層の厚さが0.5μm未満であると、レーザー加工による基板及びセラミックキャパシタのクラック、デラミネーション、破損及び特性不良を引き起こし、めっき層の厚さが20μmを超えるとチップの全厚が厚くなり、チップを基板に内蔵するとき上部層とのショート不良を発生させるため好ましくない。また、上記めっき層は銅Cuから成ることができる。[実施例1]図4aのように、キャパシタ本体1の誘電体層6は、バインダー、可塑剤及び残量の誘電体物質を含むように形成した。上記構成物質を含むスラリーを成形して得られた誘電体層6にニッケルを含む導電性内部電極4を印刷した。次いで、印刷された誘電体層6に一定厚さの積層体を製作する。その後、銅を含む外部電極物質層2aをキャパシタ本体1に形成した。次いで、キャパシタ本体1をジルコニアセラミックボール3を用いて乾式研磨した。これにより、外部電極物質層2aの表面は平坦かつ緻密になる。ここで、上記セラミックボール3は、ジルコニア、アルミナ及びシリコンカーバイドから選択される少なくとも1種から成ることができるが、これに限定されない。[実施例2]実施例1と同様に、ジルコニアセラミックボール3を用いて表面が乾式研磨されたキャパシタ本体1を製作した後、図4bのように、ジルコニアセラミックボール3を用いて乾式研磨され、平坦かつ緻密になった外部電極物質層2aの表面に銅から成るめっき層2bを形成して外部電極2を完成した。ここで、銅から成るめっき層2bは10μmの厚さを有するように形成した。上記めっき層2bは銅Cuから成る。[実施例3]実施例2と同様に、表面が乾式研磨されたキャパシタ本体1の外部電極物質層2aの表面に銅から成るめっき層2bを形成して外部電極2を完成し、平滑度をより綿密に観察するためにめっき層2b上にニッケルNiと錫Snをめっきした。[実施例4]図5aのように、溝部Cを備えた基板101を設ける。次いで、第1配線層102a及び第2配線層102bを含む配線層102を形成した。ここで、溝部C及び配線層102はフォトリソグラフィ工程により形成されるが、これに限定されない。その後、図5bのように、実施例1で形成されたキャパシタ本体1を基板101の溝部Cに内蔵した。誘電体層6図3を参照は、バインダー、可塑剤及び残量の誘電体物質を含むように形成した。ここで、キャパシタ本体1は、表面が平坦かつ緻密になるように外部電極物質層2aの表面をジルコニアセラミックボール3を用いて乾式研磨し、上記外部電極物質層2aの表面に銅から成るめっき層2bを形成して外部電極2を完成した。次いで、基板101とチップを電気的に通電できるように接続させるために、上記キャパシタ本体1をレーザー加工した。この際、上述したように、基板101の溝部Cに内蔵されるキャパシタ本体1のめっき層2aの表面平滑度、均一度及び厚さなどに応じてレーザー加工の程度とレーザー加工の正確度等が異なり、レーザー加工の程度とレーザー加工の正確度に応じてキャパシタ本体1及び基板101にクラックまたはデラミネーションが発生したり、破損または特性不良などの問題が誘発される可能性がある。しかし、本発明の実施例によると、キャパシタ本体1のめっき層2aを形成する前にジルコニアセラミックボール3を用いて乾式研磨することで外部電極物質層2aの表面が平坦かつ緻密になるため、めっき層2aの表面も平坦、緻密、平滑化し、厚さが均一に形成される。次いで、図5cのように、基板101の溝部Cに内蔵されたキャパシタ本体1上に第1配線層102a及び第2配線層102bの一部を露出する絶縁層103を形成して電子素子内蔵型印刷回路基板100を完成した。[比較例1]ジルコニアセラミックボール3を用いてキャパシタ本体1の表面を乾式研磨しないことを除いて実施例1と同様の方法でキャパシタ本体1を製作した。[比較例2]ジルコニアセラミックボール3を用いてキャパシタ本体1の表面を乾式研磨しないことを除いて実施例2と同様の方法でキャパシタ本体1を製作した後、外部電極物質層2aの表面に銅から成るめっき層2bを形成した。[比較例3]ジルコニアセラミックボール3を用いてキャパシタ本体1の表面を乾式研磨しないことを除いて実施例3と同様の方法でキャパシタ本体1を製作した後、外部電極物質層2aの表面に銅から成るめっき層2bを形成した。次いで、平滑度をより綿密に観察するためにめっき層2b上にニッケルNiと錫Snをめっきした。以下、図6aから図15cのイメージを参照して本発明の実施例1から実施例3、比較例1から比較例3について説明する。図6aから図6eは、本願発明の実施例1により、ジルコニアセラミックボール3を用いて表面を乾式研磨したキャパシタ本体1のイメージであり、図7aから図7eは、比較例1によって表面を乾式研磨しないキャパシタ本体1のイメージである。図6aから図7eのイメージから分かるように、ジルコニアセラミックボール3を用いて表面を乾式研磨したキャパシタ本体1の表面は、乾式研磨しないキャパシタ本体1の表面に比べて均一な緻密度と平坦度を有することが分かる。図8aから図8eは、本願発明の実施例2により、ジルコニアセラミックボール3を用いて表面が乾式研磨されたキャパシタ本体1を製作した後、外部電極物質層2aの表面に銅から成るめっき層2bを形成したキャパシタ本体1のイメージであり、図9aから図9dは、比較例2により、表面を乾式研磨せずに外部電極物質層2aの表面に銅から成るめっき層2bを形成したキャパシタ本体1のイメージである。図8aから図9dのイメージから分かるように、ジルコニアセラミックボール3を用いて表面を乾式研磨した後に銅から成るめっき層2bを形成したキャパシタ本体1の表面は、表面を乾式研磨せずに銅から成るめっき層2bを形成したキャパシタ本体1の表面に比べて均一な緻密度と平坦度を有することが分かる。図10aから図10cは、本願発明の実施例3により、表面が乾式研磨されたキャパシタ本体1の外部電極物質層2aの表面に銅から成るめっき層2bを形成して外部電極2を完成し、平滑度をより綿密に観察するためにめっき層2b上にニッケルNiと錫Snをめっきしたキャパシタ本体1のイメージであり、図11aから図11cは、比較例3により、表面を乾式研磨せずに銅から成るめっき層2bを形成した後、平滑度をより綿密に観察するためにめっき層2b上にニッケルNiと錫Snをめっきしたキャパシタ本体1のイメージである。図10aから図11cのイメージから分かるように、ジルコニアセラミックボール3を用いて表面を乾式研磨し、銅から成るめっき層2bを形成した後、ニッケルNiと錫Snをめっきしたキャパシタ本体1の表面は、表面を乾式研磨せずに銅から成るめっき層2bを形成した後、ニッケルNiと錫Snをめっきしたキャパシタ本体1の表面に比べて均一な緻密度と平坦度を有することが分かる。図12aから図15cは、本願発明の実施例4により、表面が乾式研磨されたキャパシタ本体1の外部電極物質層2aの表面に銅から成るめっき層2bを形成し、キャパシタ本体1を基板101の溝部Cに内蔵した電子素子内蔵基板101のイメージである。図12aから図15cのイメージから分かるように、ジルコニアセラミックボール3を用いて表面が乾式研磨されたキャパシタ本体1を製作した後、外部電極物質層2aの表面に銅から成るめっき層2bを形成し、これを溝部Cに内蔵した基板101においてめっき層2bの表面平滑度、緻密度及び均一度を向上させて、キャパシタの内蔵後、レーザー加工による基板101及び積層セラミックキャパシタのクラック、デラミネーション、破損などは観察されなかった。本発明によると、外部電極めっき層の表面平滑度、緻密度及び均一度を向上できる積層セラミックキャパシタの製造方法を提供することができる。また、積層セラミックキャパシタの外部電極めっき層の表面平滑度、緻密度及び均一度を向上させて、キャパシタの内蔵後、レーザー加工により発生する基板及び積層セラミックキャパシタのクラック、デラミネーション、破損及び特性不良を防止することができる。本発明は、上述した実施例及び添付された図面によってり限定されるものではなく、本発明の技術的思想を外れない範囲内において様々な形態の置換、変形及び変更が可能であることは当技術分野において通常の知識を有する者には自明である。