"第1方向に延びる給電用活性領域と、前記給電用活性領域の、前記第1方向に垂直な第2方向における一方の側に設けられており、トランジスタのソースまたはドレインとなる活性領域と、前記給電用活性領域の、前記第2方向における前記活性領域が設けられた側に設けられており、トランジスタのゲートとなるゲート配線と、前記給電用活性領域の上層に設けられた給電用メタル配線と、前記活性領域およびゲート配線の上層に設けられた回路用メタル配線と、前記給電用活性領域と前記給電用メタル配線とを接続する複数の給電用プラグと、前記活性領域またはゲート配線と前記回路用メタル配線とを接続する複数の配線用プラグとを備え、前記複数の給電用プラグは、所定長の第1ピッチで配置された複数の第1プラグと、最も近い前記第1プラグまでの中心間距離が、前記第1ピッチの整数倍とは異なっている、第2プラグとを含み、前記複数の配線用プラグは、前記給電用活性領域及び前記給電用メタル配線に最も近い第3プラグを含み、少なくとも1つの前記第3プラグは、最も近い前記給電用プラグが、前記第2プラグであることを特徴とする半導体装置。請求項1記載の半導体装置において、前記第3プラグは、いずれも、最も近い前記給電用プラグが、前記第2プラグであることを特徴とする半導体装置。請求項1記載の半導体装置において、少なくとも1つの前記第2プラグは、最も近い前記配線用プラグが、前記第3プラグであることを特徴とする半導体装置。請求項1記載の半導体装置において、前記第2プラグ同士の中心間距離は、前記第1ピッチの整数倍であることを特徴とする半導体装置。第1方向に延びる給電用活性領域と、前記給電用活性領域の、前記第1方向に垂直な第2方向における一方の側に設けられており、トランジスタのソースまたはドレインとなる活性領域と、前記給電用活性領域の、前記第2方向における前記活性領域が設けられた側に設けられており、トランジスタのゲートとなるゲート配線と、前記給電用活性領域の上層に設けられた給電用メタル配線と、前記活性領域および前記ゲート配線の上層に設けられた回路用メタル配線と、前記給電用活性領域と前記給電用メタル配線とを接続する複数の給電用プラグと、前記活性領域またはゲート配線と前記回路用メタル配線とを接続する複数の配線用プラグとを備え、前記複数の給電用プラグは、前記第1方向において一列に配置された複数の第1プラグと、前記活性領域および前記ゲート配線からみて、前記複数の第1プラグよりも遠い位置にずらして配置された第2プラグとを含み、前記複数の配線用プラグは、前記給電用活性領域及び前記給電用メタル配線に最も近い第3プラグを含み、少なくとも1つの前記第3プラグは、最も近い前記給電用プラグが、前記第2のプラグであることを特徴とする半導体装置。請求項5記載の半導体装置において、少なくとも1つの前記第2プラグは、最も近い前記配線用プラグが、前記第3プラグであることを特徴とする半導体装置。請求項5記載の半導体装置において、前記給電用活性領域および前記給電用メタル配線の幅は、前記複数の第1プラグが設けられた部分よりも、前記第2プラグが設けられた部分の方が、太くなっていることを特徴とする半導体装置。請求項5記載の半導体装置において、前記給電用活性領域および前記給電用メタル配線の幅は、前記複数の第1プラグが設けられた部分と、前記第2プラグが設けられた部分とで、等しくなっていることを特徴とする半導体装置。請求項1または5記載の半導体装置において、前記複数の配線用プラグは、それぞれ、当該配線用プラグの中心から、最も近い前記給電用プラグまでの距離が、当該配線用プラグの径の2.5倍に相当する長さよりも長いことを特徴とする半導体装置。請求項1または5記載の半導体装置において、前記第2プラグの平面形状は、長方形または長円形であることを特徴とする半導体装置。請求項1または5記載の半導体装置において、前記活性領域、前記ゲート配線、および前記回路用メタル配線によって、フリップフロップ回路またはラッチ回路が構成されていることを特徴とする半導体装置。第1方向に延びる給電用メタル配線と、前記給電用メタル配線の下層に設けられており、前記給電用メタル配線を、前記第1方向に垂直な第2方向における一方の側から他方の側にかけて横切るように延びるゲート配線と、前記ゲート配線の前記第1方向における少なくとも一方の側において、前記給電用メタル配線の下層に設けられた給電用活性領域と、前記給電用活性領域と前記給電用メタル配線とを接続する複数の給電用プラグとを備え、前記複数の給電用プラグは、所定長の第1ピッチで配置された複数の第1プラグと、最も近い前記第1プラグまでの中心間距離が、前記第1ピッチの整数倍とは異なっている、第2プラグとを含み、前記ゲート配線に最も近い前記給電用プラグは、前記第2プラグであることを特徴とする半導体装置。第1方向に延びる給電用メタル配線と、前記給電用メタル配線の下層に設けられており、前記給電用メタル配線を、前記第1方向に垂直な第2方向における一方の側から他方の側にかけて横切るように形成されており、かつ、前記給電用メタル配線によって供給される電源電位と異なる電位が与えられる活性領域と、前記活性領域の前記第1方向における少なくとも一方の側において、前記給電用メタル配線の下層に設けられた給電用活性領域と、前記給電用活性領域と前記給電用メタル配線とを接続する複数の給電用プラグとを備え、前記複数の給電用プラグは、所定長の第1ピッチで配置された複数の第1プラグと、最も近い前記第1プラグまでの中心間距離が、前記第1ピッチの整数倍とは異なっている、第2プラグとを含み、前記活性領域に最も近い前記給電用プラグは、前記第2プラグであることを特徴とする半導体装置。しかしながら、例えばセル同士を上下に隣接配置した半導体装置の構成では、上述の特許文献1の手法を適用した場合、給電用プラグが省かれ過ぎてしまい、このため、トランジスタのソース電位の低下が顕著に現れてしまう可能性がある。図13は図11のようなセルを上下に隣接して配置した半導体装置の構成において、特許文献1の手法を適用した場合を示している。図13の構成では、給電用活性領域DV0および給電用メタル配線MV0において、グリッドラインL6~L13上の給電用プラグPV6~PV13が全て省かれてしまっている。これにより、たしかに、配線用プラグPnと給電用プラグPVnとの間隔は大きく確保されており、半導体装置の動作安定性は維持されている。しかしながら、一部のトランジスタについては、給電用プラグが遠く離れてしまったため、ソース電位が大きく低下してしまう。例えばトランジスタT12,T14に着目すると、最も近い給電用プラグが、遠く離れたPV5,PV14となっており、このため、ソース電位が大きく低下する。この結果、トランジスタの電流駆動能力が低下し、ひいては、半導体装置の動作速度の低下を招くという問題が生じる。また、近年の半導体装置では、一個のスタンダードセルを、隣接する2つのスタンダードセル列を用いて構成する場合があり、このような構成では、ゲート配線や活性領域がスタンダードセル列間に配置された給電用メタル配線を横切る場合が多い。このような場合、給電用メタル配線を横切るゲート配線や活性領域と給電用プラグとが近すぎると、両者がショートするなどの形成不良が生じる可能性が高まる。このための対策として、給電用メタル配線を横切るゲート配線や活性領域に近いグリッドライン上の給電用プラグを省くことが考えられるが、この場合には、上述したとおりトランジスタのソース電位の低下が生じることになり、好ましくない。本発明は、半導体装置において、トランジスタの電流駆動能力の低下に起因した動作速度低下や、面積の増加を招くことなく、配線用プラグと給電用プラグとの間隔を十分確保して動作安定性を維持できるようなレイアウト構造を提供することを目的とする。また、本発明は、半導体装置において、トランジスタの電流駆動能力の低下に起因した動作速度低下や、面積の増加を招くことなく、給電用メタル配線を横切るゲート配線や活性領域と給電用プラグとの間隔を十分確保して動作安定性を維持できるようなレイアウト構造を提供することを目的とする。本発明の第1態様では、半導体装置として、第1方向に延びる給電用活性領域と、前記給電用活性領域の、前記第1方向に垂直な第2方向における一方の側に設けられており、トランジスタのソースまたはドレインとなる活性領域と、前記給電用活性領域の、前記第2方向における前記活性領域が設けられた側に設けられており、トランジスタのゲートとなるゲート配線と、前記給電用活性領域の上層に設けられた給電用メタル配線と、前記活性領域およびゲート配線の上層に設けられた回路用メタル配線と、前記給電用活性領域と前記給電用メタル配線とを接続する複数の給電用プラグと、前記活性領域またはゲート配線と前記回路用メタル配線とを接続する複数の配線用プラグとを備え、前記複数の給電用プラグは、所定長の第1ピッチで配置された複数の第1プラグと、最も近い前記第1プラグまでの中心間距離が前記第1ピッチの整数倍とは異なっている第2プラグとを含み、前記複数の配線用プラグは、前記給電用活性領域及び前記給電用メタル配線に最も近い第3プラグを含み、少なくとも1つの前記第3プラグは、最も近い前記給電用プラグが、前記第2プラグである。この態様によると、給電用活性領域と給電用メタル配線とを接続する複数の給電用プラグが、所定長ピッチで配置された複数のプラグ第1プラグと、最も近い第1プラグまでの中心間距離が所定長ピッチの整数倍とは異なっている、いわばピッチをずらして配置されたプラグ第2プラグとを含んでいる。そして、給電用活性領域および給電用メタル配線に最も近い配線用プラグ第3プラグからみると、最も近い給電用プラグが、所定長ピッチで配置された第1プラグではなく、ピッチをずらして配置された第2プラグになっている。すなわち、配線用プラグに近い箇所において、給電用プラグを省いてしまうのでなく、ピッチをずらして、言いかえると、給電用活性領域が延びる第1方向において位置をずらして配置している。このため、トランジスタのソース電位低下を招くことなく、配線用プラグと給電用プラグとの間隔を十分確保することができる。しかも、半導体装置を、第1方向に直交する第2方向に伸長する必要もない。本発明の第2態様では、半導体装置として、第1方向に延びる給電用活性領域と、前記給電用活性領域の、前記第1方向に垂直な第2方向における一方の側に設けられており、トランジスタのソースまたはドレインとなる活性領域と、前記給電用活性領域の、前記第2方向における前記活性領域が設けられた側に設けられており、トランジスタのゲートとなるゲート配線と、前記給電用活性領域の上層に設けられた給電用メタル配線と、前記活性領域および前記ゲート配線の上層に設けられた回路用メタル配線と、前記給電用活性領域と前記給電用メタル配線とを接続する複数の給電用プラグと、前記活性領域またはゲート配線と前記回路用メタル配線とを接続する複数の配線用プラグとを備え、前記複数の給電用プラグは、前記第1方向において一列に配置された複数の第1プラグと、前記活性領域および前記ゲート配線からみて、前記複数の第1プラグよりも遠い位置にずらして配置された第2プラグとを含み、前記複数の配線用プラグは、前記給電用活性領域及び前記給電用メタル配線に最も近い第3プラグを含み、少なくとも1つの前記第3プラグは、最も近い前記給電用プラグが、前記第2のプラグである。この態様によると、給電用活性領域と給電用メタル配線とを接続する複数の給電用プラグが、給電用活性領域が延びる第1方向において一列に配置された複数のプラグ第1プラグと、活性領域およびゲート配線からみて第1プラグよりも遠い位置にずらして配置されたプラグ第2プラグとを含んでいる。そして、給電用活性領域および給電用メタル配線に最も近い配線用プラグ第3プラグからみると、最も近い給電用プラグが、一列に配置された第1プラグではなく、遠い位置にずらして配置された第2プラグになっている。すなわち、配線用プラグに近い箇所において、給電用プラグを省いてしまうのでなく、位置を遠くにずらして配置している。このため、トランジスタのソース電位低下を招くことなく、配線用プラグと給電用プラグとの間隔を十分確保することができる。しかも、給電用プラグをずらす側に空き領域があるような場合には、半導体装置を、給電用活性領域が延びる第1方向に直交する第2方向に伸長する必要もない。本発明の第3態様では、半導体装置として、第1方向に延びる給電用メタル配線と、前記給電用メタル配線の下層に設けられており、前記給電用メタル配線を、前記第1方向に垂直な第2方向における一方の側から他方の側にかけて横切るように延びるゲート配線と、前記ゲート配線の前記第1方向における少なくとも一方の側において、前記給電用メタル配線の下層に設けられた給電用活性領域と、前記給電用活性領域と前記給電用メタル配線とを接続する複数の給電用プラグとを備え、前記複数の給電用プラグは、所定長の第1ピッチで配置された複数の第1プラグと、最も近い前記第1プラグまでの中心間距離が、前記第1ピッチの整数倍とは異なっている第2プラグとを含み、前記ゲート配線に最も近い前記給電用プラグは前記第2プラグである。この態様によると、給電用活性領域と給電用メタル配線とを接続する複数の給電用プラグが、所定長ピッチで配置された複数のプラグ第1プラグと、最も近い第1プラグまでの中心間距離が所定長ピッチの整数倍とは異なっている、いわばピッチをずらして配置されたプラグ第2プラグとを含んでいる。そして、給電用メタル配線を横切るように延びるゲート配線からみると、最も近い給電用プラグが、所定長ピッチで配置された第1プラグではなく、ピッチをずらして配置された第2プラグになっている。すなわち、給電用メタル配線を横切るゲート配線に近い箇所において、給電用プラグを省いてしまうのでなく、ピッチをずらして、言いかえると、給電用メタル配線が延びる第1方向において位置をずらして配置している。このため、トランジスタのソース電位低下を招くことなく、給電用メタル配線を横切るように延びるゲート配線と給電用プラグとの間隔を十分確保することができる。本発明の第4態様では、半導体装置として、第1方向に延びる給電用メタル配線と、前記給電用メタル配線の下層に設けられており、前記給電用メタル配線を、前記第1方向に垂直な第2方向における一方の側から他方の側にかけて横切るように形成されており、かつ、前記給電用メタル配線によって供給される電源電位と異なる電位が与えられる活性領域と、前記活性領域の前記第1方向における少なくとも一方の側において、前記給電用メタル配線の下層に設けられた給電用活性領域と、前記給電用活性領域と前記給電用メタル配線とを接続する複数の給電用プラグとを備え、前記複数の給電用プラグは、所定長の第1ピッチで配置された複数の第1プラグと、最も近い前記第1プラグまでの中心間距離が前記第1ピッチの整数倍とは異なっている第2プラグとを含み、前記活性領域に最も近い前記給電用プラグは前記第2プラグである。この態様によると、給電用活性領域と給電用メタル配線とを接続する複数の給電用プラグが、所定長ピッチで配置された複数のプラグ第1プラグと、最も近い第1プラグまでの中心間距離が所定長ピッチの整数倍とは異なっている、いわばピッチをずらして配置されたプラグ第2プラグとを含んでいる。そして、給電用メタル配線を横切るように延びる活性領域からみると、最も近い給電用プラグが、所定長ピッチで配置された第1プラグではなく、ピッチをずらして配置された第2プラグになっている。すなわち、給電用メタル配線を横切る活性領域に近い箇所において、給電用プラグを省いてしまうのでなく、ピッチをずらして、言いかえると、給電用メタル配線が延びる第1方向において位置をずらして配置している。このため、トランジスタのソース電位低下を招くことなく、給電用メタル配線を横切るように延びる活性領域と給電用プラグとの間隔を十分確保することができる。本発明によると、給電用活性領域および給電用メタル配線の配線用プラグに近い箇所において、給電用プラグが位置をずらして配置されているので、小面積で、配線用プラグと給電用プラグとの間隔を十分確保して動作安定性を維持しつつ、トランジスタのソース電位降下を抑制でき、トランジスタの電流駆動能力の低下に起因した動作速度低下を抑制することができる。また、本発明によると、給電用メタル配線を横切るゲート配線や活性領域に近い箇所において、給電用プラグが位置をずらして配置されているので、小面積で、給電用メタル配線を横切るゲート配線や活性領域と給電用プラグとの間隔を十分確保して動作安定性を維持しつつ、トランジスタのソース電位降下を抑制でき、トランジスタの電流駆動能力の低下に起因した動作速度低下を抑制することができる。以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施形態1図1は実施形態1に係る半導体装置のレイアウトパターンの一例を示す平面図である。図1では、隣接する2つのスタンダードセルの境界付近を半導体装置の要部として示している。図1では、例えばMISFETのようなトランジスタを構成する活性領域およびゲート配線と、その上層に設けられたメタル配線と、活性領域とメタル配線とを電気的に接続するプラグとが示されている。なお、図2および図3は図1を見やすくしたものであり、図2は、図1からメタル配線を省き、ゲート配線、活性領域およびプラグのみを図示したものであり、図3は、図1から活性領域およびゲート配線を省き、メタル配線およびプラグのみを図示したものである。図1において、DV0~DV2は各トランジスタのソース電位を供給するための給電用活性領域であり、セルの上下端で図面横方向第1方向に延びている。給電用活性領域DV0~DV2の上層にはそれぞれ、給電用メタル配線MV0~MV2が設けられている。給電用活性領域DV0と給電用メタル配線MV0とは、その間に形成された複数の給電用プラグPV2~PV5,PV14,PVX0~PVX2によって電気的に接続されている。同様に、給電用活性領域DV1と給電用メタル配線MV1とは、その間に形成された複数の給電用プラグPV17~PV20,PV25~PV29によって電気的に接続されており、給電用活性領域DV2と給電用メタル配線MV2とは、その間に形成された複数の給電用プラグPV30~PV35,PV40~PV42によって電気的に接続されている。給電用活性領域DV0,DV1の間に、トランジスタのソースまたはドレインとなる活性領域D0~D9と、トランジスタのゲートとなるゲート配線G2~G10とが設けられており、トランジスタT2~T19が形成されている。同様に、給電用活性領域DV0,DV2の間に、トランジスタのソースまたはドレインとなる活性領域D10~D19と、トランジスタのゲートとなるゲート配線G11~G20とが設けられており、トランジスタT20~T37が形成されている。活性領域は、例えばSTIまたはSGIと称する浅溝型の分離領域を半導体基板の主面に形成することで規定されたものである。ゲート配線は、例えば多結晶シリコン膜から形成されており、半導体基板の主面上にて薄い酸化シリコン膜等から形成されたゲート絶縁膜を介してパターニングされている。給電用活性領域DV0,DV1の間において、活性領域D0~D9およびゲート配線G2~G10の上層には回路用メタル配線M0~M12が設けられており、活性領域D0~D9およびゲート配線G2~G10と回路用メタル配線M0~M12とを電気的に接続するように、複数の配線用プラグP4~P34が設けられている。同様に、給電用活性領域DV0,DV2の間において、活性領域D10~D19およびゲート配線G11~G20の上層には回路用メタル配線M13~M23が設けられており、活性領域D10~D19およびゲート配線G11~G20と回路用メタル配線M13~M23とを電気的に接続するように、複数の配線用プラグP35~P64が設けられている。回路用メタル配線によって電気的に接続された活性領域およびゲート配線によって、例えばフリップフロップ回路やラッチ回路のような回路機能が実現される。給電用活性領域と給電用メタル配線とを電気的に接続する給電用プラグは、トランジスタのソース電位降下を抑制するために、通常は、所定長のピッチで複数個、配置される。図1では基本的には、一定間隔S0のグリッドラインL2~L14の上に給電用プラグPVnnは整数が配置されている。ただし、給電用活性領域または給電用メタル配線で発生したノイズがゲート配線に影響することを避けるために、上述した特許文献1と同様に、グリッドライン上の給電用プラグを一部省いている。例えば、給電用活性領域DV0および給電用メタル配線MV0では、グリッドラインL6~Ll3上の給電用プラグが省かれている。これは、配線用プラグP14,P24,P50,P59と給電用プラグとの間隔を十分確保するためであり、これによりトランジスタ動作の安定性が維持される。ところが、ただ単にグリッドラインL6~l3上の給電用プラグを省いた場合には、例えばトランジスタT12,T14について、最も近い給電用プラグが遠く離れたPV5,PV14となってしまう。課題の項で述べたとおり、トランジスタから給電用プラグが遠く離れている場合には、トランジスタのソース電位が大きく低下することになり、この結果、トランジスタの電流駆動能力が低下し、ひいては半導体装置の動作速度が低下することになる。そこで本実施形態では、グリッドラインL6~Ll3上の給電用プラグを省いた範囲において、グリッドライン間の、配線用プラグP14,P24,P50,P59から十分離間した位置に、給電用プラグPVX0~PVX2を設けている。これにより、例えばトランジスタT12について、最も近い給電用プラグがすぐ側にあるPVX1となり、ソース電位低下が大幅に抑制される。なお、実際の半導体装置では、例えば、各配線用プラグの中心から、最も近い給電用プラグまでの距離が、当該配線用プラグの径の2.5倍に相当する長さよりも長いことが好ましい。すなわち、本実施形態の構成では、給電用活性領域DV0と給電用メタル配線MV0とを接続する給電用プラグが、所定長の第1ピッチS0で配置された複数の第1プラグPV2~PV5と、最も近い第1プラグPV5までの中心間距離が第1ピッチS0の整数倍とは異なっている第2プラグPVX0~PVX2とを含んでいる。そして、給電用活性領域DV0および給電用メタル配線MV0の上側の領域に着目した場合、給電用活性領域DV0および給電用メタル配線MV0に最も近い配線用プラグは、第3プラグP50,P59である。第3プラグP50は、最も近い給電用プラグが第2プラグPVX0またはPVX1であり、第3プラグP59は、最も近い給電用プラグが第2プラグPVX2である。言いかえると、給電用活性領域DV0および給電用メタル配線MV0に最も近い配線用プラグである第3プラグからみると、直近のグリッドライン上にあった給電用プラグが省かれており、代わりに、グリッドライン間に配置された第2プラグが最も近い給電用プラグとなっている。すなわち、配線用プラグに近い箇所において、給電用プラグを省いてしまうのでなく、ピッチをずらして、言いかえると、給電用活性領域が延びる方向において位置をずらして給電用プラグを配置している。これにより、給電用活性領域または給電用メタル配線で発生したノイズがゲート配線に影響することを避けつつ、トランジスタのソース電位低下を抑制することが可能になる。しかも、半導体装置を図面上下方向に伸張する必要がなく、面積増加も生じない。なお、図1では、第3プラグP50,P59がいずれも、最も近い給電用プラグが第2プラグとなっているが、少なくとも1つの第3プラグについて、最も近い給電用プラグが第2プラグとなっていればよい。また、給電用プラグの中の第2プラグからみると、最も近い配線用プラグが、第3プラグになっている。例えば、第2プラグPVX0は、最も近い配線用プラグが第3プラグP50であり、第2プラグPVX2は、最も近い配線用プラグが第3プラグP59である。なお、少なくとも1つの第2プラグについて、最も近い配線用プラグが第3プラグとなっていればよい。また、図1の構成では、第2プラグPVX0~PVX2同士の中心間距離は、第1ピッチS0の整数倍図1では2倍になっている。これは、第2プラグPVX0~PVX2を、グリッドライン間のほぼ中央にそれぞれ配置しているためである。ただし、第2プラグPVX0~PVX2の配置位置は、グリッドライン間の中央に限られるものではない。図4は本実施形態に係る半導体装置のレイアウトパターンの他の例を示す平面図である。図4の構成は図1とほぼ同様であり、隣接する2つのスタンダードセルの境界付近を半導体装置の要部として示しており、トランジスタを構成する活性領域およびゲート配線と、その上層に設けられたメタル配線と、活性領域とメタル配線とを電気的に接続するプラグとが示されている。図4が図1と異なるのは、給電用活性領域DV0と給電用メタル配線MV0とを接続する給電用プラグに関して、グリッドラインL5上の給電用プラグPV5が省かれており、その代わりに、グリッドラインL5,L6間に、給電用プラグPVX3が設けられている点である。すなわち、図4の構成では、給電用活性領域DV0と給電用メタル配線MV0とを接続する給電用プラグが、所定長の第1ピッチS0で配置された複数の第1プラグPV2~PV4と、最も近い第1プラグPV4までの中心間距離が第1ピッチS0の整数倍とは異なっている第2プラグPVX0~PVX3とを含んでいる。すなわち図4の構成においても、図1の構成と同様に、給電用活性領域DV0および給電用メタル配線MV0に最も近い配線用プラグである第3プラグからみると、直近のグリッドライン上にあった給電用プラグが省かれており、代わりに、グリッドライン間に配置された第2プラグが最も近い給電用プラグとなっている。これにより、給電用活性領域または給電用メタル配線で発生したノイズがゲート配線に影響することを避けつつ、トランジスタのソース電位低下を抑制することが可能になる。また、例えばトランジスタT6,T8,T25からみると、第1プラグPV5を省いて第2プラグPVX3を設けたことによって、給電用プラグがより近くなっている。よって、図1の構成よりも、トランジスタT6,T8,T25のソース電位低下がより一層抑制される。図5は本実施形態に係る半導体装置のレイアウトパターンの他の例を示す平面図である。図5の構成は図1および図4とほぼ同様であり、隣接する2つのスタンダードセルの境界付近を半導体装置の要部として示しており、トランジスタを構成する活性領域およびゲート配線と、その上層に設けられたメタル配線と、活性領域とメタル配線とを電気的に接続するプラグとが示されている。図5が図4と異なるのは、給電用活性領域DV0と給電用メタル配線MV0とを接続する給電用プラグのうち、第2プラグPVX0~PVX2の平面形状が、長方形になっている点である。これにより、図4の構成よりも、トランジスタのソース電位低下をより一層抑制することができる。この第2プラグPVX0~PVX2の長方形形状のサイズは、ノイズの影響が生じない範囲で最大にするのが好ましい。例えば、縦横比は1:2とする。なお、実際の製造プロセスでは、第2プラグPVX0~PVX2の長方形形状の角が丸みをもち、長円形になることもある。実施形態2図6は実施形態2に係る半導体装置のレイアウトパターンの一例を示す平面図である。図6では、図1と同様に、隣接する2つのスタンダードセルの境界付近を半導体装置の要部として示しており、例えばMISFETのようなトランジスタを構成する活性領域およびゲート配線と、その上層に設けられたメタル配線と、活性領域とメタル配線とを電気的に接続するプラグとが示されている。図1と共通の構成要素には図1と同一の符号を付しており、ここではその詳細な説明を省略する。図6が図1と異なっているのは、給電用活性領域DV0,DV1および給電用メタル配線MV0,MV1の平面形状と給電用プラグの配置位置である。図6では基本的には、一定間隔S0のグリッドラインL2~L14の上に給電用プラグPVnが配置されている。ただし、給電用活性領域または給電用メタル配線で発生したノイズがゲート配線に影響することを避けるために、上述した特許文献1と同様に、グリッドライン上の給電用プラグを一部省いている。さらに、一部の給電用プラグが、配線用プラグから遠ざかる位置にずらして配置されている。例えば、給電用活性領域DV0および給電用メタル配線MV0では、グリッドラインL6~L13上の給電用プラグが省かれている。そして、グリッドラインL10,L11上において、給電用プラグPVY0,PVY1が、配線用プラグP24から遠ざかる位置にずらして配置されており、グリッドラインL12,L13上において、給電用プラグPVY2,PVY3が、配線用プラグP59から遠ざかる位置にずらして配置されている。また、給電用活性領域DV1および給電用メタル配線MV1では、グリッドラインL6~L9上において、給電用プラグPVY4~PVY7が、配線用プラグP15,P20から遠ざかる位置にずらして配置されている。なお、給電用活性領域DV0,DV1および給電用メタル配線MV0,MV1の幅は、ずらして配置されている給電用プラグPVY0~PVY7が設けられた部分の方が、その他の給電用プラグPVnが設けられた部分よりも、太くなっている。例えば、給電用活性領域DV1および給電用メタル配線MV1は、給電用プラグPVY4~PVY7が設けられた部分が、セル外領域の方へ膨らんでいる。第1実施形態で述べたとおり、ただ単にグリッドラインL6~l3上の給電用プラグを省いた場合には、例えばトランジスタT12,T14について、最も近い給電用プラグが遠く離れたPV5,PV14となってしまう。課題の項で述べたとおり、トランジスタから給電用プラグが遠く離れている場合には、トランジスタのソース電位が大きく低下することになり、この結果、トランジスタの電流駆動能力が低下し、ひいては半導体装置の動作速度が低下することになる。そこで本実施形態では、グリッドラインL6~l3上の給電用プラグを省いた範囲において、一部のグリッドラインL10~L13上において、配線用プラグP24,P59から遠ざかる方にずらした位置に、給電用プラグPVY0~PVY3を設けている。これにより、例えばトランジスタT12について、最も近い給電用プラグがすぐ側にあるPVY0となり、ソース電位低下が大幅に抑制される。なお、実際の半導体装置では、例えば、各配線用プラグの中心から、最も近い給電用プラグまでの距離が、当該配線用プラグの径の2.5倍に相当する長さよりも長いことが好ましい。すなわち、本実施形態の構成では、給電用活性領域DV0と給電用メタル配線MV0とを接続する給電用プラグが、図面横方向第1方向において一列に配置された複数の第1プラグPV2~PV5と、図面縦方向第2方向において複数の第1プラグPV2~PV5からずらして配置された第2プラグPVY0~PVY3とを含んでいる。給電用活性領域DV0および給電用メタル配線MV0の上側の領域に着目した場合、給電用活性領域DV0および給電用メタル配線MV0に最も近い配線用プラグは、第3プラグP50,P59である。第3プラグP59は、最も近い給電用プラグが、上側の領域の活性領域およびゲート配線からみて遠い位置にずらして配置されている第2プラグPVY2,PVY3となっている。また、給電用活性領域DV0および給電用メタル配線MV0の下側の領域に着目した場合、給電用活性領域DV0および給電用メタル配線MV0に最も近い配線用プラグは、第3プラグP14,P24である。第3プラグP24は、最も近い給電用プラグが、下側の領域の活性領域およびゲート配線からみて遠い位置にずらして配置されている第2プラグPVY0,PVY1となっている。言いかえると、給電用活性領域DV0および給電用メタル配線MV0に最も近い配線用プラグである第3プラグからみると、直近のグリッドライン上にあった給電用プラグが、遠ざかる方にずらして配置されている。これにより、十分な個数の給電用プラグを配線用プラグから十分に離間させた状態で配置することができるので、給電用活性領域または給電用メタル配線で発生したノイズがゲート配線に影響することを避けつつ、トランジスタのソース電位低下を抑制することが可能になる。しかも、給電用プラグをずらす側に空き領域があるような場合や、セル外領域に向けて給電用プラグをずらすような場合には、半導体装置を図面上下方向に伸張する必要がなく、面積増加も生じない。また、給電用プラグの中の第2プラグからみると、最も近い配線用プラグが、第3プラグになっている。例えば、上側にずらして配置されている第2プラグPVY0,PVY1は、下側の領域において最も近い配線用プラグが第3プラグP24であり、下側にずらして配置されているPVY2,PVY3は、上側の領域において最も近い配線用プラグが第3プラグP59である。なお、少なくとも1つの第2プラグについて、最も近い配線用プラグが第3プラグとなっていればよい。図7は本実施形態に係る半導体装置のレイアウトパターンの他の例を示す平面図である。図7では、図1と同様に、隣接する2つのスタンダードセルの境界付近を半導体装置の要部として示しており、例えばMISFETのようなトランジスタを構成する活性領域およびゲート配線と、その上層に設けられたメタル配線と、活性領域とメタル配線とを電気的に接続するプラグとが示されている。図7においても図6と同様に、給電用活性領域DV0および給電用メタル配線MV0の一部のグリッドライン上において、他の給電用プラグPVnからずらした位置に、給電用プラグPVY0~PVY7を設けている。ただし、給電用活性領域DV0および給電用メタル配線MV0の幅は、ずらして配置されている給電用プラグPVY0~PVY7が設けられた部分と、その他の給電用プラグPVnが設けられた部分とで、等しくなっている。図7の構成においても、十分な個数の給電用プラグを配線用プラグから十分に離間させた状態で配置することができるので、給電用活性領域または給電用メタル配線で発生したノイズがゲート配線に影響することを避けつつ、トランジスタのソース電位低下を抑制することが可能になる。ただし、レイアウト面積の面からすれば、図6の構成の方が好ましいといえる。一方、製造プロセスの容易性の面からすれば、図7の構成の方が好ましい。実施形態3図8は実施形態3に係る半導体装置のレイアウトパターンの一例を示す平面図である。図8では、図1と同様に、隣接する2つのスタンダードセルの境界付近を半導体装置の要部として示しており、例えばMISFETのようなトランジスタを構成する活性領域およびゲート配線と、その上層に設けられたメタル配線と、活性領域とメタル配線とを電気的に接続するプラグとが示されている。図1と共通の構成要素には図1と同一の符号を付しており、ここではその詳細な説明を省略する。図8の構成では、配線用プラグP24,P59の配置位置がずらされている。具体的には、配線用プラグP24,P59が、半ピッチ分右にずらされている。これによって、グリッドラインL10,L12上の給電用プラグPV10,PV12を、省かずに配置可能にしている。これにより、より多くの給電用プラグを配線用プラグから十分に離間させた状態で配置することができるので、給電用活性領域または給電用メタル配線で発生したノイズがゲート配線に影響することを避けつつ、トランジスタのソース電位低下を抑制することが可能になる。実施形態4図9は実施形態4に係る半導体装置のレイアウトパターンの一例を示す平面図である。図9では、図1と同様に、例えばMISFETのようなトランジスタを構成する活性領域およびゲート配線と、その上層に設けられたメタル配線と、活性領域とメタル配線とを電気的に接続するプラグとが示されている。図1と共通の構成要素には図1と同一の符号を付しており、ここではその詳細な説明を省略する。図9の構成では、一個のスタンダードセルが、隣接する2つのスタンダードセル列を使用して構成されている。このため、ゲート配線G5,G7,G8,G9,G10が、図面横方向第1方向に延びる給電用メタル配線MV0を、図面縦方向第2方向における一方の側から他方の側にかけて横切るように延びている。そして、給電用メタル配線MV0の下層において、給電用活性領域DV0,DV3,DV4が、給電用メタル配線MV0と重なりを有するように設けられている。給電用活性領域DV0,DV3,DV4と給電用メタル配線MV0とは、その間に形成された複数の給電用プラグPV0~PV5,PV9,PVX0,PVX1によって電気的に接続されている。上述したとおり、給電用活性領域と給電用メタル配線とを電気的に接続する給電用プラグは、トランジスタのソース電位降下を抑制するために、通常は、所定長のピッチで複数個、配置される。図9では基本的には、一定間隔S0のグリッドラインL0~L12の上に給電用プラグPVnnは整数が配置されている。ただし、給電用メタル配線を横切るゲート配線と給電用プラグとが近すぎると、両者がショートするなどの形成不良が生じる可能性が高まる。このための対策として、給電用メタル配線を横切るゲート配線に近いグリッドライン上の給電用プラグを省くことが考えられるが、この場合には、上述したようなトランジスタのソース電位の低下が生じることになり、好ましくない。そこで本実施形態では、給電用メタル配線を横切るゲート配線に近すぎる給電用プラグについては、完全に省くのではなく、ゲート配線から離れるようグリッドラインからずらして配置している。例えば、給電用プラグPVX0は、ゲート配線G5から離れるようグリッドラインL6上から横方向にずらして配置されている。この給電用プラグPVX0によって、トランジスタT27のソース電位の低下を抑制することができる。同様に、トランジスタT8,T10,T31のソース電位の低下を抑制するため、グリッドラインL7,L8上から横方向にずらしてゲート配線G5,G7から離れた位置に、給電用プラグPXV1が配置されている。これにより、ゲート配線と給電用プラグとがショートなどの形成不良となる影響を避けつつ、トランジスタのソース電位低下を抑制することが可能になる。すなわち、本実施形態の構成では、給電用活性領域DV0,DV3,DV4と給電用メタル配線MV0とを接続する給電用プラグが、所定長の第1ピッチS0で配置された複数の第1プラグPV0~PV5と、最も近い第1プラグPV5までの中心間距離が第1ピッチS0の整数倍とは異なっている第2プラグPVX0,PVX1とを含んでいる。そして、給電用メタル配線MV0を横切るゲート配線G5に最も近い給電用プラグは、第2プラグPVX0である。実施形態5図10は実施形態5に係る半導体装置のレイアウトパターンの一例を示す平面図である。図10では、図1と同様に、例えばMISFETのようなトランジスタを構成する活性領域およびゲート配線と、その上層に設けられたメタル配線と、活性領域とメタル配線とを電気的に接続するプラグとが示されている。図1と共通の構成要素には図1と同一の符号を付しており、ここではその詳細な説明を省略する。図10の構成では、図9の構成と同様に、一個のスタンダードセルが、隣接する2つのスタンダードセル列を使用して構成されている。このため、ゲート配線G6,G7,G8,G9,G10が、図面横方向第1方向に延びる給電用メタル配線MV0を、図面縦方向第2方向における一方の側から他方の側にかけて横切るように延びている。加えて、活性領域D13が、給電用メタル配線MV0を図面縦方向における一方の側から他方の側にかけて横切るように延びている。この活性領域D13はゲートG6とともにトランジスタを構成するものであり、給電用メタル配線MV0によって供給される電源電位とは異なる電位が与えられる。そして、給電用メタル配線MV0の下層において、給電用活性領域DV0,DV4が、給電用メタル配線MV0と重なりを有するように設けられている。給電用活性領域DV0,DV4と給電用メタル配線MV0とは、その間に形成された複数の給電用プラグPV0~PV5,PV9,PVX0によって電気的に接続されている。上述したとおり、給電用活性領域と給電用メタル配線とを電気的に接続する給電用プラグは、トランジスタのソース電位降下を抑制するために、通常は、所定長のピッチで複数個、配置される。図10では基本的には、一定間隔S0のグリッドラインL0~L12の上に給電用プラグPVnnは整数が配置されている。ただし、給電用メタル配線を横切る活性領域と給電用プラグとが近すぎると、両者がショートするなどの形成不良が生じる可能性が高まる。このための対策として、給電用メタル配線を横切る活性領域に近いグリッドライン上の給電用プラグを省くことが考えられるが、この場合には、上述したようなトランジスタのソース電位の低下が生じることになり、好ましくない。そこで本実施形態では、給電用メタル配線を横切る活性領域に近すぎる給電用プラグについては、完全に省くのではなく、活性領域から離れるようグリッドラインからずらして配置している。例えば、給電用プラグPVX0は、活性領域D13から離れるようグリッドラインL6上から横方向にずらして配置されている。この給電用プラグPVX0によって、トランジスタT27のソース電位の低下を抑制することができる。これにより、活性領域と給電用プラグとがショートなどの形成不良となる影響を避けつつ、トランジスタのソース電位低下を抑制することが可能になる。すなわち、本実施形態の構成では、給電用活性領域DV0,DV4と給電用メタル配線MV0とを接続する給電用プラグが、所定長の第1ピッチS0で配置された複数の第1プラグPV0~PV5と、最も近い第1プラグPV5までの中心間距離が第1ピッチS0の整数倍とは異なっている第2プラグPVX0とを含んでいる。そして、給電用メタル配線MV0を横切る活性領域D13に最も近い給電用プラグは、第2プラグPVX0である。なお、ここでは、給電用メタル配線を横切る活性領域は、給電用メタル配線を横切るゲート配線とともにトランジスタを構成するものとしたが、これに限られるものではない。すなわち、給電用メタル配線によって供給される電源電位とは異なる電位が与えられる活性領域が、給電用メタル配線を横切っている構成であれば、本実施形態は有効である。また、給電用メタル配線を横切る活性領域と同電位用のプラグであれば、その近くに配置しても特に問題はない。例えば、トランジスタT10のソース電位用のプラグが、ゲート配線G6,G7の間に、給電用メタル配線MV0と重なるように配置してあってもかまわない。"