"シングルエンド入力ポートを有する増幅器と、前記シングルエンド入力ポートに電気的に接続された第1のバックプレートと、アースに電気的に接続された第2のバックプレートと、前記第1のバックプレートと前記第2のバックプレートの間に配設されたメンブレンと、を備えることを特徴とするダブルバックプレートマイクロフォン。請求項1に記載のダブルバックプレートマイクロフォンにおいて、1GΩ以上の抵抗値を有する第1の抵抗素子をさらに備え、前記第1の抵抗素子は、前記第1のバックプレートに電気的に接続されていることを特徴とするダブルバックプレートマイクロフォン。請求項1または2に記載のダブルバックプレートマイクロフォンにおいて、1GΩ以上の抵抗値を有する第2の抵抗素子をさらに備え、前記第2の抵抗素子は、メンブレンに電気的に接続されていることを特徴とするダブルバックプレートマイクロフォン。請求項1乃至3のいずれか1項に記載のダブルバックプレートマイクロフォンにおいて、前記第1のバックプレートは-2Vと2Vとの間の電圧でバイアスされることを特徴とするダブルバックプレートマイクロフォン。請求項1乃至4のいずれか1項に記載のダブルバックプレートマイクロフォンにおいて、前記メンブレンは前記第1のバックプレートに対し電圧V1でバイアスされ、前記メンブレンは前記第2のバックプレートに対し電圧V2でバイアスされ、前記V1およびV2は、5V≦V1=V2≦15Vを満たすことを特徴とするダブルバックプレートマイクロフォン。前記増幅器は低雑音増幅器であることを特徴とする、請求項1乃至5のいずれか1項に記載のダブルバックプレートマイクロフォン。担体基板と、MEMSチップと、ICチップとをさらに備えた、請求項1乃至6のいずれか1項に記載のダブルバックプレートマイクロフォンにおいて、前記第1のバックプレートと、前記メンブレンと、前記第2のバックプレートとが、前記MEMSチップ内に配設されており、前記増幅器が、前記ICチップに配設された増幅器回路を備え、前記MEMSチップと前記ICチップとが、前記担体基板上に配設されている、ことを特徴とするダブルバックプレートマイクロフォン。MEMSチップをさらに備えた、請求項1乃至6のいずれか1項に記載のダブルバックプレートマイクロフォンにおいて、前記第1のバックプレートと、前記メンブレンと、前記第2のバックプレートとが、前記MEMSチップ内に配設されており、前記増幅器は、前記ICチップ内に配設された増幅器回路を備える、ことを特徴とするダブルバックプレートマイクロフォン。請求項1乃至8のいずれか1項に記載のダブルバックプレートマイクロフォンにおいて、前記第1のバックプレートと前記メンブレンとの間に、第1の容量C1を有し、前記第2のバックプレートと前記メンブレンとの間に、第2の容量C2を有し、前記第1のバックプレートとアースとの間に、寄生容量Cp1を有し、前記メンブレンとアースとの間に、寄生容量Cmを有し、前記第2のバックプレートとアースとの間に、寄生容量Cp2を有し、前記C1,C2,Cp1,Cm,Cp2は、4pF≦Cm=C1=C2≦8pF、Cp1=0.1C1、およびCp2=0.5C1の関係を満たすことを特徴とするダブルバックプレートマイクロフォン。本発明の目的は、改善された信号対雑音比を有するMEMSマイクロフォンを提供することである。本発明のさらなる目的は、低い製造コストで製造可能なMEMSマイクロフォンを提供することである。本発明の第3の目的は、低電流消費のMEMSマイクロフォンを提供することである。このため、独立請求項1は、良好な信号対雑音比を有し、低い製造コストで製造できる、低電流消費のMEMSマイクロフォンを提供する。MEMSマイクロフォンは、第1のバックプレートと、アースに電気的に接続された第2のバックプレートとを備える。このマイクロフォンは、さらにこれらの第1のバックプレートと第2のバックプレートとの間に配設されたメンブレンと、シングルエンド入力ポートを有する増幅器とを備える。この第1のバックプレートは、シングルエンド入力ポートに電気的に接続されている。このようにしてダブルバックプレートマイクロフォンが形成される。バイアス電圧がメンブレンに印加されてよく、この際第1および第2のバックプレートがDC的に固定電位にバイアスされる。第1のバックプレートからの信号と、第2のバックプレートからの信号は、共に電気信号の形態に変換された音響信号を含んでおり、より良好な信号対雑音比となるように、これらの信号は同相で足し合わされる。しかしながら、従来のダブルバックプレートマイクロフォンと比較して、本発明では、電気信号を増幅するための、シングルエンド入力ポートを有する増幅器が用いられている。従来のダブルバックプレートマイクロフォンは、バランス入力ポートを有する増幅器を用いており、たとえば逆の極性であるが同様な絶対値の電気信号を受信する、2つの信号接続部を有する入力ポートを用いている。バランス入力ポートの代わりにシングルエンド入力ポートを備えた増幅器は、低コストで製造することができる。こうして、これらの単純な増幅器を備えたMEMSマイクロフォンが、低製造コストで、かつ低電流消費となるように製造することができる。このようなマイクロフォンは、従来のダブルバックプレートマイクロフォンと比較して低製造コストであり、またシングルバックプレートマイクロフォンと比較してより良好な信号対雑音比を提供する。メンブレンとそれぞれのバックプレートとの間の距離は2μmであってよい。1つの実施形態では、このダブルバックプレートマイクロフォンは、さらに、1GΩと1000GΩの間の、たとえば100GΩの第1の抵抗素子を備える。この第1の抵抗素子は、第1のバックプレートに電気的に接続されている。この第1の抵抗素子を介して、第1のバックプレートは、アースに電気的に接続されている第2のバックプレートに対し相対的にバイアスすることができる。このバックプレートおよびメンブレンは、第1のコンデンサの電極を形成している。メンブレンと第2のバックプレートは、この第1のコンデンサに直列に電気的に接続されている第2のコンデンサの電極を形成している。こうして、この直列接続された第1のコンデンサおよび第2のコンデンサは、第1の抵抗素子を介してバイアスされる。この直列接続された第1のコンデンサおよび第2のコンデンサは、可変容量のコンデンサ素子を形成することができる。1つのコンデンサの容量が増加すると、他のコンデンサの容量が減少し、またこの逆の場合もある。こうして第1のコンデンサからの信号電圧と第2のコンデンサからの信号電圧とが同相に足し合わされる。コンデンサ素子を、シングルエンド入力ポートを有する増幅器を備えた増幅回路に接続するためには、このコンデンサ素子のシングルエンド出力ポートのみが必要である。したがって、メンブレンはDC的に特定の電位に接続されていてよく、またはAC的にフローティングであってよい。1つの実施形態では、このダブルバックプレートマイクロフォンは、さらに、1GΩと1000GΩの間の、たとえば100GΩの第2の抵抗素子を備える。この第2の抵抗素子は、メンブレンに電気的に接続されている。したがって、このメンブレンの電位は単独で調整することができる。上記の抵抗素子は、逆極性で並列に電気的に接続されたダイオードで実現されてよい。従来のダブルバックプレートマイクロフォンにおいては、コンデンサ素子を外部回路に電気的に接続するために、3つの信号ポートが必要であった。すなわち、第1のバックプレートが増幅器の第1の入力ポートに電気的に接続され、第2のバックプレートが増幅器の第2のバランスポートに電気的に接続され、メンブレンが、このメンブレンにメンブレン電位を供給する電圧源に電気的に接続されている。しかしながら、本発明のこの実施形態においては、コンデンサ素子を外部回路に接続するために、2つの信号ポートのみが必要である。1つの実施形態では、アース電位に対して、メンブレンは5Vと15Vの間の電圧で、たとえば10Vでバイアスされる。第2のバックプレートはアースに電気的に接続される。1つの実施形態では、第1のバックプレートは-2Vと2Vとの間の電圧でバイアスされる。1つの実施形態では、増幅器は低雑音増幅器である。1つの実施形態では、ダブルバックプレートマイクロフォンは、さらに担体基板とMEMSチップと、ICチップとを備える。第1のバックプレート、メンブレン、および第2のバックプレートは、このMEMSチップ内に配設されている。増幅器は、このICチップ内に配設された増幅器回路を備えている。このMEMSチップおよびICチップは担体基板上に配設されている。第1のコンデンサおよび第2のコンデンサから成るコンデンサ素子は、第1のバックプレートのみを介して増幅器に電気的に接続されているので、これらのコンデンサを搭載したMEMSチップと増幅器の集積回路を搭載したICチップとを電気的に接続するために、単一の信号ラインのみが必要である。1つの実施形態では、本発明のダブルバックプレートマイクロフォンは、第1および第2の抵抗素子を備え、これらは担体基板上に配設されたSMD部品として実装されるか、あるいはICチップ内の回路素子として形成される。1つの実施形態では、このマイクロフォンは、MEMSチップを備え、ここで第1のバックプレート、メンブレン、および第2のバックプレートがMEMSチップ上に配設され、増幅器は、このMEMSチップに配設された増幅器回路を備える。このようなチップはシリコンチップであってよい。1つの実施形態では、このICチップはASICApplicationSpecificIntegratedCircuitチップである。さらに本発明の基本原理および概略実施形態の説明が以下の図で示される。図1は、第1のバックプレートBP1と第2のバックプレートBP2とを備えるMEMSマイクロフォンDBMの等価回路図を示す。メンブレンMは、第1のバックプレートBP1と第2のバックプレートBP2との間に配設される。第2のバックプレートBP2は、アースGNDに電気的に接続される。第1のバックプレートBP1は、増幅器AMPのシングルエンド入力ポートSEIPに電気的に接続されている。第1のバックプレートBP1およびメンブレンMは、第1のコンデンサ図1のC1の電極を形成する。メンブレンMおよび第2のバックプレートBP2は、第2のコンデンサ図1のC2の電極を形成する。この第1のコンデンサと第2のコンデンサの直列接続は、可変容量を有する容量素子CEを形成し、この容量は受信した音圧に依存して時間で変化する。容量素子CEを増幅器AMPのシングルエンド入力ポートSEIPに電気的に接続するために、シングルエンド出力ポートSEOPのみが必要である。このため、シングルエンド出力ポートSEOPとシングルエンド入力ポートSEIPとを電気的に接続する信号ラインが、たとえばメタライゼーションとして設けられてよい。第1のバックプレートBP1は、第1の電圧源VS1および第1の抵抗素子R1を介して、第1の電圧V1でバイアスされている。このため、この第1の抵抗素子R1は、容量素子CEのシングルエンド出力ポートSEOPと、増幅器AMPのシングルエンド入力ポートSEIPとにそれぞれ電気的に接続されている。こうして、このダブルバックプレート構造のおかげで、良好な信号対雑音比を有するMEMSマイクロフォンが提供され、このMEMSマイクロフォンは、シングルエンド入力ポートのみを有する増幅器を利用することにより低製造コストを可能とする。図2は、さらなる回路素子を備えたダブルバックプレートMEMSマイクロフォンDBMの1つの実施形態を示す。図1の第1のバックプレートBP1およびメンブレンは、概略的に第1のコンデンサC1として示されている。第2のバックプレートBP2およびメンブレンMは、概略的に第2のコンデンサC2として示されている。このメンブレンは第2の抵抗素子R2を介して電源VS2によりバイアスされている。このため、この第2の抵抗素子R2は、メンブレンをバイアスするポートMBPに電気的に接続されている。この電圧源はチャージポンプで実現されてよい。第2のバックプレートBP2は、アースGNDに接続され、第1のバックプレートBP1は、増幅器の入力に接続されている。第2のバックプレートからの信号と、第1のバックプレートからの信号とが同相で足し合わされる。電圧V2がショートされないように、メンブレンは第2の抵抗素子を介して、たとえば超高インピーダンスネットワークを介してバイアスされている。従来のダブルバックプレートマイクロフォンとは対照的に、メンブレンとアースとの間の寄生容量はもはやこれらに関係しない。こうしてこの容量が極小化されることになる。第1のバックプレートBP1とアースとの間で生成される寄生容量はCp1として示されている。メンブレンMとアースとの間で生成される寄生容量はCmの記号で示されている。第2のバックプレートBP2とアースとの間で生成される寄生容量はCp1の記号で示されている。平衡状態、すなわち音響信号が全く受信されていない状態では、第1のコンデンサC1および第2のコンデンサC2は、4pFと8pFの間の容量を有し、たとえば6pFの容量を有する。第1のバックプレートBP1とアースとの間の寄生容量Cp1は、0.1C1の値を有してよい。第2のバックプレートBP1とアースとの間の寄生容量Cp2は、0.5C1の値を有してよい。メンブレンMとアースとの間の寄生容量Cmは、0.5C1の値を有してよい。検出電圧Vsensは、V1とV2の和で定義される。寄生容量が考慮された有効検出電圧は以下の式で表される。Vsenseff=C2/C2CmV1V2C1C2Cm/C1C2CmC2C1CmCp1...1したがって、Vsenseff=0.714Vsensとなる。有効検出電圧は係数0.714によって低減される。図3は、2つのバランス入力ポート、第1のバランス入力ポートBIP1と第2のバランス入力ポートBIP2、を有する増幅器AMPを備えたダブルバックプレートマイクロフォンDBMを示す。第1のバランス入力ポートBIP1は、第1の容量素子C1の第1のバックプレートBP1と電気的に接続されている。第2のバランス入力ポートBIP2は、第2の容量素子C2の第2のバックプレートBP2と電気的に接続されている。メンブレンMは、メンブレン入力ポートを介してバイアスされる。容量素子CEの両方のバックプレートは増幅器AMPに電気的に接続されるので、この容量素子CEは、メンブレンバイアスポートMBPに加えて、第1のバックプレート出力ポートBOP1と第2のバックプレート出力ポートBOP2とを必要とする。コンデンサの容量および寄生容量が、図2の実施形態のそれぞれの容量と等しいと仮定すると、差分有効検出電圧は以下の式で与えられる。Vdiff=V2C2/C2Cp2V1C1/C1Cp1...2したがってVdiff=0.788Vsensとなる。したがって、シングルエンド入力を有する増幅器を備えたマイクロフォンの検出効率式1参照は、バランス増幅器入力を有するダブルバックプレートマイクロフォンに対して、0.714/0.788=0.9だけ減少する。しかしながら、シングルバックプレートマイクロフォンと比べて検出効率は向上し、バランス入力ポートを有する増幅器を備えたマイクロフォンに比べて製造コストおよび電流消費は低減される。図4は、ダブルバックプレートマイクロフォンDBMの1つの実施形態を示し、ここで担体基板CSは、MEMSチップMC、抵抗素子R1およびR2、そしてICチップICを搭載する。機械部品、特にバックプレートBP1,BP2,メンブレンMおよびバックキャビティbackvolumeがMEMSチップMC内に配設される。増幅器の回路素子は、ICチップ内に一体化される。このICチップはASICチップであってよい。ダブルバックプレートMEMSマイクロフォンは、本明細書またはこれらの図に記載した実施形態に限定されない。さらなるバックプレート,メンブレン,容量性または抵抗性の素子等の部材、あるいは増幅器、あるいはこれらの組み合わせが本発明に含まれてもよい。高バイアス電圧がメンブレンに印加されるが、定電位側バックプレートおよび高電位側バックプレートは、超高インピーダンスネットワークのような抵抗性素子を介して、共にコモンモード電圧でバイアスされる。このバイアス電圧は、増幅器に適合した入力バイアスポイントとなるように選択される。したがって、マイクロフォンは、有効バイアス電圧V2-V1でバイアスされる。音圧に対しては、バランス出力ポートBOP1およびBOP2にそれぞれ逆相の信号が生成される。この差分信号は増幅器で増幅され、シングルエンド出力電圧となる。"