半導体基板と、前記半導体基板上方に、行列状に配置され、複数存在し、各々が単位画素を構成する第1電極と、前記第1電極上に形成された光電変換膜と、前記光電変換膜上に形成された第2電極とを有する光電変換部と、前記第1電極と電気的に接続され、前記半導体基板上に設けられた電荷蓄積領域と、前記電荷蓄積領域をドレイン領域とする、若しくは、前記電荷蓄積領域をドレイン領域と電気的に接続されたリセットトランジスタとを備え、前記リセットトランジスタのソース領域及びドレイン領域の少なくともいずれかは、前記リセットトランジスタのゲート絶縁膜の下方に伸長しかつ前記ゲート絶縁膜に接しない伸長領域を有している固体撮像装置。前記伸長領域は、前記リセットトランジスタの前記ソース領域から前記リセットトランジスタの前記ゲート絶縁膜の下方に伸長する第1伸長領域を有する請求項1に記載の固体撮像装置。前記伸長領域は、前記リセットトランジスタの前記ソース領域から前記リセットトランジスタのゲート絶縁膜の下方に伸長する第1伸長領域と、前記ドレイン領域から前記リセットトランジスタのゲート絶縁膜の下方に伸長する第2伸長領域とを有し、前記第1伸長領域及び前記第2伸長領域は、対称に構成されている請求項1に記載の固体撮像装置。前記第1伸長領域は、前記リセットトランジスタの前記ソース領域から前記リセットトランジスタの前記ドレイン領域の直下まで伸長している請求項2に記載の固体撮像装置。前記第1伸長領域とドレイン領域、または前記第1伸長領域と前記第2伸長領域との間に不純物濃度の低いウェル領域を有する請求項1に記載の固体撮像装置。前記リセットトランジスタが非動作状態の間、少なくとも一部の期間において、前記リセットトランジスタの前記ソース領域と前記基板またはウェル領域との間の電位差が、リセットトランジスタが動作状態の間の前記リセットトランジスタの前記ソース領域と前記基板またはウェル領域との間の電位差よりも、逆方向バイアス側に大きく設定される請求項1に記載の固体撮像装置。前記リセットトランジスタが非動作状態の間に印加される前記ソース領域と前記基板またはウェル領域との間の電位差により制限される前記電荷蓄積領域の電圧の最大値が、画素信号が飽和する電圧以上であり、且つ、前記リセットトランジスタが損傷する電圧以下である請求項5に記載の固体撮像装置。図12は、有機膜を光電変換部とする従来の積層型イメージセンサの画素部の回路を模式的に示したものである。光電変換部1101から画素電極1102を通して出力された信号電荷は、基板上に形成された空乏層容量よりなる電荷蓄積部1103に蓄積される。当該電荷蓄積部1103は、配線を介して増幅トランジスタ1104の入力ゲートに接続され、蓄積電荷量の変動に伴う電圧変化が検出され、信号電荷の読み出しタイミングを選択する選択トランジスタ1105を介して読み出し信号として出力される。さらに、信号電荷が読み出された後に、当該電荷蓄積部1103の電荷をリセットするために、リセットトランジスタ1106のドレイン部が電荷蓄積部1103に接続され、電荷蓄積部1103の電圧は、リセット時に初期状態電圧に設定される。このような画素部の構成と読み出し方式の積層型イメージセンサにおいては、高輝度被写体撮像後に出力が低下し、その影響が永久に定着するという画質低下に至る実用上大きな課題があることが、本願発明者らの研究によって明らかとなった。以下にその詳細を説明する。高輝度被写体撮像時においては、図12のような画素部構成を有する積層型イメージセンサにおいて、電荷蓄積部1103は、増幅トランジスタ1104のゲート電極に電気的に接続されている。MOSトランジスタのゲート酸化膜は、一般に、数nm~数十nmの薄い膜で形成されており、ゲート酸化膜を損傷せずに印加可能なゲート電圧には限界が存在する。しかし、高輝度被写体撮像時においては、電荷蓄積部1103の電圧は、最大で光電変換部1101の対向電極に印加する電圧まで増加する。このとき、増幅トランジスタ1104のゲート酸化膜に耐圧を越える極めて高い電圧が印加される。それにより、増幅トランジスタ1104のゲート酸化膜が不可逆的に損傷する。このとき、サブスレッショルド特性が著しく劣化した場合は、常に当該画素において画像が暗く撮像されるという黒焼付き現象となる。また、高輝度被写体撮像時には、該電荷蓄積部1103すなわちリセットトランジスタ1106のドレインも極めて高い電圧レベル例えば、電源電圧レベルに設定される。電荷蓄積動作時においては、リセットトランジスタ1106はOFF状態にあるが、リセット動作時にそのゲートがON/OFF動作をすると、リセットトランジスタ1106のチャネルに電荷が注入され、ドレイン-ソース間の高い電圧差によってチャネル内で電荷が加速され、ホットキャリアとなり、インパクトイオン化により、大量の電子-正孔対を発生する。リセットトランジスタ1106のゲート酸化膜内にはインパクトイオン化によって発生した大量の電子が注入され、リセットトランジスタ1106のスイッチング特性が劣化する。この特性劣化が不可逆なレベルまで進行すると、常に当該画素において、画像が暗く撮像されるという、黒焼付き現象となる。本願発明者らは、図12のような画素部構成を有する積層センサにおいて、高輝度被写体撮像を行う際に発生する上記黒焼付き現象は、積層センサに特有の現象であることを発見した。積層型イメージセンサの実用化のためには、本課題の解決が不可欠である。本発明は、上記課題に鑑みてなされたものであり、高輝度被写体の撮像時に、リセットトランジスタ及び増幅トランジスタが損傷せず、かつ、黒焼付き現象の発生しない固体撮像装置を提供することを目的とする。上記課題を解決するために、本発明に係る固体撮像装置は、半導体基板と、前記半導体基板上方に、行列状に配置され、複数存在し、各々が単位画素を構成する第1電極と、前記第1電極上に形成された光電変換膜と、前記光電変換膜上に形成された第2電極とを有する光電変換部と、前記第1電極と電気的に接続され、前記半導体基板上に設けられた電荷蓄積領域と、前記電荷蓄積領域をドレイン領域とする、若しくは、前記電荷蓄積領域をドレイン領域と電気的に接続されたリセットトランジスタとを備え、前記リセットトランジスタのソース領域及びドレイン領域の少なくともいずれかは、前記リセットトランジスタのゲート絶縁膜の下方に伸長しかつ前記ゲート絶縁膜に接しない伸長領域を有している。このような構成によって、リセットトランジスタのトランジスタとしての機能を維持しつつ電荷蓄積領域フローティングディフュージョン部:FD部に高電圧が印加されることを防ぎ、電荷蓄積領域と電気的に接続されたリセットトランジスタ及び増幅トランジスタの損傷を防止することが可能である。詳細には、リセットトランジスタの性能を維持しつつ、ソース領域と電荷蓄積領域との間に、伸長領域を介したパンチスルーが発生するので、高輝度被写体の撮像時に、電荷蓄積領域に高電圧が印加されることがなく、リセットトランジスタ及び増幅トランジスタが損傷せず、それにより黒焼付き現象の発生しない固体撮像装置を提供することができる。なお、パンチスルーとは、ソース領域とドレイン領域との間に、ゲート電極で制御不能な電流が流れる現象をいう。また、前記伸長領域は、前記リセットトランジスタの前記ソース領域から前記リセットトランジスタの前記ゲート絶縁膜の下方に伸長する第1伸長領域を有していてもよい。このような構成によって、伸長領域パンチスルーパスを形成することによる電荷蓄積領域の増大がなくなるため、電荷蓄積領域の容量を小さく抑制することが可能となる。それにより、画素の感度低下を抑制することが可能となる。また、前記伸長領域は、前記リセットトランジスタの前記ソース領域から前記リセットトランジスタのゲート絶縁膜の下方に伸長する第1伸長領域と、前記ドレイン領域から前記リセットトランジスタのゲート絶縁膜の下方に伸長する第2伸長領域とを有し、前記第1伸長領域及び前記第2伸長領域は、対称に構成されていてもよい。このような構成によって、リセットトランジスタのソース領域及びドレイン領域から伸長領域パンチスルーパスがそれぞれ対称に配置されるので、ゲート電極をマスクとしてイオン注入法によりイオン注入することにより、伸長領域を容易に製造することが可能である。また、前記第1伸長領域は、前記リセットトランジスタの前記ソース領域から前記リセットトランジスタの前記ドレイン領域の直下まで伸長していてもよい。このような構成によって、伸長領域パンチスルーパスを形成することによる電荷蓄積領域FD部の増大がなくなり、さらに、電荷蓄積領域を浅く形成することが可能となるため、電荷蓄積領域の容量を小さく抑制することが可能となる。それにより、画素の感度低下を抑制することが可能となる。また、前記第1伸張領域とドレイン領域、または前記第1伸張領域と前記第2伸張領域との間に不純物濃度の低いウェル領域を有してもよい。また、前記リセットトランジスタが非動作状態の間、少なくとも一部の期間において、前記リセットトランジスタの前記ソース領域と前記基板またはウェル領域との間の電位差が、リセットトランジスタが動作状態の間の前記リセットトランジスタの前記ソース領域と前記基板またはウェル領域との間の電位差よりも、逆方向バイアス側に大きく設定されてもよい。このような構成によって、電荷蓄積領域とソース電極の電位差が小さくなるので、リセットトランジスタが非動作状態の期間にパンチスルーが発生する電圧パンチスルー発生電圧が高くなる。したがって、パンチスルー発生電圧が増幅トランジスタの飽和するゲート電圧よりも低い場合に、パンチスルーの発生により画素信号が飽和することを避け、増幅トランジスタが飽和するレベルまで電圧を増加させることが可能となる。また、前記リセットトランジスタが非動作状態の間に印加される前記ソース領域と前記基板またはウェル領域との間の電位差により制限される前記電荷蓄積領域の電圧の最大値が、画素信号が飽和する電圧以上であり、且つ、前記リセットトランジスタが損傷する電圧以下であってもよい。このとき印加する逆バイアスにより増加したパンチスルー発生電圧が、増幅トランジスタの飽和する電圧以上であり、かつ、リセットトランジスタ及び増幅トランジスタの耐圧以下の範囲に収まることで、飽和信号画素信号が飽和する電圧の低下の防止とトランジスタの損傷の防止を両立することが可能である。本発明によれば、高輝度被写体の撮像時に、リセットトランジスタ及び増幅トランジスタが損傷せず、かつ、黒焼付き現象の発生しない固体撮像装置を提供することができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではない。また、本発明の効果を奏する範囲を逸脱しない範囲で、適宜変更は可能である。さらに、他の実施の形態との組み合わせも可能である。つまり、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。実施の形態1本発明の実施の形態1に係る固体撮像装置について図1から図6を用いて説明する。本実施の形態では、半導体基板と、前記半導体基板上方に、行列状に配置され、複数存在し、各々が単位画素を構成する第1電極と、前記第1電極上に形成された光電変換膜と、前記光電変換膜上に形成された第2電極とを有する光電変換部と、前記第1電極と電気的に接続され、前記半導体基板上に設けられた電荷蓄積領域と、前記電荷蓄積領域をドレイン領域とする、若しくは、前記電荷蓄積領域をドレイン領域と電気的に接続されたリセットトランジスタとを備え、前記リセットトランジスタのソース領域及びドレイン領域の少なくともいずれかは、前記リセットトランジスタのゲート絶縁膜の下方に伸長しかつ前記ゲート絶縁膜に接しない伸長領域を有している固体撮像装置について説明する。このような構成によって、高輝度被写体の撮像時に、リセットトランジスタ及び増幅トランジスタが損傷せず、かつ、黒焼付き現象の発生しない固体撮像装置を提供することができる。まず、本発明の実施の形態1に係る固体撮像装置の全体構成を説明する。図1は、本発明の実施の形態1に係る固体撮像装置301の構成を示す概略図である。この固体撮像装置301は、画素アレイ302と、行信号駆動回路303a及び303bと、各列に配置され列アンプとノイズキャンセラとを有するノイズキャンセラ回路305と、水平駆動回路306と、出力段アンプ307と、出力信号線308とを備える。画素アレイ302は、行列状に配置された複数の画素310を有する。行信号駆動回路303a及び303bは、画素信号を読み出す行を選択するための制御信号を、画素アレイ302に供給する。水平駆動回路306は、複数の画素310から読み出された画素信号を、行ごとに出力段アンプ307へ出力するための制御信号を、画素アレイ302に供給する。出力段アンプ307は、行毎に読み出された画素信号を出力する。また、図2は、固体撮像装置301に含まれる、ある1つの画素の画素回路とその周辺回路とを示す回路図である。画素アレイ302は、行列状に配置された複数の画素310と、列毎に設けられた複数の列信号線408と、行毎に設けられた複数の行選択線選択トランジスタ403のゲートと接続。図示せずとを備えている。複数の列信号線408の各々は、対応する列に配置されている複数の画素310と接続されている。複数の行選択線の各々は、対応する行に配置されている複数の画素310と接続されている。図2に示すように、画素310は、光電変換部401と、信号読み出し回路420とを備える。また、固体撮像装置301は、列信号線408に接続されたトランジスタ410と、列増幅回路411と、トランジスタ412と、容量413及び414とを備える。ここで、列信号線408と、トランジスタ410と、列増幅回路411と、トランジスタ412と、容量413及び414とは、列毎に設けられている。また、トランジスタ410と、列増幅回路411と、トランジスタ412と、容量413及び414は、ノイズキャンセラ回路305、または、ノイズキャンセラ回路305及びその周辺に設けられている。光電変換部401は、入射光を光電変換することにより、入射光量に応じた信号電荷を生成する。信号読み出し回路420は、光電変換部401で生成された信号電荷に応じた読み出し信号を生成する。この信号読み出し回路420は、増幅トランジスタ402と、選択トランジスタ403と、リセットトランジスタ406と、電荷蓄積領域FD部415とを備えている。増幅トランジスタ402は、光電変換部401で発生した信号電荷量に応じた信号を出力する。選択トランジスタ403は、制御信号VSELに応じて増幅トランジスタ402から出力された信号を列信号線408へ伝達するか否かを制御する。なお、選択トランジスタ403から出力された信号を画素出力信号VPIXOとする。リセットトランジスタ406は、光電変換部401及び電荷蓄積領域415に蓄積された信号電荷をリセットするためのリセット信号VRSTGに応じて電荷蓄積領域415をリセットする。列選択トランジスタ410は、制御信号VSHに応じて画素出力信号VPIXOを列増幅回路411の入力端子に伝達する。列増幅回路411は、入力された画素出力信号を増幅して出力する。トランジスタ412、容量413及び414は、直列に接続されている。トランジスタ412は、制御信号VNCに応じてバイアス電圧VNCBを容量413に印加する。列増幅回路411で増幅された信号は、トランジスタ412、容量413及び414で構成される差分回路に入力される。そして、当該差分回路は、信号相当分の電圧VSIGを差分動作によって検出する。図3は、固体撮像装置301の3画素分の領域の断面図である。なお、実際の画素310は、画素アレイ302に、例えば1000万画素分配列されている。図3に示すように、固体撮像装置301は、マイクロレンズ501と、赤色カラーフィルタ502と、緑色カラーフィルタ503と、青色カラーフィルタ504と、保護膜505と、平坦化膜506と、上部電極第2電極507と、光電変換膜508と、電子ブロッキング層509と、電極間絶縁膜510と、下部電極第1電極511と、配線間絶縁膜512と、給電層513と、配線層514と、基板518と、ウェル519と、STI領域シャロウトレンチ分離領域520と、層間絶縁層521とを備えている。基板518は、本発明における半導体基板に相当し、例えば、シリコンで構成される基板である。マイクロレンズ501は、入射光を効率よく集光するために、固体撮像装置301の最表面に、画素310ごとに形成されている。赤色カラーフィルタ502、緑色カラーフィルタ503及び青色カラーフィルタ504は、カラー画像を撮像するために形成されている。また、赤色カラーフィルタ502、緑色カラーフィルタ503及び青色カラーフィルタ504は、各マイクロレンズ501の直下、かつ、保護膜505内に形成されている。1000万画素分にわたって集光ムラ及び色ムラのないマイクロレンズ501及びカラーフィルタ群を形成するために、これらの光学素子は平坦化膜506上に形成されている。平坦化膜506は、例えば、SiNで構成されている。上部電極507は、平坦化膜506下に画素アレイ302の全面にわたって形成されている。この上部電極507は、可視光を透過する。例えば、上部電極507は、ITOIndiumTinOxideで構成されている。なお、上部電極507は、本発明における第2電極に相当する。光電変換膜508は、光電変換膜508に入射した入射光を信号電荷に変換する。具体的には、光電変換膜508は、上部電極507の下に形成されており、高い光吸収能を有する有機分子で構成されている。光電変換膜508の厚さは、例えば、500nmである。また、光電変換膜508は、例えば、真空蒸着法を用いて形成される。上記有機分子は、波長400nmから700nmの可視光全域にわたって高い光吸収能を有する。電子ブロッキング層509は、光電変換膜508の下に形成されており、入射光の光電変換によって発生した信号電荷正孔を伝導するとともに、下部電極511からの電子注入を阻止する。この電子ブロッキング層509は、高い平坦度を有する電極間絶縁膜510と下部電極511上に形成されている。下部電極511は、基板518の上方に、各画素310に対応して行列状に複数配置されている。また、複数の下部電極511の各々は、電気的に分離されている。具体的には、複数の下部電極511は、電極間絶縁膜510により電気的に分離されるように形成されており、光電変換膜508で生成された信号電荷正孔を収集する。この下部電極511は、例えば、TiNで構成されている。また、下部電極511は、平坦化された厚さ100nmの配線間絶縁膜512上に形成されている。なお、下部電極511は、本発明における第1電極に相当する。各下部電極511は、例えば、0.2μmの間隔で分離されている。そして、この分離された領域には、電極間絶縁膜510が埋め込まれている。また、電極間絶縁膜510及び下部電極511の下には、配線間絶縁膜512が形成されている。さらに、分離された領域に埋め込まれた電極間絶縁膜510の下方、かつ、配線間絶縁膜512の下には、給電層513が配置されている。この給電層513は、例えば、Cuで構成されている。具体的には、給電層513は、隣接する下部電極511の間の領域であり、かつ、下部電極511と基板518との間に形成されている。また、給電層513には、下部電極511に供給する電圧とは独立した電圧を供給することができる。具体的には、光電変換膜508が光電変換を行う露光動作時、及び、信号読み出し回路420が読み出し信号を生成する読み出し動作時に、給電層513に、信号電荷を排斥するための電圧が供給される。例えば、信号電荷が正孔の場合には正電圧が印加される。これにより、各画素310に、隣接画素から正孔が混入することを防止できる。なお、このような電圧印加の制御は、例えば、固体撮像装置301が備える制御部図示せずにより行われる。給電層513には、配線層514が接続されている。また、配線層514は、リセットトランジスタ517のドレイン領域であり、かつ、電荷蓄積領域515及び増幅トランジスタ516のゲート端子に接続され、図2に示した電荷蓄積領域415と同様に信号電荷を蓄積することができる。さらに、電荷蓄積領域515は、リセットトランジスタ517のソース端子に電気的に接続されている。なお、リセットトランジスタ517のソース領域と電荷蓄積領域515とは、拡散領域を共有している。ここで、図2に示す信号読み出し回路420を構成する、図3に示す増幅トランジスタ516と、リセットトランジスタ517と、図示されてはいないが同一の画素310内に形成されている選択トランジスタと、電荷蓄積領域515とは、全て同一のP型のウェル519内に形成されている。また、このウェル519は、基板518に形成されている。つまり、図2に示す信号読み出し回路420は、基板518から配線間絶縁膜512の間に形成されている。そして、信号読み出し回路420により、画素を構成する複数の下部電極511の各々に発生する電流または電圧の変化を検知することにより、光電変換膜508により信号電荷に応じた読み出し信号を生成する。また、増幅トランジスタ516は、下部電極511に発生する電流または電圧の変化を増幅することにより、読み出し信号を生成する。また、各トランジスタは、SiO2で構成されるSTI領域520によって電気的に分離されている。図4は、本実施の形態における固体撮像装置301の1画素310の、リセットトランジスタ406の断面図である。図4に示すように、半導体基板に形成されたP型のウェル領域609上には、リセットトランジスタのN型のソース領域606とN型のドレイン領域607とが形成されている。また、ソース領域606とドレイン領域607との間のP型のウェル領域609上には、本発明におけるゲート絶縁膜に相当するゲート酸化膜605が形成され、ゲート酸化膜605の上にはゲート電極604が形成されている。ソース領域606、ゲート電極604及びドレイン領域607にはそれぞれW、Cu、Al等で構成されるコンタクトプラグ601、602及び603が接続されている。ドレイン領域607は、光電変換部と電気的に接続されており、電荷蓄積領域としての機能も有する。また、ソース領域606及びドレイン領域607から、それぞれリセットトランジスタのチャネルの下方、つまり、ゲート酸化膜605の下方に伸長し、かつ、ゲート酸化膜605に接しない、N型の不純物領域で構成されるパンチスルーパス608a及び608bが形成されている。ここで、パンチスルーパス608a及び608bが、本発明における第1伸長領域及び第2伸長領域に相当する。なお、本実施の形態では、パンチスルーパスN型の不純物領域608a及び608bが、ソース領域606及びドレイン領域607から対称に伸長している場合の構造を示している。このように、パンチスルーパス608a及び608bを形成することで、ドレイン領域607とソース領域606との間の最短距離は、チャネル領域、つまり、ゲート酸化膜605直下のソース領域606とドレイン領域607との間の距離よりも短くなる。そのため、リセットトランジスタが非動作状態のときにドレイン領域607に高電圧が印加されると、ソース領域606とドレイン領域607との間にはリセットトランジスタのチャネルではなく、パンチスルーパス608a及び608bを経由して過剰な信号電荷が流れ出す。一例として、ドレイン耐圧8Vでありチャネル長400nmを持つリセットトランジスタ、及び、ゲート耐圧7Vの増幅トランジスタを用いると、電荷蓄積領域を構成するドレイン領域607に印加可能な電圧は7Vとなる。そこで、パンチスルーパス608a及び608bを形成し、ソース領域606から伸長して形成されたパンチスルーパス608aとドレイン領域607から伸長して形成されたパンチスルーパス608bとの間の距離が250nmに減少すると、リセットトランジスタのドレイン領域607に印加される電圧が3V程度を超えたときに過剰な信号電荷がドレイン領域607からソース領域606側へパンチスルーパス608a、608bを介して排出され始め、それ以上の電圧上昇を抑制することが可能となる。すなわち、積層型固体撮像装置を用いて高輝度被写体を撮像した場合に、リセットトランジスタのドレイン電圧がリセットトランジスタのドレイン耐圧、または増幅トランジスタのゲート耐圧を越えることを防止することが可能となる。これにより、積層型撮像装置特有の課題となる黒焼付き現象を回避することが可能となる。また、レイアウト上、リセットトランジスタのソース領域606、ドレイン領域607は向きが反転して配置される場合がある。この場合、ソース領域606、ドレイン領域607から伸長しているパンチスルーパス608a、608bを対称に形成すると、パンチスルーパスを形成する注入工程での製造が容易になる。なお、パンチスルーの発生する電位が高く、リセットトランジスタのドレイン耐圧または増幅トランジスタのゲート耐圧を越える場合は、ソース領域606とドレイン領域607との間の最短距離を短くする、ソース領域606側のパンチスルーパス608aとドレイン領域607側のパンチスルーパス608bとの間のパンチスルー発生領域610のウェルの不純物濃度を低くする、ソース領域側に電圧を印加する、のいずれかを組み合わせてパンチスルー発生電圧を下げるとよい。以下、本実施の形態に係る固体撮像装置の製造方法について図5A~図5Dに示す断面図に沿って概略を説明する。図5A~図5Dに示す断面図では、1画素に含まれるリセットトランジスタのみ図示している。まず、図5Aに示すように、半導体基板上に素子分離領域図3のSTI領域520参照によって分離された領域に、熱処理によりゲート酸化膜605を形成し、その上部にCVD法またはスパッタ法によりゲート電極604を形成する。ゲート電極604のパターニングは、フォトリソグラフィ法及びドライエッチング法を用いて行う。なお、パンチスルーの発生する電位がトランジスタの耐圧よりも高い場合は、リセットトランジスタのゲート酸化膜605を形成する前に、ソース領域606及びドレイン領域607のパンチスルー発生領域610に、イオン注入法を用いてP-領域を形成する工程を導入してもよい。続いて、図5Bに示すように、イオン注入法によりソース領域606及びドレイン領域607を、リセットトランジスタのゲート電極604に対して自己整合的に形成する。つまり、ソース領域606及びドレイン領域607を、ゲート電極604をマスクとしてイオン注入することにより形成する。続いて、図5Cに示すように、画素回路に用いるリセットトランジスタについてはイオン注入法によりパンチスルーパス608a、608bを形成する。このとき、注入のTILT角度を大きく、例えば、20~45度に設定することで、パンチスルーパス608a、608bをゲート酸化膜605の下方に形成することが可能となる。注入後は熱処理を行い、不純物の活性化を行う。続いて、図5Dに示すように、CVD法またはスパッタ法を用いて絶縁膜611を成膜した後、フォトリソグラフィ法とドライエッチング法を用いて、ソース領域606、ゲート電極604及びドレイン領域607上の絶縁膜611にそれぞれコンタクトホールを形成し、導電性材料を埋め込むことで、コンタクトプラグ601、602及び603を形成する。続いて、図3に示したように、配線層514、下部電極511、光電変換膜508、上部電極507を形成する。以降の製造方法は、一般的な積層型固体撮像装置の製造方法と同様であるので、説明は省略する。次に、本実施の形態に係る固体撮像装置の駆動方法を、図6に示す高輝度被写体撮像時のタイミングチャートに沿って説明する。このタイミングチャートは、図2に示す固体撮像装置の動作を示すものである。したがって、制御信号の記号は、図2に示す制御信号と対応している。同図において、VRSTは、図2に示すリセットトランジスタ406のソースに印加するソース電圧、制御信号VSELECTは、図2に示す選択トランジスタ403のゲートに印加する電圧、リセット信号VRSTGは、図2に示すリセットトランジスタ406のゲートに印加する電圧、電圧VSIGは、図2に示す列信号線408の出力電圧、電圧VFDは、図2に示す電荷蓄積領域415の電圧である。また、図6に示す電圧VPUNCHは、パンチスルーの発生する電圧、電圧VBREAKは、トランジスタの耐圧を示す。図6に示すように、高輝度被写体の撮像時、リセットトランジスタ406のゲート電圧リセット信号VRSTGをOFFにしている間、電圧VFDは瞬時に増幅トランジスタ402の耐圧を越える。それを防止するため、本実施の形態に係る駆動方法では、図6の時刻T1~T3に示すように、リセットトランジスタ406がOFF、つまり、リセットトランジスタ406のゲート電極に印加されるゲート電圧リセット信号VRSTGがLOWの間、リセットトランジスタ406のソース電圧VRSTをHIGHに設定している。ソース電圧VRSTの電圧をHIGHに設定している間は、ソース、ドレイン間の電位差が小さくなるため、パンチスルーが発生する電圧が増加する。このとき、基板518またはウェル519に負の電圧を印加することでもパンチスルーが発生する電圧を増加させることが可能である。このときのソース電圧に印加する逆バイアスを調節し、パンチスルーにより制限される電荷蓄積領域の電圧を増幅トランジスタが飽和する電圧VSAT以上、且つリセットトランジスタ及び増幅トランジスタの耐圧である電圧VBREAK以下に設定することで、飽和信号量を減少させることなくトランジスタの損傷を防止することが可能となる。以下に、詳細な駆動方法を説明する。時刻T1において、選択トランジスタ403のゲート電極に制御信号VSELECTが印加され、選択トランジスタ403がONとなることによって、光電変換部401で生成され増幅トランジスタ読み出し用トランジスタ402のゲートに印加された信号電荷に応じた出力信号が列信号線読み出し線408に出力される。このとき、ソース電圧VRSTはHIGHに設定されており、電圧VFDはパンチスルーが発生する電圧までしか増加していない。その後、時刻T2において、リセットトランジスタ406のゲートに印加されるゲート電圧リセット信号VRSTGをHIGHにすることによって、リセットトランジスタ406をONとし、電荷蓄積領域415をソース電圧VRSTと同電位にする。その後、時刻T3においてソース電圧VRSTをLOWレベルに落とし、ソース電圧VRSTと同電位となる電荷蓄積領域415を初期化する。蓄積電荷信号の読み出し動作は、選択トランジスタ403がONとなり、画素が選択される時刻T1と当該画素の電荷蓄積領域415がリセットされる時刻T3の間でのサンプリング動作によって行われる。この信号読み出し動作終了後にゲート電圧リセット信号VRSTGの電圧をLOWに設定してON状態となったリセットトランジスタ406を、時刻T4においてOFF状態とし、制御信号VSELECTの電圧をLOWに設定して、選択トランジスタ403をOFFとする時刻T5までの間に初期状態電圧がサンプリングによって読み出される。このシーケンスで読み出された蓄積電荷信号と初期状態電圧は後段において、両者の差分が演算され、真の画像信号として出力されるものである。図7には、一例として、ドレイン領域とソース領域の間の距離が260nmであり、パンチスルー発生領域610の電荷の濃度が1×1017である時の電荷蓄積領域415の電圧VFDと電荷蓄積領域415から発生する電流密度IFDの関係を示す。電荷蓄積領域415の電圧VFDの増加に対して2.5V以下では電流はわずかしか流れず、2.5Vを越えたところで指数的に電流が大きくなり始めることが見て取れる。電荷蓄積領域415の電圧は、入射光の光電変換により発生する電流が、パンチスルーが発生したときにパンチスルーパスを介して流れる電流およびドレイン領域とソース領域の間のチャネルを流れる電流の和と等しくなる電圧までしか増加しない。そこで、パンチスルーの発生する電圧をトランジスタの耐圧以下に設計することで、電荷蓄積領域415の電圧の過大な上昇によるトランジスタの損傷の防止が可能となる。以上、本実施の形態に係る固体撮像装置は、パンチスルーパスの形成によりリセットトランジスタの性能を維持することができる。また、ソース領域とゲート領域との間に、伸長領域を介したパンチスルーが発生するので、高輝度被写体の撮像時に、電荷蓄積領域に高電圧が印加されることがなく、リセットトランジスタ及び増幅トランジスタが損傷せず、かつ、黒焼付き現象の発生しない固体撮像装置を提供することができる。実施の形態2次に、本発明の実施の形態2について説明する。図8は、本実施の形態における固体撮像装置301の1画素310の、リセットトランジスタの断面図である。以下、本実施の形態における固体撮像装置が、実施の形態1に示した固体撮像装置と異なる点について説明する。図8に示すように、本実施の形態では、パンチスルーパス708がソース領域706からのみ伸長している場合の構造を示している。その他の構成は、実施の形態1に示したリセットトランジスタの構成と同様である。ここで、パンチスルーパスが、本発明における第1伸長領域に相当する。パンチスルーパス708を形成することで、ドレイン領域707とソース領域706との間の最短距離は、チャネル領域よりも短くなる。そのため、リセットトランジスタが非動作状態のときにドレイン領域707に高電圧が印加されると、ソース領域706とドレイン領域707との間にはリセットトランジスタのチャネルではなく、パンチスルーパス708を経由して過剰な信号電荷が流れ出す。一例として、ドレイン耐圧8Vでありチャネル長400nmを持つリセットトランジスタ、及び、ゲート耐圧7Vの増幅トランジスタを用いると、電荷蓄積領域FD部を構成するドレイン領域707に印加可能な電圧は7Vとなる。そこで、パンチスルーパス708を形成し、ソース領域706から伸長して形成されたパンチスルーパス708とドレイン領域707との間の距離が200nmに減少すると、リセットトランジスタのドレイン領域707に印加される電圧が4V程度となったときに過剰な信号電荷がドレイン領域707からソース領域706側へパンチスルーパス708を介して排出され始め、それ以上の電圧上昇を抑制することが可能となる。すなわち、積層型固体撮像装置を用いて高輝度被写体を撮像した場合に、リセットトランジスタのドレイン電圧がリセットトランジスタのドレイン耐圧、または増幅トランジスタのゲート耐圧を越えることを防止することが可能となる。これにより、積層型撮像装置特有の課題となる焼付き現象を回避することが可能となる。また、ソース領域706側にのみパンチスルーパス708を形成するため、ドレイン領域707の電荷蓄積領域を大きく形成する必要が無くなるため、電荷蓄積領域の持つ容量を小さく抑制することが可能となる。それにより、パンチスルーパスを形成することによる感度の低下を抑えることが可能となる。以下、本実施の形態の固体撮像装置の製造方法について図9A~図9Dに示す断面図に沿って概略を説明する。図9A~図9Dに示す断面図は、1画素に含まれるリセットトランジスタのみ図示している。まず、図9Aに示すように、半導体基板上に素子分離領域図3のSTI領域520参照によって分離された領域に、熱処理によりゲート酸化膜705を形成し、その上部にCVD法またはスパッタ法によりゲート電極704を形成する。ゲート電極704のパターニングは、フォトリソグラフィ法及びドライエッチング法を用いて行う。なお、パンチスルーの発生する電位がトランジスタの耐圧よりも高い場合は、ソース領域706及びドレイン領域707のパンチスルー発生領域710に、イオン注入法を用いてP-領域を形成する工程を導入してもよい。続いて、図9Bに示すように、イオン注入法によりソース領域706及びドレイン領域707を、リセットトランジスタのゲート電極704に対して自己整合的に形成する。つまり、ソース領域706及びドレイン領域707を、ゲート電極704をマスクとしてイオン注入することにより形成する。続いて、図9Cに示すように、画素回路に用いるリセットトランジスタについてはイオン注入法によりパンチスルーパス708を形成する。このとき、注入のTILT角度を大きく、例えば、20~45度に設定することで、パンチスルーパス708をゲート酸化膜705の下に形成することが可能となる。注入後は熱処理を行い、不純物の活性化を行う。続いて、図9Dに示すように、CVD法またはスパッタ法を用いて絶縁膜の成膜後、フォトリソグラフィ法とドライエッチング法を用いてコンタクトホールを形成し、導電性材料を埋め込むことでコンタクトプラグ701、702及び703を形成する。続いて、図3に示したように、配線層514、下部電極511、光電変換膜508、上部電極507を形成する。以降の製造方法は、一般的な積層型固体撮像装置の製造方法と同様であるので、説明は省略する。なお、本実施の形態にかかる固体撮像装置の駆動方法は、図6に示した実施の形態1に係る固体撮像装置の駆動方法と同様であるため、説明を省略する。以上、本実施の形態に係る固体撮像装置は、ソース領域側にのみパンチスルーパスを形成するので、リセットトランジスタのトランジスタとしての機能を維持しつつ電荷蓄積領域に高電圧が印加されることを防ぎ、電荷蓄積領域と電気的に接続されたリセットトランジスタ及び増幅トランジスタの損傷を防止可能であるとともに、電荷蓄積領域を小さく形成することで容量を低減し、感度を高めることができる。実施の形態3次に、本発明の実施の形態3について説明する。図10は本実施の形態における固体撮像装置の1画素のうち、リセットトランジスタの断面図である。以下、本実施の形態における固体撮像装置が、実施の形態1に示した固体撮像装置と異なる点について説明する。図10に示すように、本実施の形態では、パンチスルーパス808がソース領域806から伸長し、電荷蓄積領域FD部を構成するドレイン領域807の下方まで形成されている場合の構造を示している。その他の構成は、実施の形態1に示したリセットトランジスタの構成と同様である。ここで、パンチスルーパスが、本発明における第1伸長領域に相当する。パンチスルーパス808を形成することで、ドレイン領域807とソース領域806との間の最短距離は、チャネル領域よりも短くなる。そのため、リセットトランジスタが非動作状態のときにドレイン領域807に高電圧が印加されると、ソース領域806とドレイン領域807との間にはリセットトランジスタのチャネルではなく、パンチスルーパス808を経由して過剰な信号電荷が流れ出す。一例として、ドレイン耐圧8Vでありチャネル長400nmを持つリセットトランジスタ、及び、ゲート耐圧7Vの増幅トランジスタを用いると、電荷蓄積領域を構成するドレイン領域807に印加可能な電圧は7Vとなる。そこで、パンチスルーパス808を形成し、ソース領域806から伸長してドレイン領域807の下方まで形成されたパンチスルーパス708とドレイン領域807との間の距離が200nmに減少すると、リセットトランジスタのドレイン領域807に印加される電圧が4V程度となったときに過剰な信号電荷がドレイン領域807からソース領域806側へパンチスルーパス808を介して排出され始め、それ以上の電圧上昇を抑制することが可能となる。すなわち、積層型固体撮像装置を用いて高輝度被写体を撮像した場合に、リセットトランジスタのドレイン電圧がリセットトランジスタのドレイン耐圧、または増幅トランジスタのゲート耐圧を越えることを防止することが可能となる。これにより、積層型撮像装置特有の課題となる焼付き現象を回避することが可能となる。また、ソース領域806側にのみパンチスルーパス808を形成するため、ドレイン領域807の電荷蓄積領域を深く形成する必要が無くなるため、電荷蓄積領域の持つ容量を小さく抑制することが可能となる。それにより、パンチスルーパスを形成することによる感度の低下を抑えることが可能となる。以下、本実施の形態の固体撮像装置の製造方法について図11A~図11Dに示す断面図に沿って概略を説明する。図11A~図11Dに示す断面図は、1画素に含まれるリセットトランジスタのみ図示している。まず、図11Aに示すように、画素回路に用いるリセットトランジスタのソース、ドレイン、ゲートの下方にイオン注入法によりパンチスルーパス808を形成する。続いて、図11Bに示すように、半導体基板上に素子分離領域図3のSTI領域520参照によって分離された領域に、熱処理によりゲート酸化膜805を形成し、その上部にCVD法またはスパッタ法によりゲート電極804を形成する。ゲート電極804のパターニングは、フォトリソグラフィ法及びドライエッチング法を用いて行う。なお、パンチスルーの発生する電位がトランジスタの耐圧よりも高い場合は、ソース領域806及びドレイン領域807のパンチスルー発生領域810に、イオン注入法を用いてP-領域を形成する工程を導入してもよい。続いて、図11Cに示すように、イオン注入法によりソース領域806及びドレイン領域807を、リセットトランジスタのゲート電極804に対して自己整合的に形成する。つまり、ソース領域806及びドレイン領域807を、ゲート電極804をマスクとしてイオン注入することにより形成する。このとき、リセットトランジスタのドレイン領域807を形成する時の注入エネルギーは、リセットトランジスタのソース領域806を形成するときの注入エネルギーよりも小さくする。これにより、ドレイン領域807は、ソース領域806よりも小さく形成される。ここで、ドレイン領域807がパンチスルーパス808と直接接続しないように注入エネルギーを設定する。注入後は熱処理を行い、不純物の活性化を行う。続いて、図11Dに示すように、CVD法またはスパッタ法を用いて絶縁膜の成膜後、フォトリソグラフィ法とドライエッチング法を用いてコンタクトホールを形成し、導電性材料を埋め込むことでコンタクトプラグ801、802及び803を形成する。続いて、図3に示したように、配線層514、下部電極511、光電変換膜508、上部電極507を形成するが、以降の製造方法は、一般的な積層型固体撮像装置の製造方法と同様であるので、説明は省略する。なお、本実施の形態に係る固体撮像装置の駆動方法は、図6に示した実施の形態1に係る固体撮像装置の駆動方法と同様であるため、説明を省略する。以上、本実施の形態に係る固体撮像装置は、ソース領域からドレイン領域の下方までパンチスルーパスを形成するので、リセットトランジスタのトランジスタとしての機能を維持しつつ電荷蓄積領域に高電圧が印加されることを防ぎ、電荷蓄積領域と電気的に接続されたリセットトランジスタ及び増幅トランジスタの損傷を防止することができるとともに、電荷蓄積領域を小さく形成することで容量を低減し、感度を高めることができる。なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。例えば、画素アレイに配置される画素の個数や配置は、適宜変更してもよい。また、トランジスタ、及び不純物領域等のN型及びP型、印加電圧の正負等は、本発明を具体的に説明するために例示するものであり、これらを反転し、同等の結果を得ることも可能である。また、上記説明における半導体基板を、半導体基板に形成されているウェル例えば、図3におけるウェル519と置き換えてもよい。また、本発明に係る固体撮像装置には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置を備えた各種デバイスなども本発明に含まれる。例えば、本発明に係る固体撮像装置を備えたムービーカメラも本発明に含まれる。