第一導電型の基板と、前記基板に設けられた、平面視で四角形である第二導電型のウェルと、前記ウェルの上部に設けられ、前記ウェルとの間に空乏層が発生する電圧が印加される第一導電型拡散層と、前記空乏層と、前記ウェルの上部で前記ウェルの第一の隅に設けられた第一の第二導電型拡散層と、前記ウェルの上部でウェルの、前記第一の隅の隣となる第二の隅に設けられた第二の第二導電型拡散層と、前記ウェルの上部で前記ウェルの、前記第二の隅と対角線上で対面する第三の隅に設けられた第三の第二導電型拡散層と、前記ウェルの上部で前記ウェルの、前記第一の隅と対角線上で対面する第四の隅に設けられた第四の第二導電型拡散層と、を備えたホール素子。前記ウェルは、平面視で正方形である請求項1記載のホール素子。前記ウェルは、平面視で上下および左右に対称となっている請求項1記載のホール素子。ここで、従来の技術では、ホール素子30での電流経路は、P型基板37の最表面であるN型ウェル36の表面にできる。このN型ウェル36の表面は、ホール素子30の製造プロセスで、洗浄や洗浄時に付着したゴミ等の影響を受けている。つまり、ホール素子30での電流経路は、洗浄やゴミ等の影響を受けてしまう。よって、ホール素子30の特性が、ばらついてしまう。本発明は、上記課題に鑑みてなされ、特性ばらつきの少ないホール素子を提供する。本発明は、上記課題を解決するため、第一導電型基板と、前記第一導電型基板に設けられた第二導電型ウェルと、前記第二導電型ウェルの上部に設けられ、前記第二導電型ウェルとの間に空乏層が発生する電圧が印加される第一導電型拡散層と、前記空乏層と、前記第二導電型ウェルの上部で前記第二導電型ウェルの平面図での縁に設けられた第一の第二導電型拡散層と、前記第二導電型ウェルの上部で前記第二導電型ウェルの平面図での縁に設けられた第二の第二導電型拡散層と、前記第二導電型ウェルの上部で前記第二導電型ウェルの平面図での縁に設けられ、前記第二の第二導電型拡散層と対面する第三の第二導電型拡散層と、前記第二導電型ウェルの上部で前記第二導電型ウェルの平面図での縁に設けられ、前記第一の第二導電型拡散層と対面する第四の第二導電型拡散層と、を備えることを特徴とするホール素子を提供する。本発明によれば、ホール素子での電流経路は、第一導電型基板の最表面である第二導電型ウェルの表面に発生せず、第一導電型拡散層と第一導電型拡散層の下の第二導電型ウェルとの間に発生する空乏層の下に形成される。よって、ホール素子での電流経路は、ホール素子の製造プロセスでの洗浄やゴミ等の影響を受けない。よって、ホール素子の特性は、ばらつきにくくなる。以下、本発明の実施形態について図面を参照して説明する。まず、ホール素子の構造について説明する。図1はホール素子を示す図であり、Aはホール素子の平面図であり、Bはホール素子の平面図におけるYY断面図であり、Cはホール素子の平面図におけるZZ断面図である。P型基板7の表面近傍に、基板表面上方から見る平面視に置いて正方形のN型ウェル6を設ける。図1のAのホール素子10の四隅以外の、N型ウェル6の上部にP型拡散層5を設ける。図1のAのホール素子10の四隅には、N型ウェル6の上部に、N型拡散層1~4を設ける。ここで、N型拡散層1~4をN型ウェル6の四隅にそれぞれ設ける。N型拡散層1とN型拡散層4とは対面し、N型拡散層2とN型拡散層3とは対面する。次に、ホール素子10の動作について説明する。図2は、ホール素子の回路接続を例示する図である。電源21の正極端子は、N型拡散層2に接続される。電源21の負極端子は、P型拡散層5及びN型拡散層3に接続される。電圧計22は、N型拡散層1とN型拡散層4との間に接続される。ここで、電源21の負極端子はP型拡散層5に接続されるので、P型拡散層5とP型拡散層5の下のN型ウェル6との間に空乏層が発生する。つまり、電源21は、P型拡散層5とP型拡散層5の下のN型ウェル6との間に空乏層が発生する電圧を、P型拡散層5に印加している。また、ホール素子10では、電源21からN型拡散層2とN型拡散層3との間に電源電圧が印加される。この電源電圧に応じてN型拡散層2からN型拡散層3に電流が流れる。この電流は、P型拡散層5とP型拡散層5の下のN型ウェル6との間に発生する空乏層の下を流れている。この時、ホール素子10の平面に対して垂直に磁界が印加されると、電流及び磁界の双方に対して垂直にホール電圧が発生する。つまり、N型拡散層1とN型拡散層4との間にホール電圧が発生する。このホール電圧を電圧計22によって測定する。なお、オペアンプとコンパレータと基準電圧生成回路とを、電圧計22の替りに設けても良い。この時、オペアンプは、ホール電圧を増幅する。基準電圧生成回路は、基準電圧を生成する。コンパレータは、増幅後のホール電圧と基準電圧とを比較する。増幅後のホール電圧が基準電圧よりも高いと、コンパレータの出力論理はハイレベルになり、低いと、ローレベルになる。また、上記の場合に、N型拡散層2とN型拡散層3との間に電源電圧が印加され、N型拡散層1とN型拡散層4との間にホール電圧が発生する第一期間と、N型拡散層1とN型拡散層4との間に電源電圧が印加され、N型拡散層2とN型拡散層3との間にホール電圧が発生する第二期間と、を設けても良い。ここで、ホール素子10は平面的に上下および左右に対称になっているが、第一期間及び第二期間のホール電圧は僅かに一致しない。つまり、ホール素子10はオフセット電圧を有する。そこで、サンプルホールド回路の使用し、第一期間及び第二期間のホール電圧が平均化することにより、スピニングカレント法を用いてホール電圧のオフセット電圧をキャンセルすることができる。