光電変換によりアナログ信号を出力する複数の画素が2次元行列状に配列された画素領域と、前記画素領域の列毎に設けられ、同一の前記列に設けられた複数の前記画素に共通に接続される出力線と、ランプ状に変化する参照ランプ電圧を生成する参照ランプ生成回路と、前記参照ランプ電圧と前記出力線のアナログ電圧とを比較する比較器と、前記比較器の比較開始後に前記比較器の出力信号が反転するまでの時間をデジタル値としてカウントするカウンタ部とを有し、前記参照ランプ生成回路は参照ランプ電圧をオフセット電圧に設定し、その後、前記比較器の入力端子がリセットされ、その後、前記参照ランプ生成回路は、前記参照ランプ電圧を前記オフセット電圧からランプ開始電圧にリセットし、その後、前記参照ランプ生成回路は、前記ランプ開始電圧からランプ状の参照ランプ電圧を生成し、前記比較器は前記比較を開始することを特徴とする固体撮像装置。前記参照ランプ生成回路は、前記比較器の入力端子のリセット前に、前記参照ランプ電圧を前記ランプ開始電圧から前記オフセット電圧に設定することを特徴とする請求項1記載の固体撮像装置。前記参照ランプ生成回路は、前記比較器の入力端子のリセット前に、前記参照ランプ電圧をランプ終了電圧から前記オフセット電圧に設定することを特徴とする請求項1記載の固体撮像装置。前記参照ランプ生成回路は、前記オフセット電圧を保持するための容量を有することを特徴とする請求項1~3のいずれか1項に記載の固体撮像装置。前記参照ランプ生成回路は、第1の電流源と、前記第1の電流源からの電荷を蓄積する容量と、前記第1の電流源及び前記容量の間に設けられる第1のスイッチと、前記容量に蓄積された電荷を放電させるための第2のスイッチとを有することを特徴とする請求項1~3のいずれか1項に記載の固体撮像装置。前記参照ランプ生成回路は、前記第2のスイッチに直列に接続される第2の電流源を有することを特徴とする請求項5記載の固体撮像装置。前記ランプ開始電圧は、グランド電圧又は電源電圧であることを特徴とする請求項1~6のいずれか1項に記載の固体撮像装置。光電変換によりアナログ信号を出力する複数の画素が2次元行列状に配列された画素領域と、前記画素領域の列毎に設けられ、同一の前記列に設けられた複数の前記画素に共通に接続される出力線と、ランプ状に変化する参照ランプ電圧を生成する参照ランプ生成回路と、前記参照ランプ電圧と前記出力線のアナログ電圧とを比較する比較器と、前記比較器の比較開始後に前記比較器の出力信号が反転するまでの時間をデジタル値としてカウントするカウンタ部とを有する固体撮像装置の駆動方法であって、参照ランプ電圧をオフセット電圧に設定するステップと、前記比較器の入力端子をリセットするステップと、前記参照ランプ電圧を前記オフセット電圧からランプ開始電圧にリセットし、その後、前記ランプ開始電圧からランプ状の参照ランプ電圧を生成するステップと、前記比較器により前記比較を開始するステップとを有することを特徴とする固体撮像装置の駆動方法。しかしながら、特許文献1では、リセット後に差動比較器の参照ランプ信号を所定の電圧に変更するオフセット用電流源アレイが、AD変換時にアナログ信号との比較に供されるスロープ用電流源アレイとは別に必要となり、回路規模が大きくなる課題がある。また、参照ランプ信号の開始電圧はオフセット用電流源アレイで変更された電圧から開始されるため、オフセット用電流源アレイのノイズや電圧変動が各列共通のノイズとして現れることがある。本発明の目的は、簡単な回路構成で参照ランプ電圧に対してオフセット電圧を付加することができる固体撮像装置及びその駆動方法を提供することである。本発明の固体撮像装置は、光電変換によりアナログ信号を出力する複数の画素が2次元行列状に配列された画素領域と、前記画素領域の列毎に設けられ、同一の前記列に設けられた複数の前記画素に共通に接続される出力線と、ランプ状に変化する参照ランプ電圧を生成する参照ランプ生成回路と、前記参照ランプ電圧と前記出力線のアナログ電圧とを比較する比較器と、前記比較器の比較開始後に前記比較器の出力信号が反転するまでの時間をデジタル値としてカウントするカウンタ部とを有し、前記参照ランプ生成回路は参照ランプ電圧をオフセット電圧に設定し、その後、前記比較器の入力端子がリセットされ、その後、前記参照ランプ生成回路は、前記参照ランプ電圧を前記オフセット電圧からランプ開始電圧にリセットし、その後、前記参照ランプ生成回路は、前記ランプ開始電圧からランプ状の参照ランプ電圧を生成し、前記比較器は前記比較を開始することを特徴とする。簡単な回路構成で参照ランプ電圧に対してオフセット電圧を付加することができるので、回路規模の増大を防止し、適正電圧範囲でランプ状に変化する参照ランプ電圧との比較を行うことができる。また、安定したランプ開始電圧から参照ランプ電圧を生成することができるので、各列共通のノイズの増加を防止することができる。第1の実施形態図1は、本発明の第1の実施形態による固体撮像装置の構成例を示すブロック図である。画素領域10は、2次元行列状に配列された複数の画素11を有する。複数の画素11は、フォトダイオード等の光電変換手段とトランジスタとを有し、光電変換によりアナログ信号を出力する。画素11は、行毎に垂直走査回路12に接続され、垂直走査回路12からの制御信号により受光量に応じたアナログ信号を出力する。垂直出力線13は、複数の画素11の列毎に設けられ、同一の列に設けられた複数の画素11に共通に接続される。画素11から出力されたアナログ信号は、列毎に共通の垂直出力線13に出力される。垂直出力線13は、複数の画素11の列毎に配置されたアナログ信号処理部14に接続される。アナログ処理部14は、入力されたアナログ信号に対してCDS相関二重サンプリングや増幅等の処理を行う。アナログ信号処理部14は、単なるバッファ回路でもよいし、あるいはバッファ回路はなくてもよい。バッファ回路がない場合、CDS処理は比較器15の入力部で行われる。アナログ信号処理部14の出力端子は、比較器15の入力端子の一端に接続される。比較器15の入力端子のもう一端は、参照ランプ信号線16を介して参照ランプ生成回路17に接続される。参照ランプ生成回路17は、ランプ状に変化する参照ランプ電圧を生成する。比較器15は、参照ランプ生成回路17により生成される参照ランプ電圧と、アナログ処理部14を介して垂直出力線13から入力されるアナログ電圧とを比較する。比較器15の出力端子は、メモリ19に接続される。メモリ19は、比較器15の出力信号が反転した時点でのカウンタ18の値を保持する。カウンタ部は、カウンタ18及びメモリ19を有し、比較器15の比較開始後に比較器15の出力信号が反転するまでの時間をデジタル値としてカウントする。メモリ19に保持された値は、水平走査回路20の制御信号により水平転送線21に出力される。垂直走査回路12、参照ランプ生成回路17、カウンタ18、水平走査回路20は、それぞれタイミング制御回路22によって制御される。図2は、図1の比較器15の具体的な回路の一例を示す図である。比較器15は、差動構成の比較器である。以下、PチャネルMOS電界効果トランジスタをPMOSといい、NチャネルMOS電界効果トランジスタをNMOSという。PMOS31は、ゲートがバイアス電位Vbiasのノードに接続され、ソースが電源電圧Vddのノードに接続されたソース接地の電流源である。PMOS31のドレインは、PMOS32及び33のソースに接続される。PMOS32及び33のドレインは、それぞれNMOS34及び35のドレインに接続される。NMOS34及び35は、ソースが共通のグランド電圧ノードに接続され、ゲートがNMOS34のドレインに接続される。PMOS32及び33のゲートは、それぞれ容量38及び39に接続される。容量38及び39のもう一方の端子は比較器15の入力端子として、それぞれアナログ処理部14の出力端子及び参照ランプ生成回路17の出力端子と接続される。電圧Vxは図1のアナログ処理部14の出力電圧、電圧Vrampは参照ランプ生成回路17の出力電圧である。PMOS32及び33のゲート及びドレインは、それぞれNMOS36及び37のソース及びドレインに接続される。NMOS36及び37のゲートは、リセットパルス信号RESETのノードに接続される。リセットパルス信号RESETのハイレベルパルスが入力されると、NMOS36及び37はPMOS32及び33のゲート-ドレイン間を短絡し、比較器15の入力端子の電圧をリセットする。この動作により、PMOS32及び33のそれぞれのゲート電圧のオフセット成分はキャンセルされ、両ゲート電圧はほぼ同電圧となる。出力端子OUTは、NMOS35のドレインに接続される。図3は、図1の参照ランプ生成回路17の一例を示す図である。図3で示される参照ランプ生成回路17は一例であり、参照ランプ生成回路17はこれに限定されない。参照ランプ電圧Vrampの基準電圧部が、参照ランプ電圧Vrampが時間変化する途中で生成される回路構成であれば良い。端子RAMPは、参照ランプ生成回路17の出力端子であり、その電圧はVrampである。第1の電流源41は、電源電圧Vddのノードに接続され、定電流を発生している。第1のスイッチ42は、第1の電流源41と参照ランプ電圧Vrampの端子参照ランプ信号線16RAMPの間に接続され、第1の電流源41及び容量44の間に設けられる。参照ランプ電圧Vrampの端子RAMPとグランド電圧ノードの間には、容量44及び第2のスイッチ43が並列に接続される。容量44は、第1の電流源41からの電荷を蓄積する。第2のスイッチ43は、容量44に蓄積された電荷を放電させる。容量44は、参照ランプ生成回路17内にあってもよいし、各列に配置されてもよい。信号Ron及びRresは、それぞれ第1のスイッチ42及び第2のスイッチ43を制御する信号であり、ハイレベルの時にスイッチをオンにし、ローレベルの時にスイッチをオフにする。参照ランプ電圧Vrampの生成開始時に信号Ronがハイレベルになり、第1のスイッチ42がオンすると、第1の電流源41から容量44に電荷が蓄積され、参照ランプ電圧Vrampが生成される。信号Ronがローレベルになり、第1のスイッチ42がオフになると、オフ時の参照ランプ信号線16の電圧Vrampが保持され、参照ランプ電圧Vrampの基準電圧部となる。信号Rresがハイレベルになり、第2のスイッチ43がオンになると、参照ランプ信号線16の電圧Vrampはグランド電圧にリセットされる。本実施形態では、第2のスイッチ43及び容量44の接続先をグランド電圧ノードとしたが、安定した電位であればこれに限らない。この様に、第1の電流源41と容量44の間に第1のスイッチ42を設けると言う簡単な回路構成によって、容易に参照ランプ電圧Vrampにオフセット用の基準信号部を生成出来る。また、比較器15への入力信号が負の特性であれば、参照ランプ電圧Vrampも下降する特性となる。この場合は、図3の回路は、電源電圧Vddとグランド電圧を入れ替えて設計すれば良い。図4は、本発明の第1の実施形態による固体撮像装置の駆動方法を示す図である。信号RESETは、図1のタイミング制御回路22により生成される比較器15のリセット信号である。信号Ron及びRresは、図3の参照ランプ生成回路17の制御信号である。電圧Vrampは参照ランプ信号線16の電圧であり、電圧Vxはアナログ処理部14が出力するアナログ信号電圧である。電圧Vramp及びVxは、それぞれ比較器15に入力される。カウント値はカウンタ18の出力値であり、メモリ値はメモリ19に保持される値である。本実施形態では、電圧Vxが画素11のリセット電圧Vpresである間の時刻t1で、参照ランプ生成回路17の信号Ronをハイレベルにして、電圧Vrampをランプ状に変化させる。その後、電圧Vrampがランプ動作の途中電位である電圧Vrresになる時刻t2で、信号Ronをローレベルにし、第1のスイッチ42をオフにすることで、電圧Vrampをオフセット電圧Vrresに維持する。容量44は、オフセット電圧Vrresを保持する。その後、時刻t3で、信号RESETをハイレベルにし、NMOS36及び37をオンにし、比較器15のリセット動作を行う。つまり、比較器15は、Vramp-Vrres=Vx-Vpresのときに反転動作が行われるように設定される。ここで、時刻t1から時刻t2までの期間で、比較器15のリセット動作時にPMOS32及び33のそれぞれのゲート電圧にばらつきが残った場合でも、比較器15が比較動作中に反転動作するような電圧Vrresとなるように設定される。時刻t4では、信号RESETをローレベルに戻して比較器15のリセット動作を終える。時刻t5では、参照ランプ生成回路17の信号Rresをハイレベルにして参照ランプ信号線16の電圧Vrampをグランド電圧GNDにリセットする。その後、時刻t6で、信号Rresをローレベルに戻す。電圧Vxが画素11の入射光に応じた出力電圧に変化した後の時刻t7で、再び参照ランプ生成回路17の信号Ronをハイレベルにし、電圧Vrampをランプ状に変化させると共に、カウンタ18のカウント動作を開始させる。時刻t8のとき、Vramp-Vrres=Vx-Vpres=Vsig信号成分電圧となり、比較器15が反転動作して出力信号を出力する。メモリ19は、比較器15の出力信号を入力し、時刻t8でのカウント値を保持する。メモリ値は、VsigVrresをアナログからデジタルに変換した値となり、オフセット成分Vrresを減算することにより、電圧Vsigをアナログからデジタルに変換した結果を得る。その後、時刻t9で、信号Ronをローレベルにし、信号Rresをハイレベルにすることにより、参照ランプ電圧Vrampはグランド電圧GNDにリセットされ、カウント値もリセットされる。以上のように、時刻t1~t2では、参照ランプ生成回路17は、参照ランプ電圧Vrampをランプ開始電圧グランド電圧GNDからオフセット電圧Vrresに設定する。その後、時刻t3~t4では、比較器15の入力端子がリセットされる。その後、時刻t5~t6では、参照ランプ生成回路17は、参照ランプ電圧Vrampをオフセット電圧Vrresからランプ開始電圧グランド電圧GNDにリセットする。その後、時刻t7~t9では、参照ランプ生成回路17はランプ開始電圧グランド電圧GNDからランプ終了電圧までのランプ状の参照ランプ電圧Vrampを生成し、比較器15は比較を開始する。これにより、比較器15のリセット電圧において、PMOS33のゲートのリセット電圧にオフセット電圧Vrresを付加することができる。これによって、電圧変更手段を用いることによる回路規模の増大を防ぐと共に、参照ランプ信号を電圧変更手段によらない安定した電位から開始させることが可能で、各列共通のノイズの増加を防ぐことができる。特に、参照ランプ電圧Vrampのランプ開始電圧をグランド電圧GNDにすることで、常に変動やノイズの少ない安定した電位からランプ動作を開始することが可能で、各列共通のノイズを減らすことができる。ランプ開始電圧は、グランド電圧GNDに限定されず、電源電圧Vddでも同様の効果が得られる。また、AD変換のゲインを変更するために参照ランプ電圧Vrampの傾きを変更しても、リセット電圧Vrresの再調整操作が不要になる。比較器15のリセット電圧Vrresが特定の電圧であると、アナログ信号電圧Vxが電圧Vpresの時の変換値は参照ランプ信号の傾きによって変化してしまう。さらに、ランプの傾きを小さくした場合には、電圧Vsigのレンジが小さくなる。このため、参照ランプ電圧Vrampの傾きを変更した場合には、比較器15のリセット電圧Vrresも再度調整する必要がある。しかし、参照ランプ生成回路17を用いて電圧Vrresを生成することで、参照ランプ電圧Vrampの傾きの変化に従って電圧Vrresも変化し、アナログ電圧Vxが電圧Vpresの時の変換値は常に一定の値となるため電圧Vrresの調整は不要となる。第2の実施形態本発明の第2の実施形態による固体撮像装置の構成と比較器15の例は、第1の実施形態と同じである。以下、第2の実施形態が第1の実施形態と異なる点を説明する。図5は、本発明の第2の実施形態による参照ランプ生成回路17図1の一例を示す図である。図5の回路は、図3の回路に対して、容量44から電荷を引く第2の電流源45を追加したものである。第2の電流源45は、参照ランプ電圧Vrampの端子RAMP及びグランド電圧ノード間において、第2のスイッチ43に直列に接続される。第2の実施形態では、この第2の電流源45は、容量44から一定の割合で電荷を引くために付加しているが、容量44から電荷を引いて参照ランプ電圧Vrampをランプ開始電圧グランド電圧GNDまで遷移させることができればこの限りではない。図6は、本発明の第2の実施形態による固体撮像装置の駆動方法を示す図である。参照ランプ電圧Vrampがランプ終了電圧にある状態の時刻t9で、信号Rresをハイレベルにして、第2のスイッチ43をオンにし、参照ランプ電圧Vrampのリセットを開始する。完全にリセットが終了する前の電圧Vrampが電圧Vrresとなる時刻t10で、信号Rresをローレベルにして、第2のスイッチ43をオフにし、一度リセット動作を停止する。その後、電圧Vxが画素11のリセット信号電圧Vpresである間の時刻t11において、信号RESETをハイレベルにし、NMOS36及び37をオンにし、比較器15のリセット動作を行う。つまり、比較器15は、Vramp-Vrres=Vx-Vpresのときに反転動作が行われるように設定される。時刻t12では、信号RESETをローレベルに戻し、比較器15のリセット動作を終わらせる。時刻t13では、再び信号Rresをハイレベルにして、完全に参照ランプ電圧Vrampをグランド電圧GNDにリセットさせる。電圧Vxが画素11の入射光に応じた出力電圧に変化した後の時刻t14では、参照ランプ生成回路17の信号Ronをハイレベルにし、第1のスイッチ42をオンにし、電圧Vrampをランプ状に変化させると共に、カウンタ18のカウント動作を開始させる。時刻t15のとき、Vramp-Vrres=Vx-Vpres=Vsig信号成分電圧となり、比較器15が反転動作して出力信号を出力する。メモリ19は、比較器15の出力信号を入力し、時刻t15でのカウント値を保持する。メモリ値は、VsigVrresをアナログからデジタルに変換した値となり、オフセット成分Vrresを減算することにより、電圧Vsigをアナログからデジタルに変換した結果を得る。その後、時刻t16で、信号Ronをローレベルにし、信号Rresをハイレベルにすることにより、参照ランプ電圧Vrampは電位Vrresにリセットされ、カウント値もリセットされる。以上のように、時刻t9~t10では、参照ランプ生成回路17は、時刻11~t12の比較器15の入力端子のリセット前に、参照ランプ電圧Vrampをランプ終了電圧からオフセット電圧Vrresに設定する。第2の実施形態は、第1の実施形態と同様に、電圧変更手段を用いずに、比較器15のリセット電圧において、PMOS33のゲートのリセット電圧にオフセット電圧Vrresを付加することができる。これにより、電圧変更手段を用いることによる回路規模の増大を防ぐと共に、参照ランプ信号を電圧変更手段によらない安定した電位から開始させることが可能で、各列共通のノイズの増加を防ぐことができる。また、第1の実施形態及び第2の実施形態は、共に画素11の出力信号を1度だけAD変換しているが、その限りではない。例えば、画素11のリセット信号をAD変換し、その後、入射光に応じた画素11の信号をAD変換し、2回のAD変換の差を出力するCDS相関二重サンプリング処理をしてもよい。第1及び第2の実施形態によれば、簡単な回路構成で参照ランプ電圧に対してオフセット電圧を付加することができるので、回路規模の増大を防止し、適正電圧範囲でランプ状に変化する参照ランプ電圧との比較を行うことができる。また、安定したランプ開始電圧から参照ランプ電圧を生成することができるので、各列共通のノイズの増加を防止することができる。なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。