情報処理端末と、前記情報処理端末に接続可能な送受信装置とを具備し、前記送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備え、前記送受信装置が前記情報処理端末に接続されているときに、前記送受信処理部は、ネットワークからの受信変調波信号を前記復調部に出力し、前記復調部は、前記送受信処理部からの前記受信変調波信号を受信アナログベースバンド信号に変換し、前記ベースバンド処理部は、第1インターフェースを備え、前記受信アナログベースバンド信号を受信デジタル信号に変換して前記第1インターフェースを経て前記情報処理端末に出力し、前記情報処理端末は、前記ベースバンド処理部から前記受信デジタル信号を受信する第2インターフェースを備え、前記ベースバンド処理部と前記第1インターフェースと前記情報処理端末と前記第2インターフェースとは、同一のクロックに基づいて動作し、前記受信デジタル信号は、受信データを含む情報処理端末システム。請求項1に記載の情報処理端末システムにおいて、前記ベースバンド処理部は、前記受信アナログベースバンド信号を前記受信デジタル信号としての受信デジタルベースバンド信号に変換して前記第1インターフェースを経て前記情報処理端末に出力し、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを経て入力された前記受信デジタルベースバンド信号を前記受信データに変換する情報処理端末システム。請求項2に記載の情報処理端末システムにおいて、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して入力される前記受信デジタルベースバンド信号を前記受信データに変換する制御部を備え、前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記制御部とに出力する情報処理端末システム。請求項2に記載の情報処理端末システムにおいて、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して入力される前記受信デジタルベースバンド信号を前記受信データに変換する制御部と、第1のクロック発生器とを備え、前記送受信装置は、更に、第2のクロック発生器を備え、前記第2のクロック発生器は、自走発振により第1のクロックを生成して前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記第1のクロック発生器とに出力し、前記第1のクロック発生器は、第2のクロック発生器からの前記第1のクロックを1次クロックとして入力し、前記1次クロックに基づいた2次クロックを生成して第2のクロックとして前記制御部に出力し、前記1次クロックが入力されない場合、自走発振により前記2次クロックを生成して前記クロックとして前記制御部に出力する情報処理端末システム。請求項2に記載の情報処理端末システムにおいて、前記送受信装置は、クロック発生器を備え、前記クロック発生器は、自走発振により前記クロックを生成して前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記制御部とに出力し、前記ベースバンド処理部は、前記クロックに基づいたサンプリング周波数でサンプリングすることにより前記受信アナログベースバンド信号を前記受信デジタルベースバンド信号に変換し、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して入力されるサンプリングにより変換された前記受信デジタルベースバンド信号から前記受信データを判別する制御部を備える情報処理端末システム。請求項2に記載の情報処理端末システムにおいて、前記情報処理端末は、制御部と、クロック発生器とを備え、前記クロック発生器は、自走発振により前記クロックを生成して前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記制御部とに出力し、前記ベースバンド処理部は、前記クロックに基づいたサンプリング周波数でサンプリングすることにより前記受信アナログベースバンド信号を前記受信デジタルベースバンド信号に変換し、前記制御部は、前記ベースバンド処理部から前記第2インターフェースを介して入力される、サンプリングにより変換された前記受信デジタルベースバンド信号から前記受信データを判別する情報処理端末システム。請求項2に記載の情報処理端末システムにおいて、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して入力される前記受信デジタルベースバンド信号を前記受信データに変換する制御部を備え、前記送受信装置は、更に、クロック発生器を備え、前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロック発生器に出力し、前記クロック発生器は、前記復調部からの前記受信シンボルクロックに基づいて2次受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記制御部とに出力し、前記2次受信シンボルクロックは、前記受信シンボルクロックに基づき、前記受信シンボルクロックの周波数とは異なる周波数を有する情報処理端末システム。請求項2に記載の情報処理端末システムにおいて、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して入力される前記受信デジタルベースバンド信号を前記受信データに変換する制御部と、クロック発生器とを備え、前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記クロック発生器とに出力し、前記クロック発生器は、前記復調部からの前記受信シンボルクロックを1次クロックとして入力し、前記1次クロックに基づいた2次クロックを生成して前記クロックとして前記制御部に出力し、前記1次クロックが入力されない場合、自走発振により前記2次クロックを生成して前記クロックとして前記制御部に出力する情報処理端末システム。請求項2に記載の情報処理端末システムにおいて、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して入力される前記受信デジタルベースバンド信号を前記受信データに変換する制御部を備え、前記送受信装置は、更に、クロック発生器を備え、前記送受信処理部は、周波数を有する基準信号を生成して前記クロック発生器に出力し、前記クロック発生器は、前記送受信処理部からの前記基準信号に基づいて、前記受信変調波信号の搬送波を再生して前記復調部に出力すると共に受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記制御部とに出力し、前記受信シンボルクロックは、前記基準信号に基づき、前記復調部と前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記制御部とは前記受信シンボルクロックに基づいて動作する情報処理端末システム。請求項1に記載の情報処理端末システムにおいて、前記ベースバンド処理部は、前記受信アナログベースバンド信号を前記受信デジタル信号としての前記受信データに変換して前記第1インターフェースを経て前記情報処理端末に出力する情報処理端末システム。請求項10に記載の情報処理端末システムにおいて、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して前記受信データを入力する制御部を備え、前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第2インターフェースと前記制御部とに出力する情報処理端末システム。請求項10に記載の情報処理端末システムにおいて、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して前記受信データを入力する制御部と、第1のクロック発生器とを備え、前記送受信装置は、更に、第2のクロック発生器を備え、前記第2のクロック発生器は、自走発振により第1のクロックを生成して前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記第1のクロック発生器とに出力し、前記第1のクロック発生器は、第2のクロック発生器からの前記第1のクロックを1次クロックとして入力し、前記1次クロックに基づいた2次クロックを生成して第2のクロックとして前記制御部に出力し、前記1次クロックが入力されない場合、自走発振により前記2次クロックを生成して前記クロックとして前記制御部に出力する情報処理端末システム。請求項10に記載の情報処理端末システムにおいて、前記送受信装置は、クロック発生器を備え、前記クロック発生器は、自走発振により前記クロックを生成して前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記制御部とに出力し、前記ベースバンド処理部は、前記クロックに基づいたサンプリング周波数でサンプリングすることにより前記受信アナログベースバンド信号を前記受信デジタルベースバンド信号に変換し、サンプリングにより変換された前記受信デジタルベースバンド信号から前記受信データを判別し、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して前記受信データを入力する制御部を備える情報処理端末システム。請求項10に記載の情報処理端末システムにおいて、前記情報処理端末は、制御部と、クロック発生器とを備え、前記クロック発生器は、自走発振により前記クロックを生成して前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記制御部とに出力し、前記ベースバンド処理部は、前記クロックに基づいたサンプリング周波数でサンプリングすることにより前記受信アナログベースバンド信号を前記受信デジタルベースバンド信号に変換し、サンプリングにより変換された前記受信デジタルベースバンド信号から前記受信データを判別し、前記制御部は、前記ベースバンド処理部から前記第2インターフェースを介して前記受信データを入力する情報処理端末システム。請求項10に記載の情報処理端末システムにおいて、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して前記受信データを入力する制御部を備え、前記送受信装置は、更に、クロック発生器を備え、前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロック発生器に出力し、前記クロック発生器は、前記復調部からの前記受信シンボルクロックに基づいて2次受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記制御部とに出力し、前記2次受信シンボルクロックは、前記受信シンボルクロックに基づき、前記受信シンボルクロックの周波数とは異なる周波数を有する情報処理端末システム。請求項10に記載の情報処理端末システムにおいて、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して前記受信データを入力する制御部と、クロック発生器とを備え、前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記クロック発生器とに出力し、前記クロック発生器は、前記復調部からの前記受信シンボルクロックを1次クロックとして入力し、前記1次クロックに基づいた2次クロックを生成して前記クロックとして前記制御部に出力し、前記1次クロックが入力されない場合、自走発振により前記2次クロックを生成して前記クロックとして前記制御部に出力する情報処理端末システム。請求項10に記載の情報処理端末システムにおいて、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して前記受信データを入力する制御部を備え、前記送受信装置は、更に、クロック発生器を備え、前記送受信処理部は、周波数を有する基準信号を生成して前記クロック発生器に出力し、前記クロック発生器は、前記送受信処理部からの前記基準信号に基づいて、前記受信変調波信号の搬送波を再生して前記復調部に出力すると共に受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記制御部とに出力し、前記受信シンボルクロックは、前記基準信号に基づき、前記復調部と前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記制御部とは前記受信シンボルクロックにより基づいて動作する情報処理端末システム。請求項1乃至17のいずれか一項に記載の情報処理端末システムにおいて、前記第1インターフェース及び前記第2インターフェースのうちの少なくとも一方は、入力と出力とを同一のクロックに同期して行う情報処理端末システム。送受信装置が接続された情報処理端末の送受信方法であって、a前記送受信装置において、前記ネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、b前記送受信装置において、前記復調で生成される受信シンボルクロックに基づいて、前記受信シンボルクロックに基づき前記受信シンボルクロックの周波数とは異なる周波数を有する2次受信シンボルクロックを生成してクロックとして出力するステップと、c前記送受信装置において、前記受信アナログベースバンド信号を前記クロックに基づいて受信データを含む受信デジタル信号に変換するステップと、d前記送受信装置において、前記受信デジタル信号を前記クロックに基づいて第1インターフェースを介して送信するステップと、e前記情報処理端末において、前記受信デジタル信号を前記クロックに基づいて第2インターフェースを介して受信するステップと、f前記情報処理端末において、前記受信デジタル信号を前記クロックに基づいて処理するステップとを有する情報処理端末の送受信方法。送受信装置が接続された情報処理端末の送受信方法であって、a前記送受信装置において、前記ネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、b前記送受信装置において、前記復調で生成される受信シンボルクロックを第1クロックとして出力するステップと、c前記送受信装置において、前記受信アナログベースバンド信号を前記第1クロックに基づいて受信データを含む受信デジタル信号に変換するステップと、d前記送受信装置において、前記受信デジタル信号を前記第1クロックに基づいて第1インターフェースを介して送信するステップと、e前記情報処理端末において、前記受信デジタル信号を前記第1クロックに基づいて第2インターフェースを介して受信するステップと、g前記情報処理端末において、前記第1クロックを1次クロックとして、前記第1クロックに基づいた2次クロックを第2クロックとして生成し、前記第1クロックが入力されない場合、自走発振により前記第2クロックを生成するステップと、f前記情報処理端末において、前記受信デジタル信号を前記第2クロックに基づいて処理するステップとを有する情報処理端末の送受信方法。送受信装置が接続された情報処理端末の送受信方法であって、a前記送受信装置において、前記ネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、b前記送受信装置において、基準信号を生成し、前記基準信号に基づいて生成され前記基準信号に基づく受信シンボルクロックをクロックとして出力するステップと、c前記送受信装置において、前記受信アナログベースバンド信号を前記クロックに基づいて受信データを含む受信デジタル信号に変換するステップと、d前記送受信装置において、前記受信デジタル信号を前記クロックに基づいて第1インターフェースを介して送信するステップと、e前記情報処理端末において、前記受信デジタル信号を前記クロックに基づいて第2インターフェースを介して受信するステップと、f前記情報処理端末において、前記受信デジタル信号を前記クロックに基づいて処理するステップとを有する情報処理端末の送受信方法。請求項19乃至21のいずれか一項に記載の情報処理端末の送受信方法において、前記cステップは、c1前記送受信装置において、前記受信アナログベースバンド信号を前記受信デジタル信号としての受信デジタルベースバンド信号に変換するステップを備え、前記fステップは、f1前記情報処理端末において、前記受信デジタルベースバンド信号を前記受信データに変換するステップを備える情報処理端末の送受信方法。請求項19乃至21のいずれか一項に記載の情報処理端末の送受信方法において、前記cステップは、c2前記送受信装置において、前記受信アナログベースバンド信号を前記受信デジタル信号としての前記受信データに変換するステップを備え、前記fステップは、f2前記情報処理端末において、前記受信データを受信するステップを備える情報処理端末の送受信方法。送受信装置が接続された情報処理端末の送受信方法であって、a前記送受信装置において、前記ネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、b前記送受信装置において、前記受信アナログベースバンド信号を受信デジタルベースバンド信号に変換するステップと、c前記送受信装置において、前記復調で生成される受信シンボルクロックに基づいて、前記受信シンボルクロックに基づき前記受信シンボルクロックの周波数とは異なる周波数を有する2次受信シンボルクロックを生成してクロックとして出力するステップと、d前記送受信装置において、前記受信デジタルベースバンド信号を前記クロックに基づいて第1インターフェースを介して送信するステップと、e前記情報処理端末において、前記受信デジタルベースバンド信号を前記クロックに基づいて第2インターフェースを介して受信するステップと、f前記情報処理端末において、前記クロックに基づいて前記受信デジタルベースバンド信号を受信データに変換するステップとを有する情報処理端末の送受信方法。送受信装置が接続された情報処理端末の送受信方法であって、a前記送受信装置において、前記ネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、b前記送受信装置において、前記受信アナログベースバンド信号を受信デジタルベースバンド信号に変換するステップと、c前記送受信装置において、前記復調で生成される受信シンボルクロックをクロックとして出力するステップと、d前記送受信装置において、前記受信デジタルベースバンド信号を前記クロックに基づいて第1インターフェースを介して送信するステップと、e前記情報処理端末において、前記受信シンボルクロックを1次クロックとして、前記1次クロックに基づいた2次クロックを前記クロックとして生成し、前記1次クロックが入力されない場合、自走発振により前記2次クロックを前記クロックとして生成するステップと、f前記情報処理端末において、前記受信デジタルベースバンド信号を前記クロックに基づいて第2インターフェースを介して受信するステップと、g前記情報処理端末において、前記クロックに基づいて前記受信デジタルベースバンド信号を受信データに変換するステップとを有する情報処理端末の送受信方法。送受信装置が接続された情報処理端末の送受信方法であって、a前記送受信装置において、前記ネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、b前記送受信装置において、前記受信アナログベースバンド信号を受信デジタルベースバンド信号に変換するステップと、c前記送受信装置において、基準信号を生成し、前記基準信号に基づいて生成され前記基準信号に基づく受信シンボルクロックをクロックとして出力するステップと、d前記送受信装置において、前記受信デジタルベースバンド信号を前記クロックに基づいて第1インターフェースを介して送信するステップと、f前記情報処理端末において、前記受信デジタルベースバンド信号を前記クロックに基づいて第2インターフェースを介して受信するステップと、g前記情報処理端末において、前記クロックに基づいて前記受信デジタルベースバンド信号を受信データに変換するステップと、を有する情報処理端末の送受信方法。請求項19乃至26のいずれか一項に記載の情報処理端末システムの送受信方法において、前記第1インターフェース及び前記第2インターフェースのうちの少なくとも一方は、入力と出力とを同一のクロックに同期して行う情報処理端末の送受信方法。情報処理端末と、前記情報処理端末に接続可能な送受信装置とを具備する情報処理端末システムに使用する前記送受信装置であって、送受信処理部と、復調部と、ベースバンド処理部とを備え、前記送受信装置が、第2インターフェースを備える前記情報処理端末に接続されているときに、前記送受信処理部は、ネットワークからの受信変調波信号を前記復調部に出力し、前記復調部は、前記送受信処理部からの前記受信変調波信号を受信アナログベースバンド信号に変換し、前記ベースバンド処理部は、第1インターフェースを備え、前記受信アナログベースバンド信号を受信デジタル信号に変換して前記第1インターフェースを経て前記情報処理端末に出力し、前記ベースバンド処理部と前記第1インターフェースと前記情報処理端末と前記第2インターフェースとは、同一のクロックに基づいて動作し、前記受信デジタル信号は、受信データを含む送受信装置。請求項28に記載の送受信装置において、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して入力される前記受信デジタル信号をデータ処理する制御部を備え、前記送受信装置は、更に、クロック発生器を備え、前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロック発生器に出力し、前記クロック発生器は、前記復調部からの前記受信シンボルクロックに基づいて2次受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記制御部とに出力し、前記2次受信シンボルクロックは、前記受信シンボルクロックに基づき、前記受信シンボルクロックの周波数とは異なる周波数を有する送受信装置。請求項28に記載の送受信装置において、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して入力される前記受信デジタル信号をデータ処理する制御部を備え、前記送受信装置は、更に、クロック発生器を備え、前記送受信処理部は、周波数を有する基準信号を生成して前記クロック発生器に出力し、前記クロック発生器は、前記送受信処理部からの前記基準信号に基づいて、前記受信変調波信号の搬送波を再生して前記復調部に出力すると共に受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記制御部とに出力し、前記受信シンボルクロックは、前記基準信号に基づき、前記復調部と前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記制御部とは前記受信シンボルクロックにより基づいて動作する送受信装置。情報処理端末と、前記情報処理端末に接続可能な送受信装置とを具備する情報処理端末システムに使用する前記情報処理端末であって、前記送受信装置は、送受信処理部と、復調部と、ベースバンド処理部とを備え、前記送受信装置が前記情報処理端末に接続されているときに、前記送受信処理部は、ネットワークからの受信変調波信号を前記復調部に出力し、前記復調部は、前記送受信処理部からの前記受信変調波信号を受信アナログベースバンド信号に変換し、前記ベースバンド処理部は、第1インターフェースを備え、前記受信アナログベースバンド信号を受信デジタル信号に変換して前記第1インターフェースを経て前記情報処理端末に出力し、前記情報処理端末は、前記ベースバンド処理部から前記受信デジタル信号を受信する第2インターフェースを備え、前記ベースバンド処理部と前記第1インターフェースと前記情報処理端末と前記第2インターフェースとは、同一のクロックに基づいて動作し、前記受信デジタル信号は、受信データを含む情報処理端末。請求項31に記載の情報処理端末において、前記情報処理端末は、前記ベースバンド処理部から前記第2インターフェースを介して入力される前記受信デジタル信号をデータ処理する制御部と、クロック発生器とを備え、前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第1インターフェースと前記第2インターフェースと前記クロック発生器とに出力し、前記クロック発生器は、前記復調部からの前記受信シンボルクロックを1次クロックとして入力し、前記1次クロックに基づいた2次クロックを生成して前記クロックとして前記制御部に出力し、前記1次クロックが入力されない場合、自走発振により前記2次クロックを生成して前記クロックとして前記制御部に出力する情報処理端末。無線部と、前記無線部に接続された信号処理部とを具備し、前記無線部は、受信無線信号から受信デジタル信号を生成する受信信号変換回路と、クロックを生成するクロック生成回路と、前記クロックに基づき動作する第1インターフェースとを備え、前記信号処理部は、第1インターフェースに接続されると共に前記クロックに基づき動作する第2インターフェースと、前記第1インターフェース及び前記第2インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備え、前記受信信号変換回路は、前記クロックに基づきサンプリングすることにより前記受信デジタル信号を生成し、前記処理回路は、前記クロックに基づき前記受信デジタル信号から受信データを判別できる無線システム。無線部と、前記無線部に接続された信号処理部とを具備し、前記無線部は、受信無線信号から受信デジタル信号を生成する受信信号変換回路と、クロックを生成するクロック生成回路と、前記クロックに基づき動作する第1インターフェースとを備え、前記信号処理部は、第1インターフェースに接続されると共に前記クロックに基づき動作する第2インターフェースと、前記第1インターフェース及び前記第2インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備え、前記クロックは、自走発振により生成され、前記受信信号変換回路は、前記クロックに基づきサンプリングすることにより前記受信デジタル信号を生成し、前記処理回路は、前記クロックに基づき前記受信デジタル信号から受信データを判別できる無線システム。無線部と、前記無線部に接続された信号処理部とを具備し、前記無線部は、受信無線信号から受信デジタル信号を生成する受信信号変換回路と、クロックを生成するクロック生成回路と、前記クロックに基づき動作する第1インターフェースとを備え、前記信号処理部は、第1インターフェースに接続されると共に前記クロックに基づき動作する第2インターフェースと、前記第1インターフェース及び前記第2インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備え、前記受信信号変換回路は、前記クロックに基づき前記受信デジタル信号を生成し、前記処理回路は、前記クロックに基づき無線区間のコンディション情報を把握できる無線システム。無線部と、前記無線部に接続された信号処理部とを具備し、前記無線部は、受信無線信号から受信デジタル信号を生成する受信信号変換回路と、第1クロックを生成する第1クロック生成回路と、前記第1クロックに基づき動作する第1インターフェースとを備え、前記信号処理部は、第1インターフェースに接続されると共に前記第1クロックに基づき動作する第2インターフェースと、前記第1インターフェース及び前記第2インターフェースを介して入力された前記受信デジタル信号を処理する処理回路と第2クロックを生成する第2クロック生成回路を備え、前記受信信号変換回路は、前記第1のクロックに基づき前記受信デジタル信号を生成し、前記処理回路は、前記第1クロックに基づき前記受信デジタル信号から受信データを判別できるとともに前記第2クロックに基づき動作することもでき、前記信号処理部は、前記第1クロックが前記無線部から前記信号処理部に出力されたときに前記第2クロックが出力されないよう制御する無線システム。無線部と、前記無線部に接続された信号処理部とを具備し、前記無線部は、受信無線信号から受信デジタル信号を生成する受信信号変換回路と、第1クロックを生成する第1クロック生成回路と、前記第1クロックに基づき動作する第1インターフェースとを備え、前記信号処理部は、第1インターフェースに接続されると共に前記第1クロックに基づき動作する第2インターフェースと、前記第1インターフェース及び前記第2インターフェースを介して入力された前記受信デジタル信号を処理する処理回路と第2クロックを生成する第2クロック生成回路を備え、前記受信信号変換回路は、前記第1クロックに基づき前記受信デジタル信号を生成し、前記第2クロック生成回路は、前記第1クロックに基づき前記第2クロックを生成し、前記第1クロックが入力されない場合、自走発振により前記第2クロックを生成し、前記処理回路は、前記第2クロックに基づき前記受信デジタル信号から受信データを判別する無線システム。無線部と、前記無線部に接続された信号処理部とを具備し、前記無線部は、受信無線信号から受信デジタル信号を生成する受信信号変換回路と、第1クロックを生成する第1クロック生成回路と、前記第1クロックに基づき動作する第1インターフェースとを備え、前記信号処理部は、第1インターフェースに接続されると共に前記第1クロックに基づき動作する第2インターフェースと、前記第1インターフェース及び前記第2インターフェースを介して入力された前記受信デジタル信号を処理する処理回路と第2クロックを生成する第2クロック生成回路を備え、前記受信信号変換回路は、前記第1クロックに基づき前記受信デジタル信号を生成し、前記第2クロック生成回路は、前記第1クロックに基づき前記第1クロックとは異なる周波数の前記第2クロックを生成し、前記処理回路は、前記第2クロックに基づき前記受信デジタル信号から受信データを判別する無線システム。無線部と、前記無線部に接続された信号処理部とを具備し、前記無線部は、受信無線信号から受信デジタル信号を生成する受信信号変換回路と、第1クロックを生成する第1クロック生成回路と、前記第1クロックに基づいた第2クロック及び第3クロックを生成する第2クロック生成回路と、前記第2クロックに基づき動作する第1インターフェースとを備え、前記信号処理部は、第1インターフェースに接続されると共に前記第2クロックに基づき動作する第2インターフェースと、前記第1インターフェース及び前記第2インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備える、前記受信信号変換回路は、前記第3クロックに基づき前記受信デジタル信号を生成し、前記処理回路は、前記第2クロックに基づき前記受信デジタル信号から受信データを判別する無線システム。無線部と、前記無線部に接続された信号処理部とを具備し、前記無線部は、受信無線信号から受信デジタル信号を生成する受信信号変換回路と、第1インターフェースとを備え、前記信号処理部は、クロックを生成するクロック生成回路と、第1インターフェースに接続されると共に前記クロックに基づき動作する第2インターフェースと、前記第1インターフェース及び前記第2インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備え、前記第1インターフェースは、前記クロックに基づき動作し、前記受信信号変換回路は、前記クロックに基づきサンプリングすることにより前記受信デジタル信号を生成し、前記処理回路は、前記クロックに基づき前記受信デジタル信号から受信データを判別できる無線システム。無線部と、前記無線部に接続された信号処理部とを具備し、前記無線部は、受信無線信号から受信デジタル信号を生成する受信信号変換回路と、第1インターフェースとを備え、前記信号処理部は、クロックを生成するクロック生成回路と、第1インターフェースに接続されると共に前記クロックに基づき動作する第2インターフェースと、前記第1インターフェース及び前記第2インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備え、前記クロックは、自走発振により生成され、前記第1インターフェースは、前記クロックに基づき動作し、前記受信信号変換回路は、前記クロックに基づきサンプリングすることにより前記受信デジタル信号を生成し、前記処理回路は、前記クロックに基づき前記受信デジタル信号から受信データを判別できる無線システム。無線部と、前記無線部に接続された信号処理部とを具備し、前記無線部は、受信無線信号から受信デジタル信号を生成する受信信号変換回路と、第1インターフェースとを備え、前記信号処理部は、クロックを生成するクロック生成回路と、第1インターフェースに接続されると共に前記クロックに基づき動作する第2インターフェースと、前記第1インターフェース及び前記第2インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備え、前記第1インターフェースは、前記クロックに基づき動作し、前記受信信号変換回路は、前記クロックに基づき前記受信デジタル信号を生成し、前記処理回路は、前記クロックに基づき無線区間のコンディション情報を把握できる無線システム。無線部と、前記無線部に接続された信号処理部とを具備し、前記無線部したがって、本発明の目的は、利用性が向上する情報処理端末システムを提供することにある。本発明の他の目的は、小型化を実現できる情報処理端末システムを提供することにある。本発明の更に他の目的は、低消費電力を実現できる情報処理端末システムを提供することにある。本発明の更に他の目的は、低発熱化を実現できる情報処理端末システムを提供することにある。本発明の更に他の目的は、低コスト化を実現できる情報処理端末システムを提供することにある。本発明の更に他の目的は、スループットの低下を防止する情報処理端末システムを提供することにある。したがって、上記課題を解決するために本発明の情報処理端末システムは、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する。その送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、ネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタル信号に変換してその情報処理端末に出力し、その情報処理端末からの送信デジタル信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。そのベースバンド処理部とその情報処理端末とは、クロックにより同期して動作する。その受信デジタル信号は、受信データを含む。その送信デジタル信号は、送信データを含む。上記の情報処理端末システムにおいて、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信デジタルベースバンド信号に変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信デジタルベースバンド信号をその送信アナログベースバンド信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換する。上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロック発生器に出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックに基づいて2次受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その2次受信シンボルクロックは、その受信シンボルクロックに同期し、その受信シンボルクロックの周波数とは異なる周波数を有する。上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部と、クロック発生器とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとそのクロック発生器とに出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックを1次クロックとして入力し、その1次クロックに同期した2次クロックを生成してそのクロックとしてその制御部に出力し、その1次クロックが入力されない場合、自走発振によりその2次クロックを生成してそのクロックとしてその制御部に出力する。上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。その送受信処理部は、周波数を有する基準信号を生成してそのクロック発生器に出力する。そのクロック発生器は、その送受信処理部からのその基準信号に基づいて、その受信変調波信号の搬送波を再生してその復調部に出力すると共に受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その受信シンボルクロックは、その基準信号に同期する。その復調部とそのベースバンド処理部とそのインターフェースとその制御部とはその受信シンボルクロックにより同期して動作する。上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部と、クロック発生器とを備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。上記の情報処理端末システムにおいて、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信データに変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信データを送信アナログベースバンド信号に変換する。上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロック発生器に出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックに基づいて2次受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その2次受信シンボルクロックは、その受信シンボルクロックに同期し、その受信シンボルクロックの周波数とは異なる周波数を有する。上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部と、クロック発生器とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとそのクロック発生器とに出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックを1次クロックとして入力し、その1次クロックに同期した2次クロックを生成してそのクロックとしてその制御部に出力し、その1次クロックが入力されない場合、自走発振によりその2次クロックを生成してそのクロックとしてその制御部に出力する。上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。その送受信処理部は、周波数を有する基準信号を生成してそのクロック発生器に出力する。そのクロック発生器は、その送受信処理部からのその基準信号に基づいて、その受信変調波信号の搬送波を再生してその復調部に出力すると共に受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その受信シンボルクロックは、その基準信号に同期する。その復調部とそのベースバンド処理部とそのインターフェースとその制御部とはその受信シンボルクロックにより同期して動作する。上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部と、クロック発生器とを備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。上記課題を解決するために本発明の情報処理端末システムは、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する。その送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、ネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタルベースバンド信号に変換し、その情報処理端末からの送信デジタルベースバンド信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、送信データをその送信デジタルベースバンド信号に変換する。上記課題を解決するために本発明の情報処理端末の送受信方法は、着脱可能な送受信装置が装着された情報処理端末の送受信方法である。aその送受信装置において、そのネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、bその送受信装置において、その受信アナログベースバンド信号をクロックに同期して受信データを含む受信デジタル信号に変換するステップと、cその情報処理端末において、その受信デジタル信号をそのクロックに同期して受信するステップと、dその情報処理端末において、送信データを含む送信デジタル信号をそのクロックに同期して送信するステップと、eその送受信装置において、その送信デジタル信号をそのクロックに同期して送信アナログベースバンド信号に変換するステップと、fその送受信装置において、その送信アナログベースバンド信号を送信変調波信号に変換するステップと、gその送受信装置において、その変換された送信変調波信号をそのネットワークに送出するステップとを有する。上記の情報処理端末の送受信方法において、そのbステップは、b1その送受信装置において、その受信アナログベースバンド信号をその受信デジタル信号としての受信デジタルベースバンド信号に変換するステップを備える。そのcステップは、c1その情報処理端末において、その受信デジタルベースバンド信号をその受信データに変換するステップを備える。そのdステップは、d1その情報処理端末において、その送信データをその送信デジタル信号としての送信デジタルベースバンド信号に変換するステップを備える。そのeステップは、e1その送受信装置において、その送信デジタルベースバンド信号をその送信アナログベースバンド信号に変換するステップを備える。上記の情報処理端末の送受信方法において、そのbステップは、b2その送受信装置において、その受信アナログベースバンド信号をその受信デジタル信号としてのその受信データに変換するステップを備える。そのcステップは、c2その情報処理端末において、その受信データを受信するステップを備える。そのdステップは、d2その情報処理端末において、その送信デジタル信号としてのその送信データをその送受信装置に出力するステップを備える。そのeステップは、e2その送受信装置において、その送信データを送信アナログベースバンド信号に変換するステップを備える。上記課題を解決するために本発明の情報処理端末の送受信方法は、着脱可能な送受信装置が装着された情報処理端末の送受信方法である。hその送受信装置において、そのネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、iその送受信装置において、その受信アナログベースバンド信号を受信デジタルベースバンド信号に変換するステップと、jその情報処理端末において、その受信デジタルベースバンド信号を受信データに変換するステップと、kその情報処理端末において、送信データをその送信デジタルベースバンド信号に変換するステップと、lその送受信装置において、その送信デジタルベースバンド信号を送信アナログベースバンド信号に変換するステップと、mその送受信装置において、その送信アナログベースバンド信号を送信変調波信号に変換するステップと、nその送受信装置において、その送信変調波信号をそのネットワークに送出するステップとを有する。上記課題を解決するために本発明の送受信装置は、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する。送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、ネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタル信号に変換してその情報処理端末に出力し、その情報処理端末からの送信デジタル信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。そのベースバンド処理部とその情報処理端末とは、クロックにより同期して動作する。その受信デジタル信号は、受信データを含み、その送信デジタル信号は、送信データを含む。上記の送受信装置において、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信デジタルベースバンド信号に変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信デジタルベースバンド信号をその送信アナログベースバンド信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換する。上記の送受信装置において、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信データに変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信データを送信アナログベースバンド信号に変換する。上記課題を解決するために本発明の情報処理端末は、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する。その送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、ネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタル信号に変換してその情報処理端末に出力し、その情報処理端末からの送信デジタル信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。そのベースバンド処理部とその情報処理端末とは、クロックにより同期して動作する。その受信デジタル信号は、受信データを含み、その送信デジタル信号は、送信データを含む。上記の情報処理端末において、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信デジタルベースバンド信号に変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信デジタルベースバンド信号をその送信アナログベースバンド信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換する。上記の情報処理端末において、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信データに変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信データを送信アナログベースバンド信号に変換する。上記課題を解決するために本発明の送受信装置は、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する。送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、そのネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタルベースバンド信号に変換し、その情報処理端末からの送信デジタルベースバンド信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、送信データをその送信デジタルベースバンド信号に変換する。上記課題を解決するために本発明の情報処理端末は、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する。その送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、そのネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタルベースバンド信号に変換し、その情報処理端末からの送信デジタルベースバンド信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、送信データをその送信デジタルベースバンド信号に変換する。本発明の第1実施形態、第2実施形態の情報処理端末システムによれば、小型化を実現できる。本発明の第1実施形態、第2実施形態の情報処理端末システムによれば、低消費電力を実現できる。本発明の第1実施形態、第2実施形態の情報処理端末システムによれば、低発熱化を実現できる。本発明の第1実施形態、第2実施形態の情報処理端末システムによれば、低コスト化を実現できる。本発明の第2実施形態の情報処理端末システムによれば、スループットの低下を防止する。本発明の第1実施形態、第2実施形態の情報処理端末システムによれば、利用性携帯性、経済性が向上する。本発明の第3実施形態の情報処理端末システムによれば、第1実施形態の効果に加えて、第2実施形態の効果も実現する。本発明の第4実施形態の情報処理端末システムによれば、第3実施形態の効果に加えて、受信シンボルクロックに同期したシンボルクロックを、そのシンボルクロックの受け側の用途に合わせて変更できる。本発明の第5実施形態の情報処理端末システムによれば、第3実施形態の効果に加えて、受信シンボルクロックがマイクロ波送受信部からマイクロプロセッサー信号処理部に出力されない状況でも、マイクロプロセッサー信号処理部内のマイクロプロセッサー信号処理回路CPUが常に動作する。本発明の第6実施形態の情報処理端末システムによれば、第4実施形態の効果に加えて、搬送波を再生する搬送波再生回路と受信シンボルクロックを再生する受信シンボルクロック再生回路とを簡略化でき、再生された搬送波、受信シンボルクロックの位相雑音を改善することができる。本発明の第7実施形態の情報処理端末システムによれば、第4実施形態の効果に加えて、受信シンボルクロック再生回路が不要になる。本発明の第8実施形態の情報処理端末システムによれば、第7実施形態の効果に加えて、マイクロ波送受信部とマイクロプロセッサー信号処理部とが何らかの理由で分離された場合でも、マイクロプロセッサー信号処理部内のマイクロプロセッサー信号処理回路CPUが常に動作する。添付図面を参照して、本発明による情報処理端末システムの実施の形態を以下に説明する。第1実施形態図2は、本発明の第1実施形態の情報処理端末システムとしてマイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第1実施形態の情報処理端末システムでは、小型化、低発熱化、低コスト化を実現し、利用性携帯性、経済性が向上する。第1実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ51と、マイクロ波送受信部1と、マイクロプロセッサー信号処理部2とを具備する。アンテナ51とマイクロ波送受信部1とは、送受信装置通信装置である。マイクロプロセッサー信号処理部2は、情報処理端末である。情報処理端末としては、PDAPersonalDigitalAssistant、携帯コンピュータが該当する。マイクロ波送受信部1は、受信時に、アンテナ51を介して受信した、変調波である受信高周波信号{受信RFRadioFrequency信号}を復調し受信デジタルベースバンド信号受信デジタルBB信号に変換してマイクロプロセッサー信号処理部2に出力する。マイクロ波送受信部1は、送信時に、マイクロプロセッサー信号処理部2からの送信デジタルベースバンド信号送信デジタルBB信号を、変調波である送信高周波信号送信RF信号に変換してアンテナ51を介して送信する。このマイクロ波送受信部1は、高周波処理部21、変復調処理部81を備えている。この高周波処理部21は、第2従来例の高周波処理部21と同じである図1参照。高周波処理部21は、受信時に、アンテナ51を介して受信した受信RF信号を復調し受信中間周波信号{受信IFIntermediateFrequency信号}に変換して変復調処理部81に出力する。高周波処理部21は、送信時に、変復調処理部81からの送信IF信号を送信RF信号に変換してアンテナ51を介して送信する。変復調処理部81は、受信時に、高周波処理部21からの受信変調波信号である受信IF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部2に出力する。変復調処理部81は、送信時に、マイクロプロセッサー信号処理部2からの送信デジタルBB信号を送信変調波信号である送信IF信号に変換して高周波処理部21に出力する。高周波処理部21は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、56、60、62、周波数変換器CONV55、61、局部発振器OSC57、58、電力増幅器PA59を備えている。デュープレクサーDUP52は、受信信号帯域通過フィルター図示しない、送信信号帯域通過フィルター図示しないを備えている。変復調処理部81は、復調器DEM22、変調器MOD23、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタルA/D変換器24-1、24-2、デジタル/アナログD/A変換器25-1、25-2、クロック発生器CLOCKGEN27、マイクロ波送受信部インターフェースI/F28を備えている。復調器DEM22は、搬送波再生回路図示しない、受信シンボルクロック再生回路図示しないを備えている。マイクロ波送受信部インターフェース28は、受信データバッファ回路図示しない、送信データバッファ回路図示しない、変換回路図示しない、タイミング調整回路図示しないを備えている。マイクロプロセッサー信号処理部2は、クロック発生器CLOCKGEN30、マイクロプロセッサー信号処理部インターフェースI/F29、CPUCentralProcessingUnitであるマイクロプロセッサー信号処理回路26を備えている。クロック発生器30は、基準クロックを生成してマイクロプロセッサー信号処理部インターフェース29、マイクロプロセッサー信号処理回路CPU26に出力する。マイクロプロセッサー信号処理部インターフェース29は、この基準クロックに同期したバスクロック信号を生成してマイクロ波送受信部インターフェース28に出力する。マイクロプロセッサー信号処理部インターフェース29は、受信データバッファ回路図示しない、送信データバッファ回路図示しない、変換回路図示しない、タイミング調整回路図示しないを備えている。マイクロプロセッサー信号処理回路CPU26は、マイクロプロセッサー図示しない、メモリ図示しない、入出力装置図示しない等を含み、そのメモリには、複数のプログラム図示しないが記憶されている。第1実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部2からマイクロ波送受信部1を着脱できる構造である。マイクロ波送受信部1とマイクロプロセッサー信号処理部2とが分離されているときでも、マイクロプロセッサー信号処理回路CPU26は、クロック発生器30からの基準クロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成など一般のプログラム図示しないを実行することができ、前記の一般的な情報処理情報処理端末の機能のみが使用される処理を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部2の機能のみでも第1実施形態の情報処理端末システムを情報処理端末として使用できる。まず、高周波処理部21について説明する。デュープレクサーDUP52の受信信号帯域通過フィルターには、受信RF信号の周波数帯域が設定されている。その受信信号帯域通過フィルターは、アンテナ51により受信された受信RF信号のみを抽出し、低雑音増幅器LNA53に出力する。直交振幅変調信号QAM変調信号の場合、受信RF信号は、シンボル周波数受信シンボル周波数を有する受信デジタルBB信号を同相搬送波と同相搬送波から90°位相をずらした直交搬送波とで直交変調して生成された、搬送波周波数を有する信号である。デュープレクサーDUP52の送信信号帯域通過フィルターには、送信RF信号の周波数帯域が設定されている。その送信信号帯域通過フィルターは、電力増幅器PA59からの送信RF信号のみを抽出し、アンテナ51を介してネットワークに送信する。低雑音増幅器LNA53は、デュープレクサーDUP52からの受信RF信号を、復調器DEM22が信号処理を行うために十分なレベルまで増幅して、帯域通過フィルターBPF54を介して周波数変換器CONV55に出力する。低雑音増幅器LNA53からの受信RF信号は、帯域通過フィルターBPF54に設定された搬送波周波数帯域以外の不要の周波数成分が除去される。局部発振器OSC57は、局部発振信号を生成する。周波数変換器CONV55は、不要の周波数成分が除去された受信RF信号を、局部発振器OSC57により生成された局部発振信号と混合して受信中間周波信号受信IF信号に変換し、帯域通過フィルターBPF56を介して変復調処理部81に出力する。周波数変換器CONV55からの受信IF信号は、帯域通過フィルターBPF56にて設定された搬送波周波数帯域が選択される。変復調処理部81からの送信IF信号は、帯域通過フィルターBPF62を介して周波数変換器CONV61に出力され、帯域通過フィルターBPF62にて設定された搬送波周波数帯域が選択される。局部発振器OSC58は、局部発振信号を生成する。周波数変換器CONV61は、帯域通過フィルターBPF62からの送信IF信号を、局部発振器OSC58により生成された局部発振信号と混合して送信高周波信号送信RF信号に変換して、帯域通過フィルターBPF60を介して電力増幅器PA59に出力する。周波数変換器CONV61からの送信RF信号は、帯域通過フィルターBPF60に設定された搬送波周波数帯域以外の不要な周波数成分が除去される。電力増幅器PA59は、送信RF信号を送信するために必要な電力まで増幅し、デュープレクサーDUP52に出力する。次に、変復調処理部81について説明する。復調器DEM22は、帯域通過フィルターBPF56からの受信IF信号を受信アナログベースバンド信号に変換する。QAM変調信号の場合、復調器DEM22は、受信IF信号の搬送波を再生し同期検波を行う。すなわち、復調器DEM22の搬送波再生回路は、受信IF信号から同相搬送波と直交搬送波とを生成再生する。復調器DEM22は、それらを用いて、QAM変調波同相変調波と直交変調波を同期検波することによって受信アナログBB信号、すなわちアナログ同相成分信号アナログI信号、アナログ直交成分信号アナログQ信号に変換し、A/D変換器24-1、24-2に出力する。復調器DEM22の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンボル周波数のn倍nは整数の周波数を有する受信シンボルクロックを生成再生して、A/D変換器24-1、24-2、マイクロ波送受信部インターフェース28に出力する。A/D変換器24-1、24-2は、受信シンボルクロックに同期したサンプリング周波数で復調器DEM22からのアナログI信号、アナログQ信号をサンプリングし、サンプリング時のアナログI信号、アナログQ信号が示す搬送波の振幅に対応したデジタル同相成分信号デジタルI信号、デジタル直交成分信号デジタルQ信号を受信デジタルベースバンド信号受信デジタルBB信号として生成変換してマイクロ波送受信部インターフェース28に出力する。受信シンボル周波数が10MHzであり、受信シンボルクロックがその4倍の周波数n=4;4倍オーバーサンプリングであるとき、サンプリング周波数は40MHzとなる。A/D変換器24-1、24-2がフルスケールで8ビットの場合、デジタルI信号、デジタルQ信号の2チャンネルあることを考慮すると、受信デジタルBB信号デジタルI信号、デジタルQ信号の帯域幅は80Mバイト/秒となる。クロック発生器27は、送信シンボル周波数を有する送信シンボルクロックを生成してD/A変換器25-1、25-2、マイクロ波送受信部インターフェース28に出力する。マイクロ波送受信部インターフェース28の変換回路は、受信デジタルBB信号デジタルI信号、デジタルQ信号、送信デジタルBB信号デジタルI信号、デジタルQ信号に信号レベル変換処理、パラレルビット変換処理を施す。信号レベル変換処理は、各入出力の電流、電圧等の物理規格を変換する処理である。パラレルビット変換処理は、入出力のデータビット幅が異なる場合に伝送効率を考慮してデータを融合、分離する処理である。例えば、受信デジタルBB信号が1受信シンボルクロック当たり8ビットの2倍、つまり16ビットずつマイクロ波送受信部インターフェース28に入力される場合、マイクロ波送受信部インターフェース28-マイクロプロセッサー信号処理部インターフェース29間のデータビット幅が32ビットであれば、2受信シンボルクロック分の受信デジタルBB信号を融合することにより1回の転送で済む。マイクロ波送受信部インターフェース28の変換回路は、受信時に、復調器DEM22からの受信シンボルクロックに同期して、A/D変換器24-1、24-2からの受信デジタルBB信号デジタルI信号、デジタルQ信号にパラレルビット変換処理を施し、その受信データバッファ回路に蓄える。その変換回路は、その受信データバッファ回路に蓄えられた受信デジタルBB信号デジタルI信号、デジタルQ信号に信号レベル変換処理を施す。マイクロ波送受信部インターフェース28の入出力は非同期である。このため、そのタイミング調整回路は、その受信データバッファ回路に蓄えられた受信デジタルBB信号デジタルI信号、デジタルQ信号をマイクロプロセッサー信号処理部2に出力するタイミングを調整するタイミング調整処理を行う。マイクロ波送受信部インターフェース28は、マイクロプロセッサー信号処理部2からのバスクロックに同期して、その受信デジタルBB信号デジタルI信号、デジタルQ信号をマイクロプロセッサー信号処理部2に出力する。受信デジタルBB信号は、定期的に受信シンボルクロックに同期してマイクロ波送受信部インターフェース28に入力され、その受信データバッファ回路に蓄えられる。このデータバッファ回路は、容量が有限であるため、オーバーフローが発生するとデータが消失する問題がある。これを防ぐため、タイミング調整処理として、マイクロプロセッサー信号処理部2のマイクロプロセッサー信号処理回路CPU26は、所定のタイミングでマイクロ波送受信部インターフェース28の受信データバッファ回路に蓄えられたデータ受信デジタルBB信号を表すデータの量を監視し、オーバーフローが発生する前に、蓄えられたデータ受信デジタルBB信号を表すデータを、マイクロプロセッサー信号処理部インターフェース29を介してマイクロプロセッサー信号処理回路CPU26に出力するよう指示する。また、マイクロ波送受信部インターフェース28の受信データバッファ回路にオーバーフロー検出回路図示しない、割込回路図示しないを内蔵してもよい。この場合、タイミング調整処理として、オーバーフロー検出回路は、その受信データバッファ回路に蓄えられたデータ受信デジタルBB信号の量を監視し、その量が基準を超えてオーバーフローが発生しそうな場合に、割込回路から割り込み信号を、マイクロプロセッサー信号処理部インターフェース29を介してマイクロプロセッサー信号処理回路CPU26に出力し、その受信データバッファ回路に蓄えられたデータ受信デジタルBB信号を表すデータの読み出しを促す。マイクロ波送受信部インターフェース28の変換回路は、送信時に、マイクロプロセッサー信号処理部2からのバスクロックに同期して、マイクロプロセッサー信号処理部2からの送信デジタルBB信号であるデジタルI信号、デジタルQ信号にパラレルビット変換処理を施し、その送信データバッファ回路に蓄える。その変換回路は、その送信データバッファ回路に蓄えられた送信デジタルBB信号デジタルI信号、デジタルQ信号に信号レベル変換処理を施す。マイクロ波送受信部インターフェース28の入出力は非同期である。このため、そのタイミング調整回路は、その送信データバッファ回路に蓄えられた送信デジタルBB信号デジタルI信号、デジタルQ信号をD/A変換器25-1、25-2に出力するタイミングを調整するタイミング調整処理を行う。マイクロ波送受信部インターフェース28は、クロック発生器27からの送信シンボルクロックに同期して、その送信デジタルBB信号デジタルI信号、デジタルQ信号をD/A変換器25-1、25-2に出力する。送信デジタルBB信号は、マイクロ波送受信部インターフェース28の送信データバッファ回路に蓄えられ、定期的に送信シンボルクロックに同期して出力される。その送信データバッファ回路に蓄えらたデータ送信デジタルBB信号を表すデータが空になるとデータ出力ができなくなる。これを防ぐため、タイミング調整処理として、マイクロプロセッサー信号処理回路CPU26は、所定のタイミングでマイクロ波送受信部インターフェース28の送信データバッファ回路に蓄えられたデータ送信デジタルBB信号を表すデータの量を監視し、その送信データバッファ回路に蓄えらたデータが空になる前にデータ送信デジタルBB信号を表すデータを書き込むその送信データバッファ回路に出力する。また、マイクロ波送受信部インターフェース28の送信データバッファ回路にデータ無検出回路図示しない、割込回路図示しないを内蔵してもよい。この場合、タイミング調整処理として、データ無検出回路は、その送信データバッファ回路に蓄えらたデータ送信デジタルBB信号の量を監視し、その量が基準以下であり空になりそうな場合に、割込回路から割り込み信号を、マイクロプロセッサー信号処理部インターフェース29を介してマイクロプロセッサー信号処理回路CPU26に出力し、データの書き込みをその送信データバッファ回路にデータを出力するよう促す。D/A変換器25-1、25-2は、クロック発生器27からの送信シンボルクロックに同期して、デジタルI信号、デジタルQ信号を送信アナログベースバンド信号送信アナログBB信号として、搬送波の振幅を示すアナログI信号、アナログQ信号に変換して変調器MOD23に出力する。D/A変換器25-1、25-2がフルスケールで8ビットであり、送信シンボルクロックが10MHzである場合、デジタルI信号、デジタルQ信号が20Mバイト/秒の信号帯域でマイクロ波送受信部インターフェース28からD/A変換器25-1、25-2に出力され、送信アナログBB信号に変換される。変調器MOD23は、送信アナログベースバンド信号送信アナログBB信号であるアナログI信号、アナログQ信号を同相搬送波と直交搬送波とで直交変調して送信中間周波信号送信IF信号を生成し、帯域通過フィルターBPF62を介して周波数変換器CONV61に出力する。次に、マイクロプロセッサー信号処理部2について説明する。マイクロプロセッサー信号処理部インターフェース29の受信データバッファ回路、送信データバッファ回路、変換回路、タイミング調整回路の機能は、マイクロ波送受信部インターフェース28の受信データバッファ回路、送信データバッファ回路、変換回路、タイミング調整回路の機能と同じである。マイクロプロセッサー信号処理部インターフェース29の変換回路は、受信時に、クロック発生器30からの基準クロックに同期して、マイクロ波送受信部1マイクロ波送受信部インターフェース28からの受信デジタルBB信号デジタルI信号、デジタルQ信号にパラレルビット変換処理を施し、その受信データバッファ回路に蓄える。その変換回路は、その受信データバッファ回路に蓄えられた受信デジタルBB信号デジタルI信号、デジタルQ信号に信号レベル変換処理を施す。そのタイミング調整回路は、その受信データバッファ回路に蓄えられた受信デジタルBB信号デジタルI信号、デジタルQ信号をマイクロプロセッサー信号処理回路CPU26に出力するタイミングを調整するタイミング調整処理を行う。マイクロプロセッサー信号処理部インターフェース29は、クロック発生器30からの基準クロックに同期して、その受信デジタルBB信号デジタルI信号、デジタルQ信号をマイクロプロセッサー信号処理回路CPU26に出力する。マイクロプロセッサー信号処理部インターフェース29の変換回路は、送信時に、クロック発生器30からの基準クロックに同期して、マイクロプロセッサー信号処理回路CPU26からの送信デジタルBB信号デジタルI信号、デジタルQ信号にパラレルビット変換処理を施し、その送信データバッファ回路に蓄える。その変換回路は、その送信データバッファ回路に蓄えられた送信デジタルBB信号デジタルI信号、デジタルQ信号に信号レベル変換処理を施す。そのタイミング調整回路は、その送信データバッファ回路に蓄えられた送信デジタルBB信号デジタルI信号、デジタルQ信号をマイクロ波送受信部1マイクロ波送受信部インターフェース28に出力するタイミングを調整するタイミング調整処理を行う。マイクロプロセッサー信号処理部インターフェース29は、クロック発生器30からの基準クロックに同期して、その送信デジタルBB信号デジタルI信号、デジタルQ信号をマイクロ波送受信部インターフェース28に出力する。マイクロプロセッサー信号処理回路CPU26は、メモリに記憶された複数のプログラムのうちの通信処理プログラム図示しないを実行する。この通信処理プログラムは、誤り訂正の処理、誤り訂正用冗長情報を付加する処理、符号化復号化の処理、無線区間での信号識別用情報の付加処理識別情報付加処理、無線区間での信号識別用情報の除去処理識別情報除去処理、フーリエ変換、逆フーリエ変換、デジタル波形処理を行うためのソフトウェアアルゴリズムを有する。マイクロプロセッサー信号処理回路CPU26は、受信時に、その通信処理プログラムにより、クロック発生器30からの基準クロックに同期して、マイクロプロセッサー信号処理部インターフェース29からの受信デジタルBB信号デジタルI信号、デジタルQ信号に誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理を施して受信データを生成する。また、マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムなどにより、受信データを処理する。マイクロプロセッサー信号処理回路CPU26は、送信時に、応用プログラム例えば電子メール処理プログラムなどにより、送信データを生成する。マイクロプロセッサー信号処理回路CPU26は、通信処理プログラムにより、クロック発生器30からの基準クロックに同期して、その送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルBB信号デジタルI信号、デジタルQ信号を生成し、マイクロプロセッサー信号処理部インターフェース29に出力する。最近のマイクロプロセッサーは、デジタルシグナルプロセッサーを内蔵している。このデジタルシグナルプロセッサーにより、第2従来例のマイクロプロセッサーよりも演算を高速に行うことができる。マイクロプロセッサー信号処理回路CPU26中に上述の機能を有するマイクロプロセッサーとは別に、デジタルシグナルプロセッサーを搭載することもできる。マイクロプロセッサー信号処理回路CPU26が受信デジタルBB信号に誤り訂正の処理、復号化の処理を施す機能は、従来の情報処理端末システムの復号器DEC71の機能に対応する。これをDEC機能と称する。このDEC機能により、誤り訂正量をモニターすることによりモニター情報により無線区間のコンディション情報を把握することができる。また、この情報を用いると、相手側の送信電力を最適値に制御したり、複数の誤り訂正方式、複数の符号化方式の中から、最適な誤り訂正方式、最適な符号化方式を動的に選択したりすることができる。従来の情報処理端末システムでは、このDEC機能{復号器DEC71}がマイクロ波送受信部17に備えられていたため、上記のモニター情報をマイクロ波送受信部17からマイクロプロセッサー信号処理部18内のマイクロプロセッサー信号処理回路CPU75に伝達する仕組み伝達機構が必要であった。第1実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部2内のマイクロプロセッサー信号処理回路CPU26がDEC機能を有することにより、上記の伝達機構は不要となり、マイクロプロセッサー信号処理回路CPU26は、通信処理プログラムソフトウェアアルゴリズムのみの実行で、モニター情報により無線区間のコンディション情報を把握し、最適な通信方式へ移行する指示を出すことができる。このため、第1実施形態の情報処理端末システムでは、DEC機能からのフィードバックを従来の情報処理端末システムよりも高速に実行することができる。マイクロプロセッサー信号処理回路CPU26が送信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施す機能は、従来の情報処理端末システムの符号器ENC72の機能に対応する。これをENC機能と称する。CPUは、無線区間のコンディションを基に選択された最適な誤り訂正方式、最適な符号化方式を実行するようにENC機能を制御する必要がある。従来の情報処理端末システムでは、このENC機能{符号器ENC72}がマイクロ波送受信部17に備えられていたため、最適な誤り訂正方式、最適な符号化方式を実行するようにENC機能を制御するための制御情報を、マイクロプロセッサー信号処理部18内のマイクロプロセッサー信号処理回路CPU75から符号器ENC72に伝達する仕組み伝達機構が必要であった。第1実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部2内のマイクロプロセッサー信号処理回路CPU26がENC機能を有することにより、上記の伝達機構は不要となり、マイクロプロセッサー信号処理回路CPU26は、通信処理プログラムソフトウェアアルゴリズムのみを実行することで、最適な誤り訂正方式、最適な符号化方式によって送信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施すことができる。これにより、第1実施形態の情報処理端末システムでは、従来の情報処理端末システムよりも高速にENC機能の制御を実行することができる。次に、第1実施形態の情報処理端末システムが信号を受信したときの動作を説明する。アンテナ51により受信された受信RF信号は、デュープレクサーDUP52によって低雑音増幅器LNA53に出力される。受信RF信号は、低雑音増幅器LNA53によって増幅され、帯域通過フィルターBPF54によって搬送波周波数帯域以外の不要の周波数成分が除去される。不要の周波数成分が除去された受信RF信号は、周波数変換器CONV55によって、局部発振器OSC57により生成された局部発振信号と混合され受信IF信号に変換される。受信IF信号は、帯域通過フィルターBPF56によって搬送波周波数帯域が選択され、復調器DEM22に出力される。帯域通過フィルターBPF56からの受信IF信号は、復調器DEM22によって、受信アナログBB信号としてアナログI信号、アナログQ信号に変換され、A/D変換器24-1、24-2に出力される。この受信アナログBB信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが、復調器DEM22の受信シンボルクロック再生回路によって再生され、A/D変換器24-1、24-2、マイクロ波送受信部インターフェース28に出力される。復調器DEM22からのアナログI信号、アナログQ信号は、A/D変換器24-1、24-2によって、受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルBB信号としてデジタルI信号、デジタルQ信号に変換され、マイクロ波送受信部インターフェース28に出力される。A/D変換器24-1、24-2からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロ波送受信部インターフェース28の変換回路によって、復調器DEM22からの受信シンボルクロックに同期して、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース28の受信データバッファ回路に蓄えられる。その受信データバッファ回路に蓄えられた受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロ波送受信部インターフェース28の変換回路によって信号レベル変換処理が施され、マイクロ波送受信部インターフェース28のタイミング調整回路によってタイミング調整処理が施され、マイクロプロセッサー信号処理部2からのバスクロックに同期して、マイクロプロセッサー信号処理部インターフェース29に出力される。マイクロ波送受信部インターフェース28からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理部インターフェース29の変換回路によって、クロック発生器30からの基準クロックに同期して、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース29の受信データバッファ回路に蓄えられる。その受信データバッファ回路に蓄えられた受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理部インターフェース29の変換回路によって信号レベル変換処理が施され、マイクロプロセッサー信号処理部インターフェース29のタイミング調整回路によってタイミング調整処理が施され、クロック発生器30からの基準クロックに同期して、マイクロプロセッサー信号処理回路CPU26に出力される。マイクロプロセッサー信号処理部インターフェース29からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理回路CPU26が実行する通信処理プログラムによって、クロック発生器30からの基準クロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムにより、生成された受信データを処理する。次に、第1実施形態の情報処理端末システムが信号を送信するときの動作を説明する。マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムによって送信データを生成した後、通信処理プログラムによって、クロック発生器30からの基準クロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルBB信号デジタルI信号、デジタルQ信号に変換し、マイクロプロセッサー信号処理部インターフェース29に出力する。マイクロプロセッサー信号処理回路CPU26からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理部インターフェース29の変換回路によって、クロック発生器30からの基準クロックに同期して、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース29の送信データバッファ回路に蓄えられる。その送信データバッファ回路に蓄えられた送信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理部インターフェース29の変換回路によって信号レベル変換処理が施され、マイクロプロセッサー信号処理部インターフェース29のタイミング調整回路によってタイミング調整処理が施され、クロック発生器30からの基準クロックに同期して、マイクロ波送受信部インターフェース28に出力される。マイクロプロセッサー信号処理部インターフェース29からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロ波送受信部インターフェース28の変換回路によって、マイクロプロセッサー信号処理部インターフェース29からのバスクロックに同期して、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース28の送信データバッファ回路に蓄えられる。その送信データバッファ回路に蓄えられた送信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロ波送受信部インターフェース28の変換回路によって信号レベル変換処理が施され、マイクロ波送受信部インターフェース28のタイミング調整回路によってタイミング調整処理が施され、クロック発生器27からの送信シンボルクロックに同期して、D/A変換器25-1、25-2に出力される。マイクロ波送受信部インターフェース28からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、D/A変換器25-1、25-2によって、クロック発生器27からの送信シンボルクロックに同期して、送信アナログBB信号アナログI信号、アナログQ信号に変換され、変調器MOD23に出力される。D/A変換器25-1、25-2からの送信アナログBB信号アナログI信号、アナログQ信号は、変調器MOD23によって、送信IF信号に変換され、帯域通過フィルターBPF62に出力される。この送信IF信号は、帯域通過フィルターBPF62によって、搬送波周波数帯域に制限され、周波数変換器CONV61に出力される。帯域通過フィルターBPF62からの送信IF信号は、周波数変換器CONV61によって、局部発振器OSC58により生成された局部発振信号と混合され送信RF信号に変換される。この送信RF信号は、帯域通過フィルターBPF60によって、搬送波周波数帯域以外の不要の周波数成分が除去される。不要の周波数成分が除去された送信RF信号は、電力増幅器PA59によって、増幅され、デュープレクサーDUP52からアンテナ51を介してネットワークに放射される。第1実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部2のマイクロプロセッサー信号処理回路CPU26が、誤り訂正の処理、誤り訂正用冗長情報を付加する処理、符号複合化の処理、識別情報付加除去処理等を行っている。これらの処理は全てデジタル信号処理である。マイクロプロセッサー信号処理回路CPU26には、これらの処理を行う回路として、第2従来例の情報処理端末システムのマイクロ波送受信部17における復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース73の識別情報処理回路の機能が集積される。これにより、第1実施形態の情報処理端末システムでは、第2従来例の情報処理端末システムよりも小型にすることができる。このように、第1実施形態の情報処理端末システムでは、小型化を実現できる。第1実施形態の情報処理端末システムでは、上述のように、マイクロプロセッサー信号処理回路CPU26に復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース73の識別情報処理回路の機能を集積している。このため、第1実施形態の情報処理端末システムは、第2従来例の情報処理端末システムよりも消費電力を小さくすることができる。このように、第1実施形態の情報処理端末システムでは、低消費電力を実現できる。第1実施形態の情報処理端末システムでは、第2従来例の情報処理端末システムのマイクロ波送受信部17における復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース73の識別情報処理回路を、マイクロ波送受信部1に内蔵する必要がない。このため、信号の送受信入出力に伴ってマイクロ波送受信部1が発熱する発熱量は、第2従来例の情報処理端末システムにおけるマイクロ波送受信部17が発熱する発熱量よりも小さい。第1実施形態の情報処理端末システムでは、上述のように、マイクロプロセッサー信号処理回路CPU26に復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース73の識別情報処理回路の機能を集積している。このため、第1実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部2が発熱するが、マイクロプロセッサー信号処理部2の放熱構造を流用することで、マイクロプロセッサー信号処理部2の発熱を処理することが容易である。このように、第1実施形態の情報処理端末システムでは、放熱処理が容易となる。マイクロ波送受信部1がカード状のような形状の場合、マイクロ波送受信部1の発熱を放熱するための条件が通常より厳しく設定される。通常、マイクロ波送受信部1の発熱を放熱する場合、その放熱に必要な構造に製造する製造コストが発生する。第1実施形態の情報処理端末システムでは、マイクロ波送受信部1の低発熱化を実現できるため、上記の製造コストが発生しない。このように、第1実施形態の情報処理端末システムでは、低コスト化を実現できる。第1実施形態の情報処理端末システムでは、マイクロ波送受信部1を着脱できる構造である。一般的な情報処理を行うために第1実施形態の情報処理端末システムを情報処理端末として使用する場合、送受信装置装置マイクロ波送受信部1の機能が使用されない。このため、ユーザは、マイクロ波送受信部1とマイクロプロセッサー信号処理部2とを分離して、マイクロプロセッサー信号処理部2の機能のみで第1実施形態の情報処理端末システムを情報処理端末として使用できる。したがって、第1実施形態の情報処理端末システムでは、情報処理端末として利用するときの携帯性が向上する。第1実施形態の情報処理端末システムでは、ハードウェアマイクロ波送受信部1とソフトウェアマイクロプロセッサー信号処理部2とに分離できるため、ハードウェア、ソフトウェアを個別に交換できる。第1実施形態の情報処理端末システムでは、ハードウェアに依存した仕様例示:無線周波数を変更する場合、ハードウェアマイクロ波送受信部1のみを交換すればよい。したがって、第1実施形態の情報処理端末システムでは、仕様が変更された際に装置一式を別に用意する必要がないため、経済性に優れている。このように、第1実施形態の情報処理端末システムでは、利用性携帯性、経済性が向上する。なお、第1実施形態の情報処理端末システムでは、変復調処理部81が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号受信IF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部2に出力し、送信時に、マイクロプロセッサー信号処理部2からの送信デジタルBB信号を送信変調波信号であるところの送信中間周波信号送信IF信号に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部81が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部2に出力し、送信時に、マイクロプロセッサー信号処理部2からの送信デジタルBB信号を送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。この場合、本発明の第1実施形態の情報処理端末システムの変形例として、図10に示されるように、高周波処理部21は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、60、電力増幅器PA59を備えている。復調器DEM22は、帯域通過フィルターBPF54からの受信RF信号を受信アナログBB信号アナログI信号、アナログQ信号に変換してA/D変換器24-1、24-2に出力する。復調器DEM22の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンボル周波数のn倍nは整数の周波数を有する受信シンボルクロックを生成再生して、A/D変換器24-1、24-2、マイクロ波送受信部インターフェース28に出力する。変調器MOD23は、送信アナログBB信号アナログI信号、アナログQ信号を変調して送信RF信号に変換し、帯域通過フィルターBPF60を介して電力増幅器PA59に出力する。第2実施形態図3は、本発明の第2実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第2実施形態の情報処理端末システムでは、小型化、低発熱化、低コスト化を実現し、スループットの低下を防止し、利用性携帯性、経済性が向上する。第2実施形態では、前述と重複する説明を省略する。第2実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ51と、マイクロ波送受信部3と、マイクロプロセッサー信号処理部4とを具備する。アンテナ51とマイクロ波送受信部3とは、送受信装置通信装置である。マイクロプロセッサー信号処理部4は、情報処理端末である。すなわち、第2実施形態の情報処理端末システムは、第1実施形態の情報処理端末システムのマイクロ波送受信部1、マイクロプロセッサー信号処理部2に代えて、マイクロ波送受信部3、マイクロプロセッサー信号処理部4を具備する。マイクロ波送受信部3は、受信時に、アンテナ51を介して受信した、変調波である受信高周波信号受信RF信号を復調し受信データに変換してマイクロプロセッサー信号処理部4に出力する。マイクロ波送受信部3は、送信時に、マイクロプロセッサー信号処理部4からの送信データを、変調波である送信高周波信号送信RF信号に変換してアンテナ51を介して送信する。このマイクロ波送受信部3は、高周波処理部21、変復調処理部82を備えている。この高周波処理部21は、第1実施形態と同じである図2参照。高周波処理部21は、受信時に、アンテナ51を介して受信した受信RF信号を復調し受信中間周波信号受信IF信号に変換して変復調処理部82に出力する。高周波処理部21は、送信時に、変復調処理部82からの送信IF信号を送信RF信号に変換してアンテナ51を介して送信する。変復調処理部82は、受信時に、高周波処理部21からの受信変調波信号である受信IF信号を受信データに変換してマイクロプロセッサー信号処理部4に出力する。変復調処理部82は、送信時に、マイクロプロセッサー信号処理部4からの送信データを送信変調波信号である送信IF信号に変換して高周波処理部21に出力する。変復調処理部82は、復調器DEM22、変調器MOD23、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタルA/D変換器24-1、24-2、デジタル/アナログD/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェースI/F46を備えている。復調器DEM22、変調器MOD23、A/D変換器24-1、24-2、D/A変換器25-1、25-2は、第1実施形態と同じである図2参照。すなわち、変復調処理部82は、第1実施形態における変復調処理部81のクロック発生器27、マイクロ波送受信部インターフェース28に代えて、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46を備えている。マイクロプロセッサー信号処理部4は、マイクロプロセッサー信号処理部インターフェースI/F47、マイクロプロセッサー信号処理回路CPU48を備えている。マイクロプロセッサー信号処理回路CPU48は、マイクロプロセッサー図示しない、メモリ図示しない、入出力装置図示しない等を含み、そのメモリには、複数のプログラム図示しないが記憶されている。マイクロプロセッサー信号処理部4は、更に、クロック発生器図示しないを備えている。第2実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部4からマイクロ波送受信部3を着脱できる構造である。マイクロ波送受信部3とマイクロプロセッサー信号処理部4とが分離されているときでも、マイクロプロセッサー信号処理回路CPU48は、マイクロプロセッサー信号処理部4のクロック発生器からのクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成など一般のプログラム図示しないを実行することができ、前記の一般的な情報処理情報処理端末の機能のみが使用される処理を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部4の機能のみでも第2実施形態の情報処理端末システムを情報処理端末として使用できる。まず、変復調処理部82について説明する。復調器DEM22は、搬送波再生回路図示しない、受信シンボルクロック再生回路図示しないを備えている。復調器DEM22の搬送波再生回路は、第1実施形態における変復調処理部81の復調器DEM22の搬送波再生回路と同じである。この復調器DEM22の受信シンボルクロック再生回路は、第1実施形態における変復調処理部81の復調器DEM22の受信シンボルクロック再生回路に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログBB信号に重畳されている受信シンボル周波数のn倍nは整数の周波数を有する受信シンボルクロックを生成再生して、A/D変換器24-1、24-2、復号器DEC71、D/A変換器25-1、25-2、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48に出力する。A/D変換器24-1、24-2は、受信シンボルクロックに同期したサンプリング周波数で復調器DEM22からのアナログI信号、アナログQ信号をサンプリングし、サンプリング時のアナログI信号、アナログQ信号が示す搬送波の振幅に対応したデジタル同相成分信号デジタルI信号、デジタル直交成分信号デジタルQ信号を受信デジタルベースバンド信号受信デジタルBB信号として生成変換して復号器DEC71に出力する。復号器DEC71は、復調器DEM22からの受信シンボルクロックに同期して、受信デジタルBB信号であるデジタルI信号、デジタルQ信号に誤り訂正、復号化の処理を施し、マイクロ波送受信部インターフェース46に出力する。マイクロ波送受信部インターフェース46は、変換識別情報処理回路図示しないを備えている。この変換識別情報処理回路は、第1実施形態における変復調処理部81のマイクロ波送受信部インターフェース28の変換回路の機能と同じ変換回路が内蔵されている。この変換回路は、受信データ、送信データに信号レベル変換処理、パラレルビット変換処理を施す。マイクロ波送受信部インターフェース46の変換識別情報処理回路は、受信時に、復調器DEM22からの受信シンボルクロックに同期して、復号器DEC71からの受信デジタルBB信号に、信号レベル変換処理、パラレルビット変換処理、無線区間での信号識別用情報の除去処理識別情報除去処理を施した受信データを生成し、マイクロプロセッサー信号処理部4マイクロプロセッサー信号処理部インターフェース47に出力する。マイクロ波送受信部インターフェース46の変換識別情報処理回路は、送信時に、復調器DEM22からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理部4マイクロプロセッサー信号処理部インターフェース47からの送信データに、信号レベル変換処理、パラレルビット変換処理、無線区間での信号識別用情報の付加処理識別情報付加処理を施して符号器ENC72に出力する。符号器ENC72は、復調器DEM22からの受信シンボルクロックに同期して、マイクロ波送受信部インターフェース46からの送信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施し、送信デジタルベースバンド信号送信デジタルBB信号としてデジタルI信号、デジタルQ信号を生成してD/A変換器25-1、25-2に出力する。D/A変換器25-1、25-2は、復調器DEM22からの受信シンボルクロックに同期して、デジタルI信号、デジタルQ信号を送信アナログベースバンド信号送信アナログBB信号として、搬送波の振幅を示すアナログI信号、アナログQ信号に変換して変調器MOD23に出力する。変調器MOD23は、送信アナログベースバンド信号送信アナログBB信号であるアナログI信号、アナログQ信号を同相搬送波と直交搬送波とで直交変調して送信中間周波信号送信IF信号を生成し、帯域通過フィルターBPF62を介して周波数変換器CONV61に出力する。次に、マイクロプロセッサー信号処理部4について説明する。マイクロプロセッサー信号処理部インターフェース47は、マイクロ波送受信部3がマイクロプロセッサー信号処理部4に装着されているか否かにより、マイクロプロセッサー信号処理回路CPU48に出力されるクロックの発生源を切り替える。マイクロプロセッサー信号処理部インターフェース47は、マイクロ波送受信部3がマイクロプロセッサー信号処理部4に装着されたとき、復調器DEM22からの受信シンボルクロックをマイクロプロセッサー信号処理回路CPU48に出力する。このとき、マイクロプロセッサー信号処理部インターフェース47は、マイクロプロセッサー信号処理部4のクロック発生器からのクロックがマイクロプロセッサー信号処理回路CPU48に出力されないように、そのクロック発生器を制御する。マイクロプロセッサー信号処理部インターフェース47は、変換回路図示しないを備えている。この変換回路は、第1実施形態におけるマイクロプロセッサー信号処理部2のマイクロ波送受信部インターフェース29の変換回路の機能と同じ変換回路が内蔵されている。この変換回路は、受信データ、送信データに信号レベル変換処理、パラレルビット変換処理を施す。マイクロプロセッサー信号処理部インターフェース47の変換回路は、受信時に、復調器DEM22からの受信シンボルクロックに同期して、マイクロ波送受信部3マイクロ波送受信部インターフェース46からの受信データに信号レベル変換処理、パラレルビット変換処理を施し、その受信データをマイクロプロセッサー信号処理回路CPU48に出力する。マイクロプロセッサー信号処理部インターフェース47の変換回路は、送信時に、復調器DEM22からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理回路CPU48からの送信データに信号レベル変換処理、パラレルビット変換処理を施し、その送信データをマイクロ波送受信部インターフェース46に出力する。マイクロプロセッサー信号処理回路CPU48は、メモリに記憶された複数のプログラムのうちの応用プログラム例えば電子メール処理プログラムなど図示しないを実行する。マイクロプロセッサー信号処理回路CPU48は、受信時に、その応用プログラム例えば電子メール処理プログラムなどにより、マイクロプロセッサー信号処理部インターフェース47からの受信データを処理する。マイクロプロセッサー信号処理回路CPU48は、送信時に、応用プログラム例えば電子メール処理プログラムなどによって生成された送信データを、復調器DEM22からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理部インターフェース47に出力する。次に、第2実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第1実施形態と重複する説明を省略する。帯域通過フィルターBPF56からの受信IF信号は、復調器DEM22によって、受信アナログBB信号としてアナログI信号、アナログQ信号に変換され、A/D変換器24-1、24-2に出力される。この受信アナログBB信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが、復調器DEM22の受信シンボルクロック再生回路によって再生され、A/D変換器24-1、24-2、復号器DEC71、D/A変換器25-1、25-2、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48に出力される。復調器DEM22からのアナログI信号、アナログQ信号は、A/D変換器24-1、24-2によって、受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルBB信号としてデジタルI信号、デジタルQ信号に変換され、復号器DEC71に出力される。A/D変換器24-1、24-2からのデジタルI信号、デジタルQ信号は、復号器DEC71によって、誤り訂正、復号化の処理が施され、復調器DEM22からの受信シンボルクロックに同期してマイクロ波送受信部インターフェース46に出力される。復号器DEC71からの受信データは、マイクロ波送受信部インターフェース46によって、復調器DEM22からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理、識別情報除去処理が施された受信データに変換され、マイクロプロセッサー信号処理部インターフェース47に出力される。マイクロ波送受信部インターフェース46からの受信データは、マイクロプロセッサー信号処理部インターフェース47によって、復調器DEM22からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路CPU48に出力される。マイクロプロセッサー信号処理回路CPU48は、メモリに記憶された応用プログラム例えば電子メール処理プログラムにより、マイクロプロセッサー信号処理部インターフェース47からの受信データを処理する。次に、第2実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第1実施形態と重複する説明を省略する。マイクロプロセッサー信号処理回路CPU48は、応用プログラム例えば電子メール処理プログラムによって送信データを生成した後、その応用プログラムによって、復調器DEM22からの受信シンボルクロックに同期して、その送信データをマイクロプロセッサー信号処理部インターフェース47に出力する。マイクロプロセッサー信号処理回路CPU48からの送信データは、マイクロプロセッサー信号処理部インターフェース47によって、復調器DEM22からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース46に出力される。マイクロプロセッサー信号処理部インターフェース47からの送信データは、マイクロ波送受信部インターフェース46によって、復調器DEM22からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理、識別情報付加処理が施され、符号器ENC72に出力される。マイクロ波送受信部インターフェース46からの送信データは、符号器ENC72によって、復調器DEM22からの受信シンボルクロックに同期して、送信デジタルベースバンド信号送信デジタルBB信号として、誤り訂正用冗長情報を付加する処理、符号化の処理が施されたデジタルI信号、デジタルQ信号に変換され、D/A変換器25-1、25-2に出力される。符号器ENC72からのデジタルI信号、デジタルQ信号は、D/A変換器25-1、25-2によって、復調器DEM22からの受信シンボルクロックに同期して、送信アナログBB信号としてアナログI信号、アナログQ信号に変換され、変調器MOD23に出力される。D/A変換器25-1、25-2からの送信アナログBB信号アナログI信号、アナログQ信号は、変調器MOD23によって、送信IF信号に変換され、帯域通過フィルターBPF62に出力される。第2実施形態の情報処理端末システムでは、A/D変換器24-1、24-2、復号器DEC71、D/A変換器25-1、25-2、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48は、復調器DEM22からの受信シンボルクロックに同期したタイミングで動作する。このため、第2実施形態の情報処理端末システムでは、第2従来例の情報処理端末システムで行われるタイミング調整処理が不要である。したがって、第2実施形態の情報処理端末システムでは、タイミング調整処理に伴う受信データバッファ回路、送信データバッファ回路、タイミング調整回路が必要ない。これにより、第2実施形態の情報処理端末システムのマイクロ波送受信部3、マイクロプロセッサー信号処理部4マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47では、第2従来例の情報処理端末システムのマイクロ波送受信部17、マイクロプロセッサー信号処理部18マイクロ波送受信部インターフェース73、マイクロプロセッサー信号処理部インターフェース74よりも小型にすることができる。このように、第2実施形態の情報処理端末システムでは、小型化を実現できる。第2実施形態の情報処理端末システムでは、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵する必要がない。このため、第2実施形態の情報処理端末システムは、第2従来例の情報処理端末システムよりも消費電力を小さくすることができる。このように、第2実施形態の情報処理端末システムでは、低消費電力を実現できる。第2実施形態の情報処理端末システムでは、マイクロ波送受信部3、マイクロプロセッサー信号処理部4マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵する必要がない。このため、信号の送受信入出力に伴ってマイクロ波送受信部3、マイクロプロセッサー信号処理部4マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47が発熱する発熱量は、第2従来例の情報処理端末システムにおけるマイクロ波送受信部17、マイクロプロセッサー信号処理部18マイクロ波送受信部インターフェース73、マイクロプロセッサー信号処理部インターフェース74が発熱する発熱量よりも小さい。このように、第2実施形態の情報処理端末システムでは、低発熱化を実現できる。第2実施形態の情報処理端末システムでは、マイクロ波送受信部3、マイクロプロセッサー信号処理部4マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵する必要がない。このため、第2実施形態の情報処理端末システムでは、マイクロ波送受信部3、マイクロプロセッサー信号処理部4マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47を製造する製造コストは、第2従来例の情報処理端末システムにおけるマイクロ波送受信部17、マイクロプロセッサー信号処理部18マイクロ波送受信部インターフェース73、マイクロプロセッサー信号処理部インターフェース74を製造する製造コストよりも安い。このように、第2実施形態の情報処理端末システムでは、低コスト化を実現できる。第2従来例の情報処理端末システムでは、タイミング調整処理により、伝達遅延が生じてしまい、スループットの低下を起こしてしまう可能性がある。第2実施形態の情報処理端末システムでは、上述のように、第2従来例の情報処理端末システムで行われるタイミング調整処理が不要であり、A/D変換器24-1、24-2、復号器DEC71、D/A変換器25-1、25-2、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48は、復調器DEM22からの受信シンボルクロックに同期したタイミングで動作する。このため、第2実施形態の情報処理端末システムでは、スループットの低下を防止する。第2実施形態の情報処理端末システムでは、マイクロ波送受信部3を着脱できる構造である。一般的な情報処理を行うために第2実施形態の情報処理端末システムを情報処理端末として使用する場合、送受信装置マイクロ波送受信部3の機能が使用されない。このため、ユーザは、マイクロ波送受信部3とマイクロプロセッサー信号処理部4とを分離して、マイクロプロセッサー信号処理部4の機能のみで第2実施形態の情報処理端末システムを情報処理端末として使用できる。したがって、第2実施形態の情報処理端末システムでは、情報処理端末として利用するときの携帯性が向上する。第2実施形態の情報処理端末システムでは、ハードウェアマイクロ波送受信部3とソフトウェアマイクロプロセッサー信号処理部4とに分離できるため、ハードウェア、ソフトウェアを個別に交換できる。第2実施形態の情報処理端末システムでは、ハードウェアに依存した仕様例示:無線周波数を変更する場合、ハードウェアマイクロ波送受信部3のみを交換すればよい。したがって、第2実施形態の情報処理端末システムでは、仕様が変更された際に装置一式を別に用意する必要がないため、経済性に優れている。このように、第2実施形態の情報処理端末システムでは、利用性携帯性、経済性が向上する。なお、第2実施形態の情報処理端末システムでは、変復調処理部82が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号受信IF信号を受信データに変換してマイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4からの送信データを送信変調波信号であるところの送信中間周波信号送信IF信号に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部82が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信データに変換してマイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4からの送信データを送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。この場合、本発明の第2実施形態の情報処理端末システムの変形例として、図11に示されるように、高周波処理部21は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、60、電力増幅器PA59を備えている。復調器DEM22は、帯域通過フィルターBPF54からの受信RF信号を受信アナログBB信号アナログI信号、アナログQ信号に変換してA/D変換器24-1、24-2に出力する。復調器DEM22の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンボル周波数のn倍nは整数の周波数を有する受信シンボルクロックを生成再生して、A/D変換器24-1、24-2、復号器DEC71、D/A変換器25-1、25-2、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48に出力する。変調器MOD23は、送信アナログBB信号アナログI信号、アナログQ信号を変調して送信RF信号に変換し、帯域通過フィルターBPF60を介して電力増幅器PA59に出力する。第3実施形態図4は、本発明の第3実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第3実施形態の情報処理端末システムでは、第1実施形態の効果に加えて、第2実施形態の効果も実現する。第3実施形態では、前述と重複する説明を省略する。第3実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ51と、マイクロ波送受信部5と、マイクロプロセッサー信号処理部6とを具備する。アンテナ51とマイクロ波送受信部5とは、送受信装置通信装置である。マイクロプロセッサー信号処理部6は、情報処理端末である。すなわち、第3実施形態の情報処理端末システムは、第1実施形態の情報処理端末システムのマイクロ波送受信部1、マイクロプロセッサー信号処理部2に代えて、マイクロ波送受信部5、マイクロプロセッサー信号処理部6を具備する。このマイクロ波送受信部5は、高周波処理部21、変復調処理部83を備えている。この高周波処理部21は、第1実施形態と同じである図2参照。変復調処理部83は、復調器DEM22、変調器MOD23、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタルA/D変換器24-1、24-2、デジタル/アナログD/A変換器25-1、25-2、マイクロ波送受信部インターフェースI/F31を備えている。復調器DEM22、変調器MOD23、A/D変換器24-1、24-2、D/A変換器25-1、25-2は、第1実施形態と同じである図2参照。すなわち、変復調処理部83は、第1実施形態における変復調処理部81のクロック発生器27、マイクロ波送受信部インターフェース28に代えて、マイクロ波送受信部インターフェース31を備えている。マイクロプロセッサー信号処理部6は、マイクロプロセッサー信号処理部インターフェースI/F34、マイクロプロセッサー信号処理回路CPU26を備えている。マイクロプロセッサー信号処理回路CPU26は、第1実施形態と同じである図2参照。すなわち、マイクロプロセッサー信号処理部6は、第1実施形態におけるマイクロプロセッサー信号処理部2のマイクロプロセッサー信号処理部インターフェース29に代えて、マイクロプロセッサー信号処理部インターフェース34を備えている。マイクロプロセッサー信号処理部6は、更に、クロック発生器図示しないを備えている。第3実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部6からマイクロ波送受信部5を着脱できる構造である。マイクロ波送受信部5とマイクロプロセッサー信号処理部6とが分離されているときでも、マイクロプロセッサー信号処理回路CPU26は、マイクロプロセッサー信号処理部6のクロック発生器からのクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成など一般のプログラム図示しないを実行することができ、前記の一般的な情報処理情報処理端末の機能のみが使用される処理を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部6の機能のみでも第3実施形態の情報処理端末システムを情報処理端末として使用できる。変復調処理部83の復調器DEM22は、搬送波再生回路図示しない、受信シンボルクロック再生回路図示しないを備えている。変復調処理部83の復調器DEM22の搬送波再生回路は、第1実施形態における変復調処理部81の復調器DEM22の搬送波再生回路と同じである。この復調器DEM22の受信シンボルクロック再生回路は、第1実施形態における変復調処理部81の復調器DEM22の受信シンボルクロック再生回路に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログBB信号に重畳されている受信シンボル周波数のn倍nは整数の周波数を有する受信シンボルクロックを生成再生して、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路CPU26に出力する。A/D変換器24-1、24-2は、受信シンボルクロックに同期したサンプリング周波数で復調器DEM22からのアナログI信号、アナログQ信号をサンプリングし、サンプリング時のアナログI信号、アナログQ信号が示す搬送波の振幅に対応したデジタル同相成分信号デジタルI信号、デジタル直交成分信号デジタルQ信号を受信デジタルベースバンド信号受信デジタルBB信号として生成変換してマイクロ波送受信部インターフェース31に出力する。マイクロ波送受信部インターフェース31は、変換回路図示しないを備えている。マイクロ波送受信部インターフェース31の変換回路の機能は、第1実施形態における変復調処理部81のマイクロ波送受信部インターフェース28の変換回路の機能と同じである。マイクロ波送受信部インターフェース31は、受信時に、復調器DEM22からの受信シンボルクロックに同期して、A/D変換器24-1、24-2からの受信デジタルBB信号デジタルI信号、デジタルQ信号に信号レベル変換処理、パラレルビット変換処理を施し、その受信デジタルBB信号デジタルI信号、デジタルQ信号をマイクロプロセッサー信号処理部6に出力する。マイクロ波送受信部インターフェース31は、送信時に、復調器DEM22からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理部6マイクロプロセッサー信号処理部インターフェース34からの送信デジタルベースバンド信号送信デジタルBB信号であるデジタルI信号、デジタルQ信号に信号レベル変換処理、パラレルビット変換処理を施し、その送信デジタルBB信号デジタルI信号、デジタルQ信号をD/A変換器25-1、25-2に出力する。マイクロプロセッサー信号処理部インターフェース34は、マイクロ波送受信部5がマイクロプロセッサー信号処理部6に装着されているか否かにより、マイクロプロセッサー信号処理回路CPU26に出力されるクロックの発生源を切り替える。マイクロプロセッサー信号処理部インターフェース34は、マイクロ波送受信部5がマイクロプロセッサー信号処理部6に装着されたとき、復調器DEM22からの受信シンボルクロックをマイクロプロセッサー信号処理回路CPU26に出力する。このとき、マイクロプロセッサー信号処理部インターフェース34は、マイクロプロセッサー信号処理部6のクロック発生器からのクロックがマイクロプロセッサー信号処理回路CPU26に出力されないように、そのクロック発生器を制御する。マイクロプロセッサー信号処理部インターフェース34は、変換回路図示しないを備えている。マイクロプロセッサー信号処理部インターフェース34の変換回路の機能は、第1実施形態におけるマイクロプロセッサー信号処理部2のマイクロプロセッサー信号処理部インターフェース29の変換回路の機能と同じである。マイクロプロセッサー信号処理部インターフェース34の変換回路は、受信時に、復調器DEM22からの受信シンボルクロックに同期して、マイクロ波送受信部5マイクロ波送受信部インターフェース31からの受信デジタルBB信号デジタルI信号、デジタルQ信号に信号レベル変換処理、パラレルビット変換処理を施し、その受信デジタルBB信号デジタルI信号、デジタルQ信号をマイクロプロセッサー信号処理回路CPU26に出力する。マイクロプロセッサー信号処理部インターフェース34の変換回路は、送信時に、復調器DEM22からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理回路CPU26からの送信デジタルBB信号デジタルI信号、デジタルQ信号に信号レベル変換処理、パラレルビット変換処理を施し、その送信デジタルBB信号デジタルI信号、デジタルQ信号をマイクロ波送受信部インターフェース31に出力する。次に、第3実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第1実施形態と重複する説明を省略する。帯域通過フィルターBPF56からの受信IF信号は、復調器DEM22によって、受信アナログBB信号としてアナログI信号、アナログQ信号に変換され、A/D変換器24-1、24-2に出力される。この受信アナログBB信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが復調器DEM22の受信シンボルクロック再生回路によって再生され、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路CPU26に出力される。復調器DEM22からのアナログI信号、アナログQ信号は、A/D変換器24-1、24-2によって、受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルBB信号としてデジタルI信号、デジタルQ信号に変換され、マイクロ波送受信部インターフェース31に出力される。A/D変換器24-1、24-2からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロ波送受信部インターフェース31の変換回路によって、復調器DEM22からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース34に出力される。マイクロ波送受信部インターフェース31からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理部インターフェース34の変換回路によって、復調器DEM22からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路CPU26に出力される。マイクロプロセッサー信号処理部インターフェース34からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理回路CPU26が実行する通信処理プログラムによって、復調器DEM22からの受信シンボルクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムにより、受信データを処理する。次に、第3実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第1実施形態と重複する説明を省略する。マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムによって送信データを生成した後、通信処理プログラムによって、復調器DEM22からの受信シンボルクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルBB信号デジタルI信号、デジタルQ信号に変換し、マイクロプロセッサー信号処理部インターフェース34に出力する。マイクロプロセッサー信号処理回路CPU26からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理部インターフェース34の変換回路によって、復調器DEM22からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース31に出力される。マイクロプロセッサー信号処理部インターフェース34からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロ波送受信部インターフェース31の変換回路によって、復調器DEM22からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、D/A変換器25-1、25-2に出力される。マイクロ波送受信部インターフェース31からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、D/A変換器25-1、25-2によって、復調器DEM22からの受信シンボルクロックに同期して、送信アナログBB信号アナログI信号、アナログQ信号に変換され、変調器MOD23に出力される。D/A変換器25-1、25-2からの送信アナログBB信号アナログI信号、アナログQ信号は、変調器MOD23によって、送信IF信号に変換され、帯域通過フィルターBPF62に出力される。第3実施形態の情報処理端末システムでは、A/D変換器24-1、24-2、復号器DEC71、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路CPU26は、復調器DEM22からの受信シンボルクロックに同期したタイミングで動作する。このため、第3実施形態の情報処理端末システムでは、第2従来例、第1実施形態の情報処理端末システムで行われるタイミング調整処理が不要になる。したがって、第3実施形態の情報処理端末システムでは、タイミング調整処理に伴う受信データバッファ回路、送信データバッファ回路、タイミング調整回路、データ信号を監視する機能、割込回路が必要ない。このように、第3実施形態の情報処理端末システムでは、第1実施形態の効果に加えて、第2実施形態の効果も実現する。なお、第3実施形態の情報処理端末システムでは、変復調処理部83が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号受信IF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6からの送信デジタルBB信号を送信変調波信号であるところの送信中間周波信号送信IF信号に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部83が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6からの送信デジタルBB信号を送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。この場合、本発明の第3実施形態の情報処理端末システムの変形例として、図12に示されるように、高周波処理部21は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、60、電力増幅器PA59を備えている。復調器DEM22は、帯域通過フィルターBPF54からの受信RF信号を受信アナログBB信号アナログI信号、アナログQ信号に変換してA/D変換器24-1、24-2に出力する。復調器DEM22の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンボル周波数のn倍nは整数の周波数を有する受信シンボルクロックを生成再生して、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路CPU26に出力する。変調器MOD23は、送信アナログBB信号アナログI信号、アナログQ信号を変調して送信RF信号に変換し、帯域通過フィルターBPF60を介して電力増幅器PA59に出力する。第4実施形態図5は、本発明の第4実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第4実施形態の情報処理端末システムでは、第3実施形態の効果に加えて、受信シンボルクロックに同期したシンボルクロックを、そのシンボルクロックの受け側の用途に合わせて生成できる。第4実施形態では、前述と重複する説明を省略する。第4実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ51と、マイクロ波送受信部7と、マイクロプロセッサー信号処理部6とを具備する。アンテナ51とマイクロ波送受信部7とは、送受信装置通信装置である。マイクロプロセッサー信号処理部6は、情報処理端末である。すなわち、第4実施形態の情報処理端末システムは、第3実施形態の情報処理端末システムのマイクロ波送受信部5に代えて、マイクロ波送受信部7を具備する。第4実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部6からマイクロ波送受信部7を着脱できる構造である。マイクロ波送受信部7とマイクロプロセッサー信号処理部6とが分離されているとき、ユーザは、マイクロプロセッサー信号処理部6の機能のみで第4実施形態の情報処理端末システムを情報処理端末として使用できる。マイクロ波送受信部7は、高周波処理部21、変復調処理部84を備えている。この高周波処理部21は、第1実施形態と同じである図2参照。変復調処理部84は、復調器DEM22、変調器MOD23、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタルA/D変換器24-1、24-2、デジタル/アナログD/A変換器25-1、25-2、マイクロ波送受信部インターフェースI/F31、クロック発生器CLOCKGEN35を備えている。復調器DEM22、変調器MOD23、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31は、第3実施形態と同じである図4参照。すなわち、変復調処理部84は、第3実施形態における変復調処理部83の構成に加えて、クロック発生器35を更に備えている。変復調処理部84の復調器DEM22は、搬送波再生回路図示しない、受信シンボルクロック再生回路図示しないを備えている。変復調処理部84の復調器DEM22の搬送波再生回路は、第1実施形態における変復調処理部81の復調器DEM22の搬送波再生回路と同じである。この復調器DEM22の受信シンボルクロック再生回路は、第3実施形態における変復調処理部83の復調器DEM22の受信シンボルクロック再生回路に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログBB信号に重畳されている受信シンボル周波数のn倍nは整数の周波数を有する受信シンボルクロックを生成再生して、クロック発生器35に出力する。クロック発生器35としては、分周回路、PLLPhaseLockedLoop回路が用いられる。このクロック発生器35は、復調器DEM22からの受信シンボルクロックに基づいて、2次受信シンボルクロックを生成して、その2次受信シンボルクロックの受け側であるA/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路CPU26に出力する。この2次受信シンボルクロックは、受信シンボルクロックに同期しているが、受信シンボルクロックの周波数とは異なる周波数を有する。A/D変換器24-1、24-2が、受信アナログBB信号を受信デジタルBB信号に変換するときに4倍オーバーサンプリングn=4で行う場合、クロック発生器35は、受信シンボル周波数の4倍の周波数を有する2次受信シンボルクロックを生成してA/D変換器24-1、24-2に出力する。D/A変換器25-1、25-2が送信デジタルBB信号を送信アナログBB信号に変換するときに用いられる送信シンボル周波数が受信シンボルクロックの周波数の10分の1である場合、クロック発生器35は、受信シンボル周波数の1/10倍の周波数を有する2次受信シンボルクロックを生成してD/A変換器25-1、25-2に出力する。このように、第4実施形態の情報処理端末システムでは、第3実施形態の効果に加えて、受信シンボルクロックに同期した2次受信シンボルクロックを、その2次受信シンボルクロックの受け側の用途に合わせて生成できる。次に、第4実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第3実施形態と重複する説明を省略する。帯域通過フィルターBPF56からの受信IF信号は、復調器DEM22によって、受信アナログBB信号としてアナログI信号、アナログQ信号に変換され、A/D変換器24-1、24-2に出力される。この受信アナログBB信号に含まれる受信シンボル周波数に同期した1次受信シンボルクロックが復調器DEM22の受信シンボルクロック再生回路によって再生され、クロック発生器35に出力される。この1次受信シンボルクロックを入力として、クロック発生器35は2次受信シンボルクロックを生成し、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路CPU26に出力する。復調器DEM22からのアナログI信号、アナログQ信号は、A/D変換器24-1、24-2によって、クロック発生器35からの2次受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルBB信号としてデジタルI信号、デジタルQ信号に変換され、マイクロ波送受信部インターフェース31に出力される。A/D変換器24-1、24-2からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロ波送受信部インターフェース31の変換回路によって、クロック発生器35からの2次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース34に出力される。マイクロ波送受信部インターフェース31からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理部インターフェース34の変換回路によって、クロック発生器35からの2次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路CPU26に出力される。マイクロプロセッサー信号処理部インターフェース34からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理回路CPU26が実行する通信処理プログラムによって、クロック発生器35からの2次受信シンボルクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムにより、受信データを処理する。次に、第4実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第3実施形態と重複する説明を省略する。マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムによって送信データを生成した後、通信処理プログラムによって、クロック発生器35からの2次受信シンボルクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルBB信号デジタルI信号、デジタルQ信号に変換し、マイクロプロセッサー信号処理部インターフェース34に出力する。マイクロプロセッサー信号処理回路CPU26からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理部インターフェース34の変換回路によって、クロック発生器35からの2次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース31に出力される。マイクロプロセッサー信号処理部インターフェース34からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロ波送受信部インターフェース31の変換回路によって、クロック発生器35からの2次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、D/A変換器25-1、25-2に出力される。マイクロ波送受信部インターフェース31からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、D/A変換器25-1、25-2によって、クロック発生器35からの2次受信シンボルクロックに同期して、送信アナログBB信号アナログI信号、アナログQ信号に変換され、変調器MOD23に出力される。D/A変換器25-1、25-2からの送信アナログBB信号アナログI信号、アナログQ信号は、変調器MOD23によって、送信IF信号に変換され、帯域通過フィルターBPF62に出力される。第4実施形態の情報処理端末システムでは、第3実施形態の効果に加えて、受信シンボルクロックに同期した2次受信シンボルクロックを、その2次受信シンボルクロックの受け側の用途に合わせて生成できる。なお、第4実施形態の情報処理端末システムでは、変復調処理部84が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号受信IF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6からの送信デジタルBB信号を送信変調波信号であるところの送信中間周波信号送信IF信号に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部84が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6からの送信デジタルBB信号を送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。この場合、本発明の第4実施形態の情報処理端末システムの変形例として、図13に示されるように、高周波処理部21は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、60、電力増幅器PA59を備えている。復調器DEM22は、帯域通過フィルターBPF54からの受信RF信号を受信アナログBB信号アナログI信号、アナログQ信号に変換してA/D変換器24-1、24-2に出力する。復調器DEM22の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンボル周波数のn倍nは整数の周波数を有する受信シンボルクロックを生成再生して、クロック発生器35に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路CPU26は、クロック発生器35からの2次受信シンボルクロックに同期して動作する。変調器MOD23は、送信アナログBB信号アナログI信号、アナログQ信号を変調して送信RF信号に変換し、帯域通過フィルターBPF60を介して電力増幅器PA59に出力する。また、本発明では、第4’実施形態の情報処理端末システムとして、図18に示されるように、第4実施形態の情報処理端末システムを第2実施形態の情報処理端末システムに適用することができる。第4’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部6に代えて、第2実施形態のマイクロプロセッサー信号処理部4を具備する。このマイクロプロセッサー信号処理部4は、前述したように、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48を備えている。第4’実施形態の情報処理端末システムでは、マイクロ波送受信部7は、変復調処理部84に代えて、変復調処理部84’を備えている。変復調処理部84’は、復調器DEM22、変調器MOD23、ベースバンド処理部を備えている。そのベースバンド処理部は、A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、クロック発生器35を備えている。この場合、クロック発生器35は、復調器DEM22からの1次受信シンボルクロックに基づいて、2次受信シンボルクロックを生成して、その2次受信シンボルクロックの受け側であるA/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48は、クロック発生器35からの2次受信シンボルクロックに同期して動作する。また、第4’実施形態の情報処理端末システムでは、変復調処理部84’が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号受信IF信号を受信データに変換してマイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4からの送信データを送信変調波信号であるところの送信中間周波信号送信IF信号に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部84’が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信データに変換してマイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4からの送信データを送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。この場合、本発明の第4’実施形態の情報処理端末システムの変形例として、図23に示されるように、高周波処理部21は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、60、電力増幅器PA59を備えている。復調器DEM22は、帯域通過フィルターBPF54からの受信RF信号を受信アナログBB信号アナログI信号、アナログQ信号に変換してA/D変換器24-1、24-2に出力する。復調器DEM22の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンボル周波数のn倍nは整数の周波数を有する1次シンボルクロックを生成再生して、クロック発生器35に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48は、クロック発生器35からの2次受信シンボルクロックに同期して動作する。変調器MOD23は、送信アナログBB信号アナログI信号、アナログQ信号を変調して送信RF信号に変換し、帯域通過フィルターBPF60を介して電力増幅器PA59に出力する。第5実施形態図6は、本発明の第5実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第5実施形態の情報処理端末システムでは、第3実施形態の効果に加えて、受信シンボルクロックがマイクロ波送受信部からマイクロプロセッサー信号処理部に出力されない状況でも、マイクロプロセッサー信号処理部内のマイクロプロセッサー信号処理回路CPUに出力されるクロックの発生源を切り替える必要なしに、そのマイクロプロセッサー信号処理回路CPUが常に動作する。第5実施形態では、前述と重複する説明を省略する。第5実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ51と、マイクロ波送受信部9と、マイクロプロセッサー信号処理部10とを具備する。アンテナ51とマイクロ波送受信部9とは、送受信装置通信装置である。マイクロプロセッサー信号処理部10は、情報処理端末である。すなわち、第5実施形態の情報処理端末システムは、第3実施形態の情報処理端末システムのマイクロ波送受信部5、マイクロプロセッサー信号処理部6に代えて、マイクロ波送受信部9、マイクロプロセッサー信号処理部10を具備する。このマイクロ波送受信部9は、高周波処理部21、変復調処理部85を備えている。この高周波処理部21は、第1実施形態と同じである図2参照。変復調処理部85は、復調器DEM22、変調器MOD23、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタルA/D変換器24-1、24-2、デジタル/アナログD/A変換器25-1、25-2、マイクロ波送受信部インターフェースI/F31を備えている。復調器DEM22、変調器MOD23、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31は、第3実施形態と同じである図4参照。マイクロプロセッサー信号処理部10は、マイクロプロセッサー信号処理部インターフェースI/F34、マイクロプロセッサー信号処理回路CPU26、クロック発生器CLOCKGEN36を備えている。マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路26は、第3実施形態と同じである図4参照。第5実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部10からマイクロ波送受信部9を着脱できる構造である。マイクロ波送受信部9とマイクロプロセッサー信号処理部10とが分離されているときでも、マイクロプロセッサー信号処理回路CPU26は、クロック発生器36からの後述のクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成などの一般のプログラム図示しないを実行することができ、前記の一般的な情報処理情報処理端末の機能のみが使用される処理を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部10の機能のみでも第5実施形態の情報処理端末システムを情報処理端末として使用できる。変復調処理部85の復調器DEM22は、搬送波再生回路図示しない、受信シンボルクロック再生回路図示しないを備えている。変復調処理部85の復調器DEM22の搬送波再生回路は、第1実施形態における変復調処理部81の復調器DEM22の搬送波再生回路と同じである。この復調器DEM22の受信シンボルクロック再生回路は、第3実施形態における変復調処理部83の復調器DEM22に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログBB信号に重畳されている受信シンボル周波数のn倍nは整数の周波数を有する受信シンボルクロックを生成再生して、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、クロック発生器36に出力する。クロック発生器36としては、分周回路、PLLPhaseLockedLoop回路が用いられる。クロック発生器36は、復調器DEM22からの受信シンボルクロックを1次クロックとして入力し、そのPLL回路により、その1次クロックに同期した2次クロックを生成し、マイクロプロセッサー信号処理回路CPU26に出力する。1次クロックがない場合、クロック発生器36は、自走発振して2次クロックをマイクロプロセッサー信号処理回路CPU26に出力する。次に、第5実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第3実施形態と重複する説明を省略する。帯域通過フィルターBPF56からの受信IF信号は、復調器DEM22によって、受信アナログBB信号としてアナログI信号、アナログQ信号に変換され、A/D変換器24-1、24-2に出力される。この受信アナログBB信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが復調器DEM22の受信シンボルクロック再生回路によって再生され、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、クロック発生器36に出力される。クロック発生器36は、復調器DEM22からの受信シンボルクロック1次クロックに同期した2次クロックを生成し、マイクロプロセッサー信号処理回路CPU26に出力する。マイクロプロセッサー信号処理部インターフェース34からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理回路CPU26が実行する通信処理プログラムによって、クロック発生器36からの2次クロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムにより、受信データを処理する。次に、第5実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第3実施形態と重複する説明を省略する。マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムによって送信データを生成した後、通信処理プログラムによって、クロック発生器36からの2次クロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルBB信号デジタルI信号、デジタルQ信号に変換し、マイクロプロセッサー信号処理部インターフェース34に出力する。第5実施形態の情報処理端末システムでは、受信断の場合、又は、マイクロ波送受信部9とマイクロプロセッサー信号処理部10とが何らかの理由で分離された場合、マイクロプロセッサー信号処理部10は、受信シンボルクロック1次クロックを入力できなくなる。この場合でも、クロック発生器36のPLL回路の自走発振により、2次クロックがマイクロプロセッサー信号処理回路CPU26に出力される。このため、マイクロ波送受信部9がマイクロプロセッサー信号処理部10に装着されている場合や、マイクロ波送受信部9とマイクロプロセッサー信号処理部10とが分離されている場合でも、マイクロプロセッサー信号処理回路CPU26は、クロック発生器36からの2次クロックに同期したタイミングで動作する。このように、第5実施形態の情報処理端末システムでは、第3実施形態の効果に加えて、受信シンボルクロックがマイクロ波送受信部9からマイクロプロセッサー信号処理部10に出力されない状況でも、マイクロプロセッサー信号処理部10内のマイクロプロセッサー信号処理回路CPU26に出力されるクロックの発生源を切り替える必要がなく、そのマイクロプロセッサー信号処理回路CPU26が常に動作する。本実施例では、クロック発生器36が、1次クロックである受信シンボルクロックに同期した2次クロックをマイクロプロセッサー信号処理回路CPU26に供給しているが、受信シンボルクロックの周波数とは異なる周波数を有する2次クロックをマイクロプロセッサー信号処理回路CPU26に供給することができる。この結果、第5実施形態の情報処理端末システムでは、低電力モード時にマイクロプロセッサー信号処理回路CPU26の動作周波数を下げるなど、動作周波数の変更が容易になる。なお、第5実施形態の情報処理端末システムでは、変復調処理部85が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号受信IF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部10に出力し、送信時に、マイクロプロセッサー信号処理部10からの送信デジタルBB信号を送信変調波信号であるところの送信中間周波信号送信IF信号に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部85が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部10に出力し、送信時に、マイクロプロセッサー信号処理部10からの送信デジタルBB信号を送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。この場合、本発明の第5実施形態の情報処理端末システムの変形例として、図14に示されるように、高周波処理部21は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、60、電力増幅器PA59を備えている。復調器DEM22は、帯域通過フィルターBPF54からの受信RF信号を受信アナログBB信号アナログI信号、アナログQ信号に変換してA/D変換器24-1、24-2に出力する。復調器DEM22の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンボル周波数のn倍nは整数の周波数を有する受信シンボルクロックを生成再生して、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、クロック発生器36に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、クロック発生器36は、復調器DEM22からの受信シンボルクロックに同期して動作する。マイクロプロセッサー信号処理回路CPU48は、クロック発生器36からの2次受信シンボルクロックに同期して動作する。変調器MOD23は、送信アナログBB信号アナログI信号、アナログQ信号を変調して送信RF信号に変換し、帯域通過フィルターBPF60を介して電力増幅器PA59に出力する。また、本発明では、第5’実施形態の情報処理端末システムとして、図19に示されるように、第5実施形態の情報処理端末システムを第2実施形態の情報処理端末システムに適用することができる。第5’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部10に代えて、マイクロプロセッサー信号処理部10’を具備する。マイクロプロセッサー信号処理部10’は、第2実施形態のマイクロプロセッサー信号処理部4のマイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48と、上述のクロック発生器36とを備えている。第5’実施形態の情報処理端末システムでは、マイクロ波送受信部9は、変復調処理部85に代えて、変復調処理部85’を備えている。変復調処理部85’は、復調器DEM22、変調器MOD23、ベースバンド処理部を備えている。そのベースバンド処理部は、A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46を備えている。この場合、復調器DEM22の受信シンボルクロック再生回路は、復調器DEM22で生成される受信アナログBB信号に重畳されている受信シンボル周波数のn倍nは整数の周波数を有する受信シンボルクロックを生成再生して、A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、クロック発生器36に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、クロック発生器36は、復調器DEM22からの受信シンボルクロックに同期して動作する。マイクロプロセッサー信号処理回路CPU48は、クロック発生器36からの2次受信シンボルクロックに同期して動作する。また、第5’実施形態の情報処理端末システムでは、変復調処理部85’が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号受信IF信号を受信データに変換してマイクロプロセッサー信号処理部10’に出力し、送信時に、マイクロプロセッサー信号処理部10’からの送信データを送信変調波信号であるところの送信中間周波信号送信IF信号に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部85’が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信データに変換してマイクロプロセッサー信号処理部10’に出力し、送信時に、マイクロプロセッサー信号処理部10’からの送信データを送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。この場合、本発明の第5’実施形態の情報処理端末システムの変形例として、図24に示されるように、高周波処理部21は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、60、電力増幅器PA59を備えている。復調器DEM22は、帯域通過フィルターBPF54からの受信RF信号を受信アナログBB信号アナログI信号、アナログQ信号に変換してA/D変換器24-1、24-2に出力する。復調器DEM22の受信シンボルクロック再生回路は、この受信アナログBB信号に重畳されている受信シンボル周波数のn倍nは整数の周波数を有する受信シンボルクロックを生成再生して、A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、クロック発生器36に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、クロック発生器36は、復調器DEM22からの受信シンボルクロックに同期して動作する。マイクロプロセッサー信号処理回路CPU48は、クロック発生器36からの2次受信シンボルクロックに同期して動作する。変調器MOD23は、送信アナログBB信号アナログI信号、アナログQ信号を変調して送信RF信号に変換し、帯域通過フィルターBPF60を介して電力増幅器PA59に出力する。第6実施形態図7は、本発明の第6実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第6実施形態の情報処理端末システムでは、第4実施形態の効果に加えて、搬送波を再生する搬送波再生回路と受信シンボルクロックを再生する受信シンボルクロック再生回路とを簡略化でき、再生された搬送波、受信シンボルクロックの位相雑音を改善することができる。第6実施形態では、前述と重複する説明を省略する。第6実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ51と、マイクロ波送受信部11と、マイクロプロセッサー信号処理部6とを具備する。アンテナ51とマイクロ波送受信部11とは、送受信装置通信装置である。マイクロプロセッサー信号処理部6は、情報処理端末である。すなわち、第6実施形態の情報処理端末システムは、第4実施形態の情報処理端末システムのマイクロ波送受信部7に代えて、マイクロ波送受信部11を具備する。第6実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部6からマイクロ波送受信部11を着脱できる構造である。マイクロ波送受信部11とマイクロプロセッサー信号処理部6とが分離されているとき、ユーザは、マイクロプロセッサー信号処理部6の機能のみで第6実施形態の情報処理端末システムを情報処理端末として使用できる。マイクロ波送受信部11は、高周波処理部37、変復調処理部86を備えている。高周波処理部37は、受信時に、アンテナ51により受信された受信RF信号を復調し受信中間周波数信号受信IF信号に変換して変復調処理部86に出力する。高周波処理部37は、送信時に、変復調処理部86からの送信IF信号を送信RF信号に変換してアンテナ51を介して送信する。変復調処理部86は、受信時に、高周波処理部37からの受信IF信号を受信デジタルベースバンド信号受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力する。変復調処理部86は、送信時に、マイクロプロセッサー信号処理部6からの送信デジタルベースバンド信号送信デジタルBB信号を送信IF信号に変換して高周波処理部37に出力する。高周波処理部37は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、56、60、62、周波数変換器CONV40、61、局部発振器OSC57、58、電力増幅器PA59を備えている。デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、56、60、62、周波数変換器CONV61、局部発振器OSC57、58、電力増幅器PA59は、第1実施形態と同じである図2参照。すなわち、高周波処理部37は、第1実施形態におけるマイクロ波送受信部1の周波数変換器CONV55に代えて、周波数変換器CONV40を備えている。変復調処理部86は、復調器DEM38、変調器MOD23、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタルA/D変換器24-1、24-2、デジタル/アナログD/A変換器25-1、25-2、マイクロ波送受信部インターフェースI/F31、クロック発生器CLOCKGEN39を備えている。変調器MOD23、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31は、第4実施形態と同じである図5参照。すなわち、変復調処理部86は、第4実施形態における変復調処理部84の復調器DEM22、クロック発生器35に代えて、復調器DEM38、クロック発生器39を備えている。周波数変換器CONV40は、帯域通過フィルターBPF54により不要の周波数成分が除去された受信RF信号を、局部発振器OSC57により生成された局部発振信号と混合して受信中間周波数信号受信IF信号に変換し、帯域通過フィルターBPF56を介して変復調処理部86の復調器DEM38に出力する。周波数変換器CONV40は、帯域通過フィルターBPF54からの受信RF信号に重畳されている基準位相信号を生成抽出して、クロック発生器39に出力する。クロック発生器39は、受信シンボルクロック再生回路図示しないを備えている。クロック発生器39は、周波数変換器CONV40からの基準位相信号に基づいて、受信シンボル周波数のn倍nは整数の周波数を有する受信シンボルクロックを生成再生し、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路CPU26に出力する。受信シンボルクロックは、基準位相信号に同期し、基準位相信号の周波数とは異なる周波数を有する。また、クロック発生器39は、搬送波再生回路図示しないを備えている。クロック発生器39は、周波数変換器CONV40からの基準位相信号に基づいて、搬送波を生成再生し、復調器DEM38に出力する。搬送波は、基準位相信号に同期し、基準位相信号の周波数とは異なる周波数を有する。変復調処理部86の復調器DEM38は、クロック発生器39から入力された搬送波を用いて同期検波を行い、帯域通過フィルターBPF56からの受信IF信号を受信アナログBB信号に変換する。QAM変調信号の場合、復調器DEM38は、クロック発生器39から入力された搬送波から同相搬送波と直交搬送波とを生成再生する。復調器DEM38は、それらを用いて、QAM変調波同相変調波と直交変調波を同期検波することによって受信アナログBB信号、すなわちアナログ同相成分信号アナログI信号、アナログ直交成分信号アナログQ信号に変換し、A/D変換器24-1、24-2に出力する。A/D変換器24-1、24-2は、クロック発生器39からの受信シンボルクロックに同期したサンプリング周波数で復調器DEM22からのアナログI信号、アナログQ信号をサンプリングし、サンプリング時のアナログI信号、アナログQ信号が示す搬送波の振幅に対応したデジタル同相成分信号デジタルI信号、デジタル直交成分信号デジタルQ信号を受信デジタルベースバンド信号受信デジタルBB信号として生成変換してマイクロ波送受信部インターフェース31に出力する。次に、第6実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第4実施形態と重複する説明を省略する。アンテナ51により受信された受信RF信号は、デュープレクサーDUP52によって低雑音増幅器LNA53に出力される。受信RF信号は、低雑音増幅器LNA53によって増幅され、帯域通過フィルターBPF54によって搬送波周波数帯域以外の不要の周波数成分が除去される。不要の周波数成分が除去された受信RF信号は、周波数変換器CONV40によって、局部発振器OSC57により生成された局部発振信号と混合され受信IF信号に変換される。受信IF信号は、帯域通過フィルターBPF56によって搬送波周波数帯域が選択され、復調器DEM38に出力される。周波数変換器CONV40によって受信RF信号は受信IF信号に変換されると同時に、受信RF信号に重畳された基準位相信号が周波数変換器CONV40内の分波回路図示しないによって分離され、クロック発生器39に出力される。この基準位相信号により、基準位相信号に同期したクロックがクロック発生器39からA/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路CPU26に出力される。また、この基準位相信号から再生された搬送波がクロック発生器39から復調器DEM38に出力される。帯域通過フィルターBPF56からの受信IF信号は、復調器DEM38によって、受信アナログBB信号としてアナログI信号、アナログQ信号に変換され、A/D変換器24-1、24-2に出力される。復調器DEM38からのアナログI信号、アナログQ信号は、A/D変換器24-1、24-2によって、クロック発生器39からの受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルBB信号としてデジタルI信号、デジタルQ信号に変換され、マイクロ波送受信部インターフェース31に出力される。A/D変換器24-1、24-2からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロ波送受信部インターフェース31の変換回路によって、クロック発生器39からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース34に出力される。マイクロ波送受信部インターフェース31からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理部インターフェース34の変換回路によって、クロック発生器39からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路CPU26に出力される。マイクロプロセッサー信号処理部インターフェース34からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理回路CPU26が実行する通信処理プログラムによって、クロック発生器39からの受信シンボルクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムにより、受信データを処理する。次に、第6実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第4実施形態と重複する説明を省略する。マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムによって送信データを生成した後、通信処理プログラムによって、クロック発生器39からの受信シンボルクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルBB信号デジタルI信号、デジタルQ信号に変換し、マイクロプロセッサー信号処理部インターフェース34に出力する。マイクロプロセッサー信号処理回路CPU26からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理部インターフェース34の変換回路によって、クロック発生器39からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース31に出力される。マイクロプロセッサー信号処理部インターフェース34からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロ波送受信部インターフェース31の変換回路によって、クロック発生器39からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、D/A変換器25-1、25-2に出力される。マイクロ波送受信部インターフェース31からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、D/A変換器25-1、25-2によって、クロック発生器39からの受信シンボルクロックに同期して、送信アナログBB信号アナログI信号、アナログQ信号に変換され、変調器MOD23に出力される。D/A変換器25-1、25-2からの送信アナログBB信号アナログI信号、アナログQ信号は、変調器MOD23によって、送信IF信号に変換され、帯域通過フィルターBPF62に出力される。第6実施形態の情報処理端末システムでは、第4実施形態の復調器DEM22が変調波を用いて搬送波を再生して受信シンボルクロックを再生するのではなく、周波数変換器CONV40からの基準位相信号を用いて、クロック発生器39が受信シンボルクロック及び搬送波を再生する。このため、第6実施形態の情報処理端末システムでは、変調波に比べて位相情報が明確な基準位相信号から搬送波や受信シンボルクロックを再生することから、搬送波再生回路と受信シンボルクロック再生回路の構成を簡略化できる。第6実施形態の情報処理端末システムでは、基準位相信号を用いて、搬送波、受信シンボルクロックを再生する。このため、第6実施形態の情報処理端末システムでは、再生された搬送波、受信シンボルクロックの位相雑音を改善することができる。このように、第6実施形態の情報処理端末システムでは、第4実施形態の効果に加えて、搬送波を再生する搬送波再生回路と受信シンボルクロックを再生する受信シンボルクロック再生回路とを簡略化でき、再生された搬送波、受信シンボルクロックの位相雑音を改善することができる。なお、本実施例では、クロック発生器39が搬送波再生回路を備えているが、クロック発生器39の代わりに、復調器DEM38が搬送波再生回路を備える場合がある。この場合、クロック発生器39は、復調器DEM38に基準位相信号に同期した信号例えば受信シンボルクロックまたは基準位相信号そのものであっても良い。を出力する。復調器DEM38はそれを元に同相搬送波と直交搬送波とを生成再生し、QAM変調波同相変調波と直交変調波を同期検波することによって受信アナログBB信号、すなわちアナログ同相成分信号アナログI信号、アナログ直交成分信号アナログQ信号に変換し、A/D変換器24-1、24-2に出力する。また、第6実施形態の情報処理端末システムでは、変復調処理部86が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号受信IF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6からの送信デジタルBB信号を送信変調波信号であるところの送信中間周波信号送信IF信号に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部86が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6からの送信デジタルBB信号を送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。この場合、本発明の第6実施形態の情報処理端末システムの変形例として、図15に示されるように、高周波処理部21は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、60、電力増幅器PA59を備えている。帯域通過フィルターBPF54は、受信信号帯域通過フィルター図示しない、基準信号帯域通過フィルター図示しないを備えている。帯域通過フィルターBPF54の受信信号帯域通過フィルターには、受信RF信号の周波数帯域が設定され、その受信信号帯域通過フィルターは、低雑音増幅器LNA53より入力された受信RF信号のみを抽出し、復調器DEM38に出力する。帯域通過フィルターBPF54の基準位相信号帯域通過フィルターには、基準位相信号の周波数帯域が設定され、その基準位相信号帯域通過フィルターは、低雑音増幅器LNA53より入力された受信RF信号に重畳されている基準位相信号のみを抽出し、クロック発生器39に出力する。クロック発生器39は、帯域通過フィルターBPF54からの基準位相信号に基づいて、受信シンボルクロックを生成再生し、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路CPU26に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路CPU26は、クロック発生器39からの受信シンボルクロックに同期して動作する。また、クロック発生器39は、帯域通過フィルターBPF54からの基準位相信号に基づいて、搬送波を生成再生し、復調器DEM38に出力する。復調器DEM38は、帯域通過フィルターBPF54からの受信RF信号を受信アナログBB信号アナログI信号、アナログQ信号に変換してA/D変換器24-1、24-2に出力する。変調器MOD23は、送信アナログBB信号アナログI信号、アナログQ信号を変調して送信RF信号に変換し、帯域通過フィルターBPF60を介して電力増幅器PA59に出力する。また、本発明では、第6’実施形態の情報処理端末システムとして、図20に示されるように、第6実施形態の情報処理端末システムを第2実施形態の情報処理端末システムに適用することができる。第6’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部6に代えて、第2実施形態のマイクロプロセッサー信号処理部4を具備する。このマイクロプロセッサー信号処理部4は、前述したように、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48を備えている。第6’実施形態の情報処理端末システムでは、マイクロ波送受信部11は、変復調処理部86に代えて、変復調処理部86’を備えている。変復調処理部86’は、復調器DEM38、変調器MOD23、ベースバンド処理部を備えている。そのベースバンド処理部は、A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、クロック発生器39を備えている。この場合、クロック発生器39は、周波数変換器CONV40からの基準位相信号に基づいて、受信シンボルクロックを生成再生し、A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48は、クロック発生器39からの受信シンボルクロックに同期して動作する。また、クロック発生器39は、周波数変換器CONV40からの基準位相信号に基づいて、搬送波を生成再生し、復調器DEM38に出力する。また、第6’実施形態の情報処理端末システムでは、変復調処理部86’が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号受信IF信号を受信データに変換してマイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4からの送信データを送信変調波信号であるところの送信中間周波信号送信IF信号に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部86’が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信データに変換してマイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4からの送信データを送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。この場合、本発明の第6’実施形態の情報処理端末システムの変形例として、図25に示されるように、高周波処理部21は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、60、電力増幅器PA59を備えている。帯域通過フィルターBPF54は、受信信号帯域通過フィルター図示しない、基準位相信号帯域通過フィルター図示しないを備えている。帯域通過フィルターBPF54の受信信号帯域通過フィルターには、受信RF信号の周波数帯域が設定され、その受信信号帯域通過フィルターは、低雑音増幅器LNA53より入力された受信RF信号のみを抽出し、復調器DEM38に出力する。帯域通過フィルターBPF54の基準信号帯域通過フィルターには、基準位相信号の周波数帯域が設定され、その基準位相信号帯域通過フィルターは、低雑音増幅器LNA53より入力された受信RF信号に重畳されている基準位相信号のみを抽出し、クロック発生器39に出力する。クロック発生器39は、帯域通過フィルターBPF54からの基準位相信号に基づいて、受信シンボルクロックを生成再生し、A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48は、クロック発生器39からの受信シンボルクロックに同期して動作する。また、クロック発生器39は、帯域通過フィルターBPF54からの基準位相信号に基づいて、搬送波を生成再生し、復調器DEM38に出力する。復調器DEM38は、帯域通過フィルターBPF54からの受信RF信号を受信アナログBB信号アナログI信号、アナログQ信号に変換してA/D変換器24-1、24-2に出力する。変調器MOD23は、送信アナログBB信号アナログI信号、アナログQ信号を変調して送信RF信号に変換し、帯域通過フィルターBPF60を介して電力増幅器PA59に出力する。第7実施形態図8は、本発明の第7実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第7実施形態の情報処理端末システムでは、第4実施形態の効果に加えて、受信シンボルクロック再生回路が不要になる。第7実施形態では、前述と重複する説明を省略する。第7実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ51と、マイクロ波送受信部13と、マイクロプロセッサー信号処理部6とを具備する。アンテナ51とマイクロ波送受信部13とは、送受信装置通信装置である。マイクロプロセッサー信号処理部6は、情報処理端末である。すなわち、第7実施形態の情報処理端末システムは、第4実施形態の情報処理端末システムのマイクロ波送受信部7に代えて、マイクロ波送受信部13を具備する。第7実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部6からマイクロ波送受信部13を着脱できる構造である。マイクロ波送受信部13とマイクロプロセッサー信号処理部6とが分離されているとき、ユーザは、マイクロプロセッサー信号処理部6の機能のみでも第7実施形態の情報処理端末システムを情報処理端末として使用できる。このマイクロ波送受信部13は、高周波処理部21、変復調処理部87を備えている。この高周波処理部21は、第1実施形態と同じである図2参照。変復調処理部87は、復調器DEM42、変調器MOD23、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタルA/D変換器24-1、24-2、デジタル/アナログD/A変換器25-1、25-2、マイクロ波送受信部インターフェースI/F31、クロック発生器CLOCKGEN41を備えている。変調器MOD23、A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31は、第4実施形態と同じである図5参照。すなわち、変復調処理部87は、第4実施形態における変復調処理部84の復調器DEM22、クロック発生器35に代えて、復調器DEM42、クロック発生器41を備えている。変復調処理部87の復調器DEM42は、搬送波再生回路図示しないを備えている。復調器DEM42の搬送波再生回路は、第1実施形態における変復調処理部81の復調器DEM22の搬送波再生回路と同じである。クロック発生器41は、自走発振によりクロックを生成してA/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路CPU26に出力する。次に、第7実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第4実施形態と重複する説明を省略する。帯域通過フィルターBPF56からの受信IF信号は、復調器DEM42によって、受信アナログBB信号としてアナログI信号、アナログQ信号に変換され、A/D変換器24-1、24-2に出力される。クロック発生器41の自走発振により、クロックがクロック発生器41からA/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路CPU26に出力される。復調器DEM38からのアナログI信号、アナログQ信号は、A/D変換器24-1、24-2によって、クロック発生器41からのクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルBB信号としてデジタルI信号、デジタルQ信号に変換され、マイクロ波送受信部インターフェース31に出力される。A/D変換器24-1、24-2からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロ波送受信部インターフェース31の変換回路によって、クロック発生器41からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース34に出力される。マイクロ波送受信部インターフェース31からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理部インターフェース34の変換回路によって、クロック発生器41からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路CPU26に出力される。マイクロプロセッサー信号処理部インターフェース34からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理回路CPU26が実行する通信処理プログラムによって、クロック発生器41からのクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。このように、マイクロプロセッサー信号処理回路CPU26では、受信デジタルBB信号デジタルI信号、デジタルQ信号にデジタル波形処理を施すことにより波形を再生し、受信データを判別する。マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムにより、受信データを処理する。次に、第7実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第4実施形態と重複する説明を省略する。マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムによって送信データを生成した後、通信処理プログラムによって、クロック発生器41からのクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルBB信号デジタルI信号、デジタルQ信号に変換し、マイクロプロセッサー信号処理部インターフェース34に出力する。マイクロプロセッサー信号処理回路CPU26からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理部インターフェース34の変換回路によって、クロック発生器41からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース31に出力される。マイクロプロセッサー信号処理部インターフェース34からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロ波送受信部インターフェース31の変換回路によって、クロック発生器41からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、D/A変換器25-1、25-2に出力される。マイクロ波送受信部インターフェース31からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、D/A変換器25-1、25-2によって、クロック発生器41からのクロックに同期して、送信アナログBB信号アナログI信号、アナログQ信号に変換され、変調器MOD23に出力される。D/A変換器25-1、25-2からの送信アナログBB信号アナログI信号、アナログQ信号は、変調器MOD23によって、送信IF信号に変換され、帯域通過フィルターBPF62に出力される。第7実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理回路CPU26で、受信デジタルBB信号デジタルI信号、デジタルQ信号にデジタル波形処理を施すことにより波形を再生し、受信データを判別する。このため、復調器DEM42には受信シンボルクロックを再生する受信シンボルクロック再生回路が必要ない。このように、第7実施形態の情報処理端末システムでは、第4実施形態の効果に加えて、受信シンボルクロック再生回路が不要になる。なお、第7実施形態の情報処理端末システムでは、変復調処理部87が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号受信IF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6からの送信デジタルBB信号を送信変調波信号であるところの送信中間周波信号送信IF信号に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部87が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部6に出力し、送信時に、マイクロプロセッサー信号処理部6からの送信デジタルBB信号を送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。この場合、本発明の第7実施形態の情報処理端末システムの変形例として、図16に示されるように、高周波処理部21は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、60、電力増幅器PA59を備えている。復調器DEM42は、帯域通過フィルターBPF54からの受信RF信号を受信アナログBB信号アナログI信号、アナログQ信号に変換してA/D変換器24-1、24-2に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース31、マイクロプロセッサー信号処理部インターフェース34、マイクロプロセッサー信号処理回路CPU26は、クロック発生器41からのクロックに同期して動作する。変調器MOD23は、送信アナログBB信号アナログI信号、アナログQ信号を変調して送信RF信号に変換し、帯域通過フィルターBPF60を介して電力増幅器PA59に出力する。また、本発明では、第7’実施形態の情報処理端末システムとして、図21に示されるように、第7実施形態の情報処理端末システムを第2実施形態の情報処理端末システムに適用することができる。第7’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部6に代えて、第2実施形態のマイクロプロセッサー信号処理部4を具備する。このマイクロプロセッサー信号処理部4は、前述したように、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48を備えている。第7’実施形態の情報処理端末システムでは、マイクロ波送受信部13は、変復調処理部87に代えて、変復調処理部87’を備えている。変復調処理部87’は、復調器DEM42、ベースバンド処理部を備えている。そのベースバンド処理部は、変調器MOD23、A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、クロック発生器41を備えている。この場合、クロック発生器41は、自走発振によりクロックを生成してA/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48は、クロック発生器41からのクロックに同期して動作する。また、第7’実施形態の情報処理端末システムでは、変復調処理部87’が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号受信IF信号を受信データに変換してマイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4からの送信データを送信変調波信号であるところの送信中間周波信号送信IF信号に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部87’が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信データに変換してマイクロプロセッサー信号処理部4に出力し、送信時に、マイクロプロセッサー信号処理部4からの送信データを送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。この場合、本発明の第7’実施形態の情報処理端末システムの変形例として、図26に示されるように、高周波処理部21は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、60、電力増幅器PA59を備えている。復調器DEM42は、帯域通過フィルターBPF54からの受信RF信号を受信アナログBB信号アナログI信号、アナログQ信号に変換してA/D変換器24-1、24-2に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース46、マイクロプロセッサー信号処理部インターフェース47、マイクロプロセッサー信号処理回路CPU48は、クロック発生器41からのクロックに同期して動作する。変調器MOD23は、送信アナログBB信号アナログI信号、アナログQ信号を変調して送信RF信号に変換し、帯域通過フィルターBPF60を介して電力増幅器PA59に出力する。第8実施形態図9は、本発明の第8実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第8実施形態の情報処理端末システムでは、第7実施形態の効果に加えて、マイクロ波送受信部とマイクロプロセッサー信号処理部とが何らかの理由で分離された場合でも、マイクロプロセッサー信号処理部内のマイクロプロセッサー信号処理回路CPUが常に動作する。第8実施形態では、前述と重複する説明を省略する。第8実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ51と、マイクロ波送受信部15と、マイクロプロセッサー信号処理部16とを具備する。アンテナ51とマイクロ波送受信部15とは、送受信装置通信装置である。マイクロプロセッサー信号処理部16は、情報処理端末である。すなわち、第8実施形態の情報処理端末システムは、第7実施形態の情報処理端末システムのマイクロ波送受信部13、マイクロプロセッサー信号処理部6に代えて、マイクロ波送受信部15、マイクロプロセッサー信号処理部16を具備する。このマイクロ波送受信部15は、高周波処理部21、変復調処理部88を備えている。この高周波処理部21は、第1実施形態と同じである図2参照。変復調処理部88は、復調器DEM42、変調器MOD23、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ/デジタルA/D変換器24-1、24-2、デジタル/アナログD/A変換器25-1、25-2、マイクロ波送受信部インターフェースI/F101を備えている。復調器DEM42、変調器MOD23、A/D変換器24-1、24-2、D/A変換器25-1、25-2は、第7実施形態と同じである図8参照。マイクロ波送受信部インターフェースI/F101は、その機能が上述のマイクロ波送受信部インターフェースI/F31と同じであるが、クロックの入出力が上述のマイクロ波送受信部インターフェースI/F31と異なる。マイクロプロセッサー信号処理部16は、マイクロプロセッサー信号処理部インターフェースI/F102、マイクロプロセッサー信号処理回路CPU26、クロック発生器CLOCKGEN33を備えている。マイクロプロセッサー信号処理回路26は、第7実施形態と同じである図8参照。マイクロプロセッサー信号処理部インターフェースI/F102は、その機能が上述のマイクロプロセッサー信号処理部インターフェースI/F34と同じであるが、クロックの入出力が上述のマイクロプロセッサー信号処理部インターフェースI/F34と異なる。クロック発生器33は、自走発振によりクロックを生成してA/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース101、マイクロプロセッサー信号処理部インターフェース102、マイクロプロセッサー信号処理回路CPU26に出力する。第8実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部16からマイクロ波送受信部15を着脱できる構造である。マイクロ波送受信部15とマイクロプロセッサー信号処理部16とが分離されているときでも、マイクロプロセッサー信号処理回路CPU26は、クロック発生器33からのクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成など一般のプログラム図示しないを実行することができ、前記の一般的な情報処理情報処理端末の機能のみが使用される処理を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部16の機能のみでも第8実施形態の情報処理端末システムを情報処理端末として使用できる。次に、第8実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第7実施形態と重複する説明を省略する。帯域通過フィルターBPF56からの受信IF信号は、復調器DEM42によって、受信アナログBB信号としてアナログI信号、アナログQ信号に変換され、A/D変換器24-1、24-2に出力される。クロック発生器33の自走発振により、クロックがクロック発生器33からA/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース101、マイクロプロセッサー信号処理部インターフェース102、マイクロプロセッサー信号処理回路CPU26に出力される。復調器DEM38からのアナログI信号、アナログQ信号は、A/D変換器24-1、24-2によって、クロック発生器33からのクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルBB信号としてデジタルI信号、デジタルQ信号に変換され、マイクロ波送受信部インターフェース101に出力される。A/D変換器24-1、24-2からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロ波送受信部インターフェース101の変換回路によって、クロック発生器33からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース102に出力される。マイクロ波送受信部インターフェース101からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理部インターフェース102の変換回路によって、クロック発生器33からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路CPU26に出力される。マイクロプロセッサー信号処理部インターフェース102からの受信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理回路CPU26が実行する通信処理プログラムによって、クロック発生器33からのクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。このように、マイクロプロセッサー信号処理回路CPU26では、受信デジタルBB信号デジタルI信号、デジタルQ信号にデジタル波形処理を施すことにより波形を再生し、受信データを判別する。マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムにより、受信データを処理する。次に、第8実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第7実施形態と重複する説明を省略する。マイクロプロセッサー信号処理回路CPU26は、応用プログラム例えば電子メール処理プログラムによって送信データを生成した後、通信処理プログラムによって、クロック発生器33からのクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルBB信号デジタルI信号、デジタルQ信号に変換し、マイクロプロセッサー信号処理部インターフェース102に出力する。マイクロプロセッサー信号処理回路CPU26からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロプロセッサー信号処理部インターフェース102の変換回路によって、クロック発生器33からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース101に出力される。マイクロプロセッサー信号処理部インターフェース102からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、マイクロ波送受信部インターフェース101の変換回路によって、クロック発生器33からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、D/A変換器25-1、25-2に出力される。マイクロ波送受信部インターフェース101からの送信デジタルBB信号デジタルI信号、デジタルQ信号は、D/A変換器25-1、25-2によって、クロック発生器33からのクロックに同期して、送信アナログBB信号アナログI信号、アナログQ信号に変換され、変調器MOD23に出力される。D/A変換器25-1、25-2からの送信アナログBB信号アナログI信号、アナログQ信号は、変調器MOD23によって、送信IF信号に変換され、帯域通過フィルターBPF62に出力される。第8実施形態の情報処理端末システムでは、上述のように、マイクロプロセッサー信号処理部16のクロック発生器33は、クロックをA/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース101、マイクロプロセッサー信号処理部インターフェース102、マイクロプロセッサー信号処理回路CPU26に出力している。このため、マイクロ波送受信部15とマイクロプロセッサー信号処理部16とが何らかの理由で分離された場合でも、クロック発生器33の自走発振により、クロックがマイクロプロセッサー信号処理回路CPU26に出力される。このため、マイクロプロセッサー信号処理回路CPU26は、クロック発生器33からのクロックに同期したタイミングで動作する。このように、第8実施形態の情報処理端末システムでは、第7実施形態の効果に加えて、マイクロ波送受信部15とマイクロプロセッサー信号処理部16とが何らかの理由で分離された場合でも、マイクロプロセッサー信号処理部16内のマイクロプロセッサー信号処理回路CPU26が常に動作する。なお、第8実施形態の情報処理端末システムでは、変復調処理部88が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号受信IF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部16に出力し、送信時に、マイクロプロセッサー信号処理部16からの送信デジタルBB信号を送信変調波信号であるところの送信中間周波信号送信IF信号に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部88が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信デジタルBB信号に変換してマイクロプロセッサー信号処理部16に出力し、送信時に、マイクロプロセッサー信号処理部16からの送信デジタルBB信号を送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。この場合、本発明の第8実施形態の情報処理端末システムの変形例として、図17に示されるように、高周波処理部21は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、60、電力増幅器PA59を備えている。復調器DEM42は、帯域通過フィルターBPF54からの受信RF信号を受信アナログBB信号アナログI信号、アナログQ信号に変換してA/D変換器24-1、24-2に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、マイクロ波送受信部インターフェース101、マイクロプロセッサー信号処理部インターフェース102、マイクロプロセッサー信号処理回路CPU26は、クロック発生器33からのクロックに同期して動作する。変調器MOD23は、送信アナログBB信号アナログI信号、アナログQ信号を変調して送信RF信号に変換し、帯域通過フィルターBPF60を介して電力増幅器PA59に出力する。また、本発明では、第8’実施形態の情報処理端末システムとして、図22に示されるように、第8実施形態の情報処理端末システムを第2実施形態の情報処理端末システムに適用することができる。第8’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部16に代えて、マイクロプロセッサー信号処理部16’を具備する。マイクロプロセッサー信号処理部16’は、第2実施形態のマイクロプロセッサー信号処理回路CPU48と、マイクロプロセッサー信号処理部インターフェース104と、上述のクロック発生器33とを備えている。マイクロプロセッサー信号処理部インターフェース104は、その機能が上述のマイクロプロセッサー信号処理部インターフェース47と同じであるが、クロックの入出力が上述のマイクロプロセッサー信号処理部インターフェース47と異なる。第8’実施形態の情報処理端末システムでは、マイクロ波送受信部9は、変復調処理部88に代えて、変復調処理部88’を備えている。変復調処理部88’は、復調器DEM42、変調器MOD23、ベースバンド処理部を備えている。そのベースバンド処理部は、A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース103を備えている。マイクロ波送受信部インターフェース103は、その機能が上述のマイクロ波送受信部インターフェース46と同じであるが、クロックの入出力が上述のマイクロ波送受信部インターフェース46と異なる。この場合、クロック発生器33は、自走発振によりクロックを生成してA/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース103、マイクロプロセッサー信号処理部インターフェース104、マイクロプロセッサー信号処理回路CPU48に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース103、マイクロプロセッサー信号処理部インターフェース104、マイクロプロセッサー信号処理回路CPU48は、クロック発生器33からのクロックに同期して動作する。また、第8’実施形態の情報処理端末システムでは、変復調処理部88’が、受信時に、高周波処理部21からの受信変調波信号であるところの受信中間周波信号受信IF信号を受信データに変換してマイクロプロセッサー信号処理部16’に出力し、送信時に、マイクロプロセッサー信号処理部16’からの送信データを送信変調波信号であるところの送信中間周波信号送信IF信号に変換して高周波処理部21に出力しているが、これに限定されない。変復調処理部88’が、受信時に、高周波処理部21からの受信変調波信号として受信RF信号を受信データに変換してマイクロプロセッサー信号処理部16’に出力し、送信時に、マイクロプロセッサー信号処理部16’からの送信データを送信変調波信号として送信RF信号に変換して高周波処理部21に出力することもできる。この場合、本発明の第8’実施形態の情報処理端末システムの変形例として、図27に示されるように、高周波処理部21は、デュープレクサーDUP52、低雑音増幅器LNA53、帯域通過フィルターBPF54、60、電力増幅器PA59を備えている。復調器DEM42は、帯域通過フィルターBPF54からの受信RF信号を受信アナログBB信号アナログI信号、アナログQ信号に変換してA/D変換器24-1、24-2に出力する。A/D変換器24-1、24-2、D/A変換器25-1、25-2、復号器DEC71、符号器ENC72、マイクロ波送受信部インターフェース103、マイクロプロセッサー信号処理部インターフェース104、マイクロプロセッサー信号処理回路CPU48は、クロック発生器33からのクロックに同期して動作する。変調器MOD23は、送信アナログBB信号アナログI信号、アナログQ信号を変調して送信RF信号に変換し、帯域通過フィルターBPF60を介して電力増幅器PA59に出力する。第1実施形態~第8実施形態とその変形例、第4’実施形態~第8’実施形態とその変形例において、直交振幅変調信号QAM変調信号の場合について説明したが、振幅変調、位相変調、周波数変調、その他の変調を含めシンボル単位でデジタルデータを伝送する場合でも本発明を適用できる。また、第1実施形態~第8実施形態において、マイクロ波を利用した無線通信のみならず、光を利用した有線通信にも適用できる。この場合、高周波RF信号は、搬送波に光を用いた変調波である高周波信号に置き換えられる。