"第1電極および第2電極を有し、前記第1電極が交流電源の一端に接続される第1コンデンサと、第1電極および第2電極を有し、前記第1電極が前記交流電源の他端に接続される第2コンデンサと、前記第1コンデンサの前記第2電極と前記第2コンデンサの前記第2電極との間に直列に接続されるとともに基準電位に接続される電流電圧変換回路であって、前記交流電源から出力される交流電流が前記交流電源に戻る際に前記交流電流を経由させるとともに、前記交流電流を検出用交流電圧に変換する電流電圧変換回路と、前記検出用交流電圧に基づいて、前記交流電源による交流入力電圧を検出する電圧検出部と、を備える交流電圧検出回路。請求項1に記載の交流電圧検出回路において、前記電圧検出部は、前記検出用交流電圧に基づいて、前記交流入力電圧を検出するための電圧検出信号を生成する検出信号生成回路と、前記電圧検出信号に基づいて前記交流入力電圧を算出する演算回路とを含む、交流電圧検出回路。請求項2に記載の交流電圧検出回路において、前記検出信号生成回路は、前記電流電圧変換回路から前記検出用交流電圧を受け取り、前記電圧検出信号を生成するボルテージフォロワを含み、前記演算回路は、前記ボルテージフォロワから出力される前記電圧検出信号に基づいて交流入力電圧を算出する、交流電圧検出回路。請求項3に記載の交流電圧検出回路において、前記検出信号生成回路は、前記ボルテージフォロワの後段に接続され、前記電圧検出信号をパルス信号に変換する信号変換回路を含み、前記演算回路は、前記パルス信号のパルス周期を用いて前記交流電源のゼロクロス点を検出するとともに、前記ゼロクロス点に基づいて前記交流入力電圧を算出する、交流電圧検出回路。請求項4に記載の交流電圧検出回路において、前記演算回路は、前記電流電圧変換回路のインピーダンスを用いて前記交流入力電圧を算出し、前記インピーダンスを、前記パルス信号のパルス周期に応じて変更する、交流電圧検出回路。請求項1から請求項5のいずれか一項に記載の交流電圧検出回路において、前記検出信号生成回路は、前記電流電圧変換回路に接続され、前記交流入力電圧をピークホールドするピークホールド回路を含む、交流電圧検出回路。請求項6に記載の交流電圧検出回路において、前記検出信号生成回路は、前記ピークホールド回路によってピークホールドされた前記交流入力電圧に係る電荷を、前記電圧検出部による前記交流入力電圧の検出後において放電する放電回路を含む、交流電圧検出回路。請求項1から請求項7のいずれか一項に記載の交流電圧検出回路において、前記電流電圧変換回路は、2個の回路素子から構成される1対の直列回路からなるブリッジ回路を含み、前記ブリッジ回路の一方の直列回路の回路素子間接続点が前記基準電位に接続され、他方の直列回路の回路素子間接続点が前記電圧検出部に接続されている、交流電圧検出回路。請求項1から請求項8のいずれか一項に記載の交流電圧検出回路を備えた画像形成装置。しかしながら、上記従来技術文献のように、フォトカプラを利用した交流入力電圧の検知方法では、好適に交流入力電圧を検知できるものの、フォトカプラの発光ダイオードによる消費電力量が無視できる程度に低くはなかった。そのため、より省電力化が可能な交流入力電圧を検知する技術が切望されていた。本発明は、より省電力化の可能な、交流入力電圧の検知技術を提供するものである。本明細書によって開示される交流電圧検出回路は、第1電極および第2電極を有し、前記第1電極が交流電源の一端に接続される第1コンデンサと、第1電極および第2電極を有し、前記第1電極が前記交流電源の他端に接続される第2コンデンサと、前記第1コンデンサの前記第2電極と前記第2コンデンサの前記第2電極との間に直列に接続されるとともに基準電位に接続される電流電圧変換回路であって、前記交流電源から出力される交流電流が前記交流電源に戻る際に前記交流電流を経由させるとともに、前記交流電流を検出用交流電圧に変換する電流電圧変換回路と、前記検出用交流電圧に基づいて、前記交流電源による交流入力電圧を検出する電圧検出部とを備える。上記交流電圧検出回路では、前記電圧検出部は、前記検出用交流電圧に基づいて、前記交流入力電圧を検出するための電圧検出信号を生成する検出信号生成回路と、前記電圧検出信号に基づいて前記交流入力電圧を算出する演算回路とを含む構成でもよい。また、上記交流電圧検出回路では、前記検出信号生成回路は、前記電流電圧変換回路から前記検出用交流電圧を受け取り、前記電圧検出信号を生成するボルテージフォロワを含み、前記演算回路は、前記ボルテージフォロワから出力される前記電圧検出信号に基づいて交流入力電圧を算出する構成でもよい。また、上記交流電圧検出回路では、前記検出信号生成回路は、前記ボルテージフォロワの後段に接続され、前記電圧検出信号をパルス信号に変換する信号変換回路を含み、前記演算回路は、前記パルス信号のパルス周期を用いて前記交流電源のゼロクロス点を検出するとともに、前記ゼロクロス点に基づいて前記交流入力電圧を算出する構成でもよい。また、上記交流電圧検出回路では、前記演算回路は、前記電流電圧変換回路のインピーダンスを用いて前記交流入力電圧を算出し、前記インピーダンスを、前記パルス信号のパルス周期に応じて変更する構成でもよい。また、上記交流電圧検出回路では、前記検出信号生成回路は、前記電流電圧変換回路に接続され、前記交流入力電圧をピークホールドするピークホールド回路を含む構成でもよい。また、上記交流電圧検出回路では、前記検出信号生成回路は、前記ピークホールド回路によってピークホールドされた交流入力電圧に係る電荷を、前記電圧検出部による前記交流入力電圧の検出後において放電する放電回路を含む構成でもよい。また、上記交流電圧検出回路では、前記電流電圧変換回路は、2個の回路素子から構成される1対の直列回路からなるブリッジ回路を含み、前記ブリッジ回路の一方の直列回路の回路素子間接続点が前記基準電位に接続され、他方の直列回路の回路素子間接続点が前記電圧検出部に接続されている構成でもよい。本明細書によって開示される画像形成装置は、上記交流電圧検出回路を備える。本発明によれば、フォトカプラに替えて、第1コンデンサおよび第2コンデンサと、第1コンデンサの第2電極と第2コンデンサの第2電極との間に直列に接続されるとともに基準電位に接続される電流電圧変換回路であって、交流電源から出力される交流電流が交流電源に戻る際に交流電流を経由させるとともに、交流電流を検出用交流電圧に変換する電流電圧変換回路を用いて、交流入力電圧が検出される。そのため、電流電圧変換回路を4個のダイオードから成るブリッジ回路と1個の電流電圧変換抵抗で構成する場合、フォトカプラの駆動電流に比べて、電流電圧変換回路に流れる電流を小さくできる。それにより、フォトカプラを使用して交流入力電圧を検出する場合と比べ、より省電力化が可能となる。<実施形態1>実施形態1について図1から図7を参照して説明する。1.レーザプリンタの構成図1は、実施形態1に係り、画像形成装置の一例であるモノクロレーザプリンタ1の縦断面を概略的に表した図である。なお、画像形成装置はモノクロレーザプリンタに限られず、例えば、カラーレーザプリンタ、カラーLEDプリンタ、複合機等であってもよい。モノクロレーザプリンタ以下、単にプリンタという1では、本体ケーシング2内の下部に配置されたトレイ3または側面のトレイ4から供給される用紙5に対し、画像形成部6にてトナー像を形成した後、定着器7にてそのトナー像を加熱して定着処理を行い、最後にその用紙5を本体ケーシング2内の上部に位置する排紙トレイ8に排紙する。画像形成部6は、スキャナ部10、現像カートリッジ13、感光ドラム17、帯電器18、転写ローラ19等を含む。スキャナ部10は、本体ケーシング2内の上部に配置されており、レーザ発光部図示せず、ポリゴンミラー11、複数の反射鏡12及び複数のレンズ図示せず等を含む。スキャナ部10では、レーザ発光部から発射されたレーザ光を、ポリゴンミラー11、反射鏡12、レンズを介して一点鎖線で示すように感光ドラム17の表面上に高速走査にて照射させる。現像カートリッジ13は、その内部には、トナーが収容されている。現像カートリッジ13のトナー供給口には、現像ローラ14、供給ローラ15が互いに対向した状態で設けられ、さらに現像ローラ14は感光ドラム17に対向した状態で配置されている。現像カートリッジ13内のトナーは、供給ローラ15の回転により現像ローラ14に供給され、現像ローラ14に担持される。感光ドラム17の上方には、帯電器18が間隔を隔てて配置されている。また、感光ドラム17の下方には、転写ローラ19が感光ドラム17に対向して配置されている。感光ドラム17の表面は回転されつつ、まず帯電器18によって一様に、例えば、正極性に帯電される。次いで、スキャナ部10からのレーザ光により感光ドラム17上に静電潜像が形成され、その後、感光ドラム17が現像ローラ14と接触して回転するときに、現像ローラ14上に担持されているトナーが感光ドラム17の表面上の静電潜像に供給されて担持されることによってトナー像が形成される。その後、トナー像は、用紙5が感光ドラム17と転写ローラ19との間を通る間に、転写ローラ19に印加される転写バイアスによって、用紙5に転写される。定着器7は、画像形成部6に対して用紙搬送方向の下流側に配置され、定着ローラ22、定着ローラ22を押圧する加圧ローラ23、および定着ローラ22を加熱するハロゲンヒータ33等を含む。ハロゲンヒータ33は回路基板25に接続され、回路基板25からの信号によって通電制御される。回路基板25は、図2に示されるように、低圧電源回路AC-DCコンバータ31、定着リレー32、定着駆動回路34、入力電圧検出信号生成部50、およびASIC特定用途向け集積回路60を含む。低圧電源回路31は、例えば、100Vの交流電圧を24Vおよび3.3Vの直流電圧に変換し、直流電圧を各部に供給する。ハロゲンヒータ33は、交流電源ACの通電に応じて発熱する。定着リレー32は、交流電源ACとハロゲンヒータ33との間に設けられ、交流電源ACとハロゲンヒータ33との接続をオンオフする。定着駆動回路34は、例えばトライアックを含み、ASIC60から供給されるトリガパルス信号Stgに基づいてトライアックの導通角を制御して、ハロゲンヒータ33を駆動する。ASIC60は、タイマ61、メモリ62等を含み、交流電源ACの交流入力電圧Vacを検出する。また、ASIC60は、交流電源ACのゼロクロス点ZPを検出する。そして、ASIC60は、例えば、ゼロクロス点ZPに基づいてゼロクロス信号を生成し、ゼロクロス信号に基づいてトリガパルス信号Stgを生成する。ASIC60は、トリガパルス信号Stgを定着駆動回路34に供給し、定着器7の通電制御を行う。なお、ASIC60は、その他、画像形成に係る各種の制御も行う。タイマ61は、交流入力電圧Vacを検出するためにゼロクロス点ZPを検出する際の時間計測に利用される。メモリ62は、ROMおよびRAMを含む。ROMには、ASIC60が実行する各種プログラムが格納され、RAMにはプログラムが実行される際の各種データが格納される。2.交流電圧検出回路の構成次に、図3~図7を参照して、プリンタ1に設けられる交流電圧検出回路100を説明する。図3は、交流電圧検出回路100の基本回路構成を示すブロック図である。交流電圧検出回路100は、入力電圧検出信号生成部50およびASIC60によって構成される。なお、交流電圧検出回路100はプリンタ1に設けられることには限られない。また、ASIC60は電圧検出部の演算回路の一例であり、演算回路はASIC60に限られない。演算回路は、例えば、CPUによって構成されてもよいし、あるいは個別の論理回路によって構成されてもよい。入力電圧検出信号生成部以下、単に、検出信号生成部と記す50は、図3に示されるように第1コンデンサC1、第2コンデンサC2、電流電圧変換回路51および検出信号生成回路52を含む。第1コンデンサC1は、第1電極C1p1および第2電極C1p2を有し、第1電極C1p1が交流電源ACの一端に接続され、第2電極C1p2が電流電圧変換回路51に接続される。なお、図3には、第1コンデンサC1の第1電極C1p1が、交流電源ACの一端として、交流電源ACのライブ側配電線Lに接続される例が示される。第2コンデンサC2は、第1電極C2p1および第2電極C2p2を有し、第1電極C2p1が交流電源ACの他端に接続され、第2電極C2p2が電流電圧変換回路51に接続される。なお、図3には、第2コンデンサC2の第1電極C2p1が、交流電源ACの他端として、交流電源ACのニュートラル側配電線Nに接続される例が示される。ニュートラル側配電線Nは接地されている。電流電圧変換回路51は、第1コンデンサC1の第2電極C1p2と第2コンデンサC2の第2電極C2p2との間に直列に接続され、交流電源ACから出力される交流電流Iacが交流電源ACに戻る際に、交流電流Iacを経由させるとともに、交流電流Iacを検出用交流電圧Vdsに変換する。また、電流電圧変換回路51は、基準電位Vgdに接続される。なお、ここでは、基準電位Vgdは0VゼロVとされる。また、検出信号生成回路52は、検出用交流電圧Vdsに基づいて、交流入力電圧Vacを検出するための電圧検出信号Vdacを生成する。ASIC60は、電圧検出信号Vdacに基づいて交流入力電圧Vacを算出する。検出信号生成回路52およびASIC60は、電圧検出部70を構成する。このように、本交流電圧検出回路100では、フォトカプラに替えて、第1コンデンサC1および第2コンデンサc2と、第1コンデンサC1の第2電極C1p2と第2コンデンサC2の第2電極C2p2との間に直列に接続されるとともに基準電位Vgdに接続される電流電圧変換回路51によって交流電流Iacが検出用交流電圧Vdsに変換される。電流電圧変換回路51は、交流電源ACから出力される交流電流Iacが交流電源ACに戻る際に、交流電流Iacを経由させるとともに、交流電流Iacを検出用交流電圧Vdsに変換する。そのため、電流電圧変換回路51を、例えば、4個のダイオードから成るブリッジ回路と1個の電流電圧変換抵抗で構成する場合、フォトカプラの駆動電流に比べて、電流電圧変換回路51に流れる電流を小さくできる。それにより、フォトカプラを使用して交流入力電圧Vacを検出する場合と比べ、より省電力化が可能となる。3.交流電圧検出回路以下、図4~図7を参照して実施形態1における交流電圧検出回路100Aを説明する。なお、以下の説明において、特記しない限り、交流入力電圧Vacを検出あるいは算出すると言う場合、交流入力電圧Vacの最大値あるいは実効値を、検出あるいは算出することを意味し、交流入力電圧Vacの瞬間値を検出あるいは算出することを意味しない。図4は、実施形態1の交流電圧検出回路100Aの構成を示す。図4では、検出信号生成部50Aの電源端子T1に交流電源ACのライブ側配電線Lが接続され、電源端子T2に交流電源ACのニュートラル側配電線Nが接続されている例が示される。ニュートラル側配電線Nは接地されている。また、図4には、プリンタ1がフレーム接地されており、基準電位Vgd0Vである交流電圧検出回路100Aの基準電位線Lgdは、接地線GNDを介して接地されている例が示される。以下、プリンタ1が接地線GNDを介して接地されている場合を単にフレーム接地有り、接地されていない場合を単にフレーム接地無しと記す。また、実施形態1の電流電圧変換回路51Aは、ブリッジ回路41および抵抗R1を含む。図4に示されるように、ブリッジ回路41は4個のダイオードD1,D2,D3,D4によって構成される。ダイオードD1およびダイオードD3のカソードは第1接続点Nd1において接続され、ダイオードD1のアノードは第2コンデンサC2の第2電極C2p2に接続され、ダイオードD3のアノードは第1コンデンサC1の第2電極C1p2に接続される。また、ダイオードD2およびダイオードD4のアノードは第2接続点Nd2において接続され、ダイオードD2のカソードは第2コンデンサC2の第2電極C2p2に接続され、ダイオードD4のカソードは第1コンデンサC1の第2電極C1p2に接続される。第2接続点Nd2は接地線GNDを介して接地されている。なお、フレーム接地無しの場合は、第2接続点Nd2は接地されず、基準電位Vgd0Vとされる。この場合、ダイオードD2、D4の直列回路およびダイオードD1、D3の直列回路が、2個の回路素子から構成される1対の直列回路を構成する。また、第1接続点Nd1および第2接続点Nd2が、回路素子間接続点に相当する。また、抵抗R1の一端は第1接続点Nd1に接続され、抵抗R1の他端は基準電位Vgd0Vに接続される。なお、ブリッジ回路41の構成は、図4に示す4個のダイオードの構成に限られない。例えば、ダイオードD2、D4あるいはダイオードD1、D3は抵抗であってもよい。あるいは、ダイオードD1、D4は抵抗であってもよい。また、ダイオードD3、D4はコンデンサであってもよい。また、この場合、交流入力電圧Vacの正サイクル時においては、交流電流Iacは、交流電源ACから、第1コンデンサC1、ダイオードD3、抵抗R1、接地線GNDの順に流れ、交流電源ACに戻る。一方、交流入力電圧Vacの負サイクル時においては、交流電流Iacは、交流電源ACから、接地線GND、ダイードD4、第1コンデンサC1の順に流れ、交流電源ACに戻る。また、電源端子T1にニュートラル側配電線Nが接続され、電源端子T2にライブ側配電線Lが接続される場合には、交流入力電圧Vacの正サイクル時においては、交流電流Iacは、交流電源ACから、第2コンデンサC2、ダイードD1、抵抗R1、接地線GNDの順に流れ、交流電源ACに戻る。一方、交流電圧Vacの負サイクル時においては、交流電流Iacは、交流電源ACから、接地線GND、ダイードD2、第コンデンサC2の順に流れ、交流電源ACに戻る。これらの場合、すなわち、フレーム接地有りの場合、第1接続点Nd1の電圧である検出用交流電圧Vdsの波形は、交流入力電圧Vacがブリッジ回路41によって半波整流された波形となる図7参照。さらに、フレーム接地無しの場合で、接地線GNDが接地されない場合は以下のようになる。電源端子T1に交流電源ACのライブ側配電線Lが接続され、電源端子T2に交流電源ACのニュートラル側配電線Nが接続される場合においては、交流入力電圧Vacの正サイクル時において、交流電流Iacは、交流電源ACから、第1コンデンサC1、ダイオードD3、抵抗R1、基準電位線Lgd、ダイオードD2、第2コンデンサC2の順に流れ、交流電源ACに戻る。一方、交流入力電圧Vacの負サイクル時においては、交流電流Iacは、交流電源ACから、第2コンデンサC2、ダイオードD1、抵抗R1、基準電位線Lgd、ダイオードD4、第1コンデンサC1の順に流れ、交流電源ACに戻る。また、電源端子T1に交流電源ACのニュートラル側配電線Nが接続され、電源端子T2にライブ側配電線Lが接続される場合においても、正サイクル時および負サイクル時の電流経路が逆になるだけで、同様に、交流電流Iacは正サイクル時および負サイクル時において第1接続点Nd1を経由して流れる。すなわち、フレーム接地無しの場合は、検出用交流電圧Vdsの波形は、交流入力電圧Vacがブリッジ回路41によって全波整流された波形となる図7参照。また、検出信号生成回路52Aは、ボルテージフォロワ53および信号変換回路54を含む。ボルテージフォロワ53はオペアンプIC1によって構成され、ボルテージフォロワ53は、電流電圧変換回路51Aから検出用交流電圧Vdsを受け取り、検出用交流電圧Vdsと等しい電圧検出信号Vdacを出力する。電圧検出信号VdacはASIC60のA/Dポートに供給される。ASIC60は、ボルテージフォロワ53から出力される電圧検出信号Vdacに基づいて交流入力電圧Vacを算出する。A/Dポートは、アナログ信号である電圧検出信号Vdacをデジタル信号に変換するA/D変換回路を含む。このようにボルテージフォロワ53を使用することによって、電圧検出信号Vdacを安定させることができ、それは交流入力電圧Vacの安定した検出につながる。信号変換回路54は、ボルテージフォロワ53の後段に接続され、電圧検出信号Vdacをパルス信号Pzcに変換する。そして、本実施形態1では、ASIC60は、パルス信号Pzcのパルス周期Tpwを用いて交流電源ACのゼロクロス点ZPを検出するとともに、ゼロクロス点ZPに基づいて交流入力電圧Vacを算出する図7参照。信号変換回路54は、例えば、図4に示されるように、トランジスタQ1、電流制限抵抗R2およびプルアップ抵抗R4を含む。電流分流抵抗R3はトランジスタQ1のベース電流調整及び安定動作のため適宜設置される。なお、ここで、トランジスタQ1はベース電流IBによってスイッチング動作するスイッチングトランジスタとして利用される。また、トランジスタQ1は、NPNトランジスタである場合が示されるが、NPNトランジスタに限られない。また、検出用交流電圧Vdsをパルス信号Pzcに変換する信号変換回路54の構成は、必ずしもトランジスタQ1および抵抗R2,R3,R4の構成に限られない。NPNトランジスタ以下、単にトランジスタと記すQ1のコレクタCは抵抗R4の一端に接続され、ベースBが抵抗R2,R3の接続点に接続され、エミッタEは基準電位Vgdに接続される。抵抗R1はプルアップ抵抗であり、その他端は3.3Vの直流電源DCに接続されている。トランジスタQ1はベースBに供給されるベース電流IBに応じてオンオフされる。また、パルス信号Pzcは、トランジスタQ1のコレクタCから出力され、トランジスタQ1がオン時にはゼロVとなり、トランジスタQ1がオフ時に3.3Vとなる図7参照。4.交流入力電圧の検出処理次に、図5~図7を参照して、実施形態1における交流入力電圧Vacの検出処理を説明する。図5および図6は、交流入力電圧の検出処理を示すフローチャートであり、図7は、交流入力電圧の検出処理に係る各信号のタイムチャートである。なお、交流入力電圧の検出処理は、例えば、プリンタ1の電源投入時に、ASIC60によって、ROM62に格納された所定のプログラムにしたがって実行される。処理が開始されると、まず、ASIC60はタイマ61のカウント値をリセットするステップS105。次いで、パルス信号PzcのハイHからローLへの変化、すなわち、3.3Vから0.0Vへの変化が検出されたかどうかを判定しステップS110、検出された場合ステップS110:YES、タイマ61の時間計測を開始させるステップS115。この時刻は、例えば、図7の時刻t1に相当する。次いで、ASIC60は、再びパルス信号PzcのHからLへの変化が検出されたどうかを判定しステップS120、検出された場合ステップS120:YES、タイマ61の時間計測を停止させ、この時の計測値をTpwとするステップS125。この時刻は、例えば、フレーム接地無しの場合は図7の時刻t2に相当し、フレーム接地有りの場合は図7の時刻t3に相当する。次いで、タイマ61をリセットするステップS130。なお、計測値Tpwは、図7に示されるように、パルス信号Pzcの周期に相当する。計測値Tpwは、フレーム接地有りの場合、電圧検出信号Vdacは半波整流波であるため、電源周波数fが60Hzの場合は、ほぼ16.7msミリ秒となり、電源周波数fが50Hzの場合は、20.0msとなる。一方、計測値Tpwは、接地無しの場合、検出用交流電圧Vdsは全波整流波であるため、電源周波数fが60Hzの場合は、ほぼ8.35msミリ秒となり、電源周波数fが50Hzの場合は、10.0msとなる。すなわち、計測値Tpwの値から、電源周波数fおよびフレーム接地の有無を判定することができるとともに、それによって、交流入力電圧Vacを算出する際の回路インピーダンスを決定することができる。具体的には、第1,第2コンデンサC1,C2による総容量Ctを決定し、総容量CtによるインピーダンスZcを決定することができる。そのため、パルス信号Pzcの周期Tpwが、例えば9ms未満の場合ステップS132:YESは、ASIC60は、フレーム接地無しと判定し、インピーダンスZcを求める際の電源周波数fを、60Hzと判定する。また、フレーム接地無し時、第1,第2コンデンサC1,C2が回路インピーダンスを構成するため、第1,第2コンデンサC1,C2の容量C1およびC2が等しい場合、総容量Ct=C1/2としてインピーダンスZcを式1によって算出するステップS142。Zc=1/2πfC1/2......式1また、パルス信号Pzcの周期Tpwが、例えば9ms≦Tpw<13msの場合ステップS132:NO,ステップS134:YESは、フレーム接地無しと判定し、インピーダンスZcを求める際の電源周波数fを、50Hzと判定する。同様に、総容量Ct=C1/2とし、容量インピーダンスZcを式1によって算出するステップS144。また、パルス信号Pzcの周期Tpwが、例えば13ms≦Tpw<18msの場合ステップS134:NO,ステップS136:YESは、接地有りと判定し、インピーダンスZcを求める際の電源周波数fを、60Hzと判定する。また、フレーム接地有り時、第1,第2コンデンサC1,C2のいずれか一方が回路インピーダンスを構成するため、第1,第2コンデンサC1,C2の容量C1およびC2が等しい場合、総容量Ct=C1とし、インピーダンスZcを式2によって算出するステップS146。Zc=1/2πfC1......式2また、パルス信号Pzcの周期Tpwが、例えば18ms≦Tpwの場合ステップS136:NOは、フレーム接地有りと判定し、インピーダンスZcを求める際の電源周波数fを、50Hzと判定する。同様に、総容量Ct=C1としインピーダンスZcを式2によって算出するステップS148。次いで、ASIC60は、再び、パルス信号PzcのHからLへの変化が検出されたかどうかを判定しステップS150、検出された場合ステップS150:YES、タイマ61の時間計測を開始させるステップS155。この時刻は、例えば、図7の時刻t4に相当する。次いで、ASIC60は、パルス信号PzcのLからHへの変化が検出されたどうかを判定しステップS160、検出された場合ステップS160:YES、タイマ61の時間計測を停止させ、この時の計測値をTkとするステップS165。この時刻は、例えば、図7の時刻t5に相当する。そして、タイマ61をリセットするステップS170。次いで、ASIC60は、電圧検出信号Vdacが最大値Vdacmaxとなる時間を検出するための加算時間Tplsを、Tpls=Tk/2として算出するステップS175。そして、再び、パルス信号PzcのHからLへの変化が検出されたかどうかを判定しステップS180、検出された場合ステップS180:YES、タイマ61の時間計測を開始させるステップS185。この時刻は、例えば、図7の時刻t6に相当する。次いで、ASIC60は、タイマ61のカウント値がTplsかどうか判定しステップS190、カウント値がTplsであると判定した場合ステップS190:YES、その時のDAC値A/Dポート読取値を、VdacmaxとするステップS195。この時刻は、例えば、図7の時刻t7に相当する。そして、Vdacmaxに基づいて、交流入力電圧Vacを算出するステップS200。時刻t7は、図7に示されるように、交流入力電圧Vacのゼロクロス点ZPに相当する。すなわち、ASIC60は、パルス信号Pzcのパルス周期Tpwを用いて交流電源のゼロクロス点ZPを検出するとともに、ゼロクロス点ZPに基づいて交流入力電圧Vacを算出する。次いで、交流入力電圧Vacの所定の算出処理が全て終了したかどうかを判定するステップS205。所定の算出処理が全て終了していないと判定された場合ステップS205:NO、処理はステップS150に戻り、所定の算出処理が全て終了したと判定された場合ステップS205:YES、本交流入力電圧の算出処理を終了する。算出された、交流入力電圧Vacは、定着器7の温度制御の際に利用される。以下、ステップS200における交流入力電圧Vacの算出処理を詳細に説明する。なお、ASIC60によって認識されるVdacmaxは、第1接続点Nd1の電圧である検出用交流電圧Vdsの最大値Vdsmaxと等しく、第1接続点Nd1の電圧最大値として、以下に示す式3によって求められる値に相当する。ここで、抵抗R1の抵抗値をR1とし、交流入力電圧Vacの実効値をVacrmsとする。また、容量インピーダンスZcは、抵抗R1によるインピーダンスZrより十分大きく、交流入力電圧Vacは、各ダイオードの電圧降下Vfより十分大きいため、式3において、ZrおよびVfは無視される。また、容量インピーダンスZcは、1/ωCtであり、フレーム接地有り時は、1/ωC1または1/ωC2となり、フレーム接地なし時は、1/ωC1C2/C1C2となる。ここでCtは、総容量であり、ω=2πfである。Vdacmax=√2Vacrms/ZcR1......式3次いで、ASIC60は、交流入力電圧Vacの値、すなわち、交流入力電圧Vacの実効値Vacrmsを、式3から、Vacrms=VdacmaxZc/√2R1......式4として算出する。なお、図7は、交流入力電圧Vacrms=240V、f=50Hz、C1=C2=1000pFピコファラッド、R1=20kΩ、とした場合の各波形が示される。この場合、フレーム接地有り時は、Vdacmax=2.132Vとなり、式4から、Vacrms=239.7Vと算出される。一方、フレーム接地無し時は、Vdacmax=1.067Vとなり、式4から、Vacrms=240.3Vと算出される。そのため、いずれの交流入力電圧Vacrmsの算出値も、実際の交流入力電圧Vacrmsにほぼ一致することが確認された。5.実施形態1の効果ゼロクロス点ZPの検出に基づいて交流入力電圧Vacを算出することにより、交流入力電圧の最大値Vacmaxをリアルタイムで検出できる。また、ゼロクロス点ZPの検出がフォトカプラを使用して行われる場合と比べて、交流入力電圧の最大値Vacmaxを簡単にかつ省電力で行える。また、ASIC60は、パルス信号Pzcのパルス周期Tpwに応じて交流入力電圧Vacを算出する際の回路インピーダンスZcを変更する。そのため、電源周波数fおよびフレーム接地の有無に係る情報が得られない場合であっても、好適に交流入力電圧Vacを検出することができる。なお、本実施形態1では、ゼロクロス点ZPの検出に基づいて交流入力電圧Vacを算出する例を示したがこれに限られない。すなわち、検出信号生成回路52Aは、信号変換回路54を含まない構成であってもよい。この場合であっても、例えば、ASIC60のA/Dポートによって交流入力電圧Vacの周期より十分小さい所定のサンプリング間隔で電圧検出信号Vdacをサンプリングすることによって、交流入力電圧Vacの最大値Vacmaxを検出することができる。さらに、ボルテージフォロワ53も必ずしも必要でなく省略されてもよい。すなわち、検出用交流電圧Vdsを直接、ASIC60のA/Dポートに入力することによって、交流入力電圧Vacを検出するようにしてもよい。<実施形態2>次に、図8を参照して交流電圧検出回路100の実施形態2について説明する。図8は、実施形態2における交流電圧検出回路100Bの構成を示す。なお、実施形態1とは、主に入力電圧検出信号生成部50の検出信号生成回路52の構成が異なるため、その相違点を主に説明し、同一構成には同一符号を付してその説明を省略する。実施形態2の交流電圧検出回路100Bの検出信号生成回路52Bはピークホールド回路55および放電回路56を含むことが、実施形態1の検出信号生成回路52Aとは異なる。ピークホールド回路55は、オペアンプIC2、抵抗R5、ダイオードD5およびコンデンサC3を含む。ピークホールド回路55は、電流電圧変換回路51に接続され、検出用交流電圧Vdsをピークホールドして、検出用交流電圧Vdsの最大値Vdsmaxを示すピーク信号Vhacを生成する。ピーク信号Vhacは、ASIC60のA/Dポートに入力される。上記したように、検出用交流電圧Vdsの最大値Vdsmaxと電圧検出信号VdacのVdacmaxとは等しいため、ASIC60は、検出最大値Vdsmaxを式4に代入して、交流入力電圧の実効値Vacrmsを検出することができる。すなわち、ピークホールド回路55を設けることによっても、交流入力電圧の最大値の検出を簡単にかつ省電力で行える。また、放電回路56は、トランジスタQ2、抵抗R6,R7,R8を含む。放電回路56は、ASIC60による交流入力電圧Vacの検出後において、ピークホールド回路55によってピークホールドされた交流電圧Vdsmaxに係るコンデンサC3の電荷を放電する。具体的には、放電回路56は、ASIC60からの放電指示信号Sdisによって、トランジスタQ2をオンさせて、コンデンサC3の電荷を放電する。それによって、さらなる、交流入力電圧Vacの検出を行うことができる。また、ボルテージフォロワ53および信号変換回路54によってパルス信号Pzcが生成され、パルス信号PzcがASIC60に供給される。ASIC60は、実施形態1と同様に、パルス信号Pzcの周期Tpwに基づいてインピーダンスZcを算出する。そして、ASIC60は、ピークホールドされた交流電圧VdacmaxとインピーダンスZcとを式4に代入して交流入力電圧Vacの実効値Vacrmsを算出する。また、ASIC60は、パルス信号Pzcに基づいて、交流入力電圧Vacの検出を制御する。すなわち、コンデンサC3の電荷を放電後、少なくと1回、電圧検出信号Vdacが検出信号生成回路52Bに入力された後に、電圧検出信号Vdacのピークがホールドされた電圧Vdacmaxを検出する必要がある。そのタイミングは、例えば、放電後所定時間半波整流、f=50Hzであれば20ms後としてもよいし、あるいは、パルス信号Pzcを検出して、パルス信号PzcのレベルのHからLへと、LからHへの変化の検出後などであってもよい。また、ASIC60は、実施形態1と同様に、パルス信号Pzcに基づいてゼロクロス点ZPを検出する。そして、ASIC60はゼロクロス点ZPに基づいて、定着器7の温度制御等を行う。なお、本実施形態2において、放電回路56およびボルテージフォロワ53は省略されてもよい。すなわち、放電回路56およびボルテージフォロワ53が省略されても交流入力電圧Vacの検出を行うことができる。<他の実施形態>本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。1上記各実施形態では、電流電圧変換回路51はブリッジ回路41を含む例が示されるが、電流電圧変換回路51はブリッジ回路41を含む構成に限定されない。例えば、図9に示す電流電圧変換回路51Bのように、ブリッジ回路41からダイオードD4およびD3を省略し、ダイオードD1のカソードを第1コンデンサC1の第2電極C1p2に接続するように、電流電圧変換回路51を構成してもよい。なお、ダイオードD2は抵抗であってもよい。電流電圧変換回路51は、要は、第1コンデンサC1の第2電極C1p2と第2コンデンサC2の第2電極C2p2との間に直列に接続されるとともに基準電位Vgdに接続される電流電圧変換回路であって、交流電源ACから出力される交流電流Iacが交流電源ACに戻る際に交流電流Iacを経由させるとともに、交流電流Iacを検出用交流電圧Vdsに変換する構成であればよい。"