第1電極及び第2電極と、前記第1電極と前記第2電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第1電極と前記第2電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子であって、第1の金属配線と、前記第1の金属配線上に形成され、前記第1の金属配線に接続されるプラグと、前記第1電極と前記第2電極と前記抵抗変化層とを含み、前記プラグ上に形成され、前記プラグが前記第1電極及び前記第2電極の一方と接続されている積層体と、前記積層体上に形成され、前記第1電極及び前記第2電極の他方と直接接続される第2の金属配線と、前記積層体の側壁を被覆し、絶縁性かつ酸素バリア性を有する側壁保護層と、を備え、前記第2の金属配線の下面の一部は、前記積層体の上面より下側に存在する不揮発性記憶素子。前記側壁保護層は、酸化物、窒化物、及び酸窒化物のいずれかを含む請求項1に記載の不揮発性記憶素子。前記側壁保護層は、シリコン窒化物、アルミニウム酸化物、及びチタン酸化物のいずれかを含む請求項2に記載の不揮発性記憶素子。前記抵抗変化層は、前記遷移金属酸化物で構成されている第1の抵抗変化層と、前記遷移金属酸化物で構成されており、前記第1の抵抗変化層より酸素含有率が高い第2の抵抗変化層とを有する請求項1~3のいずれか1項に記載の不揮発性記憶素子。前記抵抗変化層は、前記遷移金属酸化物で構成されている第1の抵抗変化層と、前記遷移金属酸化物で構成されており、前記第1の抵抗変化層より酸素含有率が高い第2の抵抗変化層と、前記第1の抵抗変化層及び前記第2の抵抗変化層の側壁に形成され、前記遷移金属酸化物で構成されており、前記第1の抵抗変化層より酸素含有率の高い抵抗層と、を有する請求項1~3のいずれか1項に記載の不揮発性記憶素子。前記抵抗変化層は、酸素不足型タンタル酸化物、酸素不足型ハフニウム酸化物、及び酸素不足型ジルコニウム酸化物のいずれかを含む請求項1~5のいずれか1項に記載の不揮発性記憶素子。前記第2電極は、イリジウム、白金、パラジウム、銅、及びタングステンのいずれかの金属、もしくはこれらの金属の組み合わせ又はこれらの金属の合金を含み、前記積層体の断面形状は、前記積層体の上面の延長線と前記積層体の側壁がなす角度90度未満の台形状である請求項1~6のいずれか1項に記載の不揮発性記憶素子。請求項1~7のいずれか1項に記載の不揮発性記憶素子を複数備えた不揮発性記憶装置であって、前記不揮発性記憶装置は、前記第1の金属配線を含む、第1方向に延設されている複数の第1の金属配線と、前記第2の金属配線を含む、前記第1方向と交差する第2方向に延設されている複数の第2の金属配線と、前記プラグを含む、複数のプラグと、前記積層体を含む、ドット形状の複数の積層体とを備え、前記複数の第1の金属配線と前記複数の第2の金属配線との立体交差点の各々に、前記プラグと前記積層体との組の各々が形成されており、前記側壁保護層は、前記複数の積層体の側壁を被覆する不揮発性記憶装置。前記側壁保護層は、前記複数の積層体毎に分離して形成されている請求項8に記載の不揮発性記憶装置。前記積層体は、さらに、前記第1電極と前記抵抗変化層との間に形成され、前記第1電極に接続される半導体層と、前記半導体層と前記抵抗変化層とに挟持される中間電極とを備え、前記第1電極と前記半導体層と前記中間電極とは、ダイオード素子を構成し、前記中間電極と前記抵抗変化層と前記第2電極とは、抵抗変化素子を構成する請求項8又は9に記載の不揮発性記憶装置。前記半導体層は、窒素不足型シリコン窒化物を含む請求項10に記載の不揮発性記憶装置。前記積層体は、さらに、前記第1電極と前記抵抗変化層との間に形成され、前記第1電極及び前記抵抗変化層に接続される半導体層を備え、前記第1電極及び前記抵抗変化層は、共に、前記半導体層よりも高い仕事関数を有する材料で構成されている請求項8又は9に記載の不揮発性記憶装置。前記第2の金属配線の下面の一部は、前記抵抗変化層の上面より下側に存在する請求項1~12のいずれか1項に記載の不揮発性記憶装置。第1電極及び第2電極と、前記第1電極と前記第2電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第1電極と前記第2電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子の製造方法であって、第1の金属配線を形成する第1工程と、前記第1の金属配線上に、前記第1の金属配線に接続されるプラグを形成する第2工程と、前記プラグ上に、前記第1電極と前記第2電極と前記抵抗変化層とを含み、前記プラグが前記第1電極及び前記第2電極の一方と接続されている積層体を形成する第3工程と、前記積層体の側壁を被覆し、絶縁性かつ酸素バリア性を有する側壁保護層を形成する第4工程と、前記積層体上に、前記第1電極及び前記第2電極の他方と直接接続される第2の金属配線を形成する第5工程とを含み、前記第2の金属配線の下面の一部は、前記積層体の上面より下側に存在する不揮発性記憶素子の製造方法。請求項14に記載の不揮発性記憶素子の製造方法を含む、前記不揮発性記憶素子を複数備えた不揮発性記憶装置の製造方法であって、前記1工程において、前記第1の金属配線を含む、第1方向に延設されている複数の第1の金属配線を形成し、前記第5工程において、前記第2の金属配線を含む、前記第1方向と交差する第2方向に延設されている複数の第2の金属配線を形成し、前記第2工程において、前記複数の第1の金属配線と前記複数の第2の金属配線との立体交差点となる位置の各々に、前記プラグを含む複数のプラグの各々を形成し、前記第3工程において、前記位置の各々に、前記積層体を含む複数の積層体の各々を形成し、前記第4工程では、前記複数の積層体の側壁を被覆する前記側壁保護層を形成する不揮発性記憶装置の製造方法。前記第4工程は、前記側壁保護層を成膜する工程と、前記積層体の側壁部分以外の前記側壁保護層を除去する工程とを含む請求項15に記載の不揮発性記憶装置の製造方法。しかしながら、図23の構成において、抵抗変化素子の上部電極と上層配線とを、プラグを介さずに直接接続する構造とした場合には、上層配線から抵抗変化素子の上部電極を介さずに、抵抗変化層に直接電流が流れるリークパスが形成されるという懸念がある。このような、上部電極を介さずに抵抗変化層へ電流が流れるリークパスが形成されると、抵抗変化層に十分なブレイクダウン電圧が印加されない。これにより、抵抗変化素子が初期ブレイクされない場合が発生するので、初期ブレイク率が低下する。結果として、歩留りが低下する。このように、従来の不揮発性記憶素子では、配線形成工程において、リークパスが形成されることにより、初期ブレイクダウン電圧がばらつくという課題を有する。本発明は、上記の課題を解決するためになされたものであり、配線形成工程におけるリークパスの形成を防止できる不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法を提供することを目的とする。上記目的を達成するために、本発明の一形態に係る不揮発性記憶素子は、第1電極及び第2電極と、前記第1電極と前記第2電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第1電極と前記第2電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子であって、第1の金属配線と、前記第1の金属配線上に形成され、前記第1の金属配線に接続されるプラグと、前記第1電極と前記第2電極と前記抵抗変化層とを含み、前記プラグ上に形成され、前記プラグが前記第1電極及び前記第2電極の一方と接続されている積層体と、前記積層体上に形成され、前記第1電極及び前記第2電極の他方と直接接続される第2の金属配線と、前記積層体の側壁を被覆し、絶縁性かつ酸素バリア性を有する側壁保護層とを備え、前記第2の金属配線の下面の一部は、前記積層体の上面より下側に存在する。この構成によれば、本発明の一形態に係る不揮発性記憶素子では、抵抗変化素子を含む積層体の側壁が側壁保護層で被覆されている。これにより、本発明の一形態に係る不揮発性記憶素子は、配線形成工程において、第2の金属配線と抵抗変化層との間にリークパスが形成されることを防止できる。また、前記側壁保護層は、酸化物、窒化物、及び酸窒化物のいずれかを含んでもよい。また、前記側壁保護層は、シリコン窒化物、アルミニウム酸化物、及びチタン酸化物のいずれかを含んでもよい。また、前記抵抗変化層は、前記遷移金属酸化物で構成されている第1の抵抗変化層と、前記遷移金属酸化物で構成されており、前記第1の抵抗変化層より酸素含有率が高い第2の抵抗変化層とを有してもよい。また、前記抵抗変化層は、前記遷移金属酸化物で構成されている第1の抵抗変化層と、前記遷移金属酸化物で構成されており、前記第1の抵抗変化層より酸素含有率が高い第2の抵抗変化層と、前記第1の抵抗変化層及び前記第2の抵抗変化層の側壁に形成され、前記遷移金属酸化物で構成されており、前記第1の抵抗変化層より酸素含有率の高い抵抗層とを有してもよい。また、前記抵抗変化層は、酸素不足型タンタル酸化物、酸素不足型ハフニウム酸化物、及び酸素不足型ジルコニウム酸化物のいずれかを含んでもよい。この構成によれば、初期ブレイク時に電流が流れる、抵抗変化層の実効的な断面積を縮小できる。その結果、抵抗変化層に流れる電流密度が高くなるので、初期ブレイク電圧を低減できる。さらに、抵抗変化層に流れる電流密度のばらつきが低減されることによって、不揮発性記憶素子の歩留りの低下を防止できるとともに信頼性を向上できる。また、前記第2電極は、イリジウム、白金、パラジウム、銅、及びタングステンのいずれかの金属、もしくはこれらの金属の組み合わせ又はこれらの金属の合金を含み、前記積層体の断面形状は、前記積層体の上面の延長線と前記積層体の側壁がなす角度90度未満の台形状であってもよい。この構成によれば、本発明の一形態に係る不揮発性記憶素子では、積層体の断面形状は台形状である。これにより、例えば、減圧CVDChemicalVaporDepositionに比べて、ステップカバレッジ性に劣るプラズマCVD又はスパッタを用いて側壁保護層を成膜する場合においても、断面形状が矩形状の場合に比べて、積層体の側面に側壁保護層が成膜されやすくなる。よって、抵抗変化素子を含む積層体の側面を側壁保護層によって断切れなく被覆できる。特に、スパッタを用いた場合には、積層体の上端の肩部分に成膜される膜厚が厚くなる、所謂オーバーハング形状になりやすい。しかし、むしろこのように積層体の上端の肩部分に側壁保護層がオーバーハング状に形成される方が、第2の金属配線を形成する工程において、第2の金属配線と抵抗変化層側面とが接触することによるリークパスの形成の防止に効果的である。これらにより、本発明の一形態に係る不揮発性記憶素子は、抵抗変化層の側面からの酸化をさらに抑制できるとともに、第2の金属配線と抵抗変化層側面とのリークパスの形成をさらに防止できる。また、本発明の一形態に係る不揮発記憶装置は、前記不揮発性記憶素子を複数備えた不揮発性記憶装置であって、前記不揮発性記憶装置は、前記第1の金属配線を含む、第1方向に延設されている複数の第1の金属配線と、前記第2の金属配線を含む、前記第1方向と交差する第2方向に延設されている複数の第2の金属配線と、前記プラグを含む、複数のプラグと、前記積層体を含む、ドット形状の複数の積層体とを備え、前記複数の第1の金属配線と前記複数の第2の金属配線との立体交差点の各々に、前記プラグと前記積層体との組の各々が形成されており、前記側壁保護層は、前記複数の積層体の側壁を被覆する。また、前記側壁保護層は、前記複数の積層体毎に分離して形成されていてもよい。この構成によれば、側壁保護層が抵抗変化素子を含む積層体ごとに分離して形成されるため、積層体が形成されていない領域には、側壁保護層が存在しない。したがって、積層体を設けていない領域に、第1の金属配線と第2の金属配線とを接続するための引き出しコンタクトを形成する際のドライエッチング工程が容易になる。また、前記積層体は、さらに、前記第1電極と前記抵抗変化層との間に形成され、前記第1電極に接続される半導体層と、前記半導体層と前記抵抗変化層とに挟持される中間電極とを備え、前記第1電極と前記半導体層と前記中間電極とは、ダイオード素子を構成し、前記中間電極と前記抵抗変化層と前記第2電極とは、抵抗変化素子を構成してもよい。この構成によれば、隣接する抵抗変化素子の書き込みディスターブの発生を確実に回避できる。これにより、本発明の一形態に係る不揮発性記憶装置は、トランジスタ等のスイッチング素子を配置することなく、大容量かつ高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。なお、本明細書では、ダイオード素子を、印加電圧が臨界電圧以下では電気抵抗が非常に高く、その一方で、臨界電圧を超えると電気抵抗が急激に低下することで大電流が流れるという非線形の電気抵抗特性を有する二端子素子と定義する。このような特性を備える二端子素子としては、例えば、MSMMetal-Semiconductor-Metalダイオード、MIMMetal-Insulator-Metalダイオード、あるいは、バリスタ等が知られている。さらに、抵抗変化素子及びダイオード素子を含む積層体が側壁保護層により被覆されている。これにより、製造工程における層間絶縁層の成膜処理又は熱処理によって、半導体層が側壁部分から酸化されることを抑制できる。よって、ダイオード素子の実効的な断面積が縮小することを抑制できる。そのため、ダイオード素子に流すことのできる電流容量の低下を防止できるので、高い電流容量を持つダイオード素子を備える不揮発性記憶装置を実現できる。また、前記半導体層は、窒素不足型シリコン窒化物を含んでもよい。また、前記積層体は、さらに、前記第1電極と前記抵抗変化層との間に形成され、前記第1電極及び前記抵抗変化層に接続される半導体層を備え、前記第1電極及び前記抵抗変化層は、共に、前記半導体層よりも高い仕事関数を有する材料で構成されていてもよい。この構成によれば、隣接する抵抗変化素子の書き込みディスターブの発生を確実に回避できる。これにより、本発明の一形態に係る不揮発性記憶装置は、トランジスタ等のスイッチング素子を配することなく、大容量かつ高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。さらに、抵抗変化素子及びダイオード素子を含む積層体が側壁保護層により被覆されている。これにより、製造工程における層間絶縁層の成膜処理又は熱処理によって、半導体層が側壁部分から酸化されることを抑制できる。よって、ダイオード素子の実効的な断面積が縮小することを抑制できる。そのため、ダイオード素子に流すことのできる電流容量の低下を防止できるので、高い電流容量を持つダイオード素子を備える不揮発性記憶装置を実現できる。さらに、積層体を4層で構成できるので、当該積層体を単純化及び薄膜化できる。これにより、寄生抵抗の影響を小さくできるので、電流密度を制御しやすくできる。また、加工精度も高くできるので、寸法ばらつきを小さくできる。従って、積層体に流れる電流密度のばらつきを低減できるので、不揮発性記憶装置の歩留りの低下を防止できるとともに信頼性を向上できる。また、前記第2の金属配線の下面の一部は、前記抵抗変化層の上面より下側に存在してもよい。この構成によれば、側壁保護層がない場合には、第2の金属配線と抵抗変化層との間にリークパスが形成されてしまうような場合であっても、当該リークパスの形成を防止できる。また、本発明の一形態に係る不揮発性記憶素子の製造方法は、第1電極及び第2電極と、前記第1電極と前記第2電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第1電極と前記第2電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子の製造方法であって、第1の金属配線を形成する第1工程と、前記第1の金属配線上に、前記第1の金属配線に接続されるプラグを形成する第2工程と、前記プラグ上に、前記第1電極と前記第2電極と前記抵抗変化層とを含み、前記プラグが前記第1電極及び前記第2電極の一方と接続されている積層体を形成する第3工程と、前記積層体の側壁を被覆し、絶縁性かつ酸素バリア性を有する側壁保護層を形成する第4工程と、前記積層体上に、前記第1電極及び前記第2電極の他方と直接接続される第2の金属配線を形成する第5工程とを含み、前記第2の金属配線の下面の一部は、前記積層体の上面より下側に存在する。このような製造方法により、抵抗変化層の側壁が側壁保護層で被覆される。これにより、第2の金属配線を形成する工程において、第2の金属配線を埋め込み形成するための配線溝の底部が、抵抗変化層の側壁が露出する深さにまで深く掘れ込んでしまっても、第2の金属配線が抵抗変化層と接触することを防止できる。なお、第2の金属配線は、本来、上部電極例えば、第2電極のみに接する。したがって、第2の金属配線から上部電極を介さずに抵抗変化層へ電流が流れるリークパスの形成を防止できる。これにより、抵抗変化層に十分なブレイクダウン電圧が印加されるので、抵抗変化素子の初期ブレイク率及び歩留りが高くできる。よって、抵抗変化特性の再現性に優れ、かつ高信頼性の不揮発性半導体記憶装置を製造できる。さらに、積層体の側壁が側壁保護層で被覆されていることにより、抵抗変化素子形成後の製造工程における層間絶縁層の成膜工程及び熱処理工程によって、抵抗変化層が側面から酸化されることを抑制できる。これにより、抵抗変化層の実効的な断面積がばらつくことを抑制できる。これにより、本発明の一形態に係る不揮発性記憶素子は、初期ブレイクダウン電圧のばらつきを抑制できるので、歩留りの低下を抑制できる。また、本発明の一形態に係る不揮発性記憶装置の製造方法は、前記不揮発性記憶素子の製造方法を含む、前記不揮発性記憶素子を複数備えた不揮発性記憶装置の製造方法であって、前記1工程において、前記第1の金属配線を含む、第1方向に延設されている複数の第1の金属配線を形成し、前記第5工程において、前記第2の金属配線を含む、前記第1方向と交差する第2方向に延設されている複数の第2の金属配線を形成し、前記第2工程において、前記複数の第1の金属配線と前記複数の第2の金属配線との立体交差点となる位置の各々に、前記プラグを含む複数のプラグの各々を形成し、前記第3工程において、前記位置の各々に、前記積層体を含む複数の積層体の各々を形成し、前記第4工程では、前記複数の積層体の側壁を被覆する前記側壁保護層を形成する。また、前記第4工程は、前記側壁保護層を成膜する工程と、前記積層体の側壁部分以外の前記側壁保護層を除去する工程とを含んでもよい。このような製造方法により、側壁保護層が抵抗変化素子を含む積層体ごとに分離して形成される。これにより、積層体が形成されていない領域には、側壁保護層が存在しない。したがって、積層体を設けていない領域に、第1の金属配線と第2の金属配線とを接続するための引き出しコンタクトを形成する際のドライエッチング工程が容易になる。なお、本発明は、このような不揮発性記憶素子及び不揮発性記憶装置として実現できるだけでなく、このような不揮発性記憶素子又は不揮発性記憶装置を実現する半導体集積回路LSIとして実現できる。以上より、本発明は、配線形成工程におけるリークパスの形成を防止できる不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法を提供できる。抵抗変化型の不揮発性記憶素子以下、単に不揮発性記憶素子とも言うにおいて、初期ブレイクにより形成される導電パスは、フィラメントのような形状を有していると考えられる。導電パスの水平な断面の断面積は抵抗変化素子の水平な断面の断面積よりかなり小さい。しかも、この導電パスが抵抗変化層の何れの場所にできるか特定できない。これにより、従来の不揮発性記憶素子では、導電パスを形成するために必要な初期ブレイクダウン電圧が複数の抵抗変化素子間でばらつくという問題がある。例えば、電極材料として、イリジウム、又はイリジウムと他の貴金属との合金を用いた場合、抵抗変化素子の寸法によって初期ブレイクダウン電圧が敏感に変化することが分かった。よって、このような電極材料を用いた抵抗変化素子においては、抵抗変化素子間の初期ブレイクダウン電圧のばらつきが特に大きくなる。また、抵抗変化層を構成する酸素不足型の遷移金属酸化物は酸化されやすい。よって、抵抗変化層を被覆するための層間絶縁層の成膜工程における熱、プラズマ、及び原料ガス等による抵抗変化層の酸化、並びにその後の熱処理による層間絶縁層から抵抗変化層への酸素拡散によって、抵抗変化層は側面から酸化される。これにより、抵抗変化層の側面周囲に絶縁性の酸化層が形成される。このような製造工程における抵抗変化層の側壁からの酸化は制御性が悪いので、抵抗変化素子間でその酸化量がばらつく。そのため、抵抗変化層の初期ブレイク時に電流が流れる実効的な断面積がばらつくことにより、初期ブレイクダウン電圧のばらつきが大きくなる。このように、従来の不揮発性記憶素子では、抵抗変化層の実効的な断面積のばらつきにより、初期ブレイクダウン電圧がばらつくという第1の課題を有する。さらに、図23の構成において、抵抗変化素子の上部電極67と上層配線71とを、プラグ70を介さずに直接接続する構造とした場合には、上述したように、以下のような課題がある。抵抗変化素子55上に形成される層間絶縁層68中に、抵抗変化素子の上部電極67に接続する上層配線71を埋め込み形成するための配線溝を形成する工程において、上層配線71の配線幅が抵抗変化素子の上部電極67の電極幅よりも小さく、かつアライメントずれが起こっていなくても、上層配線71の配線長手方向図24の紙面に平行な方向を考えると、抵抗変化素子55上の層間絶縁層68の膜厚ばらつきによって、形成される配線溝の底部の位置が下がり、抵抗変化層65の側壁を露出させる深さにまで深く掘れ込む場合がある図24。この場合、上層配線から抵抗変化素子の上部電極を介さずに、抵抗変化層に直接電流が流れるリークパスが形成されるという懸念がある。このような、上部電極を介さずに抵抗変化層へ電流が流れるリークパスが形成されると、抵抗変化層に十分なブレイクダウン電圧が印加されない。これにより、抵抗変化素子が初期ブレイクされない場合が発生するので、初期ブレイク率が低下する。結果として、歩留りが低下する。このように、従来の不揮発性記憶素子では、配線形成工程において、リークパスが形成されることにより、初期ブレイクダウン電圧がばらつくという第2の課題を有する。そこで、以下で説明する本発明の実施の形態に係る抵抗変化素子とその製造方法は、抵抗変化層の実効的な断面積のばらつきを抑制するとともに、配線形成工程におけるリークパスの形成を防止することで、初期ブレイクダウン電圧のばらつきを抑制できる。以下、本発明の実施の形態に係る抵抗変化型の不揮発性記憶素子以下、単に不揮発性記憶素子とも言うとその製造方法について、図面を参照しながら説明する。なお、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状及び寸法などについては正確な表示ではない。また、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。実施の形態1図1は、本発明の実施の形態1に係る不揮発性記憶素子10の構成例を示す断面図である。図1では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分が、不揮発性記憶素子10として示されている。なお、不揮発性記憶素子10は、さらに、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。不揮発性記憶素子10は、駆動回路からメモリセルアレイにデータ書き込み用の電気パルスを供給することで所望の抵抗変化素子114の抵抗状態を変更する。また、不揮発性記憶素子10は、駆動回路からメモリセルアレイにデータ読み出し用の電気パルスを供給することで所望の抵抗変化素子114の抵抗状態を読み出す。第1の層間絶縁層101は、トランジスタなどが形成されている半導体基板図示せず上に形成されており、例えば、シリコン酸化物で構成される。第1の金属配線103は、第1の層間絶縁層101中に形成されており、例えば、銅配線である。なお、第1の金属配線103は、銅以外の他の金属例えばアルミニウム等で構成されてもよい。第1のライナー層104は、第1の金属配線103を含む第1の層間絶縁層101上に形成されており、例えば、シリコン窒化物膜厚30~200nmで構成される。第2の層間絶縁層105は、第1のライナー層104上に形成されており、例えば、シリコン酸化物膜厚100~500nmで構成される。プラグ107直径50~200nmは、これら第1のライナー層104及び第2の層間絶縁層105中に形成されており、第1の金属配線103と電気的に接続されている。抵抗変化素子114は、第2の層間絶縁層105上に形成されるとともに、プラグ107と接続されている。この抵抗変化素子114は、ドット形状の積層体150として形成されている。また、抵抗変化素子114は、第1電極108と、抵抗変化層113と、第2電極111とを含む。抵抗変化層113は、第1電極108と第2電極111とに挟持されている。また、抵抗変化層113は、酸素不足型の遷移金属酸化物で構成され、第1電極108と第2電極111との間に与えられる電気的信号に基づいて、高抵抗状態と、当該高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する。また、抵抗変化層113は、第1の抵抗変化層109と第2の抵抗変化層110との積層構成となっている。側壁保護層115は、積層体150の側壁を被覆するように抵抗変化素子114の側壁部分及び第2の層間絶縁層105上に形成されている。この側壁保護層115は、例えば、シリコン窒化物膜厚20~50nmで構成される。なお、側壁保護層115にはシリコン窒化物以外に、絶縁性を有し、かつ酸素バリア性を有する酸化物、窒化物、又は酸窒化物例えば、アルミニウム酸化物又はチタン酸化物等を用いてもよい。第3の層間絶縁層116は、抵抗変化素子114及び側壁保護層115を含む第2の層間絶縁層105上に形成されている。第2の金属配線119は、第3の層間絶縁層116中、かつ積層体150の上方に形成されている。また、第2の金属配線119は、抵抗変化素子114を構成する第2電極111と直接接続される。ここで、第2の金属配線119は、金属部分と、導電性材料で形成された第3のバリアメタル層117を含む。この第3のバリアメタル層117は、金属部分の外周部に形成されている。また、第2の金属配線119の下面の一部は、積層体150の上面第2電極111の上面より下側に存在する。ここで、積層体150の上面とは、例えば、積層体150の上面のうち垂直方向半導体基板の主面に垂直な方向に最も上側に位置する部分である。なお、積層体150の上面とは、積層体150の上面の垂直方向の位置の平均値であってもよいし、積層体の上面のうち垂直方向に最も下側に位置する部分であってもよい。また、第2の金属配線119の下面とは、第2の金属配線119に含まれる第3のバリアメタル層117の下面である。例えば、図1では、第2の金属配線119の下面の一部は、第2電極111の上面より下側、かつ、下面より上側に存在する。ここで、抵抗変化層113は、酸素不足型の遷移金属酸化物例えば、酸素不足型のタンタル酸化物で構成される。また、酸素不足型の遷移金属酸化物とは、遷移金属をM、酸素をOとして遷移金属酸化物をMOxと表記した場合に、酸素Oの組成xが化学量論的に安定な状態通常は絶縁体よりも少ない組成通常は半導体であるときの酸化物である。遷移金属がタンタルである場合、Ta2O5が化学量論的に安定な状態であるので、0<x<2.5の場合、酸素不足型のタンタル酸化物であるといえる。上記した酸素不足型タンタル酸化物を用いて構成される抵抗変化層113を用いることにより、極性が異なる所定の電気パルスの印加に応じて、電気抵抗値が可逆的に変化し、安定した書き換え特性を有する、抵抗変化現象を利用した不揮発性記憶素子を実現することができる。このような抵抗変化素子の基本的な構成、製造方法及び動作特性については、例えば、関連特許である特許文献2に詳細に説明されている。なお、抵抗変化層には、上述した酸素不足型のタンタル酸化物に限らず、酸素不足型の他の遷移金属酸化物を用いてもよく、例えば、ハフニウム酸化物又はジルコニウム酸化物を用いても構わない。ハフニウム酸化物を用いる場合には、ハフニウム酸化物の組成をHfOxとすると、0.9≦x≦1.6程度が好ましく、また、ジルコニウム酸化物を用いる場合には、ジルコニウム酸化物の組成をZrOxとすると、0.9≦x≦1.4程度が好ましい。このような組成範囲とすることにより、安定した抵抗変化動作を実現できる。また、本実施の形態のように、抵抗変化層113が第1の抵抗変化層109と第2の抵抗変化層110との積層体で構成されてもよく、その場合は、第2の抵抗変化層110が第2電極111と接続され、第2の抵抗変化層110の酸素含有率は第1の抵抗変化層109の酸素含有率よりも高い。なお、抵抗変化層113がこのような2層の積層体で構成される場合の、製造方法及び抵抗変化素子の動作特性については、例えば、関連特許である特許文献1で詳細に説明されている。例えば、第1の抵抗変化層109と第2の抵抗変化層110とにタンタル酸化物を用いた場合には、第1の抵抗変化層109の酸素含有率は、44.4~65.5tmTaOxと表記したときに、0.8≦x≦1.9、第2の抵抗変化層110の酸素含有率は、67.7~71.4atmTaOyと表記したときに、2.1≦y<2.5としてもよい。第2電極111と接続される第2の抵抗変化層110の酸素含有率を第1の抵抗変化層109の酸素含有率よりも高く設計することにより、第2の抵抗変化層110と第2電極111との界面近傍での酸化、及び還元による抵抗変化が発現しやすくなる。これにより、低電圧駆動が可能で、かつ安定した抵抗変化特性を持つ抵抗変化素子114を実現できる。なお、ここでは、遷移金属酸化物層が、タンタル酸化物の積層構造で構成されている例を説明したが、当該遷移金属酸化物層は、例えば、ハフニウム酸化物の積層構造又はジルコニウム酸化物の積層構造などであってもよい。ハフニウム酸化物の積層構造を採用する場合は、第1のハフニウム酸化物の組成をHfOxとし、第2のハフニウム酸化物の組成をHfOyとすると、0.9≦x≦1.6程度であって、yが1.8<y<2.0程度で、第2のハフニウム酸化物の膜厚は3nm以上、4nm以下であることが好ましい。また、ジルコニウム酸化物の積層構造を採用する場合は、第1のジルコニウム酸化物の組成をZrOxとし、第2のジルコニウム酸化物の組成をZrOyとすると、0.9≦x≦1.4程度であって、yが1.9<y<2.0程度で、第2のジルコニウム酸化物の膜厚は1nm以上、5nm以下であることが好ましい。また、ハフニウム酸化物の場合は、Hfターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極の上に第1のハフニウム酸化物層を形成する。第2のハフニウム酸化物層は、この第1のハフニウム酸化物層を形成後に、アルゴンガスと酸素ガスとのプラズマに第1のハフニウム酸化物層の表面を暴露することにより形成できる。第1のハフニウム酸化物層の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整できる。なお、この処理は、基板を特に加熱することなく室温で行える。また、第2のハフニウム酸化物層の膜厚は、アルゴンガスと酸素ガスとのプラズマへの暴露時間により容易に調整できる。第1のハフニウム酸化物層の組成をHfOx、第2のハフニウム酸化物層の組成をHfOyと表した場合、0.9≦x≦1.6、1.8<y<2.0、第2のハフニウム酸化物層の膜厚は3nm以上4nm以下の範囲で安定した抵抗変化特性を実現できる。ジルコニウム酸化物の場合は、Zrをターゲットに用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極の上に第1のジルコニウム酸化物層を形成する。第2のジルコニウム酸化物層は、この第1のジルコニウム酸化物層を形成後に、アルゴンガスと酸素ガスとのプラズマに第1のジルコニウム酸化物層の表面を暴露することにより形成できる。第1のジルコニウム酸化物層の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整できる。なお、この処理は、基板を特に加熱することなく室温で行える。また、第2のジルコニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整できる。第1のジルコニウム酸化物層の組成をZrOx、第2のジルコニウム酸化物層の組成をZrOyと表した場合、0.9≦x≦1.4、1.9<y<2.0、第2のジルコニウム酸化物層の膜厚は1nm以上5nm以下の範囲で安定した抵抗変化特性を実現できる。また、抵抗変化素子114に含まれる第2電極111にはイリジウム又は白金等の貴金属材料を用いることが好ましい。イリジウム及び白金の標準電極電位は約1.2eVである。一般に標準電極電位は、酸化し易さの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。また、電極と抵抗変化層とを構成する金属間の標準電極電位の差が大きいほど酸化反応が抵抗変化層側で起こるため抵抗変化が起こりやすい。また、この差が小さくなるにつれて、電極中での酸化反応により抵抗変化が起こりにくい。これらのことから、電極と抵抗変化層との界面での、抵抗変化層の酸化しやすさが抵抗変化現象のメカニズムに大きな役割を果たしていると推測される。よって、タンタルの標準電極電位は約-0.6eVで、イリジウム及び白金の標準電極電位よりも低いことから、イリジウム又は白金で構成される第2電極111と抵抗変化層113第2の抵抗変化層110との界面で、酸素不足型タンタル酸化物の酸化及び還元反応が起こる。これにより、抵抗変化層113内、及び抵抗変化層113と第2電極111との間で酸素の授受が行われることにより、抵抗変化現象が発現する。また、タンタルより標準電極電位が高い材料としては、イリジウム、白金、パラジウム、銅、及びタングステン等が挙げられる。また、抵抗変化する極性を安定化させるために、第1電極108には、タンタルよりも標準電極電位が低いか又は同等の値を示す、抵抗変化が起こりにくい材料を用いることで安定なメモリ特性を実現できる。具体的には、第1電極108に、タンタル、タンタル窒化物、チタン、チタン窒化物、又はチタン-アルミニウム窒化物等を用いることができる。ここで、抵抗変化層113として、酸素不足型のタンタル酸化物等の遷移金属酸化物を用い、かつ第1の抵抗変化層109及び第2の抵抗変化層110で構成される積層構成を用いた場合、第2の抵抗変化層110の酸素含有率は第1の抵抗変化層109の酸素含有率よりも高く設定されているので、この第2の抵抗変化層110の存在により、抵抗変化素子114の初期の抵抗は非常に高くなる。よって、抵抗変化特性を得るためには、初期の状態の抵抗変化層113に通常抵抗変化に用いる電圧より高い電気的パルス初期ブレイクダウン電圧を印加することにより、導電パスを抵抗変化層113内に形成するブレイクダウンさせる必要がある。このような処理は初期ブレイクと呼ばれている。初期ブレイクにおいては、抵抗変化層113に初期ブレイクダウン電圧を印加することにより、抵抗変化層113の高酸素含有率層すなわち高抵抗層である第2の抵抗変化層110に電流を流すことにより、当該第2の抵抗変化層110の抵抗値を非常に高い初期抵抗値1×106~1×108Ωから抵抗変化が可能な低い抵抗値1×102~1×104Ωに調整する。ここで、初期ブレイクにより形成される導電パスは、フィラメントのような形状を有しており、その直径は、10nm程度であると考えられる。また、初期ブレイク処理による導電パスの形成は、発明者らが鋭意研究の末、抵抗変化層に流れる電流密度に大きく依存するという新たな知見を得た。従って、抵抗変化素子の電流が流れる実効的な素子寸法及び面積のばらつきが生じると、導電パスが形成される初期ブレイクダウン電圧が複数の抵抗変化素子間でばらつくという問題が生じる。つまり、一様な初期ブレイクダウン電圧を印加しても、各抵抗変化素子に流れる電流密度がばらつくことにより、初期ブレイクされるものと、されないものとが発生する。すなわち初期ブレイク率が低下することで、歩留りが低下する。さらに、リテンションデータ保持特性及びエンデュランスデータ書き換え耐性特性といった特性が不揮発性記憶素子ごとに変化する。これにより、全ての不揮発性記憶素子に対して適切な初期ブレイク電圧を設定することができないので、不揮発性記憶素子の歩留りをさらに下げてしまうこととなる。具体的には、初期ブレイク電圧が高過ぎるとデータ0を示す抵抗値が低くなるため、データ1を示す高抵抗側へ抵抗変化できなくなる。これにより、再書込みができなくなるエンデュランス不良が発生するおそれがある。逆に、初期ブレイク電圧が低すぎるとデータ0を示す抵抗値が高くなる。これにより、データ保持中に抵抗値がより高いデータ1を示す高抵抗側へ変動してデータが書き換わるリテンション不良データ保持不可が発生するおそれがある。以上のように、各抵抗変化素子の、電流が流れる実効的な素子寸法及び面積のばらつきに起因して、初期ブレイクを行う際に素子に流れる電流密度、すなわち電流が流れる断面の実効的な面積がばらつくことが不良の原因となる。これにより、不揮発性記憶素子の歩留りの低下及び信頼性劣化が生じる。この抵抗変化素子114の実効的な素子寸法及び面積のばらつきの原因として以下の原因が挙げられる。まず、第3の層間絶縁層の成膜工程における酸素プラズマ又は材料ガス等により、抵抗変化層113が側壁から酸化することが挙げられる。さらに、その後の工程の熱処理により、第3の層間絶縁層から抵抗変化層113への酸素拡散が発生する。これにより、抵抗変化層113が側壁から酸化することも一因と考えられる。このような意図しない抵抗変化層113の側壁からの酸化によって、抵抗変化層113周囲に絶縁性の酸化層が形成されると、初期ブレイク時に電流が流れる実効的な抵抗変化素子114の断面積が縮小する。さらにその実効的な抵抗変化素子114の断面積は、各抵抗変化素子114間及びウェハー面内でばらついてしまう。そこで、本発明では、特に、抵抗変化素子114形成後の工程による抵抗変化層113の側壁からの酸化を防止することを目的に、抵抗変化層113を含む積層体150の側面を被覆する側壁保護層115を形成する。これにより、抵抗変化素子114の電流が流れる実効的な素子寸法及び面積の変化を防止できる。その結果、抵抗変化素子114に流れる電流密度のばらつきが低減されるので、電気的な不良が減少する。これにより、不揮発性記憶素子10の歩留りの低下を防止するとともに信頼性を向上できる。また、この側壁保護層115にはシリコン窒化物を用いることが望ましい。シリコン窒化物で構成される側壁保護層115は水分及び酸素等のバリア膜として機能する。そのため、抵抗変化素子114を側壁保護層115で被覆することによって、第3の層間絶縁層116成膜時における原料ガス及び酸素プラズマ等により、抵抗変化層113が側壁部分からの酸化されること、及び、さらにその後の熱処理により、第3の層間絶縁層116に含まれる酸素が抵抗変化層113へ拡散することを防止できる。したがって、抵抗変化層113が側壁部分から酸化することを防止できるので、抵抗変化動作に寄与する、抵抗変化層113の実効的な断面積が変化することを抑制できる。次に、図2から図12は、本実施の形態1に係る不揮発性記憶素子10の製造方法を示す断面図である。これらを用いて、その製造方法について説明する。はじめに、図2に示すように、トランジスタなどが予め形成されている半導体基板上に第1の金属配線103を形成し、第1の金属配線103上に、第1の金属配線103と接続されるプラグ107を形成する。具体的には、半導体基板上に、プラズマCVD等を用いてシリコン酸化物で構成される第1の層間絶縁層101を形成する。続いて、第1の層間絶縁層101に第1の金属配線103を埋め込み形成するための配線溝をフォトリソグラフィー及びドライエッチングにより形成する。この配線溝内に第1のバリアメタル層102例えば、タンタル窒化物5~40nm及びタンタル5~40nmの積層構造と、配線材料のシード層となる銅50~300nmとを、スパッタ法等を用いて堆積させる。そして、電解めっき法等により、銅のシード層上に銅をさらに堆積させることで、配線溝を全て配線材料の銅で充填する。その後、堆積した銅のうち表面の余分な銅をCMPChemicalMechanicalPolishing法によって除去しながら第1の層間絶縁層101の表面と第1の金属配線103の表面とを平坦にする。これにより、第1の金属配線103が形成される。その後、プラズマCVD等を用いてシリコン窒化物を30~200nm程度堆積させることで、第1の層間絶縁層101及び第1の金属配線103上を覆う第1のライナー層104を形成する。次に、第1のライナー層104上に第2の層間絶縁層105をさらに堆積させる。必要であればCMP法により表面の段差緩和を行う。続いて、フォトリソグラフィー及びドライエッチングにより第1の金属配線103上の所定の位置に、第1の金属配線103に接続されるプラグ107を埋め込み形成するためのコンタクトホールを形成する。その後、形成されたコンタクトホールを含む第2の層間絶縁層105上に、タンタル窒化物5~40nm及びタンタル5~40nmで構成される第2のバリアメタル層106と、配線材料の銅50~300nmとをスパッタ法等を用いて堆積させる。そして、電解めっき法等により、銅をシードとして銅をさらに堆積させることでコンタクトホールを全て第2のバリアメタル層106と銅とで満たすことで、プラグ107を形成する。その後、CMP法によって表面の余分な銅及び第2のバリアメタル層106を除去するとともに、第2の層間絶縁層105の表面とプラグ107の表面とを平坦にする。次に、図3及び図4に示すように、プラグ107の上面に、抵抗変化素子114を含む積層体150を形成する。まず、図3に示すように、プラグ107を含む第2の層間絶縁層105上に、タンタル窒化物で構成される第1電極層108a膜厚は30nm、酸素不足型のタンタル酸化物で構成される抵抗変化薄膜113a膜厚は50nm、及びイリジウムを含む第2電極層111a膜厚は50nmがこの順に水平に積層するように堆積させる。また、この時、貴金属を含む第2電極層111a上に、ドライエッチング時のハードマスクとして用いられる導電性の膜である、タンタル窒化物、チタン窒化物、及びチタン-アルミニウム窒化物のいずれか例えばチタン-アルミニウム窒化物を水平に積層するように堆積してもよい図示せず。ここで、第1電極層、第2電極層、及び導電性のハードマスク図示せずはスパッタ法等を用いて形成する。抵抗変化薄膜113aは、タンタルをターゲットとして用いて、アルゴン及び酸素ガス雰囲気中でスパッタリングする、所謂、反応性スパッタ法を用いて形成する。ここで、酸素の流量を調整することにより、層内の酸素濃度を44.4~65.5atomに制御する。これにより、抵抗変化薄膜113aの抵抗率を0.5~20mΩcmに調整できる例えば酸素濃度を60atmとすることにより約2mΩcmの抵抗率を有する抵抗変化薄膜113aを形成できる。さらに、抵抗変化薄膜113aに酸化処理を行い、上記酸素不足型の抵抗変化薄膜113a第1の抵抗変化薄膜109aの最表面層に酸素含有率のより高い第2の抵抗変化薄膜110aとしてTa2O5層を膜厚2~12nmの範囲で形成してもよい。次に、図4に示すように、水平に積層した積層膜をフォトリソグラフィーとドライエッチングとにより加工することにより、プラグ107に接続され、互いに独立したドット形状一辺が100~400nm、例えば一辺が250nmの水平な断面矩形状の積層体150抵抗変化素子114を形成する。次に、図5に示すように、積層体150を含む第2の層間絶縁層105上に、プラズマCVDを用いて、シリコン窒化物で構成される側壁保護層115膜厚は50nmを堆積する。ここで、凸部に対してステップカバレッジ性が良いシリコン窒化物を成膜する方法としては、通常、減圧CVDが用いられる。減圧CVDは、反応分子の平均自由工程が長いためステップカバレッジの良い薄膜を堆積できる。しかし、減圧CVDでは成膜チャンバー内の温度が650~800°Cの高温下で成膜するため、配線形成後には用いることができない。そこで、本実施の形態では、減圧CVDに比べて低い温度250~400°Cで成膜できるプラズマCVDを用いてシリコン窒化物から構成される側壁保護層115を成膜することが望ましい。また、イリジウム又は白金等の貴金属は蒸気圧の高いガス種を用いた形成が難しい。よって、本実施の形態のように抵抗変化素子114の電極材料にイリジウム又は白金等の貴金属を用いると、ドット形状の積層体150をドライエッチングで形状加工する際に、エッチングのメカニズムは主として物理的スパッタリングによるので、フォトレジストの側部にエッチングによる反応生成物又はスパッタエッチングされた貴金属の混合物が再付着されやすい。これにより、フォトレジスト除去後に、積層体150の側面及び上面にフェンス状のエッチング残渣が形成されやすい。そこで、貴金属を含む積層体150の加工においては、エッチングプロセス中にフォトレジスト及び積層体150の側部に付着する反応生成物又は貴金属の混合物をエッチングしながら、フォトレジスト側部を浸食することで、エッチング後の残渣フェンスの発生を防止するために、積層体150の断面形状を、側壁のテーパ角積層体150の上面の延長線と積層体150の側壁がなす角度が90°未満つまり順テーパ形状;積層体150の上面の幅が積層体150の底面の幅より小さい状態の台形状に加工する。このように積層体150の断面形状が側壁のテーパ角が90°未満の台形状になっているため、減圧CVDに比べて、ステップカバレッジ性が劣るプラズマCVDを用いても、抵抗変化素子を含むドット形状の積層体150の側壁をコンフォーマルに被膜するようにシリコン窒化物から構成される側壁保護層115を成膜できる。ここで、コンフォーマルとは形状適応性という意味であり、積層体150の上面及び側面に隙間なく、また断切れなく、ほぼ均一な膜厚の側壁保護層115を成膜できることを指している。また、スパッタリングを用いて、シリコン窒化物から構成される側壁保護層115を成膜してもよい。シリコン窒化物のスパッタによる成膜には、例えば、多結晶シリコンをターゲットとして用いて、アルゴンと窒素との混合ガス雰囲気の下でスパッタする手法、所謂、反応性スパッタ法を用いるとよい。スパッタによる成膜は、CVDに比べてステップカバレッジ性が劣るので、図6に示すように、積層体150の上端の肩部分に膜厚が厚く成膜される、オーバーハング形状になりやすい。しかし、本実施の形態では、積層体150の側壁部分、特に少なくとも抵抗変化層113の側壁に側壁保護層115が成膜されていれば、本発明の目的である抵抗変化層113が側壁から酸化されることの防止、及び抵抗変化層113側面と第2の金属配線119とが接触することによるリークパス形成の防止を達成できる。そのため、ステップカバレッジ性に劣るスパッタ成膜を用いても、十分に側壁保護層115を形成することの効果が期待できる。この後、図7~図12に示すように、第3の層間絶縁層116中、かつ抵抗変化素子114を含む積層体150の上に、第2電極111と接続される第2の金属配線119を形成する。まず、図7に示すように、側壁保護層115上に、第2の金属配線を埋め込み形成するための、プラズマCVD等を用いてシリコン酸化物等で構成される第3の層間絶縁層116を堆積する。そして、図8に示す工程において、フォトリソグラフィー及びドライエッチングにより、第3の層間絶縁層116中に配線溝119a及びコンタクトホール118aを形成する。この配線溝119aは、第2電極111が露出するように形成され、第2の金属配線119を埋め込み形成するために用いられる。また、コンタクトホール118aは、第1の金属配線103上に積層体150を設けていない所定の位置に形成され、第1の金属配線103に接続される引き出しコンタクト118を形成するために用いられる。一般的には、1回目のフォトリソグラフィー及びドライエッチングによりコンタクトホール118aを先に形成しておいてから、2回目のフォトリソグラフィー及びドライエッチングにより配線溝119aを形成するが、配線溝119aを先に形成しても差し支えない。ここで、抵抗変化素子114を含む積層体150の側壁部分が、シリコン窒化物で構成される側壁保護層115で被覆されている。これにより、配線溝119aが深く掘れ込んでしまった場合にも、抵抗変化層113の側面には側壁保護層115が存在するため、抵抗変化層113が配線溝119a内に露出することを防止できる。ここで、配線溝119aを形成する工程の詳細について説明する。はじめに、シリコン酸化物で構成される第3の層間絶縁層116をエッチングし、配線溝119a底部にシリコン窒化物から構成される側壁保護層115を露出させる。本実施の形態では、シリコン酸化物をドライエッチングによって除去し、側壁保護層115を露出させる工程には、例えば、チャンバー圧力2.1Paとして、エッチングガスとしてC5F8、O2及びArを17sccm/23sccm/500sccmの流量で用いる。この場合、シリコン窒化物のエッチングレートは、シリコン酸化物のそれと比べて1/20と小さい。したがって、図9に示すように配線溝119aが深く掘れ込んでしまっても、抵抗変化層113の上面及び側面には側壁保護層115がほとんどエッチングされずに残るため、抵抗変化層113の側面が配線溝119a内に露出することを防止できる。次に、図10に示すように、配線溝119a底部に露出した側壁保護層115をエッチングによって除去し、第2電極111が露出するように配線溝119aを形成する。この場合には、例えば、エッチングガスとしてCHF3、O2及びArを40sccm/15sccm/500sccmの流量で用いると、今度は逆にシリコン窒化物のエッチングレートが、シリコン酸化物のそれと比べて2倍程度大きい。そのため、第2電極111上の側壁保護層115を確実に除去することができ、かつ配線溝119a底部が第3の層間絶縁層116と接している領域がより深く掘れ込むこともない。また、一般的に、反応性イオンエッチングRIEを用いたドライエッチングプロセスでは、イオン入射方向縦方向へのエッチング速度が、そうでない方向横方向へのエッチング速度より圧倒的に速い。よって、第2電極111上の側壁保護層115を除去する際に、第2電極111上の側壁保護層115のみが除去されて、抵抗変化素子114の側壁部分の側壁保護層115はエッチングされにくい。これにより、配線溝119aが深く掘れ過ぎたとしても、抵抗変化層113が配線溝119a内に露出しない。そのため、第2の金属配線119から、第2電極111を介さずに、抵抗変化層113にリーク電流が流れることを防止できる。第2の金属配線119から第2電極111を介さずに、抵抗変化層113、特に第1の抵抗変化層109に直接、電流が流れるパスが形成されると、第2の抵抗変化層110に初期ブレイク電圧が十分に印加されない。これにより、初期ブレイク率が低下することで、歩留りが低下する。また、第2電極111上に導電性のハードマスク図示せずを形成した場合は、配線溝119aの底部にハードマスクが露出するまでエッチングを行うことで配線溝119aを形成する。ハードマスクはこのときに完全に除去してしまってもよい。また、ハードマスクを残す場合に比べて、完全にハードマスクを除去した方が寄生抵抗を小さくできるので、コンタクト抵抗のばらつきを小さくできる。続いて、図11に示すように、第1の金属配線103を埋め込み形成する工程と同様の条件を用いて、コンタクトホール118a及び配線溝119a内に、第3のバリアメタル層117例えば、タンタル窒化物5~40nm及びタンタル5~40nmで構成される積層構造と、シード層としての銅50~300nmと、をスパッタ法等を用いて堆積する。さらに、電解めっき法等により、シード層の銅をシードとして銅をさらに堆積させることで配線溝119aを全て配線材料の銅で充填する。そして、CMP法によって表面の余分な銅と第3のバリアメタル層117とを除去するとともに第3の層間絶縁層116の表面と第2の金属配線119の表面とを平坦にする。これにより、第2の金属配線119が形成される。その後、図12に示すように、プラズマCVD等を用いて窒化シリコン層を30~200nm、例えば50nm程度堆積させることで、第2の金属配線119を覆う第2のライナー層120を形成する。なお、本実施の形態においては、抵抗変化素子114の第2電極111をイリジウムで形成しているが、本発明はこれに限られない。例えば、第2電極111を、白金、銅、タングステン、イリジウム、及びパラジウムのいずれかの金属、もしくはこれらの金属の組み合わせ又は合金で形成してもよい。このような合金で抵抗変化層113の高酸化層第2の抵抗変化層110側の電極を形成することにより、初期抵抗値の低下及びばらつきを抑えつつ、初期ブレイクダウン電圧を低く抑えることができる。また、図13は、本発明の実施の形態1に係る不揮発性記憶素子10の変形例である不揮発性記憶素子10Aを示す断面図である。不揮発性記憶素子10Aは、不揮発性記憶素子10に対して、抵抗変化素子114A積層体150Aに含まれる抵抗変化層113Aの構成が抵抗変化層113と異なる。抵抗変化層113Aは、抵抗変化層113の構成に加え、さらに、第1の抵抗変化層109及び第2の抵抗変化層110の側壁部分に形成されている抵抗層112を含む。抵抗層112は、第1の抵抗変化層109より酸素含有率の高い絶縁性の遷移金属酸化物本実施の形態においては実質的に化学量論比で構成されるTa2O5で形成されている。上記構成により、初期ブレイク時に流れる電流密度は、周囲を絶縁性の抵抗層112に囲まれた第1の抵抗変化層109及び第2の抵抗変化層110の断面積に基づいて定まる。これにより、抵抗変化素子114Aの初期ブレイク時に電流が流れる実効的な断面積を縮小できる。その結果、抵抗変化素子114Aに流れる電流密度が高くなるので、初期ブレイク電圧を低減できる。さらに、抵抗変化素子114Aに流れる電流密度のばらつきが低減されることによって電気的な不良が減少する。これにより、不揮発性記憶素子10Aの歩留りの低下を防止できるとともに信頼性を向上できる。ここで、抵抗層112は、以下のように形成できる。図4に示す工程において、抵抗変化素子114をドット形状の積層体150として形成した後、この積層体150の側面を酸化する。これにより、抵抗変化層113の抵抗変化領域第1の抵抗変化層109及び第2の抵抗変化層110の側面周囲に抵抗層112が形成される。このように抵抗変化層113の側面を酸化することで第1の抵抗変化層109及び第2の抵抗変化層110の周囲に絶縁領域である抵抗層112が形成されるため、抵抗変化素子114Aの水平な断面の実効面積を容易に小さくできる。また、第1の抵抗変化層109及び第2の抵抗変化層110の側壁部分を酸化させることで、酸素濃度が化学量論比に近い67.7~71.4atmであり、絶縁性の高いTa2O5から構成される抵抗層112を形成する方法としては、RTA又はプラズマ酸化法を用いるとよい。RTA又はプラズマ酸化法を用いることで、抵抗層112の積層体150Aに対して水平方向の膜厚の制御性、つまり抵抗変化素子114Aの実効寸法の縮小量の制御性を向上できる。また、抵抗層112を形成後に、抵抗変化素子114A積層体150Aの側壁を側壁保護層115で被覆することで、抵抗変化素子114A形成後の層間絶縁層の成膜及び熱処理による抵抗層112の膜厚の変化を防止できる。よって、抵抗変化素子114Aの抵抗変化に寄与する水平な断面の実効面積の変動を防止できる。実施の形態2本発明の実施の形態2では、ダイオード素子をさらに備える不揮発性記憶装置20に、本発明を適用した場合について説明する。図14は、本発明の実施の形態2に係る不揮発性記憶装置20の構成例を示す平面図である。また、図15及び図16は、本発明の実施の形態2に係る不揮発性記憶装置20の構成例を示す断面図である。図14中のA-A面の断面を矢印方向に見た断面図が図15に相当し、図14中のB-Bで面の断面を矢印方向に見た断面図が図16に相当する。本発明の実施の形態2に係る不揮発性記憶装置20は、図14の平面図に示すように、互いに平行してストライプ形状に形成された複数の第1の金属配線103と、互いに平行してストライプ形状に形成された複数の第2の金属配線119とを備える。また、複数の第1の金属配線103と複数の第2の金属配線119とが交差する位置の各々に、プラグ107と、抵抗変化素子114B及びダイオード素子123を含む積層体150Bとが各々形成されている。なお、上述した実施の形態1においては、抵抗変化素子を積層体と記述したが、本実施の形態2では、抵抗変化素子とダイオード素子とを含めて積層体として定義することとする。なお、図14では第1の金属配線103と第2の金属配線119とが直交するとしているが、必ずしも直交している必要はなく、第1の金属配線103と第2の金属配線119とは交差するように配置されていればよい。この点については、以下に述べる第3の実施の形態についても同様である。ここで、ダイオード素子電流制御素子は、正の印加電圧領域と負の印加電圧領域とにそれぞれ閾値電圧を有し、印加電圧の絶対値がそれぞれの閾値電圧の絶対値より大きい場合に導通オン状態となり、印加電圧の値がそれ以外の領域の場合印加電圧の絶対値が対応するそれぞれの閾値の絶対値より小さい場合に遮断オフ状態となるような非線形の特性を有する。また、図13と同様の要素には、同一の符号を付しており、以下では、実施の形態1との相違点を主に説明する。また、以下では、図13に示す構成に対して、ダイオード素子123を加えた構成を説明するが、図1に示す構成に対して同様の構成を適用してもよい。図15及び図16に示す本実施の形態2に係る不揮発性記憶装置20は、図13に示す不揮発性記憶素子10Aの構成に対して、積層体150Bの構成が積層体150Aと異なる。具体的には、積層体150Bは、抵抗変化素子114Bと、ダイオード素子123とを含む。また、積層体150Bは、この順に積層された第1電極108と、半導体層121と、中間電極122と、抵抗変化層113Aと、第2電極111とを含む。半導体層121は、第1電極108と抵抗変化層113Aとの間に形成され、第1電極108に接続される。中間電極122は、半導体層121と抵抗変化層113Aとに挟持される。ここで、ダイオード素子123は、第1電極108、半導体層121及び中間電極122で構成される。また、抵抗変化素子114Bは、中間電極122、抵抗変化層113A及び第2電極111で構成される。さらに、積層体150Bの側壁部分及び第2の層間絶縁層105上には、シリコン窒化物で構成される側壁保護層115が形成されている。ここでは、ダイオード素子123を構成する半導体層121には窒素不足型シリコン窒化物を用い、第1電極108及び中間電極122には、タンタル窒化物を用いる。また、窒素不足型のシリコン窒化物とは、シリコン窒化物をSiNz0<zと表記した場合に、窒素Nの組成zが化学量論的に安定な状態よりも少ない組成であるときの窒化物である。Si3N4が化学量論的に安定な状態であるので、0<z<1.33の場合に、窒素不足型のシリコン窒化物であるといえる。また、電極材料にタンタル窒化物を用いた場合、0<z≦0.85において、SiNzは半導体特性を示す。よって、このような材料を用いることで、抵抗変化に十分な電圧及び電流をオン及びオフ可能なMSMMetal-Semiconductor-Metalダイオードを構成できる。また、窒素不足型のシリコン窒化物の成膜には、例えば、多結晶シリコンをターゲットとして用い、アルゴンと窒素との混合ガス雰囲気の下でスパッタする手法、所謂、反応性スパッタ法を用いる。そして、典型的な成膜条件として、圧力を0.08~2Paとし、基板温度を20~300°Cとし、窒素ガスの流量比アルゴンと窒素との総流量に対する窒素の流量の比率を0~40とし、DCパワーを100~1300Wとする。さらに、窒素不足型シリコン窒化物の厚さが5~20nmとなるように成膜時間を調節する。ここで、タンタル窒化物の仕事関数は4.6eVであり、シリコンの電子親和力3.8eVより十分高いので、第1電極108と半導体層121との界面、及び半導体層121と中間電極122との界面にショットキーバリアが形成される。また、抵抗変化素子114Bの抵抗変化時には10kA/cm2以上の大電流密度の電流が流れる。また、タンタル等の高融点金属及びその窒化物は耐熱性に優れているので、大電流密度の電流が印加されても安定な特性を示す。以上の理由により、MSMダイオードの電極材料としては、タンタル、タンタル窒化物、チタン、チタン窒化物、タングステン、又は窒化タングステン等が好ましい。また、中間電極122は、ダイオード素子123の上部電極としてだけでなく、抵抗変化素子114Bの下部電極としても機能する。よって、中間電極122に、タンタル、タンタル窒化物、チタン又はチタン窒化物を用いることが望ましい。また、本実施の形態では、上述した実施の形態1と同様に、断面のテーパ角が90°未満の台形状である積層体の下層側にダイオード素子123を形成している。よって、抵抗変化素子114Bの断面積よりも、ダイオード素子123の断面積を大きくできる。これにより、ダイオード素子123の許容電流を大きくできるので、抵抗変化素子114Bの抵抗変化時のダイオード破壊を抑制できる。また、ダイオード素子123を構成する半導体層121も、抵抗変化素子114Bを構成する抵抗変化層113と同様に、積層体150Bの形成後の層間絶縁層の成膜工程及び熱処理によって、側壁部分からの酸化が進行するという問題がある。これにより、ダイオード素子123の実効断面積が縮小することで、電流容量が低下してしまう。この問題に対しても、ダイオード素子123を含む積層体150Bの側壁を側壁保護層115によって被覆することで、半導体層121が側壁からの酸化されることを防止できる。これにより、ダイオード素子123の実効断面積の縮小を防止できるので、ダイオード素子123の電流容量の低下を防止できる。このように、抵抗変化素子114Bとダイオード素子123とを組み合わせた構成を用いることによって、隣接するメモリセルの書き込みディスターブの発生を確実に回避できるの。これにより、トランジスタ等のスイッチング素子を配することなく、大容量化かつ高集積化が可能な抵抗変化型の不揮発性記憶素子を実現できる。図17~図20は、本実施の形態2の不揮発性記憶装置20の製造方法において、積層体150Bを形成する工程の断面図である。これらを用いて、その製造方法について説明する。はじめに、図17に示すように、本実施の形態1の不揮発性記憶素子10の製造方法と同様に、第1の金属配線103及びプラグ107を形成する。そして、プラグ107を含む第2の層間絶縁層105上に、抵抗変化素子114B及びダイオード素子123に含まれる第1電極層108a、半導体薄膜121a、中間電極層122a、抵抗変化薄膜113a、及び第2電極層111aを積層形成する。さらに、一般的な露光プロセス及び、必要に応じてエッチングプロセスを用いて、積層体をドット形状に加工するためのドット形状のマスク125を各プラグ107に対応する位置に形成する。マスク125としては、フォトレジストマスク、又は窒化アルミニウムチタン等で構成されるハードマスクを用いるとよい。次に、図18に示すように、ドライエッチングによって、第2電極層111a及び抵抗変化薄膜113aをマスク125と同様のドット形状に加工する。次に、図19に示すように、プラズマ酸化法を用いて、第1の抵抗変化層109及び第2の抵抗変化層110の側面に、絶縁性の抵抗層112を形成する。これにより、初期ブレイク時に電流が流れる実効的な抵抗変化素子114Bの断面積を縮小させる。このとき、半導体薄膜121aは、中間電極層122aで被覆されているので、抵抗変化素子114Bの断面積を縮小させるためのプラズマ酸化処理に曝されることがない。次に、図20に示すように、ドライエッチングによって、積層体150Bの下層側の中間電極層122a、半導体薄膜121a及び第1電極層108aをマスク125と同様のドット形状に加工し、最後に、マスク125を除去する。マスク125として、フォトレジストマスクを用いる場合にはアッシング又はウェットエッチングによって当該マスク125を除去し、ハードマスクを用いる場合にはさらにドライエッチングによって当該マスク125を除去すればよい。このような工程によって、抵抗変化素子114B及びダイオード素子123を含む積層体150Aを形成することで、ダイオード素子123の実効的な断面積が縮小させることなく、プラズマ酸化法を用いて、抵抗変化素子114Bの初期ブレイク時に電流が流れる実効的な断面積のみを縮小できる。実施の形態3図21は、本発明の実施の形態3に係る不揮発性記憶装置30の構成例を示す断面図である。本発明の実施の形態3に係る不揮発性記憶装置30は、実施の形態2に係る不揮発性記憶装置20とほぼ同様の構造であるが、ダイオード素子123の上部電極、かつ抵抗変化素子114Bの下部電極として機能する中間電極122を実施の形態2の構成から省いた構成である。さらに、本発明の実施の形態3に係る不揮発性記憶装置30は、実施の形態2の不揮発性記憶装置20と異なり、側壁保護層115Cが積層体150Cごとに分離して形成されている。また、第1電極108に半導体層121よりも高い仕事関数を有する材料を用いることで、第1電極108と半導体層121との界面においてショットキーバリアが形成される。また、抵抗変化層113A第1の抵抗変化層109に、半導体層121の仕事関数よりも高い仕事関数を有する材料を用いることで、抵抗変化層113A第1の抵抗変化層109と半導体層121との界面にもショットキーバリアが形成される。これにより、第1電極108、半導体層121、抵抗変化層113A及び第2電極111の4層積層構成で抵抗変化素子114Cとダイオード素子123Cとを実現できる。その結果、抵抗変化素子114C及びダイオード素子123Cを含む積層体150Cは、図15及び図16に示す不揮発性記憶装置20に比べて単純化及び薄膜化される。これにより、寄生抵抗の影響を小さくできるので、電流密度を制御しやすくできる。また、加工精度も高くできるので、寸法ばらつきを小さくできる。従って、積層体150Cに流れる電流密度のばらつきが低減されることにより電気的な不良が減少する。これにより、不揮発性記憶装置30の歩留りの低下を防止できるとともに信頼性を向上できる。また、中間電極122を省くことによって積層体150Cが薄膜化できることから、積層体150Cの側壁に形成する側壁保護層115Cのステップカバレッジ性が向上する。これにより、積層体150Cの側壁に断切れが発生することなく側壁保護層115Cを形成できる。そのため、抵抗変化層113Aが側壁から酸化されることをさらに抑制できる。また、抵抗変化層113Aには、酸素不足型のタンタル酸化物を用いることが望ましく、半導体層121には、窒素不足型のシリコン窒化物を用いることが望ましい。タンタル単体の仕事関数は4.2eVであり、化学量論組成にまで完全酸化したタンタル酸化物Ta2O5の仕事関数は5.4eVである。よって、抵抗変化層113Aに用いる酸素不足型タンタル酸化物の仕事関数は、この4.2~5.4eVの間の値を示すと推測される。したがって、酸素不足型タンタル酸化物の仕事関数も、シリコンの電子親和力より高く、かつ抵抗変化層113A第1の抵抗変化層109と半導体層121との界面においてもショットキーバリアが形成されることにより、ダイオード素子123CはMSMダイオードとして機能する。なお、上記説明では、抵抗層112を含む抵抗変化層113Aを用いる例を述べたが、図1に示す不揮発性記憶素子10のように、抵抗層112を含まない抵抗変化層113を用いてもよい。また、本実施の形態では、側壁保護層115Cが積層体150Cごとに分離して形成されているが、これは以下のようにすることで形成できる。本発明の実施の形態1に係る不揮発性記憶素子10の製造方法において、図5に示すように、抵抗変化素子114を含む積層体150を形成し、その上に側壁保護層115を成膜した後、エッチバックを行うことで、積層体150Cの側壁部分以外第2電極111上及び第2の層間絶縁層105上の側壁保護層115を除去する。シリコン窒化物から構成される側壁保護層115をエッチバックする方法として、反応性イオンエッチングRIEを用いた場合、一般的に、イオン入射方向縦方向へのエッチング速度が、そうでない方向横方向へのエッチング速度より圧倒的に速い。よって、積層体150Cの側壁部分にのみ側壁保護層115Cを残すことができる。側壁保護層115Cを積層体150Cごとに分離して形成することで、積層体150Cが形成されていない領域には、側壁保護層115Cが存在しない。すなわち、シリコン酸化物で構成される第2の層間絶縁層105とシリコン酸化物で構成される第3の層間絶縁層116との間に、シリコン窒化物で構成される側壁保護層115Cが存在しない。したがって、積層体150Cを設けていない所定の位置に、引き出しコンタクト118を埋め込み形成するためのコンタクトホール118aを形成する際に行うドライエッチング工程が容易になる。なお、上記説明では、上述した実施の形態2の構成に対して、側壁保護層115Cを積層体150Cごとに分離した構成を例に説明を行なったが、上述した実施の形態1及びその変形例の構成に対して、同様の構成を適用してもよい。以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、上記説明では、第2の金属配線119の下面の一部は、第2電極111の上面より下側、かつ、下面より上側に存在しているが、第2電極111の下面より下側に存在していてもよい。言い換えると、第2の金属配線119の下面の一部は、抵抗変化層113の上面より下側に存在してもよい。図22は、図24の構成に対して本発明を適用した一例を示す、不揮発性記憶装置40の断面図である。図22に示す不揮発性記憶装置40は、図24に示す構成に加え、側壁保護層115を備える。側壁保護層115の構成及び機能は、上述した実施の形態と同様である。側壁保護層115は、積層体不揮発性記憶素子55の側壁を被覆するように当該積層体の側壁部分に形成されている。また、図22では、第2の金属配線119の下面の一部は、抵抗変化層113の上面より下側、かつ下面より上側に存在している。ここで、図24に示す構成では、第2の金属配線71と抵抗変化層66との間にリークパスが形成されてしまう。一方、図22に示すように、側壁保護層115を設けることで、当該リークパスの形成を防止できる。また、複数の上記実施の形態における各構成要素を任意に組み合わせることとしてもよい。また、上述した実施の形態においては、抵抗変化層としての遷移金属酸化物としては、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物の場合について説明したが、上下電極間に挟まれる遷移金属酸化物層としては、抵抗変化を発現する主たる抵抗変化層として、タンタル、ハフニウム、ジルコニウム等の酸化物層が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本発明の範囲に含まれるものである。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。したがって、酸素不足型の遷移金属酸化物を抵抗変化層に用いた抵抗変化素子について、抵抗変化層を、MOxで表される組成を有する第1の酸素不足型の遷移金属酸化物を含む第1の領域と、MOy但し、x<yで表される組成を有する第2の酸素不足型の遷移金属酸化物を含む第2の領域とを有した構成とした場合、前記第1の領域及び前記第2の領域は、対応する組成の遷移金属酸化物のほかに、所定の不純物例えば、抵抗値の調整のための添加物を含むことを妨げない。また、スパッタリングにて抵抗膜を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗膜に混入することがあるが、このような微量の元素が抵抗膜に混入した場合も本発明の範囲に含まれることは当然である。また、上記実施の形態に係る不揮発性記憶素子は典型的には集積回路であるLSIとして実現される。これらは個別に1チップ化されてもよいし、一部又は全てを含むように1チップ化されてもよい。また、上記各図において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。また、上記で示した各構成要素の材料は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された材料に制限されない。