"ベース基板と、上記ベース基板上に互いに平行に延びるように設けられた複数のソース配線と、上記各ソース配線と交差する方向に互いに平行に延びるように設けられた複数のゲート配線と、上記各ソース配線と上記各ゲート配線との交差部毎に設けられた薄膜トランジスタ及び画素電極とを備えた薄膜トランジスタ基板であって、上記各薄膜トランジスタは、酸化物半導体からなる半導体層と、該半導体層上に互いに離間して設けられたソース電極及びドレイン電極と、これらソース電極とドレイン電極との間の半導体層部分を覆うゲート絶縁膜と、該ゲート絶縁膜を介して上記半導体層に重なるゲート電極とを有し、上記各ソース電極は対応する上記ソース配線と、上記各ゲート電極は対応する上記ゲート配線とそれぞれ一体に形成され、上記各半導体層は対応する上記ソース配線の下層にも延出しており、上記各ソース配線及び各ソース電極並びに各ドレイン電極は、上記各半導体層上に全体が配置されていることを特徴とする薄膜トランジスタ基板。請求項1に記載の薄膜トランジスタ基板において、上記各画素電極は、対応する上記薄膜トランジスタのドレイン電極表面に接続され、上記各ゲート配線及び各ゲート電極は、上記各画素電極と同一材料からなる導電層を含む複数の導電層が積層された積層構造を有することを特徴とする薄膜トランジスタ基板。請求項1に記載の薄膜トランジスタ基板において、上記各ゲート配線及び各ゲート電極と上記ゲート絶縁膜とは、上記ベース基板上の同一箇所に同一形状で互いに重なり合うように形成されていることを特徴とする薄膜トランジスタ基板。請求項1~3のいずれか1項に記載の薄膜トランジスタ基板において、上記各半導体層は、インジウムガリウム亜鉛酸化物系の酸化物半導体からなることを特徴とする薄膜トランジスタ基板。請求項1~4のいずれか1項に記載の薄膜トランジスタ基板を備えることを特徴とする表示装置。請求項1に記載の薄膜トランジスタ基板を製造する方法であって、上記ベース基板上に酸化物半導体からなる半導体膜及び第1導電膜を順に成膜して第1積層膜を形成し、該第1積層膜の半導体層形成箇所に対し、第1のフォトマスクとして多階調マスクを用いてソース配線及びソース電極並びにドレイン電極形成箇所が他箇所に比べて厚い第1のレジストパターンを形成した後、該第1のレジストパターンをマスクとして上記第1積層膜をパターニングすることにより、上記各ソース配線、及び該各ソース配線と一体の第1導電層に覆われた上記各半導体層を形成する第1パターニング工程と、上記第1のレジストパターンを後退させることにより、上記ソース電極及びドレイン電極形成箇所以外の第1導電層部分を露出させると共に、上記各ソース配線上とソース電極及びドレイン電極形成箇所とだけにレジストパターンを残して第2のレジストパターンを形成した後、該第2のレジストパターンをマスクとして上記第1導電層をパターニングすることにより、上記各ソース電極及び各ドレイン電極を形成する第2パターニング工程とを含み、上記第1パターニング工程及び第2パターニング工程の後に、上記ゲート絶縁膜、各ゲート配線及び各ゲート電極、並びに各画素電極を形成することを特徴とする薄膜トランジスタ基板の製造方法。請求項6に記載の薄膜トランジスタ基板の製造方法において、上記第2パターニング工程の後に、上記各半導体層、各ソース配線及び各ソース電極、並びに各ドレイン電極を覆うように上記ゲート絶縁膜を成膜し、該ゲート絶縁膜の上記各ドレイン電極の少なくとも一部に重なる箇所以外の部分に対し、第2のフォトマスクを用いて第3のレジストパターンを形成した後、該第3のレジストパターンをマスクとして上記ゲート絶縁膜をパターニングすることにより、該ゲート絶縁膜に上記各ドレイン電極に達するコンタクトホールを形成する第3パターニング工程と、上記ゲート絶縁膜を覆うように第2導電膜及び第3導電膜を順に成膜して第2積層膜を形成し、該第2積層膜におけるゲート配線及びゲート電極並びに画素電極形成箇所に対し、第3のフォトマスクとして多階調マスクを用いてゲート配線及びゲート電極形成箇所が他箇所に比べて厚い第4のレジストパターンを形成した後、該第4のレジストパターンをマスクとして上記第2積層膜をパターニングすることにより、上記各ゲート配線及び各ゲート電極、並びに第2導電層に覆われた状態で上記コンタクトホールを介してドレイン電極に接続された上記各画素電極を形成する第4パターニング工程と、上記第4のレジストパターンを後退させることにより、上記各画素電極上の第2導電層を露出させると共に、上記各ゲート配線及び各ゲート電極上だけにレジストパターンを残して第5のレジストパターンを形成した後、該第5のレジストパターンをマスクとして上記第2導電層を除去することにより、上記各画素電極を露出させる第5パターニング工程とを含むことを特徴とする薄膜トランジスタ基板の製造方法。請求項6に記載の薄膜トランジスタ基板の製造方法において、上記第2パターニング工程の後に、上記各半導体層、各ソース配線及び各ソース電極、並びに各ドレイン電極を覆うようにゲート絶縁膜及び第2導電膜を順に成膜して第2積層膜を形成し、該第2積層膜におけるゲート配線及びゲート電極形成箇所に対し、第2のフォトマスクを用いて第3のレジストパターンを形成した後、該第3のレジストパターンをマスクとして上記第2積層膜をパターニングすることにより、上記各ゲート配線及び各ゲート電極と上記ゲート絶縁膜とを上記ベース基板上の同一箇所に同一形状で互いに重なり合うように形成する第3パターニング工程と、上記各ゲート配線及び各ゲート電極並びにゲート絶縁膜を覆うように第3導電膜を成膜し、該第3導電膜の画素電極形成箇所に対し、第3のフォトマスクを用いて第4のレジストパターンを形成した後、該第4のレジストパターンをマスクとして上記第3導電膜をパターニングすることにより、上記各画素電極を形成する第4パターニング工程とを含むことを特徴とする薄膜トランジスタ基板の製造方法。しかしながら、特許文献1に開示のTFTでは、酸化物半導体層が、相対的に厚いソース電極及びドレイン電極の側端部を覆う構造となっているため、その形成時にベース基板表面と両電極との段差部を覆いきれずに途切れて、ソース電極及びドレイン電極と接続不良になるおそれがある。そうなると、TFTが正常に動作しなくなるので、当該TFTを設けたTFT基板の製造効率及び歩留りの低下を招いてしまう。本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、酸化物半導体を用いた良好な特性のTFTを正常に動作可能な状態で確実に得ると共に、該TFTを備えたTFT基板を少ない枚数のフォトマスクで低コストに製造することにある。上記の目的を達成するために、この発明では、酸化物半導体層上にソース電極及びドレイン電極を配置し、これら両電極と酸化物半導体層とを一枚の多階調マスクを用いて形成可能なようにTFTの構成を工夫した。具体的には、本発明は、ベース基板と、該ベース基板上に互いに平行に延びるように設けられた複数のソース配線と、該各ソース配線と交差する方向に互いに平行に延びるように設けられた複数のゲート配線と、該各ソース配線と上記各ゲート配線との交差部毎に設けられたTFT及び画素電極とを備えたTFT基板及びそれを備えた表示装置並びにTFT基板の製造方法を対象とし、以下の解決手段を講じたものである。すなわち、第1の発明は、TFT基板であって、上記各TFTが、酸化物半導体層と、該酸化物半導体層上に互いに離間して設けられたソース電極及びドレイン電極と、これらソース電極とドレイン電極との間の酸化物半導体層部分を覆うゲート絶縁膜と、該ゲート絶縁膜を介して上記酸化物半導体層に重なるゲート電極とを有し、上記各ソース電極は対応する上記ソース配線と、上記各ゲート電極は対応する上記ゲート配線とそれぞれ一体に形成され、上記各酸化物半導体層は対応する上記ソース配線の下層にも延出しており、上記各ソース配線及び各ソース電極並びに各ドレイン電極は、上記各酸化物半導体層上に全体が配置されていることを特徴とする。第2の発明は、第1の発明のTFT基板において、上記各画素電極が、対応する上記TFTのドレイン電極表面に接続され、上記各ゲート配線及び各ゲート電極が、上記各画素電極と同一材料からなる導電層を含む複数の導電層が積層された積層構造を有することを特徴とする。第3の発明は、第1の発明のTFT基板において、上記各ゲート配線及び各ゲート電極と上記ゲート絶縁膜とが、上記ベース基板上の同一箇所に同一形状で互いに重なり合うように形成されていることを特徴とする。第4の発明は、第1~第3の発明のいずれか1つのTFT基板において、上記各酸化物半導体層がインジウムガリウム亜鉛酸化物IndiumGalliumZincOxide、以下、In-Ga-Zn-Oと称する系の酸化物半導体からなることを特徴とする。第5の発明は、表示装置であって、第1~第4の発明のいずれか1つのTFT基板を備えることを特徴とする。第6の発明は、第1の発明のTFT基板を製造する方法であって、上記ベース基板上に酸化物半導体からなる半導体膜及び第1導電膜を順に成膜して第1積層膜を形成し、該第1積層膜の半導体層形成箇所に対し、第1のフォトマスクとして多階調マスクを用いてソース配線及びソース電極並びにドレイン電極形成箇所が他箇所に比べて厚い第1のレジストパターンを形成した後、該第1のレジストパターンをマスクとして上記第1積層膜をパターニングすることにより、上記各ソース配線、及び該各ソース配線と一体の第1導電層に覆われた上記各酸化物半導体層を形成する第1パターニング工程と、上記第1のレジストパターンを後退させることにより、上記ソース電極及びドレイン電極形成箇所以外の第1導電層部分を露出させると共に、上記各ソース配線上とソース電極及びドレイン電極形成箇所とだけにレジストパターンを残して第2のレジストパターンを形成した後、該第2のレジストパターンをマスクとして上記第1導電層をパターニングすることにより、上記各ソース電極及び各ドレイン電極を形成する第2パターニング工程とを含み、上記第1パターニング工程及び第2パターニング工程の後に、上記ゲート絶縁膜、各ゲート配線及び各ゲート電極、並びに各画素電極を形成することを特徴とする。第7の発明は、第6の発明のTFT基板の製造方法において、上記第2パターニング工程の後に、上記各酸化物半導体層、各ソース配線及び各ソース電極、並びに各ドレイン電極を覆うように上記ゲート絶縁膜を成膜し、該ゲート絶縁膜の上記各ドレイン電極の少なくとも一部に重なる箇所以外の部分に対し、第2のフォトマスクを用いて第3のレジストパターンを形成した後、該第3のレジストパターンをマスクとして上記ゲート絶縁膜をパターニングすることにより、該ゲート絶縁膜に上記各ドレイン電極に達するコンタクトホールを形成する第3パターニング工程と、上記ゲート絶縁膜を覆うように第2導電膜及び第3導電膜を順に成膜して第2積層膜を形成し、該第2積層膜におけるゲート配線並びにゲート電極及び画素電極形成箇所に対し、第3のフォトマスクとして多階調マスクを用いてゲート配線及びゲート電極形成箇所が他箇所に比べて厚い第4のレジストパターンを形成した後、該第4のレジストパターンをマスクとして上記第2積層膜をパターニングすることにより、上記各ゲート配線及び各ゲート電極、並びに第2導電層に覆われた状態で上記コンタクトホールを介してドレイン電極に接続された上記各画素電極を形成する第4パターニング工程と、上記第4のレジストパターンを後退させることにより、上記各画素電極上の第2導電層を露出させると共に、上記各ゲート配線及び各ゲート電極上だけにレジストパターンを残して第5のレジストパターンを形成した後、該第5のレジストパターンをマスクとして上記第2導電層を除去することにより、上記各画素電極を露出させる第5パターニング工程とを含むことを特徴とする。第8の発明は、第6の発明のTFT基板の製造方法において、上記第2パターニング工程の後に、上記各酸化物半導体層、各ソース配線及び各ソース電極、並びに各ドレイン電極を覆うようにゲート絶縁膜及び第2導電膜を順に成膜して第2積層膜を形成し、該第2積層膜におけるゲート配線及びゲート電極形成箇所に対し、第2のフォトマスクを用いて第3のレジストパターンを形成した後、該第3のレジストパターンをマスクとして上記第2積層膜をパターニングすることにより、上記各ゲート配線及び各ゲート電極と上記ゲート絶縁膜とを上記ベース基板上の同一箇所に同一形状で互いに重なり合うように形成する第3パターニング工程と、上記各ゲート配線及び各ゲート電極並びにゲート絶縁膜を覆うように第3導電膜を成膜し、該第3導電膜の画素電極形成箇所に対し、第3のフォトマスクを用いて第4のレジストパターンを形成した後、該第4のレジストパターンをマスクとして上記第3導電膜をパターニングすることにより、上記各画素電極を形成する第4パターニング工程とを含むことを特徴とする。-作用-次に、本発明の作用について説明する。第1の発明では、各ソース配線及び各ソース電極並びに各ドレイン電極の全体が各酸化物半導体層上に配置された構成を有するので、酸化物半導体層がその形成時に途切れてソース電極及びドレイン電極と接続不良となるおそれがなく、これら両電極と半導体層とを確実に接続することが可能である。しかも、当該構成のTFT基板は、各ソース配線及びソース電極並びに各ドレイン電極を形成するためのフォトマスクと、酸化物半導体層を形成するためのフォトマスクとを一枚の多階調マスクで担って製造することができる。すなわち、第6の発明の如く、酸化物半導体からなる半導体膜及び第1導電膜を順に成膜して形成した第1積層膜の半導体層形成箇所に対し、第1のフォトマスクとして多階調マスクを用い、ソース配線及びソース電極並びにドレイン電極形成箇所が他箇所に比べて厚い第1のレジストパターンを形成する。続いて、この第1のレジストパターンをマスクとして第1積層膜をパターニングすることにより、各ソース配線、及び該各ソース配線と一体の第1導電層に覆われた各酸化物半導体層を形成する。次いで、第1のレジストパターンを後退させることにより、ソース電極及びドレイン電極形成箇所以外の第1導電層部分を露出させると共に、各ソース配線上とソース電極及びドレイン電極形成箇所とだけにレジストパターンを残して、第2のレジストパターンを形成する。そして、この第2のレジストパターンをマスクとして第1導電層をパターニングすることにより、各ソース電極及び各ドレイン電極を形成する。このようにすれば、一枚のフォトマスク多階調マスクで2パターンのレジストパターンを形成できるので、TFT基板の製造に必要なフォトマスクの枚数を削減することが可能である。したがって、酸化物半導体を用いた良好な特性のTFTを正常に動作可能な状態で確実に得られると共に、該TFTを備えたTFT基板を少ない枚数のフォトマスクで低コストに製造することができる。第2の発明では、各ゲート配線及び各ゲート電極が各画素電極と同一材料からなる導電層を含む複数の導電層が積層された積層構造を有する。当該構成のTFT基板は、各ゲート配線及び各ゲート電極を形成するためのフォトマスクと、各画素電極を形成するためのフォトマスクとを一枚の多階調マスクで担って製造することができる。すなわち、第7の発明の如く、ゲート絶縁膜上に第2導電膜及び第3導電膜が順に積層されてなる第2積層膜のゲート配線及びゲート電極並びに画素電極形成箇所に対し、第3のフォトマスクとして多階調マスクを用い、ゲート配線及びゲート電極形成箇所が他箇所に比べて厚い第4のレジストパターンを形成する。続いて、この第4のレジストパターンをマスクとして第2積層膜をパターニングすることにより、各ゲート配線及び各ゲート電極、並びに第2導電層に覆われた各画素電極を形成する。次いで、第4のレジストパターンを後退させることにより、各画素電極上の第2導電層を露出させると共に、各ゲート配線及び各ゲート電極上だけにレジストパターンを残して、第5のレジストパターンを形成する。そして、この第5のレジストパターンをマスクとして各第2導電層を除去することにより、各画素電極を露出させる。このようにすれば、一枚のフォトマスク多階調マスクで2パターンのレジストパターンを形成できるので、TFT基板の製造に必要なフォトマスクの枚数をさらに削減することが可能である。第3の発明では、各ゲート配線及び各ゲート電極とゲート絶縁膜とがベース基板上の同一箇所に同一形状で重なり合うように形成された構成を有する。当該構成のTFT基板は、各ゲート配線及び各ゲート電極とゲート絶縁膜とを一枚のフォトマスクを用いて形成し、製造することができる。すなわち、第8の発明の如く、絶縁膜及び第2導電膜が順に積層されてなる第2積層膜のゲート配線及びゲート電極並びにゲート絶縁膜形成箇所に対し、第2のフォトマスクを用いて第3のレジストパターンを形成する。そして、この第3のレジストパターンをマスクとして第2積層膜をパターニングすることにより、各ゲート配線及び各ゲート電極とゲート絶縁膜とをベース基板上の同一箇所に同一形状で互いに重なり合うように形成する。このようにすれば、一枚のフォトマスクによりゲート配線及びゲート電極とゲート絶縁膜という互いに異なる層の構成を一括又は連続してまとめて形成することができるので、TFT基板の製造に必要なフォトマスクの枚数をさらに削減することが可能である。第4の発明では、各酸化物半導体層がIn-Ga-Zn-O系の酸化物半導体からなるので、各TFTにおいて、高移動度、高信頼性及び低オフ電流という良好な特性が具体的に得られる。第5の発明では、第1~第4のTFT基板は、酸化物半導体を用いた良好な特性のTFTを正常に動作可能な状態で確実に得られると共に、該TFTを備えたTFT基板を少ない枚数のフォトマスクで低コストに製造できるという優れた特性を備えているので、液晶表示装置としても、製造効率及び歩留りを低下させることなく、低コスト化することができる。本発明によれば、各ソース配線及び各ソース電極並びに各ドレイン電極の全体が各酸化物半導体層上に配置された構成を有するので、酸化物半導体を用いた良好な特性のTFTを正常に動作可能な状態で確実に得られると共に、該TFTを備えたTFT基板を少ない枚数のフォトマスクで低コストに製造することができる。その結果、TFT基板、ひいては液晶表示装置について、製造効率及び歩留りを低下させることなく、低コスト化することができる。以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。《発明の実施形態1》図1は、この実施形態1に係る液晶表示装置Sの概略平面図である。図2は、図2のII-II線における断面構造を示す概略断面図である。なお、図1では、図2に示す偏光板58の図示を省略している。<液晶表示装置Sの構成>液晶表示装置Sは、互いに対向するように配置されたTFT基板10及び対向基板50と、これらTFT基板10及び対向基板50の両外周縁部同士を接着する矩形枠状のシール材51と、TFT基板10と対向基板50との間でシール材51の内側に封入された液晶層52とを備えている。この液晶表示装置Sは、透過型の液晶表示装置であり、TFT基板10と対向基板50とが重なる領域であってシール材51の内側、つまり液晶層52が設けられた領域に画像表示を行う表示領域Dを有し、この表示領域Dの外部にTFT基板10が対向基板50から例えばL字状などに突出した端子領域10aを有している。表示領域Dは、例えば矩形状の領域であって、図示しないが、画像の最小単位である画素がマトリクス状に複数配列して構成されている。一方、端子領域10aの一辺側図1中左辺側には、各々異方性導電膜AnisotropicConductiveFilm、以下、ACFと称するを介して複数のゲートドライバ集積回路IntegratedCircuit、以下、ICと称するチップ53が実装され、端子領域10aの他辺側図1中下辺側には、各々ACFを介して複数のソースドライバICチップ54が実装されている。またその他に、端子領域10aには、図示しない配線基板が実装され、該配線基板を介して各ICチップ53,54や表示領域Dに外部回路から表示用信号が供給されるようになっている。TFT基板10及び対向基板50は、例えば矩形状に形成され、図2に示すように、互いに対向する内側表面に配向膜55,56がそれぞれ設けられていると共に、外側表面に偏光板57,58がそれぞれ設けられている。液晶層52は、電気光学特性を有するネマチックの液晶材料などにより構成されている。<TFT基板10の構成>上記TFT基板10の概略構成を図3及び図4に示す。図3は、TFT基板10の1画素及び各配線の端子部の構成を示す平面図である。図4aは、図3のA-A線における断面構造を示す断面図である。図4bは、図3のB-B線における断面構造を示す断面図である。図4cは、図3のC-C線における断面構造を示す断面図である。TFT基板10は、図4a~cに示すベース基板である絶縁性基板11を有している。この絶縁性基板11上には、表示領域Dにおいて、図3に示すように、互いに平行に延びるように設けられた複数のソース配線13slと、該各ソース配線13sl毎に該各ソース配線13slに沿って延びるように設けられた保持容量配線13clと、これら各ソース配線13sl及び各保持容量配線13clと交差する方向に互いに平行に延びるように設けられた複数のゲート配線18glとを備えている。ここで、ソース配線13sl及びゲート配線18glは、ゲート絶縁膜15を介して交差しており、各画素を区画するように全体として格子状に形成されている。また、保持容量配線13clは、ソース配線13slが延びる方向に並ぶ複数の画素に亘ってそれら各画素を縦断するように延びている。なお、絶縁性基板11としては、例えば、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板、樹脂製基板などを採用することができる。特に、プラスチック基板としては、ポリエチレンテレフタレートPET;PolyEthyleneTerephthalate、ポリエチレンナフタレートPEN;PolyEthyleneNaphthalate、又はポリエーテルサルフォンPES;PolyEtherSulphoneからなる基板を、樹脂製基板としては、アクリル樹脂又はポリイミド樹脂からなる基板をそれぞれ好適に用いることができる。上記TFT基板10はさらに、各ソース配線13slと各ゲート配線18glとの交差部毎、つまり各画素毎にTFT20、画素電極16pd及び保持容量素子21を備えている。各TFT20は、トップゲート構造を有するTFTであって、図4aに示すように、絶縁性基板11上に設けられた酸化物半導体層12slと、該酸化物半導体層12sl上に互いに離間して設けられたソース電極13sd及びドレイン電極13ddと、これらソース電極13sdとドレイン電極13ddとの間の酸化物半導体層部分を覆うゲート絶縁膜15と、該ゲート絶縁膜15を介して酸化物半導体層12slに重なるゲート電極18gdとを有している。ソース電極13sdは、対応する交差部を構成するソース配線13slの図3で右側側方に突出した部分であり、該ソース配線13slと一体に形成されている。これらソース配線13sl及びソース電極13sdは、例えば、アルミニウムAl、タングステンW、モリブデンMo、タンタルTa、銅Cu、クロムCr若しくはチタンTiなどの金属、又はこれらの合金や窒化物などからなる。酸化物半導体層12slは、例えばIn-Ga-Zn-O系の非晶質な酸化物半導体からなり、対応する交差部をなすソース配線13slの下層にも延出している。そして、ソース電極13sd及びドレイン電極13ddは、図4aに示すように、酸化物半導体層12sl上に全体が配置されている。また、ソース配線13slも、図4bに示すように、その全体が酸化物半導体層12sl上に配置されている。当該構成によると、酸化物半導体層12slがその形成時に途切れてソース電極13sd及びドレイン電極13ddと接続不良となることがなく、これら両電極13sd,13ddと酸化物半導体層12slとを確実に接続することができる。しかも、後に詳述するが、ソース配線13sl及びソース電極13sd並びにドレイン電極13ddを形成するためのフォトマスクと、酸化物半導体層12slを形成するためのフォトマスクとを一枚の多階調マスクで担うことができる。なお、酸化物半導体層12slは、In-Ga-Zn-O系の酸化物半導体に代えて、例えば、インジウムガリウム酸化亜鉛からなる酸化物InGaO3ZnO5、酸化マグネシウム亜鉛MgxZn1-xO、酸化カドミウム亜鉛CdxZn1-xO又は酸化カドミウムCdOなどからなっていてもよい。また、1族元素、13族元素、14族元素、15族元素又は17族元素のうち1種又は複数種の不純物元素が添加された酸化亜鉛ZnOであって、非晶質状態若しくは多結晶状態、又はこれら非晶質状態と多結晶状態とが混在する微結晶状態のものからなっていてもよく、不純物元素が添加されていない酸化亜鉛ZnOからなっていても構わない。ゲート絶縁膜15は、基板略全面に設けられ、各TFT20で共通の膜により構成されたものが用いられている。このゲート絶縁膜15には、図3に示すように、各ドレイン電極13ddを一部露出させるコンタクトホール15hが形成されている。各画素電極16pdは、ゲート絶縁膜15上に形成され、図4aに示すように、上記コンタクトホール15hを介して対応するTFT20のドレイン電極13dd表面に接続されている。これら各画素電極16pdは、例えば、インジウムスズ酸化物IndiumTinOxide、以下、ITOと称する又はインジウム亜鉛酸化物IndiumZincOxide、以下、IZOと称するなどの透明導電材料からなる。ゲート電極18gdは、対応する交差部を構成するゲート配線18glの一部であり、該ゲート配線18glと一体に形成されている。これらゲート配線18gl及びゲート電極18gdは、透明導電層16gと遮光金属層17gとが積層された積層構造を有する。透明導電層16gは、画素電極16pdと同一材料例えばITO又はIZOからなる。遮光金属層は17gは、例えば、アルミニウムAl、タングステンW、モリブデンMo、タンタルTa、クロムCr、チタンTi若しくは銅Cuなどの金属、又はこれらの合金や窒化物などからなる。当該構成によると、後に詳述するが、ゲート配線18gl及びゲート電極18gdを形成するためのフォトマスクと、画素電極16pdを形成するためのフォトマスクとを一枚の多階調マスクで担うことができる。保持容量素子21は、図3に示すように、下部電極13cdと上部電極16cdとがゲート絶縁膜15を介して対向する構造を有している。下部電極13cdは、保持容量配線13clの図3で側方に突出した部分で構成されている。上部電極16cdは、下部電極13cdに対応する画素電極部分で構成されている。つまり、各画素電極16pdは、対応する保持容量素子21の上部電極16cdも兼ねている。また、各ソース配線13slは、ソースドライバICチップ54が実装される端子領域10aにまで引き出され、その引き出された先端部分が図3に示すソース端子部13stを構成している。このソース端子部13stは、図4bに示すように、ゲート絶縁膜15に形成されたコンタクトホール15hを介して当該絶縁膜15上に設けられた島状のソース接続電極18stに接続されている。このソース接続電極18stは、ゲート配線18gl及びゲート電極18gdと同様に透明導電層16sと遮光金属層17sとが積層された積層構造を有し、ソースドライバICチップ54に電気的に接続するための電極を構成している。各ゲート配線18glは、ゲートドライバICチップ53が実装される端子領域10aにまで引き出され、その引き出された先端部分が図3及び図4cに示すゲート端子部18gtを構成している。このゲート端子部18gtは、ゲートドライバICチップ53に電気的に接続するための電極を構成している。各保持容量配線13clは、シール材51が設けられた領域まで両端部が延びており、その両端部が、図示しない共通配線に接続されて、後述する対向基板50の共通電極にいわゆるコモン転移により電気的に接続されており、該共通電極と同様な共通電位が印加されるようになっている。<対向基板50の構成>対向基板50は、図示は省略するが、ベース基板であるガラス基板などの絶縁性基板上にソース配線13sl及びゲート配線18glに対応するように格子状に設けられたブラックマトリクスと、該ブラックマトリクスの格子間に周期的に配列するように設けられた赤色層、緑色層及び青色層を含む複数色のカラーフィルタと、それらブラックマトリクス及び各カラーフィルタを覆うように設けられ、画素電極16pdの群と対向する共通電極と、該共通電極上に柱状に設けられたフォトスペーサとを備えている。<液晶表示装置Sの作動>上記構成の液晶表示装置Sでは、各画素において、ゲートドライバICチップ53からゲート信号がゲート配線18glを介してゲート電極18gdに送られて、TFT20がオン状態になったときに、ソースドライバICチップ54からソース信号がソース配線13slを介してソース電極13sdに送られて、酸化物半導体層12sl及びドレイン電極13ddを介して、所定の電荷が画素電極16pdに書き込まれると共に保持容量素子21に充電される。このとき、TFT基板10の各画素電極16pdと対向基板50の共通電極との間において電位差が生じ、液晶層52に所定の電圧が印加される。また、各TFT20がオフ状態のときには、保持容量素子21に充電された電荷によって、対応する画素電極16pdに書き込まれた電圧の低下が抑制される。そして、液晶表示装置Sでは、各画素において、液晶層52に印加する電圧の大きさを制御して液晶分子の配向状態を変えることにより、液晶層52での光透過率が調整されて所望の画像が表示される。-製造方法-次に、上記TFT基板10及び液晶表示装置Sの製造方法について、図5~図15を参照しながら一例を挙げて説明する。図5~図15はTFT基板10の製造方法の各工程を示す断面図であり、各図a~cは図4a~c対応箇所をそれぞれ示している。図5~図7は、第1パターニング工程を示す図である。図8及び図9は、第2パターニング工程を示す図である。図10は、第3パターニング工程を示す図である。図11~図13は、第4パターニング工程を示す図である。図14及び図15は、第5パターニング工程を示す図である。液晶表示装置Sの製造方法は、TFT基板製造工程、対向基板製造工程、貼合工程、実装工程を含んでいる。<TFT基板製造工程>TFT基板製造工程は、第1~第5パターニング工程を含む。<第1パターニング工程>まず、予め準備したガラス基板などの絶縁性基板11上に、スパッタリング法により、例えばIn-Ga-Zn-O系の酸化物半導体膜12例えば厚さ30nm~100nm程度を成膜する。続いて、この酸化物半導体膜12上に、スパッタリング法により、例えば、アルミニウムAl、タングステンW、モリブデンMo、タンタルTa、銅Cu、クロムCr、チタンTiなどの金属、若しくはこれらの合金や窒化物からなる金属膜、又はこれらの積層膜を第1導電膜13例えば厚さ200nm~500nm程度として成膜することにより、図5に示すように、酸化物半導体膜12及び第1導電膜13からなる第1積層膜14を形成する。次いで、第1積層膜14の半導体層形成箇所に対し、第1のフォトマスクとしてハーフトーンマスク又はグレートーンマスク多階調マスクを用いて、図6に示すように、ソース配線及びソース電極並びにドレイン電極形成箇所が他箇所に比べて厚い第1のレジストパターン30を形成する。そして、この第1のレジストパターン30をマスクとして、第1積層膜14を選択的にエッチングしてパターニングすることにより、図7に示すように、各ソース配線13sl、及び該各ソース配線13slと一体の第1導電層13aに覆われた各酸化物半導体層12slを形成する。<第2パターニング工程>第1導電層13aに覆われた状態の酸化物半導体層12slが形成された基板において、第1のレジストパターン30をアッシングなどで後退させることにより、図8に示すように、ソース電極及びドレイン電極形成箇所以外の第1導電層13aを第1のレジストパターン30から露出させると共に、各ソース配線13sl上とソース電極及びドレイン電極形成箇所とだけにレジストパターンを残して、第2のレジストパターン31を形成する。そして、この第2のレジストパターン31をマスクとして第1導電層13aを選択的にエッチングしてパターニングすることにより、図9に示すように、各ソース電極13sd及び各ドレイン電極13ddを形成する。その後、第2のレジストパターン31をレジスト剥離液又はアッシングなどにより除去する。<第3パターニング工程>ソース配線13sl及びソース電極13sd並びにドレイン電極13ddが形成された基板上に、CVD法により、例えば、酸化珪素SiOx、窒化珪素SiNx若しくは酸化窒化珪素SiOxNyx>yからなる絶縁膜、又はこれらの積層膜例えば厚さ100nm~500nm程度を成膜することにより、ゲート絶縁膜15とする。次いで、ゲート絶縁膜15のコンタクトホール形成箇所を除く部分、つまり各ドレイン電極13ddの少なくとも一部に重なる箇所以外の部分に対し、第2のフォトマスクを用いて第3のレジストパターンを形成する。そして、この第3のレジストパターンをマスクとしてゲート絶縁膜15を選択的にエッチングしてパターニングすることにより、図10に示すように、該ゲート絶縁膜15に各コンタクトホール15hを形成する。その後、第3のレジストパターンをレジスト剥離液又はアッシングなどにより除去する。<第4パターニング工程>ゲート絶縁膜15が形成された基板上に、スパッタリング法により、図11に示すように、例えばITO又はIZOなどからなる第1導電膜である透明導電膜16例えば厚さ50nm~200nm程度、及び例えば、アルミニウムAlタングステンW、モリブデンMo、タンタルTa、クロムCr、チタンTi、銅Cuなどの金属、これらの合金若しくは窒化物からなる金属膜、又はこれらの積層膜を第2導電膜である遮光金属膜17例えば厚さ50nm~300nm程度として順に成膜して、これら透明導電膜16及び遮光金属膜17からなる第2積層膜18を形成する。次いで、第2積層膜18のゲート配線及びゲート電極並びに画素電極形成箇所に対し、第3のフォトマスクとしてハーフトーンマスク又はグレートーンマスク多階調マスクを用いて、図12に示すように、ゲート配線及びゲート電極形成箇所が他箇所、つまり画素電極形成箇所に比べて厚い第4のレジストパターン32を形成する。そして、この第4のレジストパターン32をマスクとして第2積層膜18を選択的にエッチングしてパターニングすることにより、図13に示すように、各ゲート配線18gl及び各ゲート電極18gd、並びに第2導電層17aに覆われた状態でコンタクトホール15hを介してドレイン電極13ddに接続された各画素電極16pdを形成すると共に、各TFT20及び各保持容量素子21を構成する。このとき、透明導電膜16及び遮光金属膜17は、同時にエッチングすることで一括してパターニングしてもよいし、上側層から順にエッチングすることで連続してパターニングしても構わない。<第5パターニング工程>ゲート配線18gl及びゲート電極18gd、並びに第2導電層17aに覆われた状態の画素電極16pdが形成された基板において、第4のレジストパターン32をアッシングなどで後退させることにより、図14に示すように、各画素電極16pd上の第2導電層17aを露出させると共に、各ゲート配線18gl及び各ゲート電極18gd上だけにレジストパターンを残して、第5のレジストパターン33を形成する。そして、この第5のレジストパターン33をマスクとして各第2導電層17aを選択的にエッチングして除去することにより、図15に示すように各画素電極16pdを露出させる。しかる後、第5のレジストパターン33をレジスト剥離液又はアッシングなどにより除去する。以上のようにして、3枚のフォトマスクを用いてTFT基板10を製造することができる。<対向基板製造工程>まず、ガラス基板などの絶縁性基板上に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後、その塗布膜を、フォトマスクを用いて露光した後に現像することによりパターニングして、ブラックマトリクスを形成する。続いて、ブラックマトリクスが形成された基板上に、例えば赤、緑又は青に着色されたネガ型のアクリル系の感光性樹脂を塗布し、その塗布膜を、フォトマスクを介して露光した後に現像することによりパターニングして、選択した色の着色層例えば赤色層を形成する。さらに、他の2色の着色層例えば緑色層及び青色層について、同様な処理を繰り返し行うことにより形成して、カラーフィルタを形成する。次いで、カラーフィルタが形成された基板上に、スパッタリング法により、例えばITO又はIZOなどからなる透明導電膜を成膜して、共通電極を形成する。その後、共通電極が形成された基板上に、スピンコート法により、ポジ型のフェノールノボラック系の感光性樹脂を塗布し、その塗布膜を、フォトマスクを介して露光した後に現像することによりパターニングして、フォトスペーサを形成する。以上のようにして、対向基板50を製造することができる。<貼合工程>まず、TFT基板10の表面に、印刷法によりポリイミド樹脂を塗布した後、その塗布膜に対して焼成処理、及び必要に応じてラビング処理を行うことにより、配向膜55を形成する。また、対向基板50の表面にも、TFT基板10の場合と同様にして配向膜56を形成する。次いで、ディスペンサなどを用いて、配向膜56が設けられた対向基板50の表面に対し、紫外線硬化性及び熱硬化性を有する併用型樹脂などからなるシール材51を矩形枠状に描画する。続いて、対向基板50のシール材51の内側領域に液晶材料を所定量滴下する。そして、液晶材料が滴下された対向基板50と、配向膜55が設けられたTFT基板10とを、減圧下で貼り合わせた後、その貼り合わせた貼合体を大気圧下に開放することにより、貼合体の表面を加圧する。さらにその状態で、貼合体のシール材51にUVUltraViolet光を照射してシール材51を仮硬化させた後、その貼合体を加熱することにより、シール材51を本硬化させることによって、TFT基板10と対向基板50とを接着する。その後、貼合体の両面、すなわち互いに接着されたTFT基板10及び対向基板50の外表面に対し、偏光板57,58をそれぞれ貼り付ける。<実装工程>偏光板57,58が貼り付けられた貼合体における端子領域10aにACFを配置した後、該ACFを介して各ゲートドライバICチップ53及び各ソースドライバICチップ54を端子領域10aに熱圧着することにより上記貼合体に実装する。以上の工程を行って、液晶表示装置Sを製造することができる。-実施形態1の効果-この実施形態1によると、各ソース配線13sl及び各ソース電極13sd並びに各ドレイン電極13ddの全体が各酸化物半導体層12sl上に配置された構成を有するので、酸化物半導体層12slがその形成時に途切れてソース電極13sd及びドレイン電極13ddと接続不良となるおそれがなく、これら両電極13sd,13ddと酸化物半導体層12slとを確実に接続することができる。しかも、この実施形態1に係るTFT基板10は、ソース配線13sl及びソース電極13sd並びに各ドレイン電極13ddを形成するためのフォトマスクと、酸化物半導体層12slを形成するためのフォトマスクとを一枚のハーフトーンマスク又はグレートーンマスク多階調マスクで担って製造することができ、且つ、ゲート配線18gl及びゲート電極18gdを形成するためのフォトマスクと、画素電極16pdを形成するためのフォトマスクとを一枚のハーフトーンマスク又はグレートーンマスク多階調マスクで担って製造することができる。したがって、酸化物半導体を用いた良好な特性のTFT20を正常に動作可能な状態で確実に得ることができると共に、該TFT20を備えたTFT基板10を3枚という少ない枚数のフォトマスクで低コストに製造することができる。その結果、TFT基板10、ひいては液晶表示装置Sについて、製造効率及び歩留りを低下させることなく、低コスト化することができる。《実施形態1の変形例》図16a~cは、実施形態1の変形例に係るソース配線13slの端子部構造を示す断面図である。図17は、実施形態1の変形例に係るゲート配線18stの端子部構造を示す断面図である。上記実施形態1では、ソース端子部13stがコンタクトホール15hを介してゲート絶縁膜15上に設けられたソース接続電極18stに接続されているとしたが、これに限らず、図16aに示すように、ソース端子部13stは、ゲート絶縁膜15に形成されたコンタクトホール15hから一部露出した状態でソースドライバICチップ54に電気的に接続するための電極を直接構成し、ゲート絶縁膜15上に他の電極を介して引き出されていなくてもよい。また、上記実施形態1で参照した図4bでは、ソース端子部13stの一部を露出させるようにコンタクトホール15hが形成された構造を図示しているが、該コンタクトホール15hはソース端子部13st全体を露出させるように形成されていてもよく、さらにゲート絶縁膜15から全体が露出したソース端子部13stが、図16bに示すように、ソースドライバICチップ54に電気的に接続するための電極を直接構成していても構わない。またその他に、図16cに示すように、ソース接続電極18stは透明導電層16sのみからなっていてもよい。また、上記実施形態1で参照した図4cでは、ゲート絶縁膜15上にゲート端子部18gtが形成された構造を図示しているが、図17に示すように、該ゲート端子部18gtは、絶縁性基板11上に直接に形成されていても構わない。《発明の実施形態2》図18は、この実施形態2に係るTFT基板10の1画素及び各配線の端子部の構成を示す平面図である。図19aは、図18のA-A線における断面構造を示す断面図である。図19bは、図18のB-B線における断面構造を示す断面図である。図19cは、図18のC-C線における断面構造を示す断面図である。本実施形態では、TFT基板10の構成が上記実施形態1と異なる他は上記実施形態1と同様に構成されているので、構成の異なるTFT基板10についてのみ説明する。なお、以下の実施形態では、図1~図15と同一の構成箇所については、同一符合を付して上記実施形態1の説明に譲ることにし、その詳細な説明を省略する。この実施形態2では、図18及び図19に示すように、各ゲート配線18gl及び各ゲート電極18gdとゲート絶縁膜15とが絶縁性基板11上の同一箇所に同一形状で互いに重なり合うように形成されている。当該構成によると、後に詳述するが、各ゲート配線18gl及びゲート電極18gdとゲート絶縁膜15とを一枚のフォトマスクを用いて形成することができる。ソース端子部13stは、図19bに示すように、画素電極16pdと同一材料からなる島状のソース接続電極16stに覆われている。一方、ゲート端子部18gtは、図19cに示すように、ゲート絶縁膜15上で露出し、ゲートドライバICチップ53に電気的に接続するための電極を直接構成している。-製造方法-次に、本実施形態のTFT基板10の製造方法について、図20及び図21を参照しながら一例を挙げて説明する。図20及び図21は、第2パターニング工程を示す図19対応箇所の断面図である。本実施形態のTFT基板製造工程は、第1~第4パターニング工程を含む。なお、第1パターニング工程及び第2パターニング工程については、上記実施形態1と同様であるので、その詳細な説明を省略する。<第3パターニング工程>ソース配線13sl及びソース電極13sd並びにドレイン電極13ddが形成された基板上に、CVD法により、例えば、酸化珪素SiOx、窒化珪素SiNx若しくは酸化窒化珪素SiOxNyx>yからなる絶縁膜、又はこれらの積層膜例えば厚さ100nm~500nm程度を成膜することにより、ゲート絶縁膜15とする。続いて、ゲート絶縁膜15上に、スパッタリング法により、例えば、アルミニウムAl、タングステンW、モリブデンMo、タンタルTa、クロムCr、チタンTi、銅Cuなどの金属、これらの合金若しくは窒化物からなる金属膜、又はこれらの積層膜を第2導電膜である遮光金属膜18例えば厚さ50nm~300nm程度として順に成膜して、図20に示すように、これらゲート絶縁膜15及び遮光金属膜18からなる第2積層膜19を形成する。次いで、第2積層膜19のゲート配線及びゲート電極形成箇所に対し、第2のフォトマスクを用いて第3のレジストパターンを形成する。そして、この第3のレジストパターンをマスクとして第2積層膜19を選択的にエッチングしてパターニングした後に、第3のレジストパターンをレジスト剥離液又はアッシングなどにより除去することにより、図21に示すように、各ゲート配線18gl及び各ゲート電極18gdとゲート絶縁膜15とを絶縁性基板11上の同一箇所に同一形状で互いに重なり合うように形成すると共に、各TFT20を構成する。このとき、遮光金属膜18及びゲート絶縁膜15は、同時にエッチングすることで一括してパターニングしてもよいし、上側層から順にエッチングすることで連続してパターニングしても構わない。<第4パターニング工程>ゲート配線18gl及びゲート電極18gdが形成された基板上に、スパッタリング法により、例えばITO又はIZOなどからなる第3導電膜である透明導電膜16例えば厚さ50nm~200nm程度を成膜する。次いで、透明導電膜16上の画素電極形成箇所に対し、第3のフォトマスクを用いて第4のレジストパターンを形成する。そして、この第4のレジストパターンをマスクとして透明導電膜16を選択的にエッチングしてパターニングすることにより、各画素電極16pdを形成すると共に、各保持容量素子21を構成する。しかる後、第4のレジストパターンをレジスト剥離液又はアッシングなどにより除去する。以上のようにして、3枚のフォトマスクを用いてTFT基板10を製造することができる。-実施形態2の効果-この実施形態2によると、各ゲート配線18gl及び各ゲート電極18gdとゲート絶縁膜15とが絶縁性基板11上の同一箇所に同一形状で重なり合うように形成された構成を有するので、各ゲート配線18gl及びゲート電極18gdとゲート絶縁膜15という互いに異なる層の構成を一括又は連続してまとめて形成することができる。したがって、上記実施形態1と同様に、TFT基板10を3枚という少ない枚数のフォトマスクで低コストに製造することができ、その結果、TFT基板10、ひいては液晶表示装置Sを低コスト化することができる。その他は上記実施形態1と同様な効果を得ることができる。《実施形態2の変形例》図22は、実施形態2の変形例に係るソース配線13slの端子部構造を示す断面図である。図23は、実施形態2の変形例に係るゲート配線18glの端子部構造を示す断面図である。上記実施形態2では、ソース端子部13stがソース接続電極16stに覆われているとしたが、図22に示すように、ソース端子部13stは、他の電極に覆われずにソースドライバICチップ54に電気的に接続するための電極を直接構成していてもよい。また、上記実施形態2では、ゲート端子部18gtがゲート絶縁膜15上で露出しているとしたが、図23に示すように、ゲート端子部18gtは、画素電極16pdと同一材料からなる島状のゲート接続電極16gtに覆われていてもよい。《その他の実施形態》上記実施形態1及び2では、透過型の液晶表示装置Sを例に挙げて説明したが、本発明はこれに限らず、半透過型や反射型の液晶表示装置Sにも適用することができる。本発明に係る半透過型の液晶表示装置は、例えば、上記実施形態1又は2のTFT基板10において、各画素電極透明導電層16pdの一部に反射導電層が積層された構造を有する。反射導電層は、例えばアルミニウムAl又は銀Agなどの反射金属材料からなる。上記実施形態1のTFT基板10において各画素電極16pd上に反射導電層を有する半透過型の液晶表示装置は、上記実施形態1の第4パターニング工程にて、画素電極形成箇所の一部も他箇所に比べて厚くなるように第4のレジストパターン32を形成し、第5パターニング工程にて、第4のレジストパターン32を後退させることで各画素電極16pd上の一部にも第5のレジストパターン33を形成し、該第5のレジストパターン33をマスクとしてエッチングで第2導電層17aをパターニングして、各画素電極16pd上の一部に反射導電層を形成することにより、製造することができる。またこの他、実施形態1の第5パターニング工程の後に、ゲート配線18gl及び画素電極16pdとは別個にフォトリソグラフィーにより反射導電層を形成してもよい。上記実施形態2のTFT基板10において各画素電極透明導電層16pd上に反射導電層を有する半透過型の液晶表示装置は、上記実施形態2の第4パターニング工程の後に、各画素電極16pd上の一部にフォトリソグラフィーで反射導電層を形成することにより、製造することができる。本発明に係る反射型の液晶表示装置は、例えば、上記実施形態1又は2のTFT基板10において、各画素電極16pdが透明導電材料に代えてアルミニウムAl又は銀Agなどの反射導電材料からなる。上記実施形態1又は2のTFT基板10において各画素電極16pdが反射金属材料からなる反射型の液晶表示装置は、上記実施形態1又は2の第4パターニング工程にて、透明導電膜16に代えてアルミニウムAl又は銀Agなどならかる反射導電膜を形成し、該反射導電膜を透明導電膜16と同様にパターニングすることにより、製造することができる。またその他に、本発明は、液晶表示装置に限らず、有機ELElectroLuminescence表示装置やプラズマ表示装置などの他の表示装置にも適用することができ、TFTを備える電子機器であれば広く適用することができる。以上、本発明の好ましい実施形態及びその変形例について説明したが、本発明の技術範囲は上記実施形態及び変形例に記載の範囲に限定されない。上記実施形態及び変形例が例示であり、それらの各構成要素や各処理プロセスの組合せに、さらにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。"