"半導体基板に、縦型素子としてトレンチゲートを有するMOSトランジスタが形成された半導体装置であって、前記半導体基板は、一面側表層に形成された第1導電型のボディ領域と、前記一面から前記ボディ領域を貫通し、前記半導体基板の厚さ方向に垂直な方向に延びて形成され、且つ、前記厚さ方向及び前記延設方向に垂直な方向に並設された複数の前記トレンチゲートと、前記ボディ領域内における一面側表層において、前記トレンチゲートの延設方向に沿って形成された第2導電型のソース領域と、前記ボディ領域内における一面側表層において、前記トレンチゲートの延設方向に沿って延び、前記ソース領域と同一の電極に電気的に接続された第1導電型のボディコンタクト領域と、前記ボディ領域よりも前記半導体基板の一面と反対の裏面側に位置し、前記厚さ方向に垂直な一方向において、第1導電型コラム領域と第2導電型コラム領域が並設されたpnコラム領域と、前記pnコラム領域よりも前記半導体基板の裏面側であって裏面側表層に形成された第2導電型のドレイン領域と、を有し、前記MOSトランジスタは、前記pnコラム領域をドリフト領域として有するとともに、前記ボディ領域、前記トレンチゲート、前記ソース領域、前記ボディコンタクト領域、及び前記ドレイン領域を有し、前記厚さ方向に垂直な方向において、前記ボディ領域、前記トレンチゲート、前記ソース領域、及び前記ボディコンタクト領域の形成領域を素子領域とすると、前記半導体基板の一面側において前記素子領域とは異なる位置に、前記MOSトランジスタのソース領域及びドレイン領域と電気的に分離された導電領域が設けられ、前記半導体基板は、前記MOSトランジスタの耐圧を確保するために、前記厚さ方向に垂直な方向において前記素子領域及び前記導電領域を一体的に取り囲むように設けられた外周領域を有し、前記pnコラム領域は、前記厚さ方向に垂直な方向において、前記素子領域、前記導電領域、及び外周領域に対応して一体的に設けられ、前記厚さ方向に垂直な方向において、前記素子領域の外周端は、前記導電領域と少なくとも一部が対向する第1辺部及び前記導電領域と対向せずに前記外周領域と対向する第2辺部を繋ぐ、外向きに凸の角部を有し、前記素子領域の外側に位置しつつ前記第2辺部に対向する前記pnコラム領域の部分の、前記第2辺部から前記pnコラム領域の外周端までの幅よりも、前記素子領域の外側に位置しつつ前記第1辺部に対向する前記pnコラム領域の部分の、前記第2辺部に平行な方向の幅のほうが広くされ、前記角部は、複数の前記トレンチゲート及び複数の前記ボディコンタクト領域が位置するとともに、前記第1辺部と前記第2辺部とをそれぞれ延長してなる仮想交点まで前記第1辺部を延長した仮想辺部との距離が、前記第1辺部との連結部で最短、前記第2辺部との連結部で最長、且つ、隣り合う任意のトレンチゲートにおいて互いに等しい又は前記第2辺部との連結部に近い側のトレンチゲートのほうが長くなるように設けられていることを特徴とする半導体装置。前記導電領域は、前記トレンチゲートと電気的に接続されたゲートパッドであることを特徴とする請求項1に記載の半導体装置。前記導電領域は、前記厚さ方向に垂直な方向に沿う平面形状が矩形とされ、前記素子領域は、平面矩形の前記導電領域の相対する辺部とそれぞれ平行とされ、それぞれの一端に前記角部を介して前記第2辺部が連結された一対の前記第1辺部と、一対の前記第1辺部における角部と反対の端部を連結する第3辺部とを有し、一対の前記第1辺部の対向距離の1/2の長さが、前記素子領域の外側に位置しつつ前記第1辺部に対向する前記pnコラム領域の部分の、前記第2辺部と平行な方向の幅であることを特徴とする請求項1又は請求項2に記載の半導体装置。前記導電領域は、前記厚さ方向に垂直な方向に沿う平面形状が矩形とされ、前記素子領域は、平面矩形の前記導電領域の隣り合う2辺部とそれぞれ平行とされ、一端が互いに連結されるとともに他端に前記角部を介して前記第2辺部がそれぞれ連結された一対の前記第1辺部を有し、前記第1辺部から該第1辺部に直交する方向において前記pnコラム領域の外周端までの長さが、前記素子領域の外側に位置しつつ前記第1辺部に対向する前記pnコラム領域の部分の、前記第2辺部と平行な方向の幅であることを特徴とする請求項1又は請求項2に記載の半導体装置。前記角部は、弧状をなしていることを特徴とする請求項1~4いずれか1項に記載の半導体装置。前記角部は、前記第1辺部と前記第2辺部とを直線的に繋ぐ面取り形状をなしていることを特徴とする請求項1~4いずれか1項に記載の半導体装置。前記角部に位置する複数の前記ボディコンタクト領域のうち、前記トレンチゲートの並設方向における端部から一部の範囲内のボディコンタクト領域の幅が、前記一部の範囲内のボディコンタクト領域を除く残りの前記ボディコンタクト領域の幅よりも広いことを特徴とする請求項1~6いずれか1項に記載の半導体装置。ところで、例えば図12に示す半導体装置10のように、半導体基板11の厚さ方向に垂直な方向以下、単に厚さ方向に垂直な方向と示すにおいて、半導体基板11の一面側における素子領域12と異なる位置には、ゲートパッドや受動素子などの、ソース領域及びドレイン領域と電気的に分離された導電領域が設けられる。図12では、導電領域として半導体基板11の一面上に配置されたゲートパッド35aを示している。このゲートパッド35a導電領域は、厚さ方向に垂直な方向において、素子領域12とともに外周領域13に取り囲まれる。また、半導体基板11におけるゲートパッド35aの下方にも、MOSトランジスタの耐圧を確保するためにpnコラム領域が設けられるため、pnコラム領域は、厚さ方向に垂直な方向において、素子領域12、ゲートパッド35a、及び外周領域13に一体的に配置される。なお、図12に示す符号24aは、pnコラム領域の外周端を示している。ところで、pnコラム領域の不純物濃度は、一般的に、pnコラム領域を有さない構成のドリフト領域の不純物濃度よりも1桁以上高い。したがって、リカバリ逆回復時において、pnコラム領域のpn接合に逆電圧が印加され、空乏層が素子領域12に対応する部分から外側ゲートパッド35aに対応する部分及び外周領域13に広がる際に、素子領域外側のpnコラム領域の部分から大量の電荷が吐き出される。この吐き出された電荷は、pnコラム領域のpn接合の順方向動作ダイオード動作時に蓄積された過剰キャリアとともに、素子領域12の外周端において近傍のボディコンタクト領域から引き抜かれる。これに対し、図12に示す例では、厚さ方向に垂直な方向において、素子領域12の外周端が、ゲートパッド35aと対向する第1辺部50とゲートパッド35aと対向せず外周領域13と対向する第2辺部52を繋ぐ、外向きに凸の角部53を有している。また、ゲートパッド35aのように面積の大きい導電領域を設けることで、角部53におけるボディコンタクト領域が電荷の引き抜きを受け持つpnコラム領域のエリアA1が、素子領域12の他の外周端、例えば外周領域13と対向する2つの辺部の間に形成された角部54のエリアA2よりも大きくなっている。このため、素子領域12の外周端のうち、特にゲートパッド近傍の角部53に、大量の電荷電流が集中する。また、トレンチゲートを有するMOSトランジスタでは、上記した電荷の流れがトレンチゲートにより妨げられるため、複数のボディコンタクト領域に分散されにくく、これによっても、上記角部53に電荷電流が集中する。以上から、リカバリ時の破壊耐量が低いという問題がある。本発明は上記問題点に鑑み、トレンチゲートを有するMOSトランジスタが形成された素子領域、導電領域、及び外周領域を有し、厚さ方向に垂直な方向において、素子領域の外周端が導電領域近傍に外向きに凸の角部を有する半導体装置において、MOSトランジスタの耐圧を確保しつつ、リカバリ時の破壊耐量を向上することを目的とする。上記目的を達成する為に請求項1に記載の発明は、半導体基板に、縦型素子としてトレンチゲートを有するMOSトランジスタが形成された半導体装置であって、半導体基板は、一面側表層に形成された第1導電型のボディ領域と、一面から前記ボディ領域を貫通し、半導体基板の厚さ方向に垂直な方向に延びて形成され、且つ、厚さ方向及び延設方向に垂直な方向に並設された複数のトレンチゲートと、ボディ領域内における一面側表層において、トレンチゲートの延設方向に沿って形成された第2導電型の前記ソース領域と、ボディ領域内における一面側表層において、トレンチゲートの延設方向に沿って延び、ソース領域と同一の電極に電気的に接続された第1導電型のボディコンタクト領域と、ボディ領域よりも半導体基板の一面と反対の裏面側に位置し、厚さ方向に垂直な一方向において、第1導電型コラム領域と第2導電型コラム領域が並設されたpnコラム領域と、pnコラム領域よりも半導体基板の裏面側であって裏面側表層に形成された第2導電型のドレイン領域と、を有し、MOSトランジスタは、pnコラム領域をドリフト領域として有するとともに、ボディ領域、トレンチゲート、ソース領域、ボディコンタクト領域、及びドレイン領域を有し、厚さ方向に垂直な方向において、ボディ領域、トレンチゲート、ソース領域、及びボディコンタクト領域の形成領域を素子領域とすると、半導体基板の一面側において素子領域とは異なる位置に、MOSトランジスタのソース領域及びドレイン領域と電気的に分離された導電領域が設けられ、半導体基板は、MOSトランジスタの耐圧を確保するために、厚さ方向に垂直な方向において素子領域及び導電領域を一体的に取り囲んで設けられた外周領域を有し、pnコラム領域は、厚さ方向に垂直な方向において、素子領域、導電領域、及び外周領域に対応して一体的に設けられ、厚さ方向に垂直な方向において、素子領域の外周端は、導電領域と少なくとも一部が対向する第1辺部及び導電領域と対向せずに外周領域と対向する第2辺部を繋ぐ、外向きに凸の角部を有し、素子領域の外側に位置しつつ第2辺部に対向するpnコラム領域の部分の、第2辺部からpnコラム領域の外周端までの幅よりも、素子領域の外側に位置しつつ第1辺部に対向するpnコラム領域の部分の、第2辺部に平行な方向の幅のほうが広くされ、角部は、複数のトレンチゲート及び複数のボディコンタクト領域が位置するとともに、第1辺部と第2辺部とをそれぞれ延長してなる仮想交点まで第1辺部を延長した仮想辺部との距離が、第1辺部との連結部で最短、第2辺部との連結部で最長、且つ、隣り合う任意のトレンチゲートにおいて互いに等しい又は第2辺部との連結部に近い側のトレンチゲートのほうが長くなるように設けられていることを特徴とする。このように本発明によれば、pnコラム領域が、厚さ方向に垂直な方向において、素子領域だけでなく、導電領域と外周領域にも一体的に設けられている。このため、素子領域の外側導電領域に対応する部分及び外周領域まで空乏層が広がり、これによりMOSトランジスタの耐圧を確保することができる。また、素子領域の外側の耐圧を確保すべく外周領域にガードリングなどを設ける構成に較べて、厚さ方向に垂直な方向において、半導体装置の体格を小型化することができる。また、導電領域と対向する第1辺部と導電領域と対向せず外周領域と対向する第2辺部を繋ぐ外向きに凸の角部が、第1辺部を延長した仮想辺部との距離が第1辺部との連結部で最短、第2辺部との連結部で最長、且つ、隣り合う任意のトレンチゲートにおいて互いに等しい又は第2辺部との連結部に近い側のトレンチゲートのほうが長くなるように設けられている。具体的には、請求項5に記載の弧状円弧状、楕円弧状、請求項6に記載の第1辺部と第2辺部とを直線的に繋ぐ面取り形状となっている。すなわち、上記形状となるように、トレンチゲート及びボディコンタクト領域の延設方向の長さが調整されている。このため、リカバリ時において、トレンチゲートにより電荷の移動が阻まれることが抑制される。また、角部が上記形状であるため、複数のボディコンタクト領域で電荷を分散し、トレンチゲートの並設方向における端部のボディコンタクト領域に電荷が集中するのを抑制することができる。以上から本発明によれば、MOSトランジスタの耐圧素子領域の外側の耐圧を確保しつつ、リカバリ時の破壊耐量を向上することができる。なお、角部の形状としては、例えば階段状としても良い。請求項2に記載のように、導電領域としては、トレンチゲートと電気的に接続されたゲートパッドを採用する構成に好適である。ゲートパッドの場合、ワイヤ例えばアルミワイヤとの接続のため、パッドの幅を500μm程度必要である。これに対し、外周領域の幅は、一般的に100μm程度有れば良い。このため、角部におけるボディコンタクト領域が電荷の引き抜きを受け持つpnコラム領域のエリアが大きく、リカバリ時において大量の電荷が吐き出されることとなるが、上記した発明によれば、ゲートパッド近傍の角部に電荷が集中するのを抑制することができる。例えば請求項3に記載のように、導電領域は、厚さ方向に垂直な方向に沿う平面形状が矩形とされ、素子領域は、厚さ方向に垂直な方向において、平面矩形の導電領域の相対する辺部とそれぞれ平行とされ、それぞれの一端に角部を介して第2辺部が連結された一対の第1辺部と、一対の第1辺部における角部と反対の端部を連結する第3辺部とを有し、一対の第1辺部の対向距離の1/2の長さが、素子領域の外側に位置しつつ第1辺部に対向するpnコラム領域の部分の、第2辺部に平行な方向の幅である構成を採用することができる。この場合、厚さ方向に垂直な方向において、素子領域は、平面矩形の導電領域の3辺と対向する。また、請求項4に記載のように、導電領域は、厚さ方向に垂直な方向に沿う平面形状が矩形とされ、素子領域は、平面矩形の導電領域の隣り合う2辺部とそれぞれ平行とされ、一端が互いに連結されるとともに他端に角部を介して第2辺部がそれぞれ連結された一対の第1辺部を有し、第1辺部から該第1辺部に直交する方向においてpnコラム領域の外周端までの長さが、素子領域の外側に位置しつつ第1辺部に対向するpnコラム領域の部分の、第2辺部と平行な方向の幅である構成を採用することもできる。この場合、厚さ方向に垂直な方向において、素子領域は、平面矩形状導電領域の2辺と対向する。請求項7に記載のように、角部に位置する複数のボディコンタクト領域のうち、トレンチゲートの並設方向における端部から一部の範囲内のボディコンタクト領域の幅が、一部の範囲内のボディコンタクト領域を除く残りのボディコンタクト領域の幅よりも広い構成とすると良い。並設方向において端部外側のボディコンタクト領域ほど、該ボディコンタクト領域に対して並設方向内側で隣接するトレンチゲートとの長さの差ΔL1が大きくなる。したがって、並設方向において端部外側のボディコンタクト領域ほど、並設方向内側で隣接するトレンチゲートによって電荷の移動が阻害されやすく、これにより該ボディコンタクト領域に電荷が集中しやすい。これに対し、本発明では、並設方向における端部から一部の範囲内のボディコンタクト領域の幅を、一部の範囲内のボディコンタクト領域を除く残りのボディコンタクト領域の幅よりも広くしている。したがって、電荷の集中を抑制することができる。以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。また、発明が解決しようとする課題で示した図12と、共通乃至関連する要素には同一の符号を付与するものとする。第1実施形態図1~図8に、第1実施形態に係る半導体装置を示す。なお、図1の二点鎖線IIで囲まれた矩形領域を拡大した図2では、pnコラム領域24p型コラム領域22及びn型コラム領域23、トレンチゲート27、ボディコンタクト領域29端部のボディコンタクト領域29a含む、ゲートパッド35aを図示し、便宜上、MOSFETなどを構成する他の要素例えばソース領域28を省略している。また、図6、図7a,b、図8は、図2同様、トレンチゲート27、ボディコンタクト領域29端部のボディコンタクト領域29a含む、ゲートパッド35aを図示しており、pnコラム領域24については、図示した半導体基板11の領域全体に配されているため図示を省略している。また、以下において、半導体基板の厚さ方向を単に厚さ方向と示し、厚さ方向に垂直な方向を単に垂直方向と示す。また、該垂直方向のうち、トレンチゲートの延びた延設方向を単に延設方向と示し、該延設方向に垂直な方向であって複数のトレンチゲートの並設方向を単に並設方向と示すものとする。さらには、特許請求の範囲に記載の第1導電型をp導電型、第2導電型をn導電型とする。本実施形態に係る半導体装置10は、半導体基板11にpnコラム領域24を含み、このpnコラム領域24をドリフト領域としてトレンチゲート27を有する縦型のMOSトランジスタMOSFETが半導体基板11に構成されている。pnコラム領域24は、半導体基板11の一面11a側において素子領域12と異なる位置に設けられ、ソース領域28及びドレイン領域20と電気的に分離された導電領域としてのゲートパッド35aに対応する半導体基板11の部分にも配置されている。また、垂直方向において、半導体基板11における素子領域12及び導電領域としてのゲートパッド35aに対応する部分を取り囲むように、半導体基板11に環状に設けられた外周領域13にもpnコラム領域24が配置されている。そして、pnコラム領域24は、素子領域12に対応する部分、ゲートパッド35aに対応する部分、及び外周領域13に対して一体的に設けられている。また、垂直方向において、素子領域12の外周端のうち、ゲートパッド35aと対向する第1辺部50とゲートパッド35aと対向せずに外周領域13と対向する第2辺部52とを繋ぐ外向きに凸の角部53が、円弧状となっていることを特徴とする。以下、構成について詳細に説明する。図3及び図4に示すように、半導体基板11半導体チップは、n型の半導体基板を有しており、この半導体基板がn型のドレイン領域20として機能する。したがって、ドレイン領域をなす半導体基板の一面が、半導体基板11の一面11aと反対の裏面11bとなっている。ドレイン領域20における裏面11bと反対の面上には、n型のエピ層21が形成されている。なお、半導体基板の裏面11bをなすドレイン領域20の表面には、金などからなるドレイン電極図示略が配置されている。n型のエピ層21における素子領域12に対応する部分、ゲートパッド35aに対応する部分ゲートパッド35aの下方、及び外周領域13には、垂直方向に沿う一方向において、p型コラム領域22がn型のエピ層21該エピ層21のうち、p型コラム領域22と並設された部分をn型コラム領域23と示すと交互に配置されてなるpnコラム領域24が構成されている。このpnコラム領域24は、素子領域12に対応する部分、ゲートパッド35aに対応する部分、及び外周領域13に対して一体的に設けられており、素子領域12においては、MOSFETのドリフト領域として機能する。なお、本実施形態では、n型コラム領域23をドレイン電流が流れるようになっている。一方、ゲートパッド35aに対応する部分及び外周領域13においては、空乏層を素子領域12よりも垂直方向外側に広げてゲートパッド35aに対応する部分及び外周領域13、ひいてはMOSFETの耐圧を向上させる機能を果たす。このため、素子領域12よりも外側部分の耐圧を確保することができる。また、耐圧を確保すべく外周領域13にガードリングなどを設ける構成に較べて、垂直方向において、半導体装置10の体格を小型化することができる。また、半導体基板11のうち、外周領域13よりも外側、換言すればpnコラム領域24よりも外側には、図3に示すように、エピ層21が位置している。本実施形態では、図2~図4に示すように、p型コラム領域22とn型コラム領域23とが、ストライプ状に交互に配列されてpnコラム領域24が構成されている。また、p型コラム領域22とn型コラム領域23の配列方向が、上記した延設方向と一致している。また、pnコラム領域24とドレイン領域20の間に、エピ層21が介在されている。エピ層21におけるドレイン領域20と反対の面上には、p型のエピ層25が形成されている。このエピ層25におけるエピ層21と反対の面が、半導体基板11の一面11aをなしている。そして、エピ層25のうち、素子領域12のほぼ全域に、一面11aから所定深さを有してp型のボディ領域26が形成されている。また、一面11aからボディ領域26を貫通し、先端がpnコラム領域24に達する態様で、トレンチゲート27が形成されている。このトレンチゲート27は、一面11aから所定深さを有して形成されたトレンチ溝内に電気絶縁部材を介して導電材料を埋め込んでなるものである。このトレンチゲート27は、厚さ方向に垂直な一方向上記延設方向に延びて形成され、且つ、厚さ方向及び延設方向に垂直な方向上記並設方向に並設されている。本実施形態では、トレンチゲート27が所定ピッチ例えば10μmピッチで形成されている。ボディ領域26における一面側表層には、トレンチゲート27に隣接しつつトレンチゲート27に沿って形成されたn型のソース領域28が形成されている。本実施形態では、図3に示すように、複数本のトレンチゲート27により区画された複数のボディ領域26のうち、並設方向端部のボディ領域26aを除くボディ領域26において、トレンチゲート27のゲート絶縁膜に隣接してソース領域28が形成されている。このため、トレンチゲート27に電圧を印加すると、ボディ領域26のうち、トレンチゲート27の側面に沿った領域にチャネルが形成されるようになっている。また、ボディ領域26における一面側表層には、延設方向に沿って延び、ソース領域28と同一の電極30ソース電極30に電気的に接続されたp型のボディコンタクト領域29が形成されている。本実施形態で、トレンチゲート27と交互に形成されており、上記した並設方向端部のボディ領域26aにも、ボディコンタクト領域29aが形成されている。このため、並設方向において素子領域12の端部に位置するボディ領域26aの電位を固定して、寄生動作を抑制することができる。ソース電極30は、例えばアルミニウムを用いて形成されており、半導体基板11の一面11aの素子領域12において、ソース領域28及びボディコンタクト領域2929a含むと電気的に接続されている。また、半導体基板11の一面11a側には、素子領域12の外側においてLOCOSLocalOxidationofSilicon膜31が形成されている。そして、LOCOS膜31を覆うように形成されたUSGUndopedSilicateGlass膜32を介して、パターニングされたポリシリコン層33が配置されている。このポリシリコン層33は、トレンチゲート27を構成する導電材料と電気的に接続されておいる。また、ポリシリコン層33を覆うようにBPSGBoronPhosphorusSiliconGlass膜34が形成されており、ポリシリコン層33のうち、BPSG膜34の開口部から露出する部分にて、ゲート電極35と接続されている。ゲート電極35は、例えばアルミニウムを用いて形成されている。そして、ゲート電極35のうち、表面保護膜36の開口部から露出する部分が、ゲートパッド35aとなっている。なお、表面保護膜36は、例えばポリイミドPIQからなる。ゲートパッド35aは、素子領域12の外側であってpnコラム領域24上に位置している。また、ゲートパッド35aを含むゲート電極35は、半導体基板11の一面11a上においてソース電極30及び後述する電極39と異なる位置に設けられている。本実施形態では、図1及び図5に示すように、素子領域12の外周端が、垂直方向に沿う平面形状が矩形の1辺において、該辺の中央部分に凹部を有した略コの字状となっている。そして、素子領域12の凹部にゲートパッド35aの一部が入り込む形で形成されている。ゲートパッド35aの外周端は、延設方向に平行な一対の辺部と並設方向に平行な一対の辺部を有する平面矩形状となっており、延設方向及び並設方向の幅長さがともに400μm程度となっている。そして、350μm程度が凹部内に入りこんでおり、50μm程度が、後述する第2辺部52よりも並設方向において半導体基板11の外周端側に凸出している。また、外周領域13の第2辺部52と対向する部分の幅W1、換言すれば、後述する第2辺部52と直交する方向において、第2辺部52から外周端24aまでのpnコラム領域24の幅W1は、80μm程度となっている。なお、素子領域12の外周端のうち、ゲートパッド35aと対向しない辺部に対向隣接する外周領域13の部分の幅は全てW1となっている。このように、素子領域12は、平面矩形状のゲートパッド35aの3辺と対向している。そして、ゲートパッド35aとの対向辺として、素子領域12の外周端のうち、並設方向に平行で凹部の側部をなす2つの第1辺部50と、延設方向に平行で凹部の底部をなす第3辺部51を有している。これら辺部50,51のうち、第1辺部50と、延設方向に平行とされ、ゲートパッド35aと対向せずに外周領域13と対向する第2辺部52とを繋ぐ角部53が、特許請求の範囲に記載の外側に凸の角部となっている。本実施形態では、3つの辺部50,51の両端に位置に、それぞれ外側に凸の角部53が位置している。なお、第1辺部50と第3辺部51を繋ぐ角部は、素子領域12の内側に凸の角部となっている。また、垂直方向において、一対の第1辺部50が互いに平行に配置され、第1辺部50の間にゲートパッド35aが位置している。そして、第1辺部50の対向距離が440μm後述する幅W2の2倍の長さとされており、素子領域12よりも外側であって1つの第1辺部50に対向するpnコラム領域24の部分の幅W2が、220μmとなっている。このように、本実施形態では、一対の第1辺部50の間に、素子領域12よりも外側のpnコラム領域24の部分が位置するため、対向方向延設方向で見たときに、この部分の電荷が幅W2ずつ2等分されるようになっている。また、エピ層21のドレイン領域20とは反対の面上のうち、外周領域13よりも外側、換言すればpnコラム領域24よりも外側に位置する部分には、nウェル37が形成され、nウェル37内における一面11a側表層には、n型のコンタクト領域38が形成されている。そして、半導体基板11の一面11aにおけるコンタクト領域38上には、例えばアルミニウムからなる電極39が形成されている。この電極39は、半導体基板11の裏面11b側に形成されたドレイン電極図示せずと同電位に固定される。次に、上記した半導体装置10の特徴部分である角部53について説明する。上記したように、角部53は、ゲートパッド35aに対向する第1辺部50と、ゲートパッド35aに対向せず外周領域13と対向する第2辺部52とを繋ぐ外側に凸となっている。また、素子領域12の外側に位置しつつ第1辺部50に対向するpnコラム領域24の部分の、第2辺部52に平行な方向の幅W2第1辺部50の対向距離の1/2の長さが、素子領域12の外側に位置しつつ第2辺部52に対向するpnコラム領域24の部分の、第2辺部52からpnコラム領域24の外周端24aまでの幅W1外周領域13の幅W1よりも広くなっている。換言すれば、外周領域13に較べて幅の広いゲートパッド35aを、素子領域12の外周端と対向させて設けている。このため、角部53におけるボディコンタクト領域29が電荷の引き抜きを受け持つpnコラム領域24のエリアA1が、素子領域12の他の外周端、例えば外周領域13と対向する2つの辺部の間に形成された角部54のエリアA2よりも大きくなっている。ところで、pnコラム領域24の不純物濃度は5×1015cm-3程度となっており、pnコラム領域を有さない構成例えばスーパージャンクション構造を有さないDMOSFETを備える構成のドリフト領域の不純物濃度例えば1×1014cm-3よりも1桁以上高くなっている。したがって、リカバリ逆回復時において、pnコラム領域のpn接合に逆電圧が印加され、空乏層が素子領域12に対応する部分から外側ゲートパッド35aに対応する部分及び外周領域13に広がる際に、素子領域外側のpnコラム領域24の部分から大量の電荷が吐き出される。この吐き出された電荷は、pnコラム領域のpn接合の順方向動作ダイオード動作時に蓄積された過剰キャリアとともに、素子領域12の外周端において近傍のトレンチゲート27に引き寄せられて、ボディコンタクト領域29から引き抜かれる。これに対し、図7bに示す従来の構成では、トレンチゲート27の長さが互いに等しく、ボディコンタクト領域29の長さも互いに等しくなっており、これにより素子領域12の角部53が略直角となっている。すなわち、角部53に1つのボディコンタクト領域29が位置する。したがって、角部53に位置する並設方向端部のボディコンタクト領域29には、上記したエリアA1に位置するpnコラム領域24の部分から吐き出された大量の電荷ホール電流が集中する。また、トレンチゲート27によって並設方向の電荷の移動が妨げられ、上記した電荷電流が複数のボディコンタクト領域29に分散されにくい。以上の理由により、リカバリ時に、角部53に位置する並設方向端部のボディコンタクト領域29に電荷ホール電流が集中し、この結果リカバリ時の破壊耐量が低いという問題があった。これに対し、本実施形態では、図2,図6,及び図7aに示すように、角部53に複数のトレンチゲート27及び複数のボディコンタクト領域29が位置している。そして、角部53は、第1辺部50と第2辺部52とをそれぞれ延長してなる仮想交点C1まで第1辺部を延長した仮想辺部50aとの距離L1が、第1辺部50との連結部53aで最短、第2辺部52との連結部53bで最長、且つ、隣り合う任意のトレンチゲート27において距離L1が互いに等しい又は連結部53bに近い側のトレンチゲート27のほうが長くなるように設けられている。なお、図6に示す例では、トレンチゲート27の延設方向と第1辺部50仮想辺部50aが互いに直交する位置関係にあり、上記した距離L1は延設方向に沿う長さである。本実施形態では、上記条件を満たすように角部53に位置する複数のトレンチゲート27と複数のボディコンタクト領域29の延設方向の長さをそれぞれ調整して、角部53が弧状換言すれば曲率形状、R形状、より詳しくは中心角が90度の円弧状となっている。なお、各第1辺部50に対応する両角部53が上記形状となっている。このように、角部53を1つのボディコンタクト領域29で構成するのではなく、複数のボディコンタクト領域29で構成している。したがって、図7aに示すように、角部53が受け持つエリアA1の電荷を複数のボディコンタクト領域29で分散し、並設方向端部のボディコンタクト領域29に電荷が集中するのを抑制することができる。また。角部53を構成する複数のトレンチゲート27も複数本で上記条件一例として円弧状をなすように長さが調整されているので、トレンチゲート27により電荷の移動が阻まれることが抑制される。以上により、本実施形態に係る半導体装置10によれば、MOSFETの耐圧素子領域12の外側の耐圧を確保しつつ、リカバリ時の破壊耐量を向上することができる。なお、本発明者は、上記したように第1辺部50の対向距離を440μmW2を220μm、並設方向のゲートパッド35aの長さを300μm、トレンチゲート27のピッチを10μmm、素子領域12の第2辺部52からpnコラム領域24の外周端24aまでの長さ幅W1を80μmとした構成について確認した。その結果、円弧状の角部53の曲率半径rを70μm以上とすると、最も電流密度の高いボディコンタクト領域29の電流量が、曲率半径rがゲートピッチと同じ10μmの場合に較べて1/3程度となった。ところで、図7aに示すように、並設方向において端部外側のボディコンタクト領域29ほど、該ボディコンタクト領域29に対して並設方向内側で隣接するトレンチゲート27との長さの差ΔL1が大きくなる。したがって、並設方向において端部側のボディコンタクト領域29ほど、該ボディコンタクト領域29よりも内側のボディコンタクト領域29側への電荷の移動が、並設方向内側で隣接するトレンチゲート27によって阻害されやすい。理想的には、エリアA1を、図7aに示す円弧状の角部53の曲率中心からトレンチゲート27の延設方向端部を通る仮想辺部で放射状に区画してなる各エリアの電荷を、各エリアに位置するボディコンタクト領域29により引き抜くため、並設方向端部のボディコンタクト領域29ほど、電荷が集中しやすくなる。なお、本発明者が上記構成において確認したところ、曲率半径rが180μmを超えると、最も電流密度の高いボディコンタクト領域29の電流量が、曲率半径rが70μm~180μmの範囲内に較べて上昇した。なお、曲率半径rが70μm~180μmの範囲内では、最も電流密度の高いボディコンタクト領域29の電流量がほぼ同一の値であった。これに対し、本実施形態では、図8及び図2に示すように、並設方向における端部のボディコンタクト領域29aの幅を、端部よりも内側に位置する他のボディコンタクト領域29の幅よりも広くしている。なお、図8では、端部のボディコンタクト領域29aを除く他のボディコンタクト領域29の幅は互いに等しく、端部のボディコンタクト領域29aの幅が、他のボディコンタクト領域29を2つ分と1つのトレンチゲート27を合わせた幅となっている。そして、端部のボディコンタクト領域29aも延設方向端部が角部53に応じた形状となっている。このように、本実施形態では、電荷が集中しやすい端部のボディコンタクト領域29aの幅を広くしている。したがって、角部53が電荷を受け持つエリアA1の面積が増加するものの、並設方向端部のボディコンタクト領域29aが広い面で電荷を受けることができるので、電荷の集中を抑制することができる。なお、図8に示す例では、並設方向端部のボディコンタクト領域29のみを幅広とする例を示したが、角部53に位置する複数のボディコンタクト領域29のうち、並設方向における端部から一部の範囲内のボディコンタクト領域29の幅を、残りのボディコンタクト領域29の幅よりも広い構成とすれば良い。例えば、並設方向端部から3本目までのボディコンタクト領域29を、残りのボディコンタクト領域29よりも幅の広い構成としても良い。これによれば、電荷の集中を抑制することができる。なお、本実施形態では、第1辺部50が並設方向と平行、第2辺部52が延設方向に平行である例を示した。しかしながら、ゲートパッド35aと対向する第1辺部50を延設方向と平行、外周領域13と対向する第2辺部52を並設方向に平行としても良い。本実施形態では、弧状の角部53の例として中心角90度の円弧状を示した。しかしながら、楕円弧状を採用しても良い。また、中心角が90度以外の円弧状を採用しても良い。本実施形態では、並設方向における端部のボディコンタクト領域29aの幅が、端部よりも内側に位置する他のボディコンタクト領域29の幅よりも広い例を示した。しかしながら、例えば図6及び図7aに示したように、全てのボディコンタクト領域29の幅が等しい構成も採用することができる。第2実施形態本実施形態では、図9に示すように、素子領域12の外周端が、平面矩形状のゲートパッド35aの2辺と対向している。それ以外の点は、第1実施形態と同じである。図9では、素子領域12が、垂直方向に沿う平面形状が矩形の隣り合う2つの辺部55,56において、該辺部55,56の角部を切り欠いてなる略L字状となっている。そして、素子領域12の切り欠き部分にゲートパッド35aの一部が入り込む形で形成されている。このように、素子領域12は、平面矩形状のゲートパッド35aの2辺と対向している。そして、ゲートパッド35aとの対向する第1辺部として、素子領域12の外周端のうち、並設方向に平行な辺部57と、延設方向に平行な辺部58を有している。これら第1辺部57,58の一端間には内向きに凸の角部が形成されている。また、第1辺部57の他端と第2辺部として上記辺部55との間、第1辺部58の他端と第2辺部として上記辺部56との間には、それぞれ外側に凸の角部53が形成されている。すなわち、2つの第1辺部57,58の両端位置に、それぞれ外側に凸の角部53が位置している。また、素子領域12の外側に位置しつつ第1辺部5758に対向するpnコラム領域24の部分の、第2辺部5556に平行な方向の幅W2が、素子領域12の外側に位置しつつ第2辺部5556に対向するpnコラム領域24の部分の、第2辺部5556からpnコラム領域24の外周端24aまでの幅W2よりも広くなっている。このため、角部53におけるボディコンタクト領域29が電荷の引き抜きを受け持つpnコラム領域24のエリアA1が、図示しない角部54のエリアA2よりも大きくなっている。これに対し、本実施形態では、図10に示すように、角部53に複数のトレンチゲート27及び複数のボディコンタクト領域29が位置している。そして、角部53は、第1辺部58と第2辺部56とをそれぞれ延長してなる仮想交点C1まで第1辺部58を延長した仮想辺部58aとの距離L1が、第1辺部58との連結部53aで最短、第2辺部56との連結部53bで最長、且つ、隣り合う任意のトレンチゲート27において距離L1が互いに等しい又は連結部53bに近い側のトレンチゲート27のほうが長くなるように設けられている。本実施形態では、上記条件を満たすように角部53に位置する複数のトレンチゲート27と複数のボディコンタクト領域29の延設方向の長さをそれぞれ調整して、角部53が弧状、より詳しくは中心角が90度の円弧状となっている。なお、各第1辺部50に対応する両角部53が上記形状となっている。したがって、本実施形態においても、角部53が受け持つエリアA1の電荷を複数のボディコンタクト領域29で分散し、並設方向端部のボディコンタクト領域29に電荷が集中するのを抑制することができる。また。角部53を構成する複数のトレンチゲート27も複数本で上記条件一例として円弧状をなすように長さが調整されているので、トレンチゲート27により電荷の移動が阻まれることが抑制される。以上により、本実施形態に係る半導体装置10によっても、MOSFETの耐圧素子領域12の外側の耐圧を確保しつつ、リカバリ時の破壊耐量を向上することができる。第3実施形態上記した各実施形態では、角部53が弧状円弧状の例を示した。これに対し、本実施形態では、角部53が、第1辺部と第2辺部とを直線的に繋ぐ面取り形状となっている。図11に示す例は、角部53の形状以外、第1実施形態図7と同じである。図11では、素子領域12の角部53が、ゲートパッド35a導電領域と対向する第1辺部50と、ゲートパッド35aと対向せずに外周領域13と対向する第2辺部52とを直線的に繋ぐ面取り形状換言すればテーパ形状となっている。そして、角部53と第1辺部50,第2辺部52とのなす角がともに135度となっている。このように、複数のトレンチゲート27と複数のボディコンタクト領域29の延設方向の長さをそれぞれ調整して、角部53を面取り形状としても、上記実施形態で示した弧状の角部53同様、複数のボディコンタクト領域29で電荷を分散し、並設方向における端部のボディコンタクト領域29に電荷が集中するのを抑制することができる。また。角部53を構成する複数のトレンチゲート27も複数本でテーパ状をなすように長さが調整されているので、トレンチゲート27により電荷の移動が阻まれることが抑制される。以上により、本実施形態に係る半導体装置10によれば、MOSFETの耐圧素子領域12の外側の耐圧を確保しつつ、リカバリ時の破壊耐量を向上することができる。また、直線的に繋ぐ面取り形状であるため、ボディコンタクト領域29と並設方向内側で隣接するトレンチゲート27との長さの差ΔL1が、角部53を構成する複数のトレンチゲート27及びボディコンタクト領域29で等しくなる。したがって、弧状の角部53に較べて、並設方向端部のボディコンタクト領域29に電荷が集中するのを抑制することができる。なお、本実施形態では、角部53と第1辺部50,第2辺部52とのなす角がともに135度の例を示した。しかしながら、角部53と第1辺部50のなす角と、角部53と第2辺部52のなす角が異なる構成を採用することもできる。例えば、角部53と第1辺部50のなす角が135度よりも大きく、角部53と第2辺部52のなす角が135度よりも小さくなるような面取り形状としても良い。また、本実施形態の構成は、第2実施形態に示した構成にも適用することができる。以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。本実施形態では、pnコラム領域24をドリフト領域とする縦型素子として、トレンチゲート27を有するMOSFETの例を示した。しかしながら、スーパージャンクション構造を有する半導体素子、例えばダイオードにも適用が可能である。この場合、導電領域としては、ポリシリコン層33からなる感温ダイオードがある。また、ソース領域28及びドレイン領域20と電気的に分離され、且つ、半導体基板11の一面11a側に配置される導電領域としては、ゲートパッド35a、感温ダイオードの他にも、ツェナーダイオードやゲートドライバゲート駆動回路などを採用することができる。例えば感温ダイオードやツェナーダイオードは、上記したポリシリコン層33に構成することができる。すなわち、ゲートパッド35a同様、半導体基板11の一面11a上に配置される。なお、本出願人による特開2008-177328号公報には、ツェナーダイオードをポリシリコン層33で構成する例が示されている。また、トレンチゲートを有するMOSFETとして縦型の例を示したが、横型LDMOSにおいても、適用することが可能である。また、pnコラム領域24として、図2に示すストライプ状の例を示したが、ストライプ以外にも、矩形ドットや円形ドットの繰り返し構造を採用することもできる。また、p型コラム領域22とn型コラム領域23の並び方向も、トレンチゲート27の延設方向に限定されるものではなく、例えば並設方向に上記並び方向が一致するようにしても良い。また、トレンチゲート27に対してボディコンタクト領域29を交互に設けるのではなく、間引いて設けても良い。全てのトレンチゲート27が所定ピッチで並設されるのではなく、ピッチを異ならせても良い。また、導電領域としてのゲートパッド35aが平面矩形状の例を示したが、平面矩形状に限定されるものでもない。また、角部53の形状として、弧状、直線的な面取り形状の例を示した。しかしながら、仮想交点C1まで第1辺部5057,58を延長した仮想辺部50aとの距離が、第1辺部50との連結部53aで最短、第2辺部5255,56との連結部53bで最長、且つ、隣り合う任意のトレンチゲート27において互いに等しい又は連結部53bに近い側のトレンチゲート27のほうが長くなるような形状であれば良い。例えば、上記条件を満たす階段状としても良い。また、角部53にて繋がれる第1辺部50,57,58と第2辺部52,55,56とが互いに直交する位置関係の例を示したが、直交する位置関係に限定されるものではない。また、素子領域12の外周端が、導電領域ゲートパッド35aと対向する辺部を複数有する例を示したが、対向する辺部として第1辺部を1つのみ有する構成としても良い。例えば、図9において、2つの角部53を、1つの第1辺部にて直線的に繋ぐとともに、ゲートパッド35aを平面三角形とした構成がある。"