"第1蓄積手段、第2蓄積手段、第1の出力素子および第2の出力素子を有し、第1の電流により前記第1蓄積手段が充電され、かつ、第2の電流により前記第2蓄積手段が充電されることにより、前記第1の出力素子および前記第2の出力素子からパルス幅変調信号を出力するパルス発生手段と、入力信号に基づいて、一定電流からの前記第1の電流と前記第2の電流との分配比を制御し、前記第1の電流による前記第1蓄積手段の充電時間、および、前記第2の電流による前記第2蓄積手段の充電時間を制御することにより、前記各パルス幅変調信号のパルス幅を制御する変調手段と、前記第1の出力素子および前記第2の出力素子に供給する出力素子用電源電圧を生成する出力素子用電源回路と、前記第1蓄積手段にアノードが接続され前記出力素子用電源回路にカソードが接続された第1ダイオードと、前記第2蓄積手段にアノードが接続され前記出力素子用電源回路にカソードが接続された第2ダイオードと、前記第1ダイオードおよび前記第2ダイオードの各カソード側に接続され、パルス幅変調回路が電源オン状態から電源オフ状態に移行する際に、オン状態に制御されることにより、前記出力素子用電源電圧を接地電位に放電させるスイッチ手段とを備える、パルス幅変調回路。前記スイッチ手段がJFETであり、前記JFETのゲートに負側電源電圧が供給されており、パルス幅変調回路が電源オン状態から電源オフ状態に移行する際に、前記負側電源電圧が0Vに向けて上昇することにより、前記JFETがオン状態になる、請求項1に記載のパルス幅変調回路。請求項1または2に記載のパルス幅変調回路と、前記第1の出力素子から出力されるパルス幅変調信号及び前記第2の出力素子から出力されるパルス幅変調信号のハイレベル及びローレベルの値を変換するレベルシフト回路とを備え、前記レベルシフト回路が、べースに前記第1出力素子からのパルス幅変調信号が供給され、コレクタが第1電位に接続され、エミッタに前記第2出力素子からのパルス幅変調信号が供給されるnpn型トランジスタと、べースに前記第1出力素子からのパルス幅変調信号が供給され、コレクタが前記第1電位よりも低い第2電位に接続され、エミッタが前記npn型トランジスタのエミッタに接続され、かつ、前記第2出力素子からのパルス幅変調信号が供給されるpnp型トランジスタとを有し、前記スイッチ手段がオン状態に制御されることにより、前記第1の出力素子の入力を前記第1ダイオードを介して接地電位に接続させ、前記第2の出力素子の入力を前記第2ダイオードを介して接地電位に接続させ、前記npn型トランジスタおよび前記pnp型トランジスタを共にオフ状態に制御することにより、ミュート状態に制御する、スイッチングアンプ。本発明は上記従来の課題を解決するためになされたものであり、その目的は、電源オフ状態に移行する際に、漏れ電流によって蓄積手段が充電され、2つの出力素子の入力が共にハイレベルになり、出力が共にローレベルになり、次に電源オン状態に移行する際に、パルス幅変調動作を開始することができないとい問題を解決でき、かつ、入力信号に正確に対応したパルス幅変調信号を出力することができるパルス幅変調回路を提供することにある。本発明の好ましい実施形態によるパルス幅変調回路は、第1蓄積手段、第2蓄積手段、第1の出力素子および第2の出力素子を有し、第1の電流により前記第1蓄積手段が充電され、かつ、第2の電流により前記第2蓄積手段が充電されることにより、前記第1の出力素子および前記第2の出力素子からパルス幅変調信号を出力するパルス発生手段と、入力信号に基づいて、一定電流からの前記第1の電流と前記第2の電流との分配比を制御し、前記第1の電流による前記第1蓄積手段の充電時間、および、前記第2の電流による前記第2蓄積手段の充電時間を制御することにより、前記各パルス幅変調信号のパルス幅を制御する変調手段と、前記第1の出力素子および前記第2の出力素子に供給する出力素子用電源電圧を生成する出力素子用電源回路と、前記第1蓄積手段にアノードが接続され前記出力素子用電源回路にカソードが接続された第1ダイオードと、前記第2蓄積手段にアノードが接続され前記出力素子用電源回路にカソードが接続された第2ダイオードと、前記第1ダイオードおよび前記第2ダイオードの各カソード側に接続され、パルス幅変調回路が電源オン状態から電源オフ状態に移行する際に、オン状態に制御されることにより、前記出力素子用電源電圧を接地電位に放電させるスイッチ手段とを備える。パルス幅変調回路が電源オン状態から電源オフ状態に移行する際に、スイッチ手段がオン状態にされることによって、出力素子用電源電圧は接地電位に瞬時に放電される。従って、出力素子用電源電圧が0Vになることによって、第1ダイオードおよび第2ダイオードを介して第1蓄積手段および第2蓄積手段に漏れ電流が流れることが防止される。従って、第1の出力素子および第2の出力素子の両入力が共にハイレベルになることを防止することができる。また、スイッチ手段は、第1ダイオードのカソード側に接続されているので、第1の電流によって第1コンデンサが充電される際には、スイッチ手段は第1ダイオードによって第1蓄積手段から分離された状態となり、第1蓄積手段の充電時間に誤差を与えない。同じく、スイッチ手段は、第2ダイオードのカソード側に接続されているので、第2の電流によって第2コンデンサが充電される際には、スイッチ手段は第2ダイオードによって第2蓄積手段から分離された状態となり、第2蓄積手段の充電時間に誤差を与えない。従って、入力信号に正確に対応したパルス幅変調信号を出力することができる。好ましい実施形態においては、前記スイッチ手段がJFETであり、前記JFETのゲートに負側電源電圧が供給されており、パルス幅変調回路が電源オン状態から電源オフ状態に移行する際に、前記負側電源電圧が0Vに向けて上昇することにより、前記JFETがオン状態になる。本発明の好ましい実施形態によるスイッチングアンプは、上記のパルス幅変調回路と、前記第1の出力素子から出力されるパルス幅変調信号及び前記第2の出力素子から出力されるパルス幅変調信号のハイレベル及びローレベルの値を変換するレベルシフト回路とを備え、前記レベルシフト回路が、べースに前記第1出力素子からのパルス幅変調信号が供給され、コレクタが第1電位に接続され、エミッタに前記第2出力素子からのパルス幅変調信号が供給されるnpn型トランジスタと、べースに前記第1出力素子からのパルス幅変調信号が供給され、コレクタが前記第1電位よりも低い第2電位に接続され、エミッタが前記npn型トランジスタのエミッタに接続され、かつ、前記第2出力素子からのパルス幅変調信号が供給されるpnp型トランジスタとを有し、前記スイッチ手段がオン状態に制御されることにより、前記第1の出力素子の入力を前記第1ダイオードを介して接地電位に接続させ、前記第2の出力素子の入力を前記第2ダイオードを介して接地電位に接続させ、前記npn型トランジスタおよび前記pnp型トランジスタを共にオフ状態に制御することにより、ミュート状態に制御する。ミュート制御を実行する場合に、スイッチ手段をオン状態とすることによって、第1の出力素子の入力は第1ダイオードを介して接地電位に接続され、第2の出力素子の入力は第2ダイオードを介して接地電位に接続される。従って、第1の出力素子および第2の出力素子の出力は共にハイレベルになる。レベルシフト回路のnpnトランジスタと、pnpトランジスタとは共に、ベース及びエミッタの電圧が同じになるので、オフ状態となる。npnトランジスタと、pnpトランジスタとが共にオフ状態になることによって、スイッチングアンプは出力信号を出力しなくなるので、ミュート状態にすることが出来る。従って、別途ミュート制御用のスイッチング手段を設ける必要がないので、回路構成を簡易化することができる。電源オフ状態に移行する際に、漏れ電流によって蓄積手段が充電され、2つの出力素子の入力が共にハイレベルになり、出力が共にローレベルになり、次に電源オン状態に移行する際に、パルス幅変調動作を開始することができないとい問題を解決でき、かつ、入力信号に正確に対応したパルス幅変調信号を出力することができるパルス幅変調回路を提供することができる。以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図1は、本発明のスイッチングアンプ10の概略構成を示すブロック図である。スイッチングアンプ10は、パルス幅変調回路20、レベルシフト回路11、ドライバ12、スイッチング出力回路13、LPFLowPassFilter14を備える。パルス幅変調回路20は、入力信号例えばオーディオ信号をパルス幅変調して第1のパルス幅変調信号OUT1および第2のパルス幅変調信号OUT2を生成する。第1のパルス幅変調信号OUT1および第2のパルス幅変調信号OUT2は、通常、一方がハイレベル電圧VBの信号である場合に他方がローレベル電圧VCの信号である。レベルシフト回路11は、第1のパルス幅変調信号OUT1および第2のパルス幅変調信号OUT2のレベル変化の範囲すなわち、ハイレベル及びローレベルの値を、異なるレベル変化の範囲すなわち、ハイレベル及びローレベルの値に変換し、ドライバ12に出力する。ドライバ12は、レベルシフト回路12からの第1のパルス幅変調信号OUT1および第2のパルス幅変調信号OUT2が入力され、電源電圧に基づいて、後述のスイッチ素子を駆動するための駆動信号DRV1およびDRV2を出力する。スイッチング出力回路13は、第1の電源電圧例えば正の電源VAと第2の電源電圧例えば負の電源-VAとの間に接続され、駆動信号に応答して正の電源VAまたは負の電源-VAを出力する。スイッチング出力回路13は、スイッチ素子例えば、MOSFET等の任意の適切なトランジスタ15、16を有する。LPF14は、スイッチング出力回路13の出力端とスイッチングアンプ10の出力端との間に接続され、高周波成分を除去して、スピーカー等の負荷に出力する。LPF14は、コイル17およびコンデンサ18を有する。図2は、パルス幅変調回路20およびレベルシフト回路11を示す概略回路図である。パルス幅変調回路20は、パルス発生手段21、変調手段22、および、電源回路23を備える。パルス発生手段21および変調手段22は、無安定マルチバイブレータを使用したパルス幅変調回路を構成する。パルス発生手段21は、電流I1および電流I2により、コンデンサC1第1蓄積手段、コンデンサC2第2蓄積手段に電荷を充電し、第1の出力素子および第2の出力素子からハイレベルまたはローレベルの2つのレベルを有するパルス幅変調信号OUT1、OUT2を出力する。第1の出力素子、第2の出力素子は、本例では、インバータINV1、INV2である。インバータINV1、INV2は、入力が所定の閾値電圧以上になるとローレベルの信号を出力し、入力が所定の閾値電圧未満になるとハイレベルの信号を出力する。インバータINV1、INV2は、一方のインバータがハイレベルを出力する時に、他方のインバータがローレベルを出力する動作を繰り返すことにより、それぞれパルス幅変調信号を出力する。パルス発生手段21は、インバータINV1、INV2、コンデンサC1、C2、ダイオードD1、D2を含み、コンデンサC1、C2の充電時間に対応した幅のパルスを出力する。インバータINV1およびINV2は、出力パルスのハイレベルに略対応する電源電圧VB、および、ローレベルに略対応する電源電圧または接地電位VCに接続されている。インバータINV1は、出力がコンデンサC2の一端に接続され、入力がコンデンサC1の一端とトランジスタQ1のコレクタとに接続されている。インバータINV2は、出力がコンデンサC1の他端に接続され、入力がコンデンサC2の他端とトランジスタQ2のコレクタとに接続されている。ダイオードD1は、カソードが電源回路23電源電圧VBに接続され、アノードがコンデンサC1の一端と、インバータINV1の入力とに接続されている。ダイオードD2は、カソードが電源回路23電源電圧VBに接続され、アノードがコンデンサC2の他端と、インバータINV2の入力とに接続されている。変調手段22は、入力信号例えば、オーディオ信号inに基づいて電流I1と電流I2との分配比を制御することにより、インバータINV1、INV2の出力パルスのパルス幅を変化させる。変調手段22は、定電流回路25、トランジスタQ1、Q2、抵抗R1、R2を有する。定電流回路25は、電源VAに接続され、定電流Iを発生させる。電流I1はトランジスタQ1のコレクタ電流であり、電流I2はトランジスタQ2のコレクタ電流であり、電流I1と電流I2との和は、定電流回路25で発生される定電流Iに等しい。すなわち、電流I1と電流I2とは、定電流Iから分配されている。トランジスタQ2のベースに入力信号inが与えられることにより、電流I1と電流I2との分配比が入力信号inに応じて制御される。その結果、コンデンサC1およびC2の充電時間が制御され、インバータINV1、INV2の出力パルスのパルス幅を変化させることができる。トランジスタQ1は、ベースが抵抗R4を介して接地電位に接続され、コレクタがダイオードD1のアノードと、インバータINV1の入力と、コンデンサC1とに接続され、エミッタが抵抗R1を介して定電流回路25に接続されている。トランジスタQ2は、ベースが抵抗R3を介して入力信号inに接続され、コレクタがダイオードD2のアノードと、インバータINV2の入力と、コンデンサC2とに接続され、エミッタが抵抗R2を介して定電流回路25に接続されている。定電流回路25は例えばトランジスタや抵抗からなる一般的な定電流回路が採用され得る。電源回路出力素子用電源回路23は、電源電圧VAが供給され、電源電圧VAから、インバータ回路INV1、INV2用の電源電圧VB出力素子用電源電圧を生成する。電源回路23は、トランジスタQ3と、抵抗R5と、ツェナーダイオードD3と、コンデンサC3とを有する。トランジスタQ3は、コレクタが抵抗R5の一端と電源電圧VAラインとに接続され、ベースが抵抗R5の他端と、ツェナーダイオードD3のカソードとに接続され、エミッタがコンデンサC3の一端に接続されている。ツェナーダイオードD3のアノードとコンデンサC3の他端とは接地電位に接続されている。電源回路23は、電源電圧VAに基づいて抵抗R5の他端の電圧がツェナーダイオードD3のツェナー電圧以上になると、ツェナー電圧からトランジスタQ3のベースエミッタ間電圧を減算した電圧が電源電圧VBとしてコンデンサC3に充電され、電源電圧VBがパルス幅変調回路20のインバータINV1、INV2に供給される。一方、電源電圧VAの低下に伴い抵抗R5の他端の電圧がツェナーダイオードD3のツェナー電圧未満になると、ツェナーダイオードD3のカソード電圧が低下するので、電源電圧VBも低下する。電源回路23は、電源電圧停止手段を有する。電源電圧停止手段は、パルス幅変調回路20が電源オン状態から電源オフ状態に移行する際に、電源電圧VBの供給を瞬時に停止する。電源電圧停止手段は、スイッチ手段Q4、ダイオードD4を有し、スイッチ手段Q4をオン状態にすることによって、電源電圧VBを直ちに0Vにする。スイッチ手段Q4は、例えばMOSFETが採用され得る。MOSFETQ4は、ソースが接地電位に接続され、ドレインが抵抗R5の他端と、トランジスタQ3のベースと、ツェナーダイオードD3のカソードと、ダイオードD4のカソードとに接続され、ゲートには例えばマイコン制御部からの制御信号CTRが供給される。ダイオードD4は、アノードがコンデンサC3に接続され、カソードがMOSFETQ4のドレインに接続されている。パルス幅変調回路20が電源オン状態から電源オフ状態に移行する際に、マイコンからMOSFETQ4をオン状態にするための制御信号CTR例えばハイレベルの制御信号が供給されると、MOSFETQ4がオン状態になり、コンデンサC3の充電電圧はダイオードD4を介して瞬時に接地電位へと放電されるので、電源電圧VBが直ちに0Vになる。なお、マイコンからローレベルの制御信号が供給される場合に、スイッチ手段がオン状態に制御されるようにしてもよい。また、MOSFETの代わりに任意の適切なトランジスタが採用されても良い。MOSFETQ4がオン状態にされて、電源電圧VBが0Vになることによって、ダイオードD1を介してコンデンサC1に漏れ電流が流れてコンデンサC1を充電することを防止する。同様に、ダイオードD2を介してコンデンサC2に漏れ電流が流れてコンデンサC2を充電することを防止する。従って、コンデンサC1、C2が共に充電されてしまい、インバータINV1、INV2の両入力がハイレベルになることを防止することができる。パルス幅変調回路20について、図3を参照して、パルス幅変調信号を出力する基本動作を説明する。図3の各波形A~Dは、図2の各点A~Dの波形にそれぞれ対応している。時刻t1~t2電流I1はダイオードD1を通して電源電圧VBに流れる。一方、電流I2はコンデンサC2へと流れ、コンデンサC2を充電する。コンデンサC2が充電されることにより、A点の電位は徐々に上昇していく。t2において、インバータINV2の入力A点がインバータINV2の閾値電圧以上になると、インバータINV2の出力D点がハイレベルからローレベルに反転する。インバータINV2の出力がローレベルになると、コンデンサC1が放電し、コンデンサC1を介してインバータINV2の出力に接続されているインバータINV1の入力B点がローレベルになり、インバータINV1の出力C点がローレベルからハイレベルに反転する。インバータINV1の出力がハイレベルに反転すると、インバータINV2の入力A点がハイレベルになる。同様に、電流I2はダイオードD2を通して電源VBに流れる。一方、電流I1はコンデンサC1へと流れ、コンデンサC1を充電する。コンデンサC1が充電されることにより、B点の電位は徐々に上昇していくt2~t3。t3において、インバータINV1の入力B点がインバータINV1の閾値電圧以上になると、インバータINV1の出力C点がハイレベルからローレベルに反転する。インバータINV1の出力がローレベルになると、コンデンサC2が放電し、コンデンサC2を介してインバータINV1の出力に接続されているインバータINV2の入力A点がローレベルになり、インバータINV2の出力D点がローレベルからハイレベルに反転する。インバータINV2の出力がハイレベルに反転すると、インバータINV1の入力B点がハイレベルになる。なお、コンデンサC1の充電によりインバータINV1の入力がローレベルから閾値電圧まで達する時間は電流I1の大きさによって制御され、コンデンサC2の充電によりインバータINV2の入力がローレベルから閾値電圧まで達する時間は電流I2の大きさによって制御される。この動作を繰り返すことにより、インバータINV1、INV2からはハイレベルまたはローレベルのパルスを交互に出力する。次に、パルス幅変調回路20が電源オン状態から電源オフ状態に移行する際の動作を説明する。電源電圧ラインVAから電圧が供給されなくなり、電流I1および電流I2がコンデンサC1、C2へと流れなくなる。このとき、マイコンからのハイレベルの制御信号CTRがMOSFETQ4のゲートに供給され、MOSFETQ4がオン状態になる。従って、コンデンサC3の一端はダイオードD4,MOSFETQ4を介して接地電位に接続された状態になり、コンデンサC3の充電電圧が接地電位に対して瞬時に放電される。その結果、電源回路23が生成する電源電圧VBが瞬時に0Vになる。従って、ダイオードD1、D2の漏れ電流の原因となる電源電圧VBを瞬時に0Vとすることができ、漏れ電流が流れることを防止できる。その結果、電源電圧VBによってダイオードD1、D2からの漏れ電流がコンデンサC1、C2に流れて、コンデンサC1、C2を充電させ、インバータINV1、INV2の両入力が共にハイレベルになることを防止することが出来る。従って、次に電源オン状態に移行する際に、パルス幅変調回路20が動作を開始しないという問題を解決できる。図4は、パルス幅変調回路20が電源オン状態から電源オフ状態に移行する際のパルス幅変調信号OUT1、電源電圧VAおよび電源電圧VBの変化を示すシミュレーション結果である。図4に示すように、時刻tAにおいて、電源電圧VAが0Vに低下すると略同時に電源電圧VBも0Vに低下していることが分かる。本実施形態のパルス幅変調回路1によると、ダイオードD1、D2の漏れ電流を防止するために追加したスイッチ手段Q4がダイオードD1、D2のカソード側に接続されている。スイッチ手段Q4がダイオード1のカソード側に接続されているので、第1の電流I1によってコンデンサC1が充電される際には、スイッチ手段Q4はダイオードD1によってコンデンサC1から電気的に分離された状態となり、コンデンサC1の充電時間に誤差を与えない。同じく、スイッチ手段Q4は、ダイオードD2のカソード側に接続されているので、第2の電流I2によってコンデンサC2が充電される際には、スイッチ手段Q4はダイオードD2によってコンデンサC2から電気的に分離された状態となり、コンデンサC2の充電時間に誤差を与えない。従って、入力信号に基づくコンデンサC1、C2の充電動作を正確に行うことが可能となり、入力信号に正確に対応したパルス幅変調信号を出力することができる。図2の説明に戻って、第1のパルス幅変調信号OUT1はインバータ回路INV3で反転され、抵抗R6を介してレベルシフト回路11のトランジスタQ4npn型トランジスタのベース、および、トランジスタQ5pnp型トランジスタのベースに供給される。第2のパルス幅変調信号OUT2はインバータ回路INV4で反転され、抵抗R7を介してレベルシフト回路11のトランジスタQ4のエミッタ、および、トランジスタQ5のエミッタに供給される。レベルシフト回路11は、トランジスタQ4、Q5と、抵抗R8、R9とを有する。トランジスタQ4は、ベースに第1のパルス幅変調信号OUT1が供給され、コレクタが抵抗R8を介して電源電圧VA第1の電位に接続され、エミッタがトランジスタQ5のエミッタに接続され、かつ、第2のパルス幅変調信号OUT2が供給される。トランジスタQ5は、ベースに第1のパルス幅変調信号OUT1が供給され、コレクタが抵抗R9を介して電源電圧-VA第1電位よりも低い第2電位に接続され、エミッタがトランジスタQ4のエミッタに接続され、かつ、第2のパルス幅変調信号OUT2が供給される。レベルシフト回路11の動作を説明すると、図5に示すように、第1のパルス幅変調信号OUT1がハイレベル、第2のパルス幅変調信号OUT2がローレベルのときt11~t12、トランジスタQ4、Q5は共に、エミッタ電圧がハイレベル、ベース電圧がローレベルになる。従って、トランジスタQ4はオフ状態に、トランジスタQ5はオン状態になる。このとき、E点電圧はハイレベルVA、F点電圧はハイレベル-VAΔVになる。なお、ここでいうΔVは、抵抗R9の両端電圧である。一方、第1のパルス幅変調信号OUT1がローレベル、第2のパルス幅変調信号OUT2がハイレベルのときt12~t13、トランジスタQ4、Q5は共に、エミッタ電圧がローレベル、ベース電圧がハイレベルになる。従って、トランジスタQ4はオン状態に、トランジスタQ5はオフ状態になる。このとき、E点電圧はローレベルVA-ΔV、F点電圧はローレベル-VAになる。なお、ここでいうΔVは、抵抗R8の両端電圧である。好ましい実施形態においては、ミュート処理スイッチングアンプ10から音声信号が出力されないように制御する処理を、電源回路23のMOSFETQ4をオン状態に制御することによって実行する。すなわち、パルス幅変調回路20が動作しており、スイッチングアンプ10が音声信号を出力している状態で、MOSFETQ4をオン状態にすると、ダイオードD1、D2の各カソーがMOSFETQ4を介して接地電位に接続された状態になる。従って、インバータINV1の入力は、ダイオードD1、D4、MOSFETQ4を介して接地電位に接続された状態になり、ローレベル0Vになる。同じく、インバータINV2の入力は、ダイオードD2、D4、MOSFETQ4を介して接地電位に接続された状態になり、ローレベル0Vになる。その結果、インバータINV1、INV2の出力は共にハイレベルになる。インバータINV1、INV2からのハイレベルの信号は、インバータINV3、INV4でローレベルに反転され、トランジスタQ4、Q5の各ベース及びエミッタに供給される。トランジスタQ4は、ベース及びエミッタにローレベルの電圧が供給されて同電圧になるので、オフ状態になる。同じく、トランジスタQ5は、ベース及びエミッタにローレベルの電圧が供給されて同電圧になるので、オフ状態になる。スイッチングアンプ10は、レベルシフト回路11のトランジスタQ4、Q5の一方がオン状態、他方がオフ状態のときに、図1のスイッチング出力回路13の一方のスイッチ素子がオン状態に、他方のスイッチ素子がオフ状態になることによって、音声信号を出力する。一方、レベルシフト回路11のトランジスタQ4、Q5の両方がオフ状態のときには、スイッチング出力回路13の両方のスイッチ素子15、16が共にオフ状態となることによって、音声信号を出力しない。つまり、MOSFETQ4をオン状態にすることによって、スイッチング出力回路13のスイッチング動作を停止させ、ミュート状態にすることができる。上記のように、MOSFETQ4は、パルス幅変調回路20の電源オフ時の漏れ電流によるコンデンサC1、C2の充電を阻止するための機能と、ミュート制御用のスイッチ手段としての機能とを兼用することができる。従って、本実施形態のスイッチングアンプ10によると、別途、ミュート制御用のスイッチ手段を設ける必要がないので、回路構成を簡易化することができる。次に、本発明の別の好ましい実施形態を図2Bを参照して説明する。図2Bに示すパルス幅変調回路は、図2のパルス幅変調回路のMOSFETQ4の代わりに、JFETQ14が採用されている。JFETQ14は、ソースが接地電位に接続され、ドレインが抵抗R5の他端と、トランジスタQ3のベースと、ツェナーダイオードD3のカソードと、ダイオードD4のカソードとに接続され、ゲートは電源ライン-VAに接続されて電源電圧-VAが供給されている。パルス幅変調回路20が電源オン状態から電源オフ状態に移行する際に、電源電圧-VAが徐々に上昇し所定時間かけて0Vに近づくが、電源電圧-VAがJFETQ14の導通開始電圧以上になると、JFETQ14がオン状態になる。JFETQ14がオン状態になると、コンデンサC3の充電電圧はダイオードD4を介して瞬時に接地電位へと放電されるので、電源電圧VBが直ちに0Vになる。従って、本実施形態による、マイコンを使用することなく、コンデンサC3の充電電圧を瞬時に放電することができる。以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。例えば、第1および第2の出力素子は、トランジスタやMOSFET等のスイッチ素子でもよい。なお、レベルシフト回路11自体のさらなる詳細については、特開2010-263474において本出願人が開示しているので、必要に応じて援用する。"