"ケーブルと、前記ケーブルの第1の端部に接続される第1のプラグであって、前記第1のプラグの入力において受信した信号をタイミング変更する第1のクロック/データリカバリ回路と、前記ケーブルから受信した信号をタイミング変更する第2のクロック/データリカバリ回路と、前記第1のクロック/データリカバリ回路と前記第2のクロック/データリカバリ回路とを構成設定する第1のマイクロコントローラとを備える前記第1のプラグと、前記ケーブルの第2の端部に接続される第2のプラグであって、前記第2のプラグの入力において受信した信号をタイミング変更する第3のクロック/データリカバリ回路と、前記ケーブルから受信した信号をタイミング変更する第4のクロック/データリカバリ回路と、前記第3のクロック/データリカバリ回路と前記第4のクロック/データリカバリ回路とを構成設定する第2のマイクロコントローラとを備える前記第2のプラグと、を備えることを特徴とする能動的ケーブル。前記ケーブルは、前記第1のクロック/データリカバリ回路の出力を前記第4のクロック/データリカバリ回路の入力に接続し、前記第3のクロック/データリカバリ回路の出力を前記第2のクロック/データリカバリ回路の入力に接続することを特徴とする請求項1記載の能動的ケーブル。前記第1のマイクロコントローラ及び前記第2のマイクロコントローラは、前記第1のプラグ及び前記第2のプラグ上のピンを使用してプログラム可能であることを特徴とする請求項1記載の能動的ケーブル。前記第1のクロック/データリカバリ回路はイコライザ回路を含むことを特徴とする請求項1記載の能動的ケーブル。前記第1のクロック/データリカバリ回路はデエンファシス回路を備えることを特徴とする請求項1記載の能動的ケーブル。前記第1のマイクロコントローラは、前記第2のクロック/データリカバリ回路の入力に結合するように前記第1のクロック/データリカバリ回路の出力を構成できることを特徴とする請求項1記載の能動的ケーブル。前記第1のマイクロコントローラは、前記第1のクロック/データリカバリ回路の入力に結合するように前記第2のクロック/データリカバリ回路の出力を構成できることを特徴とする請求項1記載の能動的ケーブル。ケーブルと、前記ケーブルの第1の端部に結合され、信号を送受信する第1の回路網を備える第1のプラグと、前記ケーブルの第2の端部に結合され、信号を送受信する第2の回路網を備える第2のプラグとを備えるケーブルアセンブリであって、前記ケーブルが第1のプロトコルに従う信号を搬送する場合には前記第1の回路網及び前記第2の回路網が電力供給され、前記ケーブルが第2のプロトコルに従う信号を搬送する場合には前記第1の回路網及び前記第2の回路網は電力供給されないことを特徴とするケーブルアセンブリ。前記第1の回路網は、前記ケーブル内に、前記第1のプラグのピンに結合された入力を有する第1のクロック/データリカバリ回路と、コンダクタに結合された第2のクロック/データリカバリ回路とを、備えることを特徴とする請求項8記載のケーブルアセンブリ。前記第1のクロック/データリカバリ回路と第2のクロック/データリカバリ回路とを構成設定するマイクロコントローラを更に備えることを特徴とする請求項9記載のケーブルアセンブリ。前記マイクロコントローラは、前記第1のプラグの少なくとも1つのピンを使用してプログラム可能であることを特徴とする請求項10記載のケーブルアセンブリ。前記マイクロコントローラは、前記第1のプラグの前記少なくとも1つのピンにて供給されるコードを使用してプログラム可能であることを特徴とする請求項11記載のケーブルアセンブリ。前記コードは暗号化されることを特徴とする請求項12記載のケーブルアセンブリ。複数のピンを含むコネクタと、前記複数のピンのうちの第1のピンに結合される第1の出力回路であって、前記第1のピンに結合された選択回路と、前記選択回路にAC結合された第1のドライバと、前記選択回路に結合された減衰器にAC結合された第2のドライバとを備える前記第1の出力回路と、を備えることを特徴とする電子デバイス。前記コネクタはコネクタ差込であることを特徴とする請求項14記載の電子デバイス。前記コネクタはコネクタレセプタクルであることを特徴とする請求項14記載の電子デバイス。前記減衰器はパイ型ネットワークであることを特徴とする請求項14記載の電子デバイス。前記選択回路は複数のPiNダイオードを含むことを特徴とする請求項14記載の電子デバイス。前記選択回路はマルチプレクサを備えることを特徴とする請求項14記載の電子デバイス。前記複数のピンのうちの第2のピンに結合された第1の端子を有する第1のスイッチと、前記第1のスイッチの第2の端子にAC結合された受信回路と、前記第2のピンに結合された第1の端子を有するインダクタと、前記インダクタの第2の端子と接地との間に結合されたコンデンサとを備える受信回路を更に備えることを特徴とする請求項14記載の電子デバイス。前記インダクタの前記第2の端子に結合されたマルチプレクサを更に備えることを特徴とする請求項20記載の電子デバイス。前記スイッチはPiNダイオードを含むことを特徴とする請求項20記載の電子デバイス。従って、種々の規格を共通のコネクタで共有できるようにする回路、方法及び装置が必要とされる。従って、本発明の実施形態は、複数の規格に準拠する信号が電子デバイス上で共通のコネクタを共有できるようにする回路、方法及び装置を提供する。本発明の例示的な一実施形態は、1つのモードにおける従来の規格及び別のモードにおけるより最新の規格に準拠する信号を提供するコネクタを提供する。常に当てはまるわけではないものの、一般に、従来の規格は低速であり、より最新の規格は高速である。本発明の例示的な一実施形態において、より最新の規格用のピンは、少なくとも2つの目的を達成するように構成される。第1に、より最新の規格用のピンは、それらの間のクロストーク及び干渉を減少するように構成される。これは、高速差動信号路間にいくつかの接地ピンを配置することにより実行される。第2に、回路網は、従来の規格用回路からの干渉が最小限になるように追加される。これは、反射とインピーダンスの不一致とを減少することにより実行される。本発明の例示的な一実施形態は、種々の機能を取り入れることにより多くのデータ規格を提供できる。本発明の例示的な一実施形態において、より最新の規格に準拠するデバイスは、自身が従来の規格又はより最新の規格に準拠するデバイスと通信しているかを判定できる。これは、第2のデバイスにより提供された電圧又はインピーダンスを検知する第1のデバイスにより実行される。本発明の種々の実施形態において、通信中の2つのデバイスがより最新の規格で通信できる場合、その規格は双方のデバイスにより使用される。一方のデバイスが従来の規格でのみ動作可能である場合、その規格は双方のデバイスにより使用される。本発明の実施形態は、一方の規格用の未使用の回路網を他方の規格用の演算回路から分離する回路を提供する。特定の一例において、抵抗器、PiNダイオード、マルチプレクサ、あるいは他の構成要素又は回路は、2つの送信機回路を互いに分離するために使用される。結合コンデンサ及びインダクタは、回路を分離するためのDCブロック及びACフィルタとして使用される。本発明の種々の実施形態は、本明細書において説明されるこれらの特徴及び他の特徴のうちの1つ以上を取り入れる。以下の詳細な説明及び添付の図面を参照することにより、本発明の特性及び利点がより適切に理解されるだろう。図1は、本発明の実施形態を取り入れることにより改善された従来のシステムを示す。この図は、従来の接続115を介して従来のディスプレイ120と通信中のコンピュータ110を示す。本発明の特定の一実施形態において、従来の接続115はディスプレイポートDP接続であるが、本発明の他の実施形態において、他の接続が使用されてもよい。図1において、接続115は従来の接続として示される。本発明の他の実施形態において、更に接続115は、新しい種類の接続であってもよい。また、ディスプレイ120と通信するコンピュータ110が示されるが、他の種類の接続は、本発明の実施形態を取り入れることにより改善されてもよい。例えば接続は、ポータブルメディアプレーヤとディスプレイとの間、コンピュータとポータブルメディアプレーヤとの間又は他の種類のデバイス間に提供される。本発明の種々の実施形態において、図示又は説明されるコンピュータ110、ディスプレイ120及び他のデバイスは、Cupertino、CaliforniaのAppleInc.により製造される。ここでも、コンピュータ110がディスプレイ120等の従来のディスプレイ、あるいはより新しいあらゆるコンピュータ、ディスプレイ又は他の種類のデバイスのいずれかを駆動できるのが望ましい。一般にこれには、コンピュータ110に別のコネクタを追加する必要がある。これは、コンピュータ110の複雑さ、コスト及び大きさを増加させるため望ましくない。別のコネクタを追加することにより、消費者の混乱は更に増す。従って、本発明の実施形態は、従来の接続115と同一のコネクタを使用してより新しい接続を提供する。一例を以下の図に示す。図2は、本発明の一実施形態に係るコンピュータシステムを示す。含まれる他の図と同様に、この図は、説明のために示され、本発明の実施形態又は請求の範囲のいずれも限定しない。図2は、高速接続225を介してコンピュータ又はディスプレイ220と通信するコンピュータ110を示す。コンピュータ又はディスプレイ220は、高速接続225を介してディスクドライブ230と通信する。コンピュータ110は、図1の従来の接続115及び図2の高速接続225を形成するために同一のコネクタを使用する。図示されるように、コンピュータ110により提供された高速接続は、複数のデバイスにデイジーチェーン接続される。この構成において、高速接続225及び235の各々は、コンピュータ110のコネクタにおいて使用可能な帯域幅を共有する。図1の従来の接続115及び図2の高速接続225をサポートできるコネクタをコンピュータ110上に提供することにより、コンピュータ110のコネクタの数は減少する。これにより、デバイスは小型化、低価格化され、消費者の利便性は向上する。この例において、コンピュータ110は、コンピュータ又はディスプレイ220及びディスクドライブ230と通信する。本発明の他の実施形態において、他の種類のデバイスが採用されてもよい。例えばコンピュータ110は、オールインワンコンピュータ、第2のコンピュータ、スタンドアロンモニタ、拡張デバイス、レイドドライブ又は他の種類のデバイスのディスプレイを駆動する。本発明の一実施形態は、既存の従来のコネクタを使用して高速接続に対してピンアウトを配置する際の少なくとも2つの考慮事項を説明する。第1に、高速接続の種々のチャネルの信号は、互いに干渉しないように配置される。すなわち、高速信号間のクロストークは減少し、信号は分離される。第2に、従来の規格と関連付けられた新しい高速信号及び回路網を駆動し且つ受信する回路網は、それらの間の干渉を制限するように分離される。一例を以下の図に示す。図3は、本発明の一実施形態に係るコネクタのピンアウトを示す。この例において、ディスプレイポートDPは、新しい規格のためにピンとオーバーレイされている従来の規格である。この新しい規格は、T29と呼ばれるが、一般に本明細書の他の場所においてHSIOとして識別される。本発明の他の実施形態において、他の規格が使用されてもよい。また、これらの規格のうちの一方又は双方が従来の規格であってもよく、あるいはより最新の規格であってもよい。また、2つの規格がここではコネクタを共有するものとして示されるが、本発明の他の実施形態において、他の多くの規格がコネクタを共有してもよい。本発明の種々の実施形態において、2つの規格は別個であり且つ関連しない。本発明の他の実施形態において、2つの規格は関連してもよい。例えばHSIOは、ディスプレイポートDP情報を伝達する高速信号伝送技術である。すなわち、ディスプレイポートDP情報は、HSIO信号を使用してトンネル化される。HSIOは、PCIe情報等の他の種類の信号情報を同時に更に搬送する。このように、図3のコネクタは、ディスプレイポートDP信号を直接搬送するか、あるいはHSIO信号として搬送されるディスプレイポートDP情報を搬送する。尚、以下に説明する本発明の種々の実施形態において、HSIOはT29とも呼ばれる。この配置において、高速入力ピンと高速出力ピンは互いに分離される。特に、高速受信信号は、ピン4と6、並びに16と18に配置される。信号のこれらの対の各々は、AC接地である信号により分離される。例えば、高速受信ピン4,6は、ホットプラグ検出ピン2,接地ピン8により分離される。同様に、高速受信ピン16,18は、接地14,電力ピン20により分離される。高速送信ピン3,5、並びに15,17は、接地ピン1、7、13及び19により分離される。ピン1,7等の接地ピンのうちのいくつか又は全ては、接地への直接DC接続とは対照的にAC接地であってもよい。すなわち、これらのピンは、コンデンサを介して接地される。これにより、低周波数での開路状態を提もたらしつつ、高周波数での接地接続を提供する。この配置により、接地を高周波数で維持しつつ、これらのピンに電力が供給できる。本発明の特定の一実施形態において、ケーブルの第1の端部のピン20は、ケーブルの第2の端部のピン1に接続する。これにより、ホストデバイスがピン20に供給した電力をデバイス接続においてピン1に供給できる。ピン1はAC接地を提供するが、コンデンサを介して接地されるため、ピン1にはDC電力が供給される。また、この配置において、高速HSIO規格の高速信号は、従来のディスプレイポートDP規格の適切な信号とピンを共有する。特に、ピン4,6の高速HS受信信号は、ディスプレイポートDP規格の構成信号とピンを共有する。ピン16,18の高速受信信号は、ディスプレイポートDP規格の補助信号とピンを共有する。ピン3,5の高速送信信号は、ピン15,17の高速送信信号のようにディスプレイポートDP出力信号とピンを共有する。これらのコネクタはがディスプレイポートDP規格またはHSIO規格のいずれかを使用してデバイスをサポートするため、2つのデバイスが互いに通信する場合に少なくとも4つの可能な構成がある。例えばディスプレイポートDPホストデバイスは、ディスプレイポートDPデバイス又はHSIOデバイスと通信する。更にHSIOホストデバイスは、ディスプレイポートDPデバイス又は別のHSIOデバイスのいずれかと通信する。従って、最新のHSIO規格に準拠するデバイスは、自身が通信しているデバイスの種類を判定できる。構成が認識されると、デバイスは適当に構成される。一例を以下の図に示す。図4は、本発明の一実施形態に従って互いに通信中のデバイスの種類を判定するのに使用される回路や方法を示す。行410において、ディスプレイポートDPソース又はディスプレイポートDPホストは、ディスプレイポートDPシンク又はディスプレイポートDPエンドポイントと通信している。ディスプレイポートDPソース又はディスプレイポートDPホストは、構成設定ピンCFG1,CFG2上でプルダウン抵抗を提供する。この例において、プルダウンは1Megの大きさとして示されるが、これは本発明の実施形態に従って変更してもよい。ディスプレイポートDPソース又はディスプレイポートDPホストは、受動的ケーブルを介してディスプレイポートDPシンク又はディスプレイポートDPエンドポイントに接続される。ディスプレイポートDPシンク又はディスプレイポートDPエンドポイントは、DPデバイスとして動作する。行420において、ディスプレイポートDPソース又はディスプレイポートDPホストは、HSIOシンク又はHSIOエンドポイントと通信する。本発明の特定の本実施形態において、HSIOシンク又はHSIOエンドポイントはこれらの条件下で動作しない。しかし、本発明の他の実施形態において、HSIOシンク又はHSIOエンドポイントは、ディスプレイである場合にディスプレイポートDPシンク又はディスプレイポートDPエンドポイントとして機能してもよい。行430において、ケーブルアダプタは、ディスプレイポートDPソース又はディスプレイポートDPホストに接続される。ケーブルアダプタは、ソース又はホストにおけるプルダウン抵抗より非常に小さい構成設定ピンCFG2上でプルアップを行う。従って、構成設定ピンCFG2上の電圧は高くなる。ケーブルアダプタは、HDMI型又はDVI型のシンク又はエンドポイントに信号を提供する。行440において、HSIOソース又はHSIOホストは、受動的ケーブルを介してディスプレイポートDPシンク又はディスプレイポートDPエンドポイントと通信する。HSIOソース又はHSIOホストは、構成設定ピンCFG1とCFG2上でプルダウンを行う。この例において、プルダウン抵抗は1Megの値を有するが、他の大きさの抵抗が本発明の実施形態に従い使用されてもよい。この場合、HSIOソース又はHSIOホストは、構成設定ピンCFG2上でプルアップを検出しないため、ディスプレイポートDPデバイスとして動作する。行450において、HSIOソース又はHSIOホストは、HSIOシンク又はHSIOエンドポイントと通信する。この構成において、能動的ケーブルは、HSIOソース又はHSIOホストとHSIOシンク又はHSIOエンドポイントとの間で必要である。能動的ケーブルは、構成設定ピンCFG2上で高電圧を提供するピンCFG2上の100Kのプルアップを行う。HSIOソース又はHSIOホストとHSIOシンク又はHSIOエンドポイントの双方は、このレベルを検出し、HSIOデバイスとして動作する。行460において、ケーブルアダプタは、HSIOソース又はHSIOホストに接続される。ケーブルアダプタは、ソース又はホストにおけるプルダウン抵抗より非常に小さい構成設定ピンCFG2上でプルアップを行う。従って、構成設定ピンCFG2上の電圧は高くなる。ケーブルアダプタは、HDMI型又はDVI型のシンク又はエンドポイントに信号を提供する。本発明の種々の実施形態において、ホストのソースやシンク即ちエンドポイントにより提供される電力レベルを上げるのが望ましい。本発明の特定の一実施形態において、以下に更に詳細に示されるように、これはLSxバスを使用して実行される。本発明の別の特定の実施形態において、これは、ケーブルの構成設定ピンCFG1上で1Kのプルダウンを提供することにより実行される。これは、例えば小電流を構成設定ピンに提供することにより、HSIOソース又はHSIOホスト及びHSIOシンク又はHSIOエンドポイントにより検出される。電圧が低いままである場合、プルダウン抵抗は低く且つ高電圧モードが使用可能になる。プルダウン抵抗の抵抗が高い場合、結果として得られる電圧は高くなり、高電圧モードは使用不可能になる。本発明の種々の実施形態において、接続されたデバイスを保護するために、状況下によっては高電力モードを終了するのが望ましい。従って、ケーブルが引き抜かれると、デバイスへの電力供給が停止されるかあるいは他の同様な状態が発生し、高電力状態を解除する。本発明の特定の一実施形態において、低電力状態は3.3Vの供給電圧を提供することを含み、高電力状態は12ボルトの供給電圧を提供することを含む。本発明の種々の実施形態において、これらの電圧は、異なってもよく、線路損の量等の種々の条件に依存して更に変更してもよい。更に節電するために、無活動状態の期間が検出されると、ケーブルはスリープモードに入る。ここでも、高速規格をサポートするために能動的ケーブルが必要である。このケーブルは、HSIOソース又はHSIOホストとHSIOシンク又はHSIOエンドポイントとにより容易に回復可能なデータを提供するようにそのそれぞれの端部においてデータのタイミングを変更する機能を有する。そのようなケーブルの一例を以下の図に示す。図5は、本発明の一実施形態に従う能動的ケーブルを示す。簡潔にするために、高速動作と関連付けられた回路網のみを示す。このケーブルは、ケーブル507のそれぞれの端部上の一方に2つの能動的プラグ500及び505を含む。各能動的プラグは、データのタイミングを変更するための二重クロック/データリカバリ回路を含む。特に能動的プラグ500は、ピン3及び5で高速送信信号を提供し、ピン4及び6で高速信号を受信する。ケーブルマイクロコントローラ520は、能動的プラグ500におけるクロック/データリカバリ回路510及び530を構成設定するために使用される。同様に、能動的プラグ505は、ピン3及び5で高速送信信号を提供し、ピン4及び6で高速信号を受信する。ケーブルマイクロコントローラ550は、クロック/データリカバリ回路540及び560を構成設定するために使用される。クロック/データリカバリ回路は、種々の形態の信号を提供し、受信する。例えばこれらの回路は、ケーブル507が光ファイバと電線との組合せになるようにオプションの受信機及び送信機を含む。本発明の種々の実施形態において、クロック/データリカバリ回路は、イコライザ回路、バッファ、エンファシス回路及びデエンファシス回路を適宜採用する。また、ループバック経路が診断のために含まれる。例えば、CDR510の出力は入力としてCDR530に接続され、CDR540の出力はCDR560への入力である。このループバック経路により、HSIOデバイスは、伝送エラーが発生する時にそれらの場所を判定できる。以下に説明されるように、このループバック経路は、訓練ルーチン又は校正ルーチンにおいて更に使用される。他の実施形態において、ケーブルは、診断目的でエンドツーエンドでの自己通信できる。診断のために含まれる他の特徴は、アイサイズの測定値を含む。本発明の種々の実施形態において、ケーブルが構成される。本発明の特定の本実施形態において、ケーブルプラグ500の回路網はケーブルマイクロコントローラ520を使用して構成され、ケーブルプラグ505の回路網はケーブルマイクロコントローラ550を使用して構成される。本発明の他の実施形態において、他の回路は、プラグ500及びプラグ505の双方又はそのいずれかを構成設定するために使用されてもよい。本発明の特定の本実施形態において、プラグ回路網の動作パラメータ、モード、並びに他の態様及び特徴が構成される。この構成に対する情報は、制御、診断、テスト、構成、回路モニタリングに対するパラメータ及び他のパラメータを含む。このようにケーブルを構成設定する機能により、ケーブルは、種々のシステムアプリケーションにおいて使用される時に新しいホスト及びデバイスに適応できる。ケーブルの種類、メーカの識別に関する情報及び他の識別情報は、ホスト又はデバイス及びケーブルから入手可能である。この情報のやり取りは、ホスト又はデバイス及びケーブルにおいて回路網を適切に構成設定し且つ駆動するために使用される。本発明の特定の本実施形態において、構成情報及び識別情報は、ピン9及び11でLSx信号を使用してケーブルから読み出され且つケーブルに書き込まれるが、本発明の他の実施形態において他の信号ピンが使用されてもよい。本発明の種々の実施形態において、ケーブルマイクロコントローラ520及び550のコードは、変更、再構成、アップグレード又は更新される。このコードは、セキュリティ上の理由で暗号化される。また、コードの変更、再構成又は更新中に提供されたデータも暗号化される。また、本発明の種々の実施形態において、ケーブルマイクロコントローラは、ケーブルを介して通信しているデバイス不図示のポートマイクロコントローラと通信中である。本発明の特定の一実施形態において、第1のデバイスのポートマイクロコントローラは、第1のデバイスに挿入されたプラグのケーブルマイクロコントローラ及びリモートプラグに装着されたリモートデバイスのポートマイクロコントローラと直接通信する。更に通信は、リモートデバイスのポートマイクロコントローラのメッセージをバウンスすることにより、リモートプラグ又は遠端プラグとの間で行われる。ポートマイクロコントローラとケーブルマイクロコントローラとの間のこれらの通信は、種々の形態をとる。従来、配線はそれぞれの端部において固定されており、改善された機能又は柔軟な実現例を発見する機会は殆どなかった。従って、本発明の実施形態は、例えば、ケーブルがホスト又はデバイスに対する特徴に関する情報を共有でき、且つホスト又はデバイスがそのような特徴を利用できるように、このような通信する機能を提供する。他の例において、種々のポートマイクロコントローラとケーブルマイクロコントローラとの間のこれらの通信は、本質的に診断上のものである。これらの診断通信は、エンドユーザ等により障害の分離を補助する。これにより、問題の迅速な改善を可能にし、障害を引き起こすデバイスに関心が集中する。これらの通信は、テスト及び製造にも有用である。これらの通信は、節電のための構成を最適化するために更に使用され、例えば、デバイスがレセプタクルへの接続を必要としないため、使用されないチャネルは電源オフとされ、低電力リモートデバイスはホストにより電力供給される。また、リモートデバイスにより消費された電力は監視され、電力増加又は減少は適宜可能にされる。更にこれらの通信により、デバイスは、種々の劣化にも拘らず動作し続けることができる。更にこれらの通信により、銅又は他の導体のいずれか、あるいはケーブル自体の光ファイバを使用できる。ここでも、本発明の種々の実施形態において、ケーブルは、構成設定ピンCFG1,CFG2上でプルアップを提供し、ケーブルにより装着されたデバイスは、LSR2PTXピン上でプルアップを提供する。示されるように、LSR2PTXピン上のプルアップは、ケーブルにおいてこれらのラインが横切るためにLSP2RRXピンでリモートデバイスにより確認される。CFG2上のプルアップにより、デバイスは、リモートデバイスがない場合でもケーブルが装着されることを判定できる。本発明の特定の一実施形態において、ケーブルがリモートデバイスなしで存在する場合、近接デバイスは、プラグのケーブルマイクロコントローラと通信するが、メッセージをバウンスするリモートデバイスがないため、リモートプラグのケーブルマイクロコントローラと通信できない。これらの種々のプルアップは、本発明の種々の実施形態において他の機能を提供するために使用される。例えば本発明のいくつかの実施形態において、ホストデバイスが1つ以上のデバイスから切断される時を検出するのが有用である。例えば、ホストデバイスが電源オフとされる場合に電源切断信号を1つ以上のデバイスに提供するのが望ましい。しかし、ホストは、そのような信号を送出できる前に切断されてもよい。この場合、LSR2PTXピン上にプルアップがないことは、デバイスにより検出され、デバイスが電源オフとすべきであることを示すものとして使用される。特にホストデバイスは、LSR2PTX上でプルアップを使用可能にし、LSR2PTXピン上のプルアップを低くする。デバイスは、LSP2RRXピン上でプルアップを確認する場合、それがホストデバイスに接続されることを認識する。その後ホストデバイスがそれぞれのポート上でLSR2PTXピン上のプルアップを使用可能にすることにより、上流のどこかで接続されたホストがあることをデイジーチェーン接続されたデバイスに通知する。このように、ホストが除去される場合、LSR2PTX上のプルアップは除去され、デバイスが再度LSR2PTXプルアップを低くすることにより、ホストが切断されていることをデイジーチェーン接続されたデバイスに通知する。図示されるように、一方のコネクタのピン20上に供給された電力は、遠くのコネクタのピン1において提供される。これにより、ケーブルのそれぞれの端部に接続されたデバイスの電源が互いに競合するのを阻止する。あるいは、第1のコネクタのピン20上の電力は、ピン1上の第2のコネクタに提供される。図5のケーブルの例において、各方向の単一のデータ経路が示される。本発明の他の実施形態において、2つ以上の信号路が含まれてもよい。一例を以下の図に示す。図6は、本発明の一実施形態に従う能動的ケーブルを示す。ここでも、簡潔にするために、高速経路と関連付けられた回路網のみを示す。この例において、更なるクロック/データリカバリ回路615及び635が能動的プラグ600に追加されており、クロック/データリカバリ回路645及び665が能動的プラグ605に追加されている。本発明のこれらの実施形態及び他の実施形態において、プラグの回路網は、ケーブルにより接続されている一方又は双方のデバイスにより電力供給される。例えば、プラグ600に接続されたホストデバイスは、プラグ600及び605、並びにプラグ605に接続されたホストに電力を供給する。他の例において、プラグ605に接続されたデバイスは、プラグ600に接続されたホストから高電圧を受信し、プラグ600及び605に電力を供給する。更に他の例において、プラグ600に接続されたホストはプラグ600に電力を供給し、プラグ605に接続されたデバイスはプラグ605に電力を供給する。この特定の例は、参考として本明細書に取り入れられる同時係属出願中の米国特許出願第13/173,979号公報PowerDistributionInsideCableにおいて見られる。ここでも、本発明の実施形態により、2つの規格間でピンを共有する信号が互いに干渉しないようにできる。従って、本発明の実施形態は、信号路を分離するのを補助する回路部品を採用する。例を以下の図に示す。図7A~図7Cは、2つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される回路を示す。本発明の種々の実施形態において、これらの回路は、コネクタレセプタクル、コネクタ差込又は双方に配置されるかあるいはそれらと関連付けられる。図7Aにおいて、HSIO出力はディスプレイポートDP出力とピンを共有する。この場合、双方の出力は、互いにDC分離するようにコンデンサを介してAC結合される。コンデンサは、示されるような抵抗回路網を介してコネクタピンに接続される。この抵抗回路網は、6dBだけ信号レベルを低下させるが、12dBの分離を提供する。図7Bにおいて、高速入力及び構成入力はコネクタピンを共有する。この場合、高速受信経路は、構成設定ピン上でDC電圧を分離するようにAC結合される。構成設定ピンは抵抗器を介して分離される。図示されるように、追加のコンデンサが含まれ、更なるフィルタリング処理を提供する。本発明の他の実施形態において、構成設定ピンはコネクタピンに直接結合されてもよい。図7Cにおいて、高速入力は補助入力とピンを共有する。ここでも、高速入力は、DCブロックを提供するようにAC結合される。補助ピンは、DC信号又は低周波数信号例えば、1MHz以下の信号が通過できるようにしつつ、AC信号例えば、70Mbps~10Gbpsの高速信号をブロックするインダクタを介して分離される。ここでも、示されるように、追加のコンデンサが含まれ、更なるフィルタリング処理を提供する。示されるように、更にAUX入力がAC結合される。図8A及び図8Bは、2つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される別の回路を示す。本発明の種々の実施形態において、これらの回路は、コネクタレセプタクル、コネクタ差込又は双方に配置されるかあるいはそれらと関連付けられる。図8Aにおいて、HSIO出力はディスプレイポートDP出力とピンを共有する。この例において、双方の出力は、互いにDC分離するようにコンデンサC1及びC2を介してAC結合される。コンデンサC1及びC2は、PiNダイオードD1及びD2を介してコネクタピンに結合される。特に、高速出力がアクティブであり、高速バイアス信号HSBIASがアクティブである場合、バッファB3の出力は高くなる。これにより、PiNダイオードD1をオンにバイアスし、コンデンサC1をコネクタピンに接続する。ドライバB1は、コンデンサC1及びダイオードD1を介してコネクタピンまで出力信号を駆動する。ディスプレイポートDP出力がアクティブであり、ディスプレイポートDPバイアス信号DPBIASがアクティブである場合、バッファB4の出力は高くなる。これにより、PiNダイオードD2をオンにバイアスし、コンデンサC2の出力をコネクタピンに接続する。次にドライバB2は、コンデンサC2及びダイオードD2を介してコネクタピンまで信号を駆動する。高速出力がアクティブである場合、コネクタピンとして出力信号と干渉しうるディスプレイポートDP経路を介した反射を回避するように注意しなければならない。このため、本発明の一実施形態は、示されるように、コンデンサC2とダイオードD2との間に追加のパッドP1を含む。このパッドP1は、パイΠ型またはtT型の抵抗ネットワーク、又は他の適切な減衰器から形成される。高速出力がアクティブである場合、コネクタピンにおける信号は、オフであるダイオードD2を通過し、その後パッドP1及びコンデンサC2を通過することにより、オフであるディスプレイポートDPバッファB2の出力に現れる。そのような時にディスプレイポートDPドライバB2はオフであるが、ある信号は、出力において反射し、コンデンサC2、パッドP1及びダイオードD2を介して再度伝播し、コネクタピンに現れて所望の信号と干渉する。本発明の特定の一実施形態において、オフ状態のダイオードD2は、約6dBの減衰を帰還信号に提供する。パッドP1は更なる4dBの減衰を提供し、ディスプレイポートDPバッファB2は、信号を反射し且つ送出する時に更なる10dBの信号減少を提供する。信号は、伝播中にパッドP1及びダイオードD2に入力され、それらの減衰により再度減少する。このように、反射信号がパッドP1を2度通過するため、2度減衰される。ディスプレイポートDP出力B2がアクティブである場合、パッドP1は1度だけ信号を減衰する。従って、本発明の種々の実施形態において、ディスプレイポートDPバッファB2は、増加した駆動強度を有し、パッドP1による損失の原因となる。本発明の特定の一実施形態において、高速出力はディスプレイポートDP出力の約2倍の速さである。そのような状況において、P1等のパッドは、高速伝送経路において必要とされないが、そこに含まれてもよい。図8A等の種々の例において、信号路は、明確にするためにシングルエンドとして示される。本発明の種々の実施形態において、信号路は、シングルエンド又は差動信号路である。図8Bにおいて、高速入力は補助入力とピンを共有する。上述したように、高速入力は、DCブロックを提供するようにコンデンサC1によりAC結合される。補助入力ピンは、DC信号が通過できるようにしつつAC信号をブロックするインダクタL1を介して分離される。図示されるように、追加のコンデンサC2が含まれ、更なるフィルタリング処理を提供する。上述したように、図示されるように、AUX信号路はコンデンサC3を介してAC結合される。本発明のいくつかの実施形態において、補助信号はI2C信号である。そのような場合、コンデンサC1による負荷及びバッファB1の入力抵抗は、I2C信号を提供するドライバに過負荷をかけ且つI2C信号伝送においてエラーを生じさせるほど大きい。従って、本発明の実施形態は示されるようなPiNダイオードD1を含む。このピンダイオードは、コンデンサC1を必要ない場合に分離するために使用される。特に、I2C信号が受信される場合、バイアス信号HSBIASは非アクティブ低いであり、バッファB2の出力を低くする。この結果、ダイオードD1をオフにすることにより、I2C信号をコンデンサC1から分離する。マルチプレクサM1はI2Cラインを選択する。同様に、AUX信号が受信される場合、HSBIASは再度低く、コンデンサC1をAUXラインから分離する。マルチプレクサM1は、コンデンサC3を介して再度AC結合されるAUX信号路を選択する。高速信号が受信される場合、HSBIASがアクティブ高いであるため、バッファB2の出力は高くなる。マルチプレクサM1は、バッファB2の出力からD1を介して提供された電流に帰還経路を提供する抵抗器R3を選択する。これにより、ダイオードD1をオンにし、高速信号を受信するためにコネクタピンをコンデンサC1に結合する。種々のディスプレイは、ディスプレイの一部として装着される専用のケーブルを含む。これらはテザーケーブルと呼ばれる。テザーケーブルは、他の種類のモニタの中でもディスプレイポートDPモニタ又はHSIOモニタに対して使用される。また、これらのケーブルは、ディスプレイポートDPソース又はHSIOソースにより駆動される。従って、これらのデバイスは、自身を適切に構成できるように自身が接続されているものを判定できるのが望ましい。この一例を以下の図に示す。図9は、デバイスが自身が接続されるデバイスの種類を判定するのに使用する回路及び方法を示す。行910において、ディスプレイポートDPソース又はディスプレイポートDPホストは、ディスプレイポートDPシンク又はディスプレイポートDPエンドポイントと通信する。ここでも、構成設定ピンCFG1,CFG2はプルダウンされる。テザーケーブルは受動的ケーブルであり、ディスプレイポートDPシンク又はディスプレイポートDPエンドポイントはディスプレイポートDPデバイスとして動作する。行920において、ディスプレイポートDPソース又はディスプレイポートDPホストは、HSIOシンク又はHSIOエンドポイントと通信する。シンク又はエンドポイントがHSIOデバイスであるため、テザーケーブルはアクティブである。しかし、ソース又はホストがディスプレイポートDPデバイスであるため、テザーケーブルは、節電するためにバイパスモードで動作する。すなわち、含まれたクロック/データリカバリ回路は非アクティブである。HSIOシンク又はHSIOエンドポイントは、LSxピンLSR2PTXピンであってもよい上で検出及びプルアップを行わないため、ディスプレイポートDPモードで動作する。HSIOシンクは更にCFG2を低くする。行930において、ソース又はホストはHSIOデバイスであり、シンク又はエンドポイントはディスプレイポートDPデバイスである。HSIOソース又はHSIOホストは、CFG1ライン及びCFG2ライン上でプルダウンを提供する。この例において、プルダウン抵抗は1Megの値を有するが、他の抵抗は本発明の実施形態に従い使用されてもよい。HSIOソース又はHSIOホストは、構成設定ピンCFG2上の電圧が低くすなわち、プルアップがなく、CFG1が更に低い従って、ケーブルはアダプタではないと判定する。従って、HSIOソース又はHSIOホストは、ディスプレイポートDPモードで動作する。行940において、HSIOソース又はHSIOホストは、HSIOシンク又はHSIOエンドポイントと通信する。上述したように、HSIOソース又はHSIOホストは、LSxピン上でプルアップを提供し、構成設定ピンCFG1,CFG2上でプルダウンを提供する。HSIOシンク又はHSIOエンドポイントは、LSxピン上でプルアップを検出するため、HSIOデバイスとして動作する。この例において、シンク又はディスプレイは、CFG2上で100Kのプルアップを提供するが、本発明の他の実施形態において他の大きさの抵抗器が使用されてもよい。従って、HSIOソース又はHSIOホストは、ピンCFG2上の電圧が高いことを検出するため、HSIOデバイスとして動作する。本発明の特定の一実施形態において、テザーケーブルは、回路網を含むプラグ及び更なる回路網を含むYケーブルを有する。本発明の他の実施形態において、全ての回路網は、テザーケーブルのプラグ又はYケーブル部分に含まれてもよい。一例を以下の図に示す。図10は、本発明の一実施形態に係るテザーケーブル用の回路網を示す。プラグは、図2に示されたコネクタ等のコネクタに挿入するために提供される。プラグは、回路網を更に含むYケーブル筐体部分に接続するYケーブル部分に対するプラグに装着される。そこから、Yケーブルはモニタ多層ボードに装着する。この例において、高速信号は、Yケーブル筐体に配置されるクロック/データリカバリ回路1010及び1030を介してモニタにより受信される。これらのクロック/データリカバリ回路の出力は、クロック/データリカバリ回路1020及び1040に提供される。クロック/データリカバリ回路1020及び1040の出力は、HSIO信号又はディスプレイポートDP信号としてPiNダイオードD1~D4により提供される。尚、この図におけるPiNダイオードD1~D4に対するバイアス抵抗器は、明確にするために省略されている。ここでも、ケーブルがディスプレイポートDP信号を提供するように動作している場合、クロック/データリカバリ回路は、節電するためにバイパスモードで動作する。同様に、クロック/データリカバリ回路1050,1070から提供された高速信号は、プラグにおいてクロック/データリカバリ回路1060,1080を介して受信され、コネクタに提供される。信号は、図示されるように分離される。図示される例において、PiNダイオードD1~D4は、HSIO信号やディスプレイポートDP信号を分離するために使用される。本発明の他の実施形態において、抵抗器、マルチプレクサ、あるいは他の回路又は構成要素が使用されてもよい。本発明の種々の実施形態において、データ接続の信頼性及び精度は、ホスト、ケーブル及び他のデバイスの回路網を校正又は訓練することにより改善される。この回路網は、ケーブルスキュー、クロストーク特にコネクタにおける、チャネル補償例えば、反射の等化又は除去及び他のそのような回路網を補償する回路を含む。これらの回路は、種々のパラメータを使用して調整される。本発明の種々の実施形態において、これらの回路に対するパラメータは、製造により校正又は判定され、動作中にロードするためにプリセットとして格納される。本発明の他の実施形態において、これらのパラメータは、システムが接続される間に判定されてもよい。この訓練又は校正は、電源投入、再開、あるいは他の定期的な時間又は事象に基づく時間中に行われる。これらのルーチン又は他のルーチンは、ホストからケーブルの近端への経路と、ケーブルを介した経路と、ケーブルからデバイス又は他のホストへの経路とを校正するために使用される。このような校正は種々の方法で実行される。例えばホストは、ケーブルの近端をループバックモードにし、データを送受信し、それに応じて送信パラメータ及び受信パラメータを調整する。同様に、デバイスは、ケーブルの近端をループバックモードにし、データを送受信し、それに応じて送信パラメータ及び受信パラメータを調整する。また、ホスト又はデバイスのいずれか、あるいはそれら双方は、遠端をループバックモードにすることにより、校正ルーチンにおいてケーブルを含む。一例を以下の図に示す。図11は、本発明の一実施形態に従ってケーブル及び関連した回路網を校正する方法を示す。動作1110において、校正手順又は訓練手順を開始する。これは、電源投入、ケーブル接続、リセット条件、あるいは他の周期的な基準又は事象により駆動される基準によりトリガされる。動作1120において、ケーブルの近端をループバックモードにする。信号は、動作1130でループバック経路を介して送受信される。近端回路に対する送信パラメータ及び受信パラメータは、動作1140で最適化される。動作1150において、ケーブルの遠端をループバックモードにする。ここでも、動作1160において、信号はこのループバック経路を介して送受信される。遠端回路に対する送信パラメータ及び受信パラメータは、動作1170で最適化される。この手順は、ホスト回路又はデバイス回路のいずれか、あるいはそれら双方により実行される。本発明の実施形態の上述の説明は、例示及び説明のために提示されている。本発明の実施形態の上述の説明は、本発明を網羅すること又は説明された厳密な形式に限定することを意図せず、多くの変更及び変形が上記教示に鑑みて可能である。実施形態は、本発明及びその実際的な適応例の原理を最適に説明することにより、他の当業者が種々の実施形態において及び考えられる特定の使用に適するような種々の変更により本発明を最適に利用できるように選択され且つ説明された。従って、本発明は、以下の請求の範囲の範囲内の全ての変更及び等価物を範囲に含むことを意図することが理解されるだろう。"