主試験装置と試験対象回路との間に介在し、搭載している多数の配線のそれぞれを介して、上記主試験装置と上記試験対象回路とを電気的に接続する試験信号仲介基板において、少なくとも一部の配線はそれぞれ、自配線の一端に、上記主試験装置側から投入された当該配線の伝搬遅延時間測定用のパルス波形を、自配線の他端以外の箇所で反射させる反射箇所規定構造を有することを特徴とする試験信号仲介基板。反射箇所規定構造を有する配線は、上記主試験装置寄りの第1の配線部分と、上記試験対象回路寄りの第2の配線部分と、上記第1及び第2の配線部分間に介挿された、上記パルス波形の周波数成分に対し、上記第1及び第2の配線部分より高インピーダンスの高インピーダンス素子とを有することを特徴とする請求項1に記載の試験信号仲介基板。反射箇所規定構造を有する配線は、上記第1の配線部分と上記高インピーダンス素子との接続点に一端が接続され、他端が開放されている第3の配線部分をさらに有することを特徴とする請求項1又は2に記載の試験信号仲介基板。上記高インピーダンス素子がフェライトビーズであることを特徴とする請求項2又は3に記載の試験信号仲介基板。当該試験信号仲介基板がプローブカードであることを特徴とする請求項1~4のいずれかに記載の試験信号仲介基板。近年、LSIチップの試験コストを低減するため、プローブカード1を介して、同一のウェハ上の多数のDUT3を並行的に試験することが増えてきている。このような多数個並行試験では、LSIテスタ2から多くの試験信号を送出しなければならず、また、多数のDUT3が処理して出力した信号を取り込まなければならない。そのため、LSIテスタ2からの信号チャネル出力専用ピンや入力専用ピンとして不足する信号チャネルも生じることもあり、本来の目的とは違うチャネルが割り当てられることがある。LSIテスタ2からの信号チャネルとしては、クロックなどのハイレベルとローレベルとの変化が速い信号を通すACチャネルと、レベルがハイ又はローに固定された信号やレベルの変化が遅い信号を通すDCチャネルとがある。DCチャネルは、レベルが固定又はレベル切替が遅いため、DUT3への到達のタイミングずれを考慮する必要がなく、そのため、ACチャネルとは異なり、プローブカード1の配線での伝搬遅延時間は問題とならない。また、プローブカード1の配線も、ハイレベルとローレベルとの変化が速い信号を通すに好適なACチャネルの配線と、レベル固定信号やレベル切替が遅い信号を通すに好適なDCチャネルの配線とがある。ACチャネルの配線は、伝搬遅延時間が問題となるので、伝搬遅延時間の測定に影響を与えないように配線インピーダンスが一定例えば50Ωであることが望ましい。一方、DCチャネルの配線は、配線長に比例して固定レベルハイレベルが低下していくことを考慮すると低抵抗で設計する必要がある。多数個並行試験において、上述したようにLSIテスタ2の信号チャネルが不足した場合には、LSIテスタ2のACチャネルを、プローブカード1のDCチャネルの配線に割り当てる。これは、LSIテスタ2のACチャネルは、レベル切替速度の変動に対応できるため、DCチャネルの機能を代用できるが、その逆は成立しないためである。LSIテスタ2は、基本的には、全てのACチャネルについて、TDR法による伝搬遅延時間の測定と、測定時間に基づいたスキュー補正とを行う。ここでのACチャネルには、DCチャネルの機能を代用するACチャネルも含まれる。従来、LSIテスタ2のACチャネルをDCチャネルの代用として適用し、プローブカード1のDCチャネルの配線に対応付けた場合に、TDR法による伝搬遅延時間の測定で不具合が発生していた。例えば、プローブカード1のDCチャネル配線は、伝搬遅延時間に基づくスキュー補正を行う必要がないため、測定された伝搬遅延時間が、LSIテスタ2がスキュー補正で対応可能な伝搬遅延時間の上限を超えることが生じる。また例えば、プローブカード1のDCチャネル配線のインピーダンスは所望値が定められていないため、所定のインピーダンスを前提としているTDR法による伝搬遅延時間の測定では、測定された伝搬遅延時間を保証できず、スキュー補正が誤ってなされることも生じる。以上のような不具合が発生した場合には、DUT3の試験を始めることができない状態になる。以上では、プローブカード1を例にして従来技術及びその課題を説明したが、LSIテスタ2によるDUT3の試験には、テストボードが仲介することもあり、試験信号仲介基板がテストボードの場合にも、同様な課題が生じている。本発明は、上述の課題に鑑みなされたものであり、伝搬遅延時間の測定値が所定範囲外になる恐れがある配線が、外部の主試験装置によって伝搬遅延時間の測定対象となっても、その測定がエラーになって試験対象の試験への移行を停止させることがない試験信号仲介基板を提供しようとしたものである。かかる課題を解決するため、第1の本発明は、主試験装置と試験対象回路との間に介在し、搭載している多数の配線のそれぞれを介して、上記主試験装置と上記試験対象回路とを電気的に接続する試験信号仲介基板において、少なくとも一部の配線はそれぞれ、自配線の一端に、上記主試験装置側から投入された当該配線の伝搬遅延時間測定用のパルス波形を、自配線の他端以外の箇所で反射させる反射箇所規定構造を有することを特徴とする。本発明によれば、反射箇所規定構造により、測定される伝搬遅延時間を所定範囲内にすることができ、測定がエラーになって試験対象の試験への移行を停止させることをなくすことができる。A第1の実施形態以下、本発明に係る試験信号仲介基板をプローブカードに適用した第1の実施形態を、図面を参照しながら説明する。図1は、第1の実施形態のプローブカードにおける配線パターンを示す模式的な平面図であり、上述した図6との同一部分には同一符号を付して示している。第1の実施形態のプローブカード10も、LSIテスタ2と、DUTウェハ上のLSIチップ3との間に介在し、LSIテスタ2とDUT3とを電気的に接続させ、LSIテスタ2によるDUT3の試験を実行させるものである。LSIテスタ2によるDUT3の試験に先立ち、第1の実施形態のプローブカード10だけがLSIテスタ2に接続された状態で、LSIテスタ2は、LSIテスタ2の全てのACチャネルDCチャネルの代用ACチャネルを含むに対応するプローブカード10内の配線に対し、伝搬遅延時間の測定と、その測定結果に基づいたスキュー補正とを行うようになされている。図1は、プローブカード10の配線として、DCチャネルの配線11と、ACチャネルの配線12とを1本ずつ取り出して示している。ACチャネル配線12は、従来と同様に、所定インピーダンス例えば50Ωを有する配線であり、一端がLSIテスタ2の端子に接続され、他端がDUT3の端子に接続されている。実際上、配線は曲がっていたりしていることもあるが、図1では、両端間を直線上に示している。DCチャネル配線11は、LSIテスタ2寄りの配線部分20と、DUT3寄りの配線部分21と、これら配線部分20及び21に接続されているフェライトビーズ22とから構成されている。DCチャネル配線11も、実際上、曲がっていたりしていることもあるが、図1では直線上に示している。各配線部分20、21はそれぞれ、DCチャネル配線に要求されている固定レベル信号の伝搬での減衰防止面から低抵抗に選定されている。フェライトビーズ22は、周知のように、フェライト材料のインピーダンス成分の周波数特性を利用して高周波ノイズを除去するEMI部品として用いられることが多いものである。この第1の実施形態の場合、フェライトビーズ22は、直流成分を通過させると共に、TDR法のパルス波形が有する周波数成分に対しては高インピーダンス素子例えば、150Ω以上として機能するものである。すなわち、フェライトビーズ22は、配線の伝搬遅延時間の測定時には、LSIテスタ2から入力されたパルス波形を、LSIテスタ2寄りの配線部分20とフェライトビーズ22との境界で反射させ、DUT3を接続した後に行う試験では入力されたレベル固定信号又はレベル切替の遅い信号をそのまま通過させるものである。以上から明らかなように、フェライトビーズ22は、DCチャネル配線11が伝搬遅延時間の測定対象となったときに、DCチャネル配線11の全長に応じた伝搬遅延時間をLSIテスタ2に測定させるのではなく、LSIテスタ2寄りの配線部分20の長さやインピーダンスなどで定まる伝搬遅延時間を、DCチャネル配線11の全長に応じた伝搬遅延時間に見せ掛けてLSIテスタ2に測定させるように機能するものである。フェライトビーズ22の位置言い換えると、LSIテスタ2寄りの配線部分20の長さやインピーダンスなどによって、LSIテスタ2が測定できる伝搬遅延時間が異なる。フェライトビーズ22の位置は、伝搬遅延時間の測定、測定に基づいたスキュー補正でLSIテスタ2がエラーと処理することがない位置に選定されている。DCチャネル配線11のフェライトビーズ22を介挿するようにしたのは、以下の理由による。インピーダンスが50Ωの場合には、配線の伝搬遅延時間を測定することができるが、DCチャネル配線のようなインピーダンスが50Ω以外の場合には、TDR法では測定結果は保証されない。このような不都合を発生させない場合には、DCチャネル配線を全てACチャネル配線と同様にインピーダンスを50Ωで設計すればよい。しかし、DCチャネル配線は低抵抗が求められており、この方法を適用できない。DCチャネル配線は、本来、伝搬遅延時間の測定対象ではない。従って、LSIテスタ2がDCチャネル配線の伝搬遅延時間を正しく測定してエラー処理を実行するより、LSIテスタ2が、エラー処理を実行しないように伝搬遅延時間を測定させれば良い。TDR法による伝搬遅延時間の測定は、配線の開放端からの反射波形を測定しており、この反射波形を、LSIテスタ2の伝搬遅延時間の調整範囲内で測定できれば良い。逆に言えば、LSIテスタ2の伝搬遅延時間の調整範囲内になるように、パルス波形の反射箇所を設ければ良い。通常、反射波形の発生箇所は配線の開放端であり、配線の開放端のインピーダンスは高いほぼ無限大である。しかし、伝搬遅延時間の判定インピーダンスは150Ω反射係数でいえばρ=0.5であり、開放端を作らなくても、インピーダンスが150Ω以上の箇所を作れば、そこが反射箇所となる。第1の実施形態では、LSIテスタ2の調整範囲内の伝搬遅延時間を達成できるように、DCチャネル配線11の意図した箇所にフェライトビーズ22を介挿し、パルス波形の反射箇所を設けた。また、フェライトビーズ22は、直流成分に対しては通過させる性質を有しており、DUT3を接続させた後に行うDCチャネルとしての試験に対しても、悪影響を与えることはない。図2Aは、フェライトビーズ22を介したことによる伝搬遅延時間への影響の実験結果を示すグラフである。この実験は、図2Bに示すように、2つの同軸ケーブル30、31と、フェライトビーズ32とでDCチャネル配線11と同様なパルス波形の伝搬路を形成し、この伝搬路に対してTDR測定器35を接続して伝搬遅延時間を測定したものである。図2Aにおいて、曲線C1は同軸ケーブル30だけの場合に対してTDR法で測定した結果を示し、曲線C2は同軸ケーブル30とフェライトビーズ32と同軸ケーブル31との直列回路に対してTDR法で測定した結果を示し、曲線C3は同軸ケーブル30と同軸ケーブル31との直列回路に対してTDR法で測定した結果を示している。伝搬遅延時間を測定する反射係数0.5での測定時間伝搬遅延時間の2倍は、曲線C1及びC2が同様であり、曲線C3より大幅に短くなっている。すなわち、フェライトビーズ32を介挿することにより、TDR測定器35寄りの同軸ケーブル30の長さに応じた伝搬遅延時間が測定されていることが分かる。第1の実施形態によれば、レベル固定信号やレベル切替が遅い信号用のDCチャネル配線が、LSIテスタによる伝搬遅延時間の測定対象となっても、DCチャネル配線にフェライトビーズを介挿して、測定される伝搬遅延時間が、意図した範囲内に収まるようにしたので、測定がエラーとなることはなく、試験対象の試験へ移行させることができる。ここで、DCチャネル配線に介挿するフェライトビーズは、例えば、1辺が1mm以下の直方体形状のチップ部品となっており、フェライトビーズを介挿するとしても、実装上、問題とならない程度である。B第2の実施形態次に、本発明に係る試験信号仲介基板をプローブカードに適用した第2の実施形態を、図面を参照しながら説明する。図3は、第2の実施形態のプローブカードにおける配線パターンを示す模式的な平面図であり、上述した第1の実施形態に係る図1との同一、対応部分には同一、対応符号を付して示している。第2の実施形態のプローブカード10Aも、LSIテスタ2と、DUTウェハ上のLSIチップ3との間に介在し、LSIテスタ2とDUT3とを電気的に接続させ、LSIテスタ2によるDUT3の試験を実行させるものである。図3は、プローブカード10Aの配線として、DCチャネルの配線11Aと、ACチャネルの配線12とを1本ずつ示している。ACチャネル配線12は、従来や第1の実施形態と同様なものであるので、その説明は省略する。DCチャネル配線11Aは、LSIテスタ2寄りの配線部分20と、DUT3寄りの配線部分21と、これら配線部分20及び21に接続されているフェライトビーズ22と、配線部分20及びフェライトビーズ22の接続点に一端が接続され他端が開放されているダミー配線23とからなっている。すなわち、第1の実施形態のDCチャネル配線11に比較して、ダミー配線23が増えている。フェライトビーズ22は、プローブカード10Aに搭載されている他の部品の配置位置や他の配線の実装位置などによって、例えば、好適な位置よりLSIテスタ2寄りに実装しなければならないことも生じる。この場合において、第1の実施形態であれば、測定される伝搬遅延時間が短くなり過ぎて、意図した範囲外になる恐れがある。また、プローブカード10の製造工程において、フェライトビーズ22の介挿位置がばらつき、測定される伝搬遅延時間が短くなり過ぎて意図した範囲外になる恐れがある。そのため、フェライトビーズ22の介挿箇所に拘らずに、測定される伝搬遅延時間を意図した範囲内に収める手法があれば好ましい。配線部分20及びフェライトビーズ22の接続点に一端が接続され他端が開放されているダミー配線23は、測定される伝搬遅延時間を可変可能とする構成要素である。ダミー配線23は、ACチャネル用配線12と同様なインピーダンスを有するものであっても良く、配線部分20及び21と同様なインピーダンスを有するものであっても良い。伝搬遅延時間のためにLSIテスタ2から当該プローブカード10Aに入力されたパルス波形は、配線部分20を通過して、配線部分20及びフェライトビーズ22の接続点に到達する。この接続点に到達したパルス波形は、フェライトビーズ22が高インピーダンスである一方、ダミー配線23のインピーダンスが低いため、ダミー配線23にその一端から進入する。ダミー配線23に進入したパルス波形はそのまま進行し、ダミー配線23の開放端で反射され、逆方向に進行してLSIテスタ2に戻る。すなわち、ダミー配線23を追加した第2の実施形態のDCチャネル配線11Aでは、配線部分20及びダミー配線23によって測定される伝搬遅延時間が規定される。例えば、フェライトビーズ22を好適な位置よりLSIテスタ2寄りに実装しなければならない場合には、そのずれ量に応じた長さを有するダミー配線23を設けることにより、LSIテスタ2がエラー処理を実行しない伝搬遅延時間の測定値を得ることができる。また例えば、ダミー配線の敷設工程では少し長めのダミー配線を設け、出荷検査などで伝搬遅延時間を確認する際には、確認された伝搬遅延時間に応じた長さだけダミー配線の開放端側を切断し、LSIテスタ2がエラー処理を実行しない伝搬遅延時間の測定値を達成できるようにする。なお、フェライトビーズ22は直流成分を通過させるので、また、ダミー配線23の一端は開放端であるため、DUT3の試験時のレベル固定信号又はレベル切替が遅い信号は、フェライトビーズ22を通過してDUT3側に向かい、ダミー配線23が試験に悪影響を与えることはない。図4Aは、ダミー配線23を設けたことによる伝搬遅延時間への影響の実験結果を示すグラフである。この実験は、図4Bに示すように、2つの同軸ケーブル30、31、33と、フェライトビーズ32とでDCチャネル配線11Aと同様なパルス波形の伝搬路を形成し、この伝搬路に対してTDR測定器35を接続して伝搬遅延時間を測定したものである。図4Aにおいて、曲線C2は同軸ケーブル30とフェライトビーズ32と同軸ケーブル31との直列回路ダミー配線に対応する同軸ケーブル33は接続されていないに対してTDR法で測定した結果を示し、曲線C4は長さLの同軸ケーブル33を同軸ケーブル30とフェライトビーズ32との接続点に接続した回路に対してTDR法で測定した結果を示し、曲線C5は長さ2Lの同軸ケーブル33を同軸ケーブル30とフェライトビーズ32との接続点に接続した回路に対してTDR法で測定した結果を示し、曲線C6は長さ3Lの同軸ケーブル33を同軸ケーブル30とフェライトビーズ32との接続点に接続した回路に対してTDR法で測定した結果を示している。図4Aから、ダミー配線23を設けた方がダミー配線23を設けない場合より測定される伝搬遅延時間が長いことが分かる。また、ダミー配線23の長さが長くなればなるほど測定される伝搬遅延時間が長いことが分かる。これにより、ダミー配線23が、測定される伝搬遅延時間の調整要素となっていることが分かる。第2の実施形態によれば、レベル固定信号やレベル切替が遅い信号用のDCチャネル配線が、LSIテスタによる伝搬遅延時間の測定対象となっても、DCチャネル配線にフェライトビーズを介挿し、かつ、ダミー配線を設けて、測定される伝搬遅延時間が、意図した範囲内に収まるようにしたので、測定がエラーとなることはなく、試験対象の試験へ移行させることができる。ここで、ダミー配線を設けたので、その長さ調整により、測定される伝搬遅延時間を調整することができる。C第3の実施形態次に、本発明に係る試験信号仲介基板をプローブカードに適用した第3の実施形態を、図面を参照しながら説明する。図5は、第2の実施形態のプローブカードにおける配線パターンを示す模式的な平面図であり、上述した第1の実施形態に係る図1との同一、対応部分には同一、対応符号を付して示している。第3の実施形態のプローブカード10Bも、LSIテスタ2と、DUTウェハ上のLSIチップ3との間に介在し、LSIテスタ2とDUT3とを電気的に接続させ、LSIテスタ2によるDUT3の試験を実行させるものである。図5は、プローブカード10Bの配線として、DCチャネルの配線11Bと、ACチャネルの配線12とを1本ずつ示している。ACチャネル配線12は、従来や第1の実施形態や第2の実施形態と同様なものであるので、その説明は省略する。DCチャネル配線11Bは、LSIテスタ2寄りの配線部分20と、DUT3寄りの配線部分21と、これら配線部分20及び21の接続、非接続を切り換えるスイッチ22Bとから構成されている。すなわち、第3の実施形態の場合には、フェライトビーズ22に代えてスイッチ22Bを設けている。スイッチ22Bは、電気機械的なスイッチであっても良く、フォトMOSリレーなどのスイッチング素子であっても良い。伝搬遅延時間の測定時においてはスイッチ22Bを開放して行う。これにより、伝搬遅延時間のためにLSIテスタ2から当該プローブカード10Aに入力されたパルス波形は、配線部分20の一端から入力されて進行し、配線部分20の他端で反射され、逆方向に進行してLSIテスタ2に戻る。従って、測定される伝搬遅延時間は、配線部分20だけが反映されたものとなる。DUT3の試験時においては、スイッチ22Bを閉成して行う。スイッチ23が閉成されているので、レベル固定信号や、レベル切替が遅い信号などの試験信号は、スイッチ22Bをそのまま通過してDUT3側に進行し、DUT3の試験を実行させる。第3の実施形態によれば、レベル固定信号やレベル切替が遅い信号用のDCチャネル配線が、LSIテスタによる伝搬遅延時間の測定対象となっても、DCチャネル配線にスイッチを介挿し、スイッチを開放して測定させ、測定される伝搬遅延時間が、意図した範囲内に収まるようにしたので、測定がエラーとなることはなく、試験対象の試験へ移行させることができる。D他の実施形態第3の実施形態は、第1の実施形態におけるフェライトビーズに代えてスイッチを適用したものを示したが、第2の実施形態におけるフェライトビーズに代えてスイッチを適用するようにしても良い。すなわち、スイッチとダミー配線とを有するようにDCチャネル配線を構成するようにしても良い。第1及び第2の実施形態においては、伝搬遅延時間の測定用のパルス波形に対して高インピーダンスを呈すると共に、レベル固定信号などの試験用の直流信号をそのまま通過させる素子として、フェライトビーズを適用したものを示したが、上述のように、周波数成分によってインピーダンスが異なる機能を発揮するものであればフェライトビーズに代えて適用するようにしても良い。例えば、チップインダクタと呼ばれている素子は、フェライトを利用していないものであっても、本発明に利用することができる。上記各実施形態では、試験信号仲介基板がプローブカードであるものを示したが、テストボードなど、他の試験信号仲介基板に本発明の技術思想を適用することができる。