半導体素子を構成するホウ素注入領域に、炭素が共注入された炭素注入層が形成されていることを特徴とする半導体装置。前記ホウ素注入領域および前記炭素注入層は半導体基板の主面に形成されており、前記半導体基板の主面から前記半導体基板の裏面に向かう深さ方向において、前記ホウ素注入領域内のホウ素の濃度ピークの位置は、前記炭素注入層内の炭素の濃度ピークの位置と同じ位置または前記炭素注入層内の炭素の濃度ピークの位置よりも浅い領域に位置していることを特徴とする請求項1記載の半導体装置。前記半導体素子はN型のMISトランジスタであり、前記ホウ素注入層は前記N型のMISトランジスタのハロー領域であることを特徴とする請求項1記載の半導体装置。前記N型のMISトランジスタのソースドレイン領域は拡散層と、接合深さが前記拡散層よりも浅いエクステンション領域とを有し、前記炭素注入層内の炭素の濃度ピークは前記エクステンション領域内の不純物の濃度ピークよりも深い領域に位置していることを特徴とする請求項3記載の半導体装置。前記半導体素子はP型のMISトランジスタであり、前記P型のMISトランジスタのソースドレイン領域は拡散層と、接合深さが前記拡散層よりも浅いエクステンション領域とを有し、前記ホウ素注入層は前記エクステンション領域であることを特徴とする請求項1記載の半導体装置。前記半導体素子は、半導体基板の主面に形成された前記ホウ素注入層と、前記半導体基板の主面に、前記ホウ素注入層よりも深い接合深さで形成されたN型の半導体領域との界面にPN接合を有することを特徴とする請求項1記載の半導体装置。半導体素子を構成するホウ素注入領域に、炭素が共注入された炭素注入層を有する半導体装置の製造方法であって、a半導体基板にホウ素を注入して前記ホウ素注入領域を形成する工程と、b前記半導体基板に炭素を注入して前記炭素注入層を形成する工程と、を有することを特徴とする半導体装置の製造方法。前記半導体基板の主面から前記半導体基板の裏面に向かう深さ方向において、前記ホウ素注入領域内のホウ素の濃度ピークの位置を、前記炭素注入層内の炭素の濃度ピークの位置と同じ位置または前記炭素注入層内の炭素の濃度ピークの位置よりも浅い領域に形成することを特徴とする請求項7記載の半導体装置の製造方法。前記a工程でのホウ素の注入エネルギーの値は、前記b工程での炭素の注入エネルギー以上の値であることを特徴とする請求項7記載の半導体装置の製造方法。前記b工程の後に前記a工程を行うことを特徴とする請求項7記載の半導体装置の製造方法。前記半導体素子はN型のMISトランジスタであり、前記ホウ素注入層は前記N型のMISトランジスタのハロー領域であることを特徴とする請求項7記載の半導体装置の製造方法。前記N型のMISトランジスタのソースドレイン領域は拡散層と、接合深さが前記拡散層よりも浅いエクステンション領域とを有し、前記炭素注入層内の炭素の濃度ピークの位置を、前記エクステンション領域内の不純物の濃度ピークの位置よりも深い領域に形成することを特徴とする請求項11記載の半導体装置の製造方法。前記N型のMISトランジスタのソースドレイン領域は拡散層と、接合深さが前記拡散層よりも浅いエクステンション領域とを有し、cN型の不純物を注入することで前記エクステンション領域を形成する工程をさらに有し、前記c工程での前記N型の不純物の注入エネルギーは、前記b工程での炭素の注入エネルギーよりも小さいことを特徴とする請求項11記載の半導体装置の製造方法。前記半導体素子はP型のMISトランジスタであり、前記P型のMISトランジスタのソースドレイン領域は拡散層と、接合深さが前記拡散層よりも浅いエクステンション領域とを有し、前記ホウ素注入層は前記エクステンション領域であることを特徴とする請求項7記載の半導体装置の製造方法。d前記半導体基板の主面に、N型の半導体領域を形成する工程をさらに有し、前記a工程および前記d工程により、前記ホウ素注入層よりも深い接合深さを有する前記N型の半導体領域と前記ホウ素注入層との界面にPN接合を有する前記半導体素子を形成することを特徴とする請求項7記載の半導体装置の製造方法。半導体装置の微細化に伴い、短チャネル効果の劣化が顕著になることで、MISトランジスタがオフの状態でのリーク電流が増大し、これにより、しきい値電圧以下単にしきい値ともいうを上げることによるオンオフ比が確保できない問題が生じ、デバイスの性能維持が困難になってきている。例えばN型のMISトランジスタの場合、ソースドレインのエクステンション領域には通常Asヒ素の低エネルギーイオン注入を用いて、高濃度のN型半導体領域を形成し、ソースとドレインとが短絡しないように、Bホウ素をパンチスルーストッパーとして用いる、いわゆるHalo構造を形成する方法が採用されている。注入した不純物の活性化のために高温の熱処理が必要になるが、シリコン基板中でホウ素は拡散係数が大きいため、ソースとドレイン間の短絡現象を抑制することが困難となる。一方、P型のMISトランジスタの場合、HaloにはAsヒ素またはPリンなどシリコン中において拡散係数が小さい不純物を用いることができるが、ソースドレインのエクステンション領域には一般的にはBホウ素や、二フッ化ホウ素BF2イオンを低エネルギーで注入するため、N型MISトランジスタのHalo構造とは異なり、P型MISトランジスタではエクステンション領域での不純物拡散が問題となる。このように、MISトランジスタの短チャネル効果が抑制できないと、製品としてのスイッチング動作に不具合を生じるだけでなく、オフ状態のスタンバイ電流増大によって消費電力が増大するため、駆動のための電源電圧を低減して低消費電力化したメリットがなくなる。また、N型MISトランジスタのHalo構造のホウ素およびP型MISトランジスタのエクステンション領域のホウ素は、シリコンSi中で格子間シリコンインタースティシャルシリコン:Interstitialsiliconを介して拡散する。このため、例えばエクステンション領域を形成する際に不純物が注入される半導体基板の格子間シリコンが、注入された前記不純物の活性化のための熱処理中にMISトランジスタのチャネル中に拡散し、チャネル領域におけるホウ素の拡散を増速させるため、ソースドレインチャネル領域間の横方向のホウ素の不均一性が高まる原因となる。また、N型MISトランジスタはチャネルにホウ素を添加するため、特に格子間シリコンの拡散で不純物濃度分布が乱れやすく、その結果ホウ素のばらつきが大きくなり、その結果MISトランジスタのしきい値ばらつきが大きくなる。このしきい値の大きなばらつきにより、上記した待機電力が増大する。また、増大するMISトランジスタのしきい値ばらつきによって、隣接するMISトランジスタ同士の間でも大きくしきい値が異なることになり、製品の歩留まりが低下する。MISトランジスタのしきい値ばらつきの主な原因は、MISトランジスタのしきい値を決めるチャネル不純物の離散分布ばらつきであり、このばらつきはランダムばらつきと呼ばれ、ランダムばらつきはゲート長とゲート幅の積ゲート面積の平方根分に反比例することが知られている。微細化プロセスを適用した半導体装置では、ゲート長、ゲート幅が最小のMISトランジスタをSRAMStaticRandomAccessMemoryなどのメモリに用いるために、微細化が進むとランダムばらつきが大きくなり、状態保持できず、半導体装置が正常に動作しなくなってくる。また、微細化により、ゲート長、ゲート幅が縮小するのに加え、ゲート絶縁膜の薄膜に伴うチャネル不純物濃度の増大が、MISトランジスタのしきい値ばらつきをさらに大きくする。したがって、上記した先行技術文献では、ホウ素などの拡散しやすい不純物を注入した領域に炭素などを共に注入する共注入を用いて、不純物そのものの増速拡散TED:TransientEnhancedDiffusionを抑制し、浅い接合を形成することで対策をしている。これは、イオン注入時に導入される格子間原子や原子空孔をトラップすることでなしえるものと考えられている。しかしながら、これらの方法では、不純物濃度が低濃度の領域での不純物拡散を抑制することはできるが、半導体装置のより高い性能を実現するための施策にはなり得ない。すなわち、高濃度領域の不純物の拡散を抑制し、浅く低抵抗な半導体領域の形成を実現することが大きな課題となる。本発明は、これらの不純物の分布の精密な制御を実現し、その特性向上に寄与するものであり、またMISトランジスタの特性ばらつきを抑制し、設計マージンを拡大するとともに、製造歩留まりを向上すること、ならびに周辺部には従来のバルクMISトランジスタを用いることで既存のライブラリを有効利用することを目的とする半導体装置の製造方法、ならびに半導体装置に関するものである。本発明の目的は、半導体領域の不純物分布の精密な制御を実現することで、半導体装置の性能を向上させることにある。本発明の他の目的は、MISトランジスタの特性ばらつきを抑制することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本発明の好ましい一態様である半導体装置は、半導体素子を構成するホウ素注入領域に、炭素が共注入された炭素注入層が形成されているものである。また、本発明の好ましい一態様である半導体装置の製造方法は、半導体素子を構成するホウ素注入領域に、炭素が共注入された炭素注入層を有する半導体装置の製造方法であって、a半導体基板にホウ素を注入して前記ホウ素注入領域を形成する工程と、b前記半導体基板に炭素を注入して前記炭素注入層を形成する工程と、を有するものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。代表的な実施の形態によれば、半導体領域の不純物分布の精密な制御を実現することで、半導体装置の性能を向上させることができる。また、MISトランジスタの特性ばらつきを抑制することができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。また、以下の実施の形態で用いる図面においては、平面図、俯瞰図であっても図面を見易くするために部分的にハッチングを付す場合がある。実施の形態1まず、図1を用いて、本発明の実施の形態の半導体装置を説明する。図1は、一般的に製造されるN型MISトランジスタの断面図を示している。図1に示すように、例えば1~10Ωcm程度の比抵抗を有する単結晶シリコンからなる半導体基板300の主面にはP型の不純物が比較的低濃度で導入された半導体領域であるPウエルPWが形成されており、半導体基板300の主面上には、例えば酸化シリコンからなるゲート絶縁膜302を介して、多結晶シリコンからなるゲート電極303が形成されている。ゲート電極303の側壁には酸化シリコンなどからなるオフセットスペーサー304を介して、例えば窒化シリコン膜および酸化シリコン膜の積層膜などからなるサイドウォールゲート側壁絶縁膜308が形成されている。ゲート電極303の直下の半導体基板300の主面にはP型の不純物例えばBホウ素が導入されたチャネル注入層301が形成されており、チャネル注入層301を挟むように、半導体基板300の主面には、チャネル注入層301側から順にハロー領域306およびエクステンション領域305を介して拡散層309が形成されている。ハロー領域306はエクステンション領域305よりも接合深さ半導体基板300の主面に対して垂直な深さ方向において不純物濃度がピークとなる位置までの距離が深く、拡散層309よりも接合深さが浅い半導体領域であり、P型の不純物例えばBホウ素が比較的高濃度で導入された領域である。ハロー領域306は短チャネル効果の抑制を目的として形成された、ソースドレイン領域とは逆の導電型を有する半導体層である。エクステンション領域305はN型の不純物例えばAsヒ素が低濃度で導入された半導体領域であり、拡散層309よりも接合深さが浅く形成されてる。拡散層309はN型の不純物例えばAsヒ素が比較的高濃度で導入された半導体領域であり、ゲート電極303の直下のチャネル注入層301を挟むようにチャネル注入層301の両側に形成されたエクステンション領域305および拡散層309はそれぞれソースドレイン領域を構成している。このように、図1に示すN型MISトランジスタはLDDLightlyDopedDrain構造を有している。なお、拡散層309およびゲート電極303の上面にはシリサイド層が形成され、シリサイド層上には層間絶縁膜、コンタクトプラグおよび金属配線などが形成されているが、図1では示していない。半導体基板300の主面には、ハロー領域306に含まれるホウ素を高精度に分布させ、精度良くハロー領域306を形成するために、不純物としてC炭素が注入された炭素注入層307が形成されている。炭素はエクステンション領域305とほぼ同じ領域に注入されている。ただし、エクステンション領域305よりも炭素注入層307の方が深い領域にまで注入されている。つまり、エクステンション領域305を構成するN型の不純物例えばAsヒ素の濃度ピーク濃度が最も高い位置よりも、炭素注入層307内の炭素の濃度ピークの方が、半導体基板300の主面から反対側の裏面に向かう深さ方向において深い位置に形成されている。図1では、炭素注入層307を破線で示しており、破線と半導体基板300の主面との間の領域に炭素が共注入co-implaされているものとする。図1に示すように、炭素注入層307の接合深さはエクステンション領域305よりも深く、拡散層309よりも浅く、ハロー領域306よりも浅く形成されている。なお、ここでいう共注入とは、一つの半導体領域に複数の種類の不純物例えばホウ素と炭素を共に導入することを指し、共注入により不純物が導入された半導体領域の一部は、複数の種類の不純物が混在している状態となる。共注入はホウ素および炭素などの複数の種類の不純物を時間的に全く同時に注入することを含むが、これに限られず、いずれかの不純物を先に注入し、他の不純物を後から注入することも含むものとする。このようにco-implaとは、活性の低い不純物ドーパント例えば炭素を半導体基板に打ち込むことにより、前記不純物ドーパントをイオン注入することにより発生した過飽和点欠陥のトラップサイトとして機能させることで、半導体基板に打ち込んだ不純物例えばホウ素が過度に拡散することを防ぎ、またはアモルファス層を形成することで、半導体基板に打ち込んだ不純物例えばホウ素が過度に拡散することを防ぐ技術である。前記不純物ドーパント炭素の打ち込みによりアモルファス層を形成することでホウ素の拡散を防ぐことができるのは、ホウ素を打ち込む対象である半導体基板の表面がアモルファス状態ではなく結晶構造を有する場合、イオン注入されたホウ素が、隣り合う結晶同士の界面に沿って半導体基板の表面から深い領域に達しやすくなることを、基板表面のアモルファス化によって防ぐことができるためである。例えば、図24に示すように、炭素を共注入せず、ホウ素を単独でシリコン中に注入し、熱処理を行った場合、低濃度領域で増速拡散が生じる。図24は横軸を半導体基板の主面からの深さ方向の距離とし、縦軸をホウ素濃度としたグラフである。つまり、図24は比較例の半導体領域内の深さ方向におけるホウ素の濃度分布を示すグラフであり、ホウ素を半導体基板に注入した直後のホウ素の分布を破線のグラフで示し、熱処理後のホウ素の分布を実線のグラフで示している。図24に示すように、熱処理後の炭素の分布は、熱処理前の炭素の分布に比べ、ホウ素により半導体領域を形成する半導体基板の主面近傍では濃度が下がっているのに対し、深さ0.1μmよりも深い領域ではホウ素の濃度が上昇し、大きく尾を引く状態となり、グラフのテールの拡散が大きくなる傾向がある。この場合、ホウ素により形成する半導体領域例えばP型MISトランジスタのエクステンション領域が所望の深さよりも深い領域に意図せず拡散してしまうため、前記半導体領域の不純物濃度は低下し、また前記半導体領域と他の領域との境目が曖昧になり、前記半導体領域を高い濃度で、かつ高精度で形成することできない。図24は深さ方向の不純物濃度を示したグラフであるので横方向の分布に関しては示されていないが、半導体基板の主面に沿う横方向においても同様に不純物拡散が起こるため、例えばP型MISトランジスタのエクステンション領域を構成する不純物がチャネル注入層に多く拡散すると、短チャネル効果の劣化が顕著になることでオフ状態でのリーク電流が増大し、これにより、しきい値を上げることによるオンオフ比が確保できない問題が生じ、デバイスの性能維持が困難になる。また、MISトランジスタがオフ状態のときのリーク電流が増大することは、半導体装置の消費電力の増大に繋がる。N型MISトランジスタの場合は、拡散が起こりやすいホウ素はハロー領域を形成するために導入されていることが考えられる。上記拡散が起こることでハロー領域の濃度が低下し、深さ方向および横方向に広範囲に薄くホウ素が拡散するため、ハロー領域を形成したことによる短チャネル効果の抑制効果が低下し、上記したようにオフ状態でのリーク電流が増大するなどの問題が発生する。また、上記拡散は制御が困難であるため、半導体基板上に形成された複数の半導体素子同士または複数の半導体装置同士において半導体素子例えばMISトランジスタの特性ばらつきが大きくなり、半導体装置の製造歩留まりが低下する。これらの問題は半導体装置が微細化するほど顕著になるため、上記拡散によって半導体基板の主面に浅く高濃度な半導体領域を高精度で形成することが困難になることは、半導体装置の微細化および性能向上の妨げとなる。また、半導体装置の微細化により上記拡散が顕著になれば、半導体素子の特性ばらつきもより大きくなるため、半導体装置の歩留まりがさらに低下する。この拡散現象を抑える対策として他の不純物元素を共注入する方法では、ホウ素を注入して形成するハロー領域の不純物Bホウ素の濃度ピークの深さよりも更に深い領域に共注入元素C炭素を注入することが考えられる。これは、ハロー領域を形成した後に、ソースドレイン領域の活性化またはシリサイド層の形成を目的として行われる熱処理時において、ホウ素が半導体基板内の主面近傍からより深い方向または半導体基板の主面に沿う横方向に拡散することを防ぐために、ホウ素が拡散することを防ぎたい領域に予め熱処理の前に炭素を共注入しておくものである。ホウ素がイオン注入されたシリコン基板内では、格子状に規則正しく並ぶシリコンのうちの一部のシリコン原子が格子間シリコンインタースティシャルシリコンとしてシリコンの配列から飛び出し、この格子間シリコンとホウ素と結びついたホウ素イオンが格子間シリコンを介してシリコン基板の深い領域にまで拡散しやすくなり、ホウ素を注入した不純物領域が拡大する現象が起こる。これに対し、炭素を共注入した場合は、シリコン基板内に発生した格子間シリコンに炭素イオンが結びつくため、ホウ素イオンが結びつく格子間シリコンが減少することでホウ素の拡散が抑制される。したがって上記の共注入工程は、ハロー領域を形成した領域よりも深い領域にホウ素が拡散することを抑えることを目的として、ハロー領域を形成するためにホウ素が注入される領域よりも深い領域に炭素の共注入を行うものである。このため、ハロー領域を構成するホウ素の濃度ピークよりも深い位置に炭素の濃度ピークを形成することになる。つまり、炭素注入層の接合深さはP型MISトランジスタではエクステンション領域よりも深くなり、N型MISトランジスタではハロー領域よりも深くなる。しかし、このような方法はハロー領域を浅く高精度に形成することが困難である問題がある。すなわち、この方法では、炭素をハロー領域よりも深い領域に打ち込むことによってある程度テールの拡散を防いだとしても、ホウ素の濃度ピークの低下を抑えることはできず、また、所望の浅い領域位置に精度良くホウ素の濃度ピークを高い濃度で形成することは困難である。これに対し、本発明者らは、炭素がホウ素を捉えるトラップサイトとして作用し、炭素注入層の炭素の濃度分布に合わせてホウ素の濃度分布が形成されることを見出し、これを利用することで熱処理後のホウ素の濃度ピークにおける濃度の低下を防ぎ、また、より深い領域でのホウ素の拡散テールの拡散を抑えることを見出した。本実施の形態では、上記した炭素の注入方法とは異なり、ホウ素のイオン注入により形成する半導体領域例えばハロー領域を形成する領域とほぼ同様の領域に炭素を導入する。具体的には、上述したようにホウ素の濃度ピークよりも深い領域に炭素の濃度ピークが位置するように共注入を行うのではなく、ホウ素の濃度ピークよりも浅い領域に炭素の濃度ピークが位置するように共注入を行う。つまり、図1に示すように、半導体基板300の主面から反対側の裏面に向かう深さ方向において、ハロー領域306を構成するP型の不純物であるホウ素の濃度ピークよりも、炭素注入層307内の炭素の濃度ピークが浅い領域に位置するようにハロー領域306および炭素注入層307を形成する。炭素は、上述したように格子間シリコンを捕らえ、ホウ素の増速拡散を抑える性質を有するが、ホウ素を捕らえ、炭素の注入層にホウ素を集める性質も有している。本実施の形態の半導体装置では、このように炭素がホウ素を引き寄せる性質を利用して、ホウ素の注入により形成される半導体領域を精度良く高濃度かつ浅い接合深さで形成することを可能としている。このように、ホウ素の注入層よりも共注入する炭素の濃度ピークを浅い位置に形成し、ホウ素を含む不純物拡散層を形成したい領域に炭素を打ち込む本実施の形態の半導体装置は、上述したようにホウ素の注入層よりも深い位置に炭素を共注入することによりホウ素の拡散を防ぐ技術とは異なるものである。以上に説明したように、本実施の形態の半導体装置は、半導体装置を構成するMISトランジスタの不純物拡散層を高精度に設計するために、前記不純物拡散層に炭素不純物を共注入し、炭素の高濃度領域に前記不純物拡散層を構成する不純物が集まるという特徴を利用して、高濃度で浅い接合を形成し、半導体装置の性能を向上させるものである。また、不純物拡散層を構成する不純物ホウ素が広く拡散することを防ぎ、不純物拡散層の濃度分布を精度よく制御して前記不純物拡散層を形成することを可能とすることで、半導体装置の歩留まりを向上させることができる。ここで、本実施の形態の半導体装置において注入されたホウ素の濃度分布のグラフを図2に示し、また、炭素の濃度分布のグラフを図3に示す。図2および図3では、比較例として示した図24と同様に、本実施の形態の半導体基板の深さ方向に対する不純物の濃度分布を、不純物の注入直後破線で示すグラフの場合と熱処理後実線で示すグラフの場合とで示している。図2に示すように、本実施の形態の半導体装置のホウ素の濃度ピークは、比較例である図24の濃度ピークよりも高くなり、ホウ素により半導体領域を形成する所望の領域よりも深い領域図24、図2では深さ0.1μmよりも深い領域において拡散による濃度上昇が抑制されている。これは、形成する不純物層よりも浅い領域に炭素の共注入層を形成し、熱処理で不純物を再分布させることで、炭素を共注入した層が濃度ピークを有する領域に前記不純物層を形成するために添加する不純物ホウ素を集め、低濃度領域で増速拡散が生じることを防いでいるためである。つまり、本実施の形態の半導体装置においてホウ素の導入された領域に炭素を共注入している目的は、炭素がホウ素を捕らえる性質を利用し、炭素の注入領域にホウ素を集めることで、P型の半導体領域を浅い領域に高濃度かつ高精度に形成することにある。図2に示すように、ホウ素は共注入された炭素に引き寄せられるため、ホウ素の濃度分布プロファイルは炭素の濃度分布プロファイルの形に近付くように構成されている。つまり、炭素のプロファイルによってホウ素のプロファイルを規定することができる点が、本発明の大きな特徴である。また、このように炭素の濃度ピークがある領域にホウ素の濃度ピークが引き寄せられて形成されるほか、図2に示すように、炭素の濃度ピークよりもより深い領域であって、ホウ素が多量に導入されることが望ましくないテールの領域例えば深さ0.1μm以上の領域でのホウ素の濃度の上昇を抑えることができる。本実施の形態の半導体装置では、半導体基板の主面の浅い領域に、高い濃度でホウ素を導入した不純物拡散層、例えばN型MISトランジスタのハロー領域またはP型MISトランジスタのエクステンション領域などを精度良く高濃度で形成することを可能としているため、半導体装置の微細化に伴う特性ばらつきを抑えて半導体装置を高性能化し、またオフ状態でのリーク電流の発生を防いで半導体装置を低消費電力化することができる。以下に、図4~図6を用いて本実施の形態の半導体装置を構成するN型MISトランジスタの製造方法を説明する。まず、図4に示すように、例えば1~10Ωcm程度の比抵抗を有する単結晶シリコンからなる半導体基板300の主面に酸化シリコン膜などからなる素子分離領域図示しないを形成した後、半導体基板300の主面にP型の不純物例えばBホウ素をイオン注入することにより低濃度のP型半導体領域であるPウエルPWを形成する。その後、半導体基板300の主面に、MISトランジスタのしきい値を決めるチャネル注入層301をP型の不純物例えばBホウ素イオンを10keVの加速エネルギーにて所望のしきい値となる注入量イオン注入のドーズ量を1×1012cm-2から5×1013cm-2とする条件で形成する。続いて、半導体基板上に酸化シリコン膜およびポリシリコン膜を順次CVDChemicalVaporDeposition法などにより形成する。その後、フォトリソグラフィ技術およびエッチング法を用いて、前記ポリシリコン膜および前記酸化シリコン膜を加工パターニングすることで、前記酸化シリコン膜からなるゲート絶縁膜302と、前記ポリシリコン膜からなるゲート電極303を形成する。続いて、ゲート電極303を覆うように半導体基板300の主面上にCVD法により酸化シリコン膜を形成堆積し、前記酸化シリコン膜をドライエッチング法により一部除去することで、ゲート絶縁膜302およびゲート電極303の側壁に前記酸化シリコン膜からなるオフセットスペーサー304を形成する。次に、図5に示すように、ゲート電極303およびオフセットスペーサー304をマスクとして、半導体基板300の主面にN型の不純物例えばAsヒ素を低エネルギーかつ高濃度でイオン注入する。ここでのヒ素のイオン注入は、例えば注入エネルギーを例えば2.5keV以上5keV未満の条件とし、1×1015cm-2の注入量で実施することにより、エクステンション領域305を形成する。ここではゲート電極303およびオフセットスペーサー304をマスクとしてイオン注入を行うため、エクステンション領域305はゲート電極303およびオフセットスペーサー304の直下のチャネル注入層301を挟んで、ゲート電極303の左右の半導体基板300の主面に形成される。続いて、MISトランジスタの短チャネル効果抑制のためのP型の導電型を有するハロー領域を形成する前に、不活性な元素である炭素を、ハロー領域を構成するP型の不純物であるホウ素が増速拡散することを防ぐために半導体基板300の主面にイオン注入し、炭素注入層307を形成する。後の工程で形成するハロー領域はエクステンション領域305の外側、すなわちエクステンション領域305よりも深い領域であって、エクステンション領域305よりもチャネル注入層301に近い領域に高精度で配置する必要があり、ハロー領域の形成される位置が揺らいだり、ハロー領域の濃度が揺らいだりしてしまうと、形成するMISトランジスタの特性ばらつきの発生に直結する。このため、本実施の形態では、後の工程でハロー領域を形成する際にイオン注入されるホウ素が増速拡散することを防ぎ、さらにホウ素を引き寄せる働きをする炭素を半導体領域に打ち込むことにより、炭素注入層307を形成する。これにより、後の工程においてハロー領域を高い精度で浅い領域に高濃度で形成し、MISトランジスタの短チャネル効果の劣化を防ぎ、また、MISトランジスタの特性ばらつきの発生を抑えることができる。図5に破線で示す炭素注入層307を形成する際は、ゲート電極303およびオフセットスペーサー304をマスクとして炭素を半導体基板300の主面に5keV、1×1015cm-2の条件でイオン注入する。これにより、炭素注入層307を、エクステンション領域305よりも深い接合深さで形成する。つまり、エクステンション領域305の近傍であってエクステンション領域305よりも比較的深い領域に共注入不純物炭素の濃度ピークが配置される条件にて炭素注入層307を形成する。次に、半導体基板300の主面に対し、ゲート電極303およびオフセットスペーサー304をマスクとしてホウ素をイオン注入することで、エクステンション領域305よりも深い領域であって、炭素注入層307よりも深い領域にP型のハロー領域306を形成する。前述したとおり、共注入co-implaした炭素にハロー領域を構成するホウ素が引き寄せられるため、ハロー領域306を形成する際に、ハロー領域306に導入した不純物の熱的な再分布が抑制される。これにより、短チャネル効果抑制にもっとも効果的な領域、すなわち、エクステンション領域305の近傍であってエクステンション領域305よりも比較的深い領域に高い精度で高濃度のハロー領域306を形成することができる。ハロー領域306を形成する際は、ホウ素を10keV、2×1013cm-2の条件にて半導体基板300の主面にイオン注入する。上記のように、エクステンション領域305を形成する際の不純物例えばAsヒ素のイオン注入、炭素注入層307を形成する際の炭素のイオン注入、ハロー領域306を形成する際のホウ素のイオン注入のエネルギー条件はそれぞれ5keV、8keV、10keVとなっている。これに従って、それぞれの不純物拡散領域の接合深さ、すなわち半導体基板300の主面からの深さ方向の距離投影飛程:Rpは、以下のような関係になる。つまり、エクステンション領域305、炭素注入層307、ハロー領域306の投影飛程をそれぞれRpAs、RpC、RpBとすれば、それらの関係はRpAs<RpC≦RpBとなる。なお、投影飛程Rpは、イオンの入射エネルギー加速電圧とはほぼ比例関係にある距離である。つまり、ハロー領域306を形成するためのホウ素よりも、炭素注入層307を形成するための炭素の方が浅い接合深さで形成される条件でイオン注入を行うことで、それぞれの不純物拡散層を形成する。ホウ素の濃度ピークよりも炭素の濃度ピークの方が浅い領域に位置するようにイオン注入を行っているのは、ホウ素が炭素よりも拡散しやすい性質を有しているためであり、ホウ素がより深い領域に広がらないように、ハロー領域306を形成したい所望の領域よりも浅い領域に炭素注入層307を形成することで、ハロー領域306を所望の接合深さで精度良く形成することができるためである。これにより、微細化された半導体装置であっても浅い位置に高精度かつ高濃度にホウ素を導入することができるため、パンチスルーストッパーとして特に良好に機能する濃度分布でハロー領域306を形成することができる。なお、炭素はホウ素を打ち込みたい領域に共注入するものであるので、上記のようにRpC=RpBとなる場合であっても本実施の形態の効果を得ることができる。これにより、炭素注入層307の濃度ピークとハロー領域306の濃度ピークは半導体基板300内においてほぼ同じ深さに位置することとなる。続いて、ゲート電極303を覆うように半導体基板300の主面上に例えば窒化シリコン膜および酸化シリコン膜を順に形成した後、ドライエッチング法により窒化シリコン膜および酸化シリコン膜を一部除去して半導体基板300の主面を露出させることで、ゲート電極303の側壁に、オフセットスペーサー304を介して窒化シリコン膜および酸化シリコン膜からなるサイドウォール308を形成する。次に、図6に示すように、ゲート電極303、オフセットスペーサー304およびサイドウォール308をマスクとして半導体基板300の主面にN型の不純物例えばAsヒ素を比較的高濃度でイオン注入することで、エクステンション領域305よりも不純物濃度が高い拡散層309を形成する。その後、エクステンション領域305および拡散層309からなるソースドレイン領域内の不純物例えばAsヒ素を活性化させるために、半導体基板300を例えば1050°C程度の温度でアニールする。このとき、各不純物注入層の接合深さ濃度ピークがある位置の深さの関係としては、エクステンション領域305が一番浅く、炭素注入層307はエクステンション領域305よりも深く、ハロー領域306は炭素注入層307よりも深く、拡散層309はハロー領域306よりも深く形成される。なお、拡散層309はサイドウォール308を形成した後に形成されているため、半導体基板300の主面に沿う方向において、チャネル注入層301に対してエクステンション領域305よりも離れた位置に形成される。前述したように、炭素を共注入しないことで炭素注入層307を形成せず、ハロー領域306をホウ素単独の注入で形成した場合、ソースドレイン領域の活性化のための前記アニール工程での加熱により、ハロー領域306内のホウ素は増速拡散し、ハロー領域306のホウ素の濃度は低くなり、所望の領域よりも広く深い領域にハロー領域306内のホウ素が拡散してしまうことで、短チャネル効果の抑制効果が低下する。また、これを防ぐために炭素を共注入した場合であっても、ハロー領域306の濃度ピーク位置よりも深い位置に炭素注入層の濃度ピークが位置するように炭素を注入した場合には、ハロー領域内のホウ素が半導体基板300のより深い領域に拡散することを防げても、ハロー領域306の不純物濃度の低下を防ぐことは困難であり、また、高精度で所望の領域にハロー領域306を形成することは難しい。これは、炭素の共注入を、ホウ素の深さ方向への増速拡散を防ぐためだけにハロー領域306より深い領域に打ち込んでおり、炭素の注入層にホウ素を集めることを目的としていないためである。本実施の形態では、炭素注入層307をエクステンション領域305よりも深い領域であってハロー領域306よりも浅い領域に形成することにより、ハロー領域306を構成する不純物ホウ素が、上記アニール処理および後述するシリサイド層の形成工程におけるアニール処理などで半導体基板300が高温に晒された際に広範囲に拡散することを防ぐことを可能としている。また、炭素注入層307の近傍にホウ素を集めることができるため、半導体基板300の主面の浅い領域に高濃度かつ高精度にホウ素を分布させたハロー領域306を形成することを可能としている。これにより、ホウ素の増速拡散に起因するMISトランジスタの特性ばらつきの発生を防ぐことができるため、半導体装置の歩留まりを向上させることができる。また、半導体基板300の主面の浅い領域に高濃度かつ高精度にホウ素を分布させたハロー領域306を形成することができるため、MISトランジスタの短チャネル効果を抑制し、半導体装置をより微細化し、半導体装置の性能を向上させることを可能としている。続いて、例えばNiニッケルを主に含む金属膜をスパッタリング法などを用いて半導体基板300の主面上に形成した後、複数回例えば2回のアニール処理を行うことで半導体基板300の主面上シリコンと前記金属膜を反応させることでシリサイド化させ、拡散層309の上面およびゲート電極303の上面のそれぞれにNiSiニッケルシリサイドからなるシリサイド層310を形成する。シリサイド層310は後の工程で形成するコンタクトプラグとソースドレイン領域との間の接触抵抗を低減するために設けるものである。その後、半導体基板300の主面上に例えば窒化シリコン膜からなるライナー絶縁膜と、例えば酸化シリコン膜からなる絶縁膜を積層し、前記絶縁膜の上面をCMPChemicalMechanicalPolishing:化学機械研磨法を用いて研磨することで平坦化することで、前記ライナー絶縁膜および前記絶縁膜からなる層間絶縁膜311を形成する。続いて、フォトリソグラフィ技術およびエッチング法を用いて、前記層間絶縁膜311の上面からシリサイド層310の上面に達するコンタクトホールを形成する。その後、半導体基板300上にTiN窒化チタンなどからなるバリア導体膜およびWタングステンからなる主導体膜を積層することでコンタクトホールを埋め込み、CMP法によりバリア導体膜および主導体膜を研磨して層間絶縁膜311の上面を露出させることで、コンタクトホール内に残ったバリア導体膜および主導体膜からなるコンタクトプラグ312を形成する。なお、コンタクトホールおよびコンタクトプラグ312はゲート電極303の直上にも形成されているが、図6の断面とは異なる位置に形成されているため図示していない。続いて、層間絶縁膜311上およびコンタクトプラグ312上に例えば窒化シリコン膜からなるライナー絶縁膜と、例えば炭化シリコン膜からなる絶縁膜を積層することで層間絶縁膜313を形成し、フォトリソグラフィ技術およびエッチング法を用いて層間絶縁膜313を貫通してコンタクトプラグ312の上面を露出する配線溝を形成する。その後、半導体基板300上にTaタンタルを含むバリア導体膜およびCu銅からなる主導体膜を積層することで配線溝を埋め込み、CMP法によりバリア導体膜および主導体膜を研磨して層間絶縁膜313の上面を露出させることで、配線溝内に残ったバリア導体膜および主導体膜からなる金属配線314を形成する。以上の工程により、本実施の形態のN型MISトランジスタが完成する。本実施の形態の半導体装置の製造方法では、ヒ素注入により形成したエクステンション領域305の外側に共注入不純物炭素のピークを配置することにより、ハロー領域306に注入したホウ素が炭素注入層のある浅い領域に集中するため、形成したN型MISトランジスタのパンチスルー耐性を向上させ、かつ短チャネル効果によるデバイス特性ばらつきの発生を抑制することが可能となる。また、上記の製造工程では、通常の半導体装置の製造工程に加えて炭素を共注入する工程のみを増やせば本実施の形態の効果を得ることができるため、マスクを追加するなど製造コストが大幅に増大する工程を必要とせず、少ないプロセスで半導体装置の性能を向上させることができる。なお、本実施の形態の半導体装置の製造方法ではハロー領域306を形成する前に炭素注入層307を形成したが、逆にハロー領域306を形成してから炭素注入層307を形成してもよい。ただし、ハロー領域306を形成する際に打ち込むホウ素は、半導体基板300の主面の結晶界面を通じて半導体基板300の主面から深い方向に打ち込まれやすい性質を有している。このため、ホウ素よりも先に炭素をイオン注入して半導体基板300の主面にダメージを与えることで、半導体基板300の上面の結晶構造をアモルファス状態に変えれば、後のホウ素の注入の際にホウ素が基板の結晶界面に沿って深く拡散することを防ぐことができる。したがって、ホウ素の深さ方向の拡散を防ぐ観点から、ハロー領域306を形成する前に炭素注入層307を形成することが望ましい。実施の形態2図7を用いて、本実施の形態2を説明する。図7はP型MISトランジスタの断面図を示している。図7に示すP型MISトランジスタは図1に示すN型MISトランジスタとほぼ同様の構造を有しているが、N型MISトランジスタとは導電型が異なるトランジスタであるので各不純物拡散層の導電型が異なり、また、炭素注入層407の形成領域が図1の炭素注入層307と異なる点で前記実施の形態1とは違いがある。具体的には、半導体基板400の主面にはN型の導電型を有する低濃度の不純物濃度を有するNウエルNWが形成され、半導体基板400の主面上には図1と同様にゲート絶縁膜402、ゲート電極403、オフセットスペーサー404およびサイドウォール408が形成されている。ゲート電極403の直下の半導体基板400の主面にはN型のチャネル注入層401が形成され、チャネル注入層401の横方向の半導体基板300の主面には、チャネル注入層401側から順にN型のハロー領域406、P型のエクステンション領域405およびP型の拡散層409が形成されている。エクステンション領域405および拡散層409はP型の不純物Bホウ素が導入された半導体領域であり、ソースドレイン領域を構成している。エクステンション領域405は拡散層409よりも不純物濃度が薄い高抵抗な半導体領域であり、エクステンション領域405および拡散層409はLDD構造を有している。ハロー領域406は図1のハロー領域306と同様にMISトランジスタの短チャネル効果を抑制し、ソースドレイン領域間のパンチスルーを抑制する機能を有する半導体領域であり、例えばAsヒ素が比較的高濃度で導入されている。前記実施の形態1では、N型MISトランジスタでは炭素注入層をエクステンション領域よりも深くハロー領域よりも浅い位置に形成した構造について説明したが、本実施の形態の半導体装置であるP型MISトランジスタでは炭素注入層407をエクステンション領域405よりも浅い領域にC炭素を共注入することで形成している。これは、炭素注入層を形成する目的がP型不純物であるホウ素の拡散を抑制することであり、N型MISトランジスタではホウ素が浅い領域にハロー領域を形成しているのに対し、P型MISトランジスタではホウ素が浅い領域にエクステンション領域405を形成しているためである。本実施の形態では、半導体基板300の主面からその深さ方向において浅い領域にエクステンション領域405をより高精度かつ高濃度で形成することと、不純物の増速拡散を防ぐことを目的として炭素注入層407を形成している。このため、炭素注入層407の濃度ピークはエクステンション領域405の濃度ピークの位置よりも浅い領域に位置し、エクステンション領域405を構成するホウ素が炭素注入層407に集まることでエクステンション領域405が所望の領域よりも深い領域に拡散することを防ぐことができる。エクステンション領域405が所望の深さよりも深い領域に意図せず拡散すれば、エクステンション領域405の不純物濃度は低下し、またエクステンション領域405と他の領域との境目が曖昧になり、前記半導体領域を高い濃度で、かつ高精度で形成することできず、半導体装置の微細化の妨げとなる。また、半導体基板400の主面に沿う横方向においても同様に不純物拡散が起こるため、P型MISトランジスタのエクステンション領域405を構成する不純物がチャネル注入層401に多く拡散すると、短チャネル効果の劣化が顕著になることでオフ状態でのリーク電流が増大する。これにより、しきい値を上げることによるオンオフ比が確保できない問題が生じ、デバイスの性能維持が困難になる。また、MISトランジスタがオフ状態のときのリーク電流が増大することは、半導体装置の消費電力の増大に繋がる。これに対し、本実施の形態では炭素注入層407を形成することで、エクステンション領域405内のホウ素がエクステンション領域405の形成後の熱処理工程などによりチャネル注入層401内に拡散し、トランジスタがオフ状態のときにリーク電流が流れることを防ぐことができる。また、ホウ素を炭素注入層407の近傍に集め、ホウ素の拡散を防ぐことでエクステンション領域405を高精度かつ高濃度で形成し、半導体装置の微細化の際に発生するMISトランジスタの特性ばらつきの発生および短チャネル効果の劣化を防ぐことができる。以下に、本実施の形態の半導体装置の製造工程を説明する。ただし、製造工程の図は図4~図6とほぼ同様なので省略する。半導体装置の製造工程は、半導体領域に注入する不純物を異なる導電型の不純物とすることで、前記実施の形態1とほぼ同様に行うことができる。つまり、まず半導体基板400の主面にN型の不純物例えばAsヒ素をイオン注入してNウエルNWを形成した後、P型MISトランジスタのしきい値を決めるチャネル注入層401を、ヒ素をイオン注入することで形成する。ここでは、例えばヒ素イオンを70keVの加速エネルギーにて所望のしきい値となる注入量例えば1×1012cm-2から5×1013cm-2の条件でイオン注入し、その後ゲート絶縁膜402、ゲート電極403およびオフセットスペーサー404を形成した後に、炭素注入層407を形成する。炭素注入層407を形成する際は、炭素を半導体基板400の主面に5keV、1×1015cm-2の条件にてイオン注入する。次に、半導体基板400の主面に二フッ化ボロンを低エネルギーかつ高濃度で注入することでエクステンション領域405を形成する。ここでは、例えば注入エネルギーを20keVとし、1×1015cm-2の注入量で二フッ化ボロンをイオン注入する。エクステンション領域405を構成するホウ素は炭素注入層407に引き寄せられて分布され、エクステンション領域405は炭素注入層407の近傍であって炭素注入層407よりも深い領域に接合深さを有する半導体領域として形成される。前記実施の形態1でハロー領域をホウ素のイオン注入のより形成し、炭素の共注入により炭素注入層を形成したように、本実施の形態の半導体装置の製造工程では、炭素注入層407を形成する際の炭素のイオン注入、エクステンション領域405を形成する際のホウ素のイオン注入のエネルギー条件はそれぞれ5keV、20keVとなっている。これにより、それぞれの不純物拡散領域の接合深さの距離投影飛程:Rpは、エクステンション領域405、炭素注入層407の投影飛程をそれぞれRpB、RpCとすれば、それらの関係はRpC≦RpBとなる。つまり、エクステンション領域405を形成するためのホウ素よりも、炭素注入層407を形成するための炭素の方が浅い接合深さで形成される条件でイオン注入を行うことでそれぞれの不純物拡散層を形成する。ここでは、前記実施の形態1と同様に、ホウ素の濃度ピークよりも炭素の濃度ピークの方が浅い領域に位置するようにイオン注入を行う。続いて、短チャネル効果抑制のためにN型のハロー領域406をホウ素の注入によって形成した後、ゲート電極403の側壁にサイドウォール408を形成し、続いて半導体基板400の主面にN型の不純物例えばBホウ素を比較的高濃度でイオン注入することにより拡散層409を形成する。その後、エクステンション領域405内および拡散層409内の不純物の活性化のための熱処理アニールを行う。この後は、前記実施の形態1で図6を用いて説明した工程と同様にして半導体基板400上にシリサイド層、層間絶縁膜、コンタクトプラグおよび金属配線を形成することで本実施の形態のP型MISトランジスタが完成する。本実施の形態では、エクステンション領域405の内側、すなわちエクステンション領域405よりも浅い領域であって、チャネル注入層401に対してエクステンション領域405よりも離れた位置に炭素を共注入し、炭素注入層407を形成している。前述したように、共注入した炭素にエクステンション領域405を形成するために注入したホウ素が引き寄せられるため、短チャネル効果を抑制するのにより効果的な領域であって、かつ、より効果的な濃度分布でエクステンション領域405の接合を形成することが可能となる。これにより、二フッ化ボロンの注入により形成したエクステンション領域405を高濃度で形成し、かつ非常に浅い領域に形成することが可能であるため、形成したP型MISトランジスタのパンチスルー耐性が向上させ、また、短チャネル効果によるデバイス特性ばらつきの抑制が可能となる。実施の形態3次に、図8を用いて、本実施の形態3の半導体装置を説明する。図8には、N型MISトランジスタの断面図を示している。図8に示すN型MISトランジスタは図1に示すN型MISトランジスタとほぼ同様の構造を有しているが、炭素注入層の形成している領域が前記実施の形態1とは異なる。本実施の形態では、N型MISトランジスタのチャネル注入層501に注入したホウ素を精度良く所望の領域に分布させるために、前記実施の形態1とは異なりゲート電極503の直下であってソースドレイン領域間の連続的な領域に炭素注入層507を形成している。製造工程は図4~図6を用いて説明した工程とほぼ同様であるが、ゲート電極503の直下にも炭素を注入するためにゲート絶縁膜302を形成する前に炭素注入層507を形成する点で前記実施の形態1とは製造工程が異なる。すなわち、半導体基板500の主面にPウエルPWを形成した後に、半導体基板500の主面にN型MISトランジスタのしきい値を決めるチャネル注入層501を、15keVの加速エネルギーにてホウ素をイオン注入し、所望のしきい値となる注入量で形成する。ここでは、1×1012cm-2から5×1013cm-2の条件でホウ素のイオン注入を行う。続いて、チャネル注入層501に導入した不純物ホウ素の再分布を抑制するために、炭素の共注入を行う。チャネル不純物ホウ素は基板の表面付近に存在する場合が最もしきい値に影響するが、ばらつき抑制の観点からは表面から離れた分布、いわゆるレトログレード分布とする方が有利である。なお、レトログレード分布とは、例えば図24に示すグラフのように、注入した物質が注入対象である基板の表面近傍での濃度が低く、その領域よりも深い領域において高い濃度で多量に分布している状態のことをいう。このため、炭素注入層507を形成する際の炭素の共注入は10keVのエネルギーで、1×1015cm-2の条件にて注入し、共注入した炭素の濃度ピークを基板の内側、すなわち半導体基板500の主面近傍よりも深い領域に配置し、その領域にチャネルのホウ素が集まるようにする。つまり、炭素注入層507はチャネル注入層501よりも浅い領域に形成する。その後、半導体基板500上にゲート絶縁膜502およびゲート電極503を形成し、この後の工程は前記実施の形態1と同様とする。その際、前記実施の形態1と同様にハロー領域506を形成する際に炭素注入層図示しないをさらに形成すれば、前記実施の形態1と同様の効果を得ることができる。つまり、ハロー領域506を浅い領域に高精度かつ高濃度で形成することができる。本実施の形態のN型MISトランジスタでは、チャネル注入層501のホウ素が拡散することを防ぎ、浅い領域に高精度でチャネル注入層501を形成することを可能とすることで、MISトランジスタの特性ばらつきを抑制し、また、半導体装置の微細化に有利な不純物拡散層を形成することを可能としている。これにより、半導体装置の歩留まりを向上させ、さらに半導体装置の性能を向上させることができる。つまり、本実施の形態の半導体装置では、チャネル注入層501共注入した炭素のピークにチャネル注入層501のホウ素が引き寄せられるために、効果的にしきい値制御をすることが可能となり、かつチャネル注入層501のホウ素のレトログレードな分布の実現が可能となるために、しきい値ばらつきを小さくすることが可能となる。また、ソースドレイン領域へのイオン注入により導入される格子間シリコンの拡散を炭素注入層507でトラップできることが可能となるために、チャネル不純物の平面方向の再分布拡散の抑制が可能となり、短チャネル効果による半導体装置の特性ばらつきの抑制とともに、ランダム成分による特性ばらつきの抑制が可能となる。実施の形態4図9~図20を用いて、本実施の形態4の半導体装置の製造方法を説明する。図9~図19は、複数のMISトランジスタを有する本実施の形態の半導体装置であるSOCSystemonachip製品の製造方法を示す断面図である。まず、図9に示すように、半導体基板600の主面に表面保護酸化膜601を形成する。次に、図10に示すように、フォトリソグラフィ技術、ドライエッチング法およびCMP法を用いて、半導体基板600の主面に素子分離領域浅溝素子分離構造602を複数形成することで、半導体基板600の主面上の素子形成領域である周辺回路領域603のNMOS領域605、PMOS領域606、メモリセル領域604のNMOS領域607およびPMOS領域608をそれぞれ規定する。次に、図11に示すように、フォトリソグラフィ技術を用いてイオン注入を行い、半導体基板600の主面にNMOS用のPウエル613、PMOS用のNウエル612、深いウエル611を形成する。ウエル611はリンまたはヒ素を1~数MeVで1×1012cm-2から5×1012cm-3の条件のイオン注入で形成する。Nウエル612はリンまたはヒ素を100~数百keVで1×1012cm-2から5×1012cm-3の範囲の条件でイオン注入することで形成する。Pウエル613はホウ素を数十~数百keVで1×1012cm-2から5×1012cm-3の条件でイオン注入して形成する。図11に示すように、上ウエルを形成する際には、例えばフォトレジスト膜610をマスクとしてイオン注入を行う。次に、図12に示すように、しきい値を決める役割を有するチャネル層を形成するためのイオン注入を行う。このイオン注入により、3.3V系デバイスHDのNMOSチャネル層620、3.3V系デバイスHDのPMOSチャネル層621、1.8V系デバイスLDのNMOSチャネル層623および1.8V系デバイスLDのPMOSチャネル層622を形成する。同様に、上記イオン注入により、CoreデバイスCDのNMOSチャネル層624、CoreデバイスCDのPMOSチャネル層625、メモリセルのNMOSチャネル層627、およびメモリセルのPMOSチャネル層626をCoreデバイスCDの領域に形成する。PMOSチャネル層621、622、625および626はNウエル612上に形成し、NMOSチャネル層620、623、624および627はPウエル613上に形成する。ここで、各NMOSチャネル層はホウ素を10keVで、しきい値によって1×1012~4×1013cm-2の条件で注入する。各PMOSチャネル層はヒ素を70keV、あるいはリンを30keVで、しきい値によって1×1012~4×1013cm-2の条件で注入する。低しきい値のMOSトランジスタが必要な場合には、NMOSにはヒ素、あるいはリンをイオン注入し、PMOSにはホウ素をイオン注入することで実現することが可能である。次に、図13に示すように、半導体基板600の表面を洗浄し、フォトリソグラフィ技術、ウエットエッチ法および酸化法により、膜厚約7nmの3.3V系デバイスHD用のゲート絶縁膜631、膜厚約3.2nmの1.8V系デバイスLD用のゲート絶縁膜632および膜厚約2.0nmのCoreデバイスCD用のゲート絶縁膜633を形成し、続いて半導体基板600の主面の全面にゲート電極用の膜厚150~200nmの多結晶シリコン膜634を成膜する。次に、図14に示すように、フォトリソグラフィ技術を用いたイオン注入を行い、多結晶シリコン膜634の一部にN型不純物を注入し、他の一部にP型不純物を注入することで、N型不純物添加領域641およびP型不純物添加領域642をそれぞれ形成する。N型の不純物添加としてはリンイオンを、30keV、4×1015cm-2の条件で注入し、P型の不純物添加としてはホウ素イオンを、10keV、2×1015cm-2の条件で注入する。次に、図15に示すように、フォトリソグラフィ技術、ドライエッチング法を用いてN型不純物添加領域641およびP型不純物添加領域642をパターニングする。これにより、N型不純物添加領域641からなる3.3V系NMOSゲート電極650、1.8V系PMOSゲート電極653、Core-NMOSゲート電極654、およびメモリPMOSゲート電極657を形成する。また、同工程により、P型不純物添加領域642からなる3.3V系PMOSゲート電極651、1.8V系NMOSゲート電極652、Core-PMOSゲート電極655およびメモリNMOSゲート電極656を形成する。次に、図16に示すように、フォトリソグラフィ技術を用いたイオン注入により、半導体基板600の主面にN型LDD領域エクステンション領域661、P型LDD領域662、NMOSエクステンション領域665、NMOSのハロー領域666、PMOSエクステンション領域663およびPMOSのハロー領域664を形成する。N型LDD領域661はリンイオンを10keV、1×1013cm-2の条件でイオン注入して形成する。P型LDD領域662はホウ素イオンを5keV、1×1013cm-2の条件でイオン注入して形成する。NMOSエクステンション領域665はヒ素イオンを5keV、1×1015cm-2の条件でイオン注入して形成する。NMOSのハロー領域666はホウ素イオンを10keV、2×1013cm-2の条件でイオン注入して形成する。PMOSエクステンション領域663は二フッ化ホウ素イオンを3keV、1×1015cm-2の条件でイオン注入して形成する。PMOSのハロー領域664はリンイオンを10keV、2×1013cm-2の条件でイオン注入することで形成する。続いて、前記実施の形態1で説明したように、NMOSのハロー領域666を形成し、また、炭素を8keV、1×1015cm-2の条件で半導体基板600の主面に共注入することで、炭素注入層667を形成する。なお、炭素の共注入はNMOSのハロー領域666を形成する前に行うことが好ましい。次に、図17に示すように、各ゲート電極の側壁にサイドウォール671を形成した後、フォトリソグラフィ技術を用いたイオン注入を行い、NMOSの拡散層672およびPMOSの拡散層673を形成する。拡散層672は、ヒ素を70keV、2×1015cm-2の条件でイオン注入して形成し、拡散層673は、ホウ素を30keV、1×1015cm-2の条件でイオン注入して形成し、不純物活性化のための熱処理を行う。次に、図18に示すように、シリサイド層680を形成した後に、ライナー絶縁膜681、層間絶縁膜682を順次形成し、表面平坦化のためにCMP法を用いて層間絶縁膜682の上面を平坦化する。次に、図19に示すように、フォトリソグラフィ技術、ドライエッチング法にてライナー絶縁膜681および層間絶縁膜682を貫通してシリサイド層680を露出するコンタクトホールを形成し、窒化チタンからなるバリア導体膜、タングステン膜を順次成膜することでコンタクトホール内を埋め込む。続いて、バリア導体膜およびタングステン膜をCMP法で研磨して層間絶縁膜682の上面を露出させることで、分離した複数のコンタクトプラグ691を形成する。続いて、層間絶縁膜682上に線間絶縁膜692を形成し、フォトリソフラフィ技術、ドライエッチング法にて線間絶縁膜692を貫通してコンタクトプラグ691を露出する配線溝を形成した後、バリア導体膜および銅からなるメッキ膜により配線溝を埋め込み、CMP法により線間絶縁膜692を露出させることで、バリア導体膜およびメッキ膜からなる複数の第1配線693を形成する。その後、線間絶縁膜692上に層間絶縁膜を形成し、フォトリソグラフィ技術、ドライエッチング法を用いて前記層間絶縁膜に配線溝および第1配線693に達するビアホールを形成した後、配線溝内およびビアホール内をバリア導体膜および銅のメッキ膜により埋め込み、バリア導体膜およびメッキ膜を研磨することにより、第2配線695と第1ビア図示しないとを同時に形成する。第1ビアは、第1配線693と第2配線695を接続する接続部材である。続いて、第2配線695を覆うように層間絶縁膜696を形成する。その後の工程の図示は省略するが、先の配線形成プロセスを繰り返し用い、必要な層数を積層した多層配線構造を形成することで本実施の形態の半導体装置が完成する。図20は、上記プロセスを用いて形成したSOCチップSCの平面図である。SOCチップSCの周縁部には複数のパッドPDが配置され、SOCチップSCの中央の領域にはアナログ回路領域AC、メモリSRAM領域MA、周辺回路部OC、配線領域LRなどがある。特に半導体素子の特性ばらつきが問題になるのは、ハッチングを付したアナログ回路領域ACおよびメモリ領域MAであり、これらの領域の素子には優先的に本発明の方法を適用することが望ましいが、それ以外の周辺回路部OC等にも本発明を適用することも可能である。本実施の形態では、前記実施の形態1に示した方法をSOC製品に適用した例を示したが、前記実施の形態2、および前記実施の形態3の方法を適用することも可能であり、またそれらを組み合わせて使用することも可能である。本実施の形態の製造方法を用いた製品を実現することで、MISトランジスタの短チャネル効果を効果的に抑制することが可能となり、短チャネル効果に起因して起こる特性ばらつきが小さくなるとともに、共注入した炭素が半導体装置の製造プロセスで導入される格子間シリコンのトラップとして働くため、半導体基板の主面に沿う方向である横方向の不純物分布の擾乱が小さくなる。このため、特性ばらつきによる待機電力または消費電力などの増大を防ぎ、特性ばらつきの増大によるマージン性不良増大を抑制することが可能となる。実施の形態5図21を用いて、本実施の形態5の半導体装置を説明する。図21は、一般的に製造されるSRAM製品であるSRAMチップ700の平面図である。SRAMチップ700は、情報を記憶するメモリセル領域701を有し、メモリセル領域701の情報を読み出したり、書き込んだりする回路および電源回路を含む周辺回路領域702から構成される。SRAMチップ700上で最も面積が大きいメモリセル領域701を形成する素子は、低コスト化のために微細化されることが多く、最小プロセスを用いて設計される。このため、短チャネル効果およびランダムばらつきによる影響を受けやすく、前記実施の形態1~3で説明した本発明を単独または組み合わせて適用することで、短チャネル効果およびランダムばらつきを抑制することができる。SRAMチップ700の製造工程に関しては、前記実施の形態4で示した一般的なSOC製品の製造方法と同様であるため、ここでは説明を省略する。本実施の形態のSRAMチップ700では、前記実施の形態1~4と同様に、ホウ素を注入する領域に炭素を共注入することにより、効果的に短チャネル効果を抑制することが可能となる。これにより、短チャネル効果に起因する特性ばらつきが小さくなるとともに、製造工程で導入される格子間シリコンのトラップとして共注入層の炭素が働くため、横方向の不純物分布の擾乱が小さくなる。このため、特性ばらつきによる待機電力または消費電力などの増大を防ぎ、特性ばらつきの増大によるマージン性不良増大を抑制することが可能となる。実施の形態6図22および図23を用いて、本実施の形態6の半導体装置を説明する。図22および図23は、本実施の形態の半導体イメージセンサーの断面図であり、フォトダイオードを含む領域を示している。図22では、半導体基板の主面に形成された半導体素子よりも上層の配線などを含む積層構造の図示は省略している。図22に示すように、半導体イメージセンサーは半導体基板800の主面に形成されており、半導体基板800の主面に形成された複数の素子分離領域801などにより複数の領域に区切られている。すなわち、半導体基板800の主面には周辺領域803、フォトダイオード領域804および画素トランジスタ領域806により構成された画素領域802と周辺回路領域805とがあり、周辺回路領域805には、前記実施の形態1および前記実施の形態2で説明したようなN型MISトランジスタおよびP型MISトランジスタが形成されている。周辺回路領域805のN型MISトランジスタはPウエル812上に形成されたゲート電極822と、ソースドレイン領域であるN領域830とを有しており、周辺回路領域805のP型MISトランジスタはNウエル813上に形成されたゲート電極823と、ソースドレイン領域であるP領域831とを有している。また、画素トランジスタ領域806には、N型のトランジスタである転送トランジスタと、N型のトランジスタであるAMPトランジスタ増幅トランジスタとが形成されている。フォトダイオード領域804にはフォトダイオードが形成されている。フォトダイオードおよび転送トランジスタは周辺回路領域805のトランジスタが形成されているPウエル812およびNウエル813よりも深いPウエル811上に形成されており、フォトダイオードは、半導体基板の主面に高濃度でP型の不純物ホウ素が導入されたP領域825と、P領域825の直下に形成され、周辺回路領域805のトランジスタのソースドレイン領域よりも深い接合深さを有するN型の半導体領域であるN型領域815とを有している。フォトダイオードは、P領域825とN型領域815とのPN接合によりダイオードとして機能する受光素子光検出装置である。つまり、N型領域815はP領域825よりも深い接合深さを有している。転送トランジスタは、周辺回路領域805のトランジスタのゲート電極よりも長いゲート長を有する転送トランジスタゲート電極820を有し、N型領域815およびN領域830をソースドレイン領域とするMISトランジスタである。AMPトランジスタはゲート電極821と、ソースドレイン領域であるN領域830とを有している。ここで、フォトダイオードを構成するP領域825はホウ素を有する半導体領域である。本実施の形態では、P領域825を構成するホウ素の拡散を防ぎ、高精度にP領域825を配置することを目的として、P領域825の近傍には炭素を共注入して形成した炭素注入層826が形成されている。前記実施の形態1、2と同様に、ホウ素を浅い領域に集めるため、炭素注入層826はP領域825よりも浅い領域に形成されている。すなわち、炭素注入層826はP領域825よりも浅い接合深さを有し、その濃度ピークはP領域825よりも浅い領域に位置している。図22では、炭素注入層826の形成領域を破線で示している。半導体イメージセンサーは、フォトダイオードの高精度なPN接合の形成がその性能に非常に重要な影響を与える。このため、本実施の形態では、このPN接合を構成するP領域825を形成する際に、炭素を共注入した炭素注入層826を同時に形成することで、高精度なP領域825の濃度分布を実現することを可能とし、フォトダイオードの性能を向上させている。なお、半導体イメージセンサーの製造工程に関しては、前記実施の形態4で示した一般的なSOC製品と同様であるため、ここでは説明を省略する。図23には、図22において図示を省略した、半導体基板800の主面よりも上層の積層構造と、図22で示した半導体基板800およびその主面の半導体素子とを共に示している。図23に示すように、フォトダイオードを構成するP領域825の上面は保護膜827により覆われており、フォトダイオードが光を受光する際は、保護膜827を介して光を感知する。保護膜827に覆われていないソースドレイン領域などの半導体領域およびゲート電極の上面にはシリサイド層が形成され、フォトダイオードおよびその他のトランジスタなどを覆うように形成された層間絶縁膜850を貫通するコンタクトホール内には、コンタクトプラグ852が形成されている。シリサイド層上にはコンタクトプラグ852を介して金属配線853が形成されている。金属配線853の同層には線間絶縁膜851が形成され、線間絶縁膜851上および金属配線853上には層間絶縁膜860および線間絶縁膜861が順に形成されており、金属配線853の上面は、層間絶縁膜860を貫通するビア864を介して、線間絶縁膜861と同層に形成された金属配線863に電気的に接続されている。なお、ここではソースドレイン領域上のコンタクトプラグの図示を省略している。同様に、金属配線863上には層間絶縁膜、ビア、線間絶縁膜および金属配線を含む層が複数層積層されており、その積層構造には、上面から下面まで貫通し、保護膜827の上面を露出させてフォトダイオードに光を透過させるための開口部854が形成されている。開口部854は光の透過性のある絶縁膜により埋め込まれ、フォトダイオードの直上であって前記絶縁膜の上面には半球状の凸型のレンズ855が形成されている。本実施の形態の半導体イメージセンサーでは、形成位置を高精度に制御され、かつより急峻なPN接合界面を有するフォトダイオードを形成することができる。これにより、フォトダイオード領域804図22参照に蓄積可能な電荷量を確保することが可能となる。また、本発明の方法の実施の形態1~3の手法を単独、あるいは組み合わせて半導体イメージセンサーに適用することで、半導体イメージセンサーの周辺回路領域において、効果的に短チャネル効果を抑制することが可能となる。これは、共注入層内の炭素が、製造工程で導入される格子間シリコンのトラップとして働くためであり、これによって横方向の不純物分布の擾乱が小さくなる。このため、周辺回路を微細プロセスを用いて製造した場合に、半導体装置の特性ばらつきを抑え、待機電力および消費電力の増大を防ぎ、歩留まりを向上させ、結果としてチップ面積を低減することが可能となり、製品の低コスト化が可能となる。以上、本発明者らによってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施の形態1~5では、本発明をMISトランジスタに半導体基板上に適用した例について説明したが、本発明はホウ素のような拡散しやすい不純物を導入した半導体領域を形成する半導体装置を微細化する際に、前記半導体領域を高い精度で微細化することが可能であるため、パワーMOSFETや、IGBTInsulatedGateBipolarTransistorなどの縦型トランジスタなどにも適用することも可能である。