基板上に配設され、内部に2次元電子ガス2DEGチャネルを形成する窒化物半導体層と、前記窒化物半導体層にオーミック接合されたドレイン電極と、前記ドレイン電極と離間して配設され、前記窒化物半導体層にショットキー接合されたソース電極と、前記ドレイン電極と前記ソース電極との間で前記窒化物半導体層にショットキー接合されたフローティングガードリングと、前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上及び前記ソース電極の少なくとも一部上にかけて形成され、前記ドレイン電極と前記ソース電極との間で前記フローティングガードリングを塗布して形成される誘電層と、前記ドレイン電極と離間して前記誘電層上に形成され、一部が、前記誘電層を挟んで前記ソース電極のドレイン方向のエッジ部分上に形成されたゲート電極とを含む窒化物半導体素子。前記ゲート電極は、ドレイン方向へ延在するフィールドプレート部を備え、前記フィールドプレートは、前記誘電層を挟んで前記フローティングガードリングの少なくとも一部を覆うように形成されることを特徴とする請求項1に記載の窒化物半導体素子。前記フローティングガードリングは、前記窒化物半導体層にショットキー接合される金属、金属シリサイドまたはこれらの合金からなることを特徴とする請求項1に記載の窒化物半導体素子。前記ゲート電極は、前記誘電層を挟んで前記ソース電極のドレイン方向のエッジ部分上に形成された第1の領域、及び前記ドレイン電極と前記ソース電極との間の前記誘電層上で前記ドレイン電極と離間して形成され、前記誘電層を挟んで前記フローティングガードリングの少なくとも一部を覆うように形成された第2の領域を含み、前記第1の領域と前記第2の領域は分離されて形成され、前記第2の領域は、フローティングゲートを形成することを特徴とする請求項1に記載の窒化物半導体素子。前記窒化物半導体層は、前記基板上に配設され、窒化ガリウム系列の材料を含む第1の窒化物層と、前記第1の窒化物層上に異種接合され、前記第1の窒化物層より広いエネルギバンドギャップを有する異種の窒化ガリウム系列の材料を含む第2の窒化物層と、を含むことを特徴とする請求項1に記載の窒化物半導体素子。基板上に配設され、内部に2次元電子ガス2DEGチャネルを形成する窒化物半導体層と、前記窒化物半導体層にオーミック接合されたドレイン電極と、前記ドレイン電極と離間して配設され、前記窒化物半導体層にショットキー接合されたソース電極と、前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上及び前記ソース電極の少なくとも一部上にかけて形成され、前記ドレイン電極と前記ソース電極との間で内部にフローティングガードリングを含んで形成される誘電層と、前記ドレイン電極と離間して前記誘電層上に形成され、一部は、前記誘電層を挟んで前記ソース電極のドレイン方向のエッジ部分上に形成されたゲート電極とを含む窒化物半導体素子。前記ゲート電極は、ドレイン方向へ延在するフィールドプレート部を備え、前記フィールドプレートは、前記誘電層を挟んで前記フローティングガードリングの少なくとも一部を覆うように形成されることを特徴とする請求項6に記載の窒化物半導体素子。前記ゲート電極は、前記誘電層を挟んで前記ソース電極のドレイン方向のエッジ部分上に形成された第1の領域、及び前記ドレイン電極と前記ソース電極との間の前記誘電層上で前記ドレイン電極と離間して形成され、前記誘電層を挟んで前記フローティングガードリングの少なくとも一部を覆うように形成された第2の領域を含み、前記第1の領域と前記第2の領域は、分離されて形成され、前記第2の領域は、フローティングゲートを形成することを特徴とする請求項6に記載の窒化物半導体素子。前記窒化物半導体層は、前記基板上に配設され、窒化ガリウム系列の材料を含む第1の窒化物層と、前記第1の窒化物層上に異種接合され、前記第1の窒化物層より広いエネルギバンドギャップを有する異種の窒化ガリウム系列の材料を含む第2の窒化物層と、を含むことを特徴とする請求項6に記載の窒化物半導体素子。前記窒化物半導体素子は、前記基板と前記窒化物半導体層との間にバッファ層をさらに含むことを特徴とする請求項1~9のうちの少なくともいずれか一つに記載の窒化物半導体素子。前記窒化物半導体素子は、パワートランジスタ素子であることを特徴とする請求項1~9のうちの少なくともいずれか一つに記載の窒化物半導体素子。基板上に、内部に2次元電子ガス2DEGチャネルを生成する窒化物半導体層を形成するステップと、前記窒化物半導体層にオーミック接合されるドレイン電極を形成し、前記窒化物半導体層に前記ドレイン電極と離間してショットキー接合されるソース電極を形成し、前記ドレイン電極と前記ソース電極との間で前記窒化物半導体層にショットキー接合されるフローティングガードリングを形成するステップと、前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上及び前記ソース電極の少なくとも一部上にかけて誘電層を形成し、前記ドレイン電極と前記ソース電極との間で前記フローティングガードリングを塗布して前記誘電層を形成するステップと、前記ドレイン電極と離間して前記誘電層上にゲート電極を形成し、前記ゲート電極の一部を前記ソース電極のドレイン方向のエッジ部分上の前記誘電層上に形成するステップとを含む窒化物半導体素子の製造方法。前記ゲート電極を形成するステップにおいて、前記ゲート電極からドレイン方向へ延在するフィールドプレート部が前記誘電層を挟んで前記フローティングガードリングの少なくとも一部を覆うように形成されることを特徴とする請求項12に記載の窒化物半導体素子の製造方法。前記ゲート電極を形成するステップにおいて、前記誘電層を挟んで前記ソース電極のドレイン方向へのエッジ部分上に形成された第1の領域、及び前記ドレイン電極と前記ソース電極との間の前記誘電層上で前記ドレイン電極と離間して形成され、前記誘電層を挟んで前記フローティングガードリングの少なくとも一部を覆うように形成された第2の領域を含む前記ゲート電極を形成し、前記第1の領域と前記第2の領域とを分離して形成し、前記第2の領域は、フローティングゲートを形成するようにすることを特徴とする請求項12に記載の窒化物半導体素子の製造方法。基板上に、内部に2次元電子ガス2DEGチャネルを生成する窒化物半導体層を形成するステップと、前記窒化物半導体層にオーミック接合されるドレイン電極を形成し、前記窒化物半導体層に前記ドレイン電極と離間してショットキー接合されるソース電極を形成するステップと、前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上及び前記ソース電極の少なくとも一部上にかけて誘電層を形成し、前記ドレイン電極と前記ソース電極との間で内部にフローティングガードリングを含むように前記誘電層を形成するステップと、前記ドレイン電極と離間して前記誘電層上にゲート電極を形成し、前記ゲート電極の一部を前記ソース電極のドレイン方向のエッジ部分上の前記誘電層上に形成するステップとを含む窒化物半導体素子の製造方法。前記ゲート電極を形成するステップにおいて、前記ゲート電極からドレイン方向へ延在するフィールドプレート部が前記誘電層を挟んで前記フローティングガードリングの少なくとも一部を覆うように形成されることを特徴とする請求項15に記載の窒化物半導体素子の製造方法。前記ゲート電極を形成するステップにおいて、前記誘電層を挟んで前記ソース電極のドレイン方向のエッジ部分上に形成された第1の領域、及び前記ドレイン電極と前記ソース電極との間の前記誘電層上で前記ドレイン電極と離間して形成され、前記誘電層を挟んで前記フローティングガードリングの少なくとも一部を覆うように形成された第2の領域を含む前記ゲート電極を形成し、前記第1の領域と前記第2の領域とを分離して形成し、前記第2の領域は、フローティングゲートを形成するようにすることを特徴とする請求項15に記載の窒化物半導体素子の製造方法。前述のようなノーマリ-オン構造の問題を解決すると共にノーマリ-オフ動作する半導体素子を具現する必要がある。本発明は上記の問題点に鑑みて成されたものであって、その目的は、半導体素子、例えばFETのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成し、ドレイン電極と該ソース電極との間にフローティングガードリングを設けることによって、ノーマリ-オフNormally-off;N-offまたはエンハンスメントモードEnhancementMode動作する半導体素子及び製造方法を提供することにある。上記目的を解決するために、本発明の好適な実施形態によれば、基板上に配設され、内部に2次元電子ガス2DEGチャネルを形成する窒化物半導体層と、該窒化物半導体層にオーミック接合されたドレイン電極と、該ドレイン電極と離間して配設され、該窒化物半導体層にショットキー接合されたソース電極と、ドレイン電極とソース電極との間において該窒化物半導体層にショットキー接合されたフローティングガードリングと、ドレイン電極とソース電極との間の窒化物半導体層上及び該ソース電極の少なくとも一部上にかけて形成され、該ドレイン電極と該ソース電極との間でフローティングガードリングを塗布して形成される誘電層と、ドレイン電極と離間して誘電層上に配設され、一部が誘電層を挟んでソース電極のドレイン方向のエッジ部分上に形成されたゲート電極と、を含む窒化物半導体素子が提供される。本発明によれば、ゲート電極は、ドレイン方向へ延在するフィールドプレート部を備え、該フィールドプレートは、誘電層を挟んでフローティングガードリングの少なくとも一部を覆うように形成される。本発明によれば、フローティングガードリングは、窒化物半導体層にショットキー接合される金属、金属シリサイドまたはこれらの合金からなる。本発明によれば、該ゲート電極は、誘電層を挟んでソース電極のドレイン方向のエッジ部分上に形成された第1の領域、及びドレイン電極とソース電極との間の誘電層上でドレイン電極と離間して形成され、誘電層を挟んでフローティングガードリングの少なくとも一部を覆うように形成された第2の領域を含み、第1の領域と第2の領域とは分離形成され、第2の領域は、フローティングゲートを形成する。本発明によれば、窒化物半導体層は、基板上に配設され、窒化ガリウム系列の材料を含む第1の窒化物層と、該第1の窒化物層上に異種接合され、該第1の窒化物層より広いエネルギバンドギャップを有する異種の窒化ガリウム系列の材料を含む第2の窒化物層と、を含む。望ましくは、第1の窒化物層は、窒化ガリウムGaNを含み、第2の窒化物層は、アルミニウム窒化ガリウムAlGaN、インジウム窒化ガリウムInGaN及びインジウムアルミニウム窒化ガリウムInAlGaNのうちのいずれか一つを含む。また、上記目的を解決するために、本発明の他の好適な実施形態によれば、基板上に配設され、内部に2次元電子ガス2DEGチャネルを形成する窒化物半導体層と、該窒化物半導体層にオーミック接合されたドレイン電極と、該ドレイン電極と離間して配設され、該窒化物半導体層にショットキー接合されたソース電極と、ドレイン電極とソース電極との間の窒化物半導体層上及び該ソース電極の少なくとも一部上にかけて形成され、ドレイン電極とソース電極との間で内部にフローティングガードリングを含んで形成される誘電層と、ドレイン電極と離間して誘電層上に形成され、一部は、誘電層を挟んでソース電極のドレイン方向のエッジ部分上に形成されたゲート電極と、を含む窒化物半導体素子が提供される。本発明によれば、ゲート電極は、ドレイン方向へ延在するフィールドプレート部を備え、該フィールドプレートは、誘電層を挟んでフローティングガードリングの少なくとも一部を覆うように形成される。本発明によれば、ゲート電極は、誘電層を挟んでソース電極のドレイン方向のエッジ部分上に形成された第1の領域、及びドレイン電極とソース電極との間の誘電層上でドレイン電極と離間して形成され、誘電層を挟んでフローティングガードリングの少なくとも一部を覆うように形成された第2の領域を含み、第1の領域と第2の領域とは分離形成され、第2の領域は、フローティングゲートを形成する。本発明によれば、窒化物半導体層は、基板上に配設され、窒化ガリウム系列の材料を含む第1の窒化物層と、該第1の窒化物層上に異種接合され、該第1の窒化物層より広いエネルギバンドギャップを有する異種の窒化ガリウム系列の材料を含む第2の窒化物層と、を含む。本発明によれば、窒化物半導体素子は、基板と窒化物半導体層との間に設けられるバッファ層をさらに含む。本発明によれば、窒化物半導体素子は、パワートランジスタ素子である。また、上記目的を解決するために、本発明のさらに他の好適な実施形態によれば、基板上に、内部に2次元電子ガス2DEGチャネルを生成する窒化物半導体層を形成するステップと、該窒化物半導体層にオーミック接合されるドレイン電極を形成し、窒化物半導体層にドレイン電極と離間してショットキー接合されるソース電極を形成し、ドレイン電極とソース電極との間で窒化物半導体層にショットキー接合されるフローティングガードリングを形成するステップと、ドレイン電極とソース電極との間の窒化物半導体層上及び該ソース電極の少なくとも一部上にかけて誘電層を形成し、ドレイン電極とソース電極との間でフローティングガードリングを塗布して誘電層を形成するステップと、ドレイン電極と離間して誘電層上にゲート電極を形成し、ゲート電極の一部をソース電極のドレイン方向のエッジ部分上の誘電層上に形成するステップと、を含む窒化物半導体素子の製造方法が提供される。本発明によれば、前記ゲート電極を形成するステップにおいて、ゲート電極からドレイン方向へ延在するフィールドプレート部が誘電層を挟んでフローティングガードリングの少なくとも一部を覆うように形成する。本発明によれば、前記ゲート電極を形成するステップにおいて、誘電層を挟んでソース電極のドレイン方向のエッジ部分上に形成された第1の領域、及びドレイン電極とソース電極との間の誘電層上でドレイン電極と離間して形成され、誘電層を挟んでフローティングガードリングの少なくとも一部を覆うように形成された第2の領域を含むゲート電極を形成し、第1の領域と第2の領域を分離して形成し、第2の領域は、フローティングゲートを形成するようにする。また、上記目的を解決するために、本発明のさらに他の好適な実施形態によれば、基板上に、内部に2次元電子ガス2DEGチャネルを生成する窒化物半導体層を形成するステップと、該窒化物半導体層にオーミック接合されるドレイン電極を形成し、窒化物半導体層にドレイン電極と離間してショットキー接合されるソース電極を形成するステップと、ドレイン電極とソース電極との間の窒化物半導体層上及び該ソース電極の少なくとも一部上にかけて誘電層を形成し、ドレイン電極とソース電極との間で内部にフローティングガードリングを含むように誘電層を形成するステップと、ドレイン電極と離間して誘電層上にゲート電極を形成し、ゲート電極の一部をソース電極のドレイン方向のエッジ部分上の誘電層上に形成するステップと、を含む窒化物半導体素子の製造方法が提供される。本発明によれば、前記ゲート電極を形成するステップにおいて、ゲート電極からドレイン方向へ延在するフィールドプレート部が誘電層を挟んでフローティングガードリングの少なくとも一部を覆うように形成する。本発明によれば、前記ゲート電極を形成するステップにおいて、誘電層を挟んでソース電極のドレイン方向のエッジ部分上に形成された第1の領域、及びドレイン電極とソース電極との間の誘電層上でドレイン電極と離間して形成され、誘電層を挟んでフローティングガードリングの少なくとも一部を覆うように形成された第2の領域を含むゲート電極を形成し、第1の領域と第2の領域を分離して形成し、第2の領域は、フローティングゲートを形成するようにする。本発明によれば、半導体素子、例えばFETのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域及び窒化物半導体領域の一部に形成し、ドレイン電極とソース電極との間にフローティングガードリングを設けることによって、ノーマリ-オフまたはエンハンスメントモード動作し、該フローティングガードリングによってゲート電極の電界集中を防止すると共に、高耐圧で動作する半導体素子を得ることができるという効果が奏する。また、本発明によれば、既存のGaNノーマリ-オフ素子に比べて高耐圧動作が可能であり、製造工程が簡単なので素子の製作が容易になる。すなわち、従来のノーマリ-オフHEMTのイオン注入、200~300オングストロング厚さのAlGaN層エッチングなどを形成する高難易度の工程が必要ではなく、その製作が容易になる。また、本発明によれば、ソース電極のショットキー障壁によってリーク電流が防止される構造で、既存ノーマリ-オフHEMTに比べてリーク電流が低く、耐圧が高くなるという効果が奏する。また、ドレイン電極とソース電極との間にフローティングガードリングが設けられることによって、ゲート電極のドレイン方向の縁部での電界の集中を防止し、高耐圧動作が可能になる。また、本発明によるゲート構造によっても、電界が分散して耐圧をさらに増加させることができる。また、ソース電極とゲート電極との間の距離が短く、トランスコンダクタンスが高くなるという長所がある。以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる含むとは、言及された構成要素、ステップ、動作及び/又は素子は、一つ以上の他の構成要素、ステップ、動作及び/又は素子の存在または追加を排除しないことに理解されたい。図1は、本発明の一実施形態による窒化物半導体素子の概略的な断面図である。図2a~図2dは各々、図1の窒化物半導体素子の製造方法を概略的に示す断面図である。図3は、本発明の他の実施形態による窒化物半導体素子の概略的な断面図である。図4は、本発明のさらに他の実施形態による窒化物半導体素子の概略的な断面図である。図5は、本発明のさらに他の実施形態による窒化物半導体素子の概略的な断面図である。まず、図1、図3、図4及び図5に示すように、本発明の一実施形態による窒化物半導体素子を詳記する。図1、図4及び図5に示すように、本発明の一実施形態による窒化物半導体素子は、基板10上に配設された窒化物半導体層30、ドレイン電極50、ソース電極60、誘電層40、フローティングガードリング75及びゲート電極70を含む。本発明の実施形態によれば、示されていないが、フローティングガードリング75が誘電層40内に含まれるように構成されてもよい。図1、図4及び図5に示すように、本実施形態において、窒化物半導体層30は、基板10上に配設される。基板10は、一般に絶縁基板を用いて、実に絶縁性及び高抵抗性を有する基板を用いてもよい。望ましくは、基板10は、シリコンSi、シリコンカーバイドSiC及びサファイヤAl2O3のうちの少なくともいずれか一つを用いて製造されることができ、または公知の他の基板材料を用いて製造されることができる。窒化物半導体層30は、基板10上に直接形成されてもよい。望ましくは、窒化物半導体層30は、単結晶薄膜をエピタキシャル成長させて形成する。窒化物半導体層30を形成するためのエピタキシャル成長工程では、液相成長法LPE:LiquidPhaseEpitaxy、化学気相蒸着法CVD:ChemicalVaporDeposition、分子ビーム成長法MBE:MolecularBeamEpitaxy、有機金属気相蒸着法MOCVD:MetalorganicCVDなどが挙げられる。また、図3を参照して、本発明の他の実施形態によれば、基板10と窒化物半導体層30との間にバッファ層20を設け、窒化物半導体層30をバッファ層20上に形成する。バッファ層20は、基板10と窒化物半導体層30との格子不整合による問題点を解決するために提供される。バッファ層20は、一つの層だけではなく、窒化ガリウムGaN、アルミニウム窒化ガリウムAlGaN、窒化アルミニウムAlN、インジウム窒化ガリウムInGaNまたはインジウムアルミニウム窒化ガリウムInAlGaNなどを含む複数の層で形成されてもよい。また、バッファ層20は、窒化ガリウム以外の他の3-5族化合物半導体によって形成してもよい。例えば、基板10がサファイヤ基板10の場合、窒化ガリウムを含む窒化物半導体層30との格子定数及び熱膨脹係数の差によって誤整合mismatchされることを防ぐため、バッファ層20の成長は重要である。図1、図3、図4及び図5に示すように、窒化物半導体層30の内部には、2次元電子ガス2DEGチャネル35が形成される。窒化物半導体素子のゲート電極70にバイアス電圧を印加すると、窒化物半導体層30内の2DEGチャネル35を通じて電子が移動し、電流がドレイン電極50とソース電極60との間に流れるようになる。窒化物半導体層30を成す窒化物としては、窒化ガリウムGaN、アルミニウム窒化ガリウムAlGaN、インジウム窒化ガリウムInGaN、インジウムアルミニウム窒化ガリウムInAlGaNなどが挙げられる。本発明の実施形態によれば、窒化物半導体層30は、異種接合された窒化ガリウム系列の半導体層30であって、異種接合された界面でエネルギバンドギャップの差によって2次元電子ガスチャネル35が形成される。異種接合される窒化ガリウム系列の半導体層30で異種接合間の格子定数の差が小さいほど、バンドギャップとの極性の差が減るようになり、これにより2DEGチャネル35の形成が抑制される。異種接合の時、エネルギバンドギャップの不連続性によって広いバンドギャップを有する材料から小さなバンドギャップを有する材料への自由電子が移動するようになる。このような電子は、異種接合界面に蓄積されて2DEGチャネル35を形成し、ドレイン電極50とソース電極60との間で電流が流れるようにする。より詳しくは、図1、図3、図4及び図5に示すように、窒化物半導体層30は、第1の窒化物層31及び第2の窒化物層33を含む。第1の窒化物層31は、基板10上に配設され、窒化ガリウム系列の材料を含む。第2の窒化物層33は、第1の窒化物層31上に異種接合され、該第1の窒化物層31より広いエネルギバンドギャップを有する異種の窒化ガリウム系列の材料を含む。この時、第2の窒化物層33は、第1の窒化物層31内に形成される2DEGチャネル35へ電子を供給する役割をする。一例として、電子を供与する第2の窒化物層33は、第1の窒化物層31より薄い厚さで形成されることが望ましい。望ましくは、本発明の他の実施形態によれば、第1の窒化物層31は、窒化ガリウムGaNを含み、第2の窒化物層33は、アルミニウム窒化ガリウムAlGaN、インジウム窒化ガリウムInGaN及びインジウムアルミニウム窒化ガリウムInAlGaNのうちのいずれか一つを含む。望ましくは、一例として、第1の窒化物層31は、窒化ガリウムGaNを含み、第2の窒化物層33は、アルミニウム窒化ガリウムAlGaNを含む。続いて、図1、図3、図4及び図5に示すように、本発明の実施形態の構成がより詳しく説明する。図1、図3、図4及び図5に示すように、本実施形態による窒化物半導体素子のドレイン電極50及びソース電極60が窒化物半導体層30に形成される。ドレイン電極50は、窒化物半導体層30にオーミック接合50aされている。ソース電極60は、ドレイン電極50と離間して配設され、窒化物半導体層30にショットキー接合60aされる。ショットキーソース電極60によって逆方向に駆動される時、ソース電極60のショットキー接合領域60aで生成される空乏領域によって2次元電子ガス2DEGによる電流の流れを安定して遮断することができる。これによって、逆方向電流の流れを遮断することができ、ノーマリ-オフ状態を具現することができるようになる。より詳しくは、逆方向バイアス電圧が印加された場合、ソース電極60のショットキー接合領域60aで生成される空乏領域が2DEGチャネル35領域まで拡張され、2DEGチャネル35を遮断し、逆方向の降伏電圧を増加させるようになる。特に、逆方向バイアス電圧の印加時、ソース電極60のドレイン側のコーナー寄りのショットキー接合領域60aで空乏領域が大きく拡張される。一方、順方向バイアス電圧をかけると、ソース電極60のショットキー接合領域60aで生成される空乏領域が小さくなり、2DEGチャネル35を通じてドレイン電極50とソース電極60との間に電流が流れるようになる。続いて、図1、図3、図4及び図5に示すように、フローティングガードリング75が設けられている。一実施形態によれば、図1、図3、図4及び図5に示すように、フローティングガードリング75は、ドレイン電極50とソース電極60との間で窒化物半導体層30にショットキー接合75aされる。示されていないが、実施形態によって、誘電層40内にフローティングガードリング75を含むように構成してもよい。フローティングガードリング75は、ゲート電極70と異なり、電源が接続されていなく、フローティングガードリング75によってゲート電極70のドレイン方向の境界または縁部での電界集中が防止される。そのため、高耐圧動作が可能になる。望ましくは、本発明の他の実施形態によれば、フローティングガードリング75は、窒化物半導体層30にショットキー接合される金属、金属シリサイドまたはこれらの合金を用いて形成される。例えば、アルミニウムAl、モリブデンMo、金Au、ニッケルNi、白金Pt、チタンTi、パラジウムPd、イリジウムIr、ロジウムRh、コバルトCo、タングステンW、タンタルTa、銅Cu及び亜鉛Znのうちの少なくともいずれか一つの金属、金属シリサイド及びこれらの合金を用いて形成してもよい。フローティングガードリング75は、多層構造で形成されてもよく、ドレイン電極50、ソース電極60または/及びゲート電極70の材料と同じまたは他の種類の金属、金属シリサイド及びこれらの合金を用いて形成されてもよい。続いて、図1、図3、図4及び図5に示すように、本発明の一実施形態による窒化物半導体素子の誘電層40は、ドレイン電極50とソース電極60との間の窒化物半導体層30上及びソース電極60の少なくとも一部上にかけて形成される。誘電層40は、ドレイン電極50とソース電極60との間でフローティングガードリング75を塗布するように形成される。図5に示すように、誘電層40の厚さは、フローティングガードリング75の上部は周辺より薄く形成することができる。望ましくは、誘電層40は酸化膜からなり、一実施形態によれば、SiN、SiO2及びAl2O3のうちの少なくともいずれか一つを含むことができる。示されていないが、他の実施形態によれば、誘電層40は、ドレイン電極50とソース電極60との間の内部にフローティングガードリング75を含んで形成される。この時、フローティングガードリング75は、窒化物半導体層30と直接ショットキー接触75aされないが、フローティングガードリング75と窒化物半導体層30との間の誘電層40の間隔を小さくして、実質的にフローティングガードリング75が窒化物半導体層30にショットキー接触して窒化物半導体層30との電流移動を増大させる役割を行うようにしてもよい。続いて、図1、図3、図4及び図5に示すように、本実施形態による窒化物半導体素子のゲート電極70は、ドレイン電極50と離間して誘電層40上に配設される。また、ゲート電極70の一部71、71’が誘電層40を挟んでソース電極60のドレイン方向のエッジ部分上に形成される。望ましくは、ゲート電極70は、誘電層40上にショットキー接合70aされる。ゲート電極70に順方向バイアス電圧が印加されると、ソース電極60のドレイン側のコーナー寄りのショットキー接合領域60aで形成される空乏領域が小さくなり、2DEGチャネル35を通じてドレイン電極50とソース電極60との間に電流が流れるようになる。また、図1、図3、図4及び図5に示すように、ゲート構造によって実質的にフィールドプレートの役割を行うようになり、ゲート電極70のドレイン方向の境界または縁部での電界の集中を分散するという効果があり、ゲート構造自体が耐圧を高める役割を行うようになる。また、図1、図3、図4及び図5を参照して、本発明の他の実施形態について説明する。本実施形態において、ゲート電極70は、第1の領域71、71’及び第2の領域73、73’を備える。第1の領域71、71’は、誘電層40を挟んでソース電極60のドレイン方向のエッジ部分上に形成されている。第2の領域73、73’は、ドレイン電極50とソース電極60との間の誘電層40上にドレイン電極50と離間して配設される。望ましくは、第2の領域73、73’は、誘電層40を挟んでフローティングガードリング75の少なくとも一部を覆うように形成される。これによって、第2の領域73、73’は、ゲート電極70のドレイン方向の境界または縁部での電界の集中を分散させて、耐圧を高めるフィールドプレートの役割を行うようになる。第1の領域と第2の領域とは、図1、図3及び図5に示すように、一体に形成されてもよく、または図4に示すように分離されてもよい。分離される場合、望ましくは、第2の領域73’は、ドレイン電極50よりソース電極60に近く配設される。一実施形態において、図4のように第1の領域71’及び第2の領域73’は分離されて形成される。この時、第2の領域73’は、ゲート電極70のドレイン方向の境界または縁部での電界の集中を分散させて耐圧を高める役割を行うフローティングゲートを形成する。また、図4には示されていないが、基板10と窒化物半導体層30との間にバッファ層20を設けてもよい。なお、第2の領域73、73’は、ドレイン方向へ延設されたフィールドプレート部173を備えてもよい。望ましくは、図1、図3及び図4に示すように、本発明の他の実施形態によれば、ゲート電極70は、ドレイン方向へ延設されたフィールドプレート部173を備える。フィールドプレート部173は、誘電層40を挟んでフローティングガードリング75の少なくとも一部を覆うように形成される。フィールドプレート部173は、フローティングガードリング75と共にまたはその自体でゲート電極70のドレイン方向に形成された縁部に集中される電界を分散させるという効果が奏する。図5では、符号73がフィールドプレート部の役割を行う。以下、本発明の他の実施形態について説明する。説明の便宜上、図1、図3、図4及び図5中の構成要素と同じ構成に対して、同じ符号を付して説明する。示されていないが、本発明の実施形態による窒化物半導体素子は、基板10上に配設された窒化物半導体層30、ドレイン電極50、ソース電極60、誘電層40及びゲート電極70を含む。また、バッファ層20をさらに含む。本実施形態において、窒化物半導体層30、ドレイン電極50、ソース電極60、誘電層40及びゲート電極70について、後述と重複しない範囲で前述のことを参照すると共に、多様な実施形態による構成要素について重複する説明は省略することにする。本実施形態では、前述のことと異なり、誘電層40は、内部にフローティングガードリング75を含むように形成される。よって、フローティングガードリング75は、窒化物半導体層30と直接ショットキー接触されないが、フローティングガードリング75と窒化物半導体層30との間の誘電層40の間隔を小さくし、実質的にフローティングガードリング75が窒化物半導体層30にショットキー接触して窒化物半導体層30との電流移動を増大させる役割を行うことができる。図1、図3、図4及び図5に示すように、本発明の実施形態によれば、ゲート電極70に0V電圧を印加すると、ドレイン電極50とソース電極60との間に2DEGチャネル35を通じる電流の流れがソース電極60領域のショットキー障壁によって遮られる。そして、ゲート電極70に閾値電圧以上を印加すると、ソース電極60のドレイン方向のエッジ領域にキャリア電子の濃度が高くなり、トンネリング現象によって電流が流れるようになる。この時、ゲートの閾値電圧は、誘電層40の厚さなどによって決まる。これによって、既存のノーマリ-オフHEMT構造に比べて製作が容易で、リーク電流が少なく高い耐圧特性を示すようになる。また、フローティングガードリング75によってゲート電極70のドレイン方向の境界または縁部での電界の集中が防止され、高耐圧動作が可能になる。なお、誘電層40を挟んでフローティングガードリング75の一部を覆うフィールドプレート部173が設けられ、フローティングガードリング75と共にまたはその自体で電界を分散させるという効果が奏する。本発明の他の実施形態によれば、前述の実施形態による窒化物半導体素子は、パワートランジスタ素子である。本発明の実施形態によるパワートランジスタは、水平型HEMT構造を備える。次に、本発明の他の実施形態による窒化物半導体製造方法を図面を参照して説明する。本発明による窒化物半導体の製造方法を説明するにおいて、図2a~図2dだけでなく、前述の実施形態による窒化物半導体素子及び図1、図3、図4及び図5を参照する。反対の場合も同様である。窒化物半導体素子の製造方法に関する具体的な実施形態について、後述と重複しない範囲で前述のことを参照すると共に、多様な実施形態による構成要素について重複する説明は省略することにする。図2a~図2dは、本発明の実施形態による窒化物半導体の製造方法を示す。望ましくは、本発明の窒化物半導体素子の製造方法によって製造される素子は、パワートランジスタである。まず、図2aに示すように、基板10上に、内部に2次元電子ガス2DEGチャネル35を生成する窒化物半導体層30を形成する。望ましくは、基板10は、シリコンSi、シリコンカーバイドSiC及びサファイヤAl2O3のうちの少なくともいずれか一つを用いて製造されてもよい。窒化物半導体層30を成す窒化物としては、窒化ガリウムGaN、アルミニウム窒化ガリウムAlGaN、インジウム窒化ガリウムInGaN、インジウムアルミニウム窒化ガリウムInAlGaNなどが挙げられる。望ましくは、窒化物半導体層30は、窒化物単結晶薄膜をエピタキシャル成長させて形成する。望ましくは、エピタキシャル成長の時、選択的に成長させて過成長されないように調節する。仮に、過成長された場合には、エッチバック工程やCMPChemicalMechanicalPolishing工程を用いて平坦化する過程を追加してもよい。望ましくは、本発明の他の実施形態によれば、図2aに示された第1の窒化物層31及び第2の窒化物層33は、エピタキシャル成長工程EpitaxialGrowthPrecessによって形成される。まず、第1の窒化物層31は、基板10上に窒化ガリウム系列単結晶薄膜をエピタキシャル成長させて形成する。また、図3に示すように、基板10上にバッファ層20をエピタキシャル成長させた後、バッファ層20上に第1の窒化物層31をエピタキシャル成長させる。望ましくは、本発明の他の実施形態によれば、第1の窒化物層31は、窒化ガリウムGaNをエピタキシャル成長させて形成する。続いて、第2の窒化物層33は、第1の窒化物層31をシード層として第1の窒化物層31より広いエネルギバンドギャップを有する異種の窒化ガリウム系列の材料を含む窒化物層をエピタキシャル成長させて形成する。望ましくは、本発明の他の実施形態によれば、第2の窒化物層33は、アルミニウム窒化ガリウムAlGaN、インジウム窒化ガリウムInGaN及びインジウムアルミニウム窒化ガリウムInAlGaNのうちのいずれか一つを含む窒化ガリウム系列単結晶をエピタキシャル成長させて形成する。望ましくは、第2の窒化物層33は、アルミニウム窒化ガリウムAlGaNをエピタキシャル成長させて形成する。一例として、電子を供与する第2の窒化物層33は、第1の窒化物層31より薄い厚さで形成されることが望ましい。第1及び第2の窒化物層33を形成するためのエピタキシャル成長工程としては、液相成長法LPE、化学気相蒸着法CVD、分子ビーム成長法MBE、有機金属気相蒸着法MOCVDなどが挙げられる。次に、図2bに示すように、窒化物半導体層30にドレイン電極50、ソース電極60及びフローティングガードリング75を形成する。示されていないが、一実施形態において、フローティングガードリング75が誘電層40内に含まれる場合、ドレイン電極50及びソース電極60を形成してから誘電層40を形成する工程で、誘電層40内にフローティングガードリング75を形成する。図2bに示すように、ドレイン電極50は、窒化物半導体層30にオーミック接合50されるように形成する。該オーミック接合を完成するために熱処理を行ってもよい。窒化膜半導体層30上に金Au、ニッケルNi、白金Pt、チタンTi、アルミニウムAl、パラジウムPd、イリジウムIr、ロジウムRh、コバルトCo、タングステンW、モリブデンMo、タンタルTa、銅Cu及び亜鉛Znのうちの少なくともいずれか一つの金属、金属シリサイド及びこれらの合金を用いてドレイン金属電極を形成する。ドレイン電極50は、多層構造で形成されてもよい。ソース電極60は、ドレイン電極50と離間して窒化物半導体層30にショットキー接合60aされるように形成する。ショットキー接合60aされるソース電極60は、窒化膜半導体層30とショットキー接合可能な材料、例えば、アルミニウムAl、モリブデンMo、金Au、ニッケルNi、白金Pt、チタンTi、パラジウムPd、イリジウムIr、ロジウムRh、コバルトCo、タングステンW、タンタルTa、銅Cu及び亜鉛Znのうちの少なくともいずれか一つの金属、金属シリサイド及びこれらの合金によって形成されてもよい。ソース電極60は、多層構造で形成されてもよい。ソース電極60において金属との半導体接合を有するショットキー接合60aを用いて、ドレイン電極50とソース電極60との間に2DEGチャネル35を通じる逆方向の電流を遮断することができる。一実施形態において、フローティングガードリング75は、窒化物半導体層30にショットキー接合60aされるように形成する。ショットキー接合75aされるフローティングガードリング75は、窒化膜半導体層30とショットキー接合可能な材料、例えば、アルミニウムAl、モリブデンMo、金Au、ニッケルNi、白金Pt、チタンTi、パラジウムPd、イリジウムIr、ロジウムRh、コバルトCo、タングステンW、タンタルTa、銅Cu及び亜鉛Znのうちの少なくともいずれか一つの金属、金属シリサイド及びこれらの合金を用いて形成されてもよい。フローティングガードリング75は、電極と異なり電源が接続されない。一例として、ドレイン電極50、ソース電極60またはフローティングガードリング75の形成過程について説明する。基板10上にエピタキシャル成長によって形成された窒化物半導体層30上に電極を形成するための金属層を、電子ビーム蒸着器などによって蒸着形成し、該金属層上にフォトレジストパターンを形成する。続いて、該フォトレジストパターンをエッチングマスクとして金属層をエッチングし、該フォトレジストパターンを取り除いて金属電極50、60またはフローティングガードリング75を形成する。図2cに示すように、本発明の一実施形態において、ドレイン電極50、ソース電極60及びフローティングガードリング75を形成した後、ドレイン電極50とソース電極60との間の窒化物半導体層30上に誘電層40を形成する。この時、誘電層40は、少なくともソース電極60の一部上に、望ましくは、ドレイン電極50方向のソース電極60の一部上にかけて形成される。また、誘電層40は、ドレイン電極50とソース電極60との間でフローティングガードリング75を塗布するように形成される。示されていないが、誘電層40内にフローティングガードリング75を形成する実施形態の場合には、誘電層40の形成過程を分けて、中間にフローティングガードリング75が挿入されるようにするか、または誘電層40材料の塗布の際にフローティングガードリング75を挿入して該誘電層40を形成することができる。望ましくは、誘電層40は、酸化膜からなり、一実施形態によれば、SiN、SiO2及びAl2O3のうちの少なくともいずれか一つを含むことができる。図2dに示すように、本発明の一実施形態によれば、図2cの誘電層40を形成した後、ドレイン電極50と離間して誘電層40上にゲート電極70を形成する。そして、ゲート電極70の一部がソース電極60のドレイン方向のエッジ部分上の誘電層40上に形成されるようにする。ゲート電極70は、アルミニウムAl、モリブデンMo、金Au、ニッケルNi、白金Pt、チタンTi、パラジウムPd、イリジウムIr、ロジウムRh、コバルトCo、タングステンW、タンタルTa、銅Cu及び亜鉛Znのうちの少なくともいずれか一つの金属、金属シリサイド及びこれらの合金を用いて形成されることができる。ゲート電極70は、ドレイン電極50または/及びソース電極60と異なる金属を用いてもよく、多層構造で形成されてもよい。望ましくは、ゲート電極70は、誘電層40上にショットキー接合70aされる。なお、ゲート電極70の一部73、73’は、誘電層40によって形成されたリセス領域に配設されるように形成される。これによって、リセス領域に形成されたショットキーゲート電極70を通じて窒化物半導体層30との電流キャリアの移動が容易になり、電流量が増加し、オン抵抗が低くなるようになる。次に、ゲート電極70の形成過程について説明する。誘電層40上に電極を形成するための金属層を電子ビーム蒸着器などによって蒸着形成し、該金属層上にフォトレジストパターンを形成する。続いて、該フォトレジストパターンをエッチングマスクとして金属層をエッチングする。エッチング後、フォトレジストパターンを取り除いて金属電極を形成する。望ましくは、前述の窒化物半導体の製造方法において、他の実施形態によれば、図2aに示された基板10上に窒化物半導体層30を形成する前に、基板10上にバッファ層20を形成するステップをさらに含む。バッファ層20は、基板10と窒化物半導体層30との格子不整合による問題点を解決するために提供される。バッファ層20は、一つの層だけではなく、窒化ガリウムGaN、アルミニウム窒化ガリウムAlGaN、窒化アルミニウムAlN、インジウム窒化ガリウムInGaN、インジウムアルミニウム窒化ガリウムInAlGaNなどを含む複数の層で形成されてもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。