基板と、前記基板上に設けられ、キャリア極性が第1の導電型である不純物領域を含み、かつ、入射光を信号電荷に変換する光電変換部と、前記基板上に設けられ、キャリア極性が前記第1の導電型とは逆の第2の導電型であり、かつ、第1不純物濃度を有する第1不純物層と、前記第1不純物層に設けられ、キャリア極性が前記第1の導電型である不純物領域を含み、かつ、前記光電変換部で変換された前記信号電荷を電圧に変換する電荷電圧変換部と、前記第1不純物層に設けられ、キャリア極性が前記第1の導電型であるソース/ドレイン領域を有し、かつ、前記電荷電圧変換部で変換された前記電圧を増幅する増幅部と、前記光電変換部及び前記増幅部間の領域に設けられ、キャリア極性が前記第2の導電型であり、かつ、前記第1不純物濃度より高い第2不純物濃度を有する第2不純物層とを備える固体撮像装置。さらに、前記光電変換部及び前記電荷電圧変換部間の領域に設けられ、前記光電変換部から前記電荷電圧変換部に前記信号電荷を転送する転送部と、前記転送部の前記基板側の領域に設けられ、キャリア極性が前記第2の導電型であり、前記第1不純物濃度より高くかつ前記第2不純物濃度以下の第3不純物濃度を有する第3不純物層とを備える請求項1に記載の固体撮像装置。前記基板の厚さ方向における、前記第3不純物層の前記基板側の面と前記基板との間の距離が、前記第1不純物層の前記基板側の面と前記基板との間の距離以上である請求項2に記載の固体撮像装置。前記基板の厚さ方向における、前記第2不純物層の前記基板側の面と前記基板との間の距離が、前記第1不純物層の前記基板側の面と前記基板との間の距離以上である請求項1に記載の固体撮像装置。さらに、前記光電変換部と前記増幅部との間に、LOCOS又はSTIの手法により形成された素子分離層を備える請求項1に記載の固体撮像装置。さらに、所定の方向に配列された複数の前記光電変換部と、前記所定の方向に隣り合う前記光電変換部の間の領域に、拡散分離の手法により形成された拡散分離層とを備える請求項1に記載の固体撮像装置。前記第2不純物層が、前記第1不純物層内に設けられている請求項1に記載の固体撮像装置。前記第1の導電型がN型であり、前記第2の導電型がP型である請求項1に記載の固体撮像装置。上述のように、従来、固体撮像装置において様々な暗電流の低減技術が提案されているが、この技術分野では、暗電流をさらに低減することのできる技術の開発が望まれている。本開示は、上記状況に鑑みなされたものであり、本開示の目的は、暗電流をさらに低減することのできる固体撮像装置を提供することである。上記課題を解決するために、本開示の固体撮像装置は、基板と、光電変換部と、第1不純物層と、電荷電圧変換部と、増幅部と、第2不純物層とを備える構成とし、各部及び各層の構成及び機能を次のようにする。光電変換部は、基板上に設けられ、キャリア極性が第1の導電型である不純物領域を含み、かつ、入射光を信号電荷に変換する。第1不純物層は、基板上に設けられ、キャリア極性が第1の導電型とは逆の第2の導電型であり、かつ、第1不純物濃度を有する。電荷電圧変換部は、第1不純物層に設けられ、キャリア極性が第1の導電型である不純物領域を含み、かつ、光電変換部で変換された信号電荷を電圧に変換する。増幅部は、第1不純物層に設けられ、キャリア極性が第1の導電型であるソース/ドレイン領域を有し、かつ、電荷電圧変換部で変換された電圧を増幅する。そして、第2不純物層は、光電変換部及び増幅部間の領域に設けられ、キャリア極性が第2の導電型であり、かつ、第1不純物濃度より高い第2不純物濃度を有する。上述のように、本開示の固体撮像装置では、第2の導電型の第1不純物層に形成された第1の導電型のソース/ドレイン領域を有する増幅部と、第1の導電型の不純物領域を含む光電変換部との間の領域に第2の導電型の第2不純物層を設ける。そして、第2不純物層の第2不純物濃度を第1不純物層の第1不純物濃度より高くする。これにより、本開示の固体撮像装置では、ソース/ドレイン領域の基板側の領域で発生したキャリアの光電変換部への流出を抑制して、暗電流をより低減することができる。以下に、本開示の実施形態に係る固体撮像装置の一例を、図面を参照しながら下記の順で説明する。ただし、本開示は下記の例に限定されない。1.第1の実施形態:基本構成例2.第2の実施形態:第3P型不純物層を光電変換部及び電荷電圧変換部間の領域に設ける例3.第3の実施形態:拡散分離層を隣り合う光電変換部間の領域に設ける例4.第4の実施形態:第2P型不純物層を第1P型不純物層内に形成する例<1.第1の実施形態>[画素の概略構成]固体撮像装置は、例えば、複数の画素を2次元状アレイ状に配列して構成された画素アレイ部不図示を備える。ここで、図1に、画素アレイ部を構成する各画素の等価回路の一例を示す。図1に示す例では、画素1は、光電変換部10と、転送部11と、リセット部12と、増幅部13と、選択部14と、電荷電圧変換部20とを備える。光電変換部10は、例えばフォトダイオードPDで構成され、入射光を信号電荷に変換する。なお、光電変換部10のアノード電極は、負側電源に接続され、カソード電極は、転送部11を介して増幅部13のゲートに電気的に接続される。転送部11は、例えば、キャリア極性がN型のMOSトランジスタ以下、NMOSトランジスタというで構成され、光電変換部10のカソード電極と電荷電圧変換部20との間に設けられる。転送部11は、そのゲートにハイレベルの転送パルスVtが印加された際にオン状態となり、光電変換部10で光電変換された信号電荷を電荷電圧変換部20に転送する。リセット部12は、例えば、NMOSトランジスタで構成され、電荷電圧変換部20と電源線PLとの間に設けられる。リセット部12は、そのゲートにハイレベルのリセットパルスVrが印加された際にオン状態となる。この動作は、光電変換部10から電荷電圧変換部20への信号電荷の転送動作の前に行われ、これにより、電荷電圧変換部20の信号電荷が電源線PLに廃棄され、電荷電圧変換部20がリセットされる。増幅部13は、例えば、NMOSトランジスタで構成され、電源線PLと選択部14のドレインとの間に設けられる。増幅部13は、リセット部12によりリセットされた後の電荷電圧変換部20の電位をリセット信号リセットレベルとして選択部14に出力する。また、増幅部13は、光電変換部10から電荷電圧変換部20への信号電荷の転送後に、電荷電圧変換部20の電位を増幅し、その増幅信号を光蓄積信号画素信号として選択部14に出力する。選択部14は、例えば、NMOSトランジスタで構成され、増幅部13のソースと垂直信号線VLとの間に設けられる。選択部14は、そのゲートにハイレベルの選択パルスVsが印加された際にオン状態となり、これにより、画素1が選択状態となる。そして、選択部14は、選択状態において、増幅部13から出力される画素信号を垂直信号線VLに中継する。なお、選択部14の配置位置は、図1に示す例に限定されず、電源線PLと増幅部13のドレインとの間に選択部14を設けてもよい。電荷電圧変換部20FD:フローティングディフュージョンは、転送部11のソースと増幅部13のゲートとが電気的に繋がったノードに形成される。電荷電圧変換部20は、光電変換部10で変換された信号電荷を電圧電位に変換する。なお、電荷電圧変換部20のより詳細な構成については後で説明する。上述した図1の例では、画素1を4つのNMOSトランジスタで構成する例を説明したが、本開示はこれに限定されない。画素1に蓄積された電荷を電気信号として列毎に設けられた垂直信号線VLに出力可能な構成であれば、任意の構成にすることができる。例えば、増幅部13と選択部14とを一つのNMOSトランジスタで兼用し、3つのNMOSトランジスタで画素1を構成してもよい。[光電変換部付近の構成]図1に示す構成の画素1を実際に半導体基板上に形成する際、NMOSトランジスタからなる各部転送部11、リセット部12、増幅部13及び選択部14並びに電荷電圧変換部20は、例えば、光電変換部10の周囲に形成される。図2及び3に、本実施形態の固体撮像装置における光電変換部10付近の各部の概略構成を示す。図2は、本実施形態の固体撮像装置100の受光面内における光電変換部10付近の各部の概略配置図であり、図3は、図2中のA-A断面図である。ただし、図2及び3では、説明を簡略化するため、本実施形態の固体撮像装置100において暗電流の抑制作用に関与する要部のみを示す。また、図2及び3では、説明を簡略化するため、半導体基板からNMOSトランジスタのソース/ドレイン領域の形成面までの積層領域の概略構成を示す。また、図2には、説明を簡略化するめ、画素アレイ部不図示において列方向及び行方向のそれぞれに互いに隣り合う4つの画素1の領域のみを示す。さらに、図3では、光電変換部10付近の各部の内部構造をより明確にするため、光電変換部10付近の各部及び各部間の寸法を、図2に示すそれらの寸法とは変えて示す。なお、図2及び3における、上述した説明を簡略化するための表示手法は、後述の第2~第4の実施形態の説明で用いる図4~10においても同様に適用する。また、図2及び3では、固体撮像装置100の受光面内の方向を第1の方向X方向及びそれと直交する第2の方向Y方向で表し、後述のN型半導体基板101の厚さ方向固体撮像装置100の深さ方向をZ方向で表す。なお、本実施形態図2及び3における、これらの方向の定義は、後述の第2~第4の実施形態の説明で用いる図4~10においても同様に適用する。1固体撮像装置の構成固体撮像装置100は、N型半導体基板101基板と、該N型半導体基板101上に形成されたP型エピタキシャル層102とを備える。また、固体撮像装置100は、P型エピタキシャル層102上に形成された、光電変換部10、第1P型不純物層51第1不純物層:以下、第1P型ウエル51という、及び、第2P型不純物層52第2不純物層:以下、第2P型ウエル52というを備える。さらに、固体撮像装置100は、第1P型ウエル51上に形成された、電荷電圧変換部20、及び、NMOSトランジスタのソース/ドレイン領域部30S/D:ソース/ドレイン領域を備える。また、固体撮像装置100は、光電変換部10とソース/ドレイン領域部30との間の領域に設けられた素子分離領域部40素子分離層を備える。なお、図2及び3に示すソース/ドレイン領域部30は、図1中の増幅部13のソース/ドレイン領域部である。また、本実施形態の固体撮像装置100では、図2に示すように、電荷電圧変換部20は、Y方向に沿って、光電変換部10を挟んでソース/ドレイン領域部30と対向する位置に形成される。なお、ソース/ドレイン領域部30の配置位置は、図2に示す例に限定されず、例えば、ソース/ドレイン領域部30を、図2中のX方向における光電変換部10の側部図2では左側又は右側の部分に配置してもよい。また、本実施形態では、図2中のY方向において、隣り合う光電変換部10間の領域に電荷電圧変換部20を設け、2つの画素1で1つの電荷電圧変換部20を共有する。ただし、本開示はこれに限定されず、画素1毎に電荷電圧変換部20を設ける構成にしてもよい。さらに、本実施形態の固体撮像装置100では、図2に示すように、複数の光電変換部10、電荷電圧変換部20及びソース/ドレイン領域部30がそれぞれ、X方向に沿って一列に配置される。2各部の構成光電変換部10は、キャリア極性がN型第1の導電型の不純物層10a不純物領域:以下、N型不純物層10aというを有する。また、光電変換部10は、N型不純物層10aのN型半導体基板101側とは反対側の面図3では上面上に形成された、キャリア極性がP型第2の導電型のピンニング層10b以下、P型ピンニング層10bというを有する。さらに、光電変換部10は、N型不純物層10aのソース/ドレイン領域部30側とは反対側の側面図3では右側面に形成されたP型不純物層10cを有する。なお、P型ピンニング層10bを光電変換部10受光部の表面に形成することにより、該表面における暗電流の発生を抑制することができる。電荷電圧変換部20は、高濃度のN型不純物層不純物領域で構成される。なお、図2及び3には示さないが、本実施形態では、電荷電圧変換部20と第1P型ウエル51との境界には、空乏層が形成される後述する第2の実施形態の図5参照。ソース/ドレイン領域部30は、高濃度のN型不純物層で構成される。なお、本実施形態では、図3に示すように、ソース/ドレイン領域部30と第1P型ウエル51との境界には、空乏層31が形成される。素子分離領域部40は、LOCOSlocaloxidationofsilicon又はSTIshadowtrenchisolationの手法により形成される。また、図2に示す例では、素子分離領域部40は、ソース/ドレイン領域部30の周囲を取り囲むように形成される。なお、本実施形態では、図2中のX方向に沿って隣り合う光電変換部10を分離するために、隣り合う光電変換部10間の領域にも、例えばLOCOS、STI等の手法により形成された素子分離領域部を設けてもよい。また、図2中のX方向に沿って隣り合う光電変換部10間の領域に、拡散分離の手法により形成された拡散分離領域部を設けてもよい。第1P型ウエル51は、P型エピタキシャル層102の不純物濃度より高い不純物濃度P1第1不純物濃度を有するP型不純物層で構成される。なお、電荷電圧変換部20のN型半導体基板101側の領域以下、下部というに設けられる第1P型ウエル51と、ソース/ドレイン領域部30の下部に設けられる第1P型ウエル51とは繋がっていてもよいし、個別に設けられていてもよい。また、本実施形態では、電荷電圧変換部20及びソース/ドレイン領域部30の下部に第1P型ウエル51を設ける例を説明したが、本開示はこれに限定されない。例えば、N型半導体基板101の全面に渡って第1P型ウエル51を形成し、電荷電圧変換部20及びソース/ドレイン領域部30だけでなく、光電変換部10も第1P型ウエル51に形成してもよい。第2P型ウエル52は、第1P型ウエル51の不純物濃度P1より高い不純物濃度P2第2不純物濃度:P2>P1を有するP型不純物層で構成される。なお、第2P型ウエル52の不純物濃度P2は、例えば、第1P型ウエル51の不純物濃度P1より、少なくとも25程度高くすることができる。ただし、第2P型ウエル52の不純物濃度P2と第1P型ウエル51の不純物濃度P1との比率はこれに限定されず、例えば用途等の条件に応じて適宜設定される。また、第2P型ウエル52は、通常、例えばイオン注入等の手法により形成されるが、本開示はこれに限定されず、例えば選択エピタキシャル成長の手法により第2P型ウエル52を形成してもよい。また、第2P型ウエル52は、図3に示すように、素子分離領域部40の下部に形成される。すなわち、本実施形態では、第2P型ウエル52を、ソース/ドレイン領域部30及び、その下部に設けられた第1P型ウエル51と、光電変換部10との間の領域に形成する。なお、本実施形態では、第2P型ウエル52を、ソース/ドレイン領域部30の周囲を取り囲むように形成する。さらに、第2P型ウエル52は、図3中のZ方向において、素子分離領域部40のN型半導体基板101側の面以下、下面というから第1P型ウエル51の深い位置N型半導体基板101により近い位置に至る領域に渡って形成される。なお、図3には、素子分離領域部40の下面から光電変換部10のN型不純物層10aの下面より深い位置に至る領域に、第2P型ウエル52を形成した例を示す。上記構成の第2P型ウエル52を、素子分離領域部40の幅程度の狭い領域に設けることにより、光電変換部10とソース/ドレイン領域部30との境界には、P型不純物の急峻な濃度勾配を有するPN接合面が形成される。すなわち、光電変換部10とソース/ドレイン領域部30との境界には、ソース/ドレイン領域部30の下部下方領域で発生したキャリアに対して、障壁バリアが形成される。この結果、本実施形態では、ソース/ドレイン領域部30の下部で発生したキャリアが、素子分離領域部40の下部を介して光電変換部10のN型不純物層10aに流出することを抑制することができる。すなわち、本実施形態の固体撮像装置100では、暗電流をより低減することが可能になる。ここで、本実施形態の固体撮像装置100における上述した暗電流の低減効果を、例えば、上記特許文献1で提案されている暗電流の低減技術と比較して、より具体的に説明する。上記特許文献1では、上述のように、MOSトランジスタのソース/ドレイン領域を形成するP型ウエルの不純物濃度を、受光部を形成するP型ウエルの不純物濃度よりも高くして、隣接画素へのキャリアの流出を抑制する。しかしながら、この構成では、ソース/ドレイン領域の下方の領域において発生したキャリアを、ソース/ドレイン領域の高濃度のN型不純物領域で十分に吸収することができない。それゆえ、上記特許文献1で提案されている技術では、ソース/ドレイン領域の下方で発生したキャリアの受光部への流出を十分に抑制することができず、暗電流を低減することが困難である。それに対して、本実施形態では、上述のように、高不純物濃度の第2P型ウエル52をソース/ドレイン領域部30と光電変換部10との間の領域に設けて、この領域にキャリアのバリアを形成する。それゆえ、本実施形態では、ソース/ドレイン領域部30及び光電変換部10間の領域に形成されたこのバリアにより、ソース/ドレイン領域部30の下方の深い位置で発生したキャリアが光電変換部10に流出し難くなり、暗電流をより低減することができる。なお、上述した本実施形態の固体撮像装置100では、第2P型ウエル52をソース/ドレイン領域部30の周囲を取り囲むように形成する例を説明したが、本開示はこれに限定されない。例えば、少なくとも、光電変換部10及びソース/ドレイン領域部30間の領域に第2P型ウエル52を設ければよい。ただし、本実施形態のように、第2P型ウエル52でソース/ドレイン領域部30の周囲を取り囲んだ場合の方が、ソース/ドレイン領域部30の下部で発生したキャリアの光電変換部10への流出をよりいっそう抑制することができる。また、本実施形態では、上述のように、第2P型ウエル52の下面N型半導体基板101側の面の位置が、光電変換部10のN型不純物層10aの下面の位置より深くなるN型半導体基板101側に位置する例を説明したが、本開示はこれに限定されない。第2P型ウエル52の深さ第2P型ウエル52のZ方向の厚さは、ソース/ドレイン領域部30の下部から光電変換部10へのキャリアの流出を十分に抑制可能な深さであれば任意に設定することができる。例えば、第2P型ウエル52の下面が、N型半導体基板101に到達するように、第2P型ウエル52を形成してもよい。ただし、本実施形態では、主に、ソース/ドレイン領域部30の下部の第1P型ウエル51から光電変換部10へのキャリアの流出を抑制できればよい。それゆえ、本実施形態では、素子分離領域部40の下面の位置から第1P型ウエル51の下面付近の位置程度までの深さ領域に渡って、第2P型ウエル52を形成することにより、上述したキャリアの流出抑制効果が十分に得られる。すなわち、図3中のZ方向N型半導体基板101の厚さ方向において、第2P型ウエル52の下面とN型半導体基板101との間の距離が、第1P型ウエル51の下面とN型半導体基板101との間の距離以上であればよい。<2.第2の実施形態>第2の実施形態では、第1P型ウエル51より高い不純物濃度を有するP型ウエルを、光電変換部10及びソース/ドレイン領域部30間の領域だけでなく、光電変換部10及び電荷電圧変換部20間の領域にも設ける例を説明する。図4及び5に、第2の実施形態に係る固体撮像装置における光電変換部10付近の各部の概略構成を示す。なお、図4は、本実施形態の固体撮像装置110の受光面内図4中のX-Y面内における光電変換部10付近の各部の概略配置図であり、図5は、図4中のB-B断面図である。また、図4及び5に示す本実施形態の固体撮像装置110において、図2及び3に示す上記第1の実施形態の固体撮像装置100と同様の構成には、同じ符号を付して示す。1固体撮像装置の構成固体撮像装置110は、上記第1の実施形態と同様に、N型半導体基板101と、該N型半導体基板101上に形成されたP型エピタキシャル層102とを備える。また、固体撮像装置110は、P型エピタキシャル層102上に形成された、光電変換部10、第1P型ウエル51、及び、第3P型不純物層53第3不純物層:以下、第3P型ウエル53というを備える。さらに、固体撮像装置110は、上記第1の実施形態と同様に、第1P型ウエル51上に形成された、電荷電圧変換部20、及び、NMOSトランジスタのソース/ドレイン領域部30を備える。また、固体撮像装置110は、上記第1の実施形態と同様に、光電変換部10とソース/ドレイン領域部30との間の領域に設けられた素子分離領域部40を備える。なお、図4及び5に示すソース/ドレイン領域部30は、図1中の増幅部13のソース/ドレイン領域部である。また、本実施形態では、第3P型ウエル53は、光電変換部10及び電荷電圧変換部20間の領域に設けられる。なお、図5に示す例では、電荷電圧変換部20と第1P型ウエル51との境界には、空乏層21が形成される。ただし、図4では、説明を簡略化するため、空乏層21の図示は省略する。図4と図2との比較から明らかなように、固体撮像装置110の受光面内図4中のX-Y面内における光電変換部10、電荷電圧変換部20、ソース/ドレイン領域部30及び素子分離領域部40の配置構成は、上記第1の実施形態のそれと同様である。また、図5には示さないが、図5中のZ方向N型半導体基板101の厚さ方向における、光電変換部10及びソース/ドレイン領域部30間の領域の内部構成素子分離領域部40の下部の構成は、上記第1の実施形態の構成図3と同様である。すなわち、本実施形態の固体撮像装置110は、上記第1の実施形態の固体撮像装置100において、光電変換部10及び電荷電圧変換部20間の領域に新たに第3P型ウエル53を設けた構成になる。それ以外の構成は、上記第1の実施形態の構成と同様である。それゆえ、ここでは、第3P型ウエル53の構成及び機能についてのみ説明する。2第3P型ウエルの構成第3P型ウエル53は、第1P型ウエル51の不純物濃度P1より高く、かつ、第2P型ウエル52の不純物濃度P2と同程度又はそれより低い不純物濃度P3第3不純物濃度:P1<P3≦P2を有するP型不純物層で構成される。なお、第3P型ウエル53は、通常、例えばイオン注入等の手法により形成されるが、本開示はこれに限定されず、例えば選択エピタキシャル成長の手法により第3P型ウエル53を形成してもよい。また、第3P型ウエル53は、図5に示すように、光電変換部10及び電荷電圧変換部20間の領域に形成される。なお、本実施形態では、図4に示すように、電荷電圧変換部20の周囲を取り囲むように、第3P型ウエル53を形成する。ただし、本開示はこれに限定されず、少なくとも、光電変換部10及び電荷電圧変換部20間の領域に第3P型ウエル53を設ければよい。さらに、第3P型ウエル53は、図5中のZ方向において、電荷電圧変換部20の表面位置と同じ位置から第1P型ウエル51の深い位置N型半導体基板101により近い位置に至る領域に渡って形成される。なお、図5には、電荷電圧変換部20の表面位置と同じ位置から光電変換部10のN型不純物層10aの下面N型半導体基板101側の面より深い位置に至る領域に、第3P型ウエル53を形成した例を示す。第3P型ウエル53の深さ第3P型ウエル53の図5中のZ方向の厚さは、図5に示す例に限定されない。第3P型ウエル53の深さは、電荷電圧変換部20の下部から光電変換部10へのキャリアの流出を十分に抑制可能な深さであれば任意に設定することができる。例えば、第3P型ウエル53の下面が、N型半導体基板101に到達するように、第3P型ウエル53を形成してもよい。ただし、本実施形態では、主に、電荷電圧変換部20の下部の第1P型ウエル51から光電変換部10へのキャリアの流出を抑制できればよい。それゆえ、本実施形態では、電荷電圧変換部20の表面位置から第1P型ウエル51の下面付近の位置程度までの深さ領域に渡って第3P型ウエル53を形成することにより、上述したキャリアの流出抑制効果が十分に得られる。すなわち、図5中のZ方向N型半導体基板101の厚さ方向において、第3P型ウエル53の下面とN型半導体基板101との間の距離が、第1P型ウエル51の下面とN型半導体基板101との間の距離以上であればよい。上述のように、本実施形態では、第1P型ウエル51より高い不純物濃度P3を有する第3P型ウエル53を、電荷電圧変換部20及び、その下部に設けられた第1P型ウエル51と光電変換部10との間の領域に設ける。これにより、光電変換部10と電荷電圧変換部との間の領域には、電荷電圧変換部20の下部下方領域で発生したキャリアに対して障壁バリアが形成される。この結果、本実施形態では、電荷電圧変換部20の下部で発生したキャリアの光電変換部10への流出を抑制することができる。すなわち、本実施形態の固体撮像装置110では、ソース/ドレイン領域部30の下方領域で発生したキャリアの光電変換部10への流出だけでなく、電荷電圧変換部20の下方領域で発生したキャリアの光電変換部10への流出も抑制することができる。それゆえ、本実施形態の固体撮像装置110では、暗電流をよりいっそう低減することが可能になる。また、本実施形態では、上述のように、第3P型ウエル53の不純物濃度P3を、第2P型ウエル52の不純物濃度P2と同程度又はそれより低くするP3≦P2。これは、次の理由によるものである。例えば、図1で説明した画素1内の転送部11を構成するNMOSトランジスタは、図5に示すように、光電変換部10と電荷電圧変換部20との間の領域上、すなわち、第3P型ウエル53上に設けられる。なお、図5では、説明を簡略化するため、転送部11の転送ゲート11aのみを示す。すなわち、本実施形態の固体撮像装置110では、第3P型ウエル53の表面領域は、光電変換部10で変換された信号電荷を電荷電圧変換部20に転送する際の転送領域にもなる。それゆえ、この転送領域の不純物濃度P3が高すぎると、信号電荷の転送動作に支障をきたす可能性もある。そこで、本実施形態では、この転送領域において信号電荷をより転送しやすくするために、第3P型ウエル53の不純物濃度P3を、第2P型ウエル52の不純物濃度P2と同程度又はそれより低くする。<3.第3の実施形態>第3の実施形態では、光電変換部10とソース/ドレイン領域部30とをLOCOS又はSTIにより形成した素子分離領域部40で分離し、かつ、隣り合う光電変換部10を拡散分離により分離する構成例を説明する。図6~8に、第3の実施形態に係る固体撮像装置における光電変換部10付近の各部の概略構成を示す。なお、図6は、本実施形態の固体撮像装置120の受光面内図6中のX-Y面内における光電変換部10付近の各部の概略配置図である。図7は、図6中のC-C断面図であり、図8は、図6中のD-D断面図である。また、図6~8に示す本実施形態の固体撮像装置120において、図2及び3に示す上記第1の実施形態の固体撮像装置100と同様の構成には、同じ符号を付して示す。1固体撮像装置の構成固体撮像装置120は、上記第1の実施形態と同様に、N型半導体基板101と、該N型半導体基板101上に形成されたP型エピタキシャル層102とを備える。また、固体撮像装置120は、P型エピタキシャル層102上に形成された、光電変換部10、第1P型ウエル51、第2P型ウエル52、及び、拡散分離領域部60拡散分離層を備える。なお、拡散分離領域部60は、図6中のX方向において、隣り合う光電変換部10間の領域に設けられる。さらに、固体撮像装置120は、上記第1の実施形態と同様に、第1P型ウエル51上に形成された、電荷電圧変換部20、及び、NMOSトランジスタのソース/ドレイン領域部30を備える。また、固体撮像装置120は、上記第1の実施形態と同様に、光電変換部10とソース/ドレイン領域部30との間の領域に設けられた素子分離領域部40を備える。なお、図6及び7に示すソース/ドレイン領域部30は、図1中の増幅部13のソース/ドレイン領域部である。図6と図2との比較から明らかなように、固体撮像装置120の受光面内図6中のX-Y面内における光電変換部10、電荷電圧変換部20、ソース/ドレイン領域部30及び素子分離領域部40の配置構成は、上記第1の実施形態のそれと同様である。また、図7と図3との比較から明らかなように、図7中のZ方向における、光電変換部10及びソース/ドレイン領域部30間の領域の内部構成素子分離領域部40の下部の構成も、上記第1の実施形態の構成図3と同様である。すなわち、本実施形態の固体撮像装置120は、上記第1の実施形態の固体撮像装置100において、隣り合う光電変換部10間の領域に新たに拡散分離領域部60を設けた構成になる。それ以外の構成は、上記第1の実施形態の構成と同様である。それゆえ、ここでは、拡散分離領域部60の構成及び機能についてのみ説明する。2拡散分離領域部の構成拡散分離領域部60は、P型不純物層で構成される。拡散分離領域部60は、例えばイオン注入等の手法により形成される。なお、拡散分離領域部60の不純物濃度は、P型エピタキシャル層102の不純物濃度より高くなるように設定される。拡散分離領域部60は、図8中のZ方向N型半導体基板101の厚さ方向において、光電変換部10の表面位置と同じ位置からN型不純物層10aの下面N型半導体基板101側の面と同じ位置に至る領域に渡って形成される。なお、拡散分離領域部60の深さ拡散分離領域部60の図8中のZ方向の厚さは、図8に示す例に限定されず、図8中のX方向に隣り合う光電変換部10を十分に分離可能な深さであれば任意に設定することができる。本実施形態のように、図8中のX方向に隣り合う光電変換部10を拡散分離した場合、隣り合う光電変換部10を例えばLOCOS又はSTI等の手法により素子分離する場合に比べて、隣り合う光電変換部10の分離領域の幅をより狭くすることができる。また、本実施形態では、第1P型ウエル51より高い不純物濃度P2を有する第2P型ウエル52を、光電変換部10及びソース/ドレイン領域部30間に形成された素子分離領域部40の下部に設けるので、上記第1の実施形態と同様の効果が得られる。なお、本実施形態では、上記第1の実施形態の固体撮像装置100に拡散分離領域部60を設ける例を説明したが、本開示はこれに限定されない。上記第2の実施形態の固体撮像装置110おいて、隣り合う光電変換部10間の領域に拡散分離領域部60を設けてもよい。<4.第4の実施形態>第4の実施形態では、光電変換部10及びソース/ドレイン領域部30間の領域に形成する第2P型ウエルを、ソース/ドレイン領域部30が形成される第1P型ウエルの領域内に設ける例を説明する。なお、本実施形態の構成は、例えば、画素1間のピッチを比較的広くしても、例えば感度等の画素特性を十分に確保できる用途に好適である。図9及び10に、第4の実施形態に係る固体撮像装置における光電変換部10付近の各部の概略構成を示す。なお、図9は、本実施形態の固体撮像装置130の受光面内図9中のX-Y面内における光電変換部10付近の各部の概略配置図であり、図10は、図9中のE-E断面図である。また、図9及び10に示す本実施形態の固体撮像装置130において、図2及び3に示す上記第1の実施形態の固体撮像装置100と同様の構成には、同じ符号を付して示す。1固体撮像装置の構成固体撮像装置130は、上記第1の実施形態と同様に、N型半導体基板101と、該N型半導体基板101上に形成されたP型エピタキシャル層102とを備える。また、固体撮像装置130は、P型エピタキシャル層102上に形成された、光電変換部10、及び、第1P型ウエル61を備える。さらに、固体撮像装置130は、第1P型ウエル61上に形成された、電荷電圧変換部20、NMOSトランジスタのソース/ドレイン領域部30、及び、第2P型ウエル62を備える。また、固体撮像装置130は、上記第1の実施形態と同様に、光電変換部10とソース/ドレイン領域部30との間に設けられた素子分離領域部40を備える。なお、図9及び10に示すソース/ドレイン領域部30は、図1中の増幅部13のソース/ドレイン領域部である。図9と図2との比較から明らかなように、固体撮像装置130の受光面内図9中のX-Y面内における光電変換部10、電荷電圧変換部20、ソース/ドレイン領域部30及び素子分離領域部40の配置構成は、上記第1の実施形態のそれと同様である。また、図10と図3との比較から明らかなように、本実施形態では、素子分離領域部40の下部N型半導体基板101側の領域において第2P型ウエル62を第1P型ウエル61内に形成したこと以外の構成は、上記第1の実施形態の構成図3と同様である。すなわち、本実施形態の固体撮像装置130は、上記第1の実施形態の固体撮像装置100において、第2P型ウエル52を第1P型ウエル51内に形成した構成であり、それ以外の構成は、上記第1の実施形態の構成と同様である。それゆえ、ここでは、第2P型ウエル62付近の構成、すなわち、素子分離領域部40の下部の内部構成についてのみ説明する。2素子分離領域部の下部の構成第2P型ウエルの構成本実施形態では、図10に示すように、素子分離領域部40光電変換部10及びソース/ドレイン領域部30間の領域の下部であり、かつ、第1P型ウエル61の領域内に第2P型ウエル62を設ける。また、本実施形態では、上記第1の実施形態と同様に、ソース/ドレイン領域部30の周囲を囲むように、第2P型ウエル62を形成する。なお、本開示はこれに限定されず、少なくとも、光電変換部10及びソース/ドレイン領域部30間の領域に第2P型ウエル62を設ければよい。なお、第2P型ウエル62の不純物濃度P2は、上記第1の実施形態と同様に、第1P型ウエル61の不純物濃度P1より高くなるように設定されるP1<P2。また、第2P型ウエル62の深さも、上記第1の実施形態における第2P型ウエル52の深さと同様にして設定することができる。本実施形態のように、第2P型ウエル62を第1P型ウエル61内に形成した場合、第2P型ウエル62と光電変換部10との間の領域には、第1P型ウエル61の領域の一部が配置されることになる。すなわち、本実施形態では、ソース/ドレイン領域部30及び光電変換部10間の領域において、ソース/ドレイン領域部30から光電変換部10に向かって、第1P型ウエル61、第2P型ウエル62及び第1P型ウエル61の領域がこの順で配置された状態となる。これにより、ソース/ドレイン領域部30及び光電変換部10間の領域には、ソース/ドレイン領域部30から光電変換部10に向かって、不純物濃度が、P1低像度、P2高濃度、及び、P1低濃度の順で変化する濃度分布が形成される。この結果、本実施形態においても、ソース/ドレイン領域部30及び光電変換部10間の領域には、ソース/ドレイン領域部30の下部で発生したキャリアに対して、バリアが形成される。それゆえ、本実施形態においても、上記第1の実施形態と同様に、ソース/ドレイン領域部30の下部で発生したキャリアの光電変換部10への流出を抑制することができ、これにより、暗電流を抑制することができる。なお、本実施形態では、第2P型ウエル62を第1P型ウエル61の領域内に設ける構成を、上記第1の実施形態の固体撮像装置100に適用する例を説明したが、本開示はこれに限定されない。例えば、本実施形態における第2P型ウエル62の上記構成を、上記第2の実施形態又は上記第3の実施形態の固体撮像装置に適用してもよい。また、上記2~4の実施形態で説明した構成を全て、上記第1の実施形態の固体撮像装置に適用してもよい。上記第1~4の実施形態の固体撮像装置では、図1に示す画素1を構成する増幅部13のNMOSトランジスタのソース/ドレイン領域部と光電変換部との間の領域に、第2P型ウエルを設ける例を説明したが、本開示はこれに限定されない。例えば、増幅部13だけでなく、さらに、リセット部12及び/又は選択部14のNMOSトランジスタのソース/ドレイン領域部と光電変換部との間の領域にも、第2P型ウエルを設けてもよい。また、上記第1~4の実施形態の固体撮像装置では、各部のキャリアの導電型P型又はN型を全て逆にしてもよい。なお、本開示は、以下のような構成を取ることもできる。1基板と、前記基板上に設けられ、キャリア極性が第1の導電型である不純物領域を含み、かつ、入射光を信号電荷に変換する光電変換部と、前記基板上に設けられ、キャリア極性が前記第1の導電型とは逆の第2の導電型であり、かつ、第1不純物濃度を有する第1不純物層と、前記第1不純物層に設けられ、キャリア極性が前記第1の導電型である不純物領域を含み、かつ、前記光電変換部で変換された前記信号電荷を電圧に変換する電荷電圧変換部と、前記第1不純物層に設けられ、キャリア極性が前記第1の導電型であるソース/ドレイン領域を有し、かつ、前記電荷電圧変換部で変換された前記電圧を増幅する増幅部と、前記光電変換部及び前記増幅部間の領域に設けられ、キャリア極性が前記第2の導電型であり、かつ、前記第1不純物濃度より高い第2不純物濃度を有する第2不純物層とを備える固体撮像装置。2さらに、前記光電変換部及び前記電荷電圧変換部間の領域に設けられ、前記光電変換部から前記電荷電圧変換部に前記信号電荷を転送する転送部と、前記転送部の前記基板側の領域に設けられ、キャリア極性が前記第2の導電型であり、前記第1不純物濃度より高くかつ前記第2不純物濃度以下の第3不純物濃度を有する第3不純物層とを備える1に記載の固体撮像装置。3前記基板の厚さ方向における、前記第3不純物層の前記基板側の面と前記基板との間の距離が、前記第1不純物層の前記基板側の面と前記基板との間の距離以上である2に記載の固体撮像装置。4前記基板の厚さ方向における、前記第2不純物層の前記基板側の面と前記基板との間の距離が、前記第1不純物層の前記基板側の面と前記基板との間の距離以上である1~3のいずれか一項に記載の固体撮像装置。5さらに、前記光電変換部と前記増幅部との間に、LOCOS又はSTIの手法により形成された素子分離層を備える1~4のいずれか一項に記載の固体撮像装置。6さらに、所定の方向に配列された複数の前記光電変換部と、前記所定の方向に隣り合う前記光電変換部の間の領域に、拡散分離の手法により形成された拡散分離層とを備える1~5のいずれか一項に記載の固体撮像装置。7前記第2不純物層が、前記第1不純物層内に設けられている1~6のいずれか一項に記載の固体撮像装置。8前記第1の導電型がN型であり、前記第2の導電型がP型である1~7のいずれか一項に記載の固体撮像装置。