"N型ドリフト層と、前記N型ドリフト層の上側に設けられたP型アノード層と、前記N型ドリフト層の下側に設けられたN型カソード層と、前記N型ドリフト層と前記P型アノード層との間に設けられた第1の短ライフタイム層と、前記N型ドリフト層と前記N型カソード層との間に設けられた第2の短ライフタイム層とを備え、前記第1及び第2の短ライフタイム層におけるキャリアのライフタイムは、前記N型ドリフト層におけるライフタイムよりも短く、前記N型カソード層におけるライフタイムは、前記N型ドリフト層におけるライフタイムよりも長いことを特徴とする半導体装置。前記N型ドリフト層と前記第2の短ライフタイム層との間に設けられた中ライフタイム層を更に備え、前記中ライフタイム層におけるライフタイム及び不純物濃度は、前記第2の短ライフタイム層と前記N型ドリフト層との間の値であることを特徴とする請求項1に記載の半導体装置。逆回復損失を低減させるために装置全体のライフタイムを短くすると、結晶欠陥の増加により逆回復時の電流減少率が大きくなり、発振ノイズの起因となるサージ電圧が増加する。また、結晶欠陥の増加によりリーク電流が増加して耐圧が低下する。また、テール電流減少時の電流減少率が増加するため、サージ電圧が増加する。N型ドリフト層とP型アノード層の間にのみ短ライフタイム層を設けた場合には、逆回復電流のピーク値が減少し、逆回復電流減少率が低下するという利点があるが、耐圧が低下し、逆回復損失が増加するという欠点がある。本発明は、上述のような課題を解決するためになされたもので、その目的は逆回復損失を低減しつつ、耐圧を向上し、かつサージ電圧を抑制することができる半導体装置を得るものである。本発明に係る半導体装置は、N型ドリフト層と、前記N型ドリフト層の上側に設けられたP型アノード層と、前記N型ドリフト層の下側に設けられたN型カソード層と、前記N型ドリフト層と前記P型アノード層との間に設けられた第1の短ライフタイム層と、前記N型ドリフト層と前記N型カソード層との間に設けられた第2の短ライフタイム層とを備え、前記第1及び第2の短ライフタイム層におけるキャリアのライフタイムは、前記N型ドリフト層におけるライフタイムよりも短く、前記N型カソード層におけるライフタイムは、前記N型ドリフト層におけるライフタイムよりも長いことを特徴とする。本発明により、逆回復損失を低減しつつ、耐圧を向上し、かつサージ電圧を抑制することができる。図1は、本発明の実施の形態に係る半導体装置を示す断面図である。N-型ドリフト層1の上側にP型アノード層2が設けられている。N-型ドリフト層1の下側にN型カソード層3が設けられている。N-型ドリフト層1とP型アノード層2との間に第1の短ライフタイム層4が設けられている。N-型ドリフト層1とN型カソード層3との間に第2の短ライフタイム層5が設けられている。N-型ドリフト層1と第2の短ライフタイム層5との間に中ライフタイム層6が設けられている。第1及び第2の短ライフタイム層4,5と中ライフタイム層6は、N-型ドリフト層1に局所的にプロトンを照射することにより形成される。第1及び第2の短ライフタイム層4,5におけるキャリアのライフタイムτ2は、N-型ドリフト層1におけるライフタイムτ1よりも短いτ2<τ1。N型カソード層3におけるライフタイムτ3は、N-型ドリフト層1におけるライフタイムτ1よりも長いτ1<τ3。中ライフタイム層6におけるライフタイムτ4及び不純物濃度は、第2の短ライフタイム層5とN-型ドリフト層1との間の値であるτ2<τ4<τ1。続いて、本実施の形態の効果を比較例と比較して説明する。図2は、比較例1に係る半導体装置を示す断面図である。比較例1の装置はN-型ドリフト層1、P型アノード層2、及びN型カソード層3からなり、装置全体が同じライフタイムτ1を有する。図3は、比較例2に係る半導体装置を示す断面図である。比較例2では、N-型ドリフト層1とP型アノード層2との間に第1の短ライフタイム層4が設けられている。図4は、比較例1,2の逆回復動作時の逆回復時波形のシミュレーション結果を示す図である。図5は、シミュレーションに用いた回路及びパラメータを示す図である。比較例1の装置全体のライフタイムτ1を0.7μsec、比較例2の第1の短ライフタイム層4のライフタイムτ2を0.03μsec、他の層のライフタイムτ1を0.7μsecとした。逆回復動作開始時に第1の短ライフタイム層4においてキャリアが早く消失する。このため、逆回復電流のピーク値Irrが抑制され、ピーク値Irr近傍の逆回復電流減少率が低下する。具体的には、比較例1では逆回復電流減少率が858.0A/cm2/μsecであるが、比較例2では587.0A/cm2/μsecまで低下する。よって、第1の短ライフタイム層4により、逆回復電流減少率に依存性のあるサージ電圧を抑制することができ、発振ノイズを抑制できる。図6は、比較例3に係る半導体装置を示す断面図である。比較例3では、N-型ドリフト層1とN型カソード層3との間に第2の短ライフタイム層5が設けられている。図7は、比較例1,3の逆回復動作時の逆回復時波形のシミュレーション結果を示す図である。シミュレーションには図5の回路及びパラメータを用いた。比較例1の装置全体のライフタイムτ1を0.7μsec、比較例3の第2の短ライフタイム層5のライフタイムτ2を0.03μsec、他の層のライフタイムτ1を0.7μsecとした。逆回復動作時に第2の短ライフタイム層5においてキャリアが早く消失する。このため、テール電流が急減し、逆回復損失を大きく低減することができる。また、プロトン照射によるドナー化の効果により、擬似的なバッファ層が形成される。これにより、電圧印加時に発生する空乏層における電界分布がドリフト層全体で一様になるため、耐圧を向上することができる。図8は、比較例4に係る半導体装置を示す断面図である。比較例4では、N型カソード層3におけるライフタイムτ3がN-型ドリフト層1におけるライフタイムτ1よりも長い。図9は、比較例1,4の逆回復動作時の逆回復時波形のシミュレーション結果を示す図である。シミュレーションには図5の回路及びパラメータを用いた。比較例4ではN型カソード層3の不純物濃度を大きくしてライフタイムを長くした。比較例1のN型カソード層3の不純物濃度を1.0E19atom/cm3、比較例4のN型カソード層3の不純物濃度を1.0E20atom/cm3とした。N型カソード層3におけるライフタイムを長くすることにより、逆回復動作のテール電流の消失直前にて、キャリアの消失が遅くなる。このため、逆回復電流減少率が低下する。具体的には、比較例1では858.0A/cm2/μsecであるが、比較例4では818.0A/cm2/μsecまで低下する。よって、逆回復電流減少率に依存性のあるサージ電圧を抑制することができ、発振ノイズを抑制できる。上述の通り、第1の短ライフタイム層4により逆回復電流のピーク値が減少し、逆回復電流減少率が低下するという利点があるが、耐圧が低下し、逆回復損失が増加するという欠点がある。また、第2の短ライフタイム層5によりテール電流が急減するため、耐圧が向上し、逆回復損失が低減するという利点があるが、逆回復電流のピーク値が増加し、逆回復電流減少率が増加するという欠点がある。また、N型カソード層3におけるライフタイムを長くすることにより、テール電流の消失直前の逆回復電流減少率が低下するという利点があるが、逆回復損失が悪化するという欠点がある。これらの第1及び第2の短ライフタイム層4、5とN型カソード層3の欠点は打ち消されて、利点が残る。従って、逆回復損失を低減しつつ、耐圧を向上することができる。また、逆回復動作時において、ピーク値近傍とテール電流消失前の逆回復電流減少率が低下するため、サージ電圧を抑制することができる。従って、逆回復損失低減時の発振ノイズの抑制することができる。また、中ライフタイム層6により、第2の短ライフタイム層5と同様に、逆回復損失を低減し、かつ耐圧を向上することができる。そして、中ライフタイム層6におけるライフタイムと不純物濃度は第2の短ライフタイム層5とN-型ドリフト層1との間の値であるため、中ライフタイム層6は両者を繋ぐバッファ層として機能する。"