電源電圧が異なる複数のモジュールを備えた半導体集積回路の電源電圧を調整する電源電圧調整装置において、第1の特性ばらつきにおいて第1基準電源電圧が供給されるときのパス遅延値と等しいパス遅延値となるときの第2の特性ばらつきにおける第1調整電源電圧を第1電源ドメインのモジュールの第1電源電圧として設定する電圧設定部と、前記第1電源ドメインのモジュールを流れる第1クロック信号と、第2電源ドメインのモジュールを流れる第2クロック信号との位相を比較して位相差を検出する検出部と、前記検出部によって検出された位相差が小さくなるように前記第2電源ドメインのモジュールに供給する第2電源電圧を調整する電圧調整部と、を備え、前記電圧設定部は、前記第1クロック信号の遅延のばらつき依存性と電源電圧依存性との差分とを、前記第1クロック信号の前記遅延の変動幅をあらわすマージンとして検出するマージン検出部を備え、前記第1電源ドメインのモジュールの電源電圧を、前記第1電源電圧から前記マージンを引いた第3電源電圧に設定し、前記検出部は、前記設定部によって、前記第1電源ドメインのモジュールの電源電圧が前記第3電源電圧に設定されると、前記第1クロック信号と前記第2クロック信号との位相を比較して位相差を検出し、前記電圧調整部は、前記検出部によって、新たに検出された位相差が小さくなるように、前記他の電源ドメインのモジュールに供給する電源電圧を調整することを特徴とする電源電圧調整装置。前記電圧調整部は、前記検出部によって、前記第2クロック信号の遅延による位相差が検出された場合には前記第2電源電圧を上げ、前記検出部によって、前記第1クロック信号の遅延による位相差が検出された場合には、前記第2電源電圧を下げることを特徴とする請求項1に記載の電源電圧調整装置。前記電圧設定部は、前記第1電源ドメインのモジュールが正常に動作可能な電源電圧の第1上限値と、第1下限値とを取得し、第1電源電圧として設定する電圧値が前記第1上限値以上の場合は、前記第1電源電圧を前記第1上限値に設定し、第1電源電圧として設定する電圧値が前記第1下限値以下の場合は、前記第1電源電圧を前記第1下限値に設定することを特徴とすることを特徴とする請求項1または2に記載の電源電圧調整装置。前記電圧調整部は、前記第2電源ドメインのモジュールが正常に動作可能な電源電圧の第2上限値と、第2下限値とを取得し、前記第2電源電圧が前記第2上限値以上となる場合は、前記第2電源電圧を前記第2上限値に調整し、第2電源電圧が前記第2下限値以下となる場合は、前記第2電源電圧を前記第2下限値となるように調整することを特徴とする請求項1~3のいずれか一つに記載の電源電圧調整装置。請求項1~4のいずれか一つに記載の電源電圧調整装置の設計データを記録したことを特徴とする記録媒体。電源電圧が異なる複数のモジュールを備えた半導体集積回路の電源電圧を調整する電源電圧調整方法において、前記複数のモジュールの中の第1電源ドメインのモジュールを流れる第1クロック信号の遅延のばらつき依存性と電源電圧依存性との差分とを、前記第1クロック信号の前記遅延の変動幅をあらわすマージンとして検出し、前記第1電源ドメインのモジュールの電源電圧を、前記第1電源ドメインのモジュールの前記第1電源電圧から前記マージンを引いた第3電源電圧に設定し、前記第1電源ドメインのモジュールの電源電圧が前記第3電源電圧に設定されると、前記第1クロック信号と前記第2クロック信号との位相を比較して位相差を検出し、前記検出された位相差が小さくなるように、前記第2電源ドメインのモジュールに供給する第2電源電圧を調整することを特徴とする電源電圧調整方法。しかしながら、上記非特許文献1の技術は、複数の電源ドメインを有する多電源LSIには適していない。多電源LSIの場合、電圧の異なる電源ドメインをまたがった回路が構成される場合がある。すなわち、多電源LSIにおいてプロセスばらつきに応じた電源電圧を求める際には、電源電圧の種類ごとの組合せを考慮する必要がある。したがって、単一電源LSIと比較して、電源電圧を求めるための工程数が大幅に増加してしまう。たとえば、各電源ドメインのASVを求めるために、プロセスばらつき条件をJ条件、各電源ドメインの電源電圧条件をK条件とした場合、電源ドメイン数をLドメインとすると、遅延解析の回数Iは、下記1式のようになる。I遅延解析の回数=J×KL[回]...1このように、遅延解析の回数は、電源ドメイン数が追加に伴い指数関数的に増加してしまい、ASVを求める機能部に大きな処理負担がかかってしまうという問題があった。また、上記特許文献1では、多電源LSIの各電源ドメインのクロックスキュークロックタイミングのずれをあわせることはできるが、プロセスばらつきに応じて、自動的に電源電圧を調整することができない。同様に、上記特許文献2でも、クロック信号を生成する第1の回路群と、このクロック信号にしたがって信号の転送や論理処理動作を実行する第2の回路群の動作電圧源を個別に設定することはできるが、プロセスばらつきに応じて、自動的に電源電圧を調整することができない。多電源LSIのASVを求めるには、たとえば、RAMマクロ、異なる論理セル、異なるトランジスタ種別などの要素によって、クロックツリー回路と論理回路との遅延時間の製造ばらつき依存性と電源電圧依存性とが異なる場合がある。クロックツリー回路と論理回路との遅延時間の製造ばらつき依存性と電源電圧依存性とが異なる場合には、クロックスキューをあわせても誤動作を生じることがある。図19は、クロックツリーパスと論理パスの遅延時間を示す説明図である。図19の図表1901は、クロックツリーパスと論理パスの遅延時間との製造ばらつき依存性と電源電圧依存性が等しい場合を示す。このような場合、クロックツリーパスの特性に合わせてASVを求めることによって、論理パスも目的の動作周波数で動作させることができる。しかしながら、クロックツリーパスと論理パスの遅延時間との製造ばらつき依存性と電源電圧依存性が異なる場合には図表1901とは異なる振る舞いをみせる。図表1902は、論理パス遅延の依存性が小さい場合を示す。また、図表1903は、論理パス遅延の依存性が大きい場合を示す。図表1902、1903が示すように、クロックツリーパスと論理パスの遅延時間の製造ばらつき依存性と電源電圧依存性が大きく異なり、その差が無視できない場合も多い。特に、図表1903に示すように、論理パスの製造ばらつき依存性が大きい場合には、クロックツリーパスの特性に合わせてASVを求めると、論理パスでは、目的の動作周波数で動作できず、誤動作を起こしてしまうという恐れがあるという問題があった。この発明は、上述した従来技術による問題点を解消するため、多電源LSIの各モジュールのASVを求めるための処理量を軽減させるとともに、モジュールを構成するクロックツリー回路と論理回路製造との製造ばらつき依存性と電源電圧依存性とが異なる場合であっても各モジュールに供給する電源電圧を適切な値に調整することができる電源電圧調整装置、この装置の設計データを記録した記録媒体および電源電圧調整方法を提供することを目的とする。上述した課題を解決し、目的を達成するために、本発明にかかる電源電圧調整装置、記録媒体および電源電圧調整方法は、電源電圧が異なる複数のモジュールを備えた半導体集積回路の電源電圧を調整する電源電圧調整装置、記録媒体および電源電圧調整方法において、前記複数のモジュールの中の第1電源ドメインのモジュールを流れる第1クロック信号の遅延のばらつき依存性と電源電圧依存性との差分とを、前記第1クロック信号の前記遅延の変動幅をあらわすマージンとして検出し、前記第1電源ドメインのモジュールの電源電圧を、前記第1電源ドメインのモジュールの前記第1電源電圧から前記マージンを引いた第3電源電圧に設定し、前記第1電源ドメインのモジュールの電源電圧が前記第3電源電圧に設定されると、前記第1クロック信号と前記第2クロック信号との位相を比較して位相差を検出し、前記検出された位相差が小さくなるように、前記第2電源ドメインのモジュールに供給する第2電源電圧を調整することを特徴とする。この発明によれば、製造ばらつき依存性と、電源電圧依存性とによって遅延値が変動した場合であっても、電源電圧を適切な値に調整することができる。また、上記発明において、第2クロック信号の遅延による位相差が検出された場合には第2電源電圧を上げ、第1クロック信号の遅延による位相差が検出された場合には、第2電源電圧を下げてもよい。これらの発明によれば、前記半導体集積回路の製造ばらつきに応じて複数のモジュールそれぞれに最適な電源電圧を供給することができる。また、上記発明において、前記第1電源ドメインのモジュールが正常に動作可能な電源電圧の第1上限値と、第1下限値とを取得し、第1電源電圧として設定する電圧値が前記第1上限値以上の場合は、前記第1電源電圧を前記第1上限値に設定し、第1電源電圧として設定する電圧値が前記第1下限値以下の場合は、前記第1電源電圧を前記第1下限値に設定してもよい。また、上記発明において、前記第2電源ドメインのモジュールが正常に動作可能な電源電圧の第2上限値と、第2下限値とを取得し、前記第2電源電圧が前記第2上限値以上となる場合は、前記第2電源電圧を前記第2上限値に調整し、第2電源電圧が前記第2下限値以下となる場合は、前記第2電源電圧を前記第2下限値となるように調整してもよい。これらの発明によれば、複数のモジュールそれぞれに誤作動を起こさないように最適動作範囲の電源電圧を供給することができる。本発明にかかる電源電圧調整装置、記録媒体および電源電圧調整方法は、多電源LSIの各モジュールのASVを求めるための処理量を軽減させるとともに、モジュールを構成するクロックツリー回路と論理回路製造との製造ばらつき依存性と電源電圧依存性とが異なる場合であっても各モジュールに供給する電源電圧を適切な値に調整することができるという効果を奏する。以下に添付図面を参照して、この発明にかかる電源電圧調整装置を備えたマルチプロセッシングシステムの好適な実施の形態を詳細に説明する。実施の形態1実施の形態1では、複数の電源ドメインのモジュールを備えた多電源LSIにおいて、各モジュールに供給する電源電圧調整処理について説明する。実施の形態1の電源電圧調整処理では、各モジュールにおけるクロックツリーパスと論理パスの遅延時間との製造ばらつき依存性と電源電圧依存性との違いは無視できる程度とする。<多電源LSIの構成>まず、本発明にかかる電源電圧調整装置を説明するために、電源電圧の調整対象となる複数の電源ドメインのモジュールを備えた多電源LSIの構成について説明する。図1は、本実施の形態にかかる多電源LSIの構成を示すブロック図である。図1のように本実施の形態にかかる多電源LSI100は、電源電圧の異なる電源ドメインAモジュール110と、電源ドメインBモジュール120と含んで構成されている。また、電源ドメインAモジュール110には、電源IC130が接続されており、電源ドメインBモジュール120には電源IC140が接続されている。電源ドメインAモジュール110は、ASV制御部111と、レジスタ112、113と、電源ドメインAモジュール110にクロックバッファが存在するクロックツリー114と、論理回路ロジックA、Bとを備えている。また、電源IC130は、ASV制御部111から出力された電源電圧値に応じて電源ドメインAモジュール110に供給する電源電圧を変更する。電源ドメインBモジュール120は、位相調整ASV制御部121と、レジスタ122、123と、電源ドメインBモジュール120にクロックバッファが存在するクロックツリー124と、論理回路としてロジックCとを備えている。また、電源IC140は、位相調整ASV制御部121から出力された電源電圧値に応じて電源ドメインBモジュール120に供給する電源電圧を変更する。図2は、多電源LSIにおけるクロック信号の位相比較を示すタイミングチャートである。図2では、図1に示した多電源LSI100の電源ドメインBモジュールの120のポイント0におけるクロック信号を基準として、1ツリー1、2ツリー2、3ツリー3、4ツリー4の各ポイントにおけるクロック信号の遅延状態をあらわしている。図2のタイミングチャートから明らかなように、通常の状態では、電源ドメインBモジュール120内の3ツリー3、4ツリー4の2つのポイントは、波線で示したクロック信号が検出され、電源ドメインAモジュール110内の1ツリー1、2ツリー2の2つのポイントと比較して位相がずれている。したがって、電源ドメインBモジュール120の電源電圧を調整する際には、位相のずれを解消して、実線で示したクロック信号のようなタイミングになるように調整をおこなう。なお、図1の多電源LSI100は、PLL回路などクロック信号の生成機構を図示していないが、多電源LSI100に入力されるクロック信号は、PLL回路を介して各電源ドメインに分配されるような構成にしてもよい。さらに、PLL回路の後段に分周器を取り付けて、電源ドメインごとに異なるクロック周期のクロック信号が入力されるような構成にしてもよい。以上説明した多電源LSI100では、ASV制御部111が電圧設定部として機能し、位相調整ASV制御部121が、検出部および電圧調整部として機能し、電源電圧調整装置の役割を担う。<電源電圧調整処理>つぎに、上述した構成の多電源LSI100の各電源ドメインモジュールに供給する電源電圧の調整処理の手順について説明する。多電源LSI100には、電源ドメインA、Bの2つのモジュールがあり、ここでは電源ドメインAの基準電源電圧を1.2[V]、電源ドメインBの基準電源電圧を0.8[V]とする。これら2つの電源ドメインモジュールの電源電圧を調整するには、下記のような2段階の処理が必要となる。第1段階:電源ドメインAモジュールの電源電圧設定第2段階:電源ドメインBモジュールの電源電圧調整1電源ドメインAモジュール110の電源電圧設定処理まず、電源ドメインAモジュール110の電源電圧設定処理について説明する。図3は、電源ドメインAモジュールの電源電圧設定の手法を示す図表である。図3の図表300は、電源ドメインAモジュール110におけるパス遅延の電源電圧依存特性を示している。また、図表300は、プロセスばらつきごとの電源電圧依存特性を示している。具体的には、図表300の特性曲線fastは、クロックツリーパスがファスト条件の場合の電源電圧依存特性を示しており、特性曲線slowは、クロックツリーパスがスロー条件の場合の電源電圧依存特性を示している。このようなモジュールでは、基準電源電圧Aを供給した場合のパス遅延値D1と、モジュールのプロセスばらつきに対応した電源電圧依存特性においてパス遅延値D1と等しい遅延値D4となる電圧を調整電源電圧ASV-Aとする。なお、図表300では、プロセスばらつきがslow条件であった場合の電圧を調整電源電圧ASV-Aとしている。つぎに、上述した図3の手法を用いた電源ドメインAモジュール110の電源電圧設定処理の手順について説明する。図4は、電源ドメインAモジュールの電源電圧設定処理の手順を示すフローチャートである。図4のフローチャートにおいて、まず、クロックツリーパスのパスの遅延時間のプロセスばらつきと、電源電圧依存性とを求めるステップS401。ステップS401において、プロセスばらつきと、電源電圧依存性を求めるには、多電源LSI100の設計データを利用して回路シミュレーションをおこなってもよいし、実際に多電源LSI100によって特性テストをおこなってもよい。つぎに、電源ドメインAモジュール110の基準電源電圧Aで、クロックツリーパスのスロー条件の遅延値D1を求めステップS402、各プロセスばらつきに応じて、遅延値D1と等しい遅延値D4になる電源電圧ASV-Aを求めステップS403、一連の処理を終了する。<ASV制御部の構成>図3、4によって説明した電源ドメインAモジュール110の電源電圧設定処理は、具体的には、電源ドメインAモジュール110のASV制御部111によっておこなわれる。したがって、ここで電源ドメインAモジュール110に備えられたASV制御部111の構成について詳しく説明する。図5は、ASV制御部の構成を示すブロック図である。図5のように、ASV制御部111は、ASV値格納部501と、電源制御部502とを含んで構成されている。ASV値格納部501は、上述した電源ドメインAモジュール110の電源電圧設定処理によって求めた電源電圧ASV-Aの値が格納される。また、ASV値格納部501には、後述する実施の形態2では電源電圧ASV-A’が格納される。また、ASV値格納部501は、たとえば不揮発性メモリで構成するようにして、たとえばLSI試験の際にそのチップの製造ばらつきを調べ、その製造ばらつきに応じた電源電圧値を、LSI試験時に書き込んでおくようにしてもよい。また、ASV値格納部501は、揮発性メモリで構成するようにして、たとえば、多電源LSI100の使用時に、ソフトウエアのスタートアップルーチンで、製造ばらつきに応じた電源電圧値を設定するようにしてもよい。電源制御部502は、電源ドメインAモジュール110の電源電圧設定処理に応じて、ASV値格納部501に格納されている電源電圧値ASV-A、ASV-A’を読み出し、電源IC130に出力する。以上のようにして、ASV制御部111は、電源ドメインAモジュール110の電源電圧設定処理をおこなう。2電源ドメインBモジュール120の電源電圧調整つぎに、電源ドメインBモジュール120の電源電圧調整処理について説明する。図6は、電源ドメインBモジュールの電源電圧調整の手法を示す図表である。図6の図表600は、電源ドメインBモジュール120におけるパス遅延の電源電圧依存特性を示している。また、図3と同様に、図表600は、プロセスばらつきごとの電源電圧依存特性特性曲線fast、slowを示している。電源ドメインBモジュール120の電源電圧調整には、図4、5にて説明したように、まず、電源ドメインAモジュール110の電源電圧設定処理によって調整電源電圧ASV-Aが設定される。その後、電源ドメインAモジュール110のクロック信号と、電源ドメインBモジュール120のクロック信号とを同期させるため、基準電源電圧Bの電圧を上昇/降下させる。このクロック信号を同期させた状態の電圧が調整電源電圧ASV-Bとなる。クロック信号を同期させることによって、電源ドメインAモジュール110の電源電圧を基準電源電圧A→調整電源電圧ASV-Aに設定しても、パス遅延特性はそのまま保持されたように、電源ドメインBモジュール120電源電圧が基準電源電圧B→調整電源電圧ASV-Bへ調整されても、図6の図表600のように、遅延値D2のパス遅延特性が保持された遅延値D3となる。つぎに、上述した図6の手法を用いた電源ドメインBモジュール120の電源電圧調整処理の手順について説明する。図7は、電源ドメインBモジュールの電源電圧調整処理の手順を示すフローチャートである。図7のフローチャートにおいて、まず、図4にて説明したステップS401~S403の処理をおこなって電源ドメインAモジュール110の電源電圧を設定する。そして、LSI多電源LSI100を動作させる際に電源ドメインAの電源電圧をASV-Aに調整するステップS701。そして、電源ドメインBモジュール120のクロックツリー位相と、電源ドメインAモジュール110のクロックツリー位相とが一致するように、電源ドメインBモジュール120に供給する電源電圧を調整しステップS702、一連の処理を終了する。<位相調整ASV制御部の構成>図6、7によって説明した電源ドメインBモジュール120の電源電圧調整処理は、具体的には、電源ドメインBモジュール120の位相調整ASV制御部121によっておこなわれる。したがって、ここで電源ドメインBモジュール120に備えられた位相調整ASV制御部121の構成について詳しく説明する。図8は、位相調整ASV制御部の構成を示すブロック図である。図8のように、位相調整ASV制御部121は、位相比較器801と、電源電圧変更ステップ値格納部802と、電源電圧コード現在値格納部803と、加減算器804と、電源制御回路805とを含んで構成される。位相比較器801は、電源ドメインAモジュール110を流れるクロック信号クロックAと、電源ドメインBモジュール120を流れるクロック信号クロックBとの位相を比較する。この比較の結果、クロックBの位相が進んでいた場合には、出力信号DOWNをHighにして、逆にクロックAの位相が進んでいた場合には、出力信号UPをHighにしてそれぞれ加減算器804に出力する。電源電圧変更ステップ値格納部802は、電源電圧を調整する際の変更ステップ値を格納する。変更ステップ値とは、電源電圧を上昇もしくは下降する際の調整単位である。ここでは、一例として、ステップ値0.01[V]が格納されている。また、電源電圧コード現在値格納部803は、電源電圧の現在値に対応する電源電圧コードを格納する。電源電圧コードとは、現在、電源ドメインBモジュール120に供給されている電源電圧の値をあらわすコードである。ここでは、電源電圧は、無調整状態とするため、基準電源電圧B=0.8[V]をあらわすコードが格納されている。加減算器804は、電源電圧変更ステップ値格納部802に格納されている変更ステップ値と、電源電圧コード値格納部803に格納されている電源電圧コードとを加算あるいは減算する。電源制御回路805は、加減算器804を制御するとともに、電源IC140に対して電源電圧を変更する指示を出力する。また、電源IC140から電源ドメインBモジュール120に供給される電源電圧の変更に応じて、電源電圧コード現在値格納部803に格納されている電源電圧コード現在値を調整するWE信号を出力する。図9は、位相調整ASV制御部の動作例を示すタイミングチャートである。図9のように、クロックBがクロックAよりも位相が進んでいた場合には、位相比較器801の出力信号DOWN=Highとなり、電源電圧を1ステップ下げる動作がおこなわれる。ここで、加減算器804は、位相比較器801の出力信号UP=Highの時は、加算器として動作し、出力信号DOWN=Highの時は、減算器として動作する。上述したように、電源電圧変更ステップ値格納部802には、変更ステップ値として0.01[V]が格納されているため、加減算器804は、0.80[V]から1ステップ分の0.01[V]が引かれた、0.79[V]の電源電圧コードを出力する。電源制御回路805は、電源IC140に対して、電源電圧を0.79[V]に変更する指示を出力するとともに、電源電圧コード現在値格納部803に対してWE信号=Highを出力する。このWE信号によって、電源電圧コード現在値格納部803に格納された値は0.79[V]に相当する電源電圧コードに変更して格納される。電源制御回路805から、電源電圧の変更指示を受けた電源IC140は、電源電圧を0.79[V]に変更する。このように、位相調整ASV制御部121は、各電源ドメインのクロックツリー末端のクロック信号クロックA、クロックBの位相を比較し、どちらが進んでいるかを判定し、その結果に応じて、電源電圧を減少あるいは増加させるように構成されている。図10は、電源ドメインBモジュールの電源電圧調整における電源電圧変更処理を示すフローチャートである。まず、電源ドメインAモジュール110の基準電源電圧Aを調整電源電圧ASVに変更する。この処理は、図7のフローチャートのステップS701に相当する。その後、2つのクロック信号クロックA、クロックBに対して、位相比較器801が出力判定をおこなうステップS1001。ステップS1001において、出力信号DOWN=Highならば、電源ドメインBモジュール120に供給する電源電圧を下げる指示、すなわち、1ステップ減少させる指示を出力するステップS1002。その後、電源IC140が電源電圧の変更を完了するまで待ちステップS1004、再びステップS1001に戻り、位相比較器801の出力判定をおこなう。再び、出力信号DOWN=Highならば、ドメインBの電源電圧を1ステップ減少させる。また、ステップS1001において、出力信号UP=Highならば、電源ドメインBモジュール120に供給する電源電圧を上げる指示、すなわち、1ステップ増加させる指示を出力するステップS1003。その後、電源IC140が電源電圧の変更を完了するまで待ちステップS1004、再びステップS1001に戻り、位相比較器801の出力判定をおこなう。再び、出力信号UP=Highならば、ドメインBの電源電圧を1ステップ増加させる。そして、ステップS1001において、位相比較器801の出力判定の結果が、UP=Lowかつ、DOWN=Lowになると、2つのクロック信号クロックA、クロックBは同期されたため、調整された電圧を電源ドメインBモジュール120の電源電圧、すなわち調整電源電圧ASV-Bとなり、一連の処理を終了する。このステップS1001~S1004の処理は、図7のフローチャートのステップS702の処理に相当する。なお出力信号がHighになるケースとしては、電源電圧を上限から下限まで変更する場合に時間がかかりすぎるような時に、電源電圧コードの現在値の初期値を中間の値に設定しておき、電源電圧の変更所要時間を1/2に短縮したい場合などが該当する。以上説明したように、実施の形態1の多電源LSI100では、異なる電源ドメインモジュール間のクロック信号の位相差を利用して電源電圧を調整する。したがって、従来技術と比較して、電源電圧調整に必要な処理手順が大幅に削減される。具体的に説明すると、たとえば、許容遅延範囲に収まるように多電源LSI100に備えられた複数の電源ドメインのASVをそれぞれ調整する場合の遅延解析の回数Iは、プロセスばらつき条件数J=5、各電源ドメインの電源電圧条件数K=5で、電源ドメイン数L=4とすると、下記2式のようになる。I=J×KL=5×54=3125[回]...2ここで、一回の遅延解析時間を1時間とすると、3125時間かかることになる。したがって、本発明によれば、計算機を10台用意して並列に行ったとして、10日以上かかるような処理を、電源電圧条件数K分削減できる。また、回路シミュレーションによって図3のようなプロセスばらつき条件ごとの電源電圧依存特性を求めておけば、プロセスばらつき条件数J分の処理も削減できる。このように、実施の形態1の多電源LSI100では、クロックツリーパスと論理パスとの遅延時間の製造ばらつきおよび電源電圧依存性の差が無視できる場合には、少ない処理数で各電源ドメインの電源電圧を製造ばらつきに応じた適切な電源電圧に調整することができる。実施の形態2つぎに、実施の形態2について説明する。実施の形態2では、製造ばらつき依存性と電源電圧依存性とを考慮した電源電圧調整を実施する。図19の図表1902、1903にて説明したように、クロックツリーパスと論理パスの遅延時間の製造ばらつき依存性と電源電圧依存性が大きく異なり、その差が無視できない場合には、その差を考慮してASVを求めなければならない。以下、製造ばらつき依存性と電源電圧依存性とを考慮した電源電圧調整について説明する。なお、実施の形態2における多電源LSI100の構成は、実施の形態1の構成と同様であるため説明を省略する。また、実施の形態2においても、ASV制御部111と、位相調整ASV制御部112とが本発明にかかる電源電圧調整装置として機能する。<電源電圧調整処理>図11、12は、製造ばらつき依存性と電源電圧依存性とを考慮した電源電圧調整の手法を示す図表である。実施の形態2では、図11では、基準電源電圧Aを基準点に、図12では、基準電源電圧Bを基準点としている。上述したように、実施の形態2では、パス遅延の電源電圧依存性に加え、製造ばらつき依存性を考慮しなければならない。すなわち、回路シミュレーションによってパス遅延の電源電圧依存性を求めても、さらに、製造ばらつきに応じてパス遅延が変動する。したがって、この変動幅を電源電圧マージンとして生成し、電源電圧マージン分の製造ばらつきを考慮した電源電圧に設定すればよい。具体的には、電源電圧マージン分、電源電圧を低くしたマージン調整電源電圧をモジュールに供給することによって、動作可能な周波数範囲の電源電圧が供給され、誤作動を防ぐことができる。したがって、実施の形態2では、上述したように電源電圧マージンを考慮して2つの電源ドメインモジュールの電源電圧を調整するには、下記のような2段階の処理が必要となる。第1段階:電源電圧マージン生成第2段階:電源電圧マージンを考慮した電源電圧調整1電源電圧マージン生成まず、電源電圧マージン生成処理について説明する。図13は、電源電圧マージン生成処理の手順を示すフローチャートである。図13のフローチャートにおいて、まず、クロックツリーパスのパス遅延時間のプロセスばらつきと、電源電圧依存特性とを求めるステップS1301。このステップS1301の処理によって、図表1100、1200図11、12参照に実線で示したプロセスばらつきごとの電源電圧依存特性特性曲線fast、slowが得られる。つぎに、電源ドメインBモジュール120の製造ばらつきに応じた、基準電源電圧Bを基準点としたファスト条件の遅延値の範囲を求めるステップS1302。このステップS1302によって求められる遅延値の範囲とは、電源ドメインBモジュール120の製造ばらつきを考慮した場合のファスト条件の遅延値の変動幅をあらわす。この遅延値の範囲は、図12の図表1200の一点鎖線の曲線によってあらわした範囲L2に相当する。そして、図表1200において、D2の遅延値が論理パス遅延ワーストを超えない電圧でのクロックツリーパスの遅延値D3を求めるステップS1303。すなわち、範囲L2の変動幅を考慮しても、遅延値がD2基準点:1.0以上の値にならないような遅延値D3を求める。この遅延値D3が、図表1200に示した遅延値D3に相当する。つぎに、図表1200のように、D1:D2の遅延比=D4:D3の遅延比となるように、遅延値D4の調整電源電圧ASV-A’を定めるステップS1304。その後、図11の図表1100において、基準電源電圧Aを基準としたファスト条件の遅延値の範囲を求めるステップS1305。なお、ステップS1305における基準電源電圧Aを基準としたファスト条件の遅延値の範囲とは、電源ドメインAモジュール110の製造ばらつきを考慮した場合のファスト条件の遅延値の変動幅をあらわす。この遅延値の範囲は、図11の図表1100の波線による曲線によってあらわした範囲L1に相当する。また、ステップS1305では、D4におけるパス遅延のワースト値が基準点となる基準電源電圧Aの遅延値D1の遅延値よりも大きくなってしまう場合には、遅延値D1以下の遅延値となる電圧を最低電圧とする。図表1100では、基準点1.0上のx地点の遅延値となる電源電圧VLが最低電圧となる。ステップS1305の処理が終わり、さらに、各電源電圧の組ごとに遅延値D4を求める。そして、求まった遅延値D4に対応した最も高い電圧を、電源電圧マージンを含んだマージン調整電源電圧ASV-A’として採用するステップS1306。以上の一連の処理が終了すると、ASV制御部111によって電源ドメインAモジュール110の電源電圧がマージン調整電源電圧ASV-A’に調整される。このマージン調整電源電圧ASV-A’への調整処理については、2として後述する。また、電源ドメインAモジュールの110の電源電圧が設定されると、続いて、電源ドメインBモジュール120の電源電圧の調整処理に移行する。電源ドメインBモジュール120の電源電圧の調整処理は、基本的には、実施の形態1と同様に、位相調整ASV制御部121によっておこなわれる。このとき、マージン調整電源電圧ASV-A’が電源電圧マージンを考慮した値になっているため、遅延比の関係が保たれるように電源ドメインBモジュール120の電源電圧を調整処理することによって自動的に、遅延値D3の電圧は電源電圧マージンを考慮したマージン調整電源電圧ASV-B’に設定される。2電源電圧マージンを考慮した電源電圧調整つぎに、電源電圧マージンを考慮した電源電圧調整処理について説明する。図14は、電源電圧マージンを考慮した電源電圧調整の手法を示す図表である。図14の図表1400は、プロセスばらつきごとの電源電圧依存特性特性曲線fast、slowを示している。実施の形態1の図4、5にて説明したように、電源ドメインAモジュール110の電源電圧設定処理によって調整電源電圧ASV-Aが設定される。その後、調整電源電圧ASV-Aを、図11~13の手法によって生成された電源電圧マージン分電圧を調整することによって電源ドメインAの製造ばらつきに適応したマージン調整電源電圧ASV-A’が求められる。図15は、電源電圧マージンを考慮した電源電圧調整処理の手順を示すフローチャートである。図15のフローチャートにおいて、まず、クロックツリーパスのパス遅延時間のプロセスばらつきと、電源電圧依存特性とを求めるステップS1501。このステップS1501において、プロセスばらつきと、電源電圧依存特性を求めるには、多電源LSI100の設計データを利用して回路シミュレーションをおこなってもよいし、実際に多電源LSI100によって特性テストをおこなってもよい。つぎに、基準電源電圧Aで、クロックツリーパスのスロー条件の遅延値D1を求めるステップS1502。最後に、図13のS1301~S1306によって生成した電源電圧マージンから、遅延値D4になるマージン調整電源電圧ASV-A’を求めステップS1503、一連の処理を終了する。マージン調整電源電圧ASV-A’が求まると、ASV制御部111から電源IC130に指示信号が出力され、電源ドメインAモジュール110にマージン調整電源電圧ASV-A’が供給される。以上説明したように、実施の形態2の多電源LSI100では、電源電圧マージンを含んだ電源電圧値を、電源ドメインAモジュール110の製造ばらつきに適応した電源電圧であるマージン調整電源電圧ASV-A’とする。このようにして、電源ドメインAモジュール110の電源電圧をマージン調整電源電圧ASV-A’に設定しても、位相比較器801により、D1:D2の遅延比=D4:D3の遅延比が保たれるので、電源ドメインBモジュール120の電源電圧は、自動的にマージン電源電圧ASV-B’に設定される。したがって、プロセスばらつき条件がファスト条件の時、電源ドメインAモジュール110と、電源ドメインBモジュール120とを流れるクロック信号のクロックスキューがなく、電源電圧も電源電圧マージンを考慮した値に設定されるので、電源ドメインAモジュール110と、電源ドメインBモジュール120間のパスの回路を正常に動作させることができる。さらに、電源ドメインAモジュール110内部パスと電源ドメインBモジュール120内部パスの回路も正常に動作させることができる。また、基準となる電源ドメインのASVを、クロックツリーパスと論理パスとの遅延時間の製造ばらつきおよび電源電圧依存性の差分を考慮して、決定することにより、クロックツリーパスと論理パスとの遅延時間の製造ばらつきおよび電源電圧依存性の差が無視できない場合においても、複数の電源ドメインを有するLSIが誤動作することなくASVを求めることができる。このように、実施の形態2の多電源LSI100では、少ない処理数で、製造ばらつき依存性と電源電圧依存性とを考慮した適切な電源電圧に調整することができる。