"素子が形成される有効領域の周囲に外周領域を有し、前記外周領域の表面が前記有効領域の表面よりも低くなるように、前記有効領域と前記外周領域との間に段差が形成されている、半導体ウエハ。前記有効領域にパターンが形成されており、前記外周領域にパターンが形成されていない、請求項1に記載の半導体ウエハ。前記有効領域に焦点を合わせて露光機によって露光するときに前記外周領域が前記露光機の焦点深度範囲外に位置するように前記段差の高さが設定されている、請求項1または2に記載の半導体ウエハ。前記段差の高さが、5μm~15μmの範囲である、請求項1~3のいずれか一項に記載の半導体ウエハ。半導体ウエハの表面において素子が形成される有効領域の周囲の外周領域をエッチングして、前記外周領域の表面が前記有効領域の表面よりも低くなるように、前記有効領域と前記外周領域との間に段差を形成する工程と、前記段差が形成された半導体ウエハの表面に第1材料膜を形成する工程と、前記第1材料膜の表面にレジスト膜を形成する工程と、前記有効領域および外周領域を含む領域の前記レジスト膜を所定のパターンで露光する露光工程と、前記露光後のレジスト膜を現像する現像工程と、前記現像されたレジスト膜をマスクとして前記第1材料膜をエッチングすることにより、当該第1材料膜に開口を形成する工程とを含む、半導体装置の製造方法。前記現像工程において、前記有効領域においては前記レジスト膜に貫通孔が形成され、前記外周領域においては前記レジスト膜に貫通孔が形成されない、請求項5に記載の半導体装置の製造方法。露光機の焦点を前記有効領域に合わせて前記露光工程が行われ、前記露光工程において前記外周領域が前記露光機の焦点深度範囲外に位置するように前記段差の高さが設定される、請求項5または6に記載の半導体装置の製造方法。前記段差の高さが、5μm~15μmの範囲である、請求項5~7のいずれか一項に記載の半導体装置の製造方法。前記エッチング後に、前記第1材料膜の開口内および当該開口外の当該第1材料膜の表面に、前記第1材料膜とは別の材料からなる第2材料膜を形成する工程と、前記第2材料膜を前記第1材料膜の開口外の当該第2材料膜がなくなるまでエッチバックする工程とをさらに含む、請求項5~8のいずれか一項に記載の半導体装置の製造方法。前記第2材料膜を形成する工程が、前記外周領域を覆った状態で行われる、請求項9に記載の半導体装置の製造方法。前記半導体ウエハから半導体チップを切り出す工程をさらに含む、請求項5~10のいずれか一項に記載の半導体装置の製造方法。一回の露光ワンショットによって露光される矩形領域である単位露光領域は、半導体ウエハの外周領域にかからないように設定される。外周領域とは、半導体ウエハの周縁部に設定された所定幅の環状領域である。すなわち、当該環状の外周領域の内側を有効領域とし、その有効領域範囲内に単位露光領域が設定される。これは、製造工程中において、外周領域の処理条件を有効領域の処理条件と同等とすることができない場合があり、外周領域の不完全加工に起因する悪影響外周領域からのパーティクルの発生等により有効領域内で所定のパターンを得られず、特性の変動や歩留りの低下を生じてしまうことが生じるおそれがあるからである。しかし、単位露光領域を外周領域と重複しないように設定すると、外周領域に近い有効領域周縁部に露光されない領域が不可避的に生じる。そのため、有効領域であるにもかかわらず利用されない領域が発生し、半導体チップの取れ数が少なくなる。これによって、コストの削減および生産性の向上が制限を受ける。そこで、この発明の目的は、外周領域からの悪影響を回避しながら有効領域を最大限に利用することができる半導体ウエハを提供することである。また、この発明の他の目的は、半導体ウエハの外周領域からの悪影響を回避しながら有効領域を最大限に利用して、コストの削減および生産性の向上を図ることができる半導体装置の製造方法を提供することである。上記の目的を達成するための請求項1記載の発明は、素子が形成される有効領域の周囲に外周領域を有し、前記外周領域の表面が前記有効領域の表面よりも低くなるように、前記有効領域と前記外周領域との間に段差が形成されている、半導体ウエハである。この構成によれば、半導体ウエハには、外周領域の表面が有効領域の表面よりも低くなるように段差が形成されている。そのため、半導体ウエハの表面にレジスト膜を形成し、このレジスト膜を露光機によって露光するときに、有効領域に焦点を合わせると、外周領域には露光パターンが合焦しなくなる。しかも、外周領域の表面が低いので、それに応じて、外周領域レジスト膜の膜厚が、有効領域のレジスト膜の膜厚よりも厚くなる。その結果、外周領域のレジスト膜には実質的にパターンが形成されないので、外周領域にパターンが形成されることによる悪影響が生じない。したがって、有効領域の周縁部を露光するときに、外周領域に露光パターンがかかっても差し支えないので、有効領域の全てをパターン形成のために露光することができる。その結果、有効領域を有効に活用できるから、半導体チップの取れ数を増やすことができ、それによって、半導体装置の生産コストの削減および生産性の向上を図ることができる。請求項2記載の発明は、前記有効領域にパターンが形成されており、前記外周領域にパターンが形成されていない、請求項1に記載の半導体ウエハである。この構成によれば、外周領域にはパターンが形成されていないので、外周領域における不完全な加工に起因する悪影響が有効領域に及ぶことがない。よって、外周領域からの悪影響を回避しながら有効領域を最大限に利用することができる半導体ウエハを提供できる。請求項3記載の発明は、前記有効領域に焦点を合わせて露光機によって露光するときに前記外周領域が前記露光機の焦点深度範囲外に位置するように前記段差の高さが設定されている、請求項1または2に記載の半導体ウエハである。この構成によれば、有効領域に焦点を合わせて露光すれば、外周領域が同時に露光される場合であっても、当該外周領域にパターンが形成されることがない。したがって、有効領域の周縁部を露光するときに外周領域も併せて露光されるとしても、外周領域にパターンが形成されることがない。これによって、外周領域の不完全な加工に起因する悪影響を回避しつつ、有効領域を最大限に利用することができる。請求項4に記載されているように、前記段差の高さが、5μm~15μmの範囲であるであることが好ましい。このようにすれば、有効領域に焦点を合わせて露光するときに、外周領域で露光パターンが合焦することを回避でき、かつ外周領域のレジスト膜が有効領域のレジスト膜よりも十分に厚くなるので、外周領域にパターンが実質的に形成されなくなる。そのうえ、段差を形成するための時間増を少なくすることができ、ウエハの強度も確保できる。請求項5記載の発明は、半導体ウエハの表面において素子が形成される有効領域の周囲の外周領域をエッチングして、前記外周領域の表面が前記有効領域の表面よりも低くなるように、前記有効領域と前記外周領域との間に段差を形成する工程と、前記段差が形成された半導体ウエハの表面に第1材料膜を形成する工程と、前記第1材料膜の表面にレジスト膜を形成する工程と、前記有効領域および外周領域を含む領域の前記レジスト膜を所定のパターンで露光する露光工程と、前記露光後のレジスト膜を現像する現像工程と、前記現像されたレジスト膜をマスクとして前記第1材料膜をエッチングすることにより、当該第1材料膜に開口を形成する工程とを含む、半導体装置の製造方法である。この方法では、外周領域の表面が有効領域の表面よりも低くなるように半導体ウエハに段差が形成され、その後に半導体ウエハの表面に第1材料膜が形成される。そして、第1材料膜の表面にレジスト膜が形成され、このレジスト膜が所定のパターンで露光される。この露光工程において、有効領域だけでなく外周領域も露光される。しかし、外周領域の表面が有効領域の表面よりも低くなるように段差が形成されているので、露光パターンは有効領域において合焦状態となる一方で、外周領域においては非合焦状態となる。そのため、外周領域に対しては不完全な露光が行われることになる。そのうえ、外周領域の表面が低いので、それに応じて、外周領域におけるレジスト膜の膜厚は、有効領域におけるレジスト膜の膜厚よりも厚い。したがって、露光後にレジスト膜を現像すると、有効領域には露光パターンに対応する貫通孔が形成されるのに対し、外周領域においてはレジストに貫通孔が形成されない。よって、このレジスト膜をマスクとして第1材料膜をエッチングすると、有効領域においては第1材料膜に開口が形成される一方で、外周領域においては第1材料膜のエッチングがされないことになる。こうして、有効領域においては第1材料膜にパターンが形成され、外周領域においては第1材料膜にパターンが形成されなくなる。このようにして、有効領域の露光時に外周領域が同時に露光されたとしても、外周領域にパターンが形成されないので、外周領域における不完全な加工に起因する悪影響を回避しながら、有効領域を最大限に利用できる。こうして、生産コストの削減および生産性の向上を図ることができる。請求項6記載の発明は、前記現像工程において、前記有効領域においては前記レジスト膜に貫通孔が形成され、前記外周領域においては前記レジスト膜に貫通孔が形成されない、請求項5に記載の半導体装置の製造方法である。この方法によれば、現像工程において有効領域にはレジスト膜に貫通孔が形成されるので、この貫通孔を介するエッチングによって第1材料膜に開口が形成される。その一方で、外周領域においてはレジスト膜に貫通孔が形成されないので、第1材料膜に開口が形成されることがない。外周領域のレジスト膜に貫通孔が形成されないのは、前述の通り、外周領域に対する露光が不完全になり、かつ外周領域のレジスト膜の膜厚が厚いからである。請求項7記載の発明は、露光機の焦点を前記有効領域に合わせて前記露光工程が行われ、前記露光工程において前記外周領域が前記露光機の焦点深度範囲外に位置するように前記段差の高さが設定される、請求項5または6に記載の半導体装置の製造方法である。この方法により、露光機の焦点を有効領域に合わせれば、外周領域は露光機の焦点深度範囲外となるので、外周領域のレジスト膜に対する露光が不完全となり、外周領域のレジストに有効なパターンは形成されない。したがって、外周領域のレジストがある程度露光されるとしても、レジスト膜に貫通孔が形成されることはない。請求項8に記載されているように、前記段差の厚さが、5μm~15μmの範囲であることが好ましい。この範囲の段差を形成しておくことによって、外周領域におけるレジスト膜に貫通孔が形成されることを確実に回避できるから、外周領域の第1材料膜にパターンが形成されることを確実に回避できる。請求項9記載の発明は、前記エッチング後に、前記第1材料膜の開口内および当該開口外の当該第1材料膜の表面に、前記第1材料膜とは別の材料からなる第2材料膜を形成する工程と、前記第2材料膜を前記第1材料膜の開口外の当該第2材料膜がなくなるまでエッチバックする工程とをさらに含む、請求項5~8のいずれか一項に記載の半導体装置の製造方法である。この方法により、第1材料膜に形成された開口内に第2材料膜を埋め込むことができる。たとえば、第1材料膜として絶縁膜を適用し、第2材料膜として導電性材料膜を適用すれば、絶縁膜中に導電性材料からなるプラグを埋め込むことができる。外周領域においては第1材料膜に開口が形成されないので、外周領域において不所望な加工が行われることはない。請求項10記載の発明は、前記第2材料膜を形成する工程が、前記外周領域を覆った状態で行われる、請求項9に記載の半導体装置の製造方法である。この方法では、第2材料膜を形成するときに、外周領域が覆われているので、外周領域には第2材料膜は形成されない。その後、半導体ウエハの全ての領域が露出した状態でエッチバックするとき、外周領域の第1材料膜の表面はエッチング媒体に晒されることになる。しかし、外周領域の第1材料膜には開口が形成されていないので、第1材料膜よりも下の材料が損傷を受けるおそれはない。もしも、外周領域の第1材料膜に開口が形成されていると、この開口内には第2材料膜が埋め込まれないので、当該開口を介して第1材料膜よりも下の半導体ウエハの材料にエッチング媒体が到達し、半導体ウエハが損傷を受ける恐れがある。より詳細には、外周領域の第1材料膜に複数の開口が接近して形成されていると、隣接する開口間において第1材料膜の下の半導体ウエハの材料が浸食され、当該隣接する開口間の第1材料膜がリフトオフされ、そのリフトオフされた膜片がパーティクルとなる恐れがある。半導体ウエハの外周領域において第1材料膜に開口が形成されない、この発明では、このような不具合を確実に回避することができる。つまり、有効領域の全ての領域に対する露光を行おうとして、外周領域の一部または全部が露光用の光に晒されるとしても、外周領域における第1材料膜には開口が形成されないので、前述のようなパーティクルの問題は生じない。これにより、外周領域からのパーティクルの発生を回避しつつ、有効領域の有効活用を図ることができ、半導体チップ半導体装置の取れ数を増大して、生産コストの削減および生産性の向上を図ることができる。請求項11記載の発明は、前記半導体ウエハから半導体チップを切り出す工程をさらに含む、請求項5~10のいずれか一項に記載の半導体装置の製造方法である。前述の通り、有効領域内を無駄なく利用して半導体チップのパターンを形成することができるので、有効領域からの半導体チップの取れ数を多くすることができる。レジスト膜に対する露光は、複数個の半導体チップに対応するパターンを含む単位露光領域毎に行われてもよい。この場合に、当該単位露光領域は、外周領域を完全に回避して設定する必要はなく、外周領域と重複するように設定してもよい。このように露光領域を設定しても、前述の通り、パターンが形成されるのは有効領域内のみであって、外周領域のレジストは露光されても有効なパターンが形成されない。したがって、有効領域および外周領域の両方に跨がる単位露光領域については、有効領域内に位置する部分に、有効な半導体チップに対応するパターンが形成されるから、その半導体チップを有効なチップとして、半導体ウエハから切り出すことができる。以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。図1は、この発明の一実施形態に係る半導体ウエハの平面図である。半導体ウエハ1は、中央に有効領域2を有し、この有効領域2の周囲に外周領域3を有している。外周領域3は、半導体ウエハ1の外周縁から所定幅たとえば数ミリメートル程度の幅の環状の領域である。この外周領域3の内側の領域が有効領域2であり、有効領域2内に複数の半導体チップが形成されることになる。有効領域2と外周領域3との間には、段差4が形成されている。段差4は、外周領域3の表面が有効領域2の表面よりも低くなるように形成されている。有効領域2には半導体チップのためのパターンが形成されているのに対し、外周領域3には、半導体チップのためのパターンを含め、いずれのパターンも形成されていない。図2は、半導体ウエハ1の外周領域3の近傍の構成を拡大して示す図解的な断面図である。たとえばシリコンからなる半導体ウエハ1の表面を覆うように絶縁膜7が形成されている。絶縁膜7は、たとえば酸化シリコン膜からなっている。絶縁膜7には、有効領域2内に開口8が複数個形成されている。この開口8内に、タングステン等の導電性材料からなるプラグ9がそれぞれ埋め込まれている。絶縁膜7を覆うようにさらに層間絶縁膜10が形成されている。この層間絶縁膜10には、配線溝11が複数個形成されていて、配線溝11内にたとえば銅等の導電性材料からなる配線12がそれぞれ埋め込まれている。配線溝11は開口8と連通するように形成されており、これにより、配線12はプラグ9と電気的に接続されている。より具体的に説明すると、開口8の内壁面および底面開口8内で露出する絶縁膜7の表面には、プラグ9の材料たとえばタングステンの拡散を防ぐための拡散防止膜13が形成されていて、この拡散防止膜13に接するようにプラグ9が埋め込まれている。さらに、配線溝11の内壁面および底面配線溝11内で露出するプラグ9および拡散防止膜13の表面にも拡散防止膜14が形成されており、この拡散防止膜14に接するように配線12が埋め込まれている。拡散防止膜13,14はいずれも導電性の材料で構成されている。拡散防止膜13は、たとえば、下地層としてのTi膜と、このTi膜に積層されたTiN膜とを有する積層膜によって構成することができる。このような拡散防止膜13は、スパッタ法によって形成することができる。プラグ9は、たとえばタングステンによって構成することができ、CVD法化学的気相成長法によって材料を堆積させた後に、エッチバックにより不要部分を除去することによって、絶縁膜7の開口8に埋め込むことができる。一方、拡散防止膜14は、たとえばTaN膜によって構成することができ、スパッタ法によって形成することができる。配線12は、たとえば銅からなり、電解めっき法等によって配線溝11内および層間絶縁膜10の表面に銅膜を堆積させた後に、CMP法化学的機械的研磨法等によって不要部分を除去することにより配線溝11内に埋め込むことができる。外周領域3においては、絶縁膜7および層間絶縁膜10にいずれの開口も形成されておらず、この外周領域3にはプラグ9や配線12が存在していない。有効領域2の表面2aと外周領域3の表面3aとの段差4は、有効領域2に焦点を合わせて露光機によって露光するときに、外周領域3が露光機の焦点深度範囲外に位置する高さに設定されていればよい。より具体的には、段差4の高さは、数μm以上あればよく、とくに5μm~15μmの範囲であれば、段差4を形成するのにさほど長い時間を要しない。図3A~3Hは、半導体ウエハ1を用いた半導体装置の製造方法を説明するための断面図であり、半導体ウエハ1の外周領域3の近傍の構成を拡大して示してある。段差4を有する半導体ウエハ1は、たとえば、図3Aに示すように、有効領域2を覆うレジスト膜20を形成し、このレジスト膜20をマスクとしたエッチングによって外周領域3を所定深さたとえば5μm~15μmだけエッチングすることによって形成することができる。レジスト膜20を剥離した後、図3Bに示すように、半導体ウエハ1の表面に、第1材料膜の一例としての絶縁膜7が形成される。絶縁膜7は、半導体ウエハ1の表面を熱酸化して形成される熱酸化膜であってもよいし、CVD法によって形成された酸化膜であってもよい。そして、絶縁膜7の表面に、その全面を覆うレジスト膜21が形成される。外周領域3における半導体ウエハ1の表面3aが有効領域2における半導体ウエハ1の表面2aよりも低いので、レジスト膜21は、外周領域3における膜厚が、有効領域2における膜厚よりも、段差4に対応する分だけ厚くなる。次に、図3Cに示すように、レジスト膜21を所定のパターンで露光する露光工程が実行される。露光工程は、露光機の一例であるステッパを用いて行われてもよい。より具体的には、複数の半導体チップに対応したパターンが形成されたフォトマスクであるレチクル22遮光部に斜線を付して示す。を介して、レジスト膜21が露光される。より具体的には、レチクル22に形成された複数個の半導体チップに対応したパターンがレジスト膜21に対して縮小投影される。露光時の焦点は、有効領域2における絶縁膜7の表面、すなわちレジスト膜21の直下の材料の表面に合わせられる。このとき、段差4のために、外周領域3においては、絶縁膜7の表面は露光光の焦点深度範囲外に位置しており、露光パターンは合焦状態とならない。また、前述のとおり、外周領域3では、段差4のために、レジスト膜21の厚さが、有効領域2における厚さよりも厚くなっている。したがって、露光工程後にレジスト膜21を現像すると、図3Dに示すように、有効領域2内ではレジスト膜21に貫通孔23が形成されるのに対し、外周領域3においては、レジスト膜21を貫通する貫通孔が形成されることはない。よって、現像後のレジスト膜21をマスクとしてエッチングを行うと、図3Eに示すように、有効領域2においては絶縁膜7に開口8が形成される一方、外周領域3においては絶縁膜7に開口が形成されることはない。つまり、有効領域では、レジスト膜21に形成された貫通孔23を介してエッチング媒体が絶縁膜7に達するけれども、有効領域2については絶縁膜7がレジスト膜21に覆われていて、エッチング媒体が絶縁膜7に達することはない。次に、レジスト膜21を剥離した後、図3Fに示すように拡散防止膜13およびプラグ9のための材料膜24が形成される。より具体的に説明すると、拡散防止膜13が絶縁膜7の表面にたとえばスパッタ法によって形成された後、材料膜24を形成するために、半導体ウエハ1が、CVD装置の処理室内に搬入される。そして、処理室内に配置されたステージ25上に半導体ウエハ1が載置される。半導体ウエハ1は、ステージ25上に背受けられたクランプ26によって、ステージ25の表面に押し付けられて固定される。クランプ26は、半導体ウエハ1の外周領域3の一部を覆うように配置される。この状態で、CVD法により、第2材料膜としての材料膜24たとえばタングステン膜、アルミニウム膜、銅膜等が拡散防止膜13上に堆積させられることになる。よって、材料膜24は、絶縁膜7の開口8内に入り込み、かつ開口8外の絶縁膜7の上に堆積することになる。外周領域3はクランプ26によって覆われているので、この領域には材料膜24は形成されない。次に、図3Gに示すように、半導体ウエハ1がCVD装置から搬出されて、材料膜24および拡散防止膜13の不要部分を除去するためのエッチバックが行われる。このエッチバックは、絶縁膜7の開口8外において材料膜24および拡散防止膜13が除去され、絶縁膜7の表面が露出するまで行われる。こうして、開口8内に埋め込まれたプラグ9が形成される。次いで、図3Hに示す通り、絶縁膜7を覆う層間絶縁膜10が形成され、この層間絶縁膜10に開口8と連通する配線溝11がエッチングによって形成される。この配線溝11の形成もまた、フォトリソグラフィプロセスによって行われるけれども、開口8の形成の場合と同様、レジスト膜に貫通孔が形成されるのは有効領域2内においてのみであって、外周領域3ではレジスト膜に貫通孔が形成されることはない。よって、外周領域3が有効領域2と共に露光されたとしても、外周領域3において層間絶縁膜中に配線溝11が形成されることはない。その後、全面に拡散防止膜14がたとえばスパッタ法により形成され、その上にたとえば電解めっき法やスパッタ法によって配線12のための材料膜27たとえばアルミニウム膜、銅膜、ポリシリコン膜等が形成される。そして、CMP法等の平坦化処理を実行することにより、配線溝11外の層間絶縁膜10の表面に形成されている材料膜27および拡散防止膜14の不要な部分が除去される。これにより、配線溝11内に配線12が選択的に残され、図2に示す構造となる。その後、有効領域2から個々の半導体チップの領域が切り出されることにより、多数の半導体チップが得られる。図4は、露光工程を説明するための半導体ウエハ1の平面図である。ステッパによる露光は、矩形の単位露光領域30に対する露光を繰り返し実行することによって行われる。すなわち、矩形の単位露光領域30が半導体ウエハ1の表面の多数の位置に設定され、その単位露光領域30に対してレチクル22に形成されたパターンを縮小投影する工程が繰り返し実行される。各単位露光領域30には、複数の半導体チップにそれぞれ対応した複数のチップパターン31がそれぞれ投影される。すなわち、チップパターン31は、単位露光領域30よりも小さなパターンであり、単位露光領域30内に複数個たとえば数十個含まれている。この実施形態では、有効領域2の全ての領域に対して単位露光領域30が設定され、レチクル22のパターンを縮小投影する露光工程が実行される。有効領域2の周縁領域においては、単位露光領域30はその一部が有効領域2内に位置し、残りの部分は外周領域3に位置している。よって、有効領域2だけでなく外周領域3も露光されることになる。しかし、前述の通り、露光機の焦点は有効領域2において露光パターンが合焦状態となるように調整されるので、有効領域2よりも低い位置に表面が位置している外周領域3においてはレジスト膜に貫通孔が形成されず、よって、外周領域3は、たとえ露光されたとしても、チップパターンが形成されることはない。したがって、有効領域2の周縁領域では、単位露光領域30のうち有効領域2内に位置する部分についてのみ、有効な半導体チップが形成されることになる。半導体ウエハ1から半導体チップを切り出す工程では、チップパターン31の境界線に沿って半導体ウエハ1が切断される。図5は、比較例に係る半導体ウエハ41の外周付近の構造を示す一部拡大断面図である。半導体ウエハ41には、有効領域42およびその周囲の外周領域43が設定されている。しかし、有効領域42および外周領域43の間に有意な段差は形成されておらず、有効領域42および外周領域43は実質的に同一平面内に位置する表面をそれぞれ有している。このような構成の半導体ウエハ41に対して、表面に絶縁膜47を形成し、さらにその上にレジスト膜を形成した上で、このレジスト膜に対し、有効領域42および外周領域43を含む領域に対して露光を行うと、いずれの領域においてもレジスト膜に貫通孔が形成されることになる。よって、そのレジスト膜をマスクとして絶縁膜47をエッチングすれば、有効領域43および外周領域43のいずれにおいても絶縁膜47に開口48が形成される。その後、前述の図3Fに示した工程と同様の工程によって開口48を埋めるための材料膜54をマスクを用いて形成すると、有効領域42では開口48内に材料膜54が埋め込まれる一方で、外周領域43においては、開口48内にいずれの材料も埋め込まれず、かつ絶縁膜47の表面も露出した状態に保たれる。この状態から、材料膜54のエッチバックを行うと、エッチング媒体が、外周領域43に形成された開口48を介して半導体ウエハ41の表面に達し、半導体ウエハ41を浸食する。この浸食が進むと、隣接する開口48から広がる浸食領域55が繋がり、浸食領域55上の絶縁膜47が膜片47aとなってリフトオフされることになる。このリフトオフされた膜片47aは、パーティクルとなって有効領域42に付着し、有効領域42内における加工プロセスを阻害する恐れがある。前述の実施形態に係る半導体ウエハ1では、外周領域3において絶縁膜7に開口8が形成されていないから、図5に示すような問題は生じない。すなわち、外周領域における不完全加工に起因する悪影響が有効領域2に対する加工プロセスに悪影響を及ぼすことはない。なお、以上の説明では、絶縁膜がパーティクルになる場合について説明したが、前述の実施形態に係る半導体ウエハ1を用いることによって、配線層がパーティクルとなることも同様にして防止できるようになる。図5に示す問題は、図6に示すように、露光領域を有効領域42の内部に限定することによって解決されると考えられる。しかし、ステッパによる露光時の単位露光領域50は一定の形状矩形形状を有しているから、有効領域2内において単位露光領域50を配置することができない領域56図6において斜線で示す領域が発生し、この領域56には半導体チップのためのチップパターン51を形成することができない。よって、有効領域2内であっても、領域56は無駄な領域となってしまい、その結果、半導体チップの取れ数が少なくなる。これにより、半導体チップの生産コストが高くなり、かつ生産性も悪くなる。前述の実施形態に係る半導体ウエハ1を用いることにより、有効領域2の内部を半導体チップの形成のためにほぼ全領域にわたって用いることができるので、半導体ウエハ1からの半導体チップの取れ数を大幅に増加させることができる。これによって、半導体チップの生産コストを削減でき、かつ生産性を向上することができる。以上、この発明の一実施形態について説明したが、この発明は、さらに他の形態で実施することもできる。たとえば、有効領域に形成されるパターンは、LSIのための回路パターンであってもよいし、ディスクリート素子のためのパターンであってもよいし、MEMSを形成するためのパターンであってもよい。さらに、半導体ウエハの材料は、シリコンであってもよいし、化合物半導体であってもよい。その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。"