積分回路および前記積分回路の動作を制御する制御回路を備え、入力電圧に応じた周波数を持つ出力信号を出力するV-F変換回路であって、前記積分回路は、オペアンプと、一方の端子が前記オペアンプの反転入力端子に接続された積分用抵抗と、前記オペアンプの反転入力端子および出力端子の間に接続された積分用コンデンサと、前記積分用コンデンサの電荷を放電可能な電荷放電手段と、前記入力電圧が印加される2つの入力端子間に互いに直列に接続されるとともに、それらの相互接続点が前記オペアンプの非反転入力端子に接続された2つの入力用抵抗と、前記2つの入力端子のうち高電位側の入力端子および前記積分用抵抗の他方の端子の間に接続された第1スイッチと、前記2つの入力端子のうち低電位側の入力端子および前記積分用抵抗の他方の端子の間に接続された第2スイッチと、を備え、前記第1スイッチがオフされるとともに前記第2スイッチがオンされる充電状態および前記第1スイッチがオンされるとともに前記第2スイッチがオフされる放電状態が交互に繰り返されることにより前記オペアンプの出力端子から三角波状の電圧が出力され、前記制御回路は、前記オペアンプの出力電圧と、前記三角波の最小値を規定する最小値規定電圧、前記三角波の最大値を規定する最大値規定電圧または前記最大値規定電圧より高い飽和検出電圧とを比較する比較手段と、前記出力電圧が前記最小値規定電圧に達すると前記第1スイッチをオフするとともに前記第2スイッチをオンし、前記出力電圧が前記最大値規定電圧に達すると前記第1スイッチをオンするとともに前記第2スイッチをオフするスイッチ切替手段と、前記出力電圧に応じた信号を前記出力信号として出力する信号出力手段と、前記出力電圧が前記飽和検出電圧に達すると前記電荷放電手段を制御して前記積分用コンデンサの電荷を放電する飽和解除手段と、を備えていることを特徴とするV-F変換回路。前記比較手段は、前記オペアンプの出力電圧および前記最大値規定電圧を比較する第1コンパレータと、前記オペアンプの出力電圧および前記最小値規定電圧を比較する通常状態と、前記オペアンプの出力電圧および前記飽和検出電圧を比較する飽和検出状態とを切替可能に構成された第2コンパレータと、前記積分回路が放電状態である期間に前記第2コンパレータを前記通常状態に切り替え、前記積分回路が充電状態である期間に前記第2コンパレータを前記飽和検出状態に切り替える比較状態切替手段と、を備えていることを特徴とする請求項1に記載のV-F変換回路。前記比較手段は、前記オペアンプの出力電圧および前記最大値規定電圧を比較する第1コンパレータと、前記オペアンプの出力電圧および前記最小値規定電圧を比較する第2コンパレータと、前記オペアンプの出力電圧および前記飽和検出電圧を比較する第3コンパレータと、を備えていることを特徴とする請求項1に記載のV-F変換回路。前記電荷放電手段は、前記オペアンプの出力端子側に接続された前記積分用コンデンサの端子と接地電位が与えられる接地端子との間に接続された電荷放電スイッチであり、前記飽和解除手段は、前記電荷放電スイッチをオンすることにより前記積分用コンデンサの電荷を放電することを特徴とする請求項1~3のいずれか一つに記載のV-F変換回路。請求項1~4のいずれか一つに記載のV-F変換回路と、電源電圧を負荷に供給するための一対の電源線間に前記負荷とともに直列に接続されたシャント抵抗とを備え、前記シャント抵抗の端子電圧が前記V-F変換回路に入力され、前記V-F変換回路の出力信号の周波数に基づいて前記負荷に流れる電流を検出することを特徴とする電流検出装置。しかし、上記した従来技術においては、回路の動作中に積分用コンデンサが飽和するケースが想定されていない。そのため、上記構成のV-F変換回路において、回路の非動作時に積分用コンデンサの電荷を放電しておいた場合でも、回路の動作中に再び積分用コンデンサが飽和すれば、積分回路が正常に動作せず、その結果、V-F変換回路としての動作V-F変換動作が正常に実施されなくなるおそれがある。本発明は上記事情に鑑みてなされたものであり、その目的は、積分回路を構成する積分用コンデンサが飽和状態になることにより積分回路が正常に動作しなくなる事態を回避することができるV-F変換回路、および、そのV-F変換回路を備えた電流検出装置を提供することにある。請求項1に記載の手段によれば、積分回路と、その積分回路の動作を制御する制御回路とを備え、入力電圧に応じた周波数を持つ出力信号を出力する電圧-周波数変換動作を行うV-F変換回路である。積分回路は、オペアンプ、積分用抵抗、積分用コンデンサ、電荷放電手段、2つの入力用抵抗、第1スイッチおよび第2スイッチを備えている。2つの入力用抵抗は、入力電圧が印加される2つの入力端子間に互いに直列に接続されている。2つの入力用抵抗の相互接続点は、オペアンプの非反転入力端子に接続されている。すなわち、オペアンプの非反転入力端子には、入力電圧が2つの入力用抵抗により分圧された中間電位が与えられる。従って、オペアンプの非反転入力端子の電圧は、入力電圧の高電位側電位より低くなり、且つ、入力電圧の低電位側電位より高くなる。オペアンプの反転入力端子には、積分用抵抗の一方の端子が接続されている。オペアンプの反転入力端子および出力端子の間には積分用コンデンサが接続されている。第1スイッチは、2つの入力端子のうち高電位側の入力電圧の高電位側電位が与えられる入力端子および積分用抵抗の他方の端子の間に接続されている。第2スイッチは、2つの入力端子のうち低電位側の入力電圧の低電位側電位が与えられる入力端子および積分用抵抗の他方の端子の間に接続されている。積分回路は、基本的には、第1スイッチがオフされるとともに第2スイッチがオンされる充電状態および第1スイッチがオンされるとともに第2スイッチがオフされる放電状態が交互に繰り返される。積分回路が充電状態に設定されると、積分用抵抗の他方の端子の電圧は、入力電圧の低電位側電位に等しくなる。積分用抵抗の一方の端子の電圧は、オペアンプが正常に動作している場合にはイマジナリショートにより、上記中間電位に等しくなる。従って、積分回路が充電状態に設定されると、積分用コンデンサ側から積分用抵抗側に向けて電流充電電流が流れる。それにより、積分用コンデンサのオペアンプの出力端子側に接続された端子の電圧、つまりオペアンプの出力電圧が一定の変化率でもって上昇する。なお、上記充電電流の大きさは、積分用抵抗の端子間電圧中間電位および入力電圧の低電位側電位の差電圧に応じて定まる。従って、入力電圧が大きいほど充電電流が大きくなり、上記出力電圧の変化率も大きくなる。また、入力電圧が小さいほど充電電流が小さくなり、上記出力電圧の変化率も小さくなる。また、積分回路が放電状態に設定されると、積分用抵抗の他方の端子の電圧は、入力電圧の高電位側電位に等しくなる。従って、積分回路が放電状態に設定されると、積分用抵抗側から積分用コンデンサ側に向けて電流放電電流が流れる。それにより、オペアンプの出力電圧が一定の変化率でもって低下する。なお、上記放電電流の大きさは、積分用抵抗の端子間電圧入力電圧の高電位側電位および中間電位の差電圧に応じて定まる。従って、入力電圧が大きいほど放電電流が大きくなり、上記出力電圧の変化率も大きくなる。また、入力電圧が小さいほど放電電流が小さくなり、上記出力電圧の変化率も小さくなる。このような充電状態および放電状態が交互に繰り返されることにより、オペアンプの出力端子から、入力電圧の大きさに応じた周波数を持つ三角波状の電圧が出力される。制御回路は、比較手段、スイッチ切替手段、信号出力手段および飽和解除手段を備えている。比較手段は、オペアンプの出力電圧と、最小値規定電圧、最大値規定電圧または飽和検出電圧とを比較する。最小値規定電圧は、三角波の最小値下側のピーク値を規定する電圧である。最大値規定電圧は、三角波の最大値上側のピーク値を規定する電圧である。飽和検出電圧は、最大値規定電圧より高い電圧である。スイッチ切替手段は、上記比較手段による比較結果に応じて次のように第1スイッチおよび第2スイッチを制御する。すなわち、スイッチ制御手段は、オペアンプの出力電圧が最小値規定電圧に達すると第1スイッチをオフするとともに第2スイッチをオンする。これにより、積分回路は充電状態に設定される。また、スイッチ制御手段は、オペアンプの出力電圧が最大値規定電圧に達すると第1スイッチをオンするとともに第2スイッチをオフする。これにより、積分回路は放電状態に設定される。このような制御により、オペアンプの出力電圧は、上側のピーク値が最大値規定電圧であり且つ下側のピーク値が最小値規定電圧である三角波状の電圧となる。信号出力手段は、オペアンプから出力される三角波状の電圧に応じた信号を出力信号として出力する。つまり、信号出力手段は、入力電圧の大きさに応じた周波数を持つ出力信号を出力する。さて、本発明者は、上記した構成により電圧-周波数変換動作が行われている期間に、積分回路を構成する積分用コンデンサが飽和状態になり、積分回路が正常に動作しなくなる異常が発生するケースがあることを確認した。具体的には、オペアンプの入力オフセット電圧が次のような条件に合致した場合、上記異常が生じる。すなわち、入力オフセット電圧がオペアンプに入力される電圧入力電圧の高電位側電位と中間電位との差電圧、または、入力電圧の低電位側電位と中間電位との差電圧よりも大きく、且つ、その入力オフセット電圧の極性が非反転入力端子電圧よりも反転入力端子電圧の方が高い場合、上記異常が生じる。上記条件に合致する入力オフセット電圧が生じている場合には、積分回路を放電状態に切り替えるべく、第1スイッチをオンするとともに第2スイッチをオフしても、積分用抵抗の他方の端子の電圧は、入力オフセット電圧の影響により高くなっている一方の端子の電圧に比べて必ず小さくなる。そのため、積分回路は、常に、積分用コンデンサ側から積分用抵抗側に向けて電流が流れる充電状態になってしまい、放電状態に切り替えることができなくなる。このように充電状態が継続されることで、オペアンプの出力電圧は最大値規定電圧を超えても上昇し、やがては積分用コンデンサが飽和してしまい、積分回路が正常に動作できなくなる。本手段では、次のようにして上記異常の発生を回避するようにしている。すなわち、オペアンプの出力電圧が最大値規定電圧よりも高い場合、上記したような理由によって積分回路の状態切り替えがうまく行えていない可能性が高い。そこで、飽和解除手段は、出力電圧が最大値規定電圧よりも高く設定された飽和検出電圧に達すると電荷放電手段を制御して積分用コンデンサの電荷を放電するようになっている。このようにすれば、積分用コンデンサが飽和しそうになった場合、あるいは完全に飽和した場合であっても、積分回路が正常動作するように復帰させることが可能となる。請求項2に記載の手段によれば、比較手段は、第1コンパレータ、第2コンパレータおよび比較状態切替手段を備えている。第1コンパレータは、オペアンプの出力電圧および最大値規定電圧を比較する。第2コンパレータは、オペアンプの出力電圧および最小値規定電圧を比較する通常状態と、オペアンプの出力電圧および飽和検出電圧を比較する飽和検出状態とを切替可能に構成されている。積分回路が放電状態である期間、積分回路の積分用コンデンサが飽和することはない。そのため、比較状態切替手段は、積分回路が放電状態である期間には第2コンパレータを通常状態に切り替える。一方、積分回路が充電状態である期間、積分回路の積分用コンデンサが飽和する可能性がある。また、同期間には、オペアンプの出力電圧は低下しないため、その出力電圧と最小値規定電圧との比較を行う必要はない。そのため、比較状態切替手段は、積分回路が充電状態である期間に第2コンパレータを飽和検出状態に切り替える。このように、積分回路の状態に応じて、第2のコンパレータにおける比較対象を切り替えることにより、請求項1に記載の手段と同様の作用および効果が得られる。また、本手段によれば、比較手段は、2つのコンパレータを主体に構成されているため、その回路規模を比較的小さく抑えることができる。請求項3に記載の手段によれば、比較手段は、第1コンパレータ、第2コンパレータおよび第3コンパレータを備えている。第1コンパレータは、オペアンプの出力電圧および最大値規定電圧を比較する。第2コンパレータは、オペアンプの出力電圧および最小値規定電圧を比較する。第3コンパレータは、オペアンプの出力電圧および飽和検出電圧を比較する。このような構成によれば、3つのコンパレータを設ける必要がある分だけ回路規模が大きくなるものの、各コンパレータの入力を切り替える必要がない。そのため、制御回路の制御内容を簡素化できるとともに、上記入力の切り替え時における各種の遅延に伴う比較結果の誤差などが生じるおそれがないという効果が得られる。請求項4に記載の手段によれば、電荷放電手段は、積分用コンデンサの各端子のうちオペアンプの出力端子側に接続された端子と接地電位が与えられる接地端子との間に接続された電荷放電スイッチである。飽和解除手段は、その電荷放電スイッチをオンすることにより、積分用コンデンサの電荷を放電する。このような構成によれば、積分用コンデンサの電荷を確実に放電リセットすることが可能になる。そのため、オペアンプの出力電圧を直ちに低下させて、積分回路が動作不能状態になる異常を一層確実に回避することができる。請求項5に記載の手段によれば、請求項1~4のいずれか一つに記載のV-F変換回路と、シャント抵抗とを備えた電流検出装置である。シャント抵抗は、電源電圧を負荷に供給するための一対の電源線の間に負荷とともに直列に接続されている。このような構成により、シャント抵抗の端子間には、負荷に流れる電流負荷電流に応じた電圧が生じる。V-F変換回路には、そのシャント抵抗の端子電圧が入力されている。これにより、V-F変換回路は、負荷電流に応じた周波数を持つ出力信号を出力する。本手段によれば、その出力信号の周波数に基づいて負荷に流れる電流を検出するようになっている。さて、シャント抵抗の端子電圧の値から直接的に負荷に流れる電流を検出する場合、上記端子電圧をA/D変換し、その変換後のデジタル値をマイコンなどに入力する、という構成が採用されることが多い。そのような構成では、比較的小さい電流を検出可能にするためには、A/D変換の分解能を高める必要がある。しかし、A/D変換の分解能を高めるということは、回路規模の増大やコスト高などの問題に繋がる。これに対し、本手段によれば、V-F変換回路の動作により、シャント抵抗の端子電圧が出力信号の周波数という形に変換される。例えばカウンタなどを用いることにより、信号の周波数を検出することは比較的容易である。従って、本手段によれば、回路規模の増大やコスト高となることを抑制しつつ、例えば、待機時の負荷電流など、比較的小さい値の電流例えばマイクロアンペアオーダの微小電流を検出可能な装置を実現することができる。第1の実施形態以下、本発明の第1の実施形態について図1~図5を参照しながら説明する。図1は、本実施形態の電流検出装置の概略的な構成を示している。図1に示す電流検出装置1は、図示しないバッテリからの電源供給を受けて動作する負荷2の消費電流例えば10mA~1100mAの範囲の電流を検出する。負荷2は、例えば携帯用の電子機器などである。電流検出装置1から出力される負荷2の消費電流を示す出力信号Soは、外部の制御装置図示せずに与えられている。外部の制御装置は、その出力信号Soを用いてバッテリの残量推定などの処理を実施する。電流検出装置1は、シャント抵抗3およびV-F変換回路4を備えている。シャント抵抗3は、バッテリから負荷2に対して直流電圧VBAT電源電圧に相当を供給するための一対の電源線5、6間に、負荷2とともに直列に接続されている。シャント抵抗3の抵抗値は非常に低い値例えば51mΩとなっている。直流電圧VBATは、例えば4V~5V程度の電圧値となる。シャント抵抗3の各端子は、それぞれV-F変換回路4の2つの入力端子P1、P2に接続されている。シャント抵抗3の端子間には、負荷2の消費電流に比例する電圧が生じる。すなわち、負荷2の消費電流の大きさに応じた入力電圧ViがV-F変換回路4の入力端子P1、P2間に印加される。V-F変換回路4は、その入力電圧Viの大きさレベルに応じた周波数を持つ出力信号Soを出力する。V-F変換回路4は、積分回路7および積分回路7の動作を制御する制御回路8を備えている。積分回路7は、入力電圧Viの大きさに対応した周波数を持つ三角波状の電圧Voを出力する。積分回路7は、入力切替部9および積分アンプ10を備えている。入力切替部9は、入力用抵抗R1、R2、第1スイッチSW1および第2スイッチSW2を備えている。入力用抵抗R1、R2は、入力端子P1、P2間に互いに直列に接続されている。入力用抵抗R1、R2の抵抗値は、シャント抵抗3の抵抗値に比べて非常に高い値であり且つ互いに同一の値例えば200kΩとなっている。入力用抵抗R1、R2の相互接続点Nmの電圧Vmは、積分アンプ10に与えられる。電圧Vmは、入力電圧Viを入力用抵抗R1、R2により分圧したものであり、中間電位に相当する。本実施形態では、電圧Vmは、入力電圧Viの高電位側電位をVihとし、低電位側電位をVilとすると、下記1式により表される。Vm=Vih-Vih-Vil/2...1このように、電圧Vmは、入力電圧Viの高電位側電位Vihより低くなり、且つ、入力電圧Viの低電位側電位Vilより高くなる。第1スイッチSW1の一方の端子は、入力電圧Viの高電位側電位Vihが与えられる入力端子P1に接続されている。第2スイッチSW2の一方の端子は、入力電圧Viの低電位側電位Vilが与えられる入力端子P2に接続されている。第1スイッチSW1の他方の端子および第2スイッチSW2の他方の端子は、共通接続されている。それら共通接続された他方の端子の電圧Vnは、積分アンプ10に与えられる。第1スイッチSW1および第2スイッチSW2のオン/オフは、制御回路8から与えられる切替信号Ss1、Ss2により切り替えられる。具体的には、切替信号Ss1、Ss2がHレベル制御回路8の電源電圧レベルであり、例えば5Vである場合、対応するスイッチSW1、SW2がオンされる。また、切替信号Ss1、Ss2がLレベル接地電位であり、例えば0Vである場合、対応するスイッチSW1、SW2がオフされる。積分アンプ10は、オペアンプOP1、積分用抵抗R3、積分用コンデンサC1および第3スイッチSW3を備えている。オペアンプOP1は、一対の電源線11、6から直流電圧VDDの供給を受けて動作する。直流電圧VDDは、図示しない電源回路により生成されるものであり、例えば5Vとなっている。オペアンプOP1の非反転入力端子には、入力切替部9から出力される電圧Vmが与えられる。オペアンプOP1の反転入力端子には、積分用抵抗R3を通じて、入力切替部9から出力される電圧Vnが与えられる。オペアンプOP1の出力端子および反転入力端子の間には、積分用コンデンサC1が接続されている。オペアンプOP1の出力端子および電源線6接地端子に相当の間には、第3スイッチSW3が接続されている。第3スイッチSW3電荷放電手段および電荷放電スイッチに相当のオン/オフは、制御回路8から与えられる切替信号Ss3により切り替えられる。具体的には、第3スイッチSW3は、切替信号Ss3がHレベルである場合にオンされ、切替信号Ss3がLレベルである場合にオフされる。上記した切替信号Ss1、Ss2は、一方がHレベルのときには他方がLレベルになるようになっている。従って、第1スイッチSW1および第2スイッチSW2は、一方がオンされるときには他方がオフされる。積分アンプ10は、第1スイッチSW1がオフされるとともに第2スイッチSW2がオンされることにより充電状態となる。積分アンプ10が充電状態に設定されると、積分用抵抗R3の入力切替部9側の端子の電圧Vnは、入力電圧Viの低電位側電位Vilに等しくなる。また、積分用抵抗R3のオペアンプOP1側の端子の電圧=オペアンプOP1の反転入力端子の電圧は、オペアンプOP1が正常に動作していれば、イマジナリショートにより電圧Vmに等しくなる。従って、積分アンプ10が充電状態に設定されると、積分用コンデンサC1側から積分用抵抗R3側に向けて電流充電電流が流れる。それにより、積分用コンデンサC1のオペアンプOP1の出力端子側に接続された端子の電圧、つまりオペアンプOP1の出力電圧Voが一定の変化率でもって上昇する。なお、上記充電電流の大きさは、積分用抵抗R3の端子間電圧=電圧Vmおよび低電位側電位Vilの差電圧および積分用抵抗R3の抵抗値に応じて定まる。従って、充電電流および出力電圧Voの変化率と、入力電圧Viとは比例関係にあると言える。積分アンプ10は、第1スイッチSW1がオンされるとともに第2スイッチSW2がオフされることにより放電状態となる。積分アンプ10が放電状態に設定されると、積分用抵抗R3の入力切替部9側の端子の電圧Vnは、入力電圧Viの高電位側電位Vihに等しくなる。なお、積分用抵抗R3のオペアンプOP1側の端子の電圧は、充電状態のときと同様に電圧Vmに等しくなる。従って、積分アンプ10が放電状態に設定されると、積分用抵抗R3側から積分用コンデンサC1側に向けて電流放電電流が流れる。それにより、オペアンプOP1の出力電圧Voが一定の変化率でもって低下する。なお、上記放電電流の大きさは、積分用抵抗R3の端子間電圧=高電位側電位Vihおよび電圧Vmの差電圧および積分用抵抗R3の抵抗値に応じて定まる。従って、放電電流および出力電圧Voの変化率と、入力電圧Viとは比例関係にあると言える。積分回路7において、このような充電状態および放電状態が交互に繰り返されることにより、オペアンプOP1の出力端子から、入力電圧Viの大きさに応じた周波数を持つ三角波状の出力電圧Voが出力される。制御回路8は、比較回路12および制御ロジック13を備えている。比較回路12比較手段に相当は、分圧用抵抗R4~R7、第1コンパレータCP1、第2コンパレータCP2および第4スイッチSW4を備えている。分圧用抵抗R4~R7は、電源線11、6間に互いに直列に接続されている。分圧用抵抗R6、R7の相互接続点N1には、直流電圧VDDを分圧用抵抗R4~R6の直列合成抵抗と分圧用抵抗R7とにより分圧した電圧Vth1が生じる。その相互接続点N1は、第4スイッチSW4の第1切替端子aに接続されている。分圧用抵抗R5、R6の相互接続点N2には、直流電圧VDDを分圧用抵抗R4、R5の直列合成抵抗と分圧用抵抗R6、R7の直列合成抵抗とにより分圧した電圧Vth2が生じる。その相互接続点N2は、第1コンパレータCP1の非反転入力端子に接続されている。分圧用抵抗R4、R5の相互接続点N3には、直流電圧VDDを分圧用抵抗R4と分圧用抵抗R5~R7の直列合成抵抗とにより分圧した電圧Vth3が生じる。その相互接続点N3は、第4スイッチSW4の第2切替端子bに接続されている。第4スイッチSW4の共通端子cは、第2コンパレータCP2の反転入力端子に接続されている。第1コンパレータCP1の反転入力端子および第2コンパレータCP2の非反転入力端子は、共通接続されている。それら共通接続された端子には、積分回路7のオペアンプOP1から出力される出力電圧Voが与えられる。第1コンパレータCP1および第2コンパレータCP2は、電源線11、6から直流電圧VDDの供給を受けて動作する。電圧Vth1は、積分回路7から出力される三角波状の電圧Voにおける最小値三角波の下側のピーク値を規定する最小値規定電圧に相当する。電圧Vth2は、積分回路7から出力される三角波状の電圧Voにおける最大値三角波の上側のピーク値を規定する最大値規定電圧に相当する。電圧Vth3は、後述する積分用コンデンサC1が飽和する異常を検出するための飽和検出電圧に相当する。各電圧Vth1~Vth3の電圧値の関係が下記2式に示す関係を満たすように、分圧用抵抗R4~R7の抵抗値分圧比が設定されている。Vth1<Vth2<Vth3<VDD...2上記構成により、第1コンパレータCP1は、積分回路7から出力される出力電圧Voおよび電圧Vth2を比較し、その比較結果を示す比較信号Sc1を制御ロジック13に出力する。一方、第2コンパレータCP2は、第4スイッチSW4が第1切替端子a側に切り替えられた状態において、出力電圧Voおよび電圧Vth1を比較する通常状態となる。また、第2コンパレータCP2は、第4スイッチSW4が第2切替端子b側に切り替えられた状態において、出力電圧Voおよび電圧Vth3を比較する飽和検出状態となる。第4スイッチSW4の切り替えは、制御ロジック13から出力される切替信号Ss4により制御される。具体的には、第4スイッチSW4は、切替信号Ss4がLレベルである場合に第1切替端子a側に切り替えられ、切替信号Ss4がHレベルである場合に第2切替端子b側に切り替えられる。このように、第2コンパレータCP2は、出力電圧Voおよび電圧Vth1の比較、または、出力電圧Voおよび電圧Vth3の比較を行い、その比較結果を示す比較信号Sc2を制御ロジック13に出力する。制御ロジック13は、第1コンパレータCP1、第2コンパレータCP2の比較結果を表す比較信号Sc1、Sc2に基づいて、スイッチSW1~SW4の制御を行うとともに、負荷2の消費電流に応じた周波数を持つパルス状の出力信号Soを出力する。すなわち、本実施形態において、制御ロジック13は、スイッチ切替手段、飽和解除手段、信号出力手段および比較状態切替手段として機能する。図2は、制御ロジック13による制御の内容を示すフローチャートである。また、図3は、スイッチSW1~SW4の切替状態およびオペアンプOP1の出力電圧Voの波形を示している。なお、ここでは、切替信号Ss1~Ss4および比較信号Sc1、Sc2がHレベルである状態を1で示し、Lレベルである状態を0で示す。制御ロジック13は、起動した後、最初に切替信号Ss3=1とするステップA1。そして、所定時間が経過するまで待機した後ステップA2でYES、切替信号Ss3=0とするステップA3。これにより、積分用コンデンサC1の電荷が放電リセットされる。続いて、スイッチSW1、SW2、SW4の初期設定が行われるステップA4。具体的には、切替信号Ss1=0とし、切替信号Ss2=1とし、切替信号Ss4=0とする。これにより、積分アンプ10が充電状態に設定されるとともに、第2コンパレータCP2が通常状態に設定される図3の時刻t0の時点。なお、ステップA4における切替信号Ss1、Ss2の初期設定に関しては、積分アンプ10を放電状態に設定するように変更してもよい。続くステップA5では、切替信号Ss1=1であり且つ切替信号Ss2=0であるか否かが判断される。起動後、最初にステップA5が実行される際、積分アンプ10が充電状態に設定されている。そのため、ステップA5でNOとなり、ステップA6に進み、比較信号Sc1=0となるまで待機される。つまり、出力電圧Voが電圧Vth2に達するまで待機される。比較信号Sc1=0になるとステップA6でYES、ステップA7に進む。ステップA7では、切替信号Ss1=1とし、切替信号Ss2=0とし、切替信号Ss4=1とする。これにより、積分アンプ10が放電状態に設定されるとともに、第2コンパレータCP2が飽和検出状態に設定される図3の時刻t1または時刻t3の時点。続くステップA8では、比較信号Sc1=1であるか否かが判断される。つまり、出力電圧Voが電圧Vth2未満であるか否かが判断される。積分用コンデンサC1の飽和に起因する異常後述するなどが生じていない限り、積分アンプ10が放電状態に設定されると出力電圧Voは低下する。そのため、通常は、比較信号Sc1=1でありステップA8でYES、ステップS9に進む。ステップA9では、切替信号Ss4=0とし、コンパレータCP2が通常状態に設定される。ステップA9の実行後はステップA5に戻る。この場合、積分アンプ10が放電状態に設定されている。そのため、ステップA5でYESとなり、ステップA10に進み、比較信号Sc2=0となるまで待機される。つまり、出力電圧Voが電圧Vth1に達するまで待機される。比較信号Sc2=0になるとステップA10でYES、ステップA11に進む。ステップA11では、切替信号Ss1=0とし、切替信号Ss2=1とする。これにより、積分アンプ10が充電状態に設定される図3の時刻t2の時点。ステップA11の実行後はステップA5に戻る。上述した制御ロジック13の制御により、オペアンプOP1の出力電圧Voが電圧Vth1に達すると積分アンプ10が充電状態に設定され、オペアンプOP1の出力電圧Voが電圧Vth2に達すると積分アンプ10が放電状態に設定される。このような制御が繰り返し実行される結果、オペアンプOP1の出力電圧Voは、上側のピーク値が電圧Vth2であり且つ下側のピーク値が電圧Vth1である三角波状の電圧となる図3の時刻t0~t2の期間を参照。また、制御ロジック13は、ステップA7において、積分アンプ10を充電状態から放電状態に切り替えるように切替信号Ss1、Ss2の設定が行われた後、出力電圧Voが電圧Vth2を下回らない場合ステップA8でNO、次のような制御を実行する。すなわち、ステップA8でNOの場合、ステップA12に進む。ステップA12では、比較信号Sc2=1であるか否かが判断される。つまり、出力電圧Voが電圧Vth3を超えているか否かが判断される。例えば、各種信号の伝達遅延などが原因で、切替信号Ss1、Ss2を変更した時点から、実際に積分アンプ10の動作状態の切り替えが行われるまで、多少の遅延が生じた場合には出力電圧Voが電圧Vth2を超える期間が一時的に生じるオーバーシュート。このように出力電圧Voが一時的に電圧Vth2を超えて上昇した場合、出力電圧Voが電圧Vth3に達することはなくステップA12でNO、出力電圧Voは、やがて電圧Vth2を下回るステップA8でYES。このように、積分用コンデンサC1の飽和に起因する異常ではない場合には通常の制御に戻る。これに対し、積分用コンデンサC1の飽和に起因する異常の場合、出力電圧Voは電圧Vth2を超えても上昇を続け、やがて電圧Vth3に達する図3の時刻t4の時点。すると、比較信号Sc2=1となりステップA12でYES、ステップA13に進む。ステップA13では、切替信号Ss3=1とする。これにより、積分用コンデンサC1のオペアンプOP1の出力端子側の端子が接地電位となり、積分用コンデンサC1の電荷が放電される。その状態は、比較信号Sc1=0となるステップA14でYESまで継続される。つまり、出力電圧Voが低下して電圧Vth2に達するまでの間、積分用コンデンサC1の放電が行われる図3の時刻t4~t5の期間。続くステップA15では、切替信号Ss3=0とする。つまり、積分用コンデンサC1の放電が停止される。ステップA15の実行後はステップA9に進み、第2コンパレータCP2が通常状態に設定される図3の時刻t5の時点。図4は、上述した制御を行う制御ロジック13の具体的な構成例を示している。図4に示す制御ロジック13は、OR回路21、AND回路22~24、インバータ回路25、26、R-S型のフリップフロップ27、28およびスイッチ回路29を備えている。OR回路21は、2入力型であり、反転入力端子および非反転入力端子を備えている。AND回路22、23は、2入力型であり、反転入力端子および非反転入力端子を備えている。AND回路24は、2入力型であり、2つの非反転入力端子を備えている。比較信号Sc1は、入力端子30を通じて、OR回路21の反転入力端子、AND回路22の反転入力端子、AND回路23の非反転入力端子、インバータ回路26の入力端子およびフリップフロップ27のリセット端子Rに与えられている。比較信号Sc2は、入力端子31を通じて、スイッチ回路29の共通端子cに与えられている。スイッチ回路29の第1切替端子aは、OR回路21の非反転入力端子に接続されている。スイッチ回路29の第2切替端子bは、AND回路24の一方の非反転入力端子に接続されている。スイッチ回路29は、インバータ回路26から出力される切替信号Ss5により切り替えられる。具体的には、スイッチ回路29は、切替信号Ss5がLレベルのときに第1切替端子a側に切り替えられ、切替信号Ss4がHレベルのときに第2切替端子b側に切り替えられる。OR回路21の出力端子は、AND回路22の非反転入力端子およびAND回路23の反転入力端子に接続されている。AND回路22の出力端子は、フリップフロップ28のセット端子Sに接続されているAND回路23の出力端子は、フリップフロップ28のリセット端子Rに接続されている。フリップフロップ28の出力端子Qは、切替信号Ss1の出力端子32および出力信号Soの出力端子33に接続されている。すなわち、切替信号Ss1および入力電圧Viの大きさに応じた周波数を持つパルス状の出力信号Soは同一の信号である。また、フリップフロップ28の出力端子Qは、インバータ回路25の入力端子に接続されている。インバータ回路25の出力端子は、切替信号Ss2の出力端子34に接続されている。これにより、切替信号Ss1、Ss2は、互いにレベルが反転した信号となる。AND回路24の出力端子は、フリップフロップ27のセット端子Sに接続されている。フリップフロップ28の出力端子Qは、切替信号Ss3の出力端子35に接続されている。インバータ回路26の出力端子は、AND回路24の他方の非反転入力端子および切替信号Ss4の出力端子36に接続されている。すなわち、切替信号Ss4および切替信号Ss5は同一の信号である。上記構成において、OR回路21は、スイッチ回路29が第2切替端子b側に切り替えられた際、AND回路22、23の入力を不定にしないために設けられている。また、フリップフロップ27は、出力電圧Voが電圧Vth3に達した時点から出力電圧Voが低下して電圧Vth2に達する時点までの間、切替信号Ss3をHレベルに維持するためのラッチ回路として機能する。詳細な動作説明は省略するが、このような構成の論理回路により、図2のフローチャートに示した制御内容を実現することが可能となる。さて、上記構成の電流検出装置1において、図2に示したステップA12~A15を省略した場合、つまり、従来技術の構成の場合、動作中に積分用コンデンサC1が飽和状態になり、積分回路7が正常に動作しなくなる異常が発生する可能性がある。具体的には、オペアンプOP1の入力オフセット電圧Voftが次のような条件に合致した場合、上記異常が生じるおそれがある。すなわち、入力オフセット電圧Voftが、オペアンプOP1に入力される電圧電圧Vmおよび電圧Vnの差電圧よりも大きく、且つ、その極性が非反転入力端子電圧よりも反転入力端子電圧の方が高くなる極性である場合、上記異常が生じる。図5は、各部の電圧波形および各スイッチの切替状態を示している。なお、図5において、時刻t0~t5の期間は入力オフセット電圧Voftが上記条件に合致しない場合例えばVoft=0Vの場合を示し、時刻t5以降の期間は入力オフセット電圧Voftが上記条件に合致した場合を示している。また、図5の上段における電圧波形では、電圧Vnを実線で示し、電圧Vmを破線で示し、オペアンプOP1の反転入力端子の電圧Vを一点鎖線で示している。なお、電圧Vmおよび電圧Vは、時刻t0~時刻t5の期間には同一の値となる。入力オフセット電圧Voftがゼロである場合、積分アンプ10を放電状態に切り替えるべく、第1スイッチSW1がオンされるとともに第2スイッチSW2がオフされると、積分用抵抗R3の入力切替部9側の端子の電圧Vnが、オペアンプOP1側の端子の電圧Vよりも高くなる。そのため、積分アンプ10は、積分用抵抗R3側から積分用コンデンサC1側に向けて電流が流れる放電状態に切り替えられる図5の時刻t1、時刻t3。一方、入力オフセット電圧Voftが上記条件に合致する場合、積分アンプ10を放電状態に切り替えるべく、第1スイッチSW1がオンされるとともに第2スイッチSW2がオフされても、積分用抵抗R3の入力切替部9側の端子の電圧Vnは、入力オフセット電圧Voftの影響により高くなっているオペアンプOP1側の端子Vの電圧に比べて必ず小さくなる。そのため、積分アンプ10は、常に、積分用コンデンサC1側から積分用抵抗R3側に向けて電流が流れる充電状態になってしまい、放電状態に切り替えることができなくなる。このようにして充電状態が継続されることで、オペアンプOP1の出力電圧Voは電圧Vth2を超えても上昇し続ける。最終的には、出力電圧VoはオペアンプOP1の出力可能な最大電圧値まで上昇し、その電圧値に固定される。このように、積分アンプ10=積分用コンデンサC1が飽和してしまい、積分回路7が正常に動作できなくなる。オペアンプには、入力オフセット電圧Voftを一定間隔で自己調整する機能が備えられることが多い。従って、オペアンプOP1として、上記調整機能を備えたものを用いれば、上記異常の発生を抑制することが可能になるように思える。しかし、調整が行われる以前に、例えば温度変化や電源電圧変動などに起因して入力オフセット電圧Voftが大きくなり、上記条件に合致した場合には積分アンプ10は飽和してしまう。本実施形態では、次のようにして上記異常の発生を回避するようになっている。すなわち、オペアンプOP1の出力電圧Voが電圧Vth2よりも高い場合、上記したような理由によって積分アンプ10の状態切り替えがうまく実施されていない可能性が高い。そこで、前述したように、制御ロジック13は、出力電圧Voが電圧Vth2よりも高く設定された電圧Vth3に達すると、第3スイッチSW3をオンして積分用コンデンサC1の電荷を放電する。このようにすれば、動作中に入力オフセット電圧Voftが大きくなり、積分用コンデンサC1が飽和しそうになった場合、あるいは完全に飽和した場合、積分用コンデンサC1の電荷がリセットされる。その後は、オペアンプOP1が備えるオフセット電圧調整機能が働くことにより入力オフセット電圧Voftが小さくなり、積分回路7を正常動作するように復帰させることが可能となる。また、比較回路12の第2コンパレータCP2は、出力電圧Voおよび電圧Vth1を比較する通常状態と、出力電圧Voおよび電圧Vth3を比較する飽和検出状態とを切替可能に構成されている。積分アンプ10が放電状態である期間、積分用コンデンサC1が飽和する異常は発生しない。一方、積分アンプ10が充電状態である期間、積分用コンデンサC1が飽和する可能性がある。また、同期間には、出力電圧Voは低下しないため、出力電圧Voおよび電圧Vth1の比較を行う必要がない。そのため、第2コンパレータCP2を、積分アンプ10が放電状態である期間に通常状態に切り替え、充電状態である期間に飽和検出状態に切り替える。このようにすれば、2つのコンパレータCP1、CP2を用いて、出力電圧Voと、電圧Vth1、Vth2、Vth3との比較を行うことが可能となる。従って、比較回路12の回路規模、ひいては装置全体の回路規模を比較的小さく抑えることができるという効果が得られる。第3スイッチSW3は、積分用コンデンサC1のオペアンプOP1の出力端子側の端子と、電流検出装置1における接地電位0Vが与えられた電源線6との間に接続されている。このような構成によれば、第3スイッチSW3がオンすることにより、積分用コンデンサC1の一方の端子が接地電位となり、その電荷が確実放電される。そのため、オペアンプOP1の出力電圧Voを直ちに低下させて、積分回路7が動作不能状態になる異常の発生を一層確実に回避することができるという効果が得られる。電流検出装置1は、電源電圧VBATを負荷2に供給するための電源線5、6間に負荷2とともに直列接続されたシャント抵抗3と、その端子電圧が入力されるとともに入力電圧Viに応じた周波数を持つ出力信号Soを出力するV-F変換回路4とにより構成されている。このような構成によれば、出力信号Soの周波数に基づいて負荷2の消費電流を検出することが可能となる。さて、シャント抵抗3の端子電圧の値から直接的に負荷2の消費電流を検出する場合、比較的小さい電流を検出可能にするためには、シャント抵抗3の抵抗値を大きくするか、小さい端子電圧を精度よく検出可能な電圧検出装置を用いる必要がある。しかし、前者の場合、シャント抵抗3における電力消費が大きくなるという問題が生じる。また、後者の場合、回路規模の増大やコスト高などの問題が生じる。これに対し、本実施形態の電流検出装置1によれば、V-F変換回路4の動作により、シャント抵抗3の端子電圧がパルス状の出力信号Soの周波数という形に変換される。そのようなパルス状の出力信号Soの周波数は、例えばカウンタなどを用いることにより、比較的容易に検出することができる。従って、本実施形態によれば、シャント抵抗3における電力消費を小さく抑えつつ、回路規模の増大やコスト高といった問題が生じることなく、例えば負荷2の待機時の消費電流など、比較的小さい値の電流例えばマイクロアンペアオーダの微小電流を検出可能な装置を実現することができる。第2の実施形態以下、本発明の第2の実施形態について、上記実施形態と異なる部分を主体に図6および図7を参照しながら説明する。図6は、本実施形態の電流検出装置の概略構成を示す図であり、第1の実施形態における図1に相当する。図6に示す電流検出装置41において、V-F変換回路42の制御回路43は、図1に示した制御回路8に対し、比較回路12に代えて比較回路44を備えている点と、制御ロジック13に代えて制御ロジック45を備えている点とが異なる。比較回路44比較手段に相当は、比較回路12に対し、第4スイッチSW4に代えて第3コンパレータCP3を備えている点が異なる。第3コンパレータCP3において、非反転入力端子にはオペアンプOP1の出力電圧Voが与えられており、反転入力端子には相互接続点N3の電圧Vth3が与えられている。このような構成により、第3コンパレータCP3は、出力電圧Voおよび電圧Vth3を比較し、その比較結果を示す比較信号Sc3を制御ロジック45に出力する。制御ロジック45は、3つのコンパレータCP1~CP3の各比較結果を表す比較信号Sc1~Sc3に基づいて、各スイッチSW1~SW3の制御を行うとともに、負荷2の消費電流に応じた周波数を持つパルス状の出力信号Soを出力する。すなわち、本実施形態において、制御ロジック45は、スイッチ切替手段、飽和解除手段および信号出力手段として機能する。図7は、本実施形態の制御ロジックの具体的な構成例を示す図であり、第1の実施形態における図4に相当する。図7に示す制御ロジック45は、図4に示した制御ロジック13に対し、OR回路21、AND回路24、インバータ回路26およびスイッチ回路29が省かれている点が異なる。これに応じて、AND回路22の非反転入力端子およびAND回路23の反転入力端子には、入力端子31を通じて比較信号Sc2が与えられている。また、フリップフロップ27のセット端子Sには、入力端子46を通じて比較信号Sc3が与えられている。上記論理回路の詳細な動作説明は省略するが、このような構成の論理回路の制御ロジック45を用いた本実施形態であっても、第1の実施形態と同様の作用および効果が得られる。さらに、比較回路44は、3つのコンパレータCP1~CP3を用い、出力電圧Voと、電圧Vth1~電圧Vth3とを比較する構成とした。このような構成によれば、3つのコンパレータCP1~CP3を設ける必要がある分だけ回路規模が大きくなるものの、各コンパレータCP1~CP3の入力を切り替える必要がない。そのため、制御ロジック45の制御内容を簡素化できるとともに、上記入力の切り替え時における各種の遅延に伴う比較結果の誤差などが生じるおそれがないという効果が得られる。第3の実施形態以下、本発明の第3の実施形態について、上記実施形態と異なる部分を主体に図8および図9を参照しながら説明する。図8は、本実施形態の電流検出装置の概略構成を示す図であり、第1の実施形態における図1に相当する。図8に示す電流検出装置51において、V-F変換回路52の制御回路53は、図1に示した制御回路8に対し、比較回路12に代えて比較回路54を備えている点と、制御ロジック13に代えて制御ロジック55を備えている点とが異なる。比較回路54比較手段に相当は、比較回路12に対し、第4スイッチSW4に代えてラッチ回路56を備えている点が異なる。ラッチ回路56は、第3コンパレータCP3、S-R型のフリップフロップ57およびインバータ回路58を備えている。ラッチ回路56の第3コンパレータCP3において、非反転入力端子にはオペアンプOP1の出力電圧Voが与えられており、反転入力端子には相互接続点N3の電圧Vth3が与えられている。このような構成により、第3コンパレータCP3は、出力電圧Voおよび電圧Vth3を比較し、その比較結果を示す比較信号Sc3をフリップフロップ57のセット端子Sに出力する。インバータ回路58は、比較信号Sc2を入力して反転し、その反転後の信号をフリップフロップ57のリセット端子Rに出力する。フリップフロップ57の出力信号は、第3スイッチSW3のオン/オフを切り替えるための切替信号Ss3となる。制御ロジック55は、2つのコンパレータCP1、CP2の各比較結果を表す比較信号Sc1、Sc2に基づいて、スイッチSW1、SW2の制御を行うとともに、負荷2の消費電流に応じた周波数を持つパルス状の出力信号Soを出力する。すなわち、本実施形態において、制御ロジック55は、スイッチ切替手段および信号出力手段として機能する。また、ラッチ回路56は、出力電圧Voが電圧Vth3に達すると第3スイッチSW3をオンして積分用コンデンサC1の電荷を放電する飽和解除手段として機能する。図9は、本実施形態の制御ロジックの具体的な構成例を示す図であり、第1の実施形態における図4に相当する。図9に示す制御ロジック55は、図4に示した制御ロジック13に対し、OR回路21、AND回路24、インバータ回路26、フリップフロップ27およびスイッチ回路29が省かれている点が異なる。これに応じて、AND回路22の非反転入力端子およびAND回路23の反転入力端子には、入力端子31を通じて比較信号Sc2が与えられている。上記論理回路の詳細な動作説明は省略するが、このような構成の論理回路の制御ロジック55を用いた本実施形態であっても、第1の実施形態と同様の作用および効果が得られる。ただし、本実施形態の構成によれば、ラッチ回路56の動作により、出力電圧Voが電圧Vth3に達した時点から出力電圧Voが低下して電圧Vth1に達する時点までの間、切替信号Ss3がHレベルに維持される。つまり、本実施形態の構成では、積分用コンデンサC1が飽和した場合、オペアンプOP1の出力電圧Voが電圧Vth1に低下するまで第3スイッチSW3がオン状態に維持される。さらに、比較回路54は、2つのコンパレータCP1、CP2およびラッチ回路56が備える第3コンパレータCP3を用い、出力電圧Voと、電圧Vth1~電圧Vth3とを比較する構成とした。このような構成によれば、第2の実施形態と同様の作用および効果も得られる。その他の実施形態なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。制御ロジック13、45、55の具体的な構成としては、それぞれ図4、図7、図9に示したものに限らずともよい。電荷放電手段としては、積分用コンデンサC1の一方の端子および接地電位が与えられる接地端子の間に接続された第3スイッチSW3に限らずともよく、積分用コンデンサC1の電荷を放電することができるもの全てを採用することが可能である。第1の実施形態および第2の実施形態の構成において、出力電圧Voが電圧Vth3に達した時点から出力電圧Voが低下して電圧Vth1に達する時点までの間、切替信号Ss3がHレベルに維持されるように、制御ロジック13、45の構成を変更してもよい。また、第3の実施形態の構成において、出力電圧Voが電圧Vth3に達した時点から出力電圧Voが低下して電圧Vth2に達する時点までの間、切替信号Ss3がHレベルに維持されるように、ラッチ回路56の構成を変更してもよい。すなわち、積分用コンデンサC1が飽和する異常が生じた際、積分回路7が正常動作に復帰可能となるまで積分用コンデンサC1の電荷が放電されればよい。V-F変換回路4、42、52は、パルス状の出力信号Soに代えて、オペアンプOP1から出力される三角波状の出力電圧Voを外部の制御装置に与えるようにしてもよい。その場合、外部の制御装置は、出力電圧Voの周波数に基づいて負荷2に流れる電流を検出すればよい。なお、出力電圧Voの周波数を検出する方法としては、例えば、出力電圧Voおよび所定の基準電圧をコンパレータにより比較することでパルス信号に変換し、そのパルス信号の周波数をカウンタなどにより計数する方法が挙げられる。なお、このような構成の場合、V-F変換回路4、42、52は、三角波信号を生成する三角波生成回路であるとも言える。本発明のV-F変換回路は、負荷に流れる電流を検出する電流検出装置に限らず、電圧を周波数に変換する機能を必要とする種々の装置に適用することができる。