"3つの半導体層と、複数の電極とを備えた半導体素子であって、該半導体層は分極層によって互いに分離された2DHG及び2DEGを形成するように設けられ、該複数の電極は第1電極、第2電極、第3電極を有し、該第1電極と該第2電極は該2DHGと電気的に接続されて、該2DHGを介して該第1電極と該第2電極との間に電流が流れ、該第3電極は、該2DEGと電気的に接続され、他の電極のうちの少なくとも1つの電極に印加される電圧対して該第3電極に印加される電圧が正のとき、該2DEGと該2DHGとは少なくとも部分的に消失することを特徴とする半導体素子。複数の半導体層のうちの1つの半導体層は、他の2つの半導体層の間にあって分極層を形成し、該分極層と他の2つの半導体層のうちの一方の半導体層との界面には該2DHGが形成され、該分極層と他の2つの半導体層のうちの他方の半導体層との界面には該2DEGが形成されることを特徴とする請求項1に記載の半導体素子。該第1電極と該第2電極はそれぞれ陰極と陽極であり、該第1電極と該第2電極の一方は、それと接続されている半導体層との間でショットキー障壁を形成するように設けられて、該陽極から該陰極に電流が流れるようにしたことを特徴とする請求項1又は2に記載の半導体素子。該陰極は該ショットキー障壁を形成するように設けられ、該第3電極と接続されていることを特徴とする請求項3に記載の半導体素子。半導体素子はトランジスタであり、該複数の電極は、ソース電極とゲート電極とドレン電極を有しそれぞれの電極はいずれか一つの該半導体層に接続され、該ソース電極と該ドレン電極は該2DHGに接続され、該ゲート電極は該ソース電極と該ドレン電極との間に流れる電流を変化させるように動作可能であることを特徴とする請求項1又は2に記載の半導体素子。該ソース電極は該2DHGに接続されるとともに該第3電極を介して該2DEGにも接続されていることを特徴とする請求項5に記載の半導体素子。該トランジスタはエンハンスメントモードトランジスタであることを特徴とする請求項5又は6に記載の半導体素子。該トランジスタはデプリーションモードトランジスタであることを特徴とする請求項5又は6に記載の半導体素子。第2の組の複数の電極が更に設けられ、該第2の組の複数の電極は、第1電極と第2電極とを有し、該第1電極と該第2電極のそれぞれは該いずれかの半導体層に接続され、該第2の組の該第1電極は、該第2の組の該第2電極と該2DEGを介して接続されていることを特徴とする請求項1乃至8のいずれか一に記載の半導体素子。該第2組の複数の電極は、該複数の半導体層のいずれかと接続された陽極と、該複数の半導体層のいずれかと接続された陰極とを有し、該陽極又は該陰極のうちのいずれかは、それとそれに接続されている該半導体層との間でショットキー障壁が形成されるように設けられ、該第2の組の該陽極は、該第2の組の該陰極と該2DEGを介して接続されて、ショットキー障壁ダイオードを構成することを特徴とする請求項9に記載の半導体素子。該第2組の陽極はショットキー障壁を形成するように設けられ、該2DHG及び該2DEGに接続されていることを特徴とする請求項10に記載の半導体素子。該陽極は該ドレン電極に接続され、該陰極は該ソース電極に接続されていることを特徴とする請求項5に直接又は間接に従属する請求項11に記載の半導体素子。半導体素子はトランジスタであり、該第2組の電極は、ソース電極と、ゲート電極と、ドレン電極を有し、これら電極は複数の半導体層のうちのいずれかに接続され、該第2組の該ソース電極は、該2DEGを介して該第2組の該ドレン電極に接続され、該第2組の該ゲート電極は、該第2組の該ソース電極と該第2組の該ドレン電極との間に流れる電流を変化させるように動作可能であることを特徴とする請求項9に記載の半導体素子。該トランジスタはエンハンスメントモードトランジスタであることを特徴とする請求項13に記載の半導体素子。該トランジスタはデプリーションモードトランジスタであり、該第2組の該ゲート電極は、該2DEGの上側で支持されていることを特徴とする請求項13に記載の半導体素子。該第1組の該ドレン電極と該第2組の該ドレン電極は互いに接続され、該第1組の該ゲート電極と該第2組の該ゲート電極は互いに接続されていることを特徴とする請求項5に直接又は間接に従属する請求項13乃至15のいずれか一に記載の半導体素子。半導体素子は逆導通トランジスタであり、該第2組の複数の電極は、ショットキー障壁ダイオードを形成することを特徴とする請求項9乃至11のいずれか一に記載の半導体素子。請求項3又は4に記載の半導体素子と請求項5乃至8のいずれか一に記載の半導体素子とを備え該陰極は該ソース電極に接続され該陽極は該ドレン電極に接続されて、逆導通トランジスタを構成することを特徴とする半導体素子。請求項5乃至8のいずれか一記載の第1素子と、請求項5乃至8のいずれか一に記載の第2素子とを備え、該第1素子の該ドレン電極は、該第2素子の該ドレン電極と接続されて双方向トランジスタを構成することを特徴とする素子。該第1の半導体層は、ドーピングされていない窒化アルミニウムガリウムu-AlGaN半導体層であることを特徴とする請求項1乃至19のいずれか一に記載の素子。該第2の半導体層は、ドーピングされていない窒化ガリウムu-GaN半導体層であることを特徴とする請求項1乃至20のいずれか一に記載の半導体素子。該第3の半導体層は、u-GaN半導体層であることを特徴とする請求項1乃至21のいずれか一に記載の素子。該u-GaN半導体層の厚さは、該第1の半導体層の厚さの半分よりも薄いことを特徴とする請求項21に記載の半導体素子。該第3の半導体層の該u-GaN半導体層の厚さは、該第1の半導体層の厚さの10倍よりも厚いことを特徴とする請求項22に記載の半導体素子。3つの半導体層と複数の電極とを備える逆導通トランジスタであって、該半導体層は、分極層によって分離された2DHGと2DEGを形成するように設けられ、該複数の電極は、ソース電極と、ドレン電極と、ゲート電極と、更なる電極とを有し、該ゲート電極は、該2DEGと該2DHGのうちの少なくともいずれかを介した該ソース電極と該ドレン電極との間に流れる電流を変化させるように構成され、該更なる電極は、該3つの層のうちのいずれかの層により逆導通経路を提供してショットキー障壁ダイオードを形成するように構成されていることを特徴とする逆導通トランジスタ。3つの半導体層と複数の電極とを備える双方向トランジスタであって、該半導体層は、分極層によって分離された2DHGと2DEGを形成するように設けられ、該複数の電極は、第1のソース電極と、第2のソース電極と、少なくとも1個のゲート電極とを有し、該ゲート電極は、該2DEGと該2DHGのうちの少なくとも一方を介して該第1のソース電極と該第2のソース電極間に双方向に流れる電流を変化させるように構成されていることを特徴とする双方向トランジスタ。3つの半導体層と複数の電極とを備える双方向トランジスタであって、該半導体層は、分極層によって分離された2DHGと2DEGを形成するように設けられ、該複数の電極は、3個の電極と2個のゲート電極を有し、該3個の電極は2組のソースドレン電極を有し、それぞれの組は該2DEG又は該2DHGのいずれかを介して互いに接続され、該2個のゲート電極はそれぞれのゲートソース組における電極間に流れる電流を変化させるように構成されていることを特徴とする双方向トランジスタ。該複数の電極のうちの一つは、該複数の半導体層のうちの一つの層の上に設けられて該2DEGと接続され、別の電極は別の半導体層の上に設けられて該2DHGと接続されることを特徴とする請求項1乃至27のいずれか一に記載の素子又はトランジスタ。該複数の半導体層のうち最上層は、その下側の半導体層を部分的にのみ覆っており、該複数の電極のうちの一つの電極は該下側の半導体層であって該最上層によって覆われていない部分に設けられていることを特徴とする請求項28に記載の素子。しかしながら、より一層電力消費量を低下することができる素子の開発が望まれている。本発明は、基板と、3つの半導体層と、複数の又はグループ化された電極と、第3の電極とを有する半導体素子であって、3つの半導体層は基板に支持され、これら半導体層は分極層によって互いに分離された2DHG及び2DEGを形成するように設けられ、複数の又はグループ化された電極は第1電極と第2電極と第3電極とを有し、第1電極と該第2電極は2DHGと電気的に接続されて、2DHGを介して第1電極と第2電極との間に電流が流れ、第3電極は、2DEGと電気的に接続され、他の電極のうちの少なくとも1つの電極に印加される電圧対して第3電極に印加される電圧が正のとき、2DEGと2DHGとは少なくとも部分的に消失することを特徴とする半導体素子を提供する。いくつかの互いに異なる半導体材料において程度の差はあるが、2DEGや2DHGの形成にとって必要な分極が自動的に生じる。適切な半導体材料としては、III-V族半導体、II-VI族半導体、PVDFやポリフッ化ビニリデンのような有機ポリマー半導体がある。III-V属半導体の中では、III族窒化物が特に実施の形態において妥当である。II-VI族半導体の例としてはZnOやMgZnOがある。複数の半導体層は全て同じ半導体材料でもよく、または互いに異なる材料でもよい。従って、複数の半導体層のうちの少なくとも一つの層は、III-V族半導体であり、それはIII族窒化物である。いくつかの例では、3つ全ての半導体層がIII-V族半導体であり、III族窒化物である。電気的な接続は直接的か間接的であるかを問わない。間接的接続の例としては、1つ又はそれ以上の半導体層を介しての接続である。また電気的接続の態様は限定されず、例えばオーム接続であるかショットキー接続である。複数の半導体層のうちの1つの半導体層は、他の2つの半導体層の間にあって分極層が形成される。分極層と他の2つの半導体層のうちの一方の半導体層との界面には2DHGが形成され、分極層と他の2つの半導体層のうちの他方の半導体層との界面には2DEGが形成される。第1電極と第2電極は、それぞれ陰極と陽極である。第1電極と第2電極の一方は、それと接続されている半導体層との間でショットキー障壁を形成するように設けられ、半導体層を通じて陽極と陰極との間に一方向に電流が流れる。陰極はショットキー障壁を形成するように設けられ、第3電極と接続される。半導体素子はトランジスタであり、複数の電極は、ソース電極とゲート電極とドレン電極を有し、それぞれの電極はいずれか一つの該半導体層に接続される。ソース電極とドレン電極は、2DHG又は2DEGに接続される。ゲート電極はソース電極とドレン電極との間に流れる電流を変化させるように動作可能である。ソース電極は2DHGに接続されるとともに第3電極を介して2DEGにも接続されてもよい。トランジスタはエンハンスメントモードトランジスタであり、ゲート電極が2DHG又は2DEGを貫通してもよい。トランジスタはデプリーションモードトランジスタであり、ゲート電極が2DHG又は2DEGの一部上に支持されていてもよい。第2の組の複数の又はグループ化された電極が更に設けられた素子も提供できる。少なくとも1つの電極は第1の組と第2の組とに共通である。そのため、1つの電極は2つの互いに異なる機能を発揮する。一方の機能は第1の組に関連し、他方の機能は第2の組に関連する。第2の組の複数の電極は、第1電極と第2電極とを有し、第1電極と第2電極のそれぞれは、いずれか一つの半導体層に接続される。第2の組の第1電極は、第2の組の第2電極と2DEG又は2DHGを介して接続される。第2組の複数の電極は、複数の半導体層のいずれか一つと接続された陽極と、複数の半導体層のいずれか一つと接続された陰極とを有する。第2組のうちの一つの電極は、それに接続されている半導体層との間でショットキー障壁が形成されるように設けられる。第2の組の陽極は、第2の組の陰極と該2DEG又は2DHGを介して接続されて、ショットキー障壁ダイオードを構成する。第2組の陽極はショットキー障壁を形成するように設けられる。陽極は2DHG及び2DEGに接続されている。陽極は、ドレン電極に接続される。陰極は、ソース電極に接続される。素子はnチャンネルトランジスタである。第2組の電極は、ソース電極と、ゲート電極と、ドレン電極を有し、これら電極は複数の半導体層のうちのいずれかに接続される。第2組のソース電極は、2DEGを介して第2組のドレン電極に接続される。第2組のゲート電極は、第2組のソース電極と第2組のドレン電極との間に流れる電流を変化させるように動作可能である。トランジスタはエンハンスメントモードトランジスタであり、第2組のゲート電極は2DEGを貫通している。トランジスタはデプリーションモードトランジスタであり、第2組のゲート電極は、2DEGの上側で支持されている。第1組のドレン電極と第2組のドレン電極は互いに接続されている。素子は逆導通トランジスタであり、第2組の複数の電極は、ショットキー障壁ダイオードを形成する。本発明は更に、例えば、本発明による2つの素子を含んだ集積型素子を提供する。その場合、一方の素子の陽極は他方の素子のソース電極と接続され、一方の素子の陰極は他方の素子のドレン電極に接続され、それにより逆導通トランジスタが提供される。本発明は更に、本発明による第1素子と第2素子とを含んだ素子を提供する。その場合、第1素子のドレン電極は第2素子のドレン電極と接続されて、双方向トランジスタが提供される。第1の半導体層はIII属窒化物であり、例えばドーピングされていない窒化アルミニウムガリウムu-AlGaN半導体層である。第2の半導体層はIII属窒化物であり、例えば、ドーピングされていない窒化ガリウムu-GaN半導体層である。第3の半導体層はIII属窒化物であり、例えばu-GaN半導体層である。第2の半導体層の厚さは、第1の半導体層の厚さの半分よりも薄い。第3の半導体層の厚さは、第1の半導体層の厚さの10倍よりも厚い。本発明は更に、逆導通トランジスタを提供し、それは、基板と、基板に支持された3つの半導体層と、複数の電極とを備える。半導体層は、分極層によって分離された2DHGと2DEGを形成するように設けられる。複数の電極は、ソース電極と、ドレン電極と、ゲート電極と、更なる電極とを有し、ゲート電極は、2DEGと2DHGのうちの少なくともいずれかを介したソース電極とドレン電極との間に流れる電流を変化させるように構成され、更なる電極は、3つの層のうちのいずれかの層により逆導通経路を提供してショットキー障壁ダイオードを形成するように構成されている。本発明は更に双方向トランジスタを提供し、それは基板と、基板に支持された3つの半導体層と、複数の電極とを備える。半導体層は、分極層によって分離された2DHGと2DEGを形成するように設けられる。複数の電極は、第1のソース電極と、第2のソース電極と、少なくとも1個のゲート電極とを有し、ゲート電極は、2DEGと2DHGのうちの少なくとも一方を介して第1のソース電極と第2のソース電極間に双方向に流れる電流を変化させるように構成されている。本発明は更に、双方向トランジスタを提供し、それは、基板と、基板上に支持される3つの半導体層と、複数の電極とを備える。半導体層は、分極層によって分離された2DHGと2DEGを形成するように設けられる。複数の電極は、3個の電極と2個のゲート電極を有し、3個の電極は2組のソースドレン電極を有し、それぞれの組は2DEG又は該2DHGのいずれかを介して互いに接続され、2個のゲート電極はそれぞれのゲートソース組における電極間に流れる電流を変化させるように構成されている。複数の電極のうちの一つは、複数の半導体層のうちの一つの層の上に設けられて2DEGと接続され、別の電極は別の半導体層の上に設けられて2DHGと接続される。複数の半導体層のうち最上層は、その下側の半導体層を部分的にのみ覆っており、複数の電極のうちの一つの電極は下側の半導体層であって最上層によって覆われていない部分に設けられている。本発明は更に、トランジスタと上述したショットキー障壁ダイオードとを備えた素子を提供する。トランジスタは上述したように2DHGトランジスタ又は2DEGトランジスタである。ダイオードの陽極と陰極は、トランジスタのソース電極とドレン電極に接続されて、逆導通トランジスタが構成される。本発明は更に、上述した第1の2DHGトランジスタと、上述した第2の2DHGトランジスタとを備えた素子を提供する。第1のトランジスタのドレン電極は、第2のトランジスタのドレン電極に接続される。互いに異なるIII族窒化物がお互いに重なるように形成されたときに、ヘテロ接合によって、p型及びn型キャリアのそれぞれの領域が、層間のそれぞれの界面に誘発される。その場合、界面においてキャリアは濃縮された状態となる。又は、これら領域は不純物をドーピングすることによって形成され、一つの半導体層の全体または一部に広がる。これら領域は界面又は半導体層に関して同じ広さに広がるか、それぞれの界面又は半導体層の一部分のみに広がる。第1の実施の形態本発明の第1の実施の形態によるショットキー障壁ダイオードSBD100は、図1に示されるように基板105を有し、基板105上で3つのIII族窒化半導体層110、115、120が成長している。半導体層110、115、120の上には3つの電極125、130、135が形成されている。ドーピングがされていない窒化ガリウムu-GaN層110が、基板105の直上に設けられている。ドーピングされていない窒化アルミニウムガリウムu-AlGaN層115が、第1のドーピングがされていない窒化ガリウムu-GaN層110の上側に設けられ、その結果u-GaN層110とu-AlGaN層115との間のヘテロ界面において、可動の2次元電子ガス2DEGが生じる。第2のu-GaN層を有する第3層120が、u-AlGaN層115の上側に位置し、その結果u-AlGaN層115と第3層120との間のヘテロ界面において、平坦な領域又は層であり多数p型キャリアを伴っている2次元ホールガス2DHG150が誘起される。2DEG145は連続した層として延びるか、又は平坦な領域として2DHG150の全体よりも真下に延び、特に全部の電極125、130、135の下方にある。2つの半導体層は、複数の2DHGと複数の2DEGにおける正と負の電荷の量がそれぞれほぼ等しく、そのため高い荷電平衡状態が得られ、高電位機能を保てる。中島氏等による応用物理、投稿2006、89巻、No.19、193501ページの分極接合を用いたユニポーラパワー装置の改良を情報として提供する。電極のうちの2つである陽極125と陰極130は第3層120の上側に設けられている。第3層120は、陽極125と陰極130とがそれぞれの電流経路125a,130aを通じて2DHG150と電気的に接続できる程度に十分に薄い。陽極125は、2DHG150にオーム抵抗接続を可能とする仕事関数を伴う金属例えばニッケルや白金にて形成される。陰極130は、2DHG150にショットキー障壁接合を可能とする仕事関数を伴う金属、例えばチタンとアルミニウムの合金にて形成される。その結果、陽極125はショットキー障壁接合を介して2DHG150によって陰極130と電気的に接続され、2DHG超接合SJショットキー障壁ダイオードを形成する。参照のため、と2DEGと2DHGとにオーム抵抗接続とショットキー接続をする代表的な金属を以下に羅列する。このダイオード100において、第3層120はu-AlGaN層115全部ではないがその大部分を覆うように延びており、u-AlGaN層115の一端の上面115aが露出している。更なる陰極135が露出している上面115aに設けられており、陰極130は更なる陰極135と陽極125との間に位置している。ダイオード100において、2つの陰極130、135は互いに電気的に接続できる。更なる陰極135はGaN層110とひいては2DEG145とオーム抵抗接続が可能な仕事関数を伴う金属にて形成される。例えば、チタンとアルミニウムとの合金は、2DEG145とのオーム接続のために用いられる。u-AlGaN層115は、更なる陰極135が2DEG145に電気的に接続可能な程度に十分に薄い。この場合には、2DEG145は、後述する荷電平衡を通じて電界強度を低下させる層として機能する。更なる陰極135は図1の紙面に直交する方向の素子の幅方向全体に亘って延びている必要はない。素子の当該幅に沿ったある場所と接続されていればそれで十分である。この実施の形態の変更例として、2つの陰極130と135とが互いに接続されておらず、互いに独立して制御されるようにしてもよい。図1aにおいて順方向電圧が陽極125と陰極130、135との間に印加され、次に、ショットキー障壁ダイオードの閾値電圧が約1Vで超えたときに、図1b及び図1aのbで示されるように、ダイオードは、2DHG150を介して陽極125と第1の陰極130との接続を開始する。順方向電圧が更に増加すると、pn接合ダイオードとして機能するAlGaN層115と2つのGaN層110、120とのp-n接合により、2DEG145を介して陽極125と第2の陰極135との間の導通が開始する。図1cおよび図1aのcで示されるように、このことにより抵抗値を減少させる。このときは2DHGと2DEGの両者は導通しており、双極の伝導を提供しているからである。2つの陰極130、135と陽極125との間に逆電圧が印加されて、陰極が陽極に対して正の電位となると、第1の陰極130と最上層120との間でのショットキーダイオードは、導通しなくなる。また、カソードにおける正の電位によって、2DEG145とGaN層115における両極性を激減させ始め、そのために図1dおよび図1aのdに示されるように2DHG150も激減し始める。2DEGと2DHGとの均衡がとれていれば、それらはほとんど完全に枯渇し、導通が停止する。このことは、逆電圧の増加に伴って電極周囲の電界が急激に増加しないことを意味し、破壊される前に素子が高い逆電圧に耐え得ることを意味する。第2の実施の形態図2において、本発明の第2の実施の形態によるデプリーション型pチャンネルトランジスタ200は、上述した第1の実施の形態について説明した構造を有するウエハにて形成される。第2の実施の形態において、第1の実施の形態に対応する複数のウエハ層に参照番号100を加算している。しかして、トランジスタ200は、基板205と、基板205上で成長したIII属窒化半導体層210、215、220とを有する。4個の電極225、230、235、240が半導体層210、215、220の上に形成されている。複数の電極のうちの3個の電極は、ドレン電極225と、ゲート電極230とソース電極235であり、これらは第3層220の上に形成されている。ドレン電極225とソース電極235は、2DHG250にオーム抵抗接続を可能とする仕事関数を伴う金属にて形成される。第3層220は、ドレン電極225とソース電極235とがそれぞれのオーム電流経路225a,235aを通じて2DHG250と電気的に接続できる程度に十分に薄い。その結果、ドレン電極225は2DHG250によって、即ちpチャンネルによってソース電極235と電気的に接続される。ゲート電極230は、ゲート電極と上側のGaN層220、ひいては2DHG250との間でショットキー障壁接合を可能とする低い仕事関数を伴う金属にて形成される。ゲート電極230は、ドレン電極225とソース電極235との間であって、2DHG250に沿って形成されたpチャンネルの上側に位置している。ゲート電極230はpチャンネルに影響を及ぼすように動作可能である。そのため、ドレン電極225と、ゲート電極230と、ソース電極235はデプリーション型pチャンネルトランジスタを形成するように配列されている。このトランジスタ200において、第3層220はu-AlGaN層215全部ではないがその大部分を覆うように延びており、u-AlGaN層215の一端の上面215aが露出している。更なるソース電極240が露出している上面215aに動作可能に設けられており、本実施の形態では、第1のソース電極235に電気的に接続されている。なお別の実施の形態では更なるソース電極240は独立して制御される。更なるソース電極240はAlGaN層215とひいては2DEG245とオーム抵抗接続が可能な仕事関数を伴う金属にて形成される。更なるソース電極240は図2の紙面に直交する方向の素子の幅方向全体に亘って延びている必要はない。素子の当該幅に沿ったある場所と接続されていればそれで十分である。u-AlGaN層215は、更なるソース電極240がオーム電流経路240aを介して2DEG245に電気的に接続可能な程度に十分に薄い。2DEG245は、ソース電極235、ゲート電極230、ドレン電極225の下側で、連続した層として延びている。図2aにおいて、デプリーション型pチャンネルトランジスタ200は、従来のpチャンネル電界効果トランジスタFETの動作と類似している。デプリーション型pチャンネルトランジスタ200は通常オン型のトランジスタであり、正の閾値電圧を有する。それ故ソースに対するゲート電位、ゲートソース電圧Vgsがゼロのとき、正方向バイアス電圧Vdsがソースとドレンとの間に印加されたときに、即ち図2bおよび図2aのbに示されるようにドレンがソースに対して負の電圧となったとき、トランジスタ200は導通する。トランジスタ200はpチャンネル素子2DHGであるため、導通すると電流がソース電極235からドレン電極225に流れる。図2cにおいて、電流が飽和閾値に至ると、電圧が更に上昇するにつれて2DEGと2DHGは消滅し始め、絶縁破壊電圧に至るまで電流はそれ以上上昇しない。Vgsがゼロから閾値電圧以上に上昇することで、ゲート電極230周りの消滅領域が拡大する。消滅領域は2DHGに沿ったチャンネル上に侵入し、トランジスタをオフにする。即ち、図2dに示されるように消滅領域によりソース電極235からドレン電極225への電流の流れが停止する。図2dに示される順方向バイアスによって、2DEGと2DHGとの間の電荷平衡が生じ、絶縁破壊が起きる前はソースドレン電流Vdsは高い値に上昇する。ソースとドレン間に逆方向バイアス電圧が印加されたとき、図2eに示されるように、ゲートがオンに切り替わったときに素子は2DHGを介して導通する。ゲートがオフになると、素子は低い逆方向バイアス電圧では導通せず、閾値電圧に至ると図2fに示されるように2DEGは導通を開始する。別の実施の形態では、本実施の形態によるpチャンネルトランジスタ200を隣り合わせて2つ用いて同じウエハの上に設け、それぞれのドレン電極225を互いに接続させて集積デバイスとしての双方向トランジスタを形成している。図2に示される実施の形態では、ゲート電極230は第3層220内に下方に延びてもよい。第3層内に延びる量を変えて、オフになる閾値電圧を変えるようにする。別の実施の形態では後述するように、ゲート電極は第3層220の肉厚全体に延び、2DHG250にも延びる。この場合のトランジスタはエンハンストモードトランジスタである。かかる場合に、ゲート電極が第2層215内に延びる距離は、それがオンに切り替わる閾値電圧を変化させるために変化してもよい。第3の実施の形態図3に示される第3の実施の形態によるエンハンスメントモードpチャンネルトランジスタ300は、第1の実施の形態で説明した構造のウエハにより形成される。第1の実施の形態の各層と対応するウエハの層には参照番号に200を加算している。トランジスタ300は、基板305と3つのIII族窒化半導体層310、315、320を有する。4個の電極325、330、335、340が半導体層310、315、320上に形成されている。これら電極のうち2個の電極即ちドレン電極325とソース電極335は、第3層320上に設けられている。ソース電極335とドレン電極325は2DHG350とオーム接続が可能な仕事関数を伴う金属にて形成される。第3層は、ドレン電極325とソース電極335がそれぞれのオーム電流経路325a,335aを介して2DHG350に電気的に接続できる程度に十分に薄い。第3層320の肉厚全体とu-AlGaN層315の途中まで間隙355がエッチングにより形成されており、第2の露出面315bが提供される。ゲート電極330は空隙355内に延びて空隙内に位置している。ゲート電極30は金属絶縁体本導体MISゲートであり、絶縁誘電によって空隙355の面から分離している金属を有する。ゲート電極330は更なる電極間に位置する。即ちドレン電極325が一方側に位置しソーズ電極335が他方側に位置し、2DHG350に沿って形成されたpチャンネルを貫通している。そのため、ゲート電圧が印加されていないときは、2DHG350はゲート330の周囲の領域内で遮断され、素子はオフとなる。使用に際しては、ソース電極に対して閾値を超える高さの負の電圧がゲート電極に印加したときは、2DHGがゲート電極330の回りに形成される。この状態では、2DHGはドレン電極325をソース電極335に接続させる。その結果電極はエンハンスメントモードpチャンネル2DHGトランジスタを形成するように作用する。第3層320はu-AlGaN層315上の全部ではないが大部分に延びており、その一端においてu-AlGaN層315の上面が露出している。更なるソース電極340が露出した上面315a上に動作可能に設けられている。更なるソース電極340は、2DEG345とオーム接続を可能にする仕事関数を伴う金属にて形成される。u-AlGaN層315は、更なるソース電極340が電流経路340aを介して2DEG345に電気的に接続できる程度に十分に薄い。更なるソース電極は図の紙面に直交する素子の断面における幅全体に延びている必要はない。この幅に沿ったいずれかの箇所で接続ができていれば十分である。2DEG345は、2つのソース電極335、340、ゲート電極330、ドレン電極325の下側で連続した層として延びている。図3aにおいて、エンハンスメントモードpチャンネルトランジスタ300は、他のエンハンスモードFETと同様に動作する。エンハンスモードpチャンネルトランジスタは、負の閾値電圧を有するので、通常はオフ状態のトランジスタである。即ち、Vgs=0の場合、ドレン電極325とソース電極335間に電流は流れない。図3bにおいて、閾値電圧を超えた負のVgsが印加されると、ゲート電極330の周囲に正孔ガスが生成され、そのためソース電極335とドレン電極325間のpチャンネルが完成し、その結果ソースドレン間に順方向バイアス電圧が印加されたとき、図3bに示されるようにソース電極335からドレン電極325に電流が流れる。更にVgsが上昇すると、飽和点に達するまで電流が増加する。飽和後は、図3cに示すように、絶縁破壊電圧に達するまで2DEGと2DHGは消滅し始めるので、電圧を更に増加させても電流は増加しない。絶縁破壊電圧に至ると電流が急激に上昇する。Vgsが閾値電圧より低くなると、ゲート電極の周囲の2DHGが存在しなくなり、ゲートはオフに切り替わる。そのため、絶縁破壊電圧に至るまでは、順方向バイアス電圧によっても電流は流れない。図3dに示されるように、この状態では電圧が上昇することで、超接合効果により2DEGと2DHGとの間で荷電平衡が引き起こされようとする。そのことにより絶縁破壊が起きる前に電圧がハイレベルになる。逆バイアス電圧が印加され、ゲートがオンに切り替わると、図3eに示されるように素子は2DHGを介して導通状態となる。ゲートがオフに切り替わると、低電圧においては電流は流れず、逆バイアス電圧が閾値に達すると、2DEGと2DHGは導通を開始し、図3fに示されるようにゲート電極の回りに電流経路が提供される。別の実施の形態では、本実施の形態における2個のpチャンネルトランジスタ300が互いに隣接して同じウエハ上に設けられ、それぞれのドレン電極325が互いに接続されて集積デバイスとしての双方向トランジスタが形成される。第4の実施の形態図4は第4の実施の形態にかかる一対の相補型トランジスタ400を示し、それは、第1の実施の形態の上述した構造を備えたウエハにより形成される。第1の実施の形態の各層と対応するウエハの層には参照番号に300を加算している。しかして、トランジスタ対400は、基板405と3つのIII族窒化半導体層410、415、420を有する。8個の電極425n、430n、435n、440n、425p、430p、435p440pが半導体層410、415、420上に形成されている。トランジスタ対400のうち一方側のトランジスタ400n図4の左側はエンハンスメントモードnチャンネルトランジスタであり、他方側のトランジスタ400pはpチャンネルトランジスタである。第1の空隙455が第3層420とu-AlGaN層を貫通しており、n側のトランジスタ400nをp側のトランジスタ400pから分離している。nチャンネル側のトランジスタ400nについてまず説明する。第3層420がトランジスタ400n側のu-AlGaN層415の全部ではないがその一部を覆うように延びており、AlGaN層415において露出している第1の上面415aと露出している第2の上面415bを残している。第1の上面415aは第3層420の一端側にあり、第2の上面415bはその他端側にある。n側のトランジスタ400nのうち2個の電極、即ちドレン電極425nとソース電極435nが、露出面415b、415a上にそれぞれ設けられている。ドレン電極425nとソース電極435nは、2DEG445とオーム接続が可能な仕事関数を伴う金属にて形成される。u-ALGaN層415は、ソース電極435nとドレン電極425nがそれぞれの電流経路436n、426nを介して2DEG445と電気的な接続を可能とするに十分な薄さである。従って、ドレン電極425nはnチャンネルを介してソース電極435nに接続される。第2の間隙460がu-AlGaN層415の第1の露出面415aを貫通しnチャンネル側における第1のu-AlGaN層410の途中まで下方に延びるようにエッチングにより形成されている。このことにより、第1のu-AlGaN層410には露出面410bが提供され、露出面410b上側においてu-AlGaN層415には側壁415dが提供される。ゲート電極430nが第2の間隙460内を貫通して延びている。ゲート電極430nは、n側トランジスタ400nにおいて、ソース電極435nとドレン電極425nとの間に位置し、2DEG445を貫通している。ゲート電極430nは金属絶縁体本導体MISゲートであり、絶縁誘電によって空隙360内の露出面410b、415dから分離している金属を有する。使用に際しては、閾値を超える高さの正の電圧Vgsが印加されたときは、u-GaN層410におけるゲート電極330の回りにエンハンスメント領域が形成される。この状態では、エンハンスメント領域を介して2DEG445に沿ってnチャンネルが形成され、ドレン電極425nはソース電極435nに接続される。その結果、n側トランジスタ400nにおける電極はnチャンネルエンハンスメントモードトランジスタを形成するように作用する。上述したように、閾値電圧を変えるため又はトランジスタをデプリーション型トランジスタとするために、ゲート電極の深さを変更できる。更なるソース電極440nが第3層420の上に設けられている。更なるソース電極440nは、2DHG450にオーム接続が可能な仕事関数を伴った金属にて形成される。第3層420は、更なるソース電極440nが2DHG450に電気的に接続できる程度の十分な薄さである。その結果、2DEGと2DHGとを有したSJが形成される。それで、SJは図3における2DHGトランジスタと同様に、ゲート電極とドレン電極間におけるピーク耐電圧を減少させる。図4に示されるpチャンネル側のトランジスタ400pは、ドレン電極425pとソース電極435pの2個の電極が第3層420上に設けられている。ドレン電極425pとソース電極435pはそれぞれ、2DHG450とオーム接続が可能な仕事関するを伴う金属にて形成されている。第3層420は、ドレン電極425pとソース電極435pがそれぞれの電流経路426pと436pとを介して2DHG450に電気的に接続できる程度に十分に薄い。その結果、ドレン電極425pは2DHG450に沿ってpチャンネルを介してソース電極435pに電気的に接続可能である。第3の間隙465がp側のトランジスタ400pの第3層420を貫通し間隙の一部がu-AlGaN層415の途中まで下方に延びるようにエッチングにより形成されている。このことにより、u-AlGaN層415には第4の露出面415eが提供され、露出面415eの上側の第3層420において側壁420aが提供される。ゲート電極430pが第3の間隙465内を貫通して設けられる。そのため、ゲート電極430pは、ドレン電極425pとソース電極435pとの間に位置し、2DHG450を貫通している。n側のトランジスタ400nのゲート電極430nと同様に、p側トランジスタ400pのゲート電極430pは、金属絶縁半導体MISゲートである。第3の実施の形態で説明したように、使用に際してpチャンネル2DEG445に沿って形成でき、その一部はゲート電極430pの周囲に形成されて、ドレン電極425pをソース電極435pと接続する。その結果、p側トランジスタ400pの電極は、pチャンネルエンハンスメントトランジスタを提供する。第3層420はp側トランジスタ400nにおいてuAlGaN層415の全部ではないがその部分を覆うように延びており、uAlGaN層415の第1の間隙455の近くにある一端とは反対側の端部において、uAlGaN層415の上面を露出させた第5露出面415cを提供している。更なるソーズ電極440pが第5露出面415c上に設けられている。このソース電極440pは、2DEG445とオーム接続が可能な仕事関数を伴う金属にて形成されている。u-AlGaN層415は、更なるソース電極440pが2DEG445と電気的に接続が可能な程度に十分に薄い。その結果、図3の第3の実施の形態で説明したように、更なるソース電極440pは3DEG445と接続し、2DEGと2DHGとを備えた超接合SJとして動作する。それは、一定の条件のもとでゲート電極とドレン電極との間のピーク耐電圧を減少させる。トランジスタ400pと400nのそれぞれのドレン電極425pと425nは、間隙465内の金属により互いに接続されて、単一のまとまりとなり、それは両方のドレンを含んでいる。結合されたドレン電極425n、425pは、2つの素子400n、400p間のAlGaN層415の間隙を埋めており、2つの素子の間の2DEG455に開路を確保している。本実施の形態の変更例として、物理的に互いに分離している電極同士を例えばワイヤにて後で互いに接続するようにしてもよい。p型トランジスタ400pとn型トランジスタ400nからのそれぞれのゲート電極430p、430nは、ワイヤによって互いに接続される。しかしながら、これらゲート電極は単一の一体型電極として結合してもよく、または互いに独立して制御されるようにしてもよい。最終的なパッケージ化された素子においては、n型トランジスタ400n側のソース電極430nと435nとは互いに電気的に接続され、p型トランジスタ400p側のソース電極430pと435pとは互いに電気的に接続される。n側のトランジスタ400nは、変換特性から分かるようにエンハンスメントモードnチャンネルトランジスタとして動作する。エンハンスメントモードnチャンネルトランジスタは、正の閾値電圧を有し、そのため通常オフ型のトランジスタである。即ち、Vgs=0の場合にはドレン電極425とソース電極435との間に電流は生じない。Vgsが閾値を超えて上昇すると、ゲート電極の回りに2DEGが生じ、エンハンスメント領域によって生成されたnチャンネルを介してドレン電極425からソース電極435に電流が流れる。Vgsが更に上昇すると、飽和点に達するまでドレン電流が増加する。図4に示される両方のトランジスタはエンハンスメントモードの素子であるが、いずれか一方又は両方をデプリーションモードの素子に変更してもよい。その場合にはゲート電極に適切な再修正を施す。本実施の形態の変形例として、p型、n型上のそれぞれのゲート430p、430nは、第3層420上及びu-AlGaN層415上にそれぞれ形成するようにしてもよい。ゲート430pと430nは2DHG450及び2DEG445とそれぞれ互いにショットキー障壁接続が可能な金属にて形成され、エンハンスメントモードトランジスタに代えてデプリーションモードトランジスタが形成される。又は、複数の電極がnチャンネル側400n上で互いに異なり、更なるnチャンネルとするか、2DEG素子としてもよい。第5の実施の形態図5は、第5の実施の形態にかかる逆導通トランジスタRCT500を示し、当該トランジスタは第1の実施の形態で説明した構造を備えるウエハによって形成される。第1の実施の形態と対応するウエハ層は参照番号に400を加算する。しかしてRCT500は、基板505と、3つのIII族窒化半導体層510、515、520とを有する。5個の電極525、530、535、540、542が、半導体層510、515、520上に形成されている。第3層520は、u-AlGaN層515全体ではないがその一部を覆うように延び、u-AlGaN層515のそれぞれの端部は、露出しており第1、第2の露出上面515a、515bが提供される。第1のソーズ電極535は第1の露出上面515a上に設けられ、ドレン電極525が第2の露出上面515b上に設けられる。ドレン電極525と第1のソース電極535は、2DEG545とオーム接続が可能な仕事関数を伴う金属にて形成される。u-AlGaN層515は、ドレン電極525と第1のソース電極535が、それぞれの電流経路525a,535aを介して2DEG545に電気的に接続可能な程度に十分に薄い。その結果、ドレン電極525は2DEG545によって第1のソース電極535と電気的に接続される。u-AlGaN層515の第1の露出上面515a上には、ゲート電極530と第2のソース電極540とが設けられている。ゲート電極530と第2のソース電極540とは、それらと2DEG545との間でのショットキー障壁接合を達成することが可能な大きな仕事関数を伴う金属によって形成されている。ゲート電極530は、ドレン電極525と第1のソース電極535との間に位置し、2DEG545に沿って形成されたnチャンネルの上側に位置している。そのため、ゲート電極はドレン電極525と第1のソース電極535との間のnチャンネルに影響を及ぼすように動作可能である。よって、ドレン電極525とゲート電極530と第1のソース電極535は、デプリーションードモードnチャンネル2DEGトランジスタを形成するように配置されている。第2のソース電極540がゲート電極530とドレン電極525との間に位置しており、u-AlGaN層515は、第2のソース電極540が電流経路540aを介して2DEG545と接続可能な程度に十分に薄い。ここに示される電流経路における方向は正電流の方向であり、負電荷キャリアが流れる方向とは逆である。そのため、第2のソース電極540とドレン電極525との間ではゲート電極530は2DEGに重大な影響を及ぼさない。それ故、第2のソーズ電極540とドレン電極525は、2DEGショットキー障壁ダイオードを形成するように配置され、第2のソース電極540は陽極となる。第3のソーズ電極542が、第1の露出上面近傍の第3層520の端部に動作可能に設けられている。第3のソース電極542は、電流経路542aを介して2DHG550とオーム接続が可能な仕事関数を伴う金属にて形成されている。それ故、2DEGと2DHGとを有するSJが形成され、それはゲート電極とドレン電極との間のピーク耐電圧を減少させる。図5aにおいて、Vdsソースに印加される電圧に対してドレンに印加される電圧が正電圧のとき、即ち順方向バイアス電圧の場合には、逆導通トランジスタ500は、デプリーションモードnチャンネルトランジスタとして動作する。デプリーションモードnチャンネルトランジスタは負の閾値電圧を有し、そのため通常オン型のトランジスタである。即ち、Vgs=0の場合に、図5bに示されるように、負の電荷キャリアがドレン電極525からソース電極535にそれが飽和に達するまで流れる。図5bでは、正電流が逆方向に流れていると考えることができる。飽和点では、図5cに示されるように、2DEGと2DHGとの間の荷電平衡により、絶縁破壊電圧に至るまで更なる電流の上昇が制限される。図5c及び図5e~図5gに示される矢印は荷電キャリアの流れを示す。Vgsをゼロボルトから閾値電圧よりも大きい負の電圧に減少することにより、ゲート電極周囲のデプリーション領域が拡大し、ドレン電極525と第1のソース電極535間のチャンネルがピンチオフとなり、その結果両者間の電流の流れが停止する。バイアス電圧Vdsを増加させることにより、図5dに示されるように荷電平衡によって2DEGと2DHGのデプリーションが生じ、そのため極めて高い絶縁破壊電圧に至るまで電流は流れなくなる。逆電圧が印加されてソースに対するドレンの電位、即ちドレンソース電圧Vdsが負になると、ゲートがオンに切り替わったときに図5eに示されるように、ゲートは2DEGを介して導通する。ゲートがオフになると、逆導通トランジスタ500は、2DEGSJショットキー障壁ダイオードとして動作し、その陽極第2のソース電極540は、図5fに示されるように第1のソース電極535とその陰極として機能するドレン電極525とに接続される。第2のソース電極540での負電圧Vdsがショットキー障壁接合の閾値電圧を超えると、2DEG545と2DHGとを介して第2のソース電極540からドレン電極525に電流が流れる。本実施の形態に対する変更例として、ゲート電極はGaN層515を下方に貫通してAlGaN層510内に入り込んでもよい。そのような構成により図4と同様なエンハンスメントモードトランジスタとなる。第6の実施の形態図6は、本発明の第6の実施の形態による逆導通トランジスタRCT600を示し、それは上述した第1の実施の形態のウエハ構造を備える。第1の実施の形態と対応するウエハ層はそれら参照番号に500を加算する。しかしてRCT600は、基板605と、3つのIII族窒化半導体層610、615、620とを有する。5個の電極625、630、635、640、642が、半導体層610、615、620上に形成されている。第3層620は、u-AlGaN層615全体ではないがその一部を覆うように延び、u-AlGaN層615のそれぞれの端部、即ち第3層620の両端部側でRCT600の両端部に位置する部分は、露出しており第1、第2の露出上面615a、615bが提供される。ソース電極635は第1の露出上面615a上に設けられ、ドレン電極625が第2の露出上面615b上に設けられる。ドレン電極625とソース電極635は、それぞれの電流経路625a,635aを介して2DEG645とオーム接続が可能な仕事関数を伴う金属にて形成される。その結果、ドレン電極625は2DEG645によってソース電極635と電気的に接続される。第1の露出上面615a上であって、ソース電極635と第3層620が存在している領域との間には、ゲート電極630が設けられている。ゲート電極630は、2DEG645との間でのショットキー障壁接合を達成することが可能な大きな仕事関数を伴う金属によって形成されている。ゲート電極630は、ドレン電極625とソース電極635との間に位置し、2DEG645の上側に位置している。そのため、ゲート電極630は、ドレン電極625とソース電極635とを接続する2DGE645に沿って形成されたnチャンネルに影響を及ぼすように動作可能である。よって、ドレン電極625とゲート電極630とソース電極635は、デプリーションードモード2DEGトランジスタ600を形成するように配置されている。更なるソース電極640と更なるドレン電極642が第3層620上に設けられ、それらの端部は第1の露出上面615aと第2の露出上面615bに近い位置にあり、ソース電極635及びドレン電極625にそれぞれ接続されている。更なるソース電極640は2DHG650とオーム接続が可能な仕事関数を伴う金属にて形成される。更なるドレン電極は2DHG650との間でショットキー障壁接合を生成する小さい仕事関数を伴う金属にて形成される。更なるソース電極640と更なるドレン電極642は、それぞれの電流経路640a、642aを介して2DHG650と電気的に接続されている。ゲート電極630は2DEG645に影響を与えるが、2DHG650には影響を与えないように動作する。従って2DHG650は更なるソース電極640を更なるドレン電極642と接続させて、2DHGショットキー障壁ダイオードを形成する。そこでは更なるソース電極640は陽極として機能する。Vds即ちソースに対するドレンへの電圧の印加が正電圧のとき、逆導通トランジスタ600は、実質的に上述した第5の実施の形態のようなデプリーションモードnチャンネルトランジスタとして動作する。Vdsが負電圧でありゲート電極は2DEGを介しての導通を妨げるような電位であるとき、逆導通トランジスタ600は逆結合2DHGショットキー障壁ダイオードとして動作する。Vdsの大きさがダイオードの閾値電圧を超えると、2DHG650を介して更なるソース電極640から更なるドレン電極642に電流が流れ、図5aに示されるように、始めはユニポーラモードで、電圧が閾値電圧を超えると次にバイポーラモードとなる。別の状態では、図5の素子と同様に、素子は2DEGdモードトランジスタとして動作する。第7の実施の形態図7に示される本発明の第7の実施の形態による逆導通トランジスタRCT700は、第1の実施の形態で説明したウエハ構造を有する。第1の実施の形態のウエハ層に対応するウエハ層には参照番号600を加算する。しかして、RCT700は基板705と3つのIII族窒化半導体層710,715、720を有する。5個の電極725、730、735、740、742が半導体層710、715、720上に形成されている。第3層720は、u-AlGaN層715全体ではないがその一部を覆うように延び、u-AlGaN層715のそれぞれの端部は露出しており、第1、第2の露出上面715a、715bが提供される。ソーズ電極735は第1の露出上面715a上に設けられ、ドレン電極725が第2の露出上面715b上に設けられる。ソース電極735は、2DEG745とオーム接続が可能な仕事関数を伴う金属にて形成される。ドレン電極725は2DEG745との間でショットキー障壁接合を達成する大きな仕事関数を伴う金属にて形成される。u-AlGaN層715は、ドレン電極725とソース電極735がそれぞれの電流経路725a、735aを介して2DEG745と電気的接続を可能にするのに十分に薄い。そのため、2DEG745はドレン電極725をソーズ電極735と電気的に接続させ、2DEGショットキー障壁ダイオードを形成する。そこではドレン電極725はアノードとなる。更なるソース電極740と更なるドレン電極742が第3層720上に設けられ、それらの端部は第1の露出上面715aと第2の露出上面715bに近い位置にある。完全にパッケージ化されたRCTにおいては、2個のソース735、740は互いに電気的に接続され、2個のドレン725、742は互いに電気的に接続されている。第3層720上であって更なるソース電極740と更なるドレン電極742との間にはゲート電極730が設けられている。更なるソース電極740と更なるドレン電極742は2DHG750とオーム接続が可能な仕事関数を伴う金属にて形成される。更なるソース電極740と更なるドレン電極742は、それぞれの電流経路740a、742aを介して2DHG750と電気的に接続されている。従って2DHG750は更なるソース電極740を更なるドレン電極742と接続させる。ゲート電極730は、2DHG750との間でのショットキー障壁接合を達成することが可能な小さな仕事関数を伴う金属によって形成されている。ゲート電極730は、更なるソース電極740と更なるドレン電極742との間であって、2DHG750の上側に位置している。そのためゲート電極730は、別のソース電極740と別のドレン電極742とを接続する2DHG750に影響を及ぼすように動作可能であるが、2DEG750に対しては重大な影響を及ぼさない。よって、ドレン電極725とゲート電極730とソース電極735、740は、デプリーションードモード2DHGトランジスタ700を形成するように配置されている。付加的な電極725は、逆バイアス電圧のもとでSBDを形成する。図7aにおいて、b、c,d,e、f部は、図2の装置における動作説明である図2aのb~f部と同じである。しかしながら、Vdsが正電圧のとき、逆導通トランジスタ700は2DEGショットキー障壁ダイオードとして動作する。Vdsの大きさがダイオードの閾値電圧を超えると、図7aのfに示されるように、2DEG745を介して電流がドレン電極725からソース電極735にユニポーラの形態で流れる。閾値電圧に達すると、図7aのgに示されるように、2DEGと2DHGを介してバイポーラの態様で電流が流れ始める。第8の実施の形態図8に示される本発明の第8の実施の形態による逆導通トランジスタRCT800は、第1の実施の形態で説明したウエハ構造を有する。第1の実施の形態のウエハ層に対応するウエハ層には参照番号700を加算する。しかしてRCT800は、基板805と3つのIII族窒化半導体層810,815、820を有する。5個の電極825、830、835、840、842が半導体層810、815、820上に形成されている。ドレン電極825、ゲート電極830、及び第1、第2ソース電極835、840は、第3層820の上に設けられている。第2のソース電極840は第3層820の一端に設けられ、ドレン電極825は第3層820の他端に設けられる。第2のソース電極840とドレン電極825は、2DHG850とオーム接続が可能な仕事関数を伴う金属にて形成される。第3層820は、第2のソース電極840とドレン電極825が2DHG850と電気的に接続できる程度に十分に薄い。その結果、2DHG850は、第2ソース電極840をドレン電極825に接続させる。ゲート電極830は、ドレン電極825と第2のソース電極840との間に設けられる。ゲート電極830は、2DHG850との間でショットキー障壁接合を達成できる小さい仕事関数を伴う金属にて形成される。ゲート電極830は、第2のソース電極840とドレン電極825との間であって、2DHG850の上側に位置している。そのためゲート電極830は、2DHG850に沿って形成されたpチャンネルに影響を及ぼすように動作する。ここでpチャンネルは第2のソース電極840をドレン電極825に接続させる。それ故、ドレン電極825とゲート電極830と第2のソース電極840は、デプリーションードモードpチャンネルトランジスタ800を形成するように配置されている。第1のソース電極835はゲート電極830とドレン電極825との間に設けられる。第1のソース電極835は2DHG850との間でショットキー障壁接合を達成する小さい仕事関数を伴った金属にて形成される。第3層820は、第1のソース電極835が2DHG850と電気的な接続が可能な程度に十分に薄い。その結果、2DHG850はドレン電極825を第1のソース電極835に接続させ、pチャンネルショットキー障壁ダイオードを形成する。ここで第1のソース電極835は陽極である。第3層820はu-AlGaN層815全体ではないがその一部を覆うように延び、u-AlGaN層815の露出上面815aを提供する。第3のソーズ電極842は露出上面815a上に設けられる。十分にパッケージ化されたRCTにおいては、3個のソース電極835、840、842はワイヤ855により互いに接続される。第3のソース電極842は、2DEG845とオーム接続が可能な仕事関数を伴う金属にて形成される。そのため、第3の実施の形態で説明したのと実質的に同様に、SJは2DEGと2DHGとを有する。よってSJはゲート電極とドレン電極との間のピーク耐電圧を減少させる。ほとんどの状態では、本素子は図7の素子と同様に2DHGdモードトランジスタとして動作する。しかしながら、Vdsが正電圧の時は、逆導通トランジスタ800はpチャンネルショットキー障壁ダイオードとして動作する。Vdsの大きさがダイオードの閾値電圧を超えると、ドレン電極825から2DHG850を介して第1のソース電極に電流が流れる。第9の実施の形態図9に示される本発明の第9の実施の形態による双方向トランジスタBT900は、第1の実施の形態で説明したウエハ構造を有する。第1の実施の形態のウエハ層に対応するウエハ層には参照番号800を加算する。しかして、BT900は基板905と3つのIII族窒化半導体層910,915、920を有する。5個の電極925、930、935、940、942が半導体層910、915、920上に形成されている。ゲート電極930、及び第1、第2のソース電極940、942は、第3層920の上に設けられている。ソース電極940と942とは、2DHG950とオーム接続が可能な仕事関数を伴う金属にて形成される。ゲート電極930は、2個のソース電極940、942間に設けられ、ゲート電極930は、2DHG950との間でショットキー障壁接合を達成できる仕事関数を伴う金属にて形成される。第3層920はu-AlGaN層915全体ではないがその一部を覆うように延び、u-AlGaN層915の露出上面915a、915bをBT900のそれぞれの端部に提供する。第1と第2の更なるゲート電極925と935は、u-AlGaN層915のそれぞれの露出面915b、915a上に設けられる。これら2個の更なるゲート電極925、935は、ゲート930と電気的に接続している。更なるゲート電極925と935は、2DGE945とオーム接続を実現する仕事関数を伴う金属にて形成され、u-AlGaN層915は、これら更なるゲート電極が電流経路925a、935aを介して2DEG945と接続可能な程度に十分に薄い。2DEG945はゲート電極930とソース電極940、942の下側で連続した層として延びている。2個のソース電極940、942間の電圧は、ゲートに印加されるゲート電圧を制御することによって、2DHGを介したこれらソース電極間でいずれかの方向に流れるように調整できる。正電圧が上昇するとソース電極はソースとして機能し、負電圧が上昇するとソース電極はドレンとして機能する。これはDモード素子でありソースに対するゲート電極930に印加される電圧Vgsが正電圧であると、電流の流れ方向にかかわらずトランジスタがオフに切り替わる。正のゲート電圧が印加されると、2個の更なるゲート電極925、935はソースに対して正となり、3DEGと2DHGを激減させ、素子の絶縁破壊電圧を増加させる。他の変更例本発明による素子は、例えば2DEGのようなnチャンネル及び又は例えば2DHGのようなpチャンネルを誘導するのに適した様々なウエハによって形成される。例えば適当なウエハ構造の例としては、サファイヤ基板上で成長した4つのIII族半導体層を有するものがある。底層側の2つの層としてはu-AlGaN層x=0.226とその下側のu-GaN層であり、u-GaN層の厚さはほぼ1000nmであり、u-AlGaN層の厚さはほぼ47nmである。上述した実施の形態における第3層120、220、320に代えて、2つの層がある。下側のu―GaN層と上側のp型GaNp-GaN層である。下側のu-GaN層は厚さがほぼ10nmであり、上側のp-GaN層の厚さはほぼ30nmであってドーピング密度がほぼ3e19cm-3でマグネシウムMgがドーピングされている。この構造における変形例としては、上側2層に代えて、窒化インジウムガリウムInGaN層とMgがドーピングされたInGaN層が用いられる。別の変形例としては、底層に代えてInGaN層が用いられる。当業者であれば、他の様々な変更は自明であろう。第5、第6、第7、第8の実施の形態は逆導通トランジスタを備え、それはデプリーションモードトランジスタとショットキー障壁ダイオードを含む。これら実施の形態の変更例として、デプリーションモードトランジスタに代えてエンハンスメントモードトランジスタとし、ショットキー障壁ダイオードに代えてPN接合ダイオードとすることは当業者にとって容易に理解されるであろう。このような変更は本発明の範囲内である。デプリーションモードとエンハンスメントモードトランジスタを備えた実施の形態においては、ゲート電極は2DHG又は2DEGとショットキー障壁結合が可能な金属材料によって形成される旨記載した。これら実施の形態の変更例として、ゲート電極に代えてMISゲートでもよい。ショットキー障壁ゲート電極を用いている全ての実施の形態においては、MIS電極に代えてもよい。ドーピングされていない窒化ガリウム層が基板上に直接設けられている実施の形態においては、ドーピングされていない窒化ガリウム層と基板との間に、初期層として例えば窒化アルミニウムバッファ層を設けてもよい。かかる変更は当業者にとって自明である。上述した実施の形態ではIII属窒化物を用いているが、分極が自然に発生して2DEGや2DHGを生成することができる他の材料を用いることができる。適当な半導体としては、III-V属半導体、II-VI属半導体、PVDFポリフッ化ビニリデンのような有機ポリマー半導体がある。II-VI属半導体の例としてはZnOやMgZnOがある。上述した実施の形態のうちの多くは、電極のうち2つの電極は、図1の2つの陰極のように、互いに接続されている。2つの電極同士を互いに接続する必要はなく、同様な結果を生じさせるため又は素子の制御の順応性を得るためにこれら2つの電極を別個独立に制御するようにしても良いことは当業者にとって明らかであろう。本発明の実施の形態は一つの順序で並ぶ層のウエハ構造を備えているが、層の順番を代えてもよい。例えば、2DHGが2DEGの上側ではなく下側に生じるように、層の順番を変えても良い。上述したある実施の形態の特徴を適当な別の実施の形態に含めるようにすることも当業者にとって理解できるであろう。いくつかの特徴は選択的であり、一体として除くこともできる。"