"電源ラインに供給される電源電圧のレベルを検出し、検出結果を出力する過電圧検出部と、前記検出結果に基づいて、前記電源電圧によって駆動される信号処理装置の動作モードを変更させるための割込信号を発生する割込発生部と、を備えた過電圧保護回路。前記割込発生部は、前記電源電圧が過電圧であるとする検出結果が前記過電圧検出部から出力された場合、前記信号処理装置の動作モードをより消費電流の大きなモードに変更させるための割込信号を発生することを特徴とする請求項1に記載の過電圧保護回路。前記信号処理装置に高電圧の入力信号が供給され当該信号処理装置内の保護素子を介して前記電源ラインに電流が流れたことを検知し、検知信号を出力する検知回路をさらに備え、前記割込発生部は、前記検知信号及び前記検出結果に基づいて、前記信号処理装置の動作モードを変更させるための割込信号を発生することを特徴とする請求項1又は2に記載の過電圧保護回路。前記電源電圧はレギュレータにより生成されたものであることを特徴とする請求項1~3のいずれか一項に記載の過電圧保護回路。前記レギュレータは、前記電源電圧を抵抗分圧した第1比較電圧と、第1基準電圧と、の電圧差に応じた増幅信号を出力する増幅回路と、前記増幅信号に基づいて前記電源ラインに流れる電流を制御するトランジスタと、を備え、前記過電圧検出部は、前記第1基準電圧に基づいて決定される第2基準電圧と、前記第1比較電圧と、を比較して、その比較結果を前記検出結果として出力する比較回路を備えた、請求項4に記載の過電圧保護回路。前記レギュレータは、前記電源電圧を抵抗分圧した第1比較電圧と、第1基準電圧と、の電圧差に応じた増幅信号を出力する増幅回路と、前記増幅信号に基づいて前記電源ラインに流れる電流を制御するトランジスタと、を備え、前記過電圧検出部は、前記第1基準電圧と、前記第1比較電圧を抵抗分圧した第2比較電圧と、を比較して、その比較結果を前記検出結果として出力する比較回路を備えた、請求項4に記載の過電圧保護回路。前記電源電圧を生成し前記電源ラインに供給するレギュレータと、前記信号処理装置と、請求項1~6のいずれか一項に記載された過電圧保護回路と、を備えた過電圧保護システム。ここで、外部クランプ経路CLE上に設けられた電圧規制素子ZDは、例えば、ツェナーダイオードである。このツェナーダイオードは、素子バラツキ及び温度バラツキがあるため、通常動作時にて意図せずオンしないように十分に高い耐圧のものである必要がある。そのため、特許文献1に開示された車載用信号入力回路は、電源電圧Vccの過電圧を精度良く防止することができないという問題があった。また、ツェナーダイオードの耐圧は素子毎に一定であるため、電源電圧の設定が変わった場合には、それに応じた耐圧のツェナーダイオードを選び直す必要があった。このように、従来技術では、電源電圧の過電圧を精度良く防止することができないという問題があった。本発明にかかる過電圧保護回路は、電源ラインに供給される電源電圧のレベルを検出し、検出結果を出力する過電圧検出部と、前記検出結果に基づいて、前記電源電圧によって駆動される信号処理装置の動作モードを変更させるための割込信号を発生する割込発生部と、を備える。上述のような回路構成により、電源電圧の過電圧を精度良く防止することができる。本発明により、電源電圧の過電圧を精度良く防止することが可能な過電圧保護回路及びそれを備えた過電圧保護システムを提供することができる。以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。実施の形態1図1は、本発明の実施の形態1にかかる過電圧保護システム1を示すブロック図である。本実施の形態にかかる過電圧保護システム1は、電源電圧VDDのレベルを検出し検出結果を出力する過電圧検出部3と、過電圧検出部3の検出結果に基づいて、電源電圧VDDによって駆動されるマイコン信号処理装置5の動作モードを変更させるための割込信号INTPを発生する割込発生部4と、を備える。それにより、本実施の形態にかかる過電圧保護システム1は、従来技術と異なり素子バラツキの大きな電圧規制素子を用いることなく電源ラインVLに蓄積された電荷を消費することができるため、電源電圧VDDの過電圧を精度良く防止することができる。以下、具体的に説明する。図1に示すように、過電圧保護システム1は、レギュレータ2と、過電圧検出部3と、割込発生部4と、マイコン信号処理装置5と、バッテリ6と、キャパシタ7と、抵抗素子R1,R2と、を備える。なお、過電圧検出部3と割込発生部4とにより過電圧保護回路が構成される。マイコン5は、CPU演算処理回路51と、保護素子52と、を有する。バッテリ6は、バッテリ電圧VBATを生成し、バッテリラインBLに出力する。レギュレータ2は、バッテリ電圧VBATに基づいて安定した電圧レベルの電源電圧VDDを生成し、電源ラインVLに出力する。なお、電源ラインVLと接地電圧端子GNDとの間には、当該電源ラインVLの電圧安定化のためにキャパシタ7が設けられている。過電圧検出部3は、基準電圧Vref1と電源電圧VDDとに基づいて当該電源電圧VDDが過電圧であるか否かを検出し、検出結果を出力する。割込発生部4は、過電圧検出部3からの検出結果に基づいて割込信号INTPを生成し、マイコン5に対して出力する。バッテリラインBLと接地電圧端子GNDとの間には、抵抗素子R1及び抵抗素子R2が直列に接続されている。抵抗素子R1と抵抗素子R2との間のノードN1の電圧、即ち、バッテリ電圧VBATを抵抗分圧した電圧は、マイコン5に入力信号として供給される。この入力信号は、マイコン5内の内部信号ラインCLを介して、CPU51に入力される。CPU51は、図示していないが電源電圧VDDによって駆動され、例えば、入力信号の電圧ノードN1の電圧をA/D変換することによりバッテリラインBLの電圧レベルを監視している。内部信号ラインCLは、さらに、ダイオード等の保護素子52を介して電源ラインVLに接続されている。例えば、内部信号ラインCLの電圧レベルが電源ラインVLの電圧レベル電源電圧VDDより大きくなった場合、保護素子52がオンし、内部信号ラインCLから保護素子52を介して電源ラインVLに電流が流れる。それにより、外付けのコンデンサ等に電荷が蓄積され、電源ラインVLの電圧レベルが上昇する。ここで、電源電圧VDDによって駆動されるマイコン5や周辺回路不図示がこれら蓄積された電荷を消費しきれない場合、電源ラインVLの電圧レベルが所定値以上になってしまう。ここで、過電圧検出部3は、電源ラインVLの電圧レベル電源電圧VDDが、基準電圧Vref1により定まる所定電圧レベル以上であるか否かを検出し、検出結果を出力する。電源電圧VDDが所定電圧レベルより小さい場合、即ち、電源電圧VDDが安定電圧状態である場合、過電圧検出部3は検出結果としてLレベルの信号を出力する。一方、電源電圧VDDが所定電圧レベル以上である場合、即ち、電源電圧VDDが過電圧状態である場合、過電圧検出部3は検出結果としてHレベルの信号を出力する。割込発生部4は、過電圧検出部3からLレベルの信号を受け取った場合、電源電圧VDDが安定電圧状態であると判断し、Lレベルの割込信号INTPを出力する。一方、割込発生部4は、過電圧検出部3からHレベルの信号を受け取った場合、電源電圧VDDが過電圧状態であると判断し、Hレベルの割込信号INTPを出力する。マイコン5は、割込信号INTPに応じた動作モードで動作する。例えば、割込信号INTPがHレベルである場合、即ち、電源電圧VDDが過電圧状態である場合、マイコン5は電流を比較的多く消費するモードに移行する。それにより、電源ラインVLに蓄積された電荷は比較的多く消費される。その結果、電源電圧VDDは、所定電圧レベルより低い電圧レベルまで低下して安定電圧状態となることができる。一方、割込信号INTPがLレベルである場合、即ち、電源電圧VDDが安定電圧状態である場合、マイコン5はそのままの動作モードを維持する。それにより、電源電圧VDDは安定電圧状態を維持することができる。過電圧保護システム1の動作について、図2を用いてさらに具体的に説明する。図2は、本実施の形態にかかる過電圧保護システム1の動作を示すフローチャートである。内部信号ラインCLから保護素子52を介して電源ラインVLに電流が流れることにより電源電圧VDDが過電圧状態となった場合S101、過電圧検出部3は検出結果としてHレベルの信号を出力する。割込発生部4は、過電圧検出部3からHレベルの信号を受け取り、Hレベルの割込信号INTPを出力する。このとき、マイコン5は、現在の動作モードがSTOPモードであるか否かを判定する。なお、STOPモードとは、例えば、マイコン5内において動作クロックの発振を停止させるモードである。したがって、STOPモードにおけるマイコン5の消費電流は数十μAまで小さくなる。マイコン5の動作モードがSTOPモードである場合S102のYES、マイコン5は動作モードをSTOPモードからHALTモードに移行させるS103。なお、HALTモードとは、例えば、マイコン5内においてCPUの命令実行を停止させるモードである。HALTモードでは、CPUの動作は停止しているが他の一部の回路は動作している。したがって、HALTモードにおけるマイコン5の消費電流はSTOPモードの場合より大きい。このように、割込信号INTPがHレベルの場合、マイコン5は動作モードをより消費電流の大きいモードに移行させる。所定時間経過後S104、マイコン5は割込信号INTPの電圧レベルを確認するS105。割込信号INTPがLレベルである場合S105のL、電源電圧VDDは安定電圧状態になったと判断され、マイコン5はそのままの動作モードを維持する。それにより、電源電圧VDDは安定電圧状態を維持することができるS106。一方、割込信号INTPがHレベルである場合S105のH、電源電圧VDDはまだ過電圧状態のままと判断される。したがって、マイコン5は動作モードをHALTモードからNORMALモードに移行させるS108。なお、NORMALモードとは、マイコン5内においてCPUが動作するモードである。したがって、NORMALモードにおけるマイコン5の消費電流はHALTモードの場合より大きい。このように、割込信号INTPがHレベルの場合、マイコン5は動作モードをより消費電流の大きいモードに移行させる。なお、電源電圧VDDが過電圧状態となった場合S101において、マイコン5の動作モードが既にHALTモードである場合S102のNO→S107のYESにも、マイコン5は動作モードをHALTモードからNORMALモードに移行させるS108。所定時間経過後S109、マイコン5は割込信号INTPの電圧レベルを確認するS110。割込信号INTPがLレベルである場合S110のL、電源電圧VDDは安定電圧状態になったと判断され、マイコン5はそのままの動作モードを維持する。それにより、電源電圧VDDは安定電圧状態を維持することができるS111。一方、割込信号INTPがHレベルである場合S110のH、電源電圧VDDはまだ過電圧状態のままと判断される。したがって、マイコン5はまだ動作していない他の回路周辺ブロックを動作させるS112。このように、割込信号INTPがHレベルの場合、マイコン5は動作モードをより消費電流の大きいモードに移行させる。なお、電源電圧VDDが過電圧状態となった場合S101において、マイコン5の動作モードが既にNORMALモードである場合S102のNO→S107のNOにも、マイコン5はまだ動作していない他の回路周辺ブロックを動作させるS112。所定時間経過後S113、マイコン5は割込信号INTPの電圧レベルを確認するS114。割込信号INTPがLレベルである場合S114のL、電源電圧VDDは安定電圧状態になったと判断され、マイコン5はそのままの動作モードを維持する。それにより、電源電圧VDDは安定電圧状態を維持することができるS115。一方、割込信号INTPがHレベルである場合S114のH、電源電圧VDDはまだ過電圧状態のままと判断される。したがって、マイコン5はまだ動作していない他の回路を動作させるS112。このように、割込信号INTPがHレベルの場合、マイコン5は動作モードをより消費電流の大きいモードに移行させる。その後、同様の動作が繰り返されるS112~S114。このように、本実施の形態にかかる過電圧保護システム1は、電源電圧VDDのレベルを検出し検出結果を出力する過電圧検出部3と、過電圧検出部3の検出結果に基づいて、電源電圧VDDによって駆動されるマイコン信号処理装置5の動作モードを変更させるための割込信号INTPを発生する割込発生部4と、を備える。それにより、本実施の形態にかかる過電圧保護システム1は、従来技術と異なり素子バラツキの大きな電圧規制素子を用いることなく電源ラインVLに蓄積された電荷を消費することができるため、電源電圧VDDの過電圧を精度良く防止することができる。実施の形態2図3は、本発明の実施の形態2にかかる過電圧保護システム1aを示すブロック図である。本実施の形態にかかる過電圧保護システム1aは、図1に示す過電圧保護システム1の変形例であり、具体的構成を示したものである。図3に示す過電圧保護システム1aにおいて、レギュレータ2は、増幅回路21と、トランジスタ22と、抵抗素子R5と、抵抗素子R6と、を有する。過電圧検出部3は、増幅回路31と、比較回路32と、抵抗素子R3と、抵抗素子R4と、を有する。レギュレータ2において、トランジスタ22のソース及びドレインの一方がバッテリラインBLに接続され、トランジスタ22のソース及びドレインの他方が電源ラインVLに接続され、トランジスタ22のゲートが増幅回路21の出力端子に接続される。抵抗素子R5は、電源ラインVLとノードN2との間に接続される。抵抗素子R6は、ノードN2と接地電圧端子GNDとの間に接続される。増幅回路21の一方の入力端子にはノードN2の電圧第1比較電圧VTH1が供給され、増幅回路21の他方の入力端子には基準電圧第1基準電圧Vref1が供給される。増幅回路21は、電源電圧VDDを抵抗分圧した電圧VTH1と、基準電圧Vref1と、の電圧差に応じた増幅信号をトランジスタ22のゲートに対して出力する。したがって、トランジスタ22のソース-ドレイン間に流れる電流は、増幅回路21からの増幅信号に基づいて制御される。このように、レギュレータ2は、電源電圧VDDを抵抗分圧した電圧VTH1と、基準電圧Vref1と、の電圧差に基づいてトランジスタ22のソース-ドレイン間に流れる電流を制御することにより、安定した電圧レベルの電源電圧VDDを生成している。過電圧検出部3において、抵抗素子R3は、増幅回路31の出力端子とノードN3との間に接続される。抵抗素子R4は、ノードN3と接地電圧端子GNDとの間に接続される。増幅回路31の一方の入力端子には、基準電圧Vref1が供給され、増幅回路31の他方の入力端子には、ノードN3の電圧増幅回路31の出力電圧Vref2を抵抗分圧した電圧が供給される。増幅回路31は、基準電圧Vref1と、ノードN3の電圧と、の電圧差を増幅して出力電圧第2基準電圧Vref2を生成する。なお、Vref2=1R3/R4×Vref1である。比較回路32の一方の入力端子には、ノードN2の電圧VTH1が供給され、比較回路32の他方の入力端子には、増幅回路31の出力電圧Vref2が供給される。そして、比較回路32は、ノードN2の電圧VTH1と、増幅回路31の出力電圧Vref2と、を比較した結果を、過電圧検出部3の検出結果として出力する。例えば、電圧VTH1が電圧Vref2より小さい場合、即ち、電源電圧VDDが安定電圧状態である場合、過電圧検出部3は検出結果としてLレベルの信号を出力する。一方、電圧VTH1が電圧Vref2以上である場合、即ち、電源電圧VDDが過電圧状態である場合、過電圧検出部3は検出結果としてHレベルの信号を出力する。このように、過電圧検出部3は、電源電圧VDDを抵抗分圧した電圧VTH1と、基準電圧Vref1によって決定される電圧Vref2と、を比較することにより、電源電圧VDDが過電圧状態であるか否かを検出している。図3に示す過電圧保護システム1aのその他の回路構成は、図1の場合と同様であるため説明を省略する。図4は、図3に示す過電圧保護システム1aの動作を示すタイミングチャートである。マイコン内の保護素子を介して電源ラインVLに電流が流れると、電源ラインVLの電圧レベル電源電圧VDDは上昇し始める。それに伴って、電源電圧VDDを抵抗分圧した電圧VTH1も上昇し始める時刻t1。そして、電圧VTH1が電圧Vref2以上になると、過電圧検出部3は、検出結果としてHレベルの信号を出力する。それに応じて、割込発生部4は、Hレベルの割込信号INTPをマイコン5に対して出力する時刻t2。マイコン5は、Hレベルの割込信号INTPを受け取ると、図2のフローチャートに示すように、より消費電流の大きいモードに動作モードを移行させる。それにより、電源ラインVLに蓄積された電荷はより多く消費される。その結果、電圧VTH1が電圧Vref2より低いレベルまで低下し、電源電圧VDDは安定電圧状態となることができる時刻t3。このように、本実施の形態にかかる過電圧保護システム1aは、実施の形態1にかかる過電圧保護システム1の場合と同様の効果を奏することができる。さらに、本実施の形態にかかる過電圧保護システム1aでは、レギュレータ2及び過電圧検出部3が、それぞれ、基準電圧Vref1又は基準電圧Vref1を元に生成される電圧Vref2と、電源電圧VDDを抵抗分圧した電圧VTH1と、に基づいて動作している。それにより、本実施の形態にかかる過電圧保護システム1aは、レギュレータ2によって生成される電源電圧VDDのレベルと、実際の電源電圧VDDのレベルと、の相対比較を行うことが可能となる。そのため、本実施の形態にかかる過電圧保護システム1aは、電源電圧VDDが過電圧状態であるか否かの閾値を必要以上に高く設定する必要が無くなり、電源電圧VDDの過電圧をより精度良く防止することができる。実施の形態3図5は、本発明の実施の形態3にかかる過電圧保護システム1bを示すブロック図である。本実施の形態にかかる過電圧保護システム1bは、図1に示す過電圧保護システム1の変形例であり、具体的構成を示したものである。図5に示す過電圧保護システム1bにおいて、レギュレータ2は、増幅回路21と、トランジスタ22と、抵抗素子R5と、抵抗素子R6と、抵抗素子R7と、を有する。過電圧検出部3は、比較回路32を有する。レギュレータ2において、トランジスタ22のソース及びドレインの一方がバッテリラインBLに接続され、トランジスタ22のソース及びドレインの他方が電源ラインVLに接続され、トランジスタ22のゲートが増幅回路21の出力端子に接続される。抵抗素子R5は、電源ラインVLとノードN2との間に接続される。抵抗素子R6は、ノードN2とノードN4との間に接続される。抵抗素子R7は、ノードN4と接地電圧端子GNDとの間に接続される。増幅回路21の一方の入力端子にはノードN2の電圧第1比較電圧VTH1が供給され、増幅回路21の他方の入力端子には基準電圧第1基準電圧Vref1が供給される。増幅回路21は、電源電圧VDDを抵抗分圧した電圧VTH1と、基準電圧Vref1と、の電圧差に応じた増幅信号をトランジスタ22のゲートに対して出力する。したがって、トランジスタ22のソース-ドレイン間に流れる電流は、増幅回路21からの増幅信号に基づいて制御される。このように、レギュレータ2は、電源電圧VDDを抵抗分圧した電圧VTH1と、基準電圧Vref1と、の電圧差に基づいてトランジスタ22のソース-ドレイン間に流れる電流を制御することにより、安定した電圧レベルの電源電圧VDDを生成している。過電圧検出部3において、比較回路32の一方の入力端子にはノードN4の電圧第2比較電圧VTH2が供給され、比較回路32の他方の入力端子には基準電圧Vref1が供給される。そして、比較回路32は、電源電圧VDDを抵抗分圧した電圧VTH2と、基準電圧Vref1と、を比較し、その比較結果を過電圧検出部3の検出結果として出力する。例えば、電圧VTH2が基準電圧Vref1より小さい場合、即ち、電源電圧VDDが安定電圧状態である場合、過電圧検出部3は検出結果としてLレベルの信号を出力する。一方、電圧VTH2が基準電圧Vref1以上である場合、即ち、電源電圧VDDが過電圧状態である場合、過電圧検出部3は検出結果としてHレベルの信号を出力する。このように、過電圧検出部3は、電源電圧VDDを抵抗分圧した電圧VTH2と、基準電圧Vref1と、を比較することにより、電源電圧VDDが過電圧状態であるか否かを検出している。図5に示す過電圧保護システム1bのその他の回路構成は、図1の場合と同様であるため説明を省略する。図6は、図5に示す過電圧保護システム1bの動作を示すタイミングチャートである。マイコン内の保護素子を介して電源ラインVLに電流が流れると、電源ラインVLの電圧レベル電源電圧VDDは上昇し始める。それに伴って、電源電圧VDDを抵抗分圧した電圧VTH2も上昇し始める時刻t1。そして、電圧VTH2が基準電圧Vref1以上になると、過電圧検出部3は、検出結果としてHレベルの信号を出力する。それに応じて、割込発生部4は、Hレベルの割込信号INTPをマイコン5に対して出力する時刻t2。マイコン5は、Hレベルの割込信号INTPを受け取ると、図2のフローチャートに示すように、より消費電流の大きいモードに動作モードを移行させる。それにより、電源ラインVLに蓄積された電荷はより多く消費される。その結果、電圧VTH2が電圧Vref1より低い電圧レベルまで低下し、電源電圧VDDは安定電圧状態となることができる時刻t3。このように、本実施の形態にかかる過電圧保護システム1bは、実施の形態1にかかる過電圧保護システム1の場合と同様の効果を奏することができる。さらに、本実施の形態にかかる過電圧保護システム1bでは、レギュレータ2及び過電圧検出部3が、それぞれ、基準電圧Vref1と、電源電圧VDDを抵抗分圧した電圧VTH1又はVTH2と、に基づいて動作している。それにより、本実施の形態にかかる過電圧保護システム1bは、レギュレータ2によって生成される電源電圧VDDのレベルと、実際の電源電圧VDDのレベルと、の相対比較を行うことが可能となる。そのため、本実施の形態にかかる過電圧保護システム1bは、電源電圧VDDが過電圧状態であるか否かの閾値を必要以上に高く設定する必要が無くなり、電源電圧VDDの過電圧をより精度良く防止することができる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、過電圧検出部3と割込発生部4とにより構成される過電圧保護回路は、マイコン内の保護素子を介して電源ラインVLに電流が流れたことを検知し検知信号を出力する検知回路、をさらに備えた回路構成に適宜変更可能である。それにより、例えば、レギュレータ2のショートにより電源電圧VDDが上昇した場合と、マイコン内の保護素子を介して電源ラインVLに電流が流れて電源電圧VDDが上昇した場合と、を区別することが可能になる。つまり、マイコン内の保護素子を介して電源ラインVLに電流が流れて電源電圧VDDが上昇した場合のみ、マイコン5の動作モードを変更させることが可能となる。なお、上記実施の形態で示された過電圧保護システムは、例えば、車載システムに利用される。"