"発光素子を駆動する有機発光ダイオード表示装置の電圧補償型画素回路であって、高電位電源ラインと低電位電源ラインとの間に前記発光素子と直列接続され、第1ノードに供給された電圧に応答して前記発光素子を駆動する駆動トランジスタと、スキャンラインのスキャン信号に応答して、データラインのデータ電圧を第2ノードに供給する第1プログラムトランジスタと、前記スキャンラインのスキャン信号に応答して、基準電圧供給ラインからの基準電圧を前記第1ノードに供給する第2プログラムトランジスタと、マージラインのマージ信号に応答して前記第1ノードと第2ノードとを接続させるマージトランジスタと、前記駆動トランジスタと前記発光素子間の第3ノードと前記第2ノードとの間に接続され、前記データ電圧に相応し、前記駆動トランジスタのしきい値電圧が補償された電圧を記憶するストレージキャパシタと、リセットラインのリセット信号に応答して、前記第1、第2、第3ノードのうちの少なくとも2個のノードを、初期化電圧ラインの初期化電圧に初期化させる第1及び第2リセットトランジスタと、を備えることを特徴とする、有機発光ダイオード表示装置の電圧補償型画素回路。前記画素回路は、初期化期間、プログラム期間及び発光期間の順に駆動され、前記初期化期間で、前記第1及び第2リセットトランジスタと前記マージトランジスタがターンオンされて、前記第1、第2、第3ノードを前記初期化電圧に初期化させ、前記プログラム期間で、前記第1及び第2プログラムトランジスタと前記駆動トランジスタがターンオンされ、前記発光素子をキャパシタとして用いて、前記第3ノードで前記駆動トランジスタのしきい値電圧を検出すると同時に、前記ストレージキャパシタが前記しきい値電圧の補償された前記データ電圧に相応する電圧を記憶し、前記発光期間で、前記マージトランジスタがターンオンされ、前記ストレージキャパシタに記憶された電圧に応答して、前記駆動トランジスタが前記発光素子に供給される電流を制御することを特徴とする、請求項1に記載の有機発光ダイオード表示装置の電圧補償型画素回路。前記初期化期間で、前記第1リセットトランジスタは、前記リセット信号に応答して前記第3ノードと前記第1ノードまたは第2ノードとを接続させ、前記第2リセットトランジスタは、前記リセット信号に応答して前記初期化電圧ラインと前記第2ノードまたは第3ノードとを接続させ、前記マージトランジスタは、前記第1及び第2ノードを接続させることを特徴とする、請求項2に記載の有機発光ダイオード表示装置の電圧補償型画素回路。前記初期化電圧ラインは、前段のマージラインを用いて、前記初期化電圧として前段のマージ信号のゲートオフ電圧を供給することを特徴とする、請求項3に記載の有機発光ダイオード表示装置の電圧補償型画素回路。前記スキャン信号と前記マージ信号は反対極性を有し、前記スキャン信号にゲートオン電圧が供給される期間は、前記マージ信号にゲートオフ電圧が供給される期間よりも短いことを特徴とする、請求項4に記載の有機発光ダイオード表示装置。前記画素回路は、初期化期間、プログラム期間及び発光期間の順に駆動され、前記初期化期間で、前記第1及び第2リセットトランジスタがターンオンされて前記第1及び第3ノードは前記初期化電圧に初期化され、第3リセットトランジスタが前記リセット信号に応答して前記第2ノードを前記高電位電圧に初期化させ、前記プログラム期間で、前記第1及び第2プログラムトランジスタと前記駆動トランジスタがターンオンされ、前記発光素子をキャパシタとして用いて、前記第3ノードで前記駆動トランジスタのしきい値電圧を検出すると同時に、前記ストレージキャパシタが前記しきい値電圧の補償された前記データ電圧に相応する電圧を記憶し、前記発光期間で、前記マージトランジスタがターンオンされ、前記ストレージキャパシタに記憶された電圧に応答して、前記駆動トランジスタが前記発光素子に供給される電流を制御することを特徴とする、請求項1に記載の有機発光ダイオード表示装置の電圧補償型画素回路。前記リセットラインは、前段のスキャンラインを用いて前記リセット信号として前段のスキャン信号を供給することを特徴とする、請求項3または6に記載の有機発光ダイオード表示装置の電圧補償型画素回路。前記基準電圧として前記低電位電圧を用いることを特徴とする、請求項3または6に記載の有機発光ダイオード表示装置の電圧補償型画素回路。発光素子を駆動する有機発光ダイオード表示装置の電圧補償型画素回路であって、高電位電源ラインと低電位電源ラインとの間に前記発光素子と直列接続され、第1ノードに供給された電圧に応答して前記発光素子を駆動する駆動トランジスタと、スキャンラインのスキャン信号に応答してデータラインのデータ電圧を第2ノードに供給するプログラムトランジスタと、マージラインのマージ信号に応答して前記第1ノードと第2ノードとを接続させるマージトランジスタと、前記駆動トランジスタ及び前記発光素子間の第3ノードと前記第2ノードとの間に接続され、前記データ電圧に相応し、前記駆動トランジスタのしきい値電圧が補償された電圧を記憶するストレージキャパシタと、リセットラインのリセット信号に応答して、前記第1、第2、第3ノードのうちの少なくとも2個のノードを初期化電圧ラインの初期化電圧に初期化させる第1及び第2リセットトランジスタと、前記スキャンラインと前記第1ノードとの間に接続され、前記スキャン信号の変動分に従う基準電圧を前記第1ノードに供給するキャパシタと、を備えることを特徴とする、有機発光ダイオード表示装置の電圧補償型画素回路。前記発光素子は、前記初期化期間及びプログラム期間で負のバイアスが印加されて前記キャパシタとして用いられ、前記発光期間でのみ正のバイアスが印加されて発光することを特徴とする、請求項3、6及び9のいずれか1項に記載の有機発光ダイオード表示装置の電圧補償型画素回路。前記プログラム期間で、前記発光素子のキャパシタは、前記第3ノードの電位が前記基準電圧Vrefと前記しきい値電圧Vthとの差電圧Vref-Vthになるまで、前記駆動トランジスタを通じて電荷を蓄積し、前記ストレージキャパシタは、前記プログラム期間で、前記第2及び第3ノードとの差電圧Vdata-VrefVthを記憶し、前記発光期間で、前記駆動トランジスタは、前記データ電圧Vdataと前記基準電圧Vrefとの差電圧Vdata-Vrefの二乗に比例する電流を前記発光素子に供給することを特徴とする、請求項10に記載の有機発光ダイオード表示装置の電圧補償型画素回路。前記画素回路のトランジスタはn型に構成され、前記プログラム期間で、正のしきい値電圧または負のしきい値電圧を検出することを特徴とする、請求項10に記載の有機発光ダイオード表示装置の電圧補償型画素回路。前記画素回路のトランジスタはp型に構成され、前記プログラム期間で、正のしきい値電圧または負のしきい値電圧を検出することを特徴とする、請求項10に記載の有機発光ダイオード表示装置の電圧補償型画素回路。前記基準電圧を調節して前記発光素子のブラック輝度を調整することを特徴とする、請求項10に記載の有機発光ダイオード表示装置の電圧補償型画素回路。前記駆動トランジスタは常に飽和領域で駆動されることを特徴とする、請求項10に記載の有機発光ダイオード表示装置の電圧補償型画素回路。本発明は、上記従来の問題点を解決するために案出されたもので、本発明が解決しようとする課題は、駆動TFTの極性にかかわらず、正のしきい値電圧の他に負のしきい値電圧も補償できるAMOLED表示装置の電圧補償型画素回路を提供することである。また、本発明が解決しようとする他の課題は、駆動TFTと発光素子との間に直列接続される発光制御TFTを省いても、発光素子の余分の発光を防止できるAMOLED表示装置の電圧補償型画素回路を提供することである。上記課題を解決するために、本発明の実施例によるAMOLED表示装置の電圧補償型画素回路は、高電位電源ラインと低電位電源ラインとの間に前記発光素子と直列接続され、第1ノードに供給された電圧に応答して前記発光素子を駆動する駆動トランジスタと、スキャンラインのスキャン信号に応答して、データラインのデータ電圧を第2ノードに供給する第1プログラムトランジスタと、前記スキャンラインのスキャン信号に応答して、基準電圧供給ラインからの基準電圧を前記第1ノードに供給する第2プログラムトランジスタと、マージラインのマージ信号に応答して前記第1ノードと第2ノードとを接続させるマージトランジスタと、前記駆動トランジスタ及び前記発光素子間の第3ノードと前記第2ノードとの間に接続され、前記データ電圧に相応し、前記駆動トランジスタのしきい値電圧が補償された電圧を記憶するストレージキャパシタと、リセットラインのリセット信号に応答して、前記第1、第2、第3ノードのうちの少なくとも2個のノードを、初期化電圧ラインの初期化電圧に初期化させる第1及び第2リセットトランジスタと、を備える。前記画素回路は、初期化期間、プログラム期間及び発光期間の順に駆動され、前記初期化期間で、前記第1及び第2リセットトランジスタと、前記マージトランジスタがターンオンされて、前記第1、第2、第3ノードを前記初期化電圧に初期化させ、前記プログラム期間で、前記第1及び第2プログラムトランジスタと前記駆動トランジスタがターンオンされ、前記発光素子をキャパシタとして用いて、前記第3ノードで前記駆動トランジスタのしきい値電圧を検出すると同時に、前記ストレージキャパシタが前記しきい値電圧の補償された前記データ電圧に相応する電圧を記憶し、前記発光期間で、前記マージトランジスタがターンオンされ、前記ストレージキャパシタに記憶された電圧に応答して、前記駆動トランジスタが前記発光素子に供給される電流を制御する。前記初期化期間で、前記第1リセットトランジスタは、前記リセット信号に応答して前記第3ノードと前記第1ノードまたは第2ノードとを接続させ、前記第2リセットトランジスタは、前記リセット信号に応答して前記初期化電圧ラインと前記第2ノードまたは第3ノードとを接続させ、前記マージトランジスタは、前記第1及び第2ノードを接続させる。前記初期化電圧ラインは、前段のマージラインを用いて、前記初期化電圧として前段のマージ信号のゲートオフ電圧を供給することもできる。前記スキャン信号と前記マージ信号は反対極性を有し、前記スキャン信号にゲートオン電圧が供給される期間は、前記マージ信号にゲートオフ電圧が供給される期間よりも短い。前記画素回路は、初期化期間、プログラム期間及び発光期間の順に駆動され、前記初期化期間で、前記第1及び第2リセットトランジスタがターンオンされて前記第1及び第3ノードは前記初期化電圧に初期化され、第3リセットトランジスタが前記リセット信号に応答して前記第2ノードを前記高電位電圧に初期化させ、前記プログラム期間で、前記第1及び第2プログラムトランジスタと前記駆動トランジスタがターンオンされ、前記発光素子をキャパシタとして用いて、前記第3ノードで前記駆動トランジスタのしきい値電圧を検出すると同時に、前記ストレージキャパシタが前記しきい値電圧の補償された前記データ電圧に相応する電圧を記憶し、前記発光期間で、前記マージトランジスタがターンオンされ、前記ストレージキャパシタに記憶された電圧に応答して、前記駆動トランジスタが前記発光素子に供給される電流を制御する。前記リセットラインは、前段のスキャンラインを用いて前記リセット信号として前段のスキャン信号を供給することもできる。前記基準電圧として前記低電位電圧を用いることもできる。本発明の他の特徴による有機発光ダイオード表示装置の電圧補償型画素回路は、前記第2プログラムトランジスタに代わり、前記スキャンラインと前記第1ノードとの間に接続され、前記スキャン信号の変動分に従う基準電圧を前記第1ノードに供給するキャパシタをを備える。前記発光素子は、前記初期化期間及びプログラム期間で負のバイアスが印加されて前記キャパシタとして用いられ、前記発光期間でのみ正のバイアスが印加されて発光する。前記プログラム期間で、前記発光素子のキャパシタは、前記第3ノードの電位が前記基準電圧Vrefと前記しきい値電圧Vthとの差電圧Vref-Vthになるまで、前記駆動トランジスタを通じて電荷を蓄積し、前記ストレージキャパシタは、前記プログラム期間で、前記第2及び第3ノードとの差電圧Vdata-VrefVthを記憶し、前記発光期間で、前記駆動トランジスタは、前記データ電圧Vdataと前記基準電圧Vrefとの差電圧Vdata-Vrefの二乗に比例する電流を前記発光素子に供給する。前記画素回路のトランジスタはn型に構成され、前記プログラム期間で、正のしきい値電圧または負のしきい値電圧を検出する。前記画素回路のトランジスタはp型に構成され、前記プログラム期間で、正のしきい値電圧または負のしきい値電圧を検出する。前記基準電圧を調節して前記発光素子のブラック輝度を調整する。前記駆動トランジスタは常に飽和領域で駆動される。本発明によるAMOLED表示装置の電圧補償型画素回路は、プログラム期間で駆動TFTをダイオード構造にせずにも、発光素子をキャパシタとして用いてしきい値電圧を検出することによって、n型TFTやp型TFTのいずれにおいても、正のしきい値電圧の他に負のしきい値電圧も検出できるので、広範囲の電圧領域でしきい値電圧を正確に検出することができる。また、本発明によるAMOLED表示装置の電圧補償型画素回路は、高電位電源ラインと低電位電源ラインとの間に駆動TFT及び発光素子のみが直列接続された構造を用いながらも、初期化期間及びプログラム期間で発光素子に負のバイアスを印加して発光素子をキャパシタとして用い、発光期間でのみ発光素子を発光させることによって、余分の発光を防止し、コントラストを向上させることができる。また、本発明によるAMOLED表示装置の電圧補償型画素回路は、発光期間で駆動TFTが常に飽和領域で動作するので、バイアスストレスによるTFT劣化が小さいという長所がある。図1は、本発明の第1実施例によるAMOLED表示装置の画素回路を示す等価回路図であり、図2は、図1に示す画素回路の駆動波形図である。図1に示す画素回路は、発光素子OLEDを駆動させてデータ電圧Vdataに相応する輝度を発生させ、6個のn型TFT及び1個のストレージキャパシタCsで構成される。多数の画素会所たちがAMOLEDディスプレー装置を構成して各画素回路は独立的に各OLEDを駆動する。発光素子OLEDは、高電位電源ライン40と低電位電源ライン42との間に、駆動TFTTdと直列に接続される。発光素子OLEDは、駆動TFTTdに接続されたアノード、低電位電源ライン42に接続されたカソード、及びアノードとカソードとの間の発光層を備える。発光層は、カソードとアノードとの間に順次積層された、電子注入層、電子輸送層、有機発光層、正孔輸送層、正孔注入層を備える。発光素子OLEDは、アノードとカソードとの間に正のバイアスが印加されると、カソードからの電子が電子注入層及び電子輸送層を経由して有機発光層に供給され、アノードからの正孔が正孔注入層及び正孔輸送層を経由して有機発光層に供給される。したがって、有機発光層では、供給された電子及び正孔の再結合により蛍光または燐光物質を発光させることで、電流密度に比例する輝度を発生させる。一方、発光素子OLEDは、負のバイアスが印加されると、電荷を蓄積するキャパシタColedの役割を果たす。画素回路は、1個の駆動TFTTd、2個の初期化TFTTres1,Tres2、2個のプログラムTFTTref,Tdata、発光開始のための1個のマージTFTTmeを含む6個のn型TFTと、発光素子OLEDとデータTFTTdataとの間に接続された1個のストレージキャパシタCsとを備える。また、画素回路は、n番目ここで、nは、正の整数のスキャン信号SSnを供給するn番目のスキャンライン30n、n番目のマージ信号MergeSignalMSnを供給するn番目のマージライン34n、n番目のリセット信号RSnを供給するn番目のリセットライン36nを含む3本の制御ラインを備える。ここで、n番目のリセットライン36nは、前段のスキャンラインであるn-1番目のスキャンライン30n-1に代替可能である。n番目のマージ信号MSnは、n番目のスキャン信号SSnと相反する極性を有する。また、画素回路は、高電位電圧Vddを供給する高電位電源ライン40、高電位電圧Vddよりも低い低電位電圧Vssを供給する低電位電源ライン42、及び高電位電圧Vddよりは低く、低電位電圧Vssより高いまたは等しい基準電圧Vrefを供給する基準電圧ライン44を含む3本の固定電源ラインを備える。ここで、基準電圧Vrefは、低電位電圧Vssに代替可能である。また、画素回路は、データ電圧Vdataを供給するデータライン32、及び初期化電圧Viniを供給する初期化ライン38を備える。初期化電圧Viniが固定電位である必要はなく、よって、初期化ライン38は前段のマージラインであるn-1番目のマージライン34n-1に代替可能である。初期化電圧Viniには、低電位電圧Vssより低い電圧、例えば、n-1番目のマージライン34n-1に供給されるゲートオフ電圧Voffが利用される。基準TFTTrefは、n番目のスキャンライン30nにゲート電極が接続され、基準電圧ライン44に第1電極が接続され、駆動トランジスタTdのゲート電極に接続された第1ノードN1に第2電極が接続される。第1電極及び第2電極は、電流方向によってソース電極またはドレイン電極となる。基準TFTTrefは、n番目のスキャンライン30nからのスキャン信号SSnに応答して、プログラム期間で、第1ノードN1に基準電圧Vrefを供給する。データTFTTdataは、n番目のスキャンライン30nにゲート電極が接続され、データライン32に第1電極が接続され、ストレージキャパシタCsに接続された第2ノードN2に第2電極が接続される。第1電極及び第2電極は、電流方向によってソース電極またはドレイン電極となる。データTFTTdataは、n番目のスキャンライン30nからのスキャン信号SSnに応答して、プログラム期間で、第2ノードN2にデータ電圧Vdataを供給する。マージTFTTmeは、n番目のマージライン34nにゲート電極が接続され、第1ノードN1に第1電極が接続され、第2ノードN2に第2電極が接続される。第1電極及び第2電極は、電流方向によってソース電極またはドレイン電極となる。マージTFTTmeは、n番目のマージライン34nからのマージ信号MSnに応答して、初期化期間及び発光期間で、第1ノードN1と第2ノードN2とを接続させる。第1リセットTFTTres1は、n番目のリセットライン36nにゲート電極が接続され、発光素子OLEDのアノードに接続された第3ノードN3に第1電極が接続され、第1ノードN1に第2電極が接続される。第2リセットTFTTres2は、n番目のリセットライン36nにゲート電極が接続され、初期化ライン38に第1電極が接続され、第3ノードN3に第2電極が接続される。第1電極及び第2電極は、電流方向によってソース電極またはドレイン電極となる。第1及び第2リセットTFTTres1,Tres2は、n番目のリセットライン36nのリセット信号RSnに応答して、初期化期間で、画素回路20のノードN1,N2,N3のそれぞれを初期化電圧Viniに初期化する。n番目のリセットライン36nとしてn-1番目のスキャンライン30n-1を用い、第1及び第2リセットTFTTres1,Tres2は、初期化期間で、n-1番目のスキャンライン30n-1のスキャン信号SSn-1に応答してスイッチングされることができる。初期化ライン38にはn-1番目のマージライン34n-1が用いられて、初期化電圧Viniとしては、初期化期間でn-1番目のマージライン34n-1に供給されるマージ信号MSn-1のゲートオフ電圧Voffが供給されることができる。駆動TFTTdは、第1ノードN1にゲート電極が接続され、高電位電源ライン40に第1電極が接続され、発光素子OLEDのアノードに接続された第3ノードN3に第2電極が接続される。第1電極及び第2電極は、電流方向によってソース電極またはドレイン電極となる。駆動TFTTdは、第1ノードN1に供給された電圧に応じて、高電位電圧ライン40から第3ノードN3を経由して発光素子OLEDに供給される電流を制御して、発光素子OLEDを駆動する。このような画素回路20は、図2に示すように、初期化期間、プログラム期間、発光期間で順次駆動される。初期化期間は、第1、第2リセットTFTTres1,Tres2とマージTFTTmeのアクティブ駆動により第1、第2、第3ノードN1,N2,N3のそれぞれが初期化電圧Viniに初期化される期間である。プログラム期間は、基準TFTTref、データTFTTdata、駆動TFTTdのアクティブ駆動により駆動TFTTdのしきい値電圧Vthを検出するとともに、ストレージキャパシタCsに、しきい値電圧Vthが補償されたデータ電圧Vdataに対応する電圧を記憶する期間である。発光期間は、マージTFTTme及び駆動TFTTdのアクティブ駆動により、ストレージキャパシタCsから供給される電圧に応答して駆動TFTTdが発光素子OLEDを発光させる期間である。図3は、図1に示す画素回路が初期化期間で駆動される状態を、図4はプログラム期間で駆動される状態を、図5は発光期間で駆動される状態を示す等価回路図である。以下、図2乃至図5を参照して、初期化期間、プログラム期間、発光期間で画素回路20の動作を詳細に説明する。図1に示す画素回路20がn型TFTで構成されるので、図2に示すハイ状態のゲートハイ電圧Vgh、すなわち、ゲートオン電圧Vonによりターンオンされてアクティブ化され、ロー状態のゲートロー電圧Vgl、すなわち、ゲートオフ電圧Voffによりターンオフされる。図2及び図3に示す初期化期間で、第1及び第2リセットTFTTres1,Tres2とマージTFTTmeをターンオンして、第1、第2、第3ノードN1、N2、N3のそれぞれを初期化電圧Viniに初期化する。このために、n番目のリセットライン36nにはリセット信号RSnのゲートオン電圧Vonが供給され、n番目のマージライン34nにはマージ信号MSnのゲートオン電圧Vonが供給され、n番目のスキャンライン30nにはスキャン信号SSnのゲートオフ電圧Voffが供給される。これにより、図3に示すように、ゲートオン電圧Vonに応答して、第1リセットTFTTres1、第2リセットTFTTres2、マージTFTTmeがターンオンされ、ゲートロー電圧Voffに応答して基準TFTTref及びデータTFTTdataはターンオフされ、第1ノードN1に供給されたロー状態の初期化電圧Viniによって駆動TFTTdもターンオフされる。したがって、初期化ライン38に供給された初期化電圧Viniが、ターンオンされた第1リセットTFTTres1、第2リセットTFTTres2、マージTFTTmeを経由して第1、第2、第3ノードN1、N2、N3のそれぞれに供給されることによって、第1、第2、第3ノードN1、N2、N3は同一の初期化電圧Viniに初期化される。初期化電圧Viniとして、低電位電圧Vssよりも低いロー状態の電圧が供給される。例えば、初期化ライン38としてn-1番目のマージライン34n-1を使用することで、初期化電圧Viniとしてn-1番目のマージ信号MSn-1のゲートオフ電圧Voffを供給することができる。その結果、初期化期間で、第3ノードN3には低電位電圧Vssよりも低い初期化電圧Viniが供給されて、発光素子OLEDには負のバイアスが印加されるから、発光素子OLEDは発光せず、発光素子OLEDは電荷を蓄積するキャパシタColedの役割を果たす。n番目のリセットライン36nとしては、初期化期間でゲートオン電圧Vonのスキャン信号SSn-1を供給するn-1番目のスキャンライン30n-1を用いることができる。一方、この初期化期間で発光素子OLEDの余分の発光を防止するために、図2に示すように、リセットライン36nにゲートオン電圧Vonが供給されるリセット信号RSnのアクティブ期間が、ロー状態の初期化電圧Vini=Voffが供給される期間内で短く設定される。すなわち、n-1番目のスキャンライン30n-1にゲートオン電圧Vonが供給されるn-1番目のスキャン信号SSn-1のアクティブ期間が、n-1番目のマージライン34n-1にゲートオフ電圧Voffが供給されるマージ信号MSn-1の非アクティブ期間内で該非アクティブ期間よりも短く設定される。図2及び図4に示すプログラム期間で、基準TFTTref、データTFTTdata、駆動TFTTdをターンオンし、発光素子OLEDをキャパシタColedとして用いて駆動TFTTdのしきい値電圧Vthを検出すると同時に、ストレージキャパシタCsに、しきい値電圧Vthが補償されたデータ電圧Vdataに対応する電圧を記憶する。このために、n番目のスキャンライン30nには、スキャン信号SSnのゲートオン電圧Vonが供給され、n番目のマージライン34nにはマージ信号MSnのゲートオフ電圧Voffが、n番目のリセットライン36nにはリセット信号RSnのゲートオフ電圧Voffが供給される。これにより、図4に示すように、ゲートオン電圧Vonに応答して基準TFTTref、データTFTTdataがターンオンされ、第1ノードN1に供給された基準電圧Vrefによって駆動TFTTdも、ソース-ドレイン電流が充分に小さくなるまでターンオンされ、ゲートオフ電圧Voffによって第1リセットTFTTres1、第2リセットTFTTres2、マージTFTTmeがターンオフされる。ターンオンされたデータTFTTdataを通じてデータ電圧Vdataが供給されると、第2ノードN2電圧は、初期化電圧Vini=Voffからデータ電圧Vdataに変動し、第2ノードN2電圧の変動分Vdata-Voffに比例して第3ノードN3の電圧VN3も下記の数学式1のように変動する。ここで、第3ノードN3の電圧VN3は、低電位電圧Vssよりも低いので、発光素子OLEDは負のバイアス印加によりキャパシタColedの役割を果たすようになる。キャパシタColedとして用いられる発光素子OLEDは、第3ノードN3の電位が基準電圧Vrefから駆動TFTTdのしきい値電圧Vthを減算した値Vref-Vthになるまで、すなわち、駆動TFTTdのソース-ドレイン電流Idsが十分に小さくなるまで、駆動TFTTdを通じて電荷を蓄積する。これにより、第3ノードN3では、基準電圧Vrefからしきい値電圧Vthを引いた電圧Vref-Vth、すなわち、駆動TFTTdのしきい値電圧Vthを検出することができる。特に、駆動TFTTdのゲート-ドレイン接続されたダイオード構造を利用せず、発光素子OLEDをキャパシタColedとしてしきい値電圧Vthを検出するので、正のしきい値電圧Vthだけでなく、負のしきい値電圧Vthも正確に検出することができる。その結果、ストレージキャパシタCsは、ターンオンされたデータTFTTdataを経由して供給されたデータ電圧Vdataと、第3ノードN3に供給された電圧Vref-Vthとの差電圧Vdata-VrefVthを記憶することによって、しきい値電圧Vthが補償されたデータ電圧Vdataに相応する電圧Vdata-VrefVthを記憶する。一方、図2で、n番目のスキャンライン30nに供給されるスキャン信号SSnのアクティブ期間が、n番目のマージライン34nに供給されるマージ信号MSnの非アクティブ期間より短く設定される。n番目のリセットライン36nとしては、プログラム期間でゲートオフ電圧Voffのスキャン信号SSn-1を供給するn-1番目のスキャンライン30n-1が用いることができる。図2及び図5に示す発光期間で、マージTFTTmeがターンオンされて、ストレージキャパシタCsの電圧に応答して駆動TFTTdが発光素子OLEDを発光させる。このために、n番目のマージライン34nにはマージ信号MSnのゲートオン電圧Vonが供給され、n番目のリセットライン36nにはリセット信号RSnのゲートオフ電圧Voffが、n番目のスキャンライン30nにはスキャン信号SSnのゲートオフ電圧Voffが供給される。これにより、図5に示すように、ゲートオン電圧Vonに応答してマージTFTTmeがターンオンされて第1及び第2ノードN1,N2を接続させ、ゲートオフ電圧Voffに応答して第1リセットTFTTres1、第2リセットTFTTres2、基準TFTTref、データTFTTdataがターンオフされる。駆動TFTTdは、マージTFTTmeを経由して第1ノードN1に供給されたストレージキャパシタCsの電圧Vdata-VrefVthに応答して、高電位電源ライン40から発光素子OLEDに供給される電流Idsを制御して発光素子OLEDを発光させ、発光素子OLEDは、駆動TFTTdの出力電流Idsの密度に比例する輝度を発生する。この時、駆動TFTTdを通じて発光素子OLEDに供給される電流Idsは、下記の数学式2で示される。ここで、βは、駆動TFTTdの構造チャンネル幅及び長さと物理特性で決定される比例係数である。上記の数学式2を参照すると、駆動TFTTdの出力電流Idsを決定する電圧においてしきい値電圧Vthの項目が相殺されるので、出力電流Idsは駆動TFTTdのしきい値電圧Vthのばらつきに影響を受けないことがわかる。また、上記の数学式2を参照すると、出力電流Idsは、データ電圧Vdataと基準電圧Vrefとの差電圧Vdata-Vrefに比例するので、基準電圧Vrefを調節して発光素子OLEDのブラック輝度を調整することができる。また、発光期間で、駆動TFTTdは常に、ゲート-ソース間電圧Vgsからしきい値電圧Vthを引いた値が、ドレイン-ソース間電圧Vdsより小さいまたは等しい、すなわち、Vgs-Vth≧Vds状態である飽和領域で動作するので、バイアスストレスによる劣化が非常に小さい。図6は、図1に示す画素回路にp型TFTを適用した場合を示す等価回路図であり、図7は、図6に示す画素回路の駆動波形図である。図1に示す画素回路は、n型TFTのみで構成したが、図6に示す画素回路のようにp型TFTを適用することもできる。図1に示す画素回路と図6に示す画素回路とを対比すると、図6に示す駆動TFTTdと、この駆動TFTTdを制御する第1リセットTFTTres1、第2リセットTFTTres2、マージTFTTme、基準TFTTref、データTFTTdataがp型TFTで構成されている点、及び、発光素子OLEDの接続構造が逆になって、発光素子OLEDのアノードが高電位電源ライン40に接続され、カソードが駆動TFTTdに接続された第3ノードN3に接続され、駆動TFTTdのソース電極が低電位電源ライン42に接続された点のみ異なり、重複する構成についての説明は省略する。図6に示す画素回路がp型TFTで構成されるので、図7に示す駆動波形は、図2に示すn型TFTの駆動波形とは相反する極性を有する。すなわち、図7に示す駆動波形ドでは、ロー状態のゲートロー電圧Vglがゲートオン電圧Vonとして用いられ、ハイ状態のゲートハイ電圧Vghがゲートオフ電圧Voffとして用いられる。図7の初期化期間で、n番目のリセット信号RSnとn番目のマージ信号MSnのゲートオン電圧Vonに応答して第1及び第2リセットTFTTres1,Tres2とマージTFTTmeがターンオンされることで、第1、第2、第3ノードN1、N2、N3が初期化電圧Vini=Voff=Vgh>Vssに初期化される。この時、発光素子OLEDは、負のバイアスにより発光せず、キャパシタColedの役割を果たす。図7のプログラム期間で、n番目のスキャン信号SSnのゲートオン電圧Vonに応答して、基準TFTTref、データTFTTdataがターンオンされ、基準電圧Vrefに応答して、駆動TFTTdが、ソース-ドレイン電流が十分に小さくなるまでターンオンされ、発光素子OLEDをキャパシタColedとして用いて第3ノードN3で駆動TFTTdのしきい値電圧Vthを検出すると同時に、ストレージキャパシタCsに、しきい値電圧Vthが補償されたデータ電圧Vdataに相応する電圧Vdata-VrefVthを記憶する。この時、駆動TFTTdは、ゲート-ドレインが接続されているダイオード構造でないので、p型駆動TFTTdの負のしきい値電圧Vthの他に、正のしきい値電圧Vthも正確に検出することができる。図7の発光期間で、n番目のマージ信号MSnのゲートオン電圧Vonに応答してマージTFTTmeがターンオンされ、マージTFTTmeを通じてストレージキャパシタCsから第2ノードN2に供給された電圧Vdata-VrefVthに応答して駆動TFTTdが発光素子OLEDを発光させる。この時、駆動TFTTdは飽和領域でのみ動作するので、バイアスストレスによる劣化が小さい。図8は、本発明の第2実施例によるAMOLED表示装置の画素回路を示す等価回路図である。図8に示す第2実施例による画素回路は、図1に示す第1実施例による画素回路に対比すると、第1リセットTFTTres1の第2電極が、第1ノードN1ではなく第2ノードN2に接続されている点のみ異なり、その他の構成は同一なので、同一の構成についての説明は省略する。図8の画素回路において、初期化期間で、リセット信号RSnとマージ信号MSnのゲートオン電圧Vonによって第1及び第2リセットTFTTres1,Tres2とマージTFTTmeがターンオンされて、第1、第2、第3ノードN1,N2,N3を初期化電圧Viniに初期化させる。図9は、本発明の第3実施例によるAMOLEDの画素回路を示す等価回路図である。図9に示す第3実施例による画素回路は、図1に示す第1実施例による画素回路と対比すると、第1リセットTFTTres1の第2電極が、第1ノードN1ではなく第2ノードN2に接続され、第2リセットTFTTres2の第2電極が、第3ノードN3ではなく第2ノードN2に接続されている点のみが異なり、その他の構成は同一なので、同一の構成についての説明は省略する。図9の画素回路においても、初期化期間で、リセット信号RSnとマージ信号MSnのゲートオン電圧Vonによって第1及び第2リセットTFTTres1,Tres2とマージTFTTmeがターンオンされ、第1、第2、第3ノードN1,N2,N3を初期化電圧Viniに初期化させる。図10は、本発明の第4実施例によるAMOLEDの画素回路を示す等価回路図である。図10に示す第4実施例による画素回路は、図1に示す第1実施例による画素回路に対比すると、第1リセットTFTTres1の第2電極が、第1ノードN1ではなく第2ノードN2に接続され、第2リセットTFTTres2の第2電極が、第3ノードN3ではなく第1ノードN1に接続されている点のみ異なり、その他の構成は同一なので、同一の構成についての説明は省略する。図10の画素回路においても、初期化期間で、リセット信号RSn及びマージ信号MSnのゲートオン電圧Vonによって第1及び第2リセットTFTTres1,Tres2とマージTFTTmeがターンオンされて、第1、第2、第3ノードN1,N2,N3の全てを初期化電圧Viniに初期化させる。図11は、本発明の第5実施例によるAMOLEDの画素回路を示す等価回路図であり、図12は、図11に示す画素回路の駆動波形図である。図11に示す第5実施例による画素回路は、図1に示す第1実施例による画素回路に対比すると、第3リセットTFTTres3をさらに備えた点以外は同一に構成され、同一の構成についての説明は省略する。第3リセットTFTTres3は、n番目のリセットライン36nにゲート電極が接続され、高電位電源ライン40に第1電極が接続され、第2ノードN2に第2電極が接続される。第1電極及び第2電極は、電流方向によってソース電極またはドレイン電極となる。第3リセットTFTTres3は、n番目のリセットライン36nに供給されるリセット信号RSnまたはn-1番目のスキャンライン30n-1に供給されるスキャン信号SSn-1のゲートオン電圧Vonに応答して、初期化期間で、第2ノードN2を高電位電圧Vddに初期化させる。図2に示す駆動波形図と図12に示す駆動波形図とを対比すると、n番目のマージライン34nに供給されるマージ信号MSnが、図2ではプログラム期間でのみゲートオフ電圧Voffが供給されたのに対し、図12では初期化期間及びプログラム期間でゲートオフ電圧Voffが供給されるという点と、図2では初期化電圧Viniとして前段のn-1番目のマージ信号MSn-1のゲートオフ電圧Voffを用いたのに対し、図12では、初期化電圧Viniが直流電圧と固定して供給されるという点が異なる。図12の初期化期間で、n番目のリセットライン36nに供給されるリセット信号RSnまたはn-1番目のスキャンライン30n-1に供給されるスキャン信号SSn-1のゲートオン電圧Vonに応答して、第1及び第2リセットTFTTres1,Tres2は第1及び第3ノードN1,N3を初期化電圧Viniに初期化させ、第3リセットTFTTres3は、第2ノードN2を高電位電圧Vddに初期化させる。この時、n番目のマージライン34nに供給されるマージ信号MSnのゲートオフ電圧Voffに応答してマージTFTTmeはターンオフされる。図12のプログラム期間で、n番目のスキャンライン30nに供給されるスキャン信号SSnのゲートオン電圧Vonに応答して、基準TFTTrefは第1ノードN1に基準電圧Vrefを供給し、データTFTTdataは第2ノードN2にデータ電圧Vdataを供給する。ターンオンされたデータTFTTdataを通じてデータ電圧Vdataが供給されると、第2ノードN2電圧は高電位電圧Vddからデータ電圧Vdataに変動して、第2ノードN2電圧の変動分Vdata-Vddに比例して第3ノードN3の電圧VN3も次の数学式3のように変動する。ここで、第3ノードN3の電圧VN3は低電位電圧Vssよりも低いので、キャパシタColedとして用いられる発光素子OLEDは、第3ノードN3の電位が、基準電圧Vrefから駆動TFTTdのしきい値電圧Vthを引いた値Vref-Vthになるまで、すなわち、駆動TFTTdの出力電流Idsが十分に小さくなるまで、駆動TFTTdを通じて電荷を蓄積する。その結果、ストレージキャパシタCsは、ターンオンされたデータTFTTdataを経由して供給されたデータ電圧Vdataと第3ノードN3に供給された電圧Vref-Vthとの差電圧Vdata-VrefVthを記憶することによって、しきい値電圧Vthが補償されたデータ電圧Vdataに相応する電圧Vdata-VrefVthを記憶する。図12に示す発光期間で、n番目のマージライン34nに供給されたマージ信号MSnのゲートオン電圧Vonに応答してマージTFTTmeがターンオンされ、ターンオンされたマージTFTTmeを通じて第1ノードN1に供給されたストレージキャパシタCsの電圧Vdata-VrefVthに応答して、駆動TFTTdがソース-ドレイン間電流Idsを制御することによって、発光素子OLEDを発光させる。図13は、本発明の第6実施例によるAMOLEDの画素回路を示す等価回路図である。図13に示す第6実施例による画素回路は、図1に示す第1実施例による画素回路に対比すると、図1の基準TFTTrefをキャパシタCdに代えた以外は、同様に構成されるので、同一の構成についての説明は省略する。キャパシタCdは、n番目のスキャンライン30nと第1ノードN1との間に接続される。キャパシタCdは、図2に示すプログラム期間で、n番目のスキャン信号SSnがゲートオフ電圧Voffからゲートオン電圧Vonに変動すると、その変動分と、寄生キャパシタを含む全体容量Ctotalに対するキャパシタCdの容量比CdCtotalとの積に比例して第1ノードN1の電圧も上昇する。これにより、プログラム期間で、キャパシタCdも図1の基準TFTTrefと同様に、基準電圧Vrefに類似した電圧を第1ノードN1に供給することによって、駆動TFTTdのソース-ドレイン間電流Idsが十分に小さくなるまで駆動TFTTdを駆動させて、しきい値電圧Vthを検出可能にする。このように、本発明によるAMOLED表示装置の電圧補償型画素回路は、プログラム期間で、駆動TFTTdをダイオード構造にせずにも、発光素子OLEDをキャパシタColedとして用いてしきい値電圧Vthを検出することによって、n型TFTやp型TFTのいずれにおいても、正のしきい値電圧の他に負のしきい値電圧も検出できるので、広範囲の電圧領域でしきい値電圧Vthを正確に検出することができる。また、本発明によるAMOLED表示装置の電圧補償型画素回路は、高電位電源ライン40と低電位電源ライン42との間に駆動TFTTd及び発光素子OLEDのみが直列接続された構造を用いながらも、初期化期間及びプログラム期間で発光素子OLEDに負のバイアスを印加して発光素子OLEDをキャパシタColedとして用い、発光期間でのみ発光素子OLEDを発光させることによって、余分の発光を防止し、コントラストを向上させることができる。また、本発明によるAMOLED表示装置の電圧補償型画素回路は、発光期間で駆動TFTTdが常に飽和領域で動作するので、バイアスストレスによるTFT劣化が小さいという長所がある。以上説明した本発明は、上記の実施例及び添付図面に限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であるということは、本発明の属する技術の分野における通常の知識を有する者には明らかである。"