右眼用の画像及び左眼用の画像を交互に表示し、前記右眼用の画像及び前記左眼用の画像を順次目視可能とする眼鏡を介して立体映像として視認させる表示装置であって、行列状に配置された複数の発光画素と、前記複数の発光画素の行ごとに配置された走査線と、前記複数の発光画素の列ごとに配置された信号線と、前記走査線を駆動する走査線駆動部と、前記信号線を駆動する信号線駆動部とを有する駆動部とを具備し、前記走査線駆動部は、第1のパルス及び第2のパルスを有する走査信号を出力し、前記信号線駆動部は、前記右眼用の画像及び前記左眼用の画像に対応した画像信号を出力し、前記複数の発光画素において、前記走査線を介して入力される前記走査信号のうちの前記第1のパルスに基づいて、発光画素の行単位で順次、消光状態が開始され、前記走査信号のうちの前記第2のパルスに基づいて、前記信号線から発光データが書き込まれ、前記駆動部は、前記複数の発光画素の最後の行の消光状態の開始より前に、前記複数の発光画素の最初の行への前記発光データの書き込みを開始し、前記複数の発光画素の最初の行の発光状態の開始より後に、前記複数の発光画素の最後の行への前記発光データの書き込みを終了するよう、前記走査線及び前記信号線に前記走査信号及び前記画像信号をそれぞれ供給する、表示装置。右眼用の画像及び左眼用の画像を交互に表示し、前記右眼用の画像及び前記左眼用の画像を順次目視可能とする眼鏡を介して立体映像として視認させる表示装置であって、行列状に配置された複数の発光画素と、前記複数の発光画素の行ごとに配置された走査線と、前記複数の発光画素の列ごとに配置された信号線と、前記走査線を駆動する走査線駆動部と前記信号線を駆動する信号線駆動部とを有する駆動部とを具備し、前記走査線駆動部は、第1のパルス及び第2のパルスを有する走査信号を出力し、前記信号線駆動部は、前記右眼用の画像及び前記左眼用の画像に対応した画像信号を出力し、前記複数の発光画素において、前記走査線を介して入力される前記走査信号のうちの前記第1のパルスに基づいて、前記信号線から発光データが書き込まれ、前記走査信号のうちの前記第2のパルスに基づいて、発光画素の行単位で順次、発光状態が開始され、前記駆動部は、前記複数の発光画素の最後の行の消光状態の開始より前に、前記複数の発光画素の最初の行への前記発光データの書き込みを開始し、前記複数の発光画素の最初の行の発光状態の開始より後に、前記複数の発光画素の最後の行への前記発光データの書き込みを終了するよう、前記走査線及び前記信号線に前記走査信号及び前記画像信号をそれぞれ供給する、表示装置。前記走査線駆動部は、第1の信号を第1の周期を有するクロック信号に基づいて順次出力する第1シフトレジスタと、第2の信号を前記第1の周期とは異なる第2の周期を有するクロック信号に基づいて順次出力する第2シフトレジスタと、入力された前記第1の信号及び前記第2の信号の論理和または論理積を求め、前記第1の信号に基づく第1のパルス及び前記第2の信号に基づく第2のパルスを含む走査信号として出力する論理回路とを備える、請求項1または2に記載の表示装置。前記第2の周期は、前記第1の周期よりも長い、請求項3に記載の表示装置。前記第1の周期は、前記第2の周期よりも長い、請求項3に記載の表示装置。前記複数の発光画素の各々は、少なくとも、発光素子と、電圧を保持する第1のコンデンサと、前記第1のコンデンサに保持された電圧に応じたドレイン電流またはソース電流を前記発光素子に流すことにより前記発光素子を発光させる駆動トランジスタと、所定の参照電位を供給する第1の参照電位線と前記駆動トランジスタのゲート電極との導通及び非導通を切り換える第1スイッチングトランジスタと、前記信号線と前記第1のコンデンサとの導通及び非導通を切り換える第2スイッチングトランジスタと、前記第1のコンデンサと前記駆動トランジスタのソース電極との導通及び非導通を切り換える第3スイッチングトランジスタと、を備え、前記表示装置は、さらに前記発光画素に電源供給を行う第1電源線及び第2電源線と、前記第3スイッチングトランジスタに制御信号を供給する制御線とを備える、請求項1または2に記載の表示装置。前記発光画素において、前記発光素子の一方の電極は、前記第2電源線に接続され、前記発光素子の他方の電極は、前記駆動トランジスタのソース電極に接続され、前記駆動トランジスタのドレイン電極は、前記第1電源線に接続され、前記第1のコンデンサの一方の電極は、前記駆動トランジスタのゲート電極に接続され、前記第1のコンデンサの他方の電極は、前記第2スイッチングトランジスタのドレイン電極またはソース電極に接続され、前記第1スイッチングトランジスタのゲート電極は、前記走査線に接続され、前記第2スイッチングトランジスタのゲート電極は、前記走査線に接続され、前記第3スイッチングトランジスタのゲート電極は、前記制御線に接続され、前記発光画素は、一方の電極が前記第1のコンデンサの一方の電極に接続され、他方の電極が所定の参照電位を供給する第2の参照電位線に接続された第2のコンデンサをさらに備える、請求項6に記載の表示装置。前記第1スイッチングトランジスタ及び前記第2スイッチングトランジスタは、n型の薄膜トランジスタであり、前記論理回路は、前記第1の信号及び前記第2の信号の論理和を求める回路である、請求項7に記載の表示装置。前記駆動部は、前記走査信号のうちの前記第1のパルスにより前記第1スイッチングトランジスタを導通させ、所定の参照電位を前記駆動トランジスタのゲート電極に供給して前記駆動トランジスタを非導通とすることにより、前記発光素子を消光状態とし、前記走査信号のうちの前記第2のパルスにより前記第2スイッチングトランジスタを導通させ、前記信号線から前記第1のコンデンサに前記発光データを書き込み、前記制御線から供給される制御信号により前記第3スイッチングトランジスタを導通させ、前記駆動トランジスタのゲート電極及びソース電極の間に前記第1のコンデンサに書き込まれた前記発光データに対応する電圧を印加することにより、前記発光素子を発光状態とする、請求項7または8に記載の表示装置。前記発光画素において、前記発光素子の一方の電極は、前記第2電源線に接続され、前記発光素子の他方の電極は、前記駆動トランジスタのドレイン電極に接続され、前記駆動トランジスタのソース電極は、前記第1電源線に接続され、前記第1のコンデンサの一方の電極は、前記駆動トランジスタのゲート電極に接続され、前記第1のコンデンサの他方の電極は、前記第2スイッチングトランジスタのドレイン電極またはソース電極に接続され、前記第1スイッチングトランジスタのゲート電極は、前記走査線に接続され、前記第2スイッチングトランジスタのゲート電極は、前記走査線に接続され、前記第3スイッチングトランジスタのゲート電極は、前記制御線に接続され、前記発光画素は、一方の電極が前記第1のコンデンサの一方の電極に接続され、他方の電極が所定の参照電位を供給する第2の参照電位線に接続された第2のコンデンサをさらに備える、請求項6に記載の表示装置。前記第1スイッチングトランジスタ及び前記第2スイッチングトランジスタは、p型の薄膜トランジスタであり、前記論理回路は、前記第1の信号及び前記第2の信号の論理積を求めるものである、請求項10に記載の表示装置。前記駆動部は、前記走査信号のうちの前記第1のパルスにより前記第1スイッチングトランジスタを導通させ、所定の参照電位を前記駆動トランジスタのゲート電極に供給して前記駆動トランジスタを非導通とすることにより、前記発光素子を消光状態とし、前記走査信号のうちの前記第2のパルスにより前記第2スイッチングトランジスタを導通させ、前記信号線から前記第1のコンデンサに前記発光データを書き込み、前記制御線から供給される制御信号により前記第3スイッチングトランジスタを導通させ、前記駆動トランジスタのゲート電極及びソース電極の間に前記第1のコンデンサに書き込まれた前記発光データに対応する電圧を印加することにより、前記発光素子を発光状態とする、請求項10または11に記載の表示装置。前記駆動部は、前記複数の発光画素の最後の行の消光状態の開始より後に、前記複数の発光画素の最初の行の発光状態を開始する、請求項1または2に記載の表示装置。行列状に配置された複数の発光画素と、前記複数の発光画素の行ごとに配置された走査線と、前記複数の発光画素の列ごとに配置された信号線とを具備し、前記走査線及び前記信号線は、前記複数の発光画素の最初の行の発光状態の開始から最後の行の発光状態の開始までの時間、及び前記複数の発光画素の最初の行の消光状態の開始から最後の行の消光状態の開始までの時間の少なくとも一方が、前記複数の発光画素の最初の行への前記発光データの書き込みの開始から、最後の行への前記発光データの書き込みの終了までの時間よりも短いと共に、前記複数の発光画素の最後の行の消光状態の開始より前に、前記複数の発光画素の最初の行への前記発光データの書き込みが開始し、前記複数の発光画素の最初の行の発光状態の開始より後に、前記複数の発光画素の最後の行への前記発光データの書き込みが終了するよう前記走査信号及び前記画像信号がそれぞれ供給される、表示装置の駆動方法。図15は、特許文献1に記載の表示装置における画像表示の走査タイミングの一例を示す図であり、aは走査タイミングを示す図、bはシャッター付き眼鏡の右眼用シャッターのタイミングを示す図、cはシャッター付き眼鏡の左眼用シャッターのタイミングを示す図である。特許文献1に記載されている画像表示装置では、図15b、cに示すように、第1の時刻t1にシャッター付き眼鏡のシャッター切替が開始され、図15aに示すように、第1の時刻t1から第3の時刻t3にかけて全表示ラインに対する表示データの書き込み走査が行われる。また、第3の時刻t3に、全表示ラインが同時に発光を開始する。また、第4の時刻t4に、全表示ラインの発光が停止し、シャッター切替と表示データの書き込み走査が開始される。このような信号制御により、特許文献1に記載されている画像表示装置は、最後に書き込み走査が完了する表示ライン第1080ラインの書き込み走査完了のタイミング例えば、第3の時刻t3及び第6の時刻t6に、全ての表示ラインで同時に発光を開始することができる。しかし、図15に示す画像表示装置では、全面同時発光、同時消光することにより、一般的なゲートドライバにより、表示される画像を最大限明るくするための駆動を行っていた。そのため、全画面同時に発光する図15に示す表示方法では、電源回路への負荷が大きくなるという問題が生じていた。また、全ラインの書き込みが完了するまで発光できないので、比較的に暗い表示になるという問題があった。本発明は上述の問題に鑑みてなされたものであり、明るく高画質な3D映像表示を実現できる表示装置を提供することを目的とする。上記目的を達成するために、本発明の一態様に係る表示装置は、行列状に配置された複数の発光画素と、前記複数の発光画素の行ごとに配置された走査線と、前記複数の発光画素の列ごとに配置された信号線と、前記走査線を駆動する走査線駆動部と、前記信号線を駆動する信号線駆動部とを有する駆動部とを具備し、前記走査線駆動部は、第1のパルス及び第2のパルスを有する走査信号を出力し、前記信号線駆動部は、前記右眼用の画像及び前記左眼用の画像に対応した画像信号を出力し、前記複数の発光画素において、前記走査線を介して入力される前記走査信号のうちの前記第1のパルスに基づいて、発光画素の行単位で順次、消光状態が開始され、前記走査信号のうちの前記第2のパルスに基づいて、前記信号線から発光データが書き込まれ、前記駆動部は、前記複数の発光画素の最後の行の消光状態の開始より前に、前記複数の発光画素の最初の行への前記発光データの書き込みを開始し、前記複数の発光画素の最初の行の発光状態の開始より後に、前記複数の発光画素の最後の行への前記発光データの書き込みを終了するよう、前記走査線及び前記信号線に前記走査信号及び前記画像信号をそれぞれ供給することを特徴とする。本発明によれば、明るく高画質な3D映像表示を実現できる表示装置を提供することができる。本発明の一態様に係る表示装置は、行列状に配置された複数の発光画素と、前記複数の発光画素の行ごとに配置された走査線と、前記複数の発光画素の列ごとに配置された信号線と、前記走査線を駆動する走査線駆動部と、前記信号線を駆動する信号線駆動部とを有する駆動部とを具備し、前記走査線駆動部は、第1のパルス及び第2のパルスを有する走査信号を出力し、前記信号線駆動部は、前記右眼用の画像及び前記左眼用の画像に対応した画像信号を出力し、前記複数の発光画素において、前記走査線を介して入力される前記走査信号のうちの前記第1のパルスに基づいて、発光画素の行単位で順次、消光状態が開始され、前記走査信号のうちの前記第2のパルスに基づいて、前記信号線から発光データが書き込まれ、前記駆動部は、前記複数の発光画素の最後の行の消光状態の開始より前に、前記複数の発光画素の最初の行への前記発光データの書き込みを開始し、前記複数の発光画素の最初の行の発光状態の開始より後に、前記複数の発光画素の最後の行への前記発光データの書き込みを終了するよう、前記走査線及び前記信号線に前記走査信号及び前記画像信号をそれぞれ供給することを特徴とする。本発明では、全ての発光画素の消光が完了する前から消光した発光画素への書き込みを開始すると共に、全ての発光画素への書き込みが完了する前から書き込んだ発光画素の発光を開始することができる。これにより、発光期間を長く確保することができ、立体表示において駆動周期を上げることなく高い表示輝度を確保することができる。また、本発明の一態様に係る表示装置は、行列状に配置された複数の発光画素と、前記複数の発光画素の行ごとに配置された走査線と、前記複数の発光画素の列ごとに配置された信号線と、前記走査線を駆動する走査線駆動部と前記信号線を駆動する信号線駆動部とを有する駆動部と、を具備し、前記走査線駆動部は、第1のパルス及び第2のパルスを有する走査信号を出力し、前記信号線駆動部は、前記右眼用の画像及び前記左眼用の画像に対応した画像信号を出力し、前記複数の発光画素において、前記走査線を介して入力される前記走査信号のうちの前記第1のパルスに基づいて、前記信号線から発光データが書き込まれ、前記走査信号のうちの前記第2のパルスに基づいて、発光画素の行単位で順次、発光状態が開始され、前記駆動部は、前記複数の発光画素の最後の行の消光状態の開始より前に、前記複数の発光画素の最初の行への前記発光データの書き込みを開始し、前記複数の発光画素の最初の行の発光状態の開始より後に、前記複数の発光画素の最後の行への前記発光データの書き込みを終了するよう、前記走査線及び前記信号線に前記走査信号及び前記画像信号をそれぞれ供給することを特徴とする。これにより、全ての発光画素の消光が完了する前から消光した発光画素への書き込みを開始すると共に、全ての発光画素への書き込みが完了する前から書き込んだ発光画素の発光を開始することができる。これにより、発光期間を長く確保することができ、立体表示において駆動周期を上げることなく高い表示輝度を確保することができる。また、本発明の一態様に係る表示装置は、前記走査線駆動部は、第1の信号を第1の周期を有するクロック信号に基づいて順次出力する第1シフトレジスタと、第2の信号を前記第1の周期とは異なる第2の周期を有するクロック信号に基づいて順次出力する第2シフトレジスタと、入力された前記第1の信号及び前記第2の信号の論理和または論理積を求め、前記第1の信号に基づく第1のパルス及び前記第2の信号に基づく第2のパルスを含む走査信号として出力する論理回路とを備えることを特徴とする。これにより、異なる周期のパルス信号を走査信号として走査線に出力することができるので、全ての発光画素への書き込みが完了する前から書き込んだ発光画素の発光を開始することができる。これにより、発光期間を長く確保することができ、立体表示において駆動周期を上げることなく高い表示輝度を確保することができる。また、本発明の一態様に係る表示装置は、前記第2の周期は、前記第1の周期よりも長いことを特徴とする。また、本発明の一態様に係る表示装置は、前記第1の周期は、前記第2の周期よりも長いことを特徴とする。これにより、映像信号の書き込み速度を維持しつつ、高い輝度の映像を表示することができる。これにより、明るく高画質な3D映像表示を実現することができる。また、本発明の一態様に係る表示装置は、前記複数の発光画素の各々は、少なくとも、発光素子と、電圧を保持する第1のコンデンサと、前記第1のコンデンサに保持された電圧に応じたドレイン電流またはソース電流を前記発光素子に流すことにより前記発光素子を発光させる駆動トランジスタと、所定の参照電位を供給する第1の参照電位線と前記駆動トランジスタのゲート電極との導通及び非導通を切り換える第1スイッチングトランジスタと、前記信号線と前記第1のコンデンサとの導通及び非導通を切り換える第2スイッチングトランジスタと、前記第1のコンデンサと前記駆動トランジスタのソース電極との導通及び非導通を切り換える第3スイッチングトランジスタと、を備え、前記表示装置は、さらに前記発光画素に電源供給を行う第1電源線及び第2電源線と、前記第3スイッチングトランジスタに制御信号を供給する制御線とを備えることを特徴とする。これにより、上記した特長を備える走査線駆動回路を実現することができる。また、本発明の一態様に係る表示装置は、前記発光画素において、前記発光素子の一方の電極は、前記第2電源線に接続され、前記発光素子の他方の電極は、前記駆動トランジスタのソース電極に接続され、前記駆動トランジスタのドレイン電極は、前記第1電源線に接続され、前記第1のコンデンサの一方の電極は、前記駆動トランジスタのゲート電極に接続され、前記第1のコンデンサの他方の電極は、前記第2スイッチングトランジスタのドレイン電極またはソース電極に接続され、前記第1スイッチングトランジスタのゲート電極は、前記走査線に接続され、前記第2スイッチングトランジスタのゲート電極は、前記走査線に接続され、前記第3スイッチングトランジスタのゲート電極は、前記制御線に接続され、前記発光画素は、一方の電極が前記第1のコンデンサの一方の電極に接続され、他方の電極が所定の参照電位を供給する第2の参照電位線に接続された第2のコンデンサをさらに備えることを特徴とする。これにより、n型トランジスタによる発光画素に対して異なる周期のパルス信号を走査信号として走査線に出力することができる走査線駆動回路を実現することができる。また、本発明の一態様に係る表示装置は、前記第1スイッチングトランジスタ及び前記第2スイッチングトランジスタは、n型の薄膜トランジスタであり、前記論理回路は、前記第1の信号及び前記第2の信号の論理和を求める回路であることを特徴とする。また、本発明の一態様に係る表示装置は、前記駆動部は、前記走査信号のうちの前記第1のパルスにより前記第1スイッチングトランジスタを導通させ、所定の参照電位を前記駆動トランジスタのゲート電極に供給して前記駆動トランジスタを非導通とすることにより、前記発光素子を消光状態とし、前記走査信号のうちの前記第2のパルスにより前記第2スイッチングトランジスタを導通させ、前記信号線から前記第1のコンデンサに前記発光データを書き込み、前記制御線から供給される制御信号により前記第3スイッチングトランジスタを導通させ、前記駆動トランジスタのゲート電極及びソース電極の間に前記第1のコンデンサに書き込まれた前記発光データに対応する電圧を印加することにより、前記発光素子を発光状態とすることを特徴とする。また、本発明の一態様に係る表示装置は、前記発光画素において、前記発光素子の一方の電極は、前記第2電源線に接続され、前記発光素子の他方の電極は、前記駆動トランジスタのドレイン電極に接続され、前記駆動トランジスタのソース電極は、前記第1電源線に接続され、前記第1のコンデンサの一方の電極は、前記駆動トランジスタのゲート電極に接続され、前記第1のコンデンサの他方の電極は、前記第2スイッチングトランジスタのドレイン電極またはソース電極に接続され、前記第1スイッチングトランジスタのゲート電極は、前記走査線に接続され、前記第2スイッチングトランジスタのゲート電極は、前記走査線に接続され、前記第3スイッチングトランジスタのゲート電極は、前記制御線に接続され、前記発光画素は、一方の電極が前記第1のコンデンサの一方の電極に接続され、他方の電極が所定の参照電位を供給する第2の参照電位線に接続された第2のコンデンサをさらに備えることを特徴とする。これにより、p型トランジスタによる発光画素に対して異なる周期のパルス信号を走査信号として走査線に出力することができる走査線駆動回路を実現することができる。また、本発明の一態様に係る表示装置は、前記第1スイッチングトランジスタ及び前記第2スイッチングトランジスタは、p型の薄膜トランジスタであり、前記論理回路は、前記第1の信号及び前記第2の信号の論理積を求めるものであることを特徴とする。また、本発明の一態様に係る表示装置は、前記駆動部は、前記走査信号のうちの前記第1のパルスにより前記第1スイッチングトランジスタを導通させ、所定の参照電位を前記駆動トランジスタのゲート電極に供給して前記駆動トランジスタを非導通とすることにより、前記発光素子を消光状態とし、前記走査信号のうちの前記第2のパルスにより前記第2スイッチングトランジスタを導通させ、前記信号線から前記第1のコンデンサに前記発光データを書き込み、前記制御線から供給される制御信号により前記第3スイッチングトランジスタを導通させ、前記駆動トランジスタのゲート電極及びソース電極の間に前記第1のコンデンサに書き込まれた前記発光データに対応する電圧を印加することにより、前記発光素子を発光状態とすることを特徴とする。また、本発明の一態様に係る表示装置は、前記駆動部は、前記複数の発光画素の最後の行の消光状態の開始より後に、前記複数の発光画素の最初の行の発光状態を開始することを特徴とする。これにより、複数の発光画素の全てが同時に消光状態となる期間を設けることができる。また、本発明の一態様に係る表示装置の駆動方法は、行列状に配置された複数の発光画素と、前記複数の発光画素の行ごとに配置された走査線と、前記複数の発光画素の列ごとに配置された信号線とを具備し、前記走査線及び前記信号線は、前記複数の発光画素の最初の行の発光状態の開始から最後の行の発光状態の開始までの時間、及び前記複数の発光画素の最初の行の消光状態の開始から最後の行の消光状態の開始までの時間の少なくとも一方が、前記複数の発光画素の最初の行への前記発光データの書き込みの開始から、最後の行への前記発光データの書き込みの終了までの時間よりも短いと共に、前記複数の発光画素の最後の行の消光状態の開始より前に、前記複数の発光画素の最初の行への前記発光データの書き込みが開始し、前記複数の発光画素の最初の行の発光状態の開始より後に、前記複数の発光画素の最後の行への前記発光データの書き込みが終了するよう前記走査信号及び前記画像信号がそれぞれ供給されることを特徴とする。これにより、全ての発光画素の消光が完了する前から消光した発光画素への書き込みを開始すると共に、全ての発光画素への書き込みが完了する前から書き込んだ発光画素の発光を開始することができる。これにより、発光期間を長く確保することができ、立体表示において駆動周期を上げることなく高い表示輝度を確保することができる。以下、本発明の好ましい実施の形態を図に基づき説明する。なお、以下では、全ての図を通じて同一又は相当する要素には同じ符号を付して、その重複する説明を省略する。実施の形態1本実施の形態に係る表示装置は、行列状に配置された複数の発光画素と、前記複数の発光画素の行ごとに配置された走査線と、前記複数の発光画素の列ごとに配置された信号線と、前記走査線を駆動する走査線駆動部と、前記信号線を駆動する信号線駆動部とを有する駆動部とを具備し、前記走査線駆動部は、第1のパルス及び第2のパルスを有する走査信号を出力し、前記信号線駆動部は、前記右眼用の画像及び前記左眼用の画像に対応した画像信号を出力し、前記複数の発光画素において、前記走査線を介して入力される前記走査信号のうちの前記第1のパルスに基づいて、発光画素の行単位で順次、消光状態が開始され、前記走査信号のうちの前記第2のパルスに基づいて、前記信号線から発光データが書き込まれ、前記駆動部は、前記複数の発光画素の最後の行の消光状態の開始より前に、前記複数の発光画素の最初の行への前記発光データの書き込みを開始し、前記複数の発光画素の最初の行の発光状態の開始より後に、前記複数の発光画素の最後の行への前記発光データの書き込みを終了するよう、前記走査線及び前記信号線に前記走査信号及び前記画像信号をそれぞれ供給することを特徴とする。これにより、本実施の形態に係る表示装置は、立体表示において発光データの書き込み速度を上げることなく高い表示輝度を確保することができる。以下、本発明の実施の形態1について、図を用いて具体的に説明する。図1は、本発明の実施の形態1に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図に示すように、本実施の形態に係る表示装置1は、複数の発光画素10を有する表示部を備える。また、表示装置1は、表示部の周辺回路として、走査線駆動回路4と、信号線駆動回路5と、発光制御線駆動回路6と、走査線駆動回路4、信号線駆動回路5及び発光制御線駆動回路6を制御する制御回路図示せずとを備える。複数の発光画素10を備える表示部は、外部から表示装置1へ入力された映像信号に基づいて画像を表示する。発光画素10は、スイッチングトランジスタ11、スイッチングトランジスタ12及び19と、静電保持容量13及び41と、駆動トランジスタ14と、有機EL素子15と、信号線16と、走査線17と、制御線18と、参照電源線20と、正電源線21と、負電源線22とを備える。ここで、スイッチングトランジスタ12、スイッチングトランジスタ11及びスイッチングトランジスタ19は、それぞれ本発明における第1スイッチングトランジスタ、第2スイッチングトランジスタ及び第3スイッチングトランジスタに相当する。また、静電保持容量13及び41は、本発明における第1のコンデンサ及び第2のコンデンサに相当する。走査線駆動回路4は、後に説明する2つのシフトレジスタ50、51を備えるゲートドライバである。走査線駆動回路4は、走査線17に接続されており、走査線17に走査信号を出力することにより、発光画素10の有するスイッチングトランジスタ11及びスイッチングトランジスタ12の導通非導通を制御する機能を有する駆動回路である。信号線駆動回路5は、信号線16に接続されており、右眼用の画像及び左眼用の画像に対応した画像信号を発光画素10へ出力する機能を有する駆動回路である。発光制御線駆動回路6は、一般的なゲートドライバで構成される。発光制御線駆動回路6は、制御線18に接続されており、制御線18に走査信号を出力することにより、発光画素10の有するスイッチングトランジスタ19の導通非導通を制御する機能を有する駆動回路である。なお、図示を省略した制御回路は、走査線駆動回路4、信号線駆動回路5及び発光制御線駆動回路6の制御を行う機能を有する一般的な制御回路である。制御回路は、各発光画素の補正データなどが記憶されたメモリ図示せずを備え、メモリに書き込まれた補正データを読み出し、外部から入力された映像信号を、その補正データに基づいて補正して、信号線駆動回路5へと出力する。また、図1には記載されていないが、正電源線21、負電源線22及び参照電源線20は、それぞれ、全発光画素に共通接続されており、電源線駆動回路に接続されている。また、駆動トランジスタ14の閾値電圧に有機EL素子15の発光開始電圧を加えた電圧が0Vよりも大きい場合は、参照電源線20は負電源線22と同一電圧としてもよい。これにより電源線駆動回路の出力電圧の種類が減り、回路がより簡易になる。発光画素10の構成要素について、以下、その接続関係及び機能を説明する。スイッチングトランジスタ11は、ゲートが走査線17に接続され、ソース及びドレインの一方がデータ線である信号線16に接続され、ソース及びドレインの他方が静電保持容量13の第2電極である電極32に接続された第2スイッチングトランジスタである。スイッチングトランジスタ11は、信号線16の信号電圧を静電保持容量13の電極32に印加するタイミングを決定する機能を有する。スイッチングトランジスタ12は、ゲートが走査線17に接続され、ソース及びドレインの一方が参照電源線20に接続され、ソース及びドレインの他方が静電保持容量13の第1電極である電極31に接続された第1スイッチングトランジスタである。スイッチングトランジスタ12は、参照電源線20の参照電圧VREFを静電保持容量13の電極31に印加するタイミングを決定する機能を有する。スイッチングトランジスタ11及びスイッチングトランジスタ12は、例えば、n型の薄膜トランジスタn型TFTで構成される。静電保持容量13は、第1電極である電極31が駆動トランジスタ14のゲートに接続され、第2電極である電極32がスイッチングトランジスタ19を介して駆動トランジスタ14のソースに接続されたコンデンサである。静電保持容量13は、信号線16から供給された信号電圧に対応した電圧を保持し、例えば、スイッチングトランジスタ11及びスイッチングトランジスタ12がオフ状態となった後に、駆動トランジスタ14のゲートソース電極間電位を安定的に保持し、駆動トランジスタ14から有機EL素子15へ供給する電流を安定化する機能を有する。駆動トランジスタ14は、ドレインが第1電源線である正電源線21に接続され、ソースが有機EL素子15のアノードに接続された駆動素子である。駆動トランジスタ14は、ゲート-ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機EL素子15に供給する。駆動トランジスタ14は、例えば、n型の薄膜トランジスタn型TFTで構成される。有機EL素子15は、カソードが第2電源線である負電源線22に接続された発光素子であり、駆動トランジスタ14により上記信号電流が流れることにより発光する。スイッチングトランジスタ19は、ゲートが制御線18に接続され、ソース及びドレインの一方が駆動トランジスタ14のソースに接続され、ソース及びドレインの他方が静電保持容量13の電極32に接続された第3スイッチングトランジスタである。スイッチングトランジスタ19は、静電保持容量13に保持された電位を駆動トランジスタ14のゲートソース電極間に印加するタイミングを決定する機能を有する。スイッチングトランジスタ19は、例えば、n型の薄膜トランジスタn型TFTで構成される。静電保持容量41は、静電保持容量13の第2電極である電極32と参照電源線20との間に接続された第2のコンデンサである。静電保持容量41は、まず、定常状態において駆動トランジスタ14のソース電位を、スイッチングトランジスタ19が導通している状態で記憶する。その後、スイッチングトランジスタ19がオフ状態となっても、静電保持容量13の電極32の電位が確定されるので駆動トランジスタ14のゲート電圧が確定される。一方、駆動トランジスタ14のソース電位は既に定常状態であるので、静電保持容量41は、結果的に駆動トランジスタ14のゲート-ソース間電圧を安定化させる機能を有する。なお、静電保持容量41は、スイッチングトランジスタ12のソース及びドレインの一方が接続されて参照電源線20と異なる参照電源線に接続されていてもよい。例えば、正電源線VDDや負電源線VEEであっても良い。この場合、レイアウトの自由度が向上し、素子間のスペースをより広く確保することが可能になり、歩留まりが向上する。一方、本実施の形態のように、上記参照電源が共通化されていることにより、参照電源線の本数を削減することができるので、画素回路を簡略化することが可能となる。信号線16は、信号線駆動回路5に接続され、発光画素10を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧を供給する機能を有する。また、表示装置1は、画素列数分の信号線16を備える。走査線17は、走査線駆動回路4に接続され、発光画素10を含む画素行に属する各発光画素に接続されている。これにより、走査線17は、発光画素10を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能、及び当該発光画素の有する駆動トランジスタ14のゲートに参照電圧VREFを印加するタイミングを供給する機能を有する。制御線18は、発光制御線駆動回路6に接続され、発光画素10を含む画素行に属する各発光画素に接続されている。これにより、制御線18は、静電保持容量13の電極32と駆動トランジスタ14のソースとを接続するタイミングを制御する機能を有する。また、表示装置1は、画素行数分の走査線17と、制御線18を備える。なお、図1には記載されていないが、参照電源線20、第1電源線である正電源線21及び第2電源線である負電源線22は、それぞれ、他の発光画素にも接続されており電圧源に接続されている。表示装置1をこのような構成とすることにより、表示装置1は表示部に映像の書き込みと消去を同時に行うことができる。したがって、従来のように書き込みが終了するのを待ってから映像を一括表示しなくてもよく、書き込みが終了する前に表示部に行毎に映像を表示することができる。具体的には、走査線駆動回路4から走査線17に供給される走査信号のうちの第1のパルス信号により、スイッチングトランジスタ12を導通させ、参照電源線20から供給される参照電位VREFを駆動トランジスタ14のゲート電極に供給して、駆動トランジスタ14を非導通にすることにより、有機EL素子15を消光状態とする。走査線駆動回路4から走査線17に供給される走査信号のうちの第2のパルス信号により、スイッチングトランジスタ11を導通させ、信号線16から静電保持容量13に発光データを書き込む。発光制御線駆動回路6から制御線18に供給される制御信号によりスイッチングトランジスタ19を導通させ、駆動トランジスタ14のゲート電極及びソース電極の間に、静電保持容量13に書き込まれた発光データに対応する電圧を印加することにより、有機EL素子15を発光状態とする。つまり、表示部を消光状態とする場合には、制御線18にLの信号を与えた状態マージをOFFで走査線17にHのパルス信号を与えた状態スキャンをONにする。また、表示部に映像信号を書き込む場合には、制御線18にLの信号を与えた状態マージをOFF、かつ、走査線17にHのパルス信号を与えた状態スキャンをONでソース線電位を安定させ、走査線17にLの信号を与えるスキャンをOFF。また、表示部を発光状態とする場合には、マージをONにする。以下、走査線17に走査信号を供給する走査線駆動回路4の構成及び動作について説明する。図2は、本実施の形態における走査線駆動回路4の構成を示す図である。走査線駆動回路4は、Hのパルス信号でゲートを導通するn型のトランジスタで構成される発光画素10に走査信号を供給する。同図に示すように、走査線駆動回路4は、シフトレジスタ50及び51と、ORゲート53と、出力バッファ54とを備えるゲートドライバである。シフトレジスタ50は、消光状態とするための制御信号を走査線17に供給するためのシフトレジスタである。シフトレジスタ50は、n段のシフトレジスタであり、各段SR[1]、SR[2]、...、SR[n]は、それぞれORゲート53の入力端子に接続されている。シフトレジスタ50は、制御回路から供給されるクロックCLK1に同期して、STVIN1に入力されたHまたはLの信号を、ORゲート53に出力する。シフトレジスタ51は、映像を書き込むための制御信号を走査線17に供給するためのシフトレジスタである。シフトレジスタ51は、n段のシフトレジスタであり、各ビットSR[1]、SR[2]、...、SR[n]は、シフトレジスタ50の各段SR[1]、SR[2]、...、SR[n]が接続されたORゲート53と同一のORゲート53の入力端子にそれぞれ接続されている。シフトレジスタ51は、制御回路から供給されるクロックCLK2に同期して、STVIN2に入力されたHまたはLの信号を、ORゲート53に出力する。ORゲート53の各出力端子は、出力バッファ54を介して出力端子O[1]、O[2]、...、O[n]に接続されている。ORゲート53は、シフトレジスタ50および51から出力されたHまたはLの信号の論理和により構成されるHまたはLの信号を出力する。つまり、ORゲート53は、シフトレジスタ50または51のいずれかからHのパルス信号が出力されるとHのパルス信号を出力する。ORゲート53から出力されたHまたはLの信号は、出力バッファ54を介して出力端子O[1]~O[n]から出力される。出力端子O[1]~O[n]から出力された信号は、各出力端子に対応する画素行の走査線17に供給される。図3は、図2に示した走査線駆動回路4の動作を示すタイミングチャートである。消光状態とするための第1のパルス信号を出力するためのCLK1の周期は、映像を書き込むための第2のパルス信号を出力するためのCLK2の周期より短い周期であり、シフトレジスタ50に与えられる。これにより、図3a~cに示すように、走査線駆動回路4において、消光状態とするための第1のパルス信号が出力端子O[1]~O[n]から走査線17に順に出力され、その後、映像を書き込むための第2のパルス信号が出力端子O[1]~O[n]から走査線17に順に出力される。図4は、発光画素の3D映像表示の一例を示す図であり、aは従来の3D映像表示を示す図、bは図2に示した走査線駆動回路の動作による3D映像表示を示す図である。図4a及びbにおいて、消光準備走査を示す一点鎖線矢印は、制御線18を、HからLへ切り替え走査するタイミングを示し、消光走査及びデータ書込走査を実線矢印は、走査線17を、Hのパルス信号で走査するタイミングを示し、発光開始走査で示す破線矢印は、制御線18を、LからHへ切り替え走査するタイミングを示している。図4bの実線矢印で示す2種類の傾きの矢印は、走査信号である第1のパルス信号及び第1のパルス信号とは走査速度の異なる第2のパルス信号による走査を表している。また、一点鎖線矢印及び破線矢印は、制御信号による走査を表している。一例として、1フレームの走査期間を8.34ms、消光走査の走査期間を3.42ms、データ書込走査の走査期間を8.34ms、発光開始走査の走査期間を3.42msとしたときの映像表示について説明する。図4aに示す従来の表示装置による映像表示の場合には、1フレームにおいて書き込みに要する期間がほとんどであり、発光時間がほぼ0であるのに対し、図4bに示す本実施の形態に係る表示装置による映像表示の場合には、画面全体についての書き込みの終了を待つことなく、順次発光を開始することができるので、1フレームの41の期間で発光画素の発光が可能である。また、この場合、右眼用の画像と左眼用の画像が表示される間の黒表示期間に、メガネ切替期間として、1.5msを設けることができるので、3D映像表示を行うことができる。具体的には、上記した走査線駆動回路4の動作により、複数の発光画素10では、走査線17を介して入力される走査信号のうちの第1のパルス信号に基づいて、発光画素10の行単位で順次、消光状態が開始されると共に、走査信号のうちの第2のパルス信号に基づいてデータ線から発光データが書き込まれる。駆動部は、複数の発光画素の最後の行の消光状態の開始より前に、複数の発光画素10の最初の行への発光データの書き込みを開始し、複数の発光画素10の最初の行の発光状態の開始より後に、複数の発光画素10の最後の行への発光データの書き込みを終了する。図3に示したように、CLK2の周期をCLK1の周期より長くすることにより、映像信号の書き込みの速度は、発光または消光の速度より遅くなる。また、従来の駆動方法における映像の書き込みの速度と同じ速度であるにもかかわらず、発光の時間を多くとることができる。上記の実施の形態1では、消光のためのパルス信号を第1のパルス第1の信号であるCLK1に基づくパルス、映像を書き込むためのパルス信号を第2のパルス第2の信号であるCLK2に基づくパルスとした場合で説明した。しかしながら、本発明においては、映像を書き込むためのパルス信号を第1のパルス第1の信号であるCLK1に基づくパルス、発光のためのパルス信号を第2のパルス第2の信号であるCLK2に基づくパルスとすることもできる。この場合においては、CLK1の周期をCLK2の周期より長くする。上記した構成によると、図4aに示した従来の表示装置による映像表示では不可能であった3D映像表示を実現することができる。図5は、発光画素の3D映像表示の他の例を示す図であり、aは従来の3D映像表示を示す図、bは本発明における3D映像表示を示す図である。図5a及びbでは、一例として、1フレームの走査期間を8.34ms、消光走査の走査期間を2.03ms、データ書込走査の走査期間を5.56ms、発光開始走査の走査期間を2.03msとしたとき、つまり、CLK2の周期をCLK1の周期よりも長くしたときの映像表示について説明する。図5aに示す従来の表示装置による映像表示の場合には、1フレームにおいて書き込みに要する期間は5.56msであり、発光時間が2.78msである。これに対し、図5bに示す本実施の形態に係る表示装置による映像表示の場合には、画面全体についての書き込みの終了を待つことなく、順次発光を開始することができるので、発光期間を4.8ms設けることができる。したがって、1フレームの57.7の期間で発光画素の発光が可能である。また、右眼用の画像と左眼用の画像が表示される間の黒表示期間に、メガネ切替期間として、1.5msを設けることができるので、3D映像表示を行うことができる。CLK2の周期をCLK1の周期よりも長くすることにより、映像信号の書き込みの速度は、発光または消光の速度よりも遅くなる。また、従来の駆動方法における映像の書き込みの速度と同じ速度であるにもかかわらず、発光時間を多くとることができる。上記した構成によると、従来の映像信号の書き込み速度を維持しつつ、従来より7.3割高い輝度の映像を表示することができる。これにより、明るく高画質な3D映像表示を実現することができる。実施の形態2次に、本発明の実施の形態2について説明する。図6は、本発明の実施の形態2に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図に示すように、本実施の形態に係る表示装置100は、複数の発光画素110を有する表示部を備える。また、表示装置100は、表示部の周辺回路として、走査線駆動回路104と、信号線駆動回路105と、発光制御線駆動回路106と、走査線駆動回路104、信号線駆動回路105及び発光制御線駆動回路106を制御する制御回路図示せずとを備える。なお、周辺回路の構成は実施の形態1に示した周辺回路の構成と同様であるため、説明を省略する。同図における発光画素110は、スイッチングトランジスタ111と、スイッチングトランジスタ112及び119と、静電保持容量113と、駆動トランジスタ114と、有機EL素子115と、信号線116と、走査線117と、制御線118と、参照電源線120と、正電源線121と、負電源線122とを備える。本実施の形態が実施の形態1と異なる点は、表示装置の有する発光画素がp型のトランジスタにより構成されている点である。図6に記載された構成要素について、図1に記載された実施の形態1に係る構成要素と同じ点は説明を省略し、以下、異なる点についてのみ、その接続関係および機能を説明する。スイッチングトランジスタ111は、ゲートが走査線117に接続され、ソース及びドレインの一方がデータ線である信号線116に接続され、ソース及びドレインの他方が静電保持容量113の第2電極である電極132に接続された第2スイッチングトランジスタである。スイッチングトランジスタ111は、信号線116の信号電圧を静電保持容量113の電極132に印加するタイミングを決定する機能を有する。スイッチングトランジスタ112は、ゲートが走査線117に接続され、ソース及びドレインの一方が参照電源線120に接続され、ソース及びドレインの他方が静電保持容量113の第1電極である電極131に接続された第1スイッチングトランジスタである。スイッチングトランジスタ112は、参照電源線120の参照電圧VREFを静電保持容量113の電極131に印加するタイミングを決定する機能を有する。スイッチングトランジスタ111及びスイッチングトランジスタ112は、例えば、p型の薄膜トランジスタp型TFTで構成される。静電保持容量113は、第1電極である電極131が駆動トランジスタ114のゲートに接続され、第2電極である電極132がスイッチングトランジスタ119を介して駆動トランジスタ114のソースに接続されたコンデンサである。静電保持容量113は、信号線116から供給された信号電圧に対応した電圧を保持し、例えば、スイッチングトランジスタ111及びスイッチングトランジスタ112がオフ状態となった後に、駆動トランジスタ114のゲートソース電極間電位を安定的に保持し、駆動トランジスタ114から有機EL素子115へ供給する電流を安定化する機能を有する。駆動トランジスタ114は、ドレインが第1電源線である正電源線121に接続され、ソースが有機EL素子115のアノードに接続された駆動素子である。駆動トランジスタ114は、ゲート-ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機EL素子15に供給する。駆動トランジスタ114は、例えば、p型の薄膜トランジスタp型TFTで構成される。有機EL素子115は、カソードが第2電源線である負電源線122に接続された発光素子であり、駆動トランジスタ114により上記信号電流が流れることにより発光する。スイッチングトランジスタ119は、ゲートが制御線118に接続され、ソース及びドレインの一方が駆動トランジスタ114のソースに接続され、ソース及びドレインの他方が静電保持容量113の電極32に接続された第3スイッチングトランジスタである。スイッチングトランジスタ119は、静電保持容量113に保持された電位を駆動トランジスタ114のゲートソース電極間に印加するタイミングを決定する機能を有する。スイッチングトランジスタ119は、例えば、p型の薄膜トランジスタp型TFTで構成される。静電保持容量141は、静電保持容量113の第1電極である電極131と参照電源線120との間に接続された第2のコンデンサである。静電保持容量141は、まず、定常状態において駆動トランジスタ114のソース電位を、スイッチングトランジスタ119が導通している状態で記憶する。その後、スイッチングトランジスタ119がオフ状態となっても、静電保持容量113の電極132の電位が確定されるので駆動トランジスタ114のゲート電圧が確定される。一方、駆動トランジスタ114のソース電位は既に定常状態であるので、静電保持容量141は、結果的に駆動トランジスタ114のゲート-ソース間電圧を安定化させる機能を有する。なお、静電保持容量141は、スイッチングトランジスタ112のソース及びドレインの一方が接続されている第1電源線である参照電源線120と異なる参照電源線に接続されていてもよい。例えば、正電源線VDDや負電源線VEEであっても良い。この場合、レイアウトの自由度が向上し、素子間のスペースをより広く確保することが可能になり、歩留まりが向上する。一方、本実施の形態のように、上記参照電源が共通化されていることにより、参照電源線の本数を削減することができるので、画素回路を簡略化することが可能となる。信号線116は、信号線駆動回路5に接続され、発光画素110を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧を供給する機能を有する。また、表示装置100は、画素列数分の信号線116を備える。走査線117は、走査線駆動回路104に接続され、発光画素110を含む画素行に属する各発光画素に接続されている。これにより、走査線117は、発光画素110を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能、及び当該発光画素の有する駆動トランジスタ114のゲートに参照電圧VREFを印加するタイミングを供給する機能を有する。制御線118は、発光制御線駆動回路106に接続され、発光画素110を含む画素行に属する各発光画素に接続されている。これにより、制御線118は、静電保持容量113の電極132と駆動トランジスタ114のソースとを接続するタイミングを制御する機能を有する。また、表示装置100は、画素行数分の走査線117と、制御線118を備える。なお、図1には記載されていないが、参照電源線120、第1電源線である正電源線121及び第2電源線である負電源線122は、それぞれ、他の発光画素にも接続されており電圧源に接続されている。表示装置100をこのような構成とすることにより、映像の書き込みと消去を同時に行うことができるので、従来のように書き込みが終了するのを待ってから映像を一括表示しなくてもよく、書き込みが終了する前に表示部に行毎に映像を表示することができる。具体的には、走査線駆動回路104から走査線117に供給される走査信号のうちの第1のパルス信号により、スイッチングトランジスタ112を導通させ、参照電源線120から供給される参照電位VREFを駆動トランジスタ114のゲート電極に供給して、駆動トランジスタ114を非導通にすることにより、有機EL素子115を消光状態とする。走査線駆動回路104から走査線117に供給される走査信号のうちの第2のパルス信号により、スイッチングトランジスタ111を導通させ、信号線116から静電保持容量113に発光データを書き込む。発光制御線駆動回路106から制御線118に供給される制御信号によりスイッチングトランジスタ119を導通させ、駆動トランジスタ114のゲート電極及びソース電極の間に、静電保持容量113に書き込まれた発光データに対応する電圧を印加することにより、有機EL素子115を発光状態とする。図7は、本実施の形態における走査線駆動回路104の構成を示す図である。走査線駆動回路104は、Lのパルス信号でゲートを導通するp型のトランジスタで構成される発光画素110に走査信号を供給する。同図に示すように、走査線駆動回路104は、シフトレジスタ150及び151と、ANDゲート153と、出力バッファ154とを備えるゲートドライバである。シフトレジスタ150は、消光状態とするための制御信号を走査線117に供給するためのシフトレジスタである。シフトレジスタ150は、n段のシフトレジスタであり、各段SR[1]、SR[2]、...、SR[n]は、それぞれANDゲート153の入力端子に接続されている。シフトレジスタ150は、制御回路から供給されるクロックCLK1に同期して、STVIN1に入力されたHまたはLの信号を、ANDゲート153に出力する。シフトレジスタ151は、映像を書き込むための制御信号を走査線117に供給するためのシフトレジスタである。シフトレジスタ151は、n段のシフトレジスタであり、各段SR[1]、SR[2]、...、SR[n]は、シフトレジスタ150の各段SR[1]、SR[2]、...、SR[n]が接続されたANDゲート153と同一のANDゲート153の入力端子にそれぞれ接続されている。シフトレジスタ151は、制御回路から供給されるクロックCLK2に同期して、STVIN2に入力されたHまたはLの信号を、ANDゲート153に出力する。ANDゲート153の各出力端子は、出力バッファ154を介して出力端子O[1]、O[2]、...、O[n]に接続されている。ANDゲート153は、シフトレジスタ150および151から出力されたHまたはLの信号の論理積により構成されるHまたはLの信号を出力する。つまり、ANDゲート153は、シフトレジスタ150または151からLのパルス信号が出力されるとLのパルス信号を出力する。ANDゲート153から出力されたHまたはLの信号は、出力バッファ154を介して出力端子O[1]~O[n]から出力される。出力端子O[1]~O[n]から出力された信号は、各出力端子に対応する画素行の走査線117に供給される。図8は、図7に示した走査線駆動回路の動作を示すタイミングチャートである。消光状態とするための第1のパルス信号を出力するためのCLK1の周期は、映像を書き込むための第2のパルス信号を出力するためのCLK2の周期よりも短い周期であり、シフトレジスタ150に与えられる。これにより、図8a~cに示すように、走査線駆動回路104において、消光状態とするための第1のパルス信号が出力端子O[1]~O[n]から走査線117順に出力され、その後、映像を書き込むための第2のパルス信号が出力端子O[1]~O[n]から走査線117に順に出力される。これにより、図4に示した発光画素の映像表示の例と同様の映像表示をすることができる。また、CLK2の周期をCLK1の周期の2倍よりも長くすることにより、図5に示した発光画素の映像表示の例と同様の映像表示をすることができる。実施の形態3次に、本発明の実施の形態3について説明する。図9は、本発明の実施の形態3に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図に示すように、本実施の形態に係る表示装置200は、複数の発光画素210を有する表示部を備える。また、表示装置200は、表示部の周辺回路として、走査線駆動回路204と、信号線駆動回路205と、発光制御線駆動回路206と、走査線駆動回路204、信号線駆動回路205及び発光制御線駆動回路206を制御する制御回路図示せずとを備える。なお、周辺回路の構成は実施の形態1に示した周辺回路の構成と同様であるため、説明を省略する。同図における発光画素210は、スイッチングトランジスタ211と、スイッチングトランジスタ212及び219と、静電保持容量213と、駆動トランジスタ214と、有機EL素子215と、信号線216と、走査線217と、制御線218と、参照電源線220と、正電源線221と、負電源線222とを備える。本実施の形態に係る発光画素210は、実施の形態1に係る発光画素10と比較して、静電保持容量213の電極232と参照電源線との間に静電保持容量を備えていないことのみが構成として異なる。本発明の実施の形態3に係る表示装置によれば、発光画素の構成を簡略化することができる。実施の形態4次に本発明の実施の形態4について説明する。図10は、本実施の形態に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図に示すように、本実施の形態に係る表示装置300は、複数の発光画素310を有する表示部を備える。また、表示装置300は、表示部の周辺回路として、走査線駆動回路304と、信号線駆動回路305と、発光制御線駆動回路306と、走査線駆動回路304、信号線駆動回路305及び発光制御線駆動回路306を制御する制御回路図示せずとを備える。なお、周辺回路の構成は実施の形態1に示した周辺回路の構成と同様であるため、説明を省略する。同図における発光画素310は、スイッチングトランジスタ319と、静電保持容量313と、駆動トランジスタ314と、有機EL素子315と、スイッチングトランジスタ336と、スイッチングトランジスタ337と、信号線316と、走査線317と、制御線318と、参照電源線320と、正電源線321と、負電源線322とを備える。本実施の形態に係る発光画素310は、実施の形態3に係る発光画素210と比較して、静電保持容量313の両端の電極331及び332へのスイッチングトランジスタの接続のみが構成として異なる。図10に記載された構成要素について、図9に記載された実施の形態2に係る構成要素と同じ点は説明を省略し、以下、異なる点についてのみ、その接続関係および機能を説明する。スイッチングトランジスタ336は、ゲートが走査線317に接続され、ソース及びドレインの一方がデータ線である信号線316に接続され、ソース及びドレインの他方が静電保持容量313の電極331に接続された第2スイッチングトランジスタである。スイッチングトランジスタ336は、信号線316の信号電圧を静電保持容量313の電極331に印加するタイミングを決定する機能を有する。スイッチングトランジスタ337は、ゲートが走査線317に接続され、ソース及びドレインの一方が参照電源線320に接続され、ソース及びドレインの他方が静電保持容量313の電極332に接続された第1スイッチングトランジスタである。スイッチングトランジスタ337は、参照電源線320の参照電圧VREFを静電保持容量313の電極332に印加するタイミングを決定する機能を有する。スイッチングトランジスタ336及びスイッチングトランジスタ337は、例えば、n型の薄膜トランジスタn型TFTで構成される。静電保持容量313は、信号線316から供給された信号電圧に対応した電荷を保持し、例えば、スイッチングトランジスタ336及びスイッチングトランジスタ337がオフ状態となった後に、駆動トランジスタ314のゲートソース電極間電位を安定的に保持し、駆動トランジスタ314から有機EL素子315へ供給する電流を安定化する機能を有するコンデンサである。また、スイッチングトランジスタ319は、ブートストラップ機能を有している。つまり、走査線17に走査信号が供給されることにより、スイッチングトランジスタ336及びスイッチングトランジスタ337がオン状態になると、信号線316に供給される信号電圧に対応した電荷が静電保持容量313に保持される。このとき、スイッチングトランジスタ319がオン状態になると、VREFであった有機EL素子315のカソード側の電圧は静電保持容量313に保持された電荷により引き上げられる。これにより、有機EL素子315にかかる電圧について、電源電圧の変動による影響を小さくすることができる。本実施の形態に係る表示装置によれば、駆動トランジスタに流れる電流は常に発光素子経由のみとなるので、電源線及び信号線には定常電流は流れない。よって、駆動トランジスタのゲート-ソース間の電圧を保持する機能を有する静電保持容量の両端電極に、正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。実施の形態5次に、本発明の実施の形態5について説明する。図11は、本実施の形態に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図に示すように、本実施の形態に係る表示装置400は、複数の発光画素410を有する表示部を備える。また、表示装置400は、表示部の周辺回路として、走査線駆動回路404と、信号線駆動回路405と、発光制御線駆動回路406と、走査線駆動回路404、信号線駆動回路405及び発光制御線駆動回路406を制御する制御回路図示せずとを備える。なお、周辺回路の構成は実施の形態1に示した周辺回路の構成と同様であるため、説明を省略する。同図における発光画素410は、スイッチングトランジスタ411と、スイッチングトランジスタ412及び416と、静電保持容量413と、駆動トランジスタ414と、有機EL素子415と、走査線418と、制御線419と、信号線420と、正電源線421と、負電源線422と、参照電源線423とを備える。スイッチングトランジスタ411は、ゲートが走査線418に接続され、ソース及びドレインの一方が信号線420に接続され、ソース及びドレインの他方が静電保持容量413の第2電極である電極432に接続された第2スイッチングトランジスタである。スイッチングトランジスタ411は、信号線420のデータ電圧を静電保持容量413の電極432に印加するタイミングを決定する機能を有する。スイッチングトランジスタ412は、ゲートが走査線418に接続され、ソース及びドレインの一方が参照電源線423に接続され、ソース及びドレインの他方が静電保持容量413の第1電極である電極431に接続された第1スイッチングトランジスタである。スイッチングトランジスタ412は、参照電源線423の基準電圧VRを静電保持容量413の電極431に印加するタイミングを決定する機能を有する。スイッチングトランジスタ411及びスイッチングトランジスタ412は、例えば、n型の薄膜トランジスタn型TFTで構成される。静電保持容量413は、電極431が駆動トランジスタ414のゲートに接続され、電極432がスイッチングトランジスタ411のソース及びドレインの他方及び駆動トランジスタ414のソースに接続されたコンデンサである。静電保持容量413には、スイッチングトランジスタ411及びスイッチングトランジスタ412がオン状態のときに、電極431に基準電圧VRが、電極432にデータ電圧Vdataが印加され、両電極の電位差であるVR-Vdataが保持される。駆動トランジスタ414は、ゲートが静電保持容量413の電極431に接続され、ドレインがスイッチングトランジスタ416のソース及びドレインの一方に接続され、ソースが有機EL素子415の第1電極であるアノードに接続された駆動素子である。駆動トランジスタ414は、ゲート-ソース間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機EL素子415に供給する。例えば、スイッチングトランジスタ411及びスイッチングトランジスタ412がオフ状態であって、スイッチングトランジスタ416がオン状態のときに、駆動トランジスタ414は、信号線420から供給されたデータ電圧Vdataに対応した電圧、つまり静電保持容量413の保持電圧VR-Vdataに対応したドレイン電流を、有機EL素子415へ供給する機能を有する。駆動トランジスタ414は、例えば、n型の薄膜トランジスタn型TFTで構成される。有機EL素子415は、アノードが駆動トランジスタ414のソースに接続され、カソードが負電源線422に接続された発光素子であり、駆動トランジスタ414から信号電流であるドレイン電流が流れることにより発光する。スイッチングトランジスタ416は、ゲートが制御線419に接続され、ソース及びドレインの一方が駆動トランジスタ414のドレインに接続され、ソース及びドレインの他方が正電源線421に接続された第3スイッチングトランジスタである。スイッチングトランジスタ416は、有機EL素子415のアノードと正電源線421との間であって、駆動トランジスタ414と直列に接続され、駆動トランジスタ414のドレイン電流のON/OFFを決定する機能を有する。スイッチングトランジスタ416は、例えば、n型の薄膜トランジスタn型TFTで構成される。上記回路構成によると、スイッチングトランジスタ416によって、駆動トランジスタ414のソース及びスイッチングトランジスタ411を経由した正電源線421と信号線420との間の電流の流れを遮断した上で、静電保持容量413に所望の電位差の電圧を保持させることが可能となる。これにより、スイッチングトランジスタ411の両側の端子の電位差が、駆動トランジスタ414のソース及びスイッチングトランジスタ411を介して正電源線421と信号線420との間で流れる電流によって変動するのを防止できる。そのため、スイッチングトランジスタ411の両端の電位差が安定し、スイッチングトランジスタ411を介して信号線420から所望の電位差の電圧に対応する電圧を正確に静電保持容量413に保持できる。その結果、静電保持容量413の両電極の電位差、すなわち、駆動トランジスタ414のゲート-ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機EL素子415に流すことができる。実施の形態6次に、本発明の実施の形態6について説明する。図12は、本実施の形態に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図に示すように、本実施の形態に係る表示装置500は、複数の発光画素510を有する表示部を備える。また、表示装置500は、表示部の周辺回路として、走査線駆動回路504と、信号線駆動回路505と、発光制御線駆動回路506と、走査線駆動回路504、信号線駆動回路505及び発光制御線駆動回路506を制御する制御回路図示せずとを備える。なお、周辺回路の構成は実施の形態5に示した周辺回路の構成と同様であるため、説明を省略する。同図における発光画素510は、スイッチングトランジスタ511と、スイッチングトランジスタ512及び526と、静電保持容量513と、駆動トランジスタ514と、有機EL素子515と、走査線518と、制御線519と、信号線520と、正電源線521と、負電源線522と、参照電源線523とを備える。本実施の形態に係る表示装置は、実施の形態5に係る表示装置と比較して、発光画素の回路構成のみが異なる。以下、実施の形態5に係る表示装置と同じ点は説明を省略し、異なる点のみ説明する。駆動トランジスタ514は、ゲートが静電保持容量513の電極531に接続され、ドレインが正電源線521に接続され、ソースがスイッチングトランジスタ526のソース及びドレインの一方に接続された駆動素子である。駆動トランジスタ514は、ゲートとスイッチングトランジスタ526のソース及びドレインの他方との間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機EL素子515に供給する。例えば、スイッチングトランジスタ511及びスイッチングトランジスタ512がオフ状態であって、スイッチングトランジスタ526がオン状態のときに、駆動トランジスタ514は、信号線520から供給されたデータ電圧Vdataに対応した電圧、つまり静電保持容量513の保持電圧VR-Vdataに対応したドレイン電流を、有機EL素子515へ供給する機能を有する。駆動トランジスタ514は、例えば、n型の薄膜トランジスタn型TFTで構成される。有機EL素子515は、アノードがスイッチングトランジスタ526のソース及びドレインの他方に接続され、カソードが負電源線522に接続された発光素子であり、駆動トランジスタ514から信号電流であるドレイン電流が流れることにより発光する。スイッチングトランジスタ526は、ゲートが制御線519に接続され、ソース及びドレインの一方が駆動トランジスタ514のソースに接続され、ソース及びドレインの他方が有機EL素子515のアノードに接続された第3スイッチングトランジスタである。スイッチングトランジスタ526は、有機EL素子515のアノードと正電源線521との間であって、駆動トランジスタ514と直列に接続され、駆動トランジスタ514のドレイン電流のON/OFFを決定する機能を有する。スイッチングトランジスタ526は、例えば、n型の薄膜トランジスタn型TFTで構成される。上記回路構成によると、スイッチングトランジスタ526によって、駆動トランジスタ514のソース及びスイッチングトランジスタ511を経由した正電源線521と信号線520との間の電流の流れを遮断した上で、静電保持容量513に所望の電位差の電圧を保持させることが可能となる。これにより、スイッチングトランジスタ511の両側の端子の電位差が、駆動トランジスタ514のソース及びスイッチングトランジスタ511を介して正電源線521と信号線520との間で流れる電流によって変動するのを防止できる。そのため、スイッチングトランジスタ511の両端の電位差が安定し、スイッチングトランジスタ511を介して信号線520から所望の電位差の電圧に対応する電圧を正確に静電保持容量513に保持できる。その結果、駆動トランジスタ514のゲート-ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機EL素子515に流すことができる。実施の形態7次に、本発明の実施の形態7について説明する。図13は、本実施の形態に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図に示すように、本実施の形態に係る表示装置600は、複数の発光画素610を有する表示部を備える。また、表示装置600は、表示部の周辺回路として、走査線駆動回路604と、信号線駆動回路605と、発光制御線駆動回路606と、走査線駆動回路604、信号線駆動回路605及び発光制御線駆動回路606を制御する制御回路図示せずとを備える。なお、周辺回路の構成は実施の形態5に示した周辺回路の構成と同様であるため、説明を省略する。同図における発光画素610は、スイッチングトランジスタ611と、スイッチングトランジスタ612及び616と、静電保持容量613と、駆動トランジスタ624と、有機EL素子625と、走査線618と、制御線619と、信号線620と、正電源線621と、負電源線622と、参照電源線623とを備える。本実施の形態に係る表示装置は、実施の形態5に係る表示装置と比較して、発光画素の回路構成のみが異なる。つまり、駆動トランジスタはp型であり、当該駆動トランジスタのソースと有機EL素子のカソードとが接続されている。以下、実施の形態5に係る表示装置と同じ点は説明を省略し、異なる点のみ説明する。駆動トランジスタ624は、ゲートが静電保持容量613の電極631に接続され、ドレインがスイッチングトランジスタ616のソース及びドレインの一方に接続され、ソースが有機EL素子615の第1電極であるカソードに接続された駆動素子である。駆動トランジスタ624は、ゲート-ソース間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機EL素子625に供給する。例えば、スイッチングトランジスタ611及びスイッチングトランジスタ612がオフ状態であって、スイッチングトランジスタ616がオン状態のときに、駆動トランジスタ624は、信号線620から供給されたデータ電圧Vdataに対応した電圧、つまり静電保持容量613の保持電圧Vdata-VRに対応したドレイン電流を、有機EL素子625へ供給する機能を有する。駆動トランジスタ624は、p型の薄膜トランジスタp型TFTで構成される。有機EL素子625は、カソードが駆動トランジスタ624のソースに接続され、アノードが負電源線622に接続された発光素子であり、駆動トランジスタ624のドレイン電流が流れることにより発光する。スイッチングトランジスタ616は、ゲートが制御線619に接続され、ソース及びドレインの一方が駆動トランジスタ624のドレインに接続され、ソース及びドレインの他方が正電源線621に接続された第3スイッチングトランジスタである。スイッチングトランジスタ616は、有機EL素子625のカソードと正電源線621との間であって、駆動トランジスタ624と直列に接続され、駆動トランジスタ624のドレイン電流のON/OFFを決定する機能を有する。スイッチングトランジスタ616は、例えば、n型の薄膜トランジスタn型TFTで構成される。上記回路構成によると、スイッチングトランジスタ616によって、駆動トランジスタ624のソース及びスイッチングトランジスタ611を経由した正電源線621と信号線620との間の電流の流れを遮断した上で、静電保持容量613に所望の電位差の電圧を保持させることが可能となる。これにより、スイッチングトランジスタ611の両側の端子の電位差が、駆動トランジスタ624のソース及びスイッチングトランジスタ611を介して正電源線621と信号線620との間で流れる電流によって変動するのを防止できる。そのため、スイッチングトランジスタ611の両端の電位差が安定し、スイッチングトランジスタ611を介して信号線620から所望の電位差の電圧に対応する電圧を正確に静電保持容量613に保持できる。その結果、静電保持容量613の両電極の電位差、すなわち駆動トランジスタ624のゲート-ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機EL素子625に流すことができる。実施の形態8次に、本発明の実施の形態8について説明する。図14は、本実施の形態に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図に示すように、本実施の形態に係る表示装置700は、複数の発光画素710を有する表示部を備える。また、表示装置700は、表示部の周辺回路として、走査線駆動回路704と、信号線駆動回路705と、発光制御線駆動回路706と、走査線駆動回路704、信号線駆動回路705及び発光制御線駆動回路706を制御する制御回路図示せずとを備える。なお、周辺回路の構成は実施の形態5に示した周辺回路の構成と同様であるため、説明を省略する。同図における発光画素710は、スイッチングトランジスタ711と、スイッチングトランジスタ712及び726と、静電保持容量713と、駆動トランジスタ724と、有機EL素子725と、走査線718と、制御線719と、信号線720と、正電源線721と、負電源線722と、参照電源線723とを備える。本実施の形態に係る表示装置は、実施の形態5に係る表示装置と比較して、発光画素の回路構成のみが異なる。つまり、駆動トランジスタはp型であり、当該駆動トランジスタのソースと有機EL素子のカソードとが接続されている。以下、実施の形態5に係る表示装置と同じ点は説明を省略し、異なる点のみ説明する。駆動トランジスタ724は、ゲートが静電保持容量713の電極731に接続され、ドレインが正電源線721に接続され、ソースがスイッチングトランジスタ726のソース及びドレインの一方に接続された駆動素子である。駆動トランジスタ724は、ゲートとスイッチングトランジスタ726のソース及びドレインの他方との間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機EL素子725に供給する。例えば、スイッチングトランジスタ711及びスイッチングトランジスタ712がオフ状態であって、スイッチングトランジスタ726がオン状態のときに、駆動トランジスタ724は、信号線720から供給されたデータ電圧Vdataに対応した電圧、つまり静電保持容量713の保持電圧Vdata-VRに対応したドレイン電流を、有機EL素子725へ供給する機能を有する。駆動トランジスタ724は、例えば、p型の薄膜トランジスタp型TFTで構成される。有機EL素子725は、カソードがスイッチングトランジスタ726のソース及びドレインの他方に接続され、アノードが負電源線722に接続された発光素子であり、駆動トランジスタ724のドレイン電流が流れることにより発光する。スイッチングトランジスタ726は、ゲートが制御線719に接続され、ソース及びドレインの一方が駆動トランジスタ724のソースに接続され、ソース及びドレインの他方が有機EL素子725のカソードに接続された第3スイッチングトランジスタである。スイッチングトランジスタ726は、有機EL素子725のカソードと正電源線721との間であって、駆動トランジスタ724と直列に接続され、駆動トランジスタ724のドレイン電流のON/OFFを決定する機能を有する。スイッチングトランジスタ726は、例えば、n型の薄膜トランジスタn型TFTで構成される。上記回路構成によると、スイッチングトランジスタ726によって、駆動トランジスタ724のソース及びスイッチングトランジスタ711を経由した正電源線721と信号線720との間の電流の流れを遮断した上で、静電保持容量713に所望の電位差の電圧を保持させることが可能となる。これにより、スイッチングトランジスタ711の両側の端子の電位差が、駆動トランジスタ724のソース及びスイッチングトランジスタ711を介して正電源線721と信号線720との間で流れる電流によって変動するのを防止できる。そのため、スイッチングトランジスタ711の両端の電位差が安定し、スイッチングトランジスタ711を介して信号線720から所望の電位差の電圧に対応する電圧を正確に静電保持容量713に保持できる。その結果、静電保持容量713の両電極の電位差、すなわち駆動トランジスタ724のゲート-ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機EL素子725に流すことができる。以上のように、実施の形態1~8で述べた表示装置を構成することにより、全ての発光画素の消光が完了する前から消光した発光画素への書き込みを開始すると共に、全ての発光画素への書き込みが完了する前から書き込んだ発光画素の発光を開始することができる。これにより、表示装置の表示部の発光期間を長く確保することができ、立体表示において駆動周期を上げることなく高い表示輝度を確保することができる。なお、本発明に係る表示装置は、上述した実施の形態に限定されるものではない。実施の形態1~8ならびにそれらの変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態1~8ならびにそれらの変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。例えば、スイッチングトランジスタ、スイッチングトランジスタ及び駆動トランジスタとして、ゲートの電圧レベルがHIGHの場合にオン状態になるn型トランジスタを挙げているが、これらのトランジスタをゲートの電圧レベルがLOWの場合にオン状態になるp型トランジスタで形成し、走査線の極性を反転させた表示装置でも、上記した各実施の形態と同様の効果を奏する。また、n型トランジスタとp型トランジスタを組み合わせた構成であってもよい。また、走査線駆動回路から走査線に出力される第1のパルス信号及び第2のパルス信号の周期は、上記した例に限らず適宜変更してもよい。また、例えば、本発明に係る表示装置は、図16に記載されたような薄型フラットTVに内蔵される。本発明に係る画像表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能な薄型フラットTVが実現される。