"トップゲート型薄膜トランジスタと、ボトムゲート型薄膜トランジスタとを含み、該ボトムゲート型薄膜トランジスタのゲート電極を形成する工程で該トップゲート型薄膜トランジスタの遮光層が形成され、該トップゲート型薄膜トランジスタのゲート電極を形成する工程で該ボトムゲート型薄膜トランジスタの遮光層が形成され、かつ該トップゲート型薄膜トランジスタのゲート絶縁膜は該ボトムゲート型薄膜トランジスタのゲート絶縁層とは異なることを特徴とする薄膜トランジスタ回路基板。前記ボトムゲート型薄膜トランジスタの遮光層は、前記ボトムゲート型薄膜トランジスタのソース-ドレイン領域と膜厚方向に重ならないことを特徴とする請求項1に記載の薄膜トランジスタ回路基板。前記トップゲート型薄膜トランジスタの遮光層は、外部に電気的に接続されており、電位が固定されていることを特徴とする請求項1または2に記載の薄膜トランジスタ回路基板。前記ボトムゲート型薄膜トランジスタ及び前記トップゲート型薄膜トランジスタの遮光層の一方は、ダブルゲートになっており、それぞれのチャネルに対応して分離した遮光層を有することを特徴とする請求項1ないし3のいずれか1項に記載の薄膜トランジスタ回路基板。前記ボトムゲート型薄膜トランジスタのゲート絶縁膜の厚さynmと、前記ボトムゲート型薄膜トランジスタのゲート電極の厚さxnmは、下記式1で表される歓迎を満足する請求項1ないし4のいずれか1項に記載の薄膜トランジスタ回路基板。y≧7×10-4x20.4x130...1トップゲート型薄膜トランジスタと、ボトムゲート型薄膜トランジスタとを含む薄膜トランジスタ回路基板の製造方法であって、絶縁基板上に第1の金属層を形成し、パターニングを行うことにより、該ボトムゲート型薄膜トランジスタのゲート電極層、補助容量、及び該トップゲート型薄膜トランジスタの遮光層を形成する工程、該ゲート電極層、該補助容量、及び該トップゲート型薄膜トランジスタの遮光層が形成された前記絶縁基板上に、第1のゲート絶縁層を形成する工程、該第1のゲート絶縁層上にポリシリコン半導体層を形成する工程、該ポリシリコン半導体層上に前記第1のゲート絶縁層の厚さと異なる厚さを有する第2のゲート絶縁層を形成する工程、該第2のゲート絶縁層上に第2の金属層を形成し、パターニングを行うことにより、各々ポリシリコン半導体層に不純物を注入する際のマスクとして機能する、ボトムゲート型薄膜トランジスタの遮光層、補助容量、及びトップゲート型薄膜トランジスタのゲート電極層を形成する工程、及び該ボトムゲート型薄膜トランジスタの遮光層、該補助容量、及び該トップゲート型薄膜トランジスタのゲート電極層をマスクとして、前記ポリシリコン半導体層に不純物を注入する工程を具備する薄膜トランジスタ回路基板の製造方法。前記ボトムゲート型薄膜トランジスタの遮光層は、前記ボトムゲート型薄膜トランジスタのソース-ドレイン領域と膜厚方向に重ならないことを特徴とする請求項6に記載の方法。前記トップゲート型薄膜トランジスタの遮光層は、外部に電気的に接続されており、電位が固定されていることを特徴とする請求項6に記載の方法。前記ボトムゲート型薄膜トランジスタ及び前記トップゲート型薄膜トランジスタの遮光層の一方は、ダブルゲートになっており、それぞれのチャネルに対応して分離した遮光層を有することを特徴とする請求項6ないし8のいずれか1項に記載の方法。前記ボトムゲート型薄膜トランジスタのゲート絶縁膜の厚さynmと、前記ボトムゲート型薄膜トランジスタのゲート電極の厚さxnmは、下記式1で表される関係を満足する請求項6ないし9のいずれか1項に記載の方法。y≧7×10-4x20.4x130...1本実施形態の目的は、厚いゲート絶縁層を有する薄膜トランジスタと、薄いゲート絶縁層を有する薄膜トランジスタとを備えた回路基板を提供することにある。実施形態によれば、トップゲート型薄膜トランジスタと、ボトムゲート型薄膜トランジスタとを含み、該ボトムゲート型薄膜トランジスタのゲート電極を形成する工程で該トップゲート型薄膜トランジスタの遮光層が形成され、該トップゲート型薄膜トランジスタのゲート電極を形成する工程で該ボトムゲート型薄膜トランジスタの遮光層が形成され、かつ該トップゲート型薄膜トランジスタのゲート絶縁膜は該ボトムゲート型薄膜トランジスタのゲート絶縁層とは異なることを特徴とする薄膜トランジスタ回路基板が得られる。実施形態にかかる薄膜トランジスタ回路基板は、トップゲート型薄膜トランジスタと、ボトムゲート型薄膜トランジスタとを含む。ボトムゲート型薄膜トランジスタのゲート電極を形成する工程でトップゲート型薄膜トランジスタの遮光層が形成される。また、トップゲート型薄膜トランジスタのゲート電極を形成する工程でボトムゲート型薄膜トランジスタの遮光層が形成される。さらに、トップゲート型薄膜トランジスタのゲート絶縁膜はボトムゲート型薄膜トランジスタのゲート絶縁層とは異なる。実施形態にかかる薄膜トランジスタ回路基板では、ボトムゲート型薄膜トランジスタのゲート絶縁層とトップゲート型薄膜トランジスタのゲート絶縁膜とがポリシリコン半導体層の上下に各々設けられ、トップゲート型薄膜トランジスタのゲート絶縁膜の厚さをボトムゲート型薄膜トランジスタのゲート絶縁層の厚さと異なる。これにより、高信頼性が必要な箇所には、厚いゲート絶縁膜を介してゲート電圧を印加する。高速動作が必要な箇所には、薄いゲート絶縁膜を介してゲート電圧を印加することによって、選択的に高信頼性と高速動作を同一基板上で実現することができる。また、実施形態にかかる薄膜トランジスタ回路基板の製造方法は、上記トップゲート型薄膜トランジスタと、ボトムゲート型薄膜トランジスタとを含む薄膜トランジスタ回路基板を製造するための方法であり、絶縁基板上に第1の金属層を形成し、パターニングを行うことにより、ボトムゲート型薄膜トランジスタのゲート電極層、補助容量、及び該トップゲート型薄膜トランジスタの遮光層を形成する工程、ゲート電極層、補助容量、及びトップゲート型薄膜トランジスタの遮光層が形成された前記絶縁基板上に、第1のゲート絶縁層を形成する工程、第1のゲート絶縁層上にポリシリコン半導体層を形成する工程、ポリシリコン半導体層上に前記第1のゲート絶縁層の厚さと異なる厚さを有する第2のゲート絶縁層を形成する工程、第2のゲート絶縁層上に第2の金属層を形成し、パターニングを行うことにより、各々ポリシリコン半導体層に不純物を注入する際のマスクとして機能する、ボトムゲート型薄膜トランジスタの遮光層、補助容量、及びトップゲート型薄膜トランジスタのゲート電極層を形成する工程、及びボトムゲート型薄膜トランジスタの遮光層、補助容量、及びトップゲート型薄膜トランジスタのゲート電極層をマスクとして、ポリシリコン半導体層に不純物を注入する工程を具備する。以下、実施の形態について、図面を参照して説明する。図1aないしhは、実施形態にかかる薄膜トランジスタ回路基板の製造工程の一例を表す概略的な断面図を示す。まず、図1aに示すように、非磁性基板1上に、ボトム金属層21,22,23を形成する。ボトム金属層21,22,23に使用される金属材料としては、例えば、銅Cu、マグネシウムMg、アルミニウムAl、チタンTi、モリブデンMo、タングステンW、タンタルTa、クロムCrのいずれかまたはこれらのうちの少なくとも1つを含む合金があげられる。ボトム金属層21,22,23は、金属材料を一様に成膜した後、フォトリソグラフィー法により、ボトムゲート型薄膜トランジスタのゲート電極層、補助容量、及びトップゲート型薄膜トランジスタの遮光層として機能するように、パターニングして形成することができる。ボトム金属層21,22,23は、例えば50ないし300nmの厚さを有し得る。図1bに示すように、次に、ボトム金属層2-1,2-2,2-3を介して非磁性基板1上に第1の厚さ例えば200nmの厚さを有する第1のゲート絶縁層11を形成する。第1のゲート絶縁層11は例えばシリコン酸化物等により形成することができる。第1のゲート絶縁層11はボトムゲート型薄膜トランジスタのゲート絶縁層として機能し得る。なお、第1の厚さは例えば80ないし300nmにすることができる。第1の厚さは80nm未満であると、ポリシリコン半導体層の結晶性が不十分となり、300nmを越えるとトランジスタのドレイン電流が不十分になる傾向がある。続いて、図1cに示すように、第1のゲート絶縁層11上にポリシリコン半導体層4,5,6を形成する。ポリシリコン半導体層4,5,6は、シリコン層を例えば50nmの厚さで成膜してエキシマレーザーアニーリングにより多結晶化を行い、その後フォトリソグラフィー法によりパターニングして形成することができる。なお、ポリシリコン半導体層4,5,6は例えば50nmの厚さを有し得る。その後、図1dに示すように、ポリシリコン半導体層4,5,6を介して第1のゲート絶縁層11上に第1の厚さよりも薄い第2の厚さ例えば80nmの厚さを有する第2のゲート絶縁層12を形成する。第2のゲート絶縁層12は例えばシリコン酸化物等により形成することができる。第2のゲート絶縁層12はトップゲート型薄膜トランジスタのゲート絶縁層として機能し得る。図1eに示すように、さらに、ポリシリコン半導体層4,5,6へ不純物を注入するための第1のドーピングNドーピングにおいて、ポリシリコン半導体層4,6のマスクとなるトップ金属層7,8を第2のゲート絶縁層12上に形成する。使用される金属材料としては、例えば、銅Cu、マグネシウムMg、アルミニウムAl、チタンTi、モリブデンMo、タングステンW、タンタルTa、クロムCrのいずれかまたはこれらのうちの少なくとも1つを含む合金があげられる。その後、トップ金属層7,8を介してポリシリコン半導体層4,5,6に対し、例えばリンなどの不純物を注入して第1のドーピングNドーピングを行う。続いて、図1fに示すように、ポリシリコン半導体層4,5,6へ不純物を注入するための第2のドーピングN-ドーピングにおいて、ポリシリコン半導体層4,6のマスクとなるトップ金属層7-1,7-2,8-1を第2のゲート絶縁層12上に形成するために、トップ金属層7,8を加工する。加工して得られたトップ金属層7-1,7-2,8-1を介してポリシリコン半導体層4,5,6に対し、例えばリンなどの不純物を注入して第2のドーピングN-ドーピングを行う。さらに熱アニールを行い、活性化及び水素化を行う。第1及び第2のドーピングに供されたポリシリコン半導体層は高濃度不純物領域4-1b,4-2b,5,6-1b,6-2bとなり、第2のドーピングのみに供されたポリシリコン半導体層は低濃度不純物領域4-1a,4-2a,6-1a,6-2aとなる。ポリシリコン半導体層中ほとんど不純物が注入されなかった領域がチャネル領域13,14,15となる。また、トップ金属層7-1,7-2はボトムゲート型薄膜トランジスタの遮蔽層,トップ金属層8-1はトップゲート型薄膜トランジスタのゲート電極層として機能する。その後、図1gに示すように、第2のゲート絶縁層12上にトップ金属層7-1,7-2,8-1を介在させて例えばシリコン酸化物等により層間絶縁膜16を形成する。層間絶縁膜16に、各金属層及び各半導体層と導通を取るためのコンタクトホールを各々形成する。そして、図1hに示すように、コンタクトホールに金属材料層を形成し、遮光層7-1,7-2、ゲート電極21,ドレイン電極22,補助容量22に接続されたソース電極23、半導体層4、第1のゲート絶縁膜11を有するボトムゲート型TFTと、遮光層23,ドレイン電極24,ゲート電極ゲート電極25、ソース電極26、第1のゲート絶縁膜よりも薄い第2のゲート絶縁膜を有するトップゲートTFTとを含む薄膜トランジスタ回路基板10が得られる。実施形態によれば、ポリシリコン層のチャネル領域の上下に第1及び第2のゲート絶縁膜を形成し、第1のゲート絶縁膜を第2のゲート絶縁層よりも厚くする。これにより、高信頼性が必要な箇所例えば表示素子の表示部には、ボトムゲート型TFTを設けて、厚いゲート絶縁膜を介してゲート電圧を印加することが可能となり、かつ高速動作が必要な箇所例えば表示部を動作させるための回路部には、トップゲート型TFTを設けて、薄いゲート絶縁膜を介してゲート電圧を印加することによって、選択的に高信頼性と高速動作を同一回路基板を用いて実現することができる。エキシマレーザアニールによるSiの結晶化の際に、ボトムTFT用ゲートメタルへの熱の逃げによりフルーエンスが増加する傾向がある。また、Siの下のボトムTFT用ゲートメタルの有無により、エキシマレーザアニールによるSiの結晶性の不均一が生じる傾向がある。これに対し、ボトムゲートTFT用のゲートメタルを薄くするか、ボトムゲートTFT用の絶縁膜を厚くすることができる。ボトムゲートTFTのゲート絶縁層の厚さと、ゲート電極層の膜厚と透過率フルーエンスとの関係を表すグラフを図2に示す。この場合の透過率とは、結晶化で使用するエキシマレーザーの出力部にある光学部品の透過率である。この光学部品の透過率でレーザーのフルーエンスを制御するので、この透過率はレーザーのフルーエンスを表す。図中、101はMoWの膜厚が50nmの場合、102はMoWの膜厚が100nmの場合、103はMoWの膜厚が150nmの場合、104はMoWの膜厚が300nmの場合を各々示す。図2において、透過率フルーエンスが80以下となる点について、ゲート電極層の膜厚とゲート絶縁層の厚さと関係を表すグラフを図3に示す。図3のグラフ105より、ボトムゲートTFT用のゲート電極層の膜厚をxnmとすると、ボトムゲートTFT用のゲート絶縁膜の膜厚ynmは下式の関係を満たすことが好ましいことがわかる。y≧7×10-4x20.4x130...1トップゲート型TFTのボトムゲート型TFT用ゲートメタルはバックライトに対する斜光層として働く。トップゲート型TFTがシングルゲートTFTであり、ゲート電極に対し、バックチャネル側に設けられた遮光層がチャネル領域よりも大きい場合は、バックチャネル側の電位固定が必要である。バックチャネル側の遮光層がチャネル領域と同様のサイズである場合は、バックチャネル側の電位固定は不要である。また、ボトムゲートTFTがダブルゲートTFTであり、バックチャネル側の遮光層がチャネル領域よりも大きい場合は、バックチャネル側の電位固定が必要である。バックチャネル側の遮光層がチャネル領域と同様のサイズである場合は、バックチャネル側の電位固定は不要である。なお、図1fでは、トップゲート型TFTがシングルゲートTFTであり、ゲート電極25に対し、バックチャネル側に設けられた遮光層2-3がチャネル領域15よりも大きいので、トップゲート型薄膜トランジスタの遮光層2-3を、外部に電気的に接続して、電位を固定している。また、ボトムゲートTFTがダブルゲートTFTであり、バックチャネル側の遮光層7-1,7-2がチャネル領域13,14と同様のサイズであるので、バックチャネル側の電位固定は不要である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"