"入力電荷を保持する入力電荷保持素子と,出力電荷を保持する出力電荷保持素子と,前記入力電荷保持素子の第1のノードと前記出力電荷保持素子の第2のノードとの間に設けられ,前記入力電荷保持素子が保持する電荷を前記出力電荷保持素子に転送する電荷転送素子とを有する電荷転送ユニットと,前記電荷転送素子が前記入力電荷保持素子から出力電荷保持素子への電荷転送を終了した時,前記第1のノードの第1の電圧に対応する第3の電圧を検出する誤差検出回路と,前記電荷転送が終了した時の前記第2のノードの第2の電圧を前記第3の電圧に基づいて補正して前記第2のノードの第2の電圧に含まれる誤差を除去する誤差補正ユニットとを有する電荷転送回路。前記誤差検出回路は,誤差電荷保持素子と,前記第1のノードと前記誤差電荷保持素子の第3のノードとの間に連結されたトランスファゲートとを有し,前記電荷転送が終了した時に,前記トランスファゲートが導通して前記入力電荷保持素子内の電荷を前記入力電荷保持素子と誤差電荷保持素子とに分配し,前記第3のノードに前記第3の電圧を保持する電荷転送回路。請求項1または2において,前記電荷転送ユニット内の前記電荷転送素子は,前記第1のノードに連結された第1のソースドレイン端子と前記第2のノードに連結された第2のソースドレイン端子とゲートとを有するMOSトランジスタを有し,前記電荷転送時に前記ゲートに電荷転送用電圧が印加される電荷転送回路。請求項3において,前記電荷転送の開始前において,前記入力電荷保持素子は入力電圧を印加され当該入力電圧に対応する電荷を保持し,前記電荷転送の開始時において,前記MOSトランジスタのゲートに第1のゲート電圧が印加され,前記MOSトランジスタが導通して前記入力電荷保持素子内の電荷が前記出力電荷保持素子に転送し,前記MOSトランジスタが非導通になることで前記電荷の転送が終了する電荷転送回路。請求項1または2において,前記電荷転送ユニット内の前記電荷転送素子は,前記第1のノードに連結された第1のソースドレイン端子と前記第2のノードに連結された第2のソースドレイン端子とゲート制御信号が供給されるゲートとを有するMOSトランジスタと,前記第1のノードの電位に応じて前記ゲート制御信号を生成する増幅器とを有する電荷転送回路。請求項5において,前記電荷転送の開始前において,前記入力電荷保持素子は入力電圧を印加され当該入力電圧に対応する電荷を保持し,前記電荷転送の開始時において,前記増幅器の入力に第1の定電圧と前記第1のノードの電圧とが印加され,前記MOSトランジスタが導通して前記入力電荷保持素子内の電荷が前記出力電荷保持素子に転送し,前記第1のノードの電圧が前記第1の定電圧に達した時に前記MOSトランジスタが非導通になることで前記電荷の転送が終了する電荷転送回路。請求項1または2において,前記誤差補正ユニットは,前記電荷転送が終了した時に,前記第3の電圧に含まれる誤差を前記第2の電圧から除去する演算回路を有する電荷転送回路。請求項1または2において,前記誤差補正ユニットは,前記電荷転送が終了した時の前記第2の電圧と第3の電圧をアナログデジタル変換するアナログデジタル変換器と,前記第3の電圧のデジタル値に含まれる誤差を,前記第2の電圧のデジタル値から除去するデジタルシグナルプロセッサとを有する電荷転送回路。請求項1または2において,前記電荷転送ユニットは,前記電荷転送開始時において,前記第1のノードを前記入力電圧に入力側バイアス電圧を加えた電圧にセットし,前記第2のノードを出力側電圧にセットする電荷転送回路。特許文献1には,電荷転送素子であるトランジスタの閾値電圧に基づき入力電圧に対応する電荷を入力電荷保持素子から出力電荷保持素子に転送する電荷転送回路と,差動アンプを利用して入力電圧に対応する電荷を入力電荷保持素子から出力電荷保持素子に転送する電荷転送回路とが記載している。しかしながら,トランジスタの閾値電圧は,プロセス条件に依存してばらつくとともに,動作状態での電源電圧や動作温度によってもばらつく。そのため,転送される電荷量は,閾値電圧のばらつきに対応する分だけ誤差を有することになり,電荷転送回路の精度が低下する。また,差動アンプを利用して電荷を転送する場合も,差動アンプにオフセット電圧が内在し,転送される電荷量は,オフセット電圧のばらつきに対応する分だけ誤差を有し,同様に電荷転送回路の精度が低下する。そこで,本発明の目的は,上記の誤差を抑制して転送される電荷量の精度を高めた電荷転送回路を提供することにある。電荷転送回路の第1の側面は,入力電荷を保持する入力電荷保持素子と,出力電荷を保持する出力電荷保持素子と,前記入力電荷保持素子の第1のノードと前記出力電荷保持素子の第2のノードとの間に設けられ,前記入力電荷保持素子が保持する電荷を前記出力電荷保持素子に転送する電荷転送素子とを有する電荷転送ユニットと,前記電荷転送素子が前記入力電荷保持素子から出力電荷保持素子への電荷転送を終了した時,前記第1のノードの第1の電圧に対応する第3の電圧を検出する誤差検出回路と,前記電荷転送が終了した時の前記第2のノードの第2の電圧を前記第3の電圧に基づいて補正して前記第2のノードの第2の電圧に含まれる誤差を除去する誤差補正ユニットとを有する。第1の側面によれば,電荷転送回路において,誤差が抑制され高精度な電荷転送が行われる。図1は,電荷転送回路とその電荷転送動作を示す図である。図1の電荷転送回路は,入力電荷を保持する入力電荷保持素子C1と,出力電荷を保持する出力電荷保持素子C2と,入力電荷保持素子C1の第1のノードnc1と出力電荷保持素子C2の第2のノードnc2との間に設けられ,入力電荷保持素子C1が保持する電荷を出力電荷保持素子C2に転送する電荷転送素子M1とを有する。図1の例では,入力,出力電荷保持素子C1C2は共にキャパシタであり,電荷転送素子M1はPチャネルMOSトランジスタPMOSトランジスタである。図1の右側に電荷転送動作が示されていて,横軸が時間,縦軸が電圧に対応する。電荷転送回路は,電荷転送開始時t1に,例えば,入力電圧VINに入力バイアス電圧VB1を加えた電圧VINVB1が第1のノードnc1に印加され,出力バイアス電圧VB2が第2のノードnc2に印加された状態にされる。そのためには,第1,第2のノードnc1nc2には電圧を印加するためのスイッチが設けられるが,図1では省略されている。さらに,電荷転送開始時t1において,PMOSトランジスタM1のゲートには電荷転送用電圧VGが印加され,電荷転送中t1t2の間,その電荷転送用電圧VGが維持される。電荷転送のための条件は,次の2つである。1第1に,電荷転送中において第1のノードnc1の電圧電位が第2のノードnc2の電圧電位よりも高いことと,2第2に電荷転送開始時での第1のノードnc1の電圧VINVB1が電圧VGVTHよりも高いこと,VINVB1VGVTH,である。第2の条件のVTHはPMOSトランジスタM1の閾値電圧であり,PMOSの場合通常はVTHH2であり,2転送開始時にタンクtank1内の水面の高さH1は,ウオータゲートWGの高さHSWよりも高い,H1HSW,であること。そして,ウオータゲートWGを開くと,転送元のタンクtank1内の水は,水面の高さH1がウオータゲートWGの高さHSWに達するまで転送先のタンクtank2に流入する。この場合,図1の各電圧との関係は次の通りである。H1:VB1VINHSW:VGVTHH2:VB2タンクtank2の最終水面:VOUT図3は,別の電荷転送回路とその電荷転送動作を示す図である。図3の電荷転送回路は,図1と同様に,入力電荷を保持する入力電荷保持素子C1と,出力電荷を保持する出力電荷保持素子C2と,入力電荷保持素子C1の第1のノードnc1と出力電荷保持素子C2の第2のノードnc2との間に設けられ,入力電荷保持素子C1が保持する電荷を出力電荷保持素子C2に転送する電荷転送素子M1とを有する。図3でも,入力,出力電荷保持素子C1C2は共にキャパシタであり,電荷転送素子M1はPチャネルMOSトランジスタPMOSトランジスタである。さらに,電荷転送回路は,定電圧V0と第1のノードnc1の電圧とを入力し,PMOSトランジスタM1のゲートに出力信号を供給する増幅器10を有する。増幅器10は,第1のノードnc1の電圧が定電圧V0より高い場合は,出力信号をLレベルにして,PMOSトランジスタM1を導通させる。逆に,第1のノードnc1の電圧が定電圧V0以下になると,出力信号をHレベルにして,PMOSトランジスタM1を非導通にする。図3の右側に電荷転送動作が示されている。電荷転送回路は,電荷転送開始時t1に,例えば,第1のノードnc1に入力電圧VINに入力バイアス電圧VB1を加えた電圧VINVB1が印加され,第2のノードnc2に出力バイアス電圧VB2が印加された状態にされる。そのために,図示しないスイッチが設けられている。図1と同様に,電荷転送のための条件は,1電荷転送中に第1のノードnc1の電圧電位が第2のノードnc2の電圧電位よりも高いことと,2第2に電荷転送開始時での第1のノードnc1の電圧VINVB1が定電圧V0よりも高いこと,VINVB1V0,である。時間t1で電荷転送が開始し,第1のノードnc1の電圧がVINVB1から低下し,定電圧V0に達するとPMOSトランジスタM1がオフになり,時間t2で電荷転送は終了する。この時,第2のノードnc2の電圧は出力電圧VOUTである。電荷保存の法則により,転送した電荷量QTについて次の式が成り立つ。QT×C1×C2VOUTVIN×C1C2constant式2式1に示された図1の電荷転送回路の出力電圧VOUTと,式2に示された図3の電荷転送回路の出力電圧VOUTは,共に,入力電圧VINを電荷保持素子C1C2のキャパシタ比C2C1で増幅した電圧に定数を加算した値になる。つまり,入力電圧VINに比例した電圧を転送したことを意味する。図4は,図1の電荷転送回路による出力電圧の誤差を説明する図である。図1の電荷転送回路の場合,第1のノードnc1の電荷転送終了時の電圧はVGVTHである。この電荷転送終了時の電圧VGVTHは,転送した電荷量を決める電圧である。しかしながら,トランジスタの閾値電圧VTHは,プロセス条件Pに依存するばらつきに加えて,動作中の電源電圧Vや動作温度Tに依存するばらつきを有する。電源電圧は,例えばMOSトランジスタのバックゲート電圧として使用されるので,その電圧の変動はトランジスタの閾値電圧VTHの変動を招く。図4において,閾値電圧が理想値VTH0の場合と,理想値VTH0にPVTによるばらつきVTHXが加わった場合の電荷転送動作を示している。理想値VTH0は固定値であるが,ばらつきVTHXはPVTに依存するので,VTHXfの関数で表現できる。太線が理想値VTH0の場合を示し,細い線がばらついた閾値電圧VTH0VTHXの場合を示す。理想値VTH0の場合の電荷転送後の出力電圧VOUTは,式1に示した通りである。一方,バラツキを含む閾値VTH0VTHXの場合の電荷転送後の出力電圧VOUT’は,次の通りである。QT[VB1VINVGVTH0VTHX]×C1×C2VOUT×C1C2constant式1Aつまり,出力電圧VOUTは,入力電圧VINに比例せずノンリニアな関係を有する。図5は,図3の電荷転送回路による出力電圧の誤差を説明する図である。図3の電荷転送回路の場合,第1のノードnc1の電荷転送終了時の電圧はV0である。しかしながら,増幅器10はオフセット電圧Voffsetを有する。増幅器のオフセット電圧の原因は,増幅器を構成するトランジスタの閾値電圧のバラツキなどである。図5において,増幅器10がオフセット電圧Voffsetを有しない場合の電荷転送動作と,増幅器10がオフセット電圧Voffsetを有する場合の電荷転送動作とを示している。オフセット電圧Voffsetを有する場合は,第1のノードnc1が定電圧V0にオフセット電圧Voffsetを加えた電圧V0Voffsetに達すると,PMOSトランジスタM1がオフになるので,電荷転送終了時t2の第1のノードnc1の電圧は,V0Voffsetになる。図5において,太線がオフセットゼロの場合を示し,細い線がオフセットを有する場合を示す。オフセットを有しない理想的な場合の電荷転送後の出力電圧VOUTは,式2に示した通りである。一方,オフセット電圧Voffsetを有する場合の電荷転送後の出力電圧VOUT’は,次の通りである。QT×C1×C2VOUT×C1C2constant式2Aさらに,式1A2Aにおいて,入力電荷保持素子C1と出力電荷保持素子C2のキャパシタ比C1C2を大きく設定すると,第1のノードnc1での誤差VTHXVoffsetは,C1C2倍に増大してしまい,第2のノードnc2の出力電圧VOUTに含まれる誤差はますます大きくなる。[本実施の形態の電荷転送回路]図6は,本実施の形態における電荷転送回路の概略図である。図6の電荷転送回路は,図1や図3に示した電荷転送回路を含む電荷転送ユニット20と,電荷転送終了時に,前記第1のノードの電圧に対応する補正電圧を検出する誤差検出回路22と,電荷転送終了時の第2のノードの電圧を補正電圧に基づいて補正して第2のノードの出力電圧に含まれる誤差を除去する誤差補正ユニット24とを有する。誤差検出回路22が検出する第1のノードの電圧に対応する補正電圧は,第1のノードの電圧に含まれる誤差成分を含んでいる。そこで,誤差補正ユニット24は,検出した補正電圧に基づいて,第2のノードの出力電圧に含まれる誤差成分を除去する。図7は,第1の実施の形態における電荷転送回路を示す図である。電荷転送ユニット20は,入力電荷保持素子C1と,出力電荷保持素子C2と,それらの第1のノードnc1と第2のノードnc2との間に設けられた電荷転送素子21とを有する。電荷転送素子21は,第1の例として,図1に示したゲートに電圧VGが印加されたPMOSトランジスタM1であり,第2の例として,図3に示した増幅器10とPMOSトランジスタM1である。いずれの例であっても良い。そして,図7の電荷転送ユニット20には,第1のノードnc1に入力電圧VINを印加するスイッチS1と,入力側キャパシタC1の第1のノードnc1とは反対側の電極に設けられグランドVSSまたはバイアス電圧VB1を印加するスイッチS1,S2と,出力側キャパシタC2の第2のノードnc2に設けられバイアス電圧VB2を印加するスイッチS1とを有する。各スイッチにおいて,S1は,電荷転送動作のプリセット期間においてオンし電荷転送中はオフになるスイッチであり,S2は,プリセット期間にオフになり電荷転送動作中にオンするスイッチである。例えば,プリセット期間中に,スイッチS1がオンして,入力側キャパシタC1の第1のノードnc1には入力電圧VINが印加され,入力側キャパシタC1の反対側電極にはグランドVSSが印加され,入力側キャパシタC1には入力電圧VINに応じた電荷が蓄積される。同様に,プリセット期間中に,出力側キャパシタC2の第2のノードnc2にはバイアス電圧VB2が印加され,出力側キャパシタC2にはバイアス電圧VB2に応じた電荷が蓄積される。そして,スイッチS1がオフ,S2がオンになると,入力側キャパシタC1の電極にバイアス電圧VB1が印加され,第1のノードnc1の電圧はVINVB1になる。その結果,電荷転送素子21がオンして電荷の転送が行われる。図7の誤差検出回路22は,CMOSトランスファゲート23と,誤差電圧に対応する電荷を保持する誤差保持素子,キャパシタC3と,誤差保持素子C3の第3のノードnc3にグランドVSSを印加するスイッチS1とを有する。プリセット期間中にスイッチS1がオンして第3のノードnc3はグランドVSSにセットされる。そして,電荷転送ユニット20による電荷転送が完了した時点で,CMOSトランスファゲート23が導通して,第1のノードnc1の電圧に対応する電圧が誤差保持素子C3に保持される。CMOSトランスファゲート23が導通すると,入力電荷保持素子C1と誤差保持素子C3の第1,第3のノードnc1nc3が接続されるので,入力電荷保持素子C1が保持していた電荷が,両素子C1C3の容量比で分配される。すなわち,CMOSトランスファゲート23がオンする前とオンした後の電荷保存の法則により,次の通りである。Vnc1×C1Vnc3×C1C3Vnc3Vnc1×C1VSこの電圧Vnc3が,誤差検出回路22が検出した補正電圧VSである。第1のノードnc1の電圧Vnc1には,後述するとおり誤差成分が含まれているので,第3のノードnc3の電圧Vnc3にも誤差成分VEが含まれている。したがって,後述する演算によりその誤差成分VEを求めて,電荷転送後の第2のノードcn2の出力電圧VOUTから誤差成分VEを除去することができる。トランスファゲート23は,両ソースドレイン端子の電圧とゲート電圧との関係がどのような関係でも導通できるようにNMOSトランジスタとPMOSトランジスタとを並列に接続したCMOSトランジスタで構成されている。ただし,両ソースドレイン端子の電圧とゲート電圧との関係において,制御信号ΦがHレベルの時に導通することができるのであれば,NMOSトランジスタのみ,またはPMOSトランジスタのみで構成してもよい。図7の誤差補正ユニット24は,電荷転送が終了した時の第2のノードnc2の電圧VOUTを補正電圧VSに基づいて補正して,第2のノードの電圧VOUTに含まれる誤差VEを除去する。図7の例では,誤差補正ユニット24は,誤差電圧VSをC1C3C2倍する増幅器25と,増幅器25の出力と電荷転送ユニット20の出力電圧VOUTとを加算する加算器26とを有する回路である。この乗算と加算の演算により,出力電圧VOUTから誤差成分VEが除去される。図8は,図7の電荷転送回路の動作を示す図である。図8中には,スイッチS1,S2の動作Hレベルでオン,Lレベルでオフ,CMOSトランスファゲート23の制御信号ΦHレベルでオン,Lレベルでオフ,第1,第2,第3のノードnc1nc2nc3の電圧の変動が示されている。横軸において,時間t0~t1がプリセット期間,時間t1~t2が電荷転送期間,そして,時間t2~t3が誤差検出期間である。まず,プリセット期間t0~t1において,スイッチS1がオン,S2がオフとなり,第1のノードnc1は入力電圧VINに,第2のノードnc2はバイアス電圧VB2に,そして,第3のノードnc3はグランドVSSにセットされる。そして,電荷転送開始時間t1でスイッチS2がオン,S1がオフになると,入力電荷保持素子C1の第1のノードnc1とは反対側の電極にバイアス電圧VB1が印加され,第1のノードnc1はVINVB1になる。この時,第2のノードnc2の電圧はVB2,第3のノードnc3の電圧はVSS0Vである。したがって,時間t1の前後では以下の電圧関係がある。VINVGVTHVINVB1図1の電荷転送素子M1の場合VINV0VINVB1図3の電荷転送素子M1と増幅器10の場合ここで,VGVTHまたはVOを既知である固定値VFIXとすると,次の電圧関係になる。VINVFIXVINVB1ただし,電圧VFIXには閾値電圧のバラツキやオフセット電圧のバラツキにより誤差VEが含まれている。つまり,プリセット期間t0~t1では,VINVFIXであるので電荷転送素子21であるPMOSトランジスタM1はオフであり,電荷転送開始時間t1でスイッチS1がオフ,S2がオンになって第1のノードnc1がVINVB1になると,VFIXVINVB1となり,電荷転送素子21が導通する。これにより,入力電荷保持素子C1内の電荷が電荷転送素子21を介して出力電荷保持素子C2側に流れ,第1のノードnc1の電圧電位は低下し,第2のノードnc2の電圧電位は上昇する。時間t2で第1のノードnc1の電圧がVFIXVEに達すると,電荷転送素子21のPMOSトランジスタはオフになり,第2のノードnc2の電圧の上昇も停止し,電荷転送は終了する。この時の電圧はVOUTである。この第2のノードnc2の電圧VOUTは,前述の式1A2Aのとおり以下になる。VOUT×C1C2constant式3次に,時間t2で電荷転送が終了した後,誤差検出期間t2~t3では,誤差検出回路22の制御信号ΦがHレベルになり,その反転制御信号ΦがLレベルになり,CMOSトランスファゲート23が導通する。これにより,第1のノードnc1の電圧VFIXVEは,入力電荷保持素子C1と誤差電荷保持素子C3との容量比で分配され,第3のノードnc3の電圧VS第1のノードnc1の電圧も同じは,次の通りである。なお,VFIXは固定電圧であるので,定数項に含めることができる。VS×C1VE×C1constant式4式4の電圧VSは,第1のノードnc1の電圧VFIXVEの容量比C1倍の電圧であり,第1のノードnc1の電圧に対応する電圧であり,誤差VEを含む補正電圧である。式4のVE以外のVFIXやC1は全て既知であるから,式4から誤差VEを求めることができる。つまり,式4の誤差VEを式3から除去すれば,第2のノードnc2の電圧VOUTから誤差VEを除去することができる。そこで,図7の誤差補正ユニット24では,ゲインC2の増幅器25が,式4の補正電圧VSにC2を乗じて,加算器26がその出力,VS×C2VE×C1C2constantと式3のVOUTとを加算すると,次の通りである。VOUTVOUTVS×C2×C1C2constantVE×C1C2constantVIN×C1C2constant式5式5のVOUTは,誤差VEを含まず,入力電圧VINに比例した出力電圧である。図7に示した第1のノードnc1のプリセット回路スイッチS1S2と,第2のノードnc2のプリセット回路スイッチS1とは,この構成に限定されず,次のような変型例でもよい。図9は,第1のノードnc1のプリセット回路の例を示す図である。例1は,図7に示した回路と同じである。つまり,プリセット時にスイッチSW1をオンにしスイッチSW2をグランドに接続して,入力側キャパシタC1の第1のノードnc1に入力電圧VINを印加し,電荷転送開始時にスイッチSW1をオフにしスイッチSW2をバイアス電圧VB1側に接続して,第1のノードnc1に電圧VINVB1を印加する。例2では,プリセット時にスイッチSW1をオンにしスイッチSW2をグランドに接続して,第1のノードnc1にバイアス電圧VB1を印加し,電荷転送開始時にスイッチSW1をオフにしスイッチSW2を入力電圧VIN側に接続して,第1のノードnc1に電圧VINVB1を印加する。図7において,例2のような回路にしてもよい。図10は,第2のノードnc2のプリセット回路の例を示す図である。例1は,図7に示した回路と同じである。つまり,プリセット時にスイッチSW3をオンにし第2のノードnc2に出力側のバイアス電圧VB2を印加し,電荷転送開始時にスイッチSW3をオフにする。例2では,出力側のバイアス電圧VB2を電圧VB21とVB22に分けて,VB2VB21VB22とし,プリセット時にスイッチSW3をオンにしスイッチSW4をグランド側に接続し,第2のノードnc2に電圧VB21を印加し,さらに,電荷転送開始時にスイッチSW3をオフにしスイッチSW4を電圧VB22側に接続し,第2のノードnc2に電圧VB2VB21VB22を印加する。図7において,第2の例のような回路にしてもよい。プリセット回路は,プリセット時に第1,第2のノードの電圧を所定の電圧にし,ただし,その状態では電荷転送素子21をオフ状態にし,電荷転送開始時に図8の時間t1の電圧状態にして電荷転送素子21をオン状態にすることができる構成であればよい。[本実施の形態の変型例]図11は,本実施の形態における電荷転送回路の変型例を示す図である。電荷転送ユニット20と誤差検出回路22は,図7と同じである。図7と異なる構成は,誤差補正ユニット24がデジタルシグナルプロセッサDSPで構成されている点である。そのために,誤差補正ユニット24は,第2のノードnc2の電圧VOUTのアナログ電圧をデジタル信号に変換するAD変換器ADCと,第3のノードnc3の電圧VSのアナログ電圧をデジタル信号に変換するAD変換器ADCとを有する。デジタルシグナルプロセッサDSPは,電荷転送動作終了後に入力される両デジタル信号VSVOUTについて式5の演算を行う。図12は,本実施の形態における電荷転送回路の変型例を示す図である。電荷転送ユニット20と誤差検出回路22は,図7と同じである。図7と異なる構成は,誤差補正ユニット24がデジタルシグナルプロセッサDSPで構成されている点である。さらに,誤差補正ユニット24は,図11と異なり,1個のAD変換器とスイッチSW10とを有し,1個のAD変換器ADCを時分割で利用する。すなわち,電荷転送動作が完了した後,スイッチSW10を第2のノードnc2側に接続してアナログ電圧VOUTをデジタル信号に変換してDSP内に入力して保持し,その後,スイッチSW10を第3のノードnc3側に接続してアナログ電圧VSをデジタル信号に変換してDSP内に入力する。DSPは,入力された2つのデジタル信号について式4の演算を行う。以上の通り,本実施の形態の電荷転送回路によれば,閾値電圧のバラツキや増幅回路のオフセット電圧のバラツキがあっても,それに起因する誤差を除去することができる。"