ある領域を少なくとも部分的に囲む配線を有する誘導素子と、前記配線の内側の領域又は外側の領域の一方の領域において前記配線に略垂直な方向に延びる櫛形電極を有する第1の容量素子と、前記一方の領域以外の領域において、前記配線に略垂直な方向に延びる櫛形電極を有する第2の容量素子及び前記配線に略垂直な方向に延びるシールド線を有するシールドの少なくとも一方とを含むことを特徴とする電気回路。前記第1の容量素子が前記外側の領域に配置され、前記第2の容量素子が前記内側の領域に配置されることを特徴とする請求項1記載の電気回路。前記シールドが前記内側の領域と前記外側の領域との間において前記配線の下方に設けられていることを特徴とする請求項1又は2記載の電気回路。前記シールドが基板上に設けられたポリシールドであることを特徴とする請求項1乃至3何れか一項記載の電気回路。前記第1の容量素子が前記外側の領域に配置され、前記シールドが前記内側の領域に配置されることを特徴とする請求項1記載の電気回路。前記第1の容量素子が前記内側の領域に配置され、前記シールドが前記外側の領域に配置されることを特徴とする請求項1記載の電気回路。前記第1の容量素子が前記外側の領域に配置され、前記第2の容量素子が前記内側の領域に配置され、前記第1の容量素子と前記第2の容量素子との何れか一方が、前記内側の領域と前記外側の領域との間において前記配線の下方にも延展していることを特徴とする請求項1記載の電気回路。以上を鑑みると、誘導素子と容量素子とを含み、渦電流の発生を防ぎ、適切なシールド効果を備え、且つ効率的な配置を実現した電気回路が望まれる。電気回路は、ある領域を少なくとも部分的に囲む配線を有する誘導素子と、前記配線の内側の領域又は外側の領域の一方の領域において前記配線に略垂直な方向に延びる櫛形電極を有する第1の容量素子と、前記一方の領域以外の領域において、前記配線に略垂直な方向に延びる櫛形電極を有する第2の容量素子及び前記配線に略垂直な方向に延びるシールド線を有するシールドの少なくとも一方とを含むことを特徴とする。本願開示の少なくとも1つの実施例によれば、少なくとも誘導素子と容量素子とを含む電気回路において、櫛形電極の容量素子を適切な位置及び方向に配置することにより、容量としての機能と渦電流防止シールドとしての機能を発揮するように容量素子を利用することができる。即ち、普通であれば渦電流防止シールドと容量素子とを別個に設けるだけの面積を必要とするところ、容量素子を渦電流防止シールドとしても利用することにより、シールド機能と容量機能とを容量素子分の面積で提供し、効率的な配置を実現することが可能となる。以下に、本発明の実施例を添付の図面を用いて詳細に説明する。なお各図において、同一又は対応する構成要素は同一又は対応する参照番号により参照される。図1は、渦電流防止用シールドについて説明するための図である。図1において、ある領域を囲むように周回する金属配線17を有する誘導素子インダクタの下方に、渦電流防止用シールド10が設けられる。渦電流防止用シールド10は、図面縦方向に延展するポリシールド線11及び13、図面横方向に延展するポリシールド線12及び14、ポリシールド線の外側において切り欠き部16以外を周回するようにポリシールド線に接続される接地配線15を含む。ポリシールド線11乃至14はポリシリコンで形成され、金属配線17の近傍において、周回する金属配線17に略垂直な方向に延展するように配置されている。接地配線15は例えばポリシリコン等の導電体であってよく、ポリシールド線11乃至14を共通の接地電位に接続するために設けられる。切り欠き部16を接地配線15に設けて周回路を作らないことで、インダクタが発生する磁束の変化により接地配線15に沿って渦電流が発生しないようにしている。図2は、図1の線A-A’に沿ってとった回路の断面図である。シリコン基板18の上にポリシールド線13が形成され、その上方にインダクタの金属配線17が配置されている。インダクタが発生する磁束が変化すると、ポリシールド線13に渦電流が流れようとする。しかしながら、ポリシールド線13は連続した一枚の導体板ではなく平行に並んだ複数の導体線であり、しかも金属配線17の延展方向とは直交する方向に延展している。従って、ポリシールド線13には殆ど渦電流が流れない。またこのポリシールド線13によりシリコン基板18がシールドされているので、シリコン基板18に渦電流が発生することがない。図3は、渦電流について説明するための図である。図3に示されるように、インダクタの金属配線17に電流が流れると磁界20が発生する。金属配線17に流れる電流が変化すると磁界が変化し、シリコン基板18の表面に渦電流21が発生する。このような渦電流21が発生すると、渦電流損が発生する。また、渦電流の発生により、鏡像効果によるインダクタンスの低下がもたらされる。図4は、渦電流を防止するシールドについて説明するための図である。図4に示される例では、シリコン基板18の上に酸化シリコン膜22が形成され、その上にポリシールド線13が設けられている。磁界20が変化しても、前述のようにポリシールド線13には殆ど渦電流が発生しない。またまたこのポリシールド線13によりシリコン基板18がシールドされているので、シリコン基板18に渦電流が発生することもない。図5は、誘導素子と容量素子とを含む高周波回路の第1の実施例の構成を示す図である。なお以下の説明において、高周波回路とは、高周波信号を対象とすることを意図した回路を意味するが、特に特定の周波数以上の信号に限定されるものではない電気回路であってよい。図5に示す高周波回路は、ある領域を少なくとも部分的に囲む配線30を有する誘導素子と、配線30の内側の領域又は外側の領域の一方の領域において配線30に略垂直な方向に延びる櫛形電極を有する第1の容量素子31とを含む。この高周波回路は更に、上記一方の領域以外の領域において、配線30に略垂直な方向に延びる櫛形電極を有する第2の容量素子32と、配線30に略垂直な方向に延びるシールド線を有するシールド33を含む。配線30は、図5に示す例では、2重に周回することにより、その内部領域を完全に囲っている。配線30の形状はこれに限定されるものではなく、例えば1重に周回することにより、電気信号を入出力する入出力端30a及び30bの部分を除き、内部領域を部分的に囲むような形状であってもよい。第1の容量素子31及び第2の容量素子32との各々は、その1つに代表して示すように、櫛形電極34と櫛形電極35とを含む。櫛形電極34の複数の櫛歯状部分と櫛形電極35の複数の櫛歯状部分とが互いに噛み合うように入り組んだ形で、櫛形電極34と櫛形電極35とは対向している。これにより、大きな容量値を実現している。前述のように、櫛形電極34及び櫛形電極35は配線30に略垂直な方向に延びている。ここで櫛形電極34及び櫛形電極35が配線30に略垂直な方向に延びるとは、櫛形電極34及び櫛形電極35の各櫛歯状部分の延展方向が、近傍にある配線30の延展方向に略垂直であることである。図5の例では、第1の容量素子31が配線30の外側の領域に配置され、第2の容量素子32が配線30の内側の領域に配置される。そして、シールド33が内側の領域と外側の領域との間において配線30の下方に設けられている。シールド33は、図1に示す渦電流防止用シールド10と同様のものである。即ち、シールド33は、図面縦方向に延展するポリシールド線、図面横方向に延展するポリシールド線、及びポリシールド線の外側において切り欠き部以外を周回するようにポリシールド線に接続される接地配線を含んでよい。シールド33は、接地されてよい。ポリシールド線はポリシリコンで形成され、配線30の近傍において、周回する配線30に略垂直な方向に延展するように配置されてよい。これらの第1の容量素子31、第2の容量素子32、及びシールド33は、その構成要素櫛形電極及びポリシールド線が配線30に略垂直な方向に延展しているので、渦電流が殆ど発生せずに、渦電流損も殆ど発生しない。また第1の容量素子31、第2の容量素子32、及びシールド33により、その下方に存在する基板に渦電流が発生するのを防ぐことができる。また配線30の外側の領域に配置される第1の容量素子31は、外部領域に対する適切なシールドを提供するという機能と容量を提供するという機能との両方の機能を果たす。また配線30とシールド33とは、以下に説明する図6に示されるように互いの距離が離れているので、誘導素子に対する寄生容量の影響を最小限に抑えることができる。図6は、図5の高周波回路の線B-B’に沿ってとった断面図である。図6に示す高周波回路は、シリコン基板40、その上に形成された絶縁膜41、及び更にその上に積層された複数の層間絶縁膜42乃至45を含む。絶縁膜41乃至45は、例えば酸化シリコンで形成される。絶縁膜41上には、シールド33の各ポリシールド線が設けられ、これらポリシールド線は層間絶縁膜42により覆われる。シリコン基板40と絶縁膜41とを1つの基板とみなせば、シールド33は基板上に設けられたポリシールドである。このシールド33により、前述のようにしてシリコン基板40に渦電流が発生するのを防ぐことができる。また配線30とシールド33とは、互いの距離が離れているので、誘導素子に対する寄生容量の影響を最小限に抑えることができる。層間絶縁膜42上には櫛形電極47a乃至47cが設けられ、これら櫛形電極47a乃至47cは層間絶縁膜43により覆われる。層間絶縁膜43上には櫛形電極48a乃至48cが設けられ、これら櫛形電極48a乃至48cは層間絶縁膜44により覆われる。層間絶縁膜44上には誘導素子の配線30が設けられ、これら配線30は層間絶縁膜43により覆われる。櫛形電極47a乃至47cは、それぞれ、図5に示す第2の容量素子32a乃至32cのプラス側の櫛形電極とマイナス側の櫛形電極とを含んでよい。また同様に、櫛形電極48a乃至48cは、図5に示す第2の容量素子32a乃至32cのプラス側の櫛形電極とマイナス側の櫛形電極とを含んでよい。例えば、櫛形電極47aのプラス側の櫛形電極と櫛形電極48aのプラス側の櫛形電極とが並列に接続され、櫛形電極47aのマイナス側の櫛形電極と櫛形電極48aのマイナス側の櫛形電極とが並列に接続され、第2の容量素子32aを形成する。これら櫛形電極47a乃至47c及び櫛形電極48a乃至48cもまた、シリコン基板40に渦電流が発生するのを防ぐ機能を有する。図7は、誘導素子と容量素子とを含む高周波回路の第2の実施例の構成を示す図である。図7において、図5に同一又は対応する構成要素は同一の番号で参照され、その説明は適宜省略される。図7に示す高周波回路は、ある領域を少なくとも部分的に囲む配線30を有する誘導素子と、配線30の内側の領域又は外側の領域の一方の領域において配線30に略垂直な方向に延びる櫛形電極を有する第1の容量素子31とを含む。この高周波回路は更に、上記一方の領域以外の領域において、配線30に略垂直な方向に延びるシールド線を有するシールド50を含む。図7の例では、第1の容量素子31が配線30の外側の領域に配置され、シールド50が配線30の内側の領域に配置される。シールド50は更に、内側の領域と外側の領域との間において配線30の下方にも設けられている。シールド50は、図1に示す渦電流防止用シールド10と同様のものである。即ち、シールド50は、図面縦方向に延展するポリシールド線、図面横方向に延展するポリシールド線、及びポリシールド線の外側において切り欠き部以外を周回するようにポリシールド線に接続される接地配線を含んでよい。シールド50は接地されてよい。ポリシールド線はポリシリコンで形成され、配線30の近傍において、周回する配線30に略垂直な方向に延展するように配置されてよい。これらの第1の容量素子31及びシールド50は、その構成要素櫛形電極及びポリシールド線が配線30に略垂直な方向に延展しているので、渦電流が殆ど発生せずに、渦電流損も殆ど発生しない。また第1の容量素子31及びシールド50により、その下方に存在する基板に渦電流が発生するのを防ぐことができる。また配線30の外側の領域に配置される第1の容量素子31は、外部領域に対する適切なシールドを提供するという機能と容量を提供するという機能との両方の機能を果たす。また配線30とシールド50とは、互いの距離が離れているので、誘導素子に対する寄生容量の影響を最小限に抑えることができる。図8は、誘導素子と容量素子とを含む高周波回路の第3の実施例の構成を示す図である。図8に示す高周波回路は、ある領域を少なくとも部分的に囲む配線30を有する誘導素子と、配線30の内側の領域又は外側の領域の一方の領域において配線30に略垂直な方向に延びる櫛形電極を有する第1の容量素子32とを含む。この高周波回路は更に、上記一方の領域以外の領域において、配線30に略垂直な方向に延びるシールド線を有するシールド51を含む。図8の例では、第1の容量素子32が配線30の内側の領域に配置され、シールド51が配線30の外側の領域に配置される。シールド51は更に、内側の領域と外側の領域との間において配線30の下方にも設けられている。シールド51は、図1に示す渦電流防止用シールド10と同様のものである。即ち、シールド51は、図面縦方向に延展するポリシールド線、図面横方向に延展するポリシールド線、及びポリシールド線の外側において切り欠き部以外を周回するようにポリシールド線に接続される接地配線を含んでよい。シールド51は、接地されてよい。ポリシールド線はポリシリコンで形成され、配線30の近傍において、周回する配線30に略垂直な方向に延展するように配置されてよい。これらの第1の容量素子32及びシールド51は、その構成要素櫛形電極及びポリシールド線が配線30に略垂直な方向に延展しているので、渦電流が殆ど発生せずに、渦電流損も殆ど発生しない。また第1の容量素子32及びシールド51により、その下方に存在する基板に渦電流が発生するのを防ぐことができる。また配線30の外側の領域に配置されるシールド51は、外部領域に対する適切なシールドを提供する。また配線30とシールド51とは、互いの距離が離れているので、誘導素子に対する寄生容量の影響を最小限に抑えることができる。図9は、誘導素子と容量素子とを含む高周波回路の第4の実施例の構成を示す図である。図9に示す高周波回路は、ある領域を少なくとも部分的に囲む配線30を有する誘導素子と、配線30の内側の領域又は外側の領域の一方の領域において配線30に略垂直な方向に延びる櫛形電極を有する第1の容量素子32とを含む。この高周波回路は更に、上記一方の領域以外の領域において、配線30に略垂直な方向に延びる櫛形電極を有する第2の容量素子61を含む。図9の例では、第1の容量素子32が配線30の内側の領域に配置され、第2の容量素子61が配線30の外側の領域に配置される。第2の容量素子61は更に、内側の領域と外側の領域との間において配線30の下方にも設けられている。これらの第1の容量素子32及び第2の容量素子61は、その構成要素櫛形電極が配線30に略垂直な方向に延展しているので、渦電流が殆ど発生せずに、渦電流損も殆ど発生しない。また第1の容量素子32及び第2の容量素子61により、その下方に存在する基板に渦電流が発生するのを防ぐことができる。また配線30の外側の領域に配置される第2の容量素子61は、外部領域に対する適切なシールドを提供するという機能と容量を提供するという機能との両方の機能を果たす。なお配線30と第2の容量素子61とは、以下に説明する図10に示されるように互いの距離が比較的近接しており、誘導素子に対する寄生容量の影響が若干存在することになる。しかしながら、配線30の外部にのみ容量素子を設ける場合と比較して、第2の容量素子61を配線30の下方にまで延ばすことにより、第2の容量素子61の電極の大きさを拡大して、より大きい容量値を実現することができる。図10は、図10の高周波回路の線C-C’に沿ってとった断面図である。図10に示す高周波回路は、シリコン基板70、その上に形成された絶縁膜71、及び更にその上に積層された複数の層間絶縁膜72乃至75を含む。絶縁膜71乃至75は、例えば酸化シリコンで形成される。層間絶縁膜72と73との間及び層間絶縁膜73と74との間には、第1の容量素子32a並びに第2の容量素子61a及び61bが設けられる。これら第1の容量素子32a並びに第2の容量素子61a及び61bの平面上の位置は、図9に示される。配線30の直下にある第2の容量素子61a及び61bの櫛形電極により、シリコン基板70に渦電流が発生するのを防ぐことができる。なお前述のように第2の容量素子61の容量値を比較的大きく設定できる一方で、配線30と第2の容量素子61との距離が近いためにインダクタに対する寄生容量の影響が比較的大きくなる。図11は、誘導素子と容量素子とを含む高周波回路の第5の実施例の構成を示す図である。図11に示す高周波回路は、ある領域を少なくとも部分的に囲む配線30を有する誘導素子と、配線30の内側の領域又は外側の領域の一方の領域において配線30に略垂直な方向に延びる櫛形電極を有する第1の容量素子31とを含む。この高周波回路は更に、上記一方の領域以外の領域において、配線30に略垂直な方向に延びる櫛形電極を有する第2の容量素子62を含む。図11の例では、第1の容量素子31が配線30の外側の領域に配置され、第2の容量素子62が配線30の内側の領域に配置される。第2の容量素子62は更に、内側の領域と外側の領域との間において配線30の下方にも設けられている。これらの第1の容量素子31及び第2の容量素子62は、その構成要素櫛形電極が配線30に略垂直な方向に延展しているので、渦電流が殆ど発生せずに、渦電流損も殆ど発生しない。また第1の容量素子31及び第2の容量素子62により、その下方に存在する基板に渦電流が発生するのを防ぐことができる。また配線30の外側の領域に配置される第1の容量素子31は、外部領域に対する適切なシールドを提供するという機能と容量を提供するという機能との両方の機能を果たす。なお配線30と第2の容量素子62とは、互いの距離が比較的近接しており、誘導素子に対する寄生容量の影響が若干存在することになる。しかしながら、配線30の内部にのみ容量素子を設ける場合と比較して、第2の容量素子62を配線30の下方にまで延ばすことにより、第2の容量素子62の電極の大きさを拡大して、より大きい容量値を実現することができる。図12は、誘導素子と容量素子とを含む高周波回路の実用例を示す図である。図12において、図5、図7、図8、図9、及び図11と同一又は対応する構成要素は、同一の番号で参照され、その説明は適宜省略される。図12において、配線30の外側の領域に配置される各容量素子31の外側の櫛形電極は、接地配線82により互いに接続され、接地配線83に更に接続される。またこれらの容量素子31の内側の櫛形電極は配線30に接続される。更に、配線30の内側に配置される各容量素子32の内側の櫛形電極は、接地配線80により互いに接続され、更に接地配線81を介して接地配線83に接続される。またこれらの容量素子32の外側の櫛形電極は配線30に接続される。接地配線83は、接地電位に接続される。なお接地配線82については、周回回路を形成しないように設けられる。図13は、図12の高周波回路の等価回路を示す図である。図13に示されるように、入力端子INと出力端子OUTとの間を、誘導素子が直列に接続された誘導素子列で接続する。その誘導素子列上の途中の各点に容量素子の一端を接続し、その容量素子の他端を接地電位に接続する。図13の誘導素子列が図12の配線30に相当し、その誘導素子列の各誘導素子が配線30のインダクタンスを区分的に示したものに相当する。また図13の容量素子が図12の容量素子31及び32に相当する。図13に示す回路により、バンドエリミネーション特性とローパス特性とを組み合わせたフィルタ特性を実現することができる。図14は、図12の回路と同等の特性を有する高周波回路の別の構成例である。図14において、図5、図7、図8、図9、及び図11と同一又は対応する構成要素は、同一の番号で参照され、その説明は適宜省略される。図14において、配線30の外側の領域に配置される各容量素子31の外側の櫛形電極は、接地電位に接続される。またこれらの容量素子31の内側の櫛形電極は配線30に接続される。配線30の内側に配置される各容量素子32については、使用されずに浮遊状態であり、配線30や接地電位に接続されない。このような構成によっても、図13に示す回路を等価回路として有するような高周波回路フィルタを実現することができる。図15は、誘導素子と容量素子とを含む高周波回路の別の実用例を示す図である。図15において、図5、図7、図8、図9、及び図11と同一又は対応する構成要素は、同一の番号で参照され、その説明は適宜省略される。図15において、配線30の外側の領域に配置される各容量素子31の外側の櫛形電極は、接地電位に接続される。またこれらの容量素子31の内側の櫛形電極は配線30に接続される。配線30の内側に配置される各容量素子32については、使用されずに浮遊状態であり、配線30や接地電位に接続されない。配線30の一端は接地電位に接続され、他端が信号伝送配線に接続される。図16は、図15の高周波回路の等価回路を示す図である。図16に示されるように、入力端子INと出力端子OUTとの間の信号伝送配線の途中に、誘導素子が直列に接続された誘導素子列の一端を接続する。その誘導素子列の他端は接地電位に接続される。誘導素子列上の途中の各点に容量素子の一端を接続し、その容量素子の他端を接地電位に接続する。図16の誘導素子列が図15の配線30に相当し、その誘導素子列の各誘導素子が配線30のインダクタンスを区分的に示したものに相当する。また図16の容量素子が図15の容量素子31に相当する。図16に示す回路により、所定の周波数帯域の信号を減衰させるトラップフィルタのフィルタ特性を実現することができる。以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。