不均一なデューティサイクルを有する入力信号のデューティサイクル補正を、コンデンサデジェネレイティング差動対回路を用いて行う方法であって、不均一なデューティサイクルを有する入力信号を前記回路に入力することと、前記回路内の1つ以上のコンデンサの両端に、前記入力信号のデューティサイクルの正の部分と負の部分との継続時間の差を表わす直流電圧を形成することと、前記直流電圧から直流スイッチングレベルを得ることと、前記差動対回路のスイッチング動作を通じてデューティサイクルを有する出力信号を形成し、それによって前記出力信号のデューティサイクルの正の部分と負の部分の継続時間が、前記入力信号と前記直流スイッチングレベルとの交差点により規定されることと、必要に応じて、前記出力信号のデューティサイクルが少なくとも実質的に均一になるまで前記直流電圧を調整することと、を含む方法。前記回路はバイポーラ技術を通じて実現される請求項1に記載の方法。前記回路はFET技術を通じて実現される請求項1に記載の方法。前記回路はMOS技術を通じて実現される請求項1に記載の方法。前記回路はCMOS技術を通じて実現される請求項4に記載の方法。前記入力信号はシングルエンド信号である請求項1に記載の方法。前記入力信号は差動信号である請求項1に記載の方法。前記入力信号は電圧モード信号である請求項1に記載の方法。前記入力信号は電流モード信号である請求項1に記載の方法。前記出力信号はシングルエンド信号である請求項1に記載の方法。前記出力信号は差動信号である請求項1に記載の方法。前記出力信号は電圧モード信号である請求項1に記載の方法。前記出力信号は電流モード信号である請求項1に記載の方法。不均一なデューティサイクルを有する入力信号のデューティサイクル補正を、コンデンサデジェネレイティング差動対回路を用いて行う方法であって、不均一なデューティサイクルを有する入力信号を前記回路に入力するステップと、前記回路内の1つ以上のコンデンサの両端に、前記入力信号のデューティサイクルの正の部分と負の部分との継続時間の差を表わす直流電圧を形成するステップと、前記直流電圧から直流スイッチングレベルを得るステップと、前記差動対回路のスイッチング動作を通じてデューティサイクルを有する出力信号を形成し、それによって前記出力信号のデューティサイクルの正の部分と負の部分の継続時間が、前記入力信号と前記直流スイッチングレベルとの交差点により規定されるステップと、必要に応じて、前記出力信号のデューティサイクルが少なくとも実質的に均一になるまで前記直流電圧を調整するステップと、を含む方法。前記入力信号は、1つ以上の遅延された偶数高調波が導入された正弦波信号を含む請求項14に記載の方法。前記コンデンサデジェネレイティング差動対回路は、バイポーラトランジスタの差動対のエミッタ間に結合された1つ以上のコンデンサを備える請求項14に記載の方法。前記コンデンサデジェネレイティング差動対回路は、電界効果トランジスタの差動対のドレイン間に結合された1つ以上のコンデンサを備える請求項14に記載の方法。不均一なデューティサイクルを有する入力信号のデューティサイクル補正を行う方法であって、前記入力信号のデューティサイクルの正の部分と負の部分との継続時間の差を表わす信号を形成することと、前記信号からスイッチングレベルを得ることと、スイッチング動作を通じてデューティサイクルを有する出力信号を形成し、それによって前記出力信号のデューティサイクルの正の部分と負の部分の継続時間が、前記入力信号と前記スイッチングレベルとの交差点により規定されることと、必要に応じて、前記出力信号のデューティサイクルが少なくとも実質的に均一になるまで前記信号を調整することと、を含む方法。前記信号は直流信号である請求項18に記載の方法。前記直流信号は直流電圧である請求項19に記載の方法。前記スイッチングレベルは直流スイッチングレベルである請求項18に記載の方法。不均一なデューティサイクルを有する入力信号のデューティサイクル補正を行う方法であって、前記入力信号のデューティサイクルの正の部分と負の部分との継続時間の差を表わす信号を形成するステップと、前記信号からスイッチングレベルを得るステップと、スイッチング動作を通じてデューティサイクルを有する出力信号を形成し、それによって前記出力信号のデューティサイクルの正の部分と負の部分の継続時間が、前記入力信号と前記スイッチングレベルとの交差点により規定されるステップと、必要に応じて、前記出力信号のデューティサイクルが少なくとも実質的に均一になるまで前記信号を調整するステップと、を含む方法。