"キャッシュメモリを有するCPUに内蔵されるメモリ装置の診断方法であって、前記キャッシュメモリの回路系統が保持するキャッシュライン管理情報を参照することで、前記CPUがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、を備えたことを特徴とするメモリ装置の診断方法。前記アドレス予測ステップが参照するキャッシュライン管理情報には、前記CPUからの参照頻度を示す情報と、前記キャッシュメモリと前記メモリ装置との記憶内容の整合性を示す情報とが含まれていることを特徴とする請求項1記載のメモリ装置の診断方法。キャッシュメモリを有するCPUに内蔵されるメモリ装置の診断方法であって、前記CPUと、前記キャッシュメモリとの間の信号を監視することで、前記CPUがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、を備えたことを特徴とするメモリ装置の診断方法。キャッシュメモリを有するCPUに内蔵されるメモリ装置の診断方法であって、前記CPUで実行中のプログラムのコードを解析することで、前記CPUがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、を備えたことを特徴とするメモリ装置の診断方法。キャッシュメモリを有するCPUに内蔵されるメモリ装置の診断装置であって、前記キャッシュメモリの回路系統が保持するキャッシュライン管理情報を参照することで、前記CPUがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、を備えたことを特徴とするメモリ装置の診断装置。前記アドレス予測手段が参照するキャッシュライン管理情報には、前記CPUからの参照頻度を示す情報と、前記キャッシュメモリと前記メモリ装置との記憶内容の整合性を示す情報とが含まれていることを特徴とする請求項5記載のメモリ装置の診断装置。キャッシュメモリを有するCPUに内蔵されるメモリ装置の診断装置であって、前記CPUと、前記キャッシュメモリとの間の信号を監視することで、前記CPUがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、を備えたことを特徴とするメモリ装置の診断装置。キャッシュメモリを有するCPUに内蔵されるメモリ装置の診断装置であって、前記CPUで実行中のプログラムのコードを解析することで、前記CPUがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、を備えたことを特徴とするメモリ装置の診断装置。前記メモリ診断装置を外部装置としないで、自己に内蔵することを特徴とする請求項5乃至8のいずれか1項に記載のメモリ装置の診断装置。請求項5乃至6のいずれか1項に記載のメモリ装置の診断装置を備えた情報処理装置。ところで、前述のとおり、メモリ装置の診断方法は、確認すべき点や診断タイミングが、メモリの使用形態やアクセス状況によって異なるものである。換言すると、メモリ装置を適切かつ効率的に診断するためには、メモリ装置の使用形態とアクセス状況とを考慮した診断方法を採用することが必要となる。極端な話し、実行されている現在の処理においては全く使用されないメモリアドレスの記憶領域についてまでは、今直ぐに診断する必要は無い。また、過去に既に診断されていたメモリアドレスの記憶領域であっても、現在でも正常に動作する領域であることまでは保証されない。また、一般に、読み込み専用領域についてまで、書き込みが可能か否かの診断を行う必要は無い。よって、使用されるメモリアドレスの記憶領域は、メモリ装置の使用形態を考慮すると共に、診断が必要な記憶領域についてはアクセス直前に診断しておくことが最も信頼性を高める診断方法であることになる。しかしながら、既存のメモリ装置の診断方法を検証すると、メモリの使用形態とアクセス状況とを考慮した診断方法については開示されておらず、また、実施されてもいない。例えば、メモリへの書き込みの度毎に書き込まれたデータをメモリから読み出して比較する方法や、前述の特許文献4に開示された方法などが有るが、これらの方法では、メモリ装置への書き込みの度毎に、書き込まれたデータをメモリから読み出して比較する方法の場合、読み出して比較する一連の処理を、書き込み毎に実施する必要があるため、この診断方法が適用される情報処理装置のスループットを低下させるといった問題点が有る。より具体的には、前述の特許文献4に開示された方法の場合、前述のとおり、診断対象となるメモリ装置の代替機能を実現する手段例えば、データを退避させるバッファや、システムからの診断対象メモリへのアクセスを退避バッファに振り替える手段などを用いてメモリの診断を行うものであるが、メモリ装置の使用形態やシステムのメモリアクセス状況については考慮されない。このため、図4に示した書き込み領域に対する一義的な診断を行うことができないといった問題点が有る。なお、前述の特許文献1に開示された技術では、前述のとおり、メモリシステム及び情報処理装置の信頼性を高めることを意図したものではあるが、具体的にはキャッシュメモリの記憶内容を保全する技術である。また、前述の特許文献2に開示された技術では、前述のとおり、順序性を持ったデータ列のある時点におけるデータセットをマルチプロセッサシステムの要素プロセッサに高速に割り当て、効率良く並列に実行できるようにするものではあるが、キャッシュメモリの使用方法を改良することに留まっている。また、前述の特許文献3に開示された技術では、前述のとおり、やはりキャッシュライン留まりアルゴリズム上の工夫だけとなっている。なお、特許文献4に開示された技術については、前述のとおり、メモリ装置の使用形態やシステムのメモリアクセス状況については考慮されていない。これに対し、本発明は、例えば、キャッシュメモリを内蔵するCPUと、メモリ装置とからなる情報処理装置において、該キャッシュメモリの各ラインの状態参照、書き戻しの必要性の有無などから、メモリ装置へのアクセスが発生するアドレスを予測して特定する手段と、該特定したメモリアドレスによって示される記憶領域を故障診断する手段とを備えることにより、CPUによるメモリアクセス時とは非同期に、かつCPUによる個々のメモリアクセスに先立って、アクセス先のメモリアドレスによって示される記憶領域を故障診断することを骨子としている。本発明は、上記の課題に鑑みてなされたものであり、情報処理装置が備えるメモリ装置の使用形態とアクセス状況とを考慮し、情報処理装置の処理上のスループットを低下させることなく、アクセス直前のアドレスについてのメモリ装置の故障診断を行うことを可能にして、メモリ装置の故障診断を高い信頼性で行うことができるように構成した、メモリ装置の診断方法及びメモリ装置の診断装置、並びに該診断装置を備えた情報処理装置を提供することを目的とする。上記課題を解決するために、本発明に係るメモリ装置の診断方法は、キャッシュメモリを有するCPUに内蔵されるメモリ装置の診断方法であって、前記キャッシュメモリの回路系統が保持するキャッシュライン管理情報を参照することで、前記CPUがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、を備えたことを特徴とする。また、本発明に係るメモリ装置の診断方法は、キャッシュメモリを有するCPUに内蔵されるメモリ装置の診断方法であって、前記CPUと、前記キャッシュメモリとの間の信号を監視することで、前記CPUがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、を備えたことを特徴とする。また、本発明に係るメモリ装置の診断方法は、キャッシュメモリを有するCPUに内蔵されるメモリ装置の診断方法であって、前記CPUで実行中のプログラムのコードを解析することで、前記CPUがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測ステップと、前記アドレス予測ステップで予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達ステップと、を備えたことを特徴とする。また、本発明に係るメモリ装置の診断装置は、キャッシュメモリを有するCPUに内蔵されるメモリ装置の診断装置であって、前記キャッシュメモリの回路系統が保持するキャッシュライン管理情報を参照することで、前記CPUがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、を備えたことを特徴とする。また、本発明に係るメモリ装置の診断装置は、前記アドレス予測手段が参照するキャッシュライン管理情報には、前記CPUからの参照頻度を示す情報と、前記キャッシュメモリと前記メモリ装置との記憶内容の整合性を示す情報とが含まれていることを特徴とする。また、本発明に係るメモリ装置の診断装置は、キャッシュメモリを有するCPUに内蔵されるメモリ装置の診断装置であって、前記CPUと、前記キャッシュメモリとの間の信号を監視することで、前記CPUがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、を備えたことを特徴とする。また、本発明に係るメモリ装置の診断装置は、キャッシュメモリを有するCPUに内蔵されるメモリ装置の診断装置であって、前記CPUで実行中のプログラムのコードを解析することで、前記CPUがアクセスするメモリ装置のアドレスを、前記アクセスに先立って予測するアドレス予測手段と、前記アドレス予測手段が予測した前記のアドレスを含む情報を、外部装置であるメモリ診断装置に通達する通達手段と、を備えたことを特徴とする。さらに、本発明は、請求項5乃至6のいずれか1項に記載のメモリ装置の診断装置を備えた情報処理装置を提供するものである。本発明のメモリ装置の診断装置は、近々にアクセスが発生することになると予測されるメモリのアドレス情報のみを特定し、メモリ診断手段に通達するので、メモリ診断手段では、メモリアクセスが発生する以前に、バスが空いている合間を利用するなどの方法で、事前にメモリの故障診断を実施することが可能となり、メモリ装置に対する、より効率的な故障診断を実施することができる効果が有る。以下、本発明のメモリ装置の診断方法及びメモリ装置の診断装置、並びに該診断装置を備えた情報処理装置の実施形態について、図面を参照して詳細に説明する。図1は、本発明の実施形態に係るメモリ装置の診断装置の主要な構成を示す構成図である。同図において、本実施形態のメモリ装置の診断装置1は、主要な構成要素として、アドレス予測部11と、通達部12と、を備える。通達部12には、予測結果メモリアドレスを置数するための金物として、レジスタ例えば、後述するレジスタ111を設置することができる。この予測結果を置数するためのレジスタの記憶内容は、情報処理装置が備えるCPUに付属のレジスタ例えば、後述するレジスタ312にも置数されるように構成することができる。なお、この実施形態では、図1に示すとおり、メモリ診断部2を外部の装置メモリ診断装置としたが、本発明では、一般に、メモリ診断部2も本発明に係るメモリ装置の診断装置の構成要素に含めることができる。図2は、本発明の実施形態に係る情報処理装置を構成するCPUの主要な構成を示す構成図である。同図において、本実施形態の情報処理装置を構成するCPU3は、CPUセントラルプロセッサユニットのレジスタファイル31と、キャシュメモリ32と、を備え、さらに、CPU3は、本発明の実施形態に係るメモリ装置の診断装置1の構成要素でもあるアドレス予測部11と、通達部12と、を備える。本実施形態の情報処理装置は、図2に示すCPU3の他に、メモリ装置主記憶装置、周辺装置入出力装置、表示装置等を含む、等々を備えることができるが、本発明の主要な構成要件ではないので、図2では省略している。また、本実施形態の情報処理装置は、CPU3だけで構成されているものであっても良い。なお、CPU3自体についても、その他の構成要素として、メモリ装置主記憶装置、周辺装置入出力装置、表示装置等を含む、等々を備えることができる。また、CPUのレジスタファイル31には、その1部のレジスタとして、メモリ診断部2が読み取り可能な記憶装置としてレジスタ312を備える。この実施形態では、アドレス予測部11には予測結果を置数するためのレジスタ111を配備している。レジスタ111の置数内容予測結果のメモリアドレスは、CPU3に付属のレジスタファイル31の一部であるレジスタ312にも置数されるように構成している。この構成により、メモリ診断部2は、例えば、書き込み時には、近々に書き込みアクセスが発生すると予測されるメモリに対してのみ、該アクセスに先立って故障診断を実施することができる。これにより、前述のスループット低下を抑止することができる。なお、図示は省略しているが、メモリ診断部2は、CPU30上で起動するプログラムによって制御されることを想定している。以下、本実施形態に係るメモリ装置の診断装置1の動作を、該装置が適用された情報処理装置3の動作と共に説明する。先ず、アドレス予測部11は、情報処理装置3を構成するCPU付属のメモリ装置に対し、メモリアクセスの状況より具体的には、キャッシュラインが保持するキャッシュライン管理情報などから判断して、近々に書き込みアクセスが発生することになると予測されるメモリのアドレス情報の特定を行う。次に、通達部12は、アドレス予測部11が特定した前記アドレス情報を、メモリ診断部2に送出する。これにより、メモリ診断部2は、CPU付属のメモリ装置図示は省略の、該特定されたアドレス情報が示す記憶領域のみを、目下の診断対象とすることができる。図3は、本発明のメモリ装置の診断装置1が参照するキャッシュライン管理情報の構成を示す説明図である。図3に示すキャッシュライン管理情報は、キャッシュメモリ32を構成する回路系統が保持する情報である。なお、このキャッシュライン管理情報には、図3に示すとおり、CPUからの参照頻度と、キャッシュメモリとメモリ装置との記憶内容の整合性とが含まれている。なお、このキャッシュメモリとメモリ装置との記憶内容の整合性は、即ち、書き戻しの必要性の有無を示す情報である。アドレス予測部11は、キャッシュメモリ32を構成する回路系統内に存在するキャッシュライン管理情報図3の意味する所を解析し、これにより、近々書き込みアクセスが発生することになると予測されるメモリのアドレス情報を特定する。該特定されたアドレス情報は、レジスタ111に保持する。前述のとおり、該レジスタ111の保持内容は、CPUのレジスタ312にも置数される。レジスタ312の置数内容即ち、予測で特定されたメモリアドレスは、メモリ診断部2によって読み出され、目下は、該メモリアドレスで示される記憶領域についてのみ、故障の診断がなされる。以下、図1,2を参照して、本発明のメモリ装置の診断装置1が、近々にアクセスされるメモリアドレスを予測することができる原理について説明する。CPU3は、キャッシュメモリ32を有するシステムであるので、メモリ装置図示は省略への、例えば、書き込み要求は、基本的にはキャッシュメモリ32に対するアクセス要求として処理され、メモリ装置に対するアクセスが発生することはない。メモリ装置に対する書き込みアクセスの発生は、キャッシュメモリ32のリフィルが必要であって、かつ、このリフィルによって置き換えられるキャッシュライン内に、メモリ装置が保持するデータと異なるデータが存在する場合のみである。このため、キャッシュメモリのこのような状態を判別できれば、以後、メモリ装置に対して発生する書き込みアクセスを事前に予測することが可能となる。都合の良いことに、このような状態の判別に必要な情報は、通常、キャッシュメモリ内のキャッシュライン管理情報図3に含まれており、リフィルによって置き換えられるキャッシュラインについては、CPU3からの参照頻度を記録した情報を参照することで判別することが可能であり、また、メモリ装置に対する書き込みアクセスの発生については、キャッシュが保持するデータとメモリが保持するデータとの整合性を示す情報を参照することで判別可能である。本発明のメモリ装置の診断装置1におけるアドレス予測部11は、上記の事情に鑑みて構成したものであり、キャッシュラインが保持しているキャッシュライン管理情報を解析することで、例えば、近々に書き込みアクセスが発生することになると予測されるメモリ装置のアドレス情報を特定することができる構成としている。この実施形態に係るメモリ装置の診断装置、並びに該診断装置を備えた情報処理装置によれば、アドレス予測部11は、近々にアクセスが発生することになると予測されるメモリのアドレス情報のみを特定し、メモリ診断部12に通達する。これにより、メモリ診断部2では、メモリアクセスが発生する以前に、バスが空いている合間を利用するなどの方法で、事前にメモリ装置の故障診断を実施することができるので、メモリ装置に対する、より効率的な故障診断を実施することができる効果が有る。他の実施の形態前記の実施形態においては、アドレス予測部11は、キャッシュライン管理情報を解析することで、近々書き込みアクセスが発生することになると予測されるメモリのアドレス情報の特定を行っているが、他の実施の形態として、アドレス予測部11が、CPU3とキャッシュメモリとの間の信号を独自に監視することで、前述のキャッシュライン管理情報と同様の情報を生成管理する構成にしても良い。また、アドレス予測部11が、プログラムのコードを解析し、この解析結果を、メモリ装置の近々にアクセスされるアドレスを特定することに使用しても良い。"