"複数の絶縁体層を有する絶縁性基板と、該絶縁性基板に設けられた入力端子および出力端子と、前記絶縁性基板の第1の層に設けられ、前記入力端子および前記出力端子の間に接続されている磁性材料を含む第1インダクタと、前記絶縁性基板の内部に設けられ、かつ、前記入力端子および前記出力端子の間に接続されていて、スイッチング素子をオンオフ制御するスイッチング制御部と、前記絶縁性基板の第2の層に設けられたグランド電極パターンと、を備え、前記グランド電極パターンは、前記入力端子に接続している第1電極パターンと、前記出力端子に接続し、前記第1電極パターンから隔離している第2電極パターンと、所定方向に沿って形成され、前記第1および第2電極パターンを接続している接続電極パターンと、を有し、前記接続電極パターンは、前記第1インダクタに対向し、かつ、前記所定方向に直交する方向の幅が前記第1および第2電極パターンよりも短くしてある、DC-DCコンバータ。前記絶縁性基板の第1の層に設けられ、第1端が前記入力端子または前記出力端子に接続され、第2端が前記第1電極パターンまたは前記第2電極パターンに接続されているキャパシタ、をさらに備える請求項1に記載のDC-DCコンバータ。多出力型DC-DCコンバータであって、前記第2の層を挟んで前記第1の層とは反対方向の前記絶縁性基板の第3の層に設けられ、前記入力端子または前記出力端子に接続されている第2インダクタ、をさらに備え、前記第2インダクタは、磁性材料を含み、前記接続電極パターンを挟んで前記第1インダクタに対向している、請求項1または2に記載のDC-DCコンバータ。しかしながら、DC-DCコンバータは、通常、コイルおよびスイッチングICなどの共通電極として、絶縁体基板の裏面にグランド電極パターンが形成されている。各素子が共通のグランド電極パターンに接続されているため、コイルおよびスイッチングICで発生したスイッチングノイズがグランドラインから漏洩するといった問題がある。斯かる問題は特許文献1に記載の発明では解決できない。そこで、本発明の目的は、スイッチングICのスイッチング制御により発生したスイッチングノイズが共通のグランド電極パターンを介してグランドラインから漏洩することを抑制できるDC-DCコンバータを提供することにある。本発明に係るDC-DCコンバータは、複数の絶縁体層を有する絶縁性基板と、該絶縁性基板に設けられた入力端子および出力端子と、前記絶縁性基板の第1の層に設けられ、前記入力端子および前記出力端子の間に接続されている磁性材料を含む第1インダクタと、前記絶縁性基板の内部に設けられ、かつ、前記入力端子および前記出力端子の間に接続されていて、スイッチング素子をオンオフ制御するスイッチング制御部と、前記絶縁性基板の第2の層に設けられたグランド電極パターンと、を備え、前記グランド電極パターンは、前記入力端子に接続している第1電極パターンと、前記出力端子に接続し、前記第1電極パターンから隔離している第2電極パターンと、所定方向に沿って形成され、前記第1および第2電極パターンを接続している接続電極パターンと、を有し、前記接続電極パターンは、前記第1インダクタに対向し、かつ、前記所定方向に直交する方向の幅が前記第1および第2電極パターンよりも短くしてあることを特徴とする。この構成では、第1および第2電極パターンを繋ぐ接続電極パターンの幅が細く形成されているため、接続電極パターンのインダクタンス成分が第1および第2電極パターンより大きくなる。また、接続電極パターンには対向している第1インダクタが、ビーズフェライトビーズとして作用して、接続電極パターンはビーズインダクタとして機能する。これにより、第1インダクタの磁性材料がノイズ電流により励起される磁束を吸収し、磁性材料の磁気抵抗により損失が生じて、ノイズ電流が抑制される。これにより、第1または第2電極パターンからグランド電極パターンへ流れ込んだノイズ電流がグランド電極パターンから漏洩することを抑制できる。本発明に係るDC-DCコンバータにおいて、前記絶縁性基板の第1の層に設けられ、第1端が前記入力端子または前記出力端子に接続され、第2端が前記第1電極パターンまたは前記2電極パターンに接続されているキャパシタをさらに備える構成でもよい。この構成では、一の絶縁性基板にインダクタおよびキャパシタを実装したDC-DCコンバータのモジュールを形成することができる。本発明に係るDC-DCコンバータは、多出力型DC-DCコンバータであって、前記第2の層を挟んで前記第1の層とは反対方向の前記絶縁性基板の第3の層に設けられ、前記入力端子または前記出力端子に接続されている第2インダクタ、をさらに備え、前記第2インダクタは、磁性材料を含み、前記接続電極パターンを挟んで前記第1インダクタに対向している構成でもよい。この構成では、接続電極パターンが第1および第2インダクタに挟まれた構成であるので、ノイズ電流が接続電極パターンを通る際に、二つの第1および第2インダクタの磁性材料がノイズ電流により励起される磁束を吸収するため、より効果的にノイズ電流を抑制できる。本発明によれば、グランド電極パターンにおいてインダクタに対向する接続電極パターンを細くし、接続電極パターンに第1インダクタを対向させることで、接続電極パターンに流れるノイズ電流を抑制することができる。その結果、グランド電極パターンからのノイズ電流の漏洩を抑制できる。実施形態1図1は、実施形態1に係るDC-DCコンバータの構成を示す模式図である。図1AはDCDCコンバータの上面図である。図1BはDCDCコンバータの下面図である。図1Cは、図1Aおよび図1BのI-I線における正面断面図である。DCDCコンバータ10は、複数の絶縁体層が積層されてなる絶縁性基板11を備えている。絶縁性基板11は長辺を有する矩形状の表裏面を有している。絶縁性基板11の表面第1の層は磁性体部品などが実装される面である。また、絶縁性基板11の裏面はメイン基板などの回路基板に実装される面である。絶縁性基板11の表面には、インダクタL1、キャパシタCin,Coutが実装されている。インダクタL1は、コイルパターンが印刷された磁性体グリーンシート磁性材料が積層されて焼結されてなるチップインダクタであって、表面の略中央に設けられている。キャパシタCin,Coutは、インダクタL1を挟んで対向するように長手方向に沿って設けられている。なお、各素子の配線については後に詳述する。また、絶縁性基板11の内層にはスイッチング制御IC13が設けられている。スイッチング制御IC13は、MOS-FET以下、単にFETというを備え、インダクタL1に流れる電流を断続する。絶縁性基板11の裏面第2の層の四隅近傍には、入力端子電極Vin、出力端子電極Voutおよびグランド端子電極GND1,GND2が形成されている。入力端子電極Vinおよび出力端子電極Voutは、長手方向に沿って形成されている。グランド端子電極GND1,GND2は、長手方向に直交する方向以下、短手方向というにおいて入力端子電極Vinおよび出力端子電極Voutと対向するよう、長手方向に沿って形成されている。また、長手方向において、入力端子電極Vinおよびグランド端子電極GND1と、出力端子電極Voutおよびグランド端子電極GND2との間には、グランド電極パターン12が形成されている。グランド端子電極GND1,GND2は、グランド電極パターン12と導通している。グランド電極パターン12は、絶縁性基板11の裏面に形成され、レジスト膜で被覆されていてもよいし、絶縁性基板11の内層に形成されていてもよい。グランド電極パターン12は、第1パターン121、第2パターン122およびブリッジパターン123から構成され、H形状を有している。第1パターン121は、絶縁性基板11の厚み方向においてキャパシタCinに対向する領域に形成されている。第2パターン122は、絶縁性基板11の厚み方向においてキャパシタCoutに対向する領域に形成されている。第1パターン121および第2パターン122は相似形状であって、短手方向の長さが長手方向の長さより長く、長手方向に沿って隔離して形成されている。ブリッジパターン123は、絶縁性基板11の厚み方向においてインダクタL1に対向する領域に、長手方向所定方向に長く形成されていて、第1パターン121および第2パターン122を接続している。ブリッジパターン123は、短手方向の長さ幅が第1パターン121および第2パターン122よりも短く形成されている。このように、グランド電極パターン12の第1パターン121および第2パターン122は、これらよりも幅短手方向の長さが狭いブリッジパターン123により接続されている。従って、ブリッジパターン123のインダクタンス成分は、第1パターン121および第2パターン122よりも大きくなっている。第1パターン121は上述したグランド端子電極GND1と導通し、第2パターン122はグランド端子電極GND2と導通している。すなわち、DC-DCコンバータ10におけるグランド端子電極GND1,GNDD2間のグランドラインにはブリッジパターン123が存在する。このブリッジパターン123が、後述するビーズインダクタとして機能することになる。次に、DCDCコンバータ10の各素子の配線について説明する。図2Aは、DCDCコンバータ10の断面図において各素子の接続態様を示す模式図であり、図2BはDCDCコンバータ10の等価回路を示す図である。スイッチング制御IC13は、入力端子Inと、出力端子Outと、グランド端子G1,G2とを備えている。入力端子Inには、入力端子電極Vinへ繋がる入力ラインが接続されている。入力端子電極Vinには、一端第1端が第2パターン122に接続されているキャパシタCinの他端第2端が接続されている。キャパシタCinは、ノイズ成分の除去等を行い、スイッチング制御IC13に安定した入力電圧の供給を可能としている。スイッチング制御IC13の出力端子Outは、インダクタL1を介して出力端子電極Voutに接続している。出力端子電極Voutには、一端がグランド端子電極GND2に接続しているキャパシタCoutの他端が接続されている。スイッチング制御IC13のグランド端子G1は、グランド端子電極GND2に接続している。より具体的には、グランド端子G1は第2パターン122を介してグランド端子電極GND2に接続している。また、グランド端子G2は、グランド端子電極GND1に接続している。より具体的には、グランド端子G2は第1パターン121を介してグランド端子電極GND1に接続している。スイッチング制御IC13は、p型FET131、n型FET132、および、FET131,132のスイッチング制御を行うドライバ133を備えている。FET131は、ドレインをスイッチング制御IC13の入力端子In、ソースを出力端子Out、ゲートをドライバ133に接続している。FET132は、ドレインを出力端子Out、ソースをグランド端子G1、ゲートをドライバ133に接続している。ドライバ133は、グランド側をグランド端子G2に接続している。このドライバ133は、FET131,132のスイッチング制御を行う。グランド端子G1は第1パターン121に接続し、グランド端子G2は第2パターン122に接続している。換言すれば、ドライバ133は第1パターン121に接続し、FET132のソースは第2パターン122に接続している。第1パターン121および第2パターン122はブリッジパターン123を介して接続されているため、図2Bに示すように、ドライバ133およびFET132のソース間には、ブリッジパターン123のインダクタンス成分であるインダクタLeが構成される。このように構成されたDC-DCコンバータ10は、FET131をオン、FET132をオフすることでインダクタL1に電流を流して励磁させ、エネルギーを蓄積する。その後、DC-DCコンバータ10は、FET131をオフ、FET132をオンして、蓄積したエネルギーを転流させる。この動作を繰り返して、DC-DCコンバータ10は、入力電圧よりも低い電圧を出力端子電極Voutから出力する。以下に、DCDCコンバータ10がスイッチング制御IC13で発生したスイッチングノイズを抑制する原理について説明する。一般にDCDCコンバータを小型化した場合、接地配線を十分に長くできず、回路に生じたノイズ成分を抑圧できないといった問題がある。例えば、グランド電極パターンが矩形状である場合、スイッチング制御IC13で発生したスイッチングノイズが、共通のグランド電極パターンを介して出力端子電極Voutへ接続される出力ラインに重畳されるといった問題がある。本実施形態の場合、発生したスイッチングノイズは、スイッチング制御IC13のグランド端子G2から第2パターン122、ブリッジパターン123および第1パターン121を通り、入力ラインへ重畳されるおそれがある。そこで、本実施形態に係るグランド電極パターン12は、図1に示すように、磁性体部品であるインダクタL1に対向する領域に形成されたブリッジパターン123の幅絶縁性基板11の短手方向の長さを細くし、等価的インダクタLeが構成されるようにしてある。DCDCコンバータ10を小型化した場合、絶縁性基板11の厚みが薄くなるため、絶縁性基板11の表面に実装したインダクタL1の磁性体と、細く形成されたブリッジパターン123とが近接する。このとき、インダクタL1の磁性体が、ブリッジパターン123が構成する等価的インダクタLeのビーズフェライトビーズとして作用する。すなわち、ブリッジパターン123にスイッチングノイズ電流が流れた場合、インダクタL1の磁性体はスイッチングノイズ電流によりブリッジパターン123に励起される磁束を吸収し、磁性体内の磁気抵抗により損失が生じて、スイッチングノイズが抑制される。この結果、本実施形態に係るDCDCコンバータ10は、実際にビーズインダクタを実装することなく、グランド電極パターン12の形状を変更するだけで、スイッチングノイズがグランド電極パターン12を介して漏洩することを抑制することができる。実施形態2以下に、本発明に係る実施形態2について説明する。実施形態1では、降圧型DC-DCコンバータ10について例示したが、実施形態2では昇圧型DC-DCコンバータの例を示す。実施形態2に係るDCDCコンバータの構成実装する磁性体部品などについては実施形態1と同様であるため説明は省略する。図3Aは、実施形態2に係るDCDCコンバータの断面図において各素子の接続態様を示す模式図であり、図3BはDCDCコンバータの等価回路を示す図である。スイッチング制御IC21は、入力端子Inと、出力端子Outと、グランド端子Gとを備えている。入力端子Inは、インダクタL1を介して入力端子電極Vinへ接続されている。入力端子電極Vinには、一端が第1パターン121に接続されているキャパシタCinの他端が接続されている。キャパシタCinは入力電圧のノイズ成分の除去等を行う。スイッチング制御IC21の出力端子Outは出力端子電極Voutに接続している。出力端子電極Voutには、一端がグランド端子電極GND2に接続しているキャパシタCoutの他端が接続されている。スイッチング制御IC21のグランド端子Gは、グランド端子電極GND2に接続している。より具体的には、グランド端子Gは第2パターン122を介してグランド端子電極GND2に接続している。スイッチング制御IC21は、p型FET211、n型FET212、および、FET211,212のスイッチング制御を行うドライバ213を備えている。FET211,212のゲートは、ドライバ213に接続している。また、ドライバ213は、スイッチング制御IC21のグランド端子Gに接続している。FET211は、ドレインをスイッチング制御IC13の入力端子In、ソースをスイッチング制御IC21のグランド端子Gに接続している。FET212は、ドレインをスイッチング制御IC21の入力端子In、ソースを出力端子Outに接続している。グランド端子Gは第2パターン122に接続していて、第2パターン122は、ブリッジパターン123を介して第1パターン121と接続している。このため、図3Bに示すように、グランド端子Gおよびグランド端子電極GND1間には、ブリッジパターン123のインダクタンス成分である等価的インダクタLeが構成される。このように構成されたDC-DCコンバータ20は、FET211のオン時にインダクタL1に蓄積されたエネルギーが、FET212のオン、FET212のオフ時に誘導電圧として入力電圧に加算され、キャパシタCoutによって平滑化される。これにより、DCDCコンバータ20は入力電圧よりも高い出力電圧を出力する。また、本実施形態の場合、スイッチング制御IC21で発生したスイッチングノイズは、スイッチング制御IC21のグランド端子Gから第2パターン122、ブリッジパターン123および第1パターン121を流れる。このとき、実施形態1で説明したように、インダクタL1がブリッジパターン123に近接に対向しているため、インダクタL1の磁性体がブリッジパターン123に対してビーズインダクタのビーズとして作用して、ブリッジパターン123を流れるスイッチングノイズが抑制される。この結果、グランド電極パターン12を介して入力ラインにノイズが漏洩することが抑制される。なお、実施形態1,2に係るDCDCコンバータは、キャパシタCin,Coutが絶縁性基板11の表面に実装されている構成としているが、キャパシタCin,Coutは、図4に示すように、絶縁性基板11以外、例えば、絶縁性基板11を実装する基板に設けるようにしてもよい。図4は、DCDCコンバータの別の構成例を示す模式図である。図4AはDCDCコンバータの上面図である。図4BはDCDCコンバータの下面図である。図4Cは、図4Aおよび図4BのIV-IV線における正面断面図である。DC-DCコンバータ15が備える絶縁性基板16の表面には、インダクタL1が実装され、絶縁性基板16の内層には、スイッチング制御IC13が設けられている。キャパシタCin,Coutは、DC-DCコンバータ15が実装される基板18に実装されている。絶縁性基板16の裏面には、入力端子電極Vin、出力端子電極Voutおよびグランド電極パターン17が形成されている。入力端子電極Vinおよび出力端子電極Voutは、実施形態1と同様の位置に形成されている。キャパシタCinは入力端子電極Vinに接続され、キャパシタCoutは出力端子電極Voutに接続されている。グランド電極パターン17は、入力端子電極Vinおよび出力端子電極Voutを除く絶縁性基板16の裏面のほぼ全域に形成されている。グランド電極パターン17は、第1パターン171、第2パターン172およびブリッジパターン173からなり、ブリッジパターン173がインダクタL1と対向するよう形成されている。また、ブリッジパターン173は、絶縁性基板16の短手方向の長さが第1パターン171および第2パターン172よりも短く形成されている。第1パターン171および第2パターン172は、実施形態1との対比において面積が大きく形成してある。このため、図4に示す変形例は、ブリッジパターン173によりスイッチングノイズを抑制でき、さらに、グランド電極パターンの大きさが実施形態1よりも大きいため、シールド効果が大きくなり、実施形態1よりもノイズ成分をより抑圧できる。なお、実施形態1,2において、降圧型および昇圧型DC-DCコンバータについて説明したが、昇降圧型のDC-DCコンバータであってもよい。実施形態3以下に、本発明に係る実施形態3について説明する。本実施形態に係るDC-DCコンバータは、多出力型DC-DCコンバータであり、以下では2出力型DC-DCコンバータを例に挙げて説明する。図5は、実施形態3に係るDC-DCコンバータの構成を示す模式図である。図5Aは、実施形態3に係るDC-DCコンバータの上面図、図5Bは、図5AのVA-VA線における正面断面図、図5Cは、図5AのVB-VB線における正面断面図である。DCDCコンバータ30は絶縁性基板31を備えている。絶縁性基板31の表面には、実施形態1と同様に、インダクタL1およびキャパシタCin,Cout1が実装されている。絶縁性基板31の内層には、スイッチング制御IC32が設けられている。スイッチング制御IC32は、インダクタL1に流れる電流を断続する。また、絶縁性基板31の内層であって、スイッチング制御IC32および絶縁性基板31の裏面の間には、図1Bで説明した、第1パターン121、第2パターン122およびブリッジパターン123からなるグランド電極パターンが形成されている。さらに、絶縁性基板31の内層第3の層であって、絶縁性基板31の裏面側にグランド電極パターン12と対向する位置にインダクタL2が設けられている。インダクタL2は、インダクタL1と同様、コイルパターンが印刷された磁性体グリーンシートが積層され焼結されてなるチップインダクタである。このインダクタL2と同層またはそれに近い層には、キャパシタCout2が設けられている。絶縁性基板31の裏面には、入力端子電極Vin、出力端子電極Vout1,Vout2およびグランド端子電極GND3,GND4が形成されている。グランド端子電極GND3には、図示しないスルーホールを介して第1パターン121が導通している。また、グランド端子電極GND4には第2パターン122が導通している。次に、DCDCコンバータ10の各素子の配線について説明する。図6は、DCDCコンバータ30の等価回路を示す図である。スイッチング制御IC32は、2つの入力端子In1,In2と、2つの出力端子Out1,Out2と、グランド端子G1,G2,G3,G4とを備えている。入力端子In1,In2には、入力端子電極Vinへ繋がる入力ラインが接続されている。入力端子電極Vinには、一端が第1パターン121に接続されているキャパシタCinの他端が接続されている。スイッチング制御IC32の出力端子Out1は、インダクタL1を介して出力端子電極Vout1に接続されている。出力端子電極Vout1には、一端がグランド端子電極GND4に接続しているキャパシタCout1の他端が接続されている。また、出力端子Out2には、インダクタL2を介して出力端子電極Vout2に接続している。出力端子電極Vout2は、一端がグランド端子電極GND4に接続しているキャパシタCout2の他端が接続されている。スイッチング制御IC32のグランド端子G1,G2は、グランド端子電極GND4に接続している。より具体的には、グランド端子G1,G2は第2パターン122を介してグランド端子電極GND4に接続している。また、グランド端子G3,G4は、グランド端子電極GND3に接続している。より具体的には、グランド端子G3,G4は第1パターン121を介してグランド端子電極GND3に接続している。スイッチング制御IC32は、p型FET321,324、n型FET322,325および、スイッチング制御を行うドライバ323,326を備えている。FET321は、ドレインを入力端子In1、ソースを出力端子Out1、ゲートをドライバ323にそれぞれ接続している。FET322は、ドレインを出力端子Out1、ソースをグランド端子G1、ゲートをドライバ323に接続している。ドライバ323は、グランド側がグランド端子G4に接続されている。FET324は、ドレインを入力端子In2、ソースを出力端子Out2、ゲートをドライバ326に接続している。FET325は、ドレインを出力端子Out2、ソースをグランド端子G2、ゲートをドライバ326に接続している。ドライバ326は、グランド側をグランド端子G3に接続している。グランド端子G1は第2パターン122に接続し、グランド端子G4は第1パターン121に接続している。従って、実施形態1と同様に、グランド端子G1,G4のグランドラインには、ブリッジパターン123のインダクタンス成分である等価的インダクタL3が接続されていることになる。DC-DCコンバータ30のブリッジパターン123は、絶縁性基板31の上下方向厚み方向において、インダクタL1,L2により挟まれている。このため、インダクタL1,L2の磁性体が、ブリッジパターン123が構成するインダクタL3のビーズとして作用する。実施形態1では、ブリッジパターン123の表面側のみに磁性体が近接しているのに対し、実施形態3では、ブリッジパターン123の表面側および裏面側に磁性体が近接している。従って、実施形態3に係るDC-DCコンバータ30は、ドライバ313,316などで発生したスイッチングノイズがブリッジパターン123を通る際に、インダクタL1,L2の二つの磁性体がスイッチングノイズ電流により励起される磁束を吸収するため、実施形態1との対比において、より高いスイッチングノイズ電流の抑制効果が得られる。なお、本実施の形態では、降圧型の多出力型DC-DCコンバータについて説明したが、昇圧型又は昇降圧型の多出力型DC-DCコンバータであってもよい。また、降圧型DC-DCコンバータと昇圧型DC-DCコンバータとが混在する多出力型DC-DCコンバータであってもよい。また、DC-DCコンバータ30は、3出力型またはそれ以上の多出力型DC-DCコンバータであってもよい。また、グランド電極パターン12,17はH形状としているが、ブリッジパターン123,173の幅が他の電極パターンより細ければよい。例えば、ブリッジパターン123,173はミアンダ状に形成されていてもよい。図7は、実施形態1,2に係るDC-DCコンバータの別の構成例を示す模式図である。実施形態1,2では、インダクタL1などの磁性体部品は、絶縁性基板11の表面に実装されているが、図7Aに示すように、絶縁性基板11の内層に実装された構成であってもよい。また、表面にインダクタL1など実装した場合、樹脂などによりインダクタL1などをモールドした構成としてもよい。また、インダクタL1などを絶縁性基板11の内層に実装する場合、図7Bに示すように、インダクタL1とキャパシタCin,Coutとを異なる層に実装してもよい。図7Bの場合、インダクタL1は絶縁性基板11の最下層に実装している。キャパシタCin,Coutは、グランド電極パターン41,42が形成された絶縁性基板11の内層に実装している。なお、図7Bの場合、スイッチング制御IC13は絶縁性基板11内部であればどの層に実装されていてもよい。"