"電力変換装置を構成するスイッチング素子と、前記スイッチング素子のオン/オフを切り替えるためのゲート信号を発生する制御演算手段と、前記ゲート信号を変調する為の所定周波数の交流信号を発生する発振手段と、前記発生されたゲート信号の立ち上がり及び立下りの各所定時間内において、前記交流信号の振幅を変化させ、前記ゲート信号を変調する変調手段と、前記変調手段にて変調されたゲート信号を復調し、前記スイッチング素子のゲートに供給する復調手段と、前記制御演算手段と前記スイッチング素子間の絶縁を確保した上で、前記変調手段にて変調されたゲート信号を前記復調手段に伝送し、プリント基板上に実装されたトランスと、を具備することを特徴とするスイッチング素子駆動回路。前記トランスの2次側に並列接続されたコンデンサを具備し、前記トランスと前記コンデンサは共振回路を構成し、前記ゲート信号を変調する為の交流信号の所定周波数は、前記共振回路の共振周波数に設定されることを特徴とする請求項1記載のスイッチング素子駆動回路。前記振幅変調手段は、前記発振手段にて発生された前記交流信号の振幅をオペアンプの入力抵抗の切り替えによって変化させることを特徴とする請求項1記載のスイッチング素子駆動回路。前記振幅変調手段は前記電力の伝送に影響を与えない時間だけ前記振幅を変化させ、前記トランスの2次側に設けられた整流回路または安定化電源回路もしくはその両方を含む電源手段と、前記電源手段により電源供給され、前記振幅が変化した時間を検波する検波回路を備え、前記変調されたゲート信号を復調する復調手段と、を具備することを特徴とする請求項1又は2記載のスイッチング素子駆動回路。前記復調手段は、前記検波回路の出力信号に対して、該出力信号が減衰するときに該信号に遅延を与えるフィルタを含むことを特徴とする1又は2記載のスイッチング素子駆動回路。前記変調手段は、前記ゲート信号の立ち上がり及び立下りの各所定時間内において、前記交流信号の振幅を0にすることを特徴とする請求項1~5のうち1項記載のスイッチング素子駆動回路。電力変換装置を構成するスイッチング素子のオン/オフを切り替えるためのゲート信号を伝送する方法であって、前記ゲート信号を制御演算手段にて発生し、前記ゲート信号を変調する為の所定周波数の交流信号を発生し、前記発生されたゲート信号の立ち上がり及び立下りの各所定時間内において、前記交流信号の振幅を変化させ前記ゲート信号を変調し、前記変調されたゲート信号をトランスを介して伝送し、前記変調及び伝送されたゲート信号を復調し、前記復調されたゲート信号を前記スイッチング素子のゲートに伝送し、を具備することを特徴とする方法。上述したような従来例においては、スイッチング素子を駆動するオン/オフ信号を、トランスに供給する電圧の周波数を切り替えることによって伝送している。例えば、オフについてはトランスとコンデンサの共振周波数の信号としてオフ信号を伝送し、オンについては共振周波数より高い周波数の信号としてオン信号を伝送する。この場合、スイッチング素子がオフの期間においては、トランスとコンデンサの共振が成立するため、共振回路のインピーダンスがほぼ無限大となり、トランス1次側に電流はほとんど流れない。しかし、スイッチング素子がオンの期間においては、トランスとコンデンサの共振が成立しないため、トランス1次側に余分な励磁電流が流れ、トランスの抵抗成分における損失が増大する。このため、トランスの発熱が大きくなり、これを冷却するためにトランスの実装面積を大きくせざるを得ないという課題があった。本発明は上述した課題を解決するためになされたものであり、電力伝送効率がよく、より小型のスイッチング素子駆動回路を提供することを目的とする。実施形態に係るスイッチング素子駆動回路は、電力変換装置を構成するスイッチング素子と、スイッチング素子のオン/オフを切り替えるためのゲート信号を発生する制御演算手段と、前記スイッチング素子と上記制御演算装置間の絶縁を確保した上で、上記スイッチング素子のゲートに電力を伝送しプリント基板上に実装されたトランスと、前記電力を伝送する為に所定周波数の交流信号を発生する発振手段と、前記発振手段から発生した信号を増幅し、前記トランスに供給する増幅回路と、前記スイッチング素子のオン/オフを切り替えるゲート信号の立ち上がり及び立下りの所定時間内において、前記交流信号の振幅を変化させ、前記ゲート信号を変調する変調手段と、を具備する。以下、本発明に係るスイッチング素子駆動回路の実施形態について、図面を参照して説明する。構成図1は、実施形態の構成を示す回路図である。マイクロコントローラ101からはインバータのスイッチング素子102をオン/オフさせるゲート信号103が出力される。スイッチング素子102をオンさせるときはゲート信号103の電圧はロウ状態になり、オフさせるときにはハイ状態をとる。回路104は、ゲート信号103のハイ/ロウが切り替わるエッジを検出するエッジ検出回路である。発振回路105からはゲート信号103を変調させる高周波交流電圧106が出力される。交流電圧106の周波数は、トランス二次側に接続された並列コンデンサ107とトランス108で構成される共振回路の共振周波数とする。交流電圧106は抵抗109とそれと並列に接続した抵抗110およびアナログマルチプレクサ111を通して、オペアンプ112で構成される反転増幅回路に入力する。アナログマルチプレクサ111は、エッジ検出回路104の出力信号116を制御入力とするアナログスイッチとして動作する。エッジ検出回路104は抵抗113、コンデンサ114のフィルタとXOR素子115から構成される。出力信号116はアナログマルチプレクサ111のコントロール端子に接続され、エッジ検出回路104の出力信号112がハイのとき、アナログマルチプレクサ111はオフし、抵抗109のみを通して反転増幅回路に交流電圧106が入力される。エッジ検出回路104の出力信号112がロウのとき、アナログマルチプレクサ111はオンし、抵抗109と抵抗110の並列接続を通して交流電圧106が反転増幅回路に入力される。エッジ検出回路104とアナログマルチプレクサ111及びその周辺回路は、ゲート信号の立ち上がり及び立下りの各所定時間内において、交流信号106の振幅を変化させ、ゲート信号を変調する変調手段として機能する。反転増幅回路はフィードバック抵抗117によって入力信号106を電圧増幅し、増幅された信号はB級プッシュプル回路118にて電力増幅される。B級プッシュプル回路118の効率をできるだけ高くするため、反転増幅回路の出力電圧のピークは電源電圧119にできるだけ近くなるように、入力抵抗109とフィードバック抵抗117によるゲインを決定することが望ましい。変調及び電力増幅されたゲート信号交流信号、は、カップリングコンデンサ120を通して、トランス二次側並列コンデンサ107とトランス108で構成される共振回路に供給される。このカップリングコンデンサ120は、力率を補償する1にするために設けられている。本実施形態では、トランス108をプリント基板の銅箔パターン配線で構成し、トランス108の小型化を実現する。図2にトランス108の構造を示す。本実施形態においてはプリント基板を4層とし、上から第1層,第2層,第3層,第4層の順に重なっている。また、第1-第2層がトランスの1次側を構成し、第3層-第4層が2次側を構成する。第1層に配置したカップリングコンデンサ120に接続されたパターン201は、内側に向かって渦を描くように配線する。渦の中心まで配線したら、ビア202を通して第2層に接続し、内側から外側に向かって渦を描くようにパターン203を配線する。ビア202はトランスの1次-2次間の絶縁を確保する為に、第1-第2層のみを接続するブラインドビアとする。第1層のパターン201を流れる電流によって発生する磁束と、第2層のパターン203を流れる電流によって発生する磁束が強め合うように、電流が流れる方向を一致させる。つまり、第2層の配線が渦を描く方向は第1層目の方向と逆にする。パターン203の最も外側は、1次側回路のグラウンドに接続される。2次側のパターン204,205も1次側と同様にし、第3-第4層の磁束が強めあうように渦を描くよう配線する。第3-第4層間を接続するビア206もブラインドビアとし、絶縁確保の為に第2層まで貫通しないようにする。また、1次側で発生した磁束が2次側にできるだけ通過するように、1次側トランスの真下に配線するのが望ましい。なお、第1-第2層のパターンを巻く方向に対して、第3-第4層の巻く方向はどちらでもよい。絶縁確保のために、第1-第2層の配線の取り出し位置に対し、第3-第4層の配線の取り出し位置をできるだけ離す。第3層のパターン204を二次側並列コンデンサ107に接続するために、ビア207を設けて第4層へ取り出す。このビア207も一次側との絶縁のため、ブラインドビアとする。第3-第4層の配線は二次側並列コンデンサ107に接続され、トランス108と並列共振回路を構成する。変調されたゲート信号は交流電圧121としてトランス108の二次側に伝送され、倍電圧整流回路122で直流電圧123に整流される。なお、二次側に出力される交流電圧121のピーク値が、スイッチング素子102を駆動するのに十分大きな値であれば、より部品構成点数が少ない半波整流回路として構成してもよい。直流電圧123はリニアレギュレータ124を通して安定化された直流電圧125を出力する。このようにリニアレギュレータ124は定電圧発生回路として機能する。直流電圧123と直流電圧125の電位差は小さいほうが、リニアレギュレータ124の発熱が小さく効率がよい。そのため、リニアレギュレータ124は低ドロップアウト電圧でも動作するLDOタイプのものがよい。このため、直流電圧125が少しだけ直流電圧123を上回るように、一次側の電源電圧119を決定する。直流電圧123、125は二次側を構成する各ICや部品に直流電力を供給する。整流回路122前段の交流電圧121の振幅を検知する復調回路が設置され、スイッチング素子のオン/オフ信号を復調する。復調回路は検波回路126、コンパレータ127とD型フリップフロップ128を含む。コンパレータ127の電源電圧および分圧抵抗129,130は、リニアレギュレータ124の前段に接続する。交流電圧121は、ピークホールド機能を有する検波回路126に入力する。検波回路126の出力信号131は、スイッチング素子102がオン/オフする場合のある時間P1図3参照だけ振幅が下降する。この電圧131と、直流電圧123を抵抗129,130で分圧した電圧132とをコンパレータ127で比較し、出力信号133をフィルタ回路135に入力する。コンパレータ127の非反転入力端子と出力端子にはヒステリシス電圧を設定するための抵抗134を接続する。フィルタ回路135はダイオード136、コンデンサ137、抵抗138で構成され、その出力信号139はD型フリップフロップ128のクロック端子に入力する。スイッチング素子102のゲート端子をD型フリップフロップ128のD端子に接続する。この構成により、D型フリップフロップ128の出力端子Qからは、ゲート信号103を反転した信号が出力される。Q出力信号140はゲートドライブIC141に入力され、反転すると共に電流増幅される。電流増幅された信号は、プッシュプル回路142、ゲート抵抗143を通して、スイッチング素子102のゲートに電荷を充放電する。また、ゲート電荷を放電するための抵抗144をスイッチング素子102のゲート端子に接続する。作用次に、上述したように構成された本実施形態の作用を詳細に説明する。図3に各信号のタイミングチャートを示す。ここでは、スイッチング素子102をオフからオン状態に切り替える際の動作を例にとって説明する。この場合、マイクロコントローラ101から出力されるゲート信号103が時刻T1でハイからロウになる。そして、エッジ検出回路104の出力信号116は時刻T1でロウから短時間ハイに転じ、時刻T2で再びロウに戻る。この時間P1はスイッチング周期より十分短い時間とし、エッジ検出回路104の回路定数で設定できる。オペアンプ112は、時刻T1までは交流電圧106を、抵抗109、110の並列抵抗とフィードバック抵抗117の抵抗比に対応するゲインで増幅した信号を出力し、T1からT2の間P1では抵抗109とフィードバック抵抗117の抵抗比に対応するゲインで増幅した信号を出力する。その結果、二次側の交流電圧121が図3のように出力される。なお、T1からT2の間P1は交流信号106の伝送を停止、すなわち振幅を0としてもよい。二次側の交流電圧121が入力される検波回路126は、入力電圧のピークを検出維持することによって、エッジ波形信号131を出力する。このピークを維持する時間は、検波回路126のRC時定数によって設定する。信号131をコンパレータ127に入力し、分圧した電圧132を閾値として信号133を生成する。この信号133は一次側のエッジ検出回路104の信号116に相当する。信号133はフィルタ回路135に入力される。フィルタ回路135はダイオード136、コンデンサ137、抵抗138で構成される。従って、フィルタ回路135の出力信号立ち上がりは、フィルタ回路の出力がそのまま現れ、信号の立ち下がりはコンデンサ137、抵抗138のRC時定数によって遅延され、信号139が出力される。信号139をD型フリップフロップ128のクロック端子に入力する。D型フリップフロップ128のD端子はゲート電圧145と同電位である。初期の時点ではスイッチング素子のゲート電圧145は、放電抵抗144の作用により基準電圧スイッチング素子102のエミッタ電圧と同電位なので、D端子はロウである。信号139の立ち上がりT1によりクロックが立ち上がり、D型フリップフロップ128の出力端子QにはD端子と同じレベルの信号140が出力され、ロウ状態にリセットされる。信号140はゲートドライブIC141に入力して反転及び電流増幅され、プッシュプル回路142、ゲート抵抗143を通してスイッチング素子102のゲート容量を充電し、信号145がハイとなりスイッチング素子102がターンオンする。ゲート電圧145の立ち上がりと同時に、D型フリップフロップ128のD端子はハイ状態に移る。クロック信号139が立ち下がるときには、出力端子Qのレベルは変化しない。時刻T3において再びクロック信号139が立ち上がるときは、D型フリップフロップ128の出力端子QにD端子のハイレベル信号が出力され、ゲートドライブIC141にて反転し、プッシュプル回路142を通してゲート電荷が放電される。この結果、信号145はロウとなり、スイッチング素子102をターンオフさせる。このように、信号145は変調されたゲート信号121を復調した信号であって、ゲート信号103を正確に再現している。効果特許文献1においては、スイッチング素子をオンさせる全期間に渡って変調周波数を高くしている。例えばトランス108とコンデンサ107で構成される共振回路の共振周波数からずれた電圧を印加すると、共振回路のインピーダンスが著しく低下し、トランス108の励磁電流が増大する。その結果、トランス108の抵抗成分で消費されるジュール損失が増大し、トランス108の発熱によって温度が上昇する。プリント基板のパターンで実装されるトランス108は、FR-4などの熱抵抗が大きい絶縁材で囲まれているので、発熱による温度上昇は大きくなる。さらに、FR-4のガラス転移温度を超えると基板が劣化し、最悪の場合には発火することがある。このような事態を避ける為に放熱面積を確保し、結果的にトランスの面積が大きくなり、課題の解決には至らない。本実施形態によれば、交流電圧106の周波数はどのような状況においても一定値並列コンデンサ107とトランス108で構成される共振回路の共振周波数としているため、トランスにおける効率は低下しない。本実施形態のように振幅を変調する方法では、B級プッシュプル回路118においては、期間P1のように電源電圧と出力電圧の差が大きくなるとき効率が低下する。しかし、効率が低下するのはスイッチング素子のオン/オフが切り替わる極短い時間なので、平均的な効率はほとんど低下しない。また、この時間に交流信号106の伝送を完全に停止してもよく、停止時間は極短い時間なので二次側の電源電圧123、125は低下することはない。以上のように、トランスおよびB級プッシュプル回路118の温度上昇を最小限に抑えられ、実装面積を小さくすることができる。また、特許文献1はプリント基板の2面のみ使用してトランスを構成しているため、配線を外部に取り出すための渡し配線が必要となる。それに対し、本実施形態においてはプリント基板の内層を利用し、層間の接続をブラインドビアとしていることから、渡し配線が不要となる。さらに、1つのコイルの形成に複数層を利用しているので、トランスの巻き数を全体として増やすことができ、結果としてトランスの実装面積を低減できる。また、コンパレータ127の電源および分圧抵抗129、130はリニアレギュレータの前段に接続されているため、負荷が重くなるなど何らかの原因で電源電圧123が低下した場合に、分圧抵抗129、130の出力電圧132も共に低下し、コンパレータ127の出力は変化せず、誤ってスイッチング素子102のゲートがオンされることはない。フィルタ回路135はスイッチング素子駆動回路の誤作動防止のために設置する。フィルタ回路135の効果を図4、図5を用いて説明する。まず、図4はフィルタ回路135が設置されていないときの信号103、131、132、133、140の詳細な波形である。このときはコンパレータ127の出力端子をDフリップフロップ128のクロック端子に直接接続する。検波回路126の出力信号131は、コンパレータ127にて分圧抵抗129、130の出力電圧132と比較され、信号133が出力される。時刻T1においてエッジ検出期間が開始し、時刻T4において信号131がエッジ検出期間から通常期間へ遷移するロウに低下する。共振周波数によって決まる1周期の時間P2が、通常期間へ完全に遷移する時間より短い場合、完全に遷移する前に信号131の電圧がP3のように低下する。このように信号131が閾値電圧132より高くなった後に再び低下すると、コンパレータ127が動作し、意図しないエッジ波形133aを出力してしまう。このようなエッジ波形133aはゲート信号145を反転し、このゲート信号は元のゲート信号103とは異なる波形となる。以上の意図しないゲート信号145を入力すると上下アームが短絡し、スイッチング素子102に過大な電流が流れ、損傷する恐れがある。以上の現象を防止するためにフィルタ回路135を設置する。図5はフィルタ回路135を設置したときの信号103、131、132、133、139、140の詳細な波形である。フィルタ回路135を設置したことによって信号133の立ち下がりのみに遅延が生じた信号139が生じている。従って、意図しないエッジ波形133aが生じても信号139が再び立ち上がることはないので、Dフリップフロップのクロック入力回路は反応せず、正常なゲート信号145が生成する。このため、より信頼性の向上したスイッチング素子駆動回路を提供できる。以上の説明はこの発明の実施の形態であって、この発明の装置及び方法を限定するものではなく、様々な変形例を容易に実施することができるものである。例えば本発明は、上記インバータのみならず、交流電力を直流電力に変換するコンバータにも適用できることは明らかである。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。"