"第1の導電膜と、前記第1の導電膜上に形成された第1の透明導電膜とを備え、前記第1の透明導電膜は、当該第1の透明導電膜のコーナー部近傍では前記第1の導電膜の端面を覆っておらず、前記コーナー部近傍以外において前記第1の導電膜の端面を覆う部分を有していることを特徴とする配線構造。前記第1の導電膜は、異なる種類の導電性の膜を積層した積層膜である。請求項1記載の配線構造。前記第1の導電膜の下に、当該第1の導電膜と電気的に接続した半導体層をさらに備える請求項1または請求項2記載の配線構造。前記第1の導電膜の下には半導体層が形成されていない請求項1または請求項2記載の配線構造。前記第1の透明導電膜上に形成された絶縁膜と、前記絶縁膜よりも下に形成され、前記第1の導電膜とは異なる層の第2の導電膜と、前記絶縁膜に形成され、前記第1の透明導電膜に達する第1のコンタクトホールと、前記絶縁膜に形成され、前記第2の導電膜に達する第2のコンタクトホールと、前記絶縁膜上に形成され、前記第1のコンタクトホールを介して前記第1の透明導電膜に接続すると共に、前記第2のコンタクトホールを介して前記第2の導電膜に接続する第2の透明導電膜とをさらに備える請求項1から請求項4のいずれか一項記載の配線構造。請求項1から請求項5のいずれか一項記載の配線構造を備える薄膜トランジスタアレイ基板。請求項6記載の薄膜トランジスタアレイ基板を用いて形成した表示パネルを備える表示装置。上記したように、FFSモードのTFTアレイ基板は、二層の透明導電膜が絶縁膜を介して重なった構造を備えている。この場合、下層の透明導電膜に生じる応力とその上層の絶縁膜に生じる応力とのバランスがとれず、透明導電膜の端部などで上層の絶縁膜が剥離する膜浮きもしくは膜剥がれと呼ばれる現象以下膜浮きと総称するが発生する場合がある。この膜浮きの発生頻度は透明導電膜のパターン密度とも関係しており、TFTアレイ基板における表示領域より外側の額縁領域など、透明導電膜のパターン密度が比較的疎な領域において、例えば外部接続端子部や配線変換部などで、発生頻度が高くなる。本発明者は、透明導電膜上での絶縁膜の膜浮きの発生は、特に透明導電膜のパターンのコーナー部突出した角の部分で発生しやすいことを確認している。絶縁膜の膜浮きが発生した部分では絶縁膜の保護膜としての機能が失われるため、膜浮きは、電極の耐腐食性の低下や絶縁破壊の発生など、TFTアレイ基板の製造における歩留まりの低下、およびTFTアレイ基板の信頼性の低下を引き起こす要因となる。従って、歩留まりおよび高信頼性の高いTFTアレイ基板を得るためには、絶縁膜の膜浮きへの対策が有効である。特許文献2には、FFSモードのTFTアレイ基板の写真製版工程数を一般的なTNモードのTFTアレイ基板と同数にする目的で、ソース配線となる金属膜パターン上に絶縁膜を介さずに透明導電膜を配置する構成を採用している。この構成では、TFTアレイ基板上における透明導電膜パターンの面積が大きく、絶縁膜の膜浮きの発生頻度が高くなることが懸念されるため、膜浮きの対策は更に重要となる。また特許文献2のTFTアレイ基板では、金属膜と透明導電膜とが電気的に同一の電極または配線として機能する必要があるため、金属膜と透明導電膜との電気的接続性が重要となる。例えば、ITOIndiumTinOxideなどの透明電極とAlとの間では容易に良好な電気的接続性を得ることができないため、最上層がAl系金属の積層膜の上にITOの透明導電膜を配設する必要がある場合に問題となる。本発明者は、Al上にITOが配置される配線構造を有するTFTアレイ基板を用いた液晶表示装置において、TFTアレイ基板の異なる層の配線同士を接続する配線変換部の抵抗が上昇し、線欠陥等の表示異常を引き起こすことを確認している。一方、Al系の薄膜は抵抗値が低いため、液晶表示装置の高解像度化および大画面化とともに、TFTアレイ基板の信号配線へAl系薄膜の適用が拡大している。よって、FFSモードのTFTアレイ基板の開発においては、透明導電膜と金属膜、特にAl系薄膜を上面に有する積層膜との間の電気的接続性を向上させることが重要な課題となる。本発明は以上のような課題を解決するためになされたものであり、透明導電膜上における絶縁膜の膜浮きの発生を抑え、且つ、透明導電膜と金属膜との良好な電気的接続性を得ることができる配線構造およびそれを備えるTFTアレイ基板、並びに液晶表示装置を提供すること目的とする。本発明に係る配線構造は、第1の導電膜と、前記第1の導電膜上に形成された第1の透明導電膜とを備え、前記第1の透明導電膜は、当該第1の透明導電膜のコーナー部近傍では前記第1の導電膜の端面を覆っておらず、前記コーナー部近傍以外において前記第1の導電膜の端面を覆う部分を有しているものである。本発明によれば、第1の透明導電膜のコーナー部に応力が集中することが防止され、当該第1の透明絶縁膜の上に設ける絶縁膜の膜浮きの発生を抑制できる。また、第1の透明導電性膜のコーナー部以外の部分では、第1の透明導電性膜が第1の導電膜の端面に接続するため、第1の導電膜の最上層が第1の透明導電膜との電気的接続性が悪くても、他の層によって良好な電気的接続性を得ることができる。以下、本発明の好ましい実施の形態を説明するが、本発明の適用はそれに限定されるものではない。また、説明の便宜のため、説明および図面の記載は、適宜、省略または簡略化している。例えば、図面は模式的なものであり、それに示された構成要素の正確な大きさなどを特定するものではない。また、各図において同一の符号を付されたものは、それぞれ同様の要素を示しており、それらに関しては重複する説明は省略する。<実施の形態1>始めに、本発明に係る配線構造を適用可能な液晶表示装置の構成例を示す。図1は、本発明の実施の形態に係る液晶表示装置を構成するTFTアレイ基板100を示す平面図である。図1に示すように、当該TFTアレイ基板100は、基板1上にアレイ状マトリクス状に配設された、画像の表示単位となる画素50を備える。各画素50には、画素電極不図示に表示電圧を供給するスイッチング素子であるTFT51が配置される。TFT51を搭載した基板1から構成される部材をTFTアレイ基板と呼ぶのは、TFT51が画素50ごとにアレイ状に配列されるためである。基板1は、例えば、ガラス基板や半導体基板により構成される。TFTアレイ基板100は、TFT51がアレイ状に配列した領域であるアレイ領域41図1における点線の矩形の内側と、アレイ領域41を囲む額縁領域42図1における点線の矩形の外側とを有している。液晶表示装置では、アレイ領域41は画像を表示する領域である表示領域に対応する。以下、アレイ領域41を表示領域41と称する。TFTアレイ基板100の表示領域41には、複数のゲート配線走査信号線43と複数のソース配線表示信号線44とが形成されている。複数のゲート配線43はそれぞれ平行に延在し、同様に、複数のソース配線44はそれぞれ平行に延在する。ゲート配線43とソース配線44とは、互いに交差するように配設される。隣接する一対のゲート配線43と、隣接する一対のソース配線44とで囲まれた領域のそれぞれが画素50となる。従って、表示領域41においては、画素50がマトリクス状に配列されることとなる。TFTアレイ基板100の額縁領域42には、走査信号駆動回路46a、表示信号駆動回路46b、配線変換部45、引き出し配線47a1,47a2,47b1,47b2,および外部接続端子48a1,48a2,48b1,48b2などが配設される。ゲート配線43は、表示領域41の外側の額縁領域42まで延設され、当該ゲート配線43と同一の配線層第1の導電膜で形成された引き出し配線47a1によってTFTアレイ基板100の端部まで引き出される。引き出し配線47a1により引き出されたゲート配線43は、外部接続端子48a1を介して走査信号駆動回路46aに接続される。ソース配線44は、表示領域41の外側の額縁領域42まで延設され、配線変換部45にてゲート配線43と同一の配線層第1の導電膜で形成された引き出し配線47b1に電気的に接続され、その引き出し配線47b1によってTFTアレイ基板100の端部まで引き出される。引き出し配線47b1によって引き出されたソース配線44は、外部接続端子48b1を介して表示信号駆動回路46bに接続される。走査信号駆動回路46aの近傍には外部配線49aが配設されており、走査信号駆動回路46aと外部配線49aとの間は、引き出し配線47a2および外部接続端子48a2を介して接続される。また、表示信号駆動回路46bの近傍には、外部配線49bが配設されており、表示信号駆動回路46bと外部配線49bとの間は、引き出し配線47b2および外部接続端子48b2を介して接続される。上記の外部配線49a,49bは、例えばFPCFlexiblePrintedCircuitなどの配線基板である。走査信号駆動回路46aには、外部配線49aおよび引き出し配線47a2を介して外部からの各種信号が供給される。表示信号駆動回路46bには、外部配線49bおよび引き出し配線47b2を介して外部からの各種信号が供給される。走査信号駆動回路46aは、外部から供給される制御信号に基づいて、ゲート信号走査信号をゲート配線43に供給する。このゲート信号は、ゲート配線43の各々を順次選択する信号である。表示信号駆動回路46bは、外部から供給される制御信号や表示データに基づき、各ゲート配線43が選択されるタイミングに同期して、表示信号をソース配線44の各々に供給する。この動作により、表示データに応じた表示電圧が、画素50のそれぞれに供給される。画素50のそれぞれには、少なくとも1つのTFT51が設けられる。TFT51は、ソース配線44とゲート配線43の交点近傍に配置され、TFT51のゲート電極はゲート配線43に、ソース電極はゲート配線43にそれぞれ接続される。TFT51は、ゲート配線43から供給されるゲート信号に応じてオンし、ソース配線44から供給される表示電位をドレイン電極が接続した画素電極に印加する。FFSモードのTFTアレイ基板100には、画素電極だけでなく、当該画素電極と絶縁膜を介して対向配置される対向電極共通電極も配設される。通常、画素電極は平板状であり、共通電極は櫛歯状複数のスリットを有する形状である。対向電極には共通電位が与えられており、画素電極と対向電極との間には、表示電圧表示電位と共通電位との差に応じたフリンジ電界が生じる。なお、画素50の構成の詳細については後述する。続いて、実施の形態1に係る液晶表示装置の全体構成について説明する。図2は、上記のTFTアレイ基板100を含む液晶表示装置の全体構成を示す断面図である。図2の如く、液晶表示装置は、対向配置されたTFTアレイ基板100と対向基板60との間に、液晶層62を封止した構造を有している。対向基板60は、TFTアレイ基板100に対して液晶表示装置の前面側視認側に配置される。対向基板60には、カラーフィルター64、ブラックマトリクスBM63などが形成されている。対向基板60は、一般にカラーフィルター基板と呼ばれる。TFTアレイ基板100および対向基板60それぞれの液晶層62側の表面には、配向膜61が形成される。また、TFTアレイ基板100の背面側反視認側および対向基板60の前面側には、それぞれ偏光板65が設けられる。これらTFTアレイ基板100、対向基板60、液晶層62および偏光板65により、液晶表示パネルが構成される。さらに、液晶表示パネルの背面側に、位相差板などの光学フィルム66を介してバックライトユニット67を配置し、これらを樹脂や金属などよりなるフレーム不図示に収納することにより、液晶表示装置が構成される。偏光板65を通過して直線偏光となった光は、液晶層62によってその偏光状態が変化する。FFSモードの液晶表示装置では、TFTアレイ基板100の画素電極と対向電極との間に発生するフリンジ電界によって液晶層62を駆動し液晶層62の配向方向を変化させる、それにより液晶層62を通過する光の偏光状態を変化させている。より具体的には、バックライトユニット67からの光は、液晶表示パネルの背面側の偏光板65により直線偏光になる。この直線偏光は、液晶層62を通過することによって、偏光状態が変化し、それにより液晶表示パネルの前面側の偏光板65を通過する光量が変化する。つまり、バックライトユニット67から出射されて液晶表示パネルを透過する透過光のうち、前面側の偏光板65を通過する光の量が変化する。液晶層62の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、前面側の偏光板65を通過する光量を変化させることができる。よって、画素50ごとに表示電圧を変化させることによって、所望の画像を表示させることができる。次に、実施の形態1に係るTFTアレイ基板100の表示領域41の詳細構成について、図3および図4を用いて説明する。図3は、TFTアレイ基板100の表示領域41の中央部近傍に位置する画素50の平面図、図4は、図3におけるA1-A2線に沿った断面図である。なお、画素50の構成は、表示領域41の最外周に位置するものを除いて、図3および図4と同様の構成となる。例えばガラス基板などの絶縁性材料よりなる基板1の上に、TFT51のゲート電極に接続するゲート配線43が複数個形成される。本実施の形態では、ゲート配線43の一部がTFT51のゲート電極として機能する。複数のゲート配線43は、平行にそれぞれ直線的に配設される。また基板1上には、ゲート配線43と同じ配線層第1の導電膜2を用いて形成された複数の共通配線52が平行に形成されている。共通配線52は、ゲート配線43間に、ゲート配線43とほぼ平行に配設される。これらゲート配線43ゲート電極および共通配線52を構成する第1の導電膜2は、例えばCr,Al,Ta,Ti,Mo,W,Ni,Cu,Au,Agなどの高融点金属または低抵抗金属やこれらを主成分とする合金膜、またはこれらの積層膜によって形成される。ゲート配線43および共通配線52上には、第1の絶縁膜8が形成される。第1の絶縁膜8の一部ゲート配線43上の部分は、TFT51のゲート絶縁膜として機能する。第1の絶縁膜8の上には半導体層3が形成される。本実施の形態では、半導体膜3は、ソース配線44の形成領域に合わせて、ゲート配線43と交差する直線状に形成される図3において、半導体膜3のパターンは、ゲート配線43に直交している。半導体層3は、非結晶シリコンや多結晶シリコンなどにより形成される。この直線状の半導体層3は、ソース配線44の冗長配線としても機能する。即ち、ソース配線44が断線した場合でも、半導体膜3がソース配線44に沿って配設されていることにより、電気信号の途絶を防止することが可能になる。また、半導体層3の一部は、ゲート配線43との交差部で分岐し、ゲート配線43に沿って延び、さらに画素50内へと延設される。TFT51は、ゲート配線43との交差部から分岐した半導体膜3の部分を用いて形成される。即ち、分岐した半導体層3のうち、ゲート配線43ゲート電極と重複する部分が、TFT51を構成する活性領域となる。半導体層3の上には、導電性不純物がドーピングされたオーミックコンタクト膜4が形成される。オーミックコンタクト膜4は、半導体膜3上のほぼ全面に形成されるが、TFT51のチャネル領域となる部分ソース配線44とドレイン電極54との間の領域の上では除去されている。オーミックコンタクト膜4は、例えば、リンPなどの不純物が高濃度にドーピングされたn型非結晶シリコンやn型多結晶シリコンなどにより形成される。半導体層3のゲート配線43と重複する部分のうち、オーミックコンタクト膜4が形成された領域は、ソースドレイン領域となる。図4を参照すると、半導体膜3において、ゲート配線43と重複する左側のオーミックコンタクト膜4の下の領域がソース領域となり、ゲート配線43と重複する右側のオーミックコンタクト膜4の下の領域がドレイン領域となる。そして、半導体膜3におけるソース領域とドレイン領域とに挟まれた領域がチャネル領域となる。オーミックコンタクト膜4の上には、ソース配線44、ソース電極53およびドレイン電極54が、同一の配線層第2の導電膜5を用いて形成されている。具体的には、TFT51のソース領域側のオーミックコンタクト膜4上にソース電極53が形成され、ドレイン領域側のオーミックコンタクト膜4上にドレイン電極54が形成される。このような構成のTFT51はチャネルエッチ型TFTと呼ばれる。ソース配線44は、半導体層3の上にオーミックコンタクト膜4を介して形成され、ゲート配線43と交差する方向に直線的に延在するように配設されている。ソース電極53とドレイン電極54は分離しているが、ソース電極53はソース配線44と繋がっている。即ち、ソース配線44は、ゲート配線43との交差部で分岐してゲート配線43に沿って延設され、その延設された部分がソース電極53となる。ソース配線44、ソース電極53およびドレイン電極54を構成する第2の導電膜5は、オーミックコンタクト膜4と同様に、半導体膜3上のほぼ全面に形成されるが、TFT51のチャネル領域となる部分の上では除去されている。本実施の形態では、ソース配線44、ソース電極53およびドレイン電極54を構成する第2の導電膜5は、Alを主成分とした金属膜である上層と、Cr,Ta,Ti,Mo,W,Ni,Cu,Au,Agなどの高融点金属または低抵抗金属やこれらを主成分とする合金膜である下層から成る積層膜であるとする。以上の説明から分かるように、半導体層3は、ソース配線44、ソース電極53およびドレイン電極54の下のほぼ全領域と、ゲート配線43上に位置するソース電極53とドレイン電極54の間の領域に配設されている。また、オーミックコンタクト膜4は、ソース配線44、ソース電極53およびドレイン電極54と半導体層3との間にそれぞれ配設されている。ドレイン電極54は、画素50の領域ソース配線44とゲート配線43とに囲まれた領域のほぼ全面に形成された第1の透明導電膜6である画素電極55に電気的に接続される。第1の透明導電膜6は、ITOなどの透明導電膜によって形成される。図4に示すように、画素電極55は、ドレイン電極54上に直接重ねられた部分を有している。即ち、その部分では、画素電極55を構成する第1の透明導電膜6の下面が、ドレイン電極54の上面に直接接触する。また、第1の透明導電膜6は、ドレイン電極54上のほぼ全面を覆っている。但し、第1の透明導電膜6のチャネル領域側の端部は、ドレイン電極54のチャネル領域側の端部とほぼ同じ位置、或いは若干ドレイン電極5の端部よりも後退して配置される。よって、ドレイン電極54のチャネル領域側の端面は、第1の透明導電膜6に覆われない。なお、第1の透明導電膜6は、ドレイン電極54のチャネル領域側以外の端面は覆うように形成されている。なお、本明細書において端面を覆うように形成とは、上層膜を、下層膜の上面と端面とを分け隔てなく覆うように形成することを意味し、例えば、下層膜の端面の凹凸により上層膜が下層膜の端面に充分接触できない状態いわゆるカバレッジ不良の状態も含むものとする。しかし、下層膜を覆うように上層膜を形成した後、上層膜を加工して意図的に下層膜の端面を露出させた状態は含まない。このように、画素電極55の一部を、絶縁膜を介さずに、ドレイン電極54に直接重ねる構成をとることにより、画素電極55とドレイン電極54と電気的に接続するためのコンタクトホールが不要になり、写真製版工程を減らすことができる。また、当該コンタクトホールを配置するエリアを確保する必要がなくなるため、画素50の開口率を高くできるという利点もある。また、画素電極55と同一の配線層である第1の透明導電膜6は、ソース電極53およびソース配線44上のほぼ全面にも直接重ねて形成される。ソース電極53上の第1の透明導電膜6におけるチャネル領域側の端部は、ソース電極53のチャネル領域側の端部とほぼ同じ位置、或いはソース電極53の端部よりも若干後退して配置される。よって、ソース電極53のチャネル領域側の端部は、第1の透明導電膜6には覆われていない。なお、第1の透明導電膜6は、ソース電極53のチャネル領域側以外の端面は覆うように形成されている。ソース電極53上の第1の透明導電膜6と、ドレイン電極54上の第1の透明導電膜6画素電極55とは、離間している。つまり、半導体層3のチャネル領域上には、第1の透明導電膜6は設けられていない。図4に示されるように、ソース配線44は、ソース電極53およびドレイン電極54と同じ第2の導電膜5を用いて形成される。ソース配線44の下のほぼ全面には半導体層3が配設され、ソース配線44と半導体層3との間にはオーミックコンタクト膜4が形成される。またソース配線44、オーミックコンタクト膜4および半導体層3は、画素電極55と同層の第1の透明導電膜6により覆われ、第1の透明導電膜6は、ソース配線44の幅から食み出しており、ソース配線44の端面を覆っている。図4ではソース配線44の一方の端面左側の端面しか図示されないが、もう一方の端面も、ソース配線44の幅から食み出した第1の透明導電膜6によって覆われる。このように画素電極55と同層の第1の透明導電膜6は、第2の導電膜5を用いて形成したソース配線44、ソース電極53およびドレイン電極54上のほぼ全面に形成されている。特に、ソース配線44上の第1の透明導電膜6は、ソース配線44の冗長配線としても機能する。即ち、ソース配線44が断線した場合でも、第1の透明導電膜6がソース配線44に沿って配設されていることにより、電気信号の途絶を防止することが可能になる。図4の如く、画素電極55を含む第1の透明導電膜6の上は、第2の絶縁膜9で覆われる。第2の絶縁膜9上には、第2の透明導電膜7である対向電極56が形成される。第2の絶縁膜9は、TFT51の保護膜として機能すると共に、画素電極55と対向電極56との間の層間絶縁膜としても機能する。第2の絶縁膜9は、窒化シリコンや酸化シリコンなどの絶縁膜、塗布型の塗布により形成される絶縁膜、またはそれらの積層膜により形成される。対向電極56は、第2の絶縁膜9を介して画素電極55に対向配置され、画素電極55との間でフリンジ電界を発生させるためのスリットが設けられている。図3のように、対向電極56のスリットは、ソース配線44とほぼ平行に複数設けられている。言い換えれば、対向電極56は、スリットの存在により櫛歯状となっている。上記したように、FFSモードの液晶表示装置では、画素電極55と対向電極56との間に発生するフリンジ電界によって液晶を駆動する。対向電極56は、第2の絶縁膜9および第1の絶縁膜8を貫通するコンタクトホールCH1を介して、共通電位が供給される共通配線52と電気的に接続されている。また、対向電極56は、ゲート配線43を挟んで隣接する他の画素50の対向電極56に繋がるように一体的に形成されている。つまり、ゲート配線43を挟んで隣接する画素50の対向電極56の間は、それらと同じ配線層第2の透明導電膜7である対向電極連結部57により連結されている。ここでは、対向電極連結部57は、ソース配線44およびTFT51と重複しない領域に、ゲート配線43を跨ぐように形成されている。即ち、第2の透明導電膜7は、ゲート配線43と一部が重なり合うように形成されている。続いて、実施の形態1に係る液晶表示装置のTFTアレイ基板100が備える配線変換部45の構成について、図5~図8を用いて説明する。図5は、配線変換部45の平面図であり、図6は、図5のB1-B2線に沿った断面図、図7は、図5のC1-C2線に沿った断面図、図8は、図5のD1-D2線に沿った断面図である。なお、図5~図8において、図3および図4に示したものと同層を用いて形成された要素には同一符号を付してある。例えば、図5~図8の第1の導電膜2は、ゲート配線43である図4の第1の導電膜2と同層である。同様に、図5~図8の第1の絶縁膜8は、TFT51のゲート絶縁膜として働く図4の第1の絶縁膜8と同層である。また、図5~図8の半導体膜3は、TFT51の活性領域である図4の半導体膜3と同層である。その他のオーミックコンタクト膜4、第2の導電膜5、第1の透明導電膜6、第2の透明導電膜7、第2の絶縁膜9などについても同様である。図5に示すように、配線変換部45は、TFTアレイ基板100の額縁領域42に配設される。表示信号駆動回路46bや外部配線49bに接続する引き出し配線47b1は、ゲート配線43と同層の第1の導電膜2により形成されており、配線変換部45に引き込まれている。また表示領域41からは、第2の導電膜5であるソース配線44の延在部分が配線変換部45まで引き込まれている。図6に示すように、ソース配線44の延在部分において、ソース配線44第2の導電膜5の下面にはオーミックコンタクト膜4および半導体膜3が形成されており、第2の導電膜5の上面には、画素電極55と同層の第1の透明導電膜6が形成されている。これら半導体膜3、オーミックコンタクト膜4、第2の導電膜5および第1の透明導電膜6は、第1の絶縁膜8上に積層されている。また、オーミックコンタクト膜4、第2の導電膜5、第1の透明導電膜6の端部はほぼ同じ位置に配置されており、それらの端部は、半導体膜3の端部よりも内側に配置されている。つまり、オーミックコンタクト膜4、第2の導電膜5、第1の透明導電膜6は、半導体膜3の幅よりも若干狭い幅で形成されている。従って、半導体層3、オーミックコンタクト膜4、第2の導電膜5の端面は、第1の透明導電膜6に覆われていない。ソース配線44の延在部分において、第1の透明導電膜6上には、第2の絶縁膜9が形成される。この第2の絶縁膜9は、半導体膜3、オーミックコンタクト膜4、第2の導電膜5および第1の透明導電膜6の端面を覆うように形成される。続いて、第1の導電膜2である引き出し配線47b1と、第2の導電膜5であるソース配線44の延在部分とを接続させる配線変換部45の構成を説明する。図7及び図8に示されるように、配線変換部45には、引き出し配線47b1としての第1の導電膜2が引き込まれている。第1の導電膜2上には、第1の絶縁膜8が形成されている。また、配線変換部45における第1の絶縁膜8上には、図6に示した構造のソース配線44も引き込まれている。つまり配線変換部45において、第1の絶縁膜8の上には、半導体膜3、オーミックコンタクト膜4、第2の導電膜5、第1の透明導電膜6の積層構造が形成されている。積層構造は、図7のように半導体膜3、オーミックコンタクト膜4および第2の導電膜5の端面が第1の透明導電膜6で覆われる部分と、図8のように半導体膜3、オーミックコンタクト膜4および第2の導電膜5の端面が第1の透明導電膜6で覆われない部分とを有している。図5から分かるように、半導体膜3、オーミックコンタクト膜4および第2の導電膜5の端面が第1の透明導電膜6で覆われない部分は、第1の透明導電膜6のパターンのコーナー部突出する角の部分近傍に配設され、半導体膜3、オーミックコンタクト膜4および第2の導電膜5の端面が第1の透明導電膜6で覆われる部分は、第1の透明導電膜6のパターンのコーナー部以外に配設される。より具体的に説明すると、第1の透明導電膜6のコーナー部近傍では、図8のように、オーミックコンタクト膜4、第2の導電膜5および第1の透明導電膜6の端部は、半導体膜3の端部よりも内側に後退している。言い換えれば、オーミックコンタクト膜4、第2の導電膜5および第1の透明導電膜6のコーナー部近傍は、平面視で半導体膜3に内包されている。また第1の透明導電膜6のコーナー部近傍では、オーミックコンタクト膜4、第2の導電膜5および第1の透明導電膜6の各端部は、ほぼ同じ位置に配置される。よって、半導体膜3、オーミックコンタクト膜4および第2の導電膜5の各端面は第1の透明導電膜6により覆われない。一方、第1の透明導電膜6のコーナー部近傍以外では、図7のように、第1の透明導電膜6の端部は、半導体膜3、オーミックコンタクト膜4および第2の導電膜5の端部はよりも外側に位置している。言い換えれば、半導体膜3、オーミックコンタクト膜4、第2の導電膜5および第1の透明導電膜6のコーナー部近傍以外の端部は、平面視で第1の透明導電膜6に内包されている。また、第1の透明導電膜6のコーナー部近傍以外では、半導体膜3、オーミックコンタクト膜4、第2の導電膜5の各端部は、ほぼ同じ位置に配置される。従って、半導体膜3、オーミックコンタクト膜4および第2の導電膜5の各端面は、第1の透明導電膜6により覆われる。また、配線変換部45においても、第1の透明導電膜6の上層には、第2の絶縁膜9が形成される。図8に示すように、第1の透明導電膜6のコーナー部近傍以外では、第2の絶縁膜9は、半導体膜3、オーミックコンタクト膜4、第2の導電膜5および第1の透明導電膜6の端面を直接覆うように形成される。配線変換部45において、第2の絶縁膜9には、第1の透明導電膜6に達するコンタクトホールCH2が形成される。また、第1の絶縁膜8および第2の絶縁膜9には、第1の導電膜2に達するコンタクトホールCH3が形成される。そして、第2の絶縁膜9上に、対向電極56と同層の第2の透明導電膜7が、コンタクトホールCH2とコンタクトホールCH3とを跨ぐように形成される。第2の透明導電膜7は、コンタクトホールCH2を通して第1の透明導電膜6に接続すると共に、コンタクトホールCH3を通して第1の導電膜2に接続する。この第2の透明導電膜7によって、第1の導電膜2と第1の透明導電膜6とが電気的に接続される。その結果、第1の導電膜2である引き出し配線47b1と、第2の導電膜5であるソース配線44とが電気的に接続されることとなる。このように実施の形態1の配線変換部45は、二層の透明導電膜を用いて構成される。FFSモードのTFTアレイ基板100は、必然的に二層の透明導電膜画素電極55と対向電極56を備えるため、配線変換部45の二層の透明導電膜として、画素電極55と同層の第1の透明導電膜6と、対向電極56と同層の第2の透明導電膜7を用いることにより、製造工程数を増やすことなく、配線変換部45を形成することができる具体的な形成工程は後述する。配線変換部45における第1の透明導電膜6のコーナー部近傍では、第1の透明導電膜6は、半導体膜3、オーミックコンタクト膜4および第2の導電膜5の端面を覆わないように形成される。つまり、半導体膜3、オーミックコンタクト膜4および第2の導電膜5の端部において、第1の透明導電膜6は端部が第1の絶縁膜8と接することなく形成される。通常、透明導電膜上での絶縁膜の膜浮きは、透明導電膜のコーナー部分近傍で発生しやすいが、この構成をとることにより、第2の絶縁膜9を形成した後に第1の透明導電膜6のコーナー部近傍の端部に応力が集中することを回避できる。従って、第2の絶縁膜9の剥がれの発生が抑制され、歩留まりの向上を図ることができる。さらに、配線変換部45における第1の透明導電膜6のコーナー部近傍以外では、第1の透明導電膜6が、半導体膜3、オーミックコンタクト膜4および第2の導電膜5の各端面に接触する。よって、第2の導電膜5が積層膜である場合、第1の透明導電膜6は、その最上層のみならず下層にも接続することができる。従って、積層膜である第2の導電膜5の最上層と第1の透明導電膜6との電気的接続性が悪い場合においても、少なくとも第2の導電膜5の下層の金属膜に第1の透明導電膜6との電気的接続性の良い材料を用いていれば、第2の導電膜5と第1の透明導電膜6との良好な電気的接続性を得ることができる。例えば、二層構造の第2の導電膜5において、上層がAl系の金属膜であり、第1の透明導電膜6がITOである場合でも、第2の導電膜5の下層にITOとの電気的接続性の良い材料を用いることにより、第2の導電膜5と第1の透明導電膜6との良好な電気的接続性を得ることができる。よって、配線材料の選択肢を増やすことが可能となる。続いて、実施の形態1に係る液晶表示装置の製造方法について、図9~図14を用いて説明する。図9~図14は、実施の形態1に係るTFTアレイ基板100の製造工程を示した断面図である。これらの各図においては、左側にTFT51が形成される表示領域41が示され、右側に配線変換部45が形成される額縁領域42が示されている。まず、ガラスなどの透明な絶縁性材料よりなる基板1上の全面に、例えば、スパッタ法や蒸着法などを用いて第1の導電膜2を成膜する。第1の導電膜2の材料としては、例えばCr、Al、Ta、Ti、Mo、W、Ni、Cu、Au、Ag、またはこれらを主成分とする合金膜、あるいはそれらの2以上から成る積層膜を用いることができる。次に、レジストを塗布し、当該レジストをフォトマスク上から露光し、レジストを感光させる。感光させたレジストを現像して、レジストをパターニングし、レジストパターンを形成する。以下では、このレジストパターンを形成するための一連の工程をフォトリソグラフィ工程と呼ぶ。そして、このレジストパターンをマスクとするエッチングにより第1の導電膜2をパターニングし、レジストパターンを除去する。以下では、レジストパターンを用いたパターニングの工程を微細加工工程と呼ぶ。その結果、図9に示すように、表示領域41にはゲート配線43ゲート電極、共通配線52を含む第1の導電膜2のパターンが形成される。具体的には、表示領域41にゲート配線43、共通配線52が形成され、額縁領域42には配線変換部45に引き込まれる引き出し配線47b1が形成される。その後、基板1全面に、第1の導電膜2のパターンを覆うように、例えばプラズマCVD、常圧CVD、減圧CVDなどを用いて、第1の絶縁膜8、半導体層3およびオーミックコンタクト膜4をこの順に成膜する。第1の絶縁膜8としては、窒化シリコン、酸化シリコンなどを用いることができる。第1の絶縁膜8はゲート電極としても機能するため、ピンホールなどの膜欠損発生による短絡を防止する目的で、複数回に分けて成膜することが好ましい。半導体層3としては、非晶質シリコン、多結晶ポリシリコンなどを用いることができる。また、オーミックコンタクト膜4としては、リンPなどの不純物を高濃度に添加したn型非晶質シリコンやn型多結晶シリコンなどを用いることができる。さらに、成膜したオーミックコンタクト膜4の上に、例えばスパッタ法や蒸着法などにより、第2の導電膜5を成膜する。第2の導電膜5は、Cr、Al、Ta、Ti、Mo、W、Ni、Cu、Au、Agやこれらを主成分とする合金膜を用いた積層膜を用いる。その後、フォトリソグラフィ工程および微細加工工程により、第2の導電膜5をパターニングする。これにより、表示領域41には、ソース配線44、ソース電極53およびドレイン電極54のパターンが形成される。但し、この段階では、ソース電極53とドレイン電極54との間は分離されていないつまり、半導体膜3のチャネル領域上に第2の導電膜5が残存している。続いて、パターニングされた第2の導電膜5をマスクとして、もしくは第2の導電膜5のパターニングに使用したレジストパターンをマスクとしてつまり、第2の導電膜5をパターニングに使用したレジストパターンを残した状態で、オーミックコンタクト膜4および半導体層3をエッチングする。それにより、図10に示すように、第2の導電膜5に覆われていない部分のオーミックコンタクト膜4および半導体層3が除去される。その結果、表示領域41では半導体膜3およびオーミックコンタクト膜4がソース配線44と同じ形状にパターニングされる。このように、第2の導電膜5とオーミックコンタクト膜4および半導体層3のパターニングは、1回のフォトリソグラフィ工程で連続して行われる。次に、スパッタ法などにより、ITOなどの透明導電膜を基板1全面に成膜する。本実施の形態では、一般的なITOを非結晶状態で成膜した。そして、フォトリソグラフィ工程によりレジストパターンPR1を形成し、それを用いた微細加工工程により、透明導電膜をパターニングすることによって、図11のように第1の透明導電膜6を形成する。このパターニングには、非結晶状態のITOのエッチングに適当なシュウ酸系などの弱酸のエッチャントによるウエットエッチングを使用することができる。この工程により、表示領域41には、第2の導電膜5上を覆う第1の透明導電膜6と画素電極55が形成される。また図11に示すように、半導体膜3のチャネル領域上の透明導電膜はこのとき除去されるつまり第1の透明導電膜6はソース領域側とドレイン領域側に分離される。なお、画素電極55を含む第1の透明導電膜6の配置及び形状は、この工程により確定する。額縁領域42においても、第2の導電膜5上に第1の透明導電膜6が形成される。但し、第1の透明導電膜6のコーナー部近傍図11では不図示では、第1の透明導電膜6の端部が、半導体膜3、オーミックコンタクト膜4および第2の導電膜5の端部より内側に位置するようにし、第1の透明導電膜6のコーナー部近傍以外では、図11の如く、第1の透明導電膜6の端部を、半導体膜3、オーミックコンタクト膜4および第2の導電膜5の幅より外側に位置するようにする。続いて、上記のレジストパターンPR1をマスクにするエッチングにより、チャネル領域上の第2の導電膜5およびオーミックコンタクト膜4を順次除去する。チャネル領域上の第2の導電膜5がエッチングにより除去されることで、第2の導電膜5がソース電極53とドレイン電極54とに分離される。これにより、図12に示すように、TFT51のチャネル領域となる半導体層3が、ソース電極53とドレイン電極54間に露出し、TFT51の構成が完成する。またこのとき、額縁領域42における第1の透明導電膜6のコーナー部近傍では、第1の透明導電膜6から食み出た部分のオーミックコンタクト膜4および第2の導電膜5が除去されるため、オーミックコンタクト膜4、第2の導電膜5および第1の透明導電膜6の端部がほぼ同じ位置になり、且つ、それらの端部が半導体膜3よりも後退した位置になる。レジストパターンPR1を除去した後、図13に示すように、基板1の全面に第2の絶縁膜9を成膜する。これにより、画素電極55を含む第1の透明導電膜6、並びに半導体膜3のチャネル領域が、第2の絶縁膜9により覆われる。第2の絶縁膜9としては、例えば窒化シリコンや酸化シリコンなどの無機絶縁膜を用いることができ、成膜手法としてはCVD法などを用いることができる。また、第2の絶縁膜9は、窒化シリコン、酸化シリコンなどの無機絶縁膜の上に、更に塗布型の塗布により形成される絶縁膜などを形成した積層膜としてもよい。上で説明したように、本実施の形態では、額縁領域42配線変換部45における第1の透明導電膜6のコーナー部近傍で、第1の透明導電膜6が、半導体膜3、オーミックコンタクト膜4および第2の導電膜5の外周の端面を覆わない構成をとることにより、第2の絶縁膜9を形成した後に第1の透明導電膜6のコーナー部近傍の端部に応力が集中することを抑制し、それによって第2の絶縁膜9の膜浮きが防止される。従って、第2の絶縁膜9の成膜条件については、例えば、第1の透明導電膜6の透過率が向上する成膜条件や、或いは第2の絶縁膜9にコンタクトホールCH2を形成したときに第1の透明導電膜6で良好なコンタクト端面形状を形成できる成膜条件など、膜浮き防止に特化しない条件を採用しても、膜浮きの発生頻度を低減することができる。また、第1の透明導電膜6の形成条件についても、透過率が向上する成膜条件を採用すると第2の絶縁膜9の膜浮き発生を助長することがあるが、上記の構成により膜浮き発生頻度を低減することができる。なお、第1の透明導電膜6の透過率が向上する第2の絶縁膜9の成膜条件としては、成膜時の材料ガス中の酸素含有量の高い成膜条件、より具体的には、酸化シリコン膜を形成する成膜条件、酸素を含む窒化シリコン膜を形成する成膜条件などが挙げられる。一方、第2の絶縁膜9にコンタクトホールCH2を形成したときに第1の透明導電膜6で良好なコンタクト端面形状を形成できる第2の絶縁膜9の成膜条件としては、窒化シリコン膜の成膜時の材料ガス中に窒素含有量の高い成膜条件、より具体的には、成膜時の材料ガス中において、窒素ガス或いはアンモニアガスの分圧比が、シリコンを含むガスシランガス、ジシランガス、TEOSガスなどに対して2以上である成膜条件が挙げられる。更に、ITOなどの第1の透明導電膜6の透過率が向上する成膜条件としては、スパッタ法などによる成膜時に酸素濃度が高い条件を選択することが挙げられる。第2の絶縁膜9および第1の透明導電膜6の成膜条件は、TFTアレイ基板100の用途に応じて使い分ければよい。続いて、フォトリソグラフィ工程および微細加工工程により、第2の絶縁膜9および第1の絶縁膜8に、コンタクトホールCH1~CH3を形成する。これにより、表示領域41においては、共通配線52に達するコンタクトホールCH1が形成される。また、額縁領域42においては、第1の透明導電膜6に達するコンタクトホールCH2、および第1の導電膜2に達するコンタクトホールCH3が形成される。次に、第2の絶縁膜9の上に、ITOなどの透明導電膜をスパッタ法などにより基板1全面に成膜する。そして、フォトリソグラフィ工程および微細加工工程により、この透明導電膜をパターニングして第2の透明導電膜7を形成する。これにより、図14に示すように、表示領域41では、画素電極55に対抗する位置に対向電極56が形成される。また対向電極56は、コンタクトホールCH1を介して共通配線52と接続するように形成される。額縁領域42では、第2の透明導電膜7が、コンタクトホールCH2およびコンタクトホールCH3を介して第1の導電膜2と第1の透明導電膜6とを電気的に接続するように形成される。なお、額縁領域42に配設される外部接続端子48b1は、第1の導電膜2である引き出し配線47b1にコンタクトホールを介して接続する第2の透明導電膜7によって構成されている。この外部接続端子48b1は、配線変換部45と同時に形成される。以上の工程により、実施の形態1のTFTアレイ基板100が完成する。完成したTFTアレイ基板100の上と、別途作製された対向基板60の上にそれぞれ配向膜61を形成し、それら配向膜61にラビングなどの手法で、液晶との接触面に一方向に微小な傷をつける配向処理を施す。そして、TFTアレイ基板100または対向基板60の周縁部にシール材を塗布し、TFTアレイ基板100と対向基板60とを、それぞれの配向膜61が向き合うように所定の間隔で貼り合わせる。その後、真空注入法などにより、TFTアレイ基板100と対向基板60との間に液晶を注入して封止する。そしてTFTアレイ基板100および対向基板60のそれぞれに偏光板65を貼り付け、駆動回路を接続して液晶表示パネルを形成する。その後、液晶表示パネルの背面側となるTFTアレイ基板100の裏面側に、位相差板などの光学フィルム66を介して、バックライトユニット67を配設し、それらを樹脂や金属などよりなるフレーム内に収納することにより、液晶表示装置が完成する。実施の形態1の液晶表示装置においては、透明導電膜のパターン密度が比較的疎な領域である額縁領域42に配設される配線変換部45において、第1の透明導電膜6が、そのコーナー部近傍で第2の導電膜5の端面を覆うことなく形成された構成となっており、それにより、第1の透明導電膜6上を覆う第2の絶縁膜9の膜浮きの発生が抑制される。さらに、配線変換部45では、第1の透明導電膜6のコーナー部近傍以外で、第1の透明導電膜6が、第2の導電膜5の下層の金属膜に接続される。よって、第2の導電膜5の最上層と第1の透明導電膜6との間の電気的接続性が悪い場合でも、第2の導電膜5の下層と第1の透明導電膜6との間の電気的接続性が良ければ、第2の導電膜5と第1の透明導電膜6との良好な電気的接続性を得ることができる。なお、以上の説明では、本発明に係る配線構造を、TFTアレイ基板100の額縁領域42に配置される配線変換部45に適用した例を示したが、額縁領域42における配線例えばソース配線44の延在部分に適用してもよい。額縁領域42における配線の周辺も、表示領域41に比較して透明導電膜のパターン密度が疎な領域であるため、第2の絶縁膜9の膜浮きが発生し易いが、当該配線に本発明の配線構造を適用することにより、第2の絶縁膜9の膜浮きの発生を抑えることができる。例えば、額縁領域42に延設されたソース配線44ソース配線44の延在部分に適用する場合、ソース配線44上の第1の透明導電膜6のコーナー部近傍では、第1の透明導電膜6の端部を第2の導電膜5よりも内側にして、第2の導電膜5の端面が第1の透明導電膜6に覆われないようにし、それ以外の部分では、第1の透明導電膜6の端部を第2の導電膜5よりも外側にして、第2の導電膜5の端面が第1の透明導電膜6に覆われるようにする。この構成により、ソース配線44においても上記の配線変換部45と同様の効果が得られる。つまり、ソース配線44における第2の絶縁膜9の膜浮きを防止できる。さらに、第2の導電膜5の最上層に第1の透明導電膜6との電気的接続性が悪い材料が用いられた場合でも、第2の導電膜5と第1の透明導電膜6との間で良好な電気的接続性を得ることができる。また、本実施の形態のTFTアレイ基板100では、第1の透明導電膜6により形成された平板状の画素電極55の上方に、第2の透明導電膜7により形成された櫛歯状の対向電極56が配置される構成とした。しかし、FFSモードの液晶表示装置においては、画素電極55の形状と対向電極56の形状を上記と逆にしてもよい。すなわち、第1の透明導電膜6により櫛歯状の画素電極55を形成してもよい。但し、この場合には、平板状の対向電極56を、櫛歯状の画素電極55よりも下層に配置する必要があるため、平板状の対向電極56を構成する透明導電膜は、第2の透明導電膜7とは別に形成する必要がある。<実施の形態2>図15~図17は、実施の形態2に係るTFTアレイ基板100の配線変換部45の構成を示す図である。図15は配線変換部45の平面図であり、図16はそのF1-F2線に沿った断面図、図17はそのG1-G2線に沿った断面図である。実施の形態2の配線変換部45は、実施の形態1の構成図5、図7に対し、第2の導電膜5の下方にオーミックコンタクト膜4および半導体層3を配設しないようにしたものである。この構成によれば、実施の形態1と比較して、第2の絶縁膜9上で第2の透明導電膜7が乗り越える段差が小さくなる。そのため、第1の透明導電膜6および第2の透明導電膜7が段差部で断線する確率がより低下し、より信頼性の高い配線変換部を得ることができる。また、実施の形態1と同様に、膜浮きの発生の抑制の効果、並びに、第1の透明導電膜6と第2の導電膜5との間で良好な電気的接続性が得られる効果も得られる。なお、実施の形態2に係る配線変換部45を備えるTFTアレイ基板100の製造方法は、実施の形態1の場合とほぼ同じであるが、オーミックコンタクト膜4および半導体層3のパターニングと第2の導電膜5のパターニングとを、それぞれレジストパターンを用いて行う必要がある。以下、実施の形態2に係るTFTアレイ基板100の製造方法を、図18~図23を用いて説明する。まず、実施の形態1と同様の手法で、基板1上にゲート配線43、共通配線52、引き出し配線47b1を含む第1の導電膜2を形成する図9。その後、半導体膜3、オーミックコンタクト膜4および第2の導電膜5を成膜してパターニングすることで、ソース配線44、ソース電極53およびドレイン電極54などを形成する。このとき、実施の形態1では、半導体膜3、オーミックコンタクト膜4および第2の導電膜5を1回のフォトリソグラフィ工程によりパターニングしたが、実施の形態2では、半導体膜3およびオーミックコンタクト膜4のパターニングと、第2の導電膜5のパターニングとを別々に行う。即ち、まず半導体膜3およびオーミックコンタクト膜4を成膜して1回目のパターニングを行い図18、その後、第2の導電膜5を成膜して2回目のパターニングを行う図19。1回目のパターニングの際、図18のように配線変換部45の形成領域の半導体膜3およびオーミックコンタクト膜4を除去することにより、2回目のパターニングで、図19のように下方に半導体膜3およびオーミックコンタクト膜4を有さない第2の導電膜5のパターンを、配線変換部45の形成領域に形成することができる。その後は、実施の形態1で図11~図14を用いて説明したものと同様の手順で、画素電極55を含む第1の透明導電膜6の形成図20、TFT51のチャネル領域上の第2の導電膜5およびオーミックコンタクト膜4の除去図21、第2の絶縁膜9の成膜図22、コンタクトホールCH1~CH3の形成および対向電極56を含む第2の透明導電膜7の形成図23を順次行う。それにより、図15~図17に示した構造の配線変換部45を有するTFTアレイ基板100が形成される。以上の各実施の形態では、本発明をFFSモードのTFTアレイ基板に適用した例を示した。その理由は、FFSモードのTFTアレイ基板が二層の透明導電膜を備えるため、その製造工程の増加を抑えつつ本発明を適用可能だからである。本発明は、透明導電膜を配線または電極として使用する薄膜電子デバイスに広く適用可能である。TFTアレイ基板を備える液晶表示装置以外の薄膜電子デバイスとしては、例えば、有機EL表示装置などの平面型表示装置フラットパネルディスプレイや、イメージセンサ等の光電変換装置が挙げられる。それらのTFTアレイ基板に設けられる配線や配線変換部においても、金属パターン上に透明導電膜パターンが設けられ、さらに透明導電膜パターン上に絶縁膜が設けられる構造に対し、本発明は適用可能である。なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。"