p型の導電型を有する半導体層に隣接して金属層が設けられた構造を有する半導体素子であって、前記金属層は、前記半導体層に隣接し、Sb、In、Zn及びPdのうち少なくとも一つの金属を含む第一金属層と、該第一金属層に隣接し、少なくともBe及びAuを含む第二金属層と、を有するものであることを特徴とする半導体素子。前記金属層は、前記第二金属層に隣接し、Ti、W、Mo及びNiのうち少なくとも一つの金属を含む高融点金属層を有するものであることを特徴とする請求項1に記載の半導体素子。前記半導体層は、AlxGa1-xyIn1-yPただし、0≦x≦1、0.4≦y≦0.6、GaAszP1-zただし、0≦z≦1及びAlmGa1-mAsただし、0.3≦m≦1のいずれか一つからなるものであることを特徴とする請求項1または請求項2に記載の半導体素子。前記半導体素子は、基板上に、活性層をn型クラッド層及びp型クラッド層で挟んだ構造からなる発光層が形成され、該発光層上に、窓層として前記p型の導電型を有する半導体層が形成され、該窓層上に電極として前記金属層が形成された構造を有する発光素子であって、前記活性層、n型クラッド層及びp型クラッド層が、AlxGa1-xyIn1-yPただし、0≦x≦1、0.4≦y≦0.6からなるものであることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体素子。そのため、例えば特許文献1には、GaPとのオーミック接触のため、AuSb系合金を用いる事が記載されている。AuSb金属層によるコンタクトでは半導体表面に存在する自然酸化膜をSbで溶解することができるため障壁層厚を減じる効果があるが、発明者らの調査によって、AuSb合金を用いてGaAsP層やAlGaAs層とコンタクトをとろうとしても接触抵抗は十分に下がらず、効果は十分ではないことがわかった。また、発明者らが同構造の材料を選択して電極の小型化を図ったところ、電極の直列抵抗は従来用いられていた電極材料より増加してしまい、半導体素子の消費電力は増加してしまった。特許文献2では、AuPd系合金によってオーミックコンタクトを取る方法が示されている。ここで、特許文献2に記載の方法も原理としては特許文献1と同様に酸化膜を溶解して金属と半導体との障壁を下げる効果を狙ったものであるが、発明者らの調査により、その効果は十分ではないことがわかった。また、発明者らが同構造の材料を選択して電極の小型化を図ったところ、電極の直列抵抗は従来用いられていた電極材料より増加してしまい、半導体素子の消費電力は増加してしまった。特許文献3にはPdInによってオーミックコンタクトを取る方法が記載されている。これは、Inを含む材料を半導体と接触させることで半導体材料をナローギャップ化し、Pdを含む材料を半導体と接触させることで酸化膜を溶解し、金属と半導体との障壁を下げようとする設計思想である。ここで、発明者らは種々の熱処理シンター条件を調査したが、PdInのみで従来用いられている材料より直列抵抗を下げる事は困難であることがわかった。一般にp型半導体へ良好なオーミック接触を得るためには、仕事関数が大きな金属材料が必要となる。例えば半導体層の材料がGaPの場合、仕事関数が5.1~5.5と比較的大きい材料であるAuを用いてもオーミック接触を得る事は難しい。Pdの仕事関数も5.2~5.6とAuと同程度であるため、特許文献3の方法においては、Pdの仕事関数の効果というよりはInの半導体材料への混入によるナローギャップ効果が大きいと考えられる。このように、従来技術においては、金属と半導体との接触抵抗を十分に下げ、これによって電極を小型化した場合であっても消費電力の増加が抑制された半導体素子を製造することは極めて困難であった。本発明は、上記問題に鑑みてなされたものであって、電極と半導体層の接触抵抗を下げることで電極を小型化した場合であっても消費電力の増加が抑制された半導体素子を提供することを目的とする。上記目的を達成するために、本発明では、p型の導電型を有する半導体層に隣接して金属層が設けられた構造を有する半導体素子であって、前記金属層は、前記半導体層に隣接し、Sb、In、Zn及びPdのうち少なくとも一つの金属を含む第一金属層と、該第一金属層に隣接し、少なくともBe及びAuを含む第二金属層と、を有するものであることを特徴とする半導体素子を提供する。このようなものであれば、第一金属層に含まれるSb、In、Zn、Pdにより、半導体層と金属層との間に形成される自然酸化膜を溶解させることができる。また第二金属層に含まれるBeが半導体層へと拡散することにより、半導体層表面を高ドープ層とすることができる。そしてこれら二つの効果により、半導体層と金属層との間を流れるトンネル電流を増大させることができ、接触抵抗を下げることができる。さらにこれによって、順方向電圧を上昇させることなく電極が小型化された、発光効率の高い半導体素子とすることができる。またこのとき、前記金属層は、前記第二金属層に隣接し、Ti、W、Mo及びNiのうち少なくとも一つの金属を含む高融点金属層を有するものとすることができる。このようにすれば、高融点金属層に含まれるTi、W、Mo、Niによって、該高融点金属層が半導体層からのGa等の金属の拡散障壁層として作用するため好ましい。またこのとき、前記半導体層は、AlxGa1-xyIn1-yPただし、0≦x≦1、0.4≦y≦0.6、GaAszP1-zただし、0≦z≦1及びAlmGa1-mAsただし、0.3≦m≦1のいずれか一つからなるものとすることができる。このように、一般的な発光素子の窓層の材料として用いられるGaPまたはGaAsに加え、Alの存在により表面に形成される自然酸化膜の厚さも厚く、低い接触抵抗を実現するのが難しい材料であるAlGaAsまたはAlAsや、大きなバンドギャップを有するがゆえに光吸収を起こさないため、オーミックコンタクトを取りづらい材料であるAlGaInP、AlInPまたはGaInPからなる半導体層であっても、本発明の半導体素子の半導体層として適応させることができる。またこのとき、前記半導体素子は、基板上に、活性層をn型クラッド層及びp型クラッド層で挟んだ構造からなる発光層が形成され、該発光層上に、窓層として前記p型の導電型を有する半導体層が形成され、該窓層上に電極として前記金属層が形成された構造を有する発光素子であって、前記活性層、n型クラッド層及びp型クラッド層が、AlxGa1-xyIn1-yPただし、0≦x≦1、0.4≦y≦0.6からなるものとすることができる。このようにすれば、電極面積の小さいより高輝度の半導体素子とすることができるため好ましい。以上説明したように、本発明は、第一金属層により、半導体層と金属層との間に形成される自然酸化膜を溶解させることができ、また第二金属層により、半導体層表面を高ドープとすることができる。そしてこれら二つの効果により、半導体層と金属層との間を流れるトンネル電流を増大させることができ、接触抵抗を下げることができる。さらにこれによって、順方向電圧を上昇させることなく電極を小型化した場合であっても消費電力の増加が抑制された半導体素子とすることができる。前述したように、発光素子の高輝度化を実現するためには、直列抵抗を増大させ過ぎることなく発光素子のパッド電極の面積を小さくすることが有効であり、このためには半導体と電極間の接触抵抗率を小さくする事が必要である。このような事情に鑑み、本発明者らが発光層を有する半導体素子の電極の接触抵抗率を下げる実験を行い鋭意検討した結果、以下の結論に達した。すなわち、半導体素子における、半導体と電極との界面でのショットキー障壁を極力低くし同時に半導体側のバンドを大きく曲げてトンネル効果を最大にすることができる電極設計が有効であることを見出した。また、半導体側のバンドを大きく曲げるためには、従来、エピタキシャル成長条件を制御して半導体表面のドーピング濃度を高めるか、イオンインプランテーションなどの手法でドーピング材料を表面に打ち込むことにより、半導体表面を高ドープにする事が一般的である。本発明では、このような処理が不要で、安価でかつ簡便な方法で製造することができる、低抵抗でかつ電極を小型化した場合であっても消費電力の増加が抑制された半導体素子を提供する。以下に、窓層上に電極として金属層が形成された構造を有する発光素子を例に挙げて本発明の実施形態を図面に基づき詳細に説明するが、本発明はこれのみに限定されるものではない。まず図1に、基板1上に、活性層3をn型クラッド層2及びp型クラッド層4で挟んだ構造からなる発光層6が形成され、該発光層6上に、窓層としてp型半導体層5が形成され、該窓層上に電極として金属層10が形成され、前記基板1の、前記発光層6とは反対側の表面上に裏面オーミック電極層15が形成された構造を有する発光素子20を示す。ここで前記活性層3、n型クラッド層2及びp型クラッド層4が、AlxGa1-xyIn1-yPただし、0≦x≦1、0.4≦y≦0.6からなるものとすれば、製造される発光素子20がより高輝度なものとなるため好ましい。また、裏面オーミック電極層15の材料としては、これに限定されるわけではないが、例えばAuGeNi合金とすることができる。また、前記金属層10は、前記p型半導体層5に隣接し、Sb、In、Zn及びPdのうち少なくとも一つの金属を含む第一金属層11と、該第一金属層11に隣接し、少なくともBe及びAuを含む第二金属層12とを含むものである。この第一金属層11としては、これに限定されるわけではないが、例えばAuSb層、AuZn層、AuIn層、AuPd層、PdIn層等を用いることができる。この第一金属層11に含まれるSb、In、Zn、Pdにより、前記p型半導体層5と金属層10の界面における自然酸化膜が溶解される。また、前記第二金属層12に含まれるBeがp型半導体層5へと拡散することにより、該p型半導体層5の表面が高ドープ層となる。そしてこれら二つの効果により、電圧をかけた際にp型半導体層5と金属層10との間を流れるトンネル電流を増大させることができ、接触抵抗を下げることができる。また、このようにしてBeがp型半導体層5へと拡散することにより、該p型半導体層5の表面が高ドープ層となるため、本発明の半導体素子は、従来のようにエピタキシャル成長条件を制御するか、イオンインプランテーション等の手法を用いて前記p型半導体層5のドーピング濃度を高める必要はなく、安価でかつ簡便な方法で製造できるものである。ここで、前記第一金属層11のSb、In、Zn及びPdのうち少なくとも一つの金属の組成比は、これに限定されるわけではないが、例えば1以上、好ましくは20以上とすることができる。p型半導体層5と金属層10との界面に形成される自然酸化膜の厚さは5~50nm程度であり、上記金属が過剰に存在しても酸化膜除去効果は過剰には起こらない。化合物半導体の自然酸化膜はSi酸化膜と比べて比較的厚く、保管条件や処理条件によって厚さも異なる事から、上記金属の含有量はより多い方が好ましいが、適切な含有量が確保されていれば良いため、上記金属の含有量が少ない蒸着源を用いて第一金属層11を形成するときは膜厚を厚く設定し、上記金属の含有量が多い蒸着源を用いる場合には膜厚を薄く設定しても良い。このとき、前記第二金属層12のBe組成比は、これに限定されるわけではないが、例えば1以上とすることができる。前述したように、前記第二金属層12の作用は、p型半導体層5への高濃度Beドーピングであるため、p型半導体層5の最表面のBe濃度が高くなるように材料選択をすべきである。従って、製造コストや製造される素子への影響を考慮しつつ、できる限り前記第二金属層12のBe含有濃度を高くすることが望ましい。ここで、前記金属層10は、前記第二金属層12に隣接し、Ti、W、Mo及びNiのうち少なくとも一つの金属を含む高融点金属層13を有するものとしても良い。この高融点金属層13に含まれるTi、W、Mo、Niによって、該高融点金属層13はp型半導体層5からのGa等の金属の拡散障壁層として作用する。また、ワイヤーボンディングにより電極を形成する際には、前記金属層10は、Au等からなる緩衝層14を有するものとしても良い。ここで、前記金属層10の厚さとしては、これに限定されるわけではないが、例えば第一金属層11、第二金属層12及び高融点金属層13をそれぞれ200nm~400nmとし、緩衝層14を800~1200nmとすることができる。また、前記金属層10の形成方法としては、これに限定されるわけではないが、例えばスパッタリングや真空蒸着ボート法、電子ビーム法等を用いて形成することができる。ここで、前記p型半導体層5は、AlxGa1-xyIn1-yPただし、0≦x≦1、0.4≦y≦0.6、GaAszP1-zただし、0≦z≦1及びAlmGa1-mAsただし、0.3≦m≦1のいずれか一つからなるものとすることができる。AlGaAsはGaAsPと同様に、発光層から出た光を吸収しない物性を有するが、Alの存在により自然酸化膜の厚さも厚くなり易く、低い接触抵抗を実現するのは難しい材料である。また、AlGaInPもAlGaAsやGaAsPと同様に、発光層から出た光を吸収しない物性を有するが、AlGaAsやGaAsPと大きく異なる点は、AlGaAsやGaAsPは間接遷移型の物性ゆえに発光層から発した光の光吸収を起こさないが、AlGaInPは発光層より発した光よりも大きなバンドギャップを有するがゆえに光吸収を起こさないという特徴を有する点である。従って、バンドギャップが大きいゆえに、従来はサイズの小さい電極ではオーミックコンタクトを取りづらいという特徴がある。しかし本発明においては、前述したようなAlGaAsやGaAsP、AlGaInP等からなるp型半導体層であっても適応させることができ、金属層10とp型半導体層5との接触抵抗が下げられ、電極を小型化した場合であっても消費電力の増加が抑制された発光素子20となる。以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。実施例1図2に示すように、まずn型GaP基板上にAl0.85Ga0.150.45In0.55Pからなるn型クラッド層、Al0.1Ga0.90.45In0.55Pからなる活性層、Al0.85Ga0.150.45In0.55Pからなるp型クラッド層、GaPからなるp型半導体層を有する発光素子ウェーハを準備した。このような発光素子ウェーハを有機洗浄し、該発光素子ウェーハ上に電極として同一チャンバーで連続的に、AuSb層第一金属層、AuBe層第二金属層、Ti層高融点金属層、Au層緩衝層からなる金属層を、ボート法によって形成した。これら各層の厚さはそれぞれ300nm、300nm、300nm、1000nmとした。また、AuSb層のSb組成は20質量とし、AuBe層のBe組成は1質量とした。そして最後にAuGeNi合金からなる裏面オーミック電極層を形成し、ダイシングにより発光素子を完成させた。このようにして製造した100個の発光素子それぞれに対するVf値[V]、出力PO[mW]及び入力電力に対する出力特性PO/W[]を計測し、これらの平均値を示した。この結果を下記表1、表2及び表3に示す。尚、Vf値、PO及びPO/Wは20mA通電時の値として示し、発光素子のサイズは直径210μm、電極のサイズは直径90μmとした。実施例2図3に示すように、第一金属層をAuZn層としたこと以外は、各層の膜厚及び下部発光層構造は実施例1の場合と同様の構造を用いて発光素子を完成させた。尚、Znの含有量は16質量とした。このようにして製造した100個の発光素子それぞれに対するVf値、PO及びPO/Wを実施例1と同様に計測し、これらの平均値を示した。この結果を下記表1、表2及び表3に示す。実施例3図4に示すように、第一金属層をAuIn層としたこと以外は、各層の膜厚及び下部発光層構造は実施例1の場合と同様の構造を用いて発光素子を完成させた。尚、AuIn層を形成する際にAuIn合金を用いず、AuとInを同一蒸着ボート上で溶融させて同時に飛ばす方法を採用した。また溶融前のInの比率は50質量に設定した。このようにして製造した100個の発光素子それぞれに対するVf値、PO及びPO/Wを実施例1と同様に計測し、これらの平均値を示した。この結果を下記表1、表2及び表3に示す。実施例4図5に示すように、第一金属層をAuPd層としたこと以外は、各層の膜厚及び下部発光層構造は実施例1の場合と同様の構造を用いて発光素子を完成させた。尚、AuPd層を形成する際にAuPd合金を用いず、AuとPdを同一蒸着ボート上で溶融させて同時に飛ばす方法を採用した。また溶融前のPdの比率は1質量に設定した。このようにして製造した100個の発光素子それぞれに対するVf値、PO及びPO/Wを実施例1と同様に計測し、これらの平均値を示した。この結果を下記表1、表2及び表3に示す。実施例5図6に示すように、第一金属層をPdIn層としたこと以外は、各層の膜厚及び下部発光層構造は実施例1の場合と同様の構造を用いて発光素子を完成させた。尚、PdIn層を形成する際にPdIn合金を用いず、PdとInを同一蒸着ボート上で溶融させて同時に飛ばす方法を採用した。また溶融前のPdの比率は50質量に設定した。このようにして製造した100個の発光素子それぞれに対するVf値、PO及びPO/Wを実施例1と同様に計測し、これらの平均値を示した。この結果を下記表1、表2及び表3に示す。実施例6図7に示すように、p型半導体層をp型Al0.5Ga0.5As層としたこと以外は、各層の膜厚及び下部発光層構造は実施例1の場合と同様の構造を用いて発光素子を完成させた。このようにして製造した100個の発光素子それぞれに対するVf値、PO及びPO/Wを実施例1と同様に計測し、これらの平均値を示した。この結果を下記表1、表2及び表3に示す。実施例7図8に示すように、p型半導体層をp型Al0.1Ga0.90.45In0.55P層としたこと以外は、各層の膜厚及び下部発光層構造は実施例1の場合と同様の構造を用いて発光素子を完成させた。このようにして製造した100個の発光素子それぞれに対するVf値、PO及びPO/Wを実施例1と同様に計測し、これらの平均値を示した。この結果を下記表1、表2及び表3に示す。比較例1図9に示すように、電極として金属層をAuBe層、Au層、Ti層、Au層からなるものとしたこと以外は、各層の膜厚及び下部発光層構造は実施例1の場合と同様の構造を用いて発光素子を完成させた。このようにして製造した100個の発光素子それぞれに対するVf値、PO及びPO/Wを実施例1と同様に計測し、これらの平均値を示した。この結果を下記表1、表2及び表3に示す。比較例2図10に示すように、電極として金属層をAuBe層、Au層、Ti層、Au層からなるものとしたこと以外は、各層の膜厚及び下部発光層構造は実施例6の場合と同様の構造を用いて発光素子を完成させた。このようにして製造した100個の発光素子それぞれに対するVf値、PO及びPO/Wを実施例1と同様に計測し、これらの平均値を示した。この結果を下記表1、表2及び表3に示す。比較例3図11に示すように、電極として金属層をAuBe層、Au層、Ti層、Au層からなるものとしたこと以外は、各層の膜厚及び下部発光層構造は実施例7の場合と同様の構造を用いて発光素子を完成させた。このようにして製造した100個の発光素子それぞれに対するVf値、PO及びPO/Wを実施例1と同様に計測し、これらの平均値を示した。この結果を下記表1、表2及び表3に示す。比較例1のように、従来電極構造で直径210μmのサイズの素子を作成すると、2.2[V]前後のVf値を示すが、実施例1~5の結果より、本発明の構造に変更すると5程度Vf値が減少している事がわかる。比較例1においては、本発明の第一金属層に当たる層が形成されていないため、p型半導体層表面への高ドーピング効果しか示さず、2.2[V]程度までしかVf値を下げる事が出来ない。また、これによって表面のバンドを曲げることでトンネル電流を増大し、p型半導体層と電極との界面における接触抵抗をある程度下げる事は出来るが、p型半導体層と電極との界面に形成される自然酸化膜を除去する事は出来ていない。p型半導体層表面の高ドーピング効果によって半導体のバンドを曲げてトンネル電流を増大させても、自然酸化膜の存在によって電極である金属層との距離が開いて、トンネル電流が減少したものと考えられる。本発明は、p型半導体層表面が高ドープであることに加え、トンネル電流を減少させる要素である自然酸化膜を効果的に極薄膜化する事が出来ているため、自然酸化膜が存在しない状態と同等の状態でトンネル電流が流れ、半導体層と金属層の直列抵抗は低くなっている。このため、順方向電圧を上昇させることなく電極を小型化した場合であっても消費電力の増加が抑制された半導体素子となる。尚、自然酸化膜の厚さは、原理的にゼロ以下にすることはできないので、実施例1~5で同等の効果、Vf値を示している。また、比較例2の電極構造ではVf値が2.36[V]であるのに対して、実施例6の電極構造では2.14[V]までVf値が減少している事がわかる。また比較例3の電極構造では3.68[V]であるのに対して、実施例7の電極構造では2.31[V]までVf値が減少している事がわかる。これらの結果より、Alの存在により表面に形成される自然酸化膜の厚さも厚く、低い接触抵抗を実現するのが難しい材料であるAlGaAsまたはAlAsや、大きなバンドギャップを有するがゆえに光吸収を起こさないため、オーミックコンタクトを取りづらい材料であるAlGaInP、AlInPまたはGaInPからなる半導体層であっても、本発明ではVf値を下げることができることがわかる。尚、実施例7のVf値が実施例1~6のVf値に比べて高くなっているのは、バンドギャップが大きいためであると推定される。また、電極被覆率が実施例1-7、比較例1-3で同一設計であるため、表2に示されるように、POに微妙な上昇傾向はあるものの、顕著な違いはない。しかし、VFが低下すればPOが同程度であってもPO/Wは上昇するため、表3に示されるように、本発明電極を用いることで、1~8のPO/W上昇が実現していることがわかる。すなわち、本発明の金属層を有する半導体素子であれば、従来の半導体素子と同等の輝度を有しながらも消費電力の増加を抑制できることがわかる。なお、低電流源での駆動回路で使用するLEDにおいては、PO/Wの傾向は保持されるため、電極面積を小さくすることで、POの上昇を図るLED設計ができることはいうまでもない。なお、本発明は上述した実施の形態に限定されるものではない。上述の実施の形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様の効果を奏するものはいかなるものであっても、本発明の技術的範囲に包含されることは無論である。