多相スイッチングレギュレータが、入力電圧を出力電圧に変換するための複数のパルス制御信号のうちの対応する1つにより制御される複数のスイッチング位相ネットワークの各々のインダクタンスを通る複数の位相電流のうちの対応する1つを各々生成するための複数のスイッチングネットワークを含み、前記多相スイッチングレギュレータが、複数の電流制御値に基づいて前記複数のパルス制御信号および少なくとも1つのトリガ値を生成する、電流モード多相スイッチングレギュレータのための位相電流分担ネットワークであって、複数の位相電流のうちの対応する1つに基づいて複数の位相電流値のうちの対応する1つを提供するために各々構成される複数の変換ネットワークと、前記複数の位相電流値に基づいて平均位相電流値を生成し、前記複数のスイッチングネットワークを制御するために用いられる複数の電流制御値を供給するために前記複数の位相電流値の各々から前記平均位相電流値を減算する、位相電流合成ネットワークと、を含む位相電流分担ネットワーク。前記複数の変換ネットワークの各々は、複数の比例値の対応する1つにより複数のリップルノードの対応する1つのリップル電圧を修正する合成リップルネットワークを含み、前記複数の比例値の各々は、前記複数のスイッチング位相ネットワークのうちの対応する1つのインダクタンスを通る位相電流に比例する、請求項1に記載の位相電流分担ネットワーク。前記合成リップルネットワークは、基準ノードと、前記複数のリップルノードのうちの対応する1つとの間に接続されるリップルキャパシタと、前記対応するリップルノードから前記出力電圧に比例する電流を引き込む電流シンクと、前記複数のパルス制御信号のうちの対応する1つがアクティブであるときに、前記対応するリップルノードに前記入力電圧に比例する電流を供給する電流ソースと、を含む、請求項2に記載の位相電流分担ネットワーク。前記位相電流合成ネットワークは、複数のトランスコンダクタンスネットワークを含み、前記複数のトランスコンダクタンスネットワークの各々は、複数のトランスコンダクタンスアンプを含み、前記複数のトランスコンダクタンスアンプの各々は、複数の比例位相電流のうちの1つを前記複数のリップルノードのうちの対応する1つに供給し、前記複数の比例位相電流の各々は、基準電圧と、前記複数のリップルノードのうちの対応する1つのリップル電圧との差に比例する、請求項2に記載の位相電流分担ネットワーク。前記のトランスコンダクタンスアンプの各々は、前記複数のトランスコンダクタンスアンプがあわせて前記平均位相電流値を生成するように、前記複数のスイッチング位相ネットワークの数に基づく利得を有する、請求項4に記載の位相電流分担ネットワーク。前記複数の変換ネットワークは、各々前記複数のスイッチング位相ネットワークのうちの対応する1つのインダクタンスに接続する複数の電流センサを含む、請求項1に記載の位相電流分担ネットワーク。前記位相電流合成ネットワークは、位相電流合計値を供給するために前記複数の位相電流値を加えあわせるための第1の加算器と、前記平均位相電流値を決定するために前記多相スイッチングレギュレータの位相の数で前記位相電流合計値を割る、Nによる除算モジュールと、各々前記平均位相電流値を前記複数の位相電流値のうちの対応する1つから減算するための複数の第2の加算器と、を含む、請求項1に記載の位相電流分担ネットワーク。前記位相電流合成ネットワークは、前記平均位相電流値をフィルタにかけるローパスフィルタをさらに含む、請求項7に記載の位相電流分担ネットワーク。複数のパルス制御信号のうちの対応する1つにより制御される通りにインダクタを通る複数の位相電流のうちの対応する1つを生成するために駆動しているスイッチングネットワークと、少なくとも1つのトリガ値および複数の分担された位相電流値のうちの対応する1つに基づいて、前記複数のパルス制御信号のうちの対応する1つを供給する制御ネットワークとを、それぞれの位相ネットワークが含む、入力電圧を出力電圧に変換するための複数の位相ネットワークと、前記出力電圧のエラーに基づいてエラー値を供給するエラーネットワークと、前記エラー値に基づいて前記少なくとも1つのトリガ値を供給する制御ネットワークと、前記複数の位相電流のうちの対応する1つに基づいて複数の位相電流値のうちの対応する1つを供給するために各々構成される複数の変換ネットワークと、前記複数の位相電流値に基づいて平均位相電流値を生成し、前記複数の分担された位相電流値を決定するための前記複数の位相電流値の各々から前記平均位相電流値を減算する位相電流合成ネットワークとを含む位相電流分担ネットワークと、を含む、電流モード多相スイッチングレギュレータ。前記複数の変換ネットワークの各々は、複数の比例値のうちの対応する1つにより複数のリップルノードのうちの対応する1つのリップル電圧を調節する合成リップルネットワークを含み、前記複数の比例値の各々は、前記複数の位相ネットワークのうちの対応する1つのインダクタを通る位相電流に比例する、請求項9に記載の電流モード多相スイッチングレギュレータ。前記合成リップルネットワークネットワークは、基準ノードと、前記複数のリップルノードのうちの対応する1つとの間に接続されるリップルキャパシタと、前記対応するリップルノードから前記出力電圧に比例する電流を引き込む電流シンクと、前記複数のパルス制御信号のうちの対応する1つがアクティブであるときに、前記対応するリップルノードに前記入力電圧に比例する電流を供給する電流ソースと、を含む、請求項10に記載の電流モード多相スイッチングレギュレータ。前記位相電流合成ネットワークは、複数のトランスコンダクタンスネットワークを含み、前記複数のトランスコンダクタンスネットワークの各々は、複数のトランスコンダクタンスアンプを含み、前記複数のトランスコンダクタンスアンプの各々は、複数の比例位相電流のうちの1つを前記複数のリップルノードのうちの対応する1つに供給し、前記複数の比例位相電流の各々は、基準電圧と、前記複数のリップルノードのうちの対応する1つのリップル電圧との差に比例する、請求項10に記載の電流モード多相スイッチングレギュレータ。多相スイッチングレギュレータが、入力電圧を出力電圧に変換するための複数のパルス制御信号のうちの対応する1つにより制御される複数のスイッチング位相ネットワークの各々のインダクタンスを通る複数の位相電流のうちの対応する1つを各々駆動させるための複数のスイッチングネットワークを含み、前記多相スイッチングレギュレータが、複数の電流制御値に基づいて前記複数のパルス制御信号および少なくとも1つのトリガ値を生成する、電流モード多相スイッチングレギュレータの位相間の電流分担の方法であって、前記複数の位相電流のうちの対応する1つに各々基づいて複数の位相電流値を供給するステップと、前記複数の位相電流値に基づいて平均位相電流値を生成するステップと、前記複数のスイッチングネットワークを制御するために用いられる前記複数の電流制御値を供給するために、前記平均位相電流値を前記複数の位相電流値の各々から減算するステップと、を含む方法。前記複数の位相電流値を供給するステップは、前記入力電圧、前記出力電圧、および前記複数のパルス制御信号に基づいて複数のリップルノードの複数のリップル電圧を生成するステップを含み、前記平均位相電流値を生成するステップ、および前記平均位相電流値を複数の位相電流値の各々から減算するステップは、基準電圧と前記複数のリップル電圧のうちの対応する1つとの差の変換に各々基づく複数の比例電流信号の生成、および前記複数のリップルノードの各々への前記複数の比例電流信号の加算、を含む、請求項13に記載の方法。前記複数の位相電流値を供給するステップは、各位相の各インダクタを通る位相電流の測定および複数の電圧のうちの対応する1つへの変換を含み、前記平均位相電流値を生成するステップは、電圧合計を供給するために前記複数の電圧を加え合わせること、および平均電圧を供給するために前記電圧合計を位相の数で割ることを含む、請求項13に記載の方法。前記平均電圧をローパスフィルタリングするステップをさらに含む、請求項15に記載の方法。以下の記載は、特定のアプリケーションおよびその要件の範囲内で規定される本発明を当業者が製造および使用することを可能にするために示される。しかしながら、好ましい実施例への様々な変形実施例は、当業者にとって明らかであろう。そして、ここに定義される一般的な原則は他の実施例に適用される場合がある。従って、本発明は、ここに表示および記載される特定の実施の形態に限定されることを意図するものではなく、ここで開示される原則および新しい特徴に一致する最も広い範囲と合致することを意図するものである。図1は、合成リップルレギュレーションを用いる従来の多相multiplephaseまたはmultiphaseスイッチングレギュレータ100の概略図である。スイッチングレギュレータ100は2つの位相ネットワークを含んで示されるが、任意の適当な数の位相が含まれる場合があることは無論である。出力ノード101は、第1のレジスタR1を通してエラーアンプ103の反転入力にフィードバックされる出力電圧VOUTを発生させる。電圧VDACは、補償ノード105で補償電圧VCOMPを発生させる出力を有するエラーアンプ103の非反転入力に、第2のレジスタR1を通して供給される。VDACは、VOUTのための目標電圧レベルを指示する電圧レベルを有する。第1および第2のレジスタR1は、実質的に同じ抵抗値を有する。第1のレジスタR2は、エラーアンプ103の反転入力と出力の間に接続される。基準電圧VREFは、他端がエラーアンプ103の非反転入力に接続される第2のレジスタR2の一端に供給される。第1および第2のレジスタR2は、実質的に同じ抵抗値を有する。第1の電流ソース107は、正のウィンドウ電圧VWを発生させる正のウィンドウノード109にある第1のウィンドウレジスタRWの一端に、ウィンドウ電流IWを供給する。第1のウィンドウレジスタRWの他端はノード105に接続される。ノード105は、さらに第2のウィンドウレジスタRWの一端に接続される。第2のウィンドウレジスタRWの他端は負のウィンドウ電圧VW-を発生させる負のウィンドウノード111に接続される。電流シンク113は、ノード111からウィンドウ電流IWを引き込む。実質的に同じ量の安定したウィンドウ電圧設定によりウィンドウ電圧VWおよびVW-が補償ノード105で相殺されるように、第1および第2のウィンドウレジスタRWは各々実質的に同じ抵抗を有する。補償ノード105は、一対のコンパレータ115および117の各々の非反転入力に接続される。コンパレータ115の反転入力はリップル電圧VR2を受け、コンパレータ117の反転入力はもう一つのリップル電圧VR1を受ける。コンパレータ115の出力はエッジ検出モジュール119の入力に接続され、コンパレータ117の出力はもう一つのエッジ検出モジュール121の入力に接続される。エッジ検出モジュール119の出力はセットリセットフリップフロップSRFF123のセット入力に供給され、エッジ検出モジュール121の出力はもう一つのSRFF125のセット入力に供給される。SRFF123は第1のパルス幅変調PWM信号PWM1を供給するQ出力を有し、SRFF125は第2のPWM信号PWM2を供給するQ出力を有する。PWM1は第1のスイッチドライバモジュール127の入力に供給され、PWM2は第2のスイッチドライバモジュール129の入力に供給される。第1のスイッチドライバモジュール127は電子スイッチQ1およびQ2を含む第1のスイッチネットワークを制御し、第2のスイッチドライバモジュール129は電子スイッチQ3およびQ4を含む第2のスイッチネットワークを制御する。1つの実施例においては、電子スイッチQ1~Q4は各々のN型電界効果トランジスタFET装置例えば、金属酸化物半導体FETまたはMOSFETであるが、他のN型またはP型の装置などのような、他のタイプの切換装置も考慮される。ドライバモジュール127および129は、スイッチタイプに従って構成される。1つの実施例においては、Q1およびQ3のドレインは入力電圧VINに接続され、Q2およびQ4のソースは接地GNDのような基準ノードに接続され、Q1のソースおよびQ2のドレインは第1の位相ネットワークの第1の位相ノード131に接続され、そして、Q3のソースとQ4のドレインは第2の位相ネットワークの第2の位相ノード133に接続される。Q1およびQ2のゲートは第1のスイッチドライバモジュール127に接続され、Q3およびQ4のゲートは第2のスイッチドライバモジュール129に接続される。第1のインダクタL1は第1の位相ノード131と出力ノード101との間に接続され、第2のインダクタL2は第2の位相ノード133と出力ノード101との間に接続される。フィルタキャパシタCは、出力ノード101とGNDの間に接続される。VREFは、第1のリップルレジスタRRの一端、および第2のリップルレジスタRRの一端に供給される。第1および第2のリップルレジスタRRは、実質的に同じ抵抗値を有する。第1のリップルレジスタRRの他端は第1のリップル電圧VR1を発生させる第1のリップルノード135に接続され、第2のリップルレジスタRRの他端は第2のリップル電圧VR2を発生させる第2のリップルノード137に接続される。第1のリップルキャパシタCRは第1のリップルノード135とGNDとの間に接続され、第2のリップルキャパシタCRは第2のリップルノード137とGNDとの間に接続される。第1および第2のリップルキャパシタCRは、ほぼ同じキャパシタンスを有する。第1の電流ソース139は、第1のスイッチSW1の第1の切替端子に電流gm1VINを供給するドット記号は掛け算を意味する。第1のスイッチSW1は、第1のリップルノード135に接続される第2の切替端子を有する。gm1という用語は、入力電圧VINに比例する電流を発生させるために入力電圧VINを乗じられる相互コンダクタンス利得である。第2の電流ソース141は、第2のスイッチSW2の第1の切替端子に実質的に同じ電流gm1VINを供給する。第2のスイッチSW2は、第2のリップルノード137に接続される第2の切替端子を有する。PWM1はスイッチSW1を制御し、PWM2はスイッチSW2を制御する。いずれの場合も、それぞれのスイッチは、対応するPWM信号がハイのときに閉じられ、PWM信号がローときに開かれる。第1の電流シンク143は第1のリップルノード135からGNDまで電流gm1VOUTを引き込み、第2の電流シンク145は第2のリップルノード137からGNDまで実質的に同じ電流gm1VOUTを引き込む。相互コンダクタンス利得gm1は、出力電圧VOUTに比例する電流を発生させするために、出力電圧VOUTを乗じられる。第1のリップルノード135は、第1のコンパレータ147の非反転入力に接続される。第1のコンパレータ147は、正のウィンドウ電圧VWを受ける反転入力を有する。第1のコンパレータ147の出力は、SRFF123のリセットRに第1のリセット信号R1を供給する。第2のリップルノード137は、第2のコンパレータ149の非反転入力に接続される。第2のコンパレータ149は、正のウィンドウ電圧VWを受ける反転入力を有する。第2のコンパレータ149の出力は、SRFF125のリセットに第2のリセット信号R2を供給する。スイッチングレギュレータ100の動作中は、PWM1およびPWM2信号は、それぞれ第1および第2の位相のスイッチング動作を制御するために、ハイとローを各々切り換える。SRFF123がPWM1をハイにアサートするとき、スイッチドライバ回路127は、VINが第1の位相ノード131に有効に接続されるように、スイッチQ1をオンにして、スイッチQ2をオフにする。PWM1がローであるとき、スイッチドライバモジュール127は、第1の位相ノード131がGNDに有効に接続されるように、スイッチQ1をオフにして、スイッチQ2をオンにする。PWM1が多重のスイッチング周期でハイとローを切り替えるのに伴い、スイッチドライバモジュール127とスイッチQ1とQ2は、第1の位相ネットワークで、第1の出力インダクタL1を通して入力電圧VINを出力電圧VOUTに変換するためにVINとGNDとの間の位相ノード131の結合を切り替える。SRFF125、スイッチドライバモジュール129、スイッチQ3およびQ4、および出力インダクタL2は、第2の位相ネットワークで実質的に類似した方式で動く。2つの位相ネットワークは、負荷図示せずの駆動のための出力ノード101への電流負荷を等しく分担するため、交互にアクティブ化する。スイッチングレギュレータ100は入力電圧VINが出力電圧より大きいバックレギュレータとして動作するが、VOUTがVINより大きいブーストレギュレータも考えられる。電流シンク143と145は、第1および第2のリップルキャパシタCRからそれぞれ電荷を引き込んでいるリップルノード135と137から、各々実質的に一定の電流gm1VOUTをそれぞれ引き込む。VR1がVREFより大きいとき、追加電流はノード135から第1のリップルレジスタRRを通って流れ、VR1がVREFより低くなるとき、更なる電荷電流はVREFから第1のリップルレジスタRRを通って流れる。PWM1がハイであるとき、第1の位相ネットワークは出力ノード101に電流を駆動する。また、PWM1がハイであるとき、第1のリップルキャパシタCRを帯電させるために電流ソース139からの電流gm1VINがノード135へと流れるように、スイッチSW1は閉じられる。スイッチSW1が閉じられている間、VR1は、VWのレベルに達するまで比較的速く増加する。VR1がVWより高くなるとき、コンパレータ147はSRFF123をリセットするためにR1をハイにし、SRFF123はPWM1をローにする。PWM1がローになるとき、リップル電圧VR1が比較的一定の速度で低下し始めるように、スイッチSW1は開かれる。電圧VR1がVCOMPのレベルに低下するとき、コンパレータ117はエッジ検出回路121への出力をハイにアサートし、エッジ検出回路121はSRFF125のセット入力をハイまたは正のパルスにアサートすることを誘発する。そのセット入力上のパルスに応じて、SRFF125はPWM2をハイにする。PWM2がハイであるとき、第2の位相ネットワークは出力ノード101に電流を駆動する。また、PWM2がハイであるとき、第2のリップルキャパシタCRを帯電させるために電流ソース141からの電流gm1VINがノード137へと流れるように、スイッチSW2は閉じられる。SW2が閉じられている間VR2が増加するように、第2の位相は第1の位相と同じ実質的に方式で動く。SW2がVWのレベルを超えるとき、コンパレータ149はSRFF125をリセットするためにR2をハイにし、SRFF125はPWM2をローに下げる。リップル電圧VR2は、VCOMPより低くなるまで、比較的一定の速度で低下し、そして、コンパレータ115はその出力をハイにアサートし、それによってPWM1をハイに再びアサートリアサートするために検出モジュール119がSRFF123のセット入力をハイにする。第1および第2の位相ネットワークが交互にアクティブ化して出力ノード101に電流を駆動するために、このように動作が繰り返される。スイッチングレギュレータ100は、交互に出力を駆動するただ2つの位相ネットワークを備えるものとして示される。前述のとおり、更なる位相ネットワークが含まれる場合がある。更なる位相ネットワークについて、各々の位相ネットワークは、次の位相回路から最後の位相回路までのアクティブ化を誘発する。最後の位相回路は、ラウンドロビン方式で第1の位相ネットワークのアクティブ化を誘発する。したがって、第1の位相ネットワークは第2の位相ネットワークのアクティブ化を誘発する。第2の位相ネットワークは、次のまたは最後の位相ネットワークなどのアクティブ化を誘発する。最後の位相ネットワークは、位相ネットワーク間の安定した構成のため、ラウンドロビン方式で第1の位相ネットワークのアクティブ化を誘発する。スイッチングレギュレータ100は、ループ補償に基づく構成と比較して非常に大きな速度の原因となる、ループ補償が実質的に減少または除去された安定した構成を有する。しかしながら、速度の増加は、位相ネットワーク間の自然の位相電流の分担の、相応の減少または最小化に結びつく。これは、増加した過渡速度および減少したモジュレータ出力インピーダンスを達成するためのリップルレジスタRRの抵抗値の減少による。特に、RRの抵抗値は、モジュレータの出力インピーダンスを減らし、かつ過渡応答を増やすために減らされる。そして、それによって合成電流波形がインダクタ電流から分かれる。さらに以下記述されるように、合成電流波形は、対応するリップルキャパシタに渡って発生するリップル電圧である。リップルキャパシタは、対応する出力インダクタを通してリップル電流を複製replicateしようとし、対応するPWM信号のスイッチングを制御するために用いられる。この合成的に発生した電流の分岐は、特に過渡現象の間に、位相ネットワーク間の出力電流のかなりの差を生じさせる。したがって、リップル抵抗値RRの減少が原因で、交流電流AC情報がそのインダクタ電流への比例proportionalityの一部を失う。この不整合mismatchは、大きな負荷変動等の過渡状態の間、特に顕著である。したがって、スイッチングレギュレータ100は、通常の合成リップルレギュレータと比較して、固有の高周波数電流バランスを失う。分担電流がアンバランスであるということは、一つ以上の位相ネットワークが残りの位相ネットワークよりも負荷電流にかなり大きく寄与することを意味する。そして、それは、多重位相間の電流分担の目的および利点を効果的に無効にする。様々な方法が、多重位相回路間の高周波数電流バランスを回復するために試みられた。1つのアプローチは、非常に帯域幅が大きい電流バランスループを実現することである。このアプローチの問題は、非常に帯域幅が大きい電流バランスループを安定させるのが非常に難しいということである。もう一つのアプローチは、電流のバランスをとるために、位相点弧phasefiringのための開ループアルゴリズムを用いることである。アルゴリズムを実現するのが難しく、十分に順応性がない場合があるため、このアプローチの1つの問題は、ポテンシャル範囲問題potentialcoverageissuesである。このようなアルゴリズムは、ケースバイケースで、位相総数phasecountおよび/または他のシステムパラメータに基づく同調を必要とする場合がある。合成リップルレギュレーションは、他の手段による直接測定または間接測定によらずに、出力インダクタ例えば、L1またはL2を通るリップル電流を示すリップル電圧を合成的に生成する方法である。当業者によって理解されるように、電圧駆動インダクタを通る電流波形は、電流駆動キャパシタを渡る電圧波形と類似している。したがって、出力インダクタを渡った電圧に比例する電流でリップルキャパシタ例えば、CRを駆動することは、望ましい波形を提供する。例えば、出力インダクタL1の一端に印加される位相ノード131の電圧は、一般に、Q1がオン、Q2がオフであるときPWM1がハイであるときに入力電圧VINであり、Q2がオン、Q1がオフのときにゼロGNDである。電流ソース139は、VIN比例電流gm1VINを生成する。電流gm1VINは、PWM1がスイッチSW1を閉じるハイであるとき、キャパシタCRに印加される。PWM1がスイッチSW1を開くローであるとき、この電流はキャパシタCRから除去され、したがって0ボルトを装う。L1の他端の出力ノード101の電圧は、VOUTである。電流シンク143は、VOUT比例電流gm1VOUTを生成する。電流gm1VOUTは、キャパシタCRに連続的に印加される。このように、リップルキャパシタCRは、出力インダクタL1に渡って印加される電圧と比例している集合的な電流で駆動され、そのため、リップル電圧VR1は望ましいリップル波形を生成する。したがって、リップル電圧VR1は出力インダクタL1を通る波形リップル電流を有効に複製し、VR1は第1の位相を制御するPWM1信号の切り換えを制御するために用いられる。リップル電圧VR2は、第2の位相のPWM2信号の切り換えを制御するために、同様の方法で生成される。もし更なる位相ネットワークが提供されるならば、合成リップルレギュレーションのための同様の方法で制御される。図2は、2つの位相間の位相電流分担を伴う合成リップルレギュレーションを用いる、一実施例に係る多相スイッチングレギュレータ200の概略図である。スイッチングレギュレータ200は、いくつかの多相スイッチングレギュレータ100と類似した特徴を有し、類似した装置または構成要素は同一の参照数字をもつ。スイッチングレギュレータ200の動作はスイッチングレギュレータ100のそれと類似しているが、ここにさらに記述されるように、スイッチングレギュレータ200は位相ネットワーク間の改善された電流分担を含む。スイッチングレギュレータ200も2つの位相ネットワークを有して示されるが、任意の適当な数の位相ネットワークすなわち、2つより多いが含まれる場合があることは無論である。第1の位相ネットワークの第1のリップルレジスタRRは、トランスコンダクタンスアンプ201に置き換えられる。トランスコンダクタンスアンプ201は、VREFを受ける非反転入力、第1の位相リップル電圧VR1を受ける反転入力、および第1のリップルノード135に接続される出力を有する。当業者によって理解されるように、トランスコンダクタンスアンプは入力電圧を出力電流に変換する。トランスコンダクタンスアンプ201は、gm2の相互コンダクタンス利得を有し、出力電流I1を供給するためにgm2で入力電圧VREFとVR1との差を増幅する。出力電流I1は、第1のリップルノード135に印加される。このように、電流I1は、式I1=gm2VREF-VR1に従って生成され、第1のリップルノード135に印加される。トランスコンダクタンスアンプ201の出力インピーダンスは、基本的に一定である。一実施例においては、利得gm2は、置き換えられたリップルレジスタRRの値に整合するように調整される。このように、トランスコンダクタンスアンプ201は、第1の位相ネットワークの電圧VREFとVR1の間に接続される第1のリップルレジスタRRの機能を有効に模する。実質的に同じ相互コンダクタンス利得gm2をもつもう一つのトランスコンダクタンスアンプ203は、第2のリップルノード137に接続される出力を有することを除いて、トランスコンダクタンスアンプ201と実質的に同様に提供および構成される。特に、トランスコンダクタンスアンプ203は、VREFを受ける非反転入力、第1の位相リップル電圧VR1を受ける反転入力、および第2のリップルノード137に接続される出力を有する。このように、第1および第2の位相ネットワーク間の電流分担の目的のため、トランスコンダクタンスアンプ203の出力は、第2のリップルノード137に印加される実質的に同じ電流I1を生成する。同様の方式で、もう一つのトランスコンダクタンスアンプ205は、VREFを受ける非反転入力、第2の位相リップル電圧VR2を受ける反転入力、および第2のリップルノード137に接続される出力を有して提供される。トランスコンダクタンスアンプ205も実質的に同じ相互コンダクタンス利得gm2を有し、第2のリップルノード137に印加される出力電流I2を供給するために、gm2で入力電圧VREFとVR2との差を増幅する。このように、電流I2は、式I2=gm2VREF-VR2に従って生成され、第2のリップルノード137に印加される。前述のように、一実施例においては、利得gm2は置き換えられたリップルレジスタRRの値に整合するように調整される。そのため、トランスコンダクタンスアンプ205は、第2の位相ネットワークの電圧VREFとVR2の間に接続される第2のリップルレジスタRRの機能を有効に模する。さらに、実質的に同じ相互コンダクタンス利得gm2をもつさらにもう一つのトランスコンダクタンスアンプ207は、第1のリップルノード135に接続される出力を有することを除いて、トランスコンダクタンスアンプ205と実質的に同様に提供および構成される。特に、トランスコンダクタンスアンプ207はVREFを受ける非反転入力、第2の位相リップル電圧VR2を受ける反転入力、および第1のリップルノード135に接続される出力を有する。このように、第1および第2の位相ネットワーク間の電流分担の目的のため、トランスコンダクタンスアンプ207の出力は、第1のリップルノード135に印加される実質的に同じ電流I2を生成する。図3は、過渡現象の間の、多相スイッチングレギュレータ100および200の両方のそれぞれのインダクタL1およびL2のそれぞれのインダクタ電流IL1およびIL2を示すタイミング図である。301で示される上側の曲線のペアは、時刻t1の過渡現象の前後における、多相スイッチングレギュレータ100のインダクタ電流IL1とIL2を示す。303に示されるように、インダクタ電流IL1とIL2は、時刻t1の前では、かなり接近して互いに追従する。しかし、305に示されるように、時刻t1の過渡現象の後では、インダクタ電流IL1とIL2は互いに大きく分かれる。このように、スイッチングレギュレータ100の第1の位相ネットワークは、過渡現象に応じて著しく多くの電流を供給する。一方、307で示される下側の曲線のペアは、時刻t1の過渡現象の前後における、多相スイッチングレギュレータ200のインダクタ電流IL1とIL2を示す。309に示されるように、インダクタ電流IL1とIL2は、時刻t1の前では、かなり接近して互いに追従する。311に示されるように、インダクタ電流IL1とIL2は、時刻t1の過渡現象の後もなお、かなり接近して互いに追従する。このように、スイッチングレギュレータ200の両方の位相ネットワークは、定常状態動作の間、および過渡事象に応じて、電流負荷を分担する。図4は、定常状態動作の間の、多相スイッチングレギュレータ100および200の両方のそれぞれのインダクタL1およびL2のそれぞれのインダクタ電流IL1およびIL2を示すタイミング図である。401に示される上側の曲線のペアは多相スイッチングレギュレータ100のインダクタ電流IL1とIL2を示し、403に示される下側の曲線のペアは多相スイッチングレギュレータ200のインダクタ電流IL1とIL2を示す。定常状態の間、電流分担は両方のレギュレータ100および200で共有される。電流分担はスイッチングレギュレータ100および200の両方で均衡および均整がとれているように見えるが、図3に示されるように、電流分担は、スイッチングレギュレータ200で長い間、特に過渡事象の後の長い間、より著しく均衡および均整がとれている。図5は、任意の数N個の位相間の位相電流分担を伴う合成リップルレギュレーションを用いる、一実施例に係る多相スイッチングレギュレータ500の単純化されたブロック図である。Nは、1より大きな任意の正の整数である。多相スイッチングレギュレータ500は、VOUT、VREF、およびVDAC電圧を受け、多相スイッチングレギュレータ200のエラーアンプ103について記述されたものと同様にVCOMP電圧を供給する一般的なエラーアンプモジュール501を含む。実際に、エラーアンプ103を示すものと同様の回路が用いられてもよい。VCOMPは、2つの位相のためのトリガ電圧点として用いられてもよい。しかし、N>2の場合、異なるトリガ電圧VTRIGが位相制御ネットワーク510によってVCOMPおよびNに基づいて決定される。ウィンドウ電圧幅は、ΔVW=VW-VW-として表され、VCOMPがVWとVW-との間の中心にあるヒステリシスウィンドウ電圧である。一般的な場合、VTRIGは、VTRIG=VCOMPΔVWN-2/Nとして決定される。ここで、ΔVW=2VW-VCOMPである。なお、N=2のとき、VTRIG=VCOMPである。VTRIGは、第1の位相ネットワーク502、第2の位相ネットワーク504、およびN番目または最後の位相ネットワーク506までのその他のものとして示されるN個の位相ネットワークに分配される。位相ネットワーク502~506は、一般的な出力ノード511に接続される。多相スイッチングレギュレータ200と同様に、出力ノード511は出力電圧VOUTを生成し、ノード511と接地との間に接続される出力キャパシタCを有する。第1の位相ネットワーク502は、電流分担1モジュール503、ウィンドウコンパレータ1モジュール505、位相コンパレータ1507、およびドライバ1モジュール509を含む。電流分担1モジュール503は、VREFおよびリップル電圧VR1、VR2、...VRNすなわちVR1~VRNを受け、第1のリップル電圧VR1を生成するノードに接続される出力を有する。電流分担1モジュール503は、N個のアンプを含むことを除いて、多相スイッチングレギュレータ200のトランスコンダクタンスアンプ201および207と同様の方式で実装されてもよい。ウィンドウコンパレータ1モジュール505は、VR1を生成するノードに接続され、第1のパルス幅変調PWM信号PWM1およびウィンドウ電圧VWを受けて、第1のリセット信号R1を位相コンパレータ1モジュール507に供給する。ウィンドウコンパレータ1モジュール505は、電流ソース139、電流シンク143、スイッチSW1、リップルキャパシタCR、およびコンパレータ147を含む多相スイッチングレギュレータ200について示されるものと同様の方式で実装されてもよい。位相コンパレータ1モジュール507は、最後のまたはN番目の位相506のリップル電圧VRN、VTRIG、およびR1を受けて、ウィンドウコンパレータ1モジュール505とドライバ1モジュール509に供給される第1の位相ネットワーク502のためのPWM1信号を生成する。位相コンパレータ1モジュール507は、コンパレータ115、エッジ検出回路119、およびSRFF123を含む多相スイッチングレギュレータ200について示されるものと同様の方法で実装されてもよい。ドライバ1モジュール509は、PWM1を受けて、多相動作に従って出力ノード511にVOUTを駆動する。ドライバ1モジュール509は、スイッチドライバ回路127、スイッチQ1およびQ2、ならびにインダクタL1を含む多相スイッチングレギュレータ200について示されるものと同様の方式で実装されてもよい。第2の位相ネットワーク504は、電流分担2モジュール513、ウィンドウコンパレータ2モジュール515、位相コンパレータ2モジュール517、およびドライバ2モジュール519を含む。電流分担2モジュール513は、第2の位相の第2のリップル電圧VR2を生成するノードに接続されること以外は、電流分担1モジュール503と実質的に類似している。ウィンドウコンパレータ2モジュール515は、VR2に接続され、PWM2を受け、R2を供給すること以外は、ウィンドウコンパレータ1モジュール505と実質的に類似している。位相コンパレータ2モジュール517は、第1の位相ネットワーク502からR2およびリップル電圧VR1を受け、PWM2を供給することを除いて、位相コンパレータ1モジュール507と実質的に類似している。ドライバ2モジュール519は、VOUT電圧を駆動するためのPWM2に反応すること以外は、ドライバ1モジュール509と実質的に類似している。各々の位相ネットワークは、電流分担Nモジュール523、ウィンドウコンパレータNモジュール525、位相コンパレータNモジュール527、およびドライバNモジュール529を含む最後の位相ネットワーク506まで同じように構成される。前述のとおり、各々の位相ネットワークは次の位相ネットワークから最後の位相ネットワークまでのアクティブ化を誘発する。最後の位相ネットワークは、ラウンドロビン方式で第1の位相ネットワークのアクティブ化を誘発する。したがって、第1の位相ネットワーク502からのVR1は、第2の位相ネットワーク504をアクティブ化させるために供給され、第2から最後までの位相ネットワークからのVRN-1までのその他は、最後の位相ネットワーク506をアクティブ化させるために供給される。さらに、最後の位相ネットワーク506からのVRNは、ラウンドロビン方式で第1の位相ネットワーク502をアクティブ化させるために供給される。図6は典型的な電流分担モジュール600の概略図である。電流分担モジュール600は、多相スイッチングレギュレータ500の電流分担モジュール503、513、...、523のうちのいずれかを実装するために用いられてもよい。VREFは、一連のN個のトランスコンダクタンスアンプ601、603、...、605すなわち601~605の各々の非反転入力に供給される。トランスコンダクタンスアンプ601~605の出力は、一般にVRXXは1からNまでの任意の位相番号を意味すると示されるリップル電圧VR1~VRNの対応する1つを生成する一般的なリップルノード602で、ともに接続される。第1のトランスコンダクタンスアンプ601は第1の位相リップル電圧VR1を受ける反転入力を有し、第2のトランスコンダクタンスアンプ603は第2の位相リップル電圧VR2を受ける反転入力を有し、そして、以下、最後の位相リップル電圧VRNを受ける反転入力を有する最後のトランスコンダクタンスアンプ605まで同様に続く。第1のトランスコンダクタンスアンプ601の出力は、ノード602のVRXの電圧を修正するための電流I1を生成する。電流I1は、利得gm2を乗じられるVREFとVR1との電圧差に基づき、つまりI1=gm2VREF-VR1である。トランスコンダクタンスアンプ603の出力は、VRXの電圧を修正するための電流I2を生成する。電流I2は、利得gm2を乗じられるVREFとVR2との電圧差に基づき、つまりI2=gm2VREF-VR2である。以下、VRXの電圧を修正するための電流INを生成する最後のトランスコンダクタンスアンプ603まで同様に続く。電流INは、利得gm2を乗じられるVREFとVRNとの電圧差に基づき、つまりIN=gm2VREF-VRNである。これと同じ回路が、各々の位相の電流分担モジュールとして再現される。トランスコンダクタンスアンプ601、603、...、605すなわち601~605の各々の利得gm2は、個々の実装例に従って任意の適切な値に調整されてもよい。一実施例においては、利得gm2は全ての位相の位相電流を平均するように設定され、平均電流値は各々の位相ネットワークのリップル電圧から有効に減算される。図2に示されるように、例えば、VR1のような各々のリップル電圧は、対応するパルス制御信号例えば、PWM1がアクティブスイッチSW1を閉じるであるとき、主にリップルキャパシタCR、出力電圧VOUT、および入力電圧VINの値に基づいて生成される。リップル電圧VR1は、出力インダクタを通る平均的位相電流にあわせて相当するI1~IN電流に基づいて調節される。各々の位相ネットワークのリップル電圧VRXが、位相電流に基づいてこのように調節または修正されるため、リップル電圧VR1~VRNは、修正または調節されたリップル電圧である。各々のリップル電圧は、対応する1つの位相ネットワークのスイッチングを制御するために用いられる電流制御値である。他の実施例においては、他の位相回路に提供される複製のトランスコンダクタンスアンプ回路が、カレントミラー回路などに置き換えられてもよい。一実施例においては、各々の位相の電流分担モジュールはVREFをその位相VRXのリップル電圧と比較するトランスコンダクタンスアンプを含み、電流調整出力IXを対応するリップルノードに供給する。さらに、IXを多相スイッチングレギュレータのその他の位相のリップルノードに反映するため、一つ以上のカレントミラーなどが各々の位相の電流分担モジュール内に提供される。例えば、図2に関して、トランスコンダクタンスアンプ203は、電流I1を受けるためのトランスコンダクタンスアンプ201の出力に接続される入力、および第2のリップルノード137に電流I1を反映するための第2のリップルノード137に接続される出力を有するカレントミラー回路図示せずに置き換えられる場合がある。同様に、トランスコンダクタンスアンプ207は、電流I2を受けるためのトランスコンダクタンスアンプ205の出力に接続される入力、および第1のリップルノード135に電流I2を反映するための第1のリップルノード135に接続される出力を有するカレントミラー回路図示せずに置き換えられる場合がある。このように、各々の位相回路は、その他のリップルノードに電流を反映するために、多相構成における追加の位相回路ごとに1つのトランスコンダクタンスアンプとカレントミラーを含む。要約すると、合成リップルレギュレータの実施例に関して、あらゆる位相回路の各々のリップル電圧ノードと基準電圧との間に接続されるリップルレジスタは、リップルレジスタを通る別に生成された同じ電流を基本的に擬態または整合するために調整されたトランスコンダクタンスアンプに置き換えられる。そして、この電流は反映され、その他の位相回路のリップルノードに印加される。カレントミラーリングは、追加の複製のトランスコンダクタンスアンプまたはカレントミラー回路などを用いて実装される。このように、各々の位相回路は、そのリップルノードに接続された実質的に同じ電流分担回路を有する。図7は、もう一つの実施例に係る、任意の数N個の位相間の位相電流分担を伴う多相スイッチングレギュレータ700の単純化された概要ブロック図である。ここでも、Nは1より大きな任意の正の整数である。多相スイッチングレギュレータ700は、VOUT、VREF、およびVDAC電圧を受け、前述のものと同様にVCOMP電圧を供給する一般的なエラーアンプモジュール501を含んでもよい。VCOMPは、2つの位相のためのトリガ電圧点として用いられてもよい。しかし、N>2の場合、前述のものと同様に、異なるトリガ電圧VTRIGが位相制御ネットワーク510によってVCOMPとNに基づいて決定される。VTRIGは、第1の位相ネットワーク702、第2の位相ネットワーク704、および最後のまたはN番目の位相ネットワーク706までのその他のものとして示されるN個の位相ネットワークの各々に分配される。位相ネットワーク702~706は、出力電圧VOUTを生成する一般的な出力ノード708に接続される。出力キャパシタCは、前述のものと同様に、VOUTをフィルタリングするためにノード708と接地との間に接続される。位相ネットワーク702~706は、多相スイッチングレギュレータ200と実質的に同様に駆動するように構成されてもよく、それ以上は説明しない。一実施例においては、示されるように、出力インダクタL1、L2、...、LNをそれぞれ通る位相電流IL1、IL2、...、ILNは、対応する電流検知電圧VIL1、VIL2、...、VILNをそれぞれ供給する電流センサ701、703、...、705を用いて測定される。したがって、VIL1は位相電流IL1に比例する電圧値であり、VIL2は位相電流IL2に比例する電圧値であり、そして、以下、位相電流ILNに比例する電圧値であるVILNまで同様に続く。電流センサ701、703、...、705は、直列接続されたレジスタ、または出力インダクタに接続されるフィルタ回路のような当業者に理解されるような任意の適切な方式、または位相ネットワーク電流を測定するための任意の他の適切な方法で実装されてもよい。多相スイッチングレギュレータ700は、電流をN個の位相ネットワークに分配するための位相電流分担ネットワーク707を含む。位相電流分担ネットワーク707は、第1の位相ネットワーク702の位相1電流値モジュール709、第2の位相ネットワーク704の位相2電流値モジュール711、およびN番目の位相ネットワーク706の位相N電流値モジュール713までのその他を含む、各々の位相ネットワークの位相電流値モジュールを含む。位相電流値モジュール709、711、...、713の各々は、位相電流を決定する特定の方法によって、それぞれの位相ネットワークの対応する位相電流値を生成、または伝達する。一実施例においては、位相電流値モジュール709、711、...、713は、電流センサ701、702、...、705にそれぞれ接続される。電流センサ701、702、...、705は、電流センサ701、702、...、705により直接または間接的に測定される真の電流値VIL1~VILNを受信および伝達する。他の実施例においては、位相電流値モジュール709、711、...、713は対応する合成電流値を生成する。例えば、多相スイッチングレギュレータ200に関して前述したものと同様に、合成電流波形を生成および供給する。いずれの場合も、位相電流値モジュール709、711、...、713からの位相電流値は、コンバイナ合成器715例えば、加算器のそれぞれの入力に供給される。合成器715は、位相電流値を加え合わせ、VSUMとして示される位相電流合計値を供給する。合成器715からのVSUM出力は、除算モジュール717の入力に供給される。除算モジュール717は、VSUMを位相の数またはNで割り、対応する平均位相電流値をローパスフィルタLPFなどのようなフィルタ719に供給する。フィルタ719は、位相ネットワーク702、704、...、706のそれぞれの一連の合成器721、723、...、725の各々の反転入力に平均位相電流値VAVGを提供する。位相電流値モジュール709、711、...、713からの各々の位相電流値は、VR1~VRN値をそれぞれ出力する合成器721、723、...、725のうちの対応する1つの非反転入力に供給される。VR1~VRN値は、前述のものと同様に、各々の位相ネットワークの対応するコンパレータの非反転入力に供給される。本発明は、その特定の好ましいバージョンに関してかなり詳細に記述されたが、他のバージョンおよびバリエーションが考えられ、意図される。例えば、ある実施例はヒステリシス電流モードレギュレータに関して記述されるが、本発明は任意のタイプの電流モード制御レギュレータに適用される。当業者は、公開された概念および特定の実施例を、次に続く請求項により定義される発明の精神と範囲から逸脱することなく、本発明と同じ目的を提供するための他の構造を設計または改良するための基礎として容易に用いることができることを理解するべきである。