"活性層3を有する半導体積層体20を備えた半導体チップ1と、金属または金属合金の接合層14によって前記半導体チップ1に接合されているキャリア12と、を有するオプトエレクトロニクス部品であって、-前記半導体チップ1が、第1の電気接続領域18および第2の電気接続領域19を備えており、-前記第1の電気接続領域18および前記第2の電気接続領域19が前記キャリア12の側にあり、-前記キャリア12が、前記半導体チップ1とは反対側のその裏面に、第1の裏面電気コンタクト28および第2の裏面電気コンタクト29を備えており、-前記第1の裏面電気コンタクト28が、前記キャリア12を貫いている少なくとも1つのビア15によって、前記第1の電気接続領域18に導電接続されており、-前記第2の裏面電気コンタクト29が、前記キャリア12を貫いている少なくとも1つのビア16によって、前記第2の電気接続領域19に導電接続されており、-前記第1の裏面電気コンタクト28もしくは前記第2の裏面電気コンタクト29またはその両方が、それぞれ、前記キャリア12を貫いている少なくとも1つのさらなるビア15,16によって、前記第1の電気接続領域18または前記第2の電気接続領域19に接続されている、オプトエレクトロニクス部品。前記第1の裏面電気コンタクト28および前記第2の裏面電気コンタクト29の両方が、それぞれ、前記キャリア12を貫いている少なくとも2つのビア15,16によって、前記第1の電気接続領域18または前記第2の電気接続領域19に接続されている、請求項1に記載のオプトエレクトロニクス部品。前記ビア15,16の少なくとも1つが、少なくとも30μmの幅を有する、請求項1または請求項2に記載のオプトエレクトロニクス部品。前記ビア15,16の少なくとも1つが、少なくとも60μmの幅を有する、請求項1から請求項3のいずれかに記載のオプトエレクトロニクス部品。-前記半導体積層体20が、n型ドープ半導体領域2とp型ドープ半導体領域4とを備えており、前記p型ドープ半導体領域4が前記キャリアの側にあり、-前記半導体チップ1が、前記第1の電気接続領域18を前記p型ドープ半導体領域4に接続している第1の電気接続層8を備えており、-前記半導体チップ1が、前記第2の電気接続領域19を前記n型ドープ半導体領域2に接続している第2の電気接続層9を備えており、-前記第2の電気接続層9のサブ領域が、少なくとも1つの孔25の中に延在しており、前記少なくとも1つの孔25が、前記p型ドープ半導体領域4と前記活性層3とを通って前記n型ドープ半導体領域2内まで達している、請求項1から請求項4のいずれかに記載のオプトエレクトロニクス部品。前記第2の電気接続層9が複数のサブ領域を備えており、前記複数のサブ領域が、前記活性層3における複数の孔25の中を、前記n型ドープ半導体領域2内まで延在している、請求項5に記載のオプトエレクトロニクス部品。前記接合層14が、互いに電気的に絶縁されている少なくとも2つのサブ領域14a,14bを備えており、前記少なくとも2つのサブ領域14a,14bが、電気的絶縁材料17によって互いに隔てられている、請求項1から請求項6のいずれかに記載のオプトエレクトロニクス部品。前記電気的絶縁材料17がポリマーである、請求項7に記載のオプトエレクトロニクス部品。前記ビア15,16が、前記接合層14と同じ金属または同じ金属合金から形成されている、請求項1から請求項8のいずれかに記載のオプトエレクトロニクス部品。前記第1の裏面電気コンタクト28および前記第2の裏面電気コンタクト29が、前記ビア15,16と同じ金属または同じ金属合金から形成されている、請求項1から請求項9のいずれかに記載のオプトエレクトロニクス部品。前記金属または前記金属合金が、Cu、Au、AuSn、またはBiAgを含んでいる、請求項1から請求項10のいずれかに記載のオプトエレクトロニクス部品。前記金属または前記金属合金に収縮巣が存在しない、請求項1から請求項11のいずれかに記載のオプトエレクトロニクス部品。請求項1から請求項12のいずれかに記載のオプトエレクトロニクス部品を製造する方法であって、以下の方法ステップ、すなわち、-前記キャリア12を形成するステップであって、前記キャリア12が、前記ビア15,16を形成するための複数の開口部22を備えている、ステップと、-前記半導体チップ1を形成するステップであって、前記半導体チップ1が前記第1の電気接続領域18および前記第2の電気接続領域19を備えており、前記第1の電気接続領域18と前記第2の電気接続領域19が、前記半導体チップ1内の凹部23によって互いに隔てられている、ステップと、-前記凹部23に電気的絶縁材料17を満たすステップであって、前記電気的絶縁材料17が前記接続領域18,19のサブ領域の上に突き出すように行われる、ステップと、-前記半導体チップ1の上に前記キャリア12を配置するステップであって、前記接続領域18,19の上に突き出している前記電気的絶縁材料17がスペーサ層として機能し、したがって前記半導体チップ1と前記キャリア12との間に空間24が生じる、ステップと、-前記キャリア12における前記開口部22を通じて前記空間24内に液体金属または液体金属合金を注入するステップであって、前記金属または前記金属合金が、凝固後に前記接合層14および前記ビア15,16を形成する、ステップと、を有する、方法。前記接合層14および前記ビア15,16を形成するときに前記裏面コンタクト28,29も形成され、前記開口部22の中に前記液体金属または前記液体金属合金を注入する前に、前記キャリア12の前記裏面に、パターニングされた層26が形成され、前記パターニングされた層26が、前記第1の裏面電気コンタクト28および前記第2の裏面電気コンタクト29を形成するためのマスクとしての役割を果たす、請求項13に記載の方法。前記電気的絶縁材料17がポリマーである、請求項13または請求項14に記載の方法。本発明の目的は、表面実装可能であり、良好な通電容量currentcarryingcapacityを特徴とする、改良されたオプトエレクトロニクス部品を提供することである。さらに、本発明の目的は、このようなオプトエレクトロニクス部品の有利な製造方法を提供することである。これらの目的は、独立請求項によるオプトエレクトロニクス部品およびその製造方法によって達成される。本発明の有利な構造形態およびさらなる発展形態は、従属請求項の主題である。一実施形態によると、本オプトエレクトロニクス部品は、活性層を有する半導体積層体を備えた半導体チップを備えている。活性層は、放射を放出するのに適する層であることが好ましい。しかしながら、これに代えて、活性層を放射検出層とすることもできる。本オプトエレクトロニクス部品は、LEDまたは放射検出器であることが好ましい。さらには、本オプトエレクトロニクス部品は、接合層によって半導体チップに接合されているキャリアを備えている。キャリアは、特に、半導体材料例えばシリコンから形成することができる。キャリアの半導体材料は、ドープされていないことが好ましい。接合層は、金属または金属合金を含んでいることが好ましい。さらには、半導体チップは、第1の電気接続領域および第2の電気接続領域を備えており、これら第1の電気接続領域および第2の電気接続領域は、キャリアの側にある。特に、第1の電気接続領域は、半導体チップのp型コンタクトを形成していることができ、第2の電気接続領域は、半導体チップのn型コンタクトを形成していることができる。第1の電気接続領域および第2の電気接続領域は、半導体チップ内の凹部によって互いに隔てられていることが好ましい。この場合、凹部に電気的絶縁材料特に、ポリマーを満たすことができる。半導体チップの第1の電気接続領域および第2の電気接続領域は、特に、コンタクトメタライゼーション積層体例えばTi/Pt/Auによって形成することができ、キャリアの側にある。第1の電気接続領域および第2の電気接続領域は、一平面上に配置されていることが好ましく、それぞれが、相互に絶縁されている接合層のサブ領域に隣接していることが有利である。一実施形態によると、キャリアは、半導体チップとは反対側の裏面に、第1の裏面電気コンタクトおよび第2の裏面電気コンタクトを備えている。キャリアの裏面電気コンタクトは、特に、本オプトエレクトロニクス部品を表面実装することを目的としており、すなわち、本オプトエレクトロニクス部品は、ワイヤリード線を使用せずに、キャリアの裏面コンタクトにおいて、例えばプリント基板の導体トラックに、はんだ接合によって電気的に接続することができる。第1の裏面電気コンタクトは、キャリアを貫いている少なくとも1つのビアによって、第1の電気接続領域に導電接続されている。さらに、第2の裏面電気コンタクトは、キャリアを貫いている少なくとも1つのビアによって、第2の電気接続領域に導電接続されている。したがって、キャリアを貫いているビアは、キャリアの裏面コンタクトを、半導体チップの第1の電気接続領域および第2の電気接続領域に導電的に接続している。第1の裏面電気コンタクトもしくは第2の裏面電気コンタクトまたはその両方は、それぞれ、キャリアを貫いている少なくとも1つのさらなるビアによって、第1の電気接続領域または第2の電気接続領域に接続されている。したがって、裏面電気コンタクトの少なくとも一方は、キャリアを貫いている少なくとも2つ以上のビアによって、半導体チップの関連付けられる電気接続領域に接続されている。好ましくは、第1の裏面電気コンタクトおよび第2の裏面電気コンタクトの両方が、それぞれ、キャリアを貫いている少なくとも2つのビアによって、第1の電気接続領域および第2の電気接続領域に接続されている。第1の裏面電気コンタクトまたは第2の裏面電気コンタクトを半導体チップの関連付けられる電気接続領域に接続するビアの数を増やすことによって、キャリアのそれぞれの裏面コンタクトと半導体チップの関連付けられる電気接続領域との間の電流の流れが複数のビアに分散されるため、本オプトエレクトロニクス部品の通電容量が増大し、これは有利である。さらなる有利な構造形態においては、ビアの少なくとも1つは、少なくとも30μmの幅を有する。ビアの幅とは、本明細書においては、キャリアの主面に平行に延びる方向におけるビアの寸法を意味するものと理解されたい。ビアは、例えば円柱状とすることができ、したがってビアの幅は、ビアの円形断面領域の直径に等しい。本オプトエレクトロニクス部品の通電容量は、ビアの比較的大きな幅によってさらに改善することができる。キャリアにおけるビアすべてが少なくとも30μmの幅を有することが好ましい。特に好ましい一構造形態においては、ビアの少なくとも1つは、少なくとも60μmの幅を有する。特に、キャリアにおけるビアすべてが少なくとも60μmの幅を有することも可能である。このようにすることで、本オプトエレクトロニクス部品では特に良好な通電容量が達成される。しかしながらその一方で、キャリアの機械的不安定性を回避するため、ビアの幅は、できる限り100μm以下とするべきである。キャリアを貫いている複数のビアは、必ずしも同じ幅を有する必要はない。むしろ、半導体チップに面して配置されるビアのうち、接合層における凹部例えば空洞または絶縁層の近傍に配置されているビアが、それ以外のビアよりも小さい幅を有することが有利であり得る。キャリアと半導体チップとの間の接合層におけるこのような中断部絶縁層または空洞によって形成されるは、特に、半導体チップの第1の電気接続領域と半導体チップの第2の電気接続領域とを互いに絶縁する目的で設けることができる。接合層におけるこのような中断部は、この中断部の近傍に、キャリアにおける中断部特に幅の広いビアによって形成されるも存在する場合、キャリアと半導体チップとの間の接合の機械的不安定性につながることがある。この理由のため、接合層におけるこのような中断部の近傍に配置されるビアは、それ以外のビアよりも小さい幅を有することが有利である。さらなる有利な構造形態においては、半導体積層体は、n型ドープ半導体領域と、p型ドープ半導体領域とを備えており、p型ドープ半導体領域がキャリアの側にある。半導体チップは、第1の電気接続領域をp型ドープ半導体領域に接続している第1の電気接続層を備えている。さらに、半導体チップは、第2の電気接続領域をn型ドープ半導体領域に接続している第2の電気接続層を備えている。第2の電気接続層のサブ領域は、少なくとも1つの孔の中に延在していることが好ましく、この少なくとも1つの孔は、p型ドープ半導体領域と活性層とを通ってn型ドープ半導体領域内まで達している。孔の領域においては、第2の電気接続層がp型ドープ半導体領域および活性層から絶縁されていることが有利である。第2の電気接続層は、例えば、半導体チップの絶縁された側面を通じてn型ドープ半導体領域までガイドするのではなく、p型ドープ半導体領域および活性層における孔の中を、n型ドープ半導体領域内までガイドされているため、本オプトエレクトロニクス部品の通電容量および信頼性が改善されている。孔の領域において第2の電気接続層をp型ドープ半導体領域および活性層から絶縁することは、例えば、電気的絶縁層特に、SiO2層によって達成することができる。有利な一構造形態においては、p型ドープ半導体領域および活性層は、孔の近傍において、アルゴンイオンによる照射によって不動態化されている。これにより、製造の複雑さが低減し、これは有利である。特に好ましい構造形態においては、第2の電気接続層は、複数の孔の中に延在している複数のサブ領域を備えており、これら複数の孔は、p型ドープ半導体領域と活性層とを通って、n型ドープ半導体領域内まで達している。第2の電気接続層が複数の孔の中をn型ドープ半導体領域内まで延在しているため、本オプトエレクトロニクス部品の通電容量がさらに改善されている。本オプトエレクトロニクス部品のさらなる有利な構造形態においては、キャリアと半導体チップとの間の接合層は、互いに電気的に絶縁されている少なくとも2つのサブ領域を備えており、これらの少なくとも2つのサブ領域は、電気的絶縁材料によって互いに隔てられている。接合層の第1のサブ領域は、特に、半導体チップの第1の電気接続領域に接合されており、かつ、少なくとも1つのビアによって、キャリアの第1の裏面コンタクトに接続されている。接合層の第2のサブ領域は、半導体チップの第2の電気接続領域に導電接続されており、かつ、少なくとも1つのビアによって、キャリアの第2の裏面コンタクトに導電接続されている。接合層の第1のサブ領域と第2のサブ領域とを互いに絶縁している電気的絶縁材料は、ポリマーであることが好ましい。このポリマーは、特に、ポリイミドとすることができる。これに代えて、接合層の第1のサブ領域と第2のサブ領域を、空洞によって互いに隔てることも可能であり、この場合、電気的絶縁材料は空気である。さらなる有利な構造形態においては、ビアは、接合層と同じ金属または同じ金属合金から形成されている。特に、本オプトエレクトロニクス部品の製造方法後からさらに詳しく説明するにおいては、ビアは接合層と同じ方法ステップにおいて形成され、したがって、製造の複雑さが低減し、これは有利である。特に有利な構造形態においては、第1の裏面電気コンタクトおよび第2の裏面電気コンタクトは、ビアと同じ金属または同じ金属合金から形成されている。特に、裏面コンタクトをビアおよび接合層と同じ方法ステップにおいて形成することも可能である。したがって、接合層、ビア、および裏面電気コンタクトが、それぞれ同じ金属または同じ金属合金から形成されており、これは有利である。上記の金属または金属合金は、Cu、Au、またはBiAgであることが好ましい。これらの材料は、良好な導電率を特徴としており、したがって、本オプトエレクトロニクス部品の良好な通電容量を達成するうえで有利である。接合層と、さらに好ましくはビアおよび裏面コンタクトの少なくとも一方とが形成されている金属または金属合金には、収縮巣shrinkageholeが存在しないことが好ましい。収縮巣が存在しない接合層によって、本オプトエレクトロニクス部品の信頼性および通電容量が高まり、これは有利である。以下に説明する、オプトエレクトロニクス部品の製造方法においては、接合層と、ビアおよび裏面コンタクトの少なくとも一方とを、収縮巣が発生しないように形成することが可能である。オプトエレクトロニクス部品の製造方法の一形態においては、キャリアビアを形成するための複数の開口部を備えていると、半導体チップ第1の電気接続領域および第2の電気接続領域を備えているとを形成する。第1の電気接続領域および第2の電気接続領域は、半導体チップ内の凹部によって互いに隔てられている。第1の電気接続領域と第2の電気接続領域との間の凹部に、電気的絶縁材料を満たし、この場合、電気的絶縁材料がこれら接続領域のサブ領域の上に突き出すように満たす。次いで、半導体チップの上にキャリアを配置し、このとき、接続領域の上に突き出している電気的絶縁材料がスペーサ層として機能し、したがって半導体チップとキャリアの間に空間が生じる。スペーサ層は、例えば、環状構造とすることができる。さらなる方法ステップにおいては、キャリアにおける開口部を通じて空間内に液体金属または液体金属合金を注入し、この金属または金属合金は、凝固後に接合層およびビアを形成する。本方法の1つの利点として、接合層とビアが単一の方法ステップにおいて形成される。さらには、接合層とビアをこのように形成する方法では、従来のはんだ付け法とは異なり、収縮巣が存在しない接合層が形成されることにおいて有利であることが判明した。これにより、本オプトエレクトロニクス部品の通電容量および長期安定性が高まる。本方法の有利なバリエーションにおいては、接合層およびビアを形成するときに裏面コンタクトも形成し、この場合、キャリアにおける開口部の中に液体金属または液体金属合金を注入する前に、キャリアの裏面に、パターニングされた層を形成し、この層は、第1の裏面電気コンタクトおよび第2の裏面電気コンタクトを形成するためのマスクとしての役割を果たす。パターニングされた層は、空間と、ビアのための開口部とが満たされたとき、液体金属または液体金属合金がキャリアの裏面全体を覆うことを防止する。パターニングされた層によって覆われていないキャリアの領域のみが液体金属または液体金属合金によって覆われ、これにより第1の裏面電気コンタクトおよび第2の裏面電気コンタクトが形成される。したがって、本方法のこのバリエーションにおいては、接合層、ビア、および裏面コンタクトが単一の方法ステップにおいて形成される。有利な一形態においては、半導体チップとキャリアの間のスペーサとして機能する電気的絶縁材料は、ポリマーである。特に、この電気的絶縁材料は、ポリイミドである。以下では、本発明について、例示的な実施形態に基づいて図1および図2を参照しながらさらに詳しく説明する。図面において、同じ要素または機能が同じ要素には、それぞれ同じ参照数字を付してある。図示した要素と、要素の互いの大きさの比率は、正しい縮尺ではないものとみなされたい。図1に概略的な断面図として示したオプトエレクトロニクス部品は、半導体積層体20を備えた半導体チップ1を含んでいる。半導体積層体20は、例えば、n型ドープ半導体領域2およびp型ドープ半導体領域4と、n型ドープ半導体領域2とp型ドープ半導体領域4との間に配置されている活性層3とを含んでいることができる。本オプトエレクトロニクス部品の活性層3は、特に、放射を放出するのに適している活性層3とすることができる。この場合、本オプトエレクトロニクス部品は、ルミネセンス発光ダイオード、特に、LEDである。これに代えて、活性層3を放射検出層とすることも可能であり、この場合、本オプトエレクトロニクス部品は検出器部品である。活性層は、例えば、pn接合、ダブルヘテロ構造、単一量子井戸構造、または多重量子井戸構造の形をとることができる。この場合、用語量子井戸構造は、閉じ込めの結果として電荷キャリアにおいてエネルギ状態の量子化が起こる任意の構造を包含する。特に、用語量子井戸構造は、量子化の次元について何らかの指定を行うものではない。したがって、量子井戸構造には、特に、量子井戸、量子細線、および量子ドットと、これらの構造の任意の組合せが含まれる。半導体チップ1の半導体積層体20は、III-V族化合物半導体材料、特に、ヒ化物化合物半導体材料、窒化物化合物半導体材料、またはリン化物化合物半導体材料をベースとしていることが好ましい。半導体積層体20は、例えば、InxAlyGa1-x-yN、InxAlyGa1-x-yP、またはInxAlyGa1-x-yAsを含んでいることができ、いずれの場合も0≦x≦1、0≦y≦1、xy≦1である。この場合、III-V族化合物半導体材料は、上記の化学式のいずれかに従った数学的に正確な組成を有する必要はない。III-V族化合物半導体材料は、1種類または複数のドーパントと、この材料の物理特性を実質的に変化させることのない追加の構成成分とを含んでいることができる。しかしながら、説明を簡潔にする目的で、上記の化学式は、結晶格子の本質的な構成成分のみを含んでおり、これらの構成成分は、その一部分を少量のさらなる物質によって置き換えることができる。半導体チップ1は、金属または金属合金の接合層14によってキャリア12に接合されている。キャリア12は、特に、半導体材料、好ましくはドープされていない半導体材料を含んでいることができる。キャリア12の半導体材料は、シリコンであることが好ましい。接合層14の側のキャリアの面に、ウェッティング層13を設けることができる。半導体チップ1は、第1の電気接続領域18および第2の電気接続領域19を備えている。これらの電気接続領域18,19は、コンタクトメタライゼーションによって形成されていることが好ましく、コンタクトメタライゼーションは、例えば、Ti/Pt/Auの積層体を備えていることができる。半導体チップの第1の電気接続領域18および第2の電気接続領域19のいずれも、キャリア12の側にある。キャリア12は、半導体チップ1とは反対側の裏面に、第1の裏面電気コンタクト28および第2の裏面電気コンタクト29を備えている。キャリア12の裏面におけるこれら2つの裏面電気コンタクト28,29は、特に、オプトエレクトロニクス部品を表面実装することを目的としている。特に、本オプトエレクトロニクス部品は、裏面コンタクト28,29において、例えばはんだ接合によって、プリント基板の導体トラックに接続することができる。したがって、本オプトエレクトロニクス部品は、表面実装可能なオプトエレクトロニクス部品であり、特に、ワイヤリード線を備えていない。第1の裏面電気コンタクト28は、少なくとも1つのビア15および接合層14によって第1の電気接続領域18に接続されており、第2の裏面電気コンタクト29は、少なくとも1つのビア16および接合層14によって第2の電気接続領域19に接続されている。図示した例示的な実施形態においては、第1の裏面コンタクト28を第1の電気接続領域18に接続するため、2つのビア15がキャリア12に形成されていることが有利である。さらに、第2の裏面電気コンタクト29を第2の電気接続領域19に接続するため、3つのビア16がキャリア12に形成されていることが有利である。裏面コンタクト28,29のそれぞれが、半導体チップ1の電気接続領域18,19に複数のビア15,16によって接続されていることにより、本オプトエレクトロニクス部品の通電容量が増大し、これは有利である。ビア15,16は、少なくとも30μm、特に好ましくは少なくとも60μmの幅bを有することが有利である。例えば、ビア15,16は、少なくとも30μm、好ましくは少なくとも60μmの直径を有する円柱状とすることができる。しかしながら、ビア15,16の別の断面領域も可能であり、例えば、ビア15,16は、長方形、特に、正方形の断面領域を有することができる。比較的大きなビアの幅によって、本オプトエレクトロニクス部品の通電容量がさらに改善される。図示した例示的な実施形態においては、ビア15,16のすべてが同じ幅であるわけではない。特に、ビア15は、ビア16よりも小さい幅を有する。例えば、ビア15の幅が30μmまたはそれ以上であり、ビア16の幅が60μmまたはそれ以上とすることができる。ビア15の方が小さい幅を有し、なぜならビア15は、接合層14の領域のうち、接合層14が電気的絶縁材料17特に、ポリマーによって隔てられている部分の近傍の領域に配置されているためである。絶縁材料17特に、ポリイミドとすることができるは、接合層14を、第1のサブ領域14a第1の電気接続領域18に導電接続されており、かつビア15によって第1の裏面コンタクト28に導電接続されていると、第2のサブ領域14b第2の電気接続領域19に導電接続されており、かつビア16によって第2の裏面コンタクト29に導電接続されているとに、分割する役割を果たしている。接合層14は、半導体チップ1の側面においても絶縁材料17によって中断部が形成されていることが好ましい。これにより、キャリア12を半導体チップ1に接合するときに、接合層14の金属または金属合金がキャリア12の側壁に達して裏面コンタクト28,29の材料と結合することが防止され、これは有利である。このような結合は、短絡につながることがある。接合層14の中断部を電気的絶縁領域17によって形成することは、これらの中断部の近傍に、キャリア12にも比較的大きな中断部が存在する場合、機械的不安定性につながることがある。この理由のため、電気的絶縁材料17による接合層における中断部の近傍に配置されているビア15は、ビア16よりも幅が小さい。接合層14を、電気的に相互に絶縁されたサブ領域14a,14bに分割する電気的絶縁材料17は、必ずしもポリマー例えばポリイミドである必要はない。これに代えて、空洞によって分割中断を達成することも可能であり、この場合には電気的絶縁材料17は空気である。接合層14半導体チップ1とキャリア12とを互いに接合するは、金属または金属合金から形成されている。この金属または金属合金は、特に、Cu、Au、AuSn、またはBiAgとすることができる。ビア15,16は、接合層14と同じ材料から形成されていることが好ましい。特に、ビア15,16を接合層14と同じ方法ステップにおいて形成することが可能である。裏面コンタクト28,29も、ビア15,16もしくは接合層14またはその両方と同じ材料から形成されていることが、特に有利である。特に、裏面コンタクト28,29を、接合層14およびビア15,16と同じ方法ステップにおいて形成することも可能である。本オプトエレクトロニクス部品の高い通電容量と良好な長期安定性を達成するため、接合層14と、ビア15,16と、さらに好ましくは裏面コンタクト28,29とが形成されている金属または金属合金には、収縮巣が存在しない。半導体チップ1において、第1の電気接続領域18は、p型ドープ半導体領域4に第1の電気接続層8によって導電接続されている。第2の電気接続領域19は、n型ドープ半導体領域2に第2の電気接続領域層9によって導電接続されている。半導体チップ1は電気的絶縁層10例えばSiO2層を含んでおり、この層は、第1の電気接続領域18に接続されている半導体チップ1の領域と、第2の電気接続領域19に接続されている半導体チップ1の領域とを、互いに絶縁している。第2の電気接続層は、複数の孔25の中に延在していることが有利であり、これらの孔25は、半導体積層体のp型ドープ領域4および活性層3を貫いて、n型ドープ半導体領域2内まで達している。これらの孔の領域においては、第2の電気接続層9が、p型ドープ半導体領域4および活性層3から、不動態化された半導体領域7によって絶縁されている。不動態化された半導体領域7は、半導体積層体20のp型ドープ領域4または活性層3の材料を高エネルギのイオン特に、アルゴンイオンによって照射することによって形成することができる。これ代えて、孔25の領域において、第2の電気接続層9を、隣接する半導体領域から、さらなる絶縁層によって絶縁することも可能である。第2の電気接続層9は、複数の孔25の中をn型ドープ半導体領域2内まで延在しているため、高い通電容量が達成される。さらには、説明した接触形成方法の利点として、キャリア12とは反対側の半導体チップ1の面における放射出口面32に電気コンタクトが存在せず、このような電気コンタクトが存在する場合、活性層3によって放出される放射の一部分が吸収されうる。さらに、本オプトエレクトロニクス部品からの放射の取り出しを改善するため、放射出口面32には粗面化部または放射取り出し構造21が設けられている。本オプトエレクトロニクス部品の効率をさらに向上させるため、p型ドープ半導体領域4の、キャリア12の側の面に、ミラー層5が設けられている。ミラー層5は、銀を含んでいる、または銀からなることが好ましい。ミラー層5を腐食から保護するため、ミラー層5に封止層6が設けられている。封止層6は、複数の副層を備えていることができる。封止層6は、特に、Pt/Au/Tiからなる積層体とすることができる。第1の電気接続層8および第2の電気接続層9も、それぞれ、銀を含んでいる、または銀からなることが有利である。第1の電気接続層8および第2の電気接続層9を腐食から保護する目的で、これらの層には導電性障壁層11が設けられており、導電性障壁層11は、特に、TiWNを含んでいることができる。障壁層11は、複数の副層から構成することもできる。ミラー層5、封止層6、および障壁層11は、それぞれ、導電性材料から形成されており、したがって、第1の電気接続領域18とp型ドープ半導体領域4の間の電流経路と、第2の電気接続領域19とn型ドープ半導体領域2との間の電流経路が、これらの層によって遮断されない。したがって、第1の電気接続層8および第2の電気接続層9は、第1の電気接続領域18および第2の電気接続領域19に直接隣接している必要がなく、電流経路上に、ミラー層5、封止層6、または障壁層11のサブ領域を配置することができる。図2A~図2Mには、本オプトエレクトロニクス部品の製造方法の例示的な実施形態が記載されている。本オプトエレクトロニクス部品の個々の要素の上述した有利な構造は、以下に説明する本方法にも同じようにあてはまり、逆も同様である。図2Aに示した、本方法の中間ステップにおいては、半導体積層体20n型ドープ半導体領域2、活性層3、およびp型ドープ半導体領域4を備えているが、成長基板27の上に成長している。成長基板27は、例えば、シリコン基板とすることができる。これに代えて、成長基板27は、例えば、GaN、サファイア、またはSiCを含んでいることができる。半導体積層体20は、エピタキシャルに、特に、MOVPE有機金属気相成長法によって形成することが好ましい。n型ドープ半導体領域2、活性層3、およびp型ドープ半導体領域4は、それぞれ、複数の個々の層から構成することができ、これらの個々の層については、図を簡潔にするため詳細には示していない。図2Bに示した中間ステップにおいては、半導体積層体20にミラー層5が設けられている。ミラー層5は、銀層を備えていることが好ましい。ミラー層5を腐食から保護するため、ミラー層5が封止層6によって覆われており、封止層6は複数の副層から構成することができる。封止層6は、特に、Pt/Au/Tiの積層体とすることができる。図2Cに示した中間ステップにおいては、ミラー層5と封止層6が、空間的に隔てられた半導体積層体20の2つの領域を覆うように、パターニングされている。層のパターニングは、この方法ステップと、以降に記載されている方法ステップのいずれの場合も、フォトリソグラフィ、エッチング工程、リフトオフ工程などの技術を使用して行われ、これらの技術自体は当業者に公知であり、したがってここでは詳しくは説明しない。さらに、図2Cに示した中間ステップにおいては、ミラー層および封止層によって覆われている半導体積層体の領域の間に配置されている領域7と、このような領域の外側に配置されている領域7とにおいて、p型ドープ半導体領域4が不動態化されている。不動態化領域7は、例えば、p型ドープ半導体材料4をアルゴンイオンによって照射することによって形成することができる。不動態化領域7は、電気絶縁性の不動態化領域7によってpn接合が切断されるように、活性層3の中まで延在していることが好ましい。図2Dに示した中間ステップにおいては、半導体積層体20の外縁領域においてメサエッチングが行われており、この工程では、半導体積層体20がn型ドープ半導体領域2内まで除去されている。図2Eに示した中間ステップにおいては、このようにして形成されたパターンに電気絶縁層10が形成されている。電気絶縁層10は、特に、SiO2層とすることができる。図2Fに示した中間ステップにおいては、エッチング工程を使用して、絶縁層10に開口が形成されて孔25が作製されており、これらの孔25は、p型ドープ半導体領域4および活性層3の不動態化領域7を貫いて、n型ドープ半導体領域2の中まで達している。さらに、封止層6に凹部30が形成されている。図2Gに示した方法ステップにおいては、第1の電気接続層8および第2の電気接続層9が形成されてパターニングされている。第1の電気接続層8および第2の電気接続層9は、特に、銀を含んでいる、または銀からなることができる。第1の電気接続層8は封止層6に隣接しており、封止層6は、p型ドープ半導体領域4に、導電性のミラー層5によって接続されている。したがって、第1の電気接続層8は、p型ドープ半導体領域4との接触を形成することを目的としている。第2の電気接続層9は、孔25の中を、n型ドープ半導体領域2の中まで延在している。したがって、第2の電気接続層9は、n型ドープ半導体領域2との接触を形成することを目的としている。第1の電気接続層8および第2の電気接続層9は、凹部31によって互いに隔てられている。図2Hに示した中間ステップにおいては、第1の接続層8および第2の接続層9に障壁層11が形成されている。障壁層11は、特に、TiWNを含んでいることができる。障壁層11が複数の個々の層から構成されることも可能である。障壁層11は、第1の電気接続層8および第2の電気接続層9これらは銀を含んでいることが好ましいを、腐食から保護する。さらに、図2Hに示した中間ステップにおいては、このようにして作製された半導体チップ1の第1の電気接続領域18および第2の電気接続領域19を形成するため、障壁層11にコンタクトメタライゼーションが設けられている。コンタクトメタライゼーション18,19は、特に、Ti/Pt/Auの積層体とすることができる。第1の電気接続領域および第2の電気接続領域は、凹部31によって互いに絶縁されている。図2Iに示した方法ステップにおいては、凹部31が電気的絶縁材料17によって満たされている。電気的絶縁材料17は、特に、ポリマー、好ましくはポリイミドとすることができる。電気的絶縁材料17の層は、第1の電気接続領域18と第2の電気接続領域19を互いに絶縁しており、これらの電気接続領域18,19のサブ領域の上に突き出している。さらに、半導体チップの側面においても、絶縁材料17が接続領域18,19に形成されている。図2Jに示した中間ステップにおいては、半導体チップ1にキャリア12が配置されており、この場合、電気接続領域18,19の上に突き出している電気的絶縁材料17がスペーサとしての役割を果たす結果として、半導体チップ1とキャリア12との間に空間24が形成される。キャリア12は複数の開口部22を備えており、これらの開口部は、キャリア12を貫通するビアを形成することを目的としている。半導体チップ1の側のキャリア12の面には、ウェッティング層13を設けることができる。半導体チップとは反対側のキャリア12の裏面には、パターニングされた層26が設けられていることが有利であり、この層26は、キャリア12の裏面に裏面電気コンタクトを形成するためのマスクとしての役割を果たす。図2Kは、キャリア12の裏面の平面図を示している。パターニングされた層26特に、ソルダーレジスト層とすることができるは、キャリア12の裏面電気コンタクト28,29を形成する役割を果たす2つの領域を画成している。この裏面の平面図は、ビアのための例えば円柱状の開口部22も示している。図2Lに示した中間ステップにおいては、キャリア12の開口部22を通じて空間24内に液体金属または液体金属合金を注入することによって、キャリア12と半導体チップ1との間に接合層14が形成されている。この方法ステップにおいては、ビア15,16と、第1の裏面電気コンタクト28および第2の裏面電気コンタクト29も、同時に形成されている。したがって、接合層14と、ビア15,16と、第1の裏面電気コンタクト28および第2の裏面電気コンタクト29は、それぞれ同じ材料例えば、Cu、Au、AuSn、またはBiAgからなることが好ましい。図2Lに示した中間ステップにおいては、裏面コンタクト28,29を形成するためのマスクとしての役割を果たしたパターニングされた層26は、すでに除去されている。図2Mに示した中間ステップにおいては、半導体積層体20を成長させるために使用された成長基板が半導体チップ1から剥離されており、この元の成長基板とは反対側にキャリア12のみが残っており、半導体チップの荷重支持部としての役割を果たしている。したがって、図2Mの図は、これまでの図と比較して180 ゚回転したものである。元の成長基板が配置されていた、n型ドープ半導体領域2の表面は、この段階では半導体チップ1の放射出口面32となっている。放射出口面32としての役割を果たす、n型ドープ半導体領域2のこの表面には、さらなる方法ステップにおいて、例えば、KOHを使用するエッチング工程によって、表面パターンまたは粗面化部21を設けることができる。このようにして製造されるオプトエレクトロニクス部品は、図1に示したオプトエレクトロニクス部品に対応する。ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。本特許出願は、独国特許出願第102010025320.0号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。"