第一の導電型を有する第一半導体層と、第二の導電型を有する第二半導体層と、前記第一半導体層と前記第二半導体層との間に設けられた活性層と、を含む半導体膜と、前記第一半導体層の内部に埋設され且つ前記半導体膜の外縁に沿って環状に伸長する埋設部を有する第一電極と、前記第二半導体層の表面に設けられた第二電極と、前記第一半導体層内に設けられ且つ前記第一半導体層の導電率よりも高い導電率を有する電流誘導部と、を含み、前記活性層は、前記第一電極の環状パターンの内側に設けられていることを特徴とする半導体発光素子。前記電流誘導部は、前記第一半導体層の表面から前記第一半導体層の内部に伸長しており、前記第一半導体層の内部において前記第一電極に対向していることを特徴する請求項1に記載の半導体発光素子。前記電流誘導部は、前記第一電極の環状パターンに平行な環状であることを特徴とする請求項1又は2に記載の半導体発光素子。前記第二電極は、前記第二半導体層上に設けられた透明電極と、前記透明電極上に設けられた電極パッドと、を含み、前記電極パッドは、前記第一電極および前記電流誘導部の環状パターンの内側に設けられていることを特徴とする請求項3に記載の半導体発光素子。前記電流誘導部は、前記電極パッドからの距離が互いに異なる位置にそれぞれ配置された複数の環状セグメントからなることを特徴とする請求項4に記載の半導体発光素子。前記複数の環状セグメントの各々は、前記第一半導体層の内部において互いに異なる深さ位置で終端していることを特徴とする請求項5に記載の半導体発光素子。前記電流誘導部は、環状に伸長する方向において不連続であることを特徴とする請求項3に記載の半導体発光素子。前記活性層は、前記電流誘導部の環状パターンの内側に設けられていることを特徴とする請求項3に記載の半導体発光素子。前記第一電極は、前記活性層の側方に延在して前記活性層の周囲を囲む遮光部を有することを特徴とする請求項1乃至8のいずれか1つに記載の半導体発光素子。上記の如く、フェイスアップ型の半導体発光素子においては、半導体膜120内における電流拡散を促進するべく透明電極133および補助電極135が設けられる。しかしながら、そのような電極構成によってもなお半導体膜内における電流集中を完全に解消することは困難である。例えば、図1に示すような電極構成の場合、図1aにおいて破線で囲まれた、n電極131からの距離が比較的短い補助電極135の先端部近傍に電流が集中する。仮に補助電極135を設けないこととした場合には、p電極パッド134の直下における電流集中が顕著となる。半導体膜内における電流集中は、輝度むらの原因となり、また、電流密度の低い領域では、発光への寄与が小さくなるため発光効率が低下する。一方、p型半導体層126は、層厚が比較的薄く、結晶性がn型半導体層122よりも劣るため、電流密度の高い領域では結晶の破壊が生じるおそれがある。また、電流密度が高い領域では、電極を構成する金属のマイグレーションが発生しやすくなり、短絡等のおそれがある。このような電流集中の問題はフェイスアップ型の半導体発光素子に限らず、n電極およびp電極が半導体膜の同一面側に設けられるフリップチップ型の半導体発光素子においても同様である。フェイスアップ型またはフリップチップ型の発光素子では、電流は半導体膜内を主に半導体膜の主面と平行な方向横方向に流れる。ここで、半導体発光素子の順方向電圧を小さくするためには、半導体膜120の厚さ特にn型半導体層122の厚さを厚くして半導体膜120のシート抵抗を小さくする必要がある。しかしながら、電流は電極配置に起因して半導体膜120の積層方向には十分拡がらず、活性層124近傍の表層部分を流れる。従って、半導体膜120の実質的なシート抵抗が高くなる。このように、フェイスアップ型またはフリップチップ型の発光素子においては、半導体膜の厚さによってシート抵抗を制御することが困難であり、順方向電圧を低下させることは容易ではない。また、フェイスアップ型またはフリップチップ型の発光素子では、n電極131を形成するために活性層124の一部を除去する必要がある。発光部面積を確保する観点からn電極131の面積は可能な限り小さい方が好ましい。しかしながら、n電極131の面積を小さくするとn電極直下における電流密度が増大し、これによる発熱も過大となる。その結果、半導体膜120の結晶の破壊や、保護膜140の剥離を引き起こし、信頼性が低下する。すなわち、従来のフェイスアップ型またはフェイスアップ型の発光素子においては、発光部面積を犠牲にしてn電極の面積を確保する必要があった。また、通常半導体膜の側面は露出しており、側面からも光が放出される。半導体発光素子の上面および側面を蛍光体で覆うことにより光を混色させる場合、半導体発光素子の側面における蛍光体の被覆厚のばらつき等に起因して色度が変化するため、混色のコントロールが容易ではない。本発明は、上記した点に鑑みてなされたものであり、n電極とp電極が半導体膜の同一面側に設けられた半導体発光素子において、半導体膜内における横方向および積層方向における電流拡散を促進させ電流密度の均一化を図るとともに蛍光体を用いた光の混色のコントロールを容易にすることができる半導体発光素子を提供することを目的とする。本発明の半導体発光素子は、第一の導電型を有する第一半導体層と、第二の導電型を有する第二半導体層と、前記第一半導体層と前記第二半導体層との間に設けられた活性層と、を含む半導体膜と、前記第一半導体層の内部に埋設され且つ前記半導体膜の外縁に沿って環状に伸長する埋設部を有する第一電極と、前記第二半導体層の表面に設けられた第二電極と、前記第一半導体層内に設けられ且つ前記第一半導体層の導電率よりも高い導電率を有する電流誘導部と、を含み、前記活性層は、前記第一電極の環状パターンの内側に設けられていることを特徴としている。尚、環状とは、円形状に限定されるものではなく、矩形状等の他の形状をも含む概念である。本発明の半導体発光素子によれば、半導体膜内における横方向および積層方向における電流拡散が促進され、電流密度の均一化を図ることが可能となる。これにより、発光効率の改善、発光輝度の均一化、順方向電圧の低減および信頼性の向上を達成することができる。また、蛍光体を使用した光の混色のコントロールが容易となる。以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。図2aは本発明の実施例1に係る半導体発光素子1の平面図、図2bは図2aにおける2b-2b線に沿った断面図である。半導体発光素子1は、n電極31およびp電極32が半導体膜20の同一面側に設けられた所謂フェイスアップ型の発光ダイオードである。半導体発光素子1は、例えばGaN系半導体からなるn型半導体層22、活性層24、p型半導体層26を含む半導体膜20を有する。p電極32は、p型半導体層26のほぼ全域を覆うように形成された透明電極33と、透明電極33の表面の一部に形成されたp電極パッド34により構成される。透明電極33は、例えば透明酸化物導電体であるITOIndiumTinOxideやIZOIndiumZincOxide等により構成される。p電極パッド34は、例えば透明電極33上にNiおよびAuを積層した後パターニングすることにより形成され、半導体発光素子1の中央に配置される。n電極31は、p型半導体層26の表面からp型半導体層26、活性層24およびn型半導体層22の一部を半導体発光素子1の外縁に沿って除去することにより表出したn型半導体層の表出面22aに形成される。n電極31は半導体発光素子1の外縁に沿って活性層24、p型半導体層26およびp電極32を囲む連続した矩形環状をなしている。すなわち、活性層24、p型半導体層26およびp電極32は、n電極31の環状パターン内側に設けられる。n電極31は、n型半導体層の表出面22aから半導体膜20の積層方向に沿ってn型半導体層22の内部を伸長する埋設部31aを有する。埋設部31aを含むn電極31は、例えばAl等の光反射性を有する金属により構成され、n型半導体層22の外縁に沿って伸長する矩形環状の光反射面を形成する。活性層24から放射された光の一部は、埋設部31aにおいて半導体膜20の内側に反射され、これによって半導体膜20の側面からの光放出は抑制される。n電極31は、n型半導体層の表出面22a上のコーナ部に配置されたn電極パッド31bを有している。尚、埋設部31aはn型半導体層22内部で終端していてもよいし、n型半導体層22を貫通していてもよい。保護膜40は、SiO2等の絶縁体からなり、半導体膜20の側面、n電極31およびp電極32の側面を覆い、電極材料や実装時に用いられるはんだ材の付着による短絡を防止する。n型半導体層22の内部には電流誘導部50が埋設されている。電流誘導部50は、n型半導体層の実装面側の表面22bから半導体膜20の積層方向厚さ方向に伸長しており、活性層24に達しない深さ位置で終端している。電流誘導部50は、n電極31の環状パターンの内側に配置され、n電極31の伸長方向と略平行な矩形環状をなしている。電流誘導部50は、各部からp電極パッド34までの距離が略一定となるように、上面視においてp電極パッド34を囲むように形成されている。すなわち、p電極パッド34は、電流誘導部50の環状パターンの内側の中央に設けられる。電流誘導部50は、矩形環状に伸長する方向において連続している。また、電流誘導部50は、半導体膜20の主面方向においてp電極パッド34からの距離が比較的大きい透明電極33の端部の下方、すなわち、n側半導体層22の外縁近傍に配置される。電流誘導部50は、n型半導体層22内においてn電極の埋設部31aと対向する対向面を形成している。電流誘導部50は、n型半導体層22の導電率よりも高い導電率を有する導電体により構成される。具体的には、電流誘導部50は、金属全般、In、Sn、Znのいずれかまたはこれらのいくつかを含む酸化物導電体などにより構成される。光取り出し効率を考慮すると、電流誘導部50は、半導体発光素子1の発光波長に対して光反射率または光透過率が高い材料により構成されることが好ましい。光反射率の高い材料として例えばAg、Al、Pt、Rh等の金属またはこれらを含む合金などが挙げられる。一方、光透過率の高い材料として例えばITOIndiumTinOxide、IZOIndiumZincOxide等の透明酸化物導電体やAuNi合金などが挙げられる。電流誘導部50は、n型半導体層22との接触抵抗が低いすなわち、オーミック性接触となる材料であることが好ましい。n型半導体層22は、比較的オーミック性接触を形成しやすいので、上記した材料を用いれば問題はない。より確実に接触抵抗を低くするために電流誘導部50の表面を厚さ2~15Å程度のTiやNi等からなる金属薄膜で覆うこととしてもよい。これにより、接触抵抗の低減のみならず、電流誘導部50と半導体膜20との密着性を向上させる効果も期待できる。電流誘導部50が光反射性を有する金属等からなる場合、電流誘導部50は、n電極31と同様、n型半導体層22の外縁に沿って伸長する光反射面を形成する。その結果、電流誘導部50およびn電極31は、半導体膜20の側面からの光放出を遮る遮光壁として機能する。電流誘導部50およびn電極31は、n型半導体層22内において互いに重なるように形成されていることから、n型半導体層の表出面22aから実装面側表面22bに至る範囲に亘り遮光壁が形成される。図3に示すように、活性層24を電流誘導部50の環状パターンの内側に設け、更にn電極31を半導体膜20の積層方向に活性層24の側方まで伸ばして活性層24の周囲を囲む遮光部31cを形成することにより、半導体膜20の側面からの光放出を更に抑えることが可能となる。半導体膜20の側面からの光放出を抑制することにより蛍光体を用いた光の混色のコントロールが容易となる。半導体発光素子1は、例えば、n型半導体層22のn電極31が形成されている面とは反対側の面を実装面とし、半導体装置またはプリント基板等図示せずに搭載され、n電極31およびp電極32に接続されるボンディングワイヤ図示せずを介して半導体発光素子1に電力の供給が行われる。図2bにおいて半導体膜20内部を流れる電流が破線で示されている。p電極32から半導体膜20に注入された電流は、電流誘導部50を経由してn電極31に向かう。電流誘導部50は、n型半導体膜22内において低抵抗の電流経路を形成する。p電極パッド34からの距離が比較的大きい透明電極33の端部下方に電流誘導部50を配置することにより、当該領域を流れる電流は電流誘導部50に導かれ、当該領域における電流量が増大する。すなわち、電流誘導部50の電流誘導作用により従来電流密度が低くなっていた領域の電流密度を高くすることができる。その結果、半導体膜20の主面と平行な方向横方向における電流拡散が促進され、半導体膜20内における電流密度が均一化され、発光効率の改善および発光強度の均一化を達成することが可能となる。電流は、電流誘導部50と対向する埋設部31aの全面からn電極31に導入される。n電極31が埋設部31aを有することにより、活性層24を除去する面積を拡大することなくn電極31とn型半導体層22との接触面積を拡大することができる。すなわち、発光部面積を犠牲にすることなくn電極の面積を拡大したのと同様の効果を得ることができる。n電極31とn型半導体層22との接触面積を拡大することにより、n電極31直下における局所的な電流集中を緩和することができ、半導体発光素子の信頼性の向上を図ることができる。また、埋設部31aおよび電流誘導部50は、導電率の高い材料により構成されているため、内部電位は各領域においてほぼ一定であり、半導体膜20の積層方向における電位差はほとんどない。従って、電流は、埋設部31aと電流誘導部50の対向面の間を均一に分散して流れる。従って、半導体膜20の積層方向における電流拡散が促進され、順方向電圧の低減を図ることが可能となる。このように、本実施例に係る半導体発光素子によれば、横方向および積層方向における電流拡散が促進され、電流密度の偏りが解消されるので、結晶破壊や電極材料のマイグレーションも防止することができる。図4は、半導体発光素子1をパッケージングした半導体発光装置の構成を示す断面図である。半導体発光素子1は、プリント基板70上に接合材71を用いて固着される。プリント基板70上に形成された電極パッド72および73は、それぞれボンディングワイヤ74および75を介して半導体発光素子1のn電極およびp電極に接続される。半導体発光素子1の上面は、蛍光体含有樹脂76で覆われる。蛍光体含有樹脂76はシリコーン樹脂等の光透過性樹脂を主成分とし、これにYAGイットリウムアルミニウムガーネット:Y3Al5O12に付活剤としてCeセリウムを導入したYAG:Ce蛍光体を分散したものである。蛍光体は、半導体発光素子1から放射されるピーク波長が例えば約460nmの青色光を吸収してこれを例えば波長560nm前後に発光ピークを持つ黄色光に変換する。半導体発光装置の光放射面からは、蛍光体により波長変換された黄色光と、波長変換されずに蛍光体含有樹脂76を透過した青色光が混ざることにより白色光が得られるようになっている。封止樹脂77は、例えばシリコーン樹脂等の光透過性を有する材料からなり、プリント基板70上において半導体発光素子1やボンディングワイヤ74および75を内部に埋設するように形成される。上記したように、n電極の埋設部31aおよび電流誘導部50が遮光壁として機能するため、半導体発光素子1の側面からの光放出がほぼなくなる。従って、図4に示されるように半導体発光素子1の上面のみを蛍光体含有樹脂76で覆う場合において、色ムラのない均一な白色光を得ることができる。また、半導体発光素子1の側面をも覆うように蛍光体含有樹脂を形成した場合も同様である。すなわち、半導体発光素子1の側面を覆う蛍光体含有樹脂の被覆厚にばらつきが生じた場合でも色ムラの発生を回避することができるので、蛍光体含有樹脂の被覆厚を厳重に管理することを要せず、製造が容易となる。次に、半導体発光素子1の製造方法について図5および図6を参照しつつ以下に説明する。図5a~dおよび図6a~cは、半導体発光素子1の製造工程におけるプロセスステップ毎の断面図である。半導体膜の形成AlxInyGazN0≦x≦1、0≦y≦1、0≦z≦1、xyz1を成長可能なC面GaN基板を成長用基板10として用いる。有機金属気相成長法MOCVDMetalOrganicChemicalVaporDepositionにより成長用基板10上にAlxInyGazNから成るn型半導体層22、活性層24、p型半導体層26が積層された半導体膜20を結晶成長させる。C面GaN基板はシリコンおよびまたは酸素がドープされおり、n型の導電型を有する。このため、C面GaN基板は、半導体膜20のn型半導体層22の一部としても利用できる。図5a~dにおいて、成長用基板10とn型半導体層22との界面が破線で示されている。n型半導体層22は、成長用基板10上にSiドープされたn型GaN層を約2μm成長させることで形成される。具体的には、成長用基板10をMOCVD装置に投入し、基板温度約1000°Cとし、水素雰囲気中で約10分程度の熱処理を行うサーマルクリーニング。続いて、成長温度1000°Cを保持して、TMG45μmolmin、NH344LM、SiH427×109μmolminを30分間供給し、層厚約2μmのn型GaN層からなるn型半導体層22を形成する。活性層24にはInGaN/GaNからなる多重量子井戸構造を適用した。ここではInGaN井戸層/GaN障壁層からなるペアを5ペア形成する。n型半導体層22を形成後、成長温度約700°CにてTMG36μmolmin、TMI10μmolmin、NH344LMを33秒供給して層厚約2.2nmのInGaN井戸層を形成し、続いてTMG36μmolmin、NH344LMを320秒供給して層厚約15nmのGaN障壁層を形成する。かかる処理を5周期分繰り返すことにより活性層24が形成される。p型半導体層26は、例えばp型AlGaNクラッド層、Mgドープされたp型GaN層を順次成長させることで形成される。具体的には、成長温度を870°Cまで上げ、TMG81μmolmin、TMA75μmolmin、NH344LM、Cp2Mg29×107μmolminを5分間供給し、活性層24上に層厚約40nmのp型AlGaNクラッド層を形成する。引き続きそのままの温度でTMG18μmolmin、NH344LM、Cp2Mg29×107μmolminを7分間供給し、p型AlGaNクラッド層上に層厚約150nmのp型GaN層を形成する。これにより活性層24上にp型半導体層26が形成される図5a。n電極の形成半導体膜20をp型半導体層26の表面から部分的エッチングしてn電極31を形成するための矩形環状の凹部20aを形成し、凹部20aの底面においてn型半導体層22を表出させる。その後、n型半導体層22の表出面を更にエッチングして埋設部31aを形成するための矩形環状の溝20bを形成する。具体的には、フォトリソグラフィ技術によって凹部20aの形成領域に開口部を有するレジストマスクをp型半導体層26の表面に形成した後、ウエハを反応性イオンエッチングRIE装置に投入する。上記レジストマスクを介して半導体膜20をp型半導体層26の表面から500nm程度エッチングして矩形環状の凹部20aを形成し、n型半導体層22を露出させる。その後、レジストマスクを除去する。続いて、埋設部31aを形成するための溝20bの形成領域に開口部を有するレジストマスクをn型半導体層22の表出面に形成した後、ウエハを反応性イオンエッチング装置に投入する。上記レジストマスクを介してn型半導体層22の表出面を更に50μm程度エッチングして矩形環状の溝20bを形成する図5b。次に、上記レジストマスクを介して凹部20aの底面において表出したn型半導体層22の表面に電子ビーム蒸着法によりTi1nm、Al1000nm、Ti1nmを溝20b内に積層し、続いて、比較的成膜速度の高い抵抗加熱蒸着法を用いてAu約49μmで溝20bを充填する。その後、レジストマスクと共に不要部分の金属膜を除去して埋設部31aを有するn電極31を形成する。尚、溝20b充填する際、抵抗加熱法に代えて電子ビーム蒸着法または他の成膜速度の速い手法、例えば電界メッキ法などを用いることも可能である図5c。p電極および保護膜の形成p型半導体層26の表面にp電極32を形成する。スパッタ法などにより、p型半導体層26の表面に透明電極33を構成する厚さ約100nmのITO膜を形成する。次にフォトリソグラフィ技術によってITO膜を残したい領域にレジストマスクを形成する。すなわち、レジストマスクは、凹部20aとその近傍に開口を有する。続いて、ウェットエッチングによりITO膜の不要部分を除去する。レジストマスクを除去後、ウエハ表面にp電極パット34の形成領域に開口部を有するレジストマスクを形成し、電子ビーム蒸着法にてTi1nm、Al1000nm、Ti1nm、Au500nmを順次成膜する。その後、レジストマスクと共に不要部分の金属を除去することによりp電極パッド34をパターニングする。これにより、p型半導体層26の表面にp電極32が形成される。続いて、凹部20aを形成することにより表出した半導体膜20の端面、p電極32およびn電極31の側面等をSiO2等の絶縁膜からなる保護膜40で覆う。具体的には、スパッタ法などにより、ウエハ上に厚さ約300nmのSiO2膜を形成する。フォトリソグラフィ技術によりSiO2膜上にレジストマスクを形成した後、ウェットエッチングによりSiO2膜を部分的に除去することにより保護膜40を形成する。尚、保護膜40はSiO2限らずSi3N4やTaN等の他の絶縁膜により構成されていてもよい。また、保護膜40を構成する絶縁体を電子ビーム蒸着法やCVD法にて成膜することも可能である図5d。電流誘導部の形成必要に応じてウエハを個々の光半導体素子にダイシング可能な厚さ、例えば80~200μm程度に薄片化する。ウエハは研削、研磨、化学機械研磨CMP法、ドライエッチング、ウェットエッチングのいずれかまたはこれらを組み合わせることで薄片化できる。例えば、反応性イオンエッチングによりウエハをn型半導体層22側すなわち、成長用基板10の裏面側からエッチングし、総厚が約120μmとなるようにウエハを薄片化する。続いて、電流誘導部50の形成領域に開口部を有するレジストマスクをn型半導体層22の表面に形成する。続いて、ドライエッチングによりレジスマスクを介してn型半導体層22を約100μmエッチングして、電流誘導部50を形成するための溝を形成する。次に、電子ビーム蒸着によりTi1nm、Al1000nm、Ti1nmを溝内に積層し、比較的成膜速度の速い抵抗加熱蒸着法を用いてAu約100μmで溝を充填する。その後、レジストマスクと共に不要部分の金属膜を除去して電流誘導部50を形成する。尚、電流誘導部を形成するための溝を充填する際、抵抗加熱法に代えて電子ビーム蒸着法または他の成膜速度の速い手法、例えば電界メッキ法などを用いることも可能である図6a。素子分離ウエハを切断、分離して個々の半導体発光素子に個片化する。具体的には図6bにおいて破線で示されるダイシングラインに沿った開口部を有するレジストマスクをウエハのp電極32およびn電極31が形成されている側の表面に形成する。続いて、ウェットエッチングによりレジストマスクを介して保護膜40をエッチングする。これにより、ダイシングラインに沿って保護膜40が除去される。レジストマスクを除去後、レーザスクライブ法によりダイシングラインに沿って半導体層20を分割し、半導体発光素子をチップ状に個片化する。尚、半導体膜20の分割はレーザスクライブに限らず、ダイシング、ドライエッチング、スクライブブレイキングなどの手法を用いてもよい。以上の各工程を経ることにより半導体発光素子1が完成する図6b、c。図7aは本発明の実施例2に係る半導体発光素子2の構成を示す平面図、図7bは図7aにおける7b-7b線に沿った断面図である。以下において、半導体発光素子2が上記した実施例1に係る半導体発光素子と異なる点について説明する。半導体発光素子2は、n型半導体層22の内部にp電極パッド34からの距離が互いに異なる位置に設けられた電流誘導部50Xおよび50Yを有する。すなわち、本実施例において、電流誘導部は、複数の環状セグメントにより構成される。電流誘導部50Xおよび50Yは、n型半導体層22の実装面側の表面22bから半導体膜20の積層方向厚さ方向に伸長しており、活性層24に達しない深さ位置で終端している。電流誘導部50Xおよび50Yは、それぞれ、n電極31の環状パターンの内側に配置され、n電極31の伸長方向と略平行な矩形環状をなしている。電流誘導部50Xおよび50Yは、それぞれ、各部からp電極パッド34までの距離が略一定となるように、上面視においてp電極パッド34を囲むように配置される。すなわち、p電極パッド34は、電流誘導部50Xおよび50Yの環状パターンの内側に設けられる。電流誘導部50Xはp電極パッド34からの距離がより近い電流誘導部50Yの環状パターンの内側に設けられている。p電極パッド34からより遠い位置に配置された電流誘導部50Yの終端部50Yaは、電流誘導部50Xの終端部50Xaよりも活性層24により近い深さ位置まで達している。電流誘導部50Yは、n型半導体層22内においてn電極の埋設部31aと対向する対向面を形成している。図7bにおいて半導体膜20内部を流れる電流が破線で示されている。p電極32から半導体膜20に注入された電流は、電流誘導部50Xおよび50Yを経由してn電極31に向かう。複数の電流誘導部をp電極パッド34からの距離が互いに異なる位置に配置することにより、より高精度な電流制御が可能となる。電流誘導部50Xの終端部50Xaを電流誘導部50Yの終端部50Yaよりもp電極32から遠ざけることにより、電流誘導部50Xと50Yの電流誘導能力に差を設けることができる。このように、半導体膜20内に生じる電界の大きさに応じて電流誘導能力が互いに異なる複数の電流誘導部を配置することにより、半導体膜20内における電流拡散の促進および電流密度の均一化を図ることが可能となる。尚、内側に設けられた電流誘導部50Xは、矩形環状に伸長する方向において不連続であってもよい。すなわち、電流誘導部50Xは複数のセグメントに分割されていてもよい。これにより、半導体膜20内における光散乱が生じやすくなり、発光分布の更なる均一化が期待できる。図8aおよびbは、それぞれ、透明電極33上においてp電極パッド34に接続された補助電極35を更に有する半導体発光素子3の構成を示す平面図および断面図である。補助電極35は、透明電極33よりも導電率の低い材料により構成され、透明電極33の対角線および外縁に沿って伸長している。このようにp電極パッド34から透明電極33の端部に向けて補助電極35を配置することにより、透明電極33の各部における電位分布の均一化が図られ、p電極パッド34直下における電流集中が緩和される。補助電極35を設けると、半導体膜20内における電界分布が変化することから、電流誘導部50Xおよび50Yの終端位置を図7bの例から変更する必要がある。すなわち、図8に示す態様の補助電極35を設ける場合、電流誘導部50Xの終端部50Xaを電流誘導部50Yの終端部50Yaよりもp電極32に近づけることにより、半導体膜20内における電流密度の均一化を図ることが可能となる。本発明の実施例2に係る半導体発光素子によれば、上記した実施例1に係る半導体発光素子と同様の効果を得ることができる。半導体膜20内に生じる電界の大きさに応じて終端位置が互いに異なる複数の環状セグメントからなる電流誘導部をn型半導体層22内に設けることにより、より高精度な電流制御を行うことが可能となり、半導体膜20内における電流拡散を更に促進させることが可能となる。図9aは、本発明の実施例3に係る半導体発光素子4の構成を示す平面図、図9bは図9aにおける9b-9b線に沿った断面図である。半導体発光素子4は、n電極31およびp電極32側が実装面となるフリップチップ型の発光素子である。p電極32は、p型半導体層26のほぼ全域を覆うように例えばPt、Ag、Ti、Auを順次蒸着することにより形成される。n電極31は、上記各実施例に係るフェイスアップ型の発光素子の場合と同様、n型半導体層22の外縁に沿って活性層24、p型半導体層26およびp電極32を囲む矩形環状をなしている。n電極31は、n型半導体層の表出面22aから半導体膜20の積層方向に沿ってn型半導体層22の内部を伸長する埋設部31aを有する。n電極31は、p電極32の表面の高さと同じ高さ位置となる厚さで形成される。すなわち、n電極31は、活性層24の側方に延在しており、これによって活性層24の周囲を囲む遮光部31cが形成される。n型半導体層22の内部にはn電極31からの距離が互いに異なる位置に電流誘導部50X、50Y、50Zが埋設されている。電流誘導部50は、n型半導体層の光放出面側の表面22bから半導体膜20の積層方向厚さ方向に伸長しており、活性層24に達しない深さ位置で終端している。電流誘導部50X、50Y、50Zは、それぞれ、n電極31の環状パターンの内側に配置され、n電極31の伸長方向と略平行な矩形環状をなしている。電流誘導部50Xは、電流誘導部50Yおよび50Zの環状パターンの内側に配置され、電流誘導部50Yは、電流誘導部50Zの環状パターンの内側に配置されている。n電極31から最も遠い位置に配置された電流誘導部50Xの終端部50Xaは、他の電流誘導部50Yおよび50Zの終端部50Yaおよび50Zaよりも活性層24に近い深さ位置まで達している。n電極31に最も近い位置に配置され電流誘導部50Zの終端部50Zaは、他の電流誘導部50Xおよび50Yの終端部50Xaおよび50Yaよりも活性層24に遠い深さ位置で終端している。最外周の電流誘導部50Zは、n型半導体層22内においてn電極31の埋設部31aと対向する対向面を形成している。電流誘導部50X、50Y、50Zが光反射性を有する金属等からなる場合、電流誘導部は、n電極31と同様、n型半導体層22の外縁に沿って伸長する光反射面を形成する。これにより、電流誘導部50X、50Y、50Zおよびn電極31は、半導体膜20の側面からの光放出を遮る遮光壁として機能する。電流誘導部50X、50Y、50Zおよびn電極31は、n型半導体層22内において互いに重なるように形成されていることから、n型半導体層の表出面22aから光放出面22bに至る範囲に亘り遮光壁が形成される。n電極31は、活性層24の側方に延在する遮光部31cを有しているので半導体膜20の側面からの光放出を更に抑えることが可能となる。半導体発光素子4は、n電極31およびp電極32がはんだ等の接合材を介して図示しない実装基板上に搭載される。n型半導体層22の表面22bが光放出面となることから、より内側に配置された電流誘導部50Xおよび50Yを、矩形環状に伸長する方向において不連続とすることにより、光取り出し効率を向上させることができる。本発明の実施例3に係る半導体発光素子によれば、上記した実施例1および実施例2に係るフェイスアップ型の半導体発光素子と同様の効果を得ることができる。以上の説明から明らかなように、本発明の各実施例に係る半導体発光素子によれば、n型半導体層22内にn型半導体層の導電率よりも高い導電率を有する電流誘導部50が設けられる故、半導体膜20内における電流拡散が促進され、電流集中が緩和される。その結果、半導体膜20内における電流密度が均一化され輝度むらの解消および発光効率の改善を達成することができる。半導体膜内における電流集中が緩和されることから結晶の破壊や電極材料のマイグレーションも防止することができ、信頼性の向上を図ることが可能となる。また、半導体膜20内においてn電極の埋設部31aと電流誘導部50が対向面を形成するように配置される故、半導体膜20内の積層方向における電流拡散も促進され、これによって、順方向電圧の低減を図ることが可能となる。また、埋設部31aによりn電極31とn型半導体層22との接触面積が確保される故、発光部面積を確保しつつn電極の面積を拡大したのと同様の効果を得ることができる。また、n電極31および電流誘導部50が活性層24を囲むように配置される故、半導体膜20の側面からの光放出が抑制される。これにより、蛍光体を用いた光の混色のコントロールが容易となる。