入力信号の論理に応じた電圧の出力信号を出力するドライバ回路であって、定電圧のバイアス電圧を発生する定電圧発生部と、内部に流れる定電流の電流値に応じて出力信号の振幅が定まり、前記バイアス電圧の電圧値に応じて前記出力信号の電位が定まり、前記入力信号の論理に応じた電圧の出力信号を出力する電流モードロジック回路と、前記定電圧発生部における前記バイアス電圧の出力端から、設定された電流値の定電流を流し出す調整用定電流源と、前記電流モードロジック回路内に流れる定電流の電流値に応じて、前記調整用定電流源に流す定電流の電流値を予め設定する電流設定部とを備えるドライバ回路。前記電流設定部は、前記電流モードロジック回路内において流れる定電流の電流値と、前記調整用定電流源に流す定電流の電流値との合計が一定となるように、前記調整用定電流源に流す定電流の電流値を予め設定する請求項1に記載のドライバ回路。当該ドライバ回路は、前記入力信号として差動モード信号を入力し、前記電流モードロジック回路は、一端が前記バイアス電圧を入力するバイアス入力端に接続されるポジ側出力抵抗と、一端が前記バイアス入力端に接続されるネガ側出力抵抗と、設定された電流値の定電流を流すロジック内定電流源と、前記入力信号のポジ側信号の論理に応じて、前記ポジ側出力抵抗における前記バイアス入力端に接続されていない方の端と前記ロジック内定電流源との間を、接続または開放するポジ側スイッチと、前記入力信号のネガ側信号の論理に応じて、前記ネガ側出力抵抗における前記バイアス入力端に接続されていない方の端と前記ロジック内定電流源との間を、接続または開放するネガ側スイッチと、を有する請求項1または2に記載のドライバ回路。前記電流モードロジック回路は、前記ポジ側出力抵抗における前記バイアス入力端に接続されていない方の端、または、前記ネガ側出力抵抗における前記バイアス入力端に接続されていない方の端のいずれか一方と接続され、入力した前記入力信号に応じた電圧のシングルモード信号を出力する電圧出力端を更に有する請求項3に記載のドライバ回路。当該ドライバ回路は、前記バイアス電圧の基準となる設定電圧を出力する設定電圧出力部を更に備え、前記定電圧発生部は、前記設定電圧出力部から出力された前記設定電圧を電力増幅した前記バイアス電圧を出力するA級電力増幅器である請求項1から4の何れか1項に記載のドライバ回路。前記定電圧発生部は、前記設定電圧を非反転入力端から入力し、前記バイアス電圧を反転入力端から入力する演算増幅器と、コレクタがソース側電源に接続され、エミッタが当該定電圧発生部における前記バイアス電圧を出力するバイアス電圧の出力端に接続され、ベースが前記演算増幅器の出力端に接続されるnpnトランジスタと、を有する請求項5に記載のドライバ回路。前記電流モードロジック回路内の前記ロジック内定電流源は、コレクタが前記ポジ側スイッチおよび前記ネガ側スイッチに接続され、エミッタがシンク側電源に接続される第1ミラー側npnトランジスタであり、前記電流設定部は、設定された電流値の定電流を流す第1定電流源と、コレクタが前記第1定電流源に接続され、エミッタがシンク側電源に接続され、ベースがコレクタに短絡されているとともに前記第1ミラー側npnトランジスタのベースに接続される第1カレント側npnトランジスタと、を有する請求項3に記載のドライバ回路。前記調整用定電流源は、コレクタが前記定電圧発生部のバイアス電圧の出力端に接続され、エミッタがシンク側電源に接続される第2ミラー側npnトランジスタであり、前記電流設定部は、前記調整用定電流源に流すべき電流の基準値に応じた定電流を流す第2定電流源と、コレクタが前記第2定電流源に接続され、エミッタがシンク側電源に接続され、ベースがコレクタに短絡されているとともに前記第2ミラー側npnトランジスタのベースに接続される第2カレント側npnトランジスタと、前記第2定電流源から流れ出す電流の一部を前記第2カレント側npnトランジスタをバイパスさせてシンク側電源に流すとともに、バイパスする電流の電流値を前記第1定電流源が流す定電流の電流値に応じて変更する分岐部と、を更に有する請求項7に記載のドライバ回路。前記分岐部は、コレクタが前記第2定電流源に接続され、エミッタが前記シンク側電源に接続され、ベースが前記第1カレント側npnトランジスタのベースに接続される分岐用npnトランジスタである請求項8に記載のドライバ回路。被試験デバイスを試験する試験装置であって、前記被試験デバイスに供給する信号の波形パターンおよび前記被試験デバイスから出力される期待値を発生するパターン発生部と、前記波形パターンに応じた波形の試験信号を前記被試験デバイスへと供給する供給部と、前記試験信号を供給したことに応じて前記被試験デバイスから出力された応答信号を取得する取得部と、前記取得部により取得された応答信号の値と前記期待値とを比較して前記被試験デバイスの良否を判定する判定部とを備え、前記供給部は、前記試験信号を前記被試験デバイスへと供給するための少なくとも1つの請求項1から9の何れか1項に記載のドライバ回路を有する試験装置。試験に先立って、前記ドライバ回路における前記定電圧発生部が出力するバイアス電圧および前記電流モードロジック回路内において流れる定電流の電流値を変更して、前記試験信号のハイ側電圧およびロー側電圧を設定する電圧設定部を更に備える請求項10に記載の試験装置。CML回路は、一方のトランジスタのコレクタから出力信号を出力する。また、CML回路は、定電流源の電流値を変更することにより、出力信号の電圧振幅が変更される。ところで、CML回路は、定電流源の電流値を変更すると、A級電力増幅器の出力電流も変化させて、A級電力増幅器の特性を変化させてしまう。特に、A級電力増幅器は、出力段のトランジスタのアイドリング電流が少なくなると出力抵抗が大きくなり、応答特性が悪化する。また、CML回路は、定電流源の電流値を変更すると、消費電流も変動してしまう。しかし、CML回路を試験装置のドライバ回路に適用した場合、試験信号の電圧振幅を変更しても、応答特性が変動せず、且つ、ドライバ回路の全体の消費電流量が変わらないことが好ましい。本発明の第1の態様においては、入力信号の論理に応じた電圧の出力信号を出力するドライバ回路であって、定電圧のバイアス電圧を発生する定電圧発生部と、内部に流れる定電流の電流値に応じて出力信号の振幅が定まり、前記バイアス電圧の電圧値に応じて前記出力信号の電位が定まり、前記入力信号の論理に応じた電圧の出力信号を出力する電流モードロジック回路と、前記定電圧発生部における前記バイアス電圧の出力端から、設定された電流値の定電流を流し出す調整用定電流源と、前記電流モードロジック回路内に流れる定電流の電流値に応じて、前記調整用定電流源に流す定電流の電流値を予め設定する電流設定部とを備えるドライバ回路、および、このようなドライバ回路を備える試験装置を提供する。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、本実施形態に係るドライバ回路10の構成を示す。ドライバ回路10は、入力信号の論理に応じた電圧の出力信号を出力する。本実施形態においては、ドライバ回路10は、2値の論理レベルを表す差動モード信号を、入力信号として入力する。そして、ドライバ回路10は、入力信号の論理に応じたシングルモード信号を出力信号として出力する。ドライバ回路10は、定電圧発生部22と、電流モードロジック回路24と、調整用定電流源26と、設定電圧出力部28と、電流設定部30とを備える。定電圧発生部22は、設定電圧出力部28から出力された設定電圧に応じた、定電圧のバイアス電圧を発生する。本実施形態においては、定電圧発生部22は、設定電圧出力部28から出力された設定電圧を電力増幅したバイアス電圧を出力するA級電力増幅器である。定電圧発生部22は、一例として、演算増幅器42と、npnトランジスタ44とを有する。演算増幅器42は、設定電圧を非反転入力端から入力する。また、演算増幅器42は、当該定電圧発生部22から出力されるバイアス電圧を反転入力端からフィードバックして入力する。npnトランジスタ44は、コレクタがソース側電源に接続され、エミッタが当該定電圧発生部22におけるバイアス電圧を出力するバイアス電圧の出力端に接続され、ベースが演算増幅器42の出力端に接続される。このような定電圧発生部22は、バイアス電圧の出力端に接続された負荷が変動しても、バイアス電圧を設定電圧に一致させるように動作する。電流モードロジック回路24は、入力信号の論理に応じた電圧の出力信号を出力する。電流モードロジック回路24は、内部に定電流テール電流を流し、内部に流れる定電流テール電流の電流値に応じて出力信号の振幅が定まる。また、電流モードロジック回路24は、バイアス電圧の電圧値に応じて出力信号の電位が定まる。より具体的には、電流モードロジック回路24は、バイアス電圧の電圧値に応じて、出力信号の第1論理電圧例えばL論理電圧または第2論理電圧例えばH論理電圧のうち一方が定まる。本実施形態においては、電流モードロジック回路24は、ポジ側入力端46と、ネガ側入力端48と、バイアス入力端50と、ポジ側出力抵抗52と、ネガ側出力抵抗54と、ロジック内定電流源56と、ポジ側スイッチ58と、ネガ側スイッチ60と、信号出力端62とを有する。ポジ側入力端46には、入力信号のポジ側信号が入力される。ネガ側入力端48には、入力信号のネガ側信号が入力される。バイアス入力端50には、定電圧発生部22から発生されたバイアス電圧が入力される。ポジ側出力抵抗52は、一端がバイアス入力端50に接続され、他端がポジ側スイッチ58の一端に接続される。ネガ側出力抵抗54は、一端がバイアス入力端50に接続され、他端がネガ側スイッチ60の一端に接続される。なお、ポジ側出力抵抗52およびネガ側出力抵抗54は、例えば、略同一抵抗値例えば75ωまたは50ωである。ロジック内定電流源56は、設定された電流値の定電流テール電流を流す。より具体的には、ロジック内定電流源56は、ポジ側スイッチ58およびネガ側スイッチ60からシンク側電源に、テール電流を流す。本実施形態においては、ロジック内定電流源56は、npnトランジスタ第1ミラー側npnトランジスタ72である。第1ミラー側npnトランジスタ72は、コレクタがポジ側スイッチ58およびネガ側スイッチ60に接続され、エミッタがシンク側電源に接続される。ポジ側スイッチ58は、入力信号のポジ側信号の論理に応じて、ポジ側出力抵抗52におけるバイアス入力端50に接続されていない方の端とロジック内定電流源56との間を、接続または開放する。ポジ側スイッチ58は、一例として、入力信号のポジ側信号の論理がH論理である場合にはオン接続し、入力信号のポジ側信号の論理がL論理である場合にはオフ開放する。本実施形態においては、ポジ側スイッチ58は、npnトランジスタである。この場合、ポジ側スイッチ58は、コレクタがポジ側出力抵抗52におけるバイアス入力端50に接続されていない方の端に接続され、エミッタがロジック内定電流源56第1ミラー側npnトランジスタ72のコレクタに接続され、ベースに入力信号のポジ側信号が入力される。ネガ側スイッチ60は、入力信号のネガ側信号の論理に応じて、ネガ側出力抵抗54におけるバイアス入力端50に接続されていない方の端とロジック内定電流源56との間を、接続または開放する。ネガ側スイッチ60は、一例として、入力信号のネガ側信号の論理がH論理である場合にはオン接続し、入力信号のネガ側信号の論理がL論理である場合にはオフ開放する。本実施形態においては、ネガ側スイッチ60は、npnトランジスタである。この場合、ネガ側スイッチ60は、コレクタがネガ側出力抵抗54におけるバイアス入力端50に接続されていない方の端に接続され、エミッタがロジック内定電流源56第1ミラー側npnトランジスタ72のコレクタに接続され、ベースに入力信号のネガ側信号が入力される。信号出力端62は、出力信号として、入力信号に応じた電圧のシングルモード信号を出力する。本実施形態においては、信号出力端62は、ポジ側出力抵抗52におけるバイアス入力端50に接続されていない方の端と接続される。これに代えて、信号出力端62は、ネガ側出力抵抗54におけるバイアス入力端50に接続されていない方の端と接続されてもよい。このような電流モードロジック回路24では、差動モード信号によりスイッチングされるので、ポジ側スイッチ58とネガ側スイッチ60とが相補的にスイッチングする。すなわち、ポジ側スイッチ58およびネガ側スイッチ60は、一方がオン接続なら、他方がオフ開放となる。従って、電流モードロジック回路24では、ポジ側出力抵抗52またはネガ側出力抵抗54の一方のみにロジック内定電流源56が流す定電流テール電流の全てが流れる。従って、このような電流モードロジック回路24は、信号出力端62がポジ側出力抵抗52に接続されていれば、ポジ側スイッチ58がオン接続された場合、L論理電圧を出力し、ポジ側スイッチ58がオフ開放された場合、H論理電圧を出力する。また、このような電流モードロジック回路24は、信号出力端62がネガ側出力抵抗54に接続されていれば、ネガ側スイッチ60がオン接続された場合、L論理電圧を出力し、ネガ側スイッチ60がオフ開放された場合、H論理電圧を出力する。ここで、H論理電圧は、定電圧発生部22から発生されたバイアス電圧である。また、L論理電圧は、バイアス電圧から、ロジック内定電流源56が流す定電流テール電流にポジ側出力抵抗52またはネガ側出力抵抗54の抵抗値を乗じた電圧を減算した電圧である。すなわち、バイアス電圧をVhとし、テール電流をIsetとし、ポジ側出力抵抗52またはネガ側出力抵抗54の抵抗値をRとした場合、H論理電圧はVhとなり、L論理電圧は、Vh-Iset×Rとなる。調整用定電流源26は、定電圧発生部22におけるバイアス電圧の出力端から、電流設定部30によって設定された電流値の定電流調整電流を流し出す。本実施形態に係る調整用定電流源26は、定電圧発生部22におけるバイアス電圧の出力端とシンク側電源との間に設けられる。本実施形態においては、調整用定電流源26は、npnトランジスタ第2ミラー側npnトランジスタ74である。第2ミラー側npnトランジスタ74は、コレクタが定電圧発生部22のバイアス電圧の出力端に接続され、エミッタがシンク側電源に接続される。設定電圧出力部28は、電流モードロジック回路24に印加されるバイアス電圧の基準となる設定電圧を出力する。設定電圧出力部28は、外部からの制御に応じて設定電圧を増減させる。設定電圧出力部28は、DAコンバータであってもよいし、外部からの制御に応じて出力電圧が変化する電圧源であってもよい。これにより、設定電圧出力部28は、出力信号の電位H論理電圧またはL論理電圧の電位を外部からの制御に応じて変更することができる。電流設定部30は、外部からの制御に応じて、電流モードロジック回路24内に流れる定電流テール電流の電流値を予め設定する。これにより、電流設定部30は、出力信号の電圧振幅を外部からの制御に応じて変更することができる。また、電流設定部30は、電流モードロジック回路24内に流れる定電流テール電流の電流値に応じて、調整用定電流源26に流す定電流調整電流の電流値を予め設定する。ここで、予め設定するとは、電流モードロジック回路24におけるスイッチングの動作中ではなく、スイッチング動作に先立って設定することを意味する。電流設定部30は、電流モードロジック回路24内において流れる定電流テール電流の電流値と、調整用定電流源26に流す定電流調整電流の電流値との合計が一定となるように、調整用定電流源26に流す定電流の電流値を予め設定する。これにより、電流設定部30は、出力信号の電圧振幅および出力信号の電位H論理電圧またはL論理電圧に関わらず、定電圧発生部22から出力される電流量を一定にすることができる。本実施形態において、電流設定部30は、第1定電流源82と、第1カレント側npnトランジスタ84と、第2定電流源86と、第2カレント側npnトランジスタ88と、分岐部90とを有する。第1定電流源82は、外部から設定された電流値の定電流を流す。第1カレント側npnトランジスタ84は、コレクタが第1定電流源82に接続され、エミッタがシンク側電源に接続され、ベースがコレクタに短絡されている。これにより、第1カレント側npnトランジスタ84は、ダイオード接続とされ、コレクタからエミッタへ第1定電流源82から出力された定電流を流すことができる。さらに、第1カレント側npnトランジスタ84は、ベースが、電流モードロジック回路24内のロジック内定電流源56を構成する第1ミラー側npnトランジスタ72のベースに接続される。すなわち、第1カレント側npnトランジスタ84および第1ミラー側npnトランジスタ72は、カレントミラー回路として機能する。従って、第1ミラー側npnトランジスタ72は、第1カレント側npnトランジスタ84に流れる電流に対して、予め定められた倍率例えば10倍の電流を流す。これにより、電流設定部30は、第1定電流源82に流れる電流に比例した電流を、ロジック内定電流源56に流すことができる。第2定電流源86は、調整用定電流源26に流すべき電流の基準値に応じた定電流を流す。第2カレント側npnトランジスタ88は、コレクタが第2定電流源86に接続され、エミッタがシンク側電源に接続され、ベースがコレクタに短絡されている。これにより、第2カレント側npnトランジスタ88は、ダイオード接続とされ、コレクタからエミッタへ第2定電流源86から出力された定電流を流すことができる。さらに、第2カレント側npnトランジスタ88は、ベースが、調整用定電流源26を構成する第2ミラー側npnトランジスタ74のベースに接続される。すなわち、第2カレント側npnトランジスタ88および第2ミラー側npnトランジスタ74は、カレントミラー回路として機能する。従って、第2ミラー側npnトランジスタ74は、第2カレント側npnトランジスタ88に流れる電流に対して、予め定められた倍率例えば10倍の電流を流す。分岐部90は、第2定電流源86から流れ出す電流の一部バイパス電流を、第2カレント側npnトランジスタ88をバイパスさせてシンク側電源に流す。従って、分岐部90は、第2定電流源86が流す定電流からバイパス電流を減算した電流値を、第2カレント側npnトランジスタ88のコレクタに与えることができる。これにより、分岐部90は、第2定電流源86が流す定電流からバイパス電流を減算した電流に対して、予め定められた倍率例えば10倍の電流を、調整用定電流源26に流すことができる。さらに、分岐部90は、バイパス電流の電流値を、第1定電流源82が流す定電流の電流値に応じて変更する。より具体的には、分岐部90は、第1定電流源82が流す定電流の電流値が増加すればバイパス電流の電流値を増加させ、第1定電流源82が流す定電流の電流値が減少すればバイパス電流の電流値を減少する。本実施形態においては、分岐部90は、npnトランジスタ分岐用npnトランジスタ92である。分岐用npnトランジスタ92は、コレクタが第2定電流源86に接続され、エミッタがシンク側電源に接続され、ベースが第1カレント側npnトランジスタ84のベースに接続される。すなわち、第1カレント側npnトランジスタ84および分岐用npnトランジスタ92は、カレントミラー回路として機能する。従って、分岐用npnトランジスタ92は、第1カレント側npnトランジスタ84に流れる電流に対して、予め定められた倍率例えば1倍の電流を流す。これにより、分岐部90は、第1定電流源82に流れる電流に対して、予め定められた倍率例えば1倍の電流を流すことができる。すなわち、分岐部90は、バイパス電流の電流値を、第1定電流源82が流す定電流の電流値に応じて変更することができる。このような構成により、電流設定部30は、電流モードロジック回路24内に流れる定電流テール電流の電流値を予め設定することができる。これにより、電流設定部30は、出力電流の電圧振幅を予め設定することができる。さらに、電流設定部30は、ロジック内定電流源56に流れるテール電流の電流値の増減に応じて、調整用定電流源26に流れる調整電流の電流値を変更することができる。より具体的には、電流設定部30は、電流モードロジック回路24内のテール電流の電流値と、調整用定電流源26に流す調整電流の電流値との合計が一定となるように予め設定することができる。図2は、ドライバ回路10から出力される出力信号の波形の一例を示す。ドライバ回路10は、入力信号の論理の変化に応じて、L論理電圧とH論理電圧との間を変化する出力信号を出力することができる。ここで、ドライバ回路10は、外部からのバイアス電圧の制御に応じて、出力信号のH論理電圧またはL論理電圧の電位を変更することができる。また、ドライバ回路10は、外部からの電流モードロジック回路24の内部に流れる電流テール電流の電流値の制御に応じて、出力信号の電圧振幅を変更することができる。さらに、ドライバ回路10は、外部からの電流モードロジック回路24の内部に流れる電流テール電流の電流値の制御に応じて、調整用定電流源26に流れる電流の電流値を変更する。ドライバ回路10は、テール電流の電流値の増減に対して反比例して、調整用定電流源26に流れる電流の電流値を変更する。すなわち、ドライバ回路10は、テール電流を指定された値分増加させた場合には、調整用定電流源26に流れる電流を指定された値分減少させる。また、ドライバ回路10は、テール電流を指定された値分減少させた場合には、調整用定電流源26に流れる電流を指定された値分増加させる。これにより、ドライバ回路10は、電流モードロジック回路24に流れる電流と調整用定電流源26に流れる電流との合計を常に一定にすることができる。さらに、ドライバ回路10は、定電圧発生部22が出力する電流も常に一定にすることができる。これにより、ドライバ回路10によれば、出力信号の電圧振幅を変更しても、出力信号の応答特性が変動せず、更に、全体の消費電流量を一定にすることができる。また、このようなドライバ回路10は、バイポーラプロセスで製造した場合においては、内部のバイポーラトランジスタを全てのnpnトランジスタにより形成することができる。なお、ドライバ回路10は、バイポーラトランジスタのプロセスに限らず、C-MOSトランジスタを用いたプロセスにより製造してもよい。図3は、本実施形態に係る試験装置100の構成を、被試験デバイス200とともに示す。試験装置100は、被試験デバイス200を試験する。試験装置100は、パターン発生部110と、供給部112と、取得部114と、判定部116と、電圧設定部118とを備える。パターン発生部110は、被試験デバイス200に供給する信号の波形パターンおよび被試験デバイス200から出力される期待値を発生する。供給部112は、波形パターンに応じた波形の試験信号を被試験デバイス200へと供給する。供給部112は、試験信号を被試験デバイス200へと供給するための少なくとも1つのドライバ回路10を有する。ドライバ回路10は、差動モード信号で波形パターンを受け取り、差動モード信号の論理に応じた試験信号を出力する。なお、ドライバ回路10は、図1に示したドライバ回路10と同一の構成および機能を有するので、説明を省略する。取得部114は、試験信号を供給したことに応じて被試験デバイス200から出力された応答信号を取得する。判定部116は、取得部114により取得された応答信号の値と期待値とを比較して被試験デバイス200の良否を判定する。電圧設定部118は、試験に先立って、ドライバ回路10における定電圧発生部22が出力するバイアス電圧および電流モードロジック回路24内において流れる定電流の電流値を変更して、試験信号のハイ側電圧およびロー側電圧を設定する。このような試験装置100によれば、試験信号の電圧振幅および試験信号のH論理電圧またはL論理電圧の電位を変更しても、ドライバ回路10の応答特性および消費電流を一定に保つことができる。これにより、試験装置100によれば、被試験デバイスを精度良く試験することができる。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。