CPUユニットと、前記CPUユニットにより制御され、共通コネクタを介して連結された各種ユニットと、前記CPUユニットおよび前記各種ユニット内を通して設けられ、前記CPUユニットおよび前記各種ユニットを接続する内部バスと、前記各種ユニットの各々に共通して設けられ、前記内部バスの異常検出のための異常検出用データを保持するバスインタフェースと、を有し、前記CPUユニットは、前記各種ユニットの前記バスインタフェースから読み出した前記異常検出用データを照合することにより、前記内部バスの異常箇所を検出することを特徴とするプログラマブルロジックコントローラ。前記CPUユニットを含む基本ブロックと、増設ケーブルを介して前記基本ブロックに連結された増設ブロックと、を有し、前記基本ブロックは、前記内部バスを分岐させたうちの一つが前記増設ケーブルに接続可能とされた分岐ユニットを有し、前記分岐ユニットは、前記増設ケーブルの抜けを検出するための増設ケーブル抜け情報を、前記バスインタフェースにおいて保持し、前記CPUユニットは、前記分岐ユニットの前記バスインタフェースから読み出した前記増設ケーブル抜け情報から、前記増設ケーブルの接続状態を検出することを特徴とする請求項1に記載のプログラマブルロジックコントローラ。前記CPUユニットは、前記内部バスに通信異常が有ると判断した場合に、前記通信異常が発生した前記各種ユニットあるいは前記増設ケーブルを特定し、エラー通知を行うことを特徴とする請求項2に記載のプログラマブルロジックコントローラ。従来の技術による異常検出は、バス信号の経路が単一のコネクタ、あるいはバックプレーンのベースユニットを介して接続されたものであって、CPUユニットと各ユニットとに単独の内部バスがある場合に適用可能である。ユニット同士を直接連結して構築される、いわゆるベースレスタイプのシステムでは、バス信号の経路はユニットを介して接続されたものであって、CPUユニットと各ユニットとが内部バスを完全に共有している。内部バスを完全に共有するシステムに、従来の技術による異常検出を適用した場合、内部バスの通信異常の検出は可能である一方、異常箇所を特定することが困難であるという問題を生じる。本発明は、上記に鑑みてなされたものであって、内部バスにおいて通信異常が発生した箇所を正確に特定可能とするプログラマブルロジックコントローラを得ることを目的とする。上述した課題を解決し、目的を達成するために、本発明は、CPUユニットと、前記CPUユニットにより制御され、共通コネクタを介して連結された各種ユニットと、前記CPUユニットおよび前記各種ユニット内を通して設けられ、前記CPUユニットおよび前記各種ユニットを接続する内部バスと、前記各種ユニットの各々に共通して設けられ、前記内部バスの異常検出のための異常検出用データを保持するバスインタフェースと、を有し、前記CPUユニットは、前記各種ユニットの前記バスインタフェースから読み出した前記異常検出用データを照合することにより、前記内部バスの異常箇所を検出することを特徴とする。本発明によれば、バスインタフェースを適用することで、CPUユニットと各ユニットとが内部バスを完全に共有するシステムにおいて、内部バスの異常箇所をCPUユニットにて判別することができる。これにより、内部バスにおいて通信異常が発生した箇所を正確に特定することが可能となる。以下に、本発明にかかるプログラマブルロジックコントローラの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。実施の形態.図1は、本発明の実施の形態にかかるプログラマブルロジックコントローラの構成を示すブロック図である。本実施の形態では、基本ブロック11と2つの増設ブロック12、13とから構成されるプログラマブルロジックコントローラを例とする。基本ブロック11と増設ブロック12とは、増設ケーブル8を介して接続されている。増設ブロック12と増設ブロック13とは、増設ケーブル8を介して接続されている。基本ブロック11は、CPUユニット1と、各種ユニットである分岐ユニット6、入出力ユニット2およびエンドカバー4を有する。基本ブロック11において、各種ユニットは、共通コネクタ3を介して直接連結されている。増設ブロック12は、各種ユニットである増設ユニット7、分岐ユニット6、入出力ユニット2およびエンドカバー4を有する。増設ブロック13は、各種ユニットである増設ユニット7、入出力ユニット2およびエンドカバー4を有する。増設ブロック12、13において、各種ユニットは、共通コネクタ3を介して直接連結されている。CPUユニット1は、各ブロック11、12、13の各ユニットを含むプログラマブルコントローラ全体を制御する。入出力ユニット2は、各種の入力機器図示省略からの入力データの取り込みや、各種の出力機器図示省略への出力信号の送出等を行う。エンドカバー4は、基本ブロック11および増設ブロック12、13の終端に設けられている。エンドカバー4は、システムの終端処理を行うユニットである。基本ブロック11において、内部バス5は、CPUユニット1、分岐ユニット6、入出力ユニット2およびエンドカバー4内を通して設けられ、これらを直列に接続する。基本ブロック11に設けられた分岐ユニット6は、内部バス5を、基本ブロック11内の入出力ユニット2の側と、増設ケーブル8の側とへ分岐させる。増設ケーブル8は、基本ブロック11の分岐ユニット6と、増設ブロック12の増設ユニット7とを接続する。増設ケーブル8内には、増設ケーブル抜け検出信号10が通じている。増設ブロック12において、内部バス5は、増設ユニット7、分岐ユニット6、入出力ユニット2およびエンドカバー4内を通して設けられ、これらを直列に接続する。増設ブロック12に設けられた分岐ユニット6は、内部バス5を、増設ブロック12内の入出力ユニット2の側と、増設ケーブル8の側とへ分岐させる。増設ケーブル8は、増設ブロック12の分岐ユニット6と、増設ブロック13の増設ユニット7とを接続する。増設ケーブル8内には、増設ケーブル抜け検出信号10が通じている。増設ブロック13において、内部バス5は、増設ユニット7、入出力ユニット2およびエンドカバー4内を通して設けられ、これらを直列に接続する。プログラマブルロジックコントローラのうち各種ユニットである入出力ユニット2、エンドカバー4、分岐ユニット6および増設ユニット7は、各々に共通して設けられたバスインタフェースI/F9を備える。バスI/F9は、各々のユニット内において、内部バス5に接続されている。バスI/F9は、内部バス5の異常検出のための異常検出用データを保持する。バスI/F9の異常検出用データは、内部バス5を介して伝送可能とされている。バスI/F9には、内部バス診断用のレジスタが搭載されている。CPUユニット1は、バスI/F9のレジスタへのアクセスにより、異常検出用データを読み出し、照合することで、内部バス5の異常箇所を逐一検出する。また、バスI/F9は、増設ケーブル8の抜けを検出するための増設ケーブル抜け情報を保持するレジスタも搭載されている。バスI/F9は、増設ケーブル抜け情報用のレジスタに増設ケーブル抜け検出信号10を接続することにより、増設ケーブル8の接続状態を検出し、増設ケーブル抜け情報を得る。バスI/F9の増設ケーブル抜け情報は、内部バス5を介して伝送可能とされている。CPUユニット1は、バスI/F9のレジスタへのアクセスにより、増設ケーブル抜け情報を読み出す。CPUユニット1は、読み出した増設ケーブル抜け情報から、増設ケーブル8の接続状態を逐一検出する。増設ケーブル抜け検出信号10は、増設ユニット7から増設ケーブル8を介し、分岐ユニット6にてプルアップされる。増設ケーブル8が抜けたとき、バスI/F9に接続された増設ケーブル抜け検出信号10がHレベルになり、バスI/F9内の増設ケーブル抜け検出用のレジスタに増設ケーブル抜け情報が格納される。増設ケーブル抜け検出信号10は、増設ケーブル8の左右両側部に配置されている。これにより、増設ケーブル8が半抜け、すなわち左右両側部の一方が抜けている状態である場合であっても、増設ケーブル8が抜けているとして検出することができる。なお、プログラマブルロジックコントローラの構成は、本実施の形態で説明する場合に限られない。例えば、プログラマブルロジックコントローラに設けられる増設ブロックの数は2つである場合に限られず、いくつであっても良いものとする。各ブロックに設けられる入出力ユニットは、いくつであっても良いものとする。また、プログラマブルロジックコントローラに設けられる各種ユニットには、本実施の形態で説明する以外のユニットを含めても良い。図2は、プログラマブルロジックコントローラによる内部バスの通信異常を診断する手順を説明するフローチャートである。CPUユニット1は、プログラマブルロジックコントローラ内の内部バス5全体における通信異常の発生の有無を判断するステップS1。CPUユニット1は、例えば、各エンドカバー4のバスI/F9からの異常検出用データの読み出しを実行することにより、内部バス5における通信異常が発生しているか否かを判断する。通信異常が発生していない場合ステップS1、No、CPUユニット1は、処理を終了する。内部バス5における通信異常は、分岐ユニット6の抜けによるもの、増設ケーブル8の抜けによるもの、分岐ユニット6以外の各種ユニットの抜けによるもの、のいずれかである可能性がある。ここでは、増設ブロック12における通信異常を例として説明する。通信異常が発生している場合ステップS1、Yes、CPUユニット1は、増設ブロック12の前段に位置する基本ブロック11の分岐ユニット6のバスI/F9から、異常検出用データと増設ケーブル抜け情報とを読み出すステップS2。CPUユニット1は、読み出した異常検出用データから、分岐ユニット6の抜けの有無を判断するステップS3。分岐ユニット6の抜けが有ると判断した場合ステップS3、Yes、CPUユニット1は、基本ブロック11の分岐ユニット6が抜けている旨のエラー通知を出力しステップS7、処理を終了する。分岐ユニット6の抜けが無いと判断した場合ステップS3、No、CPUユニット1は、読み出した増設ケーブル抜け情報から、増設ケーブル8の抜けの有無を判断するステップS4。増設ケーブル8の抜けが有ると判断した場合ステップS4、Yes、CPUユニット1は、基本ブロック11および増設ブロック12の間の増設ケーブル8が抜けている旨のエラー通知を出力しステップS8、処理を終了する。増設ケーブル8の抜けが無いと判断した場合ステップS4、No、CPUユニット1は、増設ブロック12の各種ユニットから異常検出用データを読み出し、抜けているユニットを特定するステップS5。CPUユニット1は、特定したユニットが抜けている旨のエラー通知を出力しステップS6、処理を終了する。増設ブロック13における通信異常の場合は、CPUユニット1は、さらに、増設ブロック13の前段に位置する増設ブロック12について、分岐ユニット6の抜けの有無を判断する。また、CPUユニット1は、増設ブロック13および増設ブロック12の間の増設ケーブル8の抜けの有無を判断する。さらに、CPUユニット1は、増設ブロック13の各ユニットから、抜けているユニットを特定する。基本ブロック11における通信異常の場合は、CPUユニット1は、基本ブロック11の各ユニットから、抜けているユニットを特定する。プログラマブルロジックコントローラは、本実施の形態で説明する通信異常の診断を、例えば定期的に実施する。また、プログラマブルロジックコントローラは、ユーザによる操作に応じて、本実施の形態で説明する通信異常の診断を実施するものとしても良い。CPUユニット1は、通信異常が発生したユニットあるいは増設ケーブル8を特定し、例えばモニタによるエラー通知等を行うことで、通信異常が発生した箇所を早急に報知することができる。CPUユニット1は、内部バス5の通信異常箇所の特定の場合と同様の診断手順により、故障しているユニットを特定することとしても良い。本実施の形態にかかるプログラマブルロジックコントローラは、バスI/F9を適用することで、CPUユニット1と各ユニットとが内部バス5を完全に共有するシステムにおいて、内部バス5の異常箇所をCPUユニット1にて判別することができる。また、プログラマブルロジックコントローラは、分岐ユニット6のバスI/F9にて増設ケーブル抜け情報を保持することで、増設ケーブル8の抜けの有無をCPUユニット1にて検出することができる。これにより、プログラマブルロジックコントローラは、通信異常が発生した箇所を正確に特定可能とし、トラブルシューティングの向上を図れる。プログラマブルロジックコントローラは、システムの起動時における増設ケーブル8の抜けについては、通信異常とせず正常と取り扱うこととしても良い。例えば、将来のシステム拡張をユーザが望む場合は、増設ケーブル8を抜いた状態でプログラマブルロジックコントローラを構成することが可能となる。これにより、プログラマブルロジックコントローラは、高い自由度でのシステム構築が可能となる。