"自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに備えた表示パネルであって、前記画素回路は、第1保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第1トランジスタと、前記第1保持容量の電圧に基づいて前記有機EL素子を駆動する第2トランジスタとを有するとともに、前記自発光素子で発せられた光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている表示パネル。前記第1トランジスタは、前記自発光素子から発せられた光が入射する位置に配置されている請求項1に記載の表示パネル。前記表示パネルは、前記画素回路が形成された基板を有し、前記自発光素子は、透明電極、有機層および反射電極を前記基板側から順に有し、前記第1トランジスタは、前記透明電極と対向する領域に配置されている請求項2に記載の表示パネル。前記表示パネルは、前記画素回路が形成された基板を有し、前記自発光素子は、反射電極、有機層および透明電極を前記基板側から順に有し、前記反射電極は、開口を有し、前記第1トランジスタは、前記開口と対向する領域に配置されている請求項2に記載の表示パネル。前記画素回路は、前記第1保持容量に並列接続された高速フィードバック回路を有し、前記高速フィードバック回路は、互いに直列に接続された第3トランジスタおよび第2保持容量を有する請求項1に記載の表示パネル。自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、前記画素回路を駆動する駆動回路とを備え、前記画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む1または複数の第1トランジスタと、前記保持容量の電圧に基づいて前記有機EL素子を駆動する第2トランジスタとを有するとともに、前記自発光素子で発せられた光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている表示装置。前記1または複数の第1トランジスタのうち少なくとも1つは、前記自発光素子から発せられた光が入射する位置に配置されている請求項6に記載の表示装置。前記1または複数の第1トランジスタのうち、前記自発光素子から発せられた光が入射する位置に配置されたトランジスタが、nチャネルMOS型のトランジスタであり、前記駆動回路は、前記自発光素子が発光しているときに、前記nチャネルMOS型のトランジスタのゲートに対して、当該トランジスタのソース電圧およびドレイン電圧よりも低い電圧を印加するようになっている請求項7に記載の表示装置。前記1または複数の第1トランジスタのうち、前記自発光素子から発せられた光が入射する位置に配置されたトランジスタが、pチャネルMOS型のトランジスタであり、前記駆動回路は、前記自発光素子が発光しているときに、前記nチャネルMOS型のトランジスタのゲートに対して、当該トランジスタのソース電圧およびドレイン電圧よりも高い電圧を印加するようになっている請求項7に記載の表示装置。表示装置を備え、前記表示装置は、自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、前記画素回路を駆動する駆動回路とを有し、前記画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第1トランジスタと、前記保持容量の電圧に基づいて前記有機EL素子を駆動する第2トランジスタとを有するとともに、前記自発光素子で発せられた光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている電子機器。しかし、有機EL素子の効率が低下した場合には、移動度補正を効果的に行うことが難しく、場合によっては、移動度補正が不十分なために、焼き付きが生じてしまう問題があった。本発明はかかる問題点に鑑みてなされたものであり、その目的は、焼き付きを低減することの可能な表示パネルならびにそれを備えた表示装置および電子機器を提供することにある。本発明による表示パネルは、自発光素子と、自発光素子を駆動する画素回路とを画素ごとに備えたものである。画素回路は、第1保持容量と、映像信号に対応する電圧を保持容量に書き込む第1トランジスタと、第1保持容量の電圧に基づいて有機EL素子を駆動する第2トランジスタとを有している。画素回路は、さらに、自発光素子で発せられた光の輝度の大きさに応じた電圧を第2トランジスタのゲート電圧にフィードバックするようになっている。本発明による表示装置は、自発光素子と、自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、画素回路を駆動する駆動回路とを備えたものである。この表示装置に含まれる表示パネルは、上記の表示パネルと同一の構成要素を有している。本発明による電子機器は、上記の表示装置を備えたものである。本発明による表示パネル、表示装置および電子機器では、自発光素子で発せられた光の輝度の大きさに応じた電圧を第2トランジスタのゲート電圧にフィードバックするようになっている。これにより、同一の映像信号に基づいて画素が駆動されているときに、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなる。本発明において、1または複数の第1トランジスタのうち少なくとも1つが、例えば、自発光素子から発せられた光が入射する位置に配置されている。このとき、表示パネルがボトムエミッション構造となっているときには、1または複数の第1トランジスタのうち、自発光素子から発せられた光が入射する位置に配置されたトランジスタは、透明電極と対向する領域に配置されていることが好ましい。また、表示パネルがトップエミッション構造となっているときには、1または複数の第1トランジスタのうち、自発光素子から発せられた光が入射する位置に配置されたトランジスタは、反射電極に設けられた開口と対向する領域に配置されていることが好ましい。また、本発明において、画素回路は、第1保持容量に並列接続された高速フィードバック回路を有していてもよい。ここで、高速フィードバック回路は、互いに直列に接続された第3トランジスタおよび第2保持容量を有している。本発明による表示パネル、表示装置および電子機器によれば、同一の映像信号に基づいて画素が駆動されているときに、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなるようにしたので、焼き付きを低減することができる。また、本発明において、上述した高速フィードバック回路が設けられている場合には、第2トランジスタのゲート電圧をより早く補正することができる。以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.第1の実施の形態表示パネルがボトムエミッション構造となっている例2.第1の実施の形態の変形例高速フィードバック回路が設けられている例3.第2の実施の形態表示パネルがトップエミッション構造となっている例4.第1の実施の形態の変形例高速フィードバック回路が設けられている例5.モジュールおよび適用例<1.実施の形態>構成図1は、一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、表示パネル10と、表示パネル10を駆動する駆動回路20とを備えている。表示パネル10は、複数の表示画素14が2次元配置された表示領域10Aを有している。表示パネル10は、外部から入力された映像信号20Aに基づく画像を、各表示画素14をアクティブマトリクス駆動することにより表示するものである。各表示画素14は、赤色用のサブピクセル13Rと、緑色用のサブピクセル13Gと、青色用のサブピクセル13Bとを含んでいる。なお、以下では、サブピクセル13R,11G,11Bの総称としてサブピクセル13を用いるものとする。図2は、サブピクセル13の回路構成の一例を表したものである。サブピクセル13は、図2に示したように、有機EL素子11と、有機EL素子11に並列接続された容量Csubと、有機EL素子11を駆動する画素回路12とを有している。有機EL素子11は、特許請求の範囲の自発光素子の一具体例に相当する。なお、サブピクセル13Rには、有機EL素子11として、赤色光を発する有機EL素子11Rが設けられている。同様に、サブピクセル13Gには、有機EL素子11として、緑色光を発する有機EL素子11Gが設けられている。サブピクセル13Bには、有機EL素子11として、青色光を発する有機EL素子11Bが設けられている。画素回路12は、例えば、書込トランジスタTwsと、駆動トランジスタTdrと、保持容量Csとを含んで構成されたものであり、2Tr1Cの回路構成となっている。なお、画素回路12は、2Tr1Cの回路構成に限られるものではなく、互いに直列接続された2つの書込トランジスタTwsを有していてもよいし、上記以外のトランジスタや、容量を有していてもよい。書込トランジスタTwsは、映像信号に対応する電圧を保持容量Csに書き込むトランジスタである。駆動トランジスタTdrは、書込トランジスタTwsによって書き込まれた保持容量Csの電圧に基づいて有機EL素子11を駆動するトランジスタである。トランジスタTws,Tdrは、例えば、nチャネルMOS型の薄膜トランジスタTFTThinFilmTransistorにより構成されている。なお、トランジスタTws,Tdrは、pチャネルMOS型のTFTにより構成されていてもよい。なお、本実施の形態の書込トランジスタTwsが特許請求の範囲の第1トランジスタの一具体例に相当し、本実施の形態の駆動トランジスタTdrが特許請求の範囲の第2トランジスタの一具体例に相当する。また、本実施の形態の保持容量Csが特許請求の範囲の第1保持容量の一具体例に相当する。駆動回路20は、タイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25を有している。駆動回路20は、また、データ線駆動回路23の出力に接続されたデータ線DTLと、ゲート線駆動回路24の出力に接続されたゲート線WSLと、ドレイン線駆動回路25の出力に接続されたドレイン線DSLとを有している。駆動回路20は、さらに、有機EL素子11のカソードに接続されたグラウンド線GNDを有している。なお、グラウンド線GNDは、グラウンドに接続されるものであり、グラウンドに接続されたときにグラウンド電圧参照電圧となる。タイミング生成回路21は、例えば、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて同期して、これらの回路に対して制御信号21Aを出力するようになっている。映像信号処理回路22は、例えば、外部から入力されたデジタルの映像信号20Aを補正すると共に、補正した後の映像信号をアナログに変換して信号電圧22Bをデータ線駆動回路23に出力するものである。データ線駆動回路23は、制御信号21Aの入力に応じて同期して、映像信号処理回路22から入力されたアナログの信号電圧22Bを、各データ線DTLを介して、選択対象の表示画素14またはサブピクセル13に書き込むものである。データ線駆動回路23は、例えば、信号電圧22Bと、映像信号とは無関係の一定電圧とを出力することが可能となっている。ゲート線駆動回路24は、制御信号21Aの入力に応じて同期して、複数のゲート線WSLに選択パルスを順次印加して、複数の表示画素14またはサブピクセル13をゲート線WSL単位で順次選択するものである。ゲート線駆動回路24は、例えば、書込トランジスタTwsをオンさせるときに印加する電圧と、書込トランジスタTwsをオフさせるときに印加する電圧とを出力することが可能となっている。ドレイン線駆動回路25は、制御信号21Aの入力に応じて同期して、所定の電圧を、各ドレイン線DSLを介して、各画素回路12の駆動トランジスタTdrのドレインに出力するようになっている。ドレイン線駆動回路25は、例えば、有機EL素子11を発光させるときに印加する電圧と、有機EL素子11を消光させるときに印加する電圧とを出力することが可能となっている。次に、図2、図3を参照して、各構成要素の接続関係および配置について説明する。なお、図3は、サブピクセル13のレイアウトの一例を表したものである。ゲート線WSLは、行方向に延在して形成されており、コンタクト37Aを介して、書込トランジスタTwsのゲート31Aに接続されている。ドレイン線DSLも行方向に延在して形成されており、コンタクト37Bを介して、駆動トランジスタTdrのドレイン32Cに接続されている。データ線DTLは列方向に延在して形成されており、コンタクト37Cを介して、書込トランジスタTwsのドレイン31Cに接続されている。書込トランジスタTwsのソース31Bは駆動トランジスタTdrのゲート32Aと、保持容量Csの一端端子33Aに接続されている。駆動トランジスタTdrのソース32Bと保持容量Csの他端端子33Bとが、コンタクト37Dを介して、有機EL素子11のアノード35Aに接続されている。有機EL素子11の有機層35Cはアノード35A上に配置されている。有機EL素子11のカソード35Bは、有機層35C上に配置されており、かつ、グラウンド線GNDに接続されている。次に、表示パネル10における書込トランジスタTwsおよびその近傍の断面構成について説明する。図4は、表示パネル10における書込トランジスタTwsおよびその近傍の断面構成の一例を表したものである。表示パネル10は、例えば、図4に示したように、書込トランジスタTwsおよびその近傍において、基板41上に、絶縁層42、絶縁層43、絶縁層44および基板45を基板41側からこの順に有している。絶縁層43は開口43Aを有しており、開口43Aに有機EL素子11が設けられている。有機EL素子11は、例えば、図4に示したように、アノード電極35A、有機層35Cおよびカソード電極35Bを開口43Aの底面側から順に積層して構成されている。基板41,45は、例えば、ガラス基板,シリコンSi基板あるいは樹脂基板などからなる。アノード電極35Aは、絶縁層42の平坦面にならった平坦な膜となっている。アノード電極35Aは、可視光に対して透明な導電性材料、例えばITOIndiumTinOxide;酸化インジウムスズによって構成されている。有機層35Cは、例えば、アノード電極35A側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを有している。カソード電極35Bは、少なくとも有機層35Cの上面に接して形成されており、例えば、絶縁層43を含む表面全体に形成された共通電極として機能する。カソード電極35Bは、金属材料で構成されており、反射ミラーとして機能する。これにより、有機EL素子11の有機層35Cから発せられた光は、アノード電極35A、絶縁層42および基板41を介して外部に出力されるようになっている。従って、表示パネル10は、ボトムエミッション構造となっている。ところで、本実施の形態では、例えば、図3、図4に示したように、書込トランジスタTwsが有機EL素子11から発せられた光が直接入射する位置に配置されている。具体的には、書込トランジスタTwsは、有機EL素子11の直下、例えば、有機EL素子11のアノード電極35Aと対向する領域に配置されている。[動作]次に、本実施の形態の表示装置1の動作の一例について説明する。この表示装置1では、映像信号20Aに対応する信号電圧22Bがデータ線駆動回路23によって各データ線DTLに印加されると共に、制御信号21Aに応じた選択パルスがゲート線駆動回路24およびドレイン線駆動回路25によって複数のゲート線WSLおよびドレイン線DSLに順次印加される。実際には、以下に説明する動作を経て映像が表示される。図5は、ある画素回路12に印加される電圧波形の一例と、駆動トランジスタTdrのゲート電圧Vgおよびソース電圧Vsの変化の一例とを表したものである。図5Aにはデータ線DTLに、信号電圧Vsigと、オフセット電圧Vofsが印加されている様子が示されている。図5Bにはゲート線WSLに、書込トランジスタTwsをオンする電圧Vonと、書込トランジスタTwsをオフする電圧Voffが印加されている様子が示されている。図5Cにはドレイン線DSLに、電圧Vccと、電圧Viniが印加されている様子が示されている。さらに、図5D,Eには、ドレイン線DSL、データ線DTLおよびゲート線WSLへの電圧印加に応じて、駆動トランジスタTdrのゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。閾値補正準備期間まず、閾値補正の準備を行う。具体的には、ゲート線WSLの電圧がVoffとなっており、ドレイン線DSLの電圧がVccとなっている時つまり有機EL素子11が発光している時に、ドレイン線駆動回路25がドレイン線DSLの電圧をVccからViniに下げるT1。すると、ソース電圧VsがViniとなり、有機EL素子11が消光する。その後、データ線DTLの電圧がVofsとなっている時にゲート線駆動回路24がゲート線WSLの電圧をVoffからVonに上げ、駆動トランジスタTdrのゲートをVofsとする。最初の閾値補正期間次に、閾値の補正を行う。具体的には、書込トランジスタTwsがオンしており、データ線DTLの電圧がVofsとなっている間に、ドレイン線駆動回路25がドレイン線DSLの電圧をViniからVccに上げるT2。すると、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その後、データ線駆動回路23がデータ線DTLの電圧をVofsからVsigに切り替える前に、ゲート線駆動回路24がゲート線WSLの電圧をVonからVoffに下げるT3。すると、駆動トランジスタTdrのゲートがフローティングとなり、閾値の補正が休止する。最初の閾値補正休止期間閾値補正が休止している期間中は、例えば、先の閾値補正を行った行画素とは異なる他の行画素において、データ線DTLの電圧のサンプリングが行われる。なお、このとき、先の閾値補正を行った行画素において、ソース電圧VsがVofs-VthVthは駆動トランジスタTdrの閾値電圧よりも低いので、閾値補正休止期間中にも、先の閾値補正を行った行画素において、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。2回目の閾値補正期間次に、閾値補正を再び行う。具体的には、データ線DTLの電圧がVofsとなっており、閾値補正が可能となっている時に、ゲート線駆動回路24がゲート線WSLの電圧をVoffからVonに上げ、駆動トランジスタTdrのゲート電圧をVofsにするT4。このとき、ソース電圧VsがVofs-Vthよりも低い場合閾値補正がまだ完了していない場合には、駆動トランジスタTdrがカットオフするまでゲート-ソース間電圧VgsがVthになるまで、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れる。その後、データ線駆動回路23がデータ線DTLの電圧をVofsからVsigに切り替える前に、ゲート線駆動回路24がゲート線WSLの電圧をVonからVoffに下げるT5。すると、駆動トランジスタTdrのゲートがフローティングとなるので、ゲート-ソース間電圧Vgsをデータ線DTLの電圧の大きさに拘わらず一定に維持することができる。なお、この閾値補正期間において、保持容量CsがVthに充電され、ゲート-ソース間電圧VgsがVthとなった場合には、駆動回路20は、閾値補正を終了する。しかし、ゲート-ソース間電圧VgsがVthにまで到達しない場合には、駆動回路20は、ゲート-ソース間電圧VgsがVthに到達するまで、閾値補正と、閾値補正休止とを繰り返し実行する。書き込み移動度補正期間閾値補正休止期間が終了した後、書き込みと移動度補正を行う。具体的には、データ線DTLの電圧がVsigとなっている間に、ゲート線駆動回路24がゲート線WSLの電圧をVoffからVonに上げT6、駆動トランジスタTdrのゲートをデータ線DTLに接続する。すると、駆動トランジスタTdrのゲート電圧Vgがデータ線DTLの電圧Vsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idsは有機EL素子11の素子容量図示せずに流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがてゲート-ソース間電圧VgsがVsigVth-ΔVとなる。このようにして、書き込みと同時に移動度補正が行われる。ここで、駆動トランジスタTdrの移動度が大きい程、ΔVも大きくなるので、ゲート-ソース間電圧Vgsを発光前にΔVだけ小さくすることにより、画素13ごとの移動度のばらつきを取り除くことができる。ブートストラップ期間最後に、ゲート線駆動回路24がゲート線WSLの電圧をVonからVoffに下げるT7。すると、駆動トランジスタTdrのゲートがフローティングとなり、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子11に閾値電圧Vel以上の電圧が印加され、有機EL素子11が所望の輝度で発光を開始する。このように、本実施の形態の表示装置1では、各サブピクセル13において画素回路12がオンオフ制御され、各サブピクセル13の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル10の表示領域10Aにおいて画像が表示される。[効果]次に、本実施の形態の表示装置1の効果について説明する。本実施の形態では、表示パネル10がボトムエミッション構造となっており、かつ書込トランジスタTwsが有機EL素子11から発せられた光が直接入射する位置に配置されている。そのため、書込トランジスタTwsの特性は有機EL素子11から発せられた光によって変化する。一般的に、トランジスタは、光を受光すると、図6のように特性が変化し、オフ領域のリーク電流が光の強度に応じて増加する特性をもつ。これを画素回路12にあてはめて考えてみる。なお、以下では、書込トランジスタTwsがnチャネルMOS型のトランジスタで構成されている場合には、駆動回路20ゲート線駆動かいろ24が、書込トランジスタTwsのゲートに、Voffつまり、書込トランジスタTwsソース電圧およびドレイン電圧よりも低い電圧を印加している状態で、有機EL素子11が発光を開始したものとする。また、書込トランジスタTwsがpチャネルMOS型のトランジスタで構成されている場合には、駆動回路20ゲート線駆動かいろ24が、書込トランジスタTwsのゲートに、Voffつまり、書込トランジスタTwsソース電圧およびドレイン電圧よりも高い電圧を印加している状態で、有機EL素子11が発光を開始したものとする。まず、書込トランジスタTwsに、有機EL素子11からのEL光が入射すると、図3に示したように、保持容量Csから電荷がリークし、書込トランジスタTwsにリーク電流ILが流れる。そのため、例えば、図5D,Eに示したように、駆動トランジスタTdrのゲート-ソース間電圧Vgsが低下して、電流が低下する。なお、図5D,Eでは、通常のゲート-ソース間電圧がVgs0となっているときに、本実施の形態では、ゲート-ソース間電圧がVgs0よりも小さなVgs1となっていることが示されている。保持容量Csからのリーク電流は光の強度に依存する。そのため、図7に示したように、輝度の高い画素ではリーク電流は大きくなり、輝度の低い画素ではリーク電流が小さくなる。つまり、本実施の形態では、書き込みトランジスタTwsを、有機EL素子11の直下に配置することにより、有機EL素子11で発せられた光の輝度の大きさに応じた電圧が駆動トランジスタTdrのゲート電圧にフィードバックされている。これにより、初め、輝度の高い画素ではゲート-ソース間電圧Vgsが早く低下し、輝度の低い画素ではゲート-ソース間電圧Vgsの低下が遅いので、同一階調の信号電圧が書き込まれた複数の画素において、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなる。その結果、有機EL素子11の効率が低下し、移動度補正を効果的に行うことが難しい場合であっても、焼き付きを低減することができる。また、本実施の形態では、特別な回路を設けなくても、焼き付きを低減することができる。<2.第1の実施の形態の変形例>[構成]上記実施の形態では、保持容量Csから電荷をリークさせるため、有機EL素子11が発光している最中に輝度を下げながら、有機EL素子11の発光輝度を補正することになる。そのため、輝度を完全に補正するのに時間がかかる場合がある。そこで、例えば、図8に示したように、画素回路12内に高速フィードバック回路15を設けて、発光輝度を補正する時間を短縮するようにしてもよい。高速フィードバック回路15は、例えば、図8に示したように、保持容量Csに並列接続された回路であり、例えば、互いに直列に接続されたトランジスタTr1および保持容量Cs1を有している。トランジスタTr1のゲートは、新たに設けられたゲート線WSL1に接続されている。トランジスタTr1ソースまたはドレインが駆動トランジスタTdrのゲートに接続されており、トランジスタTr1ソースおよびドレインのうち駆動トランジスタTdrに未接続の方は、書込トランジスタTwsおよび保持容量Csに接続されている。従って、駆動トランジスタTdrのゲートは、トランジスタTr1がオンしているときには、書込トランジスタTwsおよび保持容量Csと電気的に接続され、保持容量Cs,Cs1は互いに並列に接続される。[動作、効果]次に、本変形例に係る表示装置1の動作および効果について説明する。本変形例では、図9に示したように、閾値補正準備期間からブートストラップ期間までの間、ゲート線駆動回路24は、ゲート線WSL,WSL1の双方に対して、同一の信号選択パルスを入力するようになっている。しかし、本変形例では、ゲート線駆動回路24は、発光期間に入ると直ちに、ゲート線WSL1だけに、選択パルス図中のP1を入力するようになっている。図10に示したように、ゲート線WSL1に、選択パルス図中のP1が入力される前では、保持容量Csの電位差Vcs1は、高速フィードバック回路15が設けられていない時と同様に書込トランジスタTwsによる電流リークにより減少していく。しかし、トランジスタTr1にはEL光は入射していないので、保持容量Cs2の電位差Vcs2は、書込トランジスタTwsによる電流リークによる影響を受けず、保持されたままである。このとき、保持容量Csの電位差Vcs1は、有機EL素子11の発光輝度が高いほど減少し、有機EL素子11の発光輝度が低いほど減少幅が小さくなる。その後、ゲート線WSL1に、選択パルス図中のP1が入力され、トランジスタTr1がオンすると、保持容量Csおよび保持容量Cs2が並列接続されるので、これらの電位差Vcs1,Vcs2は等電位となる。そのため、有機EL素子11の発光輝度の高い画素では保持容量Cs1の電位差Vcs2、つまり駆動トランジスタTdrのゲート-ソース間電圧Vgsが小さくなり、有機EL素子11の発光輝度の低い画素では駆動トランジスタTdrのゲート-ソース間電圧Vgsが大きくなる。これにより、同一階調の信号電圧が書き込まれた複数の画素において、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなる。その結果、焼き付きを低減することができる。また、選択パルス図中のP1を印加するタイミングを早くすることにより、輝度を補正する時間を短くすることができる。<3.第2の実施の形態>構成次に、第2の実施形態に係る表示装置について説明する。本実施の形態の表示装置は、表示パネル10としてトップエミッション構造のものを備えている点で、上記実施の形態の表示装置1の構成と主に相違する。そこで、以下では、上記実施の形態との相違点について主に説明し、上記実施の形態との共通点についての説明を適宜、省略するものとする。図11は、本実施の形態におけるサブピクセル13のレイアウトの一例を表したものである。図12は、図11のサブピクセル13における書込トランジスタTws近傍の断面構成の一例を表したものである。本実施の形態では、有機EL素子11のアノード電極35Aおよび有機層35Cがサブピクセル13の上面に広く形成されている。アノード電極35Aは、書込トランジスタTwsの直上に開口Hを有している。アノード電極35Aは、金属材料で構成されており、反射ミラーとして機能する。有機層35Cは、書込トランジスタTwsの直上を含むサブピクセル13の上面に広く形成されており、書込トランジスタTwsの直上には、開口Hを介して有機層35Cが見えている。つまり、書込トランジスタTwsは、開口Hと対向する領域に配置されており、有機EL素子11から発せられた光が入射する位置に配置されている。カソード電極35Bは、可視光に対して透明な導電性材料、例えばITOによって構成されている。これにより、有機EL素子11の有機層35Cから発せられた光は、アノード電極35A、絶縁層42および基板41を介して外部に出力されるようになっている。[効果]次に、本実施の形態の表示装置の効果について説明する。本実施の形態では、表示パネル10がトップエミッション構造となっており、かつ書込トランジスタTwsが有機EL素子11から発せられた光が直接入射する位置に配置されている。そのため、書込トランジスタTwsの特性は有機EL素子11から発せられた光によって変化する。本実施の形態では、上記第1の実施の形態と同様、書込トランジスタTwsにEL光が入射すると、図3に示したように、保持容量Csから電荷がリークし、書込トランジスタTwsにリーク電流ILが流れる。そのため、例えば、図5D,Eに示したように、駆動トランジスタTdrのゲート-ソース間電圧Vgsが低下して、電流が低下する。保持容量Csからのリーク電流は光の強度に依存する。そのため、図7に示したように、輝度の高い画素ではリーク電流は大きくなり、輝度の低い画素ではリーク電流が小さくなる。つまり、本実施の形態では、書き込みトランジスタTwsを、開口Hを介して有機EL素子11の直下に配置することにより、有機EL素子11で発せられた光の輝度の大きさに応じた電圧が駆動トランジスタTdrのゲート電圧にフィードバックされている。これにより、初め、輝度の高い画素ではゲート-ソース間電圧Vgsが早く低下し、輝度の低い画素ではゲート-ソース間電圧Vgsの低下が遅いので、同一階調の信号電圧が書き込まれた複数の画素において、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなる。その結果、有機EL素子11の効率が低下し、移動度補正を効果的に行うことが難しい場合であっても、焼き付きを低減することができる。また、本実施の形態でも、特別な回路を設けなくても、焼き付きを低減することができる。<4.第2の実施の形態の変形例>[構成]上記第2の実施の形態では、保持容量Csから電荷をリークさせるため、有機EL素子11が発光している最中に輝度を下げながら、有機EL素子11の発光輝度を補正することになる。そのため、輝度を完全に補正するのに時間がかかる場合がある。そこで、例えば、図8に示したように、画素回路12内に高速フィードバック回路15を設けて、発光輝度を補正する時間を短縮するようにしてもよい。このようにした場合には、焼き付きを低減することができる。また、ゲート線WSL1へ選択パルス図中のP1を印加するタイミングを早くすることにより、輝度を補正する時間を短くすることができる。<5.モジュールおよび適用例>以下、上記第1および第2の実施の形態およびそれらの変形例で説明した表示装置1の適用例について説明する。表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。[モジュール]表示装置1は、例えば、図13に示したようなモジュールとして、後述する適用例1~5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板3の一辺に、表示パネル10を封止する部材図示せずから露出した領域210を設け、この露出した領域210に、タイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25の配線を延長して外部接続端子図示せずを形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板FPC;FlexiblePrintedCircuit220が設けられていてもよい。[適用例1]図14は、表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、表示装置1により構成されている。[適用例2]図15は、表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、表示装置1により構成されている。[適用例3]図16は、表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、表示装置1により構成されている。[適用例4]図17は、表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、表示装置1により構成されている。[適用例5]図18は、表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、表示装置1により構成されている。以上、上記各実施の形態および適用例を挙げて本発明を説明したが、本発明はそれらに限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路12の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路12に追加することが可能である。その場合、画素回路12の変更に応じて、上述したタイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25のほかに、必要な駆動回路を追加してもよい。また、この場合に、書込トランジスタTwsに相当するトランジスタが複数存在するときには、複数の書込トランジスタTwsのうち少なくとも1つに対して遮光層SHDが設けられていればよく、全てに対して遮光層SHDが設けられていることが好ましい。また、上記実施の形態等では、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25の駆動をタイミング生成回路21および映像信号処理回路22が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25の制御は、ハードウェア回路で行われていてもよいし、ソフトウェアプログラムで行われていてもよい。また、上記実施の形態等では、書込トランジスタTwsのソースおよびドレインや、駆動トランジスタTdrのソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。また、上記実施の形態等では、書込トランジスタTwsおよび駆動トランジスタTdrがnチャネルMOS型のTFTにより形成されているものとして説明されていたが、書込トランジスタTwsおよび駆動トランジスタTdrの少なくとも一方がpチャネルMOS型のTFTにより形成されていてもよい。なお、駆動トランジスタTdrがpチャネルMOS型のTFTにより形成されている場合には、上記実施の形態等において、有機EL素子11のアノード35Aがカソードとなり、有機EL素子11のカソード35Bがアノードとなる。また、上記実施の形態等において、書込トランジスタTwsおよび駆動トランジスタTdrは、常に、アモルファスシリコン型のTFTやマイクロシリコン型のTFTである必要はなく、例えば、低温ポリシリコン型のTFTであってもよい。また、上記実施の形態等では、閾値補正および移動度補正が必ず行われていたが、本開示における輝度補正は、これら閾値補正および移動度補正と同時に行われる必要はない。従って、例えば、閾値補正および移動度補正を行わずに、本開示における輝度補正だけを行うことにより、閾値や移動度のばらつきに起因する輝度むらを低減することも可能である。"