"第1主面およびその裏面の第2主面を有する半導体基板に、ゲート電極を前記第1主面側に有する縦型のIGBT素子と、該IGBT素子に逆並列に接続される縦型の還流ダイオード素子と、が構成された半導体装置であって、前記半導体基板の第1主面側の表層の一部に形成された第1導電型のエミッタ領域と、前記エミッタ領域を覆うように、前記半導体基板の第1主面の表層に形成された第2導電型のベース領域と、前記半導体基板の第2主面側表層に並設された、前記IGBT素子を構成する第2導電型のコレクタ層、および、前記還流ダイオード素子を構成する第1導電型のカソード層と、前記ベース領域と、前記コレクタ層および前記カソード層と、の間に形成された第1導電型のドリフト層と、前記ドリフト層と前記コレクタ層との間に形成された、第1導電型のバッファ層と、を備え、前記バッファ層は、前記ドリフト層に較べて不純物濃度が高い第1バッファ層と、該第1バッファ層に較べて不純物濃度が低い第2バッファ層と、から構成され、前記第2バッファ層が前記コレクタ層の少なくとも一部に接していることを特徴とする半導体装置。前記第1バッファ層および前記第2バッファ層は、前記コレクタ層と平行な同一平面内に互いに隣接して設けられ、前記第1バッファ層は、前記コレクタ層と前記カソード層との境界面から前記コレクタ層側に所定の距離Lだけ離れて設けられていることを特徴とする請求項1に記載の半導体装置。前記コレクタ層と前記カソード層との境界面から前記第1バッファ層までの距離Lと、前記ドリフト層における、前記ベース領域の下面との境界から前記バッファ層との境界までの距離Dと、の間に、L/D≧0.015の関係が成り立つことを特徴とする請求項2に記載の半導体装置。前記バッファ層のうち、前記第2バッファ層は、前記コレクタ層と平行な水平方向の全域に亘って前記コレクタに接しており、前記第1バッファ層は、前記第2バッファ層におけるコレクタ層と反対の面に隣接して形成されていることを特徴とする請求項1に記載の半導体装置。前記第1バッファ層は、前記水平方向において、前記コレクタ層の全域に亘って形成されていることを特徴とする請求項4に記載の半導体装置。前記水平方向において、複数の前記第1バッファ層が互いに離間して形成され、前記第2バッファ層が、隣り合う前記第1バッファ層の間の領域にも形成されていることを特徴とする請求項4に記載の半導体装置。前記第2バッファ層の不純物濃度が、前記ドリフト層の不純物濃度と同じであることを特徴とする請求項1~6いずれか1項に記載の半導体装置。図15に示すFS型IGBTは、キャリアのドリフト層25を薄くできるため、IGBT素子の基本特性であるオン電圧を低くできるメリットがある。一方、ドリフト層25に較べて不純物濃度が高いバッファ層26を有するため、バイポーラトランジスタのベースとIGBT素子のコレクタ層22との間の寄生抵抗値R1が小さくなる。このため、IGBT素子の基本特性である電流-電圧IC-VCE特性に、スナップバックが発生する。図16は、上記電流-電圧IC-VCE特性に、スナップバックが発生する問題を模式的に示した図である。通常、スナップバックが発生しないIGBT素子では、図16中に破線で示したように、電圧VCEを0Vから増加していった場合、電流ICは、ある閾値電圧VCEthまでの期間において線形変化し、閾値電圧VCEthよりも電圧VCEが大きくなると、急峻に立ち上がる。これに対して、スナップバックが発生するIGBTでは、電圧VCEを0Vから増加していき、閾値電圧VCEthを超えても電流ICが立ち上がらず、動作点AVCE1,IC1に達すると、動作点Bに不連続にジャンプして電圧降下する。その後、急激に電流ICが立ち上がる。この不連続な特性がスナップバック現象であり、図16中に記載の降下電圧VSBは、スナップバック電圧と呼ばれる。スナップバック現象は、電圧VCEを0Vから増加していった場合に、所定の閾値電圧VCEth以下の電圧VCEでIGBT素子の構成要素であるバイポーラトランジスタがオンしないために発生する。上記のバイポーラトランジスタがオフのまま電圧VCEが増加すると、IGBT素子の構成要素であるMOSトランジスタのみが動作する状態となり、電流-電圧IC-VCE特性は線形変化するユニポーラモード。この線形変化は、バイポーラトランジスタのベースbに閾値電圧Vbethが印加されて、バイポーラトランジスタがオンするまで継続する。電圧VCEが所定の電圧VCE1に達すると、バイポーラトランジスタがオンして電圧降下、すなわちスナップバックを生じて、バイポーラトランジスタの電流-電圧IC-VCE特性を示すバイポーラモード。上記のバイポーラトランジスタのベースbに印加される電圧は、IGBT素子のコレクタ-エミッタ間電圧VCEと、バイポーラトランジスタのベースbとIGBT素子のコレクタ層22との間の寄生抵抗値R1に依存する。この寄生抵抗値R1が、ドリフト層25の寄生抵抗値Rdに較べて小さいと、IGBT素子のコレクタ-エミッタ間電圧VCEを上記寄生抵抗値、すなわち、R1とRdとで抵抗分割して与えられるバイポーラトランジスタのベース電圧は小さくなる。このため、バイポーラトンランジスタがオンしにくい構成となる。特許文献1には、上記の考察と図15に示された等価回路とを用いて、スナップバック電圧VSBが、ドリフト層25の抵抗率ρdとバッファ層26の抵抗率ρ1の比ρd/ρ1と、ドリフト層25の層厚Ddとバッファ層26の層厚D1の積DdD1と、の積を、コレクタ層22のセル領域内の幅Wの二乗で割った値に比例することが示されている。そして、特許文献1では、IGBT素子のコレクタ層22およびダイオード素子のカソード層23に隣接してドリフト層25内に全面形成されたバッファ層26を有するFS型IGBTにおいて、その層厚D1および不純物のドーズ量を調整している。これにより、バッファ層26の寄生抵抗値R1をスナップバックが発生しない条件に設定している。しかしながら、特許文献1のように、バッファ層26の層厚D1および不純物のドーズ量によって上記の寄生抵抗値R1を調整すると、コレクタ層22からのキャリアの注入抑制効果が弱まり、IGBT素子のスイッチング特性が悪化するという問題がある。図17は、バッファ層26の不純物のドーズ量をパラメータとして、スナップバック電圧とスイッチング損失との関係について、シミュレーションを実施した結果である。スナップバック電圧を低減するために、バッファ層26を高抵抗化ドーズ減すると、IGBT素子がオンしている状態において、コレクタ層22からドリフト層25へのキャリアの注入が促進されて、スイッチング損失が増加してしまう。そこで、本発明は上記問題点に鑑み、IGBT素子と還流ダイオード素子が同一の半導体基板に併設された構成において、スイッチング特性の悪化を抑制しつつ、スナップバックの発生を抑制する半導体装置を提供することを目的とする。なお、上記記載の符号は、後述する実施形態に記載の符号に対応している。上記した目的を達成するために、請求項1に記載の発明は、第1主面およびその裏面の第2主面を有する半導体基板に、ゲート電極を第1主面側に有する縦型のIGBT素子と、該IGBT素子に逆並列に接続される縦型の還流ダイオード素子と、が構成された半導体装置であって、半導体基板の第1主面側の表層の一部に形成された第1導電型のエミッタ領域と、エミッタ領域を覆うように、半導体基板の第1主面の表層に形成された第2導電型のベース領域と、半導体基板の第2主面側表層に並設された、IGBT素子を構成する第2導電型のコレクタ層、および、還流ダイオード素子を構成する第1導電型のカソード層と、ベース領域と、コレクタ層およびカソード層と、の間に形成された第1導電型のドリフト層と、ドリフト層とコレクタ層との間に形成された、第1導電型のバッファ層と、を備え、バッファ層は、ドリフト層に較べて不純物濃度が高い第1バッファ層と、該第1バッファ層に較べて不純物濃度が低い第2バッファ層と、から構成され、第2バッファ層が前記コレクタ層の少なくとも一部に接していることを特徴としている。本発明では、バッファ層としてコレクタ層に接する第2バッファ層を有する。この第2バッファ層は、第1バッファ層よりも不純物濃度が低いため、第1バッファ層に較べて、ドリフト層とコレクタ層との間の寄生抵抗値を高くすることができる。したがって、第1バッファ層の不純物濃度あるいは層厚を変更することなく、スナップバック電圧を低減することができる。換言すれば、第1バッファ層の不純物濃度を高く設計してもスナップバックを抑制することができる。IGBT動作時においては、次のような効果を得ることができる。すなわち、上記したように、第2バッファ層の導入によって、スナップバック電圧を低減することができるため、第1バッファ層の不純物濃度を従来構造よりも高くすることができる。これにより、ドリフト層とコレクタ層との間でキャリアの注入を抑制することができ、IGBT素子のスイッチング損失を低減することができる。以上のように、この構造によれば、IGBT素子のスイッチング特性の悪化を抑制しつつ、スナップバックの発生を抑制することもできる。さらに、ダイオード動作時においては、次のような効果を得ることができる。すなわち、第2バッファ層がコレクタ層に接して形成されている。このため、第2バッファ層が形成された領域における静電ポテンシャルは、ドリフト層における静電ポテンシャルに近づく。これにより、ドリフト層からコレクタ層に向かうキャリアの移動経路において、ポテンシャル障壁が小さくなる。したがって、ドリフト層に蓄積されたキャリアを、第1バッファ層のみがコレクタ層に隣接する構成に較べて、コレクタ層から効率よく排出することができる。これにより、キャリア蓄積効果を抑制することができ、リカバリ損失を低減することができる。請求項2に記載のように、第1バッファ層および第2バッファ層は、コレクタ層と平行な同一平面内に互いに隣接して設けられ、第1バッファ層は、コレクタ層とカソード層との境界面からコレクタ層側に所定の距離Lだけ離れて設けられていることが好ましい。本発明によれば、第2バッファ層が、コレクタ層とカソード層との境界面を含むように形成されているため、ドリフト層に蓄積されたキャリアを、第1バッファ層が境界面を含むように設けられる構成に較べて、コレクタ層から効率よく排出することができる。これにより、ダイオード駆動時のキャリア蓄積効果を抑制することができ、より効果的に還流ダイオード素子のリカバリ損失を低減することができる。請求項3に記載のように、コレクタ層とカソード層との境界面から第1バッファ層までの距離Lと、ドリフト層における、ベース領域の下面との境界からバッファ層との境界までの距離Dと、の間に、L/D≧0.015の関係が成り立つように構成することが好適である。L/D≧0.015の関係が成り立つ構成では、スナップバック電圧が、一般的な使用環境下での最大値である-40°Cの閾値電圧VCEth=0.8Vよりも小さくなることが、発明者によるシミュレーションで確認されている。したがって、L/D≧0.015の関係が成り立つ構成とすることで、より効果的にスナップバック電圧を抑制することができる。請求項4に記載のように、バッファ層のうち、第2バッファ層は、コレクタ層と平行な水平方向の全域に亘って前記コレクタに接しており、第1バッファ層は、第2バッファ層におけるコレクタ層と反対の面に隣接して形成されている構成としてもよい。とくに、請求項5に記載のように、第1バッファ層は、水平方向において、コレクタ層の全域に亘って形成されていると良い。この構成では、第1バッファ層および第2バッファ層ともに、不純物を全面照射することによって形成することができる。すなわち、バッファ層を形成する際に、インプラ用のマスク枚数を減数できる。あるいは、不純物インプラ時のエネルギーの打ち分けを行う工程を削減することができる。また、請求項6に記載のように、水平方向において、複数の第1バッファ層が互いに離間して形成され、第2バッファ層が、隣り合う第1バッファ層の間の領域にも形成されている構成としても良い。この構成によれば、バッファ層のうち、ドリフト層とコレクタ層との間に第2バッファ層のみが介在される部分が複数形成される。このため、還流ダイオード素子の駆動時において、ドリフト層からコレクタ層に向かうキャリアの移動経路が複数存在するようにできる。したがって、請求項4に記載の効果に加えて、還流ダイオード素子のリカバリ損失を効果的に低減することができる。請求項7に記載のように、第2バッファ層の不純物濃度が、ドリフト層の不純物濃度と同じであることが好ましい。これによれば、ドリフト層と第2バッファ層が区別されない構成とすることができる。したがって、第2バッファ層を形成するためのマスクやインプラ工程を削減することができる。以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。なお、以下の記載において、半導体基板の厚さ方向を単に厚さ方向と示し、厚さ方向に垂直な方向を水平方向と示す。第1実施形態最初に、図1および図2を参照して、本実施形態に係る半導体装置10の構成について説明する。図1に示すように、半導体装置10はIGBT素子および還流ダイオード素子が形成されたメイン領域11と、メイン領域11を取り囲む外周領域12と、外周領域12に設けられたパッド13を有する。先ず、メイン領域11について説明する。図2に示すように、メイン領域11には、縦型のIGBT素子と縦型の還流ダイオード素子とが形成されている。本実施形態におけるIGBT素子はトレンチゲート構造のFSフィールドストップ型IGBTである。第1主面とその裏面である第2主面とを有する半導体基板20において、その第1主面側表層にP導電型Pのベース領域21が選択的に形成されている。このベース領域21に、IGBT素子のチャネルが構成される。また、このベース領域21は還流ダイオード素子におけるアノードとして機能する。一方、半導体基板20の第2主面側表層には、IGBT素子を構成するP導電型Pのコレクタ層22と、還流ダイオード素子を構成するN導電型Nのカソード層23とが並設されている。なお、コレクタ層22およびカソード層23は、水平方向のうち、所定方向本実施形態では紙面垂直方向に延設され、延設方向と垂直な水平方向に所定の周期を以って交互に形成されている。コレクタ層22およびカソード層23は、例えばアルミニウム系材料を用いて構成されたコレクタ電極24と電気的に接続されている。そして、半導体基板20のうち、ベース領域21と、コレクタ層22およびカソード層23との間の領域には、N導電型N-のドリフト層25が形成されている。そして、コレクタ層22およびカソード層23とドリフト層25との間の領域に、バッファ層26が均一の厚さをもって形成されている。バッファ層26は、第1バッファ層27と第2バッファ層28とからなり、ともにコレクタ層22に接している。第1バッファ層27および第2バッファ層28の厚さは、バッファ層26の厚さに等しく、互いに隣接して形成され、且つ、コレクタ層22およびカソード層23の延設方向以下、単に延設方向と示すに沿って延設されている。なお、本実施形態において、バッファ層26も、コレクタ層22およびカソード層23の形成された周期と同じ所定の周期を以って形成されている。本実施形態においては、第1バッファ層27として、N導電型Nの半導体層が形成され、第2バッファ層28として、ドリフト層25と同じ不純物濃度を有するN導電型N-の半導体層が形成されている。すなわち、第2バッファ層28はドリフト層25と同一材料で構成されており、図2の一点鎖線で示す領域が第2バッファ層に相当し、ドリフト層25と第2バッファ層28は一体的につながっている。なお、ドリフト層25の厚さ、すなわちベース領域21の下面からバッファ層26までの距離をDとすると、第1バッファ層27は、コレクタ層22とカソード層23の境界面29からコレクタ層22側に距離L=D×0.015だけ離れた位置に形成されている。具体的には、例えば、D=135μm程度、L=2μm程度として形成されている。また、ベース領域21には、半導体基板20の第1主面よりベース領域21を貫通し、底面がドリフト層25に達するゲートトレンチ30が延設方向に沿って形成されている。このゲートトレンチ30は、延設方向に垂直な水平方向に周期的に形成されている。そして、トレンチ底面及び側面上に形成されたゲート絶縁膜31を介して、ゲートトレンチ30内に例えばポリシリコンが充填され、ゲート電極32が構成されている。また、ベース領域21には、ゲートトレンチ30の側面に隣接して、第1主面側表層にN導電型Nのエミッタ領域33が選択的に形成されている。また、第1主面側表層にはエミッタ領域33に隣接してP導電型Pのボディ領域34が形成されている。エミッタ領域33およびボディ領域34は、例えばアルミニウム系材料を用いて構成されたエミッタ電極35と電気的に接続されている。すなわち、あるゲートトレンチ30から隣接するゲートトレンチ30までを一つのIGBTセルとして、このIGBTセルが延設方向に垂直な水平方向に周期的に形成されている。なお、本実施形態において、図2に示すように、コレクタ領域22は、複数のIGBTセルに跨って形成されている。また、延設方向に垂直な水平方向において、半導体基板20の第1主面のうち、IGBTセルと外周領域12の間の表層には、カソード層23に対応して、表層にエミッタ領域33を有さないベース領域21bが形成されて、エミッタ電極35が接続されている。すなわち、ベース領域21は、ゲートトレンチ30によって複数の領域に区画され、表層にエミッタ領域33を有するベース領域21aと、エミッタ領域33を有さないベース領域21bからなる。このベース領域21bは、還流ダイオード素子のアノードとしてのみ機能する。以降、IGBTセルを構成して、表層にエミッタ領域33を有するベース領域21の符号を21a、エミッタ領域33を有さず、還流ダイオードのアノードとしてのみ機能するベース領域21の符号を21bとし、21aおよび21bの両方を指す場合には、単に21と示す。次に、外周領域12について説明する。外周領域12では、半導体基板20の第1主面の表層にP導電型Pのガードリング36が形成されている。このようにガードリング36を採用すると、ドリフト層25とベース領域21との間のPN接合への逆バイアス印加により形成される空乏層が、メイン領域11から外周領域12へ広がるため、IGBT素子形成領域の端部における電界集中を抑制することができる。なお、本実施形態においては、複数のガードリング36によってベース領域21を取り囲んでおり、各ガードリング36の深さをベース領域21と略同等としている。次に、パッド13について説明する。パッド13は、IGBT素子のエミッタ電極35、ゲート電極32およびコレクタ電極24に図示しない配線により電気的に接続される。そして、パッド13は、IGBT素子のゲート電圧やゲート電圧の印加タイミングなどを制御する図示しない外部制御IC等に接続されるとともに、誘導性負荷に接続される。次いで、図3を参照して本実施形態における半導体装置10の動作について説明する。前述のように、スナップバック現象は、IGBT素子のゲート電極32に電圧を印加してIGBT素子をオン状態とし、エミッタ電極35とコレクタ電極24との間に電圧VCEが印加された場合に、バイポーラトンランジスタ部40のベースbに閾値電圧Vbethがかかるまで、ユニポーラモードで動作してしまうことで生じる。ベースbにかかる電圧は、半導体基板20におけるドリフト層25の寄生抵抗値Rd、第1バッファ層27の寄生抵抗値R1および第2バッファ層28の寄生抵抗値R2の抵抗分割により決まる。すなわち、R1R2/RdR1R2に比例した電圧がバイポーラトランジスタ部40のベースbに印加される。ここで、ドリフト層25の寄生抵抗値Rdは、ドリフト層25の厚さDに比例する。また、第2バッファ層28の寄生抵抗値R2は、第1バッファ層27のコレクタ層22とカソード層23との境界面29からの距離Lに比例する。本実施形態では、ドリフト層25と第2バッファ層28は同一の構成材料で形成されているため互いの抵抗率が等しく、上記DおよびLは、例えば、D=135μm程度、L=2μm程度であるから、R2≪Rdの関係となる。一方、第1バッファ層27は、バッファとしての機能を持たせるため、ドリフト層25に較べて不純物のドーズ量を大きく設定する。このため、第1バッファ層27の寄生抵抗値R1はR2に較べて極めて小さくなる。すなわち、R1≪R2≪Rdの関係となる。したがって、IGBT素子のバイポーラトランジスタ部40のベースbに印加される電圧は、R2/Rdに比例し、さらには、L/Dに比例する。このため、IGBT素子のエミッタ電極35とコレクタ電極24との間に印加される電圧VCEに対して、IGBT素子のバイポーラトランジスタ部40のベースbに印加される電圧が大きいほどスナップバック現象は生じにくくなる。すなわち、L/Dが大きいほど、スナップバックを抑制することができる。次いで、図4および図5を参照して本実施形態に係る半導体装置10の作用効果を説明する。本実施形態では、バッファ層26として、第1バッファ層27と第2バッファ層28とが形成されている。したがって、従来構造のように、ドリフト層25よりも不純物濃度の高いバッファ層26第1バッファ層27がコレクタ層22およびカソード層23が構成された全面に亘って形成された場合に較べてスナップバックを抑制することができる。図4に示されるように、スナップバック電圧VSBは、L/Dの増加に対して、急峻に減少することがシミュレーションにより確認されている。本実施形態では、D=135μm、L=2μmとしているので、L/D≒0.0151.5となり、図4から、スナップバック電圧VSBは、略0.2Vと読み取れる。このスナップバック電圧VSBの値は、一般的な使用環境下での最大値である-40°Cの閾値電圧VCEth=0.8Vよりも小さいため、IGBT素子を動作させる場合に、スナップバックを抑制することができる。また、従来構造においては、バッファ層26の不純物濃度の減少あるいは層厚の厚膜化によりバッファ層26の寄生抵抗値を増加させて、スナップバック電圧VSBを抑制する構成としていた。そして、バッファ層26の寄生抵抗値を増加させることは、IGBT素子のスイッチング損失の増加を招いていた。これに対して、本実施形態においては、上記のように、第2バッファ層28の導入によって、スナップバック電圧VSBを低減することができるため、第1バッファ層27の不純物濃度を高くすることができる。これにより、IGBT素子のスイッチング損失を低減することができる。図5に示すように、従来構造図中では全面バッファ層と記載においては、スナップバック電圧VSBの低減を目的にバッファ層26の不純物濃度を減少させる方向で設計すると、IGBT素子のスイッチング損失が増加する。すなわち、スナップバック電圧VSBとスイッチング損失とがトレードオフの関係にある。一方、本実施形態図中、部分バッファ層と記載においては、スナップバック電圧VSBをほとんど増加させることなく、第1バッファ層27の不純物濃度の増加によりスイッチング損失を低減することができている。すなわち、スナップバック電圧VSBとスイッチング損失とがトレードオフを解消することができる。また、本実施形態においては、第2バッファ層28がコレクタ層22に接して形成されている。すなわち、ドリフト層25とコレクタ層22が接している。このため、第2バッファ層28が形成された領域における静電ポテンシャルは、ドリフト層25における静電ポテンシャルと略同等となる。これにより、ドリフト層25からコレクタ層22に向かうキャリアの移動経路において、ポテンシャル障壁が小さくなる。したがって、ドリフト層25に蓄積されたキャリアを、第1バッファ層27が境界面を含むように設けられる構成に較べて、コレクタ層22から効率よく排出することができる。これにより、キャリア蓄積効果を抑制することができ、還流ダイオード素子のリカバリ損失を低減することができる。第2実施形態第1実施形態では、ある一つのコレクタ層22に対して一つの第1バッファ層27が隣接して形成された例を示した。これに対して、本実施形態では、図6に示すように、ある一つのコレクタ層22に対して複数の第1バッファ層27が水平方向に互いに離間して形成され、第2バッファ層28が、隣り合う第1バッファ層27の間の領域に形成されている。本実施形態においても、第1実施形態と同様に、第1バッファ層27として、N導電型Nの半導体層が形成され、第2バッファ層28として、ドリフト層25と同じ不純物濃度を有するN導電型N-の半導体層が形成されている。すなわち、第2バッファ層28はドリフト層25と同一材料で構成されており、図2の一点鎖線で示す領域が第2バッファ層に相当し、ドリフト層25と第2バッファ層28は一体的につながっている。なお、バッファ層26以外の構成については第1実施形態と同じであるため、詳細の説明を省略する。本実施形態においても、第1バッファ層27の寄生抵抗値R1よりも大きな寄生抵抗値R2をもつ第2バッファ層28が形成されている。このため、従来構造のように、バッファ層26第1バッファ層27がコレクタ層22およびカソード層23が構成された全域に亘って形成された場合に較べてスナップバックを抑制することができる。なお、本実施形態においては、一つのコレクタ層22に対して、複数の第1バッファ層27が互いに離間して形成される。このため、ドリフト層25に蓄積されたキャリアが、ドリフト層25から第2バッファ層28を経てコレクタ層22に排出される経路を、第1実施形態に較べて多くすることができる。したがって、第1実施形態の構成よりも、ドリフト層25中のキャリアがコレクタ層22に抜けやすくなる。これにより、キャリア蓄積効果を抑制することができ、還流ダイオード素子のリカバリ損失をより低減することができる。なお、図7のように、第1バッファ層27の一部がコレクタ層22内に埋め込まれる構成としても同様の作用効果を得ることができる。第3実施形態第1実施形態および第2実施形態では、バッファ層26を構成する第1バッファ層27と第2バッファ層28が同一平面内にある単層構造である例を示した。これに対して、本実施形態では、図8に示すように、バッファ層26が二層構造をなしている。バッファ層26はほぼ均一の厚さをもってコレクタ層22およびカソード層23に隣接して形成されている。そして、第2バッファ層28はコレクタ層22およびカソード層23に全域に亘って接しており、第1バッファ層27は、第2バッファ層28のコレクタ層22と反対の面に隣接して形成されている。なお、本実施形態では、第1バッファ層27は、境界面29からコレクタ層22側に形成されており、第2バッファ層28を介してコレクタ層22の直上に位置している。換言すれば、カソード層23の直上に形成されるバッファ層26は、第2バッファ層28のみで構成される。本実施形態においても、第1バッファ層27として、N導電型Nの半導体層が形成され、第2バッファ層28として、ドリフト層25と同じ不純物濃度を有するN導電型N-の半導体層が形成されている。すなわち、第2バッファ層28はドリフト層25と同一材料で構成されており、図2の一点鎖線で示す領域が第2バッファ層28に相当し、ドリフト層25と第2バッファ層28は一体的につながっている。なお、バッファ層26以外の構成については第1実施形態と同じであるため、詳細の説明を省略する。本実施形態においても、第1バッファ層27の寄生抵抗値R1よりも大きな寄生抵抗値R2をもつ第2バッファ層28が形成されている。また、第2バッファ層28ドリフト層25がコレクタ層22に接する構成となっている。したがって、本実施形態においても、第1実施形態と同様の効果を奏する。第4実施形態第3実施形態では、バッファ層26が二層構造をなす構成のうち、ある一つのコレクタ層22の直上に、第2バッファ層28を介して、一つの第1バッファ層27が形成される例を示した。これに対して、本実施形態では、図9に示すように、バッファ層26が二層構造をなして、一つのコレクタ層22の直上において、複数の第1バッファ層27が水平方向に互いに離間して形成されている。具体的には、第2バッファ層28はコレクタ層22およびカソード層23に全域に亘って接しており、第1バッファ層27は、第2バッファ層28のコレクタ層22と反対の面に隣接して形成されている。そして、一つのコレクタ層22の直上に、第2バッファ層28を介して、複数の第1バッファ層27が水平方向に互いに離間して形成され、第2バッファ層28が隣り合う第1バッファ層27の間の領域に形成されている。本実施形態においても、第1バッファ層27として、N導電型Nの半導体層が形成され、第2バッファ層28として、ドリフト層25と同じ不純物濃度を有するN導電型N-の半導体層が形成されている。すなわち、第2バッファ層28はドリフト層25と同一材料で構成されており、図2の一点鎖線で示す領域が第2バッファ層に相当し、ドリフト層25と第2バッファ層28は一体的につながっている。なお、バッファ層26以外の構成については第1実施形態と同じであるため、詳細の説明を省略する。本実施形態においても、第1バッファ層27の寄生抵抗値R1よりも大きな寄生抵抗値R2をもつ第2バッファ層28が形成されている。また、第2バッファ層28ドリフト層25がコレクタ層22に接する構成となっている。したがって、本実施形態においても、第1実施形態と同様の効果を奏する。第5実施形態本実施形態では、図10に示すように、メイン領域11において、IGBTセルと単独で形成されたベース領域21bとを有する第1実施形態に対して、半導体基板20の第1主面の表層にIGBTセルのみが形成された構成となっている。すなわち、還流ダイオードのアノードとして機能するベース領域21がIGBTセルにおけるベース領域21aのみの構成となっている。なお、ドリフト層25、バッファ層26、コレクタ層22およびカソード層23の構成は第1実施形態と同じであるため、詳細の説明を省略する。本実施形態においても、第1バッファ層27の寄生抵抗値R1よりも大きな寄生抵抗値R2をもつ第2バッファ層28が形成されている。また、第2バッファ層28ドリフト層25がコレクタ層22に接する構成となっている。したがって、本実施形態においても、第1実施形態と同様の効果を奏する。なお、本実施形態のような構成を採用する場合は、図11に示すように、少なくとも、還流ダイオード素子を構成するカソード層23の直上に位置するIGBTセルにおいて、IGBT素子を構成するエミッタ領域33を形成せず、P導電型のベース領域21bおよびボディ領域34のみで構成することが好ましい。この構成によれば、還流ダイオード素子が動作するときのゲート干渉を抑制することができる。なお、エミッタ領域33を形成せず、P導電型のベース領域21bおよびボディ領域34のみで構成されたIGBTセルは、カソード層23の直上のIGBTセルに限定されるものではなく、その周辺のIGBTセルをP導電型のベース領域21bおよびボディ領域34のみで構成してもよい。第6実施形態上記した各実施形態では、少なくともある一つIGBTセルの直下において、IGBT素子を構成するコレクタ層22のみが形成された構成の例を示した。しかしながら、コレクタ層22の構成は、上記例に限定されるものではない。本実施形態では、図12に示すように、一つのIGBTセルの直下において、複数のコレクタ層22が互いに離間して形成され、隣り合うコレクタ層22の間の領域に、還流ダイオード素子を構成するカソード層23を有する構成となっている。この場合は、一つのIGBTセルの直下において、複数のカソード層23が互いに離間して形成され、隣り合うカソード層23の間の領域に、コレクタ層22を有する構成となることもある。また、本実施形態において、バッファ層26は二層構造をなしている。第2バッファ層28はコレクタ層22およびカソード層23に全域に亘って接しており、第1バッファ層27は、第2バッファ層28のコレクタ層22と反対の面に隣接して形成されている。そして、第1バッファ層27は、水平方向において、コレクタ層22およびカソード層23が形成された全域に亘って形成されている。なお、本実施形態においても、第1バッファ層27として、N導電型Nの半導体層が形成され、第2バッファ層28として、ドリフト層25と同じ不純物濃度を有するN導電型N-の半導体層が形成されている。すなわち、第2バッファ層28はドリフト層25と同一材料で構成されており、図2の一点鎖線で示す領域が第2バッファ層に相当する。なお、バッファ層26およびコレクタ層22以外の構成については第1実施形態と同じであるため、詳細の説明は省略する。本実施形態においても、第1バッファ層27の寄生抵抗値R1よりも大きな寄生抵抗値R2をもつ第2バッファ層28が形成されている。また、第2バッファ層28ドリフト層25がコレクタ層22に接する構成となっている。したがって、本実施形態においても、第1実施形態と同様の効果を奏する。とくに、一つのIGBTセルの直下において、複数のコレクタ層22およびカソード層23を有している。これにより、ドリフト層25に蓄積されたキャリアが、ドリフト層25からコレクタ層22に排出される経路を、第1実施形態に較べて多くすることができる。したがって、第1実施形態の構成よりも、ドリフト層25中のキャリアがコレクタ層22に抜けやすくなる。これにより、キャリア蓄積効果を抑制することができ、還流ダイオード素子のリカバリ損失をより低減することができる。第7実施形態第6実施形態では、一つのIGBTセルの直下において、複数のコレクタ層22が互いに離間して形成されつつ、バッファ層26が二層構造をなしている例を示した。これに対して、本実施形態では、バッファ層26が単層構造をしている。具体的には、バッファ層26の厚さは均一であり、第1バッファ層27および第2バッファ層28の厚さはバッファ層26の厚さと略同等である。そして、図13に示すように、第2バッファ層28が、一つのIGBTセルの直下において複数形成されたコレクタ層22に少なくとも接するように形成されている。且つ、カソード層23上には第2バッファ層28のみが形成されている。換言すれば、コレクタ層22上には第1バッファ層27および第2バッファ層28が形成され、カソード層23上には第2バッファ層28のみが形成された構成となっている。本実施形態においても、第1バッファ層27として、N導電型Nの半導体層が形成され、第2バッファ層28として、ドリフト層25と同じ不純物濃度を有するN導電型N-の半導体層が形成されている。すなわち、第2バッファ層28はドリフト層25と同一材料で構成されており、図2の一点鎖線で示す領域が第2バッファ層に相当し、ドリフト層25と第2バッファ層28は一体的につながっている。なお、バッファ層26以外の構成については第6実施形態と同じであるため、詳細の説明を省略する。本実施形態においても、第1バッファ層27の寄生抵抗値R1よりも大きな寄生抵抗値R2をもつ第2バッファ層28が形成されている。また、第2バッファ層28ドリフト層25がコレクタ層22に接する構成となっている。したがって、本実施形態においても、第6実施形態と同様の効果を奏する。なお、本実施形態においては、ドリフト層25に蓄積されたキャリアが、ドリフト層25から第2バッファ層28を経てコレクタ層22に排出される経路を、第1実施形態に較べて多くすることができる。また、カソード層23は、第1バッファ層27を介さずにドリフト層25と接続される。すなわち、バッファ層26のうち、ドリフト層25とコレクタ層22との間に第2バッファ層28のみが介在される部分が複数形成される。このため、ドリフト層25からコレクタ層22に向かうキャリアの移動経路が複数存在するようにできる。これにより、第6実施形態の構成に較べてドリフト層25中のキャリアがコレクタ電極24側に抜けやすい構成となっている。したがって、第6実施形態の構成に較べて、IGBT素子のスイッチング損失および還流ダイオードのリカバリ損失を低減することができる。その他の実施形態以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。上記した各実施形態では、半導体基板20の第1主面の表層に形成されるIGBT素子が、トレンチゲート型のIGBT素子である例を示したが、第1主面の表層に形成されるIGBT素子はプレーナ型のIGBT素子でもよい。また、上記した各実施形態では、半導体基板20の第1主面の表層に形成されるIGBT素子が、FS型のIGBT素子である例を示したが、第1主面の表層に形成されるIGBT素子はPT型のIGBT素子でもよい。さらにいえば、ドリフト層25とコレクタ層22との間にバッファ層26が形成された構成の縦型IGBT素子であれば、本発明を適用することができる。また、上記した各実施形態では、バッファ層26のうち、第2バッファ層28がドリフト層25と同じN導電型N-の例を示したが、第2バッファ層28は、N導電型Nの第1バッファ層27よりも電気抵抗率の大きい材料で構成されればよい。例えば、第2バッファ層28は、第1バッファ層27よりも低い不純物濃度を有するN導電型Nの半導体層であってもよい。また、上記した各実施形態では、バッファ層26の断面構成が、所定方向本実施形態では紙面垂直方向にストライプ状に延設されている例を示した。しかしながら、上記例に限定されるものではない。図14に示すように、コレクタ層22およびカソード層23に平行な水平方向、すなわち、バッファ層26が形成された平面内において、第1バッファ層27と第2バッファ層28とが格子状に形成された構成としてもよい。この構成を採用する場合には、第2バッファ層28の少なくとも一部がコレクタ層22に接するように配置すればよい。"