"第1導電型の半導体基体からなる第1の半導体層と、前記第1の半導体層の一方の主面に形成され、互いに並列にストライプ状に配置された少なくとも2本のトレンチと、前記トレンチ内に絶縁膜を介して形成されたゲート電極と、前記トレンチ間に挟まれた前記第1の半導体層の表面層の、前記トレンチの長手方向に選択的に形成された複数の第2導電型の第2の半導体層と、前記第2の半導体層の表面層に選択的に形成された第1導電型の第3の半導体層と、前記第2の半導体層の表面層に選択的に形成された前記第2の半導体層よりも高不純物濃度の第2導電型の第4の半導体層と、前記第1の半導体基体の一方の主面に形成され、前記第3の半導体層と接するエミッタ電極と、前記第1の半導体基体の他方の主面に設けられた第2導電型の第5の半導体層と、前記第5の半導体層に接するコレクタ電極と、を備え、前記第3の半導体層は、隣り合う前記トレンチのうちの一方のトレンチと接し、且つ他方のトレンチとは離間しており、前記第3の半導体層の前記他方のトレンチの側の縁部の少なくとも一部が前記第4の半導体層の内部にて終端しており、前記第4の半導体層の、前記トレンチの長手方向の長さは、前記第3の半導体層の、前記トレンチの長手方向の長さよりも長いことを特徴とする半導体装置。隣り合う前記トレンチ間において当該トレンチの長手方向に隣り合う前記第2の半導体層にそれぞれ形成された前記第3の半導体層は、それぞれ、前記一方のトレンチまたは前記他方のトレンチのいずれか同じトレンチに接することを特徴とする請求項1に記載の半導体装置。隣り合う前記トレンチ間において当該トレンチの長手方向に隣り合う前記第2の半導体層にそれぞれ形成された前記第3の半導体層は、それぞれ、隣り合う前記トレンチのうちの異なるトレンチに接することを特徴とする請求項1に記載の半導体装置。前記トレンチが少なくとも3本以上あり、当該トレンチの短手方向に、当該トレンチを挟んで前記第2の半導体層と前記第1の半導体層とが交互に配置されていることを特徴とする請求項2に記載の半導体装置。前記トレンチが少なくとも3本以上あり、当該トレンチの短手方向に、当該トレンチを挟んで前記第2の半導体層と前記第1の半導体層とが交互に配置されていることを特徴とする請求項3に記載の半導体装置。前記トレンチが少なくとも3本以上あり、当該トレンチの短手方向に、当該トレンチを挟んで前記第2の半導体層が並んで配置されていることを特徴とする請求項2に記載の半導体装置。前記トレンチが少なくとも3本以上あり、当該トレンチの短手方向に、当該トレンチを挟んで前記第2の半導体層が並んで配置されていることを特徴とする請求項3に記載の半導体装置。前記第4の半導体層は、隣り合う前記トレンチのうちの前記他方のトレンチと接することを特徴とする請求項1に記載の半導体装置。前記トレンチの短手方向の幅を、前記トレンチの短手方向の幅と前記トレンチから当該トレンチに隣り合うトレンチの側壁までの半導体領域の幅とを足しあわせたピッチの長さで割った値が、0.2以上とすることを特徴とする請求項1~8のいずれか一つに記載の半導体装置。前記ピッチの長さが4μm以下であることを特徴とする請求項9に記載の半導体装置。前記ピッチの長さが3μm以下であることを特徴とする請求項10に記載の半導体装置。しかしながら、上述した特許文献1~4に示す技術では、次のような問題が生じる。まず、ホール電流の集まり具合とその平面分布、およびこれらとIEInjectionEnhancement効果における課題について説明する。IE効果とは、良く知られているように、トレンチゲートの構造を工夫することで、MOSゲートからの電子の注入と、それに伴いp型コレクタ領域から注入されるホールの注入を促進させる効果のことをいう。図33bと同様のホール電流のフロー40、ホール電流が集まる領域41、およびホール電流が疎な領域43を、図36に示す従来のIGBTの平面図に模式的に図示した平面図を図37に示す。最初に、ある1つのp型ベース領域12とその近傍に着目する。ここで、p型ベース領域12の近傍とは、例えば、p型ベース領域12と同じ程度の長さを半径としたときの円形領域とする。ホールがトレンチ側壁の反転層チャネルに向かって流れるときに、メサ領域47では、ゲートトレンチ13の長手方向に隣り合うp型ベース領域12の間に、比較的ホール電流が疎な領域43が形成される。このホール電流が疎な領域43は、上面が図示しない絶縁膜18で覆われているので、ホール自体が蓄積される。しかし、ホールの電流の集まりが疎なので、IE効果の増強は必ずしも十分であるとは限らない。さらに、p型ベース領域12の中心部分についても同様である。すなわち、p型ベース領域12の中心部分には、p型ベース領域12とn型ドリフト領域11との図示省略するpn接合が形成され、このpn接合は常に逆バイアス状態である。このため、p型ベース領域12とn型ドリフト領域11とのpn接合の付近ではキャリアが蓄積しない。次に、図36に示すように、p型ベース領域12の近傍よりも広い領域に着目する。まず、ゲートトレンチ13とp型ベース領域12とを単位構造図36において点線で囲む領域とする。この単位構造を、ゲートトレンチ13の短手方向紙面の横方向に対して周期的に繰り返すように配置し、IGBTの活性領域が形成される。この周期構造の単位構造を、単位胞42とする。次に、ゲートがオンの状態で流れるホール電流について模式的に示すと、ホール電流のフロー40は、図37に矢印で示すようにp型ベース領域12の、ゲートトレンチ13に接する領域に流れ込む。この図37からわかるように、ホール電流が集まる領域41とホール電流が疎な領域43は、ゲートトレンチ13の短手方向と同じピッチ周期でストライプ状に分布する。ホール電流は、ホール電流のフロー40のように流れるから、ホール電流が集まる領域41は、ゲートトレンチ13に集中し且つゲートトレンチ13の長手方向に連なって形成されている。一方、ゲートトレンチ13の短手方向では、ホール電流が集まる領域41は連続的に分布せず、p型ベース領域12およびホール電流が疎な領域43にて分断されている。その理由は、p型ベース領域12の中央部は両サイドのゲートトレンチ13からそれぞれn型エミッタ領域16の分だけ離れているので、ホール電流が集まり難い箇所となるからである。さらに、ゲートトレンチ13の短手方向に隣り合うp型ベース領域12の間におけるn型ドリフト領域11の中央部についても、ホール電流のフロー40から離れているために、ホール電流が集まり難い箇所となる。したがって、ホール電流が集まる領域41は、ゲートトレンチ13の短手方向には連なって形成されず、分断されてしまう。このようにホール電流が集まる領域41がゲートトレンチ13の短手方向で分断されるため、従来のトレンチゲート型IGBTではIE効果自体は強いものの、その増強には限界がある。図36に示すトレンチゲート型IGBTにおいてIE効果を増強させてオン電圧を一層低くするには、ゲートトレンチ13の短手方向のピッチ繰返し周期の単位長さ、隣り合うゲートトレンチ13の距離を短くする方法がある。ゲートトレンチ13の短手方向のピッチを短くするには、ゲートトレンチ13の短手方向の幅に対してメサ領域47の幅を短くする必要がある。しかしながら、加工可能な最小線幅デザインルールは、製造プロセスの製造装置によって決まる。そのため、当然ながらp型ベース領域12の表面に形成されるn型エミッタ領域16、p型コンタクト領域17およびコンタクト開口部の幅も製造プロセスの製造装置によって決まる。そして、ゲートトレンチ13のマスク幅がほぼ上記の最小線幅となると仮定しても、p型ベース領域12の幅はその表面に形成される他の部位の幅によって決まる。したがって、図36に示すトレンチゲート型IGBTの場合、p型ベース領域12の幅はおよそゲートトレンチ13の幅の3倍~数倍となる。すなわち、p型ベース領域12の幅のゲートトレンチ13に対する幅の倍率は、これ以上小さくすることができず、ゲートトレンチ13のピッチの低減にも限界がある。一方、図39に示すトレンチゲート型IGBTのように、ゲートトレンチ13の長手方向に一様に形成されたp型ベース領域12の表面層に、メサ領域47に接する2本のゲートトレンチ13のうち、一方のゲートトレンチ13のみに接するようにn型エミッタ領域16を設けた構造もある。このような構造のトレンチゲート型IGBTは、図33や図36に示すトレンチゲート型IGBTよりも、メサ領域47の幅を狭くすることができる。しかしながら、図39に示すトレンチゲート型IGBTように一方のゲートトレンチ13にのみn型エミッタ領域16を形成する構成とした場合、ゲートトレンチ13の側壁に形成される電子のチャネル密度が小さくなり、その分電子の注入効率も低下する。そのため、ゲートトレンチ13のピッチを小さくしたとしても、IE効果の増強は限定的となってしまう。さらに、上記特許文献4に示すトレンチゲート型IGBTのようにコンタクトトレンチを形成することにより、メサ領域の幅を縮小する方法も考えられるが、コンタクトトレンチの形成は技術的に難易度が高く、且つトレンチエッチングに伴う工程数も増加する。このため、プロセスコストが増加し、チップコストの増大を招く。次に、ホールの経路とラッチアップにおける課題について、図38を用いて説明する。図38に示す構造のトレンチゲート型IGBTでは、ラッチアップ耐量を向上させるために、ゲートトレンチ13の長手方向において、n型エミッタ領域16の長さよりも長いコンタクト開口部46を設けている。このような構造により、p型ベース領域12とゲートトレンチ13の側壁との間に形成される電子のチャネル反転層に集まり易いホールをコンタクト開口部46にある程度分散させることができる。しかしながら、ゲートトレンチ13を介して隣接するp型ベース領域に形成されるチャネルにも、ホールは集まる。すなわち、隣り合うp型ベース領域12に挟まれるゲートトレンチ13にホールが集まり易いため、これらの集まったホールは結局、n型エミッタ領域16の下を通ってp型ベース領域12からp型コンタクト領域17へ抜ける。その結果、図38に示すトレンチゲート型IGBTにおいてもなお、寄生サイリスタのラッチアップの可能性が残る。したがって、n型エミッタ領域16の付近に集まるホール電流を、さらに緩和する必要がある。次に、ホール電流の集まる箇所とその近辺の電界強度の増加という課題について説明する。図37に示すように、上記特許文献2に記載された構造のトレンチゲート型IGBTの場合、図示省略する基板裏面のp型コレクタ領域から基板表面に向かって流れるホールは、ホール電流のフロー40に従ってゲートトレンチ13の下部に集まり、ホール電流が集まる領域41が形成される。すなわち、ゲートトレンチ13にホールが集中することになる。このようなホールの集中は、p型ベース領域12がストライプ状に分布する上記特許文献1についても同様に生じる。一方、図34aにも示すように、ゲートトレンチ13はp型ベース領域12を貫通しn型ドリフト領域11内に突き出すように設けられている。そのため、ターンオフ時に高電圧が印加された状態では、n型ドリフト領域11内に突き出ているゲートトレンチ13の底部近辺の電界強度が顕著に増加する。この電界強度が増加した部分に、ゲートがオンのときに蓄積されたホールが集まっている。そのため、ターンオフ時には電界の空間勾配が増加し、いっそう電界強度が増加する。そして、電界強度が臨界電界強度に達すると、アバランシェ降伏によりホールが生成され、ホール電流がゲートトレンチ13の底部に集中するようになる。このアバランシェ降伏によるホール電流がさらにゲートトレンチ13の底部の電界強度を増強させ、ホール濃度と電界強度の正帰還が生じる。その結果、例えば定格電流の数倍大きい電流を、定格電圧に近い高電圧にてターンオフする状況では、ゲートトレンチ13の底部にて破壊が生じる可能性が高くなる。次に、IGBTのミラー容量とターンオフ動作への影響における課題について、説明する。上記特許文献1、2に示すトレンチゲート型IGBTは、ミラー容量ゲート-コレクタ間容量の低減がなされている。しかしながら、上記特許文献1、2に示すトレンチゲート型IGBTにおいてもなお、まだミラー容量を低減する余地が残っている。上記特許文献1、2に示すトレンチゲート型IGBTでは、特に、オフ状態からオン状態に遷移するターンオン時にミラー容量が増加し、ターンオン損失の低減が妨げられることが、発明者によって確認されている。具体的には、上記特許文献1、2に示すトレンチゲート型IGBTは、次のように動作するため、ターンオン損失が増大する。ターンオン前の阻止状態では、コレクタ-エミッタ間に十分高い電圧が加わっていること、およびゲートトレンチ13の底部にキャリアが存在していないことから、ミラー容量は十分小さい値になっている。しかしながら、ターンオンが開始されると、空乏領域幅が縮小し、且つキャリアが注入される。特に、コレクタ-エミッタ間電圧が十分小さくなると、空乏領域端部の面積も増加し、且つ空乏領域幅も小さくなるので、ミラー容量が増加する。その結果、コレクタ-エミッタ間電圧の立下り増加の開始時点がやや遅くなり、ターンオン損失の増大を招く。加えて、上記特許文献1、2に示すトレンチゲート型IGBTは、総チャネル長あるいはチャネル密度を一定にした場合短絡時の飽和電流値を一定にするための処置、ゲートトレンチ13がp型ベース領域12に接している面積と、電子のチャネルの面積との比率が大きくなる。これにより、ターンオン時間が長くなるという課題が生じることも明らかになった。さらに、その結果、サージ電流が大きくなるインバータのブリッジ結線での対向アーム側ダイオードのハードリカバリが発生するという問題点も判明した。この発明は、上述した従来技術による問題点を解消するため、オン電圧が低く、ラッチアップが生じ難く、ターンオフ時の電界強度の増加を抑えることができる半導体装置を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、ミラー容量を低減することができる半導体装置を提供することを目的とする。上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第1導電型の半導体基体からなる第1の半導体層と、前記第1の半導体層の一方の主面に形成され、互いに並列にストライプ状に配置された少なくとも2本のトレンチと、前記トレンチ内に絶縁膜を介して形成されたゲート電極と、前記トレンチ間に挟まれた前記第1の半導体層の表面層の、前記トレンチの長手方向に選択的に形成された複数の第2導電型の第2の半導体層と、前記第2の半導体層の表面層に選択的に形成された第1導電型の第3の半導体層と、前記第2の半導体層の表面層に選択的に形成された前記第2の半導体層よりも高不純物濃度の第2導電型の第4の半導体層と、前記第1の半導体基体の一方の主面に形成され、前記第3の半導体層と接するエミッタ電極と、前記第1の半導体基体の他方の主面に設けられた第2導電型の第5の半導体層と、前記第5の半導体層に接するコレクタ電極と、を備える。そして、前記第3の半導体層は、隣り合う前記トレンチのうちの一方のトレンチと接し、且つ他方のトレンチと離間している。前記第3の半導体層の前記他方のトレンチの側の縁部の少なくとも一部が前記第4の半導体層の内部にて終端している。前記第4の半導体層の、前記トレンチの長手方向の長さは、前記第3の半導体層の、前記トレンチの長手方向の長さよりも長い。この発明にかかる半導体装置の特徴は、次の1~3に示す通りである。1第2の半導体領域第2の半導体層の表面には、第1のトレンチに接し且つ第2のトレンチと離間するように第1導電型の第3の半導体領域第3の半導体層が形成されている。すなわち、第2の半導体領域に接するトレンチのうち片方にのみ、第3の半導体領域が接している。2第3の半導体領域において、第2のトレンチの側の縁部の全体または一部が、第4の半導体領域第4の半導体層の内部にて終端している。3第1のトレンチの長手方向における第4の半導体領域の長さは、第1のトレンチの長手方向における第3の半導体領域の長さよりも長い。以上、上記3つの特徴1~3により、この発明にかかる半導体装置には以下の作用がある。一つ目の作用は、少数キャリアの注入促進効果IE効果の増強である。第2の半導体領域に接する2本のトレンチのうち片方のトレンチにのみ第3の半導体領域を接触させて、且つ他方のトレンチ側における第3の半導体領域の縁を第4の半導体領域の内部にて終端するようにする上記特徴1,2。これにより、半導体基体の他方の主面に形成された第5の半導体領域から注入された少数キャリアのうち、他方のトレンチに向かう少数キャリアは、第3の半導体領域の下部を通ることなく、第2の半導体領域を通り第4の半導体領域へと流れる。また、後述するように、上記各特許文献に示す公知技術に比べて2本のトレンチに挟まれる第1の半導体領域の幅が狭くなる。そのため、上記各特許文献に示す公知の構造にみられたような、第2の半導体領域の中心部分における少数キャリアの集まりが疎な部分がなくなる。その結果、少数キャリアによる電流の平面分布を平坦的にすることができるので、電流の少ない領域をなくすことができる。その結果、IE効果が全体的に増加し、オン電圧が低くなる。特に上記特徴1のように、第2半導体領域が隣接する2本のトレンチのうち片方にのみ第3の半導体領域を接する構造とした場合、MOSゲートにより形成されるキャリアの反転層チャネルの面積が小さくなる。そのため、上記各特許文献に示す従来の半導体装置では、通常、オン電圧が増加する。それに対して、本発明にかかる半導体装置は、従来のトレンチゲート型IGBTが示す傾向とは逆に、少数キャリアによる電流の平面分布の平坦化により、むしろIE効果を増強させることができる。二つ目の作用は、寄生サイリスタ部分のラッチアップの抑制である。上記特徴1~3により、一つ目の作用と同様に、少数キャリアは、第3の半導体領域の下部を通ることなく、第2の半導体領域を通り第4の半導体領域へと流れる。その結果、第3の半導体領域の下部を通過する少数キャリアの電流の割合が減少し、第2の半導体領域における電圧降下が小さくなる。そのため、第3の半導体領域、第2の半導体領域、第1の半導体領域および第5の半導体領域にて構成される寄生サイリスタのラッチアップが生じにくくなる。特に本発明のみに見られる特徴は、2本のトレンチのどちらかを介して、第2の半導体領域の最も近くに隣接する別の第2の半導体領域に流入する少数キャリアについても、第2の半導体領域自身にて集めることができる点である。第5の半導体領域から注入された少数キャリアは、前記のいずれかのトレンチに形成されたMOSゲートの反転層チャネルに向かって集まる。すなわち、前記のトレンチに向かって少数キャリアが集まる。本発明にかかる半導体装置には第2半導体領域のなかに第3の半導体領域と離間するトレンチが存在するので、隣接する別の第2の半導体領域に向かう少数キャリアの一部は、そこではない前記第2の半導体領域にも流入することができる。その結果、トレンチ近傍に集まっていた少数キャリアが分散され、寄生サイリスタのラッチアップが生じにくくなる。三つ目の作用は、IGBTのターンオフ時に第2の半導体領域、および第1のトレンチまたは第2のトレンチの底部に集中する電界強度の緩和である。一般的には、ターンオフ時に印加電圧に応じて、第1の半導体領域と第2の半導体領域とのpn接合から第1の半導体領域の内部にわたり、空間電荷領域が広がる。このとき、電界が空間電荷密度の空間勾配に比例するので、第2の半導体領域のpn接合近傍と、トレンチの半導体基体内部側の底部近傍の電界強度が増大する。さらに、ターンオフ時には、第1の半導体領域の内部に蓄積されていた少数キャリアが、静電ポテンシャルの傾きに沿って空間電荷領域を駆け下りて、第2の半導体領域に向かって集中する。この少数キャリア例えばホールが、電界強度の空間勾配の値を増加させる。これによって、第2の半導体領域のpn接合近傍と、第2の半導体領域に接するトレンチの底部の電界強度は、この少数キャリアの存在により増加する。しかし、本発明にかかる半導体装置では、上記の一つ目の作用により、少数キャリアによる電流の平面分布を平坦にし、二つ目の作用により、トレンチ近傍に集まっていた少数キャリアを分散させている。そのため、ターンオフ時における少数キャリアによる電界強度の増加を抑えることができる。その結果、前述したような電界強度の正帰還も抑えられ、定格より大きい電流と高電圧におけるターンオフ時にトレンチの底部で破壊が生じる可能性を小さくすることができる。さらに三つ目の作用の補足として、第2の半導体領域の表面に形成されている第3の半導体領域のうち、トレンチとは接していない側の縁の一部あるいは全てが、隣接する第4の半導体領域の内部にて終端していることが必要である。仮に、第3の半導体領域と第4の半導体領域とが離間している場合、離間している部分、すなわち第3の半導体領域と第4の半導体領域との間は第2の半導体領域となる。この第2の半導体領域は、第4の半導体領域よりも不純物濃度が低いため、第3の半導体領域と第4の半導体領域とが離間した部分は高抵抗領域となる。そのため、ターンオフ時に、ホールは第4半導体領域に集まり難くなる。その結果、前述したようなホール少数キャリアの分散効果が弱まる。そのため、第3の半導体領域は第4の半導体領域の内部にて終端している必要がある。さらに上記発明について、より好ましい手段のうち、主な手段について説明する。その他の手段については、発明を実施するための形態にて説明する。この発明にかかる半導体装置は、上述した発明において、隣り合う前記トレンチ間において当該トレンチの長手方向に隣り合う前記第2の半導体層にそれぞれ形成された前記第3の半導体層は、それぞれ、隣り合う前記トレンチのうちの異なるトレンチに接することを特徴とする。この発明は、トレンチの長手方向に隣り合う第2半導体領域第2の半導体層の表面に形成されたそれぞれの第3の半導体領域第3の半導体層は、互いに、隣り合うトレンチの異なるトレンチに接することを特徴としている。すなわち、この発明では、トレンチ長手方向に隣り合う複数の第2半導体領域において、互いに並列にストライプ状に配置された2本のトレンチに対して第3の半導体領域が交互に接する。この発明によれば、第2の半導体領域に接する両サイドのトレンチの側壁に、MOSゲートの反転層チャネルが形成される。仮に、隣り合う全ての第2半導体領域における第3の半導体領域が、第2半導体領域と接する2本のトレンチのうち一方のみに接するとすると、他方のトレンチの側壁には反転層チャネルが形成されない。一方、少数キャリアを例えばホールとした場合、ホールはクーロン力により電子に引き寄せられる。そのため、2本のトレンチの間におけるホールの濃度分布は、第3の半導体領域が接する一方のトレンチに多く分布するようになり、他方のトレンチのホール濃度は相対的に小さくなる。したがって、上述したように、2本のトレンチに対して交互に第3の半導体領域を形成することで、2本のトレンチの双方の側壁に反転層チャネルが形成される。その結果、ホールの分布も2本のトレンチの間において均一に分布させることができ、且つその濃度を増やすことができる。また、複数の前記第2の半導体領域が、半導体装置の中で電流を流すことができる領域以下、活性領域のほぼ全域にわたり周期的に配置されることにより、活性領域におけるキャリア濃度およびその電流の平面分布を平坦的にすることができる。ホールおよび電子はクーロン力で互いに引き寄せあうので、活性領域におけるキャリア濃度およびその電流の平面分布が平坦的であるほうが、不均一であるときよりも濃度を高くすることができる。その結果、例えばIE効果も最大限に高くすることができるとともに、前述のようなターンオフ時の電界強度の正帰還も十分抑えることが可能となる。さらに、前記のように活性領域のほぼ全域にわたって周期的に配置された第2半導体領域を、トレンチを挟んで隣接させずに、市松模様のように配置させることが好ましい。すなわち、2本のトレンチの間に形成され前記トレンチの長手方向にて隣り合う2つの第2半導体領域の中間地点に対して、トレンチを跨いで前記中間地点と隣接する領域には別の第2の半導体領域が配置されている。このようにすることで、少数キャリアの濃度およびその電流の平面分布を、活性領域の内部にて均一にすることができる。本発明にかかる半導体装置によれば、オン電圧が低く、ラッチアップが生じ難く、且つターンオフ時の電界強度の増加を抑えることができるという効果を奏する。また、本発明にかかる半導体装置によれば、ターンオン時のミラー容量を低減することができるという効果を奏する。以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付すおよび-は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。実施の形態本発明の実施の形態にかかる半導体装置を、絶縁ゲート型バイポーラトランジスタIGBTを例に説明する。本実施の形態にかかる半導体装置は、IGBTに限らず、公知のユニポーラデバイスである絶縁ゲート型トランジスタMOSFETにも適用が可能である。また、本実施の形態では、第1導電型をn型とし、第2導電型をp型として説明するが、n型とp型とを入れ替えても同様に動作させることが可能である。また、本発明の実施の形態および実施例では、半導体装置について、デバイス、素子、チップもしくは半導体チップという表現も用いているが、いずれも同じ対象を示している。また、本発明の実施の形態および実施例におけるウェハーとは、チップに断片化する前のシリコン基板半導体基板である。半導体チップにおいて、活性領域とは、例えばIGBTのエミッタ電極が形成されていて、且つ電流を流すことができる領域である。終端構造領域とは、前記活性領域の端部からチップの外周側端部までの領域であり、素子に電圧が印加されたときに発生するチップ表面の電界強度を緩和させる構造部である。まず、本発明の実施の形態にかかる半導体装置の基本的な構造について説明する。基本構造図1は、本発明の実施の形態にかかる半導体装置の平面構造の要部以下、基本構造部とするを示す平面図である。本発明の基本構造は、以下の通りである。図1に示すように、n型ドリフト領域11となるウェハーの一方の主面紙面に相当し、以下、おもて面と呼ぶに、ゲートトレンチ13がストライプ状に形成されている。図1にはストライプ状に配置された複数のゲートトレンチ13のうちの、隣り合う2本のゲートトレンチ13をゲートトレンチ13aおよびゲートトレンチ13bとして図示する。ゲートトレンチ13aおよびゲートトレンチ13bの内壁にはゲート酸化膜14が形成され、さらにゲート酸化膜14の内側には導電性のゲート電極15が形成されている。隣り合うゲートトレンチ13の間には、p型ベース領域12aが形成されている。p型ベース領域12aは、ゲートトレンチ13aの側壁およびゲートトレンチ13bの側壁にそれぞれ形成されたゲート酸化膜14に接するように配置されている。p型ベース領域12a表面層には、ゲートトレンチ13aに接するように、n型エミッタ領域16aが形成されている。ゲートトレンチ13aの長手方向に沿ったn型エミッタ領域16aの端部は、p型ベース領域12aの内側に収まるように配置されている。また、p型ベース領域12aの表面層には、ゲートトレンチ13aとは離間するように、p型ベース領域12aよりも高濃度のp型コンタクト領域17aが形成されている。n型エミッタ領域16aは、ゲートトレンチ13aに接している縁部とは反対側の縁部がp型コンタクト領域17aの内部にて終端するように配置されている。本発明の実施の形態にかかる半導体装置以下、本発明にかかるIGBTとするを構成する上で必要な構成について説明する。p型ベース領域12aおよびn型ドリフト領域11の表面には、絶縁膜が形成されている。この絶縁膜により、n型エミッタ領域16aおよびp型コンタクト領域17aはゲート電極15と絶縁されている。そして、これらのn型エミッタ領域16aおよびp型コンタクト領域17aをエミッタ電極とコンタクトさせるために、絶縁膜にコンタクト開口部が形成されている。n型ドリフト領域11となるウェハーの他方の主面紙面の裏側に相当し、以下、裏面と呼ぶにはp型コレクタ領域が形成されている。n型ドリフト領域11とp型コレクタ領域との間には、n型ドリフト領域11およびp型コレクタ領域に接するn型フィールドストップ領域が形成されている。そして、ウェハーの裏面には、p型コレクタ領域と接するコレクタ電極が形成されている。図1においては、絶縁膜、エミッタ電極、p型コレクタ領域、n型フィールドストップ領域およびコレクタ電極は図示を省略する。本発明の基本構造の作用効果次に、本発明の基本構造の特徴とそれに伴う作用効果について説明する。図1に示した本発明の基本構造の特徴を、以下の1~3に示す。1n型エミッタ領域16aは、p型ベース領域12aに接する2本のゲートトレンチ13a,13bのうち一方のゲートトレンチ13aにのみ接している。2n型エミッタ領域16aにおいて、他方のゲートトレンチ13bの側の縁部の全体もしくは一部が、p型コンタクト領域17aの内部にて終端している。3ゲートトレンチ13aの長手方向において、p型コンタクト領域17aの長さはn型エミッタ領域16aの長さよりも長い。以上、上記3つの特徴1~3により、以下の4つの作用効果がある。一つ目の作用効果は、少数キャリアの注入促進効果IE効果の増強である。まず、上記特徴1のように、n型エミッタ領域16aを一方のゲートトレンチ13aにのみ接するよう配置する。そして、上記特徴2のように、他方のゲートトレンチ13bの側におけるn型エミッタ領域16aの縁部を、p型コンタクト領域17aの内部にて終端するようにする。このような特徴1~3を有するIGBTのゲート電極をオンの状態とし電流を流したときの動作を、上述した各特許文献に示す従来のIGBT以下、従来のIGBTとすると対比させて説明する。p型コレクタ領域から注入されたホールは、ゲートトレンチ13aおよびゲートトレンチ13bに向かって流れる。このとき、従来のIGBTでは、ゲートトレンチ13bに向かうホールはp型ベース領域12aからn型エミッタ領域16aの下部を通る。一方、本発明にかかるIGBTにおいては、ホールがn型エミッタ領域16aの下部を通るだけではなく、p型ベース領域12aから直接p型コンタクト領域17aへと流れる。また、後述するように、ゲートトレンチ13aの短手方向において、n型ドリフト領域11の幅が、従来のIGBTにおけるn型ドリフト領域の幅に比べて狭くなる。そのため、p型ベース領域12aの中心部分から、ホール電流の集まりが少ない部分ホール電流が疎な領域がなくなる。その結果、ホール電流の平面分布を平坦的にすることができ、IE効果が全体的に増加するので、オン電圧が低くなる。上記の作用の中で重要な点は、MOSゲートの反転層チャネルの面積を従来のIGBTよりも小さくすることができ、且つIE効果を増強することができることである。本発明にかかるIGBTの上記特徴1のようにn型エミッタ領域16aが2本のゲートトレンチ13a,13bのうち片方のゲートトレンチ13aにのみ接している場合、従来のIGBTでは、上記課題にて述べたように、MOSゲートにより形成されるキャリアの反転層チャネルの面積が小さくなる。そのため、従来のIGBTでは、活性領域全面における総チャネル長あるいはチャネル密度が小さくなり、オン電圧が増加するのが普通である。それに対して、本発明にかかるIGBTにおいては、少数キャリアによる電流の平面分布の平坦化により、総チャネル長が小さくなるとともに、IE効果を増強させることができる。総チャネル長が小さくなることにより、後述するように、飽和電流の低減とそれによる短絡耐量の向上を実現することができるという効果を奏する。二つ目の作用効果は、寄生サイリスタ部分のラッチアップの抑制である。IGBTの寄生サイリスタは、n型エミッタ領域16a、p型ベース領域12a、n型ドリフト領域11およびp型コレクタ領域にて構成される。上述のようにn型ドリフト領域11に注入されたホールは、n型エミッタ領域16aの下部よりも、p型ベース領域12aを通りp型コンタクト領域17aへと流れるようになる。これにより、n型エミッタ領域16aの下部を通過するホール電流が減少し、p型ベース領域12aにおける電圧降下が小さくなる。そのため、寄生サイリスタがオンせず、ラッチアップが大きく抑制される。三つ目の作用効果は、IGBTのターンオフ時にp型ベース領域とゲートトレンチ底部とに集中する電界強度の緩和である。まず、一般的なIGBTのターンオフ時における素子内部状態の変化について簡単に説明し、次に本発明にかかるIGBTの構造においてその変化がどのように改善されるのかを説明する。一般的に、IGBTは、ターンオフ時に、空間電荷領域がn型ドリフト領域とp型ベース領域とのpn接合からn型ドリフト領域の内部にわたって広がる。このとき、電界強度は空間電荷密度の空間勾配に比例するので、p型ベース領域のpn接合近傍およびゲートトレンチのn型ドリフト領域側の底部近傍において電界強度が増大する。さらに、一般的なIGBTでは、ターンオフ時に、n型ドリフト領域に蓄積されていたホールが静電ポテンシャルの傾きに沿って空間電荷領域を駆け下りp型ベース領域に向かう。このとき、電磁気学にて知られるポアソンの式に従い、ホール密度が高い領域にて電界強度の空間勾配が増加する。すなわち、p型ベース領域のpn接合近傍およびp型ベース領域に隣接するゲートトレンチの底部において、これらのホールが電界強度を増強する。一方、本発明にかかるIGBTでは、上記の一つ目の作用により、ホール電流の平面分布を平坦にし、且つ二つ目の作用により、ゲートトレンチ側壁の反転層チャネル近傍に集まっていた少数キャリアを、p型コンタクト領域の方に分散させている。すなわち、p型ベース領域のpn接合近傍およびp型ベース領域に隣接するゲートトレンチの底部において、ホール電流の密度を緩和することができる。その結果、ホールによる電界強度の増強を抑えることができる。さらに、例えば従来のIGBTにおいて課題としていた電界強度の正帰還も抑えられるので、定格より大きい電流と高電圧におけるターンオフにてトレンチの底部で破壊が生じる可能性を小さくすることができる。四つ目の作用効果は、ミラー容量の低減である。このミラー容量の低減と飽和電流は密接な関係がある。本発明にかかるIGBTは、n型エミッタ領域16aが隣り合うゲートトレンチ13a,13bのうちの片側のゲートトレンチ13aの側壁部にのみ接する構造であるため、n型エミッタ領域16aが接するゲートトレンチ13の側壁部の長さが従来のIGBTに比べて半分になる。一方、IGBTの短絡耐量を維持するためには、一定の面積例えば活性領域全体の面積の中に収まる総エミッタ長を従来のIGBTと同一にして、飽和電流値を同一にする必要がある。本発明にかかるIGBTの場合、ゲートトレンチ13の短手方向のピッチ繰り返し周期の長さが約半分となるから、活性領域全体におけるn型エミッタ領域16aの面積≒反転層チャネルの面積は、従来のIGBTの2倍となる。このようにn型エミッタ領域16aの長さが倍増することにより、p型ベース領域12aとゲートトレンチ13の側壁部との接触面積と、p型ベース領域12aとゲートトレンチ13の側壁との接触面積との比率が、従来のIGBTに対して約2倍になる。その結果、入力容量Ciesと帰還容量Cresとの比率Cies/Cresが、従来のIGBTと比較して約2倍となり、実効的にCresを半減させることと同等の効果を奏することが可能となる。このミラー容量低減の結果、ターンオン波形とターンオン損失とが改善される。ターンオン初期段階では、IGBTのCres成分は、ゲート電極に対してゲート電圧を高める方向に、変位電流を発生させる。Cies/Cresの比が小さい場合、この変位電流によってゲート電圧が大きく上昇し、Cies/Cres比が大きい場合はゲート電圧の上昇は小さくなる。ターンオン初期段階のゲート電圧上昇は、ターンオンピーク電流の増加を誘発するため、ソフトスイッチングの観点に鑑みれば、Cies/Cres比は大きい方が望ましい。然るに、本発明にかかるIGBTでは、従来のIGBTに対して、Cies/Cres比を約2倍にすることが可能であり、ターンオンのソフトスイッチングを実現することが可能となる。さらには、Cresの低減効果により、ターンオン時の、いわゆるミラー期間が短くなり、ターンオンを素早く終了させることが可能となる。ここで図1を用いて、本発明にかかるIGBTの特徴2,3について、2点補足をしておく。本発明にかかるIGBTの特徴2,3についての1つ目の補足は、n型エミッタ領域16aとp型コンタクト領域17aとの位置関係である。p型ベース領域12aの表面に形成されているn型エミッタ領域16aのうち、ゲートトレンチ13bとは接していない縁部の一部あるいは全てが、隣接するp型コンタクト領域17aの内部にて終端していることが必要である。仮に、n型エミッタ領域16aとp型コンタクト領域17aとが離間している場合、n型エミッタ領域16aとp型コンタクト領域17aとが離間している部分n型エミッタ領域16aとp型コンタクト領域17aとの間には、p型ベース領域12aがウェハー表面に露出する。このp型ベース領域12は、p型コンタクト領域17aよりも不純物濃度が低いため、n型エミッタ領域16aとp型コンタクト領域17aとが離間した部分は高抵抗領域となる。そのため、ターンオフ過程において、ホールはp型コンタクト領域17aに集まり難くなる。その結果、前述のホールの分散効果が弱まってしまうので、n型エミッタ領域16aはp型コンタクト領域17aの内部にて終端している必要がある。本発明にかかるIGBTの特徴2,3についての2つ目の補足は、ゲートトレンチ13の長手方向における、n型エミッタ領域16aの長さとp型コンタクト領域17aの長さとの相互関係である。具体的には、ゲートトレンチ13の長手方向において、n型エミッタ領域16aの長さは、p型コンタクト領域17aの長さよりも短いことが好ましい。その理由は、次の通りである。本発明にかかるIGBTにおいて、ホールは2つの経路を流れる以下、第1経路および第2経路とする。n型エミッタ領域16aの長さをp型コンタクト領域17aの長さよりも短くすることで、この第2経路にてより一層効率よくホールを引き抜くことができるからである。ホールの第1経路は、p型ベース領域12aの下部と、それに隣接するn型ドリフト領域11、およびゲートトレンチ13aの下部から、MOSゲートの反転層チャネルに向かって集まる経路である。以下、下部に第1経路が形成されるp型ベース領域12aを、主たるp型ベース領域12aとする。第2経路は、主たるp型ベース領域12aの近隣のp型ベース領域に形成されたp型コンタクト領域17aからエミッタ電極不図示に抜け出る経路である。ホールの第2経路にてより一層効率よくホールを引き抜くには、主たるp型ベース領域12aの第1経路に流れるホールがp型コンタクト領域17aを流れるようにシフトさせるとよい。そのためには、反転層チャネルに近づくホールについて、n型エミッタ領域16aの下を通らずにp型ベース領域12aを通って、p型コンタクト領域17aに抜けるようにすればよい。このとき、ゲートトレンチ13の長手方向において、仮に、n型エミッタ領域16aの長さがp型コンタクト領域17aの長さよりも長い場合、反転層チャネルに近づくホールは常にn型エミッタ領域16aの下を通らないと、p型コンタクト領域17aに抜けることができない。一方、ゲートトレンチ13の長手方向において、n型エミッタ領域16aの長さがp型コンタクト領域17aの長さよりも短い場合には、n型エミッタ領域16aの下部を通らないホールの割合が増える。その結果、上記のホールの第2経路にてより一層、ホールを引き抜くことができ、ホールの分散効果を強くすることが可能となる。したがって、n型エミッタ領域16aの長さをp型コンタクト領域17aの長さよりも短くすることで、この第2経路にてより一層効率よくホールを引き抜くことができる。次に、本発明の基本構造をゲートトレンチの長手方向に2つ並列に配置した構造を有するIGBTについて説明する。本発明の基本構造を構成するp型ベース領域をゲートトレンチの長手方向に隣り合うように配置する場合、例えば、2本のゲートトレンチに対して、本発明の基本構造を構成する各n型エミッタ領域をそれぞれ異なるゲートトレンチに接するように配置してもよいし、本発明の基本構造を構成する各n型エミッタ領域を2本のゲートトレンチのどちらか一方のゲートトレンチのみに接するように配置してもよい。n型エミッタ領域の交互配置構造まず、本発明の基本構造を構成する各n型エミッタ領域を異なるゲートトレンチに接するように配置した構造以下、n型エミッタ領域の交互配置構造とするについて説明する。図2は、本発明の実施の形態にかかる半導体装置の基本構造部および電流経路を示す平面図である。図2aは、図1に示す本発明の基本構造をゲートトレンチ13の長手方向に並べて配置した平面図であり、後述する実施例1にかかるIGBTの構造である。図1に示す本発明の基本構造に対して追加した点は、下記の通りである。まず、ゲートトレンチ13の長手方向において、p型ベース領域12bが、n型ドリフト領域11を介してp型ベース領域12aと隣り合うように配置されている。p型ベース領域12bは、図1に示すようなp型ベース領域12aを構成部とする1つの本発明の基本構造の、ゲートトレンチ13の長手方向に隣り合う他の本発明の基本構造を構成する。このp型ベース領域12bには、p型ベース領域12aと同様にn型エミッタ領域16bおよびp型コンタクト領域17bが形成されている。後述する本願発明の実施例1にかかる半導体装置以下、実施例1にかかるIGBTとする。本発明の他の実施例にかかる半導体装置についても同様に実施例にかかるIGBTとするでは、n型エミッタ領域16bを、ゲートトレンチ13bの側壁に設けられたゲート酸化膜14に接触させる。すなわち、n型エミッタ領域16bは、p型ベース領域12aおよびp型ベース領域12bに隣接するゲートトレンチ13aおよびゲートトレンチ13bに対して、n型エミッタ領域16aが接するゲートトレンチとは反対側のゲートトレンチに接するように配置している。このようなn型エミッタ領域16a,16bの配置は、隣り合うゲートトレンチ13a,13bの対向する側壁に、n型エミッタ領域を交互に接するように配置した構造といえる。以降、図2aに示すIGBTの構造を交互配置構造とする。このようにn型エミッタ領域を交互に配置したことにより、p型ベース領域12a,12bと接するゲートトレンチ13aおよびゲートトレンチ13bのいずれの側壁においても、反転層チャネルが形成されるようになる。図2bは、図2aに示す本発明の交互配置構造のIGBTの平面図に、ホール電流のフロー40およびホール電流が集まる領域41を模式的に図示した平面図である。交互配置構造のIGBTにおいては、ターンオフ時に裏面のp型コレクタ領域からn型ドリフト領域11に流入し例えばあるp型ベース領域12aに向うホールは、通常、図2bに示すように、それ自身の主たるp型ベース領域12aに向って流れ、このp型ベース領域12aに引き抜かれる。この引き抜きの機構は、他のp型ベース領域12bについても当然なりたつ。n型エミッタ領域の片側配置構造次に、n型エミッタ領域を隣り合うゲートトレンチのうちのどちらか一方片側のゲートトレンチにのみ接するように配置する構造片側配置構造について説明する。図3は、本発明の実施の形態にかかる半導体装置の基本構造部およびの電流経路を示す平面図である。図3aは、後述する実施例5にかかるIGBTの基本構造を示す平面図である。n型エミッタ領域16aとn型エミッタ領域16bとが、一方の同じゲートトレンチ13aにのみ接している。すなわち、一つのメサ領域47において、n型エミッタ領域16aが、隣り合うゲートトレンチ13a,13bのうちの片側のゲートトレンチ13aにのみ配置されている。以降、図3aに示すIGBTの構造を、片側配置構造とする。n型エミッタ領域を片方のゲートトレンチにのみ接するように配置したことで、反転層チャネルは、p型ベース領域12aの、片方のゲートトレンチ13aの側壁に接する領域にのみ形成される。図3bは、図3aに示す本発明の片側配置構造のIGBTの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー40と、ホール電流が集まる領域41とを模式的に図示した平面図である。図3bに示すように、片側配置構造のIGBTは、前述の交互配置構造のIGBTとは異なり、片方のゲートトレンチ13aにのみ、ホール電流が集まる領域41が形成される。最隣接の基本構造との相互作用本発明の構造では、上述の作用効果だけではなく、図1、図2あるいは図3に示す基本構造により、もしくは基本の配置構造を複数にわたり規則的に配置することにより、本発明のみに見られる新たな効果を奏する。図4は、本発明の実施の形態にかかる半導体装置の基本構造部および電流経路を示す平面図である。図4aは、図2aに示す交互配置構造のIGBTにおいて、ゲートトレンチ13bを介してp型ベース領域12aに隣り合うメサ領域47まで広げて図示した平面図である。あるメサ領域47に配置されたp型ベース領域12cは、このメサ領域47にゲートトレンチ13を介して隣り合うメサ領域47の、p型ベース領域12aとp型ベース領域12b間のn型ドリフト領域11に隣り合うように配置されている以下、市松模様状の配置とする。図4bは、図4aに示す本発明の基本構造の平面図に、ゲートがオンの状態で流れるホール電流のフロー40と、ホール電流が集まる領域41とを模式的に図示した平面図である。図4bに示すように、本発明にかかるIGBTの場合、近隣のp型ベース領域12bに向うホールも、主たるp型ベース領域12aに設けられたp型コンタクト領域17aから引き抜くことができる。近隣とは、以下の通りである。まず、主たるp型ベース領域12aを考える。この主たるp型ベース領域12aが接しているゲートトレンチ13bを介して隣のメサ領域47にある複数のp型ベース領域p型ベース領域12c以外のp型ベース領域は図示省略のうち、主たるp型ベース領域12aから最隣接のp型ベース領域12cまでの長さの範囲にある領域のことである。このような、最隣接あるいは近隣のp型ベース領域12cに集まるホールの一部も主たるp型ベース領域12aから引き抜くという作用効果について、図4および図33を用いて詳細に説明する。上述したように、図33aは、従来のIGBTを示す平面図であり、図33bは、図33aに示す従来のIGBTの平面図に、ホール電流のフロー40およびホール電流が集まる領域41を模式的に図示した平面図である。本発明にかかるIGBTでは、上述したように、p型コレクタ領域からn型ドリフト領域11に注入されたホールがp型コンタクト領域17aに至る経路が主に2つあるホールの第1,2経路。ホールの第1経路は、主たるp型ベース領域12aの下部と、それに隣接するn型ドリフト領域11、およびゲートトレンチ13aの下部から、MOSゲートの反転層チャネルに向かって集まる経路である。この第1経路は、一般的なトレンチゲート型IGBTにおけるホールの経路と同じである。本発明にかかるIGBTの場合、例えば主たるp型ベース領域12aに着目すると、注入されたホールは、p型ベース領域12aに接するゲートトレンチ13aの側壁に向かって集まる。ホールの多くはゲートトレンチ13aの底部に向ってホール電流のフロー40のように流れて、反転層チャネルに接するp型ベース領域12aの側壁を経由する。このようにして、ホール電流が集まる領域41aが形成される。ホール電流が集まる領域41aに集まったホールは、n型エミッタ領域16aの下部を経由してp型コンタクト領域17aに流れる。一方、従来のIGBTの場合も、図33bに示すように、ホールの多くはゲートトレンチ13の底部に向って集まり、反転層チャネルに接するp型ベース領域12の側壁を経由する。このようにして、ホール電流が集まる領域41が形成される。これらの集まったホールは、n型エミッタ領域16の下部を経由してp型コンタクト領域17に流れる。ホールの第2経路は、p型ベース領域12cに流入するホールがそのp型ベース領域12cではなく、近隣のp型ベース領域12aに形成されたp型コンタクト領域17aから図示しないエミッタ電極に抜け出る経路である。この第2経路は、図4bにホール電流のフロー40aで示す経路であり、本発明にかかるIGBTでのみ得られる経路である。その理由は、次のとおりである。従来のIGBTの場合、上述のようにホールの多くは反転層チャネルに引き寄せられる。さらに、従来のIGBTの場合、ゲートトレンチ13に接するp型ベース領域の2つの側壁にはいずれもn型エミッタ領域が形成されている。このため、従来のIGBTでは、本願発明にかかるIGBTに形成されるホールの第2経路と同じ経路を経由して引き抜かれるホールは極めて少なく、ホールの第2経路は形成されないに等しい。一方、本発明にかかるIGBTは、図4bに示すように、主たるp型ベース領域12aに、n型エミッタ領域16aと離間するゲートトレンチ13bが接している。このゲートトレンチ13bのp型ベース領域12aと接する側壁には、電子の反転層チャネルは形成されない。そのため、ホールはゲートトレンチ13bと接する別の最隣接のp型ベース領域12cに形成された反転層チャネルに向うようになる。これにより、ゲートトレンチ13bの底部に集まるホールは、ゲートトレンチ13cに隣接するn型ドリフト領域11の表面に一度蓄積された後に、この最隣接のp型ベース領域12cだけではなく、主たるp型ベース領域12aにも流入するからであるホール電流のフロー40a。そして、ホールは、p型コンタクト領域17aを経由してエミッタ電極に引き抜かれるようになる。すなわち、ゲートトレンチ13bの近傍に集まっていたホールホール電流が集まる領域41cは、最隣接のp型ベース領域12cだけでなくホール電流のフロー40c、主たるp型ベース領域12aにも分散される。このような最隣接あるいは近隣のp型ベース領域同士のホールのやり取り相互作用を、以降、ホールの分散効果とよぶことにする。このホールの分散効果は、周期的に配置されたすべてのp型ベース領域においても生じる。結果として、任意のp型ベース領域においても、n型エミッタ領域の下部に集中していたホールは分散される。そのため、寄生サイリスタのラッチアップが生じにくくなる。なお、上記のホール分散効果は、図4にて示した交互配置構造のIGBTのみならず、図3に示す片側配置構造のIGBTにおいても奏することは明らかである。その理由は、例えば、仮に、図4に示す交互配置構造のIGBTのn型エミッタ領域16cがゲートトレンチ13bではなくゲートトレンチ13aに接しているとしても、ホール電流のフロー40aは、n型エミッタ領域16cがゲートトレンチ13bに接している場合と同様に生じるからである。さらに上記ホールの分散効果は、後述するようにp型ベース領域12cがゲートトレンチ13bを介してp型ベース領域12aとp型ベース領域12bの間に位置している場合においても図4に示すIGBT、または、これらのp型ベース領域の隣に位置している場合においても例えば後述する図12に示すIGBT、変わらず奏することは明らかである。すなわち、主たるp型ベース領域12aからみて、近隣のp型ベース領域12cは十分近い最隣接ので、近隣のp型ベース領域12cに向うホールも主たるp型ベース領域12aにて引き抜くことができる。以上の効果、すなわち、最隣接のp型ベース領域12bに向って流れるホールをも主たるp型ベース領域12aから引き抜くことができる、という効果は、本発明の基本構造を有するIGBTにて初めて見出された効果である。換言すれば、本発明の基本構造は、従来のIGBTのいずれからも予想することのできない効果を奏する。次に、本発明の実施例1にかかるIGBTについて、図5を用いて説明する。図5は、本発明の実施例1にかかる半導体装置の要部を示す平面図である。図5は、図2aにて示した交互配置構造を複数にわたり周期的に配置したときの平面図である。実施例1にかかるIGBTの構造は、以下の通りである。ゲートトレンチ13とp型ベース領域12とを単位構造とする。この単位構造を、ゲートトレンチ13の短手方向および長手方向に周期的に繰り返し配置し、本発明にかかるIGBTの活性領域が形成される。図5に示すように、この単位構造図5において点線で囲む領域。以下、単位胞とする42内には、所定個数のp型ベース領域12が規則的に配置されている。実施例1にかかるIGBTの単位胞42内には、図4aに示す交互配置構造となるようにp型ベース領域12a,12bが配置されている。ゲートトレンチ13を挟んで互いに隣り合うメサ領域47aとメサ領域47bとで、p型ベース領域12a,12bの配置が異なるので、実施例1にかかるIGBTの単位胞42の、ゲートトレンチ13の短手方向の長さ以下、短周期とするは、メサ領域47aおよびメサ領域47bのゲートトレンチ短手方向のそれぞれの幅と、ゲートトレンチ13の短手方向の幅2つ分とを足し合わせた寸法となる。実施例1にかかるIGBTの単位胞42の短周期は、10μm以下程度であり、例えば5μmであってもよい。そして、実施例1にかかるIGBTの単位胞42の、ゲートトレンチ13の長手方向の長さ以下、長周期とするは、p型ベース領域12aおよびp型ベース領域12bのゲートトレンチ長手方向のそれぞれの長さと、ゲートトレンチ長手方向に隣り合うp型ベース領域12aおよびp型ベース領域12b間の距離2つ分とを足し合わせた寸法となる。このため、実施例1にかかるIGBTの単位胞42内には、メサ領域47a内に配置されゲートトレンチ長手方向に隣り合う2つのp型ベース領域12a,12bと、これらメサ領域47a内の2つのp型ベース領域12a,12bに挟まれたn型ドリフト領域11にゲートトレンチ13を介して隣り合うメサ領域47b内のp型ベース領域と、このメサ領域47b内のp型ベース領域のゲートトレンチ長手方向に隣り合うp型ベース領域との計4つのp型ベース領域12が含まれている。p型ベース領域12のゲートトレンチ長手方向の長さは50μm以下程度であり、例えば8μmであってもよい。p型ベース領域12の寸法は、IGBTの特性と設計デザインルールに依存する。ゲートトレンチ長手方向に隣り合うp型ベース領域12aおよびp型ベース領域12b間の距離は10~100μm程度であり、例えば30μmであってもよい。図5では単位胞42を示す破線がメサ領域47a内のp型ベース領域12aを横切るように図示されているが、メサ領域47a内のp型ベース領域12bのゲートトレンチ長手方向の一方の端部側および他方の端部側にそれぞれ隣り合うp型ベース領域の、単位胞42内の部分のゲートトレンチ長手方向の長さを足し合わせた長さが、p型ベース領域12aのゲートトレンチ長手方向の長さとなっている以下、図7,9,12,23,25,27,29に示す単位胞内に図示された、単位胞42を示す破線が横切るp型ベース領域12のゲートトレンチ長手方向の長さも同様である。実施例1にかかるIGBTにおける作用効果の要点は2つある。実施例1にかかるIGBTの一つ目の作用効果の要点は、ホール濃度およびその電流密度の分布を、2本のゲートトレンチ13の間において均一に分布させることができる点である。この一つ目の作用効果について、図6および図37を用いて説明する。図6は、図5に示す半導体装置の電流経路を模式的に示す平面図である。図6は、図5に示す実施例1にかかるIBGTの平面図に、ゲートがオンの状態で流れるホール電流のフロー40、ホール電流が集まる領域41、およびホール電流が疎な領域43を模式的に図示した平面図である。図37に示す従来のIGBTの場合、上述したように、ホール電流が集まる領域41は、ゲートトレンチ13の短手方向に連続的に分布せず、p型ベース領域12およびホール電流が疎な領域43にて分断されている。一方、実施例1にかかるIGBTの場合、図6に示すように、ホール電流が集まる領域41とホール電流が疎な領域43は、活性領域において分散している。すなわち、実施例1にかかるIGBTにおいては、ホール電流が集まる領域41は、ゲートトレンチ13の短手方向において、ホール電流が疎な領域43に分断されていない。あるメサ領域47aにおいて、それぞれのp型ベース領域12に形成されているn型エミッタ領域16は、両サイドに接するゲートトレンチ13に対して、交互に接する。そのため、反転層チャネルも、n型エミッタ領域16の配置と同様に交互に分布する。このように、実施例1にかかるIGBTにおいては、図6に矢印で示すホール電流のフロー40のようにホール電流が流れるので、ホール電流が集まる領域41は、規則的に分散される。また、ホール電流が疎な領域43も規則的に分散し、ゲートトレンチ長手方向に隣り合う2つのホール電流が集まる領域41、およびゲートトレンチ短手方向に隣り合う4つのホール電流が集まる領域41の、計6つのホール電流が集まる領域41で囲まれる部分に制限される。すなわち、ホール電流が集まる領域41は、ホール電流が疎な領域43に囲まれないのでホール電流が疎な領域43によっては分断されず、ゲートトレンチ13の短手方向にて連続的に分布するようになる。その結果、実施例1にかかるIGBTは、従来のIGBTとは異なり、ゲートトレンチ13を跨いで、隣り合うホール電流が集まる領域41が相互にホールを供給するようになり、ホール濃度が高くなる。すなわち、IE効果を最大限に高くすることができる。このような、ホール電流が集まる領域41がゲートトレンチ13の短手方向にて連続的に分布するようになる効果は、従来のIGBTのいずれからも得られない効果である。また、このホール濃度およびホール電流密度の均一分布は、上述した本発明の基本構造における特徴2の作用効果とも関連している。すなわち、任意のp型ベース領域において、その近隣のp型ベース領域からもホール電流が流れる第2経路ができることで、ホールを近隣のp型ベース領域と相互に供給しあう経路ができる。実施例1にかかるIGBTの2つ目の作用効果の要点は、ターンオフ時の電界強度の緩和である。上述したように、従来のIGBTでは、ターンオフ時には反転層チャネルの付近にホールが集まり、且つホールが集まるところの電界強度が増強される。すなわち、従来のIGBTの場合、図37に示すように、ホール電流が集まる領域41がゲートトレンチ13の長手方向に沿って集中的且つ連続的に形成される。そのため、ゲートトレンチ13の底部のホール電流密度は増加し、電界強度がさらに増強される。また、増加した電界強度の値がアバランシェ電流を発生する臨界電界強度程度に達すると、ホールの増加により電界強度の正帰還も生じる可能性がある。一方、実施例1にかかるIGBTの構造では、n型エミッタ領域16aを交互配置構造とし、且つ複数の交互配置構造を周期的に配置することで、前述のホールの分散効果が得られる。さらに、図6に示すように、ゲートトレンチ13の長手方向において、ホール電流が集まる領域41が形成されない部分を形成することができる。その結果、ホール電流が集まる領域41を近隣のp型ベース領域に分散することができるため、ゲートトレンチ13の底部へ集中していたホール電流の密度が緩和される。以上のように、実施例1にかかるIGBTは、ホール電流の集中に起因した電界強度の増強とその正帰還も、十分抑えることが可能となる。つぎに実施例1にかかるIGBTの構造における、その他の特徴を説明する。その一つ目の特徴は、複数のp型ベース領域12の配置方法である。図5において、あるp型ベース領域12aおよびp型ベース領域12bが形成されているメサ領域47aと、このメサ領域47aにゲートトレンチ13を介して隣り合うメサ領域47bとを考える。メサ領域47aのp型ベース領域12aが形成されている領域に対して、メサ領域47bの、ゲートトレンチ13を介してp型ベース領域12aと隣り合う領域には、n型ドリフト領域11が形成されている。すなわち、図5に示すように、複数のp型ベース領域12が、市松模様のように配置されていることが好ましい。このようにp型ベース領域12を市松模様状に配置することで、図6に示すように、ホール電流の集まる領域41が、ホール電流が疎な領域43に分断されずに、ゲートトレンチ13の長手方向および短手方向の両方向に連続的に分布するようになる。これにより、IE効果を最大限に高くすることができ、且つホール電流が集まる領域41も適度に分散させることが可能となる。次に、本発明の実施例2にかかるIGBTについて、図7を用いて説明する。図7は、本発明の実施例2にかかる半導体装置の要部を示す平面図である。実施例2にかかるIGBTの構造は、以下の通りである。実施例2にかかるIGBTの実施例1に対する相違点は、2つ隣りのメサ領域におけるn型エミッタ領域の位相である。n型エミッタ領域16の位相とは、ゲートトレンチ13の長手方向において、n型エミッタ領域16が交互に且つ周期的に接するゲートトレンチ13の、左右の順番のあらわれ方である。n型エミッタ領域16の位相の、左右の順番の具体例について、隣り合う2本のゲートトレンチ13間に形成されるn型エミッタ領域16が、紙面右側に隣り合う一方のゲートトレンチ13に接する場合を右側の順番とし、紙面左側に隣り合う他方のゲートトレンチ13に接する場合を左側の順番として説明する。例えば、ある1つのメサ領域47aのn型エミッタ領域が接するゲートトレンチ13の左右の順番が、最初が右側で次が左側であるとする。そのとき、隣のメサ領域47bにおいて、n型エミッタ領域が接するゲートトレンチ13の左右の順番も、最初が右側で次が左側であれば、その位相は同じである同位相とする。一方、隣のメサ領域47bにおいて、逆に最初が左側で次が右側であれば、その位相は逆である逆位相とする。より具体的には、図7に示す実施例2にかかるIGBTについては、あるメサ領域47aのp型ベース領域12aにおけるn型エミッタ領域16aが、例えば右側のゲートトレンチ13aに接しているとする。このとき、メサ領域47aからみて、ゲートトレンチ13a、メサ領域47bおよびゲートトレンチ13bを介して隣り合うメサ領域47c2つ隣のメサ領域47cにおける、p型ベース領域12cのn型エミッタ領域16cは、n型エミッタ領域16aとは反対に左側のゲートトレンチ13bに接している。この場合、実施例2にかかるIGBTの単位胞42の短周期は、実施例1にかかるIGBTの単位胞の短周期よりも、メサ領域のゲートトレンチ短手方向の幅とゲートトレンチの短手方向の幅とをそれぞれ2つ分ずつ足し合わせた幅だけ長くなる。すなわち、実施例2にかかるIGBTの単位胞42は、実施例1にかかるIGBTの単位胞をゲートトレンチ短手方向に2つ隣接させた構造を単位構造としている。このため、実施例2にかかるIGBTの単位胞42内には、8つのp型ベース領域12が含まれている。実施例2にかかるIGBTの作用効果を、図8を用いて説明する。図8は、図7に示す半導体装置の電流経路を模式的に示す平面図である。図8は、図7に示す実施例2にかかるIGBTの平面図に、ゲートがオンの状態で流れるホール電流のフロー40、ホール電流が集まる領域41、およびホール電流が疎な領域43を模式的に図示した平面図である。実施例2にかかるIGBTの実施例1図4との相違点は、ホール電流が集まる領域41とホール電流が疎な領域43とがゲートトレンチ13の長手方向に対して斜めの状態で周期的に分布する点である。ゲートトレンチ13の短手方向におけるホール電流が疎な領域43の周期は、図7に示す単位胞42の繰り返し周期と同じである。そのため、実施例2にかかるIGBTは、実施例1にかかるIGBTとは異なり、ホール電流が集まる領域41はホール電流が疎な領域43で分断される。しかし、実施例2にかかるIGBTは、従来のIGBTに比べると、ホール電流が疎な領域43の周期は長くなるので、ホール電流が集まる領域41が分断されたとしても、実施例1と同様の効果が得られる。図9は、本発明の実施例2にかかる半導体装置の別の一例の要部を示す平面図である。図9に示すIGBTは、図7に示すIGBTと等価な構造を有する変形例である。図9に示す構造のIGBTも実施例2にかかるIGBTの一例である。図9に示す実施例2にかかるIGBTの、図7に示すIGBTとの相違点は、p型ベース領域12aの隣のメサ領域47bにおける、p型ベース領域12bのn型エミッタ領域16bの位相が、図7に示すp型ベース領域12bのn型エミッタ領域16bの位相とは逆になっている点である。この図9に示す実施例2にかかるIGBTの作用効果を、図10を用いて説明する。図10は、図9に示す半導体装置の電流経路について示す平面図である。図10は、図9に示す実施例2にかかるIGBTの変形例の平面図に、ゲートがオンの状態で流れるホール電流のフロー40、ホール電流が集まる領域41、およびホール電流が疎な領域43を模式的に図示した平面図である。図10に示すIGBTの電流経路の、図8に示すIGBTの電流経路との相違点は、ホール電流が集まる領域41およびホール電流が疎な領域43が、ゲートトレンチ13の長手方向に対して線対称に分布する点である。ゲートトレンチ13の短手方向におけるホール電流が疎な領域43の周期は、図8に示すIGBTの場合と同じである。そのため、図9,10に示すIGBTは、図7,8に示すIGBTと同じ効果が得られ、構造的に図7,8に示すIGBTと等価である。次に、本発明の実施例3にかかるIGBTについて、図11、図12、および図13を用いて説明する。図11は、本発明の実施例3にかかる半導体装置の要部を示す説明図である。図11は、本発明の実施例3にかかる半導体装置の要部を示す平面図である。図11bは、図11aの切断線A-A’における断面図である。実施例3にかかるIGBTの実施例1に対する相違点は、p型ベース領域12の配置が市松模様状ではなく、ストライプ状であるという点である。すなわち、実施例3にかかるIGBTでは、あるp型ベース領域12からみて、ゲートトレンチ13を介して隣のメサ領域には、n型ドリフト領域ではなくp型ベース領域12が形成されている。図11bに示すように、図11の切断線A-A’における断面において、隣り合うゲートトレンチ13の間にはすべてp型ベース領域12が形成されている。ゲートトレンチ13の内壁にはゲート酸化膜14が形成され、さらにゲート酸化膜14の内側にはゲート電極15例えば、導電性多結晶シリコンが形成されている。隣り合うゲートトレンチ13の間には、p型ベース領域12がゲートトレンチ13よりも浅く形成されている。隣り合うゲートトレンチ13のうち片方のゲートトレンチ13のみに接するようにn型エミッタ領域16が形成されている。n型エミッタ領域16のゲートトレンチ13に接していない側は、p型コンタクト領域17の内側にて終端している。n型エミッタ領域16は、p型コンタクト領域17よりも浅く形成されている。ゲートトレンチ13の上面と半導体基板のおもて面には、絶縁膜18が形成され、コンタクト開口部46にて開口されている。半導体基板のおもて面と絶縁膜18の上面には、エミッタ電極19が形成され、コンタクト開口部46を介してp型コンタクト領域17およびn型エミッタ領域16と電気的に接続している。n型ドリフト領域11となる基板の裏面側紙面の下方には、n型ドリフト領域11と接するようにn型フィールドストップ領域50と、n型フィールドストップ領域50と接するp型コレクタ領域51とが形成されている。そして、基板の裏面には、p型コレクタ領域51と接するコレクタ電極22が形成されている。図12は、図11に示す半導体装置の平面構造の要部を示す平面図である。図12は、図11に示す半導体装置の平面構造を縮小した平面図である。図12に示すように、p型ベース領域12はストライプ状に形成されている。実施例3にかかるIGBTの単位胞42の面積は、実施例1および実施例2にかかるIGBTの単位胞よりも小さい。具体的には、実施例3にかかるIGBTの単位胞42の短周期は、メサ領域47のゲートトレンチ短手方向の幅と、ゲートトレンチ13の短手方向の幅とを1つ分ずつ足し合わせた寸法となる。実施例3にかかるIGBTの単位胞42の長周期は、実施例1,2にかかるIGBTの長周期と同様である。このため、実施例1にかかるIGBTの単位胞42内には、1つのメサ領域47内のゲートトレンチ長手方向に隣り合う2つのp型ベース領域12が含まれ、実施例1にかかるIGBTの単位胞42内のp型ベース領域12の個数は計2つとなる。図12に示す実施例3にかかるIGBTおける作用効果を、図13を用いて説明する。図13は、図12に示す半導体装置の電流経路を模式的に示す平面図である。図13は、図12に示す実施例3にかかるIGBTの平面図に、ゲートがオンの状態で流れるホール電流のフロー40、ホール電流が集まる領域41、およびホール電流が疎な領域43を模式的に図示した平面図である。図12に示す実施例3にかかるIGBTの、図4に示すIGBTとの相違点は、ホール電流が集まる領域41がゲートトレンチ13の短手方向にて連続的に分布しているが、同じくホール電流が疎な領域43も短手方向にて連続的に分布している点である。すなわち、ホール電流が集まる領域41は、ゲートトレンチ13の長手方向において、ホール電流が疎な領域43によって分断されている。しかし、ゲートトレンチの短手方向にはホール電流が集まる領域41が連続しているので、実施例3にかかるIGBTにおいてもIE効果は十分強くなる。また、実施例3にかかるIGBTは、ゲートトレンチ13にはホール電流が疎な領域43が形成されているので、前述のようなターンオフ時の電界強度増加も抑えることができる。製造方法次に、実施例3にかかるIGBTの製造方法について説明する。図14は、本発明の実施例3にかかる半導体装置の製造途中の断面構造の要部を示す断面図である。図15~18は、本発明の実施例3にかかる半導体装置の製造途中の断面構造の要部を示す説明図である。本発明にかかるIGBTの製造工程の多くは、基本的には従来のIGBTと同じである。まず、図14aに示すように、例えば比抵抗が約50Ωcmのn型の半導体シリコンからなる半導体基板を用意する。この半導体基板は、後にIGBTのn型ドリフト領域11となる。半導体基板のおもて面の面方位は例えば100面である。そして、半導体基板のおもて面に、図示省略する公知のガードリング層セル領域の周囲に形成されて基板おもて面での電界緩和機能を有する終端構造の一種を形成する。ガードリング層を形成するための熱処理の際に、図14bに示すように酸化膜30を形成する。そして、ホトリソグラフィの工程により、この酸化膜30に開口部を形成する。次に、酸化膜30をマスクとして所定の深さまで半導体基板後のn型ドリフト領域11をエッチングすることにより、ゲートトレンチ13を形成する。実施例3にかかるIGBTの作製製造では、例えば、酸化膜30に開口幅が0.8μmの開口部を5μm間隔で設け、異方性のRIEReactiveIonEtchingエッチングをすることでゲートトレンチ13を形成する。次に、図14cに示すように、酸化処理によりゲートトレンチ13の内部に図示しない犠牲酸化膜を形成する。この犠牲酸化膜は、半導体基板へのゲートトレンチ13形成に伴って形成される内表面欠陥層を除去するために形成される。次に、この犠牲酸化膜を除去することによりゲートトレンチ13形成により形成される内表面欠陥層を除去する。そして、一旦、活性領域の酸化膜を全て除去し、その後、ゲート酸化膜14の形成を行う。この酸化工程により、ゲートトレンチ13の内部に膜厚が80~120nmのゲート酸化膜14が形成される。次に、ゲート電極15となる多結晶シリコン膜を、減圧CVD法により半導体基板上の全面に形成する。多結晶シリコン膜の膜厚は、例えば0.5~1.0μmである。多結晶シリコン膜の成長時に、リンPやボロンB等の不純物原子をドープし、多結晶シリコン膜の電気抵抗を小さくする。この多結晶シリコン膜形成の結果、ゲートトレンチ13の内部にゲート電極15が埋め込まれる。次に、異方性または等方性のガスエッチングにより、多結晶シリコン膜ゲート電極15をエッチバックする。半導体基板n型ドリフト領域11の表面にゲート酸化膜14が露出した段階で、多結晶シリコン膜のエッチングを停止する。多結晶シリコン膜のエッチバックにより、図14cに示すようにゲートトレンチ13の内部に埋め込まれたゲート電極15が形成される。多結晶シリコン膜のエッチバックでは、半導体基板上に堆積した多結晶シリコン膜の膜厚と同程度の量をエッチバックするので、ゲート電極15はゲートトレンチ13の頂部開口部から100~150nm程度深くエッチングされる。次に、図14dに示すように、半導体基板n型ドリフト領域11おもて面側のゲート酸化膜14のみを除去して半導体基板のおもて面を露出させる。このとき、ゲート酸化膜14の除去方法として、例えば異方性エッチングを用いる。異方性エッチングによって半導体基板おもて面のゲート酸化膜14を除去することにより、ゲートトレンチ13の側壁部上部のゲート酸化膜14がエッチングされることなく、厚さが厚いままゲート酸化膜14が残るので、好ましい。さらに、この後の工程で形成される図示省略するp型ベース領域、p型コンタクト領域、およびn型エミッタ領域のイオン注入面が同一面となるほか、p型ベース領域の形成がゲートトレンチ13の形成後に行われる。その結果、p型ベース領域の拡散深さをゲートトレンチ13よりも浅くすることが可能となる。さらには、ボロンが熱酸化膜形成中に酸化膜に取り込まれることも防ぐことができるため都合がよい。次に、図15aに示すように、半導体基板のおもて面に厚さが20~50nmのスクリーン酸化膜14aを形成する。このスクリーン酸化膜14aの厚さは、イオン注入のときにボロンイオンあるいは砒素Asイオンが十分に透過しうる厚さである。ここで、図15aは、図15bに示す製造途中のIGBTの平面図における切断線X-X’に沿った断面構造を示す断面図である。次に、半導体基板のおもて面をレジスト不図示で覆う。次に、ホトリソグラフ法によりレジストをパターニングし、半導体基板のp型ベース領域12形成領域が露出するレジストマスク不図示を形成する。そして、このレジストマスクをマスクとして、加速電圧が例えば50keV程度、ドーズ量が例えば1×1013/cm2~5×1014/cm2程度のイオン注入条件で、ボロンイオン注入を行う。次に、レジストマスクを除去した後に、1100°C程度の熱拡散処理を行う。前記の熱拡散処理の結果、図15bに示すように、ゲートトレンチ13に直交するパターンで、ストライプ状にp型ベース領域12が形成される。実施例3にかかるIGBTのp型ベース領域12の寸法は、ゲートトレンチ13の長手方向において、ボロンイオンが注入される半導体基板のおもて面幅を例えば約6μm、ボロンイオンが注入されない幅熱処理による拡散後の幅を例えば約14μmとしてもよい。図15bにおいてハッチングで図示するp型ベース領域12は熱拡散後の幅を有するp型ベース領域である。次に、図16aに示すように、p型コンタクト領域17を、前記p型ベース領域12の表面層に形成する。図16aは、図16bに示す製造途中のIGBTの平面図における切断線X-X’に沿った断面構造を示す断面図である。具体的には、次のようにp型コンタクト領域17を形成する。半導体基板のおもて面をレジスト不図示で覆う。次に、ホトリソグラフ法によりレジストをパターニングし、メサ領域47のp型コンタクト領域17形成領域が開口するレジストマスク25を形成する。そして、レジストマスク25をマスクとして、加速電圧が例えば100keV程度、ドーズ量が例えば1×1015/cm2~5×1015/cm2程度のイオン注入条件で、ボロンイオン注入を行う。次に、レジストマスク25を除去した後に、1000°C程度の熱拡散処理を行う。その結果、図16a,16bに示すように、隣り合うゲートトレンチ13の間に形成されたp型ベース領域12の表面層に選択的に、例えば紙面右側のゲートトレンチ13に接するp型コンタクト領域17が形成される。ここで、ゲートトレンチ13の長手方向におけるp型コンタクト領域17の寸法は、ボロンイオンが注入される半導体基板のおもて面幅を例えば約5.5μmとしてもよい。また、ゲートトレンチ13の短手方向におけるp型コンタクト領域17の寸法は、ボロンイオンが注入される半導体基板のおもて面幅を例えば約2μmとしてもよい。次に、図17aに示すように、n型エミッタ領域16を、前記p型ベース領域12の表面に形成する。図17aは、図17bに示す製造途中のIGBTの平面図における切断線X-X’に沿った断面構造を示す断面図である。具体的には、次のようにn型エミッタ領域16を形成する。半導体基板のおもて面をレジスト不図示で覆う。次に、ホトリソグラフ法により、レジストをパターニングし、メサ領域47の表面のn型エミッタ領域16形成領域が開口するレジストマスク25を形成する。そして、レジストマスク25をマスクとして、加速電圧が例えば100~200keV程度、ドーズ量が例えば1×1015/cm2~5×1015/cm2程度のイオン注入条件で、砒素イオン注入を行う。次に、レジストマスク25を除去した後に、1000°C程度の熱拡散処理を行う。その結果、図17a,17bに示すように、p型コンタクト領域17の一部からp型ベース領域12の表面層にわたって、p型コンタクト領域17が接していない紙面左側のゲートトレンチ13に接するn型エミッタ領域16が形成される。次に、図18aに示すように、半導体基板のおもて面に絶縁膜18を形成し、絶縁膜18にコンタクト開口部46を形成する。図18aは、図18bに示す製造途中のIGBTの平面図における切断線X-X’に沿った断面構造を示す断面図である。具体的には、BPSGBoronPhosphoSilicateGlass等の絶縁膜18を基板全面に被着した後に、ホトリソグラフィの工程と異方性エッチングにより、コンタクト開口部46を形成する。このコンタクト開口部46を形成する目的は、半導体基板のおもて面側に形成されたn型エミッタ領域16とp型コンタクト領域17とを、半導体基板のおもて面上に形成される金属電極エミッタ電極19に接触させるためである。絶縁膜18にコンタクト開口部46を形成することで、n型エミッタ領域16およびp型コンタクト領域17とエミッタ電極19とを接触させるとともに、ゲートトレンチ13内のゲート電極15は絶縁膜18により被覆される。このとき、ゲートトレンチ13の長手方向において、コンタクト開口部46の開口幅が、n型エミッタ領域16の長さよりも長くなるようにする。コンタクト開口部46の寸法は、例えば、ゲートトレンチ13の長手方向において、n型エミッタ領域16の長さ5.0μmに対して、コンタクト開口部46の開口幅を4.5μmとしてもよい。ゲートトレンチ13の短手方向において、コンタクト開口部の長さは2μmとしてもよい。その後、スパッタリングなどにより図示しないアルミニウム等の金属膜で半導体基板のおもて面を被着し、ホトリソグラフィの工程によりパターニングして、アロイ化することで、活性領域の全面にエミッタ電極となる金属電極層を形成する。さらに必要に応じてチップ全面にパッシベーション膜不図示を被着することも好ましい。なお、上述した半導体基板のおもて面の形成工程の他に、半導体基板の裏面側の加工が必要である。この半導体基板裏面の形成工程は、公知の工程で行ってもよい。例えば下記のようになる図示省略。半導体基板の裏面側から半導体基板を耐圧によって決まる所要の厚さたとえば80~120μm程度になるように研磨する。次に、半導体基板の裏面に、n型バッファ層または、n型フィールドストップ層およびp型コレクタ層を、イオン注入ならびに熱処理によって形成する。その後、コレクタ電極を形成することにより、ウェハー段階の縦型IGBTが完成する。次に、図19~21を用いて、実施例3にかかるIGBTの特性によって得られる効果について説明する。図19は、本発明の実施例3にかかる半導体装置の電気的特性を示す説明図である。図20,21は、実施例3にかかる半導体装置の電気的特性を示す特性図である。図19aには、実施例3にかかるトレンチゲート型IGBTのトレンチピッチTrenchPitchと耐圧BreakdownVoltageとの相関に関して調査した結果を示す。縦軸は、pn接合の理想耐圧値Idealpnjunction=1にて規格化した耐圧である。半導体基板n型ドリフト領域11として抵抗率が50Ωcmで厚さが120μmのFZFloatingZone-N基板を適用した。図19bに、図19aの結果を得るために適用したIGBTの断面構造を模式的に示す。図19bに示すIGBTは、半導体基板のコレクタ層側にn型フィールドストップ領域50を有する、FS-IGBT構造である。図19aにおいて、トレンチピッチ24は、ゲートトレンチ13の短手方向の幅23を0.8μmに固定し、メサ領域47のゲートトレンチ短手方向の幅48を種々変更することで、例えば2~6μmの間で種々変更している。また、ゲートトレンチ13の深さと、ゲートトレンチ13のp型ベース領域12内部にある部分の深さとの比m:nを、1:0.6としている。図19aに示す結果から明らかなように、トレンチピッチ24が狭くなるほど耐圧が上昇し、pn接合の理想耐圧値図19aの縦軸が1の場合に近づいていることがわかる。実際のIGBTでは、半導体基板の比抵抗が50Ωcmで厚さが120μmのときの理想耐圧まで耐圧を大きくする必要はなく、一定以上の所定耐圧を出すことができれば実使用に耐え得る。このため、ある所定耐圧よりも大きくすることができた耐圧と所定耐圧との差分は、半導体基板の比抵抗を低くするか、または、最終の半導体基板の厚さを薄くすることに還元することができる。半導体基板の比抵抗を低くすることは、IGBTのターンオフ振動を抑制するという効果を奏する。また、最終の半導体基板の厚さを薄くすることは、オン電圧かターンオフ損失のどちらかもしくは双方を小さくすることができ、両者のトレードオフの関係を改善できるという効果を奏する。特に、1200VクラスのFS-IGBTでは、トレンチピッチ24が3μm以下となる構成のおもて面構造を適用することで、比抵抗が50Ωcmで厚さが120μmの半導体基板の代わりに、同じく比抵抗が45Ωcmで厚さが115μmの半導体基板を用いることが可能である。トレンチピッチ24を小さくすることは従来のIGBTでは難しい。例えばトレンチピッチ24を3μmとする場合を、ゲートトレンチ13の短手方向の幅23が0.8μmであるので、メサ領域47のゲートトレンチ短手方向の幅を2.2μmとする必要がある。しかしながら、従来のIGBTのおもて面構造でメサ領域47のゲートトレンチの短手方向の幅を狭くするには、課題にて前述したように、より高価で微細加工可能な露光装置を適用するか、または複雑なプロセス工程たとえば、前述のトレンチコンタクトを適用する必要がある。すなわち、従来のIGBTでは、デザインルールが変わらない場合、トレンチピッチ24の最小値が5μmとなるから、メサ領域47のゲートトレンチ短手方向の幅の最小値は4.2μmとなってしまう。一方、実施例3にかかるIGBTの場合、n型エミッタ領域を片方のゲートトレンチにのみ接するようにすればよいから、メサ領域47のゲートトレンチ短手方向の幅を短くすることができる。具体的には、実施例3にかかるIGBTのメサ領域47のゲートトレンチ短手方向の幅は、例えば従来のIGBTのメサ領域のゲートトレンチの短手方向の幅の1/3程度にあたる2.7μmとなり、トレンチピッチ24は3.5μmまで低減することが可能である。実際には、p型コンタクト領域17のゲートトレンチ短手方向の幅も、従来のIGBTのp型コンタクト領域17のゲートトレンチ短手方向の幅より若干短くできるので、メサ領域47のゲートトレンチの短手方向の幅は、従来のIGBTのメサ領域のゲートトレンチ短手方向の幅の1/3よりもさらに短くすることができる。これよって、実施例3にかかるIGBTは、デザインルールが変わらない場合でも、3.0μmのトレンチピッチ24が可能となる。なお、実施例3にかかるIGBTでは、トレンチピッチ24が3μmの例を用いて説明を行ったが、トレンチピッチ24を4μm以下としてもよい。トレンチピッチ24を4μm以下とすることが好ましい理由は、図19に示すトレンチピッチ24と耐圧との相関を示す図において、トレンチピッチ24が4μm以下の領域において、耐圧の上昇の度合いが鈍っているからである。トレンチピッチ24を4μm以下とすることで、耐圧が高いだけでなく、トレンチピッチ24の仕上がり長さに対して耐圧の変動を鈍感にすることができるので、トレンチピッチ24の仕上がり長さの誤差によって耐圧が大きく変わることを回避することができ効果的である。さらに、ゲートトレンチの短手方向の幅23により、トレンチピッチ24も適宜変更可能である。例えば、実施例3にかかるIGBTでトレンチピッチ24が4μmの場合でゲートトレンチ13の短手方向の幅23が0.8μmであるとする。このとき、ゲートトレンチ13の短手方向の幅23をトレンチピッチ24で割った値をγとおくと、γは、0.2である。露光装置等の製造装置によりゲートトレンチ13の短手方向の幅23を0.8μmよりも狭くすることができる場合には、メサ領域47のゲートトレンチ短手方向の幅48もともに狭くする必要がある。このようにメサ領域47のゲートトレンチ短手方向の幅48を狭くする必要がある理由は、トレンチピッチ24に対するメサ領域47のゲートトレンチ短手方向の幅48の比が増加し、γが0.2よりも大きくなると、ゲートトレンチ13の底部の電界強度が増加し易くなるからである。したがって、少なくともこのγが0.2以上であればよく、ゲートトレンチの短手方向の幅23に応じてトレンチピッチ24も適宜変更し、トレンチピッチ24に対するメサ領域47のゲートトレンチ短手方向の幅48を維持するか、またはより狭くすることができるので、耐圧の低下を防ぐことができる。例えば、ゲートトレンチ13の短手方向の幅23が1.5μmであれば、γが0.2以上となるように、トレンチピッチ24を7.5μm以下とすればよい。また、ゲートトレンチ13の短手方向の幅23が0.5μmであれば、γが0.2以上となるように、トレンチピッチ24を2.5μm以下とすればよい。さらにその上で、前述のようにトレンチピッチ24が4μm以下、好ましくは3μm以下とすることも可能である。次に、実施例3にかかるIGBTのトレードオフ特性について説明する。図20は、実施例3にかかる半導体装置のオン電圧とターンオフ損失との関係について示す特性図である。図20には、実施例3にかかるIGBTと2種類の従来のIGBTにおいて、よく知られているオン電圧On-StateVoltageDropとターンオフ損失Turn-offEnergyとのトレードオフ特性を比較した特性図を示す。実施例3にかかるIGBTの構造は、トレンチピッチ24が3μmであり、半導体基板の比抵抗および厚さがそれぞれ45Ωcmおよび115μmである図20には実施例と示す。図21,40においても同様に実施例と示す。従来のIGBTについては、一つの従来のIGBTはトレンチピッチが3μmであり、半導体基板の比抵抗および厚さがそれぞれ45Ωcmおよび115μmである以下、第1従来例のIGBTとする、図20には第1従来例と示す。図21,40においても同様に第1従来例と示す。もう一つの従来のIGBTは、トレンチピッチが5μmであり、半導体基板の比抵抗および厚さがそれぞれ50Ωcmおよび120μmである以下、第2従来例のIGBTとする、図20には第2従来例と示す。図20から明らかなように、まずトレンチピッチが5μmの第2従来例のIGBTは、他の2つのIGBT実施例3にかかるIGBTおよび第1従来例のIGBTと比べて、同一のオン電圧に対してターンオフ損失が30~40程度高い。すなわち、トレードオフ特性曲線は座標原点から最も遠く、トレードオフ特性が最も悪い。一方、実施例3にかかるIGBTは、同じトレンチピッチ3μmの第1従来例のIGBTよりも、ターンオフ損失において10程度、トレードオフ特性曲線が原点側にあることが分かる。すなわち、本発明にかかるIGBTは、従来のIGBTよりも電気的損失を低減するという効果を奏する。さらに、同じトレンチピッチ3μmの場合、第1従来例のIGBTを製造するには、本発明にかかるIGBT例えば実施例3にかかるIGBTよりも一層高価な半導体製装置や半導体プロセスなどを適用することが必要である。すなわち、第1従来例のIGBTは、プロセスコストが増大する。一方、本発明にかかるIGBTによれば、プロセスコストを増大させることなく、電気的損失を低減するという効果が得られる。以上の理由から、本発明にかかるIGBTは、従来のIGBTよりも電気的損失が小さくなるだけでなく、チップコストも安価に提供できることが可能となる。次に、実施例3にかかるIGBTのターンオン特性について説明する。図21は、実施例3にかかる半導体装置のターンオフ特性について示す特性図である。図21aおよび図21bに、前述の実施例3にかかるIGBT実施例とトレンチピッチが3μmの従来のIGBT第1従来例についての、インダクタンス負荷条件でのターンオン波形例を示す。図21aにはターンオン初期のターンオン波形を示し、図21bにはターンオン後期のターンオン波形を示す。また、図21aにおいて、左側縦軸には、コレクタ電圧VCECollectorVoltageおよびコレクタ電流ICCollectorCurrentを示し、右側縦軸には、ゲート電圧VGEGateVoltageを示す。図21bにおいて、左側縦軸には、コレクタ電圧VCECollectorVoltageを示し、右側縦軸には、ゲート電圧VGEGateVoltageを示す。図21aに示すように、実施例3にかかるIGBTでは、ターンオン時のターンオン電流変化率di/dtが小さく抑制されている。そのため、ターンオンピーク電流も小さく、ソフトなターンオン波形となっている。ここでソフトなターンオンとは、ターンオン電流変化率di/dtとターンオンピーク電流が小さいことを示す。一方で、第1従来例のIGBTでは、ターンオン時のターンオン電流変化率di/dtが急激に大きくなっており、且つ、ターンオンピーク電流も大きく、いわばハードなターンオン波形となっている。このようなIGBTのターンオン特性は、対抗アームのフリーホイーリングダイオードFWDの特性に影響を及ぼす。すなわち、実施例3にかかるIGBTを適用した場合には、FWDはソフトリカバリになり、第1従来例のIGBTを適用した場合には、FWDはハードリカバリとなる。ここでソフトリカバリとは、逆回復ピーク電流絶対値がほぼターンオンピーク電流と同じが小さく、それ以降にて電流が減少するときの時間的な電流変化率も小さいことを示す。さらにダイオードのアノードカソード間電圧のオーバーシュートも小さいことを示す。ハードリカバリとは、これらの傾向とは逆の傾向を示す逆回復現象のことである。一般的に、FWDはハードリカバリになるほど破壊や波形の振動現象が発生しやすいため、ソフトリカバリであることが望まれる。この点に鑑みれば、実施例3にかかるIGBTの適用が好ましいことが分かる。なお当然、実施例3にかかるIGBTのみならず、本発明の他の実施例にかかるIGBTにおいても同様のFWDのソフトリカバリ効果を確認している。次に、本発明にかかるIGBTのターンオン特性が向上した理由を説明する。本発明にかかるIGBT例えば実施例3にかかるIGBTのターンオン波形が、従来のIGBT例えば第1従来例のIGBTよりもソフトな波形となるのは、p型ベース領域がゲートトレンチ側壁と接している面積Ciesと、エミッタ領域を除くn型領域主としてn型ドリフト領域がゲートトレンチ側壁と接している面積Cresとの比率以下、Cies/Cres比とするの違いによる。ターンオン初期の、コレクタ電流ICが増加している期間では、n型エミッタ領域を除くn型領域主としてn型ドリフト領域がゲートトレンチ側壁と接している領域に、ホール電流が流入する。その結果、前記ホールの流入領域の電位が上昇する。この電位の上昇量はゲート電位の上昇量より大きい。その結果、ゲート電位の増加によりゲート電極にチャージされる電荷量Qは、下記1式であらわされる。ここで、Cox:ゲート酸化膜容量、V電圧、である。Coxが時間的に一定であることを考慮して、上記1式の両辺を時間で微分し、微分した式に、I=dQ/dt、および、dCoxV/dt=CoxdVdt、を代入すると、下記2式となる。すなわち、電位変化による変位電流が、ゲート電極に流れ込むことになる。この変位電流はMOSチャネルを開ける方向に作用するため、Cies/Cres比の小さいIGBTほどゲート電圧VGEが上昇しやすくなる。その結果、2式において、dV/dtが増加する。すなわち、Cies/Cres比が小さくなれば、ゲート電圧VGEの上昇は抑えられる。一方で、一般的にIGBTは、短絡耐量を満足させるために、MOSゲートが持つ電流制限機能を利用し、IGBTの飽和電流値を制御している。飽和電流値Isatは、下記3式であらわされる。ここで、μns:電子の表面移動度、Z:総エミッタ幅、αpnp:電流増幅率、LCH:総チャネル長、VG:ゲート電圧、Vth:しきい値、である。他の電気的特性オン電圧、ターンオフ損失等を変化させないように、飽和電流を一定にするためには、総チャネル長LCH、ゲートしきい値Vthを一定にし、総エミッタ幅Zを一定にする必要がある。上記3式に対する条件を本発明にかかるIGBTに適用し、従来のIGBTの電気的特性を変化させないようにする場合、活性領域全体におけるn型エミッタ領域の面積≒反転層チャネルの面積は、従来のIGBTの2倍となる。そのため、入力容量Ciesと帰還容量Cresとの比率Cies/Cres比をβとしたときに、本発明にかかるIGBTのβは従来のIGBTと比較して約2倍となり、実効的にCresをほぼ半減させることができる。Cies/Cres比であるβの低減が、ターンオン波形に良好な効果を及ぼす。一つは、上記2式において、ゲート電極に流入する電流を抑えることができるので、ゲート電圧VGEの上昇が抑えられる。もう一つは、ターンオン後期のコレクタ電圧VCEの終息を早くできることである。図21bに示すように、コレクタ電圧VCEは、実施例3にかかるIGBTの方が早く減少しており、素早く定常オン状態に近づいている。この理由は、図21bに示すゲート電圧VGEにあらわれているように、実施例3にかかるIGBTの方が第1従来例のIGBTよりも早くミラー期間が終了し、ゲート電圧VGEが駆動電圧である15Vに近づいているからである。ミラー期間は、IGBTのCresに依存している。よってターンオンの早い終息は、本発明にかかるIGBTのβが、従来のIGBTよりも小さくなったことに起因する効果である。すなわち、本発明にかかるIGBTのβの低減効果は、n型エミッタ領域を除くn型領域主としてn型ドリフト領域がゲートトレンチ側壁と接している領域において、その接している領域の面積を小さくすることができたために奏する効果である。次に、実施例3にかかるIGBTのターンオフ耐量について説明する。図40は、本発明の実施例3にかかる半導体装置の電気的特性を示す特性図である。図40に、前述の実施例3にかかるIGBT実施例とトレンチピッチが3μmの従来のIGBT第1従来例についての、インダクタンス負荷条件でのターンオフ耐量の比較を示す。ターンオフ耐量とは、ある電源電圧にてターンオフできる最大のコレクタ電流値図40には、最大ターンオフ電流値:Turn-offCurrentCapabilityと示すのことである。実施例3にかかるIGBTおよび第1従来例のIGBTともに、ゲート電圧は15Vであり、電源電圧は600Vであり、浮遊のインダクタンスは80nHである。図40に示すように、実施例3にかかるIGBTの方が、第1従来例のIGBTよりも1.2倍以上の電流を遮断することができることが分かった。この実施例3にかかるIGBTにおける効果は、前述のように、ゲートトレンチの底部に集中していたホール電流を分散させて、ターンオフ時の電界強度の増加を抑えたことにより奏する効果である。次に、本発明の実施例4にかかるIGBTについて、図22を用いて説明する。図22は、本発明の実施例4にかかる半導体装置の要部を示す平面図である。前記した本発明の基本構造に対する実施例4にかかるIGBTの変更点は、n型エミッタ領域16が左右両側のゲートトレンチ13と交互に接する周期を、p型ベース領域12を2つ分にしたことである。すなわち、1つのメサ領域内にそれぞれn型ドリフト領域11を介してゲートトレンチ長手方向に並列された4つのp型ベース領域12において、1つ目のp型ベース領域12内のn型エミッタ領域16を左側のゲートトレンチ13に接触させ、このp型ベース領域12の長手方向に隣り合う2つ目のp型ベース領域12内のn型エミッタ領域16を左側のゲートトレンチ13に接触させる。さらに、2つ目のp型ベース領域12に隣り合う3つ目のp型ベース領域12内のn型エミッタ領域16を右側のゲートトレンチ13に接触させ、この3つ目のp型ベース領域12に隣り合う4つ目のp型ベース領域12内のn型エミッタ領域16を右側のゲートトレンチ13に接触させる。このため、実施例4にかかるIGBTの単位胞の長周期は、p型ベース領域12のゲートトレンチ長手方向の長さ4つ分と、トレンチ長手方向に隣り合うp型ベース領域12間のn型ドリフト領域11のゲートトレンチ長手方向の長さ3つ分とを足し合わせた寸法となる。実施例4にかかるIGBTの単位胞の短周期は、実施例3にかかるIGBTの短周期と同様である。したがって、実施例4にかかるIGBTの単位胞42内には、1つのメサ領域47内のゲートトレンチ長手方向に並ぶ4つのp型ベース領域12が含まれ、実施例4にかかるIGBTの単位胞42内のp型ベース領域12の個数は計4つとなる。このような単位胞42の構成としても、前述の実施例1にかかるIGBTと同様の効果を奏することができる。さらに、n型エミッタ領域16が左右両側のゲートトレンチ13と交互に接する周期を、p型ベース領域12を3つ以上としてもよい。次に、好ましい実施の形態として、本発明の実施例5にかかるIGBTについて説明する。図23は、本発明の実施例5にかかる半導体装置の要部を示す平面図である。図23は、図3aに示す片側配置構造を周期的に配置した場合の平面図である。図23に示すように、実施例5にかかるIGBTは、片側配置構造のIGBTである。片側配置構造のIGBTとすることで、実施例5にかかるIGBTの単位胞42の長周期は、p型ベース領域12のゲートトレンチ長手方向の長さと、ゲートトレンチ長手方向に隣り合うp型ベース領域12間の距離とを1つ分ずつ足し合わせた寸法である。実施例5にかかるIGBTの単位胞42の短周期は、実施例3にかかるIGBTの短周期と同様である。このため、単位胞42内のp型ベース領域12の個数は1つとなる。メサ領域47に挟まれたゲートトレンチ13の両側壁のうち、一方の側壁にはn型エミッタ領域16が接触しないので、各ゲートトレンチ13において反転層チャネルが形成されない側壁が必ず存在するようになる。図24は、図23に示す半導体装置の電流経路を模式的に示す平面図である。図24は、図23に示す実施例5にかかるIGBTの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー40、ホール電流が集まる領域41、およびホール電流が疎な領域43を模式的に図示した平面図である。図24に示すように、実施例5にかかるIGBTでは、ゲートトレンチ13の長手方向において、ホール電流が集まる領域41が、ホール電流が疎な領域43にて分断されているが、実施例3にかかるIGBTと同様に、ゲートトレンチの短手方向では、ホール電流が集まる領域41が連続的に形成されている。これによって、実施例3にかかるIGBTと同様の効果IE効果の増強、ターンオフ時の電界強度分布とその正帰還の抑制、等を奏する。次に、本発明の実施例5にかかるIGBTの変形例である実施例6にかかるIGBTについて、図25,26を用いて説明する。図25は、本発明の実施例6にかかる半導体装置の要部を示す平面図である。実施例6にかかるIGBTの、実施例5にかかるIGBTとの相違点は、隣り合うメサ領域47において、n型エミッタ領域16が接するゲートトレンチ13の紙面上の左右が逆になる点である。図25に示すように、実施例6にかかるIGBTの単位胞42の短周期は、p型ベース領域12のゲートトレンチ短手方向の幅と、ゲートトレンチ13の短手方向の幅とを2つ分ずつ足し合わせた長さである。実施例6にかかるIGBTの単位胞42の長周期は、実施例5にかかるIGBTの長周期と同様である。すなわち、実施例6にかかるIGBTの単位胞42は、実施例5にかかるIGBTの単位胞をゲートトレンチ短手方向に2つ隣接させた構造を単位構造としている。このため、実施例2にかかるIGBTの単位胞42内には、計2つのp型ベース領域12が含まれている。図26は、図25に示す半導体装置の電流経路を模式的に示す平面図である。図26は、図25に示す実施例6にかかるIGBTの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー40、ホール電流が集まる領域41、およびホール電流が疎な領域43を模式的に示す平面図である。図26に示すように、実施例6にかかるIGBTにおいては、ゲートトレンチ13の長手方向と短手方向との両方において、ホール電流が集まる領域41が、ホール電流が疎な領域43にて分断されている。そのため、実施例6にかかるIGBTは、実施例5にかかるIGBTと比べてIE効果の増強度合いが若干弱くなる。しかし、実施例6にかかるIGBTは、従来のIGBTと比べると、ゲートトレンチ13のトレンチピッチが短くなり、且つ活性領域における反転層チャネルの面積も2倍程度大きくなっている。その結果、従来のIGBTよりもオン電圧が小さくなる。また、実施例6にかかるIGBTにおけるターンオフ時の電界強度の分散と正帰還の抑制の効果は、実施例5にかかるIGBTと同様である。次に、本発明の実施例5にかかるIGBTの変形例である実施例7にかかるIGBTについて、図27および図28を用いて説明する。図27は、本発明の実施例7にかかる半導体装置の要部を示す平面図である。実施例7にかかるIGBTの、実施例5にかかるIGBTとの相違点は、隣り合うメサ領域47において、p型ベース領域12が交互に配置された、市松模様状の配置になっている点である。このため、図27に示すように、実施例7にかかるIGBTの単位胞42内では、あるメサ領域47に配置されたp型ベース領域12は、このメサ領域47にゲートトレンチ13を介して隣り合うメサ領域47のn型ドリフト領域11に隣り合うように配置されている。図28は、図27に示す半導体装置の電流経路を模式的に示す平面図である。図28は、図27に示す実施例7にかかるIGBTの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー40、ホール電流が集まる領域41を模式的に図示した平面図である。図28に示すように、ゲートトレンチ13の長手方向と短手方向の両方において、ホール電流が集まる領域41が均等に配置されている。すなわち、実施例7にかかるIGBTでは、ホール電流が疎な領域が形成されず、ホール電流が集まる領域41は、ホール電流が疎な領域に分断されない。そのため、実施例7にかかるIGBTは、実施例1にかかるIGBTと同様の、IE効果の増強の効果が得られ、その結果、十分小さいオン電圧が得られる。また、実施例7にかかるIGBTのターンオフ時の電界強度の分散と正帰還の抑制の効果は、実施例1にかかるIGBTと同様である。次に、本発明の実施例7にかかるIGBTの変形例である実施例8にかかるIGBTについて、図29,30を用いて説明する。図29は、本発明の実施例8にかかる半導体装置の要部を示す平面図である。実施例8にかかるIGBTの、実施例7にかかるIGBTとの相違点は、隣り合うメサ領域47において、n型エミッタ領域16が接するゲートトレンチ13の紙面上の左右が逆になる点である。図29に示すように、実施例8にかかるIGBTの単位胞42内では、ゲートトレンチ13を介して隣り合うメサ領域47内にそれぞれ配置されているn型エミッタ領域16が、それぞれ左側のゲートトレンチ13および右側のゲートトレンチ13に接触している。図30は、図29に示す半導体装置の電流経路を模式的に示す平面図である。図30は、図29に示す実施例8にかかるIGBTの平面図に、ゲート電極がオンの状態で流れるホール電流のフロー40、ホール電流が集まる領域41、およびホール電流が疎な領域43を模式的に図示した平面図である。図30に示すように、実施例8にかかるIGBTでは、ゲートトレンチ13の短手方向において、ホール電流が集まる領域41が、ホール電流が疎な領域43にて分断されている。一方、ゲートトレンチ13の長手方向では、ホール電流が集まる領域41が連続的に形成されている。このような実施例8にかかるIGBTにおけるホール電流が集まる領域41とホール電流が疎な領域43との分布は、従来のIGBTに近いものである。しかし、実施例8にかかるIGBTは、従来のIGBTと比べると、ゲートトレンチ13のトレンチピッチが短くなり、且つ活性領域における反転層チャネルの面積も2倍程度大きくなっている。その結果、従来のIGBTよりもオン電圧が小さくなる。また、実施例8にかかるIGBTは、ターンオフ時の電界強度の分散と正帰還の抑制の効果が従来のIGBTよりも格段に抑えられる。その理由は、ホール電流が疎な領域43がp型ベース領域ではなく、ゲートトレンチ131本おきに形成されているためである。すなわち、従来のIGBTが全てのゲートトレンチ13にホール電流が集まる領域41が形成されるのに対し、実施例8にかかるIGBTは、1本おきのゲートトレンチ13にホール電流が集まる領域41が形成される。その結果、実施例8にかかるIGBTは、ホールの集中が緩和され、ゲートトレンチ13の底部における、ホールによる電界強度の増強が抑えられる。ここで、実施例8にかかるIGBTと、実施例7実施例8にかかるIGBTおよび実施例1にかかるIGBTとにおけるオン電圧の相違について説明する。図31は、本発明の実施例1,7,8にかかる半導体装置の電気的特性を示す特性図である。図31は、上記3つの実施例1,7,8にかかるIGBTにおけるオン電圧CollectorVoltageとコレクタ電流CollectorCurrentDensity曲線I-V曲線である。図31において、実施例1にかかるIGBTのI-V曲線は直線交互配置で示す。実施例7にかかるIGBTのI-V曲線は長点線一方配置2で示す。実施例8にかかるIGBTのI-V曲線は短点線一方配置1で示す。実施例1,7,8にかかるIGBTのうち最もオン電圧が小さいのは、実施例1にかかるIGBTである。また、実施例7にかかるIGBTおよび実施例8にかかるIGBTは、オン電圧が近いが、実施例7にかかるIGBTのオン電圧の方が実施例8にかかるIGBTのオン電圧よりも小さい。実施例7にかかるIGBTのオン電圧が実施例1にかかるIGBTよりも大きいのは、全てのゲートトレンチ13において、ゲートトレンチ13の側壁のうち片方の側壁には反転層チャネルが形成されないためである。すなわち、図28にて模式的に示した実施例7にかかるIGBTのホール電流が集まる領域41の分布において、ホールの集まり具合が実施例1にかかるIGBTのホール電流が集まる領域の分布よりも弱くなっている。このことから、n型エミッタ領域16のゲートトレンチ13への接し方は、どちらかといえば、左右のゲートトレンチ13に対して交互に接すること例えば実施例1にかかるIGBTが好ましい。勿論、実施例7,8にかかるIGBTのように、片側のゲートトレンチ13に接する場合も、従来のIGBTよりは好ましい作用効果が生じる。次に、実施例9にかかるIGBTについて、図32を用いて説明する。図32は、本発明の実施例9にかかる半導体装置の要部を示す平面図である。この実施例9にかかるIGBTは、これまで述べた全ての本発明の実施例にかかるIGBTに適用されるものである。実施例9にかかるIGBTは、図32aに示すようにp型コンタクト領域17がゲートトレンチ13bに接している構造であってもよいし、図32bに示すようにp型コンタクト領域17がゲートトレンチ13bとは若干の離間領域45を介して離間した構造であってもよい。図32a,32bに示す実施例9にかかるIGBTの構造のうちのどちらの構造においても、本発明の実施例にかかるIGBTにて上述したような様々な効果を奏する。特に、図32aに示すように、p型コンタクト領域17がゲートトレンチ13bと接する構造は、ターンオフ時のホールの引き抜きホールが、p型ベース領域からp型コンタクト領域17を通ってエミッタ電極に抜けることの効果を奏しやすい。すなわち、図32bに示すようにp型コンタクト領域17がゲートトレンチ13bから離れた構造は、p型コンタクト領域17とゲートトレンチ13bとの離間領域45に若干の抵抗分が発生するので、ゲートトレンチ13bに向うホールの割合が若干減少する。図32aに示すp型コンタクト領域17がゲートトレンチ13bと接する構造は、p型コンタクト領域17とゲートトレンチ13bとの離間領域45に発生する抵抗分がないため、ラッチアップ耐量が少し高くなるので好ましい。なお、これまでの実施例にかかるIGBTでは、定格電圧が1200Vの場合について説明したが、これに限らず、他の定格電圧、例えば600V、1700V、3300V、6500Vにおいても同様の効果を奏する。特に、3300V以上の所謂高耐圧クラスでは半導体基板の比抵抗が高い100Ωcm以上ため、ターンオフ時のホール濃度の増加が直接的に電界強度の増加を引き起こす。そこで、本発明にかかるIGBTを用いれば、ホール電流の集まる領域を均等に分散させて、特にゲートトレンチの底部において、ターンオフ時の電界強度の増加を抑えることができるので、より好ましくなる。"