"第一と第二の主面を有する炭化珪素基板と、前記炭化珪素基板の第一の主面に設けられた第一導電型の第一の炭化珪素層と、前記第一の炭化珪素層の表面に形成された第二導電型の第一の炭化珪素領域と、前記第一の炭化珪素領域の表面に形成された第一導電型の第二の炭化珪素領域と、前記第一の炭化珪素領域の表面に形成された第二導電型の第三の炭化珪素領域と、前記第一の炭化珪素層、第一の炭化珪素領域および第三の炭化珪素領域の表面に連続的に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された炭化珪素からなる第一の電極と、前記第一の電極上に形成された第二の電極と、前記第一と第二の電極を被覆する層間絶縁膜と、前記第二の炭化珪素領域と前記第三の炭化珪素領域と電気的に接続される第三の電極と、前記炭化珪素基板の第二の主面に形成された第4の電極と、を具備することを特徴とする半導体装置。前記第一の電極は、ポリSiC又はアモルファスSiCであることを特徴とする請求項1に記載の半導体装置。前記第一の電極は、仕事関数が4.0eV以下のポリSiC又はアモルファスSiCであることを特徴とする請求項1に記載の半導体装置。前記第二の電極は、例えば、Ni,Mo,Al,W,V,Co,Tiのうち少なくとも1種以上の金属、前記金属の金属シリサイド、前記金属と前記金属の金属シリサイドとの混合物、又は、グラファイト、グラフェンのいずれかであることを特徴とする請求項1に記載の半導体装置。ゲート絶縁膜上の炭化珪素からなる第一の電極上に形成された第二の電極と第二と第三の炭化珪素領域上に形成された第三の電極を同時にコンタクトアニール処理することを特徴とする半導体装置の製造方法。本発明の実施形態は、このような問題点に鑑みて成されたものであり、低抵抗な半導体素子を提供することを目的とする。実施形態の半導体装置は、第一と第二の主面を有する炭化珪素基板と、炭化珪素基板の第一の主面に設けられた第一導電型の第一の炭化珪素層と、第一の炭化珪素層の表面に形成された第二導電型の第一の炭化珪素領域と、第一の炭化珪素領域の表面に形成された第一導電型の第二の炭化珪素領域と、第一の炭化珪素領域の表面に形成された第二導電型の第三の炭化珪素領域と、第一の炭化珪素層、第一の炭化珪素領域および第三の炭化珪素領域の表面に連続的に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された炭化珪素からなる第一の電極と、第一の電極上に形成された第二の電極と、第一と第二の電極を被覆する層間絶縁膜と、第二の炭化珪素領域と第三の炭化珪素領域と電気的に接続される第三の電極と、炭化珪素基板の第二の主面に形成された第4の電極と、を具備することを特徴とする。以下、図面を参照しつつ実施形態について説明する。なお、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率などは、現実のものと異なる。ここでは、第一導電型をn型、第二導電型をp型として、nチャネル型MOSFETの例を挙げるが、ドーパント等を適切に変更すれば、第一導電型をp型、第二導電型をn型として、pチャネル型MOSFETにも適用可能である。なお、層や領域の厚さとは、炭化珪素基板の主面の鉛直方向の距離である。実施形態1実施形態の半導体装置は、第一aと第二bの主面を有する炭化珪素基板1と、炭化珪素基板の第一の主面に設けられた第一導電型の第一の炭化珪素層2と、第一の炭化珪素層の表面に形成された第二導電型の第一の炭化珪素領域3と、第一の炭化珪素領域の表面に形成された第一導電型の第二の炭化珪素領域4と、第一の炭化珪素領域の表面に形成された第二導電型の第三の炭化珪素領域5と、第一の炭化珪素層、第一の炭化珪素領域および第二の炭化珪素領域の表面に連続的に形成されたゲート絶縁膜6と、ゲート絶縁膜上に形成された炭化珪素からなる第一の電極7と、第一の電極7上に形成された第二の電極8と、第一と第二の電極7,8を被覆する層間絶縁膜9と、第二の炭化珪素領域4と第三の炭化珪素領域5と電気的に接続される第三の電極10と、炭化珪素基板1の第二の主面に形成された第四の電極11と、を具備することを特徴とする。図1は、本実施の形態の半導体装置である炭化珪素縦型電界効果トランジスタの構成を示す断面概念図である。この炭化珪素縦型電界効果トランジスタは、第一aと第二bの主面を有する炭化珪素基板1を備えている。このSiC基板1は、不純物濃度5×1018~1×1019cm-3程度の、例えばN窒素をn型不純物として含む六方晶炭化珪素基板n基板である。この炭化珪素基板1の第一の主面上には、n型不純物の不純物濃度5×1015~5×1016cm-3程度のn型の第一の炭化珪素層n-層2が形成されている。第一の炭化珪素層2の膜厚は、例えば5~10μm程度である。第一の炭化珪素層2の一部表面には、p型不純物の不純物濃度5×1015~5×1018cm-3程度のp型の第一の炭化珪素領域pウェル領域3が形成されている。第一の炭化珪素領域3の深さは、例えば0.6μm程度である。第一の炭化珪素領域3の一部表面には、n型不純物の不純物濃度1×1020程度のn型の第二の炭化珪素領域ソース領域4が形成されている。第二の炭化珪素領域4の深さは、第一の炭化珪素領域3の深さよりも浅く、例えば0.3μm程度であるまた、第一の炭化珪素領域3の一部表面であって、n型の第二の炭化珪素領域4の側方に、p型不純物の不純物濃度1×1019~1×1020cm-3程度のp型の第三の炭化珪素領域pウェルコンタクト領域5が形成されている。第三の炭化珪素領域5の深さは、例えば0.3μm程度である。さらに、第一の炭化珪素層2、第一、第二の炭化珪素領域3、4の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜6を有している。ゲート絶縁膜6には、例えばSi酸化膜やhigh-k絶縁膜が適用可能である。そして、ゲート絶縁膜6上には、第一の電極ゲート電極7が形成されている。第一の電極7には、ポリSiCまたはアモルファスSiCが適用可能である。そして、第一電極7上には、第二の電極ゲート電極8が形成されていることで、ゲート電極の低抵抗化が可能となる。第二の電極8は、金属シリサイド膜又は炭素膜を用いることができる。第二の電極8は具体的には、Ni,Mo,Al,W,V,Co,とTiのうちいずれかの金属シリサイドもしくはこれらの金属シリサイドを適当な割合で混合したものまたはグラファイト、グラフェンが挙げられる。第一の電極7にポリSiCまたはアモルファスSiCを用いることで、第一の電極7の表面と第二の電極8の上面との間に規定されるゲートコンタクト領域の荒れが小さく、コンタクト抵抗を低くすることができる。また、第一の電極7にポリSiCまたはアモルファスSiCを用いかつ、第二の電極8に金属シリサイド膜又は炭素膜を用いた場合、従来例と比較してゲート電極のコンタクト抵抗及びシート抵抗を低減できる。さらに、従来構造では、第三の炭化珪素領域4のコンタクト抵抗を下げる場合、高温でアニールするため、ゲート電極のコンタクト領域に荒れが生じるため、コンタクト抵抗が上昇するという問題があり、ゲート電極のコンタクト抵抗の間にトレードオフの関係が存在するが、本構造を用いることで、従来の多結晶シリコンを用いた場合に比べてより第三の炭化珪素領域4の抵抗を下げることができる。また、第一の電極7にポリSiCまたはアモルファスSiCを用いることで、ゲート電極の仕事関数を従来例に比べ大きく変化させることが可能になる。特に仕事関数を4.0eV以下のポリSiCまたはアモルファスSiCを用いることで、従来例に比べ大きく閾値を下げることが可能となり、より駆動力の高いMOSFETを実現できる。第一及び第二の電極7、8を覆うように、例えば、シリコン酸化膜で形成される層間絶縁膜9の領域が形成されている。ゲート電極下の第二の炭化珪素領域4と第一の炭化珪素層2とに挟まれる第一の炭化珪素領域3がチャネル領域となる。そして、第二の炭化珪素領域4と、第三の炭化珪素領域5と電気的に接続される第三の電極ソースpウェル共通電極10を備えている。第3の電極10は、金属膜又は炭素膜を用いることができ、例えば、Ni,Mo,Al,W,V,Co,Tiのうち少なくとも1種以上の金属、これらの金属のうち少なくとも1種以上の金属シリサイド、これらの金属のうち少なくとも1種以上の金属とこれらの金属のうち少なくとも1種以上の金属シリサイドとの混合物、又は、グラファイト、グラフェンのいずれかが挙げられる。また、炭化珪素基板1の第二の主面上には、第4の電極ドレイン電極11が形成されている。第4の電極11は、金属膜又は炭素膜を用いることができ、例えば、Ni,Mo,Al,W,V,Co,Tiのうち少なくとも1種以上の金属、これらの金属のうち少なくとも1種以上の金属シリサイド、これらの金属のうち少なくとも1種以上の金属とこれらの金属のうち少なくとも1種以上の金属シリサイドとの混合物、又は、グラファイト、グラフェンのいずれかが挙げられる。なお、本実施の形態において、n型不純物は例えば、N窒素やPリンが好ましいが、Asヒ素等を適用することも可能である。また、p型不純物は例えば、Alアルミニウムが好ましいが、Bホウ素等を適用することも可能である。次に実施形態の半導体装置の製造方法について説明する。図2~図8は、本実施の形態の半導体装置の製造方法を示す工程断面概念図である。実施形態の半導体装置の製造方法は、ゲート絶縁膜上の炭化珪素からなる第一の電極上に形成された第二の電極と第二と第三の炭化珪素領域上に形成された第三の電極を同時にコンタクトアニール処理することを特徴とする。n型不純物としてPリンまたはN窒素を不純物濃度1×1019cm-3程度含み、例えば、厚さ300μmであり、六方晶系の結晶格子を有する低抵抗の炭化珪素基板1を準備する。そして、炭化珪素基板1の一方の主面上にエピタキシャル成長法により、n型不純物として、例えばNを不純物濃度1×1016cm-3程度含み、厚さが10μm程度の高抵抗の炭化珪素層2を成長させる。その後、フォトリソグラフィーとエッチングによるパターニングによりSiO2の第一のマスク材を形成する。この第一のマスク材をイオン注入マスクとして用いて、p型不純物であるAlを第一の炭化珪素層2にイオン注入し、第一の炭化珪素領域3を形成する。ここで、最終的な第一の炭化珪素領域3の濃度を調整するために、n型不純物であるNを追加してイオン注入してもよい。その後、フォトリソグラフィーとエッチングによるパターニングによりSiO2の第二のマスク材を形成する。この第二のマスク材をイオン注入マスクとして用いて、n型不純物であるPを第一の炭化珪素層2にイオン注入し、第二の炭化珪素領域4を形成する。その後、フォトリソグラフィーとエッチングによるパターニングによりSiO2の第三のマスク材を形成する。この第三のマスク材をイオン注入マスクとして用いて、p型不純物であるAlをSiC層2にイオン注入し、第三の炭化珪素領域5を形成する。次に、公知の半導体プロセスにより、イオン注入され種々の半導体領域が形成された第一の炭化珪素層2上に、ゲート絶縁膜6を形成する。次に、ゲート絶縁膜6上に、第一の電極7ゲート電極としてポリSiC、アモルファスSiCを公知の半導体プロセスにより形成する。ポリSiCを形成する公知のプロセスとしては、CVD法ChemicalVaporDepositionで成膜することが例として挙げられる。また、アモルファスSiCを形成する公知のプロセスとしては、同じCVD法が、スパッタリングが例として挙げられる。次に、ゲート電極をパターニングするためのマスク材としてレジスト12Aを第一の電極7上に形成し、第一のゲート電極のパターニングを行う図3。その後、レジスト12A除去し、第一の電極7上に層間絶縁膜9Aを堆積する図4。その後、マスク材を用いて層間絶縁膜9AをRIE法によりパターニングして、ソースコンタクトを開口する図5。蒸着法やスパッタ法により金属又は炭素を堆積して、第二の電極8,第三の電極10用の導電性膜を形成する図6。次いで、第二の電極膜8及び第三の電極膜10に、同時にコンタクトアニール処理を行う。アニールの温度は800°C以上1000°C以下で行う。コンタクトアニール後に、不要な電極膜と絶縁膜をエッチングで除去する。第二のゲート電極膜8及びソース電極膜10はいずれもSiC上に形成されているため、いずれの電極膜も同程度の高温でのアニールをすることが可能になり、コンタクトアニールを1回に短縮することができる。また、サリサイドプロセスを採用することができ、コンタクトアニールによって金属膜は金属シリサイド膜となる。その後、電極膜上に層間絶縁膜9Bを堆積する図7。次に、ゲートとソースコンタクトを同時開口するためのマスク材としてレジスト12Bを層間絶縁膜9B上に形成し、パターニングを行う図8。このようにして、図1の断面概念図に示す半導体装置が形成される。実施形態2図9の断面概念図に示す実施形態2は、実施形態1の変形例である。実施形態2では図8のプロセスの後、蒸着法やスパッタ法により金属を堆積したのち、リソグラフィーにより第五の電極13を形成し、同様に蒸着法やスパッタ法により金属を堆積し、第六の電極14を形成する図9。必要に応じて、第四の電極上にパッシベーション絶縁膜を形成してもよい。実施形態3図10の断面概念図に示す実施形態3の半導体装置は、トレンチ型であり、第四の炭化珪素領域5が第三の炭化珪素領域4以上の深さにまで形成されていること以外は実施形態2の半導体装置と同様である。ゲート絶縁膜6の形成前に、第一の炭化珪素層2,第一、第二の炭化珪素領域3,4を、RIE等によりエッチングして、トレンチを形成する。このトレンチの深さは、例えば、1~2μmであり、ゲート絶縁膜の破壊が起きにくい深さであることが好ましい。実施形態3では第一の電極7は、トレンチ内と第二の炭化珪素領域5の表面上の一部に形成されている。トレンチ型の半導体装置であっても、実施形態1に記載したサリサイドプロセスを同様に採用することができる。実施形態4図11の断面概念図に示す実施形態4の半導体装置は、トレンチの底部にp型不純物濃度が1×1015~5×1018の第2導電型の第四の炭化珪素領域15が例えば斜めイオン注入によって形成されていること以外は実施形態3の半導体装置と同様である。この第四の炭化珪素領域15があることによって、半導体装置がオフの際に、空乏層化して、絶縁膜破壊を防ぐことができることが好ましい。なお、第四の炭化珪素領域15の形は図11のトレンチの底部にある形態に限定されるものではなく、絶縁膜保護の観点から、他の形の領域となるように形成してもよい。実施形態5図12の断面概念図に示す実施形態5の半導体装置は、トレンチの内部にゲート絶縁膜6と第一と第二の電極ゲート電極7,8が形成されていること以外は、第三の実施形態と同様である。この形態の場合、トレンチの深さは、0.5~1.5μmである。以上、本発明の実施形態を説明したが、本発明は上記実施形態そのままに限定解釈されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成することができる。例えば、変形例の様に異なる実施形態にわたる構成要素を適宜組み合わせても良い。"