"第1の表面と、前記第1の表面に対して実質的に平行である第2の表面と、を有するガラス基板と、前記第1の表面に配設された少なくとも1つのパターニングされた層から形成された少なくとも1つの受動コンポーネントと、前記ガラス基板の前記第1の表面に取り付けられた集積回路ダイと、前記ガラス基板の前記第1の表面と前記第2の表面との間に延在する複数のスルーガラスビアであって、前記集積回路ダイが前記少なくとも1つの受動コンポーネントと少なくとも1つのスルーガラスビアとに電気的に接続された、複数のスルーガラスビアと、を備える、集積デバイス。前記少なくとも1つの受動コンポーネントがキャパシタまたはインダクタである、請求項1の集積デバイス。前記少なくとも1つの受動コンポーネントが電力コンバイナを含む、請求項1または請求項2の集積デバイス。前記集積回路ダイが電力増幅器回路を含む、請求項1乃至3のいずれかの集積デバイス。前記少なくとも1つの受動コンポーネントと前記集積回路ダイが電力増幅システムを形成する、請求項1乃至4のいずれかの集積デバイス。前記ガラス基板の前記第1の表面と前記第2の表面との間に延在するサーマルビアであって、前記集積回路ダイと熱的に接触している、サーマルビア、をさらに備える、請求項1乃至5のいずれかの集積デバイス。伝導性ビアを含む第1の基板と、前記第1の基板の第1の面に堆積された電力コンバイナ回路であって、前記第1の基板の少なくとも前記第1の面に堆積された複数の受動デバイスを含む、電力コンバイナ回路と、第2の基板上に形成された電力増幅器回路を含む電力増幅器チップであって、前記電力コンバイナ回路上に配設され、前記電力コンバイナ回路との電気的接続のために構成された、電力増幅器チップと、を備え、前記電力増幅器回路と前記電力コンバイナ回路が電力増幅システムを形成し、前記伝導性ビアが、前記電力増幅システムからの熱を伝導するように構成された少なくとも1つのサーマルビアと、前記電力増幅システムと前記第1の基板の第2の面上の導体との間の電気的接続のために構成された1つまたは複数の相互接続ビアと、を含む、装置。前記第2の基板が、ガラス基板、シリコン基板、層状シリコン絶縁体シリコン基板、ガリウムヒ素基板、またはシリコンオンサファイア基板である、請求項7の装置。前記第1の基板の前記第2の面上のメタライズパッドをさらに含み、前記相互接続ビアが、前記電力増幅システムと前記メタライズパッドとの間の電気的接続のために構成された、請求項7または請求項8の装置。前記電力増幅器チップが、はんだバンプを介した前記電力コンバイナ回路との電気的接続のために構成された、請求項7乃至9のいずれかの装置。前記電力増幅器チップが前記受動デバイスの少なくとも一部分をカバーする、請求項7乃至10のいずれかの装置。前記第1の基板の第2の面に堆積され、前記電力増幅システムとの電気的接続のために構成された、少なくとも1つの受動デバイスまたは能動デバイスをさらに含む、請求項7乃至11のいずれかの装置。ディスプレイと、前記ディスプレイと通信するように構成されたプロセッサであって、画像データを処理するように構成された、プロセッサと、前記プロセッサと通信するように構成されたメモリデバイスと、をさらに含む、請求項7乃至12のいずれかの装置。前記ディスプレイに少なくとも1つの信号を送るように構成されたドライバ回路と、前記ドライバ回路に前記画像データの少なくとも一部分を送るように構成されたコントローラと、をさらに含む、請求項13の装置。入力データを受信し、前記プロセッサに前記入力データを通信するように構成された入力デバイス、をさらに含む、請求項13の装置。受信機、トランシーバ、および送信機のうちの少なくとも1つをさらに含む、請求項13の装置。少なくとも1つのサーマルビアが少なくとも1つの相互接続ビアよりも幅広い、請求項7乃至16のいずれかの装置。前記第1の基板の前記第1の面に堆積された少なくとも1つの能動コンポーネントをさらに含む、請求項7乃至17のいずれかの装置。前記複数の受動デバイスが、抵抗器、キャパシタ、可変キャパシタ、バラクタ、インダクタ、フィルタ、トランス、結合器、方向性結合器、電力スプリッタ、伝送線路、導波路、またはアンテナのうちの少なくとも1つを含む、請求項7乃至18のいずれかの装置。前記第1の基板がガラス基板である、請求項7乃至19のいずれかの装置。前記サーマルビアのうちの少なくとも1つが、前記電力増幅システムと前記第1の基板の前記第2の面との間で電気を伝導するように構成された、請求項7乃至20のいずれかの装置。少なくとも1つのサーマルビアが、前記電力増幅システムと前記第1の基板の前記第2の面との間で電気を伝導するように構成されない、請求項7乃至21のいずれかの装置。前記サーマルビアが、前記相互接続ビアの幅の少なくとも2倍である幅を有する、請求項7乃至22のいずれかの装置。前記サーマルビアが、前記相互接続ビアの幅の2倍から5倍の間である幅を有する、請求項7乃至23のいずれかの装置。前記電力増幅システムの周りに形成されたエンクロージャをさらに含む、請求項7乃至24のいずれかの装置。前記エンクロージャがモールディングである、請求項25の装置。前記エンクロージャが金属ケージである、請求項25の装置。前記エンクロージャが、内部金属コーティングを有するガラス蓋である、請求項25の装置。前記内部金属コーティングが電気的に接地された、請求項28の装置。請求項7乃至29のいずれかの装置を含むパッケージングされた電子デバイス。前記パッケージングされた電子デバイスが少なくとも1つの追加の集積回路を含む、請求項17の装置。ガラス基板中に複数のビアを形成することと、伝導性材料で前記ビアを充填することと、電力コンバイナ回路を形成するために前記ガラス基板の少なくとも第1の面に受動デバイスを堆積させることと、電力増幅システムを形成するために前記電力コンバイナ回路との電気的接続のために、半導体基板上に形成された電力増幅器回路を含む、電力増幅器チップを構成することであって、前記電力増幅システムからの熱を伝導するように構成された少なくとも1つのサーマルビアを形成することと、前記電力増幅システムと前記ガラス基板の第2の面上の導体との間の電気的接続のために構成された相互接続ビアを形成することと、を伴う、電力増幅器チップを構成することと、を備える、方法。前記ビアを充填することが、電気伝導性材料で少なくとも前記相互接続ビアを充填することを含む、請求項32の方法。前記ビアを充填することが、熱伝導性材料で少なくとも前記サーマルビアを充填することを含む、請求項32または請求項33の方法。前記サーマルビアのうちの少なくとも1つが、前記相互接続ビアのうちの少なくとも1つよりも大きい幅で形成された、請求項32乃至34のいずれかの方法。前記サーマルビアのうちの少なくとも1つが、前記相互接続ビアのうちの少なくとも1つの幅の少なくとも2倍である幅で形成された、請求項35の方法。前記サーマルビアのうちの少なくとも1つが、前記相互接続ビアのうちの少なくとも1つの幅の2倍から5倍の間である幅で形成された、請求項35の方法。前記複数のビアを形成することが、レーザードリリング、サンドブラスト、またはエッチングによって前記ビアを形成することを含む、請求項32乃至37のいずれかの方法。前記構成することが、フリップチップはんだ接合プロセス、銅ピラーフリップチップ接合プロセス、または異方性導電フィルムプロセスを介して前記電力コンバイナ回路に前記電力増幅器チップを取り付けることを含む、請求項32乃至38のいずれかの方法。前記構成することが、前記電力コンバイナ回路に前記電力増幅器チップを取り付けることと、電気絶縁性接着剤で前記電力増幅器チップを封止することと、を含む、請求項32乃至39のいずれかの方法。前記電力増幅システムを構成することが、前記電力増幅器システムからの熱を放散するために熱伝導性材料で前記電力増幅器チップを封止することによって前記電力コンバイナ回路に前記電力増幅器チップを取り付けることを含む、請求項32乃至40のいずれかの方法。前記電力増幅器チップが前記受動デバイスの少なくとも一部分をカバーする、請求項32乃至41のいずれかの方法。前記ガラス基板の第2の面に受動デバイスを堆積させることをさらに含む、請求項32乃至42のいずれかの方法。伝導性手段を含む第1の基板手段であって、前記伝導性手段が、前記第1の基板手段の第1の面上の電力増幅システムからの熱を伝導するように構成された少なくとも1つのサーマルビアと、前記電力増幅システムと前記第1の基板手段の第2の面上の導体との間の電気的接続のために構成された相互接続ビアと、を含む、第1の基板手段と、前記第1の基板手段の前記第1の面に堆積された電力コンバイナ手段と、第2の基板上に堆積され、前記電力コンバイナ手段との電気的接続のために構成された、電力増幅器手段と、を備え、前記電力増幅器手段と前記電力コンバイナ手段が前記電力増幅システムを形成する、装置。前記電力コンバイナ手段が、前記第1の基板手段の少なくとも前記第1の面に堆積された複数の受動デバイスを含む、請求項44の装置。前記電力増幅器手段が、半導体基板またはガラス基板上に形成された集積回路を含む、請求項44または請求項45の装置。前記第1の基板手段がガラス基板である、請求項44乃至46のいずれかの装置。前記少なくとも1つのサーマルビアが、前記相互接続ビアの幅の少なくとも2倍である幅を有する、請求項44乃至47のいずれかの装置。前記電力増幅システムが電力増幅器回路とトランスとを含む、請求項44乃至48のいずれかの装置。様々な図面中の同様の参照番号および名称は、同様の要素を示す。以下の説明は、本開示の革新的態様について説明する目的で、いくつかの実装形態を対象とする。ただし、本明細書の教示が多数の異なる方法で適用され得ることを、当業者は容易に認識されよう。説明する実装形態は、動いていようとたとえば、ビデオ、静止していようとたとえば、静止画像、およびテキストであろうと、グラフィックであろうと、絵であろうと、画像を表示するように構成され得る任意のデバイスまたはシステムにおいて実装され得る。より詳細には、説明する実装形態は、限定はしないが、携帯電話、マルチメディアインターネット対応セルラ電話、モバイルテレビジョン受信機、ワイヤレスデバイス、スマートフォン、Bluetooth登録商標デバイス、携帯情報端末PDA、ワイヤレス電子メール受信機、ハンドヘルドまたはポータブルコンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、GPS受信機/ナビゲータ、カメラ、MP3プレーヤ、カムコーダ、ゲーム機、腕時計、クロック、計算器、テレビジョンモニタ、フラットパネルディスプレイ、電子リーディングデバイスすなわち、電子リーダ、コンピュータモニタ、自動車ディスプレイオドメータおよびスピードメータディスプレイなどを含む、コックピットコントロールおよび/またはディスプレイ、カメラビューディスプレイ車両における後部ビューカメラのディスプレイなど、電子写真、電子ビルボードまたは標示、プロジェクタ、アーキテクチャ構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダーまたはプレーヤ、DVDプレーヤ、CDプレーヤ、VCR、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機/乾燥機、パーキングメータ、電気機械システムEMS、マイクロ電気機械システムMEMSおよび非MEMS適用例などにおけるパッケージング、審美構造物たとえば、1つの宝飾品上の画像のディスプレイ、ならびに様々なEMSデバイスなど、様々な電子デバイス中に含まれるかまたはそれらに関連付けられ得ると考えられる。また、本明細書の教示は、限定はしないが、電子スイッチングデバイス、無線周波フィルタ、センサ、加速度計、ジャイロスコープ、動き感知デバイス、磁力計、コンシューマエレクトロニクスのための慣性コンポーネント、コンシューマエレクトロニクス製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動方式、製造プロセスおよび電子テスト機器など、非ディスプレイ適用例において使用され得る。したがって、本教示は、単に図に示す実装形態に限定されるものではなく、代わりに、当業者に直ちに明らかになるであろう広い適用性を有する。本開示は、ガラス基板であり得る第1の基板上に堆積されたデバイスを、シリコンベースの基板などの第2の基板上に形成された少なくとも1つの集積回路と組み合わせるためのシステム、方法および装置を提供する。第1の基板上に堆積されたデバイスのうちの少なくともいくつかは受動デバイスであり得る。本開示の大部分は、そのような方法で電力増幅システムを形成することを伴うが、本開示は、そのような実装形態に限定されない。代わりに、本明細書で説明する多くの態様は、概して、集積回路ダイを、ガラス上に形成された受動デバイスと組み合わせることに適用される。たとえば、受信/送信無線機RTR:receivetransmitradio、低雑音増幅器、ミキサ、能動フィルタ、デジタル信号プロセッサ、コントローラ、ラインドライバ、光トランシーバ、ワイヤレスセンサ、電力供給バイアス生成または調整回路、フェーズドアレイ回路、アナログデジタル変換器またはデジタルアナログ変換器、メモリ、それらの組合せおよび/あるいは他のデバイスを形成するために、本明細書で説明するプロセスと同様であるプロセスが使用され得る。一態様では、1つまたは複数の受動デバイスは、1つまたは複数の抵抗器、キャパシタ、可変キャパシタ、バラクタ、インダクタ、フィルタ、トランス、結合器、方向性結合器、電力スプリッタ、伝送線路、導波路、またはアンテナを含み得る。上記装置は、第1の基板の第1の面に堆積された少なくとも1つの能動コンポーネントをも含み得る。上記装置は、第1の基板の第2の面に堆積された少なくとも1つの受動デバイスまたは能動デバイスをも含み得る。集積回路ダイが第1の基板の第1の表面に取り付けられ得る。複数のビアが、第1の基板を貫いて、第1の基板の第1の表面と第2の表面との間に延在し得る。ビアは電気伝導性および/または熱伝導性であり得る。集積回路ダイは、少なくとも1つの受動コンポーネントに、および少なくとも1つのビアに電気的に接続され得る。いくつかの実装形態では、第1の基板は、プラスチックなど、ガラスの特性と同様の特性を有する材料から形成され得る。集積回路ダイは、シリコンオンインシュレータSOI基板としても知られる層状シリコン絶縁体シリコン基板上に形成され得る。いくつかの他の実装形態では、集積回路ダイは、ガラス基板、シリコン基板、ガリウムヒ素基板、またはシリコンオンサファイア基板上に形成され得る。電力コンバイナ回路が、第1の基板の少なくとも第1の面に堆積された受動デバイスのうちの少なくともいくつかを含み得る。集積回路ダイは、電力増幅システムを形成するために、電力コンバイナ回路上に配設され、電力コンバイナ回路との電気的接続のために構成された、電力増幅器回路を含み得る。熱伝導性ビアは、電力増幅システムから基板の第2の面上のヒートシンクに熱を伝導するように構成され得る。熱伝導性ビアは、特定の実装形態に従って、電気伝導性であることも電気伝導性でないこともあり得る。熱伝導性ビアのうちのいくつかが、電気伝導性相互接続ビアよりも幅広いことがあり、たとえば、2~5倍幅広いことがある。本開示で説明する主題の特定の実装形態は、以下の潜在的な利点のうちの1つまたは複数を実現するように実装され得る。たとえば、電力コンバイナのための受動コンポーネントがSOIウエハ上に能動電力増幅回路とともに前もって同時作製cofabricateされている。いくつかの事例では、そのような集積回路のフットプリントは、作製プロセスのコスト、または小さいフォームファクタを求める要望により、制限され得る。本明細書で与えるいくつかの実装形態によれば、受動デバイスは、集積回路のフットプリントよりも大きい面積にわたって拡散され得る。これは、受動デバイスをガラス上に作製することは比較的費用がかからないことがあるので、有利であり得る。さらに、本明細書で与えるいくつかの実装形態によれば、SOI基板とガラス基板との積層は、受動素子passiveがSOI基板と一体化された場合よりも、電力増幅システムによって占有される総面積の低減をもたらす。また、そのようなソリューションは、別個のパッケージングおよびアセンブリ要件をなくし、別個のコンポーネントの総数を低減し得る。いくつかのスルーガラスビア実装形態では、受動デバイスがガラス基板の上面および下面に作製され得る。他のスルーガラスビア実装形態では、いくつかの受動デバイスがガラス基板の上面と下面の両方に広がり得る。そのような実装形態は、性能のまた別の改善、および/または総占有面積のさらなる低減を与え得る。いくつかの積層型stacked実装形態では、ガラス基板上に受動素子を形成することは、電力増幅チップ上にまたは印刷回路基板上に受動素子を形成することと比較して、以下の利点、すなわち、より高いQ、より大きい精度、安定性、および許容差、より低い寄生容量parasitic、より高い信頼性、ならびにより低いコスト、を有することができる。いくつかの積層型実装形態では、はんだボール、受動コンポーネント、能動素子、およびスルーガラスビアは、電力増幅システムの電気端子間で減衰量を低減し、不要な結合を最小限に抑え、それにより、より高い電気的絶縁を与えるように構成され得る。いくつかの積層型実装形態では、はんだボール、受動コンポーネント、能動素子、およびスルーガラスビアは、電力増幅システムの電気的相互接続のインピーダンスレベルおよびトレース長を正確に制御するように構成される。電気線長を最小限に抑えることは、雑音の結合を低減し、反射減衰量および挿入減衰量を低減することができる。減衰量を低減することは、システムにおいて発生する熱をさらに低減し、次に、電力増幅システムの信頼性および全体的な性能を改善することができる。いくつかの実装形態では、電力増幅器チップから発生する熱から受動デバイスを絶縁することは、信頼性またはコンポーネント安定性を改善することができる。その上、いくつかの実装形態では、積層は、電力増幅システムの総面積またはフットプリントをも低減することができる。いくつかの実装形態では、積層は、電力コンバイナ受動要素および能動回路を印刷回路基板PCBより上に押し上げ、これは、PCBまたは他の周辺回路素子の寄生容量による結合雑音または減衰量を低減することができる。電力増幅器回路は典型的な電子デバイスにおける電力のかなりの部分を消費するので、通常ならば効率を低下させることになるであろう、送信チェーンにおける減衰量を最小限に抑えることが重要である。SOIまたはCMOS基板から受動素子を移すことは、能動回路またははんだボールなど、電力増幅システムの他の素子に対する受動素子の位置の設計において追加の自由度を与える。このフレキシビリティは、挿入減衰量および反射減衰量を低減することと、部分的に、トレース長およびインピーダンス不連続性を最小限に抑えることによって、電気的絶縁および整合を改善することと、信頼性を改善することとを行うのに役立つことができる。説明する実装形態が適用され得る好適なEMSまたはMEMSデバイスの一例は反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学干渉の原理を使用してそれに入射する光を選択的に吸収および/または反射するために干渉変調器IMODを組み込むことができる。IMODは、吸収体、吸収体に対して可動である反射体、ならびに吸収体と反射体との間に画定された光共振キャビティを含むことができる。反射体は、2つ以上の異なる位置に移動され得、これは、光共振キャビティのサイズを変化させ、それにより干渉変調器の反射率に影響を及ぼすことがある。IMODの反射スペクトルは、かなり広いスペクトルバンドをもたらすことができ、そのスペクトルバンドは、異なる色を生成するために可視波長にわたってシフトされ得る。スペクトルバンドの位置は、光共振キャビティの厚さを変更することによって調整され得る。光共振キャビティを変更する1つの方法は、反射体の位置を変更することによる方法である。図1は、干渉変調器IMODディスプレイデバイスの一連のピクセル中の2つの隣接ピクセルを示す等角図の一例を示している。IMODディスプレイデバイスは、1つまたは複数の干渉MEMSディスプレイ素子を含む。これらのデバイスでは、MEMSディスプレイ素子のピクセルは、明状態または暗状態のいずれかにあることができる。明緩和、開またはオン状態では、ディスプレイ素子は、たとえば、ユーザに、入射可視光の大部分を反射する。逆に、暗作動、閉またはオフ状態では、ディスプレイ素子は入射可視光をほとんど反射しない。いくつかの実装形態では、オン状態の光反射特性とオフ状態の光反射特性は逆にされ得る。MEMSピクセルは、黒および白に加えて、主に、カラーディスプレイを可能にする特定の波長において、反射するように構成され得る。IMODディスプレイデバイスは、IMODの行/列アレイを含むことができる。各IMODは、光ギャップまたは光キャビティとも呼ばれるエアギャップを形成するように互いから可変で制御可能な距離をおいて配置された反射層のペア、すなわち、可動反射層と固定部分反射層とを含むことができる。可動反射層は少なくとも2つの位置の間で移動され得る。第1の位置、すなわち、緩和位置では、可動反射層は、固定部分反射層から比較的大きい距離をおいて配置され得る。第2の位置、すなわち、作動位置では、可動反射層は、部分反射層により近接して配置され得る。それら2つの層から反射する入射光は、可動反射層の位置に応じて、強め合うようにまたは弱め合うように干渉し、各ピクセルについて全反射状態または無反射状態のいずれかを引き起こすことができる。いくつかの実装形態では、IMODは、作動していないときに反射状態にあり、可視スペクトル内の光を反射し得、また、作動していないときに暗状態にあり、可視範囲内の光を吸収し、および/または弱め合うようにそれに干渉し得る。ただし、いくつかの他の実装形態では、IMODは、作動していないときに暗状態にあり、作動しているときに反射状態にあり得る。いくつかの実装形態では、印加電圧の導入が、状態を変更するようにピクセルを駆動することができる。いくつかの他の実装形態では、印加電荷が、状態を変更するようにピクセルを駆動することができる。図1中のピクセルアレイの図示の部分は、2つの隣接する干渉変調器12すなわち、IMODピクセルを含む。図示のような左側のIMOD12では、可動反射層14が、部分反射層を含む光学スタック16から設計パラメータに基づいてあらかじめ決定され得るある距離における緩和位置に示されている。左側のIMOD12の両端間に印加された電圧V0は、可動反射層14の作動を引き起こすには不十分である。右側のIMOD12では、可動反射層14は、光学スタック16の近くの、それに隣接する、またはそれに接触する、作動位置に示されている。右側のIMOD12の両端間に印加された電圧Vbiasは、可動反射層14を移動させるのに十分であり、それを作動位置に維持することができる。図1では、ピクセル12の反射特性が、概して、ピクセル12に入射する光を示す矢印13と、左側のピクセル12から反射する光15と、を用いて示されている。ピクセル12に入射する光13の大部分は透明基板20を透過され、光学スタック16に向かい得ることを、当業者は容易に認識されよう。光学スタック16に入射する光の一部分は光学スタック16の部分反射層を透過され得、一部分は反射され、透明基板20を通って戻ることになる。光学スタック16を透過された光13の部分は、可動反射層14において反射され、透明基板20に向かっておよびそれを通って戻り得る。光学スタック16の部分反射層から反射された光と可動反射層14から反射された光との間の強め合うまたは弱め合う干渉が、ピクセル12から反射される光15の1つまたは複数の波長を決定することになる。光学スタック16は、単一の層またはいくつかの層を含むことができる。その1つまたは複数の層は、電極層と、部分反射および部分透過層と、透明な誘電体層とのうちの1つまたは複数を含むことができる。いくつかの実装形態では、光学スタック16は、電気伝導性であり、部分的に透明で、部分的に反射性であり、たとえば、透明基板20上に上記の層のうちの1つまたは複数を堆積させることによって、作製され得る。電極層は、様々な金属、たとえば酸化インジウムスズITOなど、様々な材料から形成され得る。部分反射層は、クロムCrなどの様々な金属、半導体、および誘電体など、部分的に反射性である様々な材料から形成され得る。部分反射層は、材料の1つまたは複数の層から形成され得、それらの層の各々は、単一の材料または材料の組合せから形成され得る。いくつかの実装形態では、光学スタック16は、光吸収体と電気導体の両方として働く、金属または半導体の単一の半透明の膜thicknessを含むことができるが、たとえば、光学スタック16の、またはIMODの他の構造の異なる、より電気伝導性の高い層または部分が、IMODピクセル間で信号をバスするbusように働くことができる。光学スタック16は、1つまたは複数の伝導性層または電気伝導性/光吸収層をカバーする、1つまたは複数の絶縁層または誘電体層をも含むことができる。いくつかの実装形態では、光学スタック16の1つまたは複数の層は、平行ストリップにパターニングされ得、以下でさらに説明されるようなディスプレイデバイスにおける行電極を形成し得る。当業者によって理解されるように、パターニングという用語は、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用される。いくつかの実装形態では、アルミニウムAlなどの高伝導性且つ反射性の材料が可動反射層14のために使用され得、これらのストリップはディスプレイデバイスにおける列電極を形成し得る。可動反射層14は、ポスト18の上面上に堆積された列を形成するための、光学スタック16の行電極に直交する1つまたは複数の堆積された金属層の一連の平行ストリップとして形成され得、ポスト18間には介在する犠牲材料が堆積され得る。犠牲材料がエッチング除去されると、画定されたギャップ19すなわち光キャビティが可動反射層14と光学スタック16との間に形成されることができる。いくつかの実装形態では、ポスト18間の間隔は約1~1000μmであり得、ギャップ19は約10,000オングストロームÅ未満であり得る。いくつかの実装形態では、IMODの各ピクセルは、作動状態にあろうと緩和状態にあろうと、本質的に、固定反射層と可動反射層とによって形成されるキャパシタである。電圧が印加されないとき、可動反射層14は、可動反射層14と光学スタック16との間のギャップ19を有する、図1中の左側のピクセル12によって示されるような機械的に緩和した状態にとどまる。しかしながら、電位差、たとえば、電圧が、選択された行および列のうちの少なくとも1つに印加されたとき、対応するピクセルにおける行電極と列電極との交差部に形成されたキャパシタは帯電し、静電力がそれらの電極を引き合わせる。印加された電圧がしきい値を超える場合、可動反射層14は、変形し、光学スタック16の近くにまたはそれに対して移動することができる。光学スタック16内の誘電体層図示せずが、図1中の右側の作動ピクセル12によって示されるように、層14と層16との間の短絡を防ぎ、分離距離を制御し得る。その挙動は、印加電位差の極性にかかわらず同じである。いくつかの事例ではアレイ中の一連のピクセルが行または列と呼ばれ得るが、一方の方向を行と呼び、他方の方向を列と呼ぶことは恣意的であることを、当業者は容易に理解されよう。言い換えれば、いくつかの配向では、行は列と見なされ得、列は行であると見なされ得る。さらに、ディスプレイ素子は、直交する行および列に一様に配置されるかアレイ、または、たとえば、互いに対して一定の位置オフセットを有する、非線形構成で配置され得るモザイク。アレイおよびモザイクという用語は、いずれかの構成を指し得る。したがって、ディスプレイは、アレイまたはモザイクを含むものとして言及されるが、その素子自体は、いかなる事例においても、互いに直交して配置される必要がなく、または一様な分布で配設される必要がなく、非対称形状および不均等に分布された素子を有する配置を含み得る。図2は、3×3干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例を示している。電子デバイスは、1つまたは複数のソフトウェアモジュールを実行するように構成され得るプロセッサ21を含む。オペレーティングシステムを実行することに加えて、プロセッサ21は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他のソフトウェアアプリケーションを含む、1つまたは複数のソフトウェアアプリケーションを実行するように構成され得る。プロセッサ21は、アレイドライバ22と通信するように構成され得る。アレイドライバ22は、たとえば、ディスプレイアレイまたはパネル30に、信号を与える行ドライバ回路24と列ドライバ回路26とを含むことができる。図2には、図1に示したIMODディスプレイデバイスの断面が線1-1によって示されている。図2は明快のためにIMODの3×3アレイを示しているが、ディスプレイアレイ30は、極めて多数のIMODを含むことができ、列におけるIMODの数とは異なる数のIMODを行において有し得、その逆も同様である。図3は、図1の干渉変調器についての可動反射層位置対印加電圧を示す図の一例を示している。MEMS干渉変調器の場合、行/列すなわち、コモン/セグメント書込みプロシージャが、図3に示すこれらのデバイスのヒステリシス特性を利用し得る。干渉変調器は、可動反射層すなわちミラーに緩和状態から作動状態に変更させるために、たとえば、約10ボルトの電位差を必要とし得る。電圧がその値から低減されると、電圧が低下して、たとえば、10ボルトより下に戻ったとき、可動反射層はそれの状態を維持するが、電圧が2ボルトより下に低下するまで、可動反射層は完全には緩和しない。したがって、図3に示すように、デバイスが緩和状態または作動状態のいずれかで安定する印加電圧のウィンドウがある、電圧の範囲、約3~7ボルトが存在する。これは、本明細書ではヒステリシスウィンドウまたは安定性ウィンドウと呼ばれる。図3のヒステリシス特性を有するディスプレイアレイ30の場合、行/列書込みプロシージャは、一度に1つまたは複数の行をアドレス指定するように設計され得、その結果、所与の行のアドレス指定中に、作動されるべきアドレス指定された行におけるピクセルは、約10ボルトの電圧差にさらされ、緩和されるべきピクセルは、ほぼ0ボルトの電圧差にさらされる。アドレス指定後に、それらのピクセルは、それらが前のストローブ状態にとどまるように、約5ボルトの定常状態またはバイアス電圧差にさらされる。この例では、アドレス指定された後に、各ピクセルは、約3~7ボルトの安定性ウィンドウ内の電位差を経験する。このヒステリシス特性の特徴は、たとえば図1に示した、ピクセル設計が、同じ印加電圧条件下で作動または緩和のいずれかの既存の状態で安定したままであることを可能にする。各IMODピクセルは、作動状態にあろうと緩和状態にあろうと、本質的に、固定反射層と可動反射層とによって形成されるキャパシタであるので、この安定状態は、電力を実質的に消費するかまたは失うことなしに、ヒステリシスウィンドウ内の定常電圧において保持されることができる。その上、印加電圧電位が実質的に固定のままである場合、電流は本質的にほとんどまたは全くIMODピクセルに流れ込まない。いくつかの実装形態では、所与の行におけるピクセルの状態の所望の変化もしあればに従って、列電極のセットに沿ってセグメント電圧の形態のデータ信号を印加することによって、画像のフレームが作成され得る。フレームが一度に1行書き込まれるように、アレイの各行が順次アドレス指定され得る。第1の行におけるピクセルに所望のデータを書き込むために、第1の行におけるピクセルの所望の状態に対応するセグメント電圧が列電極上に印加されることができ、特定のコモン電圧または信号の形態の第1の行パルスが第1の行電極に印加されることができる。セグメント電圧のセットは次に、第2の行におけるピクセルの状態の所望の変化もしあればに対応するように変更されることができ、第2のコモン電圧が第2の行電極に印加されることができる。いくつかの実装形態では、第1の行におけるピクセルは、列電極に沿って印加されたセグメント電圧の変化による影響を受けず、第1のコモン電圧行パルス中にそれらのピクセルが設定された状態にとどまる。このプロセスは、画像フレームを生成するために、一連の行全体、または代替的に、一連の列全体について、逐次方式で繰り返され得る。フレームは、何らかの所望の数のフレーム毎秒でこのプロセスを断続的に反復することによって、新しい画像データでリフレッシュおよび/または更新されることができる。各ピクセルの両端間に印加されるセグメント信号とコモン信号の組合せすなわち、各ピクセルの両端間の電位差が、各ピクセルの得られる状態を決定する。図4は、様々なコモン電圧およびセグメント電圧が印加されたときの干渉変調器の様々な状態を示す表の一例を示している。当業者によって容易に理解されるように、セグメント電圧は、列電極または行電極のいずれかに印加され得、コモン電圧は、列電極または行電極のうちの他方に印加され得る。図4にならびに図5Bに示すタイミング図に示すように、開放電圧VCRELがコモンラインに沿って印加されたとき、コモンラインに沿ったすべての干渉変調器素子は、セグメントラインに沿って印加された電圧、すなわち、高いセグメント電圧VSHおよび低いセグメント電圧VSLにかかわらず、代替的に開放または非作動状態と呼ばれる、緩和状態に入れられることになる。特に、開放電圧VCRELがコモンラインに沿って印加されると、そのピクセルのための対応するセグメントラインに沿って高いセグメント電圧VSHが印加されたときも、低いセグメント電圧VSLが印加されたときも、変調器の両端間の潜在的な電圧代替的にピクセル電圧と呼ばれるは緩和ウィンドウ図3参照。開放ウィンドウとも呼ばれる内にある。高い保持電圧VCHOLDHまたは低い保持電圧VCHOLDLのような保持電圧がコモンライン上に印加されたとき、干渉変調器の状態は一定のままであることになる。たとえば、緩和IMODは緩和位置にとどまることになり、作動IMODは作動位置にとどまることになる。保持電圧は、対応するセグメントラインに沿って高いセグメント電圧VSHが印加されたときも、低いセグメント電圧VSLが印加されたときも、ピクセル電圧が安定性ウィンドウ内にとどまることになるように、選択され得る。したがって、セグメント電圧スイング、すなわち、高いVSHと低いセグメント電圧VSLとの間の差は、正または負のいずれかの安定性ウィンドウの幅よりも小さい。高いアドレス指定電圧VCADDHまたは低いアドレス指定電圧VCADDLのようなアドレス指定または作動電圧がコモンライン上に印加されたとき、それぞれのセグメントラインに沿ったセグメント電圧の印加によって、データがそのコモンラインに沿った変調器に選択的に書き込まれることができる。セグメント電圧は、作動が印加されたセグメント電圧に依存するように選択され得る。アドレス指定電圧がコモンラインに沿って印加されたとき、一方のセグメント電圧の印加は、安定性ウィンドウ内のピクセル電圧をもたらし、ピクセルが非作動のままであることを引き起こすことになる。対照的に、他方のセグメント電圧の印加は、安定性ウィンドウを越えるピクセル電圧をもたらし、ピクセルの作動をもたらすことになる。作動を引き起こす特定のセグメント電圧は、どのアドレス指定電圧が使用されるかに応じて変動することができる。いくつかの実装形態では、高いアドレス指定電圧VCADDHがコモンラインに沿って印加されたとき、高いセグメント電圧VSHの印加は、変調器がそれの現在位置にとどまることを引き起こすことができ、低いセグメント電圧VSLの印加は、変調器の作動を引き起こすことができる。当然の結果として、低いアドレス指定電圧VCADDLが印加されたとき、セグメント電圧の影響は反対であることができ、高いセグメント電圧VSHは変調器の作動を引き起こし、低いセグメント電圧VSLは変調器の状態に影響しないすなわち、安定したままである。いくつかの実装形態では、常に変調器の両端間で同じ極性電位差を引き起こす保持電圧、アドレス電圧、およびセグメント電圧が使用され得る。いくつかの他の実装形態では、変調器の電位差の極性を交番する信号が使用されることができる。変調器の両端間の極性の交番すなわち、書込みプロシージャの極性の交番は、単一の極性の反復書込み動作後に起こることがある電荷蓄積を低減または抑止し得る。図5Aは、図2の3×3干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例を示している。図5Bは、図5Aに示すディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号についてのタイミング図の一例を示している。それらの信号は、たとえば、図2の3×3アレイに印加されることができ、これは、図5Aに示すライン時間60eディスプレイ配置を最終的にもたらすことになるだろう。図5Aにおける作動中の変調器は暗状態にあり、すなわち、その状態では、反射光の実質的部分が、たとえば、閲覧者に、暗い外観をもたらすように可視スペクトルの外にある。図5Aに示すフレームを書き込むより前は、ピクセルは任意の状態にあることができるが、図5Bのタイミング図に示す書込みプロシージャは、各変調器が、第1のライン時間60aの前に、開放されており、非作動状態に属すると仮定する。第1のライン時間60a中に、開放電圧70がコモンライン1上に印加され、コモンライン2上に印加される電圧が、高い保持電圧72において始まり、開放電圧70に移動し、低い保持電圧76がコモンライン3に沿って印加される。したがって、コモンライン1に沿った変調器コモン1,セグメント1、1,2および1,3は、第1のライン時間60aの持続時間の間、緩和または非作動状態にとどまり、コモンライン2に沿った変調器2,1、2,2および2,3は、緩和状態に移動することになり、コモンライン3に沿った変調器3,1、3,2および3,3は、それらの前の状態にとどまることになる。図4を参照すると、コモンライン1、2または3のいずれも、ライン時間60a中に作動を引き起こす電圧レベルにさらされていないのですなわち、VCREL-緩和、およびVCHOLDL-安定、セグメントライン1、2および3に沿って印加されたセグメント電圧は、干渉変調器の状態に影響しないことになる。第2のライン時間60b中に、コモンライン1上の電圧は高い保持電圧72に移動し、コモンライン1に沿ったすべての変調器は、アドレス指定または作動電圧がコモンライン1上に印加されなかったので、印加されたセグメント電圧にかかわらず、緩和状態にとどまる。コモンライン2に沿った変調器は、開放電圧70の印加により、緩和状態にとどまり、コモンライン3に沿った変調器3,1、3,2および3,3は、コモンライン3に沿った電圧が開放電圧70に移動するとき、緩和することになる。第3のライン時間60c中に、コモンライン1は、コモンライン1上に高いアドレス電圧74を印加することによってアドレス指定される。このアドレス電圧の印加中に低いセグメント電圧64がセグメントライン1および2に沿って印加されるので、変調器1,1および1,2の両端間のピクセル電圧は変調器の正の安定性ウィンドウの上端よりも大きくすなわち、電圧差は、あらかじめ定義されたしきい値を超えた、変調器1,1および1,2は作動される。逆に、高いセグメント電圧62がセグメントライン3に沿って印加されるので、変調器1,3の両端間のピクセル電圧は、変調器1,1および1,2のピクセル電圧よりも小さく、変調器の正の安定性ウィンドウ内にとどまり、したがって変調器1,3は緩和したままである。また、ライン時間60c中に、コモンライン2に沿った電圧は低い保持電圧76に減少し、コモンライン3に沿った電圧は開放電圧70にとどまり、コモンライン2および3に沿った変調器を緩和位置のままにする。第4のライン時間60d中に、コモンライン1上の電圧は、高い保持電圧72に戻り、コモンライン1に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン2上の電圧は低いアドレス電圧78に減少される。高いセグメント電圧62がセグメントライン2に沿って印加されるので、変調器2,2の両端間のピクセル電圧は、変調器の負の安定性ウィンドウの下側端部を下回り、変調器2,2が作動することを引き起こす。逆に、低いセグメント電圧64がセグメントライン1および3に沿って印加されるので、変調器2,1および2,3は緩和位置にとどまる。コモンライン3上の電圧は、高い保持電圧72に増加し、コモンライン3に沿った変調器を緩和状態のままにする。最後に、第5のライン時間60e中に、コモンライン1上の電圧は高い保持電圧72にとどまり、コモンライン2上の電圧は低い保持電圧76にとどまり、コモンライン1および2に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン3上の電圧は、コモンライン3に沿った変調器をアドレス指定するために、高いアドレス電圧74に増加する。低いセグメント電圧64がセグメントライン2および3上に印加されるので、変調器3,2および3,3は作動するが、セグメントライン1に沿って印加された高いセグメント電圧62は、変調器3,1が緩和位置にとどまることを引き起こす。したがって、第5のライン時間60eの終わりに、3×3ピクセルアレイは、図5Aに示す状態にあり、他のコモンライン図示せずに沿った変調器がアドレス指定されているときに起こり得るセグメント電圧の変動にかかわらず、保持電圧がコモンラインに沿って印加される限り、その状態にとどまることになる。図5Bのタイミング図では、所与の書込みプロシージャすなわち、ライン時間60a~60eは、高い保持およびアドレス電圧、または低い保持およびアドレス電圧のいずれかの使用を含むことができる。書込みプロシージャが所与のコモンラインについて完了されるとまた、コモン電圧が、作動電圧と同じ極性を有する保持電圧に設定されると、ピクセル電圧は、所与の安定性ウィンドウ内にとどまり、開放電圧がそのコモンライン上に印加されるまで、緩和ウィンドウを通過しない。さらに、各変調器が、変調器をアドレス指定するより前に書込みプロシージャの一部として開放されるので、開放時間ではなく変調器の作動時間が、必要なライン時間を決定し得る。詳細には、変調器の開放時間が作動時間よりも大きい実装形態では、開放電圧は、図5Bに示すように、単一のライン時間よりも長く印加され得る。いくつかの他の実装形態では、コモンラインまたはセグメントラインに沿って印加される電圧が、異なる色の変調器など、異なる変調器の作動電圧および開放電圧の変動を相殺するように変動し得る。上記に記載した原理に従って動作する干渉変調器の構造の詳細は大きく異なり得る。たとえば、図6A~図6Eは、可動反射層14とそれの支持構造とを含む、干渉変調器の異なる実装形態の断面図の例を示している。図6Aは、金属材料のストリップ、すなわち、可動反射層14が、基板20から直角に延在する支持体18上に堆積される、図1の干渉変調器ディスプレイの部分断面図の一例を示している。図6Bでは、各IMODの可動反射層14は、概して形状が正方形または長方形であり、コーナーにおいてまたはその近くでテザー32に接して支持体に取り付けられる。図6Cでは、可動反射層14は、概して形状が正方形または長方形であり、フレキシブルな金属を含み得る変形可能層34から吊るされる。変形可能層34は、可動反射層14の外周の周りで基板20に直接または間接的に接続することができる。これらの接続は、本明細書では支持ポストと呼ばれる。図6Cに示す実装形態は、変形可能層34によって行われる可動反射層14の機械的機能からのそれの光学的機能の分離から派生する追加の利益を有する。この分離は、反射層14のために使用される構造設計および材料と、変形可能層34のために使用される構造設計および材料とが、互いとは無関係に最適化されることを可能にする。図6Dは、可動反射層14が反射副層14aを含む、IMODの別の例を示している。可動反射層14は、支持ポスト18などの支持構造上に載る。支持ポスト18は、たとえば、可動反射層14が緩和位置にあるとき、可動反射層14と光学スタック16との間にギャップ19が形成されるように、下側静止電極すなわち、図示のIMODにおける光学スタック16の一部からの可動反射層14の分離を可能にする。可動反射層14は、電極として働くように構成され得る伝導性層14cと、支持層14bと、をも含むことができる。この例では、伝導性層14cは、基板20から遠位にある支持層14bの一方の面に配設され、反射副層14aは、基板20の近位にある支持層14bの他方の面に配設される。いくつかの実装形態では、反射副層14aは、伝導性であることがあり、支持層14bと光学スタック16との間に配設されることができる。支持層14bは、誘電材料、たとえば、酸窒化ケイ素SiONまたは二酸化ケイ素SiO2の、1つまたは複数の層を含むことができる。いくつかの実装形態では、支持層14bは、たとえば、SiO2/SiON/SiO23層スタックなど、複数の層のスタックであり得る。反射副層14aと伝導性層14cのいずれかまたは両方は、たとえば、約0.5の銅Cuまたは別の反射金属材料を用いた、アルミニウムAl合金を含むことができる。誘電支持層14bの上および下で伝導性層14a、14cを採用することは、応力のバランスをとり、伝導の向上を与えることができる。いくつかの実装形態では、反射副層14aおよび伝導性層14cは、可動反射層14内の特定の応力プロファイルを達成することなど、様々な設計目的で、異なる材料から形成され得る。図6Dに示すように、いくつかの実装形態はブラックマスク構造23をも含むことができる。ブラックマスク構造23は、周辺光または迷光を吸収するために、光学不活性領域においてたとえば、ピクセル間にまたはポスト18の下に形成され得る。ブラックマスク構造23はまた、光がディスプレイの不活性部分から反射されることまたはそれを透過されることを抑止し、それによりコントラスト比を増加させることによって、ディスプレイデバイスの光学的特性を改善することができる。さらに、ブラックマスク構造23は、伝導性であり、電気的バス層として機能するように構成され得る。いくつかの実装形態では、行電極は、接続された行電極の抵抗を低減するために、ブラックマスク構造23に接続され得る。ブラックマスク構造23は、堆積およびパターニング技法を含む様々な方法を使用して形成され得る。ブラックマスク構造23は1つまたは複数の層を含むことができる。たとえば、いくつかの実装形態では、ブラックマスク構造23は、光吸収体として働くモリブデンクロムMoCr層と、SiO2層と、反射体およびバス層として働くアルミニウム合金と、を含み、それぞれ、約30~80Å、500~1000Å、および500~6000Åの範囲内の厚さである。1つまたは複数の層は、たとえば、MoCr層およびSiO2層の場合は、カーボンテトラフルオロメタンCF4および/または酸素O2、ならびにアルミニウム合金層の場合は、塩素Cl2および/または三塩化ホウ素BCL3を含む、フォトリソグラフィおよびドライエッチングを含む、様々な技法を使用してパターニングされ得る。いくつかの実装形態では、ブラックマスク23はエタロンまたは干渉スタック構造であり得る。そのような干渉スタックブラックマスク構造23では、伝導性吸収体は、各行または列の光学スタック16における下側静止電極間で信号を送信するかまたは信号をバスするために使用され得る。いくつかの実装形態では、スペーサ層35が、概して、ブラックマスク23中の伝導性層から吸収層16aを電気的に絶縁するのに、役立つことができる。図6Eは、可動反射層14が自立している、IMODの別の例を示している。図6Dとは対照的に、図6Eの実装形態は支持ポスト18を含まない。代わりに、可動反射層14は、複数のロケーションにおいて、下にある光学スタック16に接触し、可動反射層14の湾曲は、干渉変調器の両端間の電圧が作動を引き起こすには不十分であるとき、可動反射層14が図6Eの非作動位置に戻るという、十分な支持を与える。複数のいくつかの異なる層を含んでいることがある光学スタック16は、ここでは明快のために、光吸収体16aと誘電体16bとを含む状態で示されている。いくつかの実装形態では、光吸収体16aは、固定電極としても、部分反射層としても働き得る。図6A~図6Eに示す実装形態などの実装形態では、IMODは直視型デバイスとして機能し、直視型デバイスでは、画像が、透明基板20の正面、すなわち、変調器が配置された面の反対の面から、閲覧される。これらの実装形態では、デバイスの背面部分すなわち、たとえば、図6Cに示す変形可能層34を含む、可動反射層14の背後のディスプレイデバイスの任意の部分は、反射層14がデバイスのそれらの部分を光学的に遮蔽するので、ディスプレイデバイスの画質に影響を及ぼすことまたは悪影響を及ぼすことなしに、構成され、作用され得る。たとえば、いくつかの実装形態では、バス構造図示せずが可動反射層14の背後に含まれ得、これは、電圧アドレス指定およびそのようなアドレス指定に起因する移動など、変調器の電気機械的特性から変調器の光学的特性を分離する能力を与える。さらに、図6A~図6Eの実装形態は、パターニングなどの処理を簡略化することができる。図7は、干渉変調器のための製造プロセス80を示す流れ図の一例を示しており、図8A~図8Eは、そのような製造プロセス80の対応する段階の断面概略図の例を示している。いくつかの実装形態では、製造プロセス80は、図7に示されていない他のブロックに加えて、たとえば、図1および図6に示す一般的なタイプの干渉変調器を製造するために実装され得る。図1、図6および図7を参照すると、プロセス80は、基板20上での光学スタック16の形成を伴うブロック82において開始する。図8Aは、基板20上で形成されたそのような光学スタック16を示している。基板20は、ガラスまたはプラスチックなどの透明基板であり得、それは、フレキシブルであるかまたは比較的固く曲がらないことがあり、光学スタック16の効率的な形成を可能にするために、事前準備プロセス、たとえば、洗浄にかけられていることができる。上記で説明したように、光学スタック16は、電気伝導性であり、部分的に透明で、部分的に反射性であることができ、たとえば、透明基板20上に、所望の特性を有する1つまたは複数の層を堆積させることによって、作製され得る。図8Aでは、光学スタック16は、副層16aおよび16bを有する多層構造を含むが、いくつかの他の実装形態では、より多いまたはより少ない副層が含まれ得る。いくつかの実装形態では、副層16a、16bのうちの1つは、組み合わせられた導体/吸収体副層16aなど、光吸収特性と伝導特性の両方で構成され得る。さらに、副層16a、16bのうちの1つまたは複数は、平行ストリップにパターニングされ得、ディスプレイデバイスにおける行電極を形成し得る。そのようなパターニングは、当技術分野で知られているマスキングおよびエッチングプロセスまたは別の好適なプロセスによって実行され得る。いくつかの実装形態では、副層16a、16bのうちの1つは、1つまたは複数の金属層たとえば、1つまたは複数の反射層および/または伝導性層上で堆積された副層16bなど、絶縁層または誘電体層であり得る。さらに、光学スタック16は、ディスプレイの行を形成する個々の平行ストリップにパターニングされ得る。プロセス80はブロック84において続き、光学スタック16上での犠牲層25の形成を伴う。犠牲層25は、キャビティ19を形成するために後でたとえば、ブロック90において除去され、したがって、犠牲層25は、図1に示した得られた干渉変調器12には示されていない。図8Bは、光学スタック16上で形成された犠牲層25を含む、部分的に作製されたデバイスを示している。光学スタック16上での犠牲層25の形成は、後続の除去後に、所望の設計サイズを有するギャップまたはキャビティ19図1および図8Eも参照を与えるように選択された厚さの、モリブデンMoまたはアモルファスシリコンSiなど、フッ化キセノンXeF2エッチング可能材料の堆積を含み得る。犠牲材料の堆積は、物理蒸着PVD、たとえば、スパッタリング、プラズマ強化化学蒸着PECVD、熱化学蒸着熱CVD、またはスピンコーティングなど、堆積技法を使用して行われ得る。プロセス80はブロック86において続き、支持構造、たとえば、図1、図6および図8Cに示すポスト18の形成を伴う。ポスト18の形成は、支持構造開口を形成するために犠牲層25をパターニングすることと、次いで、PVD、PECVD、熱CVD、またはスピンコーティングなど、堆積方法を使用して、ポスト18を形成するために開口中に材料たとえば、ポリマまたは無機材料、たとえば、酸化ケイ素を堆積させることとを含み得る。いくつかの実装形態では、犠牲層中に形成された支持構造開口は、ポスト18の下側端部が図6Aに示すように基板20に接触するように、犠牲層25と光学スタック16の両方を貫いて、下にある基板20まで延在することがある。代替的に、図8Cに示すように、犠牲層25中に形成された開口は、犠牲層25は通るが、光学スタック16は通らないで、延在することがある。たとえば、図8Eは、光学スタック16の上側表面と接触している支持ポスト18の下側端部を示している。ポスト18、または他の支持構造は、犠牲層25上で支持構造材料の層を堆積させることと、犠牲層25中の開口から離れて配置された支持構造材料の部分をパターニングすることとによって形成され得る。支持構造は、図8Cに示すように開口内に配置され得るが、少なくとも部分的に、犠牲層25の一部分の上で延在することもある。上述のように、犠牲層25および/または支持ポスト18のパターニングは、パターニングおよびエッチングプロセスによって実行され得るが、代替エッチング方法によっても実行され得る。プロセス80はブロック88において続き、図1、図6および図8Dに示す可動反射層14などの可動反射層または膜の形成を伴う。可動反射層14は、1つまたは複数のパターニング、マスキング、および/またはエッチングステップとともに、1つまたは複数の堆積ステップ、たとえば、反射層たとえば、アルミニウム、アルミニウム合金堆積を採用することによって、形成され得る。可動反射層14は、電気伝導性であり、電気伝導性層と呼ばれることができる。いくつかの実装形態では、可動反射層14は、図8Dに示すように複数の副層14a、14b、14cを含み得る。いくつかの実装形態では、副層14a、14cなど、副層のうちの1つまたは複数は、それらの光学的特性のために選択された高反射性副層を含み得、別の副層14bは、それの機械的特性のために選択された機械的副層を含み得る。犠牲層25は、ブロック88において形成された部分的に作製された干渉変調器中に依然として存在するので、可動反射層14は、一般にこの段階では可動でない。犠牲層25を含んでいる部分的に作製されたIMODは、本明細書では非開放IMODと呼ばれることもある。図1に関して上記で説明したように、可動反射層14は、ディスプレイの列を形成する個々の平行ストリップにパターニングされ得る。プロセス80はブロック90において続き、キャビティ、たとえば、図1、図6および図8Eに示すキャビティ19の形成を伴う。キャビティ19は、ブロック84において堆積された犠牲材料25をエッチャントにさらすことによって形成され得る。たとえば、モリブデンMoまたはアモルファスシリコンSiなどのエッチング可能犠牲材料が、ドライ化学エッチングによって、たとえば、一般に、キャビティ19を囲む構造に対して選択的に除去される、所望の量の材料を除去するのに有効である時間期間の間、固体XeF2から派生した蒸気などの気体または蒸気エッチャントに犠牲層25をさらすことによって、除去され得る。他のエッチング方法、たとえば、ウェットエッチングおよび/またはプラズマエッチングも使用され得る。犠牲層25がブロック90中に除去されるので、可動反射層14は、一般に、この段階後に可動となる。犠牲材料25の除去後に、得られた完全にまたは部分的に作製されたIMODは、本明細書では開放IMODと呼ばれることができる。図9は、ガラス基板上に形成された受動デバイスと組み合わせられた集積回路を含む装置を形成するプロセスを示す流れ図の一例を示している。プロセス900の動作は、本明細書で説明する他のプロセスの場合と同様に、示されるまたは明確に説明される動作よりも多いまたは少ない動作を伴い得る。その上、それらの動作は、必ずしも、示される順序で実行されるとは限らない。集積回路は、たとえば、SOI基板などのシリコンベースの基板上に形成されることができる。いくつかの実装形態では、集積回路は、相補型金属酸化物半導体CMOSプロセスに従ってシリコンベースのウエハ上に形成され、次いで個々のチップに単体化されることができる。プロセス900において集積回路は電力増幅器チップであるが、これは、いかなる形でも限定するものとして解釈されるべきでない、一例にすぎない。たとえば、低雑音増幅器、ミキサ、能動フィルタ、デジタル信号プロセッサ、コントローラ、ラインドライバ、光トランシーバ、ワイヤレスセンサ、電力供給バイアス生成または調整回路、フェーズドアレイ回路、アナログデジタル変換器またはデジタルアナログ変換器、メモリ、それらの組合せおよび/あるいは他のデバイスを作製するために、同様のプロセスが使用され得る。この例では、ガラス基板は、集積回路または他の特徴が追加される前に処理される。ブロック905において、ガラス基板中にビアが形成される。これらのビアは、たとえば、レーザードリル加工によって、サンドブラストによって、エッチングによって、またはプロセスの組合せによって形成され得る。いくつかの実装形態では、ビアは直径100から500マイクロメータの間であり得る。いくつかの他の実装形態では、ビアは他の形状またはサイズで製作され得る。その上、代替実装形態では、ビアは、ブロック912またはブロック915の後になど、プロセス900の異なる段階で作製され得る。いくつかの実装形態では、ブロック905は、ガラス基板を貫いて電気的接続を行うように構成され得る相互接続ビアを形成することを伴い得る。ブロック910において、そのような相互接続ビアは電気伝導性材料で充填され得る。ブロック912において、電気伝導性ボンディングパッドが、相互接続ビアの少なくとも一方の端部上に形成されるかまたはそれに電気的に接続され得る。プロセス900のこの段階で、または後の段階で、ボンディングパッドにはんだボールが固定され得る。図10A~図10Gは、図9のプロセスに従って形成され得るコンポーネントの例を示している。図10Aに示す例では、相互接続ビア1010aが、ガラス基板1007を貫いて電気的接続を行うように構成される。それに応じて、ガラス基板1007の一方の面に形成された受動デバイス1025a、1025bおよび1025cが、ガラス基板1007の他方の面に形成されたボンディングパッド1015およびはんだボール1020との電気的接続のために構成され得る。しかしながら、いくつかの実装形態では、ビア1010のうちの少なくともいくつかは、ガラス基板1007を貫いて電気的接続を行うように構成されないことがある。いくつかの実装形態では、ガラス基板1007は厚さ300マイクロメータから700マイクロメータの間であり得る。いくつかの他の実装形態では、ガラス基板1007は、より厚いこともより薄いこともある。電力増幅器は、高電流要件を有し、かなりの量の熱を発生し得る。したがって、サーマルビア1010bを用いてガラス基板を形成することは、著しい量の熱を発生する電力増幅器および/または他のデバイスを含む実装形態に有用な熱放散機能を与えることができる。サーマルビアを用いたガラス基板は、熱放散のための実質的な経路を与えるが、いくつかの実装形態では、熱伝導率および信頼性をさらに改善するために、集積回路とガラスとの間のギャップ、および/またはガラスと印刷回路基板との間のギャップが、電気絶縁封止材料で充填され得る。したがって、ブロック905は、ガラス基板の一方の面からガラス基板の他方の面に熱を伝導するように構成され得るサーマルビアを形成することをも伴い得る。いくつかの実装形態では、サーマルビアは、ガラス基板の一方の面から他方の面に電気を伝導するために使用されないことができる。図10A~図10Gでは、たとえば、サーマルビア1010bのうちのいくつかは、ガラス基板1007を貫いて電気的接続を行うように構成されないことができる。いくつかのそのような実装形態では、ボンディングパッド1015およびはんだボール1020は、サーマルビア1010bのうちのいくつかの終端においてガラス基板1007の一方の面に形成されないことができる。1つのそのような例は、図10A~図10Cのサーマルビア1010b1である。図10A~図10Gでは、サーマルビア1010b1など、サーマルビア1010bのうちのいくつかは、相互接続ビア1010aの直径とほぼ同じ直径を有するように見える。しかしながら、実装形態に応じて、ビアは、ほぼ同じ形状またはサイズに製作される必要はない。たとえば、いくつかの実装形態では、ブロック905は、相互接続ビア1010aの直径よりも大きい直径でサーマルビア1010bを形成することを伴い得る。1つのそのような例は、図10A~図10Gに示されているサーマルビア1010b2である。いくつかのそのような実装形態によれば、1つまたは複数のサーマルビア1010b2は、相互接続ビア1010aの直径の少なくとも2倍である幅または直径で形成され得る。いくつかの実装形態では、サーマルビア1010b2は、相互接続ビア1010aの幅または直径の2倍から5倍の間である幅または直径で形成され得る。いくつかのそのような例では、相互接続ビア1010aは、約100マイクロメータの直径を有し得、サーマルビア1010bは、約200マイクロメータ~約500マイクロメータの範囲内の幅または直径を有し得る。ビア1010は必ずしも断面が円形であるとは限らない。いくつかの実装形態では、ビア1010のうちの少なくともいくつかは断面が多角形であり得る。たとえば、いくつかの実装形態では、ビア1010は断面が六角形であり得る。互いに隣接して配設された六角形ビア1010は、ハニカムのように、高いパッキング密度を可能にすることができる。したがって、六角形サーマルビア1010bは、熱の放散を向上させることができる。いくつかの実装形態では、1つまたは複数のビア1010は、同時に電気信号を伝導し、熱伝導を与えるように、機能し得る。いくつかの実装形態では、1つまたは複数のビア1010は、ガラス基板1007の部分を熱的に絶縁するために、または接地によってガラス基板1007の部分を電気的に絶縁するために、使用され得る。ブロック910は、相互接続ビアを充填するために使用されるのと同じ材料であることも同じ材料でないこともある、熱伝導性材料でサーマルビアを充填することを伴い得る。サーマルビア1010bは、電気伝導性材料で充填されることも充填されないこともある。たとえば、真空蒸着プロセスを使用して、ダイヤモンド様炭素のフィルムなどの熱伝導性フィルムがサーマルビア1010b中に堆積され得る。そのようなフィルムは、熱伝導性であるようにされるが、電気伝導性でないようにされることがある。ただし、相互接続ビア1010aおよびサーマルビア1010bを充填するために同じ材料を使用することは、より単純である。ビアを充填するために使用され得る他の材料は、たとえば、銅、はんだペースト形態のものであり得るおよび/またはエポキシを含む。たとえば、いくつかの実装形態では、ビアのうちの少なくともいくつかは、エポキシとはんだとの組合せを含むペーストで、またはエポキシとはんだと銅粒子との組合せを含むペーストで、充填され得る。ただし、銅の代わりにまたは銅に加えて、金Au、銀Ag、アルミニウムなどの他の伝導性材料が使用され得る。サーマルビア1010bが電気伝導性材料で充填される場合、そのようなサーマルビア1010bは電気的に接地または浮遊され得る。いくつかの実装形態では、ブロック910は、スパッタリング、化学蒸着CVD、無電解めっきまたは別のそのようなプロセスによって、スルーガラスビアの側壁を金属被覆することを伴い得る。ビアは、次いで、電気めっきを介して、銅などの伝導性金属で充填され得る。いくつかの実装形態では、ビア壁は、ニッケルNiおよび/または金でめっきされ得る。ビアのコアは、ポリマ、伝導性および非伝導性フィラを用いたペースト、はんだ、またはそれらの何らかの組合せで充填され得る。ビアは、めっきされた銅で充填され、ニッケルおよび金でキャッピングされ得る。いくつかの実装形態では、充填プロセスは、ビアを完全に充填するとは限らないことがある。たとえば、いくつかの実装形態は、ビア上の伝導性壁を形成することを伴うが、伝導性材料でビアを完全に充填するとは限らないことがあり得る。いくつかのそのような実装形態は、ビア中に環状伝導性リングを形成することを伴い得る。ガラス基板上の過剰金属は、たとえば、エッチングおよび/または化学機械研磨/平坦化CMPによって除去され得る。いくつかの実装形態では、そのような過剰金属を選択的に除去することによって、電気伝導性ボンディングパッド図10A~図10Gに示すボンディングパッド1015などが相互接続ビアの少なくとも一方の端部上に形成され得るブロック912参照。いくつかの代替実装形態では、ビアは、側壁が金属被覆された後、他のプロセスによって充填され得る。充填プロセスは、はんだペーストを加えることによって、エポキシとはんだとの組合せを加えることによって、またはエポキシと銅とはんだとの組合せを加えることによって、ビアを充填することを伴い得る。たとえば、ビアは、上記で説明したペーストから選択され得る1つまたは複数のペーストのスクリーンプリンティングによって充填され得る。ビアがペーストで充填された後、プロセス900は、他のコンポーネントを過熱することおよびそれらに損傷を与えることなしに、はんだを溶かすことと、伝導する充填されたスルーガラスビアを作成することと、を行うための、リフローはんだ付けプロセスを含み得る。いくつかの他の代替実装形態では、プロセス900は、事前形成されたビア、事前充填されたビアおよび/またはボンディングパッドを有する、ガラス基板を受けることによって、開始し得る。そのような実装形態では、ブロック905~912のうちの1つまたは複数が省略され得る。いくつかの実装形態では、そのような事前形成されたビアは、本明細書で説明するように形成され得る。代替または追加として、そのような事前形成されたビアは、タングステンWワイヤ、ドープシリコンおよび/またはめっき金属を含み得る。ブロック915において、抵抗器、キャパシタ、可変キャパシタ、バラクタ、インダクタ、フィルタ、トランス、結合器、方向性結合器、電力スプリッタ、伝送線路、導波路、および/またはアンテナなど、受動コンポーネントがガラス基板1007の少なくとも一方の面に堆積される。ガラス基板上に能動および受動コンポーネントを形成することのいくつかの例は、図13および図14Aを参照しながら以下で説明される以下参照。いくつかの実装形態では、ガラス基板上に堆積された受動コンポーネントは、電力コンバイナ回路1029を形成するために使用され得、これの例が、図11A~図11Cに示されており、以下で説明される。ここで、電力コンバイナ回路1029は、相互接続ビア1010aとの電気的通信のために構成される。ただし、いくつかの他の実装形態では、ブロック915図9は、ガラス基板上に他の受動コンポーネントおよび/または能動コンポーネントを形成することを伴い得る。たとえば、ブロック915は、抵抗器、インダクタ、キャパシタ、ダイオード、トランジスタなどを形成することを伴い得る。これらのコンポーネントは、受信/送信無線機などの様々なデバイスを形成するために使用され得る。受動素子をガラスに移すことは、受動素子の位置に関する追加の自由度を可能にする。随意のブロック920において、受動および/または能動コンポーネントとスルーガラスビア相互接続とを有するガラス基板に限定はしないが、半導体基板およびガラス基板を含む、1つまたは複数のタイプの基板から単体化され得る単一または複数ダイが取り付けられ得る。ブロック925において、受動コンポーネントのうちの少なくともいくつかに集積回路が取り付けられる。集積回路はまた、受動コンポーネントとの電気的通信のために構成され得る。いくつかの実装形態では、集積回路と受動デバイスは、低雑音増幅器、ミキサ、能動フィルタ、デジタル信号プロセッサ、コントローラ、ラインドライバ、光トランシーバ、ワイヤレスセンサ、電力供給バイアス生成または調整回路、フェーズドアレイ回路、アナログデジタル変換器またはデジタルアナログ変換器、メモリ、それらの組合せおよび/あるいは他のデバイスを形成するために組み合わせられ得る。しかしながら、この例では、電力増幅器チップが、電力増幅システムを形成するために電力コンバイナ回路との電気的接続のために構成される。いくつかのそのような実装形態では、ブロック925は、電力コンバイナ回路上に電力増幅器チップを積層することを伴い得る。積層型実装形態は、電力増幅システムの全体的な性能を最適化するために、はんだボール、スルーガラスビア、受動コンポーネント、および能動素子を設計するための追加の自由度を与えるので、有利であり得る。たとえば、いくつかの積層型実装形態では、ガラス上の受動素子は、電力増幅チップ上のまたは印刷回路基板上の受動要素と比較して、より高いQ、より大きい精度、安定性、および許容差、より低い寄生容量、より高い信頼性、ならびにより低いコスト、という利点を有することができる。いくつかの積層型実装形態では、はんだボール、受動コンポーネント、能動素子、およびスルーガラスビアは、電力増幅システムの電気端子間で減衰量を低減し、不要な結合を最小限に抑え、それにより、より高い電気的絶縁を与えるように構成され得る。いくつかの積層型実装形態では、はんだボール、受動コンポーネント、能動要素、およびスルーガラスビアは、電力増幅システムの電気的相互接続のインピーダンスレベルおよびトレース長を正確に制御するように構成される。電気線長を最小限に抑えることは、雑音の結合を低減し、反射減衰量および挿入減衰量を低減することができる。減衰量を低減することは、システムにおいて発生する熱をさらに低減し、次に、電力増幅システムの信頼性および全体的な性能を改善することができる。いくつかの実装形態では、電力増幅器チップから発生する熱から受動デバイスを絶縁することは、信頼性またはコンポーネント安定性を改善することができる。その上、いくつかの実装形態では、積層は、電力増幅システムの総面積またはフットプリントをも低減することができる。いくつかの実装形態では、積層は、電力コンバイナ受動素子および能動回路を印刷回路基板PCBより上に押し上げ、これは、PCBまたは他の周辺回路素子の寄生容量による結合雑音または減衰量を低減することができる。いくつかのそのような例が図10A~図10Gに示されている。これらの例の一部では、集積回路ダイは電力増幅器チップ1050であるが、いくつかの他の実装形態では、集積回路ダイは1つまたは複数の他の電子的コンポーネントを含み得ることを、当業者は容易に認識されよう。電力増幅器チップ1050は、フリップチップボンディングのために構成されたCMOSチップであり得る。図10Aに示す例では、電力増幅器チップ1050は、電力増幅器チップ1050の電気伝導性チップパッド1052上に堆積されているはんだバンプ1055を有する。たとえば、はんだバンプ1055は、ウエハ処理ステップ中にウエハの上面上のチップパッド1052上に堆積されることができる。電力コンバイナ回路1029に電力増幅器チップ1050を取り付けるために、電力増幅器チップ1050は、それの上面が下を向くように裏返され得る。はんだバンプ1055は、電力コンバイナ回路1029の上面上の伝導性パッドと位置合わせされ、それと接触させられ得る。図10Bを参照すると、はんだバンプ1055のうちのいくつかは受動デバイス1025aおよび1025bと接触させられることが確かめられ得る。受動デバイス1025aおよび1025bは、相互接続ビア1010aを介してそれぞれボンディングパッド1015aおよび1015bに電気的に接続される。したがって、電力増幅器チップ1050と電力コンバイナ回路1029との間の電気的および物理的接続を形成するために、はんだバンプ1055のはんだが流された後、得られた電力増幅システム1060は、はんだボール1020との電気的接続性のために構成される。この例では、他のはんだバンプ1055は伝導性パッド1027aおよび1027bと接続される。パッド1027aおよび1027b、ならびにサーマルビア1010bは、実装形態に応じて、電気伝導性であってもなくても良い熱伝導性材料から製作される。図10Cに示すように、熱伝導性経路1065aおよび1065bが、それぞれホットスポット1062aおよび1062bから、取り付けられたPCBまたは他のデバイスへの、熱の効率的な放散を行うことができる。熱伝導性経路1065aは、電気伝導性チップパッド1052と、はんだバンプ1055と、パッド1027bと、サーマルビア1010b2と、ボンディングパッド1015aのうちの1つと、はんだボール1020のうちの1つと、を含む。熱伝導性経路1065bは、受動デバイス1025bと、サーマルビア1010b3と、ボンディングパッド1015aのうちの1つと、はんだボール1020のうちの1つと、を含む。はんだボール1020は、PCBの対応する部分などのヒートシンク上に取り付けられ得る。集積回路ダイと基板1007との間の接続は、たとえば、電気絶縁性接着材料1030で封止することによって、電力増幅器チップ1050と電力コンバイナ回路1029との間のギャップを充填することによって、より強くされ得る。図10Dは代替実装形態を示している。この例では、相互接続ビア1010aは、受動デバイス1025dおよび1025eと、伝導性パッド1015と、はんだボール1020との間の電気的接続を形成する。サーマルビア1010b1および1010b2は、PCBなどのヒートシンクに取り付けられ得る対応するはんだボール1020への熱伝導性経路を形成するように構成される。サーマルビア1010b3は、受動デバイス1025fと、この例では取り付けられたはんだボール1020を有しない伝導性パッド1015のうちの1つとの間の熱伝導性経路を形成する。相互接続ビア1010aのうちの1つは、受動デバイス1025fからガラス基板1007を貫く電気的接続を形成する。この例では、相互接続ビア1010aのうちの別の1つは、受動デバイス1025gからガラス基板1007を貫く電気的接続および熱伝導性経路を形成する。ブロック930は、特定の実装形態に従って様々なタイプの最終処理、パッケージングなどを伴い得る。ブロック930は、たとえば、電力増幅器チップ1050および/またはガラスダイ1005を囲むことを伴い得る。いくつかの実装形態では、図10Eに示すように、エンクロージャはモールディング1070からなることができる。モールディング1070は、たとえば、エポキシモールディングまたは別のそのようなモールディングであり得る。代替的に、ブロック930は、図10Fに示すように、電力増幅システム1060の周りに金属ケージを形成することを伴い得る。この例では、金属電磁ケージ1075が、電力増幅システム1060を囲み、保護する。この例では、電磁ケージ1075は、接地接続1080によって電気的に接地される。シールリング1085がガラスダイ1005に電磁ケージ1075を取り付ける。さらなる熱放散のための空気の進入および退出を可能にするために、ならびに/または電気的寄生容量を低減するために、1つまたは複数の開口1095が電磁ケージ1075に形成され得る。いくつかの実装形態では、電磁ケージ1075は、電力増幅器チップ1050の上表面topsurface1051との物理的および/または電気的接触を行い得る。図10Gに示す例では、凹型キャビティを有するガラス蓋1087が電力増幅システム1060をカバーする。いくつかの実装形態では、ガラス蓋1087は内部金属コーティング1090を有し得る。この例では、内部金属コーティング1090は、接地接続1080によって電気的に接地される。シールリング1085はガラスダイ1005にガラス蓋1087を取り付ける。いくつかの実装形態では、シールリング1085は、エポキシ、ガラスまたは金属のうちの少なくとも1つを含む。シールリング1085の例示的な幅は、約20マイクロメータから500マイクロメータに及び得る。シールリング1085の例示的な厚さは、約0.1から100マイクロメータに及び得る。シールリング1085は、カバーガラスとガラス基板との間の気密または非気密シールを与えることができる。いくつかの実装形態では、電力増幅器チップ1050とガラスダイ1005は、ブロック905~930のプロセスの後に組み合わせられ、次いで単体化され得る。この段階で、電力増幅器チップ1050と電力コンバイナ回路1029は電力増幅システム1060を形成する。図11Aは、電力増幅器チップ1050と電力コンバイナ回路1029とを含む電力増幅システムの一例を示している。電力増幅システム1060のこの例では、電力増幅器チップ1050は電力増幅器回路PA1およびPA2を含む。電力増幅器回路PA1は、電力コンバイナ回路1029の入力端子1105に電力を与えるように構成され、電力増幅器回路PA2は、入力端子1110に電力を与えるように構成される。電力は電力コンバイナ回路1029から出力端子1115を介して出力される。図11Bは、電力コンバイナ回路において使用され得る受動デバイスの例を示している。この例では、電力コンバイナ回路1029は、インダクタ1120a、1120b、1120cおよび1120d、ならびにキャパシタ1125a、1125bおよび1125cを含む。キャパシタ1125は、たとえば、無線周波金属絶縁体金属RFMIM:radiofrequencymetalinsulatormetalキャパシタであり得る。いくつかの実装形態では、キャパシタ1125aと1125bは、ほぼ等しいキャパシタンスを有し得、キャパシタ1125cは、キャパシタ1125aおよび1125bのキャパシタンスの約2倍を有し得る。いくつかの実装形態では、インダクタ1120aと1120bは、ほぼ等しいインダクタンスを有し得る。この例では、インダクタ1120cは、インダクタ1120aおよび1120bのインダクタンスよりも高いインダクタンスを有し、インダクタ1120dは、インダクタ1120aおよび1120bのインダクタンスよりも低いインダクタンスを有する。入力端子1105に供給された電流はインダクタ1120aを通過し、入力端子1110に供給された電流はインダクタ1120bを通過する。合成信号は、出力端子1115を介して出力される前に、インダクタ1120cを横断する。図11Cは、電力増幅システムの別の例を示している。この例では、電力増幅システム1060は、電力増幅器チップ1050としてのSOICMOSダイと、代替電力コンバイナ回路1029と、を含む。電力増幅器チップ1050は電力増幅器回路PA1、PA2およびPA3を含む。電力増幅器チップ1050上のPA1、PA2およびPA3からの電力が、電力コンバイナ回路1029のトランス1150、1155および1160によって結合される。トランス1150、1155、および1160は、たとえば、積層されたまたは横方向に結合されたコイルによって形成され得る。3つの電力増幅器回路およびトランスが示されているが、いくつかの実装形態では、より多数またはより少数の電力増幅器回路およびトランスが使用され得る。電力増幅器チップ1050は、電力増幅器回路PA1、PA2およびPA3以外に、他の能動および受動回路を含み得る。PA1は、トランス1150の1次コイル端子1150aおよび1150bに電力を与えるように構成され、PA2は、トランス1155の1次コイル端子1155aおよび1155bに電力を与えるように構成され、PA3は、トランス1160の1次コイル端子1160aおよび1160bに電力を与えるように構成される。端子1150cおよび1150dは、トランス1150の2次コイルに接続され、端子1155cおよび1155dは、トランス1155の2次コイルに接続され、端子1160cおよび1160dは、トランス1160の2次コイルに接続される。2次コイルは、互いに直列に接続され、出力端子1115aおよび1115bを駆動する。PA1、PA2およびPA3からの出力信号は差分であり得る。一実装形態では、PA1、PA2およびPA3の電圧出力信号は、同相であり、トランス1150、1155および1160の2次コイルの直列接続によって互いに加えられる。そのような実装形態では、PA1、PA2およびPA3の電力は、出力端子1115aおよび1115bに接続される負荷を駆動するために、結合され得る。この手法の利点は、個々の回路PA1、PA2またはPA3の両端間で達成されるであろう電圧スイングよりも大きい電圧スイングが端子1115aおよび1115bの両端間で達成され得ることである。PA1、PA2またはPA3の出力電圧スイングは、部分的に、回路中のダイオード接合の破壊電圧によって、または半導体材料のバンドギャップによって、制限され得る。いくつかの実装形態では、トランス1150、1155および1160は、1の、1よりも少ない、または1よりも大きい、巻数比を有し得る。いくつかの実装形態では、トランス1150、1155および1160の巻数比は同じであり、他の実装形態では、その巻数比は異なる。また、いくつかの実装形態では、トランス1150、1155および1160は、インピーダンス変換を行うように機能する。この例では、ブロック925のプロセスが完了する時間までに、電力増幅システム1060は、ガラスダイ1005上に取り付けられ得、ガラスダイ1005を貫いてボンディングパッド1015およびはんだボール1020に至る電気的接続のために構成され得る。いくつかの実装形態では、ブロック930は、印刷回路基板上にまたは別のデバイス上にガラスダイ1005を取り付けることを伴い得る。1つのそのような例が図12に示されている。図12は、印刷回路基板1205上に取り付けられたガラスダイ1005上に積層された集積回路ダイ1050の一例を示す斜視図である。この例では、集積回路ダイは、シリコン基板上に形成された電力増幅器回路を含む電力増幅器チップ1050である。集積回路ダイは他の回路を含み得る。代替実装形態では、集積回路ダイは、異なる機能を有し得、および/またはガラス基板などの異なる基板上に形成され得る。たとえば、集積回路ダイは、低雑音増幅器、ミキサ、能動フィルタ、デジタル信号プロセッサ、コントローラ、ラインドライバ、光トランシーバ、ワイヤレスセンサ、電力供給バイアス生成または調整回路、フェーズドアレイ回路、アナログデジタル変換器またはデジタルアナログ変換器、メモリ、それらの組合せおよび/あるいは他のデバイスの少なくとも一部を含み得る。この例では、電力増幅器チップ1050は、電力増幅システム1060を形成するために、ガラスダイ1005上に堆積された電力コンバイナ回路1029上に取り付けられており、電力コンバイナ回路1029との電気的接続のために構成されている。ここで、電力コンバイナ回路1029は、ガラスダイ1005上に堆積されたいくつかの受動デバイスを含む。この実装形態では、インダクタ1120eが、電力コンバイナ回路1029のコンポーネントのうちの1つである。ただし、受動デバイスを含む、電力コンバイナ回路1029の他のコンポーネントが、電力増幅器チップ1050によってカバーされており、したがって図12において見えない。また、装置1200は、ガラスダイ1005上に形成されているMEMSバラクタなどのMEMSデバイス1210を含む。MEMSデバイス1210は電力増幅システム1060と電気的に接続される。この例では、相互接続ビア1010aおよびサーマルビア1010bがガラスダイ1005中に形成されている。追加の相互接続ビア1010aおよびサーマルビア1010bが、電力増幅システム1060の下に配置されており、図12において見えない。ガラスダイ1005のほぼコーナーが破断図で示されており、その結果、相互接続ビア1010aのうちの1つの電気伝導性充填材、およびはんだボール1020のうちの1つが確認され得る。ここで、はんだボール1020は回路基板1205の伝導性パッド1215と接触している。このようにして、ガラスダイ1005上の電力増幅システム1060および他のデバイスは、回路基板1205との電気的接続のために構成され得る。いくつかの実装形態では、伝導性パッド1215は、回路基板1205への熱伝導のためにも使用される。いくつかの実装形態では、伝導性パッド1215は、回路基板1205への信号の電気伝導および熱伝導のためにも使用され得る。他の電気的相互接続ビア1010aおよびサーマルビア1010b図示せずが電力増幅器チップ1050の直下に配置され得る。次に、図13および図14A~図14Lを参照しながら、受動デバイスを形成することのいくつかの例が説明される。図13は、ガラス基板上に受動デバイスを形成するプロセスを示す流れ図の一例を示している。図14A~図14Lは、図13による受動デバイス作製のプロセスにおける段階中の部分デバイス断面図の例を示している。図13のブロック1301において、1つまたは複数の酸化物層がガラス基板上に堆積される。例が図14Aおよび図14Bにおいて与えられており、酸化物層1401がガラス基板1007上に堆積され、第2の酸化物層1403が酸化物層1401上に堆積される。この例では、酸化物層1401は、350オングストロームの二酸化ケイ素から形成され、第2の酸化物層1403は、1μmの二酸化ケイ素から製作される。ただし、いくつかの他の実装形態では、酸化物層1401は、酸化アルミニウム、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウム、酸窒化ケイ素、ベンゾシクロブテンBCB、ポリイミド、および/または窒化ケイ素など、他の好適な誘電体から形成され得る。いくつかの実装形態では、少なくともいくつかのそのような層は、原子層堆積プロセスを使用して堆積され得る。いくつかの他の実装形態では、酸化物層1401および1403は、50オングストローム~1μmの範囲内にある層に形成され得る。図13のブロック1305において、第1の金属層が堆積され、パターニングされる。一例が図14Bに示されており、金属層1405が、堆積され、次いで、ギャップ1407によって分離された金属部分1405a、1405bおよび1405cにパターニングされている。この例では、金属層1405は、約1マイクロメータ厚であり、酸化物層1403上に形成されたAlSi層と、AlSi層上に形成されたMo層と、を含む。いくつかの他の実装形態では、金属層1405は、厚さ0.1~3マイクロメータの範囲内にあり得、Al、AlCu、Mo、ニッケルNi、チタンTi、ルテニウムRu、銅、金、銀および/またはタングステンなど、他の好適な電気伝導性材料から形成され得る。ブロック1310において、誘電体層が堆積される。一例が図14Cに示されており、図14Cは、金属部分1405a、1405bおよび1405c上に、ならびに酸化物層1403の以前は露出していた部分上に堆積されている、誘電体層1409を示している。この例では、誘電体層1409は、350オングストローム厚であるSiO2層である。いくつかの他の実装形態では、誘電体層1409は、厚さ50~10,000オングストロームの範囲内にあり得、ハフニウム、アルミニウム、またはジルコニウムの酸化物、窒化アルミニウムなど、他の好適な誘電材料、あるいは複数のそのような層の組合せから形成され得る。この例では、ブロック1315は、第2の金属層を堆積し、パターニングすることを伴う。図14Dに示す例では、金属層1411が堆積され、パターニングされており、金属部分1405aの上にある金属層1411の一部分のみを残す。この例では、金属層1411は、約0.1マイクロメータ厚であり、誘電体層1409上に形成されたAlSi層と、AlSi層上に形成されたMo層と、を含む。いくつかの他の実装形態では、金属層1411は、厚さ0.1~2マイクロメータの範囲内にあり得、AlCu、ニッケル、チタン、ルテニウム、銅、金、銀および/またはタングステンなど、他の好適な電気伝導性材料から形成され得る。ブロック1320において、酸化物層が堆積され、パターニングされる。一例が図14Eに示されており、図14Eは酸化物層1413を示している。ビア1415a、1415bおよび1415cが、金属部分1405a、1405bおよび1405cのエリアを露出するために、酸化物層1413および誘電体層1409を貫いてエッチングされている。ビア1417が、酸化物層1413を貫いて金属層1411までエッチングされている。この例では、酸化物層1413は、1マイクロメータ厚である酸窒化ケイ素層である。いくつかの他の実装形態では、酸化物層1413は、厚さ0.5~3マイクロメータの範囲内にあり得、二酸化ケイ素、酸窒化ケイ素、窒化ケイ素、ベンゾシクロブテンBCB、ポリイミド、または炭化ケイ素など、他の好適な誘電材料から形成され得る。この例では、ブロック1325において、スルーガラスビアが形成される。次に図14Fを参照すると、相互接続ビア1010aが、ガラス基板1007を貫いて、ならびに層1401、1403、1409および1413を貫いて形成されている。この例では、シード層1419が相互接続ビア1010a中に堆積されている。いくつかの他の実装形態では、シード層1419は、上表面1418におよび/または下側表面1420に形成され得る。この例では、シード層1419は、300オングストロームのチタンと、それに続く2000オングストロームのCuとから形成される。いくつかの他の実装形態では、シード層1419は、CrとAu、またはCrとCuなど、他の伝導性材料から形成され得る。ブロック1330において、伝導性層が、電気めっきまたは両面スパッタリングを介して堆積され、次いでパターニングされる。その結果の一例が図14Gに示されており、図14Gは、上表面1418に、下表面bottomsurface1420に、および相互接続ビア1010aの壁上に、形成されている、銅層1421を示している。様々な電気および/または熱伝導性経路を形成および分離するために、ギャップ1423が銅層1421においてパターニングされている。たとえば、ギャップ1423が、ビア1415a中に形成されている銅層1421の第1の部分と、ビア1417中に形成されている銅層1421の第2の部分との間に形成されている。銅層1421のこれらの部分は、それぞれ金属部分1405aおよび金属層1411との電気的接続性を与え、金属部分1405aおよび金属層1411は、キャパシタ1425の下側プレートおよび上側プレートを形成する。単巻きまたは多巻きインダクタなど、1つまたは複数の他の受動デバイスが金属部分1405bおよび1405cから形成され得る。ブロック1335は、スルーガラスビアを充填することを伴う。図14Hに示す例では、相互接続ビア1010aは電気伝導性材料1427で充填されている。相互接続ビア1010aを充填するために使用される材料は、たとえば、銅、はんだペースト形態のものであり得るおよび/または金属充填metalfilledエポキシを含み得る。たとえば、いくつかの実装形態では、ビアのうちの少なくともいくつかは、エポキシとはんだとの組合せを含むペーストで、またはエポキシとはんだと銅粒子との組合せを含むペーストで、充填され得る。ただし、銅の代わりに、または銅に加えて、金、銀、アルミニウムなどの他の伝導性材料が使用され得る。その上、いくつかの実装形態では、相互接続ビア1010aを充填するために電気めっきプロセスが使用され得る。ブロック1335は、電気伝導性材料でサーマルビア1010bたとえば、図10A参照を充填することを伴うことも伴わないこともできる。代わりに、上述のように、ブロック1335は、電気伝導性でない熱伝導性材料でサーマルビア1010bを充填することを伴い得る。ただし、相互接続ビア1010aおよびサーマルビア1010bを充填するために同じ電気伝導性材料を使用することは、より単純であり得る。この例では、ブロック1340において、保護層が形成される。図14Iを参照すると、保護層1430が、上表面1418におよび下表面1420に形成されている。保護層1430は、たとえば、ポリイミド、BCB、または他の好適な絶縁材料から形成され得る。保護層1430は、厚さ数十マイクロメータであり、たとえば10~50マイクロメータ厚の範囲内にあり得る。図14Jに示す段階では、銅層1421の部分を露出するために、ビア1435aおよび1435bが保護層1430を貫いて形成されている図13のブロック1345参照。ブロック1350において、伝導性パッドが形成される。図14Kに示すように、金属層1440が、保護層1430上に、ならびにビア1435aおよび1435b中に形成され得る。次いで、金属層1440は、上表面1418にはボンディングパッド1015cを、下表面1420にはボンディングパッド1015dを形成するために、パターニングされ得る。この例では、金属層1440は、銅、次いでニッケルNi、次いで金Auを電気めっきすることによって形成される。いくつかのそのような実装形態では、銅層は、5μm~25μmの範囲内の厚さを有し得、ニッケル層は、1μm~5μmの範囲内の厚さを有し得、金層は、0.03μm~0.1μmの範囲内の厚さを有し得るが、特定の実装形態に応じて厚さが変動することができることを、当業者は容易に認識されよう。いくつかの他の実装形態では、金属層1440を形成するために他の伝導性金属が使用され得る。ブロック1355において、伝導性パッドのうちの1つまたは複数が、別のデバイスとの電気的接続を形成するように構成され得る。図14Lに示す例では、はんだボール1020が伝導性パッド1015d上に形成されている。はんだボール1020は、印刷回路基板などの別のデバイスの対応する部分との電気的接続性のために伝導性パッド1015dを構成するために使用され得る。たとえば、はんだボール1020は、図12に示した回路基板1205の伝導性パッド1215と伝導性パッド1015dを電気的に接続するために使用され得る。いくつかの実装形態では、はんだボール1020は、熱放散のための経路を与えるためにも使用され得る。ブロック1360において、集積回路ダイが、上側表面1418上の伝導性パッド1015cおよび他の伝導性パッド1015に取り付けられ、それらの伝導性パッドとの電気的接続性のために構成される。いくつかの実装形態では、集積回路ダイはCMOSSOIチップであり得る。集積回路ダイは、フリップチッププロセスによって伝導性パッド1015に取り付けられ得る。集積回路ダイと上側表面1418との間の接続をさらに固定するために封止層が追加され得る。いくつかの実装形態では、得られたデバイスは、図10Cまたは図10Dに示したデバイスと同様であり得る。図15Aおよび図15Bは、複数の干渉変調器を含むディスプレイデバイス40を示すシステムブロック図の例を示している。ディスプレイデバイス40は、たとえば、スマートフォン、セルラまたは携帯電話であり得る。ただし、ディスプレイデバイス40の同じコンポーネントまたはディスプレイデバイス40の軽微な変形が、テレビジョン、タブレット、電子リーダ、ハンドヘルドデバイスおよびポータブルメディアプレーヤなど、様々なタイプのディスプレイデバイスを示す。ディスプレイデバイス40は、ハウジング41と、ディスプレイ30と、アンテナ43と、スピーカ45と、入力デバイス48と、マイクロフォン46と、を含む。ハウジング41は、射出成形および真空成形を含む様々な製造プロセスのうちのいずれかから形成され得る。さらに、ハウジング41は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む、様々な材料のうちのいずれかから製作され得る。ハウジング41は、異なる色の、または異なるロゴ、ピクチャ、またはシンボルを含んでいる、他の取外し可能な部分と交換され得る、取外し可能な部分図示せずを含むことができる。ディスプレイ30は、本明細書で説明する、双安定またはアナログディスプレイを含む様々なディスプレイのうちのいずれかであり得る。ディスプレイ30はまた、プラズマ、EL、OLED、STNLCD、またはTFTLCDなど、フラットパネルディスプレイ、あるいはCRTまたは他の管デバイスなど、非フラットパネルディスプレイを含むように構成され得る。さらに、ディスプレイ30は、本明細書で説明する干渉変調器ディスプレイを含むことができる。ディスプレイデバイス40のコンポーネントは図15Bに概略的に示されている。ディスプレイデバイス40は、ハウジング41を含み、それの中に少なくとも部分的に密閉された追加のコンポーネントを含むことができる。たとえば、ディスプレイデバイス40は、トランシーバ47に結合されたアンテナ43を含むネットワークインターフェース27を含む。トランシーバ47はプロセッサ21に接続され、プロセッサ21は調整ハードウェア52に接続される。調整ハードウェア52は、信号を調整するたとえば、信号をフィルタ処理するように構成され得る。調整ハードウェア52は、スピーカ45およびマイクロフォン46に接続される。プロセッサ21は、入力デバイス48およびドライバコントローラ29にも接続される。ドライバコントローラ29は、フレームバッファ28に、およびアレイドライバ22に結合され、アレイドライバ22は次にディスプレイアレイ30に結合される。いくつかの実装形態では、電源システム50が、特定のディスプレイデバイス40設計において実質的にすべてのコンポーネントに電力を与えることができる。ネットワークインターフェース27は、ディスプレイデバイス40がネットワークを介して1つまたは複数のデバイスと通信することができるように、アンテナ43とトランシーバ47とを含む。ネットワークインターフェース27はまた、たとえば、プロセッサ21のデータ処理要件を軽減するための、何らかの処理能力を有し得る。アンテナ43は信号を送信および受信することができる。いくつかの実装形態では、アンテナ43は、IEEE16.11a、b、またはgを含むIEEE16.11規格、あるいはIEEE802.11a、b、g、nを含むIEEE802.11規格、およびそれらのさらなる実装形態に従って、RF信号を送信および受信する。いくつかの他の実装形態では、アンテナ43は、BLUETOOTH登録商標規格に従ってRF信号を送信および受信する。セルラ電話の場合、アンテナ43は、3Gまたは4G技術を利用するシステムなどのワイヤレスネットワーク内で通信するために使用される、符号分割多元接続CDMA、周波数分割多元接続FDMA、時分割多元接続TDMA、GlobalSystemforMobilecommunicationsGSM登録商標、GSM/GeneralPacketRadioServiceGPRS、EnhancedDataGSMEnvironmentEDGE、TerrestrialTrunkedRadioTETRA、広帯域CDMAW-CDMA登録商標、EvolutionDataOptimizedEV-DO、1xEV-DO、EV-DORevA、EV-DORevB、高速パケットアクセスHSPA、高速ダウンリンクパケットアクセスHSDPA、高速アップリンクパケットアクセスHSUPA、発展型高速パケットアクセスHSPA、LongTermEvolutionLTE、AMPS、または他の知られている信号を受信するように設計される。トランシーバ47は、アンテナ43から受信された信号がプロセッサ21によって受信され、プロセッサ21によってさらに操作され得るように、その信号を前処理することができる。トランシーバ47はまた、プロセッサ21から受信された信号がアンテナ43を介してディスプレイデバイス40から送信され得るように、その信号を処理することができる。いくつかの実装形態では、トランシーバ47は受信機によって置き換えられ得る。さらに、いくつかの実装形態では、ネットワークインターフェース27は、プロセッサ21に送られるべき画像データを記憶または生成することができる画像ソースによって置き換えられ得る。プロセッサ21は、ディスプレイデバイス40の全体的な動作を制御することができる。プロセッサ21は、ネットワークインターフェース27または画像ソースから圧縮された画像データなどのデータを受信し、そのデータをRAW画像データに、またはRAW画像データに容易に処理されるフォーマットに、処理する。プロセッサ21は、処理されたデータをドライバコントローラ29に、または記憶のためにフレームバッファ28に送ることができる。RAWデータは、一般に、画像内の各ロケーションにおける画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、飽和、およびグレースケールレベルを含むことができる。プロセッサ21は、ディスプレイデバイス40の動作を制御するためのマイクロコントローラ、CPU、または論理ユニットを含むことができる。調整ハードウェア52は、スピーカ45に信号を送信するための、およびマイクロフォン46から信号を受信するための、増幅器およびフィルタを含み得る。調整ハードウェア52は、ディスプレイデバイス40内の個別コンポーネントであり得、あるいはプロセッサ21または他のコンポーネント内に組み込まれ得る。ドライバコントローラ29は、プロセッサ21によって生成されたRAW画像データをプロセッサ21から直接、またはフレームバッファ28から取ることができ、アレイドライバ22への高速送信のために適宜にRAW画像データを再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ29は、RAW画像データを、ラスタ様フォーマットを有するデータフローに再フォーマットすることができ、その結果、そのデータフローは、ディスプレイアレイ30にわたって走査するのに好適な時間順序を有する。次いで、ドライバコントローラ29は、フォーマットされた情報をアレイドライバ22に送る。LCDコントローラなどのドライバコントローラ29は、しばしば、スタンドアロン集積回路ICとしてシステムプロセッサ21に関連付けられるが、そのようなコントローラは多くの方法で実装され得る。たとえば、コントローラは、ハードウェアとしてプロセッサ21中に埋め込まれるか、ソフトウェアとしてプロセッサ21中に埋め込まれるか、またはハードウェアにおいてアレイドライバ22と完全に一体化され得る。アレイドライバ22は、ドライバコントローラ29からフォーマットされた情報を受信することができ、ビデオデータを波形の並列セットに再フォーマットすることができ、波形の並列セットは、ディスプレイのピクセルのx-y行列から来る、数百の、および時には数千のまたはより多くのリード線に毎秒何回も適用される。いくつかの実装形態では、ドライバコントローラ29、アレイドライバ22、およびディスプレイアレイ30は、本明細書で説明するディスプレイのタイプのうちのいずれにも適している。たとえば、ドライバコントローラ29は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラIMODコントローラなどであり得る。さらに、アレイドライバ22は、従来のドライバまたは双安定ディスプレイドライバIMODディスプレイドライバなどであり得る。その上、ディスプレイアレイ30は、従来のディスプレイアレイまたは双安定ディスプレイアレイIMODのアレイを含むディスプレイなどであり得る。いくつかの実装形態では、ドライバコントローラ29はアレイドライバ22と一体化され得る。そのような実装形態は、高集積システム、たとえば、モバイルフォン、ポータブル電子デバイス、ウォッチまたは他の小面積ディスプレイにおいて、有用であることができる。いくつかの実装形態では、入力デバイス48は、たとえば、ユーザがディスプレイデバイス40の動作を制御することを可能にするように、構成され得る。入力デバイス48は、QWERTYキーボードまたは電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、ディスプレイアレイ30と一体化されたタッチセンシティブスクリーン、あるいは感圧膜または感熱膜を含むことができる。マイクロフォン46は、ディスプレイデバイス40のための入力デバイスとして構成され得る。いくつかの実装形態では、ディスプレイデバイス40の動作を制御するために、マイクロフォン46を介したボイスコマンドが使用され得る。電源システム50は様々なエネルギー蓄積デバイスを含むことができる。たとえば、電源システム50は、ニッケルカドミウムバッテリまたはリチウムイオンバッテリなどの充電式バッテリを含み得る。充電式バッテリを使用する実装形態では、充電式バッテリは、たとえば、光起電性デバイスまたはアレイの壁コンセントwallsocketから来る、電力を使用して充電可能であり得る。代替的に、充電式バッテリはワイヤレス充電可能であり得る。電源システム50は、再生可能エネルギー源、キャパシタ、あるいはプラスチック太陽電池または太陽電池塗料を含む太陽電池をも含むことができる。電源システム50はまた、壁コンセントwalloutletから電力を受け取るように構成され得る。電源システム50は、本明細書で説明する電力増幅システムを含み得る。いくつかの実装形態では、制御プログラマビリティがドライバコントローラ29中に存在し、これは電子ディスプレイシステム中のいくつかの場所に配置され得る。いくつかの他の実装形態では、制御プログラマビリティがアレイドライバ22中に存在する。上記で説明した最適化は、任意の数のハードウェアおよび/またはソフトウェアコンポーネントにおいて、ならびに様々な構成において実装され得る。本明細書で開示する実装形態に関して説明した様々な例示的な論理、論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得る。ハードウェアとソフトウェアの互換性が、概して機能に関して説明され、上記で説明した様々な例示的なコンポーネント、ブロック、モジュール、回路およびステップにおいて示された。そのような機能がハードウェアで実装されるか、ソフトウェアで実装されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。本明細書で開示する態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、および回路を実装するために使用される、ハードウェアおよびデータ処理装置は、汎用シングルチップまたはマルチチッププロセッサ、デジタル信号プロセッサDSP、特定用途向け集積回路ASIC、フィールドプログラマブルゲートアレイFPGAまたは他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェアコンポーネント、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサは、マイクロプロセッサ、あるいは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。また、プロセッサは、DSPとマイクロプロセッサとの組合せなどのコンピューティングデバイスの組合せ、複数のマイクロプロセッサ、DSPコアと連携する1つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。いくつかの実装形態では、特定のステップおよび方法が、所与の機能に固有である回路によって実行され得る。1つまたは複数の態様では、説明した機能は、本明細書で開示する構造を含むハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、およびそれらの上記構造の構造的等価物において、またはそれらの任意の組合せにおいて実装され得る。また、本明細書で説明する主題の実装形態は、1つまたは複数のコンピュータプログラムとして、すなわち、データ処理装置が実行するためにコンピュータ記憶媒体上に符号化された、またはデータ処理装置の動作を制御するための、コンピュータプログラム命令の1つまたは複数のモジュールとして、実装され得る。ソフトウェアで実装される場合、機能は、1つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。本明細書で開示する方法またはアルゴリズムのステップは、コンピュータ可読媒体上に常駐し得る、プロセッサ実行可能ソフトウェアモジュールで実装され得る。コンピュータ可読媒体は、ある場所から別の場所にコンピュータプログラムを転送することを可能にされ得る任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態で所望のプログラムコードを記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を含み得る。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれ得る。本明細書で使用するディスクdiskおよびディスクdiscは、コンパクトディスクdiscCD、レーザディスク登録商標disc、光ディスクdisc、デジタル多用途ディスクdiscDVD、フロッピー登録商標ディスクdisk、およびブルーレイ登録商標ディスクdiscを含み、ディスクdiskは、通常、データを磁気的に再生し、ディスクdiscは、データをレーザで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれ得る。さらに、方法またはアルゴリズムの動作は、コンピュータプログラム製品に組み込まれ得る、機械可読媒体およびコンピュータ可読媒体上のコードおよび命令の1つまたは任意の組合せ、あるいはそのセットとして常駐し得る。本開示で説明する実装形態への様々な修正は当業者には容易に明らかであり得、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実装形態に適用され得る。したがって、特許請求の範囲は、本明細書で示した実装形態に限定されるものではなく、本開示と、本明細書で開示する原理および新規の特徴とに一致する、最も広い範囲を与られるべきである。例示的という単語は、本明細書ではもっぱら例、事例、または例示の働きをすることを意味するために使用される。例示的として本明細書で説明するいかなる実装形態も、必ずしも他の可能性または実装形態よりも好ましいまたは有利であると解釈されるべきであるとは限らない。さらに、上側および下側という用語は、図の説明を簡単にするために時々使用され、適切に配向されたページ上の図の配向に対応する相対位置を示すが、実装されたIMODの適切な配向を反映しないことがあることを、当業者は容易に諒解されよう。また、別個の実装形態に関して本明細書で説明されたいくつかの特徴は、単一の実装形態において組合せて実装され得る。また、逆に、単一の実装形態に関して説明された様々な特徴は、複数の実装形態において別個に、あるいは任意の好適な部分組合せで実装され得る。その上、特徴は、いくつかの組合せで働くものとして上記で説明され、初めにそのように請求されることさえあるが、請求される組合せからの1つまたは複数の特徴は、場合によってはその組合せから削除され得、請求される組合せは、部分組合せ、または部分組合せの変形形態を対象とし得る。同様に、動作は特定の順序で図面に示されているが、そのような動作は、望ましい結果を達成するために、示される特定の順序でまたは順番に実行される必要がないことを、あるいはすべての図示の動作が実行される必要があるとは限らないことを、当業者は容易に認識されよう。さらに、図面は、流れ図の形態で1つまたは複数の例示的なプロセスを概略的に示し得る。ただし、図示されていない他の動作が、概略的に示される例示的なプロセスに組み込まれ得る。たとえば、1つまたは複数の追加の動作が、図示の動作のうちのいずれかの前に、後に、同時に、またはそれの間で、実行され得る。いくつかの状況では、マルチタスキングおよび並列処理が有利であり得る。その上、上記で説明した実装形態における様々なシステムコンポーネントの分離は、すべての実装形態においてそのような分離を必要とするものとして理解されるべきでなく、説明するプログラムコンポーネントおよびシステムは、概して、単一のソフトウェア製品において互いに一体化されるか、または複数のソフトウェア製品にパッケージングされ得ることを理解されたい。さらに、他の実装形態が以下の特許請求の範囲内に入る。場合によっては、特許請求の範囲に記載の行為は、異なる順序で実行され、依然として望ましい結果を達成することができる。"