抵抗値が順に小さい値となって直列接続される複数のヒューズを備えるヒューズ部と、前記ヒューズ部の複数のヒューズのそれぞれ一端と、第1の電源電圧との間に接続される複数の選択スイッチと、前記第1の電源電圧から所定の電位差を有するヒューズ溶断用電圧を、前記ヒューズ部の最も小さい抵抗値のヒューズ側に出力するヒューズ溶融電圧出力回路と、ヒューズ溶断時に、前記ヒューズ溶融電圧出力回路が前記ヒューズ溶断用電圧を出力し、前記ヒューズ部の最も大きい抵抗値のヒューズに接続される選択スイッチから最も小さい抵抗値のヒューズに接続される選択スイッチまでを順に導通させる制御回路と、を備える半導体装置。前記ヒューズ部は、第1のノードから第2のノードにかけて抵抗値が順に小さい値となって直列接続される複数のヒューズを備える第1のヒューズ部と、第1のノードから第3のノードにかけて抵抗値が順に小さい値となって直列接続される複数のヒューズを備える第2のヒューズ部と、前記第2のノードと第3のノードとの間に接続され、前記ヒューズ溶融電圧出力回路が前記第3のノードに前記ヒューズ溶断用電圧を出力した場合、導通状態となる第1のスイッチ回路と、を有し、前記複数の選択スイッチは、前記第1、第2のヒューズ部の複数のヒューズのそれぞれ一端と、第1の電源電圧との間に接続され、ヒューズ溶断時に、前記制御回路の制御信号により、前記第1、第2のヒューズ部のそれぞれにおいて、最も大きい抵抗値のヒューズに接続される選択スイッチから最も小さい抵抗値のヒューズに接続される選択スイッチまでを順に導通させる請求項1に記載の半導体装置。前記第1のスイッチは、前記第2のノードと前記第3のノードとの間に接続され、制御端子がダイオードを経由して前記第3のノードに接続されるトランジスタで構成される請求項2に記載の半導体装置。前記第2のノードに一端が接続される第2のスイッチ回路と、前記第2のノードと第3のノードとの間に接続されるトリミング抵抗と、を有する請求項2または請求項3に記載の半導体装置。第2のスイッチ回路と、トリミング抵抗とを更に有し、前記ヒューズ部の複数のヒューズは、第1のノードから第2のノードにかけて抵抗値が順に小さい値となって直列接続され、前記第2のスイッチ回路は、一端が前記第1のノードに接続され、前記トリミング抵抗は、前記第1のノードと第2のノードとの間に接続される請求項1に記載の半導体装置。前記選択スイッチはそれぞれ、前記ヒューズ部のヒューズの一端と、前記第1の電源電圧との間に接続され、前記制御回路の制御信号を制御端子に入力され、ヒューズ溶断時に導通状態となるトランジスタで構成される請求項1~請求項5のいずれか1項に記載の半導体装置。前記選択スイッチはそれぞれ、前記ヒューズ部のヒューズの一端と、前記第1の電源電圧との間に接続され、前記制御回路の制御信号に応じて、ヒューズ溶断時に導通状態となるリレースイッチ回路で構成される請求項1~請求項5のいずれか1項に記載の半導体装置。前記ヒューズ部は、第1のノードに一端が接続され、第2のノードに他端が接続される第1のヒューズと、前記第2のノードに一端が接続され、第3のノードに他端が接続され、前記第2のヒューズより抵抗値が小さい第2のヒューズと、前記第1のノードに一端が接続され、第4のノードに他端が接続され、前記第2のヒューズと実質的に同じ抵抗値となる第3のヒューズと、を備え、前記複数の選択スイッチは、前記第1のノードと第1の電源電圧との間に接続される第1の選択スイッチと、前記第2のノードと前記第1の電源電圧との間に接続される第2の選択スイッチと、を備え、前記第3のノードと第4のノードとの間に接続され、前記ヒューズ溶融電圧出力回路が前記第4のノードに前記ヒューズ溶断用電圧を出力した場合、導通状態となる第1のスイッチ回路と、を有し、ヒューズ溶断時に、前記選択スイッチは、前記制御回路の制御信号により、前記第1の選択スイッチを導通させ、その後、前記第2の選択スイッチを導通させる請求項1に記載の半導体装置。前記第1のスイッチは、前記第3のノードと前記第4のノードとの間に接続され、制御端子がダイオードを経由して前記第4のノードに接続されるトランジスタで構成される請求項8に記載の半導体装置。前記第3のノードに一端が接続される第2のスイッチ回路と、前記第3のノードと第4のノードとの間に接続されるトリミング抵抗と、を有する請求項8または請求項9に記載の半導体装置。前記第1、第2の選択スイッチはそれぞれ、前記第1、第2のノードと前記第1の電源電圧との間に接続され、前記制御回路の制御信号を制御端子に入力され、ヒューズ溶断時に導通状態となるトランジスタで構成される請求項8~請求項10のいずれか1項に記載の半導体装置。前記第1、第2の選択スイッチはそれぞれ、前記第1、第2のノードと前記第1の電源電圧との間に接続され、前記制御回路の制御信号に応じて、ヒューズ溶断時に導通状態となるリレースイッチ回路で構成される請求項8~請求項10のいずれか1項に記載の半導体装置。直列接続される第1、第2のヒューズを備えるヒューズ部と、前記第1、第2のヒューズのそれぞれの一端が接続される第1のノードと、第1の電源電圧との間に接続される選択スイッチと、前記第1の電源電圧から所定の電位差を有するヒューズ溶断用電圧を、前記第1、第2のヒューズのそれぞれの他端に出力するヒューズ溶融電圧出力回路と、ヒューズ溶断時に、前記ヒューズ溶融電圧出力回路が前記ヒューズ溶断用電圧を出力し、前記選択スイッチを導通させる制御回路と、を備える半導体装置。しかし、特許文献1の技術では、溶断する際に各ヒューズを選択し、個別に電圧を印加させる方法を用いている。このため、図25には不図示であるが各ヒューズを溶断するための溶断用の電圧Vf1~Vfnを選択する選択回路等を配置する必要がある。更に、電圧Vf1~Vfnを入力するための複数個の電圧端子もしくは配線も必要となり、回路が複雑で回路規模が増大化する問題が発生する。本発明は、抵抗値が順に小さい値となって直列接続される複数のヒューズを備えるヒューズ部と、前記ヒューズ部の複数のヒューズのそれぞれ一端と、第1の電源電圧との間に接続される複数の選択スイッチと、前記第1の電源電圧から所定の電位差を有するヒューズ溶断用電圧を、前記ヒューズ部の最も小さい抵抗値のヒューズ側に出力するヒューズ溶融電圧出力回路と、ヒューズ溶断時に、前記ヒューズ溶融電圧出力回路が前記ヒューズ溶断用電圧を出力し、前記ヒューズ部の最も大きい抵抗値のヒューズに接続される選択スイッチから最も小さい抵抗値のヒューズに接続される選択スイッチまでを順に導通させる制御回路と、を備える半導体装置である。本発明は、抵抗値が順に小さい値となって直列接続される複数のヒューズと、それら複数のヒューズのそれぞれ一端と、第1の電源電圧との間に接続される複数の選択スイッチとを有し、ヒューズ溶断時に、前記ヒューズ部の最も大きい抵抗値のヒューズに接続される選択スイッチから最も小さい抵抗値のヒューズに接続される選択スイッチまでを順に導通させることで、最も大きい抵抗値のヒューズから順に溶断することができる。このため、個別のヒューズを選択する選択回路や選択ヒューズに溶断電圧をかける際の同期回路機構等が不要となり、回路規模の回路規模の増大化を防ぐことができる。本発明は、回路規模の増大化を防ぐことができる。発明の実施の形態1以下、本発明を適用した具体的な実施の形態1について、図面を参照しながら詳細に説明する。この実施の形態1は、本発明をトリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニットを備えた半導体装置に適用したものである。図1に本実施の形態1にかかる半導体装置100の構成を示す。半導体装置100は、トリミング抵抗R101と、ヒューズ回路ユニット102と、ヒューズ溶融電圧出力回路103と、制御回路104とを有する。なお、トリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニット102は、半導体装置100内に本来複数存在するが、図の煩雑さを防ぐため、図1にはトリミング抵抗R101とヒューズ回路ユニット102を一組のみ記載する。ヒューズ回路ユニット102は、ヒューズ部110と、選択スイッチ回路SW1~SW3と、スイッチ回路SW11、SW12とを有する。ヒューズ部110は、ヒューズF1~F4を有する。ヒューズF1は、ノードP0とP1の間に接続される。ヒューズF2は、ノードP1とP2の間に接続される。ヒューズF3は、ノードP2とP3の間に接続される。ヒューズF4は、ノードP3とP4の間に接続される。ここで、ヒューズ部110は、ノードP0とP4との間に接続される。また、トリミング抵抗R101もノードP0とP4との間に接続される。つまり、トリミング抵抗R101とヒューズ部110は、ノードP0とP4との間で並列接続される。このため、ヒューズ部110内のヒューズが切断溶断されていない場合で、ノードP0とP4間に所定の電圧が印加されると、トリミング抵抗R101より抵抗値の小さいヒューズ部110に電流が流れる。一方、ヒューズ部110内のヒューズが何れか1つでも切断溶断されている場合で、ノードP0とP4間に所定の電圧が印加されると、ヒューズ部110に電流が流れずトリミング抵抗R101に電流が流れる。ヒューズF1及びF4の抵抗値は同じ値とする。また、ヒューズF2及びF3の抵抗値はヒューズF1及びF4の抵抗値の1.5倍程度とする。つまり、ヒューズF1~F4の抵抗値をそれぞれRf1~Rf4とすると、Rf1<Rf2=Rf3>Rf4となる。これは、言い換えると、図1のノードP2を中心に、内側のヒューズF2、F3を高抵抗、外側のヒューズF1、F4を低抵抗とする構成となっている。また、別の視点から見て、ヒューズ部110は、ノードP2からノードP0にかけて順に抵抗値が高いヒューズF2、抵抗値が小さいヒューズF1が直列接続される第1のヒューズ部と、ノードP2からノードP4にかけて順に抵抗値が高いヒューズF3、抵抗値が小さいヒューズF4が直列接続される第2のヒューズ部とを有するとみなすこともできる。上記のようなヒューズF1、F4と、ヒューズF2、F3の抵抗値の差異は、長さもしくは断面積もしくは形状を異なるよう形成することで調整する。選択スイッチ回路SW1は、ノードP1と接地端子GNDとの間に接続される。また、制御回路104の制御信号に応じて、オン、オフが制御される。選択スイッチ回路SW2は、ノードP2と接地端子GNDとの間に接続される。また、制御回路104の制御信号に応じて、オン、オフが制御される。選択スイッチ回路SW3は、ノードP3と接地端子GNDとの間に接続される。また、制御回路104の制御信号に応じて、オン、オフが制御される。スイッチ回路SW11は、ノードP0とP4との間に接続される。スイッチ回路SW11のオン、オフ制御は、例えばノードP4の電圧により行われてもよいし、制御回路104の制御信号に応じて行われてもよい。スイッチ回路SW12は、ノードP0と接地端子GNDとの間に接続される。また、制御回路104の制御信号に応じて、オン、オフが制御される。スイッチ回路SW12は、後述するヒューズ溶融電圧出力回路103がヒューズ溶断用の電圧を出力する場合、オフ状態となる。これは、ヒューズ溶断用の電圧がヒューズ回路ユニット102以外に印加されるのを防ぐためである。なお、本実施の形態1では、スイッチ回路SW12の一端が接地端子GNDに接続されるが、応用される実施の形態に応じて接地端子GNDではなく、例えばSRAM回路等の冗長カラム等の所定の回路構成であってもよい。ヒューズ溶融電圧出力回路103は、ノードP4に接続される。ヒューズ溶融電圧出力回路103は、トリミング動作時に、制御回路104からの活性化信号に応じてオン状態となり、ヒューズ溶断用の所定の値の出力電圧VhighをノードP4に出力する。制御回路104は、半導体装置100のCPU等で構成され、トリミング動作時に、選択スイッチ回路SW1~SW3のそれぞれをオン、オフを制御する。また、スイッチ回路SW11必要な場合はSW12も含むをオン、オフを制御する。更に、ヒューズ溶融電圧出力回路103を活性化させる活性化信号を出力する。なお、制御回路104は、半導体装置100の外部に存在し、上記制御信号や活性化信号が半導体装置100の外部から与えられるようにしてもかまわない。図2に、選択スイッチ回路SW1~SW3およびスイッチ回路SW11、SW12がMOSトランジスタで構成される場合の構成図を示す。スイッチ回路SW11は、NMOSトランジスタTr11を有する。NMOSトランジスタTr11は、ノードP0とP4の間に接続される。また、図2では、NMOSトランジスタTr11のゲートは、ダイオードD1を経由してノードP4に接続されるものとする。スイッチSW12は、NMOSトランジスタTr12を有する。NMOSトランジスタTr12は、ドレインがノードP0、ソースが接地端子GND等に接続される。選択スイッチ回路SW1は、NMOSトランジスタTr1を有する。NMOSトランジスタTr1は、ドレインがノードP1、ソースが接地端子GNDに接続される。選択スイッチ回路SW2は、NMOSトランジスタTr2を有する。NMOSトランジスタTr2は、ドレインがノードP2、ソースが接地端子GNDに接続される。選択スイッチ回路SW3は、NMOSトランジスタTr3を有する。NMOSトランジスタTr3は、ドレインがノードP3、ソースが接地端子GNDに接続される。選択スイッチ回路SW1~SW3、および、スイッチ回路SW12のゲートは、それぞれ制御回路104からの制御信号が入力される。以下に、半導体装置100の動作について説明する。なお、以降の説明では、選択スイッチ回路SW1~SW3およびスイッチ回路SW11、SW12がMOSトランジスタで構成される場合を前提に行う。まず、トリミング抵抗R101のトリミングを行わない場合は、ヒューズ部110のヒューズF1~F4の溶断は行わない。このため、トリミング抵抗R101と並列に接続されているヒューズ部110のヒューズF1~F4が導通状態を維持している。このため、スイッチ回路SW12をオン状態とし、ノードP4に所定の電圧が印加されると、トリミング抵抗R101よりも抵抗値の小さいヒューズ部110に電流が流れ、トリミング抵抗R101には電流が流れない。この状態が、トリミングが行われていない状態である。一方、トリミング抵抗R101のトリミングを行う場合、まずヒューズ部110のヒューズF2、F3を溶断させる。図3に、このときのヒューズ回路ユニット102とヒューズ溶融電圧出力回路103の動作状態と示す。図3に示すように、スイッチSW12のトランジスタTr12、選択スイッチ回路SW1、SW3のトランジスタTr1、Tr3をオフ状態、選択スイッチ回路SW2のトランジスタTr2をオン状態とし、ヒューズ溶融電圧出力回路103が出力電圧VhighをノードP4に印加させる。この場合、スイッチ回路SW11のトランジスタTr11のゲートには、電圧VhighからダイオードD30の電圧ドロップ分0.7V程度低下した電圧が入力され、トランジスタTr11がオン状態となる。トランジスタTr11がオン状態となることから、ノードP0とP4が電気的に接続され、ノードP0とP4のいずれにも電圧Vhighが印加される。また、選択トランジスタTr2がオン状態となるため、ノードP0からP2、ノードP4からノードP2にそれぞれ電流I2、I3が流れる。ここで、上述したように、ヒューズF2、F3の方が、ヒューズF1、F4よりも抵抗が高い。結果として、電流I2が流れることで、ヒューズF2が溶断される。同様に、電流I3が流れることで、ヒューズF3が溶断される。なお、ヒューズF1、F4にも電流I2、I3が流れるが、高抵抗のヒューズF2、F3が溶断した時点で電流も遮断されるため、低抵抗のヒューズF1、F4が溶断する電流値には至らず、ヒューズF1、F4が溶断されることがない。次に、ヒューズ部110のヒューズF1、F4を溶断させる。図4に、このときのヒューズ回路ユニット102とヒューズ溶融電圧出力回路103の動作状態と示す。図4に示すように、スイッチSW12のトランジスタTr12、選択スイッチ回路SW2のトランジスタTr2をオフ状態、選択スイッチ回路SW1、SW3のトランジスタTr1、Tr3をオン状態、とし、ヒューズ溶融電圧出力回路103が出力電圧VhighをノードP4に印加させる。この場合、スイッチ回路SW11のトランジスタTr11のゲートには、電圧VhighからダイオードD30の電圧ドロップ分0.7V程度低下した電圧が入力され、トランジスタTr11がオン状態となる。トランジスタTr11がオン状態となることから、ノードP0とP4が電気的に接続され、ノードP0とP4のいずれにも電圧Vhighが印加される。また、選択トランジスタTr1、Tr3がオン状態となるため、ノードP0からP1、ノードP4からノードP3にそれぞれ電流I1、I4が流れる。電流I1が流れることで、ヒューズF1が溶断される。同様に、電流I4が流れることで、ヒューズF4が溶断される。以上、図3、図4で説明したような動作により、ヒューズ部110のヒューズF1~F4の溶断処理が行われる。この溶断処理により、ヒューズF1~F4の少なくとも何れか1つでも完全に溶断されていれば、ヒューズ部110がオープン状態となり、トリミング動作が完了する。そして、このトリミング動作完了後、図5に示すように、スイッチ回路SW12をオン状態とすると、オープン状態となったヒューズ部110に電流が流れず、トリミング抵抗R101に電流が流れる。ここで、4個のヒューズを直列接続した場合の溶断不良率は、ヒューズ1個当たりの溶断不良率1/XXは定数の4乗となる。このため、本実施の形態1の半導体装置100の溶断不良率は、ヒューズ1個を用いた場合と比較して大幅に低減できる。ここで、図6に本実施の形態1の半導体装置100の応用例を示す。図6では、本実施の形態1を、CMOS入力回路10の入力インピーダンスを切り替える回路に適用する。図6の回路では、CMOS入力回路10と、抵抗R102、R103と、入力端子と、本実施の形態1のトリミング抵抗R101とヒューズ回路ユニット102とを有する。なお、図面の簡略化のため、ヒューズ溶融電圧出力回路103、制御回路104は省略する。抵抗R103はCMOS入力回路10の入力端子と電源端子VDDとの間に接続され、抵抗R102は入力端子とノードP4との間に接続される。また、本実施の形態1のトリミング抵抗R101とヒューズ回路ユニット102とがノードP4、接地端子GND間で並列に接続される。トリミング処理が行われない場合は、CMOS入力回路10の入力インピーダンスは、ヒューズ部110の抵抗が非常に小さく、抵抗R103、R102とで調整される。しかし、上述したトリミング処理が行われるとヒューズ部110がオープンとなるため、入力インピーダンスは、抵抗R103と、抵抗R102及びR101の合成抵抗とで調整される。図6の例では、このようにトリミング処理を行うことで、入力インピーダンスの調整を行うことが可能となる。なお、これはあくまで一例であり、例えば、ヒューズ部110をオープンとすることでSRAM等メモリ回路の不良カラムを冗長カラムに置き換える配線接続変換手段として用いてもよい。以上、本実施の形態1の半導体装置100では、ヒューズ部110の端部ノードP0、P4のみを高電圧Vhighとし、各ヒューズ間のノードと接地端子GNDとの間に接続される選択スイッチのトランジスタをオンすることで、各ヒューズに対する溶断のための電流経路を選択できる。このため、それぞれヒューズごとの両端を選択することなく各ヒューズを溶断可能となる。このような構成により、それぞれヒューズごとの両端を選択し、溶断用の電圧印加する回路が不要となる。このため、従来技術で問題となっていた回路規模の増大化を防ぐことが可能となる。例えば、特許文献1では、トリミング用端子Vfkk:1~nを何れか選択して溶断用の電圧を印加し、且つ、それと同時にトランジスタTrkをオン状態として、溶断用の電流が流れる電流経路を選択する構成となっている。しかし、このような構成では、トリミング用端子Vfkを選択する選択回路、その選択回路が選択した端子に電圧印加する電圧印加回路、更には、トリミング用端子Vfkに対応するトランジスタTrkをオン状態とするための同期をとる同期回路機構が必要となる。更には、ヒューズ溶断の際、ヒューズ溶断用の電圧端子Vf1~Vfnに対して同時に電圧を印加することができず、順次印加しなければならず、また、選択動作や電圧印加の同期タイミング調整等が必要となる。このため、トリミング時間が長くなるという問題もある。ここで、本実施の形態1では、上述したように、抵抗値の異なるヒューズを順に直列接続し、そのヒューズの一端に接続される選択スイッチ回路を有するというシンプルな構成でトリミング可能であるため、選択回路や同期回路機構等が不要となり、回路規模を小さくすることが可能となる。更に、上述のように、溶断するためにそれぞれのヒューズの両端を選択し、溶断用の電圧印加する動作も不要となるため、トリミング時間の増加を防ぐことができ、従来技術で問題となっていた、トリミング時間が長くなる問題を防ぐことも可能となる。また、図7に、本実施の形態1のヒューズ回路ユニット102を複数並列に配置し、制御回路104からの制御信号の伝達配線をヒューズ回路ユニット102の配列方向に対して延在する方向に配置した構成を示す。このような図7の構成では、各ヒューズ回路ユニット102のノードP1~P3と制御信号の配線との間に選択スイッチ回路SW1~SW3のトランジスタを接続し、ヒューズF1~F4をマトリクス状に配置することができる。これにより、複数のヒューズ回路ユニット102を半導体基板上に高集積化することが可能となり、半導体チップの縮小が可能となる。そして、ヒューズ回路ユニット102のヒューズF1~F4の何れか1つでも切断できれば、図に示したA側の回路とB側の回路とを電気的に遮断することができる。なお、図7の選択回路105は、溶断処理を行うヒューズ回路ユニットを選択する機能を有する。発明の実施の形態2以下、本発明を適用した具体的な実施の形態2について、図面を参照しながら詳細に説明する。本実施の形態2も、本発明をトリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニットを備えた半導体装置に適用したものである。図8に本実施の形態2にかかる半導体装置200の構成を示す。半導体装置200は、トリミング抵抗R101と、ヒューズ回路ユニット202と、ヒューズ溶融電圧出力回路103と、制御回路104とを有する。なお、トリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニット202は、半導体装置200内に本来複数存在するが、図の煩雑さを防ぐため、図8にはトリミング抵抗R101とヒューズ回路ユニット202を一組のみ記載する。また、実施の形態1と同様、選択スイッチ回路およびスイッチ回路をNMOSトランジスタで構成する。ヒューズ回路ユニット202は、ヒューズ部210と、選択スイッチ回路SW1~SW2n-1nは2以上の自然数と、スイッチ回路SW11、SW12と、ダイオードD30とを有する。なお、図8に示された符号のうち、図2と同じ符号を付した構成は、図2と同じか又は類似の構成を示している。本実施の形態2は、実施の形態1のヒューズ回路ユニット102をヒューズ回路ユニット202に置き換えた点であり、ヒューズ部210のヒューズの数と、それらに接続される選択スイッチ回路の数が、ヒューズ部110と異なる。よって、本実施の形態2では、その相違する部分を重点的に説明し、実施の形態1と同様の部分は説明を省略する。ヒューズ部210は、ヒューズF1~F2nnは2以上の自然数を有する。ヒューズF1~F2nの2n個のヒューズは、ノードP0とP2nの間に直列接続される。また、ヒューズF1~F2nのそれぞれのヒューズ間ノードをP1~P2n-1とする。そして、これらノードP1~P2n-1と接地端子GNDとの間には、それぞれ上記選択スイッチ回路SW1~SW2n-1が接続される。なお、トリミング抵抗R101がノードP0とP2nとの間に接続される。ヒューズF1及びF2nを最も小さい抵抗値を有するように構成し、それらヒューズF1、F2nとノードPn側に隣接するヒューズF2、F2n-1をヒューズF1及びF2nの抵抗値の例えば1.5倍程度の抵抗値とするよう構成する。更に、ヒューズF2、F2n-1とノードPn側に隣接するヒューズF3、F2n-2をヒューズF2及びF2n-1の抵抗値の例えば1.5倍程度の抵抗値とするよう構成する。以下、同様にして、ノードPnに接続されるヒューズFn及びFn1を最も高い抵抗値ヒューズFn-1及びFn2の抵抗値の例えば1.5倍程度を有するように構成する。つまり、ヒューズF1~F2nの抵抗値をそれぞれRf1~Rf2nとすると、Rf1<Rf2<<Rfn-1<Rfn=Rfn1>Rfn2>>Rf2nとなる。これは、言い換えると、実施の形態1と同様、図8のノードPnを中心に、内側のヒューズを最も高抵抗とし、外側のヒューズを順に低抵抗としていく構成となっている。また、別の視点から見て、ヒューズ部210は、ノードPnからノードP0にかけて順に抵抗値が小さくなるヒューズ群が直列に接続される第1のヒューズ部と、ノードPnからノードP2nにかけて順に抵抗値が小さくなるヒューズ群が直列に接続される第2のヒューズ部とを有するとみなすこともできる。なお、上記ヒューズの抵抗値の差異は、長さもしくは断面積もしくは形状を異なるよう形成することで調整する。選択スイッチ回路SW1~SW2n-1は、それぞれNMOSトランジスタTr1~Tr2n-1を有する。これらNMOSトランジスタTr1~Tr2n-1はそれぞれ、ドレインがノードP1~P2n-1に接続され、ソースが接地端子GNDに接続される。ヒューズ溶融電圧出力回路103は、トリミング動作時に、所定の値の出力電圧をノードP2nに出力する。選択スイッチ回路SW1~SW2n-1NMOSトランジスタTr1~Tr2n-1のオン、オフは、実施の形態1と同様、制御回路104により制御される。また、ヒューズ溶融電圧出力回路103が活性化し、所定の値の出力電圧をノードP2nに出力するタイミングも、実施の形態1と同様、制御回路104により制御される。なお、上述した選択スイッチ回路SW1~SW2n-1のオン、オフ動作をしている一連の過程において、ヒューズ溶融電圧出力回路103が活性化状態を保持していてもよい。このことにより、選択スイッチ回路SW1~SW2n-1をオン、オフするだけの単純な制御だけでヒューズの溶融が可能となる。以下に、半導体装置200の動作について説明する。なお、以降の説明では、選択スイッチ回路SW1~SW2n-1およびスイッチ回路SW11、SW12がMOSトランジスタで構成される場合を前提に行う。まず、トリミング抵抗R101のトリミングを行わない場合は、ヒューズ部210のヒューズF1~F2nの溶断は行わない。このため、トリミング抵抗R101と並列に接続されているヒューズ部210のヒューズF1~F2nが導通状態を維持している。このため、スイッチ回路SW12をオン状態とし、ノードP2nに所定の電圧が印加されると、トリミング抵抗R101よりも抵抗値の小さいヒューズ部210に電流が流れ、トリミング抵抗R101には電流が流れない。この状態が、トリミングが行われていない状態である。一方、トリミング抵抗R101のトリミングを行う場合、まずヒューズ部210の最も抵抗値の高いヒューズFn、Fn1を溶断させる。図9に、このときのヒューズ回路ユニット202とヒューズ溶融電圧出力回路103の動作状態と示す。図9に示すように、スイッチSW12のトランジスタTr12、選択スイッチ回路SW1~SWn-1、SWn1~SW2nのトランジスタTr1~Trn-1、Trn1~Tr2nをオフ状態、選択スイッチ回路SWnのトランジスタTrnをオン状態とし、ヒューズ溶融電圧出力回路103が出力電圧VhighをノードP2nに印加させる。この場合、スイッチ回路SW11のトランジスタTr11のゲートには、電圧VhighからダイオードD30の電圧ドロップ分0.7V程度低下した電圧が入力され、実施の形態1と同様、トランジスタTr11がオン状態となる。トランジスタTr11がオン状態となることから、ノードP0とP2nが電気的に接続され、ノードP0とP2nのいずれにも電圧Vhighが印加される。また、選択トランジスタTrnがオン状態となるため、ノードP0~Pn、ノードP2n~Pnにそれぞれ電流が流れる。ここで、上述したように、ヒューズFn、Fn1は、最も抵抗値が高く、ノードP0~Pn、ノードP2n~Pnにそれぞれ電流が流れることで、ヒューズFn、Fn1が溶断される。なお、他のヒューズにもヒューズFn、Fn1を溶断したのと同じ電流が流れるが、抵抗値が最も高いヒューズFn、Fn1が溶断した時点でその電流も遮断される。このため、他のヒューズが溶断する電流値には至らず、ヒューズFn、Fn1のみが溶断されることになる。次に、図10に示すように、トランジスタTr12、トランジスタTr1~Trn-2、Trn、Trn2~Tr2nをオフ状態、トランジスタTrn-1、Trn1をオン状態とし、ヒューズ溶融電圧出力回路103が出力電圧VhighをノードP2nに印加させる。選択トランジスタTrn-1、Trn1がオン状態となるため、ノードP0~Pn-1、ノードP2n~Pn1にそれぞれ電流が流れる。ここで、ヒューズFn-1、Fn2は、ヒューズFn、Fn1に次いで抵抗値が高く、ノードP0~Pn-1、ノードP2n~Pn1にそれぞれ電流が流れることで、ヒューズFn-1、Fn2が溶断される。なお、他のヒューズにもヒューズFn-1、Fn2を溶断したのと同じ電流が流れるが、上記電流経路のうち抵抗値が最も高いヒューズFn-1、Fn2が溶断した時点でその電流も遮断され。このため、他のヒューズが溶断する電流値には至らず、ヒューズFn-1、Fn2のみが溶断されることになる。次に、図11に示すように、トランジスタTr12、トランジスタTr1~Trn-3、Trn-1~Trn1、Trn3~Tr2nをオフ状態、トランジスタTrn-2、Trn2をオン状態とし、ヒューズ溶融電圧出力回路103が出力電圧VhighをノードP2nに印加させる。選択トランジスタTrn-2、Trn2がオン状態となるため、ノードP0~Pn-2、ノードP2n~Pn2にそれぞれ電流が流れる。ここで、ヒューズFn-2、Fn3は、ヒューズFn-1、Fn2に次いで抵抗値が高く、ノードP0~Pn-2、ノードP2n~Pn2にそれぞれ電流が流れることで、ヒューズFn-2、Fn3が溶断される。なお、他のヒューズにもヒューズFn-2、Fn3を溶断したのと同じ電流が流れるが、上記電流経路のうち抵抗値が最も高いヒューズFn-2、Fn3が溶断した時点でその電流も遮断され。このため、他のヒューズが溶断する電流値には至らず、ヒューズFn-2、Fn3のみが溶断されることになる。上記動作を繰り返し、最終的に、図12に示すように、トランジスタTr12、トランジスタTr2~Tr2n-2をオフ状態、トランジスタTr1、Tr2n-1をオン状態とし、ヒューズ溶融電圧出力回路103が出力電圧VhighをノードP2nに印加させる。選択トランジスタTr1、Tr2n-1がオン状態となるため、ノードP0~P1、ノードP2n~P2n-1にそれぞれ電流が流れる。ここで、ヒューズF1、F2nは、最も抵抗値が小さいが本動作時には、電流経路上にヒューズF1、F2nしか残っておらず、ヒューズF1、F2nが溶断される。以上のように、ヒューズ部210のヒューズF1~F2nの全ての溶断処理が行われるが、ヒューズF1~F2nの少なくとも何れか1つでも完全に溶断されていれば、ヒューズ部210がオープン状態となる。このため、図13に示すように、スイッチ回路SW12をオン状態とし、ノードP2nに所定の電圧が印加されても、オープン状態となったヒューズ部210に電流が流れず、トリミング抵抗R101に電流が流れる。この状態は、実施の形態1の図5で説明した状態と同様但し、ノードP4をP2nに置き換えて考えるであり、図6のヒューズ回路ユニット102をヒューズ回路ユニット202で置き換えることができる。ここで、2n個のヒューズを直列接続した場合の溶断不良率は、ヒューズ1個当たりの溶断不良率1/XXは定数の2n乗となる。このため、本実施の形態2の半導体装置200の溶断不良率は、nの数ヒューズの個数が多ければ多いほどヒューズ1個を用いた場合と比較して大幅に低減できる。以上、本実施の形態2の半導体装置200では、ヒューズ部210のヒューズ数を実施の形態1よりも増やしても、実施の形態1と同様、端部ノードP0、P2nのみを高電圧Vhighとし、各ヒューズ間のノードと接地端子GNDとの間に接続される選択スイッチのトランジスタをオンすることで、各ヒューズに対する溶断のための電流経路を選択できる。このため、それぞれヒューズごとの両端を選択することなく各ヒューズを溶断可能となる。このため、実施の形態1と同様の効果を得ることが可能となり、更に実施の形態1と比較して、溶断不良率の大幅な低下を可能とする。なお、本実施の形態2の構成も、図7に適用可能であることは言うまでもない。発明の実施の形態3以下、本発明を適用した具体的な実施の形態3について、図面を参照しながら詳細に説明する。本実施の形態3も、本発明をトリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニットを備えた半導体装置に適用したものである。図14に本実施の形態3にかかる半導体装置300の構成を示す。半導体装置300は、トリミング抵抗R101と、ヒューズ回路ユニット302と、ヒューズ溶融電圧出力回路103と、制御回路104とを有する。なお、トリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニット302は、半導体装置300内に本来複数存在するが、図の煩雑さを防ぐため、図14にはトリミング抵抗R101とヒューズ回路ユニット302を一組のみ記載する。また、実施の形態2と同様、選択スイッチ回路およびスイッチ回路をNMOSトランジスタで構成する。ヒューズ回路ユニット302は、ヒューズ部310と、選択スイッチ回路SW0~SWnnは2以上の自然数と、スイッチ回路SW12とを有する。なお、図14に示された符号のうち、図8と同じ符号を付した構成は、図8と同じか又は類似の構成を示している。本実施の形態3と、実施の形態2と異なるのはヒューズ部310のヒューズの数と、それらに接続される選択スイッチ回路の数、及び、スイッチ回路SW11の有無である。よって、本実施の形態3では、その相違する部分を重点的に説明し、実施の形態2と同様の部分は説明を省略する。ヒューズ部310は、ヒューズF1~Fnnは2以上の自然数を有する。ヒューズF1~Fnのn個のヒューズは、ノードP0とPnの間に直列接続される。また、ヒューズF1~Fnのそれぞれのヒューズ間ノードをP1~Pn-1とする。そして、ノードP0~Pn-1と接地端子GNDとの間には、それぞれ上記選択スイッチ回路SW0~SWn-1が接続される。なお、トリミング抵抗R101がノードP0とPnとの間に接続される。ヒューズF1を最も大きい抵抗値を有するように構成し、ヒューズF2をヒューズF1の抵抗値の例えば2/3倍程度の抵抗値とするよう構成する。更に、ヒューズF2と隣接するヒューズF3をヒューズF2の抵抗値の例えば2/3倍程度の抵抗値とするよう構成する。以下、同様にして、ノードPnに接続されるヒューズFnを最も小さい抵抗値ヒューズFn-1の抵抗値の例えば2/3倍程度を有するように構成する。つまり、ヒューズF1~Fnの抵抗値をそれぞれRf1~Rfnとすると、Rf1>Rf2>>Rfnとなる。これは、言い換えると、ノードPnに接続されるヒューズを最も低抵抗とし、ノードP0側に近づくに従って順に高抵抗としいく構成となっている。なお、上記ヒューズの抵抗値の差異は、長さもしくは断面積もしくは形状を異なるよう形成することで調整する。選択スイッチ回路SW0~SWn-1は、それぞれNMOSトランジスタTr0~Trn-1を有する。これらNMOSトランジスタTr0~Trn-1はそれぞれ、ドレインがノードP0~Pn-1に接続され、ソースが接地端子GNDに接続される。ヒューズ溶融電圧出力回路103は、トリミング動作時に、所定の値の出力電圧をノードPnに出力する。選択スイッチ回路SW0~SWn-1NMOSトランジスタTr0~Trn-1のオン、オフは、実施の形態1と同様、制御回路104により制御される。また、ヒューズ溶融電圧出力回路103が活性化し、所定の値の出力電圧をノードPnに出力するタイミングも、実施の形態2と同様、制御回路104により制御される。以下に、半導体装置300の動作について説明する。なお、以降の説明では、選択スイッチ回路SW0~SWn-1およびスイッチ回路SW12がMOSトランジスタで構成される場合を前提に行う。まず、トリミング抵抗R101のトリミングを行わない場合は、ヒューズ部310のヒューズF0~Fnの溶断は行わない。このため、トリミング抵抗R101と並列に接続されているヒューズ部310のヒューズF0~Fnが導通状態を維持している。このため、スイッチ回路SW12をオン状態とし、ノードPnに所定の電圧が印加されると、トリミング抵抗R101よりも抵抗値の小さいヒューズ部310に電流が流れ、トリミング抵抗R101には電流が流れない。この状態が、トリミングが行われていない状態である。一方、トリミング抵抗R101のトリミングを行う場合、まずヒューズ部310の最も抵抗値の高いヒューズF1を溶断させる。図15に、このときのヒューズ回路ユニット302とヒューズ溶融電圧出力回路103の動作状態と示す。図15に示すように、スイッチSW12のトランジスタTr12、選択スイッチ回路SW1~SWn-1のトランジスタTr1~Trn-1をオフ状態、選択スイッチ回路SW0のトランジスタTr0をオン状態とし、ヒューズ溶融電圧出力回路103が出力電圧VhighをノードPnに印加させる。ノードPnに電圧Vhighが印加され、選択トランジスタTr0がオン状態となるため、ノードPn~P0に電流が流れる。ここで、上述したように、ヒューズF1は、最も抵抗値が高く、ノードPn~P0に電流が流れることで、ヒューズF1が溶断される。なお、他のヒューズにもヒューズF1を溶断したのと同じ電流が流れるが、抵抗値が最も高いヒューズF1が溶断した時点でその電流も遮断される。このため、他のヒューズが溶断する電流値には至らず、ヒューズFnのみが溶断されることになる。次に、図16に示すように、トランジスタTr12、トランジスタTr0、Tr2~Trn-1をオフ状態、トランジスタTr1をオン状態とし、ヒューズ溶融電圧出力回路103が出力電圧VhighをノードPnに印加させる。選択トランジスタTr1がオン状態となるため、ノードPn~P1に電流が流れる。ここで、ヒューズF2は、ヒューズF1に次いで抵抗値が高く、ノードPn~P1に電流が流れることで、ヒューズF2が溶断される。なお、他のヒューズにもヒューズF2を溶断したのと同じ電流が流れるが、上記電流経路のうち抵抗値が最も高いヒューズF2が溶断した時点でその電流も遮断され。このため、他のヒューズが溶断する電流値には至らず、ヒューズF2のみが溶断されることになる。次に、図17に示すように、トランジスタTr0、Tr1、Tr3~Trn-1をオフ状態、トランジスタTr2をオン状態とし、ヒューズ溶融電圧出力回路103が出力電圧VhighをノードP2nに印加させる。選択トランジスタTr2がオン状態となるため、ノードPn~P2に電流が流れる。ここで、ヒューズF3は、ヒューズF2に次いで抵抗値が高く、ノードPn~P2に電流が流れることで、ヒューズF3が溶断される。なお、他のヒューズにもヒューズFn3を溶断したのと同じ電流が流れるが、上記電流経路のうち抵抗値が最も高いヒューズFn3が溶断した時点でその電流も遮断され。このため、他のヒューズが溶断する電流値には至らず、ヒューズF3のみが溶断されることになる。上記動作を繰り返し、最終的に、図18に示すように、トランジスタTr0~Trn-2をオフ状態、トランジスタTrn-1をオン状態とし、ヒューズ溶融電圧出力回路103が出力電圧VhighをノードPnに印加させる。選択トランジスタTrn-1がオン状態となるため、ノードPn~Pn-1に電流が流れる。ここで、ヒューズFnは、最も抵抗値が小さいが本動作時には、電流経路上にヒューズFnしか残っておらず、ヒューズFnが溶断される。以上のように、ヒューズ部310のヒューズF1~Fnの全ての溶断処理が行われるが、ヒューズF1~Fnの少なくとも何れか1つでも完全に溶断されていれば、ヒューズ部310がオープン状態となる。このため、図19に示すように、スイッチ回路SW12をオン状態とし、ノードPnに所定の電圧が印加されても、オープン状態となったヒューズ部310に電流が流れず、トリミング抵抗R101に電流が流れる。この状態は、実施の形態1の図5で説明した状態と同様但し、ノードP4をPnに置き換えて考えるであり、図6のヒューズ回路ユニット102をヒューズ回路ユニット302で置き換えることができる。ここで、n個のヒューズを直列接続した場合の溶断不良率は、ヒューズ1個当たりの溶断不良率1/XXは定数のn乗となる。このため、本実施の形態3の半導体装置300の溶断不良率は、nの数ヒューズの個数が多ければ多いほどヒューズ1個を用いた場合と比較して大幅に低減できる。以上、本実施の形態3の半導体装置300では、ヒューズ部310のヒューズ数を実施の形態1よりも増やしても、実施の形態1と同様、端部ノードPnのみを高電圧Vhighとし、各ヒューズ間のノードと接地端子GNDとの間に接続される選択スイッチのトランジスタをオンすることで、各ヒューズに対する溶断のための電流経路を選択できる。このため、それぞれヒューズごとの両端を選択することなく各ヒューズを溶断可能となる。このため、実施の形態1、2と同様の効果を得ることが可能となり、更に実施の形態1と比較して、溶断不良率の大幅な低下を可能とする。更に、実施の形態1、2で必要であったスイッチ回路SW11とそのゲートに接続されるダイオードD30を削除でき、回路規模の削減が可能となる。なお、本実施の形態3の構成も、図7に適用可能であることは言うまでもない。発明の実施の形態4以下、本発明を適用した具体的な実施の形態4について、図面を参照しながら詳細に説明する。本実施の形態4も、本発明をトリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニットを備えた半導体装置に適用したものである。図20に本実施の形態4にかかる半導体装置400の構成を示す。半導体装置400は、トリミング抵抗R101と、ヒューズ回路ユニット402と、ヒューズ溶融電圧出力回路103と、制御回路104とを有する。なお、トリミング抵抗と、そのトリミング抵抗に並列に接続されたヒューズ回路ユニット402は、半導体装置400内に本来複数存在するが、図の煩雑さを防ぐため、図20にはトリミング抵抗R101とヒューズ回路ユニット402を一組のみ記載する。また、実施の形態1と同様、選択スイッチ回路およびスイッチ回路をNMOSトランジスタで構成する。ヒューズ回路ユニット402は、ヒューズ部410と、選択スイッチ回路SW1、SW2と、スイッチ回路SW11、SW12とを有する。なお、図20に示された符号のうち、図1と同じ符号を付した構成は、図1と同じか又は類似の構成を示している。本実施の形態4と、実施の形態1と異なるのはヒューズ部410のヒューズの数と、それらに接続される選択スイッチ回路の数、及び、制御回路104の制御方法である。よって、本実施の形態4では、その相違する部分を重点的に説明し、実施の形態1と同様の部分は説明を省略する。ヒューズ回路ユニット402は、ヒューズ部410と、選択スイッチ回路SW1、SW2と、スイッチ回路SW11、SW12とを有する。ヒューズ部410は、ヒューズF1~F3を有する。ヒューズF1は、ノードP0とP1の間に接続される。ヒューズF2は、ノードP1とP2の間に接続される。ヒューズF3は、ノードP2とP3の間に接続される。ここで、ヒューズ部410は、ノードP0とP3との間に接続される。また、トリミング抵抗R101もノードP0とP3との間に接続される。つまり、トリミング抵抗R101とヒューズ部410は、ノードP0とP3との間で並列接続される。このため、ヒューズ部410内のヒューズが切断溶断されていない場合で、ノードP0とP3間に所定の電圧が印加されると、トリミング抵抗R101より抵抗値の小さいヒューズ部410に電流が流れる。一方、ヒューズ部410内のヒューズが何れか1つでも切断溶断されている場合で、ノードP0とP3間に所定の電圧が印加されると、ヒューズ部410に電流が流れずトリミング抵抗R101に電流が流れる。ヒューズF1及びF3の抵抗値は同じ値とする。また、ヒューズF2の抵抗値はヒューズF1及びF3の抵抗値の1.5倍程度とする。つまり、ヒューズF1~F3の抵抗値をそれぞれRf1~Rf3とすると、Rf1<Rf2>Rf3となる。これは、言い換えると、図20のヒューズF2を高抵抗、その外側のヒューズF1、F4を低抵抗とする構成となっている。上記のように、ヒューズF1、F3と、ヒューズF2の抵抗値の差異は、長さもしくは断面積もしくは形状を異なるよう形成することで調整する。スイッチ回路SW11は、ノードP0とP3との間に接続される。スイッチ回路SW11のオン、オフ制御は、例えばノードP3の電圧により行われてもよいし、制御回路104の制御信号に応じて行われてもよい。ヒューズ溶融電圧出力回路103は、トリミング動作時に、所定の値の出力電圧をノードP3に出力する。選択スイッチ回路SW1、SW2NMOSトランジスタTr1、Tr2のオン、オフは、実施の形態1と同様、制御回路104により制御される。また、ヒューズ溶融電圧出力回路103が活性化し、所定の値の出力電圧をノードP3に出力するタイミングも、実施の形態1と同様、制御回路104により制御される。なお、上述した選択スイッチ回路SW1、SW2のオン、オフ動作をしている一連の過程において、ヒューズ溶融電圧出力回路103が活性化状態を保持していてもよい。このことにより、選択スイッチ回路SW1、SW2をオン、オフするだけの単純な制御だけでヒューズの溶融が可能となる。以下に、半導体装置400の動作について説明する。なお、以降の説明では、選択スイッチ回路SW1、SW2およびスイッチ回路SW11、SW12がMOSトランジスタで構成される場合を前提に行う。まず、トリミング抵抗R101のトリミングを行わない場合は、ヒューズ部410のヒューズF1~F3の溶断は行わない。このため、トリミング抵抗R101と並列に接続されているヒューズ部410のヒューズF1~F3が導通状態を維持している。このため、スイッチ回路SW12をオン状態とし、ノードP3に所定の電圧が印加されると、トリミング抵抗R101よりも抵抗値の小さいヒューズ部410に電流が流れ、トリミング抵抗R101には電流が流れない。この状態が、トリミングが行われていない状態である。一方、トリミング抵抗R101のトリミングを行う場合の動作状態を図21~図23に示す。まず図21に示すようにスイッチSW12のトランジスタTr12、選択スイッチ回路SW1のトランジスタTr1をオフ状態、選択スイッチ回路SW2のトランジスタTr2をオン状態とし、ヒューズ溶融電圧出力回路103が出力電圧VhighをノードP3に印加させる。この場合、スイッチ回路SW11のトランジスタTr11のゲートには、電圧VhighからダイオードD30の電圧ドロップ分0.7V程度低下した電圧が入力され、実施の形態1と同様、トランジスタTr11がオン状態となる。トランジスタTr11がオン状態となることから、ノードP0とP3が電気的に接続され、ノードP0とP3のいずれにも電圧Vhighが印加される。また、選択トランジスタTr2がオン状態となるため、ノードP0~P2、ノードP3~P2にそれぞれ電流が流れる。ここで、上述したように、ヒューズF2は、最も抵抗値が高く、ノードP0~P2に電流が流れることで、ヒューズF2が溶断される。なお、ヒューズF1にもヒューズF2を溶断したのと同じ電流が流れるが、抵抗値が最も高いヒューズF2が溶断した時点でその電流も遮断される。このため、ヒューズF1が溶断する電流値には至らず、ヒューズF2が溶断されることになる。なお、ヒューズF3に流れる電流は、ヒューズF2が遮断されても電流が流れるため、図21の動作時に溶断される。次に、図22に示すように、トランジスタTr12をオフ状態、トランジスタTr1、Tr2をオン状態とし、ヒューズ溶融電圧出力回路103が出力電圧VhighをノードP3に印加させる。選択トランジスタTr1がオン状態となるため、ノードP0~P1に電流が流れ、ヒューズF1が溶断される。以上、図21、図22で説明したような動作により、ヒューズ部410のヒューズF1~F3の溶断処理が行われる。この溶断処理により、ヒューズF1~F3の少なくとも何れか1つでも完全に溶断されていれば、ヒューズ部410がオープン状態となり、トリミング動作が完了する。そして、このトリミング動作完了後、図23に示すように、スイッチ回路SW12をオン状態とすると、オープン状態となったヒューズ部410に電流が流れず、トリミング抵抗R101に電流が流れる。この状態は、実施の形態1の図5で説明した状態と同様但し、ノードP4をP3に置き換えて考えるであり、図6のヒューズ回路ユニット102をヒューズ回路ユニット402で置き換えることができる。ここで、3個のヒューズを直列接続した場合の溶断不良率は、ヒューズ1個当たりの溶断不良率1/XXは定数の3乗となる。このため、本実施の形態4の半導体装置400の溶断不良率は、実施の形態1と同様、ヒューズ1個を用いた場合と比較して大幅に低減できる。以上、本実施の形態4の半導体装置400では、実施の形態1と同様、端部ノードP0、P3のみを高電圧Vhighとし、各ヒューズ間のノードと接地端子GNDとの間に接続される選択スイッチのトランジスタをオンすることで、各ヒューズに対する溶断のための電流経路を選択できる。このため、それぞれヒューズごとの両端を選択することなく各ヒューズを溶断可能となる。このため、実施の形態1と同様の効果を得ることが可能となる。なお、本実施の形態4の構成も、図7に適用可能であることは言うまでもない。更に、図24に示す半導体装置500のヒューズ回路ユニット502のように、ヒューズ部510のヒューズの数を2個にしてもよい。半導体装置500は、トリミング抵抗R101と、ヒューズ回路ユニット502と、ヒューズ溶融電圧出力回路103と、制御回路104とを有する。ヒューズ回路ユニット502は、ヒューズ部510と、選択スイッチ回路SW1と、スイッチ回路SW11、SW12とを有する。ヒューズ部410は、ヒューズF1、F2を有する。ヒューズF1は、ノードP0とP1の間に接続される。ヒューズF2は、ノードP1とP2の間に接続される。トリミング抵抗R101、スイッチ回路SW11は、ノードP0、P2の間に接続される。この半導体装置500では、トリミング抵抗R101のトリミングを行う場合、選択スイッチ回路SW1をオン状態とすることで、ノードP0からP1及びノードP2からP1に電流が流れヒューズF1、F2の溶断が行われる。この場合であっても、2個のヒューズを直列接続した場合の溶断不良率は、ヒューズ1個当たりの溶断不良率1/XXは定数の2乗となり、ヒューズ1個を用いた場合と比較して溶断不良率を大幅に低減できる。なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、選択スイッチやスイッチ回路をMOSトランジスタからバイポーラトランジスタにしてもよい。また、選択スイッチSW1~SWnをMOSトランジスタ以外にも、MEMSスイッチ等のマイクロリレースイッチで置き換えてもよい。また、NMOSトランジスタをPMOSトランジスタ、接地端子GNDを電源端子VDDに置き換えることも可能である。なお、この場合、ヒューズ溶融電圧出力回路103が出力する電圧は負電圧となることに注意する。