"それぞれの主面に端子が形成された第1のMOSFETチップと、第2のMOSFETチップと、該第1のMOSFETチップ、および前記第2のMOSFETチップのゲートを駆動するドライバチップを備えて、入力電力を変換する半導体装置において、前記第2のMOSFETチップのドレイン電極と、前記第1のMOSFETチップのソース電極を電気的に接続する導体部材と、前記第1のMOSFETチップと、前記第2のMOSFETチップをパッケージに封止する封止体とを備え、前記導体部材と接続されていない前記第1のMOSFETチップのソース電極と、前記ドライバチップを接続したことを特徴とする半導体装置。請求項1記載の半導体装置において、前記第1のMOSFETチップの主面には、ソース端子、およびゲート端子が形成され、かつ、該第1のMOSFETチップの裏面には、ドレイン端子が形成されていることを特徴とする半導体装置。請求項2記載の半導体装置において、前記第1のMOSFETチップの主面には、ソース端子、およびゲート端子が形成され、該ゲート端子と前記ドライバチップの回路は電気的に接続されていることを特徴とする半導体装置。一つのパッケージに形成される半導体装置であって、外部電源の高電位と電気的に接続される第1の外部端子と、前記外部電源の低電位と電気的に接続される第2の外部端子と、第3の外部端子と、前記第1の外部端子の上部に形成された第1の半導体チップと、前記第2の外部端子の上部に形成された第2の半導体チップと、前記第1および第2の半導体チップを制御するドライバチップとを有し、前記第1の半導体チップの主面にソース端子が形成され、前記第1の半導体チップの裏面にドレイン端子が形成され、前記第2の半導体チップの主面にドレイン端子が形成され、前記第2の半導体チップの裏面にソース端子が形成され、前記第1の半導体チップのソース端子、前記第2の半導体チップのドレイン端子および前記第3の外部端子の上部に一つの導体部材が形成され、前記導体部材は、前記第1の半導体チップのソース端子、前記第2の半導体チップのドレイン端子および前記第3の外部端子に電気的に接続され、前記第1、第2および第3の外部端子は、前記パッケージの裏面に形成され、前記第1の外部端子は、前記第1の半導体チップのドレイン端子に電気的に接続され、前記第2の外部端子は、前記第2の半導体チップのソース端子に電気的に接続され、前記第1の外部端子に前記外部電源の高電位が印加され、前記第2の外部端子に前記外部電源の低電位が印加され、前記パッケージの裏面において、前記第1の外部端子と前記第2の外部端子とは隣接して配置されることを特徴とする半導体装置。請求項4記載の半導体装置において、前記第1の半導体チップの主面にゲート端子が形成され、前記ドライバチップの主面に、第1端子が形成され、前記ドライバチップの第1端子に、前記第1の半導体チップのゲート端子に電気的に接続されるワイヤが接続されていることを特徴とする半導体装置。請求項5記載の半導体装置において、前記第2の半導体チップの裏面にゲート端子が形成され、前記ドライバチップの主面に、第2端子が形成され、前記ドライバチップの第2端子に、前記第2の半導体チップのゲート端子に電気的に接続されるワイヤが接続されていることを特徴とする半導体装置。請求項5記載の半導体装置において、前記導体部材の断面積は、前記ワイヤの断面積よりも大きいことを特徴とする半導体装置。請求項4記載の半導体装置において、前記半導体装置はDC/DCコンバータ用の半導体装置であることを特徴とする半導体装置。請求項4記載の半導体装置において、前記第1および第2の半導体チップは、パワートランジスタチップであることを特徴とする半導体装置。近年、半導体装置の高集積化や小型化が進められており、特に複数の半導体チップを絶縁材料により封止した半導体装置は、MCMMultiChipModuleと呼ばれ、開発が行われている。前記MCMの適用例の1つに、電源回路などに用いられるスイッチング回路がある。その中でも絶縁型DC/DCコンバータはパーソナルコンピュータなどの情報機器に広く用いられており、これらの製品は、CPUCentralProcessingUnitなどの大電流化や高周波数化に伴い、高効率化および小型化が求められる。DC/DCコンバータは、制御用と同期用のパワーMOSFETMetalOxideSemiconductorFieldEffectTransistorと、これらのON/OFFを行うドライバICIntegratedCircuitと、その他チョークコイルやコンデンサなどによって構成されるが、一般にDC/DCコンバータ用MCMでは、2つのパワーMOSFETと1つのドライバICが1つのパッケージに封入されている。このように複数の半導体チップを1つのパッケージ封止体に封入する目的は、実装面積の低減に加えて、回路上の寄生インダクタンスや寄生抵抗成分を低減することにある。なお、電源回路の大電流化や高周波数化のため、これらの寄生成分が原因となる損失は大きく、それを抑えるためには、各チップ間、ドライバIC-MOSFET間、出力端子-負荷間の配線パターンを短くする必要がある。そのため、ドライバICとMOSFETが近い位置に封入され、電源回路を構成する半導体素子を1パッケージとすることで負荷の直近に実装できる電源用MCMは、今後の電源装置の主流になると期待されている。つまり、MCMによる実装では、従来の個別にパッケージした各素子をプリント基板上に配置する実装に比べて配線距離が短くなり、寄生インダクタンスや寄生抵抗は大幅に減少しており、低損失な回路が実現できる。しかしながら、MCMでは、複数の半導体チップが1パッケージ化されることにより、実装面積は低減されるが、それと引き換えに放熱性が減少することが問題となる。また、本発明者が検討した図16の比較例に示すように、MCMでは、チップ-フレーム間の主要な電流経路をワイヤで電気的に接続しているため、全体の寄生成分の中でワイヤ部分は大きな割合を占めており、このワイヤ部分での抵抗やインダクタンスの寄生成分の増加が問題となる。本発明の目的は、電気的特性の向上を図る半導体装置を提供することにある。また、本発明のその他の目的は、放熱性の向上を図る半導体装置を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。すなわち、本発明は、それぞれの主面に端子が形成されトランジスタ回路を有する第1の半導体チップと、第2の半導体チップを備え、該第1の半導体チップと第2の半導体チップは接続され、該接続された半導体チップの両端にはコンデンサの電圧が印加される半導体装置において、前記第1の半導体チップと、該第1の半導体チップに対して表裏面反対の向きで搭載された前記第2の半導体チップとを電気的に接続する板状導体部材と、前記第1の半導体チップと、前記第2の半導体チップをパッケージに封止する封止体と、前記第1の半導体チップの端子と電気的に接続し、入力電位が印加される第1の外部接続端子と、前記第2の半導体チップの端子と電気的に接続し、接地電位が印加される第2の外部接続端子と、前記第1及び第2の外部接続端子は前記パッケージの裏面に隣接して配置されたものである。また、本発明は、一つのパッケージに形成される半導体装置であって、コンデンサの一端が接続される第1の外部端子と、前記コンデンサの他端が接続される第2の外部端子と、第3の外部端子と、前記第1の外部端子の上部に形成された第1の半導体チップと、前記第2の外部端子の上部に形成された第2の半導体チップと、前記第1および第2の半導体チップを制御するドライバチップとを有し、前記第1の半導体チップの主面にソース端子が形成され、前記第1の半導体チップの裏面にドレイン端子が形成され、前記第2の半導体チップの主面にドレイン端子が形成され、前記第2の半導体チップの裏面にソース端子が形成され、前記第1の半導体チップのソース端子、前記第2の半導体チップのドレイン端子および前記第3の外部端子の上部に一つの導体部材が形成され、前記導体部材は、前記第1の半導体チップのソース端子、前記第2の半導体チップのドレイン端子および前記第3の外部端子に電気的に接続され、前記第1、第2および第3の外部端子は、前記パッケージの裏面に形成され、前記第1の外部端子は、前記第1の半導体チップのドレイン端子に電気的に接続され、前記第2の外部端子は、前記第2の半導体チップのソース端子に電気的に接続され、前記第1の外部端子に入力電位が印加され、前記第2の外部端子に接地電位が印加され、前記パッケージの裏面において、前記第1の外部端子と前記第2の外部端子とは隣接して配置されるものである。一例として、DC/DCコンバータ用MCMをあげると、制御用パワーMOSFETのドレイン端子は板状の導体を介して外部接続端子である入力端子と電気的に接続されているか、あるいは、入力端子の一部である板状の導体に直接接続されており、同期用パワーMOSFETのソース部も同様に、板状の導体を介して外部接続端子である接地端子と電気的に接続されているか、あるいは、接地端子の一部である板状の導体に直接接続されている。また、制御用パワーMOSFETのソース端子と同期用パワーMOSFETのドレイン端子は、それぞれ板状の導体に接続され、それらが何らかの導体で接続されているか、あるいは、制御用パワーMOSFETのソース端子と同期用パワーMOSFETチップのドレイン端子は、共通の導体の一部にそれぞれ接続されているものである。また、その導体は外部接続端子である出力端子と電気的に接続されているか、あるいは、出力端子の一部である。さらに、入力端子、接地端子、出力端子とそれぞれ接続されている、あるいはその一部である板状の導体は、半導体装置を封入している絶縁材料の外部にその一部、あるいは全体が露出しているものである。また、制御用パワーMOSFETのソース端子と同期用パワーMOSFETチップのドレイン端子の接続に、共通の板状の導体を用いており、同期用パワーMOSFETの天地を逆転させて導体の共通の面に接続するものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。2つの半導体チップの端子を接続する板状導体部材を有することにより、ワイヤ接続に比べて寄生抵抗および寄生インダクタンスの低減化を図ることができ、半導体装置における電気的特性の向上を図ることができる。さらに、前記板状導体部材が封止体から露出していることにより、半導体装置における放熱性の向上を図ることができる。以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数など個数、数値、量、範囲などを含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。実施の形態1図1は本発明の実施の形態1の半導体装置非絶縁型DC/DCコンバータ用マルチチップモジュールの構造の一例を封止体を透過して示す平面図、図17は図1に示す半導体装置の内部を透過して示す斜視図、図2は図1に示すA-A線に沿って切断した断面の構造を示す断面図、図3は図1に示す半導体装置の構造を示す裏面図、図4は図1に示す半導体装置の構造を示す外観斜視図、図5~図7はそれぞれ本発明の実施の形態1の変形例の半導体装置の構造を示す断面図、図8は図1に示す半導体装置非絶縁型DC/DCコンバータにおける実装時の等価回路の一例を示す回路図、図16は比較例の電源用マルチチップモジュールの構造を封止体を透過して示す平面図である。図1~図4、図17に示す本実施の形態1の半導体装置は、複数の半導体チップが1つの封止体封入用絶縁樹脂17に封入されたものであり、本実施の形態1では、前記半導体装置の一例として、非絶縁型DC/DCコンバータ用のMCMマルチチップモジュール1を取り上げて説明する。なお、MCM1は、図3に示すように、封止体17の裏面17bの周縁部に複数の外部接続端子11が配置されたノンリード型のQFNQuadFlatNonleadedPackage構造のものである。本実施の形態1のMCM1の基本構造は、複数の半導体チップと、この複数の半導体チップのうちの少なくとも2つの半導体チップの端子部と電気的に接続する板状導体部材と、前記複数の半導体チップを封止する封止体17と、封止体17の裏面17bの周縁部に配置された複数の外部接続端子11とからなり、前記板状導体部材によって接続された少なくとも2つの半導体チップがそれぞれトランジスタ回路を有しているとともに、前記板状導体部材が封止体17から露出している。なお、MCM1は、第1の半導体チップである制御用パワーMOSFETチップ2と、この制御用パワーMOSFETチップ2と板状導体部材によって電気的に直列に接続された第2の半導体チップである同期用パワーMOSFETチップ3と、これらのチップの動作をON/OFFする第3の半導体チップであるドライバICチップ4とを有しており、これら3つの半導体チップが封止体17に封止封入されている。つまり、MCM1には、それぞれに電源用のトランジスタ回路を有した2つの半導体チップ第1および第2の半導体チップと、これらの2つの半導体チップを制御するドライバ回路を有した1つの半導体チップ第3の半導体チップが搭載されている。本実施の形態1のMCM1の詳細の構造について説明すると、図1、図2に示すように、入力側板状リード部第1の板状導体部材5上に制御用パワーMOSFETチップ第1のトランジスタ2が配置されている。すなわち、制御用パワーMOSFETチップ2の裏面2bには、制御用パワーMOSFETのドレイン端子DT1第1の出力電極となる端子部が形成されており、このドレイン端子DT1に第1の板状導体部材である入力側板状リード部5が接続されている。一方、制御用パワーMOSFETチップ2の主面2aには、制御用パワーMOSFETのソース端子第2の出力電極ST1、およびゲート端子入力電極GT1となる端子部が形成されており、制御用パワーMOSFETチップ2の主面2aのソース端子ST1と、第2の板状導体部材であるソース用板状リード部12とが接続されている。また、出力側板状リード部6上には同期用パワーMOSFETチップ第2のトランジスタ3が配置されている。すなわち、同期用パワーMOSFETチップ3の裏面3bには、同期用パワーMOSFETのドレイン端子第1の出力端子DT2となる端子部が形成されており、このドレイン端子DT2に第3の板状導体部材である出力側板状リード部6が接続されている。一方、同期用パワーMOSFETチップ3の主面3aには、同期用パワーMOSFETのソース端子ST2、およびゲート端子入力電極GT2となる端子部が形成されており、同期用パワーMOSFETチップ3の主面3aのソース端子ST2と、第4の板状導体部材であるソース用板状リード部13とが接続されている。また、MCM1は、接地側板状リード部7とドライバ側板状リード部8を有しており、ドライバ側板状リード部8上には、ドライバICチップ4が配置されている。すなわち、ドライバICチップ4とドライバ側板状リード部8とが接続されている。ドライバICチップ4では、その主面4aの複数の端子9のうちの一部の端子9と、パワーMOSFETチップのゲート端子GT1、ソース端子ST1、ゲート端子GT2およびソース端子ST2とが、それぞれ金線などの金属細線であるワイヤ10によって電気的に接続されており、各パワーMOSFETのON/OFFの制御に用いられる。ドライバICチップ4の主面4aのその他の端子9は、それぞれ電源電圧端子、ブート端子、電圧確認用端子および制御信号入力端子などであり、これらに対応する外部接続端子11とワイヤ10によって接続されている。図3に示すように、各半導体チップが搭載された入力側板状リード部5、出力側板状リード部6およびドライバ側板状リード部8は、MCM1の封止体17の裏面17bにおいて、それぞれ一部あるいは全部が露出しており、プリント実装基板と電気的に接続するための外部接続用端子としてだけでなく、前記プリント実装基板に熱を放出する放熱部品としての役割も果たしている。また、図1、図2に示すように、ソース用板状リード部12は、制御用パワーMOSFETチップ2のソース端子ST1と、出力側板状リード部6とを電気的に接続しており、同様にソース用板状リード部13は、同期用パワーMOSFETチップ3のソース端子ST2と、接地側板状リード部7とを電気的に接続している。なお、図4に示すように、ソース用板状リード部12およびソース用板状リード部13は、それぞれその一部をMCM1の封止体17の表面17aに露出している。また、図2に示すように、制御用パワーMOSFETチップ2および同期用パワーMOSFETチップ3におけるそれぞれ裏面2b,3bのドレイン端子DT1,DT2は、例えば、銀ペースト14などのダイボンディング材を介してそれぞれ入力側板状リード部5、出力側板状リード部6に接合されている。一方、制御用パワーMOSFETチップ2および同期用パワーMOSFETチップ3におけるそれぞれ主面2a,3aのソース端子ST1,ST2は、例えば、金バンプ15などの複数の導電性の突起電極を介してソース用板状リード部12,13にそれぞれ接合されている。ただし、制御用パワーMOSFETチップ2および同期用パワーMOSFETチップ3における主面2a,3aのソース端子ST1,ST2それぞれとソース用板状リード部12,13との接合は、半田からなる突起電極や、あるいはペースト状の導電性の接着剤などを用いて行ってもよい。ここで、図2、図5、図6および図7は、第2の板状導体部材と第3の板状導体部材、および第4の板状導体部材と接地側板状リード部7における種々の接続状態を示すものである。図2に示すように、ソース用板状リード部12と出力側板状リード部6、およびソース用板状リード部13と接地側板状リード部7は、それぞれ導体16を介して電気的に接続されている。また、図5の変形例に示すように、ソース用板状リード部12a,13aをそれぞれ出力側板状リード部6、接地側板状リード部7と接続する部分まで同一の導体部材となるように加工して、はんだ18などを用いて接続しても良い。ソース用板状リード部12、導体16、出力側板状リード部6から構成される導体部材第2導体部材または第3導体部材は2箇所の屈折部を有し、略S字形状となっている。また、図6や図7の変形例に示すように、ソース用板状リード部第2の板状導体部材12と出力側板状リード部第3の板状導体部材6とが、さらに、ソース用板状リード部13と接地側板状リード部7とが一体に形成されていてもよい。図6に示す変形例は、プレス加工によって一体に形成されている場合であり、また、図7に示す変形例は、曲げ加工によって一体に形成されている場合である。このように本実施の形態1のMCM1では、封止体17の表面17a側に配置されたソース用板状リード部12と、封止体17の裏面17b側に配置された出力側板状リード部6とが、封止体17の内部における制御用パワーMOSFETチップ2および同期用パワーMOSFETチップ3それぞれの外側で連結して電気的に接続されている。次に、図8は、MCM1の実装時の等価回路の一例を示すものである。MCM1がコイル20、コンデンサ22,23、さらに負荷24、入力電源21などと配線で接続されている。非絶縁型DC/DCコンバータ回路19において、生じる発熱のうち大部分は制御用パワーMOSFETチップ2および同期用パワーMOSFETチップ3で発生する。本実施の形態1のMCM1によれば、電流経路である板状導体部材が、その一方の面で半導体チップに接続されており、かつ他方の面が封止体17の外部に露出していることから、放熱性を高めることができる。封止体17の裏面17bに露出した板状導体部材は、外部接続用の端子部として用いられるのと同時に、MCM1を実装するプリント配線基板に熱を逃がすことができる。さらに、封止体17の表面17aに露出した板状導体部材は、直接外気への熱の排出、あるいはMCM1に取り付ける放熱フィン27図13、図14参照やヒートシンクなどの放熱部材への伝熱効果を高める役割を有している。すなわち、制御用パワーMOSFETチップ2および同期用パワーMOSFETチップ3で発生した熱を、封止体17の裏面17bに露出した入力側板状リード部5および出力側板状リード部6からプリント実装基板に伝えて放熱することができ、さらに、封止体17の表面17aに露出したソース用板状リード部12およびソース用板状リード部13から外部に放出することができるため、より高い放熱効果を得ることができる。したがって、MCM1における放熱性の向上を図ることができる。さらに、MCM1の電圧変換効率を向上させることができる。また、制御用パワーMOSFETチップ2のソース端子ST1と出力側板状リード部6とを、さらに、同期用パワーMOSFETチップ3のソース端子ST2と接地側板状リード部7とをソース用板状リード部12,13によってそれぞれ接続することにより、図16に示す比較例のマルチチップモジュールのような一般的に用いられる金線などのワイヤ25を用いたワイヤ接続に比べて、本実施の形態1のMCM1は電流が流れる経路の断面積を大きくすることができるため、抵抗やインダクタンスの寄生成分が小さくなり、変換効率の向上に寄与することが可能になる。すなわち、ワイヤ接続に比べて寄生抵抗および寄生インダクタンスの低減化を図ることができ、MCM1における電気的特性の向上を図ることができる。また、第1のトランジスタの第1の出力電極と第2の出力電極との電流経路と第2のトランジスタの第1の出力電極と前記第2の出力電極との電流経路とを直列接続し、第1導体部材、第2導体部材、第3導体部材、第1のトランジスタ、第2のトランジスタを機械的に一体化して構成することにより、信頼性が高い半導体装置を容易に製造することが可能となる。実施の形態2図9は本発明の実施の形態2の半導体装置非絶縁型DC/DCコンバータ用マルチチップモジュールの構造の一例を封止体を透過して示す平面図、図10は図9に示すB-B線に沿って切断した断面の構造を示す断面図、図11は図9に示す半導体装置の構造を示す裏面図、図12は図9に示す半導体装置の構造を示す外観斜視図である。本実施の形態2の半導体装置は、実施の形態1と同様に、非絶縁型DC/DCコンバータ用のMCMマルチチップモジュール1であり、制御用パワーMOSFETチップ2と、同期用パワーMOSFETチップ3と、これらをON/OFFさせるドライバICチップ4とが封入された半導体パッケージである。本実施の形態2のMCM1の構造について説明すると、図9,10に示すように、入力側板状リード部5上に制御用パワーMOSFETチップ2が配置されている。さらに、制御用パワーMOSFETチップ2の主面2aには、制御用パワーMOSFETのソース端子ST1、およびゲート端子GT1となる端子部が形成されており、また、制御用パワーMOSFETチップ2の裏面2bには、制御用パワーMOSFETのドレイン端子DT1となる端子部が形成されている。一方、実施の形態1とは異なり、接地側板状リード部7上に同期用パワーMOSFETチップ3が配置されている。すなわち、図10に示すように、第2の半導体チップである同期用パワーMOSFETチップ3が、第1の半導体チップである制御用パワーMOSFETチップ2と表裏面反対の向きで天地を逆にして配置されている。なお、同期用パワーMOSFETチップ3の主面3aには、同期用パワーMOSFETのドレイン端子DT2となる端子部が形成されており、また、同期用パワーMOSFETチップ3の裏面3bには、同期用パワーMOSFETのソース端子ST2、およびゲート端子GT2となる端子部が形成されている。さらに、このDC/DCコンバータ用MCM1は図9に示すように、出力側板状リード部6を有している。また、ドライバ側板状リード部8上には、ドライバICチップ4が配置されており、このドライバICチップ4の主面4aの複数の端子9の一部と、制御用パワーMOSFETチップ2のゲート端子GT1、ソース端子ST1、同期用パワーMOSFETチップ3のソース端子ST2、ゲート端子GT2とが、それぞれ電気的に接続されており、各パワーMOSFETのON/OFFの制御に用いられる。なお、ゲート端子GT2が下方を向いた主面3aに形成されているため、図9に示すように、ドライバICチップ4の複数の端子9の一部と、同期用パワーMOSFETチップ3のゲート端子GT2とが金属板26を介してワイヤ10によって接続されている。ゲート端子GT2と金属板26とは、例えば、バンプ電極などを介して電気的に接続されている。その他の端子は、それぞれ電源電圧端子、ブート端子、電圧確認用端子、および制御信号入力端子などであり、対応する外部接続端子11とワイヤ10を介して接続されている。また、入力側板状リード部5、出力側板状リード部6、接地側板状リード部7およびドライバ側板状リード部8それぞれは、図11に示すように、封止体17の裏面17bにそれぞれの一部もしくは全部を露出しており、プリント実装基板と電気的に接続するための外部接続用の端子部としてだけでなく、プリント実装基板に熱を排出する放熱部品としての役割も果たしている。ただし、必ずしも全ての板状リード部を露出させる必要は無く、例えば、出力側板状リード部6のみが露出していない構造などであっても良い。また、ソース用板状リード部12は、制御用パワーMOSFETチップ2のソース端子ST1と、同期用パワーMOSFETチップ3のドレイン端子DT2を電気的に接続している。さらに、図12に示すようにこのソース用板状リード部12は、その一部が封止体17の表面17aに露出している。したがって、本実施の形態2のMCM1では、図9に示すように、第2の板状導体部材であるソース用板状リード部12における制御用パワーMOSFETチップ2一方の半導体チップとの接続箇所と、同期用パワーMOSFETチップ3他方の半導体チップとの接続箇所とが、封止体17の表面17aで連結している。なお、制御用パワーMOSFETチップ2では、そのドレイン端子DT1が形成された面は、例えば、銀ペースト14などのダイボンディング材を介して入力側板状リード部5に圧着されており、その反対側の面のソース端子ST1は、例えば、金バンプ15などの導電性材料を介してソース用板状リード部12に接続されている。一方、同期用パワーMOSFETチップ3では、そのドレイン端子DT2が形成された面は、例えば、銀ペースト14などのダイボンディング材を介してソース用板状リード部12に圧着され、その反対側の面のソース端子ST2は、例えば、金バンプ15などの導電性材料を介して接地側板状リード部7に接続されている。本実施の形態2のMCM1では、少なくとも1つの半導体チップを表裏反対の向きで搭載することにより、実施の形態1のMCM1に比較してソース用板状リード部12の加工を容易にすることができる。すなわち、図10に示すように、平板状の1枚のソース用板状リード部12のみを用いて制御用パワーMOSFETチップ2のソース端子ST1と、同期用パワーMOSFETチップ3のドレイン端子DT2とをソース用板状リード部12の同一面に接続することができるため、ソース用板状リード部12の異なった面に複数の半導体チップが接続されることによる加工の煩雑さを避けることができ、したがって、リード部間の接続や加工に要する手間を低減することができる。これにより、MCM1の構造を単純化することができる。また、実施の形態のMCM1に比較して、ソース用板状リード部12を1枚の平板状で形成することが可能なため、ソース用板状リード部12の面積をさらに大きくすることができ、放熱効果をさらに向上させることができるとともに、電圧変換効率をさらに向上させることができる。実施の形態3図13は本発明の実施の形態3の半導体装置非絶縁型DC/DCコンバータ用マルチチップモジュールの構造の一例を示す断面図、図14は本発明の実施の形態3の変形例の半導体装置の構造を示す断面図である。本実施の形態3の半導体装置は、実施の形態1,2と同様に、非絶縁型DC/DCコンバータ用のMCMマルチチップモジュール1であり、さらに放熱性を向上させる構造について説明するものである。図13に示すMCM1は、実施の形態1で説明したMCM1に放熱部材である放熱フィン27を取り付けたものである。すなわち、実施の形態1のMCM1は、封止体17の表面17aに露出する2つの板状リード部ソース用板状リード部12,13が異なる電位を有しているため、放熱フィン27などの放熱部材が、絶縁シート28を介して取り付けられている。このように、MCM1の表面17aにおいて、これに露出した板状リード部に放熱フィン27を取り付けることにより、MCM1の放熱性をさらに高めることができる。また、図14に示すMCM1は、実施の形態2のMCM1に放熱部材である放熱フィン27を取り付けたものである。このMCM1では、封止体17の表面17aに露出する板状リード部は、ソース用板状リード部12の1つだけである。したがって、ソース用板状リード部12と放熱フィン27とを絶縁シート28などを介在させることなく直接接続することができ、図13に示すMCM1に比較してさらに放熱性を高めることができる。また、ソース用板状リード部12と放熱フィン27とを一体化させることも可能となり、その場合、より高い放熱効果を得ることができる。実施の形態4図15は本発明の実施の形態4の半導体装置非絶縁型DC/DCコンバータ用マルチチップモジュールの構造の一例を封止体を透過して示す平面図である。本実施の形態4の半導体装置は、実施の形態1,2と同様に非絶縁型DC/DCコンバータ用のMCMマルチチップモジュール1であるが、実施の形態1および実施の形態2のMCM1が、制御用パワーMOSFETチップ2のソース端子ST1、ゲート端子GT1とドライバICチップ4の端子9との接続において、あるいは同期用パワーMOSFETチップ3のソース端子ST2、ゲート端子GT2とドライバICチップ4の端子9との接続において、それぞれワイヤ10を用いているのに対して、本実施の形態4のMCM1は、これらのゲートドライブ回路、またはその他の接続において金属板他の板状導体部材29を用いていることである。すなわち、図15に示す一例では、制御用パワーMOSFETチップ2の端子部とこれに対応するドライバICチップ4の端子9とが、かつ同期用パワーMOSFETチップ3の端子部とこれに対応するドライバICチップ4の端子9とがそれぞれ金属板29によって電気的に接続されている。さらに、各端子と金属板29との電気的な接続は、例えば、金バンプ15などを用いて行う。MCM1では、高速スイッチング時には、ゲートドライブ回路など主電流経路以外の寄生抵抗、寄生インダクタンスが効率低下の原因となることがあるため、このようにドライバICチップ4と、制御用パワーMOSFETチップ2や同期用パワーMOSFETチップ3の電極間を金属板29で接続することにより、ワイヤ接続に比較して寄生抵抗、寄生インダクタンスを低減することができる。なお、同様に、図15に示すその他のワイヤ10についても金属板29に置き換えが可能である。以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、前記実施の形態1~4では、MCM1の構造として、QFN型の半導体装置の場合を取り上げて説明したが、MCM1は、QFN型に限ることなく、複数の半導体チップが封止体に封入された構造であれば、QFPQuadFlatPackage型などの他の構造の半導体装置であってもよい。さらに、封入される半導体チップの数も3つに限定されるものではなく、4つ以上であってもよい。"