半導体基板と、前記半導体基板の上に形成された第1の絶縁膜と、前記第1の絶縁膜の上に形成され、下部電極、キャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタと、前記キャパシタの上に形成され、平面視で前記上部電極の全領域を含むホールを備えた第2の絶縁膜と、前記ホール内に形成されたタングステンを含む導体プラグと、を有することを特徴とする半導体装置。平面視したときに、前記ホールの重心と前記上部電極の重心とが一致することを特徴とする請求項1に記載の半導体装置。平面視したときに、前記ホールの形状は、前記上部電極の形状と相似であることを特徴とする請求項1又は請求項2に記載の半導体装置。前記キャパシタの下の前記第1の絶縁膜に、平面視で前記下部電極の全領域を含む開口が形成されて、該開口内にタングステンを含む導体が埋め込まれたことを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置。前記半導体基板に形成された不純物拡散領域と、前記不純物拡散領域の上の前記第1の絶縁膜に埋め込まれ、前記不純物拡散領域と電気的に接続されたコンタクトプラグと、前記第1の絶縁膜の上に形成され、平面視で前記下部電極の全領域を含む開口を前記コンタクトプラグの上に備えた層間絶縁膜と、前記開口内に埋め込まれ、前記コンタクトプラグと前記下部電極とに電気的に接続されたタングステンを含む導体とを更に有することを特徴とする付記1乃至付記3のいずれか1項に記載の半導体装置。前記キャパシタと前記導体プラグの各々が複数設けられ、隣接する前記キャパシタのうちの一方が備える前記上部電極の直下のキャパシタ誘電体膜に向けて入射する放射線が、他方の前記キャパシタの上の前記導体プラグによって遮られることを特徴とする請求項1乃至請求項5のいずれか1項に記載の半導体装置。前記キャパシタの横の前記第2の絶縁膜にタングステンを含む別の導体プラグが設けられ、前記上部電極の直下の前記キャパシタ誘電体膜に向けて入射する放射線が、前記別の導体プラグによって遮られることを特徴とする請求項1乃至請求項5のいずれか1項に記載の半導体装置。前記第2の絶縁膜の上方に形成されたタングステンを含む遮蔽体を更に有し、前記上部電極の直下の前記キャパシタ誘電体膜に向けて入射する放射線が、前記遮蔽体によって遮られることを特徴とする請求項1乃至請求項5のいずれか1項に記載の半導体装置。前記半導体基板は、前記キャパシタが複数形成されたセル領域を有し、前記半導体基板の上に、少なくとも前記第2の絶縁膜の上面に達する高さを有し、かつ、平面視で前記セル領域を囲うタングステンを含む導体リングが設けられたことを特徴とする請求項1乃至請求項8のいずれか1項に記載の半導体装置。半導体基板の上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜の上に、下部電極、キャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタを形成する工程と、前記キャパシタを覆う第2の絶縁膜を形成する工程と、前記第2の絶縁膜をパターニングすることにより、該第2の絶縁膜に、平面視で前記上部電極の全領域を含むホールを形成する工程と、前記ホール内に、前記上部電極と電気的に接続されたタングステンを含む導体プラグを形成する工程と、を有することを特徴とする半導体装置の製造方法。キャパシタを備えた半導体装置との製造方法において、その半導体装置の放射線耐性を高めることを目的とする。以下の開示の一観点によれば、半導体基板と、前記半導体基板の上に形成された第1の絶縁膜と、前記第1の絶縁膜の上に形成され、下部電極、キャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタと、前記キャパシタの上に形成され、平面視で前記上部電極の全領域を含むホールを備えた第2の絶縁膜と、前記ホール内に形成されたタングステンを含む導体プラグとを有する半導体装置が提供される。以下の開示によれば、平面視で上部電極の全領域を含むようにホールを形成するので、キャパシタ誘電体膜に入射しようとする放射線の大部分をそのホール内に形成された導体プラグによって遮蔽することができ、半導体装置の放射線耐性を高めることが可能となる。第1実施形態前述のように医療分野、原子力発電所、及び宇宙空間で使用される半導体装置は高エネルギのガンマ線に曝される。半導体装置の使用状況下にもよるが、100kGr程度の非常に高いエネルギのガンマ線に耐えることができれば、ガンマ線を扱う大半の分野において半導体装置を使用することができると考えられる。そこで、以下に、このように高い放射線に対する耐性が高められた半導体装置についてその製造工程を追いながら説明する。図1は、本実施形態に係る半導体装置が形成されるシリコン基板1の拡大平面図である。この半導体装置はプレーナ型のFeRAMであって、シリコン基板1にはダイシングの際の個片化の単位となるチップ領域Cが画定される。また、そのチップ領域Cの内側には、FeRAMの各強誘電体キャパシタが形成されるセル領域Iが設けられる。そして、セル領域Iの外側のチップ領域Cには、セル領域I内の各強誘電体キャパシタへのデータの入出力を制御するためのロジック回路が形成されるロジック領域IVが設けられる。以下に、そのセル領域I、当該セル領域Iの周縁部であるセル周縁部II、及びチップ領域Cの周縁部であるチップ周縁部IIIの各々の断面図を参照しながら、この半導体装置の製造方法について説明する。なお、セル周縁部IIについてはA-A線に沿う断面図を参照し、チップ周縁部IIIについてはB-B線に沿う断面図を参照して説明する。図2~図14は、本実施形態に係る半導体装置の製造途中の断面図である。最初に、図2aに示す断面構造を形成するまでの工程を説明する。まず、p型のシリコン基板1の表面に素子分離用の溝を形成し、その溝内に素子分離絶縁膜2として酸化シリコン膜を埋め込む。このような素子分離構造はSTIと呼ばれる。なお、素子分離構造はSTIに限定されず、LOCOS法により素子分離を行ってもよい。また、シリコン基板1は半導体基板の一例であって、その導電型はn型であってもよい。次いで、シリコン基板1の活性領域に不純物を導入することによりpウェル3を形成した後、その活性領域の表面を熱酸化してゲート絶縁膜4となる熱酸化膜を形成する。続いて、シリコン基板1の上側全面に非晶質又は多結晶のシリコン膜を形成し、これらの膜をフォトリソグラフィ法によりパターニングすることによりpウェル3上に2つのゲート電極5を形成する。2つのゲート電極5は、それぞれワード線の一部を形成するものであり、互いに間隔をおいて平行に配置される。次いで、ゲート電極5をマスクに使用して、ゲート電極5の両側のpウェル3にn型不純物をイオン注入することにより、第1~第3のn型エクステンション領域7a~7cを形成する。その後に、シリコン基板1とゲート電極5の上に絶縁膜を形成し、その絶縁膜をエッチバックすることによりゲート電極5の側面に絶縁性サイドウォール9として残す。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。続いて、絶縁性サイドウォール9とゲート電極5をマスクにしてpウェル3内にn型不純物をイオン注入する。これにより、ゲート電極5の両側に、第1~第3のn型エクステンション領域7a~7cの各々に重なる第1~第3のn型不純物拡散領域8a~8cとしてn型ソースドレイン領域が形成される。ここまでの工程により、第1のNMOSトランジスタT1と第2のNMOSトランジスタT2の基本構造が完成する。このうち、第1のNMOSトランジスタT1は、第1及び第2のn型不純物拡散領域8a、8bとゲート電極5とを有しており、第2のNMOSトランジスタT2は、第2及び第3のn型不純物拡散領域8b、8cとゲート電極5とを有する。続いて、シリコン基板1の上側全面にスパッタ法によりコバルト膜等の金属膜を形成した後、この金属膜を加熱してシリコンと反応させ、ゲート電極5の表面と第1~第3のn型不純物拡散領域8a~8c表面にシリサイド層10を形成する。その後、素子分離絶縁膜2等の上に残存している金属膜をウエットエッチングにより除去する。次いで、図2bに示すように、第1及び第2のNMOSトランジスタT1、T2を覆うカバー絶縁膜11として、例えば酸窒化シリコンSiON膜をプラズマCVD法により約200nmの厚さに形成する。更に、カバー絶縁膜11の上に第1の絶縁膜12を形成する。第1の絶縁膜12として、例えばテトラエトキシシランTEOSガスを使用するプラズマCVD法により、酸化シリコン膜を厚さ約1μmに形成する。その後、第1の絶縁膜12の上面を化学機械研磨CMP法により研磨してその上面を平坦化する。これにより、第1の絶縁膜12の厚さは、シリコン基板1の平坦面上で約700nmとなる。次に、フォトリソグラフィによりカバー絶縁膜11及び第1の絶縁膜12をパターニングする。これにより、セル領域Iにおいては、第1~第3のn型不純物拡散領域8a~8cの各々の上に、直径が約0.25μmの第1~第3のコンタクトホール12a~12cが形成される。また、セル領域Iの素子分離絶縁膜2の上には開口12eが形成され、セル周縁部IIとチップ周縁部IIIの各々には第4のコンタクトホール12dが形成される。その開口12eの幅W1は、後述の強誘電体キャパシタの下部電極の幅よりも広くするのが好ましく、本実施形態では幅W1を約1.7μm程度とする。次に、図3aに示す断面構造を得るまでの工程について説明する。まず、第1~第4のコンタクトホール12a~12dと開口12eのそれぞれの内面に、密着膜13aとして厚さ30nmのTi膜と厚さ20nmのTiN膜を順に形成する。続いて、密着膜13aの上にタングステン膜13bをCVD法により形成し、そのタングステン膜13bにより第1~第4のコンタクトホール12a~12dと開口12eを埋める。その後に、第1の絶縁膜12の上面の不要なタングステン膜13bと密着膜13aとをCMP法により除去する。これにより、第1~第3のコンタクトホール12a~12cのそれぞれの中に残されたタングステン膜13bと密着膜13aを、n型不純物拡散領域8a~8cの各々に電気的に接続された第1~第3のコンタクトプラグ14a~14cとする。また、セル領域Iの開口12eの中に残されたタングステン膜13bと密着膜13aとは導体15とされる。そして、セル周縁部IIとチップ周縁部IIIの各々の第4のコンタクトホール12dの中に残されたタングステン膜13bと密着膜13aは下段リング16とされる。図15は、本工程を終了した後のセル領域Iの拡大平面図であり、前述の図3aは、図15のX1-X1線に沿う断面図に相当する。なお、図15ではゲート電極5と第1~第3のコンタクトプラグ14a~14cとを省略してある。これについては、後述の図16~図18についても同様である。図15に示すように、導体15とその輪郭を画定する開口12eは平面視でストライプ状である。次いで、図3bに示すように、第1~第3のコンタクトプラグ14a~14c、導体15、下段リング16、及び第1の絶縁膜12の上に、第1の酸化防止絶縁膜17として酸窒化シリコン膜をプラズマCVD法で約100nmの厚さに形成する。第1の酸化防止絶縁膜17は、その膜中に含まれる酸窒化シリコンが酸素の透過防止能力に優れており、導体15のタングステン膜13bが酸素によって酸化するのを防止する役割を担う。更に、第1の酸化防止絶縁膜17の上に酸化シリコン膜を形成し、その酸化シリコン膜を第1の層間絶縁膜18とする。第1の層間絶縁膜18の成膜条件は特に限定されない。本実施形態では、TEOSガスを使用するプラズマCVD法により第1の層間絶縁膜18を約130nmの膜厚に形成する。その後に、第1の層間絶縁膜18上に第2の酸化防止絶縁膜19としてスパッタ法でアルミナ膜を形成する。そのスパッタ法では、スパッタガスとしてアルゴンガスを使用し、スパッタ雰囲気の圧力は1Pa、基板温度は25°C~35°Cとされる。なお、第2の酸化防止絶縁膜19の成膜後に、後述のキャパシタの下部電極の配向を高めるため、第2の酸化防止絶縁膜19に対してアニールを行ってもよい。そのアニールは、例えば、酸素含有雰囲気中で処理時間を1分、基板温度を642°Cとする条件で行われる。次に、図4aに示す断面構造を得るまでの工程について説明する。まず、第2の酸化防止絶縁膜19の上に第1の導電膜20としてスパッタ法によりプラチナ膜を約100nmの厚さに形成する。第1の導電膜20の成膜条件は特に限定されない。本実施形態では、スパッタガスとしてアルゴンガスを用い、スパッタ雰囲気の圧力を1Pa、基板温度を350°C、スパッタパワーを0.4kWとする条件で第1の導電膜20を形成する。なお、第1の導電膜20として、イリジウム膜、ルテニウム膜、酸化ルテニウム膜、若しくはSRO膜の単層膜、又はこれらの積層膜を形成してもよい。続いて、第1の導電膜20の結晶性を向上させるために、アルゴンガス等の不活性ガスの雰囲気中で基板温度を650°C~750°C、処理時間を60秒とする条件で高速アニールを行う。このアニールにより第1の導電膜20のプラチナの結晶性が向上すると共に、第2の酸化防止絶縁膜19との密着性を高めることができる。次に、第1の導電膜20の上に強誘電体膜21としてPZT膜を形成する。そのPZT膜は2ステップで二層に分けて形成される。最初の第1のステップでは、第1の導電膜20の上に非晶質の一層目のPZT膜をRFスパッタ法により約90nmの厚さに形成した後、そのPZT膜を酸素含有雰囲気中で基板温度600°C、処理時間90秒の条件でRTAにより結晶化する。このように結晶化を目的としたアニールは結晶化アニールと呼ばれる。なお、PZT膜の成膜方法にはゾルゲル法やMOCVD法もある。MOCVD法を採用する場合には結晶化アニールは不要である。更に、この一層目のPZT膜の上にRFスパッタ法で二層目のPZT膜を10nm~30nmの厚さに形成する。一層目と二層目の各PZT膜に、カルシウム、ストロンチウム、ランタン、ニオブ、タンタル、イリジウム、タングステンのいずれかを添加してもよい。更に、PZTに代えて、SrBi2Ta2O9、SrBi4Ti4O15、4Ti3O12、BiFeO3等のビスマス層状構造化合物を強誘電体膜21の材料として採用してもよい。次に、強誘電体膜21の上に二層構造の酸化イリジウム膜を形成し、その酸化イリジウム膜を第2の導電膜22とする。酸化イリジウムは、水素の拡散防止能力に優れているため、外部雰囲気中の水素が原因で強誘電体膜21が還元されて劣化するのを防止でき、第2の導電膜22の材料として好適である。その二層構造の酸化イリジウムのうち、一層目の酸化イリジウム膜は、スパッタガスとしてアルゴンガスと酸素ガスとの混合ガスを使用しながら、イリジウムターゲットを使用するスパッタ法により25nm程度の厚さに形成される。その酸化イリジウム膜の成膜条件としては、例えば、圧力2Pa、基板温度300°C、スパッタパワー1kW~2kWが採用される。この場合、アルゴンガスと酸素ガスの流量を例えば100対56の割合とする。この条件によれば、一層目の酸化イリジウム膜は成膜の時点で結晶化する。そして、このように形成された一層目の酸化イリジウム膜に対して酸素含有雰囲気中でRTAを行うことにより、強誘電体膜21中のPZTを結晶化すると共に、そのPZTの酸素欠損を補償する。このRTAの条件は特に限定されない。本実施形態ではアルゴンガスと酸素ガスの流量を100対1としてこれらの混合ガスをアニール雰囲気に供給すると共に、基板温度を725°C、アニール時間を60秒としてこのアニールを行う。なお、このアニールには、一層目の酸化イリジウム膜が受けたプラズマダメージを回復させる効果もある。次に、一層目の酸化イリジウム膜の上にスパッタ法で二層目の酸化イリジウム膜を50nm~150nmの厚さに形成する。二層目の酸化イリジウム膜の条件としては、例えば、圧力0.8Pa、スパッタパワー1.0kW、及び成膜時間45秒を採用し得る。また、スパッタガスとしては、流量比がそれぞれ100対1のアルゴンガスと酸素ガスとを採用し得る。なお、二層目の酸化イリジウムが異常成長するのを抑制するために、その成膜時の基板温度を100°C以下に設定するのが好ましい。この後に、シリコン基板1の裏面に付着したPZTを洗浄して除去する。続いて、図4bに示すように、第2の導電膜22上にマスク材料膜23として窒化チタン膜をスパッタ法により20nm~50nm程度の厚さに形成する。そして、マスク材料膜23上にフォトレジストを塗布し、これを露光、現像することにより、上部電極用の第1のレジストパターン24を形成する。次いで、図5aに示すように、第1のレジストパターン24に覆われていない部分のマスク材料膜23をドライエッチングし、エッチングされずに残存するマスク材料層23をハードマスク23aとする。そのドライエッチングで使用するエッチングガスとして、塩素ガスとアルゴンガスとの混合ガスをそれぞれ流量80sccm、80sccmでエッチング雰囲気に導入する。また、ドライエッチングに際しては、エッチング雰囲気の圧力を0.7Paとし、そのエッチング雰囲気にソースパワーが800Wで周波数が13.56MHzの高周波電力と、バイアスパワーが100Wで周波数が450kHzの低周波電力とを印加する。次に、図5bに示すように、ハードマスク23aで覆われない部分の第2の導電膜22をドライエッチングすることにより上部電極22aを形成する。このドライエッチングの条件は特に限定されない。本実施形態では、エッチングガスとして塩素ガスとアルゴンガスとの混合ガスを使用してこのドライエッチングを行う。また、このドライエッチングでは、第1のレジストパターン24もエッチングされてその側面が後退するため、ハードマスク23aの側面が若干後退して、上部電極22aの側面はテーパ状となる。この後に、図6aに示すように、第1のレジストパターン24を除去し、更にハードマスク23aをドライエッチング又はウェットエッチにより除去する。次に、図6bに示すように、シリコン基板1の上側全面にフォトレジストを塗布し、それを露光、現像することにより、第2のレジストパターン25を形成する。そして、その第2のレジストパターン25をマスクにして強誘電体膜21をドライエッチングすることによりキャパシタ誘電体膜21aを形成する。このドライエッチングで使用するエッチングガスには、例えば、Cl2ガスとBCl2ガスとの混合ガスがある。なお、このドライエッチングでは、第2のレジストパターン25もエッチングされてその側面が後退するため、上部電極22aの側面が若干後退して、キャパシタ誘電体膜22aの側面はテーパ状となる。この後に、第2のレジストパターン25は除去される。次いで、図7aに示すように、キャパシタ誘電体膜21a、上部電極22a、及び第1の導電膜20の各々の上に、第1の保護絶縁膜26としてアルミナ膜をスパッタ法により約50nmの厚さに形成する。第1の保護絶縁膜26は、その材料であるアルミナが水素の透過防止能力に優れており、外部雰囲気中の水素が原因でキャパシタ誘電体膜21aが還元されて劣化するのを防止する機能を有する。次に、図7bに示すように、シリコン基板1の上側全面にフォトレジストを塗布し、それを露光、現像することにより第3のレジストパターン27を形成する。そして、Cl2ガス、BCl3ガス、及びHBrガスの混合ガスをエッチングガスに使用しながら、第3のレジストパターン27をマスクにして第1の導電膜20をドライエッチングすることにより下部電極20aを形成する。なお、このドライエッチングでは、キャパシタ誘電体膜21aと上部電極22aの横の第1の保護絶縁膜26も除去されると共に、下部電極20aで覆われていない部分の第2の酸化防止絶縁膜も除去される。更に、第3のレジストパターン27もドライエッチングされてその側面が後退するため、キャパシタ誘電体膜20aの側面が若干後退して、下部電極20aの側面はテーパ状となる。ここまでの工程により、半導体基板1のセル領域Iに、下部電極20a、キャパシタ誘電体膜21a、及び上部電極22aをこの順に形成してなる強誘電体キャパシタQが形成されたことになる。この後に、第3のレジストパターン27を除去する。図16は、本工程を終了した後のセル領域Iの拡大平面図であり、先の図7bは図16のX2-X2線に沿う断面図に相当する。図16に示すように、下部電極20aとキャパシタ誘電体膜21aは、いずれも平面視ワード線方向Dに延在するストライプ状である。そして、キャパシタ誘電体膜21aの上に上部電極22aが間隔をおいて複数設けられており、上部電極22aの各々に対応して強誘電体キャパシタQが複数形成される。また、その強誘電体キャパシタQの下方の導体15と開口12eは、平面視で下部電極20aの全領域を内側に含む大きさに形成される。続いて、図8に示すように、強誘電体キャパシタQと第1の層間絶縁膜18の各々の上に、水素等の還元性物質からキャパシタ誘電体膜21aを保護するための第2の保護絶縁膜28としてスパッタ法によりアルミナ膜を形成する。その後に、ここまでの工程でキャパシタ誘電体膜21aが受けたダメージを回復させるために、酸素含有雰囲気中で強誘電体キャパシタQに対してアニールを施す。このようなアニールは回復アニールとも呼ばれる。その回復アニールの条件は特に限定されない。本実施形態では、酸素雰囲気とされた不図示の炉内において基板温度を550°C~700°C、処理時間を60分とする条件でこの回復アニールを行う。次に、図9に示す断面構造を得るまでの工程について説明する。まず、プラズマCVD法により第2の保護絶縁膜28の上に第2の絶縁膜29として酸化シリコン膜を約1400nmの厚さに形成する。そのプラズマCVD法で使用し得る成膜ガスとしては、例えば、TEOSガス、酸素ガス、及びヘリウムガスの混合ガスがある。そして、第2の絶縁膜29の表面をCMP法により平坦化した後、酸化窒素N2Oガス又は窒素ガスのプラズマ雰囲気中において第2の絶縁膜29をアニールすることにより、第2の絶縁膜29を脱水すると共にその表面を窒化して水分の再吸着を防止する。次いで、第2の絶縁膜29の上にスパッタ法でアルミナ膜を20nm~100nm程度の厚さに形成し、そのアルミナ膜を第3の保護絶縁膜30とする。その第3の保護絶縁膜30は、第2の保護絶縁膜28と同様に、水素等の還元性物質からキャパシタ誘電体膜21aを保護する役割を担う。なお、スパッタ法に代えてCVD法により第3の保護絶縁膜30を形成してもよい。そして、TEOSガスを使用するプラズマCVD法により第3の保護絶縁膜30の上に第2の層間絶縁膜31として酸化シリコン膜を300nm~500nm程度の厚さに形成する。続いて、図10に示すように、フォトリソグラフィとドライエッチングにより、第2の保護絶縁膜28、第2の絶縁膜29、第3の保護絶縁膜30、及び第2の層間絶縁膜31をパターニングして、強誘電体キャパシタQの上に第1のホール29aを形成する。なお、本工程におけるドライエッチングで使用するエッチングガスは特に限定されないが、例えばC4F8、Ar、O2、及びCOの混合ガスをエッチングガスとして使用し得る。図17は、本工程を終了した後のセル領域Iの拡大平面図であり、先の図10は図17のX3-X3線に沿う断面図に相当する。図17に示すように、第1のホール29aは上部電極22aに対応して複数形成され、各第1ホール29aは平面視で上部電極22aの全領域を内側に含む大きさに形成される。なお、前述のように上部電極22aの側面はテーパ状に傾斜しており、上部電極22aの上面はその下面よりも小さいが、当該下面の全領域を含むように第1のホール29aを形成するのが好ましい。これについては後述の第2~第4実施形態でも同様である。また、本工程では、下部電極20aの端部の上の第2の絶縁膜29に第2のホール29bが形成され、その第2のホール29bから下部電極20aが露出する。更に、前述の開口12eは、平面視で下部電極20aの全領域を内側に含む大きさに形成されており、これにより導体15は下部電極20aよりも大きく形成される。次いで、図11に示すように、酸素含有雰囲気中において基板温度を450°C、処理時間を60分とする条件で第2の絶縁膜29に対してアニールを行い、第2の絶縁膜29に含まれる水分を第1のホール29aを介して外部に逃がす。本実施形態では、前述のように上部電極22aよりも大きく第1のホール29aを形成したため、第2の絶縁膜29の水分が第1のホール29aを通って速やかに外部に放出され、アニールによる脱水の効果を高めることができる。続いて、図12に示すように、第2の層間絶縁膜31から第1の酸化防止絶縁膜17までの多層絶縁膜をフォトリソグラフィとドライエッチングによりパターニングする。このパターニングにより、セル領域Iにおいては、第1~第3のコンタクトプラグ14a~14cの各々の上に第3~第5のホール29c~29eが形成される。また、セル周縁部IIとチップ周縁部IIIにおいては、下段リング16の上に第6のホール29fが形成される。なお、本工程におけるドライエッチングで使用するエッチングガスは特に限定されない。本実施形態では、第1の層間絶縁膜18、第2の保護絶縁膜28、第2の絶縁膜29、第3の保護絶縁膜30、及び第2の層間絶縁膜31のエッチングガスとしてC4F8、Ar、O2、及びCOの混合ガスを使用する。また、第1の酸化防止絶縁膜17は、アルゴンガスを使用するスパッタエッチングにより除去される。次に、図13示す断面構造を得るまでの工程について説明する。まず、第1のホール29aと第3~第6のホール29c~29fの各々の内面と第2の層間絶縁膜31の上面に、導電性の密着膜32aとして単層の窒化チタン膜をスパッタ法で100nm~150nm程度の厚さに形成する。セル領域Iの点線円内に示すように、第1のホール29aの側面と底面とでは密着膜32aが異なる方向に成長するため、その密着膜32aには、成長方向の相違が原因のグレインバンダリを表す成長線32xが形成される。次いで、水素ガスと六フッ化タングステンガスとを成膜ガスとして使用するCVD法により密着膜32aの上にタングステン膜32bを形成して、そのタングステン膜32bにより第1のホール29aと第3~第6のホール29c~29fの各々を埋める。また、タングステン膜32bの形成時の基板温度はタングステン膜32bに求められるストレスの大きさによって決められ、例えば350°C~400°C程度とするのが好ましい。ここで、成膜ガス中の水素は密着膜32aの成長線32xを通って下地に拡散する性質があるが、本実施形態では上部電極22aよりも大きく第1のホール29aを形成したため、点線円内に示すようにその成長線32xは上部電極22aの側方に位置する。よって、上部電極22aの酸化イリジウムが成長線32xを透過した水素に曝される危険性を低減でき、水素によって酸化イリジウムが還元されて上部電極22aの体積が減少するのを防止することができる。上部電極22aの体積が減少すると上部電極22aにクラックが生じ、前述の六フッ化タングステン中のフッ素がそのクラックを通じてキャパシタ誘電体膜21aに到達し、フッ素のエッチング作用によってキャパシタ誘電体膜21aに孔が形成されてしまう。本実施形態ではそのような孔21aの形成を防止して半導体装置の歩留まりを向上させることができる。その後に、第2の層間絶縁膜31の上面上の不要な密着膜32aとタングステン膜32bとをCMPにより研磨して除去する。研磨されずに残存する密着膜32aとタングステン膜32bは、第1のホール29a内においては第1の導体プラグ33となり、第3~第5のホール29c~29e内においてそれぞれ第3~第5の導体プラグ34c~34eとなる。これらの導体プラグのうち、第1の導体プラグ33は上部電極22aと電気的に接続され、第3~第5の導体プラグ34c~34eはそれぞれ第1~第3のコンタクトプラグ14a~14cと電気的に接続される。そして、セル周縁部IIとチップ周縁部IIIの各々においては、第6のホール29f内に上段リング35が形成される。そのセル周縁部IIに形成された上段リング35は、下段リング16と共に導体リング37を形成する。そして、チップ周縁部IIIに形成された上段リング35は、下段リング16と共に耐湿リング38を形成する。図18は、本工程を終了した後のセル領域Iの拡大平面図であり、先の図13は図18のX4-X4線に沿う断面図に相当する。図18に示すように、第1の導体プラグ33は、平面視で上部電極22aの全領域を覆う大きさに形成される。また、本工程においては、下部電極20aの端部の第2のホール29b内に、前述の密着膜32aとタングステン膜32bとを順に積層してなる第2の導体プラグ34bが形成される。図19は、図18よりも広い領域におけるセル領域Iの拡大平面図である。図19に示すように、ストライプ状の下部電極20aは、二つで一組となってシリコン基板1上に延在する。また、図20は、本工程を終了した後のチップ領域Cの拡大平面図である。図20に示すように、導体リング37は平面視でセル領域Iを囲うリング状に形成され、耐湿リング38は平面視でチップ領域Cの全体を囲うリング状に形成される。このように耐湿リング38でチップ領域Cを囲うことにより、外部雰囲気中の水分が基板の横方向からチップ領域Cに侵入するのを耐湿リング38で阻止することができ、水分が原因でキャパシタ誘電体膜21aが劣化するのを防止することができる。次に、図14に示すように、シリコン基板1の上側全面に金属積層膜を形成した後、その多層金属膜をパターニングすることにより一層目の金属配線36aと、第1及び第2の導電パッド36b、36cを形成する。その金属積層膜として、例えば、厚さが60nmのチタン膜、厚さが30nmの窒化チタン膜、厚さが360nmの銅含有アルミニウム膜、厚さが5nmのチタン膜、及び厚さが70nmの窒化チタン膜をこの順にスパッタ法により形成する。以上により、本実施形態に係る半導体装置の基本構造が完成する。上記した本実施形態によれば、図14に示したように、強誘電体キャパシタQの上方と下方にそれぞれタングステンを材料とする第1の導体プラグ33と導体15とを設ける。タングステンは、配線材料のアルミニウムや銅と比較して原子半径が大きいためガンマ線等の放射線を遮蔽する能力に優れており、強誘電体キャパシタQに入射しようとするガンマ線γを遮蔽することができる。キャパシタ誘電体膜21a中のPZTには鉛が含まれているため強誘電体キャパシタQ自身にもある程度の放射線の遮蔽能力があるが、その遮蔽能力が導体15や第1の導体プラグ33によって補強され、半導体装置の放射線耐性が高まる。特に、平面視で下部電極20aよりも大きく導体15を形成するので、シリコン基板1の下方からキャパシタ誘電体膜21aに侵入しようとするガンマ線γの大部分を導体15で遮蔽することができる。同様に、第1の導体プラグ33を平面視で上部電極22aよりも大きく形成したので、シリコン基板1の上方からキャパシタ誘電体膜21aに侵入しようとするガンマ線γの大部分を第1の導体プラグ33で遮蔽することができる。なお、本実施形態では、上部電極22aの側面がテーパ状に傾斜しており、上部電極22aの上面がその下面よりも小さい。この場合は、平面視で上部電極22aの下面よりも大きく第1のホール29aを形成し、その第1のホール29a内に第1の導体プラグ33を埋め込むことにより、上方からのガンマ線γの侵入を効果的に抑制できる。また、基板の横方向から強誘電体キャパシタQに侵入しようとするガンマ線γは、タングステンを材料とする導体リング37によって遮蔽することができる。特に、その導体リング37を第2の絶縁膜29の上面に達する高さに形成したことにより、導体リング37によるガンマ線γの遮蔽能力が高められる。なお、ガンマ線の入射角によらずに半導体装置の放射線耐性を高めるには、次のような構成を採用するのが好ましい。図21は、下部電極20aの延在方向に沿った上記の半導体装置の断面図であって、図18のY1-Y1線に沿う断面図に相当する。この例では、キャパシタ誘電体膜21aにガンマ線γが入射角θ1で入射する場合を想定している。なお、入射角θ1は、シリコン基板1の法線方向nとガンマ線γの入射方向との間の角である。そのガンマ線γは、第1の導体プラグ33で遮られずにキャパシタ誘電体膜21aに入射し得るガンマ線のうちで入射角θ1が最大のものを表す。なお、ガンマ線γは、第1の導体プラグ33の密着膜32aでは殆ど遮られないため、図21ではガンマ線γが密着膜32aを透過するように描いている。また、図21において、符号Xは、上部電極22aの直下のキャパシタ誘電体膜21aにおいて、ガンマ線γが照射される部分の幅を示す。上部電極22aの直下のキャパシタ誘電体膜21aは、強誘電体キャパシタQのスイッチング電荷量等に寄与する部分であるため、この部分にガンマ線γが照射されるとスイッチング電荷量が減少するおそれがある。そのため、この幅Xは、理想的には0であるのが好ましい。そこで、幅Xが0となるにはどのように半導体装置の各寸法を設計したらよいかについて以下に検討する。図21における各寸法の意味は次の通りである。a:隣接する上部電極22aの下面同士の間隔b:上部電極22aの下面と第1の導体プラグ33の上面との間隔c:隣接するタングステン膜32bの上面同士の間隔d:隣接するタングステン膜32bの下面同士の間隔e:タングステン膜32bの下面とその上面との間隔なお、図21においては半導体装置の一部においてのみ寸法aを付しているが、半導体装置の各部は設計ルールに従って規則的に配置されるため、寸法aは半導体装置の任意の部位において全て同一の値を有する。これについては他の寸法b~eについても同様である。図22aは、キャパシタ誘電体膜21aに入射する直前のガンマ線γを斜辺とする直角三角形であり、これより幾何学的に次の式1が成立する。tanθ12X1なお、式1の導出にあっては、上部電極22aと第1の導体プラグ33の各々の重心が一致しているものとし、第1の導体プラグ33のタングステン膜32bが上部電極22aの横に2だけはみ出るものとした。前述のようにXは0であるのが好ましい。そこで、式1のXを0とすると、次の式2が得られる。2=×tanθ12式2のθ1について算出するため、図22bの直角三角形を考える。図22bは、高さが前述の間隔eに等しく、斜辺がガンマ線γにより形成される直角三角形を示す図である。なお、この直角三角形の底辺の長さには、隣接するタングステン膜32bの上面同士の間隔cだけでなく、値2も付加されている。これは、前述のように上部電極22aと第1の導体プラグ33の各々の重心が一致しているものとし、タングステン膜32bの上面の端部E1がその下面の端部E2から基板の横方向に2だけはみ出るものとしたことによる。図22bから幾何学的に次の式3が得られる。tanθ1=2e=3この式を式2に代入すると、次の式4が得られる。2=×=b24つまり、上部電極22aの直下のキャパシタ誘電体膜21aがガンマ線γに曝されないようにするには、式4が成立するように半導体装置を設計すればよいことになる。図23は、下部電極の延在方向に直交する方向に沿った本実施形態に係る半導体装置の断面図であって、図19のX5-X5線に沿う断面図に相当する。なお、図23において、各寸法a~eの意味は図21におけるのと同じである。また、c1は、第3の導体プラグ34eのタングステン膜32bの上面と、第1の導体プラグ33のタングステン膜32bの上面との間隔である。そして、d1は、第3の導体プラグ34eにおけるタングステン膜32bと、第1の導体プラグ33におけるタングステン膜32bの上面との間隔である。図23の断面で見た場合、この半導体装置は、第1の領域R1において二つの強誘電体キャパシタQの各側面が対向し、第2の領域R2において第3の導体プラグ34eと強誘電体キャパシタQの各側面が対向する。その第1の領域R1に入射するガンマ線γ1が上部電極22aの直下のキャパシタ誘電体膜21aに曝されないようにするには、図22a、bと同じ理由によって、前述の式4が成立すればよい。つまり、式4が成立する場合には、隣接する強誘電体キャパシタQのうちの一方が備える上部電極22aの直下のキャパシタ誘電体膜21aに向けて入射するガンマ線γ1を、他方の強誘電体キャパシタQの上のタングステン膜32bによって遮ることができる。また、第2の領域R2においてガンマ線γ2を遮蔽するのは第5の導体プラグ43eのタングステン膜32bであり、そのタングステン膜32bに関連した寸法はc1とd1である。よって、第2の領域R2においては、式4のcとdをそれぞれc1とd1に変えて得られた次の式5が成立するときにXが0となり、上部電極22aの直下のキャパシタ誘電体膜21aがガンマ線に曝されなくなる。2=×=b25ところで、ガンマ線を更に効果的に遮るには、第1の導体プラグ33の上方の広範な領域にタングステンを材料とする遮蔽体を設けるのも有効である。図24は、そのような遮蔽体を設けた場合における本実施形態に係る半導体装置の拡大平面図である。この例では、第3~第5の導体プラグ34c~34eの上方に複数の遮蔽体85を間隔をおいて設ける。その遮蔽体85により、強誘電体キャパシタQに入射しようとするガンマ線を効果的に遮蔽でき、ガンマ線が原因でキャパシタ誘電体膜21aのスイッチング電荷量が減少するのを防止できる。但し、その遮蔽体85の周囲には隙間があるため、その隙間から強誘電体キャパシタQに入射しようとするガンマ線が存在する。そこで、以下に、各遮蔽体85と第3~第5の導体プラグ34c~34eの各々の間を通って強誘電体キャパシタQに侵入する二つのガンマ線γ3、γ4について検討する。図25は、図24のX6-X6線に沿う断面図である。なお、図25において、各寸法a~eの意味は図21におけるのと同じである。図25に示すように、この例では、一層目の金属配線36aの上に第3の絶縁膜81、第4の絶縁膜82、四層目の金属配線83、第4の絶縁膜84をこの順に形成する。このうち、第3の絶縁膜81と第4の絶縁膜84としてはCVD法により酸化シリコン膜を形成し得る。また、四層目の金属配線83としては、一層の金属配線36aと同じ構造の金属積層膜を形成し得る。更に、四層目の金属配線83には、密着膜85aとタングステン膜85bとをこの順に形成してなる遮蔽体85が形成され、その遮蔽体85の上に一層目の金属配線36aと同じ層構造の五層目の金属配線86が形成される。なお、図25において、符号L1~L3の意味は次の通りである。L1:隣接する二つのタングステン膜85bの配列ピッチL2:タングステン膜85bの上面の幅L3:タングステン膜85bの上面の端部E3と、タングステン膜32bの下面の端部E2との基板の横方向の間隔h:上部電極22aの下面からタングステン膜85bの下面までの基板の法線方向の間隔hw:タングステン膜85bの下面と上面との間隔このような断面構造を有する半導体装置では、キャパシタ誘電体膜21aに前述の二つのガンマ線γ3、γ4が入射する。このうち、ガンマ線γ3は、複数の遮蔽体85のうち、強誘電体キャパシタQに最も近い遮蔽体85をかすめて入射角θ2でキャパシタ誘電体膜21aに入射する。その入射角θ2については、幾何学的に次の式6が成立する。tanθ226また、既述の式2と同じ理由により、Xが0となるには、次の式7が成立する必要がある。2=×tanθ27式6を式7に代入することにより、次の式8が得られる。2=×28すなわち、ガンマ線γ3が、上部電極22aの直下のキャパシタ誘電体膜21aに入射しないようにするには、式8が成立すればよいことになる。次に、ガンマ線γ4について考える。ガンマ線γ4は、複数の遮蔽体85のうち、強誘電体キャパシタQに最も遠い遮蔽体85をかすめて入射角θ3でキャパシタ誘電体膜21aに入射する。その入射角θ3については、幾何学的に次の式9が成立する。tanθ229また、既述の式2と同じ理由により、Xが0となるには、次の式10が成立する必要がある。2=×tanθ310式9を式10に代入することにより、次の式11が得られる。2=×211すなわち、ガンマ線γ4が、上部電極22aの直下のキャパシタ誘電体膜21aに入射しないようにするには、式11が成立すればよいことになる。以上説明した式2、6、10において、角度θ1~θ3は、第1の導体プラグ33や遮蔽体85中のタングステンに遮蔽されずにキャパシタ誘電体膜21aに入射し得るガンマ線の入射角である。式2、6、10によれば、そのようなガンマ線の入射角のうち最大の入射角の正接がに等しいとき、上部電極22aの直下のキャパシタ誘電体膜21aにおいてガンマ線が照射される部分の幅Xが0とすることができる。第2実施形態第1実施形態では、第1の導体プラグ33によるガンマ線等の放射線の遮蔽効果について説明した。上部電極22aよりも大きい第1の導体プラグ33には、このように放射線を遮蔽する役割の他に、キャパシタ誘電体膜21aに印加されるストレスを均一にする役割も担う。本実施形態ではその効果について説明する。図26は、第1実施形態とは異なり、第1の導体プラグ33を上部電極22aよりも小さく形成した比較例に係る強誘電体キャパシタQとその周囲の拡大断面図である。なお、図26において、第1実施形態で説明したのと同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。これについては後述の図27~図31でも同様である。タングステン膜32bは、テンシルストレスを有するため、図26の矢印Aのように自身が縮まろうとする。このようにタングステン膜32bが縮まると、キャパシタ誘電体膜21aを上方に引き上げようとする応力Bが生じる。その応力Bは、第1の導体プラグ33の直下の部分のキャパシタ誘電体膜21aに強く作用し、これ以外の部分のキャパシタ誘電体膜21aには殆ど作用しないため、キャパシタ誘電体膜21aに作用する応力が面内で不均一となる。その結果、応力Bが原因の圧電効果でキャパシタ誘電体膜21aに誘起される電荷量もキャパシタ誘電体膜21aの場所によってばらつき、強誘電体キャパシタQに記憶したデータ0と1とを弁別するのが難しくなる。特に、強誘電体キャパシタQの縮小化によって第1の導体プラグ33と強誘電体キャパシタQとの位置ずれが大きくなる場合にこの問題が顕在化すると考えられる。図27は、本実施形態に係る半導体装置が備える強誘電体キャパシタQとその周囲の拡大断面図である。なお、図27における各矢印A、Bの意味は図26におけるのと同じである。図27に示すように、本実施形態では、第1の導体プラグ33が上部電極22aよりも大きい。よって、上部電極22aの全面に第1の導体プラグ33が接触し、タングステン膜32bからキャパシタ誘電体膜21aに作用する応力Bがキャパシタ誘電体膜21aの全面にわたって均一になり易い。これにより、圧電効果で誘起される電荷量がキャパシタ誘電体膜21aにおいて均一となるので、本実施形態では強誘電体キャパシタQのデータを弁別するのが容易となる。なお、キャパシタ誘電体膜21aに誘起される電荷量の均一性を支配する要因には第1の導体プラグ33の位置もある。以下に、キャパシタ誘電体膜21aの電荷を均一にするのに好適な第1の導体プラグ33の位置について説明する。図28a、bは、第1の導体プラグ33の好適な位置について説明するための断面図である。図28a、bのいずれにおいても、上部電極22aの全面に第1の導体プラグ33が接触しており、第1の導体プラグ33がガンマ線を遮蔽するのには適した構造となっている。但し、図28aの例では、第1のホール29aの重心g1と上部電極22aの重心g2とがずれている。このような重心同士のずれにより、上部電極22aの左右のいずれか一方の側に偏って第1の導体プラグ33がはみ出すため、タングステン膜32bからキャパシタ誘電体膜21aに印加される応力Cが左右非対称となる。その結果、応力Cが原因の圧電効果により誘起される電荷量がキャパシタ誘電体膜21aの面内においてばらつき、強誘電体キャパシタQのデータを弁別するのが難しくなる。一方、図28bの例では、第1のホール29aの重心g1と上部電極22aの重心g2とを一致させている。これにより、応力Cの非対称性が解消するため、キャパシタ誘電体膜21aに誘起される電荷量も当該キャパシタ誘電体膜21aの面内において均一となり、強誘電体キャパシタQに記憶したデータ0と1とを弁別するのが容易となる。このように、強誘電体キャパシタQのデータの弁別性を向上させるという観点からすると、第1のホール29aの重心g1と上部電極22aの重心g2とを一致させるのが好ましい。次に、このように重心g1、g2同士が一致した上部電極22aと第1のホール29aの平面レイアウトの例について説明する。図29a~dは、重心g1、g2同士が一致した上部電極22aと第1のホール29aの各々の平面レイアウトを示す平面図である。図29a~dのいずれの例においても、上部電極22aと第1のホール29aの一方が円形で他方が多角形となっており、上部電極22aと第1のホール29aとは非相似となっている。一方、図30a、bは、上部電極22aと第1のホール29aの各々の重心g1、g2同士を一致させると共に、上部電極22aと第1のホール29aの各々の平面形状を相似形にした場合の平面図である。このうち、図30aの例においては、上部電極22aと第1のホール29aが共に矩形である。そして、図30bの例においては、上部電極22aと第1のホール29aが共に円形である。図30a、bのように上部電極22aと第1のホール29aの各々の平面形状を相似にすると、第1のホール29a内の第1の導体プラグ33図14参照によって生じる応力Cが、上部電極22aの縁において均一となる。よって、応力Cが原因の圧電効果により誘起される電荷量がキャパシタ誘電体膜21aの面内においてより一層均一にすることができる。図31a、bは、第1の導体プラグ33の別の例について示す断面図である。これらの例では、第2の層間絶縁膜31の上に、第1の導体プラグ33のタングステン膜32bの一部を引き出し、そのタングステン膜32bにより一層目の金属配線36aを形成している。但し、図31aの例では、第5のホール29eにタングステン膜32bを埋め込んだことで、タングステン膜32bの重心g3が第1のホール29aの重心g1と一致していない。そのため、図28aと同様にそのタングステン膜32bからキャパシタ誘電体膜21aに作用する応力Cに偏りが生じる。これに対し、図31bの例では、タングステン膜32bの重心g3を第1のホール29aの重心g1と一致させている。これにより、図28bと同様に、応力Cの非対称性が解消されて、キャパシタ誘電体膜21aに誘起される電荷量を当該キャパシタ誘電体膜21aの面内において均一にすることができる。第3実施形態第1実施形態では、半導体装置としてプレーナ型のFeRAMを製造した。これに対し、本実施形態では、プレーナ型よりも微細化に有利なスタック型のFeRAMを半導体装置として製造する。図32~図54は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図32~図54において、第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。この半導体装置を製造するには、まず、第1実施形態の図2a~図3aの工程を行うことにより、図32aに示すように、第1~第3のコンタクトプラグ14a~14cと下段リング16とが形成された構造とする。但し、本工程では、第1実施形態の導体15図3a参照は形成しない。次に、図32bに示すように、厚さが約100nmの第1の酸化防止絶縁膜17と厚さが約200nmの第1の層間絶縁膜18とをこの順に形成した後、これらの絶縁膜をパターニングして開口18aを形成する。その開口18aの幅W2は、第1~第3のコンタクトプラグ14a~14cの各々の幅よりも広く、例えば1.0μm程度である。また、このパターニングの際に使用するエッチングガスも特に限定されないが、本実施形態ではCF4ガスとC4F8ガスとの混合ガスをそのエッチングガスとして使用する。次に、図33に示す断面構造を得るまでの工程について説明する。まず、開口18aの内面と第1の層間絶縁膜18の上に密着膜40aとしてスパッタ法により30nmの厚さのチタン膜と20nmの厚さの窒化チタン膜とをこの順に形成する。次いで、水素ガスと六フッ化タングステンガスとを成膜ガスとして使用するCVDにより密着膜40aの上にタングステン膜40bを形成し、そのタングステン膜40bで開口18aを完全に埋める。この状態におけるタングステン膜40bの厚さは、第1の層間絶縁膜18の上で例えば300nm程度である。その後に、第1の層間絶縁膜18の上の余分な密着膜40aとタングステン膜40bとをCMP法により研磨して除去し、これらの膜を開口18aの中にのみ導体41として残す。なお、そのCMPにおいては、第1の層間絶縁膜18の上に研磨残が発生するのを防止する目的でオーバー研磨が行われるため、導体41は開口18aの途中の深さにまで形成された状態となり、開口18aの上部は導体41で未充填となる。また、導体41は、その下の第1のコンタクトプラグ14a又は第2のコンタクトプラグ14cと電気的に接続される。次いで、図34に示すように、第1の層間絶縁膜18の上面をNH3プラズマに曝し、第1の層間絶縁膜18の表面にNH基を結合させる。NH3プラズマの生成条件は特に限定されない。本実施形態では、平行平板型プラズマ処理チャンバ内においてシリコン基板1に対向する対向電極に周波数が350kHzでパワーが55Wの高周波電力を印加すると共に、シリコン基板1に周波数が13.56MHzでパワーが100Wの高周波電力を印加する。また、チャンバ内の圧力は266Pa、基板温度は400°C、NH3ガスの流量は350sccmとする。なお、NH基の結合を容易にするため、NH3プラズマに曝す前に第1の層間絶縁膜18の上面を予めArプラズマに曝して清浄化してもよい。次に、図35に示すように、導体41と第1の層間絶縁膜18の各々の上に下地導電膜50としてスパッタ法でチタン膜を約20nmの厚さに形成し、その下地導電膜50で開口18aを完全に埋める。ここで、図34の工程において予め第1の層間絶縁膜18の表面にNH基を結合させたことにより、下地導電膜50の材料であるチタンが第1の層間絶縁膜18の上を自在に移動できるようになり、002方向に配向した良質な下地導電膜50を形成できる。続いて、図36に示すように、下地絶縁膜50の上面をCMP法により研磨して平坦化する。そして、下地導電膜50に対し、窒素雰囲気中基板温度を650°C、処理時間を60秒とする条件でRTAを行う。これにより、下地絶縁膜50の材料であるチタンが窒化して111方向に配向した窒化チタンとなるなお、窒素雰囲気に希ガスを添加してこのRTAを行ってもよい。次に、図37に示すように、下地導電膜50の表面をNH3プラズマに曝すことにより、下地導電膜50の表面にNH基を結合させる。このNH3プラズマの条件としては、例えば、図34で説明したのと同じ条件を採用し得る。続いて、図38に示すように、下地導電膜50の上に金属膜54としてスパッタ法でチタン膜を20nm程度の厚さに形成する。本工程の前に下地導電膜50の表面にNH基を結合させたことで、そのチタン膜は002方向に自己配向した良質な膜となる。その後に、窒素雰囲気中において基板温度を650°C、処理時間を60秒とする条件で金属膜54に対してRTAを行う。これにより、金属膜54のチタンが窒化されて、111方向に配向した窒化チタンを材料とする金属膜54が得られる。なお、窒素雰囲気に希ガスを添加してこのRTAを行ってもよい。次いで、図39に示すように、金属膜54の上に導電性酸素バリア膜58として反応性スパッタ法により窒化チタンアルミニウムTiAlN膜を100nm程度の厚さに形成する。導体41のタングステン膜40bは酸素含有雰囲気に触れると容易に酸化するが、導電性酸素バリア膜58が外部雰囲気中の酸素から導体41を保護するため、導体41が酸化してコンタクト不良が生じるのを防止できる。更に、導電性バリア膜58の下の金属膜54が111方向に配向した窒化チタンにより形成されているため、導電性バリア膜58はその配向を引き継いた良好な結晶性を示すようになる。次に、図40に示す断面構造を得るまでの工程について説明する。まず、導電性酸素バリア膜58の上にスパッタ法で厚さが60nm~100nm程度のイリジウム膜を形成し、そのイリジウム膜を第1の導電膜61とする。なお、イリジウム膜に代えてSrRuO3膜を第1の導電膜61として形成してもよい。次いで、第1の導電膜61の上にMOCVD法により一層目のPZT膜62xを100nmの厚さに形成した後、その上にスパッタ法で二層目のPZT膜62yを10nmの厚さに形成して、これらの多層構造のPZT膜を強誘電体膜62とする。一層目のPZT膜62xを形成する際のMOCVD法では、Pbの液体原料としてビスジメチルへプタンジオネート鉛Pb2を使用し、Zrの液体原料としてテトラキスジメチルへプタンジオネートジルコニウムZr4を使用する。また、チタンの液体原料としてはビスイソプロポキシビスジピバロイルメタネートチタンTi22を使用し得る。そして、強誘電体膜62の上にスパッタ法で一層目の酸化イリジウム膜63xを25nm程度の厚さに形成した後、酸素含有雰囲気中でのアニールにより強誘電体膜62を十分に結晶化させると共に、その強誘電体膜62中の酸素欠損を補う。そのアニールは、アルゴンガスと酸素ガスとをそれぞれ2000sccm、20sccmの流量でアニール雰囲気に供給しながら、基板温度を725°C、処理時間を60秒とする条件で行われる。更に、一層目の酸化イリジウム膜63xの上にスパッタ法で50nm~150nm程度の厚さの二層目の酸化イリジウム膜63yを形成する。なお、一層目と二層目の酸化イリジウム膜63x、63yに代えて、イリジウム、ルテニウム、ロジウム、レニウム、オスミウム、及びパラジウムのいずれかの単層膜、又はこれらの酸化膜を形成してもよい。更に、二層目の酸化イリジウム膜63yの上にスパッタ法でイリジウム膜63zを50nm~150nm程度の厚さのイリジウム膜とをこの順に形成し、一層目と二層目の酸化イリジウム膜63x、63yとイリジウム膜63xとを第2の導電膜63とする。その後に、シリコン基板1の裏面に付着したPZTを洗浄して除去する。続いて、図41に示すように、第2の導電膜63の上に第1のマスク材料膜71として窒化チタン膜をスパッタ法で200nm程度の厚さに形成する。なお、窒化チタン膜に変えて窒化チタンアルミニウム膜を形成してもよい。そして、第1のマスク材料膜71の上にTEOSガスを使用するプラズマCVD法により酸化シリコン膜を700nm程度の厚さに形成して、その酸化シリコン膜を第2のマスク材料膜72とする。続いて、図42に示すように、第2のマスク材料膜72をパターニングして島状の上部ハードマスク72aとした後、上部ハードマスク72aをマスクにして第1のマスク材料膜71をエッチングすることにより下部ハードマスク71aを形成する。次いで、図43に示すように、前述の下部ハードマスク71aと上部ハードマスク72aの各々をマスクにしながら、第1の導電膜61、強誘電体膜62、及び第2の導電膜63をドライエッチングする。これにより、下部電極61a、キャパシタ誘電体膜62a、及び上部電極63aの各々を順に積層してなる強誘電体キャパシタQの基本構造が完成する。なお、本工程で使用するエッチングガスは特に限定されないが、本実施形態ではHBrガス、O2ガス、C4F8ガス、及びArガスの混合ガスをエッチングガスとして使用する。そのエッチングガスに対して導電性酸素バリア膜58はエッチング耐性があるので、このエッチングは導電性酸素バリア膜58の上で自動的に停止し、エッチングの終了後もシリコン基板1の全面が導電性酸素バリア膜58で覆われた状態となる。また、このエッチングによって上部ハードマスク72aは膜減りするものの、その下の下部ハードマスク71aはエッチングされずにその形状が維持されるため、強誘電体キャパシタQの側面を設計通りの寸法に綺麗に仕上げることができる。ここで、導体41におけるタングステン膜40bは、上記のように形成された強誘電体キャパシタQに基板の下方からガンマ線が侵入するのを防止する役割を担う。そのため、本工程におけるパターニングでは、下部電極61aの幅W4を導体41のタングステン膜40bの幅W3よりも狭くすることにより、基板の下方から侵入するガンマ線をタングステン膜40bで有効に遮るようにするのが好ましい。この後に、図44に示すように、ドライエッチング又はウエットエッチングにより上部ハードマスク72aを除去する。次いで、図45に示すように、キャパシタQで覆われていない部分の下地導電膜50、金属膜54、及び導電性酸素バリア膜58をドライエッチングにより除去して、複数のキャパシタQを電気的に分離する。なお、下部ハードマスク71aもこのドライエッチングによって除去され、上部電極63aの上面が露出する。また、下部電極61aは、その下に残存する下地導電膜50、金属膜54、及び導電性酸素バリア膜58を介して導体41と電気的に接続される。ここで、本実施形態では、図43に示したように、下部電極61aの幅W4をタングステン膜40bの幅W3よりも狭くした。このような幅の相違を反映して下地導電膜50には点線円内に示すような段差が形成される。その結果、下地導電膜50の表面は、キャパシタ直下の第1の上面50aと、基板横方向に延在する第2の上面50cとが側面50bによって繋がれた構造となる。なお、本工程におけるドライエッチングは基板垂直方向に進行するため、下地導電膜50aの側面50bは、その上方の下部電極61aの側面61xと同一面内に位置することになる。また、本工程のドライエッチングの後においても導体41の上面の全面に下地導電膜50が残存するため、導体41のタングステンが酸素に触れて酸化するのを下地導電膜50により防止することができる。なお、導体41のタングステンの強いテンシルストレスに比較して第1の層間絶縁膜18のストレスは弱いため、導体41と第1の層間絶縁膜18の双方にまたがってキャパシタQを形成するとキャパシタ誘電体62aに印加されるストレスが不均一となる。本実施形態では、導体41の上にのみキャパシタQを形成するので、このようなストレスの不均一性を解消し、ストレスが原因で誘起される電荷量をキャパシタ誘電体膜62aの面内において一様にすることができ、キャパシタQのデータの弁別性を向上することができる。図55は本工程を終了した後のセル領域Iの拡大平面図であり、先の図45は図55のX7-X7線に沿う断面図に相当する。図55に示すように、前述の導体41とその輪郭を確定する開口18aは、平面視で下部電極61aの全領域を内側に含む大きさに形成される。次に、図46に示すように、第1の層間絶縁膜18の上面と強誘電体キャパシタQの表面に、水素等の還元性物質からキャパシタ誘電体膜62aを保護するための第1の保護絶縁膜74としてスパッタ法によりアルミナ膜を形成する。続いて、図47に示すように、ここまでの工程においてキャパシタ誘電体膜62aが受けたダメージを回復させるため、基板温度を550°C~700°Cとする条件で、酸素含有雰囲気においてキャパシタ誘電体膜62aに対して回復アニールを行う。次いで、図48に示すように、第1の保護絶縁膜74の上にMOCVD法により第2の保護絶縁膜76として38nm程度の厚さのアルミナ膜を形成する。その第2の保護絶縁膜76によって、第1の保護絶縁膜74のみでは不足しがちな水素のバリア能力が補強され、水素からキャパシタ誘電体膜62aを確実に保護できるようになる。次に、図49に示す断面構造を得るまでの工程について説明する。まず、プラズマCVD法により第2の保護絶縁膜76の上に第2の絶縁膜77として酸化シリコン膜を約1500nmの厚さに形成する。そのプラズマCVD法で使用し得る成膜ガスとしては、例えば、TEOSガス、酸素ガス、及びヘリウムガスの混合ガスがある。そして、第2の絶縁膜77の表面をCMP法により平坦化した後、酸化窒素N2Oガス又は窒素ガスのプラズマ雰囲気中において第2の絶縁膜77をアニールすることにより、第2の絶縁膜77を脱水すると共にその表面を窒化して水分の再吸着を防止する。次いで、第2の絶縁膜77の上にスパッタ法でアルミナ膜を20nm~100nm程度の厚さに形成し、そのアルミナ膜を第3の保護絶縁膜78とする。その第3の保護絶縁膜78は、第1の保護絶縁膜74や第2の保護絶縁膜76と同様に、水素等の還元性物質からキャパシタ誘電体膜62aを保護する役割を担う。なお、スパッタ法に代えてCVD法により第3の保護絶縁膜78を形成してもよい。そして、TEOSガスを使用するプラズマCVD法により第3の保護絶縁膜78の上に第2の層間絶縁膜79として酸化シリコン膜を250nm程度の厚さに形成する。次いで、図50に示すように、フォトリソグラフィとドライエッチングにより第2の層間絶縁膜79から第1の保護絶縁膜74までをパターニングすることにより、強誘電体キャパシタQの上に第1のホール77aを形成する。なお、本工程におけるドライエッチングで使用するエッチングガスは特に限定されないが、例えばC4F8、Ar、O2、及びCOの混合ガスをエッチングガスとして使用し得る。次に、図51に示すように、酸素含有雰囲気中において基板温度を500°C、処理時間を60分とする条件で第2の絶縁膜77に対してアニールを行い、第2の絶縁膜77に含まれる水分を第1のホール29aを介して外部に逃がす。本実施形態でも、第1実施形態と同様に、上部電極63aよりも大きく第1のホール77aを形成したため、第2の絶縁膜77の水分が第1のホール77aを通って速やかに外部に放出され、アニールによる脱水の効果を高めることができる。続いて、図52に示すように、第2の層間絶縁膜79から第1の酸化防止絶縁膜17までの多層絶縁膜をフォトリソグラフィとドライエッチングによりパターニングする。このパターニングにより、セル領域Iにおいては、第2のコンタクトプラグ14bの上に第2のホール77bが形成される。また、セル周縁部IIとチップ周縁部IIIにおいては、下段リング16の上に第3のホール77cが形成される。なお、本工程におけるドライエッチングで使用するエッチングガスは特に限定されない。本実施形態では、第1の層間絶縁膜18、第1の保護絶縁膜74、第2の保護絶縁膜76、第2の絶縁膜77、第3の保護絶縁膜78、及び第2の層間絶縁膜79のエッチングガスとしてC4F8、Ar、O2、及びCOの混合ガスを使用する。また、第1の酸化防止絶縁膜17は、アルゴンガスを使用するスパッタエッチングにより除去される。次に、図53に示す断面構造を得るまでの工程について説明する。まず、第1~第3のホール77a~77cの各々の内面と第2の層間絶縁膜79の上面に、導電性の密着膜91aとして単層の窒化チタン膜をスパッタ法で50nm~100nm程度の厚さに形成する。次いで、水素ガスと六フッ化タングステンガスとを成膜ガスとして使用するCVD法により密着膜91aの上にタングステン膜91bを形成して、そのタングステン膜91bにより第1~第3のホール77a~77cの各々を埋める。このとき、第1のホール77aを上部電極63aよりも大きく形成したので、点線円内に示すように、密着膜91aの成長線91xは上部電極63aの側方に位置する。そのため、第1実施形態と同様に、タングステン膜91bを成膜する際の水素ガスが成長線91xを透過して上部電極22aに至る危険性を低減でき、水素によって上部電極22aの酸化イリジウムが還元されてその体積が減少するのを防止することができる。また、タングステン膜91bの形成時の基板温度はタングステン膜91bに求められるストレスの大きさによって決められ、例えば350°C~400°C程度とするのが好ましい。その後に、第2の層間絶縁膜79の上の余分な密着膜91aとタングステン膜91bとをCMP法により研磨して除去し、第1~第3のホール77a~77c内にのみ密着膜91aとタングステン膜91bとを残す。密着膜91aとタングステン膜91bのうち、第1のホール77aに残されたものは第1の導体プラグ92となり、第2のホール77bに残されたものは第2の導体プラグ93となる。また、セル周縁部IIとチップ周縁部IIIの各々の第3のホール77cに残された密着膜91aとタングステン膜91bは上段リング94となる。このうち、セル周縁部IIに形成された上段リング94は、下段リング16と共に導体リング37を形成する。そして、チップ周縁部IIIに形成された上段リング94は、下段リング16と共に耐湿リング38を形成する。図56は、本工程を終了した後のセル領域Iの拡大平面図であり、先の図53は図56のX8-X8線に沿う断面図に相当する。図56に示すように、第1の導体プラグ92は上部電極63aに対応して複数形成され、各第1の導体プラグ92とその輪郭を画定する第1のホール77aは平面視で上部電極63aの全領域を内側に含む大きさに形成される。次に、図54に示すように、シリコン基板1の上側全面に金属積層膜を形成した後、その多層金属膜をパターニングすることにより一層目の金属配線95aと、第1及び第2の導電パッド95b、95cを形成する。その金属積層膜として、例えば、例えば、厚さが60nmのチタン膜、厚さが30nmの窒化チタン膜、厚さが360nmの銅含有アルミニウム膜、厚さが5nmのチタン膜、及び厚さが70nmの窒化チタン膜をこの順にスパッタ法により形成する。以上により、本実施形態に係る半導体装置の基本構造が完成する。本実施形態に係る半導体装置によれば、図56に示したように、平面視で上部電極63aの全領域を覆うように第1の導体プラグ92を形成した。そのため、シリコン基板1の上方からキャパシタ誘電体膜62aに侵入しようとするガンマ線γ等の放射線の大部分を第の導体プラグ92のタングステン膜92bで遮蔽することができ、半導体装置の放射線耐性を高めることができる。また、導体41を平面視で下部電極61aよりも大きくしたため、シリコン基板1の下方からキャパシタ誘電体膜62aに侵入しようとするガンマ線γの大部分が導体41のタングステン膜40bで遮られ、半導体装置の放射線耐性を更に高めることができる。そして、基板横方向から強誘電体キャパシタQに侵入しようとするガンマ線γは、導体リング37のタングステン膜91bによって遮蔽することができる。第4実施形態第3実施形態では、アルミニウム膜を含む金属積層膜から一層目金属配線95aを形成した。これに対し、本実施形態では、銅配線を形成するのに有用なダマシンプロセスを用いて配線を形成する。図57~図65は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図57~図65において、第3実施形態で説明したのと同じ要素には第3実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。最初に、図57に示す断面構造を得るまでの工程について説明する。まず、第3実施形態の図32a~図52に従い、第2の層間絶縁膜79に第1~第3のホール77a~77cが形成された状態とする。そして、第3実施形態と同様にして、第2の層間絶縁膜79の上面と第1~第3のホール77a~77cの各々の内面に密着膜91aとタングステン膜91bとをこの順に形成する。但し、本実施形態では、そのタングステン膜91bで第1のホール91bを完全には埋め込まず、タングステン膜91bの上面に第1のホール91bの形状を反映した凹部91xが形成された状態とする。一方、第2のホール77bと第3のホール77cについてはタングステン膜91bで完全に埋め込む。このように第2のホール77bと第3のホール77cとを完全に埋め込み、かつ、第1のホール77aを未充填の状態にするには、タングステン膜91bを250nm~350nm程度の厚さに形成すればよい。次に、図58に示すように、第2の層間絶縁膜79の上面上の余分な密着膜91aとタングステン膜91bとをCMP法により研磨して除去する。これにより、第3実施形態と同様に、第1のホール77aと第2のホール77bの各々に第1の導体プラグ92と第2の導体プラグ93が形成される。このうち、第1の導体プラグ92の上面には、前述のように凹部92xが形成された状態となる。一方、セル周縁部IIの第3のホール77cには、導体リング37の一部となる上段リング94が形成され、チップ周縁部IIIの第3のホール77cには、耐湿リング38の一部となる上段リング94が形成される。続いて、図59に示すように、第2の層間絶縁膜79、第1の導体プラグ92、第2の導体プラグ93、及び上段リング94の各々の上に、TEOSガスを使用するプラズマCVD法により第3の絶縁膜100として酸化シリコン膜を300nm程度の厚さに形成する。そして、図60に示すように、フォトリソグラフィとドライエッチングにより第3の絶縁膜100をパターニングすることにより、凹部92xに繋がる第1の配線溝100aを形成する。そのドライエッチングで使用するエッチングガスは特に限定されないが、本実施形態ではC4F8、Ar、O2、及びCOの混合ガスをエッチングガスとして使用する。また、第1の配線溝100aの幅も特に限定されない。但し、凹部92xとの位置ずれを見込んで凹部92xの幅D1よりも第1の配線溝100aの幅D2を広くし、位置ずれが生じた場合でも凹部92xの全てが第1の配線溝100aから露出するようにするのが好ましい。本実施形態では、凹部92xの幅D1を0.5μm~0.8μm程度とし、第1の配線溝100aの幅D2はこれよりも広い0.9μm~1.0μm程度とする。なお、本工程では、第2の導体プラグ93と上段リング94の各々の上の第3の絶縁膜100に第1のホール100bと第2のホール100cも形成される。次に、図61に示すように、第3の絶縁膜100の上面と、第1の配線溝100a、第1のホール100b、及び第2のホール100cの各々の内面とに、銅に対する第1のバリアメタル膜102としてスパッタ法で窒化タンタル膜を50nm程度の厚さに形成する。そして、図62に示すように、めっき法又はCVD法により第1のバリアメタル膜102の上に第1の銅膜104を形成し、その第1の銅膜104により第1の配線溝100a、第1のホール100b、及び第2のホール100cの各々を完全に生める。次いで、図63に示すように、第3の絶縁膜100の上の余分な第1のバリアメタル膜102と第1の銅膜104とをCMP法により研磨して除去する。これにより、第1の配線溝100a内に第1のバリアメタル膜102と第1の銅膜104とが第1の銅配線106として残される。また、第1のホール100bと第2のホール100cの各々においては、第1のバリアメタル膜102と第1の銅膜104が第1の銅プラグ107及び銅リング108として残される。続いて、図64に示すように、シリコン基板1の上側全面に第3の酸化防止絶縁膜111としてCVD法により窒化シリコン膜を50nm程度の厚さに形成する。更に、その第3の酸化防止絶縁膜11の上に、例えばTEOSガスを使用するプラズマCVD法によって酸化シリコン膜を500nm程度の厚さに形成し、その酸化シリコン膜を第4の絶縁膜112とする。第4の絶縁膜112の成膜雰囲気には酸素が含まれるが、第4の絶縁膜112の成膜前に予め第3の酸化防止絶縁膜111を形成してあるので、その酸素によって第1の銅配線106や第1の銅プラグ107が酸化するのを防止できる。次に、図65に示す断面構造を得るまでの工程について説明する。まず、第3の酸化防止絶縁膜111をエッチングストッパ膜に使用しながら、第4の絶縁膜112をパターニングすることにより、第1の銅配線106の上に第2の配線溝112aを形成する。そして、第2の配線溝112aの下の第3の酸化防止絶縁膜111をパターニングして第3のホール111aを形成した後、その第3のホール111aと第2の配線溝112aの各々の内部に第2のバリアメタル膜113aと第2の銅膜113bを順に形成する。このうち、第2のバリアメタル膜113aはスパッタ法で形成された窒化タンタル膜であり、第2の銅膜113bはめっき法又はCVD法で形成される。その後に、第4の絶縁膜112の上面上の余分な第2のバリアメタル膜113aと第2の銅膜113bとをCMP法により研磨して除去し、これらの膜を第2の配線溝112a内にのみ第2の銅配線115として残す。以上により、本実施形態に係る半導体装置の基本構造が完成する。上記した本実施形態によれば、図65に示したように、強誘電体キャパシタQの上方と下方にそれぞれ設けた第1の導体プラグ92と導体41によってガンマ線から強誘電体キャパシタ62aを保護することができ、半導体装置の放射線耐性を高めることができる。また、第1の銅配線106の電気抵抗が、第3実施形態の金属配線95a図54参照の主材料であるアルミニウムよりも低いため、第3実施形態と比較して半導体装置の高速化や低消費電力化を図ることができる。更に、第1の導体プラグ92に凹部92xを設け、その凹部92x内に第1の銅配線106を埋め込んだため、第3の絶縁膜100の厚さに加えてその凹部92xの深さ分だけ第1の銅配線106が厚くなる。これにより、凹部92xを設けずに第3の絶縁膜100内にのみ第1の銅配線106を埋め込む場合と比較して第1の銅配線106の電気抵抗を低減でき、更なる高速化や低消費電力化を実現することが可能となる。また、第1の銅配線106や第2の銅配線115は、強誘電体キャパシタQを形成した後に、その強誘電体キャパシタQよりも上層に形成される。そのため、強誘電体キャパシタQに対する結晶化アニールや回復アニールに第1の銅配線106や第2の銅配線115が曝されず、これらのアニールによって第1の銅配線106や第2の銅配線115が溶融する危険性がない。以上説明した各実施形態に関し、更に以下の付記を開示する。付記1半導体基板と、前記半導体基板の上に形成された第1の絶縁膜と、前記第1の絶縁膜の上に形成され、下部電極、キャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタと、前記キャパシタの上に形成され、平面視で前記上部電極の全領域を含むホールを備えた第2の絶縁膜と、前記ホール内に形成されたタングステンを含む導体プラグと、を有することを特徴とする半導体装置。付記2平面視したときに、前記ホールの重心と前記上部電極の重心とが一致することを特徴とする付記1に記載の半導体装置。付記3平面視したときに、前記ホールの形状は、前記上部電極の形状と相似であることを特徴とする付記1又は付記2に記載の半導体装置。付記4平面視したときに、前記ホールは、前記上部電極の下面よりも大きいことを特徴とする付記1乃至付記3のいずれかに記載の半導体装置。付記5前記導体プラグは、上面に凹部が形成されたタングステン膜を有し、前記凹部内に銅配線が形成されたことを特徴とする付記1乃至付記4のいずれかに記載の半導体装置。付記6前記第2の絶縁膜の上に形成され、前記ホールの上に前記凹部に繋がる配線溝が形成された第3の絶縁膜を更に有し、前記銅配線は、前記凹部と前記配線溝に形成されたことを特徴とする付記5に記載の半導体装置。付記7前記配線溝の幅は、前記凹部の幅よりも広いことを特徴とする付記6に記載の半導体装置。付記8前記キャパシタの下の前記第1の絶縁膜に、平面視で前記下部電極の全領域を含む開口が形成されて、該開口内にタングステンを含む導体が埋め込まれたことを特徴とする付記1乃至付記7のいずれかに記載の半導体装置。付記9前記半導体基板に形成された素子分離絶縁膜を更に有し、前記開口は前記素子分離絶縁膜の上に形成されたことを特徴とする付記8に記載の半導体装置。付記10前記導体と前記第1の絶縁膜のそれぞれの上に、前記導体の酸化を防止する酸化防止絶縁膜が形成され、前記酸化防止絶縁膜の上に前記キャパシタが形成されたことを特徴とする付記8又は付記9に記載の半導体装置。付記11前記半導体基板に形成された不純物拡散領域と、前記不純物拡散領域の上の前記第1の絶縁膜に埋め込まれ、前記不純物拡散領域と電気的に接続されたコンタクトプラグと、前記第1の絶縁膜の上に形成され、平面視で前記下部電極の全領域を含む開口を前記コンタクトプラグの上に備えた層間絶縁膜と、前記開口内に埋め込まれ、前記コンタクトプラグと前記下部電極とに電気的に接続されたタングステンを含む導体とを更に有することを特徴とする付記1乃至付記7に記載の半導体装置。付記12前記導体が前記開口の途中の深さまにまで形成されたと共に、前記導体の上に前記開口を埋める導電膜が形成され、前記導電膜の上に前記キャパシタが形成されたことを特徴とする付記11に記載の半導体装置。付記13前記導電膜は、前記キャパシタの直下の第1の上面と、前記第1の上面と繋がり、かつ、前記下部電極の側面と同一面内にある側面と、前記側面と繋がり、かつ、基板横方向に延在する第2の上面とを有することを特徴とする付記12に記載の半導体装置。付記14前記キャパシタと前記導体プラグの各々が複数設けられ、隣接する前記キャパシタのうちの一方が備える前記上部電極の直下のキャパシタ誘電体膜に向けて入射する放射線が、他方の前記キャパシタの上の前記導体プラグによって遮られることを特徴とする付記1乃至付記13のいずれかに記載の半導体装置。付記15前記キャパシタと前記導体プラグをそれぞれ複数備えたと共に、隣接する前記キャパシタの各々の前記上部電極の下面同士の間隔をa、前記上部電極の下面と前記導体プラグの上面との間隔をb、隣接する前記導体プラグの各々の下面同士の間隔をd、前記導体プラグの上面と下面との間隔をeとしたとき、前記キャパシタ誘電体膜に入射し得る放射線のうち、入射角が最大の該放射線の入射角の正接が値に等しいことを特徴とする付記14に記載の半導体装置。付記16前記正接は、隣接する前記導体プラグの上面同士の間隔をcとするとき、で与えられることを特徴とする付記15に記載の半導体装置。付記17前記キャパシタの横の前記第2の絶縁膜にタングステンを含む別の導体プラグが設けられ、前記上部電極の直下の前記キャパシタ誘電体膜に向けて入射する放射線が、前記別の導体プラグによって遮られることを特徴とする付記1乃至付記13のいずれかに記載の半導体装置。付記18前記第2の絶縁膜の上方に形成されたタングステンを含む遮蔽体を更に有し、前記上部電極の直下の前記キャパシタ誘電体膜に向けて入射する放射線が、前記遮蔽体によって遮られることを特徴とする付記1乃至付記13のいずれかに記載の半導体装置。付記19前記半導体基板は、前記キャパシタが複数形成されたセル領域を有し、前記半導体基板の上に、少なくとも前記第2の絶縁膜の上面に達する高さを有し、かつ、平面視で前記セル領域を囲うタングステンを含む導体リングが設けられたことを特徴とする付記1乃至付記18のいずれかに記載の半導体装置。付記20半導体基板の上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜の上に、下部電極、キャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタを形成する工程と、前記キャパシタを覆う第2の絶縁膜を形成する工程と、前記第2の絶縁膜をパターニングすることにより、該第2の絶縁膜に、平面視で前記上部電極の全領域を含むホールを形成する工程と、前記ホール内に、前記上部電極と電気的に接続されたタングステンを含む導体プラグを形成する工程と、を有することを特徴とする半導体装置の製造方法。