第1導電型の半導体基板と、前記半導体基板に形成された半導体素子と、前記半導体基板に、前記半導体素子を囲むように、第2導電型の拡散層で形成されたガードリングと、前記半導体基板に、前記ガードリングを囲むように、前記半導体基板の主面より低く形成された低地部分と、前記低地部分の内壁に沿って第1導電型の拡散層で形成されたチャネルストッパと、を備えたことを特徴とする半導体装置。前記半導体基板の主面に前記半導体素子を囲むように形成されたトレンチ溝の内壁に沿って、第2導電型の拡散層で形成された溝内ガードリングを備えたことを特徴とする請求項1に記載の半導体装置。第1導電型の半導体基板と、前記半導体基板に形成された半導体素子と、前記半導体基板の主面に前記半導体素子を囲むように形成されたトレンチ溝の内壁に沿って、第2導電型の拡散層で形成された溝内ガードリングと、前記トレンチ溝を埋めるように形成された第2導電型の導電膜と、前記半導体基板の主面の上方に前記半導体素子を囲むように形成されたフローティングフィールドプレートと、を備えたことを特徴とする半導体装置。前記導電膜の上方に、前記導電膜と接続された第2導電型の電位安定化導電膜を備えたことを特徴とする請求項3に記載の半導体装置。前記半導体基板はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、又はダイヤモンドであることを特徴とする請求項5に記載の半導体装置。特許文献1に開示の半導体装置では、耐圧、及び耐圧安定性を十分に高めることができない。本発明は、上述のような課題を解決するためになされたもので、半導体装置の耐圧、及び耐圧安定性を高めることができる半導体装置を提供することを目的とする。本発明に係る半導体装置は、第1導電型の半導体基板と、該半導体基板に形成された半導体素子と、該半導体基板に、該半導体素子を囲むように、第2導電型の拡散層で形成されたガードリングと、該半導体基板に、該ガードリングを囲むように、該半導体基板の主面より低く形成された低地部分と、該低地部分の内壁に沿って第1導電型の拡散層で形成されたチャネルストッパと、を備えたことを特徴とする。本発明に係る他の半導体装置は、第1導電型の半導体基板と、該半導体基板に形成された半導体素子と、該半導体基板の主面に該半導体素子を囲むように形成されたトレンチ溝の内壁に沿って、第2導電型の拡散層で形成された溝内ガードリングと、該トレンチ溝を埋めるように形成された第2導電型の導電膜と、該半導体基板の主面の上方に該半導体素子を囲むように形成されたフローティングフィールドプレートと、を備えたことを特徴とする。本発明によれば、チャネルストッパ又はガードリングを基板の深い位置まで達するように形成できるので、半導体装置の耐圧、及び耐圧安定性を高めることができる。実施の形態1.図1は、本発明の実施の形態1に係る半導体装置の平面図である。本発明の実施の形態1に係る半導体装置10の中央部分には、導電膜12が形成されている。また、導電膜12を囲むように絶縁膜14が形成されている。図2は、図1の2-2破線における断面図である。半導体装置10は、N型以後、第1導電型というの半導体基板20を備えている。半導体基板20にはP型以後、第2導電型というのアノード22が形成されている。このアノード22は、ダイオードのアノードとして機能するものである。アノード22の外側にはガードリング24が形成されている。ガードリング24は、半導体基板20の主面にダイオードを囲むように形成されている。ガードリング24は第2導電型の拡散層で形成されている。半導体基板20には、ガードリング24を囲むように低地部分26が形成されている。低地部分26は、半導体基板20の主面より低くなるように形成された部分である。この低地部分26の内壁に沿ってチャネルストッパ28が形成されている。チャネルストッパ28は、第1導電型の拡散層で形成されている。半導体装置10は、ダイオードが形成された素子領域40、ガードリング24が形成されたガードリング領域42、及びチャネルストッパ28が形成されたチャネルストッパ領域44を備えている。ガードリング領域42、及びチャネルストッパ28、並びに素子領域40の一部には、絶縁膜30が形成されている。絶縁膜30は一体的に形成されている。導電膜12は、アノード22の上に形成されている。また、導電膜12の一部は絶縁膜30の一部の上にも形成されている。絶縁膜14は、絶縁膜30の上に形成されている。また、絶縁膜14の一部は導電膜12の一部の上にも形成されている。なお、図2における破線は、半導体基板20内における空乏層の伸び方を示している。以後、本発明の実施の形態1に係る半導体装置の製造方法を説明する。まず、アノードとガードリングを形成するためのパターンを形成する。図3は、アノードとガードリングの形成前の状態を示す断面図である。ガードリングを形成する部分、及びアノードを形成する部分を開口するように絶縁膜50を形成する。次いで、アノードとガードリングを形成する。図4は、アノードとガードリングを形成したことを示す断面図である。まず、イオン注入法により、絶縁膜50をマスクとして半導体基板20へ第2導電型の不純物を注入する。その後、当該不純物を熱拡散させてアノード22とガードリング24を形成する。そして、次の処理に進む前に絶縁膜50を除去する。次いで、低地部分を形成する。図5は、低地部分の形成前の状態を示す断面図である。半導体基板20に絶縁膜52を形成する。絶縁膜52は半導体基板20の外周部を開口するようにパターニングされている。次いで、絶縁膜52をマスクとして半導体基板20の外周部をエッチングして、低地部分26を形成する。図6は、低地部分を形成したことを示す断面図である。次いで、チャネルストッパを形成する。図7は、チャネルストッパを形成したことを示す断面図である。まず、イオン注入法により、絶縁膜52をマスクとして低地部分26へ第1導電型の不純物を注入する。低地部分26には、半導体基板20よりも第1導電型の不純物密度が高くなるように不純物を注入する。その後、当該不純物を熱拡散させて、低地部分26の内壁に沿うようにチャネルストッパ28を形成する。そして、次の処理に進む前に絶縁膜52を除去する。次いで、絶縁膜30、導電膜12、及び絶縁膜14をこの順に形成して図1の半導体装置を完成させる。ところで、アノードに逆電位を印加すると、半導体基板に空乏層が形成され電界が集中するため、半導体装置が劣化することがある。半導体装置の劣化を防止するためには、半導体装置の耐圧、及び耐圧安定性例えば、耐圧の時間変動の安定性を高める必要がある。耐圧、及び耐圧安定性を高めるためには、ガードリング又はチャネルストッパとなる不純物を基板の縦方向に深く拡散して形成する必要がある。しかしながら、不純物を基板の縦方向に深く拡散させるためには高温で長時間の不純物拡散が必須となり生産性を低下させる。さらに、長時間に渡って不純物を拡散させると不純物が横方向にも広く拡散し、半導体装置のサイズのシュリンクが困難となる。ところが、本発明の実施の形態1に係る半導体装置10によれば、あらかじめ、半導体基板20の主面よりも低い低地部分26を形成し、低地部分26の内壁に沿うようにチャネルストッパ28を形成する。よって、チャネルストッパ28を半導体基板20の深くにまで形成して、半導体装置の耐圧、及び耐圧安定性を高めることができる。また、不純物を長時間拡散させる必要がないので、不純物の横方向の拡散を抑制でき半導体装置のサイズをシュリンクできる。具体的には、図2を参照して説明したガードリング領域42とチャネルストッパ領域44のサイズをシュリンクできる。低地部分26は半導体基板20の主面よりも低く形成すれば、上述の効果を得ることができる。そのため、低地部分26は上述の形状に限定されず、例えば、溝で形成してもよい。本発明の実施の形態1に係る半導体装置10では素子領域40にダイオードを形成したが、例えば、IGBTやパワーMOSFETなどの半導体素子を形成してもよい。また、本発明の実施の形態1に係る半導体装置10では、N型を第1導電型とし、P型を第2導電型とした。しかしながら、これらの導電型を反転させて、N型を第2導電型とし、P型を第1導電型としてもよい。イオン注入により半導体基板にダメージを与えることを防ぐために、イオン注入の前に半導体基板の表面に薄い絶縁膜を形成してもよい。また、拡散層をイオン注入以外の方法で形成してもよい。半導体基板20は珪素によって形成されることが一般的である。しかしながら、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって半導体基板20を形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、ダイヤモンドがある。実施の形態2.図8は、本発明の実施の形態2に係る半導体装置の断面図である。図8は前述の図2に対応する図である。本発明の実施の形態2に係る半導体装置は、前述の半導体装置10との相違点を中心に説明する。本発明の実施の形態2に係る半導体装置は、トレンチ溝60を備えている。トレンチ溝60は、半導体基板20の主面に半導体素子ダイオードを囲むように形成されている。トレンチ溝60は、絶縁膜30で埋められている。また、トレンチ溝60の内壁に沿って、溝内ガードリング62が形成されている。溝内ガードリング62は、第2導電型の拡散層で形成されている。この溝内ガードリング62は、アノード22よりも半導体基板20の主面から深い位置まで及んでいる。他の構成は本発明の実施の形態1に係る半導体装置と同様である。以後、本発明の実施の形態2に係る半導体装置の製造方法を説明する。図9は、トレンチ溝を形成したことを示す断面図である。まず、半導体基板20に開口部を有するようにパターニングされた絶縁膜70を形成する。次いで、当該開口部により露出した半導体基板20をエッチングして、トレンチ溝60を形成する。そして、次の処理に進む前に絶縁膜70を除去する。次いで、アノード、ガードリング、及び溝内ガードリングを形成する。図10は、アノード、ガードリング、及び溝内ガードリングを形成したことを示す断面図である。イオン注入法により、パターニングされた絶縁膜72をマスクとして半導体基板20へ第2導電型の不純物を注入する。その後、当該不純物を熱拡散させてアノード22、ガードリング24、溝内ガードリング62を形成する。溝内ガードリング62は、トレンチ溝60の内壁に沿って形成される。そして、次の処理に進む前に絶縁膜72を除去する。次いで、チャネルストッパを形成する。図11は、チャネルストッパを形成したことを示す断面図である。まず開口部分を有するようにパターニングされた絶縁膜74を形成する。次いで、当該開口部分をエッチングし、低地部分26を形成する。その後、実施の形態1で説明したとおり、低地部分26の内壁に沿ってチャネルストッパ28を形成する。そして、次の処理に進む前に絶縁膜74を除去する。次いで、トレンチ溝を埋めるように絶縁膜30を形成する。さらに、導電膜12、及び絶縁膜14をこの順に形成して図8の半導体装置を完成させる。本発明の実施の形態2に係る半導体装置10によれば、溝内ガードリング62がアノード22よりも半導体基板20の主面から深い位置に及んでいるため、空乏層は半導体基板20の深くまで形成される。よって、半導体装置10の耐圧、及び耐圧安定性を高めつつ、上述の半導体装置10よりもガードリング領域をシュリンクできる。また、本発明の実施の形態2に係る半導体装置によれば、深さの異なる2種類のガードリングガードリング24と溝内ガードリング62を形成することができる。そのため、トレンチ溝60の深さ、及び溝内ガードリング62とガードリング24の配置を最適化することで、アノード22に逆電位を印加した場合の空乏層の伸び方を調整することが可能である。よって、本発明の実施の形態1に係る半導体装置10よりも耐圧、及び耐圧安定性を高めることができる。本発明の実施の形態2に係る半導体装置では、ガードリング24と溝内ガードリング62を形成したが、ガードリング24を形成しないことも可能である。また、本発明の実施の形態2に係る半導体装置は、少なくとも本発明の実施の形態1に係る半導体装置と同程度の変形が可能である。実施の形態3.図12は、本発明の実施の形態3に係る半導体装置の断面図である。図12は前述の図8に対応する図である。本発明の実施の形態3に係る半導体装置は、本発明の実施の形態2に係る半導体装置との相違点を中心に説明する。本発明の実施の形態3に係る半導体装置は、トレンチ溝80を備えている。トレンチ溝80は、半導体基板20の主面に半導体素子ダイオードを囲むように形成されている。トレンチ溝80は、第2導電型の導電膜82aで埋められている。トレンチ溝80の内壁に沿って溝内ガードリング84が形成されている。溝内ガードリング84は、第2導電型の拡散層で形成されている。導電膜82aの上方には第2導電型の電位安定化導電膜92が接続されている。電位安定化導電膜92は、導電膜82aを半導体基板20の上方に引き出し、各溝内ガードリングを同電位に保つために形成されている。トレンチ溝60は絶縁膜86で埋められている。従って、本発明の実施の形態3に係る半導体装置は、導電膜82aで埋められたトレンチ溝80と、絶縁膜86で埋められたトレンチ溝60とを備えている。絶縁膜86の上には、第2導電型のフローティングフィールドプレート82bが形成されている。フローティングフィールドプレート82bは、半導体基板20の主面の上方に半導体素子ダイオードを囲むように形成されている。なお、チャネルストッパ28は、半導体基板20の主面に形成されている。以後、本発明の実施の形態3に係る半導体装置の製造方法を説明する。図13は、アノードと溝内ガードリングを形成したことを示す断面図である。開口部を有するようにパターニングされた絶縁膜100を形成した後に、トレンチ溝60、及び80を形成する。次いで、イオン注入法により、絶縁膜100をマスクとして半導体基板20へ第2導電型の不純物を注入する。その後、当該不純物を熱拡散させてアノード22、溝内ガードリング84、及び溝内ガードリング62を形成する。そして、次の処理に進む前に絶縁膜100を除去する。次いで、トレンチ溝60を絶縁膜で埋め込む。図14は、トレンチ溝を絶縁膜で埋め込んだことを示す断面図である。トレンチ溝60は、絶縁膜102で埋め込む。絶縁膜102は、トレンチ溝60を埋め込みつつ、トレンチ溝80は開口させるように半導体基板20の主面に形成する。次いで、トレンチ溝80を導電膜で埋め込む。図15は、トレンチ溝を導電膜で埋め込んだことを示す断面図である。トレンチ溝80は、第2導電型の導電膜82aで埋め込む。導電膜82aは絶縁膜102の上にも形成する。導電膜82aの形成と同時に、絶縁膜102の上にフローティングフィールドプレート82bを形成する。導電膜82aとフローティングフィールドプレート82bは、同一工程で同時に形成する。次いで、チャネルストッパを形成する。図16は、チャネルストッパを形成したことを示す断面図である。前述の絶縁膜102の外周部分をエッチングして絶縁膜104を形成する。絶縁膜104の開口により露出した半導体基板20の表面に第1導電型の不純物をイオン注入し、熱拡散を実施しチャネルストッパ28を形成する。次いで、新たな絶縁膜を形成する。図17は、絶縁膜を形成したことを示す断面図である。まず、絶縁膜104のうち、アノード22上の部分をエッチングして絶縁膜86を形成する。次いで、フローティングフィールドプレート82bを覆い、かつ導電膜82aの一部を露出させるように絶縁膜90を形成する。次いで、絶縁膜90から露出した導電膜82aと接続されるように第2導電型の電位安定化導電膜92を形成する。次いで、導電膜12、及び絶縁膜14をこの順に形成して図12の半導体装置を完成させる。本発明の実施の形態3に係る半導体装置によれば、半導体装置の耐圧、及び耐圧安定性を高めつつ、トレンチ溝80を導電膜82aで埋め込むことで半導体基板20への機械的ストレスを緩和できる。よって、半導体装置のリーク特性を向上させることができる。また、導電膜82aは、電位安定化導電膜92により半導体基板20の上方に接続されているので、各溝内ガードリングを同電位に保つのに有利な構造とすることができる。そして、フローティングフィールドプレート82bにより半導体装置の耐圧安定性を高めることができる。本発明の実施の形態3に係る半導体装置は、少なくとも本発明の実施の形態1に係る半導体装置と同程度の変形が可能である。