入力された直列ビデオストリームデータを並列ビデオストリームデータに変換することに用いられるデータ変換モジュール10と、前記並列ビデオストリームデータを保存することに用いられるメモリ30とを含むタイミングコントローラであって、前記メモリ30に接続され、所定のクロック信号を生成し、前記所定のクロック信号による制御で前記並列ビデオストリームデータを出力することに用いられる出力モジュール50をさらに含むことを特徴とするタイミングコントローラ。前記出力モジュール50は、前記所定のクロック信号の周波数値を供給するクロック信号周波数供給回路と、前記クロック信号周波数供給回路に接続され、前記所定のクロック信号の周波数値によって、前記所定のクロック信号を生成することに用いられる第1の位相ロックループ53と、前記メモリ30及び前記第1の位相ロックループ53に接続され、前記所定のクロック信号による制御で、前記並列ビデオストリームデータを含む差分出力信号を出力することに用いられる差分出力ユニット55とを含むことを特徴とする請求項1に記載のタイミングコントローラ。前記第1の位相ロックループ53の出力端は、前記メモリ30に接続され、前記メモリ30に前記所定のクロック信号を供給することを特徴とする請求項2に記載のタイミングコントローラ。前記クロック信号周波数供給回路は、前記第1の位相ロックループ53に接続され、前記第1の位相ロックループ53に基準クロック信号周波数値を供給する基準周波数供給ユニット511と、前記第1の位相ロックループ53に接続され、前記所定のクロック信号の周波数値を供給する周波数生成ユニット513とを含むことを特徴とする請求項2又は請求項3に記載のタイミングコントローラ。前記所定のクロック信号の周波数値tx_clkは、式:tx_clk=kosc_clkにより算出され、ここで、kは所定の比例係数値であり、osc_clkは前記基準クロック信号周波数値であることを特徴とする請求項4に記載のタイミングコントローラ。前記データ変換モジュール10は、入力された画素クロック信号を受信する差分信号入力ユニット11と、入力端が前記差分信号入力ユニット11に接続され、前記画素クロック信号を受信し、多相クロック信号を生成して前記差分信号入力ユニット11のクロック信号入力端に送信することに用いられる第2の位相ロックループ13と、を含み、ここで、前記差分信号入力ユニット11が、前記直列ビデオストリームデータを受信し、前記多相クロック信号に基づいて前記並列ビデオストリームデータを生成することに用いられることを特徴とする請求項1乃至3のいずれかに記載のタイミングコントローラ。前記差分信号入力ユニット11は、さらに前記多相クロック信号を前記メモリ30に送信することに用いられることを特徴とする請求項6に記載のタイミングコントローラ。請求項1乃至7のいずれかに記載のタイミングコントローラを含むことを特徴とする液晶ディスプレイ。本発明は、タイミングコントローラ及びそれを備える液晶ディスプレイを提供することによって、従来技術におけるタイミングコントローラにおいて、ロック時間が長く、且つ、ビデオストリームデータの出力レイトが入力に影響される問題を解決することを目的とする。以下、図面に合わせて、本発明の実施例を詳しく説明するが、本発明は、特許請求の範囲に限定され、またその範囲内にある複数の異なる形態によって実施されてもよい。図3は、本発明の実施例1によるタイミングコントローラの原理模式図である。図3に示すように、タイミングコントローラは、データ変換モジュール10と、メモリ30と、出力モジュール50とを含む。ここで、データ変換モジュール10は、入力された直列ビデオストリームデータを並列ビデオストリームデータに変換することに用いられ、データ変換モジュール10に接続されるメモリ30は、並列ビデオストリームデータを保存することに用いられ、メモリ30に接続される出力モジュール50は、所定のクロック信号を生成し、所定のクロック信号による制御で、並列ビデオストリームデータを出力することに用いられる。また、本実施例において、データ変換モジュール10は、図2に示す位相ロックループMPLLによって実現されることが可能であり、メモリ30は図2に示すメモリの構造を採用してもよい。即ち、データ変換モジュール10とメモリ30はいずれも従来技術における同じ機能を有するデバイスによって実現することができる。図3に示すタイミングコントローラの構造から、タイミングコントローラの出力した並列ビデオストリームデータがその自身の生成したクロック信号に制御され、つまり、タイミングコントローラの出力周波数がその自身の生成したクロック信号に制御されるため、従来技術におけるタイミングコントローラによるビデオストリームデータの出力レイトが入力に影響されるという問題を解決したことが分かる。また、出力したビデオストリームデータがその自身の生成したクロック信号に制御され、クロック入力周波数が如何に変化するにあれ、出力周波数はいずれも決まっており、そのため、本実施例におけるタイミングコントローラの構造を採用すれば、タイミングコントローラのロック時間もある程度短縮され、従来技術におけるタイミングコントローラのロック時間が長いという問題を解決した。図4は、本発明の実施例2によるタイミングコントローラの原理的模式図である。図4に示すように、出力モジュール50は、第1の位相ロックループ53の基準入力クロックとして所定のクロック信号の周波数値を供給するクロック信号周波数供給回路と、クロック信号周波数供給回路に接続され、所定のクロック信号の周波数値によってスペクトラム拡散特性を有する必要な出力駆動クロックを生成することに用いられる第1の位相ロックループ53と、メモリ30及び第1の位相ロックループ53に接続され、所定のクロック信号による制御で、出力特定フォーマットによってビデオストリームデータを読み出して整理し、ビデオストリームデータを差分信号に最終的に駆動して出力することによって、ビデオストリームデータを液晶駆動チップに伝送することに用いられる差分出力ユニット55とを含む。具体的には、図4に示すタイミングコントローラの構造から、クロック信号周波数供給回路が基準周波数供給ユニット511及び周波数生成ユニット513を含むことが分かる。ここで、基準周波数供給ユニット511、即ち、図4に示す発振器OSC:Oscillatorは、第1の位相ロックループ53に接続され、第1の位相ロックループ53に基準クロック信号周波数値を供給し、即ち、図4に示す位相ロックループTXPLLにローカルクロック信号OSCを供給し、周波数生成ユニット513は、第1の位相ロックループ53に接続され、図4に示す位相ロックループTXPLLに所定のクロック信号の周波数値を供給する。ここで、周波数生成ユニット513において、所定のクロック信号の周波数値tx_clkは、式:tx_clk=kosc_clkにより算出され、但し、kは所定の比例係数値であり、sc_clkは基準クロック信号周波数値である。本実施例において、出力モジュール50自身の生成したローカルクロック信号を採用し、その内部の位相ロックループの基準クロック信号とすることによって、出力モジュール50における位相ロックループの基準クロック信号が不変になり、タイミングコントローラの入力端に画素クロック信号がなくても、又は、ディスプレイの運転モードが変わっても、出力モジュール50における位相ロックループが不変な周波数で正常に運転することができる。ここで、所定のクロック信号の周波数値tx_clkは、一般式tx_clk=kosc_clkによって得られる。周波数値を算出することに用いられる周波数値算出モジュールによって、所定のクロック信号の周波数値tx_clkを生成すると、周波数算出モジュールが、一般にデータ処理チップで実現されるが、周波数値の算出に用いられるデータ処理チップでは、非整数を正確に表示することが困難であるため、一般式tx_clk=kosc_clkは、tx_clk=MNosc_clkとなり、ここで、MとNは正整数であり、即ち、2つの正整数の割り算によって、一般式tx_clk=kosc_clkにおける所定の係数値を得る。また、本実施例において、データ変換モジュール10は、入力された画素クロック信号を受信する差分信号入力ユニット11と、入力端が差分信号入力ユニット11に接続され、画素クロック信号を受信し、多相クロック信号を生成し、差分信号入力ユニット11のクロック信号入力端に送信することに用いられる第2の位相ロックループ13とを含み、ここで、差分信号入力ユニット11が、直列ビデオストリームデータを受信し、多相クロック信号に基づいて並列ビデオストリームデータを形成してメモリ30に送信することに更に用いられる。本実施例において、差分信号入力ユニット11、即ち、図4に示すLVDSは、先端のビデオソースの送信した画素クロック信号Pixel_clkを受信し、位相ロックループMPLLに送信し、多相クロック信号を生成して差分信号入力ユニット11に送信する。差分信号入力ユニット11は、画素クロック信号Pixel_clkによる制御に応じて、並列ビデオストリームデータを含むビデオストリームデータ信号を形成しメモリ30に送信する。メモリ30は、第1の位相ロックループ53によって形成された所定のクロック信号を受信し、該信号による制御で、差分出力ユニット55によって、ビデオストリームデータを含む差分出力信号を出力する。差分出力ユニットの使用のために、第1の位相ロックループがスペクトラム拡散特性を有するクロックを出力することにより、EMIElectroMagneticInterference:電磁干渉の最適化の効果を得られることを強調する必要がある。その故に、図4に示すタイミングコントローラの構造から、当該構造が、クロック伝送線路を有しない従来のタイミングコントローラの全ての機能を備えることが可能であり、また、構造の最適化によって、従来構造の長所を変更したり、降下したりすることはないことが分かる。しかしながら、上記の分析から、図4に示すタイミングコントローラがクロック伝送線路を有しない従来のタイミングコントローラの全ての機能を実現した上、一定の変わらない出力レイトで並列ビデオストリームデータを出力し、並列ビデオストリームデータが安定した出力レイトで出力することを保証できるため、従来技術におけるタイミングコントローラによるビデオストリームデータの出力レイトが入力に影響されるという問題を解決することが分かる。本発明において、上記実施例に示したタイミングコントローラが用いられる液晶ディスプレイを更に提供する。液晶ディスプレイのその他の構造が従来技術におけるディスプレイの構造と同じであるため、ここでは、詳しい説明を略す。上記の説明から分かるように、本発明の上記実施例は、下記のような技術的効果を実現した。タイミングコントローラの出力した並列ビデオストリームデータがその自身の生成したクロック信号に制御されるため、従来技術におけるタイミングコントローラによるビデオストリームデータの出力レイトが入力に影響される問題を解決した。また、出力したビデオストリームデータがその自身の生成したクロック信号に制御されるため、クロック入力周波数が如何に変化するにあれ、出力周波数はいずれも決まっており、その故に、タイミングコントローラのロック時間もある程度短縮され、従来技術におけるタイミングコントローラのロック時間が長い問題を解決した。以上は本発明の好ましい実施例であり、本発明を限定するものではない。当業者であれば、本発明に、各種の変更と変化をもたらすことが可能である。本発明の精神と原則から逸脱しない範囲内で行われる如何なる変更や同等置換または改良などは、すべて本発明の保護範囲に含まれるものとする。