"半導体ダイの表面上に形成された複数の複合バンプを有する、半導体ダイを提供するステップであって、前記複合バンプは、可融性部分および非可融性部分を有する、ステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って前記基板上に複数の伝導性トレースを形成するステップであって、前記複合バンプは、前記相互接続部位よりも幅広い、ステップと、前記可融性部分が前記相互接続部位の頂面および側面を覆うように、前記複合バンプの前記可融性部分を前記相互接続部位に接着するステップと、前記半導体ダイと基板との間で前記複合バンプの周囲に封入材を堆積させるステップとを含む、半導体素子を作製する方法。前記複合バンプの前記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、請求項1に記載の方法。前記複合バンプの前記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ銀銅合金、スズ銀インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、請求項1に記載の方法。前記相互接続部位は、前記伝導性トレースの幅より1.2倍小さい幅を有する、請求項1に記載の方法。前記相互接続部位から離れた前記基板の領域上にマスキング層を形成するステップをさらに含む、請求項1に記載の方法。前記複合バンプは、先細である、請求項1に記載の方法。半導体ダイを提供するステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って前記基板上に複数の伝導性トレースを形成するステップと、前記基板上で前記半導体ダイと前記相互接続部位との間に複数の相互接続構造を形成するステップと、前記相互接続構造が前記相互接続部位の頂面および側面を覆うように、前記半導体ダイと基板との間に相互接続構造を形成するステップと、前記相互接続構造が前記相互接続部位の頂面および側面を覆うように、前記相互接続構を前記相互接続部位に接着するステップと、前記半導体ダイと基板との間に封入材を堆積させるステップとを含む、半導体素子を作製する方法。前記相互接続部位は、前記伝導性トレースの幅より1.2倍小さい幅を有する、請求項7に記載の方法。前記相互接続構造は、可融性部分と、非可融性部分とを含む、請求項7に記載の方法。前記相互接続構造の前記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、請求項8に記載の方法。前記相互接続構造の前記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ銀銅合金、スズ銀インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、請求項7に記載の方法。前記相互接続構造は、伝導柱と、前記伝導柱上に形成されるバンプとを含む、請求項7に記載の方法。前記相互接続構造は、バンプを含む、請求項7に記載の方法。半導体ダイを提供するステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って前記基板上に複数の伝導性トレースを形成するステップと、前記基板上で前記半導体ダイと前記相互接続部位との間に複数の相互接続構造を形成するステップと、前記相互接続構造が前記相互接続部位の頂面および側面を覆うように、前記相互接続構を前記相互接続部位に接着するステップとを含む、半導体素子を作製する方法。前記相互接続部位は、前記伝導性トレースの幅より1.2倍小さい幅を有する、請求項14に記載の方法。前記半導体ダイと基板との間に封入材を堆積させるステップをさらに含む、請求項14に記載の方法。前記相互接続構造は、可融性部分と、非可融性部分とを含む、請求項14に記載の方法。前記相互接続構造の前記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、請求項17に記載の方法。前記相互接続構造の前記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ銀銅合金、スズ銀インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、請求項17に記載の方法。前記相互接続構造は、伝導柱と、前記伝導柱上に形成されるバンプとを含む、請求項14に記載の方法。半導体ダイと、基板と、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って前記基板上に形成される、複数の伝導性トレースと、前記基板上で前記半導体ダイと相互接続部位との間に形成される、複数の相互接続構造であって、前記相互接続部位に接着される、相互接続構造と、前記半導体ダイと基板との間に堆積させられる、封入材とを備える、半導体素子。前記相互接続構造の前記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、請求項21に記載の半導体素子。前記相互接続構造の前記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ銀銅合金、スズ銀インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、請求項21に記載の半導体素子。前記相互接続部位は、前記伝導性トレースの幅より1.2倍小さい幅を有する、請求項21に記載の半導体素子。前記相互接続構造は、伝導柱と、前記伝導柱上に形成されるバンプとを含む、請求項21に記載の半導体素子。電気的機能性または製造信頼性に影響を及ぼすことなく、トレースルーティング密度を増加させるように、基板上の相互接続部位を最小限化する必要性が存在する。したがって、一実施形態では、本発明は、半導体ダイの表面上に形成された複数の複合バンプを有する、半導体ダイを提供するステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って基板上に複数の伝導性トレースを形成するステップとを含む、半導体素子を作製する方法。複合バンプは、可融性部分および非可融性部分を有する。複合バンプは、相互接続部位よりも幅広い。方法はさらに、可融性部分が相互接続部位の頂面および側面を覆うように、複合バンプの可融性部分を相互接続部位に接着するステップと、半導体ダイと基板との間で複合バンプの周囲に封入材を堆積させるステップとを含む。別の実施形態では、本発明は、半導体ダイを提供するステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って基板上に複数の伝導性トレースを形成するステップと、基板上で半導体ダイと相互接続部位との間に複数の相互接続構造を形成するステップと、相互接続構造が相互接続部位の頂面および側面を覆うように、相互接続構を相互接続部位に接着するステップと、半導体ダイと基板との間に封入材を堆積させるステップとを含む、半導体素子を作製する方法。別の実施形態では、本発明は、半導体ダイを提供するステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って基板上に複数の伝導性トレースを形成するステップと、基板上で半導体ダイと相互接続部位との間に複数の相互接続構造を形成するステップと、相互接続構造が相互接続部位の頂面および側面を覆うように、相互接続構を相互接続部位に接着するステップとを含む、半導体素子を作製する方法。別の実施形態では、本発明は、半導体ダイを備える半導体素子である。複数の伝導性トレースが、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って基板上に形成される。複数の相互接続構造が、基板上で半導体ダイと相互接続部位との間に形成される。相互接続構造は、相互接続部位に接着される。封入材が、半導体ダイと基板との間に堆積させられる。例えば、本発明は以下の項目を提供する。項目1半導体ダイの表面上に形成された複数の複合バンプを有する、半導体ダイを提供するステップであって、上記複合バンプは、可融性部分および非可融性部分を有する、ステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って上記基板上に複数の伝導性トレースを形成するステップであって、上記複合バンプは、上記相互接続部位よりも幅広い、ステップと、上記可融性部分が上記相互接続部位の頂面および側面を覆うように、上記複合バンプの上記可融性部分を上記相互接続部位に接着するステップと、上記半導体ダイと基板との間で上記複合バンプの周囲に封入材を堆積させるステップとを含む、半導体素子を作製する方法。項目2上記複合バンプの上記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、上記項目のいずれかに記載の方法。項目3上記複合バンプの上記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ銀銅合金、スズ銀インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、上記項目のいずれかに記載の方法。項目4上記相互接続部位は、上記伝導性トレースの幅より1.2倍小さい幅を有する、上記項目のいずれかに記載の方法。項目5上記相互接続部位から離れた上記基板の領域上にマスキング層を形成するステップをさらに含む、上記項目のいずれかに記載の方法。項目6上記複合バンプは、先細である、上記項目のいずれかに記載の方法。項目7半導体ダイを提供するステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って上記基板上に複数の伝導性トレースを形成するステップと、上記基板上で上記半導体ダイと上記相互接続部位との間に複数の相互接続構造を形成するステップと、上記相互接続構造が上記相互接続部位の頂面および側面を覆うように、上記半導体ダイと基板との間に相互接続構造を形成するステップと、上記相互接続構造が上記相互接続部位の頂面および側面を覆うように、上記相互接続構を上記相互接続部位に接着するステップと、上記半導体ダイと基板との間に封入材を堆積させるステップとを含む、半導体素子を作製する方法。項目8上記相互接続部位は、上記伝導性トレースの幅より1.2倍小さい幅を有する、上記項目のいずれかに記載の方法。項目9上記相互接続構造は、可融性部分と、非可融性部分とを含む、上記項目のいずれかに記載の方法。項目10上記相互接続構造の上記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、上記項目のいずれかに記載の方法。項目11上記相互接続構造の上記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ銀銅合金、スズ銀インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、上記項目のいずれかに記載の方法。項目12上記相互接続構造は、伝導柱と、上記伝導柱上に形成されるバンプとを含む、上記項目のいずれかに記載の方法。項目13上記相互接続構造は、バンプを含む、上記項目のいずれかに記載の方法。項目14半導体ダイを提供するステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って上記基板上に複数の伝導性トレースを形成するステップと、上記基板上で上記半導体ダイと上記相互接続部位との間に複数の相互接続構造を形成するステップと、上記相互接続構造が上記相互接続部位の頂面および側面を覆うように、上記相互接続構を上記相互接続部位に接着するステップとを含む、半導体素子を作製する方法。項目15上記相互接続部位は、上記伝導性トレースの幅より1.2倍小さい幅を有する、上記項目のいずれかに記載の方法。項目16上記半導体ダイと基板との間に封入材を堆積させるステップをさらに含む、上記項目のいずれかに記載の方法。項目17上記相互接続構造は、可融性部分と、非可融性部分とを含む、上記項目のいずれかに記載の方法。項目18上記相互接続構造の上記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、上記項目のいずれかに記載の方法。項目19上記相互接続構造の上記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ銀銅合金、スズ銀インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、上記項目のいずれかに記載の方法。項目20上記相互接続構造は、伝導柱と、上記伝導柱上に形成されるバンプとを含む、上記項目のいずれかに記載の方法。項目21半導体ダイと、基板と、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って上記基板上に形成される、複数の伝導性トレースと、上記基板上で上記半導体ダイと相互接続部位との間に形成される、複数の相互接続構造であって、上記相互接続部位に接着される、相互接続構造と、上記半導体ダイと基板との間に堆積させられる、封入材とを備える、半導体素子。項目22上記相互接続構造の上記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、上記項目のいずれかに記載の半導体素子。項目23上記相互接続構造の上記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ銀銅合金、スズ銀インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、上記項目のいずれかに記載の半導体素子。項目24上記相互接続部位は、上記伝導性トレースの幅より1.2倍小さい幅を有する、上記項目のいずれかに記載の半導体素子。項目25上記相互接続構造は、伝導柱と、上記伝導柱上に形成されるバンプとを含む、上記項目のいずれかに記載の半導体素子。摘要半導体素子は、半導体ダイの表面上に形成された複数の複合バンプを伴う半導体ダイを有する。複合バンプは、伝導柱および伝導柱上に形成されるバンプ等の、可融性部分および非可融性部分を有することができる。複合バンプはまた、先細にすることもできる。伝導性トレースは、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って基板上に形成される。相互接続部位は、伝導性トレースの幅より1.2倍小さい幅を有することができる。複合バンプは、相互接続部位よりも幅広い。複合バンプの可融性部分は、可融性部分が相互接続部位の頂面および側面を覆うように、相互接続部位に接着される。封入材が、半導体ダイと基板との間で複合バンプの周囲に堆積させられる。類似数字が同一または同様の要素を表す図を参照して、以下の説明における1つ以上の実施形態で、本発明を説明する。本発明の目的を達成するための最良の様態に関して本発明を説明するが、以下の開示および図面によって支持されるような添付の請求項およびそれらの同等物によって定義されるような、本発明の精神および範囲内に含まれてもよい、代替案、修正、および同等物を網羅するよう意図されていることが、当業者によって理解されるであろう。半導体素子は、概して、フロントエンド製造およびバックエンド製造といった、2つの複雑な製造工程を使用して製造される。フロントエンド製造は、半導体ウエハの表面上の複数のダイの形成を伴う。ウエハ上の各ダイは、機能的電気回路を形成するように電気的に接続される、能動および受動的電気構成要素を含有する。トランジスタおよびダイオード等の能動的電気構成要素は、電流の流れを制御する能力を有する。コンデンサ、インダクタ、抵抗器、および変圧器等の受動的電気構成要素は、電気的回路機能を果たすために必要な電圧と電流との間の関係を生じる。受動的および能動的構成要素は、ドーピング、堆積、フォトリソグラフィ、エッチング、および平坦化を含む、一連の工程ステップによって、半導体ウエハの表面上に形成される。ドーピングは、イオン注入または熱拡散等の技法によって、半導体材料に不純物を導入する。ドーピング工程は、能動素子の半導体材料の電気伝導性を修正し、半導体材料を絶縁材や導体に転換し、または、電界または基本電流に応じて、半導体材料の伝導性を動的に変化させる。トランジスタは、電界または基本電流の印加時に、トランジスタが電流の流れを推進または制限することを可能にするように、必要に応じて配設された様々な種類および程度のドーピングの領域を含有する。能動的および受動的構成要素は、異なる電気特性を伴う材料の層によって形成される。層は、堆積させられている材料の種類によって部分的に決定される、種々の堆積技法によって形成することができる。例えば、薄膜堆積は、化学蒸着CVD、物理蒸着PVD、電解めっき、および無電解めっき工程を伴うことができる。各層は、概して、能動的構成要素、受動的構成要素、または構成要素間の電気接続の複数部分を形成するようにパターン化される。層は、パターン化される層上に、感光性材料、例えば、フォトレジストの堆積を伴う、フォトリソグラフィを使用してパターン化することができる。パターンは、光を使用して、フォトマスクからフォトレジストに転写することができる。光を受けるフォトレジストパターンの部分は、溶剤を使用して除去され、パターン化される下位層の複数部分を露出する。フォトレジストの残りの部分が除去され、パターン化した層を残す。代替として、いくつかの種類の材料は、無電解または電解めっき等の技法を使用して、以前の堆積/エッチング工程によって形成された領域または空隙の中に、材料を直接堆積させることによってパターン化される。既存のパターン上に材料の薄膜を堆積させることにより、下層パターンを誇張し、不均一な平面を作成することができる。より小型で密集した能動および受動的構成要素を生産するために、均一な平面が必要とされる。ウエハの表面から材料を除去し、均一な平面を生産するために、平坦化を使用することができる。平坦化は、研磨パッドでウエハの表面を研磨することを伴う。研削材および腐食性化学物質が、研磨中にウエハの表面に加えられる。研削材の機械的作用および化学物質の腐食作用の組み合わせは、不規則なトポグラフィを除去し、均一な平面をもたらす。バックエンド製造は、完成したウエハを個別ダイに切断または単一化し、次いで、構造的支持および環境的隔離のためにダイをパッケージ化することを指す。ダイを単一化するために、ウエハは、鋸通路またはスクライブと呼ばれるウエハの非機能的領域に沿って、分割され、破断される。ウエハは、レーザ切断ツールまたは鋸刃を使用して単一化される。単一化の後に、個別ダイは、他のシステム構成要素との相互接続のために、ピンまたは接触パッドを含むパッケージ基板に載置される。次いで、半導体ダイ上に形成される接触パッドは、パッケージ内の接触パッドに接続される。電気的接続は、はんだバンプ、スタッドバンプ、伝導性ペースト、またはワイヤボンドで行うことができる。封入材または他の成形材料が、物理的支持および電気的隔離を提供するようにパッケージ上に堆積させられる。次いで、完成したパッケージが電気システムに挿入され、半導体素子の機能性が他のシステム構成要素に利用可能となる。図4は、その表面上に載置された複数の半導体パッケージを伴うチップキャリア基板またはプリント回路板PCB52を有する電子デバイス50を図示する。電子デバイス50は、用途に応じて、1種類の半導体パッケージまたは複数の種類の半導体パッケージを有することができる。例証の目的で、異なる種類の半導体パッケージが図3に示されている。電子デバイス50は、1つ以上の電気的機能を果たすために半導体パッケージを使用する、独立型システムとなり得る。代替として、電子デバイス50は、より大型のシステムの従属構成要素となり得る。例えば、電子デバイス50は、携帯電話、携帯情報端末PDA、デジタルビデオカメラDVC、または他の電子通信デバイスの一部となり得る。代替として、電子デバイス50は、グラフィックカード、ネットワークインターフェースカード、またはコンピュータに挿入することができる他の信号処理カードとなり得る。半導体パッケージは、マイクロプロセッサ、メモリ、特定用途向け集積回路ASIC、論理回路、アナログ回路、RF回路、個別素子、または他の半導体ダイあるいは電気構成要素を含むことができる。小型化および減量は、これらの製品が市場によって受け入れられるために不可欠である。半導体素子間の距離は、より高い密度を達成するように減少しなければならない。図4では、PCB52は、PCB上に載置された半導体パッケージの構造的支持および電気的相互接続のための一般的基板を提供する。伝導性信号トレース54は、蒸発、電解めっき、無電解めっき、スクリーン印刷、または他の好適な金属堆積工程を使用して、PCB52の表面上または層内に形成される。信号トレース54は、半導体パッケージ、載置された構成要素、および他の外部システム構成要素のそれぞれの間の電気通信を提供する。トレース54はまた、半導体パッケージのそれぞれへの電力および接地接続も提供する。いくつかの実施形態では、半導体素子は、2つのパッケージ化レベルを有する。第1レベルのパッケージ化は、半導体ダイを中間キャリアに機械的かつ電気的に取り付けるための技法である。第2レベルのパッケージ化は、中間キャリアをPCBに機械的かつ電気的に取り付けることを伴う。他の実施形態では、半導体素子は、ダイがPCBに機械的かつ電気的に直接載置される、第1レベルのパッケージ化のみを有してもよい。例証の目的で、ワイヤボンドパッケージ56およびフリップチップ58を含む、数種類の第1レベルのパッケージ化が、PCB52上に示されている。加えて、ボールグリッドアレイBGA60、バンプチップキャリアBCC62、デュアルインラインパッケージDIP64、ランドグリッドアレイLGA66、マルチチップモジュールMCM68、クワッドフラットノンリードパッケージQFN70、およびクアワッドフラットッケージ72を含む、数種類の第2レベルのパッケージ化が、PCB52上に載置されて示されている。システム要件に応じて、第1および第2レベルのパッケージ化様式の任意の組み合わせ、ならびに他の電子構成要素を伴って構成される、半導体パッケージの任意の組み合わせを、PCB52に接続することができる。いくつかの実施形態では、電子デバイス50が、単一の取り付けられた半導体パッケージを含む一方で、他の実施形態は、複数の相互接続されたパッケージを要求する。単一の基板上で1つ以上の半導体パッケージを組み合わせることによって、製造業者は、事前に作製された構成要素を電子デバイスおよびシステムに組み込むことができる。半導体パッケージが洗練された機能性を含むため、より安価の構成要素および合理化された製造工程を使用して、電子デバイスを製造することができる。結果として生じるデバイスは、故障する可能性が低く、製造することがあまり高価ではなく、消費者にとってより低い費用をもたらす。図5a-5cは、例示的な半導体パッケージを示す。図5aは、PCB52上に載置されたDIP64のさらなる詳細を図示する。半導体ダイ74は、ダイ内に形成され、ダイの電気的設計に従って電気的に相互接続される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する能動領域を含む。例えば、回路は、1つ以上のトランジスタ、ダイオード、インダクタ、コンデンサ、抵抗器、および半導体ダイ74の能動領域内に形成される他の回路要素を含むことができる。接触パッド76は、アルミニウムAl、銅Cu、スズSn、ニッケルNi、金Au、または銀Ag等の伝導性材料の1つ以上の層であり、半導体ダイ74内に形成される回路要素に電気的に接続される。DIP64の組立中に、半導体ダイ74は、金シリコン共晶層、または熱エポキシあるいはエポキシ樹脂等の接着材料を使用して、中間キャリア78に載置される。パッケージ本体は、ポリマーまたはセラミック等の絶縁性パッケージ化材料を含む。導体リード80およびボンドワイヤ82は、半導体ダイ74とPCB52との間の電気的相互接続を提供する。封入材84は、湿気および粒子がパッケージに進入し、ダイ74またはボンドワイヤ82を汚染することを防止することによって、環境保護のためにパッケージ上に堆積させられる。図5bは、PCB52上に載置されたBCC62のさらなる詳細を図示する。半導体ダイ88は、アンダーフィルまたはエポキシ樹脂接着材料92を使用して、キャリア90上に載置される。ボンドワイヤ94は、接触パッド96および98の間の第1レベルのパッケージ化相互接続を提供する。成形化合物または封入材100は、デバイスに対する物理的支持および電気的隔離を提供するように、半導体ダイ88およびボンドワイヤ94上に堆積させられる。接触パッド102は、酸化を防止するように、電解めっきまたは無電解めっき等の好適な金属堆積工程を使用して、PCB52の表面上に形成される。接触パッド102は、PCB52の中の1つ以上の伝導性信号トレース54に電気的に接続される。バンプ104は、BCC62の接触パッド98とPCB52の接触パッド102との間に形成される。図5cでは、半導体ダイ58は、フリップチップ様式の第1レベルのパッケージ化で、表を下にして中間キャリア106に載置される。半導体ダイ58の能動領域108は、ダイの電気的設計に従って形成される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する。例えば、回路は、1つ以上のトランジスタ、ダイオード、インダクタ、コンデンサ、抵抗器、および能動領域108内の他の回路要素を含むことができる。半導体ダイ58は、バンプ110を通してキャリア106に電気的かつ機械的に接続される。BGA60は、バンプ112を使用して、BGA様式の第2レベルのパッケージ化でPCB52に電気的かつ機械的に接続される。半導体ダイ58は、バンプ110、信号線114、およびバンプ112を通して、PCB52の中の伝導性信号トレース54に電気的に接続される。成形化合物または封入材116は、デバイスに対する物理的支持および電気的隔離を提供するように、半導体ダイ58およびキャリア106上に堆積させられる。フリップチップ半導体素子は、信号伝搬距離を縮小し、静電容量を低下させ、全体的な回路性能を向上させるために、半導体ダイ58上の能動素子からPCB52上の伝導トラックまでの短い電気伝導経路を提供する。別の実施形態では、半導体ダイ58は、中間キャリア106を伴わずにフリップチップ様式の第1レベルのパッケージ化を使用して、PCB52に機械的かつ電気的に直接接続することができる。フリップチップ型半導体ダイでは、従来のキャプチャパッド上よりもむしろ、狭い相互接続パッド上に直接、相互接続バンプを接続することによって、相互接続が達成される。狭いパッドの幅は、狭いパッド上に接続される相互接続バンプの基礎直径に従って選択される。具体的には、狭いパッドの幅は、相互接続バンプの基礎直径よりも小さく、すなわち、約20から約80の範囲である。本フリップチップ相互接続は、基板上のトレースのより効率的なルーティングを提供する。信号ルーティングは、基板の中の層の数を低減するように、完全に基板の単一の金属層の中で形成することができる。単一層の中で信号トレースを形成することにより、基板が満たさなければならないビア、線、および空間の設計規則のうちのいくつかの緩和を可能にする。基板の単純化は、フリップチップパッケージの全体的費用を多いに削減する。バンプオンナローパッドBONP構造もまた、基板設計からビアおよびスタブ等の特徴を排除するのに役立ち、信号伝送のためのマイクロストリップ制御インピーダンス電気環境を可能にし、それにより、性能を向上させる。フリップチップ相互接続は、ダイ上の相互接続パッドに取り付けられ、基板上の対応する狭い相互接続パッド上に噛合されたバンプを有する。フリップチップパッケージは、能動表面中の相互接続パッドに取り付けられたバンプを有するダイと、バンプが狭いパッド上に噛合される、ダイ取付面中に狭い相互接続パッドを有する基板とを含む。BONP相互接続は、工程の中の再溶融段階中に溶解はんだを閉じ込め、より狭い相互接続幾何学形状を可能にするはんだマスクの必要性を回避するように、はんだマスクを使用せずに形成される。図6および7は、図4および5a-5cに関して、それぞれ、図6および7の線7-7’および6-6’に沿った、基板表面と平行な平面で得られた概略部分断面図で、バンプオンリードBOLフリップチップ相互接続をそれぞれ示す。ある特徴は、透明であるかのように示されている。相互接続は、基板上のそれぞれの狭いリードまたはトレース上にバンプを直接噛合することによって達成され、BOL相互接続と呼ばれる。はんだマスク材料は、典型的には、そのような細い幾何学形状で分解することができず、いずれのはんだマスクも使用されない。その代わり、溶解はんだの流れを閉じ込める機能は、組立工程中にはんだマスクを伴わずに達成される。図7は、図6の線7-7’に沿ってパッケージ基板表面の平面と垂直な平面で得られた、図6のようなパッケージの部分断面図を示す。図8は、図9の線8-8’に沿ってパッケージ基板表面の平面と垂直な平面で得られた、図9のようなパッケージの部分断面図を示す。図9は、図8の線9-9’に沿ってパッケージ基板表面の平面と垂直な平面で得られた、図8のようなパッケージの部分断面図を示す。BOL基板のエスケープルーティングパターンが、図6および8に示されている。図6では、エスケープルーティングパターンは、その上で相互接続ボール用のダイ取付パッドがダイ周囲付近の列で形成される、半導体ダイ120に対して配設される。バンプ125は、破線121によって示されるダイ設置面積の縁付近の列で、エスケープトレース123上の対応する相互接続部位上に噛合される。図8では、エスケープルーティングは、その上でダイ取付パッドがダイ周囲付近の平行列のアレイで形成される、半導体ダイに対して配設される。バンプ135は、破線131によって示されるダイ設置面積の縁付近の相補的アレイで、エスケープトレース133上の対応する相互接続部位上に噛合される。図6および8が図示されるように、BOL相互接続を使用して達成可能であるルーティング密度は、基板技術によって提供される最も細いトレースピッチに相当することができる。一実施形態では、トレース上の相互接続部位の幅は、トレースの幅より1.2倍小さい。ルーティング密度は、図1-3で説明されるように、従来のBOC配設で達成されるよりも有意に高い。従来のキャプチャパッドは、典型的には、トレースまたはリード幅の2倍から4倍幅広い。バンピングおよび接着ピッチが非常に細くなければならないため、BOL配設は、組立工程にとって難題をもたらす。図8の周辺アレイ版のBOLでは、バンプは、エリアアレイ上に配設され、より大型のバンピングおよび接着ピッチ用のより大型の空間を提供し、組立工程にとっての技術的難題を軽減する。アレイの実施形態でさえも、基板上のルーティングトレースは、周辺列配設と同じ有効ピッチである。アレイ配設は、細いエスケープルーティングピッチの利点を犠牲にすることなく、細いピッチバンピングおよび接着の負担を軽減する。図6および7は、基板誘電層122のダイ取付面上で金属層をパターン化することによって形成される、トレースまたはリード123を示す。半導体ダイ128の電気的相互接続は、リード123上にダイ上のバンプ125を直接接合することによって行われる。同様に、図8および9は、基板誘電層132のダイ取付面上で金属層をパターン化することによって形成される、トレースまたはリード133を示す。信号エスケープトレースは、破線131によって示されるダイの縁の位置を横断し、ダイ設置面積から離れて送られる。半導体ダイ138の電気的相互接続は、リード133上にダイ上のバンプ135を直接接合することによって行われる。信号エスケープトレース136は、ダイ設置面積の内部に向かった列で、相互接続部位からダイの縁の位置を横断して送られ、相互接続部位のより周辺の列上のバンプ135の間を通る。図6、7、8、および9のBOL相互接続構造は、はんだマスクを必要とせず、いくつかの方法のうちのいずれかによって生産することができる。無はんだマスク実装では、相互接続バンプは、ダイの能動側の相互接続パッド上に付加される。基板の上部ダイ取付面は、特定のダイ上のバンプの配設とともに相互接続のために適宜に応じてトレースを提供するようにパターン化された、上部金属層を有する。いずれのキャプチャパッドも必要とされないため、パターン化したトレースまたはリードは、ダイ上のバンプの配設を補完するパターンに対応する部位を通って辿る必要しかない。一実施形態では、相互接続工程の溶融相中にはんだの流れを閉じ込めるために、封入樹脂接着剤が採用される。図10および11は、基板表面と平行な平面で得られた概略断面図で、BOLフリップチップ相互接続の一部分の2つの実施例を示す。ある特徴は、透明であるかのように示されている。この場合、約80μmから90μmの範囲の公称マスク開口部直径を有することができる、はんだマスク144が提供される。はんだマスク材料は、そのようなピッチで分解することができ、特に、基板は、90μmの開口部を有し、かつプラスまたはマイナス25μmの整合公差を有するはんだマスクで、比較的安価に作製することができる。いくつかの実施形態では、4金属層積層等の積層基板が使用される。トレースは、約90μmのピッチとなり得て、相互接続部位は、170μmのエリアアレイの中にあり得て、破線140によって示されるダイ接地面積の縁を横断する、約90μmの有効エスケープピッチを提供する。図10では、電気的相互接続は、基板143のダイ取付面上の誘電層上にパターン化された狭いリードまたはトレース142上の相互接続部位141上に、バンプを直接噛合することによって達成される。一実施形態では、相互接続部位141の幅は、トレース142の幅より1.2倍小さい。パッドがなく、はんだマスク144は、マスク開口部145の境界内でバンプ材料の流れを制限する働きをし、バンプ材料が可湿リード142に沿って相互接続部位141から離れて流れることを防止する。加えて、はんだマスクは、リード間に溶解バンプ材料の流れを閉じ込める。図11では、狭いリードまたはトレース146は、基板147のダイ取付面上の誘電層上でパターン化される。一実施形態では、相互接続のための可融性媒体を提供するように、はんだペーストがリード146の相互接続部位148上に堆積させられる。はんだマスク150の開口部149は、ペーストを画定する働きをする。ペーストは、必要であれば、バンプに接触する均一な表面を提供するように、分注され、リフローされ、鋳造される。はんだペーストは、図10を参照して上記で説明されるように、基板を使用した組立中に適用することができる。代替として、基板には、組立の前に好適にパターン化されるペーストを提供することができる。無電解めっきおよび電気めっき技法を含む、相互接続部位にはんだを選択的に塗布する他のアプローチを、リード上はんだの実施形態で採用することができる。リード上はんだ構成は、相互接続のための追加はんだ量を提供し、したがって、より高い製品収量を提供することができ、また、より高いダイスタンドオフを提供することもできる。したがって、いくつかの実施形態では、有機基板上でのセラミック基板との相互接続のために使用される、鉛の含有量が高いはんだ等の、リード上はんだ構成が、高溶融温度バンプを有するダイの相互接続のために採用される。はんだペーストは、低い溶融温度を有するように選択することができるので、リフロー中に有機基板が損傷されない。そのような実施形態で相互接続を形成するために、高溶融相互接続バンプがリード上はんだ部位と接触させられ、再溶融がリード上のはんだをバンプに融合する。リード上はんだ工程とともに、非折り畳み式バンプが使用される場合、少量のはんだしか各相互接続に存在せず、非折り畳み式バンプがアセンブリの折り畳みを防止するという事実によって、はんだの変位または流れが制限されるため、事前塗布された接着剤は必要とされない。他の実施形態では、リード上はんだ構成は、共晶はんだバンプを有するダイの相互接続のために採用される。BOL相互接続を行うための一実施形態が、図12a-12cで図式的に示されている。図12aでは、基板151は、ダイ取付面152上に誘電層および金属層を有する。金属層は、回路、特に、ダイ取付面上に相互接続のための部位を有するトレースまたはリード153を提供するようにパターン化される。基板151は、支持材に対面するダイ取付面152の反対側に基板表面155を伴って、キャリアまたはステージ154上で支持される。多量の封入樹脂156が基板151のダイ取付面152上に分注され、リード153上の相互接続部位を覆う。半導体ダイ157は、能動側159のダイパッドに取り付けられたバンプ158を有する。バンプ158は、リード153の噛合面に接触する可融性材料を含む。チャック161を含むピックアンドプレースツール160は、ダイの背面162とのチャックの接触によって、半導体ダイ157を持ち上げる。ピックアンドプレースツール160を使用して、半導体ダイ157は、基板151のダイ取付面に向かったダイの能動側を伴って、基板152に対面して位置付けられる。バンプ158が基板上のトレースまたはリード153上の対応する相互接続部位に接触するように、半導体ダイ157および基板151は、整合され、矢印Mによって示されるように相互に向かって移動させられる。図12bに示されるように、リード153上の相互接続部位における噛合面163上にバンプ158を押し付けるように、力Fが印加される。力は、リード153上の相互接続部位においてバンプ158と噛合面163との間から接着剤156を変位させるのに十分でなければならない。バンプ158は、バンプの接触面上および/またはリードの噛合面上の酸化膜を破る、力によって変形させることができる。バンプ158の変形は、バンプの可融性材料を、リード153の最上部上に、かつ縁を覆って、押し付けさせる。接着剤156は、選択された温度まで加熱することによって部分的に硬化される。この段階で、接着剤156は、部分的に硬化される必要しかなく、つまり、接着剤と伝導性トレース153との間の界面に沿った溶解はんだの流れを後に妨げるのに十分な程度まで硬化される。バンプ158の可融性材料は、融解させられ、次いで、再凝固させられ、バンプとリード153との間に冶金相互接続を形成する。接着剤156は、図12cに示されるように、ダイ台を完成させ、噛合面163における電気的相互接続を確保するように硬化される。したがって、図8と同様の構成で、バンプ158とリード153上の対応する相互接続部位との間に電気的相互接続が形成される。他のリード164は、他の断面図で可視的となる、他の位置で相互接続される。接着剤156の硬化は、はんだを融解させる前、またはそれと同時に、またはその後に完了することができる。典型的には、接着剤156は、熱硬化性接着剤であり、工程中の任意の段階における硬化の程度は、温度を調節することによって制御される。構成要素は、ピックアンドプレースツール上のチャックの温度を上昇させることによって、または基板支持材の温度を上昇させることによって、加熱し、硬化することができる。工程が、図13a-13dでさらに詳細に示されている。図13aでは、基板170は、伝導性トレース172を伴うダイ取付面を有し、トレース上の相互接続部位は、接着剤174で覆われる。半導体ダイ176は、ダイの能動側が基板170のダイ取付側に対面するように、基板170に関して位置付けられ、ダイ上のバンプ178がトレース172上の対応する噛合面と整合されるように、矢印Aによって整合される。半導体ダイ176および基板170は、バンプがトレース上のそれぞれの噛合面に接触するように、相互に向かって移動させられる。図13bでは、バンプ178およびトレース172を相互に向かって動かすように力が印加され、接着剤174を変位し、噛合面180上に、かつトレースの縁を覆って、バンプを変形させる。トレース172上のバンプ178の変形は、バンプの接触面およびトレースの噛合面上の酸化膜を破り、良好な電気的接続を確立する。トレース172の縁を覆うバンプ178の変形は、良好な一時的機械接続を確立するのに役立つ。トレース182の相互接続部位は、図13bの平面の外にある。図13cの接着剤174を部分的に硬化させるように、熱が印加される。図13dに示されるように、バンプの可融性材料を融解させ、接着剤174の硬化を完成させるのに十分にバンプ178の温度を上昇させるように、付加的な熱が印加される。したがって、バンプ178の冶金相互接続が、リード172上の相互接続部位における噛合面180上で形成される。硬化した接着剤は、ダイ台を安定させる。代替実施形態では、基板よりもむしろ、ダイ表面に、またはダイ表面上のバンプに、接着剤を再塗布することができる。接着剤は、貯留部に溜めることができる。多量の接着剤がバンプ上で担持されるように、ダイの能動側をプールに浸し、除去することができる。ピックアンドプレースツールを使用して、基板のダイ取付面に向かったダイの能動側を伴って、支持された基盤に対面してダイが位置付けられる。ダイおよび基板は、バンプが基板上の対応するトレースまたはリードに接触するように、整合させられ、相互に向かって移動させられる。そのような方法は、参照することにより本明細書に組み込まれる、米国特許第6,780,682号で説明されている。押し進め、硬化させ、融解させる工程は、上記で説明されるように実行される。工程の力または温度スケジュールが、図14で図式的に示されている。工程は、力または温度、あるいは両方を使用することができる。時間は、水平軸上で左から右に流れる。力プロファイル184は、太い実線として示され、温度プロファイル186は、点線として示されている。温度プロファイルは、80~90°Cの範囲の温度から始まる。力プロファイルは、本質的にゼロの力から始まる。初期時間tiから始まり、力は、部分188の間にFiから変位/変形力Fdまで急速に増加させられ、部分190の間のある時間にわたって、その力で保持される。力Fdは、バンプとリードの噛合面との間から離れて接着剤を変位させるのに十分である。力Fdは、噛合面上にバンプの可融性部分を変形させ、酸化膜を破り、良好な金属間接続を形成するのに十分である。いくつかの実施形態では、バンプは、リードの縁上を流れて、クリープ変形と呼ばれる、バンプおよび狭いパッドの機械的相互係止を確立する。必要とされる力の総量は、バンプ材料および寸法、ならびにバンプの数に依存する。温度もまた、部分192の間に初期温度Tiからゲル温度Tgまで急速に上昇させられる。ゲル温度Tgは、接着剤をゲルまで部分的に硬化させるのに十分な温度である。温度傾斜は、Fdに到達した瞬間の後、かつTgに到達する前に、短い遅延時間tdefがあるように設定され、上昇した力が接着剤を変位させ、接着剤の部分的硬化が始まる前にバンプを変形させることを可能にするのに十分長い。アセンブリは、接着剤の部分的硬化を達成するのに十分な時間tgelにわたって、変位/変形圧力Fdで、かつゲル温度Tgで、部分190および194の間に保持される。接着剤は、十分に堅くなるべきであるため、後に、はんだ再溶融相中に良好なバンプ外形を維持することができ、つまり、バンプの溶解可融性材料の望ましくない変位、またはリードに沿った溶解可融性材料の流動を防止するように十分堅い。いったん接着剤が十分な程度まで部分的に硬化すると、部分195の間に、十室的にゼロの力、または構成要素の重量のみまで、圧力を急速に下降させることができる。次いで、温度は、部分196の間に、バンプの可融性部分を再溶融させるのに十分な温度Tmまで急速にさらに上昇させられ、アセンブリは、部分198の間に、トレース上にはんだ再溶融を完全に形成するのに十分な、好ましくは、必ずしも完全ではないが実質的に接着剤を硬化させるのに十分な時間tmelt/cureにわたって、再溶融温度Tmで保持される。温度は、部分200の間に、初期温度Tiまで、最終的には周囲温度まで下降させられる。図14で概説された工程は、5~10秒の期間にわたって、その経過を辿る。図14の接着剤は、無流動アンダーフィル材料となり得る。フリップチップ相互接続に対するいくつかのアプローチでは、冶金相互接続が最初に形成され、次いで、ダイと基板との間の空間に、アンダーフィル材料が流入させられる。無流動アンダーフィル材料は、半導体ダイおよび基板が接合される前に塗布され、無流動アンダーフィル材料は、リード上へのバンプの接近によって、かつダイおよび基板の対向表面によって変位される。無流動アンダーフィル材料用の接着剤は、高速ゲル化接着剤、つまり、約1~2秒の期間中にゲル温度で十分にゲル化する材料である。無流動アンダーフィル接着剤用の材料は、非伝導性ペーストを含む。複合バンプ等の代替バンプ構造を、BOL相互接続で採用することができる。複合バンプは、リフロー条件下で折り畳み式である1つと、リフロー条件下で実質的に非折り畳み式である1つとを含む、異なるバンプ材料でできている2つの部分を有する。非折り畳み式部分は、ダイ上の相互接続部位に取り付けられる。非折り畳み式部分に対する典型的な材料は、高い鉛の含有量を有する、種々のはんだを含む。折り畳み式部分は、非折り畳み式部分に接合され、リードと接続を行うのは折り畳み式部分である。複合バンプの折り畳み式部分に対する典型的な材料は、共晶はんだを含む。図15は、複合バンプを採用するBOL相互接続を示す。半導体ダイ202は、非折り畳み式部分206および折り畳み式部分208を含む、複合バンプ204を伴うダイの能動側に、ダイパッドを有する。折り畳み式部分208は、共晶はんだまたは比較的低温溶融のはんだとなり得る。折り畳み式部分208は、リード210の噛合面に接触し、リード上のバンプの可融性部分の変形が所望される場合には、バンプの折り畳み式部分は、採用される力の条件下で変形可能である。非折り畳み式部分206は、半導体ダイ202が処理中に基板212に対する圧力下で動かされると変形せず、工程のリフロー相中に融解しない。非折り畳み式部分206は、半導体ダイ202の能動表面と基板212のダイ取付面との間にスタンドオフ距離を提供するように、寸法決定することができる。図6、7、8、および9に示されるようなバンプは、必ずしも完全折り畳み式バンプである必要はない。これらの図に示された構造は、代替として、複合バンプを使用して、または上記で説明されるようなリード上はんだ方法を使用して、作製されてもよい。図16-21は、図6-15で説明されるようなBOL相互接続構造とともに使用することができる、種々の相互接続構造を伴う他の実施形態を説明する。図16aは、構造的支持のために、シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウム、または炭化ケイ素等のベース基板材料222を伴う半導体ウエハ220を示す。複数の半導体ダイまたは構成要素224は、上記で説明されるような鋸通路226によって分離されるウエハ220上に形成される。図16bは、半導体ウエハ220の一部分の断面図を示す。各半導体ダイ224は、ダイ内に形成され、ダイの電気的設計および機能に従って電気的に相互接続される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する、裏面228および能動表面230を含む。例えば、回路は、デジタル信号プロセッサDSP、ASIC、メモリ、または他の信号処理回路等のアナログ回路またはデジタル回路を実装するように、1つ以上のトランジスタ、ダイオード、および能動表面230内に形成される他の回路要素を含んでもよい。半導体ダイ224はまた、RF信号処理のために、インダクタ、コンデンサ、および抵抗器等の集積受動素子IPDを含有してもよい。一実施形態では、半導体ダイ224は、フリップチップ型半導体ダイである。導電性層232は、PVD、CVD、電解めっき、無電解めっき工程、または他の好適な金属堆積工程を使用して、能動表面230上に形成される。伝導層232は、Al、Cu、Sn、Ni、Au、Ag、または他の好適な導電性材料の1つ以上の層となり得る。伝導性層232は、能動表面230上の回路に電気的に接続される接触パッドまたはバンプパッドとして動作する。図16cは、接触パッド232上に形成される相互接続構造を伴う半導体ウエハ220の一部分を示す。導電性バンプ材料234は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、接触パッド332上に堆積させられる。バンプ材料234は、随意的な流束溶液とともに、Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料234は、共晶Sn/Pb、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料234は、略柔軟であり、約200グラムの垂直荷重と同等の力の下で、約25マイクロメートルμmより大きい塑性変形を受ける。バンプ材料234は、好適な取付または接着工程を使用して、接触パッド232に接着される。例えば、バンプ材料234を接触パッド232に圧縮接着することができる。バンプ材料234はまた、図16dに示されるように、球状ボールまたはバンプ236を形成するように、その融点を上回って材料を加熱することによって、リフローすることもできる。いくつかの用途では、バンプ236は、接触パッド232への電気的接続を向上させるように、2回リフローされる。バンプ236は、接触パッド232上に形成することができる1種類の相互接続構造を表す。相互接続構造はまた、スタッドバンプ、マイクロバンプ、または他の電気的相互接続も使用することができる。図16eは、非可融性または非折り畳み式部分240と、可融性または折り畳み式部分242とを含む、複合バンプ238として接触パッド232上に形成される相互接続構造の別の実施形態を示す。可融性性または折り畳み式および非可融性性または非折り畳み式の属性は、リフロー条件に関しバンプ238に対して定義される。非可融性部分240は、Au、Cu、Ni、鉛の含有量が高いはんだ、または鉛スズ合金となり得る。可融性部分242は、Sn、無鉛合金、Sn-Ag合金、Sn-Ag-Cu合金、Sn-Ag-インジウムIn合金、共晶はんだ、Ag、Cu、またはPbを伴うスズ合金、または比較的低温溶融のはんだとなり得る。一実施形態では、100μmの接触パッド232の幅または直径を考慮すると、非可融性部分240は、高さが約45μmであり、可融性部分242は、高さが約35μmである。図16fは、伝導柱246上のバンプ244として接触パッド232上に形成される相互接続構造の別の実施形態を示す。バンプ244は、可融性性または折り畳み式であり、伝導柱246は、非可融性性または非折り畳み式である。可融性性または折り畳み式および非可融性性または非折り畳み式の属性は、リフロー条件に関して定義される。バンプ244は、Sn、無鉛合金、Sn-Ag合金、Sn-Ag-Cu合金、Sn-Ag-In合金、共晶はんだ、Ag、Cu、またはPbを伴うスズ合金、または比較的低温溶融のはんだとなり得る。伝導柱246は、Au、Cu、Ni、鉛の含有量が高いはんだ、または鉛スズ合金となり得る。一実施形態では、伝導柱246は、Cu柱であり、バンプ244は、はんだキャップである。100μmの接触パッド232の幅または直径を考慮すると、伝導柱246は、高さが約45μmであり、バンプ244は、高さが約35μmである。図16gは、凹凸250を伴うバンプ材料248として接触パッド232上に形成される相互接続構造の別の実施形態を示す。バンプ材料248は、バンプ材料234と同様に、破断に対する低い降伏強度および高い伸長を伴って、リフロー条件下で軟質および変形可能である。凹凸250は、めっき表面仕上げで形成され、例証の目的で、図中では誇張されて示されている。凹凸250の規模は、概して、約1~25μmである。凹凸はまた、バンプ236、複合バンプ238、およびバンプ244上に形成することもできる。図16hでは、半導体ウエハ220は、鋸刃またはレーザ切断ツール252を使用して、鋸通路226を通して個別半導体ダイ224に単一化される。図17aは、伝導性トレース256を伴う基板またはPCB254を示す。基板254は、片面FR5積層または2面BT樹脂積層となり得る。半導体ダイ224は、バンプ材料234が伝導性トレース256上の相互接続部位と整合されるように位置付けられる図25a-35g参照。代替として、バンプ材料234は、基板254上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料234は、伝導性トレース256よりも幅広い。一実施形態では、バンプ材料234は、100μm未満の幅を有し、伝導性トレースまたはパッド256は、150μmのバンプピッチに対して35μmの幅を有する。伝導性トレース256は、ルーティング密度を増加させるための、図6-15で説明されるようなエスケープトレースおよび相互接続部位と同様である。圧力または力Fは、伝導性トレース256上にバンプ材料234を押し付けるように、半導体ダイ224の裏面228に印加される。力Fは、高温で印加することができる。バンプ材料234の柔軟性により、バンプ材料は、伝導性トレース256の頂面および側面の周囲で変形または押出し、BOLと呼ばれる。具体的には、圧力の印加は、約200グラムの垂直荷重と同等の力Fの下で、約25μmより大きい塑性変形をバンプ材料234に受けさせ、図17bに示されるように、伝導性トレースの頂面および側面を覆わせる。バンプ材料234はまた、バンプ材料を伝導性トレースと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、伝導性トレース256に冶金接続することもできる。伝導性トレース256をバンプ材料234よりも狭くすることによって、ルーティング密度および入出力計数を増加させるように伝導性トレースピッチを低減することができる。より狭い伝導性トレース256は、伝導性トレースの周囲のバンプ材料234を変形させるために必要な力Fを低減する。例えば、必要な力Fは、バンプ材料よりも幅広い伝導性トレースまたはパッドに対してバンプ材料を変形させるために必要な力の30~50であってもよい。より低い圧縮力Fは、細かいピッチ相互接続および小型ダイが、特定公差で共平面性を維持し、均一なz方向変形および高信頼性の相互接続結合を達成するために有用である。加えて、伝導性トレース256の周囲のバンプ材料234を変形させることにより、バンプをトレースに機械的に係止し、リフロー中のダイの移行またはダイの浮動を防止する。図17cは、半導体ダイ224の接触パッド232上に形成されるバンプ236を示す。半導体ダイ224は、バンプ236が伝導性トレース256上の相互接続部位と整合されるように位置付けられる。代替として、バンプ236は、基板254上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ236は、伝導性トレース256よりも幅広い。伝導性トレース256は、ルーティング密度を増加させるための、図6-15で説明されるようなエスケープトレースおよび相互接続部位と同様である。圧力または力Fは、伝導性トレース256上にバンプ236を押し付けるように、半導体ダイ224の裏面228に印加される。力Fは、高温で印加することができる。バンプ236の柔軟性により、バンプは、伝導性トレース256の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料236に塑性変形を受けさせ、伝導性トレース256の頂面および側面を覆わせる。バンプ236はまた、リフロー温度下でバンプを伝導性トレースと物理的接触させることによって、伝導性トレース256に冶金接続することもできる。伝導性トレース256をバンプ236よりも狭くすることによって、ルーティング密度および入出力計数を増加させるように伝導性トレースピッチを低減することができる。より狭い伝導性トレース256は、伝導性トレースの周囲のバンプ236を変形させるために必要な力Fを低減する。例えば、必要な力Fは、バンプよりも幅広い伝導性トレースまたはパッドに対してバンプを変形させるために必要な力の30~50であってもよい。より低い圧縮力Fは、細かいピッチ相互接続および小型ダイが、特定公差内で共平面性を維持し、均一なz方向変形および高信頼性の相互接続結合を達成するために有用である。加えて、伝導性トレース256の周囲のバンプ236を変形させることにより、バンプをトレースに機械的に係止し、リフロー中のダイの移行またはダイの浮動を防止する。図17dは、半導体ダイ224の接触パッド232上に形成される複合バンプ238を示す。半導体ダイ224は、複合バンプ238が伝導性トレース256上の相互接続部位と整合されるように位置付けられる。代替として、複合バンプ238は、基板254上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。複合バンプ238は、伝導性トレース256よりも幅広い。伝導性トレース256は、ルーティング密度を増加させるための、図6-15で説明されるようなエスケープトレースおよび相互接続部位と同様である。圧力または力Fは、伝導性トレース256上に可融性部分242を押し付けるように、半導体ダイ224の裏面328に印加される。力Fは、高温で印加することができる。可融性部分242の柔軟性により、可融性部分は、伝導性トレース256の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、可融性部分242に塑性変形を受けさせ、伝導性トレース256の頂面および側面を覆わせる。複合バンプ238はまた、リフロー温度下で可融性部分242を伝導性トレースと物理的接触させることによって、伝導性トレース256に冶金接続することもできる。非可融性部分240は、圧力または温度の印加中に融解または変形せず、半導体ダイ224と基板254との間の垂直スタンドオフとして、その高さおよび形状を保持する。半導体ダイ224と基板254との間の付加的な変位は、噛合面間のさらに優れた共平面性公差を提供する。リフロー工程中に、半導体ダイ224上の多数例えば、数千の複合バンプ238は、基板254の伝導性トレース256上の相互接続部位に取り付けられる。バンプ238のうちのいくつかは、特に、ダイ224が歪曲された場合に、伝導性トレース256に適正に接続できない場合がある。複合バンプ238は伝導性トレース256よりも幅広いことを思い出されたい。適正な力が印加されると、可融性部分242は、伝導性トレース256の頂面および側面の周囲で変形または押出し、複合バンプ238を伝導性トレースに係止する。機械的相互係止は、伝導性トレース256よりも軟質かつ柔軟であり、したがって、より大きい接触面積に対して伝導性トレースの頂面上および側面の周囲で変形する、可融性部分242の性質によって形成される。複合バンプ238と伝導性トレース256との間の機械的相互係止は、リフロー中にバンプを伝導性トレースに担持し、すなわち、バンプおよび伝導性トレースは、接触を失わない。したがって、伝導性トレース256に噛合する複合バンプ238は、バンプ相互接続の不具合を低減する。図17eは、半導体ダイ224の接触パッド232上に形成される伝導性柱246およびバンプ244を示す。半導体ダイ224は、バンプ244が伝導性トレース256上の相互接続部位と整合されるように位置付けられる。代替として、バンプ244は、基板254上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ244は、伝導性トレース256よりも幅広い。伝導性トレース256は、ルーティング密度を増加させるための、図6-15で説明されるようなエスケープトレースおよび相互接続部位と同様である。圧力または力Fは、伝導性トレース256上にバンプ244を押し付けるように、半導体ダイ224の裏面228に印加される。力Fは、高温で印加することができる。バンプ244の柔軟性により、バンプは、伝導性トレース256の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ244に塑性変形を受けさせ、伝導性トレース256の頂面および側面を覆わせる。伝導性柱246およびバンプ244はまた、リフロー温度下でバンプを伝導性トレースと物理的接触させることによって、伝導性トレース256に冶金接続することもできる。伝導柱246は、圧力または温度の印加中に融解または変形せず、半導体ダイ224と基板254との間の垂直スタンドオフとして、その高さおよび形状を保持する。半導体ダイ224と基板254との間の付加的な変位は、噛合面間のさらに優れた共平面性公差を提供する。より幅広いバンプ244およびより狭い伝導性トレース256は、同様の低い必要圧縮力および機械的係止特徴、ならびにバンプ材料234およびバンプ236について上記で説明される利点を有する。図17fは、半導体ダイ224の接触パッド232上に形成される凹凸250を伴うバンプ材料248を示す。半導体ダイ224は、バンプ材料248が伝導性トレース256上の相互接続部位と整合されるように位置付けられる。代替として、バンプ材料248は、基板254上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料248は、伝導性トレース256よりも幅広い。圧力または力Fは、伝導性トレース256上にバンプ材料248を押し付けるように、半導体ダイ224の裏面228に印加される。力Fは、高温で印加することができる。バンプ材料248の柔軟性により、バンプは、伝導性トレース256の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料248に塑性変形を受けさせ、伝導性トレース256の頂面および側面を覆わせる。加えて、凹凸250は、伝導性トレース256に冶金接続される。凹凸250は、約1~25μmにサイズ決定される。図17gは、角度付きまたは傾斜側面を有する、台形伝導性レース260を伴う基板またはPCB258を示す。バンプ材料261は、半導体ダイ224の接触パッド232上に形成される。半導体ダイ224は、バンプ材料261が伝導性トレース260上の相互接続部位と整合されるように位置付けられる。代替として、バンプ材料261は、基板258上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料261は、伝導性トレース260よりも幅広い。伝導性トレース260は、ルーティング密度を増加させるための、図6-15で説明されるようなエスケープトレースおよび相互接続部位と同様である。圧力または力Fは、伝導性トレース260上にバンプ材料261を押し付けるように、半導体ダイ224の裏面228に印加される。力Fは、高温で印加することができる。バンプ材料261の柔軟性により、バンプ材料は、伝導性トレース260の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料261に塑性変形を受けさせ、伝導性トレース260の頂面および角度付き側面を覆わせる。バンプ材料261はまた、バンプ材料を伝導性トレースと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、伝導性トレース260に冶金接続することもできる。図18a-18dは、半導体ダイ224、および非可融性または非折り畳み式部分264と、可融性または折り畳み式部分266とを有する、細長い複合バンプ262のBOL実施形態を示す。非可融性部分264は、Au、Cu、Ni、鉛の含有量が高いはんだ、または鉛スズ合金となり得る。可融性部分266は、Sn、無鉛合金、Sn-Ag合金、Sn-Ag-Cu合金、Sn-Ag-In合金、共晶はんだ、Ag、Cu、またはPbを伴うスズ合金、または比較的低温溶融のはんだとなり得る。非可融性部分264は、可融性部分266よりも大きい複合バンプ262の一部を構成する。非可融性部分264は、半導体ダイ224の接触パッド232に固定される。半導体ダイ224は、図18aに示されるように、複合バンプ262が基板270上に形成された伝導性トレース268上の相互接続部位と整合されるように位置付けられる。複合バンプ262は、伝導性トレース268に沿って先細であり、すなわち、複合バンプは、伝導性トレース268の長さに沿って長く、伝導性トレースを横断して狭い、楔形を有する。複合バンプ262の先細側面は、伝導性トレース268の長さに沿って生じる。図18aの図は、伝導性トレース268と同一線上にある、短いほうの側面または狭小先細を示す。図18aに垂直である、図18bの図は、楔形の複合バンプ262の長いほうの側面を示す。複合バンプ262の短いほうの側面は、伝導性トレース268よりも幅広い。可融性部分266は、図18cおよび18dに示されるように、圧力および/または熱によるリフローの印加時に、伝導性トレース268の周囲で折り重なる。非可融性部分264は、リフロー中に融解または変形せず、その形態および形状を保持する。非可融性部分264は、半導体ダイ224と基板270との間にスタンドオフを提供するように寸法決定することができる。CuOSP等の仕上げを基板270に塗布することができる。伝導性トレース268は、ルーティング密度を増加させるための、図6-15で説明されるようなエスケープトレースおよび相互接続部位と同様である。リフロー工程中に、半導体ダイ224上の多数例えば、数千の複合バンプ262は、基板270の伝導性トレース268上の相互接続部位に取り付けられる。バンプ262のうちのいくつかは、特に、半導体ダイ224が歪曲された場合に、伝導性トレース268に適正に接続できない場合がある。複合バンプ262は伝導性トレース268よりも幅広いことを思い出されたい。適正な力が印加されると、可融性部分266は、伝導性トレース268の頂面および側面の周囲で変形または押出し、複合バンプ262を伝導性トレースに係止する。機械的相互係止は、伝導性トレース268よりも軟質かつ柔軟であり、したがって、より大きい接触面積に対して伝導性トレースの頂面および側面の周囲で変形する、可融性部分266の性質によって形成される。複合バンプ262の楔形は、図18aおよび18cの短いほうの側面に沿ったピッチを犠牲にすることなく、バンプと伝導性トレースとの間、例えば、図18bおよび18dの長いほうの側面に沿った、接触面積を増加させる。複合バンプ262と伝導性トレース268との間の機械的相互係止は、リフロー中にバンプを伝導性トレースに担持し、すなわち、バンプおよび伝導性トレースは、接触を失わない。したがって、伝導性トレース268に噛合する複合バンプ262は、バンプ相互接続の不具合を低減する。図19a-19dは、図16cと同様である、接触パッド232上に形成されたバンプ材料274を伴う半導体ダイ224のBOL実施形態を示す。図19aでは、バンプ材料274は、略柔軟であり、約200グラムの垂直荷重と同等の力の下で、約25μmより大きい塑性変形を受ける。バンプ材料274は、基板278上の伝導性トレース276よりも幅広い。複数の凹凸280は、約1~25μmの高さで伝導性トレース276上に形成される。半導体ダイ224は、バンプ材料274が伝導性トレース276上の相互接続部位と整合されるように位置付けられる。代替として、バンプ材料274は、基板278上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。圧力または力Fは、図19bに示されるように、伝導性トレース276および凹凸280上にバンプ材料274を押し付けるように、半導体ダイ224の裏面228に印加される。力Fは、高温で印加することができる。バンプ材料274の柔軟性により、バンプ材料は、伝導性トレース276および凹凸280の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料274に塑性変形を受けさせ、伝導性トレース276および凹凸280の頂面および側面を覆わせる。バンプ材料274の塑性流動は、バンプ材料と、伝導性トレース276および凹凸280の頂面および側面との間に、巨視的な機械的相互係止点を作成する。バンプ材料274の塑性流動は、伝導性トレース276および凹凸280の頂面および側面の周囲で生じるが、電気的短絡および他の欠陥を引き起こし得るので、過剰に基板278上に延在しない。バンプ材料と、伝導性トレース276および凹凸280の頂面および側面との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース276および凹凸280の頂面および側面との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。図19cは、伝導性トレース276より狭いバンプ材料274を伴う別のBOL実施形態を示す。圧力または力Fは、伝導性トレース276および凹凸280上にバンプ材料274を押し付けるように、半導体ダイ224の裏面228に印加される。力Fは、高温で印加することができる。バンプ材料274の柔軟性により、バンプ材料は、伝導性トレース276および凹凸280の頂面上で変形または押出する。具体的には、圧力の印加は、バンプ材料274に塑性変形を受けさせ、伝導性トレース276および凹凸280の頂面を覆わせる。バンプ材料274の塑性流動は、バンプ材料と、伝導性トレース276および凹凸280の頂面との間に、巨視的な機械的相互係止点を作成する。バンプ材料と、伝導性トレース276および凹凸280の頂面との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース276および凹凸280の頂面との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。図19dは、伝導性トレース276の縁上に形成されたバンプ材料274を伴う別のBOL実施形態を示し、すなわち、バンプ材料の一部は伝導性トレース上にあり、バンプ材料の一部は伝導性トレース上にない。圧力または力Fは、伝導性トレース276および凹凸280上にバンプ材料274を押し付けるように、半導体ダイ224の裏面228に印加される。力Fは、高温で印加することができる。バンプ材料274の柔軟性により、バンプ材料は、伝導性トレース276および凹凸280の頂面および側面上で変形または押出する。具体的には、圧力の印加は、バンプ材料274に塑性変形を受けさせ、伝導性トレース276および凹凸280の頂面および側面を覆わせる。バンプ材料274の塑性流動は、バンプ材料と、伝導性トレース276および凹凸280の頂面および側面との間に、巨視的な機械的相互係止を作成する。バンプ材料と、伝導性トレース276および凹凸280の頂面および側面との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース276および凹凸280の頂面および側面との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。図20a-20cは、図16cと同様である、接触パッド232上に形成されたバンプ材料284を伴う半導体ダイ224のBOL実施形態を示す。先端286は、図20aに示されるように、バンプ材料284の本体よりも狭い先端286を伴う階段状バンプとして、バンプ材料284の本体から延在する。半導体ダイ224は、バンプ材料284が基板290上の伝導性トレース288上の相互接続部位と整合されるように位置付けられる。より具体的には、先端286は、伝導性トレース288上の相互接続部位上で中心に置かれる。代替として、バンプ材料284および先端286は、基板290上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料284は、基板290上の伝導性トレース288よりも幅広い。伝導性トレース288は、略柔軟であり、約200グラムの垂直荷重と同等の力の下で、約25μmより大きい塑性変形を受ける。圧力または力Fは、伝導性トレース288上に先端284を押し付けるように、半導体ダイ224の裏面228に印加される。力Fは、高温で印加することができる。伝導性トレース288の柔軟性により、伝導性トレースは、図20bに示されるように、先端286の周囲で変形する。具体的には、圧力の印加は、伝導性トレース288に塑性変形を受けさせ、先端286の頂面および側面を覆わせる。図20cは、接触パッド232上に形成された丸いバンプ材料294を伴う別のBOL実施形態を示す。先端296は、バンプ材料294の本体から延在して、バンプ材料294の本体よりも狭い先端を伴うスタッドバンプを形成する。半導体ダイ224は、バンプ材料294が基板300上の伝導性トレース298上の相互接続部位と整合されるように位置付けられる。より具体的には、先端296は、伝導性トレース298上の相互接続部位上で中心に置かれる。代替として、バンプ材料294および先端296は、基板300上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料294は、基板300上の伝導性トレース298よりも幅広い。伝導性トレース298は、略柔軟であり、約200グラムの垂直荷重と同等の力の下で、約25μmより大きい塑性変形を受ける。圧力または力Fは、伝導性トレース298上に先端296を押し付けるように、半導体ダイ224の裏面228に印加される。力Fは、高温で印加することができる。伝導性トレース298の柔軟性により、伝導性トレースは、先端296の周囲で変形する。具体的には、圧力の印加は、伝導性トレース298に塑性変形を受けさせ、先端296の頂面および側面を覆わせる。図17a-17g、18a-18d、および19a-19dで説明される伝導性トレースもまた、図20a-20cで説明されるような柔軟材料となり得る。図21a-21bは、図16cと同様である、接触パッド232上に形成されたバンプ材料304を伴う半導体ダイ224のBOL実施形態を示す。バンプ材料304は、略柔軟であり、約200グラムの垂直荷重と同等の力の下で、約25μmより大きい塑性変形を受ける。バンプ材料304は、基板308上の伝導性トレース306よりも幅広い。伝導性ビア310は、図21aに示されるように、開口部312および伝導性側壁314を伴って伝導性トレース306を通して形成される。伝導性トレース306は、ルーティング密度を増加させるための、図6-15で説明されるようなエスケープトレースおよび相互接続部位と同様である。半導体ダイ224は、バンプ材料304が伝導性トレース306上の相互接続部位と整合されるように位置付けられる図25-25g参照。代替として、バンプ材料304は、基板308上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。圧力または力Fは、バンプ材料304を伝導性トレース306上に押し付け、伝導性ビア310の開口部312の中へ押し込むように、半導体ダイ224の裏面228に印加される。力Fは、高温で印加することができる。バンプ材料304の柔軟性により、バンプ材料は、図21bに示されるように、伝導性トレース306の頂面および側面の周囲で、かつ伝導性ビア310の開口部312の中へ変形または押出する。具体的には、圧力の印加は、バンプ材料304に塑性変形を受けさせ、伝導性トレース306の頂面および側面を覆わせ、かつ伝導性ビア310の開口部312の中へ覆わせる。したがって、バンプ材料304は、基板308を通したz方向の垂直相互接続のために、伝導性トレース306および伝導性側壁314に電気的に接続される。バンプ材料304の塑性流動は、バンプ材料と、伝導性トレース306の頂面および側面ならびに伝導性ビア310の開口部312との間に、巨視的な機械的相互係止を作成する。バンプ材料と、伝導性トレース306の頂面および側面ならびに伝導性ビア310の開口部312との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース306の頂面および側面ならびに伝導性ビア310の開口部312との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。伝導性ビア310がバンプ材料304を伴う相互接続部位内に作成されるため、総基板相互接続面積は低減される。図17a-17g、18a-18d、19a-19d、20a-20c、および21a-21bのBOL実施形態では、伝導性トレースを相互接続構造よりも狭くすることによって、ルーティング密度および入出力計数を増加させるように伝導性トレースピッチを低減することができる。より狭い伝導性トレースは、伝導性トレースの周囲の相互接続構造を変形させるために必要な力Fを低減する。例えば、必要な力Fは、バンプよりも幅広い伝導性トレースまたはパッドに対してバンプを変形させるために必要な力の30~50であってもよい。より低い圧縮力Fは、細かいピッチ相互接続および小型ダイが、特定公差内で共平面性を維持し、均一なz方向変形および高信頼性の相互接続結合を達成するために有用である。加えて、伝導性トレースの周囲の相互接続構造を変形させることにより、バンプをトレースに機械的に係止し、リフロー中のダイの移行またはダイの浮動を防止する。図22a-22cは、半導体ダイと基板との間のバンプの周囲に封入材を堆積させる鋳型アンダーフィルMUF工程を示す。図22aは、図17bからのバンプ材料234を使用して基板254に載置され、チェイス鋳型320の上部鋳型支持材316と下部鋳型支持材318との間に配置される半導体ダイ224を示す。図17a-17g、18a-18d、19a-19d、20-20c、および21a-21bからの他の半導体ダイおよび基板の組み合わせは、チェイス鋳型320の上部鋳型支持材316と下部鋳型支持材318との間に配置することができる。上部鋳型支持材316は、圧縮性解放膜322を含む。図22bでは、上部鋳型支持材316および下部鋳型支持材318は、基板上および半導体ダイと基板との間に開放空間を伴って、半導体ダイ224および基板254を取り囲むように接合される。圧縮性解放膜322は、半導体ダイ224の裏面228および側面に一致して、これらの表面上での封入材の形成を阻止する。液体状態の封入材324が、ノズル326を伴うチェイス鋳型320の片側の中に注入される一方で、随意的な真空補助328は、反対側から圧力を引き込み、基板254上の開放空間、および半導体ダイ224と基板254との間の開放空間を封入材で均一に充填する。封入材324は、充填材を伴うエポキシ樹脂、充填材を伴うエポキシアクリレート、または適正な充填材を伴うポリマー等の、ポリマー複合材料となり得る。封入材324は、非伝導性であり、外部要素および汚染物質から半導体素子を環境的に保護する。圧縮性材料322は、封入材324が裏面228上、および半導体ダイ224の側面の周囲で流れることを防止する。封入材324は硬化される。半導体ダイ224の裏面228および側面は、封入材324から露出されたままである。図22cは、MUFおよび鋳型オーバーフィルMOFの実施形態を示し、すなわち、圧縮性材料322を伴わない。半導体ダイ224および基板254は、チェイス鋳型320の上部鋳型支持材316と下部鋳型支持材318との間に配置される。上部鋳型支持材316および下部鋳型支持材318は、基板上、半導体ダイの周囲、および半導体ダイと基板との間に開放空間を伴って、半導体ダイ224および基板254を取り囲むように接合される。液体状態の封入材324が、ノズル326を伴うチェイス鋳型320の片側の中に注入される一方で、随意的な真空補助328は、反対側から圧力を引き込み、半導体ダイ224の周囲および基板254上の開放空間、および半導体ダイ224と基板254との間の開放空間を封入材で均一に充填する。封入材324は硬化される。図23は、半導体ダイ224の周囲、および半導体ダイ224と基板254との間の間隙の中に、封入材を堆積させる別の実施形態を示す。半導体ダイ224および基板254は、ダム330によって取り囲まれる。封入材332は、基板254上の開放空間、および半導体ダイ224と基板254との間の開放空間を充填するように、液体状態でノズル334からダム330の中へ分注される。ノズル334から分注される封入材332の量は、半導体ダイ224の裏面228または側面を覆うことなく、ダム330を充填するように制御される。封入材332は硬化される。図24は、図22a、22c、および23からのMUF工程後の半導体ダイ224および基板254を示す。封入材324は、基板254上で、および半導体ダイ224と基板254との間のバンプ材料234の周囲で均一に分布する。図25a-25gは、基板またはPCB340上の種々の伝導性トレースレイアウトの上面図を示す。図25aでは、伝導性トレース342は、基板340上に形成された集積バンプパッドまたは相互接続部位344を伴う直線導体である。基板バンプパッド344の側面は、伝導性トレース342と同一線上にあり得る。従来技術では、はんだ位置合わせ開口部SROは、典型的には、リフロー中にバンプ材料を含有するように相互接続部位上に形成される。SROは、相互接続ピッチを増加させ、入出力計数を低減する。対照的に、マスキング層346を基板340の一部分上に作成することができるが、マスキング層は、伝導性トレース342の基板バンプパッド344の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース342の部分には、リフロー中にバンプを含有するために使用されるマスキング層346のSROが欠けている。半導体ダイ224は、基板340上に配置され、バンプ材料は、基板バンプパッド344と整合させられる。バンプ材料は、バンプ材料をバンプパッドと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、基板バンプパッド344に電気的かつ冶金術的に接続される。別の実施形態では、導電性バンプ材料は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、基板バンプパッド344上に堆積させられる。バンプ材料は、随意的な流束溶液とともに、Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料は、共晶Sn/Pb、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料は、好適な取付または接着工程を使用して、基板バンプパッド344に接着される。一実施形態では、バンプ材料は、図25bに示されるように、バンプまたは相互接続348を形成するように、その融点を上回って材料を加熱することによって、リフローされる。いくつかの用途では、バンプ348は、基板バンプパッド344への電気接触を向上させるように、2回リフローされる。より狭い基板バンプパッド344の周囲のバンプ材料は、リフロー中にダイの配置を維持する。高ルーティング密度用途では、伝導性トレース342のエスケープピッチを最小限化することが望ましい。伝導性トレース342間のエスケープピッチは、リフロー格納の目的でマスキング層を排除することによって、すなわち、マスキング層を伴わないバンプ材料をリフローすることによって低減することができる。ダイバンプパッド232または基板バンプパッド344の周囲にSROが形成されないため、伝導性トレース342を、より細かいピッチで形成することができ、すなわち、伝導性トレース342を、ともに密接して、または近くの構造に密接して配置することができる。基板バンプパッド344の周囲にSROがないと、伝導性トレース342の間のピッチは、P=DPLTW/2として求められ、式中、Dはバンプ348の基礎直径であり、PLTはダイ配置公差であり、Wは伝導性トレース342の幅である。一実施形態では、100μmのバンプ基礎直径、10μmのPLT、および30μmのトレース線幅を考慮すると、伝導性トレース342の最小エスケープピッチは、125μmである。マスクがないバンプ形成は、従来技術で見出されるような、隣接する開口部間のマスキング材料の間膜間隔、はんだマスク位置合わせ公差SRT、および最小溶解性SROに対処する必要性を排除する。バンプ材料が、ダイバンプパッド232を基板バンプパッド344に冶金術的かつ電気的に接続するように、マスキング層を伴わずにリフローされると、湿潤および表面張力が、バンプ材料に自己閉じ込めを維持させ、ダイバンプパッド232および基板バンプパッド344と、実質的にバンプパッドの設置面積内にある伝導性トレース342に直接隣接する基板340の部分との間の空間内で保持させる。所望の自己閉じ込め特性を達成するために、伝導性トレース342の周辺領域よりも可湿性であるバンプ材料によって領域を選択的に接触させるように、ダイバンプパッド232または基板バンプパッド344上に配置する前に、バンプ材料を流束溶液に浸漬することができる。溶解バンプ材料は、流束溶液の可湿特性により、実質的にバンプパッドによって画定される領域内に閉じ込められたままである。バンプ材料は、可湿性の低い領域へと流出しない。バンプ材料が領域の可湿性を低くすることを目的としない領域上で、薄い酸化層または他の絶縁層を形成することができる。したがって、ダイバンプパッド232または基板バンプパッド344の周囲ではマスキング層340が必要とされない。図25cは、基板350上に形成される集積長方形バンプパッドまたは相互接続部位354を伴う直線導体として、並列伝導性トレース352の別の実施形態を示す。この場合、基板バンプパッド354は、伝導性トレース352よりも幅広いが、噛合バンプの幅より小さい。基板バンプパッド354の側面は、伝導性トレース352と平行となり得る。マスキング層356は、基板350の一部分上に形成することができる。しかしながら、マスキング層は、伝導性トレース352の基板バンプパッド354の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース352の部分には、リフロー中にバンプを含有するために使用されるマスキング層356のSROが欠けている。図25dは、最大相互接続密度および容量のために、基板366上に形成されたオフセット集積バンプパッドまたは相互接続部位364を伴う複数列のアレイに配設された、伝導性トレース360および362の別の実施形態を示す。代替伝導性トレース360および362は、バンプパッド364へのルーティングのための肘部を含む。各基板バンプパッド364の側面は、伝導性トレース360および362と同一線上にある。マスキング層368は、基板366の一部分上に形成することができるが、マスキング層468は、伝導性トレース360および362の基板バンプパッド364の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース360および362の部分には、リフロー中にバンプを含有するために使用されるマスキング層368のSROが欠けている。図25eは、最大相互接続密度および容量のために、基板376上に形成されたオフセット集積バンプパッドまたは相互接続部位374を伴う複数列のアレイに配設された、伝導性トレース370および372の別の実施形態を示す。代替伝導性トレース370および372は、バンプパッド374へのルーティングのための肘部を含む。この場合、基板バンプパッド374は、伝導性トレース370および372よりも幅広いが、噛合相互接続バンプ材料の幅より小さい。マスキング層378は、基板376の一部分上に形成することができるが、マスキング層378は、伝導性トレース370および372の基板バンプパッド374の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース370および372の部分には、リフロー中にバンプを含有するために使用されるマスキング層378のSROが欠けている。図25fは、最大相互接続密度および容量のために、基板386上に形成されたオフセット集積バンプパッドまたは相互接続部位384を伴う複数列のアレイに配設された、伝導性トレース380および382の別の実施形態を示す。代替伝導性トレース380および382は、バンプパッド384へのルーティングのための肘部を含む。この場合、基板バンプパッド384は、伝導性トレース380および382よりも幅広いが、噛合相互接続バンプ材料の幅より小さい。マスキング層388は、基板386の一部分上に形成することができるが、マスキング層388は、伝導性トレース380および382の基板バンプパッド384の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース380および382の部分には、リフロー中にバンプを含有するために使用されるマスキング層388のSROが欠けている。相互接続工程の一実施例として、半導体ダイ224は、基板366上に配置され、バンプ材料234は、図25dからの基板バンプパッド364と整合させられる。バンプ材料234は、図17a-17g、18a-18d、19a-19d、20a-20c、および21a-21bについて説明されるように、バンプ材料を押し付けることによって、または、バンプ材料をバンプパッドと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、基板バンプパッド364に電気的かつ冶金術的に接続される。別の実施形態では、導電性バンプ材料は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、基板バンプパッド364上に堆積させられる。バンプ材料は、随意的な流束溶液とともに、Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料は、共晶Sn/Pb、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料は、好適な取付または接着工程を使用して、基板バンプパッド364に接着される。一実施形態では、バンプ材料は、図25gに示されるように、バンプまたは相互接続390を形成するように、その融点を上回って材料を加熱することによって、リフローされる。いくつかの用途では、バンプ390は、基板バンプパッド364への電気接触を向上させるように、2回リフローされる。より狭い基板バンプパッド364の周囲のバンプ材料は、リフロー中にダイの配置を維持する。バンプ材料234またはバンプ390はまた、図25a-25gの基板バンプパッド構成上に形成することもできる。高ルーティング密度用途では、伝導性トレース360および362または図25a-25gの他の伝導性トレース構成のエスケープピッチを最小限化することが望ましい。伝導性トレース360および362の間のエスケープピッチは、リフロー格納の目的でマスキング層を排除することによって、すなわち、マスキング層を伴わないバンプ材料をリフローすることによって低減することができる。ダイバンプパッド232または基板バンプパッド364の周囲にSROが形成されないため、伝導性トレース360および362を、より細かいピッチで形成することができ、すなわち、伝導性トレース360および362を、ともに密接して、または近くの構造に密接して配置することができる。基板バンプパッド364の周囲にSROがないと、伝導性トレース360および362の間のピッチは、P=D/2PLTW/2として求められ、式中、Dはバンプ390の基礎直径であり、PLTはダイ配置公差であり、Wは伝導性トレース360および362の幅である。一実施形態では、100μmのバンプ基礎直径、10μmのPLT、および30μmのトレース線幅を考慮すると、伝導性トレース360および362の最小エスケープピッチは、125μmである。マスクがないバンプ形成は、従来技術で見出されるような、隣接する開口部間のマスキング材料の間膜間隔、SRT、および最小溶解性SROに対処する必要性を排除する。バンプ材料が、ダイバンプパッド232を基板バンプパッド364に冶金術的かつ電気的に接続するように、マスキング層を伴わずにリフローされると、湿潤および表面張力が、バンプ材料に自己閉じ込めを維持させ、ダイバンプパッド232および基板バンプパッド364と、実質的にバンプパッドの設置面積内にある伝導性トレース360および362に直接隣接する基板366の部分との間の空間内で保持させる。所望の自己閉じ込め特性を達成するために、伝導性トレース360および362の周辺領域よりも可湿性であるバンプ材料によって領域を選択的に接触させるように、ダイバンプパッド232または基板バンプパッド364上に配置する前に、バンプ材料を流束溶液に浸漬することができる。溶解バンプ材料は、流束溶液の可湿特性により、実質的にバンプパッドによって画定される領域内に閉じ込められたままである。バンプ材料は、可湿性の低い領域へと流出しない。バンプ材料が領域の可湿性を低くすることを目的としない領域上で、薄い酸化層または他の絶縁層を形成することができる。したがって、ダイバンプパッド232または基板バンプパッド364の周囲ではマスキング層368が必要とされない。図26aでは、マスキング層392は、伝導性トレース394および396の一部分上に堆積させられる。しかしながら、マスキング層392は、集積バンプパッド398上には形成されない。その結果として、基板400上の各バンプパッド398にはSROがない。非可湿性マスキングパッチ402は、集積バンプパッド398のアレイ内に介在して、すなわち、隣接するバンプパッドの間で、基板400上に形成される。マスキングパッチ402はまた、ダイバンプパッド398のアレイ内に介在して、半導体ダイ224上に形成することもできる。より一般的に、マスキングパッチは、可湿性の低い領域への流出を防止する任意の配設で、集積バンプパッドにごく接近して形成される。半導体ダイ224は、基板400上に配置され、バンプ材料は、基板バンプパッド398と整合させられる。バンプ材料は、図17a-17g、18a-18d、19a-19d、20a-20c、および21a-21bについて説明されるように、バンプ材料を押し付けることによって、または、バンプ材料をバンプパッドと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、基板バンプパッド398に電気的かつ冶金術的に接続される。別の実施形態では、導電性バンプ材料は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、集積バンプパッド398上に堆積させられる。バンプ材料は、随意的な流束溶液とともに、Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料は、共晶Sn/Pb、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料は、好適な取付または接着工程を使用して、集積バンプパッド398に接着される。一実施形態では、バンプ材料は、図26bに示されるように、球状ボールまたはバンプ404を形成するように、その融点を上回って材料を加熱することによって、リフローされる。いくつかの用途では、バンプ404は、集積バンプパッド398への電気接触を向上させるように、2回リフローされる。バンプはまた、集積バンプパッド398に圧縮接着することもできる。バンプ404は、集積バンプパッド398上に形成することができる、1種類の相互接続構造を表す。相互接続構造は、スタッドバンプ、マイクロバンプ、または他の電気的相互接続を使用することができる。高ルーティング密度用途では、エスケープピッチを最小限化することが望ましい。伝導性トレース394および396の間のピッチを低減するために、バンプ材料は、集積バンプパッド398の周囲にマスキング層を伴わずにリフローされる。伝導性トレース394および396の間のエスケープピッチは、リフロー格納の目的でマスキング層を排除することによって、すなわち、マスキング層を伴わないバンプ材料をリフローすることによって低減することができる。スキング層392は、集積バンプパッド398から離れて、伝導性トレース394および396ならびに基板400の一部分上に形成することができるが、マスキング層392は、集積バンプパッド398の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース394および396の部分には、リフロー中にバンプを含有するために使用されるマスキング層392のSROが欠けている。加えて、マスキングパッチ402が、集積バンプパッド398のアレイ内に介在して基板400上に形成される。マスキングパッチ402は、非可湿性材料である。マスキングパッチ402は、マスキング層392と同じ材料であり、同じ処理ステップ中に塗布することができるか、または異なる処理ステップ中に異なる材料となり得る。マスキングパッチ402は、集積バンプパッド398のアレイ内のトレースまたはパッドの部分の選択的酸化、めっき、または他の処理によって形成することができる。マスキングパッチ402は、集積バンプパッド398にバンプ材料流動を閉じ込め、隣接構造への伝導性バンプ材料の浸出を防止する。バンプ材料が、集積バンプパッド398のアレイ内に介在して配置されたマスキングパッチ402とともにリフローされると、湿潤および表面張力が、ダイバンプパッド232および集積バンプパッド398と、実質的に集積バンプパッド398の設置面積内にある伝導性トレース394および396に直接隣接する基板400の部分との間の空間内で、バンプ材料を閉じ込めさせ、保持させる。所望の自己閉じ込め特性を達成するために、伝導性トレース394および396の周辺領域よりも可湿性であるバンプ材料によって領域を選択的に接触させるように、ダイバンプパッド232または集積バンプパッド398上に配置する前に、バンプ材料を流束溶液に浸漬することができる。溶解バンプ材料は、流束溶液の可湿特性により、実質的にバンプパッドによって画定される領域内に閉じ込められたままである。バンプ材料は、可湿性の低い領域へと流出しない。バンプ材料が領域の可湿性を低くすることを目的としない領域上で、薄い酸化層または他の絶縁層を形成することができる。したがって、ダイバンプパッド232または集積バンプパッド398の周囲ではマスキング層392が必要とされない。ダイバンプパッド232または集積バンプパッド398の周囲にSROが形成されないため、伝導性トレース394および396を、より細かいピッチで形成することができ、すなわち、接触し、電気的短絡を形成することなく、伝導性トレースを隣接構造に密接して配置することができる。同じはんだ位置合わせ設計規則を仮定すると、伝導性トレース394および396の間のピッチは、P=1.1DW/2として求められ、式中、Dはバンプ404の基礎直径であり、Wは伝導性トレース394および396の幅である。一実施形態では、100μmのバンプ基礎直径、および20μmのトレース線幅を考慮すると、伝導性トレース394および396の最小エスケープピッチは、65μmである。バンプ形成は、従来技術で見出されるような、隣接する開口部間のマスキング材料の間膜間隔、および最小溶解性SROに対処する必要性を排除する。図27は、ダイ取付接着剤410を使用して半導体ダイ408上に積み重ねられた、半導体ダイ406を伴うパッケージオンパッケージPoP405を示す。半導体ダイ406および408はそれぞれ、ダイ内に形成され、ダイの電気的設計および機能に従って電気的に相互接続される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する、能動表面を有する。例えば、回路は、DSP、ASIC、メモリ、または他の信号処理回路等のアナログ回路またはデジタル回路を実装するように、1つ以上のトランジスタ、ダイオード、および能動表面内に形成される他の回路要素を含んでもよい。半導体ダイ406および408はまた、RF信号処理のために、インダクタ、コンデンサ、および抵抗器等のIPDを含有してもよい。半導体ダイ406は、図17a-17g、18a-18d、19a-19d、20a-20c、および21a-21bからの実施形態のうちのいずれかを使用して、接触パッド418上に形成されたバンプ材料416を使用して基板414上に形成された伝導性トレース412に載置される。伝導性トレース412は、ルーティング密度を増加させるための、図6-15で説明されるようなエスケープトレースおよび相互接続部位と同様である。半導体ダイ408は、ボンドワイヤ422を使用して、基板414上に形成された接触パッド420に電気的に接続される。ボンドワイヤ422の反対の端は、半導体ダイ406上の接触パッド424に接着される。マスキング層426は、基板414上に形成され、半導体ダイ406の設置面積を越えて開放される。マスキング層426が、リフロー中にバンプ材料416を伝導性トレース412に閉じ込めない一方で、開放マスクは、MUF中に封入材428が接触パッド420またはボンドワイヤ422に移動することを防止するようにダムとして動作することができる。封入材428は、図22a-22cと同様に、半導体ダイ408と基板414との間に配置される。マスキング層426は、欠陥を引き起こし得るので、MUF封入材428が接触パッド420およびボンドワイヤ422に到達することを阻止する。マスキング層426は、封入材428が接触パッド420上に漏出する危険性を伴わずに、より大型の半導体ダイが所与の基板上に配置されることを可能にする。本発明の1つ以上の実施形態を詳細に例証してきたが、当業者であれば、以下の請求項で規定されるような本発明の範囲から逸脱することなく、これらの実施形態の修正および適合が行われてもよいことを認識するであろう。"