ロード信号を供給するラウドスピーカー負荷に接続可能な出力ノードを含む第1出力ドライバと、第1直流供給電圧と前記出力ノードとの間に結合した上部支脈と、前記出力ノードと第2直流供給電圧の間に結合した下部支脈を含む前記第1出力ドライバと、直列に結合され、第1スイッチ及び第2スイッチ制御端子によりそれぞれが制御された第1半導体スイッチと第2半導体スイッチとを含む前記上部支脈と、直列に結合され、第3スイッチ及び第4スイッチ制御端子によりそれぞれが制御された第3半導体スイッチと第4半導体スイッチとを含む前記下部支脈と、オーディオ入力信号を受信し、かつ、前記オーディオ入力信号から第1、第2、第3及び第4パルス幅又はパルス密度変調制御信号を導出するように構成されたコントローラであって、前記第1、第2、第3、第4スイッチ制御端子に前記第1、第2、第3及び第4パルス幅又はパルス密度変調制御信号をそれぞれ印加するように構成された前記コントローラと、前記第1及び第2半導体スイッチの間に位置した第1ノードと、前記第3及び第4半導体スイッチの間に位置した第2ノードとの間の第1の所定の直流電圧の差を設定するように構成された第1直流電圧源と、を含むD級オーディオアンプ。前記所定の直流電圧の差は、前記出力ノードでレベル3の出力信号を提供するために、第1及び第2直流電源の電圧との間の直流電圧差の実質的に半分に設定する、請求項1に記載のD級オーディオアンプ。前記コントローラは、アナログオーディオ入力信号を受信し、かつ、自然にサンプリングされたパルス幅変調オーディオ信号を生成するように結合したアナログパルス幅変調器と、デジタルクロック信号に基づいて動作し、かつ、前記自然にサンプリングされたパルス幅又はパルス密度変調オーディオ信号に基づいて、均一にサンプリングされたパルス幅又はパルス密度制御信号を生成するように構成されたサンプリングデバイスと、を更に含み、前記コントローラは、前記均一にサンプリングされたパルス幅又はパルス密度変調オーディオ信号に基づいて前記第1、第2、第3及び第4パルス幅又はパルス密度変調制御信号を生成する、請求項1又は請求項2に記載のD級オーディオアンプ。前記ロード信号から前記アナログパルス幅変調器の前方に位置する加算ノードに至るフィードバック経路と、前記自然にサンプリングされパルス幅変調オーディオ信号のサンプリングにより生成された量子化ノイズのスペクトルを整形するために前記フィードバック経路に挿入された第1、第2又は第3次ローパスフィルタのようなループフィルタと、を含む、請求項1又は2に記載のD級オーディオアンプ。前記コントローラは、デジタルオーディオ入力信号を受信し、量子化され均一にサンプリングされたパルス幅変調オーディオ信号を生成するように結合したPCM-PWMコンバータと、内部の量子化ノイズを抑制するために前記量子化され均一にサンプリングされたパルス幅変調オーディオ信号をフィルタリングするノイズシェーパと、前記量子化され均一にサンプリングされたパルス幅変調オーディオ信号に基づいて、前記第1、第2、第3及び第4パルス幅変調制御信号を発生するスイッチコントローラとをさらに含む、請求項1又は請求項2に記載のD級オーディオアンプ。前記スイッチコントローラは、前記第1出力ドライバの前記第1及び前記第2ノードとの間の前記所定の直流電圧差を維持するために、冗長な状態選択バランシングを実行するように構成された、請求項1~5のいずれか一項に記載のクラスDオーディオアンプ。前記第1、第2、第3及び第4パルス幅変調制御信号は、第1状態では、前記第1及び第3半導体スイッチを介して前記出力ノードに前記直流電圧源の第1端子を接続し、第2状態で、前記第4及び第2半導体スイッチを介して前記出力ノードに前記直流電圧源の第2端子を接続するように構成された、請求項1~6のいずれか一項に記載のD級オーディオアンプ。第2ロード信号を供給する前記ラウドスピーカー負荷に接続可能な第2出力ノードを含む第2出力ドライバと、前記第1直流供給電圧と前記第2出力ノードの間に結合した上部支脈と、前記第2出力ノードと前記第2直流供給電圧との間に結合した下部支脈を含む前記第2出力ドライバと、直列に結合され、第5スイッチ制御端子及び第6スイッチ制御端子によりそれぞれが制御された第5半導体スイッチと第6半導体スイッチとを含む前記上部支脈と、直列に結合され、第7スイッチ制御端子及び第8スイッチ制御端子によりそれぞれが制御された第7半導体スイッチ及び第8半導体スイッチを含む前記下部支脈と、前記第5半導体スイッチ及び前記第6半導体スイッチの間に位置する第3ノードと、前記第7半導体スイッチ及び前記第8半導体スイッチとの間に位置する第4ノードとの間の第2の所定の直流電圧差を設定するように構成された第2直流電圧源と、前記オーディオ入力信号から、第5、第6、第7及び第8パルス幅変調制御信号を導出し、前記第5、第6、第7及び第8スイッチ制御端子にこれらをそれぞれ印加するように構成された前記コントローラと、をさらに含む、請求項1~7のいずれか一項に記載のD級オーディオアンプ。前記コントローラは、前記ラウドスピーカー負荷両端に3レベルロード信号を生成するために、前記第1、第2、第3及び第4パルス幅変調制御信号とそれぞれ実質的に逆位相の前記第5、第6、第7及び第8パルス幅変調制御信号を生成するように構成された、請求項8に記載のD級オーディオアンプ。前記コントローラは、前記ラウドスピーカー負荷両端に5レベルロード信号を生成するために、前記第1、第2、第3及び第4パルス幅変調制御信号に対して、それぞれ逆位相で、さらに、/-90度位相シフトした、第5、第6、第7、及び第8パルス幅変調制御信号を生成するように構成された、請求項8に記載のD級オーディオアンプ。前記コントローラは、オーディオ信号レベル検出器を含み、前記コントローラは前記オーディオ入力信号の検出したレベルに依存して前記3レベルのロード信号と前記5レベルのロード信号とを切り替えるように構成された、請求項9又は10に記載のD級オーディオアンプ。前記コントローラは、さらに、所定のレベル閾値と前記オーディオ信号の前記検出したレベルとを比較し、前記オーディオ信号のレベルが前記所定のレベル閾値を超えたとき前記3レベルのロード信号を生成し、前記オーディオ信号のレベルが前記所定のレベル閾値よりも小さいとき前記5レベルのロード信号を生成するように構成された、前記請求項11に記載のD級オーディオアンプ。前記コントローラは、さらに、前記オーディオ信号の前記検出したレベルに応じて、前記第1、第2、第3、第4、第5、第6、第7及び第8パルス幅変調制御信号の各々のスイッチング又は変調周波数を変化させる、ように構成された、請求項11又は12に記載のD級オーディオアンプ。前記第1出力ドライバの上部支脈は、前記第1半導体スイッチに直列に結合した第5又は第9半導体スイッチと前記第1直流供給電圧を含み、前記第1出力ドライバの下部支脈は、前記第4半導体スイッチに直列に結合した第6又は第10半導体スイッチと前記第2直流供給電圧を含み、前記第5又は第9半導体スイッチと前記第1半導体スイッチの間に位置する第3又は第5ノードと、前記第6又は第10半導体スイッチと前記第4半導体スイッチの間に位置する第4又は第6ノードとの間の第2又は第3の所定の直流電圧の差を設定するように構成された第2又は第3直流電圧源とを含み、さらに、前記第2出力ドライバの前記上部支脈は、前記第5半導体スイッチと直列に結合した第11半導体スイッチと前記第1直流供給電圧を選択的に含み、前記第2出力ドライバの前記下部支脈は、前記第8半導体スイッチと直列に結合した第12半導体スイッチと前記第2直流供給電圧を選択的に含み、第4直流電圧源は、前記第11半導体スイッチと、前記第5半導体スイッチの間に位置した第5ノードと、前記第8及び第12半導体スイッチの間に位置した第6ノードとの間の第4の所定の直流電圧差に設定するように構成される、請求項1又は8に記載のD級オーディオアンプ。前記第1、第2、第3又は第4直流電圧源の少なくとも一つは、充電キャパシタ、フローティング直流電源レール、バッテリというグループから少なくとも一つのコンポーネントを含む、請求項1~14のいずれか一項に記載のD級オーディオアンプ。前記第1、第2、第3又は第4直流電圧源の一つ以上が、充電キャパシタと、100nF乃至10μFの静電容量を有する各キャパシタとを含む、請求項1~15のいずれか一項に記載のD級オーディオアンプ。ロード信号を供給するラウドスピーカー負荷のそれぞれの入力に接続可能な第1及び第2出力ノードを含む第1出力ドライバと第2出力ドライバと、前記第1出力ドライバは、第1供給電圧と前記第1出力ノードとの間に結合した一つ以上の半導体スイッチを含み、前記第1出力ノードと第2供給電圧との間に結合した一つ以上の半導体スイッチと、前記第1出力ノードと第3供給電圧との間に結合した一つ以上の半導体スイッチと、前記前記第2出力ドライバは、前記第1供給電圧と前記第2出力ノードとの間に結合した一つ以上の半導体スイッチを含み、前記第2出力ノードと前記第2供給電圧との間に結合した一つ以上の半導体スイッチと、前記第2出力ノードと前記第3供給電圧との間に結合した一つ以上の半導体スイッチと、一つ以上の半導体スイッチのそれぞれは、各半導体スイッチをオン状態又はオフ状態に選択的に配置する前記半導体スイッチの状態を制御するように構成されたスイッチ制御端子を含み、オーディオ入力信号を受信し、変調制御信号の第1セットを導出し、前記第1ドライバの各スイッチの制御端子に前記変調制御信号の第1セットを印加するように構成されたコントローラと、を含み、前記コントローラは、さらに、前記変調制御信号の第1セットに所定の位相関係を有する変調制御信号の第2セットを導出し、前記第2ドライバのそれぞれのスイッチ制御端子に前記変調制御信号の第2セットを印加するように構成され、前記コントローラは、第1動作モードにおいて、前記変調制御信号の第1及び第2セットとの間の第1の所定の位相関係を、前記ラウドスピーカー負荷の両端に第1マルチレベルロード信号を生成するように設定し、第2動作モードにおいて、前記変調制御信号の第1及び第2セットとの間の第2の所定の位相関係を前記ラウドスピーカー負荷の両端に第2マルチ5レベルのロード信号を生成するように設定するように構成された、D級オーディオアンプ。前記コントローラは、前記第1動作モードにおいて、3レベルロード信号を生成するために、前記変調制御信号の第1セットの制御信号に対して、逆位相で前記変調制御信号の第2セットの各々の制御信号を供給し、前記第2動作モードにおいて、5レベルのロード信号を生成するために、前記変調制御信号の第1セットの制御信号に対して、逆位相で、/-90度位相シフトさせた前記変調制御信号の第2セットの各々の制御信号を提供するように構成された、請求項17に記載のD級オーディオアンプ。前記コントローラは、オーディオ信号レベル検出部を含み、前記コントローラは、前記オーディオ入力信号の検出されたレベルに依存して前記第1動作モードと前記第2動作モードとで切り替えるように構成された、請求項17又は18に記載のD級オーディオアンプ。前記コントローラは、さらに、前記オーディオ信号の検出したレベルと所定レベルの閾値とを比較し、前記検出したオーディオ信号のレベルが前記所定レベルの閾値を超えたとき前記第1動作モードを選択し、前記検出したオーディオ信号のレベルが前記所定レベルの閾値よりも小さい場合に前記第2動作モードを選択するように構成された、請求項19に記載のD級オーディオアンプ。前記第1出力ドライバは、前記第1供給電圧と前記第1出力ノードとの間に直列に結合した第1及び第2半導体スイッチと、前記第2供給電圧と前記第1出力ノードとの間に直列に結合した第3及び第4半導体スイッチと、を含み、前記第2出力ドライバは、前記第1供給電圧と前記第2出力ノードとの間に直列に結合した第5及び第6半導体スイッチと、前記第2供給電圧と前記第2出力ノードとの間に直列に結合した第7及び第8半導体スイッチと、を含み、第3供給電圧源は、前記第3供給電圧を生成するように構成され、第1直流電圧源は、前記第1及び第2半導体スイッチの間に位置する第1ノードと、前記第3及び第4半導体スイッチの間に位置する第2ノードとの間の第1の所定の直流電圧の差を設定するように構成され、第2直流電圧源は、前記第5及び第6半導体スイッチの間に位置する第3ノードと、前記第7及び第8半導体スイッチの間に位置する第4ノードとの間の第2の所定の直流電圧の差を設定するように構成された、請求項17~20のいずれか一項に記載のD級オーディオアンプ前記第1出力ドライバは、前記第1供給電圧と前記第1出力ノードとの間に直列に結合した第1及び第2半導体スイッチと、前記第2供給電圧と前記第1出力ノードとの間に直列に結合した第3及び第4半導体スイッチとを含み、前記第2出力ドライバは、前記第1供給電圧と前記第2出力ノードとの間に直列に結合した第5及び第6半導体スイッチと、前記第2供給電圧と前記第2出力ノードとの間に直列に結合した第7及び第8半導体スイッチと、とを含み、前記第3供給電圧を生成するように構成された第3供給電圧源は、中点電圧を供給するために、前記第1供給電圧と前記第2供給電圧との間に直列に結合した一対の電源キャパシタと、前記中点電圧と、前記第1及び第2半導体スイッチ間のノードとの間に結合した第1ダイオードと、前記中点電圧と、前記第3及び第4半導体スイッチ間のノードとの間に結合した第2ダイオードと、前記中点電圧と、前記第5及び第6半導体スイッチ間のノードとの間に結合した第3ダイオードと、前記中点電圧と、前記第7及び第8半導体スイッチ間のノードとの間に結合した第4ダイオードとを含む、請求項17~20のいずれか一項に記載のD級オーディオアンプ。前記第3供給電圧を生成するように構成された第3供給電圧源は、中点電圧を供給するために、前記第1供給電圧と前記第2供給電圧との間に直列に結合された1対の供給キャパシタを含み、前記第1出力ドライバは、前記第1供給電圧と前記第1出力ノードとの間に直列に結合した第1半導体スイッチと、前記第2供給電圧と前記第1出力ノードとの間に直列に結合した第2半導体スイッチと、前記中点電圧と前記第1出力ノードとの間に結合した第3半導体スイッチとを含み、前記第2出力ドライバは、前記第1供給電圧と前記第2出力ノードとの間に直列に接続する第4半導体スイッチと、前記第2供給電圧と前記第2出力ノードとの間に直列に結合した第5半導体スイッチと、前記中点電圧と前記第1出力ノードとの間に結合した第6半導体スイッチとを含む、請求項17~20のいずれか一項に記載のD級オーディオアンプ。前記変調制御信号の第1及び第2セットの各々変調制御信号は、パルス幅変調制御信号を含む、又は、前記変調制御信号の第1及び第2セットの各々変調制御信号は、パルス密度変調制御信号を含む、請求項17~20のいずれか一項に記載のD級オーディオアンプ。前記半導体スイッチの各々のオン抵抗は、0.05Ω~10Ωである、請求項1~24のいずれか一項に記載のD級オーディオアンプ。前記半導体スイッチの各々は、電界効果トランジスタFET、バイポーラトランジスタBJTはおよび、絶縁ゲートバイポーラトランジスタIGBTのグループから選択されたトランジスタスイッチを含む、請求項17~25のいずれか一項に記載のD級オーディオアンプ。前記第1及び第2直流供給電圧の間の前記直流電圧差は、5V乃至120Vである、請求項1~26のいずれか一項に記載のD級オーディオアンプ。前記第1の所定の直流電圧差を、前記第1及び第2直流供給電圧間の直流電圧差の実質的に半分に設定し、又は、前記第3供給電圧を、前記第1及び第2供給電圧の電圧差の実質的に半分に設定する、請求項1~27のいずれか一項に記載のD級オーディオアンプ。前記変調制御信号の各々のスイッチング周波数又は変調周波数は、250kHz乃至5MHz、好ましくは500kHz乃至1MHzである、請求項1~28のいずれか一項に記載のD級オーディオアンプ。前記コントローラは、プログラム可能なデジタルシグナルプロセッサを含む、請求項1~29のいずれか一項に記載の駆動回路。請求項1~30のいずれかに記載のD級オーディオアンプと、前記第1ドライバの出力ノードと、前記第1及び第2直流供給電圧のいずれかと、に動作可能に結合されたラウドスピーカー負荷、又は、前記第1及び第2出力ドライバの前記第1及び第2出力ノードの間に動作可能に結合されたラウドスピーカー負荷と、を含むサウンド再生アセンブリ。前記第1ドライバの出力ノードと前記ラウドスピーカー負荷との間に結合された負荷インダクタと、前記ラウドスピーカー負荷と、前記第1及び第2直流供給電圧のいずれかと、に結合された負荷キャパシタと、をさらに含む、請求項31に記載のサウンド再生アセンブリ。しかしながら、負荷インダクタと、従来技術のD級オーディオアンプに適したサイズの負荷キャパシタは、他の機能とD級オーディオアンプの回路とを含む集積回路の外部のコンポーネントとして設けなければならないため、しばしばとても大きい。したがって、負荷インダクタと負荷キャパシタは、アンプソリューションを完成するコスト又は、TVセットのコンピュータのオーディオ、Hi-Fiステレオアンプ等のポータブルで固定したエンターテイメント及び通信用の機器の組立コストを追加する。同様に、外付けのインダクタ及びキャパシタは、アンプソリューションのための貴重なボードスペースの割り当てを必要とし、電位の電源信頼性を示す。従来技術のD級オーディオアンプに関連付けられているもう一つの問題は、250kHz乃至2MHzの範囲の繰り返し周波数を持つ実質的に矩形パルスを含むパルス幅又は密度変調オーディオ信号に関連する搬送波又はスイッチング周波数によるEMIノイズの過剰なレベルの発生である。EMIノイズの高レベルは、例えば、無線周波数送信機/受信機等の信号処理回路の他のタイプの従来技術のD級オーディオアンプの積分を困難にする。したがって、EMIノイズが低減レベルであるD級アンプは、非常に価値がある。同様に、特に低オーディオ入力信号レベルで向上した電力効率のD級アンプもまた、非常に有用である。最後に、よりコンパクトな、電源効率が良く、信頼性が高く、安価な消費者向け又は他のタイプのオーディオ製品ためのアンプソリューションを実現するために、外部負荷インダクタと負荷キャパシタの大きさを減少させることが好ましい。本発明の第一の態様は、ロード信号を供給するラウドスピーカー負荷に接続可能な出力ノードを含む第1出力ドライバと、第1直流供給電圧と前記出力ノードとの間に結合した上部支脈と、前記出力ノードと第2直流供給電圧の間に結合した下部支脈を含む前記第1出力ドライバと、直列に結合され、第1スイッチ及び第2スイッチ制御端子によりそれぞれが制御された第1半導体スイッチと第2半導体スイッチとを含む前記上部支脈と、直列に結合され、第3スイッチ及び第4スイッチ制御端子によりそれぞれが制御された第3半導体スイッチと第4半導体スイッチとを含む前記下部支脈と、オーディオ入力信号を受信し、かつ、前記オーディオ入力信号から第1、第2、第3及び第4パルス幅又はパルス密度変調制御信号を導出するように構成されたコントローラであって、前記第1、第2、第3、第4スイッチ制御端子に前記第1、第2、第3及び第4パルス幅又はパルス密度変調制御信号をそれぞれ印加するように構成された前記コントローラと、前記第1及び第2半導体スイッチの間に位置した第1ノードと、前記第3及び第4半導体スイッチの間に位置した第2ノードとの間の第1の所定の直流電圧の差を設定するように構成された第1直流電圧源と、を含むD級オーディオアンプに関連する。パルス幅又はパルス密度変調制御信号の変調がゼロである場合、即ち、オーディオ信号レベルがゼロである場合、コントローラは、逆位相と非重複における第1及び第4パルス幅又はパルス密度変調制御信号を供給するように構成されることが好ましい。同様に、第2及び第3パルス幅又はパルス密度変調制御信号は好ましくは逆位相を有し、ゼロ変調で非重複である。所定の直流電圧の差は、第1、第2、第3、第4パルス幅又はパルス密度変調制御信号の適切なタイミングで、第1及び第2直流供給電圧との間の直流電圧差の半分に実質的に等しい場合、D級アンプを、第1ドライバの出力ノードで3出力レベルを実現するように構成してもよい。本実施形態によれば、第1ドライバの出力ノードにおける出力レベルは、所定の直流電圧差である第1直流供給電圧と第2直流供給電圧との間で切り替える。第2直流供給電圧は、D級アンプの接地電圧、GND、又は、例えば、第1直流供給電圧の大きさに実質的に等しい負の直流供給電圧であってもよい。他の実施形態によれば、直流電圧源は、第1半導体スイッチを介して第1直流供給電圧に、又は、第4半導体スイッチを介して第2直流供給電圧に、交互に接続しているため、出力ノードに4レベルの信号を作成するように、所定の直流電圧の差は、第1及び第2直流供給電圧間の直流電圧差の半分とは異なる。従来のAD及びBDパルス幅変調に対する本D級オーディオアンプの大きな利点は、ラウドスピーカー負荷と出力フィルタコンポーネント間の同相リップル電圧の抑制又は減衰である。この同相リップル電圧がパルス幅変調搬送波の切り替え又は変調周波数の望ましくない残りである。別のもう一つの利点は、オーディオ入力信号の小さなレベルに対応する短い変調デューティサイクルでの低出力フィルタインダクタのリップル電流と出力フィルタキャパシタのリップル電圧である。第1出力ドライバを、直流供給電圧の広い範囲、即ち、特定の用途の要件に応じて第1及び第2直流供給電圧間の電圧差、にわたって動作するように構成してもよい。直流供給電圧を有用な用途の範囲内で、5V乃至120Vの値に設定してもよい。直流供給電圧差は、ユニポーラ又はバイポーラ直流電圧、例えば、接地基準、GND、に対して、5V又は/-2.5V、として設けてもよい。第1及び第2の直流供給電圧との間の直流電圧差を上部支脈の少なくとも二つの直列結合した半導体スイッチ例えば、第1及び第2半導体スイッチ等の間、又は下部支脈の少なくとも二つの直列結合した半導体スイッチ例えば、第3及び第4半導体スイッチ等の間で分割することにより、半導体スイッチのブレークダウン電圧要件を低減することは、本D級オーディオアンプの重要な利点である。第1出力ドライバは、特定の用途、例えば低電圧又は高電圧用途、の要件に応じて、半導体スイッチの異なるタイプを利用してもよい。各々の第1、第2、第3及び第4半導体スイッチは、電界効果トランジスタFET、バイポーラトランジスタBJTs、絶縁ゲートバイポーラトランジスタIGBTというグループから選択される一つ以上のパラレルトランジスタを含むことが好ましい。第1、第2、第3、第4半導体スイッチは、それぞれのCMOSトランジスタスイッチを含むことが好ましい。全体のD級オーディオアンプを、量産した消費者向けのオーディオ用途、コストが重要なパラメータであるテレビ、携帯電話又はMP3プレーヤー等、に特に適していて、ロバストで低コストのシングルチップソリューションを実現するCMOS又はBCD半導体素子又は回路基板上に、集積することが好ましい。本発明の好ましい実施形態によれば、D級オーディオアンプのコントローラは、アナログオーディオ入力信号を受信し、自然にサンプリングされた即ち、アナログパルス幅変調オーディオ信号を生成するように結合したアナログパルス幅変調器をさらに含む。サンプリング装置又は回路は、デジタルクロック信号に応じて動作し、自然にサンプリングされたパルス幅変調オーディオ信号に基づく、均一にサンプリングされたパルス幅又はパルス密度変調オーディオ信号を生成するように構成される。コントローラは、均一なパルス幅変調オーディオ信号に基づいて、第1、第2、第3及び第4パルス幅変調制御信号を生成するように構成される。均一にサンプリングされたパルス幅変調オーディオ信号に自然にサンプリングパルス幅変調オーディオ信号の変換に関連付けられた量子化誤差は、自然にサンプリングされた、パルス幅変調オーディオ信号のサンプリング周波数を設定するデジタルクロック信号の適切な周波数を選択することにより、任意の所望のレベルまで低減してもよい。しかしながら、多くの状況では、量子化誤差の所望の大きさに到達するために十分に高いサンプリング周波数を使用することは実用的である。したがって、本発明の別の好ましい実施形態は、アナログパルス幅変調器の前方に位置するロード信号から加算ノードに至るフィードバック経路と、自然にサンプリングされたパルス幅変調オーディオ信号のサンプリングによって生成された量子化ノイズのスペクトルを整形するためにフィードバック経路に挿入された第1、第2又は第3次ローパスフィルタのようなループフィルタとを含む。量子化ノイズのスペクトルに変換の成形は、量子化ノイズが不可聴で、適切なフィルタリングが簡単に抑制できる、所望のオーディオ帯域よりも高い周波数範囲10kHz、16kHz又は20kHz以上等にこのノイズの大部分を、変更又は移動する。フィードバックループの別の重要な利点は、第1、第2、第3及び第4半導体スイッチのうちの一つ又は複数の非理想的スイッチング動作によって生じる出力信号の誤差の抑制である。いくつかの実施形態では、出力ノードとラウドスピーカー負荷との間に挿入されたローパスフィルタの出力フィルタ典型的には、直列に結合した負荷インダクタと、結合した分路負荷キャパシタとを含むの後、他の実施形態では、ロード信号をラウドスピーカー負荷端子で検出する一方で、ロード信号を、第1出力ドライバの出力ノード、又は第1及び第2出力ドライバを有するHブリッジドライバの第1及び第2出力ノード間で検出する。D級オーディオアンプの別の好ましい実施形態を、例えば、PCMデジタルオーディオ信号とデジタルオーディオ入力信号を受信し処理するように構成する。この実施形態によれば、D級オーディオアンプのコントローラは、デジタルオーディオ入力信号を受け取り、量子化した均一にサンプリングされたパルス幅変調オーディオ信号を生成するように結合したPCM-PWMコンバータPCMtoPWMconverterをさらに含む。ノイズシェーパは、内部量子化ノイズを抑制するために量子化した均一にサンプリングされたパルス幅変調オーディオ信号をフィルタリングするように構成される。スイッチコントローラは、均一に量子化したパルス幅変調オーディオ信号に基づいて、第1、第2、第3及び第4パルス幅変調制御信号を生成するように、構成される。本発明の特に有利な実施形態は、反対側又はロード信号を供給するラウドスピーカー負荷の端子に動作可能に接続可能な第1及び第2出力ノードを有するHブリッジ出力ドライバを形成する、協調し、実質的に同一のペアの出力ドライバを含む。したがって、第2ロード信号を供給するためのラウドスピーカー負荷に接続可能な第2出力ノードを含む第2出力ドライバをさらに含むことを特徴とするD級オーディオアンプを設ける。第2出力ドライバは、第1直流供給電圧と第2出力ノードとの間に結合した上部支脈と、第2出力ノードと第2直流供給電圧との間に結合した下部支脈とを含む。上部支脈は、直列に結合され、第5及び第6スイッチ制御端子によりそれぞれ制御された第5半導体スイッチと第6半導体スイッチとを含む。下部支脈は、直列に結合され、第7及び第8スイッチ制御端子により制御された第7半導体スイッチと第8半導体スイッチとをそれぞれ含む。第2直流電圧源は、第5及び第6半導体スイッチの間に位置する第3ノードと、第7及び第8半導体スイッチの間に位置する第4ノードとの間の第2の所定の直流電圧の差を、設定するように構成される。コントローラは、オーディオ入力信号から第5、第6、第7及び第8パルス幅変調制御信号を導出し、第5、第6、第7及び第8スイッチの制御端子にこれらをそれぞれ印加するように構成される。第1及び第2の所定の直流電圧の差は、好ましくは、実質的に同一である。第2出力ドライバは、もちろん、第1出力ドライバの上記の実施形態に関連して説明した、任意の個々の特徴又は個々の特徴の任意の組み合わせを含んでもよい。本発明の実施形態では、コントローラは、例えば、プログラム可能な形態であるソフトウェアプログラマブルDSP等のデジタルシグナルプロセッサDSP、又は、ASIC又は適切に設定したフィールドプログラマブルロジックアレイFPGAに基づくハードワイヤーカスタマイズDSPを含む。コントローラは、ソフトウェアプログラマブルDSPを含む場合、EEPROM又はフラッシュメモリデバイス内に位置する、不揮発性のメモリ空間は、第1、第2、第3及び第4半導体スイッチだけでなく、他の機能のためのそれぞれのスイッチ制御信号を生成するために、適切なプログラム命令又はルーチンを含んでもよい。第1、第2、第3及び第4半導体スイッチの各スイッチ制御信号を、適切なDSPプログラム/アルゴリズムが生成してもよく、個々の半導体スイッチに、直接、又はプリドライバ回路を介して印加する。多数の印加において、駆動回路は、250kHz乃至2MHzに所定の切替又は変調周波数を有するパルス幅変調信号を含んでもよい。この実施形態では、第1及び第2ドライバ出力はPWM又はPDM変調出力信号を負荷に印加してもよい。一般に、第1、第2、第3及び第4パルス幅変調制御信号の各々のスイッチング周波数又は変調周波数は、好ましくは、150kHz乃至5MHzにさらにより好ましくは500kHz乃至1MHzにある。本発明の一実施形態では、コントローラは、マスタークロック発生器が生成するマスタークロック信号に従って動作する。マスタークロック信号は、第1、第2、第3及び第4パルス幅変調制御信号のスイッチング周波数よりも大幅に高く、例えば10~100倍高くしてもよい。各半導体スイッチのためのスイッチ制御信号又は各々の半導体スイッチのための制御信号を、マスタークロック信号に同期して動作してもよい。D級オーディオアンプの一実施形態では、スイッチコントローラは、第1出力ドライバの第1、第2ノードとの間に所定の直流電圧差を維持するために、冗長な状態選択バランシングを実行するように構成される。D級オーディオアンプの動作中に、第1の所定の直流電圧差の電流値を所定の第1直流電圧差の所望又は目標値を表す直流電圧基準と比較してもよい。もし、それが直流電圧基準から予め設定した電圧を超えて逸脱した場合は、第1の所定の直流電圧差を上げ又は下げて調節してもよい。第1及び第2の直流供給電圧との間に結合した抵抗性または容量性分圧器等の様々な方法によって、直流電圧基準を生成してもよい。一実施形態では、第1、第2、第3及び第4パルス幅変調制御信号は、第1状態では、第1及び第3半導体スイッチを介して出力ノードに直流電圧源の一方の端子を接続し、第2状態では、第4及び第2半導体スイッチを介して出力ノードに直流電圧源の第2端子を接続し、効果的に電気出力ノードに直流電圧源の一方の端子を接続するように、構成される。第1及び第3半導体スイッチを、出力ノードに直流電圧源の第1端子を効果的に電気的に接続するようにパルス幅変調制御信号によって、それぞれ導通状態又はオン状態に同時にそれぞれ配置する。第1及び第4パルス幅変調制御信号を第2及び第3パルス幅制御信号の逆位相と非重複関係とにより、第2、第4半導体スイッチを、それぞれ第2直流供給電圧と出力ノードからの直流電圧源の他端を切断するように、第1フェーズの非導電性又はオフの状態に同時に配置する。第2状態では、半導体スイッチのそれぞれの状態が反転し、これにより直流電圧源の第2端子は、電気的出力ノードに接続している。本D級オーディオアンプは、Hブリッジ出力ドライバを含む場合、Hブリッジ出力ドライバを第1出力ドライバの対応するパルス幅変調制御信号と第2出力ドライバとの間の位相関係に依存する出力レベルの異なる数を実現するように構成してもよい。本D級オーディオアンプの3レベルロード信号の実施形態を、パルス幅変調制御信号のゼロ変調のために、第1、第2、第3及び第4パルス幅変調制御信号に実質的に逆位相で、第5、第6、第7、第8パルス幅変調制御信号をそれぞれ生成するようにコントローラを構成することにより、生成してもよい。マルチレベルの出力信号に存在するD級オーディオアンプの別の有用なHブリッジベースの実施形態をラウドスピーカー負荷両端に5レベルのロード信号を生成するために、逆位相の第6、第7、第8パルス幅変調制御信号と、第1、第2、第3及び第4パルス幅変調制御信号に対して/-90度位相シフトしたさらなる信号とをそれぞれ生成するようにコントローラを構成することにより、作成してもよい。このように、第5パルス幅変調制御信号を、反転、又は、位相を/-90度後方にシフトする第1パルス変調制御信号から導出してもよく、そして、第2及び第6パルス幅変調制御信号、第3及び第7パルス幅変調制御信号及び第4及び第8パルス幅変調制御信号に対しても同様である。コントローラが、オーディオ信号の検出したレベルに応じて、第1、第2、第3、第4、第5、第6、第7、及び第8パルス幅変調制御信号の各々のスイッチング又は変調周波数を変化させるようにさらに構成されることによって、もう一つの有利な効果を達成する。オーディオ信号の検出したレベルが、上述した所定のレベルの閾値以下に低下した場合、一実施形態では、スイッチング周波数を300kHz乃至800kHzの第1周波数から200kHz未満の第2周波数に低減する。電力損失は、MOSトランジスタベースの半導体スイッチの多くの共通タイプのスイッチング周波数に実質的に比例するから、所定のレベル閾値以下のオーディオ入力信号のスイッチング周波数の低下は、半導体スイッチでの電力損失の低減につながるかもしれない。各々の第1及び第2出力ドライバは、半導体スイッチの一つ以上のさらなるペアを含んでもよい。半導体スイッチのさらなるペアのさらなる半導体スイッチを、第1及び第2半導体スイッチと直列に最初の出力ドライバの上部支脈に配置してもよく、別の半導体スイッチを、第3及び第4半導体スイッチと直列に下部支脈に配置してもよい。第2又は第3直流電圧源を設け、第2又は第3直流電圧源をさらなる半導体スイッチ、及び、第1及び第4半導体スイッチの間の結合ノードに接続する。当業者は、さらなるペアの半導体スイッチ及び直流電圧源を、さらにもっと出力レベルを提供することに対応する方法で、第1又は第2出力ドライバに追加してもよいことを理解するだろう。したがって、このような一実施形態の本D級オーディオアンプにおいて、第1出力ドライバは、第1出力ドライバの上部支脈が第1半導体スイッチと第1直流供給電圧と直列に結合した第5又は第9半導体スイッチ第9半導体スイッチは、Hブリッジ出力ドライバの動作implementationを求めるapplies電圧を含み、第1出力ドライバの下部支脈が第4半導体スイッチと第2直流供給電圧と直列に結合した第6又は第10半導体スイッチ第10半導体スイッチは、Hブリッジ出力ドライバの動作implementationを求めるappliesを含むような6カスケード接続した半導体スイッチの全体を含む。第2又は第3直流電圧源第3直流電圧源は、Hブリッジ出力ドライバの動作implementationを求めるappliesは、必要に応じて、第5又は第9半導体スイッチと、第1半導体スイッチの間に位置する第3又は第5ノードと、第6又は第10半導体スイッチと、第4半導体スイッチの間に位置する第4又は第6ノードと、の間の第2又は第3の所定の直流電圧の差を設定するように構成される。第2出力ドライバの上部支脈は、第5半導体スイッチと第1直流供給電圧と直列に結合した第11半導体スイッチを含み、第2出力ドライバの下部支脈は、第8半導体スイッチと第2直流供給電圧と直列に結合した第12半導体スイッチを含み、第4直流電圧源は、第11半導体スイッチと第5半導体スイッチの間に位置する第5ノードと、第8と第12半導体スイッチの間に位置する第6ノードの第4の所定の直流電圧差を設定するように、構成される。好ましくは、第1、第2、第3及び第4直流電圧源の少なくとも一つは、充電されたキャパシタ、フローティング直流電源レール、バッテリというグループから少なくとも一つのコンポーネントを含む。多くの実施形態では、しばしばフライングキャパシタというそれぞれに充電したキャパシタは、特定のD級アンプトポロジー又は実施の形態で必要な直流電圧源のすべてを提供するための電気部品の便利なタイプであってもよい。D級オーディオアンプの動作時のエネルギーの非常に小さな量を送達するために直流電圧源だけ必要であり、かつ、線形性要件を緩和するため、限られた容量と物理サイズのキャパシタは、フライングキャパシタとして使用できる。多くの実施形態では、第1、第2、第3又は第4直流電圧源の一つ以上が、100nF乃至10μFの静電容量を持っている充電キャパシタである、充電キャパシタ又はフライングキャパシタを含む。本発明の第二態様は、ロード信号を供給するためのラウドスピーカー負荷のそれぞれの入力に接続可能な第1及び第2出力ノードを含む第1出力ドライバ及び第2出力ドライバを含むD級オーディオアンプに関連する。第1出力ドライバは、第1供給電圧と第1出力ノードとの間に結合した一つ以上の半導体スイッチと、第1出力ノードと第2供給電圧の間に結合した一つ以上の半導体スイッチとを含む。第1出力ドライバは、第1出力ノードと第3供給電圧との間に結合した一つ以上の半導体スイッチをさらに含む。第2出力ドライバは、第1供給電圧と第2出力ノードの間に結合した一つ以上の半導体スイッチと、第2出力ノードと第2供給電圧との間に結合した一つ以上の半導体スイッチとを含む。第2出力ドライバは、第2の出力ノードと第3供給電圧との間に結合した一つ以上の半導体スイッチをさらに含む。各々の一つ以上の半導体スイッチは、そのオン状態又はオフ状態に各半導体スイッチを選択的に配置する半導体スイッチの状態を制御するように構成されたスイッチ制御端子を含む。コントローラは、オーディオ入力信号を受信し、変調制御信号の第1セットを導出するように構成される。コントローラは、変調制御信号の第1セットを第1ドライバの各スイッチの制御端子に印加する。コントローラは、変調制御信号の第2セットを導出するようにさらに構成され、変調制御信号の第1セットに所定の位相関係を有し、変調制御信号の第2セットを第2ドライバのそれぞれのスイッチ制御端子に印加する。コントローラは、第1動作モードでは、ラウドスピーカー負荷の両端に第1マルチレベルロード信号を生成するために変調制御信号の第1及び第2セットとの間の第1の所定の位相関係を設定し、第2動作モードにおいて、変調制御信号の第1及び第2セットとの間の第2の所定の位相関係は、ラウドスピーカー負荷両端に第2マルチレベルのロード信号を生成するために設定するようにさらに構成される。第1及び第2動作モードを経由して別のマルチレベルのロード信号を切り替えるためのD級オーディオアンプの能力は、電力効率とEMIノイズの発生との間のトレードオフを最適化できる。D級オーディオアンプの高出力電力レベルにおいて、レベルの低い数、好ましくは、第1及び第2出力ノード上の出力信号の和が実質的に一定である3レベル、を選択することによって、ラウドスピーカー負荷両端における同相信号の生成を、最小限に抑えてもよい。一方、D級オーディオアンプの低出力電力レベルにおいて、第1及び第2出力ノード上の出力信号の和の大幅な違いにもかかわらず、半導体スイッチのスイッチングによるEMIノイズの発生が低減されることで、ラウドスピーカー負荷に対してレベルの高い数値の使用を可能にする。さらに詳細に後述するオーディオ入力信号の所定のレベル閾値によって、高出力及び低出力電力レベル間の閾値を設定又は定義してもよい。低出力レベルでのレベルが高いほど、半導体スイッチの変調制御信号のスイッチング周波数を低減することができ、低出力電力レベルにおいてD級オーディオアンプのより良好な電力効率をもたらす。第1マルチレベルロード信号は、好ましくは、第2マルチレベルロード信号よりも少ないレベルを含む。一実施形態では、第1マルチレベルロード信号は、三つのレベルのロード信号であり、第2マルチレベルロード信号は、五つのレベルのロード信号である。本実施形態は、比較的低い数の半導体スイッチと、以下にさらに詳細に説明する正及び負の直流供給電圧と中点電圧のような三つの異なった供給電圧だけとともに、出力ドライバトポロジーで実装できる。当業者は、Nレベルのロード信号は、360/N-1度の位相差を有するN-1の異なる制御信号位相で変調制御信号のセットから生成できることを理解するだろう。3レベルのロード信号は、N=3=>N-1=2異なる制御信号位相=>360/3-1=180度の位相シフトを設定することによって実現される。同様に、5レベルのロード信号は、N=5=>N-1=4異なる制御信号位相=>360/5-1=90度の位相シフトを設定することによって実現される。また、7レベルのロード信号は、N7=>N-1=6異なる制御信号位相=>360/7-1=60度というように位相シフトを設定することによって実現される。Nは正の整数、好ましくは、偶数でない整数の数である。好ましくは、変調制御信号の第1及び第2セットの各々の変調制御信号は、パルス幅変調制御信号を含む、又は、変調制御信号の第1及び第2セットの各々の変調制御信号は、パルス密度変調制御信号を含む。それぞれの振幅、又は、第1、第2、第3及び第4パルス幅変調制御信号の変調制御信号のレベル、又は第1セット及び/又は第2セットの変調制御信号の各制御信号は、選択的にオン状態/クローズ状態又はオフ状態/オープン状態のいずれかで問題になっている半導体スイッチを配置する十分な大きさであることが好ましい。いくつかの実施形態において、コントローラ及び/又は第1及び第2ドライバは、第1振幅よりも、より高い又はより大きい第2振幅を第1振幅から変調制御信号のそれぞれの振幅を上昇させるように構成する一つ又は複数のレベル変換器を含んでもよい。第2振幅は、必要なときに各々の半導体スイッチをオン状態に駆動するために十分に高いことが好ましい。オン状態又はONにおいて、半導体スイッチは、MOSトランジスタのドレイン及びソース端子として、ペアの制御スイッチ端子間に、例えば10Ω未満、より好ましくは1Ω未満として、低抵抗性を示すことが好ましい。OFF又はオフ状態において、半導体スイッチは、制御したペアの端子間に、このような1ΜΩ又は複数のΜΩ以上の大きな抵抗を示すことが好ましい。半導体装置のオン抵抗をその製造プロセス及び構造によって、一般に決定する。CMOSトランジスタとして実装する半導体スイッチに対する関連幾何学的パラメータは、CMOSトランジスタの幅と長さW/Lの比である。CMOS半導体加工によるPMOSトランジスタは、同じ半導体加工で製造され、同様の寸法を有するNMOSトランジスタのオン抵抗よりも2~3倍のオン抵抗を一般に示す。一般に、各々の半導体スイッチのオン抵抗は0.05Ω乃至10Ωが好ましい。特定の用途の要件に応じて、第1及び第2出力ドライバは、電源電圧の広い範囲、即ち、第1及び第2供給電圧の間に電源電圧差、にわたって動作する構成でもよい。第1供給電圧は、正の直流供給電圧であってよく、第2供給電圧が負の直流供給電圧又は接地基準であってもよい。有用な用途の範囲内で、供給電圧差を5V乃至120Vの直流電圧に設定してもよい。好ましい実施形態によれば、コントローラは、第1動作モードにおいて、3レベルロード信号を生成するための変調制御信号の第1セットの対応する制御信号に対して、逆位相で変調制御信号の第2セットの各々の制御信号を供給し、第2動作モードでは、5レベルのロード信号を生成するために、変調制御信号の第1セットに対応する制御信号に対して、逆位相で、さらに/-90度位相シフトした変調制御信号の第2セットの各々の制御信号を提供するように構成される。このように、よく制御した位相シフトを第1及び第2出力ドライバの対応する半導体スイッチ、即ち、出力ドライバトポロジーの同じ位置の半導体スイッチ、の制御信号間に設定する。本D級オーディオアンプのさらに別の有用な実施形態によれば、コントローラは、オーディオ信号レベル検出器を含む。コントローラは、オーディオ入力信号の検出したレベルに応じて第1及び第2動作モードを切り替えるように構成される。オーディオ入力信号のレベルを、オーディオ入力信号の平均、ピーク、ピークツーピーク、RMS等のレベルの決定又は測定によって、直接決定してもよい。もう一つの方法として、オーディオ入力信号のレベルを例えば、第1、第2、第3及び第4パルス幅変調制御信号の一つ又はそれらに由来する信号のような一つ以上のパルス幅変調制御信号の変調指数、又は変調デューティサイクルの検出によって、間接的に決定してもよい。好ましい一実施形態では、コントローラは、比較の結果に応じて、第1及び第2動作モードの間に所定のレベル閾値のオーディオ入力信号の検出したレベルと変化を比較するように、さらに構成される。コントローラは、所定のレベル閾値とオーディオ入力信号の検出したレベルとを比較し、検出したオーディオ信号レベルが所定のレベル閾値を超えたとき第1動作モードを選択する。コントローラは、検出したオーディオ信号レベルが所定のレベル閾値より小さいときに第2動作モードを選択する。本実施形態の大きな利点は、変調制御信号のスイッチング周波数を低減する可能性とともに、同相負荷キャパシタのリップル電圧の許容レベルである。スイッチング周波数の低減は、半導体スイッチ、ゲート駆動回路のような半導体スイッチに関連する駆動回路の制御端子における電力損失の有利な低下につながる。オーディオ信号の検出したレベルに応じて、変調制御信号の第1セット及び変調制御信号の第2セットの変調制御信号の各々の切替又は変調周波数を変更する。一実施形態では、スイッチング周波数をオーディオ信号のレベルが上述した所定のレベル閾値を下回るとき、300kHz乃至800kHzの範囲の第1周波数から200kHz未満の範囲の第2周波数、例えば、150KHz未満に小さくする。D級オーディオアンプの好ましい実施形態によれば、第1出力ドライバは、第1供給電圧と第1出力ノードとの間に直列に結合した第1及び第2半導体スイッチと、第2供給電圧と第1出力ノードとの間に直列に結合した第3及び第4半導体スイッチとを含む。第2出力ドライバは、第1供給電圧と第2出力ノードとの間に直列に結合した第5及び第6半導体スイッチと、第2供給電圧と第2出力ノードとの間に直列に結合した第7及び第8半導体スイッチと、を含む。第3供給電圧源は、第3供給電圧を生成するように構成される。第3供給電圧源は、第1及び第2半導体スイッチの間に位置する第1ノードと、第3及び第4半導体スイッチの間に位置する第2ノードとの間の第1の所定の直流電圧の差を設定するように構成された第1直流電圧源と、第5及び第6半導体スイッチの間に位置する第3ノードと、第7及び第8半導体スイッチの間に位置する第4ノードとの間の第2の所定の直流電圧の差を設定するように構成された第2直流電圧源とを含む。この実施形態では、第1直流電圧源は、好ましくは、第1充電キャパシタを含み、第2直流電圧源は、好ましくは、第2充電キャパシタを含む。本発明の第一の態様に関連して上記で説明したように、第1及び第2充電キャパシタ又はフライングキャパシタはD級アンプトポロジー又は実施形態における第3電圧を供給するための電気部品の便利なタイプである。本実施形態では、第3供給電圧は、D級オーディオアンプの動作中に少量のエネルギーだけを送達する必要がある。線形性の要件を緩和するのでさらに、限られた容量及び物理的サイズのキャパシタは、第1及び第2フライングキャパシタとして使用できる。いくつかの実施形態では、フライングキャパシタは、それぞれ100nF乃至10μFの静電容量を有していてもよい。D級オーディオアンプの別の実施形態によれば、第1出力ドライバは、第1供給電圧と第1出力ノードとの間に直列に結合した第1及び第2半導体スイッチと、第2供給電圧と第1出力ノードとの間に直列に結合した第3及び第4半導体スイッチと、を含み、第2出力ドライバは、第1供給電圧と第2出力ノードとの間に直列に結合した第5及び第6半導体スイッチと、第2供給電圧と第2出力ノードとの間に直列に結合した第7及び第8半導体スイッチとを含み、第3供給電圧源は第3供給電圧を生成するように構成され、第3供給電圧源は、中点電圧を提供する第1供給電圧と第2供給電圧との間に直列に結合したペアの供給キャパシタと、第1及び第2半導体スイッチ間のノードと中点電圧との間に結合した第1ダイオードと、第3及び第4半導体スイッチ間のノードと中点電圧との間に結合した第2ダイオードと、第5及び第6半導体スイッチ間のノードと中点電圧との間に結合した第3ダイオードと、第7及び第8半導体スイッチ間のノードと中点電圧との間に結合した第4ダイオードを含む。D級オーディオアンプの別の実施形態は、第3供給電圧源は第3供給電圧を生成するように構成され、中点電圧を供給するために、第1供給電圧と第2供給電圧との間に直列に結合したペアの供給キャパシタを含む第3供給電圧源とを含む。第1出力ドライバは、第1供給電圧と第1出力ノードとの間に直列に結合した第1半導体スイッチと、第2供給電圧と第1出力ノードとの間に直列に結合した第2半導体スイッチと、中点電圧と第1出力ノードとの間に結合した第3第2半導体スイッチとを含み、さらに、第2出力ドライバは、第1供給電圧と第2出力ノードとの間に直列に結合した第4半導体スイッチと、第2供給電圧と第2出力ノードとの間に直列に結合した第5半導体スイッチと、中点電圧と第1出力ノードとの間に結合した第6半導体スイッチとを含む。本発明の第三の態様は、上述の態様及びその実施形態のいずれかに記載のD級オーディオアンプと、第1ドライバの出力ノードに動作可能に結合されたラウドスピーカー負荷と、第2直流供給電圧がGNDであり得る第1及び第2直流供給電圧のいずれかと、を含むサウンド再生アセンブリに関連する。代わりに、サウンド再生アセンブリは、ラウドスピーカー負荷が第1及び第2出力ドライバの各出力ノードとの間に動作可能に結合された上記のように第1及び第2出力ドライバを有するHブリッジベースのD級オーディオアンプを含んでもよい。ラウドスピーカー負荷は、オーディオスピーカーの移動電機子、圧電、静電型、動的な移動コイルの任意のタイプを含んでもよい。サウンド再生アセンブリは、テレビ、コンピュータ、Hi-Fi装置等の固定又はポータブルエンターテイメント製品と一体化するためのサイズであることが好ましい。サウンド再生アセンブリはさらに、第1ドライバの出力ノードとラウドスピーカー負荷との間に結合された負荷インダクタと、ラウドスピーカー負荷と第1及び第2直流供給電圧のうちの一つとの間に結合された負荷キャパシタを含んでもよい。負荷インダクタとキャパシタは、パルス幅又は出力ノード又は出力ノードにおけるパルス密度変調出力信号のスイッチング周波数に関連付けられた高周波成分を抑制するために、組合せでローパスフィルタを形成する。このローパスフィルタのカットオフ周波数は、負荷インダクタとキャパシタの成分値を適切に選択することによって、例えば20乃至100kHzのようなオーディオ帯域の上側であってもよい。図1は、ラウドスピーカー負荷140に結合したHブリッジ出力ドライバ100を概略的に示す。パルス幅変調出力信号波形120、121は、それぞれのHブリッジ出力ドライバの出力ノードVA、VBで供給される。図示した従来技術のD級アンプは、半導体スイッチSW1、SW2、SW3及びSW4の制御端子図示しないに印加する各スイッチ制御信号に応じて、正の直流供給電圧VsとGND等の負の直流供給電圧の間、逆の場合も同様に、ラウドスピーカー負荷が二者択一的に結合する、いわゆるAD変調を利用する。出力信号波形122によって図示するように、第1段階で、SW1とSW4とをそれぞれON、又は、導電状態に設定し、SW2とSW3をそれぞれOFF又は非導電状態に設定することによって、VsとGNDの間のラウドスピーカー負荷の交互のスイッチングを達成する。第2段階では、SW1とSW4とをOFFか非導電状態にそれぞれ設定し、SW2とSW3とをONにそれぞれ設定する。パルス幅変調出力信号波形に対応するオーディオ入力信号波形を、波形119によって図示する。負荷インダクタ138、137を、Hブリッジ出力ドライバ100の各出力ノードVA、VBとラウドスピーカー負荷140の各サイドとの間に結合する。同様に、負荷キャパシタ136、135を、各端子又はラウドスピーカー負荷のサイドからGNDに結合する。負荷キャパシタと負荷インダクタの協調した動作は、ラウドスピーカー駆動又はロード信号の搬送波又はスイッチング周波数成分を抑制するために、出力ノードVA及びVBでのパルス幅変調出力信号波形120、121のローパスフィルタリングを提供することである。図2は、ラウドスピーカー負荷240に結合し、図1で図示したHブリッジドライバと類似のトポロジーを有する別の従来技術のHブリッジ出力ドライバを図示する。しかしながら、本従来技術のD級アンプは、いわゆるBD変調を利用している。クラスBD変調では、一定の時間間隔の間、出力ノードVAとVBを同じ状態又は電圧、即ちVs又はGND、へ同時に設定することに関するゼロの状態が、存続している。ゼロ状態で両端部又はラウドスピーカー負荷240の端子が、ラウドスピーカー負荷240両端における駆動電圧をゼロに設定するために、VS又はGNDのいずれかに同時に結合又は接続する。したがって、オーディオ入力信号のレベルがゼロに近いとき、それぞれの出力ノードVA、VBにおけるパルス幅変調出力波形120、121の切り替えは、不要である。これを、オーディオ入力信号219の振幅がゼロに交差する符号224でマークした時間のパルス幅変調出力波形222において、図示する。しかしながら、ラウドスピーカー負荷両端におけるゼロ差動電圧の状態の存在にもかかわらず、VS又はGNDのような出力ドライバの出力ノードVA、VBのそれぞれの二つの異なる状態又はレベルのみが存在することに気づくことが重要である。図3は、とりわけ負荷インダクタのリップル電流波形と、図1及び図2で図示した従来技術のD級アンプの負荷キャパシタのリップル電圧波形とを図示する。図3に図示した波形は、第1及び第2出力ノードVA、VBでのパルス幅変調出力波形の変調がゼロであるようなオーディオ入力信号の振幅又はゼロレベルの状況に対応している。図2に関連して、上記に概説したように、右手側の波形が、クラスBD変調の同じ電圧又は電流変動を示す一方で、図1に関連して上記に概説しているように図の左手側の波形は、AD変調に対応している。波形プロット303上のそれぞれの負荷インダクタのリップル電流波形は、矩形の搬送波波形の負荷インダクタ237、238と137、138の積分関数を示す。ラウドスピーカー負荷のそれぞれの入力端子で測定した波形プロット305上の近似正弦形の負荷キャパシタのリップル電圧波形VPとVNは、長方形搬送波形の負荷キャパシタ235、236、135、136のローパスフィルタリング効果を示す。負荷キャパシタのリップル電圧波形VPとVNは、実質的に同一の振幅である一方、ラウドスピーカー負荷両端におけるリップル電圧差、即ちVPマイナスVNは、波形307によって示したように、異なっていることに気づくことは興味深い。クラスBD変調のリップル電圧差は、ほとんどゼロである一方、クラスAD変調のリップル電圧差は、個々のキャパシタのリップル電圧の倍である。クラスBD変調リップル電圧の低レベルは、パルス幅変調した搬送波波形をラウドスピーカー負荷に印加することによって、低い電力損失を示している。しかしながら、クラスBD変調のラウドスピーカー負荷両端で実質的にゼロのリップル電圧差にもかかわらず、この変調タイプの電力損失につながる顕著な同相電圧差が同相波形プロット309に示すように、依然として存在する。実際のインダクタは固有抵抗及びヒステリシス損失を有するため、実用的なD級アンプの電力損失の原因となる負荷インダクタを介して周期的に往復した負荷電流は、この同相電位差を引き起こす。図4aと図4bは、本発明の第一の好ましい実施形態に係るラウドスピーカー負荷440に結合したシングルエンド出力ドライバとHブリッジ出力ドライバとをそれぞれ示す。パルス幅変調スイッチ制御信号を生成するように構成されたコントローラ図示しないの二つの異なる動作モードに応じて、第1及び第2出力ノードVA、VBでのパルス幅変調負荷波形又は信号を図5に示す一方で、ラウドスピーカー負荷が出力ノードVA及びVBのペア間に動作可能に相互接続するHブリッジ出力ドライバ401の動作を、以下に詳細に説明する。第2動作モードにおいて、5レベルの負荷変調信号を生成する一方で、第1動作モードにおいて、3レベルの負荷変調信号を生成する。図4bにおいて、Hブリッジ出力ドライバ401をラウドスピーカー負荷440に動作可能に結合する。Hブリッジ出力ドライバ401は、実質的に同一の第1及び第2出力ドライバ425、426をそれぞれ含む。出力ドライバの各々は、4つのカスケード接続したCMOSトランジスタスイッチ、例えば、上部の直流供給電圧又はレールVSと低い直流供給電圧、接地の形のレール又はGNDレールとの間に結合したNMOSトランジスタ、を含む。さらに、各出力ドライバ425、426は、以下にさらに詳細に説明する出力ノードVAとVBでのVSとGND間の実質的に中間に位置する第3出力レベル又は中間点電圧の生成を有効にする、充電したいわゆるフライングキャパシタCfly1、Cfly2418、419を含む。本実施形態では、Hブリッジドライバ401の第1出力ドライバ425の上部支脈Aは、CMOSトランジスタ、好ましくはNMOSトランジスタのような直列に又はカスケード結合したペアの半導体スイッチを含む。直列に結合した半導体スイッチSW1、SW2が、第1端部ではVSに結合し、反対側の端部では、出力ノードVAに結合する。第1出力ドライバ425の下部支脈Bは、出力ノードVAからGNDへ結合した直列に又はカスケード結合した他のペアのCMOS半導体スイッチSW3、SW4を含む。Hブリッジドライバ401の第2出力ドライバ426の上部支脈Cは、支脈AのCMOS半導体スイッチSW1とSW2のそれぞれと電気的特性が好ましくは同一である直列に又はカスケード結合したペアのCMOS半導体SW5、SW6を含む。下部支脈Dは、支脈BのCMOS半導体スイッチSW3とSW4のそれぞれと電気的特性が好ましくは同一である直列に又はカスケード結合した他のペアのCMOS半導体SW7、SW8をさらに含む。上述したCMOS半導体スイッチを、理想的なスイッチ素子として図4aと図4bで概略的に図示する。半導体スイッチの各々は、概略的に示した単一の半導体スイッチからなってもよく、又は、他の実施形態では、位相制御端子を有し、並列に結合した個々の複数の半導体スイッチを含んでもよい。Hブリッジドライバ401の動作中に、コントローラは、CMOS半導体スイッチの各状態を制御するために、適切な振幅の第1、第2、第3、及び第4パルス幅変調制御信号をCMOS半導体スイッチSW1、SW2、SW3及びSW4の第1、第2、第3及び第4ゲート端子図示しないにそれぞれ印加するように、構成される。したがって、CMOS半導体スイッチの各々の状態は、パルス幅変調制御信号の推移に応じて導電状態又はON、非導電状態又はOFFの間でトグルスイッチを切り替え、又はスイッチを切り替える。同じことが、ゲート端子で、第5、第6、第7及び第8パルス幅変調制御信号を印加する第2出力ドライバ426のCMOS半導体スイッチSW5、SW6、SW7、SW8にもそれぞれ当てはまる。オン状態又は導電状態又は閉状態におけるCMOS半導体スイッチSW1、SW2の各々のオン抵抗は、特定の用途の要件、特にラウドスピーカー負荷440のオーディオ周波数インピーダンス、に応じて大きく変化してもよい。半導体スイッチのオン抵抗は、スイッチ容量、制御端子の駆動電圧、即ち、本実施形態に係るゲート端子及び半導体プロセスの結果、に応じて変化する。半導体スイッチSW1、SW2を出力ノードVA、VBを通して伝達した電力をラウドスピーカー負荷440で主に消費し、半導体スイッチの個々のオン抵抗でスイッチ電力損失としてわずかに消費するようにラウドスピーカー440のオーム抵抗よりもはるかに小さいオン抵抗を有するように、構成又は設計することが好ましい。CMOS半導体スイッチSW1、SW2、SW3、SW4、SW5、SW6、SW7及びSW8の各々のオン抵抗を、0.05乃至5オーム、例えば、本発明の実施形態では、0.1乃至0.5オームの値に設定することが好ましい。可動コイル、可動電機子又はオーディオスピーカーの他のタイプを含んでもよいラウドスピーカー負荷440を、Hブリッジドライバ400の第1及び第2出力ノードVAとVB内との間に動作可能に結合する。ラウドスピーカー負荷440は、重要なインダクタンスコンポーネントと直列に抵抗コンポーネントを通常含む。第1負荷インダクタ438及び第1負荷キャパシタ422を、ローパスフィルタを形成するために、第1出力ノードのVAとラウドスピーカー負荷440の第1端子との間に結合する。第1負荷インダクタ438及び第1負荷キャパシタ422を、Hブリッジドライバの第1及び第2出力ドライバ425、426の集積回路の実装に外付けコンポーネントとして提供してもよい。ローパスフィルタリングは、ラウドスピーカー負荷440両端に印加するロード信号の出力ノードVA、VBの本出力波形の変調又はスイッチング周波数成分を抑制する。本実施形態に係る第1負荷キャパシタ422は、100乃至500nF、例えば約220nF、の静電容量を有してもよい。第1負荷インダクタ414は、1μH乃至5μH、例えば、約2.20μH、のインダクタンスがあってもよい。第2負荷インダクタ437及び第2出力ノードVBに結合した第2負荷キャパシタ423のそれぞれの値は、同一であることが好ましい。第1フライングキャパシタ418は、SW1とSW2とフライングキャパシタ端子間の電気的接続を実現するために、第1出力ドライバ425の上部支脈Aのカスケード結合したペアのCMOS半導体スイッチSW1、SW2間に第1接続ノード418aが結合した一つの端子を有する。第1フライングキャパシタ418の反対の端子を、第1出力ドライバ425の下部支脈Bのカスケード結合したペアのCMOS半導体スイッチSW3、SW4間に位置する第2接続ノード418bに結合する。第1フライングキャパシタ418を、本Hブリッジドライバ400の動作を開始する前に、低い直流供給電圧のGND接続であるため、VSとGND間の約半分、即ち、単にVSの半分、に等しい所定の直流電圧に予め充電する。したがって、第1フライングキャパシタ418は、第1及び第2接続ノード418a、418b間にVSの半分の直流電圧差を維持又は設定する直流電圧源として機能する。図11の符号1103で示すコントローラは、CMOS半導体スイッチSW1とSW2は、決して同時にパルス幅変調制御信号のゼロ変調でオン状態にならないような非重複と、逆位相の第1及び第4パルス幅変調制御信号を提供するように構成される。同様に、好ましくは、第2及び第3パルス幅変調制御信号は、逆位相を有し、CMOS半導体スイッチSW2、SW3が、決して同時にゼロ変調でオン状態にならないようなパルス幅変調制御信号のゼロ変調で非重複である。これは、第1状態の第1フライングキャパシタ418を、SW1とSW3が導電状態、ONが同時であるとき、SW4とSW2は、VSマイナスVSの半分の出力レベル、即ち、VSの半分の出力レベル、につながる両方ともOFF又は非導電状態である間ずっと、VSと出力ノードVA間に結合することを意味する。第1出力ドライバ425の第2状態において、第1キャパシタ418を、SW2とSW4が同時にONであるとき、SW1とSW3は、GNDプラス直流供給電圧の半分、即ち、第1状態の場合のようにVSの半分、の出力レベルにつながる両方OFFになる間ずっと、SW2とSW4を介してGNDと出力ノードVA間に結合する。したがって、本実施形態に係る第1フライングキャパシタは、直流供給電圧VSの半分に等しい出力ノードVAで第3供給電圧レベルを生成するように動作可能である。第3供給電圧レベルを、第1フライングキャパシタ418の直流電圧をVSの半分にするという選択した調整のため、上記に概説したように、第1及び第2出力駆動状態の両方で生成する。したがって、VSは、第1ドライバ425の出力ノードVAの出力レベルは、三つの個別のレベル間、VS、VSの半分、GND、で切り替わる。当然のことながら、他の実施形態では、GND電圧が、負又は正の直流供給電圧、例えば、負の直流電圧が第1直流供給電圧の大きさと実質的に等しい電圧であってもよい。図示したHブリッジ出力ドライバ401は、第2出力ノードVBを介してラウドスピーカー負荷403の別のサイド又は端子に結合した第2出力ドライバ426を含む。回路トポロジー及び個々のコンポーネント、例えばCMOS半導体スイッチSW5、SW6、SW7、SW8及び第2出力ドライバ426のフライングキャパシタ419、の電気的特性は、第1出力ドライバ425に対応するコンポーネントと実質的に同一であることが好ましい。同様に、外付けの第2負荷インダクタ437及び第2外部負荷キャパシタ423は、第1出力ドライバ425に関連した対応する外付けコンポーネントと同一であることが好ましい。本発明の第一の実施形態に係る様々なパルス幅変調制御信号を、第1及び第5パルス幅変調制御信号がゼロ変調で逆位相になるように設定する。同じことが、第2及び第6パルス幅変調制御信号、第3及び第7パルス幅変調制御信号及び第4及び第8パルス幅変調制御信号にも当てはまる。パルス幅変調制御信号のこの設定は、フライングキャパシタCfly1、Cfly2418、419の所定の直流電圧を第1直流供給電圧VSの半分程度にそれぞれ設定することとの組み合わせで、3レベルのパルス幅変調出力信号を第1及び第2出力ノードVAとVBとの間に生成し、ラウドスピーカー負荷440にロード信号として印加することを確保する。この3レベルのパルス幅変調出力信号を、波形507として、図5に示す。対応するロード信号としてラウドスピーカー440に印加する信号である、図示した3レベルパルス幅変調出力信号は、入力されたオーディオ信号がゼロに近いとき、第1及び第2出力ノードVA、VBにおける状態スイッチングレートを低減するという、上記に概説した従来技術のBD変調の有利な効果を共有する。本発明の第二の実施形態では、様々なパルス幅変調制御信号を、第1及び第4パルス幅変調制御信号を反転し、さらに、互いに/-90度、位相シフトするように、設定する。同じことが、第2及び第6パルス幅変調制御信号、第3及び第7パルス幅変調制御信号、第4及び第8パルス幅変調制御信号との対応する位相関係にも当てはまる。パルス幅変調制御信号の調整は、フライングキャパシタCfly1、Cfly2418、419の所定の直流電圧の両方を第1直流供給電圧VSの約半分に設定することと組み合わせて、5レベルのパルス幅変調出力信号を第1及び第2出力ノードVAとVBとの間で生成し、ラウドスピーカー負荷440にロード信号として印加することを保証する。この5レベルのパルス幅変調出力信号を、ゼロより上のパルス幅変調波形の二つの個別のレベル、ゼロレベル、及びゼロより下のパルス幅変調波形の二つの個別のレベルを描いた出力波形513として、図5に示す。図示した5レベルのパルス幅変調出力信号は、オーディオ信号入力がゼロに近づいたときに、第1、第2出力ノードVA、VBの状態スイッチングレートを低減するという、上記に概説したクラスBD変調と3レベル変調の有利な効果を共有する。図6は、本発明の第三の実施の形態に係る、負荷インダクタ637及び負荷キャパシタ635を含むローパスフィルタを介してラウドスピーカー負荷640に結合したシングルエンドマルチレベル出力ドライバ601をベースにしたCMOSを図示する。シングルエンドのマルチレベルの出力ドライバ601は、図4aで描いたシングルエンド出力ドライバの半導体スイッチSW1、SW2、SW3、SW4に加えて、CMOS半導体スイッチSW5に結合又は直列接続した総数を6にまでする第5CMOS半導体スイッチSW5と第6半導体スイッチSW6とを含む。第5CMOS半導体スイッチSW5を、上部又は第1直流供給電圧VSに直列に結合し、出力ノードVAに結合する第1及び第2半導体スイッチSW1及びSW2に直列に結合する。第6CMOS半導体スイッチSW6を、出力ノードVAと結合した第3及び第4半導体スイッチSW3及びSW4に直列にGNDと結合する。したがって、本シングルエンドのマルチレベル出力ドライバ601の上部支脈Aと下部支脈Bの両方が、図4aの出力ドライバで使用する二つのスイッチの代わりに、三つのカスケード接続したCMOS半導体スイッチを含む。さらに、CMOSシングルエンドのマルチレベルの出力ドライバ601は、第1フライングキャパシタCfly1キャパシタ618に加えて、第2フライングキャパシタCfly2619を含む。前者は、図4bに図示したシングルエンド出力ドライバの第1フライングキャパシタ418に対応する。第2フライングキャパシタ619は、上部支脈Aのカスケード結合したペアのCMOS半導体スイッチSW5、SW1の間に位置する第1接続ノード630aに結合した一つの端子を有する。第2フライングキャパシタ619の反対側の端子を、下部支脈Bのカスケード結合したペアのCMOS半導体スイッチSW4、SW6の間に位置する第2接続ノード630bに電気的に結合する。第2フライングキャパシタ619を、好ましくは、直流供給電圧VSの60乃至75、例えば、直流供給電圧の同じ約3分の2で直流電圧と等しくてもよい第1の所定の直流電圧に予め充電する。第1フライングキャパシタCfly1618を、SW1、SW2、SW3、SW4のそれぞれの間に位置する第3、第4接続又は結合ノードの間で、電気的に結合する。第1フライングキャパシタ619を、第1の所定の直流電圧と異なる第2の所定の直流電圧に予め充電する。第2の所定の直流電圧は、直流供給電圧VSの25乃至40、例えば、直流供給電圧VSの約3分の1、にしてもよい。したがって、CMOSシングルエンドのマルチレベルの出力ドライバ601は、フライングキャパシタ618、619の第1及び第2の所定の直流電圧の選択した設定に応じて、図4aに図示した3又は4レベルのシングルエンド出力ドライバトポロジーに比べて、出力ノードVAで、さらに上の出力レベルを実現できる。CMOS半導体スイッチSW1、SW2、SW3、SW4、SW5及びSW6は、D級アンプの適切に設定したコントローラ図示しないによって、供給される適切なパルス幅変調制御信号によって駆動されるゲート端子650a-fの形の各スイッチの制御端子又は入力を含む。当業者は、シングルエンドのマルチレベルの出力ドライバ601を、図4bに図示したHブリッジ出力ドライバ401と同様に、レイアウトや回路構成の本質的に同一の二つの出力ドライバ601の組み合わせベースのHブリッジ出力ドライバトポロジーを提供するために、修正できることを理解するだろう。後者の出力ドライバトポロジーは、CMOS半導体スイッチSW1、SW2、SW3、SW4、SW5、SW6に対する適切な変調制御信号の最初のセット生成と、第2出力ドライバの対応するCMOS半導体スイッチに対する適切な変調制御信号の第2セットの生成とによって、ラウドスピーカー負荷の両端における7レベルのロード信号を実現できる。最後に、当業者は、SW5とSW6と直列にさらなる一つ以上のCMOS半導体スイッチを結合することによって、CMOSシングルエンドのマルチレベルの出力ドライバ601をさらに拡張できることを理解し、出力ノードVAでさらなる出力レベルを生成するために新しい相互接続ノード間にさらなるフライングキャパシタを追加するだろう。図7は、本発明の第三の実施形態に係るラウドスピーカー負荷740にそれぞれ結合した第1及び第2出力ドライバ725、726を含むHブリッジ出力ドライバを備えたD級オーディオアンプの回路図である。出力ドライバの各々のトポロジーを、しばしば、中性点クランプ3レベルハーフブリッジと呼ぶ。第1負荷インダクタ738及び第1負荷キャパシタ722を、ローパスフィルタを形成するために、第1ドライバ725の第1出力ノードVAとラウドスピーカー負荷740の第1端子との間に結合する。第2ドライバ726の第2出力ノードVBとラウドスピーカー負荷740の第2端子との間に結合した第2負荷インダクタ737及び第2負荷キャパシタ723によって、もう一つのローパスフィルタを形成する。これらの各々のローパスフィルタの目的と特徴は、第一の実施形態に係る出力ドライバ401に関連して前述したように、同じである。第1出力ドライバ725は、第1供給電圧VSと第1出力ドライバの第1出力ノードVAとの間に直列に結合する第1半導体スイッチSW2を含む。第2半導体スイッチSW3をGND、即ち、第2供給電圧、とVAの間に直列に結合する。第3及び第4半導体スイッチSW1とSW4を中点電圧1/2VSとVAとの間に直列にそれぞれ結合する。第1及び、任意に第2出力ドライバ725、726のための第3供給電圧としての第3供給電圧源によって、中点電圧1/2VSを生成する。第3供給電圧源は、中点電圧を提供するために、第1供給電圧VSとGNDとの間に直列に結合するペアの供給キャパシタ、C1及びC2を含む。供給キャパシタC1及びC2は、中点電圧を第1供給電圧VSの半分程度に設定するように、実質的に等しい容量を有することが好ましい。各々の半導体スイッチSW1、SW2、SW3及びSW4は、問題になっている半導体スイッチの状態を制御するために、ゲート端子GC1、GC2、GC3及びGC4を含む。半導体スイッチSW1、SW2、SW3及びSW4は、例えば、NMOSトランジスタのような、それぞれのCMOSトランジスタを含んでもよい。第2出力ドライバ726は、ラウドスピーカー負荷740の反対側又は端子に結合した第2出力ノードVBを含む。第2出力ドライバ726は、第1出力ドライバ725と同様の回路トポロジーに結合した半導体スイッチSW5、SW6、SW7及びSW8を含む。第2出力ドライバ726は、中間点の電圧を生成するために、好ましくは第1出力ドライバの第3供給電圧源と同様に、単独の第3供給電圧源を含んでもよい。もう一つの方法として、第1出力ドライバ725のために生成した中間点の電圧を第2出力ドライバと同様に利用してもよい。第2出力ドライバ726と個々のコンポーネントの電気的特性の回路トポロジーは、第1出力ドライバ725のものと好ましくは実質的に同一である。コントローラ703を、オーディオ入力信号、オーディオを受信し、パルス幅変調制御信号の第1セットと、前に述べたパルス幅変調制御信号の第2セットとを導出するように設定する。Vc1、Vc2、Vc3及びVc4をCMOS半導体スイッチSW1、SW2、SW3及びSW4のゲート端子にそれぞれ印加することによって、パルス幅変調制御信号の第1セットを図示する。Vc5、Vc6、Vc7、Vc8を第2出力ドライバの内側に配置したCMOS半導体スイッチSW5、SW6、SW7及びSW8にそれぞれ印加することによって、パルス幅変調制御信号の第2セットを図示する。コントローラは、第1動作モードにおけるラウドスピーカー負荷740両端における3レベルのロード信号を生成し、及び、第2動作モードにおけるラウドスピーカー負荷740両端における5レベルのロード信号を生成するようなパルス幅変調制御信号の第1セットとパルス幅変調制御信号の第2セットとの間で、所定の位相関係を制御するために、設定される。パルス幅変調制御信号の第1及び第2セットを生成するためのプロセスの例示的な図を図9に関連してさらに詳細に以下で説明する。図8は、本発明の第四の実施の形態に係るラウドスピーカー840にそれぞれ結合した第1、第2出力ドライバ825、826を含むHブリッジ出力ドライバを備えたD級オーディオアンプの回路図である。第1負荷インダクタ838及び第1負荷キャパシタ822を、第1ドライバ825の第1出力ノードVAとローパスフィルタを形成するためのラウドスピーカー負荷840の第1端子の間に結合する。第2ドライバ826の第2出力ノードVBとラウドスピーカー負荷840の第2端子の間に第2負荷インダクタ837と第2負荷キャパシタ823を結合することによって、もう一つのローパスフィルタを形成する。これらの各々のローパスフィルタの目的と特徴は、第一の実施形態に係る出力ドライバ401に関連して上記に説明したものと同じである。第1出力ドライバ825は、第1供給電圧VSと第1出力ノードVAとの間に直列に結合した第1及び第2半導体スイッチSW1、SW2を含む。第3、第4半導体スイッチSW3、SW4をGND、即ち、第2供給電圧、とVAとの間に直列に結合する。第1半導体ダイオードD1を、中点電圧1/2VSからSW1とSW2との間に位置する第1ノード818aへ結合する。第2半導体ダイオードD2を、中点電圧1/2VSからSW3とSW4との間に位置する第2ノード818bへ結合する。第1、任意に第2出力ドライバ825、826のための第3供給電圧源によって、中点電圧1/2VSを生成する。第3供給電圧源は、中点電圧を提供するために第1供給電圧VSとGNDとの間に直列に結合した供給キャパシタC1、C2を含む。供給キャパシタC1、C2は、中点電圧が第1供給電圧の半分程度に設定するような容量と実質的に同一の容量であることが好ましい。それぞれの半導体スイッチSW1、SW2、SW3、SW4は問題となっている半導体スイッチの状態即ち、ON状態又はOFF状態の設定をそれぞれ制御するためのゲート端子Gc1、Gc2、Gc3、Gc4を含む。第2出力ドライバ826はラウドスピーカー負荷840の反対側又は端子に結合する第2出力ノードVBを含む。第2出力ドライバ826は第1出力ドライバ825と同様に回路トポロジーに結合したCMOS半導体スイッチSW5、SW6、SW7、SW8を含む。第2出力ドライバ826は、単独の中点電圧を生成するために、好ましくは第1出力ドライバの第3供給電源と同様に、単独の第3供給電源を含む。もう一つの方法として、第1出力ドライバ825のために生成した中点電圧を、第2出力ドライバによって、同様に利用してもよい。第2出力ドライバ826と回路トポロジーとその個々のコンポーネントの電気的特徴は、第1出力ドライバ825のこれらと好ましくは実質的に同一である。コントローラ803を、オーディオ入力信号、オーディオを受信し、前述したパルス幅変調制御信号の第1セットとパルス幅変調制御信号の第2セットとを導出するように、設定する。Vc1、Vc2、Vc3、Vc4をCMOS半導体スイッチSW1、SW2、SW3、SW4のゲート端子にそれぞれ印加することによって、パルス幅変調制御信号の第1セットを図示する。Vc5、Vc6、Vc7、及び、Vc8を第2出力ドライバ826の内部に配置したCMOS半導体スイッチSW5、SW6、SW7、SW8図示しないに、それぞれ印加することによって、パルス幅変調制御信号の第2セットを図示する。第1出力ノードVAの出力電圧を、SW2及びSW3をオン状態でそれぞれ設定するとき、だいたい中点電圧1/2VSに設定できる。D1は一方向に電流を導通し、D2は反対方向に電流を導通するので、SW2とSW3が同時にON状態である場合、双方向の電流経路を中点電圧とVAとの間に形成する。したがって、第1出力ノードVAの電圧を所望の3レベルロード信号を提供するために三つの別々のレベルに設定できる。当業者は、第2出力ノードVBの出力電圧を対応する方法で三つの別々のレベルに設定できることを理解するだろう。コントローラ803は、第1動作モードでラウドスピーカー負荷840の両端における3レベルロード信号を生成することと、第2動作モードでラウドスピーカー負荷840の両端における5レベルロード信号を生成するようなパルス幅変調制御信号の第1セットとパルス幅変調制御信号の第2セットの間の所定の位相関係を制御するように、設定される。パルス幅制御信号の第1、第2セットの生成のためのプロセスの例示的な図を、図9に関連して以下にさらに詳細に説明する。図9a~図9bは、図4bで図示したHブリッジ出力ドライバ401のそれぞれの半導体スイッチのためのパルス幅変調信号の生成を図示している。オーディオ入力信号から図11で図示するコントローラ1103のスイッチングパターンマッピング回路1119図11によって、パルス幅変調制御信号SW1-SW8を導出する。図9a及び図9bのパルス幅変調制御信号SW1-SW8の図示した波形形状を、オーディオ入力信号の所定の非ゼロの瞬間的なレベル、即ち、変調、にマップする。図9bが5レベル動作モードでパルス幅変調制御信号の生成を図示する一方で、図9aは、図11のD級オーディオアンプの3レベル動作モードのパルス幅変調制御信号の生成を図示する。両方の動作モードにおいて、図11に図示したアナログPWM1115を、互いに順次90度の位相シフトした4つのパルス幅変調信号φ0φ90φ180φ270を導出し、これらをスイッチングパターンマッピング回路に送信するように、設定する。図9aに図示した3レベル動作モードにおいて、スイッチングパターンマッピング回路は、第1出力ドライバ図4bの符号425の半導体スイッチSW1及びSW2に対するパルス幅変調制御信号SW1及びSW2のように、パルス幅変調信号φ0とφ180を選択することによって、位相選択を行う。スイッチングパターンマッピング回路が、半導体スイッチ第1出力ドライバのSW3及びSW4のためのパルス幅変調制御信号として、SW2及びSW1に対して、それぞれ逆位相、又は反転であるペアのパルス幅変調制御信号SW3及びSW4をさらに生成する。選択したパルス幅変調信号φ0とφ180から、スイッチングパターンマッピング回路は、第2出力ドライバ図4bの符号426の半導体スイッチSW3及びSW4に対するパルス幅変調制御信号SW8及びSW7をさらに生成する。スイッチングパターンマッピング回路は第2出力ドライバの半導体スイッチSW8、SW7に対するパルス幅変調制御信号として、SW8とSW7の逆位相であるペアのパルス幅変調制御信号SW5、SW6をさらに生成する。したがって、3レベル動作モードでは、スイッチングパターンマッピング回路を、第2出力ドライバに対するパルス幅変調制御信号SW5、SW6、SW7、SW8の第2セットの対応するパルス幅変調制御信号と逆相、又は反転である第1出力ドライバに対するパルス幅変調制御信号SW1、SW2、SW3、SW4の形で、パルス幅変調制御信号の第1セットを生成するように設定する。この方法で、第1出力ドライバのためのパルス幅変調制御信号SW1を、第2出力ドライバの対応するパルス幅変調制御信号SW5と逆位相でレンダリングし、第1出力ドライバのためのSW2を、第2出力ドライバの対応するパルス幅変調制御信号SW6と逆位相でレンダリングし、その他も同様である。図9bに図示した5レベル動作モードにおいて、スイッチングパターンマッピング回路は、第1出力ドライバのパルス幅変調制御信号SW1、SW2、SW3、SW4を形成する変調制御信号の第1セットを生成する前に図示したように、すべてのパルス幅変調信号φ0、φ90、φ180、φ270を選択し、再アレンジすることによって、位相選択を行う。図9aと比較して、3レベル、5レベル動作モードにおいて、第1出力ドライバのパルス幅変調制御信号SW1、SW2、SW3、SW4のそれぞれの波形が同一であることは、明らかである。しかしながら、第2出力ドライバのパルス幅変調制御信号SW5、SW6、SW7、SW8を形成する制御信号の第2セットの波形は、図示した3レベルと5レベルの間で異なる。スイッチングパターンマッピング回路を、第1出力ドライバのパルス幅変調制御信号SW1、SW2、SW3、SW4の第1セットの対応するパルス幅変調制御信号に対して反転し、さらに位相がマイナス90度シフトする第2出力ドライバのパルス幅変調制御信号SW5、SW6、SW7、SW8の第2セットのパルス幅変調制御信号を生成するように設定する。この方法で、第2出力ドライバに対するパルス幅変調制御信号SW5を、第1出力ドライバの対応するパルス幅変調制御信号SW1に対して反転し、さらにマイナス90度の位相シフトしてレンダリングし、第2出力ドライバに対するSW6を、第1出力ドライバの対応するパルス幅変調制御信号SW2に対して反転し、さらにマイナス90度の位相シフトさせてレンダリングし、その他も同様である。図10aと10bは、パルス幅変調スイッチ制御信号の変調デューティサイクルに対してそれぞれプロットした負荷キャパシタのリップル電圧と負荷インダクタのリップル電流とのそれぞれのグラフである。0.5の変調デューティサイクルは、アイドルオペレーションをマークすることによって、グラフ1001で図示するように順番にオーディオ入力信号のゼロレベルに対応するパルス幅変調オーディオ信号のゼロ変調に対応する。図示したグラフは、10μH図4b符号438参照の負荷インダクタ値及び1μF図4b符号422参照の負荷キャパシタ値を描画する。第1又は上部直流供給電圧VS又はHブリッジ出力ドライバ401のPVDDを、40Vに設定した。パルス幅変調スイッチ制御信号のそれぞれのスイッチング又は変調周波数を、400kHzに設定した。図10aのグラフ1001は、D級オーディオアンプの二つの異なるタイプためのボルトで測定した負荷キャパシタ図4bの符号422のピーク-ピークのリップル電圧を図示する。曲線1003は、図1、2、3で図示したような2レベルクラスAD変調やBD変調を利用する従来技術の出力ドライバに対するキャパシタリップル電圧を示す。曲線1005は、本発明の第一の態様に係る図4bのHブリッジ出力ドライバ401の3レベル動作モードに対するキャパシタリップル電圧を示す。特に、ゼロ変調付近で、ピーク-ピークのキャパシタリップル電圧の大きな減少は、明らかである。キャパシタリップル電圧のこの減少は、負荷キャパシタの同一の容量値を用いても、本Hブリッジ出力ドライバ401に基づくD級アンプからのEMI放射の減衰や非常に有利な抑制につながる。図10bのグラフ1011は、D級オーディオアンプの二つの別のタイプのためにアンペアで測定する負荷インダクタ図4bの符号438のピーク-ピークの負荷リップル電流を図示する。曲線1015は、10μFの負荷インダクタ値と10μFの負荷容量値で測定した、図1、2、及び3で示した従来技術である2レベルのクラスAD又はクラスBD変調出力ドライバのための負荷インダクタリップル電流を示す。曲線1013は、図4bのHブリッジ出力ドライバの3レベル動作モードの負荷インダクタリップル電流を示す。しかしながら、後者の場合は、2レベルのクラスAD又はクラスBD変調出力ドライバでの10μHと比較して、負荷インダクタ値は、たった2.2μHであり、負荷容量値は、0.47μFである。インダクタのリップル電流の振幅の非常に大きな減少を、本Hブリッジ出力ドライバの負荷インダクタンスと負荷容量がかなり小さな値であるにもかかわらず、ゼロ変調付近で、即ち、日常的に聞いている状況を制御する傾向がある小さなオーディオ入力信号に対して達成する。図11は、発明の好ましい実施形態に係るコントローラ1103に結合した図4bで図示したHブリッジ出力ドライバ401に似ている出力ドライバ1101を含むD級オーディオアンプ1100を概略的に図示する。本クラスDオーディオアンプ1100は、以下に詳細に説明するように、高機能なオーディオ入力信号レベル依存スイッチングを二つの異なる動作モード間で利用する。概略的に図示したHブリッジドライバ1101は、個々の半導体スイッチを適切にONかOFFの状態にするレベルにするために電力段1107の8つの半導体スイッチに対してそれぞれのパルス幅変調制御信号の振幅を増加するゲート駆動回路1109を含む。ゲート駆動回路1109は、レベル変換器の様々なタイプを含むことができる。パルス幅変調スイッチ制御信号のそれぞれの振幅は、コントローラ1103を含む通常のCMOS集積回路から供給されるとき、約1.8V、3.3V又は5Vであってもよい。例えばHブリッジドライバの直流供給電圧を約40Vに設定している場合、ゲート駆動回路1109は、パルス幅変調したスイッチ制御信号の振幅を、約40V、又はそれ以上に同様に、上昇する。電力段1107は、上述した図4bに図示したHブリッジ出力ドライバ401と実質的に同一の回路トポロジーを有している。出力フィルタ回路1105の特性は、また、Hブリッジ出力ドライバ401に結合した出力フィルタと似ていることが好ましい。したがって、出力フィルタ回路1105は、Hブリッジ出力ドライバ1101の第1と第2出力ノードのそれぞれに結合した負荷インダクタと負荷キャパシタを含む。コントローラ1103は、プログラム命令の実行可能なセットに従って、以下に説明する機能又は動作を実現するように構成されたソフトウェアプログラム可能なデジタルシグナルプロセッサDSPを含むことが好ましい。コントローラ1103は、アナログオーディオ入力信号の受信のための減算回路1131を含む。オーディオ信号を形成する減算回路1131は、出力フィルタ回路1105より前のHブリッジ出力ドライバの第1又は第2出力ノードから派生するフィードバック信号をアナログオーディオ入力信号から減算する。結果として生じるオーディオ信号を、ループフィルタ1117に送信する。ループフィルタ1117は、積分記号によって概略的に図示した一つ以上の積分器と、アナログパルス幅変調回路1115又はアナログPMWへの送信前にローパスが、結果として生じるオーディオ入力信号を低域通過する積分係数K1-Knとを含む。アナログPWM1115への同期パルスを生成するPWMクロック回路1121は、アナログPWM1115の搬送波周波数を制御する。アナログPWM1115は、PWMクロック回路1121が設定した搬送波周波数を有する自然にサンプリングされたパルス幅変調オーディオ信号を生成する。自然にサンプリングされたパルス幅変調オーディオ信号をスイッチングパターンマッピング回路1119へと搬送する。スイッチングパターンマッピング回路1119は、上記に図9a、9bに関連して説明したように、電力段1107の八つの半導体スイッチのそれぞれについての適切な段階に時間を合わせたパルス幅変調制御信号を生成するように、構成される。したがって、本実施形態においては、スイッチングパターンマッピング回路1119の出力は、オプショナルタイミング制御部1133に搬送する八つのパルス幅変調制御信号である。タイミングコントローラ1133は、例えば、同一の制御信号の非オーバーラップを確保するための制御信号の特定のペア間のデッドタイム制御のような八つのパルス幅変調制御信号のうちの一つ以上に一定の時間ベース調整を実行するように、構成されてもよい。上記に述べたように、時間に基づいて調整した八つのパルス幅変調制御信号を、その後、ゲート駆動回路1109に送信する。一実施形態では、スイッチングパターンマッピング回路1119は、D級アンプのクロック信号、クロックによって操作されるデジタルレジスタとして具現化したサンプリング回路を備えている。デジタルレジスタは、自然にサンプリングされたパルス幅変調オーディオ信号のうちの均一にサンプリングされたパルス幅変調オーディオ信号の代表を提供するために、同期クロック信号に自然にサンプリングされたパルス幅変調オーディオ信号の信号値を定期的にサンプリング又はラッチする。レジスターを操作するサンプリング周波数を、100kHz乃至1.2MHzに自然にサンプリングされたパルス幅変調オーディオ信号の搬送波周波数に対して、10MHz乃至400MHz、例えば、50MHz乃至200MHzの値に設定してもよい。他の実施形態では、スイッチングパターンマッピング回路1119は、電力段1107の八つの半導体スイッチのそれぞれのパルス幅変調制御信号が自然にサンプリングされたパルス幅変調オーディオ信号であるようなアナログドメインで完全に動作する。しかしながら、両方の実施形態において、スイッチングパターンマッピング回路1119は、図4b及び図9a、図9bに関連して上述したように、Hブリッジ出力ドライバ1107の八つの個別の半導体スイッチに対して適切なタイミング及び極性のパルス幅変調スイッチ制御信号を生成するように構成される。クロック管理回路1123が設定したクロック周波数制御信号に応じてPWMクロック発生器1121の動作によって、各々のパルス幅変調制御信号の搬送波周波数を設定する。これにより、クロック管理回路1123は、PWMクロック発生器1121の搬送波周波数を制御するように構成される。電源管理回路1125は、電源管理回路1125にスイッチングパターンマッピング回路1119の入力に供給されるパルス幅変調オーディオ信号の変調デューティサイクルを検出する変調検知入力ポート1127を含む。検出した変調デューティサイクルがオーディオ入力信号による瞬間的なレベルを示しているので、電源管理モジュールは、パルス幅変調制御信号の搬送波周波数設定を制御、又は、制御信号を切り替えるために、このオーディオレベル情報を利用する。また、さらに、電源管理回路又はモジュール1125は、Hブリッジ出力ドライバ1107の出力ノードで3レベル変調モード、5レベルの変調モードを選択するためにオーディオレベル情報を活用するように構成される。本実施形態では、電源管理回路1125は、検出した変調デューティサイクルに応じて三つの異なる動作モードを切り替えるように構成される。下限と上限閾値は、検出した変調デューティサイクルは低い変調閾値より下の場合、最初の又はスーパーアイドルモードを入力するような、変調搬送周波数の適切な設定や動作モード本実施形態では3レベルモード又は5レベルモードの適切な設定の両方を決定する。この第1変調閾値を、0.01乃至0.05のような変調指数、例えば、約0.02、に設定してもよい。スーパーアイドルモードでは、搬送波周波数FSWを約150kHzに設定してもよく、好ましくは、スイッチングパターンマッピング回路1119は、スイッチ制御信号が5レベルの変調を実現するように構成される。この動作モードを、水平方向の矢印がオーディオ入力信号のレベルの増加方向、それによる、変調デューティサイクルの増加を示す図12のスーパーアイドルモードとして、図面を使って図示する。電源管理回路1125は、検出した変調デューティサイクルが低い変調閾値を越えたが、まだ上限変調閾値以下に位置していると、第2又は低電力モード1205に切り替えるように構成される。この第2変調閾値を、例えば、0.01のような0.05乃至0.2の変調指数に設定してもよい。低電力モードでは、搬送波周波数FSWは、フィードバック経路の高いループ帯域幅を電力段1107のHブリッジ出力ドライバにおける非線形性の抑制を改善させるから、搬送波周波数FSWをスーパーアイドルモードに対して相対的に増加することが好ましい。搬送波周波数FSWを、後者の搬送波周波数の約二倍に設定してもよい。スイッチ制御信号は、自然にサンプリングされたパルス幅変調オーディオ信号の搬送波周波数FSWの所与の設定に対してフィードバック経路のループ帯域幅を最大化するために、既存の5レベルの変調を維持するように構成されることが好ましい。最後に、電源管理回路1125は、一旦検出した変調デューティサイクル変調が上限閾値を超えると、第3又はノーマルモード1207に切り替えるように構成される。通常モードでは、搬送波周波数fSWを、通常モードでの動作モードの変化のため、低電力モードの搬送波周波数に対して所定量だけ増加することが好ましい。この変更は、搬送波周波数が一定のままであった場合、ループ帯域幅を減少する傾向がある。しかしながら、ラウドスピーカー負荷の両端における出力信号の三つのレベルの変調は、大きいオーディオ信号レベルでのEMIパフォーマンスを向上するための有利な方法で、負荷キャパシタのリップル電圧の同相成分を抑制する。特定の実施形態では、電源管理回路1125は、フィルタ制御信号1129を介して検出した変調デューティサイクルに応じて適応的にループフィルタ1117の周波数応答特性を変更するように構成されてもよい。これが上述のスーパーアイドルモード、低電力モードと通常モードの切り替えに応じて、既存のループフィルタの帯域幅を維持するか、又は変更するために、特に有用である。図13は図11、及び12に関連して上記に説明した変調デューティサイクル依存モード切り替え方式を適用する図4bに図示した本発明に係るHブリッジ出力ドライバと比較してAD変調を用いた従来技術の図2に図示したHブリッジの出力ドライバに対する実験的に記録した消費電力データを示す。オーディオ入力信号は、1kHzの正弦波であり、両方のケースで示したラウドスピーカー負荷が8Ωである。従来技術のHブリッジドライバは9.4μΗの負荷インダクタの値と400kHzの周波数の変調を使用する。本発明に係るHブリッジ出力ドライバは、2.2μΗの負荷インダクタの値と600kHzとの変調周波数を使用する。曲線1303は、本発明に係るHブリッジ出力ドライバの実績と同じ数字を表している一方で、曲線1301は、従来技術のHブリッジ出力ドライバの供給負荷電力又は出力電力に対するワットで測定した電力損失を表す。図示のように、Hブリッジ出力ドライバの線形動作範囲の大部分を通じて本発明は、電力損失の大幅な減少を実現する。出力電力として1ワット未満という供給される出力電力の小さい値に対する電力損失の著しい減少が、この電力範囲を毎日のたくさんの状況で使用するから、特に顕著である。測定した消費電力の節約は、出力又は負荷電力の値が小さいために、約9倍に達する。図13の実験的に記録した電力損失データの条件下で、負荷インダクタは著しく小さい一方で、本Hブリッジドライバに対して大きな負荷インダクタや負荷容量値を用いずに、この著しく向上したエネルギー効率を実現することは、注目に値する。