"基板に半導体膜を形成する工程と、前記半導体膜上に、少なくとも2つの異なる膜厚を有し、それぞれが孤立したレジストパターンを形成するレジスト形成工程と、前記レジストパターンをマスクとして前記半導体膜に第一不純物の注入を行う第一不純物注入工程と、前記レジストパターンに沿って前記半導体膜をエッチングするエッチング工程と、前記レジストパターンを剥離する工程とを有し、前記第一不純物注入工程において、前記レジストパターンの膜厚の差に基づいて、前記第一不純物の注入、非注入が制御されることを特徴とする半導体装置の製造方法。前記レジスト形成工程は、前記第一不純物注入工程において、前記第一不純物を注入する領域に対応する前記レジストパターンの膜厚を、50nm~300nmに形成することを特徴とする請求項1に記載の半導体装置の製造方法。前記エッチング工程は、前記第一不純物の非注入領域に対応する膜厚を注入領域よりも厚く形成した前記レジストパターンの周辺部のうち、少なくともチャネル領域に相当する部分に形成された不純物領域の半導体層を除去することを特徴とする請求項1に記載の半導体装置の製造方法。前記第一不純物に対して相反する特性の第二不純物の注入を、前記半導体膜のエッチングおよび前記レジストパターンの剥離後の、前記基板全面に行う第二不純物注入工程と、を有することを特徴とする請求項1に記載の半導体装置の製造方法。前記第一不純物注入工程にて前記第一不純物を注入した第一半導体領域を覆うようにレジストパターンを形成する工程と、前記第一不純物に対して相反する特性の第二不純物の注入を行う第二不純物注入工程を有し、前記第二不純物注入工程は、前記第一不純物注入工程にて前記第一不純物を注入しない、非注入領域のレジスト端部に形成された、前記第一不純物が注入された領域に前記第二不純物を注入することを特徴とする請求項1に記載の半導体装置の製造方法。請求項1乃至5のいずれか1項に記載の半導体装置の製造方法により製造された半導体装置。請求項6に記載の半導体装置を備えた電気光学装置。請求項7に記載の電気光学装置を備えた電子機器。しかしながら、上記のTFT形成方法では、異なる膜厚のレジストが接合して形成されるため、例えば上記LDD構造を有する微細な半導体層形成することが困難であるという課題がある。言い換えれば、デバイス設計、プロセス設計の選択に制限が課せられるという問題があった。本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。[適用例1]本適用例の半導体装置の製造方法は、基板に半導体膜を形成する工程と、前記半導体膜上に、少なくとも2つの異なる膜厚を有し、それぞれが孤立したレジストパターンを形成するレジスト形成工程と、前記レジストパターンをマスクとして前記半導体膜に第一不純物の注入を行う第一不純物注入工程と、前記レジストパターンに沿って前記半導体膜をエッチングするエッチング工程と、前記レジストパターンを剥離する工程とを有し、前記第一不純物注入工程は、前記レジストパターンの膜厚の差に基づいて、前記第一不純物の注入、非注入を制御することを特徴とする。本適用例によれば、従来のプロセスより、半導体層の形成工程の精度を格段に向上させることができるうえに、少ないフォト回数で半導体素子を形成することができる。また、第一不純物の注入領域と非注入領域はそれぞれ孤立したパターンで形成されているため、設計時の調整やフォト工程時の調整が格段に容易になり、微細化対応が可能になる。さらに、第一不純物注入工程は、半導体層の特性をシフトさせる、いわゆるチャネルドープ工程であることから、薄膜に形成されたレジストパターンの剥離が容易であり、特別な工程を用いることなく、高精度にチャネル領域を半導体層に形成することができる。なお、前記第一注入工程と前記エッチング工程の順番が逆になってもよい。[適用例2]上記適用例に記載の電気光学装置において、前記第一不純物注入工程は、前記第一不純物を注入する領域に対応する前記レジストパターンの膜厚を、50nm~300nmに形成することが好ましい。本適用例によれば、通常の不純物注入装置において、特別な手段を用いずにレジストを通じて不純物を注入させることが可能であるため、注入させない、レジストが厚い領域との特性を明確に変化させることが可能となり、これによって、高精度な半導体装置を形成することができる。[適用例3]上記適用例に記載の電気光学装置において、前記エッチング工程は、前記第一不純物の非注入領域に対応する膜厚を注入領域よりも厚く形成した前記レジストパターンの周辺部のうち、少なくともチャネル領域に相当する部分に形成された不純物領域の半導体層を除去することが好ましい。本適用例に拠れば前記第一不純物の非注入領域に対応する前記レジストパターンの周辺部のうち、少なくともチャネル領域に対応するレジストパターンのテーパー部分に形成される注入領域を取り除くことで、半導体素子を正常に駆動させることができる。[適用例4]上記適用例に記載の電気光学装置において、前記第一不純物に対して相反する特性の第二不純物の注入を、前記半導体膜のエッチングおよび前記レジストパターンの剥離後の、前記基板全面に行う第二不純物注入工程と、を有することが好ましい。このとき、第一不純物が注入される領域は、第二不純物の注入で、特性が維持できる量の注入を行うことが好ましい。本適用例に拠れば、異なる特性をもつ素子、具体的にはn型とp型の特性を、フォト回数を増やすことなく、あらかじめ必要な量だけシフトさせることが可能になる。また、レジストパターンの剥離工程の後であれば、ゲート絶縁膜を形成した後に、第二不純物注入を行うことでも、同様の効果が得られる。[適用例5]上記適用例に記載の電気光学装置において、前記第一不純物注入工程にて前記第一不純物を注入した第一半導体領域を覆うようにレジストパターンを形成する工程と、前記第一不純物に対して相反する特性の第二不純物の注入を行う第二不純物注入工程を有し、前記第二不純物注入工程は、前記第一不純物注入工程にて前記第一不純物を注入しない、非注入領域のレジスト端部に形成された、前記第一不純物が注入された領域に前記第二不純物を注入することが好ましい。本適用例に拠れば、特性を不安定化させる、第二不純物注入領域の周辺部に形成される第一注入領域の特性を、容易に安定化することができる。また、レジストパターンの剥離工程の後であれば、ゲート絶縁膜を形成した後に、第二不純物注入を行うことでも、同様の効果が得られる。[適用例6]本適用例の半導体装置は、上記適用例の半導体装置の製造方法により製造されたことを特徴とする。[適用例7]また本適用例の電気光学装置は、上記適用例の半導体装置を備えたことを特徴とする。[適用例8]本適用例の電子機器は、上記適用例の電気光学装置を備えたことを特徴とする。[第1の実施の形態]電気光学装置の構造図1~図3に基づいて、本発明に係る実施形態の電気光学装置の構造について説明する。本実施形態では、スイッチング素子としてTFT薄膜半導体装置を用いたアクティブマトリクス型の透過型液晶装置を例として説明する。図1は本実施形態の液晶装置の画像表示領域を構成するマトリクス状に配置された複数のドットにおけるスイッチング素子、信号線などの等価回路図、図2はデータ線、走査線、画素電極などが形成されたTFTアレイ基板の1ドットを拡大して示す平面図、図3は本実施形態の液晶装置の構造を示す断面図であって、図2のA-A’線断面図である。なお、図3においては、図示上側が光入射側、図示下側が視認側観察者側である場合について図示している。また、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。図1に示すように、本実施形態の液晶装置1は、画像表示領域を構成するマトリクス状に配置された複数のドットを有し、各ドットには、画素電極9と当該画素電極9を制御するためのスイッチング素子であるTFT薄膜半導体装置90がそれぞれ形成されており、画像信号が供給されるデータ線6aが当該TFT90のソースに電気的に接続されている。データ線6aに書き込まれる画像信号S1、S2、...、Snは、この順に線順次に供給されるか、あるいは隣り合う複数のデータ線6aに対してグループ毎に供給される。また、走査線3aがTFT90のゲートに電気的に接続されており、複数の走査線3aに対して走査信号G1、G2、...、Gmが所定のタイミングでパルス的に線順次で印加される。また、画素電極9はTFT90のドレインに電気的に接続されており、スイッチング素子であるTFT90を一定期間だけオンすることにより、データ線6aから供給される画像信号S1、S2、...、Snが所定のタイミングで書き込まれる。画素電極9を介して液晶に書き込まれた所定レベルの画像信号S1、S2、...、Snは、後述する共通電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークすることを防止するために、画素電極9と共通電極との間に形成される液晶容量と並列に蓄積容量98が付加されている。図3に示すように、本実施形態の液晶装置1は、液晶層102を挟持して対向配置され、TFT90や画素電極9が形成されたTFTアレイ基板100と、共通電極108が形成された対向基板104とを具備して概略構成されている。以下、図2に基づいて、TFTアレイ基板100の平面構造について説明する。TFTアレイ基板100には、矩形状の画素電極9が複数、マトリクス状に設けられており、図2に示すように、各画素電極9の縦横の境界に沿って、データ線6a、走査線3a及び容量線3bが設けられている。本実施形態において、各画素電極9及び各画素電極9を囲むように配設されたデータ線6a、走査線3aなどが形成された領域が1ドットとなっている。データ線6aは、TFT90を構成する多結晶半導体膜14aのうちソース領域18に、コンタクトホール92を介して電気的に接続されており、画素電極9は、多結晶半導体膜14aのうちドレイン領域19に、コンタクトホール96、ソース線6b、コンタクトホール94を介して電気的に接続されている。また、走査線3aの一部が、多結晶半導体膜14aのうちチャネル領域20に対向するように拡幅されており、走査線3aの拡幅された部分が、ゲート電極として機能する。以下、走査線3aにおいて、ゲート電極として機能する部分を単にゲート電極と称し、符号24aで示す。また、TFT90を構成する多結晶半導体膜14aは、容量線3bと対向する部分にまで延設されており、この延設部分1fを下電極、容量線3bを上電極とする蓄積容量蓄積容量素子98が形成されている。次に、図3に基づいて、本実施形態の液晶装置の断面構造について説明する。TFTアレイ基板100は、ガラスなどの透光性材料からなる基板本体透光性基板10とその液晶層102側表面に形成された画素電極9、TFT90、配向膜11を主体として構成されており、対向基板104はガラスなどの透光性材料からなる基板本体104Aとその液晶層102側表面に形成された共通電極108と配向膜110とを主体として構成されている。詳細には、TFTアレイ基板100において、基板本体10の直上に、シリコン酸化膜等からなる下地保護膜緩衝膜12が形成されている。また、基板本体10の液晶層102側表面にはインジウム錫酸化物ITO等の透明導電性材料からなる画素電極9が設けられ、各画素電極9に隣接する位置に、各画素電極9をスイッチング制御する画素スイッチング用TFT90が設けられている。下地保護膜12上には、多結晶シリコンからなる多結晶半導体膜14aが所定のパターンで形成されており、この多結晶半導体膜14a上に、シリコン酸化膜等からなるゲート絶縁膜22が形成され、このゲート絶縁膜22上に、走査線3aゲート電極24aが形成されている。本実施形態では、ゲート電極24aの側面はゲート絶縁膜22の表面に対してテーパー状となっている。また、多結晶半導体膜14aのうち、ゲート絶縁膜22を介してゲート電極24aと対向する領域が、ゲート電極24aからの電界によりチャネルが形成されるチャネル領域20となっている。また、多結晶半導体膜14aにおいて、チャネル領域20の一方側図示左側には、ソース領域18が形成され、他方側図示右側にはドレイン領域19が形成されている。そして、ゲート電極24a、ゲート絶縁膜22、後述するデータ線6a、ソース線6b、多結晶半導体膜14aのソース領域18、チャネル領域20、ドレイン領域19などにより、画素スイッチング用TFT90が構成されている。本実施形態において、画素スイッチング用TFT90は、LDD構造を有するものとなっており、ソース領域及びドレイン領域には、各々、不純物濃度が相対的に高い高濃度領域高濃度ソース領域、高濃度ドレイン領域と、相対的に低い低濃度領域LDD領域低濃度ソース領域、低濃度ドレイン領域が形成されている。以下、ソース側高濃度領域、ソース側低濃度領域を、各々、符号18、26で表し、ドレイン側高濃度領域、ドレイン側低濃度領域を、各々、符号19、27で表す。また、走査線3aゲート電極24aが形成された基板本体10上には、シリコン酸化膜などからなる第1層間絶縁膜4が形成されており、この第1層間絶縁膜4上に、データ線6a及びソース線6bが形成されている。データ線6aは、第1層間絶縁膜4に形成されたコンタクトホール92を介して、多結晶半導体膜14aのソース側高濃度領域18に電気的に接続されており、ソース線6bは、第1層間絶縁膜4に形成されたコンタクトホール94を介して、多結晶半導体膜14aのドレイン側高濃度領域19に電気的に接続されている。また、データ線6a、ソース線6bが形成された第1層間絶縁膜4上には、シリコン窒化膜などからなる第2層間絶縁膜5が形成されており、第2層間絶縁膜5上に、画素電極9が形成されている。画素電極9は、第2層間絶縁膜5に形成されたコンタクトホール96を介して、ソース線6bに電気的に接続されている。また、多結晶半導体膜14aのドレイン側高濃度領域19からの延設部分1f下電極に対して、ゲート絶縁膜22と一体形成された絶縁膜誘電体膜を介して、走査線3aと同層に形成された容量線3bが上電極として対向配置されており、これら延設部分1fと容量線3bにより蓄積容量98が形成されている。また、TFTアレイ基板100の液晶層102側最表面には、液晶層102内の液晶分子の配列を制御するための配向膜11が形成されている。他方、対向基板104においては、基板本体104Aの液晶層102側表面に、液晶装置1に入射した光が、少なくとも、多結晶半導体膜14aのチャネル領域20及び低濃度領域26、27に入射することを防止するための遮光膜106が形成されている。また、遮光膜106が形成された基板本体104A上には、そのほぼ全面に渡って、ITOなどの透明導電膜からなる共通電極108が形成され、その液晶層102側には、液晶層102内の液晶分子の配列を制御するための配向膜110が形成されている。薄膜半導体装置の製造方法図4a~c、図5a~cは、本実施形態におけるLDD構造を有するnチャネル型のTFTの製造方法を工程順に示す概略断面図である。まず、図4aに示すように、基板本体10として、超音波洗浄などにより清浄化したガラス基板などの透光性基板を用意する。その後、基板本体10の表面温度が150~450°Cとなる条件下で、基板本体10の全面にシリコン酸化膜などからなる下地保護膜緩衝膜12をプラズマCVD法などにより100nm~500nmの厚さに成膜する。この工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、TEOSテトラエトキシシラン、SiOC2H54と酸素、ジシランとアンモニアなどが好適である。次に、図4aに示すように、下地保護膜12の全面に、非晶質シリコンからなる非晶質半導体膜14をプラズマCVD法などにより30nm~100nmの厚さに成膜する。この工程において用いる原料ガスとしては、ジシランやモノシランが好適である。次に、非晶質半導体膜14に対して、レーザーアニールを施して、非晶質半導体膜14を多結晶化した、多結晶シリコンからなる多結晶半導体膜14aを形成する。次に、図4bに示すように、上記多結晶半導体膜14a上にフォトレジスト16を成膜し、フォトリソグラフィー法により所定形状にパターニングする。ここで、フォトリソグラフィー法においては、フォトレジスト16に転写露光する所定パターンマスク又はレチクルとしてハーフトーンマスクを使用している。このハーフトーンマスクは、露光装置から照射される露光光を遮断する部分と、露光光を完全に透過させる部分と、露光光を部分的に透過させる部分とを有し、部分的に露光光を透過させるマスク又はレチクル領域には、スリットなどからなる回折格子パターンが設けられ、露光光の透過する光強度を制御することができるようになっている。このようにして、露光時に上記ハーフトーンマスクを使用して、フォトレジスト16の形状を、多結晶半導体膜14aのうち、特性をあらかじめシフトさせる、孤立したパターンに対応するフォトレジスト16の膜厚が、特性をシフトさせる注入を行う必要のない、孤立したパターンのフォトレジスト17の膜厚よりも薄くなるように形成する。つまり、多結晶半導体膜14aにあらかじめ特性をシフトするための第一不純物イオン注入を行った場合に、照射された不純物イオンがフォトレジスト16を通過し、上記特性をシフトさせる、孤立した素子パターンに注入されるようなフォトレジスト16の膜厚であることを意味する。このようなフォトレジスト16の膜厚としては、例えば、50nm~300nm程度であることが好ましい。一方、多結晶半導体膜14aのあらかじめ特性をシフトさせる必要のない孤立パターンに対応するフォトレジスト17の膜厚としては、多結晶半導体膜14aに第一不純物イオン注入を行った場合に、照射された不純物イオンをフォトレジスト17領域内で遮断し、多結晶半導体膜14aに所定濃度の不純物イオンが到達しない程度の膜厚である。このようなフォトレジスト17の膜厚としては、例えば、500nm以上であることが好ましい。なお、フォトレジスト16,17とは、パターン化された本願のレジストパターンを指すものである。次に、図4bに示すように、上記フォトレジスト16,17をマスクとして、多結晶半導体膜14aに対して、低濃度の不純物イオンリンイオンを例えば、0.1×102~約10×1011/cm2のドーズ量で注入する。これによって、上記フォトレジスト16の膜厚が薄い領域については、不純物イオンがフォトレジスト16を通過し、多結晶半導体膜14aに注入される。続けて、図4cに示すように、上記所定形状にパターニングされたフォトレジスト16,17をマスクとして、フォトレジスト16の下層に形成されている多結晶半導体膜14aを所定形状にエッチングする。このとき、フォトレジスト17に相当する領域の周辺部のうち、少なくともチャネル部分に相当する部分を、エッチングの際に、取り除いておくことが望ましい。これにより、第一不純物注入時に、フォトレジスト17周辺のレジストテーパー部分に打ち込まれることにより形成される不純物注入領域を取り除くことが可能になり、半導体素子の動作安定性を、著しく向上させることができる。エッチング方法としては、ドライエッチング又はウエットエッチングなどの各種方法が適用可能である。このようにしてフォトレジスト16をマスクとして、自己整合的セルフアライメントに多結晶半導体膜14aに、必要な分だけ特性をシフトさせた半導体層のパターニングを行うことができる。一方、膜厚がフォトレジスト16よりも厚いフォトレジスト17で覆われた領域は、不純物イオンがフォトレジスト17により遮断されるため、不純物イオンは多結晶半導体膜14aの領域には到達しない。また、多結晶半導体膜14aへの不純物イオン注入を、エッチングの後に実施する方法も好ましい。本実施形態で特徴的な点は、上述したように、多結晶半導体膜14a上に成膜したフォトレジスト16,17を、それぞれ孤立した所定形状にパターニングし、これをマスクとしてあらかじめ特性をシフトさせる素子に対してのみ、不純物イオンを多結晶半導体膜14aに注入している点である。即ち、従来のように複数回のフォト工程を経て、不純物イオン注入による特性シフト及びパターニングを行うのではなく、1回のフォト工程にて、不純物注入とパターニングとを行っている点である。次に、図5aに示すように、多結晶半導体膜14a上に成膜されたフォトレジスト16,17を剥離し、多結晶半導体膜14a上を含む基板本体10の全面に、プラズマCVD法、スパッタ法などによりゲート絶縁膜22を形成する。続けて、図5bに示すように、ゲート絶縁膜22上に、フォトレジスト23を形成し、このフォトレジスト23をマスクに、高濃度注入領域18を形成する。さらに図5cに示すように剥離工程を経た後、ゲート電極24aを形成し、ゲート電極24aをマスクに、低濃度不純物注入を行い、低濃度注入領域26を形成することで、LDD構造を持つ半導体層を形成することができる。以上により、あらかじめ特性をシフトさせることで、特性を安定化させるデバイスを形成するにあたって、フォト回数を増やすことなく、あらかじめ特性をシフトさせる素子と、シフトさせない素子を、ほぼ同時に、同一基板上に形成することができる。[第2の実施の形態]次に、CMOS型の半導体の場合について説明する。図6aに示すように、第一不純物注入を行った後、剥離にてレジストを取り除いた上で、さらにフォトレジスト46を、少なくとも前記フォトレジスト16に対応する、第一不純物注入領域を覆うように形成する。次に、図6bに示すように、前述の第一不純物とは反対の特性を示す不純物の注入を行うことで、第一不純物注入時には、フォトレジスト17で遮蔽されていた多結晶半導体膜14bの領域の半導体特性をあらかじめシフトさせることが可能になり、二種類の相反する特性をもつ素子の特性制御を、フォトの回数を増やすことなく、同一平面に形成することができる。さらに、第一不純物注入の際に形成された、第二不純物注入領域の周辺部に、レジストテーパー部を通じて注入されてしまうことで形成される、特性に不具合をもたらす部分を、カウンタードープすることで、上記第二不純物形成領域の素子の特性を安定化させることができる。次に、図6cに示すように、多結晶半導体膜14a上に成膜されたフォトレジスト46を剥離し、多結晶半導体膜14a,14b上を含む基板本体10の全面に、プラズマCVD法、スパッタ法などによりゲート絶縁膜22を形成する。続けて、ゲート絶縁膜22上にフォトレジスト76を形成し、高濃度注入領域の高濃度不純物注入、剥離工程を行うことで異なる特性、すなわちn型とp型の半導体素子の両方の特性を、あらかじめシフトさせることができる。なお、ゲート絶縁膜22を形成した後に、フォトレジスト46を形成し、第二不純物注入を行うことも可能である。以上説明したように、本実施形態では、異なる膜厚のフォトレジスト16,17を多結晶半導体膜14a上に直接的に形成した後、特性をあらかじめシフトさせる素子に対応するフォトレジスト16の膜厚をフォトリソグラフィー法により所定形状に薄く形成している。これにより、上記フォトレジスト16をマスクとして多結晶半導体膜14aに所定濃度の不純物を注入することができる。その後、上記フォトレジスト16,17をマスクにして、エッチングすることができる。即ち、一回のフォトリソグラフィー工程により形成した所定形状のフォトレジスト16を、多結晶半導体膜14aのエッチングと、第一不純物の注入との両工程にマスクとして併用することができる。従って、従来法と比較して、フォトリソグラフィー工程を1回削減することができる。また、フォトリソグラフィー工程に付随する工程、例えば、フォトレジスト16の剥離などの工程についても削減することができる。また、フォトレジスト16,17の剥離工程の後、上記第一不純物と相反する特性をもつ第二不純物を注入することで、フォトレジスト17に相当する部分に相当する半導体素子の特性を、フォトレジスト16に相当する素子と相反するように、特性をシフトさせることができる。また、第一不純物注入時に、フォトレジスト17の周辺部に発生するテーパー部分を通じて形成される、意図しない注入エリアの不純物注入領域を、少なくとも、特性に影響しない状態に安定化させることもできる。[電子機器]以下、本発明の上記実施形態の液晶装置を備えた電子機器の具体例について説明する。図7は、電子機器としての液晶表示テレビジョンの一例を示した斜視図である。図7に示すように、本実施形態の電子機器としての液晶表示テレビジョン1200は、テレビジョン本体1202に、上記液晶装置1を用いた表示部1201と、スピーカー1203とを有している。したがって、半導体装置の製造工程が簡略化され、高いコストパフォーマンスを有する液晶表示テレビジョン1200が実現されている。なお、上述した液晶装置1は、上記液晶表示テレビジョン1200以外にも種々の電子機器に適用することができる。例えば、プロジェクター、マルチメディア対応のパーソナルコンピューターPCおよびエンジニアリングワークステーションEWS、ページャー、ワードプロセッサー、ビューファインダー型またはモニター直視型のビデオテープレコーダー、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。例えば、上記実施形態では、所定領域に対応するレジストの膜厚を他の領域の膜厚より薄く形成したレジストをマスクとして、多結晶半導体膜に不純物イオン注入を行っていた。これに対して、上記所定領域に対応するレジストの膜厚を薄く形成したレジストを再露光ハーフトーン露光などすることにより、上記レジストの薄く形成した領域に対応する多結晶半導体膜を露出させた後、多結晶半導体膜に直接的に不純物を注入してもよい。これにより、多結晶半導体膜に不純物を均一に注入することができる。なお、この場合には、直接、多結晶半導体膜に不純物注入を行うため、不純物イオン注入装置の加速電圧などを上記実施形態よりも低く設定して、不純物イオン注入を行うことが好ましい。"