外部電源から内部回路に給電するための給電線と所定の固定電位との間に接続され、前記給電線の電圧を分圧する第1分圧回路と、前記第1分圧回路により分圧された分圧電圧と参照電圧とを比較し、当該分圧電圧が当該参照電圧を超えたとき、前記給電線に挿入された電源スイッチをオフさせるための信号を出力する第1コンパレータと、前記第1分圧回路により分圧された分圧電圧が生成される第1ノードと、前記固定電位との間に接続される第1保護スイッチと、を備え、前記第1保護スイッチは、前記第1ノードの電圧が第1設定電圧を超えるとオンすることを特徴とする保護回路。前記給電線と前記固定電位との間に接続され、前記給電線の電圧を分圧する第2分圧回路と、前記第2分圧回路により分圧された分圧電圧と参照電圧とを比較し、当該分圧電圧が当該参照電圧を超えたとき、前記電源スイッチをオフさせるための信号を出力する第2コンパレータと、前記第2分圧回路により分圧された分圧電圧が生成される第2ノードと、前記固定電位との間に接続される第2保護スイッチと、さらに備え、前記第2保護スイッチは、前記第2ノードの電圧が第2設定電圧を超えるとオンし、前記第1分圧回路、前記第1コンパレータおよび前記第1保護スイッチは、前記給電線の電圧が上限電圧を超えるか否かを検出するための回路であり、前記第2分圧回路、前記第2コンパレータおよび前記第2保護スイッチは、前記給電線の電圧が下限電圧を超えるか否かを検出するための回路であることを特徴とする請求項1に記載の保護回路。電源端子を少なくとも備えるコネクタと、内部回路とを接続する入出力回路であって、前記電源端子と前記内部回路とを接続する給電線に挿入される電源スイッチと、前記電源端子と前記電源スイッチとの間の給電線の電圧を検出し、その検出結果に応じて前記電源スイッチをオン/オフする電源検出回路と、を備え、前記電源検出回路は、請求項1または2に記載の保護回路を含むことを特徴とする入出力回路。前記電源端子から給電される電圧を受け、定電圧を請求項1または2に記載の保護回路に供給するレギュレータをさらに備え、前記参照電圧を生成する参照電圧源に前記内部回路内の電源から給電不可の場合、前記レギュレータは、前記定電圧を前記参照電圧源に供給することを特徴とする請求項3に記載の入出力回路。前記電源端子と前記電源スイッチとの間の給電線と前記固定電位との間に接続され、前記給電線の電圧を分圧する第3分圧回路と、前記第3分圧回路により分圧された分圧電圧と参照電圧とを比較し、当該分圧電圧が当該参照電圧を超えたとき、前記レギュレータの動作を停止させるための信号を出力する第3コンパレータと、さらに備え、前記第3分圧回路および前記第3コンパレータによる保護回路により超えたか否かが判定される上限電圧は、前記第1分圧回路、前記第1コンパレータおよび前記第1保護スイッチによる保護回路により超えたか否かが判定される上限電圧より高く設定されることを特徴とする請求項4に記載の入出力回路。前記電源端子と前記電源スイッチとの間の給電線と前記固定電位との間に接続され、前記給電線の電圧を分圧する第3分圧回路と、前記第3分圧回路により分圧された分圧電圧と参照電圧とを比較し、当該分圧電圧が当該参照電圧を超えたとき、前記レギュレータの動作を停止させるための信号を出力する第3コンパレータと、前記第3分圧回路により分圧された分圧電圧が生成される第3ノードと、前記固定電位との間に接続される第3保護スイッチと、さらに備え、前記第3保護スイッチは、前記第3ノードの電圧が第3設定電圧を超えるとオンし、前記第3分圧回路、前記第3コンパレータおよび前記第3保護スイッチによる保護回路により超えたか否かが判定される上限電圧は、前記第1分圧回路、前記第1コンパレータおよび前記第1保護スイッチによる保護回路により超えたか否かが判定される上限電圧より高く設定されることを特徴とする請求項4に記載の入出力回路。電源端子を少なくとも備えるコネクタと、内部回路とを接続する入出力回路であって、前記電源端子と前記内部回路とを接続する給電線に挿入される電源スイッチと、前記電源端子と前記電源スイッチとの間の給電線の電圧を検出し、その検出結果に応じて前記電源スイッチをオン/オフする電源検出回路と、前記給電線から第1上限電圧を超える電圧が検出されたとき、前記電源スイッチをオフして内部回路を保護するための第1保護回路と、前記電源端子から給電される電圧を受け、定電圧を前記第1保護回路に供給するレギュレータと、前記給電線から第1上限電圧より高い第2上限電圧を超える電圧が検出されたとき、前記レギュレータの動作を停止させる第2保護回路と、を備えることを特徴とする入出力回路。Micro-USBコネクタは、電源端子VBUS、グラウンド端子GND、差動対端子D、D-、識別線端子IDの5つの端子ピンで構成される。電源端子には様々なチャージャーが接続されるが、瞬間的に設定耐圧電圧を超える電圧が印加されることがある。たとえば、電力事情の悪い国や地域では商用電源が不安定であるため、AC-DCアダプタから設定耐圧電圧を超える電圧が印加されることがある。このような不測な事態に備えて高耐圧な素子を用いると、回路規模の増大を招く。本発明はこうした状況に鑑みなされたものであり、その目的は、回路規模の増大を抑制しながら、給電線に印加される規定外の高電圧から内部回路を保護する技術を提供することにある。本発明のある態様の保護回路は、外部電源から内部回路に給電するための給電線と所定の固定電位との間に接続され、給電線の電圧を分圧する第1分圧回路と、第1分圧回路により分圧された分圧電圧と参照電圧とを比較し、当該分圧電圧が当該参照電圧を超えたとき、給電線に挿入された電源スイッチをオフさせるための信号を出力する第1コンパレータと、第1分圧回路により分圧された分圧電圧が生成される第1ノードと、固定電位との間に接続される第1保護スイッチと、を備える。第1保護スイッチは、第1ノードの電圧が第1設定電圧を超えるとオンする。本発明の別の態様は、入出力回路である。この入出力回路は、電源端子を少なくとも備えるコネクタと、内部回路とを接続する入出力回路であって、電源端子と内部回路とを接続する給電線に挿入される電源スイッチと、電源端子と電源スイッチとの間の給電線の電圧を検出し、その検出結果に応じて電源スイッチをオン/オフする電源検出回路と、を備える。電源検出回路は、上述の保護回路を含む。本発明のさらに別の態様もまた、入出力回路である。この入出力回路は、電源端子を少なくとも備えるコネクタと、内部回路とを接続する入出力回路であって、電源端子と内部回路とを接続する給電線に挿入される電源スイッチと、電源端子と電源スイッチとの間の給電線の電圧を検出し、その検出結果に応じて電源スイッチをオン/オフする電源検出回路と、給電線から第1上限電圧を超える電圧が検出されたとき、電源スイッチをオフして内部回路を保護するための第1保護回路と、電源端子から給電される電圧を受け、定電圧を第1保護回路に供給するレギュレータと、給電線から第1上限電圧より高い第2上限電圧を超える電圧が検出されたとき、レギュレータの動作を停止させる第2保護回路と、を備える。本発明によれば、回路規模の増大を抑制しながら、給電線に印加される規定外の高電圧から内部回路を保護することができる。図1は、本発明の実施の形態に係る入出力回路10の構成を説明するための図である。入出力回路10は、コネクタ20と、内部回路である電源回路30および内部処理回路40とを接続する。以下、本明細書では入出力回路10、コネクタ20、電源回路30および内部処理回路40がスマートフォンに搭載される例を説明する。また、コネクタ20として、Micro-USBコネクタを採用する例を説明する。Micro-USBコネクタは、電源端子VBUS、グラウンド端子GND、差動対端子D、D-、識別線端子IDの5つの端子ピンで構成される。電源回路30は、電池31および充電回路32を含む。電池31には、リチウムイオン電池やニッケル水素電池が採用される。コネクタ20にチャージャーが接続されると、充電回路32による制御のもと、入出力回路10内の電源パスを介して当該チャージャーから電池31に電力が充電される。内部処理回路40は、メインプロセッサ41、第1回路51、第n回路5nを含む。メインプロセッサ41は、搭載される端末装置本実施の携帯では、スマートフォン全体を制御する。第1回路51、第n回路5nは、それぞれ専用の処理を実行する回路である。たとえば、画像処理回路、音声処理回路、PHYPhysicalLayerChip回路、UART回路などが該当する。メインプロセッサ41、第1回路51、第n回路5nは、コネクタ20に接続された装置たとえば、PCまたはアクセサリ機器たとえば、イヤホン、ヘッドフォン、マイクと入出力回路10を介して信号をやりとりする。入出力回路10は、電源スイッチ11、電源検出回路12、識別端子電圧検出回路13、データ端子電圧検出回路14、制御部15およびデータ線スイッチ部16を含む。入出力回路10の電源は、基本的に、VDD端子を介して電池31から供給される。なお、電源検出回路12の電源は、VBUS端子を介してコネクタ20に接続されたチャージャーから供給される。本実施の形態では電源スイッチ11および電源検出回路12を含むVBUS系の構成を28V耐圧で設計する。電源スイッチ11は、VBUS端子と内部回路とを接続する給電線に挿入され、VBUS端子を介してコネクタ20に接続されたチャージャーから供給される電力を、VBUSOUT端子を介して電池31に導通させるか遮断させるかを切り替えるスイッチである。電源スイッチ11には、パワーMOSFETなどを採用することができる。電源スイッチ11の切り替えは電源検出回路12により制御される。電源検出回路12は、VBUS端子と電源スイッチ11との間の給電線の電圧を検出し、その検出結果に応じて電源スイッチ11をオン/オフする。より具体的には、電源検出回路12はVBUS端子への外部からの給電を検出すると、電源スイッチ11をオンするとともに、制御部15に電源検出を通知する。なお、制御部15から電源スイッチ11をオンすることの許可信号を受信してから電源スイッチ11をオンする設計であってもよい。電源検出回路12は、低電圧ロックアウト回路UVLOおよび過電圧保護回路OVPを含む。低電圧ロックアウト回路UVLOおよび過電圧保護回路OVPの詳細は後述する。識別端子電圧検出回路13は、ID端子の電圧を検出して制御部15に通知する。たとえば、識別端子電圧検出回路13はアナログ/デジタル変換器で構成できる。アクセサリ機器の多くは、そのID端子とGND端子間の抵抗値を自己の識別情報として利用している。したがって、コネクタ20のID端子の電圧を検出することにより、コネクタ20に接続されたアクセサリ機器の種別を、ほぼ特定することができる。データ端子電圧検出回路14は、DP端子およびDM端子の電圧を監視および検出する。より具体的には、データ端子電圧検出回路14は、DP端子およびDM端子の少なくとも一方のオープン、プルアップ、プルダウンまたは両端子間のショートを検出する。また、プルアップ/プルダウンの種類プルアッププルダウン抵抗の違いも検出できる。データ端子電圧検出回路14は、検出結果を制御部15に通知する。制御部15は、入出力回路10全体を制御する。本実施の形態では、制御部15にI2Cシリアルコントローラを採用する例を説明する。この場合、制御部15は内部処理回路40からI2C_SCL端子を介してクロック信号を受ける。また、制御部15と内部処理回路40間はI2C_SDA端子を介してデータ信号がやりとりされる。また、制御部15は内部処理回路40にINTB端子を介して割込信号を供給する。さらに、制御部15は内部処理回路40からRESETB端子を介してハードウェアリセット信号を受ける。制御部15は充電回路32にCHG_DETB端子を介してチャージャー検出信号を供給する。また、制御部15は電源検出回路12、識別端子電圧検出回路13およびデータ端子電圧検出回路14のそれぞれに制御信号を供給することができる。データ線スイッチ部16は、複数のスイッチを含み、内部処理回路40とDP端子およびDM端子を介して外部機器とやりとりされる各種信号のスイッチング制御を行う。なお、本明細書ではデータ線スイッチ部16のスイッチングには注目しないため、その詳細な内部構成の説明は省略する。図2は、低電圧ロックアウト回路UVLOおよび過電圧保護回路OVPの構成例を示す図である。低電圧ロックアウト回路UVLOおよび過電圧保護回路OVPは、上記給電線を通じて内部回路に給電される電圧を一定のレンジに制限するための回路である。本実施の形態では、当該レンジを4V~6Vに設定する。低電圧ロックアウト回路UVLOは当該レンジの下限電圧本実施の形態では4Vを下回るか否かを検出するための回路であり、当該下限電圧を下回ると電源スイッチ11をオフする。過電圧保護回路OVPは当該レンジの上限電圧本実施の形態では6Vを上回るか否かを検出するための回路であり、当該上限電圧を上回ると電源スイッチ11をオフする。過電圧保護回路OVPは、第1分圧回路、第1コンパレータCP1および第1トランジスタT1を備える。第1分圧回路は、上記給電線と所定の固定電位との間に接続され、上記給電線の電圧を分圧する。本実施の形態では当該固定電位はグラウンド電位とする。なお、後述する図5の構成を採用する場合、コンパレータCP2CP1の電源には上記給電線からレギュレータを介した電圧が供給される。第1分圧回路は、第1.1抵抗R11、第1.2抵抗R12、第1.3抵抗R13、第1.4抵抗R14および第1.5抵抗R15が直列接続されて構成される。第1.2抵抗R12と第1.3抵抗R13との間の第1ノードNbの電圧が第1コンパレータCP1の入力電圧となる。本実施の形態では第1.1抵抗R11および第1.2抵抗R12の合成抵抗と、第1.3抵抗R13、第1.4抵抗R14および第1.5抵抗R15の合成抵抗の比が1:4に設定される。すなわち、上記給電線の電圧が6Vのとき第1ノードNbの電圧は1.2Vとなる。第1コンパレータCP1は、第1分圧回路により分圧された分圧電圧本実施の形態では第1ノードNbの電圧と参照電圧Refとを比較し、当該分圧電圧が当該参照電圧Refを高電位方向に超えたとき、電源スイッチ11をオフさせるための信号を出力する。当該参照電圧Refは後述するバンドギャップリファレンス回路12c図5参照により生成され、本実施の形態では1.2Vに設定する。第1トランジスタT1は、第1ノードNbとグラウンドとの間に接続される。より具体的には、第1トランジスタT1のソース端子はグラウンドに接続され、そのゲート端子は第1.1抵抗R11と第1.2抵抗R12との間のノードに接続され、そのドレイン端子は第1ノードNbに接続される。第1トランジスタT1は、第1.1抵抗R11と第1.2抵抗R12との間のノード電圧が第1トランジスタT1の閾値を超えるとオンする。第1トランジスタT1がオンすると、第1ノードNbから電流Ibがグラウンドに引き抜かれ、第1ノードNbの電圧の上昇を抑える。すなわち、第1トランジスタT1は第1ノードNbの電圧が第1設定電圧を超えるとオンする保護スイッチとして機能する。当該保護スイッチを設けることにより、第1コンパレータCP1の耐圧を下げることができ、第1コンパレータCP1の回路規模、消費電力を削減できる。なお、第1トランジスタT1を設けない場合、本実施の形態では上記28V耐圧に対応した耐圧で第1コンパレータCP1を設計する必要がある。低電圧ロックアウト回路UVLOは、第2分圧回路、第2コンパレータCP2および第2トランジスタT2を備える。第2分圧回路は、上記給電線とグラウンドとの間に接続され、上記給電線の電圧を分圧する。なお、後述する図5の構成を採用する場合、コンパレータCP2CP1の電源には上記給電線からレギュレータを介した電圧が供給される。第2分圧回路は、第2.1抵抗R21、第2.2抵抗R22、第2.3抵抗R23、第2.4抵抗R24および第2.5抵抗R25が直列接続されて構成される。第2.2抵抗R22と第2.3抵抗R23との間の第2ノードNaの電圧が第2コンパレータCP2の入力電圧となる。本実施の形態では第2.1抵抗R21および第2.2抵抗R22の合成抵抗と、第2.3抵抗R23、第2.4抵抗R24および第2.5抵抗R25の合成抵抗の比が3:7に設定される。すなわち、上記給電線の電圧が4Vのとき第2ノードNaの電圧は1.2Vとなる。第2コンパレータCP2は、第2分圧回路により分圧された分圧電圧本実施の形態では第2ノードNaの電圧と参照電圧Refとを比較し、当該分圧電圧が当該参照電圧Refを低電位側に超えたとき、電源スイッチ11をオフさせるための信号を出力する。当該参照電圧Refは後述するバンドギャップリファレンス回路12c図5参照により生成され、本実施の形態では1.2Vに設定する。第2トランジスタT2は、第2ノードNaとグラウンドとの間に接続される。より具体的には、第2トランジスタT2のソース端子はグラウンドに接続され、そのゲート端子は第2.1抵抗R21と第2.2抵抗R22との間のノードに接続され、そのドレイン端子は第2ノードNaに接続される。第2トランジスタT2は、第2.1抵抗R21と第2.2抵抗R22との間のノード電圧が第2トランジスタT2の閾値を超えるとオンする。第2トランジスタT2がオンすると、第2ノードNaから電流Iaがグラウンドに引き抜かれ、第2ノードNaの電圧の上昇を抑える。すなわち、第2トランジスタT2は第2ノードNaの電圧が第2設定電圧を超えるとオンする保護スイッチとして機能する。当該保護スイッチを設けることにより、第2コンパレータCP2の耐圧を下げることができ、第2コンパレータCP2の回路規模、消費電力を削減できる。なお、第2トランジスタT2を設けない場合、本実施の形態では上記28V耐圧に対応した耐圧で第2コンパレータCP2を設計する必要がある。図3は、低電圧ロックアウト回路UVLOの第2ノードNaの電圧および過電圧保護回路OVPの第1ノードNbの電圧の特性を示す図である。電圧特性Na1は温度125°Cのときの第2ノードNaの電圧特性を示し、電圧特性Na2は温度25°Cのときの第2ノードNaの電圧特性を示し、電圧特性Na3は温度-40°Cのときの第2ノードNaの電圧特性を示す。いずれの場合も、VBUS端子から給電される電圧が8V程度までは第2ノードNaの電圧がリニアに上昇し、それを超えると第2ノードNaの電圧上昇が抑えられることが分かる。電圧特性Nb1は温度125°Cのときの第1ノードNbの電圧特性を示し、電圧特性Nb2は温度25°Cのときの第1ノードNbの電圧特性を示し、電圧特性Nb3は温度-40°Cのときの第1ノードNbの電圧特性を示す。いずれの場合も、VBUS端子から給電される電圧が12V程度までは第1ノードNbの電圧がリニアに上昇し、それを超えると第1ノードNbの電圧上昇が抑えられることが分かる。また、VBUS端子から給電される電圧が28Vの場合であっても、低電圧ロックアウト回路UVLOの第2ノードNaの電圧および過電圧保護回路OVPの第1ノードNbの電圧はいずれも、5V未満であることが分かる。したがって、第1コンパレータCP1および第2コンパレータCP2は5V耐圧で設計すれば足りる。5V耐圧のトランジスタで構成されるコンパレータは、5V耐圧より高耐圧なトランジスタで構成されるコンパレータより検知精度が高くなる。また、省面積で設計可能になる。図4は、低電圧ロックアウト回路UVLOの第2トランジスタT2に流れる電流Iaおよび過電圧保護回路OVPの第1トランジスタT1に流れる電流Ibの特性を示す図である。電流特性Ib1は温度125°Cのときの第1トランジスタT1に流れる電流特性を示し、電流特性Ib2は温度25°Cのときの第1トランジスタT1に流れる電流特性を示し、電流特性Ib3は温度-40°Cのときの第1トランジスタT1に流れる電流特性を示す。いずれの場合も、VBUS端子から給電される電圧が12V程度までは第1トランジスタT1に電流が流れず、それを超えると電流が流れはじめ、第1ノードNbの電圧上昇が抑えられることになる。電流特性Ia1は温度125°Cのときの第2トランジスタT2に流れる電流特性を示し、電流特性Ia2は温度25°Cのときの第2トランジスタT2に流れる電流特性を示し、電流特性Ia3は温度-40°Cのときの第2トランジスタT2に流れる電流特性を示す。いずれの場合も、VBUS端子から給電される電圧が8V程度までは第2トランジスタT2に電流が流れず、それを超えると電流が流れはじめ、第2ノードNaの電圧上昇が抑えられることになる。VBUS端子から給電される電圧が6V未満では、第1トランジスタT1にも第2トランジスタT2にも電流が流れず、第1コンパレータCP1および第2コンパレータCP2によるいずれの電圧検知動作にも影響を与えないことが分かる。図5は、電源検出回路12の構成例を示す図である。当該構成例において電源検出回路12は、レギュレータ12a、電源選択回路12b、バンドギャップリファレンス回路12c、過電圧保護回路OVP、低電圧ロックアウト回路UVLOおよび前置過電圧保護回路OVPpを備える。レギュレータ12aは、VBUS端子から給電される電圧を受け、定電圧を電源選択回路12b、過電圧保護回路OVPおよび低電圧ロックアウト回路UVLOに供給する。レギュレータ12aには、たとえば、一般的な低損失レギュレータを採用できる。電源選択回路12bは、内部回路より厳密には電源回路30から供給される内部電源とレギュレータ12aから供給される外部電源のいずれか一方を選択して、バンドギャップリファレンス回路12cに供給する。なお、電源選択回路12bにより選択された電源は、バンドギャップリファレンス回路12cの電源としてだけでなく、図示しない、VBUS系を制御するためのその他の制御電圧としても活用される。電源回路30内の電池31の容量がゼロであって内部回路から給電不可の場合など、電源選択回路12bはレギュレータ12aから供給される外部電源を選択する。一方、コネクタ20にチャージャーが接続されていない場合、電源選択回路12bは内部回路から供給される内部電源を選択する。内部回路からの給電が可能であり、コネクタ20にもチャージャーが接続されている場合、電源選択回路12bは内部電源を選択してもよいし、外部電源を選択してもよい。バンドギャップリファレンス回路12cは、電源選択回路12bから供給される電圧をもとに過電圧保護回路OVPおよび低電圧ロックアウト回路UVLOの参照電圧Refを生成する。前置過電圧保護回路OVPpは、上記給電線を通じて内部回路に給電される電圧を検出するための回路である。前置過電圧保護回路OVPpにより超えたか否かが判定される上限電圧本実施の形態では12Vは、過電圧保護回路OVPにより超えたか否かが判定される上限電圧本実施の形態では6Vより高く設定される。前置過電圧保護回路OVPpの回路構成は、図2に示した過電圧保護回路OVPの回路構成と基本的に同様である。以下、相違点について説明する。前置過電圧保護回路OVPpでは、第1コンパレータCP1は、第1ノード電圧Nbが参照電圧Refを高電位側に超えたとき、電源スイッチ11をオフするための信号ではなく、レギュレータ12aの動作を停止させるための信号を出力する。なお、第1トランジスタT1は設けても設けなくてもよいが、設けたほうが第1コンパレータCP1の耐圧を下げることができ、回路規模および消費電力の削減に寄与することは既に説明した。また、本前置過電圧保護回路OVPpはレギュレータを保護するだけなため、過電圧保護回路OVPと比べ、必ずしも高精度な判定は不要である。したがって、レギュレータの耐圧次第で精度を落とすことができ、その場合、コンパレータも簡略化が可能である。本構成例によれば、上記給電線の電圧が12Vを超えるとレギュレータ12aが停止する設計であるため、レギュレータ12aの耐圧を28V耐圧ではなく、それ以下本実施例では12V耐圧に下げることができる。したがって、レギュレータ12aの回路規模および消費電力を削減できる。本構成例では、上記給電線の電圧が12Vを超えるとレギュレータ12aが停止するため、過電圧保護回路OVPおよび低電圧ロックアウト回路UVLOも停止するが、上記給電線の電圧が12V以下になるとレギュレータ12aが復帰し、過電圧保護回路OVPおよび低電圧ロックアウト回路UVLOも復帰する。以上説明したように本実施の形態によれば、過電圧保護回路OVPに第1トランジスタT1を設けたことにより、回路規模の増大を抑制しながら、給電線に印加される規定外の高電圧から内部回路を保護することができる。回路規模の増大が抑制されるため、低コスト化、低消費電力化も図れる。また、同様の構成の低電圧ロックアウト回路UVLOを設けたことにより、規定外の高電圧が入力されても検知回路そのものも保護されるとともに、一定のレンジ内の電圧を内部回路に供給することができ、内部回路の設計を容易にできる。また、前置過電圧保護回路OVPpを設けたことにより、2段階の過電圧保護を行なうとともに、レギュレータ12aの回路規模を削減できる。以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。たとえば、図2に示した過電圧保護回路OVPは、Micro-USB規格以外の給電可能な通信規格の過電圧保護、およびデータ通信を伴わない給電回路の過電圧保護にも適用可能である。また、図5に示した過電圧保護回路OVPおよび前置過電圧保護回路OVPpの回路構成は、図2に示した回路構成に限定されるものではない。