透明電極上に低抵抗皮膜層を形成する方法において、下地に低応力皮膜層を形成する工程と、前記低応力皮膜層よりも抵抗の低い低抵抗皮膜層を前記低応力皮膜層上に形成する工程とからなることを特徴とする半導体部品の製造方法。前記低応力皮膜層はNi-P皮膜層であることを特徴とする請求項1に記載の半導体部品の製造方法。前記低抵抗層はAuであることを特徴とする請求項1に記載の半導体部品の製造方法。前記低応力皮膜層の内部応力が10kgf/mm2以下であることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体部品の製造方法。前記低応力皮膜層の膜厚は0.02μm~3μm以下であり、前記低抵抗皮膜層よりも膜厚が厚く、かつ、前記低抵抗層の膜厚は0.01μm~3μm未満であり、前記低応力皮膜層よりも膜厚が薄いことを特徴とする請求項1乃至請求項4のいずれかに記載の半導体部品の製造方法。従来の技術では、透明電極上にNi、P等のメッキ層を形成した後、Au、Ag、Cu等の低抵抗金属及びこれらの合金による低抵抗金属皮膜をめっき等により形成したとしても、透明電極と低抵抗金属皮膜との間の密着性は不十分であった。そのため皮膜形成後にさらに熱処理をすることにより、密着強度を高くする必要があった。熱処理工程が追加されることで、熱膨張係数のミスマッチ等に起因するアライメントの精度が悪くなるという問題が生じていた。更には、工数増加による原価上昇、熱処理による歩留まり率の低下等の問題が生じていた。そこで熱処理をしなくても十分な密着強度を得ることのできる透明電極に低抵抗金属膜を形成する方法が望まれていた。さらに付け加えれば、従来技術による半導体の製造方法では、透明電極上のパターン幅は、50μm程度が限界である。今後のIT機器の薄型化、高密度化を考慮すると、透明電極上のパターン幅は4μm程度まで微細化することが要求されており、現状の製造方法では、これに対応することが出来ないという問題がある。めっき膜の内部応力と基板材との密着性の相関は経験的に知られており、実用的には内部応力の低いめっき膜が良好な密着性を示すことが知られている。発明者らは透明電極上に金属膜層を形成する際にも、かかる知見を考慮しつつ鋭意研究を行い、最適な内部応力と膜厚を有するめっき層を開発するに至った。上記課題を解決するため、本発明は、透明電極上に低抵抗皮膜層を形成する方法において、下地に低応力皮膜層を形成する工程と、前記低応力皮膜層よりも抵抗の低い低抵抗皮膜層を前記低応力皮膜層上に形成する工程とからなることを特徴とする半導体部品の製造方法をその要旨とした。本発明は、前記低応力皮膜層はNi-P皮膜層であることを特徴とする半導体部品の製造方法をその要旨とした。本発明は、前記低抵抗層はAuであることを特徴とする半導体部品の製造方法をその要旨とした。低抵抗層がAuを主成分とする層としたのは、低応力層であるNi-P層よりも低抵抗であることはもちろん、耐食性、抵抗等を総合的に考慮したものである。本発明は、前記低応力皮膜層の内部応力が10kgf/mm2以下であることを特徴とする半導体部品の製造方法をその要旨とした。内部応力はたわみ法JISH8626により測定を行った。発明者らは、上層めっき部と下層めっき部とからなる2段めっき層についての密着性向上を目指して鋭意実験を重ねた。その結果、一定の膜厚という条件のもと、上層めっき部にテープを貼り、該テープをはがす際にめっき部分がテープに貼りつく面積により密着性を評価することにより、下層めっき部の内部応力と上層めっき部の密着性とは相関関係があることを見出した図2参照。はがれ面積を指標とした密着強度の大小は、はがれ面積が大きいほど、密着性は低いこととなる。すなわち、はがれ面積の大小は密着強度の大小と見ることができるため、内部応力とはがれ面積の関係は内部応力と密着性との関係を示すこととなる。出願人らは実験を行い、図2に示すように、はがれ面積と内部応力とは相関関係があることを確認した。実験結果によれば、内部応力が10kgf/mm2以下の時には、はがれ面積がほぼゼロである図2参照。これはすなわち、密着性が十分であることを実証していることとなる。さらに内部応力が10kgf/mm2以上となると、内部応力が増大すればするほど、はがれ面積が増大することが実験で明らかになった。本発明は、前記低応力皮膜層の膜厚は0.02μm~3μm以下であり、前記低抵抗皮膜層よりも膜厚が厚く、かつ、前記低抵抗層の膜厚は0.01μm~3μm未満であり、前記低応力皮膜層よりも膜厚が薄いことを特徴とする半導体部品の製造方法をその要旨とした。内部応力値と膜厚との間には、いわゆる膜厚依存性がみられ、膜厚が増加するにつれて内部応力は低下が見られることが知られている。これは、内部応力の極小化による基板膜界面の空隙発生の抑制および弾性変形エネルギ、破断エネルギの極小化による基板膜界面近傍の強靭性化によるものと考えられる。低応力皮膜層の膜厚が0.01μm以下の時には、内部応力が大き過ぎることにより密着性が低くなり実用的ではない。逆に、3μm以上の膜厚では本発明の対象となる製品のような小型化及び軽量化を求められる場合には適さない。本方法を採用することにより、熱処理することなく、必要な密着性を有する低抵抗金属膜を形成することができた。熱処理工程を必要としないので、歩留まりの低下が無く、アライメントの精度の低下もなく、IT機器の薄型化、高密度化にも対応が可能となる。図面を参照しつつ、本発明を実施するための形態について説明する。図1はベース材料40上に透明電極30を形成した後、まず低応力皮膜層20をめっきし、その上に低抵抗皮膜層10を積層しためっき層であって、低応力皮膜層20はNi-P層であり、低抵抗皮膜層10はAu層である。まず、ベース材料40としてのPBT樹脂の上に、スパッタリングもしくは蒸着により透明電極30ITO膜を形成し、フォトエッチングにより正方形もしくは矩形状の表示領域に複数のITO透明電極7をライン状に配列する。透明電極30がライン状に配列された基板に対し、表面に付着している油脂類、酸化物、水酸化物、ホコリ等を除去することにより良好なめっき皮膜を析出させる目的でクリーナー処理を行う。エッチング工程では、フッ化物、NaOH等で表面を化学的に粗化凹凸する。これは投錨効果により、めっき皮膜の透明電極30に対する密着力を増大させるための処理である。そこに、無電解めっきの核となる触媒金属を吸着させる。一般には、Pd-Sn錯体を用いる。このようなパラジウム触媒を吸着させる工程をキャタリストという。スズ塩を溶解させ、酸化還元反応により金属パラジウムを生成する。このような工程をアクセレーターという。以上の前処理工程を経た後、透明導電膜30の上にNi-Pにより低応力皮膜層20を形成する。まず、透明導電膜30の表面を含めてベース材料40の表面の全体を被覆するように、無電解めっき法によってNi-Pを析出させて0.02~3μm厚の層を設ける。このとき、ガラス基板11の表面の全体にNi-P層を析出させるために、増感処理活性化処理として、pH4~6の塩化パラジウム水溶液濃度150ppm以上にガラス基板11を浸漬し、その後にニッケルめっき液に浸漬する。なお、水洗いを適宜行う。Ni-P層上に無電解めっきによりAu層を形成する。具体的には、Ni-P層の上に無電解めっきによりAu層厚み0.01~3μmを形成する。以上の方法にて、低応力皮膜層20として無電解Ni-Pめっきを行い、低抵抗膜10として無電解Auめっき処理を行った。形成された低応力皮膜層20のめっき厚みとめっき膜の密着性の良否、皮膜応力の測定を行った。測定結果を図2に示す。なお、本発明は上記に記載した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良等をしたとしても何ら差し支えないものである。