"重負荷時にPWM方式で駆動し、軽負荷時にPFM方式で駆動するとともに、入力電圧が供給される第1トランジスタと、該第1トランジスタと低電位電源との間に接続された第2トランジスタとをオンオフ制御することにより、前記入力電圧を電圧変換して、チョークコイルを介して負荷に供給する出力電圧を生成するDC-DCコンバータであって、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成する制御回路と、PFM方式での駆動時において前記第2トランジスタの両端子における電位差を検出し、該電位差が前記負荷から前記低電位電源に向かって電流が流れる電位差である場合に前記第2トランジスタをオフに制御するための検出信号を生成する逆流検出回路とを備え、前記第2トランジスタ及び前記逆流検出回路は、PFM方式での駆動時において理想ダイオードとして機能し、前記逆流検出回路は、前記PWM方式で駆動するときに入力される動作切替信号に基づいて、動作を停止することを特徴とするDC-DCコンバータ。前記PWM方式と前記PFM方式との切替点が、前記PWM方式で駆動するときに常に電流連続モードで動作するように設定されることを特徴とする請求項1に記載のDC-DCコンバータ。前記制御回路は、前記PFM方式で駆動するときに、前記出力電圧を一定に維持するように前記第1トランジスタのオン時間又はオフ時間を制御するとともに、前記PWM方式で駆動するときに、前記動作切替信号に応答して、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成することを特徴とする請求項1又は2に記載のDC-DCコンバータ。前記制御回路は、前記出力電圧又は該出力電圧の分圧電圧と、前記出力電圧に応じて設定された第1基準電圧とを比較して誤差信号を生成する誤差増幅回路と、前記誤差信号に応じたパルス幅を持つパルス信号を生成するパルス信号生成回路と、前記第1トランジスタに前記第1駆動信号を供給する第1ドライバ回路と、前記第2トランジスタに前記第2駆動信号を供給する第2ドライバ回路と、前記PWM方式で駆動するときに入力される信号レベルとは異なる信号レベルの前記動作切替信号がPFM方式で駆動するときに入力されて、該動作切替信号に基づいて、前記第1ドライバ回路から前記第2ドライバ回路に出力される前記第1駆動信号を無効とする駆動信号無効回路と、を含んで構成され、前記PWM方式で駆動するときには、前記第1ドライバ回路が前記パルス信号及び前記第2駆動信号に基づいて前記第1駆動信号を生成し、前記第2ドライバ回路が前記第1駆動信号に基づいて前記第2駆動信号を生成するとともに、前記PFM方式で駆動するときには、前記第1ドライバ回路が前記パルス信号に基づいて前記第1駆動信号を生成し、前記第2ドライバ回路が前記逆流検出回路からの前記検出信号に基づいて前記第2駆動信号を生成することを特徴とすることを特徴とする請求項3に記載のDC-DCコンバータ。前記制御回路が、前記PFM方式で駆動するときに前記第1トランジスタをオンするタイミングの前後において前記第2トランジスタを所定期間オフするようパルス幅信号を生成する貫通防止パルス発生回路を含むことを特徴とする請求項3又は4に記載のDC-DCコンバータ。重負荷時にPWM方式で駆動し、軽負荷時にPFM方式で駆動するとともに、入力電圧が供給される第1トランジスタと、該第1トランジスタと低電位電源との間に接続された第2トランジスタとをオンオフ制御することにより、前記入力電圧を電圧変換して、チョークコイルを介して負荷に供給する出力電圧を生成するDC-DCコンバータに備えられ、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成するDC-DCコンバータの制御回路において、PFM方式での駆動時において前記第2トランジスタの両端子における電位差を検出し、該電位差が前記負荷から前記低電位電源に向かって電流が流れる電位差である場合に前記第2トランジスタをオフに制御するための検出信号を生成する逆流検出回路を備え、前記第2トランジスタ及び前記逆流検出回路は、PFM方式での駆動時において理想ダイオードとして機能し、前記逆流検出回路は、前記PWM方式で駆動するときに入力される動作切替信号に基づいて、動作を停止することを特徴とするDC-DCコンバータの制御回路。このように、PWM方式及びPFM方式の切替機能を有するDC-DCコンバータでは、一般に幅広い負荷領域で高い変換効率を維持しながら、出力電圧を一定に保持できることが知られている。しかしながら、低負荷時に、メインスイッチングトランジスタをオフすると、負荷から同期用トランジスタを介してグランドに向かって流れる逆流電流が流れることがある。これにより、チョークコイルに蓄積したエネルギの損失が発生して、軽負荷時の変換効率が低下するという問題がある。本発明は上記問題点を解決するためになされたものであって、その目的は、負荷が軽減したときの逆流電流が少なく、軽負荷時の変換効率を高く維持することのできるDC-DCコンバータ及びDC-DCコンバータの制御回路を提供することにある。上記目的を達成するため、請求項1,6に記載の発明は、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成する制御回路と、PFM方式での駆動時において前記第2トランジスタの両端子における電位差を検出し、該電位差が前記負荷から前記低電位電源に向かって電流が流れる電位差である場合に前記第2トランジスタをオフに制御するための検出信号を生成する逆流検出回路とを備え、前記第2トランジスタ及び前記逆流検出回路は、PFM方式での駆動時において理想ダイオードとして機能し、前記逆流検出回路は、前記PWM方式で駆動するときに入力される動作切替信号に基づいて、動作を停止する。上記構成によれば、重負荷時のPWM方式で駆動する際には、動作切替信号に基づいて逆流検出回路の動作が停止され、制御回路によって第2トランジスタが同期用トランジスタとして動作される。これにより、逆流検出回路における消費電力が低減されるため、PWM方式で駆動する際のDC-DCコンバータ全体の消費電力を低減することができる。また、軽負荷時のPFM方式で駆動する際には、第2トランジスタと逆流検出回路とにより理想ダイオードが構成される。従って、第2トランジスタは理想ダイオードとして動作する。理想ダイオードは、半導体ダイオードのような順方向電圧降下が無く、逆方向に無限大のインピーダンスを持つものであり、理想的な整流特性が得られる。このため、エネルギ放出時の電圧降下が少なくなるとともに、負荷側から第2トランジスタに向かって流れる逆流電流が流れることが抑制されるため、軽負荷時の変換効率の低下を抑制することができる。なお、動作切替信号は、PWM方式で駆動するときに常に入力されている必要はなく、例えばPWM方式で駆動する所定の期間のみ入力される信号であってもよい。請求項2に記載の発明は、前記PWM方式と前記PFM方式との切替点が、前記PWM方式で駆動するときに常に電流連続モードで動作するように設定される。上記構成によれば、PWM方式で駆動する際には、逆流電流が発生せず、第2トランジスタが理想ダイオードとして動作するPFM方式で駆動する際にのみ逆流電流が発生する可能性がある。従って、上記第2トランジスタ理想ダイオードにより、逆流電流が流れることを好適に抑制することができる。請求項3に記載の発明は、前記制御回路は、前記PFM方式で駆動するときに、前記出力電圧を一定に維持するように前記第1トランジスタのオン時間又はオフ時間を制御するとともに、前記PWM方式で駆動するときに、前記動作切替信号に応答して、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成する。上記構成によれば、PWM方式で駆動する際には、第1トランジスタ及び第2トランジスタが同期整流方式で駆動され、PFM方式で駆動する際には、第2トランジスタが理想ダイオードとして駆動されつつ、第1トランジスタ及び第2トランジスタがダイオード整流方式で駆動される。請求項4に記載の発明は、前記制御回路は、前記出力電圧又は該出力電圧の分圧電圧と、前記出力電圧に応じて設定された第1基準電圧とを比較して誤差信号を生成する誤差増幅回路と、前記誤差信号に応じたパルス幅を持つパルス信号を生成するパルス信号生成回路と、前記第1トランジスタに前記第1駆動信号を供給する第1ドライバ回路と、前記第2トランジスタに前記第2駆動信号を供給する第2ドライバ回路と、前記PWM方式で駆動するときに入力される信号レベルとは異なる信号レベルの前記動作切替信号がPFM方式で駆動するときに入力されて、該動作切替信号に基づいて、前記第1ドライバ回路から前記第2ドライバ回路に出力される前記第1駆動信号を無効とする駆動信号無効回路と、を含んで構成され、前記PWM方式で駆動するときには、前記第1ドライバ回路が前記パルス信号及び前記第2駆動信号に基づいて前記第1駆動信号を生成し、前記第2ドライバ回路が前記第1駆動信号に基づいて前記第2駆動信号を生成するとともに、前記PFM方式で駆動するときには、前記第1ドライバ回路が前記パルス信号に基づいて前記第1駆動信号を生成し、前記第2ドライバ回路が前記逆流検出回路からの前記検出信号に基づいて前記第2駆動信号を生成する。上記構成によれば、PWM方式で駆動する際には、第1トランジスタ及び第2トランジスタが同期整流方式で駆動され、PFM方式で駆動する際には、第2トランジスタが理想ダイオードとして駆動されつつ、第1トランジスタ及び第2トランジスタがダイオード整流方式で駆動される。請求項5に記載の発明は、前記制御回路が、前記PFM方式で駆動するときに前記第1トランジスタをオンするタイミングの前後において前記第2トランジスタを所定期間オフするようパルス幅信号を生成する貫通防止パルス発生回路を含む。一般に、ダイオード整流方式においては、第1トランジスタと第2トランジスタとが共にオンすると、大きな貫通電流が流れてしまい、消費電力が増大するということが知られている。上記構成によれば、貫通防止パルス発生回路により第1トランジスタがオンする前後に第2トランジスタをオフすることで、上記貫通電流を防止することができ、消費電力の増大を抑制することができる。以上説明したように、本発明によれば、負荷が軽減したときの逆流電流が少なく、軽負荷時の変換効率を高く維持することが可能なDC-DCコンバータ及びDC-DCコンバータの制御回路を提供することができる。第1実施形態以下、本発明を具体化した一実施形態を図1~図9に従って説明する。図1に示すように、DC-DCコンバータ10aは、PWM方式又は擬似PFM方式による駆動により入力電圧Viを降圧変換して、所望の電圧値の出力電圧Voを生成する。このDC-DCコンバータ10aは、電流制御型DC-DCコンバータであり、制御回路11aと、チョークコイルL1と、平滑用コンデンサC1とを備えている。DC-DCコンバータ10aは、カレントモード動作により出力電圧Voを安定化させるように構成されている。カレントモード動作は、基準電圧と出力電圧Voとの差を誤差増幅器により増幅し、その増幅電圧とチョークコイルL1に流れる電流に比例する電圧とを電流比較器により比較し、チョークコイルL1のピーク電流を制御して出力電圧Voを安定化させる。制御回路11aの出力端子は、チョークコイルL1の第1端子に接続されている。チョークコイルL1の第2端子は、負荷としての半導体集積回路装置図示略に接続されている。制御回路11aは、チョークコイルL1を介して負荷に出力電圧Voを供給する。また、チョークコイルL1の第2端子には、出力電圧Voを平滑化する平滑用コンデンサC1が接続されている。出力電圧Voは、帰還信号FBとして制御回路11aに入力される。帰還信号FBは、制御回路11aの誤差増幅器21の反転入力端子に入力される。また、誤差増幅器21の非反転入力端子には、第1基準電源e1の第1基準電圧Vr1が入力される。誤差増幅器21は、帰還信号FBの電圧、すなわち出力電圧Voと第1基準電圧Vr1との差電圧を持つ信号S1を電流比較器22に出力する。電流比較器22は、誤差増幅器21からの誤差信号S1と、後述する電流検出回路33からの出力信号S8とが入力される。ここで、出力信号S8は、チョークコイルL1に流れる電流ILと比例する電圧を持つ信号である。電流比較器22は、信号S1,S8を比較した結果に応じてHレベル又はLレベルの信号S2をフリップフロップ回路FF回路23に出力する。上記誤差増幅器21からの誤差信号S1は、動作停止回路としての第1コンパレータ24の反転入力端子に入力される。また、第1コンパレータ24の非反転入力端子には、第2基準電源e2の第2基準電圧Vr2が入力される。第1コンパレータ24は、誤差信号S1と第2基準電圧Vr2とを比較した結果に応じてHレベル又はLレベルの動作制御信号CTを発振器OSC25に出力する。すなわち、第1コンパレータ24は、誤差信号S1の電圧が第2基準電圧Vr2よりも低い場合にHレベルの動作制御信号CTを出力し、誤差信号S1の電圧が第2基準電圧Vr2よりも高い場合にLレベルの動作制御信号CTを出力する。詳述すると、重負荷時には誤差信号S1の電圧が第2基準電圧Vr2よりも常に高くなるため、第1コンパレータ24は、常時Lレベルの動作制御信号CTを出力する。また、軽負荷時には誤差信号S1の電圧が第2基準電圧Vr2よりも高くなったり低くなったりするため、第1コンパレータ24は、誤差信号S1の電圧出力電圧Voに応じてLレベル又はHレベルの動作制御信号CTを出力する。なお、上記第1コンパレータ24に供給される第2基準電圧Vr2は、負荷により変化する出力電圧Vo、すなわち誤差増幅器21から出力される誤差信号S1に応じて設定されている。発振器25は、Lレベルの動作制御信号CTに応答して発振動作し、クロック信号CKをFF回路23のリセット端子Rに出力する。また、発振器25は、Hレベルの動作制御信号CTに応答して発振動作を停止する。これらのことから、制御回路11aは、重負荷時には、Lレベルの動作制御信号CTに応答して発振器25が常時発振動作することによりPWM方式で駆動するとともに、軽負荷時には、Hレベルの動作制御信号CTに応答して発振器25が間欠的に発振動作することにより擬似PFM方式で駆動する。FF回路23は、RS-フリップフロップ回路であり、セット端子Sに上記電流比較器22からの信号S2が入力され、リセット端子Rに上記発振器25により生成された所定周期を持つクロック信号CKが入力される。FF回路23は、セット端子Sに入力されるHレベルの信号S2に応答して信号S3をセット、すなわちHレベルのパルス信号S3を出力端子Qから第1ドライバ回路26に出力する。また、FF回路23は、リセット端子Rに入力されるHレベルのクロック信号CKに応答して信号S3をリセット、すなわちLレベルの信号S3を出力端子Qから第1ドライバ回路26に出力する。第1ドライバ回路26には、FF回路23からの信号S3と、後述する第2ドライバ回路28の出力信号第2駆動信号DLとが入力される。第1ドライバ回路26は、FF回路23からの信号S3と第2ドライバ回路28の出力信号とを論理和演算した結果による第1駆動信号DHを出力する。第1駆動信号DHは、出力用の第1MOSトランジスタT1に供給される。第1MOSトランジスタT1は、本実施形態ではPチャネルMOSトランジスタであり、ゲート制御端子に第1駆動信号DHが供給され、ソースに入力電圧Viが供給され、ドレインが上記チョークコイルL1に接続されている。第1MOSトランジスタT1は、Lレベルの第1駆動信号DHに応答してオンし、Hレベルの第1駆動信号DHに応答してオフする。上記発振器25からのクロック信号CKは、ワンショット回路27にも入力される。ワンショット回路27は、クロック信号CKの立ち上がりエッジに応答して所定パルス幅のパルス信号S4パルス幅信号を第2ドライバ回路28に出力する。パルス信号S4のパルス幅は、制御回路11aにおける信号遅延時間に応じて設定されている。上記第1ドライバ回路26からの第1駆動信号DHは、駆動信号無効回路としての第1オア回路29にも入力される。この第1オア回路29には、外部から動作切替信号CSが入力される。第1オア回路29は、第1ドライバ回路26からの第1駆動信号DHと動作切替信号CSとを論理和演算した結果を持つ信号S5を第2ドライバ回路28に出力する。ここで、動作切替信号CSは、制御回路11aを擬似的に図2及び図3の回路に変更する信号であるとともに、制御回路11aがPWM方式で駆動する際にLレベルとなり、制御回路11aがPFM方式で駆動する際にHレベルとなる信号である。なお、本実施形態では、図4に示すようにPWM方式とPFM方式とが切り替えられるように設定されている。すなわち、PWM方式で駆動するときには、常に電流連続モードCCMとなるとともに、PFM方式で駆動するときには、電流連続モードあるいは電流不連続モードDCMとなるように設定されている。ここで、電流連続モードは、スイッチングサイクル中にチョークコイルL1に流れる電流ILが連続的に変化する動作モード図8参照であり、電流不連続モードは、スイッチングサイクル中にチョークコイルL1に流れる電流ILがゼロとなり電流ILが不連続となる動作モード図9参照である。なお、電流連続モードと電流不連続モードとの切替点は、チョークコイルL1、入力電圧Vi、出力電圧Vo、負荷負荷電流のピーク値に基づいて決定される。第1オア回路29は、PWM方式時にLレベルの動作切替信号CSが入力されるため、第1ドライバ回路26からの第1駆動信号DHを信号S5として第2ドライバ回路28に出力する。さらに、第1オア回路29は、PFM方式時にHレベルの動作切替信号CSが入力されるため、第1ドライバ回路26からの第1駆動信号DHに関わらず、常時Hレベルの信号S5を出力する。換言すると、第1オア回路29は、PFM方式時において、第1ドライバ回路26の第1駆動信号DHを無効にする機能を有している。第2ドライバ回路28には、信号S4,S5と併せて、後述する検出信号無効回路としての第2オア回路31からの出力信号S7が入力される。第2ドライバ回路28は、ワンショット回路27からの信号S4の反転レベル、第1オア回路29からの信号S5及び第2オア回路31からの信号S7を論理積演算した結果による第2駆動信号DLを出力する。詳述すると、PWM方式時には、後述するように、Lレベルの動作切替信号CSにより第2オア回路31からの信号S7が常時Hレベルとなるため、第2ドライバ回路28は、ワンショット回路27からの信号S4の反転レベルと第1オア回路29からの信号S5とに応じた第2駆動信号DLを出力する。一方、PFM方式時には、Hレベルの動作切替信号CSにより第1オア回路29からの信号S5が常時Hレベルとなるため、第2ドライバ回路28は、ワンショット回路27からの信号S4の反転レベルと第2オア回路31からの信号S7とに応じた第2駆動信号DLを出力する。第2駆動信号DLは、第2MOSトランジスタT2に供給される。第2MOSトランジスタT2は、本実施形態ではNチャネルMOSトランジスタであり、ゲートに第2駆動信号DLが供給され、ソースにグランドが供給され、ドレインが第1MOSトランジスタT1のドレインに接続されている。第2MOSトランジスタT2は、Lレベルの第2駆動信号DLに応答してオフし、Hレベルの第2駆動信号DLに応答してオンする。また、第2MOSトランジスタT2の両端子は逆流検出回路としての第2コンパレータ30に接続されている。第2コンパレータ30の反転入力端子は第2MOSトランジスタT2のドレインに接続され、第2コンパレータ30の非反転入力端子は第2MOSトランジスタT2のソースに接続されている。第2コンパレータ30は、第2MOSトランジスタT2のソースとドレインの電位に基づいて、チョークコイルL1に流れる電流を検出し、該検出結果に応じてHレベル又はLレベルの信号S6を第2オア回路31に出力する。本実施形態において、第2コンパレータ30は、グランドから出力端子負荷に向かって電流が流れるときに第2MOSトランジスタT2をオンするためのHレベルの検出信号S6を出力し、出力端子からグランドに向かって電流が流れるときに第2MOSトランジスタT2をオフするためのLレベルの検出信号S6を出力する。この第2オア回路31には、上記動作切替信号CSがインバータ回路32を介して入力される。第2オア回路31は、動作切替信号CSの反転レベルと第2コンパレータ30からの検出信号S6とを論理和演算した結果を持つ信号S7を上記第2ドライバ回路28に出力する。詳述すると、第2オア回路31は、PWM方式時にLレベルの動作切替信号CSに応答してインバータ回路32からHレベルの信号が入力されるため、第2コンパレータ30からの検出信号S6に関わらず、常時Hレベルの信号S7を出力する。換言すると、第2オア回路31は、PWM方式時において、第2コンパレータ30の検出信号S6を無効にする機能を有している。また、第2オア回路31は、PFM方式時にHレベルの動作切替信号CSに応答してインバータ回路32からLレベルの信号が入力されるため、第2コンパレータ30からの検出信号S6を信号S7として第2ドライバ回路28に出力する。前述のように接続された第2MOSトランジスタT2と第2コンパレータ30は、該第2コンパレータ30から出力される検出信号S6が有効であるPFM方式時において、理想ダイオードを構成する。ここで、理想ダイオードは、順方向において順方向電圧がゼロで電流が流れ、逆方向に無限大のインピーダンスを持ち電流が流れないものであり、理想的な整流特性が得られる。従って、理想ダイオードは、第2MOSトランジスタT2における逆流電流出力端子からグランドに向かって流れる電流が流れることを抑制し、順方向電圧降下がないため、第1MOSトランジスタT1がオフしたときに、チョークコイルL1に蓄積したエネルギの損失が低減され、軽負荷時における効率低下が防止される。第1MOSトランジスタT1と第2MOSトランジスタT2との間の出力ノードN1は、上記チョークコイルL1が接続されている。また、出力ノードN1には、電流検出回路33が接続されている。この電流検出回路33は、出力ノードN1の電位に基づいてチョークコイルL1に流れる電流を検出し、該電流と比例する電圧を持つ信号S8を上記電流比較器22に出力する。次に、このように構成されたDC-DCコンバータ10aの動作を図1~図9に従って説明する。まず、電力供給量の多い重負荷時におけるDC-DCコンバータ10aの動作について説明する。重負荷時には、負荷電流のピーク値が高くなり、誤差増幅器21から出力される誤差信号S1の電圧が常に第2基準電圧Vr2よりも高くなるため、第1コンパレータ24からは常時Lレベルの動作制御信号CTが発振器25に出力される。発振器25は、Lレベルの動作制御信号CTに応答して発振動作を常時行う。これにより、制御回路11aがPWM方式で駆動することとなる。このとき、PWM方式の駆動に応じて外部からLレベルの動作切替信号CSが第1オア回路29及び第2オア回路31に出力される。第1オア回路29は、Lレベルの動作切替信号CSが入力されると、第1ドライバ回路26からの第1駆動信号DHを信号S5として第2ドライバ回路28に出力する。第2オア回路31は、Lレベルの動作切替信号CSに応答してインバータ回路32からHレベルの信号が入力されると、第2コンパレータ30からの検出信号S6に関わらず、常時Hレベルの信号S7を第2ドライバ回路28に出力し、第2コンパレータ30の検出信号S6を無効にする。これらのことから、制御回路11aは、重負荷時には、第1コンパレータ24からのLレベルの動作制御信号CTによりPWM方式で駆動するとともに、該PWM方式の駆動に応じて入力されるLレベルの動作切替信号CSにより図2に示す回路のように擬似的に変化する。以下、重負荷時におけるDC-DCコンバータ10aの動作を図2及び図5に従って説明する。今、制御回路11aは、第1ドライバ回路26がLレベルの第1駆動信号DHを出力し、第2ドライバ回路28がLレベルの第2駆動信号DLを出力する。第1MOSトランジスタT1は、Lレベルの第1駆動信号DHに応答してオンし、第2MOSトランジスタT2は、Lレベルの第2駆動信号DLに応答してオフする。第1MOSトランジスタT1がオンされると、チョークコイルL1に流れる電流ILが増大し電流検出回路33の出力電圧が上昇する。そして、電流検出回路33の出力信号S8が誤差増幅器21から出力される誤差信号S1より高くなると、FF回路23のセット端子SにHレベルの信号S2が出力されて該FF回路23の信号S3がHレベルとなる。そのため、第1MOSトランジスタT1は、第1ドライバ回路26からHレベルの第1駆動信号DHが供給されてオフする。第1ドライバ回路26からHレベルの第1駆動信号DHが出力されると、該第1駆動信号DHが信号S5として第2ドライバ回路28に出力される。次に、第2MOSトランジスタT2は、Hレベルの信号S5に応答して供給される上記第2ドライバ回路28からのHレベルの第2駆動信号DLに応じてオンする。すなわち、第1MOSトランジスタT1がオフした後に、第2MOSトランジスタT2がオンするようになっている。そして、第1MOSトランジスタT1がオフして第2MOSトランジスタT2がオンすることにより、チョークコイルL1に蓄えられたエネルギが放出される。次に、発振器25から出力されるクロック信号CKが立ち上がると、ワンショット回路27は、該クロック信号CKの立ち上がりエッジに応答してパルス信号S4を出力する。すると、第2ドライバ回路28は、パルス信号S4の反転レベルに応答してLレベルの第2駆動信号DLを出力し、第2MOSトランジスタT2は、Lレベルの第2駆動信号DLに応答してオフする。第2ドライバ回路28からLレベルの第2駆動信号DLが出力されると、該第2駆動信号DLが第1ドライバ回路26に供給される。このとき、クロック信号CKによりFF回路23がリセットされるため、Lレベルの信号S3が第1ドライバ回路26に供給されている。次に、第1MOSトランジスタT1は、Lレベルの第2駆動信号DLに応答して供給される上記第1ドライバ回路26からのLレベルの第1駆動信号DHに応じてオンする。すなわち、第2MOSトランジスタT2がオフした後に、第1MOSトランジスタT1がオンするようになっている。そして、第1MOSトランジスタT1がオンして第2MOSトランジスタT2がオフすることにより、チョークコイルL1にエネルギが蓄積される。このように、第1ドライバ回路26及び第2ドライバ回路28は、信号S3及びパルス信号S4に基づいて、第1MOSトランジスタT1と第2MOSトランジスタT2とが同時にオンしないように第1MOSトランジスタT1及び第2MOSトランジスタT2を相補的にオンオフするように第1駆動信号DH及び第2駆動信号DLを生成する。すなわち、図2の回路のように擬似的に変化した制御回路11aでは、第1及び第2MOSトランジスタT1,T2が同期整流方式により駆動される。なお、前述のように、PWM方式とPFM方式との切替点の設定により、PWM方式で駆動するときには常に電流連続モードCCMとなる図4参照。従って、第2コンパレータ30からの検出信号S6を無効にしたとしても、PWM方式で駆動する際には、第2MOSトランジスタT2における逆流電流が発生しないため、PWM方式時には逆流電流による変換効率の低下が生じない。上述のような出力用の第1MOSトランジスタT1のオンオフ動作時に、出力電圧Voが低くなると、誤差増幅器21の誤差信号S1の電圧が高くなり、電流比較器22の出力信号S2がHレベルとなるまでの時間が長くなるため、出力用の第1MOSトランジスタT1のオン時間が長くなる。また、出力電圧Voが高くなると、誤差増幅器21の誤差信号S1の電圧が低くなり、電流比較器22の出力信号がHレベルとなるまでの時間が短くなるため、第1MOSトランジスタT1のオン時間が短くなる。このような動作により、第1MOSトランジスタT1は発振器25の出力信号周波数に基づいて所定周期でオンされ、第1MOSトランジスタT1がオフされるタイミングは、出力電流ILに基づいて決定される。そして、出力電圧Voの高低に基づいてそのタイミングが変化して、出力電圧Voが一定に維持される。次に、電力供給量の少ない軽負荷時におけるDC-DCコンバータ10aの動作について説明する。軽負荷時には、負荷電流のピーク値が低くなり、誤差増幅器21から出力される誤差信号S1の電圧が第2基準電圧Vr2よりも高くなったり低くなったりするため、第1コンパレータ24からはHレベル又はLレベルの動作制御信号CTが発振器25に出力される。発振器25は、Lレベルの動作制御信号CTに応答して発振動作するとともに、Hレベルの動作制御信号CTに応答して発振動作を停止する。これにより、発振器25が間欠的に動作するため、制御回路11aがPFM方式で駆動することとなる。このとき、このPFM方式の駆動に応じて外部からHレベルの動作切替信号CSが第1オア回路29及び第2オア回路31に入力される。第1オア回路29は、Hレベルの動作切替信号CSが入力されると、第1ドライバ回路26からの第1駆動信号DHに関わらず、常時Hレベルの信号S5を第2ドライバ回路28に出力し、第1ドライバ回路26の第1駆動信号DHを無効にする。第2オア回路31は、Hレベルの動作制御信号CTに応答してインバータ回路32からLレベルの信号が入力されると、第2コンパレータからの検出信号S6を信号S7として第2ドライバ回路28に出力する。これらのことから、制御回路11aは、軽負荷時には、第1コンパレータ24から出力されるLレベル及びHレベルの動作制御信号CTによりPFM方式で駆動するとともに、該PFM方式の駆動に応じて入力されるHレベルの動作切替信号CSにより図3に示す回路のように擬似的に変化する。以下、軽負荷時におけるDC-DCコンバータ10aの動作を図3及びPFM方式時の動作波形を示す図6~図9に従って説明する。なお、図6は、電流連続モードCCM時の動作波形図、図7は、電流不連続モードDCM時の動作波形図であり、図8及び図9は、図6及び図7のそれぞれ拡大図である。図6及び図7に示すように、出力電圧Voが低い領域、すなわち時刻t1からt2の間は、誤差増幅器21から出力される誤差信号S1の電圧が高くなり、誤差信号S1の電圧が第2基準電圧Vr2よりも高くなる。そのため、第1コンパレータ24からLレベルの動作制御信号CTが出力され、発振器25が発振動作を行う。図8及び図9に示すように、今、制御回路11aは、第1ドライバ回路26がLレベルの第1駆動信号DHを出力し、第2ドライバ回路28がLレベルの第2駆動信号DLを出力する。第1MOSトランジスタT1は、Lレベルの第1駆動信号DHに応答してオンし、第2MOSトランジスタT2は、Lレベルの第2駆動信号DLに応答してオフする。発振器25から出力されるクロック信号CKが立ち下がり、出力電圧Voに対応する信号S2図示略がHレベルになると、FF回路23からHレベルの信号S3が出力される。すると、第1ドライバ回路26は、Hレベルの第1駆動信号DHを出力し、第1MOSトランジスタT1は、該Hレベルの第1駆動信号DHに応答してオフする。第1MOSトランジスタT1がオフすると、チョークコイルL1に蓄積されたエネルギにより出力ノードN1は負電圧となるため、すなわち第2MOSトランジスタT2のボディーダイオードを介してグランドから出力端子に向かって電流が流れるため、第2コンパレータ30はHレベルの検出信号S6を出力する。このとき、ワンショット回路27からのパルス信号S4がLレベルであるため、第2ドライバ回路28は、Hレベルの第2駆動信号DLを出力し、第2MOSトランジスタT2がオンする。第2コンパレータ30からのHレベルの信号S7は、信号遅延により、第1MOSトランジスタT1がオフしてから出力される。すなわち、第2MOSトランジスタT2は、第1MOSトランジスタT1がオフしてから信号遅延による時間経過後にオンする、つまり第1MOSトランジスタT1と第2MOSトランジスタT2とが共にオフしている状態の後、第2MOSトランジスタT2がオンする。このときの第2MOSトランジスタT2において生じる電圧降下は、ダイオードの順方向電圧降下に比べて小さいため、DC-DCコンバータ10a全体の変換効率が改善される。次に、ワンショット回路27は、クロック信号CKの立ち上がりエッジに応答して所定のパルス幅を持つHレベルのパルス信号S4を出力する。従って、第2ドライバ回路28は、パルス信号S4がHレベルである期間、Lレベルの第2駆動信号DLを出力し、第2MOSトランジスタT2はこの第2駆動信号DLに応答してオフする。第2ドライバ回路28からLレベルの第2駆動信号DLが出力されると、第1ドライバ回路26に該第2駆動信号DLが入力される。このとき、クロック信号CKによりFF回路23がリセットされるため、Lレベルの信号S3が第1ドライバ回路26に供給されている。次に、第1MOSトランジスタT1は、Lレベルの第2駆動信号DLに応答して供給される上記第1ドライバ回路26からのLレベルの第1駆動信号DHに応じてオンする。すなわち、第2MOSトランジスタT2がオフした後に、第1MOSトランジスタT1がオンする、つまり第1MOSトランジスタT1と第2MOSトランジスタT2とが共にオフしている状態の後、第1MOSトランジスタT1がオンするようになっている。なお、第2MOSトランジスタT2は、クロック信号CKの立ち上がりから所定のパルス幅、すなわちパルス信号S4のパルス幅に相当する時間だけ経過するまでの間はオフしている。これにより、第1MOSトランジスタT1と第2MOSトランジスタT2とが共にオンされるのが抑制されるため、貫通電流の発生を抑制することができる。第1MOSトランジスタT1がオンすると、入力電圧Viにより出力ノードN1が上昇するため、第2コンパレータ30は第1MOSトランジスタT1がオンしている間Lレベルの検出信号S6信号S7を出力する。従って、ワンショット回路27から出力されるパルス信号S4がLレベルとなった後も、第2コンパレータ30の検出信号S6により、第2MOSトランジスタT2はオフしている。図9に示すように、負荷電流のピーク値が低くなると、第2MOSトランジスタT2のオン時間において、チョークコイルL1に流れる電流ILが負図9の破線参照となり、第2MOSトランジスタT2を介して出力端子からグランドに向かって逆流電流が流れるようになる。このとき、第2コンパレータ30は、上記逆流電流を検出して、第2MOSトランジスタT2をオフさせるためのLレベルの検出信号S6を第2ドライバ回路28に出力する。第2ドライバ回路28は、第2ドライバ回路28は、Lレベルの検出信号S6に応答してLレベルの第2駆動信号DLを出力し、第2MOSトランジスタT2がオフする。第2MOSトランジスタT2がオフすることにより、第2MOSトランジスタT2及び第2コンパレータ30による理想ダイオードが逆方向に無限大のインピーダンスを持つことになるため、第2MOSトランジスタT2における上記逆流電流を抑制することができる。従って、スイッチングサイクル中に、チョークコイルL1に流れる電流ILがゼロとなり電流ILの変化が不連続となる電流不連続モード。図6及び図7に示すように、上述のスイッチング動作を繰り返して出力電圧Voが所定電圧まで上昇する時刻t2と、誤差増幅器21から出力される誤差信号S1の電圧が第2基準電圧Vr2よりも低くなる。そのため、第1コンパレータ24からHレベルの動作制御信号CTが出力され、発振器25の発振動作が停止される。発振器25の発振動作が停止されると、Hレベルのクロック信号CKが出力されないため、FF回路23がリセットされず、該FF回路23から常時Hレベルの信号S3が出力される。すると、第1ドライバ回路26は、発振動作が停止している期間時刻t2~時刻t4、Hレベルの第1駆動信号DHを出力し、第1MOSトランジスタT1はこの第1駆動信号DHに応答してオフする。第1MOSトランジスタT1がオフすると、チョークコイルL1に蓄積されたエネルギにより出力ノードN1は負電圧となるため図6参照、第2コンパレータ30はHレベルの検出信号S6を出力する。このとき、ワンショット回路27は、発振動作の停止により常時Lレベルの信号S4を出力しているため、第2ドライバ回路28はHレベルの第2駆動信号DLを出力し、第2MOSトランジスタT2がオンする。このときの第2MOSトランジスタT2において生じる電圧降下は、ダイオードの順方向電圧降下に比べて小さいため、DC-DCコンバータ10a全体の変換効率が改善される。次に、チョークコイルL1に流れる電流ILが負となり、第2MOSトランジスタT2を介して出力端子からグランドに向かって逆流電流が流れる時刻t3と、第2コンパレータ30は第2MOSトランジスタT2をオフするためのLレベルの検出信号S6を出力する。第2ドライバ回路28は、Lレベルの検出信号S6に応答してLレベルの第2駆動信号DLを出力し、第2MOSトランジスタT2がオフする。これにより、第2MOSトランジスタT2における上記逆流電流を抑制することができる。なお、出力電圧Voが所定電圧まで低下する時刻t4と、誤差増幅器21から出力される誤差信号S1の電圧が第2基準電圧Vr2よりも高くなり、第2コンパレータ30からLレベルの動作制御信号CTが出力されるため、再び発振動作が開始される。上述のようにオンオフするPFM方式時における第2MOSトランジスタT2は、理想ダイオードとして動作するため、逆流電流出力端子からグランドに向かって流れる電流が流れることを抑制し、半導体ダイオードに比べて順方向電圧降下を少なくすることができる。従って、理想ダイオードとしてオンオフ動作する第2MOSトランジスタT2により、第1MOSトランジスタT1がオフしたときに発生する上記チョークコイルL1に蓄積したエネルギの損失が低減され、軽負荷時の変換効率が改善される。さらに、第1MOSトランジスタT1のオンオフ時に第2MOSトランジスタT2がオフしているため、両MOSトランジスタT1,T2が同時にオンすることがなく、両MOSトランジスタT1,T2に流れる貫通電流を抑制することができる。以上説明したように、本実施形態によれば、以下の効果を奏することができる。1PWM方式及びPFM方式が切り替わるときに信号レベルが変化する動作切替信号CSによって、PWM方式時及びPFM方式時のそれぞれにおいて、制御回路11aの回路構成を擬似的に図2及び図4の回路のように切り替えるようにした。すなわち、PWM方式で駆動するときには、Lレベルの動作切替信号CSが入力されることにより、制御回路11aの回路構成が擬似的に図2の回路のように切り替わるとともに、PFM方式で駆動するときには、Hレベルの動作切替信号CSが入力されることにより、制御回路11aの回路構成が擬似的に図4の回路のように切り替わる。また、PWM方式時には常に電流連続モードで動作するように設定した。これによって、重負荷時のPWM方式では、第1ドライバ回路26及び第2ドライバ回路28によって第1MOSトランジスタT1及び第2MOSトランジスタT2を相補的にオンオフする同期整流方式が行われるため、変換効率を高く維持することができる。また、軽負荷時のPFM方式では、第2コンパレータ30によって第2MOSトランジスタT2が理想ダイオードとして動作するため、逆流電流が抑制され、順方向電圧降下が低減されて、軽負荷時の変換効率を改善することができる。また、PWM方式時とPFM方式時との両動作時において、第2コンパレータ30により第2MOSトランジスタT2を理想ダイオードとして動作させる方法も考えられるが、この動作の場合には、第2コンパレータ30による信号遅延によって、第2MOSトランジスタT2のオンオフが遅延することがある。詳述すると、第1MOSトランジスタT1がオンからオフに切り替わったときに、第2コンパレータ30から出力されるHレベルの検出信号S6によって、第2MOSトランジスタT2がオンされる。このとき、第2コンパレータ30による信号遅延により、第2コンパレータ30からのHレベルの信号S6が遅延し、第2MOSトランジスタT2のオンが遅延される。これにより、第1MOSトランジスタT1と第2MOSトランジスタT2とが共にオフとなる期間が長くなる。これに対して、本実施形態のように、逆流電流の発生するおそれのないPWM方式時には、第1MOSトランジスタT1及び第2MOSトランジスタT2を相補的にオンオフする同期整流制御とすることにより、第1MOSトランジスタT1と第2MOSトランジスタT2とが共にオフとなる期間を短くすることができる。すなわち、同期整流制御では、第1MOSトランジスタT1をオフさせるLレベルの第1駆動信号DHが直接第2ドライバ回路28に入力され、略遅延時間がなく該第1駆動信号DHに基づいて第2ドライバ回路28から第2MOSトランジスタT2をオンさせるHレベルの第2駆動信号DLが出力される。そのため、同期整流制御では、理想ダイオードとして動作させるダイオード整流制御に比べて、第1MOSトランジスタT1と第2MOSトランジスタT2とが共にオフとなる期間を短くすることができる。2ワンショット回路27を設けるとともに、第2ドライバ回路28からの第2駆動信号DLを第1ドライバ回路26に入力するようにした。これにより、PFM方式で駆動するときにおいて、第1MOSトランジスタT1をオンするタイミングの前後の期間において第2MOSトランジスタT2がオフするようになる。この結果、第1MOSトランジスタT1と第2MOSトランジスタT2とが同時にオンすることがなくなり、貫通電流を抑制することができる。第2実施形態以下、本発明を具体化した第2実施形態を図10及び図11に従って説明する。この実施形態では、動作切替信号CSが第2コンパレータ40に入力される点が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。なお、この実施形態の制御回路11aは、図1に示す第1実施形態の制御回路11aと略同様の構成を備えている。先の図1~図5に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。図10に示すように、第2MOSトランジスタT2の両端に接続された第2コンパレータ40には、外部から入力される動作切替信号CSがシャットダウン信号として入力される。すなわち、動作切替信号CSは、第2コンパレータ40を動作させるか、停止させるかを制御するための信号である。詳述すると、第2コンパレータ40は、Hレベルの動作切替信号CSにより通常動作し、Lレベルの動作切替信号CSにより動作が停止される。前述のように、PFM方式で駆動する際にHレベルの動作切替信号CSが入力され、PWM方式で駆動する際にLレベルの動作切替信号CSが入力されることから、第2コンパレータ40は、PFM方式で駆動するときに通常動作し、PWM方式で駆動するときに停止する。図11に示すように、第2コンパレータ40は、高電位電源Vddに接続されたカレントミラー41を備えている。カレントミラー41は3つのトランジスタT11,T12,T13により構成されている。第1トランジスタT11はNチャネルMOSトランジスタT14を介して第1定電流源42に接続されている。カレントミラー41を構成するトランジスタT11,T12,T13のゲートは第4トランジスタT14のドレインに接続されている。第2トランジスタT12のドレインは差動増幅器43に接続されている。第3トランジスタT13のドレインは出力トランジスタT15に接続されている。また、カレントミラー41を構成するトランジスタT11,T12,T13のソース-ゲート間にはPチャネルMOSトランジスタT16が接続されている。第4トランジスタT14と第6トランジスタT16とのゲートには動作切替信号CSが供給される。上記構成において、動作切替信号CSがHレベルの場合、第4トランジスタT14がオンしてカレントミラー41を第1定電流源42に接続し、第6トランジスタT16がオフする。これにより、差動増幅器43と出力トランジスタT15には第1定電流源42による電流が流れる。これにより、第2コンパレータ40の動作が通常に行われる。一方、動作切替信号CSがLレベルの場合、第4トランジスタT14がオフしてカレントミラー41を第1定電流源42から切り離し、第6トランジスタT16がオンしてカレントミラー41を構成するトランジスタT11,T12,T13のソース-ゲート間を短絡する。これにより、差動増幅器43への電流供給が停止される。これにより、第2コンパレータ40の動作が停止される。以上、説明した本実施形態によれば、第1実施形態の1及び2の作用効果に加えて以下の効果を奏する。3PWM方式で駆動するときに、Lレベルの動作切替信号CSを第2コンパレータ40に出力して、第2コンパレータ40の動作を停止するようにした。これにより、PWM方式で駆動するときに検出信号S6が無効とされる第2コンパレータ40による無駄な消費電力を低減することができる。ひいては、DC-DCコンバータ10b全体の消費電力を低減することができる。第3実施形態以下、本発明を具体化した第3実施形態を図12に従って説明する。この実施形態は、第2コンパレータ50の回路構成が上記第2実施形態と異なっている。以下、第2実施形態との相違点を中心に説明する。本実施形態のDC-DCコンバータでは、第2実施形態と同様に、第2MOSトランジスタT2の両端に接続された第2コンパレータ50に、外部から入力される動作切替信号CSが入力される。但し、この動作切替信号CSはパワーダウン信号として機能する。すなわち、動作切替信号CSは、第2コンパレータ50を通常動作させるか、低消費電力モードで動作させるかを制御するための信号である。詳述すると、第2コンパレータ50は、Hレベルの動作切替信号CSにより通常動作し、Lレベルの動作切替信号CSにより低消費電力モードにて動作する。前述のように、PFM方式で駆動する際にHレベルの動作切替信号CSが入力され、PWM方式で駆動する際にLレベルの動作切替信号CSが入力されることから、第2コンパレータ50は、PFM方式で駆動するときに通常動作し、PWM方式で駆動するときに低消費電流にて動作する。図12に示すように、第2コンパレータ50は、高電位電源Vddに接続された第1カレントミラー51と第2カレントミラー52とを有している。第1カレントミラー51は3つのトランジスタT21,T22,T23により構成され、第2カレントミラー52は3つのトランジスタT24,T25,T25により構成されている。第1トランジスタT21のドレインは第1定電流源53に接続され、第4トランジスタT24はNチャネルMOSトランジスタT27を介して第2定電流源54に接続されている。第2カレントミラー52を構成するトランジスタT24,T25,T26のゲートは第7トランジスタT27のドレインに接続されている。第2トランジスタT22及び第5トランジスタT25のドレインは差動増幅器55に接続されている。第3トランジスタT23及び第6トランジスタT26のドレインは出力トランジスタT28に接続されている。また、第2カレントミラー52を構成するトランジスタT24,T25,T26のソース-ゲート間にはPチャネルMOSトランジスタT29が接続されている。第7トランジスタT27と第9トランジスタT29のゲートには動作切替信号CSが供給される。上記構成において、動作切替信号がHレベルの場合、第7トランジスタT27がオンして第2カレントミラー52を第2定電流源54に接続し、第9トランジスタT29がオフする。これにより、差動増幅器55と出力トランジスタT28には第1定電流源53と第2定電流源54による電流が流れる。これにより、第2コンパレータ50の動作が通常に行われる。一方、動作切替信号CSがLレベルの場合、第7トランジスタT27がオフして第2カレントミラー52を第2定電流源54から切り離し、第9トランジスタT29がオンして第2カレントミラー52を構成するトランジスタT24,T25,T26のソース-ゲート間を短絡する。これにより、差動増幅器55と出力トランジスタT28には第1定電流源53による電流が流れる。これにより、第2コンパレータ50が低消費電流にて動作される。以上、説明した本実施形態によれば、第1実施形態の1及び2の作用効果に加えて以下の効果を奏する。4PWM方式で駆動するときに、Lレベルの動作切替信号CSを第2コンパレータ50に出力して、第2コンパレータ50を低消費電流にて動作させるようにした。これにより、低消費電流にて動作するときには第2コンパレータ50が通常動作時の略1/2の電流にて動作するため、PWM方式で駆動するときに検出信号S6が無効とされる第2コンパレータ50による無駄な消費電力を低減することができる。さらに、第2コンパレータ50は、上記1/2の電流にて動作し、差動増幅器55及び出力トランジスタT28の出力レベルを維持する。これにより、低消費電力モードから通常動作に移行する際のレスポンスを、第2コンパレータ50を停止する場合に比べて向上することができる。他の実施形態なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。図13に示されるように、PFM方式にて駆動するときに第2ドライバ回路28から出力される第2駆動信号DLを無効とする駆動信号無効回路60を設けるようにしてもよい。この駆動信号無効回路60は、例えばアンド回路により構成され、上記第2駆動信号DLと動作切替信号CSの反転レベルが入力される。そして、PWM方式のときには、Lレベルの動作切替信号CSに基づいて、第2駆動信号DLを第1ドライバ回路26に出力する。一方、PFM方式のときには、Hレベルの動作切替信号CSに基づいて、第2駆動信号DLの信号レベルに関わらず、常時Lレベルの信号を第1ドライバ回路26に出力して、第2駆動信号DLを無効にする。上記各実施形態におけるワンショット回路27を省略してもよい。この場合、第2ドライバ回路28に入力される信号としては、クロック信号CKに限らず、FF回路23から出力される信号S3でもよい。上記各実施形態における動作切替信号CSは、接続される負荷から出力される信号であってもよく、DC-DCコンバータ10aの外部あるいは内部に設けた判定回路によって接続される負荷を判断して、その判定回路から出力される信号であってもよい。上記各実施形態では、制御回路11a,11bの駆動方式がPWM方式からPFM方式あるいはPFM方式からPWM方式に切り替わるときに、動作切替信号CSの信号レベルが切り替わるようにした。すなわち、PWM方式で駆動するときには、常にLレベルの動作切替信号CSが入力されるようにしたが、動作切替信号CSの信号レベルの切り替わりタイミングは、PWM方式で駆動しているときであれば特に制限されない。すなわち、PWM方式で駆動しているときの所定の期間のみLレベルの動作切替信号CSを出力するようにしてもよい。上記各実施形態における第1オア回路29を省略してもよい。上記第2実施形態における第2オア回路31及びインバータ回路32を省略してもよい。上記各実施形態では、駆動信号無効回路を第1オア回路29によって構成したが、その回路構成は特に制限されない。すなわち、所定の信号レベル例えばLレベルの動作切替信号CSに応じて、第1ドライバ回路26からの第1駆動信号DHを信号S5として出力し、所定の信号レベル例えばHレベルの動作切替信号CSに応じて、第1ドライバ回路26からの第1駆動信号DHを無効にした信号S5を出力する構成であればよい。上記各実施形態では、検出信号無効回路を第2オア回路31及びインバータ回路32によって構成したが、その回路構成は特に制限されない。すなわち、所定の信号レベル例えばHレベルの動作切替信号CSに応じて、第2コンパレータ30からの検出信号S6を信号S7として出力し、所定の信号レベル例えばHレベルの動作切替信号CSに応じて、第1ドライバ回路26からの第1駆動信号DHを無効にした信号S5を出力する構成であればよい。上記各実施形態における第1ドライバ回路26及び第2ドライバ回路28の回路構成に特に制限はない。すなわち、出力電圧Voが一定となるように第1MOSトランジスタT1と第2MOSトランジスタT2とを相補的にオンオフ制御する第1駆動信号DH及び第2駆動信号DLを生成できる構成であればよい。上記各実施形態では、発振器25の制御を、出力電圧Voに応じた電圧に基づいて第1コンパレータ24により行うようにしたが、例えば外部からの動作切替信号CSが入力されて、その動作切替信号CSの信号レベルに基づいて発振器25の動作を制御する動作切替回路を設けるようにしてもよい。上記各実施形態における擬似PFM方式を真のPFM方式としてもよい。この場合、例えば出力電圧Voに応じてスイッチング周波数を切り替えるPFM動作回路を発振器25とは別に設ける必要がある。このPFM動作回路は、例えば所定周期の三角波を出力する三角波発振器と、可変する基準電圧を出力する基準電圧生成回路と、上記三角波と基準電圧とを比較した結果に基づくパルス信号を出力するパルス信号生成回路とから構成される。上記各実施形態では、制御回路11a,11bに第1MOSトランジスタT1及び第2MOSトランジスタT2を備えたが、制御回路に対して第1MOSトランジスタT1及び第2MOSトランジスタT2を外付けしたDC-DCコンバータに具体化してもよい。上記各実施形態では、第1MOSトランジスタT1をPチャネルMOSトランジスタとし、第2MOSトランジスタT2をNチャネルMOSトランジスタとしたが、第1及び第2トランジスタをNチャネルMOSトランジスタとしてもよい。また、第1及び第2トランジスタをPチャネルMOSトランジスタとしてもよい。この場合、トランジスタの導電型に応じて第1ドライバ回路26と第2ドライバ回路28の出力レベルを変更する必要がある。上記各実施形態では、第2MOSトランジスタT2に第2コンパレータ30を接続して理想ダイオードを構成して、該第2MOSトランジスタT2における逆流電流を抑制したが、その他の構成により逆流電流を防止する構成としてもよい。例えば、第2MOSトランジスタT2とグランドとの間に抵抗を接続し、該抵抗の両端子にコンパレータを接続し、抵抗の両端子間の電位差に基づいて逆流電流を検出して、第2MOSトランジスタT2をオフするようにしてもよい。上記各実施形態では、RS-フリップフロップ回路FF回路23を用いたDC-DCコンバータに具体化したが、PWM比較器を用いたDC-DCコンバータに具体化してもよい。上記第3実施形態の第2コンパレータ50では、第2カレントミラー52と第2定電流源54とを接離して電流量を可変するようにしたが、切替により電流量を可変するようにしてもよい。上記各実施形態において、理想ダイオードを構成するコンパレータにオフセットを持たせるようにしてもよい。この場合のオフセットは、出力信号のレベルを変更する入力信号の電位に幅を持たせることである。また、オフセット電圧を変更可能な構成としてもよい。上記各実施形態では、電流制御型のDC-DCコンバータに具体化したが、電圧制御型のDC-DCコンバータに具体化してもよい。上記各実施形態では、入力電圧Viを降圧した出力電圧Voを生成するDC-DCコンバータに具体化したが、入力電圧Viを昇圧した出力電圧Voを生成するDC-DCコンバータに具体化してもよい。上記各実施形態では、出力電圧Vo帰還信号FBと第1基準電圧Vr1とを誤差増幅器21により比較するようにしたが、例えば出力電圧Voを2つの抵抗により分圧した分圧電圧と第1基準電圧Vr1とを誤差増幅器21により比較するようにしてもよい。以上説明したDC-DCコンバータ10a,10bやDC-DCコンバータの制御回路11a,11bは、1チップの半導体で構成することや、プリント基板等のモジュールで構成すること、また、電源装置として、あるいは電子機器装置に組み込まれて使用されるものであることは言うまでもない。以上の様々な実施の形態をまとめると、以下のようになる。付記1重負荷時にPWM方式で駆動し、軽負荷時にPFM方式で駆動するとともに、入力電圧が供給される第1トランジスタと、該第1トランジスタと低電位電源との間に接続された第2トランジスタとをオンオフ制御することにより、前記入力電圧を電圧変換して、チョークコイルを介して負荷に供給する出力電圧を生成するDC-DCコンバータであって、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成する制御回路と、前記第2トランジスタの両端子における電位差により該第2トランジスタに流れる電流を検出して該第2トランジスタをオンオフ制御する検出信号を生成する逆流検出回路を含む理想ダイオードと、前記PWM方式で駆動するときに入力される動作切替信号に基づいて、前記逆流検出回路から出力される前記検出信号を無効とする検出信号無効回路と、を備えたことを特徴とするDC-DCコンバータ。付記2重負荷時にPWM方式で駆動し、軽負荷時にPFM方式で駆動するとともに、入力電圧が供給される第1トランジスタと、該第1トランジスタと低電位電源との間に接続された第2トランジスタとをオンオフ制御することにより、前記入力電圧を電圧変換して、チョークコイルを介して負荷に供給する出力電圧を生成するDC-DCコンバータであって、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成する制御回路と、前記第2トランジスタの両端子における電位差により該第2トランジスタに流れる電流を検出して該第2トランジスタをオンオフ制御する検出信号を生成する逆流検出回路を含む理想ダイオードと、を備え、前記逆流検出回路は、前記PWM方式で駆動するときに入力される動作切替信号に基づいて、動作を停止することを特徴とするDC-DCコンバータ。付記3前記逆流検出回路は、前記PWM方式で駆動するときに入力される動作切替信号に基づいて、低消費電力モードにて動作することを特徴とする付記1に記載のDC-DCコンバータ。付記4前記PWM方式と前記PFM方式との切替点が、前記PWM方式で駆動するときに常に電流連続モードで動作するように設定されることを特徴とする付記1~3のいずれか1つに記載のDC-DCコンバータ。付記5前記制御回路は、前記PFM方式で駆動するときに、前記出力電圧を一定に維持するように前記第1トランジスタのオン時間又はオフ時間を制御するとともに、前記PWM方式で駆動するときに、前記動作切替信号に応答して、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成することを特徴とする付記1~4のいずれか1つに記載のDC-DCコンバータ。付記6前記制御回路は、前記出力電圧又は該出力電圧の分圧電圧と、前記出力電圧に応じて設定された第1基準電圧とを比較して誤差信号を生成する誤差増幅回路と、前記誤差信号に応じたパルス幅を持つパルス信号を生成するパルス信号生成回路と、前記第1トランジスタに前記第1駆動信号を供給する第1ドライバ回路と、前記第2トランジスタに前記第2駆動信号を供給する第2ドライバ回路と、前記PWM方式で駆動するときに入力される信号レベルとは異なる信号レベルの前記動作切替信号がPFM方式で駆動するときに入力されて、該動作切替信号に基づいて、前記第1ドライバ回路から前記第2ドライバ回路に出力される前記第1駆動信号を無効とする駆動信号無効回路と、を含んで構成され、前記PWM方式で駆動するときには、前記第1ドライバ回路が前記パルス信号及び前記第2駆動信号に基づいて前記第1駆動信号を生成し、前記第2ドライバ回路が前記第1駆動信号に基づいて前記第2駆動信号を生成するとともに、前記PFM方式で駆動するときには、前記第1ドライバ回路が前記パルス信号に基づいて前記第1駆動信号を生成し、前記第2ドライバ回路が前記逆流検出回路からの前記検出信号に基づいて前記第2駆動信号を生成することを特徴とすることを特徴とする付記5に記載のDC-DCコンバータ。付記7前記制御回路が、前記PFM方式で駆動するときに前記第1トランジスタをオンするタイミングの前後において前記第2トランジスタを所定期間オフするようパルス幅信号を生成する貫通防止パルス発生回路を含むことを特徴とする付記5又は6に記載のDC-DCコンバータ。付記8前記制御回路は、所定周期のクロック信号を生成する発振器を含み、前記貫通防止パルス発生回路は、前記クロック信号に同期して前記第2トランジスタをオフするための所定のパルス幅を有するパルス幅信号を生成することを特徴とする付記7に記載のDC-DCコンバータ。付記9重負荷時にPWM方式で駆動し、軽負荷時にPFM方式で駆動するとともに、入力電圧が供給される第1トランジスタと、該第1トランジスタと低電位電源との間に接続された第2トランジスタとをオンオフ制御することにより、前記入力電圧を電圧変換して、チョークコイルを介して負荷に供給する出力電圧を生成するDC-DCコンバータに備えられ、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成するDC-DCコンバータの制御回路において、前記第2トランジスタの両端子における電位差により該第2トランジスタに流れる電流を検出して該第2トランジスタをオンオフ制御する検出信号を生成する逆流検出回路を含む理想ダイオードと、前記PWM方式で駆動するときに入力される動作切替信号に基づいて、前記逆流検出回路から出力される前記検出信号を無効とする検出信号無効回路と、を備えたことを特徴とするDC-DCコンバータの制御回路。付記10重負荷時にPWM方式で駆動し、軽負荷時にPFM方式で駆動するとともに、入力電圧が供給される第1トランジスタと、該第1トランジスタと低電位電源との間に接続された第2トランジスタとをオンオフ制御することにより、前記入力電圧を電圧変換して、チョークコイルを介して負荷に供給する出力電圧を生成するDC-DCコンバータに備えられ、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成するDC-DCコンバータの制御回路において、前記第2トランジスタの両端子における電位差により該第2トランジスタに流れる電流を検出して該第2トランジスタをオンオフ制御する検出信号を生成する逆流検出回路を含む理想ダイオードを備え、前記逆流検出回路は、前記PWM方式で駆動するときに入力される動作切替信号に基づいて、動作を停止することを特徴とするDC-DCコンバータの制御回路。付記11前記逆流検出回路は、前記PWM方式で駆動するときに入力される動作切替信号に基づいて、低消費電力モードにて動作することを特徴とする付記9に記載のDC-DCコンバータの制御回路。付記12前記PWM方式と前記PFM方式との切替点が、前記PWM方式で駆動するときに常に電流連続モードで動作するように設定されることを特徴とする付記9~11のいずれか1つに記載のDC-DCコンバータの制御回路。付記13駆動方式が前記PWM方式から前記PFM方式あるいは前記PFM方式から前記PWM方式に切り替わるときに、前記動作切替信号の信号レベルが切り替わることを特徴とする付記9~12のいずれか1つに記載のDC-DCコンバータの制御回路。付記14前記PFM方式で駆動するときに、前記出力電圧を一定に維持するように前記第1トランジスタのオン時間又はオフ時間を制御するとともに、前記PWM方式で駆動するときに、前記動作切替信号に応答して、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成することを特徴とする付記9~13のいずれか1つに記載のDC-DCコンバータの制御回路。付記15前記出力電圧又は該出力電圧の分圧電圧と、前記出力電圧に応じて設定された第1基準電圧とを比較して誤差信号を生成する誤差増幅回路と、前記誤差信号に応じたパルス幅を持つパルス信号を生成するパルス信号生成回路と、前記第1トランジスタに前記第1駆動信号を供給する第1ドライバ回路と、前記第2トランジスタに前記第2駆動信号を供給する第2ドライバ回路と、前記PWM方式で駆動するときに入力される信号レベルとは異なる信号レベルの前記動作切替信号がPFM方式で駆動するときに入力されて、該動作切替信号に基づいて、前記第1ドライバ回路から前記第2ドライバ回路に出力される前記第1駆動信号を無効とする駆動信号無効回路と、を備え、前記PWM方式で駆動するときには、前記第1ドライバ回路が前記パルス信号及び前記第2駆動信号に基づいて前記第1駆動信号を生成し、前記第2ドライバ回路が前記第1駆動信号に基づいて前記第2駆動信号を生成するとともに、前記PFM方式で駆動するときには、前記第1ドライバ回路が前記パルス信号に基づいて前記第1駆動信号を生成し、前記第2ドライバ回路が前記逆流検出回路からの前記検出信号に基づいて前記第2駆動信号を生成することを特徴とすることを特徴とする付記14に記載のDC-DCコンバータの制御回路。"