"入力端子と出力端子との間に直列に接続されたN個の第1の抵抗と、前記N個の第1の抵抗のそれぞれの一端に一端が接続されたN個の第2の抵抗と、前記N個の第2の抵抗のそれぞれの他端と前記入力端子との間に挿入されたN個のスイッチとを備え、前記N個のスイッチの導通を制御するNビット信号の値に対して前記入力端子と前記出力端子との間の抵抗値が指数関数的に変化することを特徴とする可変抵抗回路。前記入力端子と前記出力端子との間の抵抗値が、前記Nビット信号の値に対して2N段階に変化することを特徴とする請求項1に記載の可変抵抗回路。前記入力端子と前記出力端子との間の抵抗値が、前記Nビット信号の値に対してN段階に変化することを特徴とする請求項1に記載の可変抵抗回路前記スイッチのオン抵抗が、前記第2の抵抗の抵抗値に応じて調整されることを特徴とする請求項1乃至3のいずれか1項に記載の可変抵抗回路。増幅器と、前記増幅器の出力端子と入力端子との間に接続された可変抵抗回路とを備え、前記可変抵抗回路が、請求項1乃至4のいずれか1項に記載の可変抵抗回路であることを特徴とする可変利得増幅器。低利得領域には請求項2に記載の可変抵抗回路を用い、高利得領域には請求項3に記載の可変抵抗回路を用いることを特徴とする請求項5に記載の可変利得増幅器。前記増幅器が、電流信号が入力されるトランスインピーダンスアンプであり、演算増幅器を用いて構成されていることを特徴とする請求項5または6に記載の可変利得増幅器。前記増幅器が、電圧信号が入力される電圧増幅器であり、演算増幅器を用いて構成されていることを特徴とする請求項5または6に記載の可変利得増幅器。本発明が解決しようとする課題は、増幅器の利得をdB系でリニアに変化させることのできる可変抵抗回路およびこれを用いた可変利得増幅器を提供することにある。実施形態の可変抵抗回路は、入力端子と出力端子との間に直列に接続されたN個の第1の抵抗と、前記N個の第1の抵抗のそれぞれの一端に一端が接続されたN個の第2の抵抗と、前記N個の第2の抵抗のそれぞれの他端と前記入力端子との間に挿入されたN個のスイッチとを備える。この可変抵抗回路は、前記N個のスイッチの導通を制御するNビット信号の値に対して前記入力端子と前記出力端子との間の抵抗値が指数関数的に変化する。以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。第1の実施形態図1は、第1の実施形態の可変抵抗回路の構成の例を示す回路図である。本実施形態の可変抵抗回路1は、入力端子Aと出力端子Bとの間に直列に接続されたN個の抵抗Rと、抵抗Rのそれぞれの一端に一端が接続されたN個の抵抗R1~RNと、抵抗R1~RNのそれぞれの他端と入力端子Aとの間に挿入されたN個のスイッチSW1~SWNと、を備える。スイッチSW1~SWNは、Nビットのバイナリ信号である制御信号SCにより導通が制御される。したがって、入力端子Aと出力端子Bとの間の抵抗値は、制御信号SCのバイナリコードに応じて2N段階に変化する。このとき、本実施形態では、入力端子Aと出力端子Bとの間の抵抗値は、制御信号SCのバイナリコードの変化に対して指数関数的に変化するよう、抵抗R1~RNの値が設定されている。また、入力端子Aと出力端子Bとの間の抵抗値は、スイッチSW1~SWNが総てオンのとき最小値となり、スイッチSW1~SWNが総てオフのとき最大値となる。図2は、可変抵抗回路1を帰還抵抗RF1、RF2に用いた可変利得増幅器の例を示すブロック図である。本実施形態の可変利得増幅器は、入力端子INP、INNに差動の電流信号が入力され、出力端子OUTP、OUTNから差動の電圧信号が出力される演算増幅器11と、出力端子OUTPと入力端子INNとの間に接続された帰還抵抗RF1と、出力端子OUTNと入力端子INPとの間に接続された帰還抵抗RF2とを有し、これら全体としてトランスインピーダンスアンプTIA1を構成している。ここで、電流入力をI、帰還抵抗RF1、RF2の抵抗値をZとすると、電圧出力Vは、V=ZIと表わされる。したがって、トランスインピーダンスアンプTIA1の利得V/Iは、帰還抵抗RF1、RF2の抵抗値Zで表わされる。本実施形態では、帰還抵抗RF1、RF2に、制御信号SCに対して抵抗値が指数関数的に変化する可変抵抗回路1を用いる。そこで、この制御信号SCを利得制御信号SCとすると、トランスインピーダンスアンプTIA1の利得も、利得制御信号SCに対して指数関数的に変化する。すなわち、この利得をdBで表わせば、トランスインピーダンスアンプTIA1は、利得制御信号SCに対して利得がdB系でリニアに変化する可変利得増幅器となる。次に、図3を用いて、可変抵抗回路1の抵抗R1~RNの抵抗値の決定方法について説明する。ここでは、可変抵抗回路1を可変利得増幅器に用いるものとし、利得制御信号SCの1LSB当たりの利得変化幅をpdBとして、入力端子A側から数えてm番目の抵抗Rmの値を求める方法を説明する。ここでは、抵抗Rmは、図3aに示すようにSW1~SWm-1がオンしているときの端子AB間の抵抗値と、図3bに示すようにSWmのみがオンしているときのAB間の抵抗値の差が、利得として見たときにpdBとなるよう、抵抗Rmの値を求めるものとする。このとき、端子AB間の抵抗値を、端子Aから抵抗Rmまでと、それ以降とに分けて算出するため、図3に示す端子Cを想定する。まず、図3aに示す、SW1~SWm-1がオンしているときの端子AB間の抵抗値を求める。ここで、抵抗Rの抵抗値をR、抵抗Rmの抵抗値をRmとし、端子Aからm番目の抵抗Rまでの抵抗値をRq,mと表わすとすると、Rq,m=Rq,m-1Rm-1R=Rq,m-1Rm-1/Rq,m-1Rm-1R1Rq,1=R2となる。なお、式1における‘’は、並列接続された抵抗の合成抵抗値を表わす。また、このRq,mを定数qmを用いてRq,m=qmRと表わすこととし、Rq,m-1=qm-1Rと表わすと、式1より、qm=qm-1Rm-1/qm-1RRm-113q1=14となる。ここで、端子AC間の抵抗値をRA,mと表わすとすると、図3aの場合、スイッチSWmがオフしているので、RA,m=Rq,m=qmRRA,0=0である。一方、端子CB間の抵抗値をRB,mと表わすとすると、スイッチSWm1~SWNがオフしているので、RB,m=N-mRとなる。したがって、図3aにおける端子AB間の抵抗値をRAB1と表わすと、RAB1=RA,mRB,m=qmRN-mR={qmN-m}R5と表わされる。次に、図3bに示す、SWmのみがオンしているときのAB間の抵抗値を求める。この場合、SW1~SWm-1がオフしているので、端子Aからm番目の抵抗Rまでの抵抗値をRq,mは、Rq,m=mR6となる。したがって、端子AC間の抵抗値をRA,mは、RA,m=mRRm=mRRm/mRRm7となる。また、この場合も、端子CB間の抵抗値をRB,mは、RB,m=N-mRであるので、図3bにおける端子AB間の抵抗値をRAB2と表わすと、RAB2=RA,mRB,m={mRm/mRRmN-m}R8となる。図3aにおける端子AB間の抵抗値RAB1と図3bにおける端子AB間の抵抗値RAB2の比が、利得変化幅pdBとなる。すなわち、10-p/20=RAB2/RAB1=1/qmN-m{mRm/mRRmN-m}9である。ここで、10-p/20=G、qmN-m=αと表わすと、式9より、抵抗Rmの抵抗値Rmが、Rm=[{αG-N-m}/{m-αGN-m}]mR10として、求まる。この式10を用いて、抵抗Rmの抵抗値を決定する際は、まず、m=1とし、式によりq1が既知であることを利用して抵抗R1の抵抗値を決定する。その後、mの値を順次増加させ、式3よりqmの値を求めて、式10により抵抗Rmの抵抗値を決定して行く。次に、可変抵抗回路1の具体的な設計例を、図4~図7に示す。図4は、N=4、すなわち16段階に抵抗値を変化させることのできる可変抵抗回路の例である。この場合、制御信号SCは4ビット信号となる。ここでは、図4aに示すように、この4ビットの制御信号SCをS4,S3,S2,S1と表すものとする。各ビット信号により、スイッチSW4、SW3、SW2、SW1が制御される。図4bに、S4をMSB、S1をLSBとして表した制御信号SCのバイナリコードの10進値に対するスイッチSW4~SW1のオン/オフの状態を示す。ここで、スイッチSW4~SW1は、ビット信号が‘0’のときオンし、‘1’のときオフするものとする。図5に、スイッチSWの具体的な構成の例を示す。スイッチSWは、MOSトランジスタを並列に接続した構成とし、そのゲート端子へ制御信号SCを入力する。このスイッチSWのオン抵抗は、並列に接続するMOSトランジスタの数を多くするほど低くすることができる。しかし、並列に接続するMOSトランジスタの数を多くすれば、それだけ集積回路化したときのチップ面積が増大する。そこで、実用的には、スイッチSWの直列に接続される抵抗Rmの抵抗値に応じて、並列に接続するMOSトランジスタの数を決定する。すなわち、抵抗Rmの抵抗値が小さく、スイッチSWのオン抵抗を小さくする必要があるときは、図5aに示すように、並列に接続するMOSトランジスタの数を多くする。逆に、抵抗Rmの抵抗値が大きく、スイッチSWのオン抵抗が大きくてもその影響が少ないときは、図5bに示すように、並列に接続するMOSトランジスタの数を少なくする。図6に、図4aに示した回路の各抵抗の抵抗値およびスイッチSWの並列接続トランジスタ数の例を示す。ここでは、図2に示した可変利得増幅器に使用し、その可変利得増幅器のベース利得を40.0dB、利得制御信号SCの1LSB当たりの利得変化幅利得調整単位pを0.2dBとし、利得可変幅を、0~3dB、3~6dB、18~21dB、21~24dBとした場合の例を示す。なお、この可変利得増幅器の実際の利得は、上述のベース利得に利得可変幅の値を加算した値である。図7に、図6に示した設計例の可変利得増幅器の利得変化特性の例を示す。利得制御信号の値の変化に対して、可変利得増幅器の利得が、dB系でほぼリニアに変化していることがわかる。このような本実施形態によれば、簡単な構成で、制御信号の変化に対して抵抗値が指数関数的に変化する可変抵抗回路を形成することができる。これにより、この可変抵抗回路を用いた可変利得増幅器の利得をdB系でリニアに変化させることができる。第2の実施形態第1の実施形態の可変抵抗回路を用いた場合、図6に示したように、利得可変幅が、18~21dBや21~24dBと高利得となった場合、各抵抗の値がかなり大きくなってしまう。そこで、本実施形態では、利得可変幅が高利得でも、抵抗の値を小さくすることのできる可変抵抗回路の例を示す。図8aは、第2の実施形態の可変抵抗回路の構成の例を示す回路図である。ここでは、16段階に抵抗値を変化させることのできる可変抵抗回路の例を示す。本実施形態の可変抵抗回路2は、入力端子Aと出力端子Bとの間に直列に接続された16個の抵抗r1~r16と、抵抗r1~r16のそれぞれの一端に一端が接続された16個の抵抗R1~R16と、抵抗R1~R16のそれぞれの他端と入力端子Aとの間に挿入された16個のスイッチSW1~SW16と、を備える。本実施形態では、スイッチSW1~SW16は、16ビットの制御信号SCにより導通が制御され、制御信号SCの値に応じていずれか1つのスイッチがオンする。図8bに、制御信号SCの値とオンするスイッチの関係を示す。ここでは、制御信号SCの値が0から15へ変化するにつれ、オンするスイッチがSW1からSW16へと順次変化する。図9に、本実施形態の可変抵抗回路2の各抵抗の抵抗値およびスイッチSWの並列接続トランジスタ数の例を示す。ここでは、図6と同様、可変利得増幅器のベース利得を40.0dB、利得調整単位pを0.2dBとし、利得可変幅を、高利得の18~21dB、21~24dBとした場合の例を示す。この場合、図6と比較して、抵抗の個数は多いが、抵抗の合計抵抗値は大幅に少ないことがわかる。抵抗の合計抵抗値が少ない分、集積回路化するときのチップ面積を少なくすることができる。これに対して、図10は、利得可変幅を低利得の0~3dB、3~6dBとする場合の各抵抗の抵抗値およびスイッチSWの並列接続トランジスタ数の例である。図6と比較すると、この場合も抵抗の合計抵抗値は大幅に少なくなる。しかし、スイッチSWの並列接続トランジスタ数は、かなり増加する。このスイッチSWを構成するMOSトランジスタのソース、ドレイン端子には、それぞれ寄生容量が形成される。そのため、並列接続するMOSトランジスタ数の数が増加すると、スイッチSWの端子に付加される寄生容量の容量値が増加することになる。図11に、本実施形態の可変抵抗回路2を可変利得増幅器の帰還抵抗RF1、RF2に使用したときの、上述の寄生容量も含めた等価的な回路を示す。この場合、可変抵抗回路2の入力端子Aを演算増幅器11の入力端子に接続し、出力端子Bを演算増幅器11の出力端子に接続している。これにより、入力端子INPには寄生容量C2011~C2161が接続され、入力端子INNには寄生容量C1011~C1161が接続される。また、出力端子OUTPには、抵抗rf101~rf116をそれぞれ介して寄生容量C1012~C1162が接続され、出力端子OUTNには抵抗rf201~rf216をそれぞれ介して寄生容量C2012~C2162が接続される。このとき、可変利得増幅器の動作上、入力端子INP、INNは仮想接地となるため、入力端子INP、INNにはAC交流電圧が発生せず、寄生容量C1011~C1016、C2011~C2016は、可変利得増幅器のAC動作に影響を及ぼさない。一方、出力端子OUTP、OUTNにはAC電圧が発生するため、寄生容量C1012~C1162、C2012~C2162が可変利得増幅器のAC動作に影響を及ぼす。すなわち、寄生容量C1012~C1162、C2012~C2162の容量値が大きいほど、可変利得増幅器の高周波利得が低下する。したがって、可変利得増幅器の周波数特性を考慮すれば、本実施形態の可変抵抗回路2は、図9に示したような、スイッチSWの並列接続トランジスタ数が少ない高利得領域に使用するのに適しているといえる。このような本実施形態によれば、高利得の可変利得増幅器への使用に適した、抵抗の合計値が少ない可変抵抗回路を形成することができる。これにより、この可変抵抗回路を集積回路化するときのチップ面積を少なくすることができる。第3の実施形態上述したように、可変利得増幅器の帰還抵抗に用いる場合、第1の実施形態の可変抵抗回路1は低利得領域での使用に適し、第2の実施形態の可変抵抗回路2は高利得領域での使用に適する。そこで、本実施形態では、第1の実施形態の可変抵抗回路1と第2の実施形態の可変抵抗回路2とを組み合わせて使用し、広範囲に利得を変化させることのできる可変利得増幅器の例を示す。図12は、第3の実施形態の可変利得増幅器の構成の例を示すブロック図である。本実施形態の可変利得増幅器は、4種類の抵抗値の帰還抵抗RF1A2A~RF1D2Dを利得切り替え信号GCにより導通が制御されるスイッチSW1A2A~SW1D2Dで切り替えて、利得が4通りに切り替えられる可変利得増幅器である。ここで、例えば、帰還抵抗RF1A2A、RF1B2Bが低利得領域用の低抵抗である場合は、この抵抗を実施形態1の可変抵抗回路1とし、帰還抵抗RF1C2C、RF1D2Dが高利得領域用の高抵抗である場合は、この抵抗を実施形態2の可変抵抗回路2とする。この可変抵抗回路1および2の抵抗値を利得制御信号SCにより調整すれば、帰還抵抗RF1A2A~RF1D2Dの抵抗値を小刻みに調整でき、可変利得増幅器の利得を小刻みに調整することができる。図13は、本実施形態の可変利得増幅器を用いた復調器の例を示すブロック図である。この復調器は、直交復調方式の復調器であり、高周波のRF信号と局部発振周波数信号LOが入力されるミキサ100から、中間周波数あるいはベースバンド周波数のI信号およびQ信号が出力される。このミキサ100から出力されたI信号、Q信号は、本実施形態の可変利得増幅器を構成する演算増幅器11A、11Bに、それぞれ入力される。2つの可変利得増幅器の利得は、利得切り替え信号GCにより同じ値に設定される。しかし、製造ばらつき等により、2つの可変利得増幅器の利得が同じになるとは、必ずしも限らない。そのような場合、本実施形態では、利得制御信号SC1、SC2により、それぞれの可変利得増幅器の利得を調整することができる。これにより、2つの可変利得増幅器の利得をほぼ同じにすることができ、出力のI出力信号、Q出力信号の信号レベルのバランスをとることができる。このような本実施形態によれば、可変利得増幅器の利得を広範囲に切り替えることができるとともに、それぞれの利得を小刻みに調整することができる。これにより、この可変利得増幅器を直交復調方式の復調器に用いた場合、2つの可変利得増幅器の出力間で信号レベルのバランスをとることができる。第4の実施形態図14は、第4の実施形態の可変利得増幅器の構成の例を示すブロック図である。本実施形態では、トランスインピーダンスアンプTIA2を構成する演算増幅器12が単相信号用である場合の可変利得増幅器の構成の例を示す。演算増幅器12の出力端子OUTと反転入力端子INとの間に、帰還抵抗RFとして、実施形態1の可変抵抗回路1または実施形態2の可変抵抗回路2が接続される。このような本実施形態によれば、単相信号用のトランスインピーダンスアンプを用いても、制御信号SCの変化に対して利得がdB系でリニアに変化する可変利得増幅器を形成することができる。第5の実施形態上述の各実施形態では、入力信号が電流信号である場合の可変利得増幅器の例を示したが、本実施形態では、入力信号が電圧信号である場合の可変利得増幅器の例を示す。図15は、第5の実施形態の可変利得増幅器の構成の例を示すブロック図である。図15aは、差動信号用の演算増幅器21を用いた可変利得増幅器の例である。本実施形態では、出力端子OUTPと演算増幅器21の反転入力端子-との間に接続された帰還抵抗RF1、および出力端子OUTNと演算増幅器21の非反転入力端子との間に接続された帰還抵抗RF2として、実施形態1の可変抵抗回路1または実施形態2の可変抵抗回路2が用いられる。また、入力端子INNと演算増幅器21の反転入力端子-との間に抵抗RS1が接続され、入力端子INPと演算増幅器21の非反転入力端子との間に抵抗RS2が接続される。この可変利得増幅器の利得は、-RF1/RS1=-RF2/RS2と表されるので、制御信号SCの変化に対して利得がdB系でリニアに変化する。図15bは、単相信号用の演算増幅器22を用いた可変利得増幅器の例である。本実施形態では、出力端子OUTと演算増幅器22の反転入力端子-との間に接続された帰還抵抗RF1として、実施形態1の可変抵抗回路1または実施形態2の可変抵抗回路2が用いられる。また、入力端子INと演算増幅器22の反転入力端子-との間に抵抗RSが接続される。この可変利得増幅器の利得は、-RF/RSと表されるので、制御信号SCの変化に対して利得がdB系でリニアに変化する。このような本実施形態によれば、電圧信号が入力される演算増幅器を用いても、制御信号SCの変化に対して利得がdB系でリニアに変化する可変利得増幅器を形成することができる。以上説明した少なくとも1つの実施形態の可変抵抗回路によれば、これを用いた可変利得増幅器増幅器の利得をdB系でリニアに変化させることができる。また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"