負荷回路を駆動するためのドライバ回路であって、-ソース回路に結合されるべき一次側巻線を備えると共に前記負荷回路に結合されるべき二次側巻線を備えるトランス回路と、-二次側電流を、一次側電流及び一次側電圧及び一次側インダクタンス及び変圧比の関数として決定する決定回路と、を有するドライバ回路。前記負荷回路は負荷を有し、該負荷は1以上の発光ダイオードを有し、前記関数は前記二次側電流が、前記一次側インダクタンスにより除算された前記一次側電圧の積分に比例する第1信号と前記一次側電流に比例する第2信号との間の差に比例し、該差が前記変圧比により乗算されると定義する請求項1に記載のドライバ回路。前記一次側インダクタンスは前記トランス回路の二次側がオープンである場合に該トランス回路の一次側において測定されるインダクタンスであり、前記変圧比は前記トランス回路の二次側がオープンである場合の該トランス回路の電圧比であり、前記差は前記変圧比により乗算される前又は後に整流され、前記差は前記変圧比により乗算された後にローパスフィルタ処理される請求項2に記載のドライバ回路。前記決定回路は、前記一次側電圧を抵抗の値により乗算すると共に該一次側電圧を一次側インダクタンスにより除算し且つ積分をとることにより前記第1信号を確立する一方、前記一次側電流を前記抵抗の値により乗算することにより前記第2信号を確立し、且つ、前記差をとる変換回路を有し、該決定回路が、更に、前記差を整流すると共に該差を前記変圧比により乗算し且つ該差をローパスフィルタ処理する適合化回路を有する請求項3に記載のドライバ回路。前記変換回路は前記ソース回路に結合されるべき第1及び第2入力端子と、これら入力端子に結合された他の抵抗及び容量の直列回路と、第1及び第2出力端子とを有し、前記第1出力端子は前記第1入力端子に結合され、前記第2出力端子は前記抵抗を介して前記第2入力端子に結合され、前記一次側電流は前記第1出力端子を介して流れ、前記一次側電圧は前記出力端子の間に存在し、前記容量の値は前記抵抗及び前記他の抵抗の値により除算された前記一次側インダクタンスに比例する請求項4に記載のドライバ回路。前記負荷回路は前記二次側巻線に結合されるべき負荷と、前記トランス回路の他の二次側巻線に結合されるべき他の負荷とを有し、前記負荷は1以上の発光ダイオードを有し、前記他の負荷は1以上の他の発光ダイオードを有し、前記決定回路は他の二次側電流を前記一次側電流及び前記一次側電圧及び前記一次側インダクタンス及び他の変圧比の他の関数として決定するように構成される請求項1に記載のドライバ回路。前記関数は、前記二次側電流が前記一次側インダクタンスにより除算された前記一次側電圧の積分に比例する第1信号と前記一次側電流に比例する第2信号との間の差に比例し、該差は前記変圧比により乗算されると定義し、前記他の関数は、前記他の二次側電流が前記第1信号と前記第2信号との間の前記差に比例し、該差が前記他の変圧比により乗算されると定義する請求項6に記載のドライバ回路。前記決定回路は、前記一次側電圧を抵抗の値により乗算すると共に該一次側電圧を一次側インダクタンスにより除算し且つ積分をとることにより前記第1信号を確立する一方、前記一次側電流を前記抵抗の値により乗算することにより前記第2信号を確立し、且つ、これら2つの信号の間の前記差をとる変換回路を有し、該決定回路が、更に、前記差を整流すると共に該差を前記変圧比により乗算し且つ該差をローパスフィルタ処理する適合化回路を有し、該決定回路が、更に、前記差を整流すると共に該差を前記他の変圧比により乗算し且つ該差をローパスフィルタ処理する他の適合化回路を有する請求項7に記載のドライバ回路。前記決定回路が、一方における前記変換回路と他方における前記適合化回路との間に結合され、トリガ信号に応答して前記差におけるオフセットを検出するオフセット検出回路を更に有する請求項8に記載のドライバ回路。前記決定回路が、前記オフセット検出回路に結合され前記トリガ信号を発生する発生回路を更に有する請求項9に記載のドライバ回路。前記二次側巻線と前記負荷との間にインダクタを備えると共に前記他の二次側巻線と前記他の負荷との間に他のインダクタを備えるインダクタ回路を更に有し、前記インダクタ及び前記他のインダクタが前記二次側電流及び前記他の二次側電流をバランスさせるために誘導的に結合される請求項6に記載のドライバ回路。請求項1に記載のドライバ回路を有すると共に、前記負荷回路を更に有する装置。ソース回路に結合されるべき一次側巻線を備えると共に負荷回路に結合されるべき二次側巻線を備えるトランス回路を介して前記負荷回路を駆動する方法であって、-二次側電流を、一次側電流及び一次側電圧及び一次側インダクタンス及び変圧比の関数として決定するステップ、を有する方法。請求項13に記載の方法のステップを実行するコンピュータプログラム。請求項14に記載のコンピュータプログラムを記憶し且つ有する媒体。本発明の目的は、負荷回路を駆動するためのドライバ回路であって、トランス回路の一次側において二次側電流を、相対的に複雑なタイミング及びモデル化回路を必要とすることなしに決定することができるドライバ回路を提供することである。本発明の他の目的は、装置、方法、コンピュータプログラム製品及び媒体を提供することである。本発明の第1態様によれば、負荷回路を駆動するためのドライバ回路であって、-ソース回路に結合されるべき一次側巻線と前記負荷回路に結合されるべき二次側巻線とを備えるトランス回路と、-二次側電流を、一次側電流及び一次側電圧及び一次側インダクタンス及び変圧比の関数として決定する決定回路と、を有するドライバ回路が提供される。トランス回路は、例えば、一次側に一次側巻線を、二次側に二次側巻線を備えるトランスを有する。上記一次側巻線はソース回路に結合されるべきものである。第1のオプションによれば、上記ソース回路は電源を有することができ、その場合、当該ドライバ回路は該電源を上記一次側巻線に結合するためのインバータ又は他のスイッチング回路を更に有することができる。第2のオプションによれば、上記ソース回路は互いに結合された電源及びインバータ又は他のスイッチング回路を有することができ、その場合、該インバータ又は他のスイッチング回路は上記一次側巻線に結合されるべきものである。当該ドライバ回路に、二次側電流を一次側電流及び一次側電圧及び一次側インダクタンス及び変圧比の関数として決定する決定回路を設けた結果、二次側電流を、上記トランス回路の一次側のみにおいて、相対的に複雑なタイミング及びモデル化回路が必要とされることなしに決定することができる。国際特許出願公開第2008104919号は、電力コンバータにおける負荷電流の検出を開示している。これを達成するために、トランス回路には補助巻線が追加されなければならない。しかしながら、このような補助巻線は不利であり、回避されるべきものである。一実施例によれば、当該ドライバ回路は、前記負荷回路が負荷を有し、該負荷が1以上の発光ダイオードを有し、前記関数は前記二次側電流が、前記一次側インダクタンスにより除算された前記一次側電圧の積分に比例する第1信号と前記一次側電流に比例する第2信号との間の差に比例し、該差が前記変圧比により乗算されると定義することにより定義される。専らではないが、特に前記負荷回路が発光ダイオードを有する場合、例えば輝度及び/又は色等を推定するために、二次側電流をトランス回路の一次側において決定することができることが重要である。上記関数によれば、二次側電流は、一次側電圧、一次側インダクタンス、一次側電流及び変圧比に依存する。一実施例によれば、当該ドライバ回路は、前記一次側インダクタンスが前記トランス回路の二次側がオープンである場合に該トランス回路の一次側において測定されたインダクタンスであり、前記変圧比は前記トランス回路の二次側がオープンである場合の該トランス回路の電圧比であり、前記差は前記変圧比により乗算される前又は後に整流され、前記差が前記変圧比により乗算された後にローパスフィルタ処理されることにより定義される。前記トランス回路の等価回路によれば、理想トランス回路は、主に、理想一次側巻線に並列に結合された一次側インダクタにより、及び理想二次側巻線に直列に結合された二次側インダクタにより拡張されるべきである。上記一次側インダクタは、前記トランス回路の二次側がオープンである場合の一次側インダクタンスに対応する。上記電圧比は、前記トランス回路の二次側がオープンである場合の一次側電圧により除算された二次側電圧に等しい。一実施例によれば、当該ドライバ回路は、前記決定回路が、前記一次側電圧を抵抗の値により乗算すると共に該一次側電圧を一次側インダクタンスにより除算し且つ積分をとることにより前記第1信号を確立する一方、前記一次側電流を上記抵抗の値により乗算することにより前記第2信号を確立し、且つ、前記差をとる変換回路を有し、該決定回路が、更に、上記差を整流すると共に該差を前記変圧比により乗算し且つ該差をローパスフィルタ処理する適合化回路を有することにより定義される。この目的のために、上記変換回路は1以上の乗算器、除算器、積分器及び減算器等を有することができる。また、上記適合化回路は、この目的のために、1以上の整流器、乗算器及びフィルタ等を有することができる。一実施例によれば、当該ドライバ回路は、前記変換回路が前記ソース回路に結合されるべき第1及び第2入力端子と、これら入力端子に結合された他の抵抗及びコンデンサ容量の直列回路と、第1及び第2出力端子とを有し、上記第1出力端子は上記第1入力端子に結合され、上記第2出力端子は上記抵抗を介して上記第2入力端子に結合され、前記一次側電流は上記第1出力端子を介して流れ、前記一次側電圧は上記出力端子の間に存在し、上記コンデンサの値が上記抵抗及び上記他の抵抗により除算された前記一次側インダクタンスに比例することにより定義される。上記コンデンサの間に存在する電圧信号は、上記変換回路からの出力信号及び前記適合化回路に対する入力信号を表すことができる。一実施例によれば、当該ドライバ回路は、前記負荷回路が前記二次側巻線に結合されるべき負荷と、前記トランス回路の他の二次側巻線に結合されるべき他の負荷とを有し、上記負荷が1以上の発光ダイオードを有し、上記他の負荷が1以上の他の発光ダイオードを有し、前記決定回路が他の二次側電流を前記一次側電流及び前記一次側電圧及び前記一次側インダクタンス及び他の変圧比の他の関数として決定するように設計されることにより定義される。言い換えると、前記負荷回路が2つ又はそれ以上の負荷を有し、且つ、前記トランス回路が2つ又はそれ以上の二次側巻線を有する場合、第1/第2第3等関数に従って、第1/第2第3等の二次側電流は前記一次側電圧、前記一次側インダクタンス、前記一次側電流及び第1/第2第3等変圧比に依存する。前記負荷回路が2つの負荷を有し、前記トランス回路が2つの二次側巻線を有する場合、第1オプションによれば、第1第2二次側巻線は第1第2負荷に対して、第1第2二次側電流が第1第2負荷を介して流れるように結合することができる。第2オプションによれば、第1二次側巻線は第1負荷に対して、第1及び第2二次側巻線は第2負荷に対して、第1二次側電流が第1負荷を介して流れ、第1及び第2二次側電流の和が第2負荷を介して流れるように結合することができる。3以上の負荷を有する負荷回路の場合も、同様のオプションが可能である。一実施例によれば、当該ドライバ回路は、前記関数が前記二次側電流は前記一次側インダクタンスにより除算された前記一次側電圧の積分に比例する第1信号と前記一次側電流に比例する第2信号との間の差に比例し、該差が前記変圧比により乗算されると定義する一方、前記他の関数は前記他の二次側電流を前記第1信号と前記第2信号との間の差に比例し、該差が前記他の変圧比により乗算されるものと定義することにより定義される。一実施例によれば、当該ドライバ回路は、前記決定回路が、前記一次側電圧を抵抗の値により乗算すると共に該一次側電圧を一次側インダクタンスにより除算し且つ積分をとることにより前記第1信号を確立する一方、前記一次側電流を上記抵抗の値により乗算することにより前記第2信号を確立し、且つ、前記差をとる変換回路を有し、該決定回路が、更に、上記差を整流すると共に該差を前記変圧比により乗算し且つ該差をローパスフィルタ処理する適合化回路を有し、該決定回路が、更に、上記差を整流すると共に該差を前記他の変圧比により乗算し且つ該差をローパスフィルタ処理する他の適合化回路を有することにより定義される。一実施例によれば、当該ドライバ回路は、前記決定回路が、一方における前記変換回路と他方における前記適合化回路との間に結合され、トリガ信号に応答して前記差におけるオフセットを検出するオフセット検出回路を更に有することにより定義される。該オフセット検出回路は、前記変換回路からの出力信号前記適合化回路に対する入力信号を入力すると共に上記トリガ信号を入力するサンプルホールド回路積分回路により拡張される可能性があるを有することができる。一実施例によれば、当該ドライバ回路は、前記決定回路が、前記オフセット検出回路に結合され、前記トリガ信号を発生する発生回路を更に有することにより定義される。第1オプションによれば、上記発生回路はインバータ又は他のスイッチング回路から制御信号を入力するセレクタ回路を有することができ、その場合、該インバータ又は他のスイッチング回路のデューティサイクルに依存して立ち上がりエッジ又は立ち下がりエッジの何れかが上記トリガ信号を発生させる。第2オプションによれば、上記発生回路は比較器回路を有することができ、その場合、前記変換回路からの出力信号恐らくは、ハイパスフィルタ処理された後のが閾値と比較され、比較結果が上記トリガ信号を生じさせる。一実施例によれば、当該ドライバ回路は、該ドライバ回路が前記二次側巻線と前記負荷との間にインダクタを備えると共に前記他の二次側巻線と前記他の負荷との間に他のインダクタを備えるインダクタ回路を更に有する場合に、上記インダクタと上記他のインダクタとが前記二次側電流及び前記他の二次側電流をバランスさせるために誘導的に結合されるという事実により定義される。専らではないが、特には、発光ダイオードを有する異なる負荷の場合、これら負荷を介して流れる二次側電流をバランスさせて、部品のバラツキを補償し、及び/又は輝度の変化及び/又は色の変化を補償することが重要である。専らではないが、特には、当該ドライバ回路が二次側電流をバランスさせるためのインダクタを有する場合、補助巻線並びに相対的に複雑なタイミング及びモデル化回路を省いて、寸法を相対的に小さくすると共にコストを相対的に低く維持することが重要である。各インダクタは、単一のインダクタとすることができるか、又は単一のインダクタの一部とすることができるか、又はトランス回路とすることができるか、又はトランス回路の一部とすることができる。国際特許出願公開第2008149275号は、二次側電流をバランスさせることに関して一層多くの情報を提供している。本発明の第2態様によれば、上述したようなドライバ回路を有すると共に負荷回路を更に有する装置が提供される。本発明の第3態様によれば、ソース回路に結合されるべき一次側巻線を備えると共に負荷回路に結合されるべき二次側巻線を備えるトランス回路を介して上記負荷回路を駆動する方法であって、-二次側電流を、一次側電流及び一次側電圧及び一次側インダクタンス及び変圧比の関数として決定するステップ、を有するような方法が規定される。本発明の第4態様によれば、上述したような方法のステップを実行するためのコンピュータプログラム製品が提供される。コンピュータプログラム製品は、ソフトウェアプログラム製品である。本発明の第5態様によれば、上述したようなコンピュータプログラム製品を記憶し且つ有する媒体が提供される。媒体は、ソフトウェアプログラム製品を担持する如何なる種類の担体とすることもできる。本発明は、相対的に複雑なタイミング及びモデル化回路並びに補助巻線は回避されるべきであるという洞察に基づいている。本発明は、トランス回路を有するドライバ回路においては、二次側電流は、一次側電流及び一次側電圧及び一次側インダクタンス及び変圧比の関数として決定することができるという基本的思想に基づいている。本発明は、負荷回路を駆動するためのドライバ回路であって、二次側電流をトランス回路の一次側において相対的に複雑なタイミング及びモデル化回路を要することなく決定することができるようなドライバ回路を提供することにより課題を解決している。本発明は、更に、当該ドライバ回路を相対的に小さくすることができると共に相対的に低価格にすることができる点で有利である。本発明の上記及び他の態様は、後述する実施例から明らかとなり、斯かる実施例を参照して解説されるであろう。図1には、トランス回路の電気等価回路100が示されている。該電気等価回路100は、一次側巻線と第1及び第2二次側巻線とを備えた理想トランス回路101を有している。上記一次側巻線は、一次側端子111及び112に接続されると共に、インダクタ102に並列に接続されている。第1二次側巻線は、インダクタ103を介して二次側端子121に接続されると共に、二次側端子122に接続されている。第2二次側巻線は、二次側端子122に接続されると共に、インダクタ104を介して二次側端子123に接続されている。図2には、負荷回路を駆動するためのドライバ回路1の第1実施例を有する装置10が示されている。上記負荷回路は、例えば1以上の発光ダイオードを有する負荷2を有している。ドライバ回路1はトランス回路21を有し、該トランス回路はコンデンサ24を介してソース回路に結合されるされるべき一次側端子111及び112に接続された一次側巻線を有している。上記ソース回路は、例えば、電源に結合されたインバータ23又は他のスイッチング回路を有している。インバータ23は、当該ドライバ回路1の一部を形成することができるか又は該ドライバ回路の外部に配置することができると共に、装置10の一部を形成することができるか又は該装置10の外部に配置することもできる。トランス回路21は、第1及び第2二次側巻線を更に有している。第1二次側巻線は二次側端子121及び122に接続され、第2二次側巻線は二次側端子122及び123に接続されている。二次側端子121は、ダイオード25を介して、コンデンサ27と負荷2との並列接続回路に結合されている。二次側端子123は、ダイオード26を介して、上記並列接続回路に結合されている。ダイオード25及び26は、単方向整流器である。コンデンサ27は、負荷2に対するローパスフィルタを形成している。ここで、上記両二次側巻線は双方向整流を可能にするために逆並列構成で結合されている。他の例として、トランス回路21は、前記並列接続回路に整流器ブリッジ等の双方向整流器を介して結合される単一の二次側巻線を有することもできる。ドライバ回路1は、二次側電流を、トランス回路21が相対的に対称である及び/又は実質的に対称であるとの仮定の下で、一次側電流及び一次側電圧及び一次側インダクタンス及び変圧比の関数として決定する決定回路22を更に有している。上記一次側電流は、例えば、一次側端子111を介して流れる。上記一次側電圧は、例えば、一次側端子111と112との間に存在する電圧である。上記関数は、例えば、二次側電流が、一次側インダクタンスにより除算された一次側電圧の積分に比例する第1信号と一次側電流に比例する第2信号との間の差に比例し、該差が上記変圧比により乗算されると定義する。上記一次側インダクタンスは、トランス回路21の二次側がオープンの場合に該トランス回路21の一次側において測定されるインダクタンスとすることができ、例えば図1に示されるインダクタ102に対応し得る。上記変圧比は、トランス回路21の二次側がオープンの場合の該トランス回路21の電圧比とすることができ、例えば、一次側巻線の巻回数により除算された二次側巻線の巻回数に対応し得る。上記差は、上記変圧比により乗算される前又は後に整流することができると共に、該変圧比により乗算された後にローパスフィルタ処理することができる。図3には、決定回路22の第1実施例が示されている。該決定回路22は、一次側電圧を抵抗の値により乗算し、該一次側電圧を一次側インダクタンスにより除算し、且つ、積分をとることにより第1信号を確立すると共に、一次側電流を上記抵抗の値より乗算することにより第2信号を確立し、且つ、その差をとるための変換回路30~35を有している。これを達成するため、決定回路22は、上記一次側電圧を入力するための端子30と、乗算器/除算器31と、積分器32と、上記一次側電流を入力するための端子33と、乗算器34と、減算器35とを有している。決定回路22は、更に、上記差を整流すると共に、該差を前記変圧比により乗算し、且つ、該差をローパスフィルタ処理するための適合化回路36~39を有している。この目的のために、決定回路22は、位置を交換することが可能な乗算器36及び整流器37と、ローパスフィルタ38と、二次側電流を表現する信号を供給するための端子39とを有している。このような表現信号は、通知及び/又は制御目的で使用することができる。第1オプションによれば、端子30及び33は、一次側端子111及び112に直接に又は1以上のエレメントを介して間接的に結合することができる。第2オプションによれば、一次側電圧及び一次側電流に関する情報を、変換回路30~35に対して、処理される前又は後に、異なる有線又は無線方法により供給することができる。図4には、変換回路の一構成例40~48が示されている。該変換回路40~48は、コンデンサ46を介してソース回路に結合されるべき第1及び第2入力端子41及び42と、これら入力端子41及び42に結合された他の抵抗44及びコンデンサ容量45の直列回路と、一次側端子111及び112に対応する第1及び第2出力端子47及び48とを有している。上記他の抵抗44とコンデンサ45との直列回路の間の接続部は、端子43を形成する。第1出力端子47は第1入力端子41に結合され、第2出力端子48は図3を参照して既述した抵抗40を介して第2入力端子42に結合されている。一次側電流は第1出力端子47を介して流れ、一次側電圧は出力端子47と48との間に存在する。コンデンサ45の値は、抵抗40の値により及び他の抵抗44の値により除算された一次側インダクタンスに比例するものと及び/又は等しいものとすることができる。抵抗40及び他の抵抗44に対する現実的な値は、各々、1オーム及び1メグオームである他の値を除外するものではない。端子43には、図3における減算器35からの出力信号を表す信号が存在する。図5には、負荷を駆動するためのドライバ回路1の第2実施例を有する装置10が示されている。当該負荷回路は、例えば1以上の発光ダイオードを有する負荷2を有している。該負荷回路は、更に、例えば1以上の発光ダイオードを有する他の負荷3を有している。図2を参照して既述したように、ドライバ回路1はコンデンサ24を介してソース回路に結合された結合されるべき一次側巻線を有するトランス回路21を有している。上記ソース回路は、例えば、電源等に結合されたインバータ23又は他のスイッチング回路を有している。トランス回路21は、二次側巻線を更に有している。負荷2は、コンデンサ51と並列に結合されると共に、ダイオード50を介してトランス回路21の二次側巻線に結合される。他の負荷3は、コンデンサ52と並列に結合されると共に、ダイオード53を介してトランス回路21の他の二次側巻線に結合される。決定回路22は、負荷2を介して流れる二次側電流を一次側電流及び一次側電圧及び一次側インダクタンス及び変圧比の関数として決定するように設計されると共に、他の負荷3を介して流れる他の二次側電流を一次側電流及び一次側電圧及び一次側インダクタンス及び他の変圧比の他の関数として決定するように設計されている。上記関数は、例えば、二次側電流が、一次側インダクタンスにより除算された一次側電圧の積分に比例する第1信号と、一次側電流に比例する第2信号との間の差に比例し、該差が上記変圧比により乗算されると定義する。また、上記他の関数は、例えば、上記他の二次側電流が、上記第1信号と上記第2信号との間の差に比例し、該差が他の変圧比により乗算されると定義する。上記一次側インダクタンスは、トランス回路21の二次側がオープンの場合に該トランス回路21の一次側において測定されるインダクタンスとすることができ、例えば図1に示されるインダクタ102に対応し得る。上記他の変圧比は、トランス回路21の二次側がオープンの場合の該トランス回路21の電圧比とすることができ、例えば、一次側巻線の巻回数により除算された上記他の二次側巻線の巻回数に対応し得る。上記差は、上記他の変圧比により乗算される前又は後に整流することができると共に、該他の変圧比により乗算された後にローパスフィルタ処理することができる。図5に示されるドライバ回路1において、負荷2及び他の負荷3は、個別に且つ互いから独立に制御することができる。図6には、決定回路22の第2実施例が示されている。該決定回路22は、図3を参照して既述したように、一次側電圧を抵抗の値により乗算し、該一次側電圧を一次側インダクタンスにより除算し、且つ、積分をとることにより第1信号を確立すると共に、一次側電流を上記抵抗の値より乗算して第2信号を確立し、且つ、その差をとるための変換回路を有している。このことは、既述したので、図6には再度示されることはない。決定回路22は、更に、上記差を整流すると共に、該差を前記変圧比により乗算し、且つ、該差をローパスフィルタ処理するための適合化回路66~69を有している。この目的のために、決定回路22は、位置を交換することが可能な乗算器67及び整流器66と、ローパスフィルタ68と、二次側電流を表現する信号を供給するための端子69とを有している。決定回路22は、更に、上記差を整流すると共に、該差を前記他の変圧比により乗算し、且つ、該差をローパスフィルタ処理するための他の適合化回路70~73を有している。この目的のために、決定回路22は、位置を交換することが可能な乗算器71及び整流器70と、ローパスフィルタ72と、他の二次側電流を表現する信号を供給するための端子73とを有している。これらの表現信号は、通知及び/又は制御目的で使用することができる。上記決定回路22は、更に、一方における変換回路30~35、40~48と、他方における適合化回路66~73との間に結合され、トリガ信号に応答して上記差におけるオフセットを検出するためのオフセット検出回路64を有することができる。この目的のために、オフセット検出回路64の第1入力端子は、図3における減算器35からの出力信号図4における端子43に存在する信号を入力する端子60に結合されている。オフセット検出回路64の第2入力端子は、ソース回路信号を入力するための端子61に結合されている。オフセット検出回路64の第3入力端子は、減算器65からの出力信号を入力する端子62に結合されている。減算器65の正側入力端子は上記端子60に結合され、該減算器65の負側入力端子は当該オフセット検出回路64の出力端子63に結合されている。オフセット検出回路64は、図3の減算器35からの出力信号におけるオフセット又はDC成分を検出する。このようなオフセット又はDC成分は、負荷2及び3が非対称であることから生じ得る。オフセット検出回路64と減算器65との組み合わせは、このオフセット又はDC成分を低減し、好ましくは相殺する。図7には、オフセット検出回路の第1実施例が示されている。このオフセット検出回路はサンプルホールド回路81を有し、該サンプルホールド回路81は前記端子60に結合される第1入力端子を有すると共に、図9及び10を参照して後述する発生回路から前記トリガ信号を入力するための端子80に結合された第2入力端子を有し、且つ、前記出力端子63に対応する出力端子を有している。図8には、オフセット検出回路の第2実施例が示されている。このオフセット検出回路はサンプルホールド回路82を有し、該サンプルホールド回路82は、図9及び10を参照して後述する発生回路から前記トリガ信号を入力するための端子80に結合された第1入力端子を有すると共に、前記端子62に結合される第2入力端子を有し、且つ、前記出力端子63に対応する出力端子を有する積分回路83の入力端子に結合された出力端子を有している。図9には、トリガ信号を発生するための発生回路の第1実施例84、85が示されている。この発生回路84、85は、ソース回路信号と該信号の反転信号を入力するセレクタ回路84を有し、デューティサイクル検出器85により検出される前記ソース回路のデューティサイクルに依存して、立ち上がりエッジ又は立ち下がりエッジの何れかが、端子80に供給されるトリガ信号となる。図10には、トリガ信号を発生するための発生回路の第2実施例86、87が示されている。この発生回路86、87は、端子60に供給される図3の減算器35からの出力信号図4の端子43に存在する信号をフィルタ処理するためのオプションとしてのハイパスフィルタ86を有すると共に、比較回路87を有し、該比較回路においては、前記変換回路30~35からの出力信号恐らくは、ハイパスフィルタ処理された後のが閾値と比較され、比較結果は、端子80に供給されるトリガ信号となる。この第2実施例は、減算器35からの出力信号の微分における不連続を検出する。図11には、ドライバ回路の第3実施例を有する装置10が示されている。第1負荷2が第1二次側電流を受け、第2負荷3が第2二次側電流を受けるような図5に示した第2実施例と比較して、該第3実施例では、第1負荷2は第1二次側電流を受ける一方、第2負荷3は第1及び第2二次側電流の和を受ける。図11に示すドライバ回路において、負荷2及び他の負荷3は個別に且つ互いに独立に制御することができる。図12には、図6の決定回路22に存在する信号が示されている。ここで、Iは一次側電圧を示し、IIはソース回路信号を示し、IIIは乗算器34からの出力信号を示し、IVは積分器32からの出力信号を示し、Vは減算器65からの出力信号を示し、VIは減算器35からの出力信号を示し、VIIはブロック67と68との間に存在する信号を示し、VIIIはブロック71と72との間に存在する信号を示している。好ましくは、ドライバ回路1は、二次側巻線と負荷2との間にインダクタを備えると共に他の二次側巻線と他の負荷3との間に他のインダクタを備えるインダクタ回路を有し、これらインダクタ及び他のインダクタは、図13~16に示されるように、二次側電流と他の二次側電流とを平衡させるために誘導的に結合される。図13には、ドライバ回路の第4実施例を有する装置10が示されている。ソース回路130には、トランス回路131、インダクタ回路132、整流回路133及び負荷回路134が後続する。インダクタ回路132に示される全てのインダクタは、二次側電流をバランスさせるために誘導的に結合されている。図14には、ドライバ回路の第5実施例を有する装置10が示されている。ソース回路140には、トランス回路141、インダクタ回路142、整流回路143及び負荷回路144が後続する。インダクタ回路142に示される全てのインダクタは、二次側電流をバランスさせるために誘導的に結合されている。図15には、ドライバ回路の第6実施例を有する装置10が示されている。ソース回路150には、トランス回路151、インダクタ回路152、整流回路153及び負荷回路154が後続する。インダクタ回路152に示される全てのインダクタは、二次側電流をバランスさせるために誘導的に結合されている。図16には、ドライバ回路の第7実施例を有する装置10が示されている。ソース回路140にはトランス回路161が後続し、更に、第1にはインダクタ回路162、整流回路163及び負荷回路164が後続する一方、第2にはインダクタ回路172、整流回路173及び負荷回路174が後続する。インダクタ回路162及び172の各々に示される全てのインダクタは、負荷回路164、174毎に二次側電流をバランスさせるために誘導的に結合されている。図16に示されたドライバ回路において、負荷回路164及び174は、個別に且つ互いに独立に制御することができる。図13~16に示されたドライバ回路の第4、第5、第6及び第7実施例の場合、一次側で感知される一次側電流図1~12を参照して説明されたは、二次側電流の一種の平均である。図17には、図15のドライバ回路の第6実施例に対するインダクタ回路152の可能な実現例が示されている。図3及び図6に示された決定回路22の各ブロックは、ハードウェア、ソフトウェア又は両者の組み合わせとすることができる。2以上のブロックの各々は組み合わせることができる一方、各ブロックは2以上の副ブロックに分割することができる。要約すると、負荷回路を駆動するためのドライバ回路1は、ソース回路に結合されるべき一次側巻線を備えると共に上記負荷回路に結合されるべき二次側巻線を備えるトランス回路21を有する。ドライバ回路1に、二次側電流を一次側電流、一次側電圧、一次側インダクタンス及び変圧比の関数として決定する決定回路22を設けることにより、二次側電流をトランス回路21の一次側のみにおいて決定することができる。関数は二次側電流が一次側インダクタンスにより除算された一次側電圧の積分に比例する第1信号と一次側電流に比例する第2信号との間の差に比例し、上記差は変圧比により乗算されると定義することができる。上記一次側インダクタンスは一次側において測定されたインダクタンスとすることができ、上記変圧比はトランス回路21の電圧比とすることができ、これら両方はトランス回路21の二次側がオープンの場合に対するものである。以上、本発明を図面及び上記記載において詳細に図示及び説明したが、このような図示及び説明は解説的又は例示的なものであって限定するものではないと見なされるべきである。即ち、本発明は開示された実施例に限定されるものではない。例えば、本発明は別々の開示された実施例の異なる部分が新たな実施例に組み合わされたような実施例において実施すること可能である。当業者であれば、請求項に記載された本発明を実施する際に、開示された実施例に対する他の変形例を、図面、開示及び添付請求項の精査から理解し及び実施することができる。尚、請求項において有するなる文言は他の構成要素又はステップを排除するものではなく、単数形は複数を排除するものではない。また、単一のプロセッサ又は他のユニットは、請求項に記載された幾つかの項目の機能を満たすことができる。また、特定の手段が相互に異なる従属請求項に記載されているという単なる事実は、これらの手段の組み合わせが有利に使用することができないということを示すものではない。なた、請求項における如何なる符号も、当該範囲を限定するものと見なしてはならない。