入力信号を受ける初段増幅回路と、ゲートに前記初段増幅回路の出力信号を受けるソース接地の第1のトランジスタと、ソースを前記第1のトランジスタのドレインに接続し、ドレインから出力信号を送出すると共にドレインに対して電源供給がなされるゲート接地の第2のトランジスタと、前記初段増幅回路の電源端と前記第2のトランジスタのソースとの間に介在する第1のインピーダンス回路と、を備え、前記第1のインピーダンス回路は、直流を通過させると共に、所定の周波数帯域において所定のインピーダンス以上となるように構成された回路であることを特徴とする増幅器。前記第1のインピーダンス回路は、一端及び他端間の経路にインダクタを含むことを特徴とする請求項1記載の増幅器。前記第1のインピーダンス回路は、一端及び他端間の経路に2つのインダクタからなる直列接続回路を備え、2つのインダクタの接続点および接地間にキャパシタを備えた回路であることを特徴とする請求項1記載の増幅器。前記第1のインピーダンス回路は、一端及び他端間の経路にインダクタとキャパシタとの並列接続回路を含むことを特徴とする請求項1記載の増幅器。前記初段増幅回路は、ソース接地された第3のトランジスタを備え、前記初段増幅回路の電源端と出力端とを共通に前記第3のトランジスタのドレインに接続することを特徴とする請求項1記載の増幅器。前記初段増幅回路は、ゲートに前記入力信号を受けるソース接地の第4のトランジスタと第2のインピーダンス回路とをさらに備え、前記第4のトランジスタのドレインは、前記第3のトランジスタのゲートに接続されると共に、前記第2のインピーダンス回路を介して前記第3のトランジスタのドレインに接続され、前記第2のインピーダンス回路は、直流を通過させると共に、所定の周波数帯域において所定のインピーダンス以上となるように構成された回路であることを特徴とする請求項5記載の増幅器。前記初段増幅回路は、カスコード回路で構成され、前記初段増幅回路の電源端と出力端とを共通に前記カスコード回路の出力端に接続することを特徴とする請求項1記載の増幅器。少なくとも前記第2のトランジスタは、高電子移動度トランジスタであることを特徴とする請求項1記載の増幅器。前記高電子移動度トランジスタは、窒化ガリウム電界効果トランジスタであることを特徴とする請求項8記載の増幅器。以下の分析は本発明において与えられる。従来の広帯域増幅器に関し、各段の増幅素子は、交流的に縦続接続され、高周波的に利得が向上する。一方、直流的には各段の増幅素子は、全て直列接続されるので、それぞれの増幅素子に印加されるドレインソース間電圧は、電源電圧をそれぞれに分割した値となる。したがって、直列接続する増幅素子が増加すればドレインソース間電圧は低下する。ここで、例えば2段だけのカスコード接続の場合、出力段に出来るだけ高い電圧を掛けて飽和出力を高くし、前段の増幅回路は、出力段を十分にドライブする出力が得られる電圧にバイアス設定を行なうのが一般である。2段カスコード回路の初段のドレインソース間電圧をV1とすると、出力段に印加できるドレインソース間電圧V2は、以下のように表される。V2=Vdd-V1-Vsただし、Vddは電源電圧、Vsはカスコード回路の初段のソース電位である。ところで、特許文献1のように利得増加のためにカスコード回路の入力側に1段のソース接地回路を追加すると、ソース接地回路の増幅素子にもドレインソース間電圧が必要となる。追加されるドレインソース間電圧をV1 ́とすると、出力段のドレインソース間電圧V2 ́は、以下に示すようにV2に比べて減少してしまう。V2 ́=Vdd-V1-V1 ́-Vsこのように追加した初段の増幅回路に使用するドレインソース間電圧の値だけ出力段のドレインソース間電圧が低下するので、出力段の飽和出力電力が低下する。特許文献2の場合についても同様であり、素子段数が増加しただけさらに出力段の飽和出力電圧が低下する。そして、このような飽和出力電圧の低下は、増幅器における信号歪を増加させてしまう虞がある。また、飽和出力電力は、印加電圧の二乗に比例して低下するので、ドレインソ-ス間電圧を高くして飽和出力電力を保つことが重要である。パワー低下量をΔPとすれば、次の式で近似され、パワーが低下してしまう。ΔP=10logV2 ́/V2^2dB本発明の1つのアスペクト側面に係る増幅器は、入力信号を受ける初段増幅回路と、ゲートに初段増幅回路の出力信号を受けるソース接地の第1のトランジスタと、ソースを第1のトランジスタのドレインに接続し、ドレインから出力信号を送出すると共にドレインに対して電源供給がなされるゲート接地の第2のトランジスタと、初段増幅回路の電源端と第2のトランジスタのソースとの間に介在する第1のインピーダンス回路と、を備え、第1のインピーダンス回路は、直流を通過させると共に、所定の周波数帯域において所定のインピーダンス以上となるように構成された回路である。本発明によれば、出力信号における歪の発生を少なくすることができる。以下、本発明を実施するための形態について、概説する。なお、以下の概説に付記した図面参照符号は、専ら理解を助けるための例示であり、図示の態様に限定することを意図するものではない。本発明の一実施形態に係る増幅器は、入力信号図1のINを受ける初段増幅回路図1のPREAと、ゲートに初段増幅回路の出力信号を受けるソース接地の第1のトランジスタ図1のTr1と、ソースを第1のトランジスタのドレインに接続し、ドレインから出力信号図1のOUTを送出すると共にドレインに対して電源供給がなされるゲート接地の第2のトランジスタ図1のTr2と、初段増幅回路の電源端と第2のトランジスタのソースとの間に介在する第1のインピーダンス回路図1のZ1と、を備える。第1のインピーダンス回路は、直流を通過させると共に、所定の周波数帯域において所定のインピーダンス以上となるように構成された回路である。以上のような増幅器は、前段に初段増幅回路を追加して増幅器の利得の向上を行なう。初段増幅回路の電源端は、直流を通過させる第1のインピーダンス回路を介してカスコード回路の出力段となる第2のトランジスタのソースに接続される。したがって、初段増幅回路の電源電流は、第2のトランジスタのドレイン電流を増加させ、第2のトランジスタにおける歪の発生を少なくすることができる。増幅器において、第1のインピーダンス回路は、一端及び他端間の経路にインダクタ例えば図2AのLaを含むことが好ましい。増幅器において、第1のインピーダンス回路は、一端及び他端間の経路に2つのインダクタ図2BのLb1、Lb2からなる直列接続回路を備え、2つのインダクタの接続点および接地間にキャパシタ図2BのCbを備えた回路であってもよい。増幅器において、第1のインピーダンス回路は、一端及び他端間の経路にインダクタとキャパシタとの並列接続回路例えば図2CのLc、Ccを含んでもよい。増幅器において、初段増幅回路は、ソース接地された第3のトランジスタ図3のTr3を備え、初段増幅回路の電源端と出力端とを共通に第3のトランジスタのドレインに接続するようにしてもよい。増幅器において、初段増幅回路は、ゲートに入力信号を受けるソース接地の第4のトランジスタ図4のTr4と第2のインピーダンス回路図4のZ2とをさらに備え、第4のトランジスタのドレインは、第3のトランジスタのゲートに接続されると共に、第2のインピーダンス回路を介して第3のトランジスタのドレインに接続され、第2のインピーダンス回路は、直流を通過させると共に、所定の周波数帯域において所定のインピーダンス以上となるように構成された回路であってもよい。増幅器において、初段増幅回路は、カスコード回路図5のTr5、Tr6で構成され、初段増幅回路の電源端と出力端とを共通にカスコード回路の出力端に接続するようにしてもよい。増幅器において、少なくとも第2のトランジスタは、高電子移動度トランジスタであることが好ましい。増幅器において、高電子移動度トランジスタは、窒化ガリウム電界効果トランジスタであってもよい。以下、実施例に即し、図面を参照して詳しく説明する。図1は、本発明の第1の実施例に係る増幅器の回路図である。図1において、増幅器は、初段増幅回路PREA、電界効果トランジスタTr1、Tr2、インピーダンス回路Z1、抵抗素子R1、R11、R12、R21、R22、容量素子C1、C11、C12、インダクタL1を備える。初段増幅回路PREAは、インピーダンス回路Z1を介して供給される電源で動作し、入力信号INを受け、増幅した出力信号を容量素子C11を介して電界効果トランジスタTr1のゲートに供給する。電界効果トランジスタTr1は、ソースを抵抗素子R21を介して接地し、ゲートには抵抗素子R11を介してバイアス電圧Vg2が供給されソース接地、ドレインを電界効果トランジスタTr2のソースに接続する。電界効果トランジスタTr2は、ゲートを抵抗素子R22を介して接地すると共にゲートには抵抗素子R12を介してバイアス電圧Vg3が供給されゲート接地、ソースを電界効果トランジスタTr1のドレインに接続すると共にインピーダンス回路Z1を介して初段増幅回路PREAに電源を供給し、ドレインを容量素子C1の一端およびインダクタL1の一端に接続すると共にドレインから容量素子C12を介して出力信号OUTを出力する。インダクタL1の他端には、電源電圧Vddが与えられる。このような電界効果トランジスタTr2は、電界効果トランジスタTr1とカスコード回路を構成する。抵抗素子R21は、単電源で使用するためのソース電位Vsを電界効果トランジスタTr1に与える。Vg2は、抵抗素子R11を介して電界効果トランジスタTr1のゲートに印加され、電界効果トランジスタTr1のドレイン電流を設定する。電界効果トランジスタTr2のゲートは、抵抗素子R22により接地され、Vg3は、抵抗素子R12を介して電界効果トランジスタTr2のゲートに印加され、電界効果トランジスタTr2のソース電位を設定する。容量素子C1は、他端を抵抗素子R1を介して電界効果トランジスタTr1のゲートに接続し、抵抗素子R1と共に動作帯域を広げる為のカスコード回路のフィードバック回路を構成する。インピーダンス回路Z1は、直流を通過させると共に、所定の周波数帯域において所定のインピーダンス以上となるように構成された回路である。インピーダンス回路Z1は、初段増幅回路PREAに対する電源供給経路として機能し、高周波信号を遮断する機能を有する。次に、インピーダンス回路Z1のより具体的な回路の例について説明する。図2は、インピーダンス回路Z1の回路図の例である。なお、ここでは容量素子をキャパシタと称している。図2Aにおいて、インピーダンス回路Z1は、インダクタLaで構成される。図2Bにおいて、インピーダンス回路Z1は、2つのインダクタLb1、Lb2からなる直列接続回路を備え、2つのインダクタLb1、Lb2の接続点および接地間にキャパシタ容量素子Cbを備えたローパスフィルタ回路である。図2Bの回路は、LとCの定数を最適に設定することにより所望のフィルタ特性を実現することができる。さらに、多段のLCフィルタを構成することで高周波信号の低減効果をより高めることも可能である。このようなインピーダンス回路Z1によれば、信号の回り込みによる発振が生じる可能性を低減させる。図2Cにおいて、インピーダンス回路Z1は、インダクタLcとキャパシタCcとの並列接続回路で構成される。図2Dにおいて、インピーダンス回路Z1は、インダクタLd1とキャパシタCdとの並列接続回路にさらにインダクタLd2が直列接続された回路で構成される。図2Eにおいて、インピーダンス回路Z1は、インダクタLe1およびキャパシタCe1の並列接続回路とインダクタLe2およびキャパシタCe2の並列接続回路とが直列接続された回路で構成される。図2Fにおいて、インピーダンス回路Z1は、2つのインダクタLf1、Lf2からなる直列接続回路を備え、2つのインダクタLf1、Lf2の接続点および接地間にキャパシタCfおよびインダクタLf3の直列回路を備えたローパスフィルタ回路である。ここで、図2C~Eに示すインピーダンス回路Z1は、LCの並列回路を含み、LCの共振周波数で極を有する。図2Fに示すインピーダンス回路Z1は、LCの直列回路を含み、LCの共振周波数で零点を有する。これらの回路は、それぞれ共振周波数付近で高周波信号を阻止する機能を持つ。したがって、特に、図2C、Eに示すインピーダンス回路Z1は、並列共振回路のみを含み、狭帯域信号に対応する電源供給経路として機能させる場合に有効である。なお、図2では、図示していないが、インダクタに対して必要に応じて直列あるいは並列に抵抗素子を付加するように構成してもよい。抵抗素子を付加することで信号伝播の低減効果をより高めることが可能である。すなわち、抵抗素子を使用することによってインピーダンス回路Z1を介して回り込む高周波信号をインダクタ単体よりも低減でき、回りこみによる発振を抑えた安定した回路が実現できる。また、特に、図2C、Eにあっては、抵抗素子を付加することで、共振回路のQを低下させ、信号帯域を広げることができる。次に、初段増幅回路PREAについて説明する。図3は、本発明の第1の実施例に係る初段増幅回路の回路図である。図3において、初段増幅回路PREAは、電界効果トランジスタTr3、抵抗素子R13、R23、容量素子C43を備える電界効果トランジスタTr3は、ドレインをインピーダンス回路Z1の一端および容量素子C11の一端に接続し、ゲートに容量素子C43を介して入力信号INを受けると共にゲートには抵抗素子R13を介してバイアス電圧Vg1が供給され、ソースを抵抗素子R23を介して接地し、ソース接地の増幅回路として機能する。電界効果トランジスタTr2のソースからインピーダンス回路Z1を介して電界効果トランジスタTr3のドレインに電源が供給され、電界効果トランジスタTr3のソースは、抵抗素子R23によりソース電位Vs ́が与えられる。Vg1は、抵抗素子R13を介して電界効果トランジスタTr3のゲートに印加され、電界効果トランジスタTr3のドレイン電流を設定している。従って図1において、電界効果トランジスタTr2のドレイン電流は、電界効果トランジスタTr1、Tr3の各ドレイン電流を合算した電流となる。入力INに加えられた高周波信号は、電界効果トランジスタTr3で増幅されコンデンサC11を介してカスコード回路の2段増幅器に入力される。この時、電界効果トランジスタTr3のドレインと電界効果トランジスタTr2のドレイン間は、インピーダンス回路Z1によって高いインピーダンスになるので、高周波信号の伝播が阻止される。ゆえに増幅器は、3段構成の増幅回路として動作する。なお、図1の増幅器の前後に、必要とあれば、外部との間の整合回路を備えるようにしてもよい。また、図3では、省略しているが、電界効果トランジスタTr3のフィードバック回路特許文献1の負帰還回路26相当なども備えるようにしてもよい。このように本実施例の増幅器において、電界効果トランジスタTr2のドレイン電流は、電界効果トランジスタTr1のドレイン電流と利得増加用に追加した電界効果トランジスタTr3のドレイン電流とを合算した電流となる。電界効果トランジスタTr1、Tr3は、直流的には並列構成であり高周波的には縦続接続となっている。また、電界効果トランジスタTr1、Tr3は、電界効果トランジスタTr2に対し直流的に直列接続の関係にある。電界効果トランジスタTr3は、電界効果トランジスタTr1よりも高周波信号のレベルが低いので、飽和出力電圧はカスコード接続の利得分低くても良い。従って電界効果トランジスタTr3のドレインソース間電圧は、低電圧で動作させても問題がない。また動作電流も電界効果トランジスタTr2より減少させても、歪の発生は、極めてわずかである。電界効果トランジスタTr2のソースドレイン間電圧V2は、電界効果トランジスタTr1、Tr3が直流的には並列接続とされるので、電源電圧Vddから電界効果トランジスタTr1、Tr3のドレインソース間電圧V1だけ小さい電圧となる。これは2段の時と、ほとんど同じドレインソース間電圧である。V2=Vdd-V1-Vsここで、V1は、電界効果トランジスタTr1、Tr3のドレインソース間電圧である。ここで、このような増幅器が用いられるCATV幹線網の場合では、電源電圧Vddが24V程度であり、MESFETなどでは動作電圧が高すぎて、トランジスタの耐圧が問題となる。したがって、従来例に示すような直流的に全て直列接続された回路が用いられていた。これに対し、本実施例では、特に電界効果トランジスタTr2として、高電子移動度トランジスタHEMT、例えば高耐圧の窒化ガリウム電界効果トランジスタGaNFETを用いることで、電圧ドロップが少なく、高電圧動作が可能である。以上説明したように、本実施例の3段の増幅器は、出力段の電界効果トランジスタTr2のドレインソース間電圧を2段のときとほぼ同じ電圧で動作可能である。追加した電界効果トランジスタTr3のドレイン電流は、カスコード接続の出力段の電界効果トランジスタTr2のドレイン電流を増加させる。したがって、増幅器における利得がより向上すると同時に、出力信号の歪をより減少させることができる。以上、初段増幅回路PREAとして1段の増幅素子を追加する構成に関し説明を行なったが、初段増幅回路として複数段の増幅素子を追加する構成も可能である。以下、これに係る実施例について説明する。図4は、本発明の第2の実施例に係る初段増幅回路の回路図である。図4において、図3と同一の符号は、同一物を示し、その説明を省略する。図4の初段増幅回路PREAaは、図3に対し、電界効果トランジスタTr4、インピーダンス回路Z2、抵抗素子R14、R24、容量素子C44をさらに備える。電界効果トランジスタTr4は、ドレインをインピーダンス回路Z2を介して電界効果トランジスタTr3のドレインに接続すると共に容量素子C43を介して電界効果トランジスタTr3のゲートに接続し、ゲートに容量素子C44を介して入力信号INを受けると共にゲートには抵抗素子R14を介してバイアス電圧Vg1が供給され、ソースを抵抗素子R24を介して接地し、ソース接地の増幅回路として機能する。インピーダンス回路Z2は、第1の実施例で説明したインピーダンス回路Z1と同様の構成とされ、電界効果トランジスタTr4に対する電源供給経路として、高周波信号を遮断する機能を有する。このような構成の初段増幅回路PREAaにおいて、電界効果トランジスタTr4には、電界効果トランジスタTr3とほぼ同様の電源がインピーダンス回路Z2を介して供給される。したがって、初段増幅回路PREAaは、それぞれソース接地である電界効果トランジスタTr4、Tr3の2段構成からなる増幅回路とされ、図3の初段増幅回路PREAに比べ、より高い利得が得られる。図5は、本発明の第3の実施例に係る初段増幅回路の回路図である。図5において、図3と同一の符号は、同一物を示し、その説明を省略する。図5の初段増幅回路PREAbは、電界効果トランジスタTr5、Tr6、抵抗素子R15、R16、R25、R26、容量素子C43を備える。電界効果トランジスタTr5は、ソースを抵抗素子R25を介して接地し、ゲートには抵抗素子R15を介してバイアス電圧Vg5が供給されるソース接地と共に容量素子C43を介して入力信号INが与えられ、ドレインを電界効果トランジスタTr6のソースに接続する。電界効果トランジスタTr6は、ゲートを抵抗素子R26を介して接地すると共にゲートには抵抗素子R16を介してバイアス電圧Vg6が供給されゲート接地、ソースを電界効果トランジスタTr5のドレインに接続し、ドレインを容量素子C11の一端およびインダクタL1の一端に接続する。このような電界効果トランジスタTr6は、電界効果トランジスタTr5とカスコード回路を構成する。したがって、カスコード回路で構成される初段増幅回路PREAbは、図3の初段増幅回路PREAに比べ、より高い利得が得られる。なお、図4、図5においても、特許文献1の負帰還回路26相当するフィードバック回路を省略してあり、必要に応じて備えるようにしてもよい。また、以上の説明において、電界効果トランジスタTr1~Tr6に関し、ドレイン、ゲート、ソースをそれぞれコレクタ、ベース、エミッタとしたバイポーラトランジスタとしてもよい。なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。