第1のスイッチング素子と、定電流素子と、ダイオードと、が直列に接続され集積化された直列接続体と、前記直列接続体の一端側に位置する素子の主端子から導出された第1の外部端子と、前記直列接続体の他端側に位置する素子の主端子から導出された第2の外部端子と、を含む複数の外部端子と、を備えたことを特徴とするスイッチング電源用装置。前記直列接続体は、MHz以上の領域で作動し得ることを特徴とする請求項1記載のスイッチング電源用装置。前記直列接続体の各素子は、ヒ化ガリウムGaAsよりもバンドギャップの広い半導体により形成されてなることを特徴とする請求項1または2に記載のスイッチング電源用装置。前記複数の外部端子は、前記第1のスイッチング素子および前記定電流素子のいずれかの主端子と前記ダイオードの主端子との接続点から導出された第3の外部端子と、前記第1のスイッチング素子の制御端子から導出された第4の外部端子と、前記定電流素子の制御端子から導出された第5の外部端子と、をさらに含むことを特徴とする請求項1~3のいずれか1つに記載のスイッチング電源用装置。前記定電流素子は、定電流ダイオードであり、前記複数の外部端子は、前記第1のスイッチング素子および前記定電流素子のいずれかの主端子と前記ダイオードの主端子との接続点から導出された第3の外部端子と、前記第1のスイッチング素子の制御端子から導出された第4の外部端子と、をさらに含むことを特徴とする請求項1~4のいずれか1つに記載のスイッチング電源用装置。第1のスイッチング素子と、前記第1のスイッチング素子に直列に接続され、前記第1のスイッチング素子の電流が所定の電流値を超えたとき前記第1のスイッチング素子をオフさせる定電流素子と、前記第1のスイッチング素子および前記定電流素子のいずれかに直列に接続され、前記第1のスイッチング素子がオフのとき電流が流れるダイオードと、を備えたことを特徴とするスイッチング電源回路。一定周期のパルス信号を生成して、前記スイッチング素子をオンさせるタイマ回路と、前記定電流素子により前記第1のスイッチング素子がオフしたとき、前記第1のスイッチング素子のオフを維持させる信号を生成するリセット回路と、をさらに備えたことを特徴とする請求項6記載のスイッチング電源回路。前記定電流素子は、定電流ダイオードであることを特徴とする請求項6または7に記載のスイッチング電源回路。前記定電流素子の制御端子には、前記第1のスイッチング素子をオフさせる電流値を設定する可変の電位が供給されることを特徴とする請求項6~8のいずれか1つに記載のスイッチング電源回路。前記スイッチング素子は、ノーマリオンスイッチであることを特徴とする請求項1~9のいずれか1つに記載のスイッチング電源用装置またはスイッチング電源回路。請求項1~10のいずれか1つに記載のスイッチング電源用装置またはスイッチング電源回路と、前記スイッチング電源回路の負荷回路として接続された照明負荷と、を備えたことを特徴とする電気機器。しかしながら、ワイドバンドギャップ半導体素子を用いてスイッチング電源をMHz以上、例えば10MHz以上に高周波化する場合、以下の点で困難を伴う。1高周波に対応する発振器を得るのが困難なため、他励制御には不向きである。2高周波での制御が困難である。3高周波化に伴い配線や構造インピーダンスの影響が大きくなり、動作に影響を与える。そこで、自励制御の場合、従来はスイッチング素子と直列に挿入してインダクタに流れる増加する電流を検出する抵抗素子と、抵抗素子の電圧降下が予め設定された閾値に達したときにスイッチング素子をオフさせる制御回路とで構成された電流帰還形の帰還回路を必要としていた。そのため、回路構成が複雑化するばかりでなく、小形化に対しても難点となる。本発明の実施形態は、電流検出用の抵抗素子を用いることなしにスイッチング素子のオフ制御が可能であり、しかも多様な回路形態のスイッチング電源に対応させることが可能であるとともに、スイッチング電源の著しい小形化を実現するスイッチング電源用装置、スイッチング電源回路及びこれを備えた電気機器を提供することを目的とする。本発明の実施形態によれば、直列接続体と、複数の外部端子と、を備えたことを特徴とするスイッチング電源用装置が提供される。前記直列接続体は、第1のスイッチング素子と、定電流素子と、ダイオードと、が直列に接続され集積化される。前記複数の外部端子は、前記直列接続体の一端側に位置する素子の主端子から導出された第1の外部端子と、前記直列接続体の他端側に位置する素子の主端子から導出された第2の外部端子と、を含む。また、本発明の他の実施形態によれば、第1のスイッチング素子と、定電流素子と、ダイオードと、を備えたことを特徴とするスイッチング電源回路が提供される。前記定電流素子は、前記第1のスイッチング素子に直列に接続され、前記第1のスイッチング素子の電流が所定の電流値を超えたとき前記第1のスイッチング素子をオフさせる。前記ダイオードは、前記第1のスイッチング素子および前記定電流素子のいずれかに直列に接続され、前記第1のスイッチング素子がオフしたとき電流が流れる。また、本発明の他の実施形態によれば、上記のスイッチング電源装置またはスイッチング電源回路と、前記スイッチング電源回路の負荷回路として接続された照明負荷と、を備えたことを特徴とする電気機器が提供される。本発明の実施形態によれば、以下の効果を奏する。1.スイッチング素子に流れる電流が所定値に達したときの定電流素子の電圧変化を利用してスイッチング素子をオフさせるので、従来のような電流検出用の抵抗素子およびその電圧降下が予め設定された閾値に達したときにスイッチング素子をオフさせる制御回路で構成される電流帰還形の帰還回路を配設する必要がなくなり、回路構成が簡単になるから、小形化が容易になる。2.共通回路部品として降圧形、昇圧形および昇降圧形などの多様な回路形態に対応させることが可能である。3.MHz以上の高周波化によりスイッチング電源の著しい小形化が可能である。以下、実施形態について図面を参照して詳細に説明する。なお、図面は模式的または概念的なものであり、各部分の形状と幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。まず、第1の実施形態について説明する。図1は、第1の実施形態に係るスイッチング電源用装置を含むスイッチング電源回路及び電気機器を例示する回路図である。図2a、bは、スイッチング電源用装置の形態を例示し、aは模式的上面図、bはaのA-A ́線断面図である。第1の実施形態に係るスイッチング電源用装置ICにおいては、図1および図2に示すように、第1のスイッチング素子Q1、定電流素子CCMおよびダイオードD1を直列に接続して集積化された直列接続体SCBを備えている。また、スイッチング電源用装置ICにおいては、直列接続体SCBの一端側に位置する素子の主端子から導出された第1の外部端子P1と、直列接続体SCBの他端側に位置する素子の主端子から導出された第2の外部端子P2と、を含む複数の外部端子として、第1ないし第5の外部端子P1~P5を備えている。このスイッチング電源用装置ICは、第1のインダクタL1を主要回路部品とする外付けの回路部品と組み合わせてスイッチング電源SRを構成することができる。そして、直流電源DCから直流電力の入力を得て動作し、その出力の直流電力で負荷回路LCを付勢する。本実施形態において、スイッチング素子Q1は、スイッチング電源SRのスイッチングを担当する手段である。スイッチング素子Q1は、ノーマリオン特性を有するスイッチング素子すなわちノーマリオンスイッチおよびノーマリオフ特性を有するスイッチング素子すなわちノーマリオフスイッチのいずれであってもよい。ワイドバンドギャップ半導体を用いたスイッチング素子の場合、ノーマリオン特性を有しているものの方が得やすく、スイッチングが早く、かつ低オン抵抗である。また、ノーマリオフスイッチは、電源投入時にオフしているので、扱いやすいが、自励発振で動作させた場合、発振開始の起動回路を必要とする。ノーマリオンスイッチの場合のオフ動作は、定電流素子CCMで行うのが好ましい。ノーマリオンスイッチであれば、電源投入時に起動回路を付加しなくてもよいので、回路を簡素化でき、その分スイッチング電源用装置ICやこれを用いたスイッチング電源SRの小形化に寄与する。さらに、ノーマリオンスイッチは、そのスイッチングの閾値電圧が負であるものを用いると、第1のインダクタL1に磁気結合した第2のインダクタDWを用いたオフ制御が容易になるので好適である。しかし、ノーマリオフスイッチであっても、簡単な起動回路を付加すればよいので、基本的な問題はない。第1のスイッチング素子Q1にワイドバンドギャップ半導体を用いたスイッチング素子、例えばGaN-HEMTを用いると、高周波でのスイッチング特性が著しく向上するので、MHz以上、好ましくは10MHz以上で動作する本実施形態の第1のスイッチング素子Q1として好適である。スイッチング電源SRの動作周波数が上述のように高くなると、スイッチング損失が低下するとともに、第1および第2のインダクタL1、DWも小形化するためにスイッチング電源SRの大幅な小形化を図ることができる。なお、ワイドバンドギャップ半導体は、例えば半導体基板に炭化珪素SiCや窒化ガリウムGaNやダイヤモンドのようなワイドバンドギャップを有する半導体であればどのようなものであってもよい。本実施形態において、定電流素子CCMは、定電流特性を有する素子であり、所定の定電流値を超えたとき、第1のスイッチング素子Q1をオフさせる。定電流素子CCMは、MHz以上の周波数領域、好ましくは10MHz以上の周波数領域で動作させ得る素子である。例えば、接合型FETなどを用いることができる。なお、接合型FETの一種であるGaN-HEMTを定電流素子CCMとして使用するのが好適である。この場合、ゲート電圧を変化させることで定電流値を変更することができる。その高速性から定電流値に達した後、定電流素子CCMの電圧が素早く上昇し、第1のスイッチング素子Q1をオフさせる。なお、定電流値が固定の場合、定電流素子CCMとして定電流ダイオードを用いることもできる。また、定電流素子CCMは、第1のスイッチング素子Q1をオフさせるために、第1のスイッチング素子Q1のオン時に第1のインダクタL1に電流が流れる回路中に第1のスイッチング素子Q1と直列に介在するように回路を構成する。さらに、定電流素子CCMは、第1のスイッチング素子Q1を駆動する第2のインダクタDWを含む第1のスイッチング素子Q1の駆動回路中にも介在するように回路を構成する。本実施形態において、ダイオードD1は、MHz以上の周波数領域で動作し得るものであり、後述するスイッチング電源回路SRの第1のインダクタL1から減少する電流回生電流が流出する際の回路を提供する。ワイドバンドギャップ半導体、例えばGaN系のダイオードを用いることにより、上記周波数条件を容易に満足することができる。なお、上記ダイオードD1は、10MHz以上の周波数領域であっても良好な動作を行い、より一層の高速スイッチングが可能になる。また、ダイオードD1は、第1のインダクタL1から減少する電流を順方向として流せればよく、整流素子を用いることができる。このように、直列接続体SCBは、MHz以上の周波数領域で動作し得るものであり、好ましくは、10MHz以上の周波数領域であっても良好な動作を行い得るものである。直列接続体SCBの各素子は、ヒ化ガリウムGaAsよりもバンドギャップの広いワイドバンドギャップ半導体で構成される。本実施形態に係るスイッチング電源用装置ICの直列接続体SCBにおいては、図1に示すように、第1のスイッチング素子Q1、定電流素子CCMおよびダイオードD1の順に図示極性で直列に接続されている。第1の外部端子P1は、第1のスイッチング素子Q1の一方の主端子ドレインから導出され、第2の外部端子P2は、ダイオードD1の他方の主端子アノードから導出される。また、第3の外部端子P3は、定電流素子CCMの他方の主端子ソースおよびダイオードD1の一方の主端子カソードの接続点から導出される。第4の外部端子P4は、第1のスイッチング素子Q1の制御端子ゲートから導出され、第5の外部端子P5は、定電流素子CCMの制御端子ゲートから導出されている。このように、本実施形態に係るスイッチング電源用装置ICは、5つの外部端子を含んでいる。また、スイッチング電源用装置ICは、図2aおよびbに示すように、例えばGaN系マルチチップ構造によって構成され、フリップチップ実装されている。なお、所望により第1のスイッチング素子Q1、定電流素子CCMおよびダイオードD1を直列接続するように連続して、GaN系シングルチップに形成した構成であってもよい。GaN系マルチチップ構造によって構成した場合は、図2bに示すように、例えば金属基板M、絶縁層I、GaNチップGC、レジスト層Rおよび半田バンプBUを備えた積層体として構成される。GaNチップGCは、図2aの点線で示す相対的に大きな四角形部分が、第1のスイッチング素子Q1、定電流素子CCMおよびダイオードD1のそれぞれのチップであり、それらが一体化され、かつ直列接続して構成されている。なお、図中の実線で示す相対的に小さな四角形部分は、レジスト層Rに形成されたバンプ用開口であり、その中に複数の外部端子P1~P5が導出される第1のスイッチ素子Q1、定電流素子CCMおよびダイオードD1の端子部分を形成する電極Eが臨んでいる。また、点線で示す相対的に小さな四角形部分は、外部端子が導出されない上記と同様の端子部分である。図2bに示されている3つの半田バンプBUは、それぞれ第1の外部端子P1、第2の外部端子P2および第3の外部端子P3を形成している。なお、半田バンプBUを除いて、スイッチング電源用装置ICの外周を既知のパッケージ図示しない。で包囲することができる。また、直列接続した第1のスイッチング素子Q1と定電流素子CCMとを1チップに形成し、ダイオードD1を独立に1チップに形成して、マルチチップに形成した素子を一体化してスイッチング電源用装置ICを構成することもできる。第1のスイッチング素子Q1と定電流素子CCMとが形成されたチップと、ダイオードD1が形成されたチップと、をそれぞれ共通回路部品とすることができ、多様な回路形態に対応することができる。本実施形態によれば、スイッチング電源用装置ICが上述の構成を具備していることにより、定電流素子CCMを流れる増加する電流が定電流値に到達し、さらに増加しようとすると、定電流素子CCMの両端の電圧が急激に上昇する。そのとき定電流素子CCMに生じる両端の電圧上昇によって、第1のスイッチング素子Q1の駆動回路に組み込まれる他方の主端子ソースの電位を、制御端子ゲートの電位に対して相対的に高くすることができる。その結果、制御端子の電位が第1のスイッチング素子Q1の閾値電圧より低くなるため、第1のスイッチング素子Q1をオフさせることができる。この回路動作は、第1のスイッチング素子Q1がノーマリオンスイッチで、かつ閾値電圧が負であることにより、一層容易かつ確実になるが、ノーマリオフスイッチに対しても有効である。本実施形態のスイッチング電源用装置ICを用いて構成されるスイッチング電源回路SRは、図1に示したように、直流電源DCおよびチョッパ回路CHCを具備している。入力端t1、t2は、整流回路Recを介して交流電源ACに接続され、出力端t3、t4には、負荷回路LCが接続される。本実施形態において、チョッパ回路CHCは、降圧チョッパ、昇圧チョッパおよび昇降圧チョッパなどの各種チョッパを含む概念である。さらに、チョッパ回路CHCには、同期整流方式の場合も含まれる。上記各チョッパは、いずれもスイッチング電源用装置ICおよび第1のインダクタL1を主構成要素として構成されるものである。そして、第1のスイッチング素子Q1をオンさせることにより、直流電源DCから第1のインダクタL1に増加する電流が流れる。また、第1のスイッチング素子Q1をオフさせることにより、第1のインダクタL1に蓄積された電磁エネルギーが放出され、ダイオードD1を経由して減少する電流が流れるという動作を繰り返す。そして、直流電源DCの電圧をDC-DC変換して、出力端に直流電圧を出力する点で共通している。なお、同期整流方式の場合は、上記に追加してさらに、第1のスイッチング素子Q1がオフのとき、第2のスイッチング素子Q2をオンさせ、第1のスイッチング素子Q1をオンさせるとき、第2のスイッチング素子Q2をオフさせる。また、本実施形態において、チョッパ回路CHCは、第1のインダクタL1に磁気結合する第2のインダクタDWを具備している。この第2のインダクタDWは、第1のスイッチング素子Q1がオンして第1のインダクタL1に流れる増加する電流を検出して、その出力電圧でスイッチング素子Q1をオン状態に維持する。すなわち、第2のインダクタDWは、第1のインダクタL1に増加する電流が流れるとき誘起される電位を、第1のスイッチング素子Q1の制御端子ゲートに供給して、第1のスイッチング素子Q1をオン状態に維持する。さらに、チョッパ回路CHCは、入力端t1、t2および出力端t3、t4を備え、内部は、降圧チョッパ、昇圧チョッパおよび昇降圧チョッパなど既知の各種チョッパのいずれかにより構成されている。直流電源DCは、上述のチョッパ回路CHCに対して変換前の直流電圧を入力する。また、直流電源DCは、直流電圧を出力できればどのような構成でもよい。例えば、整流回路Recを主体として構成され、所望により平滑コンデンサなどからなる平滑回路を設けることができる。また、バッテリーなどの二次電池を用いることもできる。図1においては、整流回路Recは、好ましくはブリッジ形整流回路からなり、交流電源AC、例えば商用交流電源の交流電圧を全波整流して直流電圧を出力する構成を例示している。第1の実施形態において、所望によりスイッチング電源回路SRをモジュール化してスイッチング電源モジュールを構成することができる。このモジュールは、MHz以上の周波数領域、好適には10MHz以上の周波数領域で動作するスイッチング電源回路SRに好適である。また、スイッチング電源モジュールに設けられる外部端子は、いずれも直流用であり、直流の入出力だけに用いられる。したがって、動作が安定であるとともに、スイッチング電源回路SRの顕著な小形化を実現することができる。また、スイッチング電源回路SRを負荷回路LC、例えば照明装置の発光ダイオードに隣接して設けることも可能になり、照明装置などの全体の著しい小形化に寄与する。また、第1のインダクタL1と第2のインダクタDWとを含むインダクタLと、スイッチング電源用装置ICと、をスイッチング電源用モジュールSMJとしてモジュール化してもよい。以下、図3ないし図13を参照して、第1の実施形態に係るスイッチング電源用装置ICを用いたスイッチング電源回路SRについて説明する。なお、各図において、図1と同一要素については同一符号を付して説明を省略する。第2の実施形態について説明する。図3は、第2の実施形態に係るスイッチング電源回路を例示する回路図である。図3に表したように、チョッパ回路CHCは、降圧形である。また、そのスイッチング電源用装置ICの第1のスイッチング素子Q1および定電流素子CCMには、例えばそれぞれGaN-HEMTが用いられる。第1のインダクタL1は、負荷回路LCと入力端t2との間に接続されている。第2のインダクタDWは、負荷回路LCおよび結合コンデンサC2を介してスイッチング電源用装置ICの第4の外部端子P4と第3の外部端子P3との間、すなわち第1のスイッチング素子Q1の制御端子ゲートと定電流素子CCMの他方の主端子ソースとの間に接続されている。スイッチング電源用装置ICにおいては、第1の外部端子P1が、入力端t1に接続し、第2の外部端子P2が、入力端t2に接続し、第3の外部端子P3が、負荷回路LCの一端に接続されている。高周波バイパス用コンデンサC1は、チョッパ回路CHCの入力端t1、t2の間に接続されている。また、図3においては、負荷回路LCとして、発光ダイオード照明負荷LEDが接続された電気機器の構成を例示している。なお、図3においては、発光ダイオードLEDが3つの構成を例示しているが、任意数の発光ダイオードを接続してもよい。また、負荷回路LCの両端には、出力コンデンサC3が接続されている。第1の回路Aは、入力端t1、第1のスイッチング素子Q1、定電流素子CCM、出力コンデンサC3および負荷回路LCの並列回路、第1のインダクタL1ならびに入力端t2の直列回路により構成されている。第2の回路Bは、第1のインダクタL1、ダイオードD1ならびに出力コンデンサC3および負荷回路LCの並列回路の閉回路により構成されている。定電流素子CCMにおいては、電位差の調整が可能な電位源E1を用いてゲート電位を可変にすることで、その定電流値を調整可能に構成している。電位差の調整が可能な電位源E1は、スイッチング電源用装置ICの第5の外部端子P5と負荷回路LCとを経由して、定電流素子CCMの制御端子ゲートと他方の主端子ソースとの間に接続されている。なお、定電流素子CCMがノーマリオン特性を有する素子である場合、所望により電位源E1は、マイナス-電位まで出力できるように構成することもできる。これにより、定電流素子CCMをオフさせることで第1のスイッチング素子Q1をオフさせることができるので、制御の幅が広がる。また、クランプダイオードD2は、第1のスイッチング素子Q1の制御端子ゲート-主端子ソース間電圧VGSを、例えば0.6V以下にクランプする。第1のスイッチング素子Q1のゲート-ソース間電圧VGSは、マイナス-電位側にレベルシフトされる。そのため、第1のスイッチング素子Q1を確実にオンおよびオフさせることができる。次に、図3に表したスイッチング電源回路の回路動作について説明する。直流電源DCが投入されると、チョッパ回路CHCの第1のスイッチング素子Q1がオンする。直流電源DCから第1のスイッチング素子Q1、定電流素子CCMを経由して、第1の回路A内を電流が流れ出し、電流は直線的に増加する。これにより、第1のインダクタL1内に電磁エネルギーが蓄積される。なお、第1のスイッチング素子Q1がオンの期間中、第1のスイッチング素子Q1のゲート-ソース間電圧VGSは0になる。増加する電流が定電流素子CCMの定電流値に達するまで、定電流素子CCMの両端の電圧はほぼ一定値以下に制限される。なお、増加する電流が第1のインダクタL1に流れている間、第1のインダクタL1の端子電圧は、正極性である。増加する電流が定電流素子CCMの定電流値に達したとき、第1のインダクタL1に流れる電流はさらに増加しようとするため、定電流素子CCMの両端の電圧VCCMがパルス状に大きくなる。これに伴って第1のスイッチング素子Q1の主端子ソース電位が制御端子ゲートの電位より高くなる。その結果、制御端子の電位は、相対的に明らかに負電位になり、第1のスイッチング素子Q1は、オフする。このため、第1のインダクタL1に流入する増加する電流は、第1のスイッチング素子Q1のオフによって遮断される。第1のスイッチング素子Q1がオフすると同時に、第1のインダクタL1に蓄積されていた電磁エネルギーの放出が開始して、第2の回路Bに減少する電流回生電流が流れ出す。なお、減少する電流が流れている間、第1のインダクタL1の電圧極性が反転して負極性になり、第2のインダクタDWには第1のスイッチング素子Q1の制御端子が負電位になる電位が誘起され、誘起された負電位が定電流素子CCMを経由して、第1のスイッチング素子Q1の制御端子ゲート-他方の主端子ソース間に印加される。第1のスイッチング素子Q1は、オフ状態に維持される。第2の回路Bに流れる減少する電流が0になると、第1のスイッチング素子Q1の制御端子ゲートに印加されていた負電位が誘起されなくなる。同時に、逆起電力により上記制御端子が正になる電位が第2のインダクタDWに誘起されるので、第1のスイッチング素子Q1は、再びオンし、以後上述したのと同様な回路動作が繰り返される。以上の動作において、降圧形のチョッパ回路は、第1のスイッチング素子Q1のオンデューティ1周期Tに対する第1のスイッチング素子Q1がオンの期間Tonの比率Ton/Tをαとし、入力電圧をVinとし、出力電圧をVoutとすると、Vout=Vinα/1となり、入力電圧Vinより低い出力電圧Voutが得られる。以上の回路動作から明らかなように、チョッパ回路CHCは、降圧チョッパ動作を行う。出力端t3、t4間に接続される負荷回路LCには、増加する電流と減少する電流とが交互に流れる出力電流が形成される。それらの直流成分で発光ダイオードLEDが点灯する。出力コンデンサC3は、高周波成分をバイパスする。また、電位差の調整が可能な電位源E1を用いて、定電流素子CCMの定電流値が、調整可能に構成されている。そのため、所望の負荷電流を設定するのが容易になり、スイッチング電源回路SRを用いて照明負荷に電流を供給する電気機器においては、調光が容易になる。また、電源電圧の変動に対して電位源E1の電位差を帰還制御することにより、電源電圧の変動に対する発光ダイオードの光出力の変動を抑制することもできる。さらに、第1のスイッチング素子Q1の制御端子に印加される第2のインダクタDWの負電位に定電流素子CCMおよび負荷回路LCの電圧降下が加算される。そのため、第2のインダクタDWの負電位の絶対値が比較的小さくても、第1のスイッチング素子Q1をオフの状態に維持することができる。次に、第3の実施形態について説明する。図4は、第3の実施形態に係るスイッチング電源回路を例示する回路図である。図4に表したスイッチング電源回路SRは、第2の実施形態と同様に降圧形であるが、第1のインダクタL1が定電流素子CCMと出力コンデンサC3および負荷回路LCの並列回路との間に介在する位置に接続されている。また、電位差の調整が可能な電位源E1は、直接定電流素子CCMの制御端子ゲート-他方の主端子ソース間に接続されている。さらに、第2のインダクタDWは、その両端がスイッチング電源用装置ICの第4の外部端子P4と第3の外部端子P3との間に、結合コンデンサC2を介して接続されている。なお、第4の実施形態以降の各実施形態を示す図4ないし図13において、図3と同一要素については、同一符号を付して説明を省略する。また、回路動作については、図3と同様である。次に、第4の実施形態について説明する。図5は、第4の実施形態に係るスイッチング電源回路を例示する回路図である。図5に表したスイッチング電源回路SRは、降圧形であるが、スイッチング電源用装置IC内の直列接続体SCBの構成が、図3および図4に表したスイッチング電源回路と異なる。すなわち、第1のスイッチング素子Q1、定電流素子CCMおよびダイオードD1の直列接続の態様が相違している。すなわち、図の上部から下部に向かいダイオードD1、第1のスイッチング素子Q1および定電流素子CCMの順で直列に接続されている。また、第1の外部端子P1は、ダイオードD1の一方の主端子カソードから導出され、第2の外部端子P2は、定電流素子CCMの他方の主端子ソースから導出され、第3の外部端子P3は、ダイオードD1の他方の主端子アノードおよび第1のスイッチング素子Q1の一方の主端子ドレインの接続点から導出されている。第1のインダクタL1は、図4に表したスイッチング電源回路SRと同様に接続されているが、負荷回路LCは、入力端t1とインダクタL1との間に接続されている。第2のインダクタDWは、図4に表したスイッチング電源回路SRと同様に接続されている。電位差の調整が可能な電位源E1は、図4に表したスイッチング電源回路SRと同様に定電流素子CCMの制御端子ゲート-主端子ソース間に直接接続されている。次に、第5の実施形態について説明する。図6は、第5の実施形態に係るスイッチング電源回路を例示する回路図である。図6に表したスイッチング電源回路SRは、昇圧形である。入力端t1、第1のインダクタL1、第1のスイッチング素子Q1、定電流素子CCMおよび入力端t2の直列回路が、第1の回路Aを構成している。また、入力端t1、第1のインダクタL1、出力コンデンサC3および負荷回路LCの並列回路、ダイオードD1ならびに入力端t2の直列回路が、第2の回路Bを構成している。スイッチング電源用装置ICにおいては、第1のスイッチング素子Q1、定電流素子CCMおよびダイオードD1を直列に接続して集積化した直列接続体SCBと第1ないし第5の外部端子P1~P5とを備えている。このスイッチング電源用装置ICの態様は、図3および図4に表したスイッチング電源回路SRにおけるものと同様である。第2のインダクタDWは、定電流素子CCMおよび結合コンデンサC2を経由して第1のスイッチング素子Q1の制御端子ゲート-他方の主端子ソース間に接続されている。電位差の調整可能な電位源E1は、定電流素子CCMの制御端子ゲート-他方の主端子ソース間に直接接続されている。次に、図6に表したスイッチング電源回路SRの回路動作について簡単に説明する。入力端t1、t2間に直流電源DCが投入されて第1のスイッチング素子Q1がオンすると、第1の回路A内を増加する電流が流れる。第1のスイッチング素子Q1のオン状態は、第2のインダクタDWの誘起電圧が第1のスイッチング素子Q1の制御端子ゲートに順バイアスを印加するので維持される。そして、増加する電流が定電流素子CCMの定電流値に到達すると、定電流素子CCMの電圧降下が急激に増大するので、第1のスイッチング素子Q1の制御端子ゲートの電位が他方の主端子ソースの電位に対して負になり、第1のスイッチング素子Q1はオフする。第1のスイッチング素子Q1がオフすると、第1のインダクタL1に蓄積されていた電磁エネルギーが放出されて、減少する電流が第2の回路B内を流れる。減少する電流が流れると、負荷回路LCが付勢されて負荷LEDが作動する。減少する電流が流れている間、第2のインダクタDWが逆バイアスを印加するので、第1のスイッチング素子Q1は、オフ状態に維持される。減少する電流が0になると、第1のスイッチング素子Q1の制御端子ゲートの逆バイアスがなくなるため、第1のスイッチング素子Q1が再びオンして、以上の動作を繰り返す。以上の動作において、第1のスイッチング素子Q1のオンデューティをαとし、入力電圧をVinとし、出力電圧をVoutとすると、昇圧形ではVout=Vin1/αとなり、入力電圧より高い出力電圧が得られる。次に、第6の実施形態について説明する。図7は、第6の実施形態に係るスイッチング電源回路を例示する回路図である。図7に表したように、スイッチング電源回路SRは、図6に表したスイッチング電源回路SRと同様に昇圧形であるが、入力端t1、第1のインダクタL1、第1のスイッチング素子Q1、定電流素子CCMおよび入力端t2の直列回路が、第1の回路Aを構成している。また、入力端t1、第1のインダクタL1、ダイオードD1、出力コンデンサC3および負荷回路LCの並列回路ならびに入力端t2の直列回路が、第2の回路Bを構成している。すなわち、ダイオードD1の第1のスイッチング素子Q1および定電流素子CCMの直列部分に対する接続位置が異なる。ダイオードD1は、第1のスイッチング素子Q1の主端子ドレインに直列に接続されている。直列接続体SCBは、ダイオードD1、スイッチング素子Q1および定電流素子CCMの順に直列に接続され集積化されている。また、第1の外部端子P1は、ダイオードの主端子カソードから導出され、第2の外部端子P2は、定電流素子CCMの主端子ソースから導出されている。第3の外部端子P3は、ダイオードD1の主端子アノードと第1のスイッチング素子Q1の主端子ドレインとの接続点から導出されている。第4の外部端子P4は、第1のスイッチング素子Q1の制御端子ゲートから導出され、第5の外部端子P5は、定電流素子CCMの制御端子ゲートから導出されている。スイッチング電源用装置ICは、直列接続体SCBと第1ないし第5の外部端子P1~P5とにより構成されている。このスイッチング電源用装置ICの態様は、図5に表したスイッチング電源回路SRにおけるものと同様である。第2のインダクタDWは、定電流素子CCMおよび結合コンデンサC2を経由して第1のスイッチング素子Q1の制御端子ゲート-他方の主端子ソース間に接続されている。電位差の調整可能な電位源E1は、定電流素子CCMのゲート-ソース間に直接接続されている。次に、第7の実施形態について説明する。図8は、第7の実施形態に係るスイッチング電源回路を例示する回路図である。図8に表したように、スイッチング電源回路SRは、昇降圧形であり、入力端t1、第1のインダクタL1、第1のスイッチング素子Q1、定電流素子CCMおよび入力端t2の直列回路が、第1の回路Aを構成している。また、第1のインダクタL1、ダイオードD1ならびに出力コンデンサC3および負荷回路LCの並列回路の閉回路が、第2の回路Bを構成している。直列接続体SCBは、ダイオードD1、第1のスイッチング素子Q1および定電流素子CCMが、この順に直列に接続され集積化されている。スイッチング電源用装置ICは、直列接続体SCBと第1ないし第5の外部端子P1~P5により構成されている。このスイッチング電源用装置ICの態様は、図5および図7に表したスイッチング電源回路SRにおけるものと同様である。第2のインダクタDWは、定電流素子CCMを経由して第1のスイッチング素子Q1の制御端子ゲート-他方の主端子ソース間に接続されている。電位差の調整可能な電位源E1は、定電流素子CCMの制御端子ゲート-他方の主端子ソース間に直接接続されている。次に、図8に表したスイッチング電源回路SRの回路動作を簡単に説明する。入力端t1、t2間に直流電源DCが投入され、第1のスイッチング素子Q1がオンすると、第1の回路A内を増加する電流が流れる。第1のスイッチング素子Q1のオン状態は、第2のインダクタDWの誘起電圧が第1のスイッチング素子Q1の制御端子ゲートに順バイアスを印加するので維持される。増加する電流が定電流素子CCMの定電流値に到達すると、定電流素子CCMの電圧降下が急激に増大し、第1のスイッチング素子Q1の制御端子ゲートの電位が他方の主端子ソースの電位に対して負になる。第1のスイッチング素子Q1は、オフする。第1のスイッチング素子Q1がオフすると、第1のインダクタL1に蓄積されていた電磁エネルギーが放出されて、減少する電流が、第2の回路B内を流れる。減少する電流が流れると、負荷回路LCが付勢されて負荷LEDが作動する。減少する電流が流れている間、第2のインダクタDWは、逆バイアスを印加するため、第1のスイッチング素子Q1は、オフ状態に維持される。減少する電流が0になると、第1のスイッチング素子Q1の制御端子ゲートの逆バイアスがなくなるため、第1のスイッチング素子Q1が再びオンして以上の動作を繰り返す。以上の動作において、第1のスイッチング素子Q1のオンデューティをαとし、入力電圧をVinとし、出力電圧をVoutとすると、昇圧形ではVout=Vinα/1-αとなり、αの値に応じて入力電圧に対して高低いずれの出力電圧でも得ることができる。次に、第8の実施形態について説明する。図9は、第8の実施形態に係るスイッチング電源回路を例示する回路図である。図9に表したように、スイッチング電源回路SRは、図8に表したスイッチング電源回路SRと同様に昇降圧形である。入力端t1、第1のスイッチング素子Q1、定電流素子CCM、第1のインダクタL1、出力コンデンサC3および負荷回路LCの並列回路ならびに入力端t2の直列回路が、第1の回路Aを構成している。また、第1のインダクタL1、出力コンデンサC3および負荷回路LCの並列回路ならびにダイオードD1の閉回路が、第2の回路Bを構成している。直列接続体SCBは、第1のスイッチング素子Q1、定電流素子CCMおよびダイオードD1がこの順に、直列に接続され集積化される。スイッチング電源用装置ICは、直列接続体SCBと第1ないし第5の外部端子P1~P5により構成されている。このスイッチング電源用装置ICの態様は、図3、図4、図6に表したスイッチング電源回路SRにおけるものと同様である。第2のインダクタDWは、定電流素子CCMおよび結合コンデンサC2を経由して、第1のスイッチング素子Q1の制御端子ゲート-他方の主端子ソース間に接続されている。電位差の調整可能な電位源E1は、定電流素子CCMの制御端子ゲート-端子ソース間に直接接続されている。次に、第9の実施形態について説明する。図10は、第9の実施形態に係るスイッチング電源回路を例示する回路図である。図10に表したように、スイッチング電源回路SRは、回路の基本構成が図4に表したスイッチング電源回路SRと同様の降圧形であるが、定電流素子CCMの制御端子に電位を供給する回路が異なっている。すなわち、本実施形態においては、入出力電圧変動に応じて定電流素子CCMの定電流値を制御するために以下の構成を採用している。入力端t1、t2間に直列に接続された抵抗器R1、R2の直列回路の接続端から分圧して取り出された入力電圧は、整流電圧のリップルに応じて変化するが、乗算器MLPの一方の入力端に入力される。次に、回路動作を簡単に説明する。チョッパ回路CHCの出力端t3、t4間に直列に接続した抵抗器R3、R4の直列回路の接続端から分圧し、コンデンサC4で平滑化して取り出された出力電流に対応する電圧は、誤差増幅器EAに入力され、目標の出力電流に相当する基準電位E2と比較され、その誤差分が出力される。この誤差分は、乗算器MLPの他方の入力端に入力される。そして、入力電圧と出力電流の目標値に対する誤差との乗算出力に応じて定電流素子CCMの制御端子ゲートが制御される。なお、乗算出力の定電流素子CCMの制御端子ゲートへの入力については、図示しない制御端子駆動用の駆動回路を介在させることができる。第9の実施形態によれば、チョッパ回路CHCの入力電流を正弦波にすることができるから、各実施形態の効果を奏するのに加えて、入力電源の高調波歪を低減することができる。また、高周波動作が必要な回路部分は、スイッチング電源用装置IC内で組み込むことができる。このため、配線や実装の配慮が軽減する。これに対して、スイッチング電源用装置ICを用いない場合においては、電流検出用の抵抗素子を必要とするので、無視し得ない電力損失が生じるばかりでなく、高速コンパレータや高速駆動回路などを必要とするので、コストアップを伴うとともにスイッチング電源の小形化を阻害するという問題もある。次に、第10の実施形態について説明する。図11は、第10の実施形態に係るスイッチング電源回路を例示する回路図である。図11に表したように、スイッチング電源回路SRは、同期整流方式の降圧形のスイッチング電源回路である。スイッチング電源用装置ICにおいては、図4に表したスイッチング電源用装置ICに、第2のスイッチング素子Q2および第2のスイッチング素子Q2の制御端子から導出された第6の外部端子P6が追加されている。第2のスイッチング素子Q2は、ダイオードD1に並列に接続される。したがって、第2の回路Bは、第1のインダクタL1、ダイオードD1および第2のスイッチング素子Q2の並列回路、ならびに出力コンデンサC3および負荷回路LCの並列回路の閉回路で構成される。第1の回路Aについては、図4におけるものと同様である。また、スイッチング電源回路SRにおいては、第3のインダクタDW2とコンデンサC5とが追加されている。第3のインダクタDW2は、第1のインダクタL1に磁気結合し、コンデンサC5および第6の外部端子P6を介して、第2のスイッチング素子Q2の制御端子に電位を供給する。第3のインダクタDW2から第2のスイッチング素子Q2の制御端子に供給される電位は、第2のインダクタDWから第1のスイッチング素子Q1の制御端子に供給される電位と逆極性である。そのため、第1のスイッチング素子Q1がオンのとき第2のスイッチング素子Q2はオフに制御され、第1のスイッチング素子Q1がオフのとき第2のスイッチング素子Q2はオンに制御される。同期整流方式の構成のため、第1のスイッチング素子Q1がオフのとき、減少する電流は、第2のスイッチング素子Q2を流れる。そのためダイオードD1だけのときよりも電力損失を低減することができる。なお、貫通電流を防止するために設けられるデッドタイムについては、省略している。また、図11においては、第2のスイッチング素子Q2が、第1のスイッチング素子Q1と同様の構成でスイッチング電源用装置ICに内蔵された構成を例示している。しかし、第2のスイッチング素子Q2は、スイッチング電源用装置ICの第3の外部端子P3と第2の外部端子P2との間に外付けしてもよい。次に、第11の実施形態について説明する。図12は、第11の実施形態に係るスイッチング電源回路を例示する回路図である。図12に表したように、スイッチング電源回路SRは、他励方式のスイッチング電源回路である。図4に表したスイッチング電源回路SRに、第1のスイッチング素子Q1を他励制御する制御回路CTRが追加されている。スイッチング電源用装置ICおよび第1のインダクタL1、第2のインダクタDW、電位差の調整可能な電位源E1については、図4に表したスイッチング電源回路SRにおけるものと同様である。制御回路CTRにおいては、タイマ回路TIMが、一定周期で第1のスイッチング素子Q1をオンさせるセット信号を生成する。またリセット回路RESは、第2のインダクタDWに誘起される電位の極性の変化を検出して、第1のスイッチング素子Q1がオンからオフに切り替わったときに、第1のスイッチング素子Q1をオフさせるリセット信号を生成する。タイマ回路TIMから出力されるセット信号は、ラッチ回路LATのセット端子Sに入力される。リセット回路RESから出力されるリセット信号は、ラッチ回路LATのリセット端子Rに入力される。ラッチ回路LATは、セット端子Sにハイレベルの信号が入力されたときセットされ、セット状態を保持する。出力端子Qには、ハイレベルの信号が出力される。また、ラッチ回路LATは、リセット端子Rにハイレベルの信号が入力されたときリセットされ、リセット状態を保持する。出力端子Qには、ローレベルの信号が出力される。ラッチ回路LATの出力端子Qは、結合コンデンサC2を介して、第1のスイッチング素子Q1の制御端子ゲートに接続される。ここで、ローレベルおよびハイレベルは、信号の電位が、それぞれ論理値0偽、論理値1真となる電位である。なお、図12においては、タイマ回路TIMおよびリセット回路RESがラッチ回路LATを介して、第1のスイッチング素子Q1をオンおよびオフに制御している。しかし、一定周期で第1のスイッチング素子Q1をオンさせ、第2のインダクタDWに誘起される電位の極性の変化を検出して、第1のスイッチング素子Q1をオフさせることができればよく、他の構成でもよい。次に、第12の実施形態について説明する。図13は、第12の実施形態に係るスイッチング電源回路を例示する回路図である。図13に表したように、スイッチング電源回路SRにおいては、定電流素子CCMとして、定電流ダイオードを用いている。そのため、電位差の調整可能な電位源E1を用いない構成となっている。第1のインダクタL1、第2のインダクタDWについては、図4に表したスイッチング電源回路SRにおけるものと同様である。直列接続体SCBにおいては、第1のスイッチング素子Q1、定電流素子CCMおよびダイオードD1が直列に接続され集積化されている。また、スイッチング電源用装置ICにおいては、直列接続体SCBの両端側に位置する各素子、すなわち第1のスイッチ素子Q1の主端子ドレインから導出された第1の外部端子P1とダイオードD1の主端子アノードから導出された第2の外部端子P2とを含む複数の外部端子P1~P4を備えている。第3の外部端子P3は、定電流素子CCMの他方の主端子ソース、すなわち定電流ダイオードのカソードおよびダイオードD1の一方の主端子カソードの接続点から導出される。第4の外部端子P4は、第1のスイッチング素子Q1の制御端子ゲートから導出されている。定電流素子CCMとして用いられている定電流ダイオードによって規定された定電流値で、第1のスイッチング素子Q1がオンからオフに切り替えられる。回路動作については、図4に表したスイッチング電源回路SRと同様である。なお、図3、図5~図12に表した各スイッチング電源回路においても、定電流素子CCMとして、定電流ダイオードを用いることができる。以上、図3~図13を参照して、第1の実施形態に係るスイッチング電源用装置を用いたスイッチング電源回路について説明した。第1の実施形態に係るスイッチング電源用装置によれば、MHz領域で作動し得る電子回路素子のスイッチング素子、定電流素子およびダイオードの直列接続体を集積化して複数の外部端子を導出したことにより、以下のa~cの効果を奏することができる。aスイッチング電源用装置においては、第1のスイッチング素子に流れる電流が所定値に達したときの定電流素子の電圧変化を利用して第1のスイッチング素子をオフさせる。したがって、電流検出用の抵抗素子およびその電圧降下が予め設定された閾値に達したときにスイッチング素子をオフさせる電流帰還形の帰還回路を設ける必要がなく、回路構成が簡単になり、小形化が容易になる。b共通回路部品として降圧形、昇圧形および昇降圧形などの多様な回路形態に対応させることが可能である。cMHz以上の高周波化によりスイッチング電源の著しい小形化が可能である。ところで、高周波動作により実装デバイスから放射されるノイズ成分が増大して回路素子間で電磁干渉が生じる可能性がある。したがって、小形化を維持しつつこの電磁干渉を低減して、さらに小型化を進めることも課題の一つである。また、小形化に伴いスイッチング素子などの回路部品からの発生熱による回路部品の温度上昇が顕著になるので、回路部品の温度を低下させることも大切である。以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、種々の変形が可能である。