"絶縁膜を介して、接合突部が突設された第1半導体基板と、導電性接合材料を介して、前記第1半導体基板の前記接合突部に溶着接合された第2半導体基板と、接合方向において、前記接合突部を貫通する主ホール、および前記絶縁膜を貫通し前記主ホールに対し断面積が大きく形成された副ホールで構成されたスルーホールと、前記溶着接合に伴って前記スルーホールに充填された前記導電性接合材料により構成され、前記第1半導体基板と前記第2半導体基板とを導通させる導通配線部と、を備えたことを特徴とする電子デバイス。前記接合突部は、前記第1半導体基板の周縁部に四周枠状に突設され、前記第1半導体基板と前記第2半導体基板との間の空間を封止する封止部を有していることを特徴とする請求項1に記載の電子デバイス。前記接合突部は、前記第1半導体基板の周縁部に四周枠状に突設され、前記第1半導体基板と前記第2半導体基板との間の素子空間を封止する封止部を有し、前記スルーホールは、前記封止部の少なくとも1のコーナー部に配設されていることを特徴とする請求項1に記載の電子デバイス。前記接合突部は、前記第1半導体基板の周縁部に四周枠状に突設され、前記第1半導体基板と前記第2半導体基板との間の素子空間を封止する封止部と、前記封止部の少なくとも1の隅部に配置した隅部封止部と、を有し、前記スルーホールは、前記隅部封止部に配設されていることを特徴とする請求項1に記載の電子デバイス。前記第1半導体基板は、接合面側に形成したMEMS構造体を有し、前記第2半導体基板は、接合面側に形成され、前記MEMS構造体を制御する集積回路を有していることを特徴とする請求項1に記載の電子デバイス。請求項1に記載の電子デバイスを製造する電子デバイスの製造方法であって、前記第1半導体基板の前記接合突部と前記第2半導体基板とを溶着接合するときに、加圧による押し込みまたは毛細管現象を利用して、溶融した前記導電性接合材料を前記スルーホールに充填することを特徴とする電子デバイスの製造方法。しかし、上記のような電子デバイスは、半導体素子の裏面から渡されたボンディングワイヤにより、パッケージ化されたデバイスに占めるボンディングスペースが大きくなるため、デバイス全体が厚みをもって大型化する。また、ボンディングワイヤを接続するために、半導体素子の裏面に電極パッドを成膜しなければならず、製造工程の工程数が多くなるという問題もあった。本願発明は、上記の点に鑑み、薄型化を実現すると共に、接合された2つの半導体基板の導通配線を簡単に行うことができる電子デバイスおよび電子デバイスの製造方法を提供することを課題とする。本発明の電子デバイスは、絶縁膜を介して、接合突部が突設された第1半導体基板と、導電性接合材料を介して、第1半導体基板の接合突部に溶着接合された第2半導体基板と、接合方向において、接合突部を貫通する主ホール、および絶縁膜を貫通し主ホールに対し断面積が大きく形成された副ホールで構成されたスルーホールと、溶着接合に伴ってスルーホールに充填された導電性接合材料により構成され、第1半導体基板と第2半導体基板とを導通させる導通配線部と、を備えたことを特徴とする。この構成によれば、接合突部のスルーホールに充填された導電性接合材料により、第1半導体基板および第2半導体基板を電気的に接続させるため、半導体基板の裏面からボンディングワイヤを接続する必要がなく、パッケージ段階において、ボンディングワイヤの配線スペースを削減することができる。すなわち、第1半導体基板および第2半導体基板に挟まれた空間内に導通配線部を有しているため、接合された2の半導体基板の外側にボンディングワイヤを配設する必要がなく、薄型化することができる。また、導電性接合材料により、物理的な半導体同士の接合と、電気的な半導体同士の接続を行っているため、製造工程の工程数を削減することができ、容易に製造することができる。もちろん、半導体基板の裏側にボンディングワイヤ接続のための電極パッドを成膜する必要もない。なお、半導体基板は、シリコン基板または化合物半導体基板で構成されていることが好ましい。また、この構成によれば、副ホールに充填した導電性接合材料が、電極パッドとして機能するため、確実に第1半導体基板および第2半導体基板を接続させることができる。なお、副ホールは絶縁膜のエッチングにより大きさを制御可能である。この場合、接合突部は、第1半導体基板の周縁部に四周枠状に突設され、第1半導体基板と第2半導体基板との間の空間を封止する封止部を有していることが好ましい。この構成によれば、第1半導体基板および第2半導体基板の封止接合と同時に電気的接続導通を行うことができるため、電子デバイスの製造工程の工程数を削減することができる。特に、一方の半導体基板がMEMSセンサ等の可動部を有している場合、第1半導体基板および第2半導体基板の間に空間を存して封止するのと同時に、第1半導体基板と第2半導体基板とを導通させることができる。また、この場合、接合突部は、第1半導体基板の周縁部に四周枠状に突設され、第1半導体基板と第2半導体基板との間の素子空間を封止する封止部を有し、スルーホールは、封止部の少なくとも1のコーナー部に配設されていることが好ましい。この構成によれば、第1半導体基板および第2半導体基板の間の構造を避けて導通配線部を配設することができる。また、コーナー部に接合方向の導電性接合材料が配設されるため、第1半導体基板および第2半導体基板の接合強度を上げることができる。さらに、溶着接合時の加熱および加圧により溶融された導電性接合材料が、コーナー部において接合面外にはみ出すのを防ぐことができる。すなわち、スルーホールをコーナー部に形成することにより、導電性接合材料がスルーホールに充填しやすく、且つ、余分な導電性接合材料が封止部の外にはみ出すのを防ぐことができる。また、この場合、接合突部は、第1半導体基板の周縁部に四周枠状に突設され、第1半導体基板と第2半導体基板との間の素子空間を封止する封止部と、封止部の少なくとも1の隅部に配置した隅部封止部と、を有し、スルーホールは、隅部封止部に配設されていることが好ましい。この構成によれば、隅部封止部により、隅部の接合面積が大きくなるため、2の半導体基板の接合強度をより上げることができる。また、封止部空間のデットスペースとなる隅部を有効に利用することができる。また、この場合、第1半導体基板は、接合面側に形成したMEMS構造体を有し、第2半導体基板は、接合面側に形成され、MEMS構造体を制御する集積回路を有していることが好ましい。この構成によれば、MEMS構造体と集積回路とからなる、いわゆる集積化MEMSを簡単に製造することができると共に、その薄型化を達成することができる。本発明の電子デバイスの製造方法は、上記の電子デバイスを製造する電子デバイスの製造方法であって、第1半導体基板の接合突部と第2半導体基板とを溶着接合するときに、加圧による押し込みまたは毛細管現象を利用して、溶融した導電性接合材料をスルーホールに充填することを特徴とする。この構成によれば、物理的接合のための加圧および加熱の工程により、半導体基板同士を電気的に接続導通することができる。すなわち、電子デバイスの薄型化を実現すると共に、電子デバイスの製造工程の工程数の削減を実現することができる。以下、添付の図面を参照し、本発明の一実施形態に係る電子デバイスおよび電子デバイスの製造方法を適用したMEMSMicroElectroMechanicalSystemデバイスについて説明する。図1に示すように、MEMSデバイス1は、MEMS構造体を有するMEMS基板2と、MEMS構造体を制御する集積回路を有したCMOS基板3と、MEMS基板2およびCMOS基板3を接合封止する接合部4と、を有し、2つの基板が接合されてパッケージ化されている。なお、MEMS基板2に接合する基板として、CMOS基板3ではなく、バイポーラトランジスタ、または、バイポーラトランジスタとCMOSの両方を使って回路が形成されたBi-CMOS基板を用いてもよい。MEMS基板2は、シリコンSiから成るシリコン基板であり、接合部4接合突部42に囲繞された部分にセンシング部21を有している図3b参照。センシング部21には、微細加工技術によりリリース形成された多数の可動構造を有したMEMS構造体図示省略が形成されている。CMOS基板3は、同様にシリコンSiから成るシリコン基板であり、微細加工技術半導体製造技術により形成された集積回路回路形成部31を有している。集積回路は、MEMS基板2のMEMS構造体を制御するものであり、外部から入出力の信号線が接続されるようになっている図示省略。このように、本発明のMEMSデバイス1は、別々の工程で形成したMEMS構造体と集積回路とを対向させ、接合するようにしている。図2は、図1のA-A線断面図である。接合部4は、加工前のシリコン基板MEMS基板2の非エッチング部分であり、絶縁層41を介してシリコン基板に貼り合わされた接合突部42と、接合突部42とCMOS基板3とを溶着接合した溶着部43と、接合突部42に接合方向に貫通した導通配線部44と、を有している。接合突部42は厚みを有し、MEMS基板2およびCMOS基板3は、間に空間10を存して接合されている。この空間10に、MEMS基板2のMEMS構造体がリリース形成されているセンシング部21。また、導通配線部44により、MEMS基板2およびCMOS基板3は、電気的に接続されている。図2および図3bに示すように、接合突部42は、MEMS基板2の周縁に四周枠状に突設され、センシング部21を囲繞するように平面視方形環状に配設された封止部51と、封止部51の4つの隅部11に配設された隅部封止部52と、を有している。封止部51は、絶縁層41を介してMEMS基板2に突設されており、MEMS基板2およびCMOS基板3を絶縁状態で封止している。4つの隅部封止部52は、枠状の封止部51と一体形成され、隅部11を埋めるように多角扇形状を有している。封止部51と隅部封止部52とは同様の厚みを有し、封止部51の枠状接合面53aと隅部封止部52の隅部接合面53bとが一面の接合面53を構成している。そして、各隅部封止部52は、隅部11内側に接合方向に貫通形成されたスルーホール54を有している。図2および図4に示すように、スルーホール54は、隅部封止部52を貫通した主ホール54aと、隅部封止部52とMEMS基板2との間に介在した絶縁層41を貫通した副ホール54bと、を有している。主ホール54aおよび副ホール54bは、同心上に形成され、副ホール54bの径が主ホール54aの径よりも大きく形成されている。主ホール54aは、隅部封止部52をエッチング異方性エッチングして形成される。副ホール54bは、主ホール54aが形成されて露出した絶縁層41をエッチング等方性エッチングして形成される。なお、副ホール54bの径は、等方性エッチングのエッチング制御によって調整することができる。図2に示すように、溶着部43は、アルミニウとゲルマニウムとを共晶させたアルミニウム-ゲルマニウム合金以下、共晶合金というで構成され、接合突部42の接合面53と、この接合面53に対面するCMOS基板3の接合面32図3a参照と、の間を溶着接合している。この場合、溶着部43は、CMOS基板3の接合面32に含アルミニウム層61およびゲルマニウム層62を成膜し、これに接合突部42の接合面53を突き合わせて加熱加圧し、共晶反応させて形成されている後に詳述する。これにより、MEMSデバイス1の周縁を四周に亘って高い封止性を得ることができる。導通配線部44は、導電性の共晶合金導電性接合材料で構成され、共晶合金が隅部封止部52を貫通した主ホール54aに充填されて形成された配線部本体44aと、共晶合金が絶縁層41を貫通した副ホール54bに充填されて形成された電極部44bと、を有している。配線部本体44aは柱状に、電極部44bは配線部本体44aよりも断面積の大きい平板状に形成されるため、配線部本体44aはいわゆる電気配線として、電極部44bはいわゆる電極パットとして機能する。このように、導通配線部44は、絶縁状態で接合されたMEMS基板2およびCMOS基板3を同電位となるように導通させる。なお、導通配線部44は、溶着部43と同様の共晶合金で構成され、溶着部43形成時接合時の加熱加圧によって、溶融状態の共晶合金が毛細管現象によりスルーホール54に充填されて形成される後に詳述する。すなわち、MEMS基板2およびCMOS基板3が絶縁状態で溶着接合されるところ、スルーホール54を形成し、当該スルーホール54に共晶合金が充填されることによって、MEMS基板2およびCMOS基板3が電気的に導通する。このように、2つの基板間に挟まれた接合部4に、導通配線部44を有することで、2つの基板の外側に電気接続するためのボンディングワイヤを配設する必要が無いため、ボンディングスペースを削減し、MEMSデバイス1を大幅に薄型化および小型化することができる。続いて、本実施形態に係るMEMSデバイス1の製造方法について説明する。先ず、CMOS基板3に溶着部43共晶合金となる金属層を成膜する。図3aに示すように、CMOS基板3は、MEMS基板2に突設された接合突部42の接合面53と平面視略同形の接合面32を有している。この接合面32は、枠状接合面32aと隅部接合面32bとを有している。CMOS基板3の回路形成部31に形成された集積回路は、アルミニウム配線を有しており、このアルミニウム配線形成時に成膜された含アルミニウム層61が、接合面32の表面に予め一様に成膜されている。そして、この含アルミニウム層61上に、例えばスパッタまたは蒸着技術によって、ゲルマニウム層62を成膜する。図5は、接合前のCMOS基板3を表裏反転して、隅部接合面32b廻りを拡大したものであり、本実施形態に係る含アルミニウム層61およびゲルマニウム層62の成膜配置を示している。同図に示すように、含アルミニウム層61が接合面32上に一様に成膜され、含アルミニウム層61の上に成膜されたゲルマニウム層62は、複数の筋状層部62aと複数の枝状層部62bとで構成されている。具体的には、ゲルマニウム層62は、相似形を為す同心の3本の筋状層部62aと、中間に位置する筋状層部62aの各部から両側に直角に分岐する複数の枝状層部62bとで構成されている。一方、MEMS基板2側の接合面53接合突部42の接合面53には、金属層は一切成膜されていない。このように、ゲルマニウム層62を複数の筋状層部62aおよび枝状層部62bとして成膜することで、ゲルマニウム層62の端部の総面積を増やし、接合面53の面積を増やすことなく強固な接合を可能とする構成としている。また、隅部接合面53bにゲルマニウム層62が集中することにより、スルーホール54に共晶合金が入り込みやすい成膜配置となっている。なお、効率よく共晶反応を起こすため、ゲルマニウム層62は、含アルミニウム層61よりも薄膜に成膜することが好ましい。また、ゲルマニウム層62の成膜配置は上記に限らない。また、接合の前にMEMS基板2側に金属層を成膜しないことによって、MEMS構造体形成後の成膜工程を簡略化することができ、薄膜であるMEMS構造体の可動構造に変形付着破損等の成膜による悪影響を回避することができる。また、含アルミニウム層61は、集積回路のアルミニウム配線を利用しているため、実際の接合に要する金属成膜は、CMOS基板3の接合面53へのゲルマニウム成膜のみであり、接合工程を簡略化することができる。次に、MEMS基板2とCMOS基板3とを突き合せ、加熱加圧を行う。接合突部42の接合面53と、含アルミニウム層61およびゲルマニウム層62が成膜されたCMOS基板3の接合面32と、を突き合わせ、真空環境下でMEMS基板2側およびCMOS基板3側の両側から加熱し、MEMS基板2側から加圧を行う。これにより、成膜されたゲルマニウム層62が含アルミニウム層61との境界面において共晶反応を起こし、アルミニウム-ゲルマニウム合金共晶合金が生成される。加熱によって形成された溶融状態の共晶合金は、枠状接合面53a,32a間において、MEMS基板2側からの加圧によって、接合突部42の枠状接合面53aに押し当てられて溶着する。一方、隅部接合面53b,32b間において、溶融状態の共晶合金は、接合突部42の隅部接合面53bに押し当てられると共に、加圧により真空中において毛細管現象により接合突部42の各スルーホール54に浸入し、行き渡る。図6は、この状態の共晶合金溶着部43を示しているCMOS基板3の図示は省略している。そして、接合突部42の枠状接合面53aおよび隅部接合面53bに押し当てられた共晶合金は、そのまま固着する。一方、各スルーホール54に充填された共晶合金は、主ホール54aを満たした後MEMS基板2に到達し、副ホール54bにおいて主ホール54aの径よりも大きく広がって固着する図1参照。このようにして、MEMS基板2とCMOS基板3とが共晶接合されると共に、導通配線部44が形成される。なお、接合時の加熱温度は、本実施形態においてMEMS構造体および集積回路への熱的ダメージを考慮し、450°C程度とすることが好ましい。また、本実施形態では、導電性接合材料としてゲルマニウムとアルミニウムとを共晶させた共晶合金を適用したが、Au-Ge共晶合金やAu-Sn共晶合金等を適用可能である。この場合、接合時の加熱温度は、Au-Ge共晶合金による接合においては400°C程度、Au-Sn共晶合金による接合においては300°C程度、とすることが好ましい。また、接合時の加圧は、CMOS基板3側のから行っても、MEMS基板2側およびCMOS基板3側の両側から行ってもよい。ちなみに、この共晶接合は、ウェハ状態のまま一括して封止した後、各チップに分離するウェハレベルパッケージ技術WLP技術を用いている。これまで説明したMEMSデバイス1およびMEMSデバイス1の製造方法によれば、共晶接合のための加圧および溶融状態の共晶合金の毛細管現象によって、MEMS基板2とCMOS基板3とを物理的に接合すると同時に、導通配線部44を形成して2つの基板の電気的な接続を行うことができるため、製造工程の工程数を大幅に削減することができる。また、2つの基板間内に導通配線部44を有するため、接合された2の基板の外側にボンディングワイヤ等を配設する必要がなく、MEMSデバイス1を薄型化することができる。また、導通配線部44を隅部11に形成することで、MEMS構造体や集積回路を避けて配線を形成することができる。また同時に、隅部封止部52を形成することで、2つの基板の接合強度を向上することができる。また、導通配線部44形成時において、スルーホール54を隅部11に形成することにより、共晶合金がスルーホール54に充填しやすく、且つ、余分な共晶合金が接合面53,32の外にはみ出して望まない電極への導通を防止することができ、デバイスの生産性歩留りを向上させることができる。なお、本実施形態では、導通配線部44を隅部封止部52に形成したが、MEMSデバイス1の構造に応じて、枠状の封止部51に貫通形成してもよい。この場合、枠状の封止部51のコーナー部隅部11を囲む角部に形成してもよいし、封止部51の辺上に形成してもよい。また、MEMSデバイス1の構造に応じて、MEMS基板2の周縁に形成した枠状の封止部51の内外に柱状の接合突部42を設け、この接合突部42に導通配線部44を貫通形成してもよい。この場合、柱状の接合突部42は絶縁層41を介してMEMS基板2に突設されていることが好ましい。また、本実施形態では、2つの基板を接合封止する接合突部42をMEMS基板2に予め突設させた構成としたが、CMOS基板3に予め突設させてもよい。すなわち、MEMS基板2およびCMOS基板3を上下逆にして接合させてもよい。また、本実施形態では、MEMS構造体およびこれを制御する集積回路が形成されたシリコン基板用いたが、シリコン基板に形成される構造体は、これに限らず、どのような回路であっても良い。さらには、シリコンを材料としたシリコン基板でなく、その他の素材を母材とした半導体基板化合物半導体を用いてもよい。"