"透明絶縁性基板上に薄膜トランジスタ及び画素電極が形成されたアクティブマトリクス基板を含むアクティブマトリクス型液晶表示装置において、前記薄膜トランジスタのゲート電極及びこれに接続される走査線は、アルミニウム膜の上層と下層の少なくとも一方にチタン膜が形成され、かつ最上層には窒化チタン膜が形成された多層配線であり、前記走査線の上層側には前記窒化チタン膜に接した透明導電膜が形成されない構造を有し、前記走査線の端子部には前記窒化チタン膜が露呈され、かつ前記窒化チタン膜は窒素濃度が25原子以上であることを特徴とするアクティブマトリクス型液晶表示装置。透明絶縁性基板上に薄膜トランジスタ及び画素電極が形成されたアクティブマトリクス基板を含むアクティブマトリクス型液晶表示装置において、前記薄膜トランジスタのソース電極、ドレイン電極及びこれに接続される信号線は、アルミニウム膜の下層、または上層と下層の両方にチタン膜が形成され、かつ最上層には窒化チタン膜が形成された多層配線であり、前記信号線の上層側には前記窒化チタン膜に接した透明導電膜が形成されない構造を有し、前記信号線の端子部には前記窒化チタン膜が露呈され、かつ前記窒化チタン膜は窒素濃度が25原子以上であることを特徴とするアクティブマトリクス型液晶表示装置。透明絶縁性基板上に薄膜トランジスタ及び画素電極が形成されたアクティブマトリクス基板を含むアクティブマトリクス型液晶表示装置において、前記薄膜トランジスタのゲート電極及びこれに接続される走査線は、アルミニウム膜の上層と下層の少なくとも一方にチタン膜が形成され、前記薄膜トランジスタのソース電極、ドレイン電極及びこれに接続される信号線は、アルミニウム膜の下層、または上層と下層の両方にチタン膜が形成され、かつ前記走査線と前記信号線の最上層には窒化チタン膜が形成された多層配線であり、前記走査線又は信号線の上層側には前記窒化チタン膜に接した透明導電膜が形成されない構造を有し、前記走査線及び前記信号線の端子部には前記窒化チタン膜が露呈され、かつ前記窒化チタン膜は窒素濃度が25原子以上であることを特徴とするアクティブマトリクス型液晶表示装置。前記薄膜トランジスタは、前記ゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された島状の半導体層と、前記半導体層上にチャネルギャップを隔てて形成された前記ソース電極及びドレイン電極とで構成される逆スタガ型薄膜トランジスタとして構成されていることを特徴とする請求項1ないし3のいずれかに記載のアクティブマトリクス型液晶表示装置。前記走査線の多層配線構造膜は、下層から上層に向けて、アルミニウム膜、チタン膜、窒化チタン膜の構造であることを特徴とする請求項1,3,又は4に記載のアクティブマトリクス型液晶表示装置。前記走査線又は前記信号線の多層配線構造膜は、下層から上層に向けて、チタン膜、アルミニウム膜、窒化チタン膜の構造であることを特徴とする請求項1ないし4のいずれかに記載のアクティブマトリクス型液晶表示装置。前記走査線又は前記信号線の多層配線構造膜は、下層から上層に向けて、チタン膜、アルミニウム膜、チタン膜、窒化チタン膜の構造であることを特徴とする請求項1ないし4のいずれかに記載のアクティブマトリクス型液晶表示装置。前記アルミニウム膜は、アルミニウム、またはアルミニウムを主体とする合金で構成されていることを特徴とする請求項1ないし7のいずれかに記載のアクティブマトリクス型液晶表示装置。前記特許文献2に記載の技術は、上層に設けたTiN膜と下層に設けたTiON膜とでAl膜を挟み込むことで、Alヒロック及びアロイピットの発生を防止している。しかしながら、特許文献2には、前記したTiN/Ti/Al/TiON/Tiの構造が有効であることが記載されているのみであり、これ以外の多層構造においてAlヒロック防止が有効であることについては特に記載されていない。そのため、配線を半導体層に接して形成しない場合、例えば、本発明が対象とする液晶表示装置のゲート電極のように、絶縁性基板上に直接配線構造を形成するような場合に、特許文献2に記載の多層構造が有効であるか否かは明確ではない。特に、下層のTiON膜は、シリコンに対する拡散バリア膜として機能しているが、絶縁性基板のように拡散バリア膜が不要とされる場合には、当該TiON膜はいたずらに配線構造を複雑化させる要因となる。また、特許文献2に記載の範囲では、Al膜の上層のTiN膜とTi膜、及び下層のTiON膜とTi膜の各組み合わせ構造が有効であることは明らかであるが、これらの膜の一部を省略した場合に、開示されているような作用効果が期待できるものであるかは明確ではない。本発明の目的は、各配線の構造を複雑化することなく、Alヒロックを抑制し、かつ接続抵抗を低減して接続部の信頼性を向上したアクティブマトリクス型液晶表示装置を提供するものである。本発明は、透明絶縁性基板上に薄膜トランジスタ及び画素電極が形成されたアクティブマトリクス基板を含むアクティブマトリクス型液晶表示装置において、前記薄膜トランジスタのゲート電極及びこれに接続される走査線は、アルミニウム膜の上層と下層の少なくとも一方にチタン膜が形成され、かつ最上層には窒化チタン膜が形成された多層配線であり、走査線の上層側には当該窒化チタン膜に接した透明導電膜が形成されない構造を有し、走査線の端子部には窒化チタン膜が露呈され、かつ前記窒化チタン膜は窒素濃度が25原子以上であることを特徴とする。また、薄膜トランジスタのソース電極、ドレイン電極及びこれに接続される信号線は、アルミニウム膜の下層、または上層と下層の両方にチタン膜が形成され、かつ最上層には窒化チタン膜が形成された多層配線であり、前記信号線の上層側には前記窒化チタン膜に接した透明導電膜が形成されない構造を有し、前記信号線の端子部には前記窒化チタン膜が露呈され、かつ前記窒化チタン膜は窒素濃度が25原子以上であることを特徴とする。本発明において、薄膜トランジスタは、ゲート電極と、ゲート電極を覆うように形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された島状の半導体層と、半導体層上にチャネルギャップを隔てて形成されたソース電極及びドレイン電極とで構成される逆スタガ型薄膜トランジスタとして構成されていることが好ましい。さらに、前記走査線及び信号線の一部の多層配線構造膜は、例えば、TiN/Ti/Al構造膜とする。あるいは、TiN/Al/Ti構造膜とする。さらには、TiN/Ti/Al/Ti構造膜とする。また、AlはAlまたはAl合金とする。本発明のアクティブマトリクス型液晶表示装置によれば、走査線又は信号線はAl膜に接してTi膜が存在することで、Al膜でのAlヒロックの発生を抑制する。ドレイン層に関してはAl膜と半導体膜の間にTi膜が存在することで、アロイピットの発生を抑制する。また、最上層にTiN膜が存在し、このTiN膜の上層には当該TiN膜に接した状態で透明導電膜が形成されず、端子部においてはTiN膜が露呈され、かつTiN膜の窒素濃度が25原子以上であるので、走査線、信号線の各接続部における腐食を抑制し、接続部での接続抵抗を低下するとともに、その信頼性を高めることが可能になる。次に、本発明の実施形態を図面を参照して説明する。図1は本発明のアクティブマトリクス型液晶表示装置を縦電界型のアクティブマトリクス基板に適用した第1の実施形態の概略平面構成図である。また、図2はその一つの画素領域を示しており、同図aは平面レイアウト図であり、同図b~dはAA線、BB線、CC線の各断面図である。図1及び図2を参照すると、透明絶縁性基板10上に、X方向に延長された複数本の走査線11がY方向に所要の間隔で配置され、また、前記走査線11と直交するようにY方向に延長された複数本の信号線12がX方向に所要の間隔で配置されている。そして、前記走査線11と信号線12で囲まれた領域に画素部13とTFT14が形成されている。前記TFT14は、前記透明ガラス基板10の表面上に前記走査線11と同層に形成されたゲート電極15と、前記走査線11及びゲート電極15を覆うように形成されたゲート絶縁膜16と、前記ゲート絶縁膜16上において前記ゲート電極に対向して形成されたアイランド状の半導体層17と、前記半導体層17上に形成され、かつ前記信号線12と同層に形成された対をなすソース電極18及びドレイン電極19からなる逆スタガ型TFTとして構成される。さらにその上にパッシベーション膜20が形成される。また、前記画素部13は、前記ゲート絶縁膜16上に形成されたITO等の透明電極からなる画素電極21で構成される。前記画素電極21の大部分は前記パッシベーション膜20に形成された表示窓としての開口21a内に露出され、この露出された領域が表示領域として構成される。そして、前記ゲート電極15は前記走査線11に、前記ドレイン電極19は前記信号線12に、前記ソース電極18は画素電極21に接続される。また、前記走査線11の端部に設けられた走査線端子部22は、前記ゲート絶縁膜16及びバッシベーション膜20に形成された開口22aにおいて前記走査線11の端部が露出した構成とされる。同様に、前記信号線12の端部に設けられた信号線端子部23は、前記バッシベーション膜20に形成された開口23aにおいて前記信号線の端部が露出した構成とされる。ここで、前記ゲート電極15と前記走査線11は一体の多層配線構造として構成されており、この第1の実施形態では、下層のAl膜101、その上層のTi膜102、最上層のTiN膜103からなる、TiN/Ti/Al構造膜とされている。前記TiN膜103は100nm、Ti膜102は50nm、Al膜101は200nmの膜厚に形成されている。また、前記ソース電極18とドレイン電極19及び信号線12は同じ多層配線構造として構成されており、この実施形態では、下層のITO膜111、その上層のCr膜112からなるCr/ITO構造膜とされている。ここでは前記走査線11の一部の上層に前記透明電極、すなわちITO膜111と同じ層で形成される信号線11が存在しているが、前記ゲート絶縁膜16が介在されているので当該ITO膜111が走査線11の最上層のTiN膜103に接してはいない。そして、前記画素電極21と信号線端子部23では上層のCr膜112は部分的に除去されて下層のITO膜111のみで構成されており、これにより画素電極21では透明性が確保され、信号線端子部23では電気接続の信頼性が確保される。前記ITO膜111は50nm、Cr膜112は200nmの膜厚に形成されている。図3~図6はそれぞれその主要な工程における図2と同様の図である。先ず、図3に示すように、ガラス等の透明絶縁性基板10上に、スパッタリング法により、順次Al膜101とTi膜102とTiN膜103を積層したTiN/Ti/Al構造膜を形成する。膜厚は前記したように、TiN/Ti/Al=100nm/50nm/200nmである。そして、第1PRフォトレジスト工程において前記TiN/Ti/Al構造膜上に所要のパターンの第1のフォトレジスト膜を形成し、露光、現像した上で、当該第1のフォトレジストをマスクにして前記TiN/Ti/Al構造膜をドライエッチングしてゲート電極15及び走査線11を形成する。ここで、前記TiN膜103は、反応性スパッタリング法により形成し、ArガスとNガスとの流量比を調整し、窒素が25原子以上含まれるようにする。例えば、圧力0.8Pa、Arガス流量225sccm、N2ガス流量150sccm、DC放電電力16KW、基板温度150°C、ギャップ115mmの成膜条件で行うことにより、窒素が25原子以上含まれたTiN膜103を成膜することが可能である。次いで、図4に示すように、全面にゲート絶縁膜16としてSiN膜を400nmの厚さに形成する。その上に真性a-Si膜121を250nmの厚さに、その上にオーミック層としてリンを含むn型a-Si膜122を50nmの厚さにそれぞれプラズマCVD法により形成する。そして、第2PR工程において第2のフォトレジスト膜を所要のパターンに形成し、露光、現像した上で、当該第2のフォトレジストをマスクにして前記n型a-Si膜121、真性a-Si膜122を順次ドライエッチングを行い、前記ゲート電極15の直上に前記ゲート絶縁膜16を介してアイランド状の半導体層17を形成する。次いで、図5に示すように、全面に図2に示した透明電極としてのITO膜111を50nmの厚さに、さらにその上にCr膜112を200nmの厚さに順次スパッタ法により形成する。そして、第3のフォトレジスト膜を所要のパターンに形成し、露光、現像した上で、前記Cr膜112とITO膜111をウェットエッチングし、画素電極21、前記画素電極21と一体のソース電極18、ドレイン電極19、及び前記ドレイン電極19と一体の信号線12を形成する。その上で、前記ソース電極18及びドレイン電極19をマスクにして、n型a-Si膜122をドライエッチングする。このエッチングにより、前記半導体層17においては、前記ドレイン電極19及びソース電極18の間のn型a-Si膜122がエッチングされてチャネルギャップが形成され、また前記ドレイン電極19及びソース電極18の直下にn型a-Si膜122のオーミック層が形成される。これにより、前記TFT14が形成される。次いで、図6に示すように、プラズマCVD法により、全面にパッシベーション膜20としてSiN膜を形成する。しかる上で、第4PRにより、前記画素電極21、走査線端子部22、信号線端子部23の各パッシベーション膜20を選択的に除去して開口21a,22a,23aを形成する。さらに、前記走査線端子部22では開口22aを形成する際に前記ゲート絶縁膜16を除去する。これにより、図2に示したように、走査線端子部22ではパッシベーション膜20及びゲート絶縁膜16の開口22a内に走査線11の端部が露出され、走査線端子部22が形成される。また、前記画素部13、信号線端子部23では、前記パッシベーション膜20の開口21a,23aに露出されている前記Cr膜112を除去し、下層のITO膜111を露出する。これにより、画素部13及び信号線端子部23が形成される。しかる上で、図示は省略するが、マトリクス配列された画素配列領域のパッシベーション膜20上に配向膜を形成し、アクティブマトリクス基板が完成される。さらに、前記アクティブマトリクス基板上に所要の間隔で対向基板を対向配置し、両者の間隔を封止して液晶を充填することによりアクティブマトリクス型液晶表示装置が完成される。また、アクティブマトリクス基板10の周辺部に配置されている走査線端子部22、信号線端子部23に対して駆動回路のテープ状端子を接続することでアクティブマトリクス型液晶表示装置への電力供給が可能になり、液晶表示が可能になる。以上のように、本発明の第1の実施形態では、ゲート電極15及び走査線11を構成する多層配線として、TiN/Ti/Al構造膜を用いているので、Alヒロックの発生を抑制する効果が高められる。図7は従来の特許文献1に記載のTiN/Al構造膜と、本発明のTiN/Ti/Al構造膜とにおけるAlヒロックの発生個数を比較した例である。ここでは、それぞれの多層配線を形成した後に、窒素ガス雰囲気で300°C、1時間の熱処理を行った後、配線面積1mm平方内に目視により観察されたAlヒロックの個数を示している。第1公報に記載の構造では、1mm平方当たり、6410個のAlヒロックが確認されているが、本実施形態では、1~26個のAlヒロックが確認されているのみである。なお、同図には、TiN/Ti/Al構造膜の各膜厚を相違させた場合のAlヒロックの個数についても示している。このように、第1の実施形態では、走査線としてTiN/Ti/Al構造膜を採用することで、走査線におけるAlヒロックの発生を極めて有効に抑制することが可能である。これは、TiをTiNとAlの間に形成すると、TiNでは不十分である物理的ヒロック抑制効果が向上することが理由であると推測される。ここで、TiN膜の膜厚を大きくすれば、Alヒロックの抑制効果が高められることが判る。また、Ti膜の膜厚を増大してもAlヒロックの抑制効果が高められることが判る。また、前記TiN/Ti/Al構造膜において、最上層のTiNにより、走査線端子部での電気接続の信頼性が向上する。すなわち、図8は、TiN/Ti/Al構造膜からなる走査線において、TiN膜の窒素含有を相違したときの走査線端子部での接続抵抗の違いを示す図である。この走査線端子部22の接続抵抗は、図9aに模式的な配線構成図を、図9bにそのEE線に沿う断面図を示すように、前記走査線端子部22と同一規格でテスト用の複数個、ここでは2000個のダミー走査線端子部22を配列したテスト端子TEGを形成し、当該テスト端子TEGの各ダミー走査線端子部22にそれぞれテープ状端子TCPを接続する。ここで、両者の接続した長さTLを端子接続長とする。前記テスト端子TEGは、TiN膜の窒素含有を相違したものをそれぞれ形成する。ここでは、窒素含有が、15、25、35のものを3種類形成した。また、前記テープ状端子TCPは、実際にアクティブマトリクス基板を駆動回路に接続する際に用いるテープ状端子と同じ規格で形成されたものである。そして、前記テスト端子TEGとテープ状端子TCPとを金属接合材MBにより図9aのように直列に接続し、その両端の抵抗を測定する。この状態で、温度85°C、湿度85で1000時間の熱処理を施したときの抵抗値の変化を測定する。この熱処理により、図9cに示すように、走査線端子部22では開口部の周辺より接続不良部が進行するため、前記した端子接続長が短くなり、ダミー走査線端子部22での抵抗値が増加する。ここで、ダミー走査線端子部22での許容される端子接続長TLを0.1mmとしたときの抵抗増加量arbunitを2とし、2を超えないものを良品とする。前記3種類のテスト端子TEGでの熱処理後の抵抗値は図8にプロットした通りであり、これを連続線で接続すると、同図の破線のようになる。そして、抵抗増加量が2以下となる窒素含有を判定すると、窒素含有が25以上であれば、抵抗増加量をばらつきを含めて2以下に抑えることが可能となる。すなわち、TiN膜の窒素含有を25以上とすることで、腐食に対して接続抵抗の増加が少ない信頼性の高い走査線接続部を構成することが可能になる。さらに、走査線11の最上層のTiN膜103に上層の透明電極膜であるITO膜111が接していないので、ITO膜111をエッチングする際に当該TiN膜103がダメージを受けることもなく信頼性が確保できる。次に、本発明の第2の実施形態を説明する。この第2の実施形態は、本発明を横電界方式のアクティブマトリクス基板に適用した実施形態である。図10は当該アクティブマトリクス基板の概略構成図、図11は一つの画素領域を示し、同図aは平面レイアウト図、同図b~eはAA線、BB線、CC線、DD線の各断面図である。なお、第1の実施形態と等価な部分には同一符号を付してある。図10及び図11を参照すると、第2の実施形態のアクティブマトリクス基板1Aは、透明絶縁性基板10上に、X方向に延長された複数本の走査線11がY方向に所要の間隔で配置され、また、前記走査線11のY方向の間には、それぞれX方向に延長された共通線30が配置される。一方、前記走査線11及び共通線30と直交するようにY方向に延長された複数本の信号線12がX方向に所要の間隔で配置されている。そして、図10に示すように、前記走査線11、共通線30及び信号線12で囲まれた領域に画素部13が形成され、かつこの画素部13に隣接してTFT14が形成されている。前記TFT14は、第1の実施形態と同様であり、前記透明ガラス基板10の表面上に形成され、前記走査線11及び共通線30と同層に形成されたゲート電極15と、前記ゲート電極15及び前記走査線11と共通線30を覆うように形成されたゲート絶縁膜16と、前記ゲート絶縁膜16上において前記ゲート電極15に対向して形成されたアイランド状の半導体層17と、前記半導体層17上に形成され、かつ前記信号線12と同層に形成された対をなすソース電極18及びドレイン電極19から構成される。さらにその上にパッシベーション膜20が形成される。また、前記画素部13は、前記ゲート電極13と同じ層に形成された櫛状または枠状の共通電極32と、前記ゲート絶縁膜16の上層に形成された前記ソース電極18と同じ層に形成されて前記共通電極32とはピッチがずれた状態で形成された櫛状又は枠状の画素電極33で構成される。そして、前記ゲート電極15は前記走査線11に、前記ドレイン電極19は前記信号線12に、前記ソース電極18は前記画素電極33に、前記共通電極32は前記共通線30にそれぞれ接続される。また、前記走査線11の端部に設けられた走査線端子部22は、前記ゲート絶縁膜16及びバッシベーション膜20に形成された開口22aにおいて前記走査線11の端部が露出した構成とされる。同様に、前記信号線12の端部に設けられた信号線端子部23は、前記パッシベーション膜20に形成された開口23aにおいて前記信号線12の端部が露出した構成とされる。さらに、前記共通線30の端部に設けられた共通線端子部31は、前記ゲート絶縁膜16及びバッシベーション膜20に形成された開口31aにおいて前記共通線30の端部が露出した構成とされる。ここで、前記ゲート電極15と前記走査線11、及び前記共通電極32と共通線30はそれぞれ多層配線構造として構成されており、この実施形態では、下層のTi膜104、その上のAl膜101、その上層のTi膜102、最上層のTiN膜103からなる、TiN/Ti/Al/Ti構造膜とされている。また、前記ドレイン電極19と信号線12、及び前記ソース電極18と画素電極33はそれぞれ一体の多層配線構造として構成されており、この実施形態では、前記走査線11及び共通線30と同様に、下層のTi膜134、その上のAl膜131、その上層のTi膜132、最上層のTiN膜133からなる、TiN/Ti/Al/Ti構造膜とされている。ここでは、上層に第1の実施形態のようなITO膜が存在していないので、走査線11及び信号線12の最上層の膜TiN膜133にITO膜が直接に接することがないのは当然である。図12~図15は各工程を説明するための図11と同様の図である。先ず、図12において、透明絶縁性基板10上にTi膜104、Al膜101、Ti膜102、TiN膜103を順次スパッタ法により形成し、TiN/Ti/Al/Ti構造膜を形成する。ここで前記TiN/Ti/Al/Ti構造膜の各膜厚は、50nm/50nm/200nm/50nmの膜厚である。そして、TiN/Ti/Al/Ti構造膜を第1PRでエッチングし、ゲート電極15及びこれにつながる走査線11と、枠型の共通電極32及びこれにつながる共通配線30を形成する。ここで、前記TiN膜103は、反応性スパッタリング法により形成し、ArガスとNガスとの流量比を調整し、窒素が25原子以上含まれるようにする。この成膜条件は、例えば、第1の実施形態で説明した条件と同じ条件で良い。次いで、図13に示すように、全面にゲート絶縁膜16としてSiN膜を400nmの厚さに形成する。また、その上に、真性a-Si膜121を250nmの厚さに、その上にオーミック層としてリンを含むn型a-Si膜122を50nmの厚さにそれぞれプラズマCVD法により形成する。そして、第2PR工程において、第2のフォトレジスト膜を所要のパターンに形成し、露光、現像した上で、当該第2のフォトレジストをマスクにしてn型a-Si膜122、真性a-Si膜121を順次ドライエッチングを行い、前記ゲート電極15上にゲート絶縁膜16を介してアイランド状の半導体層17を形成する。さらに、図14に示すように、その上に、Ti膜134、Al膜131、Ti膜132、TiN膜133をスパッタ法により順次形成し、TiN/Ti/Al/Ti構造膜を前記走査線11の場合と同じ厚さに形成する。そして、形成したTiN/Ti/Al/Ti構造膜を第3PRでエッチングし、ドレイン電極19及びこれにつながる信号線12と、ソース電極18およびこれにつながる枠状の画素電極33とをそれぞれ形成する。ここで、前記TiN膜133は、反応性スパッタリング法により形成し、ArガスとN2ガスとの流量比を調整し、窒素が25原子以上含まれるようにする。この際の成膜条件も前記走査線の形成時の成膜条件と同じでよい。その上で、前記ソース電極18及びドレイン電極19をマスクにして、n型a-Si膜122をドライエッチングする。このエッチングにより、前記半導体層17においては、前記ドレイン電極19及びソース電極18の間にチャネルギャップが形成され、また前記ドレイン電極19及びソース電極18の直下にn型a-Si膜122のオーミック層が形成される。これにより、前記TFT14が形成される。次いで、図15に示すように、プラズマCVD法により、全面にパッシベーション膜20としてSiN膜を形成する。その後、第4PRにより、前記走査線端子部22、共通線端子部31の各ゲート絶縁膜16とパッシベーション膜20、及び信号線端子部23のパッシベーション膜20を除去して開口22a,31a,23aを形成する。これにより、図11に示した構成となり、各開口22a,31a,23a内に走査線22、共通線30、信号線12の一部が露出され、各端子部22,31,23が形成される。次いで、図示は省略するが、マトリクス配列された画素領域のパッシベーション膜上に配向膜を形成し、アクティブマトリクス基板が形成される。さらに、前記アクティブマトリクス基板上に所要の間隔で対向基板を対向配置し、両者の間隔を封止して液晶を充填することによりアクティブマトリクス型液晶表示装置が完成される。また、アクティブマトリクス基板の周辺部に配置されている走査線端子部、信号線端子部に対して駆動回路のテープ状端子を接続することでアクティブマトリクス型液晶表示装置への電力供給が可能になり、液晶表示が可能になる。この第2の実施形態においては、走査線11、共通線30、信号線12にそれぞれTiN/Ti/Al/Ti構造膜を採用しているので、第1の実施形態と同様にAlヒロックを抑制することが可能になる。すなわち、第1の実施形態と同様に、TiをTiNとAlの間に形成すると、TiNでは不十分である物理的ヒロック抑制効果が向上する。また、Alの下層にTiを形成すると、Alの結晶性が改善され、マイグレーションが起こり難く、ヒロックを抑制することが理由である。また、走査線端子部22、共通線端子部31、信号線端子部23の各端子部においても、第1の実施形態と同様な接続抵抗のテストを行った結果、図8に示したと同様に、TiN膜の窒素含有を25以上とすることで、腐食に対する信頼性の高い走査線接続部を構成することが可能になる。なお、この結果から、TiN膜の膜厚を相違させても、Alヒロックの抑制効果には差が生じないことが確認できる。また、走査線11と信号線12の最上層のTiN膜103に上層膜としてのITO膜111が接することもないので、ITO膜111をエッチングする工程も存在せず、当該TiN膜103がダメージを受けることなく信頼性が確保できることも当然である。以上の実施形態では、第1の実施形態においてTiN/Ti/Al構造膜の例を示し、第2の実施形態においてTiN/Ti/Al/Ti構造膜の例を示したが、TiN/Al/Ti構造膜を用いることも可能である。特に、このTiN/Al/Ti構造膜を用いた場合のAlヒロックの数を図7に併せて示している。同図から判るように、Alヒロックをほぼ0に抑制することが可能である。また、この構造においても、接続抵抗の低減の両効果が得られることが確認されている。さらに、本発明では、Al膜が純Al、あるいはAl合金で構成される場合においても同様な作用効果が得られることが確認されている。"