n型基板と、前記n型基板上に形成されたn型窒化物半導体からなる第1半導体層と、前記第1半導体層上に形成されたp型窒化物半導体からなる表面再結合抑制層と、前記表面再結合抑制層上に形成されたp型窒化物半導体からなる第2半導体層と、を含むpn接合構造体を有し、前記第2半導体層を開口し前記表面再結合抑制層の上面を底面とするメサを有することを特徴とする半導体装置。前記表面再結合抑制層の最大厚さは前記第2半導体層の最大厚さ以下であることを特徴とする請求項1記載の半導体装置。前記表面再結合抑制層のp型不純物密度は、前記表面再結合抑制層および前記第1半導体層の界面における前記第1半導体層のn型不純物密度以下であることを特徴とする請求項1記載の半導体装置。前記表面再結合抑制層は前記メサの底面において空乏化していることを特徴とする請求項1記載の半導体装置。前記pn接合構造体はバイポーラトランジスタにおけるベースコレクタ接合を構成し、前記第1半導体層はコレクタ層であり、前記第2半導体層はベース層であることを特徴とする請求項1記載の半導体装置。前記pn接合構造体はpn接合ダイオードを構成し、前記第1半導体層はドリフト層であり、前記第2半導体層はアノード層であることを特徴とする請求項1記載の半導体装置。前記表面再結合抑制層および前記第2半導体層にはp型の不純物としてMgが導入されていることを特徴とする請求項1記載の半導体装置。前記ベース層の上面に複数のベース電極が形成され、隣り合う前記ベース電極同士の最小間隔は10μm以下であることを特徴とする請求項5記載の半導体装置。前記ベース層の上面に複数のベース電極が形成され、隣り合う前記ベース電極同士の最小間隔は5μm以下であることを特徴とする請求項5記載の半導体装置。前記第1半導体層上には前記第2半導体層を介してエミッタ層が形成されていることを特徴とする請求項5記載の半導体装置。前記アノード層の上面に最大幅が80μm以下であるアノード電極を有することを特徴とする請求項6記載の半導体装置。前記アノード層の上面に最大幅が40μm以下であるアノード電極を有することを特徴とする請求項6記載の半導体装置。前記アノード層の上面には複数のアノード電極が形成され、前記複数のアノード電極は相互に電気的に接続されていることを特徴とする請求項6記載の半導体装置。前記メサの内側には、前記メサの内壁に沿って金属膜が形成されていることを特徴とする請求項1記載の半導体装置。npn型GaN系HBTを実現するには、エミッタ層ならびにコレクタ層となるn型導電層およびベース層となるp型導電層を制御性よく形成することが重要である。n型導電層はシリコンSiをドナーn型不純物として用いることにより形成できる。一方、p型導電層に導入するアクセプタp型不純物にはマグネシウムMgが用いられるが、マグネシウムMgをアクセプタとして用いる窒化物半導体装置では、以下の問題がある。すなわち、1Mgが水素Hによって不活性化されやすい点、および2Mgのイオン化エネルギー175meVが大きく、室温の熱エネルギー26meVの約7倍の大きさである点、という2点に起因して、室温以下の温度におけるp型導電層の正孔密度がMg濃度の1以下に制限されてしまう問題がある。上記1の問題については、特許文献1に開示されているように、水素濃度を制御するなどしてマグネシウムMgが水素Hに結びつくことを防ぐ技術が提案されている。しかし、特許文献1には上記2の問題を解決する手段が開示されていない。上記2の問題を解決できなければ、ベース抵抗が高くなる問題が生じるとともに、HBTのオン時にベースコレクタ接合が順バイアスされる際、ベース層からコレクタ層へ十分な正孔が注入されなくなる。その結果、伝導度変調に起因する低オン抵抗特性が得られず、HBTはオン抵抗が高いユニポーラ動作特性となってしまう。したがって、窒化物半導体を用いた半導体装置にアクセプタ不純物としてMgマグネシウムを用いる場合は、大きなイオン化エネルギーを有するMgのイオン化率を向上させることが重要となる。同様に、HBTのみならず、Mgのイオン化率が低いことはpn接合ダイオードにおいても課題となる。また、本発明者らは、コレクタ層上のベース領域を貫通するメサ溝を形成する際のエッチングメサエッチングによりベース層の下部のコレクタ層をオーバーエッチングすることがGaN系HBTの特性に大きく影響することを新たに見出した。コレクタ層のオーバーエッチング量がウエハ面内または複数のウエハ間でばらつくと、HBTのオフセット電圧が零ではなくなり、正の有限の高い値でばらつくことになる。これは、コレクタ層がエッチングされて形成された溝の側面において表面再結合電流が発生することに起因し、同様な表面再結合電流は、pn接合ダイオードにおいても電流-電圧特性のばらつきの原因となる。これに対し特許文献1には、ベース領域に溝を形成するメサエッチング工程の際に、コレクタ層のオーバーエッチング量を制御する手段が開示されていない。再結合電流が増加するとオフセット電圧が大きくなるため、オン抵抗が高くなり、また、オン抵抗にばらつきが生じ、半導体装置の信頼性が低下する問題が起こる。したがって、GaN系の半導体装置では、p型層の不純物であるMgのイオン化率を高めてベース抵抗を低減すること、およびメサ部側面における表面再結合を抑制することが重要となる。本発明の目的は、半導体装置の性能を向上させることにある。特に、ベース層を構成するp型半導体層の不純物であるMgのイオン化率を高めてベース抵抗を低減することにより、半導体装置を低抵抗化する技術を提供する。本発明の他の目的は、半導体装置の信頼性を向上させることにある。特に、メサ部側面における表面再結合を抑制することで、オン抵抗が増加してばらつくことを防ぐ技術を提供する。本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。代表的な物として、n型基板と、前記n型基板上に形成されたn型窒化物半導体からなる第1半導体層と、前記第1半導体層上に形成されたp型窒化物半導体からなる表面再結合抑制層と、前記表面再結合抑制層上に形成されたp型窒化物半導体からなる第2半導体層とを含むpn接合構造体を有し、前記第2半導体層を開口し前記表面再結合抑制層の上面を底面とするメサを有するものがある。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、半導体装置の性能を向上させることができる。また、本発明によれば、半導体装置の信頼性を向上させることができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。実施の形態1以下に、図1および図2を使って本実施の形態の半導体装置について説明する。図1は、本実施の形態の半導体装置であるHBTヘテロ接合バイポーラトランジスタを示す平面図である。ただし、図1にはベース電極7およびエミッタ電極7aのみを示している。図2は図1のA-A線における断面図である。図1に示す平面図では、基板図示しない上の矩形の領域内の全面に金属膜が形成されており、前記基板の主面に沿う第1方向に延在する複数のエミッタ電極7aが、第1方向に直交する第2方向に複数並んで配置されている。図1では複数のエミッタ電極7aを囲むようにベース電極7が形成されているが、エミッタ電極7aとベース電極7は同じ高さに形成された層ではなく、エミッタ電極7aの下方にベース電極7が形成されている。ただし、エミッタ電極7aの直下にはベース電極7は形成されていない。したがって、ベース電極7には、エミッタ電極7aの直下において第1方向に延在する開口部が形成されており、当該開口部の第2方向の幅は10μmであるものとする。図2の断面図に示すように、本実施の形態の半導体装置はn型の高不純物密度n型のGaN基板1と、GaN基板1上に順次形成されたn型の低不純物密度n-型のGaNコレクタ層2、p型の低不純物密度p-型のGaNからなる表面再結合抑制層3、およびp型の高不純物密度p型のGaNベース層4を有している。GaNベース層4上にはn型の傾斜組成AlGaNからなるエミッタ層5、エミッタ電極6、エミッタ電極7aが順次形成されている。また、GaNベース層4上の一部の上面上にはベース電極7が形成されており、GaN基板1の裏面にはコレクタ電極8が設けられている。本実施の形態の半導体装置は、GaN基板1、GaNコレクタ層2、表面再結合抑制層3、GaNベース層4、エミッタ層5、エミッタ電極6、ベース電極7、エミッタ電極7a、およびコレクタ電極8を含むHBTを有している。n型の半導体層であるGaN基板1、GaNコレクタ層2およびエミッタ層5には、n型の不純物としてSiシリコンが導入されている。また、p型の半導体層である表面再結合抑制層3およびGaNベース層4には、p型の不純物としてMgマグネシウムが導入されている。エミッタ電極6は例えばTiチタン膜上にAlアルミニウム膜を積層した積層金属膜である。GaNベース層4の上面には、第1方向に延在し、GaNベース層4内の途中深さまでの深さを有する溝が第2方向に複数並んで形成されており、それらの溝同士の間の凸部の上面上にエミッタ層5が形成され、当該エミッタ層5上にエミッタ電極6、7aが形成されている。GaNベース層4の複数の前記凸部の間の溝の底面に接して、GaNベース層4上にはベース電極7が形成されており、第2方向に並ぶ各溝内のそれぞれにベース電極7が形成されている。このとき、第2方向に隣り合うベース電極7同士の間の間隔をd1とすると、間隔d1は10μm以下であり、より好ましくは5μm以下である。また、表面再結合抑制層3およびGaNベース層4からなる積層膜の上面には、前述したGaNベース層4上面の複数の溝よりもさらに深く、表面再結合抑制層3に達するメサ部溝M1が形成されている。メサM1は前述したGaNベース層4上面の複数の溝が形成された領域を囲むように形成されているため、平面視において、GaNベース層4はメサM1の底部に露出する表面再結合抑制層3により周囲を完全に囲まれている。図示はしていないが、同一チップ上に複数のGaNベース層4が形成される場合は、各GaNベース層4はメサM1によって他の領域のGaNベース層4と分離された独立パターンとなる。メサM1は、GaNベース層4を含むHBTを含む半導体チップの端部において、GaN基板1の裏面のコレクタ電極8とGaNベース層4との間にリーク電流が流れることを防ぐために形成されるものである。つまり、メサM1を形成することにより半導体チップの端部のGaNベース層4を除去し、GaNベース層4とコレクタ電極8との間にリーク電流が流れることを防いでいる。また、一つの半導体チップの主面に複数のHBTの素子を形成する場合、GaNベース層4をGaNコレクタ層2上に複数形成することになるため、複数のGaNベース層4同士の間を区切る素子分離としてメサM1を形成する場合もある。ここでは、メサM1の底部は表面再結合抑制層3の最上面以下の高さであって、表面再結合抑制層3の下部のGaNコレクタ層2の上面に達しない高さに位置している。つまり、メサ部の底部は必ず表面再結合抑制層3の上面となっており、前記底部はGaNベース層4の直下の表面再結合抑制層3の最上面と同等か、それよりもGaNコレクタ層2の上面に近い領域に位置している。また、メサ部の側壁内壁には、表面再結合抑制層3およびGaNベース層4の側壁が露出しているが、GaNコレクタ層2の側壁は露出していない。GaNベース層4の凸部およびエミッタ層5のそれぞれの第2方向の幅は、エミッタ層5上のエミッタ電極6の同方向の幅よりも小さい。また、GaNベース層4上面の溝の直上では、各エミッタ層5上のエミッタ電極6同士は第2方向において分離されている。ベース電極7はエミッタ電極6の平面視における形状に対して自己整合的に形成されているため、ベース電極7の第2方向の幅は、GaNベース層4の上面の各溝の同方向の幅よりも狭く形成されている。すなわち、第1方向に延在し、第2方向に複数並ぶエミッタ電極6、7aの間の直下のGaNベース層4の上面には第1方向に延在する溝が形成され、当該溝内にはベース電極7が形成されている。本実施の半導体装置の特徴は、第2方向に隣り合うベース電極7同士の間隔が10μm以下、より好ましくは5μm以下であることと、GaNベース層4を開口するメサ部が、表面再結合抑制層3の存在によりGaNコレクタ層2に達していないことにある。なお、図2に示すHBTの導通時には、例えばエミッタ接地の場合、エミッタ電極7aおよびベース電極7間のpn接合に順方向バイアスを印加順バイアスし、ベース電極7およびコレクタ電極8間にわずかに順バイアスすることにより、コレクタ-エミッタ間電圧オン電圧の低い状態で、コレクタ電極8側からエミッタ電極7a側に電流が流れる。以下に、本実施の形態の半導体装置の効果について、図14~図18の図を用いて説明する。npn型GaN系HBTを実現するには、エミッタ層ならびにコレクタ層となるn型導電層およびベース層となるp型導電層を制御性よく形成することが重要である。n型導電層はシリコンSiをドナーn型不純物として用いることにより形成できる。一方、p型導電層に導入するアクセプタp型不純物にはマグネシウムMgが用いられるが、マグネシウムMgをアクセプタとして用いる窒化物半導体装置では、Mgのイオン化エネルギー175meVが大きく、室温の熱エネルギー26meVの約7倍の大きさである点に起因して、室温以下の温度におけるp型導電層の正孔密度がMg濃度の1以下に制限されてしまう問題がある。このようにMgイオン化率が低いことに起因する問題を解決できない場合、ベース抵抗が高くなる問題が生じるとともに、HBTのオン時にベースコレクタ接合が順バイアスされる際、ベース層からコレクタ層へ十分な正孔が注入されなくなる。その結果、図14に示す破線のグラフのような伝導度変調に起因する低オン抵抗特性が得られず、図15に示す破線のグラフようなオン抵抗の高いユニポーラ動作特性となってしまう。図14~図16はHBTの特性を示すグラフであり、各グラフの横軸はHBTのコレクタ-エミッタ間電圧を示し、縦軸はコレクタ電流密度を示している。図14~図16のいずれのグラフでも、コレクタ層の面積を7×1015cm-3、厚さを25μmとし、ベース電流密度を3A/cm2ステップで変更した場合の複数のグラフを示している。図14~図16においてコレクタ電流密度が最も低いグラフはベース電流密度が3A/cm2であり、その上にはコレクタ電流密度が低い方から順にベース電流密度を6、9、12、15、18A/cm2とした場合のグラフを示している。したがって、窒化物半導体を用いた半導体装置にアクセプタ不純物としてMgマグネシウムを用いる場合は、大きなイオン化エネルギーを有するMgのイオン化率を向上させなければ、半導体装置のオン抵抗が低下する。また、本発明者らは、コレクタ層上のベース層を貫通するメサ溝を形成する際のエッチングメサエッチングによりベース層の下部のコレクタ層をオーバーエッチングすることがGaN系HBTの特性に大きく影響することを見出した。コレクタ層のオーバーエッチング量がウエハ面内や複数のウエハ間でばらつくと、HBTのオフセット電圧が図14または図15に示すような理想値の零ではなくなり、図16に示すように正の有限の高い値でばらつくことになる。これは、以下に述べるように、コレクタ層がエッチングされて形成された溝の側面において表面再結合電流が発生することに起因している。なお、表面再結合とは、素子の表面において再結合中心の準位に例えば正孔がトラップされ、電子と正孔とが結びついて消滅することにより流れる電流をいう。再結合中心とは、ドナー、アクセプタ以外の不純物または格子欠陥などにより生じるエネルギー準位であり、電子と正孔を再結合を仲介する性質を有している。以下、図17および図18を参照して表面再結合電流について説明する。図17および図18は比較例として半導体装置の断面図であり、GaNを含むn型基板9上にn型コレクタ層10およびp型層を順に形成し、n型基板9の裏面にコレクタ電極12を形成し、これらの積層膜の上面にエッチングを行いp型層をp型ベース層11aおよび11bに分離する目的でメサ溝M4を形成した構造体を示している。図17ではオーバーエッチングによりp型ベース層11a、11bの下のn型コレクタ層10までエッチングされている。また、図18ではエッチングが下層まで達しないアンダーエッチングとなり、p型ベース層11a、11bは分離されず、前記p型層の上面に形成したメサ溝M4の底部は、p型ベース層11a、11b間のp型ベース層11cの底部に達していない。なお、p型ベース層11a~11cは前記p型層からなる半導体層である。GaN系材料からなるpn接合を選択的にエッチングすることは現実的に困難であるため、図17に示すように、n型コレクタ層ドナー密度5×1016cm-3/厚さ0.7μm10の上面に接して形成されたp型層正孔密度5×10133m-3/厚さ0.15μmをエッチングしてp型ベース層11a、11bに分離する際には、n型コレクタ層10をオーバーエッチングせざるを得ない。これは、n型コレクタ層10をオーバーエッチングしないようにすると、p型ベース層11の下層が露出しないアンダーエッチングとなってしまい、図18に示すように、p型ベース層11a、11bがメサ溝M4によって分離されず、電気的に分離されない事態を避ける必要があるためである。また、半導体チップ端部の前記p型層を除去して、前記p型層とコレクタ電極12との間でリーク電流が発生することを防ぐためにも、メサM4は前記p型層を貫通して下地の層の上面を露出させている必要がある。本発明者らはデバイスシミュレーションを用いて、GaN系HBTの電流-電圧特性に与える表面再結合の影響を検討した。具体的には、図17に示す3箇所、すなわちC点p型ベース層11aのメサ側面、D点n型コレクタ層10のメサ側面、およびE点メサ底面におけるn型コレクタ層10の上面のみに表面再結合を仮定し、パワーデバイス導通時に順バイアスされるベースコレクタ接合に流れる電流の変化を調べた。その結果、本発明者らは、C点またはE点での表面再結合がベースコレクタ接合に流れる電流に与える影響は無視できることを見出した。また、これに対し、p型ベース層11aからn型コレクタ層10へ注入された正孔が横方向のメサM4側面に拡散し、D点で再結合する場合にのみ、ベースコレクタ接合における再結合電流が顕著に増加することを見出した。さらに、D点における表面再結合速度として1×108cm/s程度を仮定すると、上記実験結果を説明できることが分かった。つまり、メサM4を形成するためのドライエッチングにより、n型コレクタ層10の側面D点がダメージを受けて欠陥が生じるため、メサM4の側面内壁の前記欠陥が生じた部分において正孔が欠陥にトラップされやすくなり、正孔と電子が結びついて再結合電流が発生する。再結合電流が増加するとオフセット電圧が大きくなるため、HBTのオン抵抗が高くなり、半導体装置の性能が低下する問題が起こる。また、再結合電流が増加するとオン抵抗にばらつきが生じるため、半導体装置の信頼性が低下する問題が起こる。図17に示すようにGaNを含む半導体層をエッチングする場合、エッチング精度によってメサM4のエッチング深さがばらつきやすくなるため、メサM4の内壁に露出するn型コレクタ層10の側面の面積もばらつき、これに起因して再結合電流の発生量もばらつきやすくなる。これに対し、本実施の形態の半導体装置は、図2に示すようにGaNベース層4とGaNコレクタ層2との間にp-型の表面再結合抑制層3を設け、メサM1の底面が表面再結合抑制層3の上面に位置するようにメサM1を形成している。つまり、メサM1の底面は表面再結合抑制層3の最上面より低く、表面再結合抑制層3の底面よりも高い位置に形成されているため、メサM1の底部においてGaNコレクタ層2は露出されていない。これにより、メサM1の形成時のオーバーエッチングによってGaNコレクタ層2がエッチングされることに起因して、形成されたメサの内壁、すなわちGaNコレクタ層2の側壁において再結合電流が生じてオフセット電圧が増大することを防ぐことができる。また、メサM1の内壁にGaNコレクタ層2の側壁が露出することを防ぐことでオフセット電圧の発生を防ぎ、前記オフセット電圧がばらつくことを防ぐことができるため、半導体装置の信頼性を向上させることができる。以上に説明したように、表面再結合抑制層3は、GaNコレクタ層2の側壁がメサM1内に露出し、当該側壁の表面において正孔と電子が再結合することを抑制するために設けられたp-型の半導体層である。なお、メサM1を形成するメサエッチング工程では、エッチング深さに多少のばらつきが生じる場合が考えられるため、本実施の形態の半導体装置では、表面再結合抑制層3の膜厚を、前記ばらつきの範囲長さよりも大きくすることで、オーバーエッチングおよびアンダーエッチングを防いでいる。具体的には、GaNベース層4の最大膜厚以下の膜厚であって、GaNベース層4とほぼ同等の厚さとしている。ここでいうGaNベース層4の最大膜厚とは、GaNベース層4の上部の凸部の上面から底面までの距離ではなく、前記凸部を除外した領域であって、ベース電極7が接するGaNベース層4の上面から底面までの距離をいう。また、本実施の形態の半導体装置ではメサM1の底面は、不純物濃度の低い表面再結合抑制層3の上面に位置することにより空乏化され、表面再結合を抑制することができる。また、本実施の形態の半導体装置では、Mgマグネシウムの低イオン化率に起因するベース抵抗の高抵抗化を防ぐために、p型窒化物半導体であるGaNベース層4上に設けるベース電極7同士の第2方向の間隔を10μm以下、より好ましくは5μm以下としている。このように電極間の間隔を一定値以下に規定するのは、以下に図19および図20を用いて説明するように、電極間の間隔が広まることに起因して、電極の下層の半導体層内に電流密度が低い領域が生じることを防ぐためである。図19に、ベース層内およびコレクタ層内の電流密度を調べるために用いた比較例の半導体装置の一部を破断した斜視図を示す。図19に示す比較例の半導体装置はGaNからなるn-型のコレクタ層31と、コレクタ層31上に接して形成されたGaNからなるp型のベース層32と、コレクタ層31の下面に接して形成されたコレクタ電極30とを有している。ベース層32上には、ベース層32の上面に接するベース電極33および34が形成されている。ベース電極34は平面視において円形の形状を有しており、ベース電極33は平面視においてベース電極34を中心とするドーナツ状環状の形状を有し、ベース電極33はベース電極34の外側に配置されている。ベース層32内に導入されたp型の不純物であるMgマグネシウムの濃度は2×1019cm-3であり、ベース層32の厚さは0.5μmである。また、コレクタ層31内に導入されたn型の不純物であるSiシリコンの濃度は7×1015cm-3であり、コレクタ層31の厚さは25μmである。図20に、図19に示すコレクタ層31およびベース層32のpn接合に5Vの順バイアス電圧を印可した際の電流密度分布を、円柱座標系を用いたデバイスシミュレーションにより求めた結果を用いて示す。図20にはシミュレーション結果を横方向に3つ並べて示しており、図の左側から順に、図19に示すベース電極33および34間の間隔が15μm、10μm、5μmの場合についての結果をそれぞれ示している。3つのシミュレーション結果はいずれも縦軸を図19に示すY軸方向の距離とし、横軸を図19に示すX軸方向の距離とし、原点を円形のベース電極34の下面の中心としている。つまり、図20に示すハッチングを付した構造体は図19に示すベース電極33、34であり、その下にはp型GaNベース層内の電流密度分布を示し、さらにその下にはn型GaNコレクタ層の電流密度分布をそれぞれ示している。図20の左側に示すシミュレーション結果、すなわちベース電極33、34図19参照間の間隔が15μmの場合には、ベース層32内およびコレクタ層31内の両方において、ベース電極33、34の間の領域の下部に電流密度が零に近い領域が存在する。これに対し、図20の中央に示すシミュレーション結果、すなわちベース電極33、34図19参照間の間隔が10μmの場合、コレクタ層31内では、コレクタ層31の端部であってベース電極33、34から遠い領域を除く全域で導通している。また、図20の右側に示すシミュレーション結果、すなわちベース電極33、34図19参照間の間隔が5μmの場合、コレクタ層31内では、コレクタ層31の端部であってベース電極33、34から遠い領域を除く全域で導通し、コレクタ層上のベース層32内も全域で導通している。つまり、図19に示す半導体装置のように複数のベース電極33、34をベース層32上に並べて配置する場合、隣り合うベース電極33、34同士の間の距離が大きすぎると、ベース電極33、34の下のベース層32内またはコレクタ層31内に電流密度が零に近い領域が生じる。このとき、ベース層内およびコレクタ内の電流密度が低い領域は、ベース電極33、34間の領域の直下に発生しやすい。これに対し、ベース電極33、34間の間隔を狭めれば、GaNを含むコレクタ層31内およびベース層32内の導通する領域を拡げることができるため、コレクタ層31およびベース層32を低抵抗化することができる。これは、ベース電極33、34の電極エッジに電流が集中し、発光再結合が促進された結果、自己吸収フォトンリサイクリングにより、エネルギー準位の深いMgアクセプタのイオン化が促進されたためと考えられる。上述したように、ベース電極33、34間の間隔を10μm以下にすれば、コレクタ層31内に電流密度が低い領域が発生することを防いで導通領域を拡げ、半導体装置の抵抗を低減することができる。また、特にベース電極33、34間の間隔を5μm以下にすればコレクタ層31に加えてベース層32も導通領域を拡げることができるため、より半導体装置の抵抗を低減することができる。図1および図2に示す本実施の形態の半導体装置では、第2方向に並ぶベース電極7同士の間隔d1を10μmとすることで、GaNコレクタ層2の抵抗値を下げ、半導体装置の性能を向上させることを可能としている。また、間隔d1を5nm以下にすれば、イオン化率が低いMgマグネシウムが導入されたp型層であるGaNベース層4であっても、その抵抗を低減させることができる。また、ベース電極7とGaNベース層4とが接する界面の端部の直下のpn接合部において、電子および正孔の再結合が特に活発に行われる性質があるため、上記のように間隔d1を狭め、ベース電極7からGaNアノード層19を露出する箇所を多数形成することで、GaNベース層4と接するベース電極7の端部エッジ部分が増えて不純物イオンの活性化率が高まる。これにより、より効果的に半導体装置のオン抵抗を低減することができる。本実施の形態の半導体装置では、窒化物半導体であるベース層からコレクタ層へ十分な正孔が注入され、伝導度変調が起きるとともに、オフセット電圧がほぼ零となる結果、オン抵抗が低く、オン抵抗のばらつきが小さいHBTを実現できる。以下に、図3~図9を用いて本実施の形態の半導体装置を構成するHBTの製造工程を説明する。図3~図9は本実施の形態の半導体装置の製造工程を説明するための断面図である。ここで製造工程を説明するHBTのについて想定する耐圧は、600~1200Vであるものとする。まず、図3に示すように、n型のGaN基板1上に低不純物密度のn-型のGaNコレクタ層2、p-型のGaNからなる表面再結合抑制層3、p型のGaNベース層4、n型のAlGaNからなるエミッタ層5をGaN基板1の主面側から順次エピタキシャル成長で形成したAlGaN/GaNエピタキシャルウエハを準備する。GaN基板1に導入されている不純物例えばSiシリコンの密度は、1×1018~1×1019cm-3程度とする。ここではGaN基板1の主面に0001面を用いるが、本願発明はGaN基板の主面の選択によらず、その効果を奏することができる。GaNコレクタ層2の仕様としては、設定している耐圧仕様によって異なってくるが、不純物密度は基板と同一の導電型で1×1015~4×1016cm-3程度とし、膜厚は3~80μm程度の範囲とする。表面再結合抑制層3におけるp型不純物例えばMgマグネシウムの密度はGaNコレクタ層2におけるn型不純物密度の最大値以下とし、膜厚はGaNベース層4の最大厚さ以下としている。このように表面再結合抑制層3の不純物密度および膜厚を設定することにより、表面再結合抑制層3をメサ底面において空乏化させることができ、かつ、GaNベース層4をメサエッチングする際のエッチング深さにばらつきが生じてもGaNコレクタ層2がメサの内壁に露出することを防ぎ、表面再結合抑制層3の表面再結合抑制機能を十分に発揮させることができる。なお、上記したGaNコレクタ層2におけるn型不純物密度の最大値とは、GaNコレクタ層2内の不純物分布が一様ではない場合は、表面再結合抑制層3とGaNコレクタ層2との界面のGaNコレクタ層2のn型不純物例えばSiシリコンの密度であるものとする。つまり、表面再結合抑制層3におけるp型不純物例えばMgマグネシウムの密度は、表面再結合抑制層3とGaNコレクタ層2との界面のGaNコレクタ層2の不純物密度以下である。GaNベース層4は例えば膜厚を0.5~1μmとし、p型不純物例えばMgマグネシウムの密度を1×1017~4×1019cm-3程度の範囲で設定する。エミッタ層5は例えば、膜厚を0.5~1μmとし、n型不純物例えばSiシリコンの密度を1×1017~4×1019cm-3程度の範囲で設定し、AlNモル比をGaNベース層4との界面で0.1~0.3程度、上面で0とする傾斜組成構造とすることで、エミッタ電極6との接触抵抗を低減する。なお、エミッタ層5を構成する部材はAlInNあるいはAlGaInNとしてもよく、エミッタ層5をGaN、ベース層4をInGaNにより形成しても同様に実施できる。表面再結合抑制層3内のp型不純物例えばMgマグネシウムの密度はGaNコレクタ層2内のn型不純物密度の最大値以下であり、表面再結合抑制層3の膜厚はGaNベース層4の膜厚以下であるから、表面再結合抑制層3の不純物密度は4×1016cm-3以下とし、膜厚は1μm以下とする。次に、図4に示すように、GaNベース層4上にTiチタンおよびAlアルミニウムを含む金属膜および絶縁膜22を形成した後、フォトリソグラフィ技術およびドライエッチング法を用いてパターニングした絶縁膜22をマスクとして前記金属膜を加工し、前記金属膜からなるエミッタ電極6を形成する。絶縁膜22は酸化シリコン膜からなる。エミッタ電極6は、GaN基板1の主面に沿う第1方向に延在する形状を有しており、前記第1方向に直交する第2方向に並んで複数配置される。次に、図5に示すように、絶縁膜22をマスクとしてドライエッチング法によりエミッタ層5およびGaNベース層4の一部を除去する。ただし、ここでは表面再結合抑制層3の上面は露出させず、エッチング工程ではGaNベース層4の途中深さまで達する溝を絶縁膜22の直下の領域以外の領域に複数形成する。従って、前記溝同士の間であって絶縁膜22の直下には、絶縁膜22と同様の幅を有するGaNベース層4の凸部が形成される。次に、図6に示すように、KOH水酸化カリウムなどのアルカリ系ウエットエッチング液を用いてGaNベース層4およびエミッタ層5からなる積層膜の側壁にサイドエッチングを行う。これによりGaNベース層4の前記凸部およびその上部のエミッタ層5は、エミッタ層5上のエミッタ電極6または絶縁膜22よりも第2方向の幅が小さくなる。その後、絶縁膜22をフッ酸により除去する。次に、図7に示すように、GaN基板1上の全面に絶縁膜を堆積し、フォトリソグラフィー技術およびドライエッチング法を用いて前記絶縁膜を加工してハードマスク図示しないを形成した後、前記絶縁膜をマスクとしてドライエッチング法を用いてGaNベース層4および表面再結合抑制層3の一部を除去し、前記絶縁膜をフッ酸を用いて除去することによりメサベースメサM1を形成する。このとき、メサM1はGaNコレクタ層2を露出せず、GaNベース層4を貫通するように形成されている。つまり、メサM1は表面再結合抑制層3の途中深さまで行うメサエッチングにより形成され、その底面には表面再結合抑制層3が露出されている。メサM1はベース電極7およびエミッタ電極7aなどが形成された領域の第1方向または第2方向の外側に形成する。次に、図8に示すように、アニール熱処理によりドライエッチングダメージを除去した後、指向性電子ビーム蒸着法を用いて、例えばPdパラジウムおよびAlアルミニウムの積層膜からなるベース電極7を、GaNベース層4の上面に接するようにエミッタ電極6に対して自己整合的に形成する。このとき、ベース電極7を形成するために蒸着させた金属膜はエミッタ電極6の上面上にもエミッタ電極7aとして形成される。第2方向に複数並ぶベース電極7同士の間隔d1は10μmとする。なお、ベース電極7は指向性電子ビーム蒸着法に限らず、リフトオフ法により形成してもよい。次に、図9に示すように、GaN基板1を裏面から研磨するなどして薄層化した後、スパッタリング法などを用いて、GaN基板1の裏面に順に積層したTiチタンおよびAlアルミニウムの積層膜からなるコレクタ電極8を形成することで、本実施の形態のHBTを形成する。この後の工程では、図示は省略するが、GaN基板1上の全面を埋込むような層間絶縁膜を形成した後、前記層間絶縁膜を貫通する複数のコンタクトプラグを形成し、ベース電極7またはエミッタ電極7aなどに前記コンタクトプラグを介して電気的に接続された配線または電極などを形成することで本実施の形態の半導体装置が完成する。本実施の形態によれば、ベース電極7同士の間隔d1が10μm以下、あるいは5μm以下と小さく設定されることで、ベース層からコレクタ層へ十分な正孔が注入されるために伝導度変調が起き、HBTのオン抵抗が低減されるため、半導体装置の性能を向上させることができる。また、本実施の形態では、表面再結合抑制層3を設けることで表面再結合電流の発生が抑制され、オフセット電圧がほぼ零となる結果、オン抵抗が低く、オン抵抗のばらつきが小さいHBTを実現できる効果がある。なお、表面再結合抑制層3として、p-型GaNではなくp型GaNを用い、イオン注入により高抵抗化させ、実効的にp-型GaNとして機能させても、表面再結合抑制の効果を得ることも可能である。実施の形態2図10に、本実施の形態の半導体装置を構成するダイオードの平面図を示す。また、図10のB-B線における断面図を図11に示す。なお、図10では図11に示す表面再結合抑制層18上、GaNアノード層19上およびアノード電極20上に形成された絶縁膜および金属配線などは図示していない。図10に示すように、表面再結合抑制層18上に形成されたGaNアノード層19の上面上には複数のアノード電極20が配置されている。ここではアノード電極20の平面視における形状は円形であるものとするが、これに限られず、例えば矩形の平面形状を有していてもよい。図11に示すように、本実施の形態の半導体装置は不純物密度が高いn型のGaN基板16を有し、GaN基板16上には、GaN基板16よりも不純物濃度が低いn-型のGaNドリフト層17が形成されており、GaNドリフト層17上には、不純物濃度が低いp-型の表面再結合抑制層18が形成されている。表面再結合抑制層18上には、不純物濃度が表面再結合抑制層18よりも高いp型のGaNアノード層19を介して複数のアノード電極20がGaNアノード層19の上面に接して形成されている。表面再結合抑制層18およびGaNアノード層19には、図10に示すようにGaNアノード層19を囲むように形成されたメサ溝M2図11参照が形成されており、メサM2の底部には表面再結合抑制層18が露出している。つまり、図11に示すようにメサM2はGaNアノード層19を貫通するように形成されており、メサM2の内壁にはGaNアノード層19および表面再結合抑制層18の側壁が露出している。ただし、メサM2はGaNドリフト層17に達していないため、メサM2の内壁にはGaNドリフト層17の側壁は露出していない。メサM2の内部を埋め込み、また、表面再結合抑制層18、GaNアノード層19およびアノード電極20を覆うように絶縁膜22が形成されており、各アノード電極20の直上には、絶縁膜22を貫通する接続ビア23が形成されている。複数の接続ビア23のそれぞれの上面高さは絶縁膜22と同じ高さに揃えられており、絶縁膜22上および接続ビア23上には金属配線24が形成されている。金属配線24は、一つのGaNアノード層19の直上に形成された複数のアノード電極20の全てに接続ビア23を介して電気的に接続されている。また、GaN基板16の下面の全面に接して、裏面電極であるカソード電極21が形成されている。本実施の形態の半導体装置を構成する窒化物半導体素子であるダイオードは、GaN基板16、GaNドリフト層17、表面再結合抑制層18、GaNアノード層19、アノード電極20およびカソード電極21を含むものである。GaN基板16、GaNドリフト層17、表面再結合抑制層18およびGaNアノード層19はいずれもGaN窒化ガリウムを含む半導体層である。絶縁膜22は例えば酸化シリコン膜からなる。ここでは接続ビア23と金属配線24とを別の層として説明しているが、これらは一括で形成された一体の層であっても構わない。図11に示す各アノード電極20の幅d2は80μmとする。なお、ここでいう幅d2とは、GaN基板16の主面に沿う方向におけるアノード電極20の最大の幅を指すものとする。本実施の形態では幅d2は80μmとするが、80μm以下であれば他の値でもよく、40μm以下であればより好ましい。前記実施の形態1の半導体装置と同様に、表面再結合抑制層18は、メサM2を形成する際のメサエッチングで形成される溝の深さのばらつく範囲の長さよりも大きい膜厚を有している。このように表面再結合抑制層18を膜厚を一定以上の厚さとすることで、メサM2の形成する際のエッチング精度が高くなくても、GaNドリフト層17が露出してしまうオーバーエッチング、またはGaNアノード層19の底面より高い位置でエッチングが止まるアンダーエッチングを防ぐことができる。上記のような表面再結合抑制層18をGaNドリフト層17とGaNアノード層19との間に設けることにより、メサM2の内壁にGaNドリフト層17が露出しないため、メサM2の内壁に露出したGaNドリフト層17の側壁で表面再結合が起こることを防ぐことができる。また、メサM2の底面は表面再結合抑制層18の上面に位置することにより空乏化され、表面再結合を抑制できる。したがって、前記実施の形態1と同様に、オフセット電圧がほぼ零とすることができるため、半導体装置の性能を向上させることができる。また、表面再結合の抑制によりオン抵抗のばらつきを低減することができるため、半導体装置の信頼性を向上させることができる。ここで、図21に、摂氏0°Cの場合の数種類の活性化率における電流値と、アノード電極の幅との関係を表わすグラフを示す。図21の縦軸は、図10に示すように複数のアノード電極を有するGaNを含むダイオードに5Vの順方向バイアス電圧を印加した際の電流値を示し、横軸はアノード電極の幅を示している。図21では、本実施の形態の半導体装置と同様の構造を有する半導体装置であって、アノード電極の幅が40μm、80μm、180μmまたは380μmであるGaNメサ型pn接合ダイオードを試作し、アノード電極幅が異なるそれぞれのダイオードについて電流値を測定した実測結果を白い丸で示している。また、図21には、自己吸収によるMgイオンの活性化率をデバイスシミュレーションを用いて推定した結果をグラフに示している。すなわち、半導体装置内のp型層内の不純物であるMgイオンの活性化率が100の場合のグラフを実線で示し、前記活性化率が10の場合のグラフを破線で示し、前記活性化率が1の場合のグラフをさらに細かい破線で示し、前記活性化率が0.1の場合のグラフを点線で示している。図21に示すように、アノード電極の幅が40μmおよび80μmの場合に、実測結果白い丸のプロット位置の電流値がMgイオンの活性化率100の場合グラフ実線で示されているグラフの近くにプロットされており、Mgイオンが100近くまで活性化していることがわかる。したがって、アノード電極の幅を80μm以下とし、より好ましくは40μm以下とすることにより、常温における活性化率が低いMgマグネシウムを不純物アクセプタとして含むダイオードであっても、Mgイオンの活性化率を高めることができる。したがって、本実施の形態の半導体装置では、GaNアノード層19からGaNドリフト層17へ十分な正孔が注入され、伝導度変調が起きることで、オン抵抗が低いダイオードを実現することができるため、半導体装置の性能を向上させることができる。なお、アノード電極20とGaNアノード層19とが接する界面の端部エッジ部分の直下のpn接合部において、電子および正孔の再結合が特に活発に行われる性質を利用するため、図11に示す本実施の形態の半導体装置では、アノード電極20をGaNアノード層19の上面の全面に延在させて形成させるのではなく、複数のアノード電極20をGaNアノード層19上に形成している。これにより、GaNアノード層19と接するアノード電極20の端部エッジ部分が増えてダイオード内の不純物イオンの活性化率が高まるため、より効果的に半導体装置のオン抵抗を低減することができる。本実施の形態の半導体装置の製造工程は、前記実施の形態1とほぼ同様であるため、詳しい説明は省略する。すなわち、図11に示すGaN基板16は図2に示すGaN基板1に対応し、GaNドリフト層17はGaNコレクタ層2と同様に形成され、表面再結合抑制層18は表面再結合抑制層3と同様に形成され、GaNアノード層19はGaNベース層4と同様に形成される。なお、図2に示すGaNベース層4の上部にあるような凸部はGaNアノード層19には形成されない。アノード電極20は例えばスパッタリング法を用いて形成した金属膜をフォトリソグラフィ技術およびドライエッチング法を用いてパターニングすることで形成することができる。本実施の形態によれば、アノード層からドリフト層へ十分な正孔が注入され、伝導度変調が起きるとともに、表面再結合がほぼ零となる結果、オン抵抗が低く、順方向の電流-電圧特性のばらつきが小さいpn接合ダイオードを実現することができる。実施の形態3前記実施の形態2では、メサ溝で規定された一つのアノード層上に複数のアノード電極を配置した場合について説明した。これに対し、本実施の形態の半導体装置は、メサによって区切られた複数のアノード層を有し、各アノード層上にアノード電極が接続されている場合のダイオードについて、図12および図13を用いて説明する。図12は本実施の形態の半導体装置を示す断面図であり、図13は本実施の形態の半導体装置の変形例を示す断面図である。図12に示すように、窒化物半導体素子である本実施の形態のダイオードは、図11に示す前記実施の形態2の半導体装置と同様の構造のGaN基板16、GaNドリフト層17およびカソード電極21を有している。ただし、GaNドリフト層17上の表面再結合抑制層18およびGaNアノード層19には、GaNアノード層19とアノード電極20aとが接する複数の界面のそれぞれの直下のGaNアノード層19同士を分離するように、表面再結合抑制層18の上面を露出するメサ溝M3が形成されている。つまり、表面再結合抑制層18およびGaNアノード層19からなる積層膜の上面には複数のメサM3が形成されることで、表面再結合抑制層18上には、上部にアノード電極20aが接続された複数のGaNアノード層19が形成されている。また、メサM3の内壁、底部およびGaNアノード層19の上面を覆うように、例えばスピンオングラスspinonglass:SOG膜からなる塗布絶縁膜25が形成されており、塗布絶縁膜25は各GaNアノード層19の直上において、GaNアノード層19の上面を露出する開口部を有している。複数の前記開口部内には、複数のメサM3、複数のGaNアノード層19を覆うように形成されたアノード電極20aの一部が埋込まれており、前記開口部の底部においてGaNアノード層19の上面に電気的に接続されている。ここでは、図11に示す金属配線24ではなくアノード電極20aを用いて配線を行っており、アノード電極20aの一部はメサM3内においてメサM3の内壁に沿って配置されている。塗布絶縁膜25の厚さは、メサ上部のGaNアノード層19上における膜厚d3に比較して、メサ底部の表面再結合抑制層18上の膜厚d4を厚くできるため、アノード電極20aを用いて配線を行っても、メサM3底部のアノード電極20aとカソード電極21との間の絶縁破壊を回避できる。すなわち、メサM3底部において表面再結合抑制層18の上面に接する領域の塗布絶縁膜25の膜厚を厚くすることができるため、アノード電極20aとカソード電極21との間に厚い絶縁膜を形成し、それぞれの電極同士の間で絶縁破壊が起こることを防ぐことができる。GaNアノード層19の上面に接するアノード電極20aの幅であって、GaN基板16の主面に沿う方向における幅d5は、GaNアノード層19上の塗布絶縁膜25の開口部により規定され、その大きさは80μm以下とする。図12の構造では、GaNアノード層19および表面再結合抑制層18の接合部がメサM3の内壁に露出せず、塗布絶縁膜25とアノード電極20aに被覆されている。この場合アノード電極20aは、本実施の形態のダイオード内で電子および正孔の再結合により生成するフォトンのうち、メサM3の内壁から放出される分のフォトンを反射するミラーとして機能する。この結果、前記実施の形態2のようにメサM2図11参照の内壁がアノード電極20aにより覆われていない場合に比べて、フォトンリサイクリング効果が向上し、伝導度変調が促進されるため、半導体装置のオン抵抗をさらに低減することができる。つまり、メサの内側において、当該メサの内壁に沿う金属膜を形成することで、フォトンリサイクリング効果が向上させることができる。フォトンリサイクリングとは、半導体装置内で電子および正孔が再結合することにより発生する光のうち、自然に装置外へ放出されるはずの光の一部を再び活性層で吸収し、キャリアを再生する現象をいう。なお、電子および正孔の再結合によるフォトンの生成率は、GaNアノード層19と表面再結合抑制層18との接合ではなく、表面再結合抑制層18とGaNドリフト層17との接合において最大となる。図12に示す半導体装置では、フォトンリサイクリングによってフォトンが生成されるp型層とn型層との接合部が、メサM3の内壁と対向するアノード電極20aの面に直交する方向における領域よりも下方に位置する構造となっている。そこで本発明者らは、アノード電極20aのミラー機能によるフォトン反射率を高める目的で、図13に示す本実施の形態の半導体装置の変形例のように、表面再結合抑制層18を設けず、p型層であるGaNアノード層19とn-型層であるGaNドリフト層17を直接接合させたダイオードを用意し、当該ダイオードについてオン抵抗を測定した。この測定では、図13に示す変形例のダイオードでは、前記実施の形態2と同等の低いオン抵抗が得られたことから、アノード電極20aにミラー機能を持たせた場合、表面再結合抑制層18を設けなくてもオン抵抗を低減する効果を得られることが判明した。上記変形例では、GaNを用いたダイオードにおいて、図12に示す表面再結合抑制層18を設けないことで、フォトンが生成されるpn接合部をメサM3の内壁に沿うアノード電極20aと同じ高さに配置し、アノード電極20aによるミラー機能を向上させている。これによりフォトンリサイクリング効果を高め、当該ダイオードを含む半導体装置において、より低いオン抵抗を実現することができる。また、本実施の形態の半導体装置は前記実施の形態2で示したダイオードと同様に、GaNアノード層19に接する箇所のアノード電極20の幅を80μm以下とすることで、常温における活性化率が低いMgマグネシウムを不純物アクセプタとして含むダイオードであっても、Mgイオンの活性化率を高めることができ、ダイオードのオン抵抗を低減することができる。また、本実施の形態では前記実施の形態2の半導体装置と異なり、GaNアノード層19を、GaNアノード層19およびアノード電極20aが接する領域の数と同じ数の複数のパターンに分けて形成することで、より効果的にフォトンリサイクリングを生じさせている。このようにGaNアノード層19を複数に分割するのは、アノード電極20aとGaNアノード層19とが接する界面の端部エッジ部分の直下のpn接合部において、電子および正孔の再結合が特に活発に行われてフォトンが生じやすい特性を利用するためである。このようにフォトンが生じやすい領域の近傍に、より広い面積の金属膜、すなわちメサM3の内壁に沿うアノード電極20aを配置するために、メサM3の数を増やしてGaNアノード層19を複数に区切ることで、より効果的にフォトンリサイクリング効果を得ることができ、半導体装置のオン抵抗を低減することができる。以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、図12および図13において、アノード層をベース層とし、アノード電極をベース電極とし、カソード電極をコレクタ電極とする変更を行い、ベース層上にエミッタ層およびエミッタ電極を設ければ、前記実施の形態1に開示したヘテロ接合バイポーラトランジスタHBTにベースメサの側面内壁まで延在するベース電極によるフォトン反射機能を持たせることも可能である。このように、メサの内側に、当該メサの内壁に沿う金属膜を形成することで、HBTにおいてもフォトンリサイクリング効果によるオン抵抗の低減が可能となる。