"第1出力端及び第2出力端を有する交流電源の入力部と、前記第1出力端及び前記第2出力端に、前記交流電源に対して並列に接続されたラインコンデンサと、前記ラインコンデンサよりも前記交流電源に対して離れるように前記第1出力端及び前記第2出力端に接続され、前記交流電源の交流を整流して高圧側出力端子及び低圧側出力端子から負荷回路に出力する整流回路と、前記高圧側出力端子と前記低圧側出力端子との間に接続され、前記整流回路から出力される電荷を充電するとともに、前記負荷回路に前記電荷を放電する平滑コンデンサと、前記第1出力端又は前記第2出力端のいずれかにおいて前記整流回路に流れる交流の遮断が発生した場合に、前記遮断を検出し、前記高圧側出力端子の電荷又は前記平滑コンデンサの電荷に基づいて、前記第1出力端又は前記第2出力端のうち遮断を検出した出力端とは異なる出力端から、前記低圧側出力端子に、前記ラインコンデンサに残留する電荷を放電する残留電荷放電手段とを備える、電源回路。前記残留電荷放電手段は、前記第1出力端及び前記第2出力端と前記低圧側ラインとの間に接続され、前記遮断を検出する検出手段と、前記第1出力端及び前記第2出力端と前記低圧側ラインとの間に接続された放電手段と、前記高圧側出力端子から前記放電手段に駆動電圧を供給する充電手段と、前記検出手段による前記遮断の検出結果に応じて、前記充電手段による駆動電圧の供給を制御する放電制御手段とを備え、前記放電手段は、前記充電手段から供給される駆動電圧に応じて、前記ラインコンデンサに残留する電荷を放電する、請求項1に記載の電源回路。前記検出手段は、前記第1出力端と前記低圧側ラインとの間に接続され、前記低圧側ラインの電位に基づいて前記第1出力端側の前記遮断を検出する第1検出部と、前記第2出力端と前記低圧側ラインとの間に接続され、前記低圧側ラインの電位に基づいて前記第2出力端側の前記遮断を検出する第2検出部とを備え、前記放電制御手段は、前記第1検出部に接続された制御端子を有し、前記検出手段による前記第1出力端における前記遮断の検出結果に応じてオン状態又はオフ状態になる第1スイッチ素子と、前記第2検出部に接続された制御端子を有し、前記検出手段による前記第2出力端における前記遮断の検出結果に応じてオン状態又はオフ状態になる第2スイッチ素子とを備え、前記第1スイッチ素子及び前記第2スイッチ素子がオン状態であるとき、前記充電手段から前記放電手段への前記駆動電圧の供給を停止させ、前記第1スイッチ素子及び前記第2スイッチ素子のうちいずれか一方又は両方がオフ状態であるとき、前記充電手段から前記放電手段へ前記駆動電圧を供給させる、請求項2に記載の電源回路。前記放電手段は、前記第2出力端と前記低圧側ラインとの間に接続された第1放電部と、前記第1出力端と前記低圧側ラインとの間に接続された第2放電部とを備え、前記第1スイッチ素子の出力端子の一端は、前記第1放電部の駆動電圧供給端に接続されており、前記第2スイッチ素子の出力端子の一端は、前記第2放電部の駆動電圧供給端に接続されており、前記第1放電部は、前記第1スイッチ素子の動作に応じて前記充電手段から前記第1放電部の駆動電圧供給端に前記駆動電圧が供給されたとき、前記第2出力端から前記ラインコンデンサに残留する電荷を放電し、前記第2放電部は、前記第2スイッチ素子の動作に応じて前記充電手段から前記第2放電部の駆動電圧供給端に前記駆動電圧が供給されたとき、前記第1出力端から前記ラインコンデンサに残留する電荷を放電する、請求項3に記載の電源回路。前記放電手段は、前記第1出力端と前記第2出力端とに接続され、前記第1出力端からの経路と前記第2出力端からの経路とを接続した放電合成部と、前記放電合成部と前記低圧側ラインとの間に接続された第3放電部とを備え、前記第3放電部は、前記第1スイッチ素子の動作又は前記第2スイッチ素子の動作に応じて前記充電手段から前記第3放電部の駆動電圧供給端に前記駆動電圧が供給されたとき、前記放電合成部を介して、前記第1出力端及び前記第2出力端のうち交流が遮断されていない出力端から前記ラインコンデンサに残留する電荷を放電する、請求項3に記載の電源回路。前記第1スイッチ素子の出力端子の一端と前記第2スイッチ素子の出力端子の一端とは互いに接続されており、その接続部が、前記第3放電部の駆動電圧供給端に接続されている、請求項5に記載の電源回路。前記第1スイッチ素子及び前記第2スイッチ素子は互いに直列に接続されており、前記第1スイッチ素子及び前記第2スイッチ素子のいずれか一方のスイッチ素子の出力素子の一端が、前記第3放電部の駆動電圧供給端に接続されている、請求項5に記載の電源回路。ところで、上記の放電抵抗方式及びIC方式には、それぞれ問題点がある。放電抵抗方式では、電源回路の動作効率電力変換効率が比較的低くなる。電源回路の動作時に、放電抵抗を介してACラインのL極とN極との間に電力変換の目的に寄与しない電流が流れてしまうためである。また、IC方式では、比較的高価なICが用いられるので、電源回路やそれを搭載する装置の製造コストが高くなるという問題がある。他方、上記の特許文献1から特許文献3のそれぞれに記載されている回路方式は、上記のような放電抵抗方式の課題を、IC方式と比較して安価な回路を用いて解決するものである。換言すると、回路方式により、動作効率が比較的高く、かつ、IC方式と比較して製造コストが低い電源回路を実現可能である。しかしながら、以下に示すような問題点がある。すなわち、ACラインの異極間に、特許文献1や特許文献2に記載されているような放電回路を配設しているものでは、例えば、サージ電流やサージ電圧に充分耐え得るように回路部品の耐サージ電流性能や耐サージ電圧性能を引き上げたり、別のサージ抑制部品を追加するなどの方法によって回路に対するサージ電流やサージ電圧を抑制したりする必要がある。そのため、電源回路の製造コストが高くなる場合がある。また、特許文献2に記載されているような、ACラインの片側にスイッチを配設するなどしてACの入力経路を遮断できるようにした方式においては、放電回路が誤動作し、放電が開始されない可能性がある。すなわち、ACの2つの入力経路のうち一方が遮断された場合に、ACラインの電流が、遮断されていない他方のACの入力経路からACの遮断を検出する回路などに流入する可能性がある。ライン電流は、電源装置の1次回路と2次回路との間に配設されるラインバイパスコンデンサなどを経由して流入する可能性がある。特許文献3に記載されているような電源回路では、整流回路であるブリッジダイオードの出力のうち高電圧側のラインにダイオードを設ける必要がある。ACの遮断時において整流後の低圧側に、アクロスザラインコンデンサの残留電荷を放電する一方で、ブリッジダイオードの出力の高電圧側のラインと低電圧側のラインとの間の電解コンデンサについては放電の対象外とするためである。このとき設ける必要のあるダイオードとしては、高耐圧性能を有する高価なものを用いる必要があり、電源回路の製造コストが高くなる。なお、特許文献3に記載されているような電源回路において、ダイオードを設けず、電解コンデンサの残留電荷も放電させることも考えられる。しかしながら、この場合には、放電手段である回路素子の電流容量を大きくする必要があるため、電源回路の製造コストが高くなる。この発明はそのような問題点を解決するためになされたものであり、動作効率が高く、かつ、確実に残留電圧の放電を開始でき、製造コストが低い電源回路を提供することを目的としている。上記目的を達成するためこの発明のある局面に従うと、電源回路は、第1出力端及び第2出力端を有する交流電源の入力部と、第1出力端及び第2出力端に、交流電源に対して並列に接続されたラインコンデンサと、ラインコンデンサよりも交流電源に対して離れるように第1出力端及び第2出力端に接続され、交流電源の交流を整流して高圧側出力端子及び低圧側出力端子から負荷回路に出力する整流回路と、高圧側出力端子と低圧側出力端子との間に接続され、整流回路から出力される電荷を充電するとともに、負荷回路に電荷を放電する平滑コンデンサと、第1出力端又は第2出力端のいずれかにおいて整流回路に流れる交流の遮断が発生した場合に、遮断を検出し、高圧側出力端子の電荷又は平滑コンデンサの電荷に基づいて、第1出力端又は第2出力端のうち遮断を検出した出力端とは異なる出力端から、低圧側出力端子に、ラインコンデンサに残留する電荷を放電する残留電荷放電手段とを備える。好ましくは残留電荷放電手段は、第1出力端及び第2出力端と低圧側ラインとの間に接続され、遮断を検出する検出手段と、第1出力端及び第2出力端と低圧側ラインとの間に接続された放電手段と、高圧側出力端子から放電手段に駆動電圧を供給する充電手段と、検出手段による遮断の検出結果に応じて、充電手段による駆動電圧の供給を制御する放電制御手段とを備え、放電手段は、充電手段から供給される駆動電圧に応じて、ラインコンデンサに残留する電荷を放電する。好ましくは検出手段は、第1出力端と低圧側ラインとの間に接続され、低圧側ラインの電位に基づいて第1出力端側の遮断を検出する第1検出部と、第2出力端と低圧側ラインとの間に接続され、低圧側ラインの電位に基づいて第2出力端側の遮断を検出する第2検出部とを備え、放電制御手段は、第1検出部に接続された制御端子を有し、検出手段による第1出力端における遮断の検出結果に応じてオン状態又はオフ状態になる第1スイッチ素子と、第2検出部に接続された制御端子を有し、検出手段による第2出力端における遮断の検出結果に応じてオン状態又はオフ状態になる第2スイッチ素子とを備え、第1スイッチ素子及び第2スイッチ素子がオン状態であるとき、充電手段から放電手段への駆動電圧の供給を停止させ、第1スイッチ素子及び第2スイッチ素子のうちいずれか一方又は両方がオフ状態であるとき、充電手段から放電手段へ駆動電圧を供給させる。好ましくは放電手段は、第2出力端と低圧側ラインとの間に接続された第1放電部と、第1出力端と低圧側ラインとの間に接続された第2放電部とを備え、第1スイッチ素子の出力端子の一端は、第1放電部の駆動電圧供給端に接続されており、第2スイッチ素子の出力端子の一端は、第2放電部の駆動電圧供給端に接続されており、第1放電部は、第1スイッチ素子の動作に応じて充電手段から第1放電部の駆動電圧供給端に駆動電圧が供給されたとき、第2出力端からラインコンデンサに残留する電荷を放電し、第2放電部は、第2スイッチ素子の動作に応じて充電手段から第2放電部の駆動電圧供給端に駆動電圧が供給されたとき、第1出力端からラインコンデンサに残留する電荷を放電する。好ましくは放電手段は、第1出力端と第2出力端とに接続され、第1出力端からの経路と第2出力端からの経路とを接続した放電合成部と、放電合成部と低圧側ラインとの間に接続された第3放電部とを備え、第3放電部は、第1スイッチ素子の動作又は第2スイッチ素子の動作に応じて充電手段から第3放電部の駆動電圧供給端に駆動電圧が供給されたとき、放電合成部を介して、第1出力端及び第2出力端のうち交流が遮断されていない出力端からラインコンデンサに残留する電荷を放電する。好ましくは第1スイッチ素子の出力端子の一端と第2スイッチ素子の出力端子の一端とは互いに接続されており、その接続部が、第3放電部の駆動電圧供給端に接続されている。好ましくは第1スイッチ素子及び第2スイッチ素子は互いに直列に接続されており、第1スイッチ素子及び第2スイッチ素子のいずれか一方のスイッチ素子の出力素子の一端が、第3放電部の駆動電圧供給端に接続されている。これらの発明に従うと、第1出力端又は第2出力端のいずれかにおいて交流の遮断が発生したとき、残留電荷放電手段が、遮断を検出した出力端とは異なる出力端から低圧側出力端子に、ラインコンデンサに残留する電荷を放電する。したがって、動作効率が高く、かつ、製造コストが低い電源回路を提供することができる。以下、本発明の実施の形態における電源回路について説明する。電源回路は、例えば、AC-DCコンバータである。AC電源の2つの出力端間2つのライン間には、フィルタコンデンサアクロスザラインコンデンサが設けられている。フィルタコンデンサは、ラインフィルタとして用いられる。電源回路は、残留電荷放電部を有している。残留電荷放電部は、ACの遮断時において、ACの遮断を検出し、フィルタコンデンサに残留する電圧を放電する回路である。残留電荷放電部は、ACの遮断時において、フィルタコンデンサに残留する電圧を速やかに低下させる。これにより、ユーザの感電防止効果などが得られる。残留電荷放電部は、ACの2つのラインのそれぞれと整流後の低圧側の配線との間に接続された抵抗を有している。残留電荷放電部は、この抵抗部分の電位に基づいてACの遮断を検出できる。残留電荷放電部は、遮断が検出されたACのラインとは反対側のラインから、整流後の低圧側の配線に向かて、フィルタコンデンサに蓄積されている電荷を放電する。残留電荷放電部は、電源回路の定常動作時において、電力損失が抑制されるように構成されている。[第1の実施の形態]図1は、本発明の第1の実施の形態における電源回路の構成を示す回路図である。図1に示すように、電源回路1は、AC-DCコンバータである。電源回路1は、入力端子交流電源の入力部の一例207と、フィルタコンデンサC1と、整流回路208と、平滑コンデンサC2と、残留電荷放電部201とを有している。電源回路1は、入力端子207部分で、AC電源Vacに接続されている。電源回路1は、負荷回路209に、整流回路208で整流した電力を供給する。AC電源Vacは、商用の交流電源である。AC電源Vacは、例えばプラグソケットを介して利用可能に提供されている。AC電源Vacは、第1出力端L及び第2出力端Nの2つの出力端を有している。第1出力端Lは、AC電源VacのL極である。第2出力端Nは、AC電源VacのN極である。入力端子207は、商用AC入力端子であり、例えば、プラグソケットに差し込み可能なプラグである。入力端子207は、AC電源Vacのプラグソケットに差し込まれた状態で、第1出力端L及び第2出力端Nに接続されている。これにより、電源回路1に、AC電源Vacから、AC電力が供給される。ACは、第1出力端Lに接続されたACライン207aと第2出力端Nに接続されたACライン207bとを経由して、整流回路208に入力される。なお、入力端子207とAC電源Vacとの組合せは、プラグ及びプラグソケットに限られるものではない。例えば、入力端子207は、電源スイッチであって、電源回路1は、AC電源Vacに常時接続されていてもよい。この場合、入力端子207で電源回路1へのAC電力の供給がオンオフされるようにしてもよい。フィルタコンデンサラインコンデンサの一例C1は、アクロスザラインコンデンサである。フィルタコンデンサC1は、整流回路208の入力側に配設されている。フィルタコンデンサC1は、AC電源Vacと並列に接続されている。すなわち、フィルタコンデンサC1の一方の端部は第1出力端LACライン207aに接続されており、他方の端部は第2出力端NACライン207bに接続されている。フィルタコンデンサC1は、ACライン207a,207bのノイズを抑制する。整流回路208は、AC電源Vacに対してフィルタコンデンサC1よりも後段すなわちAC電源Vacから離れた位置に接続されている。整流回路208は、入力されたACを整流して脈流電圧に変換し、出力する。例えば、ブリッジダイオードレスタイプのものである。フィルタコンデンサC1としては、フィルタコンデンサC1のノイズ抑制能力を高くするために、容量が大きいものが選ばれている。なお、整流回路208としては、ブリッジダイオードを用いたものであってもよい。整流回路208の高圧側出力端子208Hは、高圧側ラインVDCHを介して負荷回路209に接続されている。整流回路208の低圧側出力端子208Lは、低圧側ラインVDCLを介して負荷回路209に接続されている。平滑コンデンサC2は、整流回路208の出力側に配設されている。平滑コンデンサC2の一方の端部は高圧側出力端子208Hに接続されており、他方の端部は低圧側出力端子208Lに接続されている。平滑コンデンサC2は、整流回路208から出力される脈流電圧を定電圧に平滑化する。平滑コンデンサC2は、整流回路208から供給される電荷を充電し、負荷回路209に電荷を放電する。これにより、負荷回路209には、平滑された電圧が供給される。残留電荷放電部201は、検出部検出手段の一例202と、放電制御部放電制御手段の一例203と、充電部204と、放電部放電手段の一例205とを有している。検出部202は、第1出力端L及び第2出力端Nと低圧側ラインVDCLとの間に接続されている。検出部202は、ACライン207a,207bの交流の遮断を検出する。充電部204は、高圧側出力端子208Hから放電部205に駆動電圧を供給する。放電制御部203は、検出部202による交流の遮断の検出結果に応じて、充電部204による駆動電圧の供給を制御する。放電部205は、第1出力端L及び第2出力端Nと低圧側ラインVDCLとの間に接続されている。放電部205は、充電部204から供給される駆動電圧に応じて、フィルタコンデンサC1に残留する電荷を放電する。残留電荷放電部201は、第1出力端L及び第2出力端NすなわちACライン207a,207bのうちいずれかにおいてACの遮断が発生したとき、遮断が発生したことを検出する。残留電荷放電部201は、遮断を検出したACライン207a,207bとは異なるACライン207b,207aから、整流回路208の後段の低圧側ラインVDCLに、フィルタコンデンサC1の残留電荷を放電する。例えば、ACライン207aでACの遮断が検知されたときは、残留電荷放電部201は、ACライン207bから残留電荷の放電を行う。図1において、ACライン207aでACの遮断が発生したときの残留電荷放電部201の動作は実線矢印で示されており、ACライン207bでACの遮断が発生したときの残留電荷放電部201の動作は破線矢印で示されている。充電部204には、高圧側出力端子208Hからの電圧が供給されている点線矢印。ACライン207aでACの遮断が発生したとき、検出部202で遮断が検出されると、検出部202の検出結果に基づいて、放電制御部203から充電部204に信号が送られる。充電部204では、信号が送られたとき、高圧側出力端子208Hから供給される電圧を駆動電圧として放電部205に供給する。放電部205は、駆動電圧が供給されると、ACライン207bから、低圧側ラインVDCLに、フィルタコンデンサC1の残留電荷を放電する。他方、ACライン207bでACの遮断が発生したときの動作も上述と略同様である。すなわち、検出部202で遮断が検出されると、放電制御部203が充電部204に信号を送ることで、充電部204が駆動電圧を放電部205に供給する。放電部205は、駆動電圧が供給されると、ACライン207aから、低圧側ラインVDCLに、フィルタコンデンサC1の残留電荷を放電する。[残留電荷放電部201の回路構成の説明]図2は、電源回路1の詳細な構成を示す回路図である。図2に示すように、検出部202は、4つの抵抗R1,R2,R3,R4を有している。抵抗R1,R2は、ACライン207aと低圧側ラインVDCLとの間に、互いに直列に接続されている。抵抗R1は、抵抗R2よりもACライン207aに近くなるように配置されている。抵抗R3,R4は、ACライン207aと低圧側ラインVDCLとの間に、互いに直列に接続されている。抵抗R3は、抵抗R4よりもACライン207aに近くなるように配置されている。抵抗R1,R2は、第1検出部を構成し、低圧側ラインVDCLの電位に基づいて、ACライン207a側のACの遮断を検出する。抵抗R3,R4は、第2検出部を構成し、低圧側ラインVDCLの電位に基づいて、ACライン207b側のACの遮断を検出する。すなわち、ACがACライン207a,207bに流れているときには、抵抗R2,R4よりもACライン207a,207b側の部位抵抗R2と抵抗R1との接続点又は抵抗R4と抵抗R3との接続点の電位は、ACの電位に応じて変化する。しかしながら、ACライン207a,207bのいずれか一方でACが遮断されると、それに応じて、抵抗R2,R4よりもACライン207a,207b側の部位の電位はゼロになる。換言すると、第1検出部及び第2検出部のそれぞれは、遮断が発生しているか否かを示す検出信号を出力できる。したがって、検出部202は、遮断を検出できる。なお、抵抗R1及び抵抗R3は、後述するようにスイッチ素子Q1及びスイッチ素子Q2の耐圧性能に応じて設けられている。スイッチ素子Q1のゲート又はスイッチ素子Q2のゲートが十分な耐圧性能を有する場合には、それぞれ、抵抗R1、抵抗R3は設けられなくてもよい。放電制御部203は、2つのスイッチ素子Q1,Q2を有している。スイッチ素子Q1,Q2のそれぞれは、例えば、エンハンスメント型のNチャネルMOSFETMetal-Oxide-SemiconductorField-EffectTransistorである。なお、スイッチ素子Q1,Q2は、MOSFETに限られず、その他の電界効果トランジスタやその他の形式のトランジスタなどであってもよい。スイッチ素子Q1の制御端子ゲートは、検出部202の抵抗R1と抵抗R2との間に接続されている。スイッチ素子Q2の制御端子は、検出部202の抵抗R3と抵抗R4との間に接続されている。本実施の形態において、ACライン207a,207bにACが流れているとき、それに応じてスイッチ素子Q1,Q2のそれぞれの制御端子の電位が変化するため、スイッチ素子Q1,Q2は、共にオンとオフとを繰り返す状態となる。ACライン207a,207bのいずれかのACが遮断されると、遮断されたACライン207a,207bに対応するスイッチ素子Q1又はスイッチ素子Q2の制御端子の電位がゼロになる。そのため、そのスイッチ素子Q1又はスイッチ素子Q2は、完全にオフの状態になる。すなわち、スイッチ素子Q1は、ACライン207aにおける遮断の検出結果に応じて、オンとオフを繰り返す状態又は完全にオフの状態になる。また、スイッチ素子Q2は、ACライン207bにおける遮断の検出結果に応じて、オンとオフを繰り返す状態又は完全にオフの状態になる。換言すると、スイッチ素子Q1は、第1検出部から出力される検出信号に応じてオン動作又はオフ動作を行う。また、スイッチ素子Q2は、第2検出部から出力される検出信号に応じてオン動作又はオフ動作を行う。放電部205は、2つの抵抗R9,R10と、2つの放電スイッチ素子Q3,Q4とを有している。放電スイッチ素子Q3,Q4は、上述のスイッチ素子Q1,Q2と同様に、MOSFETであるが、これに限られるものではない。抵抗R9は、ACライン207bと低圧側ラインVDCLとの間に接続されている。抵抗R9よりも低圧側ラインVDCLに近い部位には、放電スイッチ素子Q3が配置されている。抵抗R10は、ACライン207bと低圧側ラインVDCLとの間に接続されている。抵抗R10よりも低圧側ラインVDCLに近い部位には、放電スイッチ素子Q4が配置されている。抵抗R9と放電スイッチ素子Q3とは、ACライン207bからの放電経路となる第1放電部を構成し、ACライン207bと低圧側ラインVDCLとの間を接続する。また、抵抗R10と放電スイッチ素子Q4とは、ACライン207aからの放電経路となる第2放電部を構成し、ACライン207aと低圧側ラインVDCLとの間を接続する。放電スイッチ素子Q3の制御端子第1放電部の駆動電圧供給端の一例には、充電部204を介して、スイッチ素子Q1の出力端子ソースドレインの一端が接続されている。放電スイッチ素子Q4の制御端子第2放電部の駆動電圧供給端の一例には、充電部204を介して、スイッチ素子Q2の出力端子の一端が接続されている。スイッチ素子Q1,Q2の出力端子のうち、放電部205に接続されていない側の端子は、低圧側ラインVDCLに接続されている。充電部204は、抵抗R5~R8と、抵抗R11,R12と、コンデンサC3,C4とを有している。抵抗R11の一端は、高圧側ラインVDCHを介して高圧側出力端子208Hに接続されている。抵抗R11の端部のうち高圧側出力端子208Hに接続されている端部とは反対側の端部と、低圧側ラインVDCLとの間には、3つの経路が接続されている。すなわち、3つの経路は、抵抗R11に近い順に抵抗R5,R6及びコンデンサC3が直列に接続された経路と、抵抗R11に近い順に抵抗R7,R8及びコンデンサC4が直列に接続された経路と、抵抗R12のみを有する経路と、である。これらの3つの経路は、並列に接続されている。スイッチ素子Q1の出力端子の一端と放電スイッチ素子Q3の制御端子とは、充電部204において、抵抗R7と抵抗R8との間の部位に接続されている。また、スイッチ素子Q2の出力端子の一端と放電スイッチ素子Q4の制御端子とは、充電部204において、抵抗R5と抵抗R6との間の部位に接続されている。[残留電荷放電部201の動作の説明]充電部204は、スイッチ素子Q1がオン状態であるかオフ状態であるか、及びスイッチ素子Q2がオン状態であるかオフ状態であるかに応じて、放電スイッチ素子Q3の制御端子又は放電スイッチ素子Q4の制御端子に駆動電圧を供給する。換言すると、充電部204は、スイッチ素子Q1,Q2から、オン状態かオフ状態であるかに応じて所定の制御信号が送られることで、駆動電圧の供給を行う。駆動電圧は、高圧側ラインVDCH側の電荷すなわち高圧側出力端子208Hの電荷又は平滑コンデンサC2の電荷に基づいて供給される。スイッチ素子Q1は、ACライン207aで遮断が発生したとき、充電部204から放電スイッチ素子Q3の制御端子に駆動電圧を供給させる。すなわち、ACライン207aで遮断が発生していない状態では、スイッチ素子Q1がオン状態である。このとき、放電スイッチ素子Q3の制御端子は、スイッチ素子Q1を介して低圧側ラインVDCLに接続される。ACライン207aで遮断が発生すると、スイッチ素子Q1がオフ状態になる。このとき、放電スイッチ素子Q3の制御端子は、低圧側ラインVDCLとは切り離され、抵抗R11及び抵抗R7を介して、高圧側ラインVDCHからの駆動電圧が供給される。このように、スイッチ素子Q1の状態が変わる充電部204に所定の制御信号が送られることにより、放電スイッチ素子Q3の制御端子の電圧が変わる。スイッチ素子Q2は、ACライン207bで遮断が発生したとき、充電部204から放電スイッチ素子Q4の制御端子に駆動電圧を供給させる。すなわち、ACライン207bで遮断が発生していない状態では、スイッチ素子Q2がオン状態である。このとき、放電スイッチ素子Q4の制御端子は、スイッチ素子Q2を介して低圧側ラインVDCLに接続される。ACライン207bで遮断が発生すると、スイッチ素子Q2がオフ状態になる。このとき、放電スイッチ素子Q4の制御端子は、低圧側ラインVDCLとは切り離され、抵抗R11及び抵抗R5を介して、高圧側ラインVDCHからの駆動電圧が供給される。このように、スイッチ素子Q2の状態が変わる充電部204に所定の制御信号が送られることにより、放電スイッチ素子Q4の制御端子の電圧が変わる。検出部202でACライン207a,207bの両方のACの入力があることを検出している場合、すなわち遮断が検出されていない場合には、スイッチ素子Q1,Q2は共にオン状態となる。上述のとおり、スイッチ素子Q1及びスイッチ素子Q2は、共にオン状態であるとき、充電部204から放電部205への駆動電圧の供給を停止させる。したがって、このとき放電スイッチ素子Q3,Q4は共にオフ状態であり、放電部205の2つの放電経路はいずれも開放状態のままに保持される。したがって、この場合、ACライン207a,207bのそれぞれから低圧側ラインVDCLへの電荷の移動は行われない。検出部202でACライン207a,207bのいずれか一方又は両方のACが遮断されたことが検出されると、スイッチ素子Q1,Q2のうち遮断されたACライン207a,207bに対応するものがオフ状態になる。スイッチ素子Q1,Q2は、いずれか一方又は両方がオフ状態になると、上述のとおり、充電部204から放電部205へ駆動電圧を供給させる。ここで、ACライン207aが遮断された場合、スイッチ素子Q1がオフ状態になり、第1放電部を構成する放電スイッチ素子Q3の制御端子に駆動電圧が供給され、放電スイッチ素子Q3がオン状態になる。これにより、抵抗R9及び放電スイッチ素子Q3を介して、遮断されたACライン207aとは異なるACライン207bと低圧側ラインVDCLとが接続される。したがって、ACライン207bからフィルタコンデンサC1に残留する電荷が放電される。他方、ACライン207bが遮断された場合、スイッチ素子Q2がオフ状態になり、第2放電部を構成する放電スイッチ素子Q4の制御端子に駆動電圧が供給され、放電スイッチ素子Q4がオン状態になる。これにより、抵抗R10及び放電スイッチ素子Q4を介して、遮断されたACライン207bとは異なるACライン207aと低圧側ラインVDCLとが接続される。したがって、ACライン207aからフィルタコンデンサC1に残留する電荷が放電される。図3は、電源回路1においてACが遮断された場合における電源回路1の各部の動作を説明する図である。図4は、図3の時刻T0付近を拡大して示す図である。以下、ACライン207b第2出力端N側でACの遮断が検出された場合におけるスイッチ素子Q1~Q4の動作を、図3及び図4を参照しながら説明する。図3及び図4において、ACが遮断した時刻を時刻T0とする。時刻T0は、例えばIEC60065-9.1.6やIEC60950-2.1.1.7などにおける要求値の基準時刻となる。図3において、上段から順に、AC電源Vacの波形と、スイッチ素子Q2の制御端子の波形Q2ゲートと、放電スイッチ素子Q4の制御端子の波形及び出力端子の波形Q4ゲート、Q4ドレインと、スイッチ素子Q1の制御端子の波形Q1ゲートと、放電スイッチ素子Q3の制御端子の波形及び出力端子の波形Q3ゲート、Q3ドレインとが示されている。時刻T0において、ACライン207b側のACが遮断されるとMode1でACが遮断されると、ACライン207b側の検出電圧が0Vとなり、スイッチ素子Q2がオン状態からオフ状態になる。スイッチ素子Q2がオフ状態になると、高圧側ラインVDCHから放電スイッチ素子Q4の制御端子へのチャージが開始される。これにより、制御端子の電圧ゲート電圧が上昇する。時刻T0から時間が経過し、時刻T1になると、放電スイッチ素子Q4のゲート電圧がしきい値を超え、放電スイッチ素子Q4がオフ状態からオン状態になる。放電スイッチ素子Q4がオン状態になると、ACライン207a側から、フィルタコンデンサC1の残留電荷が低圧側ラインVDCLへ放電される。このとき、ACライン207a側で放電されることで、スイッチ素子Q1のゲート電圧が降下し、スイッチ素子Q1がオフ状態になる時刻T1後の時刻T2。これにより、放電スイッチ素子Q3のゲート電圧が上昇し、放電スイッチ素子Q3がオン状態になる。ただし、このとき、放電スイッチ素子Q3は、電荷の放電には寄与しない。[第1の実施の形態における効果]以上説明したように、第1の実施の形態では、残留電荷放電部201は、ACが入力されているときすなわち電源回路1の定常動作時において、電力損失が抑制され、消費される電力が比較的小さくなるように構成されている。したがって、種々の要求値を満足し、かつ、高効率で動作可能な電源回路1を実現可能である。電源回路1において、雷サージなどのノーマルモードの外来ノイズに対する動作信頼性を確実に確保できる。電源回路1は、平滑コンデンサC2を利用して、簡素な構成の残留電荷放電部201を駆動する。電源回路1は、比較的簡素な構成部品を少量だけ用いることで構成されているので、電源回路1の製造コストを比較的低くすることができる。また、本実施の形態において、電源回路1は、ブリッジダイオードを配設しない整流方式にも対応可能である。近年、電源回路の効率を改善する手法として、ブリッジダイオードを配設しない整流方式が提案されている。このような整流方式が採用される場合、従来の問題点が顕著になる。すなわち、このような整流方式では、フィルタコンデンサC1として容量値が比較的大きなものが、ノイズ抑制能力を上げる目的で用いられることがある。この場合、フィルタコンデンサC1に蓄積される電荷が大きくなるので、残留電圧値や残留電圧減衰の時定数などを規定の値にするためには、残留電荷を放電するための放電抵抗の抵抗値を小さくせざるをえなくなる。そのため、ACの入力時すなわち電源回路の定常動作時に、放電抵抗を介してACライン間に流れる電流が大きくなり、電源回路の動作効率が下がってしまう。しかしながら、本実施の形態における電源回路1では、スイッチ素子を用いた残留電荷放電部201を用いることで、フィルタコンデンサC1の残留電荷が多くても、ACの遮断時において速やかに残留電荷を放電できる。[第2の実施の形態]第2の実施の形態における電源回路の基本的な構成は、第1の実施の形態におけるそれと同じであるためここでの説明を繰り返さない。第2の実施の形態においては、充電部及び放電部の構成が第1の実施の形態と異なる。図5は、第2の実施の形態における電源回路の構成を示す回路図である。図5に示すように、電源回路101は、第1の実施の形態における残留電荷放電部201とは構成が異なる充電部204a及び放電部205aを有する残留電荷放電部201aを有している。第2の実施の形態において、放電部205aでは、ACライン207aからの経路と、ACライン207bからの経路とが、論理和により接続されている。放電部205aでは、1つのスイッチ素子を用いて、ACの遮断時においてフィルタコンデンサC1の残留電荷を放電するように構成されている。充電部204aにおいては、スイッチ素子Q1,Q2からの制御信号が合成された上で、1つの経路を介して、放電部205aのスイッチ素子の制御端子に駆動電圧が供給される。図6は、第2の実施の形態における電源回路101の詳細な構成を示す回路図である。図6に示すように、放電部205aには、ACライン207bに接続されている抵抗R9及びダイオードD3と、ACライン207aに接続されている抵抗R10及びダイオードD4と、放電スイッチ素子Q3第3放電部の一例とが設けられている。ダイオードD3は、抵抗R9に直列に接続されている。ダイオードD4は、抵抗R10に直列に接続されている。ダイオードD3,D4は、低圧側ラインVDCL側が順方向となるように配置されている。ダイオードD3,D4は、互いのカソード側の端子同士で接続点110において接続されている。すなわち、抵抗R9,R10及びダイオードD3,D4で構成されるACライン207a,207bからの2つの放電経路は、接続点放電合成部の一例110において接続されてまとめられている。放電スイッチ素子Q3は、接続点110と低圧側ラインVDCLとの間に接続されている。充電部204aは、第1の実施の構成の充電部204について、ダイオードD1,D2及び抵抗R13をさらに加えて構成されている。すなわち、第2の実施の形態において、スイッチ素子Q1の出力端子の一端とスイッチ素子Q2の出力端子の一端とは、接続部120において、互いに接続されている。接続部120と抵抗R7との間には、接続部120側が順方向になるように、ダイオードD1が配置されている。また、接続部120と抵抗R5との間には、接続部120側が順方向となるように、ダイオードD2が配置されている。換言すると、抵抗R5と抵抗R6との接続点及び抵抗R7と抵抗R8との接続点のそれぞれに、ダイオードD1,D2のアノードが接続されている。ダイオードD1,D2のカソードは、接続部120で接続されている。接続部120は、抵抗R13を介して、低圧側ラインVDCLに接続されている。また、接続部120は、スイッチ素子Q1,Q2の共通の出力端子の一端として、放電スイッチ素子Q3の制御端子駆動電圧供給端に接続されている。第2の実施の形態においては、スイッチ素子Q1及びスイッチ素子Q2の出力端子の出力が、接続部120において合成される。すなわち、スイッチ素子Q1及びスイッチ素子Q2のいずれか一方がオフ状態になると、放電スイッチ素子Q3に駆動電圧が供給される。放電スイッチ素子Q3は、スイッチ素子Q1の動作又はスイッチ素子Q2の動作に応じて充電部204aから駆動電圧が供給されたとき、オン状態になる。放電スイッチ素子Q3がオン状態になると、接続点110を介して、ACライン207a及びACライン207bのそれぞれと低圧側ラインVDCLとが接続される。これにより、ACライン207a,207bのうちACが遮断されていないラインから、フィルタコンデンサC1に残留する電荷が放電される。[第2の実施の形態における効果]以上説明したように、第2の実施の形態においても、第1の実施の形態と同様の効果が得られる。また、電源回路101において、放電部205aには、第1の実施の形態の放電部205に含まれていた放電スイッチ素子Q4は含まれていない。すなわち、第2の実施の形態においては、放電部205aに1つの放電スイッチ素子Q3を設ければよく、電源回路101の製造コストを低減することができる。[第3の実施の形態]第3の実施の形態における電源回路の基本的な構成は、第2の実施の形態におけるそれと同じであるためここでの説明を繰り返さない。第3の実施の形態においては、検出部、放電制御部及び充電部の構成が第2の実施の形態と異なる。図7は、第3の実施の形態における電源回路の構成を示す回路図である。図7に示すように、電源回路201は、第2の実施の形態における残留電荷放電部201aとは構成が異なる検出部202a、放電制御部203a、及び充電部204bを有する残留電荷放電部201bを有している。第2の実施の形態において、充電部204aにおいては、スイッチ素子Q1及びスイッチ素子Q2は互いに直列に接続されており、スイッチ素子Q1及びスイッチ素子Q2の出力が、1つの経路を介して、充電部204a及び放電スイッチ素子Q3の制御端子に接続されている。図8は、第3の実施の形態における電源回路201の詳細な構成を示す回路図である。図8に示すように、検出部202aには、抵抗R2に並行にコンデンサC5が設けられ、抵抗R4に並行にコンデンサC6が設けられている点が、第2の実施の形態の検出部202とは異なる。これらのコンデンサC5,6は、検出部202に時定数を与えている。ACが入力されている、電源回路201の定常動作時には、スイッチ素子Q1,Q2は、オン状態を維持するように構成されている。第3の実施の形態において、放電制御部203aでは、低圧側ラインVDCLに近い順に、スイッチ素子Q2とスイッチ素子Q1とが、直列に接続されている。換言すると、スイッチ素子Q1の出力端子の一端ドレインは、放電スイッチ素子Q3に接続されており、他端ソースは、スイッチ素子Q2の出力端子の一端ドレインに接続されている。スイッチ素子Q2の出力端子のうちスイッチ素子Q1に接続されていない側の端部ソースは、低圧側ラインVDCLに接続されている。これにより、放電制御部203aは、検出部202aによりACライン207a,207bのACが共に検出されているときには、合成検出信号を出力する。すなわち、スイッチ素子Q1の出力端子の一端と低圧側ラインVDCLとが接続される。充電部204bは、第1の実施の形態の充電部204とは、抵抗R7,8及びコンデンサC4が含まれていない点で異なっている。すなわち、充電部204aは、抵抗R11と低圧側ラインVDCLとの間を結ぶ経路として、抵抗R12を有する経路の他、抵抗R5,R6及びコンデンサC3を有する1系統の経路のみを有している。スイッチ素子Q1の出力端子の一端は、抵抗R5と抵抗R6との間の点に接続され、放電スイッチ素子Q3の制御端子に接続されている。第3の実施の形態では、ACライン207a,207bにおいてACが遮断されていないとき、スイッチ素子Q1,Q2が共にオン状態になるので、放電スイッチ素子Q3はオフ状態に維持される。ACライン207a,207bのいずれか一方で遮断が検出され、スイッチ素子Q1,Q2のいずれかがオフ状態になると、駆動電圧が放電スイッチ素子Q3の制御端子に供給される。放電スイッチ素子Q3のゲート電圧がしきい値を超えると、放電スイッチ素子Q3がオフ状態からオン状態になり、フィルタコンデンサC1の残留電荷の放電が開始される。[第3の実施の形態における効果]以上説明したように、第3の実施の形態においても、第1の実施の形態と同様の効果が得られる。また、放電部205aには、第1の実施の形態の放電部205に含まれていた放電スイッチ素子Q4は含まれていないので、第2の実施の形態と同様に、電源回路201の製造コストを低減することができるという効果が得られる。さらに、電源回路201では、放電制御部203aに含まれるスイッチ素子Q1とスイッチ素子Q2とが直列に接続されているので、充電部204bの抵抗R12に並列な経路を1系統とすることができる。したがって、充電部204bには、第1の実施の形態の充電部204に含まれていた抵抗R7,R8及びコンデンサC4や、第2の実施の形態の充電部204aに含まれていたダイオードD1,D2及び抵抗R13は不要となる。したがって、電源回路201の製造コストをさらに低減することができる。なお、スイッチ素子Q1とスイッチ素子Q2とは、上述とは逆の順番で直列に接続されていてもよい。[その他]スイッチ素子Q1,Q2や放電スイッチ素子Q3,Q4などは、リレー装置などであってもよい。ACライン207a,207bでACが遮断されたときにスイッチ素子Q1,Q2がオン状態になるようにし、このとき放電スイッチ素子Q3,Q4の制御端子などに駆動電圧が供給されるようにしてもよい。低圧側ラインVDCLは、例えば接地電位に接続されていてもよい。この場合、低圧側ラインVDCLは、低圧側出力端子208Lを接地電位に接続する。電源回路は、ノイズを抑制するためのノイズ抑制回路として、ラインコンデンサに加えて他の回路素子例えば、インダクタなどを用いた回路を有していてもよい。すなわち、電源回路は、ノイズを抑制するためにラインコンデンサのみを設けたものに限られず、ラインコンデンサを含む種々のノイズ抑制部を有していればよい。上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。"