トランジスタと、外部から入力する電源電圧および基準電圧に基づいてバイアス電圧を生成して前記トランジスタに印加するバイアス回路部とを具備し、前記トランジスタの出力電力がより高い第1の動作モードと、前記出力電力がより低い第2の動作モードとを有し、前記バイアス回路部は、前記基準電圧に基づいてアイドル電流を生成して前記トランジスタに伝達するカレントミラー回路部と、前記第1の動作モードにおいて、前記基準電圧を前記カレントミラー回路部に伝達する第1の経路と、前記第1の経路と並列に設けられて、前記第1および前記第2の動作モードの両方において前記基準電圧を前記カレントミラー回路部に伝達する第2の経路と、前記出力電力に応じて、前記第1の経路を、前記第1の動作モードでは導通し、前記第2の動作モードでは遮断するモード切替回路部とを具備し、前記第1の経路は、抵抗値を製造後に調整可能な抵抗を具備し、前記第1の動作モードでは前記抵抗値が調整されることで前記アイドル電流が調整されて、前記第2の動作モードでは前記電源電圧が前記基準電圧の1/2となる調整がされる電力増幅器。請求項1に記載の電力増幅器において、前記調整可能な抵抗は、トリマブルチップ抵抗を具備する電力増幅器。請求項1または2に記載の電力増幅器において、前記モード切替回路部は、前記トランジスタの出力電圧を分圧する複数の抵抗と、前記調整可能な抵抗および前記カレントミラー回路部の間にドレインおよびソースが接続されて、かつ、前記分圧された出力電圧をゲートに印加されたスイッチ用トランジスタとを具備し、前記スイッチ用トランジスタは、前記分圧された出力電圧と、所定の閾値電圧との比較結果に応じて前記ドレインおよび前記ソースの間を導通または遮断する電力増幅器。請求項3に記載の電力増幅器において、前記カレントミラー回路部は、前記スイッチ用トランジスタに直列に接続された第1のトランジスタと、前記第1のトランジスタとカレントミラー接続された第2のトランジスタと、前記第1のトランジスタの後段に直列に接続された第3のトランジスタと、前記第2のトランジスタの後段に直列に接続されて、かつ、前記第3のトランジスタとカレントミラー接続されて、かつ、前記トランジスタともカレントミラー接続された第4のトランジスタとを具備する電力増幅器。請求項1~4のいずれかに記載の電力増幅器において、前記出力電力を検波する検波器と、前記検波器の出力を変換して制御信号を生成する制御回路と、前記制御信号に基づいて前記電源電圧を生成するDCDirectCurrent:直流/DCコンバータとをさらに具備する電力増幅器。図1に示した従来技術による増幅回路では、抵抗素子を組み合わせた分圧回路部を用いてゲート電圧を決めている。このため、FETにおける閾値電圧およびドレインコンダクタンスに対するばらつき補償を行うことが全く出来ない。図2に示した特許文献1のバイアス回路では、FETにおける閾値電圧のばらつきは補償出来ても、FETにおけるドレインコンダクタンスのばらつきは補償出来ない。DC/DCコンバータを用いてドレイン電圧を制御する場合、FETのドレインコンダクタンスがばらつくと、ドレイン電流、すなわちアイドル電流、が大きくばらついてしまう。この電流ばらつきを補償するためには、図2に示したFETF202のドレイン電圧が、同じくFETF203のドレイン電圧と同じになるように設定する必要がある。ここで、例えば、2つのダイオードD201およびD202として適した特性を有するダイオード素子を選択することで、所定の単一条件下では2つのFETFET202およびFET203のドレイン電圧をそろえることが可能となる。また、その結果、2つのFETFET202およびFET203におけるドレインコンダクタンスを補償することが可能となる。ここで、高周波出力部n205における電圧をVDDと置き、基準電圧入力部n201における電圧をVrefと置く。このとき、電圧VDDが所定値よりも高い場合はバイアス回路がハイパワーモードで動作し、電圧VDDが所定値よりも低い場合はバイアス回路がローパワーモードで動作する、2モード制御を行うものとする。このような場合、2つの動作モードのいずれか一方の条件下では2つのFETでドレイン電流を揃えることが出来るが、もう一方の条件下ではドレイン電流を揃えることが出来ない。すなわち、2つの動作モードのいずれか一方の条件下では、ドレインコンダクタンスのばらつきを補償出来ない。そのため、2つの動作モードのどちらかでは、アイドル電流のばらつきが大きくなってしまう。以下に、発明を実施するための形態で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、特許請求の範囲の記載と発明を実施するための形態との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。本発明による電力増幅器は、トランジスタF301と、バイアス回路部BC301とを具備する。ここで、バイアス回路部BC301は、外部から入力する電源電圧VDDおよび基準電圧Vrefに基づいてバイアス電圧を生成してトランジスタF301に印加する。本発明による電力増幅器は、第1の動作モードと、第2の動作モードとを切り替え可能に有する。ここで、第1の動作モードは、トランジスタF301の出力電力Pout301がより高い。第2の動作モードは、出力電力Pout301がより低い。バイアス回路部BC301は、カレントミラー回路部CM311、CM312と、第1の経路Bと、第2の経路Aと、モード切替回路部SC301とを具備する。ここで、カレントミラー回路部CM311、CM312は、基準電圧Vrefに基づいてアイドル電流を生成してトランジスタF301に伝達する。第1の経路Bは、第1の動作モードにおいて、基準電圧Vrefをカレントミラー回路部CM311、CM312に伝達する。第2の経路Aは、第1の経路Bと並列に設けられて、第1および第2の動作モードの両方において基準電圧Vrefをカレントミラー回路部CM311、CM312に伝達する。モード切替回路部SC301は、出力電力Pout301に応じて、第1の経路Bを、第1の動作モードでは導通し、第2の動作モードでは遮断する。第1の経路Bは、抵抗値を製造後に調整可能な抵抗R301を具備する。本発明による電力増幅器は、第1の動作モードでは抵抗値を調整することでアイドル電流を調整し、第2の動作モードでは電源電圧VDDが基準電圧Vrefの1/2となる調整を行うことで、トランジスタF301のばらつきを補償する。本発明の電力増幅器によれば、高電力モードおよび低電力モードで回路状態を切り替えることによって、バイアス回路部に供給される基準電圧を切り替え、トランジスタのばらつきを補償する。低電力モードでは電源電圧が基準電圧の1/2となるように調整し、高電力モードでは基準電圧をバイアス回路部に伝達する抵抗の値を調整することでアイドル電流の調整を実現する。添付図面を参照して、本発明による電力増幅器を実施するための形態を以下に説明する。第1の実施形態図6は、本発明の第1の実施形態による増幅回路を用いる通信機の全体的な構成を示すブロック回路図である。図6の通信機の構成要素について説明する。図6の通信機は、高周波信号生成回路部RFIC3と、表面弾性波フィルタSAW3と、電力増幅回路部PA3と、分波器DUP3と、アンテナANT3と、検波器DET3と、制御回路部CONT3と、DC/DCコンバータCONV3と、バッテリーBAT3とを具備している。電力増幅回路部PA3は、3個の整合回路部MN301~MN303と、2個の電力増幅器AMP301およびAMP302と、信号入力部Pin3と、信号出力部Pout3と、電源電圧入力部VDD3と、基準電圧入力部Vref3とを具備している。図6に示した通信機の構成要素の接続関係について説明する。RFIC3の出力部は、SAW3の入力部に接続されている。SAW3の出力部は、電力増幅回路部PA3の信号入力部Pin3に接続されている。電力増幅回路部PA3の信号入力部Pin3は、整合回路部MN301の入力部に接続されている。整合回路部MN301の出力部は、電力増幅器AMP301の信号入力部に接続されている。電力増幅器AMP301の信号出力部は、整合回路部MN302の入力部に接続されている。整合回路部MN302の出力部は、電力増幅器AMP302の信号入力部に接続されている。電力増幅器AMP302の信号出力部は、整合回路部MN303の入力部に接続されている。整合回路部MN303の出力部は、電力増幅回路部PA3の信号出力部Pout3に接続されている。電力増幅回路部PA3の信号出力部Pout3は、分波器DUP3の入力部と、検波器DET3の入力部とに共通接続されている。分波器DUP3の出力部は、アンテナANT3の給電部に接続されている。検波器DET3の出力部は、制御回路部CONT3の入力部に接続されている。制御回路部CONT3の出力部は、DC/DCコンバータCONV3の制御信号入力部に接続されている。バッテリーBAT3における一方の端部は、接地されている。バッテリーBAT3における他方の端部は、DC/DCコンバータCONV3の電力入力部に接続されている。DC/DCコンバータCONV3の出力部は、電力増幅回路部PA3の電源電圧入力部VDD3に接続されている。電力増幅回路部PA3の電源電圧入力部VDD3は、2個の電力増幅器AMP301およびAMP302のそれぞれにおける電源電圧入力部に共通接続されている。電力増幅回路部PA3の基準電圧入力部Vref3は、2個の電力増幅器AMP301およびAMP302のそれぞれにおける基準電圧入力部に共通接続されている。なお、図6に示した電力増幅回路部PA3は、2個の電力増幅器AMP301およびAMP302が直列に接続された2段構成になっているが、これはあくまでも一例であって、本発明を限定しない。例えば、3個以上の電力増幅器が直列に接続された構成であっても構わない。図6に示した通信機の動作について説明する。まず、高周波信号生成回路部RFIC3が、高周波信号を生成する。この高周波信号生成回路部RFIC3については、制限などは特に無く、一般的な回路を用いて一般的な高周波信号を生成するものとし、さらなる詳細な説明を省略する。次に、生成された高周波信号が、表面弾性波フィルタSAW3を通過する。この表面弾性波フィルタSAW3については、所望の周波数帯域を通過させることが望ましく、一般的なフィルタを用いることも可能であり、一般的なバンドパスフィルタ回路で代用することも可能であるが、省略することも可能であるので、さらなる詳細な説明を省略する。次に、電力増幅回路部PA3が、高周波信号を増幅する。より詳細には、電力増幅回路部PA3の内部で直列に接続された2個の電力増幅器AMP301およびAMP302が、高周波信号を順次に増幅する。ここで、2個の電力増幅器AMP301およびAMP302は、電源電圧入力部VDD3から電源電圧VDDを共通入力し、基準電圧入力部Vref3から基準電圧Vrefを共通入力する。ここで、基準電圧Vrefは、図示しない基準電圧生成部が生成するものとする。なお、この基準電圧生成部は一般的な電源回路を使用可能であるものとする。また、このとき、2個の電力増幅器AMP301およびAMP302のそれぞれにおける前後段に直列に接続された合計3個の整合回路部MN301~MN303が、高周波信号のマッチングを取る。3個の整合回路部MN301~303については、一般的な回路を用いることが出来るので、さらなる詳細な説明を省略する。2個の電力増幅器AMP301およびAMP302の詳細については、後述する。次に、電力増幅回路部PA3の出力信号を、分波器DUP3および検波器DET3が共通入力する。分波器DUP3は、アンテナANT3が入出力する信号を分波して、図示されない他の回路と、電力増幅回路PA3とに伝達する。分波器DUP3については、一般的な回路を用いることが出来るので、さらなる詳細な説明を省略する。検波器DET3は、電力増幅回路部PA3の出力信号を検波する。制御回路部CONT3は、検波器DET3の出力信号に応じて変化する信号を出力する。DC/DCコンバータCONV3は、バッテリーBAT3の電圧を入力し、検波器DET3の出力信号に応じてこの電圧を変更して、電源電圧VDDとして出力する。ここで、検波器DET3、制御回路部CONT3およびDC/DCコンバータCONV3については、それぞれ一般的な回路を使用可能なので、さらなる詳細な説明を省略する。図7は、本発明の第1の実施形態による電力増幅器AMP301およびAMP302の具体的な構成を示す回路図である。図7の電力増幅器AMP301の構成要素について説明する。ここで、電力増幅器AMP302の構成は、電力増幅器AMP301の場合と同じであっても良い。図7の電力増幅器AMP301は、バイアス回路部BC301と、抵抗R301と、FETF301と、電源電圧入力部VDD301と、基準電圧入力部Vref301と、信号入力部Pin301と、信号出力部Pout301とを具備している。バイアス回路部BC301は、モード切替回路部SC301と、第1のカレントミラー回路部CM311と、第2のカレントミラー回路部CM312とを具備している。モード切替回路部SC301は、3個の抵抗R311~313と、FETF311とを具備している。第1のカレントミラー回路部CM311は、2個の抵抗R314およびR315と、2個のFETF312およびF313とを具備している。第2のカレントミラー回路部CM312は、2個の抵抗R316およびR317と、容量素子C311と、2個のFETF314およびF315とを具備している。図7に示した電力増幅器AMP301の構成要素の接続関係について説明する。基準電圧入力部Vref301は、図6の基準電圧入力部Vref3と、抵抗R301における一方の端部と、抵抗R314における一方の端部と、FET313におけるドレインとに共通接続されている。抵抗R301における他方の端部は、抵抗R311における一方の端部に接続されている。抵抗R311における他方の端部は、FETF311におけるドレインに接続されている。信号出力部Pout1は、電源電圧入力部VDD301と、FETF301におけるドレインと、抵抗R312における一方の端部とに共通接続されている。抵抗R312における他方の端部は、抵抗R313における一方の端部と、FETF311におけるゲートとに共通接続されている。抵抗R313における他方の端部は、接地されている。FETF311におけるソースは、抵抗R314における他方の端部と、抵抗R315における一方の端部と、FETF312におけるドレインおよびゲートとに共通接続されている。抵抗R315における他方の端部は、FETF313におけるゲートに接続されている。FETF312におけるソースは、FETF314におけるドレインに接続されている。FET314におけるゲートは、容量C311における一方の端部と、抵抗R316における一方の端部と、抵抗R317における一方の端部と、FETF313におけるソースと、FETF315におけるドレインおよびゲートとに共通接続されている。容量C311における他方の端部は、接地されている。抵抗R316における他方の端部は、接地されている。抵抗R317における他方の端部は、接地されている。FETF315におけるソースは、接地されている。抵抗R317における他方の端部は、信号入力部Pin301と、FETF301におけるゲートとに共通接続されている。FETF301におけるソースは、接地されている。図7に示した電力増幅器AMP301の動作について説明する。まず、前述の従来技術では、高電力モードと、低電力モードとのうち、どちらか一方のモードでしか、製造ばらつきによるFETのドレインコンダクタンスを補償することが出来なかった。本発明では、電源電圧VDDを利用して高電力モードおよび低電力モードを切り替える機能を実現した上で、両モードにおいてドレイン電圧に対するドレインコンダクタンスの補償を行う。また、本発明では、低電力モードではアイドル電流を一定に保つが、高電力モードでは、チップ外部に設けた抵抗R301の抵抗値を調整することで、アイドル電流を調整可能である。こうすることで、電力増幅回路部PA3の動作レベルを任意に調整できるようになっている。モード切替回路部SC301の動作について説明する。2個の抵抗R312およびR313が、信号出力部Pout301の電圧を、所定の比率で分圧する。分圧された電圧は、FETF311のゲートに印加される。このとき、分圧された電圧が、FETF311の閾値電圧より低ければ、電力増幅器AMP301は低電力モードで動作する。反対に、分圧された電圧がFETF311の閾値電圧よりも高ければ、電力増幅AMP301は高電力モードで動作する。ここで、高電力モードおよび低電力モードが切り替わる電圧値は、2個の抵抗R312およびR313における抵抗値の比率と、電源電圧VDDの電圧値とを調整することによって、任意の値に決めることが出来る。基準電圧入力部Vref301からFETF311を迂回して第1のカレントミラー回路部に至る経路を、経路Aと呼ぶ。また、基準電圧入力部Vref301からFETF311を通って第1のカレントミラー回路部に至る経路を、経路Bと呼ぶ。低電力モードでは、FETF311がオフ状態なので、FETF311におけるドレインおよびソースの間に電流が流れず、すなわち経路Bが遮断状態になる。反対に、高電力モードでは、FETF311がオン状態なので、FETF311におけるドレインおよびソースの間に電流が流れ、すなわち経路Bが導通状態になる。なお、経路Aは、FETF311の状態に関係無く、常時導通状態である。モード切替回路部SC301の後段には、第1のカレントミラー回路部CM311が接続されている。第1のカレントミラー回路部CM311に注目すると、FETF312がダイオード接続されていて、かつ、FETF313とカレントミラーの関係になる。第1のカレントミラー回路部CM311の後段には、第2のカレントミラー回路部CM312が接続されている。第2のカレントミラー回路部CM312に注目すると、FETF315がダイオード接続されていて、かつ、FETF314とカレントミラーの関係にある。同時に、FETF315は、FETF301ともカレントミラーの関係にある。したがって、2個のFETF314およびF301の関係も、FETF315を介して、カレントミラーの関係である。したがって、低電力モードにおけるFETF301のアイドル電流は、抵抗R314の抵抗値を適宜に調整することで、任意に決めることが出来る。すなわち、抵抗F314で調整された電流がFETF314にミラーされて低電力モードにおけるアイドル電流となる。また、高電力モードにおけるFETF301のアイドル電流は、2個の抵抗R301およびR314の合成抵抗値を適宜に調整することで、任意に決めることが出来る。すなわち、この合成抵抗値で決まった電流がFETF301にミラーされて高電力モードにおけるアイドル電流となる。図7の電力増幅器AMP301において、FETF314は、直列に接続された2個のFETF311およびF312ならびに抵抗R314を介して、基準電圧入力部Vref301に接続されている。このため、FET314のドレイン電圧は、基準電圧Vrefのおよそ1/2になる。そこで、低電力モードにおける電源電圧VDDを、基準電圧Vrefの1/2となるように設定する。こうすることで、FETF301のカレントミラー元であるFETF314のドレイン電圧が、FETF301のドレイン電圧と等しくなる。その結果、低電圧モードにおいて、FETF301のドレインコンダクタンスのばらつきを補償することが可能となる。一方、高電力モードにおいて、FETF301のカレントミラー元であるFETF314のドレイン電圧は、低電力モードにおける電源電圧VDDに等しくなるように設定されている。すなわち、2個のFETF301およびF314におけるドレイン電圧が異なるので、ドレインコンダクタンスのばらつきを低電力モードと同じ方法で補償することは出来ない。その代わりに、高電力モードでは、チップ外部に設けられた抵抗R301の抵抗値を適宜に調整することで、FETF301のアイドル電流を調整し、ばらつき補償を強制的に実現する。ここで、抵抗R301は、例えば、製造後にレーザートリミングで抵抗値を調整することが可能なトリマブルチップ抵抗などを用いても良い。以上の方法により、各FETのドレインコンダクタンスにばらつきがある状態で、電源電圧VDDに対応する制御によって動作モードの切り替えを行っても、高電力モードおよび低電力モードのそれぞれにおいて所望のアイドル電流を得ることが出来る。これにより、FETの製造ばらつきマージンを小さく抑えることが出来、特に低電力モードにおける動作モードのマージンを下げることが可能となるので、電力増幅器AMP301の効率を高めることが出来る。なお、抵抗R301としてトリマブルチップ抵抗を用いることで、製造コストが増大する心配は不要である。これは、本発明による構成に限らず、FETを用いる高周波電力増幅器では、その製造ばらつきを補償するために、どのようなバイアス回路を用いても、所望のアイドル電流を得るためには抵抗R301を調整する必要があるからである。すなわち、本発明による構成が原因で抵抗値の調整に係る製造コストが新たに必要となる訳ではない。第2の実施形態図8は、本発明の第2の実施形態による増幅回路を用いる通信機の全体的な構成を示すブロック回路図である。図8の増幅回路PA4は、図6に示した本発明の第1の実施形態による増幅回路PA3に、以下の変更を加えたものに等しい。すなわち、図6の増幅回路では電力増幅器AMP301およびAMP302の外部に接続されていた検波器DET3、制御回路部CONT3およびDC/DCコンバータ部CONV3が、図8の増幅回路PA4では電力増幅器AMP301およびAMP302に内蔵されている。本実施形態による通信機、増幅回路PA4ならびに電力増幅器AMP301およびAMP302のそれぞれにおけるその他の構成および動作は、本発明の第1の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。以上に説明した実施形態は、技術的に矛盾しない範囲で自由に組み合わせることが可能である。例えば、検波器DET3、制御回路部CONT3およびDC/DCコンバータ部CONV3のうち、一部だけが電力増幅器AMP301およびAMP302に内蔵されていても良い。