設定時刻に活性化される省電力移行トリガ信号の活性化とジョブ実行中であるか否かとに基づいて自装置を省電力モードに移行させる省電力制御手段を備えた画像形成装置において、該省電力制御手段は、該活性化からの経過時間を計測する時間計測手段と、時間を設定する時間設定手段と、該活性化に応答して、該経過時間が該設定された時間以内であり且つジョブ実行中でなければ、自装置を省電力モードに移行させる省電力移行制御手段と、を有することを特徴とする画像形成装置。該時間設定手段は周期と回数を設定するものであり、該省電力移行制御手段は、該活性化に応答して、該周期の、該設定回数を超えない自然数倍毎に、ジョブ実行中であるか否かを判定し、ジョブ実行中でなければ、自装置を省電力モードに移行させる、ことを特徴とする請求項1に記載の画像形成装置。該時間設定手段は周期と回数を設定するものであり、該省電力移行制御手段は、該活性化に応答して、該周期の該設定回数倍を超えない時間以内において、ジョブ実行中であるか否かを判定し、ジョブ実行中でなければ、自装置を省電力モードに移行させる、ことを特徴とする請求項1に記載の画像形成装置。該時間計測手段は、該活性化に応答して周期Tのパルスを最大N個まで且つリセットパルスが供給されるまで出力するNショットマルチバイブレータであり、該時間設定手段は、該周期T及び該Nの値を設定するレジスタであり、該省電力移行制御手段は、ジョブ実行中信号が不活性のときのみ該Nショットマルチバイブレータの出力パルスを、省電力へ移行させる信号且つ該リセットパルスとして出力する論理回路を含む、ことを特徴とする請求項1に記載の画像形成装置。しかしながら、図8Bに示すように、ジョブ実行中信号JobOnが高レベルのときにウイークリタイマ12の出力端子SOからパルスが出力されても、ジョブ実行が優先されてこのパルスが無視されるので、ジョブが停止してから省電力モードへ移行するまでの時間が時間T1と比較的長くなる。本発明の目的は、このような問題点に鑑み、より省電力化を図ることが可能な画像形成装置を提供することにある。本発明の第1態様では、設定時刻に活性化される省電力移行トリガ信号の活性化とジョブ実行中であるか否かとに基づいて自装置を省電力モードに移行させる省電力制御手段を備えた画像形成装置において、該省電力制御手段は、該活性化からの経過時間を計測する時間計測手段と、時間を設定する時間設定手段と、該活性化に応答して、該経過時間が該設定された時間以内であり且つジョブ実行中でなければ、自装置を省電力モードに移行させる省電力移行制御手段とを有する。上記第1態様の構成によれば、設定時刻に活性化される省電力移行トリガ信号の活性化に応答して、該活性化からの経過時間が設定された時間以内であり且つジョブ実行中でなければ、自装置を省電力モードに移行させるので、より省電力化を図ることが可能となるという効果を奏する。本発明の他の目的、特徴的な構成及び効果は、以下の説明を特許請求の範囲及び図面の記載と関係づけて読むことにより明らかになる。図3は、本発明が適用された画像形成システムを示す。このシステムでは、画像形成装置20とパーソナルコンピュータPC30とがネットワーク40で結合されている。画像形成装置20では、制御部21により全体の制御が行われる。制御部21は、プログラム記憶部とそのプログラムを実行するCPUとを備えている。リアルタイムクロックRTC22は、現時刻tを出力し、停電しても動作するように電池でバックアップされている。制御部21は、図1の省電力移行トリガ信号生成回路を備えており、RTC22の出力現時刻tがウイークリタイマ12に供給され、ウイークリタイマ12は、現時刻tが、設定された省電力移行時刻になると、出力端子SOから1個のパルス一次的な省電力移行トリガ信号を出力し、設定された省電力解除時刻になると、出力端子ROから1個のパルス省電力解除トリガ信号を出力する。制御部21はまた、RTC22から出力される現時刻tを操作パネル23に表示させる。制御部21は、操作パネル23で設定された情報で、記憶部24に格納されている既定又はそれから変更された設定値を上書きし、現在の設定値に基づいて、スキャナ25に原稿画像を読み取らせ、その画像データを記憶部24に格納させる。制御部21はさらに、画像処理部26に対し、設定値や自動選択した用紙の向きなどに基づきこの画像データについて回転や縮小等の処理をさせ、画像形成部27に対し画像を用紙に印刷させたり、通信インターフェイス28に対しPC30へ画像データを送信させる。記憶部24は、メモリとハードディスク装置とを備えている。図1の省電力移行トリガ信号生成回路は、図7の回路にさらに、ウイークリタイマ12の出力端子SOとオアゲート13の一方の入力端子との間に省電力モード移行リトライ回路50を備えたものである。省電力モード移行リトライ回路50は、出力端子SOからのパルスが供給されるNショットマルチバイブレータ51と、バイブレータ51の出力が一方の入力端子に供給されるアンドゲート52と、アンドゲート52の他方の入力端子に接続されたインバータ53とを備え、アンドゲート52の出力がNショットマルチバイブレータ51のリセット入力端子Rに供給される。Nショットマルチバイブレータ51は、出力端子SOからのパルスに応答して、周期TのパルスをN個出力し、この間にリセット入力端子Rにパルスが供給されれば、パルス出力を中止する。Nショットマルチバイブレータ51は例えば、無安定マルチバイブレータと、その出力パルスを計数するカウンタと、その計数値を設定値Nと比較する一致検出回路とを備え、該一致検出回路が両者の一致を検出すると該無安定マルチバイブレータのパルス出力を停止させる。該無安定マルチバイブレータの出力パルス周期Tと該一致検出回路に供給される比較値Nとはそれぞれ、レジスタR0及びR1で設定可能となっている。インバータ53には、オフディレイタイマ10に入力されるジョブ実行中信号JobOnが、入力される。現時刻tが、曜日毎にウイークリタイマ12に設定された省電力移行時刻になると、出力端子SOから1個のパルスが出力され、Nショットマルチバイブレータ51はこれに応答して、図2に示すように周期Tのパルスを出力する。ジョブ実行中であればインバータ53の出力が低レベルであるので、アンドゲート52の出力が低レベルを維持する。ジョブの実行が停止してジョブ実行中信号JobOnが低レベルに遷移すると、インバータ53の出力が高レベルに遷移してアンドゲート52が開かれ、Nショットマルチバイブレータ51の出力パルスがアンドゲート52及びオアゲート13を通り、二次的な省電力移行トリガ信号STのパルスとして出力され、また、アンドゲート52の出力パルスの立ち下がりによりNショットマルチバイブレータ51がリセットされる。制御部21は省電力移行トリガ信号STの活性化に応答して、画像形成装置20を省電力モードに移行させる。この省電力モードでは、例えば、画像形成部27に備えられた定着器のヒータをオフにし、記憶部24の構成要素であるハードディスクの回転を停止させ、CPUへのクロックの周波数を低下させ又はクロックを停止させる。クロックを停止させる場合には、省電力モード移行の前処理として、CPUの状態及びレジスタの内容を記憶部24に退避させて、再起動可能にしておく。以上の動作により、ジョブ実行が停止してから省電力移行トリガ信号STのパルスの立ち上がり活性化までの時間T2が、周期T以下となる。図8の時間T1が例えば20分であるの対し、周期Tは例えば10秒であり、ジョブ停止後、短時間で省電力モードへ移行することが可能となる。省電力移行の設定時刻は、一般にその時刻以降において画像形成装置20が使用されることが殆ど無いので、このように省電力モードへ直ちに移行させても、その後時間T1以内に画像形成装置20を通常モードに復帰させて使用することは殆ど無く、使い勝手を損なうことなく、さらなる省電力化を図ることが可能となる。本発明の実施例2では、図1の省電力モード移行リトライ回路50を、制御部21に備えたプログラムと、制御部21に備えたこれを実行するCPUとで構成している。図4は、このプログラムでの処理を示す概略フローチャートである。この処理は、出力端子SOからのパルスに応答して開始される割込処理である。図5は、図4の処理に関係した動作を示すタイムチャートである。以下、括弧内は図4中のステップ識別符号である。S0ソフトウェアカウンタiに初期値0を代入し、また、変数t0に現時刻tの値を代入する。S1ジョブ実行中であれば、ステップS2へ進み、そうでなければステップS5へ進む。S2t-t0<TであればステップS1へ戻り、そうでなければステップS3へ進む。この周期Tは図1の周期Tと同一である。S3ソフトウェアカウンタiを1だけインクリメントし、また、変数t0に現時刻tの値を代入する。S4i>Nであれな図4の処理を終了し、そうでなければステップS1ヘ戻る。この回数設定値Nは、図1のNと同一である。S5オアゲート13の一方の入力端子を一定時間高レベルにすることにより、オアゲート13にパルスを供給する。他の点は、実施例1と同一である。本実施例2によれば、図1に示すハードウェア構成の回路50を備えることなく、簡単なソフトウェア構成で同様の機能を達成することができる。図4において、ステップS2を省略してNの値を適当な大きな値にしてもよく、また、NをTN=Txで置き換えることができる。すなわち、NはTを単位とする時間と解釈でき、図4のステップS1~S2の処理時間をTとすることができる。本実施例3では、このような考えに基づき、図4の構成を更に簡単化したものであり、図6にそのフローチャートを示す。S0A現時刻tの値を変数t0に代入する。S1ジョブ実行中であれば、ステップS2Aへ進み、そうでなければステップS5へ進む。S2At-t0<TxであればステップS1へ戻り、そうでなければ図6の処理を終了する。S5オアゲート13の一方の入力端子を一定時間高レベルにすることにより、オアゲート13にパルスを供給する。他の点は、実施例2と同一である。以上において、本発明の好適な実施例を説明したが、本発明には他にも種々の変形例が含まれ、上記実施例で述べた各構成要素の機能を実現する他の構成を用いたもの、当業者であればこれらの構成又は機能から想到するであろう他の構成も、本発明に含まれる。