"半導体層と、前記半導体層上に設けられているドレイン電極と、前記半導体層上に設けられているとともに、前記ドレイン電極から離れて設けられているソース電極と、前記半導体層上に設けられており、前記ドレイン電極と前記ソース電極の間に設けられているとともに、前記ドレイン電極と前記ソース電極の双方から離れて設けられているゲート部と、を備えており、前記半導体層は、前記ドレイン電極の下方と前記ソース電極の下方の間を横方向に伸びている第1半導体層と、前記第1半導体層上に設けられており、前記ドレイン電極の下方と前記ソース電極の下方の間を横方向に伸びているとともに、前記第1半導体層とは異なるバンドギャップの第2半導体層と、を有しており、前記第1半導体層は、高抵抗化不純物が導入されている高抵抗領域を含んでおり、前記第1半導体層と前記第2半導体層のヘテロ接合と平行な断面において、前記高抵抗領域の前記高抵抗化不純物の濃度分布が、前記ドレイン電極と前記ソース電極の少なくともいずれか一方の下方で相対的に濃く、前記ドレイン電極と前記ゲート部の間で相対的に薄くなるような断面が存在している半導体装置。前記高抵抗領域は、前記第1半導体層と前記第2半導体層のヘテロ接合までの距離が相対的に短い近接部分と相対的に長い遠隔部分を有しており、前記高抵抗領域の前記近接部分は、前記ドレイン電極と前記ソース電極の少なくともいずれか一方の下方に位置しており、前記高抵抗領域の前記遠隔部分は、前記ドレイン電極と前記ゲート部の間に位置している請求項1に記載の半導体装置。前記高抵抗領域の前記近接部分は、平面視したときに、前記ソース電極の範囲を越えて前記ゲート部側にも形成されている請求項2に記載の半導体装置。前記高抵抗領域の前記近接部分は、平面視したときに、前記ゲート部の範囲には形成されていない請求項3に記載の半導体装置。前記第1半導体層と前記第2半導体層の材料は、III族窒化物半導体であり、前記高抵抗化不純物は、炭素、鉄、亜鉛からなる群より選択される少なくとも1つを含んでいる請求項1~4のいずれか一項に記載の半導体装置。しかしながら、電子走行層104に高抵抗領域104aが形成されていると、電流コラプスという現象が発生することが知られている。電流コラプスは、炭素等の高抵抗化不純物を導入したときに形成される欠陥に電子がトラップされ、オン抵抗が急激に増加する現象として理解されている。特許文献1は、高抵抗領域104aに導入される炭素濃度を所定範囲内に設定することで、リーク電流と電流コラプスの双方を抑制する技術を提案している。図13に、特許文献1において高抵抗領域104aに導入されている炭素の濃度分布を示す。図13は、ヘテロ接合105aに平行な断面で観測したときの濃度分布を示しており、その断面は高抵抗領域104aの上面に対応している。図13に示されるように、特許文献1では、高抵抗領域104aの炭素濃度が、ヘテロ接合105aに平行な断面において一様である。このため、図12に示されるように、ヘテロ接合105aと高抵抗領域104aの間の距離104dも、ドレイン電極112の下方とソース電極118の下方の間に亘って一様である。例えば、リーク電流を抑えるためには、ヘテロ接合105aと高抵抗領域104aの間の距離104dを短くし、高抵抗領域104aの炭素濃度を濃くするのが望ましい。一方で、電流コラプスを抑えるためには、ヘテロ接合105aと高抵抗領域104aの間の距離104dを長くし、高抵抗領域104aの炭素濃度を薄くするのが望ましい。特許文献1の技術は、炭素濃度を妥協した範囲に設定することで、リーク電流と電流コラプスの双方を改善しようとするものである。このため、特許文献1の技術は、リーク電流と電流コラプスの間のトレードオフ関係を本質的に打破するものではない。本明細書で開示される技術は、リーク電流と電流コラプスのトレードオフ関係を打破し、リーク電流と電流コラプスの双方を抑制することを目的としている。本明細書で開示される技術では、リーク電流を抑制するために有効な領域に対して選択的に高抵抗領域を形成することで、リーク電流と電流コラプスのトレードオフ関係を打破することを特徴としている。より具体的には、本明細書で開示される技術では、リーク電流の経路の少なくとも一部に対して選択的に高抵抗領域を形成することで、リーク電流と電流コラプスのトレードオフ関係を打破することを特徴としている。すなわち、本明細書で開示される半導体装置は、半導体層と、ドレイン電極と、ソース電極と、ゲート部を備えている。ドレイン電極は、半導体層上に設けられている。ソース電極は、半導体層上に設けられているとともに、ドレイン電極から離れて設けられている。ゲート部は、半導体層上に設けられており、ドレイン電極とソース電極の間に設けられているとともに、ドレイン電極とソース電極の双方から離れて設けられている。ここで、ゲート部は、絶縁ゲート型であってもよく、ショットキー型であってもよい。半導体層は、第1半導体層と第2半導体層を有する。第1半導体層は、ドレイン電極の下方とソース電極の下方の間を横方向に伸びている。第2半導体層は、第1半導体層上に設けられており、ドレイン電極の下方とソース電極の下方の間を横方向に伸びているとともに、第1半導体層とは異なるバンドギャップである。第1半導体層は、高抵抗化不純物が導入されている高抵抗領域を含んでいる。第1半導体層と第2半導体層のヘテロ接合と平行な断面において、高抵抗領域の高抵抗化不純物の濃度分布が、ドレイン電極とソース電極の少なくともいずれか一方の下方で相対的に濃く、ドレイン電極とゲート部の間で相対的に薄くなるような断面が存在する。リーク電流を抑えるためには、ドレイン電極又はソース電極近傍でのキャリアの流出入を抑えることが肝要である。上記態様では、ドレイン電極とソース電極の少なくともいずれか一方の下方において高抵抗領域の高抵抗化不純物の濃度が濃く形成されているので、リーク電流に起因するキャリアの流出入が抑えられ、リーク電流が抑制される。一方で、上記態様では、ドレイン電極とゲート部の間所謂ドリフト領域において高抵抗領域の高抵抗化不純物の濃度が薄く形成されているので、電流コラプスが抑えられ、オン抵抗の増加が抑えられている。本明細書で開示される半導体装置は、ドレイン電極とソース電極の少なくともいずれか一方の下方に高抵抗領域を選択的に形成することで、リーク電流と電流コラプスのトレードオフ関係を打破することができる。本明細書で開示される半導体装置では、高抵抗領域が、第1半導体層と第2半導体層のヘテロ接合までの距離が相対的に短い近接部分と相対的に長い遠隔部分とを有していてもよい。高抵抗領域の近接部分は、ドレイン電極とソース電極の少なくともいずれか一方の下方に位置している。高抵抗領域の遠隔部分は、ドレイン電極とゲート部の間に位置している。この態様では、高抵抗領域の遠隔部分もリーク電流の経路に設けられているので、リーク電流をより抑制することができる。本明細書で開示される半導体装置では、高抵抗領域の近接部分が、平面視したときに、ソース電極の範囲を越えてゲート部側にも形成されていてもよい。この態様では、ソース電極からのキャリアの流入が確実に抑えられ、リーク電流を確実に抑えることができる。本明細書で開示される半導体装置では、高抵抗領域の近接部分が、平面視したときに、ゲート部の範囲には形成されていないのが望ましい。この態様では、ゲート部の下方においても電流コラプスが抑えられ、オン抵抗の増加が抑えられている。本明細書で開示される半導体装置では、第1半導体層と第2半導体層の材料がIII族窒化物半導体であってもよい。この場合、高抵抗化不純物は、炭素、鉄、亜鉛からなる群より選択される少なくとも1つを含むのが望ましい。本明細書で開示される半導体装置は、高抵抗領域の濃度分布を調整することにより、リーク電流と電流コラプスのトレードオフ関係を打破することができる。本明細書で開示される技術の特徴を整理しておく。第1特徴本明細書で開示される技術は、ヘテロ接合を有する半導体装置に適用される。典型的には、本明細書で開示される半導体装置は、横型のHEMTである。本明細書で開示される半導体装置の材料は特に限定されないが、典型的には、III族窒化物半導体、ガリウム砒素、アルミニウムガリウム砒素が含まれる。第2特徴本明細書で開示される半導体装置では、ヘテロ接合に平行な断面で観測したときに、高抵抗領域が形成されている部分と高抵抗領域が形成されていない部分が電子走行層に存在する。高抵抗領域が形成されている部分は、リーク電流の経路の少なくとも一部である。高抵抗領域が形成されていない部分は、ドリフト領域の少なくとも一部である。ここで、高抵抗領域とは、キャリアに対して電気抵抗が高くなる領域であり、典型的には電子に対して電気抵抗が高くなる領域である。第3特徴第2特徴において、高抵抗領域が形成されている部分は、ソース電極の下方に位置しているのが望ましい。このとき、高抵抗領域が形成されている部分は、平面視したときに、ソース電極の範囲の少なくとも一部に形成されていればよい。より好ましくは、高抵抗領域が形成されている部分は、平面視したときに、ソース電極の全範囲に形成されているのが望ましい。図1に示されるように、半導体装置1は、基板2と、基板2上に設けられている半導体層6と、半導体層6上に設けられているドレイン電極12、ソース電極18及び絶縁ゲート部16を備えている。半導体層6は、バッファ層3と、電子走行層4と、電子供給層5を有している。基板2の材料には、III族窒化物半導体が結晶成長可能なものが用いられている。この例では、基板2の材料にサファイアが用いられている。この例に代えて、基板2の材料にIII族窒化物半導体、シリコン、炭化ケイ素、酸化亜鉛が用いられてもよい。バッファ層3は、基板2上に設けられており、アンドープの窒化ガリウムGaNであり、その厚みが数十nmである。電子走行層4は、バッファ層3上に設けられており、アンドープの窒化ガリウムGaNであり、その厚みが約2.0μmである。電子走行層4は、高抵抗領域4aと低抵抗領域4bを有している。高抵抗領域4aは高抵抗化不純物として炭素が導入された領域であり、低抵抗領域4bはそのような炭素が導入されていない領域である。高抵抗領域4aは、電子走行層4と電子供給層5のヘテロ接合5aまでの距離が異なる複数の部分40A,40Bで構成されている。この例では、高抵抗領域4aは、ヘテロ接合5aまでの距離40Adが相対的に短い近接部分40Aと、ヘテロ接合5aまでの距離40Bdが相対的に長い遠隔部分40Bを有している。この例では特に、近接部分40Aがヘテロ接合5aまで最短の距離となるように構成されており、遠隔部分40Bがヘテロ接合5aまで最長の距離となるように構成されている。高抵抗領域4aの近接部分40Aは、ドレイン電極12とソース電極18の双方の下方に対応して選択的に配置されている。高抵抗領域4aの遠隔部分40Bは、絶縁ゲート部16の下方、及び、ドレイン電極12と絶縁ゲート部16の間のドリフト領域14に対応して選択的に配置されている。高抵抗領域4aの近接部分40Aとヘテロ接合5aまでの距離40Adは、約0.1~0.2μmであるのが望ましい。この例では、距離40Adが約0.1μmである。高抵抗領域4aの遠隔部分40Bとヘテロ接合5aまでの距離40Bdは、約1.0~1.5μmであるのが望ましい。この例では、距離40Bdが約1.0μmである。なお、高抵抗領域4aの遠隔部分40Bは、必要に応じて設けなくてもよい。図2に、ヘテロ接合5aに平行な断面で観測したときの炭素濃度の分布を示す。なお、この断面は、高抵抗領域4aの近接部分40Aの上面に対応している。図2に示されるように、ドレイン電極12とソース電極18の双方の下方では、炭素濃度が相対的に濃くなっており、高抵抗領域4aの近接部分40Aが形成されている。一方、ドレイン電極12とソース電極18の間では、炭素濃度が検出限界未満であり、炭素濃度が相対的に薄くなっている。すなわち、この断面では、ドレイン電極12とソース電極18の間に高抵抗領域4aが形成されておらず、低抵抗領域4bが形成されている。ここで、高抵抗領域4aとは、炭素濃度が約1×1016~1×1020cm-3の領域である。また、この炭素濃度は、例えばSIMSSecondaryIonmicroprobeMassSpectrometerによって測定することができる。また、図2に示されるように、ソース電極18の下方に選択的に設けられている近接部分40Aは、ソース電極18の範囲を越えて絶縁ゲート部16側にも設けられている。ドレイン電極12の下方に選択的に設けられている近接部分40Aも、ドレイン電極12の範囲を越えて絶縁ゲート部16側にも設けられている。図1に示されるように、電子供給層5は、電子走行層4上に設けられており、アンドープの窒化アルミニウムガリウムAlGaNであり、その厚みが約25nmである。電子供給層5は、電子走行層4よりもバンドギャップが広い。ドレイン電極12とソース電極18は、電子供給層5上に離れて設けられている。ドレイン電極12とソース電極18の材料には、チタンとアルミニウムの積層電極が用いられており、ヘテロ接合5aに電気的に接続されている。なお、ドレイン電極12とヘテロ接合5aの間の抵抗、及びソース電極18とヘテロ接合5aの間の抵抗を低減するために、ドレイン電極12及びソース電極18の下方の電子供給層5にn型の不純物例えば、シリコンを選択的に導入してもよい。絶縁ゲート部16は、電子供給層5上に設けられており、ドレイン電極12とソース電極18の間に設けられているとともに、ドレイン電極12とソース電極18の双方から離れて設けられている。絶縁ゲート部16は、ゲート電極16aとゲート絶縁膜16bを有する。ゲート電極16aは、ゲート絶縁膜16bを介して電子供給層5に対向している。次に、半導体装置1の動作を説明する。半導体装置1は、ノーマリオン型として構成されている。ドレイン電極12に正電圧が印加され、ソース電極18に接地電圧が印加され、ゲート電極16aに接地電圧が印加されていると、ヘテロ接合5aの近傍に誘起される2次元電子ガス層を介して、ソース電極18からドレイン電極12に向けて電子が走行する。これにより、半導体装置1はオン状態となる。半導体装置1では、高抵抗領域4aの遠隔部分40Bが、絶縁ゲート部16の下方及びドリフト領域14に対応して形成されている。このため、絶縁ゲート部16の下方及びドリフト領域14では、ヘテロ接合に誘起される2次元電子ガス層と高抵抗領域4aの遠隔部分40Bの間の距離が十分に長いので、電流コラプスが効果的に抑えられており、オン抵抗の増加が抑えられている。ゲート電極16aに負電圧が印加されると、絶縁ゲート部16の下方に空乏層が形成され、2次元電子ガス層の電子が枯渇し、2次元電子ガス層を介した電子の走行が停止する。これにより、半導体装置1はオフ状態となる。図3に、オフ状態において半導体装置1に形成される空乏層8の様子を示す。図3に示されるように、空乏層8は、絶縁ゲート部16の下方に形成されており、ヘテロ接合5aを超えて電子走行層4の一部にまで伸びている。図3に示されるように、半導体装置1では、空乏層が形成されない範囲に対応して高抵抗領域4aが形成されている。換言すると、空乏層を迂回して流れようとするリーク電流の経路に対応して高抵抗領域4aが選択的に形成されている。このため、半導体装置1では、空乏層を迂回して流れようとするリーク電流が効果的に抑制されている。このように、半導体装置1は、リーク電流とラプラス現象の双方を改善することができる。以下、半導体装置1の他の特徴を列記する。1半導体装置1では、高抵抗領域4aの近接部分40Aが、ヘテロ接合5aに直接的に接触しておらず、ヘテロ接合5aとの間に距離40Adが設けられている。これにより、ドレイン電極12及びソース電極18のコンタクト抵抗の増加が抑えられている。なお、ドレイン電極12及びソース電極18のコンタクト抵抗を低減させるために、ドレイン電極12と近接部分40Aの間、及びソース電極18と近接部分40Aの間にシリコンを導入し、n型にしてもよい。2半導体装置1では、高抵抗領域4aの近接部分40Aが、平面視したときに、ドレイン電極12の範囲及びソース電極18の範囲を超えて設けられている。ドレイン電極12及びソース電極18の下方は、リーク電流に起因する電子の流入口であり、この流入口を確実に覆うように高抵抗領域4aの近接部分40Aを形成することで、リーク電流を確実に抑えることができる。次に、図4~図6を参照して、半導体装置1の変形例を例示する。図4の例では、高抵抗領域4aの近接部分40Aが、ソース電極18の下方にのみ選択的に設けられていることを特徴としている。図5の例では、ソース電極18の下方に選択的に設けられている近接部分40Aが、絶縁ゲート部16の下方にも設けられていることを特徴としている。図6の例では、高抵抗領域4aの炭素濃度の分布が連続的に変化していることを特徴としている。いずれの例でも、ソース電極18の下方に近接部分40Aが選択的に形成され、さらにドリフト領域14には近接部分40Aが形成されていないので、リーク電流と電流コラプスの双方を抑制することができる。半導体装置1の第1の製造方法以下、図面を参照して半導体装置1の第1の製造方法を説明する。まず、図7に示されるように、基板2とバッファ層3と炭素が導入された高抵抗領域4aが積層した積層基板を用意する。バッファ層3は、低温下の有機金属気相成長法MOCVDMetalOrganicChemicalVaporDepositionを利用して、基板2上に結晶成長される。高抵抗領域4aも、MOCVD技術を利用して、バッファ層3上に結晶成長される。一例では、炭素源としてアセチレンが用いられる。又は、有機金属ガスのメチル基を炭素源として用いることができる。次に、図8に示されるように、高抵抗領域4a上にマスク22をパターニングした後に、エッチング技術を利用して、高抵抗領域4aの一部を除去する。このとき、必要に応じて、バッファ層3が露出するまで高抵抗領域4aの一部を除去してもよい。次に、図9に示されるように、MOCVD技術を利用して、高抵抗領域4a上に低抵抗領域4bと電子供給層5が結晶成長される。それ以降は、既知技術を利用して、高抵抗領域4aの近接部分40Aに対応してドレイン電極12及びソース電極18を形成し、高抵抗領域4aの遠隔部分40Bに対応して絶縁ゲート部16を形成し、半導体装置1を完成させることができる。半導体装置1の第2の製造方法以下、図面を参照して半導体装置1の第2の製造方法を説明する。まず、図10に示されるように、基板2とバッファ層3と炭素が導入された高抵抗領域4aの一部と低抵抗領域4bの一部が積層した積層基板を用意する。バッファ層3、高抵抗領域4a及び低抵抗領域4bは、MOCVD技術を利用して、基板2上に結晶成長される。次に、図11に示されるように、低抵抗領域4b上にマスク24をパターニングした後に、イオン注入技術を利用して、低抵抗領域4bの一部に炭素を導入し、低抵抗領域4bの一部を高抵抗領域4aに変化させる。この後に、MOCVD技術を利用して、低抵抗領域4bの残りの一部と電子供給層5を結晶成長させる図8参照。このように、イオン注入技術を利用する製造方法では、第1の製造方法に比して半導体層の表面の平坦性が改善される。それ以降は、既知技術を利用して、高抵抗領域4aの近接部分40Aに対応してドレイン電極12及びソース電極18を形成し、高抵抗領域4aの遠隔部分40Bに対応して絶縁ゲート部16を形成し、半導体装置1を完成させることができる。以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。"