"一対の入力端子から入力された入力電流信号の差動入力成分を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換し、一対の出力端子から出力する増幅器本体と、前記一対の入力端子に接続されて、これら入力端子のそれぞれの信号を合成することにより前記入力電流信号の同相入力成分を示す同相入力電圧を出力する入力信号合成回路と、前記一対の出力端子に接続されて、これら出力端子のそれぞれの信号を合成することにより前記出力電圧信号の同相出力成分を示す同相出力電圧を生成し、この同相出力電圧を参照電圧として出力する出力信号合成回路と、前記同相入力電圧と前記参照電圧との差電圧に応じた制御信号を出力する制御用増幅器と、前記一対の入力端子にそれぞれ接続されて、前記制御信号に応じた量の電流を前記入力電流信号から引き抜く一対の可変電流源とを備え、前記入力信号合成回路は、一端が前記一対の入力端子のうちの非反転入力端子に接続され、他端が入力信号合成回路の出力端子に接続された第1の抵抗と、一端が前記一対の入力端子のうちの反転入力端子に接続され、他端が入力信号合成回路の出力端子に接続された第2の抵抗と、一端が入力信号合成回路の出力端子に接続された第3の抵抗と、一端が前記第3の抵抗の他端に接続され、他端が接地された第1の容量とから構成され、前記出力信号合成回路は、一端が前記一対の出力端子のうちの非反転出力端子に接続され、他端が出力信号合成回路の出力端子に接続された第4の抵抗と、一端が前記一対の出力端子のうちの反転出力端子に接続され、他端が出力信号合成回路の出力端子に接続された第5の抵抗と、一端が出力信号合成回路の出力端子に接続された第6の抵抗と、一端が前記第6の抵抗の他端に接続され、他端が接地された第2の容量とから構成されることを特徴とする差動トランスインピーダンス増幅器。請求項1記載の差動トランスインピーダンス増幅器において、前記第1、第2の抵抗を前記第4、第5の抵抗と同じ抵抗値とし、前記第3の抵抗を前記第6の抵抗と同じ抵抗値とし、前記第1の容量を前記第2の容量と同じ容量値とすることを特徴とする差動トランスインピーダンス増幅器。請求項1または2記載の差動トランスインピーダンス増幅器において、前記増幅器本体は、ベースが前記非反転入力端子に接続された第1のトランジスタと、ベースが前記反転入力端子に接続された第2のトランジスタと、ベースが前記第1のトランジスタのコレクタに接続され、コレクタに電源電圧が供給され、エミッタが前記反転出力端子に接続された第3のトランジスタと、ベースが前記第2のトランジスタのコレクタに接続され、コレクタに電源電圧が供給され、エミッタが前記非反転出力端子に接続された第4のトランジスタと、一端に電源電圧が供給され、他端が前記第1のトランジスタのコレクタに接続された第7の抵抗と、一端に電源電圧が供給され、他端が前記第2のトランジスタのコレクタに接続された第8の抵抗と、一端が前記第1のトランジスタのエミッタに接続され、他端が前記第2のトランジスタのエミッタに接続された第9の抵抗と、一端が前記非反転入力端子に接続され、他端が前記反転出力端子に接続された第1の帰還抵抗と、一端が前記反転入力端子に接続され、他端が前記非反転出力端子に接続された第2の帰還抵抗と、前記第1の帰還抵抗に並列に接続された第3の容量と、前記第2の帰還抵抗に並列に接続された第4の容量と、前記第1のトランジスタに定電流を供給する第1の電流源と、前記第2のトランジスタに定電流を供給する第2の電流源と、前記第3のトランジスタに定電流を供給する第3の電流源と、前記第4のトランジスタに定電流を供給する第4電流源とから構成されることを特徴とする差動トランスインピーダンス増幅器。請求項3記載の差動トランスインピーダンス増幅器において、前記第3の容量は、ベースが前記反転出力端子に接続され、コレクタおよびエミッタが前記非反転入力端子に接続された第5のトランジスタから構成され、前記第4の容量は、ベースが前記非反転出力端子に接続され、コレクタおよびエミッタが前記反転入力端子に接続された第6のトランジスタから構成されることを特徴とする差動トランスインピーダンス増幅器。従来の差動トランスインピーダンス増幅器50において、入力インピーダンスに着目する。差動入力インピーダンスZIDは、前述した議論におけるIid,Vidから、ZID=Vid/Iidにより求められる。前述した議論においてRFIid=11/GDVod=1GDVidであるから、ZID=RF/1GDと導出される。一方、従来の差動トランスインピーダンス増幅器50に、同相電流信号が入力した場合を考える。この場合、非反転入力端子ITと反転入力端子ICにはともにIicの入力電流信号があって、非反転入力端子ITと反転入力端子ICにはともにVicの電圧が発生する。コア差動増幅器51の同相電圧増幅率を-GCとすると、非反転出力端子OTと反転出力端子OCにはともに-Vocの電圧が発生し、VicとVocとの間には、Voc=GCVicの関係が成り立つ。帰還抵抗RF1とRF2の電圧降下は、それぞれ非反転入力端子IT-反転出力端子OC間電圧、反転入力端子IC-非反転出力端子OT間電圧に等しく、1GCVicである。この値はRFIicと等しくなるはずであるので、同相入力インピーダンスZIC=Vic/Iicは、ZIC=RF/1GCで表される。この際、コア差動増幅器51では、一般に、GDが1に比べて充分大きな値となり、GCが1に比べて充分小さい値となるよう設計されており、その結果、同相除去比GD/GCは極めて大きくなっている。こうしたGD,GCに関する性質を考慮すると、ZIDはRFをGDで除した値とほぼ等しく、RFに比べて小さい値となり、ZICはほぼRFに等しい値となる。ここで、差動トランスインピーダンス増幅器50に同相入力電流成分Iicが入力された場合には、入力端子ITおよびICの電位がZICIicだけ増加することになる。また、ZIC≒RFであることを考慮するとRFIic程度と見積もられ、この変化量は差動入力電流成分Iidが入力された場合の変化量ZIDIid≒RFIid/GDに比べて極めて大きくなる。このため、従来の差動トランスインピーダンス増幅器によれば、同相電流入力がある場合に増幅器が良好な特性を発揮する条件から逸脱しやすくなり、出力波形が歪みやすくなるなどの不具合が発生するという問題点があった。本発明はこのような課題を解決するためのものであり、同相入力電流成分に対する耐性の大きな差動トランスインピーダンス増幅器を提供することを目的としている。本発明の差動トランスインピーダンス増幅器は、一対の入力端子から入力された入力電流信号の差動入力成分を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換し、一対の出力端子から出力する増幅器本体と、前記一対の入力端子に接続されて、これら入力端子のそれぞれの信号を合成することにより前記入力電流信号の同相入力成分を示す同相入力電圧を出力する入力信号合成回路と、前記一対の出力端子に接続されて、これら出力端子のそれぞれの信号を合成することにより前記出力電圧信号の同相出力成分を示す同相出力電圧を生成し、この同相出力電圧を参照電圧として出力する出力信号合成回路と、前記同相入力電圧と前記参照電圧との差電圧に応じた制御信号を出力する制御用増幅器と、前記一対の入力端子にそれぞれ接続されて、前記制御信号に応じた量の電流を前記入力電流信号から引き抜く一対の可変電流源とを備え、前記入力信号合成回路は、一端が前記一対の入力端子のうちの非反転入力端子に接続され、他端が入力信号合成回路の出力端子に接続された第1の抵抗と、一端が前記一対の入力端子のうちの反転入力端子に接続され、他端が入力信号合成回路の出力端子に接続された第2の抵抗と、一端が入力信号合成回路の出力端子に接続された第3の抵抗と、一端が前記第3の抵抗の他端に接続され、他端が接地された第1の容量とから構成され、前記出力信号合成回路は、一端が前記一対の出力端子のうちの非反転出力端子に接続され、他端が出力信号合成回路の出力端子に接続された第4の抵抗と、一端が前記一対の出力端子のうちの反転出力端子に接続され、他端が出力信号合成回路の出力端子に接続された第5の抵抗と、一端が出力信号合成回路の出力端子に接続された第6の抵抗と、一端が前記第6の抵抗の他端に接続され、他端が接地された第2の容量とから構成されることを特徴とするものである。また、本発明の差動トランスインピーダンス増幅器の1構成例は、前記第1、第2の抵抗を前記第4、第5の抵抗と同じ抵抗値とし、前記第3の抵抗を前記第6の抵抗と同じ抵抗値とし、前記第1の容量を前記第2の容量と同じ容量値とすることを特徴とするものである。また、本発明の差動トランスインピーダンス増幅器の1構成例において、前記増幅器本体は、ベースが前記非反転入力端子に接続された第1のトランジスタと、ベースが前記反転入力端子に接続された第2のトランジスタと、ベースが前記第1のトランジスタのコレクタに接続され、コレクタに電源電圧が供給され、エミッタが前記反転出力端子に接続された第3のトランジスタと、ベースが前記第2のトランジスタのコレクタに接続され、コレクタに電源電圧が供給され、エミッタが前記非反転出力端子に接続された第4のトランジスタと、一端に電源電圧が供給され、他端が前記第1のトランジスタのコレクタに接続された第7の抵抗と、一端に電源電圧が供給され、他端が前記第2のトランジスタのコレクタに接続された第8の抵抗と、一端が前記第1のトランジスタのエミッタに接続され、他端が前記第2のトランジスタのエミッタに接続された第9の抵抗と、一端が前記非反転入力端子に接続され、他端が前記反転出力端子に接続された第1の帰還抵抗と、一端が前記反転入力端子に接続され、他端が前記非反転出力端子に接続された第2の帰還抵抗と、前記第1の帰還抵抗に並列に接続された第3の容量と、前記第2の帰還抵抗に並列に接続された第4の容量と、前記第1のトランジスタに定電流を供給する第1の電流源と、前記第2のトランジスタに定電流を供給する第2の電流源と、前記第3のトランジスタに定電流を供給する第3の電流源と、前記第4のトランジスタに定電流を供給する第4電流源とから構成されることを特徴とするものである。また、本発明の差動トランスインピーダンス増幅器の1構成例において、前記第3の容量は、ベースが前記反転出力端子に接続され、コレクタおよびエミッタが前記非反転入力端子に接続された第5のトランジスタから構成され、前記第4の容量は、ベースが前記非反転出力端子に接続され、コレクタおよびエミッタが前記反転入力端子に接続された第6のトランジスタから構成されることを特徴とするものである。本発明によれば、入力信号合成回路と、出力信号合成回路と、制御用増幅器と、可変電流源とを設けることにより、入力電流信号に含まれる同相入力成分を一対の可変電流源により吸収し、一対の入力端子に対する同相入力電圧を参照電圧に応じた一定電圧に保持することができ、同相入力電流成分に対する耐性の大きな差動トランスインピーダンス増幅器を実現することが可能となる。したがって、差動トランスインピーダンス増幅器が、良好な特性を発揮する条件から逸脱しにくくなり、出力波形の歪みなどの不具合の発生を抑制することができる。また、本発明では、入力信号合成回路を第1、第2の抵抗に加えて第3の抵抗と第1の容量とから構成し、出力信号合成回路を第4、第5の抵抗に加えて第6の抵抗と第2の容量とから構成することにより、入力信号合成回路と制御用増幅器と可変電流源とからなる帰還ループの位相回転量を減少させ、位相余裕を増大させることができ、制御用増幅器が発振状態に陥る可能性を低減することができる。また、本発明では、第1、第2の抵抗を第4、第5の抵抗と同じ抵抗値とし、第3の抵抗を第6の抵抗と同じ抵抗値とし、第1の容量を第2の容量と同じ容量値とすることにより、制御用増幅器のより安定的な動作を実現することができる。また、本発明では、第1、第2の帰還抵抗に並列に第3、第4の容量を接続することにより、増幅器本体の高周波領域での過剰な利得ピークを抑圧することができ、増幅器本体が発振状態に陥って増幅器としての機能不全に到るまでの余裕を拡大することができる。また、本発明では、第3、第4の容量をトランジスタから構成することにより、増幅器本体を製造する際のトランジスタの製造プロセスをそのまま第3、第4の容量の製造プロセスに流用することができるので、プロセスバラツキを小さくすることができ、増幅器本体の利得ピーク抑圧量の精度を高めることができる。以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の実施の形態に係る差動トランスインピーダンス増幅器の構成を示すブロック図である。本実施の形態の差動トランスインピーダンス増幅器10は、非反転入力端子ITと反転入力端子ICとから入力された入力電流信号を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換し、非反転出力端子OTと反転出力端子OCとから出力する機能を有している。本実施の形態は、入力端子IT,ICのそれぞれに一対の可変電流源を接続し、入力信号合成回路で得られた、入力端子IT,ICのそれぞれの信号を合成した同相入力電圧と、基準となる参照電圧との差電圧に応じた制御信号を制御用増幅器で生成し、可変電流源で、この制御信号に応じた量の電流を入力電流信号から引き抜くようにしたものである。この差動トランスインピーダンス増幅器10には、主な回路部として、増幅器本体11と、入力信号合成回路12と、制御用増幅器13と、出力信号合成回路15と、可変電流源IS1,IS2とが設けられている。増幅器本体11は、非反転入力端子と反転出力端子との間に帰還抵抗RF1が接続されるとともに、反転入力端子と非反転出力端子との間に帰還抵抗RF2が接続されたコア差動増幅器11Aからなり、差動トランスインピーダンス増幅器10の入力端子IT,ICから入力された入力電流信号を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換し、一対の出力端子から出力する機能を有している。入力信号合成回路12は、入力端子IT,ICに接続されて、これら入力端子IT,ICのそれぞれの信号、すなわち非反転入力信号と反転入力信号とを合成して、入力電流信号の同相入力成分を示す同相入力電圧を出力する機能を有している。出力信号合成回路15は、差動トランスインピーダンス増幅器10の出力端子OT,OCに接続されて、これら出力端子OT,OCのそれぞれの信号、すなわち非反転出力信号と反転出力信号とを合成することにより出力電圧信号の同相出力成分を示す同相出力電圧を生成し、得られた同相出力電圧を参照電圧VREFとして制御用増幅器13の反転入力端子へ出力する機能を有している。制御用増幅器13は、一般的なオペアンプなどの増幅器からなり、入力信号合成回路12で得られた同相入力電圧を非反転入力端子から取り込むとともに、出力信号合成回路15で得られた参照電圧VREFを反転入力端子から取り込み、これら同相入力電圧と参照電圧VREFとの差電圧を増幅することにより、差電圧に応じた電圧値を有する制御信号を出力する機能を有している。この制御信号は、同相入力電圧が参照電圧VREFを上回ると電圧値が上昇し、同相入力電圧が参照電圧VREFを下回ると電圧値が低下する。可変電流源IS1,IS2は、入力端子IT,ICにそれぞれ接続されて、入力電流信号、すなわち入力端子IT,ICの非反転入力信号と反転入力信号とから、制御信号に応じた同じ量の電流をそれぞれ引き抜く機能を有している。この可変電流源IS1,IS2は、制御信号の電圧値が上昇すると電流引抜量が増加し、制御信号の電圧値が低下すると電流引抜量が減少する。次に、図1を参照して、本実施の形態の差動トランスインピーダンス増幅器10の動作について説明する。入力端子IT,ICから入力電流信号が入力された場合、入力信号合成回路12は、これら入力端子IT,ICの非反転入力信号と反転入力信号とを合成して、入力電流信号の同相入力成分を示す同相入力電圧を出力する。出力信号合成回路15は、出力端子OT,OCのそれぞれの信号、すなわち非反転出力信号と反転出力信号とを合成することにより出力電圧信号の同相出力成分を示す同相出力電圧を生成し、この同相出力電圧を参照電圧VREFとして出力する。増幅器本体11を構成するコア差動増幅器11Aの入力インピーダンスは非常に高くなっているため、増幅器本体11に入力された入力電流信号は、帰還抵抗RF1,RF2を介して出力端子OT,OCに流れる。このため、増幅器本体11では、入力電流信号の同相入力電流成分がゼロになると、入力端子IT,ICの同相電圧と出力端子OT,OCの同相電圧とが一致する。また、増幅器本体11を構成するコア差動増幅器11Aの同相除去比は非常に大きいため、出力端子OT,OCの同相電圧は入力端子IT,ICの同相電圧の値に対する依存性が小さいという性質を持つ。したがって、出力端子IT,ICの同相電圧、すなわち出力電圧信号の同相出力成分を参照電圧VREFとして用いることができる。制御用増幅器13は、入力信号合成回路12から出力された同相入力電圧と出力信号合成回路15から出力された参照電圧VREFとの差電圧を増幅することにより、差電圧に応じた電圧値を有する制御信号を出力する。可変電流源IS1,IS2は、制御用増幅器13から出力された制御信号の電圧に応じた量の電流を、入力端子IT,ICの入力電流信号から引き抜く。前述のとおり、制御用増幅器13は、同相入力電圧が参照電圧VREFより高いと可変電流源IS1,IS2の電流量を増やすように制御信号の電圧を変化させ、逆に同相入力電圧が参照電圧VREFより低いと可変電流源IS1,IS2の電流量を減らすように制御信号の電圧を変化させる。入力端子IT,ICから出力端子OT,OCへ流れる同相信号電流成分が存在するとき、入力端子IT,ICの電圧は出力端子OT,OCの電圧より高くなる。これは同相入力電圧が参照電圧VREFより高いことを意味するから、制御用増幅器13は可変電流源IS1,IS2の電流量を増やすように動作する。このような動作の結果、最終的には、入力端子IT,ICから出力端子OT,OCへ流れていた同相信号電流成分は、入力端子IT,ICから電流源IS1,IS2へ流れるようになる。すなわち、入力端子IT,ICから出力端子OT,OCへ流れる同相信号電流成分はほぼ無くなり、増幅器本体11はあたかも同相信号電流成分が無いような状態で増幅動作を行う。同相信号電流成分が無い状態では、本来増幅させたい差動信号電流成分のみが歪まずに増幅されるようになる。以上のように、本実施の形態では、入力端子IT,ICのそれぞれに一対の可変電流源IS1,IS2を接続し、入力信号合成回路12で得られた、入力端子IT,ICのそれぞれの信号を合成した同相入力電圧と、出力信号合成回路15で得られた参照電圧VREFとの差電圧に応じた制御信号を制御用増幅器13で生成し、可変電流源IS1,IS2で、この制御信号に応じた量の電流を入力電流信号から引き抜くようにしたので、入力電流信号に含まれる同相入力成分は可変電流源IS1,IS2によって吸収され、入力端子IT,ICに対する同相入力電圧を、参照電圧VREFに応じた一定電圧に保持することができる。これにより、本実施の形態では、同相入力電流成分に対する耐性の大きな差動トランスインピーダンス増幅器を実現することが可能となる。次に、本実施の形態の差動トランスインピーダンス増幅器10の構成についてより詳細に説明する。図2は差動トランスインピーダンス増幅器10の構成を示す回路図である。各回路ブロックについてその構成を以下に述べる。増幅器本体11は、ベースが差動トランスインピーダンス増幅器10の非反転入力端子ITに接続されたトランジスタQ11と、ベースが差動トランスインピーダンス増幅器10の反転入力端子ICに接続されたトランジスタQ12と、ベースがトランジスタQ11のコレクタに接続され、コレクタに電源電圧VCCが供給され、エミッタが差動トランスインピーダンス増幅器10の反転出力端子OCに接続されたトランジスタQ13と、ベースがトランジスタQ12のコレクタに接続され、コレクタに電源電圧VCCが供給され、エミッタが差動トランスインピーダンス増幅器10の非反転出力端子OTに接続されたトランジスタQ14と、ベースが反転出力端子OCに接続され、コレクタおよびエミッタが非反転入力端子ITに接続されたトランジスタQ15と、ベースが非反転出力端子OTに接続され、コレクタおよびエミッタが反転入力端子ICに接続されたトランジスタQ16と、一端に電源電圧VCCが供給され、他端がトランジスタQ11のコレクタに接続された抵抗R11と、一端に電源電圧VCCが供給され、他端がトランジスタQ12のコレクタに接続された抵抗R12と、一端がトランジスタQ11のエミッタに接続され、他端がトランジスタQ12のエミッタに接続された抵抗R13と、一端が非反転入力端子ITに接続され、他端が反転出力端子OCに接続された帰還抵抗RF1と、一端が反転入力端子ICに接続され、他端が非反転出力端子OTに接続された帰還抵抗RF2と、一端がトランジスタQ11のエミッタに接続され、他端に電源電圧VEEが供給される電流源I11と、一端がトランジスタQ12のエミッタに接続され、他端に電源電圧VEEが供給される電流源I12と、一端がトランジスタQ13のエミッタに接続され、他端に電源電圧VEEが供給される電流源I13と、一端がトランジスタQ14のエミッタに接続され、他端に電源電圧VEEが供給される電流源I14とから構成されている。トランジスタQ11~Q16と抵抗R11~R13と電流源I11~I14とは、図1のコア差動増幅器11Aを構成している。図2に示した増幅器本体11の構成は、図6に示した従来の構成と類似しているが、以下の2点が異なっている。1図6における抵抗RE1,RE2が縮退して本実施の形態における抵抗R13となると同時に、図6における電流源IS10が2つに分割されて本実施の形態における電流源I11,I12となっている。2本実施の形態では、従来の構成では存在しなかったトランジスタQ15,Q16を設けている。1の相違点については、図6に示した従来の構成および本実施の形態の構成共にトランジスタ差動対の構成としては公知のものである。2の相違点については、トランジスタQ15,Q16のベース-コレクタ間の容量およびベース-エミッタ間の容量を帰還抵抗RF1,RF2と並列に接続することにより、増幅器本体11の高周波領域での過剰ピーキング抑圧を図ることを目的としたものである。この高周波領域での過剰ピーキング抑圧の目的とその様子については、後段で詳述する。制御用増幅器13は、ベースが後述する入力信号合成回路12の出力端子に接続されたトランジスタQ21と、ベースが後述する出力信号合成回路15の出力端子に接続されたトランジスタQ22と、ベースがトランジスタQ22のコレクタに接続され、コレクタに電源電圧VCCが供給されるトランジスタQ23と、一端に電源電圧VCCが供給され、他端がトランジスタQ21のコレクタに接続された抵抗R21と、一端に電源電圧VCCが供給され、他端がトランジスタQ22のコレクタに接続された抵抗R22と、一端がトランジスタQ21,Q22のエミッタに接続され、他端に電源電圧VEEが供給される電流源I21,I22と、一端がトランジスタQ23のエミッタに接続され、他端に電源電圧VEEが供給される電流源I23とから構成されている。この制御用増幅器13において、トランジスタQ21,Q22と抵抗R21、R22と電流源I21,I22とは差動増幅器を構成している。トランジスタQ21のベースが差動増幅器の非反転入力端子、トランジスタQ22のベースが差動増幅器の反転入力端子、トランジスタQ22のコレクタと抵抗R22との接続点が差動増幅器の非反転出力端子である。トランジスタQ23と電流源I23とはエミッタフォロワを構成している。このエミッタフォロワは、前段の差動増幅器の非反転出力端子を入力とし、差動増幅器の出力信号の極性を反転することなく出力する。すなわち、制御用増幅器13全体の入出力端子の構成は、トランジスタQ21のベースが非反転入力端子、トランジスタQ22のベースが反転入力端子、トランジスタQ23のエミッタと電流源I23との接続点が非反転出力端子となる。入力信号合成回路12は、一端が非反転入力端子ITに接続され、他端が入力信号合成回路12の出力端子に接続された抵抗R31と、一端が反転入力端子ICに接続され、他端が入力信号合成回路12の出力端子に接続された抵抗R32と、一端が入力信号合成回路12の出力端子に接続された抵抗R33と、一端が抵抗R33の他端に接続され、他端に電源電圧VEEが供給される容量C31とから構成されている。抵抗R31,R32としては、互いに等しい抵抗値であって、増幅器本体11の入力インピーダンスより十分大きな抵抗値を持つ抵抗素子を用いる。入力信号合成回路12は、抵抗R31,R32のみで構成することも可能である。これに対して、本実施の形態では、入力信号合成回路12の出力端子と接地電位VEEとの間に抵抗R33と容量C31の直列接続素子を接続している点を特徴とする。この抵抗R33と容量C31の直列接続素子により、入力信号合成回路12における高周波領域での位相回転量を減じることが可能となっている。この高周波領域における位相回転量の減少効果についての目的とその様子については、後段で詳述する。出力信号合成回路15は、一端が非反転出力端子OTに接続され、他端が出力信号合成回路15の出力端子に接続された抵抗R41と、一端が反転出力端子OCに接続され、他端が出力信号合成回路15の出力端子に接続された抵抗R42と、一端が出力信号合成回路15の出力端子に接続された抵抗R43と、一端が抵抗R43の他端に接続され、他端に電源電圧VEEが供給される容量C41とから構成されている。抵抗R41,R42としては、互いに等しい抵抗値であって、増幅器本体11の出力インピーダンスより十分大きな抵抗値を持つ抵抗素子を用いる。出力信号合成回路15は、抵抗R41,R42のみで構成することも可能である。これに対して、本実施の形態では、出力信号合成回路15の出力端子と接地電位VEEとの間に抵抗R43と容量C41の直列接続素子を接続している点を特徴とする。この抵抗R43と容量C41の直列接続素子により、出力信号合成回路15における高周波領域での位相回転量を減じることが可能となっている。この位相回転量の減少効果についての目的とその様子については、後段で詳述する。なお、本実施の形態では、抵抗R41,R42を抵抗R31,R32と同じ抵抗値とし、抵抗R43を抵抗R33と同じ抵抗値とし、容量C41を容量C31と同じ容量値とし、入力信号合成回路12と出力信号合成回路15の素子構成を同一にしている。可変電流源IS1は、ベースが制御用増幅器13の出力端子に接続され、コレクタが非反転入力端子ITに接続されたトランジスタQ51と、一端がトランジスタQ51のエミッタに接続され、他端に電源電圧VEEが供給される抵抗R51とから構成されている。可変電流源IS2は、ベースが制御用増幅器13の出力端子に接続され、コレクタが反転入力端子ICに接続されたトランジスタQ52と、一端がトランジスタQ52のエミッタに接続され、他端に電源電圧VEEが供給される抵抗R52とから構成されている。可変電流源IS1,IS2は、それぞれトランジスタQ51,Q52のベースに印加されている制御用増幅器13の出力電圧に応じて、トランジスタQ51,Q52のコレクタ電流を増減する。制御用増幅器13から出力される制御信号の電圧が増加したときはコレクタ電流を増加させ、逆に制御信号の電圧が減少したときはコレクタ電流を減少させる。前述の2で述べたとおり、本実施の形態は、増幅器本体11にトランジスタQ15,Q16を設けたことを特徴とする。このトランジスタQ15,Q16は、それぞれコレクタとエミッタとが接続されており、ベース-コレクタ間の容量とベース-エミッタ間の容量とが並列に接続された容量素子として用いられる。トランジスタQ15からなる容量素子は帰還抵抗RF1と並列に接続されており、トランジスタQ16からなる容量素子は帰還抵抗RF2と並列に接続されている。このため、トランジスタQ15からなる容量素子と帰還抵抗RF1との並列合成インピーダンスおよびトランジスタQ16からなる容量素子と帰還抵抗RF2との並列合成インピーダンスは、トランジスタQ15,Q16のために高周波領域で低下する。増幅器本体11の利得は、これらの並列合成インピーダンスに比例することから、トランジスタQ15,16のために高周波領域で低下することになる。本実施の形態は、この増幅器本体11の高周波領域における利得低下現象を過剰ピーク抑圧に用いている。この様子を図3に示す。図3は増幅器本体11の利得の周波数特性をシミュレーションした結果を示す図である。図3において、30は本実施の形態の増幅器本体11からトランジスタQ15,Q16を削除した場合の利得の周波数特性を示し、31は本実施の形態の増幅器本体11の利得の周波数特性を示している。本実施の形態からトランジスタQ15,Q16を削除した状態では、利得の周波数特性は10GHzを超えた周波数領域でピークを持ち、DC利得から7.7dBも上昇した利得を有する。このような高周波領域での過剰な利得ピークは、トランジスタ作製プロセスのバラつきによる素子パラメータ変動、電源変動、温度変動の下で最悪の場合、増幅器本体11の発振を引き起し、増幅器として機能不全をもたらす可能性が大きい。これに対して本実施の形態では、トランジスタQ15,Q16を設けることにより、DC利得に対する利得ピークの高さを3.3dBまで抑圧することができる。すなわち、本実施の形態では、増幅器本体11が発振状態に陥って増幅器としての機能不全に到るまでの余裕を拡大することができる。また、本実施の形態では、帰還抵抗RF1,RF2に並列に接続する容量素子としてトランジスタQ15,Q16を用いることにより、増幅器本体11を製造する際のトランジスタの製造プロセスをそのまま容量素子の製造プロセスに流用することができるので、別途容量を作製する場合よりもプロセスバラツキを小さくすることができ、増幅器本体11の利得ピーク抑圧量の精度を高めることができる。次に、本実施の形態は、入力信号合成回路12に抵抗R33と容量C31とを設け、出力信号合成回路15に抵抗R43と容量C41とを設けたことを更なる特徴とする。本実施の形態では、入力端子IT,ICに流れ込む同相電流を可変電流源IS1,IS2で吸い込むために、入力信号合成回路12→制御用増幅器13→可変電流源IS1,IS2→入力信号合成回路12→なる帰還ループが存在している。当該帰還ループを制御用増幅器13内のトランジスタQ23のベース端子で切断し、帰還ループの位相余裕を計算した結果を図4A、図4Bに示す。図4Aは帰還ループの利得の周波数特性を示し、図4Bは帰還ループの位相の周波数特性を示している。図4A、図4Bにおいて、40は本実施の形態から抵抗R33,R43を削除し、入力信号合成回路12の出力端子と接地電位VEEとの間に容量C31のみを残し、出力信号合成回路15の出力端子と接地電位VEEとの間に容量C41のみを残した場合の利得の周波数特性を示し、42はこの場合の位相の周波数特性を示し、41は本実施の形態の利得の周波数特性を示し、43は本実施の形態の位相の周波数特性を示している。本実施の形態では、位相余裕が95度確保されているが、抵抗R33,R43を削除して容量C31,C41のみを残した場合には、位相余裕が62度まで減少することが分かる。すなわち、抵抗R33,R43の存在、特に入力信号合成回路12と制御用増幅器13と可変電流源IS1,IS2とからなる帰還ループに含まれている抵抗R33の存在により位相回転量が減少し、位相余裕が増大することが分かる。位相余裕の増大は、帰還ループにおいて同相信号が帰還されて発振状態に陥る可能性が減ることを意味する。また、入力信号合成回路12の出力は制御用増幅器13の非反転入力端子に接続され、出力信号合成回路15の出力は制御用増幅器13の反転入力端子に接続されるが、本実施の形態のように入力信号合成回路12と出力信号合成回路15の素子構成を同一にすることで、同じ周波数帯域成分の信号が制御用増幅器13の非反転入力端子と反転入力端子の両者に入力される。同じ周波数帯域成分を有する2つの入力信号を制御用増幅器13に入力することから、突発的な差動入力信号の大小反転が回避され、制御用増幅器13はより安定的な動作が可能となる。なお、本実施の形態では、入力端子IT,ICに流れ込む同相電流を可変電流源IS1,IS2で吸い込むために、増幅器本体11→出力信号合成回路15→制御用増幅器13→可変電流源IS1,IS2→増幅器本体11→なる帰還ループも存在している。本実施の形態では、前述のとおり増幅器本体11の利得ピークを抑圧することにより、この帰還ループの動作の安定性に寄与することができる。"