入射光に応じた信号電荷を生成して蓄積する光電変換部を有する画素が2次元行列状に配置された画素アレイと、前記光電変換部のリセットを選択行毎に実施し、前記画素の信号の読み出しを選択行毎に実施し、前記読み出しを実施する読み出し期間では、前記光電変換部のリセットが実施される行数が各行の前記読み出し期間で一定になるように、露光前の前記光電変換部に対するリセットが実施される行数の変化に応じて、前記読み出しが終了した任意の行の前記光電変換部に対してリセットを実施する垂直走査回路とを備えていることを特徴とする撮像装置。請求項1記載の撮像装置において、前記任意の行は、オプティカルブラック領域の行であることを特徴とする撮像装置。請求項2記載の撮像装置において、前記任意の行は、前記信号が最初に読み出される行から順次選択されることを特徴とする撮像装置。ローリングシャッタ方式では、例えば、露光前の画素をリセットするリセット処理と露光後の画素から信号を読み出す読み出し動作とを含むシャッタ動作が、選択された行毎に順次実施される。このため、例えば、最初の行の読み出し動作の開始から最後の行の読み出し動作の終了までの読み出し期間の途中に、最後の行に対するリセット処理が終了する。すなわち、読み出し期間の途中に、全ての行のリセット処理が終了する。全ての行のリセット処理の終了に伴い、リセット処理のためのパルスの供給が終了するため、電源電圧が変動する。すなわち、ローリングシャッタ方式では、読み出し期間の途中に、電源電圧が変動する。なお、同じタイミングで実施されるリセット処理の行数が変化したときにも、同じタイミングで変化するパルスの数が変動するため、電源電圧が変動するおそれがある。電源電圧変動により、ノイズが発生し、画質が劣化する。例えば、電源電圧変動により発生するノイズは、撮影画面に横線状のパターン電子シャッタ傷を発生させる。本発明の目的は、ローリングシャッタ方式が用いられる撮像装置において、撮影画像の画質の劣化を抑制することである。撮像装置は、入射光に応じた信号電荷を生成して蓄積する光電変換部を有する画素が2次元行列状に配置された画素アレイと、光電変換部のリセットを選択行毎に実施し、画素の信号の読み出しを選択行毎に実施する垂直走査回路とを有している。垂直走査回路は、読み出しを実施する読み出し期間では、光電変換部のリセットが実施される行数が各行の読み出し期間で一定になるように、露光前の光電変換部に対するリセットが実施される行数の変化に応じて、読み出しが終了した任意の行の光電変換部に対してリセットを実施する。本発明によれば、ローリングシャッタ方式が用いられる撮像装置において、撮影画像の画質の劣化を抑制できる。以下、本発明の実施形態を図面を用いて説明する。図1は、本発明の一実施形態を示している。この実施形態の撮像装置10は、例えば、ローリングシャッタ方式により被写体像を撮影するCMOS型の撮像装置であり、デジタルカメラに搭載される。撮像装置10は、例えば、画素アレイ20、垂直信号線22、垂直走査回路30、タイミングジェネレータ40および読み出し回路50を有している。画素アレイ20は、n行m列の2次元行列状に配置された複数の画素PXを有している。例えば、画素アレイ20の撮像面には、赤色、緑色、青色のカラーフィルタ図示せずがベイヤー配列で配置されている。各画素PXは、カラーフィルタを介して入射される光の量に応じた電気信号を生成する。なお、画素アレイ20の縁部例えば、上側、下側、右側および左側の縁部は、例えば、黒レベルを算出するために遮光されたオプティカルブラック領域である。したがって、画素アレイ20の縁部の画素PXは、オプティカルブラック領域に配置されている。列方向図の縦方向に配置された複数の画素PXは、列毎に設けられた垂直信号線22に接続されている。また、各垂直信号線22には、各画素PXからの信号を読み出すために、定電流源図示せずが接続されている。垂直走査回路30は、駆動クロックVCKおよびアドレス信号ADRをタイミングジェネレータ40から受け、画素アレイ20の画素PXを制御するための制御信号SEL、RST、TXを生成する。アドレス信号ADRは、例えば、駆動対象の行を示す信号である。例えば、垂直走査回路30は、デコーダDECおよびバッファBUFを有している。デコーダDECは、例えば、タイミングジェネレータ40から受けたアドレス信号ADRに基づいて、駆動する行を選択する。デコーダDECにより選択された駆動対象の行を示す情報は、バッファBUFに一時的に記憶される。そして、垂直走査回路30は、バッファBUFに記憶された情報が示す駆動対象の行の制御信号SEL、RST、TXを、タイミングジェネレータ40から受けた駆動クロックVCKに同期して、画素アレイ20に出力する。また、複数の行を同時に駆動するとき、デコーダDECは、例えば、駆動クロックVCKの周期内に、アドレス信号ADRを順次受け、駆動対象の行を順次選択する。そして、バッファBUFは、デコーダDECにより選択された駆動対象の行を示す情報を順次記憶する。これにより、バッファBUFには、複数の行駆動対象の行を示す情報が記憶される。そして、垂直走査回路30は、駆動クロックVCKの周期内にバッファBUFに記憶された情報が示す複数の行駆動対象の行の制御信号SEL、RST、TXを、駆動クロックVCKに同期して画素アレイ20に出力する。ここで、制御信号SELは、画素PXの信号を垂直信号線22に出力するための選択信号である。制御信号RSTは、画素PX内の光電変換部例えば、図2に示すフォトダイオードPDやフローティングディフュージョン領域例えば、図2に示すフローティングディフュージョンFDをリセットするためのリセット信号である。制御信号TXは、光電変換部の電荷をフローティングディフュージョン領域に転送するための転送信号である。すなわち、垂直走査回路30は、制御信号SEL、RST、TXを用いて、画素アレイ20の画素PXを行毎に制御する。例えば、垂直走査回路30は、制御信号SEL1、RST1、TX1を用いて、1行目の画素PXを制御する。なお、以下、制御信号SELを選択信号SELとも称し、制御信号RSTをリセット信号RSTとも称し、制御信号TXを転送信号TXとも称する。タイミングジェネレータ40は、垂直走査回路30および読み出し回路50の動作を制御する。例えば、タイミングジェネレータ40は、駆動対象の行を示すアドレス信号ADRを生成し、生成したアドレス信号ADRを垂直走査回路30に出力する。なお、タイミングジェネレータ40は、画素アレイ20および垂直走査回路30等の周辺回路が形成される基板上に一体に形成されてもよいし、画素アレイ20等が形成される基板とは別の基板等に設けられてもよい。読み出し回路50は、例えば、タイミングジェネレータ40から受けた制御信号HCNTに基づいて、撮影画像の信号SOUTを出力する。例えば、読み出し回路50は、垂直走査回路30により選択された行の画素PXの信号を列毎に順次出力する。図2は、図1に示した画素PXの一例を示している。画素PXは、光電変換部としてのフォトダイオードPD、転送トランジスタMTR、増幅トランジスタMAM、画素選択トランジスタMSE、リセットトランジスタMRSおよびフローティングディフュージョンFDフローティングディフュージョン領域を有している。なお、この実施形態では、画素PX内に形成されるトランジスタMTR、MAM、MSE、MRSは、例えば、全てnMOSトランジスタである。また、フローティングディフュージョンFDは、フォトダイオードPDから転送される電荷を蓄積する蓄積容量が形成される領域トランジスタMTRのドレイン領域、トランジスタMTR、MAM間の配線領域、トランジスタMAMのゲート領域、リセットトランジスタMRSのソース領域等である。フォトダイオードPDは、入射光に応じた信号電荷を生成して蓄積する光電変換部であり、アノードが接地され、カソードが転送トランジスタMTRのソースに接続されている。転送トランジスタMTRは、ゲートに印加される転送信号TXが高レベルの期間にオンし、フォトダイオードPDに蓄積されている信号電荷をフローティングディフュージョンFDに転送する。増幅トランジスタMAMは、ソースが画素選択トランジスタMSEのドレインに接続され、ドレインが電源VDDに接続され、ゲートが転送トランジスタMTRのドレインに接続されている。すなわち、フローティングディフュージョンFDに転送された信号電荷に応じた電圧は、増幅トランジスタMAMのゲートに入力される。そして、増幅トランジスタMAMは、例えば、ゲートの電圧から増幅トランジスタMAMの閾値電圧分降下した電圧を、ソースから出力する。このように、増幅トランジスタMAMは、フローティングディフュージョンFDに転送された信号電荷に応じた信号を生成する。画素選択トランジスタMSEは、ゲートに印加される選択信号SELが高レベルの期間にオンし、ソースに接続された垂直信号線22と増幅トランジスタMAMのソースとの間を導通させる。したがって、画素選択トランジスタMSEがオンの期間では、増幅トランジスタMAMと、画素選択トランジスタMSEと、垂直信号線22に接続された定電流源とにより、ソースフォロア回路が構成される。これにより、画素選択トランジスタMSEにより選択された画素PXの信号が、垂直信号線22に出力される。リセットトランジスタMRSは、ソースが増幅トランジスタMAMのゲートに接続され、ドレインが電源VDDに接続されている。そして、リセットトランジスタMRSは、ゲートに印加されるリセット信号RSTが高レベルの期間にオンし、フローティングディフュージョンFDの電荷をリセットする。図3は、図1に示した画素PXの駆動タイミングの一例を示している。なお、図3は、画素PXのフォトダイオードPDを露光前に3回リセットするときの画素PXの駆動タイミングの一例を示している。図中の星印は、フォトダイオードPDをリセットするための制御信号SEL、RST、TXが生成されることを示し、三角形は、画素PXから信号を読み出すための制御信号SEL、RST、TXが生成されることを示している。すなわち、図中の星印は、フォトダイオードPDがリセットされることを示し、三角形は、画素PXから信号が読み出されることを示している。また、期間THTH1-TH10は、互いに同じ長さであり、例えば、1行分の信号SOUTを画素PXから順次読み出すための水平期間と同じ長さである。以下、期間THを、水平期間THとも称する。水平期間TH1では、先ず、リセット信号RST1が低レベルから高レベルに変化する。これにより、1行目の画素PXでは、リセットトランジスタMRSがオンし、フローティングディフュージョンFDの電圧がリセットされる。そして、一定期間経過後に、リセット信号RST1が高レベルから低レベルに変化する。リセット信号RST1が高レベルから低レベルに変化した後、転送信号TX1が低レベルから高レベルに変化する。そして、一定期間経過後に、転送信号TX1が高レベルから低レベルに変化する。これにより、1行目の画素PXでは、転送トランジスタMTRが一定期間オンし、フォトダイオードPDに蓄積されている信号電荷がフローティングディフュージョンFDに転送される。これにより、水平期間TH1では、1行目の画素PXのフォトダイオードPDがリセットされる。なお、水平期間TH1では、選択信号SEL1が低レベルに維持されているため、フローティングディフュージョンFDに転送された電荷は、垂直信号線22に読み出されない。以下、フォトダイオードPDのリセットを画素リセットとも称する。水平期間TH2では、1行目および2行目の画素PXに対する画素リセットが実施される。例えば、制御信号SEL1、RST1、TX1、SEL2、RST2、TX2は、水平期間TH1の制御信号SEL1、RST1、TX1と同じように制御される。これにより、1行目の画素PXのフォトダイオードPDに対する2回目のリセットが実施され、2行目の画素PXのフォトダイオードPDに対する1回目のリセットが実施される。水平期間TH3では、1行目、2行目および3行目の画素PXに対する画素リセットが実施される。例えば、制御信号SEL1、RST1、TX1、SEL2、RST2、TX2、SEL3、RST3、TX3は、水平期間TH1の制御信号SEL1、RST1、TX1と同じように制御される。これにより、1行目、2行目および3行目の画素PXのフォトダイオードPDに対して、3回目、2回目および1回目のリセットがそれぞれ実施される。なお、1行目の画素PXでは、フォトダイオードPDのリセットが3回実施された後、フォトダイオードPDに対する露光が始まる。水平期間TH4では、2行目、3行目および4行目の画素PXに対する画素リセットが実施される。なお、水平期間TH4では、制御信号SEL1、RST1、TX1が低レベルに維持されているため、1行目の画素PXのフォトダイオードPDは、露光されている。また、2行目の画素PXでは、フォトダイオードPDのリセットが3回実施された後、フォトダイオードPDに対する露光が始まる。このように、露光前の画素PXをリセットする画素リセットが行毎に順次実施される。例えば、画素リセットが実施される行は、最終行例えば、図1に示したn行目の画素PXに3回目の画素リセットが実施されるまで、水平期間TH毎に順次シフトする。水平期間TH5では、3行目、4行目および5行目の画素PXに対する画素リセットが実施される。そして、3行目の画素PXのフォトダイオードPDに対する露光が始まる。水平期間TH6では、4行目、5行目および6行目の画素PXに対する画素リセットが実施される。そして、4行目の画素PXのフォトダイオードPDに対する露光が始まる。また、水平期間TH6では、所定時間露光時間TS露光された1行目の画素PXから信号が読み出される。例えば、水平期間TH6では、選択信号SEL1は、高レベルに維持される。これにより、フローティングディフュージョンFDの電圧に対応する信号が、垂直信号線22に読み出される。なお、信号が読み出される1行目の画素PXでは、フォトダイオードPDに蓄積されている信号電荷をフローティングディフュージョンFDに転送する前に、フローティングディフュージョンFDをリセットする。したがって、水平期間TH6では、先ず、リセット信号RST1が低レベルから高レベルに変化する。これにより、1行目の画素PXでは、リセットトランジスタMRSがオンし、フローティングディフュージョンFDの電圧がリセットされる。そして、一定期間経過後に、リセット信号RST1が高レベルから低レベルに変化する。リセット信号RST1が高レベルから低レベルに変化した後、転送信号TX1が低レベルから高レベルに変化する。そして、一定期間経過後に、転送信号TX1が高レベルから低レベルに変化する。これにより、1行目の画素PXでは、転送トランジスタMTRが一定期間オンし、露光によりフォトダイオードPDに蓄積された信号電荷がフローティングディフュージョンFDに転送される。すなわち、入射光に応じた信号電荷がフォトダイオードPDからフローティングディフュージョンFDに転送される。なお、水平期間TH6では、選択信号SEL1が高レベルに維持されているため、フローティングディフュージョンFDに転送された電荷に対応する信号は、増幅トランジスタMAMおよび画素選択トランジスタMSEを介して垂直信号線22に読み出される。以下、画素PXから信号を読み出すための制御を読み出し動作とも称する。例えば、この実施形態では、読み出し動作の制御信号は、選択信号SELが高レベルであることを除いて、画素リセットの制御信号と同じである。水平期間TH7では、5行目、6行目および7行目の画素PXに対する画素リセットが実施される。そして、2行目の画素PXに対する読み出し動作が実施される。例えば、制御信号SEL2、RST2、TX2は、水平期間TH6の制御信号SEL1、RST1、TX1と同じように制御される。これにより、2行目の画素PXから信号が読み出される。このように、この実施形態では、露光後の画素PXから信号を読み出す読み出し動作図3の三角形と3行の画素PXに対する画素リセット図3の星印とを同じ水平期間THに実施する。なお、露光後の画素PXから信号を読み出す読み出し動作は、行毎に順次実施される。例えば、読み出し動作が実施される行は、最終行例えば、図1に示したn行目の画素PXから信号を読み出すまで、水平期間TH毎に順次シフトする。図4は、図1に示した撮像装置10の動作の一例を示している。なお、図4は、画素アレイ20の各行の画素リセットおよび読み出し動作が実施されるタイミングの概要を示している。図の垂直方向DVは、例えば、画素アレイ20の1行目からn行目に対応する。図の網掛けは、画素PXに対して画素リセットが実施されることを示している。なお、相対的に薄い網掛けは、露光前の画素PXに対する画素リセットを示し、相対的に濃い網掛けは、ダミーリセットを示している。先ず、時刻t10から時刻t30までの期間に、画素リセットが、例えば、1行目から順にn行目まで実施される。例えば、図4に示した動作では、画素PXを確実にリセットするために、3回の画素リセットが露光前の画素PXに対して実施される。なお、図のリセット期間TRSは、3回の画素リセットが実施される期間を示している。例えば、1行目のリセット期間TRSは、図3に示した水平期間TH1、TH2、TH3に対応している。また、例えば、2行目のリセット期間TRSは、水平期間TH2、TH3、TH4に対応している。1行目の画素PXがリセットされてから露光時間経過後の時刻t20に、1行目の画素PXの信号が読み出される。例えば、時刻t20から時刻t50までの読み出し期間TRDに、読み出し動作は、1行目から順にn行目まで実施される。これにより、1回目の撮影の画像が読み出される。そして、時刻t40から時刻t60までの期間に、2回目の撮影のための画素リセットが、例えば、1行目から順にn行目まで実施される。また、読み出し期間TRDの途中の時刻t22から時刻t41までの期間に、読み出し動作が終了した任意の行の画素PXに対して、ダミーリセットが実施される。ダミーリセットは、例えば、画素リセットである。例えば、ダミーリセットは、画素リセットが実施される行数を各行の読み出し動作の期間で一定にするために、読み出し動作が終了したオプティカルブラック領域OBの行に実施される。ダミーリセットについては、時刻t21から時刻t31までの拡大図を用いて説明する。なお、拡大図では、図を見やすくするために、読み出し動作の記載を省略している。例えば、行毎に順次実施される読み出し動作により、画素アレイ20の全ての画素PXから信号が読み出される。また、拡大図のリセット期間TRSn-2は、n-2行目のリセット期間TRSを示している。露光前の画素PXに対して画素リセットが3回実施されるため、例えば、n-2行目の画素PXに対する3回目の画素リセットが実施されるまで時刻t22より前まで、露光前の画素PXに対する画素リセットは、3行単位で実施される。すなわち、n行目の画素PXに対する1回目の画素リセットが実施されるまで時刻t22より前まで、露光前の画素PXに対する画素リセットは、3行単位で実施される。なお、露光前の画素PXに対する画素リセットは、1行置きの3行により構成される3行単位で順次実施されてもよい。この場合、例えば、ベイヤー配列では、画素リセットは、赤色を含む行と青色を含む行とで交互に実施される。n行目の画素PXに対する2回目の画素リセットが実施されるとき時刻t22から時刻t23までの期間、n-2行目の画素PXに対する画素リセットが終了しているため、露光前の画素PXに対する画素リセットは、n行目とn-1行目の2行に実施される。このため、読み出し動作が終了した1行目の画素PXに対して、ダミーリセット画素リセットが実施される。これにより、時刻t22から時刻t23までの期間では、3行1行目、n-1行目、n行目の画素PXに対して画素リセットが実施される。n行目の画素PXに対する3回目の画素リセットが実施されるとき時刻t23から時刻t30までの期間、n-1行目の画素PXに対する画素リセットが終了しているため、露光前の画素PXに対する画素リセットは、n行目のみに実施される。このため、読み出し動作が終了した1行目および2行目の画素PXに対して、ダミーリセットが実施される。これにより、時刻t23から時刻t30までの期間では、3行1行目、2行目、n行目の画素PXに対して画素リセットが実施される。そして、例えば、時刻t30から時刻t31までの期間では、露光前の画素PXに対する画素リセットが全ての行で終了しているため、読み出し動作が終了した1行目、2行目および3行目の画素PXに対して、ダミーリセットが実施される。これにより、時刻t30から時刻t31までの期間では、3行1行目、2行目、3行目の画素PXに対して画素リセットが実施される。このように、露光前の画素PXに対する画素リセットが実施される行数の減少に伴い、ダミーリセットが実施される行数が増加する。時刻t31以降では、2回目の撮影のための画素リセットが実施される時刻t40まで、1行目、2行目および3行目の画素PXに対して、ダミーリセットが実施される。時刻t40から時刻t41までの期間では、露光前の画素PXに対する画素リセットが実施される行数の増加に伴い、ダミーリセットが実施される行数が減少する。例えば、2回目の撮影の画素リセットが1行目の画素PXに対して実施されるとき、2行2行目、3行目の画素PXに対してダミーリセットが実施される。そして、1行目および2行目の画素PXに対して画素リセットが実施されるとき、1行3行目の画素PXに対してダミーリセットが実施される。これにより、この実施形態では、各行の読み出し動作の期間例えば、図3に示した水平期間TH6以降の各水平期間THに実施される画素リセットダミーリセットを含む画素リセットの行数を、一定例えば、3行にできる。ここで、2回目の撮影では、ダミーリセットを含む画素リセットが1行目、2行目および3行目の画素PXに対して、4回以上実施される。図4に示した動作では、3回の画素リセットにより画素PXが確実にリセットされるため、3回以上の画素リセットが実施されていれば、画素リセットの回数の違いによる画質の差は、発生しない。さらに、この実施形態では、オプティカルブラック領域OBの画素PXに対してダミーリセットが実施されるため、画素リセットの回数の違いによる画質の差が発生することを確実に防止できる。2回目の撮影が連続して実施されないときには、時刻t30から読み出し動作が終了する時刻t50まで、3行1行目、2行目、3行目の画素PXに対してダミーリセットを実施してもよい。これにより、この実施形態では、各行の読み出し動作の期間に実施される画素リセットの行数を、一定例えば、3行にできる。すなわち、この実施形態では、例えば、ダミーリセットは、画素リセットが実施される行数を読み出し動作が実施される全ての期間図3に示した水平期間THで一定にするために、露光前の画素PXに対する画素リセットが実施される行数の変化に応じて、読み出し動作が終了した任意の行の画素PXに実施される。これにより、読み出し動作が実施される各期間各水平期間THでは、ダミーリセットおよび露光前の画素PXに対する画素リセットのいずれかが実施される行数は、例えば、常に3行になる。したがって、この実施形態では、例えば、最初の行の読み出し動作の開始から最後の行の読み出し動作の終了までの読み出し期間TRDの途中に、画素リセットが実施される行数が変動することを防止できる。これにより、この実施形態では、電源電圧が読み出し期間TRDの途中に変動することを防止でき、電源電圧変動によるノイズの発生を防止できる。ここで、例えば、電源電圧変動により発生するノイズは、撮影画面に横線状のパターン電子シャッタ傷を発生させる。なお、この実施形態では、電源電圧変動によるノイズの発生を防止できるため、電子シャッタ傷を抑制できる。すなわち、この実施形態では、撮影画像の画質の劣化を抑制できる。図5は、図1に示した撮像装置10の動作の別の例を示している。なお、図5は、1/3間引き読み出しが実施されるときの画素リセットの概要を示している。また、図5は、図4に示した時刻t21から時刻t31までの拡大図に対応し、図を見やすくするために、読み出し動作の記載を省略している。例えば、1/3間引き読み出しでは、3×i-1行目i=1、2、3、...の画素PXから信号が読み出される。図の相対的に薄い網掛けは、露光前の画素PXに対する画素リセットを示し、相対的に濃い網掛けは、ダミーリセットを示している。また、太い線で囲んだ薄い網掛け領域内の中央の行は、読み出し対象の行に対応している。この実施形態では、読み出し対象の行に隣接する行に対しても、画素リセットが実施される。これにより、この実施形態では、読み飛ばされる行の画素PXの電荷が読み出される行の画素に漏れ込むことブルーミング現象を防止できる。図5に示した動作では、画素PXを確実にリセットするために、例えば、3回の画素リセットが露光前の画素PXに対して実施される。したがって、露光前の画素PXに対する画素リセットは、読み出し対象の3行および読み飛ばされる6行に実施される。例えば、読み出し期間図4に示した読み出し期間TRDのうち、n-8行目の画素PXに対する3回目の画素リセットが実施されるまで時刻t22より前まで、露光前の画素PXに対する画素リセットは、9行単位で実施される。そして、露光前の画素PXに対する画素リセットの対象行は、3行単位で順次シフトする。なお、露光前の画素PXに対する画素リセットは、1行置きの9行により構成される9行単位で順次実施されてもよい。n-1行目の画素PXに対する2回目の画素リセットが実施されるとき時刻t22から時刻t23までの期間、n-8行目からn-6行目までの画素PXに対する画素リセットが終了しているため、露光前の画素PXに対する画素リセットは、n-5行目からn行目までの6行に実施される。このため、読み出し動作が終了した1行目から3行目までの画素PXに対して、ダミーリセット画素リセットが実施される。これにより、時刻t22から時刻t23までの期間では、9行1行目から3行目、n-5行目からn行目の画素PXに対して画素リセットが実施される。n-1行目の画素PXに対する3回目の画素リセットが実施されるとき時刻t23から時刻t30までの期間、n-5行目からn-3行目までの画素PXに対する画素リセットが終了しているため、露光前の画素PXに対する画素リセットは、n-2行目からn行目までの3行に実施される。このため、読み出し動作が終了した1行目から6行目までの画素PXに対して、ダミーリセットが実施される。これにより、時刻t23から時刻t30までの期間では、3行1行目から6行目、n-2行目からn行目の画素PXに対して画素リセットが実施される。そして、例えば、時刻t30から時刻t31までの期間では、露光前の画素PXに対する画素リセットが全ての行で終了しているため、読み出し動作が終了した1行目から9行目までの画素PXに対して、ダミーリセットが実施される。これにより、時刻t30から時刻t31までの期間では、9行1行目から9行目の画素PXに対して画素リセットが実施される。このように、露光前の画素PXに対する画素リセットが実施される行数の減少に伴い、ダミーリセットが実施される行数が増加する。時刻t31以降では、2回目の撮影のための画素リセットが実施される時刻例えば、図4の時刻t40まで、1行目から9行目までの画素PXに対して、ダミーリセットが実施される。2回目の撮影のための画素リセットが実施される時刻以降では、露光前の画素PXに対する画素リセットが実施される行数の増加に伴い、ダミーリセットが実施される行数が減少する。例えば、2回目の撮影の画素リセットが1行目から3行目までの画素PXに対して実施されるとき、6行4行目から9行目の画素PXに対してダミーリセットが実施される。そして、1行目から6行目までの画素PXに対して画素リセットが実施されるとき、3行6行目から9行目の画素PXに対してダミーリセットが実施される。これにより、この実施形態では、各行の読み出し動作の期間に実施される画素リセットの行数を、一定例えば、9行にできる。なお、2回目の撮影が連続して実施されないときには、時刻t30から読み出し動作が終了する時刻例えば、図4に示した時刻t50まで、9行1行目から9行目の画素PXに対してダミーリセットを実施してもよい。これにより、この実施形態では、各行の読み出し動作の期間に実施される画素リセットの行数を、一定例えば、9行にできる。すなわち、この実施形態では、間引き読み出しが実施されるときにも、各行の読み出し動作の期間に実施される画素リセットの行数を、一定例えば、9行にできる。なお、垂直方向の3画素PXを混合して画像信号を生成するとき垂直3画素混合にも、ダミーリセットの制御および露光前の画素PXに対する画素リセットの制御は、図5と同じである。また、1/3間引き読み出し以外の間引き読み出し等が実施されるときにも、ダミーリセットの制御および露光前の画素PXに対する画素リセットの制御は、同時に実施される画素リセットの行数を除いて、図5と基本的に同じである。なお、間引き読み出しでは、画素リセットは、読み出し対象の行および読み出し対象の行に隣接する行のみに実施されてもよいし、全ての行に実施されてもよい。図6は、図1に示した撮像装置10を用いて構成されたカメラの一例を示している。カメラ100は、例えば、デジタルカメラであり、撮像装置10、撮影レンズ110、メモリ120、制御部130、記憶媒体140、モニタ150および操作部160を有している。撮影レンズ110は、被写体の像を撮像装置10の受光面に結像する。メモリ120は、例えば、DRAMDynamicRAMやSRAMStaticRAM等で形成された内蔵メモリであり、撮像装置10により撮影された画像の画像データ等を一時的に記憶する。制御部130は、例えば、マイクロプロセッサであり、図示しないプログラムに基づいて、撮像装置10の動作や撮影レンズ110等の動作を制御する。記憶媒体140は、撮影された画像の画像データ等を記憶する。モニタ150は、例えば、液晶ディスプレイであり、撮影された画像、メモリ120に記憶された画像、記憶媒体140に記憶された画像およびメニュー画面等を表示する。操作部160は、レリーズボタンおよびその他の各種スイッチを有し、カメラ100を動作させるために、ユーザにより操作される。以上、この実施形態では、露光前の画素PXに対する画素リセットの行数の増減に応じて、読み出し動作が終了した任意の行に対してダミーリセットを実施し、各行の読み出し動作の期間に実施される画素リセットの行数を一定にする。これにより、この実施形態では、読み出し期間TRDの途中に、画素リセットが実施される行数が変動することを防止できる。すなわち、この実施形態では、電源電圧が読み出し期間TRDの途中に変動することを防止でき、電源電圧変動によるノイズの発生を防止できる。この結果、この実施形態では、電源電圧変動によるノイズの発生を防止でき、電子シャッタ傷を抑制できる。すなわち、この実施形態では、撮影画像の画質の劣化を抑制できる。図7は、別の実施形態における撮像装置10の画素PXの一例を示している。図1-図6で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の画素PXは、増幅トランジスタMAM、画素選択トランジスタMSE、リセットトランジスタMRSおよびフローティングディフュージョンFDが2つの画素PXa、PXbで共用されている点を除いて、上述した図2と同じである。また、この実施形態の撮像装置10は、フローティングディフュージョンFD等が2つの画素PXa、PXbで共用されている点を除いて、上述した実施形態と同じである。画素群PXGは、例えば、列方向図7の縦方向に隣接する2つの画素PXa、PXbを有している。画素PXaは、フォトダイオードPDa、転送トランジスタMTRa、増幅トランジスタMAM、画素選択トランジスタMSE、リセットトランジスタMRSおよびフローティングディフュージョンFDを有している。また、画素PXbは、フォトダイオードPDb、転送トランジスタMTRb、増幅トランジスタMAM、画素選択トランジスタMSE、リセットトランジスタMRSおよびフローティングディフュージョンFDを有している。なお、フォトダイオードPDPDa、PDbおよび転送トランジスタMTRMTRa、MTRbは、画素群PXGを構成する画素PXPXa、PXb毎に設けられている。そして、増幅トランジスタMAM、画素選択トランジスタMSE、リセットトランジスタMRSおよびフローティングディフュージョンFDは、画素群PXGを構成する2つの画素PXPXa、PXbで共用されている。例えば、転送トランジスタMTRa、MTRbのドレインは、増幅トランジスタMAMのゲートに共通に接続されている。各画素PXに対する画素リセットや読み出し動作は、図3に示した動作と基本的に同じである。例えば、リセット信号RSTは、画素PXa、PXbのいずれかをリセットするとき、高レベルに一定期間維持される。また、選択信号SELは、例えば、画素PXa、PXbのいずれかから信号を読み出すとき、高レベルに維持される。なお、画素群PXGの構成は、この例に限定されない。例えば、画素群PXGは、増幅トランジスタMAM、画素選択トランジスタMSE、リセットトランジスタMRSおよびフローティングディフュージョンFDを3つ以上の画素PXで共用して構成されてもよい。図8は、図7に示した画素PXを用いた撮像装置10の動作の一例を示している。なお、図8は、全ての行の画素PXから信号が読み出されるときの画素リセットの概要を示している。また、図8は、図4に示した時刻t21から時刻t31までの拡大図に対応し、図を見やすくするために、読み出し動作の記載を省略している。例えば、図4に示した読み出し期間TRDに、読み出し動作は、1行目から順にn行目まで実施される。図の相対的に薄い網掛けは、露光前の画素PXに対する画素リセットを示し、相対的に濃い網掛けは、ダミーリセットを示している。図8に示した動作では、画素PXを確実にリセットするために、例えば、3回の画素リセットが露光前の画素PXに対して実施される。したがって、読み出し期間図4に示した読み出し期間TRDのうち、時刻t22より前まで例えば、n行目の画素PXに対する1回目の画素リセットが実施されるまで、露光前の画素PXに対する画素リセットは、3行単位で実施される。なお、この実施形態では、フローティングディフュージョンFD等が2つの画素PXa、PXbで共用されているため、1行置きの3行に画素リセットが実施される。時刻t22から時刻t23までの期間では、n-4行目の画素PXに対する画素リセットが終了しているため、露光前の画素PXに対する画素リセットは、n-3行目とn-1行目の2行に実施される。このため、例えば、読み出し動作が終了した1行目の画素PXに対して、ダミーリセット画素リセットが実施される。これにより、時刻t22から時刻t23までの期間では、3行1行目、n-3行目、n-1行目の画素PXに対して画素リセットが実施される。時刻t23から時刻t24までの期間では、n-3行目の画素PXに対する画素リセットが終了しているため、露光前の画素PXに対する画素リセットは、n-2行目とn行目の2行に実施される。このため、例えば、読み出し動作が終了した1行目の画素PXに対して、ダミーリセットが実施される。これにより、時刻t23から時刻t24までの期間では、3行1行目、n-2行目、n行目の画素PXに対して画素リセットが実施される。時刻t24から時刻t25までの期間では、n-2行目の画素PXに対する画素リセットが終了しているため、露光前の画素PXに対する画素リセットは、n-1行目のみに実施される。このため、例えば、読み出し動作が終了した1行目および3行目の画素PXに対して、ダミーリセットが実施される。これにより、時刻t24から時刻t25までの期間では、3行1行目、3行目、n-1行目の画素PXに対して画素リセットが実施される。時刻t25から時刻t30までの期間では、n-1行目の画素PXに対する画素リセットが終了しているため、露光前の画素PXに対する画素リセットは、n行目のみに実施される。このため、例えば、読み出し動作が終了した1行目および3行目の画素PXに対して、ダミーリセットが実施される。これにより、時刻t24から時刻t25までの期間では、3行1行目、3行目、n行目の画素PXに対して画素リセットが実施される。時刻t30から時刻t31までの期間では、露光前の画素PXに対する画素リセットが全ての行で終了しているため、例えば、読み出し動作が終了した1行目、3行目および5行目の画素PXに対して、ダミーリセットが実施される。これにより、時刻t30から時刻t31までの期間では3行1行目、3行目、5行目の画素PXに対して画素リセットが実施される。このように、露光前の画素PXに対する画素リセットが実施される行数の減少に伴い、ダミーリセットが実施される行数が増加する。時刻t31以降では、2回目の撮影のための画素リセットが実施される時刻例えば、図4の時刻t40まで、1行目、3行目および5行目の画素PXに対して、ダミーリセットが実施される。2回目の撮影のための画素リセットが実施される時刻以降では、露光前の画素PXに対する画素リセットが実施される行数の増加に伴い、ダミーリセットが実施される行数が減少する。例えば、2回目の撮影の画素リセットが1行目の画素PXに対して実施されるとき、2行3行目、5行目の画素PXに対してダミーリセットが実施される。また、2行目の画素PXに対して画素リセットが実施されるとき、2行4行目、6行目の画素PXに対してダミーリセットが実施される。そして、1行目および3行目の画素PXに対して画素リセットが実施されるとき、1行5行目の画素PXに対してダミーリセットが実施される。また、2行目および4行目の画素PXに対して画素リセットが実施されるとき、1行6行目の画素PXに対してダミーリセットが実施される。なお、2回目の撮影が連続して実施されないときには、時刻t30から読み出し動作が終了する時刻例えば、図4に示した時刻t50まで、3行1行目、3行目、5行目の画素PXに対して画素リセットを実施してもよい。このように、この実施形態では、各行の読み出し動作の期間に実施される画素リセットの行数を、一定例えば、3行にできる。したがって、この実施形態では、例えば、電源電圧が図4に示した読み出し期間TRDの途中に変動することを防止でき、電源電圧変動によるノイズの発生を防止できる。すなわち、この実施形態では、電子シャッタ傷を抑制でき、撮影画像の画質の劣化を抑制できる。なお、撮像装置10の動作は、この例に限定されない。例えば、ダミーリセットは、露光前の画素PXに対する画素リセットに合わせて、偶数行目と奇数行目とで交互に実施されてもよい。図9は、図7に示した画素PXを用いた撮像装置10の動作の別の例を示している。なお、図9は、1/3間引き読み出しが実施されるときの画素リセットの概要を示している。また、図9は、図4に示した時刻t21から時刻t31までの拡大図に対応し、図を見やすくするために、読み出し動作の記載を省略している。例えば、1/3間引き読み出しでは、3×i-1行目i=1、2、3、...の画素PXから信号が読み出される。図の相対的に薄い網掛けは、露光前の画素PXに対する画素リセットを示し、相対的に濃い網掛けは、ダミーリセットを示している。この実施形態では、読み出し対象の行に隣接する行に対しても、画素リセットが実施される。これにより、この実施形態では、読み飛ばされる行の画素PXの電荷が読み出される行の画素に漏れ込むことブルーミング現象を防止できる。図9に示した動作では、画素PXを確実にリセットするために、例えば、3回の画素リセットが露光前の画素PXに対して実施される。したがって、露光前の画素PXに対する画素リセットは、読み出し対象の3行および読み飛ばされる6行に実施される。例えば、読み出し期間図4に示した読み出し期間TRDのうち、時刻t22より前まで例えば、n行目の画素PXに対する1回目の画素リセットが実施されるまで、露光前の画素PXに対する画素リセットは、9行単位で実施される。なお、この実施形態では、フローティングディフュージョンFD等が2つの画素PXa、PXbで共用されているため、1行置きの9行に画素リセットが実施される。そして、露光前の画素PXに対する画素リセットの対象行は、3行単位で順次シフトする。時刻t22から時刻t23までの期間では、n-15行目の画素PXに対する画素リセットが終了しているため、露光前の画素PXに対する画素リセットは、n-13行目からn-1行目までの1行置きの7行に実施される。このため、例えば、読み出し動作が終了した1行目および3行目の画素PXに対して、ダミーリセット画素リセットが実施される。これにより、時刻t22から時刻t23までの期間では、9行1行目、3行目、n-j行目j=1、3、5、7、9、11、13の画素PXに対して画素リセットが実施される。時刻t23から時刻t24までの期間では、n-12行目の画素PXに対する画素リセットが終了しているため、露光前の画素PXに対する画素リセットは、n-10行目からn行目までの1行置きの6行に実施される。このため、例えば、読み出し動作が終了した1行目、3行目および5行目の画素PXに対して、ダミーリセットが実施される。これにより、時刻t23から時刻t24までの期間では、9行1行目、3行目、5行目、n-j行目j=0、2、4、6、8、10の画素PXに対して画素リセットが実施される。時刻t24から時刻t25までの期間では、n-9行目の画素PXに対する画素リセットが終了しているため、露光前の画素PXに対する画素リセットは、n-7行目、n-5行目、n-3行目、n-1行目の4行に実施される。このため、例えば、読み出し動作が終了した1行目、3行目、5行目、7行目および9行目の画素PXに対して、ダミーリセットが実施される。これにより、時刻t24から時刻t25までの期間では、9行1行目、3行目、5行目、7行目、9行目、n-j行目j=1、3、5、7の画素PXに対して画素リセットが実施される。時刻t25から時刻t26までの期間では、n-6行目の画素PXに対する画素リセットが終了しているため、露光前の画素PXに対する画素リセットは、n-4行目、n-2行目、n行目の3行に実施される。このため、例えば、読み出し動作が終了した1行目、3行目、5行目、7行目、9行目および11行目の画素PXに対して、ダミーリセットが実施される。これにより、時刻t24から時刻t25までの期間では、9行1行目、3行目、5行目、7行目、9行目、11行目、n-4行目、n-2行目、n行目の画素PXに対して画素リセットが実施される。時刻t26から時刻t30までの期間では、n-3行目の画素PXに対する画素リセットが終了しているため、露光前の画素PXに対する画素リセットは、n-1行目のみに実施される。このため、例えば、読み出し動作が終了した1行目、3行目、5行目、7行目、9行目、11行目、13行目および15行目の画素PXに対して、ダミーリセットが実施される。これにより、時刻t24から時刻t25までの期間では、9行1行目、3行目、5行目、7行目、9行目、11行目、13行目、15行目、n-1行目の画素PXに対して画素リセットが実施される。時刻t30から時刻t31までの期間では、露光前の画素PXに対する画素リセットが全ての行で終了しているため、読み出し動作が終了した1行目から17行目までの1行置きの9行の画素PXに対して、ダミーリセットが実施される。これにより、時刻t30から時刻t31までの期間では、9行1行目、3行目、5行目、7行目、9行目、11行目、13行目、15行目、17行目の画素PXに対して画素リセットが実施される。このように、露光前の画素PXに対する画素リセットが実施される行数の減少に伴い、ダミーリセットが実施される行数が増加する。時刻t31以降では、2回目の撮影のための画素リセットが実施される時刻例えば、図4の時刻t40まで、時刻t30から時刻t31までの期間と同じ9行の画素PXに対して、ダミーリセットが実施される。2回目の撮影のための画素リセットが実施される時刻以降では、露光前の画素PXに対する画素リセットが実施される行数の増加に伴い、ダミーリセットが実施される行数が減少する。これにより、この実施形態では、各行の読み出し動作の期間に実施される画素リセットの行数を、一定例えば、9行にできる。例えば、2回目の撮影の画素リセットが1行目、3行目および5行目の画素PXに対して実施されるとき、6行7行目から17行目までの奇数行の画素PXに対してダミーリセットが実施される。そして、2行目、4行目および6行目の画素PXに対して画素リセットが実施されるとき、6行8行目から18行目までの偶数行の画素PXに対してダミーリセットが実施される。なお、2回目の撮影が連続して実施されないときには、時刻t30から読み出し動作が終了する時刻例えば、図4に示した時刻t50まで、9行時刻t30から時刻t31までの期間と同じ9行の画素PXに対して画素リセットを実施してもよい。これにより、この実施形態では、各行の読み出し動作の期間に実施される画素リセットの行数を、一定例えば、9行にできる。すなわち、この実施形態では、間引き読み出しが実施されるときにも、各行の読み出し動作の期間に実施される画素リセットの行数を、一定例えば、9行にできる。なお、撮像装置10の動作は、この例に限定されない。例えば、ダミーリセットは、露光前の画素PXに対する画素リセットに合わせて、偶数行目と奇数行目とで交互に実施されてもよい。ここで、垂直3画素混合のときのダミーリセットの制御および露光前の画素PXに対する画素リセットの制御も、図9と同じである。また、1/3間引き読み出し以外の間引き読み出し等が実施されるときにも、ダミーリセットの制御および露光前の画素PXに対する画素リセットの制御は、同時に実施される画素リセットの行数を除いて、図9と基本的に同じである。なお、間引き読み出しでは、画素リセットは、読み出し対象の行および読み出し対象の行に隣接する行のみに実施されてもよいし、全ての行に実施されてもよい。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。なお、上述した実施形態では、露光前の画素PXに対する画素リセットが3回実施される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、露光前の画素PXに対する画素リセットは、4回以上実施されてもよい。あるいは、露光前の画素PXに実施される画素リセットの回数は、1回でもよいし、2回でもよい。すなわち、露光前の画素PXに実施される画素リセットの回数は、画素PXのフォトダイオードPDの容量等に応じて設定されればよい。この場合にも、上述した実施形態と同様の効果を得ることができる。上述した実施形態では、オプティカルブラック領域OBの画素PXに対してダミーリセットが実施される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、ダミーリセットは、読み出し動作が終了した行に対して実施されていればよく、オプティカルブラック領域OB以外の行に対して実施されてもよい。また、例えば、ダミーリセットが実施される行は、信号が最初に読み出される行から順次選択されてもよいし、信号の読み出しが最初でない中間の行から選択されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。上述した実施形態では、画素リセット等の駆動対象の行をデコーダDECで選択する垂直走査回路30の例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、垂直走査回路30は、シフトレジスタを用いて、画素リセット等の駆動対象の行を選択してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。図10は、図1に示した垂直走査回路30の別の例を示している。なお、図10は、シフトレジスタを含んで構成される垂直走査回路30aの一例を示している。垂直走査回路30aは、例えば、垂直シフトレジスタ32、垂直駆動回路34および設定部38を有し、垂直シフトレジスタ32を用いて、画素リセットおよび読み出し動作の対象行を選択する。なお、垂直走査回路30aが受ける駆動クロックVCK、垂直スタート信号STV、制御信号DCNT、制御信号SELod、SELev、RSTS、TXSは、例えば、図1に示したタイミングジェネレータ40により生成される。垂直シフトレジスタ32は、縦続接続されたn段のフリップフロップ回路FFを有している。フリップフロップ回路FFは、例えば、スタティック型のD型フリップフロップ回路であり、クロック入力部CKに入力される駆動クロックVCKにより駆動される。なお、フリップフロップ回路FFは、2つ以上のクロック入力部CKを有してもよい。また、フリップフロップ回路FFは、ダイナミック型のD型フリップフロップ回路でもよいし、D型フリップフロップ回路以外の回路でもよい。1段目のフリップフロップ回路FFのデータ入力部INには、垂直スタート信号STVが入力される。2段目以降のフリップフロップ回路FFのデータ入力部INは、前段のフリップフロップ回路FFのデータ出力部OUTに接続される。さらに、各段のフリップフロップ回路FFのデータ出力部OUTから出力される信号は、画素アレイ20の各行に対応する垂直シフトパルスSVとして、垂直駆動回路34に入力される。したがって、垂直シフトパルスSVのレベルは、例えば、駆動クロックVCKの立ち上がり毎に、後段にシフトする。垂直駆動回路34は、画素アレイ20の行毎に設けられたn個の単位回路3535a、35bと、ダミーリセットに対応した行毎に設けられたk個の単位回路36とを有している。なお、単位回路35aは、ダミーリセットが実施されない行に対応する単位回路35であり、単位回路35bは、ダミーリセットに対応した行に対応する単位回路35である。各単位回路35aは、選択信号SELod、SELevの一方、リセット信号RSTS、転送信号TXSおよび垂直シフトパルスSVを受け、垂直シフトパルスSVに対応する行の画素PXに、選択信号SEL、リセット信号RSTおよび転送信号TXを出力する。なお、選択信号SELodは、奇数行目に対応する単位回路35に入力され、選択信号SELevは、偶数行目に対応する単位回路35に入力される。例えば、各単位回路35aは、AND回路A1、NAND回路NA1およびAND回路A2を有している。AND回路A1は、垂直シフトパルスSVおよび転送信号TXSを受ける。そして、AND回路A1は、垂直シフトパルスSVと転送信号TXSとの論理積結果を、転送信号TXとして画素PXに出力する。NAND回路NA1は、垂直シフトパルスSVおよびリセット信号RSTSを受ける。そして、NAND回路NA1は、垂直シフトパルスSVとリセット信号RSTSとの否定論理積結果を、リセット信号RSTとして画素PXに出力する。AND回路A2は、選択信号SELod、SELevの一方および垂直シフトパルスSVを受ける。そして、例えば、奇数行目に対応する単位回路35のAND回路A2は、垂直シフトパルスSVと選択信号SELodとの論理積結果を、選択信号SELとして画素PXに出力する。なお、偶数行目に対応する単位回路35のAND回路A2は、垂直シフトパルスSVと選択信号SELevとの論理積結果を、選択信号SELとして画素PXに出力する。各単位回路35bは、選択信号SELod、SELevの一方、リセット信号RSTS、転送信号TXS、垂直シフトパルスSVおよび単位回路36の出力を受ける。そして、各単位回路35bは、垂直シフトパルスSVに対応する行および単位回路36により選択された行の画素PXに、選択信号SEL、リセット信号RSTおよび転送信号TXを出力する。なお、単位回路35bの構成は、AND回路A1、A2およびNAND回路NA1に入力される信号を除いて、単位回路35aと同じである。例えば、AND回路A1、A2およびNAND回路NA1は、垂直シフトパルスSVの代わりに、単位回路36の出力を受ける。各単位回路36は、選択信号SELod、SELevの一方、垂直シフトパルスSVおよび制御信号DSを受け、垂直シフトパルスSVの代わりのパルスを各単位回路35bに出力する。なお、選択信号SELodは、偶数行目に対応する単位回路36に入力され、選択信号SELevは、奇数行目に対応する単位回路36に入力される。また、各制御信号DSは、例えば、ダミーリセットが実施されるときに、高レベルに設定される。例えば、単位回路36は、ダミーリセットが実施されるとき、あるいは、垂直シフトパルスSVが高レベルのときに、高レベルを出力する。各単位回路36は、例えば、AND回路A3およびOR回路OR1を有している。AND回路A3は、選択信号SELod、SELevの一方および制御信号DSを受ける。そして、例えば、奇数行目に対応する単位回路36のAND回路A3は、制御信号DSと選択信号SELevとの論理積結果を、OR回路OR1に出力する。なお、偶数行目に対応する単位回路35のAND回路A3は、制御信号DSと選択信号SELodとの論理積結果を、OR回路OR1に出力する。これにより、例えば、ダミーリセットが実施されるときに、選択信号SELが高レベルになることが防止される。OR回路OR1は、AND回路A3の出力および垂直シフトパルスSVを受ける。そして、OR回路OR1は、AND回路A3の出力と垂直シフトパルスSVとの論理和結果を、単位回路35bより詳細には、AND回路A1、A2およびNAND回路NA1に出力する。これにより、例えば、ダミーリセットが実施されていないときには、単位回路36は、垂直シフトパルスSVを単位回路35に出力する。また、例えば、奇数行目の画素PXにダミーリセットが実施されるときには、ダミーリセットが実施される奇数行目の単位回路36は、高レベルの信号を単位回路35に出力する。同様に、例えば、偶数行目の画素PXにダミーリセットが実施されるときには、ダミーリセットが実施される偶数行目の単位回路36は、高レベルの信号を単位回路35に出力する。設定部38は、制御信号DCNTを受け、ダミーリセットが実施される行数に応じて、制御信号DSを各単位回路36に出力する。制御信号DCNTは、例えば、ダミーリセットが実施される行数を示す信号である。例えば、ダミーリセットが実施される行数が1行の場合、設定部38は、制御信号DS1、DS2を高レベルにする。この構成では、ダミーリセットが奇数行目と偶数行目とで交互に実施されるため、1行のダミーリセットに対して、2つの制御信号DSが選択される。このように、垂直駆動回路34は、垂直シフトパルスSVと、制御信号DSと、制御信号SELod、SELev、RSTS、TXSとに基づいて、画素リセット等の駆動対象の行を制御するための制御信号SEL、RST、TXを生成する。なお、シフトレジスタを含んで構成される垂直走査回路30aの構成は、この例に限定されない。例えば、垂直走査回路30aは、制御信号TX等を適切な電圧レベルに変換するレベルシフト回路を有してもよい。あるいは、例えば、垂直走査回路30aは、単位回路36に相当する回路を単位回路35bの出力側に有し、ダミーリセットに対応するように構成されてもよい。図11は、図10に示した垂直走査回路30aを有する撮像装置10の駆動タイミングの一例を示している。なお、図11は、画素PXのフォトダイオードPDを露光前に3回リセットするときの画素PXの駆動タイミングの一例を示している。図中の星印および三角形の意味は、図3と同じである。すなわち、図中の星印は、フォトダイオードPDがリセットされることを示し、三角形は、画素PXから信号が読み出されることを示している。垂直スタート信号STVは、例えば、フォトダイオードPDのリセットのタイミングを制御するためのリセットタイミングパルスSTV10と、画素PXから信号を読み出すタイミングを制御するための読み出しタイミングパルスSTV20である。駆動クロックVCKの周期は、例えば、水平期間THと同じである。選択信号SELevは、選択信号SELodの反転信号である。例えば、選択信号SELev、SELodのレベルは、駆動クロックVCKの立ち上がりに同期して変化する。また、例えば、垂直駆動回路34は、高レベルの転送信号TXSを、水平期間TH毎に受ける。なお、図11には図示していないが、リセット信号RSTSおよび制御信号DSは、高レベルおよび低レベルにそれぞれ維持されている。先ず、垂直シフトレジスタ32は、最初のリセットタイミングパルスSTV10を受ける。なお、リセットタイミングパルスSTV10は、リセットタイミングパルスSTV10から生成される垂直シフトパルスSV1と選択信号SELodとが互いに逆のレベルになるように出力される。水平期間TH1では、垂直シフトレジスタ32は、駆動クロックVCKの立ち上がりで、垂直シフトパルスSV1を低レベルから高レベルに変化させる。すなわち、水平期間TH1では、リセットタイミングパルスSTV10を1段シフトした垂直シフトパルスSV1が、駆動クロックVCKの立ち上がりで、垂直シフトレジスタ32から垂直駆動回路34に出力される。なお、垂直シフトパルスSV1は、駆動クロックVCKが再度立ち上がるまで、高レベルに維持される。選択信号SEL1は、選択信号SELodが低レベルであるため、低レベルに維持される。また、リセット信号RST1は、リセット信号RSTSおよび垂直シフトパルスSV1の両方が高レベルであるため、低レベルに変化する。そして、リセット信号RST1は、垂直シフトパルスSV1が低レベルになるまで、低レベルに維持される。また、転送信号TX1は、垂直シフトパルスSV1が高レベルであるため、高レベルの転送信号TXSが垂直駆動回路34に入力されたとき、高レベルに変化する。そして、転送信号TX1は、転送信号TXSおよび垂直シフトパルスSV1の両方が高レベルである期間、高レベルに維持される。したがって、1行目の画素PXでは、図2に示した転送トランジスタMTRは、転送信号TX1が高レベルの期間にオンし、フォトダイオードPDに蓄積されている信号電荷をフローティングディフュージョンFDに転送する。これにより、フォトダイオードPDは、リセットされる。なお、選択信号SEL1が低レベルであるため、フローティングディフュージョンFDに転送された電荷は、垂直信号線22に読み出されない。フローティングディフュージョンFDの電荷は、リセット信号RST1が高レベルの期間にリセットされる。このように、水平期間TH1では、1行目の画素PXのフォトダイオードPDがリセットされる。なお、水平期間TH1では、垂直シフトパルスSV1以外の垂直シフトパルスSVが低レベルであるため、1行目以外の制御信号SEL、RST、TXは、低レベル、高レベルおよび低レベルにそれぞれ維持されている。このため、1行目以外の画素PXでは、フローティングディフュージョンFDは、リセットされるが、フォトダイオードPDは、リセットされない。このように、垂直駆動回路34は、フォトダイオードPDをリセットするために、選択信号SELおよびリセット信号RSTを低レベルに設定し、高レベルの転送信号TXSを画素PXに出力する。水平期間TH2では、垂直スタート信号STVは、例えば、少なくとも駆動クロックVCKが立ち上がるまで、低レベルに維持されている。このため、垂直シフトレジスタ32は、駆動クロックVCKの立ち上がりで、垂直シフトパルスSV1を高レベルから低レベルに変化させ、垂直シフトパルスSV2を低レベルから高レベルに変化させる。すなわち、水平期間TH2では、リセットタイミングパルスSTV10を2段シフトした垂直シフトパルスSV2が、駆動クロックVCKの立ち上がりで、垂直シフトレジスタ32から垂直駆動回路34に出力される。選択信号SEL2は、選択信号SELevが低レベルであるため、低レベルに維持される。なお、選択信号SELevは、駆動クロックVCKの立ち上がりで、高レベルから低レベルに変化している。また、リセット信号RST2は、リセット信号RSTSおよび垂直シフトパルスSV2の両方が高レベルであるため、低レベルに変化する。そして、リセット信号RST2は、垂直シフトパルスSV2が低レベルになるまで、低レベルに維持される。また、転送信号TX2は、垂直シフトパルスSV2が高レベルであるため、高レベルの転送信号TXSが垂直駆動回路34に入力されたとき、高レベルに変化する。そして、転送信号TX2は、転送信号TXSおよび垂直シフトパルスSV2の両方が高レベルである期間、高レベルに維持される。したがって、水平期間TH2では、2行目の画素PXのフォトダイオードPDがリセットされる。なお、水平期間TH2では、垂直シフトパルスSV2以外の垂直シフトパルスSVが低レベルであるため、2行目以外の画素PXでは、フォトダイオードPDは、リセットされない。水平期間TH2の後半では、垂直シフトレジスタ32は、2つ目のリセットタイミングパルスSTV10を受ける。これにより、垂直シフトパルスSV1は、水平期間TH3に高レベルに変化する。水平期間TH3では、駆動クロックVCKの立ち上がりで、垂直シフトパルスSV1、SV3は、低レベルから高レベルに変化し、垂直シフトパルスSV2は、高レベルから低レベルに変化する。すなわち、水平期間TH3では、垂直シフトレジスタ32は、最初のリセットタイミングパルスSTV10を3段シフトした垂直シフトパルスSV3と、2つ目のリセットタイミングパルスSTV10を1段シフトした垂直シフトパルスSV1とを、垂直駆動回路34に出力する。選択信号SEL1、SEL3は、選択信号SELodが低レベルであるため、低レベルに維持される。これにより、水平期間TH3では、1行目の画素PXのフォトダイオードPDに2回目のリセットが実施され、3行目の画素PXのフォトダイオードPDに1回目のリセットが実施される。水平期間TH4では、垂直スタート信号STVは、例えば、少なくとも駆動クロックVCKが立ち上がるまで、低レベルに維持されている。このため、水平期間TH4では、垂直シフトレジスタ32は、最初のリセットタイミングパルスSTV10を4段シフトした垂直シフトパルスSV4と、2つ目のリセットタイミングパルスSTV10を2段シフトした垂直シフトパルスSV2とを、垂直駆動回路34に出力する。これにより、水平期間TH4では、2行目の画素PXのフォトダイオードPDに2回目のリセットが実施され、4行目の画素PXのフォトダイオードPDに1回目のリセットが実施される。なお、水平期間TH4の後半では、垂直シフトレジスタ32は、3つ目のリセットタイミングパルスSTV10を受ける。これにより、垂直シフトパルスSV1は、水平期間TH5に高レベルに変化する。水平期間TH5では、垂直シフトレジスタ32は、高レベルの垂直シフトパルスSV1、SV3と、図11に図示していない高レベルの垂直シフトパルスSV5とを、垂直駆動回路34に出力する。これにより、水平期間TH5では、1行目の画素PXのフォトダイオードPDに3回目のリセットが実施され、3行目の画素PXのフォトダイオードPDに2回目のリセットが実施され、5行目の画素PXのフォトダイオードPDに1回目のリセットが実施される。なお、水平期間TH5の垂直シフトパルスSV1は、3つ目のリセットタイミングパルスSTV10を1段シフトした信号である。また、水平期間TH5の垂直シフトパルスSV3、SV5は、水平期間TH4の垂直シフトパルスSV2、SV4をそれぞれ1段シフトした信号である。すなわち、水平期間TH5の垂直シフトパルスSV5は、最初のリセットタイミングパルスSTV10を5段シフトした信号であり、水平期間TH5の垂直シフトパルスSV3は、2つ目のリセットタイミングパルスSTV10を3段シフトした信号である。このように、3つのリセットタイミングパルスSTV10は、垂直シフトレジスタ32の最終段の単位回路33に伝達されるまで、水平期間TH毎に順次シフトする。これにより、全ての行の画素PXのフォトダイオードPDは、3回リセットされる。3つ目のリセットタイミングパルスSTV10が出力されてから露光時間TS後図では、水平期間TH7の後半に、垂直シフトレジスタ32は、読み出しタイミングパルスSTV20を受ける。なお、読み出しタイミングパルスSTV20は、露光時間TSが奇数回分の水平期間THになるように、出力される。この条件を満たしていれば、露光時間TSは、3水平期間THでなくてもよい。水平期間TH8では、垂直シフトレジスタ32は、駆動クロックVCKの立ち上がりで、垂直シフトパルスSV1を低レベルから高レベルに変化させる。すなわち、水平期間TH8では、読み出しタイミングパルスSTV20を1段シフトした垂直シフトパルスSV1が、駆動クロックVCKの立ち上がりで、垂直シフトレジスタ32から垂直駆動回路34に出力される。また、水平期間TH8では、垂直シフトレジスタ32は、高レベルの垂直シフトパルスSV4と、図11に図示していない高レベルの垂直シフトパルスSV6、SV8とを、垂直駆動回路34に出力する。なお、垂直シフトパルスSV4、SV6、SV8は、3つのリセットタイミングパルスSTV10がそれぞれシフトした信号である。選択信号SEL1は、選択信号SELodが高レベルであるため、低レベルから高レベルに変化する。また、リセット信号RST1は、リセット信号RSTSおよび垂直シフトパルスSV1の両方が高レベルであるため、低レベルに変化する。これにより、1行目の画素PXでは、図2に示した画素選択トランジスタMSEがオンする。なお、選択信号SEL1は、垂直シフトパルスSV1および選択信号SELodの一方が低レベルになるまで、高レベルに維持される。転送信号TX1は、垂直シフトパルスSV1が高レベルであるため、高レベルの転送信号TXSが垂直駆動回路34に入力されたとき、高レベルに変化する。これにより、1行目の画素PXでは、転送トランジスタMTRは、転送信号TX1が高レベルの期間にオンし、フォトダイオードPDに蓄積されている信号電荷をフローティングディフュージョンFDに転送する。選択信号SEL1が高レベルであるため、フローティングディフュージョンFDに転送された電荷に対応する信号が、画素PXから垂直信号線22に読み出される。このように、垂直駆動回路34は、画素PXから信号を読み出すために、選択信号SELおよびリセット信号RSTを高レベルおよび低レベルにそれぞれ設定し、高レベルの転送信号TXを画素PXに出力する。すなわち、読み出し動作の制御信号は、選択信号SELが高レベルであることを除いて、画素リセットの制御信号と同じである。また、選択信号SEL4と、図11に図示していない選択信号SEL6、SEL8とは、選択信号SELevが低レベルであるため、低レベルに維持される。すなわち、垂直駆動回路34は、フォトダイオードPDをリセットするための制御信号として、低レベルの選択信号SELと、低レベルのリセット信号RSTと、高レベルの転送信号TXとを、4行目、6行目および8行目の画素PXに出力する。このように、水平期間TH8では、1行目の画素PXの信号が垂直信号線22に読み出され、4行目、6行目および8行目の画素PXのフォトダイオードPDがリセットされる。すなわち、最初の行の読み出し動作の開始から最後の行の読み出し動作の終了までの読み出し期間のうち、例えば、n行目の画素PXに対する1回目の画素リセットが実施されるまで、露光前の画素PXに対する画素リセットは、1行置きの3行単位で実施される。したがって、例えば、露光前の画素PXに対する画素リセットが実施される行数が1つ減ったときに、図10に示した制御信号DS1、DS2が高レベルに維持され、1行目および2行目のいずれかに、ダミーリセットが実施される。例えば、画素リセットが奇数行目に実施されているときには、1行目にダミーリセットが実施され、画素リセットが偶数行目に実施されているときには、2行目にダミーリセットが実施される。そして、露光前の画素PXに対する画素リセットが実施される行数の減少に伴い、ダミーリセットが実施される行数が増加する。なお、読み出し期間の途中に次の撮影のための画素リセットが実施される場合、例えば、6行目の画素リセットが実施されるまで、1行目から6行目にそれぞれ対応する制御信号DSを高レベルに維持すればよい。これにより、読み出し期間の途中に次の撮影のための画素リセットが実施されるときにも、各行の読み出し動作の期間に実施される画素リセットの行数を、一定例えば、3行にできる。したがって、図10に示した構成でも、上述した実施形態と同様の効果を得ることができる。以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。