低電圧レベル信号が伝送される低電圧レベル信号線と高電圧レベル信号が伝送される高電圧レベル信号線との間に接続され、低電圧レベルの制御信号により導通が制御されるMOSトランジスタ型のスイッチと、前記高電圧レベル信号線と高電圧電源線との間に接続されたプルアップ抵抗と、前記高電圧レベル信号の立ち上がりを前記プルアップ抵抗による立ち上がりよりも速くする加速回路と、前記加速回路の作動期間を制御する加速期間制御回路とを備えることを特徴とするレベル変換バススイッチ。前記加速回路が、前記プルアップ抵抗に並列に接続されたPMOSトランジスタを有することを特徴とする請求項1に記載のレベル変換バススイッチ。前記加速期間制御回路が、前記低電圧レベル信号の立ち上がりから一定の期間のみ前記PMOSトランジスタを導通させることを特徴とする請求項2に記載のレベル変換バススイッチ。前記加速期間制御回路が、前記低電圧レベル信号の立ち上がりを検出する入力レベル検出回路を有することを特徴とする請求項3に記載のレベル変換バススイッチ。前記加速期間制御回路が、前記高電圧レベル信号の立ち上がりを遅延させた信号により前記PMOSトランジスタの導通を終了させることを特徴とする請求項4に記載のレベル変換バススイッチ。そこで、本発明が解決しようとする課題は、レベル変換時の信号の立ち上がりを速くすることのできるレベル変換バススイッチを提供することにある。実施形態のレベル変換バススイッチは、低電圧レベル信号が伝送される低電圧レベル信号線と高電圧レベル信号が伝送される高電圧レベル信号線との間に、低電圧レベルの制御信号により導通が制御されるMOSトランジスタ型のスイッチが接続され、前記高電圧レベル信号線と高電圧電源線との間に、プルアップ抵抗が接続される。このレベル変換バススイッチでは、加速回路が、前記高電圧レベル信号の立ち上がりを前記プルアップ抵抗による立ち上がりよりも速くし、加速期間制御回路が、前記加速回路の作動期間を制御する。以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。実施形態図1は、本発明の実施形態に係るレベル変換バススイッチの構成の例を示すブロック図である。本実施形態のレベル変換バススイッチは、端子Aから入力される低電圧VccAレベル信号が伝送される低電圧レベル信号線と端子Bへ出力される高電圧VccBレベル信号が伝送される高電圧レベル信号線との間に接続され、低電圧レベルの制御信号Vgにより導通が制御されるMOSトランジスタ型のスイッチ1と、高電圧レベル信号線と高電圧電源線VccBとの間に接続されたプルアップ抵抗2と、高電圧レベル信号の立ち上がりをプルアップ抵抗2による立ち上がりよりも速くする加速回路3と、加速回路3の作動期間を制御する加速期間制御回路4と、を備える。図2は、本実施形態のレベル変換バススイッチの具体的な回路構成の例を示す回路図である。図2に示す回路では、スイッチ1として、NMOSトランジスタNM11が使用される。端子Aから入力される低電圧VccAレベル信号を高電圧VccBレベル信号へ変換して端子Bへ出力する場合、NMOSトランジスタNM11のゲート端子へ入力される制御信号Vgの信号レベルは、低電圧VccAとされるVg=VccA。したがって、NMOSトランジスタNM11のしきい値をVthNとすると、NMOSトランジスタNM11は、端子Aから入力される信号のレベルがVccA-VthNより低い間はオンしているが、端子Aから入力される信号のレベルがVccA-VthNを超えて上昇していくと、次第にオフ状態になる。NMOSトランジスタNM11がオフすると、端子Bに接続される高電圧レベル信号線はハイインピーダンス状態になり、プルアップ抵抗2により高電圧VccBへと、信号レベルが引き上げられる。ただし、このプルアップ抵抗2による信号レベルの引き上げには、プルアップ抵抗2と負荷容量による時定数に応じた遅延があり、時間がかかる。そこで、本実施形態では、加速回路3により、高電圧レベル信号の立ち上り時間を早めるようにする。加速回路3の具体的な回路として、高電圧レベル信号線と高電圧電源線VccBとの間にプルアップ抵抗2と並列に接続された、PMOSトランジスタPM31が使用される。PMOSトランジスタPM31のゲート端子へ、加速期間制御回路4の出力信号CTが入力される。加速期間制御回路4の出力信号CTが‘L’Lowになると、PMOSトランジスタPM31はオンし、高電圧レベル信号線は、急速に高電圧VccBへ引き上げられる。加速期間制御回路4は、加速回路3の作動期間、すなわち、PMOSトランジスタPM31のオンしている期間、を制御する回路である。加速期間制御回路4は、PMOSトランジスタPM31の導通開始を制御する回路として入力レベル検出回路41を有し、PMOSトランジスタPM31の導通終了を制御する回路として遅延回路42を有する。入力レベル検出回路41は、ソース端子が低電源電圧線VccAに接続され、ドレイン端子が抵抗R411を介して接地端子へ接続されるPMOSトランジスタPM411と、ソース端子が低電源電圧線VccAに接続され、ドレイン端子が抵抗R412を介して接地端子へ接続されるPMOSトランジスタPM412と、を有する。PMOSトランジスタPM411のゲート端子はドレイン端子へ接続され、PMOSトランジスタPM411、PM412のゲート端子は、ともに低電圧レベル信号線に接続される。入力レベル検出回路41の出力信号STは、PMOSトランジスタPM412のドレイン端子と抵抗R412の接続点から出力される。いま、PMOSトランジスタPM411、PM412のしきい値をVthPとすると、PMOSトランジスタPM411、PM412は、端子Aから入力される信号のレベルがVccA-|VthP|よりも低いときは、オンしている|VthP|はしきい値の絶対値。したがって、このときの入力レベル検出回路41の出力STは、‘H’Highである。一方、端子Aから入力される信号のレベルがVccA-|VthP|を超えると、PMOSトランジスタPM411、PM412はオフし、入力レベル検出回路41の出力信号STは、‘L’へ変化する。この出力信号STの‘L’への変化は、バッファBF41、ORゲート41、レベルシフタ41へと伝達され、加速期間制御回路4の出力信号CTを‘L’へ変化させる。加速期間制御回路4の出力信号CTが‘L’へ変化すると、加速回路3のPMOSトランジスタPM31はオンする。なお、バッファBF41、ORゲート41は、低電圧電源VccAで動作する回路であり、レベルシフタ41は信号レベルを低電圧VccAから高電圧VccBへ変換する回路である。上述したように、入力レベル検出回路41の出力信号STの‘L’への変化のタイミングは、PMOSトランジスタPM411、PM412のしきい値VthPの大きさによって変化する。そこで、PMOSトランジスタPM411、PM412のしきい値の絶対値|VthP|を、スイッチ1のNMOSトランジスタNM11のしきい値VthNと同じ大きさ|VthP|=VthNにする。これにより、VccA-VthN=VccA-|VthP|となり、入力レベル検出回路41の出力信号STの‘L’への変化のタイミングを、スイッチ1のNMOSトランジスタNM11のオフするタイミングに合わせることができる。すなわち、高電圧レベル信号線がハイインピーダンス状態になるタイミングに合わせて、加速回路3のPMOSトランジスタPM31をオンさせることができる。ただし、加速回路3のPMOSトランジスタPM31のオンには、加速期間制御回路4の内部回路の伝播遅延による若干の遅れは生じる。一方、加速回路3のPMOSトランジスタPM31をオフさせるタイミングは、遅延回路42により制御される。遅延回路42へは、端子Bに接続される高電圧レベル信号線の信号が、レベルシフタ42、バッファBF42を介して入力される。ここで、レベルシフタ42は信号レベルを高電圧VccBから低電圧VccAへ変換する回路であり、バッファBF42は低電圧電源VccAで動作する回路である。また、遅延回路42は、例えば抵抗R42とキャパシタC42により構成される積分回路などである。遅延回路42の出力信号FNは、高電圧レベル信号線の信号が‘H’へ変化すると、遅延回路42の遅延時間分遅れて‘H’へ変化する信号である。この出力信号FNの‘H’への変化は、ORゲート41、レベルシフタ41へと伝達され、加速期間制御回路4の出力信号CTを‘H’へ変化させる。加速期間制御回路4の出力信号CTが‘H’へ変化すると、加速回路3のPMOSトランジスタPM31はオフする。このように、加速回路3のPMOSトランジスタPM31をオフさせるタイミングは、遅延回路42の遅延時間により制御することができる。すなわち、PMOSトランジスタPM31の導通期間は、遅延回路42の遅延時間により制御することができる。そこで、端子Bに接続される高電圧レベル信号線の信号レベルが高電圧VccBレベルに達したらPMOSトランジスタPM31をオフさせるよう、遅延回路42の遅延時間を設定しておく。PMOSトランジスタPM31がオフした後は、プルアップ抵抗2により、高電圧レベル信号線は、高電圧VccBレベルに保持される。また、入力信号の立ち下り時にはPMOSトランジスタPM31がオフしているので、加速回路3は、高電圧レベル信号の立ち下り動作には、何ら影響を及ぼさない。図3に、本実施形態のレベル変換バススイッチの動作波形の例を示す。図3aには、低電圧VccAレベルの入力信号の変化に対する高電圧VccBレベルの出力信号の変化の様子を示し、図3bには、そのときの加速回路3のPMOSトランジスタPM31の動作状態を波形イメージで示す。スイッチ1のNMOSトランジスタNM11のゲート端子へ入力される制御信号Vgの信号レベルが低電圧VccAのときVg=VccA、端子Aから入力される信号のレベルが、時刻t1でVccA-VthNに達するまでは、NMOSトランジスタNM11はオンしている。したがって、時刻t1までの期間は、端子Bへ出力される信号のレベルは、入力信号のレベル変化に追随して変化する。時刻t1で、入力信号レベルがVccA-VthNに達すると、NMOSトランジスタNM11はオフする。このとき、NMOSトランジスタNM11のしきい値VthNと入力レベル検出回路41のPMOSトランジスタPM411、PM412のしきい値の絶対値|VthP|は等しく、VccA-VthN=VccA-|VthP|であるので、入力レベル検出回路41の出力信号STは、‘H’から‘L’へ変化する。この出力信号STの変化が加速期間制御回路4の内部回路の伝播遅延により遅延されて、加速期間制御回路4の出力信号CTは、時刻t2で‘H’から‘L’へ変化する。これにより、時刻t2で、加速回路3のPMOSトランジスタPM31はオンすることになるが、時刻t1から時刻t2までの間は、PMOSトランジスタPM31はまだオフしている。したがって、時刻t1から時刻t2までの間は、スイッチ1のNMOSトランジスタNM11もオフし、加速回路3のPMOSトランジスタPM31もオフしている期間である。そのため、この期間、端子Bに接続される高電圧レベル信号線は、プルアップ抵抗2により、信号レベルが引き上げられ始める。その後、時刻t2で、加速期間制御回路4の出力信号CTが‘H’から‘L’へ変化すると、図3bに示すように、加速回路3のPMOSトランジスタPM31はオン状態となる。これにより、端子Bに接続される高電圧レベル信号線のレベルは、急速に上昇する。図3aには、参考波形として、高電圧レベル信号線にプルアップ回路2のみが接続されている場合の出力信号波形も破線で示している。この参考波形と比較してわかるように、本実施形態における出力信号は、プルアップ回路2のみが接続されている場合に比べて、その立ち上り時間が大幅に短縮される。出力信号が立ち上がると、加速期間制御回路4の遅延回路42に設定された遅延時間により、時刻t3で、加速期間制御回路4の出力信号CTが‘L’から‘H’へ変化し、図3bに示すように、加速回路3のPMOSトランジスタPM31はオフ状態となる。PMOSトランジスタPM31はオフ状態となった後は、プルアップ抵抗2により、出力信号の信号レベルは、高電圧VccBレベルが保持される。このような本実施形態によれば、スイッチ1のNMOSトランジスタNM11がオフするタイミングに合わせて加速回路3のPMOSトランジスタPM31をオンさせることにより、端子Bに接続される高電圧レベル信号線のレベルを高電圧VccBレベルまで急速に上昇させることができる。これにより、プルアップ抵抗2のみを用いる場合と比べて、レベル変換時の信号の立ち上がりを大幅に速くすることができる。以上説明した実施形態のレベル変換バススイッチによれば、レベル変換時の信号の立ち上がりを速くすることができる。また、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。