以下の工程を備えた薄膜磁気センサの製造方法。1基板表面に、1対の薄膜ヨークと、前記薄膜ヨークのギャップ間に形成された巨大磁気抵抗GMR膜と、前記GMR膜の電気抵抗変化を外部に取り出すための電極と、前記薄膜ヨークと前記電極とを繋ぐ配線とを備えた素子部を形成する素子部形成工程。2少なくとも前記電極の表面の全部又は一部を含む領域但し、前記薄膜ヨーク、前記GMR膜及び前記配線の表面を除くに、フォトレジスト膜を形成するフォトレジスト膜形成工程。3前記基板の表面に、Al2O3膜を形成するAl2O3膜形成工程。4前記Al2O3膜の表面に、触媒化学気相成長Cat-CVD法を用いてSi系絶縁膜を形成するSi系絶縁膜形成工程。5前記フォトレジスト膜、並びに、前記フォトレジスト膜の上に形成された余分な前記Al2O3膜及び前記Si系絶縁膜を除去する除去工程。前記Al2O3膜形成工程及び前記Si系絶縁膜形成工程は、それぞれ、T≦minとなる条件下で成膜を行うものである請求項1に記載の薄膜磁気センサの製造方法。但し、Tは、成膜時の前記基板の温度、T1は、成膜前の前記素子部の抵抗値R1に対する成膜後の前記素子部の抵抗値R2の比=R2/R1が2.0以下となる上限温度、T2は、前記フォトレジスト膜の溶剤による除去が可能となる上限温度、minは、前記T1及び前記T2の内のいずれか低い方の温度。前記薄膜ヨークは、アモルファス系の軟磁性材料からなる請求項1又は2に記載の薄膜磁気センサの製造方法。前記Si系絶縁膜は、SiNx膜、又は、SiOxNy膜からなる請求項1から3までのいずれかに記載の薄膜磁気センサの製造方法。前記Al2O3膜の厚さは、1.5hmax以上但し、hmaxは、前記GMR膜、前記薄膜ヨーク及び前記配線の膜厚の内の最大値であり、前記Si系絶縁膜の厚さは、0.5μm以上であり、前記Al2O3膜と前記Si系絶縁膜の総厚さは8μm以下である請求項1から4までのいずれかに記載の薄膜磁気センサの製造方法。請求項1から5までのいずれかに記載の方法により得られる薄膜磁気センサ。本発明が解決しようとする課題は、水分透過量が小さいSi系絶縁膜が回路表面に形成されており、しかも、Si系絶縁膜の密着性に優れた薄膜磁気センサ及びその製造方法を提供することにある。また、本発明が解決しようとする他の課題は、素子部の表面にミクロンオーダーの段差がある場合であっても、Si系絶縁膜中にクラックが発生しにくい薄膜磁気センサ及びその製造方法を提供することにある。また、本発明が解決しようとする他の課題は、密着性及び耐クラック性に優れたSi系絶縁膜が素子部の表面に選択的に形成された薄膜磁気センサ及びその製造方法を提供することにある。さらに、本発明が解決しようとする他の課題は、素子の耐熱性やESD耐性が低い場合であっても、素子の磁気特性を低下させることなく上記のような特性を備えたSi系絶縁膜を形成することが可能な薄膜磁気センサの製造方法を提供することにある。上記課題を解決するために本発明に係る薄膜磁気センサの製造方法は、以下の工程を備えていることを要旨とする。1基板表面に、1対の薄膜ヨークと、前記薄膜ヨークのギャップ間に形成された巨大磁気抵抗GMR膜と、前記GMR膜の電気抵抗変化を外部に取り出すための電極と、前記薄膜ヨークと前記電極とを繋ぐ配線とを備えた素子部を形成する素子部形成工程。2少なくとも前記電極の表面の全部又は一部を含む領域但し、前記薄膜ヨーク、前記GMR膜及び前記配線の表面を除くに、フォトレジスト膜を形成するフォトレジスト膜形成工程。3前記基板の表面に、Al2O3膜を形成するAl2O3膜形成工程。4前記Al2O3膜の表面に、触媒化学気相成長Cat-CVD法を用いてSi系絶縁膜を形成するSi系絶縁膜形成工程。5前記フォトレジスト膜、並びに、前記フォトレジスト膜の上に形成された余分な前記Al2O3膜及び前記Si系絶縁膜を除去する除去工程。この場合、前記Al2O3膜形成工程及び前記Si系絶縁膜形成工程は、それぞれ、T≦minとなる条件下で成膜を行うのが好ましい。但し、Tは、成膜時の前記基板の温度、T1は、成膜前の前記素子部の抵抗値R1に対する成膜後の前記素子部の抵抗値R2の比=R2/R1が2.0以下となる上限温度、T2は、前記フォトレジスト膜の溶剤による除去が可能となる上限温度、minは、前記T1及び前記T2の内のいずれか低い方の温度。さらに、本発明に係る薄膜磁気センサは、本発明に係る方法により得られたものからなる。電極の表面にフォトレジスト膜を形成した後、基板の表面にAl2O3膜を形成すると、フォトレジスト膜がAl2O3膜で保護される。これと同時に、素子部の上にAl2O3膜が堆積し、素子部の凹凸も軽減される。この状態でCat-CVD法を用いて基板表面にSi系絶縁膜を形成すると、Al2O3膜によってフォトレジスト膜が保護されているので、フォトレジスト膜と水素ラジカルの反応が抑制される。その結果、フォトレジスト膜の反応残渣がSi系絶縁膜に取り込まれることがなく、Si系絶縁膜の密着性が向上する。また、Al2O3膜によって素子部表面の凹凸が軽減されているので、Si系絶縁膜の残留応力が軽減される。その結果、Si系絶縁膜中のクラックの発生を抑制することができる。さらに、Si系絶縁膜を形成する際に基板が過度に加熱されることがないので、フォトレジスト膜の溶剤による除去も容易化する。また、素子の耐熱性やESD耐性が低い場合であっても、素子の磁気特性を低下させることもない。以下、本発明の一実施の形態について詳細に説明する。[1.薄膜磁気センサ]図1a及び図1bに、本発明に係る薄膜磁気センサの平面図及びそのB-B線断面図を示す。図1において、薄膜磁気センサ10は、基板12と、GMR膜1414a~14dと、薄膜ヨーク16、1816a~16d、18a~18dと、電極2020a~20dと、配線22、2422a~22d、24a~24dと、Al2O3膜26と、Si系絶縁膜28とを備えている。なお、図1において、薄膜磁気センサ10は、薄膜ヨーク16-GMR膜14-薄膜ヨーク18からなる4個の素子がフルブリッジ回路を構成するように配線22、24を介して電極20に接続された例が記載されているが、これは単なる例示であり、薄膜磁気センサ10に含まれる素子の数は、目的に応じて任意に選択することができる。例えば、温度変化を相殺するために、2個の素子を用いてハーフブリッジ回路を構成しても良い。また、薄膜磁気センサ10の寸法は、一辺が0.2~2.0mm程度である。[1.1.基板]基板12は、GMR膜14、薄膜ヨーク16、18、電極20、及び、配線22、24からなる素子部を支持するためのものである。基板12は、表面に形成される素子部の絶縁を確保できるものであればよい。基板12としては、例えば、表面に熱酸化膜が形成されたSi基板、AlTiC基板、GaAs基板、GaP基板などがある。[1.2.GMR膜][1.2.1.材料]GMR膜14は、外部磁界の変化を電気抵抗Rの変化として感じ、結果的に電圧の変化として検出するためのものであり、巨大磁気抵抗GMR効果を有する材料からなる。外部磁界の変化を高い感度で検出するためには、GMR膜14のMR比の絶対値は、大きいほど良い。GMR膜14のMR比の絶対値は、具体的には、5以上が好ましく、さらに好ましくは、10以上である。また、GMR膜14は、薄膜ヨーク16、18と直接、電気的に接続されるので、GMR膜14には、薄膜ヨーク16、18より高い電気比抵抗ρを有するものが用いられる。一般に、GMR膜14の電気比抵抗ρが小さすぎると、薄膜ヨーク16、18間が電気的に短絡するので好ましくない。一方、GMR膜14の電気比抵抗ρが高すぎる場合には、ノイズが増加し、外部磁界の変化を電圧変化として検出するのが困難となる。GMR膜14の電気比抵抗ρは、具体的には、103μΩcm以上1012μΩcm以下が好ましく、さらに好ましくは、104μΩcm以上1011μΩcm以下である。このような条件を満たす材料には、種々の材料があるが、中でも上述した金属-絶縁体系ナノグラニュラー材料が特に好適である。金属-絶縁体系ナノグラニュラー材料は、高いMR比と高い電気比抵抗ρを有するだけでなく、僅かな組成変動によってMR比が大きく変動することがないので、安定した磁気特性を有する薄膜を、再現性良く、かつ低コストで作製することができるという利点がある。GMR膜14として用いられる金属-絶縁体系ナノグラニュラー材料としては、具体的には、1Co-Y2O3系ナノグラニュラー合金、Co-Al2O3系ナノグラニュラー合金、Co-Sm2O3系ナノグラニュラー合金、Co-Dy2O3系ナノグラニュラー合金、FeCo-Y2O3系ナノグラニュラー合金等の酸化物系ナノグラニュラー合金、2Fe-MgF2、FeCo-MgF2、Fe-CaF2、FeCo-AlF3等のフッ化物系ナノグラニュラー合金、などがある。[1.2.2.形状及び寸法]GMR膜14の形状及び寸法は、特に限定されるものではなく、目的とする磁界感度が得られるように定める。一般に、抵抗値は抵抗体の長さに比例し、断面積に反比例する。そのため、GMR膜14の感磁方向の長さを長くし、その膜厚図1aの紙面に対して垂直方向の長さを薄くし、あるいはその横幅感磁方向に対して垂直方向の長さを狭くするほど、電気抵抗Rを大きくすることができる。この電気抵抗Rを大きくすることにより、デバイスの消費電力を下げることができる。しかし、GMR膜14の電気抵抗Rが高くなりすぎると、増幅器との間でインピーダンス不良を起こす場合がある。ここで、感磁方向とは、GMR膜14の磁界感度が最大となるときの外部磁界印加方向をいう。[1.3.薄膜ヨーク][1.3.1.構成]薄膜ヨーク16、18は、ギャップを介して対向しており、GMR膜14は、ギャップ内又はその近傍において、薄膜ヨークと電気的に接続される。ここで、ギャップ近傍とは、薄膜ヨーク16、18先端に発生する増幅された大きな磁界の影響を受ける領域をいう。薄膜ヨーク16、18間に発生する磁界は、ギャップ内が最も大きくなるので、GMR膜14は、ギャップ内に形成するのが最も好ましいが、GMR膜14に作用する磁界が実用上十分な大きさであるときは、その全部又は一部がギャップ外例えば、薄膜ヨーク16、18の上面側又は下面側にあっても良いことを意味する。[1.3.2.材料]薄膜ヨーク16、18は、GMR膜14の磁界感度を高めるためのものであり、軟磁性材料からなる。弱磁界に対する高い磁界感度を得るためには、薄膜ヨーク16、18には、透磁率μ及び/又は飽和磁化Msの高い材料を用いるのが好ましい。具体的には、その透磁率μは、100以上が好ましく、さらに好ましくは、1000以上である。また、その飽和磁化Msは、5kGauss以上が好ましく、さらに好ましくは、10kGauss以上である。薄膜ヨーク16、18を構成する軟磁性材料は、結晶系又は微結晶系の軟磁性材料であっても良く、あるいは、アモルファス系の軟磁性材料であっても良い。結晶系又は微結晶系の軟磁性材料は、一般に、成膜直後には良好な軟磁気特性が得られない透磁率が低い、保磁力が大きいなど。軟磁気特性を向上させるためには、成膜後に熱処理を行う必要がある。一方、GMR膜14をある臨界温度以上に加熱すると、GMR膜14のMR特性が低下する。これに対し、アモルファス系の軟磁性材料は、室温で成膜するだけで必要な性能が得られ、軟磁気特性を向上させるための熱処理が不要であるという特徴がある。そのため、薄膜ヨーク16、18がアモルファス系の軟磁性材料からなる薄膜磁気センサ10に対して本発明を適用すると、高い効果が得られる。薄膜ヨーク16、18を構成する軟磁性材料としては、具体的には、a40~90Ni-Fe合金、Fe74Si9Al17、Fe12Ni82Nb6、Fe756Si132B85Nb19Cu08、Fe83Hf6C11、Fe85Zr10B5合金、Fe93Si3N4合金、Fe71B11N18合金、b40~90Ni-Fe合金/SiO2多層膜、cFe713Nd96O191ナノグラニュラー合金、Co70Al10O20ナノグラニュラー合金、Co65Fe5Al10O20ナノグラニュラー合金、dCo35Fe35Mg10F20ナノグラニュラー合金、e70Si15B15アモルファス合金、Co88Nb6Zr6アモルファス合金、などが好適である。[1.3.3.形状及び寸法]薄膜ヨーク16、18の形状及び寸法は、特に限定されるものではなく、目的に応じて任意に選択することができる。一般に、薄膜ヨーク16、18の幅に対して感磁方向の長さが長くなるほど、薄膜ヨーク16、18の反磁界係数が小さくなるので、高い出力が得られる。[1.4.電極]電極20は、GMR膜14の電気抵抗Rの変化を外部に取り出すためのものである。電極20の材料は、特に限定されるものではなく、電気抵抗Rの変化を取り出すことが可能なものであれば良い。電極20の材料としては、例えば、AuやCuなどがある。電極20の形状は、特に限定されるものではなく、目的に応じて任意に選択することができる。[1.5.配線]配線22、24は、薄膜ヨーク16、18の外側GMR膜14が接続される側とは反対側の端部と、電極20とを接続するためのものである。薄膜ヨーク16、18の外側の端部に電極20を直接、接続しても良いが、本発明においては、薄膜ヨーク16、18と電極20との間に、配線22、24が設けられている。これは、電極20を、GMR膜14を挟む薄膜ヨーク16、18の位置に対して独立に配置可能とするためである。配線22、24の材料としては、例えば、Cu、Ni、Alなどがある。配線22、24の形状は、特に限定されるものではなく、目的に応じて任意に選択することができる。[1.6.Al2O3膜]本発明において、Al2O3膜26は、aSi系絶縁膜28をパターン形成するためのフォトレジスト膜を成膜雰囲気から保護し、これによってSi系絶縁膜28の密着性を向上させるため、及び、b素子部の表面の凹凸を軽減することによって、Si系絶縁膜28の内部応力を緩和するため、に用いられる。Al2O3膜は、素子部の長期信頼性を向上させるために、少なくとも電極20を除く素子部の上すなわち、GMR膜14、薄膜ヨーク16、18、及び、配線22、24の上に形成されている。電極20は、完全に露出している必要はなく、外部機器への接続が可能な限りにおいて、電極20の表面の一部にAl2O3膜が形成されていても良い。また、図1に示すように、4個の素子部によってフルブリッジ回路が構成されているときは、4個の素子部で囲まれた中央の空白領域にもAl2O3膜26及び後述するSi系絶縁膜28からなる保護膜を形成するのが好ましい。これは、1チップ上に形成される保護膜のエッジ部分の長さを相対的に短くし、保護膜のエッジ部分から素子部に向かって水分が拡散するのを極力低減するため、及び2空白領域に型番等を金属薄膜で形成することがあり、これを水分から保護するためである。基板上にハーフブリッジ回路を構成する場合や、1個の素子部のみを形成する場合も同様であり、素子部だけでなく、素子部が形成されていない基板の空白領域を保護膜で覆っても良い。Al2O3膜26の厚さは、薄膜磁気センサ10の長期信頼性に影響を与える。一般に、Al2O3膜の厚さが薄すぎると、素子部表面の凹凸の軽減が不十分となり、その上に形成されるSi系絶縁膜28にクラックが生じるおそれがある。従って、Al2O3膜26の厚さは、1.5hmax以上が好ましい。ここで、hmaxは、GMR膜14、薄膜ヨーク16、18及び配線22、24の膜厚の内の最大値である。一方、Al2O3膜26の厚さが厚くなりすぎると、フォトレジスト膜の除去が困難となる。また、Al2O3膜26が厚すぎると、電極20にワイヤーボンディングする際、ボンディング用のキャピラリが保護膜と干渉するおそれがある。この点は、後述するSi系絶縁膜28も同様である。従って、Al2O3膜26の厚さ及びSi系絶縁膜28の総厚さは、8μm以下が好ましい。総厚さは、さらに好ましくは、6μm以下である。[1.7.Si系絶縁膜]Si系絶縁膜28は、素子部を水蒸気から保護するために用いられる。Si系絶縁膜28は、Al2O3膜の上に形成される。Si系絶縁膜とは、Siを主構成元素として含み、かつ、電気絶縁性を有する材料からなる薄膜をいう。Si系絶縁膜28としては、例えば、SiNx膜0.5≦x≦1.0、SiOxNy膜0.6≦x≦2.0、0.1≦y≦0.7、SiO2膜、SiC膜、SiCN膜、SiOC膜などがある。これらの中でも、Si系絶縁膜28は、SiNx膜、又は、SiOxNy膜が好ましい。これは、一般にSiN系の膜は、他の膜に比べてバリア性水分透過抑制機能や耐酸化性が高いためである。Si系絶縁膜28の厚さは、薄膜磁気センサ10の長期信頼性に影響を与える。一般に、Si系絶縁膜28の厚さが薄すぎると、水分透過性が劣化したり、素子部の段差を十分に被覆できなくなるおそれがある。従って、Si系絶縁膜28の厚さは、0.5μm以上が好ましい。一方、Si系絶縁膜28の厚さが厚くなりすぎると、フォトレジスト膜の除去が困難となる。また、Si系絶縁膜28が厚すぎると、電極20にワイヤーボンディングする際、ボンディング用のキャピラリが保護膜と干渉するおそれがある。従って、Si系絶縁膜28の厚さ及びAl2O3膜の総厚さは、上述した値以下が好ましい。[2.薄膜磁気センサの製造方法]図2に、本発明に係る薄膜磁気センサの製造方法の工程図を示す。なお、図2は、図1aのC-C’線断面図を表す。図2において、薄膜磁気センサの製造方法は、素子部形成工程と、フォトレジスト膜形成工程と、Al2O3膜形成工程と、Si系絶縁膜形成工程と、除去工程とを備えている。[2.1.素子部形成工程]素子部形成工程は、図2aに示すように、基板12’表面に、1対の薄膜ヨーク16b、18b...と、薄膜ヨーク16b、18b...のギャップ間に形成された巨大磁気抵抗GMR膜14b...と、GMR膜14b...の電気抵抗変化を外部に取り出すための電極20a...と、薄膜ヨークと電極20a...とを繋ぐ配線22b、24b、24c...とを備えた素子部を形成する工程である。素子部は、通常のフォトリソグラフィ技術を用いて所定の薄膜を所定の順序で形成することにより製造することができる。基板12’、薄膜ヨーク16b、18b...、GMR膜14b...、電極20a...、配線22b、24b、24c...の形状や材質については、上述した通りであるので、説明を省略する。[2.2.フォトレジスト膜形成工程]フォトレジスト膜形成工程は、図2bに示すように、少なくとも電極20a...の表面の全部又は一部を含む領域但し、薄膜ヨーク16、18、GMR膜14、及び、配線22、24の表面を除くに、フォトレジスト膜30を形成する工程である。図1に示すように、4個の素子部によってフルブリッジ回路が構成されている場合には、電極20a...を除く素子部の表面及び素子部で囲まれた基板12’の表面以外の領域にフォトレジスト膜30を形成するのが好ましい。すなわち、4個の素子部の表面だけでなく、4個の素子部で囲まれた空白領域内にも保護膜が形成されるように、フォトレジスト膜30を形成するのが好ましい。電極20a...の表面にフォトレジスト膜30を形成するのは、後述する工程において形成される素子部の保護膜Al2O3膜Si系絶縁膜が電極20a...の表面に直接成膜されるのを防ぐためである。図2bに示す例においては、電極20a...の表面の全面がフォトレジスト膜30で覆われているが、電極20a...と外部機器との接続が可能となる限りにおいて、電極20a...の表面の一部がフォトレジスト膜30で覆われていても良い。また、保護膜は、電極20aを除く素子部の表面及び素子部で囲まれた基板12’表面以外の部分に形成する実益はない上に、逆にそこから保護膜が割れることもある。そのため、図2bに示す例において、フォトレジスト膜30は、電極20a...表面だけでなく、素子部の外側まで延長されている。すなわち、図2bに示す例においては、図1aの平面図に示す形状を有する保護膜が形成されるように、基板12’の表面にフォトレジスト膜30が形成されている。[2.3.Al2O3膜形成工程]Al2O3膜形成工程は、図2cに示すように、基板12’の表面に、Al2O3膜26’を形成する工程である。Al2O3膜26’は、素子部の凹凸軽減及びフォトレジスト膜30の保護のために、素子部の表面だけでなく、フォトレジスト膜30の表面にも形成される。素子部の表面に形成されるAl2O3膜26’の厚さについては、上述した通りであるので、説明を省略する。Al2O3膜26’の成膜温度は、特に限定されるものではなく、目的に応じて任意に選択することができる。但し、Al2O3膜26’の成膜時に基板12’が高温に加熱されると、GMR膜や薄膜ヨークの磁気特性が低下したり、あるいは、フォトレジスト膜30の熱架橋反応が過度に進行し、フォトレジスト膜30の溶剤による除去リフトオフが困難になる場合がある。従って、Al2O3膜26’は、T≦minとなる条件下で成膜を行うのが好ましい。但し、Tは、成膜時の基板12’の温度、T1は、成膜前の素子部の抵抗値R1に対する成膜後の素子部の抵抗値R2の比=R2/R1が2.0以下となる上限温度、T2は、フォトレジスト膜30の溶剤による除去が可能となる上限温度、minは、前記T1及び前記T2の内のいずれか低い方の温度。素子部の抵抗値変化が2倍以下となる上限温度T1は、GMR膜や薄膜ヨークの材質により異なる。例えば、GMR膜としてナノグラニュラー合金を用いた場合や、薄膜ヨークとしてアモルファス系の軟磁性材料を用いた場合、上限温度T1は、100~170°Cである。具体的には、MgF2-100のT1は120°C、MgF2-95B5のT1は150°C、MgF2-90B10のT1は170°C、MgF2-80B20のT1は150°Cである。一方、レジストの硬化温度は、レジストの種類により異なる。例えば、ヘキスト社製AZ4620の場合、硬化温度は、150~200°Cである。よって、この場合、基板温度Tの上限は、100°C~150°C程度となる。Al2O3膜の成膜方法は、特に限定されるものではなく、種々の方法を用いることができる。Al2O3の製膜方法としては、例えば、スパッタ法、蒸着法、プラズマCVD法、熱CVD法などがある。特に、スパッタ法は、基板温度Tを室温近傍に維持したまま成膜することができるだけでなく、成膜時にエッチング処理が入るため、素子部の段差がより軽減される。そのため、スパッタ法は、Al2O3膜の成膜方法として好適である。[2.4.Si系絶縁膜形成工程]Si系絶縁膜形成工程は、図2dに示すように、Al2O3膜26’の表面に、触媒化学気相成長Cat-CVD法を用いてSi系絶縁膜28’を形成する工程である。Si系絶縁膜28’は、素子部を大気から保護するために、素子部の表面に形成されるが、成膜時には、Al2O3膜の表面全面に形成される。Si系絶縁膜28’の組成、及び、素子部の表面に形成されるSi系絶縁膜28’の厚さについては、上述した通りであるので、説明を省略する。触媒化学気相成長Cat-CVD法とは、上述したように、原料ガスを加熱した触媒体に接触させ、その表面で原料ガスを接触分解させ、分解種を基板上に堆積させる方法をいう。触媒体には、通常、Wフィラメントが用いられる。Wフィラメントを所定の温度に加熱し、Wフィラメント表面に原料ガスを接触させると、表面において原料ガスが分解する。そのため、Wフィラメントの下方に基板12’を配置すると、基板12’表面に分解種を堆積させることができる。Cat-CVD法は、基板12’全体を反応温度に加熱する必要がない。また、Wフィラメントと基板12’の距離を制御すると、基板12’の温度を制御することができる。Cat-CVD法を用いて、Si系絶縁被膜28’を形成する場合、原料ガスには、ヘキサメチルジシラザンHMDS、シランSiH4、トリメチルアルミニウムTMA、テトラエトキシシランTEOSなどが用いられる。また、Cat-CVD時に雰囲気を制御すると、窒素含有量や酸素含有量の異なる種々の膜を成膜することができる。Si系絶縁膜28’の成膜温度は、特に限定されるものではなく、目的に応じて任意に選択することができる。但し、Si系絶縁膜28’の成膜時に基板12’が高温に加熱されると、GMR膜や薄膜ヨークの磁気特性が低下したり、あるいは、フォトレジスト膜30の熱架橋反応が過度に進行し、フォトレジスト膜30の溶剤による除去リフトオフが困難になる場合がある。従って、Si系絶縁膜28’は、T≦minとなる条件下で成膜を行うのが好ましい。なお、成膜温度Tに関する詳細は、Al2O3膜形成工程と同様であるので、説明を省略する。[2.5.除去工程]除去工程は、図2eに示すように、フォトレジスト膜30、並びに、フォトレジスト膜30の上に形成された余分なAl2O3膜26’及びSi系絶縁膜28’を除去する工程である。フォトレジスト膜30を除去する方法としては、溶剤を用いる方法、アッシングによる方法などがある。特に、溶剤による除去は、簡便であるので、フォトレジスト膜30の除去方法として好適である。溶剤を用いてフォトレジスト膜30を除去リフトオフする場合、溶剤には、一般に、アセトンなどが用いられる。フォトレジスト膜30を除去した後、基板12’をダイシングすると、図2fに示すように、基板12表面に、GMR膜図示せず、薄膜ヨーク図示せず、電極20a...、及び、配線24b、24c...からなる素子部が形成され、かつ、電極20aを除く素子部の表面に、Al2O3膜26及びSi系絶縁膜28からなる保護膜が形成された薄膜磁気センサ10が得られる。[3.薄膜磁気センサ及びその製造方法の作用]薄膜磁気センサの長期信頼性を保つためには、素子部を大気中の水分から保護する必要がある。従来から、このような保護膜としてAl2O3膜が用いられていた。しかしながら、Al2O3膜は、水分透過量が大きく、十分な効果は得られない。一方、Si系絶縁膜は、Al2O3膜に比べて水分透過性が低いことが知られている。しかしながら、熱CVD法を用いてSi系絶縁膜を形成する場合、通常、基板温度は、300°C以上となる。そのため、Si系絶縁膜を形成したくない部分をフォトレジスト膜で覆ったとしても、成膜時にフォトレジスト膜が加熱され、成膜後のフォトレジスト膜の除去特に、溶剤による除去が困難となる。これに対し、Cat-CVD法は、低温での成膜が可能であるので、フォトレジスト膜を用いたSi系絶縁膜の選択的な成膜が可能となる。また、Cat-CVD法は、プラズマCVD法のようにイオンが発生しないので、素子のESD耐性が低い場合であっても素子を静電破壊させるおそれが少ない。しかしながら、Cat-CVD法は、プラズマCVD法に比べて水素ラジカルの濃度が高い。そのため、表面の一部がフォトレジスト膜で覆われた基板表面に、Cat-CVD法を用いてSi系絶縁膜を形成すると、フォトレジスト膜が水素ラジカルと反応し、反応残渣がSi系絶縁膜中に取り込まれる。そのため、Si系絶縁膜の密着性が低下し、剥離しやすくなる。さらに、Si系絶縁膜は、Al2O3膜に比べて、残留応力が大きい。そのため、Si系絶縁膜の厚さが薄すぎると、フォトレジスト膜のリフトオフやダイシングの際に膜剥がれが起きやすい。これを避けるために膜厚を厚くすると、膜にクラックが発生しやすくなる。特に、相対的に大きな凹凸がある素子部に内部応力の大きいSi系絶縁膜を形成すると、このような膜剥がれやクラックが発生しやすくなる。これに対し、電極の表面にフォトレジスト膜を形成した後、基板の表面にAl2O3膜を形成すると、フォトレジスト膜がAl2O3膜で保護されると同時に、素子部の上にAl2O3膜が堆積し、素子部の凹凸も軽減される。この状態でCat-CVD法を用いて基板表面にSi系絶縁膜を形成すると、Al2O3膜によってフォトレジスト膜が保護されているので、フォトレジスト膜と水素ラジカルの反応が抑制される。その結果、フォトレジスト膜の反応残渣がSi系絶縁膜に取り込まれることがなく、Si系絶縁膜の密着性が向上する。また、Al2O3膜によって素子部表面の凹凸が軽減されているので、Si系絶縁膜の残留応力が軽減され、クラックが発生しにくい。さらに、Si系絶縁膜を形成する際に基板が過度に加熱されることがないので、フォトレジスト膜の溶剤による除去も容易化する。また、素子の耐熱性やESD耐性が低い場合であっても、素子の磁気特性を低下させることもない。実施例1、比較例1[1.試料の作製]Cat-CVD法を用いて、基板表面にSiOxNy膜を成膜した実施例1。原料には、ヘキサメチルジシラザンを用いた。また、基板には、PET基板を用いた。また、比較として、スパッタ法を用いて基板表面にAl2O3膜を成膜した比較例1。基板には、PET基板を用いた。[2.試験方法及び結果]保護膜の水蒸気透過率WaterVaporTransmissionRateWVTRの測定には、等圧法モコン法を用いた。測定装置には、IllinoisInstruments社のmodel7000を用いた。測定条件は、40°C×90RHとした。図3に、SiOxNy膜及びAl2O3膜の水蒸気透過率を示す。図3より、SiOxNy膜の水蒸気透過率は、Al2O3膜に比べて著しく小さいことがわかる。実施例2[1.試料の作製]図1に示す構造を備えた1.0mm×1.0mmの薄膜磁気センサ10を作製した。薄膜ヨーク16、18には、アモルファス系材料を用いた。Al2O3膜26の成膜には、スパッタ法を用いた。また、Si系絶縁膜28には、Cat-CVD法を用いて成膜されたSiOxNy膜を用いた。Al2O3膜の膜厚は、1000~3000nmとし、SiOxNy膜の膜厚は、0~1000nmとした。なお、素子部を構成する薄膜の内、膜厚の最大値hmaxは、1000nmであった。[2.試験方法及び結果]得られた薄膜磁気センサ10に対して、プッシャークッカーバイアスPCBT試験を行った。試験条件は、温度:121°C、湿度:100RH、圧力:0.2MPa、印加電圧:5.5V、試験時間:100hとした。表1に結果を示す。表1より、Al2O3膜の厚さが1.5hmax以上、かつSiOxNy膜の厚さが500nm以上の時に、不良率が1以下になることがわかる。Al2O3膜のみの場合に不良率が高いのは、Al2O3膜の水分透過率が高いためと考えられる。また、Al2O3膜:1000nm、SiOxNy膜:1000nmの時は、改善効果が見られる場合もあるが、不良率がばらついた。これは、Al2O3膜が相対的に薄いAl2O3膜の膜厚が1.5hmax未満であるために基板表面の凹凸軽減が不十分となり、これによってSi系絶縁膜にクラックが入る場合があったためと考えられる。実施例3[1.試料の作製]図1に示す構造を備えた1.0mm×1.0mmの薄膜磁気センサ10を作製した。薄膜ヨーク16、18には、アモルファス系材料を用いた。Al2O3膜26の成膜には、スパッタ法を用いた。また、Si系絶縁膜28には、Cat-CVD法を用いて成膜されたSiOxNy膜を用いた。Al2O3膜の膜厚は、1000~2000nmとし、SiOxNy膜の膜厚は、0~1000nmとした。なお、素子部を構成する薄膜の内、膜厚の最大値hmaxは、600nmであった。[2.試験方法及び結果]得られた薄膜磁気センサ10に対して、PCBT試験を行った。試験条件は、温度:121°C、湿度:100RH、圧力:0.2MPa、印加電圧:5.0V、試験時間:100hとした。表2に結果を示す。表2及び表1より、以下のことがわかる。1Si系絶縁膜の膜厚が薄くなりすぎると、不良率が増大する。2Si系絶縁膜の厚さを500nm以上とすると、不良率が低くなる。実施例4[1.試料の作製]図1に示す構造を備えた0.4mm×0.4mmの薄膜磁気センサ10を作製した。薄膜ヨーク16、18には、アモルファス系材料を用いた。Al2O3膜26の成膜には、スパッタ法を用いた。また、Si系絶縁膜28には、Cat-CVD法を用いて成膜されたSiOC膜を用いた。Al2O3膜の膜厚は、1000nmとし、SiOC膜の膜厚は、0~1000nmとした。なお、素子部を構成する薄膜の内、膜厚の最大値hmaxは、600nmであった。[2.試験方法及び結果]得られた薄膜磁気センサ10に対して、PCBT試験を行った。試験条件は、温度:121°C、湿度:100RH、圧力:0.2MPa、印加電圧:5.0V、試験時間:126hとした。表3に結果を示す。表3より、以下のことがわかる。1Si系絶縁膜の膜厚が薄くなりすぎると、不良率が増大する。2Si系絶縁膜の厚さを500nm以上とすると、不良率が低くなる。実施例5[1.試料の作製]図1に示す構造を備えた1.0mm×1.0mmの薄膜磁気センサ10を作製した。薄膜ヨーク16、18には、アモルファス系材料を用いた。Al2O3膜26の成膜には、スパッタ法を用いた。また、Si系絶縁膜28には、Cat-CVD法を用いて成膜されたSiOxNy膜を用いた。Al2O3膜の膜厚は1.5hmax以上、SiOxNy膜の膜厚500nm以上とし、Si系絶縁膜の膜厚Al2O3膜の膜厚は2000~9000nmとした。なお、素子部を構成する薄膜の内、膜厚の最大値hmaxは、1000nmであった。[2.試験方法及び結果]フォトレジスト膜のリフトオフに要する時間を測定した。リフトオフ条件は、超音波出力350Wの50とした。表4に結果を示す。表4より、以下のことがわかる。1Al2O3膜とSiOxNy膜の総厚さが8000nm以上であると、リフトオフに要する時間が300分以上となり、生産性が著しく低下する。2Al2O3膜とSiOxNy膜の総厚さを6000nm以下にすると、リフトオフに要する時間が60分以下となり、急速に時間を短縮できる。以上、本発明の実施の形態について詳細に説明したが、本発明は、上記実施の形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改変が可能である。