"金属箔上に誘電体膜および導電膜を順に有する容量素子材を用い、前記誘電体膜を間にして第1電極層と第2電極層とを有する容量素子、および前記第1電極層と前記第2電極層とを短絡させる短絡部を形成する工程と、前記容量素子および前記短絡部の上層に、上層配線を形成する工程と、前記上層配線を形成したのち、前記短絡部を除去または切断する工程とを含む配線基板の製造方法。前記容量素子および前記短絡部を形成する工程は、前記導電膜を加工することにより前記第2電極層を形成する工程と、前記誘電体膜に開口部を設け、前記開口部に短絡電極を設ける工程と、前記金属箔を加工することにより前記第1電極層を形成すると共に、前記短絡電極を介して前記短絡部を形成する工程とを含む請求項1記載の配線基板の製造方法。前記容量素子および前記短絡部を形成する工程は、前記導電膜を加工することにより前記第2電極層を形成する工程と、レーザ照射により前記誘電体膜に損傷部を形成する工程と、前記金属箔を加工することにより前記第1電極層を形成すると共に、前記損傷部を介して前記短絡部を形成する工程とを含む請求項1記載の配線基板の製造方法。前記容量素子および前記短絡部を形成する工程は、前記金属箔上に前記誘電体膜を有する基材を用い、前記誘電体膜に開口部を設けたのち前記誘電体膜上に前記導電膜を形成することにより、前記開口部に前記金属箔と前記導電膜との接触部を有する前記容量素子材を形成する工程と、前記導電膜を加工することにより前記第2電極層を形成する工程と、前記金属箔を加工することにより前記第1電極層を形成すると共に、前記接触部を介して前記短絡部を形成する工程とを含む請求項1記載の配線基板の製造方法。前記第1電極層と前記短絡部との間に第1引出線を形成し、前記第2電極層と前記短絡部との間に第2引出線を形成し、前記第1引出線と前記第2引出線とを、前記第1電極層,前記誘電体膜および前記第2電極層の積層方向に直交する平面内において重ならない位置に配置する請求項2記載の配線基板の製造方法。前記短絡部を、前記第1電極層および前記第2電極層の内部に形成する請求項2記載の配線基板の製造方法。前記容量素子として、前記誘電体膜の上面に前記第1電極層、前記誘電体膜の下面に前記第2電極層を有する第1容量素子と、前記誘電体膜の上面に前記第2電極層、前記誘電体膜の下面に前記第1電極層を有する第2容量素子とを形成し、前記短絡部として、前記第1容量素子の前記第1電極層と前記第2容量素子の前記第2電極層とを接続する引き回し配線を形成する請求項1記載の配線基板の製造方法。前記短絡部を、ドリル加工,レーザ加工またはエッチングを用いて除去または切断する請求項1記載の配線基板の製造方法。前記上層配線を形成する工程において、前記第1電極層と前記第2電極層とを外装配線を介して短絡させる外装配線短絡部を形成し、実装後またはパッケージ後に前記外装配線短絡部を除去または切断する請求項1記載の配線基板の製造方法。前記誘電体膜は、チタン酸ストロンチウムSrTiO3;STO,チタン酸バリウムBaTiO3;BTO、チタン酸バリウムストロンチウムBSTまたはチタン酸ジルコン酸鉛PZTにより構成されている請求項1記載の配線基板の製造方法。金属箔上に誘電体膜を成膜し更に導電膜を成膜した薄膜容量素子材は、ハンドリングなど取り扱う過程で発生する静電気による破壊静電破壊を防止するために、外周部分で誘電体膜の上下の金属箔と導電膜とがショートした構造を取っていた。しかしながら、金属箔や導電膜を切断あるいは加工して電極を形成した時点で、この静電破壊対策の効果は無くなってしまっていた。また、実装基板内に作り込む容量素子の誘電体膜は薄膜であるので、容量素子形成過程での静電破壊も懸念されていた。本開示の目的は、誘電体膜の静電破壊を抑えることが可能な配線基板の製造方法を提供することにある。本開示による配線基板の製造方法は、以下のA~Cの工程を含むものである。A金属箔上に誘電体膜および導電膜を順に有する容量素子材を用い、誘電体膜を間にして第1電極層と第2電極層とを有する容量素子、および第1電極層と第2電極層とを短絡させる短絡部を形成する工程B容量素子および短絡部の上層に、上層配線を形成する工程C前記上層配線を形成したのち、短絡部を除去または切断する工程本開示の配線基板の製造方法によれば、金属箔上に誘電体膜および導電膜を順に有する容量素子材を用い、誘電体膜を間にして第1電極層と第2電極層とを有する容量素子、および第1電極層と第2電極層とを短絡させる短絡部を形成する。続いて、容量素子および短絡部の上層に、上層配線を形成したのち、短絡部を除去または切断する。よって、金属箔および導電膜を切断または加工して第1電極層および第2電極層を形成したのちも、短絡部によって誘電体膜の静電破壊を抑えることが可能となる。以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.第1の実施の形態誘電体膜に設けた開口部に短絡電極を形成し、この短絡電極を介して第1電極層からの第1引出線と第2電極層からの第2引出線を短絡させる短絡部を形成する例2.第2の実施の形態レーザ照射により誘電体膜に損傷部を形成し、この損傷部を介して第1電極層からの第1引出線と第2電極層からの第2引出線を短絡させる短絡部を形成する例3.第3の実施の形態誘電体膜に設けた開口部に金属箔と導電膜との接触部を形成し、この接触部を介して第1電極層からの第1引出線と第2電極層からの第2引出線を短絡させる短絡部を形成する例4.第4の実施の形態第1引出線および第2引出線を形成せず、短絡部を第1電極層および第2電極層の内部に形成する例5.第5の実施の形態極性が互いに逆になっている二つの容量素子を形成する例6.第6の実施の形態第1電極層と第2電極層とを外装配線を介して短絡させる外装配線短絡部を形成し、実装後またはパッケージ後に外装配線短絡部を除去または切断する例第1の実施の形態図1Aおよび図1Bは、本開示の第1の実施の形態に係る配線基板の断面構成および平面構成をそれぞれ表したものである。この配線基板1は、例えば、容量素子10を内蔵したプリント配線板などとして用いられるものである。容量素子10は、例えば、誘電体膜11の上面に第1極性例えばの第1電極層12、誘電体膜11の下面に第2極性例えば-の第2電極層13を有している。容量素子10は、矩形の枠部14によって周囲を囲まれている。また、当然のことながら、配線基板1には、容量素子10に本来必要な配線図示せずが別途設けられている。以下の説明および図面では、第1電極層12,誘電体膜11および第2電極層13の積層方向図1Aの紙面において上下方向をz方向、図1Aの紙面において左右方向をx方向、図1Aの紙面に直交する方向をy方向とする。誘電体膜11は、特に材料を限定するものではないが、比誘電率が高い結晶性誘電体膜、例えば、チタン酸ストロンチウムSrTiO3;STO,チタン酸バリウムBaTiO3;BTO、チタン酸バリウムストロンチウムBSTまたはチタン酸ジルコン酸鉛PZTにより構成されていることが望ましい。容量素子10を小型化すると共に高い容量値を得ることが可能となるからである。第1電極層12は、特に材料を限定するものではないが、例えば、銅,ニッケルなどの金属よりなる単層の導電膜、または複数の材料よりなる複数の導電膜の積層体である。第2電極層13は、特に材料を限定するものではないが、例えば、銅,ニッケルなどの金属箔により構成されている。第2電極層13は、図1Bに示したように、x方向の寸法が第1電極層12よりも長くなっている。これは、下部電極となる第2電極層13のビア電極取り出し電極33を配線基板1の上部に形成することを考慮したものである。なお、第2電極層13のビア電極33は、配線基板1の下部に取り出すことも可能である。また、第2電極層13は、GNDベタ面図示せずで他のパターンや他の容量ともつながっていて、容量素子10の近傍で上下方向にビア電極を取り出す構成とすることも可能である。枠部14は、例えば、第1電極層12と同層の導電膜、誘電体膜11および第2電極層13と同層の金属箔の積層構造を有している。枠部14では、例えば、誘電体膜11の上下の導電膜と金属箔とが短絡されると共にグランド電位とされている。容量素子10には銅箔よりなる配線層21,プリプレグ樹脂基板22および銅箔よりなる配線層23が接合されており、これらがコア基板20を構成している。コア基板20の上部には、容量素子10側から順に、例えば、プリプレグ31と、銅箔よりなる配線層32とを含む上層配線30が設けられている。配線層32は、第1電極層12および第2電極層13に接続されたビア電極取出し電極33を含んでいる。コア基板20の下部には、容量素子10側から順に、プリプレグ41と、銅箔よりなる配線層42とを含む下層配線40が設けられている。容量素子10の近傍には、開口50が設けられている。開口50は、例えば、上層配線30および容量素子10を貫通し、コア基板20のプリプレグ22に達している。この開口50は、後述するように、第1電極層12と第2電極層13とを短絡させる短絡部を形成し、コア基板20,上層配線30および下層配線40を形成したのち、短絡部を除去することにより形成されたものである。第1電極層12と開口50との間には、図1Bに示したように、第1引出線51が設けられている。第2電極層13と開口50との間には、同じく図1Bに示したように、第2引出線52が設けられている。第1引出線51と第2引出線52とは、xy平面内において重ならない位置に配置されていることが好ましい。第1引出線51と第2引出線52とが重なり部分を持たないことで寄生容量が発生することを抑えることが可能となり、高精度な容量素子10を実現可能となる。この配線基板1は、例えば、次のようにして製造することができる。図2ないし図9は、この配線基板1の製造方法を工程順に表したものである。まず、図2Aに示したように、金属箔12A上に誘電体膜11および導電膜13Aを順に積層した容量素子材10Aを用意する。金属箔12Aは、上述した第2電極層13と同様に、特に材料を限定するものではないが、例えば、銅,ニッケルなどの金属箔により構成されている。導電膜13Aは、上述した第1電極層12と同様に、特に材料を限定するものではないが、例えば、銅,ニッケルなどの金属よりなる単層の導電膜、または複数の材料よりなる複数の導電膜の積層体である。次いで、図2Bに示したように、この容量素子材10Aの導電膜13A上に、所望の領域を開口したドライフィルム61などを用いて、導電膜13Aを加工するためのマスクを形成する。続いて、図2Cに示したように、導電膜13Aを、例えば薬液を用いて加工し、ドライフィルム61を除去する。これにより、図3に示したように、容量素子10の第2電極層13と、第2電極層13から引き出された第2引出線52と、第2引出線52の先端のランド52Aとが形成される。なお、ここではまず導電膜13Aをパターニングする場合について説明したが、金属箔12Aを先にパターニングすることも可能である。その後のハンドリングにおける強度を考慮すると、導電膜13Aを先にパターニングすることが望ましい。そののち、図4Aおよび図4Bに示したように、プリプレグ22に、所望の領域を開口した銅箔21A、銅箔21Aの開口部に合わせた容量素子材10Aおよび銅箔23Aを、加圧プレス法などで張り合わせる。このとき、容量素子材10Aの張り合わせ面はパターニングを行った導電膜13A側とし、容量素子材10Aを銅箔21Aの開口部に位置合わせして張り合わせを行う。プリプレグ22に銅箔21A,23Aおよび容量素子材10Aを張り合わせたのち、図5Aに示したように、容量素子材10Aの金属箔12A上に、所望の領域を開口したドライフィルム62などを用いて、金属箔12Aを加工するためのマスクを形成する。続いて、図5Bに示したように、容量素子材10Aの金属箔12Aおよび誘電体膜11を、例えば薬液を用いて加工し、金属箔12Aおよび誘電体膜11に開口部53Aを設ける。この開口部53Aは、第2引出線52の先端のランド52Aの上に設ける。そののち、図5Cに示したように、開口部53Aに短絡電極53を形成する。これにより、短絡電極53を介して第2電極層13と金属箔12Aとが短絡する。従って、これ以降の工程で静電気が逐電しても、短絡電極53を介して電流が逃げることが可能となり、誘電体膜11への損傷が抑えられる。短絡電極53を形成したのち、図6Aに示したように、容量素子材10Aの金属箔12A上に、所望の領域を開口したドライフィルム63などを用いて、金属箔12Aを加工するためのマスクを形成する。そののち、図6Bに示したように、金属箔12Aおよび銅箔21Aを、例えば薬液を用いて加工し、ドライフィルム63を除去する。これにより、図7に示したように、容量素子10の第1電極層12と、第1電極層12から引き出された第1引出線51と、第1引出線51の先端のランド51Aとが形成される。また、このとき、裏面の銅箔23Aの上にも同様にマスク図示せずを形成し、銅箔23Aの加工を行う。第1電極層12は、誘電体膜11を間にして第2電極層13に対向する位置に形成される。これにより、誘電体膜11を間にして第1電極層12および第2電極層13を有する容量素子10が形成される。第1引出線51は、xy平面において第2引出線52と重ならない位置に配置される。これにより、第1引出線51と第2引出線52との間に寄生容量が発生することが抑えられる。第1引出線51の先端のランド51Aと、第2引出線52の先端のランド52Aとは、xy平面において重なる位置に配置されると共に、短絡電極53を介して短絡される。これにより、短絡電極53を介して第1電極層12と第2電極層13とを短絡させる短絡部50Aが形成される。また、銅箔21Aの加工により配線層21が形成され、銅箔23Aの加工により配線層23が形成される。これにより、図6Bに示したように、容量素子10,配線層21,23およびプリプレグ22を含むコア基板20が形成される。ここでは、第1電極層12からの第1引出線51と第2電極層13からの第2引出線52とが短絡部50Aの短絡電極53を介して短絡されている。よって、静電気が逐電しても、短絡電極53を介して電流が逃げることが可能となり、誘電体膜11への損傷が抑えられる。続いて、図8Aに示したように、コア基板20にプリプレグ31,41および銅箔32A,42Aを張り合わせる。そののち、図8Bに示したように、レーザ加工により銅箔32Aおよびプリプレグ31に開口部33Aを設け、図8Cに示したように、銅箔32Aの上面および開口部33Aの内部に、ビア電極材料膜33Bを形成する。そののち、図9Aに示したように、ビア電極材料膜33B上に、所望の領域を開口したドライフィルム64などを用いて、ビア電極材料膜33Bおよび銅箔32Aを加工するためのマスクを形成する。そののち、同じく図9Aに示したように、ビア電極材料膜33Bおよび銅箔32Aを、例えば薬液を用いて加工し、配線層32およびビア電極33を形成する。これにより、プリプレグ31および配線層32よりなる上層配線30が形成される。図9Bに示したように、ドライフィルム64を除去する。また、このとき、裏面の銅箔42Aの上にも同様にマスク図示せずを形成し、銅箔42Aの加工を行うことにより、配線層42を形成する。これにより、プリプレグ41および配線層42よりなる下層配線40が形成される。上層配線30および下層配線40を形成したのち、図9Cに示したように、レーザ加工またはドリル加工などの手法を用いて開口50を設け、ランド51A,52Aおよび短絡電極53よりなる短絡部50Aを除去する。短絡部50Aを除去して開口50を設けることにより、図1Bに示したように、xy平面内で重なり合うランド51A,52Aが除去され、xy平面内で重ならない第1引出線51および第2引出線52のみが残るので、寄生容量の発生が抑えられる。また、ドリル加工などによる開口50内の誘電体膜11表面は、損傷を受けて荒れており、リーク電流が多い状態になっているおそれがある。ランド51A,52Aが残っている場合には、ここでも誘電体膜11の損傷を受けた部分を介してリーク電流が発生する可能性がある。xy平面内で重なり合うランド51A,52Aが完全に除去されることにより、リーク電流の発生を抑え、容量素子10の信頼性を向上させることが可能となる。なお、開口50はそのままの状態でも問題ないが、信頼性をより高めるためにはソルダレジストなどを用いて封止することが望ましい。このように本実施の形態では、金属箔12A上に誘電体膜11および導電膜13Aを順に有する容量素子材10Aを用い、誘電体膜11を間にして第1電極層12と第2電極層13を有する容量素子10を形成すると共に、第1電極層12と第2電極層13とを短絡させる短絡部50Aを形成し、上層配線30および下層配線40を形成したのちに短絡部50Aを除去するようにしている。よって、短絡部50Aを形成してから上層配線30および下層配線40を形成するまでの工程で静電気が逐電しても、短絡部50Aを介して電流が逃げることが可能となる。従って、容量素子材10Aの金属箔12Aまたは導電膜13Aを切断または加工して第1電極層12または第2電極層13を形成したのちも、誘電体膜11への損傷を回避し、誘電体膜11の静電破壊を抑えることが可能となる。また、短絡部50Aを形成する際には、誘電体膜11に設けた開口部53Aに短絡電極53を形成し、この短絡電極53を介して第1電極層12と第2電極層13とを短絡させるようにしたので、短絡部50Aを容易に形成することが可能となる。第2の実施の形態図10ないし図16は本開示の第2の実施の形態に係る配線基板1の製造方法を工程順に表したものである。この製造方法は、第1の実施の形態で説明した製造方法とは短絡部50Aの形成方法が異なるものである。すなわち、本実施の形態では、短絡部50Aを形成する際に、レーザ照射により誘電体膜11に損傷部を形成し、この損傷部を介して第1電極12からの第1引出線51と第2電極13からの第2引出線52とを短絡させるようにしている。まず、図10Aに示したように、金属箔12A上に誘電体膜11および導電膜13Aを順に積層した容量素子材10Aを用意する。次いで、第1の実施の形態と同様にして、図10Bに示したように、この容量素子材10Aの導電膜13A上に、所望の領域を開口したドライフィルム61などを用いて、導電膜13Aを加工するためのマスクを形成する。続いて、図10Cに示したように、導電膜13Aを、例えば薬液を用いて加工し、ドライフィルム61を除去する。これにより、図11に示したように、容量素子10の第2電極層13と、第2電極層13から引き出された第2引出線52と、第2引出線52の先端のランド52Aとが形成される。なお、ここではまず導電膜13Aをパターニングする場合について説明したが、金属箔12Aを先にパターニングすることも可能である。その後のハンドリングにおける強度を考慮すると、導電膜13Aを先にパターニングすることが望ましい。そののち、図12Aおよび図12Bに示したように、プリプレグ22に、所望の領域を開口した銅箔21A、銅箔21Aの開口部に合わせた容量素子材10Aおよび銅箔23Aを、加圧プレス法などで張り合わせる。このとき、容量素子材10Aの張り合わせ面はパターニングを行った導電膜13A側とし、容量素子材10Aを銅箔21Aの開口部に位置合わせして張り合わせを行う。プリプレグ22に銅箔21A,23Aおよび容量素子材10Aを張り合わせたのち、図13Aに示したように、容量素子材10Aの金属箔12A上の所望の領域に、レーザビームLBなどのエネルギービームを照射することにより、照射部直下の誘電体膜11に対して局所的部分的に損傷を与え、誘電体膜11に損傷部54を形成する。この損傷部54は、第2引出線52の先端のランド52Aの上に設ける。損傷部54は、膜質が悪化し、リーク電流を誘発する状態となり、損傷部54を介して第2電極層13と金属箔12Aとが短絡する。従って、これ以降の工程で静電気が逐電しても、損傷部54を介して電流が逃げることが可能となり、誘電体膜11への損傷が抑えられる。損傷部54を形成したのち、図13Bに示したように、容量素子材10Aの金属箔12A上に、所望の領域を開口したドライフィルム63などを用いて、金属箔12Aを加工するためのマスクを形成する。そののち、図13Cに示したように、金属箔12Aおよび銅箔21Aを、例えば薬液を用いて加工し、ドライフィルム63を除去する。これにより、図14に示したように、容量素子10の第1電極層12と、第1電極層12から引き出された第1引出線51と、第1引出線51の先端のランド51Aとが形成される。また、このとき、裏面の銅箔23Aの上にも同様にマスク図示せずを形成し、銅箔23Aの加工を行う。第1電極層12は、誘電体膜11を間にして第2電極層13に対向する位置に形成される。これにより、誘電体膜11を間にして第1電極層12および第2電極層13を有する容量素子10が形成される。第1引出線51は、xy平面において第2引出線52と重ならない位置に配置される。これにより、第1引出線51と第2引出線52との間に寄生容量が発生することが抑えられる。第1引出線51の先端のランド51Aと、第2引出線52の先端のランド52Aとは、xy平面において重なる位置に配置されると共に、損傷部54を介して短絡される。これにより、損傷部54を介して第1電極層12と第2電極層13とを短絡させる短絡部50Aが形成される。また、銅箔21Aの加工により配線層21が形成され、銅箔23Aの加工により配線層23が形成される。これにより、図13Cに示したように、容量素子10,配線層21,23およびプリプレグ22を含むコア基板20が形成される。ここでは、第1電極層12からの第1引出線51と第2電極層13からの第2引出線52とが短絡部50Aの損傷部54を介して短絡されている。よって、静電気が逐電しても、損傷部54を介して電流が逃げることが可能となり、誘電体膜11への損傷が抑えられる。続いて、図15Aに示したように、コア基板20にプリプレグ31,41および銅箔32A,42Aを張り合わせる。そののち、図15Bに示したように、レーザ加工により銅箔32Aおよびプリプレグ31に開口部33Aを設け、図15Cに示したように、銅箔32Aの上面および開口部33Aの内部に、ビア電極材料膜33Bを形成する。そののち、図16Aに示したように、ビア電極材料膜33B上に、所望の領域を開口したドライフィルム64などを用いて、ビア電極材料膜33Bおよび銅箔32Aを加工するためのマスクを形成する。そののち、同じく図16Aに示したように、ビア電極材料膜33Bおよび銅箔32Aを、例えば薬液を用いて加工し、配線層32およびビア電極33を形成する。これにより、プリプレグ31および配線層32よりなる上層配線30が形成される。図16Bに示したように、ドライフィルム64を除去する。また、このとき、裏面の銅箔42Aの上にも同様にマスク図示せずを形成し、銅箔42Aの加工を行うことにより、配線層42を形成する。これにより、プリプレグ41および配線層42よりなる下層配線40が形成される。上層配線30および下層配線40を形成したのち、図16Cに示したように、レーザ加工またはドリル加工などの手法を用いて開口50を設け、ランド51A,52Aおよび短絡電極53よりなる短絡部50Aを除去する。短絡部50Aを除去して開口50を設けることにより、図1Bに示したように、xy平面内で重なり合うランド51A,52Aが除去され、xy平面内で重ならない第1引出線51および第2引出線52のみが残るので、寄生容量の発生が抑えられる。また、ドリル加工などによる開口50内の誘電体膜11表面は、損傷を受けて荒れており、リーク電流が多い状態になっているおそれがある。ランド51A,52Aが残っている場合には、ここでも誘電体膜11の損傷を受けた部分を介してリーク電流が発生する可能性がある。xy平面内で重なり合うランド51A,52Aが完全に除去されることにより、リーク電流の発生を抑え、容量素子10の信頼性を向上させることが可能となる。なお、開口50はそのままの状態でも問題ないが、信頼性をより高めるためにはソルダレジストなどを用いて封止することが望ましい。このように本実施の形態では、第1の実施の形態と同様に、金属箔12A上に誘電体膜11および導電膜13Aを順に有する容量素子材10Aを用い、誘電体膜11を間にして第1電極層12と第2電極層13を有する容量素子10を形成すると共に、第1電極層12と第2電極層13とを短絡させる短絡部50Aを形成し、上層配線30および下層配線40を形成したのちに短絡部50Aを除去するようにしている。よって、短絡部50Aを形成してから上層配線30および下層配線40を形成するまでの工程で静電気が逐電しても、短絡部50Aを介して電流が逃げることが可能となる。従って、容量素子材10Aの金属箔12Aまたは導電膜13Aを切断または加工して第1電極層12または第2電極層13を形成したのちも、誘電体膜11への損傷を回避し、誘電体膜11の静電破壊を抑えることが可能となる。また、短絡部50Aを形成する際には、レーザビームLBの照射により誘電体膜11に損傷部54を形成し、この損傷部54を介して第1電極層12と第2電極層13とを短絡させるようにしたので、短絡部50Aを容易に形成することが可能となる。第3の実施の形態図17ないし図22は本開示の第3の実施の形態に係る配線基板1の製造方法を工程順に表したものである。この製造方法は、第1の実施の形態で説明した製造方法とは短絡部50Aの形成方法が異なるものである。すなわち、本実施の形態では、短絡部50Aを形成する際に、誘電体膜11に設けた開口部に金属箔12Aと導電膜13Aとの接触部を形成し、この接触部を介して第1電極12からの第1引出線51と第2電極13からの第2引出線52とを短絡させるようにしている。まず、図17Aに示したように、上述した材料よりなる金属箔12Aの上に、上述した材料よりなる誘電体膜11を有する基材10Bを形成する。次いで、図17Bに示したように、誘電体膜11上に、所望の領域を開口したドライフィルム65などを用いて、誘電体膜11を加工するためのマスクを形成する。続いて、同じく図17Bに示したように、ドライフィルム65をマスクとして誘電体膜11を加工し、誘電体膜11に開口部55Aを設ける。ドライフィルム65を除去する。そののち、図17Cに示したように、誘電体膜11の上に、上述した材料よりなる導電膜13Aを形成する。これにより、金属箔12A,誘電体膜11および導電膜13Aを順に積層した容量素子材10Aが形成される。また、誘電体膜11の開口部55Aには導電膜13Aが埋め込まれ、金属箔12Aと導電膜13Aとの接触部55が形成される。すなわち、接触部55を介して金属箔12Aと導電膜13Aとが短絡する。従って、これ以降の工程で静電気が逐電しても、接触部55を介して電流が逃げることが可能となり、誘電体膜11への損傷が抑えられる。接触部55を形成したのち、図17Dに示したように、導電膜13A上に、所望の領域を開口したドライフィルム61などを用いて、導電膜13Aを加工するためのマスクを形成する。続いて、図17Dに示したように、導電膜13Aを、例えば薬液を用いて加工し、ドライフィルム61を除去する。これにより、図18に示したように、容量素子10の第2電極層13と、第2電極層13から引き出された第2引出線52と、第2引出線52の先端のランド52Aとが形成される。ランド52Aは、接触部55上に形成される。なお、ここではまず導電膜13Aをパターニングする場合について説明したが、金属箔12Aを先にパターニングすることも可能である。その後のハンドリングにおける強度を考慮すると、導電膜13Aを先にパターニングすることが望ましい。そののち、図19Aおよび図19Bに示したように、プリプレグ22に、所望の領域を開口した銅箔21A、銅箔21Aの開口部に合わせた容量素子材10Aおよび銅箔23Aを、加圧プレス法などで張り合わせる。このとき、容量素子材10Aの張り合わせ面はパターニングを行った導電膜13A側とし、容量素子材10Aを銅箔21Aの開口部に位置合わせして張り合わせを行う。プリプレグ22に銅箔21A,23Aおよび容量素子材10Aを張り合わせたのち、図19Cに示したように、容量素子材10Aの金属箔12A上に、所望の領域を開口したドライフィルム63などを用いて、金属箔12Aを加工するためのマスクを形成する。そののち、図19Dに示したように、金属箔12Aおよび銅箔21Aを、例えば薬液を用いて加工し、ドライフィルム63を除去する。これにより、図20に示したように、容量素子10の第1電極層12と、第1電極層12から引き出された第1引出線51と、第1引出線51の先端のランド51Aとが形成される。また、このとき、裏面の銅箔23Aの上にも同様にマスク図示せずを形成し、銅箔23Aの加工を行う。第1電極層12は、誘電体膜11を間にして第2電極層13に対向する位置に形成される。これにより、誘電体膜11を間にして第1電極層12および第2電極層13を有する容量素子10が形成される。第1引出線51は、xy平面において第2引出線52と重ならない位置に配置される。これにより、第1引出線51と第2引出線52との間に寄生容量が発生することが抑えられる。第1引出線51の先端のランド51Aと、第2引出線52の先端のランド52Aとは、xy平面において重なる位置に配置されると共に、接触部55を介して短絡される。これにより、接触部55を介して第1電極層12と第2電極層13とを短絡させる短絡部50Aが形成される。また、銅箔21Aの加工により配線層21が形成され、銅箔23Aの加工により配線層23が形成される。これにより、図19Dに示したように、容量素子10,配線層21,23およびプリプレグ22を含むコア基板20が形成される。ここでは、第1電極層12からの第1引出線51と第2電極層13からの第2引出線52とが短絡部50Aの接触部55を介して短絡されている。よって、静電気が逐電しても、接触部55を介して電流が逃げることが可能となり、誘電体膜11への損傷が抑えられる。続いて、図21Aに示したように、コア基板20にプリプレグ31,41および銅箔32A,42Aを張り合わせる。そののち、図21Bに示したように、レーザ加工により銅箔32Aおよびプリプレグ31に開口部33Aを設け、図21Cに示したように、銅箔32Aの上面および開口部33Aの内部に、ビア電極材料膜33Bを形成する。そののち、図22Aに示したように、ビア電極材料膜33B上に、所望の領域を開口したドライフィルム64などを用いて、ビア電極材料膜33Bおよび銅箔32Aを加工するためのマスクを形成する。そののち、同じく図22Aに示したように、ビア電極材料膜33Bおよび銅箔32Aを、例えば薬液を用いて加工し、配線層32およびビア電極33を形成する。これにより、プリプレグ31および配線層32よりなる上層配線30が形成される。図22Bに示したように、ドライフィルム63を除去する。また、このとき、裏面の銅箔42Aの上にも同様にマスク図示せずを形成し、銅箔42Aの加工を行うことにより、配線層42を形成する。これにより、プリプレグ41および配線層42よりなる下層配線40が形成される。上層配線30および下層配線40を形成したのち、図22Cに示したように、レーザ加工またはドリル加工などの手法を用いて開口50を設け、ランド51A,52Aおよび接触部55よりなる短絡部50Aを除去する。短絡部50Aを除去して開口50を設けることにより、図1Bに示したように、xy平面内で重なり合うランド51A,52Aが除去され、xy平面内で重ならない第1引出線51および第2引出線52のみが残るので、寄生容量の発生が抑えられる。また、ドリル加工などによる開口50内の誘電体膜11表面は、損傷を受けて荒れており、リーク電流が多い状態になっているおそれがある。ランド51A,52Aが残っている場合には、ここでも誘電体膜11の損傷を受けた部分を介してリーク電流が発生する可能性がある。xy平面内で重なり合うランド51A,52Aが完全に除去されることにより、リーク電流の発生を抑え、容量素子10の信頼性を向上させることが可能となる。なお、開口50はそのままの状態でも問題ないが、信頼性をより高めるためにはソルダレジストなどを用いて封止することが望ましい。このように本実施の形態では、第1の実施の形態と同様に、金属箔12A上に誘電体膜11および導電膜13Aを順に有する容量素子材10Aを用い、誘電体膜11を間にして第1電極層12と第2電極層13を有する容量素子10を形成すると共に、第1電極層12と第2電極層13とを短絡させる短絡部50Aを形成し、上層配線30および下層配線40を形成したのちに短絡部50Aを除去するようにしている。よって、短絡部50Aを形成してから上層配線30および下層配線40を形成するまでの工程で静電気が逐電しても、短絡部50Aを介して電流が逃げることが可能となる。従って、容量素子材10Aの金属箔12Aまたは導電膜13Aを切断または加工して第1電極層12または第2電極層13を形成したのちも、誘電体膜11への損傷を回避し、誘電体膜11の静電破壊を抑えることが可能となる。また、容量素子材10Aを形成する際には、金属箔12A上に誘電体膜11を有する基材10Bを用い、誘電体膜11に開口部55Aを設けたのちに導電膜13Aを形成することにより、開口部55Aに金属箔12Aと導電膜13Aとの接触部55を形成するようにしたので、誘電体膜11が薄膜である場合にも、容量素子材10Aの形成過程での誘電体膜11の静電破壊を抑えることが可能となる。更に、短絡部50Aを形成する際には、容量素子材10Aに設けた接触部55を介して第1電極層12と第2電極層13とを短絡させるようにしたので、短絡部50Aを容易に形成することが可能となる。第4の実施の形態図23Aおよび図23Bは本開示の第4の実施の形態に係る配線基板1Aの断面構成および平面構成をそれぞれ表したものである。この配線基板1Aは、第1引出線51および第2引出線52を設けず、開口50を第1電極層12および第2電極層13の内部に設けるようにしたことを除いては、第1の実施の形態で説明した配線基板1と同一の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。容量素子10,コア基板20,上層配線30および下層配線40は、第1の実施の形態と同様に構成されている。開口50は、容量素子10の第1電極層12および第2電極層13の内部に設けられている。これにより、本実施の形態では、第1引出線51および第2引出線52を不要とし、容量素子10の占有面積を小さくすることが可能となる。この配線基板1Aは、例えば、次のようにして製造することができる。図24ないし図30は、この配線基板1Aの製造方法を工程順に表したものである。なお、この配線基板1Aは、第1の実施の形態の短絡電極53を有する短絡部50A、第2の実施の形態の損傷部54を有する短絡部50A、または第3の実施の形態の接触部55を有する短絡部50Aのいずれを用いても製造することが可能であるが、以下の説明では、例えば、第3の実施の形態の接触部55を有する短絡部50Aを用いた場合について説明する。まず、図24Aに示したように、上述した材料よりなる金属箔12Aの上に、上述した材料よりなる誘電体膜11を有する基材10Bを形成する。次いで、図24Bに示したように、誘電体膜11上に、所望の領域を開口したドライフィルム65などを用いて、誘電体膜11を加工するためのマスクを形成する。続いて、同じく図24Bに示したように、ドライフィルム65をマスクとして誘電体膜11を加工し、誘電体膜11に開口部55Aを設ける。ドライフィルム65を除去する。そののち、図24Cに示したように、誘電体膜11の上に、上述した材料よりなる導電膜13Aを形成する。これにより、金属箔12A,誘電体膜11および導電膜13Aを順に積層した容量素子材10Aが形成される。また、誘電体膜11の開口部55Aには導電膜13Aが埋め込まれ、金属箔12Aと導電膜13Aとの接触部55が形成される。すなわち、接触部55を介して金属箔12Aと導電膜13Aとが短絡する。従って、これ以降の工程で静電気が逐電しても、接触部55を介して電流が逃げることが可能となり、誘電体膜11への損傷が抑えられる。接触部55を形成したのち、図24Dに示したように、導電膜13A上に、所望の領域を開口したドライフィルム61などを用いて、導電膜13Aを加工するためのマスクを形成する。続いて、図24Dに示したように、導電膜13Aを、例えば薬液を用いて加工し、ドライフィルム61を除去する。これにより、図25に示したように、容量素子10の第2電極層13が形成される。第2電極層13は、接触部55を含む領域に形成され、第2引出線52およびランド52Aは形成されない。なお、ここではまず導電膜13Aをパターニングする場合について説明したが、金属箔12Aを先にパターニングすることも可能である。その後のハンドリングにおける強度を考慮すると、導電膜13Aを先にパターニングすることが望ましい。そののち、図26Aおよび図26Bに示したように、プリプレグ22に、所望の領域を開口した銅箔21A、銅箔21Aの開口部に合わせた容量素子材10Aおよび銅箔23Aを、加圧プレス法などで張り合わせる。このとき、容量素子材10Aの張り合わせ面はパターニングを行った導電膜13A側とし、容量素子材10Aを銅箔21Aの開口部に位置合わせして張り合わせを行う。プリプレグ22に銅箔21A,23Aおよび容量素子材10Aを張り合わせたのち、図26Cに示したように、容量素子材10Aの金属箔12A上に、所望の領域を開口したドライフィルム63などを用いて、金属箔12Aを加工するためのマスクを形成する。そののち、図26Dに示したように、金属箔12Aおよび銅箔21Aを、例えば薬液を用いて加工し、ドライフィルム63を除去する。これにより、図27に示したように、容量素子10の第1電極層12が形成される。第1電極層12は、接触部55を含む領域に形成され、第1引出線51およびランド51Aは形成されない。また、このとき、裏面の銅箔23Aの上にも同様にマスク図示せずを形成し、銅箔23Aの加工を行う。第1電極層12は、誘電体膜11を間にして第2電極層13に対向する位置に形成される。これにより、誘電体膜11を間にして第1電極層12および第2電極層13を有する容量素子10が形成される。また、第1電極層12および第2電極層13の内部には、接触部55を介して第1電極層12と第2電極層13とを短絡させる短絡部50Aが形成される。また、銅箔21Aの加工により配線層21が形成され、銅箔23Aの加工により配線層23が形成される。これにより、図26Dに示したように、容量素子10,配線層21,23およびプリプレグ22を含むコア基板20が形成される。ここでは、第1電極層12と第2電極層13とが短絡部50Aの接触部55を介して短絡されている。よって、静電気が逐電しても、接触部55を介して電流が逃げることが可能となり、誘電体膜11への損傷が抑えられる。続いて、図28Aに示したように、コア基板20にプリプレグ31,41および銅箔32A,42Aを張り合わせる。そののち、図28Bに示したように、レーザ加工により銅箔32Aおよびプリプレグ31に開口部33Aを設け、図28Cに示したように、銅箔32Aの上面および開口部33Aの内部に、ビア電極材料膜33Bを形成する。そののち、図29Aに示したように、ビア電極材料膜33B上に、所望の領域を開口したドライフィルム64などを用いて、ビア電極材料膜33Bおよび銅箔32Aを加工するためのマスクを形成する。そののち、同じく図29Aに示したように、ビア電極材料膜33Bおよび銅箔32Aを、例えば薬液を用いて加工し、配線層32およびビア電極33を形成する。これにより、プリプレグ31および配線層32よりなる上層配線30が形成される。図29Bに示したように、ドライフィルム64を除去する。また、このとき、裏面の銅箔42Aの上にも同様にマスク図示せずを形成し、銅箔42Aの加工を行うことにより、配線層42を形成する。これにより、プリプレグ41および配線層42よりなる下層配線40が形成される。上層配線30および下層配線40を形成したのち、図30Aに示したように、レーザ加工またはドリル加工などの手法を用いてプリプレグ31に開口50Bを設ける。続いて、図30Bに示したように、更に薬液などを用いて第1電極層12および誘電体膜11をエッチングすることにより開口50を設けると共に、接触部55よりなる短絡部50Aを除去する。誘電体膜11を薬液で除去することにより、開口50内の誘電体膜11の表面の損傷を抑え、リーク電流を小さくすることが可能となる。短絡部50Aまたは開口50を第1電極層12および第2電極層13の内部に設けることにより、図23Bに示したように、第1引出線51および第2引出線52を省略し、容量素子10の占有面積を小さくすることが可能となる。なお、開口50,50Bはそのままの状態でも問題ないが、信頼性をより高めるためにはソルダレジストなどを用いて封止することが望ましい。このように本実施の形態では、第1の実施の形態の効果に加えて、短絡部50Aを第1電極層12および第2電極層13の内部に設けるようにしたので、第1引出線51および第2引出線52を省略し、容量素子10の占有面積を小さくすることが可能となる。第5の実施の形態図31および図32は、本開示の第5の実施の形態に係る配線基板1Bの断面構成および平面構成をそれぞれ表したものである。この配線基板1Bは、第1容量素子70Aおよび第2容量素子70Bを近接配置した構成を有している。第1容量素子70Aおよび第2容量素子70Bは、例えば、同寸法の四角形長方形である。第1容量素子70Aは、誘電体膜11の上面に第1極性例えばの第1電極層12、誘電体膜11の下面に第2極性例えば-の第2電極層13を有している。第2容量素子70Bは、誘電体膜11の上面に第2極性例えば-の第2電極層13、誘電体膜11の下面に第1極性例えばの第1電極層12を有している。誘電体膜11,第1電極層12および第2電極層13は、第1の実施の形態と同様に構成されている。第1容量素子70Aの第1電極層12と、第2容量素子70Bの第1電極層12とは、第1接続部15で接続されている。第1容量素子70Aの第2電極層13と、第2容量素子70Bの第2電極層13とは、第2接続部16で接続されている。第1容量素子70Aおよび第2容量素子70Bには銅箔よりなる配線層21,プリプレグ樹脂基板22および銅箔よりなる配線層23が接合されており、これらがコア基板20を構成している。コア基板20の上部には、容量素子10側から順に、例えば、プリプレグ31と、銅箔よりなる配線層32とを含む上層配線30が設けられている。配線層32は、第1電極層12および第2電極層13に接続されたビア電極取出し電極33を含んでいる。コア基板20の下部には、容量素子10側から順に、プリプレグ41と、銅箔よりなる配線層42とを含む下層配線40が設けられている。第1容量素子70Aの第1電極層12と第2容量素子70Bの第2電極層13との間には、図32Aに示したように、引き回し配線56が設けられているが、この引き回し配線56は開口50により切断されている。開口50は、例えば、上層配線30,引き回し配線56および誘電体膜11を貫通し、コア基板20のプリプレグ22に達している。この開口50は、後述するように、第1容量素子70Aの第1電極層12と第2容量素子70Bの第2電極層13とを短絡させる短絡部として引き回し配線56を形成し、コア基板20,上層配線30および下層配線40を形成したのち、引き回し配線56を切断することにより形成されたものである。この配線基板1Bは、例えば、次のようにして製造することができる。図33ないし図44は、この配線基板1Bの製造方法を工程順に表したものである。なお、図33Aから図35Bまでは、連続した異なる工程における同一の断面、具体的には図32におけるXXXIA線における断面を表している。図36から図44までは、AとBとは同一工程における異なる断面を表し、Aは図32におけるXXXIA-XXXIA線における断面、Bは図32におけるXXXIB-XXXIB線における断面をそれぞれ表している。まず、図33Aに示したように、上述した材料よりなる金属箔12A上に、上述した材料よりなる誘電体膜11を有する基材10Bを形成する。次いで、図33Bに示したように、誘電体膜11上に、所望の領域を開口したドライフィルム66などを用いて、誘電体膜11を加工するためのマスクを形成する。続いて、同じく図33Bに示したように、ドライフィルム66をマスクとして誘電体膜11を加工し、誘電体膜11に接続孔11Aを設ける。この接続孔11Aは、第1接続部15および第2接続部16を形成するためのものである。ドライフィルム66を除去する。そののち、図33Cに示したように、誘電体膜11の上に、上述した材料よりなる導電膜13Aを形成する。これにより、金属箔12A,誘電体膜11および導電膜13Aを順に積層した容量素子材10Aが形成される。また、誘電体膜11の開口部11Aには導電膜13Aが埋め込まれ、第1接続部15および第2接続部16が形成される。なお、図33Cでは第1接続部15のみを表している。第1接続部15および第2接続部16は、第3の実施の形態における接触部55と同様の機能を有することが可能である。すなわち、第1接続部15および第2接続部16を介して金属箔12Aと導電膜13Aとが短絡する。従って、これ以降の工程で静電気が逐電しても、第1接続部15および第2接続部16を介して電流が逃げることが可能となり、誘電体膜11への損傷が抑えられる。第1接続部15および第2接続部16を形成したのち、図33Dに示したように、導電膜13A上に、所望の領域を開口したドライフィルム61などを用いて、導電膜13Aを加工するためのマスクを形成する。続いて、図33Eに示したように、導電膜13Aを、例えば薬液を用いて加工し、ドライフィルム61を除去する。これにより、図34に示したように、第1容量素子70Aの第2電極層13および第2容量素子70Bの第1電極層12が形成される。なお、ここではまず導電膜13Aをパターニングする場合について説明したが、金属箔12Aを先にパターニングすることも可能である。その後のハンドリングにおける強度を考慮すると、導電膜13Aを先にパターニングすることが望ましい。そののち、図35Aおよび図35Bに示したように、プリプレグ22に、所望の領域を開口した銅箔21A、銅箔21Aの開口部に合わせた容量素子材10Aおよび銅箔23Aを、加圧プレス法などで張り合わせる。このとき、容量素子材10Aの張り合わせ面はパターニングを行った導電膜13A側とし、容量素子材10Aを銅箔21Aの開口部に位置合わせして張り合わせを行う。プリプレグ22に銅箔21A,23Aおよび容量素子材10Aを張り合わせたのち、図36に示したように、容量素子材10Aの金属箔12A上に、所望の領域を開口したドライフィルム63などを用いて、金属箔12Aを加工するためのマスクを形成する。そののち、図37に示したように、金属箔12Aおよび銅箔21Aを、例えば薬液を用いて加工し、ドライフィルム63を除去する。これにより、図38に示したように、第1容量素子70Aの第1電極層12および第2容量素子70Bの第2電極層13と、引き回し配線56とが形成される。また、このとき、裏面の銅箔23Aの上にも同様にマスク図示せずを形成し、銅箔23Aの加工を行う。第1容量素子70Aの第1電極層12は、誘電体膜11を間にして第1容量素子70Aの第2電極層13に対向する位置に形成される。これにより、誘電体膜11の上面に第1電極層12、下面に第2電極層13を有する第1容量素子70Aが形成される。第2容量素子70Bの第2電極層13は、誘電体膜11を間にして第2容量素子70Bの第1電極層12に対向する位置に形成される。これにより、誘電体膜11の上面に第2電極層13,下面に第1電極層12を有する第2容量素子70Bが形成される。また、第1容量素子70Aの第1電極12と、第2容量素子70Bの第1電極12とは、第1接続部15を介して接続される。第1容量素子70Aの第2電極13と、第2容量素子70Bの第2電極13とは、第2接続部16を介して接続される。更に、第1容量素子70Aの第1電極層12および第2容量素子70Bの第2電極層13は、引き回し配線56を介して短絡される。これにより、引き回し配線56を介して第1電極層12と第2電極層13とを短絡させる短絡部50Aが形成される。また、銅箔21Aの加工により配線層21が形成され、銅箔23Aの加工により配線層23が形成される。これにより、図37に示したように、容量素子10,配線層21,23およびプリプレグ22を含むコア基板20が形成される。ここでは、第1電極層12と第2電極層13とが短絡部50Aの引き回し配線56を介して短絡されている。よって、静電気が逐電しても、引き回し配線56を介して電流が逃げることが可能となり、誘電体膜11への損傷が抑えられる。続いて、図39に示したように、コア基板20にプリプレグ31,41および銅箔32A,42Aを張り合わせる。そののち、図40に示したように、レーザ加工により銅箔32Aおよびプリプレグ31に開口部33Aを設け、図41に示したように、銅箔32Aの上面および開口部33Aの内部に、ビア電極材料膜33Bを形成する。そののち、図42に示したように、ビア電極材料膜33B上に、所望の領域を開口したドライフィルム64などを用いて、ビア電極材料膜33Bおよび銅箔32Aを加工するためのマスクを形成する。そののち、同じく図42に示したように、ビア電極材料膜33Bおよび銅箔32Aを、例えば薬液を用いて加工し、配線層32およびビア電極33を形成する。これにより、プリプレグ31および配線層32よりなる上層配線30が形成される。図43に示したように、ドライフィルム64を除去する。また、このとき、裏面の銅箔42Aの上にも同様にマスク図示せずを形成し、銅箔42Aの加工を行うことにより、配線層42を形成する。これにより、プリプレグ41および配線層42よりなる下層配線40が形成される。上層配線30および下層配線40を形成したのち、図44に示したように、レーザ加工またはドリル加工などの手法を用いて開口50を設け、引き回し配線56よりなる短絡部50Aを切断する。ここでは、引き回し配線56を介して第1容量素子70Aの第1電極層12と第2容量素子70Bの第2電極層13とを短絡する短絡部50Aを形成するようにしたので、第1容量素子70Aの第1電極層12と第2容量素子70Bの第2電極層13とを同一面内で短絡させることが可能となる。よって、第1ないし第3の実施の形態のようなランド51A,52Aは不要となり、開口50を小さく浅くすることが可能となる。また、引き回し配線56は当然のことながら寄生容量を持たないという利点もある。なお、開口50はそのままの状態でも問題ないが、信頼性をより高めるためにはソルダレジストなどを用いて封止することが望ましい。このように本実施の形態では、第1の実施の形態の効果に加えて、引き回し配線56を介して第1容量素子70Aの第1電極層12と第2容量素子70Bの第2電極層13とを短絡する短絡部50Aを形成するようにしたので、第1容量素子70Aの第1電極層12と第2容量素子70Bの第2電極層13とを同一面内で短絡させることが可能となる。よって、第1ないし第3の実施の形態のようなランド51A,52Aは不要となり、開口50を小さく浅くすることが可能となる。第6の実施の形態図45は、本開示の第6の実施の形態に係る配線基板1Cの断面構成を表したものである。この配線基板1Cは、外装配線となる上層配線30の配線層32に、外装配線短絡部81およびこれを切断する開口80を設けたことを除いては、第1の実施の形態の配線基板1と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。容量素子10,コア基板20,上層配線30,下層配線40および開口50は、第1の実施の形態と同様に構成されている。なお、図45には示されていないが、上層配線30の配線層32には、図1に示したビア電極33が設けられている。開口80は、例えば、上層配線30のプリプレグ31に達している。この開口80は、後述するように、第1電極層12と第2電極層13とを短絡させる短絡部として外装配線短絡部81を形成し、実装後またはパッケージ後に外装配線短絡部81を切断することにより形成されたものである。外装配線短絡部81を設けることにより、配線基板1Cの形成終了後すなわち第1の実施の形態における開口50の形成後、例えば配線基板1Cの表面に部品を実装する工程、または配線基板1Cを別の基板に取り付けるパッケージング工程において生じうる、静電気による誘電体膜11の破壊を抑えることが可能となる。例えば、配線基板1CがLSIを搭載するインターポーザ基板である場合に、LSIを搭載した後に外装配線短絡部81を切断することが可能となる。なお、図45では、外装配線短絡部81が上層配線30の配線層32にすなわち、ビア電極33と同層に設けられている場合を表しているが、外装配線短絡部81は配線層32よりも更に上層に設けることも可能であることは言うまでもない。この配線基板1Cは、例えば、次のようにして製造することができる。図46ないし図48は、この配線基板1Cの製造方法を工程順に表したものである。なお、第1の実施の形態と重複する工程については、図2ないし図9を参照して説明する。また、以下の説明では、外装配線短絡部81を上層配線30の配線層32にすなわち、ビア電極33と同層に設ける場合について説明する。まず、第1の実施の形態と同様にして、図2Aに示した工程により、金属箔12A上に誘電体膜11および導電膜13Aを順に有する容量素子材10Aを用意する。次いで、第1の実施の形態と同様にして、図2Bに示した工程により、この容量素子材10Aの導電膜13A上に、所望の領域を開口したドライフィルム61などを用いて、導電膜13Aを加工するためのマスクを形成する。続いて、第1の実施の形態と同様にして、図2Cに示した工程により、導電膜13Aを、例えば薬液を用いて加工し、ドライフィルム61を除去する。これにより、第1の実施の形態と同様にして、図3に示した工程により、容量素子10の第2電極層13と、第2電極層13から引き出された第2引出線52と、第2引出線52の先端のランド52Aとが形成される。なお、ここではまず導電膜13Aをパターニングする場合について説明したが、金属箔12Aを先にパターニングすることも可能である。その後のハンドリングにおける強度を考慮すると、導電膜13Aを先にパターニングすることが望ましい。そののち、第1の実施の形態と同様にして、図4Aおよび図4Bに示した工程により、プリプレグ22に、所望の領域を開口した銅箔21A、銅箔21Aの開口部に合わせた容量素子材10Aおよび銅箔23Aを、加圧プレス法などで張り合わせる。このとき、容量素子材10Aの張り合わせ面はパターニングを行った導電膜13A側とし、容量素子材10Aを銅箔21Aの開口部に位置合わせして張り合わせを行う。プリプレグ22に銅箔21A,23Aおよび容量素子材10Aを張り合わせたのち、第1の実施の形態と同様にして、図5Aに示した工程により、容量素子材10Aの金属箔12A上に、所望の領域を開口したドライフィルム62などを用いて、金属箔12Aを加工するためのマスクを形成する。続いて、第1の実施の形態と同様にして、図5Bに示した工程により、容量素子材10Aの金属箔12Aおよび誘電体膜11を、例えば薬液を用いて加工し、金属箔12Aおよび誘電体膜11に開口部53Aを設ける。この開口部53Aは、第2引出線52の先端のランド52Aの上に設ける。そののち、第1の実施の形態と同様にして、図5Cに示した工程により、開口部53Aに短絡電極53を形成する。これにより、短絡電極53を介して第2電極層13と金属箔12Aとが短絡する。従って、これ以降の工程で静電気が逐電しても、短絡電極53を介して電流が逃げることが可能となり、誘電体膜11への損傷が抑えられる。短絡電極53を形成したのち、第1の実施の形態と同様にして、図6Aに示した工程により、容量素子材10Aの金属箔12A上に、所望の領域を開口したドライフィルム63などを用いて、金属箔12Aを加工するためのマスクを形成する。そののち、第1の実施の形態と同様にして、図6Bに示した工程により、金属箔12Aおよび銅箔21Aを、例えば薬液を用いて加工し、ドライフィルム63を除去する。これにより、第1の実施の形態と同様にして、図7に示した工程により、容量素子10の第1電極層12と、第1電極層12から引き出された第1引出線51と、第1引出線51の先端のランド51Aとが形成される。また、このとき、裏面の銅箔23Aの上にも同様にマスク図示せずを形成し、銅箔23Aの加工を行う。第1電極層12は、誘電体膜11を間にして第2電極層13に対向する位置に形成される。これにより、誘電体膜11を間にして第1電極層12および第2電極層13を有する容量素子10が形成される。第1引出線51は、xy平面において第2引出線52と重ならない位置に配置される。これにより、第1引出線51と第2引出線52との間に寄生容量が発生することが抑えられる。第1引出線51の先端のランド51Aと、第2引出線52の先端のランド52Aとは、xy平面において重なる位置に配置されると共に、短絡電極53を介して短絡される。これにより、短絡電極53を介して第1電極層12と第2電極層13とを短絡させる短絡部50Aが形成される。また、銅箔21Aの加工により配線層21が形成され、銅箔23Aの加工により配線層23が形成される。これにより、第1の実施の形態と同様にして、図6Bに示した工程により、容量素子10,配線層21,23およびプリプレグ22を含むコア基板20が形成される。ここでは、第1電極層12からの第1引出線51と第2電極層13からの第2引出線52とが短絡部50Aの短絡電極53を介して短絡されている。よって、静電気が逐電しても、短絡電極53を介して電流が逃げることが可能となり、誘電体膜11への損傷が抑えられる。続いて、図46Aに示したように、コア基板20にプリプレグ31,41および銅箔32A,42Aを張り合わせる。そののち、図46Bに示したように、レーザ加工により銅箔32Aおよびプリプレグ31に、外装配線短絡部81のための開口部81Aを設ける。また、同一工程において、図8Bに示したビア電極33のための開口部33Aを設ける。続いて、図46Cに示したように、銅箔32Aの上面および開口部33A,81Aの内部に、ビア電極材料膜33Bを形成する。そののち、図47Aに示したように、ビア電極材料膜33B上に、所望の領域を開口したドライフィルム64などを用いて、ビア電極材料膜33Bおよび銅箔32Aを加工するためのマスクを形成する。そののち、図47Bに示したように、ビア電極材料膜33Bおよび銅箔32Aを、例えば薬液を用いて加工し、配線層32,外装配線短絡部81を形成する。また、同一工程において、図9Bに示したビア電極33を形成する。これにより、プリプレグ31および配線層32よりなる上層配線30が形成される。ドライフィルム64を除去する。また、このとき、裏面の銅箔42Aの上にも同様にマスク図示せずを形成し、銅箔42Aの加工を行うことにより、配線層42を形成する。これにより、プリプレグ41および配線層42よりなる下層配線40が形成される。上層配線30および下層配線40を形成したのち、図47Cに示したように、レーザ加工またはドリル加工などの手法を用いて開口50を設け、ランド51A,52Aおよび短絡電極53よりなる短絡部50Aを除去する。このとき、外装配線短絡部81は切断しない。短絡部50Aを除去して開口50を設けたのち、配線基板1Cの表面に部品を実装する工程、または配線基板1Cを別の基板に取り付けるパッケージ工程を行う。ここでは、第1電極層12と第2電極層13とが外装配線短絡部81を介して短絡されているので、実装工程またはパッケージ工程において生じうる、静電気による誘電体膜11の破壊が抑えられる。実装工程またはパッケージ工程を終了したのち、図48に示したように、外装配線短絡部81を切断して開口80を形成する。なお、開口50,80はそのままの状態でも問題ないが、信頼性をより高めるためにはソルダレジストなどを用いて封止することが望ましい。このように本実施の形態では、第1の実施の形態の効果に加えて、外装配線短絡部81を設けるようにしたので、配線基板1Cの形成終了後すなわち第1の実施の形態における開口50の形成後、例えば配線基板1Cの表面に部品を実装する工程、または配線基板1Cを別の基板に取り付けるパッケージング工程において生じうる、静電気による誘電体膜11の破壊を抑えることが可能となる。なお、本実施の形態では、短絡部50Aを第1の実施の形態の短絡電極53を用いて形成した場合について説明したが、短絡部50Aは、第2の実施の形態の損傷部54または第3の実施の形態の接触部55を用いて形成することも可能である。また、第4の実施の形態と同様に短絡部50Aを第1電極層12および第2電極層13の内部に設けることも可能である。更に、本実施の形態は、第5の実施の形態と同様に極性が互いに逆になっている第1容量素子70Aおよび第2容量素子70Bを近接して配置し、短絡部50Aとして引き出し配線56を設ける場合にも適用可能である。以上、実施の形態を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態では、配線基板の構成を具体的に挙げて説明したが、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。なお、本技術は以下のような構成を取ることも可能である。1金属箔上に誘電体膜および導電膜を順に有する容量素子材を用い、前記誘電体膜を間にして第1電極層と第2電極層とを有する容量素子、および前記第1電極層と前記第2電極層とを短絡させる短絡部を形成する工程と、前記容量素子および前記短絡部の上層に、上層配線を形成する工程と、前記上層配線を形成したのち、前記短絡部を除去または切断する工程とを含む配線基板の製造方法。2前記容量素子および前記短絡部を形成する工程は、前記導電膜を加工することにより前記第2電極層を形成する工程と、前記誘電体膜に開口部を設け、前記開口部に短絡電極を設ける工程と、前記金属箔を加工することにより前記第1電極層を形成すると共に、前記短絡電極を介して前記短絡部を形成する工程とを含む前記1記載の配線基板の製造方法。3前記容量素子および前記短絡部を形成する工程は、前記導電膜を加工することにより前記第2電極層を形成する工程と、レーザ照射により前記誘電体膜に損傷部を形成する工程と、前記金属箔を加工することにより前記第1電極層を形成すると共に、前記損傷部を介して前記短絡部を形成する工程とを含む前記1記載の配線基板の製造方法。4前記容量素子および前記短絡部を形成する工程は、前記金属箔上に前記誘電体膜を有する基材を用い、前記誘電体膜に開口部を設けたのち前記誘電体膜上に前記導電膜を形成することにより、前記開口部に前記金属箔と前記導電膜との接触部を有する前記容量素子材を形成する工程と、前記導電膜を加工することにより前記第2電極層を形成する工程と、前記金属箔を加工することにより前記第1電極層を形成すると共に、前記接触部を介して前記短絡部を形成する工程とを含む前記1記載の配線基板の製造方法。5前記第1電極層と前記短絡部との間に第1引出線を形成し、前記第2電極層と前記短絡部との間に第2引出線を形成し、前記第1引出線と前記第2引出線とを、前記第1電極層,前記誘電体膜および前記第2電極層の積層方向に直交する平面内において重ならない位置に配置する前記2ないし4のいずれか1項に記載の配線基板の製造方法。6前記短絡部を、前記第1電極層および前記第2電極層の内部に形成する前記2ないし5のいずれか1項に記載の配線基板の製造方法。7前記容量素子として、前記誘電体膜の上面に前記第1電極層、前記誘電体膜の下面に前記第2電極層を有する第1容量素子と、前記誘電体膜の上面に前記第2電極層、前記誘電体膜の下面に前記第1電極層を有する第2容量素子とを形成し、前記短絡部として、前記第1容量素子の前記第1電極層と前記第2容量素子の前記第2電極層とを接続する引き回し配線を形成する前記1記載の配線基板の製造方法。8前記短絡部を、ドリル加工,レーザ加工またはエッチングを用いて除去または切断する前記1ないし7のいずれか1項に記載の配線基板の製造方法。9前記上層配線を形成する工程において、前記第1電極層と前記第2電極層とを外装配線を介して短絡させる外装配線短絡部を形成し、実装後またはパッケージ後に前記外装配線短絡部を除去または切断する前記1ないし8のいずれか1項に記載の配線基板の製造方法。10前記誘電体膜は、チタン酸ストロンチウムSrTiO3;STO,チタン酸バリウムBaTiO3;BTO、チタン酸バリウムストロンチウムBSTまたはチタン酸ジルコン酸鉛PZTにより構成されている前記1ないし9のいずれか1項に記載の配線基板の製造方法。"