"アナログ信号をデジタル信号に変換するアナログ変換器を備えた電子制御装置であって、前記電子制御装置内において一定周期で発生する動作開始トリガにより、予め登録されているアナログ信号のアナログ変換処理をシーケンシャルに実行する、第一のアナログ変換機能と、前記電子制御装置外部と共通のタイミングで発生する動作開始トリガにより、予め登録されているアナログ信号のアナログ変換処理をシーケンシャルに実行する、第二のアナログ変換機能と、を備え、前記第一のアナログ変換機能よりも前記第二のアナログ変換機能の処理機能の優先度を高くしたことを特徴とする電子制御装置。請求項1に記載の電子制御装置であって、前記第一のアナログ変換機能と、前記第二のアナログ変換機能とが、1つのアナログ変換器に実装され、前記第二のアナログ変換機能の動作開始トリガが生成された際、前記第一のアナログ変換機能に予め登録されたアナログ信号のアナログ変換処理が実行中であるときに、前記第一のアナログ変換機能に登録されたアナログ信号の内、実行中のアナログ信号のアナログ変換処理を強制停止させる強制停止機能と、前記第二のアナログ変換機能が終了した後に、前記第一のアナログ変換機能を、前記強制停止機能により強制停止されたアナログ信号のアナログ変換処理から再開させる変換再開機能と、を有したことを特徴とする電子制御装置。請求項1または請求項2いずれか一項に記載の電子制御装置であって、ダミーのアナログ信号が登録されていて、前記第二のアナログ変換機能の動作開始トリガよりΔTだけ以前に発生するトリガにより、該ダミーのアナログ信号のアナログ変換処理を実行するダミーアナログ変換機能を有し、ΔTが前記第一の変換機能を強制停止させるために要する時間ΔT1より小さく、該ダミーアナログ変換が完了するまでに要する時間ΔT2より大きく設定することを特徴とする電子制御装置。請求項3の電子制御装置であって、前記第二のアナログ変換機能の動作開始トリガを生成した際、前記第一のアナログ変換機能に登録されたアナログ信号のアナログ変換処理がいずれも停止中だった場合に、該ダミーアナログ変換機能のアナログ変換処理の強制停止処理を実行させることで、前記第二のアナログ変換機能の動作開始トリガが生成された際に、前記第一のアナログ変換機能の動作状態を問わずに、必ず強制停止処理を実行させることを特徴とする電子制御装置。請求項3または請求項4いずれか一項に記載の電子制御装置であって、前記第二のアナログ変換機能の動作開始トリガの生成タイミングを強制停止処理に要する時間ΔT1だけ以前に設定することで、前記第二のアナログ変換機能の動作開始タイミングから該強制停止処理の影響を排除することを特徴とする電子制御装置。請求項1に記載の電子制御装置であって、前記第一のアナログ変換機能と、前記第二のアナログ変換機能とが、1つのアナログ変換器に実装され、前記第二のアナログ変換機能の動作開始トリガが生成された際、前記第一のアナログ変換機能に登録されたいずれかのアナログ信号のアナログ変換処理が実行中であるときに、前記第一のアナログ変換機能に登録されたアナログ信号の内、実行中の変換処理が完了した後に、前記第一のアナログ変換機能を停止させ、前記第二のアナログ変換機能を実行する停止機能とともに、前記第二のアナログ変換機能が終了した後に、前記第一のアナログ変換機能を停止した処理から再開させる変換再開機能と、を有したことを特徴とする電子制御装置。請求項6に記載の電子制御装置であって、前記停止機能が開始してから実際にアナログ変換が停止するまでにかかる時間より長い時間だけ、前記第二のアナログ変換機能の動作開始トリガ生成以前に前記停止機能の動作開始トリガを生成し、前記第二のアナログ変換機能の動作開始トリガが生成されたときに、前記アナログ変換器をアイドル状態にすることを特徴とする電子制御装置。3相モータと直流電源との間に接続された3相ブリッチ回路を制御するモータ制御装置であって、前記3相ブリッチ回路内の各相に上アームもしくは下アームのスイッチング半導体素子のソース端子と直列に配置された電流検出手段が設けられ、前記モータ制御装置は、前記スイッチング半導体素子のゲート信号を制御するPWM出力制御部と、前記モータ制御装置内において一定周期で発生する動作開始トリガにより、予め登録されている順にアナログ信号のアナログ変換処理をシーケンシャルに実行する、第一のアナログ変換機能と、前記PWM出力制御部から出力されるPWM信号の搬送波と同期するタイミングで発生する動作開始トリガにより、前記電流検出手段で検出したアナログ信号のアナログ変換処理を予め登録された順にシーケンシャルに実行する、第二のアナログ変換機能と、を備え、前記第一のアナログ変換機能は前記電流検出手段で検出したアナログ信号以外のアナログ信号をアナログ変換し、前記第一のアナログ変換機能よりも前記第二のアナログ変換機能の処理機能の優先度を高くしたことを特徴とするモータ制御装置。請求項8に記載のモータ制御装置であって、前記第一のアナログ変換機能と、前記第二のアナログ変換機能とが、1つのアナログ変換器に実装され、前記第二のアナログ変換機能の動作開始トリガが生成された際、前記第一のアナログ変換機能に予め登録されたアナログ信号のアナログ変換処理が実行中であるときに、前記第一のアナログ変換機能に登録されたアナログ信号の内、実行中のアナログ信号のアナログ変換処理を強制停止させる強制停止機能と、前記第二のアナログ変換機能が終了した後に、前記第一のアナログ変換機能を、前記強制停止機能により強制停止されたアナログ信号のアナログ変換処理から再開させる変換再開機能と、を有したことを特徴とするモータ制御装置。請求項8または請求項9いずれか一項に記載のモータ制御装置であって、ダミーのアナログ信号が登録されていて、前記第二のアナログ変換機能の動作開始トリガよりΔTだけ以前に発生するトリガにより、該ダミーのアナログ信号のアナログ変換処理を実行するダミーアナログ変換機能を有し、ΔTが前記第一の変換機能を強制停止させるために要する時間ΔT1より小さく、該ダミーアナログ変換が完了するまでに要する時間ΔT2より大きく設定することを特徴とするモータ制御装置。請求項10に記載のモータ制御装置であって、前記第二のアナログ変換機能の動作開始トリガを生成した際、前記第一のアナログ変換機能に登録されたアナログ信号のアナログ変換処理がいずれも停止中だった場合に、該ダミーアナログ変換機能のアナログ変換処理の強制停止処理を実行させることで、前記第二のアナログ変換機能の動作開始トリガが生成された際に、前記第一のアナログ変換機能の動作状態を問わずに、必ず強制停止処理を実行させることを特徴とするモータ制御装置。請求項10または請求項11いずれか一項に記載のモータ制御装置であって、前記第二のアナログ変換機能の動作開始トリガの生成タイミングを強制停止処理に要する時間ΔT1だけ以前に設定することで、前記第二のアナログ変換機能の動作開始タイミングから該強制停止処理の影響を排除することを特徴とするモータ制御装置。このようなモータ制御に必要なアナログ変換処理などにおいては、アナログ変換処理の実行周期はアナログ変換処理を行う制御装置内で定められる所定周期ではなく、インバータ等の制御対象に入力される信号と共通のタイミングでアナログ変換処理を行わなければ、電流制御の精度やモータ制御の効率低下を招いてしまう。本発明はこのような課題に鑑みてなされたものであって、アナログ変換タイミングに高い精度を要求されるシステムにおいて、アナログ変換の処理待ちの有無と、アナログ変換の強制停止処理時間の有無によるアナログ変換の実行タイミングの相違を排除することにより、アナログ変換の実行タイミングの精度を向上させることを目的とする。上記課題を解決するため本発明は、例えばアナログ信号をデジタル信号に変換するアナログ変換器を備えた電子制御装置であって、前記電子制御装置内において一定周期で発生する動作開始トリガにより、予め登録されているアナログ信号のアナログ変換処理をシーケンシャルに実行する、第一のアナログ変換機能と、前記電子制御装置外部と共通のタイミングで発生する動作開始トリガにより、予め登録されているアナログ信号のアナログ変換処理をシーケンシャルに実行する、第二のアナログ変換機能と、を備え、前記第一のアナログ変換機能よりも前記第二のアナログ変換機能の処理機能の優先度を高くするよう構成する。本発明によれば、3相モータ制御装置などのアナログ変換タイミングに高い精度を要求されるシステムにおいて、アナログ変換の実行タイミングの精度を向上させることができる。以下、図面を用いて本発明の実施例について説明を行う。発明の1つ目の実施例として、強制停止機能32を用いた発明を、図1~図4を用いて説明する。図1は、一般的な電子制御装置の構成図を示す。電子制御装置1は、アナログ信号をデジタル値に変換する変換器332と、変換器への次の命令をバッファリングする命令バッファ331を有する、1つもしくは複数のアナログ変換器33と、アナログ変換器33を制御する演算器2と、あらかじめ設定されたアナログ変換の優先順位により、命令バッファ331へバッファリングさせる順番を調停する処理調停機能35と、アナログ変換器33のいずれか、もしくは全ての実行中のアナログ変換を強制停止する強制停止機能32と、命令バッファ331のバッファリング処理を停止し、アナログ変換器への特定の変換命令の送信を停止することで、一部のアナログ変換を停止させる一時停止機能31と、複数のアナログ変換対象4と各アナログ変換器33を繋ぐアナログポート34と、を有する。演算器2とアナログ変換機能30とは、同一の集積回路としてパッケージ化されていてもよいし、個別のICとして実装されてもよい。図2は、電子制御装置1内で生成されるn個の一定周期Δt1で取得する、アナログ変換A00~A0nと、電子制御装置1外部と共有するm個の特定のタイミングで取得する、アナログ変換A10~A1mの2種類のアナログ変換のパターンを示している。n個の一定周期Δt1で取得するアナログ変換A00~A0nについて、Δt1毎にアナログ変換機能のトリガ5が電子制御装置1内で生成され、トリガ5によりA00,A01,A02、の順にn個のアナログ変換を連続的に実行する。n個のアナログ変換が完了すると、1回のトリガ5に対するアナログ変換処理が完了する。m個の特定のタイミングで取得するアナログ変換A10~A1mについては、トリガPWM信号9の立ち上がりで、アナログ変換機能のトリガ6が生成され、トリガ6によりA10,A11,A12、の順にm個のアナログ変換を連続的に実行する。m個のアナログ変換が完了すると、1回のトリガ6に対するアナログ変換処理が完了する。図3は、上記の2種類のアナログ変換を、1つのアナログ変換器に実装し、アナログ変換器がn個の一定周期Δt1で取得するアナログ変換A00~A0nのいずれのアナログ変換も実行していない状態でトリガ6が生成された場合と、n個の一定周期Δt1で取得するアナログ変換A00~A0nのいずれかのアナログ変換中にトリガ6が生成された場合について、強制停止機能32を利用した場合の動作図である。アナログ変換開始タイミング7はm個の特定のタイミングで取得するアナログ変換A10~A1mの動作を開始したいタイミングである。トリガ6の生成タイミングは、次の12の2パターンがある。1アナログ変換器がn個の一定周期Δt1で取得するアナログ変換A00~A0nのいずれのアナログ変換も実行していない状態でトリガ6が生成された場合2アナログ変換器がn個の一定周期Δt1で取得するアナログ変換A00~A0nのいずれかのアナログ変換中にトリガ6が生成された場合まず1について、図3Aに示すように、アナログ変換器がn個の一定周期Δt1で取得するアナログ変換A00~A0nのいずれのアナログ変換も実行していない状態でトリガ6が生成された場合、トリガ6と同時にm個の特定のタイミングで取得するアナログ変換A10~A1mが動作開始するため、タイミング7とm個の特定のタイミングで取得するアナログ変換A10~A1mが動作開始するタイミングに遅れは発生しない。次に2について、図3Bに示すように、アナログ変換器がn個の一定周期Δt1で取得するアナログ変換A00~A0nのいずれかのアナログ変換中にトリガ6が生成された場合、n個の一定周期Δt1で取得するアナログ変換A00~A0nの内、現在変換中のアナログ変換処理A02を強制停止処理8により強制停止させた後、m個の特定のタイミングで取得するアナログ変換A10~A1mを実行する。さらに、m個の特定のタイミングで取得するアナログ変換A10~A1mの完了後に、n個の一定周期Δt1で取得するアナログ変換A00~A0nの強制停止していたアナログ変換処理A02から再開させる。この時、タイミング7とm個の特定のタイミングで取得するアナログ変換A10~A1mの動作開始タイミングとの間に、強制停止処理8の処理時間Δt2だけタイミングの遅れが生じる。n個の一定周期Δt1で取得するアナログ変換A00~A0nと、m個の特定のタイミングで取得するアナログ変換A10~A1mのトリガタイミングは非同期のため、トリガ6生成前のn個の一定周期Δt1で取得するアナログ変換A00~A0nの動作状態はアイドル状態なのか変換実行中なのか不定であり、強制停止処理8は不定期に発生する。この不定期に発生する強制停止処理8の影響により、m個の特定のタイミングで取得するアナログ変換A10~A1mのアナログ変換開始タイミングが、タイミング7からΔt2だけ遅れるケースと、そうでないケースが発生する。強制停止の有無を事前に検知できれば、Δt2を補正して、m個の特定のタイミングで取得するアナログ変換A10~A1mのアナログ変換開始タイミングをタイミング7と同じタイミングにすることは可能だが、不定期に発生する強制停止処理8を事前に検知することは困難なため、Δt2を補正して、m個の特定のタイミングで取得するアナログ変換A10~A1mのアナログ変換開始タイミングをタイミング7と同じタイミングにすることは困難である。図4は、タイミング7よりもΔt3だけ早いタイミングでトリガ12を生成するダミーアナログ変換トリガPWM信号11と、トリガPWM信号9の生成するトリガ6よりもΔt2だけ早いタイミングでトリガ13を生成する補正トリガPWM信号10を用いて、図3で示したアナログ変換タイミングから強制停止処理8の影響を排除する方法を示したものである。ダミーアナログ変換トリガPWM信号11の立ち上がりで、トリガ12を生成する。トリガ12により、ダミーのアナログ信号をアナログ変換するダミーアナログ変換A30が開始する。補正トリガPWM信号10は、立ち上がりでトリガ13を生成する。トリガ13を生成するタイミングは、トリガ6よりΔt2だけ早いタイミングとする。また、m個の特定のタイミングで取得するアナログ変換A10~A1mの動作開始トリガを、トリガ6よりもΔt2だけ早いタイミングでm個の特定のタイミングで取得するアナログ変換A10~A1mを動作開始させるために、トリガ6からトリガ13にする。ここで、Δt3はΔt2より長く、Δt3-Δt2がダミーアナログ変換A30のアナログ変換処理時間よりも短く設定する。ダミーアナログ変換A30の動作開始トリガであるトリガ12が生成されるパターンは、次の34の2つのパターンがある。3アナログ変換器がA00~A0nのいずれのアナログ変換も実行していない状態でダミー変換トリガ12が生成された場合4アナログ変換器がA00~A0nのいずれかのアナログ変換を実行中にトリガ12が生成された場合まず3について、図4Aに示すように、トリガ12が生成されたタイミングでアナログ変換器33がアイドル状態の場合は、タイミング7よりもΔt3だけ以前にダミーアナログ変換A30が動作開始し、トリガ13が生成されたタイミングでダミーアナログ変換A30が実行中の状態となるため、必ず強制停止処理8の処理が実行される。次に4について、図4Bに示すように、トリガ12が生成されたタイミングでアナログ変換器33がn個の一定周期Δt1で取得するアナログ変換A00~A0nの内、A02を実行中の場合、ダミーアナログ変換A30はアナログ変換完了待ち状態となる。トリガ12のタイミングで実行中だったアナログ変換A02がトリガ13までに完了していれば、アナログ変換完了待ちだったダミーアナログ変換A30が動作開始し、トリガ13でダミーアナログ変換A30の強制停止処理8を実行し、また、トリガ12のタイミングで実行中だったアナログ変換A02がトリガ13までに完了しなければ、アナログ変換A02に対して強制停止処理8を実行する。上記手法により、トリガ13のタイミングで強制停止処理8が必ず発生するようにし、さらに強制停止処理8の処理時間Δt2を補正することができるため、強制停止処理8の有無による影響を受けずにタイミング7とm個の特定のタイミングで取得するアナログ変換A10~A1mのアナログ変換の開始タイミングを必ず一致させることができ、アナログ変換のタイミング精度を向上させることができる。発明の2つ目の実施例として、一時停止機能31を用いた発明を、図5,図6を用いて説明する。実施例1と共通する部分についての説明は省略する。図5は、上記の2種類のアナログ変換を、1つのアナログ変換器に実装し、アナログ変換の処理調停機能35を使った場合の動作図である。タイミング7はm個の特定のタイミングで取得するアナログ変換A10~A1mの動作を開始したいタイミングである。m個の特定のタイミングで取得するアナログ変換A10~A1mは、n個の一定周期Δt1で取得するアナログ変換A00~A0nより処理の優先度を高く設定する。トリガ6の生成タイミングは、次の56の2パターンがある。5アナログ変換器がn個の一定周期Δt1で取得するアナログ変換A00~A0nのいずれのアナログ変換も実行していない状態でトリガ6が生成された場合6アナログ変換器がn個の一定周期Δt1で取得するアナログ変換A00~A0nのいずれかのアナログ変換中にトリガ6が生成された場合まず5について、図5Aに示すように、アナログ変換器33がアイドル状態で、トリガ6がタイミング7で生成された場合、タイミング7でm個の特定のタイミングで取得するアナログ変換A10~A1mが動作開始する。次に6について、図5Bに示すように、n個の一定周期Δt1で取得するアナログ変換A00~A0nの中のアナログ変換処理A04の動作中にトリガ6が生成された場合は、m個の特定のタイミングで取得するアナログ変換A10~A1mがn個の一定周期Δt1で取得するアナログ変換A00~A0nより優先度が高いため、処理調停機能35により、n個の一定周期Δt1で取得するアナログ変換A00~A0nの変換命令よりも優先的に、m個の特定のタイミングで取得するアナログ変換A10~A1mの変換命令が命令バッファ331に転送される。ただし、処理調停機能35は命令バッファへ331の変換命令のバッファリングの順序を調停するため、すでに命令バッファ331にバッファリング済みのアナログ変換A05の変換命令と、変換器332が実行中のアナログ変換処理A04が完了するまでの時間の合計時間Δt5だけ、m個の特定のタイミングで取得するアナログ変換A10~A1mの動作開始が遅れる。処理調停機能35の処理の有無を事前に検知できれば、Δt5を補正して、m個の特定のタイミングで取得するアナログ変換A10~A1mのアナログ変換開始タイミングをタイミング7と同じタイミングにすることは可能だが、不定期に発生する処理調停機能35の処理の有無を事前に検知することは困難なため、Δt5を補正して、m個の特定のタイミングで取得するアナログ変換A10~A1mのアナログ変換開始タイミングをタイミング7と同じタイミングにすることは困難である。図6は、ディセイブル用PWM信号16を用いて、図5で示したアナログ変換待ち時間の影響を排除する方法を示す。ディセイブル用PWM信号16は立ち上がりでトリガ17を生成する。トリガ17は、n個の一定周期Δt1で取得するアナログ変換A00~A0nに対して一時停止機能31を実行する動作開始トリガに設定する。m個の特定のタイミングで取得するアナログ変換A10~A1mのアナログ変換の開始トリガを生成した際、n個の一定周期Δt1で取得するアナログ変換A00~A0nが動作していた場合、一時停止機能31により、命令バッファへn個の一定周期Δt1で取得するアナログ変換A00~A0nの変換命令のバッファリングが停止し、変換器332で実行中のアナログ変換と、命令バッファにバッファリングされた次のアナログ変換命令を完了した後、n個の一定周期Δt1で取得するアナログ変換A00~A0nの動作は停止する。n個の一定周期Δt1で取得するアナログ変換A00~A0nを一時停止機能31で停止させるのに要する最長の時間をΔt6とし、トリガ6が生成された際にアナログ変換器がアイドル状態となっているように、Δt6より大きな値Δt7を使って、トリガ17の生成タイミングを、トリガ6の生成タイミングよりΔt7だけ以前に設定する。また、m個の特定のタイミングで取得するアナログ変換A10~A1mが動作完了した際、n個の一定周期Δt1で取得するアナログ変換A00~A0nに対して、アナログ変換命令の命令バッファへのバッファリングを一時停止機能31で停止されていたら、命令バッファへのバッファリングを停止した場所から再開し、n個の一定周期Δt1で取得するアナログ変換A00~A0nのアナログ変換処理を再開させるようにする。これにより、トリガ17が生成されるパターンは次の78の2パターンとなる。7アナログ変換器がA00~A0nのいずれのアナログ変換も実行していない状態でダミー変換トリガ17が生成された場合8アナログ変換器がA00~A0nのいずれかのアナログ変換を実行中にトリガ17が生成された場合まずは7について、図6Aに示すように、トリガ17が生成された際、アナログ変換器33がアイドル状態であれば、アナログ変換にはなんら影響は無く、トリガ6が生成されたタイミングでアナログ変換器はアイドル状態となる。次に8について、図6Bに示すように、トリガ17が生成されたタイミングでアナログ変換器33がn個の一定周期Δt1で取得するアナログ変換A00~A0nの内、アナログ変換A02を実行中の場合、一時停止機能31により、すでにバッファリング済みのアナログ変換A03の次のアナログ変換A04の変換命令を命令バッファ331にバッファリングする処理が停止し、変換器332で実行中のアナログ変換処理A02と、命令バッファにバッファリングされたA03のアナログ変換処理が完了したら、n個の一定周期Δt1で取得するアナログ変換A00~A0nは停止する。一時停止機能31でn個の一定周期Δt1で取得するアナログ変換A00~A0nが停止するタイミングと、トリガ6が生成されるタイミングは、Δt7>Δt6により、一時停止機能31でn個の一定周期Δt1で取得するアナログ変換A00~A0nが停止するタイミングの方が早いため、トリガ6を生成するタイミングで、アナログ変換器33はアイドル状態となる。これにより、トリガ6を生成するタミングで、必ずアナログ変換器33がアイドル状態となり、トリガ6生成からm個の特定のタイミングで取得するアナログ変換A10~A1mの動作開始までにアナログ変換待ち時間の影響が無くなる。上記手法により、タイミング7とm個の特定のタイミングで取得するアナログ変換A10~A1mのアナログ変換のタイミングからアナログ変換待ち時間の影響を排除し、アナログ変換のタイミング精度を向上させることができる。続いて、3相モータ制御装置に関する、本発明の3つ目の実施例について説明する。3相モータ制御装置においては、PWMスイッチング周期内で、電流検出装置を設けたアームのパワーMOSFETがONのタイミングで電流検知をするため、電流検出装置を設けたパワーMOSFETは必ずON期間を設ける必要がある。最低限必要なパワーMOSFETのON時間をΔT1とすると、ΔT1は、ΔT1=差動増幅回路の動作時間アナログ変換器の処理時間...式1となり、アナログ変換時間が大きく関わる。もし、別のアナログ変換実行中にパワーMOSFETがONのタイミングになった場合、通常は実行中のアナログ変換処理待ちが発生するため、最低限必要なパワーMOSFETのON時間ΔT1は、アナログ変換処理待ち時間を考慮して設計しなければならない。その場合、最低限必要なパワーMOSFETのON時間ΔT1が長くなってしまい、PWM出力のDutyの設定可能な領域が小さくなってしまう。そのため、電流制御の精度やモータ制御の効率低下を招いてしまう。本実施例の発明は、アナログ変換の処理待ちの有無と、アナログ変換の強制停止処理時間の有無による電流検出のアナログ変換の実行タイミングの相違を排除することにより、電流検出のアナログ変換の実行タイミングの精度を向上させることを目的とする。また、電流検出のアナログ変換の実行タイミングの精度向上により、最低限必要なパワーMOSFETのON時間を短くし、設定可能なPWMDutyの領域を可能な限り広げることで、モータ電流制御の精度向上及び、モータ制御の効率向上を目的としている。本発明の3つ目の実施例を、図7,図8,図9を用いて説明する。図7は、本発明の一実施例である車両に搭載される3相モータ制御装置20のシステム構成図である。本実施例の3相モータ制御装置20は、ハイブリッドカーにおいて、トランスミッションに連結された3相モータ21を電動機として駆動し、エンジンの始動や車両の推進力を発生させ、車両が減速する時や高速走行時には発電機として駆動し、別途備え付けの直流電源22に電力を供給するシステムである。インバータ23は、電子制御装置1のPWM出力制御部25が出力するPWM信号に基づいて直流電源22の直流電圧を3相モータ21側の3相交流電力に変換している。電子制御装置1はインバータ23からの3相電流のアナログ信号をアナログ変換機能30を用いて電流値を読み取り、目標とする3相電流と、該電流値を比較し、それぞれ電流フィードバック制御を行い、電子制御装置のPWM出力制御部25から最適なPWM出力をインバータ23へ出力している。図8は、インバータ23の内部構成図を示す回路図である。3相モータ21と直流電源22との間に接続された3相ブリッチ回路を有し、3相ブリッチ内の各相の下アームはスイッチング半導体素子としてパワーMOSFET27a~27cが接続されている。3相ブリッチ内の各相の上アームも下アームと同様にスイッチング半導体素子としてパワーMOSFET28a~28cが接続されている。パワーMOSFET27a~27cとパワーMOSFET28a~28cのゲート端子は電子制御装置1のPWM出力制御部25に接続され、電子制御装置1は、パワーMOSFET27a~27cとパワーMOSFET28a~28cのON,OFFを電子制御装置のPWM出力制御部25のPWM出力信号で制御し、3相モータ21に流れる電流を制御する。電流検出装置41a~41cは下アームに備え付けられたパワーMOSFET27a~27cのソース端子と直列に備え付けられた電流検出用抵抗29a~29cと、電流検出用抵抗29a~29cと並列に備え付けられた差動増幅回路40a~40cとで構成されている。電流計測装置41a~41cが出力する電流検出信号44は電子制御装置1のアナログ変換機能30に入力される。アナログ変換機能30は電流計測装置41a~41cが出力した電流検出信号44をアナログ値からデジタル値に変換し、各相に流れる電流値を計測する。アナログ変換機能30には、電流検出信号44以外に、モータ温度センサーやインバータ温度センサーなどのアナログ変換対象24が出力したアナログ信号45をアナログ値からデジタル値に変換する。ここで、図9を用いて、電子制御装置1のPWM出力制御部25が、パワーMOSFET27a~27cのゲート端子及び、パワーMOSFET28a~28cのゲート端子に供給するPWM信号について説明する。図9はPWM信号の要部拡大図である。図9Aは、上アーム用の搬送波Cpと、下アーム用の搬送波Cdと、A相駆動電圧信号Saと、B相駆動電圧信号Sbと、C相駆動電圧信号Scとを示している。搬送波Cp,Cdとしては、ここでは、三角波信号を用いている。また、周波数は1/T1=10kHzの信号である。図9Bは、電子制御装置1が、パワーMOSFET27aのゲート端子に供給するPWM信号Padを示している。下アーム用の搬送波Cdのレベルが、A相駆動電圧信号Saのレベルより大きい時、例えば、時刻t1~t2の間、PWM信号はONとなる。逆の場合、例えば、時刻t0~t1の間は、OFFになる。図9Cは、電子制御装置1が、パワーMOSFET28aのゲート端子に供給するPWM信号Papを示している。上アーム用の搬送波Cpのレベルが、A相駆動電圧信号Saのレベルより小さい時、例えば、時刻t3~t4の間、及び時刻t5~t6の間、PWM信号はONとなる。逆の場合は、OFFになる。同様にして、図9Dは、電子制御装置1が、パワーMOSFET27bのゲート端子に供給するPWM信号Pbdを示している。図9Eは、電子制御装置1が、パワーMOSFET28bのゲート端子に供給するPWM信号Pbpを示している。図9Fは、電子制御装置1が、パワーMOSFET27cのゲート端子に供給するPWM信号Pcdを示している。図9Gは、電子制御装置1が、パワーMOSFET28cのゲート端子に供給するPWM信号Pcpを示している。図9B~Gの全体を見ると、時刻t7~t8の間は、上アームを構成するパワーMOSFET28a~28cの各ゲート端子に供給するPWM信号Pap,Pbp,Pcpは、全てOFFとなっている。一方、下アームを構成するパワーMOSFET27a~27cの各ゲート端子に供給するPWM信号Pad,Pbd,Pcdは全てONとなっている。この時刻t7~t8の状態を図9Hに示す。このとき、図8に示すように、A相電流IaとB相電流Ibが下アームから3相モータ21に流れ込み、また、3相モータ21からは、C相電流Icが下アームを通って流れ出している。従って、A相電流Ia,B相電流Ib,C相電流Icは、下アームに設けた電流検出装置41a~41cによってそれぞれ検出することができる。図9Hに示した時刻t7~t8の間は、図9Aから明らかなように、上アーム用の搬送波Cpと、下アーム用の搬送波Cdの最大値のタイミングが含まれている。従って、搬送波Cp,Cdが最大値となるタイミングで電流検出装置41a~41cから出力される電流検出信号44をアナログ変換機能30で取り込めば、正確な電流を検出することができる。図10は、PWM信号と電流検出タイミングの説明図である。図10Aは、下アーム用の搬送波Cdと、A相駆動電圧信号Saと、B相駆動電圧信号Sbと、C相駆動電圧信号Scとを示している。搬送波Cdの周波数は、図9Aの周波数と等しく、1/T1=10kHzである。図10Bは、図9Bと同じく、電子制御装置1が、パワーMOSFET27aのゲート端子に供給するPWM信号Padを示している。図10Cは、電流検出タイミングTinを示している。図示するように、搬送波Cdが最大値となるタイミングで電流検出装置41a~41cで検出した電流を取むようにする。したがって、電流制御装置1は、内部で作成している搬送波Cdが最大値となるタイミングで、電流検出装置41a~41cからの電流検出信号44をアナログ変換機能30でアナログ変換することにより、これらの電流を正確に検出することができる。図11は、下アームのPWM信号に最小Dutyを入力した図である。図11AはパワーMOSFET28aのゲート端子に供給するPWM信号Papを示している。図11BはパワーMOSFET27aのゲート端子に供給するPWM信号Padを示している。ΔT2はパワーMOSFET27aのゲート端子に供給するPWM信号Padの最小Dutyを示している。ΔT2にはアナログ変換機能30が電流検出信号44のアナログ変換を完了するまでの時間が最低限必要となり、ΔT2の最小時間は該アナログ変換時間となる。ここで、アナログ変換機能30において、電流計測装置41a~41cから入力される電流検出信号44のアナログ変換機能を、特定のタイミングで取得するアナログ変換機能とし、アナログ変換対象24から入力されるアナログ信号45のアナログ変換機能を、一定周期で取得するアナログ変換機能として実装すれば、ΔT2は、本発明の実施例1や実施例2を使い、電流検出信号44のアナログ変換完了までの時間を、アナログ信号45のアナログ変換処理の影響を排除して設計することができる。ここで、電流検出信号44のアナログ変換機能における特定のタイミングとは上アーム用の搬送波Cpと、下アーム用の搬送波Cdの最大値のタイミングであり、電子制御装置1と制御対象であるインバータ23とで共有されるタイミングである。一方、アナログ信号45のアナログ変換機能における一定周期とは、電子制御装置1内で使用され、制御対象には出力されない周期といえる。例えば、アナログ信号45がモータ温度センサーやインバータ温度センサーからの信号である場合、制御装置1で定めた所定周期でアナログ変換を実行すればよく、制御対象とタイミングを同期する必要がない。本実施例により、PWM信号Padの最小Dutyについて、アナログ信号45の影響を考慮して余裕度を持たせて設計する必要がなくなり、ゲート端子に供給するPWM信号Padの最小Duty設定を0により近い値で設定することができる。他の相についても同様に、PWM信号Pbd,Pcdの最小Duty設定を0により近い値で設定することができる。"