双方向に電流を流すことができる半導体素子を備える半導体装置であって、前記半導体素子は、基板と、前記基板上に形成され、チャネル領域を有する半導体層と、前記半導体層の上又は上方に、互いに離隔して形成された一対のオーミック電極と、前記半導体層の上又は上方に、前記一対のオーミック電極の間に形成された、前記一対のオーミック電極のそれぞれに対応する一対のゲート電極とを備え、前記半導体装置は、さらに、前記半導体素子を、前記一対のオーミック電極の間で前記チャネル領域を介して双方向に電流を流すことが可能な導通状態にする制御部を備え、前記制御部は、前記半導体素子が前記導通状態である場合、前記一対のオーミック電極のうち高電位側のオーミック電極を基準とした場合の電位であって、前記高電位側のオーミック電極に対応するゲート電極である高電位側ゲート電極の電位が、低電位側のオーミック電極を基準とした場合の電位であって、前記低電位側のオーミック電極に対応するゲート電極である低電位側ゲート電極の電位より低くなるように、前記高電位側ゲート電極に第1電気信号を供給し、かつ、前記低電位側ゲート電極に第2電気信号を供給する半導体装置。前記制御部は、前記一対のゲート電極の閾値電圧以上の電圧である第1電圧を生成する第1電圧源と、前記第1電圧より高い第2電圧を生成する第2電圧源とを有し、前記制御部は、前記高電位側ゲート電極に前記第1電圧を前記第1電気信号として供給し、前記低電位側ゲート電極に前記第2電圧を前記第2電気信号として供給する請求項1記載の半導体装置。前記制御部は、前記一対のゲート電極の閾値電圧以上の電圧を印加するための第1電流を生成する第1電流源と、前記第1電流より大きい第2電流を生成する第2電流源とを備え、前記制御部は、前記高電位側ゲート電極に前記第1電流を前記第1電気信号として供給し、前記低電位側ゲート電極に前記第2電流を前記第2電気信号として供給する請求項1記載の半導体装置。前記制御部は、前記一対のゲート電極の閾値電圧以上の電圧を印加するための電流を、前記第1電気信号及び前記第2電気信号として前記一対のゲート電極に供給する請求項1記載の半導体装置。前記一対のゲート電極の閾値電圧は、正である請求項1~4のいずれか1項に記載の半導体装置。前記半導体素子は、さらに、前記一対のゲート電極と前記半導体層との間に形成された、P型の導電性を有する一対のコントロール層を備える請求項1~5のいずれか1項に記載の半導体装置。前記一対のゲート電極は、前記半導体層とショットキー接合している請求項1~5のいずれか1項に記載の半導体装置。前記半導体素子は、さらに、前記一対のゲート電極と前記半導体層との間に形成された絶縁膜を備える請求項1~5のいずれか1項に記載の半導体装置。前記基板は、シリコン基板、サファイア基板、又は、炭化珪素基板である請求項1~8のいずれか1項に記載の半導体装置。双方向に電流を流すことができる半導体装置の制御方法であって、前記半導体装置は、基板と、前記基板上に形成され、チャネル領域を有する半導体層と、前記半導体層の上又は上方に、互いに離隔して形成された一対のオーミック電極と、前記半導体層の上又は上方に、前記一対のオーミック電極の間に形成された、前記一対のオーミック電極のそれぞれに対応する一対のゲート電極とを備え、前記半導体装置の制御方法は、前記一対のオーミック電極のうち高電位側のオーミック電極に対応するゲート電極である高電位側ゲート電極に第1電気信号を供給し、前記一対のオーミック電極のうち低電位側のオーミック電極に対応するゲート電極である低電位側ゲート電極に第2電気信号を供給し、前記第1電気信号及び前記第2電気信号の供給では、前記高電位側のオーミック電極を基準とした場合の前記高電位側ゲート電極の電位が、前記低電位側のオーミック電極を基準とした場合の前記低電位側ゲート電極の電位より低くなるように、前記第1電気信号及び前記第2電気信号を供給する半導体装置の制御方法。しかしながら、上記従来の半導体装置では、消費電力が増大してしまうという課題がある。従来の半導体素子が導通状態にあるとき、第1ゲート電極から第1ゲート電極直下のチャネル領域に向かって第1ゲート電流が流れる。同様に、第2ゲート電極から第2ゲート電極直下のチャネル領域に向かって第2ゲート電流が流れる。ここで、第2ゲート電極の電位は、第2電極よりも、第2ゲート電極と第2電極との間の電位差VGbだけ高く、第1電極よりも電源電圧VSbaと電位差VGbとの和だけ高い。このため、第2ゲート電流は、第2電極だけでなく、第1電極にも流れる。半導体装置が導通状態であり電源電圧VSbaが高くなると、第2ゲート電極と第1電極との電位差が増加する。このため、電源電圧VSbaの上昇に伴って、第2ゲート電流は高くなる。したがって、第2ゲート電極を駆動する駆動電力が大きくなってしまう。そこで、本発明は、上記課題を解決するためになされたものであって、消費電力の増大を抑制することができる半導体装置及びその駆動方法を提供することを目的とする。上記課題を解決するため、本発明の一態様に係る半導体装置は、双方向に電流を流すことができる半導体素子を備える半導体装置であって、前記半導体素子は、基板と、前記基板上に形成され、チャネル領域を有する半導体層と、前記半導体層の上又は上方に、互いに離隔して形成された一対のオーミック電極と、前記半導体層の上又は上方に、前記一対のオーミック電極の間に形成された、前記一対のオーミック電極のそれぞれに対応する一対のゲート電極とを備え、前記半導体装置は、さらに、前記半導体素子を、前記一対のオーミック電極の間で前記チャネル領域を介して双方向に電流を流すことが可能な導通状態にする制御部を備え、前記制御部は、前記半導体素子が前記導通状態である場合、前記一対のオーミック電極のうち高電位側のオーミック電極を基準とした場合の電位であって、前記高電位側のオーミック電極に対応するゲート電極である高電位側ゲート電極の電位が、低電位側のオーミック電極を基準とした場合の電位であって、前記低電位側のオーミック電極に対応するゲート電極である低電位側ゲート電極の電位より低くなるように、前記高電位側ゲート電極に第1電気信号を供給し、かつ、前記低電位側ゲート電極に第2電気信号を供給する。これにより、高電位側ゲート電極に流れるゲート電流の大きさは、高電位側のオーミック電極と高電位側ゲート電極との間の電位差に依存するので、当該電位差を低くすることで、ゲート電流の増大が抑制され、消費電力を削減することができる。また、一対のオーミック電極間を流れる電流の飽和電流の大きさは、低電位側のオーミック電極と低電位側のゲート電極との間の電位差に依存するので、当該電位差を高くすることで、飽和電流の大きさを保つことができる。したがって、電源電流と電源電圧との特性を維持したまま、消費電力を削減することができる。また、前記制御部は、前記一対のゲート電極の閾値電圧以上の電圧である第1電圧を生成する第1電圧源と、前記第1電圧より高い第2電圧を生成する第2電圧源とを有し、前記制御部は、前記高電位側ゲート電極に前記第1電圧を前記第1電気信号として供給し、前記低電位側ゲート電極に前記第2電圧を前記第2電気信号として供給してもよい。これにより、異なる電圧を発生する2つの電圧源を備えることで、各ゲート電極と、対応するオーミック電極との間に高電圧又は低電圧を容易に供給することができる。したがって、電源電流と電源電圧との特性を維持したまま、高電位側ゲート電極からチャネル領域に流れる電流を低減することができるため、高電位側ゲート電極の駆動電力を抑制することができる。また、前記制御部は、前記一対のゲート電極の閾値電圧以上の電圧を印加するための第1電流を生成する第1電流源と、前記第1電流より大きい第2電流を生成する第2電流源とを備え、前記制御部は、前記高電位側ゲート電極に前記第1電流を前記第1電気信号として供給し、前記低電位側ゲート電極に前記第2電流を前記第2電気信号として供給してもよい。これにより、異なる電流を発生する2つの電流源を備えることで、各ゲート電極に高電流又は低電流を容易に供給することができる。したがって、電源電流と電源電圧との特性を維持したまま、高電位側のゲート電流を低減し、高電位側ゲート電極の駆動電力を抑制することができる。また、前記制御部は、前記一対のゲート電極の閾値電圧以上の電圧を印加するための電流を、前記第1電気信号及び前記第2電気信号として前記一対のゲート電極に供給してもよい。これにより、第1ゲート電極又は第2ゲート電極に供給するゲート電流源の数を減らすことができ、回路構成を簡素化することができる。また、前記一対のゲート電極の閾値電圧は、正であってもよい。これにより、第1オーミック電極を基準とした場合に第1ゲート電極に印加される電圧、及び、第2オーミック電極を基準とした場合に第2ゲート電極に印加される電圧がともに0のときに、半導体素子を遮断状態とすることができる。また、前記半導体素子は、さらに、前記一対のゲート電極と前記半導体層との間に形成された、P型の導電性を有する一対のコントロール層を備えてもよい。これにより、第1ゲート電極の閾値電圧及び第2ゲート電極の閾値電圧を正にすることができる。また、前記一対のゲート電極は、前記半導体層とショットキー接合していてもよい。これにより、第1ゲート電極の閾値電圧及び第2ゲート電極の閾値電圧を正にすることができる。また、前記半導体素子は、さらに、前記一対のゲート電極と前記半導体層との間に形成された絶縁膜を備えてもよい。これにより、第1ゲート電極の閾値電圧及び第2ゲート電極の閾値電圧を正にすることができる。また、前記基板は、シリコン基板、サファイア基板、又は、炭化珪素基板であってもよい。また、本発明の一態様に係る半導体装置の制御方法は、双方向に電流を流すことができる半導体装置の制御方法であって、前記半導体装置は、基板と、前記基板上に形成され、チャネル領域を有する半導体層と、前記半導体層の上又は上方に、互いに離隔して形成された一対のオーミック電極と、前記半導体層の上又は上方に、前記一対のオーミック電極の間に形成された、前記一対のオーミック電極のそれぞれに対応する一対のゲート電極とを備え、前記半導体装置の制御方法は、前記一対のオーミック電極のうち高電位側のオーミック電極に対応するゲート電極である高電位側ゲート電極に第1電気信号を供給し、前記一対のオーミック電極のうち低電位側のオーミック電極に対応するゲート電極である低電位側ゲート電極に第2電気信号を供給し、前記第1電気信号及び前記第2電気信号の供給では、前記高電位側のオーミック電極を基準とした場合の前記高電位側ゲート電極の電位が、前記低電位側のオーミック電極を基準とした場合の前記低電位側ゲート電極の電位より低くなるように、前記第1電気信号及び前記第2電気信号を供給する。これにより、高電位側ゲート電極に流れるゲート電流の大きさは、高電位側のオーミック電極と高電位側ゲート電極との間の電位差に依存するので、当該電位差を低くすることで、ゲート電流の増大が抑制され、消費電力を削減することができる。また、一対のオーミック電極間を流れる電流の飽和電流の大きさは、低電位側のオーミック電極と低電位側のゲート電極との間の電位差に依存するので、当該電位差を高くすることで、飽和電流の大きさを保つことができる。したがって、電源電流と電源電圧との特性を維持したまま、消費電力を削減することができる。本発明に係る半導体装置によれば、消費電力の増加を抑制することができる。以下では、本発明の実施の形態に係る半導体装置及びその制御方法について、図面を用いて詳細に説明する。なお、以下に示す実施の形態は例示を目的としており、本発明がこれらに限定されることを意図しない。実施の形態1本発明の実施の形態1に係る半導体装置は、一対のゲート電極と一対のオーミック電極とを有する半導体素子と、一対のゲート電極に閾値電圧以上の電圧を印加することで、半導体素子を一対のオーミック電極間で導通状態にする制御部とを備える。そして、制御部は、半導体素子が導通状態である場合に、高電位側のオーミック電極に対応するゲート電極に低電圧を印加し、低電位側のオーミック電極に対応するゲート電極に高電圧を印加することを特徴とする。図1A及び図1Bは、本発明の実施の形態1に係る半導体装置10の構成の一例を示す断面図である。図1A及び図1Bに示すように、半導体装置10は、半導体素子100と、制御部120とを備える。半導体素子100は、電源130の電源電圧VSbaの極性に応じて、双方向に電流を流すことができる。図1A及び図1Bに示すように、半導体素子100は、基板101と、半導体層積層体102と、第1オーミック電極104aと、第2オーミック電極104bと、第1ゲート電極105aと、第2ゲート電極105bと、第1オーミック端子106aと、第2オーミック端子106bと、第1ゲート端子107aと、第2ゲート端子107bと、第1コントロール層108aと、第2コントロール層108bとを備える。基板101は、例えば、シリコンSiなどの半導体基板である。基板101は、サファイア基板又は炭化珪素SiC基板でもよい。半導体層積層体102は、基板101の上に形成され、チャネル領域103を有する。半導体層積層体102は、例えば、GaN/AlGaNから構成される。第1オーミック電極104a及び第2オーミック電極104bは、半導体層積層体102の上又は上方に、互いに離隔して形成された一対のオーミック電極である。第1オーミック電極104a及び第2オーミック電極104bは、例えば、チタンTiとアルミニウムAlとの積層構造を有する。第1ゲート電極105aは、半導体層積層体102の上又は上方に、一対のオーミック電極の間に形成された一対のゲート電極の一方である。具体的には、第1ゲート電極105aは、第1オーミック電極104aと第2オーミック電極104bとの間に形成されている。また、第1ゲート電極105aは、一対のオーミック電極の一方に対応している。具体的には、第1ゲート電極105aは、第1オーミック電極104aに対応し、第2オーミック電極104bより第1オーミック電極104aに近い領域に形成されている。第1ゲート電極105aは、例えば、ニッケルNiで構成される。なお、オーミック電極と、当該オーミック電極に対応するゲート電極とは、チャネル領域103にチャネルを形成するための電圧を印加するペアとなる電極である。具体的には、第1オーミック電極104aに対応する第1ゲート電極105aに、第1オーミック電極104aを基準とした場合の電位であって、第1ゲート電極105aの閾値電圧以上の電位が供給された場合に、第1ゲート電極105aの下方のチャネル領域103にチャネルが生成される。なお、第1ゲート電極105aの閾値電圧は、例えば、正である。第2ゲート電極105bは、半導体層積層体102の上又は上方に、一対のオーミック電極の間に形成された一対のゲート電極の他方である。具体的には、第2ゲート電極105bは、第1ゲート電極105aと第2オーミック電極104bとの間に形成されている。また、第2ゲート電極105bは、一対のオーミック電極の他方に対応している。具体的には、第2ゲート電極105bは、第2オーミック電極104bに対応し、第1オーミック電極104aより第2オーミック電極104bに近い領域に形成されている。第2ゲート電極105bは、例えば、ニッケルで構成される。また、第2オーミック電極104bに対応する第2ゲート電極105bに、第2オーミック電極104bを基準とした場合の電位であって、第2ゲート電極105bの閾値電圧以上の電位が供給された場合に、第2ゲート電極105bの下方のチャネル領域103にチャネルが生成される。なお、第2ゲート電極105bの閾値電圧は、例えば、正である。第1オーミック端子106aは、第1オーミック電極104aと接続されている。第1オーミック端子106aは、制御部120が備える電圧源又は電流源、及び、電源130の接続用の端子である。第2オーミック端子106bは、第2オーミック電極104bと接続されている。第2オーミック端子106bは、制御部120が備える電圧源又は電流源、及び、電源130の接続用の端子である。第1ゲート端子107aは、第1ゲート電極105aと接続されている。第1ゲート端子107aは、制御部120が備える電圧源又は電流源の接続用の端子である。第2ゲート端子107bは、第2ゲート電極105bと接続されている。第2ゲート端子107bは、制御部120が備える電圧源又は電流源の接続用の端子である。第1コントロール層108aは、第1ゲート電極105aと半導体層積層体102との間に形成された、P型の導電性を持つコントロール層である。第1コントロール層108aは、例えば、P-GaNから構成される。第2コントロール層108bは、第2ゲート電極105bと半導体層積層体102との間に形成された、P型の導電性を持つコントロール層である。第2コントロール層108bは、例えば、P-GaNから構成される。第1コントロール層108a及び第2コントロール層108bはそれぞれ、チャネル領域103との間でPN接合を形成している。制御部120は、半導体素子100を導通状態にするための回路である。導通状態とは、一対のオーミック電極第1オーミック電極104aと第2オーミック電極104bの間でチャネル領域103を介して双方向に電流を流すことが可能な状態である。図1A及び図1Bに示すように、制御部120は、電圧源121a、121b、122a及び122bと、スイッチ123a及び123bとを備える。電圧源121aは、一対のゲート電極の閾値電圧以上の電圧である第1電圧を生成する第1電圧源の一例である。電圧源121aは、第1オーミック端子106aと第1ゲート端子107aとの間に、スイッチ123aを介して接続されている。具体的には、電圧源121aは、第1オーミック電極104aを基準とした場合の第1ゲート電極105aの電位である第1電位が、第1ゲート電極105aの閾値電圧以上となるように、第1ゲート電極105aと第1オーミック電極104aとの間にゲート電圧VGa1を印加する。なお、ゲート電圧VGa1は、第1電圧の一例であり、第1ゲート電極105aの閾値電圧以上の電圧である。電圧源122aは、第1電圧より高い第2電圧を生成する第2電圧源の一例である。電圧源121aは、第1オーミック端子106aと第1ゲート端子107aとの間に、スイッチ123aを介して接続されている。具体的には、電圧源122aは、第1電位が第1ゲート電極105aの閾値電圧以上となるように、第1ゲート電極105aと第1オーミック電極104aとの間にゲート電圧VGa2を印加する。なお、ゲート電圧VGa2は、第2電圧の一例であり、第1ゲート電極105aの閾値電圧以上であり、かつ、ゲート電圧VGa1より高い電圧である。スイッチ123aは、電源130の電源電圧VSbaの極性に応じて、電圧源121a及び電圧源122aのいずれかを選択する。具体的には、スイッチ123aは、電源130の電源電圧VSbaが正の場合、すなわち、第2オーミック電極104bの電位が第1オーミック電極104aの電位より高い場合図1A参照、高電圧の電圧源122aを選択する。また、スイッチ123aは、電源130の電源電圧VSbaが負の場合、すなわち、第2オーミック電極104bの電位が第1オーミック電極104aの電位より低い場合図1B参照、低電圧の電圧源121aを選択する。電圧源121bは、一対のゲート電極の閾値電圧以上の電圧である第1電圧を生成する第1電圧源の一例である。電圧源121bは、第2オーミック端子106bと第2ゲート端子107bとの間に、スイッチ123bを介して接続されている。具体的には、電圧源121bは、第2オーミック電極104bを基準とした場合の第2ゲート電極105bの電位である第2電位が、第2ゲート電極105bの閾値電圧以上となるように、第2ゲート電極105bと第2オーミック電極104bとの間にゲート電圧VGb1を印加する。なお、ゲート電圧VGb1は、第1電圧の一例であり、第2ゲート電極105bの閾値電圧以上の電圧である。また、ゲート電圧VGb1は、ゲート電圧VGa1と等しくてもよい。電圧源122bは、第1電圧より高い第2電圧を生成する第2電圧源の一例である。電圧源121bは、第2オーミック端子106bと第2ゲート端子107bとの間に、スイッチ123bを介して接続されている。具体的には、電圧源122bは、第2電位が第2ゲート電極105bの閾値電圧以上となるように、第2ゲート電極105bと第2オーミック電極104bとの間にゲート電圧VGb2を印加する。なお、ゲート電圧VGb2は、第2電圧の一例であり、第2ゲート電極105bの閾値電圧以上であり、かつ、ゲート電圧VGb1より高い電圧である。また、ゲート電圧VGb2は、ゲート電圧VGa2と等しくてもよい。スイッチ123bは、電源130の電源電圧VSbaの極性に応じて、電圧源121b及び電圧源122bのいずれかを選択する。具体的には、スイッチ123bは、電源130の電源電圧VSbaが正の場合、すなわち、第2オーミック電極104bの電位が第1オーミック電極104aの電位より高い場合図1A参照、低電圧の電圧源121bを選択する。また、スイッチ123bは、電源130の電源電圧VSbaが負の場合、すなわち、第2オーミック電極104bの電位が第1オーミック電極104aの電位より低い場合図1B参照、高電圧の電圧源122bを選択する。このように、制御部120は、半導体素子100を導通状態にする場合に、一対のオーミック電極のうち高電位側のオーミック電極を基準とした場合の電位であって、高電位側のオーミック電極に対応するゲート電極である高電位側ゲート電極の電位が、低電位側のオーミック電極を基準とした場合の電位であって、低電位側のオーミック電極に対応するゲート電極である低電位側ゲート電極の電位より低くなるように、高電位側ゲート電極に第1電気信号を供給し、かつ、低電位側ゲート電極に第2電気信号を供給する。例えば、図1Aの例では、高電位側のオーミック電極及び高電位側ゲート電極は、第2オーミック電極104b及び第2ゲート電極105bである。そして、低電位側のオーミック電極及び低電位側ゲート電極は、第1オーミック電極104a及び第1ゲート電極105aである。高電位側ゲート電極である第2ゲート電極105bには、低電圧の電圧源121bからゲート電圧VGb1が第1電気信号として供給される。そして、低電位側ゲート電極である第1ゲート電極105aには、高電圧の電圧源122aからゲート電圧VGa2が第2電気信号として供給される。このとき、VGa2>VGb1である。図1Bの例では、高電位側のオーミック電極及び高電位側ゲート電極は、第1オーミック電極104a及び第1ゲート電極105aである。そして、低電位側のオーミック電極及び低電位側ゲート電極は、第2オーミック電極104b及び第2ゲート電極105bである。高電位側ゲート電極である第1ゲート電極105aには、低電圧の電圧源121aからゲート電圧VGa1が第1電気信号として供給される。そして、低電位側ゲート電極である第2ゲート電極105bには、高電圧の電圧源122bからゲート電圧VGb2が第2電気信号として供給される。このとき、VGb2>VGa1である。以下では、本発明の実施の形態1に係る半導体装置10の動作について説明する。図2は、本発明の実施の形態1に係る半導体素子100が導通状態である場合におけるチャネル領域103の挙動を説明するための図である。第1ゲート電極105aの閾値電圧以上の電位VGaが、第1オーミック電極104aを基準として第1ゲート電極105aに印加され、かつ、第2ゲート電極105bの閾値電圧以上の電位VGbが、第2オーミック電極104bを基準として第2ゲート電極105bに印加された場合に、半導体素子100は導電状態となる。このとき、第1オーミック電極104aと第2オーミック電極104bとの間に、電源電圧VSbaを印加することで、第1オーミック電極104aと第2オーミック電極104bとの間に電流ISbaが流れる。このとき、電流ISbaの向きは、電源電圧VSbaの極性に応じて決定される。つまり、第1オーミック電極104aと第2オーミック電極104bとのうち、高電位側のオーミック電極から低電位側のオーミック電極に電流ISbaが流れる。図3Aは、本発明の実施の形態1に係るISbaとVSbaとの関係の一例を示す図である。図3Aに示すように、電源電圧VSbaが大きくなるにつれて、電流ISbaも大きくなる。また、半導体素子100が導通状態であるとき、第1ゲート電極105aの電位は、第1オーミック電極104aの電位よりVGaだけ高い。したがって、第1ゲート電極105aから第1コントロール層108aを介してチャネル領域103へ第1ゲート電流IGaが流れる。同様に、半導体素子100が導通状態であるとき、第2ゲート電極105bの電位は、第2オーミック電極104bの電位よりVGbだけ高く、第1オーミック電極104aの電位よりVSbaVGbだけ高い。したがって、第2ゲート電極105bから第2コントロール層108bを介してチャネル領域103へ第2ゲート電流IGbが流れる。まず、VSba>0の場合図1Aについて説明する。第1ゲート電極105a直下のチャネル領域103について、半導体素子100が導通状態のとき、高電位側の第2オーミック電極104bから低電位側の第1オーミック電極104aに向けて、チャネル領域103には電流ISbaが流れている。半導体素子100の内部には、抵抗109a、109b及び109cが存在する。抵抗109aは、第1オーミック電極104aから第1ゲート電極105a直下のチャネル領域のA点までの抵抗である。抵抗109bは、第1ゲート電極105a直下のチャネル領域のA点から第2ゲート電極105b直下のチャネル領域のB点までのチャネル領域の抵抗である。抵抗109cは、第2ゲート電極105b直下のチャネル領域のB点から第2オーミック電極104bまでの抵抗である。半導体素子100が導通状態で、ISbaが流れると抵抗109a、109b及び109cで、それぞれ電圧ドロップが発生する。各電圧ドロップの総和が、電源電圧VSbaに相当する。第1ゲート電極105a直下のチャネル領域のA点の電位は、ISbaと抵抗109aとによる電圧ドロップにより、第1オーミック端子106aの電位よりも高くなっている。A点の電位は、ISbaの増加に伴って上昇するため、第1ゲート電極105aとA点との間に印加される電圧は、ISbaが増加するほどVGaに対して小さくなる。ISbaがさらに増加し、A点にチャネルが形成されなくなった時点で、図3Aに示すように、ISbaは飽和する。A点にチャネルが形成されるか否かは、A点と第1ゲート電極105aとの電位差によって決まるので、第1オーミック電極104aの電位を基準とした場合の第1ゲート電極105aの電位が高い程、A点のチャネルは維持されやすくなる。したがって、ISbaの飽和電流の大きさは、VGaの大きさに依存する。つまり、ISbaの飽和電流の大きさは、第1ゲート電極105aと第1オーミック電極104aとの電位差に依存する。言い換えると、ISbaの飽和電流の大きさは、低電位側のオーミック電極と低電位側ゲート電極との間に印加される電圧に依存する。なお、ISbaが増加するとA点の電位が上昇するため、第1ゲート端子107aから第1ゲート電極105a及び第1コントロール層108aを介してチャネル領域103に流れる電流IGaは減少する。次に、第2ゲート電極105b直下のチャネル領域103について説明すると、半導体素子100が導通状態のとき、チャネル領域103にはISbaが流れる。第2ゲート電極105b直下のチャネル領域のB点の電位は、ISbaと抵抗109cとによる電圧ドロップにより、第2オーミック端子106bの電位よりも低くなっている。第2オーミック端子106bに対するB点の電位は、ISbaの増加に伴って下降する。また、第2ゲート端子107bには、第2オーミック端子106bに対してVGbの電圧が印加されている。第2ゲート電極105bとB点との間に印加される電圧は、ISbaが増加するほどVGbに対して大きくなる。したがって、半導体素子100が導通状態である場合において、第2ゲート電極105bの閾値電圧以上の電位VGbが第2オーミック電極104bを基準として第2ゲート電極105bに印加されているとき、ISbaが増加しても、B点にはチャネルは形成されたままである。さらに、ISbaが増加すると、第1オーミック端子106aに対する第2オーミック端子106bの電位VSbaが上昇する。このため、第1オーミック端子106aに対する第2ゲート端子107bの電位は、VSbaVGbに上昇する。したがって、ISbaが増加すると、第2ゲート端子107bから第2ゲート電極105b、第2コントロール層108b及びチャネル領域103を介して第1オーミック端子106aへ流れる電流、すなわち、IGbが増加する。つまり、第2ゲート端子107bを流れるゲート電流IGbは、第2ゲート電極105bと第2オーミック電極104bとの電位差が大きい程、大きくなる。言い換えると、高電位側ゲート電極に流れるゲート電流は、高電位側ゲート電極と高電位側のオーミック電極との電位差が大きい程、大きくなる。次に、VSba<0の場合図1B、ISba<0となり、極性が反転する。第2ゲート電極105b直下のチャネル領域のB点の電位は、ISbaと抵抗109cとによる電圧ドロップより、第2オーミック端子106bの電位よりも高くなっている。B点の電位は、ISbaの増加に伴って上昇するため、第2ゲート電極105bとB点との間に印加される電圧は、ISbaが増加するほどVGbに対して大きくなる。ISbaがさらに増加し、B点にチャネルが形成されなくなった時点で、ISbaは飽和する。B点にチャネルが形成されるか否かは、B点と第2ゲート電極105bとの電位差によって決まるので、第2オーミック電極104bの電位を基準とした場合の第2ゲート電極105bの電位が高い程、B点のチャネルは維持されやすくなる。したがって、ISbaの飽和電流の大きさは、VGbの大きさに依存する。つまり、ISbaの飽和電流の大きさは、第2ゲート電極105bと第2オーミック電極104bとの電位差に依存する。言い換えると、ISbaの飽和電流の大きさは、低電位側のオーミック電極と低電位側ゲート電極との間に印加される電圧に依存する。なお、ISbaの絶対値が増加するとB点の電位が上昇するため、第2ゲート端子107bから第2ゲート電極105b及び第2コントロール層108bを介してチャネル領域103に流れる電流IGbが減少する。また、第1ゲート端子107aには、第1オーミック端子106aに対してVGaの電圧が印加されている。第1ゲート電極105aとA点との間に印加される電圧は、ISbaの絶対値が増加するほどVGaに対して大きくなる。したがって、半導体素子100が導通状態である場合において、第1ゲート電極105aの閾値電圧以上の電位VGaが第1オーミック電極104aを基準として第1ゲート電極105aに印加されているとき、ISbaの絶対値が増加しても、A点にはチャネルが形成されたままである。さらに、ISbaの絶対値が増加すると、第2オーミック端子106bに対する第1オーミック端子106aの電位VSbaの絶対値が上昇する。このため、第2オーミック端子106bに対する第1ゲート端子107aの電位は、VSbaの絶対値VGaに上昇する。したがって、ISBaの絶対値が増加すると、第1ゲート端子107aから第1ゲート電極105a、第1コントロール層108a及びチャネル領域103を介して第2オーミック端子106bへ流れる電流、すなわち、IGaが増加する。なお、VSba>0のときのISbaの飽和電流と、VSba<0のときのISbaの飽和電流の絶対値を一致させる場合には、VGa=VGbとする。以上のように、ISbaの飽和電流の大きさは、低電位側のオーミック電極と低電位側ゲート電極との間の電位差に依存する。また、高電位側ゲート電極に流れるゲート電流の大きさは、高電位側のオーミック電極と高電位側ゲート電極との間の電位差に依存する。したがって、低電位側のオーミック電極と低電位側ゲート電極との電位差を保ちつつ、高電位側のオーミック電極と高電位側ゲート電極との間の電位差を小さくすることで、ISbaの飽和電流の大きさを保ちつつ、ゲート電流の大きさを小さくすることができる。本発明の実施の形態1に係る半導体装置10の制御部120は、第1オーミック端子106aと第1ゲート端子107aとの間に、2つの電圧源121a及び122aを備えている。2つの電圧源121a及び122aはそれぞれ、第1ゲート電極105aの閾値電圧以上のゲート電圧VGa1第1電圧及びVGa2第2電圧を生成する。そして、スイッチ123aは、電圧源121a及び122aのいずれかを選択する。すなわち、スイッチ123aは、第1オーミック端子106aと第1ゲート端子107aとの間に印加する電圧を切り替える。このとき、VGa1は、第1ゲート電極105aの閾値電圧以上で、かつ、VGa2よりも低い電圧である。また、VGa2の大きさは、VSba>0において、ISbaの飽和電流を流すことができるように設定される。このように、制御部120は、低電圧用の電圧源121aと、高電圧用の電圧源121bとを備え、第1ゲート電極105aに印加する電圧を選択する。すなわち、制御部120は、スイッチ123aにより、低電圧であるVGa1、又は、高電圧であるVGa2を第1ゲート電極105aに印加することができる。また、制御部120は、第2オーミック端子106bと第2ゲート端子107bの間に、2つの電圧源121b及び122bを備えている。2つの電圧源121b及び122bはそれぞれ、第2ゲート電極105bの閾値電圧以上のゲート電圧VGb1第1電圧及びVGb2第2電圧を生成する。そして、スイッチ123bは、電圧源121b及び122bのいずれかを選択する。すなわち、スイッチ123bは、第2オーミック端子106bと第2ゲート端子107bとの間に印加する電圧を切り替える。このとき、VGb1は、第2ゲート電極105bの閾値電圧以上で、かつ、VGb2よりも低い電圧である。また、VGb2の大きさは、VSba<0において、ISbaの飽和電流を流すことができるように設定される。VSba>0のときには、低電位側の第1ゲート端子107aと低電位側の第1オーミック端子106aとの間には、高電圧であるVGa2の電圧が印加される。そして、高電位側の第2ゲート端子107bと高電位側の第2オーミック端子106bとの間には、低電圧であるVGb1の電圧が印加される。このようにすると、第1ゲート端子107aと第1オーミック端子106aとの間には、高電圧であるVGa2が、第2ゲート端子107bと第2オーミック端子106bとの間には、高電圧であるVGb2が印加される場合と比較して、IGbを抑制させることが可能である。IGbとVSbaの特性を図3Bに示す。第2ゲート電極105bからチャネル領域103に向けて流れるゲート電流IGbは、第2ゲート電極105bと第1オーミック電極104aとの電位差が大きくなるほど、増大する。第2ゲート電極105bにVGb2が印加された場合、第2ゲート電極105bと第1オーミック電極104aとの電位差は、VSbaVGb2になる。本発明の実施の形態1のように、第2ゲート電極105bにVGb1が印加された場合、第2ゲート電極105bと第1オーミック電極104aとの電位差は、VSbaVGb1になる。VGb1<VGb2であるので、本発明の実施の形態1では、第2ゲート電極105bと第1オーミック電極104aとの電位差は小さくなる。したがって、ゲート電流IGbの増加を抑制することができ、消費電力の増大を抑制することができる。また、ISbaの飽和電流はVGa2に依存している。このため、第1ゲート端子107aと第1オーミック端子106aとの間には、高電圧であるVGa2が、第2ゲート端子107bと第2オーミック端子106bとの間には、高電圧であるVGb2が印加される場合と比較して、ISbaの飽和電流は減少しない。VSba<0のときには、高電位側の第1ゲート端子107aと高電位側の第1オーミック端子106aとの間には、低電圧であるVGa1の電圧が印加される。そして、低電位側の第2ゲート端子107bと低電位側の第2オーミック端子106bとの間には、高電圧であるVGb2の電圧が印加される。このようにすると、第1ゲート端子107aと第1オーミック端子106aとの間には、高電圧であるVGa2が、第2ゲート端子107bと第2オーミック端子106bとの間には、高電圧であるVGb2が印加される場合と比較して、IGaを抑制させることが可能である。また、ISbaの飽和電流はVGb2に依存している。このため、第1ゲート端子107aと第1オーミック端子106aとの間には、高電圧であるVGa2が、第2ゲート端子107bと第2オーミック端子106bとの間には、高電圧であるVGb2が印加される場合と比較して、ISbaの飽和電流は減少しない。以上のように、本発明の実施の形態1に係る半導体装置10は、一対のゲート電極と一対のオーミック電極とを有する半導体素子100と、一対のゲート電極に閾値電圧以上の電圧を印加することで、半導体素子100を一対のオーミック電極間で導通状態にする制御部120とを備える。そして、制御部120は、半導体素子100が導通状態である場合に、高電位側のオーミック電極に対応するゲート電極に低電圧を印加し、低電位側のオーミック電極に対応するゲート電極に高電圧を印加する。すなわち、本発明の実施の形態1に係る半導体装置10は、低電位側のオーミック電極と低電位側ゲート電極との電位差を保ちつつ、高電位側のオーミック電極と高電位側ゲート電極との間の電位差を小さくする。電源130から流れる電流ISbaの飽和電流の大きさは、低電位側のオーミック電極と低電位側ゲート電極との間の電位差に依存する。また、高電位側ゲート電極に流れるゲート電流の大きさは、高電位側のオーミック電極と高電位側ゲート電極との間の電位差に依存する。このため、本発明の実施の形態1に係る半導体装置10によれば、ISbaの飽和電流の大きさを保ちつつ、ゲート電流の大きさを小さくすることができる。これにより、ISba-VSbaの特性を維持したまま、ゲート電流の増大を抑制することが可能となる。具体的には、電源から流れる電流ISbaの飽和電流の減少を抑制するとともに、ゲート電流の増大を抑制することで、消費電力を削減することができる。また、本発明の実施の形態1に係る半導体装置10では、第1ゲート電極105a及び第2ゲート電極105bの閾値電圧はともに、正である。これにより、第1オーミック電極104aを基準とした場合に第1ゲート電極105aに印加される電圧、及び、第2オーミック電極104bを基準とした場合に第2ゲート電極105bに印加される電圧がともに0のときに、半導体素子100を遮断状態とすることができる。実施の形態1の変型例1実施の形態1の変型例1について、図面を参照しながら説明する。図4は、本発明の実施の形態1の変型例1に係る半導体装置10aの構成の一例を示す図である。実施の形態1と同様の構成要素については、同一の符号を付し、その説明を省略する。実施の形態1の変型例1に係る半導体装置10aは、半導体素子100の代わりに半導体素子100aを備える。半導体素子100aは、半導体素子100と比較して、第1コントロール層108a及び第2コントロール層108bを備えない点が異なっている。すなわち、第1ゲート電極105a及び第2ゲート電極105bと、半導体層積層体102とがショットキー接合している。このような構成でも、ISba-VSbaの特性を維持したまま、VSba>0のときは高電位側のゲート電流であるIGbの増加を、VSba<0のときは高電位側のゲート電流であるIGaの増加を抑制することができる。このように、本発明の実施の形態1の変型例1に係る半導体装置10aによれば、実施の形態1と同様に、電源から流れる電流ISbaの飽和電流の減少を抑制するとともに、ゲート電流の増大を抑制することで、消費電力を削減することができる。実施の形態1の変型例2実施の形態1の変型例2について、図面を参照しながら説明する。図5は、本発明の実施の形態1の変型例2に係る半導体装置10bの構成の一例を示す図である。実施の形態1と同様の構成要素については、同一の符号を付し、その説明を省略する。実施の形態1の変型例2に係る半導体装置10bは、半導体素子100の代わりに半導体素子100bを備える。半導体素子100bは、半導体素子100と比較して、第1コントロール層108aの代わりに第1絶縁膜110aを備える点と、第2コントロール層108bの代わりに第2絶縁膜110bを備える点とが異なっている。第1絶縁膜110aは、第1ゲート電極105aと半導体層積層体102との間に形成された絶縁膜である。また、第2絶縁膜110bは、第2ゲート電極105bと半導体層積層体102との間に形成された絶縁膜である。例えば、第1絶縁膜110a及び第2絶縁膜110bは、シリコン酸化膜SiO2又はシリコン窒化膜SiNなどである。本変型例においては、半導体素子100bが導通状態であり、かつ、定常状態においては、IGa及びIGbともに0である。しかし、半導体素子100bが導通状態となるときには、第1ゲート電極105aの容量及び第2ゲート電極105bの容量を蓄積するために、過渡的にIGa及びIGbが流れる。VSba>0のとき、第2ゲート端子107bと第2オーミック端子106bとの間にVGb1が印加されることにより、VGb2が印加されるときよりも過渡的なIGbを抑制することができる。このように、本発明の実施の形態1の変型例2に係る半導体装置10bによれば、実施の形態1と同様に、電源から流れる電流ISbaの飽和電流の減少を抑制するとともに、ゲート電流の増大を抑制することで、消費電力を削減することができる。さらに、導通状態に切り替わるときに流れる過渡的なゲート電流の増大も抑制することができる。実施の形態2本発明の実施の形態2に係る半導体装置は、一対のゲート電極と一対のオーミック電極とを有する半導体素子と、一対のゲート電極に閾値電圧以上の電圧となるような電流を供給することで、半導体素子を一対のオーミック電極間で導通状態にする制御部とを備える。そして、制御部は、半導体素子が導通状態である場合に、高電位側のオーミック電極に対応するゲート電極に低電流を供給し、低電位側のオーミック電極に対応するゲート電極に高電流を供給することを特徴とする。図6は、本発明の実施の形態2に係る半導体装置20の構成の一例を示す断面図である。図6に示すように、半導体装置20は、半導体素子100と、制御部140とを備える。実施の形態1と同一の構成要素については、同一の符号を付し、その説明を省略する。制御部140は、半導体素子100を導通状態にするための回路である。図6に示すように、制御部140は、電流源141a、141b、142a及び142bと、スイッチ143a及び143bとを備える。電流源141aは、一対のゲート電極の閾値電圧以上の電圧を印加するための第1電流を生成する第1電流源の一例である。電流源141aは、第1オーミック端子106aと第1ゲート端子107aとの間に、スイッチ143aを介して接続されている。具体的には、電流源141aは、第1オーミック電極104aを基準とした場合の第1ゲート電極105aの電位である第1電位が、第1ゲート電極105aの閾値電圧以上となるように、第1ゲート電極105aにゲート電流IGa1を供給する。なお、ゲート電流IGa1は、第1電流の一例である。電流源142aは、第1電流より大きい第2電流を生成する第2電流源の一例である。電流源142aは、第1オーミック端子106aと第1ゲート端子107aとの間に、スイッチ143aを介して接続されている。具体的には、電流源142aは、第1電位が第1ゲート電極105aの閾値電圧以上となるように、第1ゲート電極105aにゲート電流IGa2を供給する。なお、ゲート電流IGa2は、第2電流の一例であり、ゲート電流IGa1より大きい電流である。スイッチ143aは、電源130の電源電圧VSbaの極性に応じて、電流源141a及び電流源142aのいずれかを選択する。具体的には、スイッチ143aは、電源130の電源電圧VSbaが正の場合、すなわち、第2オーミック電極104bの電位が第1オーミック電極104aの電位より高い場合図6、高電流の電流源142aを選択する。また、スイッチ143aは、電源130の電源電圧VSbaが負の場合、すなわち、第2オーミック電極104bの電位が第1オーミック電極104aの電位より低い場合、低電流の電流源141aを選択する。電流源141bは、一対のゲート電極の閾値電圧以上の電圧を印加するための第1電流を生成する第1電流源の一例である。電流源141bは、第2オーミック端子106bと第2ゲート端子107bとの間に、スイッチ143bを介して接続されている。具体的には、電流源141bは、第2オーミック電極104bを基準とした場合の第2ゲート電極105bの電位である第2電位が、第2ゲート電極105bの閾値電圧以上となるように、第2ゲート電極105bにゲート電流IGb1を供給する。なお、ゲート電流IGb1は、第1電流の一例である。また、ゲート電流IGb1は、ゲート電流IGa1と等しくてもよい。電流源142bは、第1電流より大きい第2電流を生成する第2電流源の一例である。電流源142bは、第2オーミック端子106bと第2ゲート端子107bとの間に、スイッチ143bを介して接続されている。具体的には、電流源142bは、第2電位が第2ゲート電極105bの閾値電圧以上となるように、第2ゲート電極105bにゲート電流IGb2を供給する。なお、ゲート電流IGb2は、第2電流の一例であり、ゲート電流IGb1より大きい電流である。また、ゲート電流IGb2は、ゲート電流IGa2と等しくてもよい。スイッチ143bは、電源130の電源電圧VSbaの極性に応じて、電流源141b及び電流源142bのいずれかを選択する。具体的には、スイッチ143bは、電源130の電源電圧VSbaが正の場合、すなわち、第2オーミック電極104bの電位が第1オーミック電極104aの電位より高い場合図6、低電流の電流源141bを選択する。また、スイッチ143bは、電源130の電源電圧VSbaが負の場合、すなわち、第2オーミック電極104bの電位が第1オーミック電極104aの電位より低い場合、高電流の電流源142bを選択する。このように、制御部140は、半導体素子100を導通状態にする場合に、一対のオーミック電極のうち高電位側のオーミック電極を基準とした場合の電位であって、高電位側のオーミック電極に対応するゲート電極である高電位側ゲート電極の電位が、低電位側のオーミック電極を基準とした場合の電位であって、低電位側のオーミック電極に対応するゲート電極である低電位側ゲート電極の電位より低くなるように、高電位側ゲート電極に第1電気信号を供給し、かつ、低電位側ゲート電極に第2電気信号を供給する。例えば、図6の例では、高電位側のオーミック電極及び高電位側ゲート電極は、第2オーミック電極104b及び第2ゲート電極105bである。そして、低電位側のオーミック電極及び低電位側ゲート電極は、第1オーミック電極104a及び第1ゲート電極105aである。高電位側ゲート電極である第2ゲート電極105bには、低電流の電流源141bからゲート電流IGb1が第1電気信号として供給される。そして、低電位側ゲート電極である第1ゲート電極105aには、高電流の電流源142aからゲート電流IGa2が第2電気信号として供給される。このとき、IGa2>IGb1である。また、例えば、高電位側のオーミック電極及び高電位側ゲート電極が、第1オーミック電極104a及び第1ゲート電極105aであり、低電位側のオーミック電極及び低電位側ゲート電極が、第2オーミック電極104b及び第2ゲート電極105bである場合を想定する。この場合、高電位側ゲート電極である第1ゲート電極105aには、低電流の電流源141aからゲート電流IGa1が第1電気信号として供給される。そして、低電位側ゲート電極である第2ゲート電極105bには、高電流の電流源142bからゲート電流IGb2が第2電気信号として供給される。このとき、IGb2>IGa1である。以下では、本発明の実施の形態2に係る半導体装置20の動作について説明する。本発明の実施の形態2における半導体装置20の制御部140は、第1オーミック端子106aと第1ゲート端子107aとの間に、2つの電流源141a及び142aを備えている。2つの電流源141a及び142aはそれぞれ、第1ゲート電極105aの閾値電圧以上の電位を印加することができるようなゲート電流IGa1第1電流及びIGa2第2電流を生成する。そして、スイッチ143aは、電流源141a及び142aのいずれかを選択する。すなわち、スイッチ143aは、第1ゲート端子107aに供給する電流を切り替える。このとき、IGa1は、第1ゲート電極105aの閾値電圧以上の電圧を印加するための電流であり、IGa2より小さい電流である。また、IGa2の大きさは、VSba>0において、ISbaの飽和電流を流すことができるゲート電圧VGaになるように設定される。このように、制御部140は、低電流用の電流源141aと、高電流用の電流源142aとを備え、第1ゲート電極105aに供給する電流を選択する。すなわち、制御部140は、スイッチ143aにより、低電流であるIGa1、又は、高電流であるIGa2を第1ゲート電極105aに供給することができる。また、制御部140は、第2オーミック端子106bと第2ゲート端子107bとの間に、2つの電流源141b及び142bを備えている。2つの電流源141b及び142bはそれぞれ、第2ゲート電極105bの閾値電圧以上の電位を印加することができるようなゲート電流がIGb1第1電流及びIGb2第2電流を生成する。そして、スイッチ143bは、電流源141b及び142bのいずれかを選択する。すなわち、スイッチ143bは、第2ゲート端子107bに供給する電流を切り替える。このとき、IGb1は、第2ゲート電極105bの閾値電圧以上の電圧を印加するための電流であり、IGb2より小さい電流である。また、IGb2の大きさは、VSba<0において、ISbaの飽和電流を流すことができるゲート電圧VGbになるように設定される。このように、制御部140は、低電流用の電流源141bと、高電流用の電流源142bとを備え、第2ゲート電極105bに供給する電流を選択する。すなわち、制御部140は、スイッチ143bにより、低電流であるIGb1、又は、高電流であるIGb2を第2ゲート電極105bに供給することができる。具体的には、VSba>0のときには、高電位側の第2ゲート端子107bには、IGb2よりも小さいIGb1が供給される。そして、低電位側の第1ゲート端子107aには、高電流であるIGa2が供給される。この状態であっても第2ゲート端子107b直下のチャネル領域103にはチャネルが生成される。したがって、第2ゲート端子107bの駆動電力が低減される。また、VSba<0のときには、高電位側の第1ゲート端子107aには、IGa2よりも小さいIGa1が供給される。そして、低電位側の第2ゲート端子107bには、高電流であるIGb2が供給される。この状態であっても第2ゲート端子107b直下のチャネル領域103にはチャネルが生成される。したがって、第1ゲート端子107aの駆動電力を抑制することができる。以上のように、本発明の実施の形態2に係る半導体装置20は、一対のゲート電極と一対のオーミック電極とを有する半導体素子100と、一対のゲート電極に閾値電圧以上の電圧となるような電流を供給することで、半導体素子100を一対のオーミック電極間で導通状態にする制御部140とを備える。そして、制御部140は、半導体素子100が導通状態である場合に、高電位側のオーミック電極に対応するゲート電極に低電流を供給し、低電位側のオーミック電極に対応するゲート電極に高電流を供給する。これにより、実施の形態1と同様に、電源から流れる電流ISbaの飽和電流の減少を抑制するとともに、ゲート電流の増大を抑制することで、消費電力を削減することができる。実施の形態2の変型例実施の形態2の変型例について、図面を参照しながら説明する。図7は、本発明の実施の形態2の変型例に係る半導体装置20aの構成の一例を示す図である。実施の形態2と同様の構成要素については、同一の符号を付し、その説明を省略する。図7に示すように、実施の形態2の変型例に係る半導体装置20aは、制御部140の代わりに制御部150を備える。制御部150は、電流源151a及び151bを備える。電流源151aは、一対のゲート電極の閾値電圧以上の電圧を印加するための電流を生成する電流源の一例である。電流源151aは、第1オーミック端子106aと第1ゲート端子107aとの間に接続されている。電流源151aは、第1ゲート端子107aにゲート電流IGaを第1電気信号として供給する。電流源151bは、一対のゲート電極の閾値電圧以上の電圧を印加するための電流を生成する電流源の一例である。電流源151bは、第2オーミック端子106bと第2ゲート端子107bとの間に接続されている。電流源151bは、第2ゲート端子107bにゲート電流IGbを第2電気信号として供給する。ここで、IGa及びIGbはともに、ゲート電極の閾値電圧以上の電圧を印加するための電流である。例えば、IGa及びIGbはそれぞれ、同一の電流値を持つ。実施の形態1では、VSba>0のとき、同一の定電圧VGa及びVGbが印加されているときには、VSbaが上昇するほどISbaが上昇してIGaは減少し、IGbは増加すると述べた。つまり、VSba>0のとき、同一の定電流IGa及びIGbが印加されているときには、VSbaが上昇するほどISbaが上昇してVGaは増加し、VGbは減少することになる。したがって、図7に示すように、第1ゲート端子107a及び第2ゲート端子107bに対してそれぞれ同一の電流値を持つIGa及びIGbを印加したときには、VSbaが上昇するほどVGaが増加し、かつ、VGbが減少する。このように、本発明の実施の形態2の変型例に係る半導体装置20aによれば、実施の形態1と同様に、電源から流れる電流ISbaの飽和電流の減少を抑制するとともに、ゲート電流の増大を抑制することで、消費電力を削減することができる。まとめ以上、図面を用いて説明したように、本発明の実施の形態に係る半導体装置は、双方向に電流を流すことができる半導体素子を備える半導体装置であって、前記半導体素子は、基板と、前記基板上に形成され、チャネル領域を有する半導体層と、前記半導体層の上又は上方に、互いに離隔して形成された一対のオーミック電極と、前記半導体層の上又は上方に、前記一対のオーミック電極の間に形成された、前記一対のオーミック電極のそれぞれに対応する一対のゲート電極とを備え、前記半導体装置は、さらに、前記半導体素子を、前記一対のオーミック電極の間で前記チャネル領域を介して双方向に電流を流すことが可能な導通状態にする制御部を備え、前記制御部は、前記半導体素子が前記導通状態である場合、前記一対のオーミック電極のうち高電位側のオーミック電極を基準とした場合の電位であって、前記高電位側のオーミック電極に対応するゲート電極である高電位側ゲート電極の電位が、低電位側のオーミック電極を基準とした場合の電位であって、前記低電位側のオーミック電極に対応するゲート電極である低電位側ゲート電極の電位より低くなるように、前記高電位側ゲート電極に第1電気信号を供給し、かつ、前記低電位側ゲート電極に第2電気信号を供給する。これにより、高電位側ゲート電極に流れるゲート電流の大きさは、高電位側のオーミック電極と高電位側ゲート電極との間の電位差に依存するので、当該電位差を低くすることで、ゲート電流の増大が抑制され、消費電力を削減することができる。また、一対のオーミック電極間を流れる電流の飽和電流の大きさは、低電位側のオーミック電極と低電位側のゲート電極との間の電位差に依存するので、当該電位差を高くすることで、飽和電流の大きさを保つことができる。したがって、電源電流と電源電圧との特性を維持したまま、消費電力を削減することができる。また、前記制御部は、前記一対のゲート電極の閾値電圧以上の電圧である第1電圧を生成する第1電圧源と、前記第1電圧より高い第2電圧を生成する第2電圧源とを有し、前記制御部は、前記高電位側ゲート電極に前記第1電圧を前記第1電気信号として供給し、前記低電位側ゲート電極に前記第2電圧を前記第2電気信号として供給してもよい。これにより、異なる電圧を発生する2つの電圧源を備えることで、各ゲート電極と、対応するオーミック電極との間に高電圧又は低電圧を容易に供給することができる。したがって、電源電流と電源電圧との特性を維持したまま、高電位側ゲート電極からチャネル領域に流れる電流を低減することができるため、高電位側ゲート電極の駆動電力を抑制することができる。また、前記制御部は、前記一対のゲート電極の閾値電圧以上の電圧を印加するための第1電流を生成する第1電流源と、前記第1電流より大きい第2電流を生成する第2電流源とを備え、前記制御部は、前記高電位側ゲート電極に前記第1電流を前記第1電気信号として供給し、前記低電位側ゲート電極に前記第2電流を前記第2電気信号として供給してもよい。これにより、異なる電流を発生する2つの電流源を備えることで、各ゲート電極に高電流又は低電流を容易に供給することができる。したがって、電源電流と電源電圧との特性を維持したまま、高電位側のゲート電流を低減し、高電位側ゲート電極の駆動電力を抑制することができる。また、前記制御部は、前記一対のゲート電極の閾値電圧以上の電圧を印加するための電流を、前記第1電気信号及び前記第2電気信号として前記一対のゲート電極に供給してもよい。これにより、第1ゲート電極又は第2ゲート電極に供給するゲート電流源の数を減らすことができ、回路構成を簡素化することができる。また、前記一対のゲート電極の閾値電圧は、正であってもよい。これにより、第1オーミック電極を基準とした場合に第1ゲート電極に印加される電圧、及び、第2オーミック電極を基準とした場合に第2ゲート電極に印加される電圧がともに0のときに、半導体素子を遮断状態とすることができる。また、前記半導体素子は、さらに、前記一対のゲート電極と前記半導体層との間に形成された、P型の導電性を有する一対のコントロール層を備えてもよい。これにより、第1ゲート電極の閾値電圧及び第2ゲート電極の閾値電圧を正にすることができる。また、前記一対のゲート電極は、前記半導体層とショットキー接合していてもよい。これにより、第1ゲート電極の閾値電圧及び第2ゲート電極の閾値電圧を正にすることができる。また、前記半導体素子は、さらに、前記一対のゲート電極と前記半導体層との間に形成された絶縁膜を備えてもよい。これにより、第1ゲート電極の閾値電圧及び第2ゲート電極の閾値電圧を正にすることができる。また、前記基板は、シリコン基板、サファイア基板、又は、炭化珪素基板であってもよい。また、本発明の実施の形態に係る半導体装置の制御方法は、双方向に電流を流すことができる半導体装置の制御方法であって、前記半導体装置は、基板と、前記基板上に形成され、チャネル領域を有する半導体層と、前記半導体層の上又は上方に、互いに離隔して形成された一対のオーミック電極と、前記半導体層の上又は上方に、前記一対のオーミック電極の間に形成された、前記一対のオーミック電極のそれぞれに対応する一対のゲート電極とを備え、前記半導体装置の制御方法は、前記一対のオーミック電極のうち高電位側のオーミック電極に対応するゲート電極である高電位側ゲート電極に第1電気信号を供給し、前記一対のオーミック電極のうち低電位側のオーミック電極に対応するゲート電極である低電位側ゲート電極に第2電気信号を供給し、前記第1電気信号及び前記第2電気信号の供給では、前記高電位側のオーミック電極を基準とした場合の前記高電位側ゲート電極の電位が、前記低電位側のオーミック電極を基準とした場合の前記低電位側ゲート電極の電位より低くなるように、前記第1電気信号及び前記第2電気信号を供給する。これにより、高電位側ゲート電極に流れるゲート電流の大きさは、高電位側のオーミック電極と高電位側ゲート電極との間の電位差に依存するので、当該電位差を低くすることで、ゲート電流の増大が抑制され、消費電力を削減することができる。また、一対のオーミック電極間を流れる電流の飽和電流の大きさは、低電位側のオーミック電極と低電位側のゲート電極との間の電位差に依存するので、当該電位差を高くすることで、飽和電流の大きさを保つことができる。したがって、電源電流と電源電圧との特性を維持したまま、消費電力を削減することができる。以上、本発明に係る半導体装置及びその制御方法について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。例えば、図1A及び図1Bにおいて、制御部120は、4つの電圧源121a、121b、122a及び122bを備えているが、制御部120は、2つの電圧源を備えるだけでもよい。VGa1とVGb1とは等しくてもよく、また、VGa2とVGb2とは等しくてもよいので、例えば、制御部120は、低電圧のVGa1=VGb1を生成する電圧源121aと、高電圧のVGa2=VGb2を生成する電圧源122aとを備えていればよい。そして、制御部120は、高電位側のオーミック電極が第2オーミック電極104bである場合に、電圧源122aが生成する高電圧VGa2を第1ゲート電極105aと第1オーミック電極104aとの間に印加し、電圧源121aが生成する低電圧VGa1を第2ゲート電極105bと第2オーミック電極104bとの間に印加すればよい。また、制御部120は、高電位側のオーミック電極が第1オーミック電極104aである場合に、電圧源121aが生成する低電圧VGa1を第1ゲート電極105aと第1オーミック電極104aとの間に印加し、電圧源122aが生成する高電圧VGa2を第2ゲート電極105bと第2オーミック電極104bとの間に印加すればよい。また、図6において、制御部140は、4つの電流源141a、141b、142a及び142bを備えているが、制御部140は、2つの電流源を備えるだけでもよい。IGa1とIGb1とは等しくてもよく、また、IGa2とIGb2とは等しくてもよいので、例えば、制御部140は、低電流のIGa1=IGb1を生成する電流源141aと、高電流のIGa2=IGb2を生成する電流源142aとを備えていればよい。そして、制御部140は、高電位側のオーミック電極が第2オーミック電極104bである場合に、電流源142aが生成する高電流IGa2を第1ゲート電極105aに供給し、電流源141aが生成する低電流IGa1を第2ゲート電極105bに供給すればよい。また、制御部140は、高電位側のオーミック電極が第1オーミック電極104aである場合に、電流源141aが生成する低電流IGa2を第1ゲート電極105aに供給し、電流源142aが生成する高電流IGa1を第2ゲート電極105bに供給すればよい。また、上記半導体装置の構成は、本発明を具体的に説明するために例示するためのものであり、本発明に係る半導体装置は、上記構成の全てを必ずしも備える必要はない。言い換えると、本発明に係る半導体装置は、本発明の効果を実現できる最小限の構成のみを備えればよい。例えば、図1A、図1B、図6などにおいて、第1オーミック端子106a、第2オーミック端子106b、第1ゲート端子107a及び第2ゲート端子107bを備えていなくてもよい。また、上記実施の形態の説明に用いた図において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。また、上記で示した各構成要素の材料は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された材料に制限されない。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。