メモリ動作中にメモリセルに書き込まれた記憶データのリフレッシュ動作を行う半導体装置において、プレートへのアクセス頻度を検出し、該アクセス頻度が所定の閾値を超えたときに活性信号を出力するディスターブカウンタ回路と、オートリフレッシュコマンド時に前記活性信号を検出すると、前記アクセス頻度が所定の閾値以上のプレートについてのリフレッシュ割り込み信号を出力するリフレッシュカウンタ回路と、を備え、前記リフレッシュ割り込み信号に応じて、前記プレートのリフレッシュ動作が他のプレートのリフレッシュ動作よりも多く行われることを特徴とする半導体装置。前記ディスターブカウンタ回路と前記リフレッシュカウンタ回路は、プレート毎に設けられていることを特徴とする請求項1に記載の半導体装置。前記プレートへのアクセス頻度は、該プレートにおけるワード線に対する書き込み電圧の印加回数によりカウントされることを特徴とする請求項1又は2に記載の半導体装置。前記所定の閾値は、前記プレートに対するリフレッシュ動作を2倍化する値に設定されることを特徴とする請求項1乃至3の何れか一項に記載の半導体装置。メモリセルに書き込まれた記憶データのリフレッシュ制御方法において、プレートへのアクセス頻度を検出して該アクセス頻度が所定の閾値を超えたときに活性信号を出力し、オートリフレッシュコマンド時に前記活性信号を検出すると前記アクセス頻度が所定の閾値以上のプレートについてのリフレッシュ割り込み信号を出力し、前記リフレッシュ割り込み信号に応じて前記プレートのリフレッシュ動作が他のプレートのリフレッシュ動作よりも多く行うことを特徴とするリフレッシュ制御方法。そのため、半導体装置では、メモリセルの論理データの劣化を回復させるリフレッシュ動作を頻繁に実行しなければならず、リフレッシュビジー率が増大する。リフレッシュビジー率の増大は、通常の読み出し、書き込み動作を妨げる原因となり、消費電流の増大の原因となる。また、リフレッシュを行う際に、ワード線単位では生後は回路的に非常に困難であり、回路が複雑になってしまう。本発明者らは、上記従来技術の欠点を解消してディスターブによる耐性を上げることを目的として鋭意研究を重ねた結果、アクセス頻度が高いプレートPLTにはディスターブされているワード線が存在する確立が高いという見地から、プレートのアクセス頻度を検出して、当該アクセス頻度高のプレートのリフレッシュ頻度を上げる構成を採用し、かつプレート単位での制御により構成することで、回路的な簡易化も図ることを可能にしながら、ディスターブによる影響が低減できることを発見し、この知見に基づく発明を完成するに至った。本発明は、リフレッシュ頻度をプレート単位で変化させることでディスターブによる影響を低減できる技術を提供することを目的とする。上述の課題に鑑み、本発明の一態様は、メモリ動作中にメモリセルに書き込まれた記憶データのリフレッシュ動作を行う半導体装置において、半導体装置はプレートへのアクセス頻度を検出し、該アクセス頻度が所定の閾値を超えたときに活性信号を出力するディスターブカウンタ回路と、オートリフレッシュコマンド時に前記活性信号を検出すると、前記アクセス頻度が所定の閾値以上のプレートについてのリフレッシュ割り込み信号を出力するリフレッシュカウンタ回路と、を備え、前記リフレッシュ割り込み信号に応じて、前記プレートのリフレッシュ動作が他のプレートのリフレッシュ動作よりも多く行われる半導体装置に関する。更に本発明の他の態様は、メモリセルに書き込まれた記憶データのリフレッシュ制御方法において、プレートへのアクセス頻度を検出して該アクセス頻度が所定の閾値を超えたときに活性信号を出力し、オートリフレッシュコマンド時に活性信号を検出するとアクセス頻度が所定の閾値以上のプレートについてのリフレッシュ割り込み信号を出力し、リフレッシュ割り込み信号に応じてプレートのリフレッシュ動作が他のプレートのリフレッシュ動作よりも多く行うリフレッシュ制御方法に関する。本発明によれば、リフレッシュ頻度を変化することでディスターブによる影響が低減され、半導体装置のディスターブによる耐性を向上できる。また、本発明の実施形態によれば、アクセス頻度が高いプレートのリフレッシュREF動作を約2倍化し、ディスターブ特性を改善できる。本発明の更なる利点及び実施形態を、記述と図面を用いて下記に詳細に説明する。以下、本発明の好ましい実施形態に従う半導体装置及びそのリフレッシュ方法について、添付図面を参照しつつ詳しく説明する。但し、以下に説明する実施形態によって本発明の技術的範囲は何ら限定解釈されることはない。まず、本発明が対象とするDRAMの一般構成を説明する。DRAMは、メモリセルアレイと、セルアレイ周辺に配置されるセンスアンプ、Xデコーダ、Yデコーダと、制御信号用のアドレスバッファ、入出力インターフェース、コマンドバッファデコーダ、データ回路等から構成される。上記メモリセルアレイは、バンク単位で配置され、各バンクはそれぞれのバンク制御回路を備える。上記バンクは、外部とのデータ入出力は共通であるが、それぞれのバンク制御回路により個別に内部動作が可能例えば、バンク単位に同時にリフレッシュ可能である。バンクには、Xデコーダ、Yデコーダ、センスアンプ、セルアレイなどが含まれる。また、バンクは、さらに複数のサブブロックプレートから構成され、デコーダも分割、階層化され得る。なお、バンクの構成はかかる構成に制限されるものでないことは勿論である。また、本発明においてプレートとは、メモリセルアレイバンクを複数のサブブロックに分割したものをいう。図1に示すように、本発明の実施形態においてDRAMは、所定の閾値以上のアクセス頻度があった場合にHiのプレートディスターブ情報信号PLTDISTを出力するディスターブカウンタ回路10と、プレートに対するリフレッシュ割り込み信号REFADDを出力するリフレッシュカウンタ回路20とを備えている。本発明の実施形態では、DRAMのプレート毎にディスターブカウンタ回路10とリフレッシュカウンタ回路20が用意され、各プレートのリフレッシュ動作が個別に制御される。アクセス頻度は、プレートにおけるワード線に対する書き込み電圧の印加回数によりカウントされる。本発明の実施形態によるDRAMは、メモリセルにおけるコンデンサに電荷の形態でデータ情報を記憶している。この電荷がリーク電流やディスターブにより減少した場合、その記憶情報が損なわれる。そのため、コンデンサからのデータ消失を防ぐために、一定間隔毎に電荷を再チャージするリフレッシュ動作再書き込み動作を必要とする。リフレッシュ動作には、オートリフレッシュモードとセルフリフレッシュモードがある。オートリフレッシュモードでは、メモリコントローラからDRAMに対してコマンドを発行すると、DRAMの内部にあるリフレッシュカウンタが示す行アドレスに対してリフレッシュ動作を行う。データを保持するためには、リフレッシュサイクル内に全てのロウアドレスに対してDRAMのリフレッシュ動作を行う必要がある。本発明の実施形態において、ディスターブカウンタ回路10は、検出したプレート選択信号PLTm選択信号の頻度をディスターブカウンタ回路10内でカウントし、その頻度が所定の閾値以上の回数を超えた場合には、リフレッシュカウンタ回路20へプレートディスターブ情報信号PLTDISTを出力する。また、ディスターブカウンタ回路10は、リセット信号RSTmによりそのカウンタ値がリセットされる。リフレッシュカウンタ回路20は、外部からオートリフレッシュ信号AREFと、ディスターブカウンタ回路10からのプレートディスターブ情報信号を受け、後段へのリフレッシュ割り込み信号REFADDを出力する。また、リフレッシュカウンタ回路20は、リセット信号により初期化される。次に、図2を参照しながら本発明の実施形態による半導体装置のリフレッシュ制御方法を説明する。本発明の実施形態において、オートリフレッシュは、製品や容量によって異なるが、例えば64msなどのtREF期間中に4K~16K回実施される。本発明の実施形態では、オートリフレッシュの際に、各ディスターブカウンタ回路は、自プレートへのプレートPLTm選択信号をカウントする。カウント値がN回以上あった場合には、ディスターブカウンタ回路10の出力するプレートディスターブ情報信号はHiとなる。そして、プレートが切り替わるオートリフレッシュのコマンド時にリフレッシュカウンタ回路20の出力するリフレッシュ割り込み信号に応じた該当プレートに対するリフレッシュコマンドが割り込まれる。プレートにおけるディスターブ回数を示すカウント値がN回に達しなかった場合には、自プレートに対するリフレッシュ動作が開始された段階でディスターブカウンタ回路10のカウンタ値がリセットされる。これにより、自プレートのリフレッシュ動作までに当該プレートにN回以上のアクセスがあった場合にのみ、該プレートのリフレッシュ割り込みが入る。割り込みが入った分だけ、割り込みがないプレートに対してはリフレッシュ期間が延びてしまうので、通常のディスターブが多くない状態でのリフレッシュ実力は確保する必要がある。続いて、図2に示す本発明の実施形態による半導体装置の具体的なタイミング例について説明する。以下においては、メモリセルアレイバンクが16個のプレートを有する半導体装置について例示的に説明する。タイミング例は、16個のプレートPLT0~15があるメモリ構成において、例えばPLT5とPLT12の特定のプレートにディスターブが集中している場合を想定したタイミングチャートである。初期化でのリセットRESET信号により、ディスターブカウンタ回路10とリフレッシュカウンタ回路20をリセットする。その後各プレートのディスターブ回数がカウントされ、PLT12の回数がPLT6をリフレッシュしている期間において、N回のディスターブ回数を超えたため、PLT12についてのプレートディスターブ情報信号PLTDIST12がHiとなる。このHiを受けて、次プレートのPLT7のリフレッシュ開始時にPLT12のリフレッシュが割り込まれる。この割り込みによりリセットRST12がHiとなり、PLT12用のディスターブカウンタ回路10はリセットされる。PLT5側はPLT5のリフレッシュ動作により、PLT5用のディスターブカウンタがリセットされた後、PLT11のリフレッシュ期間中にPLT5のアクセス回数がN回を超えて、PLT5についてのプレートディスターブ情報信号PLTDIST5がHiとなり、次リフレッシュプレートであるPLT12のリフレッシュ開始時にPLT5のリフレッシュが割り込まれる。この割り込みによりリセットRST5がHiとなり、PLT5用ディスターブカウンタ回路10はリセットされる。同様な形で各プレートに対してN回のアクセス回数検出が行われる。図2のタイミングチャートにおいて、PLT3、4、6に着目すると次リフレッシュまでに、4回の割り込みが入っていることになる。この割り込み回数については、Nの値を変化させることで所望の回数に調整できる。例えば、Nの値を変化させてリフレッシュ動作を通常の2倍にすることができる。以上により、アクセス頻度が高いプレートについては、リフレッシュ頻度を多くすることが可能であり、当該プレートで存在する可能性が高い、ディスターブされているワード線のリフレッシュ回数を増やすことができる。それゆえに、半導体装置のディスターブに対する耐性が強化される。