"第1及び第2のマザーボード、並びに前記第1及び前記第2のマザーボードに接続し、前記第1及び前記第2のマザーボードのファームウェアを管理するバックプレーンを有する情報処理装置と、前記第1及び第2のマザーボードのファームウェアを管理する管理装置と、を備え、前記第1及び第2のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、前記バックプレーンに管理された前記第1及び前記第2のマザーボードのファームウェアと、前記管理装置に格納された前記第1及び前記第2のマザーボードのファームウェアは同期する、ファームウェア管理システム。前記バックプレーンは、電源投入の際に前記管理装置から前記第1及び前記第2のマザーボードのファームウェアを読み出して、自身の保持する前記第1及び前記第2のマザーボードのファームウェアを読み出した情報により更新することを特徴とする請求項1に記載のファームウェア管理システム。前記第1のマザーボードは、電源投入時に前記バックプレーンから自身に対応する前記ファームウェアを読み出すことを特徴とする請求項1または請求項2に記載のファームウェア管理システム。前記第1のマザーボードは、自身のファームウェアを更新する際に、前記バックプレーン及び前記管理装置に当該更新を通知し、前記バックプレーン及び前記管理装置は、当該更新に応じて自身が保持する前記第1のマザーボードのファームウェアの内容を更新することを特徴とする請求項1乃至請求項3のいずれか1項に記載のファームウェア管理システム。前記第1のマザーボードは、前記第2のマザーボードへの切り替え要求を前記バックプレーンに送信し、前記バックプレーンは、自身の保持する前記第2のマザーボードのファームウェアを前記第1のマザーボードのファームウェアにより更新するとともに、前記第2のマザーボードのファームウェアを前記第1のマザーボードのファームウェアにより更新する更新要求を前記管理装置に送信し、前記管理装置は、前記更新要求に応じて前記第2のマザーボードのファームウェアを更新することを特徴とする請求項1乃至請求項4のいずれか1項に記載のファームウェア管理システム。前記第1のマザーボードは、前記第2のマザーボードと異なる機能を有することを特徴とする請求項1乃至請求項5のいずれか1項に記載のファームウェア管理システム。前記ファームウェアは、BIOSであることを特徴とする請求項1乃至請求項6のいずれか1項に記載のファームウェア管理システム。第1及び第2のマザーボードと、前記第1及び前記第2のマザーボードと接続し、前記第1及び前記第2のマザーボードのファームウェアを管理するバックプレーンと、を有する情報処理装置の管理方法であって、前記第1及び第2のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、前記バックプレーンに管理された前記第1及び前記第2のマザーボードのファームウェアと、前記管理装置に格納された前記第1及び前記第2のマザーボードのファームウェアは同期させる、ファームウェア管理方法。第1及び第2のマザーボードと、前記第1及び前記第2のマザーボードと接続し、前記第1及び前記第2のマザーボードのファームウェアを管理するバックプレーンと、を有する情報処理装置であって、前記第1及び第2のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、前記バックプレーンに管理された前記第1及び前記第2のマザーボードのファームウェアと、外部の管理装置に管理された前記第1及び第2のマザーボードのファームウェアと、を同期させる、情報処理装置。しかしながら、特許文献1にかかる情報処理装置には、以下の問題がある。当該情報処理装置は、同一機能を持つ複数のマザーボードを前提とし、当該マザーボードに対するBIOSを共有化している。しかし、CPUやチップセットが異なる毎に必要となるBIOSが異なる。そのため、同一でない複数種類のマザーボードからバックプレーン上のBIOSを共有できないという問題がある。さらに、複数のマザーボードから1つのフラッシュメモリを共有するため、各マザーボードのシステムコンフィグレーションを保持できない。本発明は、上述の問題を解決するために主になされたものであり、複数のマザーボードを格納した集合型のPCシステムにおいて、BIOSを格納する記憶装置の削減が可能となるファームウェア管理システム、ファームウェア管理方法を提供することを主たる目的とする。本発明にかかるファームウェア管理システムの一態様は、第1及び第2のマザーボード、並びに前記第1及び前記第2のマザーボードに接続し、前記前記第1及び前記第2のマザーボードのファームウェアを管理するバックプレーンを有する情報処理装置と、前記第1及び第2のマザーボードのファームウェアを管理する管理装置と、を備え、前記第1及び第2のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、前記バックプレーンに管理された前記第1及び前記第2のマザーボードのファームウェアと、前記管理装置に格納された前記第1及び前記第2のマザーボードのファームウェアは同期する、ものである。本発明にかかるファームウェア管理方法の一態様は、第1及び第2のマザーボードと、前記第1及び前記第2のマザーボードと接続し、前記第1及び前記第2のマザーボードのファームウェアを管理するバックプレーンと、を有する情報処理装置の管理方法であって、前記第1及び第2のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、前記バックプレーンに管理された前記第1及び前記第2のマザーボードのファームウェアと、前記管理装置に格納された前記第1及び前記第2のマザーボードのファームウェアは同期させる、ものである。本発明にかかる情報処理装置の一態様は、第1及び第2のマザーボードと、前記第1及び前記第2のマザーボードと接続し、前記第1及び前記第2のマザーボードのファームウェアを管理するバックプレーンと、を有する情報処理装置であって、前記第1及び第2のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、前記バックプレーンに管理された前記第1及び前記第2のマザーボードのファームウェアと、外部の管理装置に管理された前記第1及び第2のマザーボードのファームウェアと、を同期させる、ものである。本発明によれば、複数のマザーボードを格納した集合型のPCシステムにおいて、BIOSを格納する記憶装置の削減が可能となるファームウェア管理システム、ファームウェア管理方法、情報処理装置を提供することができる。<実施の形態1>以下、図面を参照して本発明の実施の形態について説明する。図1は、本実施の形態にかかるファームウェア管理システムの構成を示すブロック図である。ファームウェア管理システム1は、情報処理装置10及び管理装置20を備える構成である。情報処理装置10は、複数のマザーボード110a~110n、及びバックプレーン120を備える。複数のマザーボード110a~110nは、同一種類のマザーボードでなくてもよい。すなわち、情報処理装置10は、別の種類のマザーボードを複数備えることが可能である。マザーボード110aは、CPUCentralProcessingUnit111a、補助記憶装置112a、主記憶装置113a、及びチップセット114aを備える。マザーボード110aは、後述のバックプレーン120とリクエスト、レスポンスのやり取りを行う。すなわち、マザーボード110aは、自身の電源投入、バックプレーン120の電源投入、BIOSBasicInput/OutputSystemの更新、マザーボードクローンの作成、という処理に応じてバックプレーン120とリクエスト、レスポンスのやり取りを行う。詳細な動作については、図2~図5のタイムチャートを参照して後述する。なお、他のマザーボードたとえばマザーボード110nに関してもバックプレーン120と同様のリクエスト、レスポンスのやり取りを行う。バックプレーン120は、バスインターフェイス制御部121a~121n、BIOSイメージバッファ制御部122、BIOSイメージバッファ123a~123n、BIOSイメージバッファエンコード/デコード部124、及びネットワークインターフェイス制御部125を備える。バックプレーン120は、情報処理装置10に備えられたマザーボードのそれぞれに対応するバスインターフェイス制御部を備える。例えばバスインターフェイス制御部121aは、マザーボード110aに対応する。以下、バスインターフェイス制御部121aを例にとり説明する。バスインターフェイス制御部121aは、マザーボード110aからのリクエストをBIOSイメージバッファ制御部122に転送する。さらに、バスインターフェイス制御部121aは、BIOSイメージバッファ制御部122からのリクエストをマザーボード110aに転送する。すなわち、バスインターフェイス制御部121aは、マザーボード110aとBIOSイメージバッファ制御部122との間の通信を仲介する。BIOSイメージバッファ制御部122は、バスインターフェイス制御部121a~121nを介してマザーボード110a~110nとリクエスト、レスポンスのやり取りを行う。さらに、BIOSイメージバッファ制御部122は、ネットワークインターフェイス制御部125を介して後述の管理装置20とリクエスト、レスポンスのやり取りを行う。BIOSイメージバッファ制御部122は、マザーボード110a~110nまたは管理装置20から送信されるリクエストに応じてBIOSイメージバッファ124a~124nを更新命令、または読み出し命令を発行する。詳細な動作は、図2~図5を参照して後述する。BIOSイメージバッファ123a~123nは、各マザーボードのBIOSイメージを記憶する記憶部である。BIOSイメージバッファは、マザーボードと1対1で対応する。例えば、BIOSイメージバッファ123aは、マザーボード110aと対応し、マザーボード110aのBIOSを記憶する。バックプレーン120は、図示するようにBIOSイメージバッファエンコード/デコード部124を備える構成としてもよい。BIOSイメージバッファエンコード/デコード部124は、BIOSイメージバッファ制御部122によるBIOSイメージバッファの更新の際にデータをエンコードしてバッファに書き込む処理部である。また、BIOSイメージバッファエンコード/デコード部124は、BIOSイメージバッファ制御部122によるBIOSイメージバッファの読み出しの際に読み出したデータをデコードする処理部である。なお、以下の説明では、説明の明確化のため、単にBIOSイメージバッファ制御部122は、エンコード/デコードを行わずにBIOSイメージバッファ123a~123nを読み書きするものとする。ネットワークインターフェイス制御部125は、バックプレーン120内のBIOSイメージバッファ制御部122と、管理装置20とのリクエスト、レスポンスのやり取りを仲介する処理部である。管理装置20は、内部にBIOSイメージ記憶部210を備える。BIOSイメージ記憶部210は、マザーボード110a~110nの各々のBIOSイメージを記憶する。BIOSイメージ記憶部210内に格納されたBIOSイメージの各々は、BIOSイメージバッファ123a~123n内に格納されたBIOSイメージと同期、すなわち完全に同じ値を持つように制御される。当該制御については、図2~図5を参照して後述する。管理装置20は、BIOSイメージバッファ制御部122からのリクエストに応じてBIOS記憶部210内のBIOSイメージの更新やBIOSイメージの転送を行う。次に図2を参照して、バックプレーン120のAC電源が投入オンされた場合のファームウェア管理システム1の動作について説明する。図2は、バックプレーン120のAC電源投入時の動作を示すタイムチャートである。バックプレーン120のAC電源がオンにされると、BIOSイメージバッファ制御部122は、BIOSイメージバッファ123a~123nを初期化、すなわち0xFFに設定するS10。BIOSイメージバッファ制御部122は、BIOSイメージバッファ123a~123nのチェックサムを計算するS11。AC電源の投入直後であることから、BIOSイメージバッファ制御部122は、チェックサムエラーを検出する。これにより、BIOSイメージバッファ制御部122は、BIOSイメージバッファ123a~123nに格納されているBIOSイメージが不正なデータと判定する。不正なデータと判定したBIOSイメージバッファ制御部122は、管理装置20に対してマザーボード110a~110nのBIOSイメージの転送を要求するリクエストを発行するS12。当該リクエストを受信した管理装置20は、BIOSイメージ記憶部210内に記憶されたBIOSイメージ211a~211nをBIOSイメージバッファ123a~123nに転送するS13。管理装置20は、当該転送終了時にBIOSイメージ転送の完了をBIOSイメージバッファ制御部122に通知するS14。BIOSイメージ転送の完了を受信したBIOSイメージバッファ制御部122は、再度BIOSイメージバッファ123a~123nのチェックサムを計算する。チェックサムの計算によりBIOSイメージの正当性を検証する。前述のように、管理装置20にはマザーボード110a~110nに対応するBIOSイメージが格納される。さらにBIOSイメージ記憶部210内に格納されたBIOSイメージの各々は、BIOSイメージバッファ123a~123n内に格納されたBIOSイメージと同期している。そのため、バックプレーン120が電源遮断時に保持していたBIOSイメージを管理装置20が保持し続ける。図2に示すようにバックプレーン120のAC電源が投入時に管理装置20からBIOSイメージを読み出すことにより、各マザーボード110a~110nに対応する正常なBIOSイメージを使用することが可能になる。次に図3を参照して、マザーボード110aのDC電源が投入オンされた場合のファームウェア管理システム1の動作について説明する。図3は、マザーボード110aのDC電源投入時の動作を示すタイムチャートである。マザーボード110aへのDC電源が投入されると、マザーボード110aに搭載されたCPU111aへのリセット信号がアサート、すなわち入力される。リセット信号がアサートされると、CPU111a内の全てのレジスタが初期化されるS20。レジスタの初期化後に、CPU111aは、命令フェッチを開始するS21。命令フェッチの開始に応じて、CPU111aは、BIOSイメージのリードリクエストをバックプレーン120内のBIOSイメージバッファ制御部122に対して発行するS22。BIOSイメージバッファ制御部122は、当該リクエストに対応するBIOSイメージバッファ123aを選択するS23。BIOSイメージバッファ制御部122は、選択したBIOSイメージバッファ123aに対してリードリクエストを発行するS24。BIOSイメージバッファ123aは、リードリクエストに応じてBIOSを転送するS25。BIOSを受信したBIOSイメージバッファ制御部122は、当該BIOSをCPU111aに転送するS26。CPU111aは、命令を順次実行し、BIOSを主記憶装置113aにコピーする。主記憶装置113aにコピーされたBIOSは適宜実行される。前述のように、バックプレーン120内には、マザーボード110a~110nの各々に対応するBIOSを記憶するBIOSイメージバッファ123a~123nが備えられている。そのため、マザーボード110aへのDC電源時に、当該マザーボード110aに対応するBIOSイメージバッファ123aを参照することにより、適切にBIOSを使用可能となる。次に図4を参照して、マザーボード110aのBIOS更新の際のファームウェア管理システム1の動作について説明する。図4は、マザーボード110aのBIOS更新の際の動作を示すタイムチャートである。CPU111aは、ユーザの入力等からBIOSセットアップ項目やOSブート順等のシステム情報保持リクエストを受信するS30。CPU111aは、BIOSイメージへの書き込みリクエストをバックプレーン120内のBIOSイメージバッファ制御部122に対して発行するS32。BIOSイメージバッファ制御部122は、リクエストを発行したCPU111aに対応するマザーボード110aのBIOSイメージバッファを選択するS33。すなわち、BIOSイメージバッファ制御部122は、対応するBIOSイメージバッファ123aを選択する。BIOSイメージバッファ制御部122は、BIOSイメージバッファ123aに対してシステム情報保持リクエストに応じた書き込みリクエストを発行するS34。これと併せて、BIOSイメージバッファ制御部122は、管理装置20に対してシステム情報保持リクエストに応じた書き込みリクエストを発行するS35。BIOSイメージバッファ123aは、書き込みリクエストに応じてバッファ内のBIOSの情報を書き換える。書き換え終了後に、BIOSイメージバッファ123aは、書き込みの完了をBIOSイメージバッファ制御部122に通知するS36。管理装置20は、書き込みリクエストに応じてBIOSイメージ記憶部210内のマザーボード110aのBIOSの情報を書き換える。書き換え終了後に、管理装置20は、書き込みの完了をBIOSイメージバッファ制御部122に通知するS37。BIOSイメージバッファ制御部122は、BIOSイメージバッファ123a及び管理装置20からの書き込み完了に関する通知S37,S38の後に、CPU111aに書き込み完了を通知するS38。CPU111aは、当該通知を受けた後に次の命令を実行する。上述のように、マザーボード110aに関するBIOSの設定等の更新時には、バックプレーン120に保持されるマザーボード110aのBIOSの情報に加え、管理装置20内に保持されるマザーボード110aのBIOSの情報が更新される。すなわち、両者の状態が完全に同期する状態となる。これにより、上述のようにバックプレーン120の電源が遮断された状態から入力された場合であっても、適切なBIOSを提供することができる。次に図5を参照して、マザーボード110aのクローン設定等のコピーを生成し、当該クローンをマザーボード110bに反映する際のファームウェア管理システム1の動作について説明する。図5は、マザーボード110aのクローンを生成し、当該クローンをマザーボード110bに反映する際の動作を示すタイムチャートである。前提として、マザーボード110aは稼働中でありS40、マザーボード110bは電源遮断されている状態とするS41。マザーボード110a上のCPU111aは、BIOSイメージバッファ制御部122に対して切り替え要求を発行するS42。この切り替え要求には、切り替え先のマザーボード番号本例ではマザーボード110bが含まれる。BIOSイメージバッファ制御部122は、BIOSイメージバッファ123a内に格納されたBIOSをBIOSイメージバッファ123bにコピーするリクエストを発行するS43。これとともに、BIOSイメージバッファ制御部122は、管理装置20に対して、BIOSイメージ記憶部210内のマザーボード110bのBIOSデータをマザーボード110aのBIOSデータにより上書きすることを要求するS44。BIOSイメージバッファ123a、bは、コピーが完了した場合、その完了をBIOSイメージバッファ制御部122に通知するS45。同様に管理装置20は、コピーが完了した際に完了通知をBIOSイメージバッファ制御部122に対して行うS46。BIOSイメージバッファ制御部122は、完了通知S45、S46を受信した後に、CPU111aに対して切り替え完了を通知するS47。切り替え完了通知を受信したCPU111aを備えるマザーボード110aは、DC電源を遮断するS50。また、切り替え対象のマザーボード110bには、DC電源が投入されるS51。マザーボード110bへDC電源が投入されると、マザーボード110bに搭載されたCPU111bへのリセット信号がアサート、すなわち入力される。リセット信号がアサートされると、CPU111b内の全てのレジスタが初期化される。レジスタの初期化後にCPU111bは、命令フェッチを開始するS52。命令フェッチの開始に応じて、CPU111bは、BIOSイメージのリードリクエストをバックプレーン120内のBIOSイメージバッファ制御部122に対して発行するS53。BIOSイメージバッファ制御部122は、当該リクエストに対応するBIOSイメージバッファ123bを選択するS54。BIOSイメージバッファ制御部122は、選択したBIOSイメージバッファ123bに対してリードリクエストを発行するS55。BIOSイメージバッファ123bは、リードリクエストに応じてBIOSを転送するS56。BIOSを受信したBIOSイメージバッファ制御部122は、当該BIOSをCPU111bに転送するS57。CPU111bは、命令を順次実行し、BIOSを主記憶装置113aにコピーする。主記憶装置113aにコピーされたBIOSは適宜実行される。このように、BIOSイメージバッファにおいてBIOSが上書きされることにより、正常にクローンが生成される。さらに、管理装置20内でもクローン生成に応じたBIOS情報の更新が行われるため、マザーボードの電源遮断時等にも対応が可能となる。続いて、本実施の形態にかかるファームウェア管理システムの効果について改めて説明する。上述のように、各マザーボードに対応するBIOSイメージをバックプレーン120及び管理装置20に記憶する。さらに、バックプレーン120と管理装置20は、同期する。換言すると、バックプレーン120と管理装置20は、各マザーボードに対応して同一のBIOSイメージを保持する。これにより、同一でない複数種類のマザーボードのBIOSをシステムコンフィグレーションの内容を含めて適切に管理できる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、本実施の形態にかかる上述のファームウェア管理システムをブレードシステムに適応することも可能である。ブレードシステムとは、ブレード収納ユニットと呼ばれる筺体内にCPUブレードと呼ばれるブレード型のサーバを複数台収納する。さらに、ブレードシステムは、サーバシステムを構築する際に必要となるネットワークスイッチ、ファイバーチャネルスイッチ等のスイッチ等を収納可能なシステムである。ブレードシステムの利点として、複数サーバをブレード収納ユニット内に管理できるため、運用管理が容易になる点が挙げられる。加えて、サーバ間あるいはサーバとスイッチ間をブレード収納ユニット内に装備されたバックプレーンと呼ばれる基盤により接続できるため、ケーブル配線を大幅に削減できる。さらに、CPUブレードやスイッチモジュールは、ブレードシステム全体を停止させることなく独立して挿抜可能であり、ブレードシステムの増設が容易に行える。故障の際にもモジュールの交換を容易に行うことができる。以上、説明したように、ブレードシステムは、サーバ統合を容易に実現可能である。CPUブレードは、CPU、HDDハードディスクドライブ、メモリ、I/Oバス、ストレージ等が1枚の基板上に搭載し、サーバ装置として動作可能である。CPUブレードを用いたブレードシステムにおいても上述のファーム管理システムの動作概念を適用することが可能である。さらに、IOブレードに対しても本実施の形態にかかるファーム管理システムの動作概念を適用することが可能である。IOブレードとは、SCSISmallComputerSystemInterface、SASSerialAttachedSCSI、FCFiberChannelといったストレージ系のInput/Outputブレードをいう。I/Oブレードとして、ブレードシステムとストレージとを接続するFCI/Oブレードや、別のコア、ディストリビューション、エッジクラスへの中継を含む高速インタスイッチリンクISLとの接続に用いるFCI/Oブレードが挙げられる。このようなIOブレードは、PCIPeripheralComponentsInterconnectエクスプレスデバイスとディスクを備える。上記のファーム管理システムの動作概念をI/Oブレードに応用したシステムの構成例を図6に示す。本システムは、拡張BIOSイメージを管理する構成である。以下に図1のシステムとの対応関係を示す。IOブレード30は、マザーボード110a~110nに対応する。ミッドプレーン40は、バックプレーン120に対応する。バスインターフェイス制御部41は、バスインターフェイス制御部121a~121nに対応する。拡張BIOSイメージバッファ制御部42は、BIOSイメージバッファ制御部122に対応する。拡張BIOSイメージバッファ43a~43nは、BIOSイメージバッファ123a~123nに対応する。BIOSイメージバッファエンコード/デコード部44は、BIOSイメージバッファエンコード/デコード部124に対応する。ネットワークインターフェイス制御部45は、ネットワークインターフェイス制御部125に対応する。管理装置50は、管理装置20に対応する。拡張BIOS記憶部510は、BIOS記憶部210に対応する。拡張BIOSイメージ511a~511nは、BIOSイメージ111a~111nに対応する。さらに、CPUブレードに実装されているBMCBaseboardManagementControllerのファームウェアについても図1に示したシステムの構成を応用できる。当該システムの構成例を図7に示す。図示するようにCPUブレード内にBMCが実装されており、各BMCFWBMCファームウェアイメージを管理する構成である。以下に図1のシステムとの対応関係を示す。CPUブレード60は、マザーボード110a~110nに対応する。ミッドプレーン70は、バックプレーン120に対応する。バスインターフェイス制御部71は、バスインターフェイス制御部121a~121nに対応する。BMCFWイメージバッファ制御部72は、BIOSイメージバッファ制御部122に対応する。BMCFWイメージバッファ73a~73nは、BIOSイメージバッファ123a~123nに対応する。BMCFWイメージバッファエンコード/デコード部44は、BIOSイメージバッファエンコード/デコード部124に対応する。ネットワークインターフェイス制御部75は、ネットワークインターフェイス制御部125に対応する。管理装置80は、管理装置20に対応する。BMCFWイメージ記憶部810は、BIOS記憶部210に対応する。BMCFWイメージ811a~811nは、BIOSイメージ111a~111nに対応する。"