"チョクラルスキー法により製造されたシリコン単結晶体から切り出されたシリコン基板の初期酸素濃度Oi原子個/cm3が5.0×1017~9.0×1017原子個/cm3である当該シリコン基板の少なくともデバイス形成予定領域部分の厚さTsiμmを50~200μmに加工する段階aと、前記50~200μmに加工したシリコン基板をアニール温度T°C、アニール時間t秒、シリコン基板の初期酸素濃度Oi原子個/cm3としたとき、以下の式1t=fOi2Tsi/2002/{[0.52exp[-2.94×104/273T]}...1ただし式中、fOi=1.43×10-69Oi4-3.35×10-51Oi32.51×10-33Oi2-3.99×10-16Oi-83.43であるで与えられる温度T°C以上の温度で、時間t秒以上の時間アニールする段階bと、を有することを特徴とするシリコン基板の製造方法。前記段階aは、前記加工前のシリコン基板の外周部を厚さ300μm~1000μmの加工前シリコン基板の厚さとしたリング状凸部を形成して、その内側に前記デバイス形成予定領域となる部分を厚さ50~200μmに加工することを特徴とする請求項1記載のシリコン基板の製造方法。請求項1または2に記載の製造方法によって製造されたシリコン基板であって、酸素濃度4.5原子個/cm3以下であることを特徴とするシリコン基板。FZ-CZ張り合わせウェーハおよびCZ-CZ張り合わせウェーハは、それぞれに長所短所がある。FZ-CZ張り合わせウェーハは、FZウェーハそのものの酸素濃度が低いためBMDができにくく、無欠陥層を形成しやすいという長所がある。しかし、近年、半導体デバイス製造用のウェーハは、直径200や300mm規格のウェーハが多く出回るようになり、さらに450mm以上の大口径ウェーハも登場している大口径ウェーハについてたとえば特許文献3。しかしながら、FZ法では、このような大口径結晶の安定的な製造は難しいため、大口径FZウェーハを十分に提供することが困難であるという問題がある。一方、CZ-CZ張り合わせウェーハは、CZウェーハそのものがすでに大口径ウェーハに対応しており、しかも半導体デバイス製造用のウェーハとしては主流である。したがって、FZウェーハに比べてコスト的に優位であり、量産化に向いている。しかし、CZウェーハは、その製造過程において酸素が単結晶体中に含まれてしまい、この酸素が元になってBMDが発生するたとえば特許文献4。このため無欠陥層の形成が難しいという問題がある。また、CZウェーハ中の酸素は、450°C付近での熱処理により、酸素ドナーを生じ、CZウェーハの抵抗率を大きく変えてしまうことが知られている。このような酸素ドナーは650°C程度の熱処理で消滅させることができるとされている非特許文献1。しかしながら、本発明者らの研究によって、デバイス製造工程において、再び長時間の450°C程度での低温アニールが施されると、CZウェーハ中の酸素の一部が再び酸素ドナーとなる場合があり、これが精密な抵抗率設計が必要となるパワーデバイスでは、致命的な欠点となるという問題があることがわかってきた。すなわちパワーデバイス用の活性層としてのCZウェーハには、BMDの発生をさらに抑制すると共に、酸素ドナーの発生も抑制することが必要である。そこで、本発明の目的は、チョクラルスキー法により製造されたシリコン単結晶体から切り出したシリコン基板を用いて、酸素濃度を低減させたシリコン基板を製造するためのシリコン基板の製造方法を提供することである。また、他の目的は、チョクラルスキー法により製造されたシリコン単結晶体から切り出したシリコン基板を用いて、酸素濃度を低減させたシリコン基板を提供することである。上記目的を達成するための本発明によるシリコン基板の製造方法は、チョクラルスキー法により製造されたシリコン単結晶体から切り出されたシリコン基板の初期酸素濃度Oi原子個/cm3が5.0×1017~9.0×1017原子個/cm3である当該シリコン基板の少なくともデバイス形成予定領域部分の厚さTsiμmを50~200μmに加工する段階aと、前記50~200μmに加工したシリコン基板をアニール温度T°C、アニール時間t秒、シリコン基板の初期酸素濃度Oi原子個/cm3としたとき、以下の式1t=fOi2Tsi/2002/{[0.52exp[-2.94×104/273T]}...1ただし式中、fOi=1.43×10-69Oi4-3.35×10-51Oi32.51×10-33Oi2-3.99×10-16Oi-83.43であるで与えられる温度T°C以上の温度で、時間t秒以上の時間アニールする段階bと、を有することを特徴とする。本発明によれば、チョクラルスキー法により製造されたシリコン単結晶から切り出したシリコン基板を50~200μmの厚さに加工した後、あらかじめ求められた式1を満足するアニール温度とアニール時間によってアニールすることにより、基板内部の酸素を減少させて、シリコン基板単独として酸素濃度を低下させることができる。その結果、酸素濃度を低くしたことでBMDを少なくすることができるようになり、無欠陥層を有するシリコン基板を提供することができる。以下、図面を参照して本発明の実施形態を説明する。なお、各図は実施形態を説明するためのものであり、その大きさや縮尺などが誇張または省略して描かれているため、実際の部材や装置の大きさや縮尺とは異なる。本実施形態によるシリコンウェーハシリコン基板の製造方法は、まず、通常のCZ法によって製造されたシリコン単結晶体から切り出されたシリコンウェーハを用意する。ここで用意するシリコンウェーハは、高抵抗ウェーハの場合、抵抗率約30~200Ωcm程度通常のIC用のシリコンウェーハでは約1~15Ωcm程度が一般的である、酸素濃度は7×1017~8×1017原子個/cm3である。ウェーハ厚さはウェーハ口径により異なるが、たとえば直径150mmウェーハでは約625μm、200mmでは約725μm、300mmでは約775μm、450mmでは約925μmが一般的な厚さである。なお、ウェーハ厚さは、半導体デバイス製造用ウェーハとして直径に対応して標準化標準化検討段階を含むされている。したがって、本実施形態においても、最初に用意するウェーハは、標準化されたとおりに製造された厚さのウェーハを用いればよい。また、ここで用意するウェーハは、インゴットから切り出した後、荒仕上げ研磨ミラーポリッシュ前の研磨のみでミラーポリッシュ鏡面研磨を行っていないウェーハを用いてもよい。これは、後述するように、酸素濃度を低減させた後、デバイス形成面を決めて、その面をミラーポリッシュしてデバイス形成用ウェーハとして提供すればよいためである。もちろん、ミラーポリッシュされたウェーハを用意してもよい。同様に、裏面ゲッタリング層ウェーハの裏面に機械的ダメージを与えてIGIntrinsicGettering層としたものもあってもなくてもよい。次に、このウェーハをデバイスの設計から必要とされる50~200μm程度の厚さにまで薄くする。これには、機械的研磨やサンドブラスト法、CMPChemicalMechanicalPolishingなど既存の研磨方法を用いればよいので詳細な説明は省略する。ウェーハの厚さを50~200μm程度とした場合、ウェーハの厚さが薄いため、そのままでは割れやすく、また反ってしまいやすくなる。また、ハンドリング性もよくない。一般的にウェーハを薄くするのはデバイス形成後に行うため、薄くしたウェーハの支持と共にデバイス形成面を保護する意味もあって、デバイス形成面に樹脂製保護シートやガラスを密着または接着させた後に、裏面デバイスが形成された面の反対側の面を研磨して行っている。しかし、本実施形態では、後述するように、薄くしたウェーハ薄化ウェーハというを高温でアニールするため樹脂製シートを用いることはできない。また、ガラスを用いる場合でも樹脂製の接着剤を用いることができない。また、ガラスを直接接着した場合は、後述するアニール工程における酸素除去能力が低下するため利用できない。そこで、本実施形態では、ウェーハを薄くする際に、ウェーハの周囲を、内部よりも厚く残してリング状凸形状となるようにした。このようなリング状凸形状となるようにウェーハを加工する技術は、たとえば、特開2007-019461号公報、2010-194680号公報などの技術がある。これら公報の技術は、デバイス形成後の技術であるが、ウェーハの主要部を薄くし、かつ、リング状凸形状となったウェーハを得るためには本実施形態として採用可能である。図1は、ウェーハの周囲をリング状凸形状にした薄化ウェーハの模式図であり、図1aは平面図、図1bは、図1aにおけるB-B線に沿う断面図である。図示するように、周囲をリング状凸形状に薄くしたウェーハ1は、ウェーハの周囲にリング状凸部2が存在する。一方、リング状凸部2の内側図1aのC部分は、デバイス形成予定領域となる部分であり、厚さ図1bのtを50~200μmまで薄くしたものである。リング状凸部2の幅図1bのA部分は、ウェーハの直径が小さければ、小さくてよく、直径が大きければそれに合わせて大きく取るようにする。たとえば、ウェーハの直径が300~450mmの場合、幅Aは2~5mmが好ましい。この幅Aが2mm未満であると、ウェーハを研磨した後、その形状を保持することが難しくなり、リング状凸部2を形成した意味がない。一方、5mm程度あれば、300~450mmウェーハであっても十分に形状を保持することができる。この幅Aはあまり大きな幅を取ってしまうと、デバイス形成予定領域が少なくなり好ましくないので、この程度の幅を上限とすることが好ましい。リング状凸部2の厚さ図1bのhは、300~1000μmである。ただしこの厚さhはウェーハが提供されたときの元々の厚さ以上になることはない。リング状凸部2の厚さhは、ウェーハが提供されたときの厚さのままであってもよいし、必要に応じて薄くしてもよい。リング状凸部2の厚さhを300μm未満としてしまうと、その内側を研削して薄くした際に全体の形状保持能力がなくなるおそれがあるため好ましくない。このリング状凸部2を有するウェーハ1の具体的な製造は、既存の方法たとえば上記特開2007-019461号公報を用いる。まず研削するウェーハとして、上記のようにデバイス形成工程前のウェーハを用意する。そして、研削装置のチャックテーブルにウェーハを載せて、吸着保持する。その後、チャックテーブルごとウェーハを回転させつつ、研削砥石をウェーハの研削面に押し当て、砥石を回転移動させて研削を行う。砥石部は、その回転軌道の最外周の直径がウェーハを薄く加工する部分の半径より大きく、ウェーハを薄く加工する部分の直径より小さくなるように、かつ、回転軌道の最内周の直径がウェーハを薄く加工する部分の半径より小さくなるように形成されている。これにより、ウェーハ周囲にリング状凸部2が残り、その内側が研削されて薄くなる。ウェーハの回転速度、研削砥石の回転速度や押圧力などの諸条件は、ウェーハが研削中に割れたり欠けたりしないように調整すればよい。また、研削加工自体を2段階以上に分けて行うようにしてもよい。上記各公報の技術は、デバイス形成後のウェーハを加工するものであるため、デバイスが形成されていない裏面側を研削するものである。この点、本実施形態ではデバイス形成前であるので、どちらの面から研削してもよい。このため、後述するように、酸素濃度を低減させた薄化ウェーハ単独で提供する場合や、そのほか張り合わせウェーハ、酸化膜付ウェーハ、SOISiliconOnInsulatorウェーハなどとして提供する場合に応じて研削する側を決定すればよい。この研削する側についてはリング状凸部2を形成しない場合も同様である。このようにリング状凸部2を有するウェーハ1によって、保護シートや保護ガラスを採用しなくても、薄化ウェーハ単独での形状維持が可能となり、高温アニールを容易に実施することができる。したがって、アニールの際には、通常のアニール炉などを用いて、ボートに複数の薄化ウェーハを立てた状態で載置してアニールすることが可能となる。また、薄化ウェーハのアニールは、アニール炉内における支持方法を工夫することで、薄化ウェーハにリング状凸部を形成しなくても実施可能である。たとえば、SiC製、石英製などでできていて、その表面にストライプ状の山形または複数の点在する山形突起を有する皿または簀状の支持具などの上に、リング状凸部を有しない薄化ウェーハを平面的に載せてアニールしてもよい。この場合は、ウェーハ全体を薄く研削すればよいので、リング状凸部を有するウェーハを製作するよりも薄化加工が容易になる。次に、薄化ウェーハを高温アニールする。アニール温度と処理時間は、薄化ウェーハの厚さおよび初期の平均酸素濃度によって異なる。後述する実験結果から、アニール後の平均酸素濃度が4.5×1017原子個/cm3以下であればBMD個数および抵抗率変動に対して良好な結果が得られた。図2は、シリコンウェーハの厚さが200μmにおいて、アニール後の平均酸素濃度が上述した4.5×1017原子個/cm3となるシリコンウェーハの初期酸素濃度Oiと酸素原子の拡散長の関係を示すグラフである。図中丸印の実測値は厚さが200μmのシリコンウェーハにおいて初期酸素濃度が8.0×1017原子個/cm3の時であり、その他もの図中菱形はシミュレーションより得られた結果である。なお、実測値を出したウェーハサンプルは、後述する実施例のサンプルと同様にして作成したものである。また、シミュレーションは下記のようにして行った。シリコン基板内の酸素濃度C原子個/cm3としたときの一次元の拡散方程式は以下で与えられる。∂Cx,t/∂t=DT∂2Cx,t/∂2xここでDT°Cはアニール温度Tに依存した酸素原子の拡散定数で以下の式で求められる。DT=0.13exp[-2.94×104/273T]...単位cm2/s上述した方程式は陽解法によってシミュレーションが可能で以下の計算式を用いる。Cxj,tn1=Cxj,tnDTΔt/Δx2[Cxj1,tn-2Cxj,tnCxj-1,tn]初期酸素濃度Oiを有するシリコン基板表面をx=0cmとし基板中心方向を正方向とする場合、この時の初期条件として、時間t=0sでCx,0=Oi、およびx=0でC0,t=0原子個/cm3とする。なお、ΔtおよびΔxは任意に設定でき、本シミュレーションではΔt=1200秒、Δxcmは図4のシミュレーション結果に示すようにシリコン基板中心までの距離を10等分した値を使用した。平均酸素濃度は、上述したシミュレーションから得られた結果をシリコン基板表面から厚み中心までの酸素濃度の総和を2倍にしてその厚さで除した値平均値で求められる。図2の導出方法を以下に述べる。初期酸素濃度8×1017原子個/cm3を有し200μmの厚さに薄化したシリコンウェーハを温度1100°C、時間60時間にてアニールを行い、その後、後述する実施例と同様な手法で平均酸素濃度で測定し4.5×1017原子個/cm3を得た。当該酸素濃度は後述する実験結果からBMD個数および抵抗率変動に対して良好な結果が得られており、シリコンウェーハの初期酸素濃度に関わらずアニール後に当該酸素濃度以下であれば同様に良好な結果が得られることがわかる。シリコンウェーハの初期酸素濃度が5×1017原子個/cm3、6×1017原子個/cm3、7×1017原子個/cm3および9×1017原子個/cm3と異なる場合について上述したシミュレーションを行い、それぞれの初期酸素濃度を有する200μmの厚さのシリコンウェーハを60時間アニールを行ったときのアニール後の平均酸素濃度が4.5×1017原子個/cm3となるアニール温度Tを求め、それぞれの初期酸素濃度におけるアニール後の酸素原子の拡散長Lcmを以下の式より算出し、L=2√DTt実測値とシミュレーション結果から得られたアニール後の酸素原子の拡散長をそれぞれの初期酸素濃度について作図すると図2が得られる。図2中破線はシミュレーション結果による近似曲線であり、以下の式で表される。fOi=1.43×10-69Oi4-3.35×10-51Oi32.51×10-33Oi2-3.99×10-16Oi-83.43この式に、200μ以下に薄化したシリコンウェーハの厚さをTsiμmとしたときの効果を加えると、初期酸素濃度Oi原子個/cm3、アニール温度T°Cならびにアニール時間t秒との関係式である式1が以下のように得られる。t=fOi2Tsi/2002/[4DT]...2ただし1式中、DTはアニール温度に依存した酸素原子の拡散定数単位;cm2/sで、以下の式3で与えられる。DT=0.13exp[-2.94×104/273T]...3これら式2および式3から下記式1が得られる。t=fOi2Tsi/2002/{[0.52exp[-2.94×104/273T]}...1以上のことからシリコンウェーハの初期酸素濃度Oi原子個/cm3、薄化したシリコンウェーハの厚さTsiμmならびにアニール温度T°Cを任意に選択すれば、式1より得られるt秒以上アニールすればアニール後の平均酸素濃度が4.5×1017原子個/cm3以下となるシリコンウェーハを得られることができる。また、アニール時間を先に決めておいて式1を逆算することによりシリコンウェーハの条件にあったアニール温度を求めることもできる。たとえば、60時間を越えてアニール時間を長くした場合、シリコンウェーハ内部の酸素濃度の低下およびアニール温度の低減に効果はあるが、操業時間やコストとの兼ね合いからも、あまり長い時間をかけることは好ましくない。したがって、任意のウェーハの厚さおよび初期酸素濃度に対して最長60時間アニールしたときの最低アニール温度とすることができる。一方、上限温度については薄化ウェーハが温度によって損傷しない温度であればよいが、1250°Cを超えて高温になると炉内からの金属汚染の影響を受け易く歩留まりが低下する。上限温度における処理時間は、式1よりシリコンウェーハの条件にあった時間を決めることができる。アニール中のアニール炉内雰囲気は、アルゴンガスArや窒素N2など非酸化性雰囲気とすることが必要である。これは、アニール中の薄化ウェーハのシリコンが酸化されて酸化膜になってしまうのを防止するためである。以上の処理、すなわち、ウェーハの薄化とその後のアニール処理によって、CZ法により作成された単結晶体から切り出されたウェーハを用いて、酸素濃度が低いウェーハを、ウェーハ単独として提供することができる。後述する実施例によれば、デバイス形成予定領域内の厚さが50~200μmの場合に、ウェーハ内の平均酸素濃度を4.5原子個/cm3以下とすることができる。そして、このように酸素濃度を低減させたことで、ウェーハ内のシリコン酸化物に起因する欠陥であるBMDを低減させることに成功した。後述する実施例のように、BMDは、平均8.5×106個/cm3未満とすることができる。このようにして出来上がった酸素濃度低減後の薄化ウェーハ酸素濃度低減ウェーハというは、そのままの形態でデバイス形成用ウェーハとして提供することも可能である。酸素濃度低減ウェーハ単独でユーザーに提供する場合は、元々のウェーハがミラーポリッシュしていない場合は、後からミラーポリッシュする。元々のウェーハがミラーポリッシュで鏡面仕上げされている場合は裏面側を研削する。酸素濃度低減ウェーハは、デバイス形成予定領域が非常に薄いため、デバイス形成工程中に割れたり欠けたりするおそれもある。そこで、形成するデバイスの用途に応じてさらに加工して提供することができる。たとえば、酸素濃度低減ウェーハに通常のシリコンウェーハを張り合わせた張り合わせウェーハである。図3は、張り合わせウェーハの一例を示す断面図である。張り合わせウェーハは、図3aに示すように、酸素濃度低減ウェーハ10を製造する際にリング状凸部2を設けて薄化した場合、図3bに示すように、リング状凸部2がない側の面12に、シリコンウェーハ13を直接張り合わせる。ここで張り合わせるシリコンウェーハ13は、通常の半導体装置製造用ウェーハでよく、たとえば厚さ300~1000μmであり、ウェーハの直径と共に規格された厚さのままでもよいし、必要に応じて薄くしたウェーハであってもよい。酸素濃度は通常の半導体装置製造用途ウェーハのままである。すなわち、7~8×1017原子個/cm3程度存在する。抵抗率は高抵抗ウェーハの場合、張り合わせ側のウェーハは0.9~100mΩcmとする。張り合わせは、一般的に知られているシリコンウェーハ同士の直接接合により実現できる。一例を挙げれば、下記のように行うことができる。まず、ウェーハ表面付着物を除去するためにRCA洗浄を行う。ただしこの時の希フッ酸洗浄はシリコンウェーハ表面を親水性化するためにオゾン溶融水を添加する。乾燥後、両シリコンウェーハを無加圧で張り合わせて、直ちに窒素雰囲気中で900~1100°Cにて約1時間の熱処理を行う。張り合わせた後、図3cに示すように、リング状凸部2がある側の面11を研磨およびミラーポリッシュ仕上げを行って、リング状凸部2を取り去ると共に、面11を鏡面仕上げする。なお、リング状凸部2の除去には、リング状凸部2がある側の面11全体を研磨して除去してもよいが、通常のウェーハ製造工程におけるベベル加工技術を用いて、張り合わせ後のウェーハの周囲からリング状凸部2を除去してもよいこの場合、ベベル加工工程後、ミラーポリッシュ仕上げを行うことになる。これにより、酸素濃度4.5原子個/cm3以下、厚さ50~200μmの無欠陥DZシリコン層21を有する張り合わせウェーハ20となる。このような張り合わせウェーハ20とする場合、酸素濃度低減ウェーハ10を製造する際の元になるウェーハとして、張り合わせる側となる面に、機械的ダメージを与えたゲッタリング層を形成したウェーハを用いることで張り合わせの界面においてゲッタリング層IGを有する張り合わせ基板とすることができる。この場合、ゲッタリング層を形成していない表面側から研削を行って薄化ウェーハとする。そして、張り合わせの際にゲッタリング層側に支持ウェーハを張り合わせる。なお、酸素濃度低減ウェーハ10を製造する際にリング状凸部2を形成しなかった場合も、同様にして張り合わせウェーハを形成することができる。リング状凸部を形成しなかった場合は、元になるシリコンウェーハとして、鏡面仕上げしたウェーハを用いた場合、薄化のための研削加工は裏面側鏡面仕上げしていない側から行って、研削加工した面をミラーポリッシュして、両面を鏡面仕上げとする。張り合わせは、どちらか一方の面に支持ウェーハを張り合わせるとよい。このようにすれば、張り合わせ後のミラーポリッシュ加工は不要となる。厚さの異なるシリコンのサンプルウェーハを作成して、デバイス工程に相当する熱処理として450°Cでのアニール処理を行い、各ウェーハの酸素濃度を確認すると共に、BMD個数と、450°C熱処理による抵抗率の変化を測定した。サンプル作成サンプルウェーハに加工する元のシリコンウェーハは、直径8インチ200mm、厚さ725μm、導電型p型、抵抗率約10Ωcm、平均酸素濃度後述の酸素濃度測定参照8.0×1017原子個/cm3、主面鏡面仕上げ、である。このシリコンウェーハを、裏面側主面の反対側の面から研削した。研削方法は、粗削りと仕上げ削りの2段階で行った。粗削りでは所望の厚さまで研削するための総削り量の80を研削し、残りを仕上げ削りとした。粗削りには400、仕上げ削りには8000を使用し、どちらも集中度80以上とし、レジボンドタイプのダイヤモンドホイールにて研削を行った。なお、リング状凸部は形成せず、ウェーハ全体を、誤差±2μm程度で均一な厚さとなるように研削した。各サンプルウェーハの厚さは、実施例1が100μm、実施例2が150μm、実施例3が200μm、比較例1が300μmである。実施例1~3および比較例1の各サンプルウェーハについてアニールを行った。アニールは、アニール炉内をアルゴンパージしてアニール中は常にアルゴン雰囲気とする、アニール炉内温度700°Cで各サンプルウェーハを投入、700°Cから5°C/分の割合でランプアップ昇温させて、1100°Cになった時点でこの温度を60時間維持した。その後、700°Cになるまで3°C/分の割合で温度を下げて、炉内温度700°Cになった後、サンプルウェーハをアニール炉から取り出し、室温で放置した。アニールの際、各サンプルウェーハは、表面ウェーハを載置する面が山形簀形状となっているSiC製の皿に載せてアニールした。酸素濃度測定実施例1~3および比較例1のサンプルウェーハについて酸素濃度を測定した。酸素濃度の測定は、フーリエ変換赤外分光法FTIR:FourierTransformInfraredSpectroscopyにて行った。各サンプルの中心、半径/2、外周位置の3点を測定してその平均を代表値とした。この方法は、各サンプルウェーハの内部の平均的酸素濃度のみの測定となり、図4で示す表面から厚み中心までの酸素濃度の総和を2倍にしてその厚さで除した値平均値に相当する。FTIRの測定結果は、実施例3が4.5×1017原子個/cm3であり、比較例1が4.9×1017原子個/cm3であった図4中の実測値。実施例1および2は、シリコン基板の薄化の影響を受けて測定が不安定となり酸素濃度を得られなかった。このためシミュレーションによる値を示した図4中の予測値。図4は、実施例1~3および比較例1のサンプルウェーハの深さ方向における酸素濃度のシミュレーション結果を示すグラフである。ウェーハの深さ厚さ方向における酸素濃度のシミュレーションについて説明する。このような酸素濃度のシミュレーションは、通常行われている方法であるためここでは本実施例において行った方法を簡単に説明する。シリコン基板内の酸素濃度C原子個/cm3としたときの一次元の拡散方程式は以下で与えられる。∂Cx,t/∂t=DT∂2Cx,t/∂2xここでDTはアニール温度Tに依存した酸素原子の拡散定数で以下の式で求められる。DT=0.13exp[-2.94×104/273T]上述した方程式は陽解法によってシミュレーションが可能で以下の計算式を用いる。Cxj,tn1=Cxj,tnDTΔt/Δx2[Cxj1,tn-2Cxj,tnCxj-1,tn]初期酸素濃度Oiを有するシリコン基板表面をx=0とし基板中心方向を正方向とする場合、この時の初期条件として、時間t=0でCx,0=Oi、およびx=0でC0,t=0とする。なお、ΔtおよびΔxは任意に設定でき、本シミュレーションではΔt=1200秒、Δxは図4のシミュレーション結果に示すようにシリコン基板中心までの距離を10等分した値を使用した。FTIRの結果とシミュレーションから得られた平均酸素濃度に概ね一致しており、シミュレーション結果が実施例1~3および比較例1のサンプルウェーハの実際の深さ方向の酸素濃度分布を表していることがわかる。そして図4に示すように、アニールを行った厚さ100~300μmの実施例1~3および比較例1は、いずれも深さが浅い位置の方が酸素濃度が低くなっている。したがって、ウェーハの厚さを薄くしてからアニールすることにより、ウェーハ内の酸素を低減させることができることがわかる。BMD測定実施例3厚さ200μm、アニール有を用いて、ウェーハ面のほぼ中心を通る断面が出るにように劈開して、劈開面におけるBMDの個数を計測した。計測位置は、ウェーハのほぼ中心位置、半径の半分半径/2の位置、外周位置エッジから10mmの位置である。BMD個数の計測は、三井金属製のBMDアナライザーMO-4にて劈開面を画像化して、得られた視野領域内に映し出された酸素析出物の総数を単位体積当りに換算して、自動的にBMD個数が算出される。図5は、実施例3のサンプルウェーハにおける劈開面のBMDアナライザーMO-4の画像写真から写し描いたBMDの発生状況を示す模式図である。BMD個数は、中心位置で1.7×107個/cm3、半径の半分の位置で4.2×106個/cm3、外周位置で4.2×106個/cm3であり、平均8.5×106個/cm3であった。しかも、図5のように、ウェーハ表面から約50μm以内では、BMDを確認できなかった。なお、参考のため、これら各位置で酸素濃度の測定も行った。測定方法は、上述した酸素濃度の測定と同じである。実施例3のサンプルウェーハにおいて上述のアニール処理前の平均酸素濃度は中心位置で8.0×1017原子個/cm3、半径の半分の位置で8.2×1017原子個/cm3、外周位置で7.8×1017原子個/cm3であり、3箇所の平均8.0×1017原子個/cm3であった。一方、アニール処理後の実施例3のサンプルウェーハの平均酸素濃度は、中心位置で4.8×1017原子個/cm3、半径の半分の位置で4.5×1017原子個/cm3、外周位置で4.1×1017原子個/cm3であり、3箇所の平均4.5×1017原子個/cm3であった。この結果から、実施例3では、酸素濃度がウェーハ全面にわたり均等に減少していることがわかる。このように、200μmにしたウェーハをアニールしたことで、BMDの個数を減らして、無欠陥層DZを形成することができることがわかった。また、BMDは、シリコンウェーハ中の酸素析出核に起因して発生するものであるため、上記酸素濃度の測定結果を合わせれば、300μm未満の厚さに加工した後、アニールすることで酸素濃度を低減させたウェーハにおいても、BMDの発生は、このような処理をしないウェーハよりも少なくなることが推定される。したがって、300μm未満の厚さに加工した後、アニールした酸素濃度低減ウェーハは、ウェーハ単独で無欠陥層ウェーハとして提供できることがわかる。抵抗率測定実施例1~3および比較例1の各サンプルウェーハアニール後のサンプルウェーハをそれぞれ1枚、450°C、48時間の加熱加速試験を行って、0時間目加熱前、4時間目4hrs、24時間目24hrs、48時間目48hrsにおける抵抗率を計測し、基板抵抗率の熱処理時間依存性を評価した。結果を表1に示す。表1において、抵抗率の値は、450°C熱処理前の経過0時間抵抗率であり、このウェーハを450°Cで表1の各時間だけアニール処理した後の抵抗率を測定し、450°C熱処理前の抵抗率に対する変化の割合を算出して百分率で表した。抵抗率の計測位置は、各サンプルのウェーハ面内の中心位置、半径の半分半径/2の位置、外周位置エッジから10mmの位置で計測した。最初の450°C熱処理前に各サンプルの抵抗率計測位置での厚さを接触式厚さ計にて計測しておき、450°C熱処理前ならびに各熱処理終了ごと、計測した厚さを使用して四探針法にて抵抗率の測定を行った。この評価は、本実施例2、3および比較例1に、その後デバイス製造工程で加えられる可能性のある熱処理に相当する熱処理の影響を評価するものである。このようなデバイス製造工程と同様の低温熱処理による評価は、デバイス製造工程中に行われる可能性のある低温450°C付近熱処理によって酸素ドナーがどの程度発生し、抵抗が変化するかを評価するものである。酸素ドナーはドナー不純物=n型不純物として振る舞うので、それが発生するとウェーハの抵抗を変化させる。特にパワーデバイスなどでは基板の抵抗率が直接デバイスの耐圧特性に影響するために、この制御が重要である。このため、低温での長時間熱処理後のウェーハの抵抗率を測ることにより酸素ドナーの発生を評価することが必要である。また、比較例2として、実施例の元となったウェーハ直径8インチ200mm、厚さ725μm、導電型p型、抵抗率10Ωcm、平均酸素濃度8.0×1017原子個/cm3、主面鏡面仕上げありを、通常のドナーキラー処理不活性ガス雰囲気、650°C、20分のアニール処理を行った後、上記同様に450°Cの熱処理を行って抵抗率を測定した。結果を表2に示す。表1に示すように、実施例2厚さ150μmでは、抵抗率はほとんど変化せず、48時間の熱処理でもその抵抗率の変化率は00.5未満であった、また実施例3厚さ200μmの場合でも、抵抗率の変化は10以内に抑制することができた。これは酸素ドナーの増分が、約1.5×1014原子個/cm3以下に抑制できていることを示している。一方、比較例1厚さ300μm、アニールありでは、4時間経過後以降抵抗率が16程度上昇している。この理由は、300μm厚では酸素が抜け切れていないため、ウェーハ中の酸素の一部が450°C熱処理で酸素ドナーになって、P型ウェーハのアクセプタを打ち消す働きをしてウェーハ抵抗が上昇することによる。この場合、450°C、48時間アニールでは365増と抵抗率が大きく変化してしまうことから、このような長時間の熱処理を伴うデバイス製造に、このウェーハを使うことはできない。また、表2の結果から、比較例2厚さ725μmでも大きく抵抗率の値が変化していることがわかる。このウェーハはp型のボロンで抵抗率を調整している。このため酸素ドナーが発生すると、最初ドナーが少ないうち初期p型ボロンより濃度が薄い間は、抵抗率を増やす方向に変化し、ドナー濃度がさらに増えてn型に逆転すると、今度は酸素ドナー発生量と共に抵抗が減ってくる。この表2の結果はこれをよくあらわしたものとなっている。以上の結果から、薄く加工した後、高温アニールを行っても抵抗率が変化することはない。したがって、元々のシリコンウェーハとして、チョクラルスキー法によってシリコン単結晶体を形成する際に、高抵抗のシリコン単結晶体を形成すれば、それをそのまま利用して、高抵抗で、かつ無欠陥のシリコンウェーハを提供することができる。特に、高抵抗が要求されるパワーデバイス、たとえば、パワーMOSFET、IGBTなどに好適なシリコンウェーハとして提供することができる。以上の実施例の結果から、200μm以下の厚さに加工した後、アニールを行うことで、ウェーハ単独で無欠陥層ウェーハとして提供できることがわかる。以上説明した実施形態および実施例によれば、シリコンウェーハ単独として、無欠陥層を有するシリコンウェーハを提供することができる。しかも、デバイス製造工程中の熱処理によっても抵抗値がほとんど変化しない、パワーデバイス用途に好適なウェーハを提供することができる。また、元になるシリコンウェーハはチョクラススキー法により製造されたシリコン単結晶体から切り出したものを使用するため、小口径から大口径までさまざまな口径の無欠陥シリコンウェーハを、FZ法と比較して低コストで作ることができる。以上本発明の実施形態および実施例を説明したが、本発明はこれら実施形態や実施例に限定されない。たとえば、上述した実施形態および実施例では、円盤形状のシリコンウェーハを例に説明した。しかし、本発明のシリコン基板としては、円盤形状のシリコンウェーハに限らず、チョクラススキー法により製造されたシリコン単結晶体から切り出された基板を用いたものであれば、たとえば、四角形板形状や四角形の四隅を斜めにカットした八角形板形状などそのほかの形状のシリコン基板であっても適用可能である。また、高抵抗基板に限らず、元になるシリコン基板を、形成するデバイス用途に合わせた抵抗率のものを選択することで、どのような抵抗率のシリコン基板であっても、無欠陥シリコン基板または無欠陥層を有するシリコン基板とすることができる。そのほか、本発明は特許請求の範囲によって規定された範囲においてさまざまな変形形態が実施可能であることはいうまでもない。"