半導体基板の複数種類の配線間における短絡部の検出を配線間に電圧を印加して、抵抗値を測定する配線欠陥検査方法であって、前記短絡部の検出は、2種類の前記配線間に電圧を印加して抵抗値測定を行うことにより、行うものであり、前記複数種類の配線間に印加する順位を定めて、前記配線間に電圧を印加し、測定時間が短くなるように抵抗値測定を行う配線欠陥検査方法。前記複数の種類の配線として、第一種の配線、該第一種の配線よりも順位の低い第二種の配線、該第二種の端子部よりも順位の低い第三種の配線を有する半導体基板において、前記第一種の配線と前記第二種の配線との間の抵抗値を測定する第一のステップと、前記第二種の配線と前記第三種の配線との間の抵抗値を測定する第二のステップと、第一種および第二種のステップの後に、前記第一種の配線と前記第三種の配線との間の抵抗値を測定する第三種のステップとを有する請求項1に記載の配線欠陥検査方法。さらに、温度または赤外線を検出することで欠陥部を特定する赤外線検査ステップを有する請求項1または2に記載の配線欠陥検査方法。請求項1から3のいずれかに記載の配線欠陥検査方法を動作させる検査プログラムであって、コンピュータを上記の各ステップとして機能させることを特徴とする検査プログラム。請求項4に記載の検査プログラムが記録されたことを特徴とするコンピュータ読取可能なプログラム記録媒体。しかしながら、上記特許文献1に示されるような、基板上に配置された複数種類の配線間の抵抗を測定して、配線間の短絡を検査する方法においては、抵抗測定を開始後、測定値が変動し、安定して収束するまでに時間がかかる。これは、電子部品あるいは電子回路の中でそれらの物理的な構造により発生する設計者が意図しない容量成分、すなわち浮遊容量が存在することに起因する。例えば、図15に抵抗測定の場合の一般的な等価回路を示す。浮遊容量は、キャパシタ1502の電荷容量値に相当するものとして記載している。抵抗1501の抵抗値は、キャパシタ1502と並列接続された抵抗成分である。抵抗1505の抵抗値は、キャパシタ1502と直列接続された抵抗成分である。ここでは、抵抗1501と抵抗1505の電気抵抗の合計値を測定することとする。すると、基板上の近接した配線や、配線と配線との間の絶縁層を介して静電容量ができてしまい、抵抗測定の動作に影響を与える。具体的には、図15においてスイッチ1503を閉じ、電源1504が電圧印加して抵抗測定を開始する場合、スイッチ1503を閉じた直後は浮遊容量があるため、抵抗1501の抵抗値にかかわらず、見かけ上キャパシタ1502の両端のノード1506とノード1507が短絡しているように電流が流れる。最初はキャパシタ1502のほうに電流が流れ、次にキャパシタ1502と抵抗1501に電流が流れ、キャパシタ1502の充電が終わると、抵抗1501だけに電流が流れる。キャパシタ1502の充電が終わった後、抵抗1501と抵抗1505の電気抵抗の合計値を正確に測定できる。また、他の配線間の抵抗測定や静電気によって、キャパシタ1502に事前にいくらか帯電していることもある。例えば、事前に帯電された向きが電源1504の極性とは逆向き、つまりノード1507がノード1506よりも高電位であった場合には、ノード1507がノード1506よりも低電位であった場合に比べてキャパシタ1502の充電が終わるまでの時間が長くかかってしまい、検査効率の低下につながるという課題があった。本発明は、上記の問題点に鑑みてなされたものであり、その目的は、TFTアレイ基板などの半導体基板の欠陥検出において、測定時間を短縮し、適切な測定時間で正確に、且つ効率よく欠陥を検査することが出来る配線欠陥検査方法、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体を提供することにある。本発明に係る配線欠陥検査方法は、半導体基板の複数種類の配線間における短絡部の検出を配線間に電圧を印加して、抵抗値を測定する配線欠陥検査方法であって、前記短絡部の検出は、2種類の前記配線間に電圧を印加して抵抗値測定を行うことにより、行うものであり、前記複数種類の配線間に印加する順位を定めて、前記配線間に電圧を印加し、測定時間が短くなるように抵抗値測定を行う。さらに、前記複数の種類の配線として、第一種の配線、該第一種の配線よりも順位の低い第二種の配線、該第二種の端子部よりも順位の低い第三種の配線を有する半導体基板において、前記第一種の配線と前記第二種の配線との間の抵抗値を測定する第一のステップと、前記第二種の配線と前記第三種の配線との間の抵抗値を測定する第二のステップと、第一種および第二種のステップの後に、前記第一種の配線と前記第三種の配線との間の抵抗値を測定する第三種のステップとを有してもよい。さらに、本発明に係る配線欠陥検査方法は、温度または赤外線を検出することで欠陥部を特定する赤外線検査ステップを有してもよい。本発明に係る検査プログラムは、上記に記載の配線欠陥検査方法を動作させる検査プログラムであって、コンピュータを上記の各ステップとして機能させる。本発明に係るプログラム記録媒体は、上記に記載の検査プログラムが記録される。本発明によれば、TFTアレイ基板などの半導体基板の欠陥検出において、測定時間を短縮し、適切な測定時間で正確に、且つ効率よく欠陥を検査することが出来る配線欠陥検査方法、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体を提供することができる。以下、図面を参照して、本発明に係る実施形態を詳細に説明する。図1は、本実施形態に係る欠陥検査装置100の主要な構成を示すブロック図である。欠陥検査装置100は、マザー基板1上に形成された複数のTFT基板2の配線等の短絡欠陥を検出する。欠陥検査装置100は、プローブ3、プローブ移動手段4、赤外カメラ5、カメラ移動手段6、制御部7、電圧印加部8、抵抗測定器9及び記憶部10を備える。プローブ3は、電圧印加部8および抵抗測定器9とTFT基板2の配線とを導通させる短針である。プローブ移動手段4、カメラ移動手段6は、それぞれプローブ3、赤外カメラ5を、各TFT基板2上に移動させる機構である。電圧印加部8は、プローブ3を通してTFT基板2の配線に電圧を印加する。抵抗測定器9は、配線に印加された電圧によって生じる電流値を測定することで、液晶パネル2の配線間の抵抗値を測定する。制御部7は、測定された抵抗値と記憶部10に予め記憶された正常な抵抗値とを比較することで、配線に短絡があるか否かを判断する。正常な抵抗値は、短絡欠陥があるか否かを判定する閾値である。短絡がない配線間を測定した抵抗値は絶縁抵抗と呼ばれており、数百MΩ以上の大きな値である。従って、この数百MΩ以上を正常な抵抗値として記憶すればよい。また、測定した抵抗値がこの絶縁抵抗よりも低い場合、すなわち配線間がわずかに短絡している場合でも、基板の品質に問題が無い場合は、短絡欠陥がないと判定してもよい。従って、この場合は正常な抵抗値は数百MΩよりも小さい値になり、例えば100kΩである。また制御部7は短絡欠陥が生じていると判断した場合には、短絡が生じている配線間に電圧印加部8によって電圧を印加させることで短絡欠陥部を発熱させ、赤外カメラ5によってTFT基板2の赤外画像を撮影することで、発熱した短絡欠陥部の位置を詳細に特定することができる。記憶部10は、制御部7と接続され、画像データやプローブ3への電圧印加順位等を記憶する。制御部7は、プローブ移動手段4、赤外カメラ5、カメラ移動手段6及び電圧印加部8を制御する。図2は、TFT基板2の配線を模式的に示した図である。TFT基板2は、ソース線21、ゲート線22及びCs線23と、それぞれの配線が接続されたソースパッド24、ゲートパッド25及びCsパッド26を備える。本発明における第一種の配線、第二種の配線、第三種の配線は、それぞれソース線21、ゲート線22及びCs線23に対応する。ソース線21とゲート線22及びCs線23とは、TFT基板2上に格子状に配置され、これら配線の本数は、基板の大きさや種類に依存するが、一例として、図2では、ソース線21を29本、ゲート線22を10本、Cs線23を9本とした。29本のソース線21、10本のゲート線22、9本のCs線23は、それぞれソースパッド24、ゲートパッド25、Csパッド26に接続されている。ソースパッド24、ゲートパッド25、Csパッド26には、プローブ3が当接され、電圧印加部8から電圧が印加され、抵抗測定器9によって抵抗値が測定される。もちろん、ソースパッド24、ゲートパッド25、Csパッド26は本発明に必須の構成ではなく、それぞれの配線を1つに纏めて、抵抗値を測定することができるのであれば、TFT基板2の外部に配線を引き出しても構わないし、ソース線21、ゲート線22、Cs線23に電圧を印加できるのであれば、どのような構成であっても構わない。図3は、本発明の一実施態様に係る配線欠陥検査方法のステップを表した図である。まず、ソースパッド24に電圧印加部の正極、ゲートパッド25に負極を繋いで、抵抗値を測定するS31。ステップ31をS31と記す。以下、同様。測定が終了すると、電圧印加部8をソースパッド24及びゲートパッドから電気的に切断する。以下、同様に、2パッド間の抵抗値を測定した後は、電圧印加部8を電気的に切断する。次に、ゲートパッド25に電圧印加部8の正極、Csパッド26に負極を繋いで、抵抗値を測定するS32。測定が終了すると、電圧印加部8をゲートパッド25及びCsパッド26から電気的に切断する。さらに、ソースパッド24に電圧印加部8の正極、Csパッド26に負極を繋いで、抵抗値を測定するS33。測定が終了すると、電圧印加部8をソースパッド24及びCsパッド26から電気的に切断する。そして、測定された抵抗値と記憶部10に予め記憶された正常な抵抗値とを比較することで、配線に短絡があるか否かを判断するS34。短絡欠陥があると判断した場合にはS34:YES、短絡が生じている配線間に電圧印加部8によって電圧を印加させることで短絡欠陥部を発熱させ、赤外カメラ5によってTFT基板2の赤外画像を撮影することで、発熱した短絡欠陥部の位置を詳細に特定する赤外線検査を行うS35。短絡欠陥がないと判断した場合S34:NOと、S35の赤外線検査が完了すれば、検査を終了することとなる。ここで、本発明に係る配線欠陥検査方法の原理について説明する。本発明では、抵抗値が安定して収束するまでの時間がより短くなるように抵抗測定の順位を予め定めることを特徴とする。すなわち、抵抗値測定を行うことによる各パッドの電位の変化を考慮し、電位の高いパッドに電圧印加部8の正極、電位の低いパッドに電圧印加部8の負極を接続することで、逆向きに正負極が接続されるのに比べて、各パッドの電位が一定の値に落ち着くまでの変化量を少なくでき、抵抗値が安定して収束するまでの時間をより短くすることができる。実施例1以下、本実施例に係る配線欠陥検査方法と、その作用効果について詳細に説明する。本実施例では、TFT基板2の配線間の抵抗値を測定し、結果として配線間に短絡欠陥が無かった場合の各パッドの電位の変化と、抵抗値測定に要する時間について説明する。図4~図9は、ソースパッド24、ゲートパッド25及びCsパッド26に電圧印加部8及び抵抗測定器9が接続される様子を説明するための図であり、特にTFT基板2の配線間に欠陥が無かった場合について説明するための図である。図4は、ソースパッド24、ゲートパッド25及びCsパッド26に電圧印加部8及び抵抗測定器9が接続される前の様子を説明するための図である。図4aは、ソースパッド24、ゲートパッド25及びCsパッド26のそれぞれの電位と順位を表し、図4bは、ソースパッド24、ゲートパッド25及びCsパッド26間の等価回路を表している。各パッドの電位は、ゲートパッド25の電位を基準としたものとし、ゲートパッド25の電位を0で表し、ソースパッド24及びCsパッド26との電位差を、電位として記すこととする。例えば、ソースパッド24がゲートパッド25よりもXV高い場合には、ソースパッド24はXVと記す。以下、同様にゲートパッド25との電位差を電位として記す。各パッドの順位は、2パッド間の抵抗値を測定する際に、電圧印加部8の正負極をどちらに接続するかを決めるのに利用される。本実施例では、順位の高いパッドに電圧印加部8の正極を接続し、順位の低いパッドに負極を接続する。図4aに示すように、ソースパッド24、ゲートパッド25及びCsパッド26の電位と順位は、順にそれぞれ、XVと1位、0Vと2位、YVと3位である。ここで、XV及びYVは、ソースパッド24とCsパッド26に予め蓄えられていた電荷による電位を表す未知の値である。また図4bに示すように、ソースパッド24、ゲートパッド25及びCsパッド26の間には、それぞれキャパシタ41~43が接続されているとみなすことができる。すなわち、ソースパッド24とゲートパッド25間にはキャパシタ41、ゲートパッド25とCsパッド26間にはキャパシタ42、ソースパッド24とCsパッド26間にはキャパシタ43が接続されているとみなすことができる。また、ゲートパッド25の電位は、基準値であるため0Vとなる。ソースパッド24及びCsパッド26は、キャパシタ41~43の充電によって、電位がそれぞれ、XV、YVとなっている。ここで、キャパシタ41~43は、設計者が意図しない浮遊容量を表したもので、抵抗測定の際に、直流電流が流れてしまうと正確な値を測定することができない。一方で、キャパシタは、直流電流が流れることによって充電され、キャパシタの平行板間の電位差が印加された電圧に等しくなるまで電荷が貯められ、電位差が一定に落ち着くと、直流電流を流さなくなる性質がある。つまり、キャパシタ41~43は、電圧を印加した後、ある程度時間が経過すると、電位差が一定になり、キャパシタ41~43には電流が流れなくなり、各パッド間の正確な抵抗値を測定できるようになる。本実施例に係る欠陥検査方法では、まず、ソースパッド24、ゲートパッド25及びCsパッド26に順位を定める。つまり、電圧印加部8は、異なる2パッド間に電圧を印加する場合、順位の数字が小さいパッドに正極、大きいパッドに負極を接続して電圧を印加するものとして、ソースパッド24とゲートパッド25間、ゲートパッド25とCsパッド26間、ソースパッド24とCsパッド26間の順番で抵抗値を測定する。そうすることで、抵抗値を測定することによってキャパシタ41~43に残る電荷による電位を予測でき、より電位が高いパッドに電圧印加部8の正極を繋ぎ、電位が低いパッドに電圧印加部8の負極を繋ぐことで、測定時間を短縮し、適切な測定時間で正確に、且つ効率よく欠陥を検査することが出来るのである。図5は、ソースパッド24とゲートパッド25間に電圧印加部8及び抵抗測定器9が接続される様子を説明するための図である。図5aは、ソースパッド24、ゲートパッド25及びCsパッド26のそれぞれの電位と順位を表した図であり、図5bは、ソースパッド24、ゲートパッド25及びCsパッド26間の等価回路と、電圧印加部8及び抵抗測定器9が接続された様子を説明する図である。図5bに示すように、ソースパッド24には電圧印加部8の正極が接続され、ゲートパッド25には負極が接続されている。本実施例では、電圧印加部8は、正負極間にEVの電位差を生じさせる。ゲートパッド25の電位は0Vであることから、電圧印加部8が接続されることによって、ソースパッド24の電位は、図5aに示すように、XVからEVへと変化する。同様に、キャパシタ41及び43のソースパッド24側の電位がEVへと変化する。キャパシタ41のソースパッド24側の電位が一定の値、すなわちEVになると、キャパシタ41には理論上電流が流れなくなる。つまり、電流値が0となるので、ソースパッド24とゲートパッド25間の抵抗値は、理論上R=V/I=E/0=∞となる。実際には、微弱な電流が流れるため、ソースパッド24とゲートパッド25間の抵抗値は、例えば、数百MΩ等となる。上述したように正常な抵抗値、例えば、100kΩ以上の場合には短絡無しと判断する。図6は、ソースパッド24とゲートパッド25間に電圧印加部8及び抵抗測定器9が接続されてからの時間経過と、抵抗測定器9の測定値の関係を表した図である。横軸は時間秒を表し、縦軸は抵抗値kΩを表す。図6に示すように、最初0kΩだった抵抗値は、時間を追う毎に増していき、t0秒の時点で100kΩに達する。つまり、t0秒の時点で、ソースパッド24とゲートパッド25間には、短絡欠陥無しと判断することが出来る。電圧印加部8及び抵抗測定器9は、抵抗値測定の後、ソースパッド24及びゲートパッド25から電気的に切断される。もちろん、切断後もソースパッド24の電位はEVのままである。図7は、ゲートパッド25とCsパッド26間に電圧印加部8及び抵抗測定器9が接続される様子を説明するための図である。図7aは、ソースパッド24、ゲートパッド25及びCsパッド26のそれぞれの電位と順位を表した図であり、図7bは、ソースパッド24、ゲートパッド25及びCsパッド26間の等価回路と、電圧印加部8及び抵抗測定器9が接続された様子を説明する図である。図7bに示すように、ゲートパッド25には電圧印加部8の正極が接続され、Csパッド26には負極が接続されている。ゲートパッド25の電位は0Vであることから、電圧印加部8が接続されることによって、Csパッド26の電位は、図7aに示すように、YVから-EVへと変化する。同様に、キャパシタ42及び43のCsパッド26側の電位が-EVへと変化する。そして、ゲートパッド25とCsパッド26間の抵抗値は十分大きな値となり、短絡無しと判断することができる。電圧印加部8及び抵抗測定器9は、抵抗値測定の後、ゲートパッド25及びCsパッド26から電気的に切断される。もちろん、切断後もCsパッド26の電位はEVのままである。図8は、ソースパッド24とCsパッド26間に電圧印加部8及び抵抗測定器9が接続される様子を説明するための図である。図8aは、ソースパッド24、ゲートパッド25及びCsパッド26のそれぞれの電位と順位を表した図であり、図8bは、ソースパッド24、ゲートパッド25及びCsパッド26間の等価回路と、電圧印加部8及び抵抗測定器9が接続された様子を説明する図である。図8bに示すように、ソースパッド24に電圧印加部8の正極を接続し、Csパッド26に負極を接続している。ここで、電圧印加部8を接続する前のソースパッド24の電位はEV、Csパッド26の電位は-EV、つまり、ソースパッド24とCsパッド26との電位差は2EVである。電圧印加部8は、正負極間の電位差をEVにするように作用するので、図8aに示すように、Csパッド26の電位が-EVからある電位αVに変化した場合には、ソースパッド24の電位は、EVからαEVに変化する。同様に、キャパシタ41及び43のソースパッド24側の電位がαEVへと変化し、キャパシタ42及び43のCsパッド26側の電位がαVへと変化する。そして、ソースパッド24とCsパッド26間の抵抗値は十分大きな値となり、短絡無しと判断することができる。次いで、本実施例に係る配線欠陥検査方法の利点について図9を用いて説明する。図9は、S33におけるソースパッド24とCsパッド26間に電圧印加部8及び抵抗測定器9が接続されてからの時間経過と、それぞれの電位の一例を表した図である。実線で記された曲線は、図8と共に説明したとおり、ソースパッド24に電圧印加部8の正極を接続し、Csパッド26に負極を接続した場合の電位を表す。破線で記された曲線は、図8と共に説明した電圧印加部8の正負極を逆に繋いだ場合、つまりソースパッド24に電圧印加部8の負極を接続し、Csパッド26に正極を接続した場合の電位を表す。ここで、ソースパッド24に電圧印加部8の正極を接続し、Csパッド26に負極を接続した場合に、電位が一定になるまでに、それぞれt1秒、t2秒かかるとし、t1<t2とすると、ソースパッド24とCsパッド26の正しい抵抗値を測定するためには、電圧印加部8を接続してからt2秒待つ必要がある。一方、ソースパッド24に電圧印加部8の負極を接続し、Csパッド26に正極を接続した場合に、電位が一定になるまでに、それぞれt3秒、t4秒かかるとし、t3<t4とすると、ソースパッド24とCsパッド26の正しい抵抗値を測定するためには、電圧印加部8を接続してからt4秒待つ必要がある。図9の破線で示すように、電圧印加部8の正負極を逆に繋いだ場合、2EVあった電位差を、逆向きにEVに変えなければならない、つまり、ソースパッド24とCsパッド26の電位を合わせて3EV変化させなければならない。一方、図9の実線で示すように、電圧印加部8の正負極を、パッドの順位の高低に電位の高低を合わせて繋いだ場合には、ソースパッド24とCsパッド26の電位を合わせてEV変化させるだけで済むため、逆方向に繋いだ場合にかかる時間t4秒に比べて、電位が一定になるまでの時間t2秒は短くて済む。つまり、半導体基板の配線間における短絡部の検出を、複数の配線を纏めた複数の端子部にプローブを当接させ、該端子部間の抵抗値を測定することで行う配線欠陥検査方法であって、前記端子部間の抵抗値測定で印加する電位の高低を、端子部の組み合わせ毎に定め、該高低に従って電圧を印加することで、測定時間を短縮し、適切な測定時間で正確に、且つ効率よく欠陥を検査することが出来る。実施例2本実施例では、TFT基板2の配線間の抵抗値を測定し、結果として配線間に短絡欠陥があった場合の各パッドの電位の変化と、抵抗値測定に要する時間について説明する。図10~図14は、ソースパッド24、ゲートパッド25及びCsパッド26に電圧印加部8及び抵抗測定器9が接続される様子を説明するための図であり、特にTFT基板2の配線間に欠陥が有った場合について説明するための図である。図10は、ソースパッド24、ゲートパッド25及びCsパッド26に電圧印加部8及び抵抗測定器9が接続される前の様子を説明するための図である。図10aは、ソースパッド24、ゲートパッド25及びCsパッド26のそれぞれの電位と順位を表し、図10bは、ソースパッド24、ゲートパッド25及びCsパッド26間の等価回路を表す。図10aに示すように、ソースパッド24、ゲートパッド25及びCsパッド26の電位と順位は、順にそれぞれ、0Vと1位、0Vと2位、ZVと3位である。ここで、ZVは、Csパッド26に予め蓄えられていた電荷による電位を表す未知の値である。また、図10bに示すように、ソースパッド24、ゲートパッド25及びCsパッド26の間には、それぞれキャパシタ41~43が接続されているとみなすことができる。すなわち、ソースパッド24とゲートパッド25間にはキャパシタ41、ゲートパッド25とCsパッド26間にはキャパシタ42、ソースパッド24とCsパッド26間にはキャパシタ43が接続されているとみなすことができる。また、ゲートパッド25の電位は、基準値であるため0Vとなる。Csパッド26は、キャパシタ41~43の充電によって、電位がZVとなっている。さらに、TFT基板2のソース線21とゲート線22の間に短絡欠陥部は、ソースパッド24とゲートパッド25との間に、短絡抵抗51が接続されているものとみなすことができる。そのため、短絡抵抗51を介して、ソースパッド24の電位はゲートパッド25の電位と同じ値、つまり0Vとなる。本実施例では、短絡抵抗51の抵抗値は、R1Ωとする。ここで、R1は、1kΩ程度の値であり、短絡無しと判定される100kΩ:キロオーム以上ではないものとする。図11は、ソースパッド24とゲートパッド25間に電圧印加部8及び抵抗測定器9が接続される様子を説明するための図である。図11aは、ソースパッド24、ゲートパッド25及びCsパッド26のそれぞれの電位と順位を表した図であり、図11bは、ソースパッド24、ゲートパッド25及びCsパッド26間の等価回路と、電圧印加部8及び抵抗測定器9が接続された様子を説明する図である。図11bに示すように、ソースパッド24には電圧印加部8の正極が接続され、ゲートパッド25には負極が接続されている。本実施例では、電圧印加部8は、正負極間にEVの電位差を生じさせる。ゲートパッド25の電位は0Vであることから、電圧印加部8が接続されることによって、ソースパッド24の電位は、図11aに示すように、0VからEVへと変化する。同様に、キャパシタ41及び43のソースパッド24側の電位がEVへと変化する。キャパシタ41のソースパッド24側の電位が一定の値、すなわちEVになると、キャパシタ41には、ほぼ電流が流れなくなり、短絡抵抗51に電流が流れる。つまり、ソースパッド24とゲートパッド25間の抵抗値はR1となり、欠陥有りと判断することができる。次に、電圧印加部8を付け換えるため、ソースパッド24及びゲートパッド25から外すことになる。電圧印加部8を外した後、ソースパッド24、ゲートパッド25の電位は変化する。そこで、電圧印加部8を付け換える際の電位の変化について以下に説明する。図12aは、ソースパッド24とゲートパッド25に接続された電圧印加部8を外した直後の回路の様子を説明した図であり、図12bは、電圧印加部8及び抵抗測定器9を外してから少し時間が経過した後の回路の様子を説明した図である。図12aに示すように、ソースパッド24とゲートパッド25に接続された電圧印加部8を外した直後は、キャパシタ41のソースパッド24側に蓄えられた電荷が、短絡抵抗51を介して、ゲートパッド25へ流れ出す。すなわち、紙面の反時計回りに電流が流れる。そして、図12bに示すように、キャパシタ41に蓄えられた電荷は直ぐ放電され、ソースパッド24の電位は、ゲートパッド25と同じ0Vになる。図13は、ゲートパッド25とCsパッド26間に電圧印加部8及び抵抗測定器9が接続される様子を説明するための図である。図13aは、ソースパッド24、ゲートパッド25及びCsパッド26のそれぞれの電位と順位を表した図であり、図13bは、ソースパッド24、ゲートパッド25及びCsパッド26間の等価回路と、電圧印加部8及び抵抗測定器9が接続された様子を説明する図である。図13bに示すように、ゲートパッド25には電圧印加部8の正極が接続され、Csパッド26には負極が接続されている。ゲートパッド25の電位は0Vであることから、電圧印加部8が接続されることによって、Csパッド26の電位は、図13aに示すように、ZVから-EVへと変化する。同様に、キャパシタ42及び43のCsパッド26側の電位が-EVへと変化する。そして、ゲートパッド25とCsパッド26間の抵抗値は十分大きな値となり、短絡無しと判断することができる。電圧印加部8及び抵抗測定器9は、抵抗値測定の後、ゲートパッド25及びCsパッド26から電気的に切断される。もちろん、切断後もCsパッド26の電位は-EVのままである。図14は、ソースパッド24とCsパッド26間に電圧印加部8及び抵抗測定器9が接続される様子を説明するための図である。図14aは、ソースパッド24、ゲートパッド25及びCsパッド26のそれぞれの電位と順位を表した図であり、図14bは、ソースパッド24、ゲートパッド25及びCsパッド26間の等価回路と、電圧印加部8及び抵抗測定器9が接続された様子を説明する図である。図14bに示すように、ソースパッド24に電圧印加部8の正極を接続し、Csパッド26に負極を接続する。ここで、電圧印加部8を接続する前のソースパッド24の電位は0V、Csパッド26の電位は-EV、つまり、ソースパッド24とCsパッド26との電位差はEVである。これは、電圧印加部8の正負極間の電位差に等しい。そのため、即座にソースパッド24とCsパッド26間の抵抗値が測定できる。そして、ソースパッド24とCsパッド26間の抵抗値は十分大きな値となり、短絡無しと判断することができる。本実施例に係る配線欠陥検査方法は、配線間に短絡欠陥部が有る場合には、その短絡欠陥を利用することで、検査時間をさらに削減することができるという効果がある。以上が本発明の実施形態及び実施例の説明であるが、本発明は上記実施形態及び実施例にのみ限定されるわけではない。例えば、実施例2において、図12bで示すように、ソース線21とゲート線22の間に短絡欠陥が有った場合に、ソースパッド24の電位は、ゲートパッド25と同じ0Vになると記したが、ソースパッド24の電位は0Vとは限らず、0V以上EV以下であることもある。すなわち、ソースパッド24とゲートパッド25に接続された電圧印加部8を外してからゲートパッド25とCsパッド26間に電圧印加部8及び抵抗測定器9が接続されるまでの時間が、キャパシタ41の放電に要する時間よりも短い場合である。この場合でも、ゲートパッド25とCsパッド26に電圧印加後、ソースパッド24とCsパッド26との電位差は、EVに近いので、測定時間を短縮することができる。また、本発明において、制御部7や記憶部10は、集積回路ICチップ上に形成された論理回路によってハードウェア的に実現していてもよいし、CPUcentralprocessingunitを用いてソフトウェア的に実現してもよい。また、後者の場合、各機能を実現する制御プログラムの命令を実行するCPU、制御プログラムを格納したROMreadonlymemory、制御プログラムを展開するRAMrandomaccessmemory、制御プログラムおよび各種データを格納するメモリ等の記憶媒体などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアである制御プログラムのプログラムコード実行形式プログラム、中間コードプログラム、ソースプログラムをコンピュータで読み取り可能に記録した記録媒体を供給し、そのコンピュータまたはCPUやMPUmicroprocessorunitが記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。記録媒体としては、例えば、磁気テープやカセットテープ等のテープ類、フロッピー登録商標ディスク/ハードディスク等の磁気ディスクやCD-ROMcompactdiscreadonlymemory/MOmagnetooptical/MDMiniDisc、登録商標/DVDdigitalversatiledisk/CD-RCDRecordable等の光ディスクを含むディスク類、ICカードメモリカードを含む/光カード等のカード類、マスクROM/EPROMerasableprogrammablereadonlymemory/EEPROMelectricallyerasableandprogrammablereadonlymemory/フラッシュROM等の半導体メモリ類、あるいはPLDProgrammablelogicdeviceやFPGAFieldProgrammableGateArray等の論理回路類などを用いることができる。さらには上述した機能を実現するソフトウェアをインターネット、共有サーバーなどへアクセス可能となるようアップロードし、ユーザなどがソフトウェアをダウンロードし検査装置にインストールすることで本発明を実施することも可能である。