"電子デバイスおよび/またはオプトエレクトロニクスデバイスの製造方法であって、分離可能な層を有する半導体ドナーを提供するステップと、前記分離可能な層を前記ドナーから取り外すステップと、前記オプトエレクトロニクスデバイスの電気機能素子として、前記分離可能な層を前記オプトエレクトロニクスデバイス中に組み込むステップとを含む方法。前記半導体ドナーを提供するステップが、本来薄層状の材料を提供するステップを含み、および前記取り外すステップが、前記半導体ドナーから少なくとも1つの薄層を取り外すステップを含む、請求項1に記載の方法。本来薄層状の材料を提供するステップが、ガリウムおよびセレンを含む材料を提供するステップを含む、請求項2に記載の方法。前記本来薄層状の材料が、1.8eV以上および2.5eV以下のバルクバンドギャップを有する薄層状材料を含む、請求項2に記載の方法。前記本来薄層状の材料が、2.5eV以上および4.5eV以下のバンドギャップを有する薄層状材料を含む、請求項2に記載の方法。前記半導体ドナーを提供するステップが、少なくとも1つの製造された薄層を有する半導体ドナーを提供するステップを含む、請求項1に記載の方法。少なくとも1つの製造された薄層を有する前記半導体ドナーを提供するステップが、基板上に堆積された堆積薄層を有する半導体ドナーを提供するステップを含み、前記取り外すステップが、前記堆積薄層を前記基板から分離するステップを含む、請求項6に記載の方法。少なくとも1つの製造された薄層を有する前記半導体ドナーを提供するステップが、インターカレーションによって得られる弱い面によって画定される複数の製造された薄層を有する半導体ドナーを提供するステップを含む、請求項6に記載の方法。少なくとも1つの製造された薄層を有する前記半導体ドナーを提供するステップが、複数の半導体紙層を有する半導体ドナーを提供するステップを含む、請求項6に記載の方法。前記分離可能な層が、ある厚さを有し、前記方法が、前記オプトエレクトロニクスデバイスの前記電気機能素子の所望の特性に応じて、前記分離可能な層の厚さを調節するステップをさらに含む、請求項1に記載の方法。前記厚さを調節するステップが、前記取り外すステップと共に行われる、請求項10に記載の方法。前記オプトエレクトロニクスデバイスがpn接合を有し、前記分離可能な層を組み込むステップが、前記分離可能な層を前記pn接合の一方の側に組み込むステップを含む、請求項1に記載の方法。前記オプトエレクトロニクスデバイスがpn接合を有し、前記分離可能な層を組み込むステップが、前記分離可能な層を前記pn接合のn側に組み込むステップを含み、第2の分離可能な層を前記pn接合のp側に組み込むステップをさらに含む、請求項1に記載の方法。前記オプトエレクトロニクスデバイスが量子閉じ込め層を有し、前記分離可能な層を組み込むステップが、前記分離された層を前記量子閉じ込め層に組み込むステップを含む、請求項1に記載の方法。前記半導体ドナーを提供するステップが、複数の薄層を有する結晶性半導体ドナーを提供するステップを含み、前記分離可能な層を前記ドナーから取り外すステップが、前記複数の薄層の一部の組を前記結晶半導体ドナーから取り外すステップを含む、請求項1に記載の方法。前記複数の薄層の前記一部の組を取り外すステップが、前記結晶性半導体ドナーから複数の薄層を取り外すステップを含む、請求項15に記載の方法。前記分離可能な層が第1のドーピング型を有し、前記方法が、前記分離可能な層の第1の表面上に第1の半導体層を堆積するステップをさらに含み、前記第1の半導体層が、前記第1のドーピング型とは反対の第2のドーピング型を有し、それによってpn接合が形成される、請求項1に記載の方法。2つの半導体層の間に前記分離可能な層を挟むステップをさらに含み、前記2つの半導体層が互いに反対のドーピング型を有し、それぞれが、前記分離可能な層のバンドギャップよりも大きいバンドギャップを有する、請求項1に記載の方法。前記分離可能な層が前記オプトエレクトロニクスデバイス中で量子閉じ込め層として機能するように、約100nm未満の厚さを有する前記分離可能な層を提供するステップをさらに含む、請求項18に記載の方法。前記分離可能な層が前記オプトエレクトロニクスデバイス中でエレクトロルミネッセンス層として機能するように、約100nmを超える厚さを有する前記分離可能な層を提供するステップをさらに含む、請求項18に記載の方法。不均一な厚さを有する前記分離可能な層を提供することによって、電圧を加えると前記オプトエレクトロニクスデバイスが複数の光の波長を放出するようにするステップをさらに含む、請求項18に記載の方法。前記不均一な厚さが曲線状である、請求項21に記載の方法。前記不均一な厚さが平面状である、請求項21に記載の方法。前記堆積の前に、前記分離可能な層の表面に量子ドットを加えるステップをさらに含む、請求項18に記載の方法。インターカラントを使用して前記分離可能な層のバンドギャップを変化させるステップをさらに含む、請求項1に記載の方法。剥離により前記分離可能な層のバンドギャップを変化させるステップをさらに含む、請求項1に記載の方法。インターカラントを使用して前記取り外すステップが行われる、請求項1に記載の方法。電気機能素子を有するオプトエレクトロニクスデバイスの製造方法であって、結晶性半導体層を有するドナーを提供するステップであって、前記ドナーが前記結晶性半導体層を取り外せるように構成されるステップと、前記結晶性半導体層を前記ドナーから取り外すステップと、前記結晶性半導体層を光電気機能素子として前記オプトエレクトロニクスデバイス中に組み込むステップと、前記光電気機能素子の光電気機能に基づいて所定の厚さを有する前記光電気機能素子を提供するステップとを含む、方法。前記ドナーを提供するステップが、再利用可能な結晶性基板の上に前記結晶性半導体層を堆積するステップを含み、前記取り外ステップが前記結晶性半導体層を前記結晶性基板から分離するステップを含む、請求項28に記載の方法。前記ドナーを提供するステップが、複数の結晶性半導体薄層を含むドナーを提供するステップを含み、前記取り外すステップが、前記複数の結晶性半導体薄層の一部の組を分離するステップを含む、請求項28に記載の方法。前記ドナーを提供するステップが、複数の結晶性半導体薄層を含むべく前記ドナーを製造するステップを含む、請求項28に記載の方法。前記製造ステップが、複数の結晶紙層を組み合わせるステップを含む、請求項31に記載の方法。前記製造ステップが、前駆体を前記ドナーにインターカレートして複数の結晶性半導体薄層を画定する弱い面を形成するステップを含む、請求項31に記載の方法。所定の厚さを有する前記少なくとも1つの光電気機能素子を提供するステップが、前記取り外すステップの一部として行われる、請求項28に記載の方法。所定の厚さを有する前記少なくとも1つの光電気機能素子を提供するステップが、前記取り外すステップの後で、前記結晶性半導体層の前記厚さを調節するステップを含む、請求項28に記載の方法。前記厚さを調節するステップが、前記結晶性半導体層から材料を除去するステップを含む、請求項35に記載の方法。前記厚さを調節するステップが、前記結晶性半導体層上に材料を加えるステップを含む、請求項35に記載の方法。オプトエレクトロニクスデバイスであって、前記オプトエレクトロニクスデバイスを電気回路中に接合するように設計され構成された第1の電気コンタクトと、前記オプトエレクトロニクスデバイスを前記電気回路中に接合するように設計され構成された第2の電気コンタクトと、分離半導体層のドナーから分離された前記分離半導体層を含む電気機能素子とを含む、オプトエレクトロニクスデバイス。pn接合をさらに含み、前記分離半導体層が前記pn接合の一方の側を含む、請求項38に記載のオプトエレクトロニクスデバイス。前記分離半導体層を含む閉じ込め層をさらに含む、請求項38に記載のオプトエレクトロニクスデバイス。前記オプトエレクトロニクスデバイスが動作しているときに量子閉じ込め層として機能すべく、前記分離半導体層が約100nm未満の厚さを有する、請求項40に記載のオプトエレクトロニクスデバイス。前記分離半導体層が約10nm未満の厚さを有する、請求項40に記載のオプトエレクトロニクスデバイス。前記オプトエレクトロニクスデバイスが動作しているときにエレクトロルミネッセンス層として機能するように、前記分離半導体層が約100nmを超える厚さを有する、請求項38に記載のオプトエレクトロニクスデバイス。前記オプトエレクトロニクスデバイスが動作しているときに、前記オプトエレクトロニクスデバイスが複数の波長の光を放出するために、前記分離半導体層が不均一な厚さを有する、請求項38に記載のオプトエレクトロニクスデバイス。前記不均一な厚さが曲線的である、請求項44に記載のオプトエレクトロニクスデバイス。前記不均一な厚さが平面的である、請求項44に記載のオプトエレクトロニクスデバイス。前記分離半導体層が半導体紙から製造される、請求項38に記載のオプトエレクトロニクスデバイス。前記分離半導体層が、本来薄層状の半導体ドナーの少なくとも1つの薄層を含む、請求項38に記載のオプトエレクトロニクスデバイス。前記本来薄層状の材料が、1.8eV以上および2.5eV以下のバルクバンドギャップを有する薄層状材料を含む、請求項48に記載のオプトエレクトロニクスデバイス。前記本来薄層状の材料が、2.5eV以上および4.5eV以下のバンドギャップを有する薄層状材料を含む、請求項48に記載のオプトエレクトロニクスデバイス。前記少なくとも1つの薄層がガリウムおよびセレンを含む、請求項48に記載のオプトエレクトロニクスデバイス。前記分離半導体層が、製造されたドナーの少なくとも1つの薄層を含む、請求項38に記載のオプトエレクトロニクスデバイス。前記分離半導体層が、前記オプトエレクトロニクスデバイスの機能部品となるが、量子閉じ込め層でもpn接合中の接合層でもない、請求項38に記載のオプトエレクトロニクスデバイス。開示の概要0004一実装形態においては、本開示は、電子デバイスおよび/またはオプトエレクトロニクスデバイスの製造方法に関する。この方法は、分離可能な層を有する半導体ドナーを提供するステップと、分離可能な層をドナーから取り外すステップと、オプトエレクトロニクスデバイスの電気機能素子として分離可能な層をオプトエレクトロニクスデバイス中に組み込むステップとを含む。0005別の一実装形態においては、本開示は、電気機能素子を有するオプトエレクトロニクスデバイスの製造方法に関する。この方法は、結晶性半導体層を取り外すことができるようにドナーが構成された、結晶性半導体層を有するドナーを提供するステップと、結晶性半導体層をドナーから取り外すステップと、光電気機能素子として結晶性半導体層をオプトエレクトロニクスデバイス中に組み込むステップと、光電気機能素子の光電気機能に基づいた所定の厚さを有する光電気機能素子を提供するステップとを含む。0006さらに別の実装形態においては、本開示は、オプトエレクトロニクスデバイスに関する。このデバイスは、オプトエレクトロニクスデバイスを電気回路中に接続するために設計され構成された第1の電気コンタクトと、オプトエレクトロニクスデバイスを電気回路中に接続するために設計され構成された第2の電気コンタクトと、分離半導体層のドナーから分離された分離半導体層を含む電気機能素子とを含む。図面の簡単な説明0007本発明を説明する目的で、図面は、本発明の1つ以上の実施形態の態様を示している。しかし、図面中に示される厳密な配置および手段に本発明が限定されるものではないことを理解されたい。詳細な説明0008本開示は、一部において、薄層状半導体ドナーから層を分離するステップと、デバイスの電気機能素子として分離された層をデバイス中に組み込むステップとによって製造された機能性オプトエレクトロニクスデバイスを扱う。本明細書において使用される場合、用語機能素子は、電気的刺激および/または電磁的刺激を受けた場合に基本的な電気的機能または光電気的機能が得られる電気回路または光電気回路の素子を意味する。さらに、用語薄層状材料、薄層状半導体ドナーなどは、本来薄層状の材料だけではなく、薄層状挙動を示すように製造される材料をも含んでいる。製造された薄層状材料のいくつかの例が、以下に記載されている。さらに、本開示の教示は、実質的にあらゆる電子、光学、オプトエレクトロニクス、またはエレクトロルミネッセンスのデバイスに適用可能である。薄層状半導体ドナーから製造した機能素子が使用される複数の例示的デバイスについて以下に詳細に議論する。しかし、示される例示的デバイスは、本明細書において開示される教示を使用可能なデバイスの選択の一部であることは、当業者には理解されよう。他の電気機能半導体素子および光電気機能半導体素子のさらなる例は、2010年11月3日に出願され、NOVELMATERIALANDMETHODOFMAKINGANLEDANDOTHEROPTOELECTRONICDEVICESと題される米国仮特許出願第61/456,152号以下’152号出願の78ページに見られ、この記載内容は参照により本明細書に援用される。総括0009ここで図面を参照すると、図1は、デバイスの電気機能素子として分離された薄層状半導体層を有する1つ以上のオプトエレクトロニクスデバイスを製造し、製造されたデバイスを電気回路中に組み込む例示的方法100を示している。上部において、方法100は、オプトエレクトロニクス特性から選択された薄層状半導体ドナーを提供することによるステップ105で開始する。用語オプトエレクトロニクスが本開示全体で使用されるが、この用語の意味は、ドナーおよび/またはドナーから分離された層のあらゆる光学特性、電子特性、および/またはオプトエレクトロニクス特性を広く含むものと理解されたい。ドナー選択の指針となりうるオプトエレクトロニクス特性の例としては、バンドギャップ、抵抗率、導電率、エレクトロルミネッセンス効率、吸収係数、および吸収開始点が挙げられる。この選択のさらなる指針となりうる他の要因としては、格子定数、層の厚さ、および化学組成などの物理的特性が挙げられる。しかし、以上のこれらの要因を厳密に適用する必要はない。ドナー選択に影響しうる他の要因としては、量子閉じ込め層中にドナーを製造する能力、ドナーをエピタキシャル堆積する能力、存在する転位または粒界の数および量を減少させる能力、ならびに当業者に周知の他の要因が挙げられる。これらのさらなる基準および当業者に周知のその他のものを、薄層状半導体ドナーの選択に使用することができる。0010本開示全体を読めば明らかとなるように、選択されるドナーは、複数の形態の任意の1つを有することができる。たとえば、ドナーは、特に開示されていない形態の中では、単結晶、多結晶、マイクロ結晶、ナノ結晶、テクスチャーを有するものであってよい。ある実施形態においては、半導体ドナーは、複数の薄層と、それぞれギャラリーと呼ばれる複数の薄層間空間とを有する薄層状ドナーであってよい。図2は、4つの薄層204A~204Dと、3つのギャラリー208A~208Cとを有するドナー200を示しているが、選択されたドナーが、4つの薄層および3つのギャラリーより少数または典型的にはさらに多数の薄層およびギャラリーを有することが可能なことは当業者には容易に理解されよう。以下により詳細に説明するように、薄層状ドナー200は、本来薄層状である材料、および薄層状の層状構造を採用するために処理が必要な材料を含む多種多様な材料の任意のものであってよい。たとえば、図3は、代用基板308の上に分離可能な層304を堆積することによって製造されたドナー300を示している。図2および図3について以下により詳細に説明する。0011引き続き図1を参照すると、たとえば前述の基準および明記していないが当業者に認識されている他の基準に基づいて、ステップ105で薄層状半導体ドナーを選択した後、方法100は、1つ以上のオプトエレクトロニクスデバイスが製造される上位ステップ110に進む。この実施形態においては、上位ステップ110は、選択されたドナーから層を分離するステップ115と、分離された層をオプトエレクトロニクスデバイス中に組み込むステップ120と、分離された層の厚さを調節するステップ125とを含む。ステップ115、120、および125が特定の順序で示されているわけではないことに留意されたい。本開示全体を読めば明らかとなるように、これは、ステップ115、120、125は、使用される個別の材料および技術、ならびに製造されるオプトエレクトロニクスデバイスの種類によって種々の順序で行われるからである。ステップ115、120、125は、すぐ以下で概略的に説明され、いくつかの具体例において例示される。0012上位ステップ110中の可能性のある出発点の1つはステップ115である。ステップ115においては、薄層状半導体ドナーから少なくとも1つの層が分離される。ドナーの出発寸法、それから分離される第1の層の寸法、および第1の層を分離した後に残るドナーの量に依存するが、ステップ115を繰り返すことによってドナーから少なくとも1つのさらなる層を任意選択的に分離することが可能である。このステップにおけるドナーからの層の分離は、多数の技術のいずれか1つを使用して行うことができる。たとえば、劈開によってドナーから層を分離することができる。劈開によって、ギャラリーと同時に生じうる劈開面の選択された1つに沿って層が取り外される。たとえば、ギャラリーの面内に刻み目を付けたり、またはその他の方法で亀裂を生じさせることによって、劈開を開始することができる。たとえば、亀裂面に対して垂直な少なくとも1つの引張成分、または亀裂面内の剪断応力成分を有する応力を加えることによって亀裂を伝播させることができる。次に、弱い薄層間の結合を分裂させることによって、容易にギャラリー中に亀裂を伝播させることができる。他の劈開、亀裂の開始、および亀裂伝播の技術は、十分に多種多様であり当業者に周知であるため、本開示によるそれらのさらなる説明は不要である。0013ステップ115の議論を先に進める前に、劈開の利点の一部を示す。劈開の利点の1つは、たとえば、十分精密に行った場合に、わずか数枚の薄層の厚さで分離された層を得ることが可能なことである。十分に少ない薄層を有し、従って十分に薄い層は、オプトエレクトロニクスデバイス中に機能素子として一体化される場合に、量子閉じ込め層として機能することができる。量子閉じ込め層の例示的用途は、図9および図10A~10Kと関連して後に議論する。さらに、劈開によって、自然劈開面に沿って層を分離することができるため、薄層の表面を形成する原子面と実質的に同時に形成される劈開表面が非常に平滑となりうる。0014ステップ115は、劈開以外の別の方法で行うこともできる。ステップ115の例示的一実施形態においては、薄層状半導体ドナーを基板に取り付けることができる。次にこの基板を使用して。所望の厚さの層をドナーから剥離することができる。任意選択で、ほぼ所定の一で亀裂が開始しほぼ所定の厚さの層が得られるようにするため、最初に前述のようにドナーに亀裂を生じさせることによって、この剥離を促進することができる。前述の劈開および剥離の技術に加えて、ステップ115は、限定するものではないが、鋸引き、レーザースクライビング、加圧流体切断、熱誘導応力破壊、ミクロトーム、ウルトラミクロトーム、ウルトラトーム、真空またはインターカレーションによる剥離、ならびに当業者に周知の他の技術などの他の技術を使用して行うこともできる。さらなる劈開技術は、参照により本明細書に援用される’152号出願の23~28ページに概略が示される一連の技術から選択することができる。0015上位ステップ110中の別のステップであるステップ120において、分離された層が機能素子としてオプトエレクトロニクスデバイス中に組み込まれる。基本的には、層を組み込むことができるデバイスの種類に制限は存在しない。たとえば、分離された層は、LED、レーザーダイオード、FET、PIN接合、または多くの他のオプトエレクトロニクスデバイスのいずれかの中に組み込むことができる。この層を使用できる機能素子の種類についても制限は存在しない。たとえば、層は、機能素子の種類の中では特にpn接合、量子閉じ込め層、またはルミネッセンス層の一面またはその一部として使用することができる。これらは例の限定された選択肢にすぎず、分離された層はあらゆるデバイスおよびあらゆる機能層に使用できることは、当業者には理解されよう。これらの例示的デバイスの一部のわずかな選択肢が本開示において示されているが、本明細書において開示される教示は明示的に示されない他のデバイスに適用可能である。0016ステップ125は、オプトエレクトロニクスデバイスの所望の機能に必要な所定の厚さを有する分離層を提供することを含む。ステップ125において、層の厚さは、材料を加えたり除去したりすることによって変化させることができ、それによって、1つ以上の物理的および/または光電気的な設計基準に適合させるために選択されたほぼ所定の厚さを有する層を得ることができる。このほぼ所定の厚さは、後述の技術、および明示的に言及していないが当技術分野において周知である他の技術を使用して実現することができる。一部の例示的技術を詳細に議論する前に、これらの技術が一般に、層の厚さを増加させるために使用される技術、および層の厚さを減少させるために使用される技術2つの広い分類に分けられることに留意されたい。0017分離された層が薄すぎて設計基準に適合しない場合は、複数の周知の技術を使用して材料を加えることによってその厚さを増加させることができる。このような技術としては、化学気相堆積、スパッタリング、あるいは結晶または非晶質材料の成長のために使用される他の技術が挙げられるが、これらに限定されるものではない。層に材料を加える他の手段は、当業者に周知であり、本開示においてさらに記載する必要はない。使用する技術を決定することができるさらなる要因の1つは、追加の材料が、ホモエピタキシーまたはヘテロエピタキシーで堆積されるかどうかである。このさらなる要因は任意選択的に使用することができるが、本開示の教示から逸脱せずに、堆積技術決定するため他の多くの要因も使用できることが、当業者には理解されよう。0018さらに、ステップ125におけるさらなる材料の堆積後、結晶または非晶質、ホモエピタキシャルまたはヘテロエピタキシャル、あるいは言及されない任意の他の特徴も、層は、結晶粒組織を変化させることによってさらに改質することができる。結晶粒組織が変化することによって、次に、層のオプトエレクトロニクス特性を変化させることができる。たとえば、結晶粒度を増加させるために層をアニールすることで、電荷担体移動度も増加し、電荷担体移動度に依存するデバイス性能の側面も向上する。結晶粒組織を変化させるために使用される例示的技術としては、急速熱アニール、炉内アニール、アルゴンイオンレーザーアニール、金属誘導結晶化、帯域溶融再結晶、および当技術分野において周知のその他の結晶粒改質技術が挙げられる。層の厚さを増加させるさらなる技術は、参照により本明細書に援用される’152号出願の29ページに概略が示される一連の技術から選択することができる。0019ステップ125において分離された層が厚すぎて設計基準に適合しない場合、材料を除去する例示的技術としては、ステップ115の方法で先に使用した分離方法の繰り返し、固有の劈開面または他の弱い面に沿った劈開、湿式化学エッチング、反応性イオンエッチング、またはプラズマエッチングが挙げられるが。これらに限定されるものではない。これら、および当技術分野において周知の他の材料除去技術を使用することで、本開示の教示から逸脱することなく、機能素子の所望の厚さを実現することができる。層の厚さを減少させるさらなる技術は、参照により本明細書に援用される’152号出願の28ページに概略が示される一連の技術から選択することができる。0020分離された層の厚さに関連し、上位ステップ110のすべてのステップに適用可能な特徴の1つは、約100nm未満まで、任意選択で約10nm未満まで層を薄くすることによって、層を形成する材料の固有のバンドギャップよりも層のバンドギャップを増加させることが可能なことであるが、バンドギャップが増加する実際の厚さは、層の組成に依存して100nm~10nm未満の間で変動しうる。たとえば、ある材料では分離された層の厚さを約50nm未満に調節することで、所望のバンドギャップ調整を行うのに十分となり、一方別の材料では約30nm未満の厚さに調節する事が必要となりうる。したがって、使用される方法とは無関係に、ステップ115、120、および125は、層のバンドギャップを調整して、デバイスの所望のオプトエレクトロニクス特性にさらに適合させるために、単独または組み合わせて使用することができる。この特徴については、図4および5と関連して以下により詳細に議論する。0021以上のステップ115、120、および125の説明は、これらのステップの特定の順序を示すことを意味しない。たとえば、層を、ステップ115においてドナーから分離し、その厚さをステップ125で変更し、ステップ120でデバイス中に組み込むことができる。別の一例においては、所定の厚さを得るステップ125を最初に行い、続いてステップ120を行い、次にステップ115を行うことができる。さらに、ステップ115、120、125の中の複数を互いに同時に行うことが可能なことに留意されたい。たとえば、層をドナーから取り外すステップ115によって、所望の値の層の厚さが得られる場合は、所定の厚さを得るステップ125は、取り外すステップ中に実質的に含まれる。理解できるように、上位ステップ110のさらに別の順序が、本発明の開示から逸脱することなく可能である。0022上位ステップ110中または後の任意の時点、ならびにステップ115、120、および125と関連する任意の時点で、調節の前、最中、または後の分離層の厚さを測定することが望ましい場合がある。分離層の厚さは、目盛り付きキャリパーまたはマイクロメーターなどの機械的手段によって、あるいはその他の手段によって測定することができる。このような手段としては、光学的楕円偏光法、他の光学技術、音響技術、ならびに当業者に周知の他の直接的および間接的測定方法が挙げられる。この任意選択的な測定の終了後、前述のいずれかの技術を使用して厚さをさらに減少または増加させることができる。0023引き続き図1を参照すると、上位ステップ110の終了後、ステップ130において得られたデバイスが電気回路中に一体化される。図6は、この例では電池608を含む電気回路604中に組み込まれている、上位ステップ110で製造されたデバイス600で、このことを概略的に示している。当然ながら、図6は非常に簡略化されており、実際の回路は、通常ははるかに複雑であることは、当業者には容易に理解されよう。さらに、電池608は、任意の好適な電源で置き換えることができ、回路が反対方向に動作する場合は、任意の受電回路または記憶装置でも置き換えることができることは、当業者には理解されよう。0024ここで図2に戻ると、ドナー200が本来薄層状の半導体である一例において、薄層204A~Dは、薄層間のギャラリー208A~Cを通過して延在するファンデルワールス結合などの弱い結合によって互いに会合している。複数の理由で、この種の物理的構造は、本開示、およびオプトエレクトロニクスデバイスの製造に適している。理由の1つは、層間結合が弱いため、少数の薄層204A~Dをドナー200から容易に取り外せることである。次にこのため、オプトエレクトロニクスデバイス中での薄層204A~Dの使用が容易にとなる。前述したように、このドナー200の特徴を使用することで、図1に示され、それと関連して説明した方法が容易となりうる。0025図2に示されるドナー200などの特定の本来薄層状の半導体ドナーの物理的構造が本開示に適している別の理由は、薄層204A~Dは薄いので多くの場合で約1nm~約10nm程度、それらをサブミクロンの寸法の機能素子中に使用できることである。従来のオプトエレクトロニクスデバイスは、複数の層成長/堆積プロセスを使用して通常は形成されるが、前述の弱い結合のため、好適なドナーから1つまたはいくつかの薄層からなる層を単に分離することによって、ドナー200からデバイスの機能部品を得ることができる。さらに、ドナー200は、ほぼあらゆる方向に成長させることができるので、単にサブミクロン用途に限定されるものではない。また、以下により詳細に議論するように、薄層204A~Dの十分に薄いグループは、それらの厚さが電荷担体のドブロイ波長層の組成に依存して約1nm~100nmの間に近づくため、量子閉じ込め層として使用することができる。0026ドナー200などの本来薄層状のドナーの物理的構造が本開示に適しているさらに別の理由は、c軸に沿った層204A~Dのナノメートルスケールの厚さとは対照的に、a-b面における結晶寸法が長さ数ミリメートルまたは数センチメートル以上となりうることである。この物理的異方性により、機能素子のc軸に沿った厚さが数ナノメートルとなり、a-b面がはるかに大きいことが要求される用途に薄層状半導体ドナーを使用することができる。以上3つの理由を明らかにしたが、本開示を考慮すれば他の理由も当業者には明らかとなるであろう。0027本開示の広い教示を推進する目的でドナー200として使用できる薄層状半導体材料の一部の例としては、GaS、GaSSe、2H-SnS2、ZrS3、HfS2、HfS3、WS2、CdPSe3、SnPS3、Cu3PS4、Cu6-xPS5I、Ga2Se3、ZnIn2S4、GaSe1-xSx、GaS1-xSex、BiI3、Bi2S3、Bi2Se3、Bi2Te3、CrBr3、Fe3S4、FeCl3、FeBr3、GaTe、GeS、GeSe、Ga2S3、Ga2Se3、Ga2Te3、GeS2、GeAs2、GaSe1-xTex、GaSe1-xSx、HgI2、HfS2、HfS3、HfSe2、HfSe3、InS、InSe、In0.52Se0.48、In2S3、In2Se3、In2Te3、MoS2、MoSe2、MoTe2、M2PS3、M2PSe3、2H-MoS2、Mo1-xWxSe2、NbS2、NbSe2、PbI2、PtS2、PtSe2、ReS2、ReSe2、SnS、SnSe、SnS2、SnSe2、SbI3、SiS、Sb2S3、SnSe2-xSx、SnS2-xSex、Sb2Se3、Sb2Te3、TiS3、TiCl3、TiBr3、1TTaS2、2HTaSe2、3RTaSe2、TiX2X=S、Se、WSe2、ZrS2、ZrS3、ZrSe2、ZrSe3、ZrS1-xSex3、MnIn2Se4、MgIn2Se4、ZnmIn2Sm3m=1、2、3、4、5、GemBi2Tem3、Pb2Bi2Se5、Bi2Te2S、FeAl2S4、GaPS4、MoSxSe2-x、WSxSe2-x、MoSexTe2-x、MoxW1-xSe2、MnPSe3、FePS3、FePSe3、NiPS3、CdPSe3、SnPS3、SnPSe3、In2/3PSe3、PdPS、PdPSe、Pd3PS42、Cu3PS4、Cu6-xPS5Iが挙げられるが、これらに限定されるものではない。実際、これらの例示的薄層状材料、および列挙されていない他の薄層状材料を、本明細書において開示される広い教示のいずれかに使用することができる。0028ドナー200として使用できる具体的な材料の1つはGaSeである。この本来薄層状の材料は、その化学量論的および非化学量論的配合物において、真性半導体となったり、ドープすることでn型またはp型の半導体となったりすることができる。その基本バンドギャップは、約1.98eV~2.2eVの範囲内である。この材料の性質は、本開示において後に説明するように、ドナー200からGaSeの十分薄い層を分離することによってさらに調節することができる。十分薄い場合、GaSe層のバンドギャップを、約2.0eV~2.7eVの範囲内まで増加させることができる。この後者のシフトによって、オプトエレクトロニクス機能素子としてGaSeを有するLEDが、約450nm~約620nmの波長の光を発することが可能となり、この波長は好都合なことに可視光スペクトルの緑色部分を含んでいる。0029ドナーのバンドギャップが約2.0eV~2.7eVの間である場合に、GaSeをドナー200として使用できるが、異なるバンドギャップを有する他の薄層状材料をドナーとして使用することもできる。たとえば、約1.8eV~約2.5eVのバンドギャップを有する薄層状材料をドナー200に使用することができる。この範囲内のバンドギャップを有する組成物としては、ZrS3、HfS2などが挙げられるが、これらに限定されるものではない。別の例においては、ドナー200は、約2.5eV~約4.5eVのバンドギャップを有する薄層状材料から形成することができる。この範囲内のバンドギャップを有する組成物としては、GaS、ZnIn2S4、GaSe1-xSx、GaS1-xSexなどが挙げられるが、これらに限定されるものではない。0030引き続き図2を参照すると、本開示の教示は、ドナー200は、本来薄層状であることが必要なわけではなく、製造された薄層状材料をも含む。この場合、薄層204A~Dは、人工的な薄層、すなわち製造された薄層と見なすことができる。たとえば、ある実施形態においては、ドナー200は、半導体紙形成semiconductor-paper-formingプロセスを使用して、微結晶を整列させ、それらから製造された薄層状構造を形成することによって製造することができる。このプロセスでは、異方性の粒子を流体媒体中に懸濁させる。次に、これらの粒子を基板上に堆積すると、粒子が異方性形態であるために、粒子が自己整列する。次にこの自己整列プロセスによって、基板上に少なくともほとんどが整列した粒子の層が形成される。次に、バインダー、圧力、温度、またはその他の手段を使用して粒子を互いに結合させることで、一体化したシートを形成することができる。このプロセスを繰り返すことによって基板上に複数のシートを積み重ねることができ、それによって図2に示す構造を形成することができ、製造された薄層204A~Dは、整列した粒子から製造された複数のシートに相当する。このような製造された薄層を形成するための例示的技術は、参照により本明細書に援用される’152号出願の104~108ページにおいて議論されている。0031製造された薄層状材料の別の一例は、基板上に直接微結晶を堆積することによって形成される。この例においては、材料の微結晶を基板上に堆積し、層状の製造された薄層構造を形成するために圧力および/または温度で処理する。微結晶は、基板上に堆積したときに自己配向してテクスチャーを有するフィルムとなるように、寸法異方性であってよい。このような製造された薄層を形成するための例示的技術は、参照により本明細書に援用される’152号出願の98~104ページにおいて議論されている。0032図3に戻ると、ドナー300は、製造されたドナーの別の例示的一実施形態である。一例においては、層304は代用基板308上に堆積され、それによって、堆積された層と代用基板との間の層/代用基板界面312において弱い面が存在する。一例においては、GaSeが層304に使用され、たとえばZnSでできた代用基板308上に堆積される。別の例においては、二硫化モリブデンを層304に使用することができる。さらに別の例においては、最初にモリブデン金属箔を代用基板308として機能させることができ、次にその場でセレン化してMoSe2の最上層を形成し、それによって層304を形成することができる。以上の例においては、層304は、形成された後、たとえば図1の方法100の上位ステップ110により、基板308から分離されて、デバイス中に組み込まれる。0033別の実施形態においては、ドナー300がなくなるまでに、複数の層を分離することが可能な、薄層状の層として層304を製造することができる。たとえば、黒鉛またはグラフェンの配向層状コーティングを、ニッケル金属箔でできていてよい代用基板308の上に、層304として堆積することができる。別の一例として、代用基板308がニッケルコーティングされたシリコンであり、その上に黒鉛またはグラフェンの層状コーティングが堆積されて、層304が形成される。適切な熱処理および冷却下で、炭素自体が層状の黒鉛/グラフェンコーティングとして配向する。本開示の教示は、黒鉛/グラフィームだけでなく、本開示全体で記載されているものなどの多くの他の異なる化学組成にも適用可能であることは、当業者には理解されよう。0034層304の形成に使用できる別の無機材料の一群は、ジカルコゲニド類である。これらの材料は、ヨウ素蒸気輸送を用いて代用基板308上に堆積し、それによって層304を形成することができる。適切に処理すれば多くの他の材料が、適切な代用基板308上に堆積した後で層304として機能することができ、層/代用基板界面312と平行な劈開面を形成できることは、当業者には理解されよう。さらに、異なる化学組成、格子構造、および結晶形態を有する複数の層を、前述の教示を用いて連続して堆積し、それによって複数の副層を有する層304を形成することができ、各副層は異なるオプトエレクトロニクス特性を有する。次に、これらの層は、複合層304が得られるように全体として分離したり、または別々に分離して、図1の方法100に関して前述したようにデバイスの機能素子として使用することができる。0035引き続きより詳細に図3を参照すると、本来薄層状の半導体ドナーの高配向構造と類似の方法で、単結晶膜を代用基板308上にエピタキシャル堆積し、それによって層304を形成することができる。堆積方法は、当技術分野において周知であり、そのような方法としては、化学気相堆積を用いたホモエピタキシャル堆積およびヘテロエピタキシャル堆積、分子線エピタキシー、スパッタリング、ならびにその他の技術が挙げられる。ヘテロエピタキシャル堆積の一例においては、代用基板308の格子定数が層304の格子定数とほぼ等しくすることができる。別の一例においては、これらの格子定数が大きくずれ得る。GaSeなどの一部の薄層状ドナー材料では、エピタキシャル不整合に対応可能なそれらの結晶構造に固有の適合性を有することができるので、このようなずれが許容されうる。0036図3の文脈で、および実際には本開示全体において、代用基板308は、使い捨てまたは再利用可能のいずれであってもよく、層304は永続的な接合または可逆的接合のいずれかによって取り付けることができる。代用基板308を選択するために使用される可能性のある特徴としては、格子定数、剛性、可撓性、透明度、および導電率が挙げられるが、これらに限定されるものではない。0037図3に示される例のより具体的な一実施形態においては、層304として機能する薄層状の半導体GaSeを、代用基板308として機能するZnS単結晶基板上に成長させることができる。GaSe結晶が十分な厚さまで成長した後、本明細書において開示されるように、後のオプトエレクトロニクスデバイスの製造のために、結晶から層を劈開または他の方法で分離することができる。本開示において議論される他の種類の代用基板308の材料および層304の材料をこの教示に使用することもできる。他の層304の例としては、熱分解窒化ホウ素、熱分解黒鉛、および加圧下で処理されたそれらの高配向の種類のものが挙げられるが、これらに限定されるものではない。0038前述したように、代用基板308と層304との間の接合は、永続的とすることも可逆的とすることもできる。可逆的接合によって、ドナー304の好都合な除去が容易となり、代用基板308の任意選択的な再利用が容易となる。例示的可逆的接合方法としては、真空チャックまたは静電チャック、液体の毛管現象および/または表面張力特性を利用する技術、陽極接合、光学的接触接合、共晶接合、はんだ接合、熱圧着接合、フリット接合、ワックス類、にかわ類、シリコーン類、接着剤、ポリマー類、およびその他の可溶性コーティングが挙げられるが、これらに限定されるものではない。可逆的接合の他の方法は、当技術分野において周知であり、本開示の広い教示から逸脱することなく使用することができる。0039代用基板308に使用できる例示的材料としては、ポリマー、金属、紙、布地、ガラス、セラミック、およびそれらの組み合わせが挙げられるが、これらに限定されるものではない。金属基板の例としては、アルミニウム、銅、鋼、炭素鋼、マグネシウム、ステンレス鋼、チタン、超合金、鉛、ニッケル、真鍮、金、銀、白金、ロジウム、インコロイ、インコネル、鉄、モリブデン、モネル、ニクロム、クロム、タンタル、スズ、タングステン、亜鉛、はんだSb/Tn、インバー、コバールなどが挙げられる。これらの金属のそれぞれの合金を使用することもできる。さらに、金属は、焼き戻しを行わないことも行うこともできる。導電性基板材料のさらなる例としては、黒鉛シート、ならびにカーボンナノチューブのシート、フィルム、および箔が挙げられる。絶縁体基板材料は、天然とすることも合成とすることもでき、酸化物、硫化物、セレン化物、テルル化物、フッ化物、塩化物、臭化物、ヨウ化物、ホウ化物、窒化物、炭化物、リン化物、ヒ化物、ケイ化物、ガラス、ポリマーシートを有するガラス、セラミックマット、セラミックペーパー、またはセラミック繊維、あるいはそれらのあらゆる組み合わせを有する化学組成を有することができる。半導体基板材料は、シリコン、ゲルマニウム、AlGaAs、GaAs、GaP、InP、ZnO、ZnS、ZnSe、GaN、およびその他の類似の材料とすることができる。有機材料としては、有機ポリマー、無機ポリマー、有機金属ポリマー、複合有機/無機ポリマー系を挙げることができる。ポリマーの例としては、たとえばポリエトリエンテレフタレートPET、ポリエチレンナフタレートPEN、ならびにポリエーテルスルホンPES、ポリイミド類、またはTransphan商標などの高温ポリマーを挙げることができる。他の例としては、E-CTFE、E-TFE、PTFE、FEP、およびHDPEが挙げられる。合成樹脂としては、熱可塑性樹脂および熱硬化性樹脂の両方、たとえばポリオレフィン類、たとえばポリエチレン、ポリプロピレン、エチレン-プロピレンコポリマー類、およびエチレン-酢酸ビニルコポリマー類EVA類が挙げられる。合成樹脂としては、環状ポリオレフィン類;変性ポリオレフィン類;ポリ塩化ビニル;ポリ塩化ビニリデン;ポリスチレン;ポリアミド類;ポリアミド-イミド類;ポリカーボネート類;ポリ-4-メチルペンテン-1;アイオノマー類;アクリル樹脂類;ポリメタクリル酸メチルPMMA;アクリロニトリル-ブタジエン-スチレンコポリマー類ABS樹脂類;アクリロニトリル-スチレンコポリマー類AS樹脂類;ブタジエン-スチレンコポリマー類;ポリオキシメチレン;ポリビニルアルコールPVA;エチレン-ビニルアルコールコポリマー類EVOH類;ポリエステル類、たとえばポリエチレンテレフタレートPET、ポリブチレンテレフタレートPBT、およびポリシクロヘキサンテレフタレートPCT;ポリエーテル類;ポリエーテル-ケトン類PEK類;ポリエーテル-エーテル-ケトンPEEK類;ポリエーテル-イミド類;ポリアセタールPOM類;ポリフェニレンオキシド類;変性ポリフェニレンオキシド類;ポリスルホン類;ポリフェニレンスルフィドPPS;ポリエーテルスルホン類PES類;ポリアリーレート類;芳香族ポリエステル類液晶ポリマー類;ポリテトラフルオロエチレン;ポリフッ化ビニリデン;他のフッ素樹脂類;熱可塑性エラストマー類、たとえばスチレン型、ポリオレフィン型、ポリ塩化ビニル型、ポリウレタン型、ポリエステル型、ポリアミド型、ポリブタジエン型、トランス-ポリイソプレン型、フッ素ゴム型、および塩素化ポリエチレン型;エポキシ樹脂類;フェノール樹脂類;尿素樹脂類;メラミン樹脂類;不飽和ポリエステル類;シリコーン樹脂類;およびポリウレタン類;ならびにこれらの合成樹脂から本質的になるコポリマー類、ブレンド類、およびポリマーアロイ類がさらに挙げられる。たとえば、少なくとも2つの層からなる複合体として、これらの合成樹脂の1種類以上を使用することができる。0040上記材料の多くによって、特定の用途に適合させるために必要に応じて代用基板308を可撓性にすることができることに留意されたい。この可撓性は、たとえば、未来の可撓性ディスプレイおよび可撓性マクロエレクトロニクス、ならびに一般的なエレクトロニクスプラットフォームに関する場合に多くの実際的な含意を有する。たとえば、本開示の方法により製造される可撓性電子部品は、共形的すなわち、曲線に適合し、そのように湾曲したまま維持できる、可撓性すなわち、加えられた力の下で曲がり、加えられた力を除去したときに元の形状に戻ることができる、ロール可能すなわち、物体、たとえば円筒の周りに巻き付けることができ、力を加えることで出したり戻したりできる、および/または折りたたみ可能すなわち、加えられた力の下で軸に沿って折りたたんだり戻したりすることができるにすることができる。共形的、可撓性、ロール可能、および折りたたみ可能な電子部品は、特定の用途に使用される可撓性基板とともに、本開示の教示を使用して製造することができることが、当業者には容易に理解されよう。さらに続いて可撓性基板は、好適なロールツーロールまたはリールツーリール環境における製造が可能となる。0041ドナー304が代用基板308の上に堆積される前述の方法の実施形態では、ドナーの薄層状特性を維持するまたは向上させるあらゆる堆積技術を使用することができる。このような技術としては、PVD、フィラメント蒸着蒸発、RF加熱、電子ビーム、イオンアシスト電子ビーム、スパッタリング、ダイオードスパッタリング、マグネトロンスパッタリング、DCスパッタリング、バイアススパッタリング、RFスパッタリング、レーザー反応堆積、パルスレーザー堆積PLD、原子層堆積ALD、IBAD、MBE、MVD、CVD/熱CVD/LPCVD/PECVD/APCVD/HDPCVD/ECR-PECVD/LTPECVD/MOCVD/PVD/熱線CVD、ゾルゲル、蒸発、分子線MB蒸着、イオンプレーティング、電気めっき、浸漬めっき浸漬、浸漬コーティング、無電解めっき、スピンコーティング法、スプレーコーティング法、プラズマ熱スプレーコーティング、およびロールオンコーティング法、印刷法、転写法、インクジェット法、粉末ジェット法、ラングミュアブロジェット法またはシュナイダーピカードSP法などのその変形形態、動的表面張力法DST、湿式静電転写、鑑識静電転写、スロットダイ押出、エレクトロスプレーまたは静電コーティング空気電解質、エレクトロウエッティング、プラズマ熱スプレー、エレクトロスプレー、ならびに当技術分野において周知の他の技術が上げられるが、これらに限定されるものではない。0042引き続き図3を参照すると、必要に応じ、急速熱アニールRTA、急速熱処理RTP、炉内アニール、ランプアニール、アルゴンイオンレーザーアニール、ELAエキシマレーザーアニール、位相変調ELA、SA-ELC、金属誘導結晶化MIC、金属誘導横方向結晶化MILC、帯域溶融再結晶ZMRを使用して、層304を再結晶させることができる。これらが、堆積された膜を再結晶させたり、他の方法で結晶粒組織を変化させたりするために使用できる技術を選択したものに過ぎないことは、当業者には理解されよう。0043ここで図4および5に戻ると、バンドギャップは本来材料に固有の性質であるが、素子中に量子閉じ込め効果を誘導するために、オプトエレクトロニクス機能素子の厚さを100nm未満、任意選択的に10nm未満に調整することで、バンドギャップを調整可能である。厚さとバンドギャップとの間のこの関係が、図4のグラフ400に示されており、たとえば前述の劈開によってオプトエレクトロニクス機能素子を薄くすることによって、この関係を故意に利用することができる。さらに、図5の500に示されているように、量子閉じ込め効果のため、少なくとも1つの寸法が500オングストローム未満、好ましくは10オングストローム未満である構造の場合に、バンドギャップのシフトが強められる。量子閉じ込め効果は、層の化学組成に依存して1nm~100nmの多数の層厚さのいずれかで可能となることは、当業者には理解されよう。前述のように、劈開、または前述の他の好適な手段によって分離層の厚さを調節することによってバンドギャップを調整することに加えて、インターカラントを用いてバンドギャップを変化させることもできる。薄層状半導体ドナーおよびpn接合0044前述したように、たとえば図1の方法100を使用して、薄層状ドナーから分離された層をデバイス/回路中に組み込むことができる。特定の一例として、図7は、pn接合804を有し好適なドナーから分離された層808を含むオプトエレクトロニクスデバイス800図8Gの形成において方法100のステップ105および上位ステップ110を使用する方法700を示している。読み続けることで明らかとなるが、方法700のステップは、同等の結果を得るために、必ずしも記載の順序で行う必要はない。さらに、PIN接合に基づくデバイス、ヘテロ接合に基づくデバイスなどの多くの類似のデバイスを、記載のステップを用いて製造できることは、当業者には理解されよう。0045これより図8A~Gおよび図7を参照すると、方法700のステップ705において、薄層状半導体ドナー812図8Aは、本開示の別の箇所に記載した要因および基準に基づいて選択される。pn接合を製造するために、ドナー812は、通常、n型またはp型のいずれかの半導体としてドープされる。記載されるようにpn接合804の反対側図8Gが反対極性にドープされるのであれば、ドーパントの種類は図7の方法の目的とは実質的に無関係である。当技術分野において周知であるが、使用可能なドーピング技術としては、イオン注入、間隙形成、熱処理などが挙げられる。さらに、前述したように、ドーピングは、薄層状ギャラリーに入り込むインターカラントを使用して行うこともできる。0046図8Aを続けると、ドナー812を選択した後、ドナーの表面816を、任意選択のステップ710で処理することができる。この任意選択のステップは、通常、ドナー812の表面816を洗浄することを含む。洗浄技術は当技術分野において周知であり、特に湿式または乾式化学エッチング、プラズマ洗浄、UHVアニールが挙げられる。0047ステップ715において、完成したオプトエレクトロニクスデバイス800図8Gが一部となる回路図示せずの導体などの1つ以上の他の要素との電気的接触を促進するために、ドナー812の表面816の上にコンタクト820図8Bが堆積される。デバイス800の意図される用途に依存するが、コンタクト820は透明または不透明のいずれであってもよい。たとえば、意図される用途が発光である場合、放出された光の透過を促進するためにコンタクト820を透明とすることができる。コンタクト820に使用できる透明材料としては、透明導電性酸化物、透明導電性窒化物、透明導電性オキシ窒化物、有機導電性ポリマー、ならびにマトリックス中に分散された導電性フィラーまたはナノ構造が挙げられるが、これらに限定されるものではない。他の用途では、コンタクト820を不透明とすることができる。コンタクト820に使用できる不透明材料としては、Al、Ag、Au、Cuなどの金属、およびその他の導電性元素、ならびにそれらの合金が挙げられるが、これらに限定されるものではない。これらのそれぞれの分類の材料の具体例は、当技術分野において周知であり、本明細書において記載する必要はない。さらに、同様に当技術分野において周知であるように、限定するものではないが閉じ込め層または電子ブロッキング層などのさらなる層を、コンタクト820とドナー812との間に挿入することができる。0048ステップ720において、たとえばデバイス800の製造を促進するために、基板824図8Cがコンタクト820に取り付けられる。次に、コンタクト820を基板824に接合することで、コンタクト/基板接合部828が形成される。基板824は、一時的とすることも永続的とすることもでき、代用基板と関連して記載したものなどの前述の材料から製造することもできる。同様に、図3と関連して前述した可逆的および永続的接合方法を、基板824のコンタクト820への接合にも適用できる。基板824は、製造されるデバイスの性質、およびその機能を果たした後にそのまま残留した場合に基板に生じる影響などの複数の要因に依存して、一時的、中継的、または永続的な代用基板とすることができる。基板824の性質、および所望の接合の種類に依存するが、コンタクト/基板接合部は、任意選択のステップ725において硬化させることができる。さらに、pn接合804図8GがLED中での使用が意図される場合、基板824は、発光を向上させる特徴を含むことができる。たとえば、基板824は、その上に堆積される多数の追加の層またはコーティングのいずれか1つを有することができる。このような層としては、反射防止、指紋防止、帯電防止、腐食防止、化学弾性、UV保護、導電性、偏光、および耐引っかき性の個別のおよび互いの組み合わせのコーティングが挙げられるが、これらに限定されるものではない。さらに、デバイスからの発光を増加させるために、基板824のテクスチャー加工、粗面化、またはパターン化を行うことができる。当業者によく認識されているように、他の選択肢を組み込むことができる。0049図8Dに示されるステップ730において、基板824に取り付けられたまま維持されるコンタクト820に取り付けられた層が残るように、所望の位置でドナー812から層808が分離される。層808は、後述のさらなる処理の後に、pn接合804図8Gの一方の側を形成する。層808をドナー812から分離した後、図1に関連して前述したように、デバイス800の設計に適合させるのに厚さが十分かどうかを決定するために、任意選択のステップ735においてその厚さを測定することができる。同様に、必要であれば任意選択のステップ740図8Eにおいて、デバイス設計基準に関して望ましい場合には、前述の方法および当業者に周知の方法を用いて層808の厚さを増加させたり減少させたりすることができる。0050図8Fで示されるステップ745において、分離層808のドーピングの型とは反対のドーピングの型を有する、反対極性にドープされた層832を成長、堆積、または他の方法で層に取り付ける。反対極性にドープされた層832を成長させることができるが、別の一実施形態は、分離層808のドーピングに対して反対のドーピングの型を有する別の薄層状分離層を取り付けるステップを含む。この別の実施形態においては、反対極性にドープされた分離層832は、フュージョンボンディングまたは当業者に周知の他の技術を用いて分離層808に取り付けることができる。反対極性にドープされた層832は、本出願に記載の技術、たとえば劈開、スパッタリング、分子線エピタキシー、化学気相堆積、および当技術分野において周知のその他の技術のいずれかを用いて、層808と接触して配置することができる。反対極性にドープされた層832は、同じ材料であるが反対極性にドープされた材料を層808上にエピタキシャル成長または堆積させることによって、ホモエピタキシャル層を形成することもできる。別の例においては、反対極性にドープされた層832は、異なる材料の反対極性にドープされた材料であってよく、それによってヘテロエピタキシャル層を形成することができる。反対極性にドープされた層832はエピタキシャル成長させる必要はまったくなく、有機、ならびに無機、半導体材料から作製することさえ可能である。さらに、反対極性にドープされた層832は、単結晶であってもなくてもよい。当業者であれば理解できるように、デバイス800図8Gの設計基準は、pn接合804がヘテロ接合、ホモ接合、エピタキシャル成長、ドープされたもの、またはそれらのあらゆる組み合わせのいずれとなるかの選択の指針となる。堆積後、本開示の他の箇所に記載されるように、結晶粒組織および転位密度を変化させるために層832をアニールすることができる。0051図8Gで示されるステップ750において、反対極性にドープされた層832の上に第2のコンタクト836が堆積される。第2のコンタクト836の特徴は、ステップ715と関連して前述したコンタクト820の特徴と同じであってよく、さらなる説明は不要である。同業者であれば理解できるように、LEDまたは他のオプトエレクトロニクスデバイスとしての性能が可能となるおよび/または向上するようにするため、別の層をpn接合804に加えることができる。このような層の例は前述しており、さらには正孔注入層、正孔ブロッキング層、正孔輸送層、電子注入層、電子ブロッキング層、電子輸送層、クラッディング層、分布ブラッグ反射層などが挙げられる。量子閉じ込め構造としての薄層状ドナー0052薄層状材料から得られる層などの層は、層の少なくとも1つの寸法が電荷担体のドブロイ波長程度である場合に量子閉じ込め構造として機能することができる。ドブロイ波長未満である1、2、または3つの寸法を有する構造は量子閉じ込め層と呼ばれることが多いそれぞれ量子井戸、量子細線、および量子ドットとも呼ばれる。前述したように、少なくとも1つの寸法がドブロイ波長程度となるためには約100nm未満となる必要があるが、実際の寸法の値は、層の化学組成によって変動する。この点に関して、<50nm程度の薄層厚さを有する薄層状ドナーの場合、わずか数層の薄層を分離することによって量子井戸を形成することができ、それによってドブロイ波長程度の分離層を得ることができる。しかし、薄層状の層が量子井戸としての機能に限定されるものではない。別の例においては、量子細線が形成されるように、薄層状の超格子1つ以上のデカルト軸図2に示されるに沿ってさらに分割することができる。0053図4および5に関して前述したように、量子閉じ込め構造は、その構造を形成する材料に固有のバンドギャップをシフトさせることができる。特に層の1つ以上の寸法が100nm未満、好ましくは約10nm未満に減少すると、バンドギャップが増加する。次にこのバンドギャップのシフトによって、機能層が発光デバイス中に使用される場合には放出される光の波長が短くなる。層バンドギャップを意図的にシフトさせる量子閉じ込め構造は、排他的なものではないが図10A~Kと関連する図9の方法900によって示される教示などの本開示の教示に使用することができる。0054これより図10A~Kおよび図9を参照すると、方法900は、本明細書に開示される供与層技術を使用して作製された量子閉じ込め層1004たとえば、約100nm以下の厚さを有するデバイス1000図10Iの製造に関する。方法900は、前述の要因などに基づいて量子閉じ込め層1004を得るための単結晶ドナー1008図10Aが選択されるステップ905で始まる。ドナー1008は、真性半導体とすることも、ドープしてn型またはp型の半導体とすることもできる。たとえば図7に示される方法700のステップ710と関連して前述した洗浄技術のいずれかを使用して、表面1010などのドナー1008の表面は、ステップ910において任意選択的に洗浄される。0055選択し、任意選択で洗浄した後、図10Bで示されるステップ915において、p型またはn型のいずれかのヘテロエピタキシャル層1012がドナー1008上に堆積される。ある例では、ヘテロエピタキシャル層1012は、薄層状半導体層1004のバンドギャップよりも大きいバンドギャップを有する。ヘテロエピタキシャル層1012の製造に使用されるヘテロエピタキシャル材料としては、Si、Ge、Si1-xGex、GaN、GaP、GaAs、InP、InAs、GaAsP、InAsP、GaInP、GaInAs、GaInAsP、ZnS、ZnSe、CdS、CdSe、CdTe、CdSSe、PbSe、PbTe、HgSe、HgTe、PbS、水素化非晶質シリコン、AlGaAs、GaSb、InSb、HgCdTe、ZnCdS、ZnCdSe、ZnO、In2O3、SnO2、Ga2O3、CdO、PbO2、InGaZnO、ZnSnOZTO、ITO、NIO、ZnInOZIO、WO3、カドミウムインジウムアンチモン酸化物、および他の多成分非晶質酸化物MAOの非晶質、ナノ結晶、マクロ結晶、および多結晶の相を挙げることができるが、これらに限定されるものではない。0056図10Cに示されるように、ステップ920において、たとえば前述の技術により、コンタクト1016がヘテロエピタキシャル層1012の上に堆積される。また、図7の方法700のステップ720、725、730と同様に、図9の方法900のステップ925、930、および935において図10Dおよび10Eも参照されたい、それぞれ、基板1020がコンタクト1016に取り付けられ、その組立体は、基板とコンタクトとの間の接合部を増加させるために任意選択で硬化され、閉じ込め層1004がドナー1008から分離される。図10Fに示されるように、層1004の厚さを、任意選択でステップ940で測定することができ、図7の方法700のステップ735および740と関連して前述した技術を使用して、任意選択でステップ945において厚さを増加させたり減少させたりすることができる。0057図10Gに示されるステップ950において、層1012とは反対極性にドーピングされた第2のヘテロエピタキシャル半導体層1024が、分離層1004の残存する自由表面上に堆積する。層1012と同様に、層1024のバンドギャップは、閉じ込め層1004のバンドギャップよりも大きくなることができる。図8A8Fと同様に、ステップ955図10Hで示されるにおいて、本開示の教示により第2のコンタクト1028が層1024の残存する自由表面上に堆積される。反対極性にドープされた層1024はエピタキシャル成長させる必要はまったくなく、有機、ならびに無機、単結晶または非単結晶、半導体材料から製造することさえ可能である。方法700と同様に、方法900の上記のステップは、同等の結果を得るために、必ずしも記載の順序で行う必要はない。0058別の例示的一実施形態は、分離層1004が、量子閉じ込め層として機能するには大きすぎる厚さを有することを除けば、直前の実施形態と類似しているデバイスである。すなわち、分離された層1004の厚さが約100nmを超えることを除けば、デバイス1000を方法900により、図9および10A~Iに記載されるように作製することができる。この実施形態においては、ヘテロエピタキシャルからの電子および正孔の再結合のため、分離層1004は、量子閉じ込め層ではなくエレクトロルミネッセンス層として機能する。0059上記構造を使用する、および/または前述の技術を使用して作製されるエレクトロルミネッセンスの実施形態、および他のエレクトロルミネッセンス構造は、任意の数の方法で修正することができる。たとえば、放出される光の色は、本開示の教示による薄層状半導体の厚さを変化させることによって変更可能である。放出される光の色は、その波長が発光層のバンドギャップと関連するため、変更可能である。バンドギャップは、本来材料に固有の性質であるが、部分的には、図4および5と関連して前述され、本開示の他の箇所に記載されるように、層の厚さとも関連する。したがって、放出される光の色は、半導体ドナー、およびそれより得られる層厚さを選択することによって調整することができる。実際には、分離された半導体層の厚さは均一である必要はない。たとえば、複数の光の波長を放出するデバイスを製造するために、前述の技術を使用して、半導体層に傾斜または段をつけることができる。さらに、傾斜または段を有する表面は、曲線または平面であってよい。これら2つの例を図10Jおよび10Kに示している。図示されるように、図10Jは、不均一な厚さのために複数の光の波長を放出可能な曲線層1032を示している。同様に、図10Kは、不均一で傾斜のついた厚さを有するために複数の光波を放出可能な傾斜平面層1036を示している。他の実施形態が、他の方法で変化させた厚さを有することができ、それらが依然として本明細書において開示される教示の範囲内となることは、当業者には理解されよう。適切な選択を行えば、観察者には光が白色光に見えるように必要な波長をデバイスが放出することさえ可能である。0060以上の方法、本明細書において開示される他のデバイスのさらなる変形形態としては、ホモエピタキシャルまたはヘテロエピタキシャル層を有する界面において半導体表面上に量子ドットを堆積すること、前述のステップの一部を繰り返すことによって複数の量子閉じ込め層を有するオプトエレクトロニクスデバイスを製造すること、量子ドット、または量子閉じ込め層に隣接する1つ以上の障壁層などの他のナノ構造を含む量子閉じ込め層の製造、ならびに量子ドットのキャリア注入を改善するための薄層状半導体の量子閉じ込め層への量子ドットの埋め込みが挙げられる。他のデバイス0061以上の議論では、薄層状の層、より一般的にはpn接合、LED、および量子閉じ込めデバイスに関して好適なドナーから分離された層を示してきたが、本開示の広い教示は、多種多様のデバイスに適用可能である。図11~15は、本明細書に開示される方法および技術により製造可能な多くのオプトエレクトロニクスデバイスからの一部の選択を示している。これらのデバイスが、ドナーから分離された少なくとも1つの層を含むことを除けば、従来製造されるデバイスと全体的に類似していることは、当業者には理解されよう。これらが類似しているため、簡潔にする目的で、以下の例では、各デバイス中に1つ以上の分離層を使用することを強調しているが、他のものについては、他の構成要素の要素番号の一覧を単に列挙している。0062図11は、薄層状半導体ドナー図示せずから得られ、本明細書において開示される技術によりダイオード中に組み込まれた分離層1104を含むショットキーダイオード1100を示している。この例では、分離層1104は、デバイス1100中の半導体-金属接合の半導体部分として機能する。当業者には容易に明らかとなるであろうが、分離層1104以外のダイオード1100の構成要素は、周知の製造技術を使用して製造可能である。完全を期すために、デバイス1100の構成要素の一覧を以下に示す。分離層1104ショットキー金属コンタクト1108オーミックコンタクト1112基板11160063図12は、薄層状半導体ドナー図示せずから得られ、本明細書において開示される技術によりLED中に組み込まれた分離層1204を含むMISFETLED1200を示している。この例では、分離層1204は、デバイス1200中の発光層として機能する。当業者には容易に理解できるように、分離層1204以外のMISFETLED1200の構成要素は、周知の製造技術を使用して製造可能である。完全を期すために、デバイス1200の構成要素の一覧を以下に示す。分離層1204ソース1208ゲート誘電体1212ゲート金属1216ドレイン12200064図13は、薄層状半導体ドナー図示せずから得られ、本明細書において開示される技術によりMESFETLED中に組み込まれた分離層1304を含むMESFETLED1300を示している。この例では、分離層1304は、デバイス1300中の発光層として機能する。当業者には容易に理解できるように、分離層1304以外のMESFETLED1300の構成要素は、周知の製造技術を使用して製造可能である。完全を期すために、デバイス1300の構成要素の一覧を以下に示す。分離層1304ソース1308ショットキーゲート金属1312ドレイン13160065図14は、薄層状半導体ドナー図示せずから得られ、本明細書において開示される技術によりMISFETLED中に組み込まれた分離層1404を含むデュアルMISFETLED1400を示している。この例においては、分離層1404は、デバイス1400中の発光層として機能する。当業者には容易に理解できるように、分離層1404以外のMISFETLED1400の構成要素は、周知の製造技術を使用して製造可能である。完全を期すために、デバイス1400の構成要素の一覧を以下に示す。分離層1404ソース11408ゲート誘電体11412ゲート11416ドレイン11420ソース21424ゲート21428ゲート誘電体21432ドレイン214360066図15は、薄層状半導体ドナー図示せずから得られ、本明細書において開示される技術により誘起pn接合LED中に組み込まれた分離層1504を含む誘起pn接合LED1500を示している。この例では、分離層1504は、デバイス1500中の発光層として機能する。当業者には容易に理解できるように、分離層1504以外の誘起pn接合LED1500の構成要素は、周知の製造技術を使用して製造可能である。完全を期すために、デバイス1500の構成要素の一覧を以下に示す。分離層1504サブゲート誘電体層1508誘電体1512共通ゲート1516ゲート電圧11520ゲート電圧21524オーミックコンタクト11528誘電体基板1532オーミックコンタクト215360067図16は、薄層状半導体ドナー図示せずから得られ、本明細書において開示される技術によりLED中に組み込まれた分離層1604を含むpn接合LED1600を示している。この例では、分離層1604は、デバイス1600中の発光接合を形成する一層として機能する。さらに、前述の例とは異なり、この例は、デバイスの同じ側に複数の導電性コンタクトが存在できる構造を示している。当業者には容易に理解できるように、分離層1604以外のpn接合LED1600の構成要素は、周知の製造技術を使用して製造可能である。完全を期すために、デバイス1600の構成要素の一覧を以下に示す。分離層1604反対極性にドープされた層1608オーミックコンタクト1612誘電体基板1616透明オーミックコンタクト16200068図17は、薄層状半導体ドナー図示せずから得られ、本明細書において開示される技術によりLED中に組み込まれた分離層1704を含むpn接合LED1700を示している。この例では、分離層1704は、明らかにLED1700中の機能素子であるが、それ自体pn接合の一部ではなく、量子閉じ込め層でもない。にもかかわらず、LED1700の機能と電気的に関与している。当業者には容易に理解できるように、分離層1704以外のpn接合LED1700の構成要素は、周知の製造技術を使用して製造可能である。完全を期すために、LED1700の構成要素の一覧を以下に示す。分離層1704ドープされた層1708反対極性にドープされた層1712オーミックコンタクト1716オーミックコンタクト17200069例示的実施形態を以上に開示し、添付の図面で示してきた。本発明の意図および範囲から逸脱することなく本明細書において明確に開示されるものに対して、種々の変更、省略、および追加が可能であることは、当業者には理解されよう。"