基材と、前記基材上に形成された炭素含有層と、前記炭素含有層上に形成された炭素化合物層と、前記炭素化合物層上に形成された絶縁膜層と、前記絶縁膜層の一部をエッチングにより取り除いた基板に対してアニーリングを実施することにより、絶縁膜を除去した箇所にグラフェン膜を形成してなるグラフェン構造の製造方法。前記炭素含有層は、加熱した基材に炭素あるいは炭素化合物を供給することにより形成された炭素含有層、またはプラズマ状態の炭素を基板に供給することにより形成される請求項1に記載のグラフェン構造の製造方法。前記アニーリングを実施する工程において、アニール温度を1200~1400°Cとする請求項1または2に記載のグラフェン構造の製造方法。前記基材は、サファイア、ZnO、MgO、Si、Si-Ge、およびAlNのいずれかの単結晶である請求項1~3のいずれか1つに記載のグラフェン構造の製造方法。前記炭素含有層は、炭素の含有率が50原子以上である請求項1~4のいずれか1つに記載のグラフェン構造の製造方法。前記炭素化合物層は、少なくともケイ素を含む炭素化合物層である請求項1~5のいずれか1つに記載のグラフェン構造の製造方法。請求項1~6のいずれか1つに記載のグラフェン構造の表面上にショットキー電極およびオーミック電極を形成することを特徴とする半導体装置の製造方法。本発明の課題は、プロセス上の大きな制約がなく、かつ安価に、所望の位置にグラフェン膜を有するグラフェン構造の製造方法及びこれを用いた半導体装置の製造方法を提供することを目的とする。上記課題を解決すべく、本発明者らはSiCを基材に用いず、所望の位置に均一なグラフェン層を形成すべく検討した。その結果、基材との格子不整合を緩和するために、基材表面に炭素含有層を形成し、さらに前記炭素含有層上に少なくともケイ素Siを含む炭素化合物を形成した後、前記炭素化合物層上に絶縁膜層を形成し、前記絶縁膜層の一部をエッチングにより取り除いたグラフェン膜付き基板に対してアニーリングを実施することにより、絶縁膜を除去した箇所にのみグラフェン膜を形成し、さらに、グラフェン膜上にショットキー電極およびオーミック電極を形成して、半導体装置を作製することにより、半導体装置の特性を向上できることを見出した。すなわち本発明によれば、以下のグラフェン構造の製造方法、及びこれを用いた半導体装置の製造方法が提供される。1基材と、前記基材上に形成された炭素含有層と、前記炭素含有層上に形成された炭素化合物層と、前記炭素化合物層上に形成された絶縁膜層と、前記絶縁膜層の一部をエッチングにより取り除いた基板に対してアニーリングを実施することにより、絶縁膜を除去した箇所にグラフェン膜を形成してなるグラフェン構造の製造方法。2前記炭素含有層は、加熱した基材に炭素あるいは炭素化合物を供給することにより形成された炭素含有層、またはプラズマ状態の炭素を基板に供給することにより形成される前記1に記載のグラフェン構造の製造方法。3前記アニーリングを実施する工程において、アニール温度を1200~1400°Cとする前記1または2のいずれか1つに記載のグラフェン構造の製造方法。4前記基材は、サファイア、ZnO、MgO、Si、Si-Ge、およびAlNのいずれかの単結晶である前記1~3のいずれか1つに記載のグラフェン構造の製造方法。5前記炭素含有層は、炭素の含有率が50原子以上である前記1~4のいずれか1つに記載のグラフェン構造の製造方法。6前記炭素化合物層は、少なくともケイ素を含む炭素化合物層である前記1~5のいずれか1つに記載のグラフェン構造の製造方法。7前記1~6のいずれか1つに記載のグラフェン構造の表面上にショットキー電極およびオーミック電極を備えることを特徴とする半導体装置の製造方法。以下、図面を参照しつつ、本発明の実施の形態について説明する。本発明は以下の実施形態に限定されるものではなく、発明の範囲を逸脱しない限りにおいて、変更、修正、改良を加え得るものである。図1に示すグラフェン構造1および半導体装置2は第1の実施形態に係るものであり、基材3と、この基材3上に形成された炭素含有層4と、この炭素含有層4上に形成された炭素化合物層5を含んでいる。本実施形態は、この炭素化合物層5上に絶縁層6を形成し、この絶縁層6の一部をエッチングにより取り除いた基板を得る。この基板に対してアニーリングを実施することにより、絶縁膜を除去した箇所にのみグラフェン膜7を形成してグラフェン構造1を得る。さらに、グラフェン構造1を用いて、グラフェン膜7上にショットキー電極8、およびオーミック電極9、10を形成したものである。炭素含有層4は、基材3と炭素化合物層5との格子定数差を補完するためのものであり、例えば炭素の含有率が50原子以上であることが好ましく、70原子であることがより好ましい。また炭素含有層4は基材と炭素化合物層との格子定数差による応力緩和を目的として形成されるため、その厚みは10~100nmが好ましく、20~50nmがより好ましい。炭素含有層4は加熱した基板に炭素あるいは炭素化合物を供給することにより形成することができる。また、より高い結晶性を有するようにプラズマ状態の炭素を基板に供給することにより形成することもできる。炭素含有層4を有することによって、炭素化合物層5の結晶品質、さらには炭素化合物層5上に形成するグラフェン層7の結晶品質を向上させることができる。なお、炭素含有層4は、基材を構成する元素などの他にB、Ge、Zn、Al及びMgなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。炭素化合物層5はSiを含むことが好ましい。Si含有量については特に限定されるものではないが、全元素に対して60原子以下であることが好ましく、50原子以下であることがより好ましい。ただし、Siは10原子以上であることが好ましい。また炭素化合物層5の厚みは膜応力および膜の結晶性の点より0.1~2μmが好ましく、0.3~1μmであることがより好ましい。炭素化合物層5は、Siの他に、B、Al、Ge、ZnおよびMgなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。なお、基材3によっては、炭素化合物層5にケイ素を含まない場合もある。炭素化合物層5は、上記要件を満足する限り公知の成膜手段を用いて形成することができる。例えば、化学蒸着法を用い、炭素含有層4と同一バッチあるいは別バッチで形成することができる。また、熱あるいはプラズマによる分解反応で形成することもできる。絶縁膜層6は、SiO2、Si3N4などの少なくともケイ素を含む酸化膜あるいは窒化膜であることが好ましい。また、公知のスパッタ装置などを用いて形成することができる。パターン形成上絶縁膜6の厚みは過度に大きくすることは好ましくなく、50~500nmの範囲で設定される。絶縁膜層6について、グラフェンを形成する所望の位置の絶縁膜を除去するように、フォトリソグラフィでパターンを形成した後、絶縁膜のエッチング除去を行う。絶縁膜層6のエッチングに関して、公知のドライエッチング装置を用いて行うことができる。例えば、塩素系ガスを使用した反応性イオンエッチングRIE装置などを用いることができる。グラフェン層7は絶縁膜のパターンを形成した後、アニーリングすることにより、絶縁膜層を除去した箇所にのみグラフェン膜7が形成される。アニール条件に応じてグラフェン層7は単層あるいは複数層の構造などと膜構成が変わる。特にアニール時間が短時間の場合に単層になり、長時間では多層膜構造になる。グラフェン層7は、上記要件を満足する限り公知のアニール手段を用いて形成することができる。例えば、金属ヒータ加熱方式、あるいは赤外線加熱方式などを用いることができる。また、不活性ガス雰囲気で大気圧あるいは減圧して高真空中で加熱を行うことができる。なお、基材3は、サファイア、ZnO、MgOなどの酸化物単結晶、Si、Si-Geなどの第4族あるいは第4族第4族単結晶、AlNなどの第3族第5族単結晶等の公知の基板材料から構成することができる。グラフェン層7を形成する時のアニール温度として、用いる基材の融点以下とし、例えばSi単結晶を用いる場合には、アニール温度は1200°C以上で、1400°C未満の範囲とすることが好ましく、1250~1350°Cがより好ましい。グラフェン構造の基板1を用いて、グラフェン構造の表面にショットキー電極8、およびオーミック電極9、10を形成することにより、半導体装置2を作製する。この時、場合によっては絶縁膜をエッチングした後、オーミック電極を形成することも可能である。なお、ショットキー電極とオーミック電極とは単独の金属又は異種の複数の金属が積層されてなる多層膜構造などを総称したものであり、作製すべき半導体装置の構造などに応じて適当な構成を採る。以下、実施例により本発明を具体的に説明する。実施例1では、グラフェン層形成後にグラフェン層周囲の絶縁膜パターンを残して作製した半導体装置の例をあげて説明する。一方、実施例2では、グラフェン層形成後にグラフェン層周囲の絶縁膜パターンを除去して作製した半導体装置の場合を例にあげて説明する。実施例12インチ径のSi111基板3をフッ酸で前処理した後、CVD装置の中に設置した。H2ガス雰囲気中で基板を1100°Cまで昇温した後、常圧でプロパンC3H8ガスを流し、基板表面に厚さ50nmの炭素含有層4を形成した。次いで、基板温度を1100°Cに保持したまま、圧力10Paとし、シランガス及びプロパンガスを流して、前記炭素含有層4上に厚さ600nmの3CSiCからなる炭素化合物層5を形成した。次に、絶縁膜として、厚み100nmの絶縁膜6をスパッタ装置により形成した後、フォトリソグラフィにより所望の個所が開口するようにパターンを形成した後、ドライエッチング装置により開口部のSiO2をエッチング除去した。次いで、抵抗加熱方式のアニール装置に基板を導入し、Arガス雰囲気中、20°C秒の昇温速度で1300°Cまで加熱し、5分間保持した後、Arガス流量を増加させて速やかに降温することで、SiO2を除去した個所にグラフェン膜7を形成した。そして、前記グラフェン構造1を用いて表面にショットキー電極8、オーミック電極9、10を形成し、半導体装置2を作製した。電極配置は、図1に示すとおりである。を形成した。ショットキー電極8としてPdTiAuの膜、オーミック電極9、10としてTiAlをEB蒸着により形成した。図2に作製した半導体装置の上面図を示す。実施例22インチ径のSi基板3上に実施例1と同様にして、炭素含有層4と、炭素化合物層5を形成した。さらに、実施例1と同様に、この炭素化合物層5上にSiO2層6を形成し、フォトリソグラフィにより所望の個所が開口するようにパターンを形成した後、ドライエッチング装置により開口部のSiO2をエッチング除去した。次いで、実施例1と同様に、アニーリングを実施することにより、SiO2膜を除去した箇所にのみグラフェン膜7を形成した後、グラフェン層周囲のパターン化されたSiO2膜をドライエッチング装置により除去した。なお、SiO2膜除去後にラマン測定した結果から、SiO2膜で覆われていた個所についてはグラフェン膜7の形成は見られなかった。次いで、SiO2膜を除去したグラフェン構造1を用いて、実施例1と同様に、表面にオショットキー電極8、およびショットキー電極9、10を形成し、半導体装置2を作製した。電極配置は、図3に示すとおりである。