"超小型電子ユニットであって、前面と該前面から離れた背面とを有する半導体素子と、前記半導体素子の前記前面に取り付けられるパッケージング層と、ここで、前記半導体素子は、前記前面に隣接して配置され、前記背面の一部分を通して光を受光するために該背面の該部分と位置合わせされる光検出器と、前記前面にあり、該光検出器に接続される導電性コンタクトとを含み、前記光検出器は、アレイとして配列される複数の光検出器素子を含み、前記導電性コンタクトは、第1の厚みを有する薄い領域と、該第1の厚みよりも厚い第2の厚みを有する厚い領域とを含んでおり、前記パッケージング層を貫通して前記導電性コンタクトの前記薄い領域まで延在する導電性相互接続であって、該導電性相互接続の少なくとも一部は該超小型電子ユニットの表面において露出する、導電性相互接続とを備えてなる、超小型電子ユニット。前記第1の厚みは前記第2の厚みの90パーセントである、請求項1に記載の超小型電子ユニット。前記第1の厚みは前記第2の厚みの50パーセントである、請求項1に記載の超小型電子ユニット。前記半導体素子の前記背面に取り付けられ、該背面に対して垂直な方向において前記光検出器と位置合わせされる空洞を画定するパッケージングアセンブリを更に備える、請求項1に記載の超小型電子ユニット。前記半導体素子の前記背面上に配置され、第2の誘電体層を貫通して前記パッケージングアセンブリが取り付けられる第1の誘電体層を更に備える、請求項4に記載の超小型電子ユニット。前記第1の誘電体層は1マイクロメートル~5マイクロメートルの厚みを有し、前記第2の誘電体層は接着材料を含む、請求項5に記載の超小型電子ユニット。前記パッケージング層は30マイクロメートル~1000マイクロメートルの厚みを有する、請求項1に記載の超小型電子ユニット。前記光検出器は1つ以上のピクセルを画定する複数の光素子を含み、各ピクセルは、前記半導体素子の厚みに等しい、前記前面に沿った横方向における横寸法を有する、請求項1に記載の超小型電子ユニット。前記半導体素子を前記パッケージング層に取り付ける接着材料を含む層を更に備える、請求項1に記載の超小型電子ユニット。前記導電性コンタクトは、前記半導体素子内に配置され、第3の厚みを有する複数の層を含み、前記半導体素子は、該第3の厚みよりも厚い第4の厚みを有し、前記導電性相互接続は、前記第3の厚み未満の深さまで、前記導電性コンタクトの中に延在し、前記導電性相互接続は、前記導電性コンタクトの前記複数の層のうちの金属層に接続する、請求項1に記載の超小型電子ユニット。前記導電性コンタクトの前記複数の層は誘電体材料を含む層を含む、請求項10に記載の超小型電子ユニット。前記導電性コンタクトは、前記複数の層のうちの隣接する層を相互接続する導電性ビアを含む、請求項10に記載の超小型電子ユニット。前記導電性コンタクトの前記複数の層は誘電体材料層及び金属層の交互層を含む、請求項10に記載の超小型電子ユニット。前記第3の厚みは最大で10マイクロメートルである、請求項10に記載の超小型電子ユニット。前記導電性コンタクトの前記薄い領域及び前記厚い領域は、前記前面から前記パッケージング層に向かって延在しており、前記導電性相互接続は、前記第2の厚み未満の深さまで、前記導電性コンタクトの中に延在している、請求項1に記載の超小型電子ユニット。前記導電性コンタクトは、前記前面に隣接する第1の金属層と、前記第1の金属層と前記パッケージング層との間に配置される少なくとも1つの第2の金属層とを含む、請求項15に記載の超小型電子ユニット。前記第1の金属層はアルミニウムを含み、前記第2の金属層はニッケル、銅、銀又は金のうちの少なくとも1つを含む、請求項16に記載の超小型電子ユニット。前記第2の金属層は無電極めっきによって形成される、請求項16に記載の超小型電子ユニット。前記第2の金属層は、前記第1の金属層よりも厚い厚みを有する、請求項16に記載の超小型電子ユニット。前記第2の金属層は0.5マイクロメートル~30マイクロメートルの厚みを有する、請求項16に記載の超小型電子ユニット。前記導電性相互接続は、前記第1の金属層と前記パッケージング層との間で終端するような深さまで前記導電性コンタクトの中に延在する、請求項16に記載の超小型電子ユニット。前記半導体素子の前記背面に取り付けられ、該背面に対して垂直な方向において前記光検出器と位置合わせされる空洞を画定するパッケージングアセンブリを更に備える、請求項15に記載の超小型電子ユニット。超小型電子ユニットを形成する方法であって、半導体素子の前面に取り付けられたパッケージング層を貫通して延在し、導電性コンタクトの薄い領域において終端する凹部を形成するステップであって、該導電性コンタクトは前記半導体素子の前記前面に配置され、該半導体素子は該前面から離れた背面を有し、該前面に隣接して配置され、前記導電性コンタクトに接続され、前記背面の一部分を通して光を受光するために該背面の該部分と位置合わせされる光検出器を含み、該光検出器はアレイとして配列される複数の光検出器素子を含み、前記導電性コンタクトは、前記薄い領域において第1の厚みを有し、該第1の厚みよりも厚い第2の厚みを有する厚い領域を含むステップと、前記凹部を貫通して延在し、前記薄い領域において前記導電性コンタクトに接続する導電性相互接続を形成するステップであって、該導電性相互接続の少なくとも一部は前記超小型電子ユニットの表面において露出するステップとを含んでなる、超小型電子ユニットを形成する方法。前記半導体素子は、その周縁部に一緒に取り付けられ、それぞれが個々の光検出器を有する複数の超小型電子素子を含み、凹部を形成する前記ステップは、前記複数の超小型電子素子のそれぞれにおいて凹部を形成し、導電性相互接続を形成する前記ステップは、前記複数の超小型電子素子のそれぞれにおいて導電性相互接続を形成し、その上に前記パッケージング層を有する前記半導体素子を複数の個々の超小型電子ユニットに切り離すステップを更に含む、請求項23に記載の方法。前記凹部を前記形成するステップは、レーザによって供給される光エネルギーを用いて、前記導電性コンタクトをアブレートし、前記薄い領域において前記第1の厚みを得ることを含む、請求項23に記載の方法。前記レーザによって供給される前記光エネルギーの強度、波長及び持続時間が前記凹部の前記形成中に制御される、請求項25に記載の方法。前記第1の厚みは前記第2の厚みの90パーセントである、請求項23に記載の方法。前記第1の厚みは前記第2の厚みの50パーセントである、請求項23に記載の方法。前記半導体素子の前記背面においてパッケージングアセンブリを取り付けるステップであって、前記背面に対して垂直な方向において前記光検出器と位置合わせされる空洞を画定するステップを更に含む、請求項23に記載の方法。前記凹部の前記形成前に、前記半導体素子の前記背面において第1の誘電体層を取り付けるステップを更に含む、請求項23に記載の方法。前記凹部の前記形成前に、前記第1の誘電体層は前記半導体素子の前記背面に取り付けられ、そして、パッケージングアセンブリの一部であるガラス層が前記第1の誘電体層に取り付けられ、それによって前記パッケージングアセンブリが前記背面に対して垂直な方向において前記光検出器と位置合わせされる空洞を画定する、請求項30に記載の方法。前記凹部の前記形成前に、前記第1の誘電体層はパッケージングアセンブリの一部であるガラス層に取り付けられ、そして、前記第1の誘電体層は前記半導体素子の前記背面に取り付けられ、それによって前記パッケージングアセンブリが前記背面に対して垂直な方向において前記光検出器と位置合わせされる空洞を画定する、請求項30に記載の方法。1マイクロメートル~5マイクロメートルの厚みを有する第2の誘電体層が前記半導体素子の前記背面上に配置され、前記第1の誘電体層は前記第2の誘電体層に取り付けられる、請求項30に記載の方法。前記半導体素子は、接着材料を含む層によって前記パッケージング層に取り付けられる、請求項23に記載の方法。前記凹部の形成前に、前記パッケージング層が少なくとも所定の厚みを有するように、前記パッケージング層の一部分を除去するステップを更に含む、請求項23に記載の方法。前記パッケージング層はシリコンを含み、前記パッケージング層の前記一部分を除去する前記ステップは、研削及びエッチングの少なくとも1つを含む、請求項35に記載の方法。前記半導体素子は3マイクロメートル~5マイクロメートルの厚みを有する、請求項24に記載の方法。超小型電子ユニットであって、前面と、該前面から離れた背面と、該前面と該背面との間に配置され本質的に半導体材料からなる領域とを有する半導体素子と、前記半導体素子の前記前面に取り付けられる第1のパッケージング層と、ここで、前記半導体素子は、前記前面に隣接して配置され、前記背面の一部分を通して光を受光するために該背面の該部分と位置合わせされる光検出器と、前記前面にあり、該光検出器に接続される導電性コンタクトとを含み、前記光検出器は、アレイとして配列される複数の光検出器素子を含んでおり、前記半導体素子の前記背面に取り付けられる第2のパッケージング層を有するパッケージングアセンブリと、前記第1のパッケージング層を貫通し、前記導電性コンタクトを貫通して、前記第2のパッケージング層の中に延在し、前記導電性コンタクトに接続される導電性相互接続であって、該導電性相互接続は、前記半導体領域から電気的に分離され、前記導電性相互接続の少なくとも一部は前記超小型電子ユニットの表面において露出する、前記導電性相互接続とを備えてなる、超小型電子ユニット。前記第2のパッケージング層は、前記導電性コンタクトの背面の一部に取り付けられる、請求項38に記載の超小型電子ユニット。前記導電性コンタクトの前記背面部分と接触し、前記半導体領域を前記導電性相互接続から電気的に分離する誘電体材料層を更に備える、請求項38に記載の超小型電子ユニット。前記誘電体層は接着材料を含む、請求項40に記載の超小型電子ユニット。前記誘電体層は前記半導体素子の前記背面と接触する、請求項40に記載の超小型電子ユニット。前記半導体素子は、前記導電性コンタクトを完全に取り囲む分離領域を含み、前記分離領域は前記導電性コンタクトを前記半導体領域から電気的に分離する、請求項38に記載の超小型電子ユニット。前記分離領域は誘電体材料を含む、請求項43に記載の超小型電子ユニット。前記分離領域は、前記分離領域に隣接し、取り囲まれる前記半導体素子の領域内の半導体材料のドーピングとは異なるドーピングを有する半導体材料を含む、請求項43に記載の超小型電子ユニット。本発明の一実施形態では、背面照明イメージセンサを有するウェハレベルパッケージが開示される。引用することにより本明細書の一部をなすものとする米国特許第6,646,289号明細書は、薄いシリコン基板を利用する集積回路デバイスを開示している。対応する透明保護層から離れて面する表面上に光電子構成要素が形成される。米国特許第6,646,289号明細書において論じられたように、シリコンが薄いことによって、光電子構成要素は、透明保護層を介して突き当たる光に露光されるようになる。保護層の内面上にカラーフィルタを形成することができる。さらに、保護層の内面上にマイクロレンズのアレイも配置することができる。ここで、背面照明イメージセンサを作製する方法が、図1A~図1Oの個々の作製段階を示す断面図を参照しながら説明される。図1Aに示されるように、パッケージングプロセスが実行される前の作製の準備段階では、半導体材料ウェハ10が設けられ、ウェハ10の表面11上にプロセス停止層12が配置される。ウェハ10は本質的にシリコンからなることがあり、代替的には、例えば、ゲルマニウムGe、炭素C、シリコンとそのような材料との合金若しくは組み合わせ、又はそれぞれ周期表のIII族元素とV族元素との化合物である1つ以上のIII-V化合物半導体材料等の他の半導体材料を含みうる。一実施形態では、層12は、約1μm~約5μmの厚みを有することができ、本質的に二酸化シリコンからなることがある。図1Bを参照すると、ウェハ10と同一又は類似の材料から形成される半導体デバイスウェハ14が、層12の露出面15においてウェハ10と接合される。図1Cを参照すると、ウェハ10及び14が接合された後に、ウェハ14を研削するか、又はスマートカットすること等によって、ウェハ14の厚みが薄くされる。ウェハ14は、本質的にシリコンからなることがあるアクティブ半導体層又はアクティブ領域を含む。図1A~図1Oには示されていないが、ウェハ14は、それぞれイメージセンシング領域を構成する複数の隣接するダイを含む。図1Dを参照すると、各センシング領域がアクティブ領域内に形成されるイメージセンサ17を含む。イメージセンサは複数の光検出器素子を含み、それらの素子は通常はアレイとして配列され、ウェハ14の前面又は背面に対して垂直な方向の光を介してその上に投じられる画像を取り込むための1つ以上の画素ピクセルを形成する。一例では、イメージセンサは、電荷結合素子CCDアレイでありうる。別の例では、イメージセンサは、相補型金属酸化膜半導体CMOSデバイスアレイでありうる。ウェハ14のセンシング領域又はダイはそれぞれ、後の作製段階において互いに切り離される。本発明の特徴を強調するために、図1A~図1Oには、ウェハ14を含む超小型電子アセンブリ100の単一のイメージセンシング領域の一部が示される。アセンブリ100の作製処理がアセンブリ100の単一のイメージセンシング領域に関して以下に説明されるが、同じ作製処理が、アセンブリ100の他のイメージセンシング領域において行われることを理解されたい。一実施形態では、ウェハ14は最終的な厚みまで薄くすることができ、その厚みは、ウェハ14の表面に沿った横方向における、センサ17内に形成されるピクセルの横寸法と同じである。他の実施形態では、ウェハ14は約3μm~約5μmの最終的な厚みを有する。更に図1Dを参照すると、ウェハ14の厚みが薄くされた後に、ボンドパッド16がウェハ14の前面19上に形成される。オプションでは、ボンドパッド16は、前面19に配置される誘電体層図示せずの上に重なることができる。本明細書において用いられるときに、上部、底部、上方の又は上方に及び下方の又は下方に等の用語は超小型電子素子、例えば、半導体ウェハ若しくはチップ、又はそのようなウェハ若しくはチップを組み込むアセンブリ若しくはユニットの座標系を指している。これらの用語は、通常の重力座標系を指していない。参照しやすいように、本明細書では、デバイスウェハ14の上面又は前面19を基準にして方向が示される。通常、上方又は~から上昇と称される方向は、前面19に直交しかつ前面19から離れる方向を指すものとする。下方と称される方向は、前面19に直交しかつ上方向と反対の方向を指すものとする。垂直方向は、チップ前面に直交する方向を指すものとする。基準点の上という用語は、基準点の上方の点を指すものとし、基準点の下という用語は、基準点の下方の点を指すものとする。任意の個々の素子の上部は、上方において最も離れて延在する、その素子の単数又は複数の点を指すものとし、任意の素子の底部という用語は、下方において最も離れて延在する、その素子の単数又は複数の点を指すものとする。本明細書において用いられるとき、導電性構造体が誘電体構造体の面において露出しているという記述は、導電性構造体が、誘電体構造体の面に対して垂直である方向において、誘電体構造体の外側から誘電体構造体の面に向かって移動している理論的な点に接触することができることを示す。したがって、誘電体構造体の面において露出している端子又は他の導電性構造体は、このような面から突出することができるか、このような面と同一平面とすることができるか、又はこのような面に対して凹状であり、誘電体の孔又は窪みを通して露出することができる。図1Eを参照すると、キャリアウェハ又はパッケージング層20が、接着剤22を用いて、前面19においてウェハ14に接合される。接着剤22は、任意の適切な材料とすることができ、エポキシでありうる。接着剤22は、後続の熱処理中に受けることになる最大の加熱に耐える特性、及び最大の加熱に耐えるだけの十分に高いガラス転移温度Tgを有するべきである。接着剤22は、前面19を覆うことができる。好ましくは、接着剤は、米国特許第5,980,663号明細書及び第6,646,289号明細書において記述されるようなスピンボンディングによって均質に塗布され、それらの特許の開示は引用することにより本明細書の一部をなすものとする。代替的には、任意の他の適切な技法を利用することができる。別の実施形態では、酸化物/窒化物層を用いて、パッケージング層20をデバイスウェハ14に接合することができる。層20は、デバイスウェハ14の熱膨張係数に一致する熱膨張係数を有するように、シリコン、ガラス又はセラミック等の材料から形成することができる。一例では、パッケージング層20は、ウェハ14に最初に接合されるときに、約500μm~約1000μmの厚みを有することができる。図1Fを参照すると、アセンブリ100のウェハ10が、エッチング及び/又は研削等によって、完全に除去される。一実施形態では、ウェハ10は、最初に機械的に研削又は粗研磨して、ウェハ10の数マイクロメートルの厚みを除いて全て除去し、その後、エッチングを実行して、ウェハ10の残りの数マイクロメートルを除去する。アセンブリ100の層12はエッチストップとしての役割を果たすことができ、言い換えると、ウェハ10が除去されるときに、イメージセンシング領域を含むデバイスウェハ14の部分がエッチング除去されるのを防ぐことがきる。特定の実施形態では、層10を数マイクロメートルの厚みまで機械的に研削した後に、化学及び/又は機械研磨を実行して、層10の残りの厚みを除去することができる。代替の実施形態では、バルク層10が完全に除去された後に、層12を完全に除去することができ、その後、制御された厚みを有することができる透明誘電体等の、別の材料層をデバイスウェハ14の露出した背面23上に設けることができる。一例では、代わりとなる透明層は、反射防止層を含みうる。図1Gを参照すると、層12が除去されない場合に、誘電体層12の露出した背面26上に反射防止コーティング具体的には示されないを形成することができる。反射防止コーティングは、ウェハ14の表面23から反射される光の量を低減し、コントラスト比を改善するのを助けることができる。反射防止コーティングは、二酸化シリコン、フッ化マグネシウム及び/又は酸化インジウムスズを含みうる。その後、カラーフィルタ28を含むカラーフィルタアレイを表面26の上に重なるように形成又は積層することができる。カラーフィルタ28を用いて、カラーフィルタに達する光の波長を異なる色範囲に対応する異なる波長範囲に分離し、波長によって分離された光をカラーフィルタからデバイスウェハ14の背面23に向かって伝搬させることができる。ウェハ14内のイメージセンサ17の単数又は複数のピクセルとそれぞれ位置合わせされた、種々の異なるカラーフィルタを使用することにより、各カラーフィルタ及びピクセルを用いて、特定の色範囲に対応する限られた所定の範囲の波長のみを検知することができる。そのようにして、均質な光検出器素子のアレイを、異なる色を透過するように適合したカラーフィルタの適切な組み合わせとともに用いて、数多くの異なる色の組み合わせを検出できるようになる。そして、カラーフィルタ28のアレイの露出面の上に重なる複数組のマイクロレンズ30を形成することができる。マイクロレンズ30は、アレイとして配列される屈折材料からなる小さなバンプを含み、それらのバンプはデバイスウェハ14のイメージセンサの1つ以上のピクセル上に光を合焦するのを助ける。マイクロレンズ30の露出面30Aに達する光は、主に1つ以上の対応するピクセルに向けられる。図1Hに更に示されるように、パッケージングアセンブリ31の側壁又はスタンドオフを構成するパッケージング層32を、接着剤34を用いて、誘電体層12の背面26に取り付けることができる。側壁32は、レンズ30を含むアセンブリ100の領域の上に垂直方向に重ならないように取り付けることができる。側壁32は誘電体材料から形成することができる。さらに、側壁32の背面35に蓋又はカバー用ウェハ36が接合される。側壁32を層12に取り付けることができ、そして、蓋ウェハ36が側壁32に取り付けられる。代替的には、側壁32及び蓋ウェハ36は最初に互いに取り付けられ、そして、側壁32が蓋ウェハ36とともに層12に取り付けられる。側壁32及び蓋ウェハ36は合わせて、デバイス14のセンシング領域に関連付けられるフィルタ及びマイクロレンズを封入する空洞37を画定する。蓋ウェハ36は、イメージセンサ17内に組み込まれる光検出器素子の対象波長に対して少なくとも部分的に透過性であり、1つ以上の種々のタイプのガラスから形成することができ、無機材料若しくは有機材料、又はその組み合わせを含みうる。空洞37は、層12の背面26と蓋ウェハ36の向かい合う面との間に延在する高さ又は垂直寸法D1を有することができ、D1は約35μm~約40μmである。イメージセンサの背面に接合されるパッケージングアセンブリの詳細な説明に関しては、例えば、引用することにより本明細書の一部をなすものとする、米国特許出願第12/583,830号を参照されたい。図1Iに示されるように、蓋ウェハ36をデバイスウェハ14に取り付けた後に、パッケージング層20を約30μm以上の厚みまで研削することができる。層20は、アセンブリ100のための機械的な支持体としての役割を果たすだけの十分な剛性を有するような最終的な厚みを有する。図1Jに示されるように、パッケージング層20の前面42内に凹部40を形成することができる。凹部40は、層20の外面42Aから接着剤22の内面43まで内向きに延在する。一実施形態では、フォトリソグラフィを用いて、層20の前面42の上に重なるマスクパターン図示せずを形成することができ、その後、ウエットエッチング又はドライエッチングを用いて、層20を前面42からエッチングすることができる。接着剤22は、凹部40が形成されるときにデバイスウェハ14がエッチングされるのを回避するエッチストップ層として機能する。代替的な実施形態では、凹部40は、層20のレーザアブレーションによって形成することができる。別の実施形態では、引用することにより本明細書の一部をなすものとする、2010年7月23日に出願の同じ譲受人に譲渡された同時係属の米国特許出願第12/842,612号において開示されるような、方向性の粒子流を用いて層20をサンドブラストして、凹部40を形成することができる。一実施形態では、凹部40は、ボンドパッド16の上に重なる場所にのみ形成される個別のビアホール又は切欠きとすることができる。別の代替の実施形態では、凹部40は、アセンブリ100の接着層22の表面43にわたって連続して延在する溝の形をとることができる。例えば、引用することにより本明細書の一部をなすものとする、2008年2月26日に出願の米国特許出願第12/072,508号、及び2009年8月26日に出願の米国特許出願第12/583,830号を参照されたい。図1Kに示されるように、パッケージング層20の前面42、凹部40内の層20の側壁表面44及び凹部40の底部における接着剤22の内面43の露出部分を含む、アセンブリ100の露出した前面の全ての上に、ポリマ層又はパッシベーション層50が形成される。図1Kを参照すると、層50は、接着剤22の表面43上にあり、ボンドパッド16の上に重なる下側部分52と、層20の前面42上にある上側部分54と、層20の側壁表面44上にある側壁部分56とを含む。層50は、例えば、スプレー若しくはスピンコーティング、電解析出若しくは電気泳動析出、酸化物化学気相成長又はプラズマ化学気相成長によって形成することができる。層50は、コンプライアンスを与えるほど十分な厚みを有するように形成することができるか、代替的には、酸化物層等の非コンプライアント層とすることができる。引用することにより本明細書の一部をなすものとする、2009年8月26日に出願された米国特許出願第12/583,830号を参照されたい。図1Lに示されるように、層50の下側部分52を貫通して凹部60を形成することができる。凹部60は、層50と、その下側の接着剤22とを貫通してボンドパッド16まで、そしてボンドパッド16の中まで垂直に延在する。凹部60は、ボンドパッド16の中に部分的にのみ延在することができる。一実施形態では、凹部60が形成されるときに、ボンドパッド16の前面において、ボンドパッド16の1マイクロメートル未満の厚みが除去される。凹部60は、制御されたレーザエッチング又はアブレーションによって形成することができ、その場合、そのパルス幅、強度、数及び波長を適切に制御して、層50の部分52の全て又は或る部分と、層50のアブレートされた部分52の下層を成し、かつ垂直に位置合わせされた接着剤22の部分と、接着剤22のアブレートされた部分の下層を成しかつ垂直に位置合わせされたボンドパッド16の所定の厚みと、を垂直にアブレートする。例えば、引用することにより本明細書の一部をなすものとする、2008年7月31日に出願の米国特許出願第12/221,204号を参照されたい。別の実施形態では、ボンドパッド16へのアブレーション深度は、ボンドパッドの厚みの10以下である。更なる実施形態では、ボンドパッド16へのアブレーション深度は、ボンドパッドの厚みの50以上まで延在することができる。図1Mに関連して後に説明されるように、後に被着される相互接続金属のために、信頼性があり、かつ低抵抗のオーミックコンタクトを形成できるように、ボンドパッドの金属面のアブレーションによって、汚れのない金属が露出されるようにすることが有利である。一実施形態では、凹部60は、デバイスウェハ14のアクティブ構成要素がボンドパッド16の下にないときに、ボンドパッド16を完全に貫通して延在することができる。図1L及び図1Mを参照すると、パッシベーション層50の上側部分54の露出面上にシード金属層70が選択的に形成され、凹部40及び凹部60内の層50の露出面、凹部60内の接着層22の露出面58及びボンドパッド16の露出面上にも形成される。層70は、スパッタリング又はブランケットメタライゼーションと、その後のフォトリソグラフィを用いる表面パターニングとによって形成することができる。引用することにより本明細書の一部をなすものとする、2006年11月22日に出願された米国特許出願第11/603,935号を参照されたい。代替的には、シード金属層70は無電解めっきによって形成することができる。図1Nに示されるように、マスク用誘電体層80が、層50の上側部分54の露出面上、及び層70の露出した前面72上にパターニングされて形成され、ハンダバンプ位置90を画定する。さらに、凹部40及び60内の層70の露出面上に層80が形成される。一実施形態では、層80の材料は、凹部40及び凹部60の全体を満たすことができる。図1Oに示されるように、ハンダマスク80が存在していない層70上の場所90において、ハンダバンプ96を形成することができる。引用することにより本明細書の一部をなすものとする、米国特許出願第12/583,830号を参照されたい。一実施形態では、図1A~図1Oの方法に従って製造されるパッケージされたイメージセンサユニットを、例えば、米国特許出願第12/583,830号において記述されるように、それぞれがアクティブ領域を含む超小型電子ユニットを構成する個々のパッケージされたチップアセンブリ100に単体化することができる。図2を参照すると、本発明の別の実施形態では、超小型電子アセンブリ200のデバイスウェハ14上に、アセンブリ100のボンドパッド16に関連する厚みを増したボンドパッド216を設けることができる。アセンブリ200は、ボンドパッド216を除いて、アセンブリ100の構成に類似の構成を有し、同じ参照番号が同一又は類似の要素を示す。ボンドパッド216は、デバイスウェハ14の前面19と接触する金属層216Bと、金属層216B上に配置される金属層216Aとを含む。層216A、216Bによって、前面19から離れて延在するボンドパッド216の厚みが、後に塗布される接着剤22と概ね同じ厚みになるようにする。凹部60は、ボンドパッド216の金属層216A内で終端するように形成することができる。凹部60は、アセンブリ100のボンドパッド16の厚みと概ね同じ厚みを有する金属層216Bの中に延在しないことが望ましい。ボンドパッド216は、ボンドパッド16よりも厚い厚みを有し、凹部60、それゆえ、パッケージングプロセス中に形成される金属層70がボンドパッド216内で終端し、デバイスウェハ14と接触しないようにする。結果として、センサ17のような、デバイスウェハ14のアクティブ領域は、凹部60内の金属層70から電気的に分離される。一実施形態では、金属層216Bがデバイスウェハ14の前面19上に形成された後に、金属層216B上に金属層216Aを形成することによってボンドパッド216が設けられることを除いて、アセンブリ200の作製は、アセンブリ100の場合に上述されたのと概ね同じように実行することができる。ボンドパッド216は、0.5μmよりもはるかに厚い厚みを有することができ、レーザアブレーションに耐える金属又は他の材料を含みうる。例えば、層216Aのために用いられる金属は、層216Bを形成するアルミニウムよりも、レーザアブレーションに耐えることができる。レーザアブレーションに耐えること、コストが低いこと、及び標準的な無電解めっきプロセスによって容易に堆積されることに基づいて、層216Aを形成するためにニッケル、銅、金、銀等の材料が望ましい。一実施形態では、ボンドパッド216は、アルミニウムから形成された層216B上に配置される、ニッケル、銅、金又は銀から形成された層216Aを含みうる。一実施形態では、層216Aの厚みは、ボンドパッド216の厚みの50よりも厚くすることができる。層216Aの厚みは3μm~5μmとすることができ、0.5μm~30μmとすることができる。本発明によれば、同じ面上にアクティブ領域及びボンドパッドを有する前面照明センサアセンブリにおいて、厚みを増したボンドパッドを形成することもでき、その場合、更なる作製ステップ中にアセンブリが反転されることを理解されたい。図3を参照すると、本発明の更なる実施形態では、超小型電子アセンブリ300内に含まれるデバイスウェハ14内に、複数のレベル又は層を有するボンドパッド316を設けることができる。アセンブリ300は、ボンドパッド316を除いて、アセンブリ100の構成に類似の構成を有し、同じ参照番号が同一又は類似の要素を示す。ボンドパッド316は、イメージセンサ17のピクセルを形成するために実行される一連のステップの一部として作製することができる。ボンドパッド316は幾つかの金属層316Aを含み、各金属層316Aは、上記のアセンブリ100のボンドパッド16等の単層ボンドパッドと同一又は類似の構成を有することができる。層316Aは、導電性ビア316B又は他の導電性垂直構造体によって互いに接続される。一実施形態では、金属層316A及びビア316はウェハ14内の半導体材料から分離することができる。ボンドパッド316は、図3に示されるように、ウェハ14内に部分的に、又は完全に凹所を作るように作製することができるか、代替的には、ウェハ14の表面19上に形成することができる。凹部60は、ウェハ14の背面23に最も近いボンドパッド316の金属層316Aの背面に届かない深さまでボンドパッド316内に延在するように形成されることが望ましい。結果として、センサ17のような、ウェハデバイス14のアクティブ領域は、凹部60内の金属層70から電気的に分離される。アセンブリ300の作製は、デバイスウェハ14内にボンドパッド316が形成されることを除いて、アセンブリ100の場合に上述されたのと概ね同じように実行することができる。図4を参照すると、本発明の別の実施形態では、超小型電子アセンブリ350において、電気的分離領域360が、ボンドパッド16の背面361、及びデバイスウェハ14の背面19から離れるように延在する。アセンブリ350は、アセンブリ100の構成に類似の構成を有し、同じ参照番号が同一又は類似の要素を示す。領域360はボンドパッド16の背面361の一部によって部分的に画定され、その部分は、そこを貫通して凹部60が形成されるボンドパッド16の部分を完全に取り囲む。領域360は、二酸化シリコンのような誘電体材料で満たすことができ、側壁32の一部とすることができる。代替的には、領域360は、側壁32をウェハ14に取り付けるために用いられるのと同じ接着材料で満たすことができる。領域360内の材料は、凹部60の側壁に沿って延在する金属層70をウェハ14のセンサ17のようなアクティブ領域から電気的に分離する。上述したように、金属層70は、凹部60内のボンドパッド16の径方向に対称なコンタクト領域においてボンドパッド16と接触していることが望ましい。領域360によって、金属層70はウェハ14から電気的に分離されるようになる。図4に示されるように、凹部60は、ボンドパッド16の全体を貫通して延在するように形成することができ、領域360、接着層34及び/又は側壁32内の材料のような、ボンドパッド16の下層を成す1つ以上の材料層を貫通して延在する場合もある。側壁32を取り付ける前に層12を除去することができ、そして、フォトリソグラフィ及びエッチングを使用すること等により、ウェハ14の一部を除去することによってボンドパッド16の下層を成す領域360が形成されることを除いて、アセンブリ350の作製は、アセンブリ100の場合に上述したのと概ね同じように実行することができる。望ましくは、領域360は、デバイスウェハ14の厚みが薄くされた後に形成される。図5を参照すると、本発明の別の実施形態では、アセンブリ100に類似の構成を有する超小型電子アセンブリ400が、デバイスウェハ14内に分離領域又はトレンチ410を含みうる。アセンブリ400は、アセンブリ100の構成に類似の構成を有し、同じ参照番号が同一又は類似の要素を示す。トレンチ410は、ボンドパッド16を完全に取り囲み、少なくとも部分的に、そして一実施形態では完全にウェハ14を貫通して延在する。トレンチ410は、誘電体材料で満たすことができる。代替的には、トレンチ410は、トレンチ410に隣接し、かつトレンチによって取り囲まれるウェハ14の半導体領域のドーピングとは異なるドーピングを有するウェハ14のドープ半導体領域である。トレンチ410が、トレンチ410の一方にある、トレンチ410によって取り囲まれるウェハ14の隣接する領域と、トレンチ410を挟んで凹部60の反対側にあるウェハ14の領域と、の間に電気的分離を与えるように、トレンチ410と隣接する領域との間のドーピングの差を適応させる。ドープされたトレンチ410は、例えば、PINダイオードの真性領域Iによって与えられるのと同じような電気的分離を与えることができる。トレンチ410は、ボンドパッド16の真下に延在し、凹部60内の金属層70と接触することができるウェハ14の部分を、センサ17のようなイメージング素子を含む、ウェハ14の残りの部分から電気的に分離する。実際には、トレンチ410はウェハ14内の高抵抗率の素子であり、ウェハ14内に電気的な島状部を作り出す。トレンチ410は、ボンドパッド16を取り囲むことによって、ボンドパッド16を貫通してボンドパッド16下のウェハ14の中に延在するように、レーザエッチングを用いて凹部60を形成できるようにする。トレンチ410は、センサ17のようなウェハ14のアクティブ部分が、凹部60内に形成される金属層70の部分と短絡するのを避ける。トレンチ410が好ましくは、イメージセンサ17のピクセルを形成する一連のステップの一部として、かつ側壁32及び蓋ウェハ36を含むパッケージングアセンブリ31がウェハ14に取り付けられる前に、半導体ウェハ14の作製中に形成されることを除いて、アセンブリ400の作製は、アセンブリ100の場合に上述したのと概ね同じように実行することができる。本発明は特定の実施形態を参照しながら本明細書において説明されてきたが、これらの実施形態は本発明の原理及び応用形態を例示するにすぎないことを理解されたい。そのため、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱することなく、例示的な実施形態に数多くの変更を加えることができること、及び他の構成を考案することができることを理解されたい。"