メモリーコントローラー及びメモリーPHYにより制御される外部メモリーと接続し、通常モード及び省電力モードで動作可能な回路であって、省電力モードにおいて電源オフされる第一ブロック及び電源オフされない第二ブロックを含み、前記第一ブロックに、メモリーコントローラーを備え、前記第二ブロックに、メモリーPHYと、前記メモリーコントローラー及び前記メモリーPHYの間に設けられ、省電力モード中に前記メモリーコントローラーからの出力信号を所定のレベルに固定する信号レベル保持部と、を備える、ことを特徴とする回路。請求項1に記載の回路であって、前記第一ブロックに、前記メモリーコントローラーに対するリクエストを調停する調停回路を備える、ことを特徴とする回路。請求項1又は2に記載の回路であって、前記第一ブロックに、前記メモリーコントローラーに対するリクエストを送る第一CPU及び所定の処理を行う複数の処理回路を備える、ことを特徴とする回路。請求項3に記載の回路であって、前記第二ブロックに、第二CPUと、前記第二CPUのリクエストを受けて前記外部メモリーに対するコマンドを発行するコマンド変換部と、を備え、前記第二CPUは、省電力モード中に外部リクエスト又は内部リクエストの発生を監視し、外部リクエスト又は内部リクエストが発生した場合、通常モードへの復帰処理を開始する、ことを特徴とする回路。請求項1~4いずれか一項に記載の前記回路を備える電子機器。請求項1~4いずれか一項に記載の前記回路を備える印刷装置。ところで、省電力モード時に電源をOFFにするブロックと電源をOFFにしないブロックに、上記の各種デバイスをどのように配置するかによって、電子機器の回路規模や省電力の程度は異なってくる。本発明は、電子機器を省電力で動作させる一方法を提供することを目的とする。上記の課題を解決するための本発明の一態様は、メモリーコントローラー及びメモリーPHYにより制御される外部メモリーと接続し、通常モード及び省電力モードで動作可能な回路であって、省電力モードにおいて電源オフされる第一ブロック及び電源オフされない第二ブロックを含み、前記第一ブロックに、メモリーコントローラーを備え、前記第二ブロックに、メモリーPHYと、前記メモリーコントローラー及び前記メモリーPHYの間に設けられ、省電力モード中に前記メモリーコントローラーからの出力信号を所定のレベルに固定する信号レベル保持部と、を備える、ことを特徴とする。ここで、前記第一ブロックに、前記メモリーコントローラーに対するリクエストを調停する調停回路を備える、ことを特徴としていてもよい。また、前記第一ブロックに、前記メモリーコントローラーに対するリクエストを送る第一CPU及び所定の処理を行う複数の処理回路を備える、ことを特徴としていてもよい。また、前記第二ブロックに、第二CPUと、前記第二CPUのリクエストを受けて前記外部メモリーに対するコマンドを発行するコマンド変換部と、を備え、前記第二CPUは、省電力モード中に外部リクエスト又は内部リクエストの発生を監視し、外部リクエスト又は内部リクエストが発生した場合、通常モードへの復帰処理を開始する、ことを特徴としていてもよい。また、上記のいずれかの前記回路を備える電子機器であってもよい。また、上記のいずれかの前記回路を備える印刷装置であってもよい。以下、本発明の一実施形態の一例について、図面を参照して説明する。本実施形態では、電子機器として、画像処理装置であるプリンターを例に挙げて説明する。もちろん、電子機器は、プリンターに限られず、例えば、複合機、コピー機、スキャナーなど画像処理装置であってもよい。また、画像処理装置に限られず、他の種類の電子機器であってもよい。図1は、本発明の一実施形態の一例に係るプリンターの概略構成を示すブロック図である。プリンター1は、印刷データを受信して、当該印刷データに基づいて印刷媒体に印刷を行う装置である。プリンター1は、例えば、レーザー方式のページプリンターである。もちろん、インクジェット方式やシリアルプリンターであってもよい。プリンター1は、プリンター1を統合的に制御するコントローラー10と、印刷媒体への印刷を行う印刷エンジン60と、各種情報の表示やユーザー操作の入力受付などを行う操作パネル70とを備える。コントローラー10は、SDRAM40を制御して各種プログラムによる処理を行う回路であるSoC20と、SoC20へ電源供給を行う電源供給ユニット30と、各種プログラムやデータを揮発的に記憶するSDRAMSynchronousDRAM40と、各種プログラムやデータを不揮発的に記憶するフラッシュROMなどのROM50とを備える。本実施形態では、SDRAM40は、例えば、DDRDoubleDataRate-SDRAMである。また、SDRAM40は、セルフリフレッシュ機能を有する。SDRAM40は高速に動作するため、後述するように、SDRAM40に対するアクセス制御は、メモリーコントローラーと、当該メモリーコントローラーとは分離したメモリーPHYPhysicalInterfaceと、SSTLI/OStubSeriesTerminationlogicIOとにより実現される。印刷エンジン60は、コントローラー10の制御の下、印刷データに基づいて印刷媒体に印刷を行うユニットである。印刷エンジン60は、例えば、トナーカートリッジ、感光体ドラム、レーザー光照射機構、転写機構、紙送り機構、給排紙機構などを有するレーザー方式のエンジンである。もちろん、印刷エンジン60は、レーザー方式に限られず、インクジェット方式であってもよい。操作パネル70は、プリンター1とユーザーの入出力インターフェイスである。操作パネル70は、例えば、液晶ディスプレイLiquidCrystalDisplayや有機ELディスプレイElectroLuminescenceDisplayなどのディスプレイと、入力装置として機能するタッチパネル、ハードスイッチ等を備える。なお、上記のプリンター1の構成は、本願発明の特徴を説明するにあたって主要構成を説明したのであって、上記に限られない。また、一般的なプリンターが備える他の構成を排除するものではない。例えば、SoC20は、一以上のASICで構成されていてもよい。図2は、本発明の一実施形態の一例に係るSoCの概略構成を示すブロック図である。SoC20は、メインCPU201と、処理回路202と、メモリーコントローラー203と、信号レベル保持セル204と、サブCPU205と、電源管理回路206と、ネットワークI/Fインターフェイス207と、USBI/F208と、外部I/F209と、コマンド変換回路210と、メモリーPHY211と、SSTLI/O212とを備える。本実施形態では、SoC20は、省電力モード時に電源がOFFされるブロックAと、常時電源がONされるブロックBとを有する。SoC20の各デバイスは、ブロックAとブロックBに分離して配置されている。ブロックAには、メインCPU201と、処理回路202と、メモリーコントローラー203とが含まれる。ブロックBには、信号レベル保持セル204と、サブCPU205と、電源管理回路206と、ネットワークI/Fインターフェイス207と、USBI/F208と、外部I/F209と、コマンド変換回路210と、メモリーPHY211と、SSTLI/O212とが含まれる。電源供給ユニット30は、電源管理回路206から出力される信号に従って、ブロックAに対して電源の供給を行ったり停止したりする。すなわち、電源OFFenable信号が入力されている間は、ブロックAへの電源を停止し、電源OFFenable信号が停止した場合は、ブロックAへの電源を供給する。電源供給ユニット30は、ブロックBに対しては、通常モードにおいても省電力モードにおいても常時電源を供給する。メインCPU201は、所定のプログラムを実行してプリンター1の主要な機能を実現する演算装置である。メインCPU201は、基本的にプリンター1が通常モードの場合に動作する。メインCPU201は、メモリーコントローラー203を介してSDRAM40にアクセスすることができる。メインCPU201は、プリンター1が通常モードの場合に、省電力モードへの移行要求があったか否かを監視する。省電力モードへの移行要求があった場合、その旨をサブCPU205に通知する。処理回路202は、所定の処理を行う回路である。処理回路202は、本図では一つ図示されているが、複数個設けられている。処理回路202は、例えば、各種の画像処理やデータ処理などを行う回路である。処理回路202は、メモリーコントローラー203を介してSDRAM40にアクセスすることができる。サブCPU205は、所定のプログラムを実行して、プリンター1の省電力モードに関する機能を実現する演算装置である。サブCPU205は、基本的には、プリンター1が通常モードにおいても省電力モードにおいても動作する。サブCPU205は、コマンド変換回路210を介してSDRAM40にアクセスすることができる。メモリーコントローラー203を介してSDRAM40アクセスしてもよい。サブCPU205は、メインCPU201から省電力モードへの移行要求に関する通知があった場合、移行処理を開始する。例えば、電源管理回路206に指示して、電源供給ユニット30に対して電源OFFenable信号を出力させる。また、サブCPU205は、プリンター1が省電力モードの間、プリンター1の外部からのリクエスト又はプリンター1の内部からのリクエストを監視し、リクエストがあった場合、復帰処理を開始する。例えば、電源管理回路206に指示して、電源供給ユニット30に対する電源OFFenable信号の出力を停止させる。メモリーコントローラー203は、メインCPU201や処理回路202等のマスターからのリクエストを受け付け、SDRAM40に対するコマンドの発行などを行う。メモリーコントローラー203は、生成したコマンド等を、信号レベル保持セル204を介して、メモリーPHY211に出力する。メモリーPHY211は、SDRAM40に対する物理層の制御を行う。メモリーPHY211は、例えば、メモリーコントローラー203又はコマンド変換回路210から出力された信号の位相制御、タイミング制御等を行ってSDRAM40に出力する。SSTLI/O212は、メモリーPHY211及びSDRAM40と接続し、SDRAM40に対して高速かつ低信号振幅で信号を転送するためのインターフェイス回路である。コマンド変換回路210は、サブCPU205からメモリーコントローラー203を介さずにリクエストを受け付け、SDRAM40に対するコマンドの発行などを行う。コマンド変換回路210は、生成したコマンド等を、メモリーPHY211に出力する。なお、コマンド変換回路210は、サブCPU205が実行する処理で必要なコマンドを発行できればよいため、メモリーコントローラー203が有する機能の少なくとも一部を実現する。電源管理回路206は、電源供給ユニット30に対する信号を出力する回路である。電源管理回路206は、サブCPU205の指示に従って、電源供給ユニット30に対する電源OFFenable信号の出力を開始又は停止する。ネットワークI/F207は、LANLocalAreaNetwork等のネットワークに接続し、データの送受信を制御するインターフェイス回路である。USBI/F208は、USBホストと接続し、USBによるデータの送受信を制御するインターフェイス回路である。外部I/F209は、ROM50、操作パネル70等の装置とのデータの送受信を制御するインターフェイス回路である。これらの回路は、外部からのリクエストを受信した場合、サブCPU205に通知する。信号レベル保持セル204は、省電力モード時ブロックAの電源OFF時に、ブロックAから出力される全ての信号をそれぞれ所定のレベルハイ又はロウに固定する。本実施形態では、メモリーコントローラー203からの複数の出力信号は、ブロックBの各種デバイスが誤動作しないように、例えば、SDRAM40がセルフリフレッシュ状態を維持できるように、それぞれ所定のレベルに固定される。また、各種入出力信号は、ブロックBからブロックAへ又は逆に電流が流れないように、それぞれ所定のレベルに固定される。なお、信号レベル保持セル204は、通常モード時には、各種入出力信号をそのまま通す。図示していないが、SoC20のブロックAには、メインCPU201及び処理回路202からメモリーコントローラー203へのリクエストを調停する調停回路が設けられていてもよい。なお、上記のSoC20の構成は、本願発明の特徴を説明するにあたって主要構成を説明したのであって、上記に限られない。また、一般的なSoCが備える他の構成を排除するものではない。例えば、SoC20は、一以上のデバイスを含むASICを有していてもよい。次に、図3~図6を参照して、本実施形態の一例に係るSoCの特徴をより明らかに説明する。図3は、SoC内の構成要素の配置の一覧である。本図に示すように、SoC内の構成要素の配置としては、例えば、従来の配置と、配置A~Cとが考えられる。なお、ここでは、主な構成要素として、メインCPU、処理回路群、メモリーコントローラー、及びメモリーPHYを例に挙げる。従来の配置では、メインCPU、処理回路群、メモリーコントローラー、及びメモリーPHYは、ブロックBに配置される。配置Aでは、メインCPU、及び処理回路群は、ブロックAに配置され、メモリーコントローラー、及びメモリーPHYは、ブロックBに配置される。配置B本実施形態では、メインCPU、処理回路群、及びメモリーコントローラーは、ブロックAに配置され、メモリーPHYは、ブロックBに配置される図2参照。配置Cでは、処理回路群、メモリーコントローラー、及びメモリーPHYは、ブロックAに配置される。配置Aは、より具体的には、例えば、図4に示すようになる。すなわち、ブロックAに含まれるメインCPU201及び複数の処理回路202と、ブロックBに含まれるメモリーコントローラー203との間に、信号レベル保持セル204が設けられる。信号レベル保持セル204は、メインCPU201及び複数の処理回路202それぞれからの出力信号に対応してセルを有する。そして、例えば、省電力モード時にSDRAM40がセルフリフレッシュ状態を維持できるように、それぞれの出力信号を所定のレベルに固定する。メインCPU201及び複数の処理回路202の数が増えると、それに応じてセルの数も多くなる。従って、配置Aでは、メモリーコントローラー203と、メインCPU201及び各処理回路202との間に、信号レベル保持セル204を設ける必要があるため、配置B及びCと比べて、回路規模が大きくなる。また、メモリーコントローラー203が、メインCPU201及び各処理回路202がブロックAに配置されているため、従来の配置と比べて省電力性が高いが、配置B及びCよりは省電力性が低い。なお、信号レベル保持セル204とメモリーコントローラー203との間には、メインCPU201及び処理回路202からメモリーコントローラー203へのリクエストを調停する調停回路が設けられていてもよい。配置B本実施形態は、より具体的には、例えば、図5に示すようになる。すなわち、ブロックAに含まれるメモリーコントローラー203と、ブロックBに含まれるメモリーPHY211との間に、信号レベル保持セル204が設けられる。信号レベル保持セル204は、メモリーコントローラー203からの各出力信号例えば、制御信号、データ信号、設定信号等に対応してセルを有する。そして、例えば、省電力モード時にSDRAM40がセルフリフレッシュ状態を維持できるように、それぞれの出力信号を所定のレベルに固定する。メモリーコントローラー203とメモリーPHY211間の信号は、メインCPU201及び複数の処理回路202とメモリーコントローラー203間の信号よりも少ない。また、メインCPU201及び複数の処理回路202の数が増えても、メモリーコントローラー203とメモリーPHY211間の信号の数は変わらないので、セルの数に変化はない。従って、配置Bでは、メインCPU201及び各処理回路202の出力信号の数に係わらず、その数よりも小さいメモリーコントローラー203からの出力信号の数に応じて、信号レベル保持セルを設ければよい。そのため、配置Aと比べて、回路規模が小さくなる。また、メモリーコントローラー203が、ブロックAに配置されているため、従来の配置及び配置Aと比べて、省電力性が高い。また、配置Bでは、メモリーPHY211は、ブロックBに配置されているため、省電力モード中でも動作可能であるとともに、省電力モードから通常モードへ復帰した直後であっても、いつでも動作可能である。また、メモリーPHY211は、サブCPU205からコマンド変換回路210を介してSDRAM40を制御可能であるので図2参照、省電力モードから通常モードへ復帰する前であってもメインCPU201が停止していても、SDRAM40をセルフリフレッシュ状態から通常アクセス状態へ復帰させることができる。なお、メインCPU201及び処理回路202とメモリーコントローラー203との間には、メインCPU201及び処理回路202からメモリーコントローラー203へのリクエストを調停する調停回路が設けられていてもよい。調停回路がブロックAに属する点からも、配置Bは、従来の配置及び配置Aと比べて、省電力性が高い。配置Cは、より具体的には、例えば、図6に示すようになる。すなわち、ブロックAに含まれるメモリーPHY211と、ブロックBに含まれるSSTLI/O212との間に、信号レベル保持セル204が設けられる。信号レベル保持セル204は、メモリーPHY211からの各出力信号例えば、制御信号、データ信号等に対応してセルを有する。そして、例えば、省電力モード時にSDRAM40がセルフリフレッシュ状態を維持できるように、それぞれの出力信号を所定のレベルに固定する。メモリーPHY211とSSTLI/O212間の信号は、メモリーコントローラー203とメモリーPHY211間の信号よりも少ない。また、メインCPU201及び複数の処理回路202の数が増えても、メモリーPHY211とSSTLI/O212間の信号の数は変わらないので、セルの数に変化はない。従って、配置Cでは、メインCPU201及び各処理回路202の出力信号の数に係わらず、その数よりも少ないメモリーPHY211からの出力信号の数に応じて、信号レベル保持セルを設ければよい。そのため、配置A及びBと比べて、回路規模が小さくなる。また、メモリーコントローラー203及びメモリーPHY211が、ブロックAに配置されているため、従来の配置及び配置Aと比べて、省電力性が高い。ただ、配置Cでは、省電力モードにおいて、メモリーPHY211の電源がOFFとなる。そのため、省電力モードから通常モードへ復帰する前に、SDRAM40をセルフリフレッシュ状態から通常アクセス状態へ復帰させることができず、配置A、Bと比べて、復帰が遅くなる。また、メモリーPHY211とSSTLI/O212の距離が離れて配置されているため、アナログ信号を安定させるための回路設計等が必要となり、コストアップにつながる。また、SSTLI/O212の近傍に信号レベル保持セル204が配置されるため、信号の周波数が上がりにくくなるおそれがあり、配置A、Bと比べて、パフォーマンスが低下する。なお、メインCPU201及び処理回路202とメモリーコントローラー203との間には、メインCPU201及び処理回路202からメモリーコントローラー203へのリクエストを調停する調停回路が設けられていてもよい。以上のことから、本実施形態では、配置Bを選択している。次に、本実施形態の一例に係るSoCの特徴的な動作について説明する。図7は、本発明の一実施形態の一例に係る省電力モードへの移行処理を示すフロー図である。本フローは、例えば、プリンター1が通常モードで動作中に開始される。S10では、省電力モードへの移行要求が監視される。具体的には、メインCPU201は、省電力モードへの移行要求があったか否かを監視する。メインCPU201は、例えば、ネットワークI/Fインターフェイス207、USBI/F208、及び外部I/F209のいずれからもリクエストが入力されない状態が所定時間継続した場合に、省電力モードへ移行すべきと判定することができる。また、例えば、操作パネル70を介して省電力モードへの移行を指示するユーザーの操作があった場合に、省電力モードへ移行すべきと判定することができる。省電力モード移行要求があった場合S10:YES、メインCPU201はサブCPU205に通知を行い、処理はS20に進む。省電力モード移行要求がない場合S10:NO、監視が継続される。S20では、SDRAM40がセルフリフレッシュ状態に移行される。具体的には、メインCPU201サブCPU205でもよいは、メモリーコントローラー203に指示して所定のコマンドを発行させ、SDRAM40をセルフリフレッシュ状態に移行させる。そして、処理は、S30に進む。なお、ブロックAに配置されているメインCPU201、処理回路202、及びメモリーコントローラー203は、例えば、SDRAM40にプログラムの状態を記憶するなど、電源OFFへ向けた準備処理を実行してもよい。S30では、電源OFFEnable信号の出力が開始される。具体的には、サブCPU205は、メインCPU201からの通知を受けて、電源管理回路206に指示して、電源供給ユニット30に対して電源OFFenable信号を出力させる。そして、処理は、S40に進む。S40では、ブロックAへの電源供給が停止される。具体的には、電源供給ユニット30は、電源OFFenable信号の入力を受けて、ブロックAへの電源を停止する。そして、処理は、S50に進む。S50では、各種信号のレベルが信号レベル保持セル204より保持される。具体的には、メモリーコントローラー203からの複数の出力信号は、ブロックBの各種デバイスが誤動作しないように、例えば、SDRAM40がセルフリフレッシュ状態を維持できるように、それぞれ所定のレベルに固定される。また、各種入出力信号は、ブロックBからブロックAへ又は逆に電流が流れないように、それぞれ所定のレベルに固定される。そして、本フローは終了する。以上のようにして、通常モードから省電力モードへの移行が行われる。図8は、本発明の一実施形態の一例に係る通常モードへの移行省電力モードからの復帰処理を示すフロー図である。本フローは、例えば、プリンター1が省電力モードで動作中に開始される。S110では、通常モードへの移行要求が監視される。具体的には、サブCPU205は、通常モードへの移行要求があったか否かを監視する。サブCPU205は、例えば、ネットワークI/Fインターフェイス207、USBI/F208、及び外部I/F209のいずれかから外部リクエストが入力された場合に、通常モードへの移行をすべきと判定することができる。また、例えば、タイマーブロックAに含まれないによる割り込みなどの内部的なリクエストが発生した場合に、通常モードへの移行をすべきと判定することができる。通常モード移行要求があった場合S110:YES、処理はS120に進む。通常モード移行要求がない場合S110:NO、監視が継続される。S120では、復帰モードが判定される。具体的には、サブCPU205は、復帰モードを判定する。本実施形態では、基本的にメインCPU201により復帰処理を行う第一復帰モードと、基本的にサブCPU205により復帰処理を行う第二復帰モードとがある。復帰モードは、例えば、デフォルト設定としていずれかのモードがROM50等に予め設定されている。もちろん、例えば、ホストPCからネットワークI/F207を介して、又は操作パネル70から外部I/F209を介してユーザーが設定変更できるようにしてもよい。復帰モードが第一復帰モードである場合S120:第一復帰モード、処理は、S130に進む。復帰モードが第二復帰モードである場合S120:第二復帰モード、処理は、S210に進む。S130では、電源OFFEnable信号の出力が停止される。具体的には、サブCPU205は、電源管理回路206に指示して、電源供給ユニット30に対する電源OFFenable信号の出力を終了させる。これにより、ブロックAへの電源供給が開始される。そして、処理は、S140に進むS140では、メインCPU201の復帰が待たれる。具体的には、メインCPU201は、電源OFF状態から通常動作状態への復帰を実行する。なお、ブロックAに配置されている処理回路202、及びメモリーコントローラー203も、通常の動作状態への復帰を行う。そして、復帰後、処理はS150に進む。S150では、SDRAM40のセルフリフレッシュ状態からの復帰が指示される。具体的には、メインCPU201は、メモリーコントローラー203に指示して、SDRAM40をセルフリフレッシュ状態から通常アクセス状態に移行させる所定のコマンドを発行させる。そして、処理は、S160に進む。S160では、SDRAM40のセルフリフレッシュ状態からの復帰が待たれる。具体的には、SDRAM40は、通常アクセス状態に移行させる所定のコマンドに対応する信号の入力を受けて、通常アクセス状態への移行を行う。そして、復帰後、処理はS170に進む。S170では、外部リクエストによる復帰であるか否かが判定される。具体的には、メインCPU201は、S110で外部リクエストがあった場合、外部リクエストによる復帰であると判定しS170:YES、処理は、S180に進む。S110で、例えば、タイマー割り込みなど内部的なリクエストがあった場合、外部リクエストによる復帰でないと判定しS170:NO、本フローは終了する。なお、サブCPU205は、S110において、リクエストの内容等を、ROM50や内部RAM等に保持しておけばよい。S180では、メインCPU201によりリクエストが処理される。具体的には、メインCPU201は、S110で受け付けられたリクエストに対応する処理を実行する。そして、本フローは終了する。なお、S180では、メインCPU201は、例えば、リクエストの受付処理などの前処理を行い、リクエストに応じた本処理については本フローの終了後通常モード移行処理が終了した後に実行する。外部リクエストは、例えば、ネットワークI/F207を介して受信された印刷データであり、当該外部リクエストに応じた本処理は、例えば、印刷データに基づく印刷処理である。S190では、メインCPU201によりタイマー割り込み処理が行われる。具体的には、メインCPU201は、S110で発生したタイマー割り込みに対応する処理を実行する。そして、本フローは終了する。なお、S190では、メインCPU201は、例えば、タイマーの実行を解除するなどの前処理を行い、タイマー割り込みに応じた本処理については本フローの終了後通常モード移行処理が終了した後に実行する。タイマー割り込みに応じた本処理は、例えば、印刷エンジン60のキャリブレーション処理である。S210は、S130と同様である。S220では、SDRAM40に対してセルフリフレッシュ状態からの復帰指示がされる。具体的には、サブCPU205は、コマンド変換回路210に指示して、SDRAM40をセルフリフレッシュ状態から通常アクセス状態に移行させる所定のコマンドを発行させる。そして、処理は、S230に進む。S230は、S160と同様である。S240では、外部リクエストによる復帰であるか否かが判定される。具体的には、サブCPU205は、S110で外部リクエストがあった場合、外部リクエストによる復帰であると判定しS240:YES、処理は、S250に進む。S110で、例えば、タイマー割り込みなど内部的なリクエストがあった場合、外部リクエストによる復帰でないと判定しS240:NO、処理は、S290に進む。S250では、サブCPU205で外部リクエストを処理するか否かが判定される。具体的には、サブCPU205は、外部リクエストに対応する処理の少なくとも一部をサブCPU205が処理可能か否かを、例えば、リクエストの内容と所定の基準とに基づいて判定する。所定の基準は、例えば、リクエストの内容ごとに、サブCPU205が実行できない処理が含まれるか否かを示す情報を対応付けたものとすることができる。もちろん、この判定方法は一例であり、他の判定方法であってもよい。サブCPU205が外部リクエストに対応する処理の少なくとも一部を実行できる場合S250:YES、処理は、S260に進む。サブCPU205が外部リクエストを処理できない場合S250:NO、処理は、S270に進む。S260では、サブCPU205によりリクエストが処理される。具体的には、サブCPU205は、S110で受け付けられたリクエストに対応する処理を実行する。ただし、サブCPU205は、リクエストに対応する処理のうち少なくとも一部の実行可能な処理を実行する。例えば、S260では、サブCPU205は、リクエストに応じた前処理のうち実行可能な処理を行う。実行不可能な処理は、S280でメインCPU201により行われる。そして、処理は、S270に進む。S270は、S140と同様である。S280では、メインCPU201によりリクエストが処理される。具体的には、メインCPU201は、外部リクエストに応じた前処理の全て、又はS260でサブCPU205により実行されなかった前処理、を実行する。S260でサブCPU205がリクエストに対応した全ての前処理を実行した場合は、メインCPU201は処理を行わなくてよい。そして、本フローは終了する。なお、リクエストに応じた本処理については本フローの終了後通常モード移行処理が終了した後に、メインCPU201により実行される。S290では、サブCPU205によりタイマー割り込み処理が行われる。具体的には、サブCPU205は、S110で発生したタイマー割り込みに対応する処理を実行する。そして、本フローは終了する。なお、S290では、サブCPU205は、例えば、タイマーの実行を解除するなどの前処理を行う。タイマー割り込みに応じた本処理については本フローの終了後通常モード移行処理が終了した後に、メインCPU201により実行される。S300は、S140と同様である。以上のようにして、省電力モードから通常モードへの移行が行われる。第二復帰モードでは、メインCPU201が復帰する前に、サブCPU205によりSDRAMの復帰、リクエストに対応する少なくとも一部の処理等が実行される。従って、メインCPU201が復帰する前に処理を進めることができ、通常モードへの復帰に係る時間がより短縮される。SDRAMの復帰がサブCPU205により行われるため、メインCPU201はその復帰後、すぐにSDRAMを使用することができる。なお、第一復帰モードは、実行されないようにしてもよいすなわち、S110、S210~S300が実行される。上記の図7及び図8の各処理単位は、プリンター1の処理を理解容易にするために、主な処理内容に応じて分割したものである。処理単位の分割の仕方や名称によって、本願発明が制限されることはない。プリンター1の処理は、処理内容に応じて、さらに多くの処理単位に分割することもできる。また、1つの処理単位がさらに多くの処理を含むように分割することもできる。以上、本発明の一実施形態の一例について説明した。本実施形態によれば、電子機器をより省電力で動作させることができる。また、回路規模をできる限り抑えつつ、省電力で動作させることができる。また、サブCPUによる復帰処理を行うことで、省電力モードからの復帰をより早くすることができる。以上の本発明の実施形態は、本発明の要旨と範囲を例示することを意図し、限定するものではない。多くの代替物、修正および変形例が当業者にとって明らかである。