複数の制御回路と、前記複数の制御回路からの出力を比較してエラーの発生を検査する比較部と、前記比較部にてエラーが発生していると判断された場合に、前記複数の制御回路のうちエラーが発生していない制御回路の内部状態を記憶する記憶部と、前記比較部にてエラーが発生していると判断された制御回路をリコンフィグするリコンフィグ部と、前記記憶部に記憶されたエラーが発生していない制御回路の内部状態を、前記比較部にてエラーが発生していると判断された制御回路に入力する制御部と、を備えるプログラマブルデバイス。請求項1記載のプログラマブルデバイスであって、前記リコンフィグ部では、前記比較部にてエラーが発生していると判断された制御回路の回路情報を書き直すことを特徴とするプログラマブルデバイス。請求項1または2に記載のプログラマブルデバイスであって、さらに、外部からの入力信号を記録する入力記録部を備え、前記制御部では、前記エラーが発生していると判断された制御回路が前記エラーが発生していない制御回路の処理状態に追いつくまで、前記入力記録部に記録された入力信号を前記エラーが発生していると判断された制御回路に入力することを特徴とするプログラマブルデバイス。請求項1乃至3のいずれかに記載のプログラマブルデバイスであって、さらに、前記複数の制御回路のいずれかにエラー信号を挿入するエラー挿入部を備えることを特徴とするプログラマブルデバイス。請求項1乃至4のいずれかに記載のプログラマブルデバイスであって、さらに、前記比較部からのエラー検出信号と前記リコンフィグ部からのリコンフィグ信号とに基づきリコンフィグ状態を監視する監視部を備えることを特徴とするプログラマブルデバイス。請求項1乃至5のいずれかに記載のプログラマブルデバイスを備えた電子デバイスであって、前記リコンフィグ部によるリコンフィグを制御するプロセッサと、前記リコンフィグ部におけるリコンフィグにて用いるコンフィグデータメモリを格納するコンフィグデータメモリ部と、を備える電子デバイス。比較部が複数の制御回路からの出力を比較してエラーの発生を検査する比較工程と、前記比較工程にて前記比較部がエラーが発生していると判断した場合に、記憶部が前記複数の制御回路のうちエラーが発生していない制御回路の内部状態を記憶する記憶工程と、リコンフィグ部が前記比較工程にてエラーが発生していると判断された制御回路をリコンフィグするリコンフィグ工程と、前記記憶工程にて前記記憶部に記憶されたエラーが発生していない制御回路の内部状態を、制御部が前記比較工程にてエラーが発生していると判断された制御回路に入力する制御工程と、を備えるプログラマブルデバイスのリコンフィグ方法。請求項7記載のプログラマブルデバイスのリコンフィグ方法であって、さらに、入力記録部が外部からの入力信号を記録する入力記録工程を備え、前記制御工程では、前記エラーが発生していると判断された制御回路が前記エラーが発生していない制御回路の処理状態に追いつくまで、前記制御部が前記入力記録工程にて記録した入力信号を前記エラーが発生していると判断された制御回路に入力することを特徴とするプログラマブルデバイスのリコンフィグ方法。請求項7または8に記載のプログラマブルデバイスのリコンフィグ方法であって、さらに、エラー挿入部が前記複数の制御回路のいずれかにエラー信号を挿入するエラー挿入工程を備えることを特徴とするプログラマブルデバイスのリコンフィグ方法。請求項7乃至9のいずれかに記載のプログラマブルデバイスのリコンフィグ方法であって、さらに、前記比較工程における比較結果であるエラー検出信号と前記リコンフィグ工程におけるリコンフィグ処理完了信号とに基づき、監視部がリコンフィグ状態を監視する監視工程を備えることを特徴とするプログラマブルデバイスのリコンフィグ方法。半導体デバイスの微細化高集積化伴い、環境放射線α線、中性子線等によるソフトエラーの影響が拡大し、プログラマブルデバイス主にFPGAでのソフトエラー頻度が急増し、電子システム製品におけるソフトエラーが問題となりつつある。しかし、ソフトエラーの主要因である中性子線を遮蔽することは難しく、その対策は困難である。プログラマブルデバイスにおけるソフトエラー耐性向上の方法としては、回路を冗長化することが一般的である。しかし冗長回路の一部が中性子により書き換えられると、その部位を正しいデータに書き戻さない限りエラーが残り、冗長性が損なわれる。この場合、プログラマブルデバイス全体もしくは、エラーが発生した部位を部分的に書き直すことで復旧できるが、書き直している間、正常回路も含め動作を停止しないと、正常に処理を進めている正常回路と書き直しにより処理が停止しているエラー発生回路の処理との間で、処理の進度に違いが発生する。従って、プログラマブルデバイスでソフトエラーが発生した際に、コンフィグメモリを書き直す場合、その間動作を停止しなければならない。通信装置等、装置停止が及ぼす影響が大きなシステムでは、システムの動作を停止せずに復旧することが重要であるため、プログラマブルデバイスを用いた際は、従来、製品全体もしくは製品の一部基板単位等の冗長化で対応することになる。本発明の目的は、電子システム製品に用いるプログラマブルデバイスの環境放射線ソフトエラー耐性を向上し、社会インフラシステムに要求される高信頼化と無停止システム実現に貢献することのできるプログラマブルデバイス、プログラマブルデバイスのリコンフィグ方法および電子デバイスを提供することにある。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。1複数の制御回路と、前記複数の制御回路からの出力を比較してエラーの発生を検査する比較部と、前記比較部にてエラーが発生していると判断された場合に、前記複数の制御回路のうちエラーが発生していない制御回路の内部状態を記憶する記憶部と、前記比較部にてエラーが発生していると判断された制御回路をリコンフィグするリコンフィグ部と、前記記憶部に記憶されたエラーが発生していない制御回路の内部状態を、前記比較部にてエラーが発生していると判断された制御回路に入力する制御部と、を備えるプログラマブルデバイスである。本発明によれば、電子システム製品に用いるプログラマブルデバイスの環境放射線ソフトエラー耐性を向上し、社会インフラシステムに要求される高信頼化と無停止システム実現に貢献することのできるプログラマデバイス、プログラマブルデバイスのリコンフィグ方法および電子デバイスを提供することができる。本発明に係るプログラマブルデバイスの環境放射線起因ソフトエラー耐性回路、および装置の実施例を、図面を用いて説明する。図1は、本発明の実施の形態に係るプログラマブルデバイスの構成図である。図1に記載のプログラマブルデバイス1は、リコンフィグ制御部2と、冗長回路部3制御回路部4、5、6と、多数決回路部7と、クロック制御部8と、入力記録部9と、選択器10と、追跡制御部11と、記録データ選択部12と、状態記録部13と、を備えて構成される。制御回路部4、5、6は、各種演算、外部メモリ制御、通信用パケット解析処理、外部I/F制御等の所望の機能を実現するための回路である。選択器10により選択された信号を受信し、各制御回路部4、5、6、からの出力データを多数決回路部7に出力する。制御回路部5および6は、制御回路部4を複製したものであり冗長性を有する。ここでは、制御回路部4乃至6をまとめて冗長回路部3と称する。クロック制御部8は、外部からクロック信号15を受け取り、定常状態で使用する周波数のクロック信号18または周波数を変更したクロック信号19を制御回路部4、5、6、リコンフィグ制御部2、多数決回路部7、入力記録部9、追跡制御部11、記録データ選択部12、状態記録部13の各部位へ出力する。多数決回路部7は、環境放射線耐性を向上するために制御回路部4、5、6の出力データに対して多数決処理を行い、ソフトエラーの発生有無またはソフトエラーの発生している制御回路部を特定する。その結果、制御回路部4乃至6のいずれかにエラーが発生していると判断した場合は、エラーが発生したことを知らせる信号20、21、23をそれぞれ追跡制御部11、リコンフィグ制御部2、記録データ選択部12に送る。また、判定結果を出力信号17として外部に出力する。記録データ選択部12は、多数決回路部7でのソフトエラー発生有無の判定結果に基づき、ソフトエラーが発生した時点でエラーが発生していない正常な制御回路部を選択し、選択した制御回路部4乃至6との間で内部状態データを知らせる信号22をやり取りする。状態記録部13は、記録データ選択部12との間でデータやり取りを行い、記録データ選択部12で選ばれたエラーが発生していない正常な制御回路部の内部状態を格納する。リコンフィグ制御部2は、エラーが発生したことを知らせる多数決回路部7からの信号21を受信し、コンフィグ制御信号14を外部とやり取りすることにより、所望の機能を実現するための回路情報を格納するプログラマブルデバイスに設けられているコンフィギュレーションメモリ開示せずへの書き込み制御を行う。コンフィギュレーションメモリとは、プログラマブルデバイスを実現するために必須のメモリであり、一般的に用いられる。図1に開示された全ての部位がコンフィギュレーションメモリに格納され、回路機能を実現する。入力記録部9は、制御回路部4、5、6へ入力するための外部からの入力信号16を一時的に記録し、選択器10に対して出力する。選択器10は、入力信号16と入力記録部9からの出力信号のいずれか一方を選択して各制御回路部4乃至6に入力する。追跡制御部11は、多数決回路部7からの制御回路の一部にエラーが発生したことを知らせる信号20とリコンフィグ制御部3からの出力信号とに基づき、一時的に早めたクロック信号を出力し、一部の処理を高速化するようクロック制御部8に入力する。また、追跡制御部11から選択器10に出力信号の選択を指示する信号を出力する。なお、図1では冗長回路部3は3つの制御回路部4乃至6により構成されているが、3重化以上の冗長化の構成としてもよい。制御回路部の数を増やすことにより冗長性が高まる。また、クロック制御部8は、周波数を変更する手段と、複数のクロック信号に分配する手段を持つ。図1に示すプログラマブルデバイス1の構成において、コンフィグ制御信号14は、プログラマブルデバイス1の回路情報データと書き込みを制御する信号とリコンフィグが終了したことを知らせる信号と冗長回路部3の中のソフトエラーが発生した部位のデータであることを伝える信号を含む。また、多数決回路部7から追跡制御部11に対しての制御回路の一部にエラーが発生したことを知らせる信号20と、多数決回路部7からリコンフィグ制御部2に対して制御回路の一部にエラーが発生したことを知らせる信号21と、多数決回路部7から記録データ選択部12に対して制御回路の一部にエラーが発生したことを知らせる信号23とにより、制御回路の一部にソフトエラーが発生したことを関係する各制御部へ伝える。また、信号20を受けた後、追跡制御部11からクロック制御部8へ同様にエラーの発生を伝えるとともに、プログラマブルデバイス1内部に分配するクロック信号の中で周波数を変更する部位を指示する情報を渡す。なお、クロック制御部8は、この信号を多数決回路部7から直接入力する構成としても良い。図1では、クロック信号の接続は図示していないが、各部位へクロック信号18を接続する構成を取り、クロック信号19は、冗長回路部3と、入力記録部9に接続する。また、リコンフィグ時に多数決回路部7へ不要なデータが送出されるため、多数決回路部7への制御回路部からの入力をマスクする機能を多数決回路部7に設けても良い。図2は、本発明の実施の形態に係るプログラマブルデバイスの別の構成例である。図1に示すプログラマブルデバイスとの違いは、図1記載のプログラマブルデバイスでは別個の構成としていた入力記録部9を一つにまとめた点にある。図1では冗長回路部3の冗長個数分3個の入力記録部9で構成していたが、図2の構成では、常時入力記録部9にも入力信号16のデータを格納し、ソフトエラーが発生した場合、ソフトエラーが発生していない正常な制御回路部へは入力記録部9を通さないもう一方の信号をバス選択器29で選択し、リコンフィグが終了した制御回路部への入力信号は、もう一方の入力記録部9を通した信号を選択する。この構成により、入力記録部9の容量を削減することができる。図3は、本発明の実施の形態に係る動作シーケンス例である。制御回路部4、5、6を所望の機能を有する回路で構成し、その制御回路が定常動作を開始した後、制御回路部4乃至6からの出力に基づいて多数決回路部7でソフトエラーの監視処理を開始するstep31。なお、ソフトエラー検出は、多数決回路部7での検出だけでなく、プログラマブルデバイスのコンフィグメモリのデータ反転を監視する手段により検出しても良い。Step31にてソフトエラーを検出した場合step32のYes、多数決回路部7での検出結果に基づき正常な制御回路部を記録データ選択部12にて選択し、正常な制御回路部の内部状態を状態記録部13に格納するstep33。内部状態とは、例えば、制御回路部がプロセッサの場合、ステータスレジスタを示す。また、Step31にてソフトエラーを検出した場合step32のNoは、エラーを検出するまで引き続きエラー監視処理を続ける。次にソフトエラーを検出した制御回路ブロックに入力する信号を入力記録部9に格納するstep34。次に、ソフトエラーが発生した制御回路部のリコンフィグ動作を開始しstep35、リコンフィグが終了した後、状態記録部13から動作を停止した時点の状態データをロードするstep43。その後、リコンフィグした制御回路の入力を入力記録部9からの入力側へ切り替えstep36、リコンフィグした制御回路部の動作周波数をクロック制御部8により切り替えるstep37。リコンフィグした制御回路部が、正常な制御回路部の処理フェーズに追いつくまで、入力記録部9からの入力信号により動作を続けるstep39、step40。正常な制御回路部の処理フェーズに追いついたと判定した場合、選択器10により外部からの入力信号に切り替えるstep38。図4は、本発明の実施の形態に係るプログラマブルデバイスによる冗長部位の制御タイミングチャート例を示した図である。図4の例では、制御回路部4にソフトエラーが発生した場合を示す。制御回路部4で、ソフトエラーが発生した際、記録データ選択部12の動作開始図中、イネーブル状態を発行し、この信号を受けて状態記録部13は、正常な制御回路部5または6の内部状態を格納する。同時に入力記録部9への入力信号16の記録を開始する。状態記録部13での記録が完了した後、制御回路部4のリコンフィグを開始する。リコンフィグが完了した後、状態記録部13からデータをロードする。データのロードが完了した後、制御回路部4の動作周波数を制御回路部5と制御回路部6より早くする。なお、制御回路部5と6を制御回路部4より遅くしても良い。図5は、本発明の実施の形態に係るプログラマブルデバイスによる冗長部位の内部状態を記録する手段を示した図である。図5の例では、制御回路4で発生したソフトエラーを多数決回路部7が検出し、ソフトエラー検出情報とソフトエラー発生部位を記録データ選択部12に伝える。記録データ選択部12は、正常な制御回路部図5では、制御回路部5または6の内部状態を保持するレジスタ51のデータを一括して状態記録部13に複写する。正常な制御回路部が複数ある場合、その選択の優先順位決定方法は特に問わない。図6は、本発明の実施の形態に係るプログラマブルデバイスをもとに設計する場合の入力画面GUI61の例を示した図である。プログラマブルデバイス1において、所望の機能を構成する制御回路部4乃至6に本発明の回路構成を付加する機能を有するプログラムにおいて、その入力画面は、制御回路部の冗長数を表す冗長度と、ソフトエラーが発生した制御回路部と発生していない制御回路部との動作周波数比と、状態記録部13における記録格納サイズを表す状態レジスタサイズと、入力記録部9の入力信号を記録するサイズを表すバッファ深さとを入力することができる。このGUI画面では、入力記録部9と、選択器10と、追跡制御部11と、記録データ選択部12と、状態記録部13と、その間の接続情報を生成する機能を有する。図7は、本発明の実施の形態に係るプログラマブルデバイスによる構成部位を含む設計検証を行う際にソフトエラーを強制的に挿入する手段を示した図である。図1および図2のプログラマブルデバイスとの違いは、本発明によるプログラマブルデバイスの設計検証時に強制的にソフトエラーを発生させ、ソフトエラー検出から復旧までの動作を確認するエラー挿入制御部72を設けた点にある。エラー挿入制御部72は、プログラマブルデバイス1の外部よりエラー挿入信号71を受けた後、エラー挿入制御部72から制御回路部4乃至6にエラーを挿入する。エラー挿入部位については、エラー挿入信号71に基づき決定する。なお、エラー挿入部位の指定については、プログラマブルデバイス1の回路を設計する際に予め決めて作り込んでも良い。また、エラー挿入制御部72より、対象となる制御回路部のコンフィグメモリのデータを反転させても良い。図8は、本発明の実施の形態に係るプログラマブルデバイスを用いた電子システム装置の環境放射線照射試験時に内部状態を外部に出力する手段を示した図である。本発明によるプログラマブルデバイス1に対し、監視制御部81と、状態記録部13から格納されているデータを読み出す手段85を設け、図3で示した動作シーケンスの動作状態を外部に出力する。監視制御部81は、多数決回路部7から、ソフトエラー検出信号84を入力する。また、リコンフィグ制御部2から、リコンフィグ開始とリコンフィグ中、リコンフィグ終了状態を示す信号82を入力する。これらの入力を受け、監視制御部81は、環境放射線耐性試験の際に外部に監視信号83を出力することで、ソフトエラー検出状態とリコンフィグ状態を出力する。図9は、図8による出力結果を表示した画面例91を示す。図8に示す監視手段により出力された情報を外部のコンピュータ等を用いて表示GUIした例を示す。表示する情報は、ソフトエラーを検出した部位を表すエラーブロックと、入力信号記録部9の使用量を表すバッファ使用量と、リコンフィグ状態を示すコンフィグ状態表示と、リコンフィグ回数を表示する。また、状態記録部13に格納されているデータを読み出す際の格納位置を表すアドレスと、読み出した結果を表すデータ表示部とを有する。この表示画面により、環境放射線を強制的に与える試験時に耐性評価と動作確認を容易に行うことができる。なお、バッファ使用量は内部監視状態を即座に表示する場合と、バッファの最大使用量を表示することがある。なお、本構成は、通常の製品使用状態での誤動作要因解析にも対応できる。図10は、本発明の実施の形態に係るプログラマブルデバイスによるリコンフィグ制御部と上位システムとの構成例を示す。プログラマブルデバイス1のリコンフィグ制御は、外部のプロセッサ101により制御される。ソフトエラー発生を検出すると、リコンフィグ制御部2は、エラー検出をプロセッサ101へ伝える。プロセッサ101は、コンフィグデータを格納するコンフィグデータメモリ102より正常な回路情報であるコンフィグデータを読み出し、プログラマブルデバイス1をリコンフィグする。リコンフィグ制御部2は、リコンフィグ状態を監視し、完了した後、リコンフィグ終了信号をプロセッサ101へ出力する。また、コンフィグデータ104をコンフィグデータメモリ102ではなく、ネットワーク等で接続された上位システム103コンピュータ等より入力し、リコンフィグする構成としてもよい。図11は、本発明の実施の形態に係る通信機器を構成した例を示す。図11では、通信装置に搭載される制御基板117のパケット制御部111を本発明によるプログラマブルデバイスを用いて実現した例である。パケット制御部111を持つネットワークスイッチ112を介して、サーバ113、114とパーソナルコンピュータ等のクライアント機器を接続したネットワークにおいて、通信装置の通信パケットの経路変更を行うパケット制御部111は、高速に流れるパケットを流し続ける必要があり、停止することは許されない。なお、冗長化した制御回路部以外についても、環境放射線によるソフトエラーの発生が懸念されるため、コンフィグメモリのエラー検出手段により監視するものとする。また、本発明は、環境放射線起因のソフトエラーだけでなく、電気的、磁気的外乱ノイズやデバイス内部で発生したノイズによるソフトエラーにも対応できる。以上述べたように、本実施例によれば、電子システム製品に用いるプログラマブルデバイスの環境放射線によるソフトエラーからの復旧時に、ソフトエラー発生部位のリコンフィグを、システム停止することなく実現でき、通信機器等の社会インフラを支えるシステムの高信頼化できる。