第1のトランスの一次巻線と直列に接続される第1のスイッチング素子と、前記第1のスイッチング素子を周期ごとにオンオフ制御して力率改善をさせる制御部と、前記第1のトランスの一次巻線から二次巻線に伝送される電流を整流および平滑する回路と、を備える絶縁型力率改善回路であって、前記第1のスイッチング素子のターンオフの際に発生するサージのエネルギーを蓄える第1のキャパシタと、前記第1のトランスの一次巻線と前記第1のキャパシタの間に設けられる第2のスイッチング素子と、前記第1のキャパシタに並列に接続される第2のトランスとを備え、前記第1のスイッチング素子と並列に接続される共振部と、前記共振部から出力される前記共振電流を整流する整流部と、前記整流部から出力される電力を前記絶縁型力率改善回路の出力に回生する平滑部と、前記第1のスイッチング素子のターンオフの際に発生するサージのエネルギーを前記第1のキャパシタに蓄えるときに、前記第1のスイッチング素子のターンオフの前の時間に、前記第2のスイッチング素子をオンにして前記第1のトランスの一次巻線と接続させる制御と、前記第1のスイッチング素子がオフした後の時間に、前記第2のスイッチング素子をオフにし、前記第2のトランスの一次巻線と前記第1のキャパシタとを共振させて前記共振電流を発生させ、前記第1のキャパシタに蓄えたエネルギーを前記第2のトランスの一次巻線から二次巻線へ伝送させて前記整流部に出力させる制御とを、前記周期で行う制御部と、を備えることを特徴とする絶縁型力率改善回路。前記共振部は、前記第1のスイッチング素子の一方の端子が前記第2のスイッチング素子の一方の端子と接続され、前記第2のスイッチング素子の他方の端子が第1のダイオードのアノード端子と接続され、前記第1のダイオードのカソード端子は前記第1のキャパシタの一方の端子と前記第2のトランスの一次巻線の一方の端子に接続され、前記第2のトランスの一次巻線の他方の端子が第3のスイッチング素子の一方の端子と接続され、前記第1のキャパシタの他方の端子は前記第1のスイッチング素子の他方の端子と前記第3のスイッチング素子の他方の端子と接続され、前記制御部は、前記第1のスイッチング素子をオフにする第1の制御信号を出力する時間より前の時間であり、前の時間が前記第2のスイッチング素子をオンにするときのディレイ時間である、前記第2のスイッチング素子をオンオフする第2の制御信号をオンにする第2のスイッチング素子オン時間を求め、前記第1の制御信号を出力する時間より後の時間であり、後の時間が前記第1のトランスのリーケージインダクタのエネルギーを前記第1のキャパシタに移し終える遮断時間である、前記第2の制御信号をオフにする第2のスイッチング素子オフ時間を求め、前記第2のスイッチング素子オン時間と前記第2のスイッチング素子オフ時間とを、次の周期の前記第2のスイッチング素子の制御に反映させる、ことを特徴とする請求項1に記載の絶縁型力率改善回路。前記第1のキャパシタの容量値は、前記第1のトランスの一次側のピーク電流値を2乗した値を、前記サージの電圧の最大値を2乗した値で除算し、前記除算した値により前記リーケージインダクタのインダクタンス値を除算して求めた値であることを特徴とする請求項2に記載の絶縁型力率改善回路。前記第2のトランスの二次側の巻線数と前記第2のトランスの一次側の巻線数の比は、前記第1のトランスの二次側の巻線数と前記第1のトランスの一次側の巻線数の比より大きいことを特徴とする請求項3に記載の絶縁型力率改善回路。前記第2のトランスの一次側のインダクタンス値は、前記第1のキャパシタに蓄えたエネルギーを次の周期の前記第2のスイッチング素子オン時間までに収束させる値であることを特徴とする請求項4に記載の絶縁型力率改善回路。前記整流部は、前記第2のトランスの二次巻線の一方の端子が第2のダイオードのアノード端子と接続され、前記第2のトランスの二次巻線の他方の端子は第3のダイオードのアノード端子と接続され、インダクタと第2のキャパシタが直列に接続される前記平滑部の一方の端子が前記絶縁型PFC回路の出力端子の一方の端子と接続され、前記平滑部の他方の端子が前記絶縁型PFC回路の出力端子の他方の端子と接続され、前記平滑部の前記インダクタと前記第2のキャパシタとの接続点に、前記第2のトランスの二次巻線の中点とが接続され、前記整流部の出力電力を用いて前記制御部を駆動させる電力を供給する電力供給部を備える、ことを特徴とする請求項2に記載の絶縁型力率改善回路。前記制御部は、前記第3のスイッチング素子の第1のデッドタイムを用いて、前記第2のスイッチング素子オン時間より前の時間に、前記第3のスイッチング素子をオフにする制御信号を出力する第3のスイッチング素子オフ時間を求め、前記第3のスイッチング素子の第2のデッドタイムを用いて、前記第2のスイッチング素子オフ時間より後の時間に、前記第3のスイッチング素子をオンにする制御信号を出力する第3のスイッチング素子オン時間を求め、前記第3のスイッチング素子オフ時間と前記第3のスイッチング素子オン時間とを、次の周期の前記第3のスイッチング素子の制御に反映させる、ことを特徴とする請求項2に記載の絶縁型力率改善回路。前記第2のスイッチング素子と前記第1のダイオードと前記第1キャパシタとの直列インダクタンス値より、前記第1のスイッチング素子の直列寄生インダクタンス値を小さく回路配線をすることを特徴とする請求項1~7のいずれか1つに記載の絶縁型力率改善回路。1つの側面では、本発明は、絶縁型の力率改善回路の効率を向上させることを目的とする。実施の態様のひとつである絶縁型力率改善回路は、第1のトランスの一次巻線と直列に接続される第1のスイッチング素子と、上記第1のスイッチング素子を周期ごとにオンオフ制御して力率改善をさせる制御部と、を備える。また、絶縁型力率改善回路は上記第1のトランスの一次巻線から二次巻線に伝送される電流を整流および平滑する回路と、を備える。上記第1のスイッチング素子と並列に接続される共振部は、上記第1のスイッチング素子のターンオフの際に発生するサージのエネルギーを蓄える第1のキャパシタと、上記第1のトランスの一次巻線と上記第1のキャパシタの間に設けられる第2のスイッチング素子と、を備える。また、共振部は上記第1のキャパシタに並列に接続される第2のトランスと、を備える。整流部は、上記共振部から出力される上記共振電流を整流する。平滑部は、上記整流部から出力される電力を上記絶縁型力率改善回路の出力に回生する。制御部は、上記周期ごと上記第1のスイッチング素子のターンオフの際に発生するサージのエネルギーを上記第1のキャパシタに蓄えるときに、上記第1のスイッチング素子のターンオフの前の時間に、上記第2のスイッチング素子をオンにしする。そして、上記第1のトランスの一次巻線と接続させる制御を行う。また、制御部は上記周期ごとに、上記第1のスイッチング素子がオフした後の時間に、上記第2のスイッチング素子をオフにする。そして、上記第2のトランスの一次巻線と上記第1のキャパシタとを共振させて蒸気共振電流を発生させ、上記第1のキャパシタに蓄えたエネルギーを上記第2のトランスの一次巻線から二次巻線へ伝送させて上記整流部に出力させる制御をする。実施の態様によれば、絶縁型の力率改善回路の効率を向上させることができる。以下図面に基づいて、実施形態について詳細を説明する。実施形態1では、絶縁型力率改善回路絶縁型PFC回路に設けられるトランスの一次側のリーケージインダクタによりスイッチング素子をオフするときに発生するサージ電圧を抑圧するために、サージのエネルギーをトランスの二次側に伝送する回路を設ける。その回路により、サージのエネルギーを出力に回生し、絶縁型PFC回路の効率を向上させる。実施形態1について説明する。実施形態1では、図1に示す電源ユニット内部に設けられるPFC回路を用いて説明する。図1は、電源ユニットの一実施例を示すブロック図である。図1の電源ユニット1は、整流回路2、PFC回路3、DC-DC変換回路4を備えている。ここで、電源ユニット1は、例えば、サーバ、パーソナルコンピュータなどの情報機器に用いられる。ただし、電源ユニット1の適用範囲は情報機器に限定されるものではなく、交流入力直流出力電源AC-DC変換回路を用いる装置に適用することが考えられる。整流回路2は交流を一方向の脈流に整流する。整流回路2は、例えば、ダイオードブリッジを用いることが考えられる。DC-DC変換回路4は、PFC回路3から出力される直流電圧を決められた直流電圧に変換する。PFC回路3は、整流回路2とPFC回路3の後段に設けられる平滑キャパシタによる入力電流の歪を、正弦波に近づけて入力電流の歪を低減する。また、PFC回路3を設けることにより、ノイズ防止、配電ロスを低減することができる。図2は、実施形態1のPFC回路の一実施例を示す図である。図2のPFC回路3は、トランスT1第1のトランス、ダイオードD1、キャパシタC1、スイッチング素子SW1第1のスイッチング素子、制御部21、共振部、整流部、平滑部を有している。制御部21は、スイッチング素子SW1を周期ごとに制御する。なお、本例ではPFC回路3にキャパシタC1を含めている。共振部は、スイッチング素子SW1がターンオフにより発生するサージのエネルギーをキャパシタC2に蓄え、スイッチング素子SW1のターンオフの期間にキャパシタC2のエネルギーをトランスT2の一次巻線から二次巻線へ、キャパシタC2とトランスT2の一次巻線とを共振させて生成した共振電流を伝送する。共振部は、スイッチング素子SW2第2のスイッチング素子、スイッチング素子SW3第3のスイッチング素子、ダイオードD2第2のダイオード、キャパシタC2第1のキャパシタ、トランスT2第2のトランスを有している。整流部は、共振部から出力される共振電流を整流する。整流部は、ダイオードD3第2のダイオード、ダイオードD4第4のダイオードを有している。平滑部は、整流部から出力される電力をPFC回路3の出力に回生する。平滑部は、インダクタL1、キャパシタC3第2のキャパシタを有している。また、電圧計22はPFC回路3の入力電圧を計測して制御部21に出力する。電圧計23はPFC回路3の出力電圧を計測して制御部21に出力する。電圧計22、23は電圧を計測して、計測結果を制御部21に出力できるものであればよい。トランスT1はPFC回路3を絶縁するためのトランスである。また、トランスT1として結合インダクタを用いることが考えられる。ダイオードD1は整流ダイオードなどである。キャパシタC1は平滑コンデンサなどである。スイッチング素子SW1は、例えば、MetalOxideSemiconductorFieldEffectTransistorMOSFET、InsulatedGateBipolarTransistorIGBTなどが考えられる。図2ではスイッチング素子SW1としてMOSFETを用いた場合について示されている。スイッチング素子SW2、SW3は、例えば、MOSFET、IGBTなどが考えられる。図2ではスイッチング素子SW1としてMOSFETを用いた場合について示されている。なお、スイッチング素子SW2、SW3は、スイッチング素子SW1と耐圧は同じであるが許容電流は小さくすることができる。ダイオードD2~D4は整流ダイオードなどである。キャパシタC2はコンデンサなどである。トランスT2は、キャパシタC2とトランスT2の一次巻線側により共振振動を発生させ、トランスT2の二次巻線側に共振電流を伝送させる。インダクタL1とキャパシタC3はLC平滑回路平滑部を構成する。制御部21は、予め設定されている周期Tごとに電圧計22、23それぞれにより計測された、整流回路2の出力電圧に対応する入力電圧値VinとPFC回路3の出力電圧に対応する出力電圧値Voutとを取得する。次に、入力電圧値Vinと出力電圧値Voutとを用いて、スイッチング素子SW1~SW3各々に対応する後述する制御信号各々を生成する。なお、制御信号としてPulseWidthModulationPWM信号を用いることが考えられる。スイッチング素子SW1の制御信号の生成は、例えば、周期TごとにPI制御やPID制御を用いて目標出力電圧値を求める。次に、制御部21は該目標出力電圧値に応じて、周期Tごとにスイッチング素子SW1のゲート端子に電圧をかける期間を求める。この求めた期間を次の周期Tのスイッチング素子SW1の制御信号に反映させる。例えば、周期Tの開始時間から求めた期間、スイッチング素子SW1のゲート端子に電圧をかける。すなわち、周期Tの開始時間から求めた期間駆動期間、制御信号をオン状態にする。また、スイッチング素子SW1の制御は電流モードを用いてもよい。なお、電流モードを用いる場合には、さらにPFC回路3の電流を計測する電流計を設け、電圧計22、23および該電流計の計測結果各々を用いて制御部21が目標出力電流値を求める。次に、制御部21は該目標出力電流値に応じて、周期Tごとにスイッチング素子SW1のゲート端子に電圧をかける期間駆動期間を求める。この求めた駆動期間を次の周期Tのスイッチング素子SW1の制御信号に反映させる。例えば、周期Tの開始時間から駆動期間、スイッチング素子SW1のゲート端子に電圧をかける。すなわち、周期Tの開始時間から求めた駆動期間、制御信号をオン状態にする。なお、スイッチング素子SW1の制御は上記説明した2つの制御に限定されるのもではない。なお、駆動期間は制御信号のオン状態の開始時間と終了時間を用いてもよい。スイッチング素子SW2、SW3の制御信号の生成については後述する。また、制御部21は、例えばCentralProcessingUnitCPUやプログラマブルなデバイスFieldProgrammableGateArrayFPGA、ProgrammableLogicDevicePLDなどを用いることが考えられる。また、図2の制御部21は駆動部と記録部とを有している。駆動部は、制御部21から出力されるスイッチング素子SW1~SW3各々に対応する制御信号を増幅してスイッチング素子SW1~SW3各々に対応する駆動信号を生成し、スイッチング素子SW1~SW3各々のゲート端子にそれぞれ入力する。なお、駆動部は制御部21と別に設けてもよい。記録部は、周期T、目標出力電圧値などの設定データおよび入力電圧値Vinと出力電圧値Voutなどの入力データを記録する。また、制御部21が求めたスイッチング素子SW1の周期Tにおけるスイッチング素子SW1の駆動期間、スイッチング素子SW2、SW3の駆動期間などに関連する算出データが記録されている。なお、記録部は制御部21と別に設けてもよい。PFC回路3の回路構成について説明する。トランスT1の一次巻線側の一方の端子図2のa端子は、整流回路2の出力端子の一方の端子端子と接続される。トランスT1の一次巻線側の他方の端子図2のb端子は、スイッチング素子SW1のドレイン端子とスイッチング素子SW2のドレイン端子と接続されている。トランスT1の二次巻線側の一方の端子図2のc端子は、ダイオードD1のアノード端子に接続されている。ダイオードD1のカソード端子は、PFC回路3の出力端子の一方の端子とキャパシタC1の一方の端子とインダクタL1の一方の端子が接続されている。トランスT1の二次巻線側の他方の端子図2のd端子は、PFC回路3の出力端子の他方の端子とキャパシタC1の他方の端子とキャパシタC3の他方の端子が接続されている。インダクタL1との他方の端子とキャパシタC3の一方の端子は接続されている。整流回路2の出力端子の他方の端子-端子は、スイッチング素子SW1のソース端子とスイッチング素子SW3のソース端子とキャパシタC2の他方の端子と接続されている。スイッチング素子SW2のソース端子は、ダイオードD2のアノード端子と接続されている。ダイオードD2のカソード端子は、キャパシタC2の一方の端子とトランスT2の一次巻線側の一方の端子e端子と接続されている。トランスT2の一次巻線側の他方の端子f端子は、スイッチング素子SW3のドレイン端子と接続されている。トランスT2の二次巻線側の一方の端子g端子は、ダイオードD3のアノード端子に接続されている。ダイオードD3のカソード端子とダイオードD4のカソード端子とは、インダクタL1の他方の端子とキャパシタC3の一方の端子に接続されている。トランスT2の二次巻線側の他方の端子i端子は、ダイオードD4のアノード端子に接続されている。トランスT2の二次巻線側の中端子h端子は、PFC回路3の出力端子の他方の端子に接続されている。図3、4、5、6を用いてPFC回路3の動作について説明する。図3は、PFC回路の各部の動作波形の一実施例を示す図である。図4は、トランスT1の一次側に電流が流れている場合の状態を示す図である。図5は、リーケージインダクタのエネルギーがキャパシタC2に蓄えられる場合の状態を示す図である。図6は、トランスT1の二次側に伝送された電流に、トランスT2の二次側に伝送された共振電流を回生させた場合の状態を示す図である。なお、図4、図5、図6には便宜上リーケージインダクタLkが示されている。また便宜上、スイッチング素子SW1をスイッチSW1とし、スイッチング素子SW2をスイッチSW2とし、スイッチング素子SW3をスイッチSW3として表している。図3の例では、上から順にスイッチング素子SW1のゲート端子に入力される駆動信号の波形SW1ゲート、スイッチング素子SW2のゲート端子に入力される駆動信号の波形SW2ゲートが記載されている。また、スイッチング素子SW3のゲート端子に入力される駆動信号の波形SW3ゲートが記載されている。図3のILpはトランスT1の一次側に流れる電流の波形を示し、ILsはトランスT1の二次側に流れる電流の波形を示している。図3のISW2はスイッチング素子SW2のドレイン-ソース間に流れる電流の波形を示し、ISW3はスイッチング素子SW3に流れる電流の波形を示している。図3のID3はダイオードD3に流れる電流の波形を示し、ID4はダイオードD4に流れる電流の波形を示している。図3のVoutはPFC回路3の出力電圧値Voutの波形を示している。図3の状態1t1-t4の期間について説明する。t1のタイミングでは、制御部21から出力されるスイッチング素子SW1に対する駆動信号第1の制御信号がオンONになりスイッチング素子SW1のゲート端子に電圧が加えられ、スイッチング素子SW1がオフからオンになる。その後、トランスT1の一次側に電流ILpが流れる。図4に示すように、スイッチング素子SW1図4ではスイッチSW1として示しているがオン導通して電流ILpが流れる。このとき、スイッチング素子SW2図4ではスイッチSW2として示しているは遮断されているのでトランスT2側には電流は流れない。また、スイッチング素子SW3図4ではスイッチSW3として示しているはオンしている。t2第3のスイッチング素子オフ時間のタイミングでは、制御部21から出力されるスイッチング素子SW3に対する駆動信号第3の制御信号がオンONからオフOFFになりスイッチング素子SW3がオフになる。スイッチング素子SW3の駆動信号をオフOFFにするタイミングは、スイッチング素子SW2の駆動信号第2の制御信号がオンONになるタイミングt3より前のタイミングである。前のタイミングは、例えば、図3に示されているスイッチング素子SW2のターンオン期間t3-t4の期間のt3より前で、かつデッドタイムt2-t3の期間のt2以前のタイミングであることが望ましい。なお、t2のタイミングではスイッチング素子SW1スイッチSW1はオン導通して電流ILpが流れ、スイッチング素子SW2スイッチSW2は遮断されているのでトランスT2側には電流は流れない。t3第2のスイッチング素子オン時間のタイミングでは、制御部21から出力されるスイッチング素子SW2に対する駆動信号がオンONになりスイッチング素子SW2のゲート端子に電圧が加えられ、スイッチング素子SW2がオフからオンになる。スイッチング素子SW2の駆動信号をオンONにするタイミングは、スイッチング素子SW1の駆動信号がオフOFFになるタイミングt4より前のタイミングである。t4より前のタイミングは、例えば、図3に示されているスイッチング素子SW2のターンオン期間t3-t4の期間の始まりのタイミングt3が望ましい。また、スイッチング素子SW2のターンオン期間の終わりのタイミングt4は、スイッチング素子SW1のターンオフ期間t4-t5の期間の始まりのタイミングt4となることが望ましい。なお、t3のタイミングではスイッチング素子SW1スイッチSW1はオン導通して電流ILpが流れるが、スイッチング素子SW2スイッチSW2がターンオンするまでトランスT2側には電流は流れない。t4のタイミングでは、制御部21から出力されるスイッチング素子SW1の駆動信号がオフOFFになりスイッチング素子SW1がオンからオフになる。また、スイッチング素子SW2スイッチSW2がオンになりトランスT2側には電流が流れる状態になる。図5に示すように、スイッチング素子SW1スイッチSW1はオフ遮断し、スイッチング素子SW2スイッチSW2がオンしてトランスT2側に電流が流れる。図3の状態2t4-t7の期間について説明する。t4のタイミングでスイッチング素子SW1がオフになり、スイッチング素子SW2がオンになると、スイッチング素子SW1のターンオフ期間t4-t5の期間のt5まで、リーケージインダクタLkのエネルギーがキャパシタC2に蓄えられる。図3のt4-t5の期間のスイッチング素子SW2に流れる電流ISW2の波形に示されるように、キャパシタC2にリーケージインダクタLkのエネルギーが蓄えられる。スイッチング素子SW1のターンオフ期間、図5に示すように電流ISW2は流れる。t5第2のスイッチング素子オフ時間のタイミングでは、制御部21から出力されるスイッチング素子SW2の駆動信号がオフOFFになりスイッチング素子SW2がオンからオフになる。t5のタイミングは、スイッチング素子SW1のターンオフ期間t4-t5の期間の終わりのタイミングである。t6第3のスイッチング素子オン時間のタイミングでは、制御部21から出力されるスイッチング素子SW3の駆動信号がオンONになりスイッチング素子SW3がオフからオンになる。スイッチング素子SW3の駆動信号をオンONにするタイミングは、スイッチング素子SW2の駆動信号がオフOFFになるタイミングt5より後のタイミングである。後のタイミングは、例えば、図3に示されているスイッチング素子SW2のターンオン期間t5-t6の期間のt5より後で、かつデッドタイムt5-t6の期間のt6以後のタイミングであることが望ましい。t7のタイミングは、スイッチング素子SW3のターンオン期間t6-t7の期間を経過したタイミングである。そして、経過した後スイッチング素子SW3がオフからオンになり、図6に示すように電流ISW3が流れる。図3の状態3t7-t8の期間について説明する。t7のタイミングで図6に示すようにトランスT1の二次側に電流ILsが流れており、さらにトランスT2の一次側で共振電流ISW3が発生して、トランスT2の二次側に共振電流が伝送される。その後、図6に示すように整流回路で共振電流が整流され電流ID3、ID4は、インダクタL1とキャパシタC3を有するLC平滑回路でリップルが低減され、出力に回生される。ここで、出力にサージのエネルギーを回生させるためには、回生する電圧は出力電圧値Voutより高い電圧でなければならない。そのため、トランスT2の巻線比はトランスT1の巻線比より大きくする。すなわち、トランスT1の巻線比トランスT1の二次巻線数/トランスT1の一次巻線数より、トランスT2の巻線比トランスT2の二次巻線数/トランスT2の一次巻線数の巻線比を大きくする。その結果、回生する電圧は出力電圧値Voutより、高い電圧になる。図1に示す回路の例では、トランスT2の二次側のg-h間の巻線数/トランスT2一次巻線数の巻線比と、トランスT2の二次側のh-i間の巻線数/トランスT2一次巻線数の巻線比とをそれぞれトランスT1の巻線比より大きくする。t8のタイミングでは次の周期Tの動作に移行し、次の周期Tに対応するスイッチング素子SW1~SW3の制御を行う。制御部21の制御について説明する。図7は、制御部の動作の一実施例を示すフロー図である。ステップS1では、制御部21が入力電圧値Vinと出力電圧値Voutなどのスイッチング素子SW1を制御するために用いるデータを取得する。入力電圧値Vinは整流回路2の出力電圧に対応し、出力電圧値VoutはPFC回路3の出力電圧に対応する値である。入力電圧値Vinと出力電圧値Voutは、例えば、周期Tごとにサンプリングされ記録部に記録される。図8の例であれば、t1、t8のタイミングで取得することが考えられる。図8は、スイッチング素子SW2がオンする時のディレイ時間の一実施例を示す図である。図8には上から順に、図3に示したスイッチング素子SW1のゲート端子に入力される駆動信号の波形SW1ゲート、スイッチング素子SW2のゲート端子に入力される駆動信号の波形SW2ゲートが示されている。また、SW2抵抗値にはスイッチング素子SW2の抵抗値の波形が示されている。また、スイッチング素子SW3のゲート端子に入力される駆動信号の波形SW3ゲートが示されている。図8の演算時間の波形には、周期Tごとにスイッチング素子SW1~SW3の制御タイミングを求める時間が示されている。また、入力電圧値Vinと出力電圧値Voutは図9に示すSW情報91に記録される。図9のSW情報91はスイッチング素子SW1~SW3を制御する駆動信号または第1~第3の制御信号を制御するために用いる、図9は、SW情報のデータ構造の一実施例を示す図である。SW情報は入力データ、設定データ、算出データなどを記録する。ステップS1では、制御部21は入力データとして入力電圧値にVin、出力電圧値にVoutを記録する。また、図9には示されていないスイッチング素子SW1に対応する駆動信号を生成するために用いる設定値が記録されている。ステップS2では、制御部21がスイッチング素子SW1の開始時間と駆動期間終了時間を求める。すなわち、次の周期Tにおいてスイッチング素子SW1のゲート端子を制御する制御信号を生成する。スイッチング素子SW1の開始時間と駆動期間は、図8の例であれば演算時間の波形のオン状態ONで求める。なお、開始時間と駆動期間の演算時間は周期Tの期間内であればよく限定されるものではない。また、図8におけるスイッチング素子SW1の駆動期間は、t1-t4の期間とt8-t11の期間である。次に、制御部21は求めたスイッチング素子SW1の開始時間と駆動期間に関するデータを記録部に記録する。例えば、スイッチング素子SW1の開始時間と駆動期間は、図9に示すSW情報91に記録する。図9の例では、SW情報91のSW1の開始時間に開始時間t1とSW1の駆動期間に駆動期間t4-t1が記録されている。なお、本例ではSW1の駆動期間にt1-t4が記録されているがt4と記録してもよい。つまり、t1を0秒として開始時間とすればt1からt4経過後が終了時間になるので、t4と記録してもよい。ステップS3では、制御部21がSW情報91からスイッチング素子SW2を制御するために用いるデータを取得する。図8の例であれば、演算時間の波形のオン状態ONでデータを取得する。本例でスイッチング素子SW2を制御するために用いるデータとは、図9に示すSW1の開始時間SW1の駆動期間SW2のディレイ時間SW2の遮断時間に関連付けられているデータである。SW2のディレイ時間は、スイッチング素子SW2がオンするときのディレイ時間が記録されている。SW2の遮断時間は、後述する式1を用いて求めたスイッチング素子SW2に出力する駆動信号をオフするために用いる時間が記録されている。本例では、図9のSW情報91のSW2のディレイ時間にはtSW2-ON-Delayが関連付けられて記録されている。SW2の遮断時間にはtSW2-OFFが関連付けられて記録されている。ステップS4では、制御部21がスイッチング素子SW2の開始時間第2のスイッチング素子オン時間と駆動期間第2のスイッチング素子オフ時間を求める。すなわち、次の周期Tにおいてスイッチング素子SW2のゲート端子を制御する制御信号を生成する。スイッチング素子SW2の開始時間と駆動期間は、図8の例であれば演算時間の波形のオン状態ONで求める。なお、開始時間と駆動期間の演算時間は周期Tの期間内であればよく限定されるものではない。また、図8におけるスイッチング素子SW2の駆動期間は、t3-t5の期間とt10-t12の期間である。次に、制御部21は求めたスイッチング素子SW2の開始時間と駆動期間に関するデータを記録部に記録する。例えば、スイッチング素子SW2の開始時間と駆動期間は、図9に示すSW情報91に記録する。図9のSW情報91は、スイッチング素子SW3のゲート端子に出力する制御信号を生成するために用いるデータが記録されている。図9の例では、SW情報91のSW2の開始時間に開始時間t3-t1とSW2の駆動期間に駆動期間t5-t1が記録されている。SW2の開始時間には、本例では開始時間としてt3-t1が記録されている。つまり、周期Tの開始時間t1を0秒としてt3をスイッチング素子SW2の開始時間とすると、t1からt3経過後が開始時間になる。SW2の駆動期間には、本例では終了時間としてt5-t1が記録されている。つまり、周期Tの開始時間t1を0秒としてt5をスイッチング素子SW2の終了時間とすると、t1からt5経過後が終了時間になる。スイッチング素子SW2の開始時間と駆動期間の求め方について説明する。絶縁型PFC回路に設けられるトランスT1のリーケージインダクタによりスイッチング素子SW1に発生するサージのエネルギーを、二次側に伝送して出力に回生するには、スイッチング素子SW1がオフする直前にスイッチング素子SW2をオンすればよい。そうすると、スイッチング素子SW2がオンするときのディレイ時間tSW2-ON-Delayを考慮すると、式1に示す時間でオンすることが望ましい。つまり、スイッチング素子SW2のオンする時間を最大限遅らせることでスイッチング素子SW3が動作できる時間を最長にし、エネルギーを回生する時間を最大に設定する。その結果、スイッチング素子SW3のオン時間を最大に保てるため、エネルギーを回生する時間を長くできる。そこで、スイッチング素子SW2の開始時間は、式1を用いて求める。式1のtSW2-ONはスイッチング素子SW2の開始時間を示し、図8のt3、t10に相当する。式1のtSW1-OFFはスイッチング素子SW1の駆動期間終了時間を示し、図8のt4、t11に相当する。tSW1-OFFはステップS2で求めたSW1の駆動期間に記録されているデータである。式1のtSW2-ON-Delayはスイッチング素子SW2がオンする時のディレイ時間を示している。ディレイ時間について図8を用いて説明する。ディレイ時間は、図8ではt3-t4間、t10-t11間に相当する。また、図8ではスイッチング素子SW2のゲート端子に駆動信号が入力された後、スイッチング素子SW2の抵抗値が小さくなるにつれてスイッチング素子SW2に電流が流れ、スイッチング素子SW2がターンオンする。このターンオンまでの時間をディレイ時間と考える。上記求めた算出データtSW2-ONは、制御部21がSW情報91のSW2の開始時間に記録される。次に、スイッチング素子SW2の駆動期間終了時間について説明する。スイッチング素子SW2の駆動信号をオフするタイミングは、スイッチング素子SW1の駆動信号がオフされた後のタイミングである。スイッチング素子SW2の駆動期間終了時間は、式2を用いて求める。式2のtSW2-OFFはスイッチング素子SW2の終了時間を示し、図8のt5、t12に相当する。式2のtSW1-OFFはスイッチング素子SW1の駆動期間終了時間を示し、図8のt4、t11に相当する。tSW1-OFFはステップS2で求めたSW1の駆動期間に記録されているデータである。式2のtSW2-OFF-Shadanはスイッチング素子SW2がオフする時のターンオフ時間を示している。スイッチング素子SW2をオフするタイミングはリーケージインダクタのエネルギーが全てキャパシタC2に移された後が望ましい。すなわち、キャパシタC2への充電電流がゼロになった瞬間に遮断する。図10は、スイッチング素子SW2の遮断時間を説明するための回路とグラフを示す図である。図10に示すようにトランスT1の一次巻線Lpのエネルギーは全て二次側に伝送されるため、リーケージインダクタLkのみを考慮すればスイッチング素子SW2の遮断時間を求めることができる。すなわち、図10のグラフに示されているように、t4スイッチング素子SW1の駆動信号がオフからキャパシタC2への充電電流がゼロになるタイミングt5で、スイッチング素子SW2の駆動信号をオフにすることが望ましい。スイッチング素子SW1の駆動信号をオフt4した後のキャパシタC2の電流がゼロになるタイミングt5は、式3のように示される。式3に示されるLk、C2、Ip、Eは記録部に記録されている。Lkはリーケージインダクタのインダクタンス値を示している。C2はキャパシタC2の容量値を示している。IpはトランスT1の一次側の推定されるピーク電流値を示している。Eは入力電圧値Vinを示している。tSW2-OFF-Shadanは、スイッチング素子SW1の駆動信号がオフになるタイミングt4からt5のタイミングまでの期間を示している。図9の例では、SW情報91のSW2の遮断時間には、式2を用いて求めた設定データtSW2-OFF-Shadanが記録されている。なお、本例ではtSW2-OFF-Shadanを記録しているが、式2に示されるLk、C2、Ip、Eを記録しておき、周期TごとにtSW2-OFF-Shadanを求めてもよい。次に、ステップS4で制御部21はスイッチング素子SW2の駆動信号をオフするタイミングを記録部のSW2の駆動期間に記録する。本例では、上記求めた算出データtSW2-OFFとしてt5―t1が記録されている。ここで、キャパシタC2の設定について説明する。スイッチング素子SW1に発生するサージ電圧を任意の電圧Vsに設定するには、キャパシタC2の値を、式4を用いて決定する。式4に示すIpISW2はトランスT1の一次側ピーク電流t=0を示し、Vsはスイッチング素子SW2のサージ電圧の最大値を示している。t=0は、リーケージインダクタLkからキャパシタC2にエネルギーをまだ移していない時間を示す。式4によれば、トランスT1の一次側ピーク電流がIpのときにリーケージインダクタLkに蓄えられるエネルギーULkは式5を用いて表すことができる。エネルギーULkは、キャパシタC2との共振によりキャパシタC2に共振周期ごとに全て移される。そして、キャパシタC2のエネルギーUC2は式6により表すことができる。また、式4を用いてVsについて解くことによりキャパシタC2の両端に発生する電圧は表すことができる。ここで、トランスT2の一次側のインダクタンス値の設定について説明する。トランスT2の一次側のインダクタンス値Lp2が大きすぎるとキャパシタC2に蓄えられたサージエネルギーを周期T以内に負荷に回生することができない。図11に示すISW3NGに示す波形は、周期T以内に負荷に回生することができないことを示している。そこで、キャパシタC2とトランスT2の一次側のインダクタンス値Lp2により決定される共振周期を周期T-スイッチング素子SW2のオン時間より小さく設定する。トランスT2の一次側のインダクタンス値Lp2は、上記tSW2-ON-Delayと、tSW2-OFF-Shadanとを用いて、式7に従いを決定することができる。ステップS5では、制御部21がSW情報91からスイッチング素子SW3を制御するために用いるデータを取得する。図8の例であれば、演算時間の波形のオン状態ONでデータを取得する。本例でスイッチング素子SW3を制御するために用いるデータとは、図9に示すSW2の開始時間SW2の駆動期間SW3のデッドタイム1SW3のデッドタイム2に関連付けられているデータである。SW3のデッドタイム1は、スイッチング素子SW2のターンオン期間より前に設ける。図11の例では、スイッチング素子SW3のデッドタイム1をd1の期間に示している。また、図9のSW3のデッドタイム1にはd1が記録されている。SW3のデッドタイム2は、スイッチング素子SW2のターンオフ期間より後に設ける。図11の例では、スイッチング素子SW3のデッドタイム2をd2の期間に示している。また、図9のSW3のデッドタイム2にはd2が記録されている。ステップS6では、制御部21がスイッチング素子SW3の開始時間第3のスイッチング素子オフ時間と駆動期間第2のスイッチング素子オン時間とを求める。スイッチング素子SW3の開始時間は、SW2の開始時間とSW3のデッドタイム1のデータを用いて求める。図11の例であれば、タイミングt3よりデッドタイムd1前のタイミングt2-t1を求める。その後、制御部21は図9のSW情報91のSW3の開始時間に、上記求めた算出データt2-t1が記録されている。スイッチング素子SW3の駆動期間は、SW2の駆動期間とSW3のデッドタイム2のデータを用いて求める。図11の例であれば、タイミングt5よりデッドタイムd2後のタイミングt6-t1を求める。その後、制御部21は図9のSW情報91のSW3の駆動期間に、上記求めた算出データt6-t1が記録されている。ステップS7では、制御部21がSW1~SW3各々の制御信号を生成して、駆動部から出力する。実施形態1によれば、絶縁型PFC回路に設けられるトランスのリーケージインダクタによりスイッチング素子に発生するサージのエネルギーを、二次側に伝送する回路を設けて出力側の負荷に回生する。また、スイッチング素子のサージを抑圧して効率入力電力/出力電力を向上させる。また、サージを抑圧することによりサージ電圧を下げることができるため、高耐圧のスイッチング素子SW1FETなどを使用しなくてよくなる。また、スイッチング素子がFETの場合、高耐圧のFETはオン抵抗が高いため、損失が増加して回路効率が低下する。しかし、耐圧の低いFETを用いるため抵抗が下がるので、損失が低減して回路効率が向上する。また、高耐圧のFETに比べてコストを下げることができる。絶縁型PFC回路は低電力例えば、100W以下の出力に限られているが、高電力のPFC回路であっても絶縁型を利用することができる。また、従来の絶縁型PFC回路ではサージ電圧を抑圧するにはスナバ回路が使用されているが、RCスナバでは抵抗における電力損失が発生回路効率の低下する。それに対して、実施形態1の回路を採用するとサージのエネルギーを二次側に回生できるため、電力損失を低減できる。なお、出力がAC電源ラインに対して絶縁できる。実施形態2について説明する。実施形態2では制御用の電源をトランスT2の2次側から得ることで、回生したサージエネギーを有効活用し、かつトランスT2の共振電流を早く収束させる。また、トランスT2の共振電流を早く収束するため、スイッチング素子SW1のスイッチング周期をより短くすることができるので高周波化が可能である。図12は、実施形態2のPFC回路の一実施例を示す図である。実施形態1との違いは制御部21の駆動用の電力供給部として直流入力直流出力変換部DC-DC変換部121を設けていることである。DC-DC変換部121は、PFC回路3の出力電圧を利用して、制御部21に駆動電力を供給する。図12ではDC-DC変換部121の入力端子DCin端子は、ダイオードD3、D4のカソード端子と接続されている。入力端子DCin-端子は、トランスT2のh点中点と接続されている。DC-DC変換部121の出力端子DCout端子は、制御部21の電源の側に接続され、出力端子DCout-端子は制御部21の電源の-側に接続されている。図13は、PFC回路に実施形態2を適用した場合の共振電流の収束の一実施例を示す図である。図13のISW3収束は、DC-DC変換部121を設けた場合の共振電流の波形を示している。実施形態1の回路の電流ISW3より、ISW3収束の方が共振電流は早く収束する。これは、DC-DC変換部121で電力が消費されるためである。実施形態2によれば、回生したサージのエネルギーを制御部21の電力として使用し、かつ回生回路の共振を早く収束させるため、スイッチング素子SW1のスイッチング周波数を高く設定することができる。また、実施形態2によればトランスのリーケージインダクタによりスイッチング素子に発生するサージのエネルギーを、二次側に伝送する回路を設けて負荷に回生して、スイッチング素子のサージを抑圧して効率を向上させることができる。また、サージを抑圧することによりサージ電圧を下げることができるため、高耐圧のスイッチング素子SW1FETなどを使用しなくてよくなる。また、スイッチング素子がFETの場合、高耐圧のFETはオン抵抗が高いため、損失が増加して回路効率が低下する。しかし、耐圧の低いFETを用いるため抵抗が下がるので、損失が低減して回路効率が向上する。また、高耐圧のFETに比べてコストを下げることができる。絶縁型PFC回路は低電力例えば、100W以下の出力に限られているが、高電力のPFC回路であっても絶縁型を利用することができる。また、従来の絶縁型PFC回路ではサージ電圧を抑圧するにはスナバ回路が使用されているが、RCスナバでは抵抗における電力損失が発生回路効率の低下する。それに対して、実施形態1の回路を採用するとサージのエネルギーを二次側に回生できるため、電力損失を低減できる。なお、出力がAC電源ラインに対して絶縁できる。実施形態3について説明する。スイッチング素子SW1を用いて高速なスイッチングを行う場合に、スイッチング素子SW1の直列寄生インダクタンスLh1よりもスイッチング素子SW2、ダイオードD2、キャパシタC2の直列インダクタンスLh2の値が大きい場合に問題がある。高速なスイッチングを行うスイッチング素子SW1として、GalliumNitrideHighElectronMobilityTransistorGaN-HEMTなどが考えられる。図14に、直列寄生インダクタンスLh1と直列インダクタンスLh2の位置を示す。図14に便宜上寄生インダクタンスLh1とLh2を示すが、寄生インダクタンスは図に示すようなコイルとして実際には存在しない。スイッチング素子SW1を用いて高速なスイッチングを行う場合に、スイッチング素子SW1の電流を瞬時にスイッチング素子SW2、ダイオードD2、キャパシタC2の回路に移し変えなければならない。しかし、直列寄生インダクタンスLh1よりも直列インダクタンスLh2が大きいと、スイッチング素子SW1の両端電圧の上昇を抑えることができない。そこで、スイッチング素子SW1の直列寄生インダクタンスLh1よりもスイッチング素子SW2、ダイオードD2、キャパシタC2の直列インダクタンスLh2の値を小さくする必要がある。すなわち、寄生インダクタンスの成分をLh1≧Lh2の条件にする。寄生インダクタンスの成分をLh1≧Lh2の条件を満たす方法としては、配線を加工することにより条件を満たす方法が考えられる。配線の加工は、配線長、配線幅、配線厚、配線材料を変えることが考えられる。実施形態3によれば、高速なスイッチングを行うスイッチング素子SW1を用いることができる。また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。また、各実施形態は処理に矛盾の無い限りにおいて、互いに組み合わせても構わない。