複数の画素信号出力端子を有する固体撮像素子と、前記複数の画素信号出力端子に対応する複数の画素信号入力端子を有する信号処理素子と、前記固体撮像素子と前記信号処理素子とが上面に配置され、下面には外部電極が配置され、上面および内層に配線を有する基板と、前記複数の画素信号出力端子に対応して設けられ、一端が対応する画素信号出力端子に接続され、他端が対応する画素信号入力端子に接続された複数の金属ワイヤーとを備える固体撮像装置。さらに、前記信号処理素子の上に配置され、前記固体撮像素子に駆動信号を提供する駆動素子を備える請求項1に記載の固体撮像装置。複数の画素信号出力端子を有する固体撮像素子と、前記複数の画素信号出力端子に対応する複数の画素信号入力端子を有し、入出力端子を前記固体撮像素子に向き合う面に配置した信号処理素子と、前記固体撮像素子が上面に配置され、下面には外部電極が配置され、上面および内層に配線を有する基板と、前記複数の画素信号出力端子に対応して設けられ、一端が対応する画素信号出力端子に接続され、他端が対応する画素信号入力端子に接続された複数のチップ間電極とを備える固体撮像装置。さらに、前記基板の上に配置され、前記固体撮像素子に駆動信号を提供する駆動素子を備える請求項3に記載の固体撮像装置。近年、固体撮像装置に対しては、高感度、高S/N等と共に高フレームレートが要求されている。高フレームレート実現の技術手段としては、固体撮像素子の出力を並列に設ける構造があるが、信号処理のためにはアナログフロントエンド回路の入力も並列に設ける必要があり、多数の素子間配線が必要となる。図10の構成では、固体撮像素子111からの画素信号は、金属ワイヤー121、122、第1の基板102、第2の基板103を通じて信号処理素子112に入力される。一般的に、第1の基板102や第2の基板103などのパッケージの基板の配線には、銅箔等が使用され、半導体チップ内に比べてデザインルールは大きく、金属ワイヤーの接続部の幅は100μm幅程度の場合が多い。複数チャンネルの画素信号を伝送するための配線は、相対精度の要求から等長平行に設ける等の配置に関する制約を受ける。この制約と出力数の増加を両立するには狭間隔の配線が必要であるが、図10の構成ではパッケージ基板上の配線のデザインルールにより制限がかかることになる。更に、パッケージの基板上の配線の長さは通常数mmから数十mmになり、半導体チップ内に比べて配線抵抗の増大となる。配線幅も大きく数十μm、配線容量もチップ内に比べて大きい。また、信号が並走する場合、並走距離に比例して配線間容量も大きくなる。結果として、固体撮像素子内出力回路のドライブ能力を上げることによる消費電力増大出力回路面積増大によるチップサイズ増大や信号周波数帯域の制限による信号伝送速度の低下という課題を有する。すなわち、従来の固体撮像装置においては、固体撮像素子111の画素信号をパッケージの基板上の配線を通じて信号処理素子112へ伝送する場合、狭間隔多出力を実現することが困難であるという課題がある。本発明は上記従来の課題を解決するものであり、固体撮像素子の画素信号の増加と狭間隔接続を可能にする固体撮像装置を提供することを目的とする。上記の目的を実現するために、本発明の1つの態様に係る固体撮像装置は、複数の画素信号出力端子を有する固体撮像素子と、前記複数の画素信号出力端子に対応する複数の画素信号入力端子を有する信号処理素子と、前記固体撮像素子と前記信号処理素子とが上面に配置され、下面には外部電極が配置され、上面および内層に配線を有する基板と、前記複数の画素信号出力端子に対応して設けられ、一端が対応する画素信号出力端子に接続され、他端が対応する画素信号入力端子に接続された複数の金属ワイヤーとを備える。また、本発明の1つの態様に係る固体撮像装置は、複数の画素信号出力端子を有する固体撮像素子と、前記複数の画素信号出力端子に対応する複数の画素信号入力端子を有し、入出力端子を前記固体撮像素子に向き合う面に配置した信号処理素子と、前記固体撮像素子が上面に配置され、下面には外部電極が配置され、上面および内層に配線を有する基板と、前記複数の画素信号出力端子に対応して設けられ、一端が対応する画素信号出力端子に接続され、他端が対応する画素信号入力端子に接続された複数のチップ間電極とを備える。この構成により、固体撮像素子の画素信号はパッケージの基板上の配線を通らずに直接信号処理素子の回路に入力されることにより、パッケージ基板のデザインルールの制約を受けること無く、金属ワイヤーやチップ間電極などの接続導体の間隔本数を決定することができる。以上のように本発明に係る固体撮像装置は、固体撮像素子と信号処理素子との間を、パッケージ基板上の配線を介さずに、金属ワイヤーやチップ間電極などの接続導体で直接接続するので、接続導体の配置間隔本数を、パッケージ基板のデザインルールの制約を受けること無く決定できる。これにより、狭間隔多数の接続導体の配置が可能になり、画素信号の並列伝送による高フレームレートの実現を可能にした固体撮像装置を提供できる。更に、接続導体の距離幅が小さくできることにより配線抵抗容量が小さくなることで、出力回路の面積増大消費電力増大をさせない、信号伝送速度の低下させない固体撮像装置を提供できる。以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の第1実施形態~第4実施形態に共通する固体撮像装置の全体構成の一例を示すブロック図である。図1において、固体撮像装置16~19は、それぞれ本発明の第1実施形態~第4実施形態に係る固体撮像装置にであり、いずれも固体撮像素子1と信号処理素子6とを接続導体14で接続して構成される。固体撮像装置17、19は、さらに、信号処理素子6の電源電圧よりも高い電圧を有する駆動信号を生成して固体撮像素子1に供給するための駆動素子15を備えている。固体撮像素子1は、画素アレイ2、選択転送部3、水平CCD4および出力回路5から構成される。画素アレイ2は、複数の画素部をマトリクス状に配置してなり、当該マトリクスの各行にm×n個の画素部を有し、画素部が受光量に応じて生成した電気信号は、選択転送部3と水平CCD4および出力回路5を通じ、画素信号として出力される。画素アレイ2は、隣接するn列ごとにmグループに分割されている。分割グループに対応して、m個の出力回路5が設けられている。固体撮像素子1からの画素信号は、各グループに設けられた接続導体14を通じて信号処理素子6のCDS回路7に入力される。接続導体14としては、金属ワイヤーやバンプ接続等が用いられる。信号処理素子6において、分割グループに対応して、m個のCDS回路7が設けられ、分割グループごとに画素アレイ2の列に対応して、n個の並列展開部8、サンプルホールド回路9、AD変換回路10およびラッチメモリ回路11が設けられている。CDS回路7は1つのグループのn列の画素信号を処理する。CDS回路7で処理された画素信号は、並列展開部8のスイッチを順次開閉することにより、対応列のサンプルホールド回路9に保持される。並列に保持された信号が同時にAD変換回路10でデジタルに変換され、ラッチメモリ回路11に蓄えられ、最終的にLVDS回路12により高速シリアル信号として出力端子13より外部へ出力される。本構成により、固体撮像素子1で生成された画素信号はm個に分割されて出力回路5から並列に出力されることにから出力レートをm倍に高めることが可能になり、高フレームレートを実現することができる。次に、本発明の固体撮像装置の実施形態について具体的に説明する。第1実施形態図2および図3は、本発明の第1実施形態に係る固体撮像装置16の構造の一例を示す断面図および平面図である。図2の断面図は、図3の平面図に示されるAA断面に対応する。図2および図3において、第1の基板23は下面に外部電極24を有し、第1の基板23の上面には固体撮像素子1と信号処理素子6と第2の基板22とが配置されている。固体撮像素子1は金属ワイヤー31により第1の基板23上の図示されていない配線に接続され、固体撮像素子1と固体撮像装置16の外部との間の入出力信号は金属ワイヤー31および前記配線により伝送される。信号処理素子6は金属ワイヤー33により第1の基板23上の図示されていない配線に接続され、信号処理素子6と固体撮像装置16の外部との間の入出力信号は金属ワイヤー33および前記配線により伝送される。固体撮像素子1と信号処理素子6とは金属ワイヤー32により直接接続され、固体撮像素子1から信号処理素子6への多数の画素信号は金属ワイヤー32により並列に伝送される。第1の基板23上には第2の基板22が配置され、カバーガラス21は第2の基板22上面に搭載されている。図3に示されるように、金属ワイヤー32は固体撮像素子1から信号処理素子6へ直接接続されており、パッケージ基板上に電気的に接続されることは無い。また、固体撮像素子1と信号処理素子6のパッド位置を適切に配置することにより、金属ワイヤー32は平面的に最短距離に接続することができる。2つの半導体チップの間隔、各半導体チップのパッドとチップ端の距離を考慮しても金属ワイヤー32の平面距離は1mm程度以下にすることが可能である。また、半導体チップ内の配線は通常数十μm以下のため、金属ワイヤー32の間隔はパッド部分のデザインルールにより決定されるが、近年のワイヤーボンド技術では数十μm間隔の配置接続が可能であり、結果として数十μm間隔で画素信号を伝送するための接続導体としての金属ワイヤー32を設けることができる。例えば、一辺が10mm程度の大きさの半導体チップ間に200本以上の金属ワイヤー32を設けることができる。これにより、固体撮像素子1から信号処理素子6へパッケージ基板上の配線を利用して画素信号を伝送する場合と比べて、並列伝送可能な信号数を大幅に増やすことが可能になり、信号伝送のスループットの向上によりフレームレートも高めることが可能である。更に、金属ワイヤー32の長さである約1mmはパッケージ基板上の配線を利用した場合の数mmから数十mmに比べて短く、金属ワイヤー32の太さは通常数十μmであり、パッケージ基板上の配線幅の100μm程度に比べて小さい。このため、画素信号が伝送される配線の配線抵抗配線容量は小さくなり、固体撮像素子1の出力回路の面積の削減、消費電力の削減、信号伝送速度を向上できる。第2実施形態図4および図5は、本発明の第2実施形態に係る固体撮像装置17の構造の一例を示す断面図および平面図である。図4の断面図は、図5の平面図に示されるAA断面に対応する。図4および図5において、第1の基板23は下面に外部電極24を有し、第1の基板23の上面には固体撮像素子1と信号処理素子6と第2の基板22とが配置されている。固体撮像素子1は金属ワイヤー31により第1の基板23上の図示されていない配線に接続され、固体撮像素子1と固体撮像装置16の外部との間の入出力信号は金属ワイヤー31および前記配線により伝送される。固体撮像素子1と信号処理素子6とは金属ワイヤー32により直接接続され、固体撮像素子1から信号処理素子6への多数の画素信号は金属ワイヤー32により並列に伝送される。信号処理素子6の上面には駆動素子15が搭載されており、駆動素子15は、固体撮像装置17の外部への入出力信号を伝送するための金属ワイヤー34により、図示されていない第1の基板23上の配線に接続されている。駆動素子15にて生成された固体撮像素子1を駆動するための駆動信号は、金属ワイヤー34と、図示されていない第1の基板上の配線、および内層の配線を通じて、金属ワイヤー31により固体撮像素子1へ伝送される。第1の基板23上には第2の基板22が配置され、カバーガラス21は第2の基板22上面に搭載されている。例えば、CCD撮像素子には信号処理素子6の電源電圧よりも高い電圧を有する駆動信号が必要なため、駆動素子15にて電源電圧よりも高い電圧を有する駆動信号を生成してCCD撮像素子に供給する。このような構成において、駆動素子15のチップサイズが信号処理素子6よりも小さい場合はスタック構造を採用することにより、一つのパッケージ内に実装することが可能である。図5に示されるように、金属ワイヤー32は固体撮像素子1から信号処理素子6へ直接接続されており、パッケージ基板上に電気的に接続されることは無く、平面距離は1mm程度以下にすることが可能である。また、金属ワイヤー32の間隔はパッド部分のデザインルールにより決定されるため、数十μm間隔で画素信号を伝送するための接続導体としての金属ワイヤー32を設けることができる。これにより、固体撮像素子1から信号処理素子6へパッケージ基板上の配線を利用して画素信号を伝送する場合と比べて、並列伝送可能な信号数を大幅に増やすことが可能になり、信号伝送のスループットの向上によりフレームレートを高めることが可能である。画素信号が伝送される配線の配線抵抗配線容量は小さくなり、固体撮像素子1の出力回路の面積の削減、消費電力の削減、信号伝送速度の向上を可能にできることは第1実施形態と同様である。第3実施形態図6および図7は、本発明の第3実施形態に係る固体撮像装置18の構造の一例を示す断面図および平面図である。図6の断面図は、図7の平面図に示されるAA断面に対応する。図6および7において、第1の基板23は下面に外部電極24を有し、第1の基板23の上面には固体撮像素子1と第2の基板22とが配置されている。信号処理素子6は素子面を下側にして固体撮像素子1上にフリップ接続されている。固体撮像素子1と信号処理素子6との間はチップ間電極36により接続されている。固体撮像素子1は金属ワイヤー31により第1の基板23上の図示されていない配線に接続され、固体撮像素子1と固体撮像装置16の外部との間の入出力信号は金属ワイヤー31および前記配線により伝送される。信号処理素子6はチップ間電極36により固体撮像素子1上の配線に接続された後に、金属ワイヤー33により第1の基板23上の図示されていない配線に接続され、信号処理素子6と固体撮像装置16の外部との間の入出力信号は金属ワイヤー33および前記配線により伝送される。第1の基板23上には第2の基板22が配置され、カバーガラス21は第2の基板22上面に搭載されている。図6および7に示されるように、固体撮像素子1から信号処理素子6に並列入力される多数の画素信号は、固体撮像素子1と信号処理素子6との間を直接接続するチップ間電極36により伝送されており、パッケージ基板上に電気的に接続されることは無い。図7に示すように、固体撮像素子1と信号処理素子6のパッド位置を適切に配置することにより、チップ間電極36は固体撮像素子1と信号処理素子6とを向き合う面間で直接接続することができる。チップ間電極36としては、スタッドバンプめっき等により構成することが可能であり、チップ間電極36の固体撮像素子1と信号処理素子6との間の距離は数十μm程度であり、金属ワイヤーによる接続に比べても非常に短い距離での接続が可能になる。また、チップ間電極36の配置間隔は電極形成の方法により決定されるが、近年の技術では数十μm間隔の配置接続が可能であり、結果として数十μm間隔で画素信号を伝送するための接続導体としてのチップ間電極36を設けることができる。これにより、並列伝送可能な信号数を大幅に増やすことが可能になり、信号伝送のスループットの向上によりフレームレートを高めることが可能である。画素信号が伝送される配線の配線抵抗配線容量は金属ワイヤーに比べても小さくなり、固体撮像素子1の出力回路の面積の削減、消費電力の削減、信号伝送速度の向上が可能になることは第1実施形態と同様である。第4実施形態図8および図9は、本発明の第4実施形態に係る固体撮像装置19の構造の一例を示す断面図および平面図である。図8の断面図は、図9の平面図に示されたAA断面に対応する。図8および図9において、第1の基板23は下面に外部電極24を有し、第1の基板23の上面には固体撮像素子1、駆動素子15、第2の基板22が配置されている。信号処理素子6は素子面を下側にして固体撮像素子1上にフリップ接続されている。固体撮像素子1と信号処理素子6との間はチップ間電極36により接続されている。駆動素子15は金属ワイヤー34により第1の基板23上の図示されていない配線に接続されるとともに、金属ワイヤー35により固体撮像素子1に接続され、駆動素子15にて生成された固体撮像素子1を駆動するための駆動信号は金属ワイヤー35により駆動素子15から固体撮像素子1へ直接伝送される。固体撮像素子1は金属ワイヤー31により第1の基板23上の図示されていない配線に接続され、固体撮像素子1と固体撮像装置16の外部との間の入出力信号は金属ワイヤー31および前記配線により伝送される。信号処理素子6はチップ間電極36により固体撮像素子1上の配線に接続された後に、金属ワイヤー33により第1の基板23上の図示しない配線に接続され、信号処理素子6と固体撮像装置16の外部との間の入出力信号は金属ワイヤー33および前記配線により伝送される。第1の基板23上には第2の基板22が配置され、カバーガラス21は第2の基板22上面に搭載されている。図8および図9に示されるように、固体撮像素子1から信号処理素子6に並列入力される多数の画素信号は2つの半導体チップ間を直接接続するチップ間電極36により伝送されており、チップ間電極36は固体撮像素子1と信号処理素子6とを向き合う面間で直接接続するため、チップ間電極36の距離は数十μm程度であり、金属ワイヤーによる接続に比べても非常に短い距離での接続が可能になる。また、チップ間電極36の配置間隔は数十μm間隔の配置接続が可能であり、結果として数十μm間隔で画素信号を伝送するための接続導体としてのチップ間電極36を設けることができる。これにより、並列伝送可能な信号数を大幅に増やすことが可能になり、信号伝送のスループットの向上によりフレームレートを高めることが可能である。画素信号が伝送される配線の配線抵抗配線容量は金属ワイヤーに比べても小さくなり、固体撮像素子1の出力回路の面積の削減、消費電力の削減、信号伝送速度の向上が可能になることは第3実施形態と同様である。