"半導体ウェハの表面側に薄膜部を形成する薄膜部形成工程と、前記薄膜部上に所定パターンのレジスト膜を形成するフォトリソグラフィ工程と、前記レジスト膜をエッチングマスクとして前記薄膜部をエッチングすることで前記半導体ウェハの前記表面の一部を露出させる第1エッチング工程と、前記半導体ウェハの前記表面の前記一部から前記半導体ウェハをエッチングする第2エッチング工程とを備え、前記フォトリソグラフィ工程では、前記薄膜部のうち前記半導体ウェハの端部に形成されている部位に前記レジスト膜を形成しないようにし、前記第1エッチング工程では、前記薄膜部の前記部位をエッチング装置に設けた遮蔽物によって保護することを特徴とする半導体デバイスの製造方法。ところで、特許文献1に記載された半導体装置の製造方法では、ウエハ外周部にもレジストパターン207を設けることにより、ウエハ外周部のシリコン窒化膜203がエッチングされることを抑制している。しかしながら、このような製造方法では、レジスト膜を露光する露光装置において、レジスト膜のうちウエハ外周部に塗布されている部分が、発塵の原因となったり、搬送系などの汚染の原因となって、製造歩留まりが低下したり、露光装置のメンテナンスの頻度が高くなる懸念がある。本発明は上記事由に鑑みて為されたものであり、その目的は、半導体ウェハの端部に欠けが発生するのを抑制することが可能で、且つ、製造歩留まりの向上を図ることが可能な半導体デバイスの製造方法を提供することにある。本発明の半導体デバイスの製造方法は、半導体ウェハの表面側に薄膜部を形成する薄膜部形成工程と、前記薄膜部上に所定パターンのレジスト膜を形成するフォトリソグラフィ工程と、前記レジスト膜をエッチングマスクとして前記薄膜部をエッチングすることで前記半導体ウェハの前記表面の一部を露出させる第1エッチング工程と、前記半導体ウェハの前記表面の前記一部から前記半導体ウェハをエッチングする第2エッチング工程とを備え、前記フォトリソグラフィ工程では、前記薄膜部のうち前記半導体ウェハの端部に形成されている部位に前記レジスト膜を形成しないようにし、前記第1エッチング工程では、前記薄膜部の前記部位をエッチング装置に設けた遮蔽物によって保護することを特徴とする。本発明の半導体デバイスの製造方法においては、半導体ウェハの端部に欠けが発生するのを抑制することが可能で、且つ、製造歩留まりの向上を図ることが可能となる。まず、本実施形態における半導体デバイスの一例である赤外線センサについて図3~図18に基づいて説明する。赤外線センサ100は、図3に示すように、i×j個図示例では、8×8個の画素部2が、半導体基板1の一表面側においてa行b列図示例では、8行8列の2次元アレイ状に配置されている。なお、図示例では、i=8、j=8としてあるが、i≧2、j≧2であればよい。画素部2は、図4~図9に示すように、赤外線による熱エネルギを電気エネルギに変換する熱電変換部である感温部30および感温部30の出力電圧を取り出すためのMOSトランジスタ4を具備している。上述のMOSトランジスタ4は、図8、図9、図16に示すように、半導体基板1の上記一表面側に形成された第1導電形のウェル領域41内で、第2導電形のソース領域44と第2導電形のドレイン領域43とが離間して形成されている。本実施形態では、ウェル領域41がチャネル形成用領域を構成している。なお、図4には、第1導電形をp形、第2導電形をn形としてMOSトランジスタ4をnチャネルMOSトランジスタとした場合の赤外線センサ100の等価回路図を示してある。また、図4の等価回路図では、感温部30を抵抗の図記号で表してある。また、図4、図6、図8から分かるように、赤外線センサ100は、各列のj個8個の画素部2の感温部30の一端がMOSトランジスタ4のソース領域44-ドレイン領域43を介して各列ごとに共通接続されたj個8個の第1の配線101を備えている。また、赤外線センサ100は、各行の感温部30に対応するMOSトランジスタ4のゲート電極46が各行ごとに共通接続されたi個8個の第2の配線102と、各行のMOSトランジスタ4のウェル領域41が各列ごとに共通接続されたj個8個の第3の配線103と、各列のi個8個の感温部30の他端が各列ごとに共通接続されたj個図4に図示した例では、8個の第4の配線104とを備えている。上述の赤外線センサ100は、第1の配線101が各別に接続された出力用のj個の第1のパッドVout1~Vout8と、第2の配線102が各別に接続された画素部選択用のi個の第2のパッドVsel1~Vsel8と、各第3の配線103が共通接続された第3のパッドVchと、第4の配線104が共通接続された基準バイアス用の第4のパッドVrefinとを備えている。しかして、赤外線センサ100は、全ての感温部30の出力を時系列的に読み出すことができるようになっている。例えば、赤外線センサ100を制御する制御手段であるIC素子によって、MOSトランジスタ4が順次、オン状態になるように各画素部2を選択するための第2のパッドVsel1~Vsel8の電位を制御することで、IC素子が、各画素部2の出力電圧を順次読み出すことができる。なお、各パッドVout1~Vout8、Vsel1~Vsel8、Vch、Vrefinそれぞれについて区別する必要がない場合には、説明の便宜上、各パッドVout1~Vout8、Vsel1~Vsel8、Vch、Vrefinのいずれも、パッド80として説明する。ここで、第1のパッドVout1~Vout8の電位をVout、第2のパッドVsel1~Vsel8の電位をVs、第3のパッドVchの電位をVwell、第4のパッドVrefinの電位をVref、感温部30の出力電圧をVo、チャネル形成用領域であるウェル領域41とソース領域44とで構成される第1の寄生ダイオードおよびウェル領域41とドレイン領域43とで構成される第2の寄生ダイオードのしきい値電圧をVthとする。上述のIC素子は、MOSトランジスタ4がnMOSトランジスタである場合、第2の配線102に接続されたa個8個のMOSトランジスタ4をオン状態とする際の第2のパッドVsel1~Vsel8の電位VsをVon、第2の配線102に接続されたi個8個のMOSトランジスタをオフ状態とする際の第2のパッド102の電位VsをVoffとし、第2のパッドVsel1~Vsel8の電位VsをVonとしたときに、-Vth<{Vwell-VrefVo}<Vthの関係を満たすように設定されたVref、Vwellの条件で赤外線センサ100を制御することが好ましい。また、IC素子は、MOSトランジスタ4がpMOSトランジスタである場合、-Vth<{VrefVo-Vwell}<Vthの関係を満たすように設定されたVref、Vwellの条件で赤外線センサ100を制御することが好ましい。本実施形態では、半導体基板1として第2導電形のシリコン基板を用いており、第1の寄生ダイオードおよび第2の寄生ダイオードの逆方向のブレークダウン電圧が-10V程度になる一方で、Vthが0.6V~0.7V程度となる。そこで、IC素子が、例えば、第4のパッドVrefの電位Vrefを1.2V、第3のパッドVchの電位Vwellを1.2V、第2の配線102に接続されたi個8個のMOSトランジスタ4をオン状態とする際の第2のパッドVsel1~Vsel8の電位VsであるVonを5Vとすれば、MOSトランジスタ4がオンとなり、第1のパッドVout1~Vout8から画素部2の出力電圧VrefVoを読み出すことが可能となる。また、第2の配線102に接続されたi個8個のMOSトランジスタ4をオフ状態とする際の第2のパッドVsel1~Vsel8の電位VsであるVoffを0Vとすれば、MOSトランジスタ4がオフとなり、第1のパッドVout1~Vout8から画素部2の出力電圧は読み出されない。また、赤外線センサ100は、各MOSトランジスタ4のゲート電極46ソース電極48間に過電圧が印加されるのを防止するために、各第2の配線102それぞれにカソードが接続された複数のツェナダイオードZD図4、図5、図18参照を備えている。ここで、ツェナダイオードZDは、図18に示すように、半導体基板1の上記一表面側に形成された第1導電形の第1拡散領域81内に第2導電形の第2拡散領域82が形成されたものである。そして、赤外線センサ100は、各ツェナダイオードZDの第1拡散領域81が共通接続された第5のパッドVzdを備えており、第5のパッドVzdの電位をVhogoとするとき、IC素子は、VhogoとVwellとを異ならせることが好ましい。ここで、IC素子は、例えば、上述のように、第3のパッドVchの電位Vwellを1.2Vとする場合、第5のパッドVzdの電位Vhogoを0Vとすることが好ましい。また、赤外線センサ100は、半導体基板1が接続された基板バイアス用の第6のパッドVsuを備えており、第6のパッドVsuの電位をVsubとするとき、IC素子が、Vwell=Vsubとすることが好ましい。すなわち、IC素子は、例えば、上述のように、第3のパッドVchの電位Vwellを1.2Vとする場合、第6のパッドVsuの電位Vsubを1.2Vとすることが好ましい。なお、図5の等価回路図には、ウェル領域41と半導体基板1とで構成される第3の寄生ダイオードD3、第1拡散領域81と半導体基板1とで構成される第4の寄生ダイオードD4も記載してある。また、第5のパッドVzdおよび第6のパッドVsuも、それぞれ、図3におけるパッド80を構成しているので、説明の便宜上、区別する必要がない場合には、いずれも、パッド80として説明する。赤外線センサ100は、感温部30が埋設された熱型赤外線検出部3とMOSトランジスタ4とを有する複数i×j個の画素部2が、半導体基板1の上記一表面側において2次元アレイ状に配置されている。ここで、半導体基板1の上記一表面は、Si100面としてある。感温部30は、複数個ここでは、6個のサーモパイル30a図6参照を直列接続することにより構成されている。各画素部2の熱型赤外線検出部3は、半導体基板1の上記一表面側において熱型赤外線検出部3の形成用領域A1図8、図9参照に形成されている。また、各画素部2のMOSトランジスタ4は、半導体基板1の上記一表面側においてMOSトランジスタ4の形成用領域A2図8、図9参照に形成されている。赤外線センサ100は、図6~図9に示すように、半導体基板1の上記一表面側において熱型赤外線検出部3の一部の直下に空洞部11が形成されている。熱型赤外線検出部3は、半導体基板1の上記一表面側で空洞部11の周部に形成された支持部3dと、半導体基板1の上記一表面側で平面視において空洞部11を覆う第1の薄膜構造部3aとを備えている。第1の薄膜構造部3aは、赤外線を吸収する赤外線吸収部33を備えている。ここで、第1の薄膜構造部3aは、空洞部11の周方向に沿って並設され支持部3dに支持された複数の第2の薄膜構造部3aaと、隣接する第2の薄膜構造部3aa同士を連結する連結片3c図6参照とを有している。なお、図6における熱型赤外線検出部3では、複数の線状のスリット13を設けることにより、第1の薄膜構造部3aが6つの第2の薄膜構造部3aaに分離されている。以下では、赤外線吸収部33第1の赤外線吸収部33と称するのうち第2の薄膜構造部3aaそれぞれに対応して分割された各部位を第2の赤外線吸収部33aと称する。熱型赤外線検出部3は、第2の薄膜構造部3aaごとにサーモパイル30aが設けられている。ここで、サーモパイル30aは、温接点T1が、第2の薄膜構造部3aaに設けられ、冷接点T2が、支持部3dに設けられている。要するに、温接点T1は、熱型赤外線検出部3において空洞部11に重なる領域に形成され、冷接点T2は、熱型赤外線検出部3において空洞部11に重ならない領域に形成されている。また、熱型赤外線検出部3の感温部30は、各サーモパイル30aごとに出力を取り出す場合に比べて温度変化に対する出力変化が大きくなる接続関係で、全てのサーモパイル30aが電気的に接続されている。図6における感温部30は、6個のサーモパイル30aを直列接続してある。ただし、上述の接続関係は、複数個のサーモパイル30aの全てを直列接続する接続関係に限らない。例えば、赤外線センサ100は、それぞれ3個のサーモパイル30aの直列回路を並列接続した感温部30とすれば、6個のサーモパイル30aが並列接続されている場合や、各サーモパイル30aごとに出力を取り出す場合に比べて、感度を高めることができる。しかも、このような赤外線センサ100は、6個のサーモパイル30aの全てが直列接続されている場合の感温部30に比べて、感温部30の電気抵抗を低くできて熱雑音が低減されるから、S/N比が向上する。熱型赤外線検出部3では、第2の薄膜構造部3aaごとに、支持部3dと第2の赤外線吸収部33aとを連結する2つの平面視短冊状のブリッジ部3bb,3bbが空洞部11の周方向に離間して形成されている。これにより、赤外線センサ100は、2つのブリッジ部3bb,3bbと第2の赤外線吸収部33aとを空間的に分離し空洞部11に連通する平面視コ字状のスリット14が形成されている。熱型赤外線検出部3のうち、平面視において第1の薄膜構造部3aを囲む部位である支持部3dは、矩形枠状の形状となっている。なお、ブリッジ部3bbは、上述の各スリット13,14により、第2の赤外線吸収部33aおよび支持部3dそれぞれとの連結部位以外の部分が、第2の赤外線吸収部33aおよび支持部3dと空間的に分離されている。ここで、第2の薄膜構造部3aaは、支持部3dからの延長方向の寸法を93μm、この延長方向に直交する幅方向の寸法を75μmとし、各ブリッジ部3bbの幅寸法を23μm、各スリット13,14の幅を5μmに設定してあるが、これらの値は一例であって特に限定するものではない。第1の薄膜構造部3aは、半導体基板1の上記一表面側に形成された熱酸化膜1bと、熱酸化膜1b上に形成されたシリコン窒化膜32と、シリコン窒化膜32上に形成された感温部30と、シリコン窒化膜32の表面側で感温部30を覆うように形成された層間絶縁膜50と、層間絶縁膜50上に形成されたパッシベーション膜60との積層構造部をパターニングすることにより形成されている。層間絶縁膜50は、BPSG膜により構成してある。パッシベーション膜60は、PSG膜と当該PSG膜上に形成されたNSG膜との積層膜により構成してあるが、これに限らず、例えば、シリコン窒化膜により構成してもよい。上述の熱型赤外線検出部3では、シリコン窒化膜32のうち第1の薄膜構造部3aのブリッジ部3bb,3bb以外の部位が第1の赤外線吸収部33を構成している。また、支持部3dは、熱酸化膜1bとシリコン窒化膜32と層間絶縁膜50とパッシベーション膜60とで構成されている。また、赤外線センサ100は、層間絶縁膜50とパッシベーション膜60との積層膜が、半導体基板1の上記一表面側において、熱型赤外線検出部3の形成用領域A1とMOSトランジスタ4の形成用領域A2とに跨って形成されている。そして、赤外線センサ100は、この積層膜のうち、熱型赤外線検出部3の形成用領域A1に形成された部分が赤外線吸収膜70図8b、図9b参照を兼ねている。ここで、赤外線吸収膜70の屈折率をn2、検出対象の赤外線の中心波長をλとするとき、赤外線吸収膜70の厚さt2をλ/4n2に設定するようにしているので、検出対象の波長例えば、8~12μmの赤外線の吸収効率を高めることができ、高感度化を図れる。例えば、n2=1.4、λ=10μmの場合には、t2≒1.8μmとすればよい。なお、本実施形態では、層間絶縁膜50の膜厚を0.8μm、パッシベーション膜60の膜厚を1μmPSG膜の膜厚を0.5μm、NSG膜の膜厚を0.5μmとしてある。また、各画素部2は、空洞部11の内周形状が矩形状である。各画素部2における連結片3cは、図6および図12aに示すように、平面視X字状に形成されており、第2の薄膜構造部3aaの延長方向に交差する斜め方向において隣接する第2の薄膜構造部3aa,3aa同士、第2の薄膜構造部3aaの延長方向において隣接する第2の薄膜構造部3aa,3aa同士、第2の薄膜構造部3aaの延長方向に直交する方向において隣接する第2の薄膜構造部3aa,3aa同士を連結している。サーモパイル30aは、シリコン窒化膜32上で第2の薄膜構造部3aaと支持部3dとに跨って形成されたn形ポリシリコン層34とp形ポリシリコン層35との一端部同士を第2の赤外線吸収部33aの赤外線入射面側で金属材料例えば、Al-Siなどからなる接続部36により電気的に接続した複数個図6に示した例では、9個の熱電対を有している。また、サーモパイル30aは、半導体基板1の上記一表面側で互いに隣り合う熱電対のn形ポリシリコン層34の他端部とp形ポリシリコン層35の他端部とが金属材料例えば、Al-Siなどからなる接続部37により接合され電気的に接続されている。ここで、サーモパイル30aは、n形ポリシリコン層34の上記一端部とp形ポリシリコン層35の上記一端部と接続部36とで温接点T1を構成している。また、n形ポリシリコン層34の上記他端部とp形ポリシリコン層35の上記他端部と接続部37とで冷接点T2を構成している。なお、赤外線センサ100は、n形ポリシリコン層34、p形ポリシリコン層35の各々において、上述のブリッジ部3bb,3bbに形成されている部位および半導体基板1の上記一表面側のシリコン窒化膜32上に形成されている部位でも赤外線を吸収することができる。また、赤外線センサ100は、空洞部11の形状が、四角錘状であり、平面視における中央部の方が周部に比べて深さ寸法が大きくなっているので、第1の薄膜構造部3aの中央部に温接点T1が集まるように各画素部2におけるサーモパイル30aの平面レイアウトを設計してある。ここで、図6の上下方向における真ん中の2つの第2の薄膜構造部3aaでは、図6および図10に示すように、3つの第2の薄膜構造部3aaの並設方向に沿って温接点T1を並べて配置してある。これに対し、図6の上下方向における上側の2つの第2の薄膜構造部3aaでは、図6および図11に示すように、3つの第2の薄膜構造部3aaの並設方向において真ん中の第2の薄膜構造部3aaに近い側に温接点T1を集中して配置してある。また、図6の上下方向における下側の2つの第2の薄膜構造部3aaでは、3つの第2の薄膜構造部3aaの並設方向において真ん中の第2の薄膜構造部3aaに近い側に温接点T1を集中して配置してある。しかして、本実施形態の赤外線センサ100では、図6の上下方向における上側、下側の第2の薄膜構造部3aaの複数の温接点T1の配置が、真ん中の第2の薄膜構造部3aaの複数の温接点T1の配置と同じである場合に比べて、温接点T1の温度変化を大きくできるので、感度を向上させることが可能となる。なお、本実施形態では、空洞部11の最深部の深さを所定深さdp図8b、図9b参照とするとき、所定深さdpを200μmに設定してあるが、この値は一例であり、特に限定するものではない。また、第2の薄膜構造部3aaは、シリコン窒化膜32の赤外線入射面側においてサーモパイル30aを形成していない領域に、赤外線を吸収するn形ポリシリコン層からなる赤外線吸収層39が形成されている。この赤外線吸収層39は、第2の薄膜構造部3aaの反りを抑制する機能も有している。また、隣接する第2の薄膜構造部3aa,3aa同士を連結する連結片3cには、当該連結片3cを補強するn形ポリシリコン層からなる補強層39b図12参照が設けられている。ここで、補強層39bは、赤外線吸収層39と連続一体に形成されている。しかして、赤外線センサ100では、連結片3cが補強層39bにより補強されているので、使用中の外部の温度変化や衝撃に起因して発生する応力による破損を防止することが可能となり、また、製造時の破損を低減でき、製造歩留まりの向上を図ることが可能となる。なお、本実施形態では、図12に示す連結片3cの長さ寸法L1を24μm、幅寸法L2を5μm、補強層39bの幅寸法L3を1μmに設定してあるが、これらの数値は一例であり、特に限定するものではない。ただし、半導体基板1としてシリコン基板を用いており、補強層39bがn形ポリシリコン層により形成される場合には、空洞部11の形成時に補強層39bがエッチングされるのを防止するために、補強層39bの幅寸法は、連結片3cの幅寸法よりも小さく設定し、平面視において補強層39bの両側縁が連結片3cの両側縁よりも内側に位置する必要がある。また、赤外線センサ100は、図12および図17bに示すように、連結片3cの両側縁と第2の薄膜構造部3aaの側縁との間にそれぞれ面取り部3d,3dが形成され、X字状の連結片3cの略直交する側縁間にも面取り部3eが形成されている。しかして、赤外線センサ100では、図17aに示すように面取り部が形成されていない場合に比べて、連結片3cと第2の薄膜構造部3aaとの連結部位での応力集中を緩和でき、製造時に発生する残留応力を低減できるとともに製造時の破損を低減でき、製造歩留まりの向上を図れる。また、赤外線センサ100は、使用中の外部の温度変化や衝撃に起因して発生する応力による破損を防止できる。なお、図12に示した例では、各面取り部3d,3eをRアールが3μmのR面取り部としてあるが、R面取り部に限らず、例えば、C面取り部としてもよい。また、赤外線センサ100は、図6、図10、図11に示すように、各熱型赤外線検出部3に、支持部3dと一方のブリッジ部3bbと第2の赤外線吸収部33aと他方のブリッジ部3bbと支持部3dとに跨るように引き回されたn形ポリシリコン層からなる故障診断用配線故障診断用のヒータ139を設けて、全ての故障診断用配線139を直列接続してある。しかして、赤外線センサ100のi×j個の故障診断用配線139の直列回路へ通電することで、ブリッジ部3bbの折れなどの破損の有無を検出することが可能である。要するに、赤外線センサ100は、製造途中での検査時や使用時において、i×j個の故障診断用配線139の直列回路への通電の有無によって、ブリッジ部3bbの折れや故障診断用配線139の断線などを検出することが可能である。また、赤外線センサ100では、上述の検査時や使用時において、i×j個の故障診断用配線139の直列回路へ通電して各感温部30の出力を検出することにより、感温部30の断線の有無や感度のばらつき感温部30の出力のばらつきなどを検知することが可能となる。ここにおいて、感度のばらつきに関しては、画素部2ごとの感度のばらつきを検知することが可能であり、例えば、第1の薄膜構造部3aの反りや第1の薄膜構造部3aの半導体基板1へのスティッキングなどに起因した感度のばらつきを検知することが可能となる。ここで、赤外線センサ100では、平面視において、故障診断用配線139を複数の温接点T1の群の付近において折り返され蛇行した形状としてある。したがって、この赤外線センサ100では、故障診断用配線139へ通電することにより発生するジュール熱によって、各温接点T1を効率良く温めることが可能となる。上述の故障診断用配線139は、n形ポリシリコン層34およびp形ポリシリコン層35と同一平面上に同一厚さで形成されている。上述の赤外線吸収層39および故障診断用配線139は、n形ポリシリコン層34と同じn形不純物例えば、リンなどを同じ不純物濃度例えば、1018~1020cm-3で含んでおり、n形ポリシリコン層34と同時に形成されている。また、p形ポリシリコン層35のp形不純物として例えばボロンを採用すればよく、不純物濃度を例えば1018~1020cm-3程度の範囲で適宜設定すればよい。本実施形態の赤外線センサ100では、n形ポリシリコン層34およびp形ポリシリコン層35それぞれの不純物濃度が1018~1020cm-3であり、熱電対の抵抗値を低減でき、S/N比の向上を図ることが可能となる。なお、赤外線吸収層39および故障診断用配線139は、n形ポリシリコン層34と同じn形不純物を同じ不純物濃度でドーピングしてあるが、これに限らず、例えば、p形ポリシリコン層35と同じ不純物を同じ不純物濃度でドーピングしてもよい。ところで、赤外線センサ100は、n形ポリシリコン層34、p形ポリシリコン層35、赤外線吸収層39、および故障診断用配線139の屈折率をn1、検出対象の赤外線の中心波長をλとするとき、n形ポリシリコン層34、p形ポリシリコン層35、赤外線吸収層39、および故障診断用配線139それぞれの厚さt1をλ/4n1に設定するようにしている。しかして、赤外線センサ100では、検出対象の波長例えば、8~12μmの赤外線の吸収効率を高めることができ、高感度化を図ることが可能となる。例えば、n1=3.6、λ=10μmの場合には、t1≒0.69μmとすればよい。また、本実施形態では、n形ポリシリコン層34、p形ポリシリコン層35、赤外線吸収層39、および故障診断用配線139それぞれの不純物濃度が1018~1020cm-3であるので、赤外線の吸収率を高くしつつ赤外線の反射を抑制することができて、感温部30の出力のS/N比を高めることが可能となる。また、本実施形態における赤外線センサ100では、赤外線吸収層39および故障診断用配線139をn形ポリシリコン層34と同一工程で形成できるから、低コスト化を図れる。また、赤外線センサ100は、図9、図13、図14に示すように、感温部30の接続部36と接続部37とは、半導体基板1の上記一表面側において、層間絶縁膜50によって絶縁分離されている。すなわち、温接点T1側の接続部36は、層間絶縁膜50に形成したコンタクトホール50a1,50a2を通して、両ポリシリコン層34,35の上記各一端部と電気的に接続されている。また、冷接点T2側の接続部37は、層間絶縁膜50に形成されたコンタクトホール50a3,50a4を通して、両ポリシリコン層34,35の上記各他端部と電気的に接続されている。また、MOSトランジスタ4は、上述のように、半導体基板1の上記一表面側においてMOSトランジスタ4の形成用領域A2に形成されている。MOSトランジスタ4は、図8、図9、図16に示すように、半導体基板1の上記一表面側に第1導電形であるp形pのウェル領域41が形成され、ウェル領域41内に、第2導電形であるn形nのドレイン領域43と第2導電形であるn形nのソース領域44とが離間して形成されている。さらに、ウェル領域41内には、ドレイン領域43とソース領域44とを囲む第1導電形であるp形pのチャネルストッパ領域42が形成されている。ウェル領域41においてドレイン領域43とソース領域44との間に位置する部位の上には、シリコン酸化膜熱酸化膜からなるゲート絶縁膜45を介してn形ポリシリコン層からなるゲート電極46が形成されている。また、ドレイン領域43上には、金属材料例えば、Al-Siなどからなるドレイン電極47が形成され、ソース領域44上には、金属材料例えば、Al-Siなどからなるソース電極48が形成されている。ゲート電極46、ドレイン電極47およびソース電極48は、上述の層間絶縁膜50によって絶縁分離されている。ここで、ドレイン電極47は、層間絶縁膜50に形成したコンタクトホール50dを通してドレイン領域43と電気的に接続され、ソース電極48は、層間絶縁膜50に形成したコンタクトホール50eを通してソース領域44と電気的に接続されている。赤外線センサ100の各画素部2では、図4、図6に示すように、MOSトランジスタ4のソース電極48と感温部30の一端とが電気的に接続され、感温部30の他端が第4の配線104に電気的に接続されている。また、各画素部2では、MOSトランジスタ4のドレイン電極47が、第1の配線101と電気的に接続され、ゲート電極46が、n形ポリシリコン配線からなる第2の配線102と電気的に接続されている。また、各画素部2では、図8、図9に示すように、MOSトランジスタ4のチャネルストッパ領域42上に、金属材料例えば、Al-Siなどからなる電極49が形成されている。しかして、ウェル領域41は、チャネルストッパ領域42および電極49を介して、第3の配線103と電気的に接続されている。なお、電極49は、層間絶縁膜50に形成したコンタクトホール50fを通してチャネルストッパ領域42と電気的に接続されている。また、上述のツェナダイオードZDは、図18に示すように、第1拡散領域81上にアノード電極83が形成され、第2拡散領域82上に2つのカソード電極84a,84bが形成されている。このツェナダイオードZDは、アノード電極83が、第5のパッドVzdと電気的に接続され、一方のカソード電極84aが、1つの第2の配線102を介して当該第2の配線102に接続されたMOSトランジスタ4のゲート電極46と電気的に接続され、他方のカソード電極84bが、当該第2の配線102に接続された第2のパッドVsel1~Vsel8の1つと電気的に接続されている。上述の赤外線センサ100によれば、通電されることにより発生するジュール熱によって温接点T1を温める故障診断用配線139を備えているので、故障診断用配線139へ通電してサーモパイル30aの出力を測定することにより、サーモパイル30aの断線などの故障の有無を判断することが可能となって、信頼性の向上を図れる。しかも、赤外線センサ100は、故障診断用配線139が、熱型赤外線検出部3において半導体基板1の空洞部11に重なる領域でサーモパイル30aと重ならないように配置されているので、故障診断用配線139によるサーモパイル30aの温接点T1の熱容量の増大を防止でき、感度および応答速度の向上を図ることが可能となる。ここで、赤外線センサ100は、使用時において自己診断を行わない通常時において、故障診断用配線139も外部からの赤外線を吸収するので、複数の温接点T1の温度の均一化を図れ、感度の向上を図ることが可能となる。なお、赤外線センサ100では、赤外線吸収層39および補強層39bも外部からの赤外線を吸収するので、複数の温接点T1の温度の均一化を図れ、感度の向上を図ることが可能となる。また、赤外線センサ100の使用時の自己診断は、例えば、上述のIC素子に設けられた自己診断回路により定期的に行うようにすればよいが、必ずしも定期的に行う必要はない。また、赤外線センサ100は、第1の薄膜構造部3aが、複数の線状のスリット13を設けることによって、空洞部11の内周方向に沿って並設されそれぞれ熱型赤外線検出部3において空洞部11を囲む部位である支持部3dから内方へ延長された複数の第2の薄膜構造部3aaに分離されている。そして、赤外線センサ100は、各第2の薄膜構造部3aaごとにサーモパイル30aの温接点T1が設けられるとともに、各サーモパイル30aごとに出力を取り出す場合に比べて温度変化に対する出力変化が大きくなる接続関係で全てのサーモパイル30aが電気的に接続されているので、応答速度および感度の向上を図ることが可能となる。また、赤外線センサ100では、隣接する第2の薄膜構造部3aa,3aa同士を連結する連結片3cが形成されていることにより、各第2の薄膜構造部3aaの反りを低減でき、構造安定性の向上を図れ、感度が安定する。また、赤外線センサ100は、n形ポリシリコン層34とp形ポリシリコン層35と赤外線吸収層39と補強層39bと故障診断用配線139とが同一の厚さに設定されているので、第2の薄膜構造部3aaの応力バランスの均一性が向上し、第2の薄膜構造部3aaの反りを抑制することができ、製品ごとの感度のばらつきや、画素部2ごとの感度のばらつきを低減することが可能となる。また、赤外線センサ100は、故障診断用配線139が、第1の熱電要素であるn形ポリシリコン層34もしくは第2の熱電要素であるp形ポリシリコン層35と同じ材料により形成されているので、故障診断用配線139を第1の熱電要素もしくは第2の熱電要素と同時に形成することが可能となり、製造プロセスの簡略化による低コスト化を図れる。また、赤外線センサ100は、赤外線吸収部33および故障診断用配線139を備えた複数の画素部2が、半導体基板1の上記一表面側で2次元アレイ状に設けられているので、製造時や使用時の自己診断に際して各画素部2それぞれの故障診断用配線139に通電することにより、各画素部2それぞれの感温部30の感度のばらつきを把握することが可能となる。ところで、熱酸化膜1bにおけるパッド80の形成予定領域パッド形成領域は、半導体基板1の上記一表面側において、シリコン窒化膜32を有する熱型赤外線検出部3の形成用領域A1を避けて設定してある。以下、赤外線センサ100の基本的な製造方法の一例について図19~図23を参照して説明する。まず、第2導電形のシリコン基板からなる半導体基板1の上記一表面側に第1の所定膜厚例えば、0.3μmの第1のシリコン酸化膜31と第2の所定膜厚例えば、0.1μmのシリコン窒化膜32との積層膜からなる絶縁層を形成する絶縁層形成工程を行う。その後、フォトリソグラフィ技術およびエッチング技術を利用して当該絶縁層のうち熱型赤外線検出部3の形成用領域A1に対応する部分の一部を残してMOSトランジスタ4の形成用領域A2に対応する部分をエッチング除去する絶縁層パターニング工程を行うことによって、図19aに示す構造を得る。ここにおいて、第1のシリコン酸化膜31は、半導体基板1を所定温度例えば、1100°Cで熱酸化することにより形成してあり、シリコン窒化膜32は、LPCVD法により形成している。また、上記絶縁層のエッチングは、反応性イオンエッチングRIE装置により行っているが、エッチング装置は特に限定するものではない。上述の絶縁層パターニング工程の後、半導体基板1の上記一表面側に第1導電形であるp形pのウェル領域41を形成するウェル領域形成工程を行う。続いて、半導体基板1の上記一表面側におけるウェル領域41内に第1導電形であるp形pのチャネルストッパ領域42を形成するチャネルストッパ領域形成工程を行う。その後、MOSトランジスタ4のしきい値電圧Vthを制御するためのイオン注入工程を行うことによって、図19bに示す構造を得る。ここで、ウェル領域形成工程では、まず、半導体基板1の上記一表面側の露出部位を所定温度で熱酸化することにより第2のシリコン酸化膜51を選択的に形成する。その後、ウェル領域41を形成するためのフォトマスクを利用したフォトリソグラフィ技術およびエッチング技術を利用して第2のシリコン酸化膜51をパターニングする。続いて、第1導電形の不純物ここでは、p形の不純物であり、例えば、ボロンなどのイオン注入を行ってから、ドライブインを行うことにより、ウェル領域41を形成する。また、本実施形態では、ウェル領域形成工程において、ウェル領域41の形成と同時に、ツェナダイオードZDの第1拡散領域81も形成するようにしている。また、チャネルストッパ領域形成工程およびイオン注入工程それぞれにおいてイオン注入後に、ドライブインを行うことで半導体基板1の上記一表面側を所定温度で熱酸化することにより第3のシリコン酸化膜52を選択的に形成する。赤外線センサ100では、第1のシリコン酸化膜31と第2のシリコン酸化膜51と第3のシリコン酸化膜52とで、半導体基板1の上記一表面側の熱酸化膜1bを構成している。上述のイオン注入工程の後、第2導電形であるn形nのドレイン領域43および第2導電形であるn形nのソース領域44を形成するソースドレイン形成工程を行う。このソースドレイン形成工程では、ウェル領域41におけるドレイン領域43およびソース領域44それぞれの形成予定領域に第2導電形の不純物ここでは、n形の不純物であり、例えば、リンなどのイオン注入を行ってから、ドライブインを行うことによって、ドレイン領域43およびソース領域44を形成する。また、本実施形態では、ソースドレイン形成工程において、ドレイン領域43およびソース領域44の形成と同時に、ツェナダイオードZDの第2拡散領域82も形成するようにしている。ソースドレイン形成工程の後、半導体基板1の上記一表面側に例えば熱酸化により所定膜厚例えば、600Åのシリコン酸化膜からなるゲート絶縁膜45を形成するゲート絶縁膜形成工程を行う。続いて、半導体基板1の上記一表面側の全面にゲート電極46、第2の配線102図6参照、n形ポリシリコン層34、p形ポリシリコン層35、赤外線吸収層39および故障診断用配線139の基礎となる所定膜厚例えば、0.69μmのノンドープポリシリコン層をLPCVD法により形成するポリシリコン層形成工程を行う。その後、フォトリソグラフィ技術およびエッチング技術を利用して上記ノンドープポリシリコン層のうちゲート電極46、第2の配線102、n形ポリシリコン層34、p形ポリシリコン層35、赤外線吸収層39および故障診断用配線139それぞれに対応する部分が残るように上記ノンドープポリシリコン層をパターニングするポリシリコン層パターニング工程を行う。続いて、上記ノンドープポリシリコン層のうちp形ポリシリコン層35に対応する部分にp形の不純物例えば、ボロンなどのイオン注入を行ってからドライブインを行うことによりp形ポリシリコン層35を形成するp形ポリシリコン層形成工程を行う。その後、上記ノンドープポリシリコン層のうちn形ポリシリコン層34、赤外線吸収層39、故障診断用配線139、ゲート電極46および第2の配線102に対応する部分にn形の不純物例えば、リンなどのイオン注入を行ってからドライブインを行うことによりn形ポリシリコン層34、赤外線吸収層39、故障診断用配線139、ゲート電極46および第2の配線102を形成するn形ポリシリコン層形成工程を行うことによって、図20aに示す構造を得る。なお、ポリシリコン層パターニング工程では、RIE装置により上記ノンドープポリシリコン層の不要部分をエッチングしているが、エッチング装置は特に限定するものではない。また、p形ポリシリコン層形成工程とn形ポリシリコン層形成工程との順序は逆でもよい。上述のp形ポリシリコン層形成工程およびn形ポリシリコン層形成工程が終了した後、半導体基板1の上記一表面側に層間絶縁膜50を形成する層間絶縁膜形成工程を行う。続いて、フォトリソグラフィ技術およびエッチング技術を利用して層間絶縁膜50に各コンタクトホール50a1,50a2,50a3,50a4,50d,50e,50f図12、図13、図15参照を形成するコンタクトホール形成工程を行うことによって、図20bに示す構造を得る。層間絶縁膜形成工程では、半導体基板1の上記一表面側に所定膜厚例えば、0.8μmのBPSG膜を常圧CVD法により堆積させてから、所定温度例えば、800°Cでリフローすることにより平坦化された層間絶縁膜50を形成する。また、コンタクトホール形成工程において、層間絶縁膜50のうち熱酸化膜1bにおけるパッド80の形成予定領域上に形成されている部分を除去するようにしている。なお、コンタクトホール形成工程では、層間絶縁膜50に、ツェナダイオードZDのカソード電極84a,84b、アノード電極83のそれぞれに対応するコンタクトホール50g,50h,50iも形成する図18参照。また、コンタクトホール形成工程では、RIE装置によるドライエッチングを行ってから、ウェットエッチングを行うようにしている。なお、ドライエッチングの終了時は、層間絶縁膜50のジャストエッチング時で管理するようにしているが、これはエッチング時間で管理してもよいし、周知の終点検出の方法例えば、レーザ光を干渉させて膜厚変化を測定することでエッチングの終点を検出する方法などを利用して管理してもよい。また、コンタクトホール形成工程でドライエッチングを行う際のエッチング装置は、RIE装置に限らず、他のドライエッチング装置でもよい。上述のコンタクトホール形成工程の後、半導体基板1の上記一表面側の全面に接続部36,37、ドレイン電極47、ソース電極48、第4の配線104、第1の配線101、第3の配線103、各パッド80、カソード電極84a,84b、アノード電極83などの基礎となる所定膜厚例えば、1μmの金属膜例えば、Al-Si膜をスパッタ法などにより形成する金属膜形成工程を行う。続いて、フォトリソグラフィ技術およびエッチング技術を利用して金属膜をパターニングすることで接続部36,37、ドレイン電極47、ソース電極48、第4の配線104、第1の配線101、第3の配線103、各パッド80、カソード電極84a,84b、アノード電極83などを形成する金属膜パターニング工程を行うことによって、図21aに示す構造を得る。なお、金属膜パターニング工程におけるエッチングはRIE装置により行っているが、エッチング装置は特に限定するものではない。また、この金属膜パターニング工程を行うことにより、温接点T1および冷接点T2が形成される。上述の金属膜パターニング工程の後、半導体基板1の上記一表面側つまり、層間絶縁膜50の表面側に所定膜厚例えば、0.5μmのPSG膜と所定膜厚例えば、0.5μmのNSG膜との積層膜からなるパッシベーション膜60を常圧CVD法により形成するパッシベーション膜形成工程を行うことによって、図21bに示す構造を得る。上述のパッシベーション膜形成工程の後、第1のシリコン酸化膜31、シリコン窒化膜32、層間絶縁膜50、パッシベーション膜60などを有し且つ感温部30などが埋設された積層構造部をパターニングすることにより、第2の薄膜構造部3aaおよび連結片3cを形成する積層構造部パターニング工程を行うことによって、図22aに示す構造を得る。この積層構造部パターニング工程において、積層構造部をパターニングすることにより、各スリット13,14を形成している。積層構造部パターニング工程では、フォトリソグラフィ技術およびエッチング技術を利用して積層構造部をパターニングしているここで、積層構造部パターニング工程におけるエッチングは、RIE装置により行っているが、エッチング装置は特に限定するものではない。上述の積層構造部パターニング工程の後、フォトリソグラフィ技術およびエッチング技術を利用してパッシベーション膜60に各パッド80を各別に露出させる各開口部図示せずを形成する開口部形成工程を行う。ここで、開口部形成工程におけるエッチングはRIE装置により行っている。次に、各スリット13,14をエッチング液導入孔としてエッチング液を導入し半導体基板1を異方性エッチング結晶異方性エッチングすることにより半導体基板1に空洞部11を形成する空洞部形成工程を行うことで、図22bに示す構造の赤外線センサ100を得る。ここで、空洞部形成工程では、エッチング液として所定温度例えば、85°Cに加熱したTMAH溶液を用いているが、エッチング液はTMAH溶液に限らず、他のアルカリ系溶液例えば、KOH溶液などを用いてもよい。いずれにしても、空洞部形成工程では、積層構造部をエッチングマスクとしてウェットエッチングを行う。なお、空洞部形成工程が終了するまでの全工程はウェハレベルで行うので、空洞部形成工程が終了した後、個々の赤外線センサ100に分離裁断する分離工程を行えばよい。以下、本実施形態の半導体デバイスの製造方法について、ウェハプロセス前工程とも呼ばれるを図1および図2に基づいて説明する。まず、図1aおよび図2aに示すように、半導体ウェハ121を準備する。半導体ウェハ121は、半導体基板1の基礎となるものであり、半導体基板1がシリコン基板の場合には、シリコンウェハである。また、半導体ウェハ121としては、端面が面取りされたものを準備する。ここで、端面が面取りされたとは、円柱状のインゴットからウェハ状に切断した後、外周面端面と切断面との交点である角を削り落とす面取り加工が施されていることを意味する。面取りは、ベベルbevel、ベベリングbeveling、エッジラウンディングedgeroundingなどとも呼ばれる。面取り加工では、面取り研削を行ってから、化学エッチングを行い、更に鏡面研磨を行うことが好ましい。面取り加工による仕上がり形状は、edgeprofile端面形状として一定の形状範囲に入るように、例えば、日本電子工業振興協会JEIDAや、SEMI:SemiconductorEquipmentandMaterialsInternationalにより、標準規格が設定されている。インゴットは、半導体ウェハ121の半導体材料により形成されたものであり、例えば半導体ウェハ121がシリコンウェハの場合、単結晶シリコンのインゴットシリコンインゴットとも呼ばれるである。なお、以下の説明において、ウェハ122は、製造プロセス製造ラインに投入された半導体ウェハ121に対してウェハプロセス前工程とも呼ばれるの少なくとも1つの工程を通したものであり、個々の半導体デバイスチップが裁断される前のものを意味している。半導体ウェハ121を準備した後、図1bに示すように、半導体ウェハ121の表面側に薄膜部123を形成する薄膜部形成工程を行う。半導体ウェハ121の表面とは、図1a~fそれぞれにおける半導体ウェハ121の上面ウェハ表面121a、下面ウェハ裏面121bおよび端面ウェハ端面121cの全てを含む。半導体デバイスが赤外線センサ100の場合、図1bは、上述のパッシベーション膜形成工程まで終了した主要工程断面図に相当する。要するに、薄膜部形成工程は、第1のシリコン酸化膜31を成膜する第1成膜工程と、シリコン窒化膜32を成膜する第2成膜工程と、層間絶縁膜50を成膜する第3成膜工程と、パッシベーション膜60を成膜する第4成膜工程とを含んでいる。ここで、図1bにおける薄膜部123のうち、半導体ウェハ121の上面121aおよび端面121cに形成されている部位は、例えば、上述の第1のシリコン酸化膜31とシリコン窒化膜32と層間絶縁膜50とパッシベーション膜60との積層膜により構成されている。また、図1bにおける薄膜部123のうち、半導体ウェハ121の下面121bに形成されている部位は、例えば、図21bにおいて図示していないシリコン酸化膜熱酸化により第1のシリコン酸化膜31と同時に形成されたシリコン酸化膜とシリコン窒化膜LPCVD法によりシリコン窒化膜32と同時に形成されたシリコン窒化膜との積層膜とで構成されている。薄膜部123の形態は、積層膜に限らず、単層膜でもよく、半導体デバイスの構造設計やプロセス設計に応じて適宜決めればよい。また、薄膜部形成工程における成膜方法は、半導体デバイスの構造に応じて、熱酸化法、CVD法、スパッタ法、蒸着法などを適宜に適用すればよい。上述の薄膜部形成工程の後、薄膜部123上に所定パターンのレジスト膜124を形成するフォトリソグラフィ工程を行う。ここで、レジスト膜124は、薄膜部123をパターニングするためのエッチングマスクとなるレジストパターンである。このフォトリソグラフィ工程では、塗布装置例えば、スピンコータによりレジストを塗布する塗布工程を行い、その後、フォトマスクに形成されているパターンを、露光装置縮小投影露光装置で縮小してウェハ122のレジストに露光する露光工程を行い、その後、ベーキング装置によりレジストをベーキングするベーキング工程を行い、その後、現像装置により現像する現像工程を行う。ここにおいて、レジスト膜124は、ウェハ122の端部外周部132には設けないようにする。要するに、フォトリソグラフィ工程では、薄膜部123のうち半導体ウェハ121の端部131に形成されている部位にレジスト膜124を形成しないようにする。具体的には、塗布装置により塗布されたレジストのうちウェハ122の端部132に塗布された部分を、例えばエッジリンスedgerinseおよびバックリンスbacksiderinseにより除去するようにしている。ここにおいて、ウェハ122は、薄膜部123の厚さが半導体ウェハ121の厚さに比べれば十分に小さいので、このウェハ122の端部132は、半導体ウェハ121の端部131と略同じ部分である。ウェハ122の端部132は、露光装置の搬送系や位置決め部などにレジストが接触することに起因した発塵を防止するように規定すればよい。ここで、ウェハ122の端部132は、少なくとも、半導体ウェハ121のエッジエクスクルージョンedgeexclusionを含むように規定することが好ましい。エッジエクスルージョンは、半導体ウェハ121における平坦度適用領域FQA:fixedqualityarea以外の領域を意味する。エッジリンスの代わりに、周辺露光装置による露光を行い、現像時にウェハ122の端部132のレジストを除去するようにしてもよい。バックリンスは、露光装置のステージウェハ載置部や後述のドライエッチング装置のステージ125図1dおよび図2b参照などの汚染を防止するために行う。なお、ウェハ122の端部132は、ウェハ122の平面視においてウェハ122の外周線から2mm~5mm程度までの部分とすることが好ましい。上述のフォトリソグラフィ工程の後、図1dに示すように、レジスト膜124をエッチングマスクとして薄膜部123をエッチングすることで半導体ウェハ121の表面の一部121dを露出させる第1エッチング工程を行う。第1エッチング工程では、図1dおよび図2bに示すように、薄膜部123のうち半導体ウェハ121の端部131に形成されている部位123aを、エッチング装置に設けた遮蔽物126によって保護する。要するに、第1エッチング工程では、薄膜部123の上記部位123aへのエッチング種の到達を阻止するための遮蔽物126を備えたエッチング装置を用いる。これにより、ウェハ122の端部132を遮蔽物126によって保護することが可能となるので、薄膜部123の上記部位123aがエッチングされて半導体ウェハ121の端部131が露出するのを防止することが可能となる。図2bには、複数の四角形を図示してあるが、同図中の各四角形の各々は、1個の半導体デバイスの形成領域つまり、チップとなる領域を模式的に示したものである。エッチング装置としては、例えば、ドライエッチング装置やウェットエッチング装置を用いることができる。ドライエッチング装置としては、RIE装置を用いているが、これに限らず、例えば、誘導結合プラズマICP型のドライエッチング装置、電子サイクロトロン共鳴ECR型のエッチング装置などを用いることもできる。また、ウェットエッチング装置としては、例えば、浸漬式エッチング装置、減圧脱気液浸漬式エッチング装置、スプレー式エッチング装置、噴流式エッチング装置などを用いることができる。エッチング種は、エッチングがドライエッチングの場合にはプラズマ中の化学的に活性な粒子イオンやラジカルであり、エッチングがウェットエッチングの場合には化学薬品である。遮蔽物126の材料としては、エッチング種に対するエッチング耐性が高く且つパーティクルの発生しにくい材料が好ましい。ここで、エッチング装置がドライエッチング装置であり且つ薄膜部123の材料がSiO2やSi3N4の場合の遮蔽物126の材料としては、例えば、石英やセラミック例えば、アルミナ、シリコンカーバイドなどを採用することが好ましい。また、エッチング装置がウェットエッチング装置であり且つ薄膜部123の材料がSiO2やSi3N4の場合の遮蔽物126の材料としては、例えば、フッ素系樹脂などを採用することが好ましい。この種のフッ素系樹脂としては、例えば、テフロン登録商標を採用することができる。第1エッチング工程の後、ウェハ122をエッチング装置から取り出し、その後、レジスト膜124を除去するレジスト除去工程を行うことにより、図1eに示す構造を得る。半導体デバイスが赤外線センサ100の場合、図1eは、上述の積層構造部パターニング工程まで終了した主要工程断面図に相当する。レジスト除去工程の後、図1fに示すように、薄膜部123をエッチングマスクとして、半導体ウェハ121の上記表面の一部121dから半導体ウェハ121をエッチングする第2エッチング工程を行う。ここにおいて、第2エッチング工程では、半導体ウェハ121の端部131が薄膜部123の上記部位123aにより覆われているので、半導体ウェハ121の端部131がエッチングされて欠けが発生するのを防止することが可能となる。第2エッチング工程でのエッチングは、ウェットエッチングでもドライエッチングでもよい。半導体デバイスが赤外線センサ100の場合、この第2エッチング工程が、上述の空洞部形成工程に相当する。第2エッチング工程の後、ウェハ122から個々の半導体デバイス1に裁断するダイシング工程を行なう。半導体デバイスが赤外線センサ100の場合、このダイシング工程が、上述の分離工程に相当する。以上説明した本実施形態の半導体デバイスの製造方法は、半導体ウェハ121の上記表面側に薄膜部123を形成する薄膜部形成工程と、薄膜部123上に所定パターンのレジスト膜124を形成するフォトリソグラフィ工程と、レジスト膜124をエッチングマスクとして薄膜部123をエッチングすることで半導体ウェハ121の上記表面の一部121dを露出させる第1エッチング工程と、半導体ウェハ121の上記表面の上記一部121dから半導体ウェハ121をエッチングする第2エッチング工程とを備えている。この半導体デバイスの製造方法では、上記フォトリソグラフィ工程において、薄膜部123のうち半導体ウェハ121の端部131に形成されている部位123dにレジスト膜124を形成しないようにし、第1エッチング工程において、薄膜部123の上記部位123aをエッチング装置に設けた遮蔽物126によって保護する。しかして、本実施形態の半導体デバイスの製造方法では、半導体ウェハ121の端部131に欠けが発生するのを抑制することが可能で、且つ、製造歩留まりの向上を図ることが可能となる。上述の赤外線センサ100では、半導体基板1として上記一表面が100面の単結晶のシリコン基板を用いて、エッチング速度の結晶面方位依存性を利用した異方性エッチングにより形成する空洞部11を四角錘状の形状としてあるが、四角錘状の形状に限らず、四角錘台状の形状でもよい。また、半導体基板1の上記一表面の面方位は特に限定するものではなく、例えば、半導体基板1として上記一表面が110面の単結晶のシリコン基板を用いてもよい。また、半導体基板1の導電形は、n形に限らず、例えば、図23~図25に示すようにp形でもよい。図23は、p形の半導体基板1がチャネル形成用領域を構成し、ドレイン領域43およびソース領域44の導電形をn形nとする例である。また、図24は、p形の半導体基板1に形成したp形pのウェル領域41がチャネル形成用領域を構成し、ドレイン領域43およびソース領域44の導電形をn形nとする例である。また、図25は、p形の半導体基板1に形成したn形のウェル領域41がチャネル形成用領域を構成し、ドレイン領域43およびソース領域44の導電形をp形pとする例である。なお、上述の赤外線センサ100において、半導体基板1の空洞部11は、半導体基板1の厚み方向に貫通する形で形成してもよく、この場合は、空洞部11を形成する空洞部形成工程において、半導体基板1の上記一表面とは反対の他表面側から、半導体基板1における空洞部11の形成予定領域を、例えばICP型のドライエッチング装置を用いた異方性エッチング技術を利用して形成すればよい。また、赤外線センサ100は、熱電変換部である感温部30を具備する複数の画素部2が半導体基板1の一表面側においてアレイ状に配置されているが、構造は特に限定するものではなく、感温部30を構成するサーモパイル30aの数も複数に限らず、1つでもよい。また、感温部30は、1ないし複数のサーモパイル30aにより構成されるものに限らず、例えば、熱電対でもよいし、抵抗ボロメータでもよいし、焦電素子でもよく、感温部30の構成に応じて、IC素子の回路構成を適宜変更すればよい。また、赤外線センサ100は、感温部30を1つだけ備えたものでもよい。ところで、半導体デバイスは、上述の赤外線センサ100に限らず、例えば、加速度センサ、圧力センサ、強誘電体デバイス例えば、強誘電体膜の圧電効果を利用する発電デバイス、強誘電体膜の焦電効果を利用する焦電デバイス焦電型赤外線センサなどでもよい。"