"直列に接続された1対の半導体素子と、前記1対の半導体素子の一方に接続された正極部材と、前記1対の半導体素子の他方に接続された負極部材と、前記1対の半導体素子の接続点に接続された出力部材とを具備する半導体モジュールと、前記半導体モジュールに対して絶縁されたボディとを備える半導体装置であって、前記ボディと前記正極部材との間の浮遊容量C1と、前記ボディと前記出力部材との間の浮遊容量C2と、前記ボディと前記負極部材との間の浮遊容量C3と、前記ボディとデバイスとの間の浮遊容量C0と、前記ボディの浮遊インダクタンスLbと、コモンノイズの電流経路に応じた角速度ωとに対して、下記数式1および下記数式2を満たすことを特徴とする半導体装置。前記正極部材または前記負極部材に接続されるコンデンサの追加と、前記正極部材と前記負極部材と前記出力部材との誘電率の設定と、前記正極部材と前記負極部材と前記出力部材との面積の設定と、前記正極部材と前記負極部材と前記出力部材との厚さの設定とのうちの、少なくとも何れかにより、上記数式1および上記数式2を満たすことを特徴とする請求項1に記載の半導体装置。前記浮遊容量C1と、前記浮遊容量C2と,前記浮遊容量C3と、前記半導体素子の寄生容量Cdsとに対して、下記数式3を満たすことを特徴とする請求項1または請求項2に記載の半導体装置。ところで、上記従来技術に係る半導体装置においては、インバータモジュールなどの高電圧のパワーモジュールと、例えばパワーモジュールを保持する筐体などのボディとの間は絶縁されており、この絶縁に起因してコモンノイズが発生する。コモンノイズは、スイッチング素子をなす半導体素子のスイッチング速度が速くなるほど増大することから、コモンノイズを低減することが望まれている。本発明は上記事情に鑑みてなされたもので、コモンノイズを低減することが可能な半導体装置を提供することを目的とする。上記課題を解決して係る目的を達成するために、本発明の第1態様に係る半導体装置は、直列に接続された1対の半導体素子例えば、実施の形態での半導体スイッチング素子11,12と、前記1対の半導体素子の一方例えば、実施の形態での半導体スイッチング素子11に接続された正極部材例えば、実施の形態での正極端子P13と、前記1対の半導体素子の他方例えば、実施の形態での半導体スイッチング素子12に接続された負極部材例えば、実施の形態での負極端子N14と、前記1対の半導体素子の接続点に接続された出力部材例えば、実施の形態での出力端子OUT15とを具備する半導体モジュール例えば、実施の形態での半導体モジュール16と、前記半導体モジュールに対して絶縁されたボディ例えば、実施の形態でのボディ17とを備える半導体装置であって、前記ボディと前記正極部材との間の浮遊容量C1と、前記ボディと前記出力部材との間の浮遊容量C2と、前記ボディと前記負極部材との間の浮遊容量C3と、前記ボディとデバイス例えば、実施の形態でのバッテリ19との間の浮遊容量C0と、前記ボディの浮遊インダクタンスLbと、コモンノイズの電流経路に応じた角速度ωとに対して、下記数式1および下記数式2を満たす。さらに、本発明の第2態様に係る半導体装置は、前記正極部材または前記負極部材に接続されるコンデンサの追加と、前記正極部材と前記負極部材と前記出力部材との誘電率の設定と、前記正極部材と前記負極部材と前記出力部材との面積の設定と、前記正極部材と前記負極部材と前記出力部材との厚さの設定とのうちの、少なくとも何れかにより、上記数式1および上記数式2を満たす。さらに、本発明の第3態様に係る半導体装置は、前記浮遊容量C1と、前記浮遊容量C2と,前記浮遊容量C3と、前記半導体素子の寄生容量Cdsとに対して、下記数式3を満たす。本発明の第1態様に係る半導体装置によれば、各浮遊容量C1,C3または浮遊容量C2、あるいは、各浮遊容量C1,C3および浮遊容量C2の大きさを、上記数式1および上記数式2を満たすようにして、相対的に設定することによって、半導体素子によるスイッチング時の浮遊容量C2の電圧変動を小さくすることができる。しかも、浮遊容量C2で発生した電流は、浮遊容量C1と浮遊容量C0、または、浮遊容量C1と浮遊容量C3とに分かれて通流することになるが、相対的に浮遊容量C0に比べてインピーダンスが低い浮遊容量C1と浮遊容量C3とに、より大きな電流が流れることから、コモン電流を小さくすることができ、コモンノイズの発生を低減することができる。本発明の第2態様に係る半導体装置によれば、各浮遊容量C0,...,C3の相対的な大小を容易に設定することができる。本発明の第3態様に係る半導体装置によれば、半導体素子の寄生容量Cdsに対して並列に接続される浮遊容量C1,C2または浮遊容量C2,C3の容量成分を低減することができ、半導体素子に蓄積されるエネルギーが増大することを防止して、半導体素子のターンオン損失が増大することを防止することができる。以下、本発明の半導体装置の一実施形態について添付図面を参照しながら説明する。この実施の形態による半導体装置10は、例えば車両に搭載されたモータ制御系のインバータ装置などを構成し、例えば図1に示すように、直列に接続された1対の半導体スイッチング素子11,12と、正極端子P13と、負極端子N14と、出力端子OUT15とを具備する半導体モジュール16と、半導体モジュール16に対して絶縁されたボディ17と、負荷18と、バッテリ19とを備えて構成されている。半導体スイッチング素子11,12は、例えばMOSFETMetalOxideSemiconductorFieldEffectTransistorであって、ハイ側の半導体スイッチング素子11のソースとロー側の半導体スイッチング素子12のドレインとが出力端子OUT15で接続されていることで、1対の半導体スイッチング素子11,12が直列に接続されている。そして、ハイ側の半導体スイッチング素子11はドレインが正極端子P13に接続され、ロー側の半導体スイッチング素子12はソースが負極端子N14に接続されている。なお、各半導体スイッチング素子11,12のドレイン-ソース間には、ソースからドレインに向けて順方向となるようにして、各ダイオードが接続されている。なお、半導体スイッチング素子11,12は、例えばIGBTInsulatedGateBipolarmodeTransistorなどであってもよい。そして、正極端子P13と出力端子OUT15との間には負荷18が接続され、正極端子P13はバッテリ19の正極側に接続され、負極端子N14はバッテリ19の負極側に接続されている。各端子13,14,15は、例えば図2A~Cに示す各実施例1~3のように、ヒートシンクおよびヒートスプレッタなどから構成される放熱部材21に各絶縁部材22A,22B,22Cを介して装着された各電極部材23A,23B,23Cにより構成されている。そして、正極端子P13の電極部材23Aに半導体スイッチング素子11が装着されて、半導体スイッチング素子11のドレインが電極部材23Aに接続され、出力端子OUT15の電極部材23Cに半導体スイッチング素子12が装着されて、半導体スイッチング素子12のドレインが電極部材23Cに接続されている。そして、半導体スイッチング素子11のソースは導線24Aによって出力端子OUT15の電極部材23Cに接続され、半導体スイッチング素子12のソースは導線24Bによって負極端子N14の電極部材23Bに接続されている。この半導体装置10では、ボディ17と正極端子P13との間の浮遊容量C1と、ボディ17と出力端子OUT15との間の浮遊容量C2と、ボディ17と負極端子N14との間の浮遊容量C3と、ボディ17と、バッテリ19およびモータ図示略および三相線図示略などからなるデバイスとの間の浮遊容量C0と、ボディ17の浮遊インダクタンスLbと、コモンノイズの電流経路に応じた角速度ωとに対して、下記数式4,5を満たすように設定されている。例えば上記数式5に示す浮遊容量C1,C3と浮遊容量C2との相対的な大小は、正極端子P13の板状の電極部材23Aおよび負極端子N14の板状の電極部材23Bと、出力端子OUT15の板状の電極部材23Cとに対して、面積Sと厚さdと誘電率εとのパラメータの少なくとも何れかの大小に応じて設定される。例えば図2A~Cに示す各実施例の半導体装置10では、各電極部材23A,23B,23Cの厚さdおよび誘電率εは同一にされ、正極端子P13の電極部材23Aおよび負極端子N14の電極部材23Bの面積は、互いに同一かつ出力端子OUT15の電極部材23Cの面積よりも相対的に大きく形成されている。これにより、正極端子P13および負極端子N14の各浮遊容量C1,C3が、出力端子OUT15の浮遊容量C2よりも相対的に大きくなるように設定されている。なお、例えば図2Aに示す実施例1では、放熱部材21の表面上において、正極端子P13の電極部材23Aと負極端子N14の電極部材23Bとが、出力端子OUT15の電極部材23Cを両側から挟み込むようにして配置されている。また、例えば図2Bに示す実施例2では、放熱部材21の表面上において、出力端子OUT15の電極部材23Cと負極端子N14の電極部材23Bとが、正極端子P13の電極部材23Aを両側から挟み込むようにして配置されている。また、例えば図2Cに示す実施例3では、放熱部材21の表面上において、隣り合う正極端子P13の電極部材23Aと負極端子N14の電極部材23Bとの互いの対向部の一部が切り欠けられて切り欠き部23a,23bが形成され、これらの切り欠き部23a,23bによって両側から挟み込まれるようにして、出力端子OUT15の電極部材23Cが配置されている。また、正極端子P13および負極端子N14の各浮遊容量C1,C3が出力端子OUT15の浮遊容量C2よりも相対的に大きくなるように設定する場合には、例えば各電極部材23A,23B,23Cの面積Sおよび誘電率εは同一にされ、電極部材23A,23Bの厚さは、互いに同一かつ電極部材23Cの厚さよりも相対的に薄く形成されてもよい。あるいは、例えば各電極部材23A,23B,23Cの面積Sおよび厚さdは同一にされ、電極部材23A,23Bの誘電率は、互いに同一かつ電極部材23Cの誘電率よりも相対的に大きく形成されてもよい。また、例えば、電極部材23A,23Bの面積が電極部材23Cの面積よりも相対的に大きく形成されること、および、電極部材23A,23Bの厚さが電極部材23Cの厚さよりも相対的に薄く形成されること、および、電極部材23A,23Bの誘電率が電極部材23Cの誘電率よりも相対的に大きく形成されることのうちの、少なくとも何れかの組み合わせによって、各浮遊容量C1,C3が浮遊容量C2よりも相対的に大きくなるように設定されてもよい。例えば図3A,Bに示すように、浮遊容量C2を各浮遊容量C1,C3に比べて相対的に小さくなるように設定した後の実施例では、浮遊容量C2を設定する前の比較例に比べて、コモン電流およびコモン電圧が低減され、コモンノイズが減少している。また、例えば図4A,Bに示すように、各浮遊容量C1,C3を浮遊容量C2に比べて相対的に大きくなるように設定した後の実施例では、各浮遊容量C1,C3を設定する前の比較例に比べて、コモン電流およびコモン電圧が低減され、コモンノイズが減少している。なお、上述した実施例1~3においては、例えば図5A~Cに示すように、各電極部材23A,23B,23Cに対して、個別の各絶縁部材22A,22B,22Cの代わりに単一の絶縁部材22が備えられてもよい。また、各電極部材23A,23B,23Cの厚さ、あるいは、単一の絶縁部材22の厚さは、各電極部材23A,23B,23Cに対して異なっていてもよい。上述したように、本発明の実施形態による半導体装置10によれば、各浮遊容量C1,C3または浮遊容量C2、あるいは、各浮遊容量C1,C3および浮遊容量C2の大きさを、上記数式4および上記数式5を満たすようにして、相対的に設定することによって、半導体スイッチング素子11,12によるスイッチング時の浮遊容量C2の電圧変動を小さくすることができる。しかも、浮遊容量C2で発生した電流は、浮遊容量C1と浮遊容量C0、または、浮遊容量C1と浮遊容量C3とに分かれて通流することになるが、相対的に浮遊容量C0に比べてインピーダンスが低い浮遊容量C1と浮遊容量C3とに、より大きな電流が流れることから、コモン電流を小さくすることができ、コモンノイズの発生を低減することができる。さらに、各電極部材23A,23B,23Cの面積Sと厚さdと誘電率εとのうちの少なくとも何れかにより、各浮遊容量C0,...,C3の相対的な大小を容易に設定することができる。なお、上述した実施の形態においては、各電極部材23A,23B,23Cの面積Sと厚さdと誘電率εとのパラメータの少なくとも何れかにより浮遊容量C1,C3と浮遊容量C2との相対的な大小を設定するとしたが、これに限定されず、例えば図6に示す第1変形例の半導体装置10のように、適宜のコンデンサCaを追加することによって、各浮遊容量C1,C3が浮遊容量C2よりも相対的に大きくなるように設定してもよい。なお、上述した実施の形態においては、上記数式4または上記数式4,5を満たすことに加えて、例えば図7に示す第2変形例の半導体装置10のように、各半導体スイッチング素子11,12の寄生容量Cdsを用いて各半導体スイッチング素子11,12のターンオン損失を低減するように設定してもよい。この第2変形例において、例えば図8Aに示すように半導体スイッチング素子11のドレイン-ソース間では浮遊容量C1と浮遊容量C2とが直列接続され、例えば図8Bに示すように半導体スイッチング素子12のドレイン-ソース間では浮遊容量C2と浮遊容量C3とが直列接続されている。したがって、各半導体スイッチング素子11,12において、直列接続された2つの浮遊容量つまり、浮遊容量C1と浮遊容量C2、浮遊容量C2と浮遊容量C3の合成容量Ctは、例えば下記数式6に示すように記述される。この第2変形例では、各半導体スイッチング素子11,12の寄生容量Cdsつまり、ドレイン-ソース間容量を同一として、ドレイン-ソース間で並列接続となる寄生容量Cdsと合成容量Ctとに対して、例えば下記数式7を満たすようにつまり、寄生容量Cdsが合成容量Ctよりも大きくなるように設定されている。なお、半導体スイッチング素子として、例えばIGBTInsulatedGateBipolarmodeTransistorに対する寄生容量はコレクタ-エミッタ間容量であり、例えばダイオードに対する寄生容量はアノード-カソード間容量である。なお、各半導体スイッチング素子11,12の寄生容量Cdsは同一に限らず、互いに異なっていてもよい。そして、上記数式6,7から各浮遊容量C1,C3は下記数式8を満たすように記述される。この第2変形例によれば、例えば図9に示すように、寄生容量Cdsの適宜の値例えば、Cds=a,Cds=b>aなどに応じて規定される領域例えば、領域α、領域βなど内の値となるように各浮遊容量C1,C2,C3を設定することで、各半導体スイッチング素子11,12の寄生容量Cdsに対して並列に接続される浮遊容量C1,C2または浮遊容量C2,C3の容量成分を低減することができ、各半導体スイッチング素子11,12に蓄積されるエネルギーが増大することを防止して、各半導体スイッチング素子11,12のターンオン損失が増大することを防止することができる。さらに、上記数式4または上記数式4,5を満たすように各浮遊容量C1,C2,C3を設定することで、コモンノイズの発生を低減することができ、例えば上記数式5によれば、各浮遊容量C1,C2,C3のうち各浮遊容量C1,C3を増大あるいは浮遊容量C2を減少させることに伴って、コモンノイズの発生を低減傾向に変化させることができる。"