"シリコンからなる第1の層を炭化シリコンからなる第2の層に貼着することによって、前記第1の層と前記第2の層との間に境界面が画成されるステップと、前記第1の層の一部又は全部を酸化するステップとを含む、半導体デバイスの製造方法。前記第1の層が前記第2の層にウェーハ接合される、請求項1に記載の方法。前記第2の層が単結晶SiCからなる、請求項1又は2に記載の方法。前記第1の層が単結晶Siからなる、請求項1乃至3のいずれかに記載の方法。前記第1の層の一部又は全部を酸化するステップが、前記第1の層が前記第2の層に貼着された後に実行される、請求項1から4のいずれかに記載の方法。前記第1の層の一部又は全部を酸化するステップが、前記第1の層が前記第2の層に貼着される前、又は貼着中に実行される、請求項1から4のいずれかに記載の方法。炭化シリコンからなる第2の層に接合され、それによって第1の層と第2の層との間に境界面が画成される、SiO2からなる第1の層を備える、請求項1から6のいずれかに記載の方法により製造された半導体デバイス。MOSFETからなる、請求項7に記載の半導体デバイス。請求項7又は8に記載の半導体デバイスを備える、航空機の配電システム。SiCを使用するMOSFETの製造に関するある問題点は、実際の使用に際して十分に信頼できる可変デバイスを製造するために、これまでは十分に高品質のMOSFETチャネル領域を製造することができなかったことである。MOSFETでは、チャネル領域はMOSFETのゲートにある酸化膜層の下に位置し、MOSFETがスイッチオンされると、チャネル領域は電流がデバイスを通って流れることを可能にする。SiCMOSFETを製造する従来の試みは、境界面で炭素ゲッタリングの問題に直面し、そのため境界面に炭素不純物が形成されてデバイスの電気的挙動に悪影響を及ぼすことがあった。米国特許第5,744,826号明細書は、SiC層の熱酸化によってSiC半導体層の表面にゲート絶縁膜が形成される構成の、MOSFETなどの炭化シリコン半導体デバイスの製造工程を開示している。チャネル領域に必要な電気的特性を備えるには、酸化膜とその下のSiCとの間に良質な境界面が画成されることが重要である。本発明は、シリコンからなる第1の層を炭化シリコンからなる第2の層に貼着することによって、第1の層と第2の層との間に境界面が画成されるステップと、第1の層の一部又は全部を酸化するステップとを含む、半導体デバイスの製造方法を提供する。シリコンからなる第1の層をSiCからなる第2の層に貼着することによって、第1及び第2の層の各々の表面の品質を個別に保証することができ、それによって各々の表面の品質、特に層間の境界面の品質が高まる。更に、この工程はSiCを酸化させることがないので、境界面での炭素ゲッタリングに関連する問題は解消される。従って、本発明により提供される境界面は高品質である。勿論、高レベルの清浄度と平坦さが求められるので、SiC層の作製には入念な注意が必要である。第1の層と第2の層とを互いに固着させるためウェーハ接合を使用することができる。ウェーハ接合では、単結晶シリコンの薄層がキャリアウェーハから別のターゲットウェーハ、この場合はSiC層の表面へと転写される。転写された層は高品質であるため、酸化させて対応する高品質の酸化膜を形成することができる。更に、本発明は、炭化シリコンからなる第2の層に接合され、それによって第1の層と第2の層との間に境界面が画成される、SiO2からなる第1の層を設ける上記の方法により製造された半導体デバイスを提供する。また、本発明は、このような半導体デバイスを含む航空機の配電システムを提供する。以下、添付図面を参照して本発明の実施形態を例示のみを目的として詳細に説明する。図1は、各々が導電接点を含むソース2、ドレン4及びゲート3を設けるMOSFETなどの従来型の電界効果トランジスタ1の基本構造を示す。酸化物、例えば二酸化シリコンなどの電気絶縁体層9がソース2、ドレン4、ゲート3と基板5との間に配設される。ゲート3に電位を印加することによってMOSFETがスイッチオンされると、層9の近傍で導電性チャネル10が基板5内に形成され、ソース2とドレン4との間に電流が流れることが可能になる。nチャネルMOSFETの場合は、基板5はp型材料からなり、ソース2はn型材料の第1の領域7を含み、一方、ドレン4はn型材料の第2の領域8を含む。nチャネルMOSFETをスイッチオンするために、正電位がゲート3に印加され、それによって負の電荷キャリアを非導電層9の方向に引きつけ、印加された電位がデバイスをスイッチオンする閾値を超えると、本質的にn型材料のチャネル10が形成される。それによってソース2とドレン4との間にn型材料の連続的な導通経路が形成されて電流が両者の間を流れることが可能になる。ゲート3での電位が除去されると、基板5内の電荷キャリア分布が通常の状態に戻り、それによって導電性チャネル10を除去し、デバイスをスイッチオフする。本発明は、p型材料とn型材料とが前述の構成とは逆の構成で配置するpチャネルMOSFETにも応用できる。一般に、本発明はどの種類のMOSFETにも、又は半導体層と絶縁層との間に境界面が必要なその他の半導体デバイスにも応用できる。図2は、酸化するSiCの問題を直接示す断面図である。反応条件に応じて、SiCが酸化すると一般に、酸化されたSiC層11の上部にSiO2層12が生成される。SiO2層12内に別の不定比酸化物が存在することがある。SiC層11とSiO2層12との間の境界面14に炭素クラスタ13が形成され、これが配置構成の電気的特性を損なう。図3は、SiCの第2の層15上に配置されたSiO2の第1の層16を設ける、本発明を実施した半導体デバイスの部分断面図である。このデバイスは本発明の方法により製造されたため、境界面17に炭素クラスタは存在しない。図4A、4B、4C及び4Dは、本発明を実施した方法の段階を示す断面図である。図4Aに示すように、開始点はSiC層15である。図4Bでは、Si層18がSiC層15にウェーハ接合される。図4Cでは、ウェーハ接合されたSi層18が酸化される。酸素はSi層18の外表面20から内側にSi層18と反応し、少なくとも部分的に酸化したSi層18が形成される。層18の酸化の程度は、例えば既知の酸化率で所定時間だけ酸化を施すことによって制御できる。その代替として、又はそれに加えて、Siを酸化させるには十分に高いが、SiCを酸化させるには不十分である温度で酸化を実行することができる。それによって確実に、SiC層15の酸化は生じない。酸化はSi層が完全に酸化するまで継続することができる。あるいは、Si層が完全に酸化する前に酸化工程を終了することによって、SiCと酸化したSi層との間に酸化されないSi層を残してもよい。これは、処理工程中に確実にSiC層が酸化しないようにする別の方法である。図4Dは、酸化工程が完了した後の層配置を示し、SiC層15上にSiO2層16が設けられている。酸化工程が完了した後、図5に示す領域26、27でSiO2層16がエッチング除去されて、SiC層15内の高濃度ドープされたn型SiC層の第1及び第2の領域23、25と、ドープされたp型SiCの第1及び第2の領域22、24とが露出される。簡略にするため、領域22~25は図4A~4Dには図示していない。残りのSiC層15は、中程度にドープされたn型SiCからなり、特に、SiCの単結晶からなる。ソース接点図示せずが領域26及び27に設けられ、一方、ドレン接点23がデバイスの反対側に設けられる。高濃度にドープされたn型SiC層22がSi層15とドレン接点23との間に設けられる。ゲート電極21がSiO2層16上に設けられる。接点は、例えばニッケルなどの任意の高伝導率の導体から製造することができる。本発明を実施したSiCMOSFETは航空機の配電システムで使用するのに特に適している。航空機の配線の安全性の課題は、近年広い関心を呼んできた。それにはコックピット内の煙及びアーク放電の事象が関連しており、このようなシステムの安全性を高めるための努力がなされてきた。航空機の電力システムは、このような事象を誘発することがある広範囲の擾乱にさらされる。擾乱には、例えば装置の故障及び落雷から生ずる電流や電圧の過渡状態及び短絡状態などがある。従来はこのような障害から保護するために電気機械式回路遮断器が使用されてきた。しかし、障害の多くは、電力システムを保護するように設計された時間-保護曲線の閾値未満の値で生ずる。電気機械式コントローラの代わりにSSPCソリッドステート電力コントローラを使用でき、極めて迅速な応答時間、故障電流の安全限度内への制限、及び長い多機能寿命など、性能の向上をもたらしている。それらによって更に、柔軟な構成及び制御方式が可能になり、電流を制限及び遮断する両方の機能を完全に制御できる。SSPCは更に、低コストで最小限の保守しか必要としない。一般に、MOSFETのオン状態抵抗は極めて低く、電圧降下を低くすることができるので、動作中の熱などのパワー散逸が少ない。しかし、指定時間の間に短絡又は故障電流に耐えることができるためには、複数のMOSFETを並列に配置して、デバイスが関連するエネルギ損失に耐えられるようにする必要があろう。作用時には2つの基本的な制約がある。1定常状態の冷却要件、すなわちサイズ、質量及び熱伝導が通常動作によって規定され、且つ2並列のデバイスの数が故障状態によって規定される。この場合、高い電力散逸レベルはデバイスへの外部接点すなわちケースを過熱させるほど十分に長くは作用しない。それは作用時間が短く、半導体デバイス自体からケースへの熱が拡散するからである。言い換えると、十分なSSPCがシステム内に設けられないと、故障状態の間に過熱が発生する可能性がある。並列のMOSFETの数を減らしてサイズ及び質量を改良することは通常動作では受け入れられよう。しかし、それでは故障状態を安全に封じ込めることはできないであろう。本発明により提供されるSiCを使用して製造したMOSFETデバイスは、そのオン状態抵抗が対応するSiデバイスよりも大幅に低いので、上記の問題を解決する。それによって故障電流に対する感度を高めることができると共に、I2Rジュール熱による加熱が低減する。炭化シリコンは更に、Siよりも大幅に優れた導電体であり、溶解/昇華温度が高いので、より高温で動作することができ、重いヒートシンクを配置する必要性が低下する。総合して、炭化シリコンの材料上の利点により、大幅に優れた電力密度を達成できる。"