"基板上に形成された絶縁層と、前記絶縁層と接するように前記絶縁層上に形成された下部電極と、上部電極と、前記上部電極と前記下部電極との間に介在し、前記上部電極と前記下部電極との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化領域とを備え、前記抵抗変化領域は、積層された第1の抵抗変化領域と第2の抵抗変化領域とを有し、前記第1の抵抗変化領域は、第1の遷移金属酸化物で構成され、前記第2の抵抗変化領域は、第2の遷移金属酸化物で構成され、前記第2の遷移金属酸化物の酸素不足度は、前記第1の遷移金属酸化物の酸素不足度よりも小さく、前記抵抗変化領域の上面は、前記上部電極と接し、前記抵抗変化領域の底面は、前記下部電極及び前記絶縁層と接し、前記抵抗変化領域の底面と前記下部電極との接する面の面積は、前記抵抗変化領域の上面と前記上部電極との接する面の面積より小さい不揮発性記憶素子。前記抵抗変化領域の底面は、前記下部電極の上面及び側面を被覆する請求項1に記載の不揮発性記憶素子。前記抵抗変化領域の底面は、前記下部電極の平坦な上面と接する請求項1に記載の不揮発性記憶素子。前記抵抗変化領域の底面は、前記下部電極の側面と接する請求項1に記載の不揮発性記憶素子。前記第2の抵抗変化領域は、前記下部電極及び前記絶縁層と接し、前記第1の抵抗変化領域は、前記上部電極と接する請求項1に記載の不揮発性記憶素子。前記第2の抵抗変化領域と接する前記上部電極または前記下部電極は、イリジウムまたは膜厚10nm以下の白金で構成される請求項1に記載の不揮発性記憶素子。基板上に形成された絶縁層と、前記絶縁層と接するように前記絶縁層上に形成された下部電極と、上部電極と、前記上部電極と前記下部電極との間に介在し、前記上部電極と前記下部電極との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化領域とを備え、前記抵抗変化領域は、積層された第1の抵抗変化領域と第2の抵抗変化領域とを有し、前記第1の抵抗変化領域は、第1の遷移金属酸化物で構成され、前記第2の抵抗変化領域は、第2の遷移金属酸化物で構成され、前記第2の遷移金属酸化物の酸素不足度は、前記第1の遷移金属酸化物の酸素不足度よりも小さく、前記抵抗変化領域の上面は、前記上部電極と接し、前記抵抗変化領域の底面は、前記下部電極及び前記絶縁層と接し、前記抵抗変化領域の底面は、前記下部電極の上面及び側面を被覆する不揮発性記憶素子。前記抵抗変化領域の底面と前記下部電極との接する面の面積は、前記抵抗変化領域の上面と前記上部電極との接する面の面積より小さい請求項7に記載の不揮発性記憶素子。前記第2の抵抗変化領域は、前記下部電極及び前記絶縁層と接し、前記第1の抵抗変化領域は、前記上部電極と接する請求項7に記載の不揮発性記憶素子。前記第2の抵抗変化領域と接する前記上部電極または前記下部電極は、イリジウムまたは膜厚10nm以下の白金で構成される請求項7に記載の不揮発性記憶素子。絶縁層と接するように前記絶縁層上に形成された1つの下部電極と、N2以上の整数個の上部電極と、前記1つの下部電極と前記N個の上部電極との間に介在し、前記上部電極と前記下部電極との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化するN個の抵抗変化領域とを備え、各々の前記抵抗変化領域は、積層された第1の抵抗変化領域と第2の抵抗変化領域とを有し、各々の前記抵抗変化領域の上面は、N個の前記上部電極と個別に接し、各々の前記抵抗変化領域の底面は、前記下部電極及び前記絶縁層と接してN個の請求項1から6のいずれかに記載の不揮発性記憶素子を構成し、各々の前記抵抗変化領域の底面と前記下部電極との接する面の面積は、各々の前記抵抗変化領域の上面と前記上部電極との接する面の面積より小さい不揮発性記憶素子。各々の前記抵抗変化領域の底面と前記下部電極の上面とが接する面の面積は、前記下部電極の上面の面積の1/Nより小さい請求項11に記載の不揮発性記憶素子。各々の前記抵抗変化領域の底面と前記下部電極の側面とが接する面の面積は、前記下部電極の側面の面積の1/Nより小さい請求項11に記載の不揮発性記憶素子。絶縁層と接するように前記絶縁層上に形成された1つの下部電極と、N2以上の整数個の上部電極と、前記下部電極と前記上部電極との間に介在し、前記上部電極と前記下部電極との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化するN個の抵抗変化領域とを備え、各々の前記抵抗変化領域は、積層された第1の抵抗変化領域と第2の抵抗変化領域とを有し、各々の前記抵抗変化領域の上面は、N個の前記上部電極と個別に接し、各々の前記抵抗変化領域の底面は、前記下部電極及び前記絶縁層と接してN個の請求項7から10のいずれかに記載の不揮発性記憶素子を構成し、各々の前記抵抗変化領域の底面は、前記下部電極の上面及び側面を被覆する不揮発性記憶素子。各々の前記抵抗変化領域の底面と前記下部電極の上面とが接する面の面積は、前記下部電極の上面の面積の1/Nより小さい請求項14に記載の不揮発性記憶素子。請求項1から15のいずれか1項に記載の不揮発性記憶素子とスイッチ素子とが直列に接続されて構成されるメモリセルを複数個具備するメモリセルアレイと、前記メモリセルアレイが具備する複数のメモリセルの中から少なくとも一つのメモリセルを構成するスイッチ素子をONさせることで、前記少なくとも一つのメモリセルを選択する選択回路と、前記選択回路で選択されたメモリセルを構成する不揮発性記憶素子に書き込み用の電圧パルスを印加する書き込み回路と、前記選択回路で選択されたメモリセルを構成する不揮発性記憶素子に流れる電流量を検出することで、当該不揮発性記憶素子に記憶されていたデータの判別を行うセンスアンプと、を備える不揮発性記憶装置。不揮発性記憶素子の製造方法であって、基板上に、絶縁層を形成する工程と、前記絶縁層と接するように前記絶縁層の上に下部電極を形成する工程と、前記下部電極上に抵抗変化領域を形成する工程と、前記抵抗変化領域上に上部電極を形成する工程と、を含み、前記抵抗変化領域は、第1の遷移金属酸化物で構成される第1の抵抗変化領域と、第2の遷移金属酸化物で構成される第2の抵抗変化領域とを積層して構成され、前記第2の遷移金属酸化物の酸素不足度は、前記第1の遷移金属酸化物の酸素不足度よりも小さく、前記抵抗変化領域の底面は、前記下部電極及び絶縁層と接し、前記抵抗変化領域の底面と前記下部電極との接する面の面積は、前記抵抗変化領域と前記上部電極との接する面の面積より小さい不揮発性記憶素子の製造方法。前記下部電極の中心と前記抵抗変化領域の中心とは、互いにずれて配置されている請求項17に記載の不揮発性記憶素子の製造方法。前記第2の抵抗変化領域の底面は、前記下部電極の上面及び側面を被覆する請求項17に記載の不揮発性記憶素子の製造方法。不揮発性記憶素子の製造方法であって、基板上に、絶縁層を形成する工程と、前記絶縁層と接するように前記絶縁層の上に下部電極を形成する工程と、前記下部電極上に抵抗変化領域を形成する工程と、前記抵抗変化領域上に上部電極を形成する工程と、を含み、前記抵抗変化領域は、第1の遷移金属酸化物で構成される第1の抵抗変化領域と、第2の遷移金属酸化物で構成される第2の抵抗変化領域とを積層して構成され、前記第2の遷移金属酸化物の酸素不足度は、前記第1の遷移金属酸化物の酸素不足度よりも小さく、前記抵抗変化領域の底面は、前記下部電極及び絶縁層と接し、前記抵抗変化領域の底面は、前記下部電極の上面及び側面を被覆する不揮発性記憶素子の製造方法。前記下部電極の中心と前記抵抗変化領域の中心とは,互いにずれて配置されている請求項20に記載の不揮発性記憶素子の製造方法。前記第2の抵抗変化領域と前記下部電極との接する面の面積は、前記第1の抵抗変化領域と前記上部電極との接する面の面積より小さい請求項20に記載の不揮発性記憶素子の製造方法。第2の抵抗変化領域を構成する遷移金属酸化物は、通常は形成直後は絶縁体に近い超高抵抗状態であることから、抵抗値をパルス変化させるためには、抵抗変化素子の初期化を行い、高抵抗状態と低抵抗状態とに可逆的に遷移可能な導電パスを第2の抵抗変化領域に形成する必要がある。なお、初期化とは、製造後の抵抗変化素子、あるいは、抵抗変化型の不揮発性記憶素子を、印加する電圧あるいは、印加する電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移できる状態に変化させる処理であり、具体的には、極めて高い抵抗値をもつ製造後の抵抗変化素子、あるいは、抵抗変化型の不揮発性記憶素子に対して、書き込み電圧よりも大きな電圧を印加することである。この初期化により、抵抗変化素子、あるいは、抵抗変化型の不揮発性記憶素子は、高抵抗状態と低抵抗状態とを可逆的に遷移できる状態になるとともに、その抵抗値が下がる。抵抗変化型の不揮発性記憶素子の製造プロセスにおいては、銅やアルミニウム等で構成される電極配線の形成等に約400°Cの加熱工程が存在する。このような加熱工程は、上部電極及び下部電極から抵抗変化領域抵抗変化層側に向かって電極材料の小さな突起hillockを発生させることが、発明者らの実験によって判明している。電極材料に小さな突起が発生した場合、抵抗変化領域に生じる導電パスは、突起を起点として発生する。これは、抵抗変化領域側へ発生する突起によって、遷移金属酸化物抵抗変化領域の膜厚が部分的に薄くなっているためである。また、抵抗変化素子の初期の絶縁状態初期抵抗値は、遷移金属酸化物抵抗変化領域の膜厚だけでなく、突起の形状、サイズ、密度によって変動するため、突起の存在は抵抗変化素子の初期の超高抵抗状態や初期化後の導電パスの状態のばらつきを増加させる。更に、突起の形状、サイズ、密度は、電極材料や膜ストレス、温度等のプロセス要因に強く依存する為、その制御は非常に困難と言える。以上のことから、抵抗変化素子の初期抵抗値初期化前の抵抗値及び初期化後の導電パスの状態を安定させる為には、電極に小さな突起を発生させない事が望ましい。抵抗変化素子の電極材料には、白金Pt、イリジウムIr、パラジウムPd、銅Cu、銀Ag、金Au等が用いられている。特に、Irの熱膨張係数coefficientofthermalexpansionは6.4E-6°C-1であり、Ptの熱膨張係数8.8E-6°C-1より小さい。また、Irのヤング率は529E9N/m2であり、Ptのヤング率152E9N/m2より大きい。なお、Enは×10nを意味する。これらの物理特性からIrはPtに比べ、ストレスによる塑性変形が生じ難いため、Irで構成される電極では突起の発生がない。また、PtあるいはPdを電極に用いた場合、膜厚を10nm以下にすれば膜の機械的ストレスが緩和され、Irで構成される電極と同等の特性が得られ、電極に小さな突起を発生させることがない。図18A及び図18Bは、発明者らの実験によって得られた、抵抗変化素子の電極の突起に関するTEMTransmissionElectronMicroscope像を示す図である。図18AにPtを電極材料に用いた場合の抵抗変化素子の断面のTEM像を示す。下部電極301a上に第1の抵抗変化領域302a、第2の抵抗変化領域303a及び上部電極304aが順次積層されている。上部電極304aの小さな突起によって、第2の抵抗変化領域303aが部分的に薄くなっていることが明らかである。一方、図18Bは、Irを電極材料に用いた場合の抵抗変化素子の断面のTEM像を示す。下部電極301b上に第1の抵抗変化領域302b、第2の抵抗変化領域303b及び上部電極304bが順次積層されている。第2の抵抗変化領域303bの膜厚は均一であり、上部電極304bに小さな突起が発生していない事がわかる。電極に小さな突起が発生しない場合、抵抗変化素子の初期抵抗値は、遷移金属酸化物抵抗変化領域の膜厚で制御が可能となるため、抵抗変化素子の初期抵抗値のばらつきも大幅に改善される。しかしながら、電極に小さな突起が無い場合、遷移金属酸化物抵抗変化領域の膜厚が部分的に薄くなる箇所が存在しない。このため、製造直後の抵抗変化素子の遷移金属酸化物抵抗変化領域に導電パスを形成する際に、1回乃至複数回、通常の抵抗変化に用いる駆動電圧より絶対値が高い電圧を抵抗変化領域に印加して行う初期化においては、電極に小さな突起がある場合より初期化の電圧初期化電圧を高くする必要があり、抵抗変化素子における低電圧での初期化の妨げとなる。また、第2の抵抗変化領域の膜厚を薄くすれば、初期化電圧を低減できるが、信頼性の観点から望ましくない。したがって、抵抗変化素子の初期抵抗値及び初期化電圧のばらつきの発生及び信頼性の低下を抑えつつ、初期化電圧を低下させることは困難である。さらに、従来の抵抗変化型の不揮発性記憶素子は、初期化の際に第2の抵抗変化領域に導電パスが形成されるが、その形成箇所を制御することが困難である。そのため、抵抗変化素子ごとに第2の抵抗変化領域の導電パスの形成箇所が異なるという問題がある。例えば、抵抗変化素子の端面近傍に導電パスが形成される場合、抵抗変化素子の加工で端面にダメージ損傷を受け易く、遷移金属酸化物からなる抵抗変化領域に酸素欠陥が生じ易いため、抵抗変化素子の中心近傍に導電パスが形成された場合に比べ、初期化電圧や抵抗変化特性が異なる。このため、抵抗変化素子をアレイ状に並べて形成される不揮発性記憶装置において、メモリアレイを構成する抵抗変化素子ごとに、第2の抵抗変化領域の導電パスの形成箇所が異なるため、初期化電圧や抵抗変化特性がばらつく。その結果、不揮発性記憶装置メモリの大容量化は困難となっている。本発明は上記課題を解決するためになされたものであり、不揮発性記憶素子の初期化電圧のばらつきの発生を抑えつつ、従来に比べて初期化電圧の低減を図ることができる抵抗変化型の不揮発性記憶素子及びその製造方法並びに不揮発性記憶装置を提供することを第1の目的としている。また、本発明は、導電パスの形成箇所に起因する初期化電圧及び抵抗変化特性のばらつきの発生を抑えることができる抵抗変化型の不揮発性記憶素子及びその製造方法並びに不揮発性記憶装置を提供することを第2の目的としている。上記目的を達成するために、本発明の一態様に係る不揮発性記憶素子は、基板上に形成された絶縁層と、前記絶縁層と接するように前記絶縁層上に形成された下部電極と、上部電極と、前記上部電極と前記下部電極との間に介在し、前記上部電極と前記下部電極との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化領域とを備え、前記抵抗変化領域は、積層された第1の抵抗変化領域と第2の抵抗変化領域とを有し、前記第1の抵抗変化領域は、第1の遷移金属酸化物で構成され、前記第2の抵抗変化領域は、第2の遷移金属酸化物で構成され、前記第2の遷移金属酸化物の酸素不足度は、前記第1の遷移金属酸化物の酸素不足度よりも小さく、前記抵抗変化領域の上面は、前記上部電極と接し、前記抵抗変化領域の底面は、前記下部電極及び前記絶縁層と接し、前記抵抗変化領域の底面と前記下部電極との接する面の面積は、前記抵抗変化領域の上面と前記上部電極との接する面の面積より小さいことを特徴とする。このような構成にすることで、下部電極と抵抗変化領域の底面の一部との接する面の面積は、上部電極と抵抗変化領域の上面と接する面の面積より小さいため、抵抗変化領域を流れる電流の密度が増加し、初期化電圧の低減を図ることができる。また、電極に突起を生じさせる方法とは異なる方法で初期化電圧を低減するため、不揮発性記憶素子の初期化電圧のばらつきの発生を抑えることができる。また、第2の抵抗変化領域の導電パスの形成箇所は絞られ、導電パスの形成箇所に起因する初期化電圧及び抵抗変化特性のばらつきが低減する。よって、初期化電圧の低減並びに初期化電圧及び抵抗変化特性のばらつき抑制が両立でき、メモリの大容量化が実現できる。また、上記目的を達成するための本発明の一態様に係る不揮発性記憶素子は、基板上に形成された絶縁層と、前記絶縁層と接するように前記絶縁層上に形成された下部電極と、上部電極と、前記上部電極と前記下部電極との間に介在し、前記上部電極と前記下部電極との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化領域とを備え、前記抵抗変化領域は、積層された第1の抵抗変化領域と第2の抵抗変化領域とを有し、前記第1の抵抗変化領域は、第1の遷移金属酸化物で構成され、前記第2の抵抗変化領域は、第2の遷移金属酸化物で構成され、前記第2の遷移金属酸化物の酸素不足度は、前記第1の遷移金属酸化物の酸素不足度よりも小さく、前記抵抗変化領域の上面は、前記上部電極と接し、前記抵抗変化領域の底面は、前記下部電極及び前記絶縁層と接し、前記抵抗変化領域の底面は、前記下部電極の上面及び側面を被覆することを特徴とする。このような構造にすることで、抵抗変化領域の底面に被覆された屈曲部に電界が集中することから、抵抗変化領域を流れる電流の密度が増加し、第2の抵抗変化領域の導電パスを容易に形成でき、初期化電圧が低減する。さらに、第2の抵抗変化領域の導電パスの形成箇所が絞り込まれるため、初期化電圧及び抵抗変化特性のばらつきの発生を抑えることができる。よって、初期化電圧の低減並びに初期化電圧及び抵抗変化特性のばらつき抑制を両立できることから、大容量メモリを実現することができる。上記目的を達成するための本発明の一態様に係る不揮発性記憶素子は、前記絶縁層と接するように前記絶縁層上に形成された1つの下部電極と、N2以上の整数個の上部電極と、前記1つの下部電極と前記N個の上部電極との間に介在し、前記上部電極と前記下部電極との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化するN個の抵抗変化領域とを備え、各々の前記抵抗変化領域は、積層された第1の抵抗変化領域と第2の抵抗変化領域とを有し、各々の前記抵抗変化領域の上面は、N個の前記上部電極と個別に接し、各々の前記抵抗変化領域の底面は、前記下部電極及び前記絶縁層と接してN個の上記不揮発性記憶素子を構成し、各々の前記抵抗変化領域の底面と前記下部電極との接する面の面積は、各々の前記抵抗変化領域の上面と前記上部電極との接する面の面積より小さいことを特徴とする。このような構成とすることで、下部電極の一部と上部電極とに挟まれた抵抗変化領域が素子内にN個存在し、個々の抵抗変化領域はそれぞれ独立に抵抗変化動作できることから、1つの不揮発性記憶素子でNビットの記憶が可能となる。また、各々の抵抗変化領域の底面の一部と下部電極の一部との接する面の面積は、各々の抵抗変化領域の上面と上部電極との接する面の面積より小さいため、各々の抵抗変化領域を流れる電流の密度が増加し、各々の第2の抵抗変化領域の導電パスが容易に形成できることから、初期化電圧が低減する。よって、1つの不揮発性記憶素子あたりの記憶容量をN倍に増加でき、かつ低電圧動作が可能なメモリを提供できる。また、電極に突起を生じさせる方法とは異なる方法で初期化電圧を低減するため、不揮発性記憶素子の初期化電圧のばらつきの発生を抑えることができる。また、上記目的を達成するための本発明の一態様に係る不揮発性記憶素子は、前記絶縁層と接するように前記絶縁層上に形成された1つの下部電極と、N2以上の整数個の上部電極と、前記下部電極と前記上部電極との間に介在し、前記上部電極と前記下部電極との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化するN個の抵抗変化領域とを備え、各々の前記抵抗変化領域は、積層された第1の抵抗変化領域と第2の抵抗変化領域とを有し、各々の前記抵抗変化領域の上面は、N個の前記上部電極と個別に接し、各々の前記抵抗変化領域の底面は、前記下部電極及び前記絶縁層と接してN個の上記不揮発性記憶素子を構成し、各々の前記抵抗変化領域の底面は、前記下部電極の上面及び側面を被覆することを特徴とする。このような構造にすることで、下部電極の一部と上部電極とに挟まれた抵抗変化領域が素子内にN個存在し、個々の抵抗変化領域はそれぞれ独立に抵抗変化動作できることから、1つの不揮発性記憶素子でNビットの記憶が可能となる。また、各々の抵抗変化領域の底面の一部に被覆された下部電極の屈曲部に電界が集中することから、各々の抵抗変化領域を流れる電流の密度が増加し、第2の抵抗変化領域の導電パスを容易に形成でき、各々の抵抗変化領域の初期化電圧が低減する。さらに、第2の抵抗変化領域の導電パスの形成箇所が絞られ、導電パスの形成箇所に起因する初期化電圧及び抵抗変化特性のばらつきの発生を抑えることができる。よって、素子内に形成されるN個の抵抗変化領域の初期化電圧の低減並びに初期化電圧及び抵抗変化特性のばらつき抑制を両立でき、メモリの大容量化が実現できる。また、上記目的を達成するために、本発明の一態様に係る不揮発性記憶素子の製造方法は、不揮発性記憶素子の製造方法であって、基板上に、絶縁層を形成する工程と、前記絶縁層と接するように前記絶縁層の上に下部電極を形成する工程と、前記下部電極上に抵抗変化領域を形成する工程と、前記抵抗変化領域上に上部電極を形成する工程と、を含み、前記抵抗変化領域は、第1の遷移金属酸化物で構成される第1の抵抗変化領域と、第2の遷移金属酸化物で構成される第2の抵抗変化領域とを積層して構成され、前記第2の遷移金属酸化物の酸素不足度は、前記第1の遷移金属酸化物の酸素不足度よりも小さく、前記抵抗変化領域の底面は、前記下部電極及び絶縁層と接し、前記抵抗変化領域の底面と前記下部電極との接する面の面積は、前記抵抗変化領域と前記上部電極との接する面の面積より小さいことを特徴とする。このような構成にすることにより、不揮発性記憶素子の初期化電圧のばらつきの発生を抑えつつ、従来に比べて初期化電圧の低減を図ることができる抵抗変化型の不揮発性記憶素子が実現される。また、上記目的課題を達成するために、本発明の一態様に係る不揮発性記憶素子の製造方法は、不揮発性記憶素子の製造方法であって、基板上に、絶縁層を形成する工程と、前記絶縁層と接するように前記絶縁層の上に下部電極を形成する工程と、前記下部電極上に抵抗変化領域を形成する工程と、前記抵抗変化領域上に上部電極を形成する工程と、を含み、前記抵抗変化領域は、第1の遷移金属酸化物で構成される第1の抵抗変化領域と、第2の遷移金属酸化物で構成される第2の抵抗変化領域とを積層して構成され、前記第2の遷移金属酸化物の酸素不足度は、前記第1の遷移金属酸化物の酸素不足度よりも小さく、前記抵抗変化領域の底面は、前記下部電極及び絶縁層と接し、前記抵抗変化領域の底面は、前記下部電極の上面及び側面を被覆することを特徴とする。このような構成にすることにより、不揮発性記憶素子の初期化電圧のばらつきの発生を抑えつつ、従来に比べて初期化電圧の低減を図ることができる抵抗変化型の不揮発性記憶素子が実現される。また、導電パスの形成箇所に起因する初期化電圧及び抵抗変化特性のばらつき抑制を図ることができる抵抗変化型の不揮発性記憶素子が実現される。なお、本発明は、このような不揮発性記憶素子及びその製造方法として実現できるだけでなく、不揮発性記憶素子を構成する中核部品である抵抗変化素子として実現したり、不揮発性記憶素子をアレイ状に備える不揮発性記憶装置として実現したり、それら抵抗変化素子及び不揮発性記憶装置の製造方法として実現したり、不揮発性記憶素子の設計支援方法として実現したり、その設計支援方法をコンピュータに実行させるプログラムとして実現したり、そのプログラムが記録されたCD-ROM等のコンピュータ読み取り可能な記録媒体として実現することもできる。本発明の一態様に係る不揮発性記憶素子によれば、抵抗変化領域の底面の一部と下部電極との接する面の面積が、抵抗変化領域の上面と上部電極との接する面の面積より小さくできることから、抵抗変化領域を流れる電流の密度が増加し、第2の抵抗変化領域の導電パスが容易に形成され、不揮発性記憶素子の初期化電圧を低減でき、不揮発性記憶素子の低電圧での初期化が可能となる効果が奏される。また、抵抗変化領域の底面の一部と接する下部電極と上部電極とに挟まれた抵抗変化領域内に導電パスが形成されることから、第2の抵抗変化領域の導電パスの形成箇所を絞り込む事ができ、導電パスの形成箇所に起因する初期電圧や抵抗変化特性のばらつきが低減される。その結果、不揮発性記憶装置においてメモリアレイを構成する不揮発性記憶素子ごとの初期化電圧や抵抗変化特性のばらつきの問題を解決することができる。さらに、抵抗変化領域の底面の一部と接する下部電極の屈曲部と上部電極とで挟まれた抵抗変化領域では、下部電極の屈曲部に電界が集中し、抵抗変化領域を流れる電流の密度が増加することから、不揮発性記憶素子の初期化のための初期化電圧が低減される。さらにまた、下部電極の屈曲部で電界が集中し、下部電極の屈曲部を基点に不揮発性記憶素子の導電パスが必ず形成されることから、導電パスが均一化し、メモリアレイを構成する抵抗変化素子ごとの初期化電圧や抵抗変化特性ばらつきを低減できる不揮発性記憶素子が実現できる。また、下部電極の一部と上部電極とに挟まれた抵抗変化領域が素子内に複数個存在する構成においては、個々の抵抗変化領域はそれぞれ独立に抵抗変化動作できることから、1つの不揮発性記憶素子で複数ビットの記憶が可能となる。さらにまた、各々の抵抗変化領域の底面の一部と下部電極との接する面の面積は、各々の抵抗変化領域の上面と上部電極との接する面の面積より小さいため、各々の抵抗変化領域を流れる電流の密度が増加し、各々の第2の抵抗変化領域の導電パスが容易に形成できることから、不揮発性記憶素子の初期化電圧が低減する。よって、不揮発性記憶素子の記憶容量を増加複数ビットさせ、かつ低電圧動作が可能なメモリを提供できる。つまり、微細化技術による大容量化ではなく、1個の不揮発性記憶素子の記憶容量を増加させることで大容量化が実現でき、安価な大容量メモリが提供できる。従って、低電圧で動作する大容量メモリが必要とされる携帯型情報機器等の電子機器が普及してきた今日における本発明の実用的価値はきわめて高い。以下、本発明に係る不揮発性記憶素子及びその製造方法並びに不揮発性記憶装置について図面を用いて詳細に説明する。なお、図面において、実質的に同一の構成、動作及び効果を表す要素については、同一の符号を付す。また、以下において記述される数値は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数値に制限されない。さらに、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。実施の形態1まず、本発明の実施の形態1に係る不揮発性記憶素子及びその製造方法について説明する。[構成]図1Aaは、本発明の実施の形態1に係る不揮発性記憶素子10の断面図である。図1Abは、図1Aaにおける上部電極107と下部電極105との関係を示した上面図上部電極107及び下部電極105のみに着目した場合の上面図である。図1Abにおいて、S1は抵抗変化素子15を平面視したときの上部電極107の上面を、S2は抵抗変化素子15を平面視したときの上部電極107の下面と下部電極105の上面との重なり面を表す。図1Aaに示すように、本実施の形態に係る不揮発性記憶素子10は、抵抗変化型の不揮発性記憶素子であり、基板100、第1の配線101、第1の層間絶縁層102、第1のコンタクトプラグ104、抵抗変化素子15、第2の層間絶縁層108、第2のコンタクトプラグ110及び第2の配線111を備える。なお、本実施の形態の不揮発性記憶素子10を用いて実際のメモリセルを構成する場合、第1の配線101及び第2の配線111のいずれか一方はスイッチ素子ダイオードまたはトランジスタと接続されて、非選択時にはスイッチ素子がオフ状態となるよう設定される。また、スイッチ素子との接続においては、第1のコンタクトプラグ104及び第2のコンタクトプラグ110や第1の配線101及び第2の配線111等を介さず直接に抵抗変化素子15の上部電極107及び下部電極105と接続するような構成も可能である。基板100は、例えばシリコンSi等で構成されるが,絶縁体やフレキシブル基板等を用いてもよい。第1の配線101は、基板100上に形成された配線である。第1の層間絶縁層102は、第1の配線101を覆うように基板100上に形成され、例えば、500nm以上1000nm以下の膜厚のシリコン酸化膜等で構成される層間絶縁層である。第1のコンタクトホール103は、この第1の層間絶縁層102を貫通して第1の配線101と下部電極105とを電気的に接続するための、つまり第1のコンタクトプラグ104のための50nmφ以上300nmφ以下のコンタクトホールである。第1のコンタクトプラグ104は、第1のコンタクトホール103の内部にタングステンを主成分として埋め込まれた導体であり、第1の配線101の上面と接する。そして、抵抗変化素子15は、第1のコンタクトホール103の開口で露出する第1のコンタクトプラグ104の上面を被覆し、かつ第1の層間絶縁層102の上面と接するように第1の層間絶縁層102上に形成された貴金属Pt、Ir、Pd等等で構成される5nm以上100nm以下の膜厚の下部電極105と、20nm以上100nm以下の膜厚の抵抗変化領域106と、窒化タンタル等で構成される5nm以上100nm以下の膜厚の上部電極107とで構成される。第2の層間絶縁層108は、この抵抗変化素子15を被覆する、500nm以上1000nm以下の膜厚のシリコン酸化膜等で構成される層間絶縁層である。第2のコンタクトホール109は、この第2の層間絶縁層108を貫通して、上部電極107と第2の配線111とを電気的に接続するための、つまり第2のコンタクトプラグ110のための50nmφ以上300nmφ以下のコンタクトホールである。第2のコンタクトプラグ110は、第2のコンタクトホール109の内部にタングステンを主成分として埋め込まれた導体であり、第2の配線111の下面と接する。第2の配線111は、第2のコンタクトホール109の開口で露出する第2のコンタクトプラグ110の上面を被覆するように、第2の層間絶縁層108上に形成された配線である。なお、本実施の形態に係る不揮発性記憶素子10は、少なくとも抵抗変化素子15を備えるものであればよく、他の構成要素基板100、第1の配線101、第1のコンタクトホール103、第1のコンタクトプラグ104、第2の層間絶縁層108、第2のコンタクトホール109、第2のコンタクトプラグ110、第2の配線111は必須ではない。また、下部電極105は、イリジウムまたは膜厚10nm以下の白金Ptで構成されることが好ましい。この場合、下部電極105の表面において突起が発生して抵抗変化領域106の膜厚が部分的に薄くなることを抑え、抵抗変化素子15の初期化電圧のばらつきを低減できる。ここで、抵抗変化領域106は、上部電極107と下部電極105との間に介在し、下部電極105と上部電極107との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化するより具体的には、下部電極105と上部電極107との間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。抵抗変化領域106は、積層された第1の抵抗変化領域106bと第2の抵抗変化領域106aとの少なくとも2層を有し、第1の抵抗変化領域106bは第1の遷移金属酸化物で構成され、第2の抵抗変化領域106aは第2の遷移金属酸化物で構成される。この抵抗変化領域106つまり、第1の抵抗変化領域106b及び第2の抵抗変化領域106aは、タンタルTaを主成分とした遷移金属で構成されることが好ましい。抵抗変化領域106第1の抵抗変化領域106bの上面は上部電極107と接している。抵抗変化領域106第2の抵抗変化領域106aの底面の一部は下部電極105の表面の一部図1Abの平坦な電極上面S2と図1Aaの電極側面S3と接し、抵抗変化領域106第2の抵抗変化領域106aの底面の他部は第1の層間絶縁層102の上面と接している。また、第2の遷移金属酸化物第2の抵抗変化領域106aの酸素不足度は、第1の遷移金属酸化物第1の抵抗変化領域106bの酸素不足度よりも小さい。以下の実施形態においては、第1の遷移金属酸化物、第2の遷移金属酸化物の一例として、各々、酸素不足型の第1のタンタル酸化物層以下、第1のTa酸化物層、第2のタンタル酸化物以下、第2のTa酸化物で構成している。ここで、第2のTa酸化物の酸素含有率は、第1のTa酸化物の酸素含有率よりも高くなっている。言い換えると、第2のTa酸化物の酸素不足度は、第1のTa酸化物の酸素不足度よりも少ない。酸素不足度とは、それぞれの遷移金属において、その化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。例えば、遷移金属がタンタルTaの場合、化学量論的な酸化物の組成はTa2O5であるので、TaO2.5と表現できる。TaO2.5の酸素不足度は0である。例えばTaO1.5の組成の酸素不足型のタンタル酸化物の酸素不足度は、酸素不足度=2.5-1.5/2.5=40となる。また、Ta2O5の酸素含有率は、総原子数に占める酸素の比率O/TaOであり、71.4atmとなる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は0より大きく、71.4atmより小さいことになる。抵抗変化領域106を構成する金属は、タンタル以外の遷移金属を用いてもよい。遷移金属としては、タンタルTa、チタンTi、ハフニウムHf、ジルコニウムZr、ニオブNb、タングステンW等を用いることができ、遷移金属酸化物としては、NiO、TiO2、HfO2、ZrO2等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。例えば、ハフニウム酸化物を用いる場合、第1の遷移金属酸化物の組成をHfOxとした場合にxが0.9以上1.6以下であり、且つ、第2の遷移金属酸化物の組成をHfOyとした場合にyがxの値よりも大である場合に、抵抗変化領域106の抵抗値を安定して高速に変化させることが確認できている。この場合、第2の遷移金属酸化物の膜厚は、3nm以上4nm以下の膜厚が好ましい。また、ジルコニウム酸化物を用いる場合、第1の遷移金属酸化物の組成をZrOxとした場合にxが0.9以上1.4以下であり、且つ、第2の遷移金属酸化物の組成をZrOyとした場合にyがxの値よりも大である場合に、抵抗変化領域106の抵抗値を安定して高速に変化させることが確認できている。この場合、第2の遷移金属酸化物の膜厚は、1nm以上5nm以下の膜厚が好ましい。なお、第1の遷移金属酸化物と第2の遷移金属酸化物とは、異なる遷移金属を用いてもよい。この場合、第2の遷移金属酸化物は、第1の遷移金属酸化物よりも酸素不足度が小さい、つまり抵抗が高い方が好ましい。このような構成とすることにより、抵抗変化時に下部電極105及び上部電極107間に印加された電圧は、第2の遷移金属酸化物に、より多くの電圧が分配され、第2の遷移金属酸化物中で発生する酸化還元反応をより起こしやすくすることができる。また、第1の遷移金属酸化物と第2の遷移金属酸化物とが互いに異なる材料を用いる場合、第2の遷移金属酸化物の標準電極電位は、第1の遷移金属酸化物の標準電極電位より小さい方が好ましい。抵抗変化現象は、抵抗が高い第2の遷移金属酸化物中に形成された微小なフィラメント導電パス中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられるからである。例えば、第1の遷移金属酸化物に、酸素不足型のタンタル酸化物を用い、第2の遷移金属酸化物にチタン酸化物TiO2を用いることにより、安定した抵抗変化動作が得られる。チタン標準電極電位=-1.63eVはタンタル標準電極電位=-0.6eVより標準電極電位が低い材料である。標準電極電位は、その値が大きいほど酸化しにくい特性を表す。第2の遷移金属酸化物に第1の遷移金属酸化物より標準電極電位が小さい金属の酸化物を配置することにより、第2の遷移金属酸化物中でより酸化還元反応が発生しやすくなる。また、第2の遷移金属酸化物の誘電率は第1の遷移金属酸化物の誘電率より大きい方が好ましい。あるいは、第2の遷移金属酸化物のバンドギャップは第1の遷移金属酸化物のバンドギャップより小さい方が好ましい。前記の条件のいずれか一方または両方を満足する第1の遷移金属酸化物及び第2の遷移金属酸化物を抵抗変化層に用いることにより、第2の遷移金属酸化物で構成される層の絶縁破壊電界強度が第1の遷移金属酸化物で構成される層の絶縁破壊電界強度に比べて小さくなり、初期ブレイク電圧が低減できる。これは、J.McPhersonetal.,IEDM2002,p.633-636の図1に示されているように酸化物層の絶縁破壊電界強度BreakdownStrengthと誘電率との間には、誘電率が大きいほど絶縁破壊電界強度が小さくなるという相関関係が見られるためである。また、J.McPhersonetal.,IEDM2002,p.633-636の図2に示されているように、酸化物層の絶縁破壊電界とバンドギャップとの間には、バンドギャップが大きいほど絶縁破壊電界強度が大きくなるという相関関係が見られるためである。上記の各材料の積層構造の抵抗変化領域106における抵抗変化現象は、いずれも抵抗が高い第2の遷移金属酸化物中に形成された微小なフィラメント中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられる。つまり、上部電極107に下部電極105を基準にして正の電圧を印加したとき、抵抗変化領域106中の酸素イオンが第2の遷移金属酸化物側に引き寄せられて第2の遷移金属酸化物中に形成された微小なフィラメント中で酸化反応が発生して微小なフィラメントの抵抗が増大すると考えられる。逆に、上部電極107に下部電極105を基準にして負の電圧を印加したとき、第2の遷移金属酸化物中の酸素イオンが第1の遷移金属酸化物側に押しやられて第2の遷移金属酸化物中に形成された微小なフィラメント中で還元反応が発生して微小なフィラメントの抵抗が減少すると考えられる。酸素不足度がより小さい第2の遷移金属酸化物に接続されている下部電極105は、例えば、白金Pt、イリジウムIr等、第2の遷移金属酸化物及び上部電極107を構成する材料と比べて標準電極電位がより高い材料で構成する。このような構成とすることにより、下部電極105と第2の遷移金属酸化物の界面近傍の第2の遷移金属酸化物中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。図1Aa及び図1Abに示される上部電極107と下部電極105の構造から分かるように、第2の抵抗変化領域106aの底面の一部は、下部電極105の表面の一部下部電極105の平坦な上面の一部と下部電極105の側面の一部と接し、第2の抵抗変化領域106aの底面の他部は、第1の層間絶縁層102の上面と接している。そして、第1の抵抗変化領域106bの上面は上部電極107に接している。以上の構成によれば、抵抗変化領域106第2の抵抗変化領域106aの底面の一部と下部電極105の表面の一部とが接する面の寸法図1Abの平坦な電極上面S2の面積と図1Aaの電極側面S3の面積の合計は、抵抗変化領域106第1の抵抗変化領域106bの上面と上部電極107とが接する面の寸法図1Abの電極底面S1の面積に比べて小さくなる。その結果、第1の抵抗変化領域106bから第2の抵抗変化領域106aへ流れる電流の密度が増加し、第2の抵抗変化領域106aの導電パスが容易に形成され、抵抗変化素子15の初期化電圧が減少し、抵抗変化素子15の低電圧での初期化が可能となる。さらに、第2の抵抗変化領域106aの導電パスは、第2の抵抗変化領域106aの底面の一部と下部電極105の表面の一部とが接する面内に形成されるため、導電パスの形成箇所が絞られ、結果として導電パスの形成箇所に起因する初期化電圧や抵抗変化特性のばらつきが低減できる。よって、初期化電圧の低減と、初期化電圧及び抵抗変化特性のばらつき抑制とが両立でき、メモリの大容量化が実現できる。なお、上述した説明では、図1Aaの如く、抵抗変化領域106は第1の抵抗変化領域106bが第2の抵抗変化領域106aの上方に配置される構成にて説明したが、これに限ることなく、図1Bに示すように、第1の抵抗変化領域106bの底面の一部が下部電極105の表面の一部と接し、第2の抵抗変化領域106aの上面が上部電極107と接するように構成してもかまわない。この構成によれば、抵抗変化領域106を流れる電流は、下部電極105から上部電極107へ至る経路に依存して変化する。その結果、下部電極105と上部電極107との距離が最も短い経路に位置する第2の抵抗変化領域106aの電流密度が増加し、第2の抵抗変化領域106aの導電パスを絞られた箇所に形成できる。図2は、一般的な遷移金属酸化物を用いた抵抗変化型の不揮発性記憶素子における、抵抗変化素子の底面の寸法2乗すると抵抗変化領域の底面と下部電極との接する面の面積に対応と初期化電圧との関係を示す図である。本図から、抵抗変化領域の底面の寸法が縮小し、抵抗変化素子を流れる電流の密度が増加することにより初期化電圧が減少することは明らかである。従って、本実施の形態で示したように抵抗変化領域の底面の一部と下部電極の表面との接する面の面積を縮小することにより、低電圧での初期化が可能な不揮発性記憶素子が実現できる。[製造方法]図3aから図3jは本実施の形態に係る不揮発性記憶素子10の要部の製造方法を示す断面図である。これらを用いて、本実施の形態に係る不揮発性記憶素子10の要部の製造方法について説明する。まず、図3aに、第1の配線101を形成する工程の断面図を示す。この工程において、トランジスタや下層配線等が形成されている基板100上に、アルミ等で構成される400nm以上600nm以下の膜厚の導電層を形成し、これをパターンニングすることで第1の配線101を形成する。次に、図3bに、第1の層間絶縁層102を基板100上に形成する工程の断面図を示す。この工程において、第1の配線101を被覆して基板100上に絶縁層を形成した後にこの絶縁層の表面を平坦化することで500nm以上1000nm以下の膜厚の第1の層間絶縁層102を形成する。第1の層間絶縁層102の構成材料としては、プラズマTEOSTetraethoxysilane酸化物や、配線間の寄生容量の低減のためにフッ素含有酸化物例えば、FSGFluorinatedSilicateGlassやlow-k材料を用いてもよい。次に、図3cに、第1のコンタクトホール103を形成する工程の断面図を示す。この工程において、所望のマスクを用いて第1の層間絶縁層102をパターンニングして、第1の層間絶縁層102を貫通して第1の配線101に至る一辺第1のコンタクトホール103の開口幅が50nm以上300nm以下の第1のコンタクトホール103を形成する。ここで、第1の配線101の幅が第1のコンタクトホール103の開口幅より小さい場合には、マスク合わせずれの影響により第1の配線101と第1のコンタクトプラグ104との接触する面積が変わり、例えばセル電流が変動する。これを防止する観点から、図3cでは、第1の配線101の上面の外形はその幅が第1のコンタクトホール103の開口幅より大きくなるようにしている。次に、図3dに、導電層104’を形成する工程の断面図を示す。この工程において、まず下層に密着層及び拡散バリアとして機能する各々5nm以上30nm以下の膜厚のTi/TiN層をスパッタ法で成膜した後、上層にコンタクトプラグの主たる構成要素となる200nm以上400nm以下の膜厚のタングステンWをCVDChemicalVaporDepotion法で成膜する。これにより、第1のコンタクトホール103は後に第1のコンタクトプラグ104となる積層構造W/Ti/TiN構造の導電層104’で充填される。次に、図3eに、第1のコンタクトプラグ104を形成する工程の断面図を示す。この工程において、化学的機械研磨法CMPChemicalMechanicalPolishing法を用いてウエハ全面を平坦化研磨し、第1の層間絶縁層102上の不要な導電層104’を除去して、第1のコンタクトホール103の内部にのみ位置する第1のコンタクトプラグ104を形成する。次に、図3fに、第1の層間絶縁層102の上面と接するように第1の層間絶縁層102の上に導電層105’を形成する工程の断面図を示す。この工程において、第1のコンタクトプラグ104を被覆して、第1の層間絶縁層102上に、後に下部電極105となる貴金属Pt、Ir、Pa等等で構成される導電層105’を形成する。次に、図3gに、第1の層間絶縁層102の上面と接するように第1の層間絶縁層102の上に下部電極105を形成する工程の断面図を示す。この工程において、マスクを用いて導電層105’をパターンニングすることにより、下部電極105を形成する。次に、図3hに、下部電極105上に第1の遷移金属酸化物106b’、第2の遷移金属酸化物106a’及び導電層107’を形成する工程の断面図を示す。この工程において、第1の層間絶縁層102上と下部電極105上とに、後に第2の抵抗変化領域106aとなる第2の遷移金属酸化物106a’を形成する。第2の遷移金属酸化物106a’は、例えばTaOyであり、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる反応性スパッタ法reactivesputteringで形成される。その時、第1の遷移金属酸化物106b’と積層して抵抗変化を起こすのに有効な第2の遷移金属酸化物106a’の酸素含有率は、68atm以上第2の遷移金属酸化物106a’が例えばTaOyの時のyの値は、2.1以上、抵抗率は1E7mΩcm以上、膜厚は3nm以上10nm以下である。続いて、第2の遷移金属酸化物106a’上に、後に第1の抵抗変化領域106bとなる第1の遷移金属酸化物106b’を形成する。第2の遷移金属酸化物106a’と同様に、第1の遷移金属酸化物106b’は、例えばTaOxであり、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする、いわゆる反応性スパッタ法で形成される。その時、第1の遷移金属酸化物106b’は、第2の遷移金属酸化物106a’と積層されて抵抗変化を起こすのに有効な酸素含有率は、55atm以上65atm以下第1の遷移金属酸化物106b’が例えばTaOxの時xの値は、1.22以上1.86以下、抵抗率は1mΩcm以上50mΩcm以下、膜厚は20nm以上100nm以下である。続いて、上部電極107となるタンタル窒化物等で構成される20nm以上100nm以下の膜厚の導電層107’をスパッタ法で第1の遷移金属酸化物106b’上に形成する。次に、図3iに、抵抗変化素子15を形成する工程、つまり下部電極105上に、第1の抵抗変化領域106bと第2の抵抗変化領域106aとを積層して構成される抵抗変化領域106と、抵抗変化領域106上の上部電極107とを形成する工程の断面図を示す。この工程において、マスクを用いて、第2の遷移金属酸化物106a’、第1の遷移金属酸化物106b’及び導電層107’をパターンニングする。このとき、下部電極105の上面の中心と抵抗変化領域106の上面及び底面並びに上部電極107の上面及び底面の中心とがずれて配置される様にパターンニングを実施する。さらに、第2の抵抗変化領域106aの底面と接する下部電極105の上面の一部と上部電極107の下面とで第2の抵抗変化領域106a及び第1の抵抗変化領域106bを挟持した構造が形成されるようにパターンニングを実施する。ここで、抵抗変化領域106の底面は下部電極105の表面及び第1の層間絶縁層102の表面と接しており、抵抗変化領域106と下部電極105との接する面の面積は抵抗変化領域106と上部電極107との接する面の面積より小さい。最後に、図3jに、第2の層間絶縁層108、第2のコンタクトホール109、第2のコンタクトプラグ110及び第2の配線111を形成する工程の断面図を示す。この工程では、抵抗変化領域106及び上部電極107を被覆して、500nm以上1000nm以下の膜厚の絶縁層を形成した後、図3b及び図3cと同様の製造方法で、第2の層間絶縁層108、第2のコンタクトホール109及び第2のコンタクトプラグ110を形成する。その後、第2のコンタクトプラグ110を被覆して、第2の配線111を形成して、不揮発性記憶素子10が完成する。以上の製造方法とすることにより、第2の抵抗変化領域106aの底面の一部と下部電極105の表面の一部とが接する面の寸法図1bの平坦な電極上面S2の面積と図1aの電極側面S3の面積との合計は、図3iで示した抵抗変化素子15のパターンニングで下部電極105の上面の中心と抵抗変化領域106の底面の中心とのずれ量を制御することにより容易に制御できる。つまり、抵抗変化領域106第2の抵抗変化領域106aの底面の一部と下部電極105の表面の一部とが接する面の寸法は、抵抗変化領域106第1の抵抗変化領域106bの上面と上部電極107の底面とが接する面の寸法図1bの電極底面S1の面積に比べて容易に小さくすることができる。その結果、第1の抵抗変化領域106bから第2の抵抗変化領域106aへ流れる電流の密度が増加し、第2の抵抗変化領域106aの導電パスが容易に形成され、抵抗変化素子15の初期化電圧が減少し、抵抗変化素子15の低電圧での初期化が可能となる。さらに、第2の抵抗変化領域106aの導電パスの形成箇所は、第2の抵抗変化領域106aの底面の一部と下部電極105の表面の一部とが接する面内に絞られることから、導電パスの形成箇所を容易に制御でき、導電パスの形成箇所に起因する初期化電圧や抵抗変化特性のばらつきが低減できる。よって、初期化電圧の低減と、初期化電圧及び抵抗変化特性のばらつき抑制とが両立でき、大容量化が可能な不揮発性記憶素子を提供することができる。実施の形態2次に、本発明の実施の形態2に係る不揮発性記憶素子及びその製造方法について説明する。[構成]図4aは、本発明の実施の形態2に係る不揮発性記憶素子20の断面図である。図4bは、図4aにおける上部電極107と下部電極105との関係を表した上面図上部電極107及び下部電極105のみに着目した場合の上面図である。図4bにおいて、S1は抵抗変化素子25を平面視したときの上部電極107の上面を、S2は抵抗変化素子25を平面視したときの上部電極107の下面と下部電極105の上面との重なり面を表す。図4aに示すように、本実施の形態に係る不揮発性記憶素子20は、抵抗変化型の不揮発性記憶素子であり、基板100、第1の配線101、第1の層間絶縁層102、第1のコンタクトプラグ104、抵抗変化素子25、第2の層間絶縁層128、第3の層間絶縁層138、第2のコンタクトプラグ110及び第2の配線111を備える。なお、本実施の形態において、第2の層間絶縁層128、抵抗変化素子25、及び第3の層間絶縁層138以外の構成要素基板100、第1の配線101、第1の層間絶縁層102、第1のコンタクトホール103、第1のコンタクトプラグ104、第2のコンタクトホール109、第2のコンタクトプラグ110、第2の配線111は、実施の形態1に係る不揮発性記憶素子10の構成要素と同じであるため、その説明を省略する。抵抗変化素子25は、第1のコンタクトプラグ104の上面を被覆し、かつ第1の層間絶縁層102の上面と接するように第1の層間絶縁層102上に形成された貴金属Pt、Ir、Pd等等で構成される5nm以上100nm以下の膜厚の下部電極105と、下部電極105で被覆されていない第1の層間絶縁層102上に形成された5nm以上100nm以下の膜厚の第2の層間絶縁層128と、下部電極105上と第2の層間絶縁層128上とに形成された20nm以上100nm以下の膜厚の抵抗変化領域106と、窒化タンタル等で構成される5nm以上100nm以下の膜厚の上部電極107とで構成される。第3の層間絶縁層138は、この抵抗変化素子25を被覆する、500nm以上1000nm以下の膜厚のシリコン酸化膜等で構成される層間絶縁層である。本実施の形態の抵抗変化領域106は、実施の形態1の抵抗変化領域106と同じであるため、説明を省略する。なお、本発明に係る不揮発性記憶素子20は、少なくとも抵抗変化素子25を備えるものであればよく、他の構成要素基板100、第1の配線101、第1のコンタクトホール103、第1のコンタクトプラグ104、第3の層間絶縁層138、第2のコンタクトホール109、第2のコンタクトプラグ110、第2の配線111は必須ではない。図4a及び図4bに示される上部電極107と下部電極105の構造から分かるように、抵抗変化領域106の底面と下部電極105の上面との間には、第2の層間絶縁層128が介在している。第2の抵抗変化領域106aの底面の一部は、下部電極105の上面の一部図4bの平坦な電極上面S2と接し、第2の抵抗変化領域106aの底面の他部は、第2の層間絶縁層128の上面と接する。第2の層間絶縁層128は、下部電極105と第1の層間絶縁層102とで構成される段差を埋めるように配置されており、第2の層間絶縁層128の上面と下部電極105の上面とは略同一平面上にある。第2の抵抗変化領域106aは、下部電極105の上面と第2の層間絶縁層128の上面とが連なって構成される平坦な面上に配置される。第1の抵抗変化領域106b及び上部電極107は、第2の抵抗変化領域106a上に配置され、抵抗変化素子25を形成する。以上の構成によれば、抵抗変化領域106第2の抵抗変化領域106aの底面の一部と下部電極105の上面の一部とが接する面の寸法図4bの平坦な電極上面S2の面積は、第1の抵抗変化領域106bの上面と上部電極107の底面とが接する面の寸法図4bの電極底面S1の面積に比べて小さく、第1の抵抗変化領域106bから第2の抵抗変化領域106aへ流れる電流の密度が増加する。従って、第2の抵抗変化領域106aの導電パスが容易に形成でき、抵抗変化素子25の初期化電圧が減少する。また、下部電極105と第1の層間絶縁層102との段差は、第2の層間絶縁層128を配置することでなくなる。従って、下部電極105の上面と第2の層間絶縁層128の上面とに形成される抵抗変化領域106の表面には段差がなく、パターンニングによるばらつきが低減される。またさらに、第2の抵抗変化領域106aの導電パスが形成される領域は、第2の抵抗変化領域106aの底面の一部と下部電極105の上面の一部とが接する面内に形成されるため、導電パスの形成箇所が絞られ、導電パスの形成箇所に起因する初期化電圧や抵抗変化特性のばらつきを低減できる。よって、初期化電圧の低減と初期化電圧及び抵抗変化特性のばらつき抑制とを両立でき、メモリの大容量化を実現できる。なお、本実施の形態2においても、上述した実施の形態1と同様に、抵抗変化領域106を構成する第1の抵抗変化領域106bと第2の抵抗変化領域106aとの積層の順序を逆にしてもよい。すなわち、第1の抵抗変化領域106bの底面の一部が下部電極105の表面の一部と接し、第2の抵抗変化領域106aの上面が上部電極107と接するように構成してもかまわない。この構成によっても、実施の形態1の変形例図1Bと同様の作用効果が得られる。[製造方法]図5aから図5dは本実施の形態に係る不揮発性記憶素子20の要部の製造方法を示す断面図である。これらを用いて、本実施の形態に係る不揮発性記憶素子20の要部の製造方法について説明する。なお、図5a以前の工程は、図3aから図3gの工程と同様であるので、その説明を省略する。まず、図5aに、第2の層間絶縁層128を形成する工程の断面図を示す。この工程において、下部電極105を被覆するように第1の層間絶縁層102上に絶縁層を形成した後に、この絶縁層の表面を平坦化することで下部電極105と同じ膜厚となる5nm以上100nm以下の膜厚の第2の層間絶縁層128を形成する。第2の層間絶縁層128の構成材料としては、プラズマTEOSTetraethoxysilane膜や、配線間の寄生容量の低減のためにフッ素含有酸化物例えば、FSGFluorinatedSilicateGlassやlow-k材料を用いてもよい。次に、図5bに、下部電極105上に第1の遷移金属酸化物106b’、第2の遷移金属酸化物106a’及び導電層107’を形成する工程の断面図を示す。この工程において、第2の層間絶縁層128上と下部電極105上とに、後に第2の抵抗変化領域106aとなる第2の遷移金属酸化物106a’を形成する。第2の遷移金属酸化物106a’は、例えばTaOyであり、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で形成される。その時、第1の遷移金属酸化物106b’と積層して抵抗変化を起こすのに有効な第2の遷移金属酸化物106a’の酸素含有率は、68atm以上第2の遷移金属酸化物106a’が例えばTaOyの時のyの値は、2.1以上、抵抗率は1E7mΩcm以上、膜厚は3nm以上10nm以下である。続いて、第2の遷移金属酸化物106a’上に、後に第1の抵抗変化領域106bとなる第1の遷移金属酸化物106b’を形成する。第2の遷移金属酸化物106a’と同様に、第1の遷移金属酸化物106b’は、例えばTaOxであり、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする、いわゆる反応性スパッタ法で形成される。その時、第1の遷移金属酸化物106b’は、第2の遷移金属酸化物106a’と積層されて抵抗変化を起こすのに有効な酸素含有率は、55atm以上65atm以下第1の遷移金属酸化物106b’が例えばTaOxの時のxの値は、1.22以上1.86以下、抵抗率は1mΩcm以上50mΩcm以下、膜厚は20nm以上100nm以下である。続いて、上部電極107となるタンタル窒化物等で構成される20nm以上100nm以下の膜厚の導電層107’をスパッタ法で第1の遷移金属酸化物106b’上に形成する。次に、図5cに、抵抗変化素子25を形成する工程、つまり下部電極105上に、第1の抵抗変化領域106bと第2の抵抗変化領域106aとを積層して構成される抵抗変化領域106と、抵抗変化領域106上の上部電極107とを形成する工程の断面図を示す。この工程において、マスクを用いて、第2の遷移金属酸化物106a’、第1の遷移金属酸化物106b’及び導電層107’をパターンニングする。このとき、抵抗変化領域106の上面及び底面並びに上部電極107の上面及び底面の中心が下部電極105の上面の中心からずれて配置されるようにパターンニングを実施する。さらに、第2の抵抗変化領域106a及び第1の抵抗変化領域106bを下部電極105の上面の一部と上部電極107の下面とで挟持した構造が形成されるようにパターンニングを実施する。ここで、抵抗変化領域106の底面は下部電極105の上面及び第2の層間絶縁層128の上面と接しており、抵抗変化領域106と下部電極105との接する面の面積は抵抗変化領域106と上部電極107との接する面の面積より小さい。最後に、図5dに、第2の層間絶縁層108、第2のコンタクトホール109、第2のコンタクトプラグ110及び第2の配線111を形成する工程の断面図を示す。この工程では、抵抗変化領域106及び上部電極107を被覆して、500nm以上1000nm以下の膜厚の絶縁層を形成した後、図3b及び図3cと同様の製造方法で、第2の層間絶縁層108、第2のコンタクトホール109及び第2のコンタクトプラグ110を形成する。その後、第2のコンタクトプラグ110を被覆して、第2の配線111を形成して、不揮発性記憶素子20が完成する。以上の製造方法とすることにより、本実施の形態2によれば、上述した実施の形態1と同様の効果が得られることに加えて、抵抗変化領域106と上部電極107が、下部電極105に対してずれた場合でも、不揮発性記憶素子と隣接する不揮発性記憶素子とのセパレーションを余分にとる必要がないため、本実施の形態の構造の不揮発性記憶素子を採用しても最小のピッチで不揮発性記憶素子を配置することができ、メモリの大容量化が可能な不揮発性記憶素子を実現できる。例えば、下部電極105の寸法サイズを0.5μm×0.5μm、抵抗変化領域106と上部電極107の寸法サイズを0.5μm×0.5μm、下部電極105と隣接する下部電極とのセパレーションを0.5μmとすると、抵抗変化領域106と上部電極107とが下部電極105に対して位置がずれて形成されたとしても、当該抵抗変化領域106と上部電極107は、当該下部電極105と隣接する下部電極との両方に接触することはまずない。実施の形態3次に、本発明の実施の形態3に係る不揮発性記憶素子及びその製造方法について説明する。[構成]図6aは、本発明の実施の形態3に係る不揮発性記憶素子30の断面図である。図6bは、図6aにおける上部電極107と下部電極105との関係を示した上面図上部電極107及び下部電極105のみに着目した場合の上面図である。図6bにおいて、S1は抵抗変化素子35を平面視したときの上部電極107の上面を、S2は抵抗変化素子35を平面視したときの上部電極107の下面と下部電極105の上面との重なり面を、S3は下部電極105の側面を表す。図6aに示すように、本実施の形態に係る不揮発性記憶素子30は、抵抗変化型の不揮発性記憶素子であり、基板100、第1の配線101、第1の層間絶縁層102、第1のコンタクトプラグ104、抵抗変化素子35、第2の層間絶縁層108、第2のコンタクトプラグ110及び第2の配線111を備える。なお、本実施の形態において、抵抗変化素子35以外の構成要素基板100、第1の配線101、第1の層間絶縁層102、第1のコンタクトホール103、第1のコンタクトプラグ104、第2の層間絶縁層108、第2のコンタクトホール109、第2のコンタクトプラグ110、第2の配線111は実施の形態1に係る不揮発性記憶素子10の構成要素と同じであるため、その説明を省略する。抵抗変化素子35は、第1のコンタクトプラグ104の上面を被覆し、かつ第1の層間絶縁層102の上面と接するように第1の層間絶縁層102上に形成された貴金属Pt、Ir、Pd等等で構成される5nm以上100nm以下の膜厚の下部電極105と、シリコン酸化物等で構成される5nm以上100nm以下の膜厚の素子分離層絶縁層125と、素子分離層125上と第1の層間絶縁層102上とに形成された20nm以上100nm以下の膜厚の抵抗変化領域106と、窒化タンタル等で構成される5nm以上100nm以下の膜厚の上部電極107とで構成される。本実施の形態の抵抗変化領域106は、実施の形態1の抵抗変化領域106と同じであるため、説明を省略する。抵抗変化領域106第1の抵抗変化領域106bの上面は上部電極107と接している。抵抗変化領域106第2の抵抗変化領域106aの底面の一部は、下部電極105上の素子分離層125の上面の一部図6bの平坦な分離層上面の一部S2と接し、抵抗変化領域106第2の抵抗変化領域106aの底部の他部は、下部電極105の側面図6bの電極側面S3及び第1の層間絶縁層102の上面と接している。抵抗変化領域106第2の抵抗変化領域106aの底面は、下部電極105と下部電極105の側面でのみ直接接し、下部電極105の上面とは直接接していない。また、第2の遷移金属酸化物の酸素不足度は、第1の遷移金属酸化物の酸素不足度よりも小さい。第1の遷移金属酸化物及び第2の遷移金属酸化物の構成材料は実施の形態1に係る第1の遷移金属酸化物及び第2の遷移金属酸化物の構成材料と同じである。図6a及び図6bに示される上部電極107と下部電極105の構造から分かるように、第2の抵抗変化領域106aの底面の一部は、下部電極105の側面の一部と接し、第2の抵抗変化領域106aの底面の他部は、下部電極105上の素子分離層125の上面の一部及び第1の層間絶縁層102の上面と接している。第1の抵抗変化領域106bの上面は上部電極の底面と接している。以上のように、本実施の形態3では、第2の抵抗変化領域106aの底面と下部電極105の上面との間に素子分離層絶縁層125を配置している。これにより、抵抗変化領域106第2の抵抗変化領域106aの底面の一部と下部電極105の側面の一部とが接する面の寸法図6bの電極側面S3の面積は、抵抗変化領域106第1の抵抗変化領域106bの上面と上部電極107とが接する面の寸法図6bの電極底面S1の面積に比べて小さくなる。その結果、第1の抵抗変化領域106bから第2の抵抗変化領域106aへ流れる電流の密度が増加し、第2の抵抗変化領域106aの導電パスが容易に形成され、抵抗変化素子35の初期化電圧を低減できる。さらに、第2の抵抗変化領域106aの底面の一部と下部電極105の側面の一部との接する面の面積は、下部電極105の膜厚で制御でき、露光技術の最小寸法の2乗より小さくできる。つまり、露光技術の微細化によらず、抵抗変化動作する領域を縮小できる。よって、安価で且つ低電圧動作が可能な不揮発性記憶素子を提供できる。またさらに、第2の抵抗変化領域106aの導電パスが形成される領域は、第2の抵抗変化領域106aの底面の一部と下部電極105の側面の一部とが接する面内で決定されるため、導電パスの形成箇所が絞られ、導電パスの形成箇所に起因する初期化電圧や抵抗変化特性のばらつきを低減できる。よって、初期化電圧の低減と初期化電圧及び抵抗変化特性のばらつき抑制とを両立でき、メモリの大容量化を実現できる。なお、本実施の形態3においても、上述した実施の形態1と同様に、抵抗変化領域106を構成する第1の抵抗変化領域106bと第2の抵抗変化領域106aとの積層の順序を逆にしてもよい。すなわち、第1の抵抗変化領域106bの底面の一部が素子分離層125を介して下部電極105の表面の一部と接し、第2の抵抗変化領域106aの上面が上部電極107と接するように構成してもかまわない。この構成によっても、実施の形態1の変形例図1Bと同様の作用効果が得られる。[製造方法]図7aから図7fは本実施の形態に係る不揮発性記憶素子30の要部の製造方法を示す断面図である。これらを用いて、本実施の形態に係る不揮発性記憶素子30の要部の製造方法について説明する。なお、図7a以前の工程は、図3aから図3fの工程と同様であるので、その説明を省略する。まず、図7aに、導電層105’と絶縁層125’とを形成する工程の断面図を示す。この工程において、第1のコンタクトプラグ104を被覆するように、第1の層間絶縁層102上に、後に下部電極105となる貴金属Pt、Ir、Pa等等で構成される導電層105’と後に素子分離層125となるシリコン酸化膜等で構成される絶縁層125’とを形成する。次に、図7bに、下部電極105と素子分離層125とを形成する工程の断面図を示す。この工程において、マスクを用いて、導電層105’と絶縁層125’とをパターンニングすることにより、下部電極105及び素子分離層125を形成する。次に、図7cに、下部電極105上に第1の遷移金属酸化物106b’、第2の遷移金属酸化物106a’及び導電層107’を形成する工程の断面図を示す。この工程において、第1の層間絶縁層102、下部電極105及び素子分離層125上に、後に第2の抵抗変化領域106aとなる第2の遷移金属酸化物106a’を形成する。第2の遷移金属酸化物106a’は、例えばTaOyであり、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で形成される。その時、第1の遷移金属酸化物106b’と積層して抵抗変化を起こすのに有効な第2の遷移金属酸化物106a’の酸素含有率は、68atm以上第2の遷移金属酸化物106a’が例えばTaOyの時のyの値は、2.1以上、抵抗率は1E7mΩcm以上、膜厚は3nm以上10nm以下である。続いて、第2の遷移金属酸化物106a’上に、後に第1の抵抗変化領域106bとなる第1の遷移金属酸化物106b’を形成する。第2の遷移金属酸化物106a’と同様に、第1の遷移金属酸化物106b’は、例えばTaOxであり、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする、いわゆる反応性スパッタ法で形成される。その時、第1の遷移金属酸化物106b’は、第2の遷移金属酸化物106a’と積層されて抵抗変化を起こすのに有効な酸素含有率は、55atm以上65atm以下第1の遷移金属酸化物106b’が例えばTaOxの時のxの値は、1.22以上1.86以下、抵抗率は1mΩcm以上50mΩcm以下、膜厚は20nm以上100nm以下である。続いて、上部電極107となるタンタル窒化物等で構成される20nm以上100nm以下の膜厚の導電層107’をスパッタ法で第1の遷移金属酸化物106b’上に形成する。次に、図7dに、抵抗変化素子35を形成する工程、つまり下部電極105上に、第1の抵抗変化領域106bと第2の抵抗変化領域106aとを積層して構成される抵抗変化領域106と、抵抗変化領域106上の上部電極107と、を形成する工程の断面図を示す。この工程において、マスクを用いて、第2の遷移金属酸化物106a’、第1の遷移金属酸化物106b’及び導電層107’をパターンニングする。このとき、抵抗変化領域106の上面及び底面並びに上部電極107の上面及び底面の中心が下部電極105の上面の中心からずれて配置される様にパターンニングを実施する。これにより、第2の抵抗変化領域106aの底面の一部は下部電極105の側面の一部と接し、第2の抵抗変化領域106aの底面の他部は素子分離層125の上面の一部及び第1の層間絶縁層102の上面と接する構造が形成される。また、第2の抵抗変化領域106a及び第1の抵抗変化領域106bを下部電極105の上面の一部と上部電極107の下面とで挟持した構造が形成される。最後に、図7fに、第2の層間絶縁層108、第2のコンタクトホール109、第2のコンタクトプラグ110及び第2の配線111を形成する工程の断面図を示す。この工程では、抵抗変化領域106及び上部電極107を被覆して、500nm以上1000nm以下の膜厚の絶縁層を形成した後、図3b及び図3cと同様の製造方法で、第2の層間絶縁層108、第2のコンタクトホール109及び第2のコンタクトプラグ110を形成する。その後、第2のコンタクトプラグ110を被覆して、第2の配線111を形成して、不揮発性記憶素子30が完成する。以上の製造方法とすることにより、本実施の形態3によれば、第2の抵抗変化領域106aの底面の一部と下部電極105の側面の一部とが接する面に第2の抵抗変化領域106aの導電パスが形成され、その面の寸法図6bの電極側面S3の面積は、下部電極の膜厚で制御できる。つまり、抵抗変化領域106第2の抵抗変化領域106aの底面の一部と下部電極105の側面の一部とが接する面の寸法は、抵抗変化領域106第1の抵抗変化領域106bの上面と上部電極107の底面とが接する面の寸法図6bの電極底面S1の面積に比べて容易に小さくすることができる。その結果、実施の形態1と同様に、抵抗変化素子35の低電圧での初期化が可能となる。さらに、第2の抵抗変化領域106aの導電パスの形成箇所は、第2の抵抗変化領域106aの底面の一部と下部電極105の側面の一部とが接する面内に絞られることから、導電パスの形成箇所を容易に制御でき、導電パスの形成箇所に起因する初期化電圧や抵抗変化特性のばらつきが低減できる。よって、初期化電圧の低減と、初期化電圧及び抵抗変化特性のばらつき抑制とが両立でき、メモリの大容量化が可能な不揮発性記憶素子を提供することができる。実施の形態4次に、本発明の実施の形態4に係る不揮発性記憶素子及びその製造方法について説明する。[構成]図8aは、本発明の実施の形態4に係る不揮発性記憶素子40の断面図である。図8bは、図8aの上部電極107と下部電極105との関係を表した上面図上部電極107及び下部電極105のみに着目した場合の上面図である。図8bにおいて、S1は抵抗変化素子40を平面視したときの上部電極107の上面を、S2は抵抗変化素子40を平面視したときの上部電極107の下面と下部電極105の上面の重なり面を、S3は下部電極105の側面を表す。図8aに示すように、本実施の形態に係る不揮発性記憶素子40は、抵抗変化型の不揮発性記憶素子であり、基板100、第1の配線101、第1の層間絶縁層102、第1のコンタクトプラグ104、抵抗変化素子45、第2の層間絶縁層108、第2のコンタクトプラグ110及び第2の配線111を備える。なお、本実施の形態において、抵抗変化素子45以外の構成要素基板100、第1の配線101、第1の層間絶縁層102、第1のコンタクトホール103、第1のコンタクトプラグ104、第2の層間絶縁層108、第2のコンタクトホール109、第2のコンタクトプラグ110、第2の配線111は実施の形態1に係る不揮発性記憶素子10の構成要素と同じであるため、その説明を省略する。抵抗変化素子45は、第1のコンタクトプラグ104の上面を被覆して、かつ第1の層間絶縁層102の上面と接するように第1の層間絶縁層102上に形成された貴金属Pt、Ir、Pd等等で構成される5nm以上100nm以下の膜厚の下部電極105と、下部電極105上と第1の層間絶縁層102上とに形成された20nm以上100nm以下の膜厚の抵抗変化領域106と、窒化タンタル等で構成される5nm以上100nm以下の膜厚の上部電極107とで構成される。本実施の形態の抵抗変化領域106は、実施の形態1の抵抗変化領域106と同じであるため、説明を省略する。抵抗変化領域106第1の抵抗変化領域106bの上面は上部電極107と接している。抵抗変化領域106第2の抵抗変化領域106aの底面の一部は、屈曲部1052を被覆するように、下部電極105の上面の一部及び側面の一部と接し、抵抗変化領域106第2の抵抗変化領域106aの底面の他部は、第1の層間絶縁層102の上面と接している。なお、屈曲部1052は、下部電極105の上面及び側面をつなぐ角を含む下部電極105の一部分コーナー部分であり、その外形形状は鋭角なものであることが好ましいが、多少R形状を有してもよい。屈曲部1052の外形形状の角度は、180°より小さく、90°以下、例えば90°であることが好ましい。また、第2の遷移金属酸化物106aの酸素不足度は、第1の遷移金属酸化物106bの酸素不足度よりも小さい。第1の遷移金属酸化物及び第2の遷移金属酸化物の構成材料は実施の形態1に係る第1の遷移金属酸化物及び第2の遷移金属酸化物の構成材料と同じである。以上の構成によれば、第2の抵抗変化領域106aの底面の一部は、下部電極105の屈曲部1052を被覆している。つまり、第2の抵抗変化領域106aは、下部電極105の電極上面の一部S2及び電極側面S3並びに屈曲部1052の一部を同時に被覆している。よって、下部電極105の屈曲部1052には、その形状から電界が集中し、第1の抵抗変化領域106bから第2の抵抗変化領域106aへ流れる電流の密度が増加する。その結果、第2の抵抗変化領域106aの導電パスが容易に形成でき、抵抗変化素子45の初期化電圧が減少する。また、抵抗変化領域106の導電パスは、電界が集中する下部電極105の屈曲部1052を起点に形成され、導電パスの形成箇所が特定され、導電パスの形成場所に起因する初期化電圧や抵抗変化特性のばらつきを大幅に低減することが可能となる。よって、初期化電圧の低減と、初期化電圧及び抵抗変化特性のばらつき抑制とが両立でき、メモリの大容量化が実現できる。なお、本実施の形態4においても、上述した実施の形態1と同様に、抵抗変化層106を構成する第1の抵抗変化領域106bと第2の抵抗変化領域106aとの積層の順序を逆にしてもよい。すなわち、第1の抵抗変化領域106bの底面の一部は、下部電極105の表面の一部と接し、第2の抵抗変化領域106aの上面は上部電極107と接してもかまわない。下部電極105の屈曲部1052は、第1の抵抗変化領域106bに被覆されても屈曲部1052を起点とした電界集中が生じることから、第2の抵抗変化領域106aに形成される導電パスの箇所を特定でき、導電パスの形成場所に起因する初期化電圧や抵抗変化特性のばらつきを低減できる。また、抵抗変化領域106第2の抵抗変化領域106aの底面の一部と下部電極105の表面の一部とが接する面の寸法図8bの平坦な電極上面S2の面積と図8aの電極側面S3の面積の合計は、抵抗変化領域106第1の抵抗変化領域106bの上面と上部電極107とが接する面の寸法図8bの電極底面S1の面積に比べて小さくなる。その結果、第1の抵抗変化領域106bから第2の抵抗変化領域106aへ流れる電流の密度が増加し、第2の抵抗変化領域106aの導電パスが容易に形成され、抵抗変化素子45の初期化電圧が減少し、抵抗変化素子45の低電圧での初期化が可能となる。なお、抵抗変化素子45において、抵抗変化領域106の底面と下部電極105の表面上面および側面との接する面の面積は、抵抗変化領域106の上面と上部電極107との接する面の面積より小さいとした。しかし、抵抗変化領域106の底面が下部電極105の屈曲部1052を被覆していれば、初期化電圧の低減と初期化電圧のばらつき抑制とが両立できるため、抵抗変化領域106の底面と下部電極105の表面との接する面の面積は、抵抗変化領域106の上面と上部電極107との接する面の面積以上であってもよい。この場合には、例えば下部電極105の膜厚を厚くすることができる。[製造方法]図9aから図9dは本実施の形態に係る不揮発性記憶素子40の要部の製造方法を示す断面図である。これらを用いて、本実施の形態に係る不揮発性記憶素子40の要部の製造方法について説明する。なお、図9a以前の工程は、図3aから図3fと同様であるので、その説明を省略する。まず、図9aに、下部電極105を形成する工程の断面図を示す。この工程において、マスクを用いて導電層をパターンニングすることにより下部電極105を形成する。このとき、下部電極105の表面には屈曲部1052が同時に形成される。次に、図9bに、下部電極105上に第1の遷移金属酸化物106b’、第2の遷移金属酸化物106a’及び導電層107’を形成する工程の断面図を示す。この工程において、第1の層間絶縁層102及び下部電極105上に、後に第2の抵抗変化領域106aとなる第2の遷移金属酸化物106a’を形成する。第2の遷移金属酸化物106a’は、例えばTaOyであり、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で形成される。その時、第1の遷移金属酸化物106b’と積層して抵抗変化を起こすのに有効な第2の遷移金属酸化物106a’の酸素含有率は、68atm以上第2の遷移金属酸化物106a’が例えばTaOyの時のyの値は、2.1以上、抵抗率は1E7mΩcm以上、膜厚は3nm以上10nm以下である。続いて、第2の遷移金属酸化物106a’上に、後に第1の抵抗変化領域106bとなる第1の遷移金属酸化物106b’を形成する。第2の遷移金属酸化物106a’と同様に、第1の遷移金属酸化物106b’は、例えばTaOxであり、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする、いわゆる反応性スパッタ法で形成される。その時、第1の遷移金属酸化物106b’は、第2の遷移金属酸化物106a’と積層されて抵抗変化を起こすのに有効な酸素含有率は、55atm以上65atm以下第1の遷移金属酸化物106b’が例えばTaOxの時のxの値は、1.22以上1.86以下、抵抗率は1mΩcm以上50mΩcm以下、膜厚は20nm以上100nm以下である。続いて、上部電極107となるタンタル窒化物等で構成される20nm以上100nm以下の膜厚の導電層107’をスパッタ法で第1の遷移金属酸化物106b’上に形成する。次に、図9cに示すように、抵抗変化素子45を形成する工程、つまり下部電極105上に、第1の抵抗変化領域106bと第2の抵抗変化領域106aとを積層して構成される抵抗変化領域106と、抵抗変化領域106上の上部電極107とを形成する工程の断面図を示す。この工程において、マスクを用いて、第2の遷移金属酸化物106a’、第1の遷移金属酸化物106b’及び導電層107’をパターンニングする。このとき、抵抗変化領域106の上面及び底面並びに上部電極107の上面及び底面の中心が下部電極105の上面の中心からずれて配置される様にパターンニングを行う。これにより、第2の抵抗変化領域106aの底面の一部が、屈曲部1052を被覆するように、下部電極105の連続する上面及び側面の一部と接し、第2の抵抗変化領域106aの底面の他部が第1の層間絶縁層102の上面と接する構造が形成される。また、第2の抵抗変化領域106a及び第1の抵抗変化領域106bを下部電極105の上面の一部と上部電極107の下面で挟持した構造が形成される。最後に、図9dに、第2の層間絶縁層108、第2のコンタクトホール109、第2のコンタクトプラグ110及び第2の配線111を形成する工程の断面図を示す。この工程では、抵抗変化領域106及び上部電極107を被覆して、500nm以上1000nm以下の膜厚の絶縁層を形成した後、図3b及び図3cと同様の製造方法で、第2の層間絶縁層108、第2のコンタクトホール109及び第2のコンタクトプラグ110を形成する。その後、第2のコンタクトプラグ110を被覆して、第2の配線111を形成して、不揮発性記憶素子40が完成する。以上の製造方法とすることにより、本実施の形態4によれば、第2の抵抗変化領域106aの底面の一部は、下部電極105の屈曲部1052を被覆することにより、下部電極105の屈曲部1052に電界が集中し、これにより、実施の形態1乃至3と同様、抵抗変化素子45の初期化電圧が低減できる。さらに、第2の抵抗変化領域106aの導電パスは、下部電極105の屈曲部1052を起点に形成されることから、導電パスの形成箇所が特定され、導電パスの形成箇所を起因とする初期化電圧や抵抗変化特性のばらつきが低減できる。よって、初期化電圧の低減と、初期化電圧及び抵抗変化特性のばらつき抑制とが両立でき、メモリの大容量化が可能な不揮発性記憶素子を提供することができる。また、第2の抵抗変化領域106aの底面の一部と下部電極105の表面の一部とが接する面の寸法図8bの平坦な電極上面S2の面積と図8aの電極側面S3の面積との合計は、図9cで示した抵抗変化素子45のパターンニングで下部電極105の上面の中心と抵抗変化領域106の底面の中心とのずれ量を制御することにより容易に制御できる。つまり、抵抗変化領域106第2の抵抗変化領域106aの底面の一部と下部電極105の表面の一部とが接する面の寸法は、抵抗変化領域106第1の抵抗変化領域106bの上面と上部電極107の底面とが接する面の寸法図8bの電極底面S1の面積に比べて容易に小さくすることができる。実施の形態5次に、本発明の実施の形態5に係る不揮発性記憶素子及びその製造方法について説明する。[構成]図10aは、本発明の実施の形態5に係る不揮発性記憶素子50の断面図である。なお、図10aは、1個の下部電極を共有する2個の抵抗変化領域と2個の上部電極とを有した不揮発性記憶素子を示している。図10bは、図10aにおける2個の上部電極107a及び107bと下部電極105との関係を示した上面図素子分離層135、上部電極107a及び107b並びに下部電極105のみに着目した場合の上面図である。図10bにおいて、S1a及びS1bは抵抗変化素子50を平面視したときの上部電極107b及び107aの上面を表す。S2a及びS2bは抵抗変化素子50を平面視したときの上部電極107bまたは107aの下面と下部電極105の上面とのそれぞれの重なり面を表す。S10は抵抗変化素子50を平面視したときの下部電極105の上面を表す。図11は、図10に記載の不揮発性記憶素子50をアレイ状3個×3個の配列に配置した場合における隣接する複数の不揮発性記憶素子50の関係を示した上面図素子分離層135、上部電極107a及び107b並びに下部電極105のみに着目した場合の上面図である。図12Aaは、本実施の形態に係る不揮発性記憶素子50の断面図図11のA-A’線において矢印の方向に見た断面図である。図12Abは、図12Aaにおける上部電極107a及び107bと下部電極105との関係を表した上面図素子分離層135、上部電極107a及び107b並びに下部電極105のみに着目した場合の上面図である。図12Bは、本実施の形態に係る不揮発性記憶素子50の断面図図11のB-B’線において矢印の方向に見た断面図である。図12Cは、本実施の形態に係る不揮発性記憶素子50の断面図図11のC-C’線において矢印の方向に見た断面図である。図10aに示すように、本実施の形態に係る不揮発性記憶素子50は、抵抗変化型の不揮発性記憶素子であり、基板100、第1の配線101、第1の層間絶縁層102、第1のコンタクトプラグ104、抵抗変化素子55a及び55b、第2の層間絶縁層108、第2のコンタクトプラグ110a及び110b、並びに第2の配線111a及び111bを備える。なお、本実施の形態において、不揮発性記憶素子50を用いて実際のメモリセルを構成する場合、第1の配線101及び第2の配線111a又は111bのいずれか一方はスイッチ素子ダイオードまたはトランジスタと接続されて、非選択時にはスイッチ素子がオフ状態となるよう設定される。また、スイッチ素子との接続においては、第1のコンタクトプラグ104並びに第2のコンタクトプラグ110a及び110bや第1の配線101並びに第2の配線111a及び111b等を介さず直接に不揮発性記憶素子50の下部電極105並びに上部電極107a及び107bと接続するような構成も可能である。基板100は、シリコンSi等で構成される半導体基板である。第1の配線101は、基板100上に形成された配線である。第1の層間絶縁層102は、第1の配線101を覆うように基板100上に形成され、例えば500nm以上1000nm以下の膜厚のシリコン酸化膜等で構成される層間絶縁層である。第1のコンタクトホール103は、この第1の層間絶縁層102を貫通して第1の配線101と電気的に接続するための、つまり第1のコンタクトプラグ104のための50nmφ以上300nmφ以下のコンタクトホールである。第1のコンタクトプラグ104は、第1のコンタクトホール103の内部にタングステンを主成分として埋め込まれた導体であり、第1の配線101の上面と接する。そして、抵抗変化素子55a及び55bは、第1のコンタクトホール103の開口で露出する第1のコンタクトプラグ104の上面を被覆し、かつ第1の層間絶縁層102と接するように第1の層間絶縁層102上に形成された貴金属Pt、Ir、Pd等等で構成される5nm以上100nm以下の膜厚の下部電極105と、下部電極105の側面を覆うように形成された5nm以上100nm以下の膜厚のシリコン酸化膜等で構成される素子分離層絶縁層135と、20nm以上100nm以下の膜厚の抵抗変化領域126a及び126bと、窒化タンタル等で構成される5nm以上100nm以下の膜厚の上部電極107a及び107bとで構成される。第2の層間絶縁層108は、この抵抗変化素子55a及び55bを被覆する、500nm以上1000nm以下の膜厚のシリコン酸化膜等で構成される層間絶縁層である。第2のコンタクトホール109a及び109bは、この第2の層間絶縁層108を貫通して、上部電極107a及び107bと電気的に接続するための、つまり、第2のコンタクトプラグ110a及び110bのための50nmφ以上300nmφ以下のコンタクトホールである。第2のコンタクトプラグ110aは、第2のコンタクトホール109aの内部にタングステンを主成分として埋め込まれた導体であり、第2の配線111aの下面及び上部電極107aの上面と接する。第2のコンタクトプラグ110bは、第2のコンタクトホール109bの内部にタングステンを主成分として埋め込まれた導体であり、第2の配線111bの下面及び上部電極107bの上面と接する。第2の配線111a及び111bは、第2のコンタクトホール109a及び109bの開口で露出する第2のコンタクトプラグ110a及び110bの上面を被覆するように、第2の層間絶縁層108上に形成された配線である。第2の配線111aは第2のコンタクトプラグ110aと接続され、第2の配線111bは第2のコンタクトプラグ110bと接続される。なお、本実施の形態に係る不揮発性記憶素子50は、少なくとも抵抗変化素子55a及び55bを備えるものであればよく、他の構成要素基板100、第1の配線101、第1のコンタクトホール103、第1のコンタクトプラグ104、第2の層間絶縁層108、第2のコンタクトホール109a及び109b、第2のコンタクトプラグ110a及び110b、第2の配線111a及び111bは必須ではない。また、下部電極105は、Irまたは膜厚10nm以下のPtで構成されることが好ましい。この場合、下部電極105の表面に突起が発生して抵抗変化領域106の膜厚が部分的に薄くなることを抑え、抵抗変化素子55a及び55bの初期化電圧のばらつきを低減できる。ここで、抵抗変化領域126a、125bは、実施の形態1の抵抗変化領域106と同様であるため、説明を省略する。抵抗変化領域126a第1の抵抗変化領域106bの上面は上部電極107aと接している。抵抗変化領域126a第2の抵抗変化領域106aの底面の一部は下部電極105の上面図10bの平坦な電極上面S10の一部図10bの平坦な電極上面S2bと接し、抵抗変化領域126a第2の抵抗変化領域106aの底面の他部は第1の層間絶縁層102の上面と接している。同様に、抵抗変化領域126b第1の抵抗変化領域106dの上面は上部電極107aと接している。抵抗変化領域126b第2の抵抗変化領域106cの底面の一部は下部電極105の上面図10bの平坦な電極上面S10の一部図10bの平坦な電極上面S2aと接し、抵抗変化領域126b第2の抵抗変化領域106cの底面の他部は第1の層間絶縁層102の上面と接している。ここで、第1の抵抗変化領域106bの第1の遷移金属酸化物と第1の抵抗変化領域106dの第1の遷移金属酸化物の酸素不足度は等しく、第2の抵抗変化領域106aの第2の遷移金属酸化物と第2の抵抗変化領域106cの第2の遷移金属酸化物の酸素不足度は等しい。また、第2の抵抗変化領域106a及び106cの第2の遷移金属酸化物の酸素不足度は、第1の抵抗変化領域106b及び106dの第1の遷移金属酸化物の酸素不足度よりもそれぞれ小さい。第1の遷移金属酸化物及び第2の遷移金属酸化物の構成材料は実施の形態1に係る第1の遷移金属酸化物及び第2の遷移金属酸化物の構成材料と同じである。図10a及び図10bに示される上部電極107a及び107bと下部電極105の構造から分かるように、第2の抵抗変化領域106a及び106cの底面の一部は、各々下部電極105の平坦な上面の一部と接し、第2の抵抗変化領域106a及び106cの底面の他部は、各々下部電極105の側面を覆う素子分離層135の表面の一部と、第1の層間絶縁層102の上面と接している。第1の抵抗変化領域106b及び106cの上面は上部電極107a及び107bの底面と各々接している。以上の構成によれば、抵抗変化領域126a第2の抵抗変化領域106aの底面の一部と下部電極105の上面の一部とが接する面の寸法図10bの平坦な電極上面S2bの面積は、抵抗変化領域126a第1の抵抗変化領域106bの上面と上部電極107aとが接する面の寸法図10bの電極底面S1bの面積に比べて小さくできる。同様に、抵抗変化領域126b第2の抵抗変化領域106cの底面の一部と下部電極105の上面の一部とが接する面の寸法図10bの平坦な電極上面S2aの面積は、第1の抵抗変化領域106bの上面と上部電極107bとが接する面の寸法図10bの電極底面S1aの面積に比べて小さくできる。従って、第1の抵抗変化領域106b及び106dから第2の抵抗変化領域106a及び106cへ流れる電流の密度が増加し、第2の抵抗変化領域106a及び106cの導電パスが容易に形成され、抵抗変化素子55a及び55bの初期化電圧が減少し、低電圧動作が可能な大容量メモリを提供できる。さらに、抵抗変化領域126a第2の抵抗変化領域106aの底面の一部と下部電極105の上面の一部とが接する面の寸法図10bの平坦な電極上面S2bの面積は、下部電極105の上面の寸法図10bの平坦な電極上面S10の面積の1/2より小さい。同様に、抵抗変化領域126b第2の抵抗変化領域106cの底面の一部と下部電極105の上面の一部とが接する面の寸法図10bの平坦な電極上面S2aの面積は、下部電極105の上面の寸法図10bの平坦な電極上面S10の面積の1/2より小さい。これにより、抵抗変化素子55aと抵抗変化素子55bとを下部電極105上で接触させずに分離でき、抵抗変化素子55aと抵抗変化素子55bの不良を防止できることから、歩留まりが向上する。さらに、素子内に2つの抵抗変化素子55a及び55bを有する不揮発性記憶素子50を提供することが可能となり、素子の記憶容量を2倍にすることでき、大容量メモリを提供することができる。なお、本実施の形態5においても、上述した実施の形態1と同様に、抵抗変化層126aを構成する第1の抵抗変化領域106bと第2の抵抗変化領域106aとの積層の順序を逆にしてもよい。すなわち、図10、図12Aに示す構成において、第1の抵抗変化領域106bの底面の一部が下部電極105の表面の一部と接し、第2の抵抗変化領域106aの上面が上部電極107と接するように構成してもかまわない。この構成によっても、実施の形態1の変形例図1Bと同様の作用効果が得られる。図11及び図12Aから図12Cに示すように、本実施の形態に係る不揮発性記憶素子50をアレイ状3×3配置に配置した場合、不揮発性記憶素子50の抵抗変化領域126a及び126b並びに上部電極107a及び107bは、隣接する不揮発性記憶素子50との間で共有されている。これにより、不揮発性記憶素子50間を分離する必要がなく、隣接する不揮発性記憶素子50を最も効率的に配置することが可能となり、単位面積あたりの抵抗変化素子数が増加し、メモリの大容量化を図ることができる。なお、図10、図11、及び図12Aから図12Cでは、素子内に2つの抵抗変化素子を有した不揮発性記憶素子50を示したが、素子内に形成する抵抗変化素子の個数は3つ以上でもかまわない。不揮発性記憶素子内に3つ以上の抵抗変化素子を形成する場合を図13及び図14に示す。図13は、1個の下部電極105と4個の上部電極107aから107dとの関係を示した上面図素子分離層135、上部電極107aから107d及び下部電極105のみに着目した場合の上面図である。図13は、1個の下部電極105を共有する4個の抵抗変化領域と4個の上部電極107aから107dとを有した不揮発性記憶素子52を示している。図14は、図13に記載の4個の抵抗変化領域と4個の上部電極107aから107dとを有した不揮発性記憶素子52をアレイ状3個×3個の配列に配置した場合における隣接する複数の不揮発性記憶素子52の関係を示した上面図素子分離層135、上部電極107aから107d及び下部電極105のみに着目した場合の上面図である。このとき、図14のA-A’線における断面図は図12Aと同様のものとなり、図14のB-B’線における断面図は図12Bと同様のものとなる。図13及び図14の不揮発性記憶素子52は、図10から図12Cに記載の不揮発性記憶素子50に比べ、単位面積あたりの記憶容量を更に2倍にすることが可能となる。また、抵抗変化領域及び上部電極107aから107dが、隣接する不揮発性記憶素子52との間で共有されることにより、不揮発性記憶素子52間を分離する必要がなく、隣接する不揮発性記憶素子52を最も効率的に配置することが可能となり、単位面積あたりの抵抗変化素子数が増加し、安価で大容量なメモリを提供できる。なお、本実施の形態では、素子内に2つ又は4つの抵抗変化素子抵抗変化領域及び上部電極を有した不揮発性記憶素子を示したが、素子内に形成する抵抗変化素子の個数はN2つ以上の整数個でもかまわない。この場合、不揮発性記憶素子は、1つの下部電極と、N個の上部電極と、下部電極と上部電極との間に介在し、上部電極と下部電極との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化するN個の抵抗変化領域とを備える。そして、各々の抵抗変化領域は積層された第1の抵抗変化領域と第2の抵抗変化領域とを有し、各々の抵抗変化領域の上面が別々の上部電極と接続され、各々の抵抗変化領域の底面が下部電極及び第1の層間絶縁層と接し、各々の抵抗変化領域の底面と下部電極との接する面の面積は、各々の抵抗変化領域の上面と上部電極との接する面の面積より小さい。また、各々の抵抗変化領域の底面は、下部電極の平坦な上面と接する。また、各々の抵抗変化領域の底面と下部電極の上面とが接する面の面積は、下部電極の上面の面積の1/Nより小さい。また、第2の抵抗変化領域は下部電極及び絶縁層と接し、第1の抵抗変化領域は上部電極と接する。また、本実施の形態では、素子内の各抵抗変化素子は実施の形態1から4の構造を有してもよい。例えば、素子内の各抵抗変化素子が実施の形態4の構造を有する場合、各々の抵抗変化領域の底面は下部電極の屈曲部を被覆する。また、素子内の各抵抗変化素子が実施の形態3の構造を有する場合、各々の抵抗変化領域の底面と下部電極の上面との間には絶縁層が介在し、各々の抵抗変化領域の底面は下部電極と下部電極の側面でのみ接し、各々の抵抗変化領域の底面と下部電極の側面とが接する面の面積は下部電極の側面の面積の1/Nより小さくなる。[製造方法]図15aから図15dは本実施の形態に係る不揮発性記憶素子50の要部の製造方法を示す断面図である。これらを用いて、本実施の形態に係る不揮発性記憶素子50の要部の製造方法について説明する。なお、図15a以前の工程は、図3aから図3fの工程と同様であるので、その説明を省略する。まず、図15aに、下部電極105及び素子分離層135を形成する工程の断面図を示す。この工程において、マスクを用いて導電層をパターンニングすることにより下部電極105を形成する。その後、シリコン酸化膜等で構成される10nm以上200nm以下の膜厚からなる、後に素子分離層135となる絶縁層を形成し、等方性エッチングによりこの絶縁層の一部を除去して下部電極105の側面上に素子分離層135を形成する。なお、素子分離層135の形成では、トランジスタ素子を形成する際に用いられるサイドウォールの形成方法を適用したが、下部電極105を形成後、下部電極105の側面部のみを酸化して素子分離層135を形成してもかまわない。次に、図15bに、下部電極105上に第1の遷移金属酸化物106b’、第2の遷移金属酸化物106a’及び導電層107’を形成する工程の断面図を示す。この工程において、第1の層間絶縁層102、下部電極105及び素子分離層135上に、後に第2の抵抗変化領域106a及び106cとなる第2の遷移金属酸化物106a’を形成する。第2の遷移金属酸化物106a’は、例えばTaOyであり、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で形成される。その時、第1の遷移金属酸化物106b’と積層して抵抗変化を起こすのに有効な第2の遷移金属酸化物106a’の酸素含有率は、68atm以上第2の遷移金属酸化物106a’が例えばTaOyの時のyの値は、2.1以上、抵抗率は1E7mΩcm以上、膜厚は3nm以上10nm以下である。続いて、第2の遷移金属酸化物106a’上に、後に第1の抵抗変化領域106b及び106dとなる第1の遷移金属酸化物106b’を形成する。第2の遷移金属酸化物106a’と同様に、第1の遷移金属酸化物106b’は、例えばTaOxであり、その場合タンタルターゲットを酸素ガス雰囲気中でスパッタリングする、いわゆる反応性スパッタ法で形成される。その時、第1の遷移金属酸化物106b’は、第2の遷移金属酸化物106a’と積層されて抵抗変化を起こすのに有効な酸素含有率は、55atm以上65atm以下第1の遷移金属酸化物106b’が例えばTaOxの時のxの値は、1.22以上1.86以下、抵抗率は1mΩcm以上50mΩcm以下、膜厚は20nm以上100nm以下である。続いて、上部電極107a及び107bとなるタンタル窒化物等で構成される20nm以上100nm以下の膜厚の導電層107’をスパッタ法で第1の遷移金属酸化物106b’上に形成する。次に、図15cに示すように、抵抗変化素子55a及び55bを形成する工程、つまり、下部電極105上に、第1の抵抗変化領域106bと第2の抵抗変化領域106aとを積層して構成される抵抗変化領域126aと、第1の抵抗変化領域106dと第2の抵抗変化領域106cとを積層して構成される抵抗変化領域126bと、抵抗変化領域126a上の上部電極107aと、抵抗変化領域126b上の上部電極107bとを形成する工程の断面図を示す。この工程において、マスクを用いて、第2の遷移金属酸化物106a’、第1の遷移金属酸化物106b’及び導電層107’をパターンニングする。このとき、抵抗変化領域126aの上面及び底面並びに上部電極107aの上面及び底面の中心が下部電極105の上面の中心からずれて配置される様にパターンニングを行う。同時に、抵抗変化領域126bの上面及び底面並びに上部電極107bの上面及び底面の中心が下部電極105の上面の中心からずれて配置される様にパターンニングを行う。これにより、第2の抵抗変化領域106a及び106cの各底面の一部が下部電極105の上面の一部と接し、第2の抵抗変化領域106a及び106cの各底面の他部が第1の層間絶縁層102の上面と接する構造が形成される。また、下部電極105の一部と上部電極107aとが第2の抵抗変化領域106aと第1の抵抗変化領域106bとを挟持した構造となる抵抗変化素子55aが形成される。同時に、下部電極105の一部と上部電極107bとが第2の抵抗変化領域106cと第1の抵抗変化領域106dとを挟持した構造となる抵抗変化素子55bが形成される。最後に、図15dに、第2の層間絶縁層108、第2のコンタクトホール109、第2のコンタクトプラグ110及び第2の配線111を形成する工程の断面図を示す。この工程では、抵抗変化領域126a及び126b並びに上部電極107a及び107bを被覆するように、500nm以上1000nm以下の膜厚の絶縁層を形成し、図3b及び図3cと同様の製造方法で、第2の層間絶縁層108、第2のコンタクトホール109a及び109b並びに第2のコンタクトプラグ110a及び110bを形成する。その後、第2のコンタクトプラグ110a及び110bを被覆するように、第2の配線111a及び111bを形成して、不揮発性記憶素子50が完成する。以上の製造方法とすることにより、素子内に2つの抵抗変化素子55a及び55bを有する不揮発性記憶素子50を形成することが可能であり、1つの不揮発性記憶素子あたりの記憶容量を2倍にすることができ、大容量化が可能なメモリを提供できる。実施の形態6次に、本発明の実施の形態6に係る不揮発性記憶装置について説明する。[構成図16は、本発明の実施の形態6に係る不揮発性記憶装置400の構成を示すブロック図である。この不揮発性記憶装置400は、実施の形態1から5のいずれかにおける不揮発性記憶素子図16では可変抵抗の記号で表現されている素子R11からR34を記憶素子として有する不揮発性記憶装置であり、基板上にメモリ本体部401を備えている。このメモリ本体部401は、マトリクス状に配置された複数の1T1R型の1つの記憶素子と1つのトランジスタを直列に接続したメモリセルを有するメモリセルアレイ402と、行選択回路408と、ワード線ドライバWLD及びソース線ドライバSLDから構成される行ドライバ407と、列選択回路403と、情報の書き込みを行うための書き込み回路406と、選択ビット線に流れる電流量を検出し、データ1又は0の判別を行うセンスアンプ404と、端子DQを介して入出力データの入出力処理を行うデータ入出力回路405と、を具備している。また、この不揮発性記憶装置400は、書き込み用電源411として低抵抗LR化用電源412及び高抵抗HR化用電源413を備えている。ここで低抵抗LR化とは、不揮発性記憶素子より厳密には、不揮発性記憶素子が有する抵抗変化素子を高抵抗状態から低抵抗状態へ移行させることを意味し、高抵抗HR化とは、不揮発性記憶素子より厳密には、不揮発性記憶素子が有する抵抗変化素子を低抵抗状態から高抵抗状態へ移行させることを意味している。LR化用電源412の出力V2は行ドライバ407に供給され、HR化用電源413の出力V1は書き込み回路406に供給される。さらに、この不揮発性記憶装置400は、外部から入力されるアドレス信号を受け取るアドレス入力回路409と、外部から入力されるコントロール信号に基づいて、メモリ本体部401の動作を制御する制御回路410とを備えている。メモリセルアレイ402は、不揮発性記憶素子とスイッチ素子の一例であるトランジスタとが直列に接続されて構成される1T1R型メモリセルが複数個、2次元状に配置されてなるものである。メモリセルアレイ402は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線WL0,WL1,WL2,...及びビット線BL0,BL1,BL2,...と、これらのワード線WL0,WL1,WL2,...間に設けられたソース線SL0,SL2,...と、これらのワード線WL0,WL1,WL2,...及びビット線BL0,BL1,BL2,...の交点に対応してそれぞれ設けられた複数のNMOSトランジスタN11,N12,N13,N21,N22,N23,N31,N32,N33,...以下、トランジスタN11,N12,...と表すと、トランジスタN11,N12,...と1対1に直列接続された複数の不揮発性記憶素子R11,R12,R13,R21,R22,R23,R31,R32,R33、以下、不揮発性記憶素子R11,R12,...と表すとを備えている。これらのワード線WL0,WL1,WL2,...、ビット線BL0,BL1,BL2,...、ソース線SL0,SL02,...、トランジスタN11,N12,...、及び不揮発性記憶素子R11,R12,...のそれぞれによって、マトリクス状に配置された複数の1T1R型のメモリセルM11,M12,M13,M21,M22,M23,M31,M32,M33,...以下、メモリセルM11,M12,...と表すが構成されている。なお、上記の構成例では、ソース線プレート線はワード線と平行に配置されているが、ビット線と平行に配置してもよい。また、ソース線は、プレート線として接続されるトランジスタに共通の電位を与える構成としているが、行ドライバ407と同様の構成のソース線選択回路/ドライバを有し、選択されたソース線と非選択のソース線を異なる電圧極性も含むで駆動する構成としてもよい。図16に示すように、トランジスタN11,N21,N31,...のゲートはワード線WL0に、トランジスタN12,N22,N32,...のゲートはワード線WL1に、トランジスタN13,N23,N33,...のゲートはワード線WL2に、それぞれ接続されている。また、トランジスタN11,N21,N31,...及びトランジスタN12,N22,N32,...は互いに共通接続されてソース線SL0に接続され、トランジスタN13,N23,N33,...及びトランジスタN14,N24,N34,...は同じく互いに共通接続されてソース線SL2に接続されている。また、不揮発性記憶素子R11,R12,R13,...の一方の端子はビット線BL0に、不揮発性記憶素子R21,R22,R23,...の一方の端子はビット線BL1にそれぞれ接続されている。同様にして、不揮発性記憶素子R31,R32,R33,...の一方の端子はビット線BL2に接続されている。なお、不揮発性記憶素子R11,R12,...は、それぞれ実施の形態1から5のいずれかにおける不揮発性記憶素子である。また、図16では、不揮発性記憶素子R11,R12,...は、可変抵抗の記号で表現されている。その可変抵抗の記号における矢印の向きは、その向きに矢印の後端を基準に矢印の先端への向きに正の電圧が印加されたときに、その不揮発性記憶素子が低抵抗状態から高抵抗状態に変化することを示している。不揮発性記憶素子R11,R12,...では、第2の抵抗変化領域図16の矢印の後端に対応する領域106a又は106cを基準に第1の抵抗変化領域図16の矢印の先端に対応する領域106b又は106dに対して正の電圧が印加されたときに、その電圧印加された不揮発性記憶素子R11,R12,...が低抵抗状態から高抵抗状態に変化する。アドレス入力回路409は、外部回路図示せずからアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路408へ出力するとともに、列アドレス信号を列選択回路403へ出力する。ここで、アドレス信号は、複数のメモリセルM11,M12,...のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号はアドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は同じくアドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。なお、これら行選択回路408及び列選択回路403は、メモリセルアレイ402が具備する複数のメモリセルM11,M12,...等の中から少なくとも一つのメモリセルを構成するトランジスタN11,N12,...等のゲートに電圧パルスを印加することで、少なくとも一つのメモリセルを選択する本発明に係る選択回路の一例である。言い換えると、行選択回路408及び列選択回路403は、メモリセルアレイ402が具備する複数のメモリセルM11,M12,...の中から少なくとも一つのメモリセルを構成するスイッチ素子をオンさせることで、少なくとも一つのメモリセルを選択する本発明に係る選択回路の一例である。制御回路410は、情報の書き込みサイクルにおいては、データ入出力回路405に入力された入力データDinに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路406へ出力する。他方、情報の読み出しサイクルにおいて、制御回路410は、データ入出力回路405に入力された入力データDinに応じて、読み出し動作を指示する読み出し信号をセンスアンプ404へ出力する。行選択回路408は、アドレス入力回路409から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線WL0,WL1,WL2,...のうちのいずれかを選択する。行ドライバ407は、行選択回路408の出力信号に基づいて、行選択回路408によって選択されたワード線に対して所定の選択ワード線電圧を印加し、非選択のワード線に対して所定の非選択ワード線電圧を印加する。同様に、行選択回路408は、アドレス入力回路409から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のソース線SL0,SL2,...のうちのいずれかを選択する。行ドライバ407は、行選択回路408の出力信号に基づいて、行選択回路408によって選択されたソース線に対して所定の選択ソース線電圧を印加し、非選択のソース線に対して所定の非選択ソース線電圧を印加する。また、列選択回路403は、アドレス入力回路409から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線BL0,BL1,BL2,...のうちのいずれかを選択し、その選択されたビット線に対して、所定の選択ビット線電圧を印加し、非選択のビット線に対して所定の非選択ビット線電圧を印加する。また、書き込みの場合、所定の選択ビット線電圧または所定の選択ソース線電圧としては書き込み用電圧が、読み出しの場合、所定の選択ビット線電圧または所定の選択ソース線電圧としては読み出し用電圧が印加される。読み出し用電圧は、記憶素子の両端に印加しても抵抗変化が起こらず、かつ読み出し電流が十分大きいような電圧が用いられる。書き込み回路406は、行選択回路408及び列選択回路403で選択されたメモリセルを構成するトランジスタを介して当該メモリセルを構成する不揮発性記憶素子に書き込み用の電圧パルスを印加する回路である。書き込み回路406は、制御回路410から出力された書き込み信号を受け取った場合、列選択回路403に対し、選択されたビット線に対する書き込み用電圧の印加を指示する信号を出力する。なお、書き込みには、不揮発性記憶素子を高抵抗状態から低抵抗状態に変化させる低抵抗化LR化書き込み0書き込みと、その逆に、不揮発性記憶素子を低抵抗状態から高抵抗状態に変化させる高抵抗化HR化書き込み1書き込みとが含まれる。また、センスアンプ404は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ1または0の判別を行う。言い換えると、センスアンプ404は、行選択回路408及び列選択回路403で選択されたメモリセルを構成する不揮発性記憶素子に流れる電流量を検出することで、当該不揮発性記憶素子に記憶されていたデータの判別を行う。その結果得られた出力データDoutは、データ入出力回路405を介して、外部回路へ出力される。[動作]次に、以上のように構成された不揮発性記憶装置400の動作について、情報を書き込む場合の書き込みサイクルと情報を読み出す場合の読み出しサイクルとに分けて説明する。図17Aから図17Cは、本実施の形態に係る不揮発性記憶装置400の動作例を示すタイミングチャートである。なお、図17Aから図17Cでは、抵抗変化領域が高抵抗状態の場合を情報1に、低抵抗状態の場合を情報0にそれぞれ割り当てると定義して、その動作例を説明する。また、以下の説明では、図16におけるメモリセルM11が選択されたものとし、当該選択されたメモリセルM11について情報の書き込み及び読み出しをする場合のみについて示すが、他のメモリセルが選択された場合も同様である。また、図17Aから図17Cにおいて、電圧V1及びV2はそれぞれHR化用電源413及びLR化用電源412で発生される電圧であり、また、電圧Vreadはセンスアンプ404で発生される読み出し用電圧、電圧VDDは不揮発性記憶装置400に供給される電源電圧である。図17Aに示すメモリセルM11に対する情報0書き込みサイクルにおいては、最初に、列選択回路403及び行選択回路408は、それぞれ、選択ビット線BL0及びソース線SL0を電圧V2例えば2.2Vに設定する。このとき、行選択回路408は行ドライバ407を介して電圧を設定する。次に、行選択回路408は、行ドライバ407を介して、選択するワード線WL0を電圧VDD例えば2.2Vに設定し、選択メモリセルM11のNMOSトランジスタN11をオンする。次に、書き込み回路406は、列選択回路403を介して、選択ビット線BL0を所定期間だけ電圧0Vに設定し、その後再度電圧V2に設定することで、書き込み用の電圧パルスを出力する。この段階で、不揮発性記憶素子の下部電極と上部電極との間に書き込み用電圧が印加され、不揮発性記憶素子R11が高抵抗状態から低抵抗状態へ移行する。その後、行選択回路408は、行ドライバ407を介して、ワード線WL0を電圧0Vに設定し、NMOSトランジスタN11をオフして、情報0の書き込みが完了する。また、図17Bに示すメモリセルM11に対する情報1書き込みサイクルにおいては、最初に、列選択回路403及び行選択回路408は、それぞれ、選択ビット線BL0及びソース線SL0を電圧0Vに設定する。このとき、行選択回路408は行ドライバ407を介して電圧を設定する。次に、行選択回路408は、行ドライバ407を介して、選択するワード線WL0を電圧VDD例えば2.2Vに設定し、選択メモリセルM11のNMOSトランジスタN11をオンする。次に、書き込み回路406は、列選択回路403を介して、選択ビット線BL0を所定期間だけ電圧V1例えば2.2Vに設定し、再度電圧0Vに設定する。この段階で、不揮発性記憶素子の下部電極と上部電極との間に書き込み用電圧が印加され、不揮発性記憶素子R11が低抵抗状態から高抵抗状態へ移行する。その後、行選択回路408は、行ドライバ407を介して、ワード線WL0を電圧0Vに設定し、NMOSトランジスタN11をオフして、情報1の書き込みが完了する。また、図17Cに示すメモリセルM11に対する情報の読み出しサイクルにおいては、最初に、列選択回路403及び行選択回路408は、それぞれ、選択ビット線BL0及びソース線SL0を電圧0Vに設定する。このとき、行選択回路408は行ドライバ407を介して電圧を設定する。次に、行選択回路408は、行ドライバ407を介して、選択するワード線WL0を電圧VDDに設定し、選択メモリセルM11のNMOSトランジスタN11をオンする。次に、センスアンプ404は、列選択回路403を介して、選択ビット線BL0を所定期間だけ読出し電圧Vreadに設定し、選択メモリセルM11に流れる電流値を検出することで、情報0又は情報1の判別を行う。その後、行選択回路408は、行ドライバ407を介して、ワード線WL0を電圧0Vに設定し、NMOSトランジスタN11をオフして、情報の読み出し動作を完了する。以上、本発明に係る不揮発性記憶素子及びその製造方法並びに不揮発性記憶装置について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。こられの実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、これらの実施の形態における構成要素を任意に組み合わせて実現される形態も本発明に含まれる。図16の1T1R型不揮発性記憶装置において、メモリセルのトランジスタと記憶素子の接続関係は逆であってもよい。また、センスアンプは、容量を備え、記憶素子とのRC回路の時定数を計測するものでもよい。また、実施の形態6では、1T1R型の不揮発性記憶装置で説明したが、トランジスタの代わりにダイオードを接続しその場合、ソース線は無し、選択ビット線と選択ワード線との間に印加される電圧、及び非選択ビット線と非選択ワード線との間に印加される電圧を適宜設定することによってダイオードを選択メモリセルのみオンさせ、不揮発性記憶素子への書き込み及び読み出しを行う1D1R型の不揮発性記憶装置であってもよい。"