差動入力電圧に基づいてスイッチング動作することで入力電流を第1および第2の電流に変換する第1および第2のスイッチトランジスタと、前記入力電流を前記第1および第2のスイッチトランジスタに供給する入力電流源と、前記入力電流源を介して流れる雑音電流を模擬したダミー電流を生成する雑音電流発生回路と、前記差動入力電圧に基づいてスイッチング動作することで前記ダミー電流を第3および第4の電流に変換し、前記第1及び第2の電流に逆相的に重畳する第3および第4のスイッチトランジスタとを備えることを特徴とする電流スイッチ回路。前記ダミー電流は前記入力電流よりも小さいバイアス電流を含むことを特徴とする請求項1に記載の電流スイッチ回路。前記雑音電流発生回路は、前記バイアス電流を発生するダミー電流源と、前記ダミー電流源に並列に接続されたダミー容量とを備えることを特徴とする請求項2に記載の電流スイッチ回路。前記入力電流源に寄生する寄生容量に流れる雑音電流が、前記ダミー電流源に寄生する寄生容量に流れる雑音電流と、前記ダミー容量に流れる雑音電流との和に等しくなるように、前記ダミー容量の値が設定されることを特徴とする請求項3に記載の電流スイッチ回路。前記入力電流源は、前記入力電流を発生する電流源トランジスタと、前記電流源トランジスタに直列に接続された第1のカスコードトランジスタとを備え、前記雑音電流発生回路は、前記バイアス電流を発生するダミートランジスタと、前記ダミートランジスタに直列に接続された第2のカスコードトランジスタとを備えることを特徴とする請求項2に記載の電流スイッチ回路。前記入力電流が2n-1nは1からNの整数:Nは2以上の整数倍にそれぞれ重み付けされた請求項1から8のいずれか1項に記載のN個の電流スイッチ回路と、Nビット分のデジタルデータのnビット目をそれぞれラッチし、前記N個の電流スイッチ回路に前記差動入力電圧としてそれぞれ出力するN個のラッチ回路とを備えることを特徴とするDA変換器。本発明の一つの実施形態の目的は、差動出力電流のグリッチを打ち消しつつ、電源およびグランドに発生したノイズの影響を抑えることが可能な電流スイッチ回路およびDA変換器を提供することである。実施形態の電流スイッチ回路によれば、第1および第2のスイッチトランジスタと、入力電流源と、雑音電流発生回路と、第3および第4のスイッチトランジスタとが設けられている。第1および第2のスイッチトランジスタは、差動入力電圧に基づいてスイッチング動作することで入力電流を第1及び第2の電流に変換する。入力電流源は、前記入力電流を前記第1および第2のスイッチトランジスタに供給する。雑音電流発生回路は、前記入力電流源を介して流れる雑音電流を模擬したダミー電流を生成する。第3および第4のスイッチトランジスタは、前記差動入力電圧に基づいてスイッチング動作することで前記ダミー電流を第3及び第4の電流に変換し、前記第1及び第2の電流に逆相的に重畳する。以下、実施形態に係る電流スイッチ回路およびDA変換器について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。第1実施形態図1は、第1実施形態に係る電流スイッチ回路の概略構成を示す回路図である。図1において、電流スイッチ回路には、スイッチトランジスタM1~M4、雑音電流発生回路1および入力電流源2が設けられている。なお、以下の説明では、スイッチトランジスタM1~M4としてPチャンネル電界効果トランジスタを用いた場合について説明するが、これには限定されることはなく例えばNチャンネル電界効果トランジスタを用いるようにしてもよいし、バイポーラトランジスタを用いるようにしてもよいし、IGBT絶縁ゲートバイポーラトランジスタを用いるようにしてもよい。ここで、スイッチトランジスタM1、M2第1のスイッチトランジスタ、第2のスイッチトランジスタは、差動入力電圧Dip、Dimに基づいてスイッチング動作することで入力電流Iinを電流Ii1、Ii2第1の電流、第2の電流に変換する。入力電流源2は、入力電流IinをスイッチトランジスタM1、M2に供給する。雑音電流発生回路1は、入力電流源2を介して流れる雑音電流を模擬したダミー電流Ibを生成する。スイッチトランジスタM3、M4第3のスイッチトランジスタ、第4のスイッチトランジスタは、差動入力電圧Dip、Dimに基づいてスイッチング動作することでダミー電流Ibを電流Ii3、Ii4第3の電流、第4の電流に変換し、電流Ii1、Ii2に逆相的に重畳する。すなわち、スイッチトランジスタM1、M2のソースは入力電流源2に接続されている。スイッチトランジスタM1、M2のゲートには差動入力電圧Dip、Dimがそれぞれ入力される。スイッチトランジスタM3、M4のソースは雑音電流発生回路1に接続されている。スイッチトランジスタM3、M4のゲートには差動入力電圧Dip、Dimがそれぞれ入力される。スイッチトランジスタM1、M4のドレインは互いに接続され、スイッチトランジスタM2、M3のドレインは互いに接続されている。入力電流源2および雑音電流発生回路1の電源には電源電位VDDに接続されている。そして、スイッチトランジスタM1のドレインには電流Ii1が流れ、スイッチトランジスタM2のドレインには電流Ii2が流れ、スイッチトランジスタM3のドレインには電流Ii3が流れ、スイッチトランジスタM4のドレインには電流Ii4が流れる。そして、電流Ii1に電流Ii4が重畳されることで出力電流Iopが出力され、電流Ii2に電流Ii3が重畳されることで出力電流Iomが出力される。図2は、図1の電流スイッチ回路の差動入力電圧および差動出力電流の波形を示す図である。図2において、差動入力電圧Dipがハイレベル、差動入力電圧Dimがロウレベルに設定され、スイッチトランジスタM1、M3がオフ、スイッチトランジスタM2、M4がオンしているものとする。なお、図2では、この時の出力電流Iop、Iomはバランス状態にあり、出力電流Iop、Iomは互いに等しいものとした。そして、スイッチング遷移期間T1において、差動入力電圧Dipがロウレベル、差動入力電圧Dimがハイレベルに遷移し、スイッチトランジスタM1、M3がオン、スイッチトランジスタM2、M4がオフする。このため、定常状態期間T2において、スイッチトランジスタM1を介して電流Ii1が出力電流Iopとして流れ、スイッチトランジスタM3を介して電流Ii3が出力電流Iomとして流れることで、差動出力電流Iop-Iomを得ることができる。図3は、図2の電流スイッチ回路のスイッチング遷移期間T1における電流パスを示す図である。図3において、入力電流源2には寄生容量Cdbがあり、この寄生容量Cdbに流れる雑音電流をIcとした。なお、寄生容量Cdbは、例えば、入力電流源2を構成するトランジスタのドレインバルク容量に対応させることができる。また、雑音電流発生回路1で発生されるダミー電流Ibは、スイッチトランジスタM3、M4を駆動するバイアス電流Ib1と、寄生容量Cdbに流れる雑音電流Icと等しい雑音電流Icからなるものとした。なお、差動出力電流Iop-Iomが0にならないようにするために、バイアス電流Ib1は入力電流Iinより小さくなるように設定される。そして、スイッチング遷移期間T1では、スイッチトランジスタM1、M2のゲートソース間の充電と放電が行われ、スイッチトランジスタM1、M2に誤差電流が流れる。そして、スイッチトランジスタM1に流れる誤差電流のパスPA1と、スイッチトランジスタM2に流れる誤差電流のパスPA2とではインピーダンスが異なるため、これらの誤差電流は互いに異なる。また、スイッチング遷移期間T1では、スイッチトランジスタM3、M4のゲートソース間の充電と放電が行われ、スイッチトランジスタM3、M4に誤差電流が流れる。この時、スイッチトランジスタM1、M3は差動入力電圧Dipにて共通に駆動されるので、パスPA1の誤差電流とパスPA3の誤差電流は互いに同相になる。また、スイッチトランジスタM2、M4は差動入力電圧Dimにて共通に駆動されるので、パスPA2の誤差電流とパスPA4の誤差電流は互いに同相になる。このため、パスPA1の誤差電流を出力電流Iopとして出力させ、パスPA3の誤差電流を出力電流Iomとして出力させた上で、差動出力電流Iop-Iomを抽出することにより、パスPA1の誤差電流をパスPA3の誤差電流にて打ち消すことができる。また、パスPA2の誤差電流を出力電流Iomとして出力させ、パスPA4の誤差電流を出力電流Iopとして出力させた上で、差動出力電流Iop-Iomを抽出することにより、パスPA2の誤差電流をパスPA4の誤差電流にて打ち消すことができる。この結果、スイッチング遷移期間T1において、パスPA1の誤差電流とパスPA2の誤差電流とが互いに異なる場合においても、出力電流Iopとして出力される誤差電流と出力電流Iomとして出力される誤差電流とを互いに等しくすることができ、グリッチの発生を抑制することができる。図4は、図2の電流スイッチ回路の定常状態期間T2における電流パスを示す図である。なお、図4の例では、差動入力電圧Dipがグランド電位に設定されることで、スイッチトランジスタM1、M3がオンし、差動入力電圧Dimが電源電位VDDに設定されることで、スイッチトランジスタM2、M4がオフしているものとした。図4において、電源電位VDDには電源雑音NDAが発生し、グランド電位にはグランド雑音NGAが発生しているものとする。この時、電源雑音NDAとグランド雑音NGAは互いに逆位相の関係にある。そして、スイッチトランジスタM1がオンすると、入力電流IinがパスPA5に沿って流れることで電流Ii1が生成され、出力電流Iopとして出力される。また、電源雑音NDAが発生すると、寄生容量Cdbを介して雑音電流Icが流れることにより、スイッチトランジスタM1のソース側に雑音N1が発生する。この時、スイッチトランジスタM1はグランド側から見ると、ソースフォロアとして動作するため、そのソース側の電圧変動とグランド側の電圧変動が交流的に等しくなり、パスPA5に沿って雑音電流Icが流れることで、雑音N3が出力電流Iopに発生する。また、スイッチトランジスタM3がオンすると、バイアス電流Ib1がパスPA6に沿って流れることで電流Ii3が生成され、出力電流Iomとして出力される。また、電源雑音NDAが発生すると、雑音電流発生回路1を介して雑音電流Icが流れることにより、スイッチトランジスタM3のソース側に雑音N2が発生する。この時、スイッチトランジスタM3はグランド側から見ると、ソースフォロアとして動作するため、そのソース側の電圧変動とグランド側の電圧変動が交流的に等しくなり、パスPA6に沿って雑音電流Icが流れることで、雑音N4が出力電流Iomに発生する。この時、内部雑音N3、N4は同相であるため、差動出力電流Iop-Iomを抽出することにより、パスPA5の雑音電流IcをパスPA6の雑音電流Icにて打ち消すことができ、電源雑音NDAおよびグランド雑音NGAに起因する雑音N3、N4を低減することができる。第2実施形態図5は、第2実施形態に係る電流スイッチ回路の概略構成を示す回路図である。図5において、この電流スイッチ回路では、図1の雑音電流発生回路1として雑音電流発生回路1aが設けられている。ここで、雑音電流発生回路1aには、ダミー電流源3およびダミー容量Cdb0が設けられている。なお、ダミー電流源3は、スイッチトランジスタM3、M4のバイアス電流Ib1を発生させる。ダミー容量Cdb0は雑音電流Ic0を発生させる。また、ダミー電流源3には、寄生容量Cdb1がある。なお、寄生容量Cdb1は、例えば、ダミー電流源3を構成するトランジスタのドレインバルク容量に対応させることができる。ここで、ダミー容量Cdb0の値は、ダミー容量Cdb0の値と寄生容量Cdb1の値との和が寄生容量Cdbの値に等しくなるように設定することができる。そして、ダミー容量Cdb0に流れる雑音電流Ic0と寄生容量Cdb1に流れる雑音電流Ic1との和を寄生容量Cdbに流れる雑音電流Icと等しくすることにより、差動出力電流Iop-Iomに発生する雑音電流Icを打ち消すことができる。なお、入力電流Iinとバイアス電流Ib1とを共に増大させることにより、電源グランド雑音抑圧比PSRR:PowerSupplyRejectionRatioの周波数特性を向上させることができる。第3実施形態図6は、第3実施形態に係る電流スイッチ回路の概略構成を示す回路図である。図6において、この電流スイッチ回路では、図5の雑音電流発生回路1aの代わりに雑音電流発生回路1bが設けられている。ここで、雑音電流発生回路1bでは、図5のダミー容量Cdb0の代わりにダミートランジスタMb0が設けられている。そして、ダミートランジスタMb0はダイオード接続されることでダミー容量として用いられている。ここで、入力電流源2およびダミー電流源3がトランジスタで構成されている場合、ダミートランジスタMb0にてダミー容量Cdb0を実現することにより、ダミートランジスタMb0のゲート幅を調整するだけで容量値を合わせ込むことが可能となり、容量値を合わせ易くすることができる。図7は、図6の入力電流源2、ダミー電流源3およびダミートランジスタMb0のレイアウト構成を示す平面図である。図7において、入力電流源2は電流源トランジスタMbにて構成され、ダミー電流源3は電流源トランジスタMb1にて構成されているものとする。ここで、電流源トランジスタMbには、ゲート電極Gbおよびアクティブ領域A1、A2が設けられている。電流源トランジスタMb1には、ゲート電極Gb1およびアクティブ領域A5、A6が設けられている。ダミートランジスタMb0には、ゲート電極Gb0およびアクティブ領域A3、A4が設けられている。また、アクティブ領域A1~A6上にはコンタクトCNが個別に設けられている。そして、アクティブ領域A1は、配線H1を介してスイッチトランジスタM1、M2のソースと接続されている。ゲート電極Gbは、配線H2を介してバイアス電位Vbに接続されている。ゲート電極Gb0およびアクティブ領域A2、A3、A5は、配線H3を介して電源電位VDDに接続されている。ゲート電極Gb1は、配線H4を介してバイアス電位Vb0に接続されている。アクティブ領域A4、A6は、配線H5を介してスイッチトランジスタM3、M4のソースと接続されている。なお、ゲート電極Gbのゲート長はLb、ゲート幅はWbとした。ゲート電極Gb0のゲート長はLb0、ゲート幅はWb0とした。ゲート電極Gb1のゲート長はLb1、ゲート幅はWb1とした。なお、ゲート電極Gbのゲート長Lbを大きくすることにより、電流源トランジスタMbの出力抵抗を大きくすることができ、入力電流源2に負荷を接続した場合においても、入力電流Iinを安定させることができる。ここで、Wb=Wb0Wb1とすることにより、図6のダミートランジスタMb0の容量値と寄生容量Cdb1の値との和を寄生容量Cdb0の値と等しくすることができ、差動出力電流Iop-Iomに発生する雑音電流Icを打ち消すことができる。第4実施形態図8は、第4実施形態に係る電流スイッチ回路の入力電流源および雑音電流発生回路の概略構成を示す回路図である。図8において、この電流スイッチ回路では、図1の入力電流源2として入力電流源2 ́が設けられ、雑音電流発生回路1として雑音電流発生回路1cが設けられている。入力電流源2 ́には、電流源トランジスタMbおよびカスコードトランジスタMcが設けられ、カスコードトランジスタMcは電流源トランジスタMbに直列に接続されている。雑音電流発生回路1cには、電流源トランジスタMb1およびカスコードトランジスタMc1が設けられ、カスコードトランジスタMc1は電流源トランジスタMb1に直列に接続されている。また、電流源トランジスタMb、Mb1のゲートにはバイアス電位Vbが印加され、カスコードトランジスタMc、Mc1のゲートにはバイアス電位Vcが印加されている。また、カスコードトランジスタMcのドレインと電源電位VDDとの間には寄生容量Cdbが付加され、カスコードトランジスタMc1のドレインと電源電位VDDとの間には寄生容量Cdb1が付加されている。なお、寄生容量Cdbは、カスコードトランジスタMcのドレインバルク容量に対応させることができる。寄生容量Cdb1は、カスコードトランジスタMc1のドレインバルク容量に対応させることができる。ここで、カスコードトランジスタMc、Mc1のサイズは互いに等しくすることができる。また、カスコードトランジスタMc、Mc1が飽和領域で動作するようにバイアス電位Vcを設定することができる。これにより、寄生容量Cdb、Cdb1の値を互いに等しくすることが可能となるとともに、カスコードトランジスタMc、Mc1のドレイン側から電流源トランジスタMb、Mb1の寄生容量が見えないようにすることができる。このため、入力電流源2 ́側の雑音電流Icと雑音電流発生回路1c側の雑音電流Ic1とを等しくすることができ、差動出力電流Iop-Iomに発生する雑音電流Icを打ち消すことができる。また、電流源トランジスタMb、Mb1にカスコードトランジスタMc、Mc1をそれぞれ接続することにより、入力電流源2 ́および雑音電流発生回路1cの出力抵抗を大きくすることができ、線形性を向上させることができる。第5実施形態図9は、第5実施形態に係る電流スイッチ回路の概略構成を示す回路図である。図9において、この電流スイッチ回路では、図1の構成にカスコードトランジスタM5、M6が追加されている。カスコードトランジスタM5のソースは、スイッチトランジスタM1、M4のドレインに接続され、カスコードトランジスタM6のソースは、スイッチトランジスタM2、M3のドレインに接続されている。カスコードトランジスタM5、M6のゲートにはバイアス電位Vb2が印加されている。そして、カスコードトランジスタM5を介して電流Ii1、Ii4から出力電流Iopが生成され、カスコードトランジスタM6を介して電流Ii2、Ii3から出力電流Iomが生成される。ここで、カスコードトランジスタM5、M6を設けることにより、スイッチトランジスタM1、M4の接続点およびスイッチトランジスタM2、M3の接続点の電圧振幅を小さくすることができ、出力歪を低減することができる。第6実施形態図10は、第6実施形態に係るDA変換器の概略構成を示す回路図である。図10において、このDA変換器には、NNは2以上の整数個の電流源セルCE1~CENが設けられている。ここで、各電流源セルCE1~CENには、スイッチトランジスタM11~M1N、M21~M2N、M31~M3N、M41~M4N、入力電流源G1~GN、雑音電流発生回路N1~NNおよびラッチ回路R1~RNが設けられている。なお、スイッチトランジスタM11~M1N、M21~M2N、M31~M3N、M41~M4N、入力電流源G1~GNおよび雑音電流発生回路N1~NNはそれぞれ、図1の電流スイッチ回路と同様に構成することができる。だたし、入力電流源G1~GNの入力電流はそれぞれ2n-1nは1からNの整数倍にそれぞれ重み付けすることができる。すなわち、入力電流源G1の入力電流は1LSB分、入力電流源G2の入力電流は2LSB分、入力電流源GNの入力電流は2N-1LSB分に設定することができる。また、雑音電流発生回路N1~NNから出力されるダミー電流も入力電流源G1~GNの入力電流と同様に重み付けしてもよい。ラッチ回路R1~RNには、Nビット分のデジタルデータB<N-1:0>のnビット目B<0>、B<1>、B<N-1>がそれぞれ入力されるとともに、クロック信号CKが共通に入力される。そして、ラッチ回路R1~RNでは、デジタルデータB<N-1:0>のnビット目B<0>、B<1>、B<N-1>の値に対応して差動入力電圧Dip、Dimがそれぞれ生成され、スイッチトランジスタM11~M1N、M21~M2N、M31~M3N、M41~M4Nのゲートにそれぞれ出力される。また、スイッチトランジスタM11~M1N、M41~M4Nのドレインは共通に接続され、スイッチトランジスタM21~M2N、M31~M3Nのドレインは共通に接続されている。そして、クロック信号CKに従って、Nビット分のデジタルデータB<N-1:0>のnビット目B<0>、B<1>、B<N-1>がラッチ回路R1~RNにそれぞれラッチされる。そして、各電流源セルCE1~CENにおいて、ラッチ回路R1~RNにそれぞれラッチされたデータに従って出力電流Iop1~IopN、Iom1~IomNが生成され、出力電流Iop1~IopN、Iom1~IomNが合成されることでNビット分のデジタルデータB<N-1:0>がアナログ化される。ここで、各電流源セルCE1~CENに図1の電流スイッチ回路を用いることにより、出力電流Iop1~IopN、Iom1~IomNのグリッチを打ち消しつつ、電源およびグランドに発生したノイズを打ち消すことが可能となり、DA変換器から出力されるアナログ信号の歪や雑音を低減することができる。なお、図10のDA変換器では、図1の電流スイッチ回路を用いる構成について説明したが、図5、図6、図8または図9など発明の範囲や要旨が含まれる電流スイッチ回路を用いるようにしてもよい。また、図10の実施形態では、電流スイッチ回路を電流ステアリング型DA変換器に適用する構成について説明したが、周波数変換器、変調器または復調器などに用いられるミキサ回路などに適用してもよい。第7実施形態図11は、第7実施形態に係るDA変換器が搭載されたアナログデジタル混載回路の概略構成を示すブロック図である。図11において、半導体チップ11には、デジタル回路12およびDA変換器13が搭載されている。なお、DA変換器13としては、例えば図10の構成を用いることができる。あるいは、図5、図6、図8または図9の電流スイッチ回路を用いたDA変換器であってもよい。そして、デジタル回路12はパッド電極P1、P2に接続され、DA変換器13はパッド電極P3、P4に接続されている。また、パッド電極P1、P2はバイパスコンデンサCDを介して互いに接続され、パッド電極P3、P4はバイパスコンデンサCAを介して互いに接続されている。また、パッド電極P2、P4は抵抗Rを介して互いに接続されている。また、パッド電極P1、P1 ́はボンディングワイヤW1を介して互いに接続され、パッド電極P2、P2 ́はボンディングワイヤW2を介して互いに接続され、パッド電極P3、P3 ́はボンディングワイヤW3を介して互いに接続され、パッド電極P4、P4 ́はボンディングワイヤW4を介して互いに接続されている。また、パッド電極P1 ́、P2 ́はバイパスコンデンサC1を介して互いに接続され、パッド電極P3 ́、P4 ́はバイパスコンデンサC2を介して互いに接続されている。ここで、デジタル回路12とDA変換器13とはアイショレーションを図るため、電源は分離される。そして、パッド電極P1 ́には電源電位VDDDが印加され、パッド電極P2 ́にはグランド電位gnddが印加され、パッド電極P3 ́には電源電位VDDAが印加され、パッド電極P4 ́にはグランド電位gndaが印加される。そして、デジタル回路12ではスイッチング電流が生じる。このため、ボンディングワイヤW1、W2のインダクタンスとバイパスコンデンサC1、CDから成る有限のインピーダンスを通して電源電位VDDDおよびグランド電位gnddが逆位相で変動し、デジタル回路12側で電源雑音NDDおよびグランド雑音NGDが発生する。そして、これらの電源雑音NDDおよびグランド雑音NGDが半導体チップ11の抵抗Rを介してDA変換器13側に伝わることにより、DA変換器13側で電源雑音NDAおよびグランド雑音NGAが発生する。そして、電源雑音NDAおよびグランド雑音NGAがボンディングワイヤW3、W4またはバイパスコンデンサC2、CAなどを通じてパッド電極P3 ́、P4 ́に伝わることにより、電源電位VDDAおよびグランド電位gndaが逆位相で変動する。ここで、DA変換器13として例えば図10の構成を用いることにより、出力電流Iop1~IopN、Iom1~IomNのグリッチを打ち消しつつ、電源雑音NDAおよびグランド雑音NGAを打ち消すことが可能となり、DA変換器13から出力されるアナログ信号の歪や雑音を低減することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。