第1の半導体素子と、該第1の半導体素子の下面側の電極と電気的に接続されており、導電体よりなる第1の厚板部と、前記第1の半導体素子と並列に配置された第2の半導体素子と、該第2の半導体の下面側の電極と電気的に接続されており、導電体よりなる第2の厚板部と、前記第1の半導体素子の上面側の電極と電気的に接続されており、導電体よりなる第3の厚板部と、前記第2の半導体素子の上面側の電極と電気的に接続されており、導電体よりなる第4の厚板部と、前記第2の厚板部に設けられ、導電体よりなるとともに、前記第2の厚板部よりも薄い第1の薄板部と、前記第3の厚板部に設けられ、導電体よりなるとともに、前記第3の厚板部よりも薄い第2の薄板部とを有し、前記第1の薄板部と前記第2の薄板部とが、固着されて電気的に接続されている半導体装置。前記第1の薄板部は、前記第2の厚板部の前記第1の厚板部側に設けられており、前記第2の薄板部は、前記第3の厚板部の前記第4の厚板部側に設けられており、前記第1の薄板部と前記第2の薄板部とは、前記第1の半導体素子の厚さ方向において、前記第1の厚板部の位置と前記第3の厚板部の位置との間の位置で、電気的に接続されている、請求項1に記載の半導体装置。前記第1の薄板部と前記第2の薄板部とは、前記第1の半導体素子の厚さ方向において、前記第1の厚板部の位置と前記第3の厚板部の位置との中間の位置で、電気的に接続されている、請求項2に記載の半導体装置。前記第1の薄板部は、前記第2の厚板部の前記第1の厚板部側に設けられており、前記第2の薄板部は、前記第3の厚板部の前記第4の厚板部側に設けられており、前記第2の薄板部は、前記第3の厚板部の下面と同一平面を有して水平に延び、前記第1の薄板部は、前記第2の薄板部の下面に接触する接合面を形成するように上方に曲げられた形状部分を含む請求項1に記載の半導体装置。前記第1の半導体素子、前記第2の半導体素子、前記第1の薄板部及び前記第2の薄板部を覆うように樹脂がある請求項1乃至4のいずれか一項に記載の半導体装置。前記第1、第2、第3及び第4の厚板部のいずれかに電気的に接続され、前記樹脂の外部に露出する外部リードを有し、前記第1の薄板部及び前記第2の薄板部は、前記外部リード以上の厚さである請求項5に記載の半導体装置。前記第1の厚板部上には、前記第1の半導体素子と所定間隔を有して第3の半導体素子が配置され、前記樹脂の側面は、前記第2の薄板部と反対側であって、前記所定間隔を含む範囲に、内側に凹んだ形状の凹部を有する請求項5又は6に記載の半導体装置。前記第2の厚板部上には、前記第2の半導体素子と前記所定間隔を有して第4の半導体素子が配置され、前記樹脂の側面は、前記第1の薄板部と反対側であって、前記所定間隔を含む範囲に、内側に凹んだ形状の凹部を有する請求項5乃至7のいずれか一項に記載の半導体装置。前記接合面の周囲に、溝が形成された請求項1乃至8のいずれか一項に記載の半導体装置。第1の半導体素子と、前記第1の半導体素子と同じ方向を向くとともに、前記第1の半導体素子の一方の面と同一側の面が、前記第1の半導体素子の前記一方の面と略面一になるように設けられた第2の半導体素子と、前記第1の半導体素子の前記一方の面と電気的に接続されており、導電体よりなる第1の厚板部と、前記第2の半導体素子の前記同一側の面と電気的に接続されており、導電体よりなる第2の厚板部と、前記第1の半導体素子の前記一方の面と反対側の面と電気的に接続されており、導電体よりなる第3の厚板部と、前記第2の半導体素子の前記同一側の面と反対側の面と電気的に接続されており、導電体よりなる第4の厚板部と、前記第1の厚板部及び前記第2の厚板部よりも薄い導電体よりなるとともに、前記第1の厚板部と前記第2の厚板部とを電気的に接続する第1の薄板部と、前記第3の厚板部及び前記第4の厚板部よりも薄い導電体よりなるとともに、前記第3の厚板部と前記第4の厚板部とを電気的に接続する第2の薄板部とを有する、半導体装置。前記第2の半導体素子は、前記第1の半導体素子と同種の半導体素子であり、前記第1の半導体素子の前記一方の面と、前記第2の半導体素子の前記同一側の面とには、第1の電極が形成されており、前記第1の半導体素子の前記一方の面と反対側の面と、前記第2の半導体素子の前記同一側の面と反対側の面とには、第2の電極が形成されており、前記第1の厚板部は、前記第1の半導体素子の前記第1の電極と電気的に接続されており、前記第2の厚板部は、前記第2の半導体素子の前記第1の電極と電気的に接続されており、前記第3の厚板部は、前記第1の半導体素子の前記第2の電極と電気的に接続されており、前記第4の厚板部は、前記第2の半導体素子の前記第2の電極と電気的に接続されている、請求項10に記載の半導体装置。前記第1の半導体素子及び前記第2の半導体素子は、IGBTであり、前記第1の電極は、コレクタ電極であり、前記第2の電極は、エミッタ電極である、請求項11に記載の半導体装置。第1の厚板部と、第2の厚板部と、前記第1の厚板部と前記第2の厚板部との間に設けられた、前記第1の厚板部及び前記第2の厚板部のいずれよりも薄い第1の薄板部とを含み、導電体よりなる第1の導電板を、前記第1の厚板部が第1の半導体素子の一方の面と接するとともに、前記第2の厚板部が、前記第1の半導体素子と同じ方向を向くように設けられた第2の半導体素子の前記一方の面と同一側の面と接するように、配置する第1工程と、第3の厚板部と、第4の厚板部と、前記第3の厚板部と前記第4の厚板部との間に設けられた、前記第3の厚板部及び前記第4の厚板部のいずれよりも薄い第2の薄板部とを含み、導電体よりなる第2の導電板を、前記第3の厚板部が前記第1の半導体素子の前記一方の面と反対側の面と接するとともに、前記第4の厚板部が前記第2の半導体素子の前記同一側の面と反対側の面と接するように、配置する第2工程と、前記第1の半導体素子の前記一方の面と前記第1の厚板部とを電気的に接続し、前記第1の半導体素子の前記一方の面と反対側の面と前記第3の厚板部とを電気的に接続し、前記第2の半導体素子の前記同一側の面と前記第2の厚板部とを電気的に接続し、前記第2の半導体素子の前記同一側の面と反対側の面と前記第4の厚板部とを電気的に接続する第3工程とを有する、半導体装置の製造方法。前記第1の薄板部を前記第1の厚板部から切断するとともに、前記第2の薄板部を前記第4の厚板部から切断し、切断した前記第1の薄板部と、切断した前記第2の薄板部とを接触させる第4工程と、接触している前記第1の薄板部と前記第2の薄板部とを電気的に接続する第5工程とを有する、請求項13に記載の半導体装置の製造方法。前記第1の厚板部の一方の面と、前記第2の厚板部の一方の面と、前記第1の薄板部の一方の面とは、面一であり、前記第1工程は、前記第1の厚板部の前記一方の面が前記第1の半導体素子と接するとともに、前記第2の厚板部の前記一方の面が前記第2の半導体素子と接するように、配置するものであり、前記第3の厚板部の一方の面と、前記第4の厚板部の一方の面と、前記第2の薄板部の一方の面とは、面一であり、前記第2工程は、前記第3の厚板部の前記一方の面が前記第1の半導体素子と接するとともに、前記第4の厚板部の前記一方の面が前記第2の半導体素子と接するように、配置するものである、請求項13又は14に記載の半導体装置の製造方法。前記第2の半導体素子は、前記第1の半導体素子と同種の半導体素子であり、前記第1の半導体素子の前記一方の面と、前記第2の半導体素子の前記同一側の面とには、第1の電極が形成されており、前記第1の半導体素子の前記一方の面と反対側の面と、前記第2の半導体素子の前記同一側の面と反対側の面とには、第2の電極が形成されており、前記第3工程は、前記第1の半導体素子の前記第1の電極と前記第1の厚板部とを電気的に接続し、前記第1の半導体素子の前記第2の電極と前記第3の厚板部とを電気的に接続し、前記第2の半導体素子の前記第1の電極と前記第2の厚板部とを電気的に接続し、前記第2の半導体素子の前記第2の電極と前記第4の厚板部とを電気的に接続するものである、請求項13乃至15のいずれか一項に記載の半導体装置の製造方法。前記第1の半導体素子及び前記第2の半導体素子は、IGBTであり、前記第1の電極は、コレクタ電極であり、前記第2の電極は、エミッタ電極である、請求項16に記載の半導体装置の製造方法。ところが、上述した半導体装置には、以下のような問題がある。ハイサイド側のIGBTとローサイド側のIGBTの一方が上下反転されており、他方が上下反転されていないため、IGBTを配置する際に、一方のIGBTを上下反転する工程が増加するという問題がある。また、IGBTの高位電源側の電極面にコレクタ電極が形成され、IGBTの低位電源側の電極面にエミッタ電極が形成されている場合、エミッタ電極側に、放熱又は高さ調整のためにスペーサが設けられる場合がある。そして、ハイサイド側のIGBTのエミッタ電極とスペーサとの間、及び、スペーサとミドルサイド板との間は、例えばはんだ接合により電気的かつ熱的に接続される。また、ローサイド側のIGBTのエミッタ電極とスペーサとの間、及び、スペーサとローサイド板との間も、例えばはんだ接合により電気的かつ熱的に接続される。前述したように、一方のIGBTが上下反転されていると、IGBTの各接合箇所の高さがハイサイド側とローサイド側とで異なる。例えばはんだ接合箇所のボイド検査をする場合等、接合箇所における接合状態を検査する際に、接合箇所の高さごとに焦点を定めて検査を行わなければならないため、検査時間が長くなるという問題がある。また、上記した課題は、IGBTを2個並列に接続してなる半導体装置にも共通の課題である。更に、上記した課題は、IGBTに限られず、他の三端子素子又は二端子素子を含めた各種の半導体素子を2個直列又は並列に接続してなる半導体装置にも共通の課題である。本発明は上記の点に鑑みてなされたものであり、半導体素子を配置する際に上下反転する工程が不要であり、検査時間を短縮可能な半導体装置及びその製造方法を提供することを目的とする。上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。第1の発明に係る半導体装置は、第1の半導体素子と、該第1の半導体素子の下面側の電極と電気的に接続されており、導電体よりなる第1の厚板部と、前記第1の半導体素子と並列に配置された第2の半導体素子と、該第2の半導体の下面側の電極と電気的に接続されており、導電体よりなる第2の厚板部と、前記第1の半導体素子の上面側の電極と電気的に接続されており、導電体よりなる第3の厚板部と、前記第2の半導体素子の上面側の電極と電気的に接続されており、導電体よりなる第4の厚板部と、前記第2の厚板部に設けられ、導電体よりなるとともに、前記第2の厚板部よりも薄い第1の薄板部と、前記第3の厚板部に設けられ、導電体よりなるとともに、前記第3の厚板部よりも薄い第2の薄板部とを有し、前記第1の薄板部と前記第2の薄板部とが、固着されて電気的に接続されている。第2の発明に係る半導体装置は、第1の発明に係る半導体装置において、前記第1の薄板部は、前記第2の厚板部の前記第1の厚板部側に設けられており、前記第2の薄板部は、前記第3の厚板部の前記第4の厚板部側に設けられており、前記第1の薄板部と前記第2の薄板部とは、前記第1の半導体素子の厚さ方向において、前記第1の厚板部の位置と前記第3の厚板部の位置との間の位置で、電気的に接続されている。第3の発明に係る半導体装置は、前記第1の薄板部と前記第2の薄板部とは、前記第1の半導体素子の厚さ方向において、前記第1の厚板部の位置と前記第3の厚板部の位置との中間の位置で、電気的に接続されている。第4の発明に係る半導体装置は、第1の発明に係る半導体装置において、前記第1の薄板部は、前記第2の厚板部の前記第1の厚板部側に設けられており、前記第2の薄板部は、前記第3の厚板部の前記第4の厚板部側に設けられており、前記第2の薄板部は、前記第3の厚板部の下面と同一平面を有して水平に延び、前記第1の薄板部は、前記第2の薄板部の下面に接触する接合面を形成するように上方に曲げられた形状部分を含む。第5の発明に係る半導体装置は、第1~3のいずれかの発明に係る半導体装置において、前記第1の半導体素子、前記第2の半導体素子、前記第1の薄板部及び前記第2の薄板部を覆うように樹脂がある。第6の発明に係る半導体装置は、第5の発明に係る半導体装置において、前記第1、第2、第3及び第4の厚板部のいずれかに電気的に接続され、前記樹脂の外部に露出する外部リードを有し、前記第1の薄板部及び前記第2の薄板部は、前記外部リード以上の厚さである。第7の発明に係る半導体装置は、第5又は第6の発明に係る半導体装置において、前記第1の厚板部上には、前記第1の半導体素子と所定間隔を有して第3の半導体素子が配置され、前記樹脂の側面は、前記第2の薄板部と反対側であって、前記所定間隔を含む範囲に、内側に凹んだ形状の凹部を有する。第8の発明に係る半導体装置は、第5~7の発明に係る半導体装置において、前記第2の厚板部上には、前記第2の半導体素子と前記所定間隔を有して第4の半導体素子が配置され、前記樹脂の側面は、前記第1の薄板部と反対側であって、前記所定間隔を含む範囲に、内側に凹んだ形状の凹部を有する。第9の発明に係る半導体装置は、第1~7の発明に係る半導体装置において、前記接合面の周囲に、溝が形成されている。第10の発明に係る半導体装置は、第1の半導体素子と、前記第1の半導体素子と同じ方向を向くとともに、前記第1の半導体素子の一方の面と同一側の面が、前記第1の半導体素子の前記一方の面と略面一になるように設けられた第2の半導体素子と、前記第1の半導体素子の前記一方の面と電気的に接続されており、導電体よりなる第1の厚板部と、前記第2の半導体素子の前記同一側の面と電気的に接続されており、導電体よりなる第2の厚板部と、前記第1の半導体素子の前記一方の面と反対側の面と電気的に接続されており、導電体よりなる第3の厚板部と、前記第2の半導体素子の前記同一側の面と反対側の面と電気的に接続されており、導電体よりなる第4の厚板部と、前記第1の厚板部及び前記第2の厚板部よりも薄い導電体よりなるとともに、前記第1の厚板部と前記第2の厚板部とを電気的に接続する第1の薄板部と、前記第3の厚板部及び前記第4の厚板部よりも薄い導電体よりなるとともに、前記第3の厚板部と前記第4の厚板部とを電気的に接続する第2の薄板部とを有する。第11の発明は、第10の発明に係る半導体装置において、前記第2の半導体素子は、前記第1の半導体素子と同種の半導体素子であり、前記第1の半導体素子の前記一方の面と、前記第2の半導体素子の前記同一側の面とには、第1の電極が形成されており、前記第1の半導体素子の前記一方の面と反対側の面と、前記第2の半導体素子の前記同一側の面と反対側の面とには、第2の電極が形成されており、前記第1の厚板部は、前記第1の半導体素子の前記第1の電極と電気的に接続されており、前記第2の厚板部は、前記第2の半導体素子の前記第1の電極と電気的に接続されており、前記第3の厚板部は、前記第1の半導体素子の前記第2の電極と電気的に接続されており、前記第4の厚板部は、前記第2の半導体素子の前記第2の電極と電気的に接続されている。第12の発明は、第11の発明に係る半導体装置において、前記第1の半導体素子及び前記第2の半導体素子は、IGBTであり、前記第1の電極は、コレクタ電極であり、前記第2の電極は、エミッタ電極である。第13の発明に係る半導体装置の製造方法は、第1の厚板部と、第2の厚板部と、前記第1の厚板部と前記第2の厚板部との間に設けられた、前記第1の厚板部及び前記第2の厚板部のいずれよりも薄い第1の薄板部とを含み、導電体よりなる第1の導電板を、前記第1の厚板部が第1の半導体素子の一方の面と接するとともに、前記第2の厚板部が、前記第1の半導体素子と同じ方向を向くように設けられた第2の半導体素子の前記一方の面と同一側の面と接するように、配置する第1工程と、第3の厚板部と、第4の厚板部と、前記第3の厚板部と前記第4の厚板部との間に設けられた、前記第3の厚板部及び前記第4の厚板部のいずれよりも薄い第2の薄板部とを含み、導電体よりなる第2の導電板を、前記第3の厚板部が前記第1の半導体素子の前記一方の面と反対側の面と接するとともに、前記第4の厚板部が前記第2の半導体素子の前記同一側の面と反対側の面と接するように、配置する第2工程と、前記第1の半導体素子の前記一方の面と前記第1の厚板部とを電気的に接続し、前記第1の半導体素子の前記一方の面と反対側の面と前記第3の厚板部とを電気的に接続し、前記第2の半導体素子の前記同一側の面と前記第2の厚板部とを電気的に接続し、前記第2の半導体素子の前記同一側の面と反対側の面と前記第4の厚板部とを電気的に接続する第3工程とを有する。第14の発明は、第13の発明に係る半導体装置の製造方法において、前記第1の薄板部を前記第1の厚板部から切断するとともに、前記第2の薄板部を前記第4の厚板部から切断し、切断した前記第1の薄板部と、切断した前記第2の薄板部とを接触させる第4工程と、接触している前記第1の薄板部と前記第2の薄板部とを電気的に接続する第5工程とを有する。第15の発明は、第13又は第14の発明に係る半導体装置の製造方法において、前記第1の厚板部の一方の面と、前記第2の厚板部の一方の面と、前記第1の薄板部の一方の面とは、面一であり、前記第1工程は、前記第1の厚板部の前記一方の面が前記第1の半導体素子と接するとともに、前記第2の厚板部の前記一方の面が前記第2の半導体素子と接するように、配置するものであり、前記第3の厚板部の一方の面と、前記第4の厚板部の一方の面と、前記第2の薄板部の一方の面とは、面一であり、前記第2工程は、前記第3の厚板部の前記一方の面が前記第1の半導体素子と接するとともに、前記第4の厚板部の前記一方の面が前記第2の半導体素子と接するように、配置するものである。第16の発明は、第13~15の発明のいずれかに係る半導体装置の製造方法において、前記第2の半導体素子は、前記第1の半導体素子と同種の半導体素子であり、前記第1の半導体素子の前記一方の面と、前記第2の半導体素子の前記同一側の面とには、第1の電極が形成されており、前記第1の半導体素子の前記一方の面と反対側の面と、前記第2の半導体素子の前記同一側の面と反対側の面とには、第2の電極が形成されており、前記第3工程は、前記第1の半導体素子の前記第1の電極と前記第1の厚板部とを電気的に接続し、前記第1の半導体素子の前記第2の電極と前記第3の厚板部とを電気的に接続し、前記第2の半導体素子の前記第1の電極と前記第2の厚板部とを電気的に接続し、前記第2の半導体素子の前記第2の電極と前記第4の厚板部とを電気的に接続するものである。第17の発明は、第16の発明に係る半導体装置の製造方法において、前記第1の半導体素子及び前記第2の半導体素子は、IGBTであり、前記第1の電極は、コレクタ電極であり、前記第2の電極は、エミッタ電極である。本発明によれば、半導体素子を配置する際に上下反転する工程が不要であり、検査時間を短縮可能である。次に、本発明を実施するための形態について図面と共に説明する。第1の実施の形態始めに、本発明の第1の実施の形態に係る半導体装置及びその製造方法を説明する。本実施の形態に係る半導体装置は、半導体素子として絶縁ゲートバイポーラトランジスタInsulated‐GateBipolarTransistor、以下IGBTというを有するものである。最初に、本実施の形態に係る半導体装置を説明する。図1は、本実施の形態に係る半導体装置の構成を模式的に示す断面図である。半導体装置100は、第1の半導体素子10、第2の半導体素子20、第1の厚板部31、第2の厚板部32、第1の薄板部33、第3の厚板部41、第4の厚板部42、第2の薄板部43、第1の制御電極端子51、第2の制御電極端子52、及び封止樹脂部53を有する。第1の半導体素子10と、第2の半導体素子20とは、同種のIGBTである。以降の説明では、第1の半導体素子10、第2の半導体素子20に代え、IGBT10、IGBT20と称する場合がある。IGBT10は、コレクタ電極11、エミッタ電極12、ゲート電極13を有する。コレクタ電極11は、一方の面10aに形成されている。エミッタ電極12、ゲート電極13は、面10aと反対側の面10bに形成されている。IGBT20は、コレクタ電極21、エミッタ電極22、ゲート電極23を有する。コレクタ電極21は、面10aと同一側の面20aに形成されている。エミッタ電極22、ゲート電極23は、面20aと反対側の面20bに形成されている。すなわち、IGBT20は、IGBT1010と同じ方向を向くように設けられている。IGBT20は、面20aが、IGBT10の面10aと略面一になるように設けられている。第1の厚板部31は、導電体よりなり、接合材11aを介し、IGBT10のコレクタ電極11と電気的に接続されている。第2の厚板部32は、導電体よりなり、接合材21aを介し、IGBT20のコレクタ電極21と電気的に接続されている。第1の厚板部31と、第2の厚板部32とは、等しい厚さにすることができる。第1の薄板部33は、第2の厚板部32の第1の厚板部31側に設けられており、導電体よりなるとともに、第1の厚板部31及び第2の厚板部32のいずれよりも厚さが薄い。図4を用いて後述するように、第1の厚板部31及び第2の厚板部32の厚さT1を例えば2~3mmとすることができ、第1の薄板部33の厚さT2を例えば0.5mmとすることができる。また、本実施の形態に係る半導体装置の製造方法で後述するように、第1の厚板部31と、第1の薄板部33が設けられた第2の厚板部32とは、第1のリードフレーム30が切断されたものである。従って、第1の厚板部31と、第2の厚板部32と、第1の薄板部33とは、同種の導電体により形成されていてもよく、第2の厚板部32と、第1の薄板部33とは、一体で形成されていてもよい。導電体として、例えば銅Cu、ニッケルNi、アルミニウムAl等の金属板、あるいは、これらの金属板の表面に銀Ag、金Au等のめっき処理を施したものを用いることができる。また、接合材11a、21aとして、例えば錫系のはんだを用いることができる。第3の厚板部41は、導電体よりなり、スペーサ14を介し、IGBT10のエミッタ電極12と電気的に接続されている。すなわち、第3の厚板部41は、接合材14aを介し、スペーサ14と電気的に接続されており、スペーサ14は、接合材12aを介し、IGBT10のエミッタ電極12と電気的に接続されている。第4の厚板部42は、導電体よりなり、スペーサ24を介し、IGBT20のエミッタ電極22と電気的に接続されている。すなわち、第4の厚板部42は、接合材24aを介し、スペーサ24と電気的に接続されており、スペーサ24は、接合材22aを介し、IGBT20のエミッタ電極22と電気的に接続されている。第2の薄板部43は、第3の厚板部41の第4の厚板部42側に設けられており、導電体よりなるとともに、第3の厚板部41及び第4の厚板部42のいずれよりも厚さが薄い。図4を用いて後述するように、第3の厚板部41及び第4の厚板部42の厚さT1を例えば2~3mmとすることができ、第2の薄板部43の厚さT2を例えば0.5mmとすることができる。また、本実施の形態に係る半導体装置の製造方法で後述するように、第3の厚板部41と、第2の薄板部43が設けられた第4の厚板部42とは、第2のリードフレーム40が切断されたものである。従って、第3の厚板部41と、第4の厚板部42と、第2の薄板部43とは、同種の導電体により形成されていてもよく、第3の厚板部41と、第2の薄板部43とは、一体で形成されていてもよい。導電体として、例えばCu、Ni、Al等の金属板、あるいは、これらの金属板の表面にAg、Au等のめっき処理を施したものを用いることができる。また、接合材12a、14a、22a、24aとして、例えば錫系のはんだを用いることができる。第1の薄板部33は、IGBT10、20の厚さ方向において、第2の厚板部32側から第4の厚板部42側へ屈曲されている。第2の薄板部43は、IGBT10、20の厚さ方向において、第3の厚板部41側から第1の厚板部31側へ屈曲されている。そして、第1の薄板部33と第2の薄板部43とは、IGBT10、20の厚さ方向において、第1の厚板部31の位置と第3の厚板部41の位置との中間の位置で、電気的に接続されている。すなわち、第1の薄板部33と第2の薄板部43とは、IGBT10、20の厚さ方向において、第2の厚板部32の位置と第4の厚板部42の位置との中間の位置で、電気的に接続されている。また、第1の薄板部33と第2の薄板部43とは、IGBT10、20の厚さ方向において、第2の厚板部32の位置と第3の厚板部41の位置との中間の位置で、電気的に接続されている。第1の制御電極端子51は、例えばAl線、Au線等よりなるボンディングワイヤ51aを介し、IGBT10のゲート電極13と電気的に接続されている。第2の制御電極端子52は、例えばAl線、Au線等よりなるボンディングワイヤ52aを介し、IGBT20のゲート電極23と電気的に接続されている。封止樹脂部53は、IGBT10、20、厚板部31、32、41、42、薄板部33、43、制御電極端子51、52の一部又は全部を封止するように設けられている。図1に示すように、例えばIGBT10、20は全部が封止されている。また、図1において、第1の薄板部33の下方及び第2の薄板部43の上方を封止樹脂部53が覆い、第1の薄板部33及び第2の薄板部43は表面上に露出しない構成となる。これにより、第1の厚板部31と第2の厚板部32との間の距離及び第3の厚板部41と第4の厚板部42との間の距離は、絶縁体である封止樹脂部53で満たされ、第1の厚板部31と第2の厚板部32との間及び第3の厚板部41と第4の厚板部42との間の沿面距離を確保することができ、絶縁性を高めることができる構成となっている。このように、本実施の形態に係る半導装置100においては、第1の厚板部31と第2の厚板部32との間の絶縁性及び第3の厚板部41と第4の厚板部42との間の距離の絶縁性が確保できるため、両者を接近させて配置させることが可能となり、半導体装置100a全体を小型に構成することができる。図2は、本実施の形態に係る半導体装置の構成を示す回路図である。なお、図2において、点線で囲まれた領域Iは、図1に示す半導体装置を含み、一点鎖線で囲まれた領域II、IIIは、それぞれIGBT10、20に相当する。図2に示す電気回路は、高位側電源と低位側電源との間にインバータ回路を設けたものである。そのうち、点線で囲まれた領域Iで示された電気回路は、IGBT10、20に加え、ダイオード15、25を含む。ダイオード15、25は、それぞれIGBT10、20と逆並列に接続されている。すなわち、点線で囲まれた領域Iで示された電気回路は、本実施の形態に係る半導体装置を含むインバータ回路である半導体モジュールに相当する。IGBT10のコレクタ電極11には、高位側電源に接続するための高位側電源接続端子16が電気的に接続されている。高位側電源接続端子16は、半導体装置100の第1の厚板部31に電気的に接続されている。IGBT20のエミッタ電極22には、低位側電源に接続するための低位側電源接続端子26が電気的に接続されている。低位側電源接続端子26は、半導体装置100の第4の厚板部42に電気的に接続されている。IGBT10のゲート電極13には、第1の制御電極端子51が電気的に接続されており、IGBT20のゲート電極23には、第2の制御電極端子52が電気的に接続されている。IGBT10のエミッタ電極12とIGBT20のコレクタ電極21との間には、出力端子54が電気的に接続されている。出力端子54は、半導体装置100の第2の厚板部32及び第3の厚板部41に電気的に接続されている。図3は、本実施の形態に係る半導体装置の構成を模式的に示す平面図である。図3は、図1を用いて説明した半導体装置を、図1における上方から、すなわち、厚板部41、42側から平面視した図である。IGBT10とIGBT20とは、互いに同じ方向を向くように並んで設けられている。IGBT10のエミッタ電極12側には、第3の厚板部41を介して第2の薄板部43が電気的に接続されている。IGBT20のコレクタ電極21側には、第2の厚板部32を介して第1の薄板部33が電気的に接続されている。第1の薄板部33と第2の薄板部43とは、平面視において重なるように配置されているとともに、電気的に接続されている。第1の制御電極端子51及び第2の制御電極端子52は、平面視において、半導体装置100の一方の側に設けられている。第1の制御電極端子51は、IGBT10のゲート電極13と電気的に接続されており、第2の制御電極端子52は、IGBT20のゲート電極23と電気的に接続されている。高位側電源接続端子16、低位側電源接続端子26、出力端子54は、半導体装置100の第1の制御電極端子51及び第2の制御電極端子52が設けられている側と反対側に設けられている。高位側電源接続端子16は第1の厚板部31と電気的に接続されており、低位側電源接続端子26は第4の厚板部42と電気的に接続されており、出力端子54は、第3の厚板部41および第2の厚板部32に電気的に接続されている。なお、図3を用いて説明した半導体装置100に、図2を用いて説明したダイオード15、25を加えたものは、図8を用いて後述する半導体モジュール110に相当する。次に、本実施の形態に係る半導体装置の製造方法を説明する。図4は、本実施の形態に係る半導体装置の製造方法で用いるリードフレームの構成を模式的に示す断面図である。なお、図4では、第1のリードフレーム30と、第2のリードフレーム40とを同一形状とする例について示す。図5及び図6は、本実施の形態に係る半導体装置の製造方法を模式的に示す断面図である。なお、図5及び図6において、図1と同一部分については、同一符号を付し、その説明は省略する場合がある。始めに、図5aに示す工程では、IGBT第1の半導体素子10と、IGBT第2の半導体素子20と、第1のリードフレーム30とを、配置する。図5aに示す工程では、まず、第1のリードフレーム30を配置する。図4に示すように、第1のリードフレーム30は、第1の厚板部31と、第2の厚板部32と、第1の薄板部33とを有する。第1の薄板部33は、第1の厚板部31と第2の厚板部32との間に設けられている。第1の厚板部31と、第2の厚板部32と、第1の薄板部33とは、一体で形成されている。前述したように、第1の薄板部33は、第1の厚板部31及び第2の厚板部32のいずれよりも厚さが薄い。例えば、第1の厚板部31及び第2の厚板部32の厚さT1を例えば2~3mmとすることができ、第1の薄板部33の厚さT2を例えば0.5mmとすることができる。また、第1のリードフレーム30は、例えばCu、Ni、Al等の金属板、あるいは、これらの金属板の表面にAg、Au等のめっき処理を施した導電体を、例えば圧延加工することによって形成されたものでもよい。なお、第1のリードフレーム30は、本発明における第1の導電板に相当する。また、第1の厚板部31の一方の面31a、第2の厚板部32の一方の面32a、第1の薄板部33の一方の面33aは、面一、すなわち、同一面を形成していてもよい。これにより、後述する図6aに示す工程で第1の薄板部33の面33aと反対側から押圧を加えることによって、第1の薄板部33と第1の厚板部31とを容易に切断できる。その後、第1の厚板部31の面31aが、接合材11aを介してIGBT10のコレクタ電極11と接するように、IGBT10を配置する。また、第2の厚板部32の面32aが、接合材21aを介してIGBT20のコレクタ電極21と接するように、IGBT20を配置する。すなわち、IGBT20は、IGBT10と同じ方向を向くように配置される。接合材11a、21aが例えば錫系のはんだよりなるときは、図5aに示す工程で、熱処理し、はんだ接合を行ってもよい。また、接合材11a、21aが例えば銅、アルミニウム等の金属箔であるときは、図5aに示す工程で、超音波接合を行ってもよい。また、接合は、図6aに示す工程の後、他の接合材による接合とまとめて行ってもよい。次いで、図5bに示す工程では、スペーサ14の一方の面が、接合材12aを介してIGBT10のエミッタ電極12と接するように、スペーサ14を配置する。また、スペーサ24の一方の面が、接合材22aを介してIGBT20のエミッタ電極22と接するように、スペーサ24を配置する。接合材12a、22aが例えば錫系のはんだよりなるときは、図5bに示す工程で、熱処理し、はんだ接合を行ってもよい。また、接合材12a、22aが例えば銅、アルミニウム等の金属箔であるときは、図5bに示す工程で、超音波接合を行ってもよい。また、接合は、図6aに示す工程の後、他の接合材による接合とまとめて行ってもよい。次いで、図5cに示す工程では、第3の厚板部41の面41aが、接合材14aを介してスペーサ14と接するとともに、第4の厚板部42の面42aが、接合材24aを介してスペーサ24と接するように、第2のリードフレーム40を配置する。図4に示すように、第2のリードフレーム40は、第3の厚板部41と、第4の厚板部42と、第2の薄板部43とを有する。第2の薄板部43は、第3の厚板部41と第4の厚板部42との間に設けられている。第3の厚板部41と、第4の厚板部42と、第2の薄板部43とは、一体で形成されている。前述したように、第2の薄板部43は、第3の厚板部41及び第4の厚板部42のいずれよりも厚さが薄い。例えば、第3の厚板部41及び第4の厚板部42の厚さT1を例えば2~3mmとすることができ、第2の薄板部43の厚さT2を例えば0.5mmとすることができる。また、第2のリードフレーム40は、例えばCu、Ni、Al等の金属板、あるいは、これらの金属板の表面にAg、Au等のめっき処理を施した導電体を、例えば圧延加工することによって形成されたものでもよい。なお、第2のリードフレーム40は、本発明における第2の導電板に相当する。また、第3の厚板部41の一方の面41a、第4の厚板部42の一方の面42a、第2の薄板部43の一方の面43aは、面一、すなわち、同一面を形成していてもよい。これにより、後述する図6aに示す工程で第2の薄板部43の面43aと反対側から押圧を加えることによって、第2の薄板部43と第4の厚板部42とを容易に切断できる。接合材14a、24aが例えば錫系のはんだよりなるときは、図5cに示す工程で、熱処理し、はんだ接合を行ってもよい。また、接合材14a、24aが例えば銅、アルミニウム等の金属箔であるときは、図5cに示す工程で、超音波接合を行ってもよい。また、接合は、図6aに示す工程の後、他の接合材による接合とまとめて行ってもよい。図5aから図5cの各部材の配置は、各部材を図示しない保持枠に保持することによって行ってもよい。このとき、図5aから図5cの順序は、任意に入れ替えることができる。従って、先に第2のリードフレーム40を配置し、次に、スペーサ14、24を配置し、次に、IGBT10、20を配置し、最後に第1のリードフレーム30を配置してもよい。あるいは、図示しない保持枠にまとめて保持することにより、第1のリードフレーム30、IGBT10、20、スペーサ14、24、第2のリードフレーム40をまとめて配置してもよい。次いで、図6aに示す工程では、第1の薄板部33を第1の厚板部31から切断するとともに、第2の薄板部43を第4の厚板部42から切断し、切断した第1の薄板部33と第2の薄板部43とを接触させる。図5cに示す構造体を保持した状態で、図示しないプレス機等により、第1の薄板部33と第2の薄板部43とを上下から挟むように押圧を加える。このとき、第1の薄板部33には面33aと反対側から押圧を加え、第2の薄板部43には面43aと反対側から押圧を加え、第1の薄板部33を第1の厚板部31から切断するとともに、第2の薄板部43を第4の厚板部42から切断する。そして、切断した第1の薄板部33と第2の薄板部43とを上下から挟むように押圧を加えることによって、第1の薄板部33と第2の薄板部43とを接触させる。第1の薄板部33を第1の厚板部31から選択的に切断し、第2の薄板部43を第4の厚板部42から選択的に切断するためには、あらかじめレーザ加工等により選択的に切断する工程を行ってもよい。あるいは、第1の薄板部33と第1の厚板部31との境界付近に押圧を加え、第2の薄板部43と第4の厚板部42との境界付近に押圧を加えることによって、選択的に切断してもよい。次いで、図6bに示す工程では、接触している第1の薄板部33と第2の薄板部43とを接合する。第1の薄板部33と第2の薄板部43とが、例えばCu、Al等の薄い金属板であるときは、超音波接合を行ってもよい。また、このとき、前述したように、接合材11a、12a、14a、21a、22a、24aを介する超音波接合とまとめて行ってもよい。あるいは、図6aに示す工程で、第1の薄板部33と第2の薄板部43とを、例えば錫系のはんだよりなる図示しない接合材を介して接触させておき、図6bに示す工程で、熱処理し、はんだ接合を行ってもよい。また、このとき、前述したように、接合材11a、12a、14a、21a、22a、24aを介するはんだ接合とまとめて行ってもよい。図6bに示す工程までの工程を行うことによって、IGBT10のコレクタ電極11を第1の厚板部31と電気的に接続し、IGBT10のエミッタ電極12を、スペーサ14を介して第3の厚板部41と電気的に接続する。また、第1の薄板部33と第2の薄板部43とを電気的に接続する。また、IGBT20のコレクタ電極21を第2の厚板部32と電気的に接続し、IGBT20のエミッタ電極22を、スペーサ24を介して第4の厚板部42と電気的に接続する。また、図6bに示す工程では、第1の制御電極端子51を配置し、IGBT10のゲート電極13と第1の制御電極端子51とを、例えばAl線、Au線等よりなるボンディングワイヤ51aを介して電気的に接続する。また、第2の制御電極端子52を配置し、IGBT20のゲート電極23と第2の制御電極端子52とを、例えばAl線、Au線等よりなるボンディングワイヤ52aを介して電気的に接続する。次いで、図6cに示す工程では、例えばエポキシ系樹脂を用いて、図6bに示す構造体を封止する。このとき、IGBT10、20、薄板部33、43は、全部が封止され、厚板部31、32、41、42、制御電極端子51、52は、一部が封止される。以上の工程を行うことによって、半導体装置100が完成する。次に、図7を参照し、本実施の形態に係る半導体装置が、半導体素子を配置する際に上下反転する工程が不要であり、検査時間を短縮可能なことについて、比較例と対比しながら説明する。図7は、比較例に係る半導体装置の構成を模式的に示す断面図である。比較例に係る半導体装置200は、IGBT10、IGBT20、第1の厚板部31、第2の厚板部32、第3の厚板部41、第4の厚板部42、第1の制御電極端子51、第2の制御電極端子52、封止樹脂部53を有する。IGBT20、第4の厚板部42、第1の制御電極端子51、第2の制御電極端子52、封止樹脂部53は、第1の実施の形態に係る半導体装置100のIGBT20、第4の厚板部42、第1の制御電極端子51、第2の制御電極端子52、封止樹脂部53とそれぞれ同一構造であり、説明を省略する。また、第2の厚板部32は、第1の厚板部31と一体に形成されている点を除き、第1の実施の形態に係る半導体装置100の第2の厚板部32と同一構造を有する。IGBT10は、スペーサ14との上下関係も含め、上下反転して設けられている点を除き、半導体装置100のIGBT10と同一構造を有する。第1の厚板部31は、第2の厚板部32と一体に形成されている点、及び、IGBT10のエミッタ電極12と電気的に接続されている点を除き、半導体装置100の第1の厚板部31と同一構造を有する。第3の厚板部41は、第2の厚板部32と電気的に接続されていない点、及び、IGBT10のコレクタ電極11と電気的に接続されている点を除き、半導体装置100の第3の厚板部41と同一構造を有する。すなわち、第3の厚板部41は、接合材11aを介して、IGBT10のコレクタ電極11と電気的に接続されている。第1の厚板部31は、接合材14a、スペーサ14、接合材12aを介して、IGBT10のエミッタ電極12と電気的に接続されている。比較例に係る半導体装置200の製造工程では、IGBT10を配置する際に、IGBT10を上下反転する工程が必要である。また、半導体装置200では、少なくとも接合材12aの高さと接合材22aの高さは等しくない。そのため、例えばはんだ接合箇所のボイド検査をする場合等、接合箇所における接合状態を検査する際に、接合材の高さごとに焦点を定めて検査を行わなければならず、検査時間が長くなる。一方、本実施の形態に係る半導体装置100では、IGBT10が上下反転しておらず、IGBT20と同じ方向を向いている。そのため、半導体装置100の製造工程において、IGBT10を配置する際に、IGBT10を上下反転する工程が不要である。また、半導体装置100では、接合材12aの高さと接合材22aの高さは等しい。また、接合材11aの高さと接合材21aの高さも等しく、接合材14aの高さと接合材24aの高さも等しい。すなわち、IGBT10、20の厚さ方向において、接合材11aの位置と接合材21aの位置は同じ位置であり、接合材12aの位置と接合材22aの位置は同じ位置であり、接合材14aの位置と接合材24aの位置は同じ位置である。そのため、半導体装置100の製造工程において、接合箇所における接合状態を検査する際に焦点を定める高さ位置の数が少なくなり、検査時間を短縮可能である。図8は、本実施の形態に係る半導体装置を備えたパワーコントロールユニットの構成を示す斜視図である。図8に示すように、パワーコントロールユニット300は、半導体モジュール部310及び制御基板320を有する。半導体モジュール部310は、図3を用いて説明した半導体装置100と、図2を用いて説明したダイオード15、25とを含む半導体モジュール110を複数積層してなる。半導体モジュール110を積層する方向として、例えばIGBT10のコレクタ電極11側からエミッタ電極12側に向かう方向とすることができる。また、この方向は、IGBT20のコレクタ電極21側からエミッタ電極22側に向かう方向と同一の方向である。制御基板320は、半導体モジュール部310の、各半導体モジュール110の第1の制御電極端子51を含む各種の制御電極端子よりなる第1のリード部101側に設けられている。この制御基板320が設けられている側は、半導体モジュール110の、第2の制御電極端子52を含む各種の制御電極端子よりなる第2のリード部102側と同一側である。第1のリード部101及び第2のリード部102のそれぞれの制御電極端子は、制御基板320に形成された図示しないスルーホールを通って制御基板320に接続されている。半導体モジュール110の第1のリード部101及び第2のリード部102が設けられている側と反対側には、図3を用いて説明した半導体装置100の高位側電源接続端子16、低位側電源接続端子26、出力端子54が設けられている。なお、半導体モジュール110のIGBT10、IGBT20が設けられている領域の周りに、図示しない冷却機構が設けられていてもよい。3つの半導体モジュール110を、各半導体モジュール110の各出力端子54が、それぞれU相、V相、W相となるように積層したものを、半導体モジュール部310aとする。このような3つの半導体モジュール110よりなる半導体モジュール部310aを、高位側電源及び低位側電源よりなる直流電源からの電力を、3相交流よりなる電力に変換し、例えば1つの交流モータを駆動するためのインバータ回路として用いることができる。そして、半導体モジュール部310aを複数積層し、制御基板320と組み合わせることで、複数の交流モータを駆動するためのパワーコントロールユニット300を構成することができる。上記したパワーコントロールユニット300は、車両用を始めとして、鉄道用、エアコン用、エレベータ用、冷蔵庫用その他各種の用途に用いることができる。また、パワーコントロールユニット300を構成する半導体モジュール110は、インバータ回路を構成する半導体モジュールに限定されず、例えばDC/DC昇圧コンバータ等の各種の回路を構成するものであってもよい。上記したパワーコントロールユニット300も、半導体装置100を備えているため、半導体素子を配置する際に上下反転する工程が不要であり、検査時間を短縮可能である。なお、本実施の形態では、第1の半導体素子及び第2の半導体素子として同一の種類のIGBTを用いる例について説明した。しかし、第1の半導体素子と第2の半導体素子として、IGBTに代え、FETFieldEffectTransistor;電界効果トランジスタ、バイポーラトランジスタ等各種の三端子素子を用いることができる。また、本実施の形態では、第1の半導体素子と第2の半導体素子とが異なる種類の半導体素子であってもよい。第1の実施の形態の変形例次に、本発明の第1の実施の形態の変形例に係る半導体装置及びその製造方法を説明する。本変形例に係る半導体装置は、半導体素子が二端子素子である点で、第1の実施の形態に係る半導体装置と相違する。図9は、本変形例に係る半導体装置の構成を模式的に示す断面図である。半導体装置100aは、第1の半導体素子10、第2の半導体素子20、第1の厚板部31、第2の厚板部32、第1の薄板部33、第3の厚板部41、第4の厚板部42、第2の薄板部43、及び封止樹脂部53を有する。半導体装置100aは、第1の半導体素子10、第2の半導体素子20が、それぞれゲート電極を有しない点を除き、半導体装置100のIGBT10、20と同一構造を有しており、同一構造についての説明を省略する。第1の半導体素子10は、電極11、電極12を有する。電極11は、一方の面10aに形成されており、電極12は、面10aと反対側の面10bに形成されている。第2の半導体素子20は、電極21、電極22を有する。電極21は、面10aと同一側の面20aに形成されており、電極22は、面20aと反対側の面20bに形成されている。すなわち、第2の半導体素子20は、第1の半導体素子10と同じ方向を向くように設けられている。第1の厚板部31は、接合材11aを介し、第1の半導体素子10の電極11と電気的に接続されている。第2の厚板部32は、接合材21aを介し、第2の半導体素子20の電極21と電気的に接続されている。第3の厚板部41は、スペーサ14を介し、第1の半導体素子10の電極12と電気的に接続されている。第4の厚板部42は、スペーサ24を介し、第2の半導体素子20の電極22と電気的に接続されている。本変形例に係る半導体装置100aでも、半導体素子10、20は、いずれも上下反転しておらず、互いに同じ方向を向いている。そのため、半導体装置100aの製造工程において、半導体素子10を配置する際に、半導体素子10を上下反転する工程が不要である。また、半導体装置100aでも、接合材12aの高さと接合材22aの高さは等しい。また、接合材11aの高さと接合材21aの高さも等しく、接合材14aの高さと接合材24aの高さも等しい。すなわち、半導体素子10、20の厚さ方向において、接合材11aの位置と接合材21aの位置は同じ位置であり、接合材12aの位置と接合材22aの位置は同じ位置であり、接合材14aの位置と接合材24aの位置は同じ位置である。そのため、接合箇所における接合状態を検査する際に焦点を定める高さ位置の数が少なくなり、検査時間を短縮可能である。更に、半導体装置100aにおいて、第1の薄板部33の下方及び第2の薄板部43の上方を封止樹脂部53が覆い、第1の薄板部33及び第2の薄板部43は表面上に露出しない構成となる。これにより、第1の厚板部31と第2の厚板部32との間の距離及び第3の厚板部41と第4の厚板部42との間の距離は、絶縁体である封止樹脂部53で満たされ、第1の厚板部31と第2の厚板部32との間及び第3の厚板部41と第4の厚板部42との間の沿面距離を確保することができ、絶縁性を高めることができる構成となっている。このように、本変形例に係る半導装置100aにおいては、第1の厚板部31と第2の厚板部32との間の絶縁性及び第3の厚板部41と第4の厚板部42との間の距離の絶縁性が確保できるため、両者を接近させて配置させることが可能となり、半導体装置100a全体を小型に構成することができる。本変形例に係る半導体装置についても、パワーコントロールユニットを構成することができ、第1の実施の形態で説明したパワーコントロールユニットと同様の効果が得られる。なお、本変形例では、第1の半導体素子及び第2の半導体素子として、ダイオード等各種の二端子素子を用いることができる。また、本変形例でも、第1の半導体素子と第2の半導体素子とが異なる種類の半導体素子であってもよい。また、第1の半導体素子10を予め上下反転した状態で準備しておき、準備した第1の半導体素子10をそのまま配置するようにしてもよい。すなわち、第1の厚板部31が第1の半導体素子10の電極12と電気的に接続され、第3の厚板部41が第1の半導体素子10の電極11と、スペーサ14を介して電気的に接続されるようにしてもよい。このような場合にも、半導体素子を配置する際に上下反転する工程が不要であり、検査時間を短縮可能となる。第2の実施の形態次に、本発明の第2の実施の形態に係る半導体装置及びその製造方法を説明する。本実施の形態に係る半導体装置は、2つの半導体素子が並列に接続されている点で、第1の実施の形態に係る半導体装置と相違する。最初に、本実施の形態に係る半導体装置を説明する。図10は、本実施の形態に係る半導体装置の構成を模式的に示す断面図である。半導体装置100bは、第1の半導体素子10、第2の半導体素子20、第1の厚板部31、第2の厚板部32、第1の薄板部33、第3の厚板部41、第4の厚板部42、第2の薄板部43、第1の制御電極端子51、第2の制御電極端子52、及び封止樹脂部53を有する。半導体装置100bは、第1の厚板部31と第2の厚板部32とが第1の薄板部33を介して電気的に接続されている点、及び、第3の厚板部41と第4の厚板部42とが第2の薄板部43を介して電気的に接続されている点を除き、第1の実施の形態に係る半導体装置100と同一構造を有しており、同一構造についての説明を省略する。第1の厚板部31と、第2の厚板部32と、第1の薄板部33とは、一体で形成されており、第1のリードフレーム30を構成している。第3の厚板部41と、第4の厚板部42と、第2の薄板部43とは、一体で形成されており、第2のリードフレーム40を構成している。第1のリードフレーム30、第2のリードフレーム40は、図4を用いて前述した第1の実施の形態における第1のリードフレーム30、第2のリードフレーム40と同一の形状を有する。図11は、本実施の形態に係る半導体装置の構成を示す回路図である。なお、図11において、点線で囲まれた領域Iは、図10に示す半導体装置を含み、一点鎖線で囲まれた領域II、IIIは、それぞれIGBT10、20に相当する。図11に示す電気回路は、高位側電源と低位側電源との間に、図2に示されたインバータ回路を2つ並列に接続して設けたものである。そのうち、点線で囲まれた領域Iで示された電気回路は、IGBT10、20に加え、ダイオード15、25を含む。ダイオード15、25は、それぞれIGBT10、20と逆並列に接続されている。すなわち、点線で囲まれた領域Iで示された電気回路は、本実施の形態に係る半導体装置を含む半導体モジュールの高位側の部分に相当する。IGBT10のコレクタ電極11、及び、IGBT20のコレクタ電極21には、高位側電源に接続するための高位側電源接続端子16が電気的に接続されている。高位側電源接続端子16は、半導体装置100bの第1のリードフレーム30に電気的に接続されている。IGBT10のエミッタ電極12、及び、IGBT20のエミッタ電極22には、出力端子54が電気的に接続されている。出力端子54は、半導体装置100bの第2のリードフレーム40に電気的に接続されている。IGBT10のゲート電極13に第1の制御電極端子51が電気的に接続されており、IGBT20のゲート電極23に第2の制御電極端子52が電気的に接続されているのは、第1の実施の形態に係る半導体装置100と同様である。本実施の形態では、第1の厚板部31と第2の厚板部32とが、第1の薄板部33を介して接続されている。また、第3の厚板部41と第4の厚板部42とが、第2の薄板部43を介して接続されている。第1の薄板部33は、第1の厚板部31と第2の厚板部32のいずれよりも薄いため、第1の厚板部31と第2の厚板部32の高さがずれた場合等に発生する応力を吸収することができる。また、第2の薄板部43は、第3の厚板部41と第4の厚板部42のいずれよりも薄いため、第3の厚板部41と第4の厚板部42の高さがずれた場合等に発生する応力を吸収することができる。次に、本実施の形態に係る半導体装置の製造方法を説明する。本実施の形態に係る半導体装置の製造方法は、図6a~図6cを除き、図5a~図6cを用いて説明した第1の実施の形態に係る半導体装置の製造方法と同様であり、同様の工程についての説明を省略する。本実施の形態では、図5cに示す工程の後、図6a~図6cに示す工程に代え、図12a及び図12bに示す工程を行う。図12は、本実施の形態に係る半導体装置の製造方法を模式的に示す断面図である。なお、図12において、図10と同一部分については、同一符号を付し、その説明は省略する場合がある。図12aに示す工程では、第1のリードフレーム30及び第2のリードフレーム40を切断しない。そして、第1の制御電極端子51を配置し、IGBT10のゲート電極13と第1の制御電極端子51とを、例えばAl線、Au線等よりなるボンディングワイヤ51aを介して電気的に接続する。また、第2の制御電極端子52を配置し、IGBT20のゲート電極23と第2の制御電極端子52とを、例えばAl線、Au線等よりなるボンディングワイヤ52aを介して電気的に接続する。また、図12aに示す工程よりも前の工程で接合を行っていないときは、例えばはんだ接合、超音波接合等により、IGBT10のコレクタ電極11を第1の厚板部31と電気的に接続し、IGBT10のエミッタ電極12を、スペーサ14を介して第3の厚板部41と電気的に接続する。また、IGBT20のコレクタ電極21を第2の厚板部32と電気的に接続し、IGBT20のエミッタ電極22を、スペーサ24を介して第4の厚板部42と電気的に接続する。次いで、図12bに示す工程では、図6cに示す工程と同様に、例えばエポキシ系樹脂を用いて、図12aに示す構造体を封止する。以上の工程を行うことによって、半導体装置100bが完成する。本実施の形態に係る半導体装置100bでも、IGBT10、20は、いずれも上下反転しておらず、互いに同じ方向を向いている。そのため、半導体装置100bの製造工程において、IGBT10を配置する際に、IGBT10を上下反転する工程が不要である。また、半導体装置100bでも、接合材12aの高さと接合材22aの高さは等しい。また、接合材11aの高さと接合材21aの高さも等しく、接合材14aの高さと接合材24aの高さも等しい。すなわち、IGBT10、20の厚さ方向において、接合材11aの位置と接合材21aの位置は同じ位置であり、接合材12aの位置と接合材22aの位置は同じ位置であり、接合材14aの位置と接合材24aの位置は同じ位置である。そのため、接合箇所における接合状態を検査する際に焦点を定める高さ位置の数が少なくなり、検査時間を短縮可能である。本実施の形態に係る半導体装置についても、パワーコントロールユニットを構成することができ、第1の実施の形態で説明したパワーコントロールユニットと同様の効果が得られる。なお、本実施の形態でも、第1の半導体素子及び第2の半導体素子として同一の種類のIGBTを用いる例について説明した。しかし、第1の半導体素子と第2の半導体素子として、IGBTに代え、FET、バイポーラトランジスタ等各種の三端子素子を用いてもよい。また、本実施の形態でも、第1の半導体素子及び第2の半導体素子として、ダイオード等各種の二端子素子を用いてもよい。また、本実施の形態でも、第1の半導体素子と第2の半導体素子とが異なる種類の半導体素子であってもよい。第3の実施の形態図13は、本発明の第3の実施の形態に係る半導体装置100cの一例を示した外観斜視図である。なお、第3の実施の形態において、今まで説明した実施の形態における構成要素と同様の構成要素には同一の参照符号を付し、その説明を省略するものとする。図13において、第3の実施の形態に係る半導体装置100cは、第3の厚板部41と、第4の厚板部42と、封止樹脂55と、高電位側電源接続端子16と、低電位側電源接続端子26と、出力端子54と、第1の制御電極端子51と、第2の制御電極端子52とを備える。図13において、第3の厚板部41、第4の厚板部42及び封止樹脂55で形成された中央の部分は、内部に第1の半導体素子10及び第2の半導体素子20を含む半導体素子搭載部分であり、高電位側電源接続端子16、低電位側電源接続端子26及び出力端子54は、外部からの電源供給と、外部への信号出力を行う外部端子部分であり、第1の制御電極端子51及び第2の制御電極端子52は、信号が入力される信号入力端子部分である。なお、図13において、低電位側電源接続端子26が中央に配置され、出力端子54が右側に配置されている点で、第1の実施形態の図1に示した電極構成の配置と異なっているが、実質的な回路構成は第1の実施形態と同様であるので、同一の参照符号を付し、その説明を省略する。図14は、図13のAA断面を示した第3の実施の形態に係る半導体装置100cの断面構成図である。図14において、第3の実施の形態に係る半導体装置は、第1の半導体素子10と、第2の半導体素子20と、第1の厚板部31と、第2の厚板部32と、第3の厚板部41と、第4の厚板部42と、スペーサ14、24と、第1の薄板部34と、第2の薄板部44と、封止樹脂55とを備える。図14においては、図1、5、6、7、9、10及び12と異なり、第1の半導体素子10、第2の半導体素子20及びスペーサ14、24の上下に配置された種々の電極の記載は省略されているが、図1、5、6、7、9、10及び12と同様の構成を有し、第1の半導体素子10、第2の半導体素子20及びスペーサ14、24の上下に種々の電極が設けられた構成とされてもよい。図14においては示されていないが、第1の半導体素子10の上面側と下面側にそれぞれ電極が設けられ、上面側がエミッタ電極、下面側がコレクタ電極である点は、今までの実施の形態と同様である。よって、第1の厚板部31は第1の半導体素子10のコレクタ電極に電気的に接続され、スペーサ14及び第3の厚板部14は第1の半導体素子10のエミッタ電極と電気的に接続される。同様に、第2の半導体素子20の上面側にはエミッタ電極、下面側にはコレクタ電極が設けられ、第2の厚板部32は第2の半導体素子のコレクタ電極と電気的に接続され、スペーサ24及び第4の厚板部42は第2の半導体素子20のエミッタ電極に電気的に接続される。また、第1の薄板部34は、第2の半導体素子20の下の第2の厚板部32から第1の半導体素子10側に向かって延びるように設けられ、第2の薄板部44は、第1の半導体素子10の上の第3の厚板部41から第2の半導体素子20側に向かって延びるように設けられている。つまり、第1の薄板部34は、第2の半導体素子20のコレクタ電極に電気的に接続され、第2の薄板部44は、第1の半導体素子10のエミッタ電極に電気的に接続されている。第1の実施の形態に係る半導体装置100、100aにおいては、第1の薄板部33が上側に曲げられ、第2の薄板部43が下側に曲げられ、第1の厚板部31と第3の厚板部41との間隔の略中間の位置で第1の薄板部33と第2の薄板部43とが接合されていたが、第3の実施の形態に係る半導体装置100cにおいては、第2の薄板部44が第3の厚板部41の下面と同一面を有して水平に延び、第1の薄板部34のみが上方に曲げられて第2の薄板部44の下面に接合している点で、第1の実施の形態に係る半導体装置100、100aと異なっている。なお、第1の半導体素子10、第2の半導体素子20、第1の厚板部31、第2の厚板部32、第3の厚板部41、第4の厚板部42、第1の薄板部34及び第2の薄板部44は、第1の厚板部31及び第2の厚板部32の下面と、第3の厚板部41及び第4の厚板部42の上面のみが露出するように封止樹脂55でモールド成形されている。なお、第3の厚板部41の上面よりも高さが低い第2の薄板部44の上面上には、封止樹脂55が回り込み、第2の薄板部44を覆っている。第3の実施の形態に係る半導体装置100cの回路図は、第1の実施の形態に係る半導体装置100の図2に示した回路図と同様になる。よって、第3の実施の形態に係る半導体装置100cの回路構成についての詳細な説明は省略する。次に、第3の実施の形態に係る半導体装置100cの具体的な構成及び機能について、個々の構成及び機能に焦点を当ててより詳細に説明する。図15は、本発明の第3の実施の形態に係る半導体装置100cの第1の薄板部同士の接合部を示した拡大図である。図15において、第1の薄板部34と第2の薄板部44との接合部が示され、第1の薄板部34の上面にある接合面34aと第2の薄板部44の下面にある接合面44aとが接合された状態が示されている。第2の薄板部44が、第3の厚板部41から下面を同一面として水平に延びているのに対し、第1の薄板部34は、第2の薄板部44と接合面34aを形成するように上側に曲げられた形状を有している。ここで、第2の薄板部44の接合面44aと第1の薄板部34の接合面34aとの接合は、はんだ等の接合材で行われるが、その際に、余分な接合材を吸収すべく、接合面44aの周囲に溝45が設けられている。溝45は、接合面44aの周囲を囲むように第1の薄板部34の下面に形成される。一般に、はんだ等の接合材の量を調整するのは極めて難しく、接合の際に用いられる接合材は、接合に必要な量よりも余分に供給される場合がある。そのような場合であっても、余剰の接合材を吸収できるように、第1の薄板部44の接合面44aの周囲には接合材吸収用の溝45が設けられ、余剰接合材を吸収することができる。また、一般に溝45を形成する加工は容易であるため、高精度の溝45を形成することができる。このように、第3の実施の形態に係る半導体装置100cによれば、薄板部44の接合面44aの周囲に溝45を形成することにより、余分な接合材を吸収し、必要な電気的接続を確実に行うことができる。図16は、本発明の第3の実施の形態に係る半導体装置の下側の厚板部及び薄板部の構成を示した斜視図である。図16において、第1の厚板部31と、第2の厚板部32及びこれに一体化された第1の薄板部34が示されている。また、第1の厚板部31から手前側には、高電位側電源接続端子16が延びており、第1の厚板部31の奧側には、第1の制御電極端子51が設けられている。同様に、第2の厚板部32から手前側には出力端子54が延び、奥側には第2の制御電極端子52が設けられている。更に、高電位側電源接続端子16と出力端子54との間には、低電位側電源接続端子26が設けられている。なお、低電位側電源接続端子26は、上側に配置される第4の厚板部42に電気的に接続される接続端子であるが、図13と対応させて示してある。かかる構成を有する下側の電極において、第2の厚板部32と第1の薄板部34とは、互いに形状及び厚さが異なるため、全体として異なる形状の金属板からなる異形材として構成されている。第2の厚板部32は、第2の半導体素子20のコレクタ電極に接続された電極であるとともに、第2の半導体素子20で発生した熱を放射する放熱板としても機能する。それ故、第2の厚板部32は、第2の半導体素子20の下面全体よりも広い面積を有し、第2の半導体素子10の真下に設けられるとともに、厚く構成されている。一方、第1の薄板部34は、第2の厚板部32を第3の厚板部41に接続するための内部接続リードとしての機能を果たすが、本実施の形態に係る半導体装置100cにおいては、第2の厚板部32と一体的に構成されているため、銅の使用量を低減することができ、材料コストを低減することができる。また、第1の薄板部34は、並列に隣接して配置された第1の半導体素子10と第2の半導体素子20の上下の電極を直接的に電極片で接続する構造を有しているので、電気的に短い配線となっている。つまり、リード線等を用いると、長い配線を引き回す構成となり、リード線の電気抵抗及びインダクタンスが増加し、半導体装置100cの回路動作が遅くなってしまうが、本実施の形態に係る半導体装置100cにおいては、配線長が短く、断面積がリード線より大きい短い電極片状の第1の薄板部34を用いて接続しているので、電気抵抗及びインダクタンスを低減させ、回路動作を高速化することができる。また、図16において、第1の薄板部34は、内部の第1の半導体素子10と第2の半導体素子20の電気的接続を行っているので、内部リード34と呼んでもよいこととする。また、手前側の高電位側電源接続端子16、低電位側電源接続端子26及び出力端子54は、モールド成形により樹脂封止されたときに外部に露出する部分であり、外部との電気的接続を行っているので、外部リード16、26、54と呼んでもよいこととする。そうすると、内部リード34と、外部リード16、26、54と、第1及び第2の厚板部31、32との関係は、1式のようになる。外部リード16、26、54≦内部リード34<厚板部31、321つまり、内部リード34は、外部リード16、26、54以上の厚さであり、第1及び第2の厚板部31、32よりも厚さが薄い構成を有する。内部リード34を外部リード16、26、54以上の厚さに構成したのは、内部リード34によるインダクタンスを低減させ、半導体パッケージ内部のインダクタンスを低減させるためである。つまり、第1の半導体素子10と第2の半導体素子20との接続を行う内部リード34は、厚さが厚い方が、電気抵抗及びインダクタンスが低くなるので、電気的には有利であり、回路動作を安定化及び高速化することができる。しかしながら、厚すぎると曲げ加工も困難になり、また、封止樹脂55で表面を覆うことが困難になる。よって、加工の容易さや封止樹脂55による絶縁性の確保を考慮しつつ、内部リード34を最大限厚く構成することが好ましいので、1式のような関係を満たすようにする。なお、外部リード16、26、54の厚さは、0.3~0.7mmの範囲にあってもよく、例えば、0.5mmとしてもよい。また、内部リード34の厚さは、0.7~1.2mmの範囲にあってもよく、例えば、1.0mmとしてもよい。また、第1及び第2の厚板部31、32は、1.7~3.5mmの範囲にあってもよく、例えば、2.0~3.0mmの厚さとしてもよい。なお、第1及び第2の厚板部31、32と第3及び第4の厚板部41、42は、総て同じ厚さである場合が多いので、1式の厚板部は、厚板部31、32、41、42と書き直すことができる。また、図16において、第1及び第2の制御電極端子51、52は、外部リード16、26、54と同程度の薄板部として構成されてよく、例えば、外部リード16、26、54が0.5mmの場合には、第1及び第2の制御電極端子51、52も0.5mm程度に形成されてよい。図14には、上側にある第2の薄板部44の厚さの関係も考慮して本実施の形態に係る半導体装置100cの断面構成が示されている。図14において、第2の薄板部44と第1の薄板部34との接合部の断面構成が示されているが、第1の薄板部34は、第2の薄板部44よりもやや厚く構成されている。このように、第1の薄板部34と第2の薄板部44との厚さを異ならせて構成してもよい。接合部においては、接合後の全体の厚さが厚くなっていればよく、電気的には、第1の薄板部34の方が第2の薄板部44より厚くても、また逆に、第2の薄板部44の方が第1の薄板部34より厚くても、また両者が等しい厚さであっても、何ら影響は無い。よって、加工が容易となる構成を採用することができるが、第2の薄板部44の上方には、封止樹脂55が第2の薄板部44を覆い、絶縁性を確保する構成であることが好ましい。また、加工的には、上側の第3及び第4の厚板部41、42の一部をより薄く加工する方が容易である。よって、上側の第2の薄板部44においては、2式の関係を満たすことが好ましい。外部リード16、26、54≦内部リード44<厚板部41、422つまり、内部リードである第2の薄板部44が、外部リード16、26、54以上の厚さであり、厚板部41、42よりも小さい厚さであるように構成する。例えば、外部リード16、26、54が0.5mmのときに、内部リード44も外部リード16、26、54と同様に0.5mmとし、厚板部41、42を2.0~3.0mmの厚さとするようにしてもよい。また、2式において、厚板部31、32、41、42と書き直してもよいことは、1式と同様である。このように、内部リード34、44が外部リード16、26、54以上の厚さを有し、かつ、厚板部31、32、41、42よりも小さい厚さを有するように構成することにより、パッケージ内部のインダクタンスを低減させることができる。また、図16から、第1の厚板部31と第2の厚板部32とは、隣接した状態で並列して配置され、比較的近い距離で配置されていることが分かる。同様に、図14から、第3の厚板部41と第4の厚板部42も、同様に隣接した状態で、比較的近い距離で配置されていることが分かる。第2の薄板部44は、このような近い距離を直接接続しているので、第3の厚板部41と第4の厚板部42の互いに対向する側面側に設けられ、対向面に向かって水平に延びた構成となっている。一方、図13には、第3の実施の形態に係る半導体装置のモールド成形後の構成が示されているが、半導体装置100cがモールド成形されたときには、第2の薄板部44の上方を封止樹脂55が覆い、第2の薄板部44は表面上に露出しない構成となる。これにより、第3の厚板部41と第4の厚板部42との間の距離は、絶縁体である封止樹脂55で満たされ、第3の厚板部41と第4の厚板部42との間の沿面距離を確保することができ、絶縁性を高めることができる構成となっている。このように、第3の実施の形態に係る半導装置100cにおいては、第3の厚板部41と第4の厚板部42との間の距離の絶縁性が確保できるため、両者を接近させて配置させることが可能となり、半導体装置100c全体を小型に構成することができる。図17は、本発明の第3の実施の形態に係る半導体装置の樹脂封止後の完成品の一例を示した図である。図17において、半導体装置の本体は封止樹脂55でモールド成形されているが、第1及び第2の半導体素子10、20とダイオード15、25が存在し、第3及び第4の厚板部41、42で覆われた箇所の上には、ヒートシンク70、71が搭載されている。また、長手方向の片側には、高電位側電源接続端子16と、低電位側電源接続端子26と、出力端子54が封止樹脂55から露出して設けられ、他方の片側には第1及び第2の制御電極端子51、52が封止樹脂55から露出して設けられている。ここで、封止樹脂55は、ヒートシンク70、71の外側の側面に、内側に水平方向に窪んだ凹形状の凹部56を有する。凹部56は、第1の半導体素子10とダイオード15とが配置された間の箇所、及び第2の半導体素子20とダイオード25とが配置された間の箇所を含む範囲に形成される。凹部56は、封止樹脂55を用いてモールド成形する際、エアー巻き込みを防ぎ、ボイドの発生を防止するための構成である。以下、その具体的内容について説明する。図18は、本発明の第3の実施の形態に係る半導体装置100cの内部構造を示した斜視図である。図18において、第1の厚板部31上に第1の半導体素子10と、第3の半導体素子であるダイオード15とが、長手方向に間隔dを有して配置されている。同様に、第2の厚板部32上に、第2の半導体素子20と、第4の半導体素子であるダイオード25とが、やはり長手方向に間隔dを有して配置されている。図20で示した凹部56は、間隔dが存在する範囲を含むように、封止樹脂55の外側の側面に形成される。なお、第1の制御電極端子51は、例えばAl線、Au線等よりなるボンディングワイヤ51aを介し、IGBT10のゲート電極13と電気的に接続されている。同様に、第2の制御電極端子52は、例えばAl線、Au線等よりなるボンディングワイヤ52aを介し、IGBT20のゲート電極23と電気的に接続されている。図19は、溶解した封止樹脂55を金型に流入させてモールド成形を行う際の樹脂流動解析結果を示した図である。図19aは、凹部56の存在しない従来の半導体装置のモールド成形時の樹脂流動解析結果を示した図である。図19aにおいて、封止樹脂55が、第1の半導体素子10と第2の半導体素子20との間の中央部分から流れ込む流れと、第1の半導体素子10及び第2の半導体素子20の外側から流れ込む流れが存在し、合流部Jにおいて両者が合流する状態が示されている。ここで、第1及び第2の半導体素子10、20の外側の流れと、中央から合流部Jに向かって流れる流れを比較すると、外側の流れの方が合流部Jに早く到達していることが分かる。この場合、外側の流れが先に合流部Jに到達して外側に壁が出来た後、中央から合流部Jに封止樹脂55が流れ込むため、中央から合流部Jに流れ込む際に外側に押し出すエアーは、外側の流れで壁にぶつかるので、逃げ道が無く、そのままボイドとなってしまうおそれがある。つまり、合流部Jでエアーを巻き込み、封止樹脂55内にボイドが残留するおそれがある。図19bは、凹部56の存在する第3の実施の形態に係る半導体装置のモールド成形時の樹脂流動解析結果を示した図である。第3の実施の形態に係る半導体装置100cにおいては、図17及び図18で説明したように、金型の形状が側面において内側に突出する形状となっており、第1の半導体素子10と第3の半導体素子15との間隔d及び第2の半導体素子20と第4の半導体素子25との間隔dと外側の金型の側壁との間の流路が狭い形状となっている。そうすると、第1、第2、第3及び第4の半導体素子10、15、20、25の外側を流れる封止樹脂55の流れる速度が遅くなり、合流部Jには、中央からの流れと略同時のタイミングで到達することになる。この時、中央からの流れが外側に押し出すエアーの先には、壁となる封止樹脂55は存在しないので、外側に押し出すことができ、エアーの巻き込みを抑制することができる。これにより、封止樹脂55内にボイドが残留することを防ぐことができ、耐久性が高く信頼性の高い半導体装置100cとすることができる。このように、第3の実施の形態に係る半導体装置100cによれば、封止樹脂55の外側の側面の、半導体素子間の間隔を含む範囲に、内側に窪んだ凹部56を形成することにより、封止樹脂55内のボイドの発生を防止することができ、信頼性の高い半導体装置100cを構成することができる。なお、第1及び第3の実施の形態においては、第1の薄板部33、34と第2の薄板部43、44の接合面が、厚さ方向において、第1の厚板部31と第3の厚板部41の中間の位置か、第3の厚板部41の下面の位置である場合を例に挙げて説明したが、第1の厚板部31の上面と第3の厚板部41の下面との間であれば、任意の位置とすることができる。以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。よって、第1乃至第3の実施形態同士は、矛盾の生じない範囲で適宜組み合わせることができる。例えば、第3の実施形態で説明した内部リードと外部リードとの厚さの関係、モールド成形の際に長手方向の側面に凹部が形成されるような構成は、第1乃至第2の実施形態に適用することができる。また、第3の実施形態で説明した接合面の周囲に溝を設ける構成も、第1乃至第2の実施形態において、接合面が形成される水平な領域を、一方が他方より大きくなるように構成すれば、大きい領域を有する方の接合面の周囲に溝を形成することにより適用することができる。