記憶装置を複数の単位領域に分割し、チャネルが指定されたデータを受信した場合に、該複数の単位領域のなかで未使用の単位領域を割り当て、該割り当てた単位領域を用いて該データの送信タイミングの調整、及び該データの変換のうちの少なくとも一つを行う中継装置において、前記データを読み出すべき単位領域が特定できないエラーを検出するエラー検出手段と、前記エラー検出手段がエラーを検出した場合に、該エラーによって特定できない単位領域に格納されているデータのチャネルを対象チャネルとして認識し、該認識した対象チャネルでの前記単位領域の割り当てを無効とするエラー制御手段と、を具備することを特徴とする中継装置。請求項1記載の中継装置であって、前記エラー制御手段は、前記記憶装置で使用中の単位領域の領域数を前記チャネル毎に計数する領域数計数手段と、前記エラー検出手段がエラーを検出した場合に、前記対象チャネルで前記領域数係数手段が計数していた領域数を第1の領域数として保存し、該領域数計数手段に該対象チャネルの領域数をクリアさせるリセット手段と、前記エラー検出手段がエラーを検出した後、前記記憶装置の複数の単位領域のなかで未使用となっている単位領域を特定する領域特定手段と、前記領域特定手段が特定している未使用の単位領域の数が前記第1の領域数と一致した場合に、該未使用の単位領域を全て開放する領域解放手段と、を具備する。請求項2記載の中継装置であって、前記リセット手段は、前記領域解放手段による開放が行われる前に再度、前記エラー検出手段がエラーを検出した場合、該エラーにおける対象チャネルで前記領域数係数手段が計数していた領域数に前記第1の領域数を加算して得られる数を新たに第1の領域数として更新し、前記領域特定手段は、前記領域解放手段による開放が行われる前に再度、前記エラー検出手段がエラーを検出した場合、前記記憶装置の複数の単位領域のなかで未使用となっている単位領域の特定を初めから行う。記憶装置を複数の単位領域に分割し、チャネルが指定されたデータを受信した場合に、該複数の単位領域のなかで未使用の単位領域を割り当て、該割り当てた単位領域を用いて該データの送信タイミングの調整、及び該データの変換のうちの少なくとも一つを行う中継装置に実行させる復旧方法であって、前記記憶装置で使用中の単位領域の領域数を前記チャネル毎に計数し、前記データを読み出すべき単位領域が特定できないエラーが検出された場合に、該エラーが検出されたチャネルを対象チャネルとし、該対象チャネルで計数していた領域数を第1の領域数として保存し、前記エラーを検出した後、前記記憶装置の複数の単位領域のなかで未使用となっている単位領域の特定を行い、該特定している未使用の単位領域の数が前記第1の領域数と一致した場合に、該未使用の単位領域を全て開放する、ことを特徴とする復旧方法。本発明を適用した1システムは、中継装置において、記憶装置に発生した、訂正が不可能なエラー発生によるメモリリークに自立的に対応できるようにする技術を提供することを目的とする。本発明を適用した1システムでは、記憶装置を複数の単位領域に分割し、チャネルが指定されたデータを受信した場合に、該複数の単位領域のなかで未使用の単位領域を割り当て、該割り当てた単位領域を用いて該データの送信タイミングの調整、及び該データの変換のうちの少なくとも一つを行う。そのために、データを読み出すべき単位領域が特定できないエラーを検出するエラー検出手段と、エラー検出手段がエラーを検出した場合に、該エラーによって特定できない単位領域に格納されているデータのチャネルを対象チャネルとして認識し、該認識した対象チャネルでの単位領域の割り当てを無効とするエラー制御手段と、を具備する。本発明を適用した1システムでは、記憶装置に発生した、訂正が不可能なエラー発生によるメモリリークに自立的に対応することができる。以下、本発明の実施形態について、図面を参照しながら詳細に説明する。図1は、本実施形態による中継装置が適用されたネットワークの構成を説明する図である。図1には、ネットワークとして、2つのWANWideAreaNetwork11-1、1-2、及び1つのLANLocalAreaNetwork3を表している。各WAN1は、複数のADMAddDropMultiplexer10を用いたリング型のSonet/SDHSynchronousOpticalNETworkSynchronousDigitalHierarchyネットワークである。これら2つのWAN1-1、1-2は、1つのADM10により接続されている。LAN3は、複数のLLayer2スイッチ31を用いたリング型のイーサネット登録商標ネットワークである。WAN1-1とLAN3とは、WAN1-1のADM10とLAN3のL2スイッチ31によって接続されている。本実施形態による中継装置は、ADM10に搭載される形で実現されている。なお、本実施形態による中継装置は、L2スイッチ31上に搭載させることもできる。WAN1に配置された各ADM10は、WAN1に信号データを出し入れする。ADM10は、ASWを行う。カプセル化のために、Sonet/SDHマッパ171、及びパケット/セグメントマッパ172を備える。パケット/セグメントマッパ172は、PSW150LAN3側から入力したパケットをセグメントに分割してSonet/SDHマッパ171に出力する。また、パケット/セグメントマッパ172は、Sonet/SDHマッパ171から入力したセグメントを用いてパケットを構築し、構築したパケットをPSW150に出力する。Sonet/SDHマッパ171は、SSW160WAN1側から入力したセグメントをパケット/セグメントマッパ172に出力し、パケット/セグメントマッパ172から入力したセグメントのマッピングを行い、SSW160を介して出力すべき終端カード110に出力させる。図3は、パケット/セグメントマッパの回路構成を説明する図である。パケット/セグメントマッパ172は、図3に表すように、第1のマッパ310、及び第2のマッパ330を備える。第1のマッパ310は、セグメントからパケットを構築するものである。Sonet/SDHマッパ171から出力されたセグメントは、入力インターフェースInputInterface301、及び入力処理部InputProcessingPart302を介して第1のマッパ310に入力される。第1のマッパ310から出力されたパケットは、出力処理部OutputProcessingPart303、及び出力インターフェースOutputInterface304を介してPSW150に入力される。第2のマッパ330は、パケットをセグメントに分割するものである。PSW150から出力されたパケットは、入力インターフェース321、及び入力処理部322を介して第2のマッパ330に入力される。第2のマッパ330から出力されたセグメントは、出力処理部323、及び出力インターフェース324を介してSSW160に入力される。第1のマッパ310は、ライト制御回路311、リード制御回路312、ページ制御回路313、パケットバッファ314、及びパケットバッファインターフェース315を備える。パケットバッファ314は、セグメントからパケットを構築するために用いられるメモリである。図5Gに表すように、パケットバッファ314は、或る単位領域アドレス領域で分割され、その単位領域がポインタPTRと呼ぶデータで管理される。図5G中に表記のPTR0~PTRnはそれぞれ、異なるポインタを表している。パケットバッファインターフェース以降PBIと略記315は、パケットバッファ314へのアクセスを実現させるためのものである。以降、単位領域はポインタと表記し、ポインタを表すデータをポインタ値或いはポインタの値と表記する。ライト制御回路311は、入力処理部302から入力したセグメントを書き込むべきパケットバッファ314のポインタを選択し、PBI315を介して、選択したポインタにセグメントを書き込む。リード制御回路312は、パケットバッファ314からセグメントを読み出すべきポインタを選択し、PBI315を介して、選択したポインタからセグメントを読み出す。ページ制御回路313は、リード制御回路312によるセグメントのパケットバッファ314からの読み出しを制御することにより、QoS制御等を実現させる。ADM10が受信したセグメント及びパケットは、チャネルで管理され、セグメント、或いはパケットの形で受信したデータの優先度通信速度はチャネル毎に設定される。データの優先度は、データの送受信に用いられるポート、プロトコル、或いは予約等によって設定される。このようなことから、入力インターフェース301は、セグメントと共にチャネル番号を入力し、入力されたセグメントとチャネル番号はライト制御回路311に出力される。それにより、ページ制御回路313によるQoS制御は、チャネル単位で行われる。ライト制御回路311は、メモリ311aを搭載し、そのメモリ311aには、ライトポインタ制御テーブルが格納される。そのライトポインタ制御テーブルは、チャネル毎に、セグメントを書き込むポインタを管理するためのものである。ライトポインタ制御テーブルには、図5Aに表すように、チャネルチャネル番号毎に、次のデータセグメントを書き込むべきポインタの値図5A中NowPTRと表記。以降現ポインタ値と呼ぶと、その次のデータセグメントを書き込むべきポインタの値図5A中NexrPTRと表記。以降次ポインタ値と呼ぶとが格納される。ページ制御回路313には、LinkListRAM313a、及びFreePTRRAM313bが搭載されている。LinkListRAM313aは、ポインタ単位でデータを読み出す順序、つまりデータの繋がりを管理するために用いられる。そのために、LinkListRAM313aには、図5Bに表すように、ポインタ値毎に、そのポインタ値のポインタに格納されたデータの次のデータが格納されるポインタの値図5B中NextPTRと表記。以降次ポインタ値と呼ぶが格納される。FreePTRRAM313bは、ポインタのなかで未使用のポインタを管理するためにFIFOFirstInFirstOutとして用いられる。FreePTRRAM313bには、図5Dに表すように、各アドレスadd0~addNと表記には未使用のポインタの値FreePTRと表記が格納される。リード制御回路312は、メモリ312aを搭載し、そのメモリ312aには、リードポインタ制御テーブルが格納される。そのリードポインタ制御テーブルは、チャネル毎に、データを読み出すポインタを管理するためのものである。リードポインタ制御テーブルには、図5Eに表すように、チャネルチャネル番号毎に、次にデータセグメントを読み出すべきポインタの値図5E中ReadPTRと表記が格納される。ライト制御回路311は、データセグメントを入力すると、そのデータのチャネル番号を用いてメモリ311aのライトポインタ制御テーブルを参照し、そのデータを格納すべき現ポインタ値を読み出し、読み出した現ポインタ値のポインタにデータを書き込む。ライトポインタ制御テーブルのそのチャネル番号には、現ポインタ値として次ポインタ値を、次ポインタ値としてFreePTRRAM313bの先頭に格納されたポインタ値をそれぞれ格納する。LinkListRAM313aの現ポインタ値と一致するポインタ値には、ライトポインタ制御テーブルの更新後の現ポインタ値を格納する。そのようにして、パケットバッファ314にポインタ単位で格納されたデータセグメントはチャネル毎に追跡することが可能となっている。リード制御回路312は、ページ制御回路313からデータを読み出すべきチャネルが指定される。チャネルが指定されたリード制御回路312は、メモリ312aのリードポインタ制御テーブルから指定されたチャネルのポインタ値を取得し、取得したポインタ値のポインタからデータを読み出す。リードポインタ制御テーブルの指定されたチャネルのポインタ値は、LinkListRAM313aから読み出したポインタ値に更新する。LinkListRAM313aからポインタ値を読み出すポインタ値は、パケットバッファ314からデータを読み出したポインタの値である。そのようなポインタ値をデータの読み出しに用いたポインタ値の代わりにリードポインタ制御テーブルに格納することにより、チャネル毎にデータをその格納順序に従って読み出すことができる。第2のマッパ330は、ライト制御回路331、リード制御回路332、ページ制御回路333、パケットバッファ334、及びPBI335を備える。ライト制御回路331は、メモリ331aにライトポインタ制御テーブルを格納し、リード制御回路332は、メモリ332aにリードポインタ制御テーブルを格納する。ページ制御回路333は、LinkListRAM333a、及びFreePTRRAM333bを搭載している。第2のマッパ330では、ライト制御回路331は入力したパケットをパケットバッファ334に格納し、リード制御回路332はパケットバッファ334からパケットを読み出す。しかし、基本的に各部331~334の機能は同じであるため、説明は省略する。図4は、第1のマッパのより詳細な回路構成を説明する図である。図4に表すように、第1のマッパ310のライト制御回路311は、ライト制御部311bを備え、リード制御回路312は、リード制御部312b、エラーERR検出部312c、及びポインタ返却処理部312dを備えている。ページ制御回路333は、LinkListRAM313a、及びFreePTRRAM313bの他に、復旧制御回路401、容量監視部402、及びQoS制御部403を備えている。図4では、PBI315は省略している。LinkListRAM313aは、上記のように、チャネル毎のパケットバッファ314からのデータの読み出しを実現するために用いられる。LinkListRAM313aから読み出したポインタ値にエラーが発生した場合、そのポインタ値のポインタ、そのポインタ以降にデータが格納されたポインタが特定できなくなり、パケットバッファ314上にメモリリークが発生する。復旧制御回路401は、そのようなメモリリークに自立的に対応して復旧するためのものである。LinkListRAM313aから読み出したポインタ値に発生したエラーは、リード制御回路312のエラー検出部312cによって検出される。上記メモリリークとなるポインタは、開放返却されないため、使用中のままとなる。使用中のままとなるポインタの数は、エラーが検出されたポインタ値のポインタが割り当てられたチャネルでデータの格納に用いられているポインタの総数である。使用中となっているポインタは、開放されない限り、使用中の状態が維持される。本実施形態では、そのことに着目し、メモリリークによって開放されなくなったポインタを特定し開放することにより、自立的な復旧を行うようにしている。容量監視部402は、上記のような復旧のために用意したものであり、チャネル毎に、使用中のポインタの数の計数に用いられる。このことから、図5Cに表すように、容量監視部402は、チャネルチャネル番号毎に、ポインタ数図5Cでは容量と表記。以降ポインタ総数と呼ぶを保持する。復旧制御回路401は、エラーERR容量格納部411、PTR返却監視フラグFlag部412、及び未返却PTR比較部413を備える。メモのエラーERR容量格納部411は、ポインタ値の読み出しにエラーが発生したチャネルのポインタ総数の格納に用いられる。格納されるポインタ総数は、容量監視部402から取得される。PTR返却監視フラグFlag部412は、ポインタ毎に、返却が行われたか否かを特定するために用いられる。PTR返却監視フラグFlag部412には、ポインタポインタ値毎に返却フラグが格納され、エラーの検出時、各ポインタの返却フラグの値は0にされ、各ポインタは全て未返却とされる。その後、返却が行われたポインタの返却フラグの値は返却を表す値例えば1に更新される。未返却PTR比較部413は、エラー容量格納部411に格納されたポインタ総数と、PTR返却監視フラグ部412で未返却と設定されている返却フラグ数の比較を行う。その比較結果、つまり両者が一致したか否かは、リード制御回路312のPTR返却処理部312dに通知される。PTR返却処理部312dは、未返却PTR比較部413から一致が通知された場合、PTR返却監視フラグ部412を参照し、未返却を表す返却フラグのポインタ値を取得する。取得したポインタ値は、FreePTRRAM313bに書き込むことにより、ポインタ値を書き込んだポインタを返却する。メモリリークによって未返却とならないポインタは、パケットバッファ314へのデータの書き込みに使用されることから、その返却フラグは返却を表す値に更新される。このため、エラー容量格納部411に格納されたポインタ総数と、PTR返却監視フラグ部412で未返却と設定されている返却フラグ数の一致は、メモリリークによって未返却とならない全てのポインタが1度は返却されたことを意味する。従って、それらが一致した時点で未返却となっているポインタは、メモリリークによって未返却のままとなっていることとなる。このため、そのように未返却となっているポインタを特定し、返却することにより、エラーによって使用中のままとなったポインタを全て開放することができる。上記容量監視部402を設けたことにより、ライト制御回路311のライト制御部311bは、入力処理部302からデータセグメントを入力した場合、図14に表すフローチャートに沿って処理を行う。図14を参照しつつ、ライト制御部311bの動作について詳細に説明する。入力処理部302からデータ、及びチャネル番号を入力したライト制御部311bは、メモリ311aのライトポインタ制御テーブルから、そのチャネル番号の現ポインタ値を取得しS11、パケットバッファ314の、取得した現ポインタ値のポインタに入力したデータセグメントを格納するS12。そのデータの格納を行う一方、ライトポインタ制御テーブルの更新S13、及びQoS制御部403への通知S14、を行う。その後、容量監視部402から、入力したチャネル番号のポインタ総数を取得し、取得したポインタ総数をインクリメントした値を新たなポインタ総数として容量監視部402に書き込むS15。上記ライトポインタ制御テーブルの更新は、入力したチャネル番号の次ポインタ値を現ポインタ値に、次ポインタ値をFreePTRRAM313bから取得したポインタ値にそれぞれ書き換えることで行われる。QoS制御部403には、パケットバッファ314にデータを書き込んだチャネルの番号が通知される。その通知により、QoS制御部403は、チャネル毎に、データ伝送の優先度に従ってリード制御回路312にデータの読み出しを指示する。一方、リード制御回路312及びページ制御回路313の復旧制御回路401は、リード制御回路312のリード制御部312aのQoS制御部403からのチャネル指定により、図15に表すフローチャートに沿って処理を行う。図15を参照しつつ、リード制御回路312及びページ制御回路313の復旧制御回路401の各動作について詳細に説明する。リード制御回路312のリード制御部312bは、QoS制御部403からデータの読み出しの対象となるチャネル番号を取得すると、そのチャネル番号を用いてメモリ312aのリードポインタ制御テーブルを参照し、そのチャネル番号のポインタ値を読み出すS21。次に、リード制御部312bは、パケットバッファ314の読み出したポインタ値のポインタからデータを読み出すS22。データを読み出した後は、リード制御部312bは、次にLinkListRAM313bを参照し、上記ポインタ値のデータとして格納されているポインタ値を読み出すS23。エラー検出部312cは、LinkListRAM313bから読み出されたポインタ値に発生しているエラーを、そのポインタ値と共に読み出されるECCErrorCorrectingCode等を用いて検出し、その検出結果をリード制御部312bに通知する。それにより、リード制御部312bは、エラー検出部312cからの通知により、読み出されたポインタ値にエラーが検出されたか否かを判定する。リード制御部312bは、エラーが検出されたと判定した場合、ライト制御回路311のライト制御部311bに取得したチャネル番号を通知して、ライト制御部311bから、ライトポインタ制御テーブルのそのチャネル番号の現ポインタ値を取得する。リード制御部312bは、取得した現ポインタ値を、リードポインタ制御テーブル中の取得したチャネル番号のポインタ値として格納するS25。そのようなリードポインタ制御テーブルの更新により、ポインタ値の読み出しにエラーが発生したチャネルでは、エラー発生時点以降のデータのパケットバッファ314への書き込みに対応できることとなる。一方、リード制御部312bは、指定されたチャネル番号のポインタ総数を容量監視部402から取得して、取得したポインタ総数をエラー容量格納部411に格納しS26、容量監視部402のそのチャネル番号のポインタ総数は0にクリアするS27。また、リード制御部312bは、PTR返却監視フラグ部412の各ポインタの返却フラグの値を0にするS29。LinkListRAM313bからのポインタ値の読み出しにエラーが検出された場合、リード制御部312bは、上記のようにして、復旧のための初期設定、及びエラーが検出されたポインタ値のポインタが割り当てられたチャネルでのデータ伝送を可能にする再構築を行う。それにより、自立的な復旧が可能となり、メモリリークが直接、影響するチャネルでは、迅速なデータ伝送の再開が可能となる。なお、エラーは、復旧の途中で発生する場合がありうる。このことから、リード制御部312bは実際には、現在、エラー容量格納部411に格納されているポインタ総数を参照し、そのポインタ総数が1以上であった場合、そのポインタ総数と、容量監視部402から取得したポインタ総数とを加算した値をエラー容量格納部411に格納するようにしている。リード制御部312bは、読み出されたポインタ値にエラーが検出されないと判定した場合、そのポインタ値をリードポインタ制御テーブルの指定されたチャネル番号のデータとして格納するS30。また、リード制御部312bは、パケットバッファ314からデータを読み出したポインタの値をPTR返却処理部312dに通知して、PTR返却処理部312dにそのポインタを返却させるS31。エラー容量格納部411には、エラーへの復旧が終了した後、ポインタ総数として負の値が格納される。リード制御部312bは、エラー容量格納部411に格納されたポインタ総数が0より大きいか否か判定するS32。そのポインタ総数が0より大きいと判定した場合S32のYes、リード制御部312bは、PTR返却監視フラグ部412のパケットバッファ314からデータを読み出したポインタの値の返却フラグを返却にセットするS33。そのポインタ総数が0未満と判定した場合S32のNo、リード制御部312bは、ここで一連の処理を終了する。復旧制御回路401の未返却PTR比較部413は、リード制御部312bによる返却フラグの値の変更が行われた後、エラー容量格納部411のポインタ総数と、PTR返却監視フラグ部412で未返却と設定されている返却フラグ数とを比較する。その比較により、未返却PTR比較部413は、ポインタ総数と返却フラグ数が一致したか否かをPTR返却処理部312dに通知する。その通知により、PTR返却処理部312dは、ポインタ総数と返却フラグ数が一致するか否か判定するS34。それらが一致すると判定した場合S34のYes、PTR返却処理部312dは、PTR返却監視フラグ部412を参照し、未返却を表す返却フラグのポインタ値を取得して、取得したポインタ値を、FreePTRRAM313bに書き込むS35。そのポインタ値の書き込みにより、対応するポインタを返却した後、リード制御部312b、復旧制御回路401が実行する一連の処理が終了する。ここで、図6~図13Bを参照し、上記のようなリード制御回路312及びページ制御回路313の復旧制御回路401により行われる、エラーの発生によるメモリリークへの対応について具体的に説明する。図6は、第1のマッパに入力されるセグメント、及び第1のマッパから出力されるパケットのシーケンス例を説明する図である。図6において、CH0~CH3はそれぞれチャネル番号が0~3のチャネルを表し、それらのシンボル列に続くハイフンと数字は、対応するチャネルのデータが入力、或いは出力される順番を表している。それにより、例えばCH0-1はチャネル番号が0のデータのなかで1番目に入力、或いは出力されるデータを表している。図7A~図13Bは、図6に表すようにセグメントの入力、及びパケットの出力が行われる場合において、FreePTRRAM313b、ライトポインタ制御テーブル、LinkListRAM313a、パケットバッファ314、リードポインタ制御テーブル、容量監視部402、PTR返却監視フラグ部412の内容の変化を抜粋して表した説明図である。図7A及び図7Bは、FreePTRRAM313bの内容変化を説明する図である。図8A及び図8Bは、ライトポインタ制御テーブルの内容変化、図9A及び図9Bは、LinkListRAM313aの内容変化、図10A及び図10Bは、パケットバッファ314の内容変化、図11A及び図11Bは、リードポインタ制御テーブルの内容変化、図12A及び図12Bは、容量監視部402の内容変化、図13A及び図13Bは、PTR返却監視フラグ部412の内容変化をそれぞれ説明する図である。図7A~図13Bにおいて、PTR0~PTR15はそれぞれ異なるポインタ値を表している。図13A及び図13Bにおいて、返却は返却を表す値が設定された返却フラグ、未返却は未返却を表す値が設定された返却フラグ、にそれぞれ相当する。ここでは便宜的に、時刻t0では、FreePTRRAM313b、ライトポインタ制御テーブルはそれぞれ図7A及び図8Aに表すような内容を想定している。LinkListRAM313a、パケットバッファ314、リードポインタ制御テーブル、容量監視部402、PTR返却監視フラグ部412にはそれぞれ、データは格納されていないと想定している。容量監視部402に格納された0は、対応するチャネルのポイント総数が0であることを表している。エラーは時刻t5におけるLinkListRAM313aからのポインタ値の読み出し時に検出されたものと想定、具体的にはポインタ値PTR4がエラーによってポインタ値PTR12と読み出されたものと想定している。また、理解を容易とするために、1セグメントは1パケットのデータ量、つまり1セグメントは1パケットに対応すると想定し、パケットバッファ314は16ポインタに分割されていると想定することにより、実際より大幅に簡略化している。そのエラー検出により、パケットバッファ314のPTR0、PTR4、PTR8、及びPTR9は返却できなくなる図9A、図10A。PTR返却監視フラグ部412の各返却フラグは未返却を表すものとされる図13A。時刻t5のとき、容量監視部404のチャネル番号0のポインタ総数は4である。このため、エラー容量格納部411には4が格納される。時刻t17のとき、PTR返却監視フラグ部412の返却フラグのなかで未返却を表すものは4つとなる図13B。このため、未返却を表す返却フラグの数はエラー容量格納部411に格納されたポインタ総数と一致する。この結果、時刻t18では、返却フラグが未返却を表すポインタは返却されることとなる。なお、本実施形態では、LinkListRAM313aからのポインタ値の読み出しにおけるエラーに対応するようにしているが、別の場所で発生したエラーにも対応できるようにしても良い。また、本実施形態を適用したADM10は、QoS制御受信したデータの送信タイミングの調整、及びデータ変換セグメントからパケット、及びパケットからセグメントへの変換の両方を行うようになっている。本実施形態は、QoS制御、及びデータ変換のうちの一方のみを行うノードに適用しても良い。本実施形態は、記憶装置を用いてデータを一時的に保存し中継する中継装置に幅広く適用することができる。データ変換については、上記のようなものに限定されるものではない。