トレンチにおいて絶縁トレンチ電極を含む半導体デバイスであって、前記トレンチは前記デバイスの半導体本体部分に延在し、前記トレンチ電極は前記トレンチの側壁において絶縁層によって前記本体部分に誘電態様で結合され、前記トレンチ電極の下部の近傍のみに存在し、前記トレンチ電極の底部と前記トレンチの底部との間に、前記トレンチ電極と前記トレンチの前記底部における前記半導体本体部分の前記誘電態様による結合を低減させる構造をもたらす気体成分を有するキャビティが設けられている半導体デバイス。前記トレンチ壁及び前記トレンチ電極の前記底部の少なくとも一つに渡るパッシベーション層が、前記キャビティの壁の少なくとも一部を形成する請求項1に記載のデバイス。前記キャビティが、前記トレンチ電極の下部の側に沿って延在する請求項1又は2に記載のデバイス。第一の導電形のドレイン領域及びソース領域を含み、前記領域の間に逆の第二の導電形のチャネル収容領域を有し、前記トレンチ電極がゲートを形成すると共に前記ソース領域から前記チャネル収容領域を介して前記ドレイン領域に延在する請求項1乃至3の何れか一項に記載のデバイス。前記ドレイン領域が、ドレインドリフト領域及びドレインコンタクト領域を有し、前記ドレインドリフト領域は、前記チャネル収容領域と前記ドレインコンタクト領域との間にもたらされ、前記ドレインドリフト領域は、前記ドレインコンタクト領域よりも少ない程度にドーピングされ、前記キャビティの少なくとも一部は、前記トレンチ電極と前記ドレインコンタクト領域との間にもたらされる請求項4に記載のデバイス。前記キャビティが、ほぼ前記トレンチ電極から前記ドレインドリフト領域の間において前記ドレインコンタクト領域に向かって延在する請求項5に記載のデバイス。前記本体部分は、前記ドリフト領域とショットキバリアを形成するショットキ電極によってコンタクトされるドリフト領域である請求項5又は6に記載のデバイス。本発明はこの結論を実現させることを目的とする。本発明は、フィールドプレートが、トレンチにおいてゲート電極の下でもたらされると共に当該電極に接続されるトレンチゲート型電界効果トランジスタにも向けられる。この形態のデバイスは、例えば国際特許第WO-A-01/08226号明細書PHN17572及び米国特許第US-A-5637898号公報に開示されている。両方の文献の全体の成分は、この場合参照物質として組み込まれている。当該文献に示されている構成において、前記デバイスの半導体本体とフィールドプレートとの間に、半導体本体とゲート電極との間の層よりも厚い誘電物質の層がもたらされる。このことは、酸化降伏oxidebreakdownをもたらし得るトレンチの底部の角における電界集中を防止し、それによってトランジスタの電圧遮断特性を改善するのに役立つ。本発明は、例えば米国特許第US-A-5612567号公報に開示されているような、トレンチ電極を備えるショットキ整流器にも関する。その全体の成分はこの場合参照物質として組み込まれている。そこに記載されているように、好ましくは電極周辺に集中crowdする電界を抑制すると共に前記デバイスの降伏電圧を増大させるように、トレンチアノード電極の側、及びトレンチアノード電極の下の側に沿って厚い誘電層がもたらされる。本発明の目的は、トレンチ電極とデバイスの本体との間の所望の誘電結合部が小型態様で実現される、改善された半導体デバイスを提供することにある。本発明は、トレンチにおいて絶縁トレンチ電極を含む半導体デバイスであって、前記トレンチは前記デバイスの半導体本体部分に延在し、前記トレンチ電極は前記トレンチの側壁において絶縁層によって前記本体部分に誘電態様で結合され、前記トレンチ電極の下部の近傍のみに存在し、前記トレンチ電極の底部と前記トレンチの底部との間に、前記トレンチ電極と前記トレンチの前記底部における前記半導体本体部分の前記誘電態様による結合を低減させる構造をもたらす気体成分を有するキャビティが設けられている半導体デバイスを提供する。このように半導体本体とトレンチ電極との間の誘電結合部の少なくとも一部がキャビティの成分contentsによってもたらされる。キャビティはトレンチ電極の下部の側に沿って延在していてもよく、前記絶縁層の少なくとも一部を更にもたらしてもよい。通常キャビティによって本体部分に規定される空間はある一定の気体成分gaseouscontentを有するであろう。キャビティが所定の圧力で所定の気体によって満たされ得るので、その成分に対する誘電率は、二酸化シリコンのような通常の絶縁物質の誘電率よりもかなり低くなる。通常、キャビティの間の誘電結合部は、キャビティ厚さに対する依存性よりも極めてずっと低いキャビティの正確な気体成分に対する依存性を有するであろう。普通に入手可能なほとんどの気体の誘電率は1ユニティに非常に近いので、気体のキャビティは空き空間freespaceの許容度に非常に近い許容度permittivityを有するであろう。雰囲気圧力において、酸素、窒素、二酸化炭素、及び空気のような普通の気体に対する誘電率は1.001よりも小さい。比較のため、二酸化シリコンに対する誘電率は、その形成の態様に依存して約3.9乃至4.9の範囲内にあるが、シリコン窒化物の誘電率は約6乃至9の範囲内にある。キャビティ内の気体圧力は雰囲気圧力のかなり下であってもよく、成分は真空に近くてもよい。キャビティの成分によって示されている比較的低い誘電率のため、トレンチ電極と、半導体本体の隣接する部分との間の低減されたレベルの結合は、比較的小型の態様で実現され得る。このようなデバイスは、ほぼ同等の誘電特性をもたらすために、固体物質のより広い領域ではなくキャビティを使用することによって、より小型に製造され得る。トレンチの底部、トレンチの側壁、及びトレンチ電極のうちの少なくとも一つは、キャビティの少なくとも一部を規定し得る。好ましくは、パッシベーション層が、キャビティの壁の一部を形成するトレンチ壁上にもたらされる更にトレンチ電極に渡って延在してもよい。この層は、例えば二酸化シリコンから形成されてもよい。本発明は更に、トレンチにおいて絶縁トレンチ電極を含む半導体デバイスを形成し、前記トレンチは前記デバイスの半導体本体部分を通じて延在し、前記トレンチ電極は前記トレンチの側壁において絶縁層によって前記本体部分に誘電態様で結合される方法であって、aトレンチを前記本体部分にエッチングするステップと、b前記トレンチの底部に渡って一つの層のフィラー物質をもたらすステップと、c前記下にもたらされているフィラー物質に対してトレンチ電極物質を通じて規定されるパスを前記トレンチにおけるトレンチ電極物質にもたらすステップと、d前記トレンチ電極物質と前記トレンチの底部との間のフィラー物質を除去するためにエッチングするステップと、e前記トレンチ電極物質と前記トレンチの底部との間にキャビティを残すために前記トレンチ電極物質を通じて前記パスを閉じるステップとを有する方法を提供する。同じ厚さの従来の誘電部を有する同等の構造体と比較して、キャビティはトレンチの底部において本体部分とトレンチ電極との間の誘電結合部を低減させる。トレンチ電極物質を介するパスは、都合のよいことに、トレンチの対向する側壁に渡るトレンチ電極物質のスペーサを形成することによってステップcにおいて形成され得る。パスは、好ましくは、上に酸化物を成長させるためにトレンチ電極物質を酸化させることによってステップeで閉じられる。これにより最終的にパスがもたらされる。好ましい実施例において、トレンチはそれから更なるトレンチ電極物資で満たされる。フィラー物資はトレンチ電極絶縁層の物資と同じ物資であってもよい。代わりにフィルタ物資はトレンチ電極絶縁層の物資と異なると共に、それに対して選択エッチ可能である。本発明による様々な更なる好ましい特徴が以下に記載されると共に従属請求項において説明される。本発明の実施例はこの場合添付概略図面を参照して記載されると共に例示によって記載されるであろう。図は概略的であり、寸法が一致していないことは注意されるべきである。図面の便宜及び明瞭化のために、当該図の部分の比率及び相対的な寸法は強調されているか、又は寸法が減少させられて示されている。同じ参照符号は通常、修正された実施例及び異なる実施例における、対応する特徴又は同様の特徴を参照するために使用されている。図7は、ほぼ完了された製造工程における、本発明のパワー半導体デバイスの実施例のトランジスタセル領域の断面図を示している。前記デバイスは、トレンチゲート11の形態におけるトレンチ電極を有している。第一の導電形当該例の場合、n形のソース領域13とドレイン領域14及び14aとは、逆の第二の導電形すなわち当該例の場合、p形のチャネル収容本体領域channel-accommodatingbodyregion15によって分離されている。ドレイン領域は、ドレインコンタクト領域14aに隣接する低ドーピングドリフト領域14を有している。前記ドリフト領域は、例えば高導電率の基板コンタクト領域14a上に堆積させられる高抵抗のエピタキシャル層から構成される。ゲート11が、領域13及び15を通ってドリフト領域14の底部、少なくとも部分的にドレインコンタクト領域14aに向かって通常単結晶シリコンの前記デバイスの半導体本体10に延在するトレンチ20においてもたらされる。二酸化シリコンの薄い層17が、半導体本体10の隣接する部分からゲート11を絶縁分離する。前記デバイスのオン状態におけるゲート11への電圧信号の印加は、領域15において導通チャネルconductionchannel12をもたらすための知られている態様と、ソース領域13とドレイン領域14及び14aとの間の当該導通チャネル12における電流の流れを制御するための知られている態様とで作用する。完成されたデバイスにおいて、酸化物キャップoxidecapがゲート11上にもたらされる。ソース領域13は、半導体本体10のトップの主表面10aにおいてソース電極によってコンタクトされる。当該電極は酸化物キャップの上にもたらされる。ドレインコンタクト領域14aは、ドレイン電極によってデバイス本体の底部の主表面10bにおいてコンタクトされる。これらの更なる構成要素は図7に示されておらず、知られている態様で形成され得る。図7に示されているように、ゲート11の底部25とトレンチ20の底部との間にスペースspace又はボイドvoidをもたらすためにキャビティcavity23が本体部分14に組み込まれている。キャビティ23は、トレンチ20の側壁sidewall31及び底部27に渡って延在する二酸化シリコン17の薄い保護層passivatinglayerと、ゲート11の底部25に渡る二酸化シリコン17aの薄い保護層とによって規定され、すなわち自身の壁が形成される。示されている実施例において、トレンチ20がドレインドリフト領域14の間にドレインコンタクト14aにまで延在し、キャビティ23がほぼゲート11からドレインコンタクト領域にまで延在する。好ましくは、キャビティは少なくとも途中、又は更に好ましくは3分の2若しくはそれよりも多い態様で、トレンチ電極の底部からドレインコンタクト領域にまでの間に延在する。キャビティは比較的低い誘電率すなわちほぼ1ユニティunityで領域を規定し、それ故にトレンチゲートデバイスのゲートドレイン間容量を低減させる。これにより、図1Cにおいて示されている期間t3の初めの部分の間にVdsの値におけるより早い減少がもたらされるので、前記デバイスのターンオンの間の電力損失powerlossが低減させられる。同様の考慮が前記デバイスのターンオフの逆の状態にもたらされることは評価されるであろう。キャビティが前記デバイスのゲートドレイン間容量を低減させると、Vdsはより早く増大させられ、ターンオフにおけるより低い電力損失がもたらされる。キャビティがトレンチ20の幅の範囲内において横方向に制限されると、ゲートトレンチの間の前記デバイスの主領域に渡るドレインドリフト領域の主要な部分は変化させられないため、前記デバイスの安定な状態のオンオフ特性にほとんど影響を及ぼさない。当該垂直ディスクリートデバイス構造体の代わりとして、本発明による集積デバイスも可能である。この場合、領域14aはデバイス構造体とエピタキシャル低ドーピングドレイン領域14との間のドーピング埋込み層dopedburiedlayerであってもよい。当該埋込み層領域14aは、表面10aから埋込み層の深さにまで延在するドーピング周辺コンタクト領域dopedperipheralcontactregionを介して前主表面frontmajorsurface10aにおいて電極によってコンタクトされ得る。本願に記載されている構成及び方法は全く異なる知られているセル図形に対して使用され得るため、セルレイアウト図形cellularlayoutgeometryの平面図は図面に示されていない。従って、例えばセルは正方形図形を有し得るか、又はセルは最密六角形図形close-packedhexagonalgeometry若しくは長いストライプ図形elongatestripegeometryを有し得る。各々の場合、自身のゲート11を備えるトレンチ20は、各々のセルの境界部の周りに延在する。図7は、ほんの少しのセルしか示していないが、通常前記デバイスは、何千ものこれらの並列セルを有している。前記デバイスのアクティブセル領域activecellularareaは、様々な知られている周辺終端方式peripheralterminationschemeによって本体10の周辺部の周りに境界付けられ得るここでも図示略。当該方式は、トランジスタセル製造ステップの前に本体表面10aの周辺領域において厚いフィールド酸化物層を形成するステップを通常含んでいる。更に、ゲート制御回路のような様々な知られている回路に、アクティブセル領域と周辺終端方式との間の、本体10の領域における前記デバイスが組み込まれていてもよい。通常、それらの回路要素は、トランジスタセルに対して使用されるステップと同じマスキングステップ及びドーピングステップのいくつかを使用して当該回路領域においてそれら自身のレイアウトで製造され得る。図7に示されている構成体をもたらすプロセスステップは、この場合図2乃至6を参照して記載されるであろう。図2に示されているトランジスタセルの要素は、知られているプロセスを使用して形成され得る。それ故にここに詳細に記載されない。この例において、シリコン酸化物又は他の好適な絶縁物の薄い層16が、半導体本体10のトップの主表面10aの上にもたらされている。マスク51は層16の上にもたらされると共に、例えばフォトリソグラフィ及びエッチングを使用する標準態様でシリコン窒化物又はフォトレジストから形成され得る。薄い酸化物層16は、半導体本体10とマスクとの間の機械的ストレスを低減させるためにもたらされ得る。マスクは窓window51aを規定する。領域13bは、最終的にソース領域を規定する注入及び拡散ドナーイオンを有する。領域13bは、各々の窓51aのマスキングエッジ51bの距離dだけ超えてマスク51の下に横方向に延在する。当該拡散領域13bは、六角形図形セルの場合六角形グリッドパターンを形成する。通常の例において、横方向の距離dは0.1乃至0.5ミクロンとなる。低ドーピングドレインドリフト領域14は、第一の導電形のエピタキシャル層として通常成長させられ得る。エッチング処理はこの場合マスク51の窓51aにおいて行われる。16のような薄い酸化物層がもたらされるとき、当該酸化物層はまず窓51aにおいてエッチング除去される。図3に示されているように窓51aにおいてシリコン本体10にトレンチ20をエッチングするためにエッチャントマスクetchantmaskとしてシリコン窒化物マスク51を使用して、知られている態様でシリコンエッチング処理がそれから行われる。六角形図形デバイスが製造されているとき、トレンチ20のレイアウトパターンは六角形グリッドとなる。トレンチ20に隣接する拡散領域13bの残されている部分は、トランジスタセルのソース領域13を形成する。ソース領域13の横方向延在部d’は、トレンチエッチングがエッジ51bを超えてマスク51の下に延在する範囲によって決定される。これは、トレンチ20の深さの少なくともほとんどに対して異方性プラズマエッチングanisotropicplasmaetchingを使用してうまく制御され得る。しかしながら、トレンチ20の底部の角を丸めるために最終的に短時間の等方性エッチfinalbriefisotropicetchを使用することは有利となり得る。エッチングされたトレンチ20の幅yは、例えば0.1乃至2.0ミクロンの範囲内となり得る。マスク51はそれからエッチング除去される。図に示されている例以外のデバイス製造プロセスにおいて、より早い段階、例えばソース及びチャネル収容領域の注入に先行してトレンチをエッチングすることは有利となり得る。示されている実施例において、トレンチがエッチングされた後、二酸化シリコンの比較的厚い層182ミクロンのトレンチ幅の場合、通常100乃至400nmが半導体本体10に渡って均一に成長又は堆積させられる。示されているプロセスにおいて、シリコン酸化物層16の残りremainderは層18の堆積に先行して除去されるが、層16及び18はそれから両方とも後続する処理ステップにおいて除去されるので、層16及び18が同じ物資から形成される場合、このことは必要とされなくてもよい。一つの層の多結晶シリコン22以下ポリシリpoly-Siと称されるが、層18上に外形に沿って堆積される。ポリシリ層22は、各々がトレンチ20の対向する側壁32の各々一つに沿って延在すると共にトレンチ20の対向する側壁32の各々一つの上に延在する一対のスペーサ30を形成するために異方性エッチバックされる。図4に示されているように、パス26はスペーサによって規定され、前記パスは下にもたらされるシリコン酸化物層18まで前記スペーサの間に延在する。それから物質は、例えばウェット化学エッチwetchemicaletchを使用して二酸化シリコン層18から等方性エッチング除去される。パス26がもたらされるため、エッチャントはトレンチの底部27に重なる二酸化シリコン物質に直接接触する。従ってエッチャントは、同時にスペーサの上端と下端との両方において、スペーサ30と、隣接する半導体本体領域との間の二酸化シリコンsilicondioxide物質を除去する。このエッチングプロセスは、層16の二酸化シリコン物質が完全に除去される前に中断させられるので、スペーサ30は、トレンチ20の各々の側壁32に接触されると共に、二酸化シリコン物質のブリッジ34によって支持される図5参照。それから酸化ステップが実行される。ポリシリスペーサ30の露出されている表面から二酸化シリコンの、もたらされる成長部は、トレンチ20の底部27に隣接するキャビティ23を形成するためにパス26をふさぐ。図6に示されているように、二酸化シリコン層17は、トレンチ底部27、トレンチ側壁32の露出されている部分、及び半導体本体10の上部主表面10a上にも形成される。ポリシリスペーサを酸化させる代わりに、パス26が、例えば二酸化シリコン又はシリコン窒化物のような一つの層の物質を均一に堆積させることによって代わりにふさがれ得る。図7に示されているように、トレンチの残りはそれから、ゲート11を形成するためにポリシリで満たされる。スペーサ30の上端にもたらされる二酸化シリコンは、スペーサが、電極の深さを増大させるためにポリシリのバルクbulkに電気的に接続されるように、トレンチを満たすことに先行して異方性エッチによって除去されてもよい。エッチの間にブリッジ34を保護するために異方性エッチの前にスペーサ30とトレンチ側壁32との間に更なるスペーサ図示略を形成することは有利となり得る。本発明の範囲内で多くのバリエーション及び変形例が可能であることは明らかであろう。例えば図2乃至7に関して記載されているプロセスにおいて、ゲート絶縁層17と同じ成分compositionの物質が、キャビティ23を形成するために囲われる空間spaceをもたらすためにゲート電極の可能な位置の下でエッチング除去される。ゲート絶縁層と異なる成分の物質がフィラー物質として作用すると共にエッチング除去される代わりの手法は図8に示されている。図8に示されている構成体を実現するために、上記と同じプロセスが、トレンチ20は半導体本体にまでエッチングされるステップまで後続されてもよい。薄いゲート絶縁層17はそれから、本体の上部表面に渡って均一に堆積させられ、トレンチはフィラー物質35で部分的に満たされる。フィラー物質は、ゲート絶縁層及びゲート電極物質に対して選択的にエッチングされ得るべきである。シリコン窒化物は、例えばゲート絶縁層が二酸化シリコンから形成されると共にゲート電極物質がポリシリである場合に適しているであろう。ゲート電極物質のスペーサ30はそれから、ゲート電極物質の下に空間を形成するためにフィラー物質がエッチング除去されるパス26を規定する上記のように規定される。後続する処理ステップは、上記の図6及び7に関して記載されている部分に対応し得る。更なる堆積ステップが、選択エッチング可能なフィラー物質35をもたらすために必要とされるが、ブリッジ34のための所望の幅を得るためにより正確な制御を必要とし得る、図5に示されている終端ポイントendpointと比較して、エッチングプロセスのためのより明確に規定された終端ポイントがもたらされる。図2乃至7のプロセスの更なるバリエーションが、この場合図9及び10を参照して記載されるであろう。図9に示されている工程に達する最初のプロセスステップは、厚い層18の代わりに比較的薄いゲート絶縁層17通常約40nm厚が成長又は堆積させられること以外において、図2乃至4に記載されているステップと同様である。また、トレンチエッチマスク51は、スペーサ30’の形成の間保持され、スペーサを形成するために使用されるエッチは適切に制御されるので、スペーサは、マスキングエッジ51bに沿ってマスク51と層17との間のインタフェイスを超えて垂直に延在する。前述のように、スペーサ30’は、ゲート絶縁物質がトレンチ20の底部27とゲート電極物質との間からエッチング除去され得るパス26を規定する。ゲート部分の下にフィールドプレートをもたらすためにトレンチ電極11がドリフト領域14に深く延在する用途例においてすなわち深いトレンチ20において、有利なことにトレンチ20の側壁32とゲート電極物質との間からゲート絶縁物質を除去するためにエッチングプロセスが継続されてもよいので、キャビティ23はトレンチ電極11の下部の側に沿って延在する。図10に示されているように前記物質は好ましくはチャネル収容領域15の下部の境界部まで垂直にエッチング除去されるが、ゲート電極によるチャネルの変調を劣化させることが更に防止されない。図示されていないが、例えばゲート電極物質が二酸化シリコンであるときシリコン窒化物から構成されるエッチストップ層etchstoplayerが、当該エッチングプロセスに対する正確に規定された終端ポイントをもたらすためにゲート電極物質に含まれ得る。図2乃至7のプロセスと同様の態様で、パス26がそれから酸化プラグplug37を形成するためにスペーサ30’を酸化することによって満たされ得る。図10に示されているように、ゲート電極は、スペーサ30’のトップから酸化物を除去した後に、更なるゲート電極物質でトレンチを満たすことによって完成させられる。上記のプロセスのバリエーションにおいて、スペーサ30と30’との間に規定されるパスは、トレンチ電極を完成させるプロセスの間にトレンチ電極物質でふさがれてもよい。当該手法の場合、酸化又は堆積によってスペーサに渡って層を成長させるステップが省略されてもよい。しかしながら、前記デバイスの電流パスcurrentpathにおいてドリフト領域14のシリコン表面状態を保護するためにトレンチ底部及び側壁に渡ってパッシベーション層をもたらすことは通常所望されるであろう。また、ゲート電極の底部に渡って絶縁層を含ませることにより、ゲートドレイン間の短絡は発生しないことが保証される。上記の特定の例は、領域13、14、及び14aがn形導電形であり、領域15がp形であり、電子反転チャネルelectroninversionchannel12がゲート11によって領域15に誘起されるn形チャネルデバイスである。逆の導電形のドーパントを使用することによって、p形チャネルデバイスが本発明のよる方法によって製造され得る。この場合、領域13、14、及び14aはp形導電形であり、領域15はn形であり、正孔反転チャネルholeinversionchannel12はゲート11によって領域15に誘起される。図9及び10に関連して記載される変形プロセスが、トレンチ電極を有するショットキ整流器構成体に適用され得ることは評価されるであろう。知られているこの種類の整流器は、上記を参照して米国特許第US-A-5612567公報に記載されている。本発明による整流器の実施例のデバイスセル領域は図11に示されている。当該構造体において、ポリシリのトレンチ電極11は、前記デバイスの半導体本体10のドリフト領域61に形成されるトレンチ20に延在する。ドリフト領域は、より高くドーピングされたカソード領域63上にもたらされる。カソード電極65は、半導体本体の底部の主表面10bにおいてカソード領域と接触してもたらされる。アノード電極67はドリフト領域61とのショットキ障壁Shottkybarrierを形成するメタルシリサイド及び/又はメタルを有すると共に、表面の主表面frontmajorsurface10aにおいて当該領域にコンタクトする。アノード電極67はトレンチ電極11に電気的に接続される。ゲート絶縁物の薄い層17はゲート電極のトップに隣接してもたらされる。当該層の垂直な延在部を最小化することは好ましくなり得る。例えば前記層の最上部はアノード電極67の形成に先行してエッチング除去されてもよい。キャビティ23は、iトレンチ電極11の少なくとも下部及び底部とiiドリフト領域61の隣接する部分との間で規定される。本発明によれば、通常ショットキ整流器のトレンチ電極又はトレンチゲート型電界効果トランジスタのフィールドプレートの周りにもたらされる酸化物の厚い層が、同様の誘電結合特性であるがずっと低い誘電率を有する比較的狭いキャビティで置換され得る。このことはより狭いトレンチが形成されることを可能にする。これにより、デバイスにおけるより高いセル密度がもたらされ、それ故により低い特定のオン抵抗がもたらされる。図11のショットキ整流器は、通常ディスクリート整流器デバイスである。しかしながら、本発明によるショットキ整流器は、領域14の部分としての領域61、領域14aの部分としての領域63、及びソース電極の部分としての電極67と共に、本発明によるMOSFETと同じデバイス本体に集積され得る。図12は、理想真空で密閉しているキャビティに対するキャビティ厚tvacの関数としての、シミュレーションによるドレインソース間降伏電圧BVdsの間の関係を示しているグラフである。トレンチ電極に隣接するドリフト領域に対する二つの異なるドーピングプロファイルに対してプロットが示されている。正方形の記号は線形的な勾配を有するドーピングプロファイルlinearlygradeddopingprofileに対応しており、丸の記号は均一なプロファイルuniformprofileに関連している。上記米国特許第US-A-5612567号公報及び米国特許第US-A-5637898号公報に記載されているように、線形的な勾配を有するドーピングプロファイルは、トレンチ電極を含むデバイスの電圧遮断特性voltageblockingcapabilityを増大させ得る。厚さ50nmのキャビティが、均一なプロファイルを有する約50Vの降伏電圧及び線形的なプロファイルを有する約60Vの降伏電圧をもたらすことは理解され得る。これは200nm厚の二酸化シリコン層とほぼ同等である。従ってトレンチフィールドプレートの周りの当該酸化物層を、同等の降伏特性を有するキャビティで置換することにより、トレンチの幅が約0.3ミクロン低減させられ得る。上記の方法の更なるバリエーションにおいて、堆積状態の適切な制御により、キャビティ23はトレンチ電極物質の堆積によって規定され得るので、一つ又はそれより多くのキャビティが、トレンチ電極11とトレンチ20の底部27との間に形成される。例えば比較的狭いと共に深いトレンチにおいて、トレンチ電極物質はトレンチの下部で不均一に堆積され得る。これにより、一つ又はそれより多くのキャビティがもたらされる。トレンチ電極物質のスペーサの間のパスがスペーサの酸化物によってふさがれている上記の実施例において、当該プロセスが、酸化のために使用される気体gas例えば酸素又は水蒸気を含むキャビティをもたらすことは評価されるであろう。従って使用される酸化気体oxidisinggasは自身の誘電特性に対して選択され得る。同様に、キャビティを形成するために使用される他のプロセスにおいて、キャビティが形成されるときにもたらされる雰囲気は、キャビティ成分cavitycontentsの所望の特性に関連して選択され得る。例えばシリコンカーバイドsiliconcarbideのようなシリコン以外の半導体物質が本発明によるデバイスのために使用されてもよい。上記で特定して参照されているものに加えて、トレンチにおいて絶縁トレンチ電極を含む、バイポーラトランジスタ、VDMOS、及びラテラルトレンチゲート型MOSFETのような一定の種類のデバイスに本発明が適用可能であることは評価されるであろう。本発明の開示を読むことにより、他のバリエーション及び変形例は当業者にとって明らかであろう。当該バリエーション及び変形例は、当業者に既に知られている同等の特徴及び他の特徴を含んでいてもよいと共に、ここに既に記載されている特徴の代わりに、又はここに既に記載されている特徴に加えて使用されてもよい同等の特徴及び他の特徴を含んでいてもよい。請求項は、特定の特徴の組み合わせに対して本明細書において明確に記載されているが、本発明の開示の範囲は、本発明が軽減させる技術的課題と同じ技術的課題の何れか若しくは全てを軽減させるか否かにかかわらず、及び何れかの請求項に記載の発明と同じ発明に関するか否かにかかわらず、明示的又は暗示的にここに開示されているいかなる新規な特徴若しくはいかなる新規な特徴の組み合わせ、又はそれらのいかなる概念も含んでいることが理解されるべきである。従って、本出願人は、本出願又はそれから引き出される何れかの他の出願の係争中、新たな請求項が当該特徴及び/又は当該特徴の組み合わせに対して明確に記載されてもよいという注意をもたらすものである。