一次巻線および二次巻線を有し、電圧変換比を決定するトランスと、前記トランスの一次巻線側に接続されたスイッチング素子と、前記スイッチング素子のオンオフ制御を行うことで、1次巻線側に入力されるDC電圧を所望のDC電圧に変換して2次巻線側に出力させる制御部とを備えたDCDCコンバータにおいて、前記制御部は、一次巻線側の電圧計測値、一次巻線側の電流計測値、二次巻線側の電圧計測値、二次巻線側の電流計測値のうち何れか1つ以上の計測値に基づいて、前記スイッチング素子のソースとドレインの間に電流が流れ始めるときのゲート電圧のばらつき量の影響を示す指標値を検出し、検出した前記指標値を抑制するように前記スイッチング素子のオンオフ制御のタイミングを調整することを特徴とするDCDCコンバータ。請求項1に記載のDCDCコンバータにおいて、前記制御部は、前記スイッチング素子のターンオン時間、ターンオフ時間を調整することで前記オンオフ制御のタイミングを調整することを特徴とするDCDCコンバータ。請求項2に記載のDCDCコンバータにおいて、前記制御部は、前記トランスに流れる一次巻線側の電流計測値が第1の所定値を超えた場合には、前記指標値を調整する必要があると判定し、前記指標値を抑制するように前記スイッチング素子のターンオン時間、ターンオフ時間を調整することを特徴とするDCDCコンバータ。請求項3に記載のDCDCコンバータにおいて、前記制御部は、前記トランスに流れる一次巻線側の電流計測値が前記第1の所定値より大きい第2の所定値を超えた場合には、前記トランスが飽和したと判定し、前記オンオフ制御の動作を停止することを特徴とするDCDCコンバータ。請求項2に記載のDCDCコンバータにおいて、前記制御部は、一次巻線側の電圧計測値をV1、二次巻線側の電圧計測値をV2、前記トランス巻線比をN1:N2とした際に、V2/V1×N1/N2により見かけ上のduty値を求めるとともに、前記オンオフ制御を行った際のタイミングから理論上のduty値を求め、前記理論上のduty値と前記見かけ上のduty値との差の絶対値に相当する誤差が第3の所定値を超えた場合には、前記指標値を調整する必要があると判定し、前記誤差を前記第3の所定値以下とするように前記スイッチング素子のターンオン時間、ターンオフ時間を調整することを特徴とするDCDCコンバータ。請求項5に記載のDCDCコンバータにおいて、前記制御部は、前記誤差が前記第3の所定値より大きい第4の所定値を超えた場合には、前記トランスが飽和したと判定し、前記オンオフ制御の動作を停止することを特徴とするDCDCコンバータ。請求項3ないし6のいずれか1項に記載のDCDCコンバータにおいて、前記制御部は、前記指標値を調整する必要があると判定した場合には、一次巻線側の電圧計測値をV1、一次巻線側の電流計測値をI1、二次巻線側の電圧計測値をV2、二次巻線側の電流計測値をI2とした際に、効率ηをη=V2×I2/V1×I1として求め、前記効率ηを所定の期間累積した評価関数を生成し、最適化手法により前記評価関数が最大になるように前記各スイッチング素子のターンオン時間、ターンオフ時間を調整することを特徴とするDCDCコンバータ。一次巻線および二次巻線を有し、電圧変換比を決定するトランスと、前記トランスの一次巻線側に接続されたスイッチング素子と、前記スイッチング素子のオンオフ制御を行うことで、1次巻線側に入力されるDC電圧を所望のDC電圧に変換して2次巻線側に出力させる制御部とを備えたDCDCコンバータに適用されるDCDCコンバータの制御方法であって、前記制御部において、一次巻線側の電圧計測値、一次巻線側の電流計測値、二次巻線側の電圧計測値、二次巻線側の電流計測値のうち何れか1つ以上の計測値に基づいて、前記スイッチング素子のソースとドレインの間に電流が流れ始めるときのゲート電圧のばらつき量の影響を示す指標値を検出するステップと、前記検出するステップの判定結果に基づいて、前記指標値を抑制するように前記スイッチング素子のオンオフ制御のタイミングを調整するステップとを有することを特徴とするDCDCコンバータの制御方法。しかしながら、従来技術には、以下のような課題がある。従来のDCDCコンバータは、MOSFET、IGBT等のVthのばらつきにより変換効率が低下してしまうという問題、またはトランスの飽和によりMOSFET、IGBT等の半導体スイッチング素子が故障してしまうという問題については、考慮されていない。本発明は、前記のような課題を解決するためになされたものであり、特別な回路を用いることなく、トランスの飽和の抑制、損失の低減化を図ることのできるDCDCコンバータおよびDCDCコンバータの制御方法を得ることを目的とする。本発明に係るDCDCコンバータは、一次巻線および二次巻線を有し、電圧変換比を決定するトランスと、トランスの一次巻線側に接続されたスイッチング素子と、スイッチング素子のオンオフ制御を行うことで、1次巻線側に入力されるDC電圧を所望のDC電圧に変換して2次巻線側に出力させる制御部とを備えたDCDCコンバータにおいて、制御部は、一次巻線側の電圧計測値、一次巻線側の電流計測値、二次巻線側の電圧計測値、二次巻線側の電流計測値のうち何れか1つ以上の計測値に基づいて、スイッチング素子のソースとドレインの間に電流が流れ始めるときのゲート電圧のばらつき量の影響を示す指標値を検出し、検出した指標値を抑制するようにスイッチング素子のオンオフ制御のタイミングを調整するものである。また、本発明に係るDCDCコンバータの制御方法は、一次巻線および二次巻線を有し、電圧変換比を決定するトランスと、トランスの一次巻線側に接続されたスイッチング素子と、スイッチング素子のオンオフ制御を行うことで、1次巻線側に入力されるDC電圧を所望のDC電圧に変換して2次巻線側に出力させる制御部とを備えたDCDCコンバータに適用されるDCDCコンバータの制御方法であって、制御部において、一次巻線側の電圧計測値、一次巻線側の電流計測値、二次巻線側の電圧計測値、二次巻線側の電流計測値のうち何れか1つ以上の計測値に基づいて、スイッチング素子のソースとドレインの間に電流が流れ始めるときのゲート電圧のばらつき量の影響を示す指標値を検出するステップと、検出するステップの判定結果に基づいて、指標値を抑制するようにスイッチング素子のオンオフ制御のタイミングを調整するステップとを有するものである。本発明によれば、トランスに関する電気量の計測値に基づいて、半導体スイッチング素子のVthのばらつきの影響を示す指標値を検出し、この検出結果に応じて半導体スイッチング素子のターンオンターンオフ時間を調整することにより、特別な回路を用いることなく、トランスの飽和の抑制、損失の低減化を図ることのできるDCDCコンバータおよびDCDCコンバータの制御方法を得ることができる。以下、添付図面に従って本発明のDCDCコンバータおよびDCDCコンバータの制御方法の好ましい実施の形態について説明する。実施の形態1.図1は、本発明の実施の形態1によるDCDCコンバータの回路図である。図1に示した本実施の形態1におけるDCDCコンバータは、入力電源1から外部負荷2までの要素で構成されている。具体的には、制御部3、一対のスイッチング手段4-1、4-2、トランス8、二次側整流ダイオード9~12、平滑リアクトル13、コンデンサ14を備えるとともに、電気量の計測手段として、一次側電圧検出回路20、一次側電流検出回路21、二次側電圧検出回路22、二次側電流検出回路23を備えている。入力電源1の後段には、4つの半導体スイッチング素子Q1、Q2、Q3、Q4が接続されており、例えば、これらの半導体スイッチング素子は、MOSFETを用いることができる。制御部3は、Q1とQ4、Q2とQ3で構成された一対のスイッチング手段4-1、4-2を交互にオンオフ駆動する。第1のスイッチング素子Q1および第3のスイッチング素子Q3のドレインは、入力電源1のプラス出力端子1aに接続され、第2のスイッチング素子Q2および第4のスイッチング素子Q4のソースは、入力電源1のマイナス出力端子1bに接続されている。また、トランス8の一次巻線は、一端が、第1の半導体スイッチング素子Q1のソースと第2の半導体スイッチング素子Q2のドレインとの接続点に接続され、他端が、第3の半導体スイッチング素子Q3のソースと第4の半導体スイッチング素子Q4のドレインとの接続点に接続されている。また、一次側電圧検出回路20は、入力電源1と並列に接続されており、一次側電流検出回路21は、トランス8の一次巻線側の一端と、第1の半導体スイッチング素子Q1のソースと第2の半導体スイッチング素子Q2のドレインとの接続点との間に、直列に接続されている。また、トランス8の二次巻線には、二次側整流ダイオード9、10、11、12がフルブリッジ構成で接続されている。二次側整流ダイオード9~12の後段には、平滑リアクトル13、二次側電流検出回路23が順に直列に接続される。さらに、コンデンサ14が二次側整流ダイオード9~12と並列に接続されている。また、コンデンサ14に並列に外部負荷2が接続され、二次側電圧検出回路22がコンデンサ14に並列に接続されている。制御部3は、信号線30a、30b、30c、30dにより、それぞれ一次側電圧検出回路20、一次側電流検出回路21、二次側電圧検出回路22、二次側電流検出回路23から電流または電圧の検出値計測値を取得する。さらに、制御部3は、制御線31a、31b、31c、31dにより、それぞれ半導体スイッチング素子Q1、Q2、Q3、Q4をオンオフ制御する。このような回路を備えるDCDCコンバータの基本的な動作について、図2、図3を用いて説明する。なお、本実施の形態1で例示するDCDCコンバータは、一般的なフルブリッジ型のDCDCコンバータである。図2は、本発明の実施の形態1に係るDCDCコンバータにおける半導体スイッチング素子の動作を説明する図である。なお、図2中のfdcはスイッチング周波数を示しており、tdはデッドタイムを示している。半導体スイッチング素子Q1、Q4スイッチング手段4-1をオンすると、トランス8の一次巻線側に流れる電流は、入力電源1→半導体スイッチング素子Q1→トランス8一次巻線側→半導体スイッチング素子Q4の経路で流れる。ここで、トランス8は、一次側から二次側に電力を伝達する。そして、トランス8の二次巻線側に流れる電流は、トランス8二次巻線側→二次側整流ダイオード9→平滑リアクトル→外部負荷2→二次側整流ダイオード12の経路で流れる。半導体スイッチング素子Q1、Q4スイッチング手段4-1をオフすると、トランス8の一次側には電流が流れず、二次側へ電力は伝達されない。ただし、二次側では、平滑リアクトル13の自己誘導により、平滑リアクトル13→外部負荷2→二次側整流ダイオード9、10、11、12→平滑リアクトル13の経路で電流が流れる。次に、半導体スイッチング素子Q2、Q3スイッチング手段4-2をオンすると、トランス8の一次巻線側に流れる電流は、入力電源1→半導体スイッチング素子Q3→トランス8一次巻線側→半導体スイッチング素子Q2の経路で流れる。トランス8は、先ほどと同様に、一次側から二次側に電力を伝達する。そして、トランス8の二次巻線側に流れる電流は、トランス8二次巻線側→二次側整流ダイオード10→平滑リアクトル13→外部負荷2→二次側整流ダイオード11の経路で流れる。半導体スイッチング素子Q2、Q3スイッチング手段4-2をオフすると、トランス8の一次側には電流が流れず、二次側へ電力は伝達されない。ただし、二次側では、平滑リアクトル13の自己誘導により、平滑リアクトル13→外部負荷2→二次側整流ダイオード9、10、11、12→平滑リアクトル13の経路で電流が流れる。図3は、本発明の実施の形態1に係るDCDCコンバータの動作時における各電圧電流波形を示す図である。ここで、記号を次のように定義する。Vtr1:トランス8の一次側電圧Itr1:トランス8の一次側電流Vtr2:トランス8の二次側電圧Itr2:トランス8の二次側電流Iout:二次側電流検出回路23で検出される電流値。また、図2にも示しているように、短絡防止のため、デッドタイムtdを設けている。ここで、問題となる半導体スイッチング素子Q1~Q4、MOSFETのVthのばらつきによるトランス飽和、効率の低下について説明する。図4は、本発明の実施の形態1に係るDCDCコンバータの半導体スイッチング素子に使用されるMOSFETの入力特性を示す図である。縦軸は、ドレインソース電圧VDS、ゲートソース電圧VGSを示しており、横軸は、ゲートチャージ電荷量Qgを示している。一般的に、MOSFETの入力特性は一定でなく、通常、素子ごとにVthにばらつきがある。例えば、図4に示した2つの素子A、素子Bでは、ゲートチャージ電荷量とドレインソース電圧特性がわずかに異なっているため、Vthが異なる。この結果、半導体スイッチング素子のターンオンターンオフのタイミングがずれてしまい、トランス8にかかる電圧に偏りが生じる。図5は、本発明の実施の形態1に係るDCDCコンバータのVthにばらつきが生じた場合のトランス一次側電圧波形のずれを示す図である。また、図6は、本発明の実施の形態1に係るDCDCコンバータのVthにばらつきが生じた場合のトランス一次側電圧波形、トランス一次側電流波形を示す図である。スイッチングタイミングがばらつき、トランス8の一次側にかかる電圧に不平衡が生じ、片側の電圧印加時間が長くなることで、トランス8が飽和し、電流が一気に増大する。ここで、トランスの損失は、銅損、鉄損がある。そして、銅線の抵抗をR、電流量をIとすると、電流による損失である銅損は、W=I2Rで求まり、電流が増加すると指数関数的に損失が増加する。また、最悪の場合、過電流でスイッチング素子が破壊する。そこで、この問題を解決するために、本実施の形態1における制御部3は、スイッチングタイミングの不平衡によりトランスの飽和が発生しそうな状況を事前に検出し、その検出結果に基づいて、半導体スイッチング素子のターンオンターンオフタイミングを調整する。これにより、損失の低減化、または電圧変換用のトランス8の磁気飽和による半導体スイッチング素子の故障防止を図ることができる。図7は、本発明の実施の形態1に係るDCDCコンバータの誤差判定アルゴリズムを示すフローチャートである。まず始めに、ステップS101において、制御部3は、トランス8の一次側電流量の絶対値|Itr1|をばらつき量の影響を示す指標値として求め、この値|Itr1|が、閾値Shi1第1の所定値に相当以上か否かを判定する。そして、制御部3は、トランス8の一次側電流量の絶対値|Itr1|が、閾値Shi1未満であると判定した場合には、ばらつき量の影響が少なく、トランス8の飽和に至ることはないと判断し、一連の処理を終了する。一方、ステップS101において、トランス8の一次側電流量の絶対値|Itr1|が、閾値Shi1以上と判定した場合には、ステップS102において、制御部3は、トランス8の一次側電流量の絶対値|Itr1|が、閾値Shi2第2の所定値に相当以上か否かを判定する。そして、制御部3は、トランス8の一次側電流量の絶対値|Itr1|が、閾値Shi2以上と判定した場合には、ステップS103に進み、トランス8が飽和状態であるとして、異常ありと判定し、ステップS104において、コンバータによる変換動作を中断する。一方、ステップS102において、制御部3は、トランス8の一次側電流量の絶対値|Itr1|が、閾値Shi2未満と判定した場合には、ステップS105において、ばらつき量の影響がトランス8の飽和を招くおそれがあり、また、スイッチング素子のターンオンターンオフ時間がばらついているため二次側に電力を正しく供給できていないとして、誤差ありと判定し、ステップS106、S107、S108において、スイッチング素子のオンオフ制御のタイミングを補正する。本実施の形態1におけるオンオフ制御タイミングの補正は、次のように行われる。まず、ステップS106において、制御部3は、トランス8の一次側の電流Itr1が、正か負かを判定する。ここで、図1において、Q1→一次側電流検出回路21→Q4の方向に流れる電流の向きを正とする。ステップS106において、正と判定した場合には、制御部3は、ステップS107において、スイッチング手段4-1のオン時間を減らす。一方、ステップS106において、負と判定した場合には、制御部3は、ステップS108において、スイッチング手段4-2のオン時間を減らす。また、ステップS106において、正でも負でもない場合には、スイッチング手段4-1、4-2のいずれも調整しない。そして、ステップS107またはステップS108を実施後、制御部3は、処理をステップS101に戻し、それ以降の処理を繰り返すこととなる。以上のように、実施の形態1によれば、制御部が、一次巻線側の電流計測値に基づいて、ゲート電圧Vthのばらつき量の影響を示す指標値を検出し、検出した指標値を抑制するようにスイッチング素子のオンオフ制御のタイミングを調整することができる。この結果、特別な回路を用いることなく、トランスの飽和の抑制、損失の低減化を図ることのできるDCDCコンバータおよびDCDCコンバータの制御方法を実現できる。実施の形態2.先の実施の形態1では、Vthのばらつき量の影響を示す指標値を、トランス8の一次巻線側の電流計測値一次側電流検出回路21による計測値を用いて検出する場合について説明した。しかしながら、例えば、トランス8が大型であり、飽和しにくいものであった場合には、MOSFETがばらついていても、一次巻線側の電流は、極端には増加しない。このため、先の実施の形態1の方法では、ゲート電圧Vthのばらつき量の影響を正確に検出できない場合が考えられる。そこで、本実施の形態2では、ゲート電圧Vthのばらつき量の影響の判定を、トランス8の一次巻線側の電流計測値で判断する先の実施の形態1とは異なる判定方法について説明する。具体的には、本実施の形態2では、一次巻線側の電圧計測値と、二次巻線側の電圧計測値に基づいて、ゲート電圧Vthのばらつき量の影響を示す指標値を定量化する方法について説明する。本実施の形態2における制御部3は、各センサによる電圧計測値から求めた見かけ上のデューティ値duty’と、制御部3により制御している理論的なデューティ値dutyに所定値以上の差分があれば、誤差ありと判定する。ここで、記号を次のように定義する。duty:制御部3によるデューティ目標値であり、オンオフ制御タイミングに基づく理論的なデューティ値に相当duty’:一次巻線側の電圧計測値と二次巻線側の電圧計測値に基づいて求めた見かけ上のdutyであり、半導体スイッチング素子の有する個別の特性を加味した実際のデューティ値に相当N1:トランス8の一次側巻線数N2:トランス8の二次側巻線数次に、本実施の形態2によるDCDCコンバータの処理フローについて、図8を用いて詳細に説明する。図8は、本発明の実施の形態2に係るDCDCコンバータの誤差判定アルゴリズムを示すフローチャートである。一次側電圧検出回路20により取得した電圧値をV1、二次側電圧検出回路22により取得した電圧値をV2、トランス巻線比をN1:N2とすると、見かけ上のデューティ値duty’は、下式1で求まる。そこで、制御部3は、ステップS201において、上式に基づいて、見かけ上のデューティ値duty’を算出する。次に、ステップS202において、制御部3は、デューティ目標値dutyと見かけ上のデューティ値との差の絶対値ΔEを、下式2を用いてばらつき量の影響を示す指標値として算出する。そして、ステップS203において、制御部3は、ばらつき量の影響の指標値として求めたΔEが、閾値Shi3第3の所定値に相当以上か否かを判定する。そして、制御部3は、ΔEが、閾値Shi3未満であると判定した場合には、ばらつき量の影響の指標値が少なく、トランス8の飽和に至ることはないと判断し、一連の処理を終了する。一方、ステップS203において、ΔEが、閾値Shi3以上と判定した場合には、ステップS204において、制御部3は、ΔEが、閾値Shi4第4の所定値に相当以上か否かを判定する。そして、制御部3は、ΔEが、閾値Shi4以上と判定した場合には、ステップS205に進み、トランス8が飽和状態であるとして、異常ありと判定し、ステップS206において、コンバータによる変換動作を中断する。一方、ステップS204において、制御部3は、ΔEが、閾値Shi4未満と判定した場合には、ステップS207において、ばらつき量の影響の指標値がトランス8の飽和を招くおそれがあり、また、スイッチング素子のターンオンターンオフ時間がばらついているため二次側に電力を正しく供給できていないとして、誤差ありと判定する。そして、制御部3は、誤差ありと判定した場合には、ステップS208、S209において、スイッチング素子のオンオフ制御のタイミングを補正し、ΔEが閾値Shi3未満となるように制御することとなる。本実施の形態2におけるオンオフ制御タイミングの補正は、次のように行われる。まず、ステップS208において、制御部3は、一次側電圧検出回路20の電圧計測値、一次側電流検出回路21の電流計測値、二次側電圧検出回路22の電圧計測値、二次側電流検出回路23の電流計測値から効率ηを求め、所定の期間累積した効率の値を評価関数に設定する。次に、ステップS209において、制御部3は、各MOSFETのターンオン時間ton、ターンオフ時間toffをパラメータ化し、効率ηの値が最大となるように、最適化手法によって各パラメータを導出する。最適化手法によりオンオフタイミングを導出することで、単純にばらつき量の影響を抑制する補正を行うだけでなく、効率ηが最大となるような各半導体スイッチング素子のターンオン時間ton、ターンオフ時間toffを決定することができる。より具体的には、一次側電圧検出回路20の電圧計測値をV1、一次側電流検出回路21の電流計測値をI1、二次側電圧検出回路22の電圧計測値をV2、二次側電流検出回路23の電流計測値をI2、効率をη、累積回数をN回、各半導体スイッチング素子のターンオン時間をtQ1ontQ4on、ターンオフ時間toQ1fftQ4offとおくと、最適化問題として、下式34により定式化することができる。そこで、制御部3は、上記の最適化問題を解き得られたパラメータを用いて、スイッチング素子のオンオフ制御のタイミングを補正する。以上のように、実施の形態2によれば、制御部が、理論上のデューティ値と見かけ上のデューティ値との差分に基づいて、ゲート電圧Vthのばらつき量の影響を示す指標値を検出し、さらに、各種計測値から求めた効率を最適化するように、スイッチング素子のオンオフ制御のタイミングを調整することができる。この結果、特別な回路を用いることなく、トランスの飽和の抑制、損失の低減化を図ることのできるDCDCコンバータおよびDCDCコンバータの制御方法を実現できる。さらに、単純にばらつき量の影響を抑制するだけでなく、効率が最大となるように、スイッチング素子のオンオフ制御のタイミングを調整することが可能となる。なお、上述した実施の形態1、2では、整流方式はダイオード整流としているが、これに限ることはなく、例えば、同期整流方式でもよい。また、上述した実施の形態1、2では、DCDCコンバータはフルブリッジ方式を採用しているが、これに限るものではなく、例えばハーフブリッジ方式でもよい。また、実施の形態2で説明した最適化問題は、実施の形態1と組み合わせることも可能である。すなわち、先の図7の処理において、ステップS106~ステップS108の代わりに、先の図8におけるステップS208、ステップS209を用いることも可能である。