"半導体積層体と、前記半導体積層体上に設けられているドレイン電極と、前記半導体積層体上に設けられているとともに、前記ドレイン電極から離れて配置されているソース電極と、前記半導体積層体上に設けられているとともに、前記ドレイン電極と前記ソース電極の間に配置されているゲート部と、前記半導体積層体上に設けられているとともに、前記ドレイン電極と前記ゲート部の間に設けられている導通電極と、を備えており、前記半導体積層体は、第1半導体層、第2半導体層、第3半導体層、及び第4半導体層を有しており、前記第1半導体層と前記第2半導体層のバンドギャップは異なっており、前記第1半導体層と前記第2半導体層によって第1ヘテロ接合面が構成されており、前記第3半導体層と前記第4半導体層のバンドギャップは異なっており、前記第3半導体層と前記第4半導体層によって第2ヘテロ接合面が構成されており、前記ドレイン電極は、前記第1ヘテロ接合面に形成される2次元電子ガス層に対して電気的に接続可能に構成されており、前記ソース電極は、前記第1ヘテロ接合面に形成される2次元電子ガス層から電気的に絶縁可能に構成されているとともに、前記第2ヘテロ接合面に形成される2次元電子ガス層に対して電気的に接続可能に構成されており、前記ゲート部は、前記第2ヘテロ接合面に対向しており、前記導通電極は、前記第1ヘテロ接合面及び前記第2ヘテロ接合面に形成される2次元電子ガス層の双方に対して電気的に接続可能に構成されており、前記第1ヘテロ接合面に形成される2次元電子ガス層の電子濃度は、前記第2ヘテロ接合面に形成される2次元電子ガス層の電子濃度よりも濃い半導体装置。前記半導体積層体上に設けられているとともに、前記ドレイン電極と前記導通電極の間に設けられている補助ゲート部をさらに備えており、前記補助ゲート部は、前記ゲート部に電圧が印加されていないときに電圧が印加されないように構成されている請求項1に記載の半導体装置。前記第1半導体層、前記第2半導体層、前記第3半導体層、及び前記第4半導体層は、この順で積層している請求項1又は2に記載の半導体装置。前記第2半導体層のバンドギャップは、前記第1半導体層のバンドギャップよりも広く、前記第4半導体層のバンドギャップは、前記第3半導体層のバンドギャップよりも広い請求項3に記載の半導体装置。前記ドレイン電極は、前記半導体積層体に形成されている第1トレンチ内に充填されている請求項3又は4に記載の半導体装置。前記導通電極は、前記半導体積層体に形成されている第2トレンチ内に充填されている請求項3~5のいずれか一項に記載の半導体装置。この種の半導体装置では、ノーマリオフで動作するとともに、低いオン抵抗と高い耐圧を具備することが望まれている。例えば、ノーマリオフで動作させるために、電子供給層の厚みを薄くし、2次元電子ガス層の電子濃度を薄くする技術が知られている。この技術を利用して2次元電子ガス層の電子濃度を薄くすると、ゲート部に電圧が印加されていないときに、ゲート部が対向する2次元電子ガス層を消失させることができる。これにより、半導体装置をノーマリオフで動作させることが可能になる。しかしながら、2次元電子ガス層の電子濃度が薄くなると、ゲート部が対向する部分以外の2次元電子ガス層の電子濃度も薄くなることから、オン抵抗が高くなるという問題がある。特に、高い耐圧を得るためには、ドレイン電極とソース電極の間の距離を長くする必要があり、この結果、ゲート部に対向する部分以外の2次元電子ガス層の距離も長くなり、オン抵抗が増大するという問題が顕在化してくる。本願明細書で開示される技術は、ノーマリオフで動作するとともに、高い耐圧と低いオン抵抗を備えた半導体装置を提供することを目的としている。本明細書で開示される半導体装置では、2つのヘテロ接合面が設けられていることを特徴としている。一方のヘテロ接合面に形成される2次元電子ガス層の電子濃度は相対的に濃く調整されており、他方のヘテロ接合面に形成される2次元電子ガス層の電子濃度は相対的に薄く調整されている。2次元電子ガス層の電子濃度が相対的に薄く調整されたヘテロ接合面には、ゲート部が対向して設けられている。これにより、ノーマリオフで動作することが実現されている。さらに、この半導体装置では、2次元電子ガス層の電子濃度が相対的に濃く調整されたヘテロ接合面によって、ドレイン電極とソース電極の間の距離が長く確保されている。このため、ドレイン電極とソース電極の間の距離を長く確保して高い耐圧を得ながら、オン抵抗の増大を抑えることができる。このように、本明細書で開示される半導体装置は、2つのヘテロ接合面を利用することで、ノーマリオフで動作するとともに、高い耐圧と低いオン抵抗を具備することができる。すなわち、本明細書で開示される半導体装置は、半導体積層体とドレイン電極とソース電極とゲート部と導通電極を備えている。ドレイン電極は、半導体積層体上に設けられている。ソース電極は、半導体積層体上に設けられているとともに、ドレイン電極から離れて配置されている。ゲート部は、半導体積層体上に設けられているとともに、ドレイン電極とソース電極の間に配置されている。なお、ゲート部は、絶縁ゲート型であってもよく、ショットキー型であってもよい。導通電極は、半導体積層体上に設けられているとともに、ドレイン電極とゲート部の間に設けられている。半導体積層体は、第1半導体層、第2半導体層、第3半導体層、及び第4半導体層を有している。第1半導体層と第2半導体層のバンドギャップは異なっており、第1半導体層と第2半導体層によって第1ヘテロ接合面が構成されている。第3半導体層と第4半導体層のバンドギャップは異なっており、第3半導体層と第4半導体層によって第2ヘテロ接合面が構成されている。ドレイン電極は、第1ヘテロ接合面に形成される2次元電子ガス層に対して電気的に接続可能に構成されている。ソース電極は、第1ヘテロ接合面に形成される2次元電子ガス層から電気的に絶縁可能に構成されているとともに、第2ヘテロ接合面に形成される2次元電子ガス層に対して電気的に接続可能に構成されている。ゲート部は、第2ヘテロ接合面に対向している。導通電極は、第1ヘテロ接合面及び第2ヘテロ接合面に形成される2次元電子ガス層の双方に対して電気的に接続可能に構成されている。第1ヘテロ接合面に形成される2次元電子ガス層の電子濃度は、第2ヘテロ接合面に形成される2次元電子ガス層の電子濃度よりも濃い。上記態様の半導体装置では、第1ヘテロ接合面と導通電極と第2ヘテロ接合面を介してドレイン電極とソース電極の間を電流が流れる。2次元電子ガス層の電子濃度が相対的に薄く調整された第2ヘテロ接合面には、ゲート部が対向して設けられている。これにより、ノーマリオフで動作すること実現されている。さらに、上記態様の半導体装置では、2次元電子ガス層の電子濃度が相対的に濃く調整された第1ヘテロ接合面によって、ドレイン電極とソース電極の間の距離が長く確保されている。このため、ドレイン電極とソース電極の間の距離を長く確保して高い耐圧を得るとともに、オン抵抗の増大を抑えることができる。このように、上記態様の半導体装置は、ノーマリオフで動作するとともに、高い耐圧と低いオン抵抗を具備することができる。上記態様の半導体装置はさらに補助ゲート部を備えていてもよい。補助ゲート部は、半導体積層体上に設けられているとともに、ドレイン電極と導通電極の間に設けられている。補助ゲート部は、ゲート部に電圧が印加されていないときに電圧が印加されないように構成されている。上記態様の半導体装置では、ゲート部に電圧が印加されないときに、補助ゲート部にも電圧が印加されない。これにより、補助ゲート部は、半導体装置がオフしたときに、フィールドプレート効果によってドレイン電極と導通電極の電界を緩和する。なお、補助ゲート部は、絶縁ゲート型であってもよく、ショットキー型であってもよい。第1半導体層、第2半導体層、第3半導体層、及び第4半導体層は、この順で積層していてもよい。この態様の半導体装置では、第1ヘテロ接合と第2ヘテロ接合が厚み方向に平行に構成される。第2半導体層のバンドギャップは、第1半導体層のバンドギャップよりも広くてもよい。さらに、第4半導体層のバンドギャップは、第3半導体層のバンドギャップよりも広くてもよい。この態様の半導体装置は、バンドギャップが相対的に狭い層とバンドギャップが相対的に広い層を交互に積層することで形成される。ドレイン電極は、半導体積層体に形成されている第1トレンチ内に充填されていてもよい。第1トレンチの深さを調整することで、ドレイン電極と第1ヘテロ接合面の電気的な接続を簡単に実現させることができる。導通電極は、半導体積層体に形成されている第2トレンチ内に充填されていてもよい。第2トレンチの深さを調整することで、導通電極と第1ヘテロ接合面、及び導通電極と第2ヘテロ接合面の電気的な接続を簡単に実現させることができる。本明細書で開示される技術によると、ノーマリオフで動作するとともに、高い耐圧と低いオン抵抗を備えた半導体装置を提供することができる。本明細書で開示される技術の特徴を整理しておく。第1特徴本明細書で開示される技術は、半導体装置に用いられる材料を限定するものではない。典型的には、窒化物系の化合物半導体を用いるのが望ましい。例えば、第1半導体層の半導体材料は、InXaGaYaAl1-Xa-YaN0≦Xa≦1、0≦Ya≦1、0≦XaYa≦1であり、第2半導体層の半導体材料は、InXbGaYbAl1-Xb-YbN0≦Xb≦1、0≦Yb≦1、0≦XbYb≦1であり、1-Xa-Ya<1-Xb-Ybであるのが望ましい。また、第3半導体層の半導体材料は、InXcGaYcAl1-Xc-YcN0≦Xc≦1、0≦Yc≦1、0≦XcYc≦1であり、第4半導体層の半導体材料は、InXdGaYdAl1-Xd-YdN0≦Xd≦1、0≦Yd≦1、0≦XdYd≦1であり、1-Xc-Yc<1-Xd-Ydであるのが望ましい。第2特徴本明細書で開示される技術では、第1半導体層と第2半導体層の第1ヘテロ接合面に形成される2次元電子ガス層の電子濃度が、第3半導体層と第4半導体層の第2ヘテロ接合面に形成される2次元電子ガス層の電子濃度よりも濃く調整されている。これを具現化するためには、例えば、第4半導体層の厚みが第2半導体層の厚みよりも薄いのが望ましい。また、第4半導体層のアルミニウムの組成比が第2半導体層のアルミニウムの組成比よりも小さいのが望ましい。これらの特徴は、組合せられるのが特に望ましい。第3特徴ドレイン電極が充填される第1トレンチの深さは、特に限定されるものではないが、一例では、第4半導体層と第3半導体層を貫通するのが望ましい。より望ましくは、第1トレンチは、第2半導体層を貫通して第1半導体層に達しているのが望ましい。第4特徴導通電極が充填される第2トレンチの深さは、特に限定されるものではないが、一例では、第4半導体層と第3半導体層を貫通するのが望ましい。より望ましくは、第2トレンチは、第2半導体層を貫通して第1半導体層に達しているのが望ましい。図1に示されるように、半導体装置1は、半導体積層体10を備えている。半導体積層体10は、基板11とバッファ層12と第1半導体層13と第2半導体層14と第3半導体層15と第4半導体層16を有している。バッファ層12と第1半導体層13と第2半導体層14と第3半導体層15と第4半導体層16は、この順で基板11上に積層されている。基板11の材料には、窒化物系の半導体材料が結晶成長可能なものが用いられている。一例では、基板11の材料には、窒化ガリウム、サファイア、炭化珪素、又はシリコンが用いられる。バッファ層12の材料には、ノンドープの窒化ガリウムGaNが用いられている。バッファ層12は、有機金属気相成長法MOCVDMetalOrganicChemicalVaporDepositionを利用して、基板11上に低温下で積層される。第1半導体層13の材料には、ノンドープの窒化ガリウムGaNが用いられている。第1半導体層13は、有機金属気相成長法を利用して、バッファ層12上に積層される。第1半導体層13の厚みは、約1~2μmであるのが望ましい。一例では、第1半導体層13の厚みは、約1.5μmである。第2半導体層14の材料には、ノンドープの窒化アルミニウムガリウムAlGaNが用いられている。第2半導体層14のアルミニウムの組成比は約10~30であり、その厚みは約10~100nmであるのが望ましい。一例では、第2半導体層14のアルミニウムの組成比が約25であり、その厚みが約25nmである。第2半導体層14は、有機金属気相成長法を利用して、第1半導体層13上に積層される。第2半導体層14のバンドギャップは第1半導体層13のバンドギャップよりも大きい。このため、第1半導体層13と第2半導体層14の第1ヘテロ接合面32には、2次元電子ガス2DEGが形成される。第3半導体層15の材料には、ノンドープの窒化ガリウムGaNが用いられている。第3半導体層15の厚みは約0.02~2μmであるのが望ましい。一例では、第3半導体層15の厚みは、約40nmである。第3半導体層15は、有機金属気相成長法を利用して、第2半導体層14上に積層される。第4半導体層16の材料には、ノンドープの窒化アルミニウムガリウムAlGaNが用いられている。第4半導体層16のアルミニウムの組成比は約5~30であり、その厚みは約2~50nmであるのが望ましい。一例では、第4半導体層16のアルミニウムの組成比が約10であり、その厚みが約5nmである。第4半導体層16は、有機金属気相成長法を利用して、第3半導体層15上に積層される。第4半導体層16のバンドギャップは第3半導体層15のバンドギャップよりも大きい。このため、第3半導体層15と第4半導体層16の第2ヘテロ接合面34には、2次元電子ガス2DEGが形成される。上記したように、第2半導体層14と第4半導体層16を比較すると、第2半導体層14の厚みが相対的に厚く形成されている。さらに、第2半導体層14と第4半導体層16を比較すると、第2半導体層14に含まれるアルミニウムの組成比が相対的に大きく調整されている。この結果、第1半導体層13と第2半導体層14のヘテロ接合面32に形成される2次元電子ガス層の電子濃度が相対的に濃く調整され、第3半導体層15と第4半導体層16のヘテロ接合面34に形成される2次元電子ガス層の電子濃度が相対的に薄く調整される。半導体装置1はさらに、ドレイン電極21と補助ゲート部23と導通電極25とゲート部28とソース電極29を備えている。これら電極構造は、平面視したときに、ストライプ状に配置されている。ドレイン電極21は、半導体積層体10上に設けられており、ソース電極29から所定距離を隔てて配置されている。ドレイン電極21とソース電極29の間の所定距離は、所望される耐圧に応じて適宜に調整される。ドレイン電極21は、半導体積層体10に形成された第1トレンチ22内に充填されている。第1トレンチ22は、第4半導体層16と第3半導体層15を貫通している。この例に代えて、第1トレンチ22がさらに深く形成されていてもよく、第2半導体層14を貫通して第1半導体層13に達していてもよい。ドレイン電極21の材料には、窒化物系の半導体材料に対してオーミック接触可能な材料が用いられるのが望ましい。一例では、ドレイン電極21には、バナジウムVとアルミニウムAlとモリブテンMoが積層した積層電極が用いられている。これにより、ドレイン電極21は、第1半導体層13と第2半導体層14の第1ヘテロ接合面32に形成される2次元電子ガス層に対してオーミック接触可能に構成されている。また、ドレイン電極21は、シンタ処理一例では、600°C,5分を利用して、オーミック性を向上させるのが望ましい。補助ゲート部23は、半導体積層体10上に設けられており、ドレイン電極21と導通電極25の間に配置されている。補助ゲート部23の材料には、窒化物系の半導体材料に対してショットキー接触可能な材料が用いられるのが望ましい。一例では、補助ゲート部23には、ニッケルNi、又はニッケルNiと金Auの積層電極が用いられている。導通電極25は、半導体積層体10上に設けられており、補助ゲート部23とゲート部28の間に配置されている。導通電極25は、半導体積層体10に形成された第2トレンチ24内に充填されている。第2トレンチ24は、第4半導体層16と第3半導体層15を貫通している。この例に代えて、第2トレンチ24がさらに深く形成されていてもよく、第2半導体層14を貫通して第1半導体層13に達していてもよい。導通電極25の材料には、窒化物系の半導体材料に対してオーミック接触可能な材料が用いられるのが望ましい。一例では、導通電極25には、バナジウムVとアルミニウムAlとモリブテンMoが積層した積層電極が用いられている。これにより、導通電極25は、第1ヘテロ接合面32及び第2ヘテロ接合面34に形成される2次元電子ガス層の双方に対してオーミック接触可能に構成されている。また、導通電極25は、シンタ処理一例では、600°C,5分を利用して、オーミック性を向上されるのが望ましい。ゲート部28は、半導体積層体10上に設けられており、導通電極25とソース電極29の間に配置されている。ゲート部28は、ゲート絶縁膜26とゲート電極27を有している。ゲート電極27は、ゲート絶縁膜26を介して半導体積層体10に対向している。一例では、ゲート絶縁膜26の材料には窒化シリコンSiN,酸化シリコンSiO2,又は酸化アルミニウムAl2O3が用いられており、ゲート電極27の材料にはニッケルNiとアルミニウムAlの積層電極が用いられている。また、ゲート部28は、平面視したときに、一部が導通電極25にオーバーラップするように形成されているとともに、一部がソース電極29にもオーバーラップするように形成されている。このため、ゲート部28は、導通電極25とソース電極29の間の全体に設けられており、導通電極25とソース電極29の間に存在する第2ヘテロ接合面34の全体に対向している。ソース電極29は、半導体積層体10上に設けられている。ソース電極29の材料には、窒化物系の半導体材料に対してオーミック接触可能な材料が用いられるのが望ましい。一例では、ソース電極29には、バナジウムVとアルミニウムAlとモリブテンMoが積層した積層電極が用いられている。これにより、ソース電極29は、第3半導体層15と第4半導体層16の第2ヘテロ接合面34に形成される2次元電子ガス層に対してオーミック接触可能に構成されている。また、ソース電極29は、シンタ処理一例では、600°C,5分を利用して、オーミック性を向上させるのが望ましい。なお、ソース電極29は、第1半導体層13と第2半導体層14の第1ヘテロ接合面32から離れているので、第1ヘテロ接合面32に形成される2次元電子ガス層に対して絶縁可能に構成されている。半導体装置1は、2種類の高電子移動度トランジスタが直列に接続された構造と等価であると評価することができる。この場合、1つの高電子移動度トランジスタがドレイン電極21と補助ゲート部23と導通電極25で構成されており、他の1つの高電子移動度トランジスタが導通電極25とゲート部28とソース電極29で構成されている。図2Aに示されるように、半導体装置1の1つの例では、補助ゲート部23とソース電極29が短絡して用いられてもよい。あるいは、図2Bに示されるように、半導体装置1の他の1つの例では、補助ゲート部23とゲート部28が短絡して用いられてもよい。いずれの場合も、ゲート部28に電圧が印加されないときに、補助ゲート部23にも電圧が印加されないように構成されている。次に、図1及び図3を参照して、半導体装置1のスイッチング動作を説明する。なお、以下の説明では、図2Aに示されるように、補助ゲート部23とソース電極29が短絡する例について説明する。半導体装置1は、ドレイン電極21に正電圧を印加し、ソース電極29に接地電圧を印加して用いられる。ゲート部28のゲート電極27に電圧が印加されていないとき、第3半導体層15と第4半導体層16の第2ヘテロ接合面34では、2次元電子ガス層が形成されない。このため、ドレイン電極21とソース電極29の間の電流経路は、このゲート部28が対向する第2ヘテロ接合面34において遮断され、半導体装置1はオフになる。なお、このとき、補助ゲート部23にも電圧が印加されていない。ゲート部28のゲート電極27に正電圧が印加されると、第3半導体層15と第4半導体層16の第2ヘテロ接合面34に2次元電子ガス層が形成される。図1及び図3に示されるように、ソース電極29から注入された電子は、第3半導体層15と第4半導体層16の第2ヘテロ接合面34に形成された2次元電子ガス層を介して導通電極25に達する。電子は、導通電極25を利用して厚み方向に流れ、さらに、第1半導体層13と第2半導体層14の第1ヘテロ接合面32に形成されている2次元電子ガス層を介してドレイン電極21に流れる。半導体装置1では、相対的に電子濃度が薄く調整されている第2ヘテロ接合面34の2次元電子ガス層に対してゲート部28が対向して設けられている。このため、半導体装置1では、ノーマリオフで動作することが実現されている。また、半導体装置1では、高耐圧化を目的として、ドレイン電極21とソース電極29の間の距離が長く形成されている。このような場合でも、電流経路の多くは、相対的に電子濃度の濃い第1ヘテロ接合面32に形成される2次元電子ガス層を介して流れるので、オン抵抗の増大が抑制されている。このように、半導体装置1は、ノーマリオフで動作するとともに、高い耐圧と低いオン抵抗を備えることができる。半導体装置1の他の特徴を整理する。1図2に示されるように、半導体装置1は、2種類の高電子移動度トランジスタが直列に接続された構造と等価であると評価することができる。一方の高電子移動度トランジスタが高耐圧のノーマリオン型であり、他方のトランジスタが低耐圧のノーマリオフ型である。すなわち、半導体装置1は、導通電極を介して厚み方向にオフセットされた2つのヘテロ接合面を電気的に接続することで、2種類の高電子移動度トランジスタを省スペースに配置させることに成功したと評価することもできる。2補助ゲート部23が設けられていることにより、半導体装置1がオフしたときに、ドレイン電極21と導通電極25の間の電界が緩和される。3半導体装置1は、第4半導体層16上に第5半導体層としてのノンドープの窒化ガリウムのキャップ層を備えていてもよい。キャップ層が設けられていることにより、コラプス現象が抑制される。以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。"