"電源プラス端子と電源マイナス端子との間に直列接続された一対の駆動トランジスタを備え、該一対の駆動トランジスタのオン/オフに従った制御信号を出力トランジスタのゲートに付与するゲート駆動回路であって、前記電源マイナス端子の電位が前記出力トランジスタのソース電位よりも低いことを特徴とするゲート駆動回路。前記出力トランジスタのゲートにローレベル電位が印加される状況において、該出力トランジスタのゲート-ソース間電圧がオフ閾値を上回る状態から下回る状態へ低下した場合に、該出力トランジスタのゲートに印加する電位が上昇されることを特徴とする請求項1記載のゲート駆動回路。前記電源マイナス端子側の前記駆動トランジスタは、前記出力トランジスタのゲート側と前記電源マイナス端子との間に介在する第1のトランジスタと、前記出力トランジスタのゲート側と前記電源マイナス端子にカソードが接続するダイオードのアノードとの間に介在する第2のトランジスタと、からなり、前記第1のトランジスタは、前記出力トランジスタのゲートにローレベル電位が印加される状況において、該出力トランジスタのゲート-ソース間電圧が前記オフ閾値を下回るまでオンされ、かつ、前記第2のトランジスタは、前記出力トランジスタのゲートにローレベル電位が印加される状況において、該出力トランジスタのゲート-ソース間電圧が前記オフ閾値を下回った後にオンされることを特徴とする請求項2記載のゲート駆動回路。前記出力トランジスタのゲートにローレベル電位が印加される状況において、該出力トランジスタのゲート-ソース間電圧が前記オフ閾値を下回るか否かを判定するオフ閾値低下判定手段と、前記出力トランジスタのゲートにローレベル電位が印加される状況において、該出力トランジスタのゲート-ソース間電圧が前記オフ閾値を上回ると判定される場合には前記第1のトランジスタをオンしかつ前記第2のトランジスタをオフし、一方、該出力トランジスタのゲート-ソース間電圧が前記オフ閾値を下回ると判定される場合には前記第1のトランジスタをオフしかつ前記第2のトランジスタをオンする駆動制御手段と、を備えることを特徴とする請求項3記載のゲート駆動回路を制御する駆動制御装置。しかしながら、上記した特許文献1記載のゲート駆動回路においては、電源マイナス端子側の駆動トランジスタのソースが出力トランジスタのソースに接続されているので、電源マイナス端子の電位すなわちその電源マイナス端子側の駆動トランジスタのソース電位が、出力トランジスタのソース電位に一致している。このため、上記のゲート駆動回路では、出力トランジスタのゲートにローレベル電位が印加される際、すなわち、出力トランジスタとしてのnチャネルMOSトランジスタがターンオフされる際、そのnチャネルMOSトランジスタのゲート電位がソース電位に向けてディスチャージされるが、かかる構成では、そのゲート-ソース間の電位差が小さくなるほどゲートからの放電速度が遅くなるので、nチャネルMOSトランジスタがターンオフの開始から完全にターンオフされるまでに多くの時間がかかってしまう。本発明は、上述の点に鑑みてなされたものであり、出力トランジスタのターンオフ又はターンオンの高速化を図ることが可能なゲート駆動回路及び駆動制御装置を提供することを目的とする。上記の目的は、電源プラス端子と電源マイナス端子との間に直列接続された一対の駆動トランジスタを備え、該一対の駆動トランジスタのオン/オフに従った制御信号を出力トランジスタのゲートに付与するゲート駆動回路であって、前記電源マイナス端子の電位が前記出力トランジスタのソース電位よりも低いゲート駆動回路により達成される。本発明によれば、出力トランジスタのターンオフ又はターンオンの高速化を図ることができる。以下、図面を用いて、本発明に係るゲート駆動回路及び駆動制御装置の具体的な実施の形態について説明する。図1は、本発明の一実施例であるゲート駆動回路10を含む駆動制御装置12の構成図を示す。図1に示す如く、本実施例のゲート駆動回路10は、例えば三相のモータ14に電力供給を行うインバータ回路16に接続されている。インバータ回路16は、モータ14の各相に対応して設けられている。各インバータ回路16は、直流電源VBの電圧例えば12ボルトをモータ14の対応相へ供給する交流電圧に変換して、モータ14の対応相へ直流電源VBからの電力を出力する。インバータ回路16は、モータ14へ電力供給を行うための半導体からなる出力トランジスタとして2つのパワーMOSトランジスタQH,QLを備えている。パワーMOSトランジスタQH,QLは共に、nチャネルパワーMOSトランジスタである。2つのパワーMOSトランジスタQH,QLは、直流電源VBの正電位が印加されている電源プラス端子17と接地グランドとの間に直列接続されている。上アーム側トランジスタとしてのパワーMOSトランジスタQHは、ドレインが直流電源VBに接続されかつソースがモータ14の対応相に接続された構成を有している。また、下アーム側トランジスタとしてのパワーMOSトランジスタQLは、ドレインがモータ14の対応相に接続されかつソースが抵抗18を介して接地グランドに接続された構成を有している。パワーMOSトランジスタQHのソースとパワーMOSトランジスタQLのドレインとは、互いに接続されており、モータ14の対応相に接続されている。パワーMOSトランジスタQHのゲート-ソース間には、2つのツェナーダイオードが逆方向に直列接続されたツェナーダイオードZD1が介在している。また、パワーMOSトランジスタQLのゲート-ソース間には、2つのツェナーダイオードが逆方向に直列接続されたツェナーダイオードZD2が介在している。ツェナーダイオードZD1,ZD2はそれぞれ、パワーMOSトランジスタQH,QLのターンオン時及びターンオフ時にドレイン-ソース間に発生するサージ電圧を抑制する回路である。ゲート駆動回路10は、2つのパワーMOSトランジスタQH,QLをそれぞれ駆動するためそれらパワーMOSトランジスタQH,QLのゲートに付与すべき制御信号を生成する回路である。ゲート駆動回路10は、パワーMOSトランジスタQHに対応した制御信号を生成する上アーム用駆動回路10Hと、パワーMOSトランジスタQLに対応した制御信号を生成する下アーム用駆動回路10Lと、からなる。上アーム用駆動回路10Hは、半導体からなる4つのMOSトランジスタQ1~Q4を備えており、それらのMOSトランジスタQ1~Q4のオン/オフによりパワーMOSトランジスタQHをオン/オフさせる。MOSトランジスタQ1,Q2はそれぞれ、pチャネルMOSトランジスタである。また、MOSトランジスタQ3,Q4はそれぞれ、nチャネルMOSトランジスタである。MOSトランジスタQ1とMOSトランジスタQ3とは、電源プラス端子20と電源マイナス端子22との間に直列接続された一対のトランジスタである。具体的には、MOSトランジスタQ1のドレインは、ダイオード24を介して電源プラス端子20に接続されている。すなわち、MOSトランジスタQ1のドレインはダイオード24のカソードに接続され、かつ、ダイオード24のアノードは電源プラス端子20に接続されている。電源プラス端子20は、上記した電源プラス端子17に印加されている直流電源VBの正電位よりも高い所定の正電位例えば22ボルトが印加されている直流電源VHの端子である。尚、ダイオード24は、図1に示す如く一つだけ設けられていてもよいが、複数が順方向に直列接続されたものであってもよい。MOSトランジスタQ1のソースは、抵抗R1を介してMOSトランジスタQ3のソースに接続されている。すなわち、MOSトランジスタQ1のソースは抵抗R1の一端に接続され、かつ、抵抗R1の他端はMOSトランジスタQ3のソースに接続されている。抵抗R1の他端及びMOSトランジスタQ3のソースは、抵抗Rmを介してパワーMOSトランジスタQHのゲートに接続されている。MOSトランジスタQ3のドレインは、ダイオードDmを介して電源マイナス端子22に接続されている。すなわち、MOSトランジスタQ3のドレインはダイオードDmのアノードに接続され、かつ、ダイオードDmのカソードは電源マイナス端子22に接続されている。電源マイナス端子22は、パワーMOSトランジスタQHのソース電位よりも低く具体的にはゼロよりも低い負電位例えば-8ボルトが印加されている直流電源VMの端子である。尚、ダイオードDmは、図1に示す如く複数具体的には3つが順方向に直列接続されたものであってもよいが、一つだけ設けられていてもよい。MOSトランジスタQ2とMOSトランジスタQ4とは、電源プラス端子26と電源マイナス端子22との間に直列接続された一対のトランジスタである。MOSトランジスタQ2のソースは、電源プラス端子26に接続されている。電源プラス端子26は、上記した電源プラス端子20に印加されている直流電源VHの正電位よりも高い所定の正電位例えば30ボルトが印加されている直流電源VH2の端子である。MOSトランジスタQ2のドレインは、MOSトランジスタQ4のドレインに接続されている。MOSトランジスタQ2,Q4のドレインは、上記した抵抗Rmを介してパワーMOSトランジスタQHのゲートに接続されている。MOSトランジスタQ4のソースは、上記した電源マイナス端子22に接続されている。また、下アーム用駆動回路10Lは、半導体からなる4つのMOSトランジスタQ5~Q8を備えており、それらのMOSトランジスタQ5~Q8のオン/オフによりパワーMOSトランジスタQLをオン/オフさせる。MOSトランジスタQ5,Q6はそれぞれ、pチャネルMOSトランジスタである。また、MOSトランジスタQ7,Q8はそれぞれ、nチャネルMOSトランジスタである。MOSトランジスタQ5とMOSトランジスタQ7とは、上記した直流電源VBの電源プラス端子17と上記した電源マイナス端子22との間に直列接続された一対のトランジスタである。具体的には、MOSトランジスタQ5のドレインは、ダイオード28を介して電源プラス端子17に接続されている。すなわち、MOSトランジスタQ5のドレインはダイオード28のカソードに接続され、かつ、ダイオード28のアノードは電源プラス端子17に接続されている。MOSトランジスタQ5のソースは、抵抗R2を介してMOSトランジスタQ7のソースに接続されている。すなわち、MOSトランジスタQ5のソースは抵抗R2の一端に接続され、かつ、抵抗R2の他端はMOSトランジスタQ7のソースに接続されている。抵抗R2の他端及びMOSトランジスタQ7のソースは、抵抗Rnを介してパワーMOSトランジスタQLのゲートに接続されている。MOSトランジスタQ7のドレインは、ダイオードDnを介して電源マイナス端子22に接続されている。すなわち、MOSトランジスタQ7のドレインはダイオードDnのアノードに接続され、かつ、ダイオードDnのカソードは電源マイナス端子22に接続されている。尚、ダイオードDnは、図1に示す如く複数具体的には3つが順方向に直列接続されたものであってもよいが、一つだけ設けられていてもよい。MOSトランジスタQ6とMOSトランジスタQ8は、上記した電源プラス端子20と上記した電源マイナス端子22との間に直列接続された一対のトランジスタである。MOSトランジスタQ6のソースは、電源プラス端子20に接続されている。MOSトランジスタQ6のドレインは、MOSトランジスタQ8のドレインに接続されている。MOSトランジスタQ6,Q8のドレインは、上記した抵抗Rnを介してパワーMOSトランジスタQLのゲートに接続されている。MOSトランジスタQ8のソースは、上記した電源マイナス端子22に接続されている。各MOSトランジスタQ1~Q8のゲートには、駆動制御装置12の備えるマイクロコンピュータを主体に構成されたコントローラ30が接続されている。コントローラ30は、モータ14を適切に回転させるための入力信号などに基づいて、各MOSトランジスタQ1~Q8のゲートに付与して各MOSトランジスタQ1~Q8を駆動するための駆動信号を生成する。特に、コントローラ30には、出力トランジスタとしてのパワーMOSトランジスタQH,QLのゲート-ソース間電圧VGSH,VGSLが入力されている。コントローラ30は、後に詳述する如く、パワーMOSトランジスタQHのゲート-ソース間電圧VGSHに基づいて、パワーMOSトランジスタQHのターンオン時及びターンオフ時にMOSトランジスタQ1~Q4のゲートへ供給する駆動信号を切り替えると共に、パワーMOSトランジスタQLのゲート-ソース間電圧VGSLに基づいて、パワーMOSトランジスタQLのターンオン時及びターンオフ時にMOSトランジスタQ5~Q8のゲートへ供給する駆動信号を切り替える。次に、図2~図5を参照して、本実施例のゲート駆動回路10を含む駆動制御装置12の動作について説明する。図2は、本実施例の駆動制御装置12においてゲート駆動回路10の上アーム用駆動回路10Hによる制御により実現される動作タイムチャートを示す。図3は、本実施例のゲート駆動回路10を含む駆動制御装置12と対比されるゲート駆動回路100を含む駆動制御装置102の構成図を示す。図4は、本実施例の駆動制御装置12においてパワーMOSトランジスタQHのターンオン時に実現されるゲート-ソース間電圧の時間変化を示す。また、図5は、本実施例の駆動制御装置12においてパワーMOSトランジスタQHのターンオフ時に実現されるゲート-ソース間電圧の時間変化を示す。本実施例において、コントローラ30は、パワーMOSトランジスタQHとパワーMOSトランジスタQLとを交互にオンさせる。すなわち、パワーMOSトランジスタQHとパワートランジスタQLとを同時にオンさせることなくオンとオフとを交互に切り替える。コントローラ30は、パワーMOSトランジスタQHをオフさせるとき、MOSトランジスタQ1,Q2のゲートにそのMOSトランジスタQ1,Q2をオフさせる駆動信号を供給する。コントローラ30は、上記の如くMOSトランジスタQ1,Q2をオフさせている状況からパワーMOSトランジスタQHをターンオンさせるとき、MOSトランジスタQ3,Q4をオフさせると共に、まず、MOSトランジスタQ1をオンさせる。MOSトランジスタQ1がオンされると、パワーMOSトランジスタQHのゲートに抵抗Rm及びR1並びにダイオード24を介して直流電源VHの正電位が印加される。この際、パワーMOSトランジスタQHのゲート-ソース間電圧VGSHは、その直流電源VHの正電位この場合、具体的には、ダイオード24の電圧分を引いた値と抵抗R1Rmとで定まるカーブで上昇する。コントローラ30は、パワーMOSトランジスタQHをターンオンさせるべくMOSトランジスタQ1をオンさせた以後、入力されるパワーMOSトランジスタQHのゲート-ソース間電圧VGSHが予め定められたオン閾値VTHH例えば4ボルトを上回るか否かを判別する。その結果、VGSH<VTHHが成立すると判別した場合は、継続してMOSトランジスタQ1をオンさせる。一方、VGSH≧VTHHが成立すると判別した場合は、MOSトランジスタQ1をオフさせると共に、MOSトランジスタQ2をオンさせる。MOSトランジスタQ2がオンされると、パワーMOSトランジスタQHのゲートに抵抗Rmを介して直流電源VH2の正電位が印加される。この際、パワーMOSトランジスタQHのゲート-ソース間電圧VGSHは、直流電源VH2の正電位と抵抗Rmとで定まるカーブで上昇する。このように、本実施例においては、パワーMOSトランジスタQHがターンオンされるとき、まず、MOSトランジスタQ1がオンされ、その後、パワーMOSトランジスタQHのゲート-ソース間電圧VGSHがオン閾値VTHHを上回るまではそのMOSトランジスタQ1のオンが継続される。そして、パワーMOSトランジスタQHのゲート-ソース間電圧VGSHがオン閾値VTHHを上回った後は、そのMOSトランジスタQ1がオフされ、かつ、MOSトランジスタQ2がオンされる。MOSトランジスタQ1がオンされているときは、パワーMOSトランジスタQHのゲートに比較的小さな直流電源VHの正電位と比較的大きな抵抗R1Rmとで定まる比較的低い電位が印加される。この場合は、パワーMOSトランジスタQHのゲート-ソース間電圧VGSHの上昇が、その比較的小さな直流電源VHの正電位とその比較的大きな抵抗R1Rmとで定まるカーブで行われるので、その上昇速度が小さい。この現象は、図3に示す如き、パワーMOSトランジスタQHのターンオン時にゲートに比較的小さな直流電源VHの正電位と抵抗R10r11とで定まる比較的低い電位が印加される対比構成でも発生する。一方、MOSトランジスタQ2がオンされているときは、パワーMOSトランジスタQHのゲートに比較的大きな直流電源VH2の正電位と比較的小さな抵抗Rmとで定まる比較的高い電位が印加される。この場合は、上記した図3に示す如き対比構成とは異なり、パワーMOSトランジスタQHのゲート-ソース間電圧VGSHの上昇が、その直流電源VH2の正電位とその抵抗Rmとで定まるカーブで行われるので、その上昇速度が大きい。従って、本実施例によれば、パワーMOSトランジスタQHのターンオン時、図2及び図4に示す如く、そのゲート-ソース間電圧VGSHがオン閾値VTHHを下回っているときは、上記した対比構成と同様に、そのゲート-ソース間電圧VGSHを緩やかに上昇させ、かつ、その上昇開始後、ゲート-ソース間電圧VGSHがオン閾値VTHHを上回った後は、上記した対比構成と異なり、そのゲート-ソース間電圧VGSHを速やかに上昇させることができる。このため、パワーMOSトランジスタQHのターンオン時、ダイオードリカバリにより発生するサージ電圧を抑制することができると共に、スイッチングに伴う損失を抑えることができる。また、パワーMOSトランジスタQHのターンオンに伴う無駄時間を短縮できるので、その駆動効率を高めることができると共に、オン抵抗を下げることができるので、パワーMOSトランジスタQHのオンに伴う定常損失を抑えることができる。更に、パワーMOSトランジスタQHのターンオンの後半にそのゲート-ソース間電圧VGSHの上昇速度を高めるうえで、その前半時に用いる直流電源VHの電位よりも高い電位を有する直流電源VH2が用いられるので、パワートランジスタQ2のサイズを大きくすることは不要であり、ICでのチップ面積を小さくすることができる。尚、コントローラ30によるMOSトランジスタQ2のオンは、パワーMOSトランジスタQHのゲート-ソース間電圧VGSHが上記のオン閾値VTHHよりも大きな予め定められた所定の電圧値に達するか否かに基づいて、或いは、予め定められた所定のオン時間が経過するか否かに基づいて行われるものであればよい。コントローラ30は、MOSトランジスタQ2をオフさせると、MOSトランジスタQ1をパワーMOSトランジスタQHをターンオフさせるまでオンさせる。また、本実施例において、コントローラ30は、パワーMOSトランジスタQHをターンオフさせるとき、MOSトランジスタQ1をオフさせると共に、まず、MOSトランジスタQ4をオンさせる。直流電源VMの電源マイナス端子22に印加されている電位は、パワーMOSトランジスタQHのソース電位よりも低く具体的にはゼロよりも低い負電位である。このため、MOSトランジスタQ4がオンされると、そのMOSトランジスタQ4のソースに生じる電位が、直流電源VMの電源マイナス端子22に印加されている、パワーMOSトランジスタQHのソース電位よりも低くゼロよりも低い負電位となることで、パワーMOSトランジスタQHのゲートに抵抗Rmを介して直流電源VMの負電位が印加される。この際、パワーMOSトランジスタQHのゲート-ソース間電圧VGSHは、その直流電源VMの負電位と抵抗Rmとで定まるカーブで降下する。コントローラ30は、パワーMOSトランジスタQHをターンオフさせるべくMOSトランジスタQ4をオンさせた以後、入力されるパワーMOSトランジスタQHのゲート-ソース間電圧VGSHが予め定められたオフ閾値VTHL例えば-3ボルトを下回るか否かを判別する。その結果、VGSH≧VTHLが成立すると判別した場合は、継続してMOSトランジスタQ4をオンさせる。一方、VGSH<VTHLが成立すると判別した場合は、MOSトランジスタQ4をオフさせると共に、MOSトランジスタQ3をオンさせる。MOSトランジスタQ3がオンされると、そのMOSトランジスタQ3のソースに生じる電位が、直流電源VMの電源マイナス端子22に印加されている負電位よりもダイオードDmの電圧分だけ正側に高い電位となることで、パワーMOSトランジスタQHのゲートに抵抗Rm及びダイオードDmを介して直流電源VMに基づく電位が印加される。この際、パワーMOSトランジスタQHのゲート-ソース間電圧VGSHは、直流電源VMの負電位よりもダイオードDmの電圧分だけ正側に高い電位と抵抗Rmとで定まるカーブで変化する。このように、本実施例においては、パワーMOSトランジスタQHがターンオフされるとき、まず、MOSトランジスタQ4がオンされ、その後、パワーMOSトランジスタQHのゲート-ソース間電圧VGSHがオフ閾値VTHLを下回るまではそのMOSトランジスタQ4のオンが継続される。そして、パワーMOSトランジスタQHのゲート-ソース間電圧VGSHがオフ閾値VTHLを下回った後は、そのMOSトランジスタQ4がオフされ、かつ、MOSトランジスタQ3がオンされる。MOSトランジスタQ4がオンされる直前は、パワーMOSトランジスタQHのゲート及びソースに大きな正電位が発生している。かかる状況からMOSトランジスタQ4がオンされると、パワーMOSトランジスタQHのゲートに、そのソース電位よりも低い負側に比較的大きな直流電源VMの負電位が印加される。この点、本実施例の如くパワーMOSトランジスタQHのゲートにソース電位よりも低い負電位が印加される構成では、そのゲート電位がソース電位を大きく下回って降下するので、そのゲートにその負電位よりも高い接地電位やソース電位などが印加される構成例えば、図3に示す如き対比構成と異なり、そのゲート-ソース間電圧VGSHがゼロに近づいたときにその電圧降下放電の傾きが緩やかになることは回避されて、パワーMOSトランジスタQHのゲート-ソース間電圧VGSHが急速に小さくなる。従って、本実施例によれば、パワーMOSトランジスタQHのターンオフ時、図2及び図5に示す如く、そのゲートに接地電位やソース電位と比較しても負側に大きな負電位を印加することで、上記した対比構成と異なり、そのゲート-ソース間電圧VGSHを速やかに降下低下させることができる。このため、パワーMOSトランジスタQHがターンオフの開始から完全にターンオフされるまでのターンオフ時間を大幅に短縮することができ、そのターンオフの高速化を図ることができる。また、そのターンオフ時、スイッチングに伴う損失を抑えることができると共に、そのターンオフに伴う無駄時間を短縮することができるので、デッドタイムの設定を抑制してその駆動効率を向上させることができる。また、MOSトランジスタQ4に代えてMOSトランジスタQ3がオンされると、パワーMOSトランジスタQHのゲートに直流電源VMの負電位からダイオードDm分だけ高い電位が印加される。この場合は、MOSトランジスタQ4がオンされる場合に比べて、パワーMOSトランジスタQHのゲート-ソース間電圧VGSHの下降が緩やかになり、そのゲート-ソース間電圧VGSHの収束値が高くなる。従って、本実施例によれば、パワーMOSトランジスタQHのターンオフ時、そのゲート-ソース間電圧VGSHがオフ閾値VTHLを下回った後に、そのゲートに印加する電位を、負側に大きな直流電源VMの負電位からダイオードDm分だけ高めの電位にシフトすることができる。このため、パワーMOSトランジスタQHが完全にターンオフされた後、次のターンオン時における対応遅れの影響を小さくすることができる。尚、本実施例においては、下アーム用駆動回路10LでのパワーMOSトランジスタQLのターンオン及びターンオフについても、上記した上アーム用駆動回路10HでのパワーMOSトランジスタQHのターンオン及びターンオフと同様の処理が実行される。このため、下アーム用駆動回路10LでのパワーMOSトランジスタQLのターンオン及びターンオフについても、同様の効果を得ることが可能である。ところで、上記の実施例においては、MOSトランジスタQ1~Q8が特許請求の範囲に記載した駆動トランジスタに、パワーMOSトランジスタQH,QLが特許請求の範囲に記載した出力トランジスタに、オフ閾値VTHLが特許請求の範囲に記載したオフ閾値に、MOSトランジスタQ4,Q8が特許請求の範囲に記載した第1のトランジスタに、MOSトランジスタQ3,Q7が特許請求の範囲に記載した第2のトランジスタに、ダイオードDm,Dnが特許請求の範囲に記載したダイオードに、それぞれ相当している。また、上記の実施例においては、コントローラ30が、パワーMOSトランジスタQH,QLをターンオフさせるべくMOSトランジスタQ4,Q8をオンさせた以後、入力されるパワーMOSトランジスタQH,QLのゲート-ソース間電圧VGSが予め定められたオフ閾値VTHLを下回るか否かを判別することにより特許請求の範囲に記載したオフ閾値低下判定手段が、上述の如くMOSトランジスタQ3,Q4,Q7,Q8のオン/オフを制御することにより特許請求の範囲に記載した駆動制御手段が、それぞれ実現されている。尚、上記の実施例においては、出力トランジスタとしてのパワーMOSトランジスタQH,QLの出力により駆動される負荷としてモータ14を用いることとしているが、他の負荷を用いることとしてもよい。"