第2半導体材料と絶縁材料とを含む基板上に、第1半導体材料を選択的に堆積する方法であって、これにより第1半導体材料が第2半導体材料上に選択的に堆積され、この方法は以下の工程:a炭素および/またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程、および、b化学気相堆積により、前処理した基板上に第1半導体材料を堆積する工程、を含む方法。前処理した基板上への第1半導体材料の堆積工程は、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程の直後に行われる請求項1に記載の方法。基板を前処理する工程は、炭素およびハロゲン含有ガスから形成されたプラズマを用いて行われ、より好適にはプラズマは炭素およびフッ素含有ガスから形成される請求項1または2に記載の方法。基板は、絶縁材料を含む層の中に形成されたトレンチまたはバイアを備え、第2半導体材料は、トレンチまたはバイアの底部で少なくとも部分的に露出し、これによりトレンチまたはバイアは少なくとも部分的に第1半導体材料により埋められる請求項1~3のいずれかに記載の方法。基板は、第2半導体材料を含む層の中に形成されたトレンチまたはバイアを備え、絶縁材料は、トレンチまたはバイアの底部で少なくとも部分的に露出し、これによりトレンチまたはバイアは少なくとも部分的に第1半導体材料を用いて狭くされる請求項1~4のいずれかに記載の方法。炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による基板上への第1半導体材料の堆積工程とは、少なくとも1回繰り返される請求項1~5のいずれかに記載の方法。炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、プラズマ堆積チャンバ中で、好適にはPECVDチャンバ中で、その場で行われる請求項1~6のいずれかに記載の方法。炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程からなる工程の継続時間は、0.5秒と300秒との間、好適には1秒と200秒との間、より好適には2秒と100秒との間、更に好適には3秒と50秒との間、最も好適には4秒と30秒との間、に含まれる請求項1~7のいずれかに記載の方法。炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、10sccmと2000sccmとの間、好適には50sccmと1000sccmとの間、より好適には100sccmと600sccmとの間、更に好適には150sccmと300sccmとの間、最も好適には150sccmと250sccmとの間、に含まれる炭素および/またはハロゲン含有ガス流量を供給して行われる請求項1~8のいずれかに記載の方法。第1半導体材料は、シリコン、ゲルマニウム、シリコン-ゲルマニウム、炭化シリコン、およびそれらの組み合わせからなるグループから選択され、好適には、第1半導体材料は、シリコン-ゲルマニウムを含む請求項1~9のいずれかに記載の方法。絶縁材料は、酸化シリコン、窒化シリコン、およびそれらの組み合わせからなるグループから選択され、好適には、絶縁材料は酸化シリコンを含む請求項1~10のいずれかに記載の方法。炭素および/またはハロゲン含有ガスは、CF4、C2F6、NF3、COF2、SiF4、SF6、Cl2、HCl、HBr、CO、CH4、CHF3、CHCl3、CFCl3、CF3Cl、CF3Br、およびそれらの混合からなるグループから選択され、より好適には、炭素および/またはハロゲン含有ガスは、CF4、C2F6、COF2、CHF3、およびそれらの混合からなるグループから選択され、更に好適には、炭素および/またはハロゲン含有ガスは、CF4を含む請求項1~11のいずれかに記載の方法。第2半導体材料は、少なくとも部分的に第1半導体材料を含み、好適には、第2半導体材料は、第1半導体材料と同一である請求項1~12のいずれかに記載の方法。半導体デバイスの製造のための、好適にはMEMSデバイスの製造のための、請求項1~13に記載の方法の使用。半導体デバイス機構の製造のための、好適には相互接続の製造のための、請求項14に記載の方法の使用。化学気相堆積CVDは、それがその上に堆積される基板の性質材料、組成に関して、堆積の選択性が無いか非常に限定されたことが知られている。プラズマ強化化学気相堆積PECVDは、一般に、垂直表面上より、水平表面上でより高い堆積速度を有する方向性のある堆積技術として知られている。しかしながら、この技術は、露出した基板の性質に対して選択性はない。このように、CVDまたはPECVDで堆積された材料は、露出した基板の性質によらず、基板のどこにでも堆積する。例えば、隙間の充填が行われる場合、充填材料は隙間トレンチまたはバイアホールの中にのみ堆積されるのではなく、基板上にも堆積される。続くCMPのような研磨工程が、不要な堆積材料を除去し、表面を平坦化するために、一般に必要となる。選択堆積という技術で、いくらかの発展が行われたにもかかわらず、半導体材料と絶縁材料とを含む混合基板上に、半導体材料の選択堆積を行う効果的な方法は、今のところ開示されていない。本発明の1つの形態では、それゆえに、第1半導体材料と絶縁材料とを含む第1半導体材料の選択堆積のための方法が提供され、これにより、第1半導体材料が第2半導体材料の上に選択的に堆積される。この方法は以下の工程:a炭素および/またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程、および、b化学気相堆積により、前処理された基板上に第1半導体材料を堆積する工程、を含むまたはからなる。本発明の文脈では、炭素および/またはハロゲン含有ガスから形成されたプラズマは、対応するプラズマの正確な組成を言いまたは記載することを意味するのではなく、単に、すべてのその構成粒子/元素を含む好適なプラズマが、好適なプラズマ製造デバイスを用いて、炭素および/またはハロゲン含有ガス供給源から生成または形成されることを意味する。本発明の方法で使用するための、好適な炭素および/またはハロゲン含有ガスから形成された好適なプラズマは、過度の負担無しに、当業者の能力の範囲内である。本発明のこの文脈では、炭素および/またはハロゲン含有ガスの表現は、炭素含有ガス、またはハロゲン含有ガス、または炭素およびハロゲンの含有ガスのいずれかを言うことを意味する。本発明の文脈では、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いて、第2半導体材料と絶縁材料とを含む混合基板の前処理を行った場合に、第1半導体材料が第2半導体材料の上に選択的に堆積することが、驚くべきことに見出された。本発明の方法の好適な形態では、基板の絶縁材料上で起きるまたは残るいずれの堆積も無しに、第1半導体材料は、第2半導体材料の上に独占的に堆積される。本発明の文脈では、本発明の方法が行われる間に、600nmまでのSiGeが、SiGe基板上にCVDで堆積され、一方、絶縁基板酸化シリコンの上にはSiGeの堆積が実質的に観察されないことが、驚くことに発見された。理論に縛られることを望むものでは無いが、堆積の選択性の十分な増加は、プラズマを用いて前処理した基板の表面上での、好適なプラズマを生成するために選択されたガスの正確な組成に依存した炭素および/またはハロゲンの原子/ラジカルの取り込み/付加によるものと思われる。更に、基板表面上での炭素および/またはハロゲンの原子/ラジカルの付加/取り込みは、半導体材料の堆積に有害な影響を与える、核形成層の形成の形成を遅らせると考えられる。本発明のこの文脈では、核形成層の形成の遅れは、第2半導体材料に対するより、絶縁材料に対して、より顕著であり、これが本発明にかかる方法を行う場合に得られる改良された堆積に選択性を説明できることが驚くべきことに発見された。改良された堆積の選択性は、第2半導体材料の表面上に第1半導体材料の核形成層を全体に形成するのに必要な場合に比較して、絶縁材料の表面上に第1半導体材料の核形成層を全体に形成するのに必要な、より延期された潜伏時間によると思われる。この驚くべき効果は、気体状CF4から形成されたプラズマを用いて前処理されたHDP酸化物表面の上に、860秒から1760秒まで堆積させた後の、CVDSiGe核形成層の漸次の形成を示す図1a、b、cおよびdに例示される。図1dに示すように、1760秒の堆積後でさえも、核形成層はまだHDP酸化物表面上の全体に形成されていない。本発明の文脈中では、出願人は、CVDSiGeの堆積前にCF4プラズマの前処理を行うと、約150秒から1760秒を越えて、酸化材料の上へのSiGe堆積の潜伏時間が大きく延びることを、驚くべきことに発見した。ここで、潜伏時間は、酸化物の表面上に核形成層を完全に形成するのに必要な時間として知られている。一旦、核形成層が形成されれば、実際のSiGe堆積が始まる。図2に示すように、潜伏時間の間、約700nmのCVDSiGe材料の層がSiGe層の上に堆積される。、本発明の方法は、様々な集積回路製造応用で特に使用できることを見出した。特に、本発明の方法は、驚くべきことに、高価なフォトリソグラフィ技術や高アスペクト比エッチング技術を必要としないで、効果的にトレンチを狭くすることに使用でき図3、CMP処理の使用を必要とせずに、効果的な隙間トレンチまたはバイアの充填に使用できる図4。図3は、実際に、気体状のCF4から形成されたプラズマを用いた基板の前処理を含む本発明の方法の1つの具体例を行う間の、HDP酸化シリコン3を含む基板上へのSiGe材料のCVD堆積と比較した場合の、SiGe2を含む基板機構突出部/ライン部中へのSiGe材料1のCVD堆積の比較進化を示す。図3は、露出したSiGe表面2の上に、CVDSiGe材料1が最も排他的に堆積し、一方で、露出した酸化物の表面3の上でCVDSiGeの堆積は殆ど起きないことを明確に示す。図4は、トレンチ充填のための本発明の方法の使用を示し、図4は、HDP高密度プラズマ酸化シリコン層3とSiGe層2を含む基板中に形成されたトレンチ中のSiGeCVD堆積1を示す。ここではトレンチはHDP酸化層3を通って形成され、SiGe層2はトレンチの底部に露出する。図4に示された例示のバイアトレンチは、約3ミクロンの深さと約1ミクロンの幅を有する。このトレンチの型は、一般には深いトレンチdeeptrenchと呼ばれ、一般にはMEMS製造フローで出くわす。好適には、本発明の方法では、基板は、絶縁材料を含む層の中に形成されたトレンチまたはバイアを有し、第2半導体材料はトレンチまたはバイアの底部で少なくとも部分的に露出し、トレンチまたはバイアは第1半導体材料で少なくとも部分的に充填される。より好適には、トレンチまたはバイアは、第1半導体材料で完全に充填される。代わりに、本発明の方法の他の好適な形態では、基板は、第2半導体材料を含む層中に形成されたトレンチまたはバイアを有し、絶縁材料はトレンチまたはバイアの底部で少なくとも部分的に露出し、トレンチまたはバイアは第1半導体材料により少なくとも部分的に狭くなる。他の形態では、本発明はまた半導体デバイス機構を形成する方法であり、この方法は以下の工程:a第2半導体材料と絶縁材料とを含む基板を提供する工程であって、基板は、絶縁材料を含む層の中に形成されたトレンチまたはバイアを備え、第2半導体材料は、トレンチまたはバイアの底部で少なくとも部分的に露出する工程、b炭素および/またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程、および、cトレンチまたはバイアの中に第1半導体材料を堆積し、これによりトレンチまたはバイアを少なくとも部分的に充填する工程、を含む。好適には、上述のように本発明の方法では、トレンチまたはバイアは、第1半導体材料で完全に充填される。他の形態では、本発明は半導体デバイス機構を形成する方法に関し、この方法は以下の工程:a第2半導体材料と絶縁材料とを含む基板を提供する工程であって、基板は、第2半導体材料を含む層の中に形成されたトレンチまたはバイアを備え、絶縁材料は、トレンチまたはバイアの底部で少なくとも部分的に露出する工程、b炭素および/またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程、および、c第2半導体材料を含む層の上に、好適にはトレンチまたはバイアの側壁の上に、第1半導体材料を堆積し、これによりトレンチまたはバイアを少なくとも部分的に狭くする工程、を含む。好適には、上述のように、本発明の方法では、半導体デバイス機構は相互接続である。好適には、上述のように、本発明の方法では、前処理した基板上への第1半導体材料の堆積工程は、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程の直後に行われる。本発明の文脈では、直後immediatelyafterの表現により、他の追加のプロセスが2つの対応するプロセス工程の間で行われないことを意味する。好適には、上述のように、本発明の方法では、基板を前処理する工程は、炭素およびハロゲン含有ガスから形成されたプラズマを用いて行われる。代わりに、上述のように、本発明の方法では、基板を前処理する工程は、ハロゲン含有ガスから形成されたプラズマを用いて行われる。更に代わりに、上述のように、本発明の方法では、基板を前処理する工程は、炭素含有ガスから形成されたプラズマを用いて行われる。好適には、上述のように、本発明の方法では、基板を前処理する工程は、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いて行われ、より好適には、プラズマは、炭素およびフッ素の含有ガスから形成される。好適には、上述のように、本発明の方法では、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による前処理された基板上への第1半導体材料の堆積工程とは、少なくとも1回、好適には数回、より好適には2、3、4、5、6、7、8、9、または10回の少なくともいずれかの回、反復される繰り返される。特に、核形成層が絶縁材料例えば酸化シリコンの上に全体に形成される前に、例えば、気体状のCF4から形成されたプラズマを用いたプラズマ前処理が繰り返されて、絶縁材料の上に潜在的に形成される核形成層を除去し、Cおよび/またはハロゲンの原子/ラジカルを用いて表面を回復させ、堆積が回復される。炭素および/またはハロゲン含有ガス例えば気体状のCF4から形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による前処理された基板上への第1半導体材料例えばSiGeの堆積工程とからなるシーケンスは、第2半導体材料例えばSiGe上に、最終の所望の膜厚の第1半導体材料が得られるまで、必要な回数繰り返される。一旦、所望の最終膜厚が達成されれば、最終前処理を任意的に行って、絶縁材料表面の上に形成された部分的な核形成層を除去しても良い。炭素含有ガスから形成されたプラズマが本発明の方法で使用された場合に、この最終前処理は特に好ましい。この特別の形態では、ハロゲン含有ガスから形成されたプラズマを用いた最終前処理が特に好ましい。一般には1または数ミクロンの深さと幅を有する深いトレンチまたはバイアを充填するこの文脈では、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による前処理された基板上への第1半導体材料の堆積工程とからなるシーケンスの繰り返し反復は、従来の非選択堆積技術で深いトレンチが充填された後に一般に使用される、CMP化学機械研磨プロセスを用いる必要性を無くす。図5は、本発明の1の好適な形態にかかる方法の、プロセス工程のシーケンスを模式的に示すフローチャートを表す。図5は、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による前処理された基板上への第1半導体材料の堆積工程とからなるシーケンスの任意的な繰り返しを示す。好適には、本発明の方法では、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、プラズマ堆積チャンバ中で、好適には、CVDにより前処理された基板上に第1半導体材料を堆積させるために実質的に使用されるのと同じプラズマ堆積チャンバ中で、その場で行われる。より好適には、本発明の方法では、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、PECVDチャンバ中で行われる。代わりに、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、RFプラズマエッチチャンバ中で行われる。代わりに、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、CVDにより前処理された基板上に第1半導体材料を堆積させるために使用されるのと明確に異なるプラズマチャンバやプラズマ形成デバイス中で行われる。好適には、本発明の方法では、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程からなる工程の継続時間は、0.5秒と300秒との間、好適には1秒と200秒との間、より好適には2秒と100秒との間、更に好適には3秒と50秒との間、最も好適には4秒と30秒との間、に含まれる。方法が、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による前処理された基板上への第1半導体材料の堆積工程とからなるシーケンスの繰り返しを含む本発明の好適な形態では、堆積が行われる前の最初の即ち、第1回の前処理の継続時間は、好適には、その後に続く前処理シーケンスより短い。理論に縛られることを望むものではないが、これは、その後に続く前処理シーケンスが、絶縁材料の上に潜在的に形成される核形成層を、もっぱらそして最初にエッチング除去することにより説明できる。それに続く前処理時間は、好適には、最初の前処理時間より、2、3、5、または10倍までの時間長い。それに続く前処理時間は、また、追求する応用の機能、即ち隙間の充填またはトレンチの狭窄、として最適化される。これらは、当業者の実施の範囲内にある。好適には、本発明の方法では、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、10sccmと2000sccmとの間、好適には50sccmと1000sccmとの間、より好適には100sccmと600sccmとの間、更に好適には150sccmと300sccmとの間、最も好適には150sccmと250sccmとの間、に含まれる、炭素および/またはハロゲン含有ガス流量を供給して行われる。好適には、本発明の方法では、第1半導体材料は、シリコン、ゲルマニウム、シリコン-ゲルマニウム、炭化シリコン、およびそれらの組み合わせからなるグループから選択される。より好適には、第1半導体材料は、シリコン-ゲルマニウムを含み、シリコン-ゲルマニウムは、一般式:SixGe1-x0<x<1で表されても良い。最も好適には、第1半導体材料は、シリコン-ゲルマニウムからなる。好適には、本発明の方法では、絶縁材料は、酸化シリコン、窒化シリコン、SION酸窒化シリコン、およびそれらの組み合わせからなるグループから選択される。より好適には、絶縁材料はシリコン酸化物を含む。更に好適には、絶縁材料はシリコン酸化物からなる。好適には、上述のように、本発明の方法では、炭素および/またはハロゲン含有ガスは、CF4、C2F6、NF3、COF2、SiF4、SF6、Cl2、HCl、HBr、CO、CH4、CHF3、CHCl3、CFCl3、CF3Cl、CF3Br、およびそれらの組み合わせまたは混合からなるグループから選択される。好適には、上述のように、本発明の方法では、炭素および/またはハロゲン含有ガスは、CF4、C2F6、COF2、CHF3、およびそれらの組み合わせまたは混合からなるグループから選択される。より好適には、炭素および/またはハロゲン含有ガスは、CF4を含む。最も好適には、炭素および/またはハロゲン含有ガスは、CF4からなる。好適には、本発明の方法では、ハロゲン含有ガスは、NF3、SiF4、SF6、Cl2、HCl、HBr、およびそれらの組み合わせおよび混合からなるグループから選択される。より好適には、ハロゲン含有ガスは、NF3になるように選択される。好適には、本発明の方法では、炭素含有ガスは、COおよびCH4、およびそれらの組み合わせまたは混合からなるグループから選択される。より好適には、炭素含有ガスは、CH4になるように選択される。好適には、本発明の方法では、第2半導体材料は、少なくとも部分的に第1半導体材料を含む。より好適には、第2半導体材料は、第1半導体材料と同一である。代わりに、上述のように、本発明の方法では、第1半導体材料と第2半導体材料は、異なる材料である。代わりに、上述のように、本発明の方法では、第2半導体材料と第1半導体材料とは、同じ材料を含むが、異なる組成例えば、異なるSi/Ge比を有する。本発明の方法を行う間、好ましくは実質的に完全な選択性が達成され、これは第1半導体材料の堆積が、絶縁材料の上で実質的に得られないことを暗示する。このような実質的に完全な選択性は、絶縁材料の上に潜在的に形成された核形成層が、適当なプラズマ前処理でエッチング時間に除去された場合に、好適には達成される。代わりに、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による前処理された基板上への第1半導体材料の堆積工程とからなるサイクルを繰り返すシーケンスの最後に、核形成層が同時に除去された場合、実質的に完全な選択性が好適には達成される。本発明にかかる方法の好適な形態では、絶縁材料に対する、第2材料上の第1半導体材料の核形成層形成の選択性は、約100:1であり、好適には200:1であり、より好適には300:1であり、更に好適には400:1であり、より好適には500:1であり、最も好適には600:1である。一般に、絶縁材料に対する、第2半導体材料上の第1半導体材料の核形成層形成の選択性が高いほど、半導体材料上の堆積はより長く行われ、前処理はより必要でなくなる。本発明の文脈では、絶縁材料に対する、第2半導体材料上の第1半導体材料の堆積の選択性は、説明中のどこかで述べられた制限の範囲内では炭素および/またはハロゲン含有ガス例えばCF4の量、RFパワーの量、またはプラズマ処理の時間を代えても、増加または減少しない。これは、達成される最大堆積選択性のために必要とされる絶縁基板上のCおよび/またはハロゲンの原子/ラジカルの量は、炭素および/またはハロゲン含有ガスから形成されたプラズマを用いた前処理の最初の段階で得られることを示唆する。この最初の段階の後、炭素および/またはハロゲンの結合速度は、酸化物の除去速度により制限されると考えられる。このように、本発明の方法は、炭素および/またはハロゲン含有ガスの量、RFパワーの量、またはプラズマ処理の時間には、有利なことに依存しないと考えられる。しかしながら、所望の膜厚を達成するために、複数のプラズマ前処理/堆積のサイクルを含むシーケンスが行われた場合、それぞれの堆積後の例えば、気体状のCF4から形成されたプラズマを用いたプラズマ前処理時間は、先の堆積工程中に潜在的に形成された核形成層を除去するのに、十分に長いことが好ましい。一般には、第1プラズマ前処理は好適には非常に短く、絶縁表面を予め調整するのに十分な時間であり、一方、繰り返しプラズマ前処理は、好適には第1プラズマ前処理より2、3、5、または10倍長く、このように核形成層を除去するために十分に長い。他の形態では、本発明は、半導体装置、好適にはMEMS後処理デバイスの製造のための、上述のような方法の使用に関する。好適な形態では、本発明は半導体デバイス機構の製造、好適には相互接続の製造のための、上述の方法の使用に関する。実施例1:トレンチの狭窄2ミクロンの膜厚高さを有するトレンチが、アモルファスSiGeの層の中に形成され、図3に示すようにその底部に酸化シリコンが露出する。以下のシーケンス/プロトコル:1酸化基板の状態を整えるための、気体状のCF4から形成されたプラズマを用いた40秒間の前処理、続いて、2側壁の上および露出したSiGeトレンチの上部の上への400nmSiGeのCVDの選択堆積、続いて、3酸化シリコン上に形成された核形成層を除去し、酸化基板の状態を整えるための、気体状のCF4から形成されたプラズマを用いた60秒間の前処理、続いて、4所望のトレンチ幅を達成するために必要な回数の、工程2/工程3シーケンスを繰り返すとともに、酸化シリコン上への最後の堆積工程中に形成された核形成層を除去するために、最後の工程はCF4の前処理とする、が行われる。CVDSiGeプロセスは、以下のガス:15sccmSiH4、166sccmGeH4、および10sccmB2H6を供給して行われ、堆積時間は870秒である。前処理工程中、560sccmのCF4ガス流が使用され、RF生成パワーは560Wである。チャンバ洗浄は、全てのシーケンスの最後に行われる。図3に示すように、約640nmのSiGe材料により、両側でSiGeトレンチが狭くなる。実施例2:隙間充填バイアは、酸化シリコン中に形成され、約1ミクロンの幅と、約3ミクロンの深さを有し、これにより、図4に示すようにバイアの底部でSiGeが露出する。以下のシーケンス:1酸化物の上面と側壁の状態を整えるための、気体状のCF4から形成されたプラズマを用いた30秒間の前処理、続いて、2バイアの底部に露出したSiGe上への600nmSiGeのCVDの選択堆積、続いて、3酸化シリコン上の核形成層を除去し、露出した酸化物の表面の状態を整えるための、気体状のCF4から形成されたプラズマを用いた50秒間の前処理、続いて、4バイアの充填に必要な回数の、工程2/工程3シーケンスを繰り返すとともに、最後に、酸化シリコン上への最後の堆積工程中に形成された核形成層を除去するために、気体状のCF4から形成されたプラズマを用いた40秒間の前処理が行われる、が行われる。CVDSiGeプロセスは、以下のガス:15sccmSiH4、166sccmGeH4、および10sccmB2H6を供給して行われ、堆積時間は1170秒である。前処理工程中、560sccmのCF4ガス流が使用され、RF生成パワーは560Wである。チャンバ洗浄は、全てのシーケンスの最後に行われる。図4に示すように、酸化シリコン層中に形成されたバイアは、有利には、CMP処理を必要とせずに、SiGe材料で充填される。