"キャリアが形成される第1の化合物半導体層と、前記第1の化合物半導体層の上方で、キャリアを供給する第2の化合物半導体層と、前記第2の化合物半導体層の上方の第3の化合物半導体層とを有する化合物半導体積層構造を備えており、前記第3の化合物半導体層は、そのキャリア濃度が前記第2の化合物半導体層のキャリア濃度よりも高い局所部位を有することを特徴とする化合物半導体装置。前記第3の化合物半導体層は、前記局所部位において、そのエネルギー準位がフェルミエネルギーよりも低いことを特徴とする請求項1に記載の化合物半導体装置。前記第3の化合物半導体層は、前記局所部位に所定濃度のn型不純物が導入されてなることを特徴とする請求項1又は2に記載の化合物半導体装置。前記局所部位は、前記第3の化合物半導体層の下層部分であることを特徴とする請求項1~3のいずれか1項に記載の化合物半導体装置。前記第3の化合物半導体層は、第1のGaN系層と、AlN層と、第2のGaN系層とが順次積層されてなることを特徴とする請求項1~3のいずれか1項に記載の化合物半導体装置。キャリアが形成される第1の化合物半導体層と、前記第1の化合物半導体層の上方で、キャリアを供給する第2の化合物半導体層と、前記第2の化合物半導体層の上方の第3の化合物半導体層とを有する化合物半導体積層構造を形成する工程を含み、前記第3の化合物半導体層に、そのキャリア濃度が前記第2の化合物半導体層のキャリア濃度よりも高い局所部位を形成することを特徴とする化合物半導体装置の製造方法。前記第3の化合物半導体層は、前記局所部位において、そのエネルギー準位がフェルミエネルギーよりも低いことを特徴とする請求項6に記載の化合物半導体装置の製造方法。前記第3の化合物半導体層に局所的に所定濃度のn型不純物を導入し、前記局所部位を形成する工程を更に含むことを特徴とする請求項6又は7に記載の化合物半導体装置の製造方法。前記局所部位は、前記第3の化合物半導体層の下層部分であることを特徴とする請求項6~8のいずれか1項に記載の化合物半導体装置の製造方法。前記第3の化合物半導体層は、第1のGaN系層と、AlN層と、第2のGaN系層とを順次積層して形成することを特徴とする請求項6~9のいずれか1項に記載の化合物半導体装置の製造方法。従来の窒化物半導体のHEMTでは、高いドレイン電圧動作時にドレイン電流が減少する現象以下、電流コラプスというが生じるという問題がある。電流コラプスは半導体表面に存在するトラップ準位に起因して生じ、ゲート電極とドレイン電極との間でゲート電極端及びドレイン電極端に集中する電界が強いほど、ドレイン電流の減少が顕著となる。この電流コラプスの発生により、デバイス特性の劣化を招来する。電界集中により最も強い電界が生じるゲート電極端については、その形状を工夫することにより、電流コラプスを低減する手法が採られている。その一方で、ゲート電極端と同様に、ドレイン電極端にも電界集中により強い電界が生じるが、これについては現在のところ有効な手法は特に案出されていない現況にある。本発明は、上記の課題に鑑みてなされたものであり、比較的簡素な構成で電流コラプスの発生を抑制し、デバイス特性の劣化を抑えた信頼性の高い高耐圧の化合物半導体装置及びその製造方法を提供することを目的とする。化合物半導体装置の一態様は、キャリアが形成される第1の化合物半導体層と、前記第1の化合物半導体層の上方で、キャリアを供給する第2の化合物半導体層と、前記第2の化合物半導体層の上方の第3の化合物半導体層とを有する化合物半導体積層構造を備えており、前記第3の化合物半導体層は、そのキャリア濃度が前記第2の化合物半導体層のキャリア濃度よりも高い局所部位を有する。化合物半導体装置の製造方法の一態様は、キャリアが形成される第1の化合物半導体層と、前記第1の化合物半導体層の上方で、キャリアを供給する第2の化合物半導体層と、前記第2の化合物半導体層の上方の第3の化合物半導体層とを有する化合物半導体積層構造を形成する工程を含み、前記第3の化合物半導体層に、そのキャリア濃度が前記第2の化合物半導体層のキャリア濃度よりも高い局所部位を形成する。上記の諸態様によれば、比較的簡素な構成で電流コラプスの発生を抑制し、デバイス特性の劣化を抑えた信頼性の高い高耐圧の化合物半導体装置が実現する。第1の実施形態本実施形態では、化合物半導体装置として、ショットキー型のAlGaN/GaNHEMTを開示する。図1~図3は、第1の実施形態によるショットキー型のAlGaN/GaNHEMTの製造方法を工程順に示す概略断面図である。先ず、図1aに示すように、成長用基板として例えばSiC基板1上に、化合物半導体積層構造2を形成する。成長用基板としては、SiC基板の代わりに、Si基板、サファイア基板、GaAs基板、GaN基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。化合物半導体積層構造2は、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eを有して構成される。完成したAlGaN/GaNHEMTでは、その動作時において、電子走行層2bの電子供給層2d正確には中間層2cとの界面近傍に2次元電子ガス2DEGが発生する。この2DEGは、電子走行層2bの化合物半導体ここではGaNと電子供給層2dの化合物半導体ここではAlGaNとの格子定数の相違に基づいて生成される。詳細には、SiC基板1上に、例えば有機金属気相成長MOVPE:MetalOrganicVaporPhaseEpitaxy法により、以下の各化合物半導体を成長する。MOVPE法の代わりに、分子線エピタキシーMBE:MolecularBeamEpitaxy法等を用いても良い。SiC基板1上に、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eとなる各化合物半導体を順次成長する。バッファ層2aは、AlNを5nm程度の厚みに成長することで形成される。電子走行層2bは、iインテンショナリアンドープ-GaNを1μm程度の厚みに成長することで形成される。中間層2cは、i-AlGaNi-Al025Ga075Nを5nm程度の厚みに成長することで形成される。電子供給層2dは、n-AlGaNを20nm程度の厚みに成長することで形成される。キャップ層2eは、3層の化合物半導体の積層構造であり、厚み5nm程度のn-GaN層2e1、厚み3nm程度のAlN層2e2、厚み3nm程度のn-GaN層2e3を順次成長することで形成される。バッファ層2aとしては、AlNの代わりにAlGaNを用いたり、低温成長でGaNを成長するようにしても良い。AlNの成長には、原料ガスとしてAl源であるトリメチルアルミニウムTMAlガス及びアンモニアNH3ガスの混合ガスを用いる。GaNの成長には、原料ガスとしてGa源であるトリメチルガリウムTMGaガス及びアンモニアNH3ガスの混合ガスを用いる。AlGaNの成長には、原料ガスとしてTMAlガス、TMGaガス及びNH3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、TMAlガス、TMGaガスの供給の有無及び流量を適宜設定する。共通原料であるNH3ガスの流量は、100sccm~10LM程度とする。また、成長圧力は50Torr~300Torr程度、成長温度は1000°C~1200°C程度とする。AlGaN、GaNをn型として成長する際、即ち電子供給層2dn-AlGaN、n-GaN層2e1,2e3の形成には、n型不純物を原料ガスに添加する。ここでは、例えばSiを含む例えばシランSiH4ガスを所定の流量で原料ガスに添加し、AlGaN及びGaNにSiをドーピングする。Siのドーピング濃度は、例えば2×1018/cm3程度とする。続いて、図1bに示すように、素子分離構造3を形成する。図1c以降では、素子分離構造3の図示を省略する。詳細には、化合物半導体積層構造2の素子分離領域に、例えばアルゴンArを注入する。これにより、化合物半導体積層構造2及びSiC基板1の表層部分に素子分離構造3が形成される。素子分離構造3により、化合物半導体積層構造2上で活性領域が画定される。なお、素子分離は、上記の注入法の代わりに、例えばSTIShallowTrenchIsolation法を用いて行っても良い。このとき、化合物半導体積層構造2のドライエッチングには、例えば塩素系のエッチングガスを用いる。続いて、図1cに示すように、レジストマスク10を形成する。詳細には、化合物半導体積層構造2のキャップ層2e上にレジストを塗布し、紫外線照射により、レジストのドレイン電極の形成予定部位を含む所定部位を開口する。以上により、キャップ層2e上に、ドレイン電極の形成予定部位を含む所定部位を露出する開口10aを有するレジストマスク10が形成される。開口10aでは、キャップ層2eの表面で、ドレイン電極の形成予定部位と、その端部からゲート電極の形成予定部位側へ向かう1μm程度の範囲とが露出する。続いて、図2aに示すように、化合物半導体積層構造2のキャップ層2eにn型不純物を導入する。詳細には、レジストマスク10を用いて、キャップ層2eの表面で開口10aから露出する部位に、n型不純物をイオン注入する。n型不純物として、ここではSiを、その濃度分布のピークがキャップ層2eのn-GaN層2e1に位置する加速エネルギーで、5×1012/cm2程度~1×1016/cm2程度、ここでは1×1013/cm2程度のドーズ量で注入する。導入するn型不純物としては、Siの代わりに、Ge,O等を用いても良い。n型不純物のドーズ量は、5×1012/cm2程度より低いと、電子供給層2dのキャリア濃度よりも高いキャリア濃度を得ることができず、1×1016/cm2程度より高いと、イオン注入のダメージにより結晶欠陥が発生し、逆に電流コラプスが悪化する原因となる。従って、5×1012/cm2程度~1×1016/cm2程度に設定することで、結晶欠陥が発生することなく、電子供給層2dのキャリア濃度よりも高いキャリア濃度を得ることができる。続いて、図2bに示すように、キャップ層2eに高濃度n型部位2eAを形成する。詳細には、先ず、レジストマスク10をアッシング処理又は所定の薬液を用いたウェットエッチングにより除去する。そして、キャップ層2eをアニール処理する。これにより、キャップ層2eに導入されたSiが活性化され、キャップ層2eに局所的な高濃度n型部位2eAが形成される。高濃度n型部位2eAでは、そのキャリア濃度が電子供給層2dのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーよりも低くなる。なお、Siの濃度分布のピークを正確に制御すべく、図4に示すように、キャップ層2e上にSiの注入用マスク7となる膜、ここではSiN又はSiO2等を20nm程度~30nm程度の所定厚みに形成しても良い。この注入用マスク7上にレジストマスク10を形成する。そして、図2aに対応して、Siをその濃度分布のピークがキャップ層2eのn-GaN層2e1に位置するように注入する。そして、図2bと対応して、レジストマスク10及び注入用マスク7を除去し、Siの活性化アニールを行って、高濃度n型部位2eAを形成する。続いて、図2cに示すように、化合物半導体積層構造2の表面におけるソース電極及びドレイン電極の形成予定位置に電極用リセス2A,2Bを形成する。詳細には、先ず、化合物半導体積層構造2の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定位置電極形成予定位置に相当する化合物半導体積層構造2の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電子供給層2dの表層の一部が除去されるまで、キャップ層2e及び電子供給層2dの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層2dの電極形成予定位置を露出する電極用リセス2A,2Bが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。なお、電極用リセス2A,2Bは、キャップ層2eの途中までエッチングして形成しても、また電子供給層2dの表面が露出するまでエッチングして形成しても良い。レジストマスクは、アッシング処理等により除去される。続いて、図3aに示すように、ソース電極4及びドレイン電極5を形成する。詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体積層構造2上に塗布し、電極用リセス2A,2Bを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばTi/Alを、例えば蒸着法により、電極用リセス2A,2Bを露出させる開口内を含むレジストマスク上に堆積する。Tiの厚みは10nm程度、Alの厚みは300nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTi/Alを除去する。その後、SiC基板1を、例えば窒素雰囲気中において400°C~1000°C程度の温度、例えば600°C程度で熱処理し、残存したTi/Alを電子供給層2dとオーミックコンタクトさせる。Ti/Alの電子供給層2dとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス2A,2Bを電極材料の一部で埋め込むソース電極4及びドレイン電極5が形成される。続いて、図3bに示すように、化合物半導体積層構造2にゲート電極の電極用リセス2Cを形成する。詳細には、先ず、化合物半導体積層構造2の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定位置電極形成予定位置に相当する化合物半導体積層構造2の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極形成予定位置における、キャップ層2eの一部、ここではn-GaN層2e3及びAlN層2e2の一部をドライエッチングして除去する。これにより、キャップ層2eのn-GaN層2e1の表面を露出させるように掘り込まれた電極用リセス2Cが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。レジストマスクは、灰化処理等により除去される。続いて、図3cに示すように、ゲート電極6を形成する。詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体積層構造2上に塗布し、n-GaN層2e1の電極用リセス2Cの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばNi/Auを、例えば蒸着法により、電極用リセス2Cの部分を露出させる開口内を含むレジストマスク上に堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したNi/Auを除去する。以上により、電極用リセス2C内を電極材料の一部で埋め込み、n-GaN層2e1とショットキー接触するゲート電極6が形成される。しかる後、ソース電極4、ドレイン電極5、ゲート電極6と接続される配線の形成等の諸工程を経て、本実施形態によるショットキー型のAlGaN/GaNHEMTが形成される。本実施形態によるAlGaN/GaNHEMTの奏する効果について、従来のAlGaN/GaNHEMTとの比較に基づいて説明する。図5は、本実施形態の比較例である従来のAlGaN/GaNHEMTのチャネルにおけるドレイン電極近傍のバンド図である。図6は、本実施形態によるAlGaN/GaNHEMTのチャネルにおけるドレイン電極近傍のバンド図である。図5及び図6共に、ドレイン電極近傍を矩形領域Rで示す。なお、図5では、本実施形態によるAlGaN/GaNHEMTと同様の構成部材については同符号を付す。図5に示すAlGaN/GaNHEMTでは、電子供給層2d上には、厚み5nm程度のn-GaNのキャップ層101が形成されている。従来のAlGaN/GaNHEMTでは、ドレイン電極5に高いドレイン電圧されることによる強電界に起因して、ドレイン電極5の近傍におけるキャップ層101の表面に電子がトラップされる。キャップ層101のn型不純物の濃度は2×1018/cm3程度であって、そのキャリア濃度は電子供給層2dのキャリア濃度よりも低い。そのため、上記の電子トラップにより電流コラプスが発生し、電子走行層2bに生成されるキャリア濃度、即ち2DEGの濃度の低下を来たす。その結果、AlGaN/GaNHEMTにおけるオン抵抗が増加する。図6に示す本実施形態によるAlGaN/GaNHEMTでは、電子供給層2d上のキャップ層に上記の3層のキャップ層2eを用いることにより、n-GaN層2e1のエネルギー準位は、AlN層2e2との関係で、図5のキャップ層101のエネルギー準位よりも低くなる。しかしながら、キャップ層2eを用いただけでは、そのエネルギー準位はフェルミエネルギーEfよりは高い。本実施形態では、3層のキャップ層2eを用いることに加え、キャップ層2eのドレイン電極5の近傍ゲート電極6とドレイン電極5との間で、ドレイン電極5の隣接箇所に高濃度n型部位2eAが形成されている。3層のキャップ層2eは、n-GaN層2e1,2e3でAlN層2e2が挟持されてなる。AlN層2e2を形成することにより、キャップ層2eをアニール処理して高濃度n型部位2eAを形成する際に、アニール処理による電子供給層2d等のダメージが抑制され、良好な表面モルフォロジーが得られる。高濃度n型部位2eAでは、そのキャリア濃度が電子供給層2dのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーEfよりも低い。従って、高濃度n型部位2eAの表面にトラップされた電子からの電気力線が高濃度n型部位2eAで終端される。これにより、高濃度n型部位2eAの電子トラップの影響が遮断され、電子走行層2dはその影響を受けることなく、電子走行層2dに生成される2DEGの濃度の減少が防止される。以上説明したように、本実施形態によれば、比較的簡素な構成で電流コラプスの発生を抑制し、デバイス特性の劣化を抑えた信頼性の高い高耐圧のショットキー型のAlGaN/GaNHEMTが実現する。-変形例-ここで、第1の実施形態の諸変形例について説明する。変形例1本例では、第1の実施形態と同様に、キャップ層の所定領域に局所的な高濃度n型部位を形成するが、キャップ層が単層のn-GaNからなる点で第1の実施形態と相違する。図7及び図8は、第1の実施形態の変形例1によるショットキー型のAlGaN/GaNHEMTの製造方法の主要工程を示す概略断面図である。先ず、図7aに示すように、SiC基板1上に、化合物半導体積層構造11を形成する。化合物半導体積層構造11は、第1の実施形態の化合物半導体積層構造2と同様に、バッファ層2a、電子走行層2b、中間層2c、電子供給層2dを順次形成するが、電子供給層2d上にはキャップ層2eの代わりにキャップ層11aを形成する。キャップ層11aとしては、キャップ層2eのn-GaN層2e1,2e3と同様の成長条件で、厚み5nm程度で2×1018/cm3程度の濃度のSiを含有する単層のn-GaNが形成される。その後、第1の実施形態の図1b,cの諸工程を行う。キャップ層11a上には、開口10aを有するレジストマスク10が形成される。続いて、図7bに示すように、キャップ層11aにn型不純物を導入する。詳細には、レジストマスク10を用いて、キャップ層11aの表面で開口10aから露出する部位に、n型不純物、ここではSiを、その濃度分布のピークがキャップ層11aの下層部分電子供給層2dとの界面から所定厚みまでの部分に位置する加速エネルギーで、5×1012/cm2程度~1×1016/cm2程度、ここでは1×1013/cm2程度のドーズ量で注入する。導入するn型不純物としては、Siの代わりに、Ge,O等を用いても良い。n型不純物のドーズ量は、5×1012/cm2程度より低いと、電子供給層2dのキャリア濃度よりも高いキャリア濃度を得ることができず、1×1016/cm2程度より高いと、イオン注入のダメージにより結晶欠陥が発生し、逆に電流コラプスが悪化する原因となる。従って、n型不純物のドーズ量を5×1012/cm2程度~1×1016/cm2程度に設定することで、結晶欠陥が発生することなく、電子供給層2dのキャリア濃度よりも高いキャリア濃度を得ることができる。続いて、図8aに示すように、キャップ層11aに高濃度n型部位11aAを形成する。詳細には、先ず、レジストマスク10をアッシング処理又は所定の薬液を用いたウェットエッチングにより除去する。そして、キャップ層11aをアニール処理する。これにより、キャップ層11aに導入されたSiが活性化され、キャップ層11aに局所的な高濃度n型部位11aAが形成される。高濃度n型部位11aAでは、そのキャリア濃度が電子供給層2dのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーよりも低くなる。なお、本例でも、第1の実施形態と同様に、キャップ層2e上にSiの注入用マスクを形成し、注入用マスク及びレジストマスク10を用いて、n型不純物のイオン注入を行うようにしても良い。続いて、第1の実施形態の図2c~図3cの諸工程を行い、図8bの構成を得る。しかる後、ソース電極4、ドレイン電極5、ゲート電極6と接続される配線の形成等の諸工程を経て、本例によるショットキー型のAlGaN/GaNHEMTが形成される。本例では、キャップ層11aのドレイン電極5の近傍ドレイン電極5の隣接箇所に高濃度n型部位11aAが形成されている。高濃度n型部位11aAでは、そのキャリア濃度が電子供給層2dのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーよりも低い。従って、高濃度n型部位11aAの表面にトラップされた電子からの電気力線が高濃度n型部位11aAで終端される。これにより、高濃度n型部位11aAの電子トラップの影響が遮断され、電子走行層2dはその影響を受けることなく、電子走行層2dに生成される2DEGの濃度の減少が防止される。以上説明したように、本例によれば、比較的簡素な構成で電流コラプスの発生を抑制し、デバイス特性の劣化を抑えた信頼性の高い高耐圧のショットキー型のAlGaN/GaNHEMTが実現する。変形例2本例では、第1の実施形態と同様に、キャップ層の所定領域に局所的な高濃度n型部位を形成するが、ソース電極及びドレイン電極の下部にも同様に高濃度n型部位を形成する点で第1の実施形態と相違する。図9及び図10は、第1の実施形態の変形例2によるショットキー型のAlGaN/GaNHEMTの製造方法の主要工程を示す概略断面図である。先ず、第1の実施形態の図1a~図2aの諸工程を行う。図9aに示すレジストマスク10は、アッシング処理又は所定の薬液を用いたウェットエッチングにより除去する。続いて、図9aに示すように、レジストマスク20を形成する。詳細には、化合物半導体積層構造2のキャップ層2e上にレジストを塗布し、紫外線照射により、レジストのソース電極及びドレイン電極の各形成予定位置を開口する。以上により、キャップ層2e上に、ソース電極の形成予定位置を露出する開口20a及びドレイン電極の形成予定位置を露出する開口20bを有するレジストマスク20が形成される。開口20aでは、キャップ層2eのうちでソース電極の形成予定位置に相当する箇所が露出する。開口20bでは、キャップ層2eのSiが導入された部位のうちでドレイン電極の形成予定位置に相当する箇所が露出する。続いて、図9bに示すように、化合物半導体積層構造2のソース電極及びドレイン電極の形成予定位置にn型不純物を導入する。詳細には、レジストマスク20を用いて、キャップ層2eの表面で開口20aから露出する部位と、キャップ層2eのSiが導入された部位の表面で開口20bから露出する部位とに、n型不純物をイオン注入する。n型不純物として例えばSiを用い、その濃度分布のピークが電子供給層2dの表面近傍に位置する加速エネルギーで、5×1014/cm2程度~1×1016/cm2程度、ここでは1×1015/cm2程度のドーズ量で注入する。導入するn型不純物としては、Siの代わりに、Ge,O等を用いても良い。ソース電極と化合物半導体との界面及びドレイン電極と化合物半導体との界面に、それぞれn型不純物の濃度分布のピークが形成されることが好ましい。そのため、ソース電極及びドレイン電極の底面の位置する電子供給層2dの表面近傍に当該ピークが形成されるようにする。n型不純物のドーズ量は、5×1014/cm2程度より低いと、ソース電極及びドレイン電極のコンタクト抵抗の十分な低減が得られず、1×1016/cm2程度より高いと、イオン注入のダメージにより結晶欠陥が発生し、デバイス特性が劣化する原因となる。従って、5×1014/cm2程度~1×1016/cm2程度に設定することで、結晶欠陥が発生することなく、ソース電極及びドレイン電極のコンタクト抵抗を十分に低減することができる。続いて、図9cに示すように、キャップ層2eに、高濃度n型部位2eAと、高濃度n型部位12,13とを形成する。詳細には、先ず、レジストマスク20をアッシング処理又は所定の薬液を用いたウェットエッチングにより除去する。そして、キャップ層2eをアニール処理する。これにより、キャップ層2eに導入されたn型不純物ここではSiが活性化され、キャップ層2eに局所的な高濃度n型部位2eA,12,13が形成される。高濃度n型部位2eAでは、そのキャリア濃度が電子供給層2dのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーよりも低くなる。高濃度n型部位12,13では、高濃度のn型不純物により、ソース電極及びドレイン電極のコンタクト抵抗が十分に低減されることになる。高濃度n型部位2eAと、高濃度n型部位12,13とは、一度のアニール処理で形成されるため、徒に工程を増加させることなく、化合物半導体積層構造2へのダメージを抑えることができる。なお、本例でも、第1の実施形態と同様に、キャップ層2e上にSiの注入用マスクを形成し、注入用マスク及びレジストマスク10、注入用マスク及びレジストマスク20を用いて、n型不純物のイオン注入を行うようにしても良い。続いて、図10aに示すように、化合物半導体積層構造2の表面におけるソース電極及びドレイン電極の形成予定位置に電極用リセス2A,2Bを形成する。詳細には、先ず、化合物半導体積層構造2の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定位置電極形成予定位置に相当する化合物半導体積層構造2の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電子供給層2dの表層の一部が除去されるまで、キャップ層2e及び電子供給層2dの電極形成予定位置をドライエッチングして除去する。このドライエッチングにより、キャップ層2eにおける高濃度n型部位2eAと高濃度n型部位13との重畳部分が除去されることになる。これにより、電子供給層2dの電極形成予定位置を露出する電極用リセス2A,2Bが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。電極用リセス2A,2Bは、キャップ層2eの途中までエッチングして形成しても、また電子供給層2dの表面が露出するまでエッチングして形成しても良い。但し、当該ドライエッチングによる露出面にn型不純物の濃度分布のピークが位置するように、前述した図9bのイオン注入が行われることが望ましい。レジストマスクは、アッシング処理等により除去される。なお本例では、イオン注入用のレジストマスク20と、電極用リセス2A,2Bを形成するためのレジストマスクとを、各々別体として形成する場合について例示したが、後者のレジストマスクの形成を省略することもできる。この場合、レジストマスク20をイオン注入の後に除去することなく、引き続いて電極用リセス2A,2Bの形成にも用い、その後に除去することになる。続いて、図10bに示すように、ソース電極4及びドレイン電極5を形成する。詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体積層構造2上に塗布し、電極用リセス2A,2Bを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばTi/Alを、例えば蒸着法により、電極用リセス2A,2Bを露出させる開口内を含むレジストマスク上に堆積する。Tiの厚みは10nm程度、Alの厚みは300nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTi/Alを除去する。その後、SiC基板1を、例えば窒素雰囲気中において400°C~1000°C程度の温度、例えば600°C程度で熱処理し、残存したTi/Alを電子供給層2dとオーミックコンタクトさせる。Ti/Alの電子供給層2dとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス2A,2Bを電極材料の一部で埋め込むソース電極4及びドレイン電極5が形成される。本例では、ソース電極4の下方では、ソース電極4と接触して当該接触部位にn型不純物の濃度のピークが位置する高濃度n型部位12が形成される。ドレイン電極5の下方では、ドレイン電極5と接触して当該接触部位にn型不純物の濃度のピークが位置する高濃度n型部位13が形成される。高濃度n型部位12,13により、ソース電極4及びドレイン電極5のコンタクト抵抗が十分に低減する。続いて、第1の実施形態の図3b~図3cの諸工程を行い、図10cの構成を得る。しかる後、ソース電極4、ドレイン電極5、ゲート電極6と接続される配線の形成等の諸工程を経て、本例によるショットキー型のAlGaN/GaNHEMTが形成される。本例では、キャップ層2eのドレイン電極5の近傍ドレイン電極5の隣接箇所に高濃度n型部位2eAが、ソース電極4の下方にこれと接触する高濃度n型部位12が、ドレイン電極5の下方にこれと接触する高濃度n型部位13が、それぞれ形成されている。高濃度n型部位2eAでは、そのキャリア濃度が電子供給層2dのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーよりも低い。従って、高濃度n型部位2eAの表面にトラップされた電子からの電気力線が高濃度n型部位2eAで終端される。これにより、高濃度n型部位2eAの電子トラップの影響が遮断され、電子走行層2dはその影響を受けることなく、電子走行層2dに生成される2DEGの濃度の減少が防止される。ソース電極4及びドレイン電極5は、その底面が高濃度n型部位12,13と接触しており、コンタクト抵抗が十分に低減する。以上説明したように、本例によれば、徒に工程増を招くことなく、比較的簡素な構成で電流コラプスの発生を抑制すると共に、ソース電極4及びドレイン電極5のコンタクト抵抗を抑え、デバイス特性の劣化を抑止する信頼性の高い高耐圧のショットキー型のAlGaN/GaNHEMTが実現する。変形例3本例では、第1の実施形態と同様に、キャップ層の所定領域に局所的な高濃度n型部位を形成するが、ソース電極及びドレイン電極の下部にも同様に高濃度n型部位を形成する点で第1の実施形態と相違する。図11及び図12は、第1の実施形態の変形例3によるショットキー型のAlGaN/GaNHEMTの製造方法の主要工程を示す概略断面図である。先ず、第1の実施形態の図1a~図1bの諸工程を行う。続いて、図11aに示すように、レジストマスク14を形成する。詳細には、化合物半導体積層構造2のキャップ層2e上にレジストを塗布し、紫外線照射により、レジストのドレイン電極の形成予定部位を含む所定部位を開口する。以上により、キャップ層2e上に、ソース電極の形成予定部位を露出する開口14aと、ドレイン電極の形成予定部位を含む所定部位を露出する開口14bとを有するレジストマスク14が形成される。開口14aでは、キャップ層2eのうちでソース電極の形成予定位置に相当する箇所が露出する。開口14bでは、キャップ層2eの表面で、ドレイン電極の形成予定部位及びその端部からゲート電極の形成予定部位側へ向かう1μm程度の範囲とが露出する。続いて、図11bに示すように、化合物半導体積層構造2のキャップ層2eにn型不純物を導入する。詳細には、レジストマスク14を用いて、キャップ層2eの表面で開口14aから露出する部位と、キャップ層2eのSiが導入された部位の表面で開口14bから露出する部位とに、n型不純物をイオン注入する。n型不純物として例えばSiを用い、その濃度分布のピークが電子供給層2dの表面近傍に位置する加速エネルギーで、5×1014/cm2程度~1×1016/cm2程度、ここでは1×1015/cm2程度のドーズ量で注入する。導入するn型不純物としては、Siの代わりに、Ge,O等を用いても良い。ソース電極と化合物半導体との界面及びドレイン電極と化合物半導体との界面に、それぞれn型不純物の濃度分布のピークが形成されることが好ましい。そのため、ソース電極及びドレイン電極の底面の位置する電子供給層2dの表面近傍に当該ピークが形成されるようにする。n型不純物のドーズ量は、5×1012/cm2程度より低いと、電子供給層2dのキャリア濃度よりも高いキャリア濃度を得ることができず、1×1016/cm2程度より高いと、イオン注入のダメージにより結晶欠陥が発生し、逆に電流コラプスが悪化する原因となる。一方、n型不純物のドーズ量は、5×1014/cm2程度より低いと、ソース電極及びドレイン電極のコンタクト抵抗の十分な低減が得られず、1×1016/cm2程度より高いと、イオン注入のダメージにより結晶欠陥が発生し、デバイス特性が劣化する原因となる。以上より、イオン注入条件のより狭い範囲である5×1014/cm2程度~1×1016/cm2程度に設定することで、結晶欠陥が発生することなく、電子供給層2dのキャリア濃度よりも高いキャリア濃度を得ることができると共に、ソース電極及びドレイン電極のコンタクト抵抗を十分に低減することができる。続いて、図11cに示すように、キャップ層2eに、高濃度n型部位2eAと、高濃度n型部位15,16とを形成する。詳細には、先ず、レジストマスク14をアッシング処理又は所定の薬液を用いたウェットエッチングにより除去する。そして、キャップ層2eをアニール処理する。これにより、キャップ層2eに導入されたn型不純物ここではSiが活性化され、キャップ層2eに局所的な高濃度n型部位2eA,15,16が形成される。高濃度n型部位2eAでは、そのキャリア濃度が電子供給層2dのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーよりも低くなる。高濃度n型部位15,16では、高濃度のn型不純物により、ソース電極及びドレイン電極のコンタクト抵抗が十分に低減されることになる。高濃度n型部位2eAと、高濃度n型部位12,13とは、共通のイオン注入を一度行うのみであり、一度のアニール処理により形成される。そのため、最小限の工程により形成されるため、化合物半導体積層構造2へのダメージを可及的に抑えることができる。なお、本例でも、第1の実施形態と同様に、キャップ層2e上にSiの注入用マスクを形成し、注入用マスク及びレジストマスク14を用いて、n型不純物のイオン注入を行うようにしても良い。続いて、図12aに示すように、化合物半導体積層構造2の表面におけるソース電極及びドレイン電極の形成予定位置に電極用リセス2A,2Bを形成する。詳細には、先ず、化合物半導体積層構造2の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定位置電極形成予定位置に相当する化合物半導体積層構造2の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電子供給層2dの表層の一部が除去されるまで、キャップ層2e及び電子供給層2dの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層2dの電極形成予定位置を露出する電極用リセス2A,2Bが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。電極用リセス2A,2Bは、キャップ層2eの途中までエッチングして形成しても、また電子供給層2dの表面が露出するまでエッチングして形成しても良い。但し、当該ドライエッチングによる露出面にn型不純物の濃度分布のピークが位置するように、前述した図9bのイオン注入が行われることが望ましい。レジストマスクは、アッシング処理等により除去される。続いて、図12bに示すように、ソース電極4及びドレイン電極5を形成する。詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体積層構造2上に塗布し、電極用リセス2A,2Bを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばTi/Alを、例えば蒸着法により、電極用リセス2A,2Bを露出させる開口内を含むレジストマスク上に堆積する。Tiの厚みは10nm程度、Alの厚みは300nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTi/Alを除去する。その後、SiC基板1を、例えば窒素雰囲気中において400°C~1000°C程度の温度、例えば600°C程度で熱処理し、残存したTi/Alを電子供給層2dとオーミックコンタクトさせる。Ti/Alの電子供給層2dとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス2A,2Bを電極材料の一部で埋め込むソース電極4及びドレイン電極5が形成される。本例では、ソース電極4の下方では、ソース電極4と接触して当該接触部位にn型不純物の濃度のピークが位置する高濃度n型部位15が形成されている。ドレイン電極5の下方では、ドレイン電極5と接触して当該接触部位にn型不純物の濃度のピークが位置する高濃度n型部位16が形成されている。高濃度n型部位15,16により、ソース電極4及びドレイン電極5のコンタクト抵抗が十分に低減する。続いて、第1の実施形態の図3b~図3cの諸工程を行い、図12cの構成を得る。しかる後、ソース電極4、ドレイン電極5、ゲート電極6と接続される配線の形成等の諸工程を経て、本例によるショットキー型のAlGaN/GaNHEMTが形成される。本例では、キャップ層2eのドレイン電極5の近傍ドレイン電極5の隣接箇所に高濃度n型部位2eAが、ソース電極4の下方にこれと接触する高濃度n型部位15が、ドレイン電極5の下方にこれと接触する高濃度n型部位16が、それぞれ形成されている。高濃度n型部位2eAでは、そのキャリア濃度が電子供給層2dのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーよりも低い。従って、高濃度n型部位2eAの表面にトラップされた電子からの電気力線が高濃度n型部位2eAで終端される。これにより、高濃度n型部位2eAの電子トラップの影響が遮断され、電子走行層2dはその影響を受けることなく、電子走行層2dに生成される2DEGの濃度の減少が防止される。ソース電極4及びドレイン電極5は、その底面が高濃度n型部位15,16と接触しており、コンタクト抵抗が十分に低減する。以上説明したように、本例によれば、可及的に少ない工程により、比較的簡素な構成で電流コラプスの発生を抑制すると共に、ソース電極4及びドレイン電極5のコンタクト抵抗を抑え、デバイス特性の劣化を抑止する信頼性の高い高耐圧のショットキー型のAlGaN/GaNHEMTが実現する。変形例4本例では、変形例1と同様に、単層のキャップ層の所定領域に局所的な高濃度n型部位を形成するが、ソース電極及びドレイン電極の下部にも同様に高濃度n型部位を形成する点で変形例1と相違する。図13及び図14は、第1の実施形態の変形例4によるショットキー型のAlGaN/GaNHEMTの製造方法の主要工程を示す概略断面図である。先ず、変形例1の図7a~図7bの諸工程を行う。これにより、素子分離された化合物半導体積層構造11が形成される。図7bに示すレジストマスク10は、アッシング処理又は所定の薬液を用いたウェットエッチングにより除去する。続いて、図13aに示すように、レジストマスク17を形成する。詳細には、化合物半導体積層構造11のキャップ層11a上にレジストを塗布し、紫外線照射により、レジストのソース電極及びドレイン電極の各形成予定位置を開口する。以上により、キャップ層11a上に、ソース電極の形成予定位置を露出する開口17a及びドレイン電極の形成予定位置を露出する開口17bを有するレジストマスク17が形成される。開口17aでは、キャップ層11aのうちでソース電極の形成予定位置に相当する箇所が露出する。開口17bでは、キャップ層11aのSiが導入された部位のうちでドレイン電極の形成予定位置に相当する箇所が露出する。続いて、図13bに示すように、化合物半導体積層構造11のソース電極及びドレイン電極の形成予定位置にn型不純物を導入する。詳細には、レジストマスク17を用いて、キャップ層11aの表面で開口17aから露出する部位と、キャップ層11aのSiが導入された部位の表面で開口17bから露出する部位とに、n型不純物をイオン注入する。n型不純物として例えばSiを用い、その濃度分布のピークが電子供給層2dの表面近傍に位置する加速エネルギーで、5×1014/cm2程度~1×1016/cm2程度、ここでは1×1015/cm2程度のドーズ量で注入する。導入するn型不純物としては、Siの代わりに、Ge,O等を用いても良い。ソース電極と化合物半導体との界面及びドレイン電極と化合物半導体との界面に、それぞれn型不純物の濃度分布のピークが形成されることが好ましい。そのため、ソース電極及びドレイン電極の底面の位置する電子供給層2dの表面近傍に当該ピークが形成されるようにする。n型不純物のドーズ量は、5×1014/cm2程度より低いと、ソース電極及びドレイン電極のコンタクト抵抗の十分な低減が得られず、1×1016/cm2程度より高いと、イオン注入のダメージにより結晶欠陥が発生し、デバイス特性が劣化する原因となる。従って、5×1014/cm2程度~1×1016/cm2程度に設定することで、結晶欠陥が発生することなく、ソース電極及びドレイン電極のコンタクト抵抗を十分に低減することができる。続いて、図11cに示すように、キャップ層2eに、高濃度n型部位11aAと、高濃度n型部位18,19とを形成する。詳細には、先ず、レジストマスク17をアッシング処理又は所定の薬液を用いたウェットエッチングにより除去する。そして、キャップ層11aをアニール処理する。これにより、キャップ層11aに導入されたn型不純物ここではSiが活性化され、キャップ層11aに局所的な高濃度n型部位11aA,18,19が形成される。高濃度n型部位11aAでは、そのキャリア濃度が電子供給層2dのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーよりも低くなる。高濃度n型部位18,19では、高濃度のn型不純物により、ソース電極及びドレイン電極のコンタクト抵抗が十分に低減されることになる。高濃度n型部位11aAと、高濃度n型部位18,19とは、一度のアニール処理で形成されるため、徒に工程を増加させることなく、化合物半導体積層構造11へのダメージを抑えることができる。なお、本例でも、第1の実施形態と同様に、キャップ層11a上にSiの注入用マスクを形成し、注入用マスク及びレジストマスク10、注入用マスク及びレジストマスク17を用いて、n型不純物のイオン注入を行うようにしても良い。続いて、図14aに示すように、化合物半導体積層構造2の表面におけるソース電極及びドレイン電極の形成予定位置に電極用リセス11A,11Bを形成する。詳細には、先ず、化合物半導体積層構造11の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定位置電極形成予定位置に相当する化合物半導体積層構造2の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電子供給層2dの表層の一部が除去されるまで、キャップ層11a及び電子供給層2dの電極形成予定位置をドライエッチングして除去する。このドライエッチングにより、キャップ層11aにおける高濃度n型部位11aAと高濃度n型部位19との重畳部分が除去されることになる。これにより、電子供給層2dの電極形成予定位置を露出する電極用リセス11A,11Bが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。電極用リセス11A,11Bは、キャップ層11aの途中までエッチングして形成しても、また電子供給層2dの表面が露出するまでエッチングして形成しても良い。但し、当該ドライエッチングによる露出面にn型不純物の濃度分布のピークが位置するように、前述した図13bのイオン注入が行われることが望ましい。レジストマスクは、アッシング処理等により除去される。なお本例では、イオン注入用のレジストマスク17と、電極用リセス11A,11Bを形成するためのレジストマスクとを、各々別体として形成する場合について例示したが、後者のレジストマスクの形成を省略することもできる。この場合、レジストマスク17をイオン注入の後に除去することなく、引き続いて電極用リセス11A,11Bの形成にも用い、その後に除去することになる。続いて、第1の実施形態の図3a~図3cの諸工程を行い、図14bの構成を得る。しかる後、ソース電極4、ドレイン電極5、ゲート電極6と接続される配線の形成等の諸工程を経て、本例によるショットキー型のAlGaN/GaNHEMTが形成される。本例では、キャップ層11aのドレイン電極5の近傍ドレイン電極5の隣接箇所に高濃度n型部位11aAが形成される。ソース電極4の下方では、ソース電極4と接触して当該接触部位にn型不純物の濃度のピークが位置する高濃度n型部位18が形成される。ドレイン電極5の下方では、ドレイン電極5と接触して当該接触部位にn型不純物の濃度のピークが位置する高濃度n型部位19が形成される。高濃度n型部位11aAでは、そのキャリア濃度が電子供給層2dのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーよりも低い。従って、高濃度n型部位11aAの表面にトラップされた電子からの電気力線が高濃度n型部位11aAで終端される。これにより、高濃度n型部位11aAの電子トラップの影響が遮断され、電子走行層2dはその影響を受けることなく、電子走行層2dに生成される2DEGの濃度の減少が防止される。ソース電極4及びドレイン電極5は、その底面が高濃度n型部位18,19と接触しており、コンタクト抵抗が十分に低減する。以上説明したように、本例によれば、徒に工程増を招くことなく、比較的簡素な構成で電流コラプスの発生を抑制すると共に、ソース電極4及びドレイン電極5のコンタクト抵抗を抑え、デバイス特性の劣化を抑止する信頼性の高い高耐圧のショットキー型のAlGaN/GaNHEMTが実現する。変形例5本例では、変形例1と同様に、単層のキャップ層の所定領域に局所的な高濃度n型部位を形成するが、ソース電極及びドレイン電極の下部にも同様に高濃度n型部位を形成する点で変形例1と相違する。図13及び図14は、第1の実施形態の変形例5によるショットキー型のAlGaN/GaNHEMTの製造方法の主要工程を示す概略断面図である。先ず、変形例1の図7aの工程を行う。これにより、化合物半導体積層構造11が形成される。続いて、図15aに示すように、レジストマスク23を形成する。詳細には、化合物半導体積層構造11のキャップ層11a上にレジストを塗布し、紫外線照射により、レジストのドレイン電極の形成予定部位を含む所定部位を開口する。以上により、キャップ層11a上に、ソース電極の形成予定部位を露出する開口23aと、ドレイン電極の形成予定部位を含む所定部位を露出する開口23bとを有するレジストマスク23が形成される。開口23aでは、キャップ層11aのうちでソース電極の形成予定位置に相当する箇所が露出する。開口23bでは、キャップ層11aの表面で、ドレイン電極の形成予定部位及びその端部からゲート電極の形成予定部位側へ向かう1μm程度の範囲とが露出する。続いて、図15bに示すように、化合物半導体積層構造11のキャップ層11aにn型不純物を導入する。詳細には、レジストマスク23を用いて、キャップ層11aの表面で開口23aから露出する部位と、キャップ層2eのSiが導入された部位の表面で開口23bから露出する部位とに、n型不純物をイオン注入する。n型不純物として例えばSiを用い、その濃度分布のピークが電子供給層2dの表面近傍に位置する加速エネルギーで、5×1014/cm2程度~1×1016/cm2程度、ここでは1×1015/cm2程度のドーズ量で注入する。導入するn型不純物としては、Siの代わりに、Ge,O等を用いても良い。ソース電極と化合物半導体との界面及びドレイン電極と化合物半導体との界面に、それぞれn型不純物の濃度分布のピークが形成されることが好ましい。そのため、ソース電極及びドレイン電極の底面の位置する電子供給層2dの表面近傍に当該ピークが形成されるようにする。n型不純物のドーズ量は、5×1012/cm2程度より低いと、電子供給層2dのキャリア濃度よりも高いキャリア濃度を得ることができず、1×1016/cm2程度より高いと、イオン注入のダメージにより結晶欠陥が発生し、逆に電流コラプスが悪化する原因となる。一方、n型不純物のドーズ量は、5×1014/cm2程度より低いと、ソース電極及びドレイン電極のコンタクト抵抗の十分な低減が得られず、1×1016/cm2程度より高いと、イオン注入のダメージにより結晶欠陥が発生し、デバイス特性が劣化する原因となる。以上より、イオン注入条件のより狭い範囲である5×1014/cm2程度~1×1016/cm2程度に設定することで、結晶欠陥が発生することなく、電子供給層2dのキャリア濃度よりも高いキャリア濃度を得ることができると共に、ソース電極及びドレイン電極のコンタクト抵抗を十分に低減することができる。続いて、図15cに示すように、キャップ層11aに、高濃度n型部位11aAと、高濃度n型部位24,25とを形成する。詳細には、先ず、レジストマスク23をアッシング処理又は所定の薬液を用いたウェットエッチングにより除去する。そして、キャップ層11aをアニール処理する。これにより、キャップ層11aに導入されたn型不純物ここではSiが活性化され、キャップ層11aに局所的な高濃度n型部位11aA,24,25が形成される。高濃度n型部位11aAでは、そのキャリア濃度が電子供給層2dのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーよりも低くなる。高濃度n型部位24,25では、高濃度のn型不純物により、ソース電極及びドレイン電極のコンタクト抵抗が十分に低減されることになる。高濃度n型部位11aAと、高濃度n型部位24,25とは、共通のイオン注入を一度行うのみであり、一度のアニール処理により形成される。そのため、最小限の工程により形成されるため、化合物半導体積層構造11へのダメージを可及的に抑えることができる。なお、本例でも、第1の実施形態と同様に、キャップ層11aにSiの注入用マスクを形成し、注入用マスク及びレジストマスク23を用いて、n型不純物のイオン注入を行うようにしても良い。続いて、図16aに示すように、化合物半導体積層構造11の表面におけるソース電極及びドレイン電極の形成予定位置に電極用リセス11A,11Bを形成する。詳細には、先ず、化合物半導体積層構造2の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定位置電極形成予定位置に相当する化合物半導体積層構造11の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電子供給層2dの表層の一部が除去されるまで、キャップ層11a及び電子供給層2dの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層2dの電極形成予定位置を露出する電極用リセス11A,11Bが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。電極用リセス11A,11Bは、キャップ層11aの途中までエッチングして形成しても、また電子供給層2dの表面が露出するまでエッチングして形成しても良い。但し、当該ドライエッチングによる露出面にn型不純物の濃度分布のピークが位置するように、前述した図15bのイオン注入が行われることが望ましい。レジストマスクは、アッシング処理等により除去される。続いて、第1の実施形態の図3a~図3cの諸工程を行い、図16bの構成を得る。しかる後、ソース電極4、ドレイン電極5、ゲート電極6と接続される配線の形成等の諸工程を経て、本例によるショットキー型のAlGaN/GaNHEMTが形成される。本例では、キャップ層2eのドレイン電極5の近傍ドレイン電極5の隣接箇所に高濃度n型部位11aAが形成される。ソース電極4の下方には、ソース電極4と接触して当該接触部位にn型不純物の濃度のピークが位置する高濃度n型部位24が形成される。ドレイン電極5の下方では、ドレイン電極5と接触して当該接触部位にn型不純物の濃度のピークが位置する高濃度n型部位25が形成される。高濃度n型部位2eAでは、そのキャリア濃度が電子供給層2dのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーよりも低い。従って、高濃度n型部位2eAの表面にトラップされた電子からの電気力線が高濃度n型部位2eAで終端される。これにより、高濃度n型部位2eAの電子トラップの影響が遮断され、電子走行層2dはその影響を受けることなく、電子走行層2dに生成される2DEGの濃度の減少が防止される。ソース電極4及びドレイン電極5は、その底面が高濃度n型部位15,16と接触しており、コンタクト抵抗が十分に低減する。以上説明したように、本例によれば、可及的に少ない工程により、比較的簡素な構成で電流コラプスの発生を抑制すると共に、ソース電極4及びドレイン電極5のコンタクト抵抗を抑え、デバイス特性の劣化を抑止する信頼性の高い高耐圧のショットキー型のAlGaN/GaNHEMTが実現する。ここで、本実施形態及びその諸変形例によるAlGaN/GaNHEMTにおいて、その電流コラプスの抑制効果について、従来のAlGaN/GaNHEMTとの比較に基づいて説明する。図17は、AlGaN/GaNHEMTにおけるパルス動作時のドレイン電圧Vdとドレイン電流Idとの関係について、オフ時のバイアスストレスがある場合と、バイアスストレスがない場合とについて調べた結果を示す特性図である。オフ時のバイアスストレスとしては、ゲート電極に負のバイアスVgs=-3V、Vds=50Vを1m秒間印加した。オン電圧は1μ秒間印加し、その際のドレイン電流を測定した。aは、従来のAlGaN/GaNHEMT図5と同様のAlGaN/GaNHEMTにおける結果を示す。bは、変形例1のAlGaN/GaNHEMTキャップ層が単層における結果を示す。cは、本実施形態のAlGaN/GaNHEMTキャップ層が3層における結果を示す。bについては、変形例4,5のAlGaN/GaNHEMTキャップ層が単層でも同様の結果が得られた。cについては、変形例2,3のAlGaN/GaNHEMTキャップ層が3層でも同様の結果が得られた。図17aのように、従来のAlGaN/GaNHEMTでは、Vdを大きくしていったときに、Idは、バイアスストレスがない場合に比べて、バイアスストレスがある場合の値が極めて低く、大きな電流コラプスの発生が確認された。これに対して、図17bのように、変形例1のAlGaN/GaNHEMTでは、Vdを大きくしていったときに、Idは、バイアスストレスがない場合に比べて、バイアスストレスがある場合の値が若干低くなる程度であり、電流コラプスが抑制されることが確認された。更に、図17cのように、本実施形態のAlGaN/GaNHEMTでは、Vdを大きくしていったときに、Idは、バイアスストレスがない場合とバイアスストレスがある場合とでさほど変化がなく、電流コラプスが十分に抑制されることが確認された。このように、本実施形態及びその諸変形例において、電流コラプスの抑制効果が定量的に確認された。第2の実施形態本実施形態では、化合物半導体装置として、MIS型のAlGaN/GaNHEMTを開示する。図18及び図19は、第2の実施形態によるMIS型のAlGaN/GaNHEMTの製造方法を工程順に示す概略断面図である。先ず、図18aに示すように、SiC基板1上に、化合物半導体積層構造21を形成する。化合物半導体積層構造21は、第1の実施形態の化合物半導体積層構造2と同様に、バッファ層2a、電子走行層2b、中間層2c、電子供給層2dを順次形成するが、電子供給層2d上にはキャップ層2eの代わりにキャップ層21aを形成する。キャップ層21aは、n型不純物、ここではSiを高濃度に含有するn-GaN層21a1と、キャップ層2eと同様のAlN層2e2、n-GaN層2e3とが順次積層されて形成される。n-GaN層21a1は、キャップ層2eのn-GaN層2e1と同様に、原料ガスとしてTMGaガス及びNH3ガスの混合ガスを用い、当該原料ガスにSiH4ガスを所定の高い流量で原料ガスに添加し、GaNにSiをドーピングする。Siのドーピング濃度は、3×1018/cm3程度~1×1019/cm3程度、ここでは1×1019/cm3程度の濃度とする。ドーピングするn型不純物としては、Siの代わりに、GeO等を用いても良い。n型不純物のドーピング濃度は、3×1018/cm3程度より低いと、電子供給層2dのキャリア濃度よりも高いキャリア濃度を得ることができず、1×1019/cm3程度より高いと、高いキャリア濃度を得ることは難しくなる。従って、3×1018/cm3程度~1×1019/cm3程度に設定することで、結晶欠陥が発生することなく、電子供給層2dのキャリア濃度よりも高いキャリア濃度を得ることができる。続いて、図18bに示すように、キャップ層21aのゲート電極の形成予定部位を含む領域に、電極用リセス21Cを形成する。詳細には、化合物半導体積層構造21の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定位置電極形成予定位置を含む領域に相当する化合物半導体積層構造21の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極形成予定位置における、キャップ層21aをドライエッチングして除去する。これにより、電子供給層2dの表面における電極形成予定位置を含む領域を露出する電極用リセス21Cが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。レジストマスクは、灰化処理等により除去される。電極用リセス21Cの領域範囲は、ゲート電極の耐圧との兼ね合いにより決定される。ゲート電極は、キャップ層21aのn-GaN層21a1との距離が離れているほど、その耐圧を高くすることが可能となる。続いて、図18cに示すように、ゲート絶縁膜22を形成する。詳細には、電極用リセス21Cの内壁面を覆うように、キャップ層21a上に絶縁材料として例えばAl2O3を堆積する。Al2O3は、例えば原子層堆積法AtomicLayerDeposition:ALD法により、TMAガス及びO3を交互に供給して、膜厚2nm~200nm程度、ここでは30nm程度に堆積する。これにより、ゲート絶縁膜22が形成される。なお、Al2O3の堆積は、ALD法の代わりに、例えばプラズマCVD法又はスパッタ法等で行うようにしても良い。また、Al2O3を堆積する代わりに、Alの窒化物又は酸窒化物を用いても良い。それ以外にも、Si,Hf,Zr,Ti,Ta,Wの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。続いて、図19aに示すように、化合物半導体積層構造21の表面におけるソース電極及びドレイン電極の形成予定位置に電極用リセス21A,21Bを形成する。詳細には、先ず、ゲート絶縁膜22上にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定位置電極形成予定位置に相当するゲート絶縁膜22の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電子供給層2dの表層の一部が除去されるまで、ゲート絶縁膜22、キャップ層21a、及び電子供給層2dの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層2dの電極形成予定位置を露出する電極用リセス21A,21Bが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。なお、電極用リセス21A,21Bは、キャップ層21aの途中までエッチングして形成しても、また電子供給層2dの表面が露出するまでエッチングして形成しても良い。レジストマスクは、アッシング処理等により除去される。続いて、図19bに示すように、ソース電極4及びドレイン電極5を形成する。詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストをゲート絶縁膜22上及び化合物半導体積層構造21上に塗布し、電極用リセス21A,21Bを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばTi/Alを、例えば蒸着法により、電極用リセス21A,21Bを露出させる開口内を含むレジストマスク上に堆積する。Tiの厚みは10nm程度、Alの厚みは300nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTi/Alを除去する。その後、SiC基板1を、例えば窒素雰囲気中において400°C~1000°C程度の温度、例えば600°C程度で熱処理し、残存したTi/Alを電子供給層2dとオーミックコンタクトさせる。Ti/Alの電子供給層2dとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス21A,21Bを電極材料の一部で埋め込むソース電極4及びドレイン電極5が形成される。続いて、図19cに示すように、ゲート電極6を形成する。詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストをゲート絶縁膜22上に塗布し、ゲート絶縁膜22の電極用リセス2Cの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばNi/Auを、例えば蒸着法により、電極用リセス21Cの部分を露出させる開口内を含むレジストマスク上に堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したNi/Auを除去する。以上により、電極用リセス2C内をゲート絶縁膜22を介して電極材料の一部で埋め込み、電極用リセス2C内の電子供給層2d上にゲート絶縁膜22を介してゲート電極6が形成される。しかる後、ソース電極4、ドレイン電極5、ゲート電極6と接続される配線の形成等の諸工程を経て、本実施形態によるMIS型のAlGaN/GaNHEMTが形成される。本実施形態では、3層のキャップ層21aを用いることに加え、キャップ層21aのドレイン電極5側の部分におけるn-GaN層21a1が、局所的な高濃度n型部位となる。高濃度n型部位では、そのキャリア濃度が電子供給層2dのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーよりも低い。従って、高濃度n型部位の表面にトラップされた電子からの電気力線が高濃度n型部位で終端される。これにより、高濃度n型部位の電子トラップの影響が遮断され、電子走行層2dはその影響を受けることなく、電子走行層2dに生成される2DEGの濃度の減少が防止される。以上説明したように、本実施形態によれば、比較的簡素な構成で電流コラプスの発生を抑制し、デバイス特性の劣化を抑えた信頼性の高い高耐圧のMIS型のAlGaN/GaNHEMTが実現する。第3の実施形態本実施形態では、第1の実施形態及びその変形例、第2の実施形態から選ばれた1種のAlGaN/GaNHEMTを適用した電源装置を開示する。図20は、第3の実施形態による電源装置の概略構成を示す結線図である。本実施形態による電源装置は、高圧の一次側回路31及び低圧の二次側回路32と、一次側回路31と二次側回路32との間に配設されるトランス33とを備えて構成される。一次側回路31は、交流電源34と、いわゆるブリッジ整流回路35と、複数ここでは4つのスイッチング素子36a,36b,36c,36dとを備えて構成される。また、ブリッジ整流回路35は、スイッチング素子36eを有している。二次側回路22は、複数ここでは3つのスイッチング素子37a,37b,37cを備えて構成される。本実施形態では、一次側回路31のスイッチング素子36a,36b,36c,36d,36eが、第1の実施形態及びその変形例、第2の実施形態から選ばれた1種のAlGaN/GaNHEMTとされている。一方、二次側回路32のスイッチング素子37a,37b,37cは、シリコンを用いた通常のMISFETとされている。本実施形態では、比較的簡素な構成で電流コラプスの発生を抑制し、デバイス特性の劣化を抑えた信頼性の高い高耐圧のAlGaN/GaNHEMTを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。第4の実施形態本実施形態では、第1の実施形態及びその変形例、第2の実施形態から選ばれた1種のAlGaN/GaNHEMTを適用した高周波増幅器を開示する。図21は、第4の実施形態による高周波増幅器の概略構成を示す結線図である。本実施形態による高周波増幅器は、ディジタルプレディストーション回路41と、ミキサー42a,42bと、パワーアンプ43とを備えて構成される。ディジタルプレディストーション回路41は、入力信号の非線形歪みを補償するものである。ミキサー42aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ43は、交流信号とミキシングされた入力信号を増幅するものであり、第1の実施形態及びその変形例、第2の実施形態から選ばれた1種のAlGaN/GaNHEMTを有している。なお図21では、例えばスイッチの切り替えにより、出力側の信号をミキサー42bで交流信号とミキシングしてディジタルプレディストーション回路41に送出できる構成とされている。本実施形態では、比較的簡素な構成で電流コラプスの発生を抑制し、デバイス特性の劣化を抑えた信頼性の高い高耐圧のAlGaN/GaNHEMTを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。他の実施形態第1の実施形態及びその諸変形例、第2~第4の実施形態では、化合物半導体装置としてAlGaN/GaNHEMTを例示した。化合物半導体装置としては、AlGaN/GaNHEMT以外にも、以下のようなHEMTに適用できる。その他のHEMT例1本例では、化合物半導体装置として、InAlN/GaNHEMTを開示する。InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1~第4の実施形態では、電子走行層がi-GaN、中間層がi-InAlN、電子供給層がn-InAlNで形成される。キャップ層については、第1の実施形態及び変形例2,3ではn-GaN,AlN,n-GaNの3層構造、第1の実施形態の変形例1,4,5ではn-GaNの単層構造、第2の実施形態ではn-GaN,AlN,n-GaNの3層構造で形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。本例によれば、上述したAlGaN/GaNHEMTと同様に、比較的簡素な構成で電流コラプスの発生を抑制し、デバイス特性の劣化を抑えた信頼性の高い高耐圧のInAlN/GaNHEMTが実現する。その他のHEMT例2本例では、化合物半導体装置として、InAlGaN/GaNHEMTを開示する。GaNとInAlGaNは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第1~第4の実施形態では、電子走行層がi-GaN、中間層がi-InAlGaN、電子供給層がn-InAlGaNで形成される。キャップ層については、第1の実施形態及び変形例2,3ではn-GaN,AlN,n-GaNの3層構造、第1の実施形態の変形例1,4,5ではn-GaNの単層構造、第2の実施形態ではn-GaN,AlN,n-GaNの3層構造で形成される。本例によれば、上述したAlGaN/GaNHEMTと同様に、比較的簡素な構成で電流コラプスの発生を抑制し、デバイス特性の劣化を抑えた信頼性の高い高耐圧のInAlGaN/GaNHEMTが実現する。以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。付記1キャリアが形成される第1の化合物半導体層と、前記第1の化合物半導体層の上方で、キャリアを供給する第2の化合物半導体層と、前記第2の化合物半導体層の上方の第3の化合物半導体層とを有する化合物半導体積層構造を備えており、前記第3の化合物半導体層は、そのキャリア濃度が前記第2の化合物半導体層のキャリア濃度よりも高い局所部位を有することを特徴とする化合物半導体装置。付記2前記第3の化合物半導体層は、前記局所部位において、そのエネルギー準位がフェルミエネルギーよりも低いことを特徴とする付記1に記載の化合物半導体装置。付記3前記第3の化合物半導体層は、前記局所部位に所定濃度のn型不純物が導入されてなることを特徴とする付記1又は2に記載の化合物半導体装置。付記4前記局所部位は、前記第3の化合物半導体層の下層部分であることを特徴とする付記1~3のいずれか1項に記載の化合物半導体装置。付記5前記第3の化合物半導体層は、第1のGaN系層と、AlN層と、第2のGaN系層とが順次積層されてなることを特徴とする付記1~4のいずれか1項に記載の化合物半導体装置。付記6前記局所部位は、前記第1のGaN系層に形成されていることを特徴とする付記5に記載の化合物半導体装置。付記7前記化合物半導体積層構造の上方に形成された第1の電極と、前記化合物半導体積層構造上で、前記第1の電極の両側に形成された一対の第2の電極とを更に含み、前記第3の化合物半導体層は、前記第1の電極と一方の前記第2の電極との間に前記局所部位を有することを特徴とする付記1~6のいずれか1項に記載の化合物半導体装置。付記8前記化合物半導体積層構造の上方に形成された第1の電極と、前記化合物半導体積層構造上で、前記第1の電極の両側に形成された一対の第2の電極とを更に含み、前記化合物半導体積層構造の前記第1の電極及び前記第2の電極の下部に相当する部分に、それぞれn型不純物が導入されていることを特徴とする付記1~7のいずれか1項に記載の化合物半導体装置。付記9前記第1の電極は、前記化合物半導体積層構造上に直接形成されていることを特徴とする付記7又は8に記載の化合物半導体装置。付記10前記第3の化合物半導体層は、開口が形成され、前記第2の電極側の部分に前記局所部位が形成されており、前記開口内に、絶縁膜を介して前記第1の電極が形成されていることを特徴とする付記7又は8に記載の化合物半導体装置。付記11キャリアが形成される第1の化合物半導体層と、前記第1の化合物半導体層の上方で、キャリアを供給する第2の化合物半導体層と、前記第2の化合物半導体層の上方の第3の化合物半導体層とを有する化合物半導体積層構造を形成する工程を含み、前記第3の化合物半導体層に、そのキャリア濃度が前記第2の化合物半導体層のキャリア濃度よりも高い局所部位を形成することを特徴とする化合物半導体装置の製造方法。付記12前記第3の化合物半導体層は、前記局所部位において、そのエネルギー準位がフェルミエネルギーよりも低いことを特徴とする付記11に記載の化合物半導体装置の製造方法。付記13前記第3の化合物半導体層に局所的に所定濃度のn型不純物を導入し、前記局所部位を形成する工程を更に含むことを特徴とする付記11又は12に記載の化合物半導体装置の製造方法。付記14前記局所部位は、前記第3の化合物半導体層の下層部分であることを特徴とする付記11~13のいずれか1項に記載の化合物半導体装置の製造方法。付記15前記第3の化合物半導体層は、第1のGaN系層と、AlN層と、第2のGaN系層とを順次積層して形成することを特徴とする付記11~13のいずれか1項に記載の化合物半導体装置の製造方法。付記16前記局所部位は、前記第1のGaN系層に形成されることを特徴とする付記15に記載の化合物半導体装置の製造方法。付記17前記化合物半導体積層構造の上方に、第1の電極と、前記第1の電極の両側の一対の第2の電極とを形成する工程を更に含み、前記第1の電極と一方の前記第2の電極との間に、前記局所部位を形成することを特徴とする付記11~16のいずれか1項に記載の化合物半導体装置の製造方法。付記18前記化合物半導体積層構造の上方に、第1の電極と、前記第1の電極の両側の一対の第2の電極とを形成する工程を更に含み、前記化合物半導体積層構造の前記第1の電極及び前記第2の電極の下部に相当する部分に、それぞれn型不純物を導入することを特徴とする付記11~17のいずれか1項に記載の化合物半導体装置の製造方法。付記19前記第1の電極は、前記化合物半導体積層構造上に直接形成されることを特徴とする付記17又は18に記載の化合物半導体装置の製造方法。付記20前記第3の化合物半導体層に開口を形成する工程を更に含み、前記第3の化合物半導体層の前記第2の電極側の部分に前記局所部位が形成され、前記開口内に、絶縁膜を介して前記第1の電極が形成されることを特徴とする付記17又は18に記載の化合物半導体装置の製造方法。付記21変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、前記高圧回路はトランジスタを有しており、前記トランジスタは、キャリアが形成される第1の化合物半導体層と、前記第1の化合物半導体層の上方で、キャリアを供給する第2の化合物半導体層と、前記第2の化合物半導体層の上方の第3の化合物半導体層とを有する化合物半導体積層構造を備えており、前記第3の化合物半導体層は、そのキャリア濃度が前記第2の化合物半導体層のキャリア濃度よりも高い局所部位を有することを特徴とする電源回路。付記22入力した高周波電圧を増幅して出力する高周波増幅器であって、トランジスタを有しており、前記トランジスタは、キャリアが形成される第1の化合物半導体層と、前記第1の化合物半導体層の上方で、キャリアを供給する第2の化合物半導体層と、前記第2の化合物半導体層の上方の第3の化合物半導体層とを有する化合物半導体積層構造を備えており、前記第3の化合物半導体層は、そのキャリア濃度が前記第2の化合物半導体層のキャリア濃度よりも高い局所部位を有することを特徴とする高周波増幅器。"