"接着剤層を各々備える複数の配線基板により電子部品を内包するように形成された部品内蔵基板であって、前記電子部品は、一方から他方の面に貫通する貫通孔を備え、前記貫通孔の内壁面には前記電子部品の前記一方の面から前記他方の面までを電気的に接続する導電層が形成されており、前記貫通孔内には、前記導電層を覆うように樹脂が充填されており、前記樹脂は、隣接する配線基板の接着剤層と同一材料でなる当該接着剤層の連続体であることを特徴とする部品内蔵基板。第一絶縁層と、その一方の面に形成された導体回路と、その他方の面に熱圧着された接着剤層とで構成され、前記第一絶縁層および前記接着剤層を貫通する導電性ペーストビアを有する少なくとも2枚の配線層を作製する工程と、一方から他方の面に貫通する貫通孔と、その一方から他方の面までを電気的に接続するように、前記貫通孔の内壁面に形成された導電層とを有する電子部品を作製する工程と、第二絶縁層と、その両面に形成された導体回路とで構成され、前記第二絶縁層を貫通するめっきビアと、中央に前記電子部品が埋設されるための開口を有するスペーサを作製する工程と、前記開口に前記電子部品が配置されたスペーサを、前記少なくとも2枚の配線層により挟むように位置決め積層して、加熱圧着により一括多層化する工程と、を備えた部品内蔵基板の製造方法であって、前記一括多層化する工程において、前記接着剤層の接着剤が、前記電子部品の前記貫通孔に充填されることを特徴とする部品内蔵基板の製造方法。前記一括多層化する工程において、各接着剤層の接着剤と、前記充填された接着剤と、前記導電性ペーストビア内の導電性ペーストとが一括硬化されることを特徴とする請求項2に記載の部品内蔵基板の製造方法。本発明は上述のような事情から為されたものであり、本発明の目的は、デバイス側の設計の自由度を増大させると共に、さらなる高アスペクト比および高精細化を可能とし、また、特に剥離に対する耐性を増すことができる部品内蔵基板およびその製造方法を提供することにある。上記目的を達成するため、本発明に係る部品内蔵基板は、接着剤層を各々備える複数の配線基板により電子部品を内包するように形成された部品内蔵基板であって、前記電子部品は、一方から他方の面に貫通する貫通孔を備え、前記貫通孔の内壁面には前記電子部品の前記一方の面から前記他方の面までを電気的に接続する導電層が形成されており、前記貫通孔内には、前記導電層を覆うように樹脂が充填されており、前記樹脂は、隣接する配線基板の接着剤層と同一材料でなる当該接着剤層の連続体であることを要旨とする。また、上記目的を達成するため、本発明に係る部品内蔵基板の製造方法は、第一絶縁層と、その一方の面に形成された導体回路と、その他方の面に熱圧着された接着剤層とで構成され、前記第一絶縁層および前記接着剤層を貫通する導電性ペーストビアを有する少なくとも2枚の配線層を作製する工程と、一方から他方の面に貫通する貫通孔と、その一方から他方の面までを電気的に接続するように、前記貫通孔の内壁面に形成された導電層とを有する電子部品を作製する工程と、第二絶縁層と、その両面に形成された導体回路とで構成され、前記第二絶縁層を貫通するめっきビアと、中央に前記電子部品が埋設されるための開口を有するスペーサを作製する工程と、前記開口に前記電子部品が配置されたスペーサを、前記少なくとも2枚の配線層により挟むように位置決め積層して、加熱圧着により一括多層化する工程と、を備えた部品内蔵基板の製造方法であって、前記一括多層化する工程において、前記接着剤層の接着剤が、前記電子部品の前記貫通孔に充填されることを要旨とする。ここで、好適には、前記一括多層化する工程において、各接着剤層の接着剤と、前記充填された接着剤と、前記導電性ペーストビア内の導電性ペーストとが一括硬化される。本発明に係る部品内蔵基板およびその製造方法によれば、設計の自由度が増大すると共に、さらなる高アスペクト比および高精細化を可能とし、また、特に剥離に対する耐性を増すことができる。以下、図面を参照して、本発明の実施の形態について詳細に説明する。図1は、本発明の部品内蔵基板における一実施形態の断面図である。同図に示した部品内蔵基板100は、概して、第2の基材4、スペーサ2、第3の基材5、第1の基材3が、この順で積層一体化された構造となっている。更に、スペーサ2および第3の基材5の層における中央部分は、これらに代わり、電子部品としてのIC積層体1が内蔵されている。詳細には、第1の基材3は、絶縁層31と、その絶縁層31の一方の面にエッチングにより形成された銅回路パターン32と、絶縁層31の他方の面に対して加熱圧着により貼り合わされた層間接着剤33と、絶縁層31および層間接着剤33の銅回路パターン32の部分に形成されたビアホールに充填された導電性ペーストビア34とを備えている。第2の基材4および第3の基材5も、第1の基材3と同様、それぞれ、絶縁層41および絶縁層51と、銅回路パターン42および銅回路パターン52と、層間接着剤43および層間接着剤53と、導電性ペースト44および導電性ペースト54とで構成される。スペーサ2は、絶縁層21と、その絶縁層21の両面に形成された銅回路パターン22と、めっきビアとすべく、ビアホールの内壁に形成されためっき23とで構成される。IC積層体1は、第1の内蔵IC11と、第2の内蔵IC12と、それらを接合するIC接合剤13とで構成されている。ここで、第1の内蔵IC11は、電極111と、その電極111上に微小バンプ112とを含んでいる。また、第2の内蔵IC12は、ウエハ状態のICに形成された電極121と、そのウエハの両面に形成された回路122とを含んでいる。なお、電極111部分の貫通孔には、後述する製造過程において、層間接着剤43が充填される。次に、図1に示した一実施形態に係る部品内蔵基板の製造方法について説明する。図2~図5は、一実施形態に係る部品内蔵基板の製造方法を説明するための図である。図2は、第1の基材の製造方法を説明するための図である。まず、ポリイミド樹脂フィルムからなる絶縁層31の片面に銅箔32aが設けてある片面銅張板CCL:CopperCladLaminate30に、フォトリソグラフィーによりエッチングレジスト図示せずを形成したステップS11、図2a後に、塩化第二鉄を主成分とするエッチャントを用いて、化学エッチングにより銅回路パターン32を形成するステップS12、図2b。ここで、片面CCL30としては、好適には、12μm厚の銅箔に、25μm厚のポリイミドが貼り合わされているものが使用できる。しかしながら、それに限られることはなく、銅箔にポリイミドワニスを塗布してワニスを硬化させた、いわゆるキャスティング法により作製された片面CCLを使用することもできるし、他にも、ポリイミドフィルム上にシード層をスパッタし、めっきにより銅を成長させることによる片面CCLや、厚延や電解銅箔とポリイミドフィルムを接着剤によって貼り合わせたものを使用することができる。また、絶縁層31は、必ずしもポリイミドである必要はなく、液晶ポリマーなどのプラスチックフィルムも使用できる。また、銅のエッチャントは、塩化第二鉄を主成分とするものに限らず、塩化第二銅を主成分とするエッチャントを用いてもよい。次に、図2bのように形成された基材の銅回路パターン32とは反対側の面に、加熱圧着により、層間接着剤33を貼り合わせるステップS13、図2c。層間接着剤33としては、好適には、25μm厚のエポキシ系熱硬化性フィルム接着剤を使用できる。また、加熱圧着の工程においては、好適には、真空ラミネータを用い、減圧下の雰囲気中にて、接着剤の硬化温度以下の温度で、0.3MPaの圧力でプレスして貼り合わせることができる。なお、使用する層間接着剤としては、エポキシ系の熱硬化性フィルム接着剤に限定されることはなく、アクリル系などの接着剤も使用できるし、熱可塑性ポリイミドなどに代表される熱可塑性接着剤であっても構わない。また、接着剤は、必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布してもよい。次に、図2cのように形成された基材の絶縁層31および接着剤33に、UVレーザにより直径100μmのビアホールVH1を開口し、CF4およびO2の混合ガスによるプラズマデスミア処理を施すステップS14、図2d。なお、使用するレーザとしては、UVレーザのほかに、炭酸ガスレーザ、エキシマレーザなどを使用することもでき、さらに、ドリル加工や化学的なエッチングによってビアホールVH1を開口しても構わない。また、プラズマデスミア処理においては、使用ガスは、CF4およびO2の混合ガスに限定されることはなく、Arなどのその他の不活性ガスを使用することもできるし、さらに、ドライ処理ではなく、薬液を用いたウェットデスミア処理でも構わない。次に、図2dのように形成されたビアホールVH1の内部に、スクリーン印刷法により、導電性ペースト34を充填して導電性ペーストビアとして形成するステップS15、図2e。導電性ペースト34としては、好適には、ニッケル、銀、銅から選択される少なくとも1種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも1種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストを使用することができる。以上の工程により第1の基材配線層3が形成される。図3は、スペーサの製造方法を説明するための図である。まず、ポリイミド樹脂フィルムからなる絶縁層21の両面に銅箔22aが設け、両面銅張板CCL20を形成するステップS21、図3a。次に、その両面CCL20に、UVレーザにより直径100μmのビアホールVH2を開口し、CF4およびO2の混合ガスによるプラズマデスミア処理を施すステップS22、図3b。続いて、基材全体にパネルメッキを施し、ビアホールVH2の内壁にめっき23を設けてめっきビアを形成することで、表裏の銅箔22aを導通する形態とするステップS23、図3c。その後、第1の基材3と同様に、エッチングにより銅回路パターン22を形成しステップS24、図3d、最後に、IC積層体1が内蔵される部分に、UVレーザによりポケットPを開口するステップS25、図3e。以上の工程によりスペーサ2が形成される。図4は、内蔵するIC積層体の製造方法を説明するための図である。そこで、まず、回路および電極121が形成されたウエハ状態のICを用意しステップS31、図4a、電極121の裏面から貫通孔VH3を穿孔するステップS32、図4b。そして、電極111と裏表の回路が導通するように回路122を形成することにより、第2の内蔵IC12を作製するステップS33、図4c。一方、電極111と、その電極111上に微小バンプ112が形成された第1の内蔵ICを作製し、第2の内蔵IC12上に位置合わせ積層するステップS34、図4d。そして、IC接合剤13により、第1の内蔵IC11と第2の内蔵IC12とを一体化するステップS35、図4e。以上の工程により、第1の内蔵IC11および第2の内蔵IC12からなるIC積層体1が形成される。なお、IC接合剤13としては、例えば、一般的なアンダーフィル剤を用いてもよいし、異方性導電接着剤などを用いることもできる。図5は、最終的な部品内蔵基板の組立製造方法を説明するための図である。まず、第1の基材3と同様の製造プロセスで作製した第2の基材配線層4を用意しステップS41、図5a、その上に、IC積層体1を位置決め積層して仮固定するステップS42、図5b。次に、第2の基材4上のIC積層体1が載置されていない部分に、図3に示されたように作製されたスペーサ2を位置決め積層するステップS43、図5c。そして、そのスペーサ2上に、第1の基材3と同様の基材に対してさらにスペーサ2と同様のポケットを開口することにより作製した第3の基材配線層5を位置決め積層するステップS44、図5c。さらに、IC積層体1と第3の基材5を覆うように第1の基材3を位置決め積層するステップS45、図5c。最後に、真空キュアプレス機を用いて、1kPa以下の減圧雰囲気中で加熱圧着して一括して多層化する。このとき、埋め込み基材3,4,5における層間接着剤33,43,53の硬化と同時に、導電性ペースト34,44,54の硬化および合金化が同時に行われる。さらに、このとき、層間接着剤43の一部が、第1の内蔵IC12に形成された孔123の内部に充填され、孔内に充填された層間接着剤43と、配線基板の層間接着剤43とは同一材料で連続的な構造となる。また同様に、両面CCL20に形成されたビアホールVH2の内部に、層間接着剤53が充填され、ビアホールVH2内に充填された層間接着剤53と、埋め込み基材5の層間接着剤53とは同一材料で連続的な構造となる。このようなプロセスにより、図1に示した部品内蔵基板100が得られる。ここで、このように作製された部品、具体的にはIC積層体1、を内蔵した基板100においては、第2の内蔵IC12の貫通孔に充填される樹脂は、層間接着剤43となる。なお、上述の実施形態においては、内蔵される部品として、IC積層体を例に挙げて説明したが、IC単体でもよいし、他の電子部品であってもよい。上述のように本発明の部品内蔵基板およびその製造方法の一実施形態によれば、第2の内蔵IC12の貫通孔に充填される樹脂は層間接着剤43となるので、設計の自由度が増大すると共に、さらなる高アスペクト比および高精細化を可能とし、また、特に剥離に対する耐性を増すことができる。"