データ伝達信号の受信機1のためのデータ処理装置15であって、ローカルクロック信号CLKによってクロックが供給され、数値制御発振器25を備える数値位相同期ループを含み、この数値制御発振器25は出力において、少なくとも1つのパルス信号IP、QPを生成し、その位相及び周波数は、該クロック/データ復元回路の入力で受信したデータ信号DOUTに基づいて適合させることができる、クロック/データ復元回路16と、前記クロック/データ復元回路に接続されるプロセッサ回路17とを具備し、前記プロセッサ回路は、前記数値制御発振器25の数値入力信号NCOINの経時平均及び経時分散を計算し、計算された前記平均及び前記分散が所定のコヒーレンス閾値より小さい場合に、データ信号のコヒーレンスを求め、かつ、前記数値制御発振器の数値入力信号NCOINの計算された前記平均又は前記分散が所定のコヒーレンス閾値を超える場合に、前記受信機のリセットを実行することを特徴としたデータ処理装置。前記数値制御発振器は、出力において、同相パルス信号IP及び直交位相パルス信号QPを供給することを特徴とする請求項1に記載のデータ処理装置15。前記数値位相同期ループは、入力でデータ信号DOUTを受信して、前記データ信号をオーバーサンプリングするために前記ローカルクロック信号CLKによってクロックが供給される第1のクロックカウンタ21を含み、前記第1のカウンタは、前記数値制御発振器25によって供給される前記直交位相パルス信号QPの各パルスで、リセット入力QRでリセットされるように配置され、前記データ信号の2値遷移後のリセット時の前記第1のカウンタの出力信号値HOUTによって、前記数値制御発振器を適合させることを可能にすることを特徴とする請求項2に記載のデータ処理装置15。前記数値制御発振器25によって供給された前記同相パルス信号IPが、復元されたデータクロック信号RHを定義することを特徴とする請求項2に記載のデータ処理装置15。前記数値位相同期ループは、前記データ信号DOUTの2値遷移後の前記直交位相パルス信号QPの1パルスの間に、数値入力信号NCOINを前記数値制御発振器25に供給するために、前記クロックカウンタ21の前記出力信号HOUTをフィルタリングするための数値ループフィルタ23を含むことを特徴とする請求項3に記載のデータ処理装置15。前記ループフィルタ23は、前記第1のカウンタ21に関する出力信号を係数K、例えば0.25で減衰させて、前記数値入力信号NCOINを供給することを特徴とする、請求項5に記載のデータ処理装置15。前記クロック/データ復元回路16は、入力で前記データ信号DOUTを受信して、前記データ信号をオーバーサンプリングするために前記ローカルクロック信号CLKによってクロックが供給される第2のデータビットカウンタ24を含み、該第2のデータビットカウンタ24は、前記数値制御発振器によって供給された前記同相パルス信号IPの各パルスで、リセット入力IRでリセットされることを特徴とする請求項1~6のいずれか1項に記載のデータ処理装置15。前記クロック/データ復元回路16は、復元されたデータ信号RHを出力に供給するために前記第2のデータビットカウンタ24の出力信号BOUTを受信する遷移検出器26を含むことを特徴とする請求項7に記載のデータ処理装置15。前記数値位相同期ループは、前記第1のクロックカウンタ21の前記出力信号HOUTに、前記第2のデータビットカウンタの前記出力信号BOUTを乗算するための乗算器22を含み、極性が、現在のデータ信号ビットDOUTに適合される前記第1のクロックカウンタ21の前記出力信号HOUTを前記ループフィルタ23に供給するために、前記出力信号HOUTが1であるデータ信号ビット値には値1を、0であるデータ信号ビットには値-1をとるように調整されることを特徴とする請求項7に記載のデータ処理装置15。前記遷移検出器26は、前記数値制御発振器25の前記同相パルス信号IPによってクロックが供給され、前記遷移検出器は前記データ信号のビットから別のビットへの2値遷移を検出しない場合、数値制御発振器に供給される前の前記数値入力信号NCOINを保持させる制御信号を前記ループフィルタ23に供給することを特徴とする請求項8に記載のデータ処理装置15。前記プロセッサ回路17は、前記数値制御発振器の前記数値入力信号NCOINの経時平均及び経時分散を計算し、前記データ信号DOUTのコヒーレンスを求めるために、移動平均アルゴリズム及び/又は移動最大-最小アルゴリズムが保存される格納手段を含むことを特徴とする請求項1に記載のデータ処理装置15。データ伝達信号の受信機1であって、データ伝達信号を受信するためのアンテナ2と、前記アンテナで受信した信号を増幅及びフィルタリングする少なくとも1つの低ノイズ増幅器3と、高周波発振信号SI、SQを供給する局部発振器6と、周波数が、前記高周波発振信号の周波数と受信信号の搬送波周波数との差に等しい中間信号IINT、QINTを発生させるために、受信したフィルタリング及び増幅された信号を、前記局部発振器によって供給される前記高周波発振信号とミキシングする少なくとも1つのミキサー装置4、5と、前記中間信号をフィルタリングする少なくとも1つのローパスフィルタ8、9と、請求項1~11のいずれか1項に記載のデータ処理装置15に、データ信号DOUTを供給するために、フィルタリングされた前記中間信号を受信する復調器12とを具備し、前記処理装置は、ローカルクロック信号CLKによってクロックが供給され、数値制御発振器25を有する数値位相同期ループを含むクロック/データ復元回路16と、前記クロック/データ復元回路に接続され、前記数値制御発振器25のデジタル入力信の数値入力信号NCOINの経時平均及び経時分散を計算し、この計算された前記平均及び前記分散が所定のコヒーレンス閾値より小さい場合に、前記データ信号のコヒーレンスを求めるプロセッサ回路17とを含むことを特徴とする受信機。前記データ処理装置15は、前記数値制御発振器の前記数値入力信号NCOINの計算された前記平均又は前記分散が所定のコヒーレンス閾値を超える場合に、即座に前記受信機の完全リセットを強制するように配置されることを特徴とする請求項12に記載の受信機1。FSKタイプの無線周波数受信機であることを特徴とする請求項12に記載の受信機1。前記ローカルクロック信号CLKは、前記局部発振器6の基準信号から生成され、周波数は一連の分割器により分割され、前記ローカルクロック信号の周波数は、前記データ信号のデータフロー周波数の10~100倍、好ましくはデータフロー周波数の45倍に等しくなるように調整されることを特徴とする請求項12に記載の受信機1。そこで、本発明の目的は、逐次データ処理演算を全て実行する前に、迅速かつ即座にデータ信号のコヒーレンスをチェックでき、従来技術の欠点を克服するデータ処理装置を、情報伝達信号の受信機に備えることである。従って、本発明は、独立請求項1で定義する特徴を有するデータ信号受信機のためのデータ処理装置に関する。データ処理装置の特定の実施形態は、従属請求項2~11に定義する。クロック/データ復元入力で受信したデータ信号内のデータが正確であり、ノイズ又は誤りがあるデータでないかどうかを迅速に決定できるということが、本発明のデータ処理装置の1つの利点である。これを実施するために、プロセッサ回路は、クロック/データ復元回路の数値位相同期ループにおける数値制御発振器入力信号の平均及び分散を計算する。この計算は、データ信号におけるバイナリ遷移後に、数値制御発振器からのパルス信号の各パルスで実行される。入力信号の経時平均及び経時分散が0で近くであれば、データ信号がコヒーレンスを有することを直接意味する。このような条件下では、処理装置で後続の演算を全て実行することができる。逆の条件が生じた場合には、受信機を即座にリセットするか、あるいは、データ処理装置によりトリガすることができる。従って、本発明は、独立請求項12に記載する特徴を含む情報伝達信号の受信機にも関する。情報伝達信号の受信機のためのデータ処理装置の目的、利点及び特徴は、図面によって示す少なくとも1つの非限定的な実施形態に基づいた以下の記載によって、さらに明確となる。以下の記載では、当技術分野の当業者によく知られているデータ信号受信機の全構成要素を、簡略化した方法で説明する。受信機は、例えばFSK信号受信機であってもよいが、本発明によるデータ処理装置を使用できる他の種類の受信機であってもよい。図1はデータ信号受信機1を示す。この信号受信機は、例えば、無線周波数RF信号受信機であって、本発明によるデータ処理装置15を有し、データ信号DOUTのコヒーレンスを計算することができる。無線周波数信号受信機1は、従来のFSK無線周波数信号受信機であってもよく、アンテナ2によって受信されるRF信号は、2つの異なる直交分岐に変換された周波数であってよい。各分岐は、局部発振器6によって供給される発振信号により周波数変換を実行するミキサー4、5を含む。局部発振器6は、同相発振信号SIと直交位相発振信号SQを供給する周波数シンセサイザを含んでもよい。一般に、この周波数シンセサイザは、水晶発振器7に接続され、シンセサイザの周波数位相同期回路に既定の基準周波数信号を供給する。第1の分岐では、第1の、例えば高周波ミキサー4が、アンテナ2によって受信されて低ノイズ増幅器LNA3によって増幅されるRF信号を、同相発振信号SIとミキシングして、中間同相信号IINTを生成する。第2の分岐では、第2の、例えば、高周波ミキサー5が、フィルタリング及び増幅されたRF信号を直交位相発振信号SQとミキシングして、中間直交位相信号QINTを供給する。中間信号IINT及びQINTは、例えば、直接周波数変換後のベースバンド信号であってもよい。次に、この中間信号IINT及びQINTは、それぞれローパスフィルタ8及び9でそれぞれフィルタリングされ、フィルタリングされた信号を生成する。そして、フィルタリングされた信号は、従来の復調器12のデータ復調前に、それぞれのリミッターアンプ10及び11を通過する。フィルタリング及び増幅された中間同相信号と、フィルタリング及び増幅された直交位相信号とに基づいて、復調器12は、2値信号又はデータフローであるデータ信号DOUTを供給する。2つの中間同相信号IINT及び直交位相信号QINTは、データ復調に必要である。例えば、受信したRF信号内のデータの周波数キーシフトの場合は、周波数偏差の符号間で区別することができる。復調器12は、単純なD型フリップフロップであってもよく、入力Dで、例えば、中間同位相信号IINTを受信して、クロック端で中間直交位相信号QINTによってクロックが供給される。このフリップフロップにより、フリップフロップ出力は、各データビットの状態に従って、バイナリデータ信号DOUTでレベル1又はレベル0となる。また、RF信号受信機は、復調器12からバイナリデータ信号DOUTを受信するデータ処理装置15を含む。このバイナリデータ信号は、ローカルクロック信号CLKによってクロックが供給されるクロック/データ復元回路16に供給される。クロック/データ復元回路は、図2及び3を参照して以下でさらに詳細に説明するように、数値制御発振器NCOが配置された数値位相同期ループを主に含む。また、データ処理装置15は、クロック/データ復元回路16に接続される少なくとも1つのプロセッサ回路17を含む。プロセッサ回路は、数値入力信号、又は数値制御発振器の2値入力ワードNCOINの経時平均及び経時分散を計算することができる。例えば、よく知られている移動平均アルゴリズム及び移動最小最大アルゴリズムによって、経時平均及び経時分散を容易に計算することができる。従って、この計算によって、受信したRF信号のデータのコヒーレンスの指標を抽出することが可能になる。プロセッサ回路17によって計算される経時平均及び経時分散が、所定の閾値を超える場合は、受信したRF信号のデータに誤りがあると判断し、受信機を即座にリセットしてもよい。データ信号が、ノイズのみに関係する場合も、同じ処理を行う。また、プロセッサ回路17は、クロック/データ復元回路から、復元されたクロック信号RHと復元されたデータフロー信号RDを受信してもよい。この処理装置は、受信機によって受信した信号内のデータが正確であると判断された場合に、これらの復元された信号に基づいて、プロセッサ回路によりデータ処理を実行してもよい。従って、この処理装置は、システム内で迅速に動作するためのメモリを含むデータ収集システムの一部を形成してもよい。復元されたクロック及びデータ信号は、メモリに保存してもよい。クロック/データ復元回路16及びプロセッサ回路17にクロックを供給するローカルクロック信号CLKは、局部発振器6の水晶発振器7からの基準周波数信号に基づいて得てもよい。図に示さないいくつかの分割器によって、ローカルクロック信号CLKを供給するために基準周波数信号の周波数を分割可能にしてもよい。単に非限定的な例として、基準信号周波数は、26MHzのオーダーであってもよく、一方で、ローカルクロック信号周波数CLKは1MHzとなるように選択してもよい。しかし、このローカルクロック信号CLKの周波数は、データ信号のデータフロー周波数の少なくとも10倍である必要があり、100倍が好ましい。例えば、10キロビット/秒のデータフローの場合、ローカルクロック信号CLKは、1MHzのオーダーの周波数を有してよい。これにより、図2及び3を参照して以下に説明するように、バイナリデータ信号DOUTをオーバーサンプリングすることができる。図2は、データ処理装置のクロック/データ復元回路16の様々な構成要素を示す。この回路により、受信機によって受信したデータ信号に従って、データ信号のデータ及びクロックを取り出したり、あるいは、復元したりすることが可能となる。これを実施するために、データ信号のクロック/データ復元演算は、受信信号内の一過性のパルスを除去して、送信されたビットフローを復元することから成る。特定の符号化に従って、データ信号DOUTはビットのシーケンスで構成され、これは、異なる値の1ビットが遷移する前に、同じ値の最大4つの連続したビットを含んでもよい。これは、データ処理装置のクロック/データ復元回路16が適切に動作することを可能にする。クロック/データ復元回路16は、数値位相同期ループを含む。データ信号DOUT、即ちデータフローは、ローカルクロック信号CLKを使用してオーバーサンプリングされる。このローカルクロック信号CLKは、上に示すように、局部発振器の水晶発振器から得られる。数値位相同期ループでは、回路は、出力において2つの直交位相パルス信号IP及びQPを発生させる数値制御発振器NCO25及び2つのカウンタ21、24を含む。NCO発信器25及び2つのカウンタ21、24には、ローカルクロック信号CLKによってクロックが供給される。2つのカウンタは、回路入力におけるデータ信号のレベルに従って、カウントもカウントダウンも可能である。2つのカウンタは、符号付きであり、リセットすることができる。また、2つのカウンタは、反転を防止するために終端位置ロックを含む。データ信号DOUTが、1のデータビットを定義する高いレベルにある場合、2つのカウンタ21、24は、データビットの継続時間に少なくとも対応する時間にカウントを実行する。しかし、データ信号DOUTが、0データビットを定義する低いレベルにある場合、2つのカウンタ21、24は、少なくともデータビットの継続時間の間にカウントダウンを実行する。第1のカウンタ21は、クロックカウンタであり、第2のカウンタ24は、データビットカウンタである。第1のカウンタ21は、ビット遷移の両側でデータフローを統合するクロックカウンタである。ビット遷移は、データ信号の0状態から1状態への変化、又は、データ信号の1状態から0状態への変化に関係する。連続したビットが、0又は1の同じ状態である場合、1つのビットから別の連続したビットに変化する間は、データ信号DOUTには2値遷移が発生しない。直交位相パルス信号QPは、数値制御発振器25によって生成され、第1カウンタのリセット入力QRに供給される。パルスQPの周波数及び位相が、回路16の入力におけるデータ信号DOUTの周波数及び位相に正確に合わせられる場合、出力HOUTは、データ信号の2値遷移後の各リセットの瞬間もゼロのままである。しかし、数値制御発振器25の出力IPに供給される復元されたクロック信号RHの復元時にシフトが発生すると、カウンタ21の入力QRでリセットした時点で、クロックカウンタ21の出力に正のエラー又は負のエラーが発生する。直交位相パルス信号QPの各パルスの時点で、図3に部分的に示すエラーEの極性は、処理されるデータ信号ビットの値に直接関係する。このエラーは、処理されるデータ信号ビットの値を踏まえた、第2のビットカウンタ24の出力信号BOUTによって、乗算器22で乗算される。これにより、データビット値とは無関係なエラーが生じる。数値制御発振器25の出力でのパルス信号IP及びQPの発生周波数が、データ信号クロック周波数未満である場合、出力HOUTでは、データビットが1であればエラーは正となり、データビットが0であればエラーは負となる。従って、出力HOUTでのこのエラーは、データビットが1である場合にエラーが正であれば1を、データビットが0である場合にエラーが負であれば-1を、第2のカウンタ24の出力BOUTで、それぞれ乗算する必要がある。数値制御発振器の出力でのパルス信号のIP及びQPの発生周波数が、データ信号クロック周波数より高い場合も、同じことが言える。しかし、この場合は上記のエラーとは異なり、出力HOUTでのエラーは、データビットが0である場合にエラーが正であれば-1を、データビットが1である場合にエラーが負であれば1を、第2のカウンタ24の出力BOUTで、それぞれ乗算する必要がある。乗算器22の出力信号は、数値ループフィルタ23でフィルタリングされる。ループフィルタでは、D型フリップフロップ要素を備えてもよく、数値制御発振器25の直交位相パルス信号QPによってクロックが供給される。このフリップフロップ要素によって、ループフィルタは、数値制御発振器25に数値入力信号又は2値ワードNCOINを供給することができる。この数値入力信号は、データ信号の2値遷移後に、直交位相パルス信号QPの各パルスで供給される。データ信号の連続した2つのビットで2値遷移が実行されなかった場合、数値入力信号の前値のみが数値制御発振器25に供給される。ループフィルタによって供給される数値入力信号又は2値ワードNCOINは、出力値HOUT、即ち、カウンタ21のリセット時点でループフィルタ23によって重み付けされた、又は減衰されたエラーEを表す。2値遷移直後、この入力信号NCOINは、直交位相パルスQP時点で、第1のクロックカウンタ21の出力からのデータに従って、周波数と位相を訂正する。この信号は、ループ23、例えば、係数0.25によって減衰する。無論、受信した無線周波数信号からのデータが正確である場合、エラーEは、データ信号の各2値遷移後に、直交位相パルス信号QPの各パルスの瞬間にゼロになる。数値入力信号NCOINのプロセッサ回路での平均及び分散の計算によって、この信号の経時平均及び経時分散の両方が0近くであることを、即座に判断することが可能となる。従って、これは、データ信号がコヒーレンスを有することを意味する。従って、このデータ信号のコヒーレンスチェックでは、データ信号内のいくつかの2値遷移は、データ信号のコヒーレンスを求めるのに十分となりうる。コヒーレンスを有するデータ信号とは異なり、ノイズ分散は、ゼロにならず、所定のコヒーレンス閾値を超えている。従って、これにより、受信した無線周波数信号内の正確なデータを、誤りがあるデータや単なるノイズから区別することができる。第1のカウンタ21の出力信号HOUT及び数値制御発振器25の数値入力信号NCOINは、nビット2値ワード、例えば、少なくとも5ビット図示せずであることに留意する。その結果、ループフィルタのD型フリップフロップ要素は、2値ワードの各ビットに対するD型フリップフロップ、例えば、直交位相パルス信号QPによってそれぞれクロックが供給される5つのフリップフロップを含んでもよい。しかし、第2のカウンタ24の出力信号は、1ビットの信号である。従って、2値ワードNCOINは、-2n~2nで変化しうる。クロック/データ復元回路16の数値位相同期ループが作動するためには、原則としてデータ信号DOUTの遷移を検出する必要がある。これを実施するために、第2のカウンタ24はまた、データ信号BOUTを遷移検出器26に供給し、遷移検出器は、数値制御発振器25から同相パルス信号IPも受信する。この遷移検出器は、シフトレジスタによって形成してもよい。この同相パルス信号IPは、復元されたクロック信号RHを定義する第2のカウンタ24のリセット入力IRに供給される。この遷移検出器26は、1つの出力で復元されたデータフロー信号RDを供給する。上に示すように、連続したデータ信号ビットに値の変化がない場合、遷移検出器26の別の出力は、ループフィルタ23における前値を保持する。クロック/データ復元回路の作動時間及び安定性は、数値位相同期ループ利得及びオーバーサンプリング係数に依存する。このオーバーサンプリング係数は、ローカルクロック信号CLKの周波数に関係している。オーバーサンプリングを45回実行する場合、利得は0.25であり、許容可能な安定性を有する最小作動時間に対応する。この0.25の利得は、2ビットシフトによって容易に実装可能である。回路16が全体的にデジタル式であることから、ローカルクロック信号CLKの周波数は独立変数であり、回路は、定数fデータフロー/fCLKの全ての組み合せに対して、完全に同じ方法で動作する。従って、ローカルクロック信号CLKの周波数は、45fデータフローに固定してもよい。例えば、45に等しいオーバーサンプリング係数を選択した場合は、復調器出力で観測可能な過渡パルスの典型的な大きさに直接関係しており、実際には、復元されたクロックジッタを定義する。また、この値は、パラメータ化することが可能なデータフロー周波数と、例えば13又は26MHzの値を有しうる水晶発振器周波数に直接関係している。デジタル信号入力NCOINの移動平均及び移動分散の計算は、これらの値の振幅の実効値RMSに等しい計算に対応する。データ信号DOUTのデータクロックが正しくローカルクロックに合わされる場合、数値制御発振器25の入力におけるRMS値はゼロに近くなる。例えば、ノイズ源の場合のように、受信したデータが不明確であればあるほど、数値制御発振器25の入力での関連するRMS値が増大し、訂正が必要になる。図3は、本発明によるデータ処理装置のクロック/データ復元回路の様々な信号を経時的に、簡略化した方法で示している。特に、図3は、数値制御発振器の2つの同相パルス信号IP及び直交位相パルス信号QP、第1のクロックカウンタの出力信号HOUT、第2のビットカウンタの出力信号BOUT及びデータ信号DOUTを示す。図に示す場合では、出力信号HOUTが0にきわめて近く、カウンタをリセットするために数値制御発振器によってパルスQPが供給され、データ信号の1から0に2値遷移が発生する。これは、復元されたクロック信号が適切にデータクロックに調整され、受信機によって受信した正確なデータの復元されたデータ信号が適切に供給されたことを意味する。従って、このデータ信号は、コヒーレンスを有すると判断してもよい。正又は負のエラーEが発生すると、即ち、リセットの瞬間には、第1のカウンタの出力が0ではなく、数値制御発振器により訂正が実行される。パルス信号IP及びQPの周波数及び位相は、このようにして適合される。1ビットがある場合、第2のカウンタは、ローカルクロック信号CLKの各ストロークで1単位を加算するカウントを実行する。しかし、0ビットがある場合は、第2のカウンタは内部クロック信号CLKの各ストロークで1単位を減算するカウントダウンを実行する。これは、第1のカウンタでも同じことが言えるが、直交位相のパルス信号QPによるリセット動作が、同相パルス信号IPの2パルスの間に発生する。三角形で示す出力信号HOUT及びBOUTは、各クロックストロークCLKでの加算又は減算の演算に対して、実際にはステップ状である。上記の記載から、当業者は、本願特許請求の範囲で定義する発明の範囲から逸脱することなく、データ伝達信号の受信機のためのデータ処理装置のいくつかの改変を考案し得る。データ処理装置のためのデータ信号は、復調器を使用せずに、送信機からデータ伝送路又は有線により直接供給してもよい。無線周波数信号受信機の場合は、データ信号をデータ処理装置に供給する前に周波数変換を2回実行する必要がある。従って、この受信機は、RF信号をASK又はOOKによって復調して、データ処理装置によってチェックされるデータ信号を供給してもよい。