"イオン注入分離法を用いて、GaNの熱膨張係数に対する比が0.8以上1.2以下の熱膨張係数を有する支持基板と、前記支持基板に貼り合わされたGaN層と、を含む複合基板を準備する工程と、前記複合基板の前記GaN層上に少なくとも1層のGaN系半導体層を成長させる工程と、前記複合基板の前記支持基板を溶解することにより除去する工程と、を含むGaN系半導体デバイスの製造方法。前記GaN系半導体層を成長させる工程の後、前記支持基板を溶解することにより除去する工程の前に、前記GaN系半導体層に転写支持基板を貼り合わせる工程をさらに含み、前記支持基板を溶解することにより除去する工程の後に、前記転写支持基板および前記GaN系半導体層をデバイス化およびチップ化する工程をさらに含む請求項1に記載のGaN系半導体デバイスの製造方法。前記GaN系半導体層を成長させる工程の後、前記支持基板を溶解することにより除去する工程の前に、前記複合基板上に成長させた前記GaN系半導体層をデバイス化およびチップ化する工程と、デバイス化およびチップ化された前記GaN系半導体層を実装基板上に実装する工程と、をさらに含む請求項1に記載のGaN系半導体デバイスの製造方法。前記支持基板は、モリブデンおよび酸化アルミニウム-酸化ケイ素の複合酸化物からなる群から選ばれる少なくとも1つを含む請求項1から請求項3のいずれかに記載のGaN系半導体デバイスの製造方法。しかしながら、上記の特表2001-501778号公報特許文献1およびOBShchekinetalHighperformancethinfilmflipchipInGaNGaNlightemittingdiodesAPPLIEDPHYSICSLETTERS89071109pp07110910711093非特許文献1において開示されているGaN系半導体デバイスの製造方法においては、下地基板であるサファイア基板の除去の際にレーザリフトオフを用いているため、GaN系半導体層に大きなダメージを与えるとともに、サファイア基板が除去されたあとのGaN系半導体層の表面のモフォロジーが低下するために、得られるGaN系半導体デバイスの特性が低下するとともに歩留まりが低下するという問題点があった。本発明は、上記の問題点を解決して、特性が高いGaN系半導体デバイスを歩留まりよく製造することができるGaN系半導体デバイスの製造方法を提供することを目的とする。本発明は、イオン注入分離法を用いて、GaNの熱膨張係数に対する比が0.8以上1.2以下の熱膨張係数を有する支持基板と支持基板に貼り合わされたGaN層とを含む複合基板を準備する工程と、複合基板のGaN層上に少なくとも1層のGaN系半導体層を成長させる工程と、複合基板の支持基板を溶解することにより除去する工程と、を含むGaN系半導体デバイスの製造方法である。本発明にかかるGaN系半導体デバイスの製造方法においては、GaN系半導体層を成長させる工程の後、支持基板を溶解することにより除去する工程の前に、GaN系半導体層に転写支持基板を貼り合わせる工程をさらに含み、支持基板を溶解することにより除去する工程の後に、転写支持基板およびGaN系半導体層をデバイス化およびチップ化する工程をさらに含むことができる。また、本発明にかかる半導体デバイスの製造方法においては、GaN系半導体層を成長させる工程の後、支持基板を溶解することにより除去する工程の前に、複合基板上に成長させたGaN系半導体層をデバイス化およびチップ化する工程と、デバイス化およびチップ化されたGaN系半導体層を実装基板上に実装する工程と、をさらに含むことができる。また、本発明にかかる半導体デバイスの製造方法において、支持基板は、モリブデンおよび酸化アルミニウム-酸化ケイ素の複合酸化物からなる群から選ばれる少なくとも1つを含むことができる。本発明によれば、特性が高いGaN系半導体デバイスを歩留まりよく製造することができるGaN系半導体デバイスの製造方法を提供できる。[実施形態1]図1および2を参照して、本発明の一実施形態であるGaN系半導体デバイスの製造方法は、イオン注入分離法を用いて、GaNの熱膨張係数に対する比が0.8以上1.2以下の熱膨張係数を有する支持基板10と支持基板10に貼り合わされたGaN21層とを含む複合基板1を準備する工程図1Aおよび図2Aと、複合基板1のGaN層21上に少なくとも1層のGaN系半導体層40を成長させる工程図1Bおよび図2Bと、複合基板1の支持基板10を溶解することにより除去する工程図1Dおよび図2Eと、を含む。本実施形態のGaN系半導体デバイスの製造方法においては、GaNの熱膨張係数に対する比が0.8以上1.2以下の範囲内にあるほぼ同一または十分に近似する熱膨張係数を有する支持基板10と支持基板10に貼り合わされたGaN21層とを含む複合基板1を用いているため、複合基板1のGaN層21上に、反りおよびクラックを発生させることなく、品質の高いGaN系半導体層40を成長させることができる。また、GaN系半導体層40を成長させた後に、複合基板1の支持基板10を溶解することにより除去するため、GaN系半導体層40に与えるダメージが少なく、また、支持基板10が除去されたGaN層21の表面のモフォロジーがよいため、特性の高い半導体デバイスが歩留まりよく得られる。本実施形態のGaN系半導体デバイスの製造方法は、さらに、以下の工程を含むことができる。以下に、より詳細に説明する。{実施形態1A}図1を参照して、実施形態1においてより具体的な実施形態1Aは、上記のGaN系半導体層40を成長させる工程図1Bの後、支持基板10を溶解することにより除去する工程図1Dの前に、GaN系半導体層40に転写支持基板50を貼り合わせる工程図1Cをさらに含み、支持基板10を溶解することにより除去する工程図1Dの後に、転写支持基板50およびGaN系半導体層40をデバイス化およびチップ化する工程図1Eをさらに含む。本実施形態のGaN系半導体デバイスの製造方法により、特性の高い縦型のGaN系半導体デバイスが歩留まりよく得られる。以下、各工程を詳細に説明する。複合基板の準備工程まず、図1Aを参照して、本実施形態のGaN系半導体デバイスの製造方法は、イオン注入分離法を用いて、GaNの熱膨張係数6.0×106°C1に対する比が0.8以上1.2以下の熱膨張係数を有する支持基板10と、支持基板10に貼り合わされたGaN層21と、を含む複合基板1を準備する工程を含む。ここで、イオン注入分離法とは、特定のイオンを半導体基板中に注入し、熱処理などによってかかるイオンを気化させてその際に生じる応力により、半導体基板から薄膜の半導体層を分離する方法をいう。また、支持基板10は、その膨張係数がGaNの熱膨張係数に対して0.8以上1.2以下であれば特に制限はないが、それらの熱膨張係数の差を小さくすることによりGaN系半導体層40を成長させる際の反りおよびクラックをより効果的に防止する観点から、0.9以上1.05以下が好ましい。また、支持基板10は、溶解により除去される観点から、特定の溶剤に溶解する材料であることが求められる。上記の観点から、支持基板10は、たとえば、MoモリブデンおよびAl2O3-SiO2酸化アルミニウム-酸化ケイ素複合酸化物からなる群から選ばれる少なくとも1つを含むことが好ましい。なお、上記の複合酸化物にはAl2O3:SiO2が0.6:0.4のムライトも含まれる。より好ましくは、Mo基板およびAl2O3:SiO2が0.64:0.36の複合酸化物基板から選ばれる基板がよい。ここで、Mo基板は熱膨張係数が6.0×106°C1であり、Al2O3:SiO2が0.64:0.36の複合酸化物基板は熱膨張係数が5.5×106°C1であって、これらはGaNの熱膨張係数6.0×106°C1とほぼ同じかまたは十分に近似している。なお、本願において、熱膨張係数は室温25°Cおよびその近傍の温度における値を用いる。また、Mo基板は硝酸に溶解し、Al2O3:SiO2が0.64:0.36の複合酸化物基板はフッ酸に溶解する。また、かかる複合基板1を準備する工程は、特に制限はないが、複合基板1を効率的に製造する観点から、図3を参照して、以下のサブ工程を含むことが好ましい。図3B1を参照して、複合基板1を準備する工程は、GaN基板20の一主面上に、CVD化学気相堆積法、スパッタ法、真空蒸着法などにより、SiO2層、SixNy層などの接合層32を形成するサブ工程を含む。次いで、図3B2を参照して、複合基板1を準備する工程は、GaN基板20の接合層32が形成された主面側から、水素、ヘリウムなどの質量数が低いイオンIを注入することにより、GaN基板20の接合層32が形成された主面から所定の深さの領域にイオン注入領域20iを形成するサブ工程を含む。かかるイオン注入領域20iは、それ以外の領域に比べて、脆化される。図3A1を参照して、複合基板1を準備する工程は、支持基板10の一主面上に、CVD化学気相堆積法、スパッタ法、真空蒸着法などにより、SiO2層、SixNy層などの接合層31を形成するサブ工程を含む。ここで、図3B1およびB2に示すGaN基板20への接合層32およびイオン注入領域20iの形成サブ工程と、図3A1に示す支持基板10への接合層31の形成サブ工程とは、いずれが先に行なわれてもよい。次に、図3C1を参照して、複合基板1を準備する工程は、GaN基板20上に形成された接合層32と支持基板10上に形成された接合層31とを貼り合わせるサブ工程を含む。かかるサブ工程により、両接合層31,32が一体化した接合層30を介在させて支持基板10とGaN基板20とが貼り合わされた接合基板1Pが得られる。次に、図3C2を参照して、複合基板1を準備する工程は、接合基板1Pに熱または応力をかけることにより、GaN基板20をイオン注入領域20iで、支持基板10に貼り合わされたGaN層21と残りのGaN基板22とに分離するサブ工程を含む。かかるサブ工程により、支持基板10上に接合層30を介在させてGaN層21が貼り合わされた複合基板1が得られる。なお、上記の複合基板の準備工程においては、支持基板10およびGaN基板20の両方に接合層31,32を形成する場合について説明したが、支持基板10およびGaN基板20のいずれか一方のみに接合層を形成して貼り合わせてもよく、支持基板10およびGaN基板20のいずれにも接合層を形成せずに貼り合わせることも可能である。GaN系半導体層の成長工程次に、図1Bを参照して、本実施形態のGaN系半導体デバイスの製造方法は、複合基板1のGaN層21上に少なくとも1層のGaN系半導体層40を成長させる工程を含む。かかる工程により、複合基板1のGaN層21上に少なくとも1層のGaN系半導体層40が形成された半導体層付複合基板2が得られる。ここで、GaN系半導体層40とは、III族元素としてGaを含むIII族窒化物半導体層をいい、たとえば、AlxInyGa1xyN層0≦x、0≦y、xy<1などが挙げられる。また、GaN系半導体層40の成長工程において、GaN系半導体層40を成長させる方法は、特に制限はないが、品質のよいGaN系半導体層40を成長させる観点から、MOVPE有機金属気相成長法、MBE分子線成長法、HVPEハイドライド気相成長法などが好適に挙げられる。成長させるGaN系半導体層40の構成は、作製目的のGaN系半導体デバイスの種類に応じて異なる。たとえば、GaN系半導体デバイスがLED発光ダイオード、LDレーザダイオードなどの発光デバイスの場合は、GaN系半導体層40は、n型半導体層41、活性層43、およびp型半導体層45などを含む。GaN系半導体層への転写支持基板の貼り合わせ工程次に、図1Cを参照して、本実施形態のGaN系半導体デバイスの製造方法は、半導体層付複合基板2のGaN系半導体層40に転写支持基板50を貼り合わせる工程を含む。かかる工程により、複合基板2とGaN系半導体層40と転写支持基板50とがこの順に貼り合わされた基板接合体3が得られる。また、GaN系半導体層への転写支持基板の貼り合わせ工程において用いられる転写支持基板50は、GaN系半導体層40を支持できるものであれば特に制限はないが、縦型デバイスを形成する観点からは導電性基板であることが好ましく、Ge基板、Si基板、多結晶AlN基板などが好適に挙げられる。また、GaN系半導体層40への転写支持基板50の貼り合わせ方法は、特に制限はないが、GaN系半導体層40と転写支持基板50との間の接合性および電気的接続を良好にする観点から、接続層60を介在させることが好ましい。具体的には、GaN系半導体層40上に接続層60の一部としてp側オーミック電極層61およびはんだ層63を形成し、転写支持基板50上に接続層60の一部としてオーミック電極層67および金属パッド層65を形成し、はんだ層63と金属パッド層65とを貼り合わせることにより、GaN系半導体層40と転写支持基板50とを接続層60を介在させて接合させる。ここで、p側オーミック電極層61としてはたとえばNi/Au電極層など、はんだ層63としてはたとえばAu-Snはんだ層など、金属パッド層65としてはたとえばAuパッド層など、オーミック電極層67としてはたとえばNi/Pt/Au電極層などが好適に用いられる。また、GaN系半導体層40上に接続層60の一部として形成されるp側オーミック電極層61およびはんだ層63の部分に替えて、高反射p側オーミック電極層たとえばNi/Au電極層およびはんだ層たとえばAu-Snはんだ層、透明p側オーミック電極層たとえば薄型Ni/Au電極層および高反射金属層たとえばAl層および金属はんだ層たとえばAu-Snはんだ層、または透明p側オーミック電極層たとえば薄型Ni/Au電極層および高反射金属層たとえばAl層および拡散防止金属層たとえばPt層、Mo層、またはW層およびはんだ層たとえばAu-Snはんだ層などを用いることもできる。支持基板の溶解による除去工程次に、図1Dを参照して、本実施形態のGaN系半導体デバイスの製造方法は、基板接合体3における複合基板1の支持基板10を溶解することにより除去する工程を含む。かかる工程により、GaN系半導体層40と転写支持基板50とが貼り合わされた半導体層付転写支持基板4が得られる。すなわち、上記の半導体層付複合基板2のGaN系半導体層40への転写支持基板50の貼り合わせ工程および支持基板10の溶解による除去工程により、GaN系半導体層40は支持基板10から転写支持基板50に転写される。ここで、支持基板10を溶解させる溶剤は、支持基板10の種類に応じて異なる。たとえば、支持基板10がMo基板の場合はその溶剤として硝酸たとえば30質量硝酸水溶液などが用いられ、支持基板10がAl2O3:SiO2が0.64:0.36の複合酸化物基板の場合はその溶剤としてフッ酸たとえば20質量フッ酸水溶液などが用いられる。さらに、基板接合体3における複合基板1の支持基板10の溶解による除去により露出した接合層30を溶解により除去する。接合層30を溶解する溶剤は接合層30の種類に応じて異なり、接合層30がSiO2層である場合はその溶剤としてフッ酸たとえば20質量フッ酸水溶液などが用いられる。ここで、基板接合体3から支持基板10および接合層30が溶解により除去されて得られた半導体層付転写支持基板4のGaN層21の露出される主面は、支持基板および接合層がレーザリフトオフにより除去される場合に露出される主面にくらべて、極めて平坦である。なお、基板接合体3の支持基板10および接合層30を溶解により除去する際には、基板接合体3の転写支持基板50側をワックス図示せずなどで保護すること、および/または、支持基板10の溶解前にあらかじめ支持基板10の一部を研削または研磨などにより除去しておくことが好ましい。特に、溶剤としてフッ酸を使用する場合は、上記の転写支持基板50の保護、および、Al2O3-SiO2複合酸化物基板などの支持基板10の溶解前における研削または研磨による一部除去が好ましい。転写支持基板およびGaN系半導体層のデバイス化およびチップ化工程次に、図1Eを参照して、本実施形態のGaN系半導体デバイスの製造方法は、半導体層付転写支持基板4の転写支持基板50およびGaN系半導体層40をデバイス化およびチップ化する工程を含む。ここで、デバイス化とは、転写支持基板50およびGaN系半導体層40に電極p側電極70pおよびn側電極70nなどを形成することにより半導体デバイス5とすることをいう。また、チップ化とは、半導体デバイス5を所定のサイズのチップに分割することをいう。チップ化の方法は、特に制限はなく、スライブおよびブレーク法、ダイシング法などが好適に挙げられる。たとえば、半導体層付転写支持基板4の転写支持基板50が導電性基板の場合、半導体層付転写支持基板4において、GaN系半導体層40上にn側電極70nを形成し、転写支持基板50上にp側電極70pを形成し、さらにチップ化することにより、縦型デバイスであるチップ化された半導体デバイス5が得られる。なお、支持基板10および接合層30の溶解除去により露出された半導体層付転写支持基板4のGaN層21の露出された主面は極めて平坦であることから、光取り出し効率を高めるため、ドライエッチングまたはウェットエッチングにより粗面化処理を行うと、レーザリフトオフ法により支持基板および接合層を除去した場合に比べて、極めて均一性の高い凹凸形状を形成することができる。{実施形態1B}図2を参照して、実施形態1においてより具体的な実施形態1Bは、GaN系半導体層40を成長させる工程図2Bの後、支持基板10を溶解することにより除去する工程図2Eの前に、複合基板10上に成長させたGaN系半導体層40をデバイス化およびチップ化する工程図2Cと、デバイス化およびチップ化されたGaN系半導体層40を実装基板80上に実装する工程図2Dと、をさらに含む。本実施形態のGaN系半導体デバイスの製造方法により、特性の高い横型のGaN系半導体デバイスを歩留まりよく実装することができる。以下、各工程を詳細に説明する。複合基板の準備工程まず、図2Aを参照して、本実施形態のGaN系半導体デバイスの製造方法は、イオン注入分離法を用いて、GaNの熱膨張係数6.0×106°C1に対する比が0.8以上1.2以下の熱膨張係数を有する支持基板10と、支持基板10に貼り合わされたGaN層と、を含む複合基板1を準備する工程を含む。かかる工程は、上記の実施形態1Aと同様であり、ここでは繰り返さない。GaN系半導体層の成長工程次に、図2Bを参照して、本実施形態のGaN系半導体デバイスの製造方法は、複合基板1のGaN層21上に少なくとも1層のGaN系半導体層40を成長させる工程を含む。かかる工程により、複合基板1のGaN層21上に少なくとも1層のGaN系半導体層40たとえば、n型半導体層41、活性層43およびp型半導体層45が形成された半導体層付複合基板2が得られる。かかる工程は、上記の実施形態1Aと同様であり、ここでは繰り返さない。GaN系半導体層のデバイス化およびチップ化工程次に、図2Cを参照して、本実施形態のGaN系半導体デバイスの製造方法は、半導体層付複合基板2の複合基板10上に成長させたGaN系半導体層40をデバイス化およびチップ化する工程を含む。ここで、デバイス化とはGaN系半導体層40に電極p側電極70pおよびn側電極70nなどを形成することにより半導体デバイス5とすることをいう。また、チップ化とは、半導体デバイス5を所定のサイズのチップに分割することをいう。チップ化の方法は、特に制限はなく、スクライブおよびブレーク法、ダイシング法などが好適に挙げられる。たとえば、半導体層付複合基板2において、GaN系半導体層40のp型半導体層45上にp側電極70pを形成し、次いで、p側電極70pの一部、ならびにGaN系半導体層40のp型半導体層45および活性層43の一部をメサエッチングしてn型半導体層41の一部を露出させ、n型半導体層41の露出部分にn側電極70nを形成し、さらにチップ化することにより、横型デバイスとしてチップ化された半導体デバイス5が得られる。ここで、p側電極70pおよびn側電極70nの好適な例は、実施形態1Aと同様であり、ここでは繰り返さない。なお、p側電極70pおよびn側電極70nは、後述の実装工程における超音波接合に耐えることができるように、いずれも厚膜のパッドで形成された保護用電極図示せずで覆われていることが好ましい。また、光取り出し効率を高める観点から、p側電極70p上には、高反射金属電極図示せずを形成することが好ましい。デバイス化およびチップ化されたGaN系半導体層40の実装工程次に、図2Dを参照して、本実施形態のGaN系半導体デバイスの製造方法は、上記のデバイス化およびチップ化工程により得られたチップ化された半導体デバイス5のGaN系半導体層40を実装基板80上に実装する工程を含む。かかる工程により、横型の半導体デバイス5が実装基板80上にフリップチップ実装できる。本工程に用いられる実装基板80は、特に制限はないが、たとえば電気絶縁性の基礎基板81にp側導電部87pおよびn側導電部87nが形成されている。半導体デバイス5を実装基板80上に実装する方法は、とくに制限はなく、たとえば、半導体デバイス5のp側電極70pおよびn側電極70nのそれぞれに、導電性の接合材料で形成されたバンプ90を形成し、半導体デバイス5のp側電極70pが実装基板80のp側導電部87pに電気的に接続し、半導体デバイス5のn側電極70nが実装基板80のn側導電部87nに電気的に接続するように、半導体デバイス5を実装基板80上に実装する。かかる工程により、実装基板80に実装された実装半導体デバイス6が得られる。さらに、必要に応じて、電極接合部分p側電極70p、n側電極70n、p側導電部87p、n側導電部87nおよびバンプ90ならびにその部分の近傍をシリコーン樹脂などのアンダーコート図示せずなどで保護することが好ましい。支持基板の溶解による除去工程次に、図2Eを参照して、本実施形態のGaN系半導体デバイスの製造方法は、実装基板80に実装された実装半導体デバイス6の支持基板10を溶解により除去する工程を含む。かかる工程により、実装基板80上にGaN系半導体層40と転写支持基板50とが貼り合わされた半導体デバイスが実装された実装半導体デバイス7が得られる。実装半導体デバイス6の支持基板10を溶解により除去する溶剤およびその方法は、実施形態1Aの基板接合体3の支持基板10を溶解する溶剤およびその方法と同様であり、ここでは繰り返さない。さらに、実施形態1Aと同様にして、実装半導体デバイス6の接合層30を溶解により除去する。なお、支持基板10および接合層30の溶解除去により露出された実装半導体デバイス7のGaN層21の露出された主面は極めて平坦であることから、光取り出し効率を高めるため、ドライエッチングまたはウェットエッチングにより粗面化処理を行うと、レーザリフトオフ法により支持基板および接合層を除去した場合に比べて、極めて均一性の高い凹凸形状を形成することができる。実施例11.複合基板の準備図1Aを参照して、以下のようにして、Mo基板支持基板10上にSiO2層接合層30を介在させてGaN層21が貼り合わされた複合基板1を準備した。図3B1を参照して、直径が4インチで厚さが600μmで両主面が0001面Ga原子面および000-1面N原子面のGaN基板20を準備した。かかるGaN基板20の両主面のRMS二乗平均平方根粗さJISB0601:2001のRqに相当は、研磨されており、50μm×50μm角の範囲でAFM原子間力顕微鏡により測定したところ、5nm以下であった。また、GaN基板20の転位密度は、カソードルミネッセンス法により測定したところ、2×105cm2であった。次いで、このGaN基板20の000-1面N原子面側の主面上に、プラズマCVD法により、厚さ300nmのSiO2層接合層32を形成し、形成したSiO2層接合層32をCMP化学機械的研磨により精密研磨して、RMS粗さが1nm以下の平坦な主面を有する厚さ150nmのSiO2層接合層32とした。次いで、図3B2を参照して、GaN基板20の000-1面N原子面側の主面に形成されたSiO2層接合層32側から水素イオンを注入して、GaN基板20の000-1面N原子面側の主面から300nmの深さの位置にイオン注入領域20iを形成した。また、図3Aを参照して、直径が4インチ10.16cmで厚さが600μmの純度が99.99質量のMo基板支持基板10を準備した。かかるMo基板支持基板10の熱膨張係数は6.0×106°C1であり、GaNの熱膨張係数6.0×106°C1とほぼ同じであった。また、かかるMo基板支持基板10は、その主面は研磨されており、その主面のRMS粗さが5nm以下であり、その充填率は99体積以上空隙率は1体積以下であった。次いで、このMo基板支持基板10の主面上に、プラズマCVD法により、厚さ300nmのSiO2層接合層31を形成し、形成したSiO2層接合層31をCMP化学機械的研磨により精密研磨して、RMS粗さが1nm以下の平坦な主面を有する厚さ150nmのSiO2層接合層31とした。なお、上記において図3B1およびB2に示すGaN基板20へのSiO2層接合層32およびイオン注入領域20iの形成と、図3Aに示すMo支持基板10へのSiO2層接合層31の形成とは、いずれが先であってもよい。次に、図3C1を参照して、GaN基板20上に形成されたSiO2層接合層32とMo基板支持基板10上に形成されたSiO2層接合層31とを、向かい合わせにして機械的に接合させた。かかる接合により、SiO2層接合層32とSiO2層接合層31とが一体化した厚さ300nmのSiO2層接合層30を介在させてMo支持基板10とGaN基板20とが貼り合わされた接合基板1Pが得られた。次に、図3C1およびC2を参照して、接合基板1Pを加熱することにより、GaN基板20をそのイオン注入領域20iでMo基板支持基板10に貼り合わされたGaN層21と残りのGaN基板22とに分離して、厚さ600μmのMo基板支持基板10上に厚さ300nmのSiO2層接合層30を介在させて厚さ300nmのGaN層21が貼り合わされた複合基板1が得られた。2.GaN系半導体層の成長次に、図1Bを参照して、複合基板1のGaN層21上に、MOVPE法により、n型GaN層n型半導体層41、InGaN多重量子井戸活性層活性層43およびp型GaNコンタクト層p型半導体層45を順次成長させて、LED構造を有する全体の厚さが5μmのGaN系半導体層40を含む半導体層付複合基板2を得た。Mo基板支持基板10、GaN層21およびGaN系半導体層40の熱膨張係数がほぼ同じであるため、半導体層付複合基板2には反りおよびクラックが発生しなかった。3.GaN系半導体層への転写支持基板の貼り合わせ次に、図1Cを参照して、半導体層付複合基板2のGaN系半導体層40のp型GaNコンタクト層p型半導体層45上に、接続層60の一部として、真空蒸着法によるNi/Au電極層p側オーミック電極層61および真空蒸着法による厚さ3μmのAu-Snはんだ層はんだ層63を形成した。また、直径が4インチで厚さが600μmで主面のRMS粗さが5nm以下のGe基板転写支持基板50を準備した。ここで、Ge基板の熱膨張係数は6.1×106°C1であり、GaNの熱膨張係数6.0×106°C1によく近似している。このGe基板転写支持基板50の主面上に、接続層60の一部として、真空蒸着法によるNi/Pt/Au電極層オーミック電極層67および真空蒸着法による厚さ1μmのAuパッド層金属パッド層65を形成した。次いで、半導体層付複合基板2のGaN系半導体層40のp型GaNコンタクト層p型半導体層45に形成されたAu-Snはんだ層はんだ層63と、Ge基板転写支持基板50に形成されたAuパッド層金属パッド層65とを、適度な圧力印加のもと300°Cの雰囲気温度で熱処理してメタルボンディングすることにより、半導体層付複合基板2のGaN系半導体層40とGe基板転写支持基板50とが接続層60を介在させて貼り合わされた基板接合体3が得られた。Mo基板支持基板10、GaN層21、GaN系半導体層40およびGe基板転写支持基板50の熱膨張係数がほぼ同じかまたは十分に近似しているため、基板接合体3には反りおよびクラックが発生しなかった。4.支持基板の溶解による除去次に、図1Dを参照して、基板接合体3のGe基板転写支持基板50側をワックス図示せずで保護した後、基板接合体3を30質量の硝酸に浸漬させることによりMo基板支持基板10を溶解させて除去し、次いで20質量のフッ酸に浸漬させることによりSiO2層接合層30を溶解させて除去した。こうして、接続層60を介在させてGaN系半導体層40とGe基板転写支持基板50とが貼り合わされた半導体層付転写支持基板4が得られた。得られた半導体層付転写支持基板4のGaN層21の露出された主面は、そのRMS粗さが0.36nmと、極めて平坦であった。結果を表1にまとめた。5.半導体層付転写支持基板のデバイス化およびチップ化次に、図1Eを参照して、半導体層付転写支持基板4のGaN層21の一部を除去して、露出させたn型GaN層41上に、真空蒸着法によりNi/Pt/Au電極n側電極70nを1チップ当り1個形成した。また、半導体層付転写支持基板4のGe基板転写支持基板50上の全面に、真空蒸着法によりNi/Au電極p側電極70pを形成した。こうして、半導体層付転写支持基板4をデバイス化した半導体デバイス5としてLEDを得た。次に、半導体デバイス5を、ダイシング法により、100個の400μm×400μmの大きさのチップに分割した。チップ化された100個の半導体デバイス5を銀ペーストおよびワイヤを用いて実装基板に実装した。100個の実装されたチップ化された半導体デバイス5において、逆方向に5Vの電圧を印加したときにおけるリーク電流が100μA以下である良品の割合、すなわち歩留まり率は、99であった。なお、実施例1においては支持基板10としてMo基板を用いたが、支持基板10として直径4インチで厚さが600μmのAl2O3:SiO2が0.64:0.36の複合酸化物基板を用い、支持基板10を溶解するための溶剤として20質量のフッ酸を用いたこと以外は、実施例1と同様にして半導体デバイス5としてLEDを作製し実装基板に実装したところ、実施例1と同様の結果が得られた。ここでAl2O3:SiO2が0.64:0.36の複合酸化物基板支持基板10の熱膨張係数は5.5×106°C1であり、GaNの熱膨張係数6.0×106°C1と十分に近似していた。また、かかるAl2O3:SiO2が0.64:0.36の複合酸化物基板支持基板10は、その主面は研磨されており、その主面のRMS粗さが5nm以下であり、その充填率は98体積以上空隙率は2体積以下であった。比較例11.サファイア基板上へのGaN系半導体層の成長図4Aを参照して、直径4インチで厚さが600μmの主面が0001面のサファイア基板下地基板100を準備した。かかるサファイア基板下地基板100の主面のRMS粗さは5nm以下であった。次に、図4Bを参照して、サファイア基板下地基板100上に、MOVPE法により、n型GaNバッファ層120、n型GaN層n型半導体層141、InGaN多重量子井戸活性層活性層143およびp型GaNコンタクト層p型半導体層145を順次成長させて、LED構造を有する全体の厚さが5μmのGaN系半導体層140を含む半導体層付下地基板102を得た。半導体層付下地基板102においては、サファイア基板下地基板100とn型GaNバッファ層120およびGaN系半導体層140との熱膨張係数の差により反りが発生した。2.GaN系半導体層への転写支持基板の貼り合わせ次に、図4Cを参照して、半導体層付下地基板102のGaN系半導体層140のp型GaNコンタクト層p型半導体層145上に、実施例1と同様に、接続層60の一部として、Ni/Au電極層p側オーミック電極層61および厚さ3μmのAu-Snはんだ層はんだ層63を形成した。また、実施例1と同様のGe基板転写支持基板50を準備した。このGe基板転写支持基板50の主面上に、実施例1と同様に、接続層60の一部として、Ni/Pt/Au電極層オーミック電極層67および厚さ1μmのAuパッド層金属パッド層65を形成した。次いで、半導体層付下地基板102のGaN系半導体層140のp型GaNコンタクト層p型半導体層145に形成されたAu-Snはんだ層はんだ層63と、Ge基板転写支持基板50に形成されたAuパッド層金属パッド層65とを、実施例1と同様にメタルボンディングすることにより、半導体層付下地基板102のGaN系半導体層140とGe基板転写支持基板50とが接続層60を介在させて貼り合わされた基板接合体103が得られた。3.下地基板のレーザリフトオフによる除去次に、図4Dを参照して、基板接合体103のサファイア基板下地基板100側から、波長355nmのTHG第3次高調波-Nd:YAGネオジム添加イットリウムアルミニウムガーネットレーザLを照射することにより、n型GaNバッファ層120のサファイア基板下地基板100との界面部分を熱分解させてGaドロップレットを析出させて、サファイア基板下地基板100をリフトオフして除去した。こうして、接続層60を介在させてGaN系半導体層140とGe基板転写支持基板50とが貼り合わされた半導体層付転写支持基板104が得られた。得られた半導体層付転写支持基板104のn型GaNバッファ層120の露出された主面は、そのRMS粗さが40nmと、粗かった。結果を表1にまとめた。4.半導体層付転写支持基板のデバイス化およびチップ化次に、図4Eを参照して、半導体層付転写支持基板104のn型GaNバッファ層120上の一部に、実施例1と同様のNi/Pt/Au電極n側電極70nを1チップ当り1個形成した。また、半導体層付転写支持基板104のGe基板転写支持基板50上の全面に、実施例1と同様のNi/Al電極p側電極70pを形成した。こうして、半導体層付転写支持基板104をデバイス化した半導体デバイス105としてLEDを得た。次に、半導体デバイス105を、実施例1と同様に、400μm×400μmの大きさの100個のチップに分割した。チップ化された100個の半導体デバイス105を銀ペーストおよびワイヤを用いて実装基板に実装した。100個の実装されたチップ化された半導体デバイス105において、実施例1と同様に測定したリーク電流が100μA以下である良品の割合、すなわち歩留まり率は、75であった。結果を表1にまとめた。なお、実施例1および比較例1においては、転写支持基板50としてGe基板を用いた。転写支持基板50として、Ge基板に替えて、Si基板を用いると、基板接合体3,103に反りが発生する。これは、Ge基板の熱膨張係数が6.1×106°C1でありGaNの熱膨張係数6.0×106°C1に十分によく近似しているのに対し、Si基板の熱膨張係数が4.2×106°C1でありGaNの熱膨張係数に十分には近似していないためと考えられる。このため、基板接合体103において下地基板100をレーザリフトオフにより除去することは困難であるが、支持基板10を溶解により除去することは可能である。実施例21.複合基板の準備図2Aを参照して、以下のようにして、支持基板10として、直径4インチで厚さが600μmのAl2O3:SiO2が0.64:0.36の複合酸化物基板を用いたこと以外は、実施例1と同様にして、Al2O3:SiO2が0.64:0.36の複合酸化物基板支持基板10上にSiO2層接合層30を介在させてGaN層21が貼り合わされた複合基板1を準備した。なお、複合基板1の準備に用いたAl2O3:SiO2が0.64:0.36の複合酸化物基板支持基板10の熱膨張係数は5.5×106°C1であり、GaNの熱膨張係数6.0×106°C1と十分に近似していた。また、5.5×106°C1支持基板10は、その主面は研磨されており、その主面のRMS粗さが5nm以下であり、その充填率は98体積以上空隙率は2体積以下であった。2.GaN系半導体層の成長次に、図2Bを参照して、複合基板1のGaN層21上に、実施例1と同様に、n型GaN層n型半導体層41、InGaN多重量子井戸活性層活性層43およびp型GaNコンタクト層p型半導体層45を順次成長させて、LED構造を有する全体の厚さが5μmのGaN系半導体層40を含む半導体層付複合基板2を得た。Al2O3:SiO2が0.64:0.36の複合酸化物基板支持基板10、GaN層21およびGaN系半導体層40の熱膨張係数がほぼ同じかまたは十分に近似しているため、半導体層付複合基板2には反りおよびクラックが発生しなかった。3.半導体層付転写支持基板のデバイス化およびチップ化次に、図2Cを参照して、半導体層付複合基板2のGaN系半導体層40のp型GaNコンタクト層p型半導体層45上の全面に、真空蒸着法によりNi/Au電極p側電極70pを形成した。さらに、Ni/Au電極p側電極70pの一部、ならびにGaN系半導体層40のp型GaNコンタクト層p型半導体層45およびInGaN多重量子井戸活性層活性層43の一部を、ICP-RIE誘導結合プラズマ-反応性イオンエッチング法によりメサエッチングして、GaN系半導体層40のn型GaN層n型半導体層41の一部を露出させて、この露出部分上に、真空蒸着法によりTi/Al電極n側電極70nを形成した。こうして、こうして、半導体層付複合基板2をデバイス化した半導体デバイス5としてLEDを得た。次に、半導体デバイス5を、スクライブおよびブレーク法により、400μm×400μm角の大きさの100個のチップに分割した。なお、Ni/Au電極p側電極70pおよびTi/Al電極n側電極70nのそれぞれをAuのパッドで形成された保護用電極で覆った。4.半導体デバイスの実装次に、図2Dを参照して、チップ化された半導体デバイス5のNi/Au電極p側電極70p上およびTi/Al電極n側電極70n上のそれぞれに、ボールボンダによりAuボールバンプバンプ90を形成した。次いで、超音波接合法により、上記のバンプ90を介在させて、半導体デバイス5のNi/Au電極p側電極70pと実装基板80のp側導電部87pとを、半導体デバイス5のTi/Al電極n側電極70nと実装基板80のn側導電部87nとを、それぞれ電気的に接続するように実装することにより、実装基板80に実装された実装半導体デバイス6が得られた。5.支持基板の溶解による除去次に、図2Eを参照して、実装基板80に実装された実装半導体デバイス6の電極接合部p側電極70p、n側電極70n、p側導電部87p、n型導電部およびバンプ90ならびにその近傍部にシリコーン樹脂のアンダーコートで保護した後、実装半導体デバイス6を20質量のフッ酸に浸漬させることにより、Al2O3:SiO2が0.64:0.36の複合酸化物基板支持基板10およびSiO2層接合層30を溶解させて除去することにより実装半導体デバイス7が得られた。実装半導体デバイス6においてAl2O3:SiO2が0.64:0.36の複合酸化物基板支持基板10およびSiO2層接合層30が除去されることにより得られた実装半導体デバイス7のGaN層21の露出された主面は、そのRMS粗さが0.40nmと、極めて平坦であった。結果を表1にまとめた。実装基板80に実装された100個の実装半導体デバイス7において、実施例1と同様に測定したリーク電流が100μA以下である良品の割合、すなわち歩留まり率は、97であった。結果を表1にまとめた。なお、実施例2においては支持基板10としてAl2O3:SiO2が0.64:0.36の複合酸化物基板を用いたが、支持基板10として直径4インチで厚さが600μmのMo基板を用い、支持基板10を溶解するための溶剤として30質量の硝酸を用いたこと以外は、実施例2と同様にして、半導体デバイス5としてのLEDを実装基板80に実装した実装半導体デバイス7を作製したところ、実施例2と同様の結果が得られた。Mo基板支持基板10の熱膨張係数は6.0×106°C1であり、GaNの熱膨張係数6.0×106°C1とほぼ同じであった。また、かかるMo基板支持基板10は、その主面は研磨されており、その主面のRMS粗さが5nm以下であり、その充填率は99体積以上空隙率は1体積以下であった。比較例21.サファイア基板上へのGaN系半導体層の成長図5Aを参照して、直径4インチで厚さが600μmの主面が0001面のサファイア基板下地基板100を準備した。かかるサファイア基板下地基板100の主面のRMS粗さは5nm以下であった。次に、図5Bを参照して、サファイア基板下地基板100上に、MOVPE法により、n型GaNバッファ層120、n型GaN層n型半導体層141、InGaN多重量子井戸活性層活性層143およびp型GaNコンタクト層p型半導体層145を順次成長させて、LED構造を有する全体の厚さが5μmのGaN系半導体層140を含む半導体層付下地基板102を得た。半導体層付下地基板102においては、サファイア基板下地基板100とn型GaNバッファ層120およびGaN系半導体層140との熱膨張係数の差により反りが発生した。2.半導体層付下地基板のデバイス化およびチップ化次に、図5Cを参照して、半導体層付下地基板102のGaN系半導体層140のp型GaNコンタクト層p型半導体層145上の全面に、真空蒸着法によりNi/Au電極p側電極70pを形成した。さらに、Ni/Au電極p側電極70pの一部、ならびにGaN系半導体層140のp型GaNコンタクト層p型半導体層145およびInGaN多重量子井戸活性層活性層143の一部を、実施例2と同様にメサエッチングして、GaN系半導体層140のn型GaN層n型半導体層141の一部を露出させて、この露出部分上に、真空蒸着法によりTi/Al電極n側電極70nを形成した。こうして、半導体層付下地基板102をデバイス化した半導体デバイス105としてLEDを得た。次に、半導体デバイス105を、実施例2と同様にして、400μm×400μm角の大きさの100個のチップに分割した。なお、実施例2と同様に、Auのパッドで形成された保護用電極で、Ni/Au電極電極p側電極70pおよびTi/Al電極電極n側電極70nのそれぞれを覆った。3.半導体デバイスの実装次に、図5Dを参照して、実施例2と同様にして、チップ化された半導体デバイス105のNi/Au電極電極p側電極70p上およびTi/Al電極電極n側電極70n上のそれぞれに、バンプ90を形成した。次いで、実施例2と同様に、上記のバンプ90を介在させて、半導体デバイス105のNi/Au電極p側電極70pと実装基板80のp側導電部87pとを、半導体デバイス105のTi/Al電極n側電極70nと実装基板80のn側導電部87nとを、それぞれ電気的に接続することにより、実装基板80に実装された実装半導体デバイス106が得られた。4.下地基板のレーザリフトオフによる除去次に、図5Eを参照して、実装半導体デバイス106のサファイア基板下地基板100側から、波長355nmのTHG第3次高調波-Nd:YAGネオジム添加イットリウムアルミニウムガーネットレーザLを照射することにより、n型GaNバッファ層120のサファイア基板下地基板100との界面部分を熱分解させてGaドロップレットを析出させて、サファイア基板下地基板100をリフトオフして除去することにより、実装半導体デバイス107が得られた。実装半導体デバイス106のサファイア基板下地基板100が除去されることにより得られた実装半導体デバイス107のn型GaNバッファ層120の露出された主面は、そのRMS粗さが40nmと、粗かった。結果を表1にまとめた。100個の実装されたチップ化された半導体デバイス105において、実施例1と同様に測定したリーク電流が100μA以下である良品の割合、すなわち歩留まり率は、60であった。結果を表1にまとめた。表1を参照して、GaN系半導体層に接合する基板を溶解により除去することにより作製した半導体デバイス実施例1および2は、GaN系半導体層に接合する基板をレーザリフトオフにより除去することにより作製した半導体デバイス比較例1および2に比べて、基板の除去により露出されるGaN系半導体層の主面が極めて平坦でかつ露出基板の除去する際のダメージが低いため、歩留まりよく特性の高い半導体デバイスが得られる。今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。"