"半導体素子が形成された絶縁膜を備え、その絶縁膜の上面と下面にそれぞれ上部配線パターン層と下部配線パターン層を有してなるフレキシブル半導体装置であって、前記半導体素子は、前記絶縁膜の上面に形成された半導体層と、前記半導体層と接するように前記絶縁膜の上面に形成されたソース電極とドレイン電極と、前記半導体層に対向するように前記絶縁膜の下面に形成されたゲート電極と、を含んでなり、前記ゲート電極の上面が前記下部配線パターン層の上面より前記半導体層側に突出しており、前記絶縁膜において、前記ソース電極、前記ドレイン電極、前記上部配線パターン層及び前記下部配線パターン層と対向する絶縁膜の第1の膜厚が、前記ゲート電極と前記半導体層間の絶縁膜の第2の膜厚より厚いことを特徴とするフレキシブル半導体装置。前記絶縁膜において、前記第1の膜厚が、前記第2の膜厚より1μm以上厚い請求項1記載のフレキシブル半導体装置。前記ゲート電極と前記下部配線パターン層が、同種の金属からなることを特徴とする、請求1又は2に記載のフレキシブル半導体装置。前記金属が、アルミ、銀、ニッケル、鉄、銅、またはそれらの何れかを成分とする合金箔から選ばれたものである請求項3に記載のフレキシブル半導体装置。前記絶縁膜に接する前記ゲート電極の上面の表面粗さが、前記絶縁膜に接する前記下部配線パターンの上面の表面粗さより小さい請求項1~4のうちのいずれか1つに記載のフレキシブル半導体装置。前記ゲート電極の上面の表面粗さが、Ra値100nm以下である請求項1~5のうちのいずれか1つに記載のフレキシブル半導体装置。前記下部配線パターンの上面の表面粗さが、Ra値500nm以上である請求項1~6のうちのいずれか1つに記載のフレキシブル半導体装置。前記半導体層の上には、前記半導体層を被覆する絶縁材料からなる封止層が形成されている請求項1~7のうちのいずれか1つに記載のフレキシブル半導体装置。前記封止層が、樹脂材料からなる請求項8に記載のフレキシブル半導体装置。前記封止層が、フィルム状の芯材と、前記芯材の両面にそれぞれ積層された樹脂層とから構成されている樹脂シートからなる請求項9に記載のフレキシブル半導体装置。前記ソース電極と前記下部電極間又は前記ドレイン電極と前記下部電極間を電気的に接続する層間接続ビアをさらに有し、該層間接続ビアと前記ゲート電極と前記下部配線パターン層とが同種の金属からなる請求項1~10のうちのいずれか1つに記載のフレキシブル半導体装置。前記絶縁膜の上面に形成された上部電極と該上部電極に対向して前記絶縁膜の下面に形成された下部電極とによってコンデンサがさらに形成された請求項1~11のうちのいずれか1つに記載のフレキシブル半導体装置。前記上部電極と前記下部電極間の前記絶縁膜の第3の膜厚が、前記第1の膜厚より薄い請求項12に記載のフレキシブル半導体装置。前記第3の膜厚が、前記第1の膜厚より1μm以上薄い請求項12に記載のフレキシブル半導体装置。前記フレキシブル半導体装置は、前記絶縁膜を2層有し、該絶縁膜にそれぞれ前記半導体素子が設けられている請求項1~14のうちのいずれか1つに記載のフレキシブル半導体装置。前記2層の絶縁膜は、層間絶縁膜を介して接合されており、前記2層の絶縁膜にそれぞれ形成された半導体素子は、前記層間絶縁膜を貫通して設けられた層間接続部材を介して接続されている請求項15に記載のフレキシブル半導体装置。前記層間絶縁膜は、前記2層の絶縁膜に設けられた一方の半導体素子を被覆する封止層として形成された請求項16に記載のフレキシブル半導体装置。絶縁膜の下面にゲート電極とそのゲート電極に接続された下部配線パターン層が形成され、前記絶縁膜の上面にゲート電極と対向する半導体層と該半導体層に接続されたソース電極とドレイン電極とが形成されてなるフレキシブル半導体装置の製造方法であって、金属箔の一方の面に1又は2以上の凸部を形成する下部電極配線作製工程と、前記凸部を形成した前記一方の面に、前記凸部上の膜厚が該凸部を除く凹部上の膜厚より薄くなるように前記絶縁膜を形成する絶縁膜形成工程と、前記凸部の少なくとも1つに対向するように前記半導体層を前記絶縁膜上に形成する半導体層形成工程と、を含むことを特徴とするフレキシブル半導体装置の製造方法。前記下部電極配線作製工程において、前記凸部をエッチングによって形成する請求項18に記載のフレキシブル半導体装置の製造方法。前記金属箔の表面に、前記金属箔と同種の金属材料、もしくは異なる金属材料を積層することによって前記凸部を形成する請求項18に記載のフレキシブル半導体装置の製造方法。前記凸部の高さが1μm以上になるように前記凸部を形成する請求項18~20のうちのいずれか1つに記載のフレキシブル半導体装置の製造方法。前記凸部形成工程において、高さの異なる凸部を形成する請求項18~21のうちのいずれか1つに記載のフレキシブル半導体装置の製造方法。前記絶縁膜の上面に、前記ソース電極、前記ドレイン電極及び前記ソース電極又は前記ドレイン電極に接続された上部配線パターンを形成する上部電極配線作製工程を含む請求項18~22のうちのいずれか1つに記載のフレキシブル半導体装置の製造方法。前記上部電極配線作製工程において、前記上部配線パターンに接続された上部電極を前記凸部のうちの少なくとも1つに対向するように形成する請求項18~22のうちのいずれか1つに記載のフレキシブル半導体装置の製造方法。前記上部電極配線作製工程において、導電性材料を溶媒に溶解した液体材料を塗布することにより電極配線パターンを形成し、電極配線パターンから前記溶媒を除去することを含む請求項23又は24に記載のフレキシブル半導体装置の製造方法。前記絶縁膜形成工程が、前記金属箔の一方の面に絶縁膜材料を溶媒に溶解して塗工することにより塗布膜を形成する工程と、前記塗布膜から溶媒を除去する工程と、を含む請求項18~25のうちのいずれか1つに記載のフレキシブル半導体装置の製造方法。前記絶縁膜形成工程において、第1絶縁膜を形成したのち、前記第1絶縁膜と同一又は異なる絶縁膜材からなる第2絶縁膜を前記凹部に形成して、前記第1絶縁膜と前記第2絶縁膜とを含んでなる前記絶縁膜を形成する請求項18~26のうちのいずれか1つに記載のフレキシブル半導体装置の製造方法。前記半導体層形成工程は、前記絶縁膜の上に半導体材料を堆積する工程と、前記堆積した半導体材料を加熱処理して前記半導体材料を結晶化する結晶化工程とを含む請求項18~27のうちのいずれか1つに記載のフレキシブル半導体装置の製造方法。レーザ照射によって前記加熱処理を実行する請求項28に記載のフレキシブル半導体装置の製造方法。400°C以上の加熱処理を含む請求項18~29のうちのいずれか1つに記載のフレキシブル半導体装置の製造方法。前記絶縁膜の上面に、樹脂シートを圧着することにより、前記ソース電極、前記ドレイン電極及び前記半導体層を前記絶縁膜と前記樹脂シートとの間に埋設して封止する封止工程を含む請求項18~30のうちのいずれか1つに記載のフレキシブル半導体装置の製造方法。請求項18~30のうちのいずれか1つに記載のフレキシブル半導体装置の製造方法によって、2つの第1と第2のフレキシブル半導体装置を作製して、前記第1のフレキシブル半導体装置の下部配線パターンと、第2のフレキシブル半導体装置の上部配線パターンとが樹脂シートを介して対向させて圧着することにより、前記第1と第2のフレキシブル半導体装置とを接合することを含むフレキシブル半導体装置の製造方法。前記樹脂シートに、一端が第1のフレキシブル半導体装置のゲート電極又は下部配線パターンに接続され、他端が第1のフレキシブル半導体装置の上部配線パターンに接続されるビアを形成することを含む請求項32に記載のフレキシブル半導体装置の製造方法。しかしながら、表示装置の表示部や駆動部に使用するTFT素子、そして周辺回路は素子配線の微細化や高集積化、多層化が必要になるが、従来のようにソース、ドレイン、ゲート電極を基板上に順次形成して多層化していくことでTFT素子を形成する場合、配線を多層化すると、層間の絶縁膜を介して上下に配置される配線間に寄生容量が生じ、動作の高速化を妨げるという問題が発生することがある。この寄生容量を低減するには、層間の絶縁膜を厚く形成する、絶縁膜材料に低誘電率な材料を使用する等の対策が必要である。一方、TFT部のような半導体素子や回路内に組み込まれるキャパシタ部では、容量を大きく確保するため、配線の上下間隔絶縁膜厚を小さくしたり、キャパシタ部の誘電体層絶縁膜を上記の絶縁膜とは異なる工程で形成したり、高誘電率な材料を使用するといった工夫が必要であった。本発明は係る点に鑑みてなされたものであり、その主な目的は、多層配線上下に配置される配線間に発生する寄生容量を低減しつつ、半導体素子や回路内に組み込まれるキャパシタ部の容量を大きくすることができるフレキシブル半導体装置とその製造方法を提供することである。本願発明者は、上記従来の課題に対して、従来技術の延長線上で対応するのではなく、新たな方向で対処し解決するように試みた。すなわち、本発明に係るフレキシブル半導体装置は、半導体素子が形成された絶縁膜を備え、その絶縁膜の上面と下面にそれぞれ上部配線パターン層と下部配線パターン層を有してなるフレキシブル半導体装置であって、前記半導体素子は、前記絶縁膜の上面に形成された半導体層と、前記半導体層と接するように前記絶縁膜の上面に形成されたソース電極とドレイン電極と、前記半導体層に対向するように前記絶縁膜の下面に形成されたゲート電極と、を含んでなり、前記ゲート電極の上面が前記下部配線パターン層の上面より前記半導体層側に突出しており、前記絶縁膜において、前記ソース電極、前記ドレイン電極、前記上部配線パターン層及び前記下部配線パターン層と対向する絶縁膜の第1の膜厚が、前記ゲート電極と前記半導体層間の絶縁膜の第2の膜厚より厚いことを特徴とする。以上のように構成された本発明に係るフレキシブル半導体装置は、前記ソース電極、前記ドレイン電極、前記上部配線パターン層及び前記下部配線パターン層と対向する絶縁膜の第1の膜厚が、前記ゲート電極と前記半導体層間の絶縁膜の第2の膜厚より厚いので、半導体素子に組み込まれるキャパシタ部では、容量を大きく確保しつつ、配線を多層化した場合であっても、配線間に生じる寄生容量を小さくできる。本発明に係るフレキシブル半導体装置では、前記絶縁膜において、前記第1の膜厚が、前記第2の膜厚より1μm以上厚いことが好ましい。本発明に係るフレキシブル半導体装置では、前記ゲート電極と前記下部配線パターン層が、同種の金属からなっていてもよい。前記金属として、アルミ、銀、ニッケル、鉄、銅、またはそれらの何れかを成分とする合金箔から選ばれたものであってもよい。本発明に係るフレキシブル半導体装置では、前記絶縁膜に接する前記ゲート電極の上面の表面粗さが、前記絶縁膜に接する前記下部配線パターンの上面の表面粗さより小さいことが好ましい。このようにすると、前記絶縁膜と前記下部配線パターンとの間の密着強度を高く保ちつつ、ゲート絶縁膜として機能するゲート電極上の絶縁膜の膜厚バラツキを小さくでき、電気的特性が優れたゲート絶縁膜を形成することができる。この場合、好ましくは前記ゲート電極の上面の表面粗さを、Ra値100nm以下、より好ましくはRa値50nm以下とする。また、前記下部配線パターンの上面の表面粗さを、好ましくはRa値500nm以上、より好ましくはRa値1μm以上とする。これにより、前記絶縁膜と前記下部配線パターンとの間の密着強度をより高く保つことができ、かつゲート電極上の絶縁膜の電気的特性や膜厚のバラツキをよりいっそう小さくできる。本発明に係るフレキシブル半導体装置では、前記半導体層の上に、前記半導体層を被覆する絶縁材料からなる封止層が形成されていることが好ましい。また、前記封止層が、樹脂材料からなっていてもよいし、フィルム状の芯材と、前記芯材の両面にそれぞれ積層された樹脂層とから構成されていてもよい。本発明に係るフレキシブル半導体装置では、前記ソース電極と前記下部電極間又は前記ドレイン電極と前記下部電極間を電気的に接続する層間接続ビアをさらに有しているような場合、該層間接続ビアと前記ゲート電極と前記下部配線パターン層とが同種の金属からなることが好ましい。本発明に係るフレキシブル半導体装置では、前記絶縁膜の上面に形成された上部電極と該上部電極に対向して前記絶縁膜の下面に形成された下部電極とによってコンデンサをさらに形成することもできる。また、前記上部電極と前記下部電極間の前記絶縁膜の第3の膜厚が、前記第1の膜厚より薄いことが好ましく、前記第3の膜厚が、前記第1の膜厚より1μm以上薄いことがさらに好ましい。本発明に係るフレキシブル半導体装置は、前記絶縁膜を2層有し、該絶縁膜にそれぞれ前記半導体素子を設けるようにすることもできる。また、その際、前記2層の絶縁膜を層間絶縁膜を介して接合して、前記2層の絶縁膜にそれぞれ形成された半導体素子は、前記層間絶縁膜を貫通して設けられた層間接続部材を介して接続されていることが好ましい。さらに、前記層間絶縁膜は、前記2層の絶縁膜に設けられた一方の半導体素子を被覆する封止層として形成されていることが好ましい。また、本発明に係るフレキシブル半導体装置の製造方法は、絶縁膜の下面にゲート電極とそのゲート電極に接続された下部配線パターン層が形成され、前記絶縁膜の上面にゲート電極と対向する半導体層と該半導体層に接続されたソース電極とドレイン電極とが形成されてなるフレキシブル半導体装置の製造方法であって、金属箔の一方の面に1又は2以上の凸部を形成する下部電極配線作製工程と、前記凸部を形成した前記一方の面に、前記凸部上の膜厚が該凸部を除く凹部上の膜厚より薄くなるように前記絶縁膜を形成する絶縁膜形成工程と、前記凸部の少なくとも1つに対向するように前記半導体層を前記絶縁膜上に形成する半導体層形成工程と、を含むことを特徴とする。本発明に係るフレキシブル半導体装置の製造方法では、前記下部電極配線作製工程において、前記凸部をエッチングによって形成することができるし、前記金属箔の表面に、前記金属箔と同種の金属材料、もしくは異なる金属材料を積層することによって前記凸部を形成することもできる。本発明に係るフレキシブル半導体装置の製造方法では、前記凸部の高さが1μm以上になるように前記凸部を形成することが好ましい。本発明に係るフレキシブル半導体装置の製造方法では、前記凸部形成工程において、高さの異なる凸部を形成するようにしてもよい。このようにすると、ゲート電極に加え、例えば、前記下部配線パターン層と前記ソース電極若しくは前記ドレイン電極とを接続する層間接続ビアを形成することができる。本発明に係るフレキシブル半導体装置の製造方法では、前記絶縁膜の上面に、前記ソース電極、前記ドレイン電極及び前記ソース電極又は前記ドレイン電極に接続された上部配線パターンを形成する上部電極配線作製工程を含むことができる。本発明に係るフレキシブル半導体装置の製造方法では、前記上部電極配線作製工程において、前記上部配線パターンに接続された上部電極を前記凸部のうちの少なくとも1つに対向するように形成して、コンデンサ素子を形成するようにしてもよい。本発明に係るフレキシブル半導体装置の製造方法では、前記上部電極配線作製工程において、導電性材料を溶媒に溶解した液体材料を塗布することにより電極配線パターンを形成し、電極配線パターンから前記溶媒を除去することを含んでいてもよい。本発明に係るフレキシブル半導体装置の製造方法では、前記絶縁膜形成工程が、前記金属箔の一方の面に絶縁膜材料を溶媒に溶解して塗工することにより塗布膜を形成する工程と、前記塗布膜から溶媒を除去する工程と、を含んでいてもよい。本発明に係るフレキシブル半導体装置の製造方法では、前記絶縁膜形成工程において、第1絶縁膜を形成したのち、前記第1絶縁膜と同一又は異なる絶縁膜材からなる第2絶縁膜を前記凹部に形成して、前記第1絶縁膜と前記第2絶縁膜とを含んでなる前記絶縁膜を形成するようにしてもよい。本発明に係るフレキシブル半導体装置の製造方法では、前記半導体層形成工程は、前記絶縁膜の上に半導体材料を堆積する工程と、前記堆積した半導体材料を加熱処理して前記半導体材料を結晶化する結晶化工程と、を含んでいてもよい。本発明に係るフレキシブル半導体装置の製造方法では、レーザ照射によって前記加熱処理を実行することが好ましい。本発明に係るフレキシブル半導体装置の製造方法では、400°C以上の加熱処理を含むことができる。本発明に係るフレキシブル半導体装置の製造方法では、前記絶縁膜の上面に、樹脂シートを圧着することにより、前記ソース電極、前記ドレイン電極及び前記半導体層を前記絶縁膜と前記樹脂シートとの間に埋設して封止する封止工程を含むことができる。本発明に係るフレキシブル半導体装置の製造方法では、前記フレキシブル半導体装置の製造方法によって、2つの第1と第2のフレキシブル半導体装置を作製して、前記第1のフレキシブル半導体装置の下部配線パターンと、第2のフレキシブル半導体装置の上部配線パターンとが樹脂シートを介して対向させて圧着することにより、前記第1と第2のフレキシブル半導体装置とを接合するようにしてもよい。また、前記樹脂シートに、一端が第1のフレキシブル半導体装置のゲート電極又は下部配線パターンに接続され、他端が第1のフレキシブル半導体装置の上部配線パターンに接続されるビアを形成することが好ましい。以上のように、本発明のフレキシブル半導体装置によれば、遅延や損失の原因となる配線間に発生する寄生容量リーク電流を低減することができ、かつTFT素子等の半導体素子のゲート絶縁膜部や基板内に形成するコンデンサ素子部においては容量を確保することが可能であり、素子ごとの特性を向上させることが可能である。また、本発明のフレキシブル半導体装置の製造方法によれば、前記本発明のフレキシブル半導体装置の製造が可能な製造方法が提供される。また、本発明のフレキシブル半導体装置の製造方法は、金属箔を支持基材として使うことにより簡易なプロセスで凹凸部を形成して絶縁膜の膜厚の調整が可能になるので、簡略化した製造工程でフレキシブル半導体装置を製造することができる。さらに、金属箔を支持基板として用いていることより支持基板として樹脂基板を使用する形態より高温での形成が必要な特性に優れた半導体材料や絶縁膜材料を用いることも可能である。したがって、本発明に係る製造方法によれば、高性能で、かつ、生産性に優れたフレキシブル半導体装置を提供することができる。以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。また、各図における寸法関係長さ、幅、厚さ等は実際の寸法関係を反映するものではない。なお、本発明は以下の実施形態に限定されない。実施形態1図1a及びbを参照しながら、本発明の実施形態1に係るフレキシブル半導体装置100について説明する。図1bは、フレキシブル半導体装置100の上面模式図であり、図1aは、図1bのIa-Ia断面を示す断面模式図である。フレキシブル半導体装置100は、絶縁膜20と、絶縁膜20上に形成されたソース電極40s、及びドレイン電極40d、半導体層30、絶縁膜20でもゲート絶縁膜として機能するゲート絶縁膜20g、ゲート電極10gからなるTFT構造体と、ゲート電極10gより引き出されて配線部として機能する下部配線パターン層10aとを含んで構成されている。封止層50は、TFT構造体を支持する基材としての役割も担っており、硬化後であっても曲げることが可能な柔軟性のある樹脂材料からなることが好ましい。また、TFT構造体を支持することが可能な限度で薄くすることが好ましい。このような樹脂材料の代表例としては、例えばエポキシ樹脂、ポリイミドPI樹脂、アクリル樹脂、ポリエチレンテレフタレートPET樹脂、ポリエチレンナフタレートPEN樹脂、ポリフェニレンサルファイドPPS樹脂、ポリフェニレンエーテルPPE樹脂、ポリパラキシリレン樹脂それらの複合物等が挙げられる。これらの樹脂材料は寸法安定性の性質に優れており、本実施形態のフレキシブル半導体装置100におけるフレキシブル基材の材料として好ましい。本実施形態1において、封止層50には、半導体層30と、半導体層30に接触するように形成されたソース電極40s、ドレイン電極40dが埋設されている。半導体層30を構成する材料としては種々のものを使用することができ、例えばシリコン例えばSiやゲルマニウムGe等の半導体を用いてもよいし、酸化物半導体を用いてもよい。酸化物半導体としては例えば酸化亜鉛ZnO、酸化錫SnO2、酸化インジウムIn2O3、酸化チタンTiO2などの単体の酸化物や、InGaZnO、InSnO、InZnO、ZnMgOなどの複合酸化物が挙げられる。あるいは必要に応じて化合物半導体例えば、GaN、SiC、ZnSe、CdS、GaAsなどや有機半導体例えばペンタセン、ポリ3ヘキシルチオフェン、ポルフィリン誘導体、銅フタロシアニン、C60などを使用することもできる。ソース電極40s、ドレイン電極40dを構成する金属としては良好な導電性を持つ金属材料が好ましく、例えば、銅Cu、ニッケルNi、アルミニウムAl、ステンレスSUS、金Au、銀Agを使用することができる。半導体層30とソース電極40s及びドレイン電極40dの下にはゲート絶縁膜20gを含む絶縁膜20が設けられている。ゲート絶縁膜20g及び絶縁膜20を構成する材料としては、優れた特性を有するTFTを形成するためにはゲート絶縁膜20gにおいて高容量低リーク電流であることが望ましいことから、比較的高い比誘電率を持ち絶縁性に優れた無機化合物が好ましい。そのような比誘電率、絶縁特性を有する無機化合物の代表例としては、例えばタンタル酸化物Ta2O5等、アルミニウム酸化物Al2O3等、シリコン酸化物SiO2等、ゼオライト酸化物ZrO2等、チタン酸化物TiO2等、イットリウム酸化物Y2O3等、ランタン酸化物La2O3等、ハフニウム酸化物HfO2等などの金属酸化物や、それらの金属の窒化物が挙げられる。或いは、チタン酸バリウムBaTiO3、チタン酸ストロンチウムSrTiO3、チタン酸カルシウムCaTiO3などの誘電体であってもよい。ゲート絶縁膜20gの下には、ゲート電極10gが形成されており、さらにゲート電極10gに接続された下部配線パターン層10aがゲート電極10gと一体的に形成されている。ここで、特に本発明では、ゲート電極10gの上面が下部配線パターン層10aの上面より半導体層30の方向に突出しており、ゲート電極10g上のゲート絶縁膜20gの厚さがその他の電極やパターンソース電極、ドレイン電極、上部配線パターン層、下部配線パターン層などと対向する絶縁膜の膜厚より薄くなっている。このゲート電極10gと下部配線パターン層10aを構成する金属としては良好な導電性を持つ金属材料が好ましく、例えば、銅Cu、ニッケルNi、アルミニウムAl、ステンレスSUSを使用することができる。以上のように構成された実施形態1のフレキシブル半導体装置によれば、遅延や損失の原因となる配線間に発生する寄生容量リーク電流を低減することができ、かつTFT素子等の半導体素子のゲート絶縁膜部や基板内に形成するコンデンサ素子部においては容量を確保することが可能であり、素子ごとの特性を向上させることが可能である。次に、図2a~gを参照しながら、本実施形態1のフレキシブル半導体装置100の製造方法について説明する。図2a~gは、フレキシブル半導体装置100の製造工程を説明するための工程断面図である。以下、これについて説明する。まず、図2aに示すように、金属箔10を準備する。この実施形態1では、金属箔10として、例えば、厚さ70μmのSUS箔を用いることができる。次に、図2bに示すように、金属箔10を加工することによって、ゲート電極10gを構成するための凸部を形成する。尚、図示はしていないが、コンデンサの下部電極となる部分にも同様の凸部を形成する。この凸部は、例えば、エッチングにより形成することが可能である。エッチャントとしては、金属箔10の材料などに応じて適当なものを使用すればよい。例えば銅箔やSUS箔の場合、塩化第二鉄を用いることができる。また、金属箔10として、例えば、Ra値算術平均粗さが100nm以下の表面粗さの小さい金属箔を用いることが好ましい。表面粗さの小さい金属箔10を使用すると、凸部上面の表面粗さを小さくでき、凸部上面に膜厚のバラツキが小さい絶縁膜を薄く形成することが可能になる。これによって、耐電圧の高いゲート絶縁膜20gを形成することができる。一方、エッチングにより凸部を形成すると、表面粗さの小さい金属箔を用いた場合であっても、凸部の上面以外のエッチング面下部配線パターンの上面については凸部の上面に比較して表面粗さを大きくでき、絶縁膜20と下部配線パターン10aとの間の密着強度を高くすることができる。下部配線パターンの上面の表面粗さは、エッチングの条件の調整等によりRa値算術平均粗さ500nm以上にすることが好ましい。次に、図2cに示すように、工程bにおいて凸部が形成された金属箔10の上にゲート絶縁膜20gを含む絶縁膜20を形成する。絶縁膜20の形成は、金属箔10の耐熱温度にて実行されるプロセスを含むことができる。絶縁膜20の形成方法としては、例えばゾルゲル法や化学合成法等が挙げられる。この実施形態1では、例えば、チタン酸バリウムBaTiO3のナノ粒子を分散した分散溶液を金属箔10の上に塗工乾燥し、窒素雰囲気下で仮焼成、本焼成例えば焼成温度600°C~800°Cを行うことにより、チタン酸バリウムからなる絶縁膜20を形成する。分散溶液の塗工方法は特に制限されず、例えばディップ法、スピンコート法、ロールコート法、カーテンコート法、スプレー法、液滴吐出法等を使用することができる。このような焼成処理高温プロセスを経て作製される絶縁膜20は、高分子材料に比べて高い比誘電率を持つため、フレキシブル半導体装置100における絶縁膜20の材料として特に好ましい。また、上記列挙したディップ法、スピンコート法、ロールコート法、カーテンコート法、スプレー法、液滴吐出法等を使用すると、凸部の形成により凹凸ができた金属箔10表面に絶縁膜を形成した場合にも絶縁膜の表面を平坦にすることが容易である。しかしながら、本発明において、絶縁膜20の形成方法としては、その他の一般的な薄膜形成法を使用することができ、その代表例として真空蒸着法、レーザーアブレーション法、スパッタリング法、CVD法例えばプラズマCVD法等を挙げることができる。レーザーアブレーション法では、無機化合物の組成変化の少ない膜形成が可能である。CVD法では、無機絶縁膜の成膜が容易で、多成分膜の合成が可能となり、高誘電率膜を形成できる点で好ましい。次に、図2dに示すように、ゲート絶縁膜20g上にゲート電極10gと対向する半導体層30を形成する。半導体層30の形成は、例えば絶縁膜20の上面に半導体材料を堆積することにより行われる。半導体材料の堆積は、例えば、真空蒸着法、スパッタリング法、プラズマCVD法等の薄膜形成プロセスやインクジェット方式等の印刷プロセスを使用することができる。かかる半導体層30の形成は、金属箔10と絶縁膜20の耐熱温度を超えない程度の温度にて実行されるプロセスを含むことができ、例えば、絶縁膜20の上に半導体材料を堆積した後、堆積した半導体材料に対して加熱処理を行うことが好ましい。半導体材料の加熱方法は特に限定されず、例えば熱アニール処理雰囲気加熱であってもよく、レーザーアニール処理であってもよく、それらを併用する処理であってもよい。このように加熱処理高温プロセスを施すことにより、半導体の結晶化が進行し、結果、半導体特性典型的にはキャリア移動度を向上させることができる。この実施形態1では、例えば、以下のようにして半導体層30を形成することができる。まず、シクロペンタシラン含有溶液にUV照射して高次シラン化合物を得た後、高次シラン化合物含有溶液を無機絶縁膜20の上面に塗工する。次いで、300°C~600°Cで熱処理することにより、アモルファスシリコンからなる半導体層30を形成する。そして、レーザーアニール処理を行うことにより、キャリア移動度が高いポリシリコン膜を形成する。上記溶液の塗工方法は特に制限されず、例えばスピンコート法、ロールコート法、カーテンコート法、スプレー法、液滴吐出法等を使用すればよい。また、酸化物半導体の場合には、例えば有機金属の混合物を絶縁膜20の上に堆積し、それを熱処理例えば600°C以上して焼結させることにより、キャリア移動度が高い酸化物半導体を形成することができる。次に、図2eに示すように、半導体層30に接触するようにソース電極40s、ドレイン電極40dを形成し、それらソース電極40s、ドレイン電極40dを含む上部配線パターン層を形成する。ソース電極40s、ドレイン電極40dを含む上部配線パターン層の形成方法は特に限定されず、例えば、真空蒸着法やスパッタ法により容易に行うことができるが、その他の方法、例えば有機金属ペーストを印刷して硬化する方法や、ナノ金属粒子インクをインクジェット方式で印刷して焼成する方法などを使用してもよい。ソース電極40s、ドレイン電極40dの材料としては、例えば、金Au、銀Ag、銅Cu、ニッケルNi、クロムCr、コバルトCo、マグネシウムMg、カルシウムCa、白金Pt、モリブデンMo、鉄Fe、亜鉛Zn等の金属材料や、酸化スズSnO2、酸化インジウムスズITO、フッ素含有酸化スズFTO、酸化ルテニウムRuO2、酸化イリジウムIrO2、酸化白金PtO2などの導電性酸化物などが挙げられる。次に、図2fに示すように、半導体層30、ソース電極40s及びドレイン電極40dが形成された面を覆うように封止層50を形成する。封止層50の形成方法は特に限定されないが、例えば半硬化の樹脂シートを半導体層30、ソース電極40s及びドレイン電極40dの上に貼り合わせ、硬化させる方法この場合、樹脂シートの貼り合せ面に接着性材料を塗布してもよい。や、半硬化の樹脂を半導体層30、ソース電極40s及びドレイン電極40dの上にスピンコートなどで塗布して硬化させる方法などを採用することができる。かかる封止層50の形成によって、半導体層30を保護するとともに、次工程金属層10のエッチング処理などのハンドリングや搬送を安定して行うことが可能となる。この実施形態1では、封止層50の形成は、半導体層30、ソース電極40s及びドレイン電極40dが形成された面に樹脂シート50に圧着すること圧力を加えつつ接着することにより行われる。この圧着によって、樹脂シート50と積層一体化するとともに、樹脂シート50に半導体層30、ソース電極42s及びドレイン電極42dを埋設する。上記圧着の方法としては、例えばロールラミネート、真空ラミネート、熱プレスなどで加熱しながら加圧する方法などを採用すればよい。樹脂シート50としては、例えば、樹脂フィルム表面に接着性材料例えばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂などを塗布したものや、未硬化の樹脂フィルムなどを用いることができる。ここでは、樹脂シート50として厚さ12.5μmのポリイミド樹脂フィルム表面に接着性エポキシ樹脂を塗布したものを用意し、絶縁膜20の上面に貼り合わせて一体化する。次に、図2gに示すように、ゲート電極10gとなる凸部を形成した金属箔10をエッチングすることによって、金属箔10からゲート電極10gおよび下部配線パターン層10aを形成する。エッチャントとしては、金属箔10の材料に応じて適当なものを使用すればよい。例えば銅箔やSUS箔の場合、塩化第二鉄を用いることができる。このようにして、本実施形態1に係るフレキシブル半導体装置100を構築することができる。本実施形態1の製造方法によれば、簡易な方法でソース電極やドレイン電極を含む上部配線パターン層と下部配線パターン層の絶縁膜を厚く、かつTFT素子のゲート絶縁膜部や基板内に形成するコンデンサ部上の絶縁膜は薄く制御することが可能であり、配線間に発生する寄生容量リーク電流を抑制し、かつ特性の高い半導体素子やコンデンサを生産性よく製造することができる。また、本実施形態1の製造方法によれば、金属箔10にゲート電極10gとなる凸部を形成してその凸部によりその上の絶縁膜が薄くなるようにしているので、絶縁膜の表面を平坦にすることが可能であり、その平坦な表面に半導体層30やソース電極及びドレイン電極を精度良く形成することができる。さらに、半導体素子や回路内に組み込まれるキャパシタ部の誘電体層を絶縁膜とは異なる工程で形成したり高誘電率な材料を使用することなく、必要な容量のキャパシタ部を形成することが可能になる。また、金属材料を支持基板として用いることで支持基板として樹脂基板を使用する形態より高温での形成が必要な特性に優れた半導体材料や絶縁膜材料を用いることも可能で、本発明に係る製造方法によれば、高性能で、かつ、生産性に優れたフレキシブル半導体装置を提供することができる。さらに、封止層50の形成工程を行う前に、複数のTFTのそれぞれに対して検査評価を行い、それらの中から良品評価されたものだけを選択して封止層50を形成することができる。かかる態様によれば、最終製品における不良の発生を製造途中の段階で未然に防止することができ、後工程における材料等の無駄を省くことができる。また、検査評価後に封止層50を半導体層30上に形成することで、良品の保護層として後工程での不良発生半導体特性の劣化を抑制し信頼性を向上させることができる。以下、本発明の他の一実施形態に係るフレキシブル半導体装置の構成およびその製造方法について説明する。実施形態2図3に、本発明の一実施形態に係るフレキシブル半導体装置200の構成を示す。この実施形態2では、異なる金属材料が2層以上の構造を有する多層金属箔を用いる点において、上述した実施形態1とは異なる。すなわち、用意する金属箔が多層構造を有しておりゲート電極10gと下部配線パターン層10aとが異なる金属材料により形成されている。その実施形態2の製造プロセスの一例を図3a~gを参照しつつ説明する。なお、特に言及している事項以外の事柄であって実施形態1と重複する部分についての説明は省略する。まず、図3aに示すように、第1金属層61と第2金属層62とが順に積層された多層金属箔60を用意する。第1金属層61と第2金属層62を構成する金属は、導電性を有し且つ融点が比較的高い金属が好ましく、例えば、銅Cu、融点:1083°C、ニッケルNi、融点:1453°C、アルミニウムAl、融点:660°C、ステンレスSUSを使用することができ組み合わせて用いることができる。さらに第2金属層62上に導電性酸化物を堆積させた材料も用いることが可能である。積層方法は特に限定されず、例えば、真空蒸着法、スパッタリング法、プラズマCVD法、メッキ法などで行うことができる。この実施形態では、厚さ70μmのSUS箔を第2金属箔62として用い、第1金属箔61として厚さ2μmのCu層を形成した多層金属箔60を使用した。次に、図3bに示すように、多層金属箔60における第1金属層61をエッチングすることによって、第1金属層61からゲート電極61g及び回路内に形成されているコンデンサ電極部不図示を形成する。本実施形態2では、第1金属層61をエッチングすることでゲート電極61g及びコンデンサ電極部のパターンを形成したが、図3aにおいて、マスクを使用し第1金属層61を堆積させると同時にゲート電極61g及びコンデンサ電極部のパターンを形成することも採用することができる。次に、図3c~図3fに示すように、先に記述した図2c~図2fと同様にして絶縁膜20及びゲート絶縁膜20gを形成し、半導体層30を絶縁膜20上に形成し、ソース電極40s及びドレイン電極40dを含む上部配線パターン層を形成した後、半導体層30、ソース電極40s及びドレイン電極40dを含む上部配線パターン層が形成された面を覆うように樹脂層50を形成する工程を行う。次に、図3gに示すように、第2金属層62をエッチングすることによって、第2金属層62から下部配線パターン層62aを形成する。エッチャントとしては、第2金属箔62の材料に応じて適当なものを使用すればよい。例えば銅箔やSUS箔の場合、塩化第二鉄を用いることができる。このようにして、本実施形態2に係るフレキシブル半導体装置200を構築することができる。本実施形態2の製造方法によれば、第1金属層61と第2金属層62のエッチングレートやエッチャントが異なる材料を選択することで、ソース電極40s及びドレイン電極40dを含む上部配線パターン層と下部配線パターン層間の絶縁膜厚みについて制御することが容易となり、所望の絶縁膜厚みを形成することで電気特性を考慮した高精度な構造設計を行うことができ電気特性に優れたフレキシブル半導体装置を提供することができる。実施形態3図4に、本発明の一実施形態に係るフレキシブル半導体装置300の構成を示す。この実施形態3では、金属箔10に形成した凹部において絶縁膜20とともに第2の絶縁膜21が形成されている点において、上述した実施形態1とは異なる。その製造プロセスの一例を図4a~hを参照しつつ説明する。なお、特に言及している事項以外の事柄であって実施形態1と重複する部分についての説明は省略する。まず、図4aに示すように、金属箔10を用意作製、購入などする。この実施形態では、金属箔10は、例えば、厚さ70μmのSUS箔を用いることができる。次に、図4bに示すように、金属箔10をエッチングすることによって、金属箔10の表面にゲート電極やコンデンサ電極となる凸部とそれ以外の凹部を形成する。次に、図4cに示すように、工程bにおいて凸部、凹部が形成された金属箔10の上にゲート絶縁膜20gを含む絶縁膜20を、例えば、凸部及び凹部に同じ厚さに形成する。絶縁膜20の形成方法としては、例えばゾルゲル法や化学合成法等が挙げられる。絶縁膜20の溶液を塗工する方法としては、例えばディップ法、スピンコート法、ロールコート法、カーテンコート法、スプレー法、液滴吐出法等を使用することができる。また、一般的な薄膜形成法を使用することができ、その代表例として真空蒸着法、レーザーアブレーション法、スパッタリング法、CVD法例えばプラズマCVD法等を挙げることができ、これらの薄膜形成方法を用いると、凸部及び凹部にわたって同じ厚さの絶縁膜20を容易に形成することができる。さらに、絶縁膜20は、金属箔10を構成する金属の金属酸化膜であってもよい。その場合、絶縁膜20の形成は、金属箔10の上面を酸化することにより行うことができる。金属箔10の酸化処理は、例えば、陽極酸化法、熱酸化法加熱による表面酸化処理、化学酸化法酸化剤による表面酸化処理により行われる。なお、絶縁膜20が金属箔10の金属酸化膜の場合、金属箔10を構成する金属は、上記酸化処理によって酸化され得る金属であればよく、特に制限されない。しかし、好ましくは、弁金属例えば、アルミニウム、タンタルなどが用いられる。弁金属の場合、陽極酸化法を適用することができ、金属表面に酸化被膜を簡易に形成することができる例えば1μm以下、好ましくは0.6μm以下。次に、図4dに示すように、さらに金属箔10に形成した凹部に対して第2の絶縁膜21を形成する。第2の絶縁膜21は絶縁膜20と異なる材料であっても良いし同一の材料を使用しても良い。そのため第2の絶縁膜21は上記で示した絶縁膜20の材料を使用することが可能である。また、形成方法は例えばゾルゲル法や化学合成法等が挙げられる。塗工する方法としては、例えばインクジェット方式による液滴吐出法などを使用することができる。また、一般的な薄膜形成法を使用することができ、その代表例としてマスクを使用して真空蒸着法、スパッタリング法等を挙げることができる。また、第2の絶縁膜21の厚みは、第2の絶縁膜21と絶縁膜20とを合わせた膜厚が絶縁膜20より厚くなるように、任意に設定することができるが、例えば、凸部上に形成した絶縁膜20表面より1μm程度凹んだ状態になるように第2の絶縁膜21を形成することができる。次に、図4eに示すように、実施形態1の図2d、実施形態2の図3dと同様にゲート電極10g上に形成されているゲート絶縁膜20g上に半導体層30を形成する。次に、図4fに示すように、半導体層30に接触するようにソース電極40s、ドレイン電極40dを形成し、それらソース電極40s、ドレイン電極40dを含む上部配線パターン層を形成する。ソース電極40s、ドレイン電極40dを含む上部配線パターン層の形成方法は実施形態1、実施形態2で記述したように形成方法は特に限定されず、例えば、真空蒸着法やスパッタ法により容易に行うことができ、その他の方法例えば有機金属ペーストを印刷して硬化する方法や、ナノ金属粒子インクをインクジェット方式で印刷して焼成する方法などを使用してもよい。そこで、本実施形態3の図4では、ソース電極40s、ドレイン電極40dを含む上部配線パターン層をインクジェット方式を用いて形成した例を示している。図4dにおいてゲート絶縁膜10gの上面が高くなるように凸部として形成したことによって、その凸部が隔壁として機能しインクジェット方式による配線形成において別工程で隔壁を形成する必要がなく、狭ピッチなソース電極とドレイン電極間を形成することが可能になる。次に、図4g、図4hに示すように、先に記述した実施形態1、実施形態2と同様にして、半導体層30、ソース電極40s及びドレイン電極40dを含む上部配線パターン層が形成された面を覆うように樹脂層50を形成し、金属箔10をエッチングすることによって、金属箔10からゲート電極10gおよび下部配線パターン層10aを形成する。このようにして、本実施形態3に係るフレキシブル半導体装置300を構築することができる。本実施形態3の製造方法によれば、ゲート電極上のゲート絶縁膜を薄く形成して特性の高いTFT素子を形成し、かつ上部配線パターン層と下部配線パターン層間の寄生容量リーク電流を抑制することが可能となる。さらには、上部配線パターン層をインクジェット法により形成する場合、容易に隔壁となる凸部を形成することが可能となり、電気特性生産性に優れたフレキシブル半導体装置を提供することができる。また、本実施形態3の製造方法では、例えば、ゲート酸化膜やキャパシタ部を構成する絶縁膜20を高誘電率の材料により形成し、第2絶縁膜21として低誘電率の材料を用いて形成するなど、機能と目的に応じて使い分けることが可能であり、より効果的に配線間に発生する寄生容量を低減しつつ、半導体素子や回路内に組み込まれるキャパシタ部の容量を大きくすることができる。実施形態4次に、図5a~hを参照しながら、本実施形態4のフレキシブル半導体装置400の製造方法について説明する。図5a~hは、フレキシブル半導体装置400の製造工程を説明するための工程断面図である。以下、これについて説明する。まず、図5aに示すように、金属箔10を準備する。この実施形態4では、金属箔10として、例えば、厚さ70μmのSUS箔を用いることができる。次に、図5bに示すように、金属箔10を加工することによって、上部配線パターンと下部配線パターンを電気的に接続する層間接続ビア10vを構成するための凸部を形成する。この凸部は、例えば、凸部を形成する位置にマスクを形成して金属箔10の上面をエッチングすることにより形成することが可能であり、後で形成されるゲート絶縁膜20gの厚さと同じ高さ又はゲート絶縁膜20gの厚さより若干高くなるように形成される。エッチャントとしては、金属箔10の材料などに応じて適当なものを使用すればよい。例えば銀箔やSUS箔の場合、塩化第二鉄を用いることができる。次に、図5cに示すように、さらにゲート電極10gを構成するための凸部を形成する位置にマスクを形成して金属箔10をエッチングすることによってゲート電極10g用凸部を形成する。このゲート電極10g用凸部を形成する際、層間接続ビア10v用凸部を形成するためのマスクは除去することなく残しておき、そのマスクを用いて。層間接続ビア10v凸部が高くなるように加工する。エッチャントとしては、工程bと同様に金属箔10の材料などに応じて適当なものを使用すればよい。次に、図5dに示すように、工程bと工程cにおいて凸部が形成された金属箔10の上にゲート絶縁膜20gを含む絶縁膜20を形成する。このとき層間接続ビア10v表面が露出するように絶縁膜20が形成されている。例えば、液滴吐出法を用いて凸部間の凹部とゲート電極10g表面にのみ選択的に絶縁膜20を形成することも可能であるし、ディップ法、スピンコート法、ロールコート法、カーテンコート法、スプレー法などを用いて全面に絶縁膜20を形成後にレーザーを用いて層間接続ビア10v表面の絶縁膜20のみ除去することで露出させる方法も可能である。次に、図5eに示すように、ゲート絶縁膜20g上にゲート電極10gと対向する半導体層30を形成する。次に、図5fに示すように、半導体層30に接触するようにソース電極40s、ドレイン電極40dを形成し、それらソース電極40s、ドレイン電極40dを含む層を形成する。このとき露出した層間接続ビア10v表面と電気的に接続される。次に、図5gに示すように、半導体層30、ソース電極40s及びドレイン電極40dが形成された面を覆うように封止層50を形成する。次に、図5hに示すように、ゲート電極10gや層間接続ビア10vとなる凸部を形成した金属箔10をエッチングすることによって、金属箔10からゲート電極10g、下部配線パターン層10aおよび層間接続ビア10vを形成する。エッチャントとしては、金属箔10の材料に応じて適当なものを使用すればよい。このようにして、本実施形態4に係るフレキシブル半導体装置400を構築することができる。本実施形態4の製造方法によれば、ゲート電極及び下部配線パターンとソース電極またはドレイン電極層を簡易な方法で電気的に接続することが可能になる。実施形態5続いて、図6aおよびbを参照しつつ、本実施形態に係るフレキシブル半導体装置を画像表示装置に搭載する場合について説明する。図6aは、画像表示装置ここでは有機ELディスプレイに搭載されるフレキシブル半導体装置500の断面を模式的に示した断面図である。フレキシブル半導体装置500は、トランジスタ構造体を複数有し、図6aに示した例では、半導体層30Aとゲート絶縁膜20Agと、ゲート電極10Agと、ソース電極40Asと、ドレイン電極40Adとから構成されたTFTトランジスタ500Aと、半導体層30Bとゲート絶縁膜20Bgと、ゲート電極10Bgと、ソース電極40Bsと、ドレイン電極40Bdとから構成されたTFTトランジスタ500Bを有する。図6aに示した例では、フレキシブル半導体装置500は、スイッチ用TFTトランジスタ500A以下、Sw-Trと称する。と、駆動用TFTトランジスタ500B以下、Dr-Trと称する。とから構成されている。この実施形態では、フレキシブル半導体装置500は積層構造を有しており、Sw-Tr500Aの上にDr-Tr500Bが積層されている。Sw-Tr500Aのソース電極40Asとドレイン電極40Adは封止層50Aに形成されている層間接続部材70、71、72によって、Dr-Tr500Bのゲート電極10Bg、コンデンサ80の下部電極層10Bc、またDr-Tr500Bに形成された下部配線パターン層10Baが電気的に接続されている。さらに、フレキシブル半導体装置500は、1つのコンデンサ80を備えている。すなわち、図6bにも示すように、画像表示装置の各画素は、2つのTFTトランジスタ500A、500Bと1つのコンデンサ80とが組み合わされて構成されている。図6bに示すように、Sw-Tr500Aのゲート電極10Agは選択ライン94に接続され、ソース電極40Asおよびドレイン電極40Adはそれぞれ、一方がデータライン92に接続され、他方がDr-Tr500Bのゲート電極10Bgに接続されている。Dr-Tr500Bのソース電極10Bsおよびドレイン電極10Bdはそれぞれ、一方が電源ライン96に接続され、他方が表示部ここでは有機EL素子に接続されている。また、コンデンサ80は、Dr-Tr500Bのソース電極10Bsとゲート電極10Bgとの間に接続している。上記構成の画素回路において、選択ライン94の作動時に、Sw-Tr500Aのスイッチがオンになると、駆動電圧がデータライン92から入力され、Sw-Tr500Aによって選択され、コンデンサ80に電荷が蓄積される。そして、その電荷によって生じた電圧がDr-Tr500Bのゲート電極10Bgに印加され、その電圧に応じたドレイン電流が表示部に供給され、有機EL素子を発光させるようになっている。フレキシブル半導体装置の重要な用途の1つであるディスプレイ駆動用のTFTでは、素子を駆動するために容量を保持するコンデンサが必要となる。このようにフレキシブル半導体装置にコンデンサ80を直接組み込むことにより、フレキシブル半導体装置500の外部に別途コンデンサを配置しなくてもよい。したがって、小型で高密度実装可能な画像表示装置を実現することができる。さらに、図6に示した例では、コンデンサ80の下部電極層10Bcは、Dr-Tr500Bのゲート電極10Bgと同一面内に形成され、かつ、共通の金属層10Bから構成されている。また、コンデンサ80の誘電体層20Bcは、Sw-Tr500Bのゲート絶縁膜20Bと同一面内に形成され、かつ、共通の絶縁膜20Bから構成されている。このように、コンデンサ80とTFTトランジスタ500Bとを並列に配置することにより、金属層10Bと、絶縁膜20Bとからコンデンサ80を形成することができ、フレキシブル半導体装置500を簡易に構築することができる。図6aに示した構造の駆動回路等価回路90を図6bに表している。図6bに示した配線92はデータラインであり、配線94は選択ラインであり、配線96は電源ラインである。各画像表示装置の画素毎に、フレキシブル半導体装置500は形成されている。ディスプレイの構成によっては、TFT素子は各画素に2個だけでなく、それ以上設けられることもあるので、それに対応してフレキシブル半導体装置500を改変すればよい。図7に、本発明の実施形態5に係るフレキシブル半導体装置500の製造プロセスの一例を図7a~cを参照しつつ説明する。なお、特に言及している事項以外の事柄であって実施形態1と重複する部分についての説明は省略する。ここではまず、図7aに示すように、実施形態1に記述したようにDr-TrとなるTFTトランジスタ500Bを形成する。このとき絶縁膜20Bの同一面側にコンデンサ80を形成する。形成方法は金属箔10Bを図2bに示すように凸部を形成する際、TFT素子のゲート電極10Bgと箇所とコンデンサ80の下部電極層10Bcとなる箇所を凸部となるように形成する。その後、絶縁膜20Bを形成する際にゲート絶縁膜20Bgとコンデンサの誘電体層20Bcを形成する。そして、半導体層30B、ソース電極40Bs、ドレイン電極40Bdとを形成した後、封止層50Bを形成し、金属層10Bを加工することで下部配線パターン層10Ba、ゲート電極10Bg、コンデンサの下部電極層10Bcを形成する。次に、図7bに示すように、図2eまで終了したSW-TrとなるTFTトランジスタ500Aと、層間接続部材70、71、72を備えた封止層50Aを準備する。層間接続部材としては、例えば、ペーストビアを用いることができる。層間接続部材70、71、72は、例えば、封止層50にはシート状にした材料を用い上面および下面を連通する開口部に充填された導電性ペーストペーストビアからなる。導電性ペーストの代表例としては、例えば、Agメッキコート銅粉とエポキシ樹脂を主成分とする樹脂組成物との混合物を挙げることができる。次に、図7cに示すように、封止層50AにTFTトランジスタ500Aを圧着することにより、層間接続部材70とソース電極40As、層間接続部材71、72とドレイン電極40Adとをそれぞれ接続する。上記圧着の方法としては、例えば、ロールラミネート、真空ラミネート、熱プレスなどで加熱しながら加圧する方法などを採用すればよい。封止層50Aとしては、例えば、樹脂フィルム表面に接着性材料例えばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂などを塗布したものや、未硬化の樹脂フィルムなどを用いることができる。さらに、バリア性を向上させるために、樹脂フィルム表面と接着性材料の間にバリア性に優れた無機薄膜が形成されている積層フィルムを用いることも可能である。ここでは、封止層50Aとして厚さ12.5μmのポリイミド樹脂フィルム表面に接着性エポキシ樹脂を塗布したものを用意し、TFTトランジスタ500Aの半導体層30A、ソース電極40As、ドレイン電極Adを形成した面に貼り合わせて一体化する。さらに、封止層50のうち、TFTトランジスタ500Aを圧着させる面と反対側の面に、封止層50の層間接続部材70、71、72に接続するようにTFTトランジスタ500Bに形成した下部配線パターン層10Ba、ゲート電極10Bg、コンデンサの下部電極層10Bcを圧着する。この圧着によって、TFTトランジスタ500Bと封止層50とを積層一体化し、TFTトランジスタ500Bのゲート電極10Bg、コンデンサ80の下部電極層10Bc、またDr-Tr500Bに形成された下部配線パターン層10Baが電気的に接続する。TFT素子300Aの圧着と、TFTトランジスタ500Bの圧着とは、同一工程で実行してもよく、必要に応じて別工程で実行してもよい。そして、TFTトランジスタ500Aの金属層10Aを加工することでゲート電極10Agを形成する。このようにして、図6に示した本実施形態5に係るフレキシブル半導体装置500を製造することができる。実施形態5において、トランジスタを複数有する構造として積層した構成を記述したが、同一平面内に複数のトランジスタを配して形成することも可能である。しかし、本実施形態5のように、異なる絶縁膜20A,20,Bにそれぞれトランジスタを構成した場合、配線を3次元配列させる効果により、同一の素子面積内により多くの配線を収容することができる。すなわち、同じ配線数であればより断面積の大きな太い配線を用いることが出来るため、配線抵抗による電圧降下を低減でき、かつ、配線形成のためのエッチング工程の歩留まりも向上することが可能である。以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、ディスプレイの構成によっては、TFT素子は各画素に2個第1および第2のTFT素子だけでなく、それ以上設けられることもあるので、それに対応して本実施形態のフレキシブル半導体装置を改変することも可能である。また、上記実施形態では、有機ELディスプレイに搭載されるフレキシブル半導体装置について例示したが、無機ELディスプレイに搭載してもよい。さらに、ELディスプレイに限らず電子ペーパーであってもよいし、さらには、ディスプレイに限らず、RFIDなどの通信機器やメモリなどに搭載することも可能である。フレキシブル半導体装置を1デバイスに対応した形で作製するような例を示したが、それに限らず、複数のデバイスに対応した形で作製する手法を実行してもよい。そのような作製手法として、ロールツーロール製法を用いることができる。"