"記録メディアの情報を再生する複数の再生チャネルと、上記複数の再生チャネルの複数の入力信号をそれぞれサンプリングし量子化する複数のアナログ/デジタルA/Dコンバータと、上記A/Dコンバータでディジタイズされた上記複数の入力信号に所定の処理を施しサーボ誤差信号を生成するサーボ誤差検出回路と、上記サーボ誤差信号に所定の処理を施しサーボ系制御のための制御信号を生成するサーボ信号処理装置と、上記サーボ誤差検出回路と上記サーボ信号処理装置の間において標本化周波数を変換する標本化周波数変換部と、を有し、上記A/Dコンバータの標本化クロックおよび上記サーボ誤差検出回路の処理クロックとして第1のクロックを含み、上記サーボ信号処理装置の処理クロックとして第2のクロックを含み、上記標本化周波数変換部は、上記サーボ誤差検出回路によるサーボ誤差信号を上記第1のクロックに同期して処理し、当該第1のクロックに同期して処理した信号を上記第2のクロックに同期して処理して、標本化周波数の変換を行うサーボ制御装置。上記第1のクロックはデータ再生系起源であり、上記第2のクロックはサーボ信号処理系起源であり、上記第1のクロックと上記第2のクロックは非同期である請求項1に記載のサーボ制御装置。上記標本化周波数変換部は、非同期型であり、上記第1のクロックに同期した積分または累算を行う積分器またはアキュムレータを含む請求項1に記載のサーボ制御装置。記録メディアはディスク状メディアであって、上記第1のクロックの周波数は、記録メディアまたはスピンドルの回転数と記録メディア上のデータ再生位置における半径の積に比例すべく可変される請求項1に記載のサーボ制御装置。上記ディスク状メディアの最内周またはシーク開始半径をri、最外周またはシーク目標半径をroとした場合、上記第1のクロックの周波数は、半径riにおける再生信号の最高繰り返し周波数の2ro/ri倍以上である請求項4に記載のサーボ制御装置。記録メディアは光ディスクであり、上記サーボ誤差検出回路は、DPD方式のトラッキングエラー検出回路を含む請求項1に記載のサーボ制御装置上記DPD方式のTE検出回路は相関器を含み、当該相関器は積分器を含み、上記標本化周波数変換部は、非同期型であり、上記第1のクロックに同期した積分または累算を行う積分器またはアキュムレータを含み、上記TE検出回路の上記積分器と上記標本化周波数変換部の上記積分器またはアキュムレータが一体化され共用されている請求項6に記載のサーボ制御装置。上記サーボ信号処理装置は、サーボ系の駆動制御を行う制御部を含み、上記制御部はコアクロックとして、第4のクロックが供給され、上記第4のクロックの周波数は上記第2のクロックの周波数以上であり、上記第4のクロックと上記第2のクロックは同期関係にある請求項1に記載のサーボ制御装置。上記A/Dコンバータは、標本化クロックとして第0のクロックが供給され、上記サーボ誤差検出回路は、処理クロックとして上記第1のクロックが供給され、上記標本化周波数変換部は、非同期型であり、上記第1のクロックに同期した積分または累算を行う積分器またはアキュムレータを含み、クロックとして上記第2のクロックが供給され、かつ、上記積分器またはアキュムレータの積分区間または累算周期を決定する第3のクロックが供給され、上記サーボ信号処理装置は、サーボ系の駆動制御を行う制御部を含み、クロックとして上記第2のクロックが供給され、かつ、上記制御部のコアクロックとして第4のクロックが供給され、上記第1のクロックは第0のクロックに同期し、かつ、上記第1のクロックの周波数は上記第0のクロックの周波数の1/KKは1以上の整数であり、上記第2のクロックと上記第3のクロックは上記第4のクロックに同期し、かつ、上記第2のクロックの周波数は上記第4のクロックの周波数の1/NNは1以上の整数であり、上記第3のクロックの周波数は上記第4のクロックの周波数の1/MMは2以上の整数であり、上記第3のクロックの周期は、上記制御部の処理周期の1以上の整数倍である、請求項1に記載のサーボ制御装置。上記標本化周波数変換部は、上記積分器またはアキュムレータの積分または累算結果を取り込む保持部を含み、上記積分器またはアキュムレータは、上記第1のクロックで動作するとともに、第1のイネーブル信号で積分または累算結果をホールドしリセットし、上記保持部は、上記第2のクロックまたは第4のクロックで動作するとともに、第2のイネーブル信号でホールドされた積分または累算結果を取り込み、上記第1のイネーブル信号は、上記第3のクロックの立ち上がりまたは立下りエッジ、または両エッジを上記第1のクロックでデジタル微分して得られ、上記第2のイネーブル信号は、上記第3のクロックの立ち上がりまたは立下りエッジ、または両エッジを上記第2のクロックまたは上記第4のクロックでデジタル微分して得られる請求項9に記載のサーボ制御装置。光ディスクの情報を光学的な手段で再生する複数の再生チャネルと、上記複数の再生チャネルの複数の入力信号をそれぞれサンプリングし量子化する複数のアナログ/デジタルA/Dコンバータと、上記A/Dコンバータでディジタイズされた上記複数の入力信号に所定の処理を施しサーボ誤差信号を生成するサーボ誤差検出回路と、上記サーボ誤差信号に所定の処理を施しサーボ系制御のための制御信号を生成するサーボ信号処理装置と、上記サーボ誤差検出回路と上記サーボ信号処理装置の間において標本化周波数を変換する標本化周波数変換部と、を有し、上記A/Dコンバータの標本化クロックおよび上記サーボ誤差検出回路の処理クロックとして第1のクロックを含み、上記サーボ信号処理装置の処理クロックとして第2のクロックを含み、上記標本化周波数変換部は、上記サーボ誤差検出回路によるサーボ誤差信号を上記第1のクロックに同期して処理し、当該第1のクロックに同期して処理した信号を上記第2のクロックに同期して処理して、標本化周波数の変換を行う光ディスク装置。しかし、CAV方式に対応する場合、最内周から最外周のフルシークに対応する必要があり、回路実装や消費電力の観点では不必要に高いサンプリング周波数fsrmtrの48倍以上を必要とする。このため、サーボ系全体の消費電力が大きくなってしまう。本技術は、不必要に高いサンプリング周波数を必要とせず、サーボ系全体の消費電力を削減することが可能なサーボ制御装置および光ディスク装置を提供することにある。本技術の第1の観点のサーボ制御装置は、記録メディアの情報を再生する複数の再生チャネルと、上記複数の再生チャネルの複数の入力信号をそれぞれサンプリングし量子化する複数のアナログ/デジタルA/Dコンバータと、上記A/Dコンバータでディジタイズされた上記複数の入力信号に所定の処理を施しサーボ誤差信号を生成するサーボ誤差検出回路と、上記サーボ誤差信号に所定の処理を施しサーボ系制御のための制御信号を生成するサーボ信号処理装置と、上記サーボ誤差検出回路と上記サーボ信号処理装置の間において標本化周波数を変換する標本化周波数変換部と、を有し、上記A/Dコンバータの標本化クロックおよび上記サーボ誤差検出回路の処理クロックとして第1のクロックを含み、上記サーボ信号処理装置の処理クロックとして第2のクロックを含み、上記標本化周波数変換部は、上記サーボ誤差検出回路によるサーボ誤差信号を上記第1のクロックに同期して処理し、当該第1のクロックに同期して処理した信号を上記第2のクロックに同期して処理して、標本化周波数の変換を行う。本技術の第2の観点の光ディスク装置は、光ディスクの情報を光学的な手段で再生する複数の再生チャネルと、上記複数の再生チャネルの複数の入力信号をそれぞれサンプリングし量子化する複数のアナログ/デジタルA/Dコンバータと、上記A/Dコンバータでディジタイズされた上記複数の入力信号に所定の処理を施しサーボ誤差信号を生成するサーボ誤差検出回路と、上記サーボ誤差信号に所定の処理を施しサーボ系制御のための制御信号を生成するサーボ信号処理装置と、上記サーボ誤差検出回路と上記サーボ信号処理装置の間において標本化周波数を変換する標本化周波数変換部と、を有し、上記A/Dコンバータの標本化クロックおよび上記サーボ誤差検出回路の処理クロックとして第1のクロックを含み、上記サーボ信号処理装置の処理クロックとして第2のクロックを含み、上記標本化周波数変換部は、上記サーボ誤差検出回路によるサーボ誤差信号を上記第1のクロックに同期して処理し、当該第1のクロックに同期して処理した信号を上記第2のクロックに同期して処理して、標本化周波数の変換を行う。本技術によれば、不必要に高いサンプリング周波数を必要とせず、サーボ系全体の消費電力を削減することができる。以下、本技術の実施形態を図面に関連付けて説明する。なお、説明は以下の順序で行う。1.光ディスク装置の構成例2.サーボ制御装置の構成例3.標本化周波数変換部の構成例4.DPD方式のTE検出回路の構成例<1.光ディスク装置の構成例>図1は、本実施形態に係るサーボ制御装置を採用可能な光ディスク装置光記録再生装置の構成例を示す図である。この光ディスク装置1は、図1に示すように、記録媒体たとえば光ディスク2、光ピックアップ光ヘッド3、サーボ制御装置4、駆動部5、RF再生信号処理部6、デコード誤り訂正部7、およびホストインタフェースIF8を有する。なお、図1では、トラッキングエラー信号TE信号の処理系を示し、フォーカスエラー信号の処理系は省略している。光ピックアップ3は、レーザ駆動回路により駆動されデジタルデータの記録再生用のレーザダイオード31、レーザダイオード31が放射したレーザ光を検出する受光素子32、光学系33、対物レンズ34等を有する。サーボ制御装置4は、サーボ誤差検出回路41、サーボフィルタ等を含むサーボ信号処理装置42、標本化周波数変換部43、MCUやDSP等の制御部44、および駆動部5をPWMあるいはPDM制御するPWMPDM回路45を含んで構成されている。このサーボ制御装置4については、後で詳述する。駆動部5は、トラッキングドライバ51を有し、対物レンズ34のトラッキング機構部をドライブする。RF再生信号処理部6は、光ピックアップ3により光ディスク2の記録情報が読み出されたRF信号の復調処理等の再生処理を行う。デコード誤り訂正部7は、RF再生信号部による再生信号やホストインタフェース8を介してパーソナルコンピュータPC等のホスト装置9からのデータに対するデコード処理や誤り訂正処理を行う。なお、この光ディスク装置光記録再生装置は、一例であって、本技術が適用される光記録再生装置は、図1の構成に限るものではないことはいうまでもない。<2.サーボ制御装置の構成例>以下に、本実施形態に係るサーボ制御装置4の構成および機能について具体的に説明する。図2は、本実施形態に係るサーボ制御装置の構成例を示す図である。サーボ制御装置4は、上述したように、サーボ誤差検出回路41、サーボフィルタを含むサーボ信号処理装置42、標本化周波数変換部43、MCUやDSP等の制御部44、および駆動部5をPWMあるいはPDM制御するPWMPDM回路45を有する。サーボ制御装置4は、さらに、複数の再生チャネル46-1~46-n、複数のアナログ/デジタルA/Dコンバータ47-1~47-n、および分周器48,49-1,49-2を有する。サーボ制御装置4において、A/Dコンバータ47-1~47-n、サーボ誤差検出回路41、および標本化周波数変換部43の前段部は、RF系クロックCLKに同期して動作する。後述するように、A/Dコンバータ47-1~47-nは、第0のクロックCLK0RFクロックに同期して動作し、サーボ誤差検出回路41、および標本化周波数変換部43の前段部は、第1のクロックCLK1に同期して動作する。サーボ制御装置4において、標本化周波数変換部43の後段部、サーボ信号処理装置42、および制御部44は、サーボ系クロックに同期して動作する。後述するように、標本化周波数変換部43の後段部は第2のクロックCLK2および第3のクロックCLK3に同期して動作し、サーボ信号処理装置42は第2のクロックCLK2に同期して動作し、制御部44は第4のクロックCLK4に同期して動作する。複数の再生チャネル46-1~46-nは、記憶メディアである光ディスク2からの読み出し情報を再生するためのチャネルである。A/Dコンバータ47-1~47-nは、複数の再生チャネル46-1~46-nの複数の入力信号をそれぞれサンプリングし量子化して取り込む。各A/Dコンバータ47-1~47-nは、ディジタイズした信号をサーボ誤差検出回路41に出力する。サーボ誤差検出回路41は、A/Dコンバータ47-1~47-nでディジタイズされた複数の入力信号に所定の処理を施しサーボ誤差信号である位相差信号Φを生成する。サーボ誤差検出回路41は、生成した位相差信号Φを標本化周波数変換部43に出力する。図2のサーボ制御装置4においては、A/Dコンバータ47-1~47-nは、標本化クロックとして第0のクロックCLK0が供給され、サーボ誤差検出回路41は、処理クロックとして第1のクロックCLK1が供給される。第1のクロックCLK1は第0のクロックCLK0に同期し、かつ、第1のクロックCLK1の周波数は第0のクロックCLK0の周波数の1/KKは1以上の整数である。図2の構成では、第0のクロックCLK0が分周器48で分周されて第1のクロックCLK1が生成される。標本化周波数変換部43は、サーボ誤差検出回路41とサーボ信号処理装置42の間において標本化周波数サンプリング周波数を変換するサンプリングレートコンバータSamplingRateConverterSRCとして機能する。標本化周波数変換部43は、サーボ誤差検出回路41によるサーボ誤差信号である位相差信号Φを第1のクロックCLK1に同期して処理する。標本化周波数変換部43は、第1のクロックCLK1に同期して処理したサーボ誤差検出信号である位相差信号Φを第2のクロックCLK2に同期して処理し、標本化周波数の変換を行う。第1のクロックCLK1はデータ再生系起源であり、第2のクロックCLK2はサーボ信号処理系起源であり、第1のクロックCLK1と第2のクロックCLK2は非同期である。本実施形態において、記録メディアはディスク状メディアとしての光ディスク2である。そして、第1のクロックCLK1の周波数は、光ディスク記録メディア2または図示しないスピンドルの回転数と光ディスク2上のデータ再生位置における半径の積に比例すべく可変される。光ディスクディスク状メディア2の最内周またはシーク開始半径をri、最外周またはシーク目標半径をroとした場合、第1のクロックCLK1の周波数は、半径riにおける再生信号の最高繰り返し周波数の2ro/ri倍以上である。本実施形態の標本化周波数変換部43は、非同期型のSRCであり、前段部に、第1のクロックCLK1に同期した積分または累算を行う積分器またはアキュムレータAccumlatorを含んで構成される。標本化周波数変換部43は、後段部に、クロックとして第2のクロックCLK2が供給される。また、標本化周波数変換部43は、積分器またはアキュムレータの積分区間または累算周期を決定する第3のクロックCLK3が供給される。上述したように、サーボ信号処理装置42側の制御部44にコアクロックとして、第4のクロックCLK4が供給される。第4のクロックCLK4の周波数は第2のクロックCLK2の周波数以上であり、第4のクロックCLK4と第2のクロックはCLK2および第3のクロックCLK3同期関係にある。かつ、第2のクロックCLK2の周波数は第4のクロックCLK4の1/NNは1以上の整数である。図2の構成では、第4のクロックCLK4が分周器49-1で分周されて第2のクロックCLK2が生成される。第3のクロックCLK3の周波数は第4のクロックCLK4の1/MMは2以上の整数である。図2の構成では、第4のクロックCLK4が分周器49-2で分周されて第3のクロックCLK3が生成される。また、第3のクロックCLK3の周期は、制御部44の処理周期サーボ制御に係る一連のタスクを完了するに要する期間をいうの1以上の整数倍である。<3.標本化周波数変換部の構成例>図3は、本実施形態に係る標本化周波数変換部43の構成例を示す図である。図3の標本化周波数変換部43は、積分器またはアキュムレータ431、第1の保持部としての第1のダンパDumper432、および第2の保持部としての第2のダンパ433を有する。標本化周波数変換部43において、積分器431および第1のダンパ432が標本化周波数変換部43の前段部を形成し、RF系クロックCLKの第1のクロックCLK1に同期して動作する。標本化周波数変換部43において、第2のダンパ433が標本化周波数変換部43の後段部を形成し、サーボ系クロックの第2のクロックDLK2に同期して動作する。積分器またはアキュムレータ31は、第1のクロックCLK1で動作するとともに、第1のイネーブル信号LD1で積分または累算結果をホールドしリセットし、ホールドした結果、たとえば積分結果∫Φdtを第1のダンパ432に出力する。積分器またはアキュムレータ31は、第1のイネーブル信号LD1に応答して取り込みとリセット初期化を同時並列的に行う。図3の積分器431は、加算器4311、セレクタ4312、およびD型フリップフロップDFF4313を有する。加算器4311は、サーボ誤差検出回路41からの位相差信号サーボ誤差信号φとDFF4313の保持データラッチデータとを加算してセレクタ4312に出力する。セレクタ4312は、第1のイネーブル信号LD1がハイレベルのときは入力される位相差信号Φを選択してDFF4313に出力してDFF4313をリセット初期化させる。セレクタ4312は、第1のイネーブル信号LD1がローレベルのときは加算器4311の加算結果を選択してDFF4313に出力してDFF4313に積分結果累算結果を保持ホールドさせる。DFF4313は、第1のクロックCLK1に同期してセレクタ4312で選択された位相差信号Φまたは加算器4311の加算結果を保持する。DFF4313は、保持データを加算器4311および第1のダンパ432に出力する。第1のダンパ432は、第1のクロックCLK1で動作し、第1のイネーブル信号LD1で保持された積分器またはアキュムレータ431の積分または累算結果を一旦取り込む。第1のダンパ432は、取り込んだデータを、サーボ系クロックである第2のクロックCLK2に同期して動作する第2のダンパ433に出力する。図3の第1のダンパ432は、セレクタ4321およびDFF4322を有する。セレクタ4321は、第1のイネーブル信号LD1がハイレベルのときは入力される積分累算結果∫Φdtを選択してDFF4322にホールドさせる。セレクタ4321は、第1のイネーブル信号LD1がローレベルのときはDFF4322の出力を選択してDFF4322に出力する。DFF4322は、第1のクロックCLK1に同期してセレクタ4321で選択された積分累算結果∫Φdtまたは自身の出力を保持する。DFF4322は、保持データを信号S432としてセレクタ4321および第2のダンパ433に出力する。第2のダンパ433は、第4のクロックCLK4に同期した第2のクロックCLK2で動作し、第2のイネーブル信号LD2で第1のダンパ432に一旦保持された積分器またはアキュムレータ431の積分または累算結果を取り込む。第2のダンパ433は、取り込んだデータを、サーボ系クロックである第2のクロックCLK2に同期して動作するサーボ信号処理装置42に出力する。図3の第2のダンパ433は、セレクタ4331およびDFF4332を有する。セレクタ4331は、第2のイネーブル信号LD2がハイレベルのときは信号S432として入力される積分累算結果∫Φdtを選択してDFF4332にホールドさせる。セレクタ4331は、第2のイネーブル信号LD2がローレベルのときはDFF4332の出力を選択してDFF4332に出力する。DFF4332は、第2のクロックCLK2に同期してセレクタ4331で選択された積分累算結果∫Φdtまたは自身の出力を保持する。DFF4332は、保持データをセレクタ4331に出力するとともに、TE信号S433としてサーボ信号処理装置42に出力する。第1のイネーブル信号LD1は、第3のクロックCLK3の立ち上がりまたは立下りエッジ、または両エッジを第1のクロックCLK1でデジタル微分して得られる。第2のイネーブル信号LD2は、第3のクロックCLK3の立ち上がりまたは立下りエッジ、または両エッジを第2のクロックCLK2または第4のクロックCLK4でデジタル微分して得られる。図4AおよびBは、標本化周波数変換部43における第1および第2のイネーブル信号の生成部の構成例を示す図である。図4Aが第1のイネーブル信号LD1を生成する第1のイネーブル信号生成部を示し、図4Bが第2のイネーブル信号LD2を生成する第2のイネーブル信号生成部を示している。第1のイネーブル信号生成部434は、図4Aに示すように、ラッチとしてのDFF4341,4342,4343、およびゲート回路4344を有する。DFF4341は、第1のクロックCLK1に同期して第3のクロックCLK3をラッチ保持する。DFF4342は、第1のクロックCLK1に同期してDFF4341の出力をラッチする。DFF4343は、第1のクロックCLK1に同期してDFF4342の出力をラッチする。ゲート回路4344は、正入力に供給されるDFF4342の出力と負入力に供給されるDFF4343の出力との論理演算により第1のイネーブル信号LD1を生成する。すなわち、第1のイネーブル信号LD1は、第3のクロックCLK3の立ち上がりまたは立下りエッジ、または両エッジを第1のクロックCLK1でデジタル微分して得られる。第2のイネーブル信号生成部435は、図4Bに示すように、ラッチとしてのDFF4351,4352,4353、およびゲート回路4354を有する。DFF4351は、第2のクロックCLK2に同期して第3のクロックCLK3をラッチ保持する。DFF4352は、第2のクロックCLK2に同期してDFF4351の出力をラッチする。DFF4353は、第2のクロックCLK2に同期してDFF4352の出力をラッチする。ゲート回路4354は、負入力に供給されるDFF4352の出力と正入力に供給されるDFF4353の出力との論理演算により第2のイネーブル信号LD2を生成する。すなわち、第2のイネーブル信号LD2は、第3のクロックCLK3の立ち上がりまたは立下りエッジ、または両エッジを第2のクロックCLK2または第4のクロックCLK4でデジタル微分して得られる。図5A~Eは、本実施形態に係る標本化周波数変換部43で用いられる第1のクロック、第2のクロック、第3のクロック、第1のイネーブル信号、および第2のイネーブル信号の波形例を示す図である。図5Aは第1のイネーブル信号LD1を、図5Bは第1のクロックCLK1を、図5Cは第3のクロックCLK3を、図5Dは第2のイネーブル信号LD2を、図5Eは第2のクロックCLK2を、それぞれ示している。図5の例において、第1のクロックCLK1の周波数は任意、一例として67MHzであり、第2のクロックCLK2は固定の33.333MHzであり、第3のクロックCLK3の周波数は347kHzである。そして、第1のイネーブル信号LD1は第3のクロックCLK3の立ち上がりエッジを第2のクロックCLK2でデジタル微分して得られる。また、第2のイネーブル信号LD2は第3のクロックCLK3の立ち下がりエッジを第2のクロックCLK2でデジタル微分して得られる。図5の例では、標本化周波数変換部43は、前段部が第1のクロックCLK1で動作し、第1のイネーブル信号LD1に応答して積分器431の積分処理および第1のダンパ432による取り込み処理を行う。続いて、標本化周波数変換部43は、後段部が第2のクロックCLK2で動作し、第2のイネーブル信号LD2に応答して、積分結果の取り込みを行う。図6A~Dは、本実施形態に係る標本化周波数変換部の各部の入出力波形を示す図である。図6Aは光ピックアップ3によるRF信号を、図6Bは標本化周波数変換部43の積分器431の入力である位相差信号Φを示している。図6Cは積分器431の出力信号∫Φtdtを、図6Dは第1のダンパ432、第2のダンパ433の出力であるTE信号を示している。図6A~Dに示すように、光ピックアップ3によるRF信号はサーボ誤差検出回路41に入力されて位相差信号Φが生成され、標本化周波数変換部43の積分器431に入力される。位相差信号Φは、積分器431で積分され、その結果が第1のクロックCLK1に同期した第1のイネーブル信号LD1に応答して第1のダンパ432で一旦保持される。次いで、第2のクロックCLK2に同期した第2のイネーブル信号LD2に応答して周波数変換されて第2のダンパ433に保持され、良好なTE信号が得られる。サーボ信号処理装置42は、サーボマトリクスやサーボフィルタを含み、サーボ系クロックである第2のクロックCLK2で動作し、サーボ誤差信号であるTE信号に所定の処理を施しサーボ系制御のための制御信号S42を生成する。サーボ信号処理装置42は、生成した制御信号S42を制御部44およびPWM回路45に出力する。上述したように、サーボ信号処理装置42側の制御部44にコアクロックとして、第4のクロックCLK4が供給される。第4のクロックCLK4の周波数は第2のクロックCLK2の周波数以上であり、第4のクロックCLK4と第2のクロックはCLK2および第3のクロックCLK3と同期関係にある。かつ、第2のクロックCLK2の周波数は第4のクロックCLK4の1/NNは1以上の整数である。図2の構成では、第4のクロックCLK4が分周器49-1で分周されて第2のクロックCLK2が生成され、サーボ信号処理装置42に供給される。<4.DPD方式のTE検出回路の構成例>次に、DPD方式のTEトラッキングエラー検出回路の構成例について説明する。本実施形態の光ディスク装置1は、たとえばサーボ誤差検出回路41がDPD方式のTE検出回路を含んで構成される。DPD方式のTE検出回路は相関器を含み、相関器は積分器を含む。そして、TE検出回路の積分器と標本化周波数変換部43の積分器またはアキュムレータが一体化され共用される。図7は、本実施形態に係るDPD方式を採用したTEトラキングエラー検出回路の構成例を示す回路図である。本実施形態に係るTE検出回路100は、たとえば光ディスク装置1の光ピックアップOPU3に配置される受光素子101を有する。TE検出回路100は、第1のAC結合部102、第2のAC結合部103、第3のAC結合部104、第4のAC結合部105、第1の加算器106、および第2の加算器107を有する。TE検出回路100は、第1の増幅器AMP108、第2の増幅器109、第1の微分器110、第2の微分器111、第1のA/DコンバータADC112、第2のA/Dコンバータ113、および分周器114を有する。TE検出回路100は、ヒルベルト変換器115、遅延回路116、および相互相関器117を有する。これらの構成要素のうち、第1のAC結合部102、第3のAC結合部104、第1の加算器106、第1の増幅器108、および第1の微分器110により図2の複数の再生チャネルのうちの再生チャネル46-1が形成される。同様に、第2のAC結合部103、第4のAC結合部105、第2の加算器107、第2の増幅器109、および第2の微分器111により図2の複数の再生チャネルのうちの再生チャネル46-2n=2が形成される。すなわち、図7の例では、再生チャネルは2つのチャネルCH1、CH2である。また、A/Dコンバータ112は図2のA/Dコンバータ47-1に相当し、A/Dコンバータ113は図2のA/Dコンバータ47-2n=2に相当し、分周器114が図2の分周器48に相当する。そして、たとえばヒルベルト変換器115、遅延回路116、および相互相関器117を含んで図2のサーボ誤差検出回路41が形成される。受光素子101は、4分割され、分割受光素子101-Aは第1のRF信号RF1を第1のAC結合部102に出力し、分割受光素子101-Bは第4のRF信号RF4を第4のAC結合部105に出力する。分割受光素子101-Cは第3のRF信号RF3を第3のAC結合部104に出力し、分割受光素子101-Dは第4のRF信号RF4を第2のAC結合部103に出力する。第1~第4のAC結合部102~105は、たとえばキャパシタにより構成される。第1~第4のAC結合部102~105、光ピックアップOPUの受光素子101から出力される、トラッキング誤差に応じて相互の位相差時間差が変化する、第1第2第3第4のRF信号RF1~4の直流成分をそれぞれ除去する。第1の加算器106は、第1のAC結合部102で直流成分が除去された第1のRF信号1と第3のAC結合部104で直流DC成分が除去された第3のRF信号RF3とを加算して、第1の増幅器108に出力する。第2の加算器107は、第2のAC結合部103で直流成分が除去された第2のRF信号2と第4のAC結合部105で直流DC成分が除去された第4のRF信号RF4とを加算して、第2の増幅器109に出力する。第1の増幅器108は、第1の加算器106の出力を所定のレベルまで増幅し、第1の微分器110に出力する。第2の増幅器109は、第2の加算器107の出力を所定のレベルまで増幅し、第2の微分器111に出力する。第1の増幅器108および第2の増幅器109は、後段のA/Dコンバータ112,113の入力に対してオーバースケール効果を与えるものである。第1の増幅器108および第2の増幅器109のゲイン利得は、A/Dコンバータ112,113の入力振幅がフルスケールを超過する振幅となるように定められる。その目的は、A/Dコンバータのオーバースケールリミット効果を用いて、振幅変動成分を除去すると共に、量子化分解能を有効利用し、低ビットbit数のA/Dコンバータを用いるためである。等価的には、位相差情報の抽出に関して重要なゼロクロス近傍にのみ、量子化分解能を割り当てるものである。第1の微分器110は、第1の増幅器108の出力のDC成分を除去し、微分して第1のA/Dコンバータ112に出力する。第2の微分器111は、第2の増幅器109の出力のDC成分を除去し、微分して第2のA/Dコンバータ113に出力する。第1の微分器110および第2の微分器111は、前段までのDCオフセットを除去すると共に、微分特性を与え、後段の、検出感度が微分特性を有する位相復調器の、復調S/N比を良好ならしめるためのものである。第1の微分器110および第2の微分器111は1次のハイパスフィルタHPFにより構成可能である。第1のA/Dコンバータ112は、第1の微分器110の出力を振幅制限しサンプリングし量子化してヒルベルト変換器115に出力する。第2のA/Dコンバータ113は、第1の微分器111の出力を振幅制限しサンプリングし量子化して遅延回路116に出力する。第1のA/Dコンバータ112および第2のA/Dコンバータ113は、同一のサンプリングクロックである第0のCLK0で駆動される。このサンプリングクロックとしての第0のクロックCLKは、RFに対して非同期でよい。A/Dコンバータ112,113のサンプリング周波数は、記録媒体である光ディスク2の最内周またはシーク開始半径をri,最外周またはシーク目標半径をro、かつro>ri、とする場合は次のように設定されることが望ましい。すなわち、半径riにおけるRF最高繰り返し周波数の2ro/ri倍よりも高く定められることが望ましい。その理由は、ディスクの最内周から最外周へのフルシーク動作においても、TE信号を適正に検出するためである。分周器114は、第0のクロックCLK0の周波数fsを1/Kに分周して、周波数fs/Kの第1のクロックCLK1を生成し、ヒルベルト変換器115および遅延回路116に供給する。ヒルベルト変換器115は、処理クロックとして第1のクロックCLK1が供給され、第1のA/Dコンバータ112の出力を、信号成分の周期と無関係に90度位相シフトし、その結果を信号S115として位相比較器としての相互相関器117に出力する。遅延回路116は、第2のA/Dコンバータ113の出力を、ヒルベルト変換器115の遅延量に一致するように遅延させ、信号S116として相互相関器117に出力する。遅延回路116は、ヒルベルト変換器115に等しい振幅周波数特性を持つバンドパスフィルタBPFにより構成可能である。また、ヒルベルト変換器に代えて第1のFIRフィルタを、また、遅延回路のBPFに代えて第2のFIRフィルタを持ち、第1と第2のFIRフィルタの出力信号の位相差は、信号周期と無関係に90度であるように構成することも可能である。特に、第1のFIRフィルタの位相シフト量は信号周期と無関係に45度または-45度であり、第2のFIRフィルタの位相シフト量は信号周期と無関係に-45度または45度であるように構成することが可能である。相互相関器117は、ヒルベルト変換器115の出力と遅延回路116の出力により入力RF信号の位相差を表す相関係数CCを演算し、その結果を位相差信号Φとして出力する。図8は、本実施形態に係る相関器の構成例を示す回路図である。図8の相関器117は、乗算器1171および積分器またはアキュムレータ1172を含んで構成されている。乗算器1171は、第1のクロックCLK1に同期して取り込まれるヒルベルト変換器115の出力信号S115と遅延回路116の出力信号S116を乗算して、サーボ誤差検出信号としての位相差信号Φを生成して、積分器1172に出力する。本実施形態において、DPD方式のTE検出回路100における相関器117は積分器1172を含み、この相関器117の積分器またはアキュムレータ1172と標本化周波数変換部43の積分器またはアキュムレータ431が一体化され共用される。この共用積分器1172431は、たとえば図3と同様の構成を有する。共用積分器1172431は、第1のクロックCLK1で動作するとともに、第1のイネーブル信号LD1で積分または累算結果をホールドしリセットし、ホールドした結果、たとえば積分結果∫Φdtを第1のダンパ432図3に出力する。なお、上述したTE検出回路100は、たとえば波長が400nm帯の半導体レーザを搭載するブルーレイディスクBluraydisc等の光記録再生装置に適用可能である。次に、上記DPD方式を採用した構成による動作を説明する。光ディスク2からの情報読み出し光は、受光素子101において、4分割され、分割受光素子101-Aから第1のRF信号RF1が第1のAC結合部102に出力され、分割受光素子101-Bから第4のRF信号RF4が第4のAC結合部105に出力される。同様にして、分割受光素子101-Cから第3のRF信号RF3が第3のAC結合部104に出力され、分割受光素子101-Dから第4のRF信号RF4が第2のAC結合部103に出力される。第1~第4のAC結合部102~105では、光ピックアップOPUの受光素子101から出力される、トラッキング誤差に応じて相互の位相差時間差が変化する、第1第2第3第4のRF信号RF1~4の直流成分がそれぞれ除去される。そして、第1の加算器106において、第1のAC結合部102で直流成分が除去された第1のRF信号1と第3のAC結合部104で直流DC成分が除去された第3のRF信号RF3とが加算される。その加算結果が第1の増幅器108で増幅作用を受けて第1の微分器110に出力される。また、第2の加算器107において、第2のAC結合部103で直流成分が除去された第2のRF信号2と第4のAC結合部105で直流DC成分が除去された第4のRF信号RF4とが加算される。その加算結果が第2の増幅器109で増幅作用を受けて第2の微分器111に出力される。第1の微分器110では、第1の増幅器108の出力のDC成分が除去され、微分されて第1のA/Dコンバータ112に出力される。また、第2の微分器111では、第2の増幅器109の出力のDC成分が除去され、微分されて第2のA/Dコンバータ113に出力される。そして、第1のA/DコンバータC112で、RF系クロックである第0のクロックCLK0に同期して、第1の微分器110の出力が振幅制限されてサンプリング、量子化作用を受け、デジタル信号としてヒルベルト変換器115に出力される。同様に、第2のA/Dコンバータ113で、第0のクロックCLK0に同期して、第2の微分器111の出力が振幅制限されてサンプリング、量子化作用を受け、デジタル信号として遅延回路116に出力される。ヒルベルト変換器115においては、第1のA/Dコンバータ112の出力が、信号成分の周期と無関係に90度位相シフトされ、その結果が相互相関器117に出力される。また、遅延回路116では、第2のA/Dコンバータ113の出力が、ヒルベルト変換器115の遅延量に一致するように遅延されて相互相関器117に出力される。相互相関器117では、ヒルベルト変換器115の出力と遅延回路116の出力により入力RF信号の位相差を表す相関係数CCが演算される。そして、その結果が位相差信号Φとして、相互相関器117と標本化周波数変換部43で共用するように一体化された共用積分器1172431に出力される。共用積分器1172431では、第1のクロックCLK1で動作するとともに、第1のイネーブル信号LD1で積分または累算結果がホールドされリセットされる。そして、ホールドした結果、たとえば積分結果∫Φdtが第1のダンパ432図3に出力される。標本化周波数変換部43の第1のダンパ432では、第1のクロックCLK1で動作し、第1のイネーブル信号LD1で保持された積分器またはアキュムレータ431の積分または累算結果が一旦取り込まれる。第1のダンパ432では、取り込んだデータが、サーボ系クロックである第2のクロックCLK2に同期して動作する第2のダンパ433に出力される。第2のダンパ433では、第4のクロックCLK4に同期した第2のクロックCLK2で動作し、第2のイネーブル信号LD2で第1のダンパ432に一旦保持された積分器またはアキュムレータ431の積分または累算結果が取り込まれる。第2のダンパ433では、取り込んだデータがTE信号が、サーボ系クロックである第2のクロックCLK2に同期して動作するサーボ信号処理装置42に出力される。このように、標本化周波数変換部43においては、サーボ誤差検出回路41とサーボ信号処理装置42の間において標本化周波数サンプリング周波数が変換される。具体的には、標本化周波数変換部43では、サーボ誤差検出回路41によるサーボ誤差信号である位相差信号Φが第1のクロックCLK1に同期して処理される。標本化周波数変換部43では、第1のクロックCLK1に同期して処理された結果信号が第2のクロックCLK2に同期して処理されて、標本化周波数の変換が行われる。サーボ信号処理装置42では、サーボ系クロックである第2のクロックCLK2で動作し、TE信号に所定の処理を施しサーボ系制御のための制御信号S42が生成され、生成した制御信号S42が制御部44およびPWM回路45に出力される。そして、制御部44の制御の下、PWM回路45により駆動部5が駆動されて、トラッキングドライバ51により光ピックアップ3の対物レンズ34のトラッキング機構部がドライブされる。以上説明したように、本実施形態の光ディスク装置1は、サーボ入力系のA/Dコンバータとサーボ誤差検出回路41のクロックを可変周波数クロックとし、サーボ制御系のクロックは固定周波数としている。そして、本実施形態のサーボ制御装置4において、サーボ誤差検出回路41とサーボ信号処理装置42との間に両クロックドメインの間にASRCとしての標本化周波数変換部43を挿入してサーボ誤差信号を受けわたすように構成されている。特に、サーボ制御装置4は、相関検出を利用したサーボ誤差検出回路41を有し、相関器の構成要素である積分器を非同期積分器とすることにより、ハードウェア規模を増やすことなく、サーボ制御に必要な十分な精度で等価的にASRCを構成することができる。また、CAV対応の場合も、高速クロック動作部はサーボ誤差検出回路41のみに限定され、サーボ系全体のクロックを高く設定して消費電力が増大してしまうことを回避できる。また、A/Dコンバータとサーボ誤差検出回路の可変周波数クロックとしてRF系データ再生系の処理クロックを用いることにより、RF系の標本化周波数は必ずrmtrに対しRF信号に対して標本化定理を満足するように設定される。このため、サーボファームウェアFW側でCAVに関するサーボ誤差検出回路の周波数設定を管理する必要がなくなり、サーボFW開発時の負担が軽減される。この光ディスク装置は、一例であって、本技術が適用される光記録再生装置は、図1の構成に限るものではないことはいうまでもない。なお、本技術は以下のような構成もとることができる。1記録メディアの情報を再生する複数の再生チャネルと、上記複数の再生チャネルの複数の入力信号をそれぞれサンプリングし量子化する複数のアナログ/デジタルA/Dコンバータと、上記A/Dコンバータでディジタイズされた上記複数の入力信号に所定の処理を施しサーボ誤差信号を生成するサーボ誤差検出回路と、上記サーボ誤差信号に所定の処理を施しサーボ系制御のための制御信号を生成するサーボ信号処理装置と、上記サーボ誤差検出回路と上記サーボ信号処理装置の間において標本化周波数を変換する標本化周波数変換部と、を有し、上記A/Dコンバータの標本化クロックおよび上記サーボ誤差検出回路の処理クロックとして第1のクロックを含み、上記サーボ信号処理装置の処理クロックとして第2のクロックを含み、上記標本化周波数変換部は、上記サーボ誤差検出回路によるサーボ誤差信号を上記第1のクロックに同期して処理し、当該第1のクロックに同期して処理した信号を上記第2のクロックに同期して処理して、標本化周波数の変換を行うサーボ制御装置。2上記第1のクロックはデータ再生系起源であり、上記第2のクロックはサーボ信号処理系起源であり、上記第1のクロックと上記第2のクロックは非同期である上記1に記載のサーボ制御装置。3上記標本化周波数変換部は、非同期型であり、上記第1のクロックに同期した積分または累算を行う積分器またはアキュムレータを含む上記1または2に記載のサーボ制御装置。4記録メディアはディスク状メディアであって、上記第1のクロックの周波数は、記録メディアまたはスピンドルの回転数と記録メディア上のデータ再生位置における半径の積に比例すべく可変される上記1から3のいずれか一に記載のサーボ制御装置。5上記ディスク状メディアの最内周またはシーク開始半径をri、最外周またはシーク目標半径をroとした場合、上記第1のクロックの周波数は、半径riにおける再生信号の最高繰り返し周波数の2ro/ri倍以上である上記4に記載のサーボ制御装置。6記録メディアは光ディスクであり、上記サーボ誤差検出回路は、DPD方式のトラッキングエラー検出回路を含む上記1から5のいずれか一に記載のサーボ制御装置7上記DPD方式のTE検出回路は相関器を含み、当該相関器は積分器を含み、上記標本化周波数変換部は、非同期型であり、上記第1のクロックに同期した積分または累算を行う積分器またはアキュムレータを含み、上記TE検出回路の上記積分器と上記標本化周波数変換部の上記積分器またはアキュムレータが一体化され共用されている上記6に記載のサーボ制御装置。8上記サーボ信号処理装置は、サーボ系の駆動制御を行う制御部を含み、上記制御部はコアクロックとして、第4のクロックが供給され、上記第4のクロックの周波数は上記第2のクロックの周波数以上であり、上記第4のクロックと上記第2のクロックは同期関係にある上記1から7のいずれか一に記載のサーボ制御装置。9上記A/Dコンバータは、標本化クロックとして第0のクロックが供給され、上記サーボ誤差検出回路は、処理クロックとして上記第1のクロックが供給され、上記標本化周波数変換部は、非同期型であり、上記第1のクロックに同期した積分または累算を行う積分器またはアキュムレータを含み、クロックとして上記第2のクロックが供給され、かつ、上記積分器またはアキュムレータの積分区間または累算周期を決定する第3のクロックが供給され、上記サーボ信号処理装置は、サーボ系の駆動制御を行う制御部を含み、クロックとして上記第2のクロックが供給され、かつ、上記制御部のコアクロックとして第4のクロックが供給され、上記第1のクロックは第0のクロックに同期し、かつ、上記第1のクロックの周波数は上記第0のクロックの周波数の1/KKは1以上の整数であり、上記第2のクロックと上記第3のクロックは上記第4のクロックに同期し、かつ、上記第2のクロックの周波数は上記第4のクロックの周波数の1/NNは1以上の整数であり、上記第3のクロックの周波数は上記第4のクロックの周波数の1/MMは2以上の整数であり、上記第3のクロックの周期は、上記制御部の処理周期の1以上の整数倍である、上記1から8のいずれか一に記載のサーボ制御装置。10上記標本化周波数変換部は、上記積分器またはアキュムレータの積分または累算結果を取り込む保持部を含み、上記積分器またはアキュムレータは、上記第1のクロックで動作するとともに、第1のイネーブル信号で積分または累算結果をホールドしリセットし、上記保持部は、上記第2のクロックまたは第4のクロックで動作するとともに、第2のイネーブル信号でホールドされた積分または累算結果を取り込み、上記第1のイネーブル信号は、上記第3のクロックの立ち上がりまたは立下りエッジ、または両エッジを上記第1のクロックでデジタル微分して得られ、上記第2のイネーブル信号は、上記第3のクロックの立ち上がりまたは立下りエッジ、または両エッジを上記第2のクロックまたは上記第4のクロックでデジタル微分して得られる上記9に記載のサーボ制御装置。11光ディスクの情報を光学的な手段で再生する複数の再生チャネルと、上記複数の再生チャネルの複数の入力信号をそれぞれサンプリングし量子化する複数のアナログ/デジタルA/Dコンバータと、上記A/Dコンバータでディジタイズされた上記複数の入力信号に所定の処理を施しサーボ誤差信号を生成するサーボ誤差検出回路と、上記サーボ誤差信号に所定の処理を施しサーボ系制御のための制御信号を生成するサーボ信号処理装置と、上記サーボ誤差検出回路と上記サーボ信号処理装置の間において標本化周波数を変換する標本化周波数変換部と、を有し、上記A/Dコンバータの標本化クロックおよび上記サーボ誤差検出回路の処理クロックとして第1のクロックを含み、上記サーボ信号処理装置の処理クロックとして第2のクロックを含み、上記標本化周波数変換部は、上記サーボ誤差検出回路によるサーボ誤差信号を上記第1のクロックに同期して処理し、当該第1のクロックに同期して処理した信号を上記第2のクロックに同期して処理して、標本化周波数の変換を行う光ディスク装置。"