ゲート信号に基づいてオン又はオフするスイッチングトランジスタのソース端とドレイン端との間に流れる電流の方向を検出する電流方向検出回路であって、前記スイッチングトランジスタのソース端側の電圧を増幅して第1増幅信号を出力し、前記ドレイン端側の電圧を増幅して第2増幅信号を出力する増幅器と、前記増幅器の前記第1増幅信号の出力端子に接続された第1オフセット補償キャパシタと、前記増幅器の前記第2増幅信号の出力端子に接続された第2オフセット補償キャパシタと、前記スイッチングトランジスタがオフのときの前記ゲート信号に基づいて、前記増幅器及び前記第1オフセット補償キャパシタを含む第1ループ回路と、前記増幅器及び前記第2オフセット補償キャパシタを含む第2ループ回路を形成し、前記第1ループ回路及び前記第2ループ回路に共通の基準電圧を与えることで前記第1オフセット補償キャパシタ及び前記第2オフセット補償キャパシタに夫々電荷をチャージさせると共に、前記スイッチングトランジスタがオンのときの前記ゲート信号に基づいて、前記第1ループ回路及び前記第2ループ回路を解消させるスイッチと、前記スイッチングトランジスタがオンのとき、前記第1増幅信号が前記第1オフセット補償キャパシタを介して入力される第1入力信号と前記第2増幅信号が前記第2オフセット補償キャパシタを介して入力される第2入力信号との比較をし、比較結果に応じた信号を出力する比較器と、を備える電流方向検出回路。一端が第1電源電位に接続される第1スイッチングトランジスタと、一端が第2電源電位に接続され、他端が前記第1スイッチングトランジスタの他端に接続される第2スイッチングトランジスタと、前記第1スイッチングトランジスタ及び前記第2スイッチングトランジスタをオン又はオフさせるゲート信号を出力するゲート制御回路と、前記第1スイッチングトランジスタの他端及び前記第2スイッチングトランジスタの他端に一端が接続されるインダクタと、前記第1スイッチングトランジスタ及び前記第2スイッチングトランジスタの一方である監視対象トランジスタと、前記ゲート制御回路と、に接続され、前記監視対象トランジスタの他端側から一端側に流れる電流を検出する電流方向検出回路と、を備え、前記電流方向検出回路は、前記監視対象トランジスタの他端側の電圧を増幅して第1増幅信号を出力し、前記監視対象トランジスタの一端側の電圧を増幅して第2増幅信号を出力する増幅器と、前記増幅器の前記第1増幅信号の出力端子に接続された第1オフセット補償キャパシタと、前記増幅器の前記第2増幅信号の出力端子に接続された第2オフセット補償キャパシタと、前記監視対象トランジスタがオフのときの前記ゲート信号に基づいて、前記増幅器及び前記第1オフセット補償キャパシタを含む第1ループ回路と、前記増幅器及び前記第2オフセット補償キャパシタを含む第2ループ回路を形成し、前記第1ループ回路及び前記第2ループ回路に共通の基準電圧を与えることで前記第1オフセット補償キャパシタ及び前記第2オフセット補償キャパシタに夫々電荷をチャージさせると共に、前記監視対象トランジスタがオンのときの前記ゲート信号に基づいて、前記第1ループ回路及び前記第2ループ回路を解消させるスイッチと、前記スイッチングトランジスタがオンのとき、前記第1増幅信号が前記第1オフセット補償キャパシタを介して入力される第1入力信号と前記第2増幅信号が前記第2オフセット補償キャパシタを介して入力される第2入力信号との比較をし、比較結果に応じた信号を前記ゲート制御回路へ出力する比較器と、を備えるDC-DCコンバータ。前記ゲート制御回路は、前記第1入力信号が前記第2入力信号より大きい場合に、前記監視対象トランジスタをオンにするゲート信号の出力を中止し、前記監視対象トランジスタをオフにするゲート信号を出力する、請求項2に記載のDC-DCコンバータ。前記スイッチは、前記監視対象トランジスタがオンのとき、前記増幅器、前記第1オフセット補償キャパシタ、前記第2オフセット補償キャパシタ及び前記比較器を含む比較回路を形成する、請求項2又は3に記載のDC-DCコンバータ。前記ゲート制御回路は、第1スイッチングトランジスタをオン又はオフさせる第1ゲート信号と、第2スイッチングトランジスタをオン又はオフさせる第2ゲート信号と、を生成し、前記スイッチは、前記第1ゲート信号及び前記第2ゲート信号の少なくとも1つに基づいて、前記第1ループ回路及び前記第2ループ回路を形成するサンプリングモードと、前記比較回路を形成する検出モードとを切り替える、請求項4に記載のDC-DCコンバータ。本発明が解決しようとする課題は、電流方向検出回路の回路サイズ及び製造コストの増加を最小限に留めながら、逆流電流の検出精度を改善することである。本発明の実施形態の電流方向検出回路は、ゲート信号に基づいてスイッチングトランジスタのソース端とドレイン端との間に流れる電流の電流方向を検出する。電流方向検出回路は、増幅器と、第1オフセット補償キャパシタと、第2オフセット補償キャパシタと、スイッチと、比較器と、を備える。増幅器は、スイッチングトランジスタのソース端側の電圧を増幅して第1増幅信号を出力し、ドレイン端側の電圧を増幅して第2増幅信号を出力する。第1オフセット補償キャパシタは、増幅器の第1増幅信号の出力端子に接続される。第2オフセット補償キャパシタは、増幅器11の第2増幅信号の出力端子に接続される。スイッチは、スイッチングトランジスタがオフのときのゲート信号に基づいて、増幅器及び第1オフセット補償キャパシタを含む第1ループ回路と、増幅器及び第2オフセット補償キャパシタを含む第2ループ回路を形成し、第1ループ回路及び第2ループ回路に共通の基準電圧を与えることで第1オフセット補償キャパシタ及び第2オフセット補償キャパシタに電荷をチャージさせる。また、スイッチは、スイッチングトランジスタがオンのときのゲート信号に基づいて、第1ループ回路及び第2ループ回路を解消する。比較器は、スイッチングトランジスタがオンのとき、第1増幅信号が第1オフセット補償キャパシタを介して入力される第1入力信号と第2増幅信号が第2オフセット補償キャパシタを介して入力される第2入力信号との比較をし、比較結果に応じた信号をゲート制御回路へ出力する。本発明の実施形態について、図面を参照して説明する。本発明の実施形態のDC-DCコンバータの構成について説明する。図1は、本発明の実施形態のDC-DCコンバータ1の概略図である。DC-DCコンバータ1は、外部から入力端子INに供給される入力電圧Vinを出力電圧Voutに変換し、出力端子OUTから外部へ出力電圧Voutを出力する降圧型DC-DCコンバータである。DC-DCコンバータ1は、電流方向検出回路10と、ゲート制御回路20と、基準電圧生成回路21と、誤差増幅器22と、電流比較器23と、発振器24と、フリップフロップ回路25と、第1バッファ26aと、第2バッファ26bと、第1スイッチングトランジスタM1と、第2スイッチングトランジスタM2と、インダクタLと、キャパシタCと、抵抗R1~R3と、を備える。基準電圧生成回路21には、入力電圧Vinが供給される。基準電圧生成回路21は、入力電圧Vinに基づいて基準電圧Vrefを生成する。誤差増幅器22には、反転入力端子を介して出力電圧Voutに対応する帰還信号FBが供給され、非反転入力端子を介して基準電圧Vrefが供給される。誤差増幅器22は、基準電圧Vrefと帰還信号FBとの電圧差以下、誤差電圧を増幅する。電流比較器23には、入力端子INに接続された抵抗R1の一端入力端子INに接続されていない端部のセンス電流と、誤差電圧と、が供給される。電流比較器23は、誤差電圧とセンス電流との比較をし、比較結果すなわち、誤差電圧とセンス電流との差に応じた2値信号Icを生成する。発振器24は、所定のクロック波形を有するセット信号SETを生成する。フリップフロップ回路25には、リセット端子を介して2値信号Icが供給され、セット端子を介してセット信号SETが供給される。フリップフロップ回路25は、セット信号SETがハイレベルのときにハイレベルのパルス幅変調信号PWMを生成する。ゲート制御回路20には、パルス幅変調信号PWMと、電流方向検出回路10の検出結果すなわち、逆流電流が検出されたか否かを示す電流方向信号ICSと、が供給される。ゲート制御回路20は、パルス幅変調信号PWMに基づいて、第1スイッチングトランジスタM1をオン又はオフさせる第1ゲート信号GS1と、第2スイッチングトランジスタM2をオン又はオフさせる第2ゲート信号GS2と、を生成する。また、ゲート制御回路20は、電流方向検出回路10により逆流電流が検出されると、第2スイッチングトランジスタM2をオフさせる第2ゲート信号GS2を生成する。すなわち、図1では、第2スイッチングトランジスタM2が電流方向を検出するために監視されるトランジスタ以下、監視対象トランジスタである。第1スイッチングトランジスタM1は、ハイサイドスイッチングトランジスタである。第1スイッチングトランジスタM1は、一端が入力端子IN第1電源電位に接続され、他端がインダクタLに接続される。第1スイッチングトランジスタM1には、入力電圧Vinと、第1ゲート信号GS1と、が供給される。第1スイッチングトランジスタM1は、第1ゲート信号GS1に応じてオン又はオフする。第1スイッチングトランジスタM1は、例えばpMOSpositivechannelMetalOxideSemiconductorトランジスタである。第2スイッチングトランジスタM2は、ロウサイドスイッチングトランジスタである。第2スイッチングトランジスタM2は、一端が低位電源第2電源電位に接続され、他端がインダクタL及び第1スイッチングトランジスタM1の第2端に接続される。第2スイッチングトランジスタM2には、低位電源の電源電圧例えば、接地端子のグラウンド電圧と、第2ゲート信号GS2と、が供給される。第2スイッチングトランジスタM2は、第2ゲート信号GS2に応じてオン又はオフする。第2スイッチングトランジスタM2は、例えばnMOSnegativechannelMetalOxideSemiconductorトランジスタである。インダクタLの第1端は、第1スイッチングトランジスタM1の他端と、第2スイッチングトランジスタM2の他端と、電流方向検出回路10と、に接続される。インダクタLの第2端は、キャパシタCと、出力端子OUTと、に接続される。インダクタLには、第1スイッチングトランジスタM1又は第2スイッチングトランジスタM2の出力信号が供給され、出力信号に応じたインダクタ電流が流れる。インダクタ電流が流れると、インダクタLの第2端の電圧出力電圧Voutが、出力端子OUTを介してDC-DCコンバータ1の外部へ出力される。電流方向検出回路10は、第2スイッチングトランジスタM2すなわち、監視対象トランジスタの一端であるソース端及び他端であるドレイン端と、第2スイッチングトランジスタM2をオン又はオフさせるゲート制御回路20と、接続される。電流方向検出回路10には、第2スイッチングトランジスタM2のソース端側のソース電圧Vs及びドレイン端側のドレイン電圧Vdと、第2ゲート信号GS2と、基準電圧Vrefと、が供給される。電流方向検出回路10は、第2スイッチングトランジスタM2がオフのときにサンプリングモードで動作し、第2スイッチングトランジスタM2がオンのときに検出モードで動作する。電流方向検出回路10は、検出モードにおいて、監視対象トランジスタのソース端とドレイン端との間に流れる電流の電流方向を検出する。本発明の実施形態の電流方向検出回路の構成について説明する。図2は、本発明の実施形態のサンプリングモードで動作する電流方向検出回路10の構成図である。図3は、本発明の実施形態の検出モードで動作する電流方向検出回路10の構成図である。電流方向検出回路10は、監視対象トランジスタに供給されるゲート信号以下、監視対象ゲート信号GCSに応じて、検出モードの動作とサンプリングモードの動作とが交互に繰り返される。図2に示すように、電流方向検出回路10は、監視増幅器11と、第1オフセット補償キャパシタ12aと、第2オフセット補償キャパシタ12bと、スイッチ13a~13dと、バッファ14と、監視比較器15と、を備える。サンプリングモードでは、スイッチ13a~13dはオンする。スイッチ13a~13dは、ゲート制御回路20により生成される監視対象ゲート信号GSCに応じて電流方向検出回路10内の信号経路を切り替える。スイッチ13a及び13bには、監視対象ゲート信号GCSが供給される。図1の降圧型DC-DCコンバータの場合には、監視対象ゲート信号GCSは第2ゲート信号GS2である。スイッチ13c及び13dには、バッファ14を介して監視対象ゲート信号GCSが供給される。スイッチ13a~13dは、監視対象トランジスタがオフのときの監視対象ゲート信号GSCに基づいてオンし、監視対象トランジスタがオンのときの監視対象ゲート信号GSCに基づいてオフする。これにより、電流方向検出回路10は、監視対象トランジスタがオフのときにサンプリングモードで動作し、監視対象トランジスタがオンのときに検出モードで動作する。図2のサンプリングモードでは、スイッチ13a~13dは、監視対象トランジスタがオフのときの監視対象ゲート信号GCSに基づいて、第1ループ回路L1及び第2ループ回路L2を形成し、第1ループ回路L1及び第2ループ回路L2に共通の基準電圧Vrefを供給する。第1ループ回路L1は、監視増幅器11と第1オフセット補償キャパシタ12aとを含む。第2ループ回路L2は、監視増幅器11と第2オフセット補償キャパシタ12bとを含む。監視増幅器11には、第1入力端子IN1を介して監視対象トランジスタのソース電圧Vsが供給され、第2入力端子IN2を介して監視対象トランジスタのドレイン電圧Vdが供給される。監視増幅器11は、ソース電圧Vsを増幅して第1増幅電圧V1を生成し、ドレイン電圧Vdを増幅して第2増幅電圧V2を生成する。第1オフセット補償キャパシタ12a及び第2オフセット補償キャパシタ12bは、それぞれ、監視増幅器11の出力端子と監視比較器15の入力端子との間に設けられる。第1オフセット補償キャパシタ12aには、第1増幅電圧V1と、基準電圧Vrefと、が供給され、第1増幅電圧V1と基準電圧Vrefとの差に相当する第1電荷Q1がチャージされる。第2オフセット補償キャパシタ12bには、第2増幅電圧V2と、基準電圧Vrefと、が供給され、第2増幅電圧V2と基準電圧Vrefとの差に相当する第2電荷Q2がチャージされる。すなわち、第1オフセット補償キャパシタ12a及び第2オフセット補償キャパシタ12bには、それぞれ、監視比較器15の2つの入力端子へと入力される信号経路に存在するオフセット電圧を打ち消す第1電荷Q1及び第2電荷Q2がチャージされる。第1オフセット補償キャパシタ12aに第1電荷Q1がチャージされ、第2オフセット補償キャパシタ12bに第2電荷Q2がチャージされ続けている間はすなわち、サンプリングモードでは、監視比較器15は、電流方向信号ICSを出力しないように設定される。なお、サンプリングモードにおいて、ゲート制御回路20が、監視比較器15が出力した電流方向信号ICSを使用しないように設定されても良い。図3の検出モードでは、スイッチ13a~13dは、監視対象トランジスタがオンのときの監視対象ゲート信号GCSに基づいて、第1ループ回路及び第2ループ回路を解消し、比較回路Cを形成する。比較回路Cは、監視増幅器11と、第1オフセット補償キャパシタ12aと、第2オフセット補償キャパシタ12bと、監視比較器15とを含む。監視増幅器11には、第1入力端子IN1を介して第2スイッチングトランジスタの他端側の電圧であるドレイン電圧Vdが供給され、第2入力端子IN2を介して第2スイッチングトランジスタの一端側の電圧であるソース電圧Vsが供給される。監視増幅器11は、ドレイン電圧Vdを増幅して第1増幅電圧V1を生成し、ソース電圧Vsを増幅して第2増幅電圧V2を生成する。監視比較器15は、監視対象トランジスタがオンのときに動作する。監視比較器15には、第1オフセット補償キャパシタ12aを介して第1入力信号V1 ́が供給され、第2オフセット補償キャパシタ12bを介して第2入力信号V2 ́が供給される。監視比較器15は、監視比較器15の比較用入力信号である第1入力信号V1 ́すなわち、第1オフセット補償キャパシタ12aを介して入力される信号及び第2入力信号V2 ́すなわち、第2オフセット補償キャパシタ12bを介して入力される信号の比較をし、比較結果すなわち、第1入力信号V1 ́と第2入力信号V2 ́との差に応じた2値の電流方向信号ICSをゲート制御回路20へ出力する。電流方向信号ICSは、監視対象トランジスタのソース端とドレイン端との間に流れる電流の電流方向を示す信号である。監視比較器15の2つの入力端子には、それぞれ、所定のオフセット電圧が存在する場合がある。しかしながら、第1入力信号V1 ́及び第2入力信号V2 ́は、それぞれ、第1電荷Q1がチャージされた第1オフセット補償キャパシタ12a及び第2電荷Q2がチャージされた第2オフセット補償キャパシタ12bを介して入力される。従って、第1入力信号V1 ́及び第2入力信号V2 ́は、それぞれ、監視増幅器11の出力である第1増幅電圧V1及び第2増幅電圧V2から、第1オフセット補償キャパシタ12a及び第2オフセット補償キャパシタ12bで第1電荷Q1及び第2電荷Q2に対応する電圧が増加する。上記のとおり、第1電荷Q1及び第2電荷Q2は、監視比較器15のオフセット電圧を打ち消す。これにより、第1入力信号V1 ́及び第2入力信号V2 ́は、それぞれ、監視電圧Vbと略等しい。すなわち、監視比較器15には、オフセット電圧が補償された比較用入力信号が供給される。監視比較器15は、オフセット電圧が補償された第1入力信号V1 ́及び第2入力信号V2 ́の比較をし、比較結果すなわち、第1入力信号V1 ́と第2入力信号V2 ́との差に応じた電流方向信号ICSをゲート制御回路20へ出力する。電流方向信号ICSは、第1入力信号V1 ́が第2入力信号V2 ́より大きいときは1であり、第1入力信号V1 ́が第2入力信号V2 ́以下のときは0である。第1入力信号V1 ́が第2入力信号V2 ́以下であることは、インダクタLにインダクタ電流が流れたことを意味する。第1入力信号V1 ́が第2入力信号V2 ́より大きいことは、インダクタLに逆流電流が流れたことを意味する。すなわち、監視比較器15は、インダクタLにインダクタ電流が流れたときは0を出力し、インダクタLに逆流電流が流れたときは1を出力する。電流方向信号ICSが0のときは、ゲート制御回路20は、パルス幅変調信号PWMに基づいて第1ゲート信号GS1及び第2ゲート信号GS2を生成することにより、第1スイッチングトランジスタM1及び第2スイッチングトランジスタM2を交互にオンさせる。これにより、入力電圧Vinが出力電圧Voutに変換される。電流方向信号ICSが1のときすなわち、第1オフセット補償キャパシタ12aを介して入力される信号が、第2オフセット補償キャパシタ12bを介して入力される信号より大きい場合は、ゲート制御回路20は、第2スイッチングトランジスタM2をオンにするゲート信号GS2の出力を中止し、第2スイッチングトランジスタM2をオフにするゲート信号GS2を出力する。すなわち、ゲート制御回路20は、第2スイッチングトランジスタM2すなわち、監視対象トランジスタをオフさせる。これにより、インダクタLに流れる逆流電流を最小限に留めることができる。本発明の実施形態の電流方向検出回路の作用効果について説明する。図4は、本発明の実施形態の電流方向検出回路10を用いたときの信号波形図である。図5は、本発明の実施形態の電流方向検出回路10を用いたときのオフセット電圧及び出力精度誤差のシミュレーション結果のグラフである。図4に示すように、第1ゲート信号GS1がハイ且つ第2ゲート信号GS2がロウの第1期間φ1の前半部では、スイッチ制御信号SWがハイであるので、スイッチ13a~13dがオンする。すなわち、第1期間φ1の前半部では、電流方向検出回路10は、図2のサンプリングモードで動作する。次いで、第1ゲート信号GS1がハイからロウに変わると、スイッチ制御信号SWがロウに変わるので、スイッチ13a~13dがオフする。すなわち、第1ゲート信号GS1がロウ且つ第2ゲート信号GS2がロウの第1期間φ1の後半部では、電流方向検出回路10は、図3の検出モードで動作する。次いで、第1ゲート信号GS1及び第2ゲート信号GS2がロウからハイに変わると、第2期間φ2が始まる。第2期間φ2では、スイッチ制御信号SWがロウであるので、スイッチ13a~13dがオフする。すなわち、第2期間φ2では、電流方向検出回路10は、図3の検出モードで動作する。すなわち、スイッチ13a~13dは、第1ゲート信号GS1及び第2ゲート信号GS2の少なくとも1つに基づいて、第1ループ回路L1及び第2ループ回路L2を形成するサンプリングモードと、比較回路を形成する検出モードとを切り替える。図5において、横軸は監視比較器15のオフセット電圧を示し、縦軸はオフセット電圧に起因する監視比較器15の閾値の変化量を表す出力精度誤差を示す。図5から、本発明の実施形態の電流方向検出回路を用いることにより、オフセット電圧が±20mVの場合であっても、出力精度誤差が0.4[μV]という極めて小さい値に抑えられることが分かる。監視比較器15のオフセット電圧を補正するためには、オフセット補正回路を用いる方法もある。しかしながら、オフセット補正回路は、一般に、レジスタ及びフューズ等の比較的大きな回路部品で構成される。従って、電流方向検出回路10の回路サイズが増加する。また、フューズを利用するためには、フューズを切断してオフセット電圧が補正されたか否かをテストする必要がある。その結果、電流方向検出回路10の製造コストが増加する。これに対して、本実施形態によれば、電流方向検出回路10は、監視対象トランジスタの両端と、監視対象トランジスタをオン又はオフさせるゲート制御回路20と、接続可能であり、監視対象トランジスタがオンのときに監視対象トランジスタに接続されたインダクタLに流れる電流の方向を検出し、検出結果を示す電流方向信号ICSをゲート制御回路20に出力する。一方、電流方向検出回路10は、監視対象トランジスタがオフのときにオフセット補正を行う。従って、一般的なオフセット補正回路を用いることなく、監視対象トランジスタに流れる電流の方向を高精度に検出することができる。その結果、電流方向検出回路10の回路サイズ及び製造コストの増加を最小限に留めながら、逆流電流の検出精度を改善することができる。本発明の実施形態の変形例について説明する。図6は、本発明の実施形態の変形例のDC-DCコンバータ1の概略図である。図1は、電流方向検出回路10が第2スイッチングトランジスタM2の両端に接続される降圧型DC-DCコンバータを示す。一方、図6は、電流方向検出回路10が第1スイッチングトランジスタM1の両端に接続される昇圧型DC-DCコンバータである。昇圧型DC-DCコンバータでは、監視対象ゲート信号GSCは、第1ゲート信号GS1である。なお、電流方向検出回路10は、ヒステリシス制御型DC-DCコンバータにも適用可能である。この場合には、誤差増幅器22に代えて、本発明の実施形態の電流方向検出回路10が用いられる。これにより、複数のヒステリシス制御型DC-DCコンバータが用いられる場合において、全てのヒステリシス制御型DC-DCコンバータに一般的なオフセット補正回路を設けることなく、逆流電流を検出することができる。その結果、回路規模が大幅に縮小し、且つ、複数のヒステリシス制御型DC-DCコンバータの出力信号間のバラツキを抑えられる。なお、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化される。また、上述した実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明が形成可能である。例えば、上述した実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。