ソース端子同士が接続された第1MOSトランジスタ及び第2MOSトランジスタからなる差動対を有する差動増幅回路と、前記第1MOSトランジスタ及び前記第2MOSトランジスタのうちの少なくとも一方のゲート端子に入力される入力信号に応じた電圧を、前記入力信号が入力されたMOSトランジスタのバルク端子に印加する電圧印加回路と、を備える増幅器。前記第1MOSトランジスタ及び前記第2MOSトランジスタは、n型MOSトランジスタであり、前記電圧印加回路は、前記入力信号がハイレベルのときに前記バルク端子に印加する電圧よりも低い電圧を、前記入力信号がローレベルのときに前記バルク端子に印加する、請求項1に記載の増幅器。前記第1MOSトランジスタ及び前記第2MOSトランジスタは、p型MOSトランジスタであり、前記電圧印加回路は、前記入力信号がハイレベルのときに前記バルク端子に印加する電圧よりも高い電圧を、前記入力信号がローレベルのときに前記バルク端子に印加する、請求項1に記載の増幅器。前記電圧印加回路は、信号の振幅を増幅する振幅増幅回路と、前記振幅増幅回路から出力された信号の直流電圧を所定の直流電圧に変換するレベルシフト回路と、を備える請求項1乃至3のいずれか1項に記載の増幅器。前記振幅増幅回路は、差動増幅により信号の振幅を増幅し、前記レベルシフト回路は、ソースフォロワ回路を備える、請求項4に記載の増幅器。前記電圧印加回路は、前記入力信号が入力されたMOSトランジスタのドレイン端子から出力された出力信号を受信する、請求項1乃至5のいずれか1項に記載の増幅器。ソース端子同士が接続された2石のMOSトランジスタからなる差動対を有し、多段接続された複数の差動増幅回路と、前記複数の差動増幅回路のうち、いずれか1個の差動増幅回路の差動対を構成している少なくとも1石のMOSトランジスタのゲート端子に入力される入力信号に応じた電圧を、前記複数の差動増幅回路の差動対それぞれを構成している少なくとも1石のMOSトランジスタのバルク端子に印加する電圧印加回路と、を備える増幅器。請求項1乃至7のいずれか1項に記載の増幅器を複数備える多段増幅器。特許文献1の回路では、出力信号の立ち上がり立ち下がり時間は、差動増幅器を構成するトランジスタの特性に依存していた。このため、遷移時間を十分に短縮することができないおそれがあった。本発明は、上記の事情に鑑みてなされたもので、MOSトランジスタを有する増幅器の立ち上がり立ち下がり時間を短縮することを目的とする。上記目的を達成するため、本発明の増幅器は、ソース端子同士が接続された第1MOSトランジスタ及び第2MOSトランジスタからなる差動対を有する差動増幅回路と、前記第1MOSトランジスタ及び前記第2MOSトランジスタのうちの少なくとも一方のゲート端子に入力される入力信号に応じた電圧を、前記入力信号が入力されたMOSトランジスタのバルク端子に印加する電圧印加回路と、を備える。本発明によれば、MOSトランジスタのバルク端子に所定の電圧を印加することで、基板バイアス効果を利用することができる。このため、MOSトランジスタを有する増幅器の立ち上がり立ち下がり時間を短縮することができる。以下、本発明の実施形態を、図面を参照しつつ詳細に説明する。第1の実施形態本実施形態に係る多段増幅器10は、図1に示されるように、入力信号Viと入力信号Vi-との差分を増幅して、出力信号Voと出力信号Vo-との差分として出力する差動増幅器である。この多段増幅器10の入力信号Vi、Vi-及び出力信号Vo、Vo-は、電圧信号である。多段増幅器10は、多段接続された複数の増幅器20と増幅器30とを有している。増幅器20は、図2に示されるように、入力信号Vi1と入力信号Vi2との差分を増幅して、出力信号Vo1と出力信号Vo2との差分として出力する差動増幅器である。この増幅器20の入力信号Vi1、Vi2及び出力信号Vo1、Vo2は、電圧信号である。増幅器20は、差動増幅回路21及び電圧印加回路22を有している。差動増幅回路21は、増幅器20による信号の増幅を行うための回路である。この差動増幅回路21は、一般的に広く知られている差動増幅回路と同様の構成を有している。具体的には、差動増幅回路21は、抵抗R1、R2、n型MOSトランジスタTr1及びn型MOSトランジスタTr2からなる差動対Dp、並びに定電流源Icを有している。なお、以下ではn型MOSトランジスタTr1及びn型MOSトランジスタTr2を、単にトランジスタTr1及びトランジスタTr2と表記する。トランジスタTr1及びトランジスタTr2のソース端子は、相互に接続されている。また、トランジスタTr1、Tr2のソース端子に流れる電流の和は、定電流源Icによって一定となっている。トランジスタTr1のゲート端子には、入力信号Vi1の信号電圧が印加される。また、トランジスタTr2のゲート端子には、入力信号Vi2の信号電圧が印加される。トランジスタTr1のドレイン端子には、抵抗R1を介して電圧VDDの電源から電流が供給される。このトランジスタTr1のドレイン電圧は、出力信号Vo1として出力される。また、トランジスタTr2のドレイン端子には、抵抗R2を介して電圧VDDの電源から電流が供給される。このトランジスタTr2のドレイン電圧は、出力信号Vo2として出力される。トランジスタTr1、Tr2のバルク端子は、電圧印加回路22に接続される。電圧印加回路22は、入力信号Vi1、Vi2を受信し、これらの信号に基づいて、トランジスタTr1、Tr2のバルク端子に所定の電圧を印加する。電圧印加回路22は、振幅増幅回路221及びレベルシフト回路222を有している。振幅増幅回路221は、入力信号Vi1、Vi2それぞれの振幅を増幅して、入力信号Vi1、Vi2それぞれと同位相の信号をレベルシフト回路222へ送信する。振幅増幅回路221は、例えば、差動増幅回路から構成される。レベルシフト回路222は、例えば、ソースフォロワ回路ドレイン接地増幅回路を含んで構成される。レベルシフト回路222は、振幅増幅回路221から送信された信号のバイアス電圧を所定のバイアス電圧に変換して、トランジスタTr1、Tr2のバルク端子に印加する。以上により、トランジスタTr1のバルク端子には、入力信号Vi1に応じた電圧が印加される。また、トランジスタTr2のバルク端子には、入力信号Vi2に応じた電圧が印加される。増幅器30は、差動増幅回路31及び電圧印加回路22を有している。増幅器30及び差動増幅回路31は、増幅器20及び差動増幅回路21と同様の構成を有するが、多段増幅器10の出力インピーダンスが所定の値になるように設計される。この出力インピーダンスは、例えば50Ωである。続いて、トランジスタTr1、Tr2それぞれのゲート端子及びバルク端子に印加される電圧信号について説明する。図3には、入力信号Vi2の位相が入力信号Vi1の位相と180度異なる場合に、ゲート端子及びバルク端子に印加される電圧信号が示されている。トランジスタTr1のゲート端子に印加される入力信号Vi1は、太い実線で示されるように、ハイレベルの電圧VH及びローレベルの電圧VLへ交互に遷移する。この遷移とほぼ同期して、トランジスタTr1のバルク端子に印加される電圧信号Vib1は、太い実線で示されるように、ハイレベル及びローレベルへ交互に遷移する。ゲート端子にハイレベルの電圧VHが印加されるときに、バルク端子に印加される電圧信号はハイレベルになる。一方、ゲート端子にローレベルの電圧VLが印加されるときに、バルク端子に印加される電圧信号はローレベルになる。なお、トランジスタTr2のバルク端子に印加される電圧信号Vib2は、太い破線で示されるように、電圧信号Vib1と位相が180度異なる信号となる。このようにバルク端子に印加される電圧が変動すると、基板バイアス効果により、トランジスタTr1、Tr2の閾値電圧が変動する。基板バイアス効果は、MOSトランジスタのソース-バルク間電圧の変動により、閾値電圧が変動する現象である。この基板バイアス効果によれば、MOSトランジスタのソース-バルク間電圧が低くなると、閾値電圧は低くなる。一方、MOSトランジスタのソース-バルク間電圧が高くなると、閾値電圧は高くなる。ここで、トランジスタTr1のソース電圧は固定値であり、ソース-バルク間電圧は正の値である。このため、トランジスタTr1のバルク電圧が低くなると、トランジスタTr1のソース-バルク間電圧が高くなる。したがって、トランジスタTr1の閾値電圧は高くなる。一方、トランジスタTr1のバルク電圧が高くなると、トランジスタTr1の閾値電圧は低くなる。また、トランジスタTr2のバルク電圧及び閾値電圧は、トランジスタTr1のバルク電圧及び閾値電圧と同様の関係にある。続いて、入力信号Vi1とトランジスタTr1の閾値電圧との関係を、図4を用いて説明する。図4に示される線Laは、バルク端子に一定の電圧が印加された場合の閾値電圧の変化を示している。一定の電圧は、例えばバルク端子とソース端子とが短絡されたときのバルク電圧である。また、線Lbは、電圧印加回路22によって、図3に示されるように周期的に変化する電圧がバルク端子に印加された場合の閾値電圧の変化を示している。入力信号が電圧VL~電圧VHの範囲で遷移する場合に、線Laは、電圧VL2と閾値電圧T1により規定される点P1、電圧VBIASと閾値電圧T2により規定される点P2、及び電圧VH2と閾値電圧T3により規定される点P3を通る。また、入力信号Vi1が電圧VL~電圧VHの範囲で遷移する場合に、線Lbは、電圧VL2と閾値電圧T4により規定される点P4、電圧VBIASと閾値電圧T5により規定される点P5、及び電圧VH2と閾値電圧T6により規定される点P6を通る。なお、線Lbに示されるように、基板バイアス効果によって、入力信号の電圧値が電圧VL2であるときの閾値電圧は、入力信号の電圧値が電圧VH2であるときの閾値電圧よりも高い値になっている。続いて、図4の線La及び線Lbそれぞれの場合について、MOSトランジスタの立ち上がり立ち下がり特性を、図5の模式図を用いて説明する。図5において、横軸は入力信号を示し、縦軸はMOSトランジスタのドレイン電流を示す。このドレイン電流は、出力信号の信号電圧に対応する電流である。また、図5に示される右上がりの破線D1~D6それぞれは、閾値電圧T1~T6それぞれを固定した場合における入力信号とドレイン電流との関係を示す。まず、線Laに示された場合のMOSトランジスタの立ち上がり立ち下がり特性について説明する。線La上の点P1は、電圧VL2及び閾値電圧T1により規定された。したがって、MOSトランジスタのゲート端子に電圧VL2が印加された場合のドレイン電流は、入力信号が電圧VL2であるときに破線D1で示される値である。この値は、点P1oに示されるように、電流I1である。点P1に対応する点P1oと同様に、点P2、P3に対応する点P2o、P3oを求め、これらの点を結んだ線が太線Baである。したがって、入力信号が電圧VL2~電圧VH2間を遷移する場合に、ドレイン電流は、太線Baに示される特性を有する。次に、線Lbに示された特性を有するトランジスタTr1の立ち上がり立ち下がり特性について説明する。線Lb上の点P4~P6に対応する点P4o~P6oを求め、これらの点を結んだ線が太線Bbである。したがって、入力信号Vi1が電圧VL2~電圧VH2間を遷移する場合に、トランジスタTr1のドレイン電流は、太線Bbに示される特性を有する。このように、太線Bbは、太線Baよりも急峻な立ち上がり立ち下がり特性を有する。また、太線Bbにより示される特性を有するトランジスタTr1と同様に、トランジスタTr2も急峻な立ち上がり立ち下がり特性を有する。これにより、トランジスタTr1、Tr2のドレイン電流は、0mAと定電流源Icにより規制される電流値との間を短時間で遷移し、出力信号Vo1、Vo2も短時間で目標値に到達する。以上説明したように、本実施形態に係る増幅器20は、トランジスタTr1、Tr2のバルク端子に所定の電圧を印加する電圧印加回路22を有する。これにより、トランジスタTr1、Tr2の基板バイアス効果を利用して、増幅器20の立ち上がり立ち下がり時間を短縮することができる。また、入力信号Vi1、Vi2がローレベルのときに電圧印加回路22がバルク端子に印加する電圧は、入力信号Vi1、Vi2がハイレベルのときのものよりも低い。これにより、入力信号Vi1、Vi2がローレベルのときのトランジスタTr1、Tr2の閾値電圧は、入力信号Vi1、Vi2がハイレベルのときのものよりも高くなる。したがって、入力信号Vi1、Vi2がハイレベルの電圧VHからローレベルの電圧VLへ遷移するときには閾値電圧が高くなり、ドレイン電流は急峻に立ち下がる。すなわち、出力信号Vo1、Vo2は、短時間で立ち上がる。一方、入力信号Vi1、Vi2がローレベルの電圧VLからハイレベルの電圧VHへ遷移するときには閾値電圧が低くなり、ドレイン電流は急峻に立ち上がる。すなわち、出力信号Vo1、Vo2は、短時間で立ち下がる。また、電圧印加回路22は、振幅増幅回路221及びレベルシフト回路222を備える。これにより、電圧印加回路22により受信された信号に基づいて、所望の電圧を生成することができる。また、電圧印加回路22は、振幅増幅回路221として差動増幅回路を備え、レベルシフト回路としてソースフォロワ回路を備える。差動増幅回路及びソースフォロワ回路はともに簡易に組み立て形成できるため、増幅器20の設計を容易なものとすることができる。また、多段増幅器10は、増幅器20を複数備える。増幅器20それぞれの立ち上がり立ち下がり時間が短縮されるため、多段増幅器10の立ち上がり立ち下がり時間を短縮することができる。また、増幅器20それぞれの特性を調整することができる。第2の実施形態続いて、第2の実施形態について、上述の第1の実施形態との相違点を中心に説明する。なお、上記実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略又は簡略する。本実施形態に係る多段増幅器11は、図6に示されるように、増幅器23、多段接続された複数の増幅器20、及び増幅器30を有している。増幅器23は、多段接続された複数の差動増幅回路21、及び電圧印加回路22を有している。この電圧印加回路22は、入力信号Vi、Vi-を受信して、これらの信号に基づく所定の電圧を生成する。そして、電圧印加回路22は、複数の差動増幅回路21それぞれのMOSトランジスタのバルク端子に、所定の電圧を印加する。すなわち、増幅器23は、多段接続された複数の増幅器20のうち、電圧印加回路22を共通化したものに等しい。以上のように構成することにより、多段増幅器11は、第1の実施形態に係る多段増幅器10よりも素子数を削減することができ、消費電力を低減することができる。また、集積回路上に小面積の多段増幅器11を形成することができる。第3の実施形態続いて、第3の実施形態について、上述の第1の実施形態との相違点を中心に説明する。なお、上記実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略又は簡略する。本実施形態に係る多段増幅器12は、図7に示されるように、多段差動増幅回路24、差動増幅回路31、及び電圧印加回路22を有している。多段差動増幅回路24は、多段接続された差動増幅回路21から構成されている。電圧印加回路22は、入力信号Vi、Vi-を受信する。また、電圧印加回路22は、複数の差動増幅回路21及び差動増幅回路31を構成しているMOSトランジスタのバルク端子に接続され、これらのバルク端子に所定の電圧を印加する。すなわち、多段増幅器12は、第1の実施形態に係る多段増幅器10が有した電圧印加回路22をすべて共通化した構成を有している。これにより、多段増幅器12は、素子数を削減することができ、消費電力を低減することができる。また、集積回路上に小面積の多段増幅器12を形成することができる。第4の実施形態続いて、第4の実施形態について、上述の第1の実施形態との相違点を中心に説明する。なお、上記実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略又は簡略する。本実施形態に係る増幅器40は、図8に示されるように、p型MOSトランジスタTr3、Tr4を備える点で、第1の実施形態に係る増幅器20と相違している。増幅器40は、差動増幅回路41及び電圧印加回路42を有している。差動増幅回路41は、差動増幅のための回路構成を有している。具体的には、差動増幅回路41は、抵抗R1、R2、p型MOSトランジスタTr3及びp型MOSトランジスタTr4からなる差動対Dq、並びに定電流源Icを有している。p型MOSトランジスタTr3、Tr4のソース端子は、相互に接続されている。また、p型MOSトランジスタTr3のゲート端子には、入力信号Vi1の信号電圧が印加される。p型MOSトランジスタTr4のゲート端子には、入力信号Vi2の信号電圧が印加される。p型MOSトランジスタTr3のドレイン電圧は、出力信号Vo1として出力される。また、p型MOSトランジスタTr4のドレイン電圧は、出力信号Vo2として出力される。p型MOSトランジスタTr3、Tr4のバルク端子は、電圧印加回路42に接続されている。電圧印加回路42は、入力信号Vi1、Vi2に基づいて、p型MOSトランジスタTr3、Tr4それぞれのバルク端子に所定の電圧を印加する。この電圧印加回路42は、振幅増幅回路421及びレベルシフト回路422を有している。振幅増幅回路421は、入力信号Vi1、Vi2それぞれの振幅を増幅して、入力信号Vi1、Vi2それぞれと逆位相の信号をレベルシフト回路422へ送信する。レベルシフト回路422は、振幅増幅回路421から送信された信号のバイアス電圧を所定のバイアス電圧に変換して、p型MOSトランジスタTr3、Tr4のバルク端子に印加する。以上により、p型MOSトランジスタTr3のバルク端子には、入力信号Vi1に応じた電圧が印加される。また、p型MOSトランジスタTr4のバルク端子には、入力信号Vi2に応じた電圧が印加される。続いて、p型MOSトランジスタTr3、Tr4それぞれのゲート端子及びバルク端子に印加される電圧信号について、図9を用いて説明する。図9の上部に示される入力信号Vi1、Vi2の推移は、第1の実施形態に係るものと同様である。p型MOSトランジスタTr3のバルク端子に印加される電圧信号Vib3は、図9下部の太い実線で示されるように、ハイレベル及びローレベルへ交互に遷移する。この電圧信号Vib3の位相は、入力信号Vi1の位相と180度異なっている。すなわち、ゲート端子にハイレベルの電圧VHが印加されるときに、バルク端子に印加される電圧信号はローレベルになる。一方、ゲート端子にローレベルの電圧VLが印加されるときに、バルク端子に印加される電圧信号はハイレベルになる。なお、p型MOSトランジスタTr4のバルク端子に印加される電圧信号Vib4は、太い破線で示されるように、電圧信号Vib3と位相が180度異なる信号となる。このようにバルク端子に印加される電圧が変動すると、基板バイアス効果により、p型MOSトランジスタTr3、Tr4の閾値電圧が変動する。この変動は、第1の実施形態に係るものと同様となるため、p型MOSトランジスタTr3、Tr4は、急峻な立ち上がり立ち下がり特性を有する。したがって、増幅器40の立ち上がり立ち下がり時間を短縮することができる。以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。例えば、第1の実施形態に係る電圧印加回路22は、入力信号Vi1、Vi2を受信したが、図10に示されるように、出力信号Vo1、Vo2を受信して所定の電圧を生成してもよい。この場合、トランジスタTr1のバルク端子には、出力信号Vo1に応じた電圧が印加される。また、トランジスタTr2のバルク端子には、入力信号Vi2に応じた電圧が印加される。そして、増幅器20は、電圧印加回路22に正又は負のフィードバックをかけることができ、安定して信号を増幅することができる。例えば、第2及び第3の実施形態に係る電圧印加回路22は、入力信号Vi、Vi-を受信したが、出力信号Vo、Vo-を受信して所定の電圧を生成してもよい。この場合、安定して信号を増幅することができる。また、第4の実施形態に係る電圧印加回路42は、入力信号Vi1、Vi2に代えて、出力信号Vo1、Vo2を受信してもよい。例えば、電圧印加回路22は、差動対Dpを構成する双方のMOSトランジスタのバルク端子に所定の電圧を印加したが、これに限られず、いずれか一方のMOSトランジスタのバルク端子に所定の電圧を印加してもよい。例えば、入力信号Vi2が接地されている場合には、トランジスタTr1のバルク端子のみに所定の電圧を印加してもよい。この場合、上記実施形態に係る場合よりも配線を削減し、構成を簡略化することができる。例えば、差動増幅回路21、31、振幅増幅回路221、差動増幅回路41及び振幅増幅回路421は、制限増幅回路であってもよい。例えば、第4の実施形態に係る複数の増幅器40を縦続接続して、多段増幅器を構成してもよい。また、この多段増幅器の電圧印加回路42を、複数の差動増幅回路41で共通化してもよい。すなわち、1個の電圧印加回路42から複数の差動増幅回路41へ電圧信号が送信される構成としてもよい。本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。つまり、本発明の範囲は、実施形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。