"第1の光導波層を含む第1の半導体積層部、及び第2の光導波層を含む第2の半導体積層部が半導体基板の主面上において所定方向に並んで形成された基板生産物の前記第1及び第2の半導体積層部上に、前記所定方向に延びるパターンを含む第1のマスクを形成し、該第1のマスクを介して前記第1及び第2の半導体積層部をエッチングすることによりストライプメサ構造を形成するメサ形成工程と、前記第2の半導体積層部の前記ストライプメサ構造を覆う第2のマスクを形成したのち、前記第2のマスクを用いて前記第1の半導体積層部の前記ストライプメサ構造の両側面を埋込半導体によって選択的に埋め込む第1の埋込工程と、前記基板生産物上に樹脂を塗布し、該樹脂によって前記第2の半導体積層部の前記ストライプメサ構造の両側面を埋め込む第2の埋込工程とを備え、前記第1のマスクが、前記所定方向に延びるパターンのうち前記第2の半導体積層部上に設けられた部分に対向する側縁と、前記所定方向と交差する方向に延びる端縁とを有するパターンを更に含み、前記第2のマスクが、前記所定方向において前記第1のマスクの前記端縁に対し前記第2の半導体積層部側に位置する端縁を有することを特徴とする、半導体光集積素子の製造方法。前記第2のマスクが、前記所定方向に沿った側縁を更に有することを特徴とする、請求項1に記載の半導体光集積素子の製造方法。前記埋込半導体がFeドープInPであり、前記第1の埋込工程において1,2ジクロロエタンを添加しつつ前記埋込半導体を成長させることを特徴とする、請求項1または2に記載の半導体光集積素子の製造方法。バットジョイント法によって作製される半導体光集積素子では、特許文献1に記載された素子のように、二つ以上の光素子部に形成されたストライプメサ構造の両側面を同種の埋込層例えば半絶縁性の半導体層によって埋め込むほか、異種の埋込層によって埋め込むことも考えられる。例えば、半導体レーザ素子部のストライプメサ構造の両側面を半絶縁性半導体によって埋め込み、光変調素子部のストライプメサ構造の両側面をBCB等の樹脂ポリマーによって埋め込むといった方法が考えられる。図24および図25は、このように半導体レーザ素子部および光変調器部それぞれのストライプメサ構造が異種の埋込層によって埋め込まれた構造を備える半導体光集積素子の一例を示す図である。図24は、この半導体光集積素子100の平面図である。図25aは、図24に示されるXV-XV線に沿った断面図であり、半導体光集積素子100が備える半導体レーザ素子部120の光伝搬方向に垂直な断面を示している。図25bは、図24に示されるXVI-XVI線に沿った断面図であり、半導体光集積素子100が備える光変調素子部140の光伝搬方向に垂直な断面を示している。図24および図25に示されるように、この半導体光集積素子100は、一枚のn型半導体基板110と、該n型半導体基板110の主面110a上において所定の光伝搬方向に並んで設けられた半導体レーザ素子部120および光変調素子部140とを備えている。図25aに示されるように、半導体レーザ素子部120は、上記した光伝搬方向に延びるストライプメサ構造121を有しており、このストライプメサ構造121は、主面110a上に設けられたn型半導体層下部クラッド層122と、n型半導体層122上に設けられた活性層コア層123と、活性層123上に設けられたp型半導体層上部クラッド層124とを含んでいる。ストライプメサ構造121の両側面121a及び121bは、半絶縁性半導体から成る半導体埋込領域125及び126によって埋め込まれている。半導体埋込領域125及び126の表面は絶縁膜127によって覆われている。半導体埋込領域125及び126におけるストライプメサ構造121とは反対側の側面に沿って樹脂領域130が形成されており、半導体レーザ素子部120の表面が平坦化されている。ストライプメサ構造121上には絶縁膜127の開口が形成されており、該開口を介してアノード電極128がp型半導体層124と接触している。樹脂領域130上には、アノード電極128から延びる引出配線129aが形成されており、該引出配線129a上には金属パッド129bが設けられている。n型半導体基板110の裏面110b上には、カソード電極131が設けられている。図25bに示されるように、光変調素子部140は、上記した光伝搬方向に延びるストライプメサ構造141を有しており、このストライプメサ構造141は、主面110a上に設けられたn型半導体層下部クラッド層142と、n型半導体層142上に設けられた光吸収層コア層143と、光吸収層143上に設けられたp型半導体層上部クラッド層144とを含んでいる。ストライプメサ構造141は、n型半導体層142、光吸収層143およびp型半導体層144から成る半導体積層に対して、光伝搬方向に延びる一対の溝152,153が形成されることによって形成されている。これらの溝152,153の内面上には保護膜147が形成されており、更にこの保護膜147は、溝152,153の外側に位置するp型半導体層144上にわたって形成されている。また、溝152,153は樹脂領域130によって埋め込まれており、更に樹脂領域130は、溝152,153の外側に位置する保護膜147上にわたって形成されている。ストライプメサ構造141上には、樹脂領域130および保護膜147を貫通する開口が形成されており、該開口を介してアノード電極148がストライプメサ構造141のp型半導体層144と接触している。樹脂領域130上には、アノード電極148から延びる引出配線149aが形成されており、該引出配線149a上には金属パッド149bが設けられている。n型半導体基板110の裏面110b上には、半導体レーザ素子部120と共通のカソード電極131が設けられている。図24および図25に示された半導体光集積素子100を作製する際には、まず、n型半導体基板110の主面110a上に、n型半導体層122、活性層123およびp型半導体層124を順に結晶成長させる。次に、半導体レーザ素子部120となる領域を覆うマスクをp型半導体層124上に形成し、n型半導体層122、活性層123およびp型半導体層124のうち該マスクから露出した部分を、エッチングにより除去する。そして、上記マスクを残したまま、上記エッチングにより露出した主面110a上に、n型半導体層142、光吸収層143およびp型半導体層144を順に結晶成長させる。このとき、光吸収層143の端面を活性層123の端面に直接結合させる。続いて、図26に示されるような平面形状を有するマスクMaを、p型半導体層124上およびp型半導体層144上に形成する。このマスクMaは、所定方向A1光伝搬方向に延びるパターンMa1と、一対のパターンMa2とを有する。パターンMa2は、パターンMa1のうちp型半導体層144上に設けられた部分の両側方に位置し、パターンMa1に対向する側縁Ma21と、所定方向A1と交差する方向に延びる端縁Ma22とを有する。そして、このような形状のマスクMaを介して各半導体層をエッチングすることにより、ストライプメサ構造121と、ストライプメサ構造141のための一対の溝152,153とを形成する。続いて、ストライプメサ構造141および一対の溝152,153を覆うマスクを形成し、該マスクを用いて、半導体埋込領域125,126をストライプメサ構造121の両側面121a、121b上に選択的に成長させる。ここで、図27~図30は、この工程後におけるマスクMbおよび半導体埋込領域125,126の様子を示す図である。なお、図27は、マスクMbおよび半導体埋込領域125,126を示す平面図であり、図28は図27に示されたXVII-XVII線に沿った断面図であり、図29aおよび図29bは図27に示されたXVIII-XVIII線およびXIX-XIX線にそれぞれ沿った断面図であり、図30aおよび図30bは図27に示されたXX-XX線およびXXI-XXI線にそれぞれ沿った断面図である。図27に示されるように、この例では、所定方向A1におけるマスクMbの端縁Mb1が、該方向におけるn型半導体層142、光吸収層143およびp型半導体層144の壁面145の位置すなわち図26に示されたパターンMa2の端縁Ma22の位置に対し、半導体レーザ素子部120側図の上側に位置している。このようにマスクMbを形成した場合、図28に示されるようにマスクMbが壁面145及びその近傍を覆うこととなるので、半導体埋込領域125,126と壁面145との間に隙間Bが生じてしまう。そして、半導体埋込領域125,126上からp型半導体層144上にわたって樹脂領域130を塗布形成する際、この隙間Bには樹脂材料が入り込みにくいので、樹脂領域130の表面の平坦性が損なわれる一因となる。本発明は、このような問題点に鑑みてなされたものであり、半導体領域による埋込構造を有する光素子部と、樹脂領域による埋込構造を有する光素子部とを一つの基板上に備える半導体光集積素子を製造する際に、樹脂領域の表面の平坦性を高め得る方法を提供することを目的とする。上述した課題を解決するために、本発明による半導体光集積素子の製造方法は、第1の光導波層を含む第1の半導体積層部、及び第2の光導波層を含む第2の半導体積層部が半導体基板の主面上において所定方向に並んで形成された基板生産物の第1及び第2の半導体積層部上に、所定方向に延びるパターンを含む第1のマスクを形成し、該第1のマスクを介して第1及び第2の半導体積層部をエッチングすることによりストライプメサ構造を形成するメサ形成工程と、第2の半導体積層部のストライプメサ構造を覆う第2のマスクを形成したのち、第2のマスクを用いて第1の半導体積層部のストライプメサ構造の両側面を埋込半導体によって選択的に埋め込む第1の埋込工程と、基板生産物上に樹脂を塗布し、該樹脂によって第2の半導体積層部のストライプメサ構造の両側面を埋め込む第2の埋込工程とを備え、第1のマスクが、所定方向に延びるパターンのうち第2の半導体積層部上に設けられた部分に対向する側縁と、所定方向と交差する方向に延びる端縁とを有するパターンを更に含み、第2のマスクが、所定方向において第1のマスクの端縁に対し第2の半導体積層部側に位置する端縁を有することを特徴とする。この製造方法では、メサ形成工程において使用される第1のマスクが、所定方向に延びるパターンと、該パターンのうち第2の半導体積層部上に設けられた部分に対向する側縁、および所定方向と交差する方向に延びる端縁を有するパターンとを含んでいる例えば、図26に示されたパターンMa2を参照。そして、第1の埋込工程において使用される第2のマスクが、上記所定方向において第1のマスクの端縁に対し第2の半導体積層部側に位置する端縁を有している。このような第2のマスクは、第1のマスクの端縁によって形成される半導体積層部の壁面例えば図27に示された壁面145及びその近傍を覆わない。このため、埋込半導体は該壁面上にも成長し、該壁面と埋込半導体との間には、図27に示されたような隙間Bは生じない。したがって、上述した製造方法によれば、第2の埋込工程において第2の半導体積層部のストライプメサ構造の両側面を樹脂によって埋め込む際に、樹脂領域の表面の平坦性を高めることができる。また、半導体光集積素子の製造方法は、第2のマスクが、所定方向に沿った側縁を更に有することを特徴としてもよい。埋込半導体を選択成長させる際には、半導体材料に起因する生成物がマスク上に生じる。その際、第2の半導体積層部の全体を覆うような広い面積のマスクを用いると、マスク上の生成物が増加し、埋込半導体の成長に影響を及ぼしてしまう。これに対し、第2のマスクが所定方向に沿った側縁を有するすなわち、第2の半導体積層部のうちストライプメサ構造の近傍に限定して第2のマスクを形成することによって、上述したような生成物を低減し、埋込半導体を好適に成長させることができる。また、半導体光集積素子の製造方法は、埋込半導体がFeドープInPであり、第1の埋込工程において1,2ジクロロエタンを添加しつつ埋込半導体を成長させることを特徴としてもよい。これにより、第1の半導体積層部のストライプメサ構造の両側面上、および第1のマスクの端縁によって形成される半導体積層部の壁面上に、埋込半導体を好適に成長させることができる。本発明によれば、半導体領域による埋込構造を有する光素子部と、樹脂領域による埋込構造を有する光素子部とを一つの基板上に備える半導体光集積素子を製造する際に、樹脂領域の表面の平坦性を高めることができる。以下、添付図面を参照しながら本発明による半導体光集積素子の製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。図1~図6は、本発明の一実施形態に係る製造方法により製造される半導体光集積素子1Aの構成を示す図である。図1は、半導体光集積素子1Aの平面図である。図2~図4それぞれは、図1に示されたI-I線、II-II線およびIII-III線それぞれに沿った半導体光集積素子1Aの断面図であり、光伝搬方向に沿った断面を示している。図5a、図5b、図6aおよび図6bそれぞれは、図1に示されたIV-IV線、V-V線、VI-VI線、VII-VII線それぞれに沿った半導体光集積素子1Aの断面図であり、光伝搬方向に垂直な断面を示している。図1及び図2に示されるように、本実施形態の半導体光集積素子1Aは、一枚のn型半導体基板10を備えている。n型半導体基板10は、例えばSiドープInPといったn型III-V族化合物半導体から成る。また、主面10aは、例えばIII-V族化合物半導体結晶のC面を含む。半導体光集積素子1Aは、更に、n型半導体基板10の主面10a上において所定の光伝搬方向に並んで設けられた半導体レーザ素子部20、接続用導波路部40および光変調素子部60を備えている。図5aに示されるように、半導体レーザ素子部20は、所定方向光伝搬方向に延びるストライプメサ構造21を有しており、このストライプメサ構造21は、主面10a上に設けられたn型バッファ層不図示と、n型バッファ層上に設けられたn型半導体領域22と、n型半導体領域22上に設けられたコア層23と、コア層23上に設けられたp型半導体領域24とを含んでいる。ストライプメサ構造21の高さは、例えば3.0μm~4.0μmである。n型半導体領域22は、光伝搬方向に沿って所定の周期で形成された回折格子図2を参照を有する回折格子層22aと、回折格子層22aの回折格子を埋め込むn型半導体層22bとを含んで構成されている。回折格子層22aは例えばSiドープInGaAsPといったn型III-V族化合物半導体から成り、n型半導体層22bは例えばSiドープInPといったn型III-V族化合物半導体から成る。回折格子層22aの厚さは例えば70nmであり、n型半導体層22bの厚さは例えば120nmである。コア層23は、下部光閉じ込め層および上部光閉じ込め層と、これらの光閉じ込め層の間に挟まれた活性層とを含んで構成されている。これらの層は、例えばアンドープInGaAsPから成る。下部光閉じ込め層および上部光閉じ込め層の厚さは、例えばそれぞれ50nmである。また、活性層は、例えば複数の井戸層および複数のバリア層が交互に積層された多重量子井戸MQW構造を有する。p型半導体領域24は、p型半導体層24aと、p型半導体層24a上に設けられたp型半導体層12とを含んで構成されている。p型半導体層24aは、例えばZnドープInPといったp型III-V族化合物半導体から成る。p型半導体層24aは半導体レーザ素子部20にのみ設けられ、コア層23に対するクラッドとして機能する。p型半導体層12は、図2に示されるように半導体レーザ素子部20、接続用導波路部40および光変調素子部60にわたって共通の層として設けられ、p型III-V族化合物半導体から成る。p型半導体層12は、例えばZnドープInPから成るクラッド層と、ZnドープInGaAsPから成る中間層と、ZnドープInGaAsから成るコンタクト層とを含むことができる。ストライプメサ構造21の両側面21a及び21bは、半導体埋込領域25及び26によって埋め込まれている。半導体埋込領域25及び26は、例えばFeドープInPといった半絶縁性半導体から成る。n型半導体基板10の主面10aがC面を含む場合、FeドープInPはストライプメサ構造21の両側面21a及び21b上において主に成長するので、半導体埋込領域25及び26には、側面21a及び21bに接する側面とは反対側の側面25a及び26aが形成される。これらの側面25a及び26aは、主面10aおよび側面21a,21bの双方に対して傾斜する。半導体埋込領域25及び26の表面上面および側面25a,26aは、保護膜14によって覆われている。保護膜14は、例えばSiO2、SiON若しくはSiNといった絶縁性のシリコン化合物から成る。n型半導体基板10の主面10a上には、半導体埋込領域25,26の側面25a,26aに沿って樹脂領域30が形成されており、この樹脂領域30によって半導体レーザ素子部20の表面が平坦化されている。樹脂領域30は、例えばALポリマー旭硝子株式会社製、ベンゾシクロブテンBenzocyclobutene;BCB、またはポリイミドから成る。図4に示されるように、この樹脂領域30は、半導体レーザ素子部20、接続用導波路部40および光変調素子部60にわたって共通の樹脂領域として設けられる。ストライプメサ構造21上には保護膜14の開口が形成されており、該開口内にはp型オーミック金属膜28aが設けられている。また、p型オーミック金属膜28a上には配線電極用金属膜28bが設けられており、この配線電極用金属膜28bは、ストライプメサ構造21上から樹脂領域30上にわたって形成されている。樹脂領域30上に設けられた配線電極用金属膜28bの上には、ワイヤボンディングパッド28cが設けられている。p型オーミック金属膜28aは、例えばAuZn/Auから成る。配線電極用金属膜28bは、例えばTi/Pt/Au若しくはTiW/Pt/Auといった金属層上にAu層がメッキされて成る。ワイヤボンディングパッド28cは、例えば配線電極用金属膜28bがTi/Pt/Auから成る場合にはAuメッキによって構成されることができ、また、配線電極用金属膜28bがTiW/Pt/Auから成る場合には配線電極用金属膜28bのAu層と一体として構成されることができる。n型半導体基板10の裏面10b上には、n型オーミック金属膜13が設けられている。n型オーミック金属膜13は、例えばAuGe/Au若しくはAuGe/Ti/Pt/Auから成り、図2に示されるように半導体レーザ素子部20および光変調素子部60にわたって共通のn型オーミック金属膜として設けられる。また、図6bに示されるように、光変調素子部60は、主面10a上に設けられたn型バッファ層不図示と、n型バッファ層上に設けられたn型半導体領域62と、n型半導体領域62上に設けられたコア層63と、コア層63上に設けられたp型半導体領域64とを有している。n型半導体領域62、コア層63およびp型半導体領域64には所定方向光伝搬方向に延びる一対の溝66,67が形成されており、これらの溝66,67に挟まれた領域は、該所定方向に延びるストライプメサ構造61となっている。ストライプメサ構造61の高さすなわち、一対の溝66,67の深さは、例えば3.0μm~4.0μmである。n型半導体領域62は、例えばSiドープInPといったn型III-V族化合物半導体から成り、コア層63に対するクラッドとして機能する。n型半導体領域62の厚さは例えば200nmである。コア層63は、光吸収層を含んで構成されている。光吸収層は、例えば単一のアンドープAlGaInAs層から成ることができ、或いは、例えばAlGaInAsから成る複数の井戸層および複数のバリア層が交互に積層された多重量子井戸MQW構造によって構成されることができる。p型半導体領域64は、p型半導体層64aと、p型半導体層64a上に設けられたp型半導体層12とを含んで構成されている。p型半導体層64aは、例えばZnドープInPといったp型III-V族化合物半導体から成る。一対の溝66,67の内面ストライプメサ構造61の両側面を含むの上、および一対の溝66,67の外側に位置するp型半導体領域64上には、保護膜14が形成されている。更に、この保護膜14上には、樹脂領域30が形成されている。この樹脂領域30は、一対の溝66,67を埋め込むことにより、ストライプメサ構造61の両側面を埋め込んでいる。ストライプメサ構造61上には樹脂領域30および保護膜14を貫通する開口が形成されており、該開口内にはp型オーミック金属膜68aが設けられている。また、p型オーミック金属膜68a上には配線電極用金属膜68bが設けられており、この配線電極用金属膜68bは、ストライプメサ構造61上から樹脂領域30上にわたって形成されている。樹脂領域30上に設けられた配線電極用金属膜68bの上には、ワイヤボンディングパッド68cが設けられている。p型オーミック金属膜68aは、例えばAuZn/Auから成る。配線電極用金属膜68bは、例えばTi/Pt/Au若しくはTiW/Pt/Auといった金属層上にAu層がメッキされて成る。ワイヤボンディングパッド68cは、例えば配線電極用金属膜68bがTi/Pt/Auから成る場合にはAuメッキによって構成されることができ、また、配線電極用金属膜68bがTiW/Pt/Auから成る場合には配線電極用金属膜68bのAu層と一体として構成されることができる。なお、n型半導体基板10の裏面10b上には、n型オーミック金属膜13が設けられている。また、図5bおよび図6aに示されるように、接続用導波路部40は、所定方向光伝搬方向に並んで連続して延びるストライプメサ構造41A及び41Bを有しており、これらのストライプメサ構造41A及び41Bは、主面10a上に設けられたn型バッファ層不図示と、n型バッファ層上に設けられたn型半導体領域42と、n型半導体領域42上に設けられたコア層43と、コア層43上に設けられたp型半導体領域44とを含んでいる。なお、ストライプメサ構造41Bは、光変調素子部60から連続する一対の溝66,67がn型半導体領域42、コア層43およびp型半導体領域44に形成されることによって形成されている。n型半導体領域42は、n型半導体層42a及び42bを含んで構成されている。n型半導体層42aは、半導体レーザ素子部20の回折格子層22aと同一の構成材料および厚さを有するが、回折格子は形成されていない。n型半導体層42bは、半導体レーザ素子部20のn型半導体層22bと同一の構成材料および厚さを有し、コア層43に対するクラッドとして機能する。コア層43は、例えば単一のアンドープInGaAsP層によって構成されることができる。p型半導体領域44は、p型半導体層44aと、p型半導体層44a上に設けられたp型半導体層12とを含んで構成されている。p型半導体層44aは、例えばZnドープInPといったp型III-V族化合物半導体から成る。ストライプメサ構造41A,41Bの周辺構造は、半導体レーザ素子部20寄りの部分であるストライプメサ構造41Aと、光変調素子部60寄りの部分であるストライプメサ構造41Bとで互いに異なる。ストライプメサ構造41Aの側面41Aa,41Ab、およびストライプメサ構造41Bの側面41Ba,41Bbは、共に半絶縁性半導体から成る半導体埋込領域25及び26によって埋め込まれている。これらの半導体埋込領域25及び26は、半導体レーザ素子部20のものと共通である。但し、ストライプメサ構造41Bの側面41Ba,41Bbは、光変調素子部60から延びる一対の溝66,67によって形成されているので、半導体埋込領域25及び26は、これらの溝66,67を埋め込む。これに対し、ストライプメサ構造41Aの側面41Aa,41Abを埋め込む半導体埋込領域25及び26は、ストライプメサ構造41Aから離れた領域にわたって広い範囲に設けられている。前述したように、光変調素子部60では、一対の溝66,67によってストライプメサ構造61が構成される。すなわち、一対の溝66,67の外側ストライプメサ構造61とは反対側には、n型半導体領域62、コア層63およびp型半導体領域64から成る丘状テラス状部分65A,65B図6bを参照が残存している。一方、半導体レーザ素子部20ではこのような丘状部分が存在しない。したがって、半導体レーザ素子部20と光変調素子部60との間には、図3及び図4に示されるように、丘状部分65A,65Bの端面65Aa,65Baが形成される。本実施形態では、端面65Aa,65Baは接続用導波路部40に形成されている。半導体埋込領域25及び26を形成する際、半導体埋込領域25及び26は、ストライプメサ構造21の側面21a及び21bの上だけでなく、端面65Aa及び65Baの上にも成長する。その結果、ストライプメサ構造41Aの側面41Aa,41Abを埋め込む半導体埋込領域25及び26は、前述したようにストライプメサ構造41Aから離れた領域にわたって広い範囲に存在することとなる。なお、図4に示されるように、端面65Aa,65Ba上に成長した半導体埋込領域25及び26は、光伝搬方向と交差する方向に延びる斜面25b及び26bをそれぞれ有する。接続用導波路部40においても、半導体埋込領域25及び26の表面は、保護膜14によって覆われている。そして、保護膜14上には樹脂領域30が形成されている。なお、接続用導波路部40では、電極オーミック金属膜が形成されないので保護膜14に開口は形成されていない。以上の構成を備える半導体光集積素子1Aを製造する方法について、以下に説明する。図7~図17は、本実施形態に係る製造方法の各工程を示す斜視図である。なお、以下の製造方法において、各半導体層を成長させる際には、例えば有機金属気相成長法OMVPEが好適に用いられる。まず、図7aに示されるように、半導体レーザ素子部20のための半導体積層部32をn型半導体基板10の主面10a上に形成する。なお、半導体積層部32は、本実施形態における第1の半導体積層部である。具体的には、まず、InPバッファ層、InGaAsP回折格子層およびInPキャップ層を主面10a上に成長させる。InPバッファ層、InGaAsP回折格子層およびInPキャップ層の厚さは、例えばそれぞれ500nm、70nmおよび20nmである。次に、InPキャップ層上にSiN膜を例えばCVDにより形成し、このSiN膜上にレジストを塗布する。そして、半導体レーザ素子部20となる領域のレジストに、干渉露光法を用いて回折格子パターンを形成する。このレジストをマスクとして、CF4系ガスを用いた誘導結合プラズマエッチングICP-RIEによりSiN膜をエッチングする。このエッチングの深さがSiN膜を貫通した後、ICP-CVD中のガスをO2に切り替え、レジストをアッシングして除去する。こうして回折格子パターンをSiN膜に転写したのち、このSiN膜を介してInGaAsP回折格子層のエッチングを行う。このとき、エッチングの方法としては、例えばCH4/H2系ガスを用いたICP-RIEが好適である。また、エッチング深さは、例えばInGaAsP回折格子層を貫通しInPバッファ層に到達する程度が好適である。こうして、光伝搬方向に沿って所定の周期で形成された回折格子を有する回折格子層22aが形成される。その後、フッ酸を用いてSiN膜を除去し、また、エッチングにより損傷した回折格子層22aの表面を、硫酸と過酸化水素水溶液との混合液を用いてエッチングすることにより除去する。こうして回折格子層22a,42aを形成したのち、回折格子層22a,42a上に、n型半導体層22b及び42bn型InP、コア層23アンドープInGaAsP下部光閉じ込め層、InGaAsPコア層およびアンドープInGaAsP上部光閉じ込め層、p型半導体層24ap型InP、p型InGaAsP下キャップ層、およびp型InP上キャップ層図示せずを順に成長させる。なお、コア層23は、本実施形態における第1の光導波層である。また、n型半導体層22bの厚さは例えば120nmであり、下部光閉じ込め層および上部光閉じ込め層の厚さは例えば各50nmであり、下キャップ層および上キャップ層の厚さは例えば各20nmである。こうして、半導体積層部32が形成される。続いて、図7bに示されるように、マスクM1を半導体積層部32上に形成する。具体的には、まずマスクM1のためのシリコン化合物膜例えばSiO2膜、SiON膜、若しくはSiN膜を半導体積層部32上に形成したのち、通常のフォトリソグラフィー技術を用いて、シリコン化合物膜のうち半導体レーザ素子部20上の部分をレジストにて保護する。そして、レジストから露出したシリコン化合物膜の部分をエッチングにより除去する。その後、レジストを除去する。続いて、図8aに示されるように、マスクM1を介して半導体積層部32のエッチングを行う。具体的には、まず、半導体積層部32の最表層であるp型InP上キャップ層に対し、塩酸、水および酢酸の混合液を用いたウェットエッチングを行う。このとき、混合液の塩酸、水および酢酸の体積比は例えば1:1:10である。また、塩酸の濃度は例えば36重量である。次に、p型InGaAsP下キャップ層に対し、硫酸、過酸化水素水および水の混合液を用いたウェットエッチングを行う。このとき、硫酸、過酸化水素水および水の体積比は例えば1:1:1である。また、硫酸の濃度は例えば96重量である。その後、p型半導体層24aに対し、臭化水素および水の混合液を用いたウェットエッチングを行う。このとき、臭化水素および水の体積比は例えば2:1であり、臭化水素の濃度は例えば47重量である。続いて、上部光閉じ込め層、活性層および下部光閉じ込め層に対し、塩酸、過酸化水素水および水の混合液を用いたウェットエッチングを行う。なお、半導体積層部32に対する上記エッチングは、n型半導体層22b42bにおいて停止する。続いて、図8bに示されるように、接続用導波路部40のための半導体積層部52をn型半導体基板10の主面10a上に形成する。具体的には、マスクM1を残した状態で、n型半導体層42bn型InP上に、コア層43アンドープInGaAsP、p型半導体層44ap型InP、p型InGaAsP下キャップ層、およびp型InP上キャップ層図示せずを順に選択成長させる。こうして、半導体積層部32に対して所定方向光伝搬方向に並ぶ半導体積層部52が形成される。続いて、フッ酸を用いてマスクM1を除去したのち、図9aに示されるように、マスクM2を半導体積層部32,52上に形成する。具体的には、まずマスクM2のためのシリコン化合物膜例えばSiO2膜、SiON膜、若しくはSiN膜を半導体積層部32,52上に形成したのち、通常のフォトリソグラフィー技術を用いて、シリコン化合物膜のうち半導体レーザ素子部20上および接続用導波路部40上の部分をレジストにて保護する。そして、レジストから露出したシリコン化合物膜の部分をエッチングにより除去する。その後、レジストを除去する。続いて、図9bに示されるように、マスクM2を介して半導体積層部52のエッチングを行う。具体的には、まず、半導体積層部52のp型InP上キャップ層およびp型InGaAsP下キャップ層に対し、半導体積層部32のときと同様にしてウェットエッチングを行う。その後、p型半導体層44aに対し、p型半導体層24aのときと同様にしてウェットエッチングを行う。続いて、コア層43に対し、塩酸、過酸化水素水および水の混合液を用いたウェットエッチングを行う。このとき、塩酸、過酸化水素水および水の体積比は例えば1:5:5である。また、硫酸の濃度は例えば96重量である。続いて、n型半導体層42bに対し、臭化水素および水の混合液を用いたウェットエッチングを行う。このとき、臭化水素および水の体積比は例えば2:1である。続いて、回折格子層42aに対し、塩酸、過酸化水素水および水を用いたウェットエッチングを行う。このとき、塩酸、過酸化水素水および水の体積比は例えば1:5:5である。なお、この工程におけるエッチングは、回折格子層42aの下にあるInPのバッファ層もしくは基板10上において停止する。続いて、図10aに示されるように、光変調素子部60のための半導体積層部72をn型半導体基板10の主面10a上に形成する。具体的には、マスクM2を残した状態で、主面10a上に、n型半導体領域62n型InP、コア層63アンドープAlGaInAs、およびp型半導体層64ap型InPを順に選択成長させる。その後、フッ酸を用いてマスクM2を除去する。なお、半導体積層部72は、本実施形態における第2の半導体積層部であり、半導体積層部32,52に対して所定方向光伝搬方向に並んで形成される。また、コア層63は、本実施形態における第2の光導波層である。続いて、図10bに示されるように、半導体積層部32上、半導体積層部52上および半導体積層部72上にわたって、p型半導体層12を成長させる。すなわち、半導体積層部32上、半導体積層部52上および半導体積層部72上に、p型InPから成るクラッド層と、p型InGaAsPから成る中間層と、p型InGaAsから成るコンタクト層とを順に成長させる。以上の工程によって、基板生産物80が作製される。続いて、図11aに示されるように、基板生産物80上にマスクM3を形成する。マスクM3は、本実施形態における第1のマスクであって、所定方向光伝搬方向に延びるストライプ状のパターンM31と、パターンM31の両脇に形成された一対のパターンM32,M33とを含んでいる。より詳細には、パターンM31は、図5及び図6に示されたストライプメサ構造21,41A,41Bおよび61の平面形状に応じた形状を有しており、光伝搬方向に延びる一対の側縁M31aおよびM31bを有している。そして、このパターンM31は、半導体積層部32上、半導体積層部52上、および半導体積層部72上にわたって設けられている。一方、一対のパターンM32,M33は、半導体積層部72上から半導体積層部52上の一部にわたって設けられている。パターンM32は、パターンM31のうち半導体積層部52上および半導体積層部72上に設けられた部分の側縁M31aに対向する側縁M32aと、光伝搬方向と交差する方向本実施形態では光伝搬方向に垂直な方向に延びる端縁M32bとを有している。同様に、パターンM33は、パターンM31のうち半導体積層部52上および半導体積層部72上に設けられた部分の側縁M31bに対向する側縁M33aと、光伝搬方向と交差する方向本実施形態では光伝搬方向に垂直な方向に延びる端縁M33bとを有している。なお、本実施形態では、端縁M32bおよびM33bは半導体積層部52上に位置するが、端縁M32bおよびM33bは半導体積層部72上若しくは半導体積層部32上に位置してもよい。マスクM3は、例えば次のようにして形成される。まず、マスクM3のためのシリコン化合物膜例えばSiO2膜、SiON膜、若しくはSiN膜を半導体積層部32,52,72上本実施形態ではp型半導体層12上に形成したのち、通常のフォトリソグラフィー技術を用いて、シリコン化合物膜のうち上述したパターンM31~M33に対応する部分をレジストにて保護する。そして、レジストから露出したシリコン化合物膜の部分を、例えばフッ酸を用いたウェットエッチングにより除去する。その後、レジストを除去する。続いて、図11bに示されるように、マスクM3を介して半導体積層部32,52および72をエッチングすることにより、ストライプメサ構造21および41Aを形成するとともに、一対の溝66,67を形成することによりストライプメサ構造41Bおよび61を形成するメサ形成工程。このとき、丘状部分65Aおよび65Bも同時に形成される。この工程におけるエッチング方法としてはドライエッチングが好適であり、例えばHI系のガスを用いたICP-RIEがより好適である。エッチング深さは、例えば3.0μm~4.0μmである。この工程では、一度のエッチングによってストライプメサ構造21,41A,41Bおよび61が一括して形成されるが、これらのストライプメサ構造21,41A,41Bおよび61は、互いに組成が異なるコア層ストライプメサ構造21,41Aおよび41BはInGaAsP、ストライプメサ構造61はAlGaInAsをそれぞれ含む。そのため、ストライプメサ構造21,41A,41Bおよび61の高さがほぼ等しくなるように、これらの組成に対するエッチングレート差が小さいエッチングガスを用いて、エッチング底面を平坦に形成することが好ましい。この工程ののち、フッ酸を用いてパターンM32,M33のみ除去する図12a。続いて、図12bに示されるように、基板生産物80上にマスクM4を形成する。マスクM4は、本実施形態における第2のマスクであって、半導体積層部72のストライプメサ構造61を覆う。より詳細には、マスクM4は、ストライプメサ構造61の頂部上から一対の溝66,67の内面を経て丘状部分65Aおよび65Bの表面上にわたって形成され、光伝搬方向に沿った一対の側縁M4aおよびM4bと、光伝搬方向と交差する方向に延びる端縁M4cとを有する。端縁M4cは、図11aに示されたマスクM3の端縁M32bおよびM33bの形成位置に対して、光伝搬方向における半導体積層部72側に位置する。換言すれば、端縁M4cは、丘状部分65Aおよび65Bの端面65Aaおよび65Baによって規定されるラインよりも半導体積層部72側に位置する。したがって、図12bに示されるように、一対の溝66,67のうち半導体積層部32寄りの一部は、マスクM4に覆われることなく露出する。なお、端縁M4cは、半導体積層部52上および半導体積層部72上の何れに位置してもよい。また、本実施形態では、マスクM4が側縁M4aおよびM4bを有しており、光伝搬方向と交差する方向においてマスクM4の幅が有限となっている。これにより、丘状部分65Aおよび65Bのうちストライプメサ構造61から離れた部分の表面も、マスクM4に覆われることなく露出する。なお、側縁M4aと側縁M4bとの間隔は、例えば10μmである。マスクM4は、例えば次のようにして形成される。まず、マスクM4のためのシリコン化合物膜例えばSiO2膜、SiON膜、若しくはSiN膜を、基板生産物80上の全面に例えば50nmの厚さでもって形成したのち、通常のフォトリソグラフィー技術を用いて、シリコン化合物膜のうちマスクM4に対応する部分をレジストにて保護する。そして、レジストから露出したシリコン化合物膜の部分を、例えばフッ酸を用いたウェットエッチングにより除去する。その後、レジストを除去する。なお、マスクM4とマスクM3とは互いに異なる材料から成ることが好ましい。例えば、SiO2によってマスクM3を形成し、SiO2よりもエッチングレートが大きいSiNによってマスクM4を形成するとよい。また、マスクM4の膜厚は、ストライプメサ構造61に対する被覆が損なわれない程度に薄く抑えられることが望ましい。これらにより、SiN膜をエッチングしてマスクM4を形成する際に、マスクM3のパターンM31の減耗を抑え、次の工程においてストライプメサ構造21上に埋込半導体が成長することを好適に防止できる。続いて、図13に示されるように、マスクM4から露出した領域上に、例えばFeドープInPといった半絶縁性の埋込半導体を成長させることによって、ストライプメサ構造21,41Aおよび41Bの両側面を選択的に埋め込み、半導体埋込領域25,26を形成する第1の埋込工程。ここで、図18は、半導体埋込領域25,26を形成した直後の基板生産物80の様子を示す平面図である。また、図19~図21それぞれは、図18に示されたVIII-VIII線、IX-IX線およびX-X線それぞれに沿った基板生産物80の断面図であり、光伝搬方向に沿った断面を示している。図22a、図22b、図23aおよび図23bそれぞれは、図18に示されたXI-XI線、XII-XII線、XIII-XIII線、XIV-XIV線それぞれに沿った基板生産物80の断面図であり、光伝搬方向に垂直な断面を示している。図13および図18~図23に示されるように、この工程では、ストライプメサ構造21および41Aの両側面が半導体埋込領域25,26によって埋め込まれるほか、丘状部分65A,65Bの端面65Aa,65Baも半導体埋込領域25,26によって埋め込まれる。また、一対の溝66,67の一部に半導体埋込領域25,26が成長することにより、ストライプメサ構造41Bおよび61の両側面が半導体埋込領域25,26によって埋め込まれる。この工程において、半導体埋込領域25,26としてFeドープInPを成長させる場合には、1,2ジクロロエタンを添加しながら成長させるとよい。これにより、n型半導体基板10の主面10a上と比較して、ストライプメサ構造21および41Aの両側面上、並びに丘状部分65Aおよび65Bの端面65Aa上および65Ba上における成長速度が速くなり、図4に示された半導体埋込領域25,26の斜面25b及び26b、並びに図5aに示された側面25a及び26aが形成され易くなる。この工程ののち、フッ酸を用いてマスクM3のパターンM31およびマスクM4を除去する図14a。続いて、図14bに示されるように、シリコン化合物膜例えばSiO2膜、SiON膜、若しくはSiN膜を基板生産物80の全面に堆積することにより、保護膜14を形成する。保護膜14の厚さは、例えば250nmである。続いて、図15aに示されるように、基板生産物80上に樹脂を塗布して硬化させて樹脂領域30を形成し、この樹脂領域30によってストライプメサ構造61の両側面を埋め込む第2の埋込工程。このとき、基板生産物80上の全面に樹脂をスピンコーティングするので、一対の溝66,67のほか、ストライプメサ構造61上、丘状部分65A,65B上、および半導体埋込領域25,26の側面25a,26aの外側に位置する主面10a上の領域に、樹脂領域30が形成される。また、図15aに示されるように、ストライプメサ構造21および41Aの両側方に形成される樹脂領域30と、ストライプメサ構造41Bおよび61の両側方に形成される樹脂領域30とでは、丘状部分65Aおよび65Bの有無に起因してその高さが互いに異なっている。なお、樹脂領域30に使用される樹脂材料としては、例えばBCBやポリイミドといったポリマーが好ましい。また、樹脂領域30に使用される樹脂材料は、O2ガスによるRIEが可能なポリマーであることが好ましい。樹脂領域30の厚さは例えば3μm~4μmである。続いて、図15bに示されるように、樹脂領域30に開口30aを形成することにより、ストライプメサ構造21,41A,41Bおよび61上の保護膜14を露出させる。具体的には、まず、樹脂領域30の表面上にレジストを塗布し、通常のフォトリソグラフィー技術を用いて開口30aの平面形状に応じたレジストマスクを形成する。次に、このレジストマスクを介して例えばO2ガスやCF4ガスを用いたRIEを樹脂領域30に施す。このときのエッチング深さは、保護膜14が露出する程度である。また、O2ガスを用いてRIEを行うことによって、保護膜14とのエッチング選択性を高めることができる。なお、本実施形態では、ストライプメサ構造21および41A上に形成された樹脂領域30の厚さと、ストライプメサ構造41Bおよび61上に形成された樹脂領域30の厚さとが大きく異なるので、それぞれ個別にレジストマスク形成およびエッチングを行うことが好ましい。また、光変調素子部となる半導体積層部72上においては、丘状部分65A,65B上の樹脂領域30のエッチングは行わず、ストライプメサ構造61上の樹脂領域30のみエッチングするとよい。これにより、後に形成される配線電極用金属膜68bによる寄生容量を低減し、光変調素子部の高周波動作を好適に行うことができる。続いて、図16aに示されるように、保護膜14のうちストライプメサ構造21上に形成された部分、および保護膜14のうちストライプメサ構造61上に形成された部分に開口コンタクトホールを形成し、該開口内にp型オーミック金属膜28aおよび68aをそれぞれ形成する。保護膜14の開口は、例えば該開口の平面形状に応じたパターンを有するレジストマスクをフォトリソグラフィー技術により形成し、該レジストマスクを用いて保護膜14をエッチングすることにより好適に形成される。また、p型オーミック金属膜28aおよび68aは、例えば上記レジストマスクを残した状態でAu/Zn/Auの金属蒸着を行い、該レジストマスク上に蒸着した金属をレジストマスクと共に除去するといった方法いわゆるリフトオフ法によって好適に形成される。続いて、図16bに示されるように、p型オーミック金属膜28a上から樹脂領域30上にわたって配線電極用金属膜28bを形成する。また、p型オーミック金属膜68a上から樹脂領域30上にわたって配線電極用金属膜68bを形成する。これらの配線電極用金属膜28b,68bは、例えば配線電極用金属膜28b,68bの平面形状に応じたパターンを有するレジストマスクをフォトリソグラフィー技術により形成し、Ti/Pt/Auの金属蒸着を行い、該レジストマスク上に蒸着した金属をレジストマスクと共にリフトオフすることによって好適に形成される。続いて、図17aに示されるように、配線電極用金属膜28b,68bのうち樹脂領域30上に形成された各部分の上に、ワイヤボンディングパッド28c,68cを形成する。ワイヤボンディングパッド28c,68cは、例えばメッキ形成に必要な通電用のAu膜を基板生産物80上の全面に蒸着し、フォトリソグラフィ技術を用いてこのAu膜にワイヤボンディングパッド28c,68cのパターンを形成したのち、Auメッキを行うことによって好適に形成される。なお、通電用のAu膜は、ワイヤボンディングパッド28c,68c形成後に、基板生産物80上の全面においてAuをエッチングすることによって好適に除去される。続いて、図17bに示されるように、n型半導体基板10の裏面10b上の全面に、n型オーミック金属膜13を形成する。具体的には、まず、基板生産物80の主面側を支持板に貼り付け、n型半導体基板10の裏面10bの研磨を行うことにより、n型半導体基板10の厚さを100μm~200μmまで薄くする。次に、AuGe/Ti/Pt/Auの金属蒸着を行う。その後、基板生産物80を支持板から剥がし、300°C~400°Cの熱処理を行うことによってオーミック金属膜の合金化を行う。こうして、図1~図6に示された半導体光集積素子1Aが完成する。以上に説明した、本実施形態による半導体光集積素子1Aの製造方法によって得られる効果について説明する。本実施形態の製造方法では、メサ形成工程において使用されるマスクM3が、光伝搬方向に延びるパターンM31と、パターンM32およびM33とを含んでいる図11aを参照。パターンM32およびM33は、パターンM31のうち半導体積層部72上に設けられた部分に対向する側縁M32aおよびM33a、並びに光伝搬方向と交差する方向に延びる端縁M32bおよびM33bを有する。そして、第1の埋込工程において使用されるマスクM4は、光伝搬方向においてマスクM3の端縁M32bおよびM33bに対し半導体積層部72側に位置する端縁M4cを有している図12bを参照。このようなマスクM4は、マスクM3の端縁M32b,M33bによって形成される半導体積層部の丘状部分65A,65Bの端面65Aa,65Ba及びその近傍を覆わない。このため、半導体埋込領域25,26は端面65Aa,65Ba上にも成長し、端面65Aa,65Baと半導体埋込領域25,26との間には、図27に示されたような隙間Bは生じない。したがって、本実施形態の製造方法によれば、第2の埋込工程において半導体積層部72のストライプメサ構造61の両側面を樹脂によって埋め込む際に、樹脂領域30の表面の平坦性を高めることができる。また、端面65Aa,65Ba及びその近傍において、保護膜14を均一に形成することができる。また、本実施形態のように、マスクM4は、光伝搬方向に沿った側縁M4a,M4bを有することが好ましい。半導体埋込領域25,26を選択成長させる際には、半導体材料に起因する生成物がマスク上に生じる。その際、半導体積層部72の全体を覆うような広い面積のマスクを用いると、マスク上の生成物が増加し、半導体埋込領域25,26の成長に影響を及ぼしてしまう。また、マスクの境界付近における半導体の堆積量が増加し、半導体埋込領域25,26とその周辺との段差が大きくなってしまう。これに対し、マスクM4が光伝搬方向に沿った側縁M4a,M4bを有するすなわち、半導体積層部72のうちストライプメサ構造61の近傍に限定してマスクM4を形成することによって、上述したような生成物を低減し、半導体埋込領域25,26を好適に成長させることができる。また、本実施形態のように、半導体埋込領域25,26がFeドープInPから成り、第1の埋込工程において1,2ジクロロエタンを添加しつつ半導体埋込領域25,26を成長させることが好ましい。これにより、半導体積層部32のストライプメサ構造21の両側面21a,21b上、および丘状部分65A,65Bの端面65Aa,65Ba上に、半導体埋込領域25,26を好適に成長させることができる。また、本実施形態のように、光変調素子部のストライプメサ構造61が一対の溝66,67によって構成されており、一対の溝66,67の外側には丘状部分65A,65Bが設けられていることが好ましい。これにより、ストライプメサ構造61を埋め込む樹脂の体積を小さくし、熱による樹脂の体積変化を小さく抑えて配線電極用金属膜68bが剥がれることを効果的に防止することができる。本発明による半導体光集積素子は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態では活性層等がIII-V族化合物半導体からなる半導体光集積素子を例示したが、本発明は、他の種類の半導体からなる半導体レーザ素子にも適用可能である。以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく詳細において変更され得ることは、当業者によって認識される。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。"