エミュレータによる半導体集積回路のテスト用のクロック生成回路であって、同じ入力クロック信号を異なる分周比で分周する複数のクロック分周回路と、前記複数のクロック分周回路の各々に接続された最小値選択部とを具備し、前記複数のクロック分周回路の各々は、前記最小値選択部に接続されたクロック間隔取得部と、前記最小値選択部に接続されたスキップ部とを備え、前記クロック間隔取得部は、分周後の出力クロック信号における現在の状態から次の状態変化までの状態変化間隔を求め、前記最小値選択部は、前記複数のクロック分周回路で求められた複数の状態変化間隔のうちから最小値を選択し、前記スキップ部は、前記選択された最小値の分だけ前記出力クロック信号を進ませるクロック生成回路。請求項1に記載のクロック生成回路において、前記クロック間隔取得部は、前記現在の状態に基づいて、前記状態変化間隔としての入力クロック信号数を算出し、前記最小値選択部は、前記複数のクロック分周回路で算出された複数の入力クロック信号数のうちから最小値を選択し、前記スキップ部は、前記選択された最小値の入力クロック信号数の分だけ前記出力クロック信号を先に進ませるクロック生成回路。請求項2に記載のクロック生成回路において、前記複数のクロック分周回路の各々は、前記入力クロック信号と前記選択された最小値の分だけ進んだ前記出力クロック信号とに基づいて、分周後の前記出力クロック信号を生成する分周部を更に備えるクロック生成回路。請求項1に記載のクロック生成回路において、前記クロック間隔取得部は、前記現在の状態に基づいて、前記状態変化間隔としての前記出力クロックが変化しない期間を取得し、前記最小値算出部は、前記複数のクロック分周回路で取得された複数の期間のうちから最小値を選択し、前記スキップ部は、前記選択された最小値の期間の分だけ前記出力クロック信号を先に進ませるクロック生成回路。請求項4に記載のクロック生成回路において、前記複数のクロック分周回路の各々は、前記期間が0の場合、前記入力クロック信号の次の変化タイミングで分周の周期値を前記期間に設定し、前記クロック間隔取得部へ出力する設定部と、前記期間が0の場合、前記入力クロック信号の次の変化タイミングで前記出力クロック信号を反転させる出力クロック生成部とを更に備えるクロック生成回路。同じ入力クロック信号を異なる分周比で分周した複数の出力クロック信号を生成する、請求項1乃至5のいずれか一項に記載のクロック生成回路と、前記複数の出力クロック信号を用いて、検査対象の半導体集積回路をテストする制御部とを具備するエミュレータ。エミュレータによる半導体集積回路のテスト用のクロック生成回路の制御方法であって、ここで、前記クロック生成回路は、同じ入力クロック信号を異なる分周比で分周する複数のクロック分周回路を具備し、前記制御方法は、前記複数のクロック分周回路の各々において、分周後の出力クロック信号における現在の状態から次の状態変化までの状態変化間隔を求めるステップと、前記複数のクロック分周回路で求められた複数の状態変化間隔のうちから最小値を選択するステップと、前記複数のクロック分周回路の各々において、前記選択された最小値の分だけ前記出力クロック信号を進ませるステップとを具備するクロック生成回路の制御方法。請求項7に記載のクロック生成回路の制御方法において、前記変化点間隔を求めるステップは、前記複数のクロック分周回路の各々において、前記現在の状態に基づいて、前記状態変化間隔としての入力クロック信号数を算出するステップを備え、前記選択するステップは、前記複数のクロック分周回路で算出された複数の入力クロック信号数のうちから最小値を選択するステップを備え、前記進ませるステップは、前記複数のクロック分周回路の各々において、前記選択された最小値の入力クロック信号数の分だけ前記出力クロック信号を先に進ませるステップを備えるクロック生成回路の制御方法。請求項7に記載のクロック生成回路の制御方法において、前記変化点間隔を求めるステップは、前記複数のクロック分周回路の各々において、前記現在の状態に基づいて、前記状態変化間隔としての前記出力クロックが変化しない期間を取得し、前記選択するステップは、前記複数のクロック分周回路で取得された複数の期間のうちから最小値を選択するステップを備え、前記進ませるステップは、前記複数のクロック分周回路の各々において、前記選択された最小値の期間の分だけ前記出力クロック信号を先に進ませるステップを備えるクロック生成回路の制御方法。請求項7乃至9のいずれかに記載のクロック生成回路の制御方法を用いて、同じ入力クロック信号を異なる分周比で分周して、複数の出力クロック信号を生成するステップと、前記複数の出力クロック信号を用いて、検査対象の半導体集積回路をテストするステップとを具備するエミュレーション方法。近年、半導体集積回路の回路規模が増大している。それに伴い、半導体集積回路の製造前に行う検証項目が増加し、その検証期間も長くなる傾向にある。それが半導体集積回路のコストに影響を及ぼしている。半導体集積回路の製造前に行う動作検証は、エミュレータにて行なっている。従って、エミュレータでの検証時間をできるだけ短くして検証期間を短縮することにより、半導体集積回路のコストを削減することが求められている。上記に関連して、発明者は今回初めて以下の知見を発見した。エミュレータでの検証時間を短縮する方法として、入力クロック信号を分周して周期の異なる複数の出力クロック信号を生成し、それら複数の出力クロック信号を用いてエミュレータによる動作検証を行う方法が考えられる。例えば、図2は、特許文献1のクロック分周回路100を3つ使用したクロック分周回路合のブロック図である。このクロック分周回路は、4分周の分周回路A100-1、6分周の分周回路B100-2及び8分周の分周回路C100-3を具備している。これら3つのクロック分周回路100-1~100-3は、図1のクロック分周回路100と同じ構成を有しているが、互いに異なる分周比を設定されている。従って、これら3つのクロック分周回路100-1~100-3は、いずれも同じ入力クロックを入力されるが、互いに異なる分周比で分周した3つの出力クロック信号を出力する。このように特許文献1のクロック分周回路100を複数用いてエミュレータを実現した場合、検証対象の論理回路を動作させ検証結果を得ることは可能である。しかし、分周後の複数の出力クロック信号を用いても、以下に示すように、複数の出力クロック信号のいずれもが変化しない期間が存在する。図3は、図2のクロック分周回路で動作させた場合のクロック信号のタイミングチャートである。図中、最上段のT1、T2、...は時刻期間を示す。また、aは入力クロック信号、bは4分周の出力クロック信号分周回路A100-1、cは6分周の出力クロック信号分周回路B100-2、dは8分周の出力クロック信号分周回路C100-3である。図の矢印で示されるように、分周後の3つの出力クロック信号全てが変化しない期間T2、T6、T8、T12、T14が存在する。それらの期間では、出力クロック信号が変化しないため、エミュレータの検証対象の論理回路も動作しない。そのため、特許文献1のクロック分周回路100を用いた場合、それらの期間の分だけ余分な検証時間がかかることになる。すなわち、このようなエミュレータを用いた場合、検証時間に検証対象の論理回路の動作しない期間が含まれるため、効率的な動作検証ができない。以下に、発明を実施するための形態で使用される番号符号を用いて、課題を解決するための手段を説明する。これらの番号符号は、特許請求の範囲の記載と発明を実施するための形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。従って、本発明のクロック生成回路は、エミュレータによる半導体集積回路のテスト用である。そのクロック生成回路は、同じ入力クロック信号を異なる分周比で分周する複数のクロック分周回路270~290/370~390と、前記複数のクロック分周回路270~290/370~390の各々に接続された最小値選択部236/336とを具備している。前記複数のクロック分周回路270~290/370~390の各々は、前記最小値選択部236/336に接続されたクロック間隔取得部235/330、340と、前記最小値選択部236/336に接続されたスキップ部237/342とを備えている。前記クロック間隔取得部235/330は、分周後の出力クロック信号における現在の状態から次の状態変化までの状態変化間隔を求める。前記最小値選択部236/336は、前記複数のクロック分周回路270~290/370~390で求められた複数の状態変化間隔のうちから最小値を選択する。前記スキップ部237/342は、前記選択された最小値の分だけ前記出力クロック信号を進ませる。本発明のエミュレータは、クロック生成回路200/300と、制御部410とを具備している。クロック生成回路200/300は、同じ入力クロック信号を異なる分周比で分周した複数の出力クロック信号209~211/309~311を生成し、上記段落に記載されている。制御部410は、前記複数の出力クロック信号209~211/309~311を用いて、検査対象の半導体集積回路450をテストする。本発明のクロック生成回路の制御方法は、エミュレータによる半導体集積回路のテスト用である。そのクロック生成回路の制御方法において、前記クロック生成回路200/300は、同じ入力クロック信号を異なる分周比で分周する複数のクロック分周回路270~290/370~390を具備している。前記制御方法は、前記複数のクロック分周回路の各々において、分周後の出力クロック信号における現在の状態から次の状態変化までの状態変化間隔を求めるステップと、前記複数のクロック分周回路270~290/370~390で求められた複数の状態変化間隔のうちから最小値を選択するステップと、前記複数のクロック分周回路270~290/370~390の各々において、前記選択された最小値の分だけ前記出力クロック信号を進ませるステップとを具備している。本発明のエミュレーション方法は、上記段落のクロック生成回路の制御方法を用いて、同じ入力クロック信号を異なる分周比で分周して、複数の出力クロック信号209~211/309~311を生成するステップと、前記複数の出力クロック信号209~211/309~311を用いて、検査対象の半導体集積回路450をテストするステップとを具備している。本発明により、同じ入力クロックを入力され、それぞれ異なる分周比で分周した複数の出力クロック信号を出力する場合であっても、出力クロック信号全てが変化しない期間を無くすことができる。以下、本発明のクロック生成回路、その制御方法、エミュレータ、及びエミュレーション方法の実施の形態に関して、添付図面を参照して説明する。第1の実施の形態本発明の第1の実施の形態に係るクロック生成回路の構成について説明する。図4は、本発明の第1の実施の形態に係るクロック生成回路の構成を示すブロック図である。クロック生成回路200は、複数の分周回路と、最小値算出部236とを具備している。複数の分周回路は、分周回路A270、分周回路B280及び分周回路C290を含んでいる。各構成の詳細は後述される。最小値算出部236は、分周回路A270、分周回路B280及び分周回路C290からの複数の入力値254~256;後述から最小値257;後述を算出し、その最小値を分周回路A270、分周回路B280及び分周回路C290へ出力する。分周回路A270には、入力クロック信号201、リセット信号202、分子値203、分母値206及び最小値算出部出力値257が入力される。入力クロック信号201は、分周の元となる信号である。リセット信号202は、内部状態を初期化する信号である。分子値203は、分周する比率分周比の分子となる値である。分母値206は、分周の比率の分母となる値である。最小値算出部出力値257は、分周回路A270、分周回路B280及び分周回路C290の出力クロック信号のいずれもが変化しない最小期間である。分周回路A270は、クロック数算出値254、出力クロック信号209を出力する。クロック数算出値254は、分周回路A270の出力クロック信号が変化しない期間である。出力クロック信号209は、分周回路A270の分周後の出力クロック信号である。分周回路B280には、入力クロック信号201、リセット信号202、分子値204、分母値207、最小値算出部出力値257が入力される。入力クロック信号201、リセット信号202及び最小値算出部出力値257は、上述のとおりである。分子値204は、分周する比率の分子となる値である。分母値207は、分周の比率の分母となる値である。分周回路B280は、クロック数算出値255及び出力クロック信号210を出力する。クロック数算出値255は、分周回路B280の出力クロック信号が変化しない期間である。出力クロック信号210は、分周回路B280の分周後の出力クロック信号である。分周回路C290には、入力クロック信号201、リセット信号202、分子値205、分母値208、最小値算出部出力値257が入力される。入力クロック信号201、リセット信号202及び最小値算出部出力値257は、上述のとおりである。分子値205は、分周する比率の分子となる値である。分母値208は、分周の比率の分母となる値である。分周回路C290は、クロック数算出値256及び出力クロック信号211を出力する。クロック数算出値256は、分周回路C290の出力クロック信号が変化しない期間である。出力クロック信号211は、分周回路C290の分周後の出力クロック信号である。最小値算出部236には、分周回路A270のクロック数算出値254、分周回路B280のクロック数算出値255及び分周回路C290のクロック数算出値256が入力される。最小値算出部236は、分周回路A270のクロック数算出値254、分周回路B280のクロック数算出値255及び分周回路C290のクロック数算出値256のうちの最小値を算出する又は抽出する。そして、その最小値を最小値算出部出力値257として分周回路A270、分周回路B280及び分周回路C290へ出力する。分周回路A270は、レジスタ部230、減算部A231、加算部232、セレクタ部233、比較部234、クロック数算出部235及び減算部B237スキップ部を具備している。レジスタ部230は、リセット信号202がハイ入力の場合、レジスタ部230に保持している値を0に初期化する。一方、レジスタ部230は、リセット信号202がロウ入力の場合、入力クロック信号201の立ち上がりタイミングで減算部B出力値258を保持し、保持した値をレジスタ出力値250として減算部A231へ出力する。減算部A231には、レジスタ出力値250及び分周回路A270の分母値206が入力される。減算部A231は、レジスタ出力値250から分母値206を2倍した値を減算し、その減算結果を減算部A出力値251として加算部232及びセレクタ部233へ出力する。すなわち、減算部A231は、以下の式14を計算している。減算部A出力値251=レジスタ出力値250-分周回路A270の分母値206×2...14ここで、式14の意味について説明する。レジスタ出力値250は、出力クロック信号の一つ前の状態を表す値を示している。ただし、状態を表す値は、出力クロックの状態を表しており、出力クロックの1周期に対応した範囲を持った、入力クロック信号の1クロックごとに算出される指標である。分周回路A270の場合、4分周の1周期は8個=4×2の入力クロックに対応する。従って、状態を表す値は0~7のいずれかの値を取る。この場合、例えば、0~3がロウ信号で4~7がハイ信号となる。6分周の場合には、1周期は12個=6×2の入力クロックに対応する。従って、状態を表す値は0~11のいずれかの値を取る。この場合、例えば、0~5がロウ信号で6~11がハイ信号となる。また、分周回路Aの分母値206×2は、1入力クロック当たりに出力クロック信号の状態を表す値が進む値を示している。以上のことから、式14は、1入力クロック進んだときの出力クロック信号の状態を表す値を算出している。加算部232には、減算部A出力値251及び分周回路A270の分子値203が入力される。加算部232は、減算部A出力値251に分子値203を2倍した値を加算し、その加算結果を加算部出力値252としてセレクタ部233へ出力する。すなわち、加算部232は、以下の式15を計算している。加算部出力値252=減算部A出力値251:式14分周回路A270の分子値203×2=レジスタ出力値250-分周回路A270の分母値206×2分周回路A270の分子値203×2...15ここで、式15の意味について説明する。レジスタ出力値250及び分周回路Aの分母値206×2は上述されたとおりである。また、分周回路Aの分子値203×2は、分周の1周期分の値を示している。分周回路A270の場合、4分周であるから、4×2=8を取る。このとき、レジスタ出力値250-分周回路A270の分母値206×2の減算結果式14の演算結果が0未満となることは、分周の1周期分を超えたことを意味している。以上のことから、式15では、式14の演算結果が0未満の場合、分周の1周期分の値を加算して、1入力クロック進んだときの出力クロック信号の状態を表す値を算出している。セレクタ部233には、減算部A出力値251及び加算部出力値252が入力される。セレクタ部233は、減算部A出力値251が0未満の場合、出力クロック信号の状態を表す値が分周の1周期分を超えたので、加算部出力値252式15の結果をセレクタ出力値253として比較部234、クロック数算出部235及び減算部B237へ出力する。一方、減算部A出力値251が0以上の場合、減算部A出力値251式14の結果をセレクタ出力値253として比較部234、クロック数算出部235及び減算部B237へ出力する。比較部234には、セレクタ出力値253及び分周回路A270の分子値203が入力される。比較部234は、セレクタ出力値253が分子値203以上の場合、ハイを分周回路A270の出力クロック信号209としてクロック生成回路200の外部へ出力する。一方、セレクタ出力値253が分子値203未満の場合、ロウを分周回路A270の出力クロック信号209としてクロック生成回路200の外部へ出力する。分周回路A270の場合、4分周で分子値203が4であるから、出力クロック信号の状態を表す値が4~7であればハイ信号となり、0~3でればロウ信号となる。クロック数算出部235には、セレクタ出力値253、分周回路A270の分子値203及び分周回路A270の分母値206が入力される。クロック数算出部235は、出力クロック信号が変化しない期間を算出する。すなわち、セレクタ出力値253が分子値203以上の場合、以下に示す式11の計算結果小数点以下切り上げを分周回路A270のクロック数算出値254として最小値算出部236へ出力する。分周回路A270のクロック数算出値254=セレクタ出力値253-分周回路A270の分子値203/分周回路A270の分母値206×2...11一方、セレクタ出力値253が分子値203未満の場合、以下に示す式12の計算結果小数点以下切り上げを分周回路A270のクロック数算出値254として最小値算出部236に出力する。分周回路Aのクロック数算出値254=セレクタ出力値253/分周回路A270の分母値206×2...12ここで、式11の意味について説明する。セレクタ出力値253は、出力クロック信号の現在の状態を表す値を示しており、式14又は式15で求まる。分周回路Aの分子値203は分周の半周期の値を示している。分周回路Aの分母値206×2は、入力クロック信号の1クロック1入力クロック当たりに出力クロック信号の状態を表す値が進む値を示している。条件であるセレクタ出力値253が分周回路A270の分子値203以上の場合、分周後の出力クロック信号は立ち上がった後の状態である。以上のことから、式11では、出力クロック信号の現在の状態を表す値セレクタ出力値253から半周期分の値分周回路A270の分子値203を減算して、1入力クロック進む値分周回路A270の分母値206×2を除算することで、次の立ち下がりまでの入力クロック数を算出している。すなわち、分周後の出力クロック信号における現在の状態から次の状態変化までの状態変化間隔入力クロック数を算出している。また、式12の意味について説明する。セレクタ出力値253及び分周回路Aの分母値206×2は、上述されたとおりである。条件であるセレクタ出力値253が分周回路A270の分子値203未満の場合、分周後の出力クロック信号は立ち上がり前の状態ある。以上のことから、式12では、出力クロック信号の現在の状態を表す値セレクタ出力値253から1入力クロック進む値分周回路A270の分母値206×2を除算することで、次の立ち上がりまでの入力クロック数を算出している。すなわち、この場合にも、分周後の出力クロック信号における現在の状態から次の状態変化までの状態変化間隔入力クロック数を算出している。減算部B237スキップ部は、セレクタ出力値253から最小値算出部出力値257分の入力クロック数を進ませる減算を行う。すなわち、減算部B237には、セレクタ出力値253、分周回路A270の分母値206及び最小値算出部出力値257が入力される。減算部B237は、以下に示す式13の計算結果を減算部B出力値258としてレジスタ部230へ出力する。減算部B出力値258=セレクタ出力値253-分周回路A270の分母値206×2×最小値算出部出力値257...13ここで、式13の意味について説明する。分周回路Aの分母値206×2は、1入力クロック当たりに出力クロック信号の状態を表す値が進む値を示している。最小値算出部出力値257は、進ませたい入力クロック数である。以上のことから、式13により、進ませたい出力クロック数分だけ進んだ出力クロック信号の次の状態を表す値を算出している。分周回路B280及び分周回路C290についても、分周回路A270と同じ構成なので、その説明を省略する。本実施の形態では、分周後の出力クロックにおける現在の状態例示:立ち上がった状態/ハイレベルの状態から次の状態変化例示:立ち下がり/ロウレベルへの変化が発生するまでの間隔を状態変化間隔としている。この状態変化間隔は、時間的な間隔の概念ではあるが、時間間隔に対応する指標であれば、本発明は特に限定されない。例えば、本実施の形態のように、その状態変化間隔として、入力クロック数クロック数算出値254を用いてもよい。入力クロック数は、1入力クロックの周期を掛けることで時間間隔になることから、時間に対応する指標といえるからである。また、例えば、その状態変化間隔として、出力クロックの1/2周期の中の位置と、その1/2周期の端部までの間隔を用いても良い。その間隔は、出力クロックの1/2周期を掛けることで時間間隔になることから、時間に対応する指標といえるからである。その間隔は、出力クロックの1/2周期内における現在の時点での周期の残り時間とも見ることができる。次に、本発明の第1の実施の形態に係るクロック生成回路の動作クロック生成回路の制御方法について説明する。図5は、本発明の第1の実施の形態に係るクロック生成回路の動作クロック生成回路の制御方法を示す制御フローチャートである。以下では、クロック生成回路200分周回路A270、分周回路B280、分周回路C290の動作のうち、主に分周回路A270の動作について説明する。分周回路B280及び分周回路C290の動作については、分周回路A270と同様である。レジスタ部230は、リセット信号202にハイ信号が入力されることでレジスタ部230に保持している値を0に初期化するステップS1。次に、リセット信号202にロウ信号が入力されることで、次のステップへ進む。次に、レジスタ部230は、入力クロック信号201の立ち上がりタイミングで、保持した値をレジスタ出力値250として減算部A231へ出力する。減算部A231は、レジスタ出力値250と分周回路A270の分母値206とに基づいて減算部A出力値251を算出し式14、加算部232及びセレクタ部233へ出力する。加算部232は、減算部A出力値251と分周回路A270の分子値203とに基づいて加算部出力値252を算出し式15、セレクタ部233へ出力する。セレクタ部233は、減算部A出力値251が0未満の場合には加算部出力値252を、減算部A出力値251が0以上の場合には減算部A出力値251をセレクタ出力値253として比較部234、クロック数算出部235及び減算部B237へ出力する。なお、比較部234は、セレクタ出力値253が分子値203以上の場合にはハイを、セレクタ出力値253が分子値203未満の場合にはロウを分周回路A270の出力クロック信号209として出力する。同様にして、分周回路B280の比較部234及び分周回路C290の比較部234は、それぞれ出力クロック信号210及び出力クロック信号211を出力する。クロック数算出部235は、セレクタ出力値253と分周回路A270の分子値203と分周回路A270の分母値206とに基づいて、分周後の出力クロック信号が変化しない入力クロック信号201のクロック数を分周回路A270のクロック数算出値254として算出するステップS2。具体的には、クロック数算出部235は、セレクタ出力値253が分子値203以上の場合、セレクタ出力値253と分周回路A270の分子値203と分周回路A270の分母値206とに基づいて式11により、クロック数算出値254を算出する。一方、セレクタ出力値253が分子値203未満の場合、セレクタ出力値253と分周回路A270の分母値206とに基づいて式12により、クロック数算出値254を算出する。入力クロック数は、分周後の出力クロック信号における現在の状態から次の状態変化までの状態変化間隔ということができる。同様にして、分周回路B280のクロック数算出部235は、分周後の出力クロック信号が変化しない入力クロック信号201のクロック数を分周回路B280のクロック数算出値255として算出する分周回路B280のステップS2。分周回路C290のクロック数算出部235は、分周後の出力クロック信号が変化しない入力クロック信号201のクロック数分周後の出力クロック信号における現在の状態から次の状態変化までの状態変化間隔を分周回路C290のクロック数算出値255として算出する分周回路C290のステップS2。次に、最小値算出部236は、分周回路A270のクロック数算出値254と分周回路B280のクロック数算出値255と分周回路C290のクロック数算出値256とを比較して、最小値を最小値算出部出力値257として算出するステップS3。そして、その最小値算出部出力値257を分周回路A270、分周回路B280及び分周回路C290へ出力する。次に、減算部B237は、分周回路A270の分母値206とセレクタ出力値253と最小値算出部出力値257とに基づいて式13により、最小値算出部出力値257分の入力クロック数を進めた値を減算部B出力値258として算出するステップS4。次に、レジスタ部230は、入力クロック信号201の立ち上がりタイミングで減算部B出力値258を保持するステップS5。その後、ステップS2に戻り、ステップS2~S5の処理を繰り返す。図6は、本発明の第1の実施の形態に係るクロック生成回路の動作クロック生成回路の制御方法を示すタイミングチャートである。この図は、図5の動作をタイミングチャートで見たものである。図中、最上段のT1、T2、...は時刻期間を示す。また、aはリセット信号202、bは入力クロック信号201、cは分周回路A270のレジスタ出力値250、dは分周回路A270のセレクタ出力値253、eは分周回路A270のクロック数算出値254、fは分周回路A270の減算部B出力値258、gは分周回路B280のクロック数算出値255、hは分周回路C290のクロック数算出値256、iは最小値算出部出力値257、jは分周回路A270の出力クロック信号209、kは分周回路B280の出力クロック信号210、lは分周回路C290の出力クロック信号211である。ただし、図6は、図4の場合において、分周回路A270が4分周設定分周回路A270の分子値203を4に設定、分周回路A270の分母値206を1に設定、分周回路B280が6分周設定分周回路B280の分子値204を6に設定、分周回路B208の分母値207を1に設定、分周回路C290が8分周設定分周回路C290の分子値205を8に設定、分周回路C290の分母値208を1に設定の場合の動作について示している。時刻T0において、リセット信号202aがハイ信号になることで、レジスタ部230の保持値が0に初期化されるステップS1。レジスタ部230は、レジスタ出力値250cとして保持値0を出力する。セレクタ部233は、式14の結果が0以上の場合には式14の結果を、式14の結果が0未満の場合には式15の結果を、セレクタ出力値253として出力する。ここで、レジスタ出力値250が0で、分周回路A270の分母値206が1なので、式14の結果は-20-1×2となる。従って、式14の結果が0未満なので、式15の結果がセレクタ出力値253となる。この場合、レジスタ出力値250が0で、分周回路A270の分母値206が1で、分周回路A270の分子値203が4なので、式15の結果、すなわちセレクタ出力値253dは、60-1×24×2となる。比較部234は、セレクタ出力値253の6が分周回路A270の分子値203の4以上のため、分周回路A270の出力クロック信号209jをハイ信号にする。同様にして、分周回路B2806分周の比較部234は、セレクタ出力値253の10が分周回路B280の分子値203の6以上のため、分周回路B280の出力クロック信号210kをハイ信号にする。また、分周回路C2908分周の比較部234は、セレクタ出力値253の14が分周回路C290の分子値203の8以上のため、分周回路C290の出力クロック信号211lをハイ信号にする。クロック数算出部235は、セレクタ出力値253が分子値203以上の場合には式11の結果を、セレクタ出力値253が分子値203未満の場合には式12の結果を、分周回路A270のクロック数算出値254として出力する。ただし、クロック数算出値254は、4分周で分周した場合の分周後の出力クロック信号209が変化しない入力クロック数である。ここで、セレクタ出力値253が6であり、分周回路A270の分子値203の4以上なので、式11の結果がクロック数算出値254となる。この場合、セレクタ出力値253が6で、分周回路A270の分子値203が4で、分周回路A270の分母値206が1なので、式11の結果小数点以下切り上げ、すなわちクロック数算出値254eは16-4/1×2となるステップS2。同様にして、分周回路B2806分周では、セレクタ出力値253が10で、分周回路B280の分子値203が6で、分周回路B280の分母値206が1なので、式11の結果小数点以下切り上げ、すなわちクロック数算出値255gは210-6/1×2となる分周回路B280のステップS2。また、分周回路C2908分周では、セレクタ出力値253が14で、分周回路C290の分子値203が8で、分周回路B280の分母値206が1なので、式11の結果小数点以下切り上げ、すなわちクロック数算出値256hは314-8/1×2となる分周回路C290のステップS2。最小値算出部236は、分周回路A270のクロック数算出値254、分周回路B280のクロック数算出値255及び分周回路C290のクロック数算出値256のうちの最小値を出力する。ここで、分周回路A270のクロック数算出値254が1で、分周回路B280のクロック数算出値255が2で、分周回路C290のクロック数算出値256が3なので、それらの最小値として最小値算出部出力値257iは1となるステップS3。減算部B237は、分周回路A270の分母値206とセレクタ出力値253と最小値算出部出力値257とに基づいて式13により、最小値算出部出力値257分の入力クロック数を進めた値を減算部B出力値258として出力する。ここで、分周回路A270の分母値206が1で、セレクタ出力値253が6で、最小値算出部出力値257が1なので、式13の結果、すなわち減算部B出力値258fは46-1×2×1となるステップS4。すなわち、最小値算出部出力値257が1なので、セレクタ出力値253の6から最小値算出部出力値257の1の入力クロック数分進ませた値が出力される。時刻T1において、リセット信号202bがロウ信号になることでレジスタ部230の初期化が解除される。ただし、時刻T1の動作はT0と同じであり、時刻T0の各値はT1においても変化はない。時刻T2において、レジスタ部230は、入力クロック信号201の立ち上がりタイミングで時刻T1の減算部B出力値258の4を保持し、時刻T2のレジスタ出力値250として4を出力するステップS5。レジスタ出力値250が4で、分周回路A270の分母値206が1なので、式14の結果は24-1×2となる。従って、セレクタ部233は、式14の結果が0以上なので、式15の結果ではなく、式14の結果である2をセレクタ出力値253とする。比較部234は、セレクタ出力値253の2が分周回路A270の分子値203の4未満のため、分周回路A270の出力クロック信号209jをロウ信号にする。同様にして、分周回路B2806分周の比較部234は、セレクタ出力値253の6が分周回路B280の分子値203の6以上のため、分周回路B280の出力クロック信号210kをハイ信号にする。また、分周回路C2908分周の比較部234は、セレクタ出力値253の10が分周回路C290の分子値203の8以上のため、分周回路C290の出力クロック信号211lをハイ信号にする。セレクタ出力値253が2であり、分周回路A270の分子値203の4未満なので、クロック数算出部235は、式12の結果をクロック数算出値254として出力する。この場合、セレクタ出力値253が2で、分周回路A270の分子値203が4で、分周回路A270の分母値206が1なので、式12の結果小数点以下切り上げ、すなわちクロック数算出値254eは12/1×2となるステップS2。同様にして、分周回路B2806分周では、セレクタ出力値253が6で、分周回路B280の分子値203が6で、分周回路B280の分母値206が1なので、式11の結果小数点以下切り上げ、すなわちクロック数算出値255gは06-6/1×2となる分周回路B280のステップS2。また、分周回路C2908分周では、セレクタ出力値253が10で、分周回路C290の分子値203が8で、分周回路B280の分母値206が1なので、式11の結果小数点以下切り上げ、すなわちクロック数算出値256hは110-8/1×2となる分周回路C290のステップS2。最小値算出部236は、分周回路A270のクロック数算出値254が1で、分周回路B280のクロック数算出値255が0で、分周回路C290のクロック数算出値256が1なので、それらの最小値として最小値算出部出力値257iとして0を出力するステップS3。減算部B237は、分周回路A270の分母値206が1で、セレクタ出力値253が2で、最小値算出部出力値257が0なので、式13の結果、すなわち減算部B出力値258fとして22-1×2×0を出力するステップS4。すなわち、最小値算出部出力値257が0なので、進ませる減算は行わず、セレクタ出力値253がそのまま出力される。時刻T3において、レジスタ部230は、入力クロック信号201の立ち上がりタイミングで時刻T2の減算部B出力値258の2を保持し、時刻T3のレジスタ出力値250として2を出力するステップS5。レジスタ出力値250が2で、分周回路A270の分母値206が1なので、式14の結果は02-1×2となる。従って、セレクタ部233は、式14の結果が0以上なので、式14の結果である0をセレクタ出力値253とする。比較部234は、セレクタ出力値253の0が分周回路A270の分子値203の4未満のため、分周回路A270の出力クロック信号209jをロウ信号にする。同様にして、分周回路B2806分周の比較部234は、セレクタ出力値253の4が分周回路B280の分子値203の6未満のため、分周回路B280の出力クロック信号210kをロウ信号にする。また、分周回路C2908分周の比較部234は、セレクタ出力値253の8が分周回路C290の分子値203の8以上のため、分周回路C290の出力クロック信号211lをハイ信号にする。セレクタ出力値253が0であり、分周回路A270の分子値203の4未満なので、クロック数算出部235は、式12の結果をクロック数算出値254として出力する。この場合、セレクタ出力値253が0で、分周回路A270の分子値203が4で、分周回路A270の分母値206が1なので、式12の結果小数点以下切り上げ、すなわちクロック数算出値254eは00/1×2となるステップS2。同様にして、分周回路B2806分周では、セレクタ出力値253が4で、分周回路B280の分子値203が6で、分周回路B280の分母値206が1なので、式12の結果小数点以下切り上げ、すなわちクロック数算出値255gは24/1×2となる分周回路B280のステップS2。また、分周回路C2908分周では、セレクタ出力値253が8で、分周回路C290の分子値203が8で、分周回路B280の分母値206が1なので、式11の結果小数点以下切り上げ、すなわちクロック数算出値256hは08-8/1×2となる分周回路C290のステップS2。最小値算出部236は、分周回路A270のクロック数算出値254が0で、分周回路B280のクロック数算出値255が2で、分周回路C290のクロック数算出値256が0なので、それらの最小値として最小値算出部出力値257iとして0を出力するステップS3。減算部B237は、分周回路A270の分母値206が1で、セレクタ出力値253が0で、最小値算出部出力値257が0なので、式13の結果、すなわち減算部B出力値258fとして02-1×2×0を出力するステップS4。すなわち、最小値算出部出力値257が0なので、進ませる減算は行わず、セレクタ出力値253がそのまま出力される。時刻T4において、レジスタ部230は、入力クロック信号201の立ち上がりタイミングで時刻T3の減算部B出力値258の0を保持し、時刻T3のレジスタ出力値250として0を出力するステップS5。レジスタ出力値250が0で、分周回路A270の分母値206が1なので、式14の結果は-20-1×2となる。従って、セレクタ部233は、式14の結果が0未満なので、式15の結果をセレクタ出力値253として出力する。この場合、レジスタ出力値250が0で、分周回路A270の分母値206が1で、分周回路A270の分子値203が4なので、式15の結果、すなわちセレクタ出力値253dは、60-1×24×2となる。比較部234は、セレクタ出力値253の6が分周回路A270の分子値203の4以上のため、分周回路A270の出力クロック信号209jをハイ信号にする。同様にして、分周回路B2806分周の比較部234は、セレクタ出力値253の2が分周回路B280の分子値203の6未満のため、分周回路B280の出力クロック信号210kをロウ信号にする。また、分周回路C2908分周の比較部234は、セレクタ出力値253の2が分周回路C290の分子値203の8未満のため、分周回路C290の出力クロック信号211lをロウ信号にする。セレクタ出力値253が6であり、分周回路A270の分子値203の4以上なので、クロック数算出部235は、式11の結果をクロック数算出値254として出力する。この場合、セレクタ出力値253が6で、分周回路A270の分子値203が4で、分周回路A270の分母値206が1なので、式11の結果小数点以下切り上げ、すなわちクロック数算出値254eは16-4/1×2となるステップS2。同様にして、分周回路B2806分周では、セレクタ出力値253が2で、分周回路B280の分子値203が6で、分周回路B280の分母値206が1なので、式12の結果小数点以下切り上げ、すなわちクロック数算出値255gは12/1×2となる分周回路B280のステップS2。また、分周回路C2908分周では、セレクタ出力値253が6で、分周回路C290の分子値203が8で、分周回路B280の分母値206が1なので、式12の結果小数点以下切り上げ、すなわちクロック数算出値256hは36/1×2となる分周回路C290のステップS2。最小値算出部236は、分周回路A270のクロック数算出値254が1で、分周回路B280のクロック数算出値255が1で、分周回路C290のクロック数算出値256が3なので、それらの最小値として最小値算出部出力値257iとして1を出力するステップS3。減算部B237は、分周回路A270の分母値206が1で、セレクタ出力値253が6で、最小値算出部出力値257が0なので、式13の結果、すなわち減算部B出力値258fとして46-1×2×1を出力するステップS4。すなわち、最小値算出部出力値257が1なので、セレクタ出力値253の6から最小値算出部出力値257の1の入力クロック数分進ませた値が出力される。時刻T5以降は、T1~T4と同様な処理を繰り返すので説明を省略する。以上のようにして、本実施の形態に係るクロック生成回路は動作するクロック生成回路は制御される。図7は、図6の本実施の形態のタイミングチャートを図3のタイミングチャートとの対応関係を示すチャートである。図中、最上段のT1、T2、...は図3における時刻期間を示す。また、a入力クロック、b4分周クロック及びc6分周クロックは、図6におけるj分周回路A270の出力クロック信号209、k分周回路B280の出力クロック信号210及びl分周回路C290の出力クロック信号211をそれぞれ示す。時刻T1では、以下の処理が行われる。分周回路A、分周回路B及び分周回路Cの各々にあるクロック数算出部235は、分周後の出力クロックが変化しない期間出力クロック信号における現在の状態から次の状態変化までの間隔:状態変化間隔を入力クロック数で算出する。最小値算出部236は、分周回路A、分周回路B及び分周回路Cにおける状態変化間隔分の入力クロック数のうちから最小値を算出するこの場合、分周回路Aのクロック数算出値254=1。分周回路A、分周回路B及び分周回路Cの各々にある減算部B出力値258は、最小値算出部236で算出した状態変化間隔分の入力クロック数の最小値分だけ出力クロックを進ませる減算を行うこの場合、1進ませる。その結果、出力クロックは、図3における時刻T2をスキップし、時刻T3まで進む図6では時刻T2に対応。この時刻T3は、4分周クロックbが変化する時刻である。スキップされた時刻T2は、どの分周クロックも変化が無い時刻である。すなわち、出力クロックを時刻T3まで進ませることで、いずれかの分周クロックが必ず変化するようにできる。時刻T3図6では時刻T2に対応では、上記と同様にして、最小値算出部236は、分周回路A、分周回路B及び分周回路Cにおける状態変化間隔分の入力クロック数のうちから最小値を算出するこの場合、分周回路Bのクロック数算出値255=0。その結果、時刻T4で6分周クロックcに変化があるため、スキップせずに時刻T4に進む図6では時刻T3に対応。時刻T4図6では時刻T3に対応では、上記と同様にして、最小値算出部236は、分周回路A、分周回路B及び分周回路Cにおける状態変化間隔分の入力クロック数のうちから最小値を算出するこの場合、分周回路Aのクロック数算出値254及び分周回路Cのクロック数算出値256=0。その結果、時刻T5で4分周クロックbと8分周クロックdに変化があるため、スキップせずに時刻T5に進む図6では時刻T4に対応。時刻T5図6では時刻T4に対応では、上記と同様にして、最小値算出部236は、分周回路A、分周回路B及び分周回路Cにおける状態変化間隔分の入力クロック数のうちから最小値を算出するこの場合、分周回路Aのクロック数算出値254及び分周回路Bのクロック数算出値255=1。分周回路A、分周回路B及び分周回路Cの各々にある減算部B出力値258は、最小値算出部236で算出した状態変化間隔分の入力クロック数の最小値分だけ出力クロックを進ませる減算を行うこの場合、1進ませる。その結果、出力クロックは、図3における時刻T6をスキップし、時刻T7まで進む図6では時刻T5に対応。この時刻T7は、4分周クロックbと6分周クロックcが変化する時刻である。スキップされた時刻T6は、どの分周クロックも変化が無い時刻である。すなわち、出力クロックを時刻T7まで進ませることで、いずれかの分周クロックが必ず変化するようにできる。時刻T7図6では時刻T5に対応では、上記と同様にして、最小値算出部236は、分周回路A、分周回路B及び分周回路Cにおける状態変化間隔分の入力クロック数のうちから最小値を算出するこの場合、分周回路Aのクロック数算出値254及び分周回路Cのクロック数算出値256=1。分周回路A、分周回路B及び分周回路Cの各々にある減算部B出力値258は、最小値算出部236で算出した状態変化間隔分の入力クロック数の最小値分だけ出力クロックを進ませる減算を行うこの場合、1進ませる。その結果、出力クロックは、図3における時刻T8をスキップし、時刻T9まで進む図6では時刻T6に対応。この時刻T9は、4分周クロックbと8分周クロックdが変化する時刻である。スキップされた時刻T8は、どの分周クロックも変化が無い時刻である。すなわち、出力クロックを時刻T9まで進ませることで、いずれかの分周クロックが必ず変化するようにできる。時刻T9図6では時刻T6に対応では、上記と同様にして、最小値算出部236は、分周回路A、分周回路B及び分周回路Cにおける状態変化間隔分の入力クロック数のうちから最小値を算出するこの場合、分周回路Bのクロック数算出値255=0。その結果、時刻T10で6分周クロックcに変化があるため、スキップせずに時刻T10に進む図6では時刻T7に対応。時刻T10図6では時刻T7に対応では、上記と同様にして、最小値算出部236は、分周回路A、分周回路B及び分周回路Cにおける状態変化間隔分の入力クロック数のうちから最小値を算出するこの場合、分周回路Aのクロック数算出値254=0。その結果、時刻T11で4分周クロックbに変化があるため、スキップせずに時刻T11に進む図6では時刻T8に対応。時刻T11図6では時刻T8に対応では、上記と同様にして、最小値算出部236は、分周回路A、分周回路B及び分周回路Cにおける状態変化間隔分の入力クロック数のうちから最小値を算出するこの場合、分周回路Aのクロック数算出値254、分周回路Bのクロック数算出値255及び分周回路Cのクロック数算出値256=1。分周回路A、分周回路B及び分周回路Cの各々にある減算部B出力値258は、最小値算出部236で算出した状態変化間隔分の入力クロック数の最小値分だけ出力クロックを進ませる減算を行うこの場合、1進ませる。その結果、出力クロックは、図3における時刻T12をスキップし、時刻T13まで進む図6では時刻T9に対応。この時刻T13は、4分周クロックbと6分周クロックcと8分周クロックdが変化する時刻である。スキップされた時刻T12は、どの分周クロックも変化が無い時刻である。すなわち、出力クロックを時刻T13まで進ませることで、いずれかの分周クロックが必ず変化するようにできる。時刻T13図6では時刻T9に対応では、上記と同様にして、最小値算出部236は、分周回路A、分周回路B及び分周回路Cにおける状態変化間隔分の入力クロック数のうちから最小値を算出するこの場合、分周回路Aのクロック数算出値254=1。分周回路A、分周回路B及び分周回路Cの各々にある減算部B出力値258は、最小値算出部236で算出した状態変化間隔分の入力クロック数の最小値分だけ出力クロックを進ませる減算を行うこの場合、1進ませる。その結果、出力クロックは、図3における時刻T14をスキップし、時刻T15まで進む図6では時刻T10に対応。この時刻T15は、4分周クロックbが変化する時刻である。スキップされた時刻T14は、どの分周クロックも変化が無い時刻である。すなわち、出力クロックを時刻T15まで進ませることで、いずれかの分周クロックが必ず変化するようにできる。以下、時刻T15図6では時刻T10に対応以降も、時刻T1~T15と同様な動作を繰り返す。以上のように、時刻T1~T15の動作から、図3において出力クロックが変化しない時刻T2、T6、T8、T12、T14をスキップし、入力クロックの15周期分が、本実施の形態では10周期分に減らせることがわかる。本実施の形態では、クロック生成回路200において、出力クロック信号の状態が変化しない期間、すなわち出力クロック信号の現在の状態から次の状態変化までの状態変化間隔として入力クロックの数を算出して、その期間状態変化間隔の分だけ出力クロック信号を進ませる。それにより、出力クロック信号において、その期間状態変化間隔をスキップすることができる。それにより、出力クロックの変化しない期間を無くし、各分周回路の出力クロック信号のいずれかが必ず状態変化するようにすることができる。次に、本発明の第1の実施の形態に係るクロック生成回路を適用したエミュレータについて説明する。図8は、本発明の第1の実施の形態に係るエミュレータの構成を示すブロック図である。エミュレータ400は、クロック制御部420と、制御部410と、検証コンソール430とを備えている。クロック制御部420は、制御部410の制御に基づいて、検証に用いるクロックを生成し、検証対象回路450に供給する。クロック制御部420は、上述されたクロック生成回路200を備えている。クロック生成回路200は、上述されたように、入力クロック信号201とリセット信号202と各分周回路A~Cの分子値203、204、205及び分母値206、207、208とに基づいて、同じ入力クロック信号201を異なる分周比で分周した複数の出力クロック信号209~211を生成する。複数の出力クロック信号209~211は検証対象回路450へ出力される。制御部410は、CPUやマイクロプロセッサに例示され、複数の出力クロック信号209~211を用いて、検証対象回路450例示:半導体集積回路をテストする。検証コンソール430は、パーソナルコンピュータに例示され、ユーザによるデータ入力を行う入力装置としての機能、制御部410を制御する機能、検証過程や検証結果を表示する表示装置としての機能などを備えている。次に、本発明の第1の実施の形態に係るエミュレータの動作エミュレーション方法について説明する。制御部410は、検証コンソール430からのユーザ入力等に基づいて、検証プログラムを動作させる。制御部410は、検証プログラムを介して、クロック生成回路200を制御する。クロック生成回路200は、同じ入力クロック信号を異なる分周比で分周し、複数の出力クロック信号209~211を生成して、検証対象回路450へ供給する。制御部410は、検証プログラムに基づいて、複数の出力クロック信号209~211を用いて、検証対象回路450をテストする。制御部410は、検証コンソール430に検証過程及び検証結果を表示する。以上により、本発明の第1の実施の形態に係るエミュレータの動作エミュレーション方法が実行される。本実施の形態では、エミュレータに上述のクロック生成回路200を用いている。そのクロック生成回路200は、出力クロック信号が変化しない期間を無くし、各分周回路の出力クロック信号のいずれかが必ず状態変化するようにしている。すなわち、エミュレーションにおいて、出力クロック信号が変化せず検証対象の論理回路が動作しない、という状況を無くすことができる。その結果、エミュレータの動作時間を短くでき、エミュレーションの検証時間を短縮することができる。第2の実施の形態本発明の第2の実施の形態に係るクロック生成回路の構成について説明する。本実施の形態は、クロック生成回路の各分周回路の構成の点で、第1の実施の形態と異なっている。図9は、本発明の第2の実施の形態に係るクロック生成回路の構成を示すブロック図である。クロック生成回路300は、複数の分周回路と、最小値算出部336とを具備している。複数の分周回路は、分周回路A370、分周回路B380及び分周回路C390を含んでいる。各構成の詳細は後述される。最小値算出部336は、分周回路A370、分周回路B380及び分周回路C390からの複数の入力値360~361;後述から最小値357;後述を算出し、その最小値を分周回路A370、分周回路B380及び分周回路C390へ出力する。分周回路A370には、入力クロック信号301、リセット信号302、周期値320、及び最小値算出部出力値357が入力される。入力クロック信号301は、分周の元となる信号である。リセット信号302は、内部状態を初期化する信号である。周期値320は、分周回路A370における分周する比率の周期となる値4分周の場合は4:分周後の出力クロックにおける1/2周期の時間に相当である。最小値算出部出力値357は、分周回路A370、分周回路B380及び分周回路C390の現在の時点での周期の残り時間のうちの最小時間である。分周回路A370は、レジスタ出力値360及び出力クロック信号309を出力する。レジスタ出力値360は、分周回路A370の現在の時点での周期の残り時間又は時間に相当する値である。出力クロック信号309は、分周回路A370の分周後の出力クロック信号である。分周回路B380には、入力クロック信号301、リセット信号302、周期値321及び最小値算出部出力値357が入力される。入力クロック信号301、リセット信号302及び最小値算出部出力値357は、上述のとおりである。周期値321は、分周回路B380における分周する比率の周期となる値6分周の場合は6:分周後の出力クロックにおける1/2周期の時間に相当である。分周回路B380は、レジスタ出力値361及び出力クロック信号310を出力する。レジスタ出力値361は、分周回路B380の現在の時点での周期の残り時間又は時間に相当する値である。出力クロック信号310は、分周回路B380の分周後の出力クロック信号である。分周回路C390には、入力クロック信号301、リセット信号302、周期値322及び最小値算出部出力値357が入力される。入力クロック信号301、リセット信号302及び最小値算出部出力値357は、上述のとおりである。周期値321は、分周回路C390における分周する比率の周期となる値8分周の場合は8:分周後の出力クロックにおける1/2周期の時間に相当である。分周回路C390は、レジスタ出力値362及び出力クロック信号311を出力する。レジスタ出力値362は、分周回路C390の現在の時点での周期の残り時間又は時間に相当する値である。出力クロック信号311は、分周回路C390の分周後の出力クロック信号である。最小値算出部336には、分周回路A370のレジスタ出力値360、分周回路B380のレジスタ出力値361、分周回路C390のレジスタ出力値362が入力される。最小値算出部336は、分周回路A370のレジスタ出力値360、分周回路B380のレジスタ出力値361及び分周回路C390のレジスタ出力値362のうちの最小値を算出する又は抽出する。そして、その最小値を最小値算出部出力値357として分周回路A370、分周回路B380及び分周回路C390へ出力する。分周回路A370は、レジスタ部330、減算部342スキップ部、セレクタ部340及びTフリップフロップ部341を具備している。レジスタ部330は、現在の時点での周期の残り時間又は時間に相当する値を保持する。レジスタ部330には、入力クロック信号301及びセレクタ出力値363が入力される。レジスタ部330は、入力クロック信号301の立ち上がりタイミングでセレクタ出力値363を保持し、保持した値を分周回路A370のレジスタ出力値360として減算部342とクロック生成回路300の外部にある最小値算出部336とへ出力する。減算部342は、現在の時点での周期の残り時間又は時間に相当する値から残り周期の最小値を減算する。減算部342には、分周回路A370のレジスタ出力値360及び最小値算出部出力値357が入力される。減算部342は、分周回路Aのレジスタ出力値360から最小値算出部出力値357を減算し、その減算結果を減算部出力値359としてセレクタ部340へ出力する。セレクタ部340には、減算部出力値359、分周回路A370の周期値320及びリセット信号302が入力される。セレクタ部340は、リセット信号302がハイの場合、分周回路A370の周期値320をセレクタ出力値363としてレジスタ部330へ出力する。セレクタ部340は、リセット信号302がロウの場合、且つ、減算部出力値359が0の場合、分周回路A370の周期値320をセレクタ出力値363としてレジスタ部330へ出力する。リセット信号302がロウの場合、且つ、減算部出力値359が0以外の場合、減算部出力値359をセレクタ出力値363としてレジスタ部330に出力する。Tフリップフロップ部341には、入力クロック信号301、リセット信号302及び減算部出力値359が入力される。Tフリップフロップ部341は、リセット信号302をリセット、入力クロック信号301をクロック、減算部出力値359が0の場合をイネーブルとした、Tフリップフロップとして動作し、分周回路A370の出力クロック信号309をQとしてクロック生成回路300の外部へ出力する。すなわち、Tフリップフロップ部341は、リセット信号302で初期化される。Tフリップフロップ部341は、減算部出力値359が0の場合、イネーブルとなり入力クロック信号301の立ち上がりタイミングに同期して保持内容を反転して出力する。減算部出力値359が0以外の場合、保持内容をそのまま出力する。分周回路B380及び分周回路C390についても、分周回路A370と同じ構成なので、その説明を省略する。本実施の形態では、分周後の出力クロック信号の1/2周期内における現在の時点での周期の残り時間又は時間に相当する値、ずなわち、現在の時点例示:立ち上がった状態/ハイレベルの状態から次の状態変化例示:立ち下がり/ロウレベルへの変化であり、1/2周期の終端が発生するまでの間隔を状態変化間隔としている。次に、本発明の第2の実施の形態に係るクロック生成回路の動作クロック生成回路の制御方法について説明する。図10は、本発明の第2の実施の形態に係るクロック生成回路の動作クロック生成回路の制御方法を示す制御フローチャートである。以下では、クロック生成回路300分周回路A370、分周回路B380、分周回路C390の動作のうち、主に分周回路A370の動作について説明する。分周回路B380及び分周回路C390の動作については、分周回路A370と同様であるのでその説明を省略する。リセット信号302にハイ信号が入力されることで、セレクタ部340は、分周回路A370の周期値320をセレクタ出力値363としてレジスタ部330に出力する。レジスタ部330は、入力クロック信号301の立ち上がりタイミングでセレクタ出力値363を保持する。セレクタ出力値363は、現在の時点での周期の残り時間又は時間に相当する値、すなわち分周後の出力クロック信号における現在の状態から次の状態変化までの状態変化間隔である。このとき、セレクタ出力値363は、分周回路A370の周期値320と同じである。そのため、レジスタ部330は、分周回路A370の周期値320に初期化されるステップS11。この場合、分周回路A370のレジスタ出力値360は周期値320である。次に、リセット信号302にロウ信号が入力されることで、次のステップへ進む。同様にして、分周回路B380のレジスタ部330は、分周回路B380の周期値321に初期化される分周回路B380のステップS11。すなわち、この場合、分周回路B380のレジスタ出力値361は周期値321である。また、分周回路C390のレジスタ部330は、分周回路C390の周期値322に初期化される分周回路C390のステップS11。すなわち、この場合、分周回路C390のレジスタ出力値362は周期値322である。最小値算出部336は、分周回路A370のレジスタ出力値360と分周回路B380のレジスタ出力値361と分周回路C390のレジスタ出力値362とを比較して、それらのうちの最小値を求める。その最小値は、分周回路A370、分周回路B380及び分周回路C390における現在の時点から出力クロック信号が変化するまでの時間の最小値としての最小値算出部出力値357であるステップS12。減算部342は、分周回路A370のレジスタ出力値360から最小値算出部出力値357を減算して減算部出力値359を算出し、現在の時点での周期の残り時間を最小値の時間分だけ先に進ませるステップS13。セレクタ部340は、現在の時点での周期の残り時間としての減算部出力値359が0の場合には、分周回路A370の周期値320を現在の時点での周期の残り時間であるセレクタ出力値363としてレジスタ部330へ出力する。減算部出力値359が0以外の場合、減算部出力値359をセレクタ出力値363としてレジスタ部330に出力するステップS14。レジスタ部330は、入力クロック信号301の立ち上がりタイミングでセレクタ出力値363を、現在の時点から出力クロック信号が変化するまでの残り時間レジスタ出力値として保持するステップS15。Tフリップフロップ部341は、減算部出力値359が0の場合には、イネーブルとなり入力クロック信号301の立ち上がりタイミングに同期して保持内容を反転して出力する。減算部出力値359が0以外の場合、保持内容をそのまま出力する。その後、ステップS12に戻り、ステップS12からステップS15の処理を繰り返す。図11は、本発明の第2の実施の形態に係るクロック生成回路の動作クロック生成回路の制御方法を示すタイミングチャートである。図中、最上段のT1、T2、...は時刻期間を示す。また、aはリセット信号302、bは入力クロック信号301、cは分周回路A370の減算部出力値359、dは分周回路A370のセレクタ出力値363、eは分周回路A370のレジスタ出力値360、fは分周回路B380のレジスタ出力値361、gは分周回路C390のレジスタ出力値362、hは最小値算出部出力値357、iは分周回路A370の出力クロック信号309、jは分周回路B380の出力クロック信号310、kは分周回路C390の出力クロック信号311である。ただし、図11は、図9の場合において、分周回路A370が周期を4に設定分周回路Aの周期値320を4に設定、分周回路B380が周期を6に設定分周回路Bの周期値321を6に設定、分周回路C390が周期を8に設定分周回路Cの周期値322を8に設定の場合の動作について示している。時刻T0では、リセット信号302aがハイ信号になることで、セレクタ出力値363dは、分周回路A370の周期値320の4となる。その結果、レジスタ部330の保持値が分周回路A370の周期値320の4に初期化されるステップS11。また、Tフリップフロップ部341も初期化されてロウを保持する。同様にして、分周回路B380のレジスタ部330の保持値が分周回路B380の周期値321の6に初期化される分周回路B380のステップS11。分周回路B380のTフリップフロップ部341も初期化されてロウを保持する。また、分周回路C390のレジスタ部330の保持値が分周回路C390の周期値322の8に初期化される分周回路C390のステップS11。分周回路C390のTフリップフロップ部341も初期化されてロウを保持する。レジスタ部330は、レジスタ出力値360eとして保持値4を出力する。Tフリップフロップ部341は、分周回路A370の出力クロック信号309iとしてロウを出力する。同様にして、分周回路B380のレジスタ部330は、レジスタ出力値361fとして保持値6を出力する。Tフリップフロップ部341は、分周回路B380の出力クロック信号310jとしてロウを出力する。また、分周回路C390のレジスタ部330は、レジスタ出力値362gとして保持値8を出力する。Tフリップフロップ部341は、分周回路C390の出力クロック信号311kとしてロウを出力する。最小値算出部336は、分周回路A370のレジスタ出力値360、分周回路B380のレジスタ出力値361及び分周回路C390のレジスタ出力値362のうちの最小値を出力するステップS12。ここで、分周回路A370のレジスタ出力値360が4で、分周回路B380のレジスタ出力値361が6で、分周回路C390のレジスタ出力値362が8なので、それらの最小値として最小値算出部出力値357hは4となる。減算部342は、分周回路A370のレジスタ出力値360の4から最小値算出部出力値357の4を減算し、減算結果の0を減算部出力値359cとして出力する。減算部出力値359の値は、周期の残り時間を先に進ませる時間分を示しているので、その値0だけ進ませるステップS13。すなわち、実質的には進ませない。セレクタ部340は、減算部出力値359が0なので、分周回路A370の周期値320の4を周期の残り時間であるセレクタ出力値363としてレジスタ部330へ出力するステップS14。時刻T1において、リセット信号302bがロウ信号になることでレジスタ部330の初期化が解除される。ただし、時刻T1の動作はT0と同じであり、時刻T0の各値はT1においても変化はない。レジスタ部330は、入力クロック信号301bの立ち上がりタイミングでセレクタ出力値363である4を出力クロック信号が変化するまでの残り時間として保持するステップS15。時刻T2では、時刻T1での減算部出力値359が0なので、Tフリップフロップ部341は、入力クロック信号301の立ち上がりタイミングに同期して保持値を反転したハイ信号を、分周回路A370の出力クロック信号309iとして出力する。同様にして、分周回路B380の時刻T1での減算部出力値359が2であり0ではない。そのため、分周回路B380のTフリップフロップ部341は、保持値であるロウ信号を、分周回路B380の出力クロック信号310jとして出力する。また、分周回路C390の時刻T1での減算部出力値359が4であり0ではない。そのため、分周回路C390のTフリップフロップ部341は、保持値であるロウ信号を、分周回路C390の出力クロック信号311kとして出力する。レジスタ部330は、レジスタ出力値360eとして保持値4を出力する。同様にして、分周回路B380のレジスタ部330は、レジスタ出力値361fとして保持値2を出力する。また、分周回路C390のレジスタ部330は、レジスタ出力値362gとして保持値4を出力する。最小値算出部336は、分周回路A370のレジスタ出力値360、分周回路B380のレジスタ出力値361及び分周回路C390のレジスタ出力値362のうちの最小値を出力するステップS12。ここで、分周回路A370のレジスタ出力値360が4で、分周回路B380のレジスタ出力値361が2で、分周回路C390のレジスタ出力値362が4なので、それらの最小値として最小値算出部出力値357hは2となる。減算部342は、分周回路A370のレジスタ出力値360の4から最小値算出部出力値357の2を減算し、減算結果の2を減算部出力値359cとして出力する。減算部出力値359の値は、周期の残り時間を先に進ませる時間分を示しているので、その値2だけ進ませるステップS13。セレクタ部340は、減算部出力値359が2なので、そのまま2を周期の残り時間であるセレクタ出力値363としてレジスタ部330へ出力するステップS14。レジスタ部330は、入力クロック信号301bの立ち上がりタイミングでセレクタ出力値363である2を出力クロック信号が変化するまでの残り時間として保持するステップS15。時刻T3では、時刻T2での減算部出力値359が2なので、Tフリップフロップ部341は、保持値をそのまま変更せずハイ信号を、分周回路A370の出力クロック信号309iとして出力する。同様にして、分周回路B380の時刻T2での減算部出力値359が0である。そのため、Tフリップフロップ部341は、入力クロック信号301の立ち上がりタイミングに同期して保持値を反転したハイ信号を、分周回路B380の出力クロック信号310jとして出力する。また、分周回路C390の時刻T2での減算部出力値359が2であり0ではない。そのため、分周回路C390のTフリップフロップ部341は、保持値であるロウ信号を、分周回路C390の出力クロック信号311kとして出力する。レジスタ部330は、レジスタ出力値360eとして保持値2を出力する。同様にして、分周回路B380のレジスタ部330は、レジスタ出力値361fとして保持値6を出力する。また、分周回路C390のレジスタ部330は、レジスタ出力値362gとして保持値2を出力する。最小値算出部336は、分周回路A370のレジスタ出力値360、分周回路B380のレジスタ出力値361及び分周回路C390のレジスタ出力値362のうちの最小値を出力するステップS12。ここで、分周回路A370のレジスタ出力値360が2で、分周回路B380のレジスタ出力値361が6で、分周回路C390のレジスタ出力値362が2なので、それらの最小値として最小値算出部出力値357hは2となる。減算部342は、分周回路A370のレジスタ出力値360の2から最小値算出部出力値357の2を減算し、減算結果の0を減算部出力値359cとして出力する。減算部出力値359の値は、周期の残り時間を先に進ませる時間分を示しているので、その値0だけ進ませるステップS13。すなわち、進ませない。セレクタ部340は、減算部出力値359が0なので、分周回路A370の周期値320の4を周期の残り時間であるセレクタ出力値363としてレジスタ部330へ出力するステップS14。レジスタ部330は、入力クロック信号301bの立ち上がりタイミングでセレクタ出力値363である4を出力クロック信号が変化するまでの残り時間として保持するステップS15。時刻T4では、時刻T3での減算部出力値359が0である。そのため、Tフリップフロップ部341は、入力クロック信号301の立ち上がりタイミングに同期して保持値を反転したロウ信号を、分周回路A370の出力クロック信号309iとして出力する。同様にして、分周回路B380の時刻T3での減算部出力値359が4であり0ではない。そのため、分周回路B380のTフリップフロップ部341は、保持値であるハイ信号を、分周回路B380の出力クロック信号310jとして出力する。また、分周回路C390の時刻T3での減算部出力値359が0である。そのため、Tフリップフロップ部341は、入力クロック信号301の立ち上がりタイミングに同期して保持値を反転したハイ信号を、分周回路C390の出力クロック信号311kとして出力する。レジスタ部330は、レジスタ出力値360eとして保持値4を出力する。同様にして、分周回路B380のレジスタ部330は、レジスタ出力値361fとして保持値4を出力する。また、分周回路C390のレジスタ部330は、レジスタ出力値362gとして保持値8を出力する。最小値算出部336は、分周回路A370のレジスタ出力値360、分周回路B380のレジスタ出力値361及び分周回路C390のレジスタ出力値362のうちの最小値を出力するステップS12。ここで、分周回路A370のレジスタ出力値360が4で、分周回路B380のレジスタ出力値361が4で、分周回路C390のレジスタ出力値362が8なので、それらの最小値として最小値算出部出力値357hは4となる。減算部342は、分周回路A370のレジスタ出力値360の4から最小値算出部出力値357の4を減算し、減算結果の0を減算部出力値359cとして出力する。減算部出力値359の値は、周期の残り時間を先に進ませる時間分を示しているので、その値0だけ進ませるステップS13。すなわち、進ませない。セレクタ部340は、減算部出力値359が0なので、分周回路A370の周期値320の4を周期の残り時間であるセレクタ出力値363としてレジスタ部330へ出力するステップS14。レジスタ部330は、入力クロック信号301bの立ち上がりタイミングでセレクタ出力値363である4を出力クロック信号が変化するまでの残り時間として保持するステップS15。以下、時刻T5以降も、時刻T1~T4と同様な動作を繰り返す。以上のように、リセット信号302がロウ信号となる時刻T1の次の時刻T2以降は、分周回路A370の出力クロック信号309と分周回路B380の出力クロック信号310と分周回路C390の出力クロック信号311のいずれかが変化することがわかる。本実施の形態により、クロック生成回路において、各分周回路に周期値を入力することにより、出力クロックが変化しない期間例示:周期の残り時間を算出して、出力クロックが変化しない期間分だけ出力クロックを進ませることにより、出力クロックの変化しない期間をスキップすることができる。それにより、出力クロックの変化しない期間が無くなり、エミュレータの動作時間を短くすることが可能となる。なお、本発明の第2の実施の形態に係るクロック生成回路を適用したエミュレータ及びエミュレーション方法については、図8のエミュレータ400において、クロック制御部420に、クロック生成回路200の代わりにクロック生成回路300を含んでいる他は、第1の実施の形態の場合と同様である。ただし、クロック生成回路300は、上述されたように、入力クロック信号301とリセット信号302と各分周回路A~Cの周期値320、321、322とに基づいて、同じ入力クロック信号を異なる分周比で分周した複数の出力クロック信号309~311を生成する。複数の出力クロック信号309~311は検査対象回路450へ出力される。本実施の形態においても、第1の実施の形態と同様の効果を得ることができる。本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更され得ることは明らかである。