表面および裏面を有するとともに当該表面がサファイア単結晶のC面で構成されたサファイア基板の当該表面側に、当該表面およびサファイア単結晶のM面に沿った第1方向に向かう第1溝部と、当該表面に沿うとともに当該第1方向と交差する第2方向に向かい且つ当該第1溝部の幅よりも幅が狭い第2溝部とを備える半導体層を形成する半導体形成工程と、前記第1溝部と前記第2溝部とを備える前記半導体層が形成された前記サファイア基板に対し、当該サファイア基板の前記裏面側からレーザ光を照射することで、当該サファイア基板の内部に、前記第1方向に向かうとともに当該第1溝部と重なる第1改質領域と、前記第2方向に向かうとともに当該第2溝部と重なる第2改質領域とを形成する改質領域形成工程と、前記第1改質領域および前記第2改質領域が形成された前記サファイア基板を、当該第1改質領域および当該第2改質領域を用いて分割する分割工程とを含む半導体発光チップの製造方法。前記半導体形成工程では、前記第1溝部および前記第2溝部をそれぞれ複数ずつ形成するとともに、隣接する当該第1溝部同士の間隔を、隣接する当該第2溝部同士の間隔よりも広くすることを特徴とする請求項1記載の半導体発光チップの製造方法。前記改質領域形成工程では、前記サファイア基板の前記裏面からの深さが第1深さとなる位置に前記第1改質領域を形成するとともに、当該サファイア基板の当該裏面からの深さが当該第1深さよりも浅い第2深さとなる位置に前記第2改質領域を形成することを特徴とする請求項1または2記載の半導体発光チップの製造方法。前記改質領域形成工程では、前記第1溝部と前記第2溝部とを備える前記半導体層が形成された前記サファイア基板に対して、前記第2改質領域を形成した後、前記第1改質領域を形成することを特徴とする請求項1乃至3いずれか1項記載の半導体発光チップの製造方法。前記分割工程では、前記第1改質領域および前記第2改質領域が形成された前記サファイア基板を、当該第2改質領域を用いて分割した後、当該第1改質領域を用いて分割することを特徴とする請求項1乃至4のいずれか1項記載の半導体発光チップの製造方法。それぞれが四辺を有し且つ四角形状を呈する表面および裏面と、当該表面における各辺と当該裏面における各辺とを1対1で結ぶことにより、当該表面における四辺の周縁および当該裏面における四辺の周縁を取り囲むように形成される4つの側面とを有し、4つの当該側面が、互いに対向する2つの第1側面と互いに対向する2つの第2側面とを含むサファイア基板と、III族窒化物半導体を含み、前記サファイア基板の前記表面に積層される半導体層とを備え、前記サファイア基板における前記表面は、サファイア単結晶のC面に沿って形成され、前記サファイア基板における2つの前記第1側面は、それぞれ、サファイア単結晶のM面に沿って形成されるとともに、それぞれ、前記表面と当該第1側面との境界の向きに沿ってサファイア単結晶が改質された第1改質領域を有し、前記サファイア基板における2つの前記第2側面は、それぞれ、サファイア単結晶のM面およびC面に交差する面に沿って形成されるとともに、前記表面と当該第2側面との境界の向きに沿ってサファイア単結晶が改質された第2改質領域を有し、前記半導体層は、前記サファイア基板の前記表面に積層される下層と、当該下層よりも小さい投影面積を有し、当該下層の上面における周縁部が露出するように当該下層の当該上面に積層される上層とを備え、前記下層の前記周縁部は、前記サファイア基板の前記表面と前記第1側面との境界の向きに沿う2つの第1周縁部と、当該表面と前記第2側面との境界の向きに沿う2つの第2周縁部とを有し、2つの前記第1周縁部は、それぞれ、前記サファイア基板の前記表面と前記第1側面との境界の向きに沿い、且つ、前記半導体層における前記上層に隣接して形成された、第1の幅を有する第1溝部に沿った切断により形成され、2つの前記第2周縁部は、それぞれ、前記サファイア基板の前記表面と前記第2側面との境界の向きに沿い、且つ、前記半導体層における前記上層に隣接して形成された、前記第1の幅よりも狭い第2の幅を有する第2溝部に沿った切断により形成されることを特徴とする半導体発光チップ。前記表面と前記第1側面との境界の向きに沿う方向における当該第1側面の長さは、当該表面と前記第2側面との境界の向きに沿う方向における当該第2側面の長さよりも短いことを特徴とする請求項6記載の半導体発光チップ。前記第1改質領域が、前記サファイア基板の前記裏面からの深さが第1深さとなる位置に存在し、前記第2改質領域が、前記サファイア基板の前記裏面からの深さが前記第1深さよりも浅い第2深さとなる位置に存在することを特徴とする請求項6または7記載の半導体発光チップ。前記サファイア基板における2つの前記第2側面が、サファイア単結晶のA面に沿って形成されることを特徴とする請求項6乃至8のいずれか1項記載の半導体発光チップ。しかしながら、基板としてサファイア単結晶を用いた場合に、素子群形成基板を分割して得られる半導体発光チップにて半導体発光素子に欠けが生じ、この欠けに起因する外観不良によって半導体発光チップの歩留まりが低下するおそれがあった。本発明は、かかる点に鑑みてなされたものであり、サファイア単結晶を基板とする半導体発光チップの半導体発光素子に生じ得る欠けを抑制することを目的とする。本発明によれば、下記[1]~[9]に係る発明が提供される。[1]表面および裏面を有するとともに当該表面がサファイア単結晶のC面で構成されたサファイア基板の当該表面側に、当該表面およびサファイア単結晶のM面に沿った第1方向に向かう第1溝部と、当該表面に沿うとともに当該第1方向と交差する第2方向に向かい且つ当該第1溝部の幅よりも幅が狭い第2溝部とを備える半導体層を形成する半導体形成工程と、前記第1溝部と前記第2溝部とを備える前記半導体層が形成された前記サファイア基板に対し、当該サファイア基板の前記裏面側からレーザ光を照射することで、当該サファイア基板の内部に、前記第1方向に向かうとともに当該第1溝部と重なる第1改質領域と、前記第2方向に向かうとともに当該第2溝部と重なる第2改質領域とを形成する改質領域形成工程と、前記第1改質領域および前記第2改質領域が形成された前記サファイア基板を、当該第1改質領域および当該第2改質領域を用いて分割する分割工程とを含む半導体発光チップの製造方法。[2]前記半導体形成工程では、前記第1溝部および前記第2溝部をそれぞれ複数ずつ形成するとともに、隣接する前記第1溝部同士の間隔を、隣接する当該第2溝部同士の間隔よりも広くすることを特徴とする[1]記載の半導体発光チップの製造方法。[3]前記改質領域形成工程では、前記サファイア基板の前記裏面からの深さが第1深さとなる位置に前記第1改質領域を形成するとともに、当該サファイア基板の当該裏面からの深さが当該第1深さよりも浅い第2深さとなる位置に前記第2改質領域を形成することを特徴とする[1]または[2]記載の半導体発光チップの製造方法。[4]前記改質領域形成工程では、前記第1溝部と前記第2溝部とを備える前記半導体層が形成された前記サファイア基板に対して、前記第2改質領域を形成した後、前記第1改質領域を形成することを特徴とする[1]乃至[3]のいずれか記載の半導体発光チップの製造方法。[5]前記分割工程では、前記第1改質領域および前記第2改質領域が形成された前記サファイア基板を、当該第2改質領域を用いて分割した後、当該第1改質領域を用いて分割することを特徴とする[1]乃至[4]のいずれか記載の半導体発光チップの製造方法。[6]それぞれが四辺を有し且つ四角形状を呈する表面および裏面と、当該表面における各辺と当該裏面における各辺とを1対1で結ぶことにより、当該表面における四辺の周縁および当該裏面における四辺の周縁を取り囲むように形成される4つの側面とを有し、4つの当該側面が、互いに対向する2つの第1側面と互いに対向する2つの第2側面とを含むサファイア基板と、III族窒化物半導体を含み、前記サファイア基板の前記表面に積層される半導体層とを備え、前記サファイア基板における前記表面は、サファイア単結晶のC面に沿って形成され、前記サファイア基板における2つの前記第1側面は、それぞれ、サファイア単結晶のM面に沿って形成されるとともに、それぞれ、前記表面と当該第1側面との境界の向きに沿ってサファイア単結晶が改質された第1改質領域を有し、前記サファイア基板における2つの前記第2側面は、それぞれ、サファイア単結晶のM面およびC面に交差する面に沿って形成されるとともに、前記表面と当該第2側面との境界の向きに沿ってサファイア単結晶が改質された第2改質領域を有し、前記半導体層は、前記サファイア基板の前記表面に積層される下層と、当該下層よりも小さい投影面積を有し、当該下層の上面における周縁部が露出するように当該下層の当該上面に積層される上層とを備え、前記下層の前記周縁部は、前記サファイア基板の前記表面と前記第1側面との境界の向きに沿う2つの第1周縁部と、当該表面と前記第2側面との境界の向きに沿う2つの第2周縁部とを有し、2つの前記第1周縁部は、それぞれ、前記サファイア基板の前記表面と前記第1側面との境界の向きに沿い、且つ、前記半導体層における前記上層に隣接して形成された、第1の幅を有する第1溝部に沿った切断により形成され、2つの前記第2周縁部は、それぞれ、前記サファイア基板の前記表面と前記第2側面との境界の向きに沿い、且つ、前記半導体層における前記上層に隣接して形成された、前記第1の幅よりも狭い第2の幅を有する第2溝部に沿った切断により形成されることを特徴とする半導体発光チップ。[7]前記表面と前記第1側面との境界の向きに沿う方向における当該第1側面の長さは、当該表面と前記第2側面との境界の向きに沿う方向における当該第2側面の長さよりも短いことを特徴とする[6]記載の半導体発光チップ。[8]前記第1改質領域が、前記サファイア基板の前記裏面からの深さが第1深さとなる位置に存在し、前記第2改質領域が、前記サファイア基板の前記裏面からの深さが前記第1深さよりも浅い第2深さとなる位置に存在することを特徴とする[6]または[7]記載の半導体発光チップ。[9]前記サファイア基板における2つの前記第2側面が、サファイア単結晶のA面に沿って形成されることを特徴とする[6]乃至[8]のいずれか記載の半導体発光チップ。本発明によれば、サファイア単結晶を基板とする半導体発光チップの半導体発光素子に生じ得る欠けを抑制することができる。以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。図1は、本実施の形態の製造方法を用いて得られた発光チップ10の構成の一例を示す斜視図である。図1に示す発光チップ10は、基板表面11aおよびその裏側となる基板裏面11bを有する基板11と、基板11の基板表面11a上に積層された半導体層15と、半導体層15の上に形成されたp電極16aおよびn電極16bとを有している。そして、これら半導体層15、p電極16aおよびn電極16bによって、半導体発光素子31が構成されている。基板11としては、C面[0001]面を基板表面11aとしたサファイア単結晶を用いている。なお、基板11の面方位は、結晶面に対してオフ角が0°でもよく、オフ角を付与してあってもよい。オフ角を付与する場合は、オフ角として±1°以下が適用される。本実施の形態においては、このようなオフ角を付与された場合を含め、単に、基板表面11aはC面であると呼ぶ。また、基板11として用いるサファイア単結晶として、微量の不純物が含まれたものを用いてもよい。基板表面11aは、光出力向上の為に凹凸加工を施してもよい。基板表面11aに形成する凹凸の形状および製造方法は、公知の技術を適用することができる。例えば、直径0.5~5μm、高さ0.5~2μmの略円錐形状または略角錐形状の凸部を2~5μm間隔に形成して凹凸加工を施した基板表面11aに、半導体層15を形成するのが好適である。また、基板裏面11bは、表面粗さが2nm~1000nmの凹凸を有する面であることが好ましく、表面粗さが10nm~500nmの凹凸を有する面であることがより好ましい。このような凹凸を有することで、凹凸を有さない場合と比較して、基板裏面11bからの光取り出し効率を向上させることが可能になる。基板11上に積層される半導体層15としては、III族窒化物半導体からなる層を用いている。半導体層15は、基板11の基板表面11a上に積層されるn型層12と、n型層12上に積層される発光層13と、発光層13上に積層されるp型層14とを有する。なお、基板11とn型層12との間には、例えばIII族窒化物半導体からなるバッファ層図示せずや下地層図示せずを形成することもできる。p電極16aはp型層14に形成され、n電極16bはn型層12に形成されている。そして、発光チップ10では、p電極16aから、p型層14、発光層13およびn型層12を介してn電極16bに向かう電流を流すことにより、発光層13から光が出射される。また、本実施の形態の発光チップ10は、図1に示すように、略直方体の形状を備えており、基板表面11aを上方から見たときに、短辺側と長辺側とを有する長方形の形状を備えている。また、基板表面11aに加えて基板裏面11bも、それぞれ2つの短辺および2つの長辺を有する長方形の形状を備えている。このため、基板11は、基板表面11aおよび基板裏面11bの他に、4つの基板側面を有している。本実施の形態においては、4つの基板側面のうち、2つの短辺側の基板側面は、基板11として用いられるサファイア単結晶のM面1-100面に沿って設けられており、他の長辺側の2つの基板側面は、サファイア単結晶のA面11-20面に沿って設けられている。ここで、-は、-の後に続く数字の上に付くバーを表す。以下の説明においては、サファイア単結晶のM面に沿った2つの基板側面を、第1基板側面111と称し、A面に沿った2つの基板側面を、第2基板側面112と称する。本実施の形態では、基板11に設けられた2つの第1基板側面111に、それぞれ、第1基板側面111の長手方向に沿って伸びる1つの筋が存在し、且つ、基板11に設けられた2つの第2基板側面112に、それぞれ、第2基板側面112の長手方向に沿って伸びる1つの筋が存在している。これらの筋は、後述するレーザ光の照射により、基板11を構成するサファイア単結晶が改質されることで形成されたものである。なお、以下の説明において、第1基板側面111に存在する筋を第1改質領域51と称し、第2基板側面112に存在する筋を第2改質領域52と称する。ここで、基板裏面11bから第1改質領域51に至る基板裏面11bと垂直な方向の距離を第1深さD1とし、基板裏面11bから第2改質領域52に至る基板裏面11bと垂直な方向の距離を第2深さD2とすると、両者はD1>D2の関係を有している。また、本実施の形態のn型層12は、基板表面11a側に設けられた下層12aと、下層12aの上方に位置するとともに、発光チップ10を上方から見たときに下層12aよりも小さい投影面積を有し、その上部に発光層13およびp型層14が積層される上層12bとを有している。ここで、下層12aの上面には、その周縁に沿って上層12bとの間に段差が形成されている。この段差構造は、後述する素子群形成工程においてエッチング等によって形成された第1溝部41および第2溝部42後述する図4参照の痕跡であり、基板11を構成するサファイア単結晶のM面およびA面に沿って存在する。ここで、下層12aの周縁に沿って存在する段差のうち、サファイア単結晶のM面に沿った部分の幅、すなわち第1基板側面111と上層12bとの距離を第1の長さw1とし、A面に沿った部分の幅、すなわち第2基板側面112と上層12bとの距離を第2の長さw2とする。なお、1つの発光チップ10には、サファイア単結晶のM面に沿った段差が2つ存在し、A面に沿った段差が2つ存在する。本実施の形態においては、M面に沿った2つの段差の幅第1の長さw1は互いに等しく、A面に沿った2つの段差の幅第2の長さw2は互いに等しい。また、本実施の形態では、第1の長さw1および第2の長さw2は、w1>w2の関係を有している。さらに、n型層12の上層12b、発光層13およびp型層14における、サファイア単結晶のM面に沿った方向の長さを第1発光層長さc1と称し、サファイア単結晶のA面に沿った方向の長さを第2発光層長さc2と称する。本実施の形態では、第1発光層長さc1と第2発光層長さc2とが、c1≦c2の関係を有している。また、本実施の形態で得られる発光チップ10の基板11におけるサファイア単結晶のM面に沿った短辺側の長さは、第1発光層長さc1第2の長さw2×2で表され、A面に沿った長辺側の長さは、第2発光層長さc2第1の長さw1×2で表される。図2は、発光チップ10の製造方法の一例を示すフローチャートである。この例では、まず、サファイア単結晶からなるウエハ状の基板11に半導体層15を形成することで、半導体積層基板20後述する図3参照を得る半導体層積層工程を実行するステップ101。次に、ステップ101で得られた半導体積層基板20に対し、複数の半導体発光素子31を形成することで、素子群形成基板30後述する図4参照を得る素子群形成工程を実行するステップ102。続いて、ステップ102で得られた素子群形成基板30に対して、基板11の内部に、上述した第2改質領域52を形成する第2改質領域形成工程を実行するステップ103。さらに続いて、ステップ103により第2改質領域52を形成した素子群形成基板30に対して、基板11の内部に、上述した第1改質領域51を形成する第1改質領域形成工程を実行するステップ104。そして、基板11の内部に第1改質領域51及び第2改質領域52を形成した素子群形成基板30に対し、第1改質領域51および第2改質領域52を起点とした分割を行うことで、素子群形成基板30から、個片化した発光チップ10を得る分割工程を実行するステップ105。続いて、上述した各ステップの工程について説明する。図3は、ステップ101の半導体層積層工程を実行することによって得られた半導体積層基板20の構成の一例を示す図である。ここで、図3aは、半導体積層基板20を、半導体層15が積層された側から見た上面図であり、図3bは、図3aのIIIB-IIIB断面図である。なお、図3aは、図3bをIIIA方向から見たものに対応している。半導体積層基板20は、ウエハ状の基板11と、この基板11の基板表面11aの略全面に積層された半導体層15とを有している。図3aに示すように、半導体層15が積層された側には積層された半導体層15のp型層14が露出している。本実施の形態において、基板11としては、C面を主面基板表面11aとしたサファイア単結晶を用いることができる。ウエハ状の基板11の一端には、基板11の結晶方位を示すオリエンテーションフラットOFOrientationFlat11cが設けられている。本実施の形態においては、OF11cはサファイア単結晶のA面[11-20]面に沿って形成されている。基板11上に半導体層15を形成する場合、基板11として300~1000μmの厚みのものを用いることが好ましい。基板11の厚さが300μm未満であると、半導体層15を積層する途中で基板11が反ってしまい、不都合である。また基板11の厚さが1000μmを超える場合は、基板11のコストアップに加えて、半導体層15の積層後、研磨により基板11を薄くするのに労力を要する。半導体層15を基板11の基板表面11aに形成するには、まず基板11の基板表面11a上にn型層12を積層し、続いて基板表面11a上に積層したn型層12上に発光層13を積層し、そしてn型層12上に積層した発光層13上にp型層14を積層する。半導体層15を基板11の基板表面11aに積層する方法としては、MOCVD法有機金属化学気相成長法、HVPE法ハイドライド気相成長法、MBE法分子線エピタキシー法、スパッタ法等の方法を使用することができる。特に好ましい積層方法として、膜厚制御性、量産性の観点から、MOCVD法が挙げられる。MOCVD法では、例えばIII族窒化物半導体の場合、キャリアガスとして水素H2または窒素N2、III族原料であるGa源としてトリメチルガリウムTMGまたはトリエチルガリウムTEG、Al源としてトリメチルアルミニウムTMAまたはトリエチルアルミニウムTEA、In源としてトリメチルインジウムTMIまたはトリエチルインジウムTEI、V族原料であるN源としてアンモニアNH3、ヒドラジンN2H4などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシランSiH4またはジシランSi2H6を、Ge原料として有機ゲルマを用い、p型にはMg原料としては例えばビスシクロペンタジエニルマグネシウムCp2MgまたはビスエチルシクロペンタジエニルマグネシウムEtCp2Mgを用いる。続いて、ステップ102の素子群形成工程について説明する。図4は、図3の半導体積層基板20に対して、ステップ102の素子群形成工程を実行することにより得られた素子群形成基板30の構成の一例を示す図である。ここで、図4aは、素子群形成基板30を、複数の半導体発光素子31が形成された側から見た上面図である。また、図4bは、図4aのIVB-IVB断面図であり、図4cは、図4aのIVC-IVC断面図である。さらに、図4dは、図4aのIVD-IVD断面図であり、図4eは、図4aのIVE-IVE断面図である。ここで、図4aは、図4b~eをIVA方向から見たものに対応する。図4aに示すように、素子群形成基板30には、積層した半導体層15を複数の半導体発光素子31に分割するように、基板11を構成するサファイア単結晶のM面に沿って複数の第1溝部41が形成され、サファイア単結晶のA面に沿って複数の第2溝部42が形成されている。ここで、複数の第1溝部41は、隣接する第1溝部41同士の間隔が等しくなるように、略平行に並んで形成されている。同様に、複数の第2溝部42は、隣接する第2溝部42同士の間隔が等しくなるように、略平行に並んで形成されている。なお、本実施の形態では、基板11を構成するサファイア単結晶のM面に沿い且つ基板表面11aに沿う方向第1溝部41に沿う方向が第1方向に対応し、サファイア単結晶のA面に沿い且つ基板表面11aに沿う方向第2溝部42に沿う方向が第2方向に対応する。ここで、第1溝部41の幅を第1の幅n1と称し、第2溝部42の幅を第2の幅n2と称する。さらに、隣接する第1溝部41における中心部同士の間隔を第1間隔p1と称し、隣接する第2溝部42における中心部同士の間隔を第2間隔p2と称する。図4a~cに示すように、本実施の形態においては、第1の幅n1および第2の幅n2はn1>n2の関係を有する。また、本実施の形態においては、第1間隔p1および第2間隔p2はp1>p2の関係を有する。さらに、本実施の形態においては、第1間隔p1は、第2発光層長さc2と第1の幅n1とを加えた長さに等しく、第2間隔p2は、第1発光層長さc1と第2の幅n2とを加えた長さに等しい。ステップ102の素子群形成工程では、まず、ステップ101の半導体層積層工程で形成した半導体積層基板20から半導体層15の一部を除去することで、n電極16bを設けるための領域、第1溝部41および第2溝部42を形成するために、n型層12の一部を露出させる。半導体積層基板20から半導体層15の一部を除去するには、公知のフォトリソグラフィー技術およびエッチング技術を用いて、半導体層15をエッチングすることにより行う。第1溝部41および第2溝部42を形成する手段としては、ウェットエッチングおよびドライエッチング等のエッチング法を用いることが好ましい。エッチング法は、他の方法と比較して、半導体層15のうち除去しない部分を傷めにくいからである。エッチング法としては、ドライエッチングであれば、例えば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびECRエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば、硫酸とリン酸との混酸を用いることができる。ただし、エッチングを行う前に、所望のチップ形状となるように、積層された半導体層15の表面に所定のマスクを形成する。なお、第1溝部41および第2溝部42を形成する方法としては、前記エッチング法以外にも、ダイシング法やレーザ照射による方法等の周知の手法を何ら制限なく用いることができる。また、本実施の形態では、第1溝部41および第2溝部42を形成するのと同時に、n電極16bを設置するためにn型層12の一部を露出させたが、これらを別工程で行ってもよい。第1の幅n1は、15μm~50μmの範囲であることが好ましく、第2の幅n2は、10μm~40μmの範囲であることが好ましい。第1の幅n1は、20μm~40μm、第2の幅n2は、15μm~30μmの範囲であることがさらに好ましい。第1の幅n1が15μmよりも小さい場合または第2の幅n2が10μmよりも小さい場合は、第1の幅n1を15μm以上および第2の幅n2を10μm以上とした場合に比べて、ステップ105の分割工程において切断面が半導体発光素子31まで到達する可能性が高まることにより、得られる発光チップ10において外観不良が生じやすくなる。一方、第1の幅n1が50μmよりも大きい場合または第2の幅n2が40μmよりも大きい場合は、第1の幅n1を50μm以下および第2の幅n2を40μm以下とした場合に比べて、ウエハ1枚あたりから得られる発光チップ10の個数が少なくなり、生産性の観点から好ましくない。第1溝部41および第2溝部42の半導体層15における表面p型層14の上面からの深さは、別に制限されず、どのような深さでもよい。半導体層15の厚さによって異なるが、半導体層15の表面から第1溝部41および第2溝部42の底部までの距離は、一般に1μm~10μm程度である。なお、本実施の形態では、第1溝部41および第2溝部42を形成する領域において、半導体層15のうちn型層12の一部を除去せずに残しているが、半導体層15を全て除去して基板11の基板表面11aを露出させることもできる。また、第1溝部41および第2溝部42の断面形状は、矩形状、U字状およびV字状等どのような形状でもよいが、矩形状にすることが好ましい。ステップ102の素子群形成工程では、続いて、半導体層15上すなわちp型層14上の所定の位置にp電極16aを形成するとともに、露出されたn型層12上にn電極16bを形成する。p電極16aおよびn電極16bとしては、各種の組成および構造が周知であり、これら周知の組成や構造を何ら制限なく用いることができる。また、p電極16aおよびn電極16bを形成する手段としても、真空蒸着法およびスパッタ法等、周知の方法を何ら制限なく用いることができる。ステップ102の素子群形成工程では、次に、基板11が所定の厚さになるように基板11の基板裏面11bを、研削および研磨する。加工後の基板11の厚みは、60~300μm、好ましくは80~250μm、より好ましくは100~200μmとする。基板11の厚みを上記範囲とすることで、ステップ106の分割工程において素子群形成基板30の分割が容易になり、効率よく素子群形成基板30を分割することができる。基板裏面11bは、凹凸がない鏡面よりも、凹凸を有する面のほうが望ましい。基板裏面11bの表面粗さは、2nm~1000nmの範囲であることが好ましく、10nm~500nmの範囲であることがより好ましい。なお、表面粗さとは中心平均粗さRaのことをいい、触針式表面粗さ計、光学式表面粗さ計および原子間力顕微鏡などによって測定することができる。基板裏面11bの表面粗さが1000nmよりも大きい場合には、後述する改質領域形成工程にて基板裏面11b側からレーザ光を照射する際に、基板裏面11bでレーザ光が散乱しやすくなり、改質領域が形成されにくくなることで、素子群形成基板30の分割が困難になるおそれがある。一方、基板裏面11bの表面粗さが2nm未満の場合には、基板裏面11bの表面粗さが2nm以上の場合と比較して、発光チップ10における光取り出し効率が低下するおそれがある。したがって、加工後の基板裏面11bの表面粗さが上記範囲となるように、基板裏面11bの研磨加工を行う。なお、本実施の形態では、ステップ102の素子群形成工程のうち、半導体層15の一部を除去して第1溝部41および第2溝部42を形成する工程が、溝部形成工程に該当する。続いて、ステップ103の第2改質領域形成工程について説明する。図5は、図4の素子群形成基板30に対して、ステップ103の第2改質領域形成工程を実行することにより得られた、第2改質領域52形成後の素子群形成基板30の構成の一例を示す図である。ここで、図5aは、第2改質領域52形成後の素子群形成基板30を、複数の半導体発光素子31が形成された側から見た上面図である。また、図5bは、図5aのVB-VB断面図であり、図5cは、図5aのVC-VC断面図である。さらに、図5dは、図5aのVD-VD断面図であり、図5eは、図5aのVE-VE断面図である。ここで、図5aは、図5b~eをVA方向から見たものに対応する。図5acdeに示すように、基板11の内部には、基板裏面11bから第2深さD2となる位置に、第2溝部42に沿って、複数の第2改質領域52が形成されている。また、複数の第2改質領域52は、基板表面11aと垂直な方向から見た場合に、それぞれ第2溝部42の中央部と重なり、隣接する第2改質領域52同士は第2間隔p2をとるように形成されている。第2改質領域52は、基板11の基板裏面11b側から、複数の第2溝部42に沿って順にレーザ光L2を照射することにより、基板11の内部に形成される。具体的に説明すると、第2溝部42に沿って、パルス発振させたレーザ光L2の照射を行う。このとき、レーザ光L2が、基板11の内部における基板裏面11bからの距離が第2深さD2となる位置に集光するように照射を行う。基板11の内部では、レーザ光L2の集光点において、基板11を構成するサファイア単結晶が溶融再固化することで、または、多光子吸収等が起こることで、改質された改質部が形成される。本実施の形態では、1パルス分のレーザ光L2が照射されるごとに、基板11の内部におけるレーザ光L2の照射位置が、第2溝部42に沿って順次移動していくようになっている。したがって、基板11の内部においては、基板裏面11bからの距離が第2深さD2となる位置に、第2溝部42に沿って、複数の改質部が順次形成されていくことになる。図5dに示すように、この第2溝部42に沿って形成された複数の改質部により、第2改質領域52が構成される。第2改質領域52の形成に用いることができるレーザとしては、パルス照射のYAGレーザ等が挙げられる。レーザ光L2の波長としては、例えば、355nm、266nm等を用いることができ、レーザ光L2の周波数は、例えば、15000~300000Hzとする。また、レーザ光L2の強度は、例えば、0.5~5.0μJの範囲とすることができる。続いて、ステップ104の第1改質領域形成工程について説明する。図6は、図5の第2改質領域52形成後の素子群形成基板30に対して、ステップ104の第1改質領域形成工程を実行することにより得られた、第1改質領域51形成後の素子群形成基板30の構成の一例を示す図である。ここで、図6aは、第1改質領域51形成後の素子群形成基板30を、複数の半導体発光素子31が形成された側から見た上面図である。また、図6bは、図6aのVIB-VIB断面図であり、図6cは、図6aのVIC-VIC断面図である。さらに、図6dは、図6aのVID-VID断面図であり、図6eは、図6aのVIE-VIE断面図である。ここで、図6aは、図6b~eをVIA方向から見たものに対応する。図6abdeに示すように、基板11の内部には、第1溝部41に沿って、複数の第1改質領域51が形成されている。また、複数の第1改質領域51は、基板表面11aと垂直な方向から見た場合に、それぞれ第1溝部41の中央部と重なり、隣接する第1改質領域51同士は第1間隔p1をとるように形成されている。さらに、第1改質領域51は、第2改質領域52が形成された位置第2深さD2よりも基板裏面11bからの距離が大きい第1深さD1に形成されている。すなわち、第1深さD1および第2深さD2は、D1>D2の関係を有する。第1改質領域51は、基板11の基板裏面11b側から、複数の第1溝部41に沿って順にレーザ光L1を照射することにより、基板11の内部に形成される。具体的に説明すると、第1溝部41に沿って、パルス発振させたレーザ光L1の照射を行う。このとき、レーザ光L1が、基板11の内部における基板裏面11bからの距離が第1深さD1となる部位に集光するように照射を行う。基板11の内部では、レーザ光L1の集光点において、基板11を構成するサファイア単結晶が、溶融再固化することで、または、多光子吸収などが起こることで、改質された改質部が形成される。本実施の形態では、1パルス分のレーザ光L1が照射されるごとに、基板11の内部におけるレーザ光L1の照射位置が、第1溝部41に沿って順次移動していくようになっている。したがって、基板11の内部においては、基板裏面11bからの距離が第1深さD1となる位置に、第1溝部41に沿って、複数の改質部が順次形成されていくことになる。図6dに示すように、この第1溝部41に沿って形成された複数の改質部により、第1改質領域51が形成される。第1改質領域51の形成に用いることができるレーザとしては、パルス照射のYAGレーザ等が挙げられる。なお、第2改質領域52の形成に用いたレーザと同じものを用いてもよいし、異なるものを用いてもよい。レーザ光L1の波長としては、例えば、355nm、266nm等を用いることができ、レーザ光L1の周波数は、例えば、15000~300000Hzとする。また、レーザ光L1の強度は、例えば、0.5~5.0μJの範囲とすることができる。本実施の形態では、第1改質領域51を形成する第1深さD1と、第2改質領域52を形成する第2深さD2との関係をD1>D2としているが、これは次の理由による。基板11に基板裏面11b側からレーザ光を照射して改質部を形成する場合、改質部の形成に寄与しなかったレーザ光が基板11を透過して半導体層15に照射されることで、半導体発光素子31の特性を劣化させる可能性がある。レーザ光の強度は、集光点に近いほど高く、集光点から離れるに従って低くなることから、レーザ光が基板裏面11bから深い位置半導体層15から近い位置に集光された場合には、レーザ光の強度が十分に減衰しないうちに半導体層15に照射され、半導体発光素子31における特性の劣化の度合いが大きくなる傾向がある。また、レーザ光は集光点から離れるにつれ、円錐状に広がっていくため、隣接する半導体発光素子31同士の間隔が狭い場合には、基板を透過したレーザ光が半導体発光素子31に照射されやすく、半導体発光素子31における特性の劣化が生じやすい傾向がある。したがって、本実施の形態のように第2の幅n2が第1の幅n1よりも狭い場合であっても、第2溝部42と重なる第2改質領域52を、第1改質領域51よりも半導体層15から遠い位置第2深さD2に形成することで、半導体発光素子31における特性の劣化が生じるのを抑制することが可能となるからである。また、本実施の形態では、第2改質領域52を第2深さD2に形成した後、第1改質領域51を第2深さD2よりも基板裏面11bからの距離が長い第1深さD1に形成しているが、これは次の理由による。第2改質領域52が形成された素子群形成基板30に対して第1改質領域51を形成する際、第1溝部41と第2溝部42とが交差する場合には、レーザ光L1は、第2深さD2に形成された第2改質領域52を介して第1深さD1に集光される。すると、レーザ光L1は、第2改質領域52による散乱等の影響を受けるため、第1深さD1におけるレーザ光L1の集光効率が低下する。これにより、レーザ光L1による半導体層15へのダメージを低減することが可能になるからである。さらに、本実施の形態では、第1溝部41と第1改質領域51とを同数設け、第2溝部42と第2改質領域52とを同数設けている。そして、基板表面11aと垂直な方向から見た場合に、複数の第1溝部41のそれぞれと重なるように複数の第1改質領域51を形成し、同様に複数の第2溝部42のそれぞれと重なるように複数の第2改質領域52を形成している。しかしこれだけに限られるものではない。すなわち、第1溝部41の数と第1改質領域51の数とが異なっていてもよい。同様に、第2溝部42の数と、第2改質領域の数とが異なっていても良い。例えば、複数の半導体発光素子31が積載された発光チップ10を形成する場合等は、複数の第1溝部41および複数の第1改質領域51のうち、少なくとも2つの第1溝部41と2つの第1改質領域51とがそれぞれ重なるように形成されていればよく、第1改質領域51が重ねて形成されない第1溝部41が存在してもよい。同様に、複数の第2溝部42および複数の第2改質領域52のうち、少なくとも2つの第2改質領域52がそれぞれ重なるように形成されていればよく、第2改質領域52が重ねて形成されない第2溝部42が存在してもよい。なお、本実施の形態では、ステップ103の第2改質領域形成工程およびステップ104の第1改質領域形成工程により、改質領域形成工程が構成される。続いて、ステップ105の分割工程について説明する。分割工程では、ステップ104の第1改質領域形成工程終了後、図6の第1改質領域51までが形成された素子群形成基板30を、第1改質領域51および第2改質領域52に沿って切断し、複数の発光チップ10に分割する。具体的には、図6に示す素子群形成基板30に対し、第1改質領域51および第2改質領域52に沿うようにブレード図示せずを押し当てることにより、第1改質領域51および第2改質領域52を起点として亀裂を生じさせ、素子群形成基板30を複数の発光チップ10に分割する。本実施の形態においては、まず、図6に示す素子群形成基板30に対して、基板裏面11b側から、複数の第2改質領域52のそれぞれに沿うように、順にブレードを押し当てる。これにより、第2改質領域52を起点として亀裂を生じさせ、素子群形成基板30を、基板11を構成するサファイア単結晶のA面に沿って、短冊状に切断する。続いて、サファイア単結晶のA面に沿って切断された短冊状の素子群形成基板30に対して、基板裏面11b側から、複数の第1改質領域51のそれぞれに沿うように、順にブレードを押し当てる。これにより、第1改質領域51を起点として亀裂を生じさせ、短冊状の素子群形成基板30をサファイア単結晶のM面に沿って切断する。そして、以上の各工程を経ることで、図1に示す発光チップ10を得ることができる。基板11を構成するサファイア単結晶は、M面に沿った分割に伴う切断面第1基板側面111が、A面に沿った分割に伴う切断面第2基板側面112と比較して、基板表面11aと垂直な方向に対して傾斜しやすいという性質を有する。すなわち、ステップ105の分割工程において、第1改質領域51を起点として生じた亀裂が、サファイア単結晶のM面に対して傾斜して延びやすい。上記のとおり、本実施の形態では、ステップ102の素子群形成工程において、第1の幅n1が第2の幅n2よりも広くなるように、第1溝部41および第2溝部42を形成した。さらに、ステップ103の第2改質領域形成工程において、第2溝部42と重なるように第2改質領域52を形成し、ステップ104の第1改質領域形成工程において、第1溝部41と重なるように第1改質領域51を形成した。これにより、基板11を構成するサファイア単結晶のM面に沿った方向では、ステップ105の分割工程において、第1改質領域51を起点として生じた亀裂がサファイア単結晶のM面に対して傾斜した場合でも、亀裂は第1溝部41に到達しやすいため、切断面が半導体発光素子31にまで及ぶことが抑制される。したがって、発光チップ10に外観不良が発生するのを抑制することができる。一方、サファイア単結晶のA面に沿った分割に伴う切断面第2基板側面112は、M面に沿った分割に伴う切断面第1基板側面111と比較して、基板表面11aに垂直な方向に対する傾斜が生じにくい。このため、素子群形成基板30において、基板11を構成するサファイア単結晶のA面に平行な方向には、第1の幅n1よりも第2の幅n2が狭くなるように第2溝部42を形成しても、切断面が半導体発光素子31に及ぶ恐れは少ない。さらに、第2の幅n2を第1の幅n1と等しくした場合および第2の幅n2を第1の幅n1よりも広くした場合と比較して、1枚のウエハから得ることができる発光チップ10の個数を多くすることが可能になる。さらに、本実施の形態では、第1改質領域51を第2改質領域52よりも基板裏面11bからの距離が長いすなわち、半導体層15からの距離が短い第1深さD1に形成した。これにより、第1改質領域51を第2改質領域52よりも基板裏面11bからの距離が短い半導体層15からの距離が長い位置に形成した場合と比較して、半導体発光素子31に亀裂が及ぶのをより抑制することが可能になる。これは次の理由による。第1改質領域51を起点として生じる亀裂がサファイア単結晶のM面に対して傾斜する場合の傾斜角度が略一定だとすると、第1改質領域51から半導体層15へと至る基板表面11aと垂直方向の距離が長いほど、第1改質領域51から生じた亀裂は、半導体層15へ到達する際に第1改質領域51が形成された位置からずれることになる。したがって、第1改質領域51と半導体層15との距離が短いほど、半導体発光素子31に亀裂が及ぶことが抑制され、半導体発光素子31の外観不良を抑制することができるからである。なお、本実施の形態では、第1溝部41の幅方向中央部と重なるように第1改質領域51を形成したが、基板表面11aと垂直な方向から見て第1溝部41と重なる範囲であれば、第1溝部41の幅方向中央部からずらして第1改質領域51を形成してもよい。この場合、基板表面11aと垂直な方向から見て、基板11側から半導体層15側に向かって切断面が傾斜しやすい方向とは逆側に、第1改質領域51をずらして形成することが好ましい。ステップ105の分割工程において、第1改質領域51を起点として生じた亀裂がサファイア単結晶のM面に対して傾斜した場合であっても、亀裂が半導体発光素子31に及ぶことをより抑制できるからである。なお、本実施の形態では、基板裏面11bからの距離が第1深さD1となる位置に第1改質領域51を形成し、基板裏面11bからの距離が第1深さD1よりも浅い第2深さD2となる位置に第2改質領域52を形成しているD1>D2が、第1深さD1が第2深さD2よりも小さくなるD1<D2ように、第1改質領域51および第2改質領域52を形成してもよい。この場合、第1改質領域51を第1深さD1に形成した後に、第2改質領域52を第1深さD2に形成することが好ましい。また、本実施の形態では、第1溝部41に重なる第1改質領域51および第2溝部42に重なる第2改質領域52をそれぞれ1段ずつ形成したが、これに限られず、第1改質領域51または第2改質領域52を複数段形成してもよい。この場合、複数の第1改質領域51または第2改質領域52のうち基板裏面11bからの距離が短いものから順に形成していくことが好ましい。また、図1に示す発光チップ10では、n型層12の下層12aにおける周縁部に設けられたM面に沿う2つの段差の幅第1の長さw1は互いに等しいが、これらの幅が互いに異なっていてもよい。その場合、M面に沿う2つの段差の幅第1の長さw1のうち一方の幅が、A面に沿う段差の幅第2の長さw2よりも長くなる。さらに、本実施の形態では、発光チップ10を基板表面11aの上方から見た形状を、基板11を構成するサファイア単結晶のM面に沿った方向を短辺とし、A面に沿った方向を長辺とするc1≦c2長方形としていた。しかし、第1の幅n1と第2の幅n2との関係がn1>n2であれば、発光チップ10の形状はこれに限られない。図7は、素子群形成基板30の他の構成例を示す図である。発光チップ10を基板表面11aの上方から見た形状は、例えば、図7aに示すように、第1発光層長さc1と第2発光層長さc2が同じ長さである正方形であってもよい。さらに、発光チップ10を基板表面11aの上方から見た形状は、図7bに示すように、第1発光層長さc1を第2発光層長さc2よりも長くする長方形であってもよい。また、本実施の形態では、第2溝部42および第2改質領域52を、基板11を構成するサファイア単結晶のA面に沿って設けたが、これに限られず、M面に沿った方向とは異なる方向であればよい。すなわち、図7cに示すように、発光チップ10を基板表面11aから見た形状が平行四辺形であってもよく、また図示はしないが、サファイア単結晶のM面に沿う方向を上底および下底とする台形であってもよい。この場合、M面に沿った方向とは異なる方向が第2方向に対応する。続いて、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例に限定されるものではない。本発明者は、第1溝部41、第2溝部42、第1改質領域51および第2改質領域52の加工条件を異ならせた素子群形成基板30の作製を行い、作製した素子群形成基板30を分割して得られた発光チップ10の外観不良発生率およびIr不良発生率について検討を行った。表1に、実施例1~4および比較例1~5における素子群形成基板30の加工条件と、加工後の素子群形成基板30を分割することで得られた発光チップ10の構成と、発光チップ10の評価結果との関係を示した。表1には、素子群形成基板30の加工条件として、第1溝部41の幅第1の幅n1および第2溝部42の幅第2の幅n2と、第1改質領域51を形成する第1深さD1および第2改質領域52を形成する第2深さD2とを示している。また、表1には、得られた発光チップ10の構成として、半導体層15および基板11を合わせた発光チップ10の厚さと、発光チップ10における第1発光層長さc1と、発光チップ10における第2発光層長さc2とを示している。さらに、発光チップ10の評価結果として、素子群形成基板30の分割により得られた発光チップ10の、外観不良発生率およびIr不良発生率を示している。なお、外観不良とは、発光チップ10において半導体発光素子31に欠けが生じることをいい、10000個の発光チップ10のうち外観不良の発光チップ10が生じた割合を、外観不良発生率とした。また、Ir不良とは、発光チップ10に逆方向電圧Vrとして20Vを印加した場合に、逆方向電流Irが10μA以上流れることをいい、10000個の発光チップ10のうちIr不良の発光チップ10が生じた割合を、Ir不良発生率とした。実施例1~4および比較例1~5では、実施の形態の半導体積層工程ステップ101において説明した手順により、半導体積層基板20を形成した。その後、実施の形態の素子群形成工程ステップ102において説明した手順により、第1溝部41および第2溝部42を形成し、半導体層15の所定の位置にp電極16aおよびn電極16bを形成し、その後、基板裏面11bを研削および研磨し、素子群形成基板30を得た。ここで、実施例1~3では、第1溝部41の第1の幅n1を30μmとするとともに、第2溝部42の第2の幅n2を20μmとした。また、実施例4では、第1溝部41の第1の幅n1を20μmとするとともに、第2溝部42の第2の幅n2を15μmとした。したがって、実施例1~4においては、第1の幅n1および第2の幅n2は、n1>n2の関係を有している。一方、比較例1~4では、第1の幅n1を15μmとするとともに、第2の幅n2を20μmとした。したがって、比較例1~4では、第1の幅n1および第2の幅n2は、n1<n2の関係を有している。さらに、比較例5では、第1の幅n1および第2の幅n2をともに20μmとした。したがって、比較例5では、第1の幅n1および第2の幅n2は、n1=n2の関係を有している。また、研削および研磨は、全実施例および全比較例において、素子群形成基板30における半導体層15の厚さと基板11の厚さとを合わせた厚さが150μmとなるように行った。続いて、第1溝部41および第2溝部42を形成した素子群形成基板30に対して、実施の形態の第2改質領域形成工程ステップ103および第1改質領域形成工程ステップ104において説明した手順により、第2改質領域52および第1改質領域51を形成した。なお、実施例1、実施例2、実施例4、比較例1および比較例4では、第1改質領域51を形成する第1深さD1を100μmとし、第2改質領域52を形成する第2深さD2を50μmとした。また、実施例3では、第1深さD1を70μmとするとともに、第2深さD2を100μmとした。さらに比較例2および比較例3では、第1深さD1を50μmとするとともに、第2深さD2を100μmとした。さらにまた、比較例5では、第1深さD1および第2深さD2をともに100μmとした。第1改質領域51および第2改質領域52を形成した後、実施の形態の分割工程ステップ105において説明した手順により、素子群形成基板30を複数の発光チップ10に分割した。実施例1、3、4および比較例1、2、5で得られた発光チップ10は、第1発光層長さc1が220μm、第2発光層長さc2が370μmであり、発光チップ10を基板表面11a側から見た形状が、基板11を構成するサファイア単結晶のA面に沿った方向を長辺とする長方形であった。また、実施例2で得られた発光チップ10は、第1発光層長さc1および第2発光層長さc2がともに220μmであり、発光チップ10を基板表面11a側から見た形状が、正方形であった。さらに、比較例3、4で得られた発光チップ10は、第1発光層長さc1が370μm、第2発光層長さc2が220μmであり、発光チップ10を基板表面11a側から見た形状が、基板11を構成するサファイア単結晶のM面に沿った方向を長辺とする長方形であった。続いて、素子群形成基板30を分割することで得られた発光チップ10の評価結果について説明する。表1に示すように、実施例1~4において、素子群形成基板30の分割によって得られた発光チップ10の外観不良発生率は1未満であった。一方、比較例1~5においては、発光チップ10の外観不良発生率は、いずれも1以上であり、実施例1~4と比較して、外観不良の発光チップ10が生じ易くなることが分かった。また、実施例1~4において、発光チップ10のIr不良発生率は、いずれも1未満であった。一方、比較例1~5においては、発光チップ10のIr不良発生率は、いずれも1以上であり、実施例1~4と比較して、Ir不良の発光チップ10が生じ易くなることが分かった。以上より、第1溝部41の第1の幅n1を、第2溝部42の第2の幅n2よりも大きく形成することでn1>n2、素子群形成基板30を分割する際に、半導体発光素子31が欠けるのを抑制することが可能になり、外観不良の発光チップ10およびIr不良の発光チップ10の発生を抑制することが可能になることが分かった。次に、実施例1と実施例3とを比較する。実施例1と実施例3とは、第1溝部41の第1の幅n1を、第2溝部42の第2の幅n2よりも大きくした場合n1>n2において、第1改質領域51を形成する第1深さD1および第2改質領域52を形成する第2深さD2の大小を異ならせた場合の関係を示している。実施例1の外観不良発生率0.3と実施例3の外観不良発生率0.8とを比較すると、実施例1の外観不良発生率の方が、実施例3の外観不良発生率よりも低い。また、実施例1のIr不良発生率0.1と実施例3のIr不良発生率0.2とを比較すると、実施例1のIr不良発生率の方が、実施例3のIr不良発生率よりも低い。したがって、第1の幅n1と第2の幅n2とがn1>n2の関係を有する場合に、第1改質領域51を第1深さD1に形成し、第2改質領域52を第1深さD1よりも基板裏面11bからの深さが浅い第2深さD2に形成することでD1>D2、発光チップ10における外観不良発生率およびIr不良発生率が減少することが分かった。続いて、実施例1と実施例2とを比較する。実施例1と実施例2とは、第1溝部41の第1の幅n1を、第2溝部42の第2の幅n2よりも大きくした場合n1>n2において、発光チップ10における第1発光層長さc1および第2発光層長さc2の大小を異ならせた場合の関係を示している。実施例1の外観不良発生率0.3と実施例2の外観不良発生率0.5とを比較すると、実施例1の外観不良発生率の方が、実施例2の外観不良発生率よりも低い。したがって、第1の幅n1と第2の幅n2とがn1>n2の関係を有する場合に、第1発光層長さc1を第2発光層長さc2よりも大きくした場合、すなわち、発光チップ10の形状を、基板11を構成するサファイア単結晶のA面に沿った方向を長辺とする長方形とした場合に、発光チップ10における外観不良発生率が減少することが分かった。次に、実施例1と実施例4とを比較する。実施例1と実施例4とは、第1溝部41の第1の幅n1を、第2溝部42の第2の幅n2よりも大きくした場合n1>n2において、第1の幅n1および第2の幅n2を異ならせた場合の関係を示している。実施例1の外観不良発生率0.3と実施例4の外観不良発生率0.9とを比較すると、実施例1の外観不良発生率の方が、実施例4の外観不良発生率よりも低い。また、実施例1のIr不良発生率0.1と実施例4のIr不良発生率0.3とを比較すると、実施例1のIr不良発生率の方が、実施例4のIr不良発生率よりも低い。したがって、第1の幅n1と第2の幅n2とがn1>n2の関係を有する場合に、第1の幅n1を30μmとするとともに第2の幅n2を20μmとした方が、第1の幅n1を20μmとするとともに第2の幅n2を15μmとした場合と比べて、外観不良発生率およびIr不良発生率が減少することが分かった。一方、実施例4は、実施例1と比較して、第1溝部41の第1の幅n1および第2溝部42の第2の幅n2が狭く、このため、素子群形成基板30に形成される複数の半導体発光素子31同士の間隔が狭くなっている。すなわち、実施例4では、実施例1と比較して、1枚の素子群形成基板30に形成される半導体発光素子31の個数が多い。したがって、1枚の素子群形成基板30から得られる発光チップ10のうち、外観不良およびIr不良となっていない発光チップ10の個数について考慮すると、実施例1と実施例4では、ともに良好な結果が得られたといえる。