"表面および裏面に絶縁層と導電パターンが少なくとも1層ずつ積層された基板と、前記基板の最表面に設けられた第1の導電パターンと、前記第1の導電パターンと前記基板に設けられたスルーホールを介して電気的に接続され、前記基板の裏面に設けられた半田ボール設置用のパッド電極とを有する絶縁基板と、前記絶縁基板の前記第1の導電パターンと電気的に接続され、前記絶縁基板の表面にフェイスダウンで設けられたSiチップと、前記絶縁基板の前記第1の導電パターンと電気的に接続され、前記絶縁基板の表面に設けられたリード型の半導体パッケージまたはボールグリット型の半導体パッケージとを有する半導体モジュールであり、前記パッド電極は、リング状に配置され、前記絶縁基板の外周から内側に向かって複数の列で設けられ、前記Siチップは、前記パッド電極の配置領域に囲まれ、前記パッド電極の非配置領域に設けられる事を特徴とした半導体モジュール。表面および裏面に絶縁層と導電パターンが少なくとも1層ずつ積層された基板と、前記基板の最表面に設けられた第1の導電パターンと、前記第1の導電パターンと前記基板に設けられたスルーホールを介して電気的に接続され、前記基板の裏面に設けられた半田ボール設置用のパッド電極と、前記パッド電極に設けられた半田ボールとを有する絶縁基板と、前記絶縁基板の前記第1の導電パターンと電気的に接続され、前記絶縁基板の表面にフェイスダウンで設けられたSiチップと、前記絶縁基板の前記第1の導電パターンと電気的に接続され、前記絶縁基板の表面に設けられたリード型の半導体パッケージまたはボールグリット型の半導体パッケージとを有する半導体モジュールであり、前記パッド電極および前記半田ボールは、リング状に配置され、前記絶縁基板の外周から内側に向かって複数の列で設けられ、前記Siチップは、前記半田ボールの配置領域に囲まれ、前記半田ボールの非配置領域に設けられる事を特徴とした半導体モジュール。前記Siチップは、前記絶縁基板の裏面で、前記非配置領域に相当する所に設けられる請求項1または請求項2に記載の半導体モジュール。前記Siチップと前記絶縁基板の間には、アンダーフィルが設けられる請求項3に記載の半導体モジュール。前記Siチップまたは前記リード型の半導体パッケージと電気的に接続され、セラミックを主材料とするチップ素子は、前記非配置領域に相当する前記絶縁基板の表面または裏面に設けられる請求項4に記載の半導体モジュール。前記絶縁基板の半田ボール配置領域と前記Siチップの実装領域との間は、前記チップ素子が配置される請求項5に記載の半導体モジュール。図4は、その一例であり、Aが上面、そしてCが断面図である。このSiチップ1は、絶縁基板2にフェイスダウンで実装される。すると、Siチップ1の下方に対応し、絶縁基板2の裏面に設けられた半田ボール3にクラックが発生する問題があった。本発明は、前述の課題を解決するもので、表面および裏面に絶縁層と導電パターンが少なくとも1層ずつ積層された基板と、前記基板の最表面に設けられた第1の導電パターンと、前記第1の導電パターンと前記基板に設けられたスルーホールを介して電気的に接続され、前記基板の裏面に設けられた半田ボール設置用のパッド電極とを有する絶縁基板と、前記絶縁基板の前記第1の導電パターンと電気的に接続され、前記絶縁基板の表面にフェイスダウンで設けられたSiチップと、前記絶縁基板の前記第1の導電パターンと電気的に接続され、前記絶縁基板の表面に設けられたリード型の半導体パッケージとを有する半導体モジュールであり、前記パッド電極は、リング状に配置され、前記絶縁基板の外周から内側に向かって複数の列で設けられ、前記Siチップは、前記パッド電極の配置領域に囲まれ、前記パッド電極の非配置領域に設けられる事で解決するものである。Siチップの硬さで規制される領域には、半田ボールが設けられていないため、半田ボールのクラックを抑止できる。しかも配置領域7と非配置領域11との境界から、スペースを設けてSiチップを配置することで、内側に設けられた半田ボールにも外力が加わらない。以下本発明の実施の形態について説明する。図1は、絶縁基板2が用意され、絶縁基板2には、以下の素子が実装されている。尚、図1Aは、上面から見た平面図、図1Bは、裏面から見た平面図、更に図1Cは、Siチップ1の配置を説明する断面図で、他の素子は省略している。つまりフリップチップ用のSiチップ1、面実装用のボールグリッド型樹脂パッケージ4、リードフレーム採用の半導体樹脂パッケージ図面では、リード型パッケージ5、コンデンサや抵抗から成るチップ素子6である。また図示していないが、コネクタ、水晶振動子、SAWフィルタ等も実装される場合が有る。絶縁基板2は、絶縁性樹脂から成るコア層または基板を有し、この絶縁性樹脂を絶縁層とするかまたは別に絶縁層を設ける場合があるが、表と裏に、夫々絶縁層と導電パターンを繰り返し積層したものである。一般には、少なくとも2層基板、4層基板、6層基板と成る。この絶縁基板2の最表面は、前記素子が実装されるため、最上層には導電パターンが形成される。この導電パターンは、図では、省略するが、素子1、4~6を実装するためのもので、電極、前記電極と一体でなる配線、この配線と一体で、下層の電極とスルーホールを介して接続するスルーホール電極等が設けられる。また、必要によっては、ベアチップが接続される場合も有る。この場合、例えば、パワートランジスタで、チップ裏面が半田やAgペーストで固着されるアイランド、このベアチップと金属細線を介して接続されるパッド等が設けられている。尚、2層、4層、6層でその厚みは、0.2mm,0.4mm,0.6mm程度であり、この0.2~0.6mm程度の範囲で本発明は、その効果を有する。一方、絶縁基板2の最裏面には、半田ボール接続用のパッド図面では省略する。が、リング状に形成され、更にこのパッドの表面には、必要により半田ボール3が設けられている。このパッドまたは半田ボール3は、絶縁基板2の外周から内側に向かい、側辺と平行に複数本のリングが設けられる様に配列される。図面では、3列の矩形状のリングが並んでいる。このリング列の配置領域図では半田ボール配置領域7は、図1Bを見ることで理解され、この絶縁基板2の外周から、最内周の半田ボールの内側部分図面では矩形で示す点線の部分である。実質、この配置領域7に半田ボールが列をなして形成される。そしてパッドは、一端が一体で成る再配線が設けられ、再配線の他端は上層の電極とスルーホールで接続されるために、スルーホール電極が設けられる。図1Aの太い点線が大まかでは有るが、最表面の配線を示すものである。Siチップと電気的に接続された配線は、Siチップの下層から配置領域7に延在され、最終的にはパッドと電気的に接続される。尚、AとBに示す点線から成る矩形は、一致したものである。続いて、素子について、更に説明する。まずフリップチップ実装用のSiチップ1を説明する。これは、WLPWaferLevelPackagingMethodで製造され、ウェハ状態で半田ボールが載せられ、ダイシングされて、固片化されている。形状は、表面、裏面および4側面から成り、表面の電極に半田ボールまたは半田バンプが設けられている。そしてこのチップは、表面が実装基板2に対向し、下に向かって配置されている。いわゆるフェイスダウン実装である。尚、Siチップ1の表面と実装基板2の表面との間には、絶縁性樹脂からなるアンダーフィル8が設けられている。続いて、面実装用のボールグリッド型樹脂パッケージ4について説明する。このパッケージ4は、インターポーザとしての基板を採用し、この上に半導体チップが実装されて封止されている。樹脂封止部は、基板よりも内側になるもの、そしてMAPMatrixArrayPackagingMethodででき、基板外周と封止部外周が一致しているものの2タイプが有る。ここでは、一例として、MAP法で製造されたパッケージで図示してあり、以下簡単に説明する。この絶縁基板は、半導体チップと実装基板の間に挿入されるため、バッファーの役目を果たす。また絶縁基板は、樹脂で成る事から、外力が加わったときでも、絶縁基板自体が反り、その外力を吸収することができる。リードフレーム型ほどは、吸収はできないが、ある程度は吸収可能である。また封止部が絶縁基板の内側に配置されたパッケージは、点線の丸で囲んだものであるが、封止部より外側には、鍔状に絶縁基板があり、この鍔状部がMAPパッケージに比べ吸収能力がある。更には、リードフレーム採用の半導体樹脂パッケージ5について説明する。このタイプは、リードフレームを採用し、リードフレームには、少なくともアイランド、そしてアイランドの周囲に配置されるリードが設けられている。このアイランドには、半導体チップが固着され、半導体チップの電極とリードとは金属細線で電気的に接続されている。またアイランド、アイランドに近接したリードの一端は、絶縁性樹脂で封止されており、リードの他端は、絶縁性樹脂から外に突出している。またパッケージの裏面に露出し、平面的に見て、外形内の納まったものもある。どちらにしても、リードは、Cuを主材料とし、柔らかいため、外力を吸収する。特に、リードがパッケージの外形から突出されていると、この突出された部分で緩和できる。最後に、コンデンサや抵抗から成るチップ素子6について説明する。このチップ素子は、チップ抵抗、チップコンデンサと呼ばれ、主材料がセラミックからなる。外形は、表面、裏面および4側面から成る直方体で、両端にはAuまたはSn等のメッキ膜が形成された電極が設けられている。本発明の特徴は、このフリップチップの実装エリアに関係するものである。このSiチップ1は、他のパッケージと異なり、パッケージに相当する部分が全てSiであり、その硬度や熱膨張係数αがそのままSiである。特に絶縁基板2とSiチップ1との間にはアンダーフィル8が設けられ、アンダーフィル8の配置領域に相当する絶縁基板2は、Siの硬さが反映される。その結果、実装基板に半導体モジュール10を実装すると、アンダーフィル8またはSiチップ1の設置領域に相当する絶縁基板は、実装基板のαに追随できず、仮に半田ボールが形成されていると、半田ボールに3にクラックが発生する恐れが有る。よって本発明は、絶縁基板2に於いて、半田ボール3または半田ボール接続用のパッドの配置領域7で囲まれた非配置領域11に、Siチップを配置することに有る。この領域は、半田ボール3が設けられていないので、実装基板の膨張収縮の追随を考慮する必要がない。更に図2で説明する。Aは、上面から見た平面図、Bは、裏面から見た平面図、更にCは、配置領域を説明する断面図である。まず図2Aの斜線で示す部分が半田ボール3の配置領域7である。前述したようにフリップチップ用のSiチップ1は、フェイスダウンで実装され、前記非配置領域11に設けられる。そしてAに示すように、Siチップ1の周囲は、配置領域7で囲まれるように配置される。つまり点線で示す矩形の部分からある間隔を持って内側に配置される。例えば2mm~3mm程度離間した方が良い。このように配置すれば、Siチップ1の硬さで、絶縁基板2の緩和動作が規制される領域は、更に内側になり、矩形で示す点線の内側または外側の近傍は、Siチップ1の規制が届かず緩和される。よって半田ボール配置領域7に設けられ、前記非配置領域11に近い部分の半田ボール3は、絶縁基板2自身が柔軟性を維持しているため、半田ボール3のクラックを防止できる。尚、この非配置領域11に対応する前記絶縁基板の裏側に前記Siチップ1を配置しても良い。この場合も、前述したように矩形部分から内側に離間した方が良い。一方、半田ボール配置領域7には、前記ボールグリッド型樹脂パッケージ4、およびリードフレーム採用の半導体樹脂パッケージ5が実装される。特にリードがパッケージの外形から突出されているパッケージ5は、リード自体が柔軟性に富むため、配置領域7の中に設けられる。すれば、絶縁基板自体の柔軟性を有る程度保持でき、半田ボールのクラック防止となる。前記ボールグリッド型パッケージ4は、リード型のパッケージ5よりも柔軟性に劣ることから、このパッケージ4は、配置領域7、または配置領域7と非配置領域11の近傍に配置される。尚、半田ボール配置領域7には、Siチップは、設けられない。またチップ素子6もセラミック材であるため、非無配置領域11に設ける。このセラミックの硬さが、絶縁基板2に影響するため、半田ボール3のクラックを防止することができる。尚、図2Cに示すように、非配置領域11に相当する絶縁基板2の裏側に配置しても良い。続いて、素子埋め込み基板2について、図3を参照して説明する。これは、一般にはエンベデッド基板と呼ばれるものであり、ベアのSiチップ1が非無配置領域11に対応する基板2に埋め込まれるものであり、他の構成は、図1または図2と同じ構成である。この基板2は、絶縁性樹脂から成るコア層を有し、この絶縁性樹脂を絶縁層とするか、別途コア層の表と裏に、夫々絶縁層と導電パターンを繰り返し積層したものである。一般には、少なくとも2層基板、4層基板、6層基板と成り、その厚みは0.35~0.5mmである。この絶縁基板2の最表面は、前記素子が実装されるため、最上層の導電パターンが形成される。この導電パターンは、図では、省略するが、素子1、4~6を実装するためのもので、電極、前記電極と一体でなる配線、この配線と一体で、下層の電極とスルーホールを介して接続するスルーホール電極等が設けられる。また、必要によっては、ベアチップが接続される場合も有る。例えば、パワートランジスタで、チップ裏面が半田やAgペーストで固着されるアイランド、このベアチップと金属細線を介して接続されるパッド等が設けられている。一方、基板2の最裏面には、半田ボール接続用のパッドが、リング状に形成され、更にこのパッドの表面には、必要により半田ボール3が設けられている。このパッドまたは半田ボール3は、絶縁基板2の外周から内側に向かい複数本の矩形のリングが配列するように設けられ、ここでは3列のリングが並んでいる。このリング列の配置領域7は、図3Bの基板2の外周から、最内周の半田ボールの内側部分図面では矩形で示す点線の部分である。実質、この配置領域7に半田ボールが列をなして形成される。そしてパッドは、一端が一体で成る再配線が設けられ、再配線の他端は上層の電極とスルーホールで接続されるために、スルーホール電極が設けられる。図3Aの点線が大まかでは有るが、最表面の配線を示すものである。尚、AとBに示す点線で示す矩形は、配置領域7と非配置領域11の境界を示すもので、一致したものである。図3Cから明らかなように、半田ボール3の非配置領域11の少なくとも一部は、前記Siチップ1を埋め込むための領域がくり貫かれている。または凹部が形成される。そしてくり貫き領域E、または凹部にはSiチップ1が設けられ、絶縁性樹脂20で封止されている。この絶縁性樹脂20の表面と基板の絶縁層の表面は、実質一致され、平坦な面となる。そしてSiチップの電極に相当する絶縁性樹脂20は、電極が露出するように開口され、この開口部はメッキにより埋め込まれ、表面に延在して導電パターンとなる。符号21は、基板の上に設けられる導電パターンで、これらと一緒に形成される。または予め電極が設けられ、この上に前記メッキが被覆されている。本発明は、このSiチップ1の硬さ故に、この埋め込み領域に対応する基板2の裏面には、半田ボール3または半田ボール用の電極を配置しないことに有る。またこの非配置領域11にくり貫き領域または凹部を設け、Siチップを設けることにある。この基板2を実装基板に半田ボール3を介して実装すると、この非配置領域の部分だけ、実装基板の動きに追随せず、仮に半田ボールが設けられていれば、クラックの恐れがある。しかしながら、Siチップの非配置領域11には、半田ボールが設けられていないため、この半田ボールのクラックは、無くなる。またこの領域にチップ素子が設けられる場合も同様である。尚、リード型半導体パッケージ5やボールグリッド型パッケージ4は、配置領域7に相当する基板の表面に配置することが好ましい。また間隔を置いて配置すること、基板の厚み等も、図1、図2の説明と同様である。"