第1の電極と、第2の電極を有し、前記第1の電極と前記第2の電極の間に、絶縁層と酸化物半導体層を有し、前記第1の電極は前記絶縁層と接して設けられ、前記第2の電極は前記酸化物半導体層と接して設けられ、前記第1の電極と前記酸化物半導体層が重畳する面積は、前記第1の電極と前記酸化物半導体層と前記第2の電極が重畳する面積よりも大きいことを特徴とする可変容量素子。請求項1において、前記第2の電極の仕事関数は、前記酸化物半導体層の電子親和力以下であることを特徴とする可変容量素子。請求項1または請求項2において、前記第1の電極の電位が、前記第2の電極よりも高い時に第1の容量値を有し、前記第1の電極の電位が、前記第2の電極よりも低い時に第2の容量値を有し、前記第1の容量値よりも、前記第2の容量値が小さいことを特徴とする可変容量素子。駆動回路部と、容量線駆動回路と、画素部に可変容量素子を有する表示パネルと、前記駆動回路部を駆動する制御信号及び前記画素部に供給する画像信号を生成するための信号生成回路と、前記画像信号をフレーム期間毎に記憶する記憶回路と、前記記憶回路で前記フレーム期間毎に記憶された画像信号のうち、連続するフレーム期間の画像信号の差分を検出する比較回路と、前記比較回路で差分を検出した際に、前記連続するフレーム期間の画像信号を選択して出力する選択回路と、前記比較回路で差分を検出した際に、前記容量線駆動回路から前記可変容量素子の容量値を第1の容量値とする信号の供給を行い、前記比較回路で差分を検出しない際に、前記容量線駆動回路から前記可変容量素子の容量値を第2の容量値とする信号の供給を行い、前記制御信号の前記駆動回路部への供給を停止する表示制御回路と、を有する液晶表示装置。請求項4において、前記第1の容量値は、前記第2の容量値よりも小さいことを特徴とする液晶表示装置。p型シリコン層上に絶縁層を介して電極を設け、電極に正の直流電圧または正の低周波数電圧が印加されると、p型シリコン層が空乏化され、その後反転層が形成されてp型シリコン層がn型化されることが知られている。また、n型シリコン層上に絶縁層を介して電極を設け、電極に負の直流電圧または負の低周波数電圧が印加されると、n型シリコン層が空乏化され、その後、反転層が形成されてn型シリコン層がp型化されることが知られている。また、一般に、液晶表示装置の画素に用いられる保持容量には、走査線のスキャン周波数おおよそ60Hzと同程度の周波数を有する低周波数電圧か、固定電圧直流電圧が印加される。このため、特許文献1に記載の可変容量素子の容量値は、電極間に印加される電圧によって、図3に示すCVCapacitanceVoltage特性401のように変化する。図3の横軸は、半導体層の電位を基準電位0Vとしたときの、絶縁層を介して半導体層に隣接して形成される電極に加えられる電位を示し、縦軸は容量値を示している。図3に示すCV特性401は、半導体層にp型シリコン層を用いた場合のCV特性である。半導体層の電位を基準電位0Vとし、電極の電位が負から正に変化すると、p型シリコン層が徐々に空乏化されて容量値がAからBに減少する。Bは、p型シリコン層が空乏化された時の最小の容量値である。その後、p型シリコン層に反転層が形成され、p型シリコン層がn型化されると、容量値はBからA’へと増加する。このようなCV特性は、MISMOS型の可変容量素子のCV特性として広く知られている。また、半導体層にn型シリコン層を用いた場合のCV特性は、上記説明におけるp型とn型を入れ換えて、また、正と負を入れ換えて説明することができる。また、上記p型またはn型シリコン層中の不純物濃度が高いと、p型またはn型シリコン層の空乏化がされにくくなり、可変容量素子として機能できなくなるため、シリコン層中の不純物濃度を適切に制御する必要がある。また、素子間に不純物濃度のばらつきがあると、素子毎にBの容量値や、容量値がBとなる電圧にはらつきが生じやすくなる。このように、上記可変容量素子の半導体層に、加えられた電界によってn型またはp型に変化する半導体層を用いると、Bの容量値を実現するための電圧範囲が狭く、Bの容量値を維持することが困難となる。すなわち、このような可変容量素子を液晶表示装置の保持容量として用いると、画素電極に印加される画像信号の変動により保持容量に加えられる電圧が変動するため、Bの容量値を維持することが困難となる。本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。本発明の一態様は、高速動作が可能な半導体装置を提供することを課題の一とする。本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の一とする。本発明の一態様は、表示品位に優れた半導体装置を提供することを課題の一とする。本発明の一態様は、生産性が良い半導体装置を提供することを課題の一とする。印加される電界により、n型またはi型となる半導体、もしくは、p型またはi型となる半導体を用いることで、動作の安定した可変容量素子を実現する。可変容量素子を構成する第1の電極と第2の電極の間に、誘電体層として絶縁層と上記半導体層の積層を設ける。第1の電極を誘電体層側に設け、第2の電極を半導体層側に設けた時に、第1の電極と半導体層が重畳する面積C1よりも、第1の電極と半導体層と第2の電極が重畳する面積C2の方を小さくなるようにする。このような半導体材料として、酸化物半導体が挙げられる。例えば、In-Ga-Zn系酸化物半導体は、印加される電界により、n型か、i型もしくは実質的にi型と見なせる状態となる。上記構成の可変容量素子の半導体層にn型またはi型となる半導体を用いると、第1の電極に正の電位が与えられた場合は、面積C1で決められる容量値F1となり、第1の電極に負の電位が与えられた場合は、面積C2で決められる容量値F2となる。また、第1の電極の電位が正または負であれば、第1の電極の電位が変動しても容量値F1または容量値F2はほとんど変動することが無いため、容量値F1及び容量値F2を制御性よく安定して実現することができる。例えば、本明細書で開示する可変容量素子を、液晶表示装置の保持容量に適用することで、画像の書き換え頻度の多い動画像表示においては容量値を小さくし、画像の書き換え頻度の少ない静止画像表示においては容量値を大きくすることができる。すなわち、動画像表示と静止画像表示における保持容量を最適な容量値とすることができるため、表示品位がよく、消費電力が少ない、信頼性の高い液晶表示装置を実現できる。また、酸化物半導体は、トランジスタのチャネルが形成される半導体層活性層に適用することもできる。また、活性層に酸化物半導体を用いることで、消費電力が少なく、信頼性の高い半導体装置を実現できる。なお、電子供与体ドナーとなる水分または水素などの不純物が低減されて高純度化された酸化物半導体purifiedOSは、その後、酸化物半導体に酸素を供給して、酸化物半導体内の酸素欠損を低減することによりi型真性半導体又はi型に限りなく近い実質的にi型化した酸化物半導体とすることができる。i型または実質的にi型化された酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。具体的に、高純度化された酸化物半導体は、二次イオン質量分析法SIMS:SecondaryIonMassSpectrometryによる水素濃度の測定値が、5×1019/cm3以下、好ましくは5×1018/cm3以下、より好ましくは5×1017/cm3以下、さらに好ましくは1×1016/cm3以下とする。また、ホール効果測定により測定できる酸化物半導体層のキャリア密度は、1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満とする。また、酸化物半導体のバンドギャップは、2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。半導体層に、水分または水素などの不純物濃度が十分に低減されて高純度化され、酸素欠損が低減された酸化物半導体を用いることにより、トランジスタのオフ電流を下げることができる。ここで、酸化物半導体中の、水素濃度のSIMS分析について触れておく。SIMS分析は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をSIMSで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜が薄い場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の最大値または最小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域において、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。本発明の一態様は、第1の電極と、第2の電極を有し、第1の電極と第2の電極の間に、絶縁層と酸化物半導体層を有し、第1の電極は絶縁層と接して設けられ、第2の電極は酸化物半導体層と接して設けられ、第1の電極と酸化物半導体層が重畳する面積は、第1の電極と酸化物半導体層と第2の電極が重畳する面積よりも大きいことを特徴とする可変容量素子である。本発明の一態様は、駆動回路部と、容量線駆動回路と、画素部に可変容量素子を有する表示パネルと、駆動回路部を駆動する制御信号及び画素部に供給する画像信号を生成するための信号生成回路と、画像信号をフレーム期間毎に記憶する記憶回路と、記憶回路でフレーム期間毎に記憶された画像信号のうち、連続するフレーム期間の画像信号の差分を検出する比較回路と、比較回路で差分を検出した際に、連続するフレーム期間の画像信号を選択して出力する選択回路と、比較回路で差分を検出した際に、容量線駆動回路から可変容量素子の容量値を第1の容量値とする信号の供給を行い、比較回路で差分を検出しない際に、容量線駆動回路から可変容量素子の容量値を第2の容量値とする信号の供給を行い、制御信号の駆動回路部への供給を停止する表示制御回路と、を有する液晶表示装置である。第1の容量値を、第2の容量値よりも小さくすることで、表示品位がよく、消費電力が少ない、信頼性の高い液晶表示装置を実現できる。本発明の一態様によれば、信頼性の高い半導体装置を提供することができる。本発明の一態様によれば、高速動作が可能な半導体装置を提供することができる。本発明の一態様によれば、消費電力が低減された半導体装置を提供することができる。本発明の一態様によれば、表示品位に優れた半導体装置を提供することができる。本発明の一態様によれば、生産性が良い半導体装置を提供することができる。本発明の一態様は、少なくとも上記課題の一つを解決する。実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、本明細書等における第1、第2、第3などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。また、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、IGFETInsulatedGateFieldEffectTransistorや薄膜トランジスタTFT:ThinFilmTransistorを含む。また、トランジスタのソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等において電極や配線の用語は、これらの構成要素を機能的に限定するものではない。例えば、電極は配線の一部として用いられることがあり、その逆もまた同様である。さらに、電極や配線の用語は、複数の電極や配線が一体となって形成されている場合なども含む。また、電圧とは2点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー電気的な位置エネルギーのことをいう。ただし、一般的に、ある一点における電位と基準となる電位例えば接地電位との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。実施の形態1本明細書で開示する可変容量素子の構成および動作について、図1及び図2を用いて説明する。図1Aは、可変容量素子100の上面図であり、図1Bは、図1A中の鎖線X1-X2における断面図である。また、図1Cは、図1A中の鎖線Y1-Y2における断面図である。図1に示す可変容量素子100は、第1の電極101上に絶縁層102が形成され、絶縁層102上に半導体層103が形成され、半導体層103上に第2の電極104が形成されている。第1の電極101と半導体層103が重畳する部分の面積をC1とし、第1の電極101と半導体層103と第2の電極104が重畳する部分の面積をC2とする。図1では、半導体層103は第1の電極101の端部を超えずに形成されているが、半導体層103は、第1の電極101の端部を超えて形成されてもよい。半導体層103には、印加される電界により、n型もしくはi型真性のどちらかになる半導体材料か、p型もしくはi型のどちらかとなる半導体材料を用いる。このような半導体材料として、酸化物半導体が挙げられる。例えば、In-Ga-Zn系酸化物半導体は、印加される電界により、n型か、i型もしくは実質的にi型と見なせる状態となる。絶縁層102には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化タンタル、酸化ガリウム、酸化イットリウム、酸化ハフニウム、ハフニウムシリケートHfSixOyx>0、y>0、窒素が導入されたハフニウムシリケート、窒素が導入されたハフニウムアルミネート等を用いることができる。また、絶縁層102は単層に限らず異なる層の積層でも良い。例えば、絶縁層AとしてプラズマCVD法により窒化シリコン層SiNyy>0を形成し、絶縁層Aの上に絶縁層Bとして酸化シリコン層SiOxx>0を積層して、絶縁層102としても良い。第1の電極101及び第2の電極104は、モリブデンMo、チタンTi、タングステンWタンタルTa、アルミニウムAl、銅Cu、クロムCr、マグネシウムMg等の金属材料又はこれらを主成分とする合金材料を用いて、単層又は積層して形成することができる。なお、第2の電極104と半導体層103間のキャリアの移動を良好なものとするため、第2の電極104と半導体層103をオーミック接続とする必要がある。半導体と金属のオーミック接続は、半導体材料の電子親和力以下の仕事関数を有する金属材料を接続することで実現可能である。ただし、シリコンなどの無機半導体材料の電子親和力は、一般に電極や配線として用いられる金属材料の仕事関数よりも小さいため、両者の間に別途オーミックコンタクト層を設ける必要がある。一方で、例えば、半導体層103にIn-Ga-Zn系の酸化物半導体を用いると、In-Ga-Zn系の酸化物半導体の電子親和力は4.3eV程度であるため、第2の電極104に、仕事関数が4.1eV程度であるチタンを用いることで、別途オーミックコンタクト層を設けることなく、オーミック接続を実現することが可能となる。すなわち、半導体装置の作製工程を簡略化することが可能となり、半導体装置の生産性を向上させることができる。続いて、半導体層103に電界が印加されていないときにi型であるIn-Ga-Zn系酸化物半導体を用いた可変容量素子100の動作について、図2を用いて説明する。図2A1及び図2A2は、図1A中の鎖線X1-X2における断面図である。また、半導体層103と第2の電極104はオーミック接続されているものとする。図2A3に、第1の電極101の電位を変化させた時の、可変容量素子100の容量値の変化を説明するCV特性111を示す。図2A3の横軸は、第2の電極104の電位を0Vとしたときの、第1の電極101の電位を示し、縦軸は容量値を示している。第1の電極101の電位が一定以上になると、半導体層103はn型化されて、n型の半導体層133となる図2A1参照。なお、特段の説明がない限り、半導体層103がn型の半導体層133となり、可変容量素子100の容量値が増加し始める電位を、本明細書における、しきい値電圧という。なお、図2A3に示すCV特性111は、第1の電極101の仕事関数と、半導体層103の電子親和力及びバンドギャップの関係から、しきい値電圧がややマイナス方向にシフトしている場合を示している。n型の半導体層133は導電体として機能するため、可変容量素子100の容量値は、C1の面積と、誘電体層として機能する絶縁層102の厚さと誘電率で決定される容量値F1となる図2A3参照。また、半導体層103に用いる酸化物半導体は、負の電界が加えられてもi型のままとなる図2A2参照。酸化物半導体はエネルギーギャップが3.0eV以上と大きく、i型化または実質的にi型化された酸化物半導体のキャリア密度は、一般的なシリコンウェハにおけるキャリア密度1×1014/cm3程度と比較して、小さい値例えば、1×1012/cm3未満、もしくは、1.45×1010/cm3未満をとる。このため、i型化または実質的にi型化された酸化物半導体は、絶縁体とみなすことができる。このため、第1の電極101にしきい値電圧よりも低い電位が加えられた場合は、絶縁層102のみでなく半導体層103も誘電体層として機能する。よって、第1の電極101にしきい値電圧よりも低い電位が加えられた時の可変容量素子100の容量値は、C2の面積と、誘電体層として機能する絶縁層102及び半導体層103の厚さと誘電率で決定される容量値F2となる。このように、半導体層103に、酸化物半導体を用いた可変容量素子100は、電極間に加えられる電圧のばらつきの影響を受けにくく、第1の電極101と第2の電極104の電位差がしきい値電圧より低ければ、第1の電極101の電位が変動しても容量値F2の容量値を一定に保つことができる。また、厳密には容量値F1と容量値F2で誘電体層の厚さと誘電率が異なるが、容量値F1と容量値F2の容量比は、C1とC2の面積比でほぼ決定することができる。すなわち、容量値F1と容量値F2の容量比が設計しやすく、また、容量値を安定して切り替えることが可能となる。このため、動作が安定し、信頼性の高い半導体装置を提供することができる。また、容量比は、C1とC2の面積比で決定できるため、容量比の大きい可変容量素子を実現することができる。また、本実施の形態で開示する可変容量素子は、半導体層に不純物を添加する必要が無く、オーミックコンタクト層の形成も不要となるため、生産性の良い半導体装置を提供することができる。なお、本実施の形態では可変容量素子100を、下層から電極101、絶縁層102、半導体層103、電極104の順に積層する例について説明したが、積層順を上下入れ換えて形成しても構わない。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態2本実施の形態では、実施の形態1に開示した可変容量素子を用いた半導体装置の一例として、静止画像と動画像を判定し、静止画像表示における低消費電力化と、動画像表示における表示品位の向上を両立させた液晶表示装置の構成について説明する。なお動画像とは、複数のフレームに時分割した複数の画像を高速に切り替えることで人間の目に動画像として認識される画像のことをいう。具体的には、1秒間に60回60フレーム以上画像を切り替えることで、人間の目にはちらつきが少なく動画像と認識される連続する画像信号のことである。一方、静止画像は、動画像と異なり、複数のフレーム期間に時分割した複数の画像を高速に切り替えて動作させるものの、連続するフレーム期間、例えばnフレーム目と、n1フレーム目とで画像信号が変化しない画像信号のことをいう。まず、図4のブロック図を用いて、本実施の形態で開示する液晶表示装置の構成について説明する。本実施の形態で示す液晶表示装置1000は、表示パネル1001、信号生成回路1002、記憶回路1003、比較回路1004、選択回路1005、表示制御回路1006を有する。表示パネル1001は、一例として、駆動回路部1007、容量線駆動回路1011、画素部1008を有する。駆動回路部1007は、走査線駆動回路1009A及び信号線駆動回路1009Bを有する。走査線駆動回路1009A、信号線駆動回路1009Bは、複数の画素1100を有する画素部1008を駆動するための駆動回路である。また、走査線駆動回路1009A、信号線駆動回路1009B、容量線駆動回路1011及び画素部1008は、同じ基板に形成されるトランジスタにより回路が構成されるものでもよい。また、走査線駆動回路1009A、信号線駆動回路1009B、容量線駆動回路1011の一部または全部を、画素部1008と異なる基板上に設ける構成としてもよい。また、画素部1008における表示方式は、プログレッシブ方式や、インターレース方式や、フィールドシーケンシャル方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGBRは赤、Gは緑、Bは青を表すの三色に限定されない。例えば、RGBWWは白を表す、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。ここで、図5A及び図5Bを用いて、画素部1008の構成の一例を説明する。画素部1008は、走査線駆動回路1009Aに電気的に接続するm本mは1以上の整数の第1の配線1111と、信号線駆動回路1009Bに電気的に接続するn本nは1以上の整数の第2の配線1112と、容量線駆動回路1011に電気的に接続するm本の第3の配線1113を有している。走査線駆動回路1009A、信号線駆動回路1009B、及び容量線駆動回路1011から供給される信号は、それぞれ第1の配線1111、第2の配線1112、及び第3の配線1113を介して画素1100に入力される。また、画素部1008は、縦m個行×横n個列のマトリクス状に配置された複数の画素1100を有している。i行j列の画素1100iは1以上m以下の整数、jは1以上n以下の整数は、第1の配線1111-i、第2の配線1112-j、第3の配線1113-iにそれぞれ電気的に接続されている。図5Bに、i行j列の画素1100の等価回路図を示す。画素1100は、トランジスタ1101と、容量素子1102と、液晶素子1103を有している。トランジスタ1101のゲート電極は、第1の配線1111-iと電気的に接続され、トランジスタ1101のソース電極またはドレイン電極の一方は、第2の配線1112-jに電気的に接続され、トランジスタ1101のソース電極またはドレイン電極の他方は、ノード1104に電気的に接続されている。容量素子1102の一方の電極は、ノード1104に電気的に接続され、容量素子1102の他方の電極は、第3の配線1113-iに電気的に接続されている。液晶素子1103の一方の電極は、ノード1104に電気的に接続され、液晶素子1103の他方の電極は、電極1114に電気的に接続されている。電極1114の電位は、0Vや、GNDや、共通電位などの固定電位としておけばよい。容量素子1102は、実施の形態1で開示した可変容量素子100を適用する。すなわち、可変容量素子100の第1の電極101が第3の配線1113-iに電気的に接続され、第2の電極104がノード1104に電気的に接続される。走査線駆動回路1009Aは、第1の配線1111-iに、トランジスタ1101をオン状態またはオフ状態とする信号を供給する。信号線駆動回路1009Bは、第2の配線1112-jに画像信号を供給する。容量線駆動回路1011は、第3の配線1113-iに、容量素子1102の容量値を決定する信号を供給する。トランジスタ1101は、液晶素子1103に第2の配線1112-jから供給される画像信号を入力させるか否かを選択する機能を有する。第1の配線1111-iにトランジスタ1101をオン状態とする信号が供給されると、トランジスタ1101を介して第2の配線1112-jの画像信号が液晶素子1103に供給される。液晶素子1103は、供給される画像信号電位に応じて、光の透過率が制御される。容量素子1102は、トランジスタ1101がオフ状態の間、液晶素子1103に供給された画像信号を保持するための、保持容量として機能する。保持容量の大きさを決める要素として、トランジスタ1101のオフ電流がある。保持容量の大きさが同じであれば、オフ電流を低減することで、電圧の保持期間を長くすることができる。また、オフ電流を低減することで、保持期間を変えずに、保持容量を小さくすることができる。トランジスタ1101のチャネルが形成される半導体層には、単結晶半導体、多結晶半導体、微結晶半導体、非晶質半導体等を用いることができる。半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を挙げることができる。また、トランジスタ1101のチャネルが形成される半導体層に酸化物半導体を用いることもできる。酸化物半導体は、エネルギーギャップが3.0~3.5eV以上と大きく、可視光に対する透過率が大きい。また、酸化物半導体を適切な条件で加工して得られたトランジスタにおいては、オフ電流を使用時の温度条件下例えば、25°Cにおいて、100zA1×10-19A以下、もしくは10zA1×10-20A以下、さらには1zA1×10-21A以下とすることができる。また、消費電力の小さい液晶表示装置を実現することができるため、トランジスタ1101のチャネルが形成される半導体層に酸化物半導体を用いることが好ましい。また、前述したように、トランジスタ1101のオフ電流を低減することで、保持期間を変えずに、保持容量を小さくすることができるため、画素1100の開口率を向上させ、表示品位の優れた半導体装置を実現することができる。トランジスタ1101が有する半導体層と、容量素子1102が有する半導体層を、同じ半導体を用いて形成することで、作製工程が軽減され、生産性の良い半導体装置を実現することができる。また、オフ電流が極めて小さいトランジスタを用いて、表示装置などを作製した場合、オフ電流が小さくほとんどリークがないため、表示データを保持する時間を長くすることができる。具体的には、酸化物半導体を具備するトランジスタは、チャネル幅10μmの場合において、チャネル幅1μmあたりのオフ電流を10aA/μm1×10-17A/μm以下にすること、さらには1aA/μm1×10-18A/μm以下にすることが可能である。オフ状態における電流値オフ電流値が極めて小さいトランジスタを画素1100を構成するトランジスタ1101に用いることにより、映像信号等の電気信号の保持時間を長くすることができる。例えば、画像信号の書き込みの間隔を10秒以上、好ましくは30秒以上、さらに好ましくは1分以上にすることができる。このように、表示の切り替えが少ない静止画像等の表示では、画素への信号の書き込み回数を低減することができるため、低消費電力化を図ることができる。また、画像信号等の電気信号の保持時間を長くするためには、オフ電流値が極めて小さいトランジスタを用いることに加え、容量素子1102の容量値を大きくすることも効果的である。容量素子1102の容量値を大きくすることで、画像信号等の電気信号の保持時間をさらに長くすることができ、消費電力を抑制する効果をさらに高めることができる。なお、静止画表示において、保持期間中の液晶素子に印加されている電圧の保持率を考慮して、適宜リフレッシュ動作してもよい。例えば、液晶素子の画素電極に信号を書き込んだ直後における電圧の値初期値に対して所定のレベルまで電圧が下がったタイミングでリフレッシュ動作を行えばよい。所定のレベルとする電圧は、初期値に対してチラツキを感じない程度に設定することが好ましい。具体的には、初期値に対して10低い状態、好ましくは3低い状態となる毎に、リフレッシュ動作再度の書き込みを行うのが好ましい。また、静止画表示における保持期間において、対向電極共通電極、コモン電極ともいう。をフローティング状態とすることもできる。具体的には、対向電極にコモン電位を与える電源と対向電極との間にスイッチを設け、書き込み期間中はスイッチをオンにして電源から対向電極にコモン電位を与えた後、残りの保持期間においてはスイッチをオフにしてフローティング状態とすればよい。該スイッチについても、前述した高純度の酸化物半導体を具備するトランジスタを用いることが好ましい。また、図4に示す信号生成回路1002は、駆動回路部1007、及び容量線駆動回路1011を駆動するための信号を生成する回路である。また信号生成回路1002は、配線を介して駆動回路部1007駆動するための信号を出力する回路、及び配線を介して記憶回路1003に画像信号ビデオ電圧、ビデオ信号、ビデオデータともいうを出力する回路である。換言すれば、駆動回路部1007及び容量線駆動回路1011を駆動するための制御信号、及び画素部1008に供給する画像信号を生成し出力するための回路である。信号生成回路1002は、具体的には、制御信号として、走査線駆動回路1009A、信号線駆動回路1009B、及び容量線駆動回路1011に電源電圧である高電源電位VDD、低電源電位VSSを供給し、走査線駆動回路1009A用のスタートパルスSP、クロック信号CK、及び/または、信号線駆動回路1009B用のスタートパルスSP、クロック信号CKを生成し、出力する。また信号生成回路1002は、動画像または静止画を表示するための画像信号Dataを記憶回路1003に出力する。なお信号生成回路1002は、他にも画像信号、ラッチ信号等の信号を生成する回路であってもよい。また信号生成回路1002は、走査線駆動回路1009A及び/または信号線駆動回路1009Bには、各駆動回路のパルス信号の出力を停止するためリセット信号Resを出力する構成としてもよい。なお各信号は第1のクロック信号、第2のクロック信号といったように複数の信号で構成される信号であってもよい。なお高電源電位VDDとは、基準電位より高い電位のことであり、低電源電位VSSとは基準電位以下の電位のことをいう。なお高電源電位及び低電源電位ともに、トランジスタが動作できる程度の電位であることが望ましい。なお信号生成回路1002から記憶回路1003への画像信号の出力がアナログの信号の場合には、A/Dコンバータ等を介してデジタルの信号に変換して、記憶回路1003に出力する構成とすればよい。記憶回路1003は、複数のフレームに関する画像信号を記憶するための複数のフレームメモリ1010を有する。なおフレームメモリは、例えばDRAMDynamicRandomAccessMemory、SRAMStaticRandomAccessMemory等の記憶素子を用いて構成すればよい。なおフレームメモリ1010は、フレーム期間毎に画像信号を記憶する構成であればよく、フレームメモリの数について特に限定されるものではない。またフレームメモリ1010の画像信号は、比較回路1004及び選択回路1005により選択的に読み出されるものである。比較回路1004は、記憶回路1003に記憶された連続するフレーム期間の画像信号を選択的に読み出して、当該画像信号の比較を行い、差分を検出するための回路である。当該比較回路1004での画像信号の比較により、差分が検出された際に当該差分を検出した連続するフレーム期間では動画像であると判断される。一方、比較回路1004での画像信号の比較により、差分が検出されない際に当該差分を検出しなかった連続するフレーム期間では静止画像であると判断される。すなわち、比較回路1004での差分の検出によって連続するフレーム期間の画像信号が、動画像を表示するための画像信号であるか、または静止画像を表示するための画像信号であるか、の判断がなされるものである。なお、当該比較により得られる差分は、一定のレベルを超えたときに、差分を検出したと判断されるように設定してもよい。選択回路1005は、複数のスイッチ、例えばトランジスタで形成されるスイッチを設け、動画像を表示するための画像信号が比較回路での差分の検出により判断された際に、当該画像信号が記憶されたフレームメモリ1010より画像信号を選択して表示制御回路1006に出力するための回路である。なお比較回路1004で比較したフレーム間の画像信号の差分が検出されなければ、連続するフレーム期間で表示される画像は静止画であり、この場合、連続するフレーム期間の後半のフレームの画像信号について表示制御回路1006に出力しない構成とすればよい。表示制御回路1006は、画像信号、高電源電位VDD、低電源電位VSS、スタートパルスSP、クロック信号CK、及びリセット信号Resの制御信号に関して、駆動回路部1007への供給または停止を切り替える為の回路である。また、容量線駆動回路1011を介して、画素1100が有する容量素子1102の容量値を決定する制御信号を供給する。具体的には、比較回路1004により動画像と判断、すなわち連続フレーム期間の画像信号の差分が抽出された場合には、画像信号が選択回路1005より供給されて表示制御回路1006を介して駆動回路部1007に供給され、制御信号が、表示制御回路1006を介して駆動回路部1007に供給され、容量線駆動回路1011を介して、画素1100が有する容量素子1102の容量値を、動画像表示用の容量値とする制御信号を供給することとなる。一方、比較回路1004により静止画と判断、すなわち連続フレーム期間の画像信号の差分を抽出しない場合には、画像信号が選択回路1005より供給されないため表示制御回路1006より駆動回路部1007に画像信号が供給されず、制御信号の駆動回路部1007への供給を表示制御回路1006が停止することとなる。この時、表示制御回路1006は、容量線駆動回路1011を介して、画素1100が有する容量素子1102の容量値を、静止画像表示用の容量値とする制御信号を供給する。なお、静止画像と判断される場合において、静止画像と判断される期間が短い場合には、制御信号のうち、高電源電位VDD、低電源電位VSSの停止を行わない構成としてもよい。頻繁に高電源電位VDD、低電源電位VSSの停止及び再開を行うことによる消費電力の増大を低減することができ、好適である。なお、画像信号及び制御信号の停止は、画素部1008の各画素で画像信号を保持できる期間にわたって行うことが望ましく、各画素での保持期間の後に再度画像信号を供給するよう、表示制御回路1006が先に供給した画像信号及び制御信号を再度供給するようにする構成とすればよい。前述したように、静止画像表示においては、容量素子1102の容量が大きい方が好ましい。一方、動画像表示においては、1秒間に60回以上も画像が書き換えられるため、容量素子1102の容量が大きいと1回の書き込み期間中に画像信号を確実に保持させることができず、表示品位を低下させてしまう。このため、動画像表示においては、容量素子1102の容量を、書き換え期間に応じて小さくする必要がある。特に、動画像表示をフィールドシーケンシャル方式で行う場合は、1秒間に180回以上も画像が書き換えられるため、容量素子1102の容量をさらに小さくする必要がある。1つの画素内に、静止画像表示用の容量値の大きな容量素子と、動画像表示用の容量値の小さな容量素子をそれぞれ形成すると、容量素子の占有面積増加により開口率が低下し、液晶表示装置の表示品位を悪くする要因となる。本実施の形態に示す液晶表示装置は、容量素子1102に実施の形態1に開示した可変容量素子を用いることにより、容量素子1102の占有面積を増やすことなく、異なる容量値を制御性よく実現させることができる。続いて、静止画像表示期間または動画像表示期間における、容量素子1102の動作について説明する。静止画像表示を行う期間中は、容量線駆動回路1011から第3の配線1113に、容量素子1102の容量値を容量値F1とする電位を供給する図2A3参照。この時、第3の配線1113に供給する電位は、画像信号の最高電位にしきい値電圧を加えた電位よりも高い電位とする。このようにすることで、画像信号によって異なる電位がノード1104に供給されても、ノード1104を基準とした時の第3の配線1113の電位を、常にしきい値電圧よりも高い電位とすることができる。よって、画像信号によって異なる電位がノード1104に供給されても、容量素子1102の容量値を容量値F1とすることができる。動画像表示を行う期間中は、容量線駆動回路1011から第3の配線1113に、容量素子1102の容量値を容量値F2とする電位を供給する図2A3参照。この時、第3の配線1113に供給する電位は、画像信号の最低電位にしきい値電圧を加えた電位よりも低い電位とする。好ましくは、画像信号の最低電位よりも低い電位とする。このようにすることで、画像信号によって異なる電位がノード1104に供給されても、ノード1104を基準とした時の第3の配線1113の電位を、常にしきい値電圧よりも低い電位とすることができる。よって、画像信号によって異なる電位がノード1104に供給されても、容量素子1102の容量値を容量値F2とすることができる。静止画像表示を行う期間中は、容量素子1102の容量値を大きくすることで、画素への信号の書き込み回数を低減することができるため、低消費電力化を図ることができる。また、動画像表示を行う期間中は、容量素子1102の容量値を小さくすることで、高速動作を可能とすることができる。保持容量に実施の形態1で開示した可変容量素子を用いることで、容量素子の占有面積を増やすことなく、制御性よく異なる容量値を実現することができる。静止画像表示と動画像表示によって、保持容量の容量値を最適なものとすることにより、消費電力が少なく、表示品位の良い液晶表示装置を実現することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態3本実施の形態では、実施の形態2に開示した液晶表示装置の画素構成および作製方法の一例について、図6乃至図10を用いて説明する。図6Aは、図5における画素1100に適用することができる、画素200の平面構成を示す上面図である。また、図6Bは、図6Aにおける鎖線A1-A2で示す部位の積層構成を示す断面図である。また、図7は、図6Aに示す平面構成をわかりやすくするために、図6Aから画素電極214を除去した状態を示している。本実施の形態に示す画素は、基板201上に絶縁層202を介して、トランジスタ220と、容量素子310が形成されている。トランジスタ220は、ゲート電極204上に絶縁層205が形成され、絶縁層205上に半導体層207が形成されている。また、半導体層207上にソース電極209と、ドレイン電極210が形成され、半導体層207の一部に接し、ソース電極209と、ドレイン電極210上に絶縁層211が形成されている。トランジスタ220は、チャネル形成領域がゲート電極より上層に設けられるボトムゲート構造のトランジスタである。容量素子310は、電極203上に絶縁層205が形成され、絶縁層205上に半導体層206が形成されている。また、半導体層206の一部に接して、電極208が形成され、半導体層206の他の一部に接し、電極208上に絶縁層211が形成されている。容量素子310は、実施の形態1で開示した可変容量素子100と同様の構成が適用されている。なお、図6及び図7では、半導体層206は電極203の端部を超えずに形成されているが、半導体層206は、電極203の端部を超えて形成されてもよい。また、絶縁層211上に、絶縁層212が形成され、絶縁層212上に画素電極214が形成されている。画素電極214は、絶縁層211と絶縁層212に設けられたコンタクトホール213を介して、ドレイン電極210に電気的に接続されている。また、ドレイン電極210と、電極208は、電気的に接続されている。また、トランジスタ220が有するゲート電極204は、第1の配線224-iに電気的に接続され、ソース電極209は第2の配線228-jに電気的に接続されている。また、容量素子310が有する電極203は、第3の配線223-iに電気的に接続されている。なお、第1の配線224-i、第2の配線228-j、及び第3の配線223-iは、それぞれ図5Aにおける第1の配線1111-i、第2の配線1112-j、及び第3の配線1113-iに相当する。本実施の形態に示すトランジスタ220は、ドレイン電極210を、U字型C字型、コの字型、または馬蹄型のソース電極209で囲む形状としている。このような形状とすることで、トランジスタの占有面積が小さくても、十分なチャネル幅を確保することが可能となり、トランジスタの導通時に流れる電流オン電流ともいうの量を増やすことが可能となる。また、画素電極214と電気的に接続するドレイン電極210と、ゲート電極204の間に生じる寄生容量が大きいと、フィードスルーの影響を受けやすくなるため、液晶素子に供給された電位が正確に保持できず、表示品位が悪化する要因となる。本実施の形態に示すように、ソース電極209をU字型としてドレイン電極210を囲む形状とすることで、十分なチャネル幅を確保しつつ、ドレイン電極210とゲート電極204間に生じる寄生容量を小さくすることができるため、液晶表示装置の表示品位を向上させることができる。画素電極214を、第1の配線224-i、第1の配線224-i1、第2の配線228-j、及び第2の配線228-j1の一部と重なるように形成し、第1の配線224-i、第1の配線224-i1、第2の配線228-j、及び第2の配線228-j1を遮光層として用いることで、ディスクリネーションや光漏れなどによるコントラストの低下を防ぎ、液晶表示装置の表示品位を向上させることができる。次に、図6及び図7で示した構成とは異なる画素構成例について、図8を用いて説明する。図8Aは、画素250の平面構成を示す上面図である。図8Bは、図8Aにおける鎖線B1-B2で示す部位の積層構成を示す断面図である。図8に示す画素250は、図6及び図7で示した画素200と、画素電極の構成が異なる。図8に示す画素250は、透光性を有する画素電極214の上に、光を反射する画素電極215を設けることで、半透過型の画素構成としたものである。画素の一部を反射型とすることで、比較的明るい環境下でも認識性の良い液晶表示装置とすることができる。また、画素250では、画素電極215と重畳する絶縁層212の表面に凹凸を設け、その凹凸形状を画素電極215に反映させている。画素電極215の表面に凹凸を設けることにより、入射した外光を乱反射させ、より良好な表示を行うことができる。よって、反射表示における視認性が向上する。続いて、図6及び図7を用いて説明した液晶表示装置の画素部の作製方法について、図9及び図10を用いて説明する。なお、図9及び図10における断面A1-A2は、図6及び図7におけるA1-A2の鎖線で示した部位の断面図である。まず、基板201上に下地層となる絶縁層202を50nm以上300nm以下、好ましくは100nm以上200nm以下の厚さで形成する。基板201は、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基板などを用いることができる。また、酸化ホウ素B2O3と比較して酸化バリウムBaOを多く含ませることで、より実用的な耐熱ガラスが得られる。このため、B2O3よりBaOを多く含むガラス基板を用いることが好ましい。また、基板201として、第3世代550mm×650mm、第3.5世代600mm×720mm、または620mm×750mm、第4世代680mm×880mm、または730mm×920mm、第5世代1100mm×1300mm、第6世代1500mm×1850mm、第7世代1870mm×2200mm、第8世代2200mm×2400mm、第9世代2400mm×2800mm、2450mm×3050mm、第10世代2950mm×3400mm等のガラス基板を用いることができる。絶縁層202は、窒化アルミニウム、酸化窒化アルミニウム、窒化シリコン、酸化シリコン、窒化酸化シリコンまたは酸化窒化シリコンから選ばれた一又は複数の絶縁層による積層構造により形成することができ、基板201からの不純物元素の拡散を防止する機能がある。なお、本明細書中において、窒化酸化珪素とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、RBS及びHFSを用いて測定した場合に、組成範囲として酸素が5~30原子、窒素が20~55原子、珪素が25~35原子、水素が10~30原子の範囲で含まれるものをいう。絶縁層202は、スパッタリング法、CVD法、塗布法、印刷法等を適宜用いることができる。本実施の形態では、絶縁層202として、窒化シリコンと酸化シリコンの積層を用いる。具体的には、基板201上に窒化シリコンを50nmの厚さで形成し、該窒化シリコン上に酸化シリコンを150nmの厚さで形成する。なお、絶縁層202中にリンPや硼素Bが含有されていても良い。また、絶縁層202に、塩素、フッ素などのハロゲン元素を含ませることで、基板201からの不純物元素の拡散を防止する機能をさらに高めることができる。絶縁層202に含ませるハロゲン元素の濃度は、SIMS二次イオン質量分析計を用いた分析により得られる濃度ピークにおいて、1×1015/cm3以上1×1020/cm3以下とすればよい。また、絶縁層202として酸化ガリウムを用いてもよい。また、絶縁層202を酸化ガリウムと上記絶縁層の積層構造としてもよい。酸化ガリウムは帯電しにくい材料であるため、絶縁層のチャージアップによるしきい値電圧の変動を抑えることができる。次に、絶縁層202上にスパッタリング法、真空蒸着法、またはメッキ法を用いて100nm以上500nm以下、好ましくは200nm以上300nm以下の厚さで導電層を形成し、第1のフォトリソグラフィ工程により、レジストマスクを形成し、導電層を選択的にエッチング除去し、ゲート電極204、電極203を形成する図9A参照。また、図示していないが、この時、第1の配線224-i及び第3の配線223-iなどの配線層も同時に形成される。ゲート電極204、電極203などを形成するための導電層は、モリブデンMo、チタンTi、タングステンWタンタルTa、アルミニウムAl、銅Cu、クロムCr、ネオジムNd、スカンジウムSc、マグネシウムMg等の金属材料又はこれらを主成分とする合金材料を用いて、単層又は積層して形成することができる。導電層は配線としても形成されるため、低抵抗材料であるAlやCuを用いるのが好ましい。AlやCuを用いることで、信号遅延を低減し、高画質化を実現することができる。なお、Alは耐熱性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しやすい。Alのマイグレーションを防ぐため、Alに、Mo、Ti、Wなどの、Alよりも融点の高い金属材料を積層することが好ましい。また、導電層にAlを含む材料を用いる場合には、以後の工程におけるプロセス最高温度を380°C以下とすることが好ましく、350°C以下とするとさらに好ましい。また、導電層にCuを用いる場合も、マイグレーションによる不良やCu元素の拡散を防ぐため、Mo、Ti、Wなどの、Cuよりも融点の高い金属材料を積層することが好ましい。また、導電層にCuを含む材料を用いる場合には、以後の工程におけるプロセス最高温度を450°C以下とすることが好ましい。本実施の形態では、導電層として絶縁層202上に厚さ5nmのTi層を形成し、Ti層上に厚さ250nmのCu層を形成する。その後、第1のフォトリソグラフィ工程により導電層を選択的にエッチング除去し、ゲート電極204、電極203を形成する図9A参照。また、形成されたゲート電極204、電極203の端部がテーパー形状であると、後に積層する絶縁層や導電層の被覆性が向上するため好ましい。なお、フォトリソグラフィ工程に用いるレジストマスクはインクジェット法で形成してもよい。インクジェット法では、フォトマスクを使用しないため、更に製造コストを低減することができる。また、レジストマスクはエッチング工程の後に剥離するものとし、各フォトリソグラフィ工程における説明は省くこととする。なお、特段の説明が無い限り、本明細書で言うフォトリソグラフィ工程には、レジストマスクの形成工程と、導電層または絶縁層のエッチング工程と、レジストマスクの剥離工程が含まれているものとする。次いで、ゲート電極204、電極203上に絶縁層205を50nm以上800nm以下、好ましくは100nm以上600nm以下の厚さで形成する。絶縁層205は、ゲート絶縁層としても機能する。絶縁層205には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化タンタル、酸化ガリウム、酸化イットリウム、酸化ランタン、酸化ハフニウム、ハフニウムシリケートHfSixOyx>0、y>0、窒素が導入されたハフニウムシリケート、窒素が導入されたハフニウムアルミネート等を用いることができ、プラズマCVD法やスパッタリング法等で形成することができる。また、絶縁層205は単層に限らず異なる層の積層でも良い。例えば、絶縁層AとしてプラズマCVD法により窒化シリコン層SiNyy>0を形成し、絶縁層Aの上に絶縁層Bとして酸化シリコン層SiOxx>0を積層して、絶縁層205としても良い。絶縁層205の形成は、スパッタリング法やプラズマCVD法などの他、μ波例えば周波数2.45GHzを用いた高密度プラズマCVD法などの成膜方法を適用することができる。本実施の形態では、絶縁層205として、窒化シリコンと酸化シリコンの積層を用いる。具体的には、ゲート電極204上に窒化シリコンを50nmの厚さで形成し、該窒化シリコン上に酸化シリコンを100nmの厚さで形成する。また、絶縁層205は保護層としても機能する。Cuを含むゲート電極204を、窒化シリコンを含む絶縁層で覆う構成とすることで、ゲート電極204からのCu拡散を防ぐことができる。また、絶縁層205に、この後形成する酸化物半導体と同種の成分を含む材料を用いてもよい。絶縁層205を異なる層の積層とする場合には、酸化物半導体に接する層を酸化物半導体と同種の成分を含む材料とすればよい。このような材料は酸化物半導体との相性が良く、これを絶縁層205に用いることで、酸化物半導体との界面の状態を良好に保つことができるからである。ここで、酸化物半導体と同種の成分とは、酸化物半導体の構成元素から選択される一または複数の元素を意味する。例えば、酸化物半導体がIn-Ga-Zn系の酸化物半導体材料によって構成される場合、同種の成分を含む材料としては酸化ガリウムなどがある。また、絶縁層205を積層構造とする場合には、酸化物半導体と同種の成分を含む材料でなる膜と、該膜の成分材料とは異なる材料を含む膜との積層構造としても良い。また、酸化物半導体層に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体層の成膜の前処理として、スパッタリング装置の予備加熱室で基板201を予備加熱し、基板201や絶縁層205に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁層205の成膜前に、ゲート電極204、電極203等まで形成した基板201にも同様に行ってもよい。本実施の形態では、半導体層206及び半導体層207に酸化物半導体を用いる。酸化物半導体は、スパッタリング法、蒸着法、PCVD法、PLD法、ALD法またはMBE法などを用いて形成することができる。酸化物半導体は、好ましくはスパッタリング法により、基板加熱温度を100°C以上600°C以下、好ましくは150°C以上550°C以下、さらに好ましくは200°C以上500°C以下とし、スパッタガスとして酸素ガスを用いて成膜する。酸化物半導体の厚さは、1nm以上40nm以下、好ましくは3nm以上20nm以下とする。成膜時の基板加熱温度が高いほど、得られる酸化物半導体中の不純物濃度は低くなる。なお、酸化物半導体をトランジスタのチャネル形成領域として用いる場合は、酸化物半導体が薄いほどトランジスタの短チャネル効果が低減される。ただし、薄くしすぎると界面散乱の影響が強くなり、電界効果移動度の低下が起こることがある。酸化物半導体としては、四元系金属酸化物であるIn-Sn-Ga-Zn系酸化物や、三元系金属酸化物であるIn-Ga-Zn系酸化物、In-Sn-Zn系酸化物、In-Al-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物や、二元系金属酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物や、In系酸化物、Sn系酸化物、Zn系酸化物などを用いることができる。また、上記酸化物半導体に酸化シリコンを含ませてもよい。酸化物半導体としては、少なくともインジウムInあるいは亜鉛Znを含むことが好ましい。特にInとZnを含むことが好ましい。酸化物半導体をi型真性とするため、この後行う脱水化または脱水素化、及び酸素の供給は有効である。なお、酸化物半導体をトランジスタのチャネル形成領域として用いる場合は、トランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウムGaを有することが好ましい。また、スタビライザーとしてスズSnを有することが好ましい。また、スタビライザーとしてハフニウムHfを有することが好ましい。また、スタビライザーとしてアルミニウムAlを有することが好ましい。また、他のスタビライザーとして、ランタノイドである、ランタンLa、セリウムCe、プラセオジムPr、ネオジムNd、サマリウムSm、ユウロピウムEu、ガドリニウムGd、テルビウムTb、ジスプロシウムDy、ホルミウムHo、エルビウムEr、ツリウムTm、イッテルビウムYb、ルテチウムLuのいずれか一種あるいは複数種を有してもよい。例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、三元系金属酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物、四元系金属酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いることができる。なお、例えば、In-Ga-Zn系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物半導体、という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素を含んでもよい。また、酸化物半導体は、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Sn、Zn、Fe、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。また、酸化物半導体として、In2SnO5ZnOnn>0で表記される材料を用いてもよい。酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さRaが1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の表面上に形成するとよい。本実施の形態では、酸化物半導体層としてIn-Ga-Zn系酸化物ターゲットを用いてスパッタリング法により30nmの厚さで酸化物半導体を形成する。また、酸化物半導体層は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。スパッタガスを希ガスと酸素の混合ガスとする場合は、酸素ガスの割合を30体積以上、好ましくは50体積以上、さらに好ましくは80体積以上とする。酸化物半導体層としてIn-Ga-Zn系酸化物材料をスパッタリング法で形成するためのターゲットとしては、例えば、組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の金属酸化物ターゲットを用い、In-Ga-Zn-O層を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の金属酸化物ターゲットを用いてもよい。また、原子数比でIn:Ga:Zn=1:1:1、4:2:3、3:1:2、1:1:2、2:1:3、または3:1:4で示されるIn-Ga-Zn系金属酸化物ターゲットを用いてもよい。また、酸化物半導体層としてIn-Sn-Zn系酸化物材料をスパッタリング法で形成する場合は、原子数比がIn:Sn:Zn=1:1:1、2:1:3、1:2:2、または20:45:35で示されるIn-Sn-Zn系金属酸化物ターゲットを用いることが好ましい。また、金属酸化物ターゲットの相対密度は90以上100以下、好ましくは95以上99.9以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層を緻密な膜とすることができる。酸化物半導体層を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。例えば、スパッタガスとしてアルゴンを用いる場合は、純度9N、露点-121°C、含有H2O量0.1ppb以下、含有H2量0.5ppb以下が好ましく、酸素を用いる場合は、純度8N、露点-112°C、含有H2O量1ppb以下、含有H2量1ppb以下が好ましい。酸化物半導体層の成膜は、減圧状態に保持された成膜室内に基板を保持し、基板温度を100°C以上600°C以下好ましくは300°C以上500°C以下として行う。なお、第1のフォトリソグラフィ工程により形成された電極または配線にAlが用いられている場合は、基板温度を380°C以下、好ましくは350°C以下とし、また、第1のフォトリソグラフィ工程により形成された電極または配線にCuが用いられている場合は、基板温度を450°C以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体層に含まれる水素、水分、水素化物、または水酸化物などの不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体層を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水H2Oなど水素原子を含む化合物より好ましくは炭素原子を含む化合物も等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源電力0.5kW、スパッタガスとして酸素酸素流量比率100を用いる条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質パーティクル、ごみともいうが軽減でき、膜厚分布も均一となるために好ましい。また、酸化物半導体層中のナトリウムNa、リチウムLi、カリウムKなどのアルカリ金属の濃度は、Naは5×1016cm-3以下、好ましくは1×1016cm-3以下、さらに好ましくは1×1015cm-3以下、Liは5×1015cm-3以下、好ましくは1×1015cm-3以下、Kは5×1015cm-3以下、好ましくは1×1015cm-3以下とすることが好ましい。酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている神谷、野村、細野、アモルファス酸化物半導体の物性とデバイス開発の現状、固体物理、2009年9月号、Vol.44、pp.621-633しかし、このような指摘は適切でない。アルカリ金属、及びアルカリ土類金属は酸化物半導体層を用いたトランジスタにとっては悪性の不純物であり、少ないほうがよい。特にアルカリ金属のうち、Naは酸化物半導体層に接する絶縁層が酸化物であった場合、その中に拡散し、Naとなる。また、酸化物半導体層内において、金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化例えば、ノーマリオン化トランジスタのしきい値の負へのシフト、移動度の低下等をもたらす。加えて、特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体層中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体層中の水素の濃度が5×1019cm-3以下、特に5×1018cm-3以下である場合には、アルカリ金属の濃度を上記の値にすることが強く求められる。次いで、第1の加熱処理を行う。この第1の加熱処理によって酸化物半導体層中の過剰な水素水や水酸基を含むを除去脱水化または脱水素化し、酸化物半導体層の構造を整え、酸化物半導体層中の不純物濃度を低減することができる。第1の加熱処理は、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エアCRDSキャビティリングダウンレーザー分光法方式の露点計を用いて測定した場合の水分量が20ppm露点換算で-55°C以下、好ましくは1ppm以下、好ましくは10ppb以下の空気雰囲気下で、250°C以上750°C以下、または400°C以上基板の歪み点未満の温度で行う。ただし、第1のフォトリソグラフィ工程により形成された電極または配線にAlが用いられている場合は、加熱処理の温度を380°C以下、好ましくは350°C以下とし、また、第1のフォトリソグラフィ工程により形成された電極または配線にCuが用いられている場合は、加熱処理の温度を450°C以下とする。本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下で450°C、1時間の加熱処理を行う。なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性ガスが用いられる。例えば、第1の加熱処理として、高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すGRTAを行ってもよい。加熱処理を、窒素または希ガスなどの不活性ガス、酸素、超乾燥エアのガス雰囲気下で行なう場合は、これらの雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、6N99.9999以上好ましくは7N99.99999以上即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とする。第1の加熱処理は、減圧雰囲気または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧雰囲気または不活性雰囲気にて加熱処理を行うと、酸化物半導体層中の不純物濃度を低減することができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠損に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層では、キャリア密度が1×1012/cm3未満、望ましくは、1×1011/cm3未満、より望ましくは1.45×1010/cm3未満となる。例えば、室温25°Cでのオフ電流ここでは、単位チャネル幅1μmあたりの値は、100zA/μm1zAゼプトアンペアは1×10-21A以下、望ましくは、10zA/μm以下となる。また、85°Cでは、100zA/μm1×10-19A/μm以下、望ましくは10zA/μm1×10-20A/μm以下となる。このように、i型真性化または実質的にi型化された酸化物半導体層を用いることで、極めて優れたオフ電流特性のトランジスタ220を得ることができる。また、高純度化された酸化物半導体層を有するトランジスタは、トランジスタのしきい値電圧やオン電流などの電気的特性に温度依存性がほとんど見られない。また、光劣化によるトランジスタ特性の変動も少ない。このように、高純度化し、また、酸素欠損を低減することにより電気的にi型真性化した酸化物半導体層を有するトランジスタは、電気的特性変動が抑制されており、電気的に安定である。よって安定した電気的特性を有する酸化物半導体層を用いた信頼性の高い半導体装置を提供することができる。次いで、酸化物半導体層を第2のフォトリソグラフィ工程により選択的にエッチング除去し、半導体層206及び半導体層207を形成する図9B参照。また、半導体層206及び半導体層207を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。また、絶縁層205にコンタクトホールを形成する場合、その工程は酸化物半導体層の加工時に同時に行うことができる。酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体層のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO-07N関東化学社製を用いてもよい。また、第1の加熱処理は、第2のフォトリソグラフィ工程終了後に行っても良い。次いで、半導体層206及び半導体層207上に、ソース電極209、ドレイン電極210、及び電極208となる導電層を形成する。ソース電極209、ドレイン電極210、及び電極208に用いる導電層は、ゲート電極204及び電極203と同様の材料及び方法で形成することができる。また、ソース電極209、ドレイン電極210、及び電極208に用いる導電層として、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する、酸化インジウム酸化亜鉛合金In2O3―ZnOまたはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。本実施の形態では、導電層として半導体層206及び半導体層207上に厚さ5nmのTi層を形成し、Ti層上に厚さ250nmのCu層を形成する。その後、第3のフォトリソグラフィ工程により、レジストマスクを形成し、導電層を選択的にエッチング除去し、ソース電極209、ドレイン電極210、及び電極208を形成する図9C参照。また、図示していないが、この時、第2の配線228-jなどの配線層も同時に形成される。次いで、ソース電極209、ドレイン電極210、及び電極208上に絶縁層211を形成する図9D参照。絶縁層211は、絶縁層202または絶縁層205と同様の材料及び方法で形成することができる。なお、水素や水などが混入しにくいという点では、スパッタリング法による形成が好適である。絶縁層211に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜きが生じ、酸化物半導体層が低抵抗化n型化する恐れがある。従って、酸化物半導体層をi型化または実質的にi型化とする場合は、絶縁層211を水素及び水素を含む不純物が含まれない手段を用いて成膜することが重要である。本実施の形態では、絶縁層211として膜厚200nmの酸化シリコンを、スパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では100°Cとする。酸化シリコン層のスパッタリング法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットには、酸化シリコンまたはシリコンを用いることができる。例えば、シリコンをターゲットに用いて、酸素を含む雰囲気下でスパッタを行うと酸化シリコンを形成することができる。絶縁層211の成膜時における成膜室内の残留水分を除去するためには、吸着型の真空ポンプクライオポンプなどを用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層211は、絶縁層211中に含まれる不純物の濃度を低減することができる。また、絶縁層211の成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。絶縁層211を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。次いで、減圧雰囲気下、不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア雰囲気下で第2の加熱処理好ましくは200°C以上600°C以下、例えば250°C以上550°C以下を行ってもよい。ただし、第1のフォトリソグラフィ工程、または第3のフォトリソグラフィ工程により形成された電極または配線にAlが用いられている場合は、加熱処理の温度を380°C以下、好ましくは350°C以下とし、また、電極または配線にCuが用いられている場合は、加熱処理の温度を450°C以下とする。例えば、窒素雰囲気下で450°C、1時間の第2の加熱処理を行ってもよい。第2の加熱処理を行うと、酸化物半導体層の一部が絶縁層211と接した状態で昇温され、酸素を含む絶縁層211から酸素を半導体層へ供給することができる。なお、上記雰囲気に水、水素などが含まれないことが好ましい。また、半導体層への酸素の供給は、イオン注入法またはイオンドーピング法などを用いて行ってもよい。次いで、トランジスタ220及び容量素子310の表面凹凸を低減するため、絶縁層211上に、平坦化絶縁層として絶縁層212を形成する。絶縁層212としてはポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料、シロキサン系樹脂、PSGリンガラス、BPSGリンボロンガラス等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層212を形成してもよい図9D参照。次いで、第4のフォトリソグラフィ工程により、レジストマスクを形成し、ドレイン電極210上の絶縁層211及び絶縁層212の一部を選択的に除去し、コンタクトホール213を形成する。図10A参照。絶縁層211、及び絶縁層212のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス塩素系ガス、例えば塩素Cl2、三塩化硼素BCl3、四塩化珪素SiCl4、四塩化炭素CCl4などを用いることができる。ドライエッチングとしては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることができる。次いで、絶縁層212上に、スパッタリング法、真空蒸着法などを用いて、画素電極214となる透光性を有する導電層透明導電層ともいうを30nm以上200nm以下、好ましくは50nm以上100nm以下の厚さで形成する図10B参照。透光性を有する導電層としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物以下、ITOと示す。、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、1枚乃至10枚のグラフェンシートグラファイトの1層分よりなる材料を用いてもよい。本実施の形態では、透光性を有する導電層として厚さ80nmのITO層を形成し、第5のフォトリソグラフィ工程により、レジストマスクを形成し、透光性を有する導電層を選択的にエッチングして、画素電極214を形成する。画素電極214は、コンタクトホール213を介してドレイン電極210に電気的に接続される。このようにして、トランジスタ220及び容量素子310を有する液晶表示装置の画素部を作製することができる。また、本実施の形態で説明した作製方法は、図6及び図7に示した透過型の液晶表示装置に限らず、反射型の液晶表示装置や、図8に示した半透過型の液晶表示装置にも適用することができる。反射型の液晶表示装置の画素部を得る場合は、画素電極214上に、画素電極215として光反射率の高い導電層反射導電層ともいう、例えば、アルミニウム、チタン、銀、ロジウム、ニッケルなどの可視光の反射率が高い金属、或いは、これら金属の少なくとも1つを含む合金、またはそれらの積層を用いればよい。半透過型の液晶表示装置の画素部を得る場合は、一つの画素電極を、透明導電層と反射導電層とで形成し、透過部分と反射部分とを設ければよい。なお、本実施の形態では、ボトムゲート構造のトランジスタを例として説明したが、トップゲート構造のトランジスタに適用することも可能である。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態4本実施の形態では、実施の形態3と一部異なる工程例を、図11を用いて説明する。なお、他の実施の形態と同一の箇所には同じ符号を用い、同じ符号の詳細な説明はここでは省略する。まず、実施の形態3と同様に、絶縁表面を有する基板201上に下地層となる絶縁層202を設け、絶縁層202上に導電層を形成した後、第1のフォトリソグラフィ工程、及びエッチング工程によりゲート電極204を形成する。本実施の形態では、後に成膜する半導体層の成膜温度が200°C以上450°C以下、半導体層の成膜後の加熱処理の温度が200°C以上450°C以下であるため、ゲート電極204の材料として、銅を下層とし、モリブデンを上層とする積層、または銅を下層とし、タングステンを上層とする積層を用いる。次いで、実施の形態3と同様に、ゲート電極204上に絶縁層205をCVD法やスパッタ法等を用いて形成する。ここまでの工程を経た断面図を図11Aに示す。次いで、絶縁層205上に、1nm以上10nm以下の第1の酸化物半導体層を形成する。本実施の形態では、酸化物半導体用ターゲットIn-Ga-Zn系酸化物半導体用ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、基板とターゲットの間との距離を170mm、基板温度250°C、圧力0.4Pa、直流DC電源0.5kW、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚5nmの第1の酸化物半導体層を成膜する。次いで、基板を配置する雰囲気を窒素、または乾燥空気とし、第1の加熱処理を行う。第1の加熱処理の温度は、200°C以上450°C以下とする。また、第1の加熱処理の加熱時間は1時間以上24時間以下とする。第1の加熱処理によって第1の結晶性酸化物半導体層248aを形成する図11B参照。次いで、第1の結晶性酸化物半導体層248a上に10nmよりも厚い第2の酸化物半導体層を形成する。本実施の形態では、酸化物半導体用ターゲットIn-Ga-Zn系酸化物半導体用ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、基板とターゲットの間との距離を170mm、基板温度400°C、圧力0.4Pa、直流DC電源0.5kW、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚25nmの第2の酸化物半導体層を成膜する。次いで、基板を配置する雰囲気を窒素、または乾燥空気とし、第2の加熱処理を行う。第2の加熱処理の温度は、200°C以上450°C以下とする。また、第2の加熱処理の加熱時間は1時間以上24時間以下とする。第2の加熱処理によって第2の結晶性酸化物半導体層248bを形成する図11C参照。以降の工程は、実施の形態3に従って、ソース電極209や、ドレイン電極210や、絶縁層211などを形成する。こうして、実施の形態3に従ってトランジスタ220を得ることができる。ただし、本実施の形態を用いた場合、これらのトランジスタのチャネル形成領域を含む半導体層は、第1の結晶性酸化物半導体層248a、及び第2の結晶性酸化物半導体層248bの積層となる。第1の結晶性酸化物半導体層248a、及び第2の結晶性酸化物半導体層248bは、C軸配向を有している。第1の結晶性酸化物半導体層248a及び第2の結晶性酸化物半導体層248bは、単結晶構造ではなく、非晶質構造でもない構造であり、C軸配向を有した結晶CAxisAlignedCrystal;CAACとも呼ぶを含む酸化物である。CAACを含む酸化物を得るには、酸化物半導体膜の堆積初期段階において六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶が成長されるようにすることが肝要である。そのためには、基板加熱温度を100°C~500°C、好適には200°C~400°C、さらに好適には250°C~300°Cにすると好ましい。また、これに加えて、成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体膜を熱処理することで膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができる。第1の結晶性酸化物半導体層と第2の結晶性酸化物半導体層の積層を有するトランジスタは、トランジスタに光照射が行われ、またはバイアス-熱ストレスBT試験前後においてもトランジスタのしきい値電圧の変化量が低減でき、安定した電気的特性を有する。ここで、CAACについて詳細に説明しておく。CAACを含む酸化物とは、c軸配向し、かつab面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、c軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ab面においてはa軸またはb軸の向きが異なるc軸を中心に回転した結晶を含む酸化物である。また、CAACを含む酸化物とは、広義に、非単結晶であって、そのab面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつc軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物をいう。CAACは単結晶ではないが、非晶質のみから形成されているものでもない。また、CAACは結晶化した部分結晶部分を含むが、1つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。CAACに酸素が含まれる場合、構成する酸素の一部は窒素で置換されてもよい。また、CAACを構成する個々の結晶部分のc軸は一定の方向例えば、CAACを支持する基板面、CAACの表面などに垂直な方向に揃っていてもよい。または、CAACを構成する個々の結晶部分のab面の法線は一定の方向例えば、CAACを支持する基板面、CAACの表面などに垂直な方向を向いていてもよい。CAACは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。このようなCAACの例として、膜状に形成され、膜表面または支持する基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子または窒素原子の層状配列が認められる結晶を挙げることもできる。CAACに含まれる結晶構造の一例について図18乃至図20を用いて詳細に説明する。なお、特に断りがない限り、図18乃至図20は上方向をc軸方向とし、c軸方向と直交する面をab面とする。なお、単に上半分、下半分という場合、ab面を境にした場合の上半分、下半分をいう。また、図18において丸で囲まれたOは4配位のOを示し、二重丸で囲まれたOは3配位のOを示す。図18Aに、1個の6配位のInと、Inに近接の6個の4配位の酸素原子以下4配位のOと、を有する構造を示す。ここでは、金属原子が1個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図18Aの構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図18Aの上半分および下半分にはそれぞれ3個ずつ4配位のOがある。図18Aに示す小グループは電荷が0である。図18Bに、1個の5配位のGaと、Gaに近接の3個の3配位の酸素原子以下3配位のOと、Gaに近接の2個の4配位のOと、を有する構造を示す。3配位のOは、いずれもab面に存在する。図18Bの上半分および下半分にはそれぞれ1個ずつ4配位のOがある。また、Inも5配位をとるため、図18Bに示す構造をとりうる。図18Bに示す小グループは電荷が0である。図18Cに、1個の4配位のZnと、Znに近接の4個の4配位のOと、を有する構造を示す。図18Cの上半分には1個の4配位のOがあり、下半分には3個の4配位のOがある。または、図18Cの上半分に3個の4配位のOがあり、下半分に1個の4配位のOがあってもよい。図18Cに示す小グループは電荷が0である。図18Dに、1個の6配位のSnと、Snに近接の6個の4配位のOと、を有する構造を示す。図18Dの上半分には3個の4配位のOがあり、下半分には3個の4配位のOがある。図18Dに示す小グループは電荷が1となる。図18Eに、2個のZnを含む小グループを示す。図18Eの上半分には1個の4配位のOがあり、下半分には1個の4配位のOがある。図18Eに示す小グループは電荷が-1となる。ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループユニットセルともいう。と呼ぶ。ここで、これらの小グループ同士が結合する規則について説明する。図18Aに示す6配位のInの上半分の3個のOは、下方向にそれぞれ3個の近接Inを有し、下半分の3個のOは、上方向にそれぞれ3個の近接Inを有する。図18Bに示す5配位のGaの上半分の1個のOは、下方向に1個の近接Gaを有し、下半分の1個のOは上方向に1個の近接Gaを有する。図18Cに示す4配位のZnの上半分の1個のOは、下方向に1個の近接Znを有し、下半分の3個のOは、上方向にそれぞれ3個の近接Znを有する。この様に、金属原子の上方向の4配位のOの数と、そのOの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の4配位のOの数と、そのOの上方向にある近接金属原子の数は等しい。Oは4配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は4になる。従って、金属原子の上方向にある4配位のOの数と、別の金属原子の下方向にある4配位のOの数との和が4個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、6配位の金属原子InまたはSnが下半分の4配位のOを介して結合する場合、4配位のOが3個であるため、5配位の金属原子GaまたはIn、4配位の金属原子Znのいずれかと結合することになる。これらの配位数を有する金属原子は、c軸方向において、4配位のOを介して結合する。また、このほかにも、層構造の合計の電荷が0となるように複数の小グループが結合して中グループを構成する。図19Aに、In-Sn-Zn系酸化物の層構造を構成する中グループのモデル図を示す。図19Bに、3つの中グループで構成される大グループを示す。なお、図19Cは、図19Bの層構造をc軸方向から観察した場合の原子配列を示す。図19Aにおいては、簡単のため、3配位のOは省略し、4配位のOは個数のみ示し、例えば、Snの上半分および下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠の3として示している。同様に、図19Aにおいて、Inの上半分および下半分にはそれぞれ1個ずつ4配位のOがあり、丸枠の1として示している。また、同様に、図19Aにおいて、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがあるZnと、上半分には1個の4配位のOがあり、下半分には3個の4配位のOがあるZnとを示している。図19Aにおいて、In-Sn-Zn系酸化物の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるSnが、4配位のOが1個ずつ上半分および下半分にあるInと結合し、そのInが、上半分に3個の4配位のOがあるZnと結合し、そのZnの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分および下半分にあるInと結合し、そのInが、上半分に1個の4配位のOがあるZn2個からなる小グループと結合し、この小グループの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分および下半分にあるSnと結合している構成である。この中グループが複数結合して大グループを構成する。ここで、3配位のOおよび4配位のOの場合、結合1本当たりの電荷はそれぞれ-0.667、-0.5と考えることができる。例えば、In6配位または5配位、Zn4配位、Sn5配位または6配位の電荷は、それぞれ3、2、4である。従って、Snを含む小グループは電荷が1となる。そのため、Snを含む層構造を形成するためには、電荷1を打ち消す電荷-1が必要となる。電荷-1をとる構造として、図18Eに示すように、2個のZnを含む小グループが挙げられる。例えば、Snを含む小グループが1個に対し、2個のZnを含む小グループが1個あれば、電荷が打ち消されるため、層構造の合計の電荷を0とすることができる。具体的には、図19Bに示した大グループが繰り返されることで、In-Sn-Zn系酸化物の結晶In2SnZn3O8を得ることができる。なお、得られるIn-Sn-Zn系酸化物の層構造は、In2SnZn2O7ZnOmmは0または自然数。とする組成式で表すことができる。また、このほかにも、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物や、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する。、In-Al-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物や、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物や、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物や、In-Ga系酸化物の材料などを用いた場合も同様である。例えば、図20Aに、In-Ga-Zn系酸化物の層構造を構成する中グループのモデル図を示す。図20Aにおいて、In-Ga-Zn系酸化物の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるInが、4配位のOが1個上半分にあるZnと結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個ずつ上半分および下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介して、4配位のOが3個ずつ上半分および下半分にあるInと結合している構成である。この中グループが複数結合して大グループを構成する。図20Bに3つの中グループで構成される大グループを示す。なお、図20Cは、図20Bの層構造をc軸方向から観察した場合の原子配列を示している。ここで、In6配位または5配位、Zn4配位、Ga5配位の電荷は、それぞれ3、2、3であるため、In、ZnおよびGaのいずれかを含む小グループは、電荷が0となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に0となる。また、In-Ga-Zn系酸化物の層構造を構成する中グループは、図20Aに示した中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大グループも取りうる。具体的には、図20Bに示した大グループが繰り返されることで、In-Ga-Zn系酸化物の結晶を得ることができる。なお、得られるIn-Ga-Zn系酸化物の層構造は、InGaO3ZnOnnは自然数。とする組成式で表すことができる。n=1InGaZnO4の場合は、例えば、図21Aに示す結晶構造を取りうる。なお、図21Aに示す結晶構造において、図18Bで説明したように、Ga及びInは5配位をとるため、GaがInに置き換わった構造も取りうる。また、n=2InGaZn2O5の場合は、例えば、図21Bに示す結晶構造を取りうる。なお、図21Bに示す結晶構造において、図18Bで説明したように、Ga及びInは5配位をとるため、GaがInに置き換わった構造も取りうる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態5本実施の形態では、トランジスタの構成例について説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、本実施の形態での繰り返しの説明は省略する。なお、同じ箇所の詳細な説明も省略する。図12Aに示すトランジスタ2450は、基板2400上にゲート電極2401が形成され、ゲート電極2401上にゲート絶縁層2402が形成され、ゲート絶縁層2402上に酸化物半導体層2403が形成され、酸化物半導体層2403上に、ソース電極2421、及びドレイン電極2422が形成されている。また、酸化物半導体層2403、ソース電極2421、及びドレイン電極2422上に絶縁層2407が形成されている。また、絶縁層2407上に保護絶縁層2409を形成してもよい。トランジスタ2450は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。図12Bに示すトランジスタ2460は、基板2400上にゲート電極2401が形成され、ゲート電極2401上にゲート絶縁層2402が形成され、ゲート絶縁層2402上に酸化物半導体層2403が形成され、酸化物半導体層2403上にチャネル保護層2406が形成され、チャネル保護層2406及び酸化物半導体層2403上に、ソース電極2421、及びドレイン電極2422が形成されている。また、ソース電極2421、及びドレイン電極2422上に保護絶縁層2409を形成してもよい。トランジスタ2460は、チャネル保護型チャネルストップ型ともいうと呼ばれるボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。チャネル保護層2406は、他の絶縁層と同様の材料及び方法を用いて形成することができる。図12Cに示すトランジスタ2470は、基板2400上に下地層2436が形成され、下地層2436上に酸化物半導体層2403が形成され、酸化物半導体層2403、及び下地層2436上に、ソース電極2421、及びドレイン電極2422が形成され、酸化物半導体層2403、ソース電極2421、及びドレイン電極2422上にゲート絶縁層2402が形成され、ゲート絶縁層2402上にゲート電極2401が形成されている。また、ゲート電極2401上に保護絶縁層2409を形成してもよい。トランジスタ2470は、トップゲート構造のトランジスタの一つである。図12Dに示すトランジスタ2480は、基板2400上に、第1のゲート電極2411が形成され、第1のゲート電極2411上に第1のゲート絶縁層2413が形成され、第1のゲート絶縁層2413上に酸化物半導体層2403が形成され、酸化物半導体層2403、及び第1のゲート絶縁層2413上に、ソース電極2421、及びドレイン電極2422が形成されている。また、酸化物半導体層2403、ソース電極2421、及びドレイン電極2422上に第2のゲート絶縁層2414が形成され、第2のゲート絶縁層2414上に第2のゲート電極2412が形成されている。また、第2のゲート電極2412上に保護絶縁層2409を形成してもよい。トランジスタ2480は、トランジスタ2450とトランジスタ2470を併せた構造を有している。第1のゲート電極2411と第2のゲート電極2412を電気的に接続して一つのゲート電極として機能させることができる。また、第1のゲート電極2411と第2のゲート電極2412のうち、どちらか一方を単にゲート電極と呼び、他方をバックゲート電極と呼ぶことがある。図13Aに示すトランジスタ2550は、基板2400上にゲート電極2401が形成され、ゲート電極2401上にゲート絶縁層2402が形成され、ゲート絶縁層2402上にソース電極2421、及びドレイン電極2422が形成され、ゲート絶縁層2402、ソース電極2421、及びドレイン電極2422上に酸化物半導体層2403が形成されている。また、酸化物半導体層2403、ソース電極2421、及びドレイン電極2422上に絶縁層2407が形成されている。また、絶縁層2407上に保護絶縁層2409を形成してもよい。トランジスタ2550は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。図13Bに示すトランジスタ2560は、基板2400上に下地層2436が形成され、下地層2436上にソース電極2421、及びドレイン電極2422が形成され、下地層2436、ソース電極2421、及びドレイン電極2422上に酸化物半導体層2403が形成され、酸化物半導体層2403、ソース電極2421、及びドレイン電極2422上にゲート絶縁層2402が形成され、ゲート絶縁層2402上にゲート電極2401が形成されている。また、ゲート電極2401上に保護絶縁層2409を形成してもよい。トランジスタ2560は、トップゲート構造のトランジスタの一つである。図13Cに示すトランジスタ2570は、基板2400上に、第1のゲート電極2411が形成され、第1のゲート電極2411上に第1のゲート絶縁層2413が形成され、第1のゲート絶縁層2413上にソース電極2421、及びドレイン電極2422が形成され、第1のゲート絶縁層2413、ソース電極2421、及びドレイン電極2422上に酸化物半導体層2403が形成され、酸化物半導体層2403、ソース電極2421、及びドレイン電極2422上に第2のゲート絶縁層2414が形成され、第2のゲート絶縁層2414上に第2のゲート電極2412が形成されている。また、第2のゲート電極2412上に保護絶縁層2409を形成してもよい。トランジスタ2570は、トランジスタ2550とトランジスタ2560を併せた構造を有している。第1のゲート電極2411と第2のゲート電極2412を電気的に接続して一つのゲート電極として機能させることができる。また、第1のゲート電極2411と第2のゲート電極2412のうち、どちらか一方を単にゲート電極と呼び、他方をバックゲート電極と呼ぶことがある。バックゲート電極の電位を変化させることで、トランジスタのしきい値電圧を変化させることができる。バックゲート電極は、酸化物半導体層2403のチャネル形成領域と重なるように形成する。バックゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられる状態であっても良い。後者の場合、バックゲート電極には、ゲート電極と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与えられていても良い。バックゲート電極に与える電位の高さを制御することで、トランジスタ2480及びトランジスタ2570のしきい値電圧を制御することができる。また、バックゲート電極により酸化物半導体層2403を覆うことで、バックゲート電極側から酸化物半導体層2403に光が入射するのを防ぐことができる。よって、酸化物半導体層2403の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態6本実施の形態では、本発明の一態様に係る液晶表示装置のパネルの外観について、図14を用いて説明する。図14Aは、基板4001と対向基板4006とをシール材4005によって接着させたパネルの上面図であり、図14Bは、図14Aの破線Z-Z’における断面図に相当する。基板4001上に設けられた画素部4002と、走査線駆動回路4004と、容量線駆動回路4008を囲むように、シール材4005が設けられている。また、画素部4002、走査線駆動回路4004の上に対向基板4006が設けられている。よって、画素部4002と走査線駆動回路4004は、基板4001とシール材4005と対向基板4006とによって、液晶4007と共に封止されている。また、基板4001上のシール材4005によって囲まれている領域とは異なる領域に、信号線駆動回路4003が形成された基板4021が、実装されている。図14Bでは、信号線駆動回路4003に含まれるトランジスタ4009を例示している。また、基板4001上に設けられた画素部4002、走査線駆動回路4004は、トランジスタを複数有している。図14Bでは、画素部4002に含まれるトランジスタ4022、容量素子4020を例示している。トランジスタ4022、容量素子4020は、酸化物半導体を有している。対向基板4006に形成されている遮蔽層4040は、走査線駆動回路4004が有するトランジスタ4023と重なっている。トランジスタ4023を遮光することで、酸化物半導体の光による劣化を防ぎ、トランジスタ4023のしきい値電圧がシフトするなどの特性の劣化を防ぐことができる。また、液晶素子4011が有する画素電極4030は、反射電極4032及び透明電極4033を有し、トランジスタ4022及び容量素子4020と電気的に接続されている。そして、液晶素子4011の対向電極4031は、対向基板4006に形成されている。画素電極4030と対向電極4031と液晶4007とが重なっている部分が、液晶素子4011に相当する。また、画素電極4030は配向層4034を介して液晶4007と重なり、対向電極4031は配向層4035を介して液晶4007と重なっている。また、対向基板4006上の画素部4002と重なる領域にカラーフィルター4041が形成されている。液晶4007に用いられる液晶材料の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子分散型液晶PDLC、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため、配向処理が不要であり、かつ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。また液晶の駆動方法としては、TNTwistedNematicモード、STNSuperTwistedNematicモード、VAVerticalAlignmentモード、MVAMulti-domainVerticalAlignmentモード、IPSIn-PlaneSwitchingモード、OCBOpticallyCompensatedBirefringenceモード、ECBElectricallyControlledBirefringenceモード、FLCFerroelectricLiquidCrystalモード、AFLCAntiFerroelectricLiquidCrystalモード、PDLCPolymerDispersedLiquidCrystalモード、PNLCPolymerNetworkLiquidCrystalモード、ゲストホストモードなどを適用することが可能である。また、スペーサ4036は、対向基板4006上に絶縁層で形成された柱状のスペーサであり、画素電極4030と対向電極4031との間の距離セルギャップを制御するために設けられている。なお、図14Bでは、スペーサ4036が、絶縁層をパターニングすることで形成されている場合を例示しているが、球状スペーサを用いていても良い。また、信号線駆動回路4003、走査線駆動回路4004、容量線駆動回路4008、画素部4002に与えられる各種信号及び電位は、配線4015を介して、接続端子4016から供給されている。接続端子4016は、FPC4018が有する端子と、異方性導電層4019を介して電気的に接続されている。なお、基板4001、対向基板4006、基板4021には、ガラス、セラミックス、プラスチックを用いることができる。プラスチックには、FRPFiberglass-ReinforcedPlastics板、PVFポリビニルフルオライドフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムなどが含まれる。また、アルミニウムホイルをPVFフィルムで挟んだ構造のシートを用いることもできる。但し、液晶素子4011からの光の取り出し方向に位置する基板には、ガラス板、プラスチック、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。図15は、本発明の一態様に係る液晶表示装置の構造を示す斜視図の一例である。図15に示す液晶表示装置は、画素部を有するパネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、バックライトパネル1607と、回路基板1608と、信号線駆動回路の形成された基板1611とを有している。パネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、バックライトパネル1607とは、順に積層されている。バックライトパネル1607は、複数の光源で構成されたバックライト1612を有している。導光板1605内部に拡散されたバックライト1612からの光は、第1の拡散板1602、プリズムシート1603及び第2の拡散板1604によって、パネル1601に照射される。なお、本実施の形態では、第1の拡散板1602と第2の拡散板1604とを用いているが、拡散板の数はこれに限定されず、単数であっても3以上であっても良い。そして、拡散板は導光板1605とパネル1601の間に設けられていれば良い。よって、プリズムシート1603よりもパネル1601に近い側にのみ拡散板が設けられていても良いし、プリズムシート1603よりも導光板1605に近い側にのみ拡散板が設けられていても良い。またプリズムシート1603は、図15に示した断面が鋸歯状の形状に限定されず、導光板1605からの光をパネル1601側に集光できる形状を有していれば良い。回路基板1608には、パネル1601に入力される各種信号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして、図15では、回路基板1608とパネル1601とが、COFテープ1609を介して接続されている。また、信号線駆動回路の形成された基板1611が、COFChipONFilm法を用いてCOFテープ1609に接続されている。図15では、バックライト1612の駆動を制御する制御系の回路が回路基板1608に設けられており、該制御系の回路とバックライトパネル1607とがFPC1610を介して接続されている例を示している。ただし、上記制御系の回路はパネル1601に形成されていても良く、この場合はパネル1601とバックライトパネル1607とがFPCなどにより接続されるようにする。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態7本実施の形態においては、上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。図16Aは、ノート型のパーソナルコンピュータであり、本体3001、筐体3002、表示部3003、キーボード3004などによって構成されている。上記実施の形態で示した液晶表示装置を適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。図16Bは、携帯情報端末PDAであり、本体3021には表示部3023と、外部インターフェイス3025と、操作ボタン3024等が設けられている。また操作用の付属品としてスタイラス3022がある。上記実施の形態で示した液晶表示装置を適用することにより、信頼性の高い携帯情報端末PDAとすることができる。図16Cは、電子書籍の一例を示している。例えば、電子書籍は、筐体2702および筐体2704の2つの筐体で構成されている。筐体2702および筐体2704は、軸部2712により一体とされており、該軸部2712を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。筐体2702には表示部2705が組み込まれ、筐体2704には表示部2707が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図16Cでは表示部2705に文章を表示し、左側の表示部図16Cでは表示部2707に画像を表示することができる。上記実施の形態で示した液晶表示装置を適用することにより、信頼性の高い電子書籍とすることができる。また、図16Cでは、筐体2702に操作部などを備えた例を示している。例えば、筐体2702において、電源端子2721、操作キー2723、スピーカー2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。図16Dは、携帯電話であり、筐体2800及び筐体2801の二つの筐体で構成されている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子2808などを備えている。また、筐体2800には、携帯電話の充電を行う太陽電池セル2810、外部メモリスロット2811などを備えている。また、アンテナは筐体2801内部に内蔵されている。また、表示パネル2802はタッチパネルを備えており、図16Dには映像表示されている複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能である。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、図16Dのように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。上記実施の形態で示した液晶表示装置を適用することにより、信頼性の高い携帯電話とすることができる。図16Eは、デジタルビデオカメラであり、本体3051、表示部A3057、接眼部3053、操作スイッチ3054、表示部B3055、バッテリー3056などによって構成されている。上記実施の形態で示した液晶表示装置を適用することにより、信頼性の高いデジタルビデオカメラとすることができる。図16Fは、テレビジョン装置の一例を示している。テレビジョン装置は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。上記実施の形態で示した液晶表示装置を適用することにより、信頼性の高いテレビジョン装置とすることができる。テレビジョン装置の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことも可能である。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。上記実施の形態で説明した可変容量素子の動作について、計算機を用いて確認を行った。計算は、シルバコ社製デバイスシミュレータATLASを用いて行った。可変容量素子の積層構成は図1の可変容量素子100と同様とし、半導体層103として、i型のIn-Ga-Zn系酸化物半導体を想定し、厚さを100nm、比誘電率を15、電子親和力を4.3eV、バンドギャップを3.15eVとした。また、第1の電極101の仕事関数を4.3eVとし、絶縁層102の厚さを100nm、比誘電率を4.1とし、第2の電極104の仕事関数を4.3eVとした。また、第1の電極101と半導体層103が重畳する部分の面積C1と、第1の電極101と半導体層103と第2の電極104が重畳する部分の面積をC2の面積比を、C1:C2=3:1とした。また、可変容量素子が固定電圧直流電圧下、または低周波数電圧下で使用されることを前提として、容量値算出のための周波数を0.01Hzとした。図17Aに、半導体層103にIn-Ga-Zn系酸化物半導体を用いた可変容量素子100の計算結果を示す。図17Aにおいて、横軸は第1の電極101の電位を示し、縦軸は最大容量値を1とした時の可変容量素子100の容量値を示している。CV特性901は、第2の電極104の電位を0Vに固定し、第1の電極101の電位を8Vから-8Vまで変化させた時の、可変容量素子100の容量値の変化を示している。CV特性901から、第1の電極101の電位が正の時に、ほぼ最大の容量値を安定して得られることがわかる。また、第1の電極101の電位が負の時に、最大容量値のほぼ3分の1の容量値を安定して得られることがわかる。In-Ga-Zn系酸化物半導体は、正の電界が与えられるとn型となるが、負の電界が与えられても反転層が形成されずi型のままとなる。このため、半導体層103に負の電界が与えられている間は、第1の電極101の電位によらず、i型が維持される。計算結果から、半導体層に酸化物半導体を用いた可変容量素子100は、面積C1と面積C2の面積比に応じた容量値を、制御性よく安定して得られることが確認できた。なお、図17Aに示した計算結果は、半導体層103に与えられる電界によりn型またはi型に変化する半導体を用いる例について行ったが、半導体層103に与えられる電界によりp型またはi型に変化する半導体材料を用いる場合も、図17Aの横軸の正負符号を入れ換えて、CV特性901と同様の傾向が見られることが推測される。また、図17Bに、半導体層103にn型シリコンを用いた場合の可変容量素子100の計算結果を示す。計算は、半導体層103のバンドギャップを1.1eVとし、n型シリコン中のドナー密度を1×1016/cm3とし、他の条件は上記と同様の条件で行った。図17Bにおいて、横軸は第1の電極101の電位を示し、縦軸は最大容量値を1とした時の容量値を示している。CV特性902は、第2の電極104の電位を0Vに固定し、第1の電極101の電位を8Vから-8Vまで変化させた時の、可変容量素子100の容量値の変化を示している。CV特性902から、第1の電極101の電位が正の時に、ほぼ最大の容量値が安定して得られていることがわかる。また、第1の電極101の電位が-1V付近の時の容量値を最小として、第1の電極101の電位が負の方向に大きくなるにつれて、容量値が再び大きくなることがわかる。n型シリコンは、正の電界が与えられている間はn型であるが、負の電界が与えられると空乏層が形成され、その後、反転層が形成されてp型シリコンとなる。n型シリコン及びp型シリコンは、ともに導電体として機能する。このため、反転層が形成されると、容量値が再び大きくなってしまう。計算結果により、半導体層103にn型シリコンを用いた可変容量素子100は、第1の電極101の電位変動の影響を受けやすく、面積C1と面積C2の面積比に応じた容量値の制御性が悪く、異なる容量値を安定して得ることができないことが確認できた。なお、図17Bに示した計算結果は、半導体層103にn型シリコンを用いる例について計算した結果だが、半導体層103にp型シリコンを用いる場合は、図17Bの横軸の正負符号を入れ換えて、CV特性902と同様の傾向が見られることが推測される。また、シリコンに限らず、半導体層103に与えられる電界によりn型またはp型に変化する半導体材料を用いる場合は、同様の傾向が見られることが推測される。