第1の基板と、前記第1の基板と対向する第2の基板と、前記第1の基板と前記第2の基板との間に介在しており、液晶分子を含む液晶層と、前記第1の基板の上に配置されるゲート線と、前記第1の基板の上に配置されると共に前記ゲート線と交差するデータ線と、前記ゲート線および前記データ線に接続される第1の薄膜トランジスタおよび第2の薄膜トランジスタと、前記ゲート線および前記第2の薄膜トランジスタに接続される第3の薄膜トランジスタと、前記第3の薄膜トランジスタに接続されている基準電圧線と、前記第1の薄膜トランジスタに接続されている第1の副画素電極と、前記第2の薄膜トランジスタに接続されている第2の副画素電極とを有する画素電極と、を備えることを特徴とする液晶表示装置。前記第2の薄膜トランジスタの出力端子は、前記第2の副画素電極および前記第3の薄膜トランジスタの入力端子に接続されることを特徴とする請求項1に記載の液晶表示装置。前記第2の副画素電極に印加される電圧は、前記第1の副画素電極に印加される電圧よりも低いことを特徴とする請求項2に記載の液晶表示装置。前記第2の副画素電極の面積は、前記第1の副画素電極の面積と同じかまたはそれよりも大きいことを特徴とする請求項3に記載の液晶表示装置。前記第1の副画素電極と前記第2の副画素電極との面積比は11~12であることを特徴とする請求項4に記載の液晶表示装置。前記第2の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第1のチャンネル比とし、前記第3の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第2のチャンネル比としたとき、前記第1のチャンネル比と前記第2のチャンネル比の和に対する前記第1のチャンネル比の割合は70~80であることを特徴とする請求項5に記載の液晶表示装置。前記第2の基板の上に位置する共通電極をさらに備え、前記基準電圧線を介して印加される基準電圧の大きさは、前記共通電極に印加される共通電圧よりもレベルが高いことを特徴とする請求項6に記載の液晶表示装置。前記基準電圧は約8V~約11Vであり、前記共通電圧は約7Vであることを特徴とする請求項7に記載の液晶表示装置。前記基準電圧はスイングする信号を含むことを特徴とする請求項8に記載の液晶表示装置。前記基準電圧は、デューティ比が50~80でスイングする信号を含むことを特徴とする請求項9に記載の液晶表示装置。前記画素電極は前記ゲート線に平行な第1の辺と、前記データ線に平行な第2の辺とを有し、前記第1の辺の長さは前記第2の辺の長さよりも長いことを特徴とする請求項3に記載の液晶表示装置。前記第1の副画素電極および前記第2の副画素電極は、横幹部およびこれと交差する縦幹部からなる十字形状の幹部と、前記十字形状の幹部から延出する複数の微枝部と、を備えることを特徴とする請求項11に記載の液晶表示装置。前記第1の副画素電極および前記第2の副画素電極は、前記十字状幹部から前記複数の微枝部が互いに異なる方向に延出する複数の副領域を含むことを特徴とする請求項12に記載の液晶表示装置。前記基準電圧線は、前記データ線に平行な両縦部と、前記縦部を繋ぎ合う横部と、を備えることを特徴とする請求項13に記載の液晶表示装置。前記基準電圧線の前記縦部は前記画素電極と前記データ線との間に配置され、前記基準電圧線の前記横部は前記画素電極と前記ゲート線との間に配置されることを特徴とする請求項14に記載の液晶表示装置。前記基準電圧線の前記縦部の下に配置されており、前記ゲート線と同じ層に形成された遮光部をさらに備えることを特徴とする請求項14に記載の液晶表示装置。前記画素電極と同じ層に位置し、前記ゲート線と重なり合う遮蔽電極をさらに備えることを特徴とする請求項16に記載の液晶表示装置。前記基準電圧線は前記縦幹部に平行な方向に沿って延出しており、前記縦幹部と重なり合うことを特徴とする請求項13に記載の液晶表示装置。前記基準電圧線は前記第3の薄膜トランジスタの出力端子に接続されていることを特徴とする請求項18に記載の液晶表示装置。前記基準電圧線は前記データ線と同じ層に位置することを特徴とする請求項19に記載の液晶表示装置。前記第2の基板の上に位置する共通電極をさらに備え、前記第1の副画素電極および前記第2の副画素電極のそれぞれは第1の切欠部を有し、前記共通電極は第2の切欠部を有し、前記第1の切欠部は前記第2の切欠部と互い違いになるように配列されていることを特徴とする請求項3に記載の液晶表示装置。前記画素電極は前記ゲート線に平行な第1の辺と、前記データ線に平行な第2の辺とを有し、前記第2の辺の長さは前記第1の辺の長さよりも長いことを特徴とする請求項3に記載の液晶表示装置。前記ゲート線はゲート信号を伝達し、前記第1の薄膜トランジスタと、前記第2の薄膜トランジスタおよび前記第3の薄膜トランジスタのそれぞれの制御端子に印加されるゲート信号は同時に伝達されることを特徴とする請求項1に記載の液晶表示装置。前記液晶分子は、電界が加えられていない状態で垂直配向していることを特徴とする請求項1に記載の液晶表示装置。前記データ線が延出している方向に沿って位置する遮蔽電極線をさらに備え、前記遮蔽電極線は前記ゲート線と重なり合うように突き出た遮蔽電極を備えることを特徴とする請求項1に記載の液晶表示装置。前記遮蔽電極は、前記第2の副画素電極と分離されていることを特徴とする請求項25に記載の液晶表示装置。前記第2の副画素電極に印加される電圧は、前記第1の副画素電極に印加される電圧よりも低いことを特徴とする請求項1に記載の液晶表示装置。前記第2の薄膜トランジスタの出力端子は、前記第2の副画素電極および前記第3の薄膜トランジスタの入力端子に接続されることを特徴とする請求項27に記載の液晶表示装置。前記第2の基板の上に位置する共通電極をさらに備え、前記基準電圧線を介して印加される基準電圧の大きさは、前記共通電極に印加される共通電圧よりもレベルが高いことを特徴とする請求項28に記載の液晶表示装置。前記第2の副画素電極の面積は、前記第1の副画素電極の面積と同じかまたはそれよりも大きいことを特徴とする請求項29に記載の液晶表示装置。前記第2の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第1のチャンネル比とし、前記第3の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第2のチャンネル比としたとき、前記第1のチャンネル比と前記第2のチャンネル比の和に対する前記第1のチャンネル比の割合は70~80であることを特徴とする請求項30に記載の液晶表示装置。前記ゲート線はゲート信号を伝達し、前記第1の薄膜トランジスタと、前記第2の薄膜トランジスタおよび前記第3の薄膜トランジスタのそれぞれの制御端子に印加されるゲート信号は同時に伝達されることを特徴とする請求項31に記載の液晶表示装置。前記画素電極は前記ゲート線に平行な第1の辺と、前記データ線に平行な第2の辺とを有し、前記第1の辺の長さは前記第2の辺の長さよりも長いことを特徴とする請求項32に記載の液晶表示装置。前記第2の基板の上に位置する共通電極をさらに備え、前記第1の副画素電極および前記第2の副画素電極のそれぞれは第1の切欠部を有し、前記共通電極は第2の切欠部を有し、前記第1の切欠部は前記第2の切欠部と互い違いに配列されていることを特徴とする請求項33に記載の液晶表示装置。前記画素電極は前記ゲート線に平行な第1の辺と、前記データ線に平行な第2の辺とを有し、前記第2の辺の長さは前記第1の辺の長さよりも長いことを特徴とする請求項32に記載の液晶表示装置。本発明が解決しようとする課題は、透過率を高めることができ、しかも、視認性を改善することができる液晶表示装置を提供することにある。本発明の一実施の形態にかかる液晶表示装置は、第1の基板と、前記第1の基板と相対向する第2の基板と、前記第1の基板と前記第2の基板との間に介在され、液晶分子を含む液晶層と、前記第1の基板の上に位置するゲート線と、前記第1の基板の上に位置すると共に前記ゲート線と交差するデータ線と、前記ゲート線および前記データ線に接続されている第1の薄膜トランジスタおよび第2の薄膜トランジスタと、前記ゲート線および前記第2の薄膜トランジスタに接続されている第3の薄膜トランジスタと、前記第3の薄膜トランジスタに接続されている基準電圧線と、前記第1の薄膜トランジスタに接続されている第1の副画素電極と、前記第2の薄膜トランジスタに接続されている第2の副画素電極とを有する画素電極と、を含む。前記第2の薄膜トランジスタの出力端子は、前記第2の副画素電極および前記第3の薄膜トランジスタの入力端子に接続することができる。前記第2の副画素電極に印加される電圧は、前記第1の副画素電極に印加される電圧よりも低くてもよい。前記第2の副画素電極の面積は、前記第1の副画素電極の面積と同じかまたはそれよりも大きくてもよい。前記第1の副画素電極と前記第2の副画素電極との面積比は11~12であり得る。前記第2の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第1のチャンネル比とし、前記第3の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第2のチャンネル比としたとき、前記第1のチャンネル比と前記第2のチャンネル比の和に対する前記第1のチャンネル比の割合は70~80であってもよい。前記第2の基板の上に位置する共通電極をさらに備え、前記基準電圧線を介して印加される基準電圧の大きさは、前記共通電極に印加される共通電圧よりもレベルが高くてもよい。前記基準電圧は約8V~約11Vであり、前記共通電圧は約7Vであり得る。前記基準電圧はスイングする信号を含む。前記基準電圧は、デューティ比dutyratio50~80でスイングする信号を含んでもよい。前記画素電極は前記ゲート線に平行な第1の辺と、前記データ線に平行な第2の辺とを有し、前記第1の辺の長さは前記第2の辺の長さよりも長くてもよい。前記第1の副画素電極および前記第2の副画素電極は、横幹部およびこれと交差する縦幹部からなる十字形状の幹部と、前記十字形状の幹部から延出する複数の微枝部と、を備えてもよい。前記第1の副画素電極および前記第2の副画素電極は、前記十字形状の幹部から前記複数の微枝部が互いに異なる方向に延出する複数の副領域を含むことができる。前記基準電圧線は、前記データ線に平行な両縦部と、前記縦部を繋ぎ合う横部と、を備えてもよい。前記基準電圧線の前記縦部は前記画素電極と前記データ線との間に配置され、前記基準電圧線の前記横部は前記画素電極と前記ゲート線との間に配置されてもよい。前記基準電圧線の前記縦部の下に配置されており、前記ゲート線と同じ層に形成された遮光部をさらに備えてもよい。前記画素電極と同じ層に位置し、前記ゲート線と重なり合う遮蔽電極をさらに備えてもよい。前記基準電圧線は前記縦幹部に平行な方向に沿って延出し、前記縦幹部と重なり合わせてもよい。前記基準電圧線は前記第3の薄膜トランジスタの出力端子に接続されてもよい。前記基準電圧線は前記データ線と同じ層に位置することができる。前記第2の基板の上に位置する共通電極をさらに含み、前記第1の副画素電極および前記第2の副画素電極のそれぞれは第1の切欠部を含み、前記共通電極は第2の切欠部を有し、前記第1の切欠部は前記第2の切欠部と互い違いに配列されてもよい。前記画素電極は前記ゲート線に平行な第1の辺と、前記データ線に平行な第2の辺とを有し、前記第2の辺の長さは前記第1の辺の長さよりも長くてもよい。前記ゲート線はゲート信号を伝達し、前記第1の薄膜トランジスタと、前記第2の薄膜トランジスタおよび前記第3の薄膜トランジスタのそれぞれの制御端子に印加されるゲート信号は同時に伝達される。前記液晶分子は、電界が加えられていない状態で垂直配向する。前記データ線が延出している方向に沿って位置する遮蔽電極線をさらに備え、前記遮蔽電極線は前記ゲート線と重なり合うように突き出た遮蔽電極を備えてもよい。前記遮蔽電極は、前記第2の副画素電極と分離されてもよい。このように、本発明の一実施の形態によれば、ハイ副画素及びロー副画素の面積、分圧スイッチング素子および分圧基準電圧の大きさを調節することにより、液晶表示装置の透過率を高めることができ、しかも、視認性を改善することができる。以下、図面に基づき、本発明の好適な実施の形態について詳しく説明することとする。しかしながら、本発明はここで説明する実施の形態に何ら限定されるものではなく、異なる形態で実現することができる。むしろ、ここで紹介される実施の形態は、開示された内容を徹底して完全たるものにし、且つ、当業者に本発明の思想を十分に伝えることができるように提供されるものである。図中、層及び領域の厚さは明確性を図るために誇張されている。また、ある層が他の層または基板の上にあると言及した場合、これは他の層または基板の上に直接的に形成されていてもよく、これらの間に第3の層が介在されていてもよい。なお、明細書全般に亘って同一又は類似の構成要素に対しては同じ図面符号を付す。以下、図1および図2に基づき、本発明の第1の実施の形態にかかる液晶表示装置の信号線と、画素の配置及びその駆動方法について説明する。図1は、本発明の第1の実施の形態にかかる液晶表示装置の1画素に対する等価回路図であり、図2は、本発明の第1の実施の形態にかかる液晶表示装置の画素に印加される信号の波形図である。図1を参照すると、本発明の第1の実施の形態にかかる液晶表示装置の1画素PXは、ゲート信号を伝達するゲート線GL、データ信号を伝達するデータ線DLおよび分圧基準電圧を伝達する基準電圧線RLを含む複数の信号線と、複数の信号線に接続される第1のスイッチング素子Qa、第2のスイッチング素子Qb、第3のスイッチング素子Qcと、第1の副画素PEaで定義される第1の液晶キャパシタClcHおよび第2の副画素PEbで定義される第2の液晶キャパシタClcLを備える。第1のスイッチング素子Qaおよび第2のスイッチング素子Qbはそれぞれゲート線GLおよびデータ線DLに接続され、第3のスイッチング素子Qcは第2のスイッチング素子Qbの出力端子および基準電圧線RLに接続されている。第1のスイッチング素子Qaおよび第2のスイッチング素子Qbは薄膜トランジスタなどの三端子素子であり、その制御端子はゲート線GLに接続されており、入力端子はデータ線DLと接続されており、第1のスイッチング素子Qaの出力端子は第1の液晶キャパシタClcaに接続されており、第2のスイッチング素子Qbの出力端子は第2の液晶キャパシタClcbおよび第3のスイッチング素子Qcの入力端子に接続されている。また、第3のスイッチング素子Qcも薄膜トランジスタなどの三端子素子であり、制御端子はゲート線GLと接続されており、入力端子は第2の液晶キャパシタClcbと接続されており、出力端子は基準電圧線RLに接続されている。第1の実施例においては、第1のスイッチング素子Qa、第2のスイッチング素子Qbおよび第3のスイッチング素子QcのいずれもNMOSで形成される。図2を参照すると、ゲート線GLにゲートオンVon信号が印加されると、ここに接続された第1のスイッチング素子Qaと、第2のスイッチング素子Qb及び第3のスイッチング素子Qcがターンオンされる。これにより、データ線DLに印加されたデータ電圧はターンオンされた第1のスイッチング素子Qaおよび第2のスイッチング素子Qbを介してそれぞれ第1の副画素電極PEaおよび第2の副画素電極PEbに印加される。このとき、第1の副画素電極PEaおよび第2の副画素電極PEbに印加されたデータ電圧は互いに同じ値に充電される。しかしながら、本発明の実施の形態によると、第2の副画素電極PEbに印加される電圧は第2のスイッチング素子Qbと直列接続されている第3のスイッチング素子Qcにより分圧される。このため、第2の副画素電極PEbに印加される電圧Vbは第1の副画素電極PEaに印加される電圧Vaよりも小さくなる。結果として、第1の液晶キャパシタClcaに充電された電圧と、第2の液晶キャパシタClcbに充電された電圧とは互いに異なることとなる。第1の液晶キャパシタClcaに充電された電圧と、第2の液晶キャパシタClcbに充電された電圧とが互いに異なるため、第1の副画素及び第2の副画素における液晶分子の傾斜角が異なり、これにより、二つの副画素の輝度が互いに異なる。このため、第1の液晶キャパシタClcaに充電される電圧と、第2の液晶キャパシタClcbに充電される電圧とを適切に調節すると、側面から眺める映像を正面から眺める映像に最大限に近づけることができ、これにより、側面視認性を改善することができる。以下、図3および図4に基づき、図1に示す第1の実施の形態にかかる液晶表示装置の構造について説明する。図3は、図1に示す液晶表示装置の1画素に対するレイアウト図であり、図4は、図3におけるIVIV’線に沿った断面図である。図3および図4を参照すると、この第1の実施の形態にかかる液晶表示装置は、対向する下部表示板100及び上部表示板200と、これらの2枚の表示板100、200の間に介在している液晶層3と、表示板100、200の外側面に付着されている一対の偏光子図示せずと、を備える。まず、下部表示板100について詳述する。透明ガラス製またはプラスチック製の絶縁基板110の上にゲート線121が位置する。ゲート線121は、第1のゲート電極124aと、第2のゲート電極124bと、第3のゲート電極124cと、他の層または外部駆動回路との接続のための広端部図示せずと、を備える。ゲート線121の上にゲート絶縁膜140が位置する。ゲート絶縁膜140の上には、第1の半導体154aと、第2の半導体154bおよび第3の半導体154cが位置する。第1の半導体154aと、第2の半導体154bおよび第3の半導体154cの上には、複数のオーミックコンタクト部材163a、165a、163b、165b、163c、165cが位置する。オーミックコンタクト部材163a、165a、163b、165b、163c、165cおよびゲート絶縁膜140の上には、第1のソース電極173aおよび第2のソース電極173bを有する複数のデータ線171、第1のドレイン電極175a、第2のドレイン電極175b、第3のソース電極173aおよび第3のドレイン電極175c、並びに基準電圧線177を有するデータ導電体171、173c、175a、175b、175c、177が位置する。前記データ導電体と、その下に位置する半導体及びオーミックコンタクト部材は、一枚のマスクを用いて同時に形成してもよい。データ線171は、他の層または外部駆動回路との接続のための広端部図示せずを備える。基準電圧線177は、データ線171に平行な2つの縦部177aと、2つの縦部177aを繋ぎ合う横部177bと、を備える。基準電圧線177の2つの縦部177aを横部177bにより繋ぎ合うことにより、基準電圧線177に流れる信号の遅延を防ぐことができる。基準電圧線177の縦部177aは画素電極191とデータ線171との間に位置し、第3のドレイン電極175cと接続される。基準電圧線177の横部177bは画素電極191とゲート線121との間に位置する。これにより、基準電圧線177は画素電極191とデータ線171との間、及び画素電極191とゲート線121との間の信号干渉を低減することができる。第1のゲート電極124aと、第1のソース電極173aおよび第1のドレイン電極175aは第1の半導体154aとともに第1の薄膜トランジスタQaを形成し、薄膜トランジスタのチャンネルChannelは第1のソース電極173aと第1のドレイン電極175aとの間の半導体154aの部分に形成される。これと同様に、第2のゲート電極124bと、第2のソース電極173bおよび第2のドレイン電極175bは第2の半導体154bとともに第2の薄膜トランジスタQbを形成し、薄膜トランジスタのチャンネルは第2のソース電極173bと第2のドレイン電極175bとの間の半導体154bの部分に形成され、第3のゲート電極124cと、第3のソース電極173cおよび第3のドレイン電極175cは第3の半導体Qcとともに第3の薄膜トランジスタQcを形成し、薄膜トランジスタのチャンネルは第3のソース電極173cと第3のドレイン電極175cとの間の半導体154cの部分に形成される。データ導電体171、173c、175a、175b、175c、177および露出された半導体154a、154b、154c部分の上には保護膜passivationlayer180が成膜される。保護膜180は、窒化ケイ素や酸化ケイ素などの無機絶縁物から製膜される。しかしながら、保護膜180は有機絶縁物から製膜されてもよく、フラットな表面を有することができる。有機絶縁物の場合、感光性photosensitivityを有することができ、その誘電常数dielectricconstantは約4.0以下である。なお、保護膜180は、有機膜の優れた絶縁特性を生かしつつも、露出された半導体154a、154b、154cの部分に損傷を与えないように下部無機膜と上部有機膜の二重膜構造を有してもよい。保護膜180には、第1のドレイン電極175aおよび第2のドレイン電極175bを露出させる複数のコンタクトホールcontacthole185a、185bが形成されている。保護膜180の上には、第1の副画素電極191aおよび第2の副画素電極191bを有する画素電極191が形成されている。画素電極191は、ITOIndiumTinOxideまたはIZOIndiumZincoxideなどの透明な導電物質やアルミニウム、銀、クロムまたはその合金などの反射性金属から製作されてもよい。画素電極191は、ゲート線121に平行な第1の辺と、データ線171に平行な第2の辺と、を備える。ゲート線121に平行な第1の辺はデータ線171に平行な第2の辺の長さよりも略3倍ほど長い。このため、画素電極の水平線側の構造がその垂直側の構造よりも小さい場合に比べて、各行に配置される画素電極191の数は、少なく、その代わりに、各列に位置される画素電極191の数が多い。これにより、データ線171の総数が減るため、データ駆動部用集積回路チップの数を減らして材料費を節減することができる。もちろん、ゲート線121の数がその分増えるとはいえ、ゲート駆動部は、ゲート線121、データ線171、薄膜トランジスタなどとともに液晶表示板アセンブリに集積することができるので、ゲート線121の数の増加があまり問題にならない。なお、ゲート駆動部が集積回路チップの形で取り付けられても、ゲート駆動部用集積回路チップが相対的に安価であるため、データ駆動部用集積回路チップの数を減らすことが一層有利である。第1の副画素電極191aおよび第2の副画素電極191bは行方向に隣り合い、全体的に四角形であり、横幹部192およびこれと交差する縦幹部193からなる十字形状の幹部を備える。また、横幹部192および縦幹部193により4つの副領域に分けられ、各副領域は複数の微枝部194を有する。第2の副画素電極191bは第1の副画素電極191aの一部の辺を取り囲んでいる。第1の副画素電極191aおよび第2の副画素電極191bの微枝部194のうちの一つ目は横幹部または縦幹部から左上に向けて斜めに延出し、二つ目の微枝部194は横幹部192または縦幹部193から右上に向けて斜めに延出している。さらに、三つ目の微枝部194は横幹部192または縦幹部193から左下に向けて延出し、残りの四つ目の微枝部194は横幹部192または縦幹部193から右下に向けて斜めに延出している。各微枝部194はゲート線121または横幹部192と略40°~45°の角度をなす。特に、第1の副画素電極191aに含まれる微枝部194は横幹部192と略40°の角度をなすことができ、第2の副画素電極191bに含まれる微枝部194は横幹部192と略45°の角度をなすことができる。なお、隣り合う二つの副領域の微枝部194は互いに直交してもよい。図示はしないが、微枝部194の幅は局所的な液晶分子の傾斜の方向に対する領域を変えるために次第に広くしてもよい。第1の副画素電極191aおよび第2の副画素電極191bはコンタクトホール185a、185bを介してそれぞれ第1のドレイン電極175aおよび第2のドレイン電極175bと物理的電気的に接続されており、第1のドレイン電極175aおよび第2のドレイン電極175bからデータ電圧が印加される。このとき、第2のドレイン電極175bに印加されたデータ電圧のうちの一部は第3のソース電極173cにより分圧されて、第2の副画素電極191bに印加される電圧の大きさは第1の副画素電極191aに印加される電圧の大きさよりも小さくなる。ここで、基準電圧およびデータ電圧の大小関係によって電流が流れる方向が決定される。ここで、第2の副画素電極191bの面積は、第1の副画素電極191aの面積に比べて、1倍以上2倍以下である。特に、本発明の第1の実施の形態において、第2の副画素電極191bの面積は、第1の副画素電極191aの面積に比べて、1倍以上1.5倍以下であることが好ましい。また、第2のスイッチング素子Qbのチャンネル幅とチャンネル長さとの比を第1のチャンネル比とし、第3のスイッチング素子Qcのチャンネル幅とチャンネル長さとの比を第2のチャンネル比としたとき、第1のチャンネル比および第2のチャンネル比の和に対する第1のチャンネル比の割合は約60~約95である。本発明の実施の形態において、透過率および視認性の両方とも考慮したとき、第2の副画素電極191bの面積が第1の副画素電極191aの面積に比べて1倍以上1.25倍以下である場合に、第1のチャンネル比および第2のチャンネル比の和に対する第1のチャンネル比の割合は70~80であることが好ましい。しかしながら、70~80の範囲は変更可能である。換言すれば、第1のチャンネル比および第2のチャンネル比の和に対する第1のチャンネル比の割合は、視認性を高めるために下げることもあれば、透過率を高めるために上げることもある。また、基準電圧線に印加される電圧のレベルは、共通電極に印加される共通電圧のレベルよりも高い必要があり、その絶対値の差は約1V~約4Vであることが好ましい。例えば、共通電圧Vcomが約7Vである場合、基準電圧Vrは約8V~約11Vであることが好ましい。次いで、上部表示板200について詳述する。透明ガラス製またはプラスチック製の絶縁基板210の上に遮光部材lightblockingmember220が形成されている。遮光部材220はブラックマトリックスblackmatrixとも呼ばれ、光漏れを防ぐ。また、基板210および遮光部材220の上には複数のカラーフィルタ230が形成されている。カラーフィルタ230は遮光部材220に囲まれた領域内にほとんど存在し、画素電極191の列に沿って長く延びてもよい。各カラーフィルタ230は、赤色、緑色および青色の三原色など基本色primarycolorのうちの一つを表示する。しかしながら、カラーフィルタ230は、赤色、緑色および青色の三原色に制限されず、青緑色cyan、紫紅色magenta、イエローyellow、ホワイト系の色のうちの一つを表示してもよい。遮光部材220およびカラーフィルタ230のうちの少なくとも一方は、下部基板110の上に形成されてもよい。カラーフィルタ230および遮光部材220の上には、オーバーコート膜overcoat250が成膜される。オーバーコート膜250は絶縁物質から製作され、カラーフィルタ230が露出されることを防ぐと共に平坦面を提供する。オーバーコート膜250は、省略してもよい。オーバーコート膜250の上には共通電極270が形成される。表示板100、200の両側面には配向膜alignmentlayer図示せずが成膜されており、これらは垂直配向膜である。表示板100、200の外側面には偏光子polarizer図示せずが設けられるが、二つの偏光子の偏光軸は直交し、これらのうちの一方の偏光軸はゲート線121に対して平行であることが好ましい。反射型液晶表示装置の場合には、二つの偏光子のうちの一方が省略されてもよい。二枚の表示板100、200の間には液晶層3が挟持されており、液晶層3は負の誘電率異方性を有する液晶分子31を含む。液晶層3の液晶分子31は、長軸が第1および第2の副画素電極191a、191bの微枝部の長手方向に略平行になるように先傾斜pretiltを有しており、電界が印加されていない状態で二枚の表示板100、200の表面に対して垂直をなすように配向される。なお、液晶層3は反応性メソジェンreactivemesogenを含む配向補助剤をさらに含み、このような配向補助剤により液晶分子31は長軸が第1および第2の副画素電極191a、191bの微枝部の長手方向に略平行になるように先傾斜を有することができる。データ電圧が印加された第1の副画素電極191aおよび第2の副画素電極191bは、共通電圧が印加される表示板200の共通電極270とともに電界を生成することにより、各電極191a、191b、270間の液晶層3の液晶分子の方向を決定する。このようにして決定された液晶分子の方向に応じて液晶層3を通過する光の偏光が変わる。第1および第2の副画素電極191a、191bと共通電極270は液晶キャパシタClca、ClcbClcLをなして、薄膜トランジスタがターンオフされた後にも印加された電圧を維持する。このとき、微枝部194の辺は電界を歪ませて微枝部194の辺に垂直な水平成分を作り出し、液晶分子31の傾斜方向はその水平成分によって決定される方向に決定される。このため、液晶分子31が最初は微枝部194の辺に垂直な方向に傾斜しようとする。しかしながら、隣り合う微枝部194の辺による電界の水平成分の方向が逆方向であり、微枝部194間の間隔が狭いため、互いに逆方向に傾斜しようとする液晶分子31が一緒に微枝部194の長手方向に平行な方向に傾斜することとなる。本発明の第1の実施の形態において、1画素の微枝部194が延出する長手方向が合計で4方向であるため、液晶分子31が傾斜する方向も合計で4方向となる。このように液晶分子31が傾斜する方向を多角化させると、液晶表示装置の基準視野角が大きくなる。以下、図5および図6に基づき、本発明の実施の形態にかかる液晶表示装置の表示透過率および側面視認性について説明することにする。図5および図6は、本発明の一実施の形態にかかる液晶表示装置の透過率および側面視認性の結果を示すグラフである。図1~図4に基づいて説明した第1の副画素電極および第2の副画素電極は、それぞれ後述するハイ副画素およびロー副画素に対応される。図5および図6中、実線は液晶表示装置を正面Frontから眺めたときの階調による透過率を示し、点線は液晶表示装置を側面Rightから眺めたときの階調による透過率を示す。図5は、ハイ副画素とロー副画素との間の電圧差を誘導せずに同じデータ電圧を印加した場合を示し、図6は、本発明の実施の形態にかかる液晶表示装置の場合を示す。図5および図6を参照すると、副画素にそれぞれ異なる電圧を印加することのない通常の液晶表示装置に比べて、本発明の実施の形態にかかる液晶表示装置の場合、液晶表示装置の側面における階調Grayによる透過率Tグラフが、正面における階調による透過率のグラフに一層近くなるということを確認することができ、特に、低階調においてその効果が大きいということが分かる。換言すると、本発明の実施の形態にかかる液晶表示装置における側面視認性が改善される。以下、表1、図7および図8に基づき、本発明の第1の実施の形態にかかる液晶表示装置の表示特性について詳述する。下記表1は、本発明の一実施の形態にかかる液晶表示装置の表示特性を示す表である。本実施の形態においては、ハイ副画素とロー副画素との面積比、第1のTFT第1のスイッチング素子Qaのチャンネル幅、第2のTFT第2のスイッチング素子Qbのチャンネル幅、チャンネル比第2のTFT第2のスイッチング素子Qbおよび第3のTFT第3のスイッチング素子Qcのチャンネル幅に対する第2のTFT第2のスイッチング素子Qbのチャンネル幅の比による液晶表示装置の透過率、視認性Visibility指数、及びハイ副画素とロー副画素との電圧比を測定し、その結果を下記表1に示す。ここで、スイッチング素子Qa、スイッチング素子Qbおよびスイッチング素子Qcのチャンネル長さは同一に維持した状態で評価した。前記表1を参照すると、ロー副画素の画素電極の面積がハイ副画素の画素電極の面積とほとんど同じかまたはそれよりも大きい場合は、ロー副画素の画素電極の面積がハイ副画素の画素電極の面積よりも小さい場合に比べて、ハイ副画素とロー副画素との電圧比が所望の値、例えば、約0.7~約0.8の範囲内にあることが分かる。換言すると、ロー副画素の画素電極の面積がハイ副画素の画素電極の面積よりも小さい場合に、液晶表示装置の透過率は上げることはできたものの、側面視認性を調節するための電圧比ロー副画素の電圧ハイ副画素の電圧を得ることが困難であった。なお、ロー副画素の画素電極の面積がハイ副画素の画素電極の面積よりも1.5倍以上大きくなると、液晶表示装置の透過率が下がる。このため、本発明の実施の形態にかかる液晶表示装置でのように、ロー副画素の画素電極の面積がハイ副画素の画素電極の面積と同じかまたはそれよりも大きく、約1.5倍以下である場合、液晶表示装置の透過率及び側面視認性を両方とも高めることができるということが分かった。表1に戻ると、特に、面積比が11~11.25の範囲にあり、チャンネル比第2のTFTおよび第3のTFTのチャンネル幅に対する第2のTFTのチャンネル幅の比が約70~約80の範囲内にある場合、液晶表示装置の透過率が低下しないながらも視認性指数が小さくなって側面視認性が改善されることがあることが分かった。視認性指数とは、正面の画質特性と側面の画質特性との差を示す概念であって、多く使用する指数としては、階調曲線そのものを評価する方法としてTRDI{tonerenderingdistortionindex、あるいはGDIと呼ばれる}が提案されて使用されている。この方法は、階調間の明度差を原本階調曲線と歪曲した階調曲線との間で比較することによって歪曲量を定量化する方法である。例えば、GDIは正面ガンマGamma対比側面ガンマの差を定量的に表す概念で通用する値である。しかし、GDIは視認性指数を表す一例であり、これに限定されない。このため、本発明の実施の形態にかかる液晶表示装置のように、第2のスイッチング素子Qbおよび第3のスイッチング素子Qbのチャンネル幅の和に対する第2のスイッチング素子Qbのチャンネル幅の比が約70~約80である場合、透過率が低下しないながらも、側面視認性が改善され得ることが分かった。図7は、本発明の実施の形態にかかる液晶表示装置における階調による透過率の変化をデータ電圧を分圧する分圧スイッチング素子の大きさ別に示すグラフである。具体的に、図7は、ハイ副画素とロー副画素との面積比が1対1.25である場合におけるハイ副画素とロー副画素との電圧比の変化による透過率の変化を示す。2.2γ2.2gamma曲線は、液晶表示装置を正面から眺めたときの階調に対する透過率を示す。残りの曲線は、液晶表示装置を側面から眺めたときの階調に対する透過率を示す。図7を参照すると、ハイ副画素とロー副画素との電圧比が増加するにつれて、正面における階調に対する透過率のグラフから遠ざかることを確認することができ、視認性指数gammadistortionindexGDIが増加することからみて、側面視認性が減少している。図8は、本発明の実施の形態にかかる液晶表示装置における階調に対する透過率の変化VisibilitygraphVariationをハイ副画素とロー副画素との面積比別arearatioに示すグラフである。具体的に、図8は、ハイ副画素とロー副画素との電圧比が70である場合におけるハイ副画素とロー副画素との面積比による透過率の変化を示す。図8を参照すると、ハイ副画素とロー副画素との面積比が増加するにつれて、正面における階調による透過率のグラフに一層近づくということを確認することができ、これを考慮すると、側面視認性が改善されることが分かる。特に、低階調においてその効果が一層大きく現れるということが分かる。以下、図9および図10に基づき、ハイ副画素とロー副画素との面積比を一層具体化させて階調による透過率の変化を説明することにする。図9は、本発明の実施の形態にかかる液晶表示装置における階調grayに対する透過率の変化をハイ副画素とロー副画素との面積比別に示すグラフであり、図10は、本発明の実施の形態にかかる液晶表示装置におけるハイ副画素とロー副画素との面積比による視認性指数および透過率を示すグラフである。具体的に、図9および図10は、チャンネル比が70であり、14.7Vのデータ電圧を印加した状態で、ハイ副画素とロー副画素との面積比を1、1.05、1.1、1.15、1.2、1.25にして階調による透過率および面積比による視認性指数を示す。図9を参照すると、面積比が1から増加して1.25となったときに、正面における階調による透過率のグラフに最も近づくということを確認することができる。図10を参照すると、面積比が1から1.25へと増加するにつれて視認性指数が減少し、透過率も同時に減少することを確認することができる。以下、図11および図12に基づき、本発明の第2の実施の形態にかかる液晶表示装置の表示特性について説明することにする。図11は、本発明の実施の形態にかかる液晶表示装置における基準電圧Vrefに対する透過率の変化を示し、図12は、本発明の実施の形態にかかる液晶表示装置における基準電圧Vrefによる視認性指数の変化を示す。図11および図12を参照すると、基準電圧Vrefが増加するにつれて透過率は増加し、視認性指数は減少することを確認することができる。これは、基準電圧Vrefが増加するにつれてハイ副画素とロー副画素との電圧比が増加するためである。図13は、本発明の実施の形態にかかる液晶表示装置におけるハイ副画素とロー副画素との間に発生する共通電圧の歪みを示すグラフである。具体的に、図13は、ハイ副画素に印加される電圧波形High及びロー副画素に印加される電圧波形Lowを示す。本発明の実施の形態にかかる液晶表示装置において、ロー副画素にはハイ副画素に印加される電圧よりも小さい電圧が印加されるため、共通電圧を中心として小さい振幅でスイングswingする。ここで、共通電圧とは、上部表示板に形成される共通電極に印加される電圧をいう。図13から明らかなように、正極性におけるハイ副画素のレベルとロー副画素のレベルとの差h1と、負極性におけるハイ副画素のレベルとロー副画素のレベルとの差h2は互いに異なる。これは、ロー副画素におけるキックバック電圧がハイ副画素におけるキックバック電圧よりも大きいためである。具体的に、キックバック電圧が大きくなると、正極性において電圧が下がる量と、負極性において電圧が上がるキックバック電圧の量が異なってくる。要するに、ハイ副画素の最適共通電圧HighVcomとロー副画素の最適共通電圧LowVcomが互いに異なることになり、その結果、共通電圧歪みVcomが発生する。これにより、残像が発生し、フリッカー現象が激しくなって視認性が悪くなることがある。しかしながら、本発明の第2の実施の形態にかかる液晶表示装置において、第3の薄膜トランジスタと接続された基準電圧線を介して印加される基準電圧を増加させることにより、ロー副画素に印加される電圧を上昇させることができる。ここで、基準電圧の大きさは共通電極に印加される共通電圧よりも高いことがあり、共通電圧が7Vである場合、基準電圧は8V~11Vであってもよい。そのため、ロー副画素に対応する共通電圧LowVcomのレベルを上昇させてハイ副画素に対応する共通電圧highVcomのレベルとの差分を緩和する。これにより、ロー副画素およびハイ副画素の共通電圧の歪みによる残像の問題とフリッカーFlickerの問題を解消することが可能となる。本発明の第2の実施の形態にかかる液晶表示装置において、基準電圧線に印加される電圧信号はスイングswingすることができる。基準電圧信号がスイングswingすると、正極性におけるロー副画素に印加される電圧レベルを上昇させ、負極性におけるロー副画素に印加される電圧レベルを下降させるため、透過率を向上させることができる。このとき、基準電圧に印加される電圧のレベルが共通電極に印加される共通電圧のレベルよりも高い状態でスイングするようにできる。これにより、ロー副画素のキックバック電圧が減少することによりフリッカー現象が改善され、共通電圧の歪みによる残像を極力抑えることができる。基準電圧は、デューティ比dutyratioが50~80でスイングする信号を含んでもよい。ここで、デューティ比dutyratioとは、ゲート信号がオンonとなる時間中における基準電圧のオフoff時間とオンon時間との割合をいう。以下、図14および図15に基づき、本発明の他の実施の形態にかかる液晶表示装置について説明することにする。図14は、本発明の他の実施の形態にかかる液晶表示装置の1画素に対するレイアウト図であり、図15は、図14におけるXVXV’線に沿った断面図である。図14および図15を参照すると、この実施の形態にかかる液晶表示装置は、図3および図4に示す実施の形態にかかる液晶表示装置の構造にほとんど類似している。このため、類似する部分についての説明は省略する。この実施の形態にかかる液晶表示装置は、図3および図4に示す実施の形態にかかる液晶表示装置とは異なり、基準電圧線177の縦部177aの下に配置されており、ゲート線121と同じ層に形成された遮光部127aをさらに備える。遮光部127aは、基準電圧線177の縦部177aの下に配置されている半導体157が光により活性化することを防いで、基準電圧線177に印加される電圧値を安定的に維持することができるようにする。図3および図4に示す実施の形態にかかる液晶表示装置の多くの特徴は、図14および図15に示す実施の形態にかかる液晶表示装置に全て適用可能である。以下、図16および図17に基づき、本発明の第3の実施の形態にかかる液晶表示装置について説明する。図16は、本発明のまた別の実施の形態にかかる液晶表示装置の1画素に対するレイアウト図であり、図17は、図16におけるXVIIXVII’線に沿った断面図である。図16および図17を参照すると、この実施の形態にかかる液晶表示装置は、図3および図4に示す実施の形態にかかる液晶表示装置の構造に類似している。このため、類似する部分についての説明は省略する。この実施の形態にかかる液晶表示装置は、図3および図4に示す実施の形態にかかる液晶表示装置とは異なり、ゲート線121の上に配置されており、画素電極191と同じ層に形成された遮蔽電極線88をさらに備える。遮蔽電極88はゲート線121よりも広幅であるため、ゲート線121を完全に覆うことができる。遮蔽電極線88には共通電極270に印加される電圧とほとんど同じ電圧が印加され、これにより、ゲート線121の周りの液晶分子の不規則な挙動を防いで光漏れなどの表示品質の低下を防ぐことができる。図16および図17とは異なり、横方向に延出している遮蔽電極線88から突き出て縦方向に延出する遮蔽電極図示せずを備えてもよい。前記遮蔽電極は、横方向に延出するゲート線121においてゲート電極124a、124b、124cを繋ぎ合うゲート線の部分と重なり合うことができる。図3および図4に示す実施の形態にかかる液晶表示装置及び図14および図15に示す実施の形態にかかる液晶表示装置の多くの特徴は、図16および図17に示す実施の形態にかかる液晶表示装置に全て適用可能である。以下、図18に基づき、本発明のまた別の実施の形態にかかる液晶表示装置について説明する。図18は、本発明の第4の実施の形態にかかる液晶表示装置の1画素に対するレイアウト図である。図18を参照すると、この実施の形態にかかる液晶表示装置は、図3および図4に示す実施の形態にかかる液晶表示装置の構造に類似している。このため、類似する部分についての説明は省略する。この実施の形態にかかる液晶表示装置は、図3および図4に示す実施の形態にかかる液晶表示装置における第1の副画素電極191aおよび第2の副画素電極191bの全体的な形状に相違点がある。換言すると、この実施の形態にかかる液晶表示装置は、第1の切欠部91により複数の領域に分割される第1の副画素電極191aおよび第2の副画素電極191bを備える。第1の切欠部91により分割される第1の副画素電極191aはゲート線121に対して斜め方向に沿って延出している第1の領域189aと、第2の領域189bと、第1の領域189aと第2の領域189bを繋ぎ合う繋ぎ部189cと、を備える。同様に、第1の切欠部91により分割される第2の副画素電極191bは、ゲート線121に対して斜め方向に沿って延出している第3の領域190aと、第4の領域190bと、第3の領域190aおよび第4の領域190bを繋ぎ合う繋ぎ部190cと、を備える。第1の副画素電極191aは第2の副画素電極191bに囲まれている。上部表示板200に形成されている共通電極270は、第2の切欠部71を備える。第2の切欠部71は、第1の切欠部91と互い違いに配列されている第1の副画素電極191aおよび第2の副画素電極191bは、コンタクトホール185a、185bを介してそれぞれ第1のドレイン電極175aおよび第2のドレイン電極175bと物理的電気的に接続されており、第1のドレイン電極175aおよび第2のドレイン電極175bからデータ電圧が印加される。このとき、第2のドレイン電極175bに印加されたデータ電圧のうちの一部は第3のソース電極173cにより分圧されて、第2の副画素電極191bに印加される電圧の大きさは第1の副画素電極191aに印加される電圧の大きさよりも小さくなる。図3および図4に示す実施の形態にかかる液晶表示装置の多くの特徴は、図18に示す実施の形態にかかる液晶表示装置に全て適用可能である。以下、図19に基づき、本発明の第5の実施の形態にかかる液晶表示装置について説明する。図19は、本発明のまた別の実施の形態にかかる液晶表示装置の1画素に対するレイアウト図である。図19を参照すると、この実施の形態にかかる液晶表示装置は、図3および図4に示す実施の形態にかかる液晶表示装置の構造に類似している。但し、横長の画素電極を有する図3および図4に示す実施の形態とは異なり、この実施の形態は、縦長の画素電極を有する。換言すると、この実施の形態における画素電極191は、第1の副画素電極191aおよび第2の副画素電極191bを備え、画素電極191は、ゲート線121に平行な第1の辺と、データ線171に平行な第2の辺と、を備える。ゲート線121に平行な第1の辺は、データ線171に平行な第2の辺よりも短い。第1の副画素電極191aと第2の副画素電極との間には、第1の薄膜トランジスタQaと、第2の薄膜トランジスタQbおよび第3の薄膜トランジスタQcが位置する。ここで、第1の薄膜トランジスタQaと、第2の薄膜トランジスタQbおよび第3の薄膜トランジスタQcの接続構造は、図1、図3および図4において説明した実施の形態と同様である。ただし、基準電圧線177はゲート線121と同じ層に位置し、基準電圧線177とデータ導電体171、173c、175a、175b、175cとの間に介在されたゲート絶縁膜140が有するコンタクトホール185cを介して電気的物理的に接続される。この実施の形態にかかる液晶表示装置は、データ線171に沿って平行に延出している遮蔽電極線88pを備える。遮蔽電極線88pはデート線171の上に画素電極191と同じ層に形成され、ゲート線121が延出している方向に突き出た遮蔽電極88を備える。遮蔽電極88は、ゲート線121の周縁部と重なり合わせてもよい。ここで、遮蔽電極88は、画素電極191、特に、第2の副画素電極191bと分離されている。以下、図20に基づき、本発明の第6の実施の形態にかかる液晶表示装置について説明する。図20は、本発明のまた別の実施の形態にかかる液晶表示装置の1画素に対するレイアウト図である。図20を参照すると、この実施の形態にかかる液晶表示装置は、図19に示す実施の形態にかかる液晶表示装置の構造とほとんど同様であり、ただし、基準電圧線177が副画素電極191a、191bの縦幹部193に平行な方向に沿って延出している。また、基準電圧線177は縦幹部193と重なり合う。しかしながら、基準電圧線177は第1の副画素電極191aと第2の副画素電極191bとの間に位置する第2の薄膜トランジスタQbと交差しないように迂回する。さらに、基準電圧線177は、第3の薄膜トランジスタQ3の入力端子である第3のソース電極193cの広い周縁部と向かい合う出力端子である第3のソース電極175cを備える。基準電圧線177は、データ線171と同じ層に形成される。このため、この実施の形態は、第3のドレイン電極175cおよび基準電圧線177が同じ層に位置するため、層間接触のためのコンタクトホールを別設する必要がない。以下、図21に基づき、本発明の第7の実施の形態にかかる液晶表示装置について説明する。図21は、本発明のまた別の実施の形態にかかる液晶表示装置の1画素に対するレイアウト図である。図21を参照すると、この実施の形態にかかる液晶表示装置は、図19に示す実施の形態にかかる液晶表示装置の構造とほとんど同様であり、ただし、第1の副画素電極191aおよび第2の副画素電極191bの全体的な形状に相違点がある。換言すると、この実施の形態にかかる液晶表示装置は、第1の切欠部91により第1の副画素電極191aおよび第2の副画素電極191bが複数の領域に分割される。第1の切欠部91により分割される第1の副画素電極191aは、逆V字型chevronshape、山形紋状に折れ曲がる領域を有する。同様に、第1の切欠部91により分割される第2の副画素電極191bもシェブロン状に折れ曲がる領域を有する。第1の副画素電極191aおよび第2の副画素電極191bの形状およびレイアウトはこの実施の形態に何ら限定されるものではなく、様々に変形可能である。上部表示板200に形成されている共通電極270は第2の切欠部71を備え、第2の切欠部71は第1の切欠部91と互い違いに配列されている以上、本発明の好適な実施の形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、次の特許請求の範囲において定義している本発明の基本概念を用いた当業者による様々な変形および改良形態もまた本発明の権利範囲に属すると言える。