光ネットワークノードと連携し、ネットワーク情報に基づいて最適な経路計算結果を出力する光パス計算装置であって、コアプロセッサからなる統括制御手段と、前記最適な経路計算を行うための複数のコアプロセッサを有するコアプロセッサユニットと、を備えたことを特徴とする光パス計算装置。パス計算リクエストが所定数以下の場合には、前記統括制御手段において、前記最適な経路計算を行い、前記パス計算リクエストが前記所定数を超えた場合には、超過した前記パス計算リクエストに対応する前記最適な経路計算を前記コアプロセッサユニットで実行することを特徴とする請求項1に記載の光パス計算装置。前記所定数が1であることを特徴とする請求項2に記載の光パス計算装置。前記複数のコアプロセッサの処理能力が前記統括制御部に用いられるコアプロセッサの処理能力よりも低いことを特徴とする請求項1から請求項3に記載の光パス計算装置。前記コアプロセッサユニットが、3以上1000以下のコアプロセッサを有することを特徴とする請求項1から請求項4に記載の光パス計算装置。前記コアプロセッサユニットがGPUGraphicsprocessingunitであることを特徴とする請求項1から請求項5に記載の光パス計算装置。光ネットワークノードと連携し、ネットワーク情報に基づいて最適な経路計算結果を出力する光パス計算装置であって、装置全体の制御を行う統括制御手段と、該統括制御手段の制御により、パス計算リクエストがあった場合に、前記最適な経路計算を行うための複数のコアプロセッサを有するコアプロセッサユニットと、を備えたことを特徴とする光パス計算装置。前記複数のコアプロセッサの処理能力が、パーソナルコンピュータに用いられるコアプロセッサより処理能力の低いコアプロセッサを有することを特徴とする請求項7に記載の光パス計算装置。前記統括制御手段のコアプロセッサの処理能力が、パーソナルコンピュータに用いられるコアプロセッサより処理能力の低いことを特徴とする請求項7または請求項8に記載の光パス計算装置。前記コアプロセッサユニットが、3以上1000以下のコアプロセッサを有することを特徴とする請求項7から請求項9に記載の光パス計算装置。前記コアプロセッサユニットがGPUGraphicsprocessingunitであることを特徴とする請求項7から請求項10に記載の光パス計算装置。上記のように、CPUベースのPCEの場合は、限られたスレッド数の並列処理しかできないため、複数のパス計算リクエストが同時に到着した場合、計算遅延が生じてしまうという問題がある。特に、リンク障害時などは複数の波長パス例えば、40WDM収容の場合には、40波長パス分が障害となるため、ネットワークノードから複数の経路計算リクエストがPCEに送信されるが、PCEは高速処理できないため、障害復旧時間が大きくなる可能性が生じるという問題がある。そこで、本発明は、上述の課題に鑑みてなされたものであり、複数のコアプロセッサを有するコアプロセッサユニットでアクセレートされたPCをPCEとして用いることにより、膨大なパス計算リクエストに対しても処理が可能で、高速で安定した自動光ネットワーク制御を実現できる光パス計算装置を提供することを目的とする。本発明は、上記の課題を解決するために、以下の事項を提案している。なお、理解を容易にするために、本発明の実施形態に対応する符号を付して説明するが、これに限定されるものではない。1本発明は、光ネットワークノードと連携し、ネットワーク情報に基づいて最適な経路計算結果を出力する光パス計算装置例えば、図1の光パス計算装置1に相当であって、コアプロセッサからなる統括制御手段例えば、図1の統括制御部100に相当と、前記最適な経路計算を行うための複数のコアプロセッサを有するコアプロセッサユニット例えば、図1のコアプロセッサユニット200に相当と、を備えたことを特徴とする光パス計算装置を提案している。この発明によれば、統括制御手段は、コアプロセッサからなり、光パス計算装置全体の処理を制御する。コアプロセッサユニットは、複数のコアプロセッサを有し、光ネットワークにおいてノード間の最適な経路を決定するための計算を行う。したがって、光ネットワークにおいてノード間の最適な経路を決定するための計算を主に、コアプロセッサユニットが行うため、多くのパス計算リクエストを受信した場合であっても、これらのリクエストを並行処理することにより、計算遅延を防止することができる。2本発明は、1の光パス計算装置について、パス計算リクエストが所定数以下の場合には、前記統括制御手段において、前記最適な経路計算を行い、前記パス計算リクエストが前記所定数を超えた場合には、超過した前記パス計算リクエストに対応する前記最適な経路計算を前記コアプロセッサユニットで実行することを特徴とする光パス計算装置を提案している。この発明によれば、パス計算リクエストが所定数以下の場合には、統括制御手段において、最適な経路計算を行い、パス計算リクエストが所定数を超えた場合には、超過したパス計算リクエストに対応する最適な経路計算を前記コアプロセッサユニットで実行する。したがって、統括制御手段が有するコアプロセッサ数以上のパス計算リクエストを受信した場合には、コアプロセッサユニットが残りのパス計算リクエストを処理することから、計算遅延を防止することができる。3本発明は、2の光パス計算装置について、前記所定数が1であることを特徴とする光パス計算装置を提案している。この発明によれば、所定数が1である。2つ以上のパス計算リクエストを受信したときには、コアプロセッサユニットが残りのパス計算リクエストを処理することから、計算遅延を防止することができる。4本発明は、1から3の光パス計算装置について、前記複数のコアプロセッサの処理能力が前記統括制御部に用いられるコアプロセッサの処理能力よりも低いことを特徴とする光パス計算装置を提案している。この発明によれば、複数のコアプロセッサの処理能力が統括制御部に用いられるコアプロセッサの処理能力よりも低い。つまり、コアプロセッサユニットのコアプロセッサは、パス計算リクエストを受信して、最適な経路計算のみを行えばよいため、高い処理能力は必要ではない。5本発明は、1から4の光パス計算装置について、前記コアプロセッサユニットが、3以上1000以下のコアプロセッサを有することを特徴とする光パス計算装置を提案している。この発明によれば、コアプロセッサユニットが、3以上1000以下のコアプロセッサを有する。6本発明は、1から5の光パス計算装置について、前記コアプロセッサユニットがGPUGraphicsprocessingunitであることを特徴とする光パス計算装置を提案している。この発明によれば、コアプロセッサユニットがGPUGraphicsprocessingunitである。つまり、GPUのコアプロセッサの能力はそれほど高くないが、何万もの小さなコアから構成されている。また、GPUのコアプロセッサの能力はそれほど高くないが、最適な経路計算処理を行うのに十分な能力がある。したがって、コアプロセッサユニットにGPUを用いることにより、複数のパス計算リクエストが到達した場合の計算遅延を防止することができる。7本発明は、光ネットワークノードと連携し、ネットワーク情報に基づいて最適な経路計算結果を出力する光パス計算装置例えば、図2の光パス計算装置2に相当であって、装置全体の制御を行う統括制御手段例えば、図2の統括制御部101に相当と、該統括制御手段の制御により、パス計算リクエストがあった場合に、前記最適な経路計算を行うための複数のコアプロセッサを有するコアプロセッサユニット例えば、図2のコアプロセッサユニット200に相当と、を備えたことを特徴とする光パス計算装置を提案している。この発明によれば、統括制御手段は、装置全体の制御を行う。コアプロセッサユニットは、統括制御手段の制御により、パス計算リクエストがあった場合に、最適な経路計算を行う。そのため、統括制御手段に搭載されるコアプロセッサの能力は、従来のものに比べて小さい処理能力のものですむ。8本発明は、7の光パス計算装置について、前記複数のコアプロセッサの処理能力が、パーソナルコンピュータに用いられるコアプロセッサより処理能力の低いコアプロセッサを有することを特徴とする光パス計算装置を提案している。この発明によれば、複数のコアプロセッサの処理能力が、パーソナルコンピュータに用いられるコアプロセッサより処理能力の低いコアプロセッサである。つまり、コアプロセッサユニットのコアプロセッサは、パス計算リクエストを受信して、最適な経路計算のみを行えばよいため、高い処理能力は必要ではない。9本発明は、7または8の光パス計算装置について、前記統括制御手段のコアプロセッサの処理能力が、パーソナルコンピュータに用いられるコアプロセッサより処理能力の低いことを特徴とする光パス計算装置を提案している。この発明によれば、統括制御手段のコアプロセッサの処理能力が、パーソナルコンピュータに用いられるコアプロセッサより処理能力の低い。つまり、統括制御手段は、最適な経路計算を行わないため、統括制御手段に搭載されるコアプロセッサの能力は、従来のものに比べて小さい処理能力のものですむ。10本発明は、7から9の光パス計算装置について、前記コアプロセッサユニットが、3以上1000以下のコアプロセッサを有することを特徴とする光パス計算装置を提案している。この発明によれば、コアプロセッサユニットが、3以上1000以下のコアプロセッサを有する。11本発明は、7から10の光パス計算装置について、前記コアプロセッサユニットがGPUGraphicsprocessingunitであることを特徴とする光パス計算装置を提案している。この発明によれば、コアプロセッサユニットがGPUGraphicsprocessingunitである。つまり、GPUのコアプロセッサの能力はそれほど高くないが、何万もの小さなコアから構成されている。また、GPUのコアプロセッサの能力はそれほど高くないが、最適な経路計算処理を行うのに十分な能力がある。したがって、コアプロセッサユニットにGPUを用いることにより、複数のパス計算リクエストが到達した場合の計算遅延を防止することができる。本発明によれば、マルチスレッド処理が可能なコアプロセッサユニットを用いてPCEを構成することにより、膨大な経路計算リクエストにも高速に対応可能となる。これにより、大規模な光ネットワークにおいても、高速で確実な経路計算機能を提供できるようになるという効果がある。以下、本発明の実施形態について、図面を用いて、詳細に説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。図1および図2を用いて、本発明に係る光パス計算装置について説明する。<第1の実施形態>図1を用いて、本実施形態に係る光パス計算装置を説明する。<光パス計算装置の構成>本実施形態に係る光パス計算装置1は、図1に示すように、統括制御部100と、コアプロセッサユニット200から構成されている。また、統括制御部100は、CPU110と、複数のスレッド120を備えている。統括制御部100は、光パス計算装置1全体の動作を制御する。コアプロセッサユニット200は、マルチスレッド処理が可能な多くのコアプロセッサを有しており、最適な経路計算を行う。統括制御部100には、光パス計算装置1全体の動作を制御するCPU110とパス計算リクエストを受信する複数のスレッド120が設けられている。統括制御部100は、パス計算リクエストがCPU110内のコアプロセッサ数以下の場合には、最適な経路計算を行い、パス計算リクエストがCPU110内のコアプロセッサ数を超えた場合には、超過したパス計算リクエストに対応する最適な経路計算をコアプロセッサユニット200に実行させる制御を行う。コアプロセッサユニット200は、最適な経路計算を行うための複数のコアプロセッサを有する。具体的な例としては、GPUGraphicsprocessingunitを挙げることができる。GPUは、画像処理に特化したベクトル型プロセッサであり、数段のステージを持つパイプライン処理を得意としている。また、GPUは、並列処理が可能な多数の演算ユニットを持っている。さらに、CPU110とGPUとを連携させるために、CUDAというプログラミング言語が、GPUのような特殊な並列処理プロセッサを汎用の計算に使うための、いわば並列プログラミングモデル環境の統合開発環境として用いられる。CPU110は、ユーザーが作成したプログラムをコンパイルし、並列プログラミングモデルに従ったカーネルをプログラムとして作成し、グリッドモデルで演算できるような状態にしてGPUに渡す。グリッドは、複数のブロックで構成されており、マルチスレッド構成の1つのブロックに対して1つのマルチコアがデータの処理を行う。GPU内の各コアにおいては、演算パイプラインがステージ化されている。ステージ化されたパイプラインの演算機能も複数に及ぶが、1つのパイプラインが多重構成になっている。以上、説明したように、本実施形態によれば、光ネットワークにおいてノード間の最適な経路を決定するための計算を主に、コアプロセッサユニットが行うため、多くのパス計算リクエストを受信した場合であっても、これらのリクエストを並行処理することにより、計算遅延を防止することができる。また、本実施形態における構成によれば、光パス計算装置のコストダウンや低消費電力化が期待できる。<第2の実施形態>図2を用いて、本実施形態に係る光パス計算装置を説明する。<光パス計算装置の構成>本実施形態に係る光パス計算装置2は、図2に示すように、統括制御部101と、コアプロセッサユニット200から構成されている。また、統括制御部101は、CPU111と、複数のスレッド120を備えている。統括制御部101は、最適な経路計算の処理を除く、光パス計算装置2の動作を制御する。コアプロセッサユニット200は、マルチスレッド処理が可能な多くのコアプロセッサを有しており、最適な経路計算処理を行う。統括制御部101には、最適な経路計算の処理を除く、光パス計算装置2の動作を制御するCPU111とパス計算リクエストを受信する複数のスレッド120が設けられている。CPU111は、統括制御部101が最適な経路計算の処理を除く、光パス計算装置2の動作を制御するものであるため、パーソナルコンピュータに用いられるコアプロセッサより処理能力の低いものである。コアプロセッサユニット200は、最適な経路計算を行うための複数のコアプロセッサを有する。具体的な例としては、GPUGraphicsprocessingunitを挙げることができる。GPUは、画像処理に特化したベクトル型プロセッサであり、数段のステージを持つパイプライン処理を得意としている。また、GPUは、並列処理が可能な多数の演算ユニットを持っている。さらに、CPU111とGPUとを連携させるために、CUDAというプログラミング言語が、GPUのような特殊な並列処理プロセッサを汎用の計算に使うための、いわば並列プログラミングモデル環境の統合開発環境として用いられる。CPU111は、ユーザーが作成したプログラムをコンパイルし、並列プログラミングモデルに従ったカーネルをプログラムとして作成し、グリッドモデルで演算できるような状態にしてGPUに渡す。グリッドは、複数のブロックで構成されており、マルチスレッド構成の1つのブロックに対して1つのマルチコアがデータの処理を行う。GPU内の各コアにおいては、演算パイプラインがステージ化されている。ステージ化されたパイプラインの演算機能も複数に及ぶが、1つのパイプラインが多重構成になっている。以上、説明したように、本実施形態によれば、光ネットワークにおいてノード間の最適な経路を決定するための計算をコアプロセッサユニットが行うため、多くのパス計算リクエストを受信した場合であっても、これらのリクエストを並行処理することにより、計算遅延を防止することができる。また、CPUの能力は、従来のものに比べて小さい処理能力のものですむ。さらに、本実施形態における構成によれば、光パス計算装置のコストダウンや低消費電力化が期待できる。以上、この発明の実施形態につき、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。例えば、本実施形態においては、コアプロセッサユニットとして、GPUを例示したが、多くのコアプロセッサを有し、それぞれが並行処理を行える素子であれば、これに限るものではない。