半導体チップと、前記半導体チップを封止するためのキャップ構造とから構成され、前記キャップ構造が、中空構造と、凹構造を有し、かつ前記凹構造の凹部の底面に端面を有し、前記キャップ構造を貫通する貫通電極と、前記貫通電極と電気的に接触する接合用金属と、前記凹構造の外周部に形成され、前記半導体チップと前記キャップとをシールし、且つ前記貫通電極と電気的に絶縁された凸部と、前記凸部の先端の少なくとも一部に形成された前記半導体チップとの金属的接合部と、を有することを特徴とする半導体パッケージ。前記キャップの材質が、金属的又は1S/m以上の導電率を持つ導電性材料を少なくとも一部に含む材料により構成されていることを特徴とする請求項1記載の半導体パッケージ。前記キャップの材質が、Siを少なくとも一部に含む材料により構成されていることを特徴とする請求項1又は2記載の半導体パッケージ。前記金属接合部の組成として、少なくとも一部にCuを含むことを特徴とする請求項1乃至3いずれか1項記載の半導体パッケージ。前記金属接合部のハンダバンプの直径が、前記ハンダバンプと接触する形で形成されている上下の金属面の、少なくとも一方の面積よりも小さいことを特徴とする請求項1乃至4いずれか1項記載の半導体パッケージ。半導体チップと、前記半導体チップを封止するためのキャップ構造とから構成され、前記キャップ構造が、中空構造と、凹構造を有し、かつ前記凹構造の凹部の底面に端面を有し、前記キャップ構造を貫通する貫通電極と、前記貫通電極と電気的に接触する接合用金属と、前記凹構造の外周部に形成され、前記半導体チップと前記キャップとをシールし、且つ前記貫通電極と電気的に絶縁された凸部と、前記凸部の先端の少なくとも一部に形成された前記半導体チップとの金属的接合部と、を有する半導体パッケージの製造方法であって、前記凹構造を、深堀り反応性イオンエッチングにより形成する工程と、前記貫通電極を、深堀り反応性イオンエッチングにより形成する工程と、前記貫通電極の前記凹構造側の露出面に電気的に接触する接合用金属を位置合せする工程と、前記半導体チップと前記貫通電極を接着して、電気的につなげる工程と、を含むことを特徴とする半導体パッケージの製造方法。従来の半導体高周波素子回路の実装技術における課題としては、インピーダンス整合性の改善や挿入損失の低減があり、ひいては半導体高周波素子回路をパッケージする際の歩留まりの低下や製造コスト面で問題があった。本発明の一態様の半導体パッケージは、半導体チップと、前記半導体チップを封止するためのキャップ構造とから構成され、前記キャップ構造が、凹構造を有し、かつ前記凹構造の凹部の底面に端面を有し、前記キャップ構造を貫通する貫通電極と、前記貫通電極と電気的に接触する接合用金属と、前記凹構造の外周部に形成され、前記半導体チップと前記キャップとをシールし、且つ前記貫通電極と電気的に絶縁された凸部と、前記凸部の先端の少なくとも一部に形成された前記半導体チップとの金属的接合部と、を有することを特徴とする。また、本発明の他の一態様に係り、半導体チップとキャップ構造とから構成される半導体パッケージの製造方法は、前記キャップ構造の有する凹構造を深堀り反応性イオンエッチングにより形成する工程と、前記キャップ構造の有する貫通電極を深堀り反応性イオンエッチングにより形成する工程と、前記貫通電極の前記凹構造側の露出面に電気的に接触する接合用金属を位置合せする工程と、前記半導体チップと前記貫通電極を電気的につなげる工程と、からなることを特徴とし、前記半導体パッケージは、前記半導体チップと、前記半導体チップを封止するための前記キャップ構造とから構成され、前記キャップ構造が、前記凹構造を有し、かつ前記凹構造の凹部の底面に端面を有し、前記キャップ構造を貫通する前記貫通電極と、前記貫通電極と電気的に接触する前記接合用金属と、前記凹構造の外周部に形成され、前記半導体チップと前記キャップとをシールし、且つ前記貫通電極と電気的に絶縁された凸部と、前記凸部の先端の少なくとも一部に形成された前記半導体チップとの前記金属的接合部と、を有することを特徴とする。以下、本発明の第1の実施の形態について説明する。第1の実施の形態半導体パッケージ第1の実施の形態に係る半導体パッケージ1を、図1を参照して説明する。本実施の形態においては、半導体パッケージ1は半導体チップ10の一種であるマイクロ波帯の高周波信号を処理するMMICMicrowaveMonolithicIntegratedCircuitチップと、半導体チップ10を封止するため低抵抗のシリコンキャップキャップ構造20とから構成され、さらにシリコンキャップ20が凹部21凹構造、貫通電極40、ハンダバンプ接合用金属42、半導体チップ10とシリコンキャップ20とをシールし、かつ前記貫通電極と電気的に絶縁された凸部22、及び金属電極金属的接合部23、24、25を有している。金属接合部23、25は半導体チップ10の図示しない絶縁膜の上に形成されているため、電気的には、半導体チップ10とシリコンキャップ20とを接地する役割を担っている。また、シリコンキャップ20に形成された凹部21の最外周部にある凸部22の先端の金属電極23は、接地の役割を担うと同時に半導体チップ10を外部環境からシールして密閉する役割を担っている。従って、金属電極23は、図1の半導体パッケージ1が他のチップとともにウェハ上に再構築される際に保護膜として用いられる樹脂を塗布する際に、液状の樹脂がパッケージ内へ侵入するのを防ぐことにより、高誘電率の樹脂による弊害、すなわち信号のロス、インピーダンス整合への悪影響、及びパルス信号のパルス幅の増大等を抑制することができる。また、シリコンキャップ20は高さ50μm程度の中空構造31を有し、その中空部分の誘電率は基本的に大気と同じく低い。このため、本実施の形態のように半導体チップ10がマイクロ波帯の高周波信号を処理するMMICチップの場合、後述するように挿入損失PowerLossを抑制できる。さらに貫通電極40、ハンダバンプ42、金属電極24は、信号線を構成しており、この信号線が低抵抗の凹部21と金属電極23、25で囲まれているため、同軸ケーブルと類似の構造となり、結果としてインピーダンスマッチングの点でも極めて有利となる。図1には示さないが、貫通電極40と低抵抗のシリコンキャップ20の界面および電極パッド41と低抵抗のシリコンキャップ20の界面には後述する熱酸化膜が形成されていることにより、貫通電極40と低抵抗のシリコンキャップ20は電気的に絶縁されている。また、シリコンキャップ20キャップ構造の主要部の厚みは、100μmから400μmであり、電気的には金属的伝導特性を有するか又は1S/m以上の導電率を持つことが望ましい。金属電極23、24、25はTi等のバリアメタルとともに銅から構成される。ハンダバンプ42は、後述するフリップチップボンディングの際の150°Cから200°C程度の熱処理の際にハンダバンプ42が一旦溶け冷却時に固まる際にキャップ構造20と半導体チップ10との間に引張り応力を生じさせる。この接合用ハンダ42に引張り応力が生じると、キャップ構造20と半導体チップ10とを密着させ、これら両者間のすきまをシールする。ハンダバンプ42の材料としては、表1に示すようなハンダ材料とこれに対応する接合条件を用いる。図2に、本実施の形態に係る半導体パッケージ1の入出力端子間端子41-端子42の高周波信号の挿入損失に関する評価結果Aを示す。また、図2には、同じ材質の1S/mの導電率を有するシリコンキャップを有する従来例に係る半導体パッケージ1’に対する挿入損失の評価結果Bも比較例として示している。Cuの貫通電極の径はいずれも20μmφである。また、ハンダバンプは表1に示すSn-Ag-Cu合金を用いている。周波数はXバンドを中心とするGHz帯である。挿入損失PowerLossは、本実施の形態に係る半導体パッケージ1の方が比較例に比べて、著しく低い値を示している。比較例の半導体パッケージ1’には、貫通電極のみで凹部21は付与されていない、すなわち信号線に同軸ケーブルに類似の構造は付与されていない。一方、既に述べたように、半導体パッケージ1には、信号線である貫通電極周辺に凹部21が付与されていることから、同軸ケーブルと類似の構造としたことによる効果が確認されたと言える。また、貫通電極のみの比較例に比べて、本実施の形態に係る半導体パッケージ1の方がインピーダンスマッチングも容易であった。図3には、凹部21を有するキャップとして、金属のCuを用いたCuキャップの場合C、及び1S/m程度の導電性を有する導電性樹脂を用いた樹脂キャップの場合Dの挿入損失PowerLossを示す。Cuキャップは低抵抗シリコンキャップの場合とほぼ同様に低い挿入損失を示す。一方、導電性樹脂キャップも図2の比較例よりも低い挿入損失を示し、凹部21を形成したことによる同軸ケーブル類似の構造がキャップの導電性に勝るとも劣らず挿入損失の低下に寄与していることが分かる。以上述べたように、本実施の形態に係る半導体パッケージによれば、半導体パッケージのキャップ構造に凹部凹構造を有するキャップ構造を設けることで、挿入損失やインピーダンス整合性等の電気的特性の劣化を抑制できる。第2の実施の形態以下、本発明の第2の実施の形態について説明する。半導体パッケージの製造方法1低抵抗シリコンキャップの製造工程:次に、第2の実施の形態の半導体パッケージの製造方法について、図4-1から図4-5を用いて説明する。図4-1から図4-4は、図1における半導体パッケージ1の主な製造工程を示す図である。図4-1aに示すように、まず、図1に示すキャップ構造20を形成するための低抵抗シリコン基板27を用意し、洗浄する。次に、キャップ構造20の中空部分31図1をD-RIE深堀反応性イオンエッチング、Deep-ReactiveIonEtchingにより形成するために、図4-1に示すように、レジスト50を塗布後、リソグラフィーにより、中空部分31に対応する窓32をエッチングする。ここで、D-RIEは、SF6C4F8系のガスを交互にマスフローコントローラからプロセスチェンバーに流しながら低抵抗シリコン基板27をプラズマエッチングする、いわゆるボッシュ法によっている。レジスト除去後、図4-1に示すように、D-RIEによりエッチングし、低抵抗シリコン基板27を深掘りする。D-RIEの後、レジスト50を除去すると、図4-1dに示すように、図1のキャップ構造20の中空部分31が形成された低抵抗シリコン基板27が得られる。次に、図4-1eに示すように、再度レジスト51を塗布し、リソグラフィーにより、図1に示す凹部21に対応する箇所のレジストを除去する。そして、図4-2fに示すように、図1の凹部21を形成するためD-RIEにより再度深掘りエッチングを行う。この深掘りエッチングの後、レジスト51を除去すると、図4-2gに示すように、この低抵抗シリコン基板27には、中空部分31と凹部29凹構造が形成される。凹部29の深さは、ウェファの厚みに対して、機械的強度の保持のためには充分に浅くしなければならないが、後のハンダバンプによる接合工程におけるハンダのサイズとの相関関係を考慮し、本実施の形態では、約50~100μmの範囲とするのが妥当である。次に、図1に示す貫通電極40用の貫通孔を形成するため、図4-2hに示すように再度レジスト52を塗布し、リソグラフィーを行い、凹部21の中央部のレジスト52を除去し、窓45を開ける。次に、図4-2iに示すように、再度D-RIEにより、貫通孔を形成するため、深掘りエッチングを行う。これにより、図4-2jに示すように、レジスト、及び図示しないフッ化物パシベーション膜を除去すると、貫通電極40用の貫通孔26が形成される。次に、図4-3kに示すように、貫通孔26を形成後、更に貫通電極と低抵抗シリコンキャップとの間の絶縁性を高めるため、水蒸気酸化型の熱酸化炉により、厚さ約1μmの熱酸化膜45を低抵抗シリコン基板27に形成する。次に、図4-3lに示すように、図1に示すシリコンキャップ20と半導体チップ10との接合時における凸部分22と半導体チップ10との電気的接触を図るため、凸部22表面の熱酸化膜をCMP処理により除去する。CMP処理後、図4-3mに示すように、低抵抗シリコン基板27全面に再度レジスト53を塗布し、リソグラフィーにより貫通孔26上のレジスト53を除去し窓48を開ける。次いで、スパッタ法により、図4-3nに示す如く、低抵抗シリコン基板27全面にシード層47を形成する。シード層47は貫通孔26内部にCuからなる貫通電極を電解メッキにより埋め込み形成するための層であり、Ti、Cuの順で、膜厚100nmずつをスパッタ法により成膜する。低抵抗シリコン基板27に形成した貫通孔26の内部では、シード層の厚みはレジスト53上のシード層の厚みの1/2~1/10に低下するが、その後のCu電極をメッキするためのシード層としては、充分にその役割を果たす膜厚となっている。シード層47形成後レジストを除去すると、図4-3oに示すように、シード層47は貫通孔26の内壁にのみ付着した状態となる。この様にして形成したシリコンキャップ構造に、貫通電極をCu電解メッキにより形成する。メッキには、硫酸銅溶液を用いた電解メッキにより、Cu層を約100μmの厚みで形成し、基板27表面の不要なCu層は、図示はしないが、CMP処理、及びリソグラフィーとエッチング工程を経て除去される。ここで、貫通電極の構造的制御として、貫通孔最上層部の径を、内部より若干大きくしておくことが好ましい。これは、貫通電極部の最上層の開口部付近で、電解メッキ層が開口部を閉鎖する様に形成され、更に内部へのメッキ充填が不可能になってしまうことを防止するためであって、貫通電極の深さが深い場合でも、深さ方向全体にわたって良好な電極を形成することを可能にするためである。貫通電極40を形成後の低抵抗シリコン基板27を図4-4pに示す。このようにして、貫通孔26内にCu電極40を形成した後、図4-4qに示すように、凹部29内の中心部にあるCu貫通電極40表面に図示しないバリアメタル層を形成し、このバリアメタル層表面に低融点ハンダ材料からなるハンダバンプ42を形成する。バリアメタル層は、シリコンキャップ20のCu貫通電極40の表裏露出面がフリップチップボンディングの際の昇温による酸化を防止するためのものである。すなわち、ハンダバンプ42形成前にNiを電解メッキまたは無電解メッキによりCu貫通電極40の表裏露出面に約1μmの厚さを形成し、更にその上にAuをフラッシュメッキにより0.1μm形成することによりバリアメタルを形成する。ハンダバンプ42は、本工程では、凹部21の深さが10μmオーダーなので、フィルムマスクでハンダ印刷することができ、ハンダバンプ42を印刷という低コストの工程で形成することが可能である。なお、ハンダバンプ42を半導体チップ10側に予め付着させてフリップチップボンディングを行ってもよい。そして、予め3つの金属電極23、24、25が付与された半導体チップ10を、金属電極24にハンダバンプ42が接触するようにシリコンキャップ20に重ねる。ここで、金属電極23と凸部22との間に導電性シール剤を使うことにより、半導体チップ10とシリコンキャップ20のシールをより確実にしてもよい。ハンダバンプ42として、一例として、Sn-Ag-Cu系の低融点ハンダを用いた場合、図示しないリフロー炉による工程を経て、図示しないマウンターにより、半導体チップ10とシリコンキャップ20の位置合せを行った後、150°C~200°Cの温度範囲で接着する。この接着は、ハンダバンプ42が高温で溶融し、温度の低下とともに再度固化して、さらに収縮することにより、半導体チップ10とシリコンキャップ20の間に引張り応力を生じさせることによる。他に接合用として用いるメタル層の選択肢として、表1に示すように、AuとAu-Sn共晶合金、AuとSn-Ag-Cu系ハンダ、Au-Auの直接接合、導電性高分子と金属よる接合、またシリコンキャップ20と半導体チップ10のパッド間接合、等により一般的に形成可能である。また、上記のプロセスは、他の導電性材質のキャップを用いた場合でも、同様のプロセス技術を用いて実施可能である。最後に、図4-4sに示すように、半導体チップ10とシリコンキャップ20がボンディングされた半導体パッケージ1が得られる。ハンダバンプによるシリコンキャップとMMICとの接合次に、シリコンキャップ20と半導体チップ10との間をシールするため、熱処理後にハンダ接合部分に引っ張り応力を生じさせるべく、図5a~dに示すように、半導体チップ10の側のパッド面積を、対向するハンダバンプ42側に露出する貫通電極40の面積よりも大きくとることが望ましい。先ず、図5aに示すように半導体チップ10のパッド24を形成後、図5bに示すように、このパッドの酸化を防ぐために、バリアメタル層29として、Au0.1μm/Pt0.2μm/Ti0.1μmを形成する。次に、図5cに示すように、貫通電極40の凹部21側の露出表面に、例えばSn-Ag-Cu系のハンダバンプ42を形成したシリコンキャップ20を半導体チップ10側の電極パッドの位置に合わせて接触させ、250°C程度に加熱して、このSn-Ag-Cu系のハンダバンプ42を溶融状態にして、より面積の大きい半導体チップ10側のパッドへフローさせる。このとき、図5dに示すように、溶融したハンダバンプ42は半導体チップ10側のパッドへ拡がったところで、温度を下げるとハンダバンプ42は固まって、シリコンキャップ20と半導体チップ10が接着する。一度溶融したハンダバンプ42は、冷却の過程で体積が収縮することによって、シリコンキャップ20と半導体チップ10との間に引張り応力を生じさせる。これによって、半導体チップ10はシリコンキャップ20により外部からシールされる。その後、半導体チップ10を、後述するように、シリコンウェハ上にウェハレベルで展開する場合に、保護層として最終的に樹脂をウェハ全面に塗布することとなるが、凸部21先端の金属層28、29でシールされているため、樹脂がシリコンキャップ20の内部に侵入するのを確実に阻止することができる。すなわち、凸部21によるシールは、誘電率の高い保護層としての樹脂と高周波信号の伝送線であるハンダバンプ42とが接触することを防ぐ役割も果たし、挿入損失の低減とインピーダンスマッチングに寄与する。表2に、ハンダバンプの材質およびシリコンキャップ側の電極の径/MMIC側のバリアメタルの径の一例を示す。これらの例について、挿入損失を測定したところ、図6に示すように、E、F、Gのいずれも良好な挿入損失特性を示した。大型ウェハへの再構築最終的に、半導体チップ10MMICは、図7に示すように、キャップ構造を複数有するシリコンウェハ100上へと再構築される。シリコンウェハ100には、キャップ構造が周期的に形成され、各キャップ領域へMMICが位置合せされて配置され、上述したようにボンディングされる。ボンディングされた後、ウェハ表面全体に、MMICの保護膜として、樹脂を塗布する。図7では、半導体チップ10MMICの入出力端子用パッドは、Siウェハの裏面に形成されている。また、樹脂としては、エポキシ樹脂、ポリイミド樹脂、フッ素系樹脂、等の低誘電率樹脂を用いることが望ましい。前述したように、ウェハ表面に樹脂を塗布しても、本発明に係るシリコンキャップにより、半導体チップ10MMICへの樹脂の侵入が阻止されるため、挿入損失の増大を防ぐことができ、またインピーダンスマッチングへの影響も軽減できる。樹脂の保護膜を形成後、ダイシングにより、半導体パッケージ1が量産される。本実施の形態に係る半導体パッケージの製造方法によれば、小型の半導体パッケージを半導体プロセスにより作製することができるので、全体として簡便でスループットが高く、半導体パッケージの設計コストと実装コストの低減が可能となる。本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。本発明の実施の形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施の形態も本発明の技術的範囲に含まれる。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。