"光電変換素子と該光電変換素子の電荷に応じた信号を列信号線に出力する増幅MOSトランジスタとを含む画素が配された画素領域と、前記画素の駆動もしくは前記列信号線に出力された信号を処理する回路を含む周辺回路領域とが、半導体基板に配された固体撮像素子であって、前記増幅MOSトランジスタのソース領域の抵抗は、前記増幅MOSトランジスタのドレイン領域の抵抗よりも低いことを特徴とする固体撮像素子。前記増幅MOSトランジスタの前記ソース領域の不純物濃度は、前記増幅MOSトランジスタの前記ドレイン領域の不純物濃度よりも高いことを特徴とする請求項1に記載の固体撮像素子。前記増幅MOSトランジスタのチャネル領域と前記ソース領域が接している部分の長さは、前記増幅MOSトランジスタの前記チャネル領域と前記ドレイン領域とが接している部分の長さより長いことを特徴とする請求項1に記載の固体撮像素子。前記周辺回路領域には、前記回路の一部を構成する周辺MOSトランジスタが配され、前記周辺MOSトランジスタのソース領域及びドレイン領域のそれぞれは、コンタクトプラグと接触した接触領域と、前記接触領域よりもチャネルに近い中間領域と、前記中間領域よりもチャネルに近い領域を含み、前記中間領域の不純物濃度は、前記中間領域よりチャネルに近い領域の不純物濃度よりも高く、前記増幅MOSトランジスタの前記ソース領域及び前記ドレイン領域の不純物濃度は、前記中間領域の不純物濃度より低いことを特徴とする請求項1乃至請求項3のいずれか一項に記載の固体撮像素子。前記周辺回路領域には、前記回路の一部を構成する周辺MOSトランジスタが配され、前記周辺MOSトランジスタのソース領域及びドレイン領域のそれぞれは、コンタクトプラグと接触した接触領域と、前記接触領域よりもチャネルに近い中間領域と、前記中間領域よりもチャネルに近い領域を含み、前記中間領域の不純物濃度は、前記中間領域よりチャネルに近い前記領域の不純物濃度よりも高く、前記増幅MOSトランジスタの前記ドレイン領域の不純物濃度は、前記中間領域の不純物濃度より低いことを特徴とする請求項1乃至請求項3のいずれか一項に記載の固体撮像素子。光電変換素子と該光電変換素子の電荷に応じた信号を列信号線に出力する増幅MOSトランジスタとを含む画素が配された画素領域と、前記画素を駆動する回路もしくは前記列信号線に出力された信号を処理する回路を含む周辺回路領域とが、半導体基板に配された固体撮像素子であって、前記増幅MOSトランジスタのソース領域の不純物濃度は、前記増幅MOSトランジスタのドレイン領域の不純物濃度よりも高いことを特徴とする固体撮像素子。光電変換素子と該光電変換素子の電荷に応じた信号を列信号線に出力する増幅MOSトランジスタとを含む画素が配された画素領域と、前記画素の駆動もしくは前記列信号線に出力された信号を処理する回路を含む周辺回路領域とが、半導体基板に配された固体撮像素子であって、前記増幅MOSトランジスタのチャネル領域とソース領域が接している部分の長さは、前記増幅MOSトランジスタの前記チャネル領域とドレイン領域とが接している部分の長さより長いことを特徴とする固体撮像素子。光電変換素子と該光電変換素子の電荷に応じた信号を列信号線に出力する増幅MOSトランジスタとを含む画素が配された画素領域と、前記画素の駆動もしくは前記列信号線に出力された信号を処理する回路を含む周辺回路領域とが、半導体基板に配された固体撮像素子の製造方法であって、前記製造方法は、前記増幅MOSトランジスタのゲート電極を形成するゲート電極形成工程と、前記ゲート電極をマスクとし、前記半導体基板の前記増幅MOSトランジスタのソースを形成すべきソース形成領域及びドレインを形成すべきドレイン形成領域に不純物を注入する第1注入工程と、前記増幅MOSトランジスタの前記ソース形成領域及び前記ドレイン形成領域のうち前記ソース形成領域に対して選択的に不純物を注入する第2注入工程と、を含むことを特徴とする固体撮像素子の製造方法。前記ゲート電極形成工程では、前記増幅MOSトランジスタのゲート電極と、前記周辺回路領域に含まれる周辺MOSトランジスタのゲート電極とを形成し、前記第1注入工程では、前記増幅MOSトランジスタ及び前記周辺MOSトランジスタの前記ゲート電極をマスクとし、前記半導体基板のソースを形成すべきソース形成領域及びドレインを形成すべきドレイン形成領域に不純物を注入し、前記製造方法は、前記第2注入工程の後に、前記画素領域及び前記周辺回路領域に絶縁膜を形成する工程と、前記周辺MOSトランジスタの前記ゲート電極の側壁に前記絶縁膜の一部が残るように、前記周辺回路領域に形成された前記絶縁膜のうち前記周辺MOSトランジスタのソース及びドレインに対応した部分を除去する除去工程と、前記除去工程の後に、前記絶縁膜をマスクとして前記半導体基板に不純物を注入する第3注入工程を更に含むことを特徴とする請求項8に記載の固体撮像素子の製造方法。前記画素領域及び前記周辺回路領域に絶縁膜を形成する工程と、前記絶縁膜のうち、前記増幅MOSトランジスタのソース領域に対応した領域及びドレイン領域に対応した領域の少なくとも一方に、コンタクトプラグを形成するためのコンタクトホールを開口する工程と、前記コンタクトホールを通して前記半導体基板に不純物を注入する工程と、前記コンタクトホールに導電体を形成して、前記コンタクトプラグを形成する工程を更に含むことを特徴とする請求項8に記載の固体撮像素子の製造方法。請求項1乃至7のいずれか1項に記載の固体撮像素子と、該固体撮像素子へ光を結像する光学系と、該固体撮像素子からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。固体撮像素子は近年、感度やダイナミックレンジ等の光電変換特性を維持又は向上しつつ、画素の微細化、高画素数化が要求されている。この要求を実現するためには、画素領域の素子の駆動電圧を低減すること、および、光電変換素子面積の縮小を抑えつつ画素領域の光電変換素子以外の領域を微細化することが有効である。しかし、画素領域に配された光電変換素子の信号電荷に基づく信号を読み出すためのMOSトランジスタを微細化することによって、MOSトランジスタの駆動能力が低下し得る。特に、ホットキャリアの影響を低減するために、画素領域のMOSトランジスタのソースドレイン領域の不純物濃度を低くするとMOSトランジスタのソース抵抗が増大する。このため、MOSトランジスタの駆動能力が上がらず、高速読み出し動作には不利となる。本発明の目的は、ノイズの低減と画素領域の増幅MOSトランジスタの駆動能力の向上に有利な技術を提供することである。本発明の固体撮像素子は、光電変換素子と該光電変換素子の電荷に応じた信号を列信号線に出力する増幅MOSトランジスタとを含む画素が配された画素領域と、前記画素の駆動もしくは前記列信号線に出力された信号を処理する回路を含む周辺回路領域とが、半導体基板に配された固体撮像素子であって、前記増幅MOSトランジスタのソース領域の抵抗は、前記増幅MOSトランジスタのドレイン領域の抵抗よりも低いことを特徴とする。本発明によれば、ノイズの低減と画素領域の増幅MOSトランジスタの駆動能力の向上を実現できる。次に、添付図面を参照して本発明を実施するための形態を例示的に説明する。なお、本発明は各実施形態に限定されるものではなく、発明の主旨を超えない範囲で、組み合わせ、変更可能である。また各実施形態においては特定のMOSトランジスタを例にあげて説明しているが、各領域に配される全てのMOSトランジスタに各実施形態の構造を適用することも可能である。第1の実施形態図1に固体撮像素子の平面配置図を示す。111が画素領域である。固体撮像素子がリニアセンサとして構成される場合は、複数の画素が一次元状に画素領域に配列される。また、固体撮像素子がイメージセンサとして構成される場合は、複数の画素が二次元状に、即ち複数行、複数列を構成するように配列される。画素とは、1つの光電変換素子及びこの光電変換素子から列信号線へ信号を出力するための素子からなる素子集合体の最小単位である。素子集合体に含まれ得る構成としては、例えば、転送部、増幅部、リセット部がある。転送部は光電変換素子からフローティングディフュージョン部へ電荷を転送する転送用MOSトランジスタを含む。増幅部はフローティングディフュージョン部で電圧に変換された信号を出力する増幅MOSトランジスタを含む。リセット部はフローティングディフュージョン部の電圧をリセット電圧にリセットするリセット用MOSトランジスタを含む。隣接する画素において、増幅部、リセット部を共有することも可能であるが、この場合にも画素は1つの光電変換素子の信号を読み出すための素子集合体の最小単位として定義づけられる。112は画素領域111から読み出された信号を増幅する回路を含む信号処理回路である。信号処理回路112は、増幅回路の他、例えば画素で発生したノイズをCDSCorrelatedDoubleSampling処理により除去する回路を含んでも良い。信号処理回路112には、単に複数列から並列に読み出される信号をシリアルな信号に変換するための回路を含んでも良い。113は画素領域111に配された各画素を駆動するための垂直シフトレジスタである。114は信号処理回路112を駆動するための水平シフトレジスタである。固体撮像素子においてAD変換を行なう場合には、AD変換回路が固体撮像素子に含まれても良い。信号処理回路112、垂直シフトレジスタ113、水平シフトレジスタ114は周辺回路領域に配置された回路である。図4は、画素領域111に配列される1つの画素の一例を示している。画素は、例えば光電変換素子1と、転送MOSトランジスタ転送部2とリセットMOSトランジスタリセット部4と増幅MOSトランジスタ増幅部5とを含んでいる。画素はリセットMOSトランジスタ4のドレインに供給される電圧により選択されうる。この選択は垂直シフトレジスタによってなされる。光電変換素子1は、例えばフォトダイオードであり、入射光を光電変換により電荷に変換し蓄積する。転送MOSトランジスタ2は光電変換素子1に蓄積された電荷を増幅MOSトランジスタの入力部であるフローティングディフュージョン浮遊拡散領域:FD3に転送する。増幅MOSトランジスタ5、定電流源6、電源7、列信号線8によりソースフォロワ回路が構成されうる。増幅MOSトランジスタ5はソースフォロワ動作によりフローティングディフュージョン3の電位を列信号線8に出力しうる。このようなソースフォロワ動作により電荷は増幅され、出力される。この例では、リセットMOSトランジスタ4のドレイン電圧により読み出す対象画素の選択動作を行なっているが、選択用MOSトランジスタを設けて、これにより選択を行なってもよい。選択用MOSトランジスタは増幅MOSトランジスタ5のソースと列信号線8との間の電気的経路に配される。あるいは、選択用MOSトランジスタは増幅トランジスタ5のドレインと電源7との間の電気的経路に配される。本発明の理解のために、画素領域のMOSトランジスタのソース領域、ドレイン領域の不純物濃度を周辺回路領域のそれよりも下げ、且つ周辺MOSトランジスタをLDD構造とした固体撮像素子について説明する。図8は固体撮像素子の模式的断面図である。固体撮像素子は画素領域101と周辺回路領域102を含んでいる。画素領域101は光電変換素子からの信号を読み出すための増幅MOSトランジスタ909を含む。周辺回路領域102は例えば、信号処理回路112、垂直シフトレジスタ113、水平シフトレジスタ114信号のいずれかの回路を構成するMOSトランジスタ910を含む。周辺MOSトランジスタ910のソースドレイン領域にはLDD構造が採用されている。LDD構造は、半導体領域916よりもチャネルに近い中間領域にMOSトランジスタの駆動能力が損なわれない程度に不純物濃度が高い、半導体領域911が形成される。さらに、半導体領域911より不純物濃度が低く中間領域よりチャネルに近い半導体領域914を含む。半導体領域914はサイドスペーサ913下に形成されホットキャリアに対する電界緩和層となる。さらに、コンタクトホール915下には低抵抗とオーミック性を示す半導体領域916が形成されている。半導体領域916の不純物濃度は、半導体領域911より高い。画素領域に配されたMOSトランジスタ909のソース領域、ドレイン領域はシングルドレイン構造になっている。画素領域101に配されたMOSトランジスタ909のソース領域及びドレイン領域の不純物濃度は、周辺MOSトランジスタ910の半導体領域911の不純物濃度よりも低く、ホットキャリアを引き起こさないように電界緩和層として働く。微細化等の目的で電界を緩和する必要のある画素領域では電界緩和層を広く形成する必要がある。また、ゲート側壁にサイドスペーサを形成する際のエッチングダメージを考慮すると、画素領域においてはLDD構造を採用しないことが有利である。一方、電界緩和層が広い場合、または不純物濃度が低すぎる場合には、トランジスタの寄生抵抗直列抵抗が増大し、トランジスタの駆動能力を大きく損なう結果となる。したがって、特に駆動能力が重要となる増幅MOSトランジスタのソース領域の抵抗は低く抑えられることが望ましい。本発明の実施形態では、固体撮像素子の微細化と増幅MOSトランジスタの駆動能力の向上を両立させるために、増幅MOSトランジスタのソース領域とドレイン領域の構造を互いに変えている。具体的には画素領域に配された増幅MOSトランジスタのソース領域の抵抗を、ドレイン領域の抵抗よりも低くしている。これは、例えば、増幅MOSトランジスタのソースの不純物濃度を増幅MOSトランジスタのドレインの不純物濃度よりも高くすることによってなされうる。図2を参照して増幅MOSトランジスタのソース領域とドレイン領域の不純物濃度の関係を説明する。図2aが画素領域に配される増幅MOSトランジスタの平面図、図2bがA-A ́における断面図である。増幅MOSトランジスタはゲート電極2001、ソース領域2002、ドレイン領域2003、コンタクトプラグの接続領域第1の領域2004を含む。コンタクトプラグの接続領域2004は、ソース領域2002及びドレイン領域2003のそれぞれに対応して配される。コンタクトプラグの接続領域2004が、ソース領域2002もしくはドレイン領域2003のいずれか一方のみに配される場合もある。コンタクトプラグの接続領域2004は、ソース領域及びドレイン領域に対応するそれぞれのコンタクトプラグの接続領域2004が、互いに同程度の不純物濃度であってもよい。ソース領域2002はチャネル領域2007と接続領域2004との間に配された半導体領域第2の領域2005を含む。ドレイン領域2003はチャネル領域2007と接続領域2004の間に配された半導体領域第3の領域2006を含む。この半導体領域2005は半導体領域2006よりも不純物濃度は高い。このようにソース領域の不純物濃度をドレイン領域の不純物濃度より高くすることにより、画素領域に配された増幅MOSトランジスタの駆動能力を向上することが可能となる。また、画素領域に配されたMOSトランジスタのホットキャリアを低減することが可能となる。更に、画素領域においては、LDD構造を採用しないことによりサイドスペーサ形成工程が不要である。この結果、LDD構造を形成するエッチング工程によるダメージを受けない。図5は本実施例の固体撮像素子の画素領域101及び周辺領域102の模式的断面図である。図5の画素領域101には光電変換素子1、転送MOSトランジスタ2、増幅MOSトランジスタ5の断面構造が示されている。周辺回路領域102には、信号処理回路112、垂直シフトレジスタ113、水平シフトレジスタ114のいずれかの回路を構成するMOSトランジスタが示されている。図5に示す固体撮像素子は半導体基板38に構成される。半導体基板38にはn型またはp型のウェル39が形成され、さらにウェル39中に光電変換素子1、MOSトランジスタとなる半導体領域が形成される。図5の画素領域101において、光電変換素子1を構成する第1導電型の半導体領域33は、光電変換素子1に蓄積される電荷が電子である場合にはn型である。転送MOSトランジスタ2はゲート電極31、ソースとして機能する半導体領域33、ドレインとして機能する半導体領域3を有する。半導体領域33は、転送MOSトランジスタ2のソース領域と光電変換素子1を構成する半導体領域と共通である。半導体領域3は不図示のリセットMOSトランジスタのソースとフローティングディフュージョンFD3とを構成する半導体領域と共通である。増幅MOSトランジスタ5はゲート電極32、ドレインとして機能する半導体領域34a、ソースとして機能する半導体領域34bを有する。半導体領域34aに画素選択用の基準電圧を与えることができる。半導体基板の表面の上にはシリコン窒化膜36a、シリコン酸化膜37aが順に積層されている。シリコン窒化膜36aとシリコン酸化膜37aは絶縁膜を構成する。シリコン窒化膜36aおよびシリコン酸化膜37aで構成される絶縁膜は、画素領域101のコンタクト底部をのぞく全ての領域を覆っている。さらに、シリコン窒化膜36aとシリコン酸化膜37aにより光電変換素子の表面での反射を低減する反射防止膜を構成することができる。この絶縁膜はシリコン窒化膜、シリコン酸化膜の組み合わせに限らない。コンタクトプラグ41a等の導電体が半導体領域に接触している。FD3は増幅MOSトランジスタのゲート電極に不図示の電極を通して接続されており、半導体領域34aも不図示の増幅用基準電圧配線に電極を通して接続されている。図5の周辺回路領域102において、LDD構造のMOSトランジスタ42のソース領域又はドレイン領域となる半導体領域43の不純物濃度は、電界緩和層となる半導体領域44より高不純物濃度である。ゲート電極42の側面にサイドスペーサを構成するシリコン窒化膜36bおよびシリコン酸化膜37bが形成されている。画素領域101のシリコン窒化膜36aおよびシリコン酸化膜37aと、周辺回路領域102のサイドスペーサとなるシリコン窒化膜36bおよびシリコン酸化膜37bとを同じ工程で形成することにより製造コストを低く抑えることができる。また、画素領域のシリコン窒化膜36aおよびシリコン酸化膜37aは、周辺回路領域102の高不純物濃度の半導体領域43をイオン注入により形成する際のマスクとして用いることができる。あらためてマスクを設ける必要がないから、製造コストを低く抑えることができる。画素領域101において、増幅MOSトランジスタ5はシングルドレイン構造であり、ドレイン領域34aはソース領域34bより低不純物濃度の半導体領域で構成される。このため、ドレイン領域に高不純物濃度の半導体領域を含むLDD構造と比べ、ホットキャリアによるトランジスタ特性の劣化を低く抑えることができる。このように、画素領域101において、増幅MOSトランジスタのソース領域34bを増幅MOSトランジスタのドレイン領域34aよりも高不純物濃度の半導体領域で構成することにより、ドレイン領域34aよりもソース領域34bの抵抗を低くできる。ドレイン領域側に比べ、高い電界がかからないソース領域はホットキャリアの影響を考慮する必要がない。シングルドレイン構造はゲート側壁にサイドスペーサを形成するLDD構造と比べ、微細化に向いていており、サイドスペーサ形成時のエッチングダメージによる暗電流などのノイズを低減することもできる。画素領域101に配されたMOSトランジスタの半導体領域3、34a、34bにおいて、コンタクトプラグ41aの底部に接触する接触領域は金属配線による電気的な接続が可能な不純物濃度を確保する必要がある。これは、コンタクトホール開口部を通して不純物を注入することにより不純物濃度を確保するとよい。また、画素領域101のシリコン窒化膜36aは、BPSGBoronPhosphorusSiliconGlassなどの層間絶縁膜40にコンタクトホールを開口する異方性ドライエッチングの際のエッチングストッパとして用いてもよい。異方性ドライエッチングをした後に、シリコン窒化膜36aとシリコン酸化膜37aに対して選択性を有するエッチング条件で異方性エッチングをしてコンタクトホールを完成させる。この方法によれば層間絶縁膜のエッチングの際に、コンタクトホールが位置合わせズレにより素子分離領域上へ乗り上げた場合でも、コンタクトプラグ41aが素子分離領域や側面のウェル39に接触することが無い。このため、半導体領域3、34a、34bとウェル39間のリーク電流を抑制できる。したがって、コンタクトプラグと素子分離領域との距離を短くすることができ、素子の微細化が可能となる。また、シリコン窒化膜36a、36bは、水素分子を多量に含む膜を用いることができる。この場合には、シリコン窒化膜を形成した後に350°C以上の熱処理を施すことにより半導体基板に水素が拡散しダングリングボンドの終端化効果が得られる。このようなシリコン窒化膜はプラズマCVD法で形成することにより得ることができる。続いて、図6a~fを参照しながら固体撮像素子の製造方法を説明する。まず、図6aに示すように、シリコンなどの半導体基板38に第1導電型n型のウェル不図示と第2導電型p型のウェル39を形成する。次にSTIShallowTrenchIsolation法、選択酸化法などにより素子分離領域41を形成する。尚、説明のため図6a~図6fでは画素領域101と周辺回路領域102を、隣接させて描いている。続いて、図6bに示すように、半導体基板38のウェル39に画素領域のMOSトランジスタ及び周辺領域のMOSトランジスタのゲート電極31、32、42をポリシリコンにより形成する。このゲート電極形成工程後、n型不純物を導入して光電変換素子を構成するフォトダイオードのn型半導体領域蓄積領域33を形成する。次に、p型不純物を導入してフォトダイオードを埋め込み構造とするためにp型半導体領域35をn型半導体領域33の表面に形成する。そして、ゲート電極31、32、42をマスクにしたイオン注入第1注入工程によりn型不純物を導入する。ゲート電極側面のソース形成領域ソース領域となる部分及びドレイン形成領域ドレイン領域となる部分に、ゲート電極に自己整合したソース領域、ドレイン領域となる半導体領域3、34a、34b、44を形成する。さらに、図6cのように増幅MOSトランジスタのソース領域を露出させる開口を有するレジスト50を画素領域と周辺回路領域の上に形成する。次に、増幅MOSトランジスタのソース領域34bに、ゲート電極32をマスクにして選択的にイオン注入第2注入工程することによりn型不純物を導入する。この結果、増幅MOSトランジスタ5のドレイン領域34aの不純物濃度に比べて、ソース領域34bの不純物濃度を高くすることができる。そして、素子分離領域、ゲート電極を除く半導体基板表層に、薄いシリコン酸化膜30bを形成する。薄いポリシリコン酸化膜は、ポリシリコンゲート電極を形成するために異方性ドライエッチングを施したときに形成される半導体基板表層のゲート酸化膜を残存させることによって形成してもよい。もしくは、シリコン窒化膜36を堆積する前に熱酸化して薄いポリシリコン膜を形成してもよい。または、シリコン酸化膜を堆積させて薄いポリシリコン膜を形成してもよい。そして、図6dに示すように、半導体基板の表面にシリコン窒化膜36を形成し、その上にシリコン酸化膜37を形成する。このシリコン窒化膜36、シリコン酸化膜37は画素領域101、周辺回路領域102を覆う絶縁膜となる。次に画素領域上にレジスト51を形成しておき、周辺回路領域102のゲート電極42の側面のシリコン窒化膜36およびシリコン酸化膜37の一部を残してエッチバックする。こうして、図6eに示すように、周辺回路領域102のゲート電極42の側壁にシリコン窒化膜36bおよびシリコン酸化膜37bからなるサイドスペーサを形成する。そして、周辺回路領域102のゲート電極42とサイドスペーサをマスクとしてn型不純物を導入第3注入工程する。これによりサイドスペーサ側面に自己整合したソース領域、ドレイン領域を半導体領域44より高不純物濃度の半導体領域43にできる。このとき画素領域101は、全面に残存するシリコン窒化膜36およびシリコン酸化膜37をマスクとして利用してもよい。この場合にはあらためてマスクをする必要がないために製造コストが抑えられる。こうして、図6eに示したような構造が得られる。次に、図6fに示すように、BPSGなどの層間絶縁膜40を画素領域101、周辺回路領域102全体を覆うように成膜する。さらに、コンタクトホール41a、41bを異方性ドライエッチングにより層間絶縁膜40に開口する。その際に画素領域のシリコン窒化膜36aをエッチングストッパに用いることにより画素領域101のコンタクト底部が接触する接触領域が半導体基板上に自己整合したコンタクトホールが形成される。そして、コンタクトホール41a、41bの中に導電体を充填してコンタクトプラグを形成する。こうして、図6fに示す構造が得られる。シリコン酸化膜を形成した後のいずれかの工程において、350°C以上の熱処理が施されることが望ましい。以上の説明はp型半導体基板上に形成するnチャネル型MOSトランジスタを用いた例について説明したが、CMOSプロセスで固体撮像素子を作製する場合には、導電型を変えれば同じようにpチャネル型MOSトランジスタを作ることができる。pチャネル型MOSトランジスタはnチャネル型MOSトランジスタに比べてキャリアの移動度が低いため、本実施例のように画素領域の増幅MOSトランジスタの駆動能力を上げることは重要である。以上、本実施形態において、画素領域に配された増幅MOSトランジスタは、ソース領域がドレイン領域に比べて高不純物濃度の半導体からなるシングルドレイン構造にする。そして、周辺回路領域に配されたMOSトランジスタはLDD構造にする。画素領域に配された増幅MOSトランジスタのドレイン領域の低不純物濃度領域は、周辺回路領域に配されたMOSトランジスタのLDD構造の低不純物濃度領域と同一の工程で形成されうる。このようなプロセスで形成した固体撮像素子は、画素領域の増幅MOSトランジスタのホットキャリアによる特性劣化の抑制と、増幅MOSトランジスタの高駆動能力実現を両立することができる。また、画素部のコンタクトホールは反射防止膜をエッチングストッパに用いた場合には、自己整合的に半導体基板表面のみに接触するため、MOSトランジスタのソース、ドレインとウェル間のリーク電流を抑制できる。また画素領域においては絶縁膜を反射防止膜およびコンタクトのエッチングストッパとして用い、周辺回路部においてはMOSトランジスタのサイドスペーサとして用いれば、製造コストを低く抑えることができる。また、絶縁膜を水素分子を多量に含むシリコン窒化膜で形成した場合には、トランジスタの界面あるいはフォトダイオード上のシリコン/シリコン酸化膜界面のトラップをより効果的に低減することができる。第2の実施形態本実施形態においては、増幅MOSトランジスタ5のソースの抵抗がドレインの抵抗より低い実施形態について説明する。図3aは画素領域に配される増幅MOSトランジスタ5の平面図、図3bはA-A ́における断面図である。増幅MOSトランジスタ5はゲート電極2001、ソース領域2002、ドレイン領域2003、コンタクトプラグの接続領域2004第1の領域、チャネル領域2007を含む。コンタクトプラグの接続領域2004は、ソース領域2002及びドレイン領域2003のそれぞれに対応して配される。コンタクトプラグの接続領域2004が、ソース領域2002もしくはドレイン領域2003のいずれか一方のみに配される場合もある。さらに増幅MOSトランジスタ5のソース領域は、チャネル領域2007と第1の領域との間に配された半導体領域2005第2の領域を含む。増幅MOSトランジスタ5のドレイン領域は、チャネル領域2007と第1の領域との間に配された半導体領域2006第3の領域を含む。この第2の領域2005とチャネル領域2007が接触している長さは、第3の領域2006とチャネル領域2007が接触している長さよりも長い。言い換えれば、増幅MOSトランジスタのチャネルは、ソース端におけるチャネル幅が、ドレイン端におけるチャネル幅より広い。ここで、チャネル領域の境界は素子分離部によって規定される。素子分離部としては、フィールド酸化膜分離、STI分離、PN接合分離、EDI分離などが挙げられる。図示されていないが、チャネル領域がゲート電極によって規定されてもよい。この場合は、ゲート電極のソース端におけるゲート幅を、ドレイン端におけるゲート幅より広くしてチャネルを形成する。また、ソース側のコンタクトプラグと半導体領域との接触面積が、ドレイン側のコンタクトプラグと半導体領域との接触面積より広くてもよい。そのために、ソース領域に対応した第1の領域の面積が、ドレイン領域に対応した第2の面積より広くてもよい。このような構造によって、画素領域に配された増幅MOSトランジスタのソース領域の抵抗を小さくすることができるため、該増幅MOSトランジスタの駆動能力を向上することが可能となる。図3のように増幅MOSトランジスタのソース側のチャネル幅よりドレイン側のチャネル幅が小さい構造によれば、ゲート電極とドレイン領域との間の容量を低減することができる。これによって、ゲート電極と電気的に接続されたフローティングディフュージョン部の容量を低減することができる。そのため、読みだされた電荷を電圧に変換するゲインを高くすることが可能となる。フローティングディフュージョン部での電荷電圧変換ゲインが高ければ、後段のノイズを相対的に小さくすることができる。また、ソース側のチャネル幅は大きく保つことにより、Gmを高くすることが可能である。そのため、同じゲート面積においてもRTSノイズ等低周波ノイズを相対的に小さくすることが可能である。第3の実施形態本実施形態においては、ドレイン領域の、導電体と直接接触する接触領域に関して説明する。一般的にMOSトランジスタを形成するソース、ドレインと配線層の配線パターンを電気的に接続するコンタクトプラグ等の導電体との接触は低抵抗かつオーミック特性を示すことが求められる。金属不純物に起因する点キズに敏感な固体撮像素子においては、シリサイドを形成するプロセスをあえて適用しない場合が考えられる。したがって固体撮像素子において、ドレイン領域と導電体とのオーミックコンタクトの取り方は重要となる。上述した各実施形態のような画素領域に配されたMOSトランジスタのドレイン領域が電界緩和構造を有する場合には、低抵抗かつオーミック特性を示すコンタクトを形成する手法が求められる。これを満たす固体撮像素子の構造および製造方法について以下に説明する。図7に本実施例の固体撮像素子の断面図を示す。実施例1、2と同様の機能を有するものには同様の符号を付し詳細な説明は省略する。101は画素領域に配されたフローティングディフュージョンFD3、すなわち、転送MOSトランジスタここではn型とするのドレイン領域と導電体との接続部を示している。104は周辺回路部に配されたn型のMOSトランジスタのソース領域又はドレイン領域と導電体との接続部を示している。105は周辺回路領域に配されたp型MOSトランジスタのソース領域又はドレイン領域と導電体との接続部を示している。101に示すように、FD3は導電体41aと直接接触しているn型の高不純物濃度の半導体領域45を有している。104、105も同様にソース領域,ドレイン領域はn型、p型の高不純物濃度の半導体領域45、46を有している。本実施形態の構造を適用することにより、全てのコンタクトプラグ41a、41b、41cにおいて、低抵抗でかつ良好なオーミックコンタクト特性が得られる。次いで本実施形態における固体撮像素子の製造方法について説明する。第1の実施形態で説明したフローで図6eまでは同様のプロセスで形成する。ここで低不純物濃度の半導体領域の不純物濃度は1×1017cm3≦d1≦5×1018/cm3程度に設定することができる。その後、導電体と接続を行なうソース領域,ドレイン領域に対応してコンタクトホールを異方性ドライエッチングにより形成する。この後に、フォトマスクを用いて画素領域に配されたFD3に対するコンタクト底部と、周辺回路領域102に配された半導体領域43に対するコンタクト底部に対して、リンPに代表されるn型不純物を導入する。画素領域の半導体領域3に対するコンタクトを低抵抗かつオーミック特性を得るためにコンタクトプラグが直接接する半導体領域の不純物濃度d2として5×1018/cm3≦d2≦5×1019/cm3となるようにドーズ量を設定することが望ましい。なお、コスト低減を考慮に入れてフォトマスクを用いずに全面領域にn型不純物を導入してもよい。次に、フォトマスクを用いて周辺回路領域に配されたp型のMOSトランジスタのソース領域、ドレイン領域及び導電体の接続部105に、ボロンBに代表されるp型不純物を導入してp型の高濃度の半導体領域を形成する。この際、上述のn型不純物の全面イオン注入によって、p型の半導体領域にn型不純物が導入されていてもよい。この場合には、周辺回路領域に配されたn型のMOSトランジスタのソース領域、ドレイン領域及び導電体の接続部104の全体を覆うようにマスクパターンを形成する。そして、全面イオン注入によって導入されたn型不純物の濃度を上回るように、p型不純物イオンの注入条件を設定する必要がある。例えばこの時のドーズ量はコンタクトプラグが直接接する領域の不純物濃度d3が5×1018/cm3≦d3≦5×1019/cm3になるように、1.0×1015/cm2程度に設定することが望ましい。本実施形態の製造方法に関しては、上記述べた第1の実施形態及び第2の実施形態に適用可能である。また画素領域に配される各種MOSトランジスタに適用することが可能である。第4の実施形態本実施形態においては、画素に含まれる増幅MOSトランジスタのソース領域の不純物濃度がドレイン領域の不純物濃度よりも高いことが特徴である。図1に本実施形態の固体撮像素子の平面配置図を示す。111が画素領域である。複数の画素が画素領域111に配列される。画素領域111の構造および画素の構造は、第1の実施形態の固体撮像素子と同じである。そのため、ここでは詳細な説明は省略する。ただし、本実施形態においては、増幅MOSの構造が第1の実施形態の固体撮像素子と異なっていてもよい。112は画素領域111から読み出された信号を増幅する回路を含む信号処理回路である。113は画素領域111に配された各画素を駆動するための垂直シフトレジスタである。114は信号処理回路112を駆動するための水平シフトレジスタである。信号処理回路112、垂直シフトレジスタ113、水平シフトレジスタ114は周辺回路領域に配置された回路である。これらの回路は第1の実施形態の固体撮像装置と同じであるため、詳細な説明は省略する。図4は、画素領域111に配列される1つの画素の一例を示している。本実施形態の固体撮像素子の画素回路は第1の実施形態の固体撮像素子の画素回路と同一である。そのため、ここでは詳細な説明は省略する。本実施形態においては、画素領域のMOSトランジスタのドレイン領域の不純物濃度が周辺領域の不純物濃度よりも低く、且つ周辺回路領域のMOSトランジスタがLDD構造を有する。図8は本実施形態の固体撮像素子の模式的断面図である。固体撮像素子は画素領域101と周辺回路領域102を含んでいる。画素領域101は光電変換素子からの信号を読み出すための増幅MOSトランジスタ909を含む。周辺回路領域102は例えば、信号処理回路112、垂直シフトレジスタ113、水平シフトレジスタ114信号のいずれかの回路を構成するMOSトランジスタ910を含む。周辺回路領域のMOSトランジスタ910のソースドレイン領域にはLDD構造が採用されている。LDD構造は、MOSトランジスタの駆動能力が損なわれない程度に不純物濃度が高い半導体領域911と、半導体領域911より不純物濃度が低い半導体領域914とを含む。半導体領域914はサイドスペーサ913下に形成されホットキャリアに対する電界緩和層となる。さらに、コンタクトホール915下には低抵抗とオーミック性を示す半導体領域916が形成されている。半導体領域916の不純物濃度は、半導体領域911より高い。画素領域に配されたMOSトランジスタ909のドレイン領域はシングルドレイン構造になっている。画素領域101に配されたMOSトランジスタ909のドレイン領域の不純物濃度は、周辺領域に配されたMOSトランジスタ910の半導体領域911の不純物濃度よりも低く、ホットキャリアを引き起こさないように電界緩和層として働く。なお、本実施例において、画素領域101に配されたMOSトランジスタ909のソース領域はどのような構造であってもよい。たとえば、MOSトランジスタ909のソース領域がLDD構造となっていてもよい。また、MOSトランジスタ909のソース領域の不純物濃度は、周辺領域102に配されたMOSトランジスタ910のソース領域あるいはドレイン領域の不純物濃度より高くてもよいし、それらと同程度であってもよい。微細化等の目的で電界を緩和する必要のある画素領域では電界緩和層を広く形成する必要がある。また、ゲート側壁にサイドスペーサを形成する際のエッチングダメージを考慮すると、画素領域においてはLDD構造を採用しないことが有利である。一方、電界緩和層が広い場合、または不純物濃度が低すぎる場合には、トランジスタの寄生抵抗直列抵抗が増大し、トランジスタの駆動能力を大きく損なう結果となる。したがって、特に駆動能力が重要となる増幅MOSトランジスタのソース領域の抵抗は低く抑えられることが望ましい。図8の画素領域101には光電変換素子1、転送MOSトランジスタ2、増幅MOSトランジスタ909の断面構造が示されている。周辺回路領域102には、信号処理回路112、垂直シフトレジスタ113、水平シフトレジスタ114のいずれかの回路を構成するMOSトランジスタ910が示されている。図8に示す固体撮像素子は半導体基板に構成される。半導体基板にはn型またはp型のウェルが形成され、さらにウェル中に光電変換素子1、MOSトランジスタとなる半導体領域が形成される。図8の画素領域101において、光電変換素子1を構成する第1導電型の半導体領域903は、光電変換素子1に蓄積される電荷が電子である場合にはn型である。転送MOSトランジスタ2はゲート電極901、ソースとして機能する半導体領域903、ドレインとして機能する半導体領域914を有する。半導体領域903は、転送MOSトランジスタ2のソース領域と光電変換素子1を構成する半導体領域と共通である。半導体領域914は不図示のリセットMOSトランジスタのソースとフローティングディフュージョンFD部3とを構成する半導体領域と共通である。増幅MOSトランジスタ909はゲート電極902、ドレインとして機能する半導体領域914、ソースとして機能する半導体領域914を有する。ドレイン領域914に電源電圧を与えることができる。光電変換素子1の表面の上にはシリコン窒化膜、シリコン酸化膜が順に積層されている。シリコン窒化膜とシリコン酸化膜は絶縁膜を構成する。シリコン窒化膜およびシリコン酸化膜で構成される絶縁膜は、画素領域101のコンタクト底部をのぞく全ての領域を覆っていてもよい。さらに、シリコン窒化膜とシリコン酸化膜により光電変換素子の表面での反射を低減する反射防止膜を構成することができる。この絶縁膜はシリコン窒化膜、シリコン酸化膜の組み合わせに限らない。コンタクトプラグ915等の導電体が半導体領域に接触している。FD部914は増幅MOSトランジスタのゲート電極に不図示の電極を通して接続されており、増幅MOSトランジスタ909のドレイン領域914も不図示の電源電圧配線に電極を通して接続されている。図8の周辺回路領域102において、LDD構造のMOSトランジスタ910のソース領域又はドレイン領域となる半導体領域911の不純物濃度は、電界緩和層となる半導体領域914より高い。ゲート電極912の側面にサイドスペーサを構成するシリコン窒化膜およびシリコン酸化膜が形成されている。画素領域101のシリコン窒化膜およびシリコン酸化膜と、周辺回路領域102のサイドスペーサとなるシリコン窒化膜およびシリコン酸化膜とを同じ工程で形成することにより製造コストを低く抑えることができる。画素領域101に配されたMOSトランジスタの半導体領域914、及び周辺回路領域102に配されたMOSトランジスタの半導体領域911において、コンタクトプラグ915の底部が接触する。この接触する部分は、金属配線による電気的な接続が可能な不純物濃度を確保する必要がある。これは、コンタクトホール開口部を通して不純物を注入することにより不純物濃度を確保するとよい。また、画素領域101のシリコン窒化膜は、エッチングストッパとして用いてもよい。例えば、BPSGBoronPhosphorusSiliconGlassなどで構成される層間絶縁膜にコンタクトホールを開口する異方性ドライエッチングの際のエッチングストッパにシリコン窒化膜を使うことができる。異方性ドライエッチングをした後に、シリコン窒化膜とシリコン酸化膜に対して選択性を有するエッチング条件で異方性エッチングをしてコンタクトホールを完成させる。この方法によれば層間絶縁膜のエッチングの際に、コンタクトホールが位置合わせズレにより素子分離領域上へ乗り上げた場合でも、コンタクトプラグ915が素子分離領域や側面のウェルに接触することが無い。このため、半導体領域とウェルとの間のリーク電流を抑制できる。したがって、コンタクトプラグと素子分離領域との距離を短くすることができ、素子の微細化が可能となる。また、シリコン窒化膜は、水素分子を多量に含む膜を用いることができる。この場合には、シリコン窒化膜を形成した後に350°C以上の熱処理を施すことにより半導体基板に水素が拡散しダングリングボンドの終端化効果が得られる。このようなシリコン窒化膜はプラズマCVD法で形成することにより得ることができる。本発明の実施形態では、固体撮像素子の微細化と増幅MOSトランジスタの駆動能力の向上を両立させるために、増幅MOSトランジスタのソース領域とドレイン領域の構造を互いに変えている。具体的には増幅MOSトランジスタのソース領域の不純物濃度が、増幅MOSトランジスタのドレイン領域の不純物濃度よりも高い。これによって、画素領域に配された増幅MOSトランジスタのソース領域の抵抗を、ドレイン領域の抵抗よりも低くできるため、増幅MOSトランジスタの駆動力を高くすることができる。図9を参照して、このような不純物濃度分布について詳細に説明する。図9aが画素領域に配される増幅MOSトランジスタの平面図、図9bがB-B ́における断面図である。図9cが本実施形態の変形例のB-B ́における断面図である。増幅MOSトランジスタはゲート電極3001、ソース領域3002、ドレイン領域3003を含む。さらに、ソース側のコンタクトプラグの接続領域3004及びドレイン側のコンタクトプラグの接続領域3005を含む。接続領域3004及び接続領域3005は、そのいずれかのみが配されてもよいし、両方とも配されていなくてもよい。ソース領域3002あるいはドレイン領域3003が、別のトランジスタのソース領域あるいはドレイン領域を兼ねている場合は、コンタクトプラグが配されなくてもよい。ソース領域3002は、コンタクトプラグの接続領域3004とゲート電極3001との間に配された領域3006を含む。また、ドレイン領域3003は、コンタクトプラグの接続領域3005とゲート電極3001との間に配された領域3007を含む。本実施形態においては、この二つの領域3006と領域3007の不純物濃度の関係が特徴部分である。まず、図9bに示される断面では、領域3006の全体の不純物濃度が、領域3007の最も不純物濃度の高い部分の不純物濃度よりも高い。それ以外の部分の不純物濃度の関係はどのようなものであってもよい。たとえば、ドレイン側の接続領域3005の不純物濃度は領域3006の不純物濃度より高くてもよい。特にコンタクトプラグ3005aとドレイン領域3003とのコンタクト抵抗を下げるためには、接続領域3005の不純物濃度は高いほうが有利である。また、ソース領域3002のうち、領域3006を除く部分の不純物濃度は、領域3006と同程度であってもよいし、異なっていてもよい。また、ドレイン領域3003のうち、領域3007を除く部分の不純物濃度は、領域3007と同程度であってもよいし、異なっていてもよい。このように領域3006の全体の不純物濃度が、領域3007の最も不純物濃度の高い部分の不純物濃度よりも高いことによって増幅MOSトランジスタの駆動能力を向上させ、且つホットキャリアを低減させることが可能となる。図9cは、本実施形態の変形例の断面図を示す。図9cにおいては、ソース領域3002のコンタクトプラグの接続領域3004とゲート電極3001との間に配された領域3006が、互いに不純物濃度の異なる領域3006a及び領域3006bを含む。また、ドレイン領域3003のコンタクトプラグの接続領域3005とゲート電極3001との間に配された領域3007が、互いに不純物濃度の異なる領域3007a及び領域3007bを含む。図9cにおいて図9bと同じ構造の部分には、図9bと同じ符号を付す。領域3006aの不純物濃度は領域3006bの不純物濃度より高い。領域3006bは領域3006aとゲート電極3001との間に配される。領域3007aの不純物濃度は領域3007bの不純物濃度より高い。領域3007bは領域3007aとゲート電極3001との間に配される。領域3006aの不純物濃度は、領域3007aの不純物濃度より高い。一方で、領域3006bと領域3007bとは、同程度の不純物濃度である。つまり、ソース側のコンタクトプラグの接続領域3004とゲート電極3001との間に配された領域3006の一部のみが、領域3007より高い不純物濃度であってもよい。このように領域3006の少なくとも一部の領域の不純物濃度が、領域3007の最も不純物濃度の高い部分の不純物濃度よりも高いことによって、増幅MOSトランジスタの駆動能力を向上させ、且つホットキャリアを低減させることが可能となる。以上に述べた通り、増幅MOSトランジスタのソース領域の不純物濃度が、増幅MOSトランジスタのドレイン領域の不純物濃度よりも高い。これによって、画素領域に配された増幅MOSトランジスタのソース領域の抵抗を、ドレイン領域の抵抗よりも低くできるため、増幅MOSトランジスタの駆動力を高くすることができる。第5の実施形態図10は、本発明による固体撮像素子を撮像システムに応用する場合の回路ブロックの例を示したものである。光学系は、撮影レンズ1002、シャッター1001、絞り1003を含み、被写体の像を固体撮像素子1004に結像させる。固体撮像素子1004からの出力信号は信号処理回路1005で処理され、A/D変換器1006によりアナログ信号からディジタル信号に変換される。出力されたディジタル信号はさらに信号処理部1007で演算処理される。処理されたディジタル信号はメモリ1010に蓄えられたり、外部I/F1013を通して外部の機器に送られる。固体撮像素子1004、撮像信号処理回路1005、A/D変換器1006、信号処理部1007はタイミング発生部1008により制御される他、システム全体は全体制御部演算部1009で制御される。記録媒体1012に画像を記録するために、出力ディジタル信号は全体制御部演算部で制御される記録媒体制御I/F部1011を通して、記録される。"