"出力電流信号をアナログからデジタルに変換するアナログ/デジタル変換部と、前記アナログ/デジタル変換部によってデジタルに変換された出力電流信号が示す出力電流値に基づいて電流設定値に対する電流閾値の演算を行う演算部、および、前記出力電流値と前記演算部が演算した電流閾値とに基づいて第1駆動信号および第2駆動信号を出力する出力部を含むデジタル制御部と、前記第1駆動信号に基づいて電流変化を生じさせる第1スイッチング素子と、前記出力部から出力された前記第1駆動信号をデジタルからアナログに変換するデジタル/アナログ変換部と、前記デジタル/アナログ変換部によってアナログに変換された前記第1駆動信号を前記第1スイッチング素子に出力するアナログ制御部と、前記出力部から出力された前記第2駆動信号に基づいて前記第1スイッチング素子よりも大きな電流変化を生じさせる第2スイッチング素子と、前記第1スイッチング素子の出力側と前記アナログ/デジタル変換部とに接続されたデータ取込部と、前記デジタル/アナログ変換部と前記アナログ制御部とに接続されたデータ比較部と、を備え、前記データ取込部から前記データ比較部へフィードバック制御を行うことを特徴とする、インバータ電源装置。前記演算部は、下記式に基づいて前記演算を行うことを特徴とする、請求項1に記載のインバータ電源装置。Is=i-ToIsは電流閾値、iは電流設定値、Toは前記第2スイッチング素子がオンになった時点から前記出力電流値Iが上昇し始めるまでの時間遅延時間、ΔI/Δtは電流変化率前記演算部は、前記第2スイッチング素子の出力電圧のパルス毎に、前記演算を行うことを特徴とする、請求項1または2に記載のインバータ電源装置。前記出力部は、前記出力電流値が前記電流閾値に達した場合、前記第2スイッチング素子をオフにし、かつ、その後、前記出力電流値が前記電流閾値を超えた範囲において、前記第2スイッチング素子がオフに維持されつつ前記第1スイッチング素子のみが駆動するように、前記第1および第2駆動信号を出力することを特徴とする、請求項1~3のいずれか一項に記載のインバータ電源装置。前記デジタル制御部は、前記電流設定値に対する1以上の中間電流値を設定する中間電流値設定手段と、前記中間電流値設定手段による設定の後、前記第2スイッチング素子をオンにする第2スイッチング素子オン手段と、サンプリング周期毎に電流変化率を算出する電流変化率算出手段と、前記第2スイッチング素子がオンになった時点から前記出力電流値が上昇し始めるまでの遅延時間を算出する遅延時間算出手段と、前記演算部により前記電流閾値を演算する閾値演算手段と、前記出力電流値が前記中間電流値に達した場合に、前記第2スイッチング素子をオフにし、その後前記出力電流値の上昇が停止したら前記第2スイッチング素子をオンにする前記第2スイッチング素子オン/オフ切換手段と、を有し、前記第2スイッチング素子オン/オフ切換手段は、前記中間電流値毎に、前記第2スイッチング素子のオフおよびオンの処理を行い、前記電流変化率算出手段は、前記サンプリング周期毎に前記電流変化率を更新し、前記遅延時間算出手段は、前記中間電流値毎に前記遅延時間を更新し、前記閾値演算手段は、最新の前記電流変化率および最新の前記遅延時間を用いて、前記演算部により前記電流閾値を演算することを特徴とする、請求項1~4のいずれか一項に記載のインバータ電源装置。しかしながら、上記各特許文献に記載のようなアナログ制御のみでは、制御上の制約があり抵抗やコンデンサを組み合わせた場合、細かい設定が困難、フィードバック制御に限界がある。すなわち、出力電圧のパルス毎にフィードバックを行うというような制御は不可能である。そのため、出力電流のオーバーシュートが生じ易いという問題がある。本発明の目的は、出力電流のオーバーシュートを効果的に抑制することができるインバータ電源装置を提供することである。上記目的を達成するため、本発明によると、出力電流信号をアナログからデジタルに変換するアナログ/デジタル変換部と、前記アナログ/デジタル変換部によってデジタルに変換された出力電流信号が示す出力電流値に基づいて電流設定値に対する電流閾値の演算を行う演算部、および、前記出力電流値と前記演算部が演算した電流閾値とに基づいて第1駆動信号および第2駆動信号を出力する出力部を含むデジタル制御部と、前記第1駆動信号に基づいて電流変化を生じさせる第1スイッチング素子と、前記出力部から出力された前記第1駆動信号をデジタルからアナログに変換するデジタル/アナログ変換部と、前記デジタル/アナログ変換部によってアナログに変換された前記第1駆動信号を前記第1スイッチング素子に出力するアナログ制御部と、前記出力部から出力された前記第2駆動信号に基づいて前記第1スイッチング素子よりも大きな電流変化を生じさせる第2スイッチング素子と、前記第1スイッチング素子の出力側と前記アナログ/デジタル変換部とに接続されたデータ取込部と、前記デジタル/アナログ変換部と前記アナログ制御部とに接続されたデータ比較部と、を備え、前記データ取込部から前記データ比較部へフィードバック制御を行うことを特徴とする、インバータ電源装置が提供される。上記構成によると、第1および第2スイッチング素子を設けるとともに、アナログ制御とデジタル制御とを併用したことで、電流閾値の精度を向上させることができ、出力電流のオーバーシュートを効果的に抑制することができる。また、前記演算部は、下記式に基づいて前記演算を行ってよい。Is=i-ToIsは電流閾値、iは電流設定値、Toは前記第2スイッチング素子がオンになった時点から前記出力電流値Iが上昇し始めるまでの時間遅延時間、ΔI/Δtは電流変化率この場合、電流閾値を正確に取得することができる。さらに、前記演算部は、前記第2スイッチング素子の出力電圧のパルス毎に、前記演算を行ってよい。この場合、次のパルスへのフィードバック制御が実現され、電流閾値の精度をより向上させることができる。そして、前記出力部は、前記出力電流値が前記電流閾値に達した場合、前記第2スイッチング素子をオフにし、かつ、その後、前記出力電流値が前記電流閾値を超えた範囲において、前記第2スイッチング素子がオフに維持されつつ前記第1スイッチング素子のみが駆動するように、前記第1および第2駆動信号を出力してよい。この場合、出力電流のオーバーシュートをより確実に抑制しつつ、出力電流を電流設定値に到達させることができる。また、前記デジタル制御部は、前記電流設定値に対する1以上の中間電流値を設定する中間電流値設定手段と、前記中間電流値設定手段による設定の後、前記第2スイッチング素子をオンにする第2スイッチング素子オン手段と、サンプリング周期毎に電流変化率を算出する電流変化率算出手段と、前記第2スイッチング素子がオンになった時点から前記出力電流値が上昇し始めるまでの遅延時間を算出する遅延時間算出手段と、前記演算部により前記電流閾値を演算する閾値演算手段と、前記出力電流値が前記中間電流値に達した場合に、前記第2スイッチング素子をオフにし、その後前記出力電流値の上昇が停止したら前記第2スイッチング素子をオンにする前記第2スイッチング素子オン/オフ切換手段と、を有し、前記第2スイッチング素子オン/オフ切換手段は、前記中間電流値毎に、前記第2スイッチング素子のオフおよびオンの処理を行い、前記電流変化率算出手段は、前記サンプリング周期毎に前記電流変化率を更新し、前記遅延時間算出手段は、前記中間電流値毎に前記遅延時間を更新し、前記閾値演算手段は、最新の前記電流変化率および最新の前記遅延時間を用いて、前記演算部により前記電流閾値を演算してよい。この場合、出力電流値が階段状に変化することとなり、また、中間電流値毎かつサンプリング周期毎に電流閾値が更新される。したがって、電流閾値の精度をより一層向上させることができる。本発明によると、第1および第2スイッチング素子を設けるとともに、アナログ制御とデジタル制御とを併用したことで、電流閾値の精度を向上させることができ、出力電流のオーバーシュートを効果的に抑制することができる。以下、本発明の好適な実施の形態について、図面を参照しつつ説明する。先ず、図1を参照し、本発明の一実施形態に係るインバータ電源装置1の回路構成について説明する。インバータ電源装置1は、デジタル制御部10、アナログ制御部20、アナログ/デジタル変換部A/D31、デジタル/アナログ変換部D/A32、データ比較部33、データ取込部34、電界効果トランジスタFET:Fieldeffecttransistor40、絶縁ゲートバイポーラトランジスタ50、および、負荷60により、構成されている。A/D31は、電源の出力電流信号をアナログからデジタルに変換する。デジタル制御部10は、CPU中央演算装置:CentralProcessingUnit10aから構成されている。CPU10aは、演算部11および出力部12を含む。演算部11は、A/D31によってデジタルに変換された出力電流信号が示す出力電流値に基づいて、電流設定値に対する電流閾値の演算を行う。出力部12は、出力電流値と演算部11が演算した電流閾値とに基づいて、第1駆動信号および第2駆動信号を出力する。なお、演算部11による演算手法、および、出力部12から出力された各信号に基づく出力電流の制御については、後に詳述する。A/D31とD/A32とは各々、データバスでデジタル制御部10と接続されるとともに、データ取込部34とデータ比較部33とに接続されている。D/A32は、出力部12から出力された第1駆動信号をデジタルからアナログに変換し、データ比較部33に出力する。データ比較部33は、D/A32から出力された第1駆動信号とデータ取込部34が取り込んだデータとを比較する。データ取込部34からデータ比較部33へフィードバック制御されるので、データ比較部33では、D/A32の値を基準として、データ取込部34との誤差分を増幅し、アナログ制御部20に出力する。アナログ制御部20は、D/A32によってアナログに変換され、データ比較部33で誤差分を増幅された第1駆動信号を、FET第1スイッチング素子40に出力する。FET40は、第1駆動信号に基づいて電流変化を生じさせる。また、デジタル/アナログ、アナログ/デジタルの信号変換制御は、各々、D/A32、A/D31とデジタル制御部とのパラレル通信にて行う。IGBT第2スイッチング素子50は、出力部12から出力された第2駆動信号に基づいて、FET40よりも大きな電流変化を生じさせる。即ち、IGBT50はデジタル制御による大幅な電流変化、FET40はアナログ制御による微小な電流変化を生じさせる。次に、図2および図3を参照し、インバータ電源装置1における電源の出力電流の制御について、説明する。デジタル制御部10が以下の処理S1~S16を順次行う図3参照。S1:電流設定値iに対する1以上の中間電流値を設定する。中間電流値は、電流設定値i未満の電流値であり、例えば電流設定値iを2~3等分して得られる値であってよい。図2に示すような出力電流値Iの階段状変化の回数を多くする即ち、中間電流値の数を多くすることで、電流閾値Isの精度を向上させることはできるが、電流設定値iに到達するまで時間がかかる。S2:IGBT50をオンにする。S3,S4:サンプリング周期Ts毎に、出力電流値Iを測定し、電流変化率ΔI/Δtが0を超えたか否かを判断する。S5:電流変化率ΔI/Δtが0を超えた場合S4:YES、電流変化率ΔI/Δtと、IGBT50がオンになった時点から出力電流値Iが上昇し始めるまでの時間遅延時間Toとを算出する。S6:演算部11により、電流閾値Isを演算する下記式1参照。S7:出力電流値Iが中間電流値以上であるか否かを判断する。S8,S9,S10:出力電流値Iが中間電流値未満の場合S7:NO、サンプリング周期Ts毎に、出力電流値Iを測定し、電流変化率ΔI/Δtの算出S9、及び、電流閾値Isの演算S10を行う。S9では、今回算出したΔI/Δtとこれまでに算出したΔI/Δtとの平均値を、新たなΔI/Δtとして設定する即ち、ΔI/Δtはサンプリング周期Ts毎に更新される。このときToは更新されず、S5で算出された値のままである。S10では、最新の更新後のΔI/Δtを用いて、演算部11により電流閾値Isを演算する即ち、電流閾値Isを更新する。S11:出力電流値Iが中間電流値以上であるか否かを判断する。出力電流値Iが中間電流値未満の場合S11:NO、S8に処理を戻し、S8以降の処理を再び行う。S12:出力電流値Iが中間電流値以上の場合S7又はS11:YES、出力電流値Iが電流閾値Is以上であるか否かを判断する。出力電流値Iが電流閾値Is未満の場合S12:NO、S13に処理を進める。出力電流値Iが電流閾値Is以上の場合S12:YES、S16に処理を進める。S13:IGBT50をオフにする。S14,S15:サンプリング周期Ts毎に、出力電流値Iを測定し、電流変化率ΔI/Δtが0であるか否かを判断する。電流変化率ΔI/Δtが0でない場合S15:NO、S14に処理を戻し、S14,S15の処理を再び行う。電流変化率ΔI/Δtが0の場合S15:YES、S2に処理を戻し、S2以降の処理を再び行う。S15:YESでS2に処理を戻した後のS5では、今回算出したToとこれまでに算出したToとの平均値を、新たなToとして設定する即ち、Toは中間電流値毎に更新される。このとき、ΔI/ΔtについてもS9の場合と同様に更新する。S15:YESでS2に処理を戻した後のS6,S10では、最新の更新後のTo及びΔI/Δtを用いて、演算部11により電流閾値Isを演算する即ち、電流閾値Isを更新する。また、S15:YESでS2に処理を戻した後のS7,S11では、次の中間電流値を適用する。つまり、S1で2以上の中間電流値を設定した場合、これら2以上の中間電流値の小さい方の値から順に、S7,S11の中間電流値として適用する。S16:IGBT50をオフにし、FET40をオンにする。演算部11は、下記式1に基づいて演算を行う。Is=i-To式1Isは電流閾値、iは電流設定値、ToはIGBT50がオンになった時点から出力電流値Iが上昇し始めるまでの時間遅延時間、ΔI/Δtは電流変化率本実施形態において、演算部11は、IGBT50の出力電圧のパルス毎に、かつ、サンプリング周期毎Tsに、最新の電流変化率ΔI/Δtおよび最新の遅延時間Toを用いて、電流閾値Isを演算する。つまり、IGBT50の出力電圧のパルス毎に、かつ、サンプリング周期毎Tsに、電流閾値Isが更新される。図2において、時点t1でIGBT50がオンになると、遅延時間Toを経て、出力電流値Iは上昇していく。その後、時点t2でIGBT50がオフになると、出力電流値Iは再び一定になる。さらに、時点t3でIGBT50がオンになると、遅延時間Toを経て、出力電流値Iは再び上昇していく。そして、出力電流値Iが電流閾値Isに到達した時点t4で、出力部12はIGBT50をオフにする。その後、出力部12は、出力電流値Iが電流閾値Isを超えた範囲時点t4以降において、IGBT50がオフに維持されつつFET40のみが駆動するように、第1および第2駆動信号を出力する。その結果、時点t5出力電流値Iが電流設定値iに到達した時点でのオーバーシュートが抑制される。上述したように、本実施形態のインバータ電源装置1によると、FET40のアナログ制御とIGBT50のデジタル制御とを併用したことで、電流閾値Isの精度を向上させることができ、出力電流のオーバーシュートを効果的に抑制することができる。即ち、デジタル制御を用いたことで、各パターン電流に対して安定した制御を行うことができる。なお、オーバーシュートは、IGBT50のみでFET40に切り換えなければ、図2において出力電流値Iが電流閾値Isに達した後、電流設定値iに達する際に点線のような形状で生じ得るが、本実施形態によれば、FET40に切り換えることにより、実線のように効果的に抑制することができる。演算部11は、上記式1の各要素に基づく演算によって、電流閾値Isを正確に取得することができる。演算部11は、IGBT50の出力電圧のパルス毎に、演算を行う。これにより、次のパルスへのフィードバック制御が実現され、電流閾値Isの精度をより向上させることができる。出力部12は、出力電流値Iが電流閾値Isに達した場合、IGBT50をオフにし、かつ、その後、出力電流値Iが電流閾値Isを超えた範囲において、IGBT50第2スイッチング素子がオフに維持されつつFET40第1スイッチング素子のみが駆動するように、第1および第2駆動信号を出力する。このように、出力電流値Iが電流閾値Isに達したとき時点t4に、IGBT50をオフにし、時点t4以降はFET40のみの駆動に切り換えることで、出力電流のオーバーシュートをより確実に抑制しつつ、出力電流を電流設定値iに到達させることができる。デジタル制御部10が、図3に示す処理S1~S16を順次行う。これにより、出力電流値Iが階段状に変化することとなり、また、中間電流値毎かつサンプリング周期Ts毎に電流閾値Isが更新される。したがって、電流閾値Isの精度をより一層向上させることができる。以上、本発明の好適な実施の形態について説明したが、本発明は上述の実施形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な設計変更が可能なものである。第1および第2スイッチング素子は、それぞれFETおよびIGBTに限定されず、任意のスイッチング素子を適用可能である。例えば、第2スイッチング素子として、IGBTの代わりに、JFET、MOSFET、サイリスタ等を採用してもよい。演算部11による演算式は、適宜、変更可能である。演算部11による演算の周期は、特に限定されない。例えば、第2スイッチング素子の出力電圧の2以上のパルス毎に、またはランダムに、演算を行ってもよい。デジタル制御部10による処理は、図3に示すものに限定されない。例えば、デジタル制御部10は、出力電流値Iが階段状に変化しないよう、中間電流値の設定等を行わなくてもよい。本発明に係るインバータ電源装置は、レーザー装置やスキャニング装置例えばこれらは癌治療に使用される、電磁石、その他任意の電子機器に適用可能である。その他、回路構成を適宜に変更可能である。"