"半導体チップと、第1の電極と、前記第1の電極表面に比して、大きな凹部を表面に有する第2の電極と、を備えた回路基板と、前記第1の電極及び前記第2の電極と前記半導体チップとを接合する接合部と、を有することを特徴とする半導体装置。半導体チップと、縁部から延在する凹部を有する第2の電極を備えた回路基板と、前記半導体チップと前記第2の電極とを接合する接合部と、を有することを特徴とする半導体装置。前記第2の電極は、前記回路基板の周縁領域に配置されたことを特徴とする請求項2に記載の半導体装置。半導体チップおよび回路基板を備えた半導体装置の製造方法であって、前記回路基板に縁部から延在する凹部を有する電極を設け、前記半導体チップと前記電極とを接合部によって接合することを特徴とする製造方法。しかしながら、特許文献1および2に示されている、接続端子同士の突出量を変えた半導体チップや電極の端を傾斜させた回路基板では、接続部分における信頼性低下を十分に抑えることができない。また、近年、鉛が環境に与える影響が配慮され、その使用が規制されていることから、鉛を含まない鉛フリーはんだの材料として、Snを主成分としたはんだ材料、例えば、Sn-Ag-Cu等からなるはんだ材料の使用が進められてきている。このようなはんだ材料は、従来のSn-Pb共晶はんだの融点である183°Cより40°C程度高い217°Cの融点を有しており、半導体チップの回路基板への実装に用いた場合、以下に挙げるような問題がある。1融点と室温の温度差が約200°Cとなり、従来のSn-Pb共晶はんだよりも40°C以上高くなる。したがって、回路基板とパッケージとの熱膨張差に起因する変形が増大する。特に半導体チップの周縁部において変形の影響が大きく、辺の長さが330mmを越えるような大型の半導体チップにおいて接続不良が生じやすい。2はんだ自身の機械的性質、例えば弾性率ヤング率や引張強さは従来のSn-Pb共晶はんだと比較して大きくなる一方、疲労寿命特性に影響する延び特性はSn-Pb共晶はんだと比較して低下する。このため、はんだ接合部にかかる応力が大きくなり、接続不良が生じやすい。3接合の際、はんだと電極の接合界面には、反応層としてのCuSn合金が形成される。図3は、図1の電極部分のみを模式的に示す拡大断面図である。図3に示す電極93とはんだの間の接合界面には、リフローはんだ接合の際に合金94が膜状に形成されている。このCuSn合金は、はんだの融点が高温であるため薄い膜状に形成される。このため、落下衝撃といった動的歪みに対して脆くなることが考えられる。本発明は、上記事情に鑑み、半導体チップとの間における接触不良の発生が抑えられた信頼性の高い回路基板、半導体装置、および半導体装置の製造方法を提供することを目的とする。上記目的を達成する本発明の回路基板は、縁部から延在する凹部を有する電極を備えたことを特徴とする。本発明の回路基板では、電極が縁部から延在する凹部を有しているため、電極とはんだとの間における亀裂の発生および進行が抑えられる。したがって、回路基板と半導体チップとの間における接触不良の発生が抑えられる。ここで、上記本発明の回路基板において、上記凹部は、上記回路基板の周縁に向けて設けられていることが好ましい。回路基板のうち半導体チップが実装される部分は、リフローはんだ接合による熱膨張の後、半導体チップに対し相対的に、実装部分の中央に向かって収縮する。凹部が回路基板の周縁に向けて設けらることによって、電極とはんだとの間における亀裂の発生および進行がさらに抑えられる。また、上記本発明の回路基板において、上記電極は、上記回路基板の周縁領域に配置されたことが好ましい。電極とはんだとの間に生じる応力は、回路基板の周縁領域に配置された電極ほど大きい。凹部を有する電極が周縁領域に配列されることで、特に周縁領域の電極について発生しやすい亀裂の発生および進行が抑えられる。また、上記本発明の回路基板において、上記電極の少なくとも1部は、上記電極材料との合金層からなることが好ましい。電極とはんだの接合界面には、リフローはんだ接合によって電極の材料を含む合金が形成されるが、この合金と同じ材料の合金層をはんだ溶接面に予め形成することで、接合界面の合金材料部分を厚くすることができる。これによって、合金の部分に応力が集中するのを避け、亀裂の発生および進行がさらに抑えることができる。また、上記本発明の回路基板において、上記電極は複数配置され、上記回路基板の内側に配置される上記電極の凹部の深さに比して、周縁側に配置された上記電極の凹部の深さの方が大きいことが好ましい。また、上記本発明の回路基板において、上記電極は、上記凹部の底面に位置する第1の電極領域と、この底面より高い位置にある第2の電極領域と、上記第1の電極領域と上記第2の電極領域との間に形成された段差と、を有し、上記段差は、上記電極の一方の縁部から他方の縁部まで連続していることが好ましい。また、上記目的を達成する本発明の半導体装置のうち第1の半導体装置は、半導体チップと、第1の電極と、上記第1の電極表面に比して、大きな凹部を表面に有する第2の電極と、を備えた回路基板と、上記第1の電極及び上記第2の電極と上記半導体チップとを接合する接合部と、を有することを特徴とする。また、上記目的を達成する本発明の半導体装置のうち第2の半導体装置は、半導体チップと、縁部から延在する凹部を有する第2の電極を備えた回路基板と、上記半導体チップと上記第2の電極とを接合する接合部と、を有することが好ましい。ここで、上記本発明の半導体装置のうち第2の半導体装置において、上記第2の電極は、上記回路基板の周縁領域に配置されたことが好ましい。また、上記目的を達成する本発明の半導体装置の製造方法は、半導体チップおよび回路基板を備えた半導体装置の製造方法であって、上記回路基板に縁部から延在する凹部を有する電極を設け、上記半導体チップと上記電極とを接合部によって接合することを特徴とする。以上説明したように、本発明によれば、半導体チップとの間における接触不良の発生が抑えられた信頼性の高い回路基板、半導体装置、および半導体装置の製造方法が実現する。図4は、本発明の回路基板の第1実施形態の外観を示す平面図である。また、図5は、図4に示す回路基板の角部分を拡大して示す拡大平面図であり、図6は、図4に示す回路基板のA-A線断面図である。図4~図6に示す回路基板10は、図6に示すように基板本体11、絶縁性の樹脂からなるソルダーレジスト12、および、半導体チップと電気的に結合するための、銅Cuからなる電極13を有している。ソルダーレジスト12および電極13は、基板本体11の表面に形成されている。なお、基板本体11の内部にも銅等の金属からなる配線が各電極13に続いて設けられているが、図示は省略する。回路基板10のチップ実装領域15には、BGAタイプの半導体チップ20がはんだ付けによって表面実装される。図4に示すように、回路基板10の電極13は、チップ実装領域15に、半導体チップ20の電極21に対応してマトリクス状に配列されている。本実施形態では、各電極13の上面は円形に露出しており、この露出部分がはんだが溶着する溶着面Fとなっている。マトリクス状に配列された電極13のうち、外周側である周縁領域に配列された電極13Aの溶着面Fには段部Hおよび凹部Lが形成されており、段部Hが凹部Lよりも高い。この一方、電極13Aに取り囲まれて内側に配列された電極13Bは、はんだ溶着面Fが平坦に形成されており凹部を有しない。電極13Bの電極表面である溶着面Fに比して、凹部が形成された電極13Aをアンカー電極13Aと称する。アンカー電極13Aが、本発明の回路基板にいう電極および本発明の半導体装置にいう第2の電極の一例に相当し、配列された電極13のうちアンカー電極13Aを除いた電極13Bが、本発明の半導体装置にいう第1の電極の一例に相当する。各アンカー電極13Aの段部Hおよび凹部Lは、円形に露出した円周部分にあたる縁部Eに接する位置に設けられている。より詳細には、各アンカー電極13Aの段部Hは、図5に示すように、アンカー電極13Aの縁部Eから延在しており、実装領域における中央15c図4参照寄りの側に設けられている。また、凹部Lは、アンカー電極13Aの縁部Eから延在しており、回路基板10の実装領域における周縁に向けて設けられている。アンカー電極13Aの溶着面Fのうち凹部Lの底面の位置にある部分を第1の電極領域と称し、凹部Lの底面より高い位置の部分、すなわち段部Hの部分を第2の電極領域と称する。第1の電極領域および第2の電極領域は、凹部Lおよび段部Hと一体であるため、同じ符号LおよびHを付して説明を続ける。第1の電極領域Lと第2の電極領域Hとの間には、立壁Sが形成されている。立壁Sは、図5によりよく示すように、はんだ溶着面の縁部Eの一部から他の一部まで連続して延びている。立壁Sは、本発明にいう段差の一例に相当する図7は、図4~図6に示す回路基板を備えた半導体装置の実装構造を示す一部断面図である。図7のパートAは実装前の状態を示し、パートBは実装後の状態を示す。なお、図7に示す半導体チップ20は、図1を参照して説明したものと同一の構造を有しているので、同一の符号を付し詳細な説明は省略する。本発明の一実施形態である半導体装置100は、半導体チップ20が回路基板10に載せられ、図7のパートBに示すようにリフロー工程ではんだ接合されることによって完成する。はんだ22Aが、電極13Bおよびアンカー電極13Aと半導体チップ20とを接合している。はんだ22Aは本発明にいう接合部の一例に相当する。回路基板10は、半導体チップ20よりも熱膨張率が高く、リフローはんだ接合において半導体チップ20よりも拡がった状態ではんだ接続される。このため、はんだ22Aが凝固した後、回路基板の温度が低下すると回路基板が収縮しようとし、電極からはんだに対して矢印D12で示す向きの力が加えられる。図8は、図7に示す実装構造のうちアンカー電極13A_5の部分を示す拡大断面図である。上述したように回路基板10が収縮することによって、アンカー電極13A_5からは、はんだ22Aに対して矢印D2で示す向きの力が加えれられるが、本実施形態の回路基板10によれば、アンカー電極13A_5とはんだ22Aの間に亀裂が入りにくく、また進行しにくい。この理由としては、段部Hと凹部Lとの間に立壁Sが設けられた分、はんだ22Aが融着する面積が拡大しており、応力が分散していること、また、融着面が複雑化しており結合が密になっていることが考えられる。また、立壁Sは、矢印D2で示す向きの力を垂直に近い角度で受けるので、剪断力ではなく引張り力が働く。このため、亀裂が入りにくく、また入った亀裂が進行しにくいと考えられる。また、上述した熱膨張率の差によって生じる応力は、周縁領域に配置された電極ほど大きいが、本実施形態の回路基板10によれば、周縁領域に配置された電極をアンカー電極とすることによって応力が効率的に低減されるなおここでは、アンカー電極13Aがマトリクス状に配列された電極13のうち外側に1列に配列された形態を説明したが、本発明の回路基板では、アンカー電極が1列に限られず、複数列配列されたものであってもよい。続いて、半導体装置の実装構造についてシミュレーションモデルを作成し、応力をシミュレーションによって求めた結果について説明する。図9は、半導体装置の実装構造のシミュレーションモデルを示す図である。図10は、シミュレーションに用いた回路基板におけるアンカー電極の配列を示す図である。図9に示す半導体装置のシミュレーションモデルは、回路基板に半導体チップがはんだ付けされた実装構造を3次元モデルとして表している。シミュレーションでは、はんだリフロー工程の後、はんだが凝固した状態から温度がさらに低下した想定で半導体チップよりも回路基板を大きく収縮させた場合に、回路基板上に配置された電極のそれぞれをさらに細分化した各点における応力の分布を求めた。なお、シミュレーションの対象となる実装構造、すなわち回路基板および半導体チップは、回路基板に沿った前後方向および左右方向で対称形となっているため、実装構造の4分の1の領域についてシミュレーションを行った。回路基板のシミュレーションモデルとしては、アンカー電極の分布が互いに異なる5種類のモデル210,220,230,240,250を作成した。第1のモデルModel-1210ではアンカー電極213Aが周縁領域に1列に配置されており、第2のモデルModel-2220ではアンカー電極223Aが周縁領域に2列に配置されており、第3のモデルModel-3230ではアンカー電極233Aが周縁領域に3列に配置されており、第4のモデルModel-4240ではアンカー電極243Aが周縁領域に4列に配置されており、第5のモデルModel-5250ではアンカー電極253Aが周縁領域に5列に配置されている。なお、アンカー電極を含むすべての電極は、直径が0.7mmであり、2mmピッチで配列されている。また、参考モデルとして、図11に示す、アンカー電極が設けられていない参考モデルReference260も作成した。図10および図11には、各モデルについてシミュレーション結果として得られた応力のうち最大応力の値が併記した。このシミュレーションの結果、最大応力は、特にアンカー電極の凹部Lにおいて生じていることが確認された。また、最大応力は、アンカー電極が設けられていない参照モデル260の場合に226MPaであるのに対し、アンカー電極213A~253Aが設けられたモデル210~250最大応力は、アンカー電極の列が1列から5列まで増加するのに応じて、それぞれ223MPa、218MPa、210MPa、206MPa、そして200MPaと減少していることが確認された。このように、凹部が形成されたアンカー電極によって応力が緩和されることが確認された。続いて、半導体装置の製造方法を説明する。図7のパートBに示す半導体装置100は、まず、回路基板10にアンカー電極13Aおよびその他の電極13Bを形成し、次に、半導体チップ20と電極13A,13Bとをはんだ22Aによって接合することによって製造される。回路基板にアンカー電極を形成する製造方法を説明する。図12は、回路基板の製造プロセスを説明する一部断面図である。図12には、回路基板に電極を形成する過程がパートAからパートFまで順に示されている。また、図13は、回路基板の製造過程を説明する一部平面図である。図13におけるB、D、EおよびFの各パートは、それぞれ、図12のB、D、EおよびFに対応する。ここでは、図10に第3のモデルとして示したような、外側に3列にアンカー電極が配列された回路基板について説明する。図13には、3列にアンカー電極が配列された回路基板の角部分が示されている。回路基板を製造するには、まず、一部が電極となる銅Cuからなる配線パターン312が表面に形成された基板本体311を用意し、図12のパートAに示すソルダーレジストコーティング工程で、基板本体311の表面に、ソルダーレジスト313をコーティングする。次に、図12および図13のパートBに示すパターンエッチング工程で、ソルダーレジスト313にエッチングによって、電極の形状に穴313aを形成する。次に、図12のパートCに示すレジストコーティング工程で、基板本体311のソルダーレジスト313の層のさらに上にレジスト314をコーティングする。次に、図12および図13のパートDに示すエッチング工程で、エッチングによってレジスト314に、アンカー電極の段部に対応する形状の穴314aを形成する。穴314aの底部には、銅の配線パターン312が露出している。次に、図12および図13のパートEに示すめっき工程で電解銅めっきを行う。これによって、配線パターン312のうち、穴314aの底部に銅めっき層315が堆積する。銅めっき層315は、配線パターン312と同様の銅材料からなり、配線パターン312と一体化する。次に、図12および図13のパートFに示すレジスト除去工程で、レジスト314を除去すると、基板本体311の上にアンカー電極316が設けられた回路基板310が完成する。このアンカー電極316には、縁部から延在する凹部Lが形成されている。アンカー電極316以外の電極については、図に示さなかったが、図13のパートDに示すエッチング工程で穴を形成しないことにより、アンカー電極316における凹部Lと同じ高さに形成される。なお、アンカー電極316以外の電極については、図13のパートDに示すエッチング工程で、電極の全体に亘る穴を形成し、パートEのめっき工程で銅めっきすることによって、アンカー電極316における段部Hと同じ高さに形成することも可能である。このようにして、図10のモデルおよび図4に示した、アンカー電極を備えた回路基板を製造することができる。続いて、本発明の第2実施形態について説明する。以下の第2実施形態の説明にあたっては、これまで説明してきた実施形態との相違点について説明する。図14は、本発明の回路基板の第2実施形態を示す一部断面図である。図14に示す回路基板40は、アンカー電極43Aの一部が合金層47からなる点が、図6に示す第1実施形態の回路基板と異なる。合金層47は、アンカー電極43Aのはんだ溶着面Fに形成されている。なお、本実施形態では、アンカー電極43A以外の電極43Bのはんだ溶着面Fにも合金層47が形成されている。合金層47は、アンカー電極43AにSn-Ag-Cuはんだ溶着することで界面に形成される合金と同じ材料で形成される。より詳細には、合金層47は、アンカー電極43Aの材料である銅Cuと、Sn-Ag-Cuはんだの一部である錫SnとからなるCuSn合金で形成されている。図15は、図14に示す回路基板に半導体チップが実装され、半導体装置が完成した状態を示す一部断面図である。図15に示す半導体装置400では、アンカー電極43Aに予めCuSn合金層47が形成される。このため、CuSn合金層を、図3で示した、リフローはんだ接合時に形成される膜状のCuSn合金よりも厚く形成することが可能となる。半導体装置400では、アンカー電極43Aのはんだとの接合部分は、Cu/CuSn合金/Sn-Ag-Cuからなる3種類の金属で構成されている。これら3種類の金属の機械的性質である弾性率の間には、Cu>CuSn>Sn-Ag-Cuの関係がある。Cuの弾性率はCuSnの約2倍であり、CuSnの弾性率はSn-Ag-Cu約2倍であり、Cuの弾性率はSn-Ag-Cu約4倍となっている。半導体装置400において、膨張後の収縮により生じる応力や、落下等による衝撃の力は、機械的性質の異なる部分のうち薄い部分に集中する。図3を参照して説明したように、はんだ接合において、銅からなる電極にSn-Ag-Cuはんだが融着するときには、電極にCuSn合金層を予め形成しなくとも、電極とはんだの間にCuSn合金が形成される。しかし、Sn-Ag-Cuはんだの融点は高いためCuSn合金は薄いものとなってしまう。これに対し、図15に示す半導体装置400では、アンカー電極43Aに予めCuSn合金層47が形成されており、電極のCuと、Sn-Ag-Cuはんだの間のCuSn合金層を厚くすることができる。これにより、CuSn合金層内での膨張後の収縮による応力や落下等による衝撃の力が減少する。したがって、亀裂の発生や進行を抑えることができる。図16は、図14に示す回路基板のアンカー電極にCuSn合金層を予め形成するプロセスを説明する一部断面図である。図16には、アンカー電極にCuSn合金層を予め形成するプロセスが、パートAからパートCまで順に示されている。アンカー電極にCuSn合金層を形成するには、まず、図16のパートAに示すように基板本体41上にアンカー電極43Aを形成し、次に、パートBに示すようにアンカー電極43Aの頂部にSnまたはCuSnのペースト47Pを塗布する。ペースト47Pを塗布する工程には、図示しないレジスト形成、スクリーン印刷、およびレジスト剥離の各工程が含まれている。次に、パートCに示すように熱処理を行うことによってCu6Sn5合金層が形成される。なお、図16のパートBに示すペーストの塗布とは異なる処理によってSnを付着することができる。図17は、図16とは異なる処理でアンカー電極にCuSn合金層を予め形成するプロセスを説明する一部断面図である。図17の方法では、パートAに示すように基板本体41上にアンカー電極43Aを形成した後、パートBに示すように、電解めっきによってアンカー電極43Aの頂部にSnの層47Qを形成する。電解めっきの工程には、図示しないめっきシード層形成、レジストの塗布パターン形成、めっき、レジスト剥離、およびめっきシード層剥離の各工程が含まれている。最後に、パートCに示すように熱処理を行うことによって、Cu6Sn5合金層が形成される。ここで、第2実施形態で説明した構造を有する回路基板を作成し、この回路基板に半導体チップが実装された半導体装置の接続信頼性試験を行った。まず、回路基板に、図12を参照して説明した製造方法でアンカー電極を形成した。より詳細には、基板本体41上に形成された銅箔の上に、膜厚30~50μm程度のソルダーレジスト形成し図12のパートA参照、パターンエッチングによってアンカー電極となる部分を除去した図12のパートB参照。このアンカー電極となる部分の一部に、銅からなる段部を電解めっきによって形成した図12のパートE参照。形成されたアンカー電極に、膜厚5~7μm程度のSn層を形成し図17参照、レジストを除去した後図12のパートF参照、220°Cの窒素雰囲気中にて15~20時間の熱処理を施した。このようにして、アンカー電極に段部および合金層が形成された回路基板を作成した。次に、作成した回路基板にRMタイプのフラックスを塗布した後、Sn-3.0Ag-0.5Cuのはんだボール凝固点217°Cが設けられた半導体チップを、はんだボールが電極に合うよう位置合わせして載せ、コンベア炉の窒素雰囲気中ではんだリフロー接合を行った。はんだリフローの条件は、はんだの凝固点である217°C以上250°C以下で2分とした。このようにして、回路基板に半導体チップが実装された半導体装置の試料を作成した。また、この試料とは別に、段部も合金層も形成されていない電極が配置された回路基板に半導体チップを実装し、参考例の半導体装置を作成した。作成した試料の半導体装置と参考例の半導体装置とを対象として、2種類の信頼性試験を行った。第1の試験は温度サイクル試験であり、-55°C30分と125°C30分とからなる温度サイクルを500サイクル繰り返した後、回路基板の電極と半導体チップの電極の間における電気抵抗が上昇したか否かを測定する。第2の試験は落下衝撃試験であり、高さ10cmからの自由落下による衝撃付与を200回繰り返した後、電気抵抗が上昇したか否かを測定する。第1の試験の結果、参考例の半導体装置は20台中7台について抵抗が上昇した。一方、本発明の実施例である半導体装置の試料について抵抗が上昇したものは20台中に0台であった。また、第2の試験の結果、参考例の半導体装置は20台中15台について抵抗が上昇した。一方、本発明の実施例である半導体装置の試料について抵抗が上昇したものは20台中に0台であった。このようにして、実施例の回路基板を備えた半導体装置は、信頼性の低下が抑えられることが確認された。続いて、本発明の第3実施形態について説明する。以下の第3実施形態の説明にあたっては、これまで説明してきた実施形態との相違点について説明する。図18は、本発明の第3実施形態の回路基板を示す部分断面図である。図18には、回路基板のうち、1つのアンカー電極の近傍部分が示されている。図18に示す回路基板50において、アンカー電極53Aの段部Hは、CuSn合金層が積層されることによって、凹部Lよりも高く形成されている点が他の実施形態と異なる。すなわち、回路基板50では、CuSn合金層の積層によって、CuSn合金層の積層されない部分が凹部Lとなる。回路基板50の製造では、基板本体51上にCuからなる電極を形成し、このれらの電極のうちアンカー電極53Aとするものの頂部の一部にCuSn合金層を積層する。段部HはCuSn合金層の分凹部Lよりも高く、凹部LはCuSn合金層の分段部Hよりも低い。回路基板50の製造では、厚いCuSn合金層の形成を段部Hの形成と兼用することができるので、回路基板の製造が簡単になる。続いて、本発明の第4実施形態について説明する。以下の第4実施形態の説明にあたっては、これまで説明してきた実施形態との相違点について説明する。図19は、本発明の第4実施形態の回路基板を示す部分断面図である。図19には、回路基板のうち、1つのアンカー電極近傍部分がはんだとともに示されている。なお、はんだは模式的に示されている。図19に示す回路基板60は、第1の電極領域Lと第2の電極領域Hとが、平面視で互いに重なる形状に形成されている。より詳細には、アンカー電極63Aのはんだ溶着面Fにおける段部Hと残りの凹部Lとの境に形成された立壁Sが、段部Hからオーバーハング状にせり出し、鋭角に立設した形状を有している。続いて、本発明の第5実施形態について説明する。以下の第5実施形態の説明にあたっては、これまで説明してきた実施形態との相違点について説明する。図20は、本発明の第5実施形態の回路基板を示す部分断面図である。図20には、回路基板のうち、1つのアンカー電極近傍部分がはんだとともに示されている。なお、はんだは模式的に示されている。図20に示す回路基板70は、アンカー電極73Aに複数の凹部L,L’が形成されている。より詳細には凹部L内にさらに凹部L’が形成されている。凹部内にさらに凹部が形成されたことにより、応力分散の効果が高まる。図20に示すアンカー電極73Aは、上述した製造方法で凹部Lとなる部分を形成し、より狭い範囲に対して凹部Lと同様の方法を繰り返して段部Hを形成することによって作成することができる。続いて、本発明の第6実施形態について説明する。以下の第6実施形態の説明にあたっては、これまで説明してきた実施形態との相違点について説明する。図21は、本発明の第6実施形態の回路基板を示す部分断面図である。図21には、4つのアンカー電極83A_1,83A_2,83A_3,83A_4とアンカー電極以外の電極83Bとを含んだ回路基板の断面が示されている。図21に示す回路基板80は、アンカー電極83A_1,83A_2,83A_3,83A_4にそれぞれ形成された凹部L1,L2,L3,L4の深さが互いに異なり、この深さは周縁側に配置されたアンカー電極ほど大きい。このため、アンカー電極83A_1,83A_2,83A_3,83A_4にそれぞれ形成された段部H1,H2,H3,H4と、これら段部のそれぞれに隣接した凹部L1,L2,L3,L4との境に形成された立壁S1,S2,S3,S4の高さが互いに異なっており、立壁の高さは、周縁領域に配置されたアンカー電極ほど高い。図21に示す回路基板80は、レジストによって複数の電極のうちの一部の電極をマスクした状態で銅めっきを行い、マスクする電極を変えながら銅めっきするサイクルを繰り返すことによって製造することができる。なお、ここでは、周縁領域に配置されたアンカー電極ほど凹部の高さが低くなるよう形成された例で説明したが、本発明はこれに限られるものではなく、例えば、凹部の高さを一定とし、周縁領域に配置されたアンカー電極ほど段部が高くなるよう形成されたものであってもよい。また、上述した実施形態では、本発明の電極の材料として、銅の例で説明したが、本発明はこれに限られるものではなく、例えば、アルミニウム等銅以外の金属であってもよい。また、上述した実施形態では、はんだバンプの材料として、Snを含むはんだ材料の例で説明したが、本発明はこれに限られるものではなく、例えば、はんだバンプの材料としてはSnの代わりに、Bi,In,Zn,Ag,Sb,Cuを含むもの、または、Snに加えてBi,In,Zn,Ag,Sb,Cuを含むものであってもよい。また、上述した実施形態では、アンカー電極以外の電極とアンカー電極の双方が形成された回路基板の例を説明したが、本発明はこれに限られるものではない。本発明は、電極の少なくとも一部がアンカー電極であればよく、例えば、電極はすべてアンカー電極であってもよい。以下、本発明の種々の形態について付記する。付記1縁部から延在する凹部を有する電極を備えたことを特徴とする回路基板。付記2前記凹部は、前記回路基板の周縁に向けて設けられていることを特徴とする付記1に記載の回路基板。付記3前記電極は、前記回路基板の周縁領域に配置されたことを特徴とする付記1又は2に記載の回路基板。付記4前記電極の少なくとも1部は、前記電極材料との合金層からなることを特徴とする付記1から3のいずれか1項に記載の回路基板。付記5前記合金層により前記凹部が形成されていることを特徴とする付記4に記載の回路基板。付記6前記凹部は、複数形成されていることを特徴とする付記1から5のいずれか1項に記載の回路基板。付記7前記凹部の深さの異なる前記電極が、前記回路基板上に複数配置されていることを特徴とする付記1から6のいずれか1項に記載の回路基板。付記8前記回路基板の内側に配置される前記電極の凹部の深さに比して、周縁側に配置された前記電極の凹部の深さの方が大きいことを特徴とする付記7に記載の回路基板。付記9前記電極は、前記凹部の底面に位置する第1の電極領域と、該底面より高い位置にある第2の電極領域と、前記第1の電極領域と前記第2の電極領域との間に形成された段差と、を有し、前記段差は、前記電極の一方の縁部から他方の縁部まで連続していることを特徴とする付記1から8のいずれか1項に記載の回路基板。付記10前記第1の電極領域と前記第2の電極領域とは、平面視で互いに重なることを特徴とする付記9に記載の回路基板。付記11半導体チップと、第1の電極と、前記第1の電極表面に比して、大きな凹部を表面に有する第2の電極と、を備えた回路基板と、前記第1の電極及び前記第2の電極と前記半導体チップとを接合する接合部と、を有することを特徴とする半導体装置。付記12前記第2の電極は、前記回路基板の周縁領域に配置され、前記第1の電極は、前記周縁領域より内側に配置されたことを特徴とする付記11に記載の半導体装置。付記13半導体チップと、縁部から延在する凹部を有する第2の電極を備えた回路基板と、前記半導体チップと前記第2の電極とを接合する接合部と、を有することを特徴とする半導体装置。付記14前記第2の電極は、前記回路基板の周縁領域に配置されたことを特徴とする付記13に記載の半導体装置。付記15前記凹部は、前記回路基板の周縁に向けて設けられていることを特徴とする付記11から14のいずれか1項に記載の半導体装置。付記16前記第2の電極の少なくとも1部は、前記電極材料との合金層からなることを特徴とする付記11から15のいずれか1項に記載の半導体装置。付記17前記合金層により前記凹部が形成されていることを特徴とする付記16に記載の半導体装置。付記18前記凹部は、複数形成されていることを特徴とする付記11から17のいずれか1項に記載の半導体装置。付記19前記凹部の深さの異なる前記第2の電極が、前記回路基板上に複数配置されていることを特徴とする付記11から18のいずれか1項に記載の半導体装置。付記20半導体チップおよび回路基板を備えた半導体装置の製造方法であって、前記回路基板に縁部から延在する凹部を有する電極を設け、前記半導体チップと前記電極とを接合部によって接合することを特徴とする製造方法。"