電源端子に入力された電源電圧から内部電源電圧を生成し、ロジック回路に供給する内部電源電圧生成回路であって、入力端子に与えられる電圧に追従する電圧を出力する出力トランジスタと、前記出力トランジスタの最大電流を制限する電流制限回路と、を有することを特徴とする内部電源電圧生成回路。前記出力トランジスタが、MOSトランジスタであることを特徴とする、請求項1に記載の内部電源電圧生成回路。前記出力トランジスタが、バイポーラトランジスタであることを特徴とする、請求項1に記載の内部電源電圧生成回路。前記電流制限回路は、トランジスタを備えることを特徴とする、請求項1に記載の内部電源電圧生成回路。前記電流制限回路は、前記トランジスタを含むカレントミラー回路であることを特徴とする、請求項4に記載の内部電源電圧生成回路。前記電流制限回路の前記トランジスタは、デプレッション型MOSトランジスタである、ことを特徴とする、請求項4に記載の内部電源電圧生成回路。前記電流制限回路は、抵抗を備えることを特徴とする、請求項1に記載の内部電源電圧生成回路。前記電流制限回路が、前記MOSトランジスタのハイサイド側に設けられていることを特徴とする、請求項1から7のいずれかに記載の内部電源電圧生成回路。前記電流制限回路が、前記MOSトランジスタのロウサイド側に設けられていることを特徴とする、請求項1から7のいずれかに記載の内部電源電圧生成回路。しかし、従来の技術では、トランジスタ801の閾値が製造ばらつきを持つ為、トランジスタ801のゲート電圧を一定値として与えたとしても、内部電源電圧DVDDの電圧がばらついてしまう。この為、内部電源電圧DVDDを一定に保つことが難しい、という課題がある。例えば、内部電源電圧DVDDが高めにばらついてしまうと、ロジック回路802の動作時、貫通電流が過大となってしまい、消費電流が大きくなってしまう。つまり、内部電源電圧DVDDが供給されるロジック回路802の動作時の貫通電流は、トランジスタ801の閾値に依存するので、消費電流が大きくなってしまう。本発明は、上記の様な問題点を解決するために考案されたものであり、内部電源電圧を供給されるロジック回路の動作時、貫通電流が、製造ばらつきの影響により過大とならない内部電源電圧生成回路を実現するものである。本発明の内部電源電圧生成回路は、電源端子に入力された電源電圧から内部電源電圧を生成し、ロジック回路に供給する内部電源電圧生成回路であって、ゲートに与えられる電圧をソースフォロワ出力するMOSトランジスタと、前記MOSトランジスタの最大電流を制限する電流制限回路と、を有することを特徴とする内部電源電圧生成回路、とした。本発明によれば、内部電源電圧を供給されるロジック回路の動作時に貫通電流が製造ばらつきの影響により過大とならず、且つ消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。また、内部電源電圧は、ロジック回路の動作時に過度に電圧変動することが無い為、ロジック回路は安定して動作することが出来る。図1は、本実施形態の内部電源電圧生成回路を示すブロック図である。図1と図7の相違は、トランジスタ801のゲート電圧を与える電圧源101、トランジスタ801のハイサイドに、電流制限回路102が設けられているところにある。電流制限回路102は、トランジスタ801が、駆動する電流の最大値を制限する機能を備えている。電流制限回路102は、例えば、図2に示す様なカレントミラー回路に依るものや、また例えば、図3に示すようなデプレッション型のトランジスタに依るものや、また例えば、図4に示す様な抵抗に依るもので、構成される。以下に、本実施形態の内部電圧生成回路の動作について説明する。ロジック回路802は、動作時に貫通電流が生じる。トランジスタ801は、ゲートに電圧源101が適切な電圧を与えることにより、内部電源電圧DVDDが過大な電圧にならないように制御している。電圧源101は、例えば飽和接続したトランジスタに電流を流し込むことにより電圧を発生する定電圧回路を、電流を絞ることを前提として用いれば、内部電圧生成回路の消費電流を抑えることが出来る。前述した通り、ロッジク回路802の動作時に生じる貫通電流の値は、その動作電圧の大きさに依存する。仮に、トランジスタ801の閾値電圧が小さめにばらついてしまった場合、内部電源電圧DVDDは大きくなってしまうことになる。ロジック回路802は、その動作電圧を内部電源電圧DVDDとしている為、大きな貫通電流をトランジスタ801の駆動電流として要求する。しかし、電流制限回路102が設けられている為、トランジスタ801は要求通りの貫通電流を駆動することが出来ない。この結果として、内部電源電圧DVDDが小さくなる。このことにより、ロジック回路802の動作電圧が低下する為、貫通電流値が小さくなり、電流制限回路102が制限する電流値と等しくなるところまで、内部電源電圧DVDDは小さくなる。以上の動作により、ロジック回路802に過大な貫通電流が流れる状態を回避することが可能となる。また、以上の動作において、電圧源101の電圧を、適切な値でトランジスタ801のゲートに与えることにより、過大な内部電源電圧DVDDとならないように制御している為、ロジック回路802の動作時に内部電源電圧DVDDは、過度に電圧変動することが避けられ、ロジック回路802は安定して動作することが出来る。本実施形態の内部電源電圧生成回路は、以上の構成にすることにより、内部電源電圧を供給されるロジック回路の動作時、貫通電流が、製造ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。また、ロジック回路の動作時、内部電源電圧は、過度に電圧変動することが無い為、ロジック回路は、安定して動作することが出来る。本実施形態の内部電圧生成回路では、トランジスタ801に常時電流を流す為の電流源を設けずに説明したが、これを設けてもよい。但し、ロジック回路802のリーク電流が、前記常時電流を代替できれば、敢えて、トランジスタ801に常時電流を流す為の電流源を設ける必要は無い。本実施形態の内部電圧生成回路は、電流制限回路102がトランジスタ801にとってハイサイドに備えられている、として説明したが、図5に示すようにロウサイドに備えられても同様の効果が得られる。以下に、電流制限回路102が図3のようにデプレッション型トランジスタで構成した例について動作を説明する。内部電源電圧DVDDが大きくなると、デプレッション型トランジスタはバックゲート電圧降下により閾値電圧が高まり、制限電流がより小さくなる。この為、貫通電流がより大きな条件、すなわち内部電源電圧DVDDがより大きな条件において、より効果的に電流を制限することが出来るといったメリットが得られる。また、本実施形態の内部電圧生成回路は、トランジスタ801はN型を用いた構成として説明したが、P型で構成としても同様な効果が得られる。トランジスタ801にP型を用いた場合のブロック図を図6に示す。なお、トランジスタ801はMOSトランジスタであるとして説明したが、バイポーラトランジスタなど、その他のトランジスタであっても、同様の効果が得られることは明らかである。即ち、トランジスタ801は、入力端子ゲートやベースなどに入力された電圧に追従するように、内部電源電圧DVDDとして出力するものであればよい。例えば、MOSトランジスタであれば、ゲート電流は基本的に流れない為、低消費のメリットがある。また例えば、バイポーラトランジスタであれば、MOSトランジスタと比べて高速動作が可能である為、高速化のメリットが得られる。また、本実施形態の内部電圧生成回路は、電流制限回路102を図2~4に示すような回路として説明したが、同様の機能を有する回路であれば、同様な効果が得られる。