"高電圧駆動のパワー素子用の基板を目的とした化合物半導体において、Si基板を母材として、シリコン酸化膜を介して単結晶化合物半導体が形成された半導体基板に作りこまれたMOSFET、或いはバイポーラ型素子、IGBT型素子などの接合部の活性化のためのアニーリングを、素子を作りこんだ化合物半導体素子の存在する表層は高温度にして、Si基板部は低い温度にて行うアニーリングの手法により作成した半導体素子。請求項1において、化合物半導体としてSiCを用いてSiC層に素子を構成している表層の温度はSiの融点を越えるような高温度で行い、シリコン酸化膜及びSi基板部はシリコンの融点を下回る温度でアニーリングが行えるように温度傾斜を持たせた手法によりアニーリング処理を行った半導体素子。請求項1において、化合物半導体としてGaNを用いてGaN表層の温度はSiの融点を越えるような高温度で行い、シリコン酸化膜及びSi基板部はシリコンの融点を下回る温度でアニーリングが行えるように温度傾斜を持たせた手法によりアニーリングを行った半導体素子。請求項1から3において、高輝度光学ランプ、或いはレーザ光、或いはその他の局所的に高温度を発生させることができる手段を用いて化合物半導体の表層を高温度にしてSi基板側はステージの温度制御により低温度として、シリコン酸化膜及びSi基板の全体の温度がSiの融点を下回るような条件でアニーリングが行えるように温度傾斜を持たせた手法によりアニーリングを行った半導体素子。高電圧駆動素子の用途が拡大するにつれてそれらの素子のコストダウン、より性能の高い素子の実用化が重要な課題となってきている。SiC基板やGaN基板上に形成するMOSFET素子はこのニーズに合ったものである。この素子は数百ボルトの電圧がスイッチング駆動でき、動作速度も数MHzまで可能な素子である。本発明は、構造的にはこれらの基板に限りなく近く、作りやすさの面で簡素な基板構造の実用化を呈示するものである。以下の事例では、SiC基板を例に発明内容を開示するがGaN基板、その他の化合物半導体基板においても同様である。Si基板上にシリコン酸化膜を介して単結晶SiCを形成する図2-cのような構造が可能になればSiCとSiが絶縁分離され、SiCの特徴である高電圧素子をSi基板上に形成することができる。また、その上に図2-dのようにMOSFET素子を形成することもできる。しながらシリコン酸化膜の上に単結晶のSiC膜を直接的に形成することはできない為に、この簡素な構造の実用化は出来ていない。また、Si基板上にSiCなどの基板を形成できたとしても、その基板内に形成するMOSFETをアニーリングとしてSiの融点を越えるような高温で行いたいという要求に対しても応えることはできない。本発明の特徴は、図2-c,図2-dに示すような構造を簡素な手法により可能にする点にあり、さらにアニーリング手法を工夫してSiC部はSiの融点を越えるような高温度でアニーリングを可能として、Si部分はその融点を越えないような低温度に保つ手法を開示するものである。基板の形成面での特徴は、Si基板上には単結晶SiC薄膜が形成できるという事実と貼り合わせ技術と基板除去の工程の組み合わせにより、Si基板の上のシリコン酸化膜上に単結晶SiC薄膜を形成しようとするものである。その上で、SiC基板内に設けるMOSFETのアニーリングを1400度を越える高温度で行い、Si基板部ではその融点を越えない温度行うことを可能にするものである。その概要は、第1ステップとして第1のSi基板上に形成したシリコン酸化膜の面と第2のSi基板上に形成した単結晶SiC膜の面とを活性化処理した後に貼り合わせて原子間レベルでシリコン酸化膜面と単結晶SiC膜面を一体化するものである。第2のSi基板上に単結晶SiC薄膜を形成すると内部応力により基板の反りが発生するために、貼り合わせにあたっては、単結晶SiC薄膜を形成した第2のSi基板を平坦化ステージに吸着させて平坦度を出す必要がある。この平坦化した状態で、シリコン酸化膜を形成した第1のSi基板を貼り合わせる必要がある。貼り合わせは室温で行うことができる。貼り合わせ後に、平坦化ステージ20から分離しても両シリコンウエーハの界面は、原子間引力により結合が完全に密着した状態となっている。その後、単結晶SiCの母材である第2のSi基板をエッチング除去する。これにより、目的とする第1のSi基板上にシリコン酸化膜を介して単結晶SiC膜が存在するという構造を実現するものである。別の手法は、第1のSi基板上に形成したシリコン酸化膜の面と第2のSi基板上に形成した薄いSi膜の面とを活性化処理した後に貼り合わせて原子間レベルでシリコン酸化膜面とSi膜面を一体化するものである。この場合には、両ウエーハの内部応力は小さいため、反りは小さく、平坦化ステージによる平坦化処置は必ずしも必要としない。第2のSi基板と薄いSi膜は同じSi単結晶であるが、この後に行う第2のSi基板のエッチング工程において第2のSi基板だけをエッチング除去して薄いSi膜を残すために、第2のSi基板と第2のSi薄膜の濃度がけた違いに変えてある。この濃度差によりSi薄膜は殆どエッチングされずに残すことができる。例えばSi基板をP型で1010の低濃度としてSi薄膜をP型で1020以上の高濃度とする。KOH水溶液により低濃度P型Si基板はエッチングされて、高濃度P型Si薄膜はエッチングされないため、Si薄膜だけを残すことができる。また、この目的のために、濃度差を設けるのではなく、第2のSi基板をP型半導体として、その上のSi薄膜をN型半導体として極性の差によるエッチング速度の違いを利用してSi薄膜を残すこともできる。この様な特徴を持たせた第2のSi基板だけをエッチング除去してその上に形成してあるSi薄膜はエッチングせずに残す。これにより第1のSi基板上にシリコン酸化膜を介して単結晶Si薄膜があるという構造を形成する。この第1のSi基板にシリコン酸化膜があり、その上に単結晶Si薄膜がある状態において、SiC膜を成長させることにより、単結晶SiC膜を形成することができる。この過程において、シリコン酸化膜上の結晶性の良いSi薄膜は、SiC形成が高温度環境下で行われるために、シリコン酸化膜側の酸素及び、SiC薄膜が形成される環境下にある酸素により酸化されて絶縁性の高いシリコン酸化膜に変化する。すなわち、SiCの結晶性を良くするために設けられたSi基板は、SiCの成長途中にシリコン酸化膜となり消失する。すなわち、電導性のあるSi薄膜は消失して絶縁性のシリコン酸化膜になってしまう。これによりSiC基板を形成するための母材であったSi層は消失するために、図2-a、図2-bのような高電圧基板の障害となるSi層がない状態を実現することができる。この様に母材となるSi基板の上に、シリコン酸化膜が存在し、その上にSiCが形成される図2-c、図2-d示す構造を実現することができる。この様な目的のために第2のSi基板の上に形成した薄いSi薄膜は単結晶SiCが成長するための基板となるために、最低限の厚さが必要であり、また一方で、SiC膜が形成された後にシリコン酸化膜となりきるために、できる限り薄いことが要件である。その必要な厚さの最適値はSiCの形成温度や形成時間により異なる。Si基板に絶縁膜を介してこの様にして形成したSiC膜の層に、MOSFETを形成するためにイオン注入で形成するソースやドレイン部の活性化の為にはシリコンの融点を越えるような高温度で行うアニーリングをことが有効であることは公知の事実である。然し、シリコン基板の融点を越えるような高温度でアニーリングを行うことは行われていない。本発明ではアニーリングを一定の温度環境下で行うのではなく、温度傾斜をもった環境下で行うことによりSi基板部ではSi基板の融点を下回り、SiC部分ではアニーリングに必要な温度を与えるものである。より具体的には、SiCの表面は光学パワーランプとレンズによる光路の制御により1600度を越えるような高温度としてSi基板の温度は、Si基板を低温度の保持ステージの装着してSi基板の融点を越えないような温度に保持する手法を用いるものである。また、SiCの表面を高温度にする為にレーザ光を照射することも有効である。Si板に絶縁膜を介して高耐圧な素子を形成できる基板としての単結晶SiC膜を簡素に製造出来る工程が実現できる。形成に時間の要するSiC膜は必要な厚さだけを絶縁膜であるシリコン酸化膜上に形成することにより低価格なSiC基板を提供しその上で、SiC部分のアニーリングをSiの融点を越えるような高温で行いつつ、Si部においてはその融点を越えない温度に保つ手法を可能にするものである。図3に本発明の実施例としてSi基板上にシリコン酸化膜を介して単結晶SiCを形成する方法を説明する。第一ステップとして図3-aに示す第1のSi基板5の上に形成したシリコン酸化膜4の面と図3-bに示す第2のSi基板6の上に形成した単結晶SiC膜3の面とを活性化処理した後に貼り合わせて原子間レベルでシリコン酸化膜面と単結晶SiC膜面を一体化するものである。図3-cが貼り合わせた状態である。第2のSi基板6上に単結晶SiC3薄膜を形成すると内部応力により基板の反りが発生するために、貼り合わせにあたっては、単結晶SiC薄膜3を形成した第2のSi基板6を平坦化ステージ20に吸着させて平坦度を出す必要がある。この平坦化した状態で、シリコン酸化膜を形成した第1のSi基板を貼り合わせる必要がある。貼り合わせは室温で行うことができる。図3-cにおいて平坦化ステージ20は吸着穴21により図示はしていないが真空ポンプなどで吸着して反っている図3-bのSiCが形成された第2のSi基板を平坦化し、その状態で、シリコン酸化膜が形成性されている第1のSi基板が貼りあわされる。この貼り合わせは、室温において表面を活性化することにより行われる。近年、進化してきた、ウエーハの貼り合わせのよる手法と同様である。両Siウエーハの界面は、原子間引力により結合が完全に密着した状態となっている。その後、単結晶SiCの母材である第2のSi基板をエッチング除去する。これにより、目的とする第1のSi基板上にシリコン酸化膜を介して単結晶SiC膜が存在するという構造を実現するものである。図3-dがその状態を示している。この状態において、単結晶SiC膜3の最表面の欠陥の多い層をCMPケミカルメカニカルポリッシングなどの公知の手法により除去して、結晶性の良い表面だけを使用することも可能である。なおこの状態で単結晶SiCのヤング率が大きいために、SiC膜の厚さによっては基板全体に反りが発生する。その対策として図3-dの破線のように第1のSi基板の裏面にSiC膜9を形成して応力のバランスを取ることも有効である。図3-dの基板の上にゲート膜13、ゲート電極14、ソース11、ドレイン12を公知の手法で形成したものが図3-eである。図4において別の手法による貼り合わせ、エッチングの事例を示す。図4-aにおいて示す、第1のSi基板5の上に形成したシリコン酸化膜4の面と、図4-bに示す、エッチング速度の速い第2のSi基板7とエッチング速度の遅いのSi膜8の面を貼り合わせるものである。図4-cが図4-aと図4-bとを貼り合わせた状態を示している。この場合には、両ウエーハの内部応力は小さいため、反りは小さく、図3-cで示したような平坦化処置は必ずしも必要としない。第2のSi基板7と薄いSi膜8は同じSi単結晶であるが、この後に行う第2のSi基板7のエッチング工程においてSi基板7だけをエッチング除去して薄いSi膜8を残すために、Si基板7とSi薄膜8の濃度が桁違いに変えてある。この濃度差によりSi薄膜は殆どエッチングされずに残すことができる。具体的にはSi基板はP型で不純物濃度1010程度の低濃度としてあり、薄いSi膜は1020以上の高濃度としてある。KOH水溶液でSiをエッチングする場合に高濃度ではエッチングがされずに低濃度ではエッチングされることは公知の事実であり、第2のSi基板7だけをエッチング除去してその上に形成してあるSi薄膜8はエッチングせずに残すことができる。また、この目的のために、濃度差を設けるのではなく、第2のSi基板7をP型半導体として、その上のSi薄膜8をN型半導体として極性の差を利用することもできる。すなわち電界を印加させながらエッチングしてPN接合の境界でエッチングを停止させるという公知の技術を用いることができる。この様に、第2のSi基板7だけをエッチング除去してその上に形成してあるSi薄膜8はエッチングせずに残すことができる。この様な特徴を持たせた第2のSi基板7だけをエッチング除去してその上に形成してあるSi薄膜8はエッチングせずに残す。この状態が図4-dである。これにより第1のSi基板5の上にシリコン酸化膜4を介して単結晶のSi薄膜8があるという構造を形成することができる。この第1のSi基板にシリコン酸化膜があり、その上に結晶性の良いSi薄膜がある状態において、SiC膜を成長させることにより、単結晶SiC膜を形成することができる。この状態を図4-eにおいて示す。この過程において、シリコン酸化膜上の結晶性の良いSi薄膜8は、SiC形成が高温度環境下で行われるために、シリコン酸化膜側の酸素及び、SiC薄膜が形成される環境下にある酸素により酸化されて絶縁性の高いシリコン酸化膜に変化して、シリコン酸化膜4と同化する。SiCの結晶性を良くするために設けられた単結晶Si薄膜8がSiCの成長途中にシリコン酸化膜となり消失した状態を図4-fに示す。この様に電導性のあるSi薄膜は消失して絶縁性のシリコン酸化膜になってしまい、これによりSiC基板を形成するための母材であったSi層は消失する。この様に母材となるSi基板の上に、シリコン酸化膜が存在し、その上に単結晶のSiCが形成される図2-cに示す構造を実現することができる。この様な目的のために第2のSi基板の上に形成した薄いSi薄膜8は単結晶SiCが成長するための基板となるために、最低限の厚さが必要であり、また一方で、SiC膜が形成された後にシリコン酸化膜となりきるために、できる限り薄いことが要件である。その必要な厚さの最適値はSiCの形成温度や形成時間により異なる。図4-fの基板の上にゲート膜13、ゲート電極14、ソース11、ドレイン12を公知の手法で形成した状態が図4-gである。この様にして形成したSi基板上のシリコン酸化膜上に形成したSiCにソース、ドレイン、ゲート膜、ゲート電極を形成してMOSFETを構成する。この過程において、ソース、ドレインにはN型半導体やP型半導体となる不純物をイオン注入技術にて注入して、そのイオンの活性化の為に、Siの融点を越えるような高温度にてアニーリング処理することが必要である。具体的には、Siの融点は約1420°Cであるのに対して、SiC部分のアニーリング温度は1600°C程度必要である。この基板としてのSiに対する温度制限とMOSFET素子としてSiCのアニール温度条件を両立させるための手法が図5である。図5においては、Si基板上のSiCに対しては光学ランプ31により発生せしめた光をレンズ32により集光して、Si基板上のSiC素子35に照射するものである。Si基板上のSiC素子35の反対面は定温度ステージに装着されており室温近傍である。具体的には、光学ランプ31により発せられた熱は光路33により、レンズ32のより集光され、光路34により集光されSi基板上のSiC素子35の表面に照射される。これにより、表面温度はSiCの素子のアニーリングとして必要な1600°C近くとなる。これにより、Siに対する懸念点は解決される。光学ランプとレンズを用いる手法以外にもレーザ光を照射してSiCの表面温度を高くする手法も可能である。具体的なSiC膜からSi基板にかけての温度の傾斜の事例を図6に示す。図6-aにおいて、図6-bの素子の断面における、温度分布を示す。この様な温度分布を持ち、SiC膜の表層のMOSFET部分のアニーリングは高温度において行うことができる。尚、参考までに図6-bに示すMOSFETは横型の素子であるために、その素子が表層だけに存在してこの様な表層だけのアニーリングが有効である。大電力制御のために使用される縦型のMOSFETの場合には、深い層までのアニーリングが必要であり、ここで言及している温度傾斜を用いるアニーリングの手法は使えない。図3、4、5,6ではSiCの基板を事例に説明したがGaNなど他の化合物半導体においても同様である。"