"第1の導電型を有する単結晶シリコンからなる半導体基板と、前記半導体基板の一方の表面側に設けられ、前記第1の導電型と反対の第2の導電型を有する第1の非晶質膜と、前記半導体基板の面内方向において前記第1の非晶質膜に隣接して前記半導体基板の一方の表面側に設けられ、前記第1の導電型を有する第2の非晶質膜と、前記第1の非晶質膜と前記第2の非晶質膜との間に設けられ、前記第1および第2の非晶質膜の両方よりも大きい光学バンドギャップを有する半導体薄膜とを備える光電変換素子。前記半導体基板と前記第1の非晶質層との間に設けられ、i型の導電型を有する第3の非晶質膜を更に備える、請求項1に記載の光電変換素子。前記半導体基板と前記第2の非晶質層との間に設けられ、i型の導電型を有する第3の非晶質膜を更に備える、請求項1に記載の光電変換素子。前記第3の非晶質膜は、i型アモルファスシリコンカーバイド、i型アモルファスシリコンナイトライド、i型アモルファスシリコンカーボンナイトライド、i型アモルファスシリコンオキサイド、i型アモルファスシリコンおよびi型アモルファスシリコンゲルマニウムのいずれかからなる、請求項2または請求項3に記載の光電変換素子。前記半導体基板と前記第1の非晶質層との間に設けられ、i型の導電型を有する第3の非晶質膜と、前記半導体基板と前記第2の非晶質層との間に設けられ、i型の導電型を有する第4の非晶質膜とを更に備える、請求項1に記載の光電変換素子。前記第3および第4の非晶質膜の各々は、i型アモルファスシリコンカーバイド、i型アモルファスシリコンナイトライド、i型アモルファスシリコンカーボンナイトライド、i型アモルファスシリコンオキサイド、i型アモルファスシリコンおよびi型アモルファスシリコンゲルマニウムのいずれかからなる、請求項5に記載の光電変換素子。前記半導体薄膜は、i型アモルファスシリコンカーバイド、i型アモルファスシリコンナイトライド、i型アモルファスシリコンカーボンナイトライド、およびi型アモルファスシリコンオキサイドのいずれかからなる、請求項1から請求項6のいずれか1項に記載の光電変換素子。前記半導体基板は、n型単結晶シリコンからなり、前記第1の非晶質膜は、p型非晶質膜からなり、前記第2の非晶質膜は、n型非晶質膜からなる、請求項1から請求項7のいずれか1項に記載の光電変換素子。前記第1の非晶質膜は、p型アモルファスシリコンカーバイド、p型アモルファスシリコンナイトライド、p型アモルファスシリコンカーボンナイトライド、p型アモルファスシリコンオキサイド、p型アモルファスシリコン、p型アモルファスシリコンゲルマニウムおよびp型アモルファスゲルマニウムのいずれかからなり、前記第2の非晶質膜は、n型アモルファスシリコンカーバイド、n型アモルファスシリコンナイトライド、n型アモルファスシリコンカーボンナイトライド、n型アモルファスシリコンオキサイド、n型アモルファスシリコン、n型アモルファスシリコンゲルマニウムおよびn型アモルファスゲルマニウムのいずれかからなる、請求項8に記載の光電変換素子。前記半導体基板は、p型単結晶シリコンからなり、前記第1の非晶質膜は、n型非晶質膜からなり、前記第2の非晶質膜は、p型非晶質膜からなる、請求項1から請求項7のいずれか1項に記載の光電変換素子。前記第1の非晶質膜は、n型アモルファスシリコンカーバイド、n型アモルファスシリコンナイトライド、n型アモルファスシリコンカーボンナイトライド、n型アモルファスシリコンオキサイド、n型アモルファスシリコン、n型アモルファスシリコンゲルマニウムおよびn型アモルファスゲルマニウムのいずれかからなり、前記第2の非晶質膜は、p型アモルファスシリコンカーバイド、p型アモルファスシリコンナイトライド、p型アモルファスシリコンカーボンナイトライド、p型アモルファスシリコンオキサイド、p型アモルファスシリコン、p型アモルファスシリコンゲルマニウムおよびp型アモルファスゲルマニウムのいずれかからなる、請求項10に記載の光電変換素子。第1の導電型を有する単結晶シリコンからなる半導体基板の一方の表面上に前記第1の導電型と反対の第2の導電型を有する第1の非晶質膜を堆積する第1の工程と、前記半導体基板の面内方向における前記第1の非晶質膜の両端部を覆うように半導体薄膜を形成する第2の工程と、前記半導体基板の面内方向において前記第1の非晶質膜に隣接して前記半導体薄膜および前記半導体基板の一方の表面上に前記第1の導電型を有する第2の非晶質膜を堆積する第3の工程とを備え、前記半導体薄膜は、前記第1および第2の非晶質膜の両方よりも大きい光学バンドギャップを有する、光電変換素子の製造方法。前記第2の工程において、i型アモルファスシリコンカーバイド、i型アモルファスシリコンナイトライド、i型アモルファスシリコンカーボンナイトライド、およびi型アモルファスシリコンオキサイドのいずれかからなる半導体薄膜が形成される、請求項12に記載の光電変換素子の製造方法。しかし、特許文献2に記載された太陽電池においては、p型a-Siとn型a-Siとの分離は、i型a-Siによって行われ、i型a-Siの膜厚が非常に薄いため、絶縁性が低いという問題がある。そこで、この発明の実施の形態によれば、絶縁性を向上可能な光電変換素子を提供する。また、この発明の実施の形態によれば、絶縁性を向上可能な光電変換素子の製造方法を提供する。この発明の実施の形態によれば、光電変換素子は、半導体基板と、第1および第2の非晶質膜と、半導体薄膜とを備える。半導体基板は、第1の導電型を有する単結晶シリコンからなる。第1の非晶質膜は、半導体基板の一方の表面側に設けられ、第1の導電型と反対の第2の導電型を有する。第2の非晶質膜は、半導体基板の面内方向において第1の非晶質膜に隣接して半導体基板の一方の表面側に設けられ、第1の導電型を有する。半導体薄膜は、第1の非晶質膜と第2の非晶質膜との間に設けられ、第1および第2の非晶質膜の両方よりも大きい光学バンドギャップを有する。また、この発明の実施の形態によれば、光電変換素子の製造方法は、第1の導電型を有する単結晶シリコンからなる半導体基板の一方の表面上に第1の導電型と反対の第2の導電型を有する第1の非晶質膜を堆積する第1の工程と、半導体基板の面内方向における第1の非晶質膜の両端部を覆うように半導体薄膜を形成する第2の工程と、半導体基板の面内方向において第1の非晶質膜に隣接して半導体薄膜および半導体基板の一方の表面上に第1の導電型を有する第2の非晶質膜を堆積する第3の工程とを備え、半導体薄膜は、第1および第2の非晶質膜の両方よりも大きい光学バンドギャップを有する。この発明の実施の形態による光電変換素子においては、第1および第2の非晶質膜よりも大きい光学バンドギャップを有する半導体薄膜が第1の非晶質膜と第2の非晶質膜との間に設けられる。その結果、キャリアが第1の非晶質膜と第2の非晶質膜との間を流れ難くなる。従って、絶縁性を向上できる。また、この発明の実施の形態による光電変換素子の製造方法においては、第1の非晶質膜の両端部を覆うように半導体薄膜を形成し、半導体薄膜上に第2の非晶質膜を堆積する。その結果、第2の非晶質膜が第1の非晶質膜に接することはなく、キャリアが第1の非晶質膜と第2の非晶質膜との間を流れ難くなる。従って、絶縁性を向上できる。本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。この明細書において、非晶質相とは、シリコンSi原子等がランダムに配列された状態を言う。また、アモルファスシリコンをa-Siと表記するが、この表記は、実際には、水素H原子が含まれていることを意味する。アモルファスシリコンカーバイドa-SiC、アモルファスシリコンオキサイドa-SiO、アモルファスシリコンナイトライドa-SiN、アモルファスシリコンカーボンナイトライドa-SiCN、アモルファスシリコンゲルマニウムa-SiGeおよびアモルファスゲルマニウムa-Geについても、同様に、H原子が含まれていることを意味する。[実施の形態1]図1は、この発明の実施の形態1による光電変換素子の構成を示す断面図である。図1を参照して、この発明の実施の形態1による光電変換素子100は、n型単結晶シリコン基板1と、パッシベーション膜2と、p型非晶質膜11~1mmは2以上の整数と、n型非晶質膜21~2m-1と、半導体薄膜31~3nnはn=2m-1を満たす整数と、電極41~4m,51~5m-1とを備える。n型単結晶シリコン基板1は、例えば、100の面方位および0.1~1.0Ωcmの比抵抗を有する。また、n型単結晶シリコン基板1は、例えば、100~300μmの厚みを有し、好ましくは、100~200μmの厚みを有する。パッシベーション膜2は、例えば、二酸化シリコンSiO2からなり、n型単結晶シリコン基板1の光入射側の表面に接して設けられる。そして、パッシベーション膜2は、例えば、100nmの膜厚を有する。p型非晶質膜11~1mの各々は、非晶質相からなり、n型単結晶シリコン基板1の光入射側と反対側の表面に接して設けられる。そして、p型非晶質膜11~1mの各々は、例えば、p型a-Siからなり、膜厚は、例えば、10nmである。また、p型非晶質膜11~1mは、n型単結晶シリコン基板1の面内方向において所望の間隔で配置される。更に、p型非晶質膜11~1mの各々におけるボロンB濃度は、例えば、5×1019cm-3である。n型非晶質膜21~2m-1は、非晶質相からなり、それぞれ、p型非晶質膜11,12間、p型非晶質膜12,13間、、およびp型非晶質膜1m-1,1m間において、半導体薄膜31,32;33,34;;3n-1,3nに接して配置される。そして、n型非晶質膜21~2m-1の各々は、例えば、n型a-Siからなり、膜厚は、例えば、10nmである。また、n型非晶質膜21~2m-1の各々におけるリンP濃度は、例えば、5×1019cm-3である。半導体薄膜31~3nの各々は、例えば、i型a-SiCからなる。また、半導体薄膜31~3nの各々は、例えば、数十nm以上の膜厚を有し、一般的には、キャリア電子および正孔がトンネルできない膜厚を有する。そして、半導体薄膜31は、p型非晶質膜11、n型非晶質膜21およびn型単結晶シリコン基板1に接して配置され、半導体薄膜32,33は、p型非晶質膜12、n型非晶質膜21,22およびn型単結晶シリコン基板1に接して配置され、半導体薄膜34,35は、p型非晶質膜13、n型非晶質膜22,23およびn型単結晶シリコン基板1に接して配置され、以下、同様にして、半導体薄膜3n-2,3n-1は、p型非晶質膜1m-1、n型非晶質膜2m-2,2m-1およびn型単結晶シリコン基板1に接して配置され、半導体薄膜3nは、p型非晶質膜1m、n型非晶質膜2m-1およびn型単結晶シリコン基板1に接して配置される。電極41~4mは、それぞれ、p型非晶質膜11~1mに接して設けられる。電極51~5m-1は、それぞれ、n型非晶質膜21~2m-1に接して設けられる。そして、電極41~4m,51~5m-1の各々は、例えば、銀Agからなる。p型非晶質膜11~1mおよびn型非晶質膜21~2m-1は、図1の紙面に垂直な方向において同じ長さを有する。そして、p型非晶質膜11~1mの全体の面積がn型単結晶シリコン基板1の面積に占める割合である面積占有率は、60~93であり、n型非晶質膜21~2m-1の全体の面積がn型単結晶シリコン基板1の面積に占める割合である面積占有率は、5~20である。このように、p型非晶質膜11~1mの面積占有率をn型非晶質膜21~2m-1の面積占有率よりも大きくするのは、n型単結晶シリコン基板1中で光励起された電子および正孔がpn接合p型非晶質膜11~1m/n型単結晶シリコン基板1によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。図2~図4は、それぞれ、図1に示す光電変換素子100の製造方法を示す第1~第3の工程図である。光電変換素子100の製造方法について説明する。光電変換素子100は、プラズマ装置を主に用いてプラズマCVD法によって製造される。プラズマ装置は、仕込室と、反応室CB1~CB3と、取出室と、整合器と、RF電源とを備える。仕込室、反応室CB1~CB3および取出室は、直列に配置されている。そして、仕込室と反応室CB1との間、反応室CB1と反応室CB2との間、反応室CB2と反応室CB3との間、および反応室CB3と取出室との間は、仕切バルブで仕切られている。また、仕込室から反応室CB1、反応室CB2、反応室CB3および取出室へ単結晶シリコン基板を順次搬送する搬送機構がプラズマ装置に備えられている。仕込室は、加熱機構と排気機構とを備える。加熱機構は、単結晶シリコン基板を所定の温度に昇温する。排気機構は、仕込室内のガスを排気し、仕込室の到達圧力を、例えば、1×10-5Pa以下に設定する。反応室CB1~CB3の各々は、平行平板電極と、加熱機構と、排気機構とを備える。加熱機構は、単結晶シリコン基板を所定の温度に昇温する。排気機構は、反応室CB1~CB3内のガスを排気し、反応室CB1~CB3の到達圧力を、例えば、1×10-5Pa以下に設定する。平行平板電極は、整合器を介してRF電源に接続される。なお、反応室CB1は、p型a-Siを堆積するための反応室であり、反応室CB2は、i型a-SiCを堆積するための反応室であり、反応室CB3は、n型a-Siを堆積するための反応室である。取出室は、排気機構を備える。排気機構は、取出室内のガスを排気し、取出室の到達圧力を、例えば、1×10-5Pa以下に設定する。仕込室、反応室CB1~CB3および取出室の各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが仕込室、反応室CB1~CB3および取出室に最も近くなるように、それぞれ、仕込室、反応室CB1~CB3および取出室に直列的に連結されている。そして、各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプによって、それぞれ、仕込室、反応室CB1~CB3および取出室内のガスを排気し、またはメカニカルブースタポンプおよびロータリーポンプによって、それぞれ、仕込室、反応室CB1~CB3および取出室内のガスを排気する。RF電源は、例えば、13.56MHzのRF電力を整合器を介して反応室CB1~CB3の平行平板電極に印加する。光電変換素子100の製造が開始されると、n型単結晶シリコン基板1をエタノール等で超音波洗浄して脱脂し、その後、n型単結晶シリコン基板1をフッ酸中に浸漬してn型単結晶シリコン基板1の表面に形成された自然酸化膜を除去するとともに、n型単結晶シリコン基板1の表面を水素で終端する図2の工程a参照。n型単結晶シリコン基板1の洗浄が終了すると、n型単結晶シリコン基板1を酸化炉に入れ、1000°Cの温度で酸素雰囲気中でn型単結晶シリコン基板1を熱酸化する。この場合、酸化時間は、例えば、30分である。そして、n型単結晶シリコン基板1の片側の表面および端面に形成されたSiO2をフッ酸によって除去し、n型単結晶シリコン基板1の一方の表面にSiO2からなるパッシベーション膜2を形成する図2の工程b参照。そして、n型単結晶シリコン基板1/パッシベーション膜2をプラズマ装置の仕込室の基板ホルダー上に配置する。そして、仕込室の排気機構は、1×10-5Pa以下に仕込室内のガスを排気し、仕込室の加熱機構は、n型単結晶シリコン基板1/パッシベーション膜2の温度を200°Cに設定するように基板ホルダーを加熱する。また、反応室CB1~CB3の加熱機構も、n型単結晶シリコン基板1/パッシベーション膜2の温度を200°Cに設定するように基板ホルダーを加熱する。n型単結晶シリコン基板1/パッシベーション膜2の温度が200°Cに達すると、仕込室と反応室CB1との間の仕切バルブが開けられ、n型単結晶シリコン基板1/パッシベーション膜2は、仕込室から反応室CB1へ搬送される。p型非晶質膜11~1m、n型非晶質膜21~2m-1および半導体薄膜31~3nを形成するときの材料ガスの流量を表1に示す。n型単結晶シリコン基板1/パッシベーション膜2が反応室CB1へ搬送されると、2sccmのシランSiH4ガスと、42sccmの水素H2ガスと、水素希釈された12sccmのジボランB2H6ガスとを反応室CB1に流し、反応室CB1の圧力を13.3Pa~665Paの範囲に設定する。そして、RF電源は、16~80mW/cm2の範囲のRFパワーを整合器を介して平行平板電極に印加する。これによって、反応室CB1内でプラズマが発生し、p型a-Siからなるp型非晶質膜20がn型単結晶シリコン基板1の表面=パッシベーション膜2が形成された面と反対側の表面に堆積される図2の工程c参照。なお、水素希釈されたB2H6ガスの濃度は、0.1である。p型非晶質膜20の膜厚が10nmになると、反応室CB1の平行平板電極へのRFパワーの印加を停止するとともに、SiH4ガス、H2ガスおよびB2H6ガスの反応室CB1への供給を停止し、排気機構によって1×10-5Pa以下に反応室CB1を真空引きする。そして、仕切バルブを開け、p型非晶質膜20/n型単結晶シリコン基板1/パッシベーション膜2を反応室CB1から取出室へ搬送し、p型非晶質膜20/n型単結晶シリコン基板1/パッシベーション膜2を室温まで冷却した後、取り出す。そして、取り出したp型非晶質膜20/n型単結晶シリコン基板1/パッシベーション膜2のp型非晶質膜20の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン30を形成する図2の工程d参照。その後、レジストパターン30をマスクとしてp型非晶質膜20をドライエッチングまたはウェットエッチングによってエッチングし、p型非晶質膜11~1mを形成する図2の工程e参照。p型非晶質膜11~1mを形成すると、p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2のp型非晶質膜11~1m側をフッ酸で洗浄し、p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2をプラズマ装置の仕込室の基板ホルダー上に配置する。そして、仕込室の排気機構は、1×10-5Pa以下に仕込室内のガスを排気し、仕込室の加熱機構は、p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2の温度を200°Cに設定するように基板ホルダーを加熱する。p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2の温度が200°Cに達すると、p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2を仕込室から反応室CB2へ搬送する。p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2が反応室CB2へ搬送されると、2sccmのSiH4ガスと、42sccmのH2ガスと、1.6sccmのメタンCH4ガスとを反応室CB2に流し表1参照、反応室CB2の圧力を13.3Pa~665Paの範囲に設定する。そして、RF電源は、16~80mW/cm2の範囲のRFパワーを整合器を介して平行平板電極に印加する。これによって、反応室CB2内でプラズマが発生し、i型a-SiCからなる半導体薄膜40がp型非晶質膜11~1mおよびn型単結晶シリコン基板1の表面に堆積される図3の工程f参照。半導体薄膜40の膜厚が数十nm以上になると、反応室CB2の平行平板電極へのRFパワーの印加を停止するとともに、SiH4ガス、H2ガスおよびCH4ガスの反応室CB2への供給を停止し、排気機構によって1×10-5Pa以下に反応室CB2を真空引きする。そして、仕切バルブを開け、半導体薄膜40/p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2を反応室CB2から取出室へ搬送する。そして、半導体薄膜40/p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2を室温まで冷却し、取出室から取出す。その後、半導体薄膜40/p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2の半導体薄膜40上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン50を形成する図3の工程g参照。その後、レジストパターン50をマスクとして半導体薄膜40をドライエッチングまたはウェットエッチングによってエッチングし、半導体薄膜31~3nを形成する図3の工程h参照。そして、半導体薄膜31~3n/p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2の半導体薄膜31~3n側をフッ酸で洗浄し、半導体薄膜31~3n/p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2をプラズマ装置の仕込室の基板ホルダー上に配置する。その後、仕込室の排気機構は、1×10-5Pa以下に仕込室内のガスを排気し、仕込室の加熱機構は、半導体薄膜31~3n/p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2の温度を200°Cに設定するように基板ホルダーを加熱する。半導体薄膜31~3n/p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2の温度が200°Cに達すると、半導体薄膜31~3n/p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2を仕込室から反応室CB3へ搬送する。半導体薄膜31~3n/p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2が反応室CB3へ搬送されると、20sccmのSiH4ガスと、150sccmのH2ガスと、水素希釈された50sccmのフォスフィンPH3ガスとを反応室CB3に流し表1参照、反応室CB3の圧力を13.3Pa~665Paの範囲に設定する。そして、RF電源は、16~80mW/cm2の範囲のRFパワーを整合器を介して平行平板電極に印加する。これによって、反応室CB3内でプラズマが発生し、n型a-Siからなるn型非晶質膜60が半導体薄膜31~3n、p型非晶質膜11~1mおよびn型単結晶シリコン基板1の表面に堆積される図3の工程i参照。なお、水素希釈されたPH3ガスの濃度は、0.2である。n型非晶質膜60の膜厚が10nmになると、反応室CB3の平行平板電極へのRFパワーの印加を停止するとともに、SiH4ガス、H2ガスおよびPH3ガスの反応室CB3への供給を停止し、排気機構によって1×10-5Pa以下に反応室CB3を真空引きする。そして、仕切バルブを開け、n型非晶質膜60/半導体薄膜31~3n/p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2を反応室CB3から取出室へ搬送する。そして、n型非晶質膜60/半導体薄膜31~3n/p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2を室温まで冷却し、取出室から取出す。その後、n型非晶質膜60/半導体薄膜31~3n/p型非晶質膜11~1m/n型単結晶シリコン基板1/パッシベーション膜2のn型非晶質膜60上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン70を形成する図4の工程j参照。その後、レジストパターン70をマスクとしてn型非晶質膜60をドライエッチングまたはウェットエッチングによってエッチングし、n型非晶質膜21~2m-1を形成する図4の工程k参照。引き続いて、n型非晶質膜21~2m-1およびp型非晶質膜11~1m側にAgを蒸着し、その蒸着したAgをフォトリソグラフィおよびエッチングによってパターンニングし、電極41~4m,51~5m-1を形成する。これによって、光電変換素子100が完成する図4の工程l参照。光電変換素子100において、太陽光がパッシベーション膜2側から光電変換素子100に照射されると、n型単結晶シリコン基板1中で電子および正孔が光励起される。光励起された電子および正孔は、パッシベーション膜2側へ拡散しても、パッシベーション膜2によるn型単結晶シリコン基板1のパッシベーション効果によって再結合し難く、p型非晶質膜11~1mおよびn型非晶質膜21~2m-1側へ拡散する。そして、p型非晶質膜11~1mおよびn型非晶質膜21~2m-1側へ拡散した電子および正孔は、p型非晶質膜11~1m/n型単結晶シリコン基板1=pn接合による内部電界によって分離され、正孔は、p型非晶質膜11~1mを介して電極41~4mへ到達し、電子は、n型非晶質膜21~2m-1を介して電極51~5m-1へ到達する。電極51~5m-1へ到達した電子は、電極41~4mと電極51~5m-1との間に接続された負荷を介して電極41~4mへ到達し、正孔と再結合する。このように、光電変換素子100は、n型単結晶シリコン基板1中で光励起された電子および正孔をn型単結晶シリコン基板1の裏面=パッシベーション膜2が形成されたn型単結晶シリコン基板1の表面と反対側の面から取り出すバックコンタクト型の光電変換素子である。そして、光電変換素子100においては、p型非晶質膜11~1mおよびn型非晶質膜21~2m-1は、直接接することはなく、p型非晶質膜11~1mとn型非晶質膜21~2m-1との間には、i型a-SiCからなる半導体薄膜31~3nが存在する。i型a-SiCの光学バンドギャップは、約2.0eVであり、p型非晶質膜11~1mを構成するp型a-Siの光学バンドギャップは、約1.7eVであり、n型非晶質膜21~2m-1を構成するn型a-Siの光学バンドギャップも、約1.7eVである。また、p型a-Siは、約1×10-3Ωcm-1の導電率を有し、n型a-Siは、約1×10-2Ωcm-1の導電率を有する。一方、i型a-SiCは、約1×10-12Ωcm-1の導電率を有する。その結果、p型非晶質膜11~1mとn型非晶質膜21~2m-1との間には、キャリア電子および正孔に対する障壁が存在し、キャリア電子および正孔は、i型a-SiCを介してp型非晶質膜11~1mとn型非晶質膜21~2m-1との間を流れ難くなる。従って、絶縁性を向上できる。図5は、実施の形態1による他の光電変換素子の構成を示す断面図である。実施の形態1による光電変換素子は、図5に示す光電変換素子100Aであってもよい。図5を参照して、光電変換素子100Aは、図1に示す光電変換素子100にi型非晶質膜61~6mを追加したものであり、その他は、光電変換素子100と同じである。i型非晶質膜61~6mは、非晶質相からなり、それぞれ、n型単結晶シリコン基板1およびp型非晶質膜11~1mに接し、n型単結晶シリコン基板1とp型非晶質膜11~1mとの間に配置される。そして、i型非晶質膜61~6mの各々は、例えば、i型a-Siからなり、膜厚は、例えば、10nmである。また、i型非晶質膜61~6mは、n型単結晶シリコン基板1の面内方向図5の紙面における左右方向において、それぞれ、p型非晶質膜11~1mと同じ幅を有する。更に、i型非晶質膜61~6mは、図5の紙面に垂直な方向において、それぞれ、p型非晶質膜11~1mと同じ長さを有する。光電変換素子100Aにおいては、n型非晶質膜21~2m-1の各々の膜厚は、p型非晶質膜11~1mの膜厚とi型非晶質膜61~6mの膜厚との合計膜厚からなる。また、光電変換素子100Aにおいては、半導体薄膜31は、p型非晶質膜11の一部の表面および端面と、i型非晶質膜61の端面と、n型非晶質膜21の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接し、半導体薄膜32,33は、p型非晶質膜12の一部の表面および端面と、i型非晶質膜62の端面と、n型非晶質膜21,22の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接し、半導体薄膜34,35は、p型非晶質膜13の一部の表面および端面と、i型非晶質膜63の端面と、n型非晶質膜22,23の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接する。以下、同様にして、半導体薄膜3n-2,3n-1は、p型非晶質膜1m-1の一部の表面および端面と、i型非晶質膜6m-1の端面と、n型非晶質膜2m-2,2m-1の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接し、半導体薄膜3nは、p型非晶質膜1mの一部の表面および端面と、i型非晶質膜6mの端面と、n型非晶質膜2m-1の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接する。光電変換素子100Aは、図2~図4に示す工程a~工程lによって製造される。この場合、図2の工程cにおいて、i型非晶質膜61~6m用のi型非晶質膜がプラズマCVD法によってn型単結晶シリコン基板1上に堆積され、その後、p型非晶質膜11~1m用のp型非晶質膜20がプラズマCVD法によってi型非晶質膜61~6m用のi型非晶質膜上に堆積される。そして、i型非晶質膜61~6m用のi型非晶質膜を堆積するときのガス流量は、表1に示すとおりである。光電変換素子100Aにおける発電機構は、光電変換素子100の発電機構と概ね同じであり、p型非晶質膜11~1mおよびn型非晶質膜21~2m-1側へ拡散した電子および正孔は、p型非晶質膜11~1m/i型非晶質膜61~6m/n型単結晶シリコン基板1=pin接合による内部電界によって分離され、正孔は、i型非晶質膜61~6mおよびp型非晶質膜11~1mを介して電極41~4mへ到達し、電子は、n型非晶質膜21~2m-1を介して電極51~5m-1へ到達する。電極51~5m-1へ到達した電子は、電極41~4mと電極51~5m-1との間に接続された負荷を介して電極41~4mへ到達し、正孔と再結合する。このように、光電変換素子100Aは、n型単結晶シリコン基板1中で光励起された電子および正孔をn型単結晶シリコン基板1の裏面=パッシベーション膜2が形成されたn型単結晶シリコン基板1の表面と反対側の面から取り出すバックコンタクト型の光電変換素子である。そして、光電変換素子100Aにおいては、p型非晶質膜11~1mおよびi型非晶質膜61~6mとn型非晶質膜21~2m-1との間には、n型非晶質膜21~2m-1がp型非晶質膜11~1mおよびi型非晶質膜61~6mに接しないように半導体薄膜31~3nが存在する。従って、光電変換素子100において説明したように、絶縁性を向上できる。また、光電変換素子100Aにおいては、n型単結晶シリコン基板1とp型非晶質膜11~1mとの間にi型非晶質膜61~6mが存在するので、n型単結晶シリコン基板1とp型非晶質膜11~1mとの界面における正孔の再結合が抑制される。その結果、短絡光電流が増加し、光電変換素子100Aの変換効率を向上できる。光電変換素子100Aについてのその他の説明は、光電変換素子100についての説明と同じである。図6は、実施の形態1による更に他の光電変換素子の構成を示す断面図である。実施の形態1による光電変換素子は、図6に示す光電変換素子100Bであってもよい。図6を参照して、光電変換素子100Bは、図1に示す光電変換素子100にi型非晶質膜71~7m-1を追加したものであり、その他は、光電変換素子100と同じである。i型非晶質膜71~7m-1は、非晶質相からなり、それぞれ、n型単結晶シリコン基板1およびn型非晶質膜21~2m-1に接し、n型単結晶シリコン基板1とn型非晶質膜21~2m-1との間に配置される。そして、i型非晶質膜71~7m-1の各々は、例えば、i型a-Siからなり、膜厚は、例えば、10nmである。また、i型非晶質膜71~7m-1は、図6の紙面に垂直な方向において、それぞれ、n型非晶質膜21~2m-1と同じ長さを有する。光電変換素子100Bにおいては、p型非晶質膜11~1mの各々の膜厚は、n型非晶質膜21~2m-1の膜厚とi型非晶質膜71~7m-1の膜厚との合計膜厚からなる。また、光電変換素子100Bにおいては、半導体薄膜31は、p型非晶質膜11の一部の表面および端面と、i型非晶質膜71の端面と、n型非晶質膜21の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接し、半導体薄膜32,33は、p型非晶質膜12の一部の表面および端面と、i型非晶質膜71,72の端面と、n型非晶質膜21,22の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接し、半導体薄膜34,35は、p型非晶質膜13の一部の表面および端面と、i型非晶質膜72,73の端面と、n型非晶質膜22,23の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接する。以下、同様にして、半導体薄膜3n-2,3n-1は、p型非晶質膜1m-1の一部の表面および端面と、i型非晶質膜7m-2,7m-1の端面と、n型非晶質膜2m-2,2m-1の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接し、半導体薄膜3nは、p型非晶質膜1mの一部の表面および端面と、i型非晶質膜7m-1の端面と、n型非晶質膜2m-1の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接する。光電変換素子100Bは、図2~図4に示す工程a~工程lによって製造される。この場合、図3の工程iにおいて、i型非晶質膜71~7m-1用のi型非晶質膜がプラズマCVD法によってp型非晶質膜11~1m、半導体薄膜31~3nおよびn型単結晶シリコン基板1上に堆積され、その後、n型非晶質膜60がプラズマCVD法によってi型非晶質膜71~7m-1用のi型非晶質膜上に堆積される。そして、i型非晶質膜71~7m-1用のi型非晶質膜を堆積するときのガス流量は、表1に示すi型非晶質膜61~6mのガス流量と同じである。光電変換素子100Bにおける発電機構は、光電変換素子100の発電機構と概ね同じであり、p型非晶質膜11~1mおよびn型非晶質膜21~2m-1側へ拡散した電子および正孔は、p型非晶質膜11~1m/n型単結晶シリコン基板1=pn接合による内部電界によって分離され、正孔は、p型非晶質膜11~1mを介して電極41~4mへ到達し、電子は、i型非晶質膜71~7m-1およびn型非晶質膜21~2m-1を介して電極51~5m-1へ到達する。電極51~5m-1へ到達した電子は、電極41~4mと電極51~5m-1との間に接続された負荷を介して電極41~4mへ到達し、正孔と再結合する。このように、光電変換素子100Bは、n型単結晶シリコン基板1中で光励起された電子および正孔をn型単結晶シリコン基板1の裏面=パッシベーション膜2が形成されたn型単結晶シリコン基板1の表面と反対側の面から取り出すバックコンタクト型の光電変換素子である。そして、光電変換素子100Bにおいては、p型非晶質膜11~1mとi型非晶質膜71~7m-1およびn型非晶質膜21~2m-1との間には、p型非晶質膜11~1mがi型非晶質膜71~7m-1およびn型非晶質膜21~2m-1に接しないように半導体薄膜31~3nが存在する。従って、光電変換素子100において説明したように、絶縁性を向上できる。また、光電変換素子100Bにおいては、n型単結晶シリコン基板1とn型非晶質膜21~2m-1との間にi型非晶質膜71~7m-1が存在するので、n型単結晶シリコン基板1とn型非晶質膜21~2m-1との界面における電子の再結合が抑制される。その結果、短絡光電流が増加し、光電変換素子100Bの変換効率を向上できる。光電変換素子100Bについてのその他の説明は、光電変換素子100についての説明と同じである。図7は、実施の形態1による更に他の光電変換素子の構成を示す断面図である。実施の形態1による光電変換素子は、図7に示す光電変換素子100Cであってもよい。図7を参照して、光電変換素子100Cは、図1に示す光電変換素子100にi型非晶質膜61~6m,71~7m-1を追加したものであり、その他は、光電変換素子100と同じである。i型非晶質膜61~6m,71~7m-1については、上述したとおりである。光電変換素子100Cにおいては、半導体薄膜31は、p型非晶質膜11の一部の表面および端面と、i型非晶質膜61,71の端面と、n型非晶質膜21の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接し、半導体薄膜32,33は、p型非晶質膜12の一部の表面および端面と、i型非晶質膜62,71,72の端面と、n型非晶質膜21,22の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接し、半導体薄膜34,35は、p型非晶質膜13の一部の表面および端面と、i型非晶質膜63,72,73の端面と、n型非晶質膜22,23の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接する。以下、同様にして、半導体薄膜3n-2,3n-1は、p型非晶質膜1m-1の一部の表面および端面と、i型非晶質膜6m-1,7m-2,7m-1の端面と、n型非晶質膜2m-2,2m-1の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接し、半導体薄膜3nは、p型非晶質膜1mの一部の表面および端面と、i型非晶質膜6m,7m-1の端面と、n型非晶質膜2m-1の表面および端面と、n型単結晶シリコン基板1の一部の表面とに接する。光電変換素子100Cは、図2~図4に示す工程a~工程lによって製造される。この場合、図2の工程cにおいて、i型非晶質膜61~6m用のi型非晶質膜がプラズマCVD法によってn型単結晶シリコン基板1上に堆積され、その後、p型非晶質膜11~1m用のp型非晶質膜20がプラズマCVD法によってi型非晶質膜61~6m用のi型非晶質膜上に堆積される。また、図3の工程iにおいて、i型非晶質膜71~7m-1用のi型非晶質膜がプラズマCVD法によってn型単結晶シリコン基板1、p型非晶質膜11~1mおよび半導体薄膜31~3n上に堆積され、その後、n型非晶質膜21~2m-1用のn型非晶質膜60がプラズマCVD法によってi型非晶質膜71~7m-1用のi型非晶質膜上に堆積される。そして、i型非晶質膜61~6m用のi型非晶質膜およびi型非晶質膜71~7m-1用のi型非晶質膜を堆積するときのガス流量は、同じであり、表1に示すとおりである。光電変換素子100Cにおける発電機構は、光電変換素子100の発電機構と概ね同じであり、p型非晶質膜11~1mおよびn型非晶質膜21~2m-1側へ拡散した電子および正孔は、p型非晶質膜11~1m/i型非晶質膜61~6m/n型単結晶シリコン基板1=pin接合による内部電界によって分離され、正孔は、i型非晶質膜61~6mおよびp型非晶質膜11~1mを介して電極41~4mへ到達し、電子は、i型非晶質膜71~7m-1およびn型非晶質膜21~2m-1を介して電極51~5m-1へ到達する。電極51~5m-1へ到達した電子は、電極41~4mと電極51~5m-1との間に接続された負荷を介して電極41~4mへ到達し、正孔と再結合する。このように、光電変換素子100Cは、n型単結晶シリコン基板1中で光励起された電子および正孔をn型単結晶シリコン基板1の裏面=パッシベーション膜2が形成されたn型単結晶シリコン基板1の表面と反対側の面から取り出すバックコンタクト型の光電変換素子である。そして、光電変換素子100Cにおいては、i型非晶質膜61~6mおよびp型非晶質膜11~1mとi型非晶質膜71~7m-1およびn型非晶質膜21~2m-1との間には、i型非晶質膜61~6mおよびp型非晶質膜11~1mがi型非晶質膜71~7m-1およびn型非晶質膜21~2m-1に接しないように半導体薄膜31~3nが存在する。従って、光電変換素子100において説明したように絶縁性を向上できる。また、光電変換素子100Cにおいては、n型単結晶シリコン基板1とp型非晶質膜11~1mとの間にi型非晶質膜61~6mが存在するので、n型単結晶シリコン基板1とp型非晶質膜11~1mとの界面における正孔の再結合が抑制される。更に、光電変換素子100Cにおいては、n型単結晶シリコン基板1とn型非晶質膜21~2m-1との間にi型非晶質膜71~7m-1が存在するので、n型単結晶シリコン基板1とn型非晶質膜21~2m-1との界面における電子の再結合が抑制される。その結果、短絡光電流が増加し、光電変換素子100Cの変換効率を向上できる。光電変換素子100Cについてのその他の説明は、光電変換素子100についての説明と同じである。光電変換素子100,100A,100B,100Cにおいては、n型単結晶シリコン基板1の光入射側の表面=パッシベーション膜2が形成された表面がテクスチャ構造になっていてもよい。この場合、図2の工程aにおいて、n型単結晶シリコン基板1をエタノール等で超音波洗浄した後、n型単結晶シリコン基板1の表面をアルカリを用いて化学的に異方性エッチングし、n型単結晶シリコン基板1の表面をテクスチャ化する。その後、上述したようにフッ酸を用いて自然酸化膜を除去するとともに、n型単結晶シリコン基板1の表面を水素で終端する。また、光電変換素子100,100A,100B,100Cにおいては、半導体薄膜31~3nは、i型a-SiCからなると説明したが、実施の形態1においては、これに限らず、半導体薄膜31~3nは、i型a-SiO,i型a-SiN,i型a-SiCNのいずれかからなっていてもよく、一般的には、p型非晶質膜11~1mおよびn型非晶質膜21~2m-1の両方よりも光学バンドギャップが大きい半導体材料からなっていればよい。この場合、p型非晶質膜11~1m、n型非晶質膜21~2m-1および半導体薄膜31~3nの全てが同じ材料例えば、a-SiCからなる場合もあるが、半導体薄膜31~3nは、p型非晶質膜11~1mおよびn型非晶質膜21~2m-1を構成するa-SiCにおけるカーボンC量よりも多いCを含むことによって、半導体薄膜31~3nの光学バンドギャップは、p型非晶質膜11~1mおよびn型非晶質膜21~2m-1の光学バンドギャップよりも大きく設定される。p型非晶質膜11~1m、n型非晶質膜21~2m-1および半導体薄膜31~3nの全てがa-SiC以外の同じ材料からなる場合も同様である。更に、光電変換素子100,100A,100B,100Cにおいては、半導体薄膜31~3nは、i型の導電型を有していなくてもよく、p型非晶質膜11~1mに含まれるB濃度よりも低いBを含んでいてもよく、n型非晶質膜21~2m-1に含まれるP濃度よりも低いPを含んでいてもよい。このように、半導体薄膜31~3n中におけるドーパント濃度がp型非晶質膜11~1mおよびn型非晶質膜21~2m-1中におけるドーパント濃度よりも低ければ、半導体薄膜31~3nの導電率がp型非晶質膜11~1mおよびn型非晶質膜21~2m-1の導電率よりも低くなり、キャリア電子および正孔がp型非晶質膜11~1mとn型非晶質膜21~2m-1との間を流れ難くなるからである。更に、光電変換素子100,100A,100B,100Cにおいては、半導体薄膜31~3nは、p型非晶質膜11~1mおよびn型非晶質膜21~2m-1の両方よりも大きい光学バンドギャップを有する2種以上の半導体材料を積層した構造からなっていてもよい。そして、半導体薄膜31~3nが半導体材料Aと半導体材料Bとを積層した構造からなり、半導体材料Aの光学バンドギャップが半導体材料Bの光学バンドギャップよりも大きい場合、半導体薄膜31~3nを半導体材料A/半導体材料B/半導体材料Aの積層構造によって構成してもよい。このような積層構造であれば、半導体薄膜31~3n中へキャリアが注入されても、その注入されたキャリアは、半導体材料B中に閉じ込められ、p型非晶質膜11~1mとn型非晶質膜21~2m-1との間を流れ難くなるからである。更に、光電変換素子100,100A,100B,100Cにおいては、p型非晶質膜11~1mは、p型a-Siからなると説明したが、実施の形態1においては、これに限らず、p型非晶質膜11~1mは、p型a-SiC、p型a-SiO、p型a-SiN、p型a-SiCN、p型a-SiGeおよびp型a-Geのいずれかからなっていてもよい。更に、光電変換素子100,100A,100B,100Cにおいては、n型非晶質膜21~2m-1は、n型a-Siからなると説明したが、実施の形態1においては、これに限らず、n型非晶質膜21~2m-1は、n型a-SiC、n型a-SiO、n型a-SiN、n型a-SiCN、n型a-SiGeおよびn型a-Geのいずれかからなっていてもよい。更に、光電変換素子100A,100Cにおいては、i型非晶質膜61~6mは、i型a-Siからなると説明したが、実施の形態1においては、これに限らず、i型非晶質膜61~6mは、i型a-SiC、i型a-SiO、i型a-SiN、i型a-SiCNおよびi型a-SiGeのいずれかからなっていてもよい。更に、光電変換素子100B,100Cにおいては、i型非晶質膜71~7m-1は、i型a-Siからなると説明したが、実施の形態1においては、これに限らず、i型非晶質膜71~7m-1は、i型a-SiC、i型a-SiO、i型a-SiN、i型a-SiCNおよびi型a-SiGeのいずれかからなっていてもよい。即ち、光電変換素子100,100A,100B,100Cにおいては、p型非晶質膜11~1m、n型非晶質膜21~2m-1および半導体薄膜31~3nは、それぞれ、表2に示す材料のいずれかからなっていてもよく、光電変換素子100A,100B,100Cにおいては、i型非晶質膜61~6mおよび/またはi型非晶質膜71~7m-1は、それぞれ、表2に示す材料のいずれかからなっていてもよい。この場合、p型a-SiCは、SiH4ガス、CH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a-SiOは、SiH4ガス、酸素O2ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a-SiNは、SiH4ガス、NH3ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a-SiCNは、SiH4ガス、CH4ガス、NH3ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a-SiGeは、SiH4ガス、ゲルマンGeH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a-Geは、GeH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。また、n型a-SiCは、SiH4ガス、CH4ガス、PH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。n型a-SiOは、SiH4ガス、O2ガス、PH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。n型a-SiNは、SiH4ガス、NH3ガス、PH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。n型a-SiCNは、SiH4ガス、CH4ガス、NH3ガス、PH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。n型a-SiGeは、SiH4ガス、GeH4ガス、PH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。n型a-Geは、GeH4ガス、PH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。更に、i型a-SiCは、SiH4ガス、CH4ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。i型a-SiOは、SiH4ガス、O2ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。i型a-SiNは、SiH4ガス、NH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。i型a-SiCNは、SiH4ガス、CH4ガス、NH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。i型a-SiGeは、SiH4ガス、GeH4ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。なお、i型非晶質膜61~6m,71~7m-1としては、i型a-Geも想定されるが、i型a-Geは、n型単結晶シリコン基板1よりも光学バンドギャップが小さいので、i型a-Geをi型非晶質膜61~6m,71~7m-1として用いた場合、開放電圧Vocの向上が困難である。光電変換素子100,100A,100B,100Cにおいては、i型非晶質膜61~6m,71~7m-1の光学バンドギャップが開放電圧Vocを支配的に決定するからである。そこで、実施の形態1においては、n型単結晶シリコン基板1の光学バンドギャップよりも大きいi型a-SiC,i型a-SiO,i型a-SiN,i型a-SiCN,i型a-Si,i型a-SiGeをi型非晶質膜61~6m,71~7m-1として用いることにした。[実施の形態2]図8は、実施の形態2による光電変換素子の構成を示す断面図である。図8を参照して、実施の形態2による光電変換素子200は、p型単結晶シリコン基板101と、パッシベーション膜102と、n型非晶質膜111~11mと、p型非晶質膜121~12m-1と、半導体薄膜131~13nと、電極141~14m,151~15m-1とを備える。p型単結晶シリコン基板101は、例えば、100の面方位および0.1~1.0Ωcmの比抵抗を有する。また、p型単結晶シリコン基板101は、例えば、100~300μmの厚みを有し、好ましくは、100~200μmの厚みを有する。パッシベーション膜102は、例えば、SiO2からなり、p型単結晶シリコン基板101の光入射側の表面に接して設けられる。そして、パッシベーション膜102は、例えば、100nmの膜厚を有する。n型非晶質膜111~11mの各々は、非晶質相からなり、p型単結晶シリコン基板101の光入射側と反対側の表面に接して設けられる。そして、n型非晶質膜111~11mの各々は、例えば、n型a-Siからなり、膜厚は、例えば、10nmである。また、n型非晶質膜111~11mは、p型単結晶シリコン基板101の面内方向において所望の間隔で配置される。更に、n型非晶質膜111~11mの各々におけるP濃度は、例えば、5×1019cm-3である。p型非晶質膜121~12m-1は、非晶質相からなり、それぞれ、n型非晶質膜111,112間、n型非晶質膜112,113間、、およびn型非晶質膜11m-1,11m間において、半導体薄膜131,132;133,134;;13n-1,13nに接して配置される。そして、p型非晶質膜121~12m-1の各々は、例えば、p型a-Siからなり、膜厚は、例えば、10nmである。また、p型非晶質膜121~12m-1の各々におけるB濃度は、例えば、5×1019cm-3である。半導体薄膜131~13nの各々は、例えば、i型a-SiCからなる。また、半導体薄膜131~13nの各々は、例えば、数十nm以上の膜厚を有し、一般的には、キャリア電子および正孔がトンネルできない膜厚を有する。そして、半導体薄膜131は、n型非晶質膜111、p型非晶質膜121およびp型単結晶シリコン基板101に接して配置され、半導体薄膜132は、n型非晶質膜112、p型非晶質膜121およびp型単結晶シリコン基板101に接して配置され、半導体薄膜133は、n型非晶質膜112、p型非晶質膜122およびp型単結晶シリコン基板101に接して配置され、半導体薄膜134は、n型非晶質膜113、p型非晶質膜122およびp型単結晶シリコン基板101に接して配置され、半導体薄膜135は、n型非晶質膜113、p型非晶質膜123およびp型単結晶シリコン基板101に接して配置され、以下、同様にして、半導体薄膜13n-1は、n型非晶質膜11m-1、p型非晶質膜12m-1およびp型単結晶シリコン基板101に接して配置され、半導体薄膜13nは、n型非晶質膜11m、p型非晶質膜12m-1およびp型単結晶シリコン基板101に接して配置される。電極141~14mは、それぞれ、n型非晶質膜111~11mに接して設けられる。電極151~15m-1は、それぞれ、p型非晶質膜121~12m-1に接して設けられる。そして、電極141~14m,151~15m-1の各々は、例えば、銀Agからなる。n型非晶質膜111~11mおよびp型非晶質膜121~12m-1は、図8の紙面に垂直な方向において同じ長さを有する。そして、n型非晶質膜111~11mの全体の面積がp型単結晶シリコン基板101の面積に占める割合である面積占有率は、60~93であり、p型非晶質膜121~12m-1の全体の面積がp型単結晶シリコン基板101の面積に占める割合である面積占有率は、5~20である。このように、n型非晶質膜111~11mの面積占有率をp型非晶質膜121~12m-1の面積占有率よりも大きくするのは、p型単結晶シリコン基板101中で光励起された電子および正孔がpn接合n型非晶質膜111~11m/p型単結晶シリコン基板101によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。光電変換素子200は、図2から図4に示す工程a~工程lに従って製造される。この場合、p型非晶質膜11~1m、n型非晶質膜21~2m-1、半導体薄膜31~3nおよび電極41~4m,51~5m-1をそれぞれn型非晶質膜111~11m、p型非晶質膜121~12m-1、半導体薄膜131~13nおよび電極141~14m,151~15m-1に読み替えればよい。そして、n型非晶質膜111~11mは、表1に示すn型非晶質膜21~2m-1と同じ材料ガスおよびn型非晶質膜21~2m-1の条件と同じ条件を用いてプラズマCVD法によって形成され、p型非晶質膜121~12m-1は、表1に示すp型非晶質膜11~1mと同じ材料ガスおよびp型非晶質膜11~1mの条件と同じ条件を用いてプラズマCVD法によって形成される。また、半導体薄膜131~13nは、表1に示す半導体薄膜31~3nと同じ材料ガスおよび半導体薄膜31~3nの条件と同じ条件を用いてプラズマCVD法によって形成される。光電変換素子200において、太陽光がパッシベーション膜102側から光電変換素子200に照射されると、p型単結晶シリコン基板101中で電子および正孔が光励起される。光励起された電子および正孔は、パッシベーション膜102側へ拡散しても、パッシベーション膜102によるp型単結晶シリコン基板101のパッシベーション効果によって再結合し難く、n型非晶質膜111~11mおよびp型非晶質膜121~12m-1側へ拡散する。そして、n型非晶質膜111~11mおよびp型非晶質膜121~12m-1側へ拡散した電子および正孔は、n型非晶質膜111~11m/p型単結晶シリコン基板101=pn接合による内部電界によって分離され、電子は、n型非晶質膜111~11mを介して電極141~14mへ到達し、正孔は、p型非晶質膜121~12m-1を介して電極151~15m-1へ到達する。電極141~14mへ到達した電子は、電極141~14mと電極151~15m-1との間に接続された負荷を介して電極151~15m-1へ到達し、正孔と再結合する。このように、光電変換素子200は、p型単結晶シリコン基板101中で光励起された電子および正孔をp型単結晶シリコン基板101の裏面=パッシベーション膜102が形成されたp型単結晶シリコン基板101の表面と反対側の面から取り出すバックコンタクト型の光電変換素子である。そして、光電変換素子200においては、n型非晶質膜111~11mおよびp型非晶質膜121~12m-1は、直接接することはなく、n型非晶質膜111~11mとp型非晶質膜121~12m-1との間には、半導体薄膜131~13nが存在する。従って、光電変換素子100において説明したように、絶縁性を向上できる。図9は、実施の形態2による他の光電変換素子の構成を示す断面図である。実施の形態2による光電変換素子は、図9に示す光電変換素子200Aであってもよい。図9を参照して、光電変換素子200Aは、図8に示す光電変換素子200にi型非晶質膜161~16mを追加したものであり、その他は、光電変換素子200と同じである。i型非晶質膜161~16mは、非晶質相からなり、それぞれ、p型単結晶シリコン基板101およびn型非晶質膜111~11mに接し、p型単結晶シリコン基板101とn型非晶質膜111~11mとの間に配置される。そして、i型非晶質膜161~16mの各々は、例えば、i型a-Siからなり、膜厚は、例えば、10nmである。また、i型非晶質膜161~16mは、p型単結晶シリコン基板101の面内方向図9の紙面における左右方向において、それぞれ、n型非晶質膜111~11mと同じ幅を有する。更に、i型非晶質膜161~16mは、図9の紙面に垂直な方向において、それぞれ、n型非晶質膜111~11mと同じ長さを有する。光電変換素子200Aにおいては、p型非晶質膜121~12m-1の各々の膜厚は、n型非晶質膜111~11mの膜厚とi型非晶質膜161~16mの膜厚との合計膜厚からなる。また、光電変換素子200Aにおいては、半導体薄膜131は、n型非晶質膜111の一部の表面および端面と、i型非晶質膜161の端面と、p型非晶質膜121の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接し、半導体薄膜132,133は、n型非晶質膜112の一部の表面および端面と、i型非晶質膜162の端面と、p型非晶質膜121,122の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接し、半導体薄膜134,135は、n型非晶質膜113の一部の表面および端面と、i型非晶質膜163の端面と、p型非晶質膜122,123の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接する。以下、同様にして、半導体薄膜13n-2,13n-1は、n型非晶質膜11m-1の一部の表面および端面と、i型非晶質膜16m-1の端面と、p型非晶質膜12m-2,12m-1の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接し、半導体薄膜13nは、n型非晶質膜11mの一部の表面および端面と、i型非晶質膜16mの端面と、p型非晶質膜12m-1の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接する。光電変換素子200Aは、図2~図4に示す工程a~工程lによって製造される。この場合、図2の工程cにおいて、i型非晶質膜161~16m用のi型非晶質膜がプラズマCVD法によってp型単結晶シリコン基板101上に堆積され、その後、n型非晶質膜111~11m用のn型非晶質膜がプラズマCVD法によってi型非晶質膜161~16m用のi型非晶質膜上に堆積される。そして、i型非晶質膜161~16m用のi型非晶質膜を堆積するときのガス流量は、表1に示すi型非晶質膜61~6mのガス流量と同じであり、n型非晶質膜111~11m用のn型非晶質膜を堆積するときのガス流量は、表1に示すn型非晶質膜21~2m-1のガス流量と同じである。光電変換素子200Aにおける発電機構は、光電変換素子200の発電機構と概ね同じであり、n型非晶質膜111~11mおよびp型非晶質膜121~12m-1側へ拡散した電子および正孔は、n型非晶質膜111~11m/i型非晶質膜161~16m/p型単結晶シリコン基板101=pin接合による内部電界によって分離され、電子は、i型非晶質膜161~16mおよびn型非晶質膜111~11mを介して電極141~14mへ到達し、正孔は、p型非晶質膜121~12m-1を介して電極151~15m-1へ到達する。電極141~14mへ到達した電子は、電極141~14mと電極151~15m-1との間に接続された負荷を介して電極151~15m-1へ到達し、正孔と再結合する。このように、光電変換素子200Aは、p型単結晶シリコン基板101中で光励起された電子および正孔をp型単結晶シリコン基板101の裏面=パッシベーション膜102が形成されたp型単結晶シリコン基板101の表面と反対側の面から取り出すバックコンタクト型の光電変換素子である。そして、光電変換素子200Aにおいては、n型非晶質膜111~11mおよびi型非晶質膜161~16mとp型非晶質膜121~12m-1との間には、n型非晶質膜111~11mおよびi型非晶質膜161~16mがp型非晶質膜121~12m-1に接しないように半導体薄膜131~13nが存在する。従って、光電変換素子100において説明したように、絶縁性を向上できる。また、光電変換素子200Aにおいては、p型単結晶シリコン基板101とn型非晶質膜111~11mとの間にi型非晶質膜161~16mが存在するので、p型単結晶シリコン基板101とn型非晶質膜111~11mとの界面における電子の再結合が抑制される。その結果、短絡光電流が増加し、光電変換素子200Aの変換効率を向上できる。光電変換素子200Aについてのその他の説明は、光電変換素子200についての説明と同じである。図10は、実施の形態2による更に他の光電変換素子の構成を示す断面図である。実施の形態2による光電変換素子は、図10に示す光電変換素子200Bであってもよい。図10を参照して、光電変換素子200Bは、図8に示す光電変換素子200にi型非晶質膜171~17m-1を追加したものであり、その他は、光電変換素子200と同じである。i型非晶質膜171~17m-1は、非晶質相からなり、それぞれ、p型単結晶シリコン基板101およびp型非晶質膜121~12m-1に接し、p型単結晶シリコン基板101とp型非晶質膜121~12m-1との間に配置される。そして、i型非晶質膜171~17m-1の各々は、例えば、i型a-Siからなり、膜厚は、例えば、10nmである。また、i型非晶質膜171~17m-1は、図10の紙面に垂直な方向において、それぞれ、p型非晶質膜121~12m-1と同じ長さを有する。光電変換素子200Bにおいては、n型非晶質膜111~11mの各々の膜厚は、p型非晶質膜121~12m-1の膜厚とi型非晶質膜171~17m-1の膜厚との合計膜厚からなる。また、光電変換素子200Bにおいては、半導体薄膜131は、n型非晶質膜111の一部の表面および端面と、i型非晶質膜171の端面と、p型非晶質膜121の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接し、半導体薄膜132,133は、n型非晶質膜112の一部の表面および端面と、i型非晶質膜171,172の端面と、p型非晶質膜121,122の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接し、半導体薄膜134,135は、n型非晶質膜113の一部の表面および端面と、i型非晶質膜172,173の端面と、p型非晶質膜122,123の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接する。以下、同様にして、半導体薄膜13n-2,13n-1は、n型非晶質膜11m-1の一部の表面および端面と、i型非晶質膜17m-2,17m-1の端面と、p型非晶質膜12m-2,12m-1の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接し、半導体薄膜13nは、n型非晶質膜11mの一部の表面および端面と、i型非晶質膜17m-1の端面と、p型非晶質膜12m-1の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接する。光電変換素子200Bは、図2~図4に示す工程a~工程lによって製造される。この場合、図3の工程iにおいて、i型非晶質膜171~17m-1用のi型非晶質膜がプラズマCVD法によってp型単結晶シリコン基板101、n型非晶質膜111~11mおよび半導体薄膜131~13n上に堆積され、その後、p型非晶質膜121~12m-1用のp型非晶質膜がプラズマCVD法によってi型非晶質膜171~17m-1用のi型非晶質膜上に堆積される。そして、i型非晶質膜171~17m-1用のi型非晶質膜を堆積するときのガス流量は、表1に示すi型非晶質膜61~6mのガス流量と同じであり、p型非晶質膜121~12m-1用のp型非晶質膜を堆積するときのガス流量は、表1に示すp型非晶質膜11~1mのガス流量と同じである。光電変換素子200Bにおける発電機構は、光電変換素子200の発電機構と概ね同じであり、n型非晶質膜111~11mおよびp型非晶質膜121~12m-1側へ拡散した電子および正孔は、n型非晶質膜111~11m/p型単結晶シリコン基板101=pn接合による内部電界によって分離され、電子は、n型非晶質膜111~11mを介して電極141~14mへ到達し、正孔は、i型非晶質膜171~17m-1およびp型非晶質膜121~12m-1を介して電極151~15m-1へ到達する。電極141~14m-1へ到達した電子は、電極141~14m-1と電極151~15m-1との間に接続された負荷を介して電極151~15m-1へ到達し、正孔と再結合する。このように、光電変換素子200Bは、p型単結晶シリコン基板101中で光励起された電子および正孔をp型単結晶シリコン基板101の裏面=パッシベーション膜102が形成されたp型単結晶シリコン基板101の表面と反対側の面から取り出すバックコンタクト型の光電変換素子である。そして、光電変換素子200Bにおいては、n型非晶質膜111~11mとi型非晶質膜171~17m-1およびp型非晶質膜121~12m-1との間には、n型非晶質膜111~11mがi型非晶質膜171~17m-1およびp型非晶質膜121~12m-1に接しないように半導体薄膜131~13nが存在する。従って、光電変換素子100において説明したように、絶縁性を向上できる。また、光電変換素子200Bにおいては、p型単結晶シリコン基板101とp型非晶質膜121~12m-1との間にi型非晶質膜171~17m-1が存在するので、p型単結晶シリコン基板101とp型非晶質膜121~12m-1との界面における正孔の再結合が抑制される。その結果、短絡光電流が増加し、光電変換素子200Bの変換効率を向上できる。光電変換素子200Bについてのその他の説明は、光電変換素子200についての説明と同じである。図11は、実施の形態2による更に他の光電変換素子の構成を示す断面図である。実施の形態2による光電変換素子は、図11に示す光電変換素子200Cであってもよい。図11を参照して、光電変換素子200Cは、図8に示す光電変換素子200にi型非晶質膜161~16m,171~17m-1を追加したものであり、その他は、光電変換素子200と同じである。i型非晶質膜161~16m,171~17m-1については、上述したとおりである。光電変換素子200Cにおいては、半導体薄膜131は、n型非晶質膜111の一部の表面および端面と、i型非晶質膜161,171の端面と、p型非晶質膜121の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接し、半導体薄膜132,133は、n型非晶質膜112の一部の表面および端面と、i型非晶質膜162,171,172の端面と、p型非晶質膜121,122の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接し、半導体薄膜134,135は、n型非晶質膜113の一部の表面および端面と、i型非晶質膜163,172,173の端面と、p型非晶質膜122,123の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接する。以下、同様にして、半導体薄膜13n-2,13n-1は、n型非晶質膜11m-1の一部の表面および端面と、i型非晶質膜16m-1,17m-2,17m-1の端面と、p型非晶質膜12m-2,12m-1の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接し、半導体薄膜13nは、n型非晶質膜11mの一部の表面および端面と、i型非晶質膜16m,17m-1の端面と、p型非晶質膜12m-1の表面および端面と、p型単結晶シリコン基板101の一部の表面とに接する。光電変換素子200Cは、図2~図4に示す工程a~工程lによって製造される。この場合、図2の工程cにおいて、i型非晶質膜161~16m用のi型非晶質膜がプラズマCVD法によってp型単結晶シリコン基板101上に堆積され、その後、n型非晶質膜111~11m用のn型非晶質膜がプラズマCVD法によってi型非晶質膜161~16m用のi型非晶質膜上に堆積される。また、図3の工程iにおいて、i型非晶質膜171~17m-1用のi型非晶質膜がプラズマCVD法によってp型単結晶シリコン基板101、n型非晶質膜111~11mおよび半導体薄膜131~13n上に堆積され、その後、p型非晶質膜121~12m-1用のp型非晶質膜がプラズマCVD法によってi型非晶質膜171~17m-1用のi型非晶質膜上に堆積される。そして、i型非晶質膜161~16m用のi型非晶質膜と、i型非晶質膜171~17m-1用のi型非晶質膜とを堆積するときのガス流量は、表1に示すi型非晶質膜61~6mを堆積するときのガス流量と同じであり、n型非晶質膜111~11m用のn型非晶質膜を堆積するときのガス流量は、表1に示すn型非晶質膜21~2m-1を堆積するときのガス流量と同じであり、p型非晶質膜121~12m-1用のp型非晶質膜を堆積するときのガス流量は、表1に示すp型非晶質膜11~1mを堆積するときのガス流量と同じである。光電変換素子200Cにおける発電機構は、光電変換素子200の発電機構と概ね同じであり、n型非晶質膜111~11mおよびp型非晶質膜121~12m-1側へ拡散した電子および正孔は、n型非晶質膜111~11m/i型非晶質膜161~16m/p型単結晶シリコン基板101=pin接合による内部電界によって分離され、電子は、i型非晶質膜161~16mおよびn型非晶質膜111~11mを介して電極141~14mへ到達し、正孔は、i型非晶質膜171~17m-1およびp型非晶質膜121~12m-1を介して電極151~15m-1へ到達する。電極141~14mへ到達した電子は、電極141~14mと電極151~15m-1との間に接続された負荷を介して電極151~15m-1へ到達し、正孔と再結合する。このように、光電変換素子200Cは、p型単結晶シリコン基板101中で光励起された電子および正孔をp型単結晶シリコン基板101の裏面=パッシベーション膜102が形成されたp型単結晶シリコン基板101の表面と反対側の面から取り出すバックコンタクト型の光電変換素子である。そして、光電変換素子200Cにおいては、i型非晶質膜161~16mおよびn型非晶質膜111~11mとi型非晶質膜171~17m-1およびp型非晶質膜121~12m-1との間には、i型非晶質膜161~16mおよびn型非晶質膜111~11mがi型非晶質膜171~17m-1およびp型非晶質膜121~12m-1に接しないように半導体薄膜131~13nが存在する。従って、光電変換素子100において説明したように、絶縁性を向上できる。また、光電変換素子200Cにおいては、p型単結晶シリコン基板101とn型非晶質膜111~11mとの間にi型非晶質膜161~16mが存在するので、p型単結晶シリコン基板101とn型非晶質膜111~11mとの界面における電子の再結合が抑制される。更に、光電変換素子200Cにおいては、p型単結晶シリコン基板101とp型非晶質膜121~12m-1との間にi型非晶質膜171~17m-1が存在するので、p型単結晶シリコン基板101とp型非晶質膜121~12m-1との界面における正孔の再結合が抑制される。その結果、短絡光電流が増加し、光電変換素子200Cの変換効率を向上できる。光電変換素子200Cについてのその他の説明は、光電変換素子200についての説明と同じである。光電変換素子200,200A,200B,200Cにおいては、p型単結晶シリコン基板101の光入射側の表面=パッシベーション膜102が形成された表面がテクスチャ構造になっていてもよい。この場合、図2の工程aにおいて、p型単結晶シリコン基板101をエタノール等で超音波洗浄した後、p型単結晶シリコン基板101の表面をアルカリを用いて化学的に異方性エッチングし、p型単結晶シリコン基板101の表面をテクスチャ化する。その後、上述したようにフッ酸を用いて自然酸化膜を除去するとともに、p型単結晶シリコン基板101の表面を水素で終端する。また、光電変換素子200,200A,200B,200Cにおいては、半導体薄膜131~13nは、i型a-SiCからなると説明したが、実施の形態2においては、これに限らず、半導体薄膜131~13nは、i型a-SiO、i型a-SiNおよびi型a-SiCNのいずれかからなっていてもよく、一般的には、n型非晶質膜111~11mおよびp型非晶質膜121~12m-1の両方よりも光学バンドギャップが大きい半導体材料からなっていればよい。この場合、n型非晶質膜111~11m、p型非晶質膜121~12m-1および半導体薄膜131~13nの全てが同じ材料例えば、a-SiCからなる場合もあるが、半導体薄膜131~13nは、n型非晶質膜111~11mおよびp型非晶質膜121~12m-1を構成するa-SiCにおけるカーボンC量よりも多いCを含むことによって、半導体薄膜131~13nの光学バンドギャップは、n型非晶質膜111~11mおよびp型非晶質膜121~12m-1の光学バンドギャップよりも大きく設定される。n型非晶質膜111~11m、p型非晶質膜121~12m-1および半導体薄膜131~13nの全てがa-SiC以外の同じ材料からなる場合も同様である。更に、光電変換素子200,200A,200B,200Cにおいては、半導体薄膜131~13nは、i型の導電型を有していなくてもよく、n型非晶質膜111~11mに含まれるP濃度よりも低いPを含んでいてもよく、p型非晶質膜121~12m-1に含まれるB濃度よりも低いBを含んでいてもよい。このように、半導体薄膜131~13n中におけるドーパント濃度がn型非晶質膜111~11mおよびp型非晶質膜121~12m-1中におけるドーパント濃度よりも低ければ、半導体薄膜131~13nの導電率がn型非晶質膜111~11mおよびp型非晶質膜121~12m-1の導電率よりも低くなり、キャリア電子および正孔がn型非晶質膜111~11mとp型非晶質膜121~12m-1との間を流れ難くなるからである。更に、光電変換素子200,200A,200B,200Cにおいては、半導体薄膜131~13nは、n型非晶質膜111~11mおよびp型非晶質膜121~12m-1の両方よりも大きい光学バンドギャップを有する2種以上の半導体材料を積層した構造からなっていてもよい。そして、半導体薄膜131~13nが半導体材料Aと半導体材料Bとを積層した構造からなり、半導体材料Aの光学バンドギャップが半導体材料Bの光学バンドギャップよりも大きい場合、半導体薄膜131~13nを半導体材料A/半導体材料B/半導体材料Aの積層構造によって構成してもよい。このような積層構造であれば、半導体薄膜131~13n中へキャリアが注入されても、その注入されたキャリアは、半導体材料B中に閉じ込められ、n型非晶質膜111~11mとp型非晶質膜121~12m-1との間を流れ難くなるからである。更に、光電変換素子200,200A,200B,200Cにおいては、n型非晶質膜111~11m-1は、n型a-Siからなると説明したが、実施の形態2においては、これに限らず、n型非晶質膜111~11m-1は、n型a-SiC、n型a-SiO、n型a-SiN、n型a-SiCN、n型a-SiGeおよびn型a-Geのいずれかからなっていてもよい。更に、光電変換素子200,200A,200B,200Cにおいては、p型非晶質膜121~12mは、p型a-Siからなると説明したが、実施の形態2においては、これに限らず、p型非晶質膜121~12mは、p型a-SiC、p型a-SiO、p型a-SiN、p型a-SiCN、p型a-SiGeおよびp型a-Geのいずれかからなっていてもよい。更に、光電変換素子200A,200Cにおいては、i型非晶質膜161~16mは、i型a-Siからなると説明したが、実施の形態2においては、これに限らず、i型非晶質膜161~16mは、i型a-SiC、i型a-SiO、i型a-SiN、i型a-SiCN、およびi型a-SiGeのいずれかからなっていてもよい。更に、光電変換素子200B,200Cにおいては、i型非晶質膜171~17m-1は、i型a-Siからなると説明したが、実施の形態2においては、これに限らず、i型非晶質膜171~17m-1は、i型a-SiC、i型a-SiO、i型a-SiN、i型a-SiCN、およびi型a-SiGeのいずれかからなっていてもよい。即ち、光電変換素子200,200A,200B,200Cにおいては、n型非晶質膜111~11m、p型非晶質膜121~12m-1および半導体薄膜131~13nは、それぞれ、表2に示すn型非晶質膜21~2m-1、p型非晶質膜11~1mおよび半導体薄膜31~3nを構成する材料のいずれかからなっていてもよく、光電変換素子200A,200B,200Cにおいては、i型非晶質膜161~16mおよび/またはi型非晶質膜171~17m-1は、それぞれ、表2に示すi型非晶質膜61~6m,71~7m-1を構成する材料のいずれかからなっていてもよい。そして、n型a-SiC、n型a-SiO、n型a-SiN、n型a-SiCN、n型a-SiGe、n型a-Ge、p型a-SiC、p型a-SiO、p型a-SiN、p型a-SiCN、p型a-SiGe、p型a-Ge、i型a-SiC、i型a-SiO、i型a-SiN、i型a-SiCN、およびi型a-SiGeは、上述した材料ガスを用いてプラズマCVD法によって形成される。なお、i型非晶質膜161~16m,171~17m-1用の材料としてi型a-Geが除外されるのは、上述したi型非晶質膜61~6m,71~7m-1用の材料としてi型a-Geが除外される理由と同じである。上述したように、実施の形態1においては、n型単結晶シリコン基板1の裏面=光入射側の表面と反対の表面側にp型非晶質膜11~1mと、n型非晶質膜21~2m-1と、半導体薄膜31~3nとを配置した構成からなる光電変換素子100について説明した。また、実施の形態2においては、p型単結晶シリコン基板101の裏面=光入射側の表面と反対の表面側にn型非晶質膜111~11mと、p型非晶質膜121~12m-1と、半導体薄膜131~13nとを配置した構成からなる光電変換素子200について説明した。従って、この発明の実施の形態による光電変換素子は、第1の導電型を有する単結晶シリコン基板と、単結晶シリコン基板の一方の表面側に設けられ、第1の導電型と反対の第2の導電型を有する第1の非晶質膜と、単結晶シリコン基板の面内方向において第1の非晶質膜に隣接して単結晶シリコン基板の一方の表面側に設けられ、第1の導電型を有する第2の非晶質膜と、第1の非晶質膜と第2の非晶質膜との間に設けられ、第1および第2の非晶質膜の両方よりも大きい光学バンドギャップを有する半導体薄膜とを備えていればよい。また、実施の形態1においては、n型単結晶シリコン基板1とp型非晶質膜11~1mとの間に配置されたi型非晶質膜61~6mを備える光電変換素子100A、n型単結晶シリコン基板1とn型非晶質膜21~2m-1との間に配置されたi型非晶質膜71~7m-1を備える光電変換素子100B、およびn型単結晶シリコン基板1とp型非晶質膜11~1mとの間に配置されたi型非晶質膜61~6mと、n型単結晶シリコン基板1とn型非晶質膜21~2m-1との間に配置されたi型非晶質膜71~7m-1とを備える光電変換素子100Cについて説明した。更に、実施の形態2においては、p型単結晶シリコン基板101とn型非晶質膜111~11mとの間に配置されたi型非晶質膜161~16mを備える光電変換素子200A、p型単結晶シリコン基板101とp型非晶質膜121~12m-1との間に配置されたi型非晶質膜171~17m-1を備える光電変換素子200B、およびp型単結晶シリコン基板101とn型非晶質膜111~11mとの間に配置されたi型非晶質膜161~16mと、p型単結晶シリコン基板101とp型非晶質膜121~12m-1との間に配置されたi型非晶質膜171~17m-1とを備える光電変換素子200Cについて説明した。従って、この発明の実施の形態による光電変換素子は、第1の導電型を有する単結晶シリコン基板と、単結晶シリコン基板の一方の表面側に設けられ、第1の導電型と反対の第2の導電型を有する第1の非晶質膜と、単結晶シリコン基板の面内方向において第1の非晶質膜に隣接して単結晶シリコン基板の一方の表面側に設けられ、第1の導電型を有する第2の非晶質膜と、第1の非晶質膜と第2の非晶質膜との間に設けられ、第1および第2の非晶質膜の両方よりも大きい光学バンドギャップを有する半導体薄膜と、単結晶シリコン基板と第1および第2の非晶質膜の少なくとも一方との間に設けられ、i型の導電型を有する非晶質膜とを備えていればよい。そして、単結晶シリコン基板と第1および第2の非晶質膜の両方との間にi型の導電型を有する非晶質膜が設けられる場合、i型の導電型を有する非晶質膜は、単結晶シリコン基板と第1の非晶質膜との間に設けられ、i型の導電型を有する第3の非晶質膜と、単結晶シリコン基板と第2の非晶質膜との間に設けられ、i型の導電型を有する第4の非晶質膜とからなる。更に、この発明の実施の形態による光電変換素子の製造方法は、p型非晶質膜11~1mとn型非晶質膜21~2m-1との間またはn型非晶質膜111~11mとp型非晶質膜121~12m-1との間に半導体薄膜31~3nまたは半導体薄膜131~13nが配置された構成を製造する方法であればよい。従って、この発明の実施の形態による光電変換素子の製造方法は、第1の導電型を有する単結晶シリコンからなる半導体基板の一方の表面上に第1の導電型と反対の第2の導電型を有する第1の非晶質膜を堆積する第1の工程と、半導体基板の面内方向における第1の非晶質膜の両端部を覆うように半導体薄膜を形成する第2の工程と、半導体基板の面内方向において第1の非晶質膜に隣接して半導体薄膜および半導体基板の一方の表面上に第1の導電型を有する第2の非晶質膜を堆積する第3の工程とを備え、半導体薄膜は、第1および第2の非晶質膜の両方よりも大きい光学バンドギャップを有していればよい。なお、実施の形態1においては、第1の導電型は、n型であり、第2の導電型は、p型である。また、実施の形態2においては、第1の導電型は、p型であり、第2の導電型は、n型である。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"