"他のカプラとの間の電磁的結合によって電磁波を送受信するカプラであって、第1開放端と第2開放端とを有する線状の結合素子と、地板と、前記結合素子と給電点との間を接続する給電素子であって、前記結合素子の前記第1開放端と前記第2開放端の間の中間部に接続された第1端と、前記給電点に接続された第2端とを有する給電素子と、前記結合素子と前記地板との間を接続する短絡素子であって、前記結合素子の前記中間部に接続される第3端と、前記地板に接続される第4端とを有する短絡素子とを具備するカプラ。前記給電点から前記第1開放端および前記第2開放端の各々までの電気長は、前記電磁波の中心周波数に対応する波長の1/4である請求項1記載のカプラ。前記結合素子、前記給電素子、前記給電点および前記地板は第1平面上に配置され、前記短絡素子は、前記第1平面に対して隙間を置いて対向する第2平面と前記第1平面との間に延在する第1素子であって、前記第1平面上の前記結合素子の前記中央部に接続される第5端と前記第2平面に接続される第6端とを有する第1素子と、前記第2平面上に配置される第2素子であって、前記第1素子の前記第6端に接続される第7端と、前記第1平面上の前記地板に電気的に結合される第8端とを有する請求項1記載のカプラ。前記給電点から前記第1開放端および前記第2開放端の各々までの電気長は、前記電磁波の中心周波数に対応する波長の1/4であり、前記第1素子の電気長は前記電磁波の中心周波数に対応する波長の1/10以下である請求項3記載のカプラ。前記給電点から前記第1開放端および前記第2開放端の各々までの電気長は、前記電磁波の中心周波数に対応する波長の1/4であり、前記結合素子内の前記中央部と前記第1開放端との間の第1部分と前記給電素子とが第1共振部として機能し、前記結合素子内の前記中央部と前記第2開放端との間の第2部分と前記給電素子とが第2共振部として機能する請求項1記載のカプラ。他のカプラとの間の電磁的結合によって電磁波を送受信するカプラであって、第1表面と第2表面とを有する基板と、前記基板の前記第1表面上に配置され、第1開放端と第2開放端とを有する線状の結合素子と、前記基板の前記第1表面上に配置される地板と、前記基板の前記第1表面上に配置され、前記結合素子と前記第1表面上の給電点との間を接続する給電素子であって、前記結合素子の前記第1開放端と前記第2開放端の間の中間部に接続された第1端と、前記給電点に接続された第2端とを有する給電素子と、前記基板の前記第2表面上に配置され、前記結合素子と前記地板との間を接続する短絡素子とを具備し、前記短絡素子は、前記第1表面と前記第2表面との間に延在する第1素子であって、前記第1表面上の前記結合素子の前記中央部に接続される第5端と前記第2表面に接続される第6端とを有する第1素子と、前記第2表面上に配置される第2素子であって、前記第1素子の前記第6端に接続される第7端と、前記第1平面上の前記地板に電気的に結合される第8端とを有するカプラ。前記給電点から前記第1開放端および前記第2開放端の各々までの電気長は、前記電磁波の中心周波数に対応する波長の1/4である請求項6記載のカプラ。前記給電点から前記第1開放端および前記第2開放端の各々までの電気長は、前記電磁波の中心周波数に対応する波長の1/4であり、前記結合素子内の前記中央部と前記第1開放端との間の第1部分と前記給電素子とが第1共振部として機能し、前記結合素子内の前記中央部と前記第2開放端との間の第2部分と前記給電素子とが第2共振部として機能する請求項6記載のカプラ。前記カプラは電子機器のカードスロットに取り外し自在に挿入されるカード装置内に設けられている請求項6記載のカプラ。前記カード装置は、前記カプラと電気的に接続される通信モジュールを含み、前記通信モジュールは前記カプラの前記基板上に設けられている請求項6記載のカプラ。他のカプラとの間の電磁的結合によって電磁波を送受信するカプラを具備する電子機器であって、筐体と、前記筐体内に設けられ、前記カプラと電気的に接続される通信モジュールと、前記筐体内に設けられ、前記通信モジュールを用いた通信制御を行なうアプリケーションを実行するプロセッサとを具備し、前記カプラは、第1表面と第2表面とを有する基板と、前記基板の前記第1表面上に配置され、第1開放端と第2開放端とを有する線状の結合素子と、前記基板の前記第1表面上に配置される地板と、前記基板の前記第1表面上に配置され、前記結合素子と前記第1表面上の給電点との間を接続する給電素子であって、前記結合素子の前記第1開放端と前記第2開放端の間の中間部に接続された第1端と、前記給電点に接続された第2端とを有する給電素子と、前記基板の前記第2表面上に配置され、前記結合素子と前記地板との間を接続する短絡素子とを具備し、前記短絡素子は、前記第1表面と前記第2表面との間に延在する第1素子であって、前記第1表面上の前記結合素子の前記中央部に接続される第5端と前記第2表面に接続される第6端とを有する第1素子と、前記第2表面上に配置される第2素子であって、前記第1素子の前記第6端に接続される第7端と、前記第1平面上の前記地板に電気的に結合される第8端とを有する電子機器。ところで、カプラには、そのカプラと相手のカプラとの間の位置ずれに対する十分な耐性が要求される。これは、たとえ近接されたデバイス同士の位置関係が多少ずれても、デバイス間の無線通信に影響が与えられないようにするためである。さらに、デバイスに内蔵されるカプラには、そのハイインピーダンス化も求められる。なぜなら、カプラをデバイス内に実装すると、カプラとデバイス内の他の周辺部品との間の結合が発生し、カプラの入力インピーダンスが低下されるからである。入力インピーダンスの低下は、カプラの電磁場放射効率を劣化させる要因となる。またさらに、最近では、様々なデバイスにカプラを容易に実装できるようにする目的で、カプラの低背化も要求されている。本発明の目的は、周辺部品による影響の低減と位置ずれに対する十分な耐性との双方を実現することができるカプラおよび電子機器を提供することである。実施形態によれば、カプラは、他のカプラとの間の電磁的結合によって電磁波を送受信する。前記カプラは、第1開放端と第2の開放端とを有する線状の結合素子と、地板と、前記結合素子と給電点との間を接続する給電素子と、前記結合素子と前記地板との間を接続する短絡素子とを具備する。前記給電素子は、前記結合素子の前記第1開放端と前記第2の開放端の間の中間部に接続された第1端と、前記給電点に接続された第2端とを有する。前記短絡素子は、前記結合素子の前記中間部に接続された第3端と、前記地板に接続された第4端とを有する。以下、図面を参照して、実施形態を説明する。まず、図1を参照して、実施形態に係るカプラ1の構成について説明する。このカプラ1は、カプラ1と他のカプラとの間の電磁的結合によって電磁波を送受信する。カプラ1は、近接無線通信において使用される。近接無線通信は、互いに近接されたデバイス間のデータ転送を実行する。近接無線通信方式としては、例えばTransferJet登録商標を使用し得る。TransferJetは、UWBUltraWideBandを利用した近接無線通信方式である。2つのデバイスが通信範囲例えば3cm内に接近した場合、それらデバイスそれぞれに設けられたカプラ間が電磁気的に結合される。これによってそれらデバイスは互いに信号を無線で送受信することができる。図1に示されるように、カプラ1は、結合素子11と、地板12と、給電素子13と、給電点14と、短絡素子15とを含む。地板12は平板状である。結合素子11、給電素子13、および短絡素子15は、いずれも線状である。結合素子11は細長い素子であり、第1開放端E1と第2開放端E2とを有する。第1開放端E1は結合素子11の一端であり、ここには何も接続されない。第2開放端E2は結合素子11の他端であり、ここにも何も接続されない。結合素子11は、カプラ1と他のカプラとの間の電磁気的な結合のために用いられる。結合素子11は、その結合素子11の長手方向が地板12に対して平行に延在するように配置されている。給電素子13は、給電点14と結合素子11との間を接続する。この給電素子13の一端は、結合素子11の第1開放端E1と第2開放端E2の間の中間部A1に接続されている。一方、給電素子13の他端は、給電点14に接続されている。結合素子11の中間部A1は、結合素子11の長手方向の中間点またはその中間点近傍に位置する。図2は、カプラ1に流れる電流を示している。図2の各矢印は電流の向きを示している。本実施形態においては、上述したように給電点14は給電素子13を介して結合素子11の中間部A1に結合されるので、結合素子11においては、互いに逆向きの電流、つまり中間部A1から第1開放端E1に向かう電流と、中間部A1から第2開放端E2に向かう電流が流れる。しかも、これら電流の強さ電流量は、同じである。したがって、結合素子11においては、電流分布は中間部A1に関して略対称となる。対向する2つのカプラ間の結合の強さの度合いは、一方のカプラに流れる電流の方向と他方のカプラに流れる電流の方向が同じである場合に比べ、互いに逆向きである場合の方が強くなる傾向がある。本実施形態では、結合素子11に同じ電流量で且つ互いに逆向きの電流を流すことができるので、カプラ間の位置ずれに対する耐性を高めることができる。図1に示されているように、短絡素子15は、カプラ1のインピーダンス入力インピーダンスを高めるために、結合素子11と地板12との間を接続する短絡。本実施形態においては、短絡素子15は、結合素子11上に流れる電流の対称性を損なうことなく、周辺部品の影響金属近接による影響に起因するカプラ1の特性の低下を抑制するために、結合素子11の中間部A1と地板12との間を接続する。より詳しくは、短絡素子15の一端は、結合素子11の中間部A1に、つまり結合素子11と給電素子13との間の接続点に接続されている。短絡素子15の他端は、地板12に接続されている。短絡素子15の他端と給電点14との間の距離を広げることで帯域内のカプラ1のインピーダンスとカプラ1の所望周波数帯域とを調整することができる。短絡素子15の他端と給電点14との間の距離が短ければカプラ1によってカバーされる帯域は狭帯域となり、短絡素子15の他端と給電点14との間の距離が離れればカプラ1によってカバーされる帯域は広帯域となる。もし中間部A1以外の結合素子11のある点と地板12との間を接続したならば、カプラ1のハイインピーダンス化は実現できるものの、結合素子11における電流分布が中間部A1に関して非対称となる。いま、中間部A1と第1開放端E1との間の中間位置を、短絡素子によって地板12に接続した場合を想定する。この場合、中間部A1と第1開放端E1との間の中間位置から、第1開放端E1に向かう電流の強さは、中間部A1と第1開放端E1との間の中間位置から、第2開放端E2に向かう電流の強さよりも弱くなる。また、もし端E1と地板12との間を短絡素子によって接続すると、結合素子11においては、端E2に向かう電流しか流れなくなり、この結果、位置ずれに対する耐性は低下される。本実施形態では、短絡素子15は、結合素子11の中間部A1結合素子11と結合素子11との間の接続点と地板12との間を接続する。したがって、同じ電流量で互いに逆向きの電流を結合素子11に流すことを妨げることなく、つまり、カプラ1の位置ずれ耐性を弱めることなく、カプラ1のハイインピーダンス化を図ることができる。カプラ1のハイインピーダンス化により、周辺部品の影響金属近接による影響に起因するカプラ1の特性の低下を抑制することができる。さらに、結合素子11、給電素子13および給電点14は第1平面上に配置してもよく、短絡素子15は、第1平面に対して隙間を置いて対向する第2平面上に配置してもよい。第2平面上の短絡素子15は、第1平面と第2平面との間に延在する素子部接続部15aを介して、第1平面上の結合素子11の中間部A1に接続されてもよい。この素子部接続部15aは、短絡素子15の一部分として機能する。より詳しくは、短絡素子15は、少なくとも2つの素子部15a,15bを備える。素子部15aは、第1平面と第2平面との間に延在する。素子部15aは、結合素子11の中間部A1から、第1平面に対して鉛直な方向に延在する。素子部15aの一端は結合素子11の中間部A1に接続される。素子部15aの他端は、第2平面に接続される。素子部15bは第2平面上に配置される。第2平面上においては、素子部15bは、素子部15bが第1平面上の給電素子13と平行に延在するように配置される。素子部15bの一端は、素子部15aの他端に接続される。素子部15bの他端は、地板12に電気的に結合される。地板12は、例えば、第1平面上に配置される。この場合、短絡素子15の他端は、第1平面と第2平面との間に延在する別の素子部接続部を介して地板12に接続される。もちろん、地板12は、第2平面上に配置しても良い。また、第1平面と第2平面にそれぞれ地板12を配置してもよい。このように、結合素子11、地板12、給電素子13および給電点14を第1平面上に配置し、且つ短絡素子15を、第1平面と第2平面との間に延在する素子15aと、第2平面上に配置される素子15bとを用いて構成する図1の構造においては、結合素子11の中央部A1に関して短絡素子15と給電素子13とがほぼ対称となるので、結合素子11における電流分布の対称性をより高めることができる。より詳しくは、この図1の構造は、結合素子11における電流分布を中間部A1に関してほぼ完全に対称にすることができる。このことは、この構造をカプラ1に適用した場合においては、第1平面上におけるカプラ1の形状が、いわゆるT型モノポールアンテナと同一の形状となることからも理解されよう。換言すれば、図1の構造においては、短絡素子15は、結合素子11における電流分布の対称性にほとんど全く悪影響を与えることはない。なお、第1平面と第2平面との間には誘電体をスペーサとして挿入してもよい。給電点14から第1開放端E1および第2開放端E2の各々までの電気長は、カプラ1によって送受信される電磁波高周波信号の中心周波数に対応する波長λの1/4である。換言すれば、結合素子11の端E1と端E2との間の電気長の1/2と給電素子13の電気長との和は、波長λの1/4である。また、第1平面から鉛直方向に伸びる素子15aの電気長は、波長λの1/10以下である。結合素子11の長さの1/2をL1、給電素子13の長さをL2とすると、L1L2は、λ/4である。これにより、結合素子11の一部分中間部A1と第1開放端E1との間の部分と給電素子13とが、一つの共振カプラ部共振部として機能する。さらに結合素子11の他の一部分中間部A1と第2開放端E2との間の部分と給電素子13とが、別の一つの共振カプラアンテナ部共振部として機能する。したがって、共振スタブのような専用の共振部を、結合素子11と地板12との間に設けることなく、所望の周波数の無線信号を送受信することができる。よって、本実施形態のカプラ1の構造は、地板と結合素子との間に共振部を配置する構造を採用する場合に比し、地板12と結合素子11との間の距離D1を短くすることを可能にする。換言すれば、本実施形態のカプラ1の構造は、結合素子とは別に共振部が設けられる通常のカプラに比し、必要な実装面積を大幅に少なくすることができる。さらに、短絡素子15内の素子15aの長さを波長λの1/10という短い長さに設定することにより、カプラ1を薄型の直方体形状によって実現することが可能となる。これにより、カプラ1を薄型基板薄型誘電体基板に容易な実装することが可能となり、カプラ1の小型化、薄型化を図ることができる。結合素子とは別に共振部が設けられる通常のカプラにおいては、共振部の分だけ実装面が大きくなると共に、カプラに金属が近接した状態においては、結合素子に流れる電流の低下が引き起こされ、これによってカプラの特性例えば放射効率が低下される可能性がある。本実施形態のカプラ1においては、結合素子11における電流分布を中間部A1に関して対称に維持した状態で、カプラ1の入力インピーダンスを高めることができるので、たとえカプラ1に金属が近接しても、結合素子11に多くの電流を流すことができる。よって、金属近接時のカプラ1の特性例えば、放射効率、S21、等の低下を抑制することができる。次に、図3、図4を参照して、図1のカプラ1を実現するための実装構造の例を説明する。ここでは、上述のスペーサとして基板誘電体基板を用いる場合について説明する。図3、図4に示すカプラ構造は平面型カプラに対応している。図3は、カプラ1を基板の表面側から見た斜視図であり、図4はカプラ1を基板の裏面側から見た斜視図である。図3に示されているように、カプラ1は、基板誘電体基板20を備えている。基板20は幅W、奥行きD、高さHの直方体形状を有している。基板20は薄型基板であり、その高さHは、カプラ1によって送受信される電磁波高周波信号の中心周波数に対応する波長λの1/10以下である。基板20の第1表面20a上においては、結合素子11、地板12、給電素子13、および給電点14が配置されている。第1表面20aは上述の第1平面に対応する。結合素子11、給電素子13および給電点14は基板20の第1表面20a上の第1領域に配置される。結合素子11は、その結合素子11の長手方向が基板20の幅Wの方向に伸びた一辺20cと平行に延在するように、基板20の第1表面20a上の第1領域に配置される。この場合、結合素子11は、結合素子11の長辺11cが基板20の第1表面20aの一辺20cと面一となるように、基板20の第1表面20a上の第1領域に配置してもよい。給電素子13は、結合素子11の中央部A1と給電点14との間に延在される。地板12は、基板20の第1表面20a上の第2領域に配置される。結合素子11および給電素子13は金属の配線パターンによって実現してもよい。また地板12は板状のグランド層によって実現してもよい。基板20上には、さらに、カプラ1と電気的に接続される通信モジュールを設けてもよい。この通信モジュールは、カプラ1を介して、他のデバイスとの近接無線通信を実行するように構成された通信デバイスである。図4に示されているように、短絡素子15は、基板20の第2表面裏面20b上の第3領域に配置されている。第2表面裏面20bは上述の第2平面に対応する。基板20の第2表面裏面20b上の第3領域は、基板20の第1表面20a上の第1領域に対向している。第2表面裏面20b上の短絡素子15は上述の素子部15bに対応する。第2表面裏面20b上においては、この短絡素子15は、第1表面20a上の結合素子11の中央部A1に対向する位置と、第1表面20a上の地板12に対向する位置との間に延在される。この場合、短絡素子15は、短絡素子15が基板20を介して給電素子13に対向するように、給電素子13とほぼ平行に延在されるようにしてもよい。これにより、結合素子11の中央部A1に関して短絡素子15と給電素子13とがほぼ対称な構造となる。この短絡素子15の一端は、例えば、基板20内のスルーホール151を介して、基板20の第1表面20a上の結合素子11の中間部A1に接続される。このスルーホール151は、結合素子11の中間部A1から、第1表面20aに対して鉛直な方向に延在する。このスルーホール151は上述の素子接続部15aに相当する。もちろん、上述の素子接続部15aとしてスルーホール151を使用する代わりに、基板20の一側面一辺20cを含む側面上に配置された配線パターンを上述の素子部接続部15aとして使用しても良い。この場合、短絡素子15の一端は、基板20の一側面一辺20cを含む側面上に配置された配線パターンを介して、基板20の第1表面20a上の結合素子11の中間部A1に接続される。短絡素子15の他端は、例えば、基板20内のスルーホール152を介して、基板20の第1表面20a上の地板12に接続される。もちろん、短絡素子15の他端を、スルーホール152以外の他の配線パターン等を介して地板12に電気的に接続してもよい。なお、地板12は、基板20の第2表面20b上の第4領域に配置しても良い。第2表面20b上の第4領域は、基板20の第1表面20a上の第1領域とは対向しない領域である。このように、地板12を、基板20の第2表面20b上における、基板20の第1表面20a上の第1領域と非対向の第4領域に配置するのは、以下の理由による。図3および図4に示す平面型カプラ構造においては、結合素子11、給電素子13、および短絡素子15は、地板12に対向していない。よって、たとえ基板20として薄型基板を用いた場合であっても、カプラ1のエネルギ損失が増加することを防ぐことができる。この理由は以下の通りである。カプラ1の特性は、結合素子11と地板12との間の距離に影響される。もし結合素子11と地板12との間の距離が短すぎるならば、結合素子11と地板12との間の結合に起因して、結合素子11から発生される電磁場の一部が地板12に流れ込みやすくなる。これにより、エネルギ損出が発生し、カプラ1と他のカプラとの間の電磁的結合が弱まってしまう。結合素子11と地板12との間の距離を長く設定すれば、結合素子11と地板12との間の結合を回避し得る。しかし、結合素子と地板との間の距離を長くするためには、カプラ実装面積もしくは距離D1を広げなくてはならず、カプラ1の高さを増加させる要因になる。本実施形態では、結合素子1は地板12に対向しないので、容易に結合素子1と地板12との間の距離を十分に確保することができる。よって、たとえ基板20として薄型基板を用いた場合であっても、カプラ1のエネルギ損失が増加することを防ぐことができる。次に、図5から図9を参照して、本実施形態のカプラ1の他のいくつかの構成例について説明する。図5に示すカプラ1においては、給電点14は、中央部A1の直下ではなく、中央部A1の直下にオフセットを加えることによって得られる位置オフセットされた位置に設けられている。このように給電点14の位置をオフセットしても、図1の構成と同様の効果を得ることができる。図6に示すカプラ1においては、給電点14のみならず、短絡点短絡素子15と地板12との間の接続点もオフセットされている。より詳しくは、給電点14は、中央部A1の直下ではなく、中央部A1の直下に対して第1方向のオフセットを加えることによって得られる位置オフセットされた位置に設けられている。短絡点は、中央部A1の直下ではなく、中央部A1の直下に対して第2方向のオフセットを加えることによって得られる位置オフセットされた位置に設けられている。第1方向のオフセット長L3は、第2方向のオフセット長L3と同じ長さである。さらに、第2方向は第1方向と逆方向である。このように、図6の構成においては、給電素子13および短絡素子15は結合素子11の中央部A1に共通接続されており、且つ給電点14と短絡点が互いに逆方向に同じ距離だけオフセットされている。したがって、図5の構成よりも、カプラ1における電流分布の対称性を高めることができる。図7に示すカプラ1においては、給電点14と短絡点が互いに逆方向に同じ距離だけオフセットされており、さらに、給電素子13と結合素子11との間の接続点と短絡素子15と結合素子11との間の接続点とが僅かに離れている。図8に示すカプラ1においては、短絡素子15は、複数の接続点短絡点で地板12に接続されている。同様に、図9に示すカプラ1においても、短絡素子15は、複数の接続点短絡点で地板12に接続されている。次に、図10を参照して、一平面上に配置可能なカプラ1の構成例について説明する。図10のカプラ1においては、短絡素子15は、結合素子11および給電素子13が配置される第1平面上に配置されている。短絡素子15は図10に示すように折り曲げられた形状を有しており、その短絡素子15の一端は結合素子11の中央部A1に接続されている。また短絡素子15の他端は地板12に接続されている。図10のカプラ1においても、結合素子11における電流分布を、中間部A1に関してほぼ対称にすることができる。また、図10のカプラ1の構造は、基板の片面のみを利用するだけでカプラ1を容易に実現できるというメリットもある。図11は、図10のカプラ1を実現するための実装構造の例を示している。この図11は、カプラ1を基板表面側から見た斜視図である。図11に示されているように、カプラ1は、基板誘電体基板20を備えている。基板20の第1表面20a上においては、結合素子11、地板12、給電素子13、給電点14および短絡素子15が配置されている。より詳しくは、結合素子11、給電素子13、給電点14および短絡素子15は基板20の第1表面20a上の第1領域に配置される。結合素子11はその結合素子11の長手方向が基板20の幅Wの方向と平行に延在するように基板20の第1表面20a上の第1領域に配置される。給電素子13は結合素子11の中央部A1と給電点14との間に延在される。短絡素子15は結合素子11の中央部A1と地板12との間に配置される。結合素子11および給電素子13は金属の配線パターンによって実現してもよい。また地板12は板状のグランド層によって実現してもよい。基板20上には、さらに、カプラ1と電気的に接続される通信モジュールを設けてもよい。次に、図12から図16を参照して、一平面上に実装可能なカプラ1の他のいくつかの構成例について説明する。図12に示すカプラ1においては、給電点14は、中央部A1の直下ではなく、中央部A1の直下にオフセットを加えることによって得られる位置オフセットされた位置に設けられている。また、短絡素子15と地板12との接続点短絡点は、給電点14のオフセット方向と逆の方向にオフセットされている。さらに、図12に示すカプラ1においては、短絡素子15は直線形状を有している。図13に示すカプラ1においては、結合素子11の両端部がそれぞれ下方に折り曲げられている。この構成により、たとえ基板20の幅Wが狭い場合であっても、結合素子11の長さを適切な長さに設定することができる。図14に示すカプラ1においては、結合素子11の両端部がそれぞれ下方に折り曲げられており、さらに、地板12の上端の両側が切り取られており、地板12の上端の両側にはテーパ12A,12Bが設けられている。この構成により、たとえ結合素子11の両端部がそれぞれ下方に折り曲げた場合であっても、結合素子11と地板12との間の距離を十分に確保することができる。図15に示すカプラ1においては、短絡素子15は直線形状を有している。図16に示すカプラ1においては、給電素子13の両側に2つの短絡素子15が設けられている。給電素子13の両側に2つの短絡素子15があるので、図10の構成よりも電流分布の対称性を高めることができる。次に、図17乃至図21を参照して、カプラ1の特性測定の結果について説明する。ここでは、カプラ1が2つの平面上に実装される構造である場合を想定する。図17、図18は測定条件を示している。図19は、図17、図18の測定条件下におけるカプラ1のS21特性を示している。図19の横軸は周波数を表し、図19の縦軸は透過係数S21[dB]を表している。同様に、図20は、図17、図18の測定条件下におけるカプラ1のリターンロス特性S11[dB]を示し、図21は、図17、図18の測定条件下におけるカプラ1の放射効率を示している。測定条件は次の通りである。図17では、カプラ1の背面側に金属板25を配置している。カプラ1を電子機器に実装した状態においては、カプラ1の近くに、金属電子機器内の他の周辺部品が存在することになる。この環境を再現するために、カプラ1の背面側に金属板25が配置されている。カプラ1と金属板25との間の距離は図18に示すように1mmである。図17に示すように、カプラ1の結合素子11に対して基準カプラ10の結合素子10Bは左方向に10mmずらされ、かつカプラ1と基準カプラ10との間の縦方向のオフセット距離は10mmに設定されている。基準カプラ10としてはこの分野で広く知られているカプラを用いればよい。図17の例では、基準カプラ10は基板10A、結合素子10B、および地板10Cを備えている。カプラ1の周辺に金属が存在し、且つカプラ1に対して基準カプラ10の位置がずれている場合でも、十分なカプラ特性が得られることが、図19乃至図21から理解されよう。次に、図22、図23、図24を参照して、カプラ1の特性測定の結果の別の例について説明する。ここでは、カプラ1が2つの平面上に実装される構造である場合を想定する。図22、図23は測定条件を示している。図24は、図22の測定条件下におけるカプラ1の特性曲線21と、図23の測定条件下におけるカプラ1の特性曲線22を示している。図24の横軸は周波数を表し、図24の縦軸は透過係数S21[dB]を表している。測定条件は次の通りである。図22は、カプラ1の結合素子に対して基準カプラ10の結合素子を右方向に10mmずらし、かつカプラ間の縦方向のオフセット距離を10mmとしている。カプラ1の背面には図17の場合と同様に、カプラ1から1mmの間隔置いて金属板25が配置されている。図23は、図17の場合と同様に、カプラ1の結合素子に対して基準カプラ10の結合素子を左方向に10mmずらし、かつカプラ間の縦方向のオフセット距離を10mmとしている。カプラ1に対して基準カプラ10の位置を左右どちらの方向にずらした場合でも、十分なカプラ特性が得られることが、図24から理解されよう。図25は、カプラ1の背面に金属板25を配置した場合における、カプラ1の電流表面電流分布の解析結果を示している。図25では、電流量が多い部分ほど濃い色で示されている。本実施形態のカプラ1においては、たとえカプラ1に金属が近接された時においても、結合素子に多くの電流が流れることが図25から理解されよう。また、結合素子周辺では電界も高くなる。図26は、カプラ1が搭載される電子機器の外観を示す斜視図である。この電子機器は、情報処理装置、例えば、バッテリ駆動可能なノートブック型の携帯型パーソナルコンピュータ30として実現されている。コンピュータ30は、本体300およびディスプレイユニット350を備えている。ディスプレイユニット350は、回動自在に本体300に取り付けられている。ディスプレイユニット350は、本体300の上面を露出させる開放位置と、本体300の上面を覆う閉塞位置との間で回動する。ディスプレイユニット350の筐体内には、LCDliquidcrystaldisplay351が設けられている。本体300は薄い箱状の筐体を有している。本体300の筐体は、下部ケース300aとこれに嵌合されたトップカバー300bとを含んでいる。本体300の上面上には、キーボード301、タッチパッド302および電源スイッチ303等が配置されている。また本体300の筐体の外壁、たとえば、右側壁には、カードスロット304が設けられている。図26の例では、光ディスクドライブ305の収納部の上部にカードスロット304が配置されている。本体300の筐体内には、カプラ1が設けられている。カプラ1は、図27に示すように、例えば、基板20上の結合素子11がトップカバー300bに対向し、且つ本体300の筐体の外壁に対向するように配置される。つまり、カプラ1の基板20は、基板20の第1表面20aがトップカバー300bに対向し、且つ結合素子11が配置される基板20上の第1領域が、地板12が配置される第2領域よりも本体300の筐体の外壁たとえば右側壁に近接する向きで、筐体内に配置される。かくして右側壁の一部、およびトップカバー300bのパームレスト領域300cの一部は、それぞれ通信面として機能する。なお、カプラ1はディスプレイユニット350の筐体内に設けても良い。また、カプラ1は、図28に示すように、カードスロット304に取り外し自在に挿入されるカード装置たとえばSDカード306内に設けても良い。この場合、カード装置306の一端部には、ホストとのインターフェースのためのコネクタ306Aが設けられている。カプラ1は、カード装置306の他端部側に結合素子11が位置するように、カード装置306内に配置される。上述したように、カプラ1はハイインピーダンス化されているので、カプラ1をカード装置306として実現した場合でも、本体300内の周辺部品との間の結合による影響を低減することができる。カプラ1が搭載される電子機器は携帯型パーソナルコンピュータ30に制限されない。図29は、カプラ1をスレートPC40に実装した例を示している。図30は、コンピュータ30のシステム構成を示すブロック図である。コンピュータ30は、カプラ装置1、キーボード301、タッチパッド302、電源スイッチ303、光ディスクドライブODD305およびLCD351の他に、ハードディスクドライブHDD404、CPU405、主メモリ406、BIOSbasicinputoutputsystem-ROM407、ノースブリッジ408、グラフィクスコントローラ409、ビデオメモリVRAM410、サウスブリッジ411、エンベデッドコントローラ/キーボードコントローラICEC/KBC412、電源コントローラ413および近接無線通信デバイス414を含む。ハードディスクドライブ404は、オペレーティングシステムOSや各種アプリケーションプログラム等を格納する。CPU405は、コンピュータ30の動作を制御するためのプロセッサであり、ハードディスクドライブ404から主メモリ406にロードされる各種プログラムを実行する。CPU405が実行するプログラムには、オペレーティングシステム501、近接無線通信ガジェットアプリケーションプログラム502、認証アプリケーションプログラム503、あるいは送信トレイアプリケーションプログラム504を含む。またCPU405は、ハードウェア制御のために、BIOS-ROM407に格納されたBIOSプログラムを実行する。ノースブリッジ408は、CPU405のローカルバスとサウスブリッジ411との間を接続する。ノースブリッジ408は、主メモリ406をアクセス制御するメモリコントローラを内蔵する。また、ノースブリッジ408は、AGPバスなどを介してグラフィクスコントローラ409との通信を実行する機能を有する。グラフィクスコントローラ409は、LCD351を制御する。グラフィクスコントローラ409は、ビデオメモリ410に記憶された表示データから、LCD351に表示させる表示イメージを表す映像信号を生成する。なお表示データは、CPU405の制御の下にビデオメモリ410に書き込まれる。サウスブリッジ411は、LPCバス上のデバイスを制御する。サウスブリッジ411は、ハードディスクドライブ404を制御するためのATAコントローラを内蔵している。さらに、サウスブリッジ411は、BIOS-ROM407をアクセス制御するための機能を有している。エンベデッドコントローラ/キーボードコントローラICEC/KBC412は、エンベデッドコントローラと、キーボードコントローラとが集積された1チップマイクロコンピュータである。エンベデッドコントローラは、ユーザによる電源スイッチ303の操作に応じて情報処理装置30をパワーオン/パワーオフするように電源コントローラ413を制御する。キーボードコントローラは、キーボード301およびタッチパッド302を制御する。電源コントローラ413は、図示しない電源装置の動作を制御する。なお当該電源装置は、コンピュータ30の各部の動作電力を生成する。近接無線通信デバイス414は近接無線通信を実行するための通信モジュールである。近接無線通信デバイス414は、PHY/MAC部414aを備える。PHY/MAC部414aは、CPU405による制御の下に動作する。PHY/MAC部414aは、カプラ1を介して信号を無線で送受信する。この近接無線通信デバイス414は本体300の筐体内に収容される。なお、近接無線通信デバイス414とサウスブリッジ411との間のデータの転送は、例えば、PCIperipheralcomponentinterconnectバスを介して行われる。なお、PCIの代わりにPCIExpressを用いても良い。上述したように、近接無線通信デバイス414とカプラ1はカード装置306内に内蔵してもよい。なお、ここでは、カプラ1を搭載する電子機器の例としてコンピュータ30を説明したが、この電子機器としては、たとえば、TVであってもよい。カプラ1はTVの筐体内に配置される。TVがカードスロットを有するならば、そのカードスロットに、カプラ1を内蔵したカード、またはカプラ1と近接無線通信デバイス414の双方を内蔵したカードを挿入しても良い。次に、図31、図32を参照して、カード装置306のいくつかの構成例を説明する。図31はカード装置306の第1の構成例を示している。カード装置306の筐体内には、プリント回路基板のような基板誘電体基板500が設けられる。この基板500の第1表面上の第1領域には上述の結合素子11および給電素子13が配置される。基板500の第1表面上の第2領域には近接無線通信デバイス414が配置される。なお、第2領域には、近接無線通信デバイス414に加え、不揮発性メモリなどを設けても良い。基板500の第2表面裏面上における、第1領域に対向した第3領域には、短絡素子15が配置されている。短絡素子15は基板500内のスルーホール等を介して結合素子11の中央部A1に接続される。基板500の第2表面裏面上における、第1領域に非対向の第4領域には、地板12としてのグランド層が配置されている。給電端子14は第1表面側または第2表面側のどちらに設けても良い。近接無線通信デバイス414のいくつかのグランドピンは、基板500内のスルーホールを介して地板12に接続される。図32はカード装置306の第2の構成例を示している。図32においては、基板500の第1表面上の第1領域には上述の結合素子11および給電素子13が配置される。基板500の第1表面上の第2領域には地板12が配置される。基板500の第2表面裏面上における、第1領域に対向した第3領域には、短絡素子15が配置されている。基板500の第2表面裏面上における、第1領域に非対向の第4領域には、近接無線通信デバイス414が配置される。以上説明したように、本実施形態においては、給電素子13の一端が結合素子11の中間部A1に接続され、かつ短絡素子15の一端が、結合素子11の中間部A1の中間部A1に接続され、短絡素子15の他端が地板12に接続されているので、結合素子11に同じ電流量で互いに逆向きの電流を流すことを妨げることなく、つまり、カプラ1の位置ずれ耐性を弱めることなく、カプラ1のハイインピーダンス化を図ることができる。よって、周辺部品による影響の低減と位置ずれに対する十分な耐性との双方を容易に実現することができる。なお、カプラ1の共振周波数は上述のL1L2の長さに基づいて決定されるが、このカプラ1の共振周波数を調整するために、図1のカプラ1の結合素子11と給電点14との間にインダクタなどの素子を追加してもよい。図33は、図1のカプラ1の給電点14と結合素子11との間にインダクタLを共振周波数調整用素子集中定数素子として直列に挿入した例である。図33では、給電素子13にインダクタLが挿入されている。図34は図1のカプラ1の短絡素子15にインダクタLを直列に挿入した例である。図35は、図1のカプラ1において、結合素子11と給電点14との間につまり給電素子13にインダクタLを直列に挿入し、かつ短絡素子15にインダクタLを直列に挿入した例である。インダクタなどの素子を追加する構成は、一平面上に配置可能な図10のカプラ1にも適用してもよい。図36は、図10のカプラ1の給電素子13にインダクタLを直列に挿入した例である。図37は、図10のカプラ1の短絡素子13にインダクタLを直列に挿入した例である。図38は、図10のカプラ1において、結合素子11と給電点14との間につまり給電素子13にインダクタLを直列に挿入し、かつ短絡素子15にインダクタLを直列に挿入した例である。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"