アクセプタになるアクセプタ元素を含み、窒化物半導体で形成されたバックバリア層と、前記バックバリア層上に窒化物半導体で形成されたチャネル層と、前記チャネル層の上方に、前記チャネル層よりバンドギャップが大きい窒化物半導体で形成された電子供給層と、前記チャネル層と電気的に接続された第1主電極と、前記チャネル層の上方に形成された制御電極と、を備え、前記バックバリア層は、前記制御電極の下側の少なくとも一部に、前記第1主電極の下側の前記バックバリア層のアクセプタの濃度より、アクセプタの濃度が高い高アクセプタ領域を有する窒化物半導体装置。前記バックバリア層は、前記制御電極の下側と前記第1主電極との間で、連続して形成されている請求項1に記載の窒化物半導体装置。前記バックバリア層は、前記制御電極の下の前記バックバリア層と、前記第1主電極の下の前記バックバリア層との間の一部に、前記第1主電極の下の前記バックバリア層におけるアクセプタの濃度より、アクセプタの濃度が高く、かつ、前記高アクセプタ領域と連続した連続領域を、さらに有する請求項1または2に記載の窒化物半導体装置。前記バックバリア層のアクセプタの濃度は、前記連続領域より、前記高アクセプタ領域で高い請求項3に記載の窒化物半導体装置。前記制御電極の下側の前記バックバリア層と、前記第1主電極の下側の前記バックバリア層との間であって、前記高アクセプタ領域および前記連続領域を除く前記バックバリア層のアクセプタの濃度は、前記高アクセプタ領域および前記連続領域のアクセプタの濃度より低い請求項3または4に記載の窒化物半導体装置。前記高アクセプタ領域は、少なくとも一部にアクセプタの濃度が傾斜している傾斜領域を含む請求項1から5のいずれか一項に記載の窒化物半導体装置。前記チャネル層と電気的に接続され、前記制御電極に対して前記第1主電極と反対側に形成された第2主電極をさらに備え、前記バックバリア層のアクセプタ濃度は、前記第2主電極の下の領域で、前記高アクセプタ領域におけるアクセプタの濃度より低い請求項1から6のいずれか一項に記載の窒化物半導体装置。前記バックバリア層に電気的に接続され、前記第1主電極と第2主電極とに挟まれた領域以外の領域に設けられたボディ電極をさらに備える請求項7に記載の窒化物半導体装置。前記電子供給層および前記チャネル層が、それぞれ、AlInGaNおよびGaN、GaNおよびInGaN、GaNおよびGaNAs、GaNおよびGaInNAsP、GaNおよびGaInNP、GaNおよびGaNP、AlGaNInNAsPおよびGaN、並びに、AlGaNおよびAlInGaNのいずれかで形成される請求項1から8のいずれか一項に記載の窒化物半導体装置。前記高アクセプタ領域の少なくとも一部のアクセプタの濃度が、前記第1主電極の下側の領域における前記バックバリア層のアクセプタの濃度に比べて、4倍以上である請求項1から9のいずれか一項に記載の窒化物半導体装置。基板上に、アクセプタになるアクセプタ元素を含んで、窒化物半導体でバックバリア層が形成されるバックバリア層形成段階と、前記バックバリア層の一部の前記アクセプタ元素が活性化されて、高アクセプタ領域が形成される活性化段階と、前記バックバリア層上に窒化物半導体でチャネル層が形成されるチャネル層形成段階と、前記チャネル層の上方に、前記チャネル層よりバンドギャップが大きい窒化物半導体で電子供給層が形成される電子供給層形成段階と、前記チャネル層と電気的に接続された第1主電極が形成される第1主電極形成段階と、前記高アクセプタ領域の上方に制御電極が形成される制御電極形成段階と、を備える窒化物半導体装置の製造方法。前記活性化段階において、レーザ光および電子線の少なくとも一方のエネルギー線によって前記アクセプタ元素が活性化される請求項11に記載の窒化物半導体装置の製造方法。前記活性化段階において、前記エネルギー線の幅が50以上オーバーラップされて、前記高アクセプタ領域に複数回走査される請求項12に記載の窒化物半導体装置の製造方法。i-GaN層とi-AlGaN層とが接して形成されると、ヘテロ界面に自発分極およびピエゾ分極により2DEG2次元電子ガスが発生する。2DEGによって、半導体装置のオン抵抗が低くなり、かつ、Vth閾値電圧が0V以下のノーマリーオンとなる。しかしフェールセーフの観点から、Vthが0Vより高いノーマリーオフの窒化物半導体装置が求められている。そこで例えば、i-GaN層とi-AlGaN層とのヘテロ接合を有するMOSFETの制御電極の下側に、i-AlGaN層が除去されたリセス部を設ける。これによって、制御電極の下側のi-GaN層に2DEGが発生しないので、Vthが高くなる。さらにVthを高くするために、i-GaN層の下にp-GaN層が設けられる。p-GaN層とi-GaN層とのヘテロ接合界面から、i-GaN層に空乏層が広がり、Vthが高くなる。しかし、2DEGの濃度が減少するので、オン抵抗が増大する。本発明の第1の態様においては、アクセプタになるアクセプタ元素を含み、窒化物半導体で形成されたバックバリア層と、バックバリア層上に窒化物半導体で形成されたチャネル層と、チャネル層の上方に、チャネル層よりバンドギャップが大きい窒化物半導体で形成された電子供給層と、チャネル層と電気的に接続された第1主電極と、チャネル層の上方に形成された制御電極と、を備え、バックバリア層は、制御電極の下側の領域の少なくとも一部に、アクセプタの濃度がバックバリア層の他の一部の領域より高い高アクセプタ領域を有する窒化物半導体装置を提供する。本発明の第2の態様においては、基板上に、アクセプタになるアクセプタ元素を含んで、窒化物半導体でバックバリア層が形成されるバックバリア層形成段階と、バックバリア層の一部のアクセプタ元素が活性化されて、高アクセプタ領域が形成される活性化段階と、バックバリア層上に窒化物半導体でチャネル層が形成されるチャネル層形成段階と、チャネル層の上方に、チャネル層よりバンドギャップが大きい窒化物半導体で電子供給層が形成される電子供給層形成段階と、チャネル層と電気的に接続された第1主電極が形成される第1主電極形成段階と、高アクセプタ領域の上方に制御電極が形成される制御電極形成段階と、を備える窒化物半導体装置の製造方法を提供する。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、本発明の第1の実施形態に係るMOSFET100の模式的な断面図である。MOSFET100は、基板102、バッファ層104、バックバリア層106、チャネル層108、電子供給層112、絶縁膜114、ドレイン電極118第1主電極、ソース電極116第2主電極、および、制御電極120を備える。バックバリア層106は、アクセプタになるアクセプタ元素を含み、窒化物半導体で形成される。バックバリア層106は、基板102の上方に、ソース電極116の下側の領域から、制御電極120の下側の領域を経て、ドレイン電極118の下側の領域まで連続して形成される。チャネル層108は、バックバリア層106上に窒化物半導体で形成される。電子供給層112は、チャネル層108の上方に、チャネル層108よりバンドギャップが大きい窒化物半導体で形成される。制御電極120は、チャネル層108の上方に形成される。ソース電極116およびドレイン電極118は、チャネル層108の上方に形成されて、チャネル層108と電気的に接続される。例えば、チャネル層108はGaNで形成され、電子供給層112はAlXGa1-XN0<X≦1で形成される。AlXGa1-XNはAlNとGaNの混晶である。Xで表される構成比で、電子供給層112のバンドギャップ、自発分極およびピエゾ分極が変化する。構成比Xは例えば0.25である。電子供給層112とチャネル層108とのヘテロ接合界面の自発分極およびピエゾ分極によって、チャネル層108の、チャネル層108と電子供給層112とのヘテロ接合の界面付近に2DEG110が形成される。バックバリア層106は、制御電極120の下側の領域の少なくとも一部に、高アクセプタ領域126を有する。高アクセプタ領域126のアクセプタの濃度がバックバリア層106の他の領域のアクセプタの濃度より高い、バックバリア層106は、一例として、Mgが添加されたGaNで形成される。高アクセプタ領域126のアクセプタの濃度は、ソース電極116の下のバックバリア層106のアクセプタの濃度、および、ドレイン電極118の下のバックバリア層106のアクセプタの濃度のいずれよりも高い。第1の実施形態に係るMOSFET100においては、ソース電極116の下側のバックバリア層106から、ドレイン電極118の下側のバックバリア層106までの間で、制御電極120の下以外には、高アクセプタ領域126が形成されていない。例えば、ソース電極116の下側のバックバリア層106と、制御電極120の下側のバックバリア層106との間で、バックバリア層106のアクセプタの濃度は、高アクセプタ領域126を除いて、高アクセプタ領域126のアクセプタの濃度より低く、一定である。また、例えば、制御電極120の下側のバックバリア層106と、ドレイン電極118の下側のバックバリア層106との間で、バックバリア層106のアクセプタの濃度は、高アクセプタ領域126を除いて、高アクセプタ領域126のアクセプタの濃度より低く、一定である。チャネル層108と高アクセプタ領域126との界面から、チャネル層108および高アクセプタ領域126に空乏層が広がる。高アクセプタ領域126のアクセプタの濃度がバックバリア層106の他の領域より高いので、高アクセプタ領域126上のチャネル層108では、バックバリア層106の他の領域上のチャネル層108より空乏層の広がりが大きい。これにより、Vthが0Vより高くなり、かつ、ソース電極116とドレイン電極118との間のオフ状態のリーク電流が小さくなる。バックバリア層106の高アクセプタ領域126以外の領域では、高アクセプタ領域126のアクセプタの濃度よりアクセプタの濃度が低い。これにより、バックバリア層106の高アクセプタ領域126以外の領域に対応するチャネル層108における空乏層は、高アクセプタ領域126に対応するチャネル層108における空乏層より広がりが小さい。したがって、バックバリア層106の高アクセプタ領域126以外の領域上のチャネル層108では2DEG110のキャリアの濃度が高く、ソース電極116とドレイン電極118との間のオン状態の抵抗が小さくなる。さらに、バックバリア層106の、高アクセプタ領域126以外の領域では、バックバリア層106とチャネル層108との界面近傍がリーク電流のパスにならないので、リーク電流が低減される。ソース電極116とドレイン電極118との間の少なくとも一部で、電子供給層112を貫通して、チャネル層108に至るリセス部122が形成される。リセス部122ではチャネル層108の上方に電子供給層112が設けられていないので、チャネル層108に2DEG110が発生しない。これにより、Vthが高くなる。リセス部122において、チャネル層108が厚さ方向に一部除去されてよい。つまり、リセス部122の深さが電子供給層112の厚さより深くてもよい。チャネル層108が厚さ方向に除去されることで、ソース電極116とドレイン電極118との間のオフ抵抗を高くできる。絶縁膜114は、電子供給層112の上方に形成される。リセス部122において絶縁膜114は、電子供給層112の側面を覆い、かつ、チャネル層108上に形成される。絶縁膜114は、例えば、SiO2で形成される。ソース電極116およびドレイン電極118は、絶縁膜114が除去された領域で、電子供給層112上に形成される。制御電極120は、少なくともリセス部122で、絶縁膜114上に形成される。リセス部122の底部より、制御電極120が長い。すなわち、制御電極120は、絶縁膜114がチャネル層108上に形成される領域を超えて、絶縁膜114上に形成される。高アクセプタ領域126の長さは、リセス部122の底部の長さ以下である。したがって、制御電極120は、高アクセプタ領域126より長い。ここで、高アクセプタ領域126、制御電極120、リセス部122その他の長さとは、ソース電極116とドレイン電極118との間をオン状態で流れる電流の向きに平行な方向の長さをいう。高アクセプタ領域126の幅が、制御電極120の幅より広くてよい。制御電極120より幅の広い高アクセプタ領域126によって、ソース電極116とドレイン電極118との間のリーク電流が小さくなる。ここで、高アクセプタ領域126および制御電極120の幅とは、MOSFET100の上面から見てソース電極116とドレイン電極118との間に流れる電流の方向に垂直な方向をいう。バッファ層104は、基板102とバックバリア層106およびチャネル層108との間に形成される。基板102は、シリコン基板であってよい。基板102は、その他に例えば、サファイア基板、GaN基板、MgO基板、ZnO基板などである。バッファ層104は、バックバリア層106およびチャネル層108と、基板102との、格子定数および熱膨張率などの特性差による相互作用を緩衝し、接合強度を向上する。バッファ層104は、アンドープのGaNで形成されてよい。アンドープとは、P型およびN型のいずれかの導電性を与える不純物を意図的に添加しないで形成された半導体膜であることを表す。他の例として、バッファ層104は、基板102上に膜厚が100nmのAlN窒化アルミニウム上に、膜厚が5nm~400nmのGaNと、膜厚が1nm~40nmのAlNとよりなる積層膜を3層~20層有してもよい。ソース電極116とドレイン電極118との間であって、リセス部122でない領域におけるチャネル層108の厚さt1が2DEG110の濃度に影響する。リセス部122では、上述のように2DEG110が発生せず、リセス部122におけるチャネル層108の厚さt2が、Vthに影響する。図2は、第1の実施形態に係るMOSFET100におけるバックバリア層106のアクセプタの濃度と、2DEG110の濃度との関係を示す図である。横軸がバックバリア層106のアクセプタ濃度cm-3である。縦軸が、チャネル層108に形成される2DEG110の濃度cm-2である。リセス部122以外におけるチャネル層108の厚さt1が50nm、100nmおよび150nmに対応するMOSFET100の例を示した。図2にアクセプタの濃度と2DEG110の濃度との関係を示したMOSFET100は、バッファ層104が厚さ6000nmのアンドープのGaN、バックバリア層106が厚さ750nmのMgをドープしたGaN、チャネル層108がアンドープのGaN、電子供給層112が厚さ24nmのAlGaN、絶縁膜114が厚さ60nmのSiO2で、それぞれ形成された。チャネル層108はn型としてふるまい、チャネル層108の2DEG110以外の領域におけるドナー濃度は1×1016cm-3であった。また、バッファ層104のドナー濃度は1×1014cm-3であった。リセス部122の底部の長さと、高アクセプタ領域126の長さが同じで、リセス部122の下のバックバリア層106の全体に高アクセプタ領域126が形成された。また、ソース電極116およびドレイン電極118の長さが10000nm、リセス部122の底部の長さが1000nm、ソース電極116とリセス部122の底部の距離が3500nm、ドレイン電極118とリセス部122の底部の距離が12000nmである。このとき、リセス部122の底部のドレイン電極118側端部から、制御電極120のドレイン電極118側端部までの距離が2000nmであったので、制御電極120は、ドレイン電極118側に長さ2000nmの、いわゆるフィールドプレートを有し、フィールドプレートの端部からドレイン電極118までの距離が10000nmである。ここで、ソース電極116、ドレイン電極118およびフィールドプレートの長さとは、ソース電極116とドレイン電極118との間の電流の向きに平行な方向の長さをいう。アクセプタの濃度が高くなるにつれて、また、チャネル層108の厚さが薄くなるにつれて、バックバリア層106とチャネル層108とのヘテロ接合界面から広がる空乏層の2DEG110に対する影響が大きくなるので、2DEG110の濃度が下がる。したがって、チャネル層が厚く、アクセプタの濃度が低いほど、オン状態の抵抗値が低い。図2の左端、すなわち、アクセプタの濃度が最も低い状態に比べて、2DEG110の濃度の減少が10以下となるのは、リセス部122以外におけるチャネル層108の厚さt1が150nm以上の場合には、アクセプタの濃度が5×1017cm-3以下のときである。リセス部122以外におけるチャネル層108の厚さt1が100nmの場合には、アクセプタの濃度が5×1016cm-3以下のときに、図2の左端、すなわち、アクセプタの濃度が最も低い状態に比べて、2DEG110の濃度の減少が10以下となる。リセス部122以外におけるチャネル層108の厚さt1が50nmの場合には、アクセプタの濃度が2×1016cm-3以下のときに、図2の左端、すなわち、アクセプタの濃度が最も低い状態に比べて、2DEG110の濃度の減少が10以下となる。図3は、第1の実施形態に係るMOSFETにおける高アクセプタ領域126のアクセプタの濃度と、Vthとの関係を示す図である。横軸が高アクセプタ領域126のアクセプタ濃度cm-3である。縦軸が、MOSFET100のVthVである。リセス部122におけるチャネル層108の厚さt2が50nm、100nmおよび150nmに対応するMOSFET100の例を示した。図3にアクセプタの濃度とVthとの関係を示したMOSFET100は、図2に特性を示したMOSFET100と同一の構成を有する。アクセプタの濃度が高くなるにつれて、また、チャネル層108の厚さが薄くなるにつれて、高アクセプタ領域126とチャネル層108とのヘテロ接合界面から広がる空乏層の広がりが大きくなるので、Vthが大きくなる。したがって、高アクセプタ領域126上のチャネル層108が薄く、アクセプタの濃度が高いほど、Vthが高い。Vthが4V以上になるのは、高アクセプタ領域126上のチャネル層108の厚さt2が50nmのときには4×1016cm-3以上、100nmのときには7×1016cm-3以上、150nmのときには2×1017cm-3以上の場合である。また、Vthが5V以上になるのは、高アクセプタ領域126上のチャネル層108の厚さt2が50nmのときには8×1016cm-3以上、100nmのときには2×1017cm-3以上の場合である。図4は、第1の実施形態に係るMOSFET100の高アクセプタ領域126のアクセプタの濃度p2と、高アクセプタ領域126以外のバックバリア層106のアクセプタの濃度p1との関係を示す図である。横軸は、高アクセプタ領域126のアクセプタの濃度p2を示す。縦軸は、バックバリア層106の高アクセプタ領域126以外の領域のアクセプタの濃度p1を示す。図4に示す点は、図2および図3に特性を示したMOSFET100において、高アクセプタ領域126以外のバックバリア層106のアクセプタの濃度が最も低い状態に比べて、2DEG110の濃度の減少が10であり、かつ、Vthが5Vとなる状態に対応する。バックバリア層106の高アクセプタ領域126以外の領域のアクセプタの濃度をp1cm-3、高アクセプタ領域126のアクセプタの濃度をp2cm-3とすると、p1およびp2が、それぞれ、2×1016cm-3および8×1016cm-3の点が、リセス部122以外におけるチャネル層108の厚さt1、および、リセス部122におけるチャネル層108の厚さt2が、いずれも50nmの場合に対応する。また、p1およびp2が、それぞれ、5×1016cm-3および2×1017cm-3の点が、リセス部122以外におけるチャネル層108の厚さt1、および、リセス部122におけるチャネル層108の厚さt2が、いずれも100nmの場合に対応する。図4に示されるように、p2≧4×p1であることが好ましい。したがって、高アクセプタ領域の少なくとも一部のアクセプタの濃度が、ドレイン電極118およびソース電極116の下側の領域におけるバックバリア層106のアクセプタの濃度に比べて、4倍以上であることが好ましい。また、高アクセプタ領域126のアクセプタの濃度p2が、バックバリア層106の高アクセプタ領域126以外の領域のアクセプタの濃度p1の4倍以上であることがさらに好ましい。これにより、高アクセプタ領域126以外のバックバリア層106のアクセプタの濃度が最も低い状態に比べて、2DEG110の濃度の減少が10以下であり、かつ、Vthが5V以上のMOSFET100を得ることができる。図5は、第1の実施形態に係るMOSFET100における高アクセプタ領域126のアクセプタの濃度分布の例である。横軸はバックバリア層106の長さ方向の位置を表す。ここで長さ方向とは、上記と同様に、ソース電極116とドレイン電極118との間をオン状態で流れる電流の向きに平行な方向をいう。左側がソース電極116側であり、右側がドレイン電極118側である。点線で挟まれた領域は、高アクセプタ領域126に対応する。それぞれの縦軸は、アクセプタの濃度に対応する。図5の上段に示されるように、高アクセプタ領域126において、アクセプタの濃度が一定であってよい。また、中段に示されるように高アクセプタ領域126は、高アクセプタ領域126のソース電極116側およびドレイン電極118側に、アクセプタの濃度がソース電極116およびドレイン電極118からの距離に応じて連続的に傾斜している領域を有してもよい。高アクセプタ領域126は、アクセプタの濃度が傾斜している領域に挟まれて、高アクセプタ領域126の中央部分にアクセプタの濃度が一定の領域を有してもよい。また下段に示されるように、アクセプタの濃度が一定の領域は、高アクセプタ領域126の中央よりドレイン電極118側であってもよい。また、アクセプタの濃度が一定の領域は、高アクセプタ領域126の中央よりソース電極116側にあってもよい。電子供給層112およびチャネル層108は、上記の例に限られず、AlInGaNおよびGaN、GaNおよびInGaN、GaNおよびGaNAs、GaNおよびGaInNAsP、GaNおよびGaInNP、GaNおよびGaNP、AlGaNInNAsPおよびGaN、並びに、AlGaNおよびAlInGaNのいずれかで、それぞれ形成されてもよい。また、第1の実施形態に係るMOSFET100は、電子供給層112と絶縁膜114との間に、さらにAlNで形成されたスペーサ層を備えてもよい。当該スペーサ層によって、2DEG110におけるキャリアの移動度が高くなる。スペーサ層は、AlN層に限られず、電子供給層112よりAlの組成比が高いAlGaNで形成されてもよい。絶縁膜114は、SiO2に限られず、AlN、Al2O3、Ga2O3、TaOP、SiON、およびこれらの複合物のいずれかで形成されてもよい。界面準位密度が低く、かつ、絶縁破壊耐圧が高いものが、絶縁膜114の材料として好ましい。また、バッファ層104は、GaNで形成されてもよい。あるいは、基板102上に、GaN層およびAlN層の積層を、複数有するバッファ層104が形成されてもよい。以下、第1の実施形態に係るMOSFET100の製造プロセスを説明する。図6は、第1の実施形態に係るMOSFET100の製造プロセスにおいて、基板102上にバッファ層104およびバックバリア層106が順次形成された状態を示す模式的な断面図である。バッファ層104が基板102上にエピタキシャル成長される。一例として、バッファ層104は、AlN層、および、GaN層を繰り返し積層して形成される。例えば、まず、111面を主面とするSi基板102がMOCVD装置に設置されてから、濃度100の水素ガスをキャリアガスとして用いて、TMAlトリメチルアルミニウムおよびNH3アンモニアが導入されて、成長温度1050°Cで、AlNが成長される。AlN層の厚さは例えば100nmである。次に、TMGaトリメチルガリウムおよびNH3が導入されて、AlN層上に、厚さ200nmのGaNが形成される。次に、TMAlおよびNH3が導入されて、厚さ20nmのAlNが形成される。以上のようにして、厚さ100nmのAlN層上に、厚さ200nmのGaNおよび厚さ20nmのAlNの積層を8回繰り返して、バッファ層104が形成される。アクセプタとなる元素を含んでバックバリア層106がバッファ層104上にエピタキシャル成長される。一例として、バックバリア層106は、Mgが添加されたGaNである。Mgの濃度が、例えば、1×1018cm-3となるように、TMGa、NH3およびビスシクロペンタジエニルマグネシウムCp2Mgが導入されて、バックバリア層106が形成される。バックバリア層106の厚さは、例えば、500nmである。バッファ層104およびバックバリア層106は、基板102上に連続的に形成されてよい。図7は、バックバリア層106上にマスク130が形成された状態を示す模式的な断面図である。図6に示した状態から、バックバリア層106上に、例えば、アモルファスシリコンα-Siが形成される。α-Si層は、例えば、プラズマ化学気相成長PCVD法で形成し、厚さが500nmである。次に、フォトリソグラフィおよびエッチングで、バックバリア層106の高アクセプタ領域126が形成される領域上のα-Si層が除去されて、マスク130が形成される。α-Si層のエッチングはCF4を用いたドライエッチングで行ってよい。バックバリア層106の高アクセプタ領域126が形成される領域が、マスク130から露出される。図8は、マスク130上からエネルギー線132が照射された状態を示す模式的な断面図である。図7に示した状態で、マスク130上から基板102の全面にエネルギー線132が照射される。エネルギー線132は例えば、レーザ光である。レーザ光は紫外光であってよい。エネルギー線132は電子線であってもよい。マスク130が除去された領域で、エネルギー線132がバックバリア層106に照射されて、バックバリア層106に含まれるアクセプタとなる元素が活性化される。マスク130が除去された領域のバックバリア層106は、マスク130が除去されていない領域のバックバリア層106より、アクセプタ濃度が高くなる。これにより、マスク130が除去された領域のバックバリア層106に高アクセプタ領域126が形成される。バックバリア層106上のマスク130が除去されていない領域では、エネルギー線132がバックバリア層106に照射されないので、アクセプタとなる元素が活性化されないので、アクセプタの濃度が、高アクセプタ領域126より低い。図9は、バックバリア層106上にチャネル層108が形成された状態を示す模式的な断面図である。図8の状態から、マスク130が除去される。マスク130はウェットエッチングで除去されてよい。次に、バックバリア層106上に、チャネル層108がエピタキシャル成長される。一例として、TMGaおよびNH3が導入されて、成長温度1050°Cで、チャネル層108が形成されてよい。厚さは例えば、100nmである。図10は、エネルギー線132が選択的に照射された状態を示す模式的な断面図である。エネルギー線132は、上記のように、基板102の全面に照射されなくてもよい。すなわち、高アクセプタ領域126が形成される領域のバックバリア層106に選択的にエネルギー線132が照射されてもよい。例えば、図6に示したように、基板102上にバッファ層104およびバックバリア層106が連続的にエピタキシャル成長された後で、バックバリア層106の一部にエネルギー線132が照射される。これにより、バックバリア層106の一部の領域で、アクセプタになるアクセプタ元素が活性化されてよい。図11は、エネルギー線132がバックバリア層106に重ねて照射された状態を示す模式的な断面図である。照射されるエネルギー線132の断面積が、高アクセプタ領域126を上から見たときの面積より小さいときは、エネルギー線132が複数回走査されて、高アクセプタ領域126が形成されてよい。例えば、エネルギー線132が高アクセプタ領域126の幅方向に複数回走査される。エネルギー線132が複数回走査されるときに、エネルギー線132の幅方向に、エネルギー線132が50以上オーバーラップされて照射されてよい。ここで、エネルギー線132の幅方向とは、走査の方向に垂直な方向をいう。エネルギー線132のオーバーラップ率は、例えば、50以上である。これにより、高アクセプタ領域126にアクセプタの濃度が低い領域が形成されることを防ぐことができる。図12は、バッファ層104上に高アクセプタ層150が形成された状態を示す模式的な断面図である。高アクセプタ領域126の形成方法は、バックバリア層106を形成した後にエネルギー線を照射する方法に限られない。例えば、基板102上に形成されたバッファ層104上に、アクセプタの濃度が高い高アクセプタ層150がエピタキシャル成長される。高アクセプタ層150のアクセプタ濃度は、高アクセプタ領域126のアクセプタ濃度と同じでよい。図13は、高アクセプタ層150上にマスク152が形成された状態を示す模式的な断面図である。高アクセプタ層150上に、例えば、SiO2が形成され、SiO2層がパターニングされて、高アクセプタ領域126が形成される領域上にマスク152が形成される。図14は、高アクセプタ領域126が形成された状態を示す模式的な断面図である。図13に示した状態で、マスク152を用いて、高アクセプタ層150がパターニングされる。高アクセプタ層150は、例えば、ドライエッチングを用いてマスク152が形成されていない領域で除去される。図15は、バックバリア層106が形成された状態を示す模式的な断面図である。図14の状態で、マスク152が除去されることなく、高アクセプタ領域126以外のバックバリア層106がバッファ層104上に選択成長される。高アクセプタ領域126以外のバックバリア層106は、マスク152が形成されていない領域で選択的にエピタキシャル成長される。これにより、バッファ層104上の高アクセプタ領域126が形成されていない領域に、高アクセプタ領域126以外のバックバリア層106が形成される。高アクセプタ領域126以外のバックバリア層106のアクセプタの濃度は、高アクセプタ領域126のアクセプタの濃度より低い。マスク152が、バッファードフッ酸BHFでエッチングされて除去されてよい。次に、高アクセプタ領域126が形成されたバックバリア層106上に、チャネル層108がエピタキシャル成長される。例えば、TMGaおよびNH3が導入されて、成長温度1050°Cで、アンドープのGaNでチャネル層108が形成される。チャネル層108の厚さは、例えば100nmである。チャネル層108上に、電子供給層112がエピタキシャル成長される。例えば、TMAl、TMGaおよびNH3が導入されて、Al0.25Ga0.75Nで電子供給層112が形成される。電子供給層112の厚さは例えば20nmである。電子供給層112上に、リセス部122が形成される領域で開口を有するマスクが形成される。マスクは、PCVD法を用いて、厚さ500nmのα-Siで形成されてよい。当該マスクを用いて電子供給層112がエッチングされてリセス部122が形成されてよい。電子供給層112のエッチングは、Cl2塩素ガスを用いてドライエッチングで行われてよい。電子供給層112をエッチングする工程で、当該マスクの下の電子供給層112が露出しないように、当該マスクは厚く形成されてよい。次に、当該マスクが除去される。電子供給層112上に絶縁膜114が形成される。絶縁膜114は、SiH4およびN2Oを原料ガスとしたPCVD法を用いて、厚さ60nmのSiO2で形成されてよい。絶縁膜114は、電子供給層112上に形成される。また、リセス部122で、電子供給層112の側面、および、チャネル層108上に絶縁膜114が形成される。リセス部122の両側で絶縁膜114の一部が除去されて、電子供給層112上に、ソース電極116およびドレイン電極118が形成される。絶縁膜114は、フッ酸で除去されてよい。ソース電極116およびドレイン電極118は、リフトオフ法で形成されてよい。ソース電極116およびドレイン電極118は、厚さ25nmのTi、および、Ti上の厚さ300nmのAlで形成されてよい。Ti層およびAl層は、スパッタ法または真空蒸着法で形成してよい。ソース電極116およびドレイン電極118が形成された後に、600°Cで10分間アニールを行ってよい。アニールによって、ソース電極116およびドレイン電極118の接続抵抗が小さくなる。リセス部122の上方を含んで、絶縁膜114上に、制御電極120が形成される。制御電極120は、リフトオフ法で形成されてよい。制御電極120は、厚さ25nmのTi、および、Ti上の厚さ300nmのAlで形成されてよい。Ti層およびAl層は、スパッタ法または真空蒸着法で形成してよい。第1の実施形態に係るMOSFET100の製造方法は、以上の例に限られない。例えば、バッファ層104、バックバリア層106、チャネル層108および電子供給層112の形成方法は、MOCVD法に限られず、蒸着法であってもよい。また、絶縁膜114は、常圧CVDAPCVD法、ECRスパッタ法、原子層堆積法ALD法およびCat-CVD法のいずれかで形成されてもよい。図16は、本発明の第2の実施形態に係るMOSFET200の模式的な断面図である。MOSFET200は、基板102、バッファ層104、バックバリア層106、チャネル層108、電子供給層112、キャップ層202、保護層204、絶縁膜114、ソース電極116、ドレイン電極118、および、制御電極120を備える。バックバリア層106は、アクセプタの濃度が高い高アクセプタ領域126を有する。図16において、図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有する。第2の実施形態に係るMOSFET200は、電子供給層112と絶縁膜114との間に、キャップ層202および保護層204を備える点で、第1の実施形態に係るMOSFET100と異なる。高アクセプタ領域126およびリセス部122により、2DEG110がリセス部122の下のチャネル層108に形成されない。したがって、第2の実施形態に係るMOSFET200はVthが高く、ノーマリーオフとなる。また、MOSFET200は、オン抵抗が低い。キャップ層202が電子供給層112上に形成される。キャップ層202は、例えば、GaNで形成される。キャップ層202によって、電子供給層112と絶縁膜114との間の界面準位を低減されるので、電流コラプスの発生が抑制される。保護層204が、キャップ層202上に形成される。保護層204は、SiN、Al2O3、Sc2O3およびMgOのいずれかで形成されてよい。保護層204により、電子供給層112と絶縁膜114との間の界面準位が、さらに低減されるので、電流コラプスの発生が抑制される。保護層204は、例えば、PCVD法、Cat-CVD法、ECRスパッタ法およびALD法のいずれかで形成される。リセス部122では、電子供給層112、キャップ層202および保護層204は、除去されて、チャネル層108上に絶縁膜114が形成される。また、リセス部122では、リセス部122、キャップ層202および保護層204の側面が絶縁膜114で覆われる。保護層204および絶縁膜114が除去された領域で、ソース電極116およびドレイン電極118がキャップ層202上に形成される。ドレイン電極118の制御電極120側で、絶縁膜114上の一部にドレイン電極118が連続して形成されてよい。図17は、本発明の第3の実施形態に係るMOSFET230の模式的な断面図である。MOSFET230は、基板102、バッファ層104、バックバリア層106、チャネル層108、電子供給層112、保護層204、絶縁膜114、ソース電極116、ドレイン電極118、および、制御電極120を備える。バックバリア層106は、アクセプタの濃度が高い高アクセプタ領域126および連続領域232を有する。図17において、図1および図16と同一の符号を付した要素は、図1および図16において説明した要素と同一の機能および構成を有する。第3の実施形態に係るMOSFET230は、電子供給層112と絶縁膜114との間に保護層204を備える点、および、バックバリア層106に連続領域232を有する点で、第1の実施形態に係るMOSFET100と異なる。高アクセプタ領域126およびリセス部122により、2DEG110がリセス部122の下のチャネル層108に形成されない。したがって、第3の実施形態に係るMOSFET230はVthが高く、ノーマリーオフとなる。また、MOSFET230は、オン抵抗が低い。バックバリア層106は、制御電極120の下のバックバリア層106と、ドレイン電極118の下のバックバリア層106との間の一部に、連続領域232を有する。つまり、連続領域232の少なくとも一部は、制御電極120のドレイン電極118側端部よりもドレイン電極118側に設けられる。ソース電極116およびドレイン電極118の下のバックバリア層106におけるアクセプタの濃度より、連続領域232におけるアクセプタの濃度が高い。また、ソース電極116の下のバックバリア層106と、ドレイン電極118の下のバックバリア層106との間であって、高アクセプタ領域126および連続領域232以外のバックバリア層106のアクセプタの濃度より、連続領域232のアクセプタの濃度が高い。連続領域232は、高アクセプタ領域126と連続して形成される。このとき、ソース電極116の下側のバックバリア層106と、ドレイン電極118の下側のバックバリア層106との間で、高アクセプタ領域126および連続領域232以外では、アクセプタの濃度が、高アクセプタ領域126および連続領域232以外より低く、一定の値である。連続領域232のアクセプタの濃度は、高アクセプタ領域126のアクセプタの濃度と同じであってよい。また、連続領域232のアクセプタの濃度は、高アクセプタ領域126のアクセプタの濃度より低くてもよい。連続領域232の上方では、電子供給層112が除去されていないので、2DEG234が形成される。しかし、連続領域232の上方の2DEG234は、連続領域232とチャネル層108とのヘテロ接合界面から広がる空乏層の影響をうける。したがって、連続領域232の上方の2DEG234の濃度は、連続領域232および高アクセプタ領域126が形成されていないバックバリア層106の上方の2DEG110の濃度より低い。このため、制御電極120のドレイン電極118側の端部の電界の集中が緩和されて、耐圧が高くなる。図18は、本発明の第4の実施形態に係るMOSFET260の模式的な断面図である。MOSFET260は、基板102、バッファ層104、バックバリア層106、チャネル層108、電子供給層112、保護層204、絶縁膜114、ソース電極116、ドレイン電極118、制御電極120、および、ボディ電極262を備える。バックバリア層106は、アクセプタの濃度が高い高アクセプタ領域126および連続領域232を有する。図18において、図1、図16および図17と同一の符号を付した要素は、図1、図16および図17において説明した要素と同一の機能および構成を有する。第4の実施形態に係るMOSFET260は、ボディ電極262を備える点、および、バックバリア層106に接続領域266を有する点で、第3の実施形態に係るMOSFET230と異なる。バックバリア層106は、ソース電極116の下のバックバリア層106と、ドレイン電極118の下のバックバリア層106との間以外の領域に、接続領域266を有する。ソース電極116の下のバックバリア層106と、ドレイン電極118の下のバックバリア層106との間であって、高アクセプタ領域126および連続領域232以外のバックバリア層106のアクセプタの濃度より、接続領域266におけるアクセプタの濃度が高い。また、接続領域266のアクセプタの濃度は、高アクセプタ領域126のアクセプタの濃度および連続領域232のアクセプタの濃度の、一方または双方と同じでよい。接続領域266の上方で、チャネル層108、電子供給層112および保護層204が除去される。チャネル層108、電子供給層112および保護層204の側面、並びに、バックバリア層106を覆って絶縁膜114が形成される。絶縁膜114の一部が接続領域266上で除去されて、接続領域266上にボディ電極262が形成される。ボディ電極262は、Ni、および、Ni上のAuで形成されてよい。高アクセプタ領域126およびリセス部122により、2DEG110がリセス部122の下のチャネル層108に形成されない。したがって、第4の実施形態に係るMOSFET260はVthが高く、ノーマリーオフとなる。また、MOSFET260は、オン抵抗が低い。さらに、連続領域232の上方の2DEG234の濃度は、高アクセプタ領域126および連続領域232以外のチャネル層108の上方の2DEG110の濃度より低いので、電流コラプスが抑制される。オフ状態で制御電極120とドレイン電極118との間に高い電圧がかかると、チャネル層108でアバランシェ現象が引き起こされて正孔が発生する。ボディ電極262は、チャネル層108から、バックバリア層106および接続領域266を介して正孔を引き抜くので、MOSFET260の耐圧が高くなる。別の例として、接続領域266のアクセプタの濃度は、ソース電極116の下のバックバリア層106と、ドレイン電極118の下のバックバリア層106との間であって、高アクセプタ領域126および連続領域232以外のバックバリア層106のアクセプタの濃度と同じでもよい。ボディ電極262からホールを引き抜くことができるので、MOSFET260の耐圧が高くなる。図19は、第4の実施形態の変形例に係るMOSFET260の模式的な上面図である。図19において、図18と同一の符号を付した要素は、図18において説明した要素と同一の機能および構成を有する。図19に示したMOSFET260は、制御電極120に対して、ソース電極116とドレイン電極118との間に流れる電流の方向と、上面から見て垂直の方向に、接続領域266およびボディ電極262を備える。接続領域266と高アクセプタ領域126とが、連続して形成される。図20は、本発明の第5の実施形態に係るMOSFET300の模式的な断面図である。MOSFET300は、基板102、バッファ層104、バックバリア層106、チャネル層108、電子供給層112、キャップ層202、絶縁膜114、ソース電極116、ドレイン電極118、制御電極120、保護膜304、および、ショットキー電極302を備える。図20において、図1および図16と同一の符号を付した要素は、図1および図16において説明した要素と同一の機能および構成を有する。第5の実施形態に係るMOSFET300は、キャップ層202、ショットキー電極302、および、保護膜304を備える点で、第1の実施形態に係るMOSFET100と異なる。キャップ層202は、電子供給層112と絶縁膜114との間に形成されて、電子供給層112と絶縁膜114との間の界面準位を低減する。キャップ層202はGaNで形成されてよい。ショットキー電極302が、チャネル層108の上方であって、制御電極120とドレイン電極118との間に形成される。制御電極120とドレイン電極118との間で、絶縁膜114およびキャップ層202の一部が除去されて、ショットキー電極302が電子供給層112上に形成される。ショットキー電極302は、チャネル層108とショットキー接続する。ショットキー電極302は、例えば、Ni、および、Ni上に形成されたAuで、スパッタおよびフォトリソグラフィを用いて形成される。ショットキー電極302とドレイン電極118との間であって、電子供給層112とキャップ層202との間に、保護膜304が形成される。保護膜304は、SiNで形成されてよい。高アクセプタ領域126およびリセス部122により、2DEG110がリセス部122の下のチャネル層108に形成されない。したがって、第5の実施形態に係るMOSFET300はVthが高く、ノーマリーオフとなる。また、MOSFET300は、オン抵抗が低い。ショットキー電極302がソース電極116と電気的に接続されてよい。これにより、ドレイン電極118に負バイアスがかかったときに、ショットキー電極302に電流が流れて、回生電流が流れる。また、ショットキー電極302が、制御電極120とドレイン電極118との間で、チャネル層108からホールを引き抜いてもよい。これにより、第5の実施形態に係るMOSFET300の耐圧を高くしてよい。ショットキー電極302は、絶縁膜114およびキャップ層202の一部が、ソース電極116とドレイン電極118との間で、エッチングで除去されてから、Ni、および、Ni上に形成されたAuで形成される。図21は、本発明の第6の実施形態に係るHEMT400の模式的な断面図である。HEMT400は、基板102、バッファ層104、バックバリア層106、チャネル層108、電子供給層112、界面制御層402、保護層204、フィールド酸化膜404、ソース電極116、ドレイン電極118、制御電極120を備える。図20において、図1および図16と同一の符号を付した要素は、図1および図16において説明した要素と同一の機能および構成を有してよい。電子供給層112上に界面制御層402が形成される。界面制御層402は、例えば、ALD法によって、Al2O3で形成される。保護層204が界面制御層402上に形成される。保護層204は、例えば、SiNで形成される。フィールド酸化膜404が、保護層204上に形成される。フィールド酸化膜404は、例えば、SiO2で形成される。保護層204およびフィールド酸化膜404の一部が、ソース電極116とドレイン電極118との間であって、高アクセプタ領域126の上方で除去される。高アクセプタ領域126の上方で、界面制御層402上に制御電極120が形成される。制御電極120は、チャネル層108とショットキー接続する。制御電極120は例えば、Ni、および、Ni上のAuで形成される。ソース電極116およびドレイン電極118は、界面制御層402、保護層204およびフィールド酸化膜404が除去された領域で電子供給層112上に形成される。電子供給層112に接する制御電極120の長さは、高アクセプタ領域126の長さ以上であってよい。高アクセプタ領域126により、高アクセプタ領域126上のチャネル層108では2DEG110の濃度が低い。したがって、第6の実施形態に係るHEMT400はVthが高く、ノーマリーオフとなる。また、HEMT400は、オン抵抗が低い。さらに、制御電極120の下の電子供給層112が、他の部分の電子供給層112より薄くてもよい。これにより、Vthがさらに高くなる。上記では、制御電極120が界面制御層402上に形成された例を説明した。これにより、制御電極120はMIS型ゲートとして機能してよい。別の例として、界面制御層402の一部がソース電極116とドレイン電極118との間であって高アクセプタ領域126の上方で除去されて、高アクセプタ領域126の上方で電子供給層112上に制御電極120が形成されてもよい。これにより、制御電極120はショットキー型ゲートとして機能してもよい。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。例えば、ショットキーバリアダイオードまたはMISFETにも本発明を適用できる。また、上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。