"容量性負荷を駆動するためのエネルギーが充電される第1の充放電素子と、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーが一時的に充電される第2の充放電素子と、前記第1の充放電素子に充電されたエネルギーを前記第2の充放電素子を介して前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第2の充放電素子を介して前記第1の充放電素子に充電させる状態とを交互に切り替える充電方向切替用スイッチング素子と、前記充電方向切替用スイッチング素子によって前記第1の充放電素子に充電されたエネルギーを前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第1の充放電素子に充電させる状態とを交互に切り替える際に、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の正極端子側から充電させる状態と、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の負極端子側から充電させる状態とを交互に切り替える極性切替用スイッチング素子と、前記容量性負荷に充電されたエネルギーを前記容量性負荷の正極端子側からグランドに放電させる状態と、前記容量性負荷に充電されたエネルギーを前記容量性負荷の負極端子側からグランドに放電させる状態とを交互に切り替える放電方向切替用スイッチング素子と、前記充電方向切替用スイッチング素子、前記極性切替用スイッチング素子および放電方向切替用スイッチング素子の導通状態が、オン状態とオフ状態とのいずれか一方に切り替わるように制御する制御回路とを備え、前記制御回路は、前記容量性負荷を駆動するための差動信号である駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値との差が所定の範囲内にある状態であるゼロクロス動作状態において、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されたエネルギーを放電させることで変化させる状態と、他方の信号の電圧値を前記容量性負荷に充電されたエネルギーを放電させることで変化させる状態とが交互に繰り返されるとともに、前記ゼロクロス状態以外の状態である通常動作状態において、前記容量性負荷を駆動するための差動信号である駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態と、他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態とが交互に繰り返されるように、前記充電方向切替用スイッチング素子、前記極性信号切替用スイッチング素子および前記放電方向切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする駆動用ドライバ。電源電圧を出力する駆動用電源から前記第1の充放電素子にエネルギーを補充するためのエネルギー補充用素子を備え、前記制御回路は、前記駆動用電源から前記第1の充放電素子にエネルギーが補充されるように、前記エネルギー補充用素子の導通状態を制御することを特徴とする請求項1に記載の駆動用ドライバ。差動信号である入力信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第1の比較回路と、前記駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第2の比較回路と、前記駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、2つの信号の電圧値の差が所定の範囲内にある状態であるか否かに応じた電圧レベルの比較結果信号を出力する第3の比較回路とを備え、前記制御回路は、少なくとも、前記第1の比較回路から出力された比較結果信号の電圧レベルと、前記第2の比較回路から出力された比較結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を所定の電圧レベルであるアナロググランド電圧レベルにさせる第1フェーズと、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第2フェーズと、前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を前記のアナロググランド電圧レベルにさせる第3フェーズと、前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第4フェーズとの各動作フェーズが繰り返されるとともに、前記第1フェーズから前記第4フェーズまでの各動作フェーズにおいて、少なくとも、前記第3の比較回路から出力された比較結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記通常動作状態と前記ゼロクロス動作状態とのいずれか一方の状態になるように、前記充電方向切替用スイッチング素子、前記極性切替用スイッチング素子および放電方向切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする請求項1または2に記載の駆動用ドライバ。前記制御回路は、最初に前記第1フェーズになる前と、前記第1フェーズから前記第4フェーズまでの各動作フェーズが所定の回数繰り返された後に再度前記第1フェーズになる前とに、前記駆動用電源から前記第1の充放電素子にエネルギーを補充するエネルギー補充フェーズになるように、前記エネルギー補充用素子の導通状態を制御することを特徴とする請求項3に記載の駆動用ドライバ。前記第2の充放電素子を流れる電流が減少し始めてから0Aになるまでの間の状態であるか否かを監視して、その監視結果に応じた電圧レベルの電流監視結果信号を出力する電流監視回路と、を備え、前記制御回路は、少なくとも、前記第1フェーズから第4フェーズまでの各動作フェーズにおいて、前記電流監視回路から出力された電流監視結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを、前記第2の充放電素子に充電させる充電フェーズと、前記第2の充放電素子に充電さたれエネルギーを、前記容量性負荷または前記第1の充放電素子に転送する転送フェーズと、前記第1の充放電素子と前記第2の充放電素子と前記容量性負荷との間で、前記第1の充放電素子、前記第2の充放電素子または前記容量性負荷に充電されたエネルギーの充電および転送を行わない待機フェーズとの各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする請求項3または4に記載の駆動用ドライバ。前記制御回路は、前記エネルギー補充フェーズにおいて、前記駆動用電源から、前記第1の充放電素子にエネルギーを充電させる充電フェーズと、前記駆動用電源から、前記第1の充放電素子にエネルギーを充電させない待機フェーズとの各動作フェーズになるように、前記エネルギー補充用素子の導通状態の切り替えを制御することを特徴とする請求項5に記載の駆動用ドライバ。前記第1の充放電素子は、前記駆動用電源と、グランドとの間に接続され、前記第2の充放電素子は、前記第1の充放電素子の正極端子と、前記容量性負荷の正極端子との間に接続され、前記充電方向切替用スイッチング素子は、前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負極端子との間、または前記第1の充放電素子の正極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間のうち、少なくとも前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負極端子との間に接続され、前記極性切替用スイッチング素子は、前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の正極端子との間に接続され、かつ、前記容量性負荷の負極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間に接続された正極側スイッチング素子と、前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の負極端子との間に接続され、かつ、前記容量性負荷の正極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間に接続された負極側スイッチング素子とであって、前記放電方向切替用スイッチング素子は、前記容量性負荷の正極端子と、前記グランドとの間に接続された正極側放電スイッチング素子と、前記容量性負荷の負極端子と、前記グランドとの間に接続された負極側放電スイッチング素子とであって、前記制御回路は、前記第1フェーズの充電フェーズ、前記第2フェーズの転送フェーズ、前記第3フェーズの充電フェーズ、および前記第4フェーズの転送フェーズのとき、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第1フェーズの転送フェーズ、および前記第2フェーズの充電フェーズのとき、前記正極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第3フェーズの転送フェーズ、および前記第4フェーズの充電フェーズのとき、前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第1フェーズの待機フェーズ、前記第2フェーズの待機フェーズ、前記第3フェーズの待機フェーズ、および前記第4フェーズの待機フェーズのとき、前記充電方向切替用スイッチング素子、前記正極側スイッチング素子、および前記負極側スイッチング素子の導通状態がオフ状態にすることによって閉回路が形成されないように制御して、前記第2フェーズのゼロクロス動作状態、および前記第3フェーズのゼロクロス動作状態のとき、前記充電方向切替用スイッチング素子および前記正極側スイッチング素子のうちの、前記第1の充放電素子の正極端子と前記容量性負荷の負極端子との間のスイッチング素子、ならびに前記正極側放電スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第4フェーズのゼロクロス動作状態、および前記第1フェーズのゼロクロス動作状態のとき、前記充電方向切替用スイッチング素子および前記負極側スイッチング素子のうちの、前記第1の充放電素子の正極端子と前記容量性負荷の正極端子との間のスイッチング素子、ならびに前記負極側放電スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御することを特徴とする請求項5または6に記載の駆動用ドライバ。前記エネルギー補充用素子は、前記駆動用電源と、前記第1の充放電素子の正極端子との間に接続され、前記制御回路は、前記エネルギー補充フェーズの充電フェーズのとき、前記エネルギー補充用素子の導通状態がオン状態になるように制御して、前記エネルギー補充フェーズの待機フェーズのとき、前記エネルギー補充用素子の導通状態がオフ状態になるように制御することを特徴とする請求項7に記載の駆動用ドライバ。前記制御回路は、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路がグランドに接続されるように制御して、前記正極側スイッチング素子および前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路が前記駆動用電源とは別の電源、前記グランド、または前記グランドとは別のグランドに接続されるように制御することを特徴とする請求項7または8に記載の駆動用ドライバ。前記入力信号を変調した変調信号を出力する変調回路と、前記変調回路から出力された変調信号に基づいて、前記容量性負荷を駆動するための差動信号である駆動信号を生成する請求項1~9のいずれか1項に記載の駆動用ドライバとを備えることを特徴とする駆動用アンプ。容量性負荷と、入力信号を生成する入力信号生成回路と、前記入力信号生成回路によって生成された入力信号に基づいて、前記容量性負荷を駆動するための駆動信号を出力する請求項10に記載の駆動用アンプと、前記入力信号生成回路および前記駆動用アンプに所定の電源電圧を供給する駆動用電源とを備えることを特徴とする情報機器。ところで、駆動用アンプでは、圧電スピーカー等の容量性負荷を駆動する際に、比較的大きな電流を扱う。従って、駆動用アンプの回路を構成するスイッチング素子であって、圧電スピーカー等の容量性負荷を駆動するための動作スイッチング動作を行うスイッチング素子には、その電流に耐えられることのできる高い耐圧性能を有するものを用いなければならない。このようなことから、駆動用アンプの回路を構成するスイッチング素子の数は、なるべく少ない方が好ましい。また、駆動用アンプでは、駆動用アンプを構成するキャパシタンスやインダクタンス等の素子に基づく時定数によってエネルギーの転送時間が決まると、さらに圧電スピーカー等の容量性負荷を駆動するための動作スイッチング動作の動作周期が決まる。しかしながら、図19に示すように、特に駆動信号VCN,VCPが0Vに近いとき、つまりゼロクロス付近では、エネルギーの転送時間が、スイッチング動作周期に基づく時間より長くなってしまう。そこで、本発明は、上記の課題に鑑み、ゼロクロス付近においてもスイッチングの動作周期に基づく時間内にエネルギーの転送が終了するような駆動信号を生成して、その駆動信号によって容量性負荷を駆動するための各動作フェーズの動作を本来の動作時間通りに行うことのできる駆動用ドライバ、駆動用アンプおよび情報機器を提供することを目的とする。本発明による駆動用ドライバ、駆動用アンプおよび情報機器は、上記の目的を達成するために、次のように構成される。本発明による第1の駆動用ドライバは、容量性負荷を駆動するためのエネルギーが充電される第1の充放電素子と、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーが一時的に充電される第2の充放電素子と、前記第1の充放電素子に充電されたエネルギーを前記第2の充放電素子を介して前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第2の充放電素子を介して前記第1の充放電素子に充電させる状態とを交互に切り替える充電方向切替用スイッチング素子と、前記充電方向切替用スイッチング素子によって前記第1の充放電素子に充電されたエネルギーを前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第1の充放電素子に充電させる状態とを交互に切り替える際に、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の正極端子側から充電させる状態と、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の負極端子側から充電させる状態とを交互に切り替える極性切替用スイッチング素子と、前記容量性負荷に充電されたエネルギーを前記容量性負荷の正極端子側からグランドに放電させる状態と、前記容量性負荷に充電されたエネルギーを前記容量性負荷の負極端子側からグランドに放電させる状態とを交互に切り替える放電方向切替用スイッチング素子と、前記充電方向切替用スイッチング素子、前記極性切替用スイッチング素子および放電方向切替用スイッチング素子の導通状態が、オン状態とオフ状態とのいずれか一方に切り替わるように制御する制御回路とを備え、前記制御回路は、前記容量性負荷を駆動するための差動信号である駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値との差が所定の範囲内にある状態であるゼロクロス動作状態において、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されたエネルギーを放電させることで変化させる状態と、他方の信号の電圧値を前記容量性負荷に充電されたエネルギーを放電させることで変化させる状態とが交互に繰り返されるとともに、前記ゼロクロス状態以外の状態である通常動作状態において、前記容量性負荷を駆動するための差動信号である駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態と、他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態とが交互に繰り返されるように、前記充電方向切替用スイッチング素子、前記極性信号切替用スイッチング素子および前記放電方向切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする。上記の第1の駆動用ドライバによれば、制御回路が、第1フェーズから第4フェーズまでの駆動用ドライバの各動作フェーズに合わせて、各スイッチング素子を切り換える。これによって、第1の充放電素子から第2の充放電素子を介して容量性負荷に転送されたエネルギーを抵抗等でなるべく消費させずに再び第2の充放電素子を介して第1の充放電素子に充電させることで、容量性負荷を駆動するためのエネルギーとして再利用する。その際に、制御回路が、極性切替用スイッチング素子および放電方向切替用スイッチング素子の導通状態を切り換えている。これによって、駆動用ドライバは、ゼロクロス付近においては、動作状態をゼロクロス動作状態にして、スイッチング動作周期の時間内にエネルギの転送を行うことが可能となる。なお、容量性負荷の正極端子及び負極端子とは、印加電圧に制限がある電解コンデンサのように素子に印加する電圧を示すものではなく、信号の極性を表すものである。本発明による第2の駆動用ドライバは、電源電圧を出力する駆動用電源から前記第1の充放電素子にエネルギーを補充するためのエネルギー補充用素子を備え、前記制御回路は、前記駆動用電源から前記第1の充放電素子にエネルギーが補充されるように、前記エネルギー補充用素子の導通状態を制御することを特徴とする。上記の第2の駆動用ドライバによれば、制御回路が、最初に第1フェーズになる前と、第1フェーズから第4フェーズまでの各動作フェーズがある回数だけ順番に繰り返されて再び第1フェーズになる前とに、駆動用ドライバの動作フェーズをエネルギー補充フェーズに決定する。これにより、制御回路が、エネルギー補充フェーズに合わせて、さらにエネルギー補充用素子の導通状態を制御することが可能になる。本発明による第3の駆動用ドライバは、差動信号である入力信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第1の比較回路と、前記駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第2の比較回路と、前記駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、2つの信号の電圧値の差が所定の範囲内にある状態であるか否かに応じた電圧レベルの比較結果信号を出力する第3の比較回路とを備え、前記制御回路は、少なくとも、前記第1の比較回路から出力された比較結果信号の電圧レベルと、前記第2の比較回路から出力された比較結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を所定の電圧レベルであるアナロググランド電圧レベルにさせる第1フェーズと、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第2フェーズと、前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を前記のアナロググランド電圧レベルにさせる第3フェーズと、前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第4フェーズとの各動作フェーズが繰り返されるとともに、前記第1フェーズから前記第4フェーズまでの各動作フェーズにおいて、少なくとも、前記第3の比較回路から出力された比較結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記通常動作状態と前記ゼロクロス動作状態とのいずれか一方の状態になるように、前記充電方向切替用スイッチング素子、前記極性切替用スイッチング素子および放電方向切替用スイッチング素子の導通状態の切り替えを制御する。上記の第3の駆動用ドライバによれば、制御回路が、少なくとも、第1の比較回路からの比較結果信号の電圧レベルと、第2の比較回路からの比較結果信号の電圧レベルと、入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、駆動用ドライバの動作フェーズを、第1フェーズから第4フェーズまでのうちのいずれかの動作フェーズに決定する。これにより、制御回路が、駆動用ドライバの動作フェーズに合わせて、充電方向切替用スイッチング素子および極性信号切替用スイッチング素子の導通状態の切り替えを制御することが可能となる。さらに、制御回路が、少なくとも、第3の比較回路からの比較結果信号の電圧レベルと、入力信号を変調した変調信号の電圧レベルとに基づいて、駆動用ドライバの動作状態を、通常動作状態またゼロクロス動作状態に決定する。これにより、制御回路が、駆動用ドライバの動作状態に合わせて、極性信号切替用スイッチング素子および放電方向切替用スイッチング素子の導通状態の切り替えを制御することが可能となる。本発明による第4の駆動用ドライバは、前記制御回路は、最初に前記第1フェーズになる前と、前記第1フェーズから前記第4フェーズまでの各動作フェーズが所定の回数繰り返された後に再度前記第1フェーズになる前とに、前記駆動用電源から前記第1の充放電素子にエネルギーを補充するエネルギー補充フェーズになるように、前記エネルギー補充用素子の導通状態を制御する。上記の第4の駆動用ドライバによれば、制御回路が、エネルギー補充用素子の動作およびスイッチング素子の導通状態の切り替えを制御することで、駆動用電源から第1の充放電素子にエネルギーを充電させることが可能となる。本発明による第5の駆動用ドライバは、前記第2の充放電素子を流れる電流が減少し始めてから0Aになるまでの間の状態であるか否かを監視して、その監視結果に応じた電圧レベルの電流監視結果信号を出力する電流監視回路と、を備え、前記制御回路は、少なくとも、前記第1フェーズから第4フェーズまでの各動作フェーズにおいて、前記電流監視回路から出力された電流監視結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを、前記第2の充放電素子に充電させる充電フェーズと、前記第2の充放電素子に充電さたれエネルギーを、前記容量性負荷または前記第1の充放電素子に転送する転送フェーズと、前記第1の充放電素子と前記第2の充放電素子と前記容量性負荷との間で、前記第1の充放電素子、前記第2の充放電素子または前記容量性負荷に充電されたエネルギーの充電および転送を行わない待機フェーズとの各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御する。上記の第5の駆動用ドライバによれば、制御回路が、変調回路によって変調された信号と電流監視回路による監視結果信号との組み合わせに基づいて、駆動用ドライバの動作フェーズを、さらに詳細に、充電フェーズ、転送フェーズ、および待機フェーズのうちのいずれかの動作フェーズに決定する。これにより、制御回路が、充電方向切替用スイッチング素子および極性信号切替用スイッチング素子の導通状態の切り替えを制御することが可能となる。本発明による第6の駆動用ドライバは、前記制御回路は、前記エネルギー補充フェーズにおいて、前記駆動用電源から、前記第1の充放電素子にエネルギーを充電させる充電フェーズと、前記駆動用電源から、前記第1の充放電素子にエネルギーを充電させない待機フェーズとの各動作フェーズになるように、前記エネルギー補充用素子の導通状態の切り替えを制御する。上記の第6の駆動用ドライバによれば、制御回路が、エネルギー補充フェーズを、さらに詳細に、充電フェーズまたは待機フェーズの動作フェーズに決定する。これにより、制御回路が、エネルギー補充用素子の導通状態の切り替えを制御することが可能となる。本発明による第7の駆動用ドライバは、前記第1の充放電素子は、前記駆動用電源と、グランドとの間に接続され、前記第2の充放電素子は、前記第1の充放電素子の正極端子と、前記容量性負荷の正極端子との間に接続され、前記充電方向切替用スイッチング素子は、前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負極端子との間、または前記第1の充放電素子の正極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間のうち、少なくとも前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負極端子との間に接続され、前記極性切替用スイッチング素子は、前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の正極端子との間に接続され、かつ、前記容量性負荷の負極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間に接続された正極側スイッチング素子と、前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の負極端子との間に接続され、かつ、前記容量性負荷の正極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間に接続された負極側スイッチング素子とであって、前記放電方向切替用スイッチング素子は、前記容量性負荷の正極端子と、前記グランドとの間に接続された正極側放電スイッチング素子と、前記容量性負荷の負極端子と、前記グランドとの間に接続された負極側放電スイッチング素子とであって、前記制御回路は、前記第1フェーズの充電フェーズ、前記第2フェーズの転送フェーズ、前記第3フェーズの充電フェーズ、および前記第4フェーズの転送フェーズのとき、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第1フェーズの転送フェーズ、および前記第2フェーズの充電フェーズのとき、前記正極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第3フェーズの転送フェーズ、および前記第4フェーズの充電フェーズのとき、前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第1フェーズの待機フェーズ、前記第2フェーズの待機フェーズ、前記第3フェーズの待機フェーズ、および前記第4フェーズの待機フェーズのとき、前記充電方向切替用スイッチング素子、前記正極側スイッチング素子、および前記負極側スイッチング素子の導通状態がオフ状態にすることによって閉回路が形成されないように制御して、前記第2フェーズのゼロクロス動作状態、および前記第3フェーズのゼロクロス動作状態のとき、前記充電方向切替用スイッチング素子および前記正極側スイッチング素子のうちの、前記第1の充放電素子の正極端子と前記容量性負荷の負極端子との間のスイッチング素子、ならびに前記正極側放電スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第4フェーズのゼロクロス動作状態、および前記第1フェーズのゼロクロス動作状態のとき、前記充電方向切替用スイッチング素子および前記負極側スイッチング素子のうちの、前記第1の充放電素子の正極端子と前記容量性負荷の正極端子との間のスイッチング素子、ならびに前記負極側放電スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する。上記の第7の駆動用ドライバによれば、制御回路が、駆動用ドライバの動作フェーズに合わせて、充電方向切替用スイッチング素子、正極側スイッチング素子、および負極側スイッチング素子の導通状態の切り替えを制御する。すると、駆動用ドライバは、充電方向切替用スイッチング素子の導通状態がオン状態になって形成された閉回路によって、第1の充放電素子と第2の充放電素子との間でエネルギーをやりとりする。また、駆動用ドライバは、正極側スイッチング素子の導通状態がオン状態になって形成された閉回路によって、第2の充放電素子と容量性負荷との間で、容量性負荷の正極端子側からエネルギーをやりとりする。さらに、駆動用ドライバは、負極側スイッチング素子の導通状態をオン状態にして閉回路によって、第2の充放電素子と容量性負荷との間で、容量性負荷の負極端子を介してエネルギーをやりとりする。この各素子間と容量性負荷との間のエネルギーの変化に合わせて、差動信号である駆動信号のうちの一方の信号の電圧値と、他方の信号の電圧値とを交互に変化させることが可能となる。さらに、充電方向切替用スイッチング素子および正極側スイッチング素子のうちの、第1の充放電素子の正極端子と容量性負荷の負極端子との間のスイッチング素子、ならびに正極側放電スイッチング素子の導通状態をオン状態にすることによって形成された閉回路によって、容量性負荷に充電されたエネルギーを容量性負荷の正極端子側から放電する。また、充電方向切替用スイッチング素子および負極側スイッチング素子のうちの、第1の充放電素子の正極端子と容量性負荷の正極端子との間のスイッチング素子、ならびに負極側放電スイッチング素子の導通状態をオン状態にすることによって形成された閉回路によって、容量性負荷に充電されたエネルギーを容量性負荷の負極端子側から放電する。このエネルギーの放電によって、本来の動作周期になるべく近い動作周期になるような差動信号の駆動信号を生成することが可能となる。本発明による第8の駆動用ドライバは、前記エネルギー補充用素子は、前記駆動用電源と、前記第1の充放電素子の正極端子との間に接続され、前記制御回路は、前記エネルギー補充フェーズの充電フェーズのとき、前記エネルギー補充用素子の導通状態がオン状態になるように制御して、前記エネルギー補充フェーズの待機フェーズのとき、前記エネルギー補充用素子の導通状態がオフ状態になるように制御する。上記の第8の駆動用ドライバによれば、制御回路が、エネルギー補充用素子の導通状態がオン状態になるように制御する。これにより、エネルギー補充用素子を介して、駆動用電源から第1の充放電素子に、エネルギーを充電させることが可能となる。本発明による第9の駆動用ドライバは、前記制御回路は、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路がグランドに接続されるように制御して、前記正極側スイッチング素子および前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路が前記駆動用電源とは別の電源、前記グランド、または前記グランドとは別のグランドに接続されるように制御する。上記の第9の駆動用ドライバによれば、制御回路が、各スイッチング素子の導通状態をオン状態にして閉回路が形成された際に、その閉回路をグランドまたは電源に接続して回路動作の上の基準電圧レベルを決めることが可能となる。本発明による駆動用アンプは、記入力信号を変調した変調信号を出力する変調回路と、前記変調回路から出力された変調信号に基づいて、前記容量性負荷を駆動するための差動信号である駆動信号を生成する請求項1~9のいずれか1項に記載の駆動用ドライバとを備えることを特徴とする。上記の駆動用アンプによれば、駆動用アンプの回路を構成するための耐圧性能が高いスイッチング素子の数を、なるべく少なくすることが可能となる。本発明による情報機器は、容量性負荷と、入力信号を生成する入力信号生成回路と、前記入力信号生成回路によって生成された入力信号に基づいて、前記容量性負荷を駆動するための駆動信号を出力する請求項10に記載の駆動用アンプと、前記入力信号生成回路および前記駆動用アンプに所定の電源電圧を供給する駆動用電源とを備えることを特徴とする。上記の情報機器によれば、上記の駆動用アンプを備えて構成される。また、容量性負荷に充電されたエネルギーを抵抗等の素子でなるべく無駄に消費することなく、第2の充放電素子を介して第1の充放電素子にエネルギーを再び充電している。このため、容量性負荷を低消費電力で駆動することが可能となる。本発明によれば、情報機器の圧電スピーカー等の容量性負荷を駆動するための駆動用アンプは、制御回路が、第1フェーズから第4フェーズまでの駆動用アンプの各動作フェーズに合わせて、各スイッチング素子を切り換える。特に、駆動用アンプは、ゼロクロス付近においては、極性切替用スイッチング素子および放電方向切替用スイッチング素子の導通状態を切り換えることによって、動作状態をゼロクロス動作状態にして、スイッチング動作周期に基づく時間内にエネルギーの転送を行うことができる。また、本発明によれば、駆動用アンプは、各動作フェーズの動作を本来の動作時間通りに行える。このため、駆動用アンプは、駆動信号が無信号のときには容量性負荷の両端子間の電圧を0Vにして、圧電スピーカーの故障を防止することもできる。さらに、本発明によれば、駆動用ドライブは、第1の充放電素子と第2の充放電素子とを備え、圧電スピーカー等の容量性負荷に充電されたエネルギーを抵抗等の素子でなるべく無駄に消費させることなく、第2の充放電素子を介して第1の充放電素子にエネルギーを再び充電させる。そして、駆動用ドライブは、その第1の充放電素子に充電されたエネルギーを、容量性負荷を駆動するフェーズで用いる。このため、駆動用ドライバは、主に配線や各素子の抵抗等で消費されたエネルギー分や圧電スピーカー等の容量性負荷の運動エネルギー分だけを、電源から第1の充放電素子に渡して、容量性負荷を低消費電力で駆動することができる。以下、添付図面を参照しながら、本発明の駆動用ドライバ、駆動用アンプおよび情報機器の好適な実施形態を詳細に説明する。携帯音楽プレーヤー10の装置構成まず、図1を参照して、本発明に係る駆動用ドライバを駆動用アンプとして備えた情報機器の一例として、携帯音楽プレーヤー10の装置構成を説明する。図1は、携帯音楽プレーヤー10の装置構成を示すブロック図である。図1に示す携帯音楽プレーヤー10は、制御部11と、タッチパネル12と、メモリ13と、圧電スピーカー駆動用アンプ14と、圧電スピーカー15と、リチウムイオン電池16とを備えて構成される。制御部11は、携帯音楽プレーヤー10を構成する各部と制御信号等を送受信して、携帯音楽プレーヤー10の全体を統括して制御するものである。制御部11は、リチウムイオン電池16から所定の電源電圧VDDが供給される。制御部11は、入力信号生成回路を兼ねており、入力信号であるオーディオ信号VIP,VINを生成して、生成されたオーディオ信号VIP,VINを圧電スピーカー駆動用アンプ14に出力する。タッチパネル12は、再生する曲目や音量をユーザーが選択したり、再生中の曲目や現在の機器の状態等を表示したりするものである。メモリ13は、制御部11で実行されるプログラムや、外部のパーソナルコンピューター等から取り込んだ音楽ファイル等を記憶するものである。圧電スピーカー駆動用アンプ14は、リチウムイオン電池16からの電源電圧VDDと、制御部11から出力されたオーディオ信号VIP,VINとを入力して、圧電スピーカー15を駆動する駆動用アンプである。圧電スピーカー15は、圧電体と電極とを備えており、その圧電体を挟む電極に電圧を加えることにより、圧電体を振動させて音を出力する圧電素子、つまり容量性負荷である。なお、容量性負荷である圧電スピーカー15には正極端子及び負極端子があるが、この正極端子及び負極端子とは、印加電圧に制限がある電解コンデンサのように素子に印加する電圧を示すものではなく、信号の極性を表すものである。リチウムイオン電池16は、商用電源等により充電可能な二次電池であり、制御部11や圧電スピーカー駆動用アンプ14に動作電圧を供給する駆動用電源である。また、圧電スピーカー駆動用アンプ14の動作電圧がリチウムイオン電池16から出力される電源電圧VDDより高い場合には、DC-DCコンバータ等の昇圧回路を用いて電源電圧VDDを昇圧しても良い。また、背景技術で説明したように、一般的な駆動用アンプでは、駆動用電源や電源電圧を昇圧するDC-DCコンバータ等から圧電スピーカー等にエネルギーを充電している。DC-DCコンバータの動作方式として、連続電流モード以下、CCMContinuousConductionModeと記す。と、負連続電流モード以下、DCMDiscontinuousConductionModeと記す。とがある。前者のCCMにおいては、安定した位相補償を実現するために、信号の帯域を狭めなければならないことがある。このため、駆動用アンプがオーディオ信号を扱うものである場合、駆動用アンプを駆動する際の駆動用電源や電源電圧を昇圧する動作方法として、CCMは比較的不向きであり、DCMの方がCCMよりも適している。なお、本実施形態においては、本発明に係る圧電スピーカー駆動用アンプ14を備えた情報機器を携帯音楽プレーヤー10として説明するが、情報機器はこれ以外にも携帯電話機や携帯DVDプレーヤー等であっても良い。また、圧電スピーカー駆動用アンプ14によって駆動される負荷は、容量性負荷であれば良く、圧電スピーカー15に限定されない。例えば、容量性負荷は、圧電スピーカー15以外の様々な圧電素子やモジュレーターのような容量性負荷であっても良い。圧電スピーカー駆動用アンプ14の回路構成続いて、図2を参照して、本発明に係る駆動用アンプの一例として、携帯音楽プレーヤー10の圧電スピーカー駆動用アンプ14の装置構成を説明する。図2は、圧電スピーカー駆動用アンプ14の回路構成を示すブロック図である。図2に示す圧電スピーカー駆動用アンプ14は、誤差抑圧回路21と、PWMPulseWidthModulation回路22と、ゲートドライバ回路23と、スイッチング駆動回路24と、LPFLowPassFilter回路25a,25bと、電流監視回路30と、第1の比較回路31aと、第2の比較回路31bと、第3の比較回路31cとを備えて構成される。誤差抑圧回路21は、入力端子26,27から差動信号で入力されるオーディオ信号VIP,VINの振幅と、出力側から差動信号で帰還する駆動信号VCP,VCNの振幅との誤差を検出し、検出された振幅の誤差に基づいてオーディオ信号VIP,VINの振幅を補正したオーディオ信号VIP ́,VIN ́を出力する回路である。PWM回路22は、誤差抑圧回路21から出力されたオーディオ信号VIP ́,VIN ́をPWM変調して、変調信号であるPWM信号を出力する変調回路である。なお、本実施形態における変調方式は、PWM変調であるが、これに限定されない。変調方式は、PWM変調以外にも、例えばデルタシグマ変調を含むPDMPulseDensityModulation変調等であっても良い。ゲートドライバ回路23は、PWM回路22から出力されたPWM信号Spと、電流監視回路30から出力された電流監視結果信号Siと、第1の比較回路31aから出力された比較結果信号Saと、第2の比較回路31bから出力された比較結果信号Sbと、第3の比較回路31cから出力された比較結果信号Scとの少なくとも5つの信号に基づいて、スイッチング駆動回路24を構成する後述する各スイッチング素子を駆動するための駆動制御信号φ0~φ6,φ3 ́,φ4 ́を生成して出力する回路である。スイッチング駆動回路24は、ゲートドライバ回路23から出力された駆動制御信号φ0~φ6,φ3 ́,φ4 ́によって、スイッチング駆動回路24を構成する各スイッチング素子の導通状態が動作して、出力端子28,29を介して接続された圧電スピーカー15に駆動信号VCP,VCNを出力する回路である。LPF回路25a,25bは、スイッチング駆動回路24から出力された駆動信号VCP,VCNを入力側に帰還させる際に、駆動信号VCP,VCNの高周波成分を除去して、駆動信号VCP,VCNの低周波成分を取り出すフィルタリング回路である。電流監視回路30は、スイッチング駆動回路24を構成する後述するインダクタに流れる電流値を監視して、インダクタに流れる電流値の状態に応じて、所定の電圧レベルであるHレベル、またはHレベルより低い電圧レベルであるLレベルの電流監視結果信号Siを出力する回路である。電流監視回路30は、インダクタに流れる電流値が0Aである間、またインダクタに流れる電流値が0Aから上昇し始めてから減少し始めるまでの間、Lレベルの電流監視結果信号Siを出力する。これとは逆に、インダクタに流れる電流値が上昇した後に減少し始めてから再び0Aになるまでの間、Hレベルの電流監視結果信号Siを出力する。第1の比較回路31aは、誤差抑圧回路21から出力されたオーディオ信号VIP ́の電圧値とオーディオ信号VIN ́の電圧値とを比較する回路である。そして、第1の比較回路31aは、その比較結果に応じて、HレベルまたはLレベルの比較結果信号Saを出力する。例えば、第1の比較回路31aは、誤差抑圧回路21から差動信号で出力された一方の信号の電圧値が他方の信号の電圧値より高くなると、Hレベルの比較結果信号Saを出力する。これとは逆に、第2の比較回路31bは、他方の信号の電圧値が一方の信号の電圧値より高くなると、Lレベルの比較結果信号Saを出力する。第2の比較回路31bは、スイッチング駆動回路24から出力された駆動信号VCPの電圧値と、駆動信号VCNの電圧値とを比較する回路である。そして、第2の比較回路31bは、その比較結果に応じて、HレベルまたはLレベルの比較結果信号Sbを出力する。例えば、第2の比較回路31bは、駆動信号VCPの電圧値が駆動信号VCNの電圧値より高くなると、Lレベルの比較結果信号Sbを出力する。これとは逆に、第2の比較回路31bは、駆動信号VCNの電圧値が駆動信号VCPの電圧値より高くなると、Hレベルの比較結果信号Sbを出力する。第3の比較回路31cは、スイッチング駆動回路24から出力された駆動信号VCPの電圧値と、駆動信号VCNの電圧値とを比較する回路である。そして、第3の比較回路31cは、その比較結果に応じて、HレベルまたはLレベルの比較結果信号Scを出力する。一例として、第3の比較回路31cは、駆動信号VCPの電圧値と駆動信号VCNの電圧値との差が300mV~-300mVの範囲外であると、Lレベルの比較結果信号Scを出力する。これとは逆に、駆動信号VCPの電圧値と駆動信号VCNの電圧値との差が300mV~-300mVの範囲内であると、Hレベルの比較結果信号Scを出力する。つまり、駆動信号VCNの電圧値がアナロググランド電圧レベルVLPである場合、駆動信号VCPの電圧値がアナロググランド電圧レベルVLPより300mV高い電圧レベルVZHから、アナロググランド電圧レベルVLPよりも300mV低い電圧レベルVZLまでのゼロクロス付近の範囲RZにあるときに、第3の比較回路31cからHレベルの比較結果信号Scが出力される。これとは逆に、駆動信号VCPの電圧値がアナロググランド電圧レベルVLPである場合、駆動信号VCNの電圧値がゼロクロス付近の範囲RZにあるときに、第3の比較回路31cからHレベルの比較結果信号Scが出力される。上記で説明したゲートドライバ回路23と、スイッチング駆動回路24と、電流監視回路30と、第1の比較回路31aと、第2の比較回路31bと、第3の比較回路31cとから、圧電スピーカー15を駆動するための駆動信号VCP,VCNを出力する駆動用ドライバを構成している。そして、ゲートドライバ回路23は、その駆動用ドライバの制御回路として機能する。スイッチング駆動回路24の回路構成続いて、図3を参照して、本発明に係るスイッチング駆動回路24の回路構成を説明する。図3は、スイッチング駆動回路24の回路構成を示す回路図である。図3に示すスイッチング駆動回路24は、キャパシタ41と、インダクタ42と、PMOSトランジスタ43,45~47と、NMOSトランジスタ44,50,51とを備えて構成される。キャパシタ41は、電源電圧VDDを出力する駆動用電源と、グランドとの間に接続される。このキャパシタ41には、リチウムイオン電池16の電源電圧VDDに対応するエネルギーが充電される。そして、その充電されたエネルギーが、キャパシタ41から放電される。このキャパシタ41は、第1の充放電素子として機能する。本実施形態においては、圧電スピーカー15の容量が1μF程度であるのに対して、キャパシタ41の容量は圧電スピーカー15の容量より大きい50μF程度として説明する。勿論、各容量値は、これに限定されない。インダクタ42は、キャパシタ41の正極端子と、圧電スピーカー15の正極端子との間に接続される。このインダクタ42には、インダクタ42に流れる電流値に応じたエネルギーが一時的に充電される。そして、その充電されたエネルギーがインダクタ42から放電される。このインダクタ42は、第2の充放電素子として機能する。PMOSトランジスタ43は、駆動用電源と、キャパシタ41の正極端子との間に接続される。このPMOSトランジスタ43は、駆動制御信号φ0によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えて、電源電圧VDDに対応するエネルギーをキャパシタ41に補充するためのスイッチング素子である。PMOSトランジスタ43は、駆動制御信号φ0がLレベルになると導通状態がオン状態になる。このとき、電源電圧VDDからキャパシタ41にエネルギーが充電される。逆に、PMOSトランジスタ43は、駆動制御信号φ0がHレベルになると導通状態がオフ状態になる。このとき、電源電圧VDDからキャパシタ41にエネルギーが充電されない。このPMOSトランジスタ43は、エネルギー補充用スイッチング素子として機能する。NMOSトランジスタ44は、インダクタ42の容量性負荷側の端子と、キャパシタ41の負極端子との間に接続される。NMOSトランジスタ44は、駆動制御信号φ1によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。NMOSトランジスタ44は、駆動制御信号φ1がHレベルになると導通状態がオン状態になり、駆動制御信号φ1がLレベルになると導通状態がオフ状態になる。このNMOSトランジスタ44は、キャパシタ41に充電されたエネルギーをインダクタ42を介して圧電スピーカー15に充電させる状態と、圧電スピーカー15に充電されたエネルギーをインダクタ42を介してキャパシタ41に充電させる状態とを交互に切り替える充電方向切替用スイッチング素子として機能する。PMOSトランジスタ45は、インダクタ42の容量性負荷側の端子と、PMOSトランジスタ46の駆動用電源側の端子との間に接続される。PMOSトランジスタ45は、駆動制御信号φ2によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。PMOSトランジスタ45は、駆動制御信号φ2がLレベルになると導通状態がオン状態になり、駆動制御信号φ2がHレベルになると導通状態がオフ状態になる。なお、PMOSトランジスタ45は、背景技術で説明した耐圧を調整するために接続されている素子である。PMOSトランジスタ45が接続されていなくても、PMOSトランジスタ46~49によってPMOSトランジスタ45の導通状態を実質制御することができる。このため、PMOSトランジスタ45は、必ずしも接続する必要はない。PMOSトランジスタ45を接続しない場合には、その部分が結線されて導通状態になっていれば良い。PMOSトランジスタ46は、インダクタ42の容量性負荷側の端子と、圧電スピーカー15の正極端子との間に接続される。また、PMOSトランジスタ47は、圧電スピーカー15の負極端子と、インダクタ42の駆動用電源側の端子との間に接続される。PMOSトランジスタ46,47は、駆動制御信号φ3,φ3 ́によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。PMOSトランジスタ46は、駆動制御信号φ3がLレベルになると導通状態がオン状態になり、駆動制御信号φ3がHレベルになると導通状態がオフ状態になる。また、PMOSトランジスタ47は、駆動制御信号φ3 ́がLレベルになると導通状態がオン状態になり、駆動制御信号φ3 ́がHレベルになると導通状態がオフ状態になる。PMOSトランジスタ48は、インダクタ42の容量性負荷側の端子と、圧電スピーカー15の負極端子との間に接続される。また、PMOSトランジスタ49は、圧電スピーカー15の正極端子と、インダクタ42の駆動用電源側の端子との間に接続される。PMOSトランジスタ48,49は、駆動制御信号φ4,φ4 ́によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。PMOSトランジスタ48は、駆動制御信号φ4がLレベルになると導通状態がオン状態になり、駆動制御信号φ4がHレベルになると導通状態がオフ状態になる。また、PMOSトランジスタ49は、駆動制御信号φ4 ́がLレベルになると導通状態がオン状態になり、駆動制御信号φ4 ́がHレベルになると導通状態がオフ状態になる。このPMOSトランジスタ45~49は、充電方向切替用スイッチング素子であるNMOSトランジスタ44によってエネルギーを圧電スピーカー15に充電させる状態と、エネルギーをキャパシタ41に充電させる状態とを交互に切り替える際に、圧電スピーカー15の正極端子側からエネルギーを充電させる状態と、圧電スピーカー15の負極端子を介してエネルギーを充電させる状態とを交互に切り替える極性切替用スイッチング素子として機能する。特に、PMOSトランジスタ45~47は正極側スイッチング素子として機能して、PMOSトランジスタ45,48,49は負極側スイッチング素子として機能する。NMOSトランジスタ50は、圧電スピーカー15の正極端子と、グランドとの間に接続される。NMOSトランジスタ50は、駆動制御信号φ5によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。NMOSトランジスタ50は、駆動制御信号φ5がHレベルになると導通状態がオン状態になり、駆動制御信号φ5がLレベルになると導通状態がオフ状態になる。NMOSトランジスタ51は、圧電スピーカー15の負極端子と、グランドとの間に接続される。NMOSトランジスタ51は、駆動制御信号φ6によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。NMOSトランジスタ51は、駆動制御信号φ6がHレベルになると導通状態がオン状態になり、駆動制御信号φ6がLレベルになると導通状態がオフ状態になる。このNMOSトランジスタ50,51は、圧電スピーカー15に充電されたエネルギーを圧電スピーカー15の正極端子側からグランドに放電させる状態と、圧電スピーカー15に充電されたエネルギーを圧電スピーカー15の負極端子側からグランドに放電させる状態とを交互に切り替える放電方向切替用スイッチング素子として機能する。なお、NMOSトランジスタ50は正極側放電スイッチング素子として機能して、NMOSトランジスタ51は負極側放電スイッチング素子として機能する。なお、上記で説明した各MOSトランジスタのうち2つのバルクが図示されているMOSトランジスタにあっては、後述する圧電スピーカー駆動用アンプ14の動作フェーズによって、いずれか一方のバルクが選択される。圧電スピーカー駆動用アンプ14の動作フェーズ続いて、図4を参照して、圧電スピーカー駆動用アンプ14の動作フェーズを説明する。図4は、圧電スピーカー駆動用アンプ14の各動作フェーズにおける比較結果信号Sa,Sbおよび駆動信号VCP,VCNの電圧値を示すタイムチャートである。図4の縦軸は、第1の比較回路31aから出力された比較結果信号Saの電圧レベル、第2の比較回路31bから出力された比較結果信号Sbの電圧レベル、および圧電スピーカー駆動用アンプ14から出力された駆動信号VCN,VCPの電圧値を示す。また、横軸は、時間Tを示す。圧電スピーカー駆動用アンプ14の動作フェーズには、第1フェーズから第4フェーズまでの4つのフェーズがある。そして、第4フェーズが終わると第1フェーズに戻って、各動作フェーズが繰り返される。まず、第1フェーズは、駆動信号VCPの電圧値を増加させて、駆動信号VCNの電圧値を所定の電圧レベルであるアナロググランド電圧レベルVLPにさせるフェーズである。次の第2フェーズは、駆動信号VCNの電圧値をアナロググランド電圧レベルVLPにさせて、駆動信号VCPの電圧値を減少させるフェーズである。また、第3フェーズは、第1フェーズおよび第2フェーズとは逆に、駆動信号VCNの電圧値を増加させて、駆動信号VCPの電圧値をアナロググランド電圧レベルVLPにさせるフェーズである。次の第4フェーズは、駆動信号VCPの電圧値をアナロググランド電圧レベルVLPにさせて、駆動信号VCNの電圧値を減少させるフェーズである。これらの動作フェーズは、圧電スピーカー駆動用アンプ14が、主に比較結果信号Saの電圧レベルと、比較結果信号Sbの電圧レベルとの組み合わせによって決める。なお、圧電スピーカー駆動用アンプ14が動作フェーズを決定する際に同期をとる必要があるため、PWM信号Spも必要であるがここでは説明を省略する。まず、圧電スピーカー駆動用アンプ14は、比較結果信号Saの電圧レベルによって、駆動信号VCPまたは駆動信号VCNの電圧値を増加させるフェーズであるか、減少させるフェーズであるかを決める。例えば、比較結果信号SaがLレベルであるときは、駆動信号VCPまたは駆動信号VCNの電圧値を増加させる第1フェーズまたは第3フェーズになる。これとは逆に、比較結果信号SaがHレベルであるときは、駆動信号VCPまたは駆動信号VCNの電圧値を減少させる第2フェーズまたは第4フェーズになる。さらに、圧電スピーカー駆動用アンプ14は、比較結果信号Sbの電圧レベルによって、駆動信号VCPの電圧値を変化させるフェーズであるか、または駆動信号VCNの電圧値を変化させるフェーズであるかを決める。例えば、比較結果信号SbがLレベルであるときは、駆動信号VCPの電圧値を変化させる第1フェーズまたは第2フェーズになる。これとは逆に、比較結果信号SbがHレベルであるときは、駆動信号VCNの電圧値を変化させる第3フェーズまたは第4フェーズになる。要するに、比較結果信号SaがLレベルであり、比較結果信号SbがLレベルであるときには、圧電スピーカー駆動用アンプ14の動作フェーズは第1フェーズになる。また、比較結果信号SaがHレベルであり、比較結果信号SbがLレベルであるときには、圧電スピーカー駆動用アンプ14の動作フェーズは第2フェーズになる。比較結果信号SaがLレベルであり、比較結果信号SbがHレベルであるときには、圧電スピーカー駆動用アンプ14の動作フェーズは第3フェーズになる。比較結果信号SaがHレベルであり、比較結果信号SbがHレベルであるときには、圧電スピーカー駆動用アンプ14の動作フェーズは第4フェーズになる。さらに、圧電スピーカー駆動用アンプ14の第1フェーズから第4フェーズまでの各動作フェーズにおいて、ゼロクロス動作状態ゼロクロスフェーズがある。ゼロクロス動作は、駆動信号VCN,VCPにより圧電スピーカー15を駆動するための動作周期が本来の動作周期より長くならないようにするための動作である。ゼロクロス動作状態になるのは、上記で説明した第1フェーズから第4フェーズまでの各動作フェーズにおいて、駆動信号VCN,VCPがゼロクロス付近の範囲RZにあるときである。また、また、通常動作状態通常動作フェーズは、上記で説明した第1フェーズから第4フェーズまでの各動作フェーズにおいて、ゼロクロス動作状態以外のときである。これらの動作状態は、圧電スピーカー駆動用アンプ14が、主に比較結果信号Scの電圧レベルの基づいて、ゼロクロス動作状態であるか、または通常動作状態であるかを決定する。なお、圧電スピーカー駆動用アンプ14が動作状態を決定する際にも同期をとる必要があるため、PWM信号Spも必要であるがここでは説明を省略する。例えば、比較結果信号ScがLレベルであるときは、通常動作状態になる。これとは逆に、比較結果信号ScがHレベルであるときは、ゼロクロス動作状態になる。なお、ゼロクロス動作状態および通常動作状態における具体的な回路のスイッチング素子の導通状態等については、この後に説明する。また、上記の第1フェーズから第4フェーズまでの各動作フェーズとは別に、電源電圧VDDに対応するエネルギーをキャパシタ41に充電させるフェーズとしてエネルギー補充フェーズがある。スイッチング駆動回路24の各動作フェーズにおける各素子のエネルギーの変化続いて、図5、図6Aおよび図6Bを参照して、スイッチング駆動回路24の各動作フェーズにおける各素子のエネルギーの変化を説明する。図5、図6Aおよび図6Bは、スイッチング駆動回路24の各動作フェーズにおけるスイッチング駆動回路24の等価回路を示す回路図である。図5に示す等価回路1aは、エネルギー補充フェーズにおけるスイッチング駆動回路24の等価回路を示す。図5に示す等価回路1bおよび等価回路1cは、第1フェーズにおけるスイッチング駆動回路24の等価回路を示す。図5に示す等価回路1dおよび等価回路1eは、第2フェーズにおけるスイッチング駆動回路24の等価回路を示す。また、図6Aに示す等価回路2aおよび等価回路2bは、第3フェーズにおけるスイッチング駆動回路24の等価回路を示す。図6Aに示す等価回路2cおよび等価回路2dは、第4フェーズにおけるスイッチング駆動回路24の等価回路を示す。図6Bに示す等価回路3aおよび等価回路3bは、スイッチング駆動回路24の第1フェーズから第4フェーズまでのゼロクロス動作状態における等価回路を示す。スイッチング駆動回路24は、その動作フェーズ毎に合わせて、駆動制御信号φ0~φ6,φ3 ́,φ4 ́によりPMOSトランジスタ43,45~47およびNMOSトランジスタ44,50,51の導通状態を切り替えることで、スイッチング駆動回路24の接続形態が変わる。まず、等価回路1aに示すように、エネルギー補充フェーズにおいて、PMOSトランジスタ43の導通状態がオン状態になってキャパシタ41の正極端子が駆動用電源に接続され、キャパシタ41の負極端子がグランドに接続される。これにより、電源電圧VDDに対応するエネルギーがキャパシタ41に充電される。次に、等価回路1bに示すように、第1フェーズにおいて、NMOSトランジスタ44およびPMOSトランジスタ45の導通状態がオン状態になってキャパシタ41とインダクタ42とが接続される。この閉回路により、キャパシタ41に充電されていたエネルギーがインダクタ42に移動して、そのエネルギーがインダクタ42に充電される。ここで、キャパシタ41のエネルギーが移動する前のキャパシタ41の両端子間の電圧値をV1Vとし、キャパシタ41のエネルギーが移動した後のキャパシタ41の両端子間の電圧値をV2Vとすると、キャパシタ41の両端子間の電圧値は、エネルギーが移動する前後でV1VからV2Vに減少していく。このため、キャパシタ41から移動したエネルギーΔEC1Jは、ΔEC1=1/2C1V12-V22......式1となる。また、インダクタ42にエネルギーが転送される前のインダクタ42に流れる電流値は0Aであり、インダクタ42にエネルギーが転送された後のインダクタ42に流れる電流値をI1Aとしたとき、インダクタ42に流れる電流値は、エネルギーが転送される前後で0AからI1Aに増加していく。このため、インダクタ42に転送されたエネルギーΔELJは、ΔEL=1/2LI12-0=1/2LI12......式2となる。インダクタのインダクタンスをLH、キャパシタのキャパシタンスをCF、電圧値をVV、電流値をIAとすると、インピーダンスZ=√L/CΩ、V=IZVであるので、V=I×√L/C......式3となる。キャパシタ41のキャパシタンスCFをC1Fとして、式3を式1に代入すると、ΔEC1=1/2C1V12-V22=1/2C1I12L/C1-02L/C1=1/2LI12-0=1/2LI12......式4となる。よって、キャパシタ41から移動したエネルギーΔEC1Jとインダクタ42に充電されたエネルギーΔELJとは等しくなる。つまり、キャパシタ41からインダクタ42にエネルギーが転送される際に、配線や各素子の抵抗値等を無視すれば、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSSJとすると、エネルギー保存の法則によって、キャパシタ41から移動したエネルギーΔEC1Jは、ΔEC1=ΔELELOSS......式5となる。次に、等価回路1cに示すように、第1フェーズにおいて、PMOSトランジスタ46,47の導通状態がオン状態になって、インダクタ42と圧電スピーカー15とが接続される。この閉回路により、第2フェーズと同様に、圧電スピーカー15にエネルギーが転送される前のインダクタ42に流れる電流値はI1Aであり、圧電スピーカー15にエネルギーが転送された後のインダクタ42に流れる電流値は0Aとなるので、インダクタ42に流れる電流値は、エネルギーが転送される前後でI1Aから0Aに減少していく。このため、インダクタ42に転送されたエネルギーΔELJは、ΔEL=1/2LI12......式6となる。また、圧電スピーカー15にエネルギーが移動する前の圧電スピーカー15の両端子間の電圧値をV3Vとし、圧電スピーカー15にエネルギーが移動した後の圧電スピーカー15の両端子間の電圧値をV4Vとすると、圧電スピーカー15の両端子間の電圧値は、エネルギーが移動する前後でV3VからV4Vに増加していく。このため、圧電スピーカー15から移動したエネルギーΔEC2Jは、ΔEC2=1/2C2V42-V32......式7となる。式3のキャパシタンスCFをC2Fとし、式7に式3を代入して式7を展開すると、式6で示されるインダクタ42に転送されたエネルギーΔELJと、式7で示される圧電スピーカー15に移動したエネルギーΔEC2Jとは等しくなる。このため、第3フェーズにおいてインダクタ42から圧電スピーカー15にエネルギーを転送する際にも、第2フェーズと同様に配線や各素子の抵抗値等を無視すればエネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSSJとすると、エネルギー保存の法則によって、圧電スピーカー15から移動したエネルギーΔEC2Jは、ΔEC2=ΔELELOSS......式8となる。次に、等価回路1dに示すように、第2フェーズにおいて、PMOSトランジスタ46,47の導通状態がオン状態のまま変わらず、インダクタ42と圧電スピーカー15とが接続されている。そして、この閉回路により、圧電スピーカー15に充電されていたエネルギーがインダクタ42に充電される。圧電スピーカー15のエネルギーが移動する前の圧電スピーカー15の両端子間の電圧値をV5Vとし、圧電スピーカー15のエネルギーが移動した後のキャパシタ41の両端子間の電圧値をV6Vとすると、圧電スピーカー15の両端子間の電圧値は、エネルギーが移動する前後でV5VからV6Vに減少していく。このため、圧電スピーカー15から移動したエネルギーΔEC3Jは、ΔEC3=1/2C2V52-V62......式9となる。また、インダクタ42にエネルギーが転送される前のインダクタ42に流れる電流値は0Aであり、インダクタ42にエネルギーが転送された後のインダクタ42に流れる電流値をI2Aとすれば、インダクタ42に流れる電流値は、エネルギーが転送される前後で0AからI2Aに増加していく。このため、インダクタ42に転送されたエネルギーΔELJは、ΔEL=1/2LI22......式10となる。式3のキャパシタンスCFをC2Fとし、式9に式3を代入して式9を展開すると、圧電スピーカー15から移動したエネルギーΔEC3Jとインダクタ42に転送されたエネルギーΔELJとは等しくなる。このため、第4フェーズにおいて圧電スピーカー15からインダクタ42にエネルギーを充電させる際にも、第2フェーズおよび第3フェーズと同様にエネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSSJとすると、エネルギー保存の法則によって、圧電スピーカー15から移動したエネルギーΔEC3Jは、ΔEC3=ΔELELOSS......式11となる。次に、等価回路1eに示すように、第2フェーズにおいて、NMOSトランジスタ44およびPMOSトランジスタ45の導通状態だけがオン状態に切り替わり、インダクタ42にキャパシタ41が接続される。すると、この閉回路により、インダクタ42に充電されていたエネルギーがキャパシタ41に転送される。インダクタ42のエネルギーが移動する前のインダクタ42の両端子間の電圧値をV7Vとし、インダクタ42のエネルギーが移動した後のインダクタ42の両端子間の電圧値をV8Vとすると、インダクタ42の両端子間の電圧値は、エネルギーが移動する前後でV7VからV8Vに増加していく。このため、キャパシタ41から移動したエネルギーΔEC4は、ΔEC4=1/2C1V82-V72......式12となる。また、インダクタ42にエネルギーが転送される前のインダクタ42に流れる電流値はI2Aとし、インダクタ42にエネルギーが転送される前のインダクタ42に流れる電流値を0Aとすれば、インダクタ42に流れる電流値は、エネルギーが転送される前後でI2から0Aに減少していく。このため、インダクタ42に転送されたエネルギーΔELJは、ΔEL=1/2LI22......式13となる。式3のキャパシタのキャパシタンスCFをC1Fとし、式12に式3を代入して式12を展開すると、インダクタ42から移動したエネルギーΔELJとキャパシタ41に転送されたエネルギーΔEC4Jとは等しくなる。このことから、第5フェーズにおいてインダクタ42からキャパシタ41にエネルギーを転送する際にも、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSSJとすると、エネルギー保存の法則によって、キャパシタ41に転送されたエネルギーΔEC4Jは、ΔEC4=ΔELELOSS......式14となる。上記で説明したようにエネルギーが移動することにより、第1フェーズでは、圧電スピーカー15に充電されるエネルギーに応じて駆動信号VCPの電圧値を増加させることができて、第2フェーズでは、駆動信号VCPの電圧値を減少させることができる。なお、等価回路2a~等価回路2dに示すように、第3フェーズおよび第4フェーズにおいて各素子間でエネルギーが移動する流れは、第1フェーズおよび第2フェーズにおいて各素子間でエネルギーが移動する流れと同じである。但し、第3フェーズにおいて圧電スピーカー15にエネルギーが移動するとき、さらに第4フェーズにおいて圧電スピーカー15からエネルギーが移動するときに、圧電スピーカー15の正極端子側ではなく、圧電スピーカー15の負極端子側からエネルギーがやりとりされる。要するに、ゲートドライバ回路23が、スイッチング駆動回路24のPMOSトランジスタ46~49だけの導通状態を制御することにより、第1フェーズおよび第2フェーズと、第3フェーズおよび第4フェーズとで圧電スピーカー15の極性が、接続の上で入れ替わっている。上記のような閉回路でエネルギーが移動することにより、第3フェーズでは、圧電スピーカー15に充電されるエネルギーに応じて駆動信号VCNの電圧値を増加させることができて、第4フェーズでは、駆動信号VCNの電圧値を減少させることができる。このように、圧電スピーカー駆動用アンプ14の回路を構成するための耐圧性能が高いスイッチング素子の数は、なるべく少なくて済む。さらに、等価回路3aに示すように、第2フェーズのゼロクロス動作状態、および第3フェーズのゼロクロス動作状態において、少なくともPMOSトランジスタ47およびNMOSトランジスタ50の導通状態がオン状態に切り替わる。すると、圧電スピーカー15の正極端子と、グランドとが接続される。また、圧電スピーカー15の負極端子と、キャパシタ41の正極端子とが接続される。すると、図示するような閉回路ができる。この閉回路により、圧電スピーカー15に充電されていたエネルギーを、圧電スピーカー15の正極端子側からグランドに放電させる。これによって、駆動用ドライバは、ゼロクロス付近においては、動作状態をゼロクロス動作状態にして、スイッチング動作周期に基づく時間内にエネルギーの転送を行うことが可能となる。続いて、等価回路3bに示すように、第4フェーズのゼロクロス動作状態、および第1フェーズのゼロクロス動作状態において、少なくともPMOSトランジスタ49およびNMOSトランジスタ51の導通状態がオン状態に切り替わる。すると、等価回路3bとは逆に、圧電スピーカー15の正極端子と、キャパシタ41の正極端子とが接続される。また、圧電スピーカー15の負極端子と、グランドとが接続される。すると、図示するような閉回路ができる。この閉回路により、圧電スピーカー15に充電されていたエネルギーを、圧電スピーカー15の負極端子側からグランドに放電させる。これによって、駆動用ドライバは、ゼロクロス付近においては、動作状態をゼロクロス動作状態にして、スイッチング動作周期に基づく時間内にエネルギーの転送を行うことが可能となる。駆動信号VCN,VCPがゼロクロス付近の範囲RZにあるときに、第1フェーズから第4フェーズまでの各動作フェーズの動作を、本来の動作時間通りに行えなくなる影響が大きくなる。しかしながら、第1フェーズから第4フェーズまでの各動作フェーズにおいて、駆動信号VCN,VCPがゼロクロス付近の範囲RZにあるときに、通常動作状態からゼロクロス動作状態にする。このため、図4で説明したように、第1フェーズから第4フェーズまでの各動作フェーズの動作を、本来の動作時間通りに行うことができる。そして、圧電スピーカー駆動用アンプ14の動作フェーズは、最初にエネルギー補充フェーズになった後に、第1フェーズ、第2フェーズ、第3フェーズ、第4フェーズ、第1フェーズ、第2フェーズ、第3フェーズ、第4フェーズのように各動作フェーズが連続して繰り返される。そして、この間に配線や各素子の抵抗等によってエネルギーが、熱などとして徐々に失われていく。このため、例えば所定のエネルギーが失われたときや、第1フェーズから第4フェーズまでの各動作フェーズが所定の回数だけ行われると、再びエネルギー補充フェーズに戻り、配線や各素子の抵抗等によって失われたエネルギー分だけのエネルギーをキャパシタ41に充電させる。その後に、第1フェーズから第4フェーズまでの各動作フェーズが同様に繰り返される。このときのエネルギーの変化に合わせて、圧電スピーカー駆動用アンプ14は、駆動信号VCPの電圧値と、駆動信号VCNの電圧値とを交互に変化させる。圧電スピーカー駆動用アンプ14の各動作フェーズにおける詳細な動作フェーズ続いて、図7~図12を参照して、圧電スピーカー駆動用アンプ14の各動作フェーズにおける詳細な動作フェーズを説明する。図7は、圧電スピーカー駆動用アンプ14の初回目のエネルギー補充フェーズにおける、スイッチング駆動回路24のキャパシタ41の両端子間の電圧値VC41、インダクタ42を流れる電流値IL42、および駆動信号VCP,VCNの電圧値を示すタイムチャートである。図8は、圧電スピーカー駆動用アンプ14の第1フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図9Aは、圧電スピーカー駆動用アンプ14の第2フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図9Bは、圧電スピーカー駆動用アンプ14の第2フェーズおよび第3フェーズのゼロクロス動作状態における、上記の各電圧値および電流値を示すタイムチャートである。図10は、圧電スピーカー駆動用アンプ14の第3フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図11Aは、圧電スピーカー駆動用アンプ14の第4フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図11Bは、圧電スピーカー駆動用アンプ14の第4フェーズおよび第1フェーズのゼロクロス動作状態における、上記の各電圧値および電流値を示すタイムチャートである。図12は、圧電スピーカー駆動用アンプ14の2回目以降のエネルギー補充フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。なお、なお、図7~図12の各図の縦軸は、PWM回路22から出力されたPWM信号Spの電圧レベル、第1の比較回路31aから出力された比較結果信号Saの電圧レベル、第2の比較回路31bから出力された比較結果信号Sbの電圧レベル、および電流監視回路30から出力された電流監視結果信号Siの電圧レベルを示す。さらに、各図の縦軸は、PMOSトランジスタ43,45~49およびNMOSトランジスタ44,50,51の導通状態、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42、駆動信号VCPの電圧値、および駆動信号VCNの電圧値を示す。また、上記の各図の横軸は、時間Tを示す。上記で説明したが、圧電スピーカー駆動用アンプ14の動作フェーズには、第1フェーズから第4フェーズまでの4つのフェーズがある。但し、最初に電源電圧VDDに対応するエネルギーをキャパシタ41に充電させる必要がある。このため、圧電スピーカー駆動用アンプ14の動作フェーズは、第1フェーズになる前にエネルギー補充フェーズになる。図7に示すように、エネルギー補充フェーズは、さらに待機フェーズおよび充電フェーズの2つの動作フェーズに分かれている。従って、圧電スピーカー駆動用アンプ14の動作フェーズは、エネルギー補充フェーズの待機フェーズになる。この待機フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルによって、PMOSトランジスタ43,45~49およびNMOSトランジスタ44,50,51の全てのMOSトランジスタの導通状態がオフ状態になる。これにより、待機フェーズでは、インダクタ42から各素子にエネルギーの転送を行わない状態にし、インダクタ42に流れる電流値IL42が完全に0Aの状態を保つ。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42は変化しない。このとき、駆動信号VCP,VCNの電圧値は、ともにアナロググランド電圧レベルVLPから変化しない。続いて、圧電スピーカー駆動用アンプ14の動作フェーズは、エネルギー補充フェーズの充電フェーズになる。この充電フェーズにおいては、駆動制御信号φ0の電圧レベルに応じて、PMOSトランジスタ43のみの導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、キャパシタ41に電源電圧VDDに対応するエネルギーがキャパシタ41に充電される。このため、キャパシタ41の両端の電圧値VC41およびキャパシタ41のエネルギーΔEC41は、0Jから徐々に増加していく。このとき、駆動信号VCP,VCNの電圧値は、ともにアナロググランド電圧レベルVLPから変化しない。ここで、圧電スピーカー駆動用アンプ14の動作フェーズは、再びエネルギー補充フェーズの待機フェーズになる。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42は変化しない。このとき、駆動信号VCP,VCNの電圧値は、ともにアナロググランド電圧レベルVLPから変化しない。次に、圧電スピーカー駆動用アンプ14の動作フェーズは、エネルギー補充フェーズから第1フェーズになる。図8に示すように、第1フェーズは、さらに充電フェーズと、転送フェーズと、待機フェーズとの3つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。なお、本実施形態の説明で用いているスイッチング動作周期とは、充電フェーズと、転送フェーズと、待機フェーズとを合わせた時間である。まず、第1フェーズの充電フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルに応じて、NMOSトランジスタ44およびPMOSトランジスタ46,47の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、キャパシタ41に充電されたエネルギーがインダクタ42に充電される。このため、キャパシタ41の両端の電圧値VC41およびキャパシタ41のエネルギーは減少する。そして、インダクタ42に流れる電流値IL42は0AからI1Aに増加するとともに、インダクタ42のエネルギーは0Jからキャパシタ41の減少分のエネルギーだけ増加していく。なお、キャパシタ41の電圧値、つまりエネルギーは、配線や各素子の抵抗値等を無視すれば図中に破線で示すように変化するが、配線や各素子の抵抗等でエネルギーが少しずつ消費されるため実線で示すように変化していく。このとき、駆動信号VCP,VCNの電圧値は、ともにアナロググランド電圧レベルVLPから変化しない。続いて、第1フェーズの転送フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルに応じて、PMOSトランジスタ45,46,47の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、インダクタ42に充電されたエネルギーが圧電スピーカー15に転送される。このため、インダクタ42に流れる電流値ILはI1Aから0Aに減少するとともに、インダクタ42のエネルギーは減少する。そして、圧電スピーカー15の両端の電圧値VC15および圧電スピーカー15のエネルギーは、0Jからインダクタ42の減少分のエネルギーだけ増加していく。このとき、駆動信号VCPの電圧値は、アナロググランド電圧レベルVLPから徐々に増加していく。但し、駆動信号VCNの電圧値は、アナロググランド電圧レベルVLPから変化しない。続いて、第1フェーズの待機フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルに応じて、PMOSトランジスタ46,47の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。これにより、待機フェーズでは、インダクタ42から各素子にエネルギーの転送を行わない状態にし、インダクタ42に流れる電流値IL42が完全に0Aの状態を保つ。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42、圧電スピーカー15の両端の電圧値VC15、キャパシタ41のエネルギー、インダクタ42のエネルギー、および圧電スピーカー15のエネルギーは変化しない。このとき、駆動信号VCPの電圧値は、直前の転送フェーズで増加させた電圧から変化しない。また、駆動信号VCNの電圧値は、アナロググランド電圧レベルVLPから変化しない。この第1フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図8に示したように駆動信号VCPの電圧値を増加させていく。但し、駆動信号VCNの電圧値を、アナロググランド電圧レベルVLPから変化させない。続いて、圧電スピーカー駆動用アンプ14の動作フェーズは、第1フェーズから第2フェーズになる。図9Aに示すように、第2フェーズも、第1フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの3つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。まず、第2フェーズの充電フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルに応じて、PMOSトランジスタ45,46,47の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、圧電スピーカー15に充電されたエネルギーがインダクタ42に充電される。このため、圧電スピーカー15の両端の電圧値VC15および圧電スピーカー15のエネルギーは減少する。そして、インダクタ42に流れる電流値IL42は0AからI2Aに増加するとともに、インダクタ42のエネルギーは圧電スピーカー15の減少分のエネルギーだけ増加していく。なお、第2フェーズにおいても、キャパシタ41のエネルギーは、配線や各素子の抵抗等を無視すれば図中に破線で示すようになるが、配線や各素子の抵抗等でエネルギーが少しずつ消費されていく。このため、破線で示す理論上のエネルギーと、実線で示す実際のエネルギーとの差は徐々に大きくなっていく。このとき、駆動信号VCPの電圧値は、直前の第1フェーズで増加させた電圧値から徐々に減少していく。また、駆動信号VCNの電圧値は、アナロググランド電圧レベルVLPから変化しない。続いて、第2フェーズの転送フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルに応じて、NMOSトランジスタ44およびPMOSトランジスタ46,47の導通状態がオン状態になり、各MOSトランジスタの導通状態がオフ状態になる。すると、インダクタ42に充電されたエネルギーがキャパシタ41に転送される。このため、キャパシタ41の両端の電圧値VC41およびキャパシタ41のエネルギーは増加し、インダクタ42に流れる電流値IL42はI2Aから0Aに減少するとともに、インダクタ42のエネルギーはキャパシタ41の増加分のエネルギーだけ減少していく。このとき、駆動信号VCPの電圧値は、直前の充電フェーズで減少させた電圧値から変化しない。また、駆動信号VCNの電圧値は、アナロググランド電圧レベルVLPから変化しない。続いて、第2フェーズの待機フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルに応じて、PMOSトランジスタ46,47の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、インダクタ42に流れる電流値IL42が0Aの状態になる。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42、圧電スピーカー15の両端の電圧値VC15、キャパシタ41のエネルギー、インダクタ42のエネルギー、および圧電スピーカー15のエネルギーは変化しない。このとき、駆動信号VCPの電圧値は、直前の充電フェーズで減少させた電圧から変化しない。また、駆動信号VCNの電圧値は、アナロググランド電圧レベルVLPから変化しない。この第2フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図9Aに示したように駆動信号VCPの電圧値をアナロググランド電圧レベルVLPまで減少させていく。但し、駆動信号VCNの電圧値を、アナロググランド電圧レベルVLPから変化させない。続いて、圧電スピーカー駆動用アンプ14の動作フェーズは、第2フェーズから第3フェーズになる。但し、図9Bに示すように、この第3フェーズになる直前で、第2フェーズのゼロクロス動作状態になる。駆動制御信号φ0~φ6の電圧レベルに応じて、PMOSトランジスタ46,47およびNMOSトランジスタ50の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。これにより、圧電スピーカー15に充電されたエネルギーを、圧電スピーカー15の正極端子側からグランドに放電させる。続いて、第3フェーズのゼロクロス動作状態になる。駆動制御信号φ0~φ6の電圧レベルに応じて、PMOSトランジスタ47,48およびNMOSトランジスタ50の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。これにより、圧電スピーカー15に充電されたエネルギーを、圧電スピーカー15の正極端子側からグランドに放電させる。この第2フェーズのゼロクロス動作状態、および第3フェーズのゼロクロス動作状態を設けることによって、第3フェーズに移行した後も第2フェーズの動作が継続することがないようにしている。そして、図10に示すように、第3フェーズも、各フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの3つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。まず、第3フェーズの充電フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルに応じて、NMOSトランジスタ44およびPMOSトランジスタ48,49の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、キャパシタ41に充電されたエネルギーがインダクタ42に充電される。このため、キャパシタ41の両端の電圧値VC41およびキャパシタ41のエネルギーは減少する。そして、インダクタ42に流れる電流値IL42は0AからI1Aに増加するとともに、インダクタ42のエネルギーは0Jからキャパシタ41の減少分のエネルギーだけ増加していく。なお、第3フェーズにおいても、キャパシタ41のエネルギーは、配線や各素子の抵抗値等を無視すれば図中に破線で示すように変化するが、配線や各素子の抵抗等でエネルギーが少しずつ消費されるため実線で示すように変化していく。このとき、駆動信号VCP,VCNの電圧値は、アナロググランド電圧レベルVLPから変化しない。続いて、第3フェーズの転送フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルに応じて、PMOSトランジスタ45,48,49の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、インダクタ42に充電されたエネルギーが圧電スピーカー15に転送される。このため、インダクタ42に流れる電流値ILはI1Aから0Aに減少するとともに、インダクタ42のエネルギーは減少する。そして、圧電スピーカー15の両端の電圧値VC15および圧電スピーカー15のエネルギーは、0Jからインダクタ42の減少分のエネルギーだけ増加していく。このとき、駆動信号VCPの電圧値は、アナロググランド電圧レベルVLPから変化しない。但し、駆動信号VCNの電圧値は、アナロググランド電圧レベルVLPから徐々に増加していく。続いて、第3フェーズの待機フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルに応じて、PMOSトランジスタ48,49の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。これにより、待機フェーズでは、インダクタ42からエネルギーの転送を行わない状態にし、インダクタ42に流れる電流値IL42が完全に0Aの状態を保つ。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42、圧電スピーカー15の両端の電圧値VC15、キャパシタ41のエネルギー、インダクタ42のエネルギー、および圧電スピーカー15のエネルギーは変化しない。このとき、駆動信号VCPの電圧値は、アナロググランド電圧レベルVLPから変化しない。また、駆動信号VCNの電圧値は、直前の充電フェーズで増加させた電圧値から変化しない。この第3フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図10に示したように駆動信号VCNの電圧値を増加させていく。但し、駆動信号VCPの電圧を、アナロググランド電圧レベルVLPから変化させない。続いて、圧電スピーカー駆動用アンプ14の動作フェーズは、第3フェーズから第4フェーズになる。図11Aに示すように、第4フェーズも、第1フェーズから第4フェーズまでの各動作フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの3つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。まず、第4フェーズの充電フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルに応じて、PMOSトランジスタ45,48,49の導通状態がオン状態になり、地の各MOSトランジスタの導通状態がオフ状態になる。すると、圧電スピーカー15に充電されたエネルギーがインダクタ42に充電される。このため、圧電スピーカー15の両端の電圧値VC15および圧電スピーカー15のエネルギーは減少する。そして、インダクタ42に流れる電流値IL42は0AからI2Aに増加するとともに、インダクタ42のエネルギーは圧電スピーカー15の減少分のエネルギーだけ増加していく。但し、第4フェーズにおいても、キャパシタ41のエネルギーは、配線や各素子の抵抗等を無視すれば図中に破線で示すようになるが、配線や各素子の抵抗等でエネルギーが少しずつ消費されていく。このため、破線で示す理論上のエネルギーと、実線で示す実際のエネルギーとの差は徐々に大きくなっていく。このとき、駆動信号VCPは、アナロググランド電圧レベルVLPから変化しない。駆動信号VCNは、直前の第3フェーズで増加させた電圧値から徐々に減少していく。続いて、第4フェーズの転送フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルに応じて、NMOSトランジスタ44およびPMOSトランジスタ48,49の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、インダクタ42に充電されているエネルギーがキャパシタ41に転送される。このため、キャパシタ41の両端の電圧値VC41およびキャパシタ41のエネルギーは増加し、インダクタ42に流れる電流値IL42はI2Aから0Aに減少するとともに、インダクタ42のエネルギーはキャパシタ41の増加分のエネルギーだけ減少していく。このとき、駆動信号VCNの電圧値は、直前の充電フェーズで減少させた電圧値から変化しない。また、駆動信号VCPの電圧値は、アナロググランド電圧レベルVLPから変化しない。続いて、第4フェーズの待機フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルに応じて、PMOSトランジスタ48,49の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、インダクタ42に流れる電流値IL42が0Aの状態になる。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42、圧電スピーカー15の両端の電圧値VC15、キャパシタ41のエネルギー、インダクタ42のエネルギー、および圧電スピーカー15のエネルギーは変化しない。このとき、駆動信号VCPの電圧値は、アナロググランド電圧レベルVLPから変化しない。また、駆動信号VCNの電圧値は、減少させた電圧値から変化しない。この第4フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図11Aに示したように駆動信号VCNの電圧値をアナロググランド電圧レベルVLPまで減少させていく。但し、駆動信号VCPの電圧値を、アナロググランド電圧レベルVLPから変化させない。上述したように、第1フェーズから第4フェーズまでの各動作フェーズを繰り返しながら、駆動信号VCPの電圧値と、駆動信号VCNの電圧値とを交互に変化させる。但し、駆動信号VCPの電圧値を変化させている間は、駆動信号VCNの電圧値をアナロググランド電圧レベルVLPから変化させない。また、駆動信号VCNの電圧値を変化させている間は、駆動信号VCPの電圧値をアナロググランド電圧レベルVLPから変化させない。但し、図11Bに示すように、再び第1フェーズになる直前で、第4フェーズのゼロクロス動作状態になる。駆動制御信号φ0~φ6の電圧レベルに応じて、PMOSトランジスタ48,49およびNMOSトランジスタ51の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。これにより、圧電スピーカー15に充電されたエネルギーを、圧電スピーカー15の負極端子側からグランドに放電させる。続いて、第1フェーズのゼロクロス動作状態になる。駆動制御信号φ0~φ6の電圧レベルに応じて、PMOSトランジスタ46,49およびNMOSトランジスタ51の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。これにより、圧電スピーカー15に充電されたエネルギーを、圧電スピーカー15の負極端子側からグランドに放電させる。この第4フェーズのゼロクロス動作状態、および第1フェーズのゼロクロス動作状態を設けることによって、第1フェーズに移行した後も第4フェーズの動作が継続することがないようにしている。そして、第1フェーズから第4フェーズまでの各動作フェーズを繰り返していく間に、キャパシタ41のエネルギーは、各動作フェーズで配線や各素子の抵抗等で消費されていくため、消費されたエネルギー分だけのエネルギーをキャパシタ41に充電させる必要がある。このため、図12に示すように、第4フェーズが終わって第1フェーズになる前に、圧電スピーカー駆動用アンプ14の動作フェーズは、再びエネルギー補充フェーズになる。エネルギー補充フェーズは、図7で説明したように、待機フェーズおよび充電フェーズの2つの動作フェーズに分かれている。まず、圧電スピーカー駆動用アンプ14の動作フェーズは、エネルギー補充フェーズの充電フェーズになる。この充電フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルに応じて、PMOSトランジスタ43のみの導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、駆動用電源からキャパシタ41にエネルギーが充電される。但し、スイッチング駆動回路24では、圧電スピーカー15に転送されたエネルギーを抵抗等で無駄に消費させずに、スイッチング駆動回路24のインダクタ42を介してキャパシタ41に再び充電して、容量性負荷を駆動するのに再利用している。このため、このエネルギー補充フェーズにおいては、キャパシタ41に電源電圧VDDに対応するエネルギーを全部充電させるのではなく、配線や各素子の抵抗等で消費されたエネルギー分だけを充電すれば良い。キャパシタ41に電源電圧VDDに対応するエネルギーがキャパシタ41に再び充電され始めると、キャパシタ41に充電されるエネルギーは、最初のエネルギー補充フェーズの完了時点と同じエネルギーまで増加していく。このとき、駆動信号VCP,VCNの電圧値は、ともにアナロググランド電圧レベルVLPから変化しない。ここで、圧電スピーカー駆動用アンプ14の動作フェーズは、再びエネルギー補充フェーズの待機フェーズとなる。この待機フェーズにおいては、駆動制御信号φ0~φ6,φ3 ́,φ4 ́の電圧レベルによって、PMOSトランジスタ43,45~49およびNMOSトランジスタ44,50,51の全てのMOSトランジスタの導通状態がオフ状態になる。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42は変化しない。このとき、駆動信号VCP,VCNは、ともにアナロググランド電圧レベルVLPから変化しない。そして、圧電スピーカー駆動用アンプ14の動作フェーズは、エネルギー補充フェーズの後、上述したように第1フェーズから第4フェーズまでの各動作フェーズが繰り返される。なお、ここの説明では、圧電スピーカー駆動用アンプ14は、第1フェーズから第4フェーズまでの各動作フェーズにおいて、充電フェーズ、転送フェーズ、および待機フェーズを3回繰り返した。但し、充電フェーズ、転送フェーズ、および待機フェーズを繰り返す回数はこれに限定されず、任意の回数であって良い。そして、第1フェーズから第4フェーズまでの各動作フェーズを任意の回数繰り返した後等にエネルギー補充フェーズを行って、配線や各素子の抵抗等で消費されたエネルギー分だけを充電すれば良い。従って、圧電スピーカー駆動用アンプ14は、圧電スピーカー15を低消費電力で駆動することができる。同様に、説明上、第2フェーズから第3フェーズになるときのゼロクロス動作状態、また第4フェーズから第1フェーズになるときのゼロクロス動作状態の時間を、PWM信号Spの2周期分とした。しかしながら、実際には、上記で既に説明したように駆動信号VCPの電圧値と駆動信号VCNの電圧値との差が300mV~-300mVの範囲内である間が、ゼロクロス動作状態である。このときのゼロクロス動作によって、第1フェーズから第4フェーズまでの各動作フェーズの動作を本来の動作時間通りに行うことができる。また、各動作フェーズの動作が本来の動作時間通りに行えるため、駆動信号VCP,VCNが無信号のときには圧電スピーカー15の両端子間の電圧を0Vにすることもできる。ゲートドライバ回路23の回路構成続いて、図13を参照して、圧電スピーカー駆動用アンプ14のゲートドライバ回路23の回路構成を説明する。図13は、圧電スピーカー駆動用アンプ14のゲートドライバ回路23の回路構成を示すブロック図である。なお、これから説明するゲートドライバ回路23は、図4で示したように各動作フェーズを実行するための論理回路のあくまで一例である。図13に示すゲートドライバ回路23は、第1のフェーズ決定回路23aと、第2のフェーズ決定回路23bとを備えて構成される。まず、第1のフェーズ決定回路23aは、少なくとも、PWM信号Spと、電流監視結果信号Siと、比較結果信号Sbとを入力して、電流監視結果信号Siの電圧レベルと比較結果信号Sbの電圧レベルとの組み合わせに基づいて圧電スピーカー駆動用アンプ14の動作フェーズを決定する。その上で、第1のフェーズ決定回路23aは、駆動制御信号φ0~φ2をHレベルまたはLレベルで出力する。第1のフェーズ決定回路23aは、比較結果信号SbがLレベルであるときに、圧電スピーカー駆動用アンプ14の動作フェーズを、駆動信号VCPの電圧値を増加させる第1フェーズ、または駆動信号VCNの電圧を増加させる第3フェーズに決定する。このとき、第1のフェーズ決定回路23aは、PWM信号SpがHレベル第1フェーズの充電フェーズ、または第3フェーズの充電フェーズの間、駆動制御信号φ1をHレベルで出力する。これとは逆に、第1のフェーズ決定回路23aは、PWM信号SpがLレベルの間第1フェーズの転送フェーズ、第1フェーズの待機フェーズ、第3フェーズの転送フェーズ、および第3フェーズの待機フェーズ、駆動制御信号φ1をLレベルで出力する。また、第1のフェーズ決定回路23aは、電流監視結果信号SiがHレベル第1フェーズの転送フェーズ、および第3フェーズの転送フェーズの間、駆動制御信号φ2をLレベルで出力する。これとは逆に、第1のフェーズ決定回路23aは、電流監視結果信号SiがHレベル第1フェーズの充電フェーズ、第1フェーズの待機フェーズ、第3フェーズの充電フェーズ、および第3フェーズの待機フェーズの間、駆動制御信号φ2をHレベルで出力する。一方で、第1のフェーズ決定回路23aは、比較結果信号SbがHレベルであるときに、圧電スピーカー駆動用アンプ14の動作フェーズを、駆動信号VCPの電圧値を減少させる第2フェーズ、または駆動信号VCNの電圧値を減少させる第4フェーズに決定する。このとき、第1のフェーズ決定回路23aは、PWM信号SpがHレベル第2フェーズの充電フェーズ、および第4フェーズの充電フェーズの間、駆動制御信号φ2をLレベルで出力する。これとは逆に、第1のフェーズ決定回路23aは、PWM信号SpがLレベルの間第2フェーズの転送フェーズ、第2フェーズの待機フェーズ、第4フェーズの転送フェーズ、および第4フェーズの待機フェーズ、駆動制御信号φ2をHレベルで出力する。また、第1のフェーズ決定回路23aは、電流監視結果信号SiがHレベル第2フェーズの転送フェーズ、および第4フェーズの転送フェーズの間、駆動制御信号φ1をHレベルで出力する。これとは逆に、第1のフェーズ決定回路23aは、電流監視結果信号SiがLレベル第2フェーズの充電フェーズ、第2フェーズの待機フェーズ、第4フェーズの充電フェーズ、および第4フェーズの待機フェーズの間、駆動制御信号φ1をLレベルで出力する。なお、第1のフェーズ決定回路23aは、圧電スピーカー駆動用アンプ14の動作フェーズを、第1フェーズから第4フェーズまでのいずれかの動作フェーズに決定したとき、駆動制御信号φ0をHレベルで出力する。但し、第1フェーズから第4フェーズまでの各動作フェーズが任意の回数繰り返された後等に、第1のフェーズ決定回路23aは、圧電スピーカー駆動用アンプ14の動作フェーズを、エネルギー補充フェーズに決定する。そのとき、第1のフェーズ決定回路23aは、PWM信号SpがHレベルエネルギー補充フェーズの充電フェーズの間、駆動制御信号φ0をLレベルで出力する。これとは逆に、第1のフェーズ決定回路23aは、PWM信号SpがLレベルエネルギー補充フェーズの待機フェーズの間、駆動制御信号φ0をHレベルで出力する。また、第1のフェーズ決定回路23aは、エネルギー補充フェーズの間、駆動制御信号φ1をLレベルで出力するとともに、駆動制御信号φ2をHレベルで出力する。また、第2のフェーズ決定回路23bは、少なくとも、PWM信号Spと、比較結果信号Sa,Sbとを入力して、比較結果信号Saの電圧レベルと比較結果信号Sbの電圧レベルとの組み合わせに基づいて圧電スピーカー駆動用アンプ14の動作フェーズを決定する。その上で、第2のフェーズ決定回路23bは、駆動制御信号φ3,φ3 ́,φ4,φ4 ́をHレベルまたはLレベルで出力する。第2のフェーズ決定回路23bは、比較結果信号SaがLレベルであるときに、圧電スピーカー駆動用アンプ14の動作フェーズを、駆動信号VCPの電圧値を増加させる第1フェーズ、または駆動信号VCPの電圧値を減少させる第2フェーズに決定する。このとき、第2のフェーズ決定回路23bは、PWM信号Spの周期に合わせて駆動制御信号φ3,φ3 ́をLレベルで出力するとともに、駆動制御信号φ4,φ4 ́をHレベルで出力する。一方で、第2のフェーズ決定回路23bは、比較結果信号SaがHレベルであるときに、圧電スピーカー駆動用アンプ14の動作フェーズを、駆動信号VCNの電圧値を増加させる第3フェーズ、または駆動信号VCNの電圧値を減少させる第4フェーズに決定する。このとき、第2のフェーズ決定回路23bは、PWM信号Spの周期に合わせて駆動制御信号φ3,φ3 ́をHレベルで出力するとともに、駆動制御信号φ4,φ4 ́をLレベルで出力する。また、第1のフェーズ決定回路23aは、比較結果信号Scを入力して、比較結果信号Scの電圧レベルに基づいて第1フェーズから第4フェーズまでの各動作フェーズが、通常動作状態であるか、ゼロクロス状態であるかを決定する。そして、第2のフェーズ決定回路23bは、第1のフェーズ決定回路23aにより決定された状態を受けて、HレベルまたはLレベルの駆動制御信号φ3,φ3 ́,φ4,φ4 ́を出力する。第1のフェーズ決定回路23aが、圧電スピーカー駆動用アンプ14の動作フェーズを第2フェーズのゼロクロス動作状態に決定する。すると、第2のフェーズ決定回路23bは、第1のフェーズ決定回路23aから第2フェーズのゼロクロス動作状態であることを受けて、第2フェーズのゼロクロス動作状態の間、PWM信号Spの周期に合わせてHレベルの駆動制御信号φ4,φ4 ́を出力するとともに、Lレベルの駆動制御信号φ3,φ3 ́を出力する。また、第1のフェーズ決定回路23aが、圧電スピーカー駆動用アンプ14の動作フェーズを第3フェーズのゼロクロス動作状態に決定する。すると、第2のフェーズ決定回路23bは、第1のフェーズ決定回路23aから第3フェーズのゼロクロス動作状態であることを受けて、第3フェーズのゼロクロス動作状態の間、PWM信号Spの周期に合わせてHレベルの駆動制御信号φ3,φ4 ́を出力するとともに、Lレベルの駆動制御信号φ4,φ3 ́を出力する。また、第1のフェーズ決定回路23aが、圧電スピーカー駆動用アンプ14の動作フェーズを第4フェーズのゼロクロス動作状態に決定する。すると、第2のフェーズ決定回路23bは、第1のフェーズ決定回路23aから第4フェーズのゼロクロス動作状態であることを受けて、第4フェーズのゼロクロス動作状態の間、PWM信号Spの周期に合わせてHレベルの駆動制御信号φ3,φ3 ́を出力するとともに、Lレベルの駆動制御信号φ4,φ4 ́を出力する。また、第1のフェーズ決定回路23aが、圧電スピーカー駆動用アンプ14の動作フェーズを第1フェーズのゼロクロス動作状態に決定する。すると、第2のフェーズ決定回路23bは、第1のフェーズ決定回路23aから第1フェーズのゼロクロス動作状態であることを受けて、第1フェーズのゼロクロス動作状態の間、PWM信号Spの周期に合わせてHレベルの駆動制御信号φ4,φ3 ́を出力するとともに、Lレベルの駆動制御信号φ3,φ4 ́を出力する。なお、第1のフェーズ決定回路23aは、圧電スピーカー駆動用アンプ14の動作フェーズをエネルギー補充フェーズに決定する。すると、第2のフェーズ決定回路23bは、第1のフェーズ決定回路23aからエネルギー補充フェーズであることを受けて、エネルギー補充フェーズの間、PWM信号Spの周期に合わせて駆動制御信号φ3,φ4,φ3 ́,φ4 ́をHレベルで出力する。スイッチング駆動回路100,200の回路構成続いて、図14および図15を参照して、スイッチング駆動回路24の変形例に係るスイッチング駆動回路100,200の回路構成を説明する。図14は、スイッチング駆動回路24の第1変形例に係るスイッチング駆動回路100の回路構成を示す回路図である。また、図15は、スイッチング駆動回路24の第2変形例に係るスイッチング駆動回路200の回路構成を示す回路図である。なお、図面において同一の素子等には同一の符号を付しているため、これらの重複する回路等の説明を省略する。図14に示すスイッチング駆動回路100は、図3に示したスイッチング駆動回路24と同一の素子を備えて構成される。但し、スイッチング駆動回路100は、NMOSトランジスタ101およびPMOSトランジスタ102をさらに備えている点が、スイッチング駆動回路24と異なる。NMOSトランジスタ101は、キャパシタ41の正極端子と、インダクタ42の駆動用電源側の端子との間に接続される。NMOSトランジスタ101は、NMOSトランジスタ44と全く同様に、駆動制御信号φ1によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるための素子である。このNMOSトランジスタ101は、NMOSトランジスタ44と同様に、充電方向切替用スイッチング素子として機能する。PMOSトランジスタ102は、圧電スピーカー駆動用アンプ14の負極端子と、インダクタ42の駆動用電源側の端子との間に接続される。PMOSトランジスタ102は、PMOSトランジスタ45と全く同様に、駆動制御信号φ2によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるための素子である。このPMOSトランジスタ102は、PMOSトランジスタ45~49と同様に、極性切替用スイッチング素子として機能して、正極側スイッチング素子と負極側スイッチング素子とを兼ねている。なお、PMOSトランジスタ102においても、PMOSトランジスタ45と同様に、必ずしも接続する必要はない。スイッチング駆動回路24においては、NMOSトランジスタ44の導通状態がオン状態になって形成された回路と、PMOSトランジスタ45~49の導通状態がオン状態になって形成された回路とのうち、NMOSトランジスタ44の導通状態がオン状態になって形成された回路のみが、グランドに接続されるようになっていた。ところが、スイッチング駆動回路100においては、PMOSトランジスタ45~49,102の導通状態がオン状態になって形成された回路が、さらに駆動用電源とは別の電源に接続されている点が、スイッチング駆動回路24と異なる。つまり、スイッチング駆動回路100は、回路動作の上の基準電圧レベルがスイッチング駆動回路24と異なるしかしながら、このスイッチング駆動回路100においても、スイッチング駆動回路24と同様に、上述した第1フェーズから第4フェーズまでの各動作フェーズに合わせて、駆動信号VCP,VCNの電圧値を交互に変化させながら、圧電スピーカー15を駆動することができる。また、別の変形例として、図15に示すスイッチング駆動回路200は、図14に示したスイッチング駆動回路100と同一の素子を備えて構成される。但し、スイッチング駆動回路200は、回路を構成する各素子どうしの接続関係が、スイッチング駆動回路100と異なる。そして、スイッチング駆動回路200は、NMOSトランジスタ44,101の導通状態がオン状態になって形成された閉回路と、PMOSトランジスタ45~49,102の導通状態がオン状態になって形成された閉回路とが、共通のグランドに接続されている。このスイッチング駆動回路200においても、上述した制御方法によって、駆動信号VCP,VCNの電圧値を交互に変化させながら、圧電スピーカー15を駆動することができる。勿論、NMOSトランジスタ44,101の導通状態によってできる閉回路と、PMOSトランジスタ45~49,102の導通状態がオン状態によってできる閉回路とを、別々のグランドに接続しても良い。なお、上記で説明した各スイッチング駆動回路24,100,200を、ICとそれに接続される外付けの素子とから構成することもできる。ICとして構成した場合のスイッチング駆動回路300,400,500の回路構成続いて、図16~図18を参照して、スイッチング駆動回路24,100,200をICとして構成されたスイッチング駆動回路300,400,500の回路構成を説明する。図16は、スイッチング駆動回路24をICとして構成した場合のスイッチング駆動回路300の回路構成を示す回路図である。図17は、スイッチング駆動回路100をICとして構成した場合のスイッチング駆動回路400の回路構成を示す回路図である。図18は、スイッチング駆動回路200をICとして構成した場合のスイッチング駆動回路500の構回路成を示す回路図である。まず、図16に示すスイッチング駆動回路300は、スイッチング駆動回路24のキャパシタ41と、インダクタ42と、PMOSトランジスタ43との3つの素子を、IC310に接続される外付けの素子としている。また、スイッチング駆動回路300は、その外付けの素子を除いたスイッチング駆動回路24を構成する残りの素子をIC310としている。圧電スピーカー15は、IC310の外部接続ピン301,302を介してIC310と接続される。キャパシタ41は、IC310の外部接続ピン303,304を介してIC310と接続される。インダクタ42は、外部接続ピン304,305を介してIC310と接続される。要するに、スイッチング駆動回路300においては、キャパシタ41、インダクタ42およびPMOSトランジスタ43の外付けの素子がIC310に接続されて、スイッチング駆動回路として機能するようになっている。このスイッチング駆動回路300は、スイッチング駆動回路24の一部の素子が外付けの素子として設けられているだけであって、その動作や素子どうしの接続関係は、スイッチング駆動回路24の動作や接続関係と実質変わらない。但し、スイッチング駆動回路300においては、キャパシタ41、インダクタ42およびPMOSトランジスタ43が、IC310に接続される外付けの素子である。このため、例えばキャパシタ41であれば、所望の容量値を有する素子を選択して、スイッチング駆動回路300を構成することができる。同様に、図17に示すスイッチング駆動回路400は、スイッチング駆動回路200のキャパシタ41と、インダクタ42と、PMOSトランジスタ43の素子を外付けの素子としている。また、スイッチング駆動回路400は、その外付けの素子以外のスイッチング駆動回路24わ構成する残りの素子からIC410を構成している。そして、スイッチング駆動回路400においても、キャパシタ41、インダクタ42およびPMOSトランジスタ43の外付けの素子が、外部接続ピン301~306を介してIC410に接続されている。また、図18に示すスイッチング駆動回路500においても、キャパシタ41、インダクタ42およびPMOSトランジスタ43の外付けの素子が、外部接続ピン301~306を介してIC510に接続されている。これらのスイッチング駆動回路400,500の動作においても、スイッチング駆動回路100,200の動作と実質変わらない。まとめ本実施形態で説明した圧電スピーカー駆動用アンプ14は、圧電スピーカー15に転送されたエネルギーを抵抗等でなるべく消費させずに、インダクタ42を介して用いて再びキャパシタ41に充電させることで、圧電スピーカー15を駆動するためのエネルギーとして再利用する。その際に、ゲートドライバ回路23は、第1フェーズから第4フェーズまでの各動作フェーズに合わせて、スイッチング駆動回路24の各MOSトランジスタの導通状態を切り換える。これにより、差動信号である駆動信号VCN,VCPを生成する。また、駆動信号VCN,VCPがゼロクロス付近の範囲RZにあるときに、第1フェーズから第4フェーズまでの各動作フェーズの動作を本来の動作時間通りに行えなくなる影響が大きくなる。そこで、ゲートドライバ回路23が、PMOSトランジスタ47,49およびNMOSトランジスタ50,51の導通状態を切り換えることによって、動作状態を通常動作状態からゼロクロス動作状態にする。このため、圧電スピーカー駆動用アンプ14は、本来の動作周期になるべく近い動作周期になるような駆動信号を生成して、その駆動信号によって圧電スピーカー15を駆動するための各動作フェーズの動作を本来の動作時間通りに行うことができる。"