集積回路ICの非破壊的で安全な無効化および再有効化を可能にするための構造体であって、初期的にチップ有効の状態にセットされた微小電気機械構造部MEMSと、前記ICの検出された所定の状態に基づいて、前記MEMSデバイスをエラー状態にセットするよう動作可能な駆動回路と、を含み、前記MEMSデバイスが前記エラー状態にあるとき、前記ICは無効化される、前記構造体。前記駆動回路は、前記ICの前記検出された所定の状態を示す、状態通知信号を受信し、前記状態通知信号に基づいて、前記MEMSを前記エラー状態にセットする、よう動作可能な、請求項1に記載の構造体。前記MEMSと前記駆動回路との少なくとも一つに対しオーバーライド信号をアサートするよう動作可能なオーバーライド回路をさらに含み、前記オーバーライド信号に基づいて、前記MEMSが前記チップ有効の状態にリセットされ、前記MEMSが前記チップ有効の状態にあるとき前記ICは再有効化される、請求項1に記載の構造体。前記オーバーライド回路は、前記MEMSと前記駆動回路との前記少なくとも一つに対し、前記オーバーライド信号をアサートするよう動作可能な、前記ICのピンを含み、別のICのソケットが、前記ピンを挿入して前記オーバーライド信号が前記ピンにアサートされるのを可能にするよう動作可能な、請求項3に記載の構造体。前記MEMSは、前記チップ有効の状態において電源電圧を受電する、電圧アイランド中に包含され、前記オーバーライド回路は、所定の期間とある事象が発生するまでの間との少なくとも一つの間、前記電圧アイランドの再賦活を遅延させるタイマーを含む、請求項3に記載の構造体。静電気放電ESD事象の過程で、チップステータス信号、状態通知信号、および前記オーバーライド信号におけるエラー発生から、前記構造体を保護するESDモジュールをさらに含む、請求項3に記載の構造体。前記駆動回路は、前記MEMSを前記エラー状態にセットする対象となる、前記ICの少なくとも一つの所定の状態を格納するよう動作可能なメモリを含む、請求項1に記載の構造体。前記駆動回路は、前記MEMSが前記チップ有効の状態と前記エラー状態とのいずれの一つにあるかを示す、チップステータス信号を生成し、前記チップステータス信号を、前記ICと、前記ICの回路と、別のICとの少なくとも一つに出力する、請求項1に記載の構造体。集積回路ICの非破壊的で安全な無効化および再有効化を可能にするための方法であって、微小電気機械構造部MEMSを初期的にチップ有効の状態にセットするステップと、前記ICの検出された所定の状態に基づいて、前記MEMSをエラー状態にセットするステップと、を含み、前記MEMSが前記エラー状態にあるとき、前記ICは無効化される、前記方法。前記ICの前記検出された所定の状態を示す、状態通知信号を受信するステップと、前記状態通知信号に基づいて、前記MEMSを前記エラー状態にセットするステップと、をさらに含む、請求項9に記載の方法。前記MEMSと駆動回路との少なくとも一つに対し、オーバーライド信号をアサートするステップと、前記オーバーライド信号に基づいて前記MEMSを前記チップ有効の状態にリセットするステップと、をさらに含み、前記MEMSが前記チップ有効の状態にあるときは、前記ICは再有効化される、請求項9に記載の方法。別のICのソケットに差し込まれた前記ICのピンへの、オーバーライド信号のアサートを可能にするステップをさらに含む、請求項11に記載の方法。前記MEMSは、前記チップ有効の状態において電源電圧を受電する電圧アイランド中に包含され、前記MEMSを前記リセットするステップは、所定の期間とある事象が発生するまでの間との少なくとも一つの間、前記電圧アイランドの再賦活を遅延させるステップを含む、請求項11に記載の方法。ESD事象の過程で、チップステータス信号、状態通知信号、および前記オーバーライド信号におけるエラー発生から保護するステップをさらに含む、請求項11に記載の方法。前記MEMSデバイスを前記エラー状態にセットする対象となる、前記ICの少なくとも一つの所定の状態を格納する、請求項9に記載の方法。前記MEMSが前記チップ有効の状態と前記エラー状態とのいずれの一つにあるかを示すチップステータス信号を生成するステップと、前記チップステータス信号を、前記ICと、前記ICの回路と、別のICとの少なくとも一つに出力するステップと、をさらに含む、請求項9に記載の方法。集積回路ICの非破壊的で安全な無効化および再有効化を可能にするための方法であって、微小電気機械構造部MEMSを初期的にチップ有効の状態にセットするステップと、前記ICの検出された所定の状態を示す、状態通知信号を受信するステップと、前記状態通知信号に基づいて、前記MEMSをエラー状態にセットするステップであって、前記MEMSが前記エラー状態にあるとき、前記ICは無効にされる、前記セットするステップと、前記MEMSと駆動回路との少なくとも一つにオーバーライド信号をアサートするステップと、前記オーバーライド信号に基づいて前記MEMSを前記チップ有効の状態にリセットするステップであって、前記MEMSが前記チップ有効の状態にあるときは前記ICが再有効化される、リセットするステップと、を含む方法。別のICのソケット中に差し込まれた前記ICのピンへの、オーバーライド信号のアサートを可能にするステップをさらに含む、請求項17に記載の方法。前記MEMSが前記チップ有効の状態と前記エラー状態とのいずれの一つにあるかを示すチップステータス信号を生成するステップと、前記チップステータス信号を、前記ICと、前記ICの回路と、別のICとの少なくとも一つに出力するステップと、をさらに含む、請求項18に記載の方法。ESD事象の過程で、前記チップステータス信号、前記状態通知信号、および前記オーバーライド信号におけるエラー発生から保護するステップをさらに含む、請求項19に記載の方法。しかしながら、これらの周知の対処法の各々は、操作されたりICを恒久的に無効にしたりするという欠点を有する。例えば、ソフトウェアアプローチを使うチップは、コンピュータプログラムが発見され、侵入され、改ざんされた場合、または、コンピュータプログラムとチップとの間の暗号化された通信が傍受され、解読され、改ざんされた場合、効果がない状態にされ得る。ハードウェアアプローチを用いるICは、例えば、電気ヒューズが飛んでICが無効化された後は恒久的に無効になり、そのICは使い物にならなくなる。複数の電気ヒューズを使用することでICの無効化を複数回にすることが可能であろうが、この方法もICに対する面積集約的なやり方であり、長期的にみればそのICの恒久的な無効化は避けられない。別のハードウェア指向の例では、レジスタの使用が、それらが発見されてレジスタ中の保存ステータスが改ざんされると安全ではなくなることがある。最後に、電気的に消去可能なRAMは、例えば、高放射線環境およびアルファ粒子の影響を受ける可能性がある。従って、当該技術分野では、前述した欠陥および制限を克服することが求められている。本発明の第一態様において、集積回路ICの非破壊的で安全な無効化および再有効化を可能にするための構造体は、初期的にチップ有効の状態にセットされた微小電気機械構造部MEMS:micro-electricalmechanicalstructureを含む。また、本構造体は、ICの検出された所定の状態に基づいて、MEMSデバイスをエラー状態にセットするよう動作可能な駆動回路も含む。MEMSデバイスがエラー状態にあるとき、ICは無効化される。本発明の別の態様において、ICの非破壊的で安全な無効化および再有効化を可能にするための方法は、MEMSを初期的にチップ有効の状態にセットするステップを含む。また、本方法は、検出されたICの所定の状態に基づいて、MEMSをエラー状態にセットするステップも含む。ICは、MEMSがエラー状態にあるときは無効化される。本発明のさらに別の態様において、ICの非破壊的で安全な無効化および再有効化を可能にするための方法は、MEMSを初期的にチップ有効の状態にセットし、ICの検出された所定の状態を示す、状態通知信号を受信するステップを含む。また、本方法は、この状態通知信号に基づいて、MEMSをエラー状態にセットするステップも含み、ICは、MEMSがエラー状態にあるときは無効化される。オーバーライド信号が、MEMSと駆動回路との少なくとも一つにアサートされる。MEMSは、このオーバーライド信号に基づいてチップ有効の状態にリセットされ、MEMSがチップ有効の状態にあるときICは再有効化される。言及される複数の図面を、本発明の例示的な実施形態の非限定的な例として参照しながら、本発明を以下に続く詳細な説明において記述する。本発明は集積回路ICに関し、さらに具体的には、IC機能の非破壊的で安全な無効化を行うための構造体および方法に関する。さらに詳しくは、本発明は、所定の状態についてICのアクティビティをモニタし、微小電気機械構造部MEMSを利用して、該当状態の一つが検出されたときICの機能を無効にするための、安全、非破壊的で、耐放射線型のメカニズム構造体を提供する。さらに、この構造体は、MEMSをリセットしICの機能を再有効化する安全な方法も提供する。実装において、本発明の構造体は、MEMSおよび、所定の状態が検出されたことを示す信号を受信するMEMS制御ロジックを含む。諸実施形態において、所定の状態が検出されると、MEMSはICを無効にすることができる。この所定の状態には、例えば、無許可のアクティビティの検出を含めることが可能である。諸実施形態において、本発明には、ICが無効にされて電力が除去されたときも持続するメモリを含めることができる。動作において、所定の状態が検出されたとき、MEMSはエラー状態に移行され、ICの機能を無効にする。但し、有利には、その所定の状態が終息した後、または一連の再起動手順を介して、MEMSはそのICの機能を有効にする状態への復帰が可能である。諸実施形態において、これは、ICの外部ピンに電力を供給するか、あるいは、そのピンを介してMEMSもしくはMEMS制御ロジックまたはその両方にオーバーライド信号を送信することによって遂行される。オーバーライド信号を供するために、例えば、このピンは、別のICの特別ソケット中に挿入するかまたは装置によって検針することができる。有利には、本発明は、無許可のユーザがMEMSを制御できないようにすることによって、安全なやり方でICの無効化およびその後の再有効化を可能にする。さらに、本発明は、ICを恒久的に無効にする必要なく、ICの無効化およびその後の再有効化を可能にする。加えて、本発明は、高放射線環境およびアルファ粒子の影響を受けないMEMSを用い、例えば耐放射線型ICを利用する。また、本発明の構造体は、より破壊的な他の構造体と比較して、他のユーザ用途に対し利用可能なチップの実使用面積を増やし、非破壊的仕方でMEMSをスイッチオン、オフできるので、ICの機能を無制限な回数無効にすることができる。図1は、本発明の諸態様による、チップ有効の状態にあるMEMS105を含む、構造体100の例示的な略図である。さらに具体的には、MEMS105の状態はICの状態と関連しており、チップ有効の状態は、ICが機能状態にあることを示す。諸実施形態において、MEMS105は、片持ちビーム、回転ギア図3A、3B、または、異なる状態の間をスイッチすることが可能な、当該技術分野で既知の任意の他のMEMSデバイスとすることができる。諸実施形態において、MEMS105は、能動性または受動性MEMSとすることができ、これに電圧または電力を印加して、あるいは印加せずに移行させることが可能である。構造体100は、駆動回路110およびオーバーライド回路115をさらに含む。諸実施形態において、駆動回路110には、MEMS制御モジュール120、メモリまたは電気回路125Bを包含する状態検出モジュール125A、インバータゲート130、ANDゲート135、およびORゲート140を含めることができる。本発明の諸態様によれば、駆動回路110はMEMS105を駆動例えば移行するよう動作可能であり、これについては後記でさらに詳しく説明する。諸実施形態において、オーバーライド回路115には、入力/出力I/O:input/outputパッドまたはピン155、および静電気放電ESD:electrostaticdischargeモジュール160を含めることができる。本発明の諸態様によれば、オーバーライド回路115はMEMS105の駆動をオーバーライド例えばリセットするよう動作可能であり、これについては後記でさらに詳しく説明する。諸実施形態において、本発明の諸態様によれば、構造体100は、ICを制御するため、関連するIC内に例えば、そのIC中に内蔵して実装するか、あるいはICの外部に例えば、別個の構造体または回路として実装することが可能である。諸実施形態において、MEMS制御モジュール120は、MEMS105を、具体的には、MEMS105の移行を制御することができる。MEMS制御モジュール120およびMEMS105は、電圧アイランド165中に配置することができ、これらは、電源170からの電源電圧Vddを除く電圧の受電から絶縁される。諸実施形態において、電源170は、構造体100内または関連IC内に実装することが可能である。MEMS制御モジュール120は、電源電圧VddをMEMS105に接続することができる。チップ有効の状態において、MEMS105は、電源170と、MEMS制御モジュール120と、コンポーネント175との間の閉回路を提供する。さらに具体的には、チップ有効の状態では、MEMS105がチップ有効の状態にあって関連ICが機能状態にあることを示す、チップステータス信号チップステータスとして、電源電圧VddがMEMS105を介してコンポーネント175に送られる。諸実施形態において、コンポーネント175には、該ICまたは別のICの少なくとも一つの回路またはモジュールを含めることができ、チップステータス信号は、該ICまたは別のICの少なくとも一つの回路に対し、該ICが機能状態にあることを示す。諸実施形態において、コンポーネント175には、構造体100と同じ別の構造体を含めることができる。また、チップ有効の状態において、チップステータス信号は、MEMS105を通し、フィードバックループ180、具体的にはMEMS105を駆動回路110に接続してこれら部品間の閉回路を形成している配線、を介して駆動回路110に送られる。駆動回路110において、チップステータス信号はANDゲート135に入力される。また、諸実施形態において、状態通知信号状態通知も、インバータゲート130を介してANDゲート135に入力することができる。状態検出モジュール125Aは、初期的には、状態通知信号を低ロジック電圧レベル信号例えばバイナリ0信号にセットする。諸実施形態において、状態検出モジュール125Aは、図示のように構造体100中にでも、当該IC中だが構造体100の外部にでも、または別のIC中にでも実装することができる。信号をインバータゲート130に入力することによって、低状態通知信号は、高ロジック電圧レベル信号例えばバイナリ1信号に反転され、チップステータス信号と共にANDゲート135中に入力される。これにより、高ロジック電圧レベル信号が、ORゲート140中およびMEMS制御モジュール120中に入力されることになる。この高ロジック電圧レベル信号は、MEMS制御モジュール120に対し、ICは機能すべきであることを示し、これによりMEMS105がチップ有効の状態にあることを確実にする。図2は、本発明の諸態様による、MEMS105がエラー状態にある例示的な略図である。さらに具体的には、このエラー状態は、ICが無効状態または不機能状態にあることを示す。エラー状態において、MEMS105は、コンポーネント175および駆動回路110に対し開位置に移行する。すなわち、MEMS105は、電源170と、MEMS制御モジュール120と、コンポーネント175と、駆動回路110との間の閉回路を提供しない。その結果、もはや、電源電圧Vddは、チップステータス信号としてMEMS105を介してコンポーネント175および駆動回路110に送られなくなる。代わりに、チップステータス信号は、プルダウンメカニズム185によって低ロジック電圧レベル信号にセットされて駆動回路110に送られ、チップステータス信号が低に保持され、これは、コンポーネント175にも出力されてコンポーネント175に対して、MEMS105がエラー状態にありICは無効状態にあることが示される。例えば、コンポーネント175には、ICもしくはその機能またはこれらの両方を、低チップステータス信号に基づいて実際に無効にする、IC内の回路を含めることができる。別の例において、コンポーネント175を、構造体100と同じ構造体を包含する別のICとし、該低チップステータス信号に基づいて、その構造体のMEMSをエラー状態に移行させることも可能である。MEMS105をエラー状態に移行させるプロセスは、状態検出モジュール125Aが、状態通知信号例えばエラー信号を高ロジック電圧レベル信号にセットしたときに開始される。この状態通知信号は、ICを無効状態にするのをトリガすることになるさまざまな所定の状態に基づいてセットすることができる。例えば、諸実施形態において、状態検出モジュール125Aが、以下に限定はされないが、例として、IC上で-著作権侵害、-無許可のネットワークへの接続、-あるユーザが複数回に亘って間違った認証情報例えば、ユーザ名およびパスワードを入力する、-セキュリティ違反、-時間切れメカニズム、-出来事例えば地震によるハードドライブのシャットダウンの必要-停電、もしくは-静電気放電ESD事象例えば、瞬時的な望ましくない電流、または上記の複合発生などの状態のいずれかを検出したとき、状態通知信号を高にセットすることができよう。諸実施形態において、状態検出モジュール125Aの代わりに、構造体100と同じ別の構造体が状態通知信号をセットすることも可能である。例えば、この別の構造体は、構造体100における状態通知信号として、そのチップステータス信号を出力することができる。この場合、別の構造体のチップステータス信号によって、その別の構造体のMEMSが例えばある状態のエラー状態にあるのを示すことができ、これにより構造体100のMEMS105もエラー状態に入ることになる。諸実施形態において、状態検出モジュール125Aには、上記の状態通知信号を高にセットするような状態などの所定の状態を組み込むため、ユーザによるプログラムが可能なメモリまたは電気回路125Bを含めることができる。さらに、メモリまたは電気回路125Bを使って、例えば、チップステータス信号、状態通知信号、および、ICが無効にされもしくは電力が除去されまたはその両方が行われた場合であっても持続させる必要があり得る他のデータを格納することができる。検出された状態の一つに起因して状態通知信号が高にセットされると、その高い状態通知信号は、インバータゲート130において反転され、ANDゲート135は、低ロジック電圧レベル信号または駆動信号駆動を、ORゲート140を介してMEMS制御モジュール120中に出力する。これによって、ORゲート140からの低ロジック電圧レベル信号は、MEMS制御モジュール120に対し、ある状態例えば、ユーザの著作権侵害が発生したこと、および当該ICもしくはその機能またはこれらの両方を無効にすべきことを示す。かかる提示を受けて、MEMS制御モジュール120は、MEMS105を、例えば、コンポーネント175および駆動回路110に対し開位置にするなど、エラー状態に移行例えば駆動する。なお、この無効化プロセスの過程では、オーバーライド信号はアクティブでなく、ORゲート140への他の入力は、プルダウンメカニズム185によって低ロジック電圧レベルに維持されている。有利には、オーバーライド回路115を構成することが可能なI/Oパッドまたはピン155およびESDモジュール160によって、例えばチップ有効の状態に移行するなど、MEMS105をリセットすることができる。さらに具体的には、諸実施形態において、I/Oピン155は、別のICのソケットに差し込まれる、ICの外部ピンとすることが可能である。諸実施形態において、I/Oピン155は、MEMS105をリセットするオーバーライド信号をオーバーライドをアサートすることができる。諸実施形態において、I/Oピン155は、ICが、オーバーライド信号のアサートを可能ならしめる別のICのソケットに接続されたとき、MEMS105をリセットすることができる。このオーバーライド信号は、ORゲート140およびMEMS制御モジュール120を介してMEMS105に送られ、MEMS105は、物理的にチップ有効の状態に復帰する。上記に換えて、I/Oピン155をMEMS制御モジュール120に繋ぐことも可能で、オーバーライド信号例えば高ロジック電圧レベル信号をMEMS制御モジュール120に送ることができ、該モジュールがMEMS105をリセットする。セキュリティの目的のため、I/Oピン155は、例えば、ICの中に内蔵する、もしくは、特定の装置もしくは別のICの特定のソケットまたはその両方を介するものを除き外部からの干渉に対してアクセス不能にする、またはその両方を行うことができる。諸実施形態において、I/Oピン155は、当該ICのメモリもしくはプロセッサまたはその両方など、IC内のコンポーネントから内部的にオーバーライド信号を受信することもできる。オーバーライド信号を供給するために用いられるコンポーネントおよび方法は、ICに対するセキュリティ要求事項の如何による。諸実施形態において、オーバーライド回路115には、所定の期間もしくはある事象が発生するまでの間またはその両方の間、MEMS105のリセット例えば、電圧アイランド165の再賦活を遅延させるタイマーを含めることができる。このタイマーは、例えば、MEMS制御モジュール120中に組み込むことが可能である。動作において、オーバーライド信号がアサートされたとき、MEMS105は、チップ有効の状態、またはコンポーネント175および駆動回路110に対し閉位置に復帰し、ICの正常な機能が再開される。諸実施形態において、ESDモジュール160は、IC中のI/Oピン155におけるESD事象から、I/Oピン155もしくはORゲート140またはその両方を保護することができる。例えば、ESD事象は、チップステータス信号、状態通知信号、もしくはオーバーライド信号またはこれらのいくつかを、しかしてMEMS105を、これらを変更すべきでないときでも、変更してしまうことがある。しかして、ESDモジュール160は、ESD事象の過程でのチップステータス信号、状態通知信号、もしくはオーバーライド信号またはこれらのいくつかにおけるエラー発生から、構造体100を保護することができる。例えば、I/Oピン155にESD事象が生じた場合、ESDモジュール160は、電流をI/Oピン155からグランドに分流し、ESD事象が誤ってMEMS105の状態を変更してしまうのを回避することができる。また、ESDモジュール160は、構造体100のコンポーネント例えばORゲート140をESD事象による損傷から保護することができる。図3Aは、本発明の諸態様による、チップ有効の状態にあるMEMS205を含む構造体200の別の例示的な略図である。このチップ有効の状態は、MEMS205に関連するICが機能状態にあることを示す。諸実施形態において、MEMS205は、回転ギアとし、コンポーネント210に対して閉位置にすることができる。これによって、MEMS205は、コンポーネント210との閉回路を形成し、MEMS205がチップ有効の状態にありICが機能状態にあることをコンポーネント210に示す、チップステータス信号チップステータスを該コンポーネント210に送る。図3Bは、本発明の諸態様による、MEMS205がエラー状態にある、図3Aの例示的な略図である。エラー状態は、関連するICが無効状態にあることを示す。MEMS205は、コンポーネント210に対し開位置に移行し、しかして、もはやコンポーネント210と閉回路を形成せず、コンポーネント210にチップステータス信号を送らない。代わりに、チップステータス信号は、プルダウンメカニズム215によって低ロジック電圧レベル信号にセットされ、該信号は、コンポーネント210に対し、MEMS205がエラー状態にありICが無効状態にあることを示す。諸実施形態において、コンポーネント210には、この低チップステータス信号に基づいてICもしくはその機能またはこれらの両方を無効にする、該ICの回路を含めることができる。図4は、本発明の諸態様による、MEMS例えば、図1のMEMS105を動作するプロセスの例示的なフロー図300である。ステップ305で、プロセスが開始される。ステップ310で、駆動回路例えば駆動回路110もしくはオーバーライド回路例えばオーバーライド回路115またはその両方は、MEMSを、チップ有効の状態にセットし、コンポーネント例えばコンポーネント175および駆動回路に対して閉位置にセットする。ステップ315で、駆動回路は、状態検出モジュール例えば状態検出モジュール125Aまたは別のICから高い状態通知信号を受信する。例えば、状態検知モジュールがユーザの著作権侵害を検出したときに、この高い状態通知信号がトリガされる。ステップ320で、駆動回路は、MEMSを、エラー状態にセットし、コンポーネントおよび駆動回路に対して開位置にセットする。ステップ325で、オーバーライド回路は、MEMSもしくはMEMS制御モジュール例えばMEMS制御モジュール120またはその両方に対しオーバーライド信号をアサートする。例えば、I/Oピン例えばI/Oピン155は、別のICのソケットに挿入されたとき、オーバーライド信号をアサートすることができる。プロセスはステップ310に戻る。本明細書で使用する用語は、単に特定の実施形態を説明する目的のためのものであり、本発明を限定することは意図されていない。本明細書で用いられる、単数形あるa、an、および該theは、文脈上明確に別途に示されていなければ、複数形も同じように含むことが意図されている。さらに、当然のことながら本明細書で用いられる含むcompriseもしくは含んでいるcomprisingまたはその両方は、述べられた機能、完全体、ステップ、オペレーション、エレメント、もしくはコンポーネント、またはこれらの組み合わせの存在を特定するが、一つ以上の他の機能、完全体、ステップ、オペレーション、エレメント、コンポーネント、もしくはこれらの群、またはこれらの組み合わせの存在を排除するものではない。添付の特許請求の範囲におけるミーンズプラスファンクションまたはステッププラスファンクションの要素全ての、対応する構造、材料、動作および均等物は、具体的に請求された他の請求要素と組み合わせてその機能を遂行するための、一切の構造、材料または動作を包含することが意図されている。本発明の記述は、例示および説明の目的で提示されたもので、網羅的であることも、または本発明を開示した形態に限定することも意図されていない。当業者には、本発明の範囲および趣旨から逸脱することのない多くの修改および変形が明白であろう。本実施形態は、本発明の原理および実際的な応用を最善に説明し、他の当業者が、意図する特定の用途に適したさまざまな修改を加えたさまざまな実施形態に関して、本発明を理解できるように選択し説明されたものである。従って、諸実施形態に関連させて本発明を説明してきたが、当業者は、添付の特許請求の範囲の趣旨および範囲内において、本発明に修改を加えて実施できることを認識していよう。