第1基板上に設けられ、第1のエッチャントと比較して第2のエッチャントに対するエッチングレートが小さい第1ダミー層と、前記第1のエッチャントと比較して前記第2のエッチャントに対するエッチングレートが大きい第2ダミー層とを交互に積層したダミー層と、第1のエッチャントと比較して第2のエッチャントに対するエッチングレートが小さい第1デバイス層と、前記第1のエッチャントと比較して前記第2のエッチャントに対するエッチングレートが大きい第2デバイス層とを交互に積層したデバイス層と、を含む積層構造に対し、前記積層構造のうち前記第1基板から浮いた部分に第1のエッチャントを用いたエッチングと第2のエッチャントを用いたエッチングとを交互に行う工程を有することを特徴とする半導体装置の製造方法。前記浮いた部分は、前記積層構造と前記第1基板との間に形成されたボイドが割れることにより生じたものであることを特徴とする請求項1記載の半導体装置の製造方法。前記積層構造は、前記積層構造を第2基板上に形成する工程と、前記積層構造を前記第1基板に接合する工程と、前記第2基板を除去する工程とにより、前記第1基板上に形成されたものであることを特徴とする請求項2記載の半導体装置の製造方法。前記ダミー層及び前記半導体層は、インジウム、ガリウム及びアルミニウムの少なくとも1つをIII族元素、砒素及びリンの少なくとも1つをV族元素として含むIIIV族半導体からなり、前記第1のエッチャントは塩酸を含み、前記第2のエッチャントは酸、酸化剤及び水を含むことを特徴とする請求項1又は2記載の半導体装置の製造方法。前記ダミー層に含まれる層の数は前記デバイス層に含まれる層の数と同じであることを特徴とする請求項1から4いずれか一項記載の半導体装置の製造方法。しかし従来の技術では、IIIV族半導体層がウェハから浮き上がるような接合の欠陥が発生する場合があり、この浮き上がった半導体層が剥がれ落ち、パーティクルとなる可能性があった。本発明は上記課題に鑑み、このパーティクルの発生を抑制することが可能な半導体装置の製造方法を提供することを目的とする。本発明は、第1基板上に設けられ、第1のエッチャントと比較して第2のエッチャントに対するエッチングレートが小さい第1ダミー層と、前記第1のエッチャントと比較して前記第2のエッチャントに対するエッチングレートが大きい第2ダミー層とを交互に積層したダミー層と、前記ダミー層上に設けられ、第1のエッチャントと比較して第2のエッチャントに対するエッチングレートが小さい第1デバイス層と、前記第1のエッチャントと比較して前記第2のエッチャントに対するエッチングレートが大きい第2デバイス層とを交互に積層したデバイス層と、を含む積層構造に対し、前記積層構造のうち前記第1基板から浮いた部分に第1のエッチャントを用いたエッチングと第2のエッチャントを用いたエッチングとを交互に行う工程を有する半導体装置の製造方法である。本発明によれば、パーティクルの発生を抑制することが可能である。上記構成において、前記浮いた部分は、前記積層構造と前記第1基板との間に形成されたボイドが割れることにより生じたものである構成とすることができる。上記構成において、前記積層構造は、前記積層構造を第2基板上に形成する工程と、前記積層構造を前記第1基板に接合する工程と、前記第2基板を除去する工程とにより、前記第1基板上に形成されたものである構成とすることができる。上記構成において、前記ダミー層及び前記半導体層は、インジウム、ガリウム及びアルミニウムの少なくとも1つをIII族元素、砒素及びリンの少なくとも1つをV族元素として含むIIIV族半導体からなり、前記第1のエッチャントは塩酸を含み、前記第2のエッチャントは酸、酸化剤及び水を含む構成とすることができる。上記構成において、前記ダミー層に含まれる層の数は前記デバイス層に含まれる層の数と同じである構成とすることができる。本発明によれば、パーティクルの発生を抑制することが可能な半導体装置の製造方法を提供することができる。まず比較例について説明する。図1aから図1cは比較例に係る半導体装置の製造方法を例示する断面図である。図1aに示すように、例えば厚さ350μmのリン化インジウムInPからなる基板110上に、厚さ0.5μmのInPからなるバッファ層112が設けられている。バッファ層112上に、例えば厚さ0.2μmのp型インジウムガリウム砒素p-InGaAsからなるコンタクト層122が設けられている。コンタクト層122上に、例えば厚さ1.5μmのp-InPからなる第1クラッド層124が設けられている。第1クラッド層124上に、例えば厚さ5nmのアルミニウムインジウム砒素AlInAs及び厚さ7nmのアルミニウムガリウムインジウム砒素AlGaInAsの組み合わせ20ペアと、厚さ5nmのAlInAsとからなる変調層126が設けられている。変調層126上に、例えば厚さ0.5μmのn-InPからなる第2クラッド層128が設けられている。第2クラッド層128上に例えば厚さ100nmの酸化シリコンSiO2層114が設けられている。コンタクト層122、第1クラッド層124、変調層126及び第2クラッド層128を半導体層120とする。図1bに示すように、基板110上の半導体層120と基板111とを接合する。図1bにおける基板110は図1aの状態から上下反転している。基板111はSi層113とSi層117との間にSiO2層115が埋め込まれたSOI基板である。SiO2層115は光が伝搬する導波路として機能する。接合の工程は例えば以下のように行われる。両方のウェハを窒素N2ガスを導入したプラズマチャンバに入れる。RFRadioFrequency電力によりチャンバ内にN2プラズマを発生させ、基板110上のSiO2層114及び基板111のSi層117の表面を活性化処理する。ウェハをチャンバから取り出した後、活性化した表面は、大気中の水分から水酸基OH基が付着することにより親水化される。SiO2層114とSi層117とを圧接すると、ファンデルワールス力によりウェハが接合される。さらにウェハは、例えばN2雰囲気中において2時間、300°Cで熱処理することで強固に接合される。図1cに示すように、例えば塩酸HClを含む溶液である希釈塩酸を用いてエッチングを行う。エッチング処理により、基板110及びバッファ層112は除去される。コンタクト層122は希釈塩酸に対してエッチング耐性を有しており、エッチングストッパとして機能する。この結果、基板111上には、基板111に近い方からSiO2層114、第2クラッド層128、変調層126、第1クラッド層124、及びコンタクト層122が残存する。ウェハに適宜エッチング処理、電極形成等を施すことで、半導体装置が形成される。しかし比較例においては、半導体層120の一部が浮いてパーティクルとなることがあった。図2aは比較例におけるウェハを例示する平面図であり、図1cに対応する状態を図示している。図2aに黒丸で示すように、SiO2層114表面又は基板111表面にパーティクルが付着していると、基板111とSiO2層114との間にできる例えば直径50μm程度のボイドを起源として、SiO2層114と第2クラッド層128との間に例えば直径1mmのボイド119が生じる。ボイド119において膨れ上がった半導体層120が割れる。基板110及びバッファ層112を除去するためのエッチングを行うと、半導体層120に生じたクラック内に希釈塩酸が入り込み、第2クラッド層128もエッチングされる。図2bはエッチング処理後における、図2aに破線の四角で区切った領域を例示する模式図である。格子斜線の領域は浮き部分160を示す。図2cは図2bのA-Aに沿った断面図である。図2b及び図2cに示すように、SiO2層114から浮き上った第2クラッド層128がエッチングされる結果、ボイド119において割れた半導体層120が残存し、基板111から浮いた部分浮き部分160を形成する。浮き部分160の長さ、幅等は例えば数百μm~1mmである。浮き部分160は、製造工程において剥がれ落ち、パーティクルとなる。この結果、半導体装置の歩留まりが低下する。浮き部分160によるパーティクルの発生を抑制するためには浮き部分160を除去すればよい。例えば第1クラッド層124は、希釈塩酸と比較して、硫酸H2SO4、過酸化水素H2O2及び水H2Oの混合溶液H2SO4:H2O2:H2O溶液に対するエッチングレートが小さく、実質的に不溶と言える。一方、第1クラッド層124は希釈塩酸に対してエッチングレートが大きく、可溶と言える。以下、可溶及び不溶とは、上記のような関係を含む表現として使用する。コンタクト層122及び変調層126は、H2SO4:H2O2:H2O溶液に可溶で、希釈塩酸には不溶である。そこで、H2SO4:H2O2:H2O溶液をエッチャントするエッチング処理と、希釈塩酸をエッチャントとするエッチング処理とを交互に行うことで、浮き部分160を除去することができる。しかし、浮き部分160以外の半導体層120もエッチングされるため、所望の層構造が得られない。また、フォトリソグラフィー技術により、フォトレジストの露光現像を行い浮き部分160のみをエッチングすることも原理的にはできる。しかし、パーティクルはSiO2層115表面に不規則に付着するため、図2aに示すようにボイド119の数、分布も不規則となる。このため、複数回の工程に共通して使用できるマスクを作ることは困難であり、浮き部分160除去のためのフォトリソグラフィー処理の実用化は難しい。次に実施例1について説明する。実施例1はダミー層を用いる例である。図3aから図4dは実施例1に係る半導体装置の製造方法を例示する断面図である。図1aから図2cと同じ構成については説明を省略する。図3aに示すように、バッファ層12上に、例えば厚さ30nmのInGaAs層42が設けられている。InGaAs層42上に、例えば厚さ30nmのInP層44が設けられている。InP層44上に、例えば厚さ30nmのInGaAs層46が設けられている。InGaAs層46上に、例えば厚さ30nmのInP層48が設けられている。InGaAs層42、InP層44、InGaAs層46及びInP層48をダミー層40とする。ダミー層40上に半導体層20デバイス層及びSiO2層14が積層されている。実施例1における積層構造は、半導体層20及びダミー層40を含む。第1クラッド層24及び第2クラッド層28第1デバイス層、InP層44及びInP層48第1ダミー層は、希釈塩酸第1のエッチャントに可溶であり、H2SO4:H2O2:H2O溶液第2のエッチャントに不溶である。変調層26及びコンタクト層22第2デバイス層、InGaAs層42及びInGaAs層46第2ダミー層は、希釈塩酸に不溶であり、H2SO4:H2O2:H2O溶液に可溶である。図3bに示すように、基板10第2基板上のダミー層40と基板11第1基板とを接合し、熱処理を行う。このとき、図2aに示したようにボイドが生じる。図3cに示すように、希釈塩酸をエッチャントしてエッチング処理を行い、基板10、バッファ層12をエッチングする。これにより基板11上に、SiO2層14、半導体層20、及びダミー層40からなる積層構造が形成される。また、半導体層20の一部及びダミー層40の一部が浮き部分60を形成する。図4aに示すように、H2SO4:H2O2:H2O溶液をエッチャントとするエッチング処理を行う。これにより、浮き部分60のうち変調層26及びInGaAs層42はエッチングされる。H2SO4:H2O2:H2O溶液に対しては、InP層44及び第1クラッド層24がエッチングストッパとして機能するため、InP層44表面及び第1クラッド層24の表面においてエッチングは停止する。浮き部分60のうち、第1クラッド層24、コンタクト層22、InP層44、InGaAs層46及びInP層48は残存する。浮き部分60以外の領域でもInGaAs層42は除去される。またウェハをエッチャントに浸している時間は、厚さが数十nm又は数μmの半導体層変調層26及びInGaAs層42をエッチングできる程度の短時間でよいため、図中の横方向へのエッチングは行われにくい。従って、浮き部分60以外の領域においては、半導体層20、及びダミー層40のうちのInP層44、InGaAs層46及びInP層48が残存する。図4bに示すように、希釈塩酸によるエッチング処理を行う。浮き部分60のうち、第1クラッド層24及びInP層44はエッチングされる。InGaAs層46の表面及びコンタクト層22の表面においてエッチングは停止する。上述と同様に、浮き部分60のうち、コンタクト層22、InGaAs層46及びInP層48は残存する。浮き部分60以外の領域においては、半導体層20、InGaAs層46及びInP層48が残存する。図4cに示すように、H2SO4:H2O2:H2O溶液によるエッチング処理を行う。浮き部分60のコンタクト層22及びInGaAs層46はエッチングされ、InP層48は残存する。浮き部分60以外の領域においては、半導体層20、及びInP層48が残存する。図4dに示すように、希釈塩酸によるエッチング処理を行うことで浮き部分60はエッチングされる。コンタクト層22の表面においてエッチングは停止する。浮き部分60以外の領域においては、半導体層20が残存する。以上の工程により浮き部分60が除去される。この結果、浮き部分60に起因するパーティクルの発生が抑制される。また浮き部分60以外の領域においては、ダミー層40が除去され半導体層20が残存するため、所望の層構造を得ることができる。浮き部分60を除去するためには、半導体層20及びダミー層40が、希釈塩酸に可溶かつH2SO4:H2O2:H2O溶液に不溶な層と、希釈塩酸に不溶かつH2SO4:H2O2:H2O溶液に可溶な層とを交互に積層したものであることが好ましい。浮き部分60の下面及び上面に、同じエッチング選択性を有する層が露出することで、浮き部分60を上下から効率的に除去することができる。所望の層構造を確保するためには、図4dに示した浮き部分60を除去する最後の処理において使用するエッチャントは、半導体層20の最上層実施例1ではコンタクト層22が耐性を持つものであることが好ましい。このため、浮き部分60のうち最後まで残存するものはダミー層40に含まれる層であることが求められる。従って、ダミー層40に含まれる層の数は、希釈塩酸をエッチャントしてエッチング処理により基板10、バッファ層12をエッチングした際に形成される浮き部分60において、半導体層20に含まれる層の数より1つ多いことが好ましい。希釈塩酸をエッチャントしてエッチング処理を行い、基板10、バッファ層12をエッチングした際には、浮き部分60では、SiO2層114から浮き上がった第2クラッド層128の1層がエッチングされてなくなっている。従って、ダミー層40に含まれる層の数は、半導体層20に含まれる層の数と同一であることが好ましいこととなる。半導体層20及びダミー層40の材質は、III族元素としてIn、Al及びGaの少なくとも1つ、V族元素としてAs又はPの少なくとも1つを含むIIIV族半導体としたが、これに限定されず、他の半導体としてもよい。またエッチャントは希釈塩酸及びH2SO4:H2O2:H2O溶液に限定されない。希釈塩酸の代わりに例えば塩酸と酢酸との混合溶液を用いてもよい。H2SO4:H2O2:H2O溶液に代えて、例えばH3PO4リン酸:H2O2:H2O等のように、酸、酸化剤及び水を含む溶液を用いてもよい。エッチング選択性を利用して浮き部分60を除去することが可能な、エッチャント及び材質の組み合わせを採用することができる。実施例2は層の数を増加させた例である。図5aから図7cは実施例2に係る半導体装置の製造方法を例示する断面図である。図5aに示すように、実施例2の半導体層20においては、基板10に近い方からコンタクト層22、第1クラッド層24、変調層26、第2クラッド層28、例えば厚さ10nmのリン化インジウムガリウム砒素InGaAsPからなる欠陥防止層30、例えば厚さ90nmのn-InPからなる第3クラッド層32が積層されている。ダミー層40においては、基板10に近い方からInGaAs層42、InP層44、InGaAs層46、InP層48、例えば厚さ30nmのGaInAs層50、例えば厚さ30nmのInP層52が積層されている。図5bに示すように、ダミー層40と基板11とを接合する。図5bに示すように、希釈塩酸を用いたエッチングにより、基板10、バッファ層12を除去する。図5cに示すように、浮き部分60が形成される。図6aから図7cに示すように、H2SO4:H2O2:H2O溶液をエッチャントとするエッチング処理と、希釈塩酸をエッチャントとするエッチング処理とを交互に行う。これにより浮き部分60が下面及び上面からエッチングされ、図7cに示すように浮き部分60が除去される。また、浮き部分60以外の領域においては、ダミー層40が除去され半導体層20が残存する。実施例1においては半導体層20に含まれる層の数は4、ダミー層40に含まれる層の数は4である。実施例2においては半導体層20に含まれる層の数は6、ダミー層40に含まれる層の数は6である。このように層の数を変更しても、ダミー層40の層の数を半導体層20の層の数と同一とすることで、浮き部分60を除去することが可能である。実施例では光デバイスを半導体装置の例としたが、光デバイス以外の半導体装置にも実施例は適用可能である。以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。