基板と、前記基板上に形成された第1ゲート電極と、前記第1ゲート電極を覆うように形成された第1ゲート絶縁層と、前記第1ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、前記ソースコンタクト領域に接して形成されたソース電極と、前記ドレインコンタクト領域に接して形成されたドレイン電極と、前記酸化物半導体層上に形成され、絶縁性有機材料を含む第2ゲート絶縁層と、前記第2ゲート絶縁層上に形成された第2ゲート電極とを有することを特徴とする薄膜トランジスタ。前記基板が樹脂基板であることを特徴とする請求項1に記載の薄膜トランジスタ。前記第1ゲート電極が形成されている第1ゲート電極形成領域と、前記チャネル領域とが同一形状であることを特徴とする請求項1または請求項2に記載の薄膜トランジスタ。基板と、前記基板上に形成された第1ゲート電極と、前記第1ゲート電極を覆うように形成された第1ゲート絶縁層と、前記第1ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、前記ソースコンタクト領域に接して形成されたソース電極と、前記ドレインコンタクト領域に接して形成されたドレイン電極と、前記酸化物半導体層上に形成された第2ゲート絶縁層と、前記第2ゲート絶縁層上に形成された第2ゲート電極とを有する薄膜トランジスタの製造方法であって、第1ゲート絶縁層上に酸化物半導体層を形成する酸化物半導体層形成工程と、前記酸化物半導体層上にフォトレジストパターンを形成するフォトレジストパターン形成工程と、前記フォトレジストパターンで覆われてない部分の前記酸化物半導体層を低抵抗化し、前記酸化物半導体層に低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を形成する低抵抗化工程と、前記フォトレジストパターンを除去するフォトレジストパターン除去工程と、前記低抵抗領域および前記高抵抗領域を有する前記酸化物半導体層上に、前記酸化物半導体層に酸素欠損が発生しないように、第2ゲート絶縁層を形成する第2ゲート絶縁層形成工程とを有することを特徴とする薄膜トランジスタの製造方法。前記第2ゲート絶縁層形成工程にて、塗布法により前記第2ゲート絶縁層を形成することを特徴とする請求項4に記載の薄膜トランジスタの製造方法。前記低抵抗化工程にて、プラズマ処理を行うことを特徴とする請求項4または請求項5に記載の薄膜トランジスタの製造方法。前記フォトレジストパターン形成工程にて、前記酸化物半導体層上にフォトレジスト層を形成した後、前記基板側から露光し、前記フォトレジストパターンを形成することを特徴とする請求項4から請求項6までのいずれかに記載の薄膜トランジスタの製造方法。本発明は、上記問題点に鑑みてなされたものであり、ダブルゲート構造を有する薄膜トランジスタにおいて、低温かつ簡便で安価な製造工程により作製可能であり、トランジスタ特性に優れる薄膜トランジスタおよびその製造方法を提供することを主目的とするものである。上記目的を達成するために、本発明は、基板と、上記基板上に形成された第1ゲート電極と、上記第1ゲート電極を覆うように形成された第1ゲート絶縁層と、上記第1ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、上記ソースコンタクト領域に接して形成されたソース電極と、上記ドレインコンタクト領域に接して形成されたドレイン電極と、上記酸化物半導体層上に形成され、絶縁性有機材料を含む第2ゲート絶縁層と、上記第2ゲート絶縁層上に形成された第2ゲート電極とを有することを特徴とする薄膜トランジスタを提供する。本発明によれば、第2ゲート絶縁層は絶縁性有機材料を含んでいるので塗布法により形成可能であり、第2ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、従来のように高温にする必要はなく、例えば150°C以下の低温とすることが可能である。また本発明によれば、酸化物半導体層は低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域と高抵抗領域であるチャネル領域とを有しているが、酸化物半導体層の低抵抗領域は、例えば酸化物半導体層上にフォトレジストパターンを形成し、フォトレジストパターンで覆われてない部分の酸化物半導体層を低抵抗化することにより形成することができる。そのため、従来のように酸化物半導体層を低抵抗化および高抵抗化するために煩雑な工程を経ることがない。したがって本発明においては、低温かつ簡便で安価な製造工程により製造可能であり、トランジスタ特性に優れる、ダブルゲート構造を有する薄膜トランジスタとすることが可能となる。上記発明においては、上記基板が樹脂基板であることが好ましい。本発明の薄膜トランジスタは低温の製造工程により製造可能であるので、熱による樹脂基板の寸法変化を抑制することが可能であり、ダブルゲート構造を有する薄膜トランジスタの高精細化を実現することができる。また本発明においては、上記第1ゲート電極が形成されている第1ゲート電極形成領域と、上記チャネル領域とが同一形状であることが好ましい。第1ゲート電極形成領域およびチャネル領域が同一形状であれば、第1ゲート電極形成領域とソースコンタクト領域およびドレインコンタクト領域とを重ならないようにすることができ、第1ゲート電極とソース電極およびドレイン電極との間の寄生容量を小さくすることができるからである。また本発明は、基板と、上記基板上に形成された第1ゲート電極と、上記第1ゲート電極を覆うように形成された第1ゲート絶縁層と、上記第1ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、上記ソースコンタクト領域に接して形成されたソース電極と、上記ドレインコンタクト領域に接して形成されたドレイン電極と、上記酸化物半導体層上に形成された第2ゲート絶縁層と、上記第2ゲート絶縁層上に形成された第2ゲート電極とを有する薄膜トランジスタの製造方法であって、第1ゲート絶縁層上に酸化物半導体層を形成する酸化物半導体層形成工程と、上記酸化物半導体層上にフォトレジストパターンを形成するフォトレジストパターン形成工程と、上記フォトレジストパターンで覆われてない部分の上記酸化物半導体層を低抵抗化し、上記酸化物半導体層に低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を形成する低抵抗化工程と、上記フォトレジストパターンを除去するフォトレジストパターン除去工程と、上記低抵抗領域および上記高抵抗領域を有する上記酸化物半導体層上に、上記酸化物半導体層に酸素欠損が発生しないように、第2ゲート絶縁層を形成する第2ゲート絶縁層形成工程とを有することを特徴とする薄膜トランジスタの製造方法を提供する。本発明によれば、酸化物半導体層に酸素欠損が発生しないように、酸化物半導体層上に第2ゲート絶縁層を形成するので、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、従来のように高温にする必要はなく、例えば150°C以下の低温とすることが可能である。また本発明によれば、上記のフォトレジストパターン形成工程、低抵抗化工程およびフォトレジストパターン除去工程を行うことにより、低抵抗領域および高抵抗領域を有する酸化物半導体層を得ることができるので、従来のように低抵抗領域および高抵抗領域を形成するために煩雑な工程を経ることがない。したがって本発明においては、低温かつ簡便で安価な製造工程により、ダブルゲート構造を有し、トランジスタ特性に優れる薄膜トランジスタを製造することが可能である。上記発明においては、上記第2ゲート絶縁層形成工程にて、塗布法により上記第2ゲート絶縁層を形成することが好ましい。塗布法では、第2ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、温度をより低くすることが可能である。また本発明においては、上記低抵抗化工程にて、プラズマ処理を行うことが好ましい。プラズマ処理であれば、イオン注入装置等の高価な装置が不要であり、製造コストのさらなる削減が可能である。さらに本発明においては、上記フォトレジストパターン形成工程にて、上記酸化物半導体層上にフォトレジスト層を形成した後、上記基板側から露光し、上記フォトレジストパターンを形成することが好ましい。この場合、第1ゲート電極をマスクとしてフォトレジスト層を露光することができるので、薄膜トランジスタの製造工程で使用するマスク数を減らすことができ、工程数を削減し、製造コストを低減することができる。また、低抵抗化工程では、第1ゲート電極が形成されている第1ゲート電極形成領域と酸化物半導体層のチャネル領域とが同一形状となるように、低抵抗領域のソースコンタクト領域およびドレインコンタクト領域を形成することができるので、第1ゲート電極形成領域とソースコンタクト領域およびドレインコンタクト領域とを重ならないようにすることができ、第1ゲート電極とソース電極およびドレイン電極との間の寄生容量を小さくすることができる。本発明においては、低温かつ簡便で安価な製造工程により、ダブルゲート構造を有し、トランジスタ特性に優れる薄膜トランジスタを製造することが可能であるという効果を奏する。以下、本発明の薄膜トランジスタおよびその製造方法について詳細に説明する。A.薄膜トランジスタまず、本発明の薄膜トランジスタについて説明する。本発明の薄膜トランジスタは、基板と、上記基板上に形成された第1ゲート電極と、上記第1ゲート電極を覆うように形成された第1ゲート絶縁層と、上記第1ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、上記ソースコンタクト領域に接して形成されたソース電極と、上記ドレインコンタクト領域に接して形成されたドレイン電極と、上記酸化物半導体層上に形成され、絶縁性有機材料を含む第2ゲート絶縁層と、上記第2ゲート絶縁層上に形成された第2ゲート電極とを有することを特徴とするものである。本発明の薄膜トランジスタについて図面を参照しながら説明する。図1は、本発明の薄膜トランジスタの一例を示す概略断面図である。図1に例示する薄膜トランジスタ1は、基板2と、基板2上に形成された第1ゲート電極3と、第1ゲート電極3を覆うように形成された第1ゲート絶縁層4と、第1ゲート絶縁層4上に形成され、ソースコンタクト領域15S、ドレインコンタクト領域15D、チャネル領域15Cを有する酸化物半導体層5と、酸化物半導体層5上に形成され、絶縁性有機材料を含む第2ゲート絶縁層6と、第2ゲート絶縁層6上にスルーホールを介してソースコンタクト領域15Sに接するように形成されたソース電極7と、第2ゲート絶縁層6上にスルーホールを介してドレインコンタクト領域15Dに接するように形成されたドレイン電極8と、第2ゲート絶縁層6上に形成された第2ゲート電極9とを有している。酸化物半導体層5では、ソースコンタクト領域15Sおよびドレインコンタクト領域15Dは低抵抗領域、チャネル領域15Cは高抵抗領域であり、ソースコンタクト領域15Sおよびドレインコンタクト領域15Dは酸化物半導体層5が低抵抗化された領域である。この薄膜トランジスタ1はダブルゲート構造を有している。図2は、本発明の薄膜トランジスタの他の例を示す概略断面図である。図2に例示する薄膜トランジスタ1は、基板2と、基板2上に形成された第1ゲート電極3と、第1ゲート電極3を覆うように形成された第1ゲート絶縁層4と、第1ゲート絶縁層4上に形成され、ソースコンタクト領域15S、ドレインコンタクト領域15D、チャネル領域15Cを有する酸化物半導体層5と、酸化物半導体層5上にソースコンタクト領域15Sに接して形成されたソース電極7と、酸化物半導体層5上にドレインコンタクト領域15Dに接して形成されたドレイン電極8と、酸化物半導体層5、ソース電極7およびドレイン電極8上に形成され、絶縁性有機材料を含む第2ゲート絶縁層6と、第2ゲート絶縁層6上に形成された第2ゲート電極9とを有している。酸化物半導体層5では、ソースコンタクト領域15Sおよびドレインコンタクト領域15Dは低抵抗領域、チャネル領域15Cは高抵抗領域であり、ソースコンタクト領域15Sおよびドレインコンタクト領域15Dは酸化物半導体層5が低抵抗化された領域である。また、第1ゲート電極3に対してチャネル領域15C、ソースコンタクト領域15Sおよびドレインコンタクト領域15Dの位置が自動的に決まるセルフアライン構造となっており、チャネル領域15Cは、第1ゲート電極3が形成されている第1ゲート電極形成領域13と同一形状となっている。この薄膜トランジスタ1はダブルゲート構造を有し、またトップコンタクト構造を有している。図3は、本発明の薄膜トランジスタの他の例を示す概略断面図である。図3に例示する薄膜トランジスタ1は、基板2と、基板2上に形成された第1ゲート電極3と、第1ゲート電極3を覆うように形成された第1ゲート絶縁層4と、第1ゲート絶縁層4上に形成されたソース電極7およびドレイン電極8と、ソース電極7にソースコンタクト領域15Sが接し、ドレイン電極8にドレインコンタクト領域15Dが接するように形成された、ソースコンタクト領域15S、ドレインコンタクト領域15D、チャネル領域15Cを有する酸化物半導体層5と、酸化物半導体層5、ソース電極7およびドレイン電極8上に形成され、絶縁性有機材料を含む第2ゲート絶縁層6と、第2ゲート絶縁層6上に形成された第2ゲート電極9とを有している。酸化物半導体層5では、ソースコンタクト領域15Sおよびドレインコンタクト領域15Dは低抵抗領域、チャネル領域15Cは高抵抗領域であり、ソースコンタクト領域15Sおよびドレインコンタクト領域15Dは酸化物半導体層5が低抵抗化された領域である。また、第1ゲート電極3に対してチャネル領域15Cの位置が自動的に決まるセルフアライン構造となっており、チャネル領域15Cは、第1ゲート電極3が形成されている第1ゲート電極形成領域13と同一形状となっている。この薄膜トランジスタ1はダブルゲート構造を有し、またボトムコンタクト構造を有している。なお、図3に例示する薄膜トランジスタにおいては、ソース電極7およびドレイン電極8上に位置する酸化物半導体層5の領域は高抵抗領域となるが、ソース電極7およびドレイン電極8は側面がそれぞれソースコンタクト領域15Sおよびドレインコンタクト領域15Dに接しているので、トランジスタ特性に問題はない。本発明によれば、第2ゲート絶縁層は絶縁性有機材料を含んでいるので塗布法により形成可能であり、第2ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、従来のように高温にする必要はなく、例えば150°C以下の低温とすることが可能である。また本発明によれば、酸化物半導体層は低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域と高抵抗領域であるチャネル領域とを有しているが、酸化物半導体層の低抵抗領域は、例えば酸化物半導体層上にフォトレジストパターンを形成し、フォトレジストパターンで覆われてない部分の酸化物半導体層を低抵抗化することにより形成することができる。そのため、従来のように酸化物半導体層を低抵抗化および高抵抗化するために煩雑な工程を経ることがないので、歩留まりの低下を招くことなく、高い生産性を有する薄膜トランジスタとすることができる。したがって本発明においては、低温かつ簡便で安価な製造工程により製造可能であり、オン/オフ比、閾値電圧、移動度等のトランジスタ特性に優れる、ダブルゲート構造を有する薄膜トランジスタとすることが可能となる。また、本発明の薄膜トランジスタは、例えば150°C以下の低温の製造工程により製造可能であり、基板として樹脂基板を用いることができ、樹脂基板を用いた場合には熱による寸法変化を抑制することができる。ダブルゲート構造を有する薄膜トランジスタは高精細化が可能であるという利点を有することから、低温で製造可能な薄膜トランジスタとすることにより、樹脂基板の熱膨張に依存した位置ずれを抑制し、ダブルゲート構造を有する薄膜トランジスタの高精細化を実現することが可能となる。さらに、樹脂基板を使用することが可能であるため、ロールツーロール製造技術への展開が可能であり、本発明の薄膜トランジスタを用いることにより、大面積の回路基板を低コストで製造することが可能となる。また、本発明の薄膜トランジスタは、樹脂基板を用いることができるので、フレキシブル化が可能であり、フラットパネルディスプレイに好適である。さらに、本発明の薄膜トランジスタは、2つのゲート電極を備え、ダブルゲート構造を有するので、大電流化や高精細化等の高機能化を実現することが可能である。また、第1ゲート電極および第2ゲート電極を個別に制御することで、閾値電圧を調整することが可能である。また、第1ゲート電極および第2ゲート電極によって酸化物半導体層を遮光することができ、光照射、中でも紫外光照射、特に紫外光および可視光照射による薄膜トランジスタの特性変化を抑制することができる。また、酸化物半導体層を挟んで第1ゲート絶縁層および第1ゲート電極と第2ゲート絶縁層および第2ゲート電極とが形成されているので、酸化物半導体層のチャネル領域を保護することができる。例えば、第1ゲート電極および第2ゲート電極が金属材料からなるものである場合には、水分や酸素に対するバリア性が高いので、酸化物半導体層を保護し、水分や酸素による特性劣化を抑制することができる。また、特に、図1に例示するように、酸化物半導体層5上に第2ゲート絶縁層6が形成され、第2ゲート絶縁層6上にソース電極7およびドレイン電極8が形成されている場合には、不純物等によるチャネル領域の汚染を防止することができる。以下、本発明の薄膜トランジスタにおける各構成について説明する。1.酸化物半導体層本発明における酸化物半導体層は、第1ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域と高抵抗領域であるチャネル領域とを有するものである。酸化物半導体層に用いられる半導体材料としては、酸化物半導体であれば特に限定されるものではなく、例えば、酸化亜鉛ZnO、酸化チタンTiO、酸化マグネシウム亜鉛MgxZn1-xO、酸化カドミウム亜鉛CdxZn1-xO、酸化カドミウムCdO、酸化インジウムIn2O3、酸化ガリウムGa2O3、酸化スズSnO2、酸化マグネシウムMgO、酸化タングステンWO、InGaZnO系、InGaSnO系、InGaZnMgO系、InAlZnO系、InFeZnO系、InGaO系、ZnGaO系、InZnO系が挙げられる。低抵抗領域および高抵抗領域としては、低抵抗領域の抵抗率が高抵抗領域の抵抗率よりも低ければよく、すなわち低抵抗領域のキャリア濃度が高抵抗領域のキャリア濃度よりも大きければよい。低抵抗領域の抵抗率およびキャリア濃度は、酸化物半導体層とソース電極およびドレイン電極との接触抵抗を小さくすることが可能な抵抗率およびキャリア濃度であればよい。また、高抵抗領域の抵抗率およびキャリア濃度は、良好なトランジスタ特性が得られる抵抗率およびキャリア濃度であればよい。ソースコンタクト領域およびドレインコンタクト領域は低抵抗領域であり、チャネル領域は高抵抗領域である。ソースコンタクト領域、ドレインコンタクト領域、チャネル領域の形状としては、第1ゲート電極および第2ゲート電極間にチャネル領域が挟まれるように各領域を配置することができる形状であればよく、任意の形状とすることができる。中でも、図2~図4に例示するように、高抵抗領域であるチャネル領域15Cは、第1ゲート電極3が形成されている第1ゲート電極形成領域13と同一形状であることが好ましい。チャネル領域および第1ゲート電極形成領域が同一形状であれば、第1ゲート電極形成領域とソースコンタクト領域およびドレインコンタクト領域とを重ならないようにすることができ、第1ゲート電極とソース電極およびドレイン電極との間の寄生容量を小さくすることができるからである。酸化物半導体層の形成方法としては、上記半導体材料を成膜可能な方法であれば特に限定されるものではないが、中でも、上記半導体材料を低温で成膜可能であることが好ましく、具体的には150°C以下で成膜可能であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。このような酸化物半導体層の形成方法としては、例えば、真空蒸着法、スパッタリング法、イオンプレーティング法等のPVD法を用いることができる。上記半導体材料を成膜する際の雰囲気としては、酸素を含む雰囲気とすることが好ましい。また、アルゴン等の不活性ガスが含まれていてもよい。中でも、酸素の割合は多いほど好ましく、酸素100の雰囲気とすることが好ましい。半導体材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとして酸化物半導体層をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができ、半導体材料に応じて適宜選択される。なお、低抵抗領域および高抵抗領域の形成方法については、後述のB.薄膜トランジスタの製造方法の項に詳しく記載するので、ここでの説明は省略する。酸化物半導体層の厚みとしては、薄膜トランジスタの構造や用途等に応じて適宜選択されるものであり、例えば、10nm~75nm程度に設定することができる。2.第2ゲート絶縁層本発明における第2ゲート絶縁層は、上記酸化物半導体層上に形成され、絶縁性有機材料を含むものである。第2ゲート絶縁層に用いられる絶縁性有機材料としては、上記酸化物半導体層に酸素欠損を発生させないような方法により成膜可能な材料であればよいが、中でも、塗布法により成膜可能な材料であることが好ましい。塗布法では、第2ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、温度をより低くすることができる。このような絶縁性有機材料としては、具体的には、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を用いることができる。フッ素系樹脂を用いた場合には、酸化物半導体層と第2ゲート絶縁層との界面特性を良好なものとすることができる。また、絶縁性有機材料としては、光硬化性樹脂、熱硬化性樹脂、感光性樹脂等のいずれも用いることができるが、感光性樹脂であることが好ましい。第2ゲート絶縁層のパターニングが容易となるからである。第2ゲート絶縁層の形成方法としては、上記酸化物半導体層に酸素欠損を発生させないような方法であれば特に限定されるものではなく、上記絶縁性有機材料の種類に応じて適宜選択される。中でも、第2ゲート絶縁層の形成方法は、上記絶縁性有機材料を低温で成膜可能であることが好ましく、具体的には150°C以下で成膜可能であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。このような第2ゲート絶縁層の形成方法としては、例えば、塗布法や、DCスパッタリング法、対向ターゲット式スパッタリング法、ICP-CVD法等を用いることができる。特に、塗布法が好ましく用いられる。塗布法では、第2ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、温度をより低くすることができる。塗布法により第2ゲート絶縁層を形成する場合には、通常、成膜後に上述の樹脂を固めるベイク工程が行われる。ベイク温度としては150°C以下であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。また、ベイク温度が上記範囲内で比較的高い場合には、ベイク工程により酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりすることができる。すなわち、第2ゲート絶縁層を形成する際のベイク工程と、酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりするための熱処理工程とを同時に行うことができる。なお、ベイク工程については、後述のB.薄膜トランジスタの製造方法の項に詳しく記載するので、ここでの説明は省略する。絶縁性有機材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、絶縁性有機材料が感光性を持たない場合には、フォトレジストパターンをマスクとして第2ゲート絶縁層をエッチングする。この際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。第2ゲート絶縁層の厚みとしては、薄膜トランジスタの構造や用途に応じて適宜選択されるものであり、例えば50nm~1μm程度で設定することができる。3.第1ゲート絶縁層本発明における第1ゲート絶縁層は、第1ゲート電極を覆うように形成されるものである。第1ゲート絶縁層に用いられる絶縁性材料としては、薄膜トランジスタのゲート絶縁層に一般的に用いられるものを使用することができ、絶縁性無機材料および絶縁性有機材料のいずれも用いることができる。絶縁性無機材料としては、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、酸化アルミニウム、酸化タンタル等が挙げられる。絶縁性有機材料としては、例えば、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等が挙げられる。また、絶縁性有機材料としては、光硬化性樹脂、熱硬化性樹脂、感光性樹脂等のいずれも用いることができるが、感光性樹脂であることが好ましい。第1ゲート絶縁層のパターニングが容易だからである。第1ゲート絶縁層の形成方法としては、上記絶縁性材料の種類に応じて適宜選択されるものであり、中でも、上記絶縁性材料を低温で成膜可能であることが好ましく、具体的には150°C以下で成膜可能であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。このような第1ゲート絶縁層の形成方法としては、例えば、ICP-CVD法等のCVD法や、スパッタリング法等のPVD法等のドライプロセス、および、塗布法等のウェットプロセスが用いられる。ドライプロセスにより上記絶縁性材料を成膜する際の雰囲気としては、酸素を含む雰囲気であることが好ましい。また、アルゴン等の不活性ガスが含まれていてもよい。酸素の割合は多いほど好ましく、中でも酸素100の雰囲気であることが好ましい。絶縁性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、絶縁性材料が感光性を持たない場合には、フォトレジストパターンをマスクとして第1ゲート絶縁層をエッチングする。この際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができ、絶縁性材料に応じて適宜選択される。第1ゲート絶縁層の厚みとしては、薄膜トランジスタの構造や用途に応じて適宜選択されるものであり、例えば100nm~300nm程度で設定することができる。4.ソース電極およびドレイン電極本発明において、ソース電極は上記酸化物半導体層のソースコンタクト領域に接して形成されるものであり、ドレイン電極は上記酸化物半導体層のドレインコンタクト領域に接して形成されるものである。ソース電極およびドレイン電極の形成位置としては、図1に例示するようにソース電極7およびドレイン電極8が第2ゲート絶縁層6上に形成されていてもよく、図2に例示するようにソース電極7およびドレイン電極8が酸化物半導体層5上に形成されていてもよい。中でも、ソース電極およびドレイン電極は第2ゲート絶縁層上に形成されていることが好ましい。第2ゲート絶縁層によって酸化物半導体層のチャネル領域の汚染を防止することができるからである。ソース電極およびドレイン電極に用いられる導電性材料としては、薄膜トランジスタのソース電極およびドレイン電極に一般的に用いられるものを使用することができ、例えば、Al、Cr、Ni、Au、Ag、Ta、Cu、Pt、Ti、Nb、Mo、IZO、ITO、MoOx、NiOx、TiOx等の金属材料が挙げられる。これらの導電性材料は1種単独で用いてもよく2種以上を積層してもよい。中でも、酸化物半導体層のソースコンタクト領域およびドレインコンタクト領域との接触が良好になることから、Ti、Moが好ましく用いられる。また、電気抵抗を低くするために、TiおよびAlが順に積層されていてもよい。また、ソース電極およびドレイン電極が酸化物半導体層上に形成されている場合、塗布法により成膜可能な材料が好ましく、具体的には、AgコロイドやAuコロイドが挙げられる。ソース電極およびドレイン電極の形成方法としては、本発明の薄膜トランジスタの構造により適宜選択されるものであり、中でも、上記導電性材料を低温で成膜可能であることが好ましく、具体的には150°C以下で成膜可能であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。ソース電極およびドレイン電極が第2ゲート絶縁層上に形成されている場合または第1ゲート絶縁層上に形成されている場合、ソース電極およびドレイン電極の形成方法は、上記導電性材料の種類に応じて適宜選択され、例えば、真空蒸着法、スパッタリング法、イオンプレーティング法等のPVD法を用いることができる。一方、ソース電極およびドレイン電極が酸化物半導体層上に形成されている場合、ソース電極およびドレイン電極の形成方法は、上記酸化物半導体層に酸素欠損を発生させないような方法であれば特に限定されるものではなく、例えば、DCスパッタリング法、対向ターゲット式スパッタリング法、ECRスパッタリング、塗布法等を用いることができる。中でも、ソース電極およびドレイン電極形成時の酸化物半導体層のダメージを大幅に低減し、酸素欠損の発生を大きく抑制することができることから、塗布法が好ましい。導電性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとしてソース電極およびドレイン電極をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。ソース電極およびドレイン電極の厚みは50nm~200nm程度に設定することができる。5.第2ゲート電極本発明における第2ゲート電極は、上記第2ゲート絶縁層上に形成されるものである。第2ゲート電極に用いられる導電性材料としては、ダブルゲート構造を有する薄膜トランジスタの上部ゲート電極に一般的に用いられるものを使用することができ、例えば、Al、Cr、Ni、Au、Ag、Ta、Cu、Pt、Ti、Nb、Mo等の金属やIZO、ITO、MoOx、NiOx、TiOx等の金属酸化物等の金属材料が挙げられる。これらの金属材料は1種単独で用いてもよく2種以上を積層してもよい。中でも、図1に例示するように第2ゲート絶縁層6上に第2ゲート電極9、ソース電極7およびドレイン電極8が形成されている場合には、第2ゲート電極、ソース電極およびドレイン電極を同時に形成し、製造工程を簡素化できることから、第2ゲート電極に用いられる導電性材料は、上記のソース電極およびドレイン電極に用いられる導電性材料と同一であることが好ましい。また、第2ゲート電極は遮光機能を有することが好ましく、中でも紫外光、特に紫外光および可視光に対して遮光性を有することが好ましい。第2ゲート電極によって酸化物半導体層を遮光し、酸化物半導体層への紫外光や可視光の照射による薄膜トランジスタの特性変化を抑制することができるからである。この場合、第2ゲート絶縁層を構成する導電性材料としては、Al、Cu、Ti等の金属材料が好ましく用いられる。これらの金属材料は1種単独で用いてもよく2種以上を積層してもよい。第2ゲート電極の形成方法としては、上記導電性材料を成膜可能な方法であれば特に限定されるものではないが、中でも、上記導電性材料を低温で成膜可能であることが好ましく、具体的には150°C以下で成膜可能であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。このような第2ゲート電極の形成方法としては、例えば、ICP-CVD法等のCVD法や、真空蒸着法、スパッタリング法、イオンプレーティング法等のPVD法等を用いることができる。導電性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとして第2ゲート電極をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。第2ゲート電極の厚みは50nm~200nm程度に設定することができる。6.第1ゲート電極本発明における第1ゲート電極は基板上に形成されるものである。第1ゲート電極に用いられる導電性材料としては、ダブルゲート構造を有する薄膜トランジスタの下部ゲート電極に一般的に用いられるものを使用することができ、例えば、Al、Cr、Ni、Au、Ag、Ta、Cu、Pt、Ti等の金属材料が挙げられる。これらの金属材料は1種単独で用いてもよく2種以上を積層してもよい。また、第1ゲート電極は遮光機能を有することが好ましく、特に紫外光に対して遮光性を有することが好ましい。第1ゲート電極によって酸化物半導体層を遮光し、酸化物半導体層への紫外光照射による薄膜トランジスタの特性変化を抑制することができるからである。この場合、第1ゲート絶縁層を構成する導電性材料としては、Al、Cu、Ti等の金属材料が好ましく用いられる。これらの金属材料は1種単独で用いてもよく2種以上を積層してもよい。第1ゲート電極の形成方法としては、上記導電性材料を成膜可能な方法であれば特に限定されるものではないが、中でも、上記導電性材料を低温で成膜可能であることが好ましく、具体的には150°C以下で成膜可能であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。このような第1ゲート電極の形成方法としては、例えば、真空蒸着法、スパッタリング法、イオンプレーティング法等のPVD法等を用いることができる。導電性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとして第1ゲート電極をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。第1ゲート電極の厚みは50nm~200nm程度に設定することができる。7.基板本発明に用いられる基板は、上記の第1ゲート電極、第1ゲート絶縁層、酸化物半導体層、第2ゲート絶縁層、第2ゲート電極、ソース電極およびドレイン電極を支持するものである。基板は、薄膜トランジスタの用途等に応じて適宜選択される。基板の材料としては、例えば、ガラス、金属、セラミック、樹脂等が挙げられる。また、基板は、ガラス基板等の可撓性を有さないリジットな基板であってもよく、フィルム状の樹脂基板等の可撓性を有するフレキシブルな基板であってもよい。中でも、基板は樹脂基板であることが好ましい。本発明の薄膜トランジスタは低温の製造工程により製造可能であるので、熱による樹脂基板の寸法変化を抑制することが可能であり、ダブルゲート構造を有する薄膜トランジスタの高精細化を実現することができる。また、ロールツーロール製造技術への展開が可能であり、本発明の薄膜トランジスタを用いることにより、大面積の回路基板を低コストで製造することができる。さらに、フレキシブル化が可能となる。樹脂基板の材料としては、例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリイミド、ポリエーテルエーテルケトン、ポリフェニレンサルファイド、ポリエーテルイミド、ポリアリレート、アリルジグリコールカーボネート、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等を挙げることができる。また、樹脂基板は単層であってもよく複数の層が積層された積層体であってもよい。また、樹脂基板の場合、基板は枚葉であってもよく長尺であってもよい。長尺の基板を用いる場合には、上述のようにロールツーロールにより製造可能な薄膜トランジスタとすることができる。樹脂基板の厚みは、本発明の薄膜トランジスタの用途等によって異なるが、1mm以下であることが好ましく、中でも50μm~700μmの範囲内であることが好ましい。なお、樹脂基板が複数の層が積層されたものである場合、上記厚みは、各層の厚みの総和を意味するものとする。8.薄膜トランジスタ本発明の薄膜トランジスタとしては、ダブルゲート構造を有するものであればよい。中でも、図1に例示するように第2ゲート絶縁層上にソース電極およびドレイン電極が形成されている構造が好ましい。また、本発明の薄膜トランジスタの用途としては、例えば、液晶表示装置、電気泳動表示装置、有機EL表示装置等を挙げることができる。B.薄膜トランジスタの製造方法次に、本発明の薄膜トランジスタの製造方法について説明する。本発明の薄膜トランジスタの製造方法は、基板と、上記基板上に形成された第1ゲート電極と、上記第1ゲート電極を覆うように形成された第1ゲート絶縁層と、上記第1ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、上記ソースコンタクト領域に接して形成されたソース電極と、上記ドレインコンタクト領域に接して形成されたドレイン電極と、上記酸化物半導体層上に形成された第2ゲート絶縁層と、上記第2ゲート絶縁層上に形成された第2ゲート電極とを有する薄膜トランジスタの製造方法であって、第1ゲート絶縁層上に酸化物半導体層を形成する酸化物半導体層形成工程と、上記酸化物半導体層上にフォトレジストパターンを形成するフォトレジストパターン形成工程と、上記フォトレジストパターンで覆われてない部分の上記酸化物半導体層を低抵抗化し、上記酸化物半導体層に低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を形成する低抵抗化工程と、上記フォトレジストパターンを除去するフォトレジストパターン除去工程と、上記低抵抗領域および上記高抵抗領域を有する上記酸化物半導体層上に、上記酸化物半導体層に酸素欠損が発生しないように、第2ゲート絶縁層を形成する第2ゲート絶縁層形成工程とを有することを特徴としている。本発明の薄膜トランジスタの製造方法について図面を参照しながら説明する。図5a~eおよび図6a~bは、本発明の薄膜トランジスタの製造方法の一例を示す工程図である。まず、基板2上に導電性材料を成膜してゲート電極を形成し、ゲート電極上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとしてゲート電極をエッチングし、図5aに示すように第1ゲート電極3をパターニングする、第1ゲート電極形成工程を行う。次に、図5bに示すように第1ゲート電極3を覆うように第1ゲート絶縁層4を形成し、パターニングする、第1ゲート絶縁層形成工程を行う。次いで、第1ゲート絶縁層4上に酸化物半導体層を形成し、酸化物半導体層上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとして酸化物半導体層をエッチングし、図5cに示すように酸化物半導体層5をパターニングする、酸化物半導体層形成工程を行う。次に、酸化物半導体層5上にフォトレジスト層を形成し、露光および現像して図5dに示すようにフォトレジストパターン11を形成する、フォトレジストパターン形成工程を行う。続いて、図5dに示すように、フォトレジストパターン11で覆われてない部分の酸化物半導体層5にプラズマ12を照射して低抵抗化し、酸化物半導体層5に低抵抗領域であるソースコンタクト領域15Sおよびドレインコンタクト領域15Dならびに高抵抗領域であるチャネル領域15Cを形成する、低抵抗化工程を行う。その後、図5eに示すように、フォトレジストパターン11を除去する、フォトレジストパターン除去工程を行う。次に、図6aに示すように、低抵抗領域であるソースコンタクト領域15Sおよびドレインコンタクト領域15Dならびに高抵抗領域であるチャネル領域15Cを有する酸化物半導体層5上に、酸化物半導体層5に酸素欠損が発生しないように絶縁性材料を成膜して第2ゲート絶縁層6を形成し、ソースコンタクト領域15Sおよびドレインコンタクト領域15Dの一部が露出するように第2ゲート絶縁層6をパターニングしてスルーホールを形成する、第2ゲート絶縁層形成工程を行う。次いで、第2ゲート絶縁層6上に導電性材料を成膜して導電膜を形成し、導電膜上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとして導電膜をエッチングし、図6bに示すようにソース電極7、ドレイン電極8および第2ゲート電極9を同時に形成する、ソース電極およびドレイン電極形成工程ならびに第2ゲート電極形成工程を行う。このようにして、ダブルゲート構造を有する薄膜トランジスタ1が得られる。図7a~d、図8a~dおよび図9a~cは、本発明の薄膜トランジスタの製造方法の他の例を示す工程図である。まず、基板2上に導電性材料を成膜してゲート電極を形成し、ゲート電極上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとしてゲート電極をエッチングし、図7aに示すように第1ゲート電極3をパターニングする、第1ゲート電極形成工程を行う。次に、図7bに示すように第1ゲート電極3を覆うように第1ゲート絶縁層4を形成し、パターニングする、第1ゲート絶縁層形成工程を行う。次いで、第1ゲート絶縁層4上に酸化物半導体層を形成し、酸化物半導体層上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとして酸化物半導体層をエッチングし、図7cに示すように酸化物半導体層5をパターニングする、酸化物半導体層形成工程を行う。次に、図7dに示すように酸化物半導体層5上にフォトレジスト層11aを形成した後、図8aに示すようにフォトレジスト層11aに基板2側から光13を照射し、すなわち裏面露光し、現像して、図8bに示すようにフォトレジストパターン11bを形成する、フォトレジストパターン形成工程を行う。続いて、図8cに示すように、フォトレジストパターン11bで覆われてない部分の酸化物半導体層5にプラズマ12を照射して低抵抗化し、酸化物半導体層5に低抵抗領域であるソースコンタクト領域15Sおよびドレインコンタクト領域15Dならびに高抵抗領域であるチャネル領域15Cを形成する、低抵抗化工程を行う。その後、図8dに示すように、フォトレジストパターン11bを除去する、フォトレジストパターン除去工程を行う。次に、低抵抗領域であるソースコンタクト領域15Sおよびドレインコンタクト領域15Dならびに高抵抗領域であるチャネル領域15Cを有する酸化物半導体層5上に、導電性材料を成膜して導電膜を形成し、導電膜上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとして導電膜をエッチングし、図9aに示すようにソース電極7およびドレイン電極8を形成する、ソース電極およびドレイン電極形成工程を行う。次に、図9bに示すように、酸化物半導体層5、ソース電極7およびドレイン電極8の上に、酸化物半導体層5に酸素欠損が発生しないように絶縁性材料を成膜して第2ゲート絶縁層6を形成し、パターニングする、第2ゲート電極形成工程を行う。次いで、第2ゲート絶縁層6上に導電性材料を成膜して第2ゲート電極を形成し、第2ゲート電極上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとして第2ゲート電極をエッチングし、図9cに示すように第2ゲート電極9をパターニングする、第2ゲート電極形成工程を行う。このようにして、ダブルゲート構造を有する薄膜トランジスタ1が得られる。上記の薄膜トランジスタの製造方法により製造される薄膜トランジスタ1おいては、第1ゲート電極3に対してソースコンタクト領域15Sおよびドレインコンタクト領域15Dの位置が自動的に決まるセルフアライン構造となっており、チャネル領域15Cは、第1ゲート電極3が形成されている第1ゲート電極形成領域13と同一形状となっている。本発明によれば、酸化物半導体層上に、酸化物半導体層に酸素欠損が発生しないように、第2ゲート絶縁層を形成するので、トランジスタ特性を改善したり酸素欠損を補償したりするために従来のような高温の熱処理が必要となる程に第2ゲート絶縁層の形成によって酸化物半導体層に酸素欠損が発生することはない。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、従来のように高温にする必要はなく、例えば150°C以下の低温とすることが可能である。また本発明によれば、上記のフォトレジストパターン形成工程、低抵抗化工程およびフォトレジストパターン除去工程を行うことにより、低抵抗領域および高抵抗領域を有する酸化物半導体層を得ることができるため、従来のように酸化物半導体層を低抵抗化および高抵抗化するために煩雑な工程を経ることがないので、歩留まりを向上させ、生産性を高めることができる。したがって本発明においては、低温かつ簡便で安価な製造工程により、ダブルゲート構造を有し、トランジスタ特性に優れる薄膜トランジスタを製造することが可能である。また、本発明においては、例えば150°C以下の低温の製造工程により薄膜トランジスタを製造可能であり、基板として樹脂基板を用いることができ、樹脂基板を用いた場合に熱による寸法変化を抑制することができる。ダブルゲート構造を有する薄膜トランジスタは高精細化が可能であるという利点を有することから、薄膜トランジスタの製造工程を低温化することにより、樹脂基板の熱膨張に依存した位置ずれを抑制し、ダブルゲート構造を有する薄膜トランジスタの高精細化を実現することが可能となる。さらに、樹脂基板を使用することが可能であるため、ロールツーロールにより薄膜トランジスタを製造することができ、低コスト化を図ることができる。また、本発明の薄膜トランジスタは、樹脂基板を用いることができるので、フレキシブルな薄膜トランジスタを得ることもできる。さらに、本発明においては、酸化物半導体層上フォトレジストパターンを形成し、フォトレジストパターンで覆われてない部分の酸化物半導体層を低抵抗化し、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域と高抵抗領域であるチャネル領域とを形成するので、所望の形状となるようにソースコンタクト領域、ドレインコンタクト領域、チャネル領域を形成することができる。したがって、薄膜トランジスタの設計の自由度が増すという利点を有する。以下、本発明の薄膜トランジスタの製造方法における各工程について説明する。1.酸化物半導体層形成工程本発明における酸化物半導体層形成工程は、第1ゲート絶縁層上に酸化物半導体層を形成する工程である。なお、酸化物半導体層およびその形成方法については、上記A.薄膜トランジスタ1.酸化物半導体層の項に記載したので、ここでの説明は省略する。2.フォトレジストパターン形成工程本発明におけるフォトレジストパターン形成工程は、上記酸化物半導体層上にフォトレジストパターンを形成する工程である。フォトレジストとしては、酸化物半導体層上に成膜することができるものであれば特に限定されるものではなく、一般的なものを用いることができる。フォトレジストは、ポジ型およびネガ型のいずれであってもよい。中でも、フォトレジストの除去し易さを考慮すると、ポジ型フォトレジストが好ましい。また、後述するようにフォトレジスト層をパターン露光する際に第1ゲート電極をマスクとして裏面露光を行う場合には、フォトレジストは、酸化物半導体層を透過可能な波長の光により反応を生じるものであることが好ましい。フォトレジストパターンの形成方法としては、通常、酸化物半導体層上にフォトレジスト層を形成して、露光および現像する方法が用いられる。フォトレジスト層の形成方法としては、フォトレジストを塗布する方法を用いることができ、フォトレジストの塗布方法としては、例えば、スピンコート法、キャスティング法、ディップコート法、バーコート法、ブレードコート法、ロールコート法、グラビアコート法、スプレーコート法、フレキソ印刷法等が挙げられる。フォトレジスト層をパターン露光する方法としては、例えば、フォトマスクを介して露光する方法、レーザー描画法等、一般的な方法を用いることができる。また、第1ゲート電極をマスクとして基板側から裏面露光することもできる。中でも、図8a~bに例示するように、酸化物半導体層5上にフォトレジスト層11aを形成した後、基板2側から光13を照射し、すなわち裏面露光し、現像して、フォトレジストパターン11bを形成することが好ましい。この場合、第1ゲート電極をマスクとしてフォトレジスト層を露光することができるので、薄膜トランジスタの製造工程で使用するマスク数を減らすことができ、工程数を削減し、製造コストを低減することができる。また、後述の低抵抗化工程において、図8c~dに示すように、フォトレジストパターン11bで覆われてない部分の酸化物半導体層5にプラズマ12を照射して低抵抗化し、酸化物半導体層5に低抵抗領域であるソースコンタクト領域15Sおよびドレインコンタクト領域15Dならびに高抵抗領域であるチャネル領域15Cを形成すると、第1ゲート電極3が形成されている第1ゲート電極形成領域13と酸化物半導体層5のチャネル領域15Cとが同一形状となるように形成することができるので、第1ゲート電極形成領域13とソースコンタクト領域15Sおよびドレインコンタクト領域15Dとを重ならないようにすることができ、第1ゲート電極とソース電極およびドレイン電極との間の寄生容量を小さくすることができる。フォトレジスト層を現像する方法としては、例えば現像液を用いる方法を適用することができる。現像液としては、一般的に使用されている有機アルカリ系現像液を使用できる。また、現像液として、無機アルカリ系現像液や、第1フォトレジスト層の現像が可能な水溶液を使用することもできる。フォトレジスト層を現像した後は、水で洗浄するのが好ましい。フォトレジストパターンの形状としては、目的とするチャネル領域の形状に応じて適宜選択される。3.低抵抗化工程本発明における低抵抗化工程は、上記フォトレジストパターンで覆われてない部分の上記酸化物半導体層を低抵抗化し、上記酸化物半導体層に低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を形成する工程である。酸化物半導体層を低抵抗化する方法としては、例えば、プラズマ処理、水素イオン注入等が挙げられる。中でも、プラズマ処理が好ましい。プラズマ処理であれば、イオン注入装置等の高価な装置が不要であり、製造コストをさらに削減することができるからである。酸化物半導体層を低抵抗化する際の雰囲気としては、例えば、Ar、CF4、CHF3、N2等の不活性ガスとすることができる。また、真空にしてもよい。中でも、プラズマ処理を行う場合には、Ar、CF4、CHF3が好ましく、特にArガス100の雰囲気とすることが好ましい。効率良く酸化物半導体層を低抵抗化することができるからである。4.フォトレジストパターン除去工程本発明におけるフォトレジストパターン除去工程は、上記フォトレジストパターンを除去する工程である。フォトレジストパターンを除去する方法としては、中でも、酸化物半導体層へのダメージを低減できることから、アセトン、トルエン等の有機溶剤、剥離液等の薬液を用いる方法が好ましい。剥離液としては、一般的に使用されている剥離液を使用できる。5.第2ゲート絶縁層形成工程本発明における第2ゲート絶縁層形成工程は、上記低抵抗領域および上記高抵抗領域を有する上記酸化物半導体層上に、上記酸化物半導体層に酸素欠損が発生しないように、第2ゲート絶縁層を形成する工程である。なお、酸化物半導体層に酸素欠損が発生しないように、酸化物半導体層上に第2ゲート絶縁層を形成するとは、第2ゲート絶縁層形成工程後の酸化物半導体層のキャリア濃度が1×1017cm3以下となるように第2ゲート絶縁層を形成することをいう。キャリア濃度は、例えば、ホール効果測定装置により測定することができる。第2ゲート絶縁層に用いられる絶縁性材料としては、上記酸化物半導体層に酸素欠損を発生させないような方法により成膜可能な材料であればよく、絶縁性無機材料および絶縁性有機材料のいずれも用いることができる。絶縁性無機材料としては、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、酸化アルミニウム、酸化タンタル等が挙げられる。絶縁性有機材料としては、例えば、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等が挙げられる。フッ素系樹脂を用いた場合には、酸化物半導体層との界面特性が良好な第2ゲート絶縁層を得ることができる。また、絶縁性有機材料としては、光硬化性樹脂、熱硬化性樹脂、感光性樹脂等のいずれも用いることができるが、感光性樹脂であることが好ましい。第2ゲート絶縁層のパターニングが容易だからである。中でも、第2ゲート絶縁層に用いられる絶縁性材料は、塗布法により成膜可能な材料であることが好ましい。塗布法では、第2ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、温度をより低くすることができる。このような絶縁性材料としては、例えば、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を用いることができる。第2ゲート絶縁層の形成方法としては、上記酸化物半導体層に酸素欠損を発生させないような方法であれば特に限定されるものではなく、上記絶縁性材料の種類に応じて適宜選択される。中でも、第2ゲート絶縁層の形成方法は、上記絶縁性有機材料を低温で成膜可能であることが好ましく、具体的には150°C以下で成膜可能であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。このような第2ゲート絶縁層の形成方法としては、例えば、塗布法や、DCスパッタリング法、対向ターゲット式スパッタリング法、ICP-CVD法等を用いることができる。塗布法としては、例えば、スピンコート法、スプレーコート法、ロールコート法、ビードコート法、ディップコート法、ダイコート法、インクジェット法、ディスペンサ法、ブレードコート法、フレキソ印刷法、グラビア印刷法等を挙げることができる。特に、塗布法が好ましく用いられる。塗布法では、第2ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、温度をより低くすることができる。塗布法により第2ゲート絶縁層を形成する場合には、第2ゲート絶縁層形成工程において、通常、成膜後に上述の樹脂を固化するベイク工程が行われる。ベイク温度は150°C以下であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。また、ベイク温度が上記範囲内で比較的高い場合には、ベイク工程により酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりすることができる。すなわち、第2ゲート絶縁層形成工程におけるベイク工程と、酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりするための熱処理工程とを同時に行うことができる。この場合、ベイク温度としては、120°C~150°Cの範囲内であることが好ましい。ベイク温度が高すぎると、上述したように、樹脂基板の使用が困難となり、また樹脂基板の寸法変化による位置ずれが起こるおそれがあるからである。また、ベイク温度が低すぎると、酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりするのが困難となるからである。絶縁性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、絶縁性有機材料が感光性を持たない場合には、フォトレジストパターンをマスクとして第2ゲート絶縁層をエッチングする。この際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。なお、第2ゲート絶縁層のその他の点については、上記A.薄膜トランジスタ2.第2ゲート絶縁層の項に記載したので、ここでの説明は省略する。6.熱処理工程本発明においては、通常、酸化物半導体層に熱処理を施す熱処理工程が行われる。熱処理工程は、トランジスタ特性を改善したり酸素欠損を補償したりするために行われる工程である。熱処理工程は、上記酸化物半導体層形成工程後に行えばよく、例えば、酸化物半導体層形成工程と低抵抗化工程の間、低抵抗化工程と第2ゲート絶縁層形成工程の間、第2ゲート絶縁層形成工程中、第2ゲート絶縁層形成工程後のいずれに行ってもよい。第2ゲート絶縁層形成工程中に熱処理工程が行われる場合には、上述したように、第2ゲート絶縁層形成工程におけるベイク工程と熱処理工程とが同時に行われることになる。中でも、熱処理工程は、第2ゲート絶縁層形成工程前に行うことが好ましい。酸化物半導体層の酸素欠損を補う酸素は熱処理雰囲気中の酸素である。そのため、酸化物半導体層上に第2ゲート絶縁層が形成されている状態では、第2ゲート絶縁層内を酸素分子が拡散して酸化物半導体層に到達するため、熱処理時間が増大する傾向にある。熱処理工程を第2ゲート絶縁層形成工程前に行う場合には、酸化物半導体層に第2ゲート絶縁層がない状態であるので、熱処理時間を短縮することができる。熱処理工程での温度としては、酸化物半導体層のトランジスタ特性を改善したり酸素欠損を補償したりすることが可能な温度であれば特に限定されないが、150°C以下であることが好ましく、中でも120°C~150°Cの範囲内であることが好ましい。熱処理温度が高すぎると、樹脂基板の使用が困難となり、また樹脂基板の寸法変化による位置ずれが起こるおそれがあるからである。また、熱処理温度が低すぎると、酸化物半導体層のトランジスタ特性を改善したり酸素欠損を補償したりするのが困難となるからである。また、酸化物半導体層に熱処理を施す時間は、酸化物半導体層のトランジスタ特性を改善したり酸素欠損を補償したりすることが可能であれば特に限定されるものではなく、例えば10分~6時間程度とすることができ、中でも1時間~6時間の範囲内とすることが好ましい。熱処理時間が短すぎると、熱処理が不十分となる場合がある。酸化物半導体層に熱処理を施す方法としては、酸化物半導体層のトランジスタ特性を改善したり酸素欠損を補償したりすることが可能であれば特に限定されるものではなく、例えば、オーブン、ランプアニール装置、急速熱アニール装置等を用いる方法が挙げられる。酸化物半導体層に熱処理を施す際の雰囲気としては、酸化雰囲気であれば特に限定されるものではなく、例えば酸素を含む雰囲気、オゾンを含む雰囲気等とすることができる。また、酸素やオゾンの他に他のガスが含まれていてもよい。例えば、空気雰囲気とすることができる。7.その他の工程本発明においては、上述の酸化物半導体層形成工程、フォトレジストパターン形成工程、低抵抗化工程、フォトレジストパターン除去工程、第2ゲート絶縁層形成工程、熱処理工程の他に、必要に応じて任意の工程を有していてもよい。例えば、ゲート電極形成工程、第1ゲート絶縁層形成工程、ソース電極およびドレイン電極形成工程、第2ゲート電極形成工程等を行ってもよい。なお、各層およびそれらの形成方法については、上記A.薄膜トランジスタの項に記載したので、ここでの説明は省略する。本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。以下に実施例を示し、本発明をさらに詳細に説明する。[実施例1]第1ゲート電極の形成まず、PEN基板の片面に、厚み200nmのAl膜をDCスパッタリング法により成膜した。Al膜の成膜にあたっては、圧力:0.5Pa、DC出力:900W、雰囲気:Ar、基板温度:室温とした。次に、Al膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、エッチャントリン硝酢酸を用いてAl膜のウェットエッチングを行い、フォトレジストを剥離し、その後純水でリンスした。第1ゲート絶縁層の形成次に、Al膜が形成されたプラスチック基板上に、厚み200nmの酸化ケイ素膜をRFスパッタリング法により成膜した。酸化ケイ素膜の成膜にあたっては、圧力:0.3Pa、RF出力:2kW、雰囲気:酸素100、基板温度:室温とした。次いで、酸化ケイ素膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、RF出力:300W、圧力:10Pa、雰囲気:CF4/O2=100/5の条件で酸化ケイ素膜のドライエッチングを行い、フォトレジストを除去した。酸化物半導体層の形成次に、酸化ケイ素膜上に、厚み25nmのアモルファスIGZOInGaZnO膜をRFスパッタリング法により成膜した。IGZO膜の成膜にあたっては、圧力:0.4Pa、RF出力:500W、雰囲気:酸素100、基板温度:室温とした。次いで、IGZO膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、エッチャント和光純薬工業製のITOエッチャントを用いてIGZO膜のウェットエッチングを行い、フォトレジストを除去し、その後純水でリンスした。低抵抗化次に、IGZO膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、チャネル領域となる部分にフォトレジストパターンを形成した。次いで、フォトレジストパターンで覆われていない部分のIGZO膜に、RF出力:300W、圧力:10Pa、雰囲気:Arの条件でプラズマ処理を行った。その後、フォトレジストを除去した。低抵抗化後の酸化物半導体層のキャリア濃度は、2×1015cm3であった。熱処理フォトレジストの除去後に、150°C、1時間、大気雰囲気にてオーブンでアニールした。第2ゲート絶縁層の形成次に、IGZO膜上に厚み300nmの感光性を有するフッ素系樹脂膜をスピンコート法により成膜した。次いで、フッ素系樹脂膜を露光および現像して、ソース電極およびドレイン電極用のスルーホールを形成した。第2ゲート絶縁層形成後の酸化物半導体層のキャリア濃度は、9×1015cm3であった。第2ゲート電極、ソース電極およびドレイン電極の形成次に、フッ素系樹脂膜上に、厚み200nmのTi膜をDCスパッタリング法により成膜した。Ti膜の成膜にあたっては、圧力:0.5Pa、DC出力:900W、雰囲気:Ar、基板温度:室温とした。次に、Ti膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、エッチャントH2O2/アンモニアを用いてTi膜のウェットエッチングを行い、フォトレジストを除去し、その後純水でリンスした。[実施例2]下記のように酸化物半導体層を形成したこと以外は、実施例1と同様にして薄膜トランジスタを作製した。酸化物半導体層の形成酸化ケイ素膜上に、厚み25nmのアモルファスIGZOInGaZnO膜をRFスパッタリング法により成膜した。IGZO膜の成膜にあたっては、圧力:0.4Pa、RF出力:500W、雰囲気:酸素100、基板温度:室温とした。次いで、IGZO膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、圧力:1Pa、雰囲気:Cl2:O2=10:1、RF電力:300WにてIGZO膜をドライエッチングした。その後、フォトレジストを除去し、純水でリンスした。