"入力電圧が供給されるスイッチ回路と、前記スイッチ回路と出力電圧を出力する出力端との間に接続されたコイルと、参照電圧にスロープを付加する電圧付加回路と、前記出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングする制御部と、前記コイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整するスロープ調整回路と、を有することを特徴とする電源装置。前記スロープ調整回路は、前記コイルに流れる電流を電圧変換する第1の増幅器と、前記第1の増幅器の出力電圧を微分する微分回路と、前記微分回路の出力を増幅する第2の増幅器と、前記第2の増幅器の出力電圧を保持するホールド回路と、を有することを特徴とする請求項1に記載の電源装置。前記スロープ調整回路は、前記ホールド回路の出力電圧を増幅する第3の増幅器と、前記第3の増幅器の出力電圧のノイズを低減するローパスフィルタと、を有することを特徴とする請求項2に記載の電源装置。前記スロープ調整回路は、前記ホールド回路の出力電圧を電流変換する電流変換回路を有することを特徴とする請求項2に記載の電源装置。前記スロープ調整回路は、前記ローパスフィルタの出力電圧を電流変換する電流変換回路を有することを特徴とする請求項3に記載の電源装置。前記スロープ調整回路は、前記スイッチ回路がオンしている期間に前記コイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整することを特徴とする請求項1~5の何れか1つに記載の電源装置。電源の制御回路であって、参照電圧にスロープを付加する電圧付加回路と、前記電源の入力電圧が供給されるスイッチ回路を、前記電源の出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングでスイッチングする制御部と、前記スイッチ回路と前記出力電圧を出力する出力端との間に接続されたコイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整するスロープ調整回路と、を有することを特徴とする制御回路。制御回路を有する電源と、前記電源の出力電圧が供給される内部回路と、を有する電子機器であって、前記制御回路は、参照電圧にスロープを付加する電圧付加回路と、前記電源の入力電圧が供給されるスイッチ回路を、前記出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングでスイッチングする制御部と、前記スイッチ回路と前記出力電圧を出力する出力端との間に接続されたコイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整するスロープ調整回路と、を有することを特徴とする電子機器。電源の制御方法であって、参照電圧にスロープを付加し、前記電源の入力電圧が供給されるスイッチ回路を、前記電源の出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングでスイッチングし、前記スイッチ回路と前記出力電圧を出力する出力端との間に接続されたコイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整することを特徴とする電源の制御方法。ところで、近年のDC-DCコンバータでは、周波数特性が高周波化に進むとともに、装置の更なる小型化が求められている。このような小型化の要求に応えるために、コイルL11として積層チップコイルが使用されている。しかしながら、積層チップコイルは、一般的に直流重畳特性が悪い。このため、出力電流Ioの変動によりコイルL11に流れる電流が変動すると、それに伴ってコイルL11のインダクタンス値が変動する。そして、このインダクタンス値の変動によってDC-DCコンバータの周波数特性周波数帯域と位相余裕が変化するという問題が生じる。とくに、コイルL11に流れる電流が大きくなると、コイルL11のインダクタンス値が低くなり、周波数帯域が高周波側に広がるため、位相余裕が小さくなるという問題が生じる。本発明の一観点によれば、入力電圧が供給されるスイッチ回路と、前記スイッチ回路と出力電圧を出力する出力端との間に接続されたコイルと、参照電圧にスロープを付加する電圧付加回路と、前記出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングする制御部と、前記コイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整するスロープ調整回路と、を有している。本発明の一観点によれば、コイルのインダクタンス値の変動に伴って位相余裕が小さくなることを抑制できるという効果を奏する。第1実施形態以下、第1実施形態を図1~図12に従って説明する。図1に示すように、DC-DCコンバータ1は、入力電圧Vi例えば、3.6Vに基づいてその入力電圧Viよりも低い出力電圧Vo例えば、1.0Vを生成するコンバータ部2と、そのコンバータ部2を制御する制御回路3とを有している。まず、コンバータ部2の内部構成例を説明する。入力電圧Viの供給される入力端子Piと、入力電圧Viよりも低い電位の電源線ここでは、グランドGNDとの間には、メイン側のトランジスタT1と同期側のトランジスタT2とが直列に接続されている。なお、メイン側のトランジスタT1はPチャネルMOSトランジスタであり、同期側のトランジスタT2はNチャネルMOSトランジスタである。トランジスタT1は、その第1端子ソースが入力端子Piに接続されるとともに、第2端子ドレインがトランジスタT2の第1端子ドレインに接続されている。このトランジスタT2の第2端子ソースは、グランドGNDに接続されている。また、トランジスタT1の制御端子ゲートには制御回路3から制御信号DHが供給されるのに対し、トランジスタT2の制御端子ゲートには制御回路3から制御信号DLが供給される。これらトランジスタT1,T2は、制御信号DH,DLに応答して相補的にオンオフする。両トランジスタT1,T2間のノードは、コイルL1の第1端子に接続されている。このコイルL1の第2端子は、出力電圧Voを出力する出力端子Poに接続されている。このように、入力端子Piと出力端子Poとの間には、メイン側のトランジスタT1とコイルL1とが直列に接続されている。また、上記コイルL1の第2端子は平滑用コンデンサC1の第1端子に接続されるとともに、そのコンデンサC1の第2端子はグランドGNDに接続されている。この平滑用コンデンサC1は、出力電圧Voを平滑化する平滑回路に含まれる。なお、コイルL1としては、例えば積層チップコイルが用いられる。このようなコンバータ部2では、メイン側のトランジスタT1がオンし同期側のトランジスタT2がオフした場合に、入力電圧Viと出力電圧Voとの電位差に応じたコイル電流ILがコイルL1に流れる。これにより、コイルL1にはエネルギーが蓄積される。このときのコイル電流ILの傾きSlp1図2参照は、コイルL1のインダクタンス値をLとすると、と表わすことができる。一方、メイン側のトランジスタT1がオフし同期側のトランジスタT2がオンすると、コイルL1が蓄えたエネルギーを放出するため、そのコイルL1に誘導電流コイル電流ILが流れる。このときのコイル電流ILの傾きSlp2図2参照は、と表わすことができる。このような動作により、コンバータ部2では、入力電圧Viよりも降圧された出力電圧Voが生成される。そして、その出力電圧Voが出力端子Poに接続される負荷図示略に供給される。なお、負荷には出力電流Ioも供給される。制御回路3は、コンバータ部2から帰還される出力電圧Voに基づいて、制御信号DH,DLのパルス幅を調整する。この制御回路3は、抵抗R1,R2と、比較器10と、参照電圧生成回路20と、クロック発生回路30と、検出回路40と、RS-フリップフロップ回路RS-FF回路50と、発振器60と、駆動回路70とを有している。上記コンバータ部2の出力端子Poは、抵抗R1,R2を介してグランドGNDに接続されている。また、抵抗R1には、位相補償用位相進み補償用のコンデンサC2が並列に接続されている。抵抗R1コンデンサC2と抵抗R2との間の接続点は、比較器10の反転入力端子に接続されている。これにより、出力電圧Voが抵抗R1,R2によって分圧された分圧電圧に、出力電圧Voの交流成分変動成分が重畳された帰還電圧VFBが比較器10の反転入力端子に供給される。比較器10の非反転入力端子には、参照電圧生成回路20から出力される参照電圧VR1が供給される。参照電圧生成回路20は、電流源21と、コンデンサC3と、スイッチ回路SW1と、基準電源E1とを有している。電流源21は、検出回路40から出力される制御信号SG1に基づく電流値の電流Islpを流す。この電流源21は、第1端子がバイアス電圧VBの供給される電源線に接続され、第2端子がコンデンサC3の第1端子に接続されている。なお、上記バイアス電圧VBは、例えば図示しない電源回路により生成された電圧、又は入力電圧Viである。コンデンサC3の第2端子は基準電源E1のプラス側端子に接続され、その基準電源E1のマイナス側端子はグランドGNDに接続されている。この基準電源E1は、出力電圧Voの目標値に応じて電圧値が設定された基準電圧VR0を生成する。コンデンサC3には、スイッチ回路SW1が並列に接続されている。スイッチ回路SW1は、RS-FF回路50の出力信号S2に応答してオンオフする。このスイッチ回路SW1は、例えばNチャネルMOSトランジスタである。そして、コンデンサC3の第1端子ノードN1が上記比較器10の非反転入力端子に接続され、そのコンデンサC3の第1端子の電位が参照電圧VR1として比較器10の非反転入力端子に供給される。スイッチ回路SW1がオンされると、コンデンサC3の両端子間が短絡されるため、コンデンサC3の第1端子における電位は、基準電源E1にて生成される基準電圧VR0と等しくなる。すなわち、この場合には、基準電圧VR0が参照電圧VR1として比較器10の非反転入力端子に供給される。一方、スイッチ回路SW1がオフされると、コンデンサC3の両端子間の電位差は、電流源21から供給される電流Islpに応じて大きくなる。そして、その電位差の変化量は、電流Islpに比例する。このとき、コンデンサC3の第2端子における電位は基準電圧VR0となる。したがって、コンデンサC3の第1端子における電位は、基準電圧VR0に、当該コンデンサC3の両端子間の電位差を重畳した電位となる。そして、そのコンデンサC3の第1端子における電位が参照電圧VR1として比較器10の非反転入力端子に供給される。したがって、参照電圧VR1は、スイッチ回路SW1がオンしている間、一定の第1電圧つまり、基準電圧VR0となり、スイッチ回路SW1がオフすると、第1電圧から所定の傾斜にて上昇する。換言すると、参照電圧VR1は、基準電圧VR0に対して、所定の傾斜にて上昇するスロープを付加した電圧である。比較器10は、帰還電圧VFBと参照電圧VR1との比較結果に応じた信号S1を生成する。具体的には、比較器10は、帰還電圧VFBが参照電圧VR1よりも高いときにLレベルの信号S1を生成し、帰還電圧VFBが参照電圧VR1よりも低いときにHレベルの信号S1を生成する。この信号S1は、クロック発生回路30に供給されるとともに、RS-FF回路50のセット端子Sに供給される。クロック発生回路30は、遅延回路31と、RS-FF回路32とを有している。遅延回路31には、上記比較器10から信号S1が供給される。遅延回路31は、信号S1を所定時間だけ遅延させ、その遅延信号をRS-FF回路32のセット端子Sに出力する。RS-FF回路32のリセット端子Rには、発振器60が接続されている。発振器60は、所定周波数のクロック信号CLK例えば、一定周期で生成されるパルス信号を有する信号を生成する。上記RS-FF回路50は、セット端子Sに供給されるHレベルの信号S1に応答して、出力端子QからHレベルのクロック信号SCKを出力する。また、RS-FF回路32は、リセット端子Rに供給されるHレベルのクロック信号CLKに応答して、Lレベルのクロック信号SCKを出力する。このRS-FF回路32から出力されるクロック信号SCKは、検出回路40に供給される。検出回路40には、メイン側のトランジスタT1の両端子ソース及びドレインが接続されている。この検出回路40は、トランジスタT1がオンしている期間オン期間にコイルL1に流れるコイル電流ILの傾きを検出し、その傾きに応じた電流値の電流Islpを上記電流源21に生成させるための制御信号SG1を生成する。具体的には、検出回路40は、検出したコイル電流ILの傾きに比例する電流Islpを生成させるための制御信号SG1を生成する。ここで、コイル電流ILの傾きは、上記式1からも明らかなように、コイルL1のインダクタンス値Lに反比例することから、電流Islpの電流値がコイルL1のインダクタンス値Lに反比例することになる。これにより、その電流Islpによって生成される上記スロープの変化量は、コイル電流ILの傾きに比例し、コイル電流ILのインダクタンス値Lに反比例することになる。RS-FF回路50のリセット端子には、発振器60が接続されている。このRS-FF回路50は、セット端子Sに供給されるHレベルの信号S1に応答して、出力端子QからHレベルの出力信号S2を出力する。また、RS-FF回路50は、リセット端子Rに供給されるHレベルのクロック信号CLKに応答して、Lレベルの出力信号S2を出力する。すなわち、RS-FF回路50に対して、Hレベルの信号S1はセット信号であるとともに、Hレベルのクロック信号CLKはリセット信号である。そして、RS-FF回路50から出力される出力信号S2が駆動回路70と上記参照電圧生成回路20のスイッチ回路SW1に供給される。駆動回路70は、RS-FF回路50からの出力信号S2に基づいて、コンバータ部2のトランジスタT1,T2を相補的にオンオフさせる制御信号DH,DLを生成する。具体的には、駆動回路70は、Hレベルの出力信号S2に応答してLレベルの制御信号DH,DLを生成し、Lレベルの出力信号S2に応答してHレベルの制御信号DH,DLを生成する。メイン側のトランジスタT1は、Lレベルの制御信号DHに応答してオンする一方、Hレベルの制御信号DHに応答してオフする。同様に、同期側のトランジスタT2は、Hレベルの制御信号DLに応答してオンする一方、Lレベルの制御信号DLに応答してオフする。なお、上記駆動回路70において、両トランジスタT1,T2が同時にオンしないように、制御信号DH,DLにデッドタイムを設定するようにしてもよい。このような制御回路3では、参照電圧VR1が帰還電圧VFBよりも高くなると図2の時刻t1参照、比較器10からHレベルの信号S1が出力される。このHレベルの信号S1に応答して、RS-FF回路50は、Hレベルの出力信号S2を出力する。そして、駆動回路70は、そのHレベルの出力信号S2に応答してLレベルの制御信号DH,DLを生成する。すると、Lレベルの制御信号DHに応答してメイン側のトランジスタT1がオンされ、Lレベルの制御信号DLに応答して同期側のトランジスタT2がオフされる。このように、制御回路3は、参照電圧VR1が帰還電圧VFBを横切ると、メイン側のトランジスタT1をオンさせるためのHレベルの制御信号DHを生成する。換言すると、出力電圧Voと参照電圧VR1との比較結果に応じてトランジスタT1のオンタイミングが設定される。なお、以下の説明では、メイン側のトランジスタT1がオンしている期間をオン期間Tonという時刻t1~t2参照。また、上述のようにRS-FF回路50からHレベルの出力信号S2が出力されると時刻t1、参照電圧生成回路20内のスイッチ回路SW1がオンされる。すると、コンデンサC3の第1端子と第2端子が短絡される。これにより、コンデンサC3に蓄えられた電荷が放電されてコンデンサC3の第1端子ノードN1の電圧、つまり参照電圧VR1がコンデンサC3の第2端子の電圧にリセットされる。このため、トランジスタT1のオン期間における参照電圧VR1は、基準電圧VR0と等しい一定レベルとなる時刻t1~t2。また、上述のように参照電圧VR1がコンデンサC3の第2端子の電圧にリセットされると、換言すると、参照電圧VR1が帰還電圧VFBよりも低くなるときに、比較器10からLレベルの信号S1が出力される。すなわち、比較器10から出力される信号S1は、参照電圧VR1が帰還電圧VFBよりも高くなる時点時刻t1から、RS-FF回路50からHレベルの出力信号S2が出力され、スイッチ回路SW1がオンされて参照電圧VR1の放電によって該参照電圧VR1が帰還電圧VFBよりも低くなる時点までの遅延時間分だけHレベルで出力される。続いて、発振器60からHレベルのクロック信号CLKが一定周期で出力される時刻t2。このHレベルのクロック信号CLKに応答して、RS-FF回路50は、Lレベルの出力信号S2を出力する。そして、駆動回路70は、そのLレベルの出力信号S2に応答してHレベルの制御信号DH,DLを生成する。すると、Hレベルの制御信号DHに応答してメイン側のトランジスタT1がオフされ、Hレベルの制御信号DLに応答して同期側のトランジスタT2がオンされる。このように、制御回路3は、一定周期毎に、メイン側のトランジスタT1をオフさせるためのHレベルの制御信号DHを生成する。なお、以下の説明では、メイン側のトランジスタT1がオフしている期間をオフ期間Toffという時刻t2~t3参照。また、上述のようにRS-FF回路50からLレベルの出力信号S2が出力されると時刻t2、参照電圧生成回路20内のスイッチ回路SW1がオフされる。すると、上記コンデンサC3は、電流源21から供給される電流Islpにより充電される。これにより、時刻t2~t3に示すように、トランジスタT1のオフ期間に、参照電圧VR1が電流Islpに応じた傾斜にて上昇する。具体的には、オフ期間に電流Islpに応じた傾斜にて上昇する電圧が基準電圧VR0に加算され、その加算された電圧が参照電圧VR1として比較器10に供給される。したがって、トランジスタT1のオフ期間において、例えば時刻t2を開始時刻とする、ある時刻tにおける参照電圧VR1は、と表わすことができる。この参照電圧VR1では、上記式3から明らかなように、電流源21にて生成される電流Islpの増減に応じて、基準電圧VR0に加算される式3右辺の第2項に記載したスロープ量スロープの振幅が増減する。そして、再び参照電圧VR1が帰還電圧VFBを横切ると時刻t3、制御回路3は、メイン側のトランジスタT1をオンする。このような動作が繰り返されることにより、出力電圧Voが基準電圧VR0に応じた目標電圧に維持される。次に、上記検出回路40の構成例及び動作を図3及び図4に従って説明する。図3に示すように、検出回路40は、トランジスタT1に流れる電流I1を電圧値に変換する増幅回路41と、その増幅回路41の出力電圧を微分する微分回路42と、微分回路42の出力電圧を増幅する増幅回路43と、増幅回路43の出力電圧をホールドするホールド回路44と、ホールド回路44の出力電圧を平均化する積分回路45とを有する。増幅回路41は、その非反転入力端子がトランジスタT1の第1端子例えばソースに接続され、反転入力端子がトランジスタT1の第2端子例えばドレインに接続されている。増幅回路41の出力端子は、微分回路42内のコンデンサC41の第1端子に接続されている。この増幅回路41は、トランジスタT1の両端子間の第1電圧V1に基づいて、トランジスタT1に流れる電流I1を検出し、その電流I1を電圧値に変換し、その変換後の第2電圧V2を微分回路42に出力する。なお、ここで検出される電流I1は、図4に示すように、トランジスタT1のオン期間におけるコイル電流ILに相当する。したがって、ここで検出される電流I1は、例えば図4の時刻t4wp開始時刻とする、ある時刻tにおいて、と表わすことができ、第1電圧V1は、トランジスタT1のオン抵抗をRonとすると、と表わすことができる。そして、第2電圧V2は、増幅回路41の増幅率をA1とすると、と表わすことができる。図3に示すように、微分回路42内のコンデンサC41は、その第2端子が抵抗R41の第1端子に接続されている。この抵抗R41の第2端子はグランドGNDに接続されている。そして、これらコンデンサC41と抵抗R41との間の接続点は、増幅回路43の非反転入力端子に接続されている。このように、微分回路42は、コンデンサC41と抵抗R41とを有するハイパスフィルタである。この微分回路42は、増幅回路41からの第2電圧V2を微分し、その微分した微分波形を第3電圧V3として増幅回路43に出力する。具体的には、図4に示すように、微分回路42からは、メイン側のトランジスタT1のオン開始時における第2電圧V2の急激な電圧変化例えば、時刻t4参照に対して急峻なレベル変化を生じる微分波形が出力される。この微分波形は、上記急激な電圧変化により微分された電圧レベルをピークとして徐々に安定したレベルに収束することになる。そして、この安定した電圧レベル図4の丸印参照が、第2電圧V2の傾き図4の丸印参照に対応する。すなわち、この安定した電圧レベルは、第2電圧V2の傾きが大きくなるほど高くなる。ここで、第2電圧V2の傾きは、トランジスタT1のオン期間におけるコイル電流ILの傾きに対応比例する。このため、微分回路では、第2電圧V2の傾きを検出することができ、トランジスタT1のオン期間におけるコイル電流ILの傾き変化の度合を検出することができる。なお、微分回路42から出力される第3電圧V3は、と表わすことができる。図3に示すように、増幅回路43の反転入力端子には、グランドGNDが接続されている。増幅回路43の出力端子は、ホールド回路44内のスイッチ回路SW41の第1端子に接続されている。この増幅回路43は、両入力端子の端子電圧の差電圧、つまり上記第3電圧V3を所定の増幅率A2で増幅し、その増幅した第4電圧V4をホールド回路44に出力する。更に詳述すると、増幅回路43には第4電圧V4の上限値及び下限値が設定されている。このため、図4に示すように、増幅後の電圧が上限値を超える場合には第4電圧V4の電圧値が上限値に制限されるとともに、増幅後の電圧が下限値を下回る場合には第4電圧V4の電圧値が下限値に制限される。これにより、第4電圧V4の振幅が不要に大きくなることを抑制することができる。なお、増幅回路43は、微分回路42とホールド回路44とを分離する回路としても機能している。図3に示すように、ホールド回路44内のスイッチ回路SW41の第2端子は、コンデンサC42の第1端子に接続されている。このコンデンサC42の第2端子はグランドGNDに接続されている。これらスイッチ回路SW41とコンデンサC42との間の接続点は、積分回路45内の増幅回路46の非反転入力端子に接続されている。スイッチ回路SW41は、上記クロック発生回路30から供給されるクロック信号SCKに応じてオンオフ制御される。具体的には、Hレベルのクロック信号SCKに応答してスイッチ回路SW41がオンされ、Lレベルのクロック信号SCKに応答してスイッチ回路SW41がオフされる。このホールド回路44は、クロック信号SCKに応答して、増幅回路43からの第4電圧V4をサンプルホールドして第5電圧V5を生成する。具体的には、図4に示すように、ホールド回路44は、Hレベルのクロック信号SCKが入力されている期間に、増幅回路43から入力される第4電圧V4をそのまま第5電圧V5として積分回路45に出力する。また、ホールド回路44は、Lレベルのクロック信号SCKが入力されている期間に、そのクロック信号SCKが立ち下がる直前に入力される第4電圧V4を保持し、その保持した第4電圧V4を第5電圧V5として積分回路45に出力する。ここで、サンプリングクロックとして機能するクロック信号SCKは、図5に示すように、トランジスタT1がオンする瞬間に発生する第4電圧V4のオーバーシュート破線枠参照を避けて、電圧レベルの安定した第4電圧V4をサンプリングできるタイミングでHレベルとなる。本実施形態では、クロック発生回路30の遅延回路31図1参照によって、トランジスタT1をオンさせるHレベルの信号S1の立ち上がりエッジから所定時間Td1つまり、上記オーバーシュートに対して十分マージンを持たせた時間経過後に、クロック信号SCKがHレベルに遷移される。なお、クロック信号SCKは、トランジスタT1をオフさせるHレベルのクロック信号CLKの立ち上がりエッジに応答してLレベルに遷移される。したがって、このようなクロック信号SCKによってサンプリングされた第5電圧V5は、第4電圧V4第3電圧V3の安定した電圧レベルに相当し、第2電圧V2の傾きに比例し、トランジスタT1のオン期間におけるコイル電流ILの傾きに比例する。すなわち、第5電圧V5は、第4電圧V4の安定した電圧レベルをV4とすると、と表わすことができる。この式から明らかなように、第5電圧V5は、コイルL1のインダクタンス値に反比例する。図3に示すように、積分回路45は、増幅回路46と、抵抗R42及びコンデンサC43を含むローパスフィルタとを有している。増幅回路46の反転入力端子にはグランドGNDが接続されている。また、増幅回路46の出力端子は、抵抗R42の第1端子に接続されている。この増幅回路46は、例えばボルテージフォロアとして機能するバッファであって、増幅率A3が1倍のオペアンプである。抵抗R42の第2端子はコンデンサC43の第1端子に接続され、そのコンデンサC43の第2端子はグランドGNDに接続されている。これら抵抗R42及びコンデンサC43の接続点から上記制御信号SG1が出力される。この積分回路45は、ホールド回路44からの第5電圧V5を積分し、その積分した電圧V6を制御信号SG1として上記電流源21に供給する。この積分回路45により、第5電圧V5が累積平均化され、第5電圧V5のノイズが低減される。そして、このような検出回路40で生成される制御信号SG1の電圧値V6は、以下のような式で表わすことができる。次に、参照電圧生成回路20内の電流源21の構成例を図6に従って説明する。オペアンプ22の非反転入力端子には、上記検出回路40からの制御信号SG1が供給される。このオペアンプ22の出力端子はNチャネルMOSトランジスタT21のゲートに接続されている。トランジスタT21は、そのドレインがPチャネルMOSトランジスタT22のドレインに接続されるとともに、ソースがオペアンプ22の反転入力端子と抵抗Rslpの第1端子とに接続されている。その抵抗Rslpの第2端子はグランドGNDに接続されている。上記オペアンプ22は、反転入力端子の電圧を制御信号SG1の電圧値V6と等しくするように、トランジスタT21を制御する。すなわち、抵抗Rslpの第1端子の電圧が制御信号SG1の電圧値V6になるように制御される。したがって、抵抗Rslpの両端子間には、この抵抗Rslpの抵抗値と、両端子間の電位差電圧値V6とに応じた電流が流れる。このように、オペアンプ22及び抵抗Rslpでは、制御信号SG1の電圧値が電流に変換される。上記トランジスタT22は、そのソースにバイアス電圧VBが供給されるとともに、ゲートが同トランジスタT22のドレインとPチャネルMOSトランジスタT23のゲートに接続されている。そのトランジスタT23のソースにはバイアス電圧VBが供給される。したがって、トランジスタT22とトランジスタT23とは、カレントミラー回路として機能する。このカレントミラー回路は、両トランジスタT22,T23の電気的特性に応じて、抵抗Rslpに流れる電流に比例した電流IslpをトランジスタT23に流す。そして、上記トランジスタT23のドレインが図1に示すコンデンサC3の第1端子に接続され、以下の式で表わされる電流IslpがコンデンサC3に供給される。このとき、電流Islpによって生成されるスロープのスロープ量Vslpは、上記式3右辺の第2項からと表わすことができる。このように、コイル電流ILの傾きに応じて電流Islpを生成することによって、基準電圧VR0に加算されるスロープのスロープ量VslpがコイルL1のインダクタンス値Lに反比例して変化することになる。すなわち、検出回路40及び電流源21は、スロープのスロープ量Vslp変化の割合を調整する回路として機能する。具体的には、図4に示すように、出力電流Ioが小さくコイル電流ILの傾きが小さい場合には左側部分参照、検出回路40によって生成される制御信号SG1が低くなるため、電流源21によって生成される電流Islpも小さくなり、その電流Islpによって生成されるスロープ量Vslpも小さくなる。逆に、出力電流Ioが大きくコイル電流ILの傾きが大きい場合には右側部分参照、検出回路40によって生成される制御信号SG1が高くなるため、電流源21によって生成される電流Islpも大きくなり、その電流Islpによって生成されるスロープ量Vslpも大きくなる。次に、従来例と対比しつつDC-DCコンバータ1とくに、参照電圧生成回路20及び検出回路40の作用を図7~図11に従って説明する。なお、図7には、周波数に対するDC-DCコンバータ1の負帰還ループの利得の変化を表わすゲイン曲線が示されている。また、図9は、本実施形態のDC-DCコンバータ1の周波数特性についてシミュレーションした結果を示したものであり、図10は、従来のDC-DCコンバータ4の周波数特性についてシミュレーションした結果を示したものである。さらに、図11は、出力電流Ioを変動させたときの周波数特性の変化についてシミュレーションした結果を示したものである。はじめに、DC-DCコンバータ1の負帰還ループの利得やクロスオーバー周波数について図7に従って説明する。DC-DCコンバータ1の負帰還ループの利得は、入力電圧Viに比例するとともに、参照電圧VR1のスロープ量Vslpに反比例する。したがって、周波数が0Hzの時の利得は、その時の利得をgmとすると、と表わすことができる。また、利得が0dBとなる周波数、つまりクロスオーバー周波数foは、と表わすことができる。ここで、コイルL1及びコンデンサC1の共振周波数fLCは、コンデンサC1の容量値をCとすると、となる。このため、これら式12~式14より、クロスオーバー周波数foは、と表わすことができる。上記式14、15から明らかなように、コイルL1のインダクタンス値Lが小さくなると、クロスオーバー周波数foが高くなり、共振周波数fLCが高くなる。ここで、コイルL1が積層チップコイルである場合には、直流重畳特性が悪い低いため、コイルL1に流れるバイアス電流の変動によりインダクタンス値Lが変化する。具体的には、図8に示すように、バイアス電流が大きくなるほど、コイルL1のインダクタンス値Lは小さくなる。このため、例えば負荷の変動に伴って出力電流Ioが大きくなると、コイルL1に流れる電流が大きくなり、コイルL1のインダクタンス値Lが小さくなる。このとき、例えば従来のDC-DCコンバータ4のように参照電圧VR11の傾きが固定である場合には、図10の一点鎖線で示すように、コイルL11のインダクタンス値の低下に伴ってクロスオーバー周波数foが高くなる、つまりクロスオーバー周波数fo周波数帯域が高周波側に広がる。すると、図10の拡大図に示すように、高周波側に広がったクロスオーバー周波数foにおける位相が小さくなるため、位相余裕が小さくなる。すなわち、図11に示すように、従来のDC-DCコンバータ4では、出力電流Ioが大きくなるほど、クロスオーバー周波数foが高くなり図11aの破線参照、位相余裕が小さくなる図11bの破線参照。これにより、従来例では、出力電流Ioが大きくなると、DC-DCコンバータが発振し易くなり動作が不安定になるという問題が発生する。これに対し、本実施形態のDC-DCコンバータ1では、参照電圧VR1のスロープ量Vslpを、コイルL1のインダクタンス値Lに応じて変動させるようにした。具体的には、検出回路40及び参照電圧生成回路20は、コイルL1のインダクタンス値Lの変動に関わらずクロスオーバー周波数fo周波数帯域が略一定となるように、スロープ量Vslpを調整している。より具体的には、検出回路40及び参照電圧生成回路20は、コイルL1のインダクタンス値Lをフィードバックして、そのインダクタンス値Lに応じて参照電圧VR1の傾きを調整してスロープ量Vslpを調整することで、クロスオーバー周波数foが略一定となるようにしている。この点について更に詳述すると、負荷の変動に伴って出力電流Ioが増加した場合には、前述したように、コイルL1に流れる電流が大きくなり、コイルL1のインダクタンス値Lが小さくなる。これに伴って、トランジスタT1のオン期間におけるコイル電流ILの傾きは大きくなる。すると、検出回路40で生成される制御信号SG1の電圧値V6が高くなり、電流源21で生成される電流Islpの電流値も大きくなる。これにより、参照電圧VR1の傾きが大きくなり、スロープ量Vslpが大きくなる。これに伴って、図9に示すように、上記利得gmが低くなる。これにより、コイルL1のインダクタンス値Lの低下に伴ってクロスオーバー周波数foが高周波側に広がることが抑制され、そのクロスオーバー周波数foが略一定に維持される。この結果、出力電流Ioの増加に伴ってコイルL1のインダクタンス値Lが低下しても、位相余裕が小さくなることを抑制することができる。このように、本実施形態のDC-DCコンバータ1では、図11に示すように、出力電流Ioが大きくなっても、クロスオーバー周波数foが略一定に維持され図11aの実線参照、位相余裕が小さくなることが抑制される図11bの実線参照。なお、本シミュレーションでは、出力電流Ioが大きくなるほど、位相余裕が大きくなるという結果が得られた。これは、出力電流Ioを増加させた負荷の変動によって、減衰係数ζが大きくなり、位相曲線の傾きが小さくなったためと考えられる。さらに、このようにクロスオーバー周波数foを略一定に維持可能な点を数式を使って説明する。上述と同様に、出力電流Ioの増加に伴ってコイルL1のインダクタンス値Lが低下した場合には、トランジスタT1のオン期間におけるコイル電流ILの傾きSlp1は、となる。この式において、ΔLはインダクタンス値Lの低下分である。このような傾きSlp1を検出して生成される制御信号SG1の電圧値V6は、式9からとなり、この制御信号SG1から生成される電流Islpは、式10からとなる。そして、この電流Islpから生成されるスロープのスロープ量Vslpは、式11からとなるため、クロスオーバー周波数foは、式15からとなる。すなわち、コイルL1のインダクタンス値Lをフィードバックして参照電圧VR1のスロープ量Vslpを調整することにより、クロスオーバー周波数foを表わす式からコイルL1のインダクタンス値Lが相殺される。このため、コイルL1のインダクタンス値Lの変動に関わらずに、クロスオーバー周波数foを略一定に維持することができる。これにより、出力電流Ioの増加に伴ってコイルL1のインダクタンス値Lが低下しても、位相余裕が小さくなることを抑制することができる。さらに、本実施形態のように、入力電圧Viと出力電圧Voとが、という関係を満たしている場合には、と近似することができるため、クロスオーバー周波数foを、と近似することができる。すなわち、クロスオーバー周波数foを表わす式から入力電圧Viもキャンセルされ、入力電圧Viの変動に関わらずに、クロスオーバー周波数foを略一定に維持することができる。これにより、入力電圧Viが変動しても、位相余裕が小さくなることを抑制することができる。なお、本実施形態において、DC-DCコンバータ1は電源装置の一例、トランジスタT1はスイッチ回路の一例、コンデンサC3及びスイッチ回路SW1は電圧付加回路の一例、比較器10、RS-FF回路50、発振器60及び駆動回路70は制御部の一例である。また、検出回路40及び電流源21はスロープ調整回路の一例、出力端子Poは出力端の一例、増幅回路41は第1の増幅器の一例、増幅回路43は第2の増幅器の一例、増幅回路46は第3の増幅器の一例、抵抗R42及びコンデンサC43はローパスフィルタの一例、電流源21は電流変換回路の一例である。以上説明した本実施形態によれば、以下の効果を奏することができる。1コイル電流ILを微分した結果コイル電流ILの傾きに基づいて、参照電圧VR1のスロープのスロープ量Vslpを調整するようにした。これにより、参照電圧VR1のスロープ量Vslpを、コイルL1のインダクタンス値Lに反比例させることができる。このため、クロスオーバー周波数foを表わす式からコイルL1のインダクタンス値Lが相殺される。したがって、コイルL1のインダクタンス値Lの変動に関わらずにクロスオーバー周波数fo周波数帯域が略一定に維持され、インダクタンス値Lの低下による位相余裕の低下を抑制することができる。この結果、位相余裕を確保しつつも、低電流領域でも広帯域化が可能となる。2さらに、クロスオーバー周波数fo周波数帯域を一定にすることができると、コンデンサC2による位相補償の効果を十分に得ることができる。詳述すると、まず、図12a、bに示すように、コンデンサC2による位相補償は、狭い周波数範囲に限定されている。ここで、図12bに示す位相曲線の極大点丸印参照にクロスオーバー周波数foを合わせることにより、位相余裕を十分に確保することができ、コンデンサC2による位相補償の効果を十分に得ることができる。しかし、従来のDC-DCコンバータ4のように、コイルL1のインダクタンス値Lの変動出力電流Ioの変動に伴ってクロスオーバー周波数foが変動すると、そのクロスオーバー周波数foが上記極大点からずれるため、コンデンサC2による位相補償の効果を十分に得ることできなくなる。これに対して、本実施形態のDC-DCコンバータ1では、コイルL1のインダクタンス値Lの変動に関わらずに、クロスオーバー周波数foを略一定に維持することができるため、クロスオーバー周波数foが上記極大点からずれることが抑制され、コンデンサC2による位相補償の効果を十分に得ることができる。さらに、上記極大点にクロスオーバー周波数foが合致するように容易に設計することができる。3トランジスタT1のオン期間におけるコイル電流ILを微分して傾きを検出し、その検出結果に基づいて参照電圧VR1のスロープのスロープ量Vslpを調整するようにした。これにより、参照電圧VR1のスロープ量Vslpを、入力電圧Viに比例させることができる。このため、入力電圧Viの変動に伴ってクロスオーバー周波数foが変動することを好適に抑制することができる。他の実施形態なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。上記実施形態において、検出回路40の積分回路45を省略した構成を採用してもよい。上記実施形態において、コンデンサC2を省略した構成を採用してもよい。上記実施形態では、検出回路40において、トランジスタT1のオン期間におけるコイル電流ILの傾きを検出するようにした。これに限らず、例えば検出回路40において、トランジスタT1のオフ期間におけるコイル電流ILの傾きを検出するようにしてもよい。このような構成であっても、検出回路40で検出されたコイル電流ILの傾きに応じて参照電圧VR1のスロープを生成することにより、スロープ量VslpをコイルL1のインダクタンス値Lに反比例させることができる。上記実施形態では、コイル電流ILを検出する回路の一例として増幅回路41を開示したが、コイル電流ILを検出することのできる回路であれば特に限定されない。例えばコイルL1の後段に電流センス用のセンス抵抗を接続し、そのセンス抵抗の両端の電位差を検出することによりコイル電流ILを検出するようにしてもよい。また、コイルL1と並列に抵抗とコンデンサとを接続し、DCR等価直流抵抗センスによりコイル電流ILを検出するようにしてもよい。上記実施形態において、参照電圧VR1の生成方法は特に制限されない。例えば図13に示されるように、参照電圧生成回路20aに変更してもよい。この参照電圧生成回路20aは、電流源21aと、コンデンサC3と、スイッチ回路SW1と、補正電圧生成回路23とを有している。参照電圧生成回路20aでは、電流源21aから供給される電流IslpとコンデンサC3とによって生成されるスロープが付加される電圧が、基準電圧VR0から補正電圧VC1に変更されている。すなわち、補正電圧VC1を生成する補正電圧生成回路23が追加された点が、先の参照電圧生成回路20図1参照と異なる。ここでは、先の図1及び図6に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。電流源21aでは、トランジスタT22とカレントミラー接続されたPチャネルMOSトランジスタT24から補正電圧生成回路23に電流Is1が供給される。なお、この電流Is1が電流Islpの2倍の電流となるように、トランジスタT22~T24の電気的特性が設定されている。補正電圧生成回路23は、コンデンサC21,C22と、抵抗R21と、スイッチ回路SW21と、オペアンプ24と、基準電源E1とを有している。コンデンサC21は、その第1端子が上記トランジスタT24のドレインに接続され、第2端子がオペアンプ24の非反転入力端子に接続されている。コンデンサC21にはスイッチ回路SW21が並列に接続されている。スイッチ回路SW21は、例えばNチャネルMOSトランジスタである。このスイッチ回路SW21は、ソース及びドレインがコンデンサC21の両端子にそれぞれ接続され、ゲートには出力信号S2が供給される。すなわち、コンデンサC21及びスイッチ回路SW21は、コンデンサC3及びスイッチ回路SW1と同様に接続されている。そして、コンデンサC21の容量値は、コンデンサC3の容量値と等しく設定されている。したがって、コンデンサC21は、スイッチ回路SW21のオフ期間トランジスタT1のオフ期間に、上記電流Is1に応じた電荷を蓄積する。コンデンサC21の充電電荷は、1スイッチングサイクルにおいて、スイッチ回路SW21のオフ期間にリセット電圧ここでは、オペアンプ24の出力電圧から電流Is1に応じた傾斜で増加し、スイッチ回路SW21のオンによりリセット電圧まで放電される。このとき、電流Is1が電流Islpの2倍の電流であるため、コンデンサC21の両端子間の電位差は、コンデンサC3の両端子間の電位差の2倍の値となる。すなわち、コンデンサC21の第1端子ノードN21の電圧V21は、参照電圧VR1のスロープの2倍の傾きで変化するスロープ波形となる。また、コンデンサC21の第1端子は、抵抗R21の第1端子にも接続されている。この抵抗R21の第2端子は、オペアンプ24の反転入力端子とコンデンサC22の第1端子に接続されている。コンデンサC22の第2端子はオペアンプ24の出力端子に接続されている。抵抗R21及びコンデンサC22を含むローパスフィルタ25は、コンデンサC21の充電電荷による電圧V21を平滑化する。したがって、コンデンサC22の両端子間の電位差は、コンデンサC21の両端子間の電位差の1/2の値、すなわちコンデンサC3の両端子間の電位差と等しい値となる。オペアンプ24は、抵抗R21とコンデンサC22との間の接続点における電圧V22を、基準電源E1にて生成される基準電圧VR0と等しくなるように出力電圧補正電圧VC1を変更する。そして、このように生成された補正電圧VC1にスロープが重畳されて参照電圧VR2が生成され、その参照電圧VR2が比較器10の非反転入力端子に供給される。上記実施形態では、出力電圧Voを抵抗R1,R2にて分圧した分圧電圧に、出力電圧Voの交流成分がコンデンサC2を通じて重畳された電圧を帰還電圧VFBとした。これに限らず、例えば出力電圧Voそのものを帰還電圧VFBとしてもよい。上記実施形態では、スロープ生成用のコンデンサC3と並列に接続されたスイッチ回路SW1に出力信号S2を供給するようにしたが、メイン側のトランジスタT1のオン期間又はオフ期間に対応する信号であれば特に制限されない。例えば制御信号DH,DLやノードN1の電圧であってもよい。上記実施形態では、所定周期で立ち上がるHレベルのクロック信号CLKに従ってトランジスタT1をオフさせるようにした。これに限らず、例えば比較器10から出力される信号S1の立ち上がりタイミングトランジスタT1のオンタイミングから所定時間経過後にトランジスタT1をオフさせるようにしてもよい。この場合、例えば発振器60の代わりに、上記信号S1の立ち上がりタイミングから、入力電圧Viや出力電圧Voに依存した時間経過後にHレベルのパルス信号をRS-FF回路50のリセット端子Rに出力するタイマ回路を設けてもよい。あるいは、RS-FF回路50及び発振器60に代えて1ショットフリップフロップ回路を設けるようにしてもよい。上記実施形態では、スイッチ回路の一例としてPチャネルMOSトランジスタT1を開示したが、NチャネルMOSトランジスタを用いてもよい。また、スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、複数のトランジスタを含むスイッチ回路を用いてもよい。上記実施形態における基準電圧VR0を制御回路3の外部で生成するようにしてもよい。上記実施形態におけるトランジスタT1,T2を制御回路3に含めるようにしてもよい。また、コンバータ部2を制御回路3に含めるようにしてもよい。上記実施形態では、同期整流方式のDC-DCコンバータに具体化したが、非同期整流方式のDC-DCコンバータに具体化してもよい。上記各実施形態では、帰還電圧VFBと参照電圧VR1とを比較し、その比較結果に応じてメイン側のトランジスタT1のオンタイミングを設定するDC-DCコンバータに具体化した。これに限らず、例えば帰還電圧VFBと参照電圧VR1とを比較し、その比較結果に応じてメイン側のトランジスタT1のオフタイミングを設定するDC-DCコンバータに具体化してもよい。図14に、上記DC-DCコンバータ1を備える電子機器100の一例を示す。電子機器100は、本体部110と、本体部110に電力を供給する電源部130とを有している。まず、本体部110の内部構成例を説明する。プログラムを実行する中央処理装置CPU111には、そのCPU111で実行されるプログラム又はCPU111が処理するデータを記憶するメモリ112が接続されている。また、CPU111には、インタフェースI/F113を介してキーボード114A及びポインティングデバイス114Bが接続されている。ポインティングデバイス114Bは、例えばマウス、トラックボール、タッチパネルや静電センサを有するフラットデバイス等である。また、CPU111には、インタフェース115を介してディスプレイ116が接続され、インタフェース117を介して通信部118が接続されている。ディスプレイ116は、例えば液晶ディスプレイやエレクトロルミネッセンスパネル等である。通信部118は、例えばローカルエリアネットワークボード等である。また、CPU111には、インタフェース119を介して外部記憶装置120が接続され、インタフェース121を介して着脱可能記録媒体アクセス装置122が接続されている。外部記憶装置120は、例えばハードディスクである。アクセス装置122がアクセスする着脱可能な記録媒体としては、例えばCDCompactDisc、DVDDigitalVersatileDisk、フラッシュメモリカード等が挙げられる。次に、電源部130の内部構成例を説明する。DC-DCコンバータ1と交流アダプタ131は、スイッチSWを介して上記本体部110に接続されている。これらDC-DCコンバータ1及び交流アダプタ131のいずれか一方から電力が本体部110に供給される。DC-DCコンバータ1は、図14の例では、例えば電池132からの入力電圧Viを出力電圧Voに変換し、その出力電圧Voを本体部110に供給する。このような電子機器としては、ノート型のパーソナルコンピュータ、携帯電話等の通信機器、携帯情報端末PDA等の情報処理装置、デジタルカメラやビデオカメラ等の映像機器、テレビジョン装置等の受信機などが挙げられる。"