"低電源電位側を基準として基準電圧を生成する回路と電源電圧検出用分圧抵抗と比較器で構成される電源電圧検出回路において、前記基準電圧を生成する回路の出力を高電位電源電圧にプルアップするプルアップ回路と、前記分圧抵抗の高電位側に直列にスイッチを設け、低電源電圧時に前記プルアップ回路で基準電圧をプルアップし、基準電圧電位によって、前記スイッチをオフし、分圧抵抗による分圧値を低電源電位側にプルダウンすることを特徴とする電源電圧検出回路。前記プルアップ回路が、基準電圧を生成する回路の出力段にNチャネルMOSトランジスタのドレインとソースを直列接続し、ゲートを高電源電位に接続した構成であり、前記スイッチがPチャネルMOSトランジスタであり、ゲートが基準電圧を生成する回路の出力に接続された構成の請求項1記載の電源電圧検出回路。高電源電位側を基準として基準電圧を生成する回路と電源電圧検出用分圧抵抗と比較器で構成される電源電圧検出回路において、前記基準電圧を生成する回路の出力を低電位電源電圧にプルダウンするプルダウン回路と、前記分圧抵抗の低電位側に直列にスイッチを設け、低電源電圧時に前記プルダウン回路で基準電圧をプルダウンし、基準電圧電位によって、前記スイッチをオフし、分圧抵抗による分圧値を高電源電位側にプルアップすることを特徴とする電源電圧検出回路。前記プルダウン回路が、基準電圧を生成する回路の出力段にPチャネルMOSトランジスタのドレインとソースを直列接続し、ゲートを低電源電位に接続した構成であり、前記スイッチがNチャネルMOSトランジスタであり、ゲートが基準電圧を生成する回路の出力に接続された構成の請求項3記載の電源電圧検出回路。上記特許文献1の方法では、電源電圧の停止後に、比較器の入力端子に接続されているコンデンサが放電される前に電源電圧を再起動すると、比較器が誤信号を出力する恐れがあるという問題がある。また上記特許文献2の方法では、電源電圧が低く、基準電圧が充分出力されていない場合に、比較器の反転入力端子に電圧を印加せず、比較器出力をハイレベルに維持しているものの、比較器入力の非反転入力端子を反転入力端子よりも高電位に維持できないため比較器から誤信号を出力する恐れがあるという問題がある。そこで本発明の目的は、低電圧状態を検出し、システムへの通知やシステムの停止等を行う電源電圧検出回路において低電源電圧時の誤動作を回避する電源電圧検出回路を提供することにある。上記課題を解決するために本発明の一態様は、低電源電位側を基準として基準電圧を生成する回路と電源電圧検出用分圧抵抗と比較器で構成される電源電圧検出回路において、前記基準電圧を生成する回路の出力を高電位電源電圧にプルアップするプルアップ回路と、前記分圧抵抗の高電位側に直列にスイッチを設け、低電源電圧時に前記プルアップ回路で基準電圧をプルアップし、基準電圧電位によって、前記スイッチをオフし、分圧抵抗による分圧値を低電源電位側にプルダウンすることを特徴とする。上記において前記プルアップ回路が、基準電圧を生成する回路の出力段にNチャネルMOSトランジスタのドレインとソースを直列接続し、ゲートを高電源電位に接続した構成であり、前記スイッチがPチャネルMOSトランジスタであり、ゲートが基準電圧を生成する回路の出力に接続された構成であることを特徴とする。上記課題を解決するために本発明の別の態様は、高電源電位側を基準として基準電圧を生成する回路と電源電圧検出用分圧抵抗と比較器で構成される電源電圧検出回路において、前記基準電圧を生成する回路の出力を低電位電源電圧にプルダウンするプルダウン回路と、前記分圧抵抗の低電位側に直列にスイッチを設け、低電源電圧時に前記プルダウン回路で基準電圧をプルダウンし、基準電圧電位によって、前記スイッチをオフし、分圧抵抗による分圧値を高電源電位側にプルアップすることを特徴とする。上記において前記プルダウン回路が、基準電圧を生成する回路の出力段にPチャネルMOSトランジスタのドレインとソースを直列接続し、ゲートを低電源電位に接続した構成であり、前記スイッチがNチャネルMOSトランジスタであり、ゲートが基準電圧を生成する回路の出力に接続された構成であることを特徴とする。本発明によれば、低電圧状態を検出し、システムへの通知やシステムの停止等を行う電源電圧検出回路において、低電源電圧時の基準電圧が低下した場合の誤動作を回避することができ、低電源電圧時の誤動作の抑制が可能となる。以下、本発明の実施の形態について、詳細に説明する。図1は、本発明の実施形態に係る電源電圧検出回路の基本的構成を示す図である。図1において本発明の実施形態に係る電源電圧検出回路は、基準電圧Vrefを生成する回路200の出力にプルアップ回路250を設け、基準電圧Vrefを電源電圧VEまでプルアップする。さらに、電源電圧VEの分圧値VIを検出するためのR1R2から成る検出抵抗に直列にスイッチS1を設け、基準電圧Vrefを生成する回路200の出力によって、上記スイッチS1をオンオフする。そうしておいて低電源電圧時に上記プルアップ回路250により基準電圧Vrefを生成する回路200の出力Vrefを上記電源電圧VEまでプルアップさせると共に、上記スイッチS1をオフして分圧値VIを強制的に零レベルに低下させることで、VrefVIの状態を保持し、比較器330からの誤信号出力を回避する。図2は、本発明の実施形態に係る電源電圧検出回路の具体例を示す図である。図2では、基準電圧Vrefを生成する回路200として一般的なバンドギャップ基準電圧生成回路200を用いた例を示しているが、他の構成の基準電圧生成回路を用いても良い。また図1中のスイッチS1としてPチャネルMOSトランジスタM1を低電圧検出回路300中において使用する例を示している。さらに、図1中のプルアップ回路250として、バンドギャップ基準電圧生成回路200の出力段における抵抗R4の一端とバイポーラPNPトランジスタQ3のエミッタの間にNチャネルMOSトランジスタM2を設けている。その場合、抵抗R4の一端は、NチャネルMOSトランジスタM2のドレインに接続され、NチャネルMOSトランジスタM2のソースはバイポーラPNPトランジスタQ3のエミッタに接続される。バイポーラPNPトランジスタQ3のベースはアースに接続される。またNチャネルMOSトランジスタM2のゲートは、電源電圧VEに接続される。なおバンドギャップ基準電圧生成回路200の出力段は、抵抗R4の他端と電源電圧VEとの間に直列にPチャネルMOSトランジスタM7を接続する。そしてPチャネルMOSトランジスタM7は、バンドギャップ基準電圧生成回路200におけるPチャネルMOSトランジスタM5とPチャネルMOSトランジスタM6のゲートに共通接続される。その際、PチャネルMOSトランジスタM6のゲートをそのドレインに接続するようにしてミラー回路を構成する。またバンドギャップ基準電圧生成回路200におけるNチャネルMOSトランジスタM3とNチャネルMOSトランジスタM4のゲートは共通接続され、NチャネルMOSトランジスタM3とNチャネルMOSトランジスタM4のドレインは、上記PチャネルMOSトランジスタM5とPチャネルMOSトランジスタM6のドレインにそれぞれ接続される。そしてNチャネルMOSトランジスタM3のゲートをそのドレインに接続するようにしてミラー回路を構成する。NチャネルMOSトランジスタM3のソースはバイポーラPNPトランジスタQ1のエミッタに接続され、バイポーラPNPトランジスタQ1のコレクタはアースに接続される。またNチャネルMOSトランジスタM4のソースは抵抗R3の一端に接続され、抵抗R3の他端は、バイポーラPNPトランジスタQ2のエミッタに接続され、バイポーラPNPトランジスタQ2のコレクタはアースに接続される。バイポーラPNPトランジスタQ1およびバイポーラPNPトランジスタQ2のベースはアースに接続される。なおバンドギャップ基準電圧生成回路200におけるバンドギャップとしては、当業者によく知られているように上記PNPトランジスタQ1,Q2,Q3の各ベース-エミッタ間電圧が利用される。図3は、図2に示した本発明の実施形態に係る電源電圧検出回路の具体例の動作概要を説明する図である。図3中のVgsm1,Vgsm2は各々MOSトランジスタM1とM2のゲートソース間電圧の変化を示している。Vt1,Vt2は各々MOSトランジスタM1とM2のしきい値電圧である。図3に示すように電源電圧VEの増加と共に、ゲートソース間電圧Vgsm1,Vgsm2は増加傾向を示す。電源電圧VEがVEVE3では、Vgsm2Vt2となるためMOSトランジスタM2はオンし、基準電圧Vrefは上昇する。さらにゲートソース間電圧Vgsm1も上昇するが、Vgsm1VE4では、Vgsm1Vt1となるためMOSトランジスタM1はオンし、分圧値VIは電源電圧VEに比例して増加する。電源電圧VEがVEVE2になると、VIVrefとなり、比較器330の出力VOが反転し、電源電圧VEが上昇したことを通知する。図4は、図3に示す動作グラフにおいて図1中のプルアップ回路250を用いない場合の動作比較例を示す図である。プルアップ回路250が無い場合、図4中のVEVE3では、Vgsm2Vt2となるためMOSトランジスタM2はオンし、基準電圧Vrefは上昇する。さらにゲートソース間電圧Vgsm1も上昇し、Vgsm1Vt1となるためMOSトランジスタM1はオンし、分圧値VIは電源電圧VEに比例して増加する。電源電圧VEがVEVE2になると、VIVrefとなり、比較器330の出力VOが反転し、電源電圧VEが上昇したことを通知する。この場合、VEVE3においてVIVrefになるように基準電圧Vrefの値、第1及び第2の検出抵抗R1,R2の値、並びにプルアップ回路250またはスイッチS1のしきい値を調整する。その場合、プルアップ回路250のしきい値調整は、抵抗や電流源等で電源電圧VEを分圧し、その電圧をMOSトランジスタM2のゲート電圧に使用することで可能である。またスイッチS1のしきい値調整は、抵抗や電流源等で基準電圧Vrefを分圧し、その電圧をMOSトランジスタM1のゲート電圧に使用することで可能である。またはR4を複数個の抵抗を直列接続して構成し、抵抗と抵抗の接続点の電圧をMOSトランジスタM1のゲート電圧に使用しても良い。図6は、図5に示す動作グラフにおいて図1中のプルアップ回路250を用いない場合の動作比較例を示す図である。プルアップ回路250が無い場合、図6中のVEVE6~VE1の間では、分圧値VIと基準電圧Vrefの大小関係が逆転してしまい、比較器330の出力VOが反転し、誤信号を出力することになる。また電源電圧VEがVEVE6では基準電圧Vrefと分圧値VIのいずれも0Vとなるため、図6に示すように比較器330が誤信号を出力する恐れがある。それを抑制するために図1に示すようにプルアップ回路250を設けることで、この誤動作を回避している。以上は、構成回路が低電源電位を基準に動作する場合について説明したが、高電源電位を基準に動作する場合においても、VEの極性を反転し、NチャネルMOSトランジスタとPチャネルMOSトランジスタを交換すること、また、バイポーラで構成されるPNPトランジスタとNPNトランジスタを交換することで、同様に説明できる。上記においてVEの極性の反転、並びに使用する半導体デバイスの置換は当該技術分野の技術者であれば格別の創作力を発揮せずとも実現できるので、敢えて回路の提示を省略することにする。"