"入力コマンドに応じ、出力ドライバーのインピーダンスを調整するキャリブレーションを、設定値を用いて行うキャリブレーション回路と、温度センサーと、前記出力ドライバーの温度特性情報を記憶する記憶回路と、前記温度センサーからの検出信号と前記記憶回路から読み出した前記温度特性情報とに基づいて前記設定値を変更する設定信号を生成し、前記キャリブレーション回路へ出力する設定回路と、を備えることを特徴とする半導体装置。前記温度特性情報は、第1の温度条件下で測定した前記出力ドライバーのインピーダンスから求めた第1の特性値と、前記第1の温度とは異なる第2の温度条件下で測定した前記出力ドライバーのインピーダンスから求めた第2の特性値と、を含むことを特徴とする請求項1に記載の半導体装置。前記第1の特性値と前記第2の特性値とが、製造時に行われる高温試験及び低温試験の際にそれぞれ測定された前記出力ドライバーのインピーダンスから求めたものであることを特徴とする請求項2に記載の半導体装置。前記設定回路は、前記出力ドライバーのインピーダンスに関する温度依存性情報を保持し、前記第1の特性値と前記第2の特性値と前記温度依存性情報とに基づいて、前記検出信号が示す温度に対応する設定値を求め、当該設定を表す信号を前記設定信号として出力することを特徴とする請求項2または3に記載の半導体装置。前記温度依存性情報は、前記第1の温度を表す第1の温度情報、前記第2の温度を表す第2の温度情報、及び前記出力ドライバーの直流特性の温度依存性情報を含むことを特徴とする請求項4に記載の半導体装置。前記記憶回路は、複数のヒューズを記憶素子として用いるヒューズ回路であることを特徴とする請求項1乃至5のいずれか一つに記載の半導体装置。前記温度特性情報は、更に設計上の最適値に基づく第3の特性値を含むことを特徴とする請求項2または3に記載の半導体装置。出力ドライバーのインピーダンスは、温度のみならずそれ以外の様々な要因によっても変化し得る。それゆえ、出力ドライバーのインピーダンス調整ZQキャリブレーションというは、適宜繰り返し行われることが望ましい。しかしながら、関連する半導体装置は、キャリブレーション回路を備えておらず、温度に基づいて出力ドライバーのインピーダンスを調整するのみで、その他の要因によるインピーダンスの変化に対応することができない。一方、適宜キャリブレーションを繰り返すキャリブレーション回路を備えた別の関連する半導体装置も存在するが、ZQキャリブレーションの開始時に使用される初期値が、設計上の最適値に固定されており、周囲の状況によってはZQキャリブレーションの収束に長時間を要することがある。本発明の一実施の形態に係る半導体装置は、入力コマンドに応じ、出力ドライバーのインピーダンスを調整するキャリブレーションを、設定値を用いて行うキャリブレーション回路と、温度センサーと、前記出力ドライバーの温度特性情報を記憶する記憶回路と、前記温度センサーからの検出信号と前記記憶回路から読み出した前記温度特性情報とに基づいて前記設定値を変更する設定信号を生成し、前記キャリブレーション回路へ出力する設定回路と、を備える。本発明によれば、温度センサーからの検出信号に基づいて、キャリブレーション回路の設定値を変更する設定信号を生成するようにしたことで、周囲温度に応じた適切な設定値を用いてキャリブレーションを開始することができ、その収束までに要する時間を短縮することができる。本発明の課題を解決する技術思想コンセプトの代表的な一例は、以下に示される。但し、本願の請求内容はこの技術思想に限られず、本願の請求項の記載の内容であることはいうまでもない。図1に、本発明の技術思想の一例を示す。図示の半導体装置10は、出力ドライバー11、キャリブレーション回路12、温度センサー13、記憶回路14、及び設定回路15を有している。出力ドライバー11は、入力される制御信号に応じてそのインピーダンスを変更する。換言すると、出力ドライバー11のインピーダンスは、制御信号により調整することができる。キャリブレーション回路12は、外部から入力されるコマンドに応じて、出力ドライバー11のインピーダンスに関するキャリブレーション調整を行う。温度センサー13は、出力ドライバー11の周囲の温度を測定し、測定結果温度を表す検出信号を出力する。記憶回路14は、出力ドライバー11のインピーダンスに関する温度特性情報を記憶する。温度特性情報は、出力ドライバー11に含まれる出力トランジスタの直流DC特性から求められる第1及び第2の特性値を含む。第1および第2の特性値は、半導体装置10の製造時に行われる互いに異なる第1及び第2の温度条件下での電気的試験高温試験及び低温試験の結果から得ることができる。設定回路15は、温度センサー13からの検出信号と記憶回路14から読み出した温度特性情報とに基づいて、キャリブレーション回路12がキャリブレーションを開始する際に試用する設定値を設定する設定信号を生成する。設定信号生成のため、設定回路15は、出力ドライバー11の電気的特性の温度依存性に関する情報を保持している。設定回路15は、保持する温度依存性情報に基づき、第1及び第2の測定値から温度センサー13が検出した検出温度に適した設定値を求める。そして、求めた設定値を表す設定信号をキャリブレーション回路12へ出力する。キャリブレーション回路12は、入力コマンドに応じて、設定回路15からの設定信号を取得し、設定信号が示す設定値をキャリブレーション開始の際の初期値として利用する。以上の構成において、キャリブレーション開始の際にキャリブレーション回路12に取り込まれる設定値初期値は、温度センサー13により検出された周囲の温度を反映したものとなる。その結果、キャリブレーション開始時の初期値は、キャリブレーションの結果である収束値から大きくかけ離れた値となっていないので、比較的短い時間でキャリブレーションを完了することができる。次に、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。図2に本発明の第1の実施の形態に係る半導体装置の一構成例を示す。図2の半導体装置20は、DRAMDynamicRandomAccessMemoryである。この半導体装置20は、内部クロック発生回路201、コマンドデコーダ202、制御回路203、モードレジスタ204、ロウアドレスバッファ205、カラムアドレスバッファバーストカウンタ206、ロウデコーダ207、メモリセルアレイ208、センスアンプ209、カラムデコーダ210、データ制御回路211、ラッチ回路212、DLLDrayLockedLoop213、DQデータ信号入出力回路214、DQSデータストローブ信号入出力回路215、及びZQZeroQuotientキャリブレーション回路216を備えている。ZQキャリブレーション回路216は、外部端子であるZQ端子217に接続されている。ZQ端子217には、所定の抵抗値例えば、240Ωを持つ外部抵抗素子が接続される。DQデータ信号入出力回路214は、複数の外部端子DQ1~DQnに夫々接続され、内部のデータを外部へ出力する出力ドライバー複数の出力トランジスタと、外部のデータを内部へ入力する入力レシーバー複数の入力トランジスタを含む。DQS入出力回路215も同様に構成される。出力ドライバーは、例えば、ドレインが、外部端子DQiに共通に接続される複数のPMOSトランジスタプルアップ側ドライバーとNMOSトランジスタプルダウン側ドライバーとを有する。後述するキャリブレーションでは、これらのMOSトランジスタのオン抵抗を半導体装置外部に設けた抵抗素子のインピーダンス抵抗値に合致させる。これは、導通しているトランジスタの数TAP値を変更することにより行う。後述するように、ZQキャリブレーション216は、プルアップ側ドライバー及びプルアップドライバーのレプリカ回路図6のプルアップ回路PUR1,PUR2及びプルダウン回路PDRを有している。即ち、プルアップ側ドライバーのレプリカ回路は、複数のPMOSトランジスタを含み、プルアップ側ドライバーと同一に構成される。また、プルダウン側ドライバーのレプリカ回路は、複数のNMOSトランジスタを含み、プルダウン側ドライバーと同一に構成される。尚、ZQキャリブレーション回路216は、DQ入出力回路214とDQS入出力回路215をそれぞれキャリブレーションする。一つのDQS入出力回路215と複数のDQ入出力回路214は、セットである。DQS入出力回路215の出力ドライバーのインピーダンス値と、複数のDQ入出力回路214にそれぞれ対応する複数の出力ドライバーのインピーダンス値とがミスマッチングであれば、DQ入出力回路214が出力するデータを入力するその他の半導体装置のレシーバはそれらデータを精度良くラッチすることができない。半導体装置20において、ZQキャリブレーション回路216以外の部分は、本発明に直接関係がないのでその詳細な説明を省略する。以下、主として、ZQキャリブレーション回路216及びその周辺回路について説明する。なお、周辺回路は、図2には示されていない。図3に、ZQキャリブレーション回路216及びその周辺回路を示す。周辺回路には、温度センサー301、ヒューズ回路記憶回路302及びこれらとZQキャリブレーション回路216との間に接続されるZQデフォルトTAP調整回路設定回路303が含まれる。温度センサー301は、最近のDRAMには、セルフリフレッシュ周期に温度依存性を持たせたり、温度情報を外部へ出力するために搭載されているので、それを利用することができる。ヒューズ回路302は、記憶素子としてヒューズを利用するものである。このヒューズ回路302も、DRAMに搭載されて欠陥補償に用いられるものや、各種情報を格納するために搭載されているものを利用することができる。出力回路304は、図2のDQ入出力回路214に含まれるものである。出力回路304は、例えば、図4に示されるように、出力制御回路401、スルーレート制御回路402、出力ドライバー403、スルーレート設定回路404、及びソース電位調整回路405を含む。出力制御回路401は、ZQキャリブレーション回路216からのZQコードZQP及びZQNに基づいて、出力データP,Nに応じたオン信号PonA,NonAを出力する。スルーレート制御回路402は、スルーレート設定回路404からのスルーレート設定信号CP,CNとソース電位調整回路405からのソース電位調整信号VP,VNとに基づいて、オン信号PonA,NonAの波形及びレベルを調整し、オン信号PonB,NonBとして出力する。なお、スルーレート制御回路402、スルーレート設定回路404、及びソース電位調整回路405は、本発明とは関係がない。出力ドライバー403は、例えば、図5に示すように、プルアップ側トランジスタPU及びプル段側トランジスタPDを含む。プルアップ側トランジスタPU及びプル段側トランジスタPDは、それぞれ複数のPMOSトランジスタ511~515及びNMOSトランジスタ521~525で構成される。出力ドライバー403は、導通するトランジスタの数TAP値を変更することによそのインピーダンスオン抵抗が変化する。即ち、キャリブレーション回路からのZQコードZQP及びZQNは、駆動されるトランジスタの数を決定する。なお、図1の出力ドライバー11は、出力制御回路401と出力ドライバー403とを組み合わせたものを表している。ZQキャリブレーション回路216は、例えば、図6に示すように構成される。即ち、ZQキャリブレーション回路216は、プルアップ回路PUR1、PUR2と、プルダウン回路PDRと、プルアップ回路PUR1,PUR2の動作を制御するカウンタ601と、プルダウン回路PDRの動作を制御するカウンタ602と、カウンタ601,602をそれぞれ制御するコンパレータ603,604と、カウンタ601,602の動作を制御するシーケンス制御部605とを備えている。プルアップ回路PUR1,PU2は、それぞれ図5のプルアップ側ドライバPUと同一に構成され、プルダウン回路PDRは、プルダウン側ドライバPDと同一に構成される。この構成で、まず、プルアップ回路PUR1と外部抵抗REとによって電源電圧を分圧した電圧、即ち、ZQ端子に表れる電圧と、基準電圧Vrefとを比較する。そして、ZQ端子電圧が基準電圧に一致するように、プルアップ回路PUR1のインピーダンス即ち、導通しているトランジスタの数を調節する。ZQ端子電圧が基準電圧に一致したとき、プルアップ回路PUR1のインピーダンスは外部抵抗REに等しい。このときのカウンタ601の出力が、プルアップ側ZQコードZQPとして用いられる。プルアップ回路PUR1の調整が済むと、同時にプルアップPUR2も調整も終了する。即ち、プルアップPUR2のインピーダンスも外部抵抗REに等しい。このプルアップPUR2を用いて、次に、プルダウン回路PDRのインピーダンスの調節を行う。原理は上記と同じである。プルダウン回路PDRのインピーダンスが、プルアップ回路PUR2のインピーダンスと等しくなるように調整される。プルダウン回路PDRのインピーダンスとプルアップ回路PUR2のインピーダンスが等しいときのカウンタ601の出力が、プルダウン側ZQコードZQNとして用いられる。プルアップ側ZQコードZQPとプルダウン側ZQコードZQNとを合わせて、図3では、ZQコードZQCで表している。なお、図3における[n:1]は、nn自然数ビット情報であることを表している。他のコードについても同様である。図3に戻ると、ZQキャリブレーション回路216には、ZQデフォルトTAP調整回路303から調整デフォルト情報ZQDEFMが供給されている。この調整デフォルト情報ZQDEFMは、ZQキャリブレーション回路216のカウンタ601,602の設定値初期値として利用される。初期値が適切であれば、キャリブレーションは短時間で終了し、不適切であれば長時間を要し、所定時間内に完了することができない場合も生じる。ZQデフォルトTAP調整回路303において、より適切な調整デフォルト情報ZQDEFMを生成するため、ヒューズ回路302は、高温試験時最適値情報ZQHTCと低温試験時最適値情報ZQLTCを温度特性情報として記憶している。また、ヒューズ回路302は、設計上の最適値情報ZQDEFCを温度特性情報の一つとして記憶している。ここで、最適値情報とは、出力ドライバーのDC直流特性が仕様上の最適値となるZQコードを意味する。高温試験時最適値情報ZQHTCは、半導体装置製造時のウエハ高温試験例えば、60°Cの際に得た試験結果から求められたZQコードである。低温試験時最適値情報ZQLTCは、半導体装置製造時のウエハ低温試験例えば、-20°Cの際に得た試験結果から求められたZQコードである。ウエハ試験では、動作補償のため、通常の使用環境よりも厳しい条件下での試験が行われる。例えば、高温試験第1の温度条件下試験と低温試験第2の温度条件下試験である。これらの高温試験及び低温試験が行われる際に、オンするトランジスタの数TAP値を変化させ、各TAP値に応じた出力回路のDC特性を測定する。そして、その測定結果から、出力ドライバーのインピーダンスオン抵抗Ronを計算し、仕様における中央値が得られるTAP値第1の特性値及び第2の特性値を求める。高温試験及び低温試験のそれぞれにおいて、TAP値を求め、それを表すZQコードを温度特性情報としてヒューズ回路302に書き込むヒューズのトリミングを行う。なお、本実施の形態では温度特性情報を記憶する記憶回路としてヒューズ回路302を用いたが、他の構成の記憶回路を用いてもよい。出力バッファに用いられるトランジスタのDC特性の温度依存性は、設計時に確認されるため既知である。これを利用すれば、高温試験から求めたTAP値第1の特性値及び低温試験から求めたTAP値第2の特性値、及び仕様におけるセンター値第3の特性値:これも既知とから、種々の温度における適切なTAP値を求めることができる。このとき、各種補間法を用いることができる。ZQデフォルトTAP調整回路303は、TAP値調整に必要なDC特性の温度依存性情報、高温及び低温試験時の温度情報第1の温度情報及び第2の温度情報等を記憶部に記憶している。ZQデフォルトTAP調整回路303は、温度センサー301からの検出温度情報TAを受け、ヒューズ回路302からの高温試験時最適値情報ZQHTC及び低温試験時最適値情報ZQLTCを読み出し、検出温度情報TAが示す温度に適したTAP値設定値を求める。そして、求めたTAP値を表す調整デフォルト情報ZQDEFMを保持する。ZQデフォルトTAP調整回路303は、この動作を常時或いは周期的に行って、保持する調整デフォルト情報ZQDEFMの値が現在の温度に対応したものとなるように更新する。ZQキャリブレーション回路216は、コマンドデコーダ202からの外部コマンドに従い、あるいは制御回路203の制御下において動作する。例えば、ZQキャリブレーション回路216は、コマンドの入力を受けて、ZQデフォルトTAP調整回路303から調整デフォルト情報ZQDEFMを設定信号として受け取り、それに基づいてカウンタ601,602の値を設定してキャリブレーションを行う。図7に、ZQキャリブレーション回路216の動作波形図を示す。設計上の最適値情報ZQDEFCは、電源がオンされたときに発行されるコマンドPONRSTに応じて、ZQキャリブレーション回路216に取り込まれ、ZQコードZQCとして、出力回路304へ出力される。これは、製造途中のテストなどにおいて、未だ高温試験時最適値情報ZQHTC及び低温試験時最適値情報ZQLTCがヒューズ回路302に未だ書き込まれていない場合などに必要となる。起動後、ZQデフォルトTAP調整回路303は、温度センサー301からの検出温度情報TAと、高温試験時最適値情報ZQHTC及び低温試験時最適値情報ZQLTCとから調整デフォルト情報ZQDEFMを生成する。その後、ZQキャリブレーション回路216は、キャリブレーション開始を指示するコマンドINITが入力されると、調整デフォルト情報ZQDEFMが示す設定値をカウンタ601,602に初期値としてセットし、キャリブレーションを開始する。ZQキャリブレーション回路216から出力されるZQコードZQCは、図7において、ZQDEFM,AA,,EE,FF,GGと変化し、最終的にZQCALFに収束する。以上のように、本発明によれば、周囲温度に応じて調整したZQデフォルトTAP調整情報が示すTAP値を、キャリブレーション開始時の初期値として用いるので、キャリブレーション収束までの時間を短縮することができる。以上、本発明についていくかの実施の形態に即して説明したが、本発明は上記実施の形態に限定されることなく種々の変形変更が可能である。本派の技術思想は、出力トランジスタのインピーダンスを調整する回路を有する半導体装置に適用できる。更に、図面で開示した各回路ブロック内の回路形式、その他の制御信号を生成する回路は、実施の形態に開示する回路形式に限られない。本発明の半導体装置の技術思想は、様々な半導体装置に適用することができる。例えば、CPUCentralProcessingUnit、MPUMicroControlUnit、DSPDigitalSignalProcessor、ASICApplicationSpecificIntegratedCircuit、ASSPApplicationSpecificStandardProduct、メモリMemory等の半導体装置全般に、本発明を適用することができる。このような本発明が適用された半導体装置の製品形態としては、例えば、SOCシステムオンチップ、MCPマルチチップパッケージやPOPパッケージオンパッケージなどが挙げられる。これらの任意の製品形態、パッケージ形態を有する半導体装置に対して本発明を適用することができる。また、トランジスタは、電界効果トランジスタFieldEffectTransistorFETであればよく、MOSMetalOxideSemiconductor以外にもMISMetalInsulatorSemiconductor、TFTThinFilmTransistor等の様々なFETに適用できる。更に、装置の一部にバイポーラ型トランジスタを有してもよい。更に、NMOSトランジスタN型チャネルMOSトランジスタは、第1導電型のトランジスタ、PMOSトランジスタP型チャネルMOSトランジスタは、第2の導電型のトランジスタの代表例である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせがないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって等業者であればなし得るであろう各種変形、修正を含むことは勿論である。"