"板状の誘電体基板と、前記誘電体基板の内部に設けられるストリップ導体と、前記誘電体基板を挟むように、互いに対向して配置される一対のグランド層と、前記ストリップ導体の先端部に形成され、該ストリップ導体及び前記誘電体基板を厚み方向に貫通する第1のビアと、前記第1のビアよりも前記ストリップ導体の基端部側の位置に、かつ、前記第1のビアに対して前記ストリップ導体の幅方向にオフセットした位置に形成され、前記ストリップ導体及び前記誘電体基板を厚み方向に貫通する第2のビアと、を備えることを特徴とする電界プローブ。前記ストリップ導体は、基端部から先端部に向かって直線的に延びる線路部と、該線路部の先端に連続して形成され、該線路部の幅方向に拡張された拡幅部とを含み、前記グランド層は、前記誘電体基板及び前記ストリップ導体の前記線路部を挟むように、互いに対向して配置され、前記第1のビアは、前記ストリップ導体の前記拡幅部の先端部に形成され、前記第2のビアは、前記拡幅部において、前記第1のビアよりも前記ストリップ導体の基端部側の位置に形成されることを特徴とする請求項1に記載の電界プローブ。前記第1のビアが、前記拡幅部の幅方向に沿って、複数形成されており、前記第2のビアが、前記拡幅部の幅方向に沿って、かつ、複数の前記第1のビアそれぞれに対して前記拡幅部の幅方向にオフセットした位置に、複数形成されていることを特徴とする請求項2に記載の電界プローブ。前記拡幅部において、前記第2のビアよりも前記ストリップ導体の基端部側の位置に、かつ、前記第2のビアに対して前記拡幅部の幅方向にオフセットした位置に形成され、前記拡幅部及び前記誘電体基板を厚み方向に貫通する第3のビアが、前記拡幅部の幅方向に沿って、複数形成されていることを特徴とする請求項3に記載の電界プローブ。前記誘電体基板を厚み方向に貫通する前記第1のビアに代えて、前記誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第4のビアを備えることを特徴とする請求項1~3のいずれか1項に記載の電界プローブ。前記第4のビアの長さWL3は、次式1を満たすことを特徴とする請求項5に記載の電界プローブ。ただし、WL1は測定対象のマイクロストリップ線路の幅、WL2は測定対象のマイクロストリップ線路と、該マイクロストリップ線路と隣接するマイクロストリップ線路との距離、dは第4のビアと電界プローブ先端との距離前記誘電体基板を厚み方向に貫通する前記第2のビアに代えて、前記誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第5のビアを備えることを特徴とする請求項6に記載の電界プローブ。前記誘電体基板を厚み方向に貫通する前記第1のビアに代えて、前記誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第4のビアを備え、前記誘電体基板を厚み方向に貫通する前記第2のビアに代えて、前記誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第5のビアを備え、前記誘電体基板を厚み方向に貫通する前記第3のビアに代えて、前記誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第6のビアを備えることを特徴とする請求項4に記載の電界プローブ。ところで、例えば、マイクロストリップ線路又はストリップ線路を利用したアンテナを近傍電界測定用の電界プローブに適用した場合、ストリップ線路の長手方向の電界に対しては感度が低下するという問題がある。これに対して、ストリップ線路が設けられた誘電体基板の厚み方向にビアを設けることにより感度を改善する手法が試みられている。しかしながら、ビアを形成するためには、誘電体基板などに孔を開けることが必要なため、ビアとビアとの間隔が狭いと亀裂が生じるおそれがある。すなわち、誘電体基板の強度上、ビアとビアとの間隔を一定以上離す必要がある。その結果、ビアとビアとの間から電界が漏洩し、電界プローブの感度の改善が妨げられる。本発明は、上記問題点を解消する為になされたものであり、ストリップ線路を用いた電界プローブにおいて、感度をより向上することが可能な電界プローブを提供することを目的とする。本発明に係る電界プローブは、板状の誘電体基板と、誘電体基板の内部に設けられるストリップ導体と、誘電体基板を挟むように、互いに対向して配置される一対のグランド層と、ストリップ導体の先端部に形成され、該ストリップ導体及び誘電体基板を厚み方向に貫通する第1のビアと、第1のビアよりもストリップ導体の基端部側の位置に、かつ、第1のビアに対してストリップ導体の幅方向にオフセットした位置に形成され、ストリップ導体及び誘電体基板を厚み方向に貫通する第2のビアとを備えることを特徴とする。本発明に係る電界プローブによれば、ストリップ導体の先端部に、ストリップ導体及び誘電体基板を厚み方向に貫通する第1のビアが形成されるとともに、第1のビアよりも基端部側の位置に、第2のビアが形成される。ここで、第2のビアは、第1のビアに対してストリップ導体の幅方向にオフセットした位置に形成される。すなわち、平面視した場合に、第1のビアに対して横方向にずれた位置に第2のビアが形成される。よって、第1のビアを通過した電界を第2のビアによって受信することができるため、電界プローブの感度を改善することが可能となる。本発明に係る電界プローブは、ストリップ導体が、基端部から先端部に向かって直線的に延びる線路部と、該線路部の先端に連続して形成され、該線路部の幅方向に拡張された拡幅部とを含み、グランド層が、誘電体基板及びストリップ導体の線路部を挟むように、互いに対向して配置され、第1のビアが、ストリップ導体の拡幅部の先端部に形成され、第2のビアが、拡幅部において、第1のビアよりもストリップ導体の基端部側の位置に形成されることが好ましい。この場合、線路部の先端に、線路部の幅方向に拡張された拡幅部が形成され、該拡幅部に、第1のビア及び第2のビアが形成される。そのため、例えば誘電体基板の強度上必要な間隔を確保しつつ、第1のビア及び第2のビアを形成することが可能となる。本発明に係る電界プローブでは、第1のビアが、拡幅部の幅方向に沿って、複数形成されており、第2のビアが、拡幅部の幅方向に沿って、かつ、複数の前記第1のビアそれぞれに対して拡幅部の幅方向にオフセットした位置に、複数形成されていることが好ましい。この場合、ストリップ導体の拡幅部の先端部に幅方向に沿って第1のビアが複数形成されるとともに、複数の第1のビアそれぞれに対して、拡幅部の幅方向にオフセットさせた位置に第2のビアが複数形成される。すなわち、正面視したときに、第1のビアと第2のビアとが、千鳥状に配置される。そのため、ストリップ導体の長手方向に電界が漏洩する隙間が小さくなるため、電界の漏洩を低減することができる。よって、電界プローブの感度をより向上することが可能となる。本発明に係る電界プローブでは、拡幅部において、第2のビアよりもストリップ導体の基端部側の位置に、かつ、第2のビアに対して拡幅部の幅方向にオフセットした位置に形成され、拡幅部及び誘電体基板を厚み方向に貫通する第3のビアが、拡幅部の幅方向に沿って、複数形成されていることが好ましい。この場合、上述した、複数の第1のビア、及び複数の第2のビアに加え、該第2のビアよりも基端部側の位置に、複数の第3のビアがさらに設けられる。そのため、ストリップ導体の長手方向に電界が漏洩する隙間が略無くなるため、電界の漏洩をさらに抑えることができる。よって、電界プローブの感度をさらに向上することが可能となる。本発明に係る電界プローブは、誘電体基板を厚み方向に貫通する上記第1のビアに代えて、誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第4のビアを備えることが好ましい。本発明に係る電界プローブにおいても、上述した電界プローブと同様に、電界プローブの感度を改善することができる。さらに、この場合、誘電体基板を貫通する第1のビア貫通ビアに代えて、誘電体基板を貫通しない第4のビア非貫通ビアを備えているため、ビアが電界プローブの表面に露出しない。よって電界プローブ第4のビアと測定物との短絡を防止することができる。本発明に係る電界プローブでは、上記第4のビアの長さWL3が、次式1を満たすことが好ましい。ただし、WL1は測定対象のマイクロストリップ線路の幅、WL2は測定対象のマイクロストリップ線路と、該マイクロストリップ線路と隣接するマイクロストリップ線路との距離、dは第4のビアと電界プローブ先端との距離ところで、直下に位置する例えばマイクロストリップ線路などの測定対象に対する電界プローブの感度は、該マイクロストリップ線路に対向する電界プローブのビア第4のビアの長さの影響を受ける。本発明に係る電界プローブによれば、第4のビアの長さWL3が、マイクロストリップ線路の幅WL1よりも長くなるように設定されているため、電界プローブ直下に位置するマイクロストリップ線路に対する感度を高く維持することができる。一方、電界プローブの分解能を良くするためには、直下に位置するマイクロストリップ線路測定対象に隣接する他のマイクロストリップ線路と電界プローブ第4のビアとの距離を離す必要がある。ここで、第4のビアとマイクロストリップ線路測定対象との距離dがノイズの波長より十分小さいときに、電界は距離の3乗に比例して減衰するため、他の隣接するマイクロストリップ線路との距離Lが距離dの2倍以上であるならば、隣接するマイクロストリップ線路に対する感度は直下のマイクロストリップ線路と比較して1/8以下となる。ここで、本発明に係る電界プローブによれば、第4のビアの長さWL3が、WL12WL2-2√3d未満となるように設定されているため、電界プローブをマイクロストリップ線路測定対象と当接したときに、第4のビアと該マイクロストリップ線路との距離dが、隣接する他のマイクロストリップ線路と第4のビアとの距離Lに比べて1/2未満になる。よって、隣接する他のマイクロストリップ線路に対する感度は、直下に位置するマイクロストリップ線路測定対象の1/8未満になる。よって、電界プローブの分解能を向上させることができる。以上の結果、第4のビアの長さWL3が、上記1式を満たすことにより、直下に位置するマイクロストリップ線路測定対象に対する感度を高く維持するとともに、分解能を向上させることができる。本発明に係る電界プローブは、誘電体基板を厚み方向に貫通する上記第2のビアに代えて、誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第5のビアを備えることが好ましい。この場合、誘電体基板を貫通する第2のビア貫通ビアに代えて、誘電体基板を貫通しない第5のビア非貫通ビアを備えているため、ビアが電界プローブの表面に露出しない。よって、電界プローブ第4のビア及び第5のビアと測定物との短絡をより確実に防止することができる。本発明に係る電界プローブは、誘電体基板を厚み方向に貫通する上記第1のビアに代えて、誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第4のビアを備え、誘電体基板を厚み方向に貫通する上記第2のビアに代えて、誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第5のビアを備え、かつ、誘電体基板を厚み方向に貫通する上記第3のビアに代えて、誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第6のビアを備えることが好ましい。この場合、上述した第4のビア及び第5のビアに加え、第6のビアとして誘電体基板を貫通しないビア非貫通ビアが使用されるために、電界プローブの先端部に露出する導電部を無くすことができる。よって、電界プローブ第4、第5、第6のビアと測定物との短絡を完全に防止することができる。本発明によれば、ストリップ線路を用いた電界プローブにおいて、電界プローブの感度をより向上することが可能となる。以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図において、同一要素には同一符号を付して重複する説明を省略する。第1実施形態まず、図1を用いて、第1実施形態に係る電界プローブ1の構成について説明する。図1は、電界プローブ1の構成を示す図であり、より具体的には、電界プローブ1の正面図左側及び側面図右側である。電界プローブ1は、例えば電子回路などの近傍電界を測定する、ストリップ線路を用いた近傍電界測定用の電界プローブである。電界プローブ1は、板状の誘電体基板10と、誘電体基板10の内部に設けられるストリップ導体20と、誘電体基板10を挟むように、互いに対向して配置される一対のグランド層30,30とを備えており、これらの構成によって、ストリップ線路が形成されている。誘電体基板10は、誘電体を矩形の板状に形成したものである。誘電体基板10に用いられる誘電体としては、ε比誘電率が10程度の高誘電体を用いることが好ましい。ただし、より一般的なFR4などを用いることもできる。ストリップ導体20は、例えば銅箔などによって形成され、図1上側の基端部から図1下側の先端部に直線的に延びる線路部20aと、該線路部20aの先端部に接続され、幅方向図1に示されるX軸方向に拡幅された拡幅部20bとを含んでいる。すなわち、ストリップ導体20は、正面視したときに、逆T字状に形成されている。なお、本実施形態では、線路部20aの幅を0.15mmに、拡幅部20bの幅を3.0mmに設定した。一対のグランド層30,30は、例えば銅箔などからなる矩形の薄板であり、誘電体基板10の前後の面に形成される。より具体的には、一対のグランド層30,30は、誘電体基板10及びストリップ導体20の線状部20aを挟むように、互いに対向して配置される。上述したストリップ導体20の拡幅部20bの先端部には、拡幅部20bの幅方向に沿って、間隔を空けて、2個の第1のビア51が形成されている。第1のビア51は、誘電体基板10及びストリップ導体20拡幅部20bを、厚み方向図1に示されるY軸方向に貫通するように形成されている。第1のビア51を形成する際には、まず、誘電体基板10及びストリップ導体20拡幅部20bを厚み方向に貫通するように、直径約0.3mm、断面円形形状の貫通孔が開けられ、次に、この貫通孔に例えば銀ペーストなどの導電性ペーストが流し込まれる。このような手順により、第1のビア51が形成される。ストリップ導体20の拡幅部20bには、2個の第1のビア51に加え、該第1のビア51よりもストリップ導体20の基端部側の位置に、誘電体基板10及びストリップ導体20拡幅部20bを厚み方向に貫通する第2のビア52が形成されている。より具体的には、第2のビア52は、第1のビア51よりもストリップ導体20の基端部側の位置に、かつ、第1のビア51に対して、ストリップ導体20の幅方向にオフセットした位置平面視した場合に、2個の第1のビア51,51の中央の位置に形成されている。第2のビア52の形状、大きさ、形成方法などは、上述した第1のビア51と同一であるので、ここでは詳細な説明を省略する。なお、第1のビア51、第2のビア52の開口部を含む電界プローブ1の外面には、絶縁のために、レジストが塗布されている。ところで、線路とグランドとで誘電体を挟んだ構成のマイクロストリップ回路基板では、電界が線路上に放射状に広がる。そして、これら放射状の電界を感知することで、線路近傍の電圧分布を測定することができる。例えば、このようなマイクロストリップ回路基板の線路に電界プローブ1の先端を近づけると、高比誘電率の誘電体基板10が第1のビア51と線路との間に介在することとなるため、電界プローブ1の先端面と線路との間の容量結合が高くなり、電界プローブ1の先端面と線路との間の電界密度が高くなる。そして、線路上に放射状に広がる電界を感知する際に、ストリップ導体20の長手方向図1に示されるZ軸方向に広がる電界は、まず、2個の第1のビア51,51で受信される。そして、2個の第1のビア51,51の間から逃げた電界は、第2のビア52によって受信される。以上のように、本実施形態によれば、ストリップ導体20の拡幅部20bの先端部に、ストリップ導体20及び誘電体基板10を厚み方向に貫通する第1のビア51が設けられるとともに、第1のビア51よりも基端部側の位置に、第2のビア52が形成される。ここで、第2のビア52は、第1のビア51に対してストリップ導体20の幅方向にオフセットした位置に形成される。すなわち、平面視した場合に、第1のビア51に対して横方向にずれた位置に第2のビア52が形成される。よって、2個の第1のビア51,51の間を通り抜けた電界を第2のビア52によって受信することができるため、電界プローブ1の感度を改善することが可能となる。また、本実施形態によれば、線路部20aの先端に、線路部20aの幅方向に拡張された拡幅部20bが形成され、該拡幅部20bに、第1のビア51及び第2のビア52が形成される。そのため、例えば誘電体基板10の強度上必要な間隔を確保しつつ、複数の第1のビア51及び第2のビア52を形成することが可能となる。第2実施形態次に、図2を用いて、第2実施形態に係る電界プローブ2の構成について説明する。図2は、電界プローブ2の構成を示す図であり、より具体的には、電界プローブ2の正面図左側及び側面図右側である。なお、図2において第1実施形態と同一又は同等の構成要素については同一の符号が付されている。電界プローブ2は、図2に示されるように、ストリップ導体20の拡幅部20bに、7個の第1のビア51、及び6個の第2のビア52が形成されている点で、上述した電界プローブ1と異なっている。その他の構成は上述した電界プローブ1と同一又は同様であるので、ここでは詳細な説明を省略する。7個の第1のビア51は、ストリップ導体20の拡幅部20bの先端部に、該拡幅部20bの幅方向に沿って形成されている。一方、6個の第2のビア52は、第1のビア51よりもストリップ導体20の基端部側に、拡幅部20bの幅方向に沿って、かつ、第1のビア51それぞれに対して拡幅部20bの幅方向図2に示されるX軸方向にオフセットした位置平面視した場合に、隣り合う2個の第1のビア51,51の中央の位置に形成されている。すなわち、正面視したときに、第1のビア51と第2のビア52とは、千鳥状に配置されている。なお、本実施形態では、第1のビア51、及び第2のビア52それぞれの直径を0.3mmに設定した。また、幅方向に隣り合うビアとビアとの間隔を0.3mmビアの中心とビアの中心との間隔は0.6mmに設定した。続いて、図3、図4を用いて、本実施形態に係る電界プローブ2及び比較用の電界プローブそれぞれの感度について、測定結果を示して説明する。ここでは、比較用の電界プローブとして、電界プローブ2に対して6個の第2のビア52がないもの、すなわち、7個の第1のビア51のみが設けられているものを用いた。そして、第2のビア52の有無による電界プローブの感度アンテナの透過係数の改善度合いを評価した。なお、図3は、電界プローブの感度の測定システムを示す図である。また、図4は、電界プローブ2及び比較用の電界プローブそれぞれの感度の測定結果を示すグラフである。まず、図3を参照しつつ、電界プローブの感度の測定システムについて説明する。同図に示されるように、まず、マイクロストリップ線路100が設置され、該マイクロストリップ線路100の一端が、ネットワークアナライザ110の第1端子に接続される。また、電界プローブ2又は比較用の電界プローブの出力端子が、ネットワークアナライザ110の第2端子に接続される。次に、マイクロストリップ線路100に電界プローブ2又は比較用の電界プローブの先端が当接される。そして、マイクロストリップ線路100の一端をport1とし、他端をport2とするとともに、電界プローブ2又は比較用の電界プローブの出力端子をport3として、SパラメータのS31を測定し、その測定結果から、電界プローブ2及び比較用の電界プローブそれぞれの感度を評価した。ここで、S31は、port1に信号を入力したときに、port3に現れる電圧との比率であり、逆方向損失バックワードクロストーク、すなわちアンテナの透過係数を表す。すなわち、port1に供給した電力がどれくらいport3に透過して行くかを測定することにより、電界プローブの感度を評価した。よって、透過係数が高いほど、電界プローブの感度が高いと評価することができる。上述した測定システムを用いて測定したアンテナの透過係数電界プローブ2及び比較用の電界プローブの感度の測定結果を図4に示す。図4に示されたグラフの横軸は周波数GHzであり、縦軸はアンテナの透過係数dBである。また、図4のグラフでは、電界プローブ2の測定結果を実線で、比較用の電界プローブの測定結果を破線で示した。図4に示されるように、本実施形態に係る電界プローブ2は、比較用の電界プローブと比較して、2.6~3.0GHzの周波数領域において、透過係数が向上、すなわち感度が向上することが確認された。本実施形態によれば、ストリップ導体20の拡幅部20bの先端部に幅方向に沿って7個の第1のビア51が形成されるとともに、7個の第1のビア51それぞれに対して、拡幅部20bの幅方向にオフセットさせた位置に6個の第2のビア52が形成される。すなわち、正面視したときに、第1のビア51と第2のビア52とが、千鳥状に配置される。そのため、ストリップ導体20の長手方向に電界が漏洩する隙間が小さくなるため、電界の漏洩を低減することができる。よって、電界プローブの感度をより向上することが可能となる。第3実施形態次に、図5を用いて、第3実施形態に係る電界プローブ3の構成について説明する。図5は、電界プローブ3の構成を示す図であり、より具体的には、電界プローブ3の正面図左側及び側面図右側である。なお、図5において第2実施形態と同一又は同等の構成要素については同一の符号が付されている。電界プローブ3は、図5に示されるように、7個の第1のビア51、及び6個の第2のビア52に加えて、さらに7個の第3のビア53を備えている点で上述した電界プローブ2と異なっている。その他の構成は上述した電界プローブ2と同一又は同様であるので、ここでは詳細な説明を省略する。7個の第3のビア53は、ストリップ導体20の拡幅部20bの幅方向に沿って形成されている。より詳細には、7個の第3のビア53は、拡幅部20bにおいて、第2のビア52よりもストリップ導体20の基端部側の位置に、かつ、第2のビア52に対して、拡幅部20bの幅方向図5に示されるX軸方向にオフセットした位置平面視した場合に、隣り合う2個の第2のビア52,52の中央の位置に配置されている。また、第3のビア53は、上述した第1のビア51及び第2のビア52と同様に、拡幅部20b及び誘電体基板10を、厚み方向図5に示されるY軸方向に貫通するように形成されている。なお、第3のビア53の形状、大きさ、形成方法などは、上述した第1のビア51及び第2のビア52と同一であるので、ここでは詳細な説明を省略する。本実施形態によれば、上述した、7個の第1のビア51、及び6個の第2のビア52に加え、該第2のビア52よりも基端部側の位置に、7個の第3のビア53がさらに設けられる。そのため、ストリップ導体20の長手方向に電界が漏洩する隙間が略無くなるため、電界の漏洩をさらに抑えることができる。その結果、電界プローブ3の感度をさらに向上することが可能となる。第4実施形態次に、図6~図8を併せて用いて、第4実施形態に係る電界プローブ4の構成について説明する。図6は、電界プローブ4の構成を示す図であり、より具体的には、電界プローブ4の正面図左側及び側面図右側である。図7は、第4のビア54の長さの設定理由を説明するための要部拡大図である。また、図8は、電界プローブ4の分解能を説明するための図である。なお、図6~図8において上述した第1実施形態と同一又は同等の構成要素については同一の符号が付されている。電界プローブ4は、図6に示されるように、誘電体基板10を厚み方向に貫通する第1のビア51に代えて、誘電体基板10の内部に設けられ、該誘電体基板10を貫通することなく、該誘電体基板10の厚み方向図6に示されるY軸方向に延びる第4のビア54を備える点で上述した電界プローブ1と異なっている。また、電界プローブ4は、誘電体基板10を厚み方向に貫通する第2のビア52に代えて、誘電体基板10の内部に設けられ、誘電体基板10を貫通することなく、該誘電体基板10の厚み方向に延びる第5のビア55を備える点で上述した電界プローブ1と異なっている。その他の構成は上述した電界プローブ1と同一又は同様であるので、ここでは詳細な説明を省略する。第4のビア54、及び第5のビア55それぞれは、例えば、直径約0.3mmの円柱状に形成されている。また、第4のビア54の長さ厚み方向の長さWL3は、次式1を満たすように設定されている図7参照。ただし、WL1は測定対象のマイクロストリップ線路200の幅、WL2は測定対象のマイクロストリップ線路200と、該マイクロストリップ線路200と隣接するマイクロストリップ線路201202との距離、dは第4のビア54と電界プローブ先端との距離ここで、図7及び図8を併せて参照しつつ、第4のビア54の長さWL3を1式の範囲に設定する理由について説明する。電界プローブ4の直下に位置するマイクロストリップ線路200測定対象に対する電界プローブ4の感度は、該マイクロストリップ線路200に対向する電界プローブ4の第4のビア54の長さWL3の影響を受ける。ここで、第4のビア54の長さWL3を、マイクロストリップ線路200の幅WL1よりも長くなるように設定することにより、すなわち次式2を満足することにより、電界プローブ4の直下に位置するマイクロストリップ線路200に対する感度を高く維持することができる。一方、電界プローブ4では測定物の電位をプローブに結合させることにより近傍電界を測定するため、電界プローブ4の分解能は、直下に位置するマイクロストリップ線路200測定対象に隣接する他のマイクロストリップ線路201,202と電気プローブ4との間の距離Lに影響を受ける。すなわち、電界プローブ4の分解能を良くするためには、直下に位置するマイクロストリップ線路200に隣接するマイクロストリップ線路201,202と電気プローブ4との間の距離Lを離す必要がある。ここで、第4のビア54とマイクロストリップ線路200との距離dがノイズの波長より十分小さいとき、電界は距離の3乗に比例して減衰するため、隣接する他のマイクロストリップ線路201,202との距離Lが距離dの2倍以上であるならば、隣接する他のマイクロストリップ線路201,202に対する感度は直下のマイクロストリップ線路200測定対象の1/8となる。すなわち、次式3を満足することにより、隣接する他のマイクロストリップ線路201,202に対する感度を直下に位置するマイクロストリップ線路200測定対象の1/8未満に抑えることができる。3式を第4のビア54の長さWL3について変形すると、次式4が得られる。よって、上記2式及び4式から、第4のビア54の長さWL3は、上述した1式の範囲に設定される。このように、第4のビア54の長さWL3が上記1式を満たすことにより、直下に位置するマイクロストリップ線路200測定対象に対する電界プローブ4の感度を高く維持するとともに、分解能を向上させることができる。本実施形態によれば、上述した電界プローブ1と同様に、電界プローブの感度を改善することができる。さらに、本実施形態によれば、誘電体基板10を貫通する第1のビア51及び第2のビア52に代えて、誘電体基板10を貫通しない第4のビア54及び第5のビア55を備えているため、これらのビアが電界プローブの表面に露出しない。よって電界プローブ4第4のビア54及び第5のビア55と測定物例えばマイクロストリップ線路との短絡を防止することができる。また、本実施形態によれば、第4のビア54の長さWL3が、上記1式を満たすように設定されているため、直下に位置する測定対象マイクロストリップ線路200に対する感度を高く維持するとともに、分解能を向上させることが可能となる。第5実施形態次に、図9を用いて、第5実施形態に係る電界プローブ5の構成について説明する。図9は、電界プローブ5の構成を示す図であり、より具体的には、電界プローブ5の正面図左側及び側面図右側である。なお、図9において上述した第2実施形態と同一又は同等の構成要素については同一の符号が付されている。電界プローブ5は、図9に示されるように、誘電体基板10を厚み方向に貫通する第1のビア51に代えて、誘電体基板10の内部に設けられ、該誘電体基板10を貫通することなく、該誘電体基板10の厚み方向に延びる第4のビア54を備える点で上述した電界プローブ2と異なっている。また、電界プローブ5は、誘電体基板10を厚み方向に貫通する第2のビア52に代えて、誘電体基板10の内部に設けられ、該誘電体基板10を貫通することなく、該誘電体基板10の厚み方向に延びる第5のビア55を備える点で上述した電界プローブ2と異なっている。その他の構成は上述した電界プローブ2と同一又は同様であるので、ここでは詳細な説明を省略する。また、第4のビア54及び第5のビア55それぞれの形状や大きさなどは、上述した第4実施形態電界プローブ4と同一であるので、ここでは詳細な説明を省略する。本実施形態によれば、上述した第2実施形態と同様に、電界プローブの感度をより向上することができる。さらに、本実施形態によれば、誘電体基板10を貫通する第1のビア51及び第2のビア52に代えて、誘電体基板10を貫通しない第4のビア54及び第5のビア55を備えているため、これらのビアが電界プローブ5の表面に露出しない。よって、電界プローブ5第4のビア54及び第5のビア55と測定物例えばマイクロストリップ線路との短絡を確実に防止することができる。第6実施形態次に、図10を用いて、第6実施形態に係る電界プローブ6の構成について説明する。図10は、電界プローブ6の構成を示す図であり、より具体的には、電界プローブ6の正面図左側及び側面図右側である。なお、図10において上述した第3実施形態と同一又は同等の構成要素については同一の符号が付されている。電界プローブ6は、図10に示されるように、誘電体基板10を厚み方向に貫通する第1のビア51に代えて、誘電体基板10の内部に設けられ、該誘電体基板10を貫通することなく、該誘電体基板10の厚み方向に延びる第4のビア54を備える点、及び、誘電体基板10を厚み方向に貫通する第2のビア52に代えて、誘電体基板10の内部に設けられ、該誘電体基板10を貫通することなく、該誘電体基板10の厚み方向に延びる第5のビア55を備える点で上述した電界プローブ3と異なっている。また、電界プローブ6は、誘電体基板10を厚み方向に貫通する第3のビア53に代えて、誘電体基板10の内部に設けられ、該誘電体基板10を貫通することなく、該誘電体基板10の厚み方向に延びる第6のビア56を備える点で上述した電界プローブ3と異なっている。その他の構成は上述した電界プローブ3と同一又は同様であるので、ここでは詳細な説明を省略する。また、第4のビア54及び第5のビア55それぞれの形状や大きさなどは、上述した第4実施形態電界プローブ4と同一であるので、ここでは詳細な説明を省略する。なお、第6のビア56は、第4のビア54又は第5のビア55と同様に、例えば、直径約0.3mmの円柱状に形成されている。本実施形態によれば、上述した第3実施形態と同様に、電界プローブの感度をさらに向上させることができる。さらに、本実施形態によれば、上述した第4のビア54及び第5のビア55に加え、第6のビア56として誘電体基板10を貫通しないビア非貫通ビアが使用されるために、電界プローブ6の先端部に露出する導電部を無くすことができる。よって、電界プローブ6と測定物との短絡を完全に防止することができる。以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、第1のビア51、第2のビア52、及び第3のビア53の数、形状、大きさなどは、上記実施形態には限られない。また、上記実施形態では、複数のビアを2列2段又は3列3段にして設けたが、4列4段以上にしてもよい。また、ストリップ導体20を構成する線路部20aと拡幅部20bとの接続部分は、線路部20aから拡幅部20bにかけて、徐々に幅が拡張されるように、すなわち接続部分がテーパー状に形成されていてもよい。上記第4、第5実施形態では、第4のビア54及び第5のビア55を非貫通ビアとしたが、第4のビア54のみを非貫通ビアとし、第5のビア55を貫通ビアとする構成としてもよい。また、上記第6実施形態では、第4のビア54、第5のビア55、及び第6のビア56を非貫通ビアとしたが、第4のビア54を非貫通ビアとし、第5のビア55及び/又は第6のビア56を貫通ビアとしてもよい。"