"半導体チップが実装される配線基板であって、第1の主面と前記第1の主面に対向する第2の主面とを有し、前記第1の主面から前記第2の主面に貫通する複数の貫通孔が形成されたコア材と、前記複数の貫通孔に充填された複数の樹脂部材と、前記複数の樹脂部材に形成された複数のスルーホールと、前記複数のスルーホールの内周面に形成され、前記半導体チップの信号線、電力線及びグランド線と夫々接続される複数のスルーホール導体と、を備え、半導体チップの実装領域以外の領域に、前記信号線と接続されるスルーホール導体が形成されていることを特徴とする配線基板。前記半導体チップの実装領域以外の領域に、前記電力線と接続されるスルーホール導体が形成されていることを特徴とする請求項1に記載の配線基板。前記半導体チップの実装領域以外の領域に、前記グランド線と接続されるスルーホール導体が形成されていることを特徴とする請求項1又は請求項2に記載の配線基板。前記半導体チップの実装領域以外の領域には、前記複数の貫通孔が等間隔に形成されていることを特徴とする請求項1乃至請求項3のいずれか1項に記載の配線基板。前記半導体チップの実装領域と同心相似形の第1の領域と、前記第1の領域を取り囲む第2の領域とを同一面積となるように区画した場合、前記第1の領域に形成された貫通孔の数が、前記第2の領域に形成された貫通孔の数よりも多いことを特徴とする請求項1乃至請求項3のいずれか1項に記載の配線基板。前記コア材は、金属を主成分とすることを特徴とする請求項1乃至請求項5のいずれか1項に記載の配線基板。ところで、半導体チップを搭載する配線基板では、半導体チップの実装領域にスルーホールが高密度で形成されることが多い。これは、半導体チップの電源用配線が、半導体チップの直下に形成されることが多いためである。ここで、半導体チップの実装領域にスルーホールが高密度で形成されていることは、金属板の半導体チップの実装領域に対応する領域にも貫通孔が高密度で形成されていることを意味する。しかしながら、金属板の半導体チップの実装領域に対応する領域に貫通孔が高密度で形成されている場合、金属板の他の領域貫通孔が高密度で形成されていない領域に比べて、単位面積当たりに占める金属の割合が低くなり、半導体チップの実装領域に対応する領域において金属板の強度が低下する。このため、配線基板に生じる反り、例えば、配線基板上に半導体チップを実装する際に、熱膨張率Coefficientofthermalexpansion、CTEの違いにより生じる反りを抑制する効果が低減してしまうという問題があった。本発明は、上記の事情に対処してなされたものであり、コア材の強度が低下することを効果的に抑制して、配線基板に生じる反りを低減できる配線基板を提供することを目的とする。上記目的を達成すべく、本発明の配線基板は、半導体チップが実装される配線基板であって、第1の主面と第1の主面に対向する第2の主面とを有し、第1の主面から前記第2の主面に貫通する複数の貫通孔が形成されたコア材と、複数の貫通孔に充填された複数の樹脂部材と、複数の樹脂部材に形成された複数のスルーホールと、複数のスルーホールの内周面に形成され、半導体チップの信号線、電力線及びグランド線と夫々接続される複数のスルーホール導体と、を備え、半導体チップの実装領域以外の領域に、信号線と接続されるスルーホール導体が形成されていることを特徴とする。本発明によれば、半導体チップの実装領域以外の領域に、信号線と接続されるスルーホール導体を形成することで、コア材の半導体チップの実装領域に形成される貫通孔の数を低減することができる。このため、コア材の強度が低下することを効果的に抑制することができる。その結果、配線基板に生じる反り、例えば、配線基板上に半導体チップを実装する際に、熱膨張率Coefficientofthermalexpansion、CTEの違いにより生じる反りを抑制することができる。なお、本発明の一態様において、配線基板は、半導体チップの実装領域以外の領域に、電力線と接続されるスルーホール導体が形成されていることを特徴とする。半導体チップの実装領域以外の領域に、電力線と接続されるスルーホール導体を形成することで、コア材の半導体チップの実装領域に形成される貫通孔の数をさらに低減することができる。その結果、配線基板に生じる反りをさらに抑制することができる。また、本発明の他の態様において、配線基板は、半導体チップの実装領域以外の領域に、グランド線と接続されるスルーホール導体が形成されていることを特徴とする。半導体チップの実装領域以外の領域に、グランド線と接続されるスルーホール導体を形成することで、コア材の半導体チップの実装領域に形成される貫通孔の数をさらに低減することができる。その結果、配線基板に生じる反りをさらに抑制することができる。また、本発明の他の態様において、配線基板は、半導体チップの実装領域以外の領域に、複数の貫通孔が等間隔に形成されていることを特徴とする。半導体チップの実装領域以外の領域に、貫通孔を等間隔に形成することで、コア材の一部の領域が、他の領域に比べ強度が低くなることを抑制することができる。その結果、配線基板の一部に生じる反りが、他の領域に生じる反りよりも大きくなることを抑制することができる。また、本発明の他の態様において、配線基板は、半導体チップの実装領域と同心相似形の第1の領域と、第1の領域を取り囲む第2の領域とを同一面積となるように区画した場合、第1の領域に形成された貫通孔の数が、第2の領域に形成された貫通孔の数よりも多いことを特徴とする。第1の領域に形成された貫通孔の数が、第2の領域に形成された貫通孔の数よりも多くなるように、コア材に貫通孔を形成することで、半導体チップの実装領域に形成される貫通孔の数を低減することができる。その結果、配線基板に生じる反りをさらに抑制することができる。さらに、本発明の他の態様において、配線基板のコア材は、金属を主成分とする。コア材を、金属を主成分とすることで、配線基板の放熱性が向上する。以上説明したように、本発明によれば、コア材の強度が低下することを効果的に抑制して、配線基板に生じる反りを低減できる配線基板を提供できる。以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、以下の説明では、コア基板上にビルドアップ層を形成した配線基板を例に、本発明の実施形態を説明する。なお、以下の説明では、半導体チップが接続される側を表面側とし、マザーボードやソケット等以下、マザーボード等と称するが接続される側を裏面側とする。第1の実施形態図1は、配線基板1の平面図である。図1には、後述する金属板11に形成された貫通孔11cを破線で図示した。図2は、図1の一点鎖I-Iにおける線配基板100の断面図である。以下、図1及び図2を参照して、配線基板1の構成について説明する。配線基板の構成図2に示すように、配線基板1は、コア基板10、ビルドアップ層20、ソルダーレジスト層31及びソルダーレジスト層41を備える。コア基板の構成コア基板10は、金属板11コア材と、層間絶縁層14と、スルーホールH内に形成されたスルーホール導体19c~19eと、スルーホール導体19c~19eの中空部に充填された充填樹脂16と、層間絶縁層14の表面及び裏面に形成された表面配線層19a及び裏面配線層19bと、充填樹脂16の両端に形成された蓋めっき層17,18とを備える。金属板11は、鉄FeとニッケルNiとの合金を主成分とする。金属板11は、第1の主面11a表面と、この第1の主面11aに対向する第2の主面11b裏面とを有する。図1に示すように、金属板11には、第1の主面11aから第2の主面11bに貫通する複数の貫通孔11c~11eが、半導体チップ図示せずの実装領域A以外の領域に略等間隔で形成されている。なお、この実施形態では、金属板11として、鉄FeとニッケルNiとの合金を使用しているが、銅など、他の金属合金を含むを使用してもよい。貫通孔11c~11e内に充填された層間絶縁層14には、略中心を通るようにしてスルーホールHが形成され、このスルーホールHの内周面には、表面配線層19aと裏面配線層19bとを互いに導通させるスルーホール導体19c~19eが形成されている。また、スルーホール導体19c~19eの中空部は、エポキシ樹脂等の充填樹脂16により充填されている。さらに、充填樹脂16の両端は、蓋めっき層17,18により封止されている。貫通孔11c内に充填された層間絶縁層14に形成されたスルーホールHの内周面に形成されたスルーホール導体19cは、半導体チップ図示せずの信号線と接続される。また、貫通孔11d内に充填された層間絶縁層14に形成されたスルーホールHの内周面に形成されたスルーホール導体19dは、半導体チップ図示せずの電力線と接続される。さらに、貫通孔11e内に充填された層間絶縁層14に形成されたスルーホールHの内周面に形成されたスルーホール導体19eは、半導体チップ図示せずのグランド線と接続される。なお、この実施形態では、スルーホール導体19c内に充填樹脂16を充填しているが、スルーホールH内をスルーホール導体19cで充填するようにしてもよい。この場合、スルーホールH内がスルーホール導体19cで満たされるため、充填樹脂16は必要としない。ビルドアップ層の構成ビルドアップ層20は、コア基板10の表面側に積層された絶縁層21,24層間樹脂層と、配線層23,26と、ビア導体22,25とを備える。なお、この第1の実施形態では、ビア導体22,25をフィルドビアとしているが、コンフォーマルビアとしてもよい。絶縁層21は、熱硬化性樹脂組成物からなり、コア基板10の表面に積層される。絶縁層21の表面には、配線層23が形成されている。また、絶縁層21には、コア基板10の表面配線層19aと配線層23とを電気的に接続するビア導体22が形成されている。絶縁層24は、熱硬化性樹脂組成物からなり、配線層23上に積層される。絶縁層24の表面には、配線層26が形成されている。また、絶縁層24には、配線層23と配線層26とを電気的に接続するビア導体25が形成されている。ソルダーレジスト層の構成ソルダーレジスト層31は、熱硬化性又は/及び光硬化性の樹脂組成物からなるフィルム状のソルダーレジストをビルドアップ層20の配線層26上に積層して形成される。ソルダーレジスト層31には、複数の開口31aが形成されている。ソルダーレジスト層31の開口31a内には、半田バンプ33c~33eが形成されており、その上端は、ソルダーレジスト層31の上面31bから突出している。なお、この実施形態では、ソルダーレジスト層31として、フィルム状のソルダーレジストを使用しているが、ワニス状のソルダーレジストを塗布して、ソルダーレジスト層31を形成してもよい半田バンプ33c~33eは、図示しない半導体チップの電極との接続端子であり、Ni層及びAu層からなるメタル層32を介して、配線層26と電気的に接続されている。スルーホール導体19cと電気的に接続された半田バンプ33cは、半導体チップ図示せずの信号線と接続される。スルーホール導体19dと電気的に接続された半田バンプ33dは、半導体チップ図示せずの電力線と接続される。スルーホール導体19eと電気的に接続された半田バンプ33eは、半導体チップ図示せずのグランド線と接続される。半田バンプ33c~33eは、Sn-Ag系、Pb-Sn系、Sn-Ag-Cu系、Sn-Cu系、Sn-Zn系などの低融点合金からなる。なお、この実施形態では、半田バンプ33c~33eは、Ni層及びAu層からなるメタル層32を介して配線層26と電気的に接続されているが、例えば、メタル層32を、Ni、Pd及びAuから構成してもよいし、Sn、Ni又はAuから選択される金属で構成してもよい。さらに、半田バンプ33を、メタル層32を介さずに配線層26と電気的に接続してもよい。ソルダーレジスト層41は、熱硬化性又は/及び光硬化性の樹脂組成物からなるフィルム状のソルダーレジストをコア基板の裏面配線層19b上に積層して形成される。ソルダーレジスト層41には、複数の開口41aが形成されている。ソルダーレジスト層41の開口41aの底部には、裏面配線層19bが位置する。開口41aから露出した裏面配線層19bの表面には、Ni層及びAu層からなるメタル層42が被覆されている。該メタル層42は、図示しないマザーボード等との接続端子として使用される。なお、この実施形態では、ソルダーレジスト層41として、フィルム状のソルダーレジストを使用しているが、ワニス状のソルダーレジストを塗布して、ソルダーレジスト層41を形成してもよい。また、メタル層42を、Ni、Pd及びAuから構成してもよいし、Sn、Ni又はAuから選択される金属で構成してもよい。配線基板の製造方法図3~図16は、第1の実施形態に係る配線基板1の製造工程を示す図である。以下、図3~図16を参照して、配線基板1の製造方法について説明する。コア基板形成工程鉄FeとニッケルNiとの合金を主成分とする金属板11に、半導体チップ図示せずの実装領域以外の領域に略等間隔に貫通孔11c~11eを形成する。貫通孔11c~貫通孔11eは、レーザー加工、ドリル加工、エッチング加工等により形成する図3参照。金属板11の第1の主面11a及び第2の主面11bに、厚みが約20~80μmでエポキシ樹脂からなるドライタイプの樹脂フィルム12,13プリプレグをラミネートする図4参照。なお、樹脂フィルム12,13をラミネートする前に、金属板11の表面を既存の鉄―ニッケル合金用マイクロエッチング液例えば、硫酸、硫化鉄、塩化アンモニウムを含むエッチング剤で粗化しておくことが好ましい。次に、金属板11及び樹脂フィルム12,13の積層物を真空圧着熱プレス機で加圧加熱し、樹脂フィルム12,13を熱硬化させながら圧着して、表面が層間絶縁層14で被覆された金属板11を得る図5参照。また、押圧の際に、樹脂フィルム12,13の一部が貫通孔11c~貫通孔11e内に進入するため、貫通孔11c~貫通孔11e内が樹脂フィルム12,13が硬化した層間絶縁層14で充填された状態となる。なお、この実施形態では、樹脂フィルム12,13として、エポキシ樹脂からなるドライタイプの樹脂フィルムを使用しているが、例えば、ポリイミド系など、他の樹脂系からなる樹脂フィルムを使用するようにしてもよい。次に、金属板11の貫通孔11c~11eの略中心をとおるように、YAGレーザーまたは炭酸ガスレーザーを用いた孔あけ加工によりスルーホールHを形成する図6参照。スルーホールHの内径は、例えば、約150μmである。なお、スルーホールH形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが好ましい。なお、スルーホールHは、ドリル加工により形成してもよい。スルーホールHの内周面を含む層間絶縁層14の表面に、Pdを含むメッキ触媒を被覆した後、無電解銅めっき及び電解銅めっきを行い、銅めっき層15を形成する図7参照。この銅めっき層15は、図2を参照して説明した表面配線層19a、裏面配線層19b及びスルーホール導体19c~19eとなる。なお、各スルーホール導体19c~19eは、半導体チップ図示せずの信号線、電力線、グランド線とそれぞれ接続される。その後、スルーホール導体19c~19e内をエポキシ樹脂等の充填樹脂16で充填する。なお、充填樹脂16を充填後、充填樹脂16の両端を研磨する図8参照。充填樹脂16の両端及び銅めっき層15上に、Pdを含むメッキ触媒を被覆した後、無電解銅めっき及び電解銅めっきを行い、蓋めっき層17,18を形成する図9参照。蓋めっき層17,18上に、感光性樹脂からなる樹脂フィルムを貼り付け、当該フィルムに対して露光および現像フォトグラフィ技術を施して、所定のパターンを有するエッチングレジストを形成する。次に、上記所定のパターン間から露出する蓋めっき層17,18及び銅めっき層15をエッチングする。その結果、表面配線層19aと裏面配線層19bとが形成される図10参照。ビルドアップ層形成工程次に、コア基板10の表面にビルドアップ層20を形成する。このビルドアップ層20は、セミアディティブ法により形成される。初めに、コア基板10の表面を粗化した後、コア基板10の表面に絶縁層21となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を積層し、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、絶縁層21にビアホール21aを形成する図11参照。続いて、絶縁層21の表面を粗化した後、無電解めっきを行い、ビアホール21aの内壁を含む絶縁層21上に無電解銅めっき層を形成する。次にフォトレジストを絶縁層21上に形成された無電解銅めっき層上にラミネートして、露光現像を行い、所望の形状にめっきレジストを形成した後、このめっきレジストをマスクとして、電解めっきにより、銅をめっきして、所望の銅めっきパターンを得る。次に、めっきレジストを剥離して、めっきレジスト下に存在していた無電解銅めっき層を除去して、配線層23を得る。また、この際に、ビアホール21a内にビア導体22も形成される図12参照。次に、絶縁層21、配線層23及びビア導体22を形成した時と同様にして、絶縁層24、配線層26及びビア導体25を形成する図13参照。ソルダーレジスト層形成工程ビルドアップ層20の表面及びコア基板10の裏面に、それぞれフィルム状のソルダーレジストをプレスして積層する。積層したフィルム状のソルダーレジストを露光現像して、開口31aが形成されたソルダーレジスト層31と、開口41aが形成されたソルダーレジスト層41とを得る図14参照めっき工程次に、ソルダーレジスト層31,41のそれぞれ開口31a,41aから露出した配線層23、ビア導体22及び裏面配線層19bを過硫酸ナトリウム等によりエッチングして、表面の酸化膜等の不純物を除去した後、無電解還元めっきにより、Ni層及びAu層からなるメタル層32,42を形成する図15参照。バックエンド工程半田印刷により、メタル層32上に半田ペーストを塗布した後、所定の温度と時間でリフローを行い、半導体チップ図示せずの信号線、電力線及びグランド線とそれぞれ接続される半田バンプ33c~33eを形成する図16参照。なお、この実施形態では、半田ペーストの塗布により半田バンプ33を形成しているが、半田ボールをメタル層32上に搭載するいわゆるマイクロボールマウント法や、半田をメタル層32上にめっきするめっき法により半田バンプ33を形成してもよい。図17は、半導体チップ100を配線基板1に実装した状態を示す断面図である。半導体チップ100は、配線基板1との接続端子101c~101eを備える。各接続端子101c~101eは、それぞれ半導体チップ内に形成された集積回路の信号線、電力線、グランド線として使用される。図17に示すように、半導体チップ100の端子101a~101cを、それぞれ配線基板1の半田バンブ33c~33eと当接した状態で、半田バンブ33c~33eをリフローして、半導体チップ100の端子101a~101cを、それぞれ配線基板1の半田バンブ33c~33eと電気的に接続する。その後、半導体チップ100の裏面とソルダーレジスト層31の表面との隙間をアンダーフィル剤102で満たす。以上のように、第1の実施形態に係る配線基板1は、半導体チップ100の実装領域A以外の領域に、半導体チップ100の信号線、電力線、グランド線とそれぞれ接続されるスルーホール導体19c~19eを形成しているので、金属板11の実装領域Aに貫通孔11c~11eが形成されない。このため、金属板11の強度が低下することを効果的に抑制することができる。その結果、配線基板1に生じる反り、例えば、配線基板1上に半導体チップ100を実装する際に、熱膨張率Coefficientofthermalexpansion、CTEの違いにより配線基板1に生じる反りを抑制することができる。また、金属板11は、鉄FeとニッケルNiとの合金を主成分とする。鉄とニッケルとの合金を主成分とすることで、配線基板1の熱膨張を低減することができる。また、鉄とニッケルとの合金は、好適な熱伝導性を有しているため、配線基板1の放熱性が向上する。第1の実施形態の変形例図18~図20は、第1の実施形態の変形例に係る配線基板1A~1Cの平面図である。以下、図18~図20を参照して、第1の実施形態の変形例に係る配線基板1A~1Cについて説明するが、図1~図17を参照して説明した配線基板1と同じ構成には同一の符号を付して重複した説明を省略する。なお、図18~図20には、金属板11に形成された貫通孔11c~11eを破線で図示している。図1~図17を参照して説明した配線基板1では、半導体チップの実装領域A内にスルーホール導体19c~19eを形成していないが、例えば、全てのスルーホール導体19c~19eを半導体チップの実装領域A外に形成した場合、配線基板1の面積が広くなりすぎてしまう等の不具合が生じるときは、必要に応じて、半導体チップの実装領域A内にスルーホール導体19c~19eを形成することも可能である。配線基板1Aは、半導体チップの信号線と接続されるスルーホール導体19cを半導体チップの実装領域A以外の領域に形成している。このため、図18に示すように、金属板11の実装領域Aに貫通孔11cが形成されない。この結果、金属板11の半導体チップの実装領域Aに形成される貫通孔の数を低減することができるので、配線基板1に生じる反りを抑制することができる配線基板1Bは、半導体チップの信号線及び電力線と接続されるスルーホール導体19c,19dを半導体チップの実装領域A以外の領域に形成している。このため、図19に示すように、金属板11の実装領域Aに貫通孔11c,11dが形成されない。この結果、金属板11の半導体チップの実装領域Aに形成される貫通孔の数をさらに低減することができ、配線基板1に生じる反りをより効果的に抑制することができる。配線基板1Cは、半導体チップの信号線及びグランド線と接続されるスルーホール導体19c,19eを半導体チップの実装領域A以外の領域に形成している。このため、図20に示すように、金属板11の実装領域Aに貫通孔11c,11eが形成されない。この結果、金属板11の半導体チップの実装領域Aに形成される貫通孔の数をさらに低減することができ、配線基板1に生じる反りをより効果的に抑制することができる。第2の実施形態図21は、第2の実施形態に係る配線基板2の平面図である。以下、図21を参照して、第2の実施形態に係る配線基板2について説明するが、図1~図17を参照して説明した配線基板1と同じ構成には同一の符号を付して重複した説明を省略する。なお、図21の破線Xは、後述する第1の領域αと第2の領域βとの境界線である。また、図21には、金属板11に形成された貫通孔11c~11eを破線で図示している。図1~図17を参照して説明した第1の実施形態に係る配線基板1及び図18~図20を参照して説明した第1の実施形態の変形例に係る配線基板1A~1Cでは、半導体チップの実装領域A以外の領域に貫通孔11c~11eを等間隔に形成した実施形態について説明した。しかしながら、半導体チップの実装領域A以外の領域に貫通孔11c~11eを等間隔に形成せずに、図21に示すように、半導体チップの実装領域Aと同心相似形の第1の領域αと、この第1の領域αを取り囲む第2の領域βとを同一面積となるように区画し、第1の領域αに形成された貫通孔11c~11eの数が、第2の領域βに形成された貫通孔11c~11eの数よりも多くなるように構成してもよい。以上のように、第2の実施形態に係る配線基板2は、半導体チップの実装領域Aと同心相似形の第1の領域αと、この第1の領域αを取り囲む第2の領域βとを同一面積となるように区画し、第1の領域αに形成された貫通孔11c~11eの数が、第2の領域βに形成された貫通孔11c~11eの数よりも多くなるよう構成しているので、半導体チップの実装領域Aに形成される貫通孔11c~11eの数を低減することができる。その結果、配線基板2に生じる反り、例えば、配線基板2上に半導体チップを実装する際に、熱膨張率Coefficientofthermalexpansion、CTEの違いにより配線基板2に生じる反りを抑制することができる。第3の実施形態図22は、第3の実施形態に係る配線基板3の断面図である。図18は、第1の実施形態に係る配線基板1の裏面側にビルドアップ層50を設けた配線基板2の断面図である。以下、図22を参照して、第3の実施形態に係る配線基板3の構成を説明するが、図1~図17を参照して説明した配線基板1と同じ構成には、同一の符号を付して重複した説明を省略する。図22に示すように、第3の実施形態に係る配線基板3は、コア基板10の裏面側にビルドアップ層50が形成されている点が、図1~図17を参照して説明した配線基板1配線基板1とは異なる。ビルドアップ層50は、コア基板10の裏面側に積層された絶縁層51,54層間樹脂層と、配線層53,56と、ビア導体52,55とを備える。なお、この実施形態では、ビア導体52,55をフィルドビアとしているが、コンフォーマルビアとしてもよい。絶縁層51は、熱硬化性樹脂組成物からなり、コア基板10の裏面に積層される。絶縁層51の表面には、配線層53が形成されている。また、絶縁層51には、コア基板10の裏面配線層19bと配線層53とを電気的に接続するビア導体52が形成されている。絶縁層54は、熱硬化性樹脂組成物からなり、配線層53上に積層される。絶縁層54の表面には、配線層56が形成されている。また、絶縁層54には、配線層53と配線層56とを電気的に接続するビア導体55が形成されている。以上のように、コア基板10の裏面側にビルドアップ層50を形成しても、図1~図17を参照して説明した配線基板1と同じ効果を得ることができる。なお、図22を参照して説明した配線基板3においても、図18~図20を参照して説明した第1の実施形態の変形例に係る配線基板1A~1Cと同様に、必要に応じて、半導体チップの実装領域A内にスルーホール導体19c~19eを形成するように構成してもよい。また、図21を参照して説明した配線基板2と同様に、半導体チップの実装領域Aと同心相似形の第1の領域αと、この第1の領域αを取り囲む第2の領域βとを同一面積となるように区画し、第1の領域αに形成された貫通孔11c~11eの数が、第2の領域βに形成された貫通孔11c~11eの数よりも多くなるように構成してもよい。なお、上記各実施形態では、コア基板10の表面側及び裏面側に、それぞれビルドアップ層が2層ずつ形成されているが、ビルドアップ層は、2層に限られず、何層であってもよい。また、コア基板10の表面側及び裏面側で、形成されるビルドアップ層の数異なっていても構わない。その他の実施形態以上、本発明を、具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、上記具体例では、配線基板1~3が半田ボールBを介してマザーボード等と接続するBGA基板である形態について説明しているが、半田ボールBの代わりにピンもしくはランドを設けた、いわゆるPGAPinGridArray基板もしくはLGALandGridArray基板として配線基板1~3をマザーボード等と接続するようにしてもよい。"