第1色画素に配置された第1スイッチング素子と、第2色画素に配置された第2スイッチング素子と、第3色画素に配置された第3スイッチング素子と、を備えた第1基板と、前記第1スイッチング素子、前記第2スイッチング素子、及び、前記第3スイッチング素子に対向する遮光層と、第1色画素に配置されるとともに前記第1スイッチング素子と対向する位置で前記遮光層に積層された第1カラーフィルタと、第3色画素に配置されるとともに前記第2スイッチング素子及び前記第3スイッチング素子と対向する位置で前記遮光層に積層された第3カラーフィルタと、第2色画素に配置されるとともに前記第1スイッチング素子と対向する位置で前記第1カラーフィルタに重なり且つ前記第2スイッチング素子及び前記第3スイッチング素子と対向する位置で前記第3カラーフィルタに重なる第2カラーフィルタと、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置。前記第1スイッチング素子、前記第2スイッチング素子、及び、前記第3スイッチング素子は、同一直線上に位置し、前記第2カラーフィルタは、前記第1スイッチング素子、前記第2スイッチング素子、及び、前記第3スイッチング素子のそれぞれと対向する帯状に形成されたことを特徴とする請求項1に記載の液晶表示装置。前記第1スイッチング素子、前記第2スイッチング素子、及び、前記第3スイッチング素子は、ボトムゲート型の薄膜トランジスタであることを特徴とする請求項1または2に記載の液晶表示装置。さらに、前記第2基板は、前記第1基板との間にセルギャップを形成する柱状スペーサを備えたことを特徴とする請求項1乃至3のいずれか1項に記載の液晶表示装置。前記柱状スペーサは、第1色画素、第2色画素、及び、第3色画素のうち、最も透過率が低い色を表示する色画素に配置されたことを特徴とする請求項4に記載の液晶表示装置。前記柱状スペーサは、前記第2カラーフィルタと前記第3カラーフィルタとが重なる領域のうち、前記第2スイッチング素子と前記第3スイッチング素子との間に対向する位置に配置されたことを特徴とする請求項4または5に記載の液晶表示装置。前記遮光層は、金属材料によって形成されたことを特徴とする請求項1乃至6のいずれか1項に記載の液晶表示装置。第1スイッチング素子と、前記第1スイッチング素子と電気的に接続された第1画素電極と、第2スイッチング素子と、前記第2スイッチング素子と電気的に接続された第2画素電極と、第3スイッチング素子と、前記第3スイッチング素子と電気的に接続された第3画素電極と、を備えた第1基板と、a前記第1スイッチング素子、前記第2スイッチング素子、及び、前記第3スイッチング素子に対向して配置されるとともに前記第1画素電極に対向する第1開口部、前記第2画素電極に対向する第2開口部、及び、前記第3画素電極に対向する第3開口部を有する遮光層と、b前記第1開口部に配置されるとともに前記第1スイッチング素子と対向する位置で前記遮光層に積層された第1カラーフィルタと、c前記第3開口部に配置されるとともに前記第2スイッチング素子及び前記第3スイッチング素子と対向する位置で前記遮光層に積層された第3カラーフィルタと、d前記第2開口部に配置されるとともに前記第1スイッチング素子と対向する位置で前記第1カラーフィルタに重なり且つ前記第2スイッチング素子及び前記第3スイッチング素子と対向する位置で前記第3カラーフィルタに重なる第2カラーフィルタと、e前記第1画素電極、前記第2画素電極、及び、前記第3画素電極と対向する共通電極と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置。前記第2カラーフィルタは、前記第1スイッチング素子、前記第2スイッチング素子、及び、前記第3スイッチング素子と対向する位置において、前記第1カラーフィルタ及び前記第3カラーフィルタと前記共通電極との間に配置されたことを特徴とする請求項8に記載の液晶表示装置。前記第2カラーフィルタは、前記第1スイッチング素子、前記第2スイッチング素子、及び、前記第3スイッチング素子と対向する位置において、前記遮光層と前記第1カラーフィルタ及び前記第3カラーフィルタとの間に配置されたことを特徴とする請求項8に記載の液晶表示装置。本実施形態の目的は、表示品位の良好な液晶表示装置を提供することにある。本実施形態によれば、第1色画素に配置された第1スイッチング素子と、第2色画素に配置された第2スイッチング素子と、第3色画素に配置された第3スイッチング素子と、を備えた第1基板と、前記第1スイッチング素子、前記第2スイッチング素子、及び、前記第3スイッチング素子に対向する遮光層と、第1色画素に配置されるとともに前記第1スイッチング素子と対向する位置で前記遮光層に積層された第1カラーフィルタと、第3色画素に配置されるとともに前記第2スイッチング素子及び前記第3スイッチング素子と対向する位置で前記遮光層に積層された第3カラーフィルタと、第2色画素に配置されるとともに前記第1スイッチング素子と対向する位置で前記第1カラーフィルタに重なり且つ前記第2スイッチング素子及び前記第3スイッチング素子と対向する位置で前記第3カラーフィルタに重なる第2カラーフィルタと、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。本実施形態によれば、第1スイッチング素子と、前記第1スイッチング素子と電気的に接続された第1画素電極と、第2スイッチング素子と、前記第2スイッチング素子と電気的に接続された第2画素電極と、第3スイッチング素子と、前記第3スイッチング素子と電気的に接続された第3画素電極と、を備えた第1基板と、a前記第1スイッチング素子、前記第2スイッチング素子、及び、前記第3スイッチング素子に対向して配置されるとともに前記第1画素電極に対向する第1開口部、前記第2画素電極に対向する第2開口部、及び、前記第3画素電極に対向する第3開口部を有する遮光層と、b前記第1開口部に配置されるとともに前記第1スイッチング素子と対向する位置で前記遮光層に積層された第1カラーフィルタと、c前記第3開口部に配置されるとともに前記第2スイッチング素子及び前記第3スイッチング素子と対向する位置で前記遮光層に積層された第3カラーフィルタと、d前記第2開口部に配置されるとともに前記第1スイッチング素子と対向する位置で前記第1カラーフィルタに重なり且つ前記第2スイッチング素子及び前記第3スイッチング素子と対向する位置で前記第3カラーフィルタに重なる第2カラーフィルタと、e前記第1画素電極、前記第2画素電極、及び、前記第3画素電極と対向する共通電極と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、略矩形平板状であり、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。これらのアレイ基板ARと対向基板CTとは、シール材SEによって貼り合わせられている。このような液晶表示パネルLPNは、シール材SEによって囲まれた内側に、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、例えば四角形状特に長方形状に形成され、m×n個のマトリクス状に配置された複数の色画素PXによって構成されている但し、m及びnは正の整数である。なお、色画素PXとしては、赤色を表示する赤色画素、緑色を表示する緑色画素、青色を表示する青色画素などが含まれる。液晶表示パネルLPNは、アクティブエリアACTにおいて、複数のゲート配線GG1~Gn、複数の補助容量線CC1~Cn、複数のソース配線SS1~Smなどを備えている。ゲート配線G及び補助容量線Cは、例えば、第1方向Xに沿って略直線的に延出している。これらのゲート配線G及び補助容量線Cは、第1方向Xに交差する第2方向Yに沿って交互に並列配置されている。ここでは、第1方向Xと第2方向Yとは互いに略直交している。ソース配線Sは、ゲート配線G及び補助容量線Cと交差している。ソース配線Sは、第2方向Yに沿って略直線的に延出ししている。なお、ゲート配線G、補助容量線C、及び、ソース配線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。アクティブエリアACTの各色画素PXは、スイッチング素子SW、画素電極PE、共通電極CEなどを備えている。スイッチング素子SW及び画素電極PEは、アレイ基板ARに備えられている。共通電極CEは、アレイ基板ARに備えられていても良いし、対向基板CTに備えられていても良い。保持容量Csは、例えば、補助容量線Cと画素電極PEと同電位の電極などとの間に形成される。補助容量線Cは、補助容量電圧が印加される電圧印加部VCSと電気的に接続されている。スイッチング素子SWは、ゲート配線G及びソース配線Sと電気的に接続されている。このスイッチング素子SWは、例えば、ボトムゲート型の薄膜トランジスタTFTによって構成されている。このようなスイッチング素子SWの半導体層は、例えば、アモルファスシリコンによって形成されている。スイッチング素子SWのゲート電極WGは、ゲート配線Gに電気的に接続されているあるいは、ゲート電極WGはゲート配線Gと一体的に形成されている。スイッチング素子SWのソース電極WSは、ソース配線Sに電気的に接続されているあるいは、ソース電極WSはソース配線Sと一体に形成されている。スイッチング素子SWのドレイン電極WDは、画素電極PEに電気的に接続されている。画素電極PEは、各色画素PXに配置され、スイッチング素子SWに電気的に接続されている。共通電極CEは、複数の色画素PXの画素電極PEに対して共通に配置されている。このような画素電極PE及び共通電極CEは、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどの光透過性を有する導電材料によって形成されている。アレイ基板ARは、共通電極CEに電圧例えば、コモン電位を印加するための給電部VSを備えている。この給電部VSは、例えば、アクティブエリアACTの外側に形成されている。共通電極CEは、アクティブエリアACTの外側に引き出され、図示しない導電部材を介して、給電部VSと電気的に接続されている。図2は、図1に示したアレイ基板ARの構成を概略的に示す平面図である。図中のアクティブエリアACTでは、ゲート配線Gが第1方向Xに沿って延出し、ソース配線S1乃至S3がそれぞれ第2方向Yに沿って延出している。また、このアクティブエリアACTでは、第1方向Xに沿って図中の左側から右側に向かって、第1色画素PX1、第2色画素PX2、第3色画素PX3が順に並び、単位画素UPを構成している。このような単位画素UPは、第1方向Xに沿って繰り返し配置されている。つまり、図中の第1色画素PX1の左側には隣接する他の単位画素UPの第3色画素PX3が位置し、また、第3色画素PX3の右側には隣接する他の単位画素UPの第1色画素PX1が位置している。これらの第1色画素PX1、第2色画素PX2、及び、第3色画素PX3は、それぞれ異なる色を表示する色画素である。例えば、第1色画素PX1は赤色を表示する赤色画素であり、第2色画素PX2は緑色を表示する緑色画素であり、第3色画素PX3は青色を表示する青色画素であるが、この例に限られるものではない。第1色画素PX1には、ゲート配線G及びソース配線S1に電気的に接続された第1スイッチング素子SW1、及び、第1スイッチング素子SW1に電気的に接続された第1画素電極PE1が配置されている。第2色画素PX2には、ゲート配線G及びソース配線S2に電気的に接続された第2スイッチング素子SW2、及び、第2スイッチング素子SW2に電気的に接続された第2画素電極PE2が配置されている。第3色画素PX3には、ゲート配線G及びソース配線S3に電気的に接続された第3スイッチング素子SW3、及び、第3スイッチング素子SW3に電気的に接続された第3画素電極PE3が配置されている。ソース配線S1は、第1画素電極PE1と第2画素電極PE2との間に位置している。ソース配線S2は、第2画素電極PE2と第3画素電極PE3との間に位置している。第1スイッチング素子SW1、第2スイッチング素子SW2、及び、第3スイッチング素子SW3は、同一直線上に位置し、図示した例では、第1方向Xに沿ってこの順に並んでいる。但し、第1スイッチング素子SW1は、ソース配線S1に近接する側に位置している。また、第2スイッチング素子SW2は、ソース配線S1とソース配線S2との間に位置しているが、ソース配線S1よりもソース配線S2に近接する側に位置している。また、第3スイッチング素子SW3は、ソース配線S2とソース配線S3との間に位置しているが、ソース配線S2よりもソース配線S3に近接する側に位置している。ここで、第1スイッチング素子SW1について、より詳細に説明する。第2スイッチング素子SW2及び第3スイッチング素子SW3については、接続されているソース配線が異なるだけで、実質的に第1スイッチング素子SW1と同一構造であり、説明を省略する。すなわち、第1スイッチング素子SW1において、ゲート電極WGは、ゲート配線Gの一部である。半導体層SCは、ゲート配線Gの上方に位置している。ソース電極WSは、ソース配線S1から延出しており、半導体層SCにコンタクトしている。ドレイン電極WDは、半導体層SCにコンタクトし、第1画素電極PE1に向かって延出している。第1画素電極PE1は、コンタクトホールCHを介してドレイン電極WDと電気的に接続されている。図3は、図2に示したアレイ基板ARと組み合わせ可能な対向基板CTの構成を概略的に示す平面図である。なお、各色画素のスイッチング素子SWや画素電極PEなどのアレイ基板側の構成については破線で示している。対向基板CTは、遮光層BM、第1カラーフィルタCF1、第2カラーフィルタCF2、第3カラーフィルタCF3、共通電極CEなどを備えている。遮光層BMは、格子状に形成されている。より具体的には、遮光層BMは、第1方向Xに沿って延出し、第1方向Xに沿って並んだ第1スイッチング素子SW1、第2スイッチング素子SW2、及び、第3スイッチング素子SW3に対向して配置されている。つまり、第1方向Xに沿って延出した遮光層BMは、ゲート配線Gの直上に位置している。また、この遮光層BMは、第2方向Yに沿って延出し、ソース配線S1、ソース配線S2、及び、ソース配線S3の直上に位置している。このような遮光層BMは、第1画素電極PE1に対向する第1開口部AP1、第2画素電極PE2に対向する第2開口部AP2、及び、第3画素電極PE3に対向する第3開口部AP3を有している。これらの第1開口部AP1、第2開口部AP2、及び、第3開口部AP3は、例えば、第1方向Xに沿った長さよりも第2方向Yに沿った長さが長い長方形状に形成されている。第1カラーフィルタCF1は、第1色画素PX1に配置されるとともに、第1スイッチング素子SW1と対向する位置で遮光層BMに積層されている。つまり、第1カラーフィルタCF1は、第1開口部AP1に配置され、第1画素電極PE1の上方に位置している。このような第1カラーフィルタCF1は、第2方向Yに沿って延びた帯状に形成されている。第1色画素PX1が赤色画素である場合、第1カラーフィルタCF1は、赤色に着色された樹脂材料によって形成された赤色カラーフィルタである。第3カラーフィルタCF3は、第3色画素PX3に配置されるとともに、第2スイッチング素子SW2及び第3スイッチング素子SW3と対向する位置で遮光層BMに積層されている。つまり、第3カラーフィルタCF3は、第3開口部AP3に配置され、第3画素電極PE3の上方に位置している。このような第3カラーフィルタCF3は、概ね第2方向Yに沿って延びた帯状に形成されているが、一部は第3色画素PX3に近接するスイッチング素子、つまり、第2スイッチング素子SW2と対向するように第2色画素PX2の側に突出している。第3色画素PX3が青色画素である場合、第3カラーフィルタCF3は、青色に着色された樹脂材料によって形成された青色カラーフィルタである。第2カラーフィルタCF2は、第2色画素PX2に配置されるとともに、第1スイッチング素子SW1と対向する位置で第1カラーフィルタCF1と重なり、第2スイッチング素子SW2及び第3スイッチング素子SW3と対向する位置で第3カラーフィルタCF3と重なる。つまり、第2カラーフィルタCF2は、第2開口部AP2に配置され、第2画素電極PE2の上方に位置している。このような第2カラーフィルタCF2は、概ね第2方向Yに沿って延びた帯状に形成されているが、一部は第1スイッチング素子SW1及び第3スイッチング素子SW3と対向するように第1色画素PX1及び第3色画素PX3の側にそれぞれに突出している。図示した例では、第2カラーフィルタCF2は、第1方向Xに沿って延びた帯状に形成され、第1スイッチング素子SW1、第2スイッチング素子SW2、及び、第3スイッチング素子SW3のそれぞれと対向する。第2色画素PX2が緑色画素である場合、第2カラーフィルタCF2は、緑色に着色された樹脂材料によって形成された緑色カラーフィルタである。隣り合う第1カラーフィルタCF1及び第2カラーフィルタCF2のエッジは、互いに離間し、それぞれソース配線S1の直上に位置している。また、隣り合う第2カラーフィルタCF2及び第3カラーフィルタCF3のエッジは、互いに離間し、それぞれソース配線S2の直上に位置している。このように、対向基板CTにおいて、第1スイッチング素子SW1、第2スイッチング素子SW2、及び、第3スイッチング素子SW3のそれぞれと対向する位置では、遮光層BMのみならず、2種類のカラーフィルタが積層されている。共通電極CEは、対向基板CTの略全面に亘って形成され、第1画素電極PE1、第2画素電極PE2、第3画素電極PE3とそれぞれ対向している。柱状スペーサSPは、最も透過率が低い色を表示する色画素に配置され、図示した例では、青色を表示する第3色画素PX3に配置されている。より具体的には、柱状スペーサSPは、第2カラーフィルタCF2と第3カラーフィルタCF3とが重なる領域のうち、第2スイッチング素子SW2と第3スイッチング素子SW3との間に対向する位置に配置されている。つまり、第2スイッチング素子SW2、ソース配線S2、柱状スペーサSP、及び、第3スイッチング素子SW3は、第1方向Xに沿ってこの順に並んでいる。図4は、図3に示したA-A線で切断したときの液晶表示パネルLPNの断面構造を概略的に示す断面図である。液晶表示パネルLPNを構成するアレイ基板ARの背面側には、バックライトBLが配置されている。バックライトBLとしては、種々の形態が適用可能であり、また、光源として発光ダイオードLEDを利用したものや冷陰極管CCFLを利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。アレイ基板ARは、光透過性を有する第1絶縁基板10を用いて形成されている。このアレイ基板ARは、ゲート配線G、ソース配線S1、ソース配線S2、第1スイッチング素子SW1、第2スイッチング素子SW2、第3スイッチング素子SW3、第1画素電極PE1、第2画素電極、第3画素電極、第1配向膜AL1などを備えている。ゲート配線Gは、第1絶縁基板10の対向基板CTに対向する内面10Aに配置され、第1絶縁膜11によって覆われている。このゲート配線Gは、第1スイッチング素子SW1、第2スイッチング素子SW2、及び、第3スイッチング素子SW3のそれぞれのゲート電極WGを含んでいる。第1スイッチング素子SW1に着目すると、半導体層SCは、第1絶縁膜11の上に形成され、ゲート配線Gの一部であるゲート電極WGの直上に位置している。ソース電極WSは、ソース配線S1の一部であり、半導体層SCにコンタクトしている。ドレイン電極WDは、搬送体層SCにコンタクトしている。第2スイッチング素子SW2及び第3スイッチング素子SW3の構造については説明を省略する。このような第1スイッチング素子SW1、第2スイッチング素子SW2、及び、第3スイッチング素子SW3は、第2絶縁膜12によって覆われている。ソース配線S1、ソース配線S2、及び、ソース配線S3は、それぞれ第1絶縁膜11の上に形成され、第2絶縁膜12によって覆われている。第1画素電極PE1は、第2絶縁膜12の上に形成されている。この第1画素電極PE1は、第2絶縁膜12に形成されたコンタクトホールCHを介して第1スイッチング素子SW1のドレイン電極WDと電気的に接続されている。第2画素電極PE2及び第3画素電極PE3は、図示を省略しているが、それぞれ第2スイッチング素子SW2のドレイン電極及び第3スイッチング素子SW3のドレイン電極と電気的に接続されている。第1配向膜AL1は、アレイ基板ARの対向基板CTと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第1配向膜AL1は、第1画素電極PE1などを覆っており、第2絶縁膜12の上にも配置されている。対向基板CTは、光透過性を有する第2絶縁基板20を用いて形成されている。この対向基板CTは、遮光層BM、第1カラーフィルタCF1、第2カラーフィルタCF2、第3カラーフィルタCF3、共通電極CE、第2配向膜AL2などを備えている。遮光層BMは、ソース配線S1、ソース配線S2、ソース配線S3、ゲート配線G、第1スイッチング素子SW1、第2スイッチング素子SW2、第3スイッチング素子SW3などの配線部に対向するように配置されている。この遮光層BMは、第2絶縁基板20のアレイ基板ARに対向する内面20Aに配置されている。このような遮光層BMは、例えば、クロムCrなどの金属材料によって形成されている。第1カラーフィルタCF1は、第1スイッチング素子SW1の直上において遮光層BMのアレイ基板ARと対向する側に積層されている。また、この第1カラーフィルタCF1は、第1画素電極PE1の直上において第2絶縁基板20の内面20Aに配置されている。図示した断面において、第3カラーフィルタCF3は、第2スイッチング素子SW2及び第3スイッチング素子SW3の直上において遮光層BMのアレイ基板ARと対向する側に積層されている。この第3カラーフィルタCF3は、第1カラーフィルタCF1から離間している。また、図示した断面において、第2カラーフィルタCF2は、第1スイッチング素子SW1の直上において、第1カラーフィルタCF1のアレイ基板ARと対向する側に積層されている。また、この第2カラーフィルタCF2は、第2スイッチング素子SW2及び第3スイッチング素子SW3の直上において第3カラーフィルタCF3のアレイ基板ARと対向する側に積層されている。さらに、この第2カラーフィルタCF2は、第1カラーフィルタCF1と第3カラーフィルタCF3との間から露出した遮光層BMに積層されている。このような第2カラーフィルタCF2は、第1スイッチング素子SW1、第2スイッチング素子SW、及び、第3スイッチング素子SW3の直上の位置を繋ぐように連続的に形成されている。共通電極CEは、第2カラーフィルタCF2のアレイ基板ARと対向する側に形成されている。この共通電極CEは、図示した第1画素電極PE1は勿論のこと、第2画素電極及び第3画素電極と対向している。第2配向膜AL2は、対向基板CTのアレイ基板ARと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第2配向膜AL2は、共通電極CEなどを覆っている。上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARと対向基板CTとの間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサSPが配置され、所定のセルギャップ、例えば2~7μmのセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で貼り合わせられている。図示した例では、柱状スペーサSPは、対向基板CTに備えられ、共通電極CEのアレイ基板ARと対向する側に形成され、第2配向膜AL2によって覆われている。このような柱状スペーサSPは、第2スイッチング素子SW2と第3スイッチング素子SW3との間の位置でアレイ基板ARを支持し、セルギャップを形成している。液晶層LQは、アレイ基板ARと対向基板CTとの間に形成されたセルギャップに保持され、第1配向膜AL1と第2配向膜AL2との間に配置されている。アレイ基板ARの外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面10Bには、第1偏光板PL1などを含む第1光学素子OD1が接着剤などにより貼付されている。この第1光学素子OD1は、液晶表示パネルLPNのバックライト4と対向する側に位置しており、バックライト4から液晶表示パネルLPNに入射する入射光の偏光状態を制御する。対向基板CTの外面、つまり、対向基板CTを構成する第2絶縁基板20の外面20Bには、第2偏光板PL2などを含む第2光学素子OD2が接着剤などにより貼付されている。この第2光学素子OD2は、液晶表示パネルLPNの表示面側に位置しており、液晶表示パネルLPNから出射した出射光の偏光状態を制御する。上記の構成の対向基板CTは、例えば、以下のようにして製造される。すなわち、第2絶縁基板20を用意し、内面20Aに遮光層BMを形成した後に、第1カラーフィルタCF1及び第3カラーフィルタCF3を形成し、その後、第2カラーフィルタCF2を形成し、共通電極CEを形成した後に柱状スペーサSPを形成し、第2配向膜AL2を形成する。これにより、第2カラーフィルタCF2は、第1スイッチング素子SW1、第2スイッチング素子SW2、及び、第3スイッチング素子SW3と対向する位置において、第1カラーフィルタCF1及び第3カラーフィルタCF3と共通電極CEとの間に配置される。本実施形態によれば、スイッチング素子SWと対向する位置で遮光層BMのアレイ基板ARと対向する側に少なくとも2種類のカラーフィルタCFが積層されている。このため、バックライト光の遮光層BMでの反射を抑制することが可能となり、遮光層BMからスイッチング素子SWに向かう反射光を低減することが可能となる。このため、スイッチング素子SWがボトムゲート型の薄膜トランジスタで構成された場合であっても、光リーク電流を低減することが可能となる。したがって、光リーク電流に起因した表示上の不具合フリッカーやクロストークなどを改善することが可能となり、表示品位の良好な液晶表示装置を提供することが可能となる。また、遮光層BMが金属材料によって形成されている場合、樹脂材料によって形成した場合と比較して、薄い膜厚で高い光学濃度を得ることが可能であり、遮光層BMの段差を低減することが可能となる。一方で、金属材料によって形成された遮光層BMは、樹脂材料によって形成された遮光層よりも反射率が高くなる場合がある。このため、遮光層BMでのバックライト光の反射対策として、上記の複数種類のカラーフィルタCFを積層する構成は極めて有効である。また、本実施形態によれば、アレイ基板ARと対向基板CTとの間にセルギャップを形成するための柱状スペーサSPは、2種類のカラーフィルタが積層されている領域のうち、同一直線上に並んだ2つのスイッチング素子の間に対向する位置に配置されている。このため、柱状スペーサSPは、ほとんど段差のない平坦な面上に配置することが可能となる。したがって、柱状スペーサSPのトップアレイ基板ARを支持する面の位置を揃えることが可能となり、均一なセルギャップを形成することが可能となる。これにより、セルギャップの不均一に起因した表示の不具合を改善することが可能となる。なお、柱状スペーサSPは、アレイ基板ARの第2絶縁膜12の上に形成しても良く、この場合、例えば第2スイッチング素子SW2と第3スイッチング素子SW3との間に位置し、第2カラーフィルタCF2と第3カラーフィルタCF3とが重なる領域の直下で対向基板CTを支持する。このような場合であっても、柱状スペーサSPによって支持される対向基板CT側の面が平坦化されているため、均一なセルギャップを形成することが可能となる。また、本実施形態によれば、柱状スペーサSPは、最も透過率が低い色を表示する色画素例えば、青色を表示する色画素に配置されている。このため、配向膜に配向処理を施した際に、柱状スペーサSPの影響を受けて配向処理の不具合が生じたとしても、表示の際に視認されにくく、表示品位の低下を抑制することが可能となる。次に、本実施形態の他の構成例について説明する。なお、上記の例で説明した構成と同一の構成については、同一の参照符号を付して詳細な説明を省略する。図5は、他の構成の対向基板CTを適用した液晶表示パネルLPNの断面構造を概略的に示す断面図である。ここに示した構成は、図4に示した構成と比較して、第2カラーフィルタCF2が、第1スイッチング素子SW1、第2スイッチング素子SW2、及び、第3スイッチング素子SW3と対向する位置において、遮光層BMと第1カラーフィルタCF1及び第3カラーフィルタCF3との間に配置された点で相違している。上記の構成の対向基板CTは、例えば、以下のようにして製造される。すなわち、第2絶縁基板20を用意し、内面20Aに遮光層BMを形成した後に、第2カラーフィルタCF2を形成し、その後、第1カラーフィルタCF1及び第3カラーフィルタCF3を形成し、共通電極CEを形成した後に柱状スペーサSPを形成し、第2配向膜AL2を形成する。このような対向基板CTを適用した場合であっても、図4に示した対向基板CTを適用した場合と同様の効果が得られる。以上説明したように、本実施形態によれば、表示品位の良好な液晶表示装置を提供することができる。なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。