"一対の直流母線70,71を介してコンバータ5と接続されるインバータ2を制御する制御信号Vを生成する回路であって、前記一対の直流母線の間の直流電圧Vdcの最大値Vdcmと最小値Vdcsとの間の値を採る制限値Vdct,Vdcpで、前記直流電圧の下限をクリップして補正直流電圧Vdcvを生成する直流電圧補正回路10;10a,10bと、前記補正直流電圧Vdcvに基づいて前記制御信号を求める制御信号生成回路9とを備えるインバータ制御回路4;9,10。前記制限値Vdctは固定値である、請求項1記載のインバータ制御回路4。前記制限値Vdcpは前記直流電圧に対して一次遅れ処理が施された値である、請求項1記載のインバータ制御回路4。しかしながら、三相交流電圧を全波整流して得られる直流電圧は、その最大値を1とすると最小値は√3/2となる。よってこのように脈動する直流電圧を入力してPWM変調を行うインバータでは、いわゆる電圧利用率は、√3/2以下に留まる。この電圧利用率は、インバータが出力する線間電圧の基本波のピーク値の、インバータに入力する直流電圧に対する比として求められ、直流電圧の利用率を示す。すなわち、電力変換回路においてコンデンサの容量を小さくすると、電圧利用率が小さくなってしまう。特に電源インピーダンスのインダクタンスが大きい場合などの電源側条件に依存して直流電圧の脈動が大きくなり、顕著に電圧利用率が下がる可能性がある。本発明は、上記のような問題点を解決するためになされたものであり、電力変換装置においてコンデンサの静電容量が小さくて直流電圧が脈動しても、出力される交流電流の脈動を抑制しつつ電圧利用率を向上することを目的とする。この発明にかかるインバータ制御回路4;9,10は、一対の直流母線70,71を介してコンバータ5と接続されるインバータ2を制御する制御信号Vを生成する回路である。そしてその第1の態様は前記一対の直流母線の間の直流電圧Vdcの最大値Vdcmと最小値Vdcsとの間の値を採る制限値Vdct,Vdcpで、前記直流電圧の下限をクリップして補正直流電圧Vdcvを生成する直流電圧補正回路10;10a,10bと、前記補正直流電圧Vdcvに基づいて前記制御信号を求める制御信号生成回路9とを備える。この発明にかかるインバータ制御回路の第2の態様は、その第1の態様であって、前記制限値Vdctは固定値である。この発明にかかるインバータ制御回路の第3の態様は、その第1の態様であって、前記制限値Vdcpは前記直流電圧に対して一次遅れ処理が施された値である。この発明にかかるインバータ制御回路の第1の態様によれば、直流電圧を、その最大値と最小値の間の値を採る制限値で下限をクリップすることで、補正直流電圧が生成される。当該下限は増大する方向に補正される。当該下限は電圧利用率の上限を規定するので、補正直流電圧で変調率を設定することにより電圧利用率が向上する。この発明にかかるインバータ制御回路の第2の態様によれば、電圧利用率が簡易に制御される。この発明にかかるインバータ制御回路の第3の態様によれば、コンバータに入力する交流電圧の変動に対応して制限値が変動しても、電圧利用率が制御される。図1は第1の実施の形態にかかるインバータ制御回路4が適用される電力変換装置の構成を例示する。当該電力変換装置は、コンバータ5と、インバータ2と、コンバータ5とインバータ2とを接続する直流リンク部7とを備えている。直流リンク部7は一対の直流母線70,71を有しており、直流母線71は直流母線70よりも高電位が印加される。直流母線70,71はコンバータ5とインバータ2とを接続する。つまり本実施の形態においてインバータ制御回路4の制御対象は、一対の直流母線70,71を介してコンバータ5と接続されるインバータ2である、と把握できる。コンバータ5は交流電源6ここでは三相交流電源から得られる交流電圧を整流して直流電圧に変換する。ここではコンバータ5として三相の全波整流ダイオードブリッジが採用されているが、他の整流回路を採用することもできる。直流母線70,71の間にはコンデンサ72が接続されている。直流母線70,71の間には、従ってコンデンサ72の両端には、直流電圧Vdcが印加される。コンデンサ72としては、上記非特許文献1で示されるような、平滑回路として要求される静電容量よりも小さな、例えば数十μF程度の静電容量のコンデンサが採用される。インバータ2は直流電圧Vdcをスイッチングすることにより、所望の周波数の交流電圧、ここでは三相交流電圧を出力する。そして当該交流電圧は負荷1ここでは交流回転機に印加される。なお、説明の簡単のため、インバータ2としては上記スイッチングを行うスイッチング素子の他、当該スイッチングを制御するスイッチング信号を生成する回路も含めて把握している。例えば後述する電圧指令Vを受け、これをキャリアと比較してPWM変調のためのスイッチング信号を生成する処理も、インバータ2に含まれる。インバータ制御回路4は、直流電圧補正回路10と、制御信号生成回路たる電圧指令生成回路9とを備える。直流電圧補正回路10は、直流電圧Vdcの最大値と最小値との間の値を採る制限値で、直流電圧の下限をクリップして補正直流電圧Vdcvを生成する。制御信号生成回路は、補正直流電圧Vdcvに基づいて、インバータ2を制御する制御信号を求める。ここでは制御信号生成回路として、上記制御信号たる電圧指令Vを生成する電圧指令生成回路9を例示している。図2は電圧指令生成回路9の構成を例示するブロック図である。電圧指令生成回路9に備えられた直流電圧/相電圧変換係数部11は、補正直流電圧Vdcvを相電圧Vpに換算し出力する。上記の相電圧Vpで後述する電圧値Vfを除して変調率Kを求めるために、逆数変換部12によって相電圧の逆数1/Vpが求められ、これが乗算器13aに与えられる。周波数指令設定部14は、交流回転機1の回転数を規定する周波数指令fを設定する。周波数指令fは、電圧/周波数指令部15によって電圧値Vfに換算される。電圧値Vfは乗算器13aに与えられ、上記の相電圧の逆数1/Vpと乗算されることにより、インバータ2のPWM変調の変調率Kが求められる。周波数指令fに応じて三相電圧指令となる正弦波Wfが生成される。具体的には乗算器13cにより周波数指令fを2π倍した値2πfが求められ、当該値を積分器16によって積分して位相φを求める。三相電圧指令正弦波発生器17が、位相φに従った正弦波Wfを作成する。上記変調率Kで正弦波Wfを変調すべく、乗算器13bで両者の乗算が行われ、三相の電圧指令Vが得られる。つまり変調率Kによって、電力変換装置の出力電圧の脈動を低減すべく、電力変換装置の出力電圧の指令値を変調率Kによって補正する。図3は直流電圧補正回路10の動作を示す。横軸には交流電源6から得られる三相交流電圧の位相を採っている。直流電圧Vdcは三相交流電圧を全波整流しているため、60度周期の波形が示されている。図3では、直流電圧Vdcとして、コンデンサ72の静電容量Cがほぼ零となる場合を示しており、従って、その最大値Vdcmと最小値Vdcsとの間にはVdcs=√3Vdcm/2の関係がある。インバータ2の電圧利用率は、上述の定義に基づいて直流電圧Vdcに反比例するので、直流電圧Vdcの下限、ここでは最小値Vdcsは電圧利用率の上限を規定することになる。例えば静電容量Cを零とすると、電圧利用率は√3/2に留まる。他方、静電容量Cを大きくすると直流電圧Vdcは平滑化され、脈動が殆ど無い電圧Vdcrとなる。しかし上述のように静電容量Cは小さくする要求がある。そこで、制御信号Vを生成する電圧指令生成回路9には直流電圧Vdcではなく、下限値が増大した補正直流電圧Vdcvで変調率Kを求めることにより、電圧利用率を向上させる。具体的に、補正直流電圧Vdcvは、直流電圧Vdcの下限をクリップして得られる。図3ではこのクリップする電圧値として制限値Vdctが示されている。制限値Vdctは最大値Vdcmと最小値Vdcsとの間の値を採る。即ち、補正直流電圧Vdcvは制限値Vdct以上において直流電圧Vdcと一致するが、制限値Vdct未満の値は採らない。もちろん、補正直流電圧Vdcvに基づいて得られる変調率Kは、直流電圧Vdcに基づいて得られる変調率Kと比較して、直流電圧Vdcの脈動分を小さく見積もって計算されていることになる。よって本実施の形態に従って得られる電圧指令Vに基づいて制御されるインバータ2から出力される電流は、補正直流電圧Vdcvの代わりに直流電圧Vdcを用いて得られる電圧指令Vに基づいて制御されるインバータ2から出力される電流と比較して、脈動成分は大きくなる。しかし、全く脈動を抑制できないのではなく、脈動の抑制と電圧利用率の向上とを、トレードオフの関係はあるものの、併存させるという効果は招来される。上述の直流電圧補正回路10として、図4に構成が示された直流電圧補正回路10aや、図5に構成が示された直流電圧補正回路10bを採用することができる。図4を参照して、直流電圧補正回路10aは、減算器101、リミッタ102、加算器103及び所定定数設定部104を備えている。所定定数設定部104は制限値Vdctとなる所定定数を設定し、これを減算器101に与える。減算器101は直流電圧Vdcと制限値Vdctを入力し、減算結果Vdc-Vdctを出力する。リミッタ102は減算結果Vdc-Vdctの零以下の値を零に制限する。これにより得られる値の波形は、図3に示される補正直流電圧Vdcvから制限値Vdctを減じて得られる波形となる。よって加算器103によってリミッタ102の出力と制限値Vdctを加算することにより、加算器103から補正直流電圧Vdcvが得られる。例えば制限値Vdctは固定値である。図5を参照して、直流電圧補正回路10bは、直流電圧補正回路10aの所定定数設定部104に代えて、一次遅れ要素105を備えている。一次遅れ要素105は直流電圧Vdcに対して一次遅れの処理を施して制限値Vdcpを出力する。直流電圧補正回路10bにおいて制限値Vdcpは、直流電圧補正回路10aにおける制限値Vdctと同様に、減算器101及び加算器103に与えられる。一次遅れ要素105の特性を適宜に設定することにより、制限値Vdcpに最大値Vdcmと最小値Vdcsとの間の値を採らせることができる。補正直流電圧Vdcvを得るに際して、制限値Vdcpを採用することは、制限値Vdctを採用する場合と比較して、静電容量Cが小さいことに依存する脈動のみならず、交流電源6から得られる交流電圧の脈動にも対応して、電圧利用率を向上する観点で望ましい。当該交流電圧の脈動は最大値Vdcm及び最小値Vdcsも変動させるので、かかる変動に応答して一次遅れ要素105も変動し、当該脈動に適した制限値Vdcpが得られる。図6は、直流電圧補正回路10として直流電圧補正回路10bを採用した場合の直流電圧Vdc及び補正直流電圧Vdcvの波形を示す。直流電圧Vdcの最大値は200×√2=283V程度であり、静電容量Cが小さいことから、最小値は200×√2×√3/2=245V近くまで低下している。他方、補正直流電圧Vdcvの下限値は制限値Vdcp図示せずによって260V程度となっている。図7には交流回転機の回転速度に対するインバータ2の出力電圧実効値の関係を示す。グラフGは直流電圧Vdcを用いて電圧指令Vを得た場合を、グラフJは制限値Vdcpに基づく補正直流電圧Vdcvを用いて電圧指令Vを得た場合を、それぞれ示している。白丸及び白三角は、それぞれグラフG,Jに対応した、実測値を示す。回転速度が大きいほど、出力電圧は高くなるが、グラフJはグラフGよりも高い値を得ていることが示されている。つまり、直流電圧Vdcを用いて電圧指令Vを得た場合よりも、補正直流電圧Vdcvを用いて電圧指令Vを得た場合の方が、電圧利用率が高まっていることが解る。なお、図7ではグラフGの最大値を√3/2としており、この場合にはグラフJの最大値は0.9を越えている。このことから、グラフJで示される場合には、電圧利用率が0.9を越えることが解る。以上より本実施の形態によれば、コンデンサ72の静電容量Cが小さい電力変換装置において直流電圧Vdcが脈動しても、電圧利用率を向上させることができる。この際、交流回転機1が出力するトルクが直流電圧Vdcの脈動成分で脈動することや、交流回転機1に流れる電流が脈動することの低減を伴うことができる。電圧利用率を向上させることができることより、交流回転機1が出力するトルク及び消費電力が一定であれば、電力変換装置及び交流回転機1に流れる電流を小さくできる。ひいては電力変換装置を構成するスイッチング素子の容量を小さくできる。よって使用する交流回転機が同じ仕様であれば、スイッチング素子の電流容量を下げることができる。これはランクが低いスイッチング素子を使用できることとなり、コスト低減にも資する。なお、本実施の形態では、一例として、電圧指令Vを出力する電圧指令生成回路9を用い、インバータ2は電圧指令Vとキャリアとの比較に基づいてスイッチングする場合を示した。しかし、電圧指令生成回路9に代えて、補正直流電圧Vdcvを用いてベクトル制御など高性能な他の方法に資する制御信号生成回路を用いる時も、本発明の同様の効果が得られる。"