"所定の基準電圧を発生して出力する基準電圧回路と、電源回路の負荷の電源側端子電圧に対応した電圧を発生して出力する負荷電圧検出手段と、上記負荷電圧検出手段の出力電圧と上記基準電圧回路の出力電圧との差電圧を発生して出力する誤差増幅器と、上記誤差増幅器からの差電圧に基づいて上記電源回路の出力電圧を一定電圧に制御する制御回路を備えた電源回路において、上記基準電圧回路は、上記負荷の接地側端子電圧を検出して、上記検出された負荷の接地側端子電圧に基づいて上記基準電圧回路の基準電圧を発生し、上記制御回路は、上記負荷の電源側端子と接地側端子との間の電圧を所定の電圧に制御することを特徴とする電源回路。上記基準電圧回路は、上記検出された負荷の接地側端子電圧を基準として所定の基準電圧源電圧を調整することにより、上記基準電圧を発生することを特徴とする請求項1記載の電源回路。上記基準電圧回路は、上記検出された負荷の接地側端子電圧を基準として所定の基準電圧源電圧を2つの抵抗で分圧することにより、上記基準電圧を発生することを特徴とする請求項2記載の電源回路。上記負荷電圧検出手段は、上記電源回路の出力電圧を出力することを特徴とする請求項1から3のうちのいずれか1つに記載の電源回路。上記負荷電圧検出手段は、上記電源回路の負荷の電源側端子電圧に比例した電圧を発生して出力することを特徴とする請求項1から3のうちのいずれか1つに記載の電源回路。上記負荷電圧検出手段は、上記電源回路の負荷の電源側端子電圧を2つの抵抗で分圧することにより上記電源回路の負荷の電源側端子電圧に比例した電圧を発生して出力することを特徴とする請求項5記載の電源回路。上記基準電圧回路の2つの抵抗の抵抗比と、上記負荷電圧検出手段の2つの抵抗の抵抗比とが等しくなるように設定されることを特徴とする請求項6記載の電源回路。上記基準電圧回路の出力電圧を出力する端子と上記電源回路の接地との間にコンデンサをさらに備えることを特徴とする請求項1から7のうちのいずれか1つに記載の電源回路。上記電源回路はリニアレギュレータであることを特徴とする請求項1から8のうちのいずれか1つに記載の電源回路。上記電源回路はスイッチングレギュレータであることを特徴とする請求項1から8のうちのいずれか1つに記載の電源回路。所定の基準電圧を発生して出力する基準電圧回路と、電源回路の負荷の電源側端子電圧に対応した電圧を発生して出力する負荷電圧検出手段と、上記負荷電圧検出手段の出力電圧と上記基準電圧回路の出力電圧との差電圧を発生して出力する誤差増幅器と、上記誤差増幅器からの差電圧に基づいて上記電源回路の出力電圧を一定電圧に制御する制御回路を備えた電源回路の制御方法において、上記基準電圧回路が、上記負荷の接地側端子電圧を検出して、上記検出された負荷の接地側端子電圧に基づいて上記基準電圧回路の基準電圧を発生するステップと、上記制御回路が、上記負荷の電源側端子と接地側端子との間の電圧を所定の電圧に制御するステップとを含むことを特徴とする電源回路の制御方法。請求項1から10のうちのいずれか1つに記載の電源回路を備えたことを特徴とする電子機器。しかしながら、差動演算増幅器で構成される誤差増幅器OP1がDC-DCコンバータの負帰還回路に直列に接続されるため、負帰還の周波数特性を劣化させる。また、誤差増幅器OP1による消費電流の増加、及びチップサイズの増大を招くため、特に携帯機器用の電源回路には適切ではないという問題点があった。本発明の目的は以上の問題点を解決し、消費電流やチップサイズを増加させることなく寄生IR降下による電圧誤差を低減して、CPUなどの負荷に高精度な安定した電圧を供給することができる電源回路を提供することにある。第1の発明に係る電源回路は、所定の基準電圧を発生して出力する基準電圧回路と、電源回路の負荷の電源側端子電圧に対応した電圧を発生して出力する負荷電圧検出手段と、上記負荷電圧検出手段の出力電圧と上記基準電圧回路の出力電圧との差電圧を発生して出力する誤差増幅器と、上記誤差増幅器からの差電圧に基づいて上記電源回路の出力電圧を一定電圧に制御する制御回路を備えた電源回路において、上記基準電圧回路は、上記負荷の接地側端子電圧を検出して、上記検出された負荷の接地側端子電圧に基づいて上記基準電圧回路の基準電圧を発生し、上記制御回路は、上記負荷の電源側端子と接地側端子との間の電圧を所定の電圧に制御することを特徴とする。上記電源回路において、上記基準電圧回路は、上記検出された負荷の接地側端子電圧を基準として所定の基準電圧源電圧を調整することにより、上記基準電圧を発生することを特徴とする。また、上記電源回路において、上記基準電圧回路は、上記検出された負荷の接地側端子電圧を基準として所定の基準電圧源電圧を2つの抵抗で分圧することにより、上記基準電圧を発生することを特徴とする。さらに、上記電源回路において、上記負荷電圧検出手段は、上記電源回路の出力電圧を出力することを特徴とする。またさらに、上記電源回路において、上記負荷電圧検出手段は、上記電源回路の負荷の電源側端子電圧に比例した電圧を発生して出力することを特徴とする。ここで、上記負荷電圧検出手段は、上記電源回路の負荷の電源側端子電圧を2つの抵抗で分圧することにより上記電源回路の負荷の電源側端子電圧に比例した電圧を発生して出力することを特徴とする。また、上記電源回路において、上記基準電圧回路の2つの抵抗の抵抗比と、上記負荷電圧検出手段の2つの抵抗の抵抗比とが等しくなるように設定されることを特徴とする。さらに、上記電源回路において、上記基準電圧回路の出力電圧を出力する端子と上記電源回路の接地との間にコンデンサをさらに備えることを特徴とする。またさらに、上記電源回路において、上記電源回路はリニアレギュレータであることを特徴とする。またさらに、上記電源回路において、上記電源回路はスイッチングレギュレータであることを特徴とする。第2の発明に係る電源回路の制御方法は、所定の基準電圧を発生して出力する基準電圧回路と、電源回路の負荷の電源側端子電圧に対応した電圧を発生して出力する負荷電圧検出手段と、上記負荷電圧検出手段の出力電圧と上記基準電圧回路の出力電圧との差電圧を発生して出力する誤差増幅器と、上記誤差増幅器からの差電圧に基づいて上記電源回路の出力電圧を一定電圧に制御する制御回路を備えた電源回路の制御方法において、上記基準電圧回路が、上記負荷の接地側端子電圧を検出して、上記検出された負荷の接地側端子電圧に基づいて上記基準電圧回路の基準電圧を発生するステップと、上記制御回路が、上記負荷の電源側端子と接地側端子との間の電圧を所定の電圧に制御するステップとを含むことを特徴とする。第3の発明に係る電子機器は、上記電源回路を備えたことを特徴とする。従って、本発明に係る電源回路とその制御方法並びに上記電源回路を用いた電子機器によれば、消費電流やチップサイズを増加させることなく寄生IR降下による電圧誤差を低減して、CPUなどの負荷回路に高精度な安定した電圧を供給することが可能となる。また、コンデンサをさらに備えることで、負荷の接地側に発生するグランドノイズや負荷とその接地側端子までの間に混入する高周波ノイズによる電源回路への電圧誤差を低減することができる。さらに、電源回路をスイッチングレギュレータとすることで、大電流で低電圧出力の用途に採用されやすいスイッチングレギュレータにおいて寄生IR降下による電圧誤差を低減できる効果が極めて高い。以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。第1の実施形態.図1は本発明の第1の実施形態に係る、リニアレギュレータを用いた電源回路1の構成を示す回路図である。図1において、電源回路1は、a基準電圧VREF基準電圧源電圧を出力する基準電圧源電源回路1の外部回路であってもよい。と、分圧抵抗Rr1,Rr2と、例えばCPUである負荷回路10の接地側端子に接続され当上記接地電圧VMを検出する接地電圧検出端子T3とからなり、接地電圧VMを基準として基準電圧VREFを分圧抵抗Rr1,Rr2で分圧してなる基準検出電圧Vrを発生して出力する基準電圧回路と、b負荷回路10の電源側端子に接続され負荷電圧VPを検出する負荷電圧検出端子T2と、上記負荷電圧VPを分圧する分圧抵抗Rf3,Rf4とからなり、分圧された負荷検出電圧Vfを出力する負荷電圧検出回路と、c反転入力端子に入力される基準検出電圧Vrと、非反転入力端子に入力される負荷検出電圧Vfとの誤差電圧Veを検出して出力する、例えば差動演算増幅器にてなる誤差増幅器OP1と、d互いに直列に接続されたスイッチングトランジスタSW1と電流源Ir1と出力端子T1とからなり、誤差電圧Veに基づいて出力電圧VOUTを一定電圧に制御して制御回路CTRL1とを備えて構成される。ここで、基準電圧回路は、接地電圧VMを基準として基準電圧VREFを分圧抵抗Rr1,Rr2で分圧してなる基準検出電圧Vrを発生して出力する。基準電圧VREFを一定すれば、基準電圧回路は、接地電圧VMに基づいて基準検出電圧Vrを調整している。また、負荷電圧検出回路は、負荷電圧VPを分圧抵抗Rf3,Rf4により分圧することにより、負荷電圧VPに比例する負荷検出電圧Vfを発生して出力しているが、本発明はこれに限らず、負荷電圧VPに対応する負荷検出電圧Vf例えば、負荷電圧VPが上昇すれば負荷検出電圧Vfが上昇する一方、負荷電圧VPが下降すれば負荷検出電圧Vfが下降すればよい。すなわち、非線形特性を有しても良い。を発生して出力してもよい。図1において、負荷回路10の両端電圧をVcpu、出力端子VOUTと負荷回路10の電源側端子までの寄生抵抗をRp、負荷回路10と接地の間の寄生抵抗をRm、負荷回路10に流れる電流をIcpuとすると、誤差増幅器OP1に入力される電圧Vr,Vfはそれぞれ次式で表される。[数2]Vr=Rr2/Rr1Rr2×VREF-Icpu×RmIcpu×Rm2[数3]Vf=Rf4/Rf3Rf4×VP3電源回路1は誤差増幅器OP1の反転入力端子の電圧Vrと非反転入力端子の電圧Vfが等しくなるように制御するため、次式が成立する。[数4]Vr=Vf4また、負荷回路10の両端電圧Vcpuは次式で表される。[数5]Vcpu=VP-Icpu×Rm5さらに、各抵抗の抵抗値について、Rr1:Rr2=Rf4:Rf3となるように抵抗値を設定して、[数6]Rr1/Rr1Rr2=Rf4/Rf3Rf4=β06とおくと、式2~6から次式を得る。[数7]Vcpu=1-β0/β0×VREF7式6において、パラメータβ0及びVREFは電源回路1において任意に設定することができ、右辺はパラメータIcpu、Rm、及びRpの値に影響されないため、負荷回路10に印加される負荷電圧Vcpuは寄生IR降下による電圧誤差がなく所望の電圧となる。さらに、負荷電圧検出回路は従来技術と同様に、端子T2と抵抗Rf3、Rf4とで構成され、接地電圧検出回路は端子T3を介して基準電圧回路に作用するため、電源回路1の負帰還に影響することはない。また、従来回路と比較して異なるのは端子T2と端子T3が追加されただけであり、消費電流の増加やチップサイズの増大はない。以上説明したように、本実施形態によれば、消費電流やチップサイズを増加させることなく寄生IR降下による電圧誤差を低減して、CPUなどの負荷回路10に高精度な安定した電圧を供給することが可能となる。第1の実施形態の変形例.図2は本発明の第1の実施形態の変形例に係る電源回路1aの構成を示す回路図である。第1の実施形態の変形例に係る電源回路1aは、図1の電源回路1に比較して、端子T2及び抵抗Rf3,Rf4を削除して、端子T1の出力電圧VOUTをそのまま負荷検出電圧Vfとしたことを特徴とする。このように寄生抵抗Rpは考慮されないが、寄生抵抗Rmを考慮して、図1の電源回路1と同様に、消費電流やチップサイズを増加させることなく寄生IR降下による電圧誤差を低減して、CPUなどの負荷回路10に高精度な安定した電圧を供給することが可能となる。第2の実施形態.図3は本発明の第2の実施形態に係る電源回路2の構成を示す回路図である。第2の実施形態に係る電源回路2は、図1の電源回路2と比較して、基準電圧Vrの発生接続点である、抵抗Rr1,Rr2の接続点と接地との間にコンデンサCpを接続したことである。例えばCPUなどの負荷回路10の接地側端子で発生するグランドノイズや負荷回路10と端子T3までの間に混入する高周波ノイズによって電源回路1の基準電圧Vrが変動すると、電源回路1の出力端子T1の出力電圧VOUTにもノイズが重畳され、電圧Vcpuに誤差が発生する。そこで、コンデンサCpを接続することで端子T3から混入するノイズを抵抗Rr2とコンデンサCpで構成されるローパスフィルタで除去して、電圧Vcpuに発生する誤差を低減することができる。第2の実施形態の変形例.図4は本発明の第2の実施形態の変形例に係る電源回路2aの構成を示す回路図である。第2の実施形態の変形例に係る電源回路2aは、図3の電源回路2に比較して、端子T2及び抵抗Rf3,Rf4を削除して、端子T1の出力電圧VOUTをそのまま負荷検出電圧Vfとしたことを特徴とする。このように寄生抵抗Rpは考慮されないが、寄生抵抗Rmを考慮して、図3の電源回路2と同様に、消費電流やチップサイズを増加させることなく寄生IR降下による電圧誤差を低減して、CPUなどの負荷回路10に高精度な安定した電圧を供給することが可能となる。第3の実施形態.図5は本発明の第3の実施形態に係る電源回路3の構成を示す回路図である。第3の実施形態に係る電源回路3は、図1の電源回路1に比較して、リニアレギュレータの電源回路を、降圧型のスイッチングレギュレータの電源回路としたことを特徴としている。当該スイッチングレギュレータの制御回路は、クロック発生器11と、SR型フリップフロップ12と、インバータ13と、スイッチングトランジスタSW1,SW2からなるCMOS回路と、電流検出器14と、電流/電圧変換器以下、I/V変換器という。15と、誤差増幅器OP2とを備えて構成される。なお、端子T1と寄生抵抗Rpとの間に、インダクタL1及びコンデンサC1からなる高周波除去および平滑用ローパスフィルタを挿入した。ここで、スイッチングレギュレータの動作について以下に説明する。図5において、基準検出電圧Vrと負荷検出電圧Vfの間の誤差電圧Veを、インダクタL1に流れる電流をI/V変換器15によりI/V変換した電圧と比較し、その比較出力電圧はフリップフロップ12のリセット端子に入力される。フリップフロップ12はクロック発生器11から出力される一定周波数のクロックでセットされ、フリップフロップ12の出力信号によってスイッチングトランジスタSW1とSW2が一定の周期内で相補的にオンする。基準検出電圧Vrよりも負荷検出電圧Vfが低いときはスイッチングトランジスタSW1のオン時間が長くなり、基準検出電圧Vrよりも負荷検出電圧Vfの電圧が高いときはスイッチングトランジスタSW2のオン時間が長くなるよう制御することで、電圧VrとVfが等しくなるように動作し、負荷電圧Vcpuは所定の電圧となる。スイッチングレギュレータはインダクタへのエネルギーの充放電を繰り返して出力に電流を供給するため、リニアレギュレータよりも高い効率で電圧を変換できる。よって、大電流で低電圧出力の用途に採用されやすく、寄生IR降下による電圧誤差を低減できる効果が極めて高い。以上説明したように、本実施形態によれば、消費電流やチップサイズを増加させることなく寄生IR降下による電圧誤差を低減して、CPUなどの負荷回路10に高精度な安定した電圧を供給することが可能となる。なお、図5において、図3及び図4と同様にコンデンサCpをさらに備えてもよい。以上の各実施形態において、電源回路1,1a,2,2a,3について説明したが、本発明はこれに限らず、これらの各電源回路1,1a,2,2a,3を備えた電子機器を構成してもよい。ここで、負荷回路10は電子機器本体の回路であり、電子機器は例えば携帯電話機、携帯無線端末装置、パーソナルコンピュータなどを含む。"