"第1導電型の第1の層、および第1の層の上面に接する第2導電型の第2の層を有する多層の基板構造であって、当該多層の基板構造が上面を有する、前記多層の基板構造と、前記多層の基板構造の上面と接するバッファ層であって、当該バッファ層のいずれの部分も前記第1の層に接触せず、当該バッファ層が上面およびIII族の窒化物を含む、前記バッファ層と、前記バッファ層の上面に接するチャンネル層であって、III族の窒化物と上面を含む、前記チャンネル層と、前記チャンネル層の上面に接するバリア層であって、III族の窒化物を含む、前記バリア層と、前記チャンネル層に接する離間された金属ソースおよびドレイン領域と、を含むトランジスタ。前記金属ドレイン領域が前記第2の層から離間される、請求項1に記載のトランジスタ。前記多層の基板構造の幅が深さとともに変化する、請求項1に記載のトランジスタ。前記第1の層が前記第2の層よりも実質的に厚い、請求項1に記載のトランジスタ。前記第1の層が前記第2の層よりも実質的に薄い、請求項1に記載のトランジスタ。前記多層の基板構造はさらに、前記第2の層の上面に接する第1導電型の第3の層を含む、請求項1に記載のトランジスタ。前記バッファ層が前記第3の層の上面に接する、請求項6に記載のトランジスタ。前記バッファ層のいずれの部分も前記第2の層に接触しない、請求項7に記載のトランジスタ。前記第1の層がp型であり、前記第2の層がn型であり、前記第3の層がp型である、請求項8に記載のトランジスタ。前記第1の層がp型であり、前期第2の層がn型であり、前記バッファ層が前記第2の層の上面に接する、請求項5に記載のトランジスタ。トランジスタの製造方法であって、第1導電型の第1の層と当該第1の層の上面に接する第2導電型の第2の層を有する多層の基板構造を形成することであって、当該多層の基板構造は上面を有しており、前記多層の基板構造の上面に接するようにバッファ層を形成することであって、当該バッファ層のいずれの部分も前記第1の層に接触せず、当該バッファ層が上面とIII族窒化物を含んでおり、前記バッファ層の上面に接するようにチャンネル層を形成することであって、当該チャンネル層がIII族窒化物と上面とを含んでおり、前記チャンネル層の上面に接するようにバリア層を形成することであって、当該バリア層がIII族窒化物を含んでおり、前記チャンネル層に接触する離間された金属ソースおよびドレイン領域を形成すること、を含む方法。前記金属ドレイン領域が前記第2の層から離間される、請求項11に記載の方法。前記方法がさらに、前記多層の基板構造の幅を深さとともに変化させるように、前記多層の基板構造のエッジを研磨材でスプレーすることを含む、請求項11に記載の方法。前記第1の層が前記第2の層よりも実施的に厚い、請求項11に記載の方法。前記第1の層が前記第2の層よりも実施的に薄い、請求項11に記載の方法。前記多層の基板構造がさらに、前記第2の層の上面に接する第1導電型の第3の層を含む、請求項11に記載の方法。前記バッファ層が、前記第3の層の上面に接する、請求項16に記載の方法。前記バッファ層のいずれもの部分も前記第2の層に接触しない、請求項17に記載の方法。前記第1の層がp型であり、前記第2の層がn型であり、前記第3の層がp型である、請求項18に記載の方法。前記第1の層がp型であり、前記第2の層がn型であり、前記バッファ層が前記第2の層の上面に接する、請求項15に記載の方法。図2ないし図6は、本発明によるIII族窒化物のHEMT200を形成する方法の一例を説明する一連の断面図を示す。以下により詳細に述べるように、本発明の方法は、シリコン基板内にpn接合を形成するものであり、これは、Si基板の上部を電気的にフロートさせ、他方、Si基板の下部を導電性エポキシパッケージでパッケージに接続されることを可能にする。図2に示されるように、本発明の方法は、p型の下部層212とn型の上部層214とを含む多層の基板構造210を形成することにより始まる。p型の下部層212は、実質的に均一の厚さを有し、当該下部層212は、n型の上部層214よりも実質的に厚く、上部層214は実質的に均一の厚さを有する。その結果、p型の下部層212の底面と、n型の上部層214の底面は、実質的に並行の面にある。好ましい500Vの実施例では、p型の下部層212は、5×1015cm-3にドープされ、他方、n型の上部層214は、75μmの厚さに成長され、かつ5×1014cm-3にドープされる。さらに、n型の上部層214の上面は、例えば、1018ないし1019の高濃度にドープされる。多層の基板構造210は、いくつかの異なる方法で形成されてもよい。例えば図3に示されるように、第1の実施例では、多層の基板構造210は、従来通り形成される低濃度にドープされたp型の<111>のような単結晶Si基板220を使用し、リンおよび/またはヒ素のようなn型ドーパントをSi基板220の上面にブランケットインプラントすることによって始まる方法で形成され得る。ブランケットインプラントの後には、p型の底部層224に接触するn型の上部層222を形成するべく、インプラントを拡散しかつ活性化するアニールが続く。代替的に、図4に示されるように、第2の実施例では、多層の基板構造210は、従来通り形成される低濃度にドープされたp型の<111>のような単結晶Si基板230を使用し、かつSi基板230の上面にn型のSi層232をエピキャシタル成長することによって始まる方法で形成され得る。図5に示されるように、多層の基板構造210が形成されると、積層された領域240が基板構造210上に形成される。積層された領域240は、バッファ層242、チャンネル層244、およびバリア層246を含む。バッファ層242、チャンネル層244、およびバリア層246は、In、GaおよびAlのうちの1つもしくは複数を含むIII族を有する、1つもしくは複数の連続的なIII族窒化物の層で実装され得る。例えば、バッファ層242は、AlN熱的に安定した材料、AlGaN、およびGaNの連続した層で実装され得る。さらに、チャンネル層244は、例えばGaNで実装され得、バリア層246は、例えばAlGaNで実装され得る。積層された領域240は、従来の方法で形成され得、この方法では、例えば、MOCVDリアクタに多層の基板構造210を配置し、基板構造210の上面にバッファ層242、バッファ層242の上面にチャンネル層244、チャンネル層244の上面にバリア層246をエピキャシタル成長させる。図6に示されるように、積層された領域240の従来通りの形成に続いて、方法は、デバイス間にあるバリア層246およびチャンネル層244をインプラント絶縁もしくは除去し、金属ゲート領域250、金属ソース領域252、および金属ドレイン領域254を従来の方法で形成することによって、III族窒化物のHEMT200の形成を完了する。金属ゲート領域250は、ショットキー接触するように形成され、他方、金属ソース領域252および金属ドレイン領域254は、チャンネル層244とオーミック接触するよう形成される。代替的に、図6の点線で示されるように、ゲート250は、絶縁層ISOによってバリア層246から絶縁され得る。図7は、本発明によるIII族窒化物のHEMT200の動作を例示する断面図を示す。図7に示されるように、多層の基板構造210のp型の下部層212およびn型の上部層214は、n型の上部層214をp型の下部層212から電気的に絶縁する空乏領域262を有するpn接合260を形成し、これにより、n型の上部層214を電気的にフロート浮遊することを可能にする。その結果、ドレイン対ソースの材料が降伏したとき、降伏通路部分A、B、およびCを含む、金属ドレイン領域254から金属ソース領域252までの通路を降伏電流が流れる。それ故、本発明の効果の一つは、n型の上部層214を電気的にフローティングすることによって、III族窒化物のHEMT200が、従来のフローティングSi基板によって得られる全降伏電圧600Vを提供することである。n型の上部層214を電気的にフロートすることを可能にするのは、pn接合260の逆バイアス降伏電圧である。その結果、n型の上部層214n型の層222もしくはn型Si層232を形成するのに使用されるドーパント濃度は、pn接合260の逆バイアス降伏電圧が通路部分Cの降伏電圧と等しいかそれよりも大きいことを保証にするよう選択される。さらに、n型の上部層214は薄すぎてもいけない。例えば、バッファ層242のAlGaNの成長は、シリコンへのAlあるいはGaの拡散を生じさせ得る。拡散は、n型の上部層214を介して広がるp型の領域を形成することができ、それゆえ、もしn型の上部層214が薄すぎるならば、pn接合260を短絡させる。その結果、これを避けるために、n型の上部層214は、十分な厚みがありかつ十分なドーピングを有することが必要とされる。本発明の別の効果は、多層の基板構造210がp型の下部層212を電気的にグランド接地させることを可能にすることである。その結果、非導電性エポキシよりも良好な熱伝導率を提供する導電性エポキシが、III族窒化物のHEMT200をパッケージに取り付けるのに使用され得る。本発明のさらに別の効果は、多層の基板構造210が、隣接するデバイス間の容量結合からのクロストークの可能性を減らし、かつ、フローティング電圧が急激に変化する場合に、EMI放射の可能性もまた減らすことである。図8ないし図13は、本発明の第1の代替的な実施例によるIII族窒化物のHEMT800の形成する方法の一例を例示する一連の断面図を示す。図8に示されるように、第1の代替的な実施例の方法は、p型の下部層812、n型の中間層814、およびp型の上部層816を含む多層の基板構造810を形成することから始まる。従って、基板構造810は、基板構造810がp型の上部層を含む点で基板構造210と異なる。p型の下部層812は実質的に均一の厚さを有し、n型の中間層814は実質的に均一の厚さを有し、p型の上部層816は実質的に均一の厚さを有する。その結果、p型の下部層812の底面、n型の中間層814の底面、およびp型の上部層816の底面は、実質的に並行な面にある。多層の基板構造810は、いくつかの異なる方法で形成されてもよい。例えば、図9に示されるように、第1の実施例では、多層の基板構造810は、従来通り形成される低濃度にドープされたp型の<111>のような単結晶Si基板820を使用し、かつリンおよび/またはヒ素のようなn型のドーパントをSi基板820の上面にブランケットインプラントすることによって始まる方法で形成され得る。n型の層214を形成するインプラントとは違って、インプラントエネルギーは、Si基板820の上面より下方にドーパントを駆動するのに十分でなければならない。ブランケットインプラントの後に、p型の下部層824とp型の上部層826との間にあるn型の埋め込み層822を形成するべくインプラントを拡散しかつ活性化するアニールが後に続く。代替的に、図10に示されるように、第2の実施例では、多層の基板構造810は、従来通り形成される低濃度にドープされたp型の<111>のような単結晶Si基板830を使用し、かつ、Si基板830の上面にn型のSi層832をエピタキシャル成長することによって始まる方法で形成され得る。これに続いて、p型のSi層834が、n型の層832の上面にエピタキシャル成長される。図11に示されるように、多層の基板構造810が形成されると、積層された領域840が基板構造810上に形成される。積層された領域840は、バッファ層842、チャンネル層844、およびバリア層846を含む。バッファ層842、チャンネル層844、およびバリア層846は、In、Ga、およびAlのうちの1つもしくは複数を含むIII族を有する、1つもしくは複数の連続的なIII族窒化物層で実装され得る。例えば、バッファ層842は、AlN、AlGaN、およびGaNの連続した層で実装され得る。さらに、チャンネル層844は、例えばGaNで実装され得、かつバリア層846は例えばAlGaNで実装され得る。また、図11にさらに示されるように、バッファ層842のどの部分もn型の中間層814に接触しない。積層された領域840は、積層された領域240が形成されるのと同じ従来の方法で形成され得、この方法では、例えば、多層の基板構造810をMOCVDリアクタに配置し、基板構造810の上面にバッファ層842、バッファ層842の上面上にチャンネル層844、チャンネル層844の上面にバリア層846をエピタキャシル成長させる。図12に示されるように、積層された領域840の従来通りの形成に続いて、方法は、デバイス間にあるバリア層846とチャンネル層844とをインプラント絶縁もしくは除去し、金属ゲート領域850、金属ソース領域852、および金属ドレイン領域854を従来の方法で形成することによって、III族窒化物のHEMT800の形成を完了する。金属ゲート領域850は、ショットキー接触をするように形成され、他方で金属ソース領域852および金属ドレイン領域854は、チャンネル層844とオーミック接触するよう形成される。代替的に、図12の点線で示されるように、ゲート850は、絶縁層ISOによってバリア層846から絶縁され得る。図13は、本発明によるIII族窒化物のHEMT800の動作を例示する断面図を示す。図13に示されるように、多層の基板構造810のp型の下部層812とn型の中間層814とは、p型の上部層816をp型の下部層812から電気的に絶縁する空乏領域862を有するpn接合860を形成し、これにより、p型の上部層816を電気的にフローティングすることを可能にする。その結果、ドレイン対ソースの材料が降伏するとき、降伏通路部分A、B、およびCを含む、金属ドレイン領域854から金属ソース領域852までの通路を降伏電流が進む。それ故、本発明の効果の1つは、p型の上部層816を電気的にフローティングさせることによって、III族窒化物800が、従来のフローティングSi基板によって得られる全体の降伏電圧600Vを提供することである。p型の層816を電気的にフローティングすることを可能にするのは、pn接合860の逆バイアス降伏電圧である。その結果、n型の中間層814n型の埋め込み層822もしくはn型のSi層832を形成するのに使用されるドーパント濃度は、pn接合860の逆バイアス降伏電圧が、通路部分Cの降伏電圧と等しいかそれよりも大きいことを保証するよう選択される。p型の上部層816を有する理由は、バッファ層842のAlGaNの成長がシリコンへのAlあるいはGaの拡散を引き起こし得るためである。拡散は、その特性が変化し得るp型の領域を形成する。p型の上部層816は、この意図しない拡散を包含するのに十分な厚さであり、これにより基板内に良好に規定された接合を提供する。本発明の他の効果は、多層の基板構造810がp型の下部層812を電気的にグランドされることを可能にすることである。その結果、III族窒化物800をパッケージに取り付けるために、非導電性エポキシよりも高い熱伝導率を提供する導電性エポキシが使用され得る。図14ないし図19は、本発明の第2の代替的な実施例によるIII族窒化物1400を形成する方法の一例を例示する一連の断面図を示す。図14に示すように、第2の代替的な実施例の方法は、p型の下部層1412とn型の上部層1414とを含む多層の基板構造1410を形成することから始まる。実質的に均一の厚さを有するp型の下部層1412は、n型の上部層1414よりも実質的に薄く、上部層1414は実質的に均一的な厚さを有する。その結果、p型の下部層1412の底面とn型の上部層1414の底面とが、実質的に平行な面にある。多層の基板構造1410は、いくつかの異なった方法で形成されてもよい。例えば、図15に示されるように、第1の実施例では、多層の基板構造1410は、従来通り形成される低濃度にドープされたn型の<111>のような単結晶Si基板1420を使用し、ホウ素のようなp型ドーパントをSi基板1420の底面にブランケットインプラントすることで始まる方法で形成され得る。ブランケットインプラントの後には、p型の下部層1422を形成するべくインプラントを拡散しかつ活性化するアニールが後に続く。代替的に、図16に示されるように、第2の実施例では、多層の基板構造1410は、従来通り形成される、二重研磨された、低濃度にドープされたn型の<111>のような単結晶Si基板1430を使用し、Si基板1430の底面にp型のSi層1432をエピキャシタル成長することを含む方法で形成され得る。図17に示されるように、多層の基板構造1410が形成された後に、保護層1434がp型の下部層1412上に形成される。保護層1434は、例えばシリコン窒化物で実装され得る。保護層1434は、p型の下部層1412を処理中のスクラッチ引っ掻きから保護するものであり、パッケージング前に除去される。図18に示されるように、保護層1434が形成されると、積層された領域1440が基板構造1410上に形成される。積層された領域1440は、バッファ層1442、チャンネル層1444、およびバリア層1446を含む。バッファ層1442、チャンネル層1444、およびバリア層1446は、In、Ga、およびAlのうちの1つもしくは複数を含むIII族を有する、1つもしくは複数の連続的なIII族窒化物層でそれぞれ実装され得る。例えば、バッファ層1442は、AlN、AlGaN、およびGaNの連続した層で実装され得る。さらに、チャンネル層1444は、例えばGaNで実装され得、バリア層1446は、例えばAlGaNで実装され得る。また、図18にさらに示されるように、バッファ層1442のどの部分もp型の下部層1412に接触しない。積層された領域1440は、積層された領域240が形成される従来と同じ方法で形成され、この方法では、例えば、多層の基板構造1410をMOCVDリアクタに配置し、基板構造1410の上面にバッファ層1442、バッファ層1442の上面にチャンネル層1444、チャンネル層1444の上面にバリア層1446をエピタキシャル成長させる。図19に示されるように、積層された領域1440の従来の形成に続いて、方法は、デバイス間にあるバリア層1446とチャンネル層1444とをインプラント絶縁もしくは除去し、そして金属ゲート領域1450、金属ソース領域1452、および金属ドレイン領域1454を従来の方法で形成することによって、III族窒化物のHEMT1400の形成が完了する。金属ゲート領域1450はショットキー接触するように形成され、他方で金属ソース領域1452および金属ドレイン領域1454は、チャンネル層1444にオーミック接触するように形成される。代替的には、図19の点線で示されるように、ゲート1450は、絶縁層ISOによってバリア層1446から絶縁され得る。図20は、本発明によるIII族窒化物のHEMT1400の動作を例示する断面図を示す。図20に示されるように、多層の基板構造1410のp型の下部層1412とn型の上部層1414とは、p型の下部層1412からn型上部層1414を電気的に絶縁する空乏領域1462を有するpn接合1460を形成し、これによりn型の上部層1414を電気的にフローティングすることを可能にする。その結果、ドレイン対ソースの材料が降伏するとき、降伏通路部分A、B、およびCを含む、金属ドレイン領域1454から金属ソース領域1452への通路を降伏電流が進む。それゆえ、本発明の効果の1つは、n型の上部層1414を電気的にフローティングさせることによって、III族窒化物のHEMT1400が従来のフローティングSi基板によって得られる全体の降伏電圧600Vを提供することである。n型の上部層1414を電気的にフローティングさせることを可能にするのは、pn接合1460の逆バイアスの降伏電圧である。その結果、p型の下部層1412p型の下部層1422もしくはp型のSi層1432と、n型の上部層1414n型の基板1420もしくはn型の基板1430とを形成するのに使用されるドーパント濃度は、pn接合1460の逆バイアス降伏電圧が通路部分Cの降伏電圧と同等かそれよりも大きいことを保証するよう選択される。本発明の別の効果は、多層の基板構造1410がp型の下部層1412を電気的にグランドさせることを可能にする点である。その結果、III族窒化物のHEMT1400をパッケージに取り付けるために、非導電性エポキシよりも高い熱伝導率を提供する導電性エポキシが使用され得る。本発明の代替的な実施例の別の効果は、pn接合1460がパッケージに近接して置かれ、パッケージがヒートシンクとして機能することである。ヒートシンクに近接してpn接合1460を配置することは、pn接合1460の温度を減少させる。Si接合は、典型的に200°Cを超えると十分に機能しないが、これに対し、III族窒化物のHEMTはより高い温度を取り扱うことができる。その結果、代替的な実施例は、III族窒化物のHEMT1400がより高い最大の動作温度を持つことを可能にする。III族窒化物のHEMT200、800、および1400は、個別のデバイスとして、あるいは集積回路の一部として形成され得、多数の同一の個別のデバイスあるいは同一の集積回路がウエハ上に形成される。ウエハ上の個別のデバイスあるいは集積回路が製造された後、最終処理工程の一つは、個々の個別のデバイスまたは集積回路を物理的に分離するためにウエハを切断もしくはダイシングすることである。物理的に分離された個別のデバイスあるいは集積回路は、その後、個別のデバイスあるいは集積回路を実装するパッケージに取り付けられる。図21は、本発明によるダイ2100の一例を例示する断面図を示す。図21に示されるように、ダイ2100は、III族窒化物のHEMT200と、上面2110と、底面2112と、上面2110から底面2112へ延在するエッジ2114とを含む。エッジ2114は、ウエハからダイ2100を形成したクリービングへき開あるいは切断操作により形成されたものである。図21にさらに示されるように、多層の基板構造210のp型の下部層212とn型の上部層214との間のpn接合は、エッジ2114へ延在し、エッジ2114にポイントAで接触する。その結果、エッジ2114は、p型の下部層212とn型の上部層214との間のpn接合を露出させる。ダイのエッジで露出されたpn接合はまた、切断の結果生じるエッジの欠陥の存在が原因で、典型的にバルク中のpn接合よりも低い電界で降伏する。その結果、p型の下部層212とn型の上部層214との間のpn接合は、典型的に、III族窒化物のHEMT200の直下に存在する領域で降伏する前に、エッジ2114で降伏する。図22は、本発明によるダイ2200の一例を例示する断面図を示す。図22に示されるように、ダイ2200は、III族窒化物のHEMT200と、上面2210と、底面2212と、上面2210から底面2212へ延在するベベル加工されたbeveledエッジ2214とを含む。ベベル加工されたエッジ2214は、接合のより高濃度でドープされた側からよりも、接合のより低濃度でドープされた側からより多くの量を取り除くよう形成される。本実施例では、p型の下部層212は、n型の上部層214のドーパント濃度例えば、5×1014cm-3よりもより高いドーパント濃度例えば、5×1015cm-3を有する。その結果、ベベル加工されたエッジ2214が、ダイ2200の幅が深さとともにより広くなるように形成され、これは正のベベル角として知られる。さらに図22に示されるように、より低濃度でドープされたn型の上部層214のより多くの部分を取り除く結果、空乏領域262は上方にカーブし、エッジ2114でより広くなる。空乏領域262の増加した幅は、エッジ2214での接合降伏電圧を実質的に増加させ、これにより、切断に起因するエッジ2214での欠陥の存在を補償する。図23は、本発明によるダイ2300の一例を例示する断面図を示す。図23に示されるように、ダイ2300は、III族窒化物のHEMT200と、上面2310と、底面2312と、上面2310から底面2312へ延在するベベル加工されたエッジ2314とを含む。上記のように、ベベル加工されたエッジ2314は、接合のより高濃度でドープされた側からよりも、接合のより低濃度でドープされた側からより多くを除去するよう形成される。本実施例では、p型の下部層212は、n型の上部層214のドーパント濃度例えば、5×1015cm-3よりもより低いドーパント濃度例えば、5×1014cm-3を有する。その結果、ベベル加工されたエッジ2314が、ダイ2300の幅が深さとともにより狭くなるように形成され、これは負のベベル角として知られる。図23にさらに示されるように、より低濃度でドープされたp型の下部層212のより多くの部分を除去する結果、空乏領域262は下方にカーブし、エッジ2314でより広くなる。空乏領域262の増加した幅は、エッジ2314での接合降伏電圧を実質的に増加させ、これにより切断に起因するエッジ2314での欠陥の存在を補償する。ベベル加工されたエッジはまた、III族窒化物のHEMT800を有するダイおよびIII族窒化物のHEMT1400を有するダイにも適用することができる。図24は、本発明によるダイ2400の一例を例示する断面図を示す。図24に示されるように、ダイ2400は、III族窒化物のHEMT800と、上面2410と、底面2412と、上面2410から底面2412へ延在する正のベベル加工されたエッジ2414とを含む。ダイ2400では、p型の下部層812は、n型の上部層814のドーパント濃度よりも高いドーパント濃度を有する。それゆえ、ベベル加工はより低濃度でドープされたn型の上部層814のより多くの部分を除去する。より低濃度にドープされたn型の上部層814のより多くの部分を除去する結果、空乏領域862は上方にカーブし、エッジ2414でより広くなる。空乏領域862の増加した幅は、エッジ2414での接合降伏電圧を増加させ、これにより、切断に起因するエッジ2414の欠陥の存在を補償する。図25は、本発明によるダイ2500の一例を例示する断面図を示す。図25に示されるように、ダイ2500は、III族窒化物のHEMT1400と、上面2510と、底面2512と、上面2510から底面2512へ延在する正のベベル加工されたエッジ2514とを含む。ダイ2500では、p型の下部層1412は、n型の上部層1414のドーパント濃度よりも高いドーパント濃度を有する。それゆえ、ベベル加工は、より低濃度でドープされたn型の上部層1414のより多くの部分を除去する。より低濃度にドープされたn型の上部層1414のより多くの部分を除去する結果、空乏領域1462は上方にカーブし、エッジ2514でより広くなる。空乏領域1462の増加した幅は、エッジ2514で接合の降伏電圧を増加させ、これにより、切断に起因するエッジ2514での欠陥の存在を補償する。ベベル加工されたエッジ2214、2314、2414、および2514は、従来の方法で形成される。例えば、ウエハのエッジは、グリットのような研磨材でスプレーされ得、他方でウエハはヒートシンク例えばモリブデンに取付けられて回転される。スプレーの角度は、好ましくは30度から60度であり、これは、ベベル加工の角度を決定する。ウエハが切断された後、エッジ2114、2214、2314、2414、および2514は、ダイ2100、2200、2300、2400、および2500がパッケージされる前に不動態化パッシベートされる。米国特許番号4,980,315および下記非特許文献2に開示されるように、ベベル加工された、もしくはメサ型の半導体構造のpn接合は、二酸化シリコンおよび/またはシリコンナイトライドのような誘電体をデポジットすることによってパッシベーション化され得る。米国特許番号4、980、315は、Einthoven等に対して1990年12月25日に登録されたものであり、参照によりここに含まれる。米国特許番号4,980,315VObrejaThesemiconductordielectricinterfacefromPNjunctionedgeandthevoltagedependenceofleakagereversecurrentInternationalSemiconductorDeviceResearchSymposiumDecember2007さらに、下記非特許文献3で説明されるように、平坦なあるいはメサ型の高電圧シリコン接合のパッシベーション化の従来技術にあるものなど、シリコンゴム化合物あるいはポリイミドが代替的に使用され得る。VObrejaandCCodreanuExperimentalinvestigationontheleakagereversecurrentcomponentflowingatthesemiconductorPNjunctionperipheryIntConfonThermalandMultiphysics2006さらに、米国特許番号3,859,217で説明されるように、高抵抗性の多結晶シリコンは、メサ型の半導体装置の接合をパッシベーション化するためにデポジットされ得る。米国特許番号3,859,217は、1975年1月7日にLehnerに対して登録されたものであり、参照によりここに含まれる。下記非特許文献4もまた、平坦なあるいはメサ型の出力装置のpn接合のパッシベーション化を説明するものである。米国特許番号3,859,217BJBaligaFundamentalsofPowerSemiconductorDevicesSpringer2008上記説明が本発明の例示であり、本明細書に記載された発明の様々な代替物が発明を実施するにあたり採用され得ることが理解されるべきである。例えば、III族窒化物のHMTは、デプレーションモードのデバイスとして従来通り形成されるが、エンハンスメントモードのデバイスとしても形成され得る。本発明は、デバイスの基板とバッファ層の構造が同じであるため、エンハンスメントモードのデバイスにも均等に十分に適用される。それゆえ、以下の請求項が発明の範囲を規定し、これらの請求項の範囲内の構造および方法とその均等物とがカバーされることが意図される。"