"1つ以上の電子切替デバイスを生産する方法であって、各切替デバイスは、2つの電極間の半導体チャネルと、切替電極から前記半導体チャネルを隔離する誘電性素子とを備え、前記方法は、回転する第1ローラから基板上に材料を移送することによって、前記1つ以上の切替デバイスの前記半導体チャネルまたは前記誘電性素子を少なくとも部分的に形成するために前記材料の層を前記基板に蒸着させることを含む、方法。前記基板に蒸着された前記層は、約7未満の厚みの不均一性を示す、請求項1に記載の方法。前記第1ローラの一回の回転でパターン層を形成するために、前記基板の選択された領域に前記材料を選択的に蒸着させることを含む、請求項1または2に記載の方法。前記パターン層の組み合わされた範囲にわたる前記パターン層の厚みの不均一性は、約7未満である、請求項3に記載の方法。前記基板は、前記基板の各選択された領域において複数のパターン導電層を画定し、前記材料のパターン層は、前記パターン導電層のそれぞれにわたって前記材料の各層を提供する、請求項3または4に記載の方法。前記パターン導電層のそれぞれが、トランジスタの各アレイのためのソース-ドレイン電極対の各アレイ、またはトランジスタの各アレイのためのゲート線の各アレイを画定する、請求項5に記載の方法。第2ローラに前記材料を塗布し、前記第1のローラと前記第2のローラとを回転させる間に、前記第2ローラから前記第1ローラに前記材料を移送することと、前記基板上に前記第1ローラから移送された前記材料の後縁が、前記基板上に蒸着された前記層の残りの部分の平均厚よりも実質的に大きくない厚みを有するように前記第2ローラの接線速度を制御することとをさらに包含する、請求項1~6のうちのいずれか1項に記載の方法。前記第1ローラよりも速い接線速度で前記第2ローラを回転させる間に、前記第1ローラに前記第2ローラから前記材料を移送することを含む、請求項7に記載の方法。前記第2ローラの前記接線速度は、前記第1ローラの前記接線速度よりも約2~約5大きい、請求項8に記載の方法。前記第1ローラの表面は、前記材料を受け取り、保持するための複数の平行溝を画定し、前記方法は、前記平行溝に対して垂直な方向で、前記第1ローラの上に1つ以上の洗浄溶剤を通すことによって前記第1ローラを洗浄クリーニングすることをさらに含む、請求項1~9のうちのいずれか1項に記載の方法。前記第1ローラは、前記材料を受け取るための表面マットを備え、前記マットは、30以上の前記材料による膨張を示すことはない、請求項1~10のうちのいずれか1項に記載の方法。前記第1ローラは、前記材料を受け取るための表面マットを備え、前記材料は、溶剤を備え、前記マットは、30以上の前記溶剤による膨張を示すことはない、請求項1~11のうちのいずれか1項に記載の方法。電子切替デバイスのこれらの電子機能素子を形成するために必要な性質を有する、有機半導体材料および/または有機誘電性材料の連続層が、一貫して信頼可能に形成されることが出来る新たな技術を提供することが、本発明の目的である。本発明は、1つ以上の電子切替デバイスを生産する方法を提供し、各切替デバイスは、2つの電極の間の半導体チャネルと、切替電極から半導体チャネルを隔離する誘電性素子とを備え、その方法は、回転する第1ローラから基板上に材料を移送することによって、1つ以上の切替デバイスの半導体チャネルまたは誘電性素子を少なくとも部分的に形成するための材料の層を基板に蒸着させることを含む。一実施形態において、基板に蒸着された層は、厚みの不均一性が約7未満である。一実施形態において、方法はさらに、第1ローラの単一の回転でパターン層を形成するために基板の選択された領域に材料を選択的に蒸着させることを含む。一実施形態において、パターン層の組み合わされた範囲にわたる、パターン層の厚みの不均一性は、約7未満である。一実施形態において、基板は、基板の各選択された領域で、複数の導電性パターン層を画定し、材料のパターン層は、導電性パターン層のそれぞれにわたって、材料の層をそれぞれ提供する。一実施形態において、導電性パターン層のそれぞれは、トランジスタの各アレイに対するソース-ドレイン電極の対の各アレイ、またはトランジスタの各アレイに対する各ゲート線の各アレイを画定する。一実施形態において、方法はさらに、第2ローラに材料を塗布し、第1ローラと第2ローラとを回転させる間に、第2のローラから第1ローラに材料を移送することと、第1ローラから基板上に移送された材料の後縁が、実質的に、基材上に蒸着された層の残りの部分の平均厚よりも厚くならないように、第2ローラの接線速度を制御することとを含む。一実施形態において、方法はさらに、第1ローラよりも速い接線速度で第2ローラを回転させる間に、第2ローラから第1ローラに材料を移送することをさらに含む。一実施形態において、第2ローラの接線速度は、第1ローラの接線速度よりも約2~約5速い。一実施形態において、第1ローラの表面は、材料を受け取り、保持するための複数の平行溝を画定し、方法は、さらに、平行溝に対して垂直な方向で第1のローラにわたって1つ以上の洗浄溶剤を送ることによって第1ローラを洗浄クリーニングすることを含む。図1a~図1dは、トップゲート構造とボトムゲート構造との2つのTFTアーキテクチャの例を示す。両アーキテクチャにおいて、TFTは、半導体チャネル7によって接続された、ソース電極2およびドレイン電極3と、ゲート誘電性素子8を介して半導体チャネルから隔離されたゲート電極1とを備える。半導体チャネル7の導電性は、ゲート電極1に印加されるバイアスを調節することによって制御することが出来る。例えば、半導体チャネルは、本質的に、2つのレベル間でゲート電極に印加されるバイアスを切替えることによって、オン導電状態とオフ非導電状態との間で切替られることが出来る。アーキテクチャのそれぞれにおいて、示されたTFTおよび同じアレイにおける他のTFT図示せずの半導体チャネル7と誘電性素子とは、半導体材料の連続層5と誘電性材料の連続層4とのそれぞれによって形成される。本発明のこの実施形態において、半導体材料の層5と誘電性材料の層4とはそれぞれ、有機ポリマー材料で形成され、図2および図3に示された種類の装置を使用して蒸着される。誘電性材料および/または半導体材料の連続層が上に形成される基板12が、図2において矢印で示される方向の直線移動のために設置されるステージ10上に設置される。図6を参照すると、基板12は、剛性ガラス担体上で支持されるデバイス基板材料の連続シート60を備える。デバイス基板材料60は、複数のデバイス基板を同じ数の表示デバイス製品に提供する。複数のデバイス基板が、生産プロセスの後の段階で、デバイス基板材料の連続シートから切断される。デバイス基板材料シート60の、デバイス基板を後に形成する領域は、図6では参照番号62で指定される。図6は、デバイス基板材料シートが、2つのデバイス基板を提供する単純な例を示すが、もっと多くの数も可能であり、もっと多くの数であることが、効率的な生産プロセスを達成する点で利益がある。デバイス基板材料60の連続シートは既に、少なくとも下記のステップ、平坦化層図示せずの形成、およびTFTの各アレイの下側導電層を画定するパターン金属層図示せずの、デバイス基板領域62での形成が行われた。下側導電層は、図1aに示された種類のトップゲートTFTのアレイの場合ソース-ドレイン電極の対と相互接続/信号線とを画定する層であり得るか、または図1bに示された種類のボトムゲートTFTのアレイの場合ゲート線のアレイを画定する層であり得る。この実施形態において、TFTのアレイは、表示デバイスのバックプレーンを形成するために各デバイス基板領域62上に形成され、表示媒体を含む事前に準備されたフロントプレーンのそれぞれが、完成した各バックプレーンに積層される。デバイス基板材料に関する上記の切断は、バックプレーンにフロントプレーンを積層した後で生じる。円筒ローラ14は、基板12上に蒸着される液体22を微細くぼみで受け取り、保持するように構成されたマット16を円筒ローラの表面に提供される。図7を参照すると、微細くぼみは、上記のデバイス基板領域62に対応するマットの領域で提供されるだけであるので、マットのこれらの選択された部分だけが、基板12に蒸着される液体22を保持し、一組の層が、デバイス基板領域62間の、基板12の範囲に液体22を実質的に蒸着させることなくデバイス基板領域62上で形成される。このように蒸着される層の組が、以下ではパターン層と呼ばれ、このパターン層は、マスクを使用することなく達成される。液体22は、溶剤内の半導体材料または誘電性材料の溶液を備える。微細くぼみ32は、例えば、平行な微細溝32のアレイ、または微細孔のアレイの形態を取り得る。微細くぼみが基板上への蒸着のために液体22を入れられ、ステージが図2の矢印で示された方向に動かされると、マット16が基板12の表面にわたる圧力の下で転がされるように、円筒形ローラ14が固定軸回りを回転させられる。この動作により、基板12のデバイス基板領域62上に液体の連続層を形成するために、微細くぼみに保持された液体22を微細くぼみから基板12の表面に排出させる。このプロセスの間の、円筒ローラ14の接線速度は、基板12が設置されるステージ10の線速度と同じである。次に、半導体材料と誘電性材料とのうちの他方の第2層の蒸着の準備の際に、ステージ10は、少しだけ下げられ、開始位置の反対方向に戻される。この種の技術によって、トランジスタの半導体層とゲート誘電性層とを形成するために充分な印刷品質レベルを達成する際の問題のうちの1つが、マット上に形成される半導体材料またはゲート誘電性材料の乾燥粒子を回避することである。本発明者等は、i約100°C以上の沸点および20°Cで17mmHgよりも大きい蒸気圧を有する溶剤、またはii195°Cよりも高い沸点および任意の値の蒸気圧を有する溶剤の使用が、そのような乾燥粒子のマット上での形成を効果的に回避することが出来ることが分かった。これらの性質を有する適切な溶剤の例は、シクロヘキシルベンゼンCAS番号827-52-1としても公知のフェニルシクロヘキサン、1,3-ジイソプロペニルベンゼンCAS番号3748-13-8、テトラリンCAS番号119-64-2、ブチルフェニルエーテルCAS番号1126-79-0、N-メチル-2-ピロリドンCAS番号872-50-4、2-2-ブトキシエトキシエチルアセテートCAS番号124-17-4、エチレングリコールブチルエーテルCAS番号111-76-2、ジエチレングリコールモノエチルエーテルアセテートCAS番号112-15-2、2-2-メトキシエトキシエチルアセテートCAS番号629-38-9、ヘキサノールCAS番号111-27-3、オクタノール、FC-70、トリエチレングリコールジメチルエーテルCAS番号112-49-2、2-エチル-1-ヘキサノールCAS番号104-76-7を含む。CAS番号は、化学情報検索サービス機関の登録番号である。基板12上に形成されたパターン層の厚みの不均一性は、液体22の溶剤による膨張にマット16が抵抗する程度次第であることが分かった。膨張量が、24時間溶剤にマットを浸漬した後に得られる重量によって定義される場合、膨張量がわずか30である溶剤を使用することによって、7未満、さらに詳細には5未満の厚みの不均一性を達成することが可能であることが分かった。蒸着されたパターン層の厚みの不均一性は、蒸着されたパターン層の平均厚の百分率として表される、乾燥後の、蒸着されたパターン層の厚さの変化した大きさ例えば、乾燥したパターン層の平均厚と、乾燥したパターン層の最小厚または最大厚との間の差として定義される。乾燥後の、蒸着された材料の、平均厚と最小厚または最大厚とは、それぞれのデバイス基板領域62において均一に間隔を置いた地点において、デバイス基板領域62のそれぞれに対して等しい数の厚みの測定値を備えている。この良好なレベルの均一性は、本実施形態において、半導体または誘電性材料を蒸着させるために使用される溶剤、すなわち、上記の膨張テストに合格した溶剤と適合性がある材料で作られたマットを使用して達成される。本実施形態における有機半導体または誘電性材料のための溶剤の例は、ジエチレングリコールモノエチルエーテルアセテート、1-メチル-2-ピロリジノン、アルコール系溶剤、芳香族炭化水素、およびフッ化物系溶媒例えば、フルオロカーボン溶剤を含む。図2に示された装置に戻ると、液体22は、第2円筒ローラ18を使用してマット上に装填される。液体22の層が、第2円筒ローラ18の表面上に形成され、液体22は、マット16に対して第2円筒ローラ18を押して円筒ローラ16と円筒ローラ18との両方を回転させることによってマット16に第2円筒ローラから移送される。この移送プロセスの間の、2つの円筒ローラ16および18の相対接線速度の比較的に小さな差が、基板に蒸着される層の厚みの均一性にかなりの影響を有し得ることが分かった。特に、同じ接線速度で2つのローラ16および18を回転させることにより、基板12上の、結果として生じるパターン層の後縁、すなわち、ローラ14が基板12の上を動くと基板12に最後に蒸着されるパターン層の一部においてリップ効果またはエッジ効果と呼ぶことが出来るものを生成し得ることが分かった。このリップ効果またはエッジ効果が図4に示される。パターン層42の後縁部分44の厚みは、パターン層42の残りの部分の平均厚よりも大きい。上記のように、パターン層の後縁部分は、マット16が基板12の上で転がされると基板12に円筒ローラ14から最後に移送される、パターン層42の部分である。本発明の実施形態において、基板12上に円筒ローラ14から蒸着された材料のパターン層の後縁部分の過剰な厚みは、第2円筒ローラ18の接線速度が、マット16に第2円筒ローラ18から液体を移送するプロセスの間に、円筒ローラ14の接線速度よりも約2~5、さらに詳細には、約2.5~5速くなるように2つの円筒ローラ14および18を回転させることによって実質的に排除することが出来ることが分かった。本実施形態において、第1円筒ローラ14は、約20m/sの接戦速度で操作され、第2円等ローラ18は、20.5m/sの接線速度で操作される。再び図2を参照すると、第3円筒ローラ20は、第2円筒ローラ18上の液体22のコーティングの均一性を改善するように機能する。上記の高いレベルの厚みの均一性を達成するために、第2の円筒ローラ18から第1の円筒ローラ14へ、それからステージ10上の基板に材料を移送することを含む1回以上の予行演習を行うことによってマット16を最初に調整することが必要であり得、その基板は、後に捨てられるか、またはリサイクルされる上記のものと同じ種類の基板12であっても、TFTアレイを生成するために必要な特徴を伴わないダミー基板であってもよい。予行演習は、望ましくない粒子をマット16から除去するために役立ち得、その粒子は、除去しなければ、蒸着された層の厚みの均一性が低下する原因となり得る。半導体チャネル7のための半導体材料の例は、ポリ3-ヘキシルチオフェンP3HTなどのポリチオフェンと、ポリ2,5-チエニレンビニレンと、ポリp-フェニレンビニレンPPVと、ポリ9,9-ジオクチルフルオレン、ポリ9,9-ジオクチルフルオレン-co-ベンゾチアジアゾール、ポリ9,9-ジアルキルフルオレン-co-ビチオフェン、ポリ9,9-ジオクチルフルオレン-co-ビス-N,N’-4-ブチルフェニルジフェニルアミン、ポリ9,9-ジオクチルフルオレン-co-ビス-N,N’-4-ブチルフェニル-ビス-N,N’-フェニル-1,4-フェニレンジアミンなどのポリフルオレン材料と、ポリジアセチレンと、ペンタセンと、ペンタセン誘導体とを含む。ゲート誘電性素子8のための誘電性材料の例は、ポリスチレンPSと、ポリビニルフェノールと、ポリメチルメタクリレートPMMAと、Dupontから入手可能なTeflon登録商標AFフルオロポリマーと、AsahiGlassChemicalsから入手可能なCytop登録商標フルオロポリマーと、SU-8エポキシ樹脂と、ポリイソブチレンと、ポリノルボルネンと、PS-PMMAコポリマーとを含む。上記のように、マイクロプロセッサ32は、図5に示されるように平行な微細溝32のアレイの形態を取ることが出来る。マットの洗浄には、異なる溶剤を使用する2つの拭き取りステップを含み、その異なる溶剤は、主となる洗浄のための比較的に沸点が高い第1の溶剤と、マットの乾燥を補助するための比較的に沸点が低い第2の溶剤とを含む。第1の溶剤は、第2の溶剤よりも高い沸点を有する。生産プロセスがかなりの期間停止される時、および生産プロセスを再開する時に、マットの洗浄が行われる。かなりの休止期間の後に生産プロセスを再開する時には、所望の高いレベルの均一性が再び達成されることが出来る前に、蒸着される材料をマット16にくり返し装填したり、蒸着される材料をマット16からくり返し排出したりすることが必要になり得る。洗浄は、微細溝32に対して垂直方向でマット全体に洗浄溶剤を流すことによって最も良く達成されることが分かった。マットの洗浄は、微細溝32に対して垂直な方向で、溶剤に浸漬されたクリーンルーム布を手で通すことによって行われる。例えば、少なくとも3つの洗浄パスが、第1高沸点溶剤を用いて行われ、低沸点溶剤を用いた少なくとも3つの洗浄パスが続く。上記の技術は、他の蒸着技術と組み合わせて使用することが出来る。例えば、上記の技術は、デバイス内で、有機ポリマー半導体層、および/または有機誘電性層を蒸着させるために使用することが出来、有機誘電性層は、気相蒸着技術によって蒸着された誘電性二重層構造のゲート誘電性層または追加ゲート誘電性層を含む。上記で明示的に述べられたあらゆる改変に加えて、記載の実施形態の様々な他の改変が、本発明の範囲内で行われてもよいことは、当業者には明らかであるだろう。"