積層された複数のセラミック層と特定の前記セラミック層に関連して設けられた内部導体とを含む、部品本体を備え、前記内部導体は、複数の前記セラミック層にわたって順次直列に接続されながらコイル状に延びるコイル導体を含む、積層型セラミック電子部品であって、前記コイル導体は、前記セラミック層1層分について、1ターンを超えるターン数を有するものを含む、積層型セラミック電子部品。前記セラミック層1層分について、前記1ターンを超えるターン数を有するコイル導体は、セラミック層の表面に沿って位置する表面コイル導体と、1つのセラミック層の厚みを超えない範囲でセラミック層の内部に位置する層内コイル導体とを含み、前記表面コイル導体と前記層内コイル導体とを直列接続するための接続部をさらに備える、請求項1に記載の積層型セラミック電子部品。前記層内コイル導体は、セラミック層の厚み方向に貫通するように設けられていて、前記表面コイル導体と前記層内コイル導体とが前記接続部を除いて互いに電気的に絶縁された状態とするため、前記表面コイル導体と前記層内コイル導体とは、セラミック層の主面方向で互いに異なる位置にある、請求項2に記載の積層型セラミック電子部品。前記層内コイル導体は、セラミック層の厚み方向に貫通しないように設けられていて、前記表面コイル導体と前記層内コイル導体とが前記接続部を除いて互いに電気的に絶縁された状態とするため、前記層内コイル導体上に設けられた絶縁体をさらに備え、前記表面コイル導体と前記層内コイル導体とは、互いの間に前記絶縁体を介在させているとともに、隣り合う前記セラミック層の一方に形成された前記表面コイル導体と他方に形成された前記層内コイル導体とは、セラミック層の主面方向で互いに異なる位置にある、請求項2に記載の積層型セラミック電子部品。前記セラミック層は、前記コイル導体として、セラミック層の表面に沿って位置する表面コイル導体のみが設けられたものを含む、請求項2ないし4のいずれかに記載の積層型セラミック電子部品。前記セラミック層は、前記コイル導体として、1つのセラミック層の厚みを超えない範囲でセラミック層の内部に位置する層内コイル導体のみが設けられたものを含む、請求項2ないし5のいずれかに記載の積層型セラミック電子部品。前記部品本体の外表面上に形成された外部導体膜と、前記外部導体膜に接続されながら前記部品本体の外表面上に実装された表面実装型電子部品とをさらに備える、請求項1ないし6のいずれかに記載の積層型セラミック電子部品。前記内部導体に接続されながら前記部品本体の外表面にまで引き出された接続導体と、前記接続導体に接続されながら前記部品本体の外表面上に形成された外部端子電極とをさらに備える、請求項1ないし6のいずれかに記載の積層型セラミック電子部品。コイル状に延びるコイル導体がそれぞれ形成された、複数のセラミックグリーンシートを用意する工程と、前記セラミックグリーンシートの各々に形成された複数の前記コイル導体が順次接続されるように、複数の前記セラミックグリーンシートを積層し、かつ圧着することによって、未焼成の部品本体を作製する工程と、前記未焼成の部品本体を焼成する工程とを備え、前記セラミックグリーンシートを用意する工程は、セラミックグリーンシートの表面に沿って位置する表面コイル導体と、セラミックグリーンシートの厚みを超えない範囲でセラミックグリーンシートの内部に位置する層内コイル導体と、前記表面コイル導体と前記層内コイル導体とを直列接続するための接続部とが設けられた、第1のセラミックグリーンシートを用意する工程を含む、積層型セラミック電子部品の製造方法。前記第1のセラミックグリーンシートを用意する工程は、セラミックグリーンシートの厚み方向に貫通するように前記層内コイル導体を形成する工程と、前記層内コイル導体とはセラミックグリーンシートの主面方向で異なる位置に前記表面コイル導体を形成する工程とを備える、請求項9に記載の積層型セラミック電子部品の製造方法。前記第1のセラミックグリーンシートを用意する工程は、セラミックグリーンシートの厚み方向に貫通しないように前記層内コイル導体を形成する工程と、前記層内コイル導体上に絶縁体を形成する工程と、前記絶縁体上に前記表面コイル導体を形成する工程とを備える、請求項9に記載の積層型セラミック電子部品の製造方法。前記セラミックグリーンシートを用意する工程は、前記コイル導体として、セラミックグリーンシートの表面に沿って位置する表面コイル導体のみが設けられた、第2のセラミックグリーンシートを用意する工程を含み、前記未焼成の部品本体を作製する工程は、特定の前記セラミックグリーンシートの厚み方向に貫通するように層間接続導体を設ける工程と、前記第1のセラミックグリーンシートの前記表面コイル導体の一部と前記第2のセラミックグリーンシートの前記表面コイル導体の一部とを前記層間接続導体を介して接続されるように、複数の前記セラミックグリーンシートを積層し、かつ圧着する工程とを含む、請求項9ないし11のいずれかに記載の積層型セラミック電子部品の製造方法。前記セラミックグリーンシートを用意する工程は、前記コイル導体として、1つのセラミックグリーンシートの厚みを超えない範囲でセラミックグリーンシートの内部に位置する層内コイル導体のみが設けられた、第3のセラミックグリーンシートを用意する工程を含み、前記未焼成の部品本体を作製する工程は、前記第1のセラミックグリーンシートの前記層内コイル導体の一部と前記第3のセラミックグリーンシートの前記層内コイル導体の一部とが接続されるように、複数の前記セラミックグリーンシートを積層し、かつ圧着する工程とを含む、請求項9ないし12のいずれかに記載の積層型セラミック電子部品の製造方法。そこで、この発明の目的は、上記先行技術が遭遇する問題を解決し得るとともに、上述の要望を満たし得る、積層型セラミック電子部品およびその製造方法を提供しようとすることである。この発明は、積層された複数のセラミック層と特定のセラミック層に関連して設けられた内部導体とを含む、部品本体を備え、内部導体は、複数のセラミック層にわたって順次直列に接続されながらコイル状に延びるコイル導体を含む、積層型セラミック電子部品にまず向けられるものであって、上述した技術的課題を解決するため、上記コイル導体が、セラミック層1層分について、1ターンを超えるターン数を有するものを含むことを特徴としている。この発明に係る積層型セラミック電子部品の好ましい実施態様では、セラミック層1層分について、1ターンを超えるターン数を有するコイル導体は、セラミック層の表面に沿って位置する表面コイル導体と、1つのセラミック層の厚みを超えない範囲でセラミック層の内部に位置する層内コイル導体とを含み、表面コイル導体と層内コイル導体とを直列接続するための接続部をさらに備える。上記好ましい実施態様において、より具体的な第1の例では、層内コイル導体は、セラミック層の厚み方向に貫通するように設けられていて、表面コイル導体と層内コイル導体とが接続部を除いて互いに電気的に絶縁された状態とするため、表面コイル導体と層内コイル導体とは、セラミック層の主面方向で互いに異なる位置にある。また、上記好ましい実施態様において、より具体的な第2の例では、層内コイル導体は、セラミック層の厚み方向に貫通しないように設けられていて、表面コイル導体と層内コイル導体とが接続部を除いて互いに電気的に絶縁された状態とするため、層内コイル導体上に設けられた絶縁体をさらに備え、表面コイル導体と層内コイル導体とは、互いの間に上記絶縁体を介在させているとともに、隣り合うセラミック層の一方に形成された表面コイル導体と他方に形成された層内コイル導体とは、セラミック層の主面方向で互いに異なる位置にある。また、上記好ましい実施態様において、コイル導体として、セラミック層の表面に沿って位置する表面コイル導体のみが設けられたセラミック層を含んでいてもよい。また、上記好ましい実施態様において、コイル導体として、1つのセラミック層の厚みを超えない範囲でセラミック層の内部に位置する層内コイル導体のみが設けられたセラミック層を含んでいてもよい。この発明に係る積層型セラミック電子部品は、部品本体の外表面上に形成された外部導体膜と、外部導体膜に接続されながら部品本体の外表面上に実装された表面実装型電子部品とをさらに備える、部品実装基板の形態とされても、内部導体に接続されながら部品本体の外表面にまで引き出された接続導体と、接続導体に接続されながら部品本体の外表面上に形成された外部端子電極とをさらに備える、チップコイルの形態とされてもよい。この発明は、また、積層型セラミック電子部品の製造方法にも向けられる。この発明に係る積層型セラミック電子部品の製造方法は、コイル状に延びるコイル導体がそれぞれ形成された、複数のセラミックグリーンシートを用意する工程と、セラミックグリーンシートの各々に形成された複数のコイル導体が順次接続されるように、複数のセラミックグリーンシートを積層し、かつ圧着することによって、未焼成の部品本体を作製する工程と、未焼成の部品本体を焼成する工程とを備え、前述した技術的課題を解決するため、次のような構成を備えることを特徴としている。すなわち、上記セラミックグリーンシートを用意する工程は、セラミックグリーンシートの表面に沿って位置する表面コイル導体と、セラミックグリーンシートの厚みを超えない範囲でセラミックグリーンシートの内部に位置する層内コイル導体と、表面コイル導体と層内コイル導体とを直列接続するための接続部とが設けられた、第1のセラミックグリーンシートを用意する工程を含むことを特徴としている。この発明に係る積層型セラミック電子部品の製造方法についての好ましい第1の実施態様では、第1のセラミックグリーンシートを用意する工程は、セラミックグリーンシートの厚み方向に貫通するように層内コイル導体を形成する工程と、層内コイル導体とはセラミックグリーンシートの主面方向で異なる位置に表面コイル導体を形成する工程とを備える。この発明に係る積層型セラミック電子部品の製造方法についての好ましい第2の実施態様では、第1のセラミックグリーンシートを用意する工程は、セラミックグリーンシートの厚み方向に貫通しないように層内コイル導体を形成する工程と、層内コイル導体上に絶縁体を形成する工程と、絶縁体上に表面コイル導体を形成する工程とを備える。この発明に係る積層型セラミック電子部品の製造方法において、セラミックグリーンシートを用意する工程は、コイル導体として、セラミックグリーンシートの表面に沿って位置する表面コイル導体のみが設けられた、第2のセラミックグリーンシートを用意する工程を含んでいてもよい。この場合、未焼成の部品本体を作製する工程は、特定のセラミックグリーンシートの厚み方向に貫通するように層間接続導体を設ける工程と、第1のセラミックグリーンシートの表面コイル導体の一部と第2のセラミックグリーンシートの表面コイル導体の一部とを層間接続導体を介して接続されるように、複数のセラミックグリーンシートを積層し、かつ圧着する工程とを含む。この発明に係る積層型セラミック電子部品の製造方法において、セラミックグリーンシートを用意する工程は、コイル導体として、1つのセラミックグリーンシートの厚みを超えない範囲でセラミックグリーンシートの内部に位置する層内コイル導体のみが設けられた、第3のセラミックグリーンシートを用意する工程を含んでいてもよい。この場合、未焼成の部品本体を作製する工程は、第1のセラミックグリーンシートの層内コイル導体の一部と第3のセラミックグリーンシートの層内コイル導体の一部とが接続されるように、複数のセラミックグリーンシートを積層し、かつ圧着する工程とを含む。この発明によれば、セラミック層1層分について、1ターンを超えるターン数を有するコイル導体を備えているので、コイルの性能を犠牲にすることなく、セラミック層の積層数を減じることができたり、積層型セラミック電子部品の大型化を招くことなく、コイルのターン数を増やしたりすることができる。したがって、積層型セラミック電子部品の小型化、特に低背化と高性能化とを両立させることもできる。セラミック層の表面に沿って位置する表面コイル導体と、1つのセラミック層の厚みを超えない範囲でセラミック層の内部に位置する層内コイル導体との組み合わせによって、コイル導体を構成しながら、表面コイル導体と層内コイル導体とを接続部によって直列接続するようにすれば、上述のようなセラミック層1層分について、1ターンを超えるターン数を有するコイル導体を容易に実現することができる。上述の場合、層内コイル導体が、セラミック層の厚み方向に貫通するように設けられていて、表面コイル導体と層内コイル導体とが上記接続部を除いて互いに電気的に絶縁された状態とするため、表面コイル導体と層内コイル導体とが、セラミック層の主面方向で互いに異なる位置にあると、コイル導体が1箇所に集中する状況が緩和されるので、積層型セラミック電子部品の製造のための焼成工程において生じ得る部品本体のクラックやコイル導体の断線、あるいは、圧着工程において生じ得るコイル導体のずれ、変形および断線を生じにくくすることができる。また、層内コイル導体が、セラミック層の厚み方向に貫通しないように設けられていて、表面コイル導体と層内コイル導体とが接続部を除いて互いに電気的に絶縁された状態とするため、層内コイル導体上に絶縁体が設けられ、表面コイル導体と層内コイル導体とが、互いの間に上記絶縁体を介在させている場合であっても、隣り合うセラミック層間で表面コイル導体と層内コイル導体とがセラミック層の主面方向で互いに異なる位置にあるので、上述した場合と同様、コイル導体が1箇所に集中する状況が緩和される。したがって、積層型セラミック電子部品の製造のための焼成工程において生じ得る部品本体のクラックやコイル導体の断線、あるいは、圧着工程において生じ得るコイル導体のずれ、変形および断線を生じにくくすることができる。図1を参照して、この発明の第1の実施形態による積層型セラミック電子部品1について説明する。積層型セラミック電子部品1は、積層された複数のセラミック層2をもって構成される積層構造の部品本体3を備えている。部品本体3の上方主面および下方主面上には、それぞれ、外部導体膜4および5が設けられる。部品本体3の内部には、いくつかの内部導体が特定のセラミック層2に関連して設けられる。内部導体には種々の形態のものがある。第1に、セラミック層2間に沿って延びる面内導体膜6がある。第2に、セラミック層2の厚み方向に貫通する層間接続導体7がある。さらに、電気的機能の観点から分類したとき、コイルとして機能するコイル導体8がある。コイル導体8は、部品本体3におけるコイル部分9に位置する複数のセラミック層2-1、2-2、2-3および2-4にわたって順次直列に接続されながらコイル状に延びている。なお、セラミック層に付される参照符号2は、セラミック層2-1、2-2、2-3および2-4を含むすべてのセラミック層について用いる。そして、コイル部分9にあるセラミック層2を他のものと区別する必要があるとき、コイル部分9にあるセラミック層2について、2-1、2-2、2-3および2-4の参照符号を用いる。コイル導体8の詳細については後述するが、コイル導体8は、セラミック層1層分について、1ターンを超えるターン数を有することを特徴としている。なお、コイル部分9にあるセラミック層2-1~2-4には、図示しないが、コイル導体8以外の内部導体が設けられてもよい。セラミック層2は、たとえばフェライトセラミックから構成される。フェライトセラミックとしては、たとえばFe-Ni-Zn-Cu系、Fe-Zn-Cu系、またはFe-Mn-Zn系の組成のものが用いられる。なお、すべてのセラミック層2をフェライトセラミックから構成しても、あるいは、コイル部分9にあるセラミック層2-1~2-4のみをフェライトセラミックから構成し、他のセラミック層2を誘電体セラミックまたは絶縁体セラミックから構成してもよい。この積層型セラミック電子部品1は、たとえばDC-DCコンバータを構成するもので、部品本体3上方主面上には、表面実装型電子部品10および11が実装される。電子部品10はたとえばICチップであり、外部導体膜4にはんだバンプ12を介して電気的に接続される。他方の電子部品11はたとえばチップコンデンサであり、外部導体膜4にはんだ13を介して電気的に接続される。部品本体3の下方主面上に形成された外部導体膜5は、図示しないマザー基板上に、この積層型セラミック電子部品1を実装する際の端子電極として用いられる。次に、図1に加えて図2を参照して、コイル部分9の構成について説明する。図2において、コイル部分9を構成するセラミック層2-1~2-4のうち、最も上の第1層目のセラミック層2-1が1に、その下の第2層目のセラミック層2-3が2に、その下の第3層目のセラミック層2-3が3に、その下の第4層目のセラミック層2-4が4にそれぞれ平面図で示されている。図1の断面図は、図21ないし4の線A-Aに沿う断面を示している。コイル導体8は、概略的に説明すると、セラミック層2-1~2-4の各々の表面に沿って位置する表面コイル導体と、1つのセラミック層の厚みを超えない範囲でセラミック層2-1~2-4の各々の内部に位置する層内コイル導体とを含み、表面コイル導体と層内コイル導体とを直列接続するための接続部をさらに備えている。図2において、上記表面コイル導体は、比較的密なハッチングを施して図示され、上記層内コイル導体は、逆向きの比較的粗いハッチングを施して図示されている。なお、このようなハッチングの態様は、対応の他の図面でも採用される。図21を参照して、第1層目のセラミック層2-1の上面には、表面コイル導体14が、図の左上の始端15から時計回りにほぼ1ターン分形成され、接続部16において、層内コイル導体17が表面コイル導体14に直列接続される。表面コイル導体14の始端15には、図示しない他の回路要素が電気的に接続される。層内コイル導体17は、セラミック層2-1の内部に位置しかつセラミック層2-1の厚み方向に貫通するように、ほぼ1/4ターン分形成される。表面コイル導体14と層内コイル導体17とが接続部16を除いて互いに電気的に絶縁された状態とするため、表面コイル導体14と層内コイル導体17とは、セラミック層2の主面方向で互いに異なる位置に形成される。このようにして、第1層目のセラミック層2-1には、表面コイル導体14と層内コイル導体17とが、合わせてほぼ5/4ターン分、同一面内ではなく、セラミック層2-1の主面方向とは直交する方向にずらせた状態で形成される。層内コイル導体17は、セラミック層2-1の厚み方向に貫通しているので、セラミック層2-1の下面側にも露出しており、層内コイル導体17の終端18のみが、第2層目のセラミック層2-2への接続部を与える。次に、図22を参照して、第2層目のセラミック層2-2の上面には、表面コイル導体19が、上記層内コイル導体17の終端18に接続される始端20から時計回りにほぼ1ターン分形成され、接続部21において、層内コイル導体22が表面コイル導体19に直列接続される。層内コイル導体22は、セラミック層2-2の内部に位置しかつセラミック層2-2の厚み方向に貫通するように、ほぼ1/4ターン分形成される。表面コイル導体19と層内コイル導体22とが接続部21を除いて互いに電気的に絶縁された状態とするため、表面コイル導体19と層内コイル導体22とは、セラミック層2の主面方向で互いに異なる位置に形成される。また、表面コイル導体19は、その始端20を除いて、1層目の層内コイル導体17とはセラミック層2の主面方向での位置がずらされる。このようにして、第2層目のセラミック層2-2においても、表面コイル導体19と層内コイル導体22とが、合わせてほぼ5/4ターン分、同一面内ではなく、セラミック層2-2の主面方向とは直交する方向にずらせた状態で形成される。層内コイル導体22は、セラミック層2-2の厚み方向に貫通しているので、セラミック層2-2の下面側にも露出しており、層内コイル導体22の終端23のみが、第3層目のセラミック層2-3への接続部を与える。次に、図23を参照して、第3層目のセラミック層2-3の上面には、表面コイル導体24が、上記層内コイル導体22の終端23に接続される始端25から時計回りにほぼ1ターン分形成され、接続部26において、層内コイル導体27が表面コイル導体24に直列接続される。層内コイル導体27は、セラミック層2-3の内部に位置しかつセラミック層2-3の厚み方向に貫通するように、ほぼ1/4ターン分形成される。表面コイル導体24と層内コイル導体27とが接続部26を除いて互いに電気的に絶縁された状態とするため、表面コイル導体24と層内コイル導体27とは、セラミック層2の主面方向で互いに異なる位置に形成される。また、表面コイル導体24は、その始端25を除いて、2層目の層内コイル導体22とはセラミック層2の主面方向での位置がずらされる。このようにして、第3層目のセラミック層2-3においても、表面コイル導体24と層内コイル導体27とが、合わせてほぼ5/4ターン分、同一面内ではなく、セラミック層2-3の主面方向とは直交する方向にずらせた状態で形成される。層内コイル導体27は、セラミック層2-3の厚み方向に貫通しているので、セラミック層2-3の下面側にも露出しており、層内コイル導体27の終端28のみが、第4層目のセラミック層2-4への接続部を与える。次に、図24を参照して、第4層目のセラミック層2-4の上面には、表面コイル導体29が、上記層内コイル導体27の終端28に接続される始端30から時計回りにほぼ1ターン分形成され、接続部31において、層内コイル導体32が表面コイル導体29に直列接続される。層内コイル導体32は、セラミック層2-4の内部に位置しかつセラミック層2-4の厚み方向に貫通するように、ほぼ1/4ターン分形成される。表面コイル導体29と層内コイル導体32とが接続部31を除いて互いに電気的に絶縁された状態とするため、表面コイル導体29と層内コイル導体32とは、セラミック層2の主面方向で互いに異なる位置に形成される。また、表面コイル導体29は、その始端30を除いて、3層目の層内コイル導体27とはセラミック層2の主面方向での位置がずらされる。このようにして、第4層目のセラミック層2-4においても、表面コイル導体29と層内コイル導体32とが、合わせてほぼ5/4ターン分、同一面内ではなく、セラミック層2-3の主面方向とは直交する方向にずらせた状態で形成される。層内コイル導体32は、セラミック層2-4の厚み方向に貫通しているので、セラミック層2-4の下面側にも露出しており、層内コイル導体32の終端33が、他の回路要素図示せず。への接続部を与える。以上の構成は、図21ないし4の線A-Aに沿う断面を示す図1においても確認される。次に、積層型セラミック電子部品1の製造方法について説明する。まず、セラミック層2となるべきセラミックグリーンシートが用意される。これらセラミックグリーンシートは、セラミック原料粉末に、バインダ、可塑剤、湿潤剤、分散剤等を加えてスラリー化し、これをシート状に成形して得られるものである。次に、特定のセラミックグリーンシートに貫通孔を形成し、貫通孔に導電性ペーストを充填することによって、未焼結の層間接続導体7が形成され、また、特定のセラミックグリーンシート上に導電性ペーストを印刷することによって、未焼結の外部導体膜4および5ならびに面内導体膜6が形成される。セラミック層2-1~2-4となるべきセラミックグリーンシートについては、層内コイル導体17、22、27および32を形成するため、貫通するスリットが設けられ、そこに導電性ペーストが充填され、次いで、表面コイル導体14、19、24および29を形成するため、導電性ペーストが印刷される。この工程において、層内コイル導体17、22、27および32のための導電性ペーストと、表面コイル導体14、19、24および29のための導電性ペーストとは、同時に付与してもよい。上記外部導体膜4および5、面内導体膜6、層間接続導体7、表面コイル導体14、19、24および29、ならびに層内コイル導体17、22、27および32を形成するための導電性ペーストとしては、たとえばAg、Ag‐Pd、Ag‐Pt、Cu、Au、Pt、Alなどの金属粉末を導電材料の主成分とし、このような金属粉末を有機ビヒクル中に分散させてペースト状としたものが用いられる。なお、外部導体膜4および5、面内導体膜6、ならびに表面コイル導体14、19、24および29を形成するための導電性ペーストについては、層間接続導体7、ならびに層内コイル導体17、22、27および32を形成するための導電性ペーストに比べて、印刷性を高めるため、含まれる金属粉末を少な目にするなどの調整をしてもよい。次に、上記セラミックグリーンシートが所定の順序で積層され、次いで圧着されることにより、部品本体3の未焼結状態のものが得られる。この未焼結の部品本体3において、前述した態様でコイル導体8が形成されるように、表面コイル導体14、19、24および29、ならびに層内コイル導体17、22、27および32が順次接続された状態となっている。なお、以上のような工程が、複数の積層型セラミック電子部品1を同時に製造するための集合状態の部品本体3について実施される場合には、この集合状態の部品本体3を後で分割することを容易にするため、分割溝が形成される。次に、未焼結の部品本体3が焼成され、それによって、焼結した部品本体3が得られる。次に、部品本体3の表面に露出している外部導体膜4および5にめっき処理が施される。より具体的には、電気めっきが実施され、それによって、たとえばニッケルめっき膜および錫めっき膜が順次形成される。なお、めっき処理は、無電解めっきによってもよく、この場合には、たとえばニッケルめっき膜および金めっき膜が順次形成される。次に、部品本体3の上方主面上に、外部導体膜4に電気的に接続された状態となるように、表面実装型電子部品10および11が搭載される。そして、以上の工程が集合状態の部品本体3に対して実施されている場合には、前述した分割溝に沿って分割する工程が実施され、個々の積層型セラミック電子部品1が取り出される。積層型セラミック電子部品1には、図示しないが、必要に応じて、金属カバーが取り付けられる。以上の説明では、焼成工程の前に分割溝が形成されたが、分割溝を形成せずに、焼成工程前に、集合状態の部品本体3を分割し、個々の積層型セラミック電子部品1のための部品本体3の生の状態のものを取り出すようにしてもよい。この場合、焼成工程は、個々のセラミック積層体5に対して実施され、めっき処理においては、たとえばバレルによる電解めっきが適用される。図3および図4を参照して、この発明の第2の実施形態について説明する。図3および図4において、セラミック層2-1~2-4については、図1および図2の場合と同様の参照符号を付す。図3は、図1に示した積層型セラミック電子部品1のコイル部分9に対応するコイル部分9aのみを取り出して示す断面図である。図3の断面図は、図41ないし4の線A-Aに沿う断面を示している。図4は、図2に対応する図であり、図3に示したコイル部分9aを構成する複数のセラミック層2-1、2-2、2-3および2-4をそれぞれ示す平面図である。なお、図3および図4では、コイル導体の幅およびコイル導体間の間隔が他の実施形態のものより狭く図示されているが、このような差異は第2の実施形態にとって本質的なものではない。図41を参照して、第1層目のセラミック層2-1の上面には、表面コイル導体34が、図の左上の始端35から時計回りにほぼ1ターン分形成され、接続部36において、層内コイル導体37が表面コイル導体34に直列接続される。表面コイル導体34の始端35には、図示しない他の回路要素が電気的に接続される。層内コイル導体37は、セラミック層2-1の内部に位置しかつセラミック層2-1の厚み方向に貫通するように、ほぼ1ターン分形成される。表面コイル導体34と層内コイル導体37とが接続部36を除いて互いに電気的に絶縁された状態とするため、表面コイル導体34と層内コイル導体37とは、セラミック層2の主面方向で互いに異なる位置に形成される。このようにして、第1層目のセラミック層2-1には、表面コイル導体34と層内コイル導体37とが、合わせてほぼ2ターン分、同一面内ではなく、セラミック層2-1の主面方向とは直交する方向にずらせた状態で形成される。層内コイル導体37は、セラミック層2-1の厚み方向に貫通しているので、セラミック層2-1の下面側にも露出しており、層内コイル導体37の終端38のみが、第2層目のセラミック層2-2への接続部を与える。次に、図42を参照して、第2層目のセラミック層2-2には、層内コイル導体39が、上記層内コイル導体37の終端38に接続される始端40から時計回りにほぼ1ターン分形成される。層内コイル導体39は、セラミック層2-2の内部に位置しかつセラミック層2-2の厚み方向に貫通する。層内コイル導体37の終端38と層内コイル導体39の始端40との接続部を除いて、層内コイル導体37と層内コイル導体39とが互いに電気的に絶縁された状態とするため、層内コイル導体37と層内コイル導体39とは、セラミック層2の主面方向で互いに異なる位置に形成される。層内コイル導体39は、セラミック層2-2の厚み方向に貫通しているので、セラミック層2-2の下面側にも露出しており、層内コイル導体39の終端41のみが、第3層目のセラミック層2-3への接続部を与える。次に、図43を参照して、第3層目のセラミック層2-3の上面には、表面コイル導体42が、上記層内コイル導体39の終端41に接続される始端43から時計回りにほぼ1ターン分形成され、接続部44において、層内コイル導体45が表面コイル導体42に直列接続される。層内コイル導体45は、セラミック層2-3の内部に位置しかつセラミック層2-3の厚み方向に貫通するように、ほぼ1ターン分形成される。表面コイル導体42と層内コイル導体45とが接続部44を除いて互いに電気的に絶縁された状態とするため、表面コイル導体42と層内コイル導体45とは、セラミック層2の主面方向で互いに異なる位置に形成される。また、表面コイル導体42および層内コイル導体45は、表面コイル導体42の始端43を除いて、2層目の層内コイル導体39とはセラミック層2の主面方向での位置がずらされる。このようにして、第3層目のセラミック層2-3においては、表面コイル導体42と層内コイル導体45とが、合わせてほぼ2ターン分、同一面内ではなく、セラミック層2-3の主面方向とは直交する方向にずらせた状態で形成される。層内コイル導体45は、セラミック層2-3の厚み方向に貫通しているので、セラミック層2-3の下面側にも露出しており、層内コイル導体45の終端46のみが、第4層目のセラミック層2-4への接続部を与える。次に、図44を参照して、第4層目のセラミック層2-4の上面には、層内コイル導体47が、上記層内コイル導体45の終端46に接続される始端48から時計回りにほぼ9/8ターン分形成される。層内コイル導体47は、セラミック層2-4の内部に位置しかつセラミック層2-4の厚み方向に貫通する。層内コイル導体45の終端46と層内コイル導体47の始端48との接続部を除いて、層内コイル導体45と層内コイル導体47とが互いに電気的に絶縁された状態とするため、層内コイル導体45と層内コイル導体47とは、セラミック層2の主面方向で互いに異なる位置に形成される。層内コイル導体47の終端49は、他の回路要素図示せず。への接続部を与える。以上の構成は、図41ないし4の線A-Aに沿う断面を示す図3においても確認される。図5および図6を参照して、この発明の第3の実施形態について説明する。図5および図6において、セラミック層2-1~2-4については、図1および図2の場合と同様の参照符号を付す。図5は、図1に示した積層型セラミック電子部品1のコイル部分9に対応するコイル部分9bのみを取り出して示す断面図である。図5の断面図は、図61ないし4の線A-Aに沿う断面を示している。図6は、図2に対応する図であり、図5に示したコイル部分9bを構成する複数のセラミック層2-1、2-2、2-3および2-4をそれぞれ示す平面図である。図61を参照して、第1層目のセラミック層2-1の上面には、表面コイル導体50が、図の左上の始端51から時計回りにほぼ1ターン分形成され、接続部52において、層内コイル導体53が表面コイル導体50に直列接続される。表面コイル導体50の始端51には、図示しない他の回路要素が電気的に接続される。層内コイル導体53は、セラミック層2-1の内部に位置しかつセラミック層2-1の厚み方向に貫通するように、ほぼ1ターン分形成される。表面コイル導体50と層内コイル導体53とが接続部52を除いて互いに電気的に絶縁された状態とするため、表面コイル導体50と層内コイル導体53とは、セラミック層2の主面方向で互いに異なる位置に形成される。このようにして、第1層目のセラミック層2-1には、表面コイル導体50と層内コイル導体53とが、合わせてほぼ2ターン分、同一面内ではなく、セラミック層2-1の主面方向とは直交する方向にずらせた状態で形成される。層内コイル導体53は、セラミック層2-1の厚み方向に貫通しているので、セラミック層2-1の下面側にも露出しており、層内コイル導体53の終端54のみが、第2層目のセラミック層2-2への接続部を与える。次に、図62を参照して、第2層目のセラミック層2-2の上面には、表面コイル導体55が、上記層内コイル導体53の終端54に接続される始端56から時計回りにほぼ1ターン分形成される。表面コイル導体55は、その始端56と層内コイル導体53の終端54との接続部を除いて、層内コイル導体53に対して電気的に絶縁された状態とするため、層内コイル導体53とはセラミック層2の主面方向で互いに異なる位置に形成される。表面コイル導体55の終端57には、セラミック層2-2を厚み方向に貫通する層間接続導体58が設けられる。層間接続導体58は、セラミック層2-2の下面側にも露出しており、層間接続導体58のみが、第3層目のセラミック層2-3への接続部を与える。次に、図63を参照して、第3層目のセラミック層2-3の上面には、表面コイル導体59が、上記層間接続導体58に接続される始端60から時計回りにほぼ1ターン分形成され、接続部61において、層内コイル導体62が表面コイル導体59に直列接続される。層内コイル導体62は、セラミック層2-3の内部に位置しかつセラミック層2-3の厚み方向に貫通するように、ほぼ1ターン分形成される。表面コイル導体59と層内コイル導体62とが接続部61を除いて互いに電気的に絶縁された状態とするため、表面コイル導体59と層内コイル導体62とは、セラミック層2の主面方向で互いに異なる位置に形成される。このようにして、第3層目のセラミック層2-3においては、表面コイル導体59と層内コイル導体62とが、合わせてほぼ2ターン分、同一面内ではなく、セラミック層2-3の主面方向とは直交する方向にずらせた状態で形成される。層内コイル導体62は、セラミック層2-3の厚み方向に貫通しているので、セラミック層2-3の下面側にも露出しており、層内コイル導体62の終端63のみが、第4層目のセラミック層2-4への接続部を与える。次に、図64を参照して、第4層目のセラミック層2-4の上面には、表面コイル導体64が、上記層内コイル導体62の終端63に接続される始端65から時計回りにほぼ1ターン分形成される。表面コイル導体64は、その始端65を除いて、3層目の層内コイル導体62とはセラミック層2の主面方向での位置がずらされる。表面コイル導体64の終端66には、層間接続導体67がセラミック層2-4の厚み方向に貫通するように設けられ、他の回路要素図示せず。への接続部を与える。以上の構成は、図61ないし4の線A-Aに沿う断面を示す図5においても確認される。図7ないし図11を参照して、この発明の第4の実施形態について説明する。図7ないし図11において、セラミック層2-1~2-4については、図1および図2の場合と同様の参照符号を付す。図7は、図1に示した積層型セラミック電子部品1のコイル部分9に対応するコイル部分9cのみを取り出して示す断面図である。図7の断面図は、図8ないし図11の線A-Aに沿う断面を示している。まず、図8を参照して、図7に示したコイル部分9cを構成する第1層目のセラミック層2-1について説明する。図81に示すように、第1層目のセラミック層2-1には、まず、層内コイル導体68が、その始端69から終端70まで時計回りにほぼ1ターン分形成される。層内コイル導体68は、図83Bに示すように、セラミック層2-1の下面には露出するが、厚み方向に貫通しないように設けられている。なお、図83Bは、図83Aの線B-Bに沿う断面を示し、厚み方向寸法が誇張されて示されている。対応の他の図面についても同様である。次いで、図82に示すように、層内コイル導体68の始端69を除いて、層内コイル導体68を覆うように絶縁体71が設けられる。絶縁体71は、具体的には、層内コイル導体68のための導電性ペーストを導入したスリットに、セラミックスラリーを充填することによって形成される。次いで、図83Aおよび3Bに示すように、絶縁体71上に表面コイル導体72が設けられる。表面コイル導体72は、その始端73から終端74まで時計回りにほぼ1ターン分形成される。表面コイル導体72の終端74は、層内コイル導体68の始端69に接続される。このようにして、第1層目のセラミック層2-1において、表面コイル導体72の始端73から層内コイル導体68の終端70まで、同一面内ではなく、セラミック層2-1の主面方向とは直交する方向にずらせた状態で時計方向に延びるコイル導体が形成される。層内コイル導体68は、セラミック層2-1の下面側に露出しているので、層内コイル導体68の終端70のみが、第2層目のセラミック層2-2への接続部を与える。次に、図9を参照して、図7に示したコイル部分9cを構成する第2層目のセラミック層2-2について説明する。図91に示すように、第2層目のセラミック層2-2には、まず、層内コイル導体75が、その始端76から終端77まで時計回りにほぼ1ターン分形成される。層内コイル導体75は、図93Bに示すように、セラミック層2-2の下面には露出するが、厚み方向に貫通しないように設けられている。次いで、図92に示すように、層内コイル導体75の始端76を除いて、層内コイル導体75を覆うように絶縁体78が設けられる。絶縁体78は、具体的には、層内コイル導体75のための導電性ペーストを導入したスリットに、セラミックスラリーを充填することによって形成される。次いで、図93Aおよび3Bに示すように、絶縁体78上に表面コイル導体79が設けられる。表面コイル導体79は、その始端80から終端81まで時計回りにほぼ1ターン分形成される。表面コイル導体79の終端81は、層内コイル導体75の始端76に接続される。このようにして、第2層目のセラミック層2-2において、表面コイル導体79の始端80から層内コイル導体75の終端77まで、同一面内ではなく、セラミック層2-2の主面方向とは直交する方向にずらせた状態で時計方向に延びるコイル導体が形成される。第1層目のセラミック層2-1にある層内コイル導体68の終端70は、上記表面コイル導体79の始端80と接続される。また、層内コイル導体68の終端70と表面コイル導体79の始端80との接続部を除いて、層内コイル導体68と表面コイル導体79とが電気的に絶縁された状態とするため、層内コイル導体68と表面コイル導体79とはセラミック層2の主面方向で互いに異なる位置に形成される。層内コイル導体75は、セラミック層2-2の下面側に露出しているので、層内コイル導体75の終端77のみが、第3層目のセラミック層2-3への接続部を与える。次に、図10を参照して、図7に示したコイル部分9cを構成する第3層目のセラミック層2-3について説明する。図101に示すように、第3層目のセラミック層2-3には、まず、層内コイル導体82が、その始端83から終端84まで時計回りにほぼ1ターン分形成される。層内コイル導体82は、図103Bに示すように、セラミック層2-3の下面には露出するが、厚み方向に貫通しないように設けられている。次いで、図102に示すように、層内コイル導体82の始端83を除いて、層内コイル導体82を覆うように絶縁体85が設けられる。絶縁体85は、具体的には、層内コイル導体82のための導電性ペーストを導入したスリットに、セラミックスラリーを充填することによって形成される。次いで、図103Aおよび3Bに示すように、絶縁体85上に表面コイル導体86が設けられる。表面コイル導体86は、その始端87から終端88まで時計回りにほぼ1ターン分形成される。表面コイル導体86の終端88は、層内コイル導体82の始端83に接続される。このようにして、第3層目のセラミック層2-3において、表面コイル導体86の始端87から層内コイル導体82の終端84まで、同一面内ではなく、セラミック層2-3の主面方向とは直交する方向にずらせた状態で時計方向に延びるコイル導体が形成される。第2層目のセラミック層2-2にある層内コイル導体75の終端77は、上記表面コイル導体86の始端87と接続される。また、層内コイル導体75の終端77と表面コイル導体86の始端87との接続部を除いて、層内コイル導体75と表面コイル導体86とが電気的に絶縁された状態とするため、層内コイル導体75と表面コイル導体86とはセラミック層2の主面方向で互いに異なる位置に形成される。層内コイル導体82は、セラミック層2-3の下面側に露出しているので、層内コイル導体82の終端84のみが、第4層目のセラミック層2-4への接続部を与える。次に、図11を参照して、図7に示したコイル部分9cを構成する第4層目のセラミック層2-4について説明する。図111に示すように、第4層目のセラミック層2-4には、まず、層内コイル導体89が、その始端90から終端91まで時計回りにほぼ1ターン分形成される。層内コイル導体89は、図113Bに示すように、セラミック層2-4の下面には露出するが、厚み方向に貫通しないように設けられている。次いで、図112に示すように、層内コイル導体89の始端90を除いて、層内コイル導体89を覆うように絶縁体92が設けられる。絶縁体92は、具体的には、層内コイル導体89のための導電性ペーストを導入したスリットに、セラミックスラリーを充填することによって形成される。次いで、図113Aおよび3Bに示すように、絶縁体92上に表面コイル導体93が設けられる。表面コイル導体93は、その始端94から終端95まで時計回りにほぼ1ターン分形成される。表面コイル導体93の終端95は、層内コイル導体89の始端90に接続される。このようにして、第4層目のセラミック層2-4において、表面コイル導体93の始端94から層内コイル導体89の終端91まで、同一面内ではなく、セラミック層2-4の主面方向とは直交する方向にずらせた状態で時計方向に延びるコイル導体が形成される。第3層目のセラミック層2-3にある層内コイル導体82の終端84は、上記表面コイル導体93の始端94と接続される。また、層内コイル導体82の終端84と表面コイル導体93の始端94との接続部を除いて、層内コイル導体82と表面コイル導体93とが電気的に絶縁された状態とするため、層内コイル導体82と表面コイル導体93とはセラミック層2の主面方向で互いに異なる位置に形成される。層内コイル導体89は、セラミック層2-4の下面側に露出しているので、層内コイル導体89の終端91が、他の回路要素図示せず。への接続部を与える。以上の構成は、図8ないし図11の線A-Aに沿う断面を示す図7においても確認される。なお、図7ないし図11においては、層内コイル導体がセラミック層の厚み方向に貫通しないように設けられているが、層内コイル導体をセラミック層の厚み方向に貫通するように設け、その上にセラミックスラリーを塗布して絶縁体を形成し、絶縁体上に表面コイル導体を形成してもよい。図12は、この発明の第5の実施形態による積層型セラミック電子部品としての積層型チップコイル101を示す断面図である。図12に示した積層型チップコイル101は、図1および図2を参照して説明した積層型セラミック電子部品1と共通する要素を備えているので、共通する要素には同様の参照符号を付し、重複する説明は省略する。積層型チップコイル101は、部品本体102の上方主面および下方主面上に形成された端子電極103および104を備えている。一方の端子電極103は、接続導体105を介して、コイル導体8における表面コイル導体14の始端15図21参照に接続される。他方の端子電極104は、接続導体106を介して、コイル導体8における層内コイル導体32の終端33図24参照に接続される。なお、上記接続導体105および106は、図12に示した断面上に現れないため、破線で示している。図示しないが、端子電極103および104を部品本体102の側面上に形成し、接続導体105および106を部品本体102の側面に向かって引き出すように変更してもよい。以上説明した第1ないし第5の実施形態では、コイル部分9を構成するセラミック層2の層数が4層であったが、この層数は必要に応じて増減することができる。この発明による効果を確認するため、前述した第1ないし第4の実施形態に係るコイル構造を図12に示すような積層型チップコイルに適用した実施例1~4について、各々のインダクタンスを評価した。ここで、この発明による効果を従来例と容易に比較できるようにするため、比較例として、図13および図14に示す積層型チップコイル111を作製した。比較例に係る積層型チップコイル111について説明すると、積層型チップコイル111は、積層された複数のセラミック層112をもって構成される積層構造の部品本体113を備えている。部品本体113の上方主面および下方主面上には、それぞれ、端子電極114および115が設けられる。部品本体113の内部には、コイル導体116が形成される。コイル導体116は、部品本体113における4層のセラミック層112-1、112-2、112-3および112-4にわたって順次直列に接続されながらコイル状に延びている。より詳細には、図141に示すように、第1層目のセラミック層112-1の上面には、表面コイル導体117が、始端118から終端119まで時計回りにほぼ1ターン分形成され、終端119において、厚み方向に貫通する層間接続導体120が設けられる。次に、図142に示すように、第2層目のセラミック層112-2の上面には、表面コイル導体121が、始端122から終端123まで時計回りにほぼ1ターン分形成される。前述の層間接続導体120は、表面コイル導体121の始端122に接続される。表面コイル導体121の終端123には、厚み方向に貫通する層間接続導体124が設けられる。次に、図143に示すように、第3層目のセラミック層112-3の上面には、表面コイル導体125が、始端126から終端127まで時計回りにほぼ1ターン分形成される。前述の層間接続導体124は、表面コイル導体125の始端126に接続される。表面コイル導体125の終端127には、厚み方向に貫通する層間接続導体128が設けられる。次に、図144に示すように、第4層目のセラミック層112-4の上面には、表面コイル導体129が、始端130から終端131まで時計回りにほぼ1ターン分形成される。前述の層間接続導体128は、表面コイル導体129の始端130に接続される。表面コイル導体129の終端131には、厚み方向に貫通する層間接続導体132が設けられる。再び図13を参照して、一方の端子電極114は、接続導体133を介して、コイル導体116における表面コイル導体117の始端118図141参照に接続される。他方の端子電極115は、接続導体134を介して、コイル導体116における表面コイル導体129の終端131にある層間接続導体132図144参照に接続される。以上のような実施例1~4および比較例について、セラミック層の層数を4層、セラミック層の各厚みを25μm、コイル導体の幅を200μmに統一し、1MHzにおけるインダクタンスを測定した。その結果が表1に示されている。表1には、コイルのターン数も示されている。表1から、実施例1~4によれば、セラミック層の層数より多いコイルのターン数が得られ、その結果、比較例に比べて、高いインダクタンスが実現されていることがわかる。