"矩形状の基板と、平面視して前記基板の一辺である第1の縁部の上方に設けられ、直流電源の第1及び第2の電極が電気的に接続される第1及び第2の入力端子と、平面視して、前記第1の縁部に隣接した前記基板の他の一辺である第2の縁部の上方に設けられる交流用の複数の出力端子と、前記基板上に設けられ、前記第1の入力端子,前記第2の入力端子間に並列に設けられ、前記複数の出力端子から交流用の出力信号を出力する複数の回路部とを備え、前記複数の回路部はそれぞれ少なくとも一つの半導体チップを有し、平面視して前記第1の縁部以外の他の縁部の上方に双方が設けられ、かつ、前記第1及び第2の縁部のうち一方に隣接する第3の縁部の上方に少なくとも一方が設けられ、前記第1及び第2の入力端子と電気的に接続される第1及び第2の補助端子をさらに備え、前記第1及び第2の入力端子間にスナバ回路を設けることが可能であり、前記第1及び第2の補助端子間に補助スナバ回路を設けることが可能であり、前記第1及び第2の補助端子の平面視断面積を、前記第1及び第2の入力端子の平面視断面積よりも狭くしたことを特徴とする、パワーモジュール。請求項1記載のパワーモジュールであって、前記第1及び第2の入力端子は前記スナバ回路用の第1及び第2の取り付け穴を有し、前記第1及び第2の補助端子は前記補助スナバ回路用の第1及び第2の補助取り付け穴を有し、第1及び第2の補助取り付け穴の径は、前記第1及び第2の取り付け穴の径よりも1mm以上の小さいことを特徴とする、パワーモジュール。請求項1記載のパワーモジュールであって、前記第1及び第2の補助端子はそれぞれピン形状を呈する、パワーモジュール。請求項1ないし請求項3のうちいずれか1項に記載のパワーモジュールであって、前記第1及び第2の補助端子における前記補助スナバ回路の取付高さである補助端子形成高さを、前記第1及び第2の入力端子における前記スナバ回路の取付高さである入力端子形成高さより低くしたことを特徴とする、パワーモジュール。請求項1ないし請求項3のうちいずれか1項に記載のパワーモジュールであって、前記第1及び第2の補助端子における前記補助スナバ回路の取付高さである補助端子形成高さを、前記第1及び第2の入力端子における前記スナバ回路の取付高さである入力端子形成高さより高くしたことを特徴とする、パワーモジュール。請求項1ないし請求項5のうち、いずれか1項に記載のパワーモジュールであって、前記第1及び第2の補助端子間の距離を、前記第1及び第2の入力端子間の距離より短くしたことを特徴とする、パワーモジュール。請求項1ないし請求項6のうち、いずれか1項に記載のパワーモジュールであって、前記第3の縁部は前記第1の縁部に対向する前記基板の一辺であり、前記第1及び第2の補助端子は共に前記第3の縁部の上方に設けられることを特徴とする、パワーモジュール。請求項1ないし請求項6のうち、いずれか1項に記載のパワーモジュールであって、前記第3の縁部は前記第2の縁部と同一の縁部であり、前記第1及び第2の補助端子は共に前記第3の縁部の上方に設けられることを特徴とする、パワーモジュール。請求項1ないし請求項6のうち、いずれか1項に記載のパワーモジュールであって、前記第3の縁部は前記第2の縁部に対向する前記基板の一辺であり、前記第1及び第2の補助端子は共に前記第3の縁部の上方に設けられることを特徴とする、パワーモジュール。請求項1ないし請求項6のうち、いずれか1項に記載のパワーモジュールであって、前記第3の縁部は前記第2の縁部に対向する前記基板の一辺であり、前記第1の補助端子は前記第3の縁部の上方に設けられ、前記第2の補助端子は前記第1の縁部に対向する前記基板の一辺である第4の縁部の上方に設けられることを特徴する、パワーモジュール。請求項1ないし請求項6のうち、いずれか1項に記載のパワーモジュールであって、前記第3の縁部は前記第2の縁部に対向する前記基板の一辺であり、前記第1の補助端子は前記第3の縁部の上方に設けられ、前記第2の補助端子は前記第2の縁部の上方に設けられることを特徴する、パワーモジュール。従来のパワーモジュールは以上のように構成されており、サージ電圧抑制を目的とした補助のスナバ回路を取り付けるための端子を設けることで、モジュール全体の端子数が増え、端子の形状に指定がなく区別できないことから、取付作業の煩雑化による作業効率の悪化に伴い組立コストの増加が懸念された。また任意の相の近傍に、選択的に補助のスナバ回路を取り付けるような対応はなされていなかった。この発明は、上記のような問題点を解決するためになされたもので、複数の回路部間で異なるインダクタンス成分より生じる異なるサージ電圧を低減させ、かつ装置全体のコストダウンを図ることができるパワーモジュールを得ることを目的とする。この発明に係る請求項1記載のパワーモジュールは、矩形状の基板と、平面視して前記基板の一辺である第1の縁部の上方に設けられ、直流電源の第1及び第2の電極が電気的に接続される第1及び第2の入力端子と、平面視して、前記第1の縁部に隣接した前記基板の他の一辺である第2の縁部の上方に設けられる交流用の複数の出力端子と、前記基板上に設けられ、前記第1の入力端子,前記第2の入力端子間に並列に設けられ、前記複数の出力端子から交流用の出力信号を出力する複数の回路部とを備え、前記複数の回路部はそれぞれ少なくとも一つの半導体チップを有し、平面視して前記第1の縁部以外の他の縁部の上方に双方が設けられ、かつ、前記第1及び第2の縁部のうち一方に隣接する第3の縁部の上方に少なくとも一方が設けられ、前記第1及び第2の入力端子と電気的に接続される第1及び第2の補助端子をさらに備え、前記第1及び第2の入力端子間にスナバ回路を設けることが可能であり、前記第1及び第2の補助端子間に補助スナバ回路を設けることが可能であり、前記第1及び第2の補助端子の平面視断面積を、前記第1及び第2の入力端子の平面視断面積よりも狭くしている。請求項1記載の本願発明にけるパワーモジュールは、スナバ回路とは比較的距離を隔てた位置に補助スナバ回路を設けることにより、複数の回路部間で異なるインダクタンス成分より生じる異なるサージ電圧を効果的に低減させることができる。加えて、前記第1及び第2の補助端子の平面視断面積を、前記第1及び第2の入力端子の平面視断面積よりも狭くすることにより、組立時における第1及び第2の入力端子及び第1及び第2の補助端子間の識別を容易にして組立作業の効率化が図れる結果、装置全体のコストダウンを図ることができる。<実施の形態1>図1はこの発明の実施の形態1であるパワーモジュールの平面構成を示す説明図である。同図に示すように、パワーモジュール1は、平面視矩形状の基板30上に導体バー31,32及びダイパッド33~35が選択的に形成され、導体バー31上に半導体チップ41~43がそれぞれ形成され、ダイパッド33上に半導体チップ44、ダイパッド34上に半導体チップ45、ダイパッド35上に半導体チップ46が形成される。図2は図1で示したパワーモジュール1の回路構成を示す回路図である。図1及び図2に示すように、半導体チップ41及び44に形成される素子により交流の出力信号OUT1出力用の回路部51が構成される。同様にして、半導体チップ42及び45により、交流の出力信号OUT2出力用の回路部52が構成され、半導体チップ43及び46により、交流の出力信号OUT3出力用の回路部53が構成される。回路部51においてN型のIGBTQ11及びIGBTQ12が直列接続される。そして、IGBTQ11及びQ12それぞれのエミッタにアノードが、コレクタにカソードが接続されるように、フライホイール用のダイオードD11及びD12が設けられる。そして、IGBTQ11のエミッタIGBTQ12のコレクタより得られる信号が出力端子P21を介して交流U相の出力信号OUT1として得られる。なお、半導体チップ41内にIGBTQ11及びダイオードD11が設けられ、半導体チップ44内にIGBTQ12及びダイオードD12が設けられる。同様にして、回路部52において、IGBTQ21及びIGBTQ22が直列接続され、IGBTQ21及びQ22それぞれのエミッタ、コレクタ間にフライホイール用のダイオードD21及びD22が介挿される。そして、IGBTQ21のエミッタIGBTQ22のコレクタより得られる信号が出力端子P22を介して交流V相の出力信号OUT2として得られる。なお、半導体チップ42内にIGBTQ21及びダイオードD21が設けられ、半導体チップ45内にIGBTQ22及びダイオードD22が設けられる。同様にして、回路部53において、IGBTQ31及びIGBTQ32の直列接続とIGBTQ31及びQ32それぞれのエミッタ,コレクタ間にフライホイール用のダイオードD31及びD32が介挿される。そして、IGBTQ31のエミッタIGBTQ32のコレクタより得られる信号が出力端子P23を介して交流W相の出力信号OUT3として得られる。なお、半導体チップ43内にIGBTQ21及びダイオードD31が設けられ、半導体チップ46内にIGBTQ22及びダイオードD32が設けられる。なお、IGBTQ11,Q12,Q21,Q22,Q31及びQ32それぞれのゲート電極及びエミッタ電極にはそれぞれ所定の制御信号図示せずが付与される。IGBTQ11,Q21,及びQ31のコレクタ、ダイオードD11,D21及びD31のカソードは内部配線61に接続され、IGBTQ12,Q22,及びQ32のコレクタ、ダイオードD12,D22及びD32のカソードは内部配線62に接続される。内部配線61及び62が導体バー31及び32に電気的に接続され、内部配線61及び導体バー31並びに内部配線62及び導体バー32によりそれぞれ内部配線部を形成する。そして、導体バー31に電気的に接続されて入力端子P11及びスナバ端子P13が設けられ、導体バー32に電気的に接続されて入力端子P12及びスナバ端子P14が設けられる。そして、入力端子P11に直流電源20の正極が接続され、入力端子P12に直流電源20の負極が接続されるとともに、入力端子P11,P12間にスナバ回路21が介挿される。また、スナバ端子P13,P14間に補助スナバ回路22が設けられる。図1に戻って、平面視して基板30の図中左辺となる第1の縁部の上方に直流電源入力用の入力端子P11及びP12第1及び第2の入力端子が設けられる。入力端子P11及びP12間にネジ留め等によってスナバ回路21が連結される。さらに、入力端子P12は直流電源20の正極及び負極に接続される電極としても機能する。そして、平面視して基板30の第1の縁部に隣接した図中下辺となる第2の縁部の上方に、交流の出力信号OUT1~OUT3用の出力端子P21~P23が設けられる。一方、平面視して、基板30の第1の縁部に対向する図中右辺となる第3の縁部の上方に、スナバ端子P13及びP14第1及び第2の補助端子が設けられ、スナバ端子P13及びP14間にネジ留め等によって補助スナバ回路22が連結される。電力用半導体素子であるIGBTへの電流遮断時など電流が急激に変化する状況においては、入力端子P11及びP12からIGBTまでのインダクタンスが最小になるループ電流経路で、高周波領域での電子ホールのやり取りが発生する。このループが大きくなるほどインダクタンスが増加し、式VSLdi/dtに従いサージ電圧VSが増加する。入力端子P11及びP12などP-N配線上にスナバ回路21を設けることにより、電力用半導体素子から見てスナバ回路よりも外部のインダクタンスの影響を軽減することができる。しかしながら、複数の回路部51~53間において、入力端子P11及びP12からそれぞれの回路部51~53での距離が一定ではない場合、回路部51~53の電流経路R1~R3は、経路R1,R2,R3の順で長くなる。その結果、入力端子P11及びP12からの距離に比例してサージ電圧VSが増大する。一方、スナバ回路21によるサージ電圧低減効果は、スナバ回路21からの距離に比例して小さくなる。したがって、入力端子P11及びP12間にスナバ回路21を設けた構成において、回路部51、回路部52、回路部53の順でサージ電圧VSが大きくなる傾向を効果的に抑制できていない。実施の形態1では、複数の相用の回路部51~53を有するパワーモジュール1において、入力端子P11及びP12が設けられる第1の縁部と対向する第3の縁部の上方にスナバ端子P13及びP14を設け、スナバ端子P13及びP14間に補助スナバ回路22を設けている。したがって、補助スナバ回路22からの距離は、回路部51、回路部52、及び回路部53の順で近くなるため、上述した回路部51~回路部53の順でサージ電圧抑制効果が働くため、上述した回路部51~回路部53の順でサージ電圧VSが大きくなる傾向を効果的に抑制することができ、パワーモジュール1全体として優れたサージ電圧抑制効果を発揮することができる。図3は実施の形態1のスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14の形成幅W13及びW14を、入力端子P12の形成幅W11及びW12の半分以下にする等により、スナバ端子P13及びP14それぞれの平面視断面積を、入力端子P11及びP12の平面視断面積の半分以下に抑えている。スナバ端子P13及びP14それぞれの断面積低減化に伴い、スナバ端子P13及びP14並びにそれに関連する部品の縮小化を図ることができるため、パワーモジュール1全体のコストダウンを図ることができる。また、入力端子P11及びP12とスナバ端子P13及びP14との断面積を異なるものにすることにより、スナバ回路21及び補助スナバ回路22の組立時に入力端子P11及びP12とスナバ端子P13及びP14との識別が容易になる分、組立工程の簡略化を図ることができる。したがって、組立作業の効率化に伴う半導体モジュール1のコストダウンを図ることができる。また、半導体モジュール1が高周波成分に特化した構成の場合、スナバ端子P13及びP14の断面積を入力端子P11及びP12より狭くすることによる悪影響はほとんどない。<実施の形態2>図4は実施の形態2のパワーモジュール2であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14に設ける、補助スナバ回路22のネジ止め用の取付穴h13及びh14を、入力端子P11及びP12に設ける、スナバ回路21のネジ留め用の取付穴h11及びh12の径5~15mm程度より、1mm以上小さくしている。なお、スナバ端子P13及びP14の取付穴h13及びh14を除き、パワーモジュール2の平面構成及び回路構成は図1及び図2で示した構成と同様である。このように、実施の形態2のパワーモジュール2は、スナバ端子P13及びP14の取付穴h13及びh14の径短縮化に伴い、補助スナバ回路22用の取付用のネジとして、スナバ回路21用の取付用ネジより安価なネジを用いることができる等、補助スナバ回路22の取付に要する部品として比較的安価なものを用いることができる分、パワーモジュール2全体のコストダウンを図ることができる。<実施の形態3>図5は実施の形態3のパワーモジュール3であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14をピン形状で構成している。そして、補助スナバ回路22とスナバ端子P13及びP14との接続はハンダ付けにより行う。なお、スナバ端子P13及びP14がピン形状になっている点を除き、パワーモジュール3の平面構成及び回路構成は図1及び図2で示した構成と同様である。このように、実施の形態3のパワーモジュール3は、スナバ端子P13及びP14はピン形状を呈しているため、ハンダ付けにより補助スナバ回路22をスナバ端子P13及びP14に取り付けることによって取付時における装置の信頼性を向上させることができる。<実施の形態4>図6は実施の形態4のパワーモジュール4であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。なお、図6は実施の形態1で示した図3のA-A断面の断面構造を模式的に示している。同図に示すように、スナバ端子P13の形成高さH13補助スナバ回路22を取り付ける高さ補助スナバ回路22の底面位置となる高さを、入力端子P11の形成高さH11スナバ回路21を取り付ける高さスナバ回路21の底面位置となる高さより低くなるように構成している。なお、基板30導体バー31,32、半導体チップ41~46等の図示省略はケース70上に設けられており、ケース70の一方側面図中左側面からバスバー71を介して入力端子P11が設けられ、ケース70の他方側面図中右側面からバスバー73を介してスナバ端子P13が設けられる。垂直方向におけるバスバー73の長さをバスバー71の長さより短くすることにより、ケース70表面からの形成高さH13を形成高さH11より低く設定している。なお、バスバー71及び73は共に導体バー31図1参照に電気的に接続される。なお、バスバー71及び入力端子P11並びにバスバー73及びスナバ端子P13をそれぞれ一体形成しても良い。また、図6で示した構成は一例に過ぎず、他の構造を用いてスナバ端子P13の形成高さH13を、入力端子P11の形成高さH11より低くすることも考えられる。また、入力端子P12及びスナバ端子P14は図6では図示していないが、それぞれ入力端子P11及びスナバ端子P13と同様に、ケース70の表面から形成高さH11及びH13となるように設けられる。ただし、入力端子P12用及びスナバ端子P14のバスバーは共に導体バー32図1参照に電気的に接続される。なお、スナバ端子P13及びP14の形成高さが異なっている点を除き、パワーモジュール4の平面構成及び回路構成は図1及び図2で示した構成と同様である。このように、実施の形態4のパワーモジュール4は、スナバ端子P13及びP14の形成高さH13を、入力端子P11及びP12の形成高さH11より低くしている。したがって、実施の形態4のパワーモジュール4は、形成高さH13を形成高さH11と同程度で形成する場合に比べ、補助スナバ回路22と基板30上の半導体チップ41~46に形成される回路部51~53それぞれとの距離短縮を図るにより配線長が短くなる結果、補助スナバ回路22による回路部51~53それぞれへのサージ電圧低減効果をより高めることができる。<実施の形態5>図7は実施の形態5のパワーモジュール5であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。なお、図7は実施の形態1で示した図3のA-A断面の断面構造を模式的に示している。同図に示すように、スナバ端子P13の形成高さH13を、入力端子P11の形成高さH11より高くなるように構成している。なお、基板30はケース70上に設けられており、ケース70の一方側面図中左側面からバスバー71を介して入力端子P11が設けられ、ケース70の他方側面図中右側面からバスバー74を介してスナバ端子P13が設けられる。垂直方向におけるバスバー74の長さをバスバー71の長さより長くすることにより、ケース70表面からの形成高さH13を形成高さH11より高く設定している。バスバー71及び74は共に導体バー31図1参照に電気的に接続される。なお、バスバー71及び入力端子P11並びにバスバー74及びスナバ端子P13をそれぞれ一体形成しても良い。また、図7で示した構成は一例に過ぎず、他の構造を用いてスナバ端子P13の形成高さH13を、入力端子P11の形成高さH11より高くすることも考えられる。また、入力端子P12及びスナバ端子P14は図7では図示していないが、それぞれ入力端子P11及びスナバ端子P13と同様に、ケース70の表面から形成高さH11及びH13となるように設けられる。ただし、入力端子P12用及びスナバ端子P14のバスバーは共に導体バー32図1参照に電気的に接続される。なお、スナバ端子P13及びP14の形成高さが異なっている点を除き、パワーモジュール5の平面構成及び回路構成は図1及び図2で示した構成と同様である。このように、実施の形態5のパワーモジュール5は、スナバ端子P13及びP14の形成高さH13を、入力端子P11及びP12の形成高さH11より高くしている。したがって、実施の形態5のパワーモジュール5は、形成高さH13を形成高さH11と同程度で形成する場合に比べ、補助スナバ回路22と回路部51~53との距離延長を図ることによって、補助スナバ回路22を高く配置することができる。このため、実施の形態5のパワーモジュール5は、所定の制御信号の配線が実装されたモジュール外の基板制御基板や出力端子P21~P23に対して、補助スナバ回路22の取付時の影響を軽減することができる分、組立工程の簡略化を図ることができる。<実施の形態6>図8は実施の形態6のパワーモジュール6であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14間の距離d13を、入力端子P11及びP12間の距離d11より短くなるようにしている。なお、スナバ端子P13及びP14間の距離d13を除き、パワーモジュール6の平面構成及び回路構成は図1及び図2で示した構成と同様である。このように、実施の形態6のパワーモジュール6は、スナバ端子P13及びP14間の距離d13の短縮化に伴い、補助スナバ回路22と回路部51~53との距離短縮を図ることにより配線長が短くなる結果、補助スナバ回路22による回路部51~53それぞれへのサージ電圧低減効果をより高めることができる。なお、スナバ端子P13及びP14間の距離d13は少なくとも互いの絶縁性を維持する長さに設定する必要がある。<実施の形態7>図9は実施の形態7のパワーモジュール7であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14が共に上方に形成される第3の端部は、入力端子P11及びP12が上方に形成される第1の縁部に対向する基板30の一辺図中右辺となる。なお、パワーモジュール7の平面構成及び回路構成は図1及び図2で示した構成と同様である。このように、実施の形態7のパワーモジュール7では、スナバ回路21から最も離された位置に補助スナバ回路22を設けることにより、回路部51~53間で異なるインダクタンスに成分より生じる異なるサージ電圧を最も効果的に低減させることができる。なぜなら、回路部51~53の順でインダクタンス成分が大きくなる回路部51~53に対して、回路部51~53にかけて大きくなるサージ電圧抑制効果を補助スナバ回路22が発揮できるからである。なお、図3~図8で示した実施の形態1~実施の形態6は、実施の形態7と同様、スナバ端子P13及びP14が共に上方に形成される第3の端部は、入力端子P11及びP12が形成される第1の縁部に対向する基板30の一辺となる。したがって、実施の形態1~実施の形態6においても、実施の形態7と同様の効果を併せて発揮することができる。<実施の形態8>図10は実施の形態8のパワーモジュール8であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14が共に上方に形成される第3の端部は、出力端子P21~P23が形成される第2の縁部と同一の基板30の一辺図中下辺となる。なお、スナバ端子P13及びP14の配置内容を除き、パワーモジュール8の平面構成及び回路構成は図1及び図2で示した構成と同様である。このような構成の実施の形態8のパワーモジュール8は、スナバ端子P13及びP14を出力端子P21~P23の上方に設けることにより、平面視重複して出力端子P21~P23とスナバ端子P13及びP14とを設けることができる分、全体の取付面積の低減化を図ることができる。なお、図3~図8で示した実施の形態1~実施の形態6は、実施の形態8と同様にスナバ端子P13及びP14を配置することにより、実施の形態8と同様の効果を併せて発揮することができる。<実施の形態9>図11は実施の形態9のパワーモジュール9であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14が共に上方に形成される第3の端部は、出力端子P21~P23が形成される第2の縁部と対向する基板30の一辺図中上辺となる。なお、スナバ端子P13及びP14の配置内容を除き、パワーモジュール9の平面構成及び回路構成は図1及び図2で示した構成と同様である。このように、実施の形態9のパワーモジュール9は、入力端子P11及びP12に対向する縁部図中右辺には、スナバ端子P13及びP14が設けられないため、上記入力端子P11及びP12に対向する縁部の有効利用を図ることができる。なお、図3~図8で示した実施の形態1~実施の形態6は、実施の形態9と同様にスナバ端子P13及びP14を配置することにより、実施の形態9と同様の効果を併せて発揮することができる。<実施の形態10>図12は実施の形態10のパワーモジュール10であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14のうち一方であるスナバ端子P13が上方に形成される第3の端部は、入力端子P11及びP12が上方に形成される第1の縁部と対向する基板30の一辺図中右辺となり、他方であるスナバ端子P14が上方に形成される第4の端部は、出力端子P21~P23が形成される第2の縁部と対向する基板30の一辺図中右辺となる。このように、実施の形態10のパワーモジュール10は、入力端子P11及びP12から最も離された位置にスナバ端子P13を設けることにより、実施の形態7と同様、回路部51~53間で異なるインダクタンスに成分より生じる異なるサージ電圧を、より効果的に低減させることができる。また、スナバ端子P14は出力端子P21~P23が形成される第2の縁部と対向する第4の縁部に形成されるため、出力端子P21~P23の配置自由度は影響を受けることはない。さらに、スナバ端子P13及びスナバ端子P14間が比較的短い距離間隔になるように、スナバ端子P13及びP14を第3の端部及び第4の端部の上方に設けることにより、補助スナバ回路22と回路部51~53との配線長短縮化に伴う高いサージ電圧低減効果を発揮させることができる。なお、図3~図8で示した実施の形態1~実施の形態6は、実施の形態10と同様にスナバ端子P13及びP14を配置することにより、実施の形態10と同様の効果を併せて発揮することができる。<実施の形態11>図13は実施の形態11のパワーモジュール11であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14のうち一方であるスナバ端子P13が上方に形成される第3の端部は、入力端子P11及びP12が形成される第1の縁部と対向する基板30の一辺図中右辺となり、他方であるスナバ端子P14が上方に形成される第4の端部は、出力端子P21~P23が形成される第2の縁部と同一の一辺図中下辺となる。このように、実施の形態11のパワーモジュール11は、入力端子P11及びP12から最も離された位置にスナバ端子P13を設けることにより、実施の形態7と同様、回路部51~53間で異なるインダクタンスに成分より生じる異なるサージ電圧を、より効果的に低減させることができる。また、スナバ端子P14を出力端子P21~P23の上方に設けることにより、平面視重複して出力端子P21~P23とスナバ端子P14とを設けることができる分、実施の形態8と同様、全体の取付面積の低減化を図ることができる。なお、図3~図8で示した実施の形態1~実施の形態6は、実施の形態11と同様にスナバ端子P13及びP14を配置することにより、実施の形態11と同様の効果を併せて発揮することができる。<実施の形態1~実施の形態11における共通概念>実施の形態1~実施の形態11で示したスナバ端子P13及びP14の配置は全て以下の要件,を満足する。入力端子P11及びP12が形成される第1の縁部以外の他の縁部の上方にスナバ端子P13及びP14が設けられる。上記第1の縁部及び出力端子P21~P23が形成される第2の縁部のうち、一方に隣接する第3の縁部の上方に、スナバ端子P13及びP14のうち少なくとも一方が設けられる。したがって、実施の形態1~実施の形態11の共通の効果として、スナバ回路21とは比較的距離を隔てた位置に補助スナバ回路22を設けることにより、回路部51~53間で異なるインダクタンス成分よって生じる異なるサージ電圧を効果的に低減させることができる効果を奏する。<その他>なお、上述した実施の形態では、3相の交流信号を出力信号OUT1~OUT3として出力するパワーモジュールを示したが出力する交流信号数は複数であれば3相に限定されない。また、上述した実施の形態では、半導体チップ41~46内に設けられる半導体素子としてIGBT及びフライホイール用ダイオードの組合せ構造を示したが、上記組合せ構造に代えてMOSFETを用いる等、他の半導体素子を用いることも勿論考えられる。さらに、上述した実施の形態では、補助スナバ回路22用のスナバ端子P13及びP14を一組のみ設ける構成を示したが、上述した要件,を満足させて、さらに他に一組のスナバ端子P13及びP14対相当仮にスナバ端子P15及びP16とするを設ける構成も考えられる。この場合、補助スナバ回路22用の2組のスナバ端子対スナバ端子P13及びP14並びにスナバ端子P15及びP16のうち、ユーザの要望に応じて、一方のスナバ端子対に補助スナバ回路22を選択的に設けることができる効果を奏する。また、実施の形態8及び実施の形態9のパワーモジュール8及び9のように、入力端子P11及びP12が上方に設けられる第1の縁部に隣接した縁部の上方にスナバ端子P13及びP14を設ける場合は、当該隣接した縁部の上方であれば任意の位置に設けることができる。"