交流電源に接続され、交流を整流する整流回路と、インダクタとスイッチング素子の直列回路を備え、この直列回路が前記整流回路の出力側に接続され、前記スイッチング素子のスイッチングにより昇圧電圧を負荷側へ出力する昇圧回路と、前記負荷へ供給する電圧と基準電圧を比較する誤差比較器と、前記スイッチング素子をPWM駆動するために用いるパルスを発生する発振器と、前記誤差比較器の出力と前記整流回路の出力とに基づき前記スイッチング素子の破壊防止電流を作成し、この破壊防止電流と前記昇圧回路のスイッチング素子に流れる電流とを比較して比較信号を生成する第1の比較信号生成回路と、前記誤差比較器の出力と前記発振器の出力とを用いて前記負荷へ供給される出力電圧の発振を防止すると共に前記スイッチング素子の破壊防止のためのリミットを与えた鋸歯状波を生成する鋸歯状波生成回路と、前記鋸歯状波と前記昇圧回路のスイッチング素子に流れる電流とを比較して比較信号を生成する第2の比較信号生成回路と、前記第1の比較信号生成回路の出力と前記発振器の出力とに基づき前記スイッチング素子を駆動するPFC昇圧制御用の第1の駆動信号と、前記第2の比較信号生成回路の出力と前記発振器の出力とに基づき前記スイッチング素子を駆動する昇圧制御用の第2の駆動信号と、のいずれかを外部入力に基づき出力するPWM駆動回路とを具備することを特徴とする電源装置。PWM駆動回路は、第1、第2の駆動信号により前記スイッチング素子を駆動するドライバを備えることを特徴とする請求項1に記載の電源装置。抵抗と第3のスイッチング素子の直列回路により構成され、整流回路の出力端に接続された調整用負荷回路と、前記整流回路の出力に基づき前記第3のスイッチング素子を制御して前記整流回路の負荷調整を行う負荷調整回路とを具備することを特徴とする請求項1または2に記載の電源装置。整流回路にはトライアックが用いられ、第2の駆動信号を出力して動作することを特徴とする請求項3に記載の電源装置。負荷に供給される電力を制御するための第4のスイッチング素子と、負荷制御信号に応じて前記第4のスイッチング素子を駆動して電力を制御する負荷電力制御回路とを具備することを特徴とする請求項3または4に記載の電源装置。昇圧回路は、第1のインダクタと第1のスイッチング素子の直列回路を備える第1の昇圧回路と、第2のインダクタと第2のスイッチング素子の直列回路を備える第2の昇圧回路とが、並列接続された回路により構成され、第1の比較信号生成回路と第2の比較信号生成回路が、第1のスイッチング素子と第2のスイッチング素子に対応して2チャネル設けられ、PWM駆動回路からは、第1の駆動信号と第2の駆動信号がそれぞれ、前記第1のスイッチング素子と第2のスイッチング素子に対応して出力されることを特徴とする請求項1乃至5のいずれか1項に記載の電源装置。本発明は上記のような電源装置における現状に鑑みてなされたもので、その目的は、一つの装置で、昇圧型PFC回路としても昇圧回路としても使用することができ、使用電力の大小等の必要に応じて適宜切り換えて使用できる電源装置を提供することである。本発明に係る電源装置は、交流電源に接続され、交流を整流する整流回路と、インダクタとスイッチング素子の直列回路を備え、この直列回路が前記整流回路の出力側に接続され、前記スイッチング素子のスイッチングにより昇圧電圧を負荷側へ出力する昇圧回路と、前記負荷へ供給する電圧と基準電圧を比較する誤差比較器と、前記スイッチング素子をPWM駆動するために用いるパルスを発生する発振器と、前記誤差比較器の出力と前記整流回路の出力とに基づき前記スイッチング素子の破壊防止電流を作成し、この破壊防止電流と前記昇圧回路のスイッチング素子に流れる電流とを比較して比較信号を生成する第1の比較信号生成回路と、前記誤差比較器の出力と前記発振器の出力とを用いて前記負荷へ供給される出力電圧の発振を防止すると共に前記スイッチング素子の破壊防止のためのリミットを与えた鋸歯状波を生成する鋸歯状波生成回路と、前記鋸歯状波と前記昇圧回路のスイッチング素子に流れる電流とを比較して比較信号を生成する第2の比較信号生成回路と、前記第1の比較信号生成回路の出力と前記発振器の出力とに基づき前記スイッチング素子を駆動するPFC昇圧制御用の第1の駆動信号と、前記第2の比較信号生成回路の出力と前記発振器の出力とに基づき前記スイッチング素子を駆動する昇圧制御用の第2の駆動信号と、のいずれかを外部入力に基づき出力するPWM駆動回路とを具備することを特徴とする。本発明に係る電源装置においては、PWM駆動回路は、第1、第2の駆動信号により前記スイッチング素子を駆動するドライバを備えることを特徴とする。本発明に係る電源装置は、抵抗と第3のスイッチング素子の直列回路により構成され、整流回路の出力端に接続された調整用負荷回路と、前記整流回路の出力に基づき前記第3のスイッチング素子を制御して前記整流回路の負荷調整を行う負荷調整回路とを具備することを特徴とする。本発明に係る電源装置は、整流回路にはトライアックが用いられ、第2の駆動信号を出力して動作することを特徴とする。本発明に係る電源装置は、負荷に供給される電力を制御するための第4のスイッチング素子と、負荷制御信号に応じて前記第4のスイッチング素子を駆動して電力を制御する負荷電力制御回路とを具備することを特徴とする。本発明に係る電源装置は、昇圧回路は、第1のインダクタと第1のスイッチング素子の直列回路を備える第1の昇圧回路と、第2のインダクタと第2のスイッチング素子の直列回路を備える第2の昇圧回路とが、並列接続された回路により構成され、第1の比較信号生成回路と第2の比較信号生成回路が、第1のスイッチング素子と第2のスイッチング素子に対応して2チャネル設けられ、PWM駆動回路からは、第1の駆動信号と第2の駆動信号がそれぞれ、前記第1のスイッチング素子と第2のスイッチング素子に対応して出力されることを特徴とする。本発明によれば、スイッチング素子を駆動するPFC昇圧制御用の第1の駆動信号と、スイッチング素子を駆動する昇圧制御用の第2の駆動信号と、のいずれかを外部入力に基づき出力するので、一つの電源装置で、昇圧型PFC回路としても昇圧回路としても使用することができ、使用電力の大小等の必要に応じて適宜切り換えて使用できる。また、本発明によれば、昇圧型PFC回路と昇圧回路とに誤差比較器や発振器を共用する構成であるため、昇圧型PFC回路と昇圧回路とを個別に用意する場合に比べて使用部品を削減した装置を実現することができる。以下、添付図面を参照して本発明の実施例に係る電源装置を説明する。各図において、同一の構成要素には、同一の符号を付して重複する説明を省略する。図1に、第1の実施形態に係る電源装置の構成が示されている。実施形態に係る電源装置は、交流電源10を整流するダイオードブリッジからなる整流回路11の出力に、昇圧回路12が接続された装置である。昇圧回路12は、整流回路11の出力に、インダクタL1と例えばMOSFETにより構成されるスイッチング素子M1の直列回路が接続されると共に、インダクタL1から一方の出力端子に向かう経路にインダクタL1に直列にダイオードD1が接続された回路である。この電源装置の二つの出力端子間には、平滑コンデンサC1が接続されており、上記スイッチング素子M1は制御回路2に接続される。制御回路2は、昇圧回路12の出力を降圧する降圧回路14から電力供給を受けて動作する。制御回路2には、誤差比較器21、第1リミッタ22、第2リミッタ23、鋸歯状波発生回路24、アンプ25、第1比較器26、第2比較器27、発振器28、PWM駆動回路20、ドライバ29が備えられている。誤差比較器21は、出力電圧を抵抗R2、R3の直列回路により分圧した電圧と、所定閾値電圧REFとを比較して誤差電圧を出力する。また、昇圧回路12の入力電圧は、抵抗R4、R5の直列回路により分圧され、第1リミッタ22に与えられる。第1リミッタ22には、抵抗R4、R5による分圧電位と誤差比較器21による誤差電圧とが与えられており、第1リミッタ22は、抵抗R4、R5による分圧電位と誤差比較器21による誤差電圧とを合成して、スイッチング素子M1の破壊防止基準電位として第1比較器26へ与える。第1比較器26へ与えられる、スイッチング素子M1の破壊防止基準電位は、図2aのVaに示すような正弦波の半波長の波形である。第1比較器26の他方の入力端子には、スイッチング素子M1と抵抗R1の接続点から、スイッチング素子M1に流れる電流がアンプ25により増幅されて与えられており、第1比較器26はこれらを図2bのように比較し、比較結果をPWM駆動回路20へ送出して電流連続型CCMモードにより制御している。このように第1リミッタ22とアンプ25と第1比較器26は、誤差比較器21の出力と整流回路11の出力とに基づきスイッチング素子M1の破壊防止電流を作成し、この破壊防止電流と昇圧回路12のスイッチング素子M1に流れる電流とを比較して比較信号を生成する第1の比較信号生成回路として機能する。また、誤差比較器21から出力された誤差電圧は、スイッチング素子M1の破壊防止電圧である第2リミッタ23の出力と合成されて鋸歯状波発生回路24へ送出され、鋸歯状波発生回路24によって装置の出力OUTの発振を防止するために鋸歯状波の電圧とされて第2比較器27へ基準電圧として与えられる。この鋸歯状波の電圧は、発振器28から与えられるパルスタイミングにより立ち上がり、その後に緩やかな傾斜を有する図3aに示す電圧Vbである。第2比較器27の他方の入力端子には、スイッチング素子M1と抵抗R1の接続点から、スイッチング素子M1に流れる電流がアンプ25により増幅されて与えられており、第2比較器27はこれらを図3bのように比較し、比較結果をPWM駆動回路20へ送出している。このように、第2比較器27は、鋸歯状波発生回路24による鋸歯状波と昇圧回路12のスイッチング素子M1に流れる電流とを比較して比較信号を生成する第2の比較信号生成回路として機能する。PWM駆動回路20は、モード端子MODEを有し、このモード端子MODEには外部から、PFC昇圧回路としての動作であるか、または昇圧回路としての動作であるかを切り換える信号が与えられる。この信号は、人的に切り換えを行うことのできるスイッチから出力することもでき、また、例えば入力電力を判定して電力の大小に応じた信号を送出する回路から出力することもできる。PWM駆動回路20は、上記モード端子MODEからの信号に基づき、出力を切り換える。モード端子MODEにPFC昇圧回路としての動作であることを示す信号が与えられると、PWM駆動回路20は、第1の比較信号生成回路としての第1比較器26の出力と発振器28の出力とに基づきスイッチング素子M1を駆動するPFC昇圧制御用の第1の駆動信号をドライバ29を介して出力する。また、モード端子MODEに昇圧回路としての動作であることを示す信号が与えられると、PWM駆動回路20は、第2の比較信号生成回路としての第2比較器27の出力と発振器28の出力とに基づきスイッチング素子M1を駆動する昇圧制御用の第2の駆動信号をドライバ29を介して出力する。アンプ25の出力が図2aに示す基準値Vaを超えた場合には、第1比較器26からスイッチング素子M1をオフとするための信号が出力され、上記基準値Va以下の場合には、スイッチング素子M1をオンとするための信号が出力される。また、アンプ25の出力が図3aに示す基準値Vbを超えた場合には、第2比較器27からスイッチング素子M1をオフとするための信号が出力され、上記基準値Vb以下の場合には、スイッチング素子M1をオンとするための信号が出力される。いずれのモードにおいても制御回路2は、昇圧回路12の出力電圧を抵抗R2、R3によって分圧した電圧と、誤差比較器21に与えられている所定閾値電圧REFとが等しくなるように動作し、出力設定電圧を抵抗R2、R3の比と、所定閾値電圧REFとによって設定することができる。例えば、所定閾値電圧REFを1Vとした場合、R2:R3=399:1とすることにより、出力設定電圧を400Vとすることができる。以上の通り、この実施形態によれば、PFC昇圧制御するモードと昇圧制御するモードのいずれをも選択することができ、PFC昇圧制御する電源装置と昇圧制御する電源装置を単に合体させた場合に比べて使用部品と使用回路を削減することができ、使用電力によらず柔軟に使用が可能である。図4には、第2の実施形態に係る電源装置が示されている。この電源装置の昇圧回路12Aは、図1の昇圧回路12におけるインダクタL1とダイオードD1の直列回路に対し、ダイオードD2が接続されている。また、交流電源10と整流回路11との間に、トライアック16が接続されスイッチングした交流が整流回路11へ与えられる構成となっている。整流回路11の出力側には、調整用負荷回路17が接続されている。調整用負荷回路17は抵抗R6と、MOSFETにより構成される第3のスイッチング素子M2の直列回路により構成されている。装置の出力端子には負荷である1または2以上のLED18と、インダクタL2、MOSFETにより構成される第4のスイッチング素子M3、抵抗R7の直列回路が接続されている。また、降圧回路14が、MOSFET-M4、抵抗R8、コンデンサC2及びツェナーダイオードD5により構成されている。降圧回路14から制御回路2AのVIN端子へ電力が供給されている。図5に示される通り、制御回路2Aは第1の実施形態の制御回路2に準じた構成を有し、モード端子MODEに与える信号により、PFC昇圧回路として動作するか、昇圧回路として動作するかを制御することができる。更に制御回路2Aは、制御回路2の構成に加えて第3のスイッチング素子M2のドライバ31、第4のスイッチング素子M3のドライバ32、PWMドライバ33及びアンドゲート34を備える。PWM駆動回路20Aは、第1の実施形態のPWM駆動回路20に準じた動作を行い、更に、トライアック16が用いられるために、昇圧回路12Aや制御回路2Aの負荷が軽い場合に応じてドライバ31から制御信号を送出して第3のスイッチング素子M2をオンとして、トライアック16が誤動作しないように負荷を調整する。また、抵抗により検出された電圧をFB_Iから取り込み、アンプ37を介して比較器38にて比較値保持部39の出力値と比較し、比較結果をPWM駆動回路20Aへ与えることにより、LED18に流れる電流検出が行われる。PWM駆動回路20Aは、抵抗R7により電圧を検出してLED18に流れる電流を求め、これに基づき動作期間を制御するPWM信号をPWMドライバ33に与え、アンドゲート34を制御してドライバ32からPWMによる第4のスイッチング素子M3の駆動信号を送り、調光制御することができる。上記比較値保持部39に対してI_CON端子からDC電圧を与えることができ、外部からLED18に流れる電流を設定可能である。PWM駆動回路20Aにおいては、PWM_REF端子にDC電圧を与えることにより、PWMドライバ33へ出力するPWM信号のデューティを調整することができる。上記DC電圧は、比較値保持部35から比較器36へ与えられ、比較器36は比較値保持部35の出力値と発振器28の出力とを比較して比較結果をPWM駆動回路20Aへ与える。PWM駆動回路20Aは、この比較結果に基づきPWMドライバ33へ出力するPWM信号のデューティを制御する。また、PWM駆動回路20Aに対し、PWM_IN端子から直接にPWM信号を入力することにより、PWM駆動回路20Aは、このPWM信号をPWMドライバ33へ出力して第4のスイッチング素子M3をPWM制御する。制御回路2Aは、誤差比較器21へ与える所定閾値電圧REFを保持するVrefを備え、更に、リニアレギュレータLDOLowDropOutを備えている。また、PWM駆動回路20Aは過電圧保護回路OVPと、低電圧誤動作防止回路UVLOを備えている。交流入力にトライアック16が用いられている図4に示す第2の実施形態ではMODE端子の信号により、昇圧回路12AをPFC昇圧制御ではなく昇圧制御するモードを選択することになる。入力電圧がトライアック16によって小さく制御されているとき、昇圧型PFC制御ではなく昇圧制御のモードを用いることによって電流リミットによる制約がPFC制御の場合と比較して小さくなる。このため第2の実施形態の電源装置においては、昇圧能力が大きくなり、小さな入力電圧を用いて、より大きな出力電圧を得ることができる。これによって、トライアック16を使用した場合に、小さな入力電圧によってLED18に与える電圧の動作可能範囲を広げることができる。また、トライアック16を用いた電源装置により調光を行う場合は、入力電圧平均値や入力電圧幅を検出し、それに応じてLED18に流す出力電流値や第4のスイッチング素子M3の動作期間オン期間を決めた信号を作成して第4のスイッチング素子M3を制御する。これらの入力電圧平均値や入力電圧幅は、それぞれ単独で使用して調光に用いることもできるし、組み合わせて使用して調光制御することも可能である。本実施形態の電源装置によっても、PFC昇圧制御する電源装置と昇圧制御する電源装置を単に合体させた場合に比べて使用部品と使用回路を削減することができ、使用電力によらず柔軟に使用が可能である。図6には、第3の実施形態に係る電源装置が示されている。この電源回路の昇圧回路12Bは、第1のインダクタL1-1と第1のスイッチング素子M1-1の直列回路を備える第1の昇圧回路と、第2のインダクタL1-2と第2のスイッチング素子M1-2の直列回路を備える第2の昇圧回路とが、並列接続された回路により構成されている。スイッチング素子M1-1とグランドの間には抵抗R1-1が接続され、スイッチング素子M1-2とグランドの間には抵抗R1-1が接続されている。更に、インダクタL1-1と出力端子間には、ダイオードD1-1が接続されており、インダクタL1-2と出力端子間には、ダイオードD1-2が接続されている。第3の実施形態に係る電源装置に用いられる制御回路2Bは、図7に示されるように構成されている。即ち、スイッチング素子M1と抵抗R1の接続点から、スイッチング素子M1に流れる電流を増幅するため、アンプ25-1、25-2が備えられている。アンプ25-1、25-2の出力は、それぞれ第1比較器26-1、26-2に送出されている。第1比較器26-1、26-2の機能は、第1比較器と同一であり、それぞれの出力はPWM駆動回路20Bに与えられている。PWM駆動回路20Bは、モード端子MODEにPFC昇圧回路としての動作であることを示す信号が与えられると、第1の比較信号生成回路としてスイッチング素子M1-1、M1-2を駆動するPFC昇圧制御用の第1の駆動信号をドライバ29-1、29-2を介して出力する。また、PWM駆動回路20Bは、モード端子MODEに昇圧回路としての動作であることを示す信号が与えられると、第2の比較信号生成回路としてスイッチング素子M1-1、M1-2を駆動する昇圧制御用の第2の駆動信号をドライバ29-1、29-2を介して出力する。PWM駆動回路20Bは、ドライバ29-1を介して第1のスイッチング素子M1-1へ出力する信号とドライバ29-2を介して第2のスイッチング素子M1-2へ出力する信号とをインターリーブ制御により交互に出力する。他の構成は、第2の実施形態に係る電源装置と同じである。このような構成を有する第3の実施形態に係る電源装置によれば、PFC昇圧制御する電源装置と昇圧制御する電源装置を単に合体させた場合に比べて使用部品と使用回路を削減することができ、使用電力によらず柔軟に使用が可能である。また、昇圧回路が第1の昇圧回路と第2の昇圧回路とにより2チャネル構成であるため、出力側へ電力を送る能力を向上させることができ、第2の実施形態に係る電源装置に比べて大電力を要する場合に好適である。また、2チャネル構成の昇圧回路をインターリーブ制御するので、電流リップルを減少させることができる。なお、第2の実施形態と第3の実施形態に用いたトライアック16は、図示しないドライブ回路を用いて0~100の間で出力を制御することができる。ここに、トライアック16の出力を100とする場合には、トライアック16の機能を停止させている状態であり、トライアック16の出力を0とする場合には、トライアック16から整流回路11へ電流が流れない状態である。通常、トライアックは小電力で用いられることが多いので、トライアック16の出力を100未満で制御して用いる場合には、モード端子MODEから昇圧回路としての動作であることを示す信号を与えて昇圧回路のみとして動作させ、トライアック16の出力を100としてトライアック16の機能を停止する場合には、モード端子MODEから、PFC昇圧回路としての動作であることを示す信号を与えて、PFC昇圧回路として動作させることができる。勿論、トライアック16の出力を100未満で制御して用いる場合にモード端子MODEから、PFC昇圧回路としての動作であることを示す信号を与えて、PFC昇圧回路として動作させても良い。