第1のトランジスタと、第2のトランジスタと、第1の容量素子と、第2の容量素子と、第3の容量素子と、第1の抵抗素子と、第2の抵抗素子と、を有し、前記第1のトランジスタのゲート端子と、前記第1のトランジスタのドレイン端子と、前記第2のトランジスタのソース端子と、前記第1の容量素子の一方の端子と、は電気的に接続され、前記第2のトランジスタのゲート端子と、前記第2のトランジスタのドレイン端子と、前記第2の容量素子の一方の端子と、前記第3の容量素子の一方の端子と、前記第1の抵抗素子の一方の端子と、は電気的に接続され、前記第1のトランジスタのソース端子と、前記第2の容量素子の他方の端子と、前記第1の抵抗素子の他方の端子と、前記第2の抵抗素子の一方の端子と、は電気的に接続され、前記第3の容量素子の他方の端子と、前記第2の抵抗素子の他方の端子とは電気的に接続され、前記第1のトランジスタのチャネル形成領域および前記第2のトランジスタのチャネル形成領域は、酸化物半導体を用いて構成された復調回路。前記第2のトランジスタのゲート端子と、前記第2のトランジスタのドレイン端子と、前記第2の容量素子の一方の端子と、前記第3の容量素子の一方の端子と、前記第1の抵抗素子の一方の端子と、が電気的に接続されているノードに、基準電位が与えられる請求項1に記載の復調回路。第1のトランジスタと、第2のトランジスタと、第1の容量素子と、第2の容量素子と、第3の容量素子と、第1の抵抗素子と、第2の抵抗素子と、を有し、前記第2のトランジスタのゲート端子と、前記第2のトランジスタのドレイン端子と、前記第1のトランジスタのソース端子と、前記第1の容量素子の一方の端子と、は電気的に接続され、前記第2のトランジスタのソース端子と、前記第2の容量素子の一方の端子と、前記第3の容量素子の一方の端子と、前記第1の抵抗素子の一方の端子と、は電気的に接続され、前記第1のトランジスタのゲート端子と、前記第1のトランジスタのドレイン端子と、前記第2の容量素子の他方の端子と、前記第1の抵抗素子の他方の端子と、前記第2の抵抗素子の一方の端子と、は電気的に接続され、前記第3の容量素子の他方の端子と、前記第2の抵抗素子の他方の端子とは電気的に接続され、前記第1のトランジスタのチャネル形成領域および前記第2のトランジスタのチャネル形成領域は、酸化物半導体を用いて構成された復調回路。前記第2のトランジスタのソース端子と、前記第2の容量素子の一方の端子と、前記第3の容量素子の一方の端子と、前記第1の抵抗素子の一方の端子と、が電気的に接続されているノードに、基準電位が与えられる請求項3に記載の復調回路。請求項1乃至4のいずれか一に記載の復調回路を有するRFIDタグ。ところで、電磁波のエネルギーは、電磁波が放射される地点から観測地点までの距離の二乗に反比例する。つまり、通信器とRFIDタグの距離が遠いほど、RFIDタグが受ける電磁波のエネルギーは小さくなり、通信器とRFIDタグの距離が近いほど、RFIDタグが受ける電磁波のエネルギーは大きくなる。上述のように、通信器とRFIDタグの距離が近いほどRFIDタグが受ける電磁波のエネルギーは大きくなるから、通常、通信機とRFIDタグの距離が近い場合には、供給される電力の点では有利になる。しかし、例えば、ゲート端子とドレイン端子またはソース端子とを接続したトランジスタの整流作用を利用する特許文献1に開示の復調回路を用いたRFIDタグでは、振幅の大きな電磁波を受けると当該トランジスタに逆方向の電流が生じて十分な整流作用を得ることができなくなってしまう。つまり、十分な復調を行うことが困難になる。上述の問題に鑑み、開示する発明の一態様では、十分な復調能力を有する復調回路を提供することを課題の一とする。または、十分な復調能力を有する復調回路を用いたRFIDタグを提供することを課題の一とする。開示する発明では、復調回路に用いられるゲート端子とドレイン端子またはソース端子とを接続したトランジスタに、逆方向電流を十分に小さくすることができる材料、例えば、ワイドギャップ半導体である酸化物半導体材料を用いる。ゲート端子とドレイン端子またはソース端子とを接続したトランジスタの逆方向電流を十分に小さくすることができる半導体材料を用いることで、振幅の大きな電磁波を受ける場合であっても、十分な復調能力を確保することができる。より具体的には、例えば次のような構成を採用することができる。本発明の一態様は、第1のトランジスタと、第2のトランジスタと、第1の容量素子と、第2の容量素子と、第3の容量素子と、第1の抵抗素子と、第2の抵抗素子と、を有し、第1のトランジスタのゲート端子と、第1のトランジスタのドレイン端子またはソース端子と、第2のトランジスタのソース端子またはドレイン端子と、第1の容量素子の一方の端子と、は電気的に接続され、第2のトランジスタのゲート端子と、第2のトランジスタのドレイン端子またはソース端子と、第2の容量素子の一方の端子と、第3の容量素子の一方の端子と、第1の抵抗素子の一方の端子と、は電気的に接続され、第1のトランジスタのソース端子またはドレイン端子と、第2の容量素子の他方の端子と、第1の抵抗素子の他方の端子と、第2の抵抗素子の一方の端子と、は電気的に接続され、第3の容量素子の他方の端子と、第2の抵抗素子の他方の端子とは電気的に接続され、第1のトランジスタのチャネル形成領域および第2のトランジスタのチャネル形成領域は、酸化物半導体を用いて構成された復調回路である。なお、上記復調回路においては、第2のトランジスタのゲート端子と、第2のトランジスタのドレイン端子またはソース端子と、第2の容量素子の一方の端子と、第3の容量素子の一方の端子と、第1の抵抗素子の一方の端子と、が電気的に接続されているノードに、基準電位が与えられることがある。本発明の別の一態様は、第1のトランジスタと、第2のトランジスタと、第1の容量素子と、第2の容量素子と、第3の容量素子と、第1の抵抗素子と、第2の抵抗素子と、を有し、第2のトランジスタのゲート端子と、第2のトランジスタのドレイン端子またはソース端子と、第1のトランジスタのソース端子またはドレイン端子と、第1の容量素子の一方の端子と、は電気的に接続され、第2のトランジスタのソース端子またはドレイン端子と、第2の容量素子の一方の端子と、第3の容量素子の一方の端子と、第1の抵抗素子の一方の端子と、は電気的に接続され、第1のトランジスタのゲート端子と、第1のトランジスタのドレイン端子またはソース端子と、第2の容量素子の他方の端子と、第1の抵抗素子の他方の端子と、第2の抵抗素子の一方の端子と、は電気的に接続され、第3の容量素子の他方の端子と、第2の抵抗素子の他方の端子とは電気的に接続され、第1のトランジスタのチャネル形成領域および第2のトランジスタのチャネル形成領域は、酸化物半導体を用いて構成された復調回路である。なお、上記復調回路においては、第2のトランジスタのソース端子またはドレイン端子と、第2の容量素子の一方の端子と、第3の容量素子の一方の端子と、第1の抵抗素子の一方の端子と、が電気的に接続されているノードに、基準電位が与えられる場合がある。また、上記復調回路を用いることにより、優れた特性のRFIDタグが得られる。なお、上記において、酸化物半導体を用いてトランジスタを構成することがあるが、開示する発明はこれに限定されない。酸化物半導体と同等の逆電流特性が実現できる材料、例えば、炭化シリコンをはじめとするワイドギャップ材料より具体的には、例えば、エネルギーギャップEgが3eVより大きい半導体材料などを適用しても良い。なお、本明細書等において上や下の用語は、構成要素の位置関係が直上または直下であることを限定するものではない。例えば、ゲート絶縁層上のゲート電極の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。また、本明細書等において電極や配線の用語は、これらの構成要素を機能的に限定するものではない。例えば、電極は配線の一部として用いられることがあり、その逆もまた同様である。さらに、電極や配線の用語は、複数の電極や配線が一体となって形成されている場合なども含む。また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。なお、本明細書等において、電気的に接続には、何らかの電気的作用を有するものを介して接続されている場合が含まれる。ここで、何らかの電気的作用を有するものは、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、何らかの電気的作用を有するものには、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。ゲート端子とドレイン端子またはソース端子とを接続したトランジスタに酸化物半導体を用いることで逆方向電流が十分に小さくなるため、これを用いることにより、復調回路の能力を十分に高めることが可能である。このため、通信機とRFIDタグの距離が近い場合などであっても、良好なデータ送受信を行うことが可能になる。このように、酸化物半導体を用いたトランジスタより広義には、逆方向電流を十分に抑制することが可能なトランジスタを復調回路の一部に用いることで、優れた特性の復調回路が実現される。または、当該復調回路により、優れた特性のRFIDタグが実現される。本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。なお、本明細書等における第1、第2、第3などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。実施の形態1本実施の形態では、開示する発明の一態様に係る半導体装置の回路構成などについて、図1乃至図3を参照して説明する。なお、回路図においては、酸化物半導体を用いたトランジスタであることを示すために、OSの符号を併せて付す場合がある。回路構成はじめに、開示する発明の一態様に係る半導体装置の回路構成および各構成要素の機能について、図1を参照して説明する。図1Aに、開示する発明の復調回路の一例を示す。当該復調回路は、第1のトランジスタT1と、第2のトランジスタT2と、第1の容量素子C1と、第2の容量素子C2と、第3の容量素子C3と、第1の抵抗素子R1と、第2の抵抗素子R2と、を有する。ここで、第1のトランジスタT1のゲート端子と、第1のトランジスタT1のドレイン端子またはソース端子と、第2のトランジスタT2のソース端子またはドレイン端子と、第1の容量素子C1の一方の端子と、は電気的に接続されている。また、第2のトランジスタT2のゲート端子と、第2のトランジスタT2のドレイン端子またはソース端子と、第2の容量素子C2の一方の端子と、第3の容量素子C3の一方の端子と、第1の抵抗素子R1の一方の端子と、は電気的に接続されている。また、第1のトランジスタT1のソース端子またはドレイン端子と、第2の容量素子C2の他方の端子と、第1の抵抗素子R1の他方の端子と、第2の抵抗素子R2の一方の端子と、は電気的に接続されている。また、第3の容量素子C3の他方の端子と、第2の抵抗素子R2の他方の端子とは電気的に接続されている。なお、第1の容量素子C1の他方の端子は入力端子INとして機能し、第3の容量素子C3の他方の端子と、第2の抵抗素子R2の他方の端子とが電気的に接続されているノードは、出力端子OUTとして機能する。なお、図1Aに示す復調回路においては、通常、第2のトランジスタT2のゲート端子と、第2のトランジスタT2のドレイン端子またはソース端子と、第2の容量素子C2の一方の端子と、第3の容量素子C3の一方の端子と、第1の抵抗素子R1の一方の端子と、が電気的に接続されているノードGNDに、基準電位VGNDが与えられる。また、図1Aに示す復調回路において、第1のトランジスタT1のチャネル形成領域および第2のトランジスタT2のチャネル形成領域は、逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体を用いて構成される。これにより、トランジスタのソース端子とドレイン端子の間に逆方向の大電圧が印加される状況でも、十分な整流作用を得ることができる。つまり、十分な復調能力を有する復調回路が実現する。図1Bに、開示する発明の復調回路の別の一例を示す。当該復調回路の構成要素は、図1Aに示す復調回路の構成要素と同様である。つまり、当該復調回路は、第1のトランジスタT1と、第2のトランジスタT2と、第1の容量素子C1と、第2の容量素子C2と、第3の容量素子C3と、第1の抵抗素子R1と、第2の抵抗素子R2と、を有する。ただし、図1Bに示す復調回路は、構成要素の接続関係が図1Aに示す復調回路とは一部異なっている。具体的には、第2のトランジスタT2のゲート端子と、第2のトランジスタT2のドレイン端子またはソース端子と、第1のトランジスタT1のソース端子またはドレイン端子と、第1の容量素子C1の一方の端子と、は電気的に接続されている。また、第2のトランジスタT2のソース端子またはドレイン端子と、第2の容量素子C2の一方の端子と、第3の容量素子C3の一方の端子と、第1の抵抗素子R1の一方の端子と、は電気的に接続されている。また、第1のトランジスタT1のゲート端子と、第1のトランジスタT1のドレイン端子またはソース端子と、第2の容量素子C2の他方の端子と、第1の抵抗素子R1の他方の端子と、第2の抵抗素子R2の一方の端子と、は電気的に接続されている。なお、第1の容量素子C1の他方の端子は入力端子INとして機能し、第3の容量素子C3の他方の端子と、第2の抵抗素子R2の他方の端子とが電気的に接続されているノードは、出力端子OUTとして機能する。なお、図1Bに示す復調回路においては、通常、第2のトランジスタT2のソース端子またはドレイン端子と、第2の容量素子C2の一方の端子と、第3の容量素子C3の一方の端子と、第1の抵抗素子R1の一方の端子と、が電気的に接続されているノードGNDに、基準電位VGNDが与えられる。また、図1Bに示す復調回路において、第1のトランジスタT1のチャネル形成領域および第2のトランジスタT2のチャネル形成領域は、逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体を用いて構成される。これにより、トランジスタのソース端子とドレイン端子の間に逆方向の大電圧が印加される状況でも、十分な整流作用を得ることができる。つまり、十分な復調能力を有する復調回路が実現する。なお、図1A及び図1Bに示す復調回路において、第1の容量素子C1は、波形の振幅の中心基準ラインを補正する機能を有する。また、第2の容量素子C2は、波形を平滑にする機能を有する。また、第1の抵抗素子R1は、A点に流れる電流を一定に保つ機能を有する。第1の抵抗素子R1の抵抗値は、第2の容量素子C2の静電容量の大きさに応じて決定される。第1の抵抗素子R1の抵抗値が小さ過ぎると、搬送波によって得られる信号の振幅が小さくなってしまう。一方、第1の抵抗素子R1の抵抗値が大きすぎると第2のトランジスタT2の降伏現象が生じ、正常に動作しないことになる。また、第2の抵抗素子R2と、第3の容量素子C3は、高周波成分を除去するローパスフィルタとして機能する。復調回路の特徴次に、図1A及び図1Bに示す復調回路の特徴について、図2及び図3を参照して説明する。まず、従来の復調回路によって得られる復調信号について、図2を参照して説明する。図2Aには、復調回路に入力される搬送波を示す。当該搬送波は最小電位と最大電位との電位差Vppが2Vつまり、振幅がVであり、また、当該搬送波には2ΔVの変調がかけられている。当該搬送波を復調すると、理想的な状況では、最小電位と最大電位との電位差Vpp’が2V’、変調が2ΔV’の包絡線エンベロープで表現される信号が得られる。ここで、理想的な状況とは、復調回路中の整流作用を示すトランジスタに逆方向の電流が生じない場合、すなわち、トランジスタの入力側の電位と出力側の電位とが線形の関係にある場合であって、十分な整流作用を得ることができる場合を言う。上述のような理想的な状況では、復調回路の入力電位差VIN搬送波の最小電位と最大電位との電位差と復調回路の出力電位差VOUTとの関係は、図2Cにおける直線Aおよび直線Bのようになる。ここで、直線Aは無変調時の復調回路の入力電位差VINと復調回路の出力電位差VOUTとの関係を表し、直線Bは変調時の復調回路の入力電位差VINと復調回路の出力電位差VOUTとの関係を表す。つまり、直線AにおいてVINがVppである場合と、直線BにおいてVINがVppである場合との差が、出力される信号における変調部分の電位差2ΔV’に相当する。復調回路の出力端子OUT側には各種回路が接続されており、上述の出力される信号を利用して様々な動作を行う。このため、出力される信号には、最小電位と最大電位との電位差Vpp’に対し、変調部分の電位差が十分かつ一定の比率を有することが必要になる。しかしながら、従来の復調回路では、入力電位差VINが大きくなると整流作用を示すトランジスタに逆方向の大電流が発生し、整流作用が低下する。このため、復調回路の入力に対する復調回路の出力は線形とならず、十分かつ一定の強度比を有する信号を出力することができなくなってしまう。すなわち、入力の包絡線に対して出力の信号が非対応となる図2Aおよび図2B参照。ここで、従来の復調回路における入力電位差VINと出力電位差VOUTとの関係は、図2Cにおける線Cおよび線Dで表される。図2Cから、理想的な状況における信号の電位差Vpp’と比較して、従来の復調回路における信号の電位差Vpp’’は小さくなり、変調部分の電位差も2ΔV’から2ΔV’’へと小さくなることが理解できる。また、入力電位差VINと出力電位差VOUTとが非線形となることにより、出力される信号の最小電位と最大電位との電位差と、変調部分の電位差との比率が、入力電位差VINの大きさに依存して変動することが理解される。一方で、開示する発明の一態様にかかる復調回路では、整流作用を示すトランジスタに、逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体を用いている。このため、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形にして、十分に理想的な状況に近づけることが可能になる図3Aおよび図3B参照。なお、ゲート端子とドレイン端子またはソース端子とを接続したトランジスタの整流特性を図3Cに示す。図において、破線101は従来のトランジスタ例えばシリコンを用いたトランジスタの整流特性であり、実線103は逆方向電流を十分に抑制することが可能な材料を用いたトランジスタ例えば酸化物半導体を用いたトランジスタの整流特性である。図3Cより、従来のトランジスタ、および逆方向電流を十分に抑制することが可能な材料を用いたトランジスタのいずれにおいても、順方向の電圧が加わる場合の特性は良好であることが分かる。また、従来のトランジスタでは、逆方向の電圧が加わる場合に特性が悪化するのに対して、逆方向電流を十分に抑制することが可能な材料を用いたトランジスタでは、逆方向の電圧が加わる場合であっても特性は良好であることが分かる。このように、逆方向の大電圧が印加される場合においても、逆方向の電流を生じないトランジスタを用いることにより、十分な復調能力を有する復調回路を実現することができる。実施の形態2本実施の形態では、上記実施の形態で述べた復調回路の適用例であるRFIDタグについて、図4を参照して説明する。本実施の形態におけるRFIDタグは、内部に記憶回路を有し、記憶回路に必要な情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、RFIDタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには極めて高い信頼性が要求される。RFIDタグの構成について図4を用いて説明する。図4は、RFIDタグの構成を示すブロック図である。図4に示すようにRFIDタグ300は、通信器301質問器、リーダ/ライタなどともいうに接続されたアンテナ302から送信される無線信号303を受信するアンテナ304を有する。またRFIDタグ300は、整流回路305、定電圧回路306、復調回路307、変調回路308、論理回路309、記憶回路310、ROM311により構成されている。なお、復調回路307は、上記実施の形態と同様に、トランジスタの一部に逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体、が用いられた構成となる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の3つに大別される。本実施の形態に示すRFIDタグ300は、そのいずれの方式に用いることも可能である。次に各回路の構成について説明する。アンテナ304は、通信器301に接続されたアンテナ302との間で無線信号303の送受信を行うためのものである。また、整流回路305は、アンテナ304で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波2倍圧整流し、後段に設けられた容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路305の入力側または出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。定電圧回路306は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路306は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路309のリセット信号を生成するための回路である。復調回路307は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。当該復調回路307には、上記実施の形態に示す復調回路を適用することができる。また、変調回路308は、アンテナ304より出力するデータに応じて変調をおこなうための回路である。論理回路309は復調信号を解析し、処理を行うための回路である。記憶回路310は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ROM311は、固有番号IDなどを格納し、処理に応じて出力を行うための回路である。なお、上述の各回路は、必要に応じて、適宜、取捨することができる。本実施の形態では、上記実施の形態で説明した復調回路をRFIDタグ300に搭載している。そのため、RFIDタグ300と通信器301との距離が近く、入力される信号の強度が大きいような状況においても、十分な復調能力を発揮することができる。これにより、データ送受信時のエラーを低減することが可能である。つまり、データ送受信に関する信頼性が高いRFIDタグ300を実現することができる。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態3本実施の形態では、上記実施の形態で述べた復調回路に適用できるトランジスタの例につき、図5を参照して説明する。なお、トランジスタの構造は特に限定されず、例えば、トップゲート構造またはボトムゲート構造の、スタガ型またはプレーナ型など、適当な構造を採用することができる。また、トランジスタはチャネル形成領域を一つ有するシングルゲート構造でも、二つ有するダブルゲート構造であっても、三つ有するトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された2つのゲート電極層を有する、デュアルゲート型でもよい。図5A乃至図5Dには、トランジスタの断面構造の例を示す。図5A乃至図5Dに示すトランジスタは、半導体として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、簡単なプロセス、低温のプロセスで、高い移動度と低いオフ電流が実現できることといえる。図5Aに示すトランジスタ410は、ボトムゲート構造のトランジスタの一例であり、逆スタガ型トランジスタともいう。トランジスタ410は、絶縁表面を有する基板400上の、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ410を覆い、酸化物半導体層403に接する絶縁層407が設けられている。絶縁層407上にはさらに保護絶縁層409が形成されている。図5Bに示すトランジスタ420は、チャネル保護型チャネルストップ型ともいうと呼ばれるボトムゲート構造のトランジスタの一例であり、逆スタガ型トランジスタともいう。トランジスタ420は、絶縁表面を有する基板400上の、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、チャネル保護層として機能する絶縁層427、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ420を覆う保護絶縁層409が設けられている。図5Cに示すトランジスタ430は、ボトムゲート型のトランジスタの一例である。トランジスタ430は、絶縁表面を有する基板400上の、ゲート電極層401、ゲート絶縁層402、ソース電極層405a、ドレイン電極層405b、及び酸化物半導体層403を含む。また、トランジスタ430を覆い、酸化物半導体層403に接する絶縁層407が設けられている。絶縁層407上にはさらに保護絶縁層409が形成されている。トランジスタ430においては、ゲート絶縁層402は基板400及びゲート電極層401上に接して設けられ、また、ゲート絶縁層402上には、ソース電極層405a、ドレイン電極層405bが接して設けられている。そして、ゲート絶縁層402、及びソース電極層405a、ドレイン電極層405b上に酸化物半導体層403が設けられている。図5Dに示すトランジスタ440は、トップゲート構造のトランジスタの一例である。トランジスタ440は、絶縁表面を有する基板400上の、絶縁層437、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405b、ゲート絶縁層402、ゲート電極層401を含む。そして、ソース電極層405a、ドレイン電極層405bにそれぞれ配線層436a、配線層436bが接して設けられている。本実施の形態では、上述のとおり、半導体層として酸化物半導体層403を用いる。酸化物半導体層403に用いる酸化物半導体としては、四元系金属酸化物であるIn-Sn-Ga-Zn-O系や、三元系金属酸化物であるIn-Ga-Zn-O系、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系や、二元系金属酸化物であるIn-Zn-O系、Sn-Zn-O系、Al-Zn-O系、Zn-Mg-O系、Sn-Mg-O系、In-Mg-O系や、In-O系、Sn-O系、Zn-O系などがある。また、上記酸化物半導体にSiO2を添加してもよい。ここで、例えば、In-Ga-Zn-O系酸化物半導体とは、少なくともInとGaとZnを含む酸化物であり、その組成比に特に制限はない。また、InとGaとZn以外の元素を含んでもよい。また、酸化物半導体層403は、化学式InMO3ZnOmm>0で表記される酸化物半導体を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えば、Mとしては、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。酸化物半導体層403を用いたトランジスタ410、トランジスタ420、トランジスタ430、トランジスタ440は、逆方向電流を十分に小さくすることが可能である。よって、これを復調回路に用いることで、十分な復調能力を有する復調回路が実現される。絶縁表面を有する基板400に使用することができる基板に大きな制限はない。例えば、液晶表示装置などに用いられるガラス基板や、石英基板などを用いることができる。また、シリコンウェハ上に絶縁層を形成した基板などを用いても良い。ボトムゲート構造のトランジスタ410、トランジスタ420、トランジスタ430において、下地となる絶縁層を基板とゲート電極層の間に設けてもよい。当該絶縁層は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜により形成することができる。ゲート電極層401は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、その構造は、単層構造としても良いし、積層構造としても良い。ゲート絶縁層402は、プラズマCVD法やスパッタリング法などを用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜などから選ばれた一又は複数の膜により形成することができる。例えば、第1のゲート絶縁層としてプラズマCVD法により膜厚50nm以上200nm以下の窒化シリコン膜SiNyy>0を形成し、第1のゲート絶縁層上に第2のゲート絶縁層としてスパッタリング法により膜厚5nm以上300nm以下の酸化シリコン膜SiOxx>0を形成して、ゲート絶縁層例えば合計膜厚200nmとすることができる。ソース電極層405a、ドレイン電極層405bは、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。例えば、アルミニウムや銅などの金属層と、チタン、モリブデン、タングステンなどの高融点金属層との積層構造とすることができる。ヒロックやウィスカーの発生を防止する元素シリコン、ネオジム、スカンジウムなどが添加されたアルミニウム材料を用いることで耐熱性を向上させても良い。また、ソース電極層405a、ドレイン電極層405bこれと同じ層で形成される配線層を含むとなる導電膜として、導電性の金属酸化物膜を用いても良い。導電性の金属酸化物としては酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する場合がある、酸化インジウム酸化亜鉛合金In2O3―ZnOまたはこれらの金属酸化物材料に酸化シリコンを含ませたもの、などを用いることができる。ソース電極層405a、ドレイン電極層405bに接する配線層436a、配線層436bについては、ソース電極層405a、ドレイン電極層405bと同様の材料を用いて形成することができる。絶縁層407、絶縁層427、絶縁層437としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。保護絶縁層409としては、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。また、保護絶縁層409上には、トランジスタ起因の表面凹凸を低減するための平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料low-k材料等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態4本実施の形態では、酸化物半導体層を含むトランジスタ、およびその作製方法の一例を、図6を用いて詳細に説明する。図6A乃至Eは、トランジスタの作製工程にかかる断面図である。なお、ここで示すトランジスタ510は、図5Aに示すトランジスタ410と同様の逆スタガ型トランジスタである。本実施の形態の半導体層に用いる酸化物半導体は、n型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによりI型真性の酸化物半導体、又はI型真性に限りなく近い酸化物半導体としたものである。なお、高純度化された酸化物半導体中ではキャリアが極めて少なく、キャリア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満となる。また、このようにキャリアが少ないことで、オフ状態における電流オフ電流は十分に小さくなる。具体的には、上述の酸化物半導体層を具備するトランジスタでは、室温25°Cにおけるチャネル幅1μmあたりのオフ電流密度を、トランジスタのチャネル長Lが10μm、トランジスタのソース-ドレイン間の電圧が3Vの条件において、100zA/μm1×10-19A/μm以下、さらには10zA/μm1×10-20A/μm以下にすることが可能である。また、高純度化された酸化物半導体層を具備するトランジスタ510は、オン電流の温度依存性がほとんど見られず、オフ電流も非常に小さいままである。以下、図6A乃至Eを用い、基板505上にトランジスタ510を作製する工程を説明する。まず、絶縁表面を有する基板505上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極層511を形成する。なお、当該フォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。絶縁表面を有する基板505には、上記実施の形態における基板400と同様の基板を用いることができる。本実施の形態では基板505としてガラス基板を用いる。なお、下地となる絶縁層を基板505とゲート電極層511との間に設けてもよい。当該絶縁層には、基板505からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜などから選ばれた一または複数の膜により形成することができる。また、ゲート電極層511は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、その構造は、単層構造としても良いし、積層構造としても良い。次いで、ゲート電極層511上にゲート絶縁層507を形成する。ゲート絶縁層507は、プラズマCVD法やスパッタリング法などを用いて形成することができる。また、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜などから選ばれた一又は複数の膜により形成することができる。なお、ゲート絶縁層507、酸化物半導体膜530に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜530の成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層511が形成された基板505、またはゲート絶縁層507までが形成された基板505を予備加熱し、基板505が吸着している水素、水分などの不純物を脱離させることが好ましい。また、予備加熱室に設ける排気手段は、クライオポンプとすることが好ましい。また、当該予備加熱は、ソース電極層515a及びドレイン電極層515bまで形成した基板505に対して行っても良い。なお、この予備加熱の処理は省略することもできる。次いで、ゲート絶縁層507上に、膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜530を形成する図6A参照。酸化物半導体膜530には、上記実施の形態に示した四元系金属酸化物、三元系金属酸化物、二元系金属酸化物、In-O系、Sn-O系、Zn-O系などを用いることができる。酸化物半導体膜530をスパッタ法で作製するためのターゲットとしては、特に、In:Ga:Zn=1:x:yxは0以上、yは0.5以上5以下の組成式で表されるものを用いるのが好適である。例えば、In:Ga:Zn=1:1:1[atom比]x=1、y=1、すなわち、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の組成比を有するターゲットなどを用いることができる。また、In:Ga:Zn=1:1:0.5[atom比]x=1、y=0.5の組成比を有するターゲットや、In:Ga:Zn=1:1:2[atom比]x=1、y=2の組成比を有するターゲットや、In:Ga:Zn=1:0:1[atom比]x=0、y=1の組成比を有するターゲットを用いることもできる。本実施の形態では、非晶質構造の酸化物半導体層を、In-Ga-Zn-O系の金属酸化物ターゲットを用いるスパッタ法により形成することとする。金属酸化物ターゲット中の金属酸化物の相対密度は80以上、好ましくは95以上、さらに好ましくは99.9以上とする。相対密度の高い金属酸化物ターゲットを用いることにより、緻密な構造の酸化物半導体層を形成することが可能である。酸化物半導体膜530の形成雰囲気は、希ガス代表的にはアルゴン雰囲気、酸素雰囲気、または、希ガス代表的にはアルゴンと酸素との混合雰囲気とするのが好適である。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、濃度1ppm以下望ましくは濃度10ppb以下にまで除去された高純度ガス雰囲気を用いるのが好適である。酸化物半導体膜530の形成の際には、例えば、減圧状態に保持された処理室内に被処理物を保持し、被処理物の温度が100°C以上550°C未満、好ましくは200°C以上400°C以下となるように被処理物を熱してもよい。または、酸化物半導体膜530の形成の際の被処理物の温度は、室温15°C乃至35°Cとしてもよい。そして、処理室内の水分を除去しつつ、水素や水などが除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜530を形成する。被処理物を熱しながら酸化物半導体膜530を形成することにより、酸化物半導体層に含まれる不純物を低減することができる。また、スパッタによる損傷を軽減することができる。処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気することで、処理室から水素や水などを除去することができるため、酸化物半導体膜530中の不純物濃度を低減できる。酸化物半導体膜530の形成条件としては、例えば、被処理物とターゲットの間との距離が170mm、圧力が0.4Pa、直流DC電力が0.5kW、雰囲気が酸素酸素100雰囲気、またはアルゴンアルゴン100雰囲気、または酸素とアルゴンの混合雰囲気、といった条件を適用することができる。なお、パルス直流DC電源を用いると、ごみ成膜時に形成される粉状の物質などを低減でき、膜厚分布も均一となるため好ましい。酸化物半導体膜530の厚さは、1nm以上50nm以下、好ましくは1nm以上30nm以下、より好ましくは1nm以上10nm以下とする。このような厚さの酸化物半導体膜530を用いることで、微細化に伴う短チャネル効果を抑制することが可能である。ただし、適用する酸化物半導体材料や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択することもできる。なお、酸化物半導体膜530をスパッタ法により形成する前には、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、形成表面例えばゲート絶縁層507の表面の付着物を除去するのが好適である。ここで、逆スパッタとは、通常のスパッタにおいては、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、被処理物付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などによる雰囲気を適用してもよい。次いで、酸化物半導体膜530を第2のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。なお、当該フォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、ゲート絶縁層507にコンタクトホールを形成する場合、その工程は酸化物半導体膜530の加工と同時に行うことができる。酸化物半導体膜530のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜530のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸とを混合させた溶液、アンモニア過水31重量過酸化水素水:28重量アンモニア水:水=5:2:2などを用いることができる。また、ITO07N関東化学社製を用いてもよい。その後、酸化物半導体層に対して、熱処理第1の熱処理を行い、酸化物半導体層531を得る図6B参照。この第1の熱処理によって酸化物半導体層中の過剰な水素水や水酸基を含むを除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。第1の熱処理の温度は、例えば、300°C以上550°C未満、または400°C以上500°C以下とする。熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、450°C、1時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせず、水や水素の混入が生じないようにする。熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置とは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置とは、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。例えば、第1の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すGRTA処理を行ってもよい。GRTA処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第1の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。なお、不活性ガス雰囲気としては、窒素、または希ガスヘリウム、ネオン、アルゴン等を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下とする。いずれにしても、第1の熱処理によって不純物を低減し、i型真性半導体またはi型に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現することができる。ところで、上述の熱処理第1の熱処理には水素や水などを除去する効果があるから、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や、脱水素化処理は、酸化物半導体膜530の形成後、島状の酸化物半導体層に加工する前において行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。なお、第1の加熱処理は、上記以外に、ソース電極層及びドレイン電極層を形成した後、ソース電極層及びドレイン電極層上に絶縁層を形成した後、などのタイミングにおいて行うことができる。次いで、ゲート絶縁層507、及び酸化物半導体層531上に、ソース電極層及びドレイン電極層これと同じ膜から形成される配線を含むとなる導電膜を形成する。ソース電極層、及びドレイン電極層に用いる導電膜としては、上記実施の形態において示した材料を用いることができる。第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層515a、ドレイン電極層515bを形成した後、レジストマスクを除去する図6C参照。第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレーザ光を用いるとよい。なお、トランジスタのチャネル長Lは、ソース電極層とドレイン電極層の間隔によって決定される。このため、チャネル長Lが25nm未満のトランジスタの作製に用いるマスク形成時の露光には、数nm~数10nmと波長の短い超紫外線ExtremeUltravioletを用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを、10nm以上1000nm1μm以下とすることも可能であり、回路の動作速度を高めることが可能である。また、微細化によって、半導体装置の消費電力を低減することも可能である。また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成されたレジストマスクは異なる厚さの領域を有し、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工するための複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。これにより、露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。なお、導電膜のエッチングの際には、酸化物半導体層531がエッチングにより分断されることのないように、エッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体層531を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に、酸化物半導体層531の一部がエッチングされ溝部凹部が形成されることもある。導電膜のエッチングには、ウェットエッチング、ドライエッチングのいずれを用いても良い。なお、素子の微細化という観点からはドライエッチングを用いるのが好適である。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。本実施の形態では、導電膜としてチタン膜を用い、酸化物半導体層531にはIn-Ga-Zn-O系の材料を用いているため、例えばウェットエッチングを適用する場合には、エッチャントとして過水アンモニア水アンモニア、水、過酸化水素水の混合液を用いることができる。次いで、N2O、N2、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した水素や水などを除去するのが望ましい。当該プラズマ処理を行う場合、大気に触れない条件で、保護絶縁膜となる絶縁層516を形成する。絶縁層516は、少なくとも1nm以上の膜厚とし、スパッタ法など、絶縁層516に水や水素等の不純物を混入させない方法を用いて形成することが望ましい。絶縁層516に水素が含まれると、その水素の酸化物半導体層への侵入や、水素による酸化物半導体層中の酸素の引き抜きなどが生じ、酸化物半導体層のバックチャネルが低抵抗化n型化して寄生チャネルが形成されるおそれがあるからである。また、絶縁層516には、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いるのが望ましい。本実施の形態では、絶縁層516として膜厚200nmの酸化シリコン膜を、スパッタリング法を用いて成膜する。成膜時の基板温度は、室温25°C以上300°C以下とすればよく、本実施の形態では100°Cとする。酸化シリコン膜のスパッタ法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。酸化物半導体膜530の成膜時と同様に、絶縁層516の成膜室内の残留水分を除去するためには、吸着型の真空ポンプクライオポンプなどを用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜することにより、絶縁層516に含まれる不純物の濃度を低減できる。また、絶縁層516の成膜室内の残留水分を除去するための排気手段として、ターボポンプにコールドトラップを加えたものを用いても良い。絶縁層516の成膜に用いるスパッタガスは、水素や水などの不純物が除去された高純度ガスであることが望ましい。次いで、不活性ガス雰囲気下、または酸素雰囲気下で第2の熱処理を行う。熱処理の温度は、200°C以上450°C以下、望ましくは250°C以上350°C以下とする。例えば、窒素雰囲気下で250°C、1時間の熱処理を行えばよい。第2の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、絶縁層516から酸化物半導体層531への酸素の供給により、該酸化物半導体層531の酸素欠損を補填して、i型真性半導体またはi型に限りなく近い酸化物半導体層を形成することもできる。なお、本実施の形態では、絶縁層516の形成後に第2の熱処理を行っているが、第2の熱処理のタイミングはこれに限定されない。例えば、第1の熱処理に続けて第2の熱処理を行っても良いし、第1の熱処理に第2の熱処理を兼ねさせても良い。上述のように、第1の熱処理および第2の熱処理によって、酸化物半導体層531を、その主成分以外の不純物が極力含まれないように高純度化し、I型真性化することができる。以上の工程でトランジスタ510が形成される図6D参照。なお、絶縁層516上には、さらに保護絶縁層506を形成するのが望ましい図6E参照。保護絶縁層506は、水素や水などの、外部からの侵入を防止する。保護絶縁層506としては、例えば、窒化シリコン膜、窒化アルミニウム膜などを用いることができる。成膜方法は特に限定されないが、RFスパッタ法は量産性がよいため、保護絶縁層506の成膜方法として適している。なお、保護絶縁層506の形成後には、さらに、大気中、100°C以上200°C以下、1時間以上30時間以下の条件で、熱処理を行ってもよい。このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタを用いることにより、逆方向電流を十分に小さくすることが可能である。よって、これを復調回路に用いることで、十分な復調能力を有する復調回路が実現される。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。