第1乃至第NNは2以上の自然数の入力端子の各々に、第1乃至第Nの電源の各々を入力し、前記第1乃至第Nの電源のうちいずれか1つの電源を選択して、当該電源を出力電源として出力端子から出力する多入力電源回路であって、第1乃至第Nの入力端子と前記出力端子との間にそれぞれ配置する第1乃至第Nの出力安定化部を備え、前記第1乃至第Nの出力安定化部のそれぞれは、自己の入力端子と前記出力端子との間に配置し、制御端子に入力される制御信号に応じて動作し、自己の入力端子の入力電圧を前記出力端子に出力する場合に当該出力を安定化するトランジスタと、基準電圧を生成する基準電圧生成回路と、前記基準電圧生成回路の生成する基準電圧と前記出力端子の出力電圧との差分に応じた信号を生成し、当該信号を前記制御端子に出力する演算増幅器と、を備えたことを特徴とする多入力電源回路。前記第1乃至第Nの出力安定化部の基準電圧生成回路が生成する各基準電圧は、それぞれ異なることを特徴とする請求項1に記載の多入力電源回路。前記基準電圧生成回路および前記演算増幅器のそれぞれの電源は、前記自己の入力端子に入力される電源から供給されることを特徴とする請求項1または請求項2に記載の多入力電源回路。前記出力電源の電圧と、前記トランジスタの閾値電圧よりも小さな電圧とを加えた信号を生成し、当該信号を前記トランジスタの制御端子に出力するクランプ回路を、さらに備えたことを特徴とする請求項1乃至請求項3のいずれか1項に記載の多入力電源回路。前記トランジスタの制御端子の電圧を入力し、前記自己の入力端子に電源が接続されているか否かを判定する判定回路を、さらに備えたことを特徴とする請求項4に記載の多入力電源回路。しかしながら、従来の多入力電源回路は、2つの入力端子51、52に、それぞれ電源を与えた場合、2つの電源の電位差が大きい場合には、一方の入力端子から他方の入力端子へ電流が逆流してしまう。本発明は、上記の点に鑑み、複数の電源を入力し、一の電源から他の電源に切り替えるとき、一の入力端子から他の入力端子へ電流が逆流しない多入力電源回路を提供することを目的とする。上記の課題を解決して本発明の目的を達成するために、本発明は、以下のように構成される。第1の発明は、第1乃至第NNは2以上の自然数の入力端子の各々に、第1乃至第Nの電源の各々を入力し、前記第1乃至第Nの電源のうちいずれか1つの電源を選択して、当該電源を出力電源として出力端子から出力する多入力電源回路であって、第1乃至第Nの入力端子と前記出力端子との間にそれぞれ配置する第1乃至第Nの出力安定化部を備え、前記第1乃至第Nの出力安定化部のそれぞれは、自己の入力端子と前記出力端子との間に配置し、制御端子に入力される制御信号に応じて動作し、自己の入力端子の入力電圧を前記出力端子に出力する場合に当該出力を安定化するトランジスタと、基準電圧を生成する基準電圧生成回路と、前記基準電圧生成回路の生成する基準電圧と前記出力端子の出力電圧との差分に応じた信号を生成し、当該信号を前記制御端子に出力する演算増幅器と、を備える。第2の発明は、第1の発明において、前記第1乃至第Nの出力安定化部の基準電圧生成回路が生成する各基準電圧は、それぞれ異なる。第3の発明は、第1または第2の発明において、前記基準電圧生成回路および前記演算増幅器のそれぞれの電源は、前記自己の入力端子に入力される電源から供給される。第4の発明は、第1乃至第3のいずれか1つの発明において、前記出力電源の電圧と、前記トランジスタの閾値電圧よりも小さな電圧とを加えた信号を生成し、当該信号を前記トランジスタの制御端子に出力するクランプ回路を、さらに備えている。第5の発明は、第4発明において、前記トランジスタの制御端子の電圧を入力し、前記自己の入力端子に電源が接続されているか否かを判定する判定回路を、さらに備えている。本発明によれば、入力された複数の電源のうち、1つの入力端子から別の入力端子へ電流が逆流しないという効果を奏する。以下、図面を参照して本発明の多入力電源回路の実施形態について説明する。第1実施形態の概略構成図1は、本発明の第1実施形態に係る多入力電源回路の概略構成を示すブロック図である。第1実施形態は、入力端子101~103のそれぞれに入力される3つの電源のうちの1つを選択し、この選択した電源より生成される電圧を出力端子107から出力するものであり、入力端子101~103と、過電圧保護回路104、105と、レギュレータ106と、出力端子107とを備えている。そして、この第1実施形態は、例えば携帯機器などの電子機器に搭載される場合には、出力端子107の出力電圧VOUTがその電子機器の内部回路負荷108に供給される。入力端子101~103には、以下のような各種の電源が接続される。例えば、入力端子101にはACアダプタプラグが接続され、入力端子102にはUSBコネクタが接続され、入力端子103には2次電池が接続される。過電圧保護回路104は、電源と入力端子101との接続と切断以下、活線挿抜というを行うときに、過電圧からレギュレータ106を保護するための回路である。過電圧保護回路105は、電源と入力端子102との接続と切断を行うときに、過電圧からレギュレータ106を保護するための回路である。ここで、レギュレータ106に十分な耐圧があるとき、過電圧保護回路104、105は必ずしも必要ではない。また、入力端子103には、例えば電子機器の内部の2次電池が常時接続されており、活線挿抜が行われず、過電圧が入力端子103に印加されることがないので、過電圧保護回路を備えずに、入力端子103に入力される電源をレギュレータ106に直接入力している。レギュレータ106は、入力端子101~103に接続される電源のうちの1つの電源が選択され、この選択された電源の電圧を出力端子107に出力するとともに、その出力を安定化させる。また、一の電源から他の電源に切り替えるとき、一の入力端子から他の入力端子へ電流が逆流しないようにする。なお、これらの詳細については、後述する。なお、第1実施形態は、3つの入力端子101~103と共通の出力端子107とからなる3入力1出力の多入力電源回路であるが、3入力1出力に限るものではなく、N入力1出力Nは2以上の自然数の多入力電源回路とすることもできる。第1実施形態の具体的な構成図2は、第1実施形態の具体的な構成を示す回路図である。過電圧保護回路104は、図2に示すように、ツェナーダイオードD1と、抵抗RC1と、高耐圧電圧のNチャネルMOSトランジスタMNH1とを含んでいる。具体的には、抵抗RC1の一端とMOSトランジスタMNH1のドレインが共通接続され、その共通接続部が入力端子101に接続されている。抵抗RC1の他端は、MOSトランジスタMNH1のゲートに接続されている。抵抗RC1の他端はツェナーダイオードD1のカソードに接続され、ツェナーダイオードD1のアノードは接地されている。ツェナーダイオードD1は、入力端子101に高いサージ電圧が入力された場合に内部回路を保護する。過電圧保護回路105は、ツェナーダイオードD2と、抵抗Rc2と、高耐圧電圧のNチャネルMOSトランジスタMNH2とを含み、過電圧保護回路104と同様の構成となっている。すなわち、抵抗RC2の一端とMOSトランジスタMNH2のドレインが共通接続され、その共通接続部が入力端子102に接続されている。抵抗RC2の他端は、MOSトランジスタMNH2のゲートに接続されている。抵抗RC2の他端はツェナーダイオードD2のカソードに接続され、ツェナーダイオードD2のカソードは接地されている。ツェナーダイオードD2は、入力端子102に高いサージ電圧が入力された場合に内部回路を保護する。レギュレータ106は、入力端子101~103と出力端子107との間にそれぞれ配置される3つ出力安定化部110、120、130を備え、出力安定化部110、120、130は、共通の分圧回路140と、出力端子107とグラウンドとの間に接続された共通のバイパス容量Coutとを含んでいる。分圧回路140は、出力端子107の出力電圧VOUTを抵抗RFB1、RFB2で分分圧し、この分圧電圧VDを検出する回路である。出力安定化部110は、入力端子101に電源が接続されて入力電圧VIN1が入力される場合に、その入力電圧VIN1より生成される電圧を出力端子107の出力電圧VOUTとして出力し、かつ、その出力電圧VOUTの安定化を図るようになっている。このため、出力安定化部110は、図2に示すように、NチャネルのMOSトランジスタMNL1と、基準電圧生成回路111と、演算増幅器誤差増幅器112と、共通の分圧回路140とを備えている。MOSトランジスタMNL1は、閾値電圧が低いものであり、入力端子101と出力端子107との経路上に設けられている。具体的には、MOSトランジスタMNL1のドレインはMOSトランジスタMNH1を介して入力端子101に接続され、MOSトランジスタMNL1のソースは出力端子107に接続されている。MOSトランジスタMNL1のゲートには演算増幅器112の出力信号が入力され、入力端子101の入力電圧VIN1を出力端子107に出力する場合には、その出力信号によりMOSトランジスタMNL1が導通制御されて出力電圧VOUTの安定化を図る。MOSトランジスタMNL1とMOSトランジスタMNH1は、図2に示すようにカスコード接続するので、入力端子101の入力インピーダンスを大きくし、入力端子101に入力される過電圧に対して耐圧を高くできる。基準電圧生成回路111は、基準電圧VR1を生成し、これを演算増幅器112の非反転入力端子に供給する。基準電圧生成回路111は、生成される基準電圧VR1が電源電圧変動や温度変動の影響を受けにくいバンドギャップ回路などで構成することができる。ここで、出力安定化部110は基準電圧生成回路111を備え、後述のように出力安定化部120、130も同様に基準電圧生成回路121、131を備えている図2参照。そして、基準電圧生成回路111、121、131が生成する基準電圧VR1、VR2、VR3の電圧値はいずれも異なるようになっている。図2の回路では、基準電圧生成回路111、121、131が生成する基準電圧VR1、VR2、VR3は、VR1>VR2>VR3の関係を満たすようになっている。演算増幅器112は、分圧回路140の分圧電圧VDと基準電圧VR1との差差分に応じた信号を生成し、その信号をMOSトランジスタMNL1のゲートに供給する。このため、演算増幅器112は、非反転入力端子に基準電圧生成回路111から出力される基準電圧VR1が入力され、反転入力端子-に分圧回路140の分圧電圧VDが入力される。基準電圧生成回路111と演算増幅器112は、いずれも入力端子101に接続される電源の電源電圧で動作するようになっている。このため、基準電圧生成回路111と演算増幅器112の各電源端子は、図2に示すように、抵抗R1および抵抗RC1を介して入力端子101に接続されている。出力安定化部120は、入力端子102に電源が接続されて入力電圧VIN2が入力される場合に、その入力電圧VIN2より生成される電圧を出力端子107の出力電圧VOUTとして出力する場合と出力しない場合があり、出力する場合にはその出力電圧VOUTの安定化を図るようになっている。このため、出力安定化部120は、図2に示すように、NチャネルのMOSトランジスタMNL2と、基準電圧生成回路121と、演算増幅器122と、共通の分圧回路140とを備えている。MOSトランジスタMNL2は、閾値電圧が低いものであり、入力端子102と出力端子107との経路上に設けられている。具体的には、MOSトランジスタMNL2のドレインはMOSトランジスタMNH2を介して入力端子102に接続され、MOSトランジスタMNL2のソースは出力端子107に接続されている。MOSトランジスタMNL2は、ゲートには演算増幅器122の出力信号が入力され、これに応じて動作する。すなわち、入力端子102の入力電圧VIN2を出力端子107に出力する場合には、MOSトランジスタMNL2は導通制御されて出力電圧VOUTの安定化を図る。また、その入力電圧VIN2を出力端子107に出力しない場合には、MOSトランジスタMNL2はオフとなる。MOSトランジスタMNL2とMOSトランジスタMNH2は、図2に示すようにカスコード接続するので、入力端子102の入力インピーダンスを大きくし、入力端子102に入力される過電圧に対して耐圧を高くできる。基準電圧生成回路121は、基準電圧VR2を生成し、これを演算増幅器122の非反転入力端子に供給する。基準電圧生成回路121は、バンドギャップ回路などからなる。演算増幅器122は、分圧回路140の分圧電圧VDと基準電圧VR2との差差分に応じた信号を生成し、その信号をMOSトランジスタMNL2のゲートに供給する。このため、演算増幅器122は、非反転入力端子に基準電圧生成回路121から出力される基準電圧VR2が入力され、反転入力端子-に分圧回路140の分圧電圧VDが入力される。基準電圧生成回路121と演算増幅器122は、いずれも入力端子102に接続される電源の電源電圧で動作するようになっている。このため、基準電圧生成回路121と演算増幅器122の各電源端子は、図2に示すように、抵抗R2および抵抗RC2を介して入力端子102に接続されている。出力安定化部130は、入力端子103に電源が接続されて入力電圧VIN3が入力される場合に、その入力電圧VIN3より生成される電圧を出力端子107の出力電圧VOUTとして出力する場合と出力しない場合があり、出力する場合にはその出力電圧VOUTの安定化を図るようになっている。このため、出力安定化部130は、図2に示すように、バイポーラトランジスタQ1と、基準電圧生成回路131と、演算増幅器132と、レベルシフト回路135と、共通の分圧回路140とを備えている。トランジスタQ1は、入力端子103と出力端子107との経路上に設けられている。具体的には、トランジスタQ1のコレクタは入力端子103に接続され、トランジスタQ1のエミッタは出力端子107に接続されている。トランジスタQ1は、べースに演算増幅器132の出力信号をレベルシフト回路135でレベルシフトした信号が入力され、これに応じて動作する。すなわち、入力端子103の入力電圧VIN3を出力端子107に出力する場合には、トランジスタQ1は導通制御されて出力電圧VOUTの安定化を図る。また、その入力電圧VIN3を出力端子107に出力しない場合には、トランジスタQ1はオフとなる。基準電圧生成回路131は、基準電圧VR3を生成し、これを演算増幅器132の非反転入力端子に供給する。基準電圧生成回路131は、バンドギャップ回路などからなる。演算増幅器132は、分圧回路140の分圧電圧VDと基準電圧VR3との差差分に応じた信号を生成し、その信号をレベルシフト回路135を構成するMOSトランジスタMP3のゲートに供給する。このため、演算増幅器132は、非反転入力端子に基準電圧生成回路131から出力される基準電圧VR3が入力され、反転入力端子-に分圧回路140の分圧電圧が入力される。基準電圧生成回路131と演算増幅器132は、いずれも入力端子103に接続される電源の電源電圧で動作するようになっている。このため、基準電圧生成回路131と演算増幅器132の各電源端子は、図2に示すように入力端子103に接続されている。レベルシフト回路135は、電流源I4とMOSトランジスタMP3とで構成され、演算増幅器132の出力信号をMOSトランジスタMP3のソース電圧へレベルシフトさせる。レベルシフトされた信号はトランジスタQ1のベースに入力されて、トランジスタQ1のオンオフが制御される。ここで、MOSトランジスタMP3のゲートからソースへレベルシフトする電圧は、バイポーラトランジスタQ1のベースとエミッタ間がオンする電圧である。第1実施形態の動作次に、本発明の第1実施形態の動作例について図2を参照して説明する。ここで、この第1実施形態では、基準電圧生成回路111、121、131が出力するVR1~VR3は、VR1>VR2>VR3であるとする。<入力端子101、102の両方接続時の動作>いま、例えば、入力端子101にはACアダプタプラグが接続され、入力端子102にはUSBコネクタが接続され、入力端子103には2次電池が接続され、これに応じて入力端子101~103に入力電圧VIN1~VIN3がそれぞれ入力される場合について説明する。この場合には、入力端子101の入力電圧VIN1は、過電圧保護回路104の抵抗RC1、レギュレータ106の抵抗R1を介して、基準電圧生成回路111と演算増幅器112の電源端子に入力され、基準電圧生成回路111、演算増幅器112が動作する。また、MOSトランジスタMNH1のゲートには抵抗RC1を介して入力電圧VIN1が入力され、MOSトランジスタMNH1はオンするので、入力電圧VIN1がMOSトランジスタMNL1のドレインに伝達される。入力端子102の入力電圧VIN2は、過電圧保護回路105の抵抗RC2、レギュレータ106の抵抗R2を介して、基準電圧生成回路121と演算増幅器122の電源端子に入力され、基準電圧生成回路121と演算増幅器122が動作する。また、MOSトランジスタMNH2のゲートには抵抗RC2を介して入力電圧VIN2が入力され、MOSトランジスタMNH2はオンするので、入力電圧VIN2がMOSトランジスタMNL2のドレインに伝達される。入力端子103の入力電圧VIN3は、基準電圧生成回路131と演算増幅器132の電源端子に入力され、基準電圧生成回路131、演算増幅器132が動作する。また、入力電圧VIN3は、バイポーラトランジスタQ1のコレクタに伝達される。このように、演算増幅器112、122、132はいずれも動作状態になるが、基準電圧生成回路111、121、131が出力するVR1~VR3は、VR1>VR2>VR3という関係がある。このため、演算増幅器112は、非反転入力端子の基準電圧VR1と反転入力端子の分圧電圧VDとが一致するような出力信号を出力し、これがMOSトランジスタMNL1のゲートに入力される。これにより、MOSトランジスタMNL1は導通制御され、出力端子107の出力電圧VOUTは、VOUT=VR1×RFB1RFB2/RFB2となる。一方、演算増幅器122、132は、反転入力端子にそれぞれ基準電圧VR1が入力されるので、ローレベルの信号をそれぞれ出力する。これにより、MOSトランジスタMNL2とトランジスタQ1は、いずれもオフとなる。以上のように、入力端子101、102の双方に電源が接続されて入力電圧VIN1、VIN2が同時に入力されるときには、入力電圧VIN1が選択されて、基準電圧VR1に応じた出力電圧VOUTが出力端子107から出力される。また、上述した動作により、MOSトランジスタMNL2とトランジスタQ1はいずれもオフするので、入力電圧VIN1が入力端子102、103に伝達して、電流が逆流することを防ぐことができる。<入力端子101の活線挿抜時の動作>入力端子101からACアダプタプラグが抜かれたとき、入力端子101には入力電圧VIN1が供給されなくなる。このため、基準電圧生成回路111、演算増幅器112、およびMOSトランジスタMNL1は動作ができなくなるので、出力電圧VOUTが電圧降下する。しかし、入力端子102には入力電圧VIN2が供給されているので、基準電圧生成回路121、演算増幅器122、およびMOSトランジスタMNL2は動作可能である。このため、出力電圧VOUTが降下するが、分圧回路140の分圧電圧VDが基準電圧VR2と等しくなるように、MOSトランジスタMNL2の導通制御が行われる。そして、出力電圧VOUTは、VOUT=VR2×RFB1RFB2/RFB2となる。そして、演算増幅器132は、反転入力端子に基準電圧VR2が入力されるので、ローレベルの信号を出力する。これにより、トランジスタQ1はオフとなる。一方、入力端子101にACアダプタプラグが挿されたとき、入力端子101には入力電圧VIN1が供給され、この場合には上述の入力端子101、102の双方の接続時の場合と同じとなり、最も高い基準電圧VR1に応じた出力電圧VOUTが出力端子107から出力される。このように、入力端子101の活線挿抜時は、入力端子101よりACアダプタプラグが抜かれたとき、入力電圧VIN2が選択されて、基準電圧VR2に応じた出力電圧VOUTが出力端子107より出力される。また、上述した動作により、トランジスタQ1はオフするので、入力電圧VIN2が入力端子103に伝達して、電流が逆流することを防ぐことができる。<入力端子102の活線挿抜時の動作>入力端子102からUSBコネクタが抜かれたとき、入力端子102には入力電圧VIN2が供給されなくなる。しかし、入力端子101には入力電圧VIN1が供給されているので、基準電圧生成回路111、演算増幅器112、およびMOSトランジスタMNL1は動作を継続する。この動作の継続により、出力電圧VOUTは、VOUT=VR1×RFB1RFB2/RFB2となる。そして、演算増幅器132は、反転入力端子に基準電圧VR1が入力されるので、ローレベルの信号を出力する。これにより、トランジスタQ1はオフとなる。一方、入力端子102にUSBコネクタが挿されたとき、入力端子102には入力電圧VIN2が供給され、この場合には上述の入力端子101、102の双方の接続時の場合と同じとなり、最も高い基準電圧VR1に応じた出力電圧VOUTが出力端子107から継続的に出力される。このように、入力端子102の活線挿抜時は、入力端子102よりUSBコネクタが抜かれたとき、入力電圧VIN1が継続的に選択されて、基準電圧VR1に応じた出力電圧VOUTが出力端子107から出力される。また、上述した動作により、MOSトランジスタMNL2とトランジスタQ1はいずれもオフするので、入力電圧VIN1が入力端子102、103に伝達して、電流が逆流することを防ぐことができる。また、入力端子102の活線挿抜による入力電圧VIN2の変動に対しても安定して、出力端子107より出力電圧VOUTを出力することができる。<入力端子101、102の両方切断時の動作>入力端子101からACアダプタが抜かれ、さらに入力端子102からUSBコネクタが抜かれたとき、入力端子101、102には入力電圧VIN1、VIN2の双方が入力されなくなる。このため、出力電圧VOUTが降下する。しかし、入力端子103には入力電圧VIN3が供給されているので、基準電圧生成回路131、演算増幅器132、およびトランジスタQ2は動作可能である。このため、出力電圧VOUTが降下するが、分圧回路140の分圧電圧VDが基準電圧VR3と等しくなるように、トランジスタQ1の導通制御が行われる。そして、出力電圧VOUTは、VOUT=VR3×RFB1RFB2/RFB2となる。そして、基準電圧生成回路111、112と演算増幅器112、122は、入力電圧VIN1、VIN2が供給されないので、MOSトランジスタMNL1、MNL2はいずれもオフする。このため、入力電圧VIN3が入力端子101、102に伝達して、電流が逆流することを防ぐことができる。以上のように、本発明の第1実施形態では、レギュレータ106は、上記の構成からなる3つ出力安定化部110、120、130を備え、基準電圧生成回路111、121、131が出力する基準電圧VR1~VR3はいずれも異なり、例えばVR1>VR2>VR3の関係を満たすようにした。特に、VR1>VR2>VR3の関係にすることにより、入力端子101~103に入力される電源VIN1~VIN3に優先順位を付けて、電源VIN1~VIN3のいずれか一つを選択して、出力端子107より出力電圧VOUTを出力することができる。優先順位を付ける必要がないときは、基準電圧生成回路111、121、131が出力する基準電圧VR1~VR3は異なる電圧でなくてもよい。このため、第1実施形態によれば、入力端子101~103に接続される電源のうちの1つの電源が選択され、この選択された電源の電圧を出力端子107に出力するとともに、その出力を安定化できる。また、一の電源から他の電源に切り替えるとき、一の入力端子から他の入力端子へ電流が逆流しないという効果がある。さらに、第1実施形態では、上述の構成及び動作により入力端子103に接続される2次電池の使用を極力控えることができ、全体として電力の使用効率を高くすることができる。第2実施形態図3は、本発明の第2実施形態の具体的な構成を示す回路図である。本発明の第2実施形態は、図2に示す第1実施形態の多入力電源回路において、さらにクランプ回路を備え、入力端子101、102の活線挿抜時に出力電圧VOUTでのオーバーシュート電圧やアンダーシュート電圧が発生しないようにしたものである。すなわち、第2実施形態は、図2に示す第1実施形態の構成を基本とし、図2に示す出力安定化部110、120、130を、図3に示す出力安定化部110a、120a、130aに置き換えたものである。出力安定化部110a、120a、130aのそれぞれは、図2に示す出力安定化部110、120、130に比べてクランプ回路113、123、133が追加された点が異なる。このように、第2実施形態は、クランプ回路113、123、133が追加された点が異なり、他の部分の構成は第1実施形態の構成と共通するので、同一の構成要素には同一の符号を付してその説明は省略する。クランプ回路113は、MOSトランジスタMNL1がオフのときに、出力電圧VOUTとMOSトランジスタMNL1の閾値電圧Vthの和の電圧VOUTVthよりも僅かに小さい電圧クランプ電圧を生成し、この生成電圧をMOSトランジスタMNL1のゲートに印加しておく回路である。このため、クランプ回路113は、図3に示すように、PチャネルのMOSトランジスタMP1、電流源I1、NチャネルのMOSトランジスタMC1、およびキャパシタC1を含んでいる。具体的には、電流源I1とMOSトランジスタMP1とは直列接続され、電流源I1の一端側が抵抗R1の一端に接続され、MOSトランジスタMP1のドレインが接地されている。MOSトランジスタMP1のゲートには、分圧回路140の分圧電圧VDが印加されるようになっている。電流源I1の他端側とMOSトランジスタMNL1のゲートとの間には、MOSトランジスタMC1が接続されている。MOSトランジスタMC1のゲートは、電流源I1とMOSトランジスタMP1の共通接続部に接続されている。キャパシタC1は、一端がMOSトランジスタMNL1のゲートに接続され、他端が接地されている。クランプ回路123は、MOSトランジスタMNL2がオフのときに、出力電圧VOUTとMOSトランジスタMNL2の閾値電圧Vthの和の電圧VOUTVthよりも僅かに小さい電圧を生成し、この生成電圧をMOSトランジスタMNL2のゲートに印加しておく回路である。このため、クランプ回路123は、図3に示すように、PチャネルのMOSトランジスタMP2、電流源I2、NチャネルのMOSトランジスタMC2、およびキャパシタC2を含んでいる。具体的には、電流源I2とMOSトランジスタMP2とは直列接続され、電流源I2の一端側が抵抗R2の一端に接続され、MOSトランジスタMP2のドレインが接地されている。MOSトランジスタMP2のゲートには、分圧回路140の分圧電圧VDが印加されるようになっている。電流源I2の他端側とMOSトランジスタMNL2のゲートとの間には、MOSトランジスタMC2が接続されている。MOSトランジスタMC2のゲートは、電流源I2とMOSトランジスタMP2の共通接続部に接続されている。キャパシタC2は、一端がMOSトランジスタMNL2のゲートに接続され、他端が接地されている。クランプ回路133は、トランジスタQ1がオフのときに、出力電圧VOUTとトランジスタQ1のベースエミッタ間のオン電圧Vonの和の電圧VOUTVonよりも僅かに小さい電圧を生成し、この生成電圧をトランジスタQ1のベースに印加しておく回路である。このため、クランプ回路133は、図3に示すように、バイポーラトランジスタQ2、電流源I2、NチャネルのMOSトランジスタMC3、およびキャパシタC3を含んでいる。具体的には、電流源I3とトランジスタQ2とは直列接続され、電流源I3の一端側が入力端子103に接続され、トランジスタQ2のコレクタが接地されている。トランジスタQ2のベースには、分圧回路140の分圧電圧VDが印加されるようになっている。電流源I3の一端側とMOSトランジスタMP3のゲートとの間には、MOSトランジスタMC3が接続されている。MOSトランジスタMC3のゲートは、電流源I3とトランジスタQ2の共通接続部に接続されている。キャパシタC23、一端がMOSトランジスタMP3のゲートに接続され、他端が接地されている。次に、本発明の第2実施形態の動作例について図3を参照して説明する。第1実施形態の動作で説明したように、入力端子101~103に入力電圧VIN1~VIN3が供給されているときは、MOSトランジスタMNL2とトランジスタQ1はいずれもオフしている。このとき、MOSトランジスタMNL2のゲート電圧は、クランプ回路123により、出力電圧VOUTとMOSトランジスタMNL2の閾値電圧Vthの和の電圧VOUTVthよりも僅かに小さい電圧に固定クランプされる。すなわち、クランプ回路123では、電流源I2とMOSトランジスタMP2により分圧回路140の分圧電圧VDがレベルシフトされ、このレベルシフトされた電圧はMOSトランジスタMC2でさらにレベルシフトされる。これにより、MOSトランジスタMNL2のゲート電圧は、出力電圧VOUTとMOSトランジスタMNL2の閾値電圧Vthの和の電圧VOUTVthよりも僅かに小さい電圧となる。この電圧に応じた電荷がキャパシタC2に蓄積される。同様に、トランジスタQ1のベース電圧は、クランプ回路133により、出力電圧VOUTとトランジスタQ1のベースエミッタ間のオン電圧Vonの和の電圧VOUTVonよりも僅かに小さい電圧に固定される。すなわち、クランプ回路133では、電流源I3とトランジスタQ2により分圧回路140の分圧電圧VDがレベルシフトされ、このレベルシフトされた電圧はMOSトランジスタMC3でさらにレベルシフトされる。これにより、MOSトランジスタMP3のゲート電圧は、出力電圧VOUTとMOSトランジスタMP3の閾値電圧Vthの和の電圧VOUTVthよりも僅かに小さい電圧となる。この電圧に応じた電荷がキャパシタC3に蓄積される。上記の下で、入力端子101からACアダプタプラグが抜かれた場合、MOSトランジスタMNL2のゲートには、VOUTVthよりも僅かに小さな電圧が与えられている。このため、MOSトランジスタMNL2は直ちにオンし、入力端子102の入力電圧VIN2が有効になる。つまり、MOSトランジスタMNL2が直ちに動作するために、出力電圧VOUTの安定化が図れ、出力電圧VOUTにオーバーシュート電圧やアンダーシュート電圧が現れなくなる。さらに、入力端子102からUSBコネクタが抜かれたときも同様に、トランジスタQ1が直ちにオンし、入力端子103の入力電圧VIN3が有効になる。つまり、トランジスタQ1が直ちに動作するために、出力電圧VOUTの安定化が図れ、出力電圧VOUTにオーバーシュート電圧やアンダーシュート電圧が現れなくなる。以上のように、本発明の第2実施形態では、第1実施形態を基本にし、さらにクランプ回路113、123、133を追加するようにした。このため、第2実施形態によれば、第1実施形態の効果に加えて、複数ある入力端子101~103のうち一つが活線挿抜したとき、他の入力端子の出力安定化部が直ちに有効になり、出力電圧VOUTにオーバーシュート電圧やアンダーシュート電圧が現れなくなるという効果がある。第3実施形態図4は、本発明の第3実施形態の具体的な構成を示す回路図である。本発明の第3実施形態は、図3に示す第2実施形態の多入力電源回路において、さらに入力端子101~103に電源が接続されているか否かを判定する判定回路109を備えたものである。すなわち、第3実施形態は、図3に示す第2実施形態の構成を基本とし、図4に示すように、判定回路109を追加し、この追加に伴って出力安定化部110a、120a、130aに入力端子101~103に電源が接続されているか否かを判定するための信号を出力するためのインバータ114、124、134を追加したものである。このように、第3実施形態は、判定回路109とインバータ114、124、134とが追加された点が異なり、他の部分の構成は第2実施形態の構成と共通するので、同一の構成要素には同一の符号を付してその説明は省略する。判定回路109は、MOSトランジスタMNL1、MNL2の各ゲートの電圧とトランジスタQ1のベースの電圧とをそれぞれ検出し、これらの検出電圧に基づいて入力端子101~103に電源が接続されているか否かを判定して出力する回路であり、例えば内部回路108に含まれている。判定回路109は、図4に示すように、インバータ114、124、134の出力信号を入力する。インバータ114は、入力側がMOSトランジスタMNL1のゲートに接続され、出力側が判定回路109に接続されている。インバータ124は、入力側がMOSトランジスタMNL2のゲートに接続され、出力側が判定回路109に接続されている。インバータ134は、入力側がトランジスタQ1のベースに接続され、出力側が判定回路109に接続されている。なお、インバータ134は、トランジスタQ1のベースではなく、容量C3と演算増幅器132との共通接続部に接続してもよい。このとき、インバータ114、124、134の入力電圧を揃えることができる。次に、本発明の第3実施形態の動作例について図4を参照して説明する。いま、入力端子101に入力電圧VIN1が印加されているとき、MOSトランジスタMNL1のゲートには演算増幅器112の出力電圧が供給されるので、インバータ114の入力はハイレベルであり、インバータ114の出力はローレベルとなる。一方、入力端子101に入力電圧VIN1が印加されていないとき、MOSトランジスタMNL1のゲートには演算増幅器112の出力電圧の供給がないので、インバータ114の入力はローレベルであり、インバータ114の出力はハイレベルとなる。このように、入力端子101への入力電圧VIN1の印加の有無に応じてMOSトランジスタMNL1のゲート電圧が変化し、この変化によりインバータ114の出力信号の論理がローレベルとハイレベルになる。したがって、判定回路109は、インバータ114の出力信号がローレベルの場合に入力端子101に電源が接続されていると判定し、インバータ114の出力信号がハイレベルの場合に入力端子101に電源が接続されていないと判定する。判定回路109は、他の入力端子102、103に対する電源の接続の有無についても、入力端子101の場合と同様に判定することができる。以上のように、本発明の第3実施形態では、第2実施形態を基本にし、さらにインバータ114、124、134を含む判定回路109を追加するようにした。このため、第3実施形態によれば、第2実施形態の効果に加えて、出力端子107に接続される内部回路108の消費電力を削減することができる。例えば、内部回路108が電池残量監視回路のように、入力電圧VIN1~VIN3を信号処理する回路であるとき、本発明の多入力電源回路に供給されている入力電圧のみを信号処理することができる。つまり、入力電圧INV1~INV3のうちハイレベルを出力しているインバータに対応する入力電圧について信号処理する必要がないので、内部回路108においてハイレベルを出力しているインバータに対応する入力電圧の信号処理部を待機状態パワーダウン状態にすることができる。この結果、内部回路108は、消費電力を削減することができる。その他上記の第1実施形態では、図2に示すように、基準電圧生成回路111と演算増幅器112は入力端子101に接続される電源の電源電圧で動作するようにした。同様に、基準電圧生成回路121と演算増幅器122は、入力端子102に接続される電源の電源電圧で動作し、基準電圧生成回路131と演算増幅器132は、入力端子103に接続される電源の電源電圧で動作しようにした。しかし、これらの各部は各入力端子に接続される電源の電圧で動作する必要はなく、別個に用意した電源で動作するようにしても良い。