圧電素子と、少なくとも前記圧電素子の共振周波数又はその近傍の周波数の出力信号を前記圧電素子に印加する発振回路と、前記圧電素子の端子電圧を矩形波に変換した第1矩形波信号を発生する第1矩形波信号発生回路と、前記発振回路の出力信号の各周期の一部である検出期間においては前記第1矩形波信号の立ち上がり又は立ち下がりを契機として初期レベルから検出レベルに遷移する一方、前記検出期間外においては前記第1矩形波信号の立ち上がり又は立ち下がりを契機として前記初期レベルから前記検出レベルに遷移しない第2矩形波信号を発生する第2矩形波信号発生回路と、前記第2矩形波信号の位相を判定する位相判定回路とを備える、粉体センサ。次の周期における前記検出期間の開始前に前記第2矩形波信号を初期レベルとするクリア信号を前記第2矩形波信号発生回路に入力するクリア手段を備える請求項1に記載の粉体センサ。前記第2矩形波信号発生回路が前記第1矩形波信号をクロック入力とするエッジトリガタイプのフリップフロップを含む請求項1又は2に記載の粉体センサ。前記フリップフロップは、前記検出期間は第1レベルとなり前記検出期間以外の期間は第2レベルとなる検出期間限定信号をD入力とする請求項3に記載の粉体センサ。前記圧電素子に印加される前記発振回路の出力信号を前記検出期間限定信号としても利用する請求項4に記載の粉体センサ。前記位相判定回路での判定結果に基づいて粉体の有無を判定する粉体有無判定回路を備え、前記粉体有無判定回路は、前記位相判定回路における、前記第2矩形波信号の位相が所定の判定条件を満たすことの検出回数が、連続してn回但しnはn≧2を満たす任意の整数以上であることを条件として粉体無しと判定する、請求項1から5のいずれか一項に記載の粉体センサ。前記位相判定回路はn段のシフトレジスタを含み、前記粉体有無判定回路は各段の出力信号を入力とする論理ゲートを含む、請求項6に記載の粉体センサ。前記発振回路は、前記圧電素子の共振周波数を含む周波数範囲で出力信号の周波数を掃引する掃引発振回路である、請求項1から7のいずれか一項に記載の粉体センサ。通常の環境下では、従来の検出方法で問題は発生しない。しかし、特殊な環境下、例えば複写機の組み立て若しくは調整その他の要因で大きな振動や衝撃が印加されたとき、従来の検出方法では粉体センサ素子の端子電圧にノイズが乗って端子電圧の位相に一時的なずれが生じ、ずれ具合次第では粉体が有るにも関わらず粉体無しと誤判定することがある。また、複写機などのOA機器の小型化に伴い、紙送りの際にモーターより発せられる振動の影響を粉体センサ素子が受けやすくなっており、上記の誤判定の原因となっている。本発明はこうした状況を認識してなされたものであり、その目的は、従来と比較して振動や衝撃が印加された際の誤判定を減らす又は無くすことの可能な粉体センサを提供することにある。本発明のある態様は、粉体センサである。この粉体センサは、圧電素子と、少なくとも前記圧電素子の共振周波数又はその近傍の周波数の出力信号を前記圧電素子に印加する発振回路と、前記圧電素子の端子電圧を矩形波に変換した第1矩形波信号を発生する第1矩形波信号発生回路と、前記発振回路の出力信号の各周期の一部である検出期間においては前記第1矩形波信号の立ち上がり又は立ち下がりを契機として初期レベルから検出レベルに遷移する一方、前記検出期間外においては前記第1矩形波信号の立ち上がり又は立ち下がりを契機として前記初期レベルから前記検出レベルに遷移しない第2矩形波信号を発生する第2矩形波信号発生回路と、前記第2矩形波信号の位相を判定する位相判定回路とを備える。次の周期における前記検出期間の開始前に前記第2矩形波信号を初期レベルとするクリア信号を前記第2矩形波信号発生回路に入力するクリア手段を備えてもよい。前記第2矩形波信号発生回路が前記第1矩形波信号をクロック入力とするエッジトリガタイプのフリップフロップを含んでもよい。前記フリップフロップは、前記検出期間は第1レベルとなり前記検出期間以外の期間は第2レベルとなる検出期間限定信号をD入力としてもよい。前記圧電素子に印加される前記発振回路の出力信号を前記検出期間限定信号としても利用してもよい。前記位相判定回路での判定結果に基づいて粉体の有無を判定する粉体有無判定回路を備え、前記粉体有無判定回路は、前記位相判定回路における、前記第2矩形波信号の位相が所定の判定条件を満たすことの検出回数が、連続してn回但しnはn≧2を満たす任意の整数以上であることを条件として粉体無しと判定してもよい。前記位相判定回路はn段のシフトレジスタを含み、前記粉体有無判定回路は各段の出力信号を入力とする論理ゲートを含んでもよい。前記発振回路は、前記圧電素子の共振周波数を含む周波数範囲で出力信号の周波数を掃引する掃引発振回路であってもよい。なお、以上の構成要素の任意の組合せ、本発明の表現を方法やシステムなどの間で変換したものもまた、本発明の態様として有効である。本発明によれば、ノイズに起因して検出期間外に第1矩形波信号の立ち上がりエッジ又は立ち下がりエッジが現れても第2矩形波信号は初期レベルから検出レベルに遷移しないため、従来と比較して振動や衝撃が印加された際の誤判定を減らす又は無くすことの可能な粉体センサを実現可能である。以下、図面を参照しながら本発明の好適な実施の形態を詳述する。なお、各図面に示される同一または同等の構成要素、部材等には同一の符号を付し、適宜重複した説明は省略する。また、実施の形態は発明を限定するものではなく例示であり、実施の形態に記述されるすべての特徴やその組み合わせは必ずしも発明の本質的なものであるとは限らない。図1は、本発明の実施の形態に係る粉体センサとしてのトナーセンサのブロック図である。図2は、図1に示す圧電素子5の入力信号の周波数に対する位相遅れ特性図である。図3は、図1に示す第1矩形波信号発生回路14、第2矩形波信号発生回路15、及び位相判定回路20の具体的構成例を示す回路図である。図4は、図3における各信号発振回路10の出力信号Vdrv、クリア信号VCLR、位相判定用信号Vjdg、第1矩形波信号V1、第2矩形波信号V2、センサ出力信号Voutの例示的なタイムチャートである。図1に示すように、トナーセンサは、圧電素子5と、発振回路10と、第1矩形波信号発生回路14と、第2矩形波信号発生回路15と、クリア手段としてのクリア信号発生回路16と、位相判定用信号発生回路17と、位相判定回路20とを備える。トナーボックスに取り付けられた圧電素子5は、入力信号の周波数とトナー残量によって当該入力信号に対する位相の遅れが変化するものであり、入力信号の周波数に対する位相遅れ特性は図2に示すとおりである。すなわち、圧電素子5は、共振周波数Frの入力信号に対しては、共振周波数Fr付近ではL分とC分のエネルギーのやり取りが効率よく行われ共振状態になる為位相ずれが発生しない一方、入力信号の周波数が共振周波数Frから離れるにつれて静電容量としての性質が大きくなって位相遅れが大きくなる。また、圧電素子5は、トナーボックス内のトナー残量が多いほど振動が阻害され、共振周波数Fr又はその近傍の周波数の入力信号に対しても静電容量としての性質が大きくなる。一方、圧電素子5は、トナーボックス内のトナー残量が無くなってくると、共振周波数Fr又はその近傍の周波数の入力信号に対して位相遅れが著しく減じてくる。発振回路10は、少なくとも圧電素子5の共振周波数Fr又はその近傍の周波数の出力信号Vdrv電圧信号を抵抗R1制限抵抗を介して圧電素子5に印加する。発振回路10は、好ましくは、出力信号Vdrvの周波数を、圧電素子5の共振周波数Frを含む周波数範囲で掃引する。掃引は、トナーボックスに取り付けた状態での圧電素子5の共振周波数が正確に特定できない場合に有効である。発振回路10は、可変定電圧源11と、電圧制御発振器12VCO:VoltageControlledOscillatorと、分周器13とを有する。電圧制御発振器12は、可変定電圧源11からの制御電圧で動作する。分周器13は、電圧制御発振器12の出力信号を所定の分周比で分周する。分周比は例えば2kkは任意の自然数で表され、ここではkを4以上分周比を16以上とする。なお、分周比は、2kであると回路が簡素化できて効率がよいが、整数であれば任意の数値で構わない。分周器13での分周後の出力信号Vdrvは、抵抗R1を介して圧電素子5に印加される。可変定電圧源11の電圧を変化させることで、出力信号Vdrvの周波数を圧電素子5の共振周波数Frを含む周波数範囲で掃引する。第1矩形波信号発生回路14は、圧電素子5の端子電圧Vpを矩形波信号2値信号に変換した第1矩形波信号V1を発生する。第2矩形波信号発生回路15は、発振回路10の出力信号Vdrvと、後述のクリア信号VCLRと、第1矩形波信号V1とを受信し、それらの信号に基づいて第2矩形波信号V2を発生する。第2矩形波信号V2は、発振回路10の出力信号Vdrvの各周期の一部である検出期間に限って第1矩形波信号V1の立ち上がりエッジ又は立ち下がりエッジを契機として初期レベルから検出レベルに遷移する矩形波信号である。図1では分周器13とクリア信号発生回路16及び位相判定用信号発生回路17の各々とを太線1本で結んでいるが、分周器13からクリア信号発生回路16及び位相判定用信号発生回路17に入力される信号は、分周後の出力信号Vdrvに加え、周波数が当該出力信号Vdrvの例えば2倍、4倍、8倍、16倍の発振信号を含む。クリア信号発生回路16及び位相判定用信号発生回路17は、公知の論理ゲート又はその組合せからなり、分周器13からの入力信号を用いた論理演算によりクリア信号VCLR及び位相判定用信号Vjdgを発生する。位相判定回路20は、位相判定用信号Vjdgの位相と、第2矩形波信号V2の位相とを比較し、位相判定用信号Vjdgの位相に対して第2矩形波信号V2の位相が遅れているか進んでいるかを判定する。判定は、位相判定用信号Vjdgの例えば立ち上がりを契機として行われる。位相判定回路20の出力信号Voutは、第2矩形波信号V2が位相判定用信号Vjdgに対して位相遅れであるか位相進みであるかによって異なるレベルとなる2値信号であり、判定が行われる都度更新される。第2矩形波信号V2が位相判定用信号Vjdgに対して位相遅れであればトナー有り、位相進みであればトナー無しと判定できる。図3に示すように、第1矩形波信号発生回路14は、電源電圧Vccを抵抗RHRLにより例えば分圧比1:1で分圧した基準電圧をコンパレータ41の反転入力端子への入力とし、圧電素子5の端子電圧Vpを直流カット用コンデンサCを介してコンパレータ41の非反転入力端子への入力とし、抵抗RHRLの接続点とコンパレータ41の非反転入力端子との間に抵抗RMを設けた構成である。コンパレータ41の出力端子には圧電素子5の端子電圧Vpを矩形波に変換した第1矩形波信号V1が現れる。なお、圧電素子5の端子電圧Vpを直流カット用コンデンサCに通すことにより若干の位相ずれ位相進みが発生するものの、直流カット用コンデンサCの容量値を十分に大きくすることで位相ずれは無視できる程度に小さくすることができる。第2矩形波信号発生回路15は、エッジトリガタイプのフリップフロップとしての例えばD型フリップフロップからなり、第1矩形波信号V1をクロック入力クロック端子への入力とし、発振回路10の出力信号VdrvをD入力D端子への入力とし、クリア信号VCLRをクリア入力クリア端子への入力とし、Q端子に第2矩形波信号V2を出力する。第2矩形波信号V2は、発振回路10の出力信号Vdrvが第1レベルとしてのハイレベルである期間検出期間の例示に限り、第1矩形波信号V1の立ち上がりによって初期レベルとしてのローレベルから検出レベルとしてのハイレベルに遷移する図4の周期AB。発振回路10の出力信号Vdrvが第2レベルとしてのローレベルである期間すなわち検出期間外に第1矩形波信号V1が立ち上がっても、第2矩形波信号V2のレベル遷移は起こらない図4の周期C。すなわち、発振回路10の出力信号Vdrvは、検出期間限定信号としても機能する。クリア信号VCLRは、次の検出期間の開始前、すなわち次に発振回路10の出力信号Vdrvが立ち上がる前にQ端子第2矩形波信号V2を強制的にローレベル初期レベルにする。クリア信号VCLRは、図4に示すように、例えば発振回路10の出力信号Vdrvの各周期の所定角度例えば約350°のところで立ち下がり、各周期の終わりに立ち上がるパルス信号とする。なお、クリア信号VCLRは、位相判定用信号Vjdgの立ち上がり後であれば、各周期において立ち下がるタイミングは特に限定されない。位相判定回路20は、エッジトリガタイプのフリップフロップとしての例えばD型フリップフロップからなり、第2矩形波信号V2をD入力とし、位相判定用信号Vjdgをクロック入力とし、Q端子にセンサ出力信号Voutを出力する。位相判定用信号Vjdgは、図4に示すように、例えば発振回路10の出力信号Vdrvの立ち上がりよりも所定角度例えば1125°だけ遅れて立ち上がるパルス信号とする。なお、位相判定用信号Vjdgの立ち下がりタイミングは特に限定されないが、図4では発振回路10の出力信号Vdrvの立ち上がりと同時に立ち下がるものとしている。センサ出力信号Voutは、位相判定用信号Vjdgの立ち上がり時にD入力である第2矩形波信号V2と同レベルになり、次の位相判定用信号Vjdgの立ち上がり時まで当該レベルを保持する図4の周期B。前述のように第2矩形波信号V2は各周期の終わりまでに強制的にローレベルとされるため、センサ出力信号Voutは、各周期において位相判定用信号Vjdgの立ち上がり前に第2矩形波信号V2が立ち上がった場合すなわち発振回路10の出力信号Vdrvに対する第2矩形波信号V2の位相遅れが所定角度、例えば1125°以内の場合にのみ位相判定用信号Vjdgの立ち上がり時にハイレベルとなる又はハイレベルを維持する。なお、センサ出力信号Voutのハイレベルはトナー無し、ローレベルはトナー有りに対応する。本実施の形態では、従来は防ぐことの難しかった長周期ノイズによる誤判定を防止するのに有効である。長周期ノイズは、圧電素子5の端子電圧Vpが発振回路10の出力信号Vdrvの周期よりも長い期間大きな値を示すノイズすなわち振幅が大きく周波数が発振回路10の出力信号Vdrvよりも低い低周波ノイズである。長周期ノイズが印加されると、第1矩形波信号V1が複数周期に渡ってハイレベルとなる。長周期ノイズによる誤判定について比較例図8を参照して説明する。図8に示す比較例は、図3に示す第2矩形波信号発生回路15を無くし、位相判定回路20のD型フリップフロップのD入力を第1矩形波信号V1に変更したものである。長周期ノイズの印加により第1矩形波信号V1が複数周期に渡ってハイレベルとなった場合、図8の比較例の回路では、トナーが有っても位相判定用信号Vjdgの立ち上がり時にセンサ出力信号Voutがハイレベルトナー無しとなる。これに対し、図3に示す本実施の形態の回路では、第1矩形波信号V1の立ち上がりが任意の周期において位相判定用信号Vjdgの立ち上がり後であれば、第1矩形波信号V1が複数周期に渡ってハイレベルであっても第2矩形波信号V2は各周期において位相判定用信号Vjdgの立ち上がり前にハイレベルにならず、それゆえセンサ出力信号Voutもハイレベルとはならない。図5は、図3及び図8比較例の回路におけるシミュレーション結果を示すタイムチャートである。本シミュレーションは、発振回路10の出力信号Vdrv及び圧電素子5の端子電圧Vpの波形を仮定し、図3及び図8比較例の回路においてどのようなセンサ出力信号Voutが得られるかを確かめるものである。なお、図5において、圧電素子5の端子電圧Vpの波形には、トナーが無いときに現れる共振状態と、長周期ノイズとの双方を含めている。図5から明らかなように、本実施の形態の回路図3では、長周期ノイズ印加時もセンサ出力信号Voutはローレベルから変化しておらず、誤判定は生じない。一方、比較例の回路図8では、長周期ノイズ印加時にセンサ出力信号Voutがハイレベルに遷移しており、誤判定が発生する。なお、共振状態では、本実施の形態及び比較例の双方でセンサ出力信号Voutがハイレベルに遷移しており、トナーが無いことを検出できる。本実施の形態によれば、下記の効果を奏することができる。ノイズによる第1矩形波信号V1の立ち上がりが任意の周期において発振回路10の出力信号Vdrvがローレベルの期間であれば、当該ノイズの影響が第2矩形波信号発生回路15によってブロックされる当該ノイズの影響が第2矩形波信号V2に現れないため、ノイズによって第1矩形波信号V1が複数周期に渡ってハイレベルとされた場合であっても誤判定を防止でき、従来と比較して振動や衝撃が印加された際の誤判定を減らす又は無くすことの可能なトナーセンサを実現可能である。ノイズによる第1矩形波信号V1の立ち上がりが任意の周期において発振回路10の出力信号Vdrvがハイレベルの期間であっても位相判定用信号Vjdgの立ち上がり後であれば、当該ノイズの影響が位相判定回路20によってブロックされる当該ノイズの影響がセンサ出力信号Voutに現れないため、誤判定を防止できる。この場合において、ノイズによって第1矩形波信号V1が複数周期に渡ってハイレベルとされたときは、第2矩形波信号V2が各周期の終わりまでに強制的にローレベルとされるため、やはり当該ノイズによる誤判定を防止できる複数周期に跨る長周期ノイズによる影響は第2矩形波信号V2の最初の一周期にだけ現れるが、その後の周期には現れず、誤判定が防止される。すなわち、従来は防ぐことが難しかった長周期ノイズによる誤判定の大部分を好適に防止することが可能となる。位相比較とトナー有無判定をデジタル的に処理するので、ノイズ衝撃波の周波数成分について考察をする必要がなく、圧電素子5の形状の要因で外来ノイズの周波数成分と圧電素子5の共振周波数とが重なって分別が付かない条件下でも誤判定の防止が可能である。大部分がデジタル回路で構成され、キャパシタや抵抗等の個別部品が少ないため、IC化に向いており低コスト化に有利である。以下、長周期ノイズによる第1矩形波信号V1の立ち上がりが任意の周期において位相判定用信号Vjdgの立ち上がり前である場合にも誤判定を防止することが可能な実施の形態を説明する。図6は、本発明のもう一つの実施の形態に係る粉体センサとしてのトナーセンサのブロック図である。本図は、図1と比較して、粉体有無判定回路30を備え且つセンサ出力信号Voutを粉体有無判定回路30から出力する点で相違し、その他の点は同様である。以下、相違点を中心に説明する。位相判定回路20は、直近の連続するn回但しnはn≧2を満たす任意の整数の比較結果位相判定用信号Vjdgの位相と第2矩形波信号V2の位相との比較結果を位相判定結果信号Vd1~Vdnとして保持する。位相判定結果信号Vd1~Vdnは位相判定回路20から粉体有無判定回路30に入力される。位相判定結果信号Vd1~Vdnは、第2矩形波信号V2が位相判定用信号Vjdgに対して位相遅れであるか位相進みであるか所定の判定条件を満たすか否かによって異なるレベルとなる2値信号であり、判定が行われると順次更新される。粉体有無判定回路30は、入力された位相判定結果信号Vd1~Vdnに基づいてトナーボックス内のトナーの有無を判定する。具体的には、位相判定結果信号Vd1~Vdnの全てが位相判定用信号Vjdgに対する第2矩形波信号V2の位相進みを示したことを条件としてトナー無しと判定する条件が満たされないときと異なるレベルのセンサ出力信号Voutを出力する。換言すれば、粉体有無判定回路30は、位相判定回路20での第2矩形波信号V2の位相進みの検出回数が連続してn回以上であることを条件としてトナー無しと判定する。図7は、n=2の場合における、図6に示す第1矩形波信号発生回路14、第2矩形波信号発生回路15、位相判定回路20、及び粉体有無判定回路30の具体的構成例を示す回路図である。以下、図3との相違点を中心に説明する。位相判定回路20は、2段シフトレジスタを成すD型フリップフロップ2122を有する。粉体有無判定回路30は、2入力のANDゲートである。第2矩形波信号V2は、1段目のD型フリップフロップ21のD入力端子に入力される。1段目のD型フリップフロップ21のQ出力端子は、2段目のD型フリップフロップ22のD入力端子に接続される。D型フリップフロップ2122のCLK端子には位相判定用信号Vjdgがそれぞれ入力され、Q出力端子は粉体有無判定回路302入力ANDゲートの入力端子にそれぞれ接続される。上記の回路構成によれば、D型フリップフロップ2122は、位相判定用信号Vjdgの立ち上がりローレベルからハイレベルへのレベル遷移時の第2矩形波信号V2のレベルを位相判定用信号Vjdgの立ち上がり2回分だけ順次記憶し、Q出力端子から位相判定結果信号Vd1Vd2として出力する。すなわち、シフトレジスタの最上段のD型フリップフロップ21が位相比較回路として機能し、位相判定用信号Vjdgの立ち上がりごとにD型フリップフロップ21での比較結果を後段のD型フリップフロップ22に順次シフトして記憶、出力する。粉体有無判定回路30は、D型フリップフロップ2122のQ出力端子の電圧が全てハイレベルであるときにセンサ出力信号Voutをハイレベルとし、D型フリップフロップ2122のQ出力端子の電圧がいずれかでもローレベルであるときはセンサ出力信号Voutをローレベルとする。本実施の形態では、長周期ノイズによる第1矩形波信号V1の立ち上がりが任意の周期において位相判定用信号Vjdgの立ち上がり前である場合、D型フリップフロップ2122の出力する位相判定結果信号Vd1Vd2のいずれか一方はハイレベルとなるが、他方はローレベルであり前述のように第2矩形波信号V2は各周期の終わりまでに強制的にローレベルとされるため、センサ出力信号Voutはローレベルのままである。すなわち、本実施の形態では図3の回路と比較してさらに誤判定を減じることが可能となる。以上、実施の形態を例に本発明を説明したが、実施の形態の各構成要素や各処理プロセスには請求項に記載の範囲で種々の変形が可能であることは当業者に理解されるところである。以下、変形例について触れる。第2矩形波信号発生回路15のD入力は、発振回路10の出力信号Vdrvの立ち上がってから少なくとも位相判定用信号Vjdgが立ち上がるまでの期間にハイレベルとなるパルス信号であれば、発振回路10の出力信号Vdrv以外の検出期間限定信号であってもよい。第2矩形波信号発生回路15のD入力を位相判定用信号Vjdgが立ち上がり直後にローレベルとなる検出期間限定信号とすることで、第2矩形波信号発生回路15によるノイズ影響除去効果を高めることができる。もう一つの実施の形態におけるnの値は、要求される仕様に応じて適宜設定すればよい。検出対象の粉体は、実施の形態で例示のトナーに限定されず任意である。