"電源と誘導性負荷との間に接続される出力トランジスタを駆動するトランジスタ駆動回路において、前記出力トランジスタと前記誘導性負荷との共通接続点を出力端子とすると、前記出力端子とグランドとの間にフライホイールダイオードが接続されており、電源と前記出力端子との間に直列接続される2つのトランジスタで構成され、前記出力トランジスタの制御端子に制御信号を出力するプッシュプル回路と、このプッシュプル回路を構成するプル側トランジスタの制御端子とグランドとの間に接続される第1制御用トランジスタと、この第1制御用トランジスタの制御端子とグランドとの間に接続され、制御信号が入力される第2制御用トランジスタと、この第2制御用トランジスタがオフ状態になると、前記第1制御用トランジスタの制御端子に制御電流を供給するように接続される第1ダイオードと、この第1ダイオードのアノードと、前記プッシュプル回路を構成するトランジスタの制御端子との間に接続される第2ダイオードと、前記出力トランジスタの制御端子と前記出力端子との間に接続され、前記制御信号に応じて前記出力トランジスタがオフする際にオンとなるクランプトランジスタと、このクランプトランジスタの制御端子に挿入される逆流防止用のダイオードとを備えることを特徴とするトランジスタ駆動回路。前記制御信号はPWM信号であり、前記PWM信号のデューティ比が所定値以上を示すと、前記クランプトランジスタがオンすることを阻止するクランプ作用無効化手段を備えたことを特徴とする請求項1記載のトランジスタ駆動回路。前記クランプ作用無効化手段は、前記PWM信号がハイレベルを示す期間の長さをカウントし、前記期間の長さが前記所定値に相当する時間を超えると出力信号のレベルを変化させるカウンタと、前記PWM信号と、前記クランプトランジスタをオフにするレベルのオフ信号との何れかを選択して出力するマルチプレクサとを備え、前記マルチプレクサは、前記カウンタからの出力信号のレベルが変化すると、前記オフ信号を選択して出力することを特徴とする請求項2記載のトランジスタ駆動回路。前記出力端子とグランドとの間に、もう1つの誘導性負荷が接続される構成において、前記クランプトランジスタのグランド側導通端子の電位を、回路グランドの電位を基準として変換することで、前記クランプトランジスタのオン状態が固定されることを防止するレベルシフト回路を備えたことを特徴とする請求項1ないし3の何れかに記載のトランジスタ駆動回路。前記クランプトランジスタを、電圧駆動型のトランジスタで構成したことを特徴とする請求項4記載のトランジスタ駆動回路。前記レベルシフト回路は、電源側に構成され、前記制御信号の二値レベル変化に応じて制御される電源側カレントミラー回路を備え、前記クランプトランジスタは、前記電源側カレントミラー回路にミラー電流が流れるとオンするように構成されることを特徴とする請求項5記載のトランジスタ駆動回路。前記クランプトランジスタの電位基準側導通端子に接続されて構成される低電位側カレントミラー回路を備え、前記電源側カレントミラー回路は、前記制御信号が一方のレベルを示す場合に動作する第1電源側カレントミラー回路と、前記制御信号が他方のレベルを示す場合に動作する第2電源側カレントミラー回路とで構成され、前記低電位側カレントミラー回路の基準電流経路とミラー電流経路とは、前記第1及び第2電源側カレントミラー回路のミラー電流経路にそれぞれ接続され、前記クランプトランジスタの制御端子は、前記低電位側カレントミラー回路のミラー電流経路側に接続されることを特徴とする請求項6記載のトランジスタ駆動回路。しかしながら、特許文献1では、ダイオード及びコンデンサからなるブートストラップ回路を用いることが前提であり、使用する回路素子のサイズが大きくなることが問題となる。本発明は上記事情に鑑みてなされたものであり、その目的は、より簡単な構成で、出力トランジスタを確実にオフ状態に維持できるトランジスタ駆動回路を提供することにある。請求項1記載のトランジスタ駆動回路によれば、出力トランジスタと誘導性負荷との共通接続点を出力端子とし、その出力端子とグランドとの間にフライホイールダイオードを接続する。出力トランジスタの制御端子にはプッシュプル回路により制御信号を出力するが、プッシュプル回路を構成するプル側トランジスタの制御端子とグランドとの間に第1制御用トランジスタを接続し、第1制御用トランジスタの制御端子とグランドとの間に第2制御用トランジスタを接続して、この第2制御用トランジスタに制御信号を入力する。第1ダイオードは、第2制御用トランジスタがオフ状態になると第1制御用トランジスタの制御端子に制御電流を供給し、第2ダイオードを、第1ダイオードのアノードとプッシュプル回路を構成するトランジスタの制御端子との間に接続する。そして、クランプトランジスタを出力トランジスタの制御端子と出力端子との間に接続し、クランプトランジスタは、制御信号に応じて出力トランジスタがオフする際にオンとなる。したがって、出力トランジスタがオフ状態となった場合の制御端子-出力端子間の電位は、クランプトランジスタの導通端子間電位にクランプされるので、クランプトランジスタを接続しない場合の同端子間電位2Vfよりも大きく低下させることができる。また、クランプトランジスタの制御端子に逆流防止用のダイオードを挿入することで、クランプトランジスタがオンした場合の出力端子の電位が駆動電源電圧になり、制御信号のハイレベルより高い電圧となっても、上記制御端子側に電流が逆流することを阻止できる。請求項2記載のトランジスタ駆動回路によれば、クランプ作用無効化手段は、制御信号としてのPWM信号のデューティ比が所定値以上を示すと、クランプトランジスタがオンすることを阻止するように動作する。すなわち各素子の特性によって、出力トランジスタがターンオンするタイミングに対してクランプトランジスタがターンオフするタイミングに遅れがあると、PWM信号のデューティ比が高くなりローレベル期間出力トランジスタがオフ,クランプトランジスタがオンする期間とするが短くなった場合に、クランプトランジスタのターンオフ完了が間に合わず、出力端子の電圧波形に大きなリップルが生じるおそれがある。そこで、PWM信号のデューティ比が所定値以上を示すと、クランプ作用無効化手段がクランプトランジスタのオンを阻止するように動作すれば、クランプトランジスタのターンオフ遅れが及ぼす影響を排除できる。尚、PWM信号のデューティ比が高い場合にクランプ作用を無効化することの影響は小さい。請求項3記載のトランジスタ駆動回路によれば、クランプ作用無効化手段は、カウンタによってPWM信号がハイレベルを示す期間の長さをカウントし、当該期間の長さが前記所定値に相当する時間を超えると出力信号のレベルを変化させ、マルチプレクサは、前記出力信号のレベルが変化すると、入力選択をPWM信号からオフ信号に切り替えて出力する。このように構成すれば、カウンタによりPWM信号のハイレベル期間をカウントすることで、クランプトランジスタの作用の無効化を適切に行うことができる。請求項4記載のトランジスタ駆動回路によれば、出力端子とグランドとの間に、もう1つの誘導性負荷が接続される構成において、クランプトランジスタのグランド側導通端子の電位を、回路グランドの電位を基準として変換することで、クランプトランジスタのオン状態が固定されることを防止するレベルシフト回路を備える。すなわち、上述のように2つの誘導性負荷が接続される構成としては、例えば昇降圧型の電源回路等が想定される。この場合、クランプトランジスタのグランド側導通端子の電位は、負極性側に変化する期間があり、クランプトランジスタのオン状態が固定されて必要なタイミングでオフできなくなることが想定される。そこで、レベルシフト回路によりグランド側導通端子の電位を変換すれば、クランプトランジスタを必要なタイミングでオフできるようになる。請求項5記載のトランジスタ駆動回路によれば、クランプトランジスタを電圧駆動型のトランジスタとする。すなわち、電圧駆動型のトランジスタは、電位基準側導通端子請求項4のグランド側導通端子に対応すると制御端子との間の電位差により導通制御されるので、電位基準側導通端子の電位を、回路グランドの電位を基準として変換することで導通制御を問題なく行うことができる。請求項6記載のトランジスタ駆動回路によれば、レベルシフト回路を、電源側に構成され、制御信号の二値レベル変化に応じて制御される電源側カレントミラー回路を備えて構成し、電源側カレントミラー回路にミラー電流が流れるとクランプトランジスタがオンするように構成する。したがって、クランプトランジスタをオンさせた場合の電位基準側導通端子の電位は、回路グランドを基準とする電源電圧より、少なくとも電源側カレントミラー回路を構成するトランジスタの飽和電圧と、クランプトランジスタの制御端子-電位基準側導通端子間の電圧を減じた電位で決定される。請求項7記載のトランジスタ駆動回路によれば、電源側カレントミラー回路を、制御信号がそれぞれ一方,他方のレベルを示す場合に動作する第1,第2電源側カレントミラー回路とで構成し、低電位側カレントミラー回路の基準電流経路とミラー電流経路とを、第1及び第2電源側カレントミラー回路のミラー電流経路側にそれぞれ接続する。そして、クランプトランジスタの制御端子を、低電位側カレントミラー回路のミラー電流経路側に接続する。このように構成すれば、低電位側カレントミラー回路は、第1,第2電源側カレントミラー回路の一方が動作すると動作し、他方が動作すると停止する。そして、低電位側カレントミラー回路が動作すれば、クランプトランジスタの制御端子の電位はローレベルとなり、低電位側カレントミラー回路が動作を停止すれば、クランプトランジスタの制御端子の電位は、一方の電源側カレントミラー回路の動作によりハイレベルとなる。したがって、クランプトランジスタをオンさせた場合の電位基準側導通端子の電位は、請求項6と同様に決定されるが、低電位側カレントミラー回路が動作することでクランプトランジスタの制御端子の電位をローレベルにするので、クランプトランジスタを請求項6よりも速く動作させることができる。第1実施例以下、第1実施例について図1を参照して説明する。尚、図9と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。IC20の内部に構成される駆動回路21は、NチャネルMOSFET5出力トランジスタのゲート制御端子,ソースに、NPNトランジスタ22のコレクタ,エミッタがそれぞれ接続されており、NPNトランジスタ22クランプトランジスタのベース制御端子,エミッタグランド側導通端子間には抵抗素子23が接続されている。また、PWM信号制御信号が入力されるNチャネルMOSFET14のゲートと、NPNトランジスタ22のベースとの間には、NOTゲート24及びダイオード25の直列回路が挿入されている。次に、本実施例の作用について説明する。前述したようにPWM信号がローレベルを示す場合、NチャネルMOSFET5はオフするが、この時NPNトランジスタ22のベースには、NOTゲート24を介してハイレベルの信号が与えられるので、NPNトランジスタ22はベース電流制御電流が供給されてオンすることになる。したがって、NチャネルMOSFET5のゲート-ソース間電位は、NPNトランジスタ22のコレクタ-エミッタ間飽和電圧Vsatによってクランプされる。一般に、飽和電圧Vsatは1V未満であるから、NチャネルMOSFET5は確実にオフ状態を維持する。以上のように本実施例によれば、NチャネルMOSFET5とコイル2誘導性負荷との共通接続点;出力端子OUTとグランドとの間にフライホイールダイオード3を接続する。NチャネルMOSFET5のゲートには、NPNトランジスタ6及びPNPトランジスタ7プル側トランジスタのプッシュプル回路により制御信号を出力し、PNPトランジスタ7のベースとグランドとの間にNPNトランジスタ11第1制御用トランジスタを接続し、NPNトランジスタ11のベースとグランドとの間にNチャネルMOSFET14第2制御用トランジスタを接続して、このNチャネルMOSFET14にPWM信号を入力する。ダイオード13第1ダイオードは、NチャネルMOSFET14がオフ状態になるとNPNトランジスタ11のベースにベース電流を供給し、ダイオード15第2ダイオードを、ダイオード13のアノードとトランジスタ6及び7のベースとの間に接続する。そして、NPNトランジスタ22をNチャネルMOSFET5のゲートと出力端子OUTとの間に接続し、NPNトランジスタ22を、PWM信号に応じてNチャネルMOSFET5がオフする際にオンするようにした。したがって、NチャネルMOSFET5がオフ状態となった場合のゲート-ソース間電位は、NPNトランジスタ22のコレクタ-エミッタ間電圧Vsatにクランプされるので、NPNトランジスタ22を接続しない場合の同端子間電位2Vfよりも大きく低下させることができる。また、NPNトランジスタ22のベースに逆流防止用のダイオード25を挿入することで、NチャネルMOSFET5がオンした場合の出力端子の電位が電源電圧VBとなり、PWM信号のハイレベルより高い電圧となっても、上記ベース側に電流が逆流することを阻止できる。第2実施例図2ないし図4は第2実施例であり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。IC20Aの内部に構成される駆動回路31は、第1実施例の駆動回路21にマスク回路32クランプ作用無効化手段を追加したものである。マスク回路32は、カウンタ33,NOTゲート24に替わるNOTゲート34及びマルチプレクサ35で構成されている。カウンタ33はPWM信号がローレベルを示す期間はリセットされており、ハイレベルを示す期間T_ONに、クロック信号CLKによるカウント動作を行う。そして、期間T_ONの長さが所定期間T_C未満である間は出力信号C_OUTをローレベルにし、所定期間T_C以上になると出力信号C_OUTをハイレベルに変化させる。出力信号C_OUTは、マルチプレクサ35に選択切り替え信号として入力されている。マルチプレクサ35の入力端子の一方には、NOTゲート34により反転されたPWM信号PWMB信号が入力されており、入力端子の他方はグランドに接続されている。そして、マルチプレクサ35は、カウンタ33からの出力信号C_OUTがローレベルであればNOTゲート34側を選択して出力し、出力信号C_OUTがハイレベルであればグランド側を選択してローレベル信号オフ信号を出力する。次に、第2実施例の作用について図3及び図4を参照して説明する。第2実施例では、素子の特性として、NチャネルMOSFET5がターンオンする速度に対して、NPNトランジスタ22がターンオフする速度が遅い場合について対策するため、マスク回路32を用いている。図4は、マスク回路32を用いない構成について各部の電圧波形を示すもので、図4aはデューティが90付近のPWM信号を示す。この時、NチャネルMOSFET5のゲート信号はbに示すようにPWM信号に等しい波形となり、PWM信号がローレベルを示す期間にNチャネルMOSFET5はオフであり、NPNトランジスタ22BIPTrはオンになっている。そして、PWM信号がローレベルからハイレベルに変化すると、NチャネルMOSFET5はターンオンして、NPNトランジスタ22は少し遅れたタイミングでターンオフするが、NPNトランジスタ22のターンオフが遅れると、それに伴いNチャネルMOSFET5のゲート信号の立ち上りも遅れてしまうb参照。すると、NチャネルMOSFET5のソース電位の立ち上がりも遅れるためc参照、スイッチングレギュレータとしての出力電圧のリップルも大きくなってしまうd参照。そこで、マスク回路32を設けて、カウンタ33によりPWM信号のハイレベル期間T_ONの長さをカウントし、上記所定期間T_Cは、例えばPWM信号のデューティ比70程度に相当する期間長に設定する。図3bに示すように、期間T_ONが所定期間T_C未満であれば、出力信号C_OUTはローレベルであるから、マルチプレクサ35は、反転されたPWM信号PWMB信号を選択して出力する。これにより、NPNトランジスタ22は第1実施例と同様に動作する。一方、図3aに示すように、期間T_ONが所定期間T_C以上になると、出力信号C_OUTはハイレベルとなるので、マルチプレクサ35は、ローレベル信号を出力する。これにより、NチャネルMOSFET5のオフ期間にNPNトランジスタ22がオンすることは阻止されるので、NPNトランジスタ22のターンオフタイミングが遅れることで出力電源電圧のリップルが増加することは抑制される。尚、PWM信号のデューティ比が高い場合に、NPNトランジスタ22によるクランプ作用を無効化することの影響は小さいので問題はない。以上のように第2実施例によれば、マスク回路32は、制御信号としてのPWM信号のデューティ比が所定値以上を示すと、NPNトランジスタ22がオンすることを阻止するように動作する。具体的には、カウンタ33によりPWM信号がハイレベルを示す期間T_ONの長さをカウントし、期間T_ONの長さが所定期間T_Cに相当する時間を超えると出力信号C_OUTのレベルを変化させ、マルチプレクサ35は、出力信号C_OUTのレベルが変化すると、入力選択をPWMB信号からローレベル信号に切り替えて出力する。したがって、NPNトランジスタ22のターンオフタイミングが遅れることで出力電源電圧のリップルが増加することを回避できる。第3実施例図5ないし図7は第3実施例であり、第1実施例と異なる部分について説明する。IC20Bの出力端子OUTとグランドとの間にはコイル41誘導性負荷が接続されており、出力端子OUTとコイル2との間にはコンデンサ42が接続されている。すなわち、第3実施例では、IC20Bと外部回路とにより昇降圧型zeta型のスイッチングレギュレータが構成されている。この場合、図6及び図7に示すように、NチャネルMOSFET5Q1がターンオフすると、出力端子OUTの電位は-Vo>-2Vfに大きく低下する。すると、NPNトランジスタ22は、ベース電位がローレベル;0Vであってもオンすることになり、NチャネルMOSFET5のゲート電位をローレベルにし続けてNチャネルMOSFET5をターンオンできなくなるおそれがある。そこで、第3実施例の駆動回路43では、NPNトランジスタ22に替えてNチャネルMOSFET44クランプトランジスタ,電圧駆動型トランジスタを使用し、このNチャネルMOSFET44をMOS駆動回路45レベルシフト回路により駆動制御する。電源Vssには、PチャネルMOSFET46a及び46b,47a及び47bのソースが接続されている。PチャネルMOSFET46a及び46bのゲートはNチャネルMOSFET46aのドレインに接続され、PチャネルMOSFET47a及び47bのゲートはNチャネルMOSFET47aのドレインに接続されてそれぞれカレントミラー回路46,47第1,第2電源側カレントミラー回路を構成している。尚、カレントミラー回路46,47において、NチャネルMOSFET46a,47aのドレインが基準電流経路に対応し、NチャネルMOSFET46b,47bのドレインがミラー電流経路に対応する。IC20Bの回路グランドには、NチャネルMOSFET48a,48bのソースが接続されており、NチャネルMOSFET48a,48bのドレインは、それぞれPチャネルMOSFET46a47aのドレインに接続されている。NチャネルMOSFET48aのゲートにはPWM信号が入力され、NチャネルMOSFET48bのゲートには、NOTゲート49により反転されたPWM信号が入力されている。出力端子OUTには、NチャネルMOSFET50a及び50bのソースが接続されており、これらのゲートはNチャネルMOSFET50aのドレインに接続されてカレントミラー回路50低電位側カレントミラー回路を構成している。NチャネルMOSFET50a,50bのドレインは、それぞれ逆方向のダイオード51a51bを介してPチャネルMOSFET46b47bのドレインに接続されている。これらのダイオード51a51bは、NチャネルMOSFET5がオンした場合の逆流防止用である。また、NチャネルMOSFET44のゲート,ソース電位基準側導通端子,グランド側導通端子間には抵抗素子52が接続されている。尚、カレントミラー回路50についても、NチャネルMOSFET50aのドレインが基準電流経路に対応し、NチャネルMOSFET50bのドレインがミラー電流経路に対応する。次に、第3実施例の作用について説明する。PWM信号がローレベルを示すと、NチャネルMOSFET48a,48bは、それぞれオフ,オンとなる。これにより、カレントミラー回路46はオフし、カレントミラー回路47はオンする。すると、カレントミラー回路50もオフする。したがって、NチャネルMOSFET44のゲート電位は、PチャネルMOSFET47b,ダイオード51bを介して供給される電流によりハイレベルとなり、NチャネルMOSFET44がオンすることでクランプ作用を成す。この時、NチャネルMOSFET5のゲート-ソース間電圧は、NチャネルMOSFET44のドレイン-ソース間電圧でクランプされる。また、この時の出力端子OUTの電位は、回路グランドを基準とする電源電圧Vssより、PチャネルMOSFET47bのドレイン-ソース間電圧,ダイオード51bの順方向電圧Vf,NチャネルMOSFET44の閾値電圧Vtを減じた電位となっている。一方、PWM信号がハイレベルを示すと、NチャネルMOSFET48a,48bがそれぞれオン,オフとなり、カレントミラー回路46はオンし、カレントミラー回路47はオフする。すると、カレントミラー回路50がオンする。したがって、NチャネルMOSFET44のゲート電位は、NチャネルMOSFET50bがオンすることでローレベルとなる。以上のように第3実施例によれば、IC20Bの出力端子OUTと外部グランドとの間に、もう1つのコイル41が接続される構成において、NチャネルMOSFET44のソース電位を、回路グランドの電位を基準として変換することで、NチャネルMOSFET44のオン状態が固定されることを防止するMOS駆動回路45を備えたので、NチャネルMOSFET5がスイッチング制御され、コイル41の作用により出力端子OUTの電位が大きく低下する場合でも、NチャネルMOSFET44を必要なタイミングでオフすることができる。そして、NチャネルMOSFET44は電圧駆動側のトランジスタであるから、MOS駆動回路45によりゲート-ソース間の電位差を変化させることでスイッチング制御を簡単に行うことができる。そして、MOS駆動回路45を、カレントミラー回路46,47,50により構成し、PWM信号がローレベルを示す場合にカレントミラー回路47を動作させてNチャネルMOSFET44をオンさせ、PWM信号がハイレベルを示す場合にカレントミラー回路46及び50を動作させてNチャネルMOSFET44をオフさせるようにした。したがって、NチャネルMOSFET44がオンした時の出力端子OUTの電位を、回路グランドを基準とする電源電圧Vssより、PチャネルMOSFET47bのドレイン-ソース間電圧,ダイオード51bの順方向電圧Vf,NチャネルMOSFET44の閾値電圧Vtを減じた電位に設定することができる。第4実施例図8は第4実施例であり、第3実施例と異なる部分について説明する。第4実施例の駆動回路61では、MOS駆動回路62レベルシフト回路を、第3実施例のMOS駆動回路45よりも少ない素子数で構成している。すなわち、MOS駆動回路45より、カレントミラー回路46及び50,NチャネルMOSFET48aNOTゲート49,ダイオード51aを削除している。次に、第4実施例の作用について説明する。PWM信号がローレベルを示すと、NチャネルMOSFET48aがオンとなり、カレントミラー回路47はオンする。したがって、NチャネルMOSFET44のゲート電位は、PチャネルMOSFET47b,ダイオード51bを介して供給される電流によりハイレベルとなり、NチャネルMOSFET44がオンすることでクランプ作用を成す。一方、PWM信号がハイレベルを示すと、NチャネルMOSFET48bがオフとなり、カレントミラー回路47はオフする。したがって、NチャネルMOSFET44のゲート電位は抵抗素子52によりプルダウンされてローレベルとなり、NチャネルMOSFET44はオフとなる。以上のように構成される第4実施例によれば、第3実施例のMOS駆動回路45よりも少ない素子数でMOS駆動回路62を構成できる。但し、NチャネルMOSFET44をターンオフする場合に、MOS駆動回路45ではゲート電位をNチャネルMOSFET50bにより引くことでローレベルにしているのに対し、第4実施例では抵抗素子52によりプルダウンするだけなので、ターンオフ応答に関しては第3実施例の方がより速くなるというメリットがある。本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。出力トランジスタを、IGBTやPチャネルMOSFETで構成しても良い。"