"上位装置から下りフレームを受信して、複数のONUのうち当該下りフレームの宛先MACアドレスに対応するOUNのLLIDLogicalLinkIDおよび/または下り出力先選択情報からなる宛先情報を特定し、当該宛先情報を当該下りフレームに付与して、対応するOUNへ転送するフレーム転送装置であって、前記ONUと接続されたユーザ装置に個別のMACアドレスごとに、当該MACアドレスおよび当該ONUの宛先情報を含むデータが登録されている検索テーブルと、受信した下りフレームの宛先MACアドレスに基づいて、前記検索テーブルから対応するデータを検索し、当該データから当該下りフレームに付加するための宛先情報を取得する検索部とを備え、前記検索テーブルは、前記データを格納するM×NMは2以上の整数、Nは2以上の整数個のエントリを有し、これらエントリをN個ずつM個のバケットに分割するとともに、各バケットに属する同一エントリ番号のエントリをM個ずつN個の記憶領域に分割し、前記各データを、当該データに含まれるMACアドレスからバケット振分用のハッシュ関数で特定されるバケット番号のバケットに属するエントリでそれぞれ記憶し、前記検索部から指定されたバケット番号のバケットに属するエントリで記憶している前記データを記憶領域ごとに読み出して並列的に出力し、前記検索部は、前記検索テーブルの各記憶領域に対応して設けられたN個の比較回路を有し、当該検索テーブルのうち、前記下りフレームの宛先MACアドレスから前記ハッシュ関数で特定したバケットを選択し、これに応じて当該バケットに属する各エントリから並列的に出力された前記データを、それぞれ対応する前記比較回路により、当該データに含まれるMACアドレスと当該宛先MACアドレスとをそれぞれ比較し、これら比較回路で得られたN個の比較結果に基づいて、これらデータのうち当該宛先MACアドレスと一致したMACアドレスを含むデータから前記宛先情報を取得することを特徴とするフレーム転送装置。請求項1に記載のフレーム転送装置において、前記検索テーブルの各記憶領域に対応して設けられたN個の比較回路を有し、当該検索テーブルのうち、前記ONUから受信した上りフレームの送信元MACアドレスから前記ハッシュ関数で特定したバケットを選択し、これに応じて当該バケットに属する各エントリから並列的に出力された前記データを、それぞれ対応する前記比較回路により、当該データに含まれるMACアドレスと前記送信元MACアドレスとをそれぞれ比較し、これら比較回路で得られたN個の比較結果に基づいて、当該検索テーブルに対する当該送信元MACアドレスの登録有無を確認し、当該送信元MACアドレスが当該検索テーブルに登録されていない場合は、当該上りフレームから取得した送信元MACアドレスおよび宛先情報を含むデータを、当該検索テーブルのうち当該バケットに属する空きエントリへ登録する登録部をさらに備えることを特徴とするフレーム転送装置。請求項2に記載のフレーム転送装置において、前記登録部は、前記宛先情報を登録する際、当該送信元MACアドレスに関する受信状況を含めて前記検索テーブルに登録し、一定のエージング周期ごとに、前記検索テーブルに登録されている各MACアドレスの当該受信状況を検査し、これらMACアドレスのうち当該エージング周期内に受信確認されていないMACアドレスを無効状態に設定することを特徴とするフレーム転送装置。請求項1~請求項3のいずれか1つに記載のフレーム転送装置において、前記検索テーブルは、N個の前記記憶領域ごとに、前記バケット番号の範囲に基づき分割された複数の記憶領域を有し、前記検索部は、前記下りフレームの宛先MACアドレスから前記ハッシュ関数で特定したバケット番号を前記検索テーブルへ指定し、これに応じて前記検索テーブルの対応する分割後の記憶領域から並列的に出力された前記データごとに、当該分割後の記憶領域が属する分割前の記憶領域と対応する比較回路で得られたN個の比較結果に基づいて、これらデータのうち前記宛先MACアドレスと一致したMACアドレスを含むデータから前記宛先情報を取得することを特徴とするフレーム転送装置。請求項1~請求項4のいずれか1つに記載のフレーム転送装置において、前記検索テーブルは、前記各バケットをKKは2以上の整数個ずつ結合した、M/K個の結合バケットを有し、前記検索部は、前記検索テーブルのうち、前記下りフレームの宛先MACアドレスから前記ハッシュ関数で結合バケットを特定した後、当該結合バケットに属する結合前のバケットを順次切替選択し、これに応じて当該結合前のバケットに属する各エントリから並列的に出力されたN個の前記データを前記比較回路で比較してN個の比較結果を得る処理をK回繰り返し、得られたN×Kの比較結果に基づいて、これらN×K個のデータのうち前記宛先MACアドレスと一致したMACアドレスを含むデータから前記宛先情報を取得することを特徴とするフレーム転送装置。請求項1~請求項5のいずれか1つに記載のフレーム転送装置において、前記検索テーブルの前記各記憶領域は、それぞれ1つ以上の記憶回路からなり、前記各記憶領域の使用状態を示す外部からの設定に基づいて、前記記憶領域のうち、使用状態の記憶領域を構成する記憶回路および/または当該記憶領域と対応する比較回路へ電源を供給し、未使用状態の記憶領域を構成する記憶回路および/または当該記憶領域と対応する比較回路への電源供給を停止する電源制御部をさらに備えることを特徴とするフレーム転送装置。上位装置から下りフレームを受信して、複数のONUのうち当該下りフレームの宛先MACアドレスに対応するOUNのLLIDLogicalLinkIDおよび/または下り出力先選択情報からなる宛先情報を特定し、当該宛先情報を当該下りフレームに付与して、対応するOUNへ転送するフレーム転送装置で用いられるフレーム転送方法であって、検索テーブルが、前記ONUと接続されたユーザ装置に個別のMACアドレスごとに、当該MACアドレスおよび当該ONUの宛先情報を含むデータを登録するステップと、検索部が、受信した下りフレームの宛先MACアドレスに基づいて、前記検索テーブルから対応するデータを検索し、当該データから当該下りフレームに付加するための宛先情報を取得する検索ステップとを備え、前記検索テーブルが、前記データを格納するM×NMは2以上の整数、Nは2以上の整数個のエントリを有し、これらエントリをN個ずつM個のバケットに分割するとともに、各バケットに属する同一エントリ番号のエントリをM個ずつN個の記憶領域に分割し、前記各データを、当該データに含まれるMACアドレスからバケット振分用のハッシュ関数で特定されるバケット番号のバケットに属するエントリでそれぞれ記憶し、前記検索部から指定されたバケット番号のバケットに属するエントリで記憶している前記データを記憶領域ごとに読み出して並列的に出力するステップと、前記検索部が、前記検索テーブルの各記憶領域に対応して設けられたN個の比較回路を有し、これら比較回路により、当該比較回路と対応する記憶領域から読み出されたデータに含まれるMACアドレスと、前記下りフレームの宛先MACアドレスとをそれぞれ比較し、前記検索テーブルのうち、前記下りフレームの宛先MACアドレスから前記ハッシュ関数で特定したバケットを選択し、これに応じて当該バケットに属する各エントリから並列的に出力された前記データごとに前記比較回路で得られたN個の比較結果に基づいて、これらデータのうち前記宛先MACアドレスと一致したMACアドレスを含むデータから前記宛先情報を取得するステップとをさらに備えることを特徴とするフレーム転送方法。しかしながら、このような従来技術では、フレーム転送装置においてMACアドレスの検索に用いるテーブルのエントリ数が大きくなると、検索に要する処理時間が大きくなる、もしくは、処理時間を短縮するために同じ回路を多数搭載しなければならなくなり、回路規模及び消費電力が大きくなるという問題点があった。例えば、エントリ数が16384の場合、テーブルから1エントリ1アドレスずつ読み出して、処理を行うと16384回の読み出しが必要となる。ここで、OLTにおいて、125MHzのクロックで内部の回路を動かした場合、16384回の読み出しには最低で8ns×16384=131072nsの時間がかかることになる。GE-PONで伝送するフレームの最短時間は、プリアンブルの時間を含めて8ns×72=576ns、フレーム間の最小間隔8ns×12=96nsを加えても672nsである。特に、MACアドレス検索テーブルのように、上りフレームのMACアドレス登録と下りフレームのMACアドレス検索を同一のテーブルにおいて行う場合は、双方向のフレームを同時に処理することになる。このため、フレーム入力頻度が2倍になるので、処理を672ns÷2=336ns以内に完了させるか、もしくは、複数フレームの判定処理を並行して行って、1フレーム当たりの平均処理時間を336ns以下にする必要がある。また、これに対する一例として、MACアドレス検索テーブルから複数のデータを並列的に読み出して処理する構成が考えられる。図36は、MACアドレス検索テーブルの一構成例である。図37は、MACアドレス検索部の一構成例である。これら例では、MACアドレス検索テーブルを8個のメモリ1~8で構成し、それぞれのメモリに、アドレスを1ずつすらしたエントリアドレス8n~8n7を付与してデータを格納している。また、これらデータごとに、選択回路1~8および比較器1~8を設けて、入力フレームから選択したMACアドレスとメモリから読み出したデータのMACアドレスとを、並列的に比較している。この構成例によれば、各メモリから8個のデータを並列的に読み出すことができるため、全エントリ数が16384の場合、読み出し回数を2048回に削減が可能となる。しかしながら、この場合でも、2048回の読み出しには最低で8ns×2048=16384nsの時間がかかることになる。エントリの並列読み出し数を32個に増やしても、最低で8ns×512=4096nsの時間がかかることになる。したがって、GE-PONにおける上記条件をクリアするためには、MACアドレス検索テーブルから、より多くのエントリを並列的に読み出す必要がある。このため、このような同じ回路を多数搭載して処理時間を短縮することになるため、回路規模および消費電力が大きくなる。本発明はこのような課題を解決するためのものであり、少ない回路規模および消費電力で、エントリ数の大きいMACアドレス検索テーブルの検索処理時間を短縮できる技術を提供することを目的としている。このような目的を達成するために、本発明にかかるフレーム転送装置は、上位装置から下りフレームを受信して、複数のONUのうち当該下りフレームの宛先MACアドレスに対応するOUNのLLIDLogicalLinkIDおよび/または下り出力先選択情報からなる宛先情報を特定し、当該宛先情報を当該下りフレームに付与して、対応するOUNへ転送するフレーム転送装置であって、ONUと接続されたユーザ装置に個別のMACアドレスごとに、当該MACアドレスおよび当該ONUの宛先情報を含むデータが登録されている検索テーブルと、受信した下りフレームの宛先MACアドレスに基づいて、検索テーブルから対応するデータを検索し、当該データから当該下りフレームに付加するための宛先情報を取得する検索部とを備え、検索テーブルは、データを格納するM×NMは2以上の整数、Nは2以上の整数個のエントリを有し、これらエントリをN個ずつM個のバケットに分割するとともに、各バケットに属する同一エントリ番号のエントリをM個ずつN個の記憶領域に分割し、各データを、当該データに含まれるMACアドレスからバケット振分用のハッシュ関数で特定されるバケット番号のバケットに属するエントリでそれぞれ記憶し、検索部から指定されたバケット番号のバケットに属するエントリで記憶しているデータを記憶領域ごとに読み出して並列的に出力し、検索部は、検索テーブルの各記憶領域に対応して設けられたN個の比較回路を有し、当該検索テーブルのうち、下りフレームの宛先MACアドレスからハッシュ関数で特定したバケットを選択し、これに応じて当該バケットに属する各エントリから並列的に出力されたデータを、それぞれ対応する比較回路により、当該データに含まれるMACアドレスと当該宛先MACアドレスとをそれぞれ比較し、これら比較回路で得られたN個の比較結果に基づいて、これらデータのうち当該宛先MACアドレスと一致したMACアドレスを含むデータから宛先情報を取得するようにしたものである。また、本発明にかかる上記フレーム転送装置の一構成例は、検索テーブルの各記憶領域に対応して設けられたN個の比較回路を有し、当該検索テーブルのうち、ONUから受信した上りフレームの送信元MACアドレスからハッシュ関数で特定したバケットを選択し、これに応じて当該バケットに属する各エントリから並列的に出力されたデータを、それぞれ対応する比較回路により、当該データに含まれるMACアドレスと送信元MACアドレスとをそれぞれ比較し、これら比較回路で得られたN個の比較結果に基づいて、当該検索テーブルに対する当該送信元MACアドレスの登録有無を確認し、当該送信元MACアドレスが当該検索テーブルに登録されていない場合は、当該上りフレームから取得した送信元MACアドレスおよび宛先情報を含むデータを、当該検索テーブルのうち当該バケットに属する空きエントリへ登録する登録部をさらに備えるようにしたものである。また、本発明にかかる上記フレーム転送装置の一構成例は、登録部で、宛先情報を登録する際、当該送信元MACアドレスに関する受信状況を含めて検索テーブルに登録し、一定のエージング周期ごとに、検索テーブルに登録されている各MACアドレスの当該受信状況を検査し、これらMACアドレスのうち当該エージング周期内に受信確認されていないMACアドレスを無効状態に設定するようにしたものである。また、本発明にかかる上記フレーム転送装置の一構成例は、検索テーブルに、N個の記憶領域ごとに、バケット番号の範囲に基づき分割された複数の記憶領域を設け、検索部で、下りフレームの宛先MACアドレスからハッシュ関数で特定したバケット番号を検索テーブルへ指定し、これに応じて検索テーブルの対応する分割後の記憶領域から並列的に出力されたデータごとに、当該分割後の記憶領域が属する分割前の記憶領域と対応する比較回路で得られたN個の比較結果に基づいて、これらデータのうち宛先MACアドレスと一致したMACアドレスを含むデータから宛先情報を取得するようにしたものである。また、本発明にかかる上記フレーム転送装置の一構成例は、検索テーブルに、各バケットをKKは2以上の整数個ずつ結合した、M/K個の結合バケットを設け、検索部で、検索テーブルのうち、下りフレームの宛先MACアドレスからハッシュ関数で結合バケットを特定した後、当該結合バケットに属する結合前のバケットを順次切替選択し、これに応じて当該結合前のバケットに属する各エントリから並列的に出力されたN個のデータを比較回路で比較してN個の比較結果を得る処理をK回繰り返し、得られたN×K個の比較結果に基づいて、これらN×K個のデータのうち宛先MACアドレスと一致したMACアドレスを含むデータから宛先情報を取得するようにしたものである。また、本発明にかかる上記フレーム転送装置の一構成例は、検索テーブルの各記憶領域を、それぞれ1つ以上の記憶回路から構成し、各記憶領域の使用状態を示す外部からの設定に基づいて、記憶領域のうち、使用状態の記憶領域を構成する記憶回路および/または当該記憶領域と対応する比較回路へ電源を供給し、未使用状態の記憶領域を構成する記憶回路および/または当該記憶領域と対応する比較回路への電源供給を停止する電源制御部をさらに備えるようにしたものである。また、本発明にかかるフレーム転送方法は、上位装置から下りフレームを受信して、複数のONUのうち当該下りフレームの宛先MACアドレスに対応するOUNのLLIDLogicalLinkIDおよび/または下り出力先選択情報からなる宛先情報を特定し、当該宛先情報を当該下りフレームに付与して、対応するOUNへ転送するフレーム転送装置で用いられるフレーム転送方法であって、検索テーブルが、ONUと接続されたユーザ装置に個別のMACアドレスごとに、当該MACアドレスおよび当該ONUの宛先情報を含むデータを登録するステップと、検索部が、受信した下りフレームの宛先MACアドレスに基づいて、検索テーブルから対応するデータを検索し、当該データから当該下りフレームに付加するための宛先情報を取得する検索ステップとを備え、検索テーブルが、データを格納するM×NMは2以上の整数、Nは2以上の整数個のエントリを有し、これらエントリをN個ずつM個のバケットに分割するとともに、各バケットに属する同一エントリ番号のエントリをM個ずつN個の記憶領域に分割し、各データを、当該データに含まれるMACアドレスからバケット振分用のハッシュ関数で特定されるバケット番号のバケットに属するエントリでそれぞれ記憶し、検索部から指定されたバケット番号のバケットに属するエントリで記憶しているデータを記憶領域ごとに読み出して並列的に出力するステップと、検索部が、検索テーブルの各記憶領域に対応して設けられたN個の比較回路を有し、これら比較回路により、当該比較回路と対応する記憶領域から読み出されたデータに含まれるMACアドレスと、下りフレームの宛先MACアドレスとをそれぞれ比較し、検索テーブルのうち、下りフレームの宛先MACアドレスからハッシュ関数で特定したバケットを選択し、これに応じて当該バケットに属する各エントリから並列的に出力されたデータごとに比較回路で得られたN個の比較結果に基づいて、これらデータのうち宛先MACアドレスと一致したMACアドレスを含むデータから宛先情報を取得するステップとをさらに備えるものである。本発明によれば、検索テーブルのすべてのエントリを検索範囲とするのではなく、検索テーブルのうち、検索対象MACアドレスが格納されていると予想されるバケットだけに検索範囲を絞り込むことができる。したがって、当該バケットに属するエントリのデータを並列的に1回読み出すだけで検索を完了することができ、MACアドレスの検索に要する処理を短時間で完了することができる。したがって、エントリ数の大きい検索テーブルの検索処理時間を短縮できる。次に、本発明の実施の形態について図面を参照して説明する。[第1の実施の形態]まず、図1および図2を参照して、本発明の第1の実施の形態にかかるPONシステム100について説明する。図1は、第1の実施の形態にかかるPONシステムの構成を示すブロック図である。図2は、第1の実施の形態にかかるOLTの構成を示すブロック図である。図1のPONシステム100は、10G-EPONであり、GE-PONと10G-EPONを混在させて利用できるため、1台のフレーム転送装置、ここではOLTに1G-ONUと10G-ONUを接続することができる。図2に示すように、OLT10フレーム転送装置には、主な機能部として、PONポート11、受信回路12、フレーム分離部13、制御フレーム処理部14、帯域割当処理部15、フレーム多重部16、送信回路17、送受信回路18、SNIポート19、およびフレーム転送処理部20が設けられている。図2のOLT10において、受信回路12は、PONポート11に接続されたPONを介してONUからの上りフレームを受信するための回路である。送信回路17は、PONポート11に接続されたPONを介してONUへの下りフレームを送信するための回路である。送受信回路18は、SNIServiceNodeInterface側に設けられたSNIポート19を介して接続された事業者ネットワークNWとのインターフェースになる回路である。フレーム分離部13は、受信回路12より受信されたフレームのうち、OLT10宛てのフレームPONの制御に用いられる制御フレームを制御フレーム処理部14へ送信するとともに、その他のフレームをフレーム転送処理部20へ送信する処理部である。フレーム多重部16は、フレーム転送処理部20からの下りフレームと制御フレーム処理部14からの制御フレームとを時分割的に多重し、送信回路17に対して送信する処理部である。フレーム転送処理部20は、フレーム分離部13と送受信回路18の双方から受信したフレームについて、それぞれの宛先MACアドレスに基づき、フレームの転送処理を行う処理部である。制御フレーム処理部14は、各ONUにLLIDを自動的に割り当てるための発見処理Discoveryプロセスや上り信号ONUからOLT宛ての信号の調停といった、PONの制御に関する処理や、各ONUのLLID等のPON-IFポート情報を帯域割当処理部15へ転送する処理を行う処理部である。帯域割当処理部15は、制御フレーム処理部14からの要求に従い、ONUへ帯域送信開始時刻と送信データ量を割り当てる処理や、制御フレーム処理部14から転送されたPON-IFポート情報を管理する処理を行う処理部である。図3は、第1の実施の形態にかかるフレーム転送処理部の要部構成を示すブロック図である。このフレーム転送処理部20のうち、MACアドレスの登録検索を行うMACアドレス処理部20Aには、主な機能部として、MACアドレス登録部登録部21、MACアドレス検索テーブル検索テーブル22、MACアドレス検索部検索部23、下りレイテンシ吸収部24、および出力合成部25が設けられている。このOLT10では、フレーム転送処理部20で、下りフレームの宛先MACアドレスにより、下りフレームの宛先ONUを決定する。このため、受信した上りフレームの送信元MACアドレスを、MACアドレス登録部21が、受信した上りフレームのプリアンブルから取得した送信元ONUのLLIDに括りつけてMACアドレス検索テーブル22へ登録しておく。そして、受信した下りフレームの宛先MACアドレスが、MACアドレス検索テーブル22に登録済みであれば、MACアドレス検索部23で、そのMACアドレスに括りつけられたLLIDを宛先ONUと判断する機能が搭載されている。具体的には、MACアドレス処理部20Aにおいて、MACアドレス登録部21は、受信した上りフレームの送信元MACアドレスに基づいてMACアドレス検索テーブル22を検索し、送信元MACアドレスがMACアドレス検索テーブル22に登録されていない場合は新規に登録し、送信元MACアドレスが既にMACアドレス検索テーブル22に登録されている場合は登録情報を更新する登録情報を変更する必要がない場合は、更新しないようにしてもよい。MACアドレス検索テーブル22には、各送信元MACアドレスに対応するONUのLLIDが登録されている。MACアドレス検索部23は、受信した下りフレームの宛先MACアドレスに基づいて、MACアドレス検索テーブル22から、対応するLLIDを読み出して、下りフレームに付与するLLIDを決定する。下りレイテンシ吸収部24は、受信した下りフレームに遅延を付加して、MACアドレス検索部23でのLLID決定処理によるレイテンシを吸収する。出力合成部25は、下りレイテンシ吸収部24から出力された下りフレームのプリアンブルに、MACアドレス検索部23で決定したLLIDを挿入することにより、送信する下りフレームに宛先LLIDを付与する。また、本実施の形態にかかるPONシステム100において、1G-ONU宛と10G-ONU宛の下りフレームが混在した場合も同様に、宛先ONUのLLIDを決定することが可能である。この際、そのLLIDがどちらの種類のONUのものなのかを別途確認して、該当のレートの下りフレーム出力から送信する必要がある。したがって、このような場合には、OLT10のフレーム転送処理部20において、下りフレームの宛先MACアドレスから宛先ONUのLLIDを決定し、そのLLIDから下り伝送速度情報を決定して、それらの情報を下りフレームに付加する回路を追加すればよい。図4は、第1の実施の形態にかかるフレーム転送処理部の他の要部構成を示すブロック図である。このフレーム転送処理部20には、図3と比較して、下り伝送速度処理部30が追加されている。下り伝送速度処理部30には、主な機能部として、速度情報登録部登録部31、下り伝送速度検索テーブル検索テーブル32、下り伝送速度検索部検索部33、第2の下りレイテンシ吸収部34、および第2の出力合成部35が設けられている。なお、第1の下りレイテンシ吸収部24Aおよび第1の出力合成部25Aは、図3の下りレイテンシ吸収部24および出力合成部25と同等である。下り伝送速度処理部30において、速度情報登録部31は、受信した上りフレームのプリアンブルから、送信元ONUのLLIDを取得し、送信元ONUのLLIDに対応する下り伝送速度情報を、帯域割当処理部15から読み出して、当該LLIDと下り伝送速度情報とを対応付けて、下り伝送速度検索テーブル32に登録する。下り伝送速度検索テーブル32には、各ONUのLLIDに対応する下り伝送速度情報が登録されている。下り伝送速度検索部33は、下りフレームの宛先LLIDに基づいて下り伝送速度検索テーブル32から下り伝送速度情報を読み出して、送信する下りフレームの下り伝送速度情報を決定する。第2の下りレイテンシ吸収部34は、宛先LLIDが付加された下りフレームに遅延を付加して、下り伝送速度検索部33での下り伝送速度決定処理によるレイテンシを吸収する。第2の出力合成部35は、第2の下りレイテンシ吸収部34から出力された下りフレームに、下り伝送速度検索部33での検索により読み出された下り伝送速度情報を付与する。下りフレームは、付与された下り伝送速度情報に従って、所定の速度でPONへ送出される。なお、この図4では、速度情報登録部31に対して、上りフレームと帯域割当処理部15から下り伝送速度情報が入力されているが、このような登録用の回路速度情報登録部31は必ずしも必要ではない。OLT10を制御管理するソフトウェアが、LLID毎の下り伝送速度情報を把握しているので、このソフトウェアにより、下り伝送速度検索テーブル32に必要な情報を書き込むことが可能である。本実施の形態は、このようなOLT10のフレーム転送処理部20において、MACアドレス検索テーブル22に、バケットと呼ばれる複数の記憶領域を設けるとともに、MACアドレスを含むデータをそれぞれ記憶する記憶場所であるエントリを、バケットごとに複数設け、下りフレームのMACアドレスと一致するMACアドレスを検索する際、MACアドレス検索部23で、下りフレームの宛先MACアドレスに基づき特定したバケットに属する複数エントリから、それぞれのデータを並列的に1回読み出して、下りフレームのMACアドレスと並列的に比較するようにしたものである。図5は、第1の実施の形態にかかるMACアドレス検索テーブルとMACアドレス検索部の構成例である。MACアドレス検索テーブル22は、半導体メモリなどの記憶回路からなり、ONUと接続されたユーザ装置に個別のMACアドレスごとに、当該MACアドレスおよび当該ONUの宛先情報を含むデータを記憶する機能を有している。MACアドレス検索テーブル22には、データを格納するデータ格納領域としてM×NMは2以上の整数、Nは2以上の整数個のエントリがマトリクス状に設けられている。これらエントリは、N個ずつM個のバケットに分割されており、また、これらエントリは、各バケットに属する同一エントリ番号のエントリをM個ずつN個の記憶領域に分割されている。各記憶領域は、それぞれ1つ以上の記憶回路半導体メモリから構成されており、バケットは複数の記憶領域に跨って仮想的に設けられている。各データは、当該データに含まれるMACアドレスからバケット振分用のハッシュ関数で特定されるバケット番号のバケットに属するエントリにそれぞれ記憶されている。MACアドレス検索テーブル22は、MACアドレス検索部23で選択されたバケットに属するすべてのエントリで記憶しているデータをそれぞれ読み出して並列的に出力する機能を有している。MACアドレス検索部23は、上位装置から受信した下りフレームの宛先MACアドレスに基づいて、MACアドレス検索テーブル22から対応するデータを検索する機能と、当該データから当該下りフレームに付加するための宛先情報を取得する機能とを有している。このMACアドレス検索部23は、主な回路部として、比較回路23A、検索応答処理回路23B、および検索制御回路23Cが設けられている。比較回路23Aは、MACアドレス検索テーブル22の各バケットに設けられたN個のエントリに対応してN個設けられている。それぞれの比較回路23Aは、対応するエントリから読み出されたデータに含まれるMACアドレスと、下りフレームの宛先MACアドレスとを比較し、その比較結果を検索応答処理回路23Bへ出力する機能を有している。検索応答処理回路23Bは、各比較回路23Aからの比較結果に基づいて、MACアドレス検索テーブル22から並列的に出力されたデータのうち、宛先MACアドレスと一致したMACアドレスを含むデータから宛先情報を取得し、MACアドレス検索応答として出力する機能とを有している。検索制御回路23Cは、フレーム転送処理部20からのMACアドレス検索要求に応じて、下りフレームの宛先MACアドレスから、予め設定されているハッシュ関数に基づいて、当該宛先MACアドレスと対応するバケット番号を特定する機能と、このバケット番号から、MACアドレス検索テーブル22のうち当該バケット番号と対応するバケットのエントリを示すデータ格納アドレス読出アドレスを算出する機能と、このデータ格納アドレスに基づき当該宛先MACアドレスと対応するバケットを選択した読出要求を、MACアドレス検索テーブル22へ出力する機能とを有している。図5の構成例では、MACアドレス検索テーブル22に、記憶領域としてバケット番号0~511に対応する512N=512個のバケットが設けられており、各バケットには、エントリ番号0~31に対応する32個のエントリが設けられている。各記憶領域のデータ格納アドレスは、バケット番号と1対1に対応している。各エントリは、512wordのデータ格納領域を有しており、MACアドレス検索テーブル22全体で、最大16384個のデータの登録が可能である。ここでは、バケット番号の最大値が511なので、バケット番号を特定するハッシュ関数は、例えば、MACアドレスのCRC32の下位9ビットを計算する関数式で構成すればよい。データ格納アドレスとバケット番号の関係は、データ格納アドレス=バケット番号×aとなる。aは、記憶領域を構成する記憶回路半導体メモリにおける、データ格納アドレスの間隔を示す係数であり、1以上の整数が用いられる。検索制御回路23Cは、MACアドレス検索要求が入力されると、下りフレームの宛先MACアドレスを基にバケット番号を算出してバケット振分けを行い、当該バケット番号と対応するデータ格納アドレス値を算出し、複数の記憶領域記憶領域0~記憶領域31内の当該データ格納アドレスに格納されたエントリの登録データを同一のタイミングで読み出す。これにより、MACアドレス検索テーブル22のすべてのエントリを検索範囲とするのではなく、MACアドレス検索テーブル22のうち、検索対象MACアドレスが格納されていると予測されるバケットだけに検索範囲を絞り込むことができる。図5の例では、バケット振分けで求めたバケット番号は1、データ格納アドレス値はaである。したがって、バケット番号1のバケットに属する32個のエントリから、データ1_jj=0,1,...,31が同一のタイミングで読み出される。MACアドレス検索テーブル22から読み出された各データ1_jは、それぞれ対応する比較回路23Ajに、同一のタイミングで入力される。各比較回路23Ajは、データ1_jに含まれるMACアドレスと下りフレームの宛先MACアドレスとを比較し、それぞれの比較結果を同一のタイミングで出力する。検索応答処理回路23Bは、これら比較回路23Aから同一のタイミングで入力された比較結果を基にして、当該バケット内に下りフレームの宛先MACアドレスが登録されたエントリがあるか否かを判定する。宛先MACアドレスと一致するMACアドレスを含むデータが見つかった場合、検索応答処理回路23Bは、これら比較回路23Aから同一のタイミングで入力されたデータ1_jのうち、MACアドレスが一致したデータから宛先情報を取得し、MACアドレス検索応答として出力する。MACアドレス検索応答は、下りフレームの宛先MACアドレスが登録されたエントリの有無、および、当該エントリに登録されている下り出力先選択情報とLLIDを含んでいる。前述した図3または図4の第1の出力合成部25Aは、第1の下りレイテンシ吸収部24Aから出力された下りフレームのプリアンブルに、このMACアドレス検索応答に含まれているLLIDを挿入することにより、送信する下りフレームに宛先LLIDを付与する。図6は、第1の実施の形態にかかるMACアドレス検索テーブルとMACアドレス登録部を示す構成例である。MACアドレス登録部21は、ONUから受信した上りフレームの送信元MACアドレスに基づいて、MACアドレス検索テーブル22から対応するデータを検索する機能と、送信元MACアドレスと一致したMACアドレスを含むデータが登録されていない場合には、当該上りフレームから取得した送信元MACアドレスおよび宛先情報を含むデータを、MACアドレス検索テーブル22のうち当該バケット番号のバケットに属する空きエントリへ登録する機能とを有している。このMACアドレス登録部21は、主な回路部として、比較回路21A、検索応答処理回路21B、および登録制御回路21Cが設けられている。比較回路21Aは、MACアドレス検索テーブル22の各バケットに設けられたN個のエントリに対応してN個設けられている。それぞれの比較回路21Aは、対応するエントリから読み出されたデータに含まれるMACアドレスと、下りフレームの宛先MACアドレスとを比較し、その比較結果を検索応答処理回路21Bへ出力する機能を有している。検索応答処理回路21Bは、各比較回路21Aからの比較結果に基づいて、MACアドレス検索テーブル22から並列的に出力されたデータのうち、宛先MACアドレスと一致したMACアドレスを含むデータの登録有無を判定し、MACアドレス検索応答として出力する機能とを有している。登録制御回路21Cは、フレーム転送処理部20からのMACアドレス登録要求に応じて、上りフレームの送信元MACアドレスから、予め設定されているハッシュ関数に基づいて、当該送信元MACアドレスと対応するバケット番号を特定する機能と、このバケット番号から、MACアドレス検索テーブル22のうち当該バケット番号と対応するバケットのエントリを示すデータ格納アドレス読出アドレスを算出する機能と、このデータ格納アドレスに基づき当該宛先MACアドレスと対応するバケットを選択した読出要求を、MACアドレス検索テーブル22へ出力する機能と、検索応答処理回路21BからのMACアドレス検索応答が、登録なしを示す場合、当該上りフレームから取得した送信元MACアドレスおよび宛先情報を含むデータを、MACアドレス検索テーブル22のうち当該バケット番号のバケットに属する空きエントリへ登録する機能とを有している。図6の構成例では、MACアドレス検索テーブル22に、記憶領域としてバケット番号0~511に対応する512N=512個のバケットが設けられており、各バケットには、エントリ番号0~31に対応する32個のエントリが設けられている。各記憶領域のデータ格納アドレスは、バケット番号と1対1に対応している。各エントリは、512wordのデータ格納領域を有しており、MACアドレス検索テーブル22全体で、最大16384個のデータの登録が可能である。ここでは、バケット番号の最大値が511なので、バケット番号を特定するハッシュ関数は、例えば、MACアドレスのCRC32の下位9ビットを計算する関数式で構成すればよい。データ格納アドレスとバケット番号の関係はデータ格納アドレス=バケット番号×aとなる。aは、記憶領域を構成する記憶回路半導体メモリにおける、データ格納アドレスの間隔を示す係数であり、1以上の整数が用いられる。登録制御回路21Cは、MACアドレス登録要求が入力されると、上りフレームの送信元MACアドレスを基にバケット番号を算出してバケット振分けを行い、当該バケット番号と対応するデータ格納アドレス値を算出し、複数の記憶領域記憶領域0~記憶領域31内の当該データ格納アドレスに格納されたエントリの登録データを同一のタイミングで読み出す。これにより、MACアドレス検索テーブル22のすべてのエントリを検索範囲とするのではなく、MACアドレス検索テーブル22のうち、検索対象MACアドレスが格納されていると予測されるバケットだけに検索範囲を絞り込むことができる。図6の例では、バケット振分けで求めたバケット番号は1、データ格納アドレス値はaである。したがって、バケット番号1のバケットに属する32個のエントリから、データ1_jj=0,1,...,31が同一のタイミングで読み出される。MACアドレス検索テーブル22から読み出された各データ1_jは、それぞれ対応する比較回路21Ajに、同一のタイミングで入力される。各比較回路21Ajは、データ1_jに含まれるMACアドレスと下りフレームの宛先MACアドレスとを比較し、それぞれの比較結果を同一のタイミングで出力する。検索応答処理回路21Bは、これら比較回路21Aから同一のタイミングで入力された比較結果を基にして、当該バケット内に下りフレームの送信元MACアドレスが登録されたエントリがあるか否かを判定する。送信元MACアドレスと一致するMACアドレスを含むデータの有無に応じて、検索応答処理回路21Bは登録有無を示すMACアドレス検索応答を出力する。登録制御回路21Cは、このMACアドレス検索応答が登録なしを示す場合、送信元MACアドレスから求めたバケット番号のバケットのうち、データが格納されていない空きエントリのデータ格納アドレスを計算する。エントリの空き状態については、比較回路21Aまたは検索応答処理回路21Bにおいて、MACアドレス検索テーブル22から読み出したデータに基づき判定し、この判定結果をMACアドレス検索応答で登録制御回路21Cへ通知すればよい。登録制御回路21Cは、このようにして求めた空きエントリのデータ格納アドレスへ、上りフレームのLLIDとこのLLIDに予め対応付けられている下り出力先選択情報とを含む宛先情報を、当該送信元MACアドレスと対応付けて登録する。当該バケット内の空きエントリが複数ある場合は、一例として、バケット内エントリ番号が最も小さい空きエントリに登録すればよい。また、MACアドレス検索応答が登録ありを示す場合、登録制御回路21Cは、一致するMACアドレスが登録されているエントリのデータ格納アドレスに、当該上りフレームのLLIDとこのLLIDに予め対応付けられている下り出力先選択情報とを、当該送信元MACアドレスと対応付けて上書き登録する。[第1の実施の形態の効果]このように、本実施の形態は、MACアドレス検索テーブル22に、データを格納するM×NMは2以上の整数、Nは2以上の整数個のエントリを設けて、これらエントリをN個ずつM個のバケットに分割するとともに、各バケットに属する同一エントリ番号のエントリをM個ずつN個の記憶領域に分割し、各データを、当該データに含まれるMACアドレスからバケット振分用のハッシュ関数で特定されるバケット番号のバケットに属するエントリにそれぞれ記憶し、MACアドレス検索部23から指定されたバケット番号のバケットに属するすべてのエントリで記憶しているデータをそれぞれ読み出して並列的に出力するようにしたものである。これに加えて、MACアドレス検索部23に、MACアドレス検索テーブル22の各記憶領域に対応してN個の比較回路23Aを設け、検索制御回路23Cにより、当該MACアドレス検索テーブル22のうち、下りフレームの宛先MACアドレスからハッシュ関数で特定したバケットを選択し、これに応じて当該バケットに属する各エントリから並列的に出力されたデータを、それぞれ対応する比較回路23Aにより、当該データに含まれるMACアドレスと当該宛先MACアドレスとをそれぞれ比較し、これら比較回路23Aで得られたN個の比較結果に基づいて、検索応答処理回路23Bにより、これらデータのうち当該宛先MACアドレスと一致したMACアドレスを含むデータから宛先情報を取得するようにしたものである。これにより、MACアドレス検索テーブル22のすべてのエントリを検索範囲とするのではなく、MACアドレス検索テーブル22のうち、検索対象MACアドレスが格納されていると予測されるバケットだけに検索範囲を絞り込むことができる。したがって、当該バケットに属するエントリのデータを並列的に1回読み出すだけで検索を完了することができ、MACアドレスの検索に要する処理を短時間で完了することができる。例えば、MACアドレス検索テーブル22のエントリ数が16384で、1回の読み出しに8ns要する場合、1エントリずつ読み出した場合には、最低で8ns×16384=131072nsの時間がかかることになる。一方、本実施の形態では、1回分の読み出し時間、すなわち8nsで検索が完了する。このため、GE-PONで伝送するフレームの最短時間は、プリアンブルの時間を含めて8ns×72=576ns、フレーム間の最小間隔8ns×12=96nsを加えても672nsであるが、本実施の形態を適用すれば、フレーム最短時間内に検索を完了することができる。したがって、エントリ数の大きいMACアドレス検索テーブル22の検索処理時間を短縮できる。また、本実施の形態は、MACアドレス登録部21に、MACアドレス検索テーブル22の各記憶領域に対応してN個の比較回路21Aを設け、登録制御回路21Cにより、当該MACアドレス検索テーブル22のうち、ONUから受信した上りフレームの送信元MACアドレスからハッシュ関数で特定したバケットを選択し、これに応じて当該バケットに属する各エントリから並列的に出力されたデータを、それぞれ対応する比較回路21Aにより、当該データに含まれるMACアドレスと送信元MACアドレスとをそれぞれ比較し、これら比較回路21Aで得られたN個の比較結果に基づいて、検索応答処理回路21Bにより、MACアドレス検索テーブル22に対する当該送信元MACアドレスの登録有無を確認し、当該送信元MACアドレスがMACアドレス検索テーブル22に登録されていない場合は、登録制御回路21Cにより、当該上りフレームから取得した送信元MACアドレスおよび宛先情報を含むデータを、MACアドレス検索テーブル22のうち当該バケットに属する空きエントリへ登録するようにしたものである。これにより、MACアドレス検索テーブル22のすべてのエントリを検索範囲とするのではなく、MACアドレス検索テーブル22のうち、検索対象MACアドレスが格納されていると予測されるバケットだけに検索範囲を絞り込むことができる。したがって、当該バケットに属するエントリのデータを並列的に1回読み出すだけで検索を完了することができ、MACアドレスの検索に要する処理を大幅に短縮することができる。したがって、エントリ数の大きいMACアドレス検索テーブル22の検索処理時間を短縮できる。また、本実施の形態では、図3のMACアドレス検索テーブル検索テーブル22とMACアドレス検索部検索部23の構成や、MACアドレス検索テーブル検索テーブル22とMACアドレス登録部登録部21の構成を例として説明したが、これに限定されるものではない。例えば、図4の下り伝送速度検索テーブル検索テーブル32と下り伝送速度検索部検索部33の構成や、下り伝送速度検索テーブル検索テーブル32と速度情報登録部登録部31の構成に適用してもよい。実際には、OLTやONUなど、OSI参照モデルのレイヤ2において、検索テーブルと検索部登録部を使用してMACアドレスを検索する構成を有するフレーム転送装置であれば、前述と同様に本実施の形態を適用でき、同様の作用効果を得ることができる。[第2の実施の形態]次に、図7および図8を参照して、本発明の第2の実施の形態にかかるPONシステム100について説明する。図7は、PON区間で伝送されるフレームの構成例である。図8は、第2の実施の形態にかかるOLTの構成を示すブロック図である。本実施の形態にかかるOLT10における、第1の実施の形態との違いは、フレーム多重部16および送信回路17が、下り伝送速度の異なる伝送系統ごとに設けられ、さらにこれら異なる伝送系統ごとに設けられたフレーム多重部16A,16Bおよび送信回路17A,17Bに対応する構成のフレーム転送処理部20を備えていることである。前述した図1に示すように、このPONシステム100において、ONUnn=1~3は、UNIを介してユーザ装置nと接続されている。各ONUは、光通信路を介して1つの光スプリッタに共通接続されており、さらにこの光スプリッタは、光通信路と光多重分離装置とを介して、1つのOLT10と接続されている。このOLT10には、SNI側に設けられたSNIポート19に、SNIを介して上位装置が接続されている。また、上位装置には、事業者側のネットワークサービス網NWが接続されている。このPONシステム100のPON区間、すなわちONUnとOLT10との間の区間では、図7に示すような構成のフレームでデータがやり取りされる。図7において、プリアンブルは、EthernetのプリアンブルにLLIDを埋め込んだものである。LLIDLogicalLinkIDは、ユニキャストの場合には各ONUと1対1に、またマルチキャストやブロードキャストの場合には各ONUと1対多に対応する識別子である。ONU登録ONUがOLTの配下となる時にOLTで決定され、OLTは自分の配下のONUでLLIDの重複が起こらないように管理している。VLANタグは、VLAN情報を含むタグである。タグがついていない場合やタグが複数ついている場合もある。このVLANタグは、TPID、TCIを含んでいる。TPIDTagProtocolIDは、VLANタグが続くことを示すEtherType値である。通常、TPIDは、IEEE802.1Qによるタグ付きフレームであることを表す0x8100である。TCITagControlInformationは、VLANタグ情報である。このTCIは、PCP、CFI、VIDを含んでいる。PCPPriorityCodePointは、当該フレームの優先度である。CFICanonicalFormatIndicatorは、MACヘッダ内のMACアドレスが標準フォーマットに従っているかどうかを示す値である。VIDまたはVLANIDVLANIdentifierは、フレームが属するVLANを指定する値である。Typeは、上位プロトコルの種別を示すEtherType値である。[OLT]次に、図8を参照して、本実施の形態にかかるOLT10の構成について説明する。PONポート11は、ODNを介してONUとの間でフレームをやり取りするための回路である。受信回路12は、ODNおよびPONポート11を介してONUからの上りフレームを受信するための回路である。送信回路0系17Aおよび送信回路1系17Bは、予め設定された下り伝送速度ごとに設けられて、PONポート11およびODNを介して、それぞれ、ONU0系およびONU1系へ、下りフレームを当該下り伝送速度で送信するための回路である。本発明において、例えば、0系は、下り伝送速度が1Gbpsの伝送系統を示し、1系は、下り伝送速度が10Gbpsの伝送系統を示している。SNIポート19は、SNIを介して上位装置との間でフレームをやり取りする回路部である。送受信回路18は、SNIポート19および上位装置を介して、事業者ネットワークNWとの間でフレームを送受信する回路部である。フレーム分離部13は、受信回路12より入力されたフレームのうち、OLT10宛てのフレームPONの制御に用いられる制御フレームを制御フレーム処理部14へ送信するとともに、その他のフレームをフレーム転送処理部20へ送信する処理部である。フレーム多重部0系16Aは、フレーム転送処理部20からのONU0系宛の下りフレームと制御フレーム処理部14からの制御フレームとを時分割的に多重し、送信回路0系17Aに対して送信する処理部である。フレーム多重部1系16Bは、フレーム転送処理部20からのONU1系宛の下りフレームと制御フレーム処理部14からの制御フレームとを時分割的に多重し、送信回路1系17Bに対して送信する処理部である。フレーム転送処理部20は、受信回路12で受信されてフレーム分離部13から入力された上りフレームを送受信回路18へ転送処理し、送受信回路18から受信された下りフレームを、MACアドレス検索テーブル22から取得した当該フレームの宛先MACアドレスと対応する下り出力先選択情報に基づいて、フレーム多重部16A,16B0系または1系のいずれかへ転送処理する処理部である。制御フレーム処理部14は、各ONUにLLIDを自動的に割り当てるための発見処理Discoveryプロセスや上り信号ONUからOLT宛ての信号の調停といった、PONの制御に関する処理を行う処理部である。帯域割当処理部15は、制御フレーム処理部14からの要求に従い、ONUへの帯域送信開始時刻と送信データ量割当や、制御フレーム処理部14から転送されたPON-IFポート情報の管理を行う処理部である。[第2の実施の形態の動作]次に、図9-図11を参照して、本実施の形態にかかるOLT10のフレーム転送処理について詳細に説明する。図9は、第2の実施の形態にかかるフレーム転送処理部の構成例を示すブロック図である。図10は、MACアドレス検索テーブルの構成例である。図11は、下りフレームの出力先決定手順を示すフローチャートである。ここでは、フレーム転送処理部20が、下りフレームの出力先を決定する動作について説明する。フレーム転送処理部20は、受信した下りフレームをどの送信回路17A,17Bから送信するのか、すなわち速度の異なるどの下り系統へ出力するのかを、次のようにして決定する。フレーム転送処理部20は、図10に示すMACアドレス検索テーブル22を備えている。MACアドレス検索テーブル22では、データを格納するデータ格納領域として、M×NMは2以上の整数、Nは2以上の整数個のエントリがマトリクス状に設けられており、エントリと1対1に対応するデータ格納アドレスに基づき、N個のバケットに区分けされている。データi_ji=0,1,...,M-1、j=0,1,...,N-1は、バケット番号i、バケット内エントリ番号jに格納されている登録データを表わす。データi_jの内訳は、ONUと接続されたユーザ装置もしくはONUのMACアドレスごとの、下り出力先選択情報、LLID、およびエントリ有効/無効である。エントリ有効/無効は、当該エントリの有効/無効を示す情報である。エントリ無効の場合は、このエントリのMACアドレス、下り出力先選択情報、LLIDになんらかの値が記載されていても、出力先判定に使用不可の値であり条件無しに書き込み可能であるこのエントリは空いているということを表す。MACアドレス検索部23は、受信した下りフレームの宛先MACアドレスに基づいて、MACアドレス検索テーブル22からLLIDと下り出力先選択情報を読み出して、下りフレームの宛先LLIDと出力先を、図11の手順により決定する。決定されたLLIDの情報は、宛先LLIDとしてLLID付与部25Bへ与えられる。図11における下りフレームの下り出力先決定手順において、MACアドレス検索部23は、まず、MACアドレス検索テーブル22のうち、受信した下りフレームの宛先MACアドレスのエントリ有効/無効に基づいて、当該宛先MACアドレスがMACアドレス検索テーブル22に登録されているか確認するステップ100。ここで、エントリ有効/無効として有効状態が設定されており、当該宛先MACアドレスが登録されている場合ステップ100:YES、MACアドレス検索部23は、MACアドレス検索テーブル22から当該宛先MACアドレスに対応するLLIDを取得し、下りフレームの宛先LLIDとして特定するステップ101。続いて、MACアドレス検索部23は、MACアドレス検索テーブル22から当該宛先MACアドレスに対応する下り出力先選択情報を取得して、当該下りフレームの出力系統を特定しステップ102、一連の処理を終了する。一方、エントリ有効/無効として有効状態が設定されているどのエントリにおいても、MACアドレス欄が当該宛先MACアドレスに一致しない場合ステップ100:NO、MACアドレス検索部23は、当該下りフレームの破棄を決定しステップ103、一連の処理を終了する。[MACアドレス検索処理]次に、前述した図5を参照して、図11のステップ100において、MACアドレス検索部23がMACアドレス検索テーブル22を検索する処理について説明する。MACアドレス検索部23は、上位装置から受信した下りフレームの宛先MACアドレスに基づいて、MACアドレス検索テーブル22から対応するデータを検索し、当該データから当該下りフレームに付加するための宛先情報を取得する機能を有している。このMACアドレス検索部23は、主な回路部として、比較回路23A、検索応答処理回路23B、および検索制御回路23Cが設けられている。比較回路23Aは、MACアドレス検索テーブル22の各バケットに設けられたN個のエントリに対応してN個設けられている。それぞれの比較回路23Aは、対応するエントリから読み出されたデータに含まれるMACアドレスと、下りフレームの宛先MACアドレスとを比較し、その比較結果を検索応答処理回路23Bへ出力する機能を有している。検索応答処理回路23Bは、各比較回路23Aからの比較結果に基づいて、MACアドレス検索テーブル22から並列的に出力されたデータのうち、宛先MACアドレスと一致したMACアドレスを含むデータから宛先情報を取得し、MACアドレス検索応答として出力する機能とを有している。検索制御回路23Cは、フレーム転送処理部20からのMACアドレス検索要求に応じて、下りフレームの宛先MACアドレスから、予め設定されているハッシュ関数に基づいて、当該宛先MACアドレスと対応するバケット番号を特定する機能と、このバケット番号から、MACアドレス検索テーブル22のうち当該バケット番号と対応するバケットのエントリを示すデータ格納アドレス読出アドレスを算出する機能と、このデータ格納アドレスに基づき当該宛先MACアドレスと対応するバケットを選択した読出要求を、MACアドレス検索テーブル22へ出力する機能とを有している。図5の構成例では、MACアドレス検索テーブル22に、記憶領域としてバケット番号0~511に対応する512N=512個のバケットが設けられており、各バケットには、エントリ番号0~31に対応する32個のエントリが設けられている。各記憶領域のデータ格納アドレスは、バケット番号と1対1に対応している。各エントリは、512wordのデータ格納領域を有しており、MACアドレス検索テーブル22全体で、最大16384個のデータの登録が可能である。ここでは、バケット番号の最大値が511なので、バケット番号を特定するハッシュ関数は、例えば、MACアドレスのCRC32の下位9ビットを計算する関数式で構成すればよい。データ格納アドレスとバケット番号の関係は、データ格納アドレス=バケット番号×aとなる。aは、記憶領域を構成する記憶回路半導体メモリにおける、データ格納アドレスの間隔を示す係数であり、1以上の整数が用いられる。検索制御回路23Cは、MACアドレス検索要求が入力されると、下りフレームの宛先MACアドレスを基にバケット番号を算出してバケット振分けを行い、当該バケット番号と対応するデータ格納アドレス値を算出し、複数の記憶領域記憶領域0~記憶領域31内の当該データ格納アドレスに格納されたエントリの登録データを同一のタイミングで読み出す。これにより、MACアドレス検索テーブル22のすべてのエントリを検索範囲とするのではなく、MACアドレス検索テーブル22のうち、検索対象MACアドレスが格納されていると予測されるバケットだけに検索範囲を絞り込むことができる。図5の例では、バケット振分けで求めたバケット番号は1、データ格納アドレス値はaである。したがって、バケット番号1のバケットに属する32個のエントリから、データ1_jj=0,1,...,31が同一のタイミングで読み出される。MACアドレス検索テーブル22から読み出された各データ1_jは、それぞれ対応する比較回路23Ajに、同一のタイミングで入力される。各比較回路23Ajは、データ1_jに含まれるMACアドレスと下りフレームの宛先MACアドレスとを比較し、それぞれの比較結果を同一のタイミングで出力する。検索応答処理回路23Bは、これら比較回路23Aから同一のタイミングで入力された比較結果を基にして、当該バケット内に下りフレームの宛先MACアドレスが登録されたエントリがあるか否かを判定する。宛先MACアドレスと一致するMACアドレスを含むデータが見つかった場合、検索応答処理回路23Bは、これら比較回路23Aから同一のタイミングで入力されたデータ1_jのうち、MACアドレスが一致したデータから宛先情報を取得し、MACアドレス検索応答として出力する。MACアドレス検索応答は、下りフレームの宛先MACアドレスが登録されたエントリの有無、および、当該エントリに登録されている下り出力先選択情報とLLIDを含んでいる。図12は、第2の実施の形態にかかるMACアドレス検索処理を示すタイムチャートである。この例では、MACアドレス検索部23に下りフレームの宛先MACアドレスおよびMACアドレス検索要求が、先頭の1クロック目に入力された場合、次の2クロック目のバケット振分処理でバケット番号が特定され、先頭から3クロック目でバケット番号および読出アドレスと読出要求とが、検索制御回路23CからMACアドレス検索テーブル22へ出力される。これにより、先頭から4クロック目で、MACアドレス検索部23のうち、対応するバケットの各エントリからデータが読み出されるとともに、各比較回路23Aで当該データのMACアドレスと宛先MACアドレスとが比較される。これら比較結果は、先頭から5クロック目で、各比較回路23Aから検索応答処理回路23Bへ出力されて、検索応答データが生成され、先頭から4クロック目で、検索応答処理回路23Bから出力される。したがって、MACアドレス検索要求の入力から、5クロック後にMACアドレス検索応答が出力されていることになる。また、検索制御回路23C、MACアドレス検索テーブル22、比較回路23A、および検索応答処理回路23Bは、それぞれの入力に応じて順に処理を実行することが可能であることから、全体としてシーケンス動作を行うことができ、1つの処理が終了すれば、1クロックの間隔をあけて次の処理を開始できる。このため、MACアドレス検索部23は、最小間隔1クロックでの検索処理が可能となる。一方、図9に示すように、このような下りフレームの下り出力先決定手順と並行して、下りレイテンシ吸収部24は、受信した下りフレームにMACアドレス検索部23で発生したレイテンシと等しい遅延を付加して、MACアドレス検索部23での下り出力先決定処理によるレイテンシを吸収する。LLID付与部25Bは、MACアドレス検索部23で決定したLLIDに従って、下りレイテンシ吸収部24からの下りフレームに宛先LLIDを付与する。下り出力先制御部26は、MACアドレス検索部23で決定した下り出力先選択情報に従って、該当する0系の下り出力タイミング調整部27A、または1系の下り出力タイミング調整部27Bへ、LLID付与部25Bからの下りフレームを転送する。各下り出力タイミング調整部27A,27Bは、各下りフレームに含まれているPCPなどで決まる優先度に基づいて、各下りフレームの出力順序を調整して、該当するフレーム多重部16A,16Bへ下りフレームを転送する。例えば、10G-ONUと1G-ONUが混在するシステムであれば、10G-ONUについては10G802.3av仕様出力、1G-ONUについては1G802.3ah仕様出力を指定すれば良い。MACアドレス検索部23で破棄と判定された場合、下り出力先制御部26は、当該下りフレームの廃棄処理を行う。MACアドレス検索テーブル22については、MACアドレス登録部21が、受信した上りフレームから送信元MACアドレスおよびLLIDを取得し、当該LLIDとこのLLIDに対応する下り出力先選択情報とを、当該送信元MACアドレスと対応付けて、MACアドレス検索テーブル22に登録する。下り出力先選択情報は、例えば、通信開始時にONUから通知された制御フレームにより、ONUの下り出力先選択情報を取得しておけばよい。本実施の形態の構成では、MACアドレス検索テーブル22の値は、OLT10を制御管理するソフトウェアにより設定する。具体的には、MACアドレス登録部21が、図10に示したような、MACアドレス検索テーブル22に登録しようとする情報を、レジスタにセットして、MACアドレス設定要求フラグを立てると、ソフトウェアがMACアドレス検索テーブル22に情報を書き込んで、MACアドレス設定完了フラグを立てる。このようにして、LLIDごとに、下りフレームの宛先MACアドレスと下り出力先選択情報を管理して、必要な情報をMACアドレス検索テーブル22に登録する。[第2の実施の形態の効果]このように、本実施の形態は、MACアドレス検索テーブル22に、ONUのLLIDおよび下り出力先選択情報を、ONUと接続されたユーザ装置もしくはONUのMACアドレスごとに登録しておき、上位装置から下りフレームを受信した場合、フレーム転送処理部20で、当該下りフレームの宛先MACアドレスに対応するLLIDおよび下り出力先選択情報を、MACアドレス検索テーブル22から取得するようにしたものである。これにより、MACアドレス検索テーブル22からの読み出し検索だけで、下りフレームの宛先LLIDと下り出力先選択情報下り伝送速度を判定することができるので、前述した第1の実施の形態と比べて、より小さい回路規模で、下りフレームの出力系統を容易に特定することができる。したがって、宛先となる1G-ONUと10G-ONUを選択して下りフレームを転送することが可能となる。また、本実施の形態では、第1の実施の形態と同様に、MACアドレス検索テーブル22を複数のバケットに分割して管理し、下りフレームの宛先MACアドレスと関連付けられたバケット番号に対応するバケットから、当該バケットの各エントリからデータを並列的に読み出して、これらエントリごとに設けられている比較回路23Aで、データに含まれるMACアドレスと宛先MACアドレスとを同一のタイミングで比較するようにしたので、第1の実施の形態と同様に、少ない回路規模および消費電力で、エントリ数の大きいMACアドレス検索テーブル22の検索処理時間を短縮できる。[第3の実施の形態]次に、図13を参照して、本発明の第3の実施の形態にかかるOLT10について説明する。図13は、第3の実施の形態にかかるOLTの構成を示すブロック図である。第3の実施の形態と比較して、本実施の形態にかかるOLT10には、上り入力部12Aが追加されている。本実施の形態において、帯域割当処理部15は、第1の実施の形態で説明した機能に加え、予め帯域割当処理部15が割り当てた上りフレームのタイミングに合わせて、予定されている上りフレームのLLIDに対応した下り出力先選択情報を、予め帯域割当処理部15に登録されているPON-IFポート情報から読み出して、下り出力先選択情報を上り入力部12Aに指示する機能を有している。上り入力部12Aは、帯域割当処理部15から指示された下り出力先選択情報を、上りフレームのプリアンブルに挿入する処理部である。MACアドレス登録部21図9参照は、上り入力部12Aからの上りフレームから、送信元MACアドレス、LLID、および下り出力先選択情報を取得し、当該LLIDおよび当該下り出力先選択情報を当該送信元MACアドレスと対応付けて、MACアドレス検索テーブル22に登録する機能を有している。本実施の形態にかかるこの他の構成については、第2の実施の形態と同様であり、ここでの詳細な説明は省略する。[第3の実施の形態の動作]帯域割当処理部15は、予め割り当てた上りフレームの受信タイミングに合わせて、予定されている上りフレームのLLIDに対応した下り出力先選択情報をPON-IFポート情報から読み出し、この下り出力先選択情報を上り入力部12Aに指示する。下り出力先選択情報は、例えば、通信開始時にONUから通知された制御フレームにより、ONUの下り出力先選択情報を取得しておく。この際、上りフレームのLLIDが1G-ONU上り速度が1G、下り速度が1Gに割り当てられている場合には、下り出力先選択情報として0系を指示し、上りフレームのLLIDが10G-ONU上り速度が10G、下り速度が10Gに割り当てられている場合には、下り出力先選択情報として1系を指示する。なお、上りフレームのLLIDが非対称ONU上り速度が1Gで下り速度が10Gに割り当てられている場合には、下り出力先選択情報として1系を指示する。上り入力部12Aは、帯域割当処理部15から指示された下り出力先選択情報を、上りフレームのプリアンブルに挿入する。図14は、上り入力部から出力される上りフレームの構成例である。前述の図7に示したPON区間で伝送されるフレームとの違いは、プリアンブルに下り出力先選択情報が挿入されている点である。上り入力部12Aは、例えば、帯域割当処理部15からの指示が0系であれば、上りフレームのプリアンブルの下り出力先選択情報に0を挿入し、帯域割当処理部15からの指示が1系であれば、上りフレームのプリアンブルの下り出力先選択情報に1を挿入する。本実施の形態にかかるOLT10の構成では、フレーム転送処理部20内のMACアドレス検索テーブル22の値を、上りフレーム受信時に自動的に設定することが可能となる。以下に、フレーム転送処理部20が、受信した上りフレームの送信元MACアドレスと出力先選択情報を、自動的に登録する方法を説明する。図15は、第3の実施の形態にかかるMACアドレス登録手順を示すフローチャートである。MACアドレス登録部21は、受信した上りフレームがPON制御フレームでない場合、上りフレームの送信元MACアドレスに基づいて、図15のMACアドレス登録処理を行う。MACアドレス登録部21は、まず、上りフレームの送信元MACアドレスに基づいてMACアドレス検索テーブル22を検索しステップ200、送信元MACアドレスが既にMACアドレス検索テーブル22に登録されている場合ステップ200:YES、当該MACアドレスと対応する下り出力先選択情報およびLLIDを更新しステップ201、一連の処理を終了する。なお、ステップ201を実行せず、更新しないようにしてもよい。MACアドレス検索テーブル22に登録する下り出力先選択情報は、図14に示すように、上り入力部12Aで上りフレームのプリアンブルに挿入された下り出力先選択情報が、MACアドレス登録部21で取得されたものである。また、LLIDは、予め上りフレームのプリアンブルに挿入されているLLIDが、MACアドレス登録部21で取得されたものである。一方、MACアドレスがMACアドレス検索テーブル22に登録されていない場合ステップ200:NO、MACアドレス登録部21は、MACアドレス検索テーブル22に空きがあるか確認するステップ202。空きがあるとは、エントリ有効/無効として無効状態が設定されているエントリがあることを表わす。ここで、空きがある場合ステップ202:YES、当該MACアドレスに対応付けて、下り出力先選択情報およびLLIDを空きエントリに新規に登録しステップ203、一連の処理を終了する。また、空きがない場合ステップ202:NO、一連の処理を終了する。次に、前述した図6を参照して、図15のステップ200において、MACアドレス登録部21がMACアドレス検索テーブル22を検索する処理について説明する。MACアドレス登録部21は、ONUから受信した上りフレームの送信元MACアドレスに基づいて、MACアドレス検索テーブル22から対応するデータを検索する機能と、送信元MACアドレスと一致したMACアドレスを含むデータが登録されていない場合には、当該上りフレームから取得した送信元MACアドレスおよび宛先情報を含むデータを、MACアドレス検索テーブル22のうち当該バケット番号のバケットに属する空きエントリへ登録する機能とを有している。このMACアドレス登録部21は、主な回路部として、比較回路21A、検索応答処理回路21B、および登録制御回路21Cが設けられている。比較回路21Aは、MACアドレス検索テーブル22の各バケットに設けられたN個のエントリに対応してN個設けられている。それぞれの比較回路21Aは、対応するエントリから読み出されたデータに含まれるMACアドレスと、下りフレームの宛先MACアドレスとを比較し、その比較結果を検索応答処理回路21Bへ出力する機能を有している。検索応答処理回路21Bは、各比較回路21Aからの比較結果に基づいて、MACアドレス検索テーブル22から並列的に出力されたデータのうち、宛先MACアドレスと一致したMACアドレスを含むデータの登録有無を判定し、MACアドレス検索応答として出力する機能とを有している。登録制御回路21Cは、フレーム転送処理部20からのMACアドレス登録要求に応じて、上りフレームの送信元MACアドレスから、予め設定されているハッシュ関数に基づいて、当該送信元MACアドレスと対応するバケット番号を特定する機能と、このバケット番号から、MACアドレス検索テーブル22のうち当該バケット番号と対応するバケットのエントリを示すデータ格納アドレス読出アドレスを算出する機能と、このデータ格納アドレスに基づき当該宛先MACアドレスと対応するバケットを選択した読出要求を、MACアドレス検索テーブル22へ出力する機能と、検索応答処理回路21BからのMACアドレス検索応答が、登録なしを示す場合、当該上りフレームから取得した送信元MACアドレスおよび宛先情報を含むデータを、MACアドレス検索テーブル22のうち当該バケット番号のバケットに属する空きエントリへ登録する機能とを有している。図6の構成例では、MACアドレス検索テーブル22に、記憶領域としてバケット番号0~511に対応する512N=512個のバケットが設けられており、各バケットには、エントリ番号0~31に対応する32個のエントリが設けられている。各記憶領域のデータ格納アドレスは、バケット番号と1対1に対応している。各エントリは、512wordのデータ格納領域を有しており、MACアドレス検索テーブル22全体で、最大16384個のデータの登録が可能である。ここでは、バケット番号の最大値が511なので、バケット番号を特定するハッシュ関数は、例えば、MACアドレスのCRC32の下位9ビットを計算する関数式で構成すればよい。データ格納アドレスとバケット番号の関係はデータ格納アドレス=バケット番号×aとなる。aは、記憶領域を構成する記憶回路半導体メモリにおける、データ格納アドレスの間隔を示す係数であり、1以上の整数が用いられる。登録制御回路21Cは、MACアドレス登録要求が入力されると、上りフレームの送信元MACアドレスを基にバケット番号を算出してバケット振分けを行い、当該バケット番号と対応するデータ格納アドレス値を算出し、複数の記憶領域記憶領域0~記憶領域31内の当該データ格納アドレスに格納されたエントリの登録データを同一のタイミングで読み出す。これにより、MACアドレス検索テーブル22のすべてのエントリを検索範囲とするのではなく、MACアドレス検索テーブル22のうち、検索対象MACアドレスが格納されていると予測されるバケットだけに検索範囲を絞り込むことができる。図6の例では、バケット振分けで求めたバケット番号は1、データ格納アドレス値はaである。したがって、バケット番号1のバケットに属する32個のエントリから、データ1_jj=0,1,...,31が同一のタイミングで読み出される。MACアドレス検索テーブル22から読み出された各データ1_jは、それぞれ対応する比較回路21Ajに、同一のタイミングで入力される。各比較回路21Ajは、データ1_jに含まれるMACアドレスと下りフレームの宛先MACアドレスとを比較し、それぞれの比較結果を同一のタイミングで出力する。検索応答処理回路21Bは、これら比較回路21Aから同一のタイミングで入力された比較結果を基にして、当該バケット内に下りフレームの送信元MACアドレスが登録されたエントリがあるか否かを判定する。送信元MACアドレスと一致するMACアドレスを含むデータの有無に応じて、検索応答処理回路21Bは登録有無を示すMACアドレス検索応答を出力する。図16は、MACアドレス登録処理を示すタイムチャートである。この例では、MACアドレス登録部21に上りフレームの送信元MACアドレスおよびMACアドレス検索要求が、先頭の1クロック目に入力された場合、次の2クロック目のバケット振分処理でバケット番号が特定され、先頭から3クロック目でバケット番号および読出アドレスと読出要求とが、登録制御回路21CからMACアドレス検索テーブル22へ出力される。これにより、先頭から3クロック目で、MACアドレス登録部21のうち、対応するバケットの各エントリからデータが読み出されるとともに、各比較回路21Aで当該データのMACアドレスと宛先MACアドレスとが比較される。これら比較結果は、先頭から4クロック目で、各比較回路21Aから検索応答処理回路21Bへ出力されて、検索応答データが生成され、先頭から5クロック目で、検索応答処理回路21Bから出力され、これに基づき登録制御回路21Cから書込要求がMACアドレス検索テーブル22へ出力される。したがって、MACアドレス検索要求の入力から、5クロック後にMACアドレス検索応答が出力されていることがわかる。また、登録制御回路21C、MACアドレス検索テーブル22、比較回路21A、および検索応答処理回路21Bは、それぞれの入力に応じて順に処理を実行することが可能であることから、全体としてシーケンス動作を行うことができ、1つの処理が終了すれば、1クロックの間隔をあけて次の処理を開始できる。このため、MACアドレス登録部21は、最小間隔1クロックでの検索処理が可能となる。[第3の実施の形態の効果]このように、本実施の形態では、上り入力部12Aで、受信した上りフレームの送信元ONUに関する下り出力先選択情報を当該上りフレームに付与し、MACアドレス登録部21で、上り入力部12Aからの上りフレームから送信元MACアドレスおよびLLIDと下り出力先選択情報とを取得し、これらLLIDおよび下り出力先選択情報を当該送信元MACアドレスと対応付けて、MACアドレス検索テーブル22に登録するようにしたものである。これにより、非対称ONU上り速度が1Gで下り速度が10Gの場合を含めて、MACアドレス登録部21は、MACアドレスおよびLLIDと下り出力選択情報を自動的にMACアドレス検索テーブル22に登録することができる。また、上りフレームを利用して、MACアドレス登録部21へ下り出力先選択情報を通知するようにしたので、これと同時にMACアドレス検索テーブル22に登録する送信元MACアドレスやLLIDと同様にして、同一タイミングでMACアドレス登録部21が下り出力先選択情報を取得することが可能なる。これにより、下り出力先選択情報を送信元MACアドレスやLLIDと同期させて取得するための回路や制御の追加を必要とせず、極めて簡素な構成で下り出力先選択情報を通知することができる。なお、本実施の形態の構成は、第1の実施の形態の構成と比較すると、上りの処理で下り出力先選択情報を挿入する上り入力部12Aの追加が必要となる。この際、上り帯域割当を行う帯域割当処理部15から下り出力先選択情報Gateフレームと呼ばれる制御フレームの送信速度に対応をもらうことにより、上りフレームのプリアンブルに下り出力先選択情報を容易に挿入することができる。また、本実施の形態では、第1の実施の形態と同様に、MACアドレス検索テーブル22を複数のバケットに分割して管理し、下りフレームの宛先MACアドレスと関連付けられたバケット番号に対応するバケットから、当該バケットの各エントリからデータを並列的に読み出して、これらエントリごとに設けられている比較回路21Aで、データに含まれるMACアドレスと宛先MACアドレスとを同一のタイミングで比較するようにしてもよい。これにより、第1の実施の形態と同様に、少ない回路規模および消費電力で、エントリ数の大きいMACアドレス検索テーブル22の検索処理時間を短縮できる。[第4の実施の形態]次に、本発明の第4の実施の形態にかかるOLT10について説明する。本実施の形態において、OLT10のMACアドレス登録部21は、一定周期ごとに登録済みMACアドレスの受信履歴を確認して、一定期間内に受信履歴がない登録済みMACアドレスをMACアドレス検索テーブル22で無効状態とするエージング処理手段を追加している。エージング処理の周期をエージング周期とし、エージング周期をカウントするためのタイマをエージングタイマとする。図17は、MACアドレス検索テーブルの他の構成例である。前述した図10と比較して、エージング後受信状況の項目が追加されている。エージング後受信状況とは、前回のエージング処理から現在までに該当のMACアドレスのフレームを受信したかどうかを表す情報である。図18は、第4の実施の形態にかかるMACアドレス登録手順を示すフローチャートである。このMACアドレス登録手順は、前述した図15のMACアドレス登録手順の最後に、当該MACアドレスに対応するエージング後受信状況を受信ありに設定するステップ304ようにしたものである。これにより、MACアドレスが新規登録または登録更新される度に、エージング後受信状況は受信ありとなる。図19は、エージング処理手順を示すフローチャートである。MACアドレス登録部21は、一定周期ごとに図19のエージング処理手順を実行する。まず、MACアドレス登録部21は、MACアドレス検索テーブル22から今回未処理のエントリを1つ選択しステップ310、この選択エントリのエントリが有効状態に設定されているかどうか確認するステップ311。ここで、選択エントリが有効状態である場合ステップ311:YES、選択エントリのエージング後受信状況が受信有りに設定されているかどうか確認するステップ312。ここで、受信有りに設定されている場合ステップ312:YES、選択エントリのエージング後受信状況を受信なしに設定しステップ313、すべてのエントリの処理が終了したか確認しステップ315、未処理のエントリがある場合にはステップ315:NO、ステップ310へ戻る。また、すべてのエントリの処理が終了した場合ステップ315:YES、一連の処理を終了する。一方、選択エントリのエージング後受信状況が受信なしに設定されている場合ステップ312:NO、選択エントリのエントリを、未使用である旨を示す無効状態に設定しステップ314、ステップ315へ移行する。また、ステップ311において、選択エントリのエントリが無効状態である場合もステップ311:NO、ステップ315へ移行する。図20は、MACアドレス検索テーブルにおけるエントリの変遷を示すタイムチャートである。時刻T1から時刻T2までのエージング周期T内における時刻T11において、OLT10が未登録の送信元MACアドレスを持つ上りフレームを受信した場合、この送信元MACアドレスが空いているエントリに新規登録され、当該エントリが有効状態および受信ありに設定され、時刻T2における次のエージング処理で受信なしに設定される。続いて、時刻T2から時刻T3までのエージング周期T内における時刻T12において再度この送信元MACアドレスを持つ上りフレームを受信すると、当該エントリに同じMACアドレスが登録更新されて有効状態および受信ありとなり、時刻T3における次のエージング処理で受信なしに設定される。このようにして、有効状態および受信なしに設定された後、時刻T3から時刻T4までのエージング周期T内に、この送信元MACアドレスを持つフレームを受信しなかった場合、時刻T4における次のエージング処理で、当該エントリは無効状態に設定される。したがって、当該エントリは、時刻T2,T3におけるエージング処理で受信なしと設定されても有効状態のままなので、MACアドレス検索テーブル22には、時刻T4まで、この送信元MACアドレスが継続して登録されているが、時刻T4では無効状態に設定される。エントリが無効状態に設定されるということは、すなわち、このMACアドレスがMACアドレス検索テーブル22から削除されて、このエントリが空いているということであるエントリ無効になった時点でテーブルから削除されたとみなす。エントリが無効状態に設定されている記憶領域には、他のMACアドレスを新規登録することができる。[第4の実施の形態の効果]このように、本実施の形態では、MACアドレス登録部21において、受信した上りフレームごとに、当該上りフレームの送信元MACアドレスに関する受信状況をMACアドレス検索テーブル22に登録し、MACアドレス検索テーブル22に登録されている各MACアドレスの当該受信状況を検査し、これらMACアドレスのうち一定期間内に受信確認されていないMACアドレスを無効状態に設定するようにしたものである。これにより、ある送信元MACアドレスを持つフレームを最後に受信してから2回のエージング処理を行うまでに、同じ送信元MACアドレスを持つフレームを受信しないと、その後、当該送信元MACアドレスは無効状態に設定される。したがって、登録情報が無効状態である記憶領域には他のMACアドレスを新規登録することができるので、限られたサイズエントリのMACアドレス検索テーブル22を有効に使うことができる。例えば、48bitのMACアドレスがとりうる全ての値に対してエントリを用意しようとすると2^48個のエントリが必要となり、MACアドレス検索テーブル22が非常に大きくなり、回路規模も大きくなってしまう。そこで、小規模のMACアドレス検索テーブル22を用意しておいて、使われなくなったMACアドレスをMACアドレス検索テーブル22から削除し、新規登録の際は空きエントリに格納することで、回路規模の増大を抑制することができる。このように空きエントリを探して新規登録MACアドレスを格納する方法では、MACアドレスは不規則に並んで登録される。また、本実施の形態では、第1の実施の形態と同様に、MACアドレス検索テーブル22を複数のバケットに分割して管理し、下りフレームの宛先MACアドレスと関連付けられたバケット番号に対応するバケットから、当該バケットの各エントリからデータを並列的に読み出して、これらエントリごとに設けられている比較回路23Aで、データに含まれるMACアドレスと宛先MACアドレスとを同一のタイミングで比較するようにしてもよい。これにより、第1の実施の形態と同様に、少ない回路規模および消費電力で、エントリ数の大きいMACアドレス検索テーブル22の検索処理時間を短縮できる。[第5の実施の形態]次に、図21を参照して、本発明の第5の実施の形態にかかるOLT10について説明する。図21は、第5の実施の形態にかかるMACアドレス検索テーブルとMACアドレス検索部の構成例である。本実施の形態にかかるOLT10における、第1の実施の形態との違いは、電源制御部40を設け、MACアドレス検索テーブル22のうち、未使用の記憶領域への電源供給を遮断するようにした点にある。MACアドレス検索テーブル22およびMACアドレス検索部23の構成は、前述した図5と同様である。ただし、MACアドレス検索テーブル22は、給電制御を行う単位の記憶領域、例えばエントリ番号の前半0~15と後半16~31とで、記憶領域ごとに1つ以上の独立した記憶回路半導体メモリで構成する。電源制御部40は、OLT10の外部からハードウェアまたはソフトウェア図21に記載せずにより入力されるユーザ設定に基づいて、エントリ番号16~31用の記憶領域図21中の斜線部を構成する記憶回路への電源供給を遮断する機能を有している。比較回路23Aは、エントリ番号16~31と対応する比較回路16~31において入力値を無視する機能を有している。これにより、比較回路16~31からの比較結果が不一致を示すことになり、検索応答処理回路23Bにおいて、比較回路0~15からの比較結果に応じた検索応答データが出力される。[第5の実施の形態の効果]本実施の形態では、MACアドレス検索テーブル22の各記憶領域を、それぞれ1つ以上の記憶回路から構成し、電源制御部40で、各記憶領域の使用状態を示す外部からの設定に基づいて、記憶領域のうち、使用状態の記憶領域へ電源を供給し、未使用状態の記憶領域を構成する記憶回路へ電源供給を停止するようにしたので、使用するMACアドレスの個数合計数に合わせて、MACアドレス検索テーブル22を構成する記憶領域のうち、未使用バケット内エントリ番号用の記憶領域への電源供給を遮断することができ、OLT10の消費電力を削減することができる。通常、接続するONUの台数が少ないほど、使用するMACアドレスの個数合計数を少なくすることができる。つまり、接続するONUの台数が少ない場合には、使用するMACアドレスの個数合計数を少なくして未使用記憶領域への電源供給を遮断することにより、OLT10の消費電力を削減省電力化することが可能である。また、本実施の形態では、MACアドレス検索部23により、下りフレームの宛先MACアドレスに基づきMACアドレス検索テーブル22を検索する場合を例として説明したが、これに限定されるものではなく、MACアドレス登録部21により、上りフレームの送信元MACアドレスに基づきMACアドレス検索テーブル22を検索する場合についても、前述と同様に、本実施の形態を適用でき、同様の作用効果を得ることができる。[第6の実施の形態]次に、図22を参照して、本発明の第6の実施の形態にかかるOLT10について説明する。図22は、第6の実施の形態にかかるMACアドレス検索テーブルとMACアドレス検索部の構成例である。本実施の形態にかかるOLT10における、第1の実施の形態との違いは、MACアドレス検索テーブル22をエントリ番号ごとに分割して格納する記憶領域が、バケット番号の範囲によりさらに分割されている点にある。本実施の形態において、MACアドレス検索テーブル22は、256wordのデータ格納領域を備えた64個の記憶領域記憶領域0~記憶領域63で構成され、最大16384個のデータの登録が可能である。このうち、バケット番号0~255の各エントリが記憶領域0~31前半に対応し、バケット番号256~255の各エントリが記憶領域32~63に対応している。すなわち、前述した図21と比較して、各記憶領域が、前半と後半とに2つに分割されている。各記憶領域は、1つ以上の独立した記憶回路半導体メモリで構成する。これにより、バケット番号の最大値が511なので、バケット番号の計算方法は、例えば、MACアドレスのCRC32の下位9ビット、とすればよい。ただし、バケット番号256~511用を使用しない場合には、バケット番号の計算方法を変える必要があり、例えば、MACアドレスのCRC32の下位8ビット、とすればよい。バケット番号≦255の場合は、記憶領域0~記憶領域31のデータ格納アドレスとバケット番号の関係は、データ格納アドレス=バケット番号×a但し、aは1以上の整数となる。一方、バケット番号≧256の場合は、記憶領域32~記憶領域63のデータ格納アドレスとバケット番号の関係は、データ格納アドレス=バケット番号-256×aとなる。aは、記憶領域を構成する記憶回路半導体メモリにおける、データ格納アドレスの間隔を示す係数であり、1以上の整数が用いられる。本実施の形態においても、第5の実施の形態と同様に、未使用記憶領域の電源供給を遮断して、OLT10の消費電力を削減省電力化することが可能である。図23は、第6の実施の形態にかかるMACアドレス検索テーブルの電源供給遮断例である。この例では、バケット番号256~511用を使用しない場合、電源制御部40により、バケット番号256~511用の記憶領域図23中の斜線部を構成する記憶回路への電源供給を遮断する。図24は、第6の実施の形態にかかるMACアドレス検索テーブルの他の電源供給遮断例である。この例では、バケット内エントリ番号16~31、および、バケット番号256~511用を使用しない場合、電源制御部40により、バケット内エントリ番号16~31用、およびバケット番号256~511用の記憶領域図24中の斜線部を構成する記憶回路への電源供給を遮断する。[第6の実施の形態の効果]このように、本実施の形態は、MACアドレス検索テーブル22の各記憶領域を、それぞれ1つ以上の記憶回路から構成し、MACアドレス検索テーブル22のうち、エントリ番号ごとに分割して設けた記憶領域を、そのバケット番号の範囲によりさらに分割して記憶領域を設け、電源制御部40で、各記憶領域の使用状態を示す外部からの設定に基づいて、記憶領域のうち、使用状態の記憶領域を構成する記憶回路へ電源を供給し、未使用状態の記憶領域を構成する記憶回路へ電源供給を停止するようにしたので、使用するMACアドレスの個数合計数に合わせて、MACアドレス検索テーブル22を構成する記憶領域のうち、未使用バケット番号用の記憶領域への電源供給を遮断し、OLT10の消費電力を削減することができ、第5の実施の形態と比較して、さらに細かくOLT10の消費電力を削減することができる。通常、接続するONUの台数が少ないほど、使用するMACアドレスの個数合計数を少なくすることができる。つまり、接続するONUの台数が少ない場合には、使用するMACアドレスの個数合計数を少なくして未使用記憶領域への電源供給を遮断することにより、OLT10の消費電力を削減省電力化することが可能である。また、本実施の形態では、エントリ番号ごとに分割して設けた記憶領域を、バケット番号0~255用とバケット番号256~511用の2つの記憶領域に再分割した例を示したが、3つ以上の記憶領域に分割することも可能である。また、本実施の形態では、MACアドレス検索部23により、下りフレームの宛先MACアドレスに基づきMACアドレス検索テーブル22を検索する場合を例として説明したが、これに限定されるものではなく、MACアドレス登録部21により、上りフレームの送信元MACアドレスに基づきMACアドレス検索テーブル22を検索する場合についても、前述と同様に、本実施の形態を適用でき、同様の作用効果を得ることができる。[第7の実施の形態]次に、図25を参照して、本発明の第7の実施の形態にかかるOLT10について説明する。図25は、第7の実施の形態にかかるMACアドレス検索テーブルとMACアドレス検索部の構成例である。本実施の形態にかかるOLT10における、第6の実施の形態との違いは、電源制御部40で、比較回路23Aのうち、未使用の比較回路23Aへの電源供給をも遮断するようにした点にある。すなわち、図25に示すように、バケット内エントリ番号16~31、および、バケット番号256~511用を使用しない場合に、バケット内エントリ番号16~31用、および、バケット番号256~511用の記憶領域を構成する記憶回路への電源供給を遮断し、さらに、バケット内エントリ番号16~31用の比較回路23Aへの電源供給を遮断する図25中の斜線部。各記憶領域は、1つ以上の独立した記憶回路半導体メモリで構成する。これにより、比較回路16~31からの比較結果が不一致を示すことになり、検索応答処理回路23Bにおいて、比較回路0~15からの比較結果に応じた検索応答データが出力される。図26は、第7の実施の形態にかかるMACアドレス検索処理を示すタイムチャートである。前述した図12との差分は、エントリ番号16~31用の記憶領域と比較回路16~31への電源供給が遮断されているために、MACアドレス検索テーブル22のうち、エントリ番号16~31の読み出しデータ16~31と比較結果16~31とが無効となる点である。[第7の実施の形態の効果]このように、本実施の形態は、電源制御部40で、各記憶領域の使用状態を示す外部からの設定に基づいて、MACアドレス検索部23の比較回路23Aのうち、未使用の記憶領域と対応する比較回路23Aへの電源供給を遮断するようにしたので、OLT10の消費電力を削減することができる。通常、接続するONUの台数が少ないほど、使用するMACアドレスの個数合計数を少なくすることができる。つまり、接続するONUの台数が少ない場合には、使用するMACアドレスの個数合計数を少なくして未使用の比較回路23Aへの電源供給を遮断することにより、OLT10の消費電力を削減省電力化することが可能である。また、本実施の形態では、MACアドレス検索部23により、下りフレームの宛先MACアドレスに基づきMACアドレス検索テーブル22を検索する場合を例として説明したが、これに限定されるものではなく、MACアドレス登録部21により、上りフレームの送信元MACアドレスに基づきMACアドレス検索テーブル22を検索する場合についても、前述と同様に、本実施の形態を適用でき、同様の作用効果を得ることができる。[第8の実施の形態]次に、図27を参照して、本発明の第8の実施の形態にかかるOLT10について説明する。図27は、第8の実施の形態にかかるMACアドレス検索テーブルとMACアドレス検索部の構成例である。本実施の形態にかかるOLT10における、第1の実施の形態との違いは、MACアドレス検索部23の比較回路23Aが、エントリ番号の範囲により複数のグループに分けられ、グループごとにタイミングをずらして、MACアドレス検索テーブル22からのデータ読み出しと比較処理を行う点である。比較回路23Aは、バケット内エントリ番号0~15のグループとバケット内エントリ番号16~31のグループの2つのグループに分けられている。電源制御部40は、一方のグループの比較回路23Aが比較処理を行っている期間は、他方のグループの比較回路23Aへのクロック入力を停止すること等により消費電力を削減省電力化する。また、検索応答処理回路23Bは、32個の比較回路23Aからグループごとにずれたタイミングで入力された比較結果0~31を基にして、当該バケット内に下りフレームの宛先MACアドレスが登録されたエントリがあるか否かを判定し、MACアドレス検索応答を出力する。図28は、第8の実施の形態にかかるMACアドレス検索処理を示すタイムチャートである。MACアドレス検索テーブル22に対する読出要求0~15/16~31から、比較結果0~15/16~31の出力までの処理タイミングが、エントリ番号0~15のグループとエントリ番号16~31のグループの2つのグループとの間で1クロックずれて行われる。[第8の実施の形態の効果]このように、本実施の形態によれば、MACアドレス検索部23に下りフレームの宛先MACアドレスおよびMACアドレス検索要求が入力されてから、7クロック後にMACアドレスが検索され、MACアドレス検索応答が出力される。また、MACアドレス検索部23は、最小間隔2クロックでの検索処理が可能である。また、本実施の形態では、MACアドレス検索部23により、下りフレームの宛先MACアドレスに基づきMACアドレス検索テーブル22を検索する場合を例として説明したが、これに限定されるものではなく、MACアドレス登録部21により、上りフレームの送信元MACアドレスに基づきMACアドレス検索テーブル22を検索する場合についても、前述と同様に、本実施の形態を適用でき、同様の作用効果を得ることができる。[第9の実施の形態]次に、図29を参照して、本発明の第9の実施の形態にかかるOLT10について説明する。図29は、第9の実施の形態にかかるMACアドレス検索テーブルとMACアドレス検索部の構成例である。本実施の形態では、1個のバケット番号に複数のデータ格納アドレスが対応し、複数のデータ格納アドレスに格納されている登録データをデータ格納アドレスごとにタイミングをずらして読み出して、比較するようにしたものである。図29には、1個のバケット番号に2個のデータ格納アドレスが対応する場合の構成例が示されている。本実施の形態において、MACアドレス検索テーブル22には、図5の各バケットをKKは2以上の整数個ずつ結合したバケット結合後バケットが設けられている。図29の例は、K=2の場合が示されており、例えばバケット番号=1のバケット結合後バケットには、データ格納アドレスが2aと3aのバケット結合前バケットが属している。MACアドレス検索部23の検索制御回路23Cは、MACアドレス検索テーブル22のうち、下りフレームの宛先MACアドレスからハッシュ関数でバケット結合後バケットを特定する機能と、select信号により、当該バケットに属するバケット結合前バケットを順次切替選択する機能と有している。比較回路23Aは、これに応じて選択されたバケット結合前バケットごとに、当該バケットに属する各エントリから並列的に出力されたN個のデータを順次比較することにより、N個の比較結果を得る処理をK回繰り返す機能を有している。検索応答処理回路23Bは、比較回路23Aで得られたN×K個の比較結果に基づいて、これらN×K個のデータのうち宛先MACアドレスと一致したMACアドレスを含むデータから宛先情報を取得する機能を有している。本実施の形態によれば、MACアドレス検索テーブル22の構成を変えずに、1バケットあたりのエントリ数を2倍にすることができる。検索制御回路23Cに入力されているselect信号は、2個のデータ格納アドレスのうち、前半番号が小さい方または後半番号が大きい方のどちらに登録されているデータを読み出すのかを指示するための信号である。select=0の時は前半からデータが読み出され、select=1の時は後半が読み出される。図29において、バケット番号の最大値が255なので、バケット番号の計算方法は、例えば、MACアドレスのCRC32の下位8ビット、とすればよい。データ格納アドレスとバケット番号の関係はデータ格納アドレス={バケット番号×2select}×a但し、select=0前半,1後半である。aは、記憶領域を構成する記憶回路半導体メモリにおける、データ格納アドレスの間隔を示す係数であり、1以上の整数が用いられる。MACアドレス検索部23は、MACアドレス検索要求が入力されると、下りフレームの宛先MACアドレスを基にバケット番号を算出してバケット振分けを行い、select信号に基づいて、当該バケット番号と一対多に対応する複数のデータ格納アドレス値を、データ格納アドレスごとにタイミングをずらして算出する。この時、算出したバケット番号をレジスタに保持しておき、selectの値を0から1に変化させれば、2種類のアドレス値をタイミングをずらして出力することができる。図29の場合、バケット番号=1であり、2種類のアドレス値は2aと3aである。MACアドレス検索部23は、2種類のアドレス値が出力されるタイミングに合わせて、複数の記憶領域記憶領域0~記憶領域31内の当該データ格納アドレスに格納されたエントリの登録データを2回読み出すことで、合計64個の登録データを読み出す。エントリ番号ごとに設けられた複数の比較回路23Ajj=0,1,...,31には、MACアドレス検索テーブル22から読み出されたデータ1_jが同一のタイミングで入力され、次の同一のタイミングで、データ1_j32が入力される。比較回路jは、同一のタイミングで、登録データ1_jに含まれるMACアドレスと下りフレームの宛先MACアドレスを比較して比較結果jを出力し、次の同一のタイミングで、登録データ1_j32に含まれるMACアドレスと下りフレームの宛先MACアドレスを比較して比較結果jを出力する。検索応答処理回路23Bは、32個の比較回路23Aからデータ格納アドレスごとにタイミングをずらして2回入力された、バケット内エントリ番号毎の比較結果jを基にして、64個のエントリからなる当該バケット内に下りフレームの宛先MACアドレスが登録されたエントリがあるか否かを判定し、MACアドレス検索応答を出力する。図30は、第9の実施の形態にかかるMACアドレス検索処理を示すタイムチャートである。MACアドレス検索テーブル22の読出アドレス算出前半/後半から、比較結果前半/後半の出力までの処理が、1クロックずれて2回に分けて行われる。この例では、MACアドレス検索部23に下りフレームの宛先MACアドレスおよびMACアドレス検索要求が入力されてから、7クロック後にMACアドレス検索応答が出力される。また、MACアドレス検索部23は、最小間隔2クロックでの検索処理が可能である。図31は、第9の実施の形態にかかるMACアドレス検索テーブルとMACアドレス登録部を示す構成例である。MACアドレス登録部21が、ONUから受信した上りフレームの送信元MACアドレスに基づいて、当該上りフレームから取得した送信元MACアドレスおよび宛先情報を含むデータを、MACアドレス検索テーブル22に対して登録する場合も、MACアドレス検索部23と同様にして、MACアドレス検索テーブル22を検索することにより、当該送信元MACアドレスに対応するデータの登録有無を確認する。図31に示すように、このMACアドレス登録部21は、主な回路部として、比較回路21A、検索応答処理回路21B、および登録制御回路21Cが設けられている。比較回路21Aは、これに応じて選択されたバケット結合前バケットごとに、当該バケットに属する各エントリから並列的に出力されたN個のデータを順次比較することにより、N個の比較結果を得る処理をK回繰り返す機能を有している。検索応答処理回路21Bは、比較回路21Aで得られたN×K個の比較結果に基づいて、これらN×K個のデータのうち宛先MACアドレスと一致したMACアドレスを含むデータの登録有無を判定し、MACアドレス検索応答として出力する機能とを有している。登録制御回路21Cは、MACアドレス検索テーブル22のうち、上りフレームの送信元MACアドレスからハッシュ関数でバケット結合後バケットを特定する機能と、select信号により、当該バケットに属するバケット結合前バケットを順次切替選択する読出要求を、MACアドレス検索テーブル22へ出力する機能と、検索応答処理回路21BからのMACアドレス検索応答が、登録なしを示す場合、当該上りフレームから取得した送信元MACアドレスおよび宛先情報を含むデータを、MACアドレス検索テーブル22のうち当該バケット番号のバケットに属する空きエントリへ登録する機能とを有している。登録制御回路21Cは、MACアドレス登録要求が入力されると、上りフレームの送信元MACアドレスを基にバケット番号を算出してバケット振分けを行い、select信号に基づいて、当該バケット番号と一対多に対応する複数のデータ格納アドレス値を、データ格納アドレスごとにタイミングをずらして算出する。この時、算出したバケット番号をレジスタに保持しておき、selectの値を0から1に変化させれば、2種類のアドレス値をタイミングをずらして出力することができる。図32の場合、バケット番号=1であり、2種類のアドレス値は2aと3aである。このようにして、登録制御回路21Cは、2種類のアドレス値が出力されるタイミングに合わせて、MACアドレス検索テーブル22内のN個の記憶領域から、当該データ格納アドレスに格納されたエントリのデータをK回繰り返して読み出すことで、合計N×Kの登録データを読み出す。比較回路21Aは、これらK回のタイミングごとに、MACアドレス検索テーブル22から並列的に読み出されたN個のデータを比較してN個の比較結果を得る処理を、K回繰り返す。検索応答処理回路21Bは、得られたN×K個の比較結果に基づいて、MACアドレス検索テーブル22に対する当該送信元MACアドレスの登録有無を確認し、当該送信元MACアドレスがMACアドレス検索テーブル22に登録されていない場合は、当該上りフレームから取得した送信元MACアドレスおよび宛先情報を含むデータを、MACアドレス検索テーブル22のうち当該結合バケットに属する空きエントリへ登録する。[第9の実施の形態の効果]このように、本実施の形態では、MACアドレス検索テーブル22に、各バケットをKKは2以上の整数個ずつ結合したバケット結合後バケットを設け、MACアドレス検索部23の検索制御回路23Cで、MACアドレス検索テーブル22のうち、下りフレームの宛先MACアドレスからハッシュ関数でバケット結合後バケットを特定するとともに、当該バケットに属するバケット結合前バケットを順次切替選択し、比較回路23Aで、これに応じて選択されたバケット結合前バケットごとに、当該バケットに属する各エントリから並列的に出力されたN個のデータを順次比較することにより、N個の比較結果を得る処理がK回繰り返し、比較回路23Aで得られたN×K個の比較結果に基づいて、検索応答処理回路23Bで、これらN×K個のデータのうち宛先MACアドレスと一致したMACアドレスを含むデータから宛先情報を取得するようにしたものである。これにより、MACアドレス検索テーブル22の構成を変えずに、1バケットあたりのエントリ数を2倍にすることができる。したがって、特定の値範囲のMACアドレスが比較的多く利用される場合であっても、これらMACアドレスを1つのバケットに格納することができる。なお、本実施の形態では、K=2の場合を例として説明したが、これに限定されるものではなく、Kが3以上の場合にも同様に適用でき、同様の作用効果を得ることができる。また、本実施の形態は、MACアドレス登録部21の登録制御回路21Cで、当該MACアドレス検索テーブル22のうち、ONUから受信した上りフレームの送信元MACアドレスからハッシュ関数でバケット結合後バケットを特定するとともに、当該バケットに属するバケット結合前バケットを順次切替選択し、比較回路21Aで、これに応じて選択されたバケット結合前バケットごとに、当該バケットに属する各エントリから並列的に出力されたN個のデータを順次比較することにより、N個の比較結果を得る処理をK回繰り返し、比較回路21Aで得られたN×K個の比較結果に基づいて、検索応答処理回路21Bで、MACアドレス検索テーブル22に対する当該送信元MACアドレスの登録有無を確認し、当該送信元MACアドレスがMACアドレス検索テーブル22に登録されていない場合は、当該上りフレームから取得した送信元MACアドレスおよび宛先情報を含むデータを、MACアドレス検索テーブル22のうち当該バケット結合後バケットに属する空きエントリへ登録するようにしたものである。これにより、MACアドレス検索テーブル22の構成を変えずに、1バケットあたりのエントリ数を2倍にすることができる。したがって、特定の値範囲のMACアドレスが比較的多く利用される場合であっても、これらMACアドレスを1つのバケットに格納することができる。なお、本実施の形態では、K=2の場合を例として説明したが、これに限定されるものではなく、Kが3以上の場合にも同様に適用でき、同様の作用効果を得ることができる。なお、本実施の形態において、設定に応じて、バケット振分け、アドレス算出及び検索応答処理回路の動作を変えるように構成することも可能である。例えば、第1の動作モードでは第1の実施の形態と同じ動作とし、第2の動作モードでは本実施の形態の動作とすることが可能である。[実施の形態の拡張]以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施の形態については、矛盾しない範囲で任意に組み合わせて実施することができる。また、以上の各実施の形態では、記憶回路や比較回路などの回路部への電源供給を停止することにより、電力消費を削減する場合を例として説明したが、これに限定されるものではない。例えば、回路部ごとに入力される処理動作用のクロック信号を供給停止することにより省電力化を行うようにしてもよく、前述した各実施の形態と同様の作用効果を得ることができる。"