"チャネル領域を含む酸化物半導体パターンを形成し、前記チャネル領域に対応する位置にエッチング防止パターンを形成し、第1電極および前記第1電極と分離された第2電極を形成するが、前記チャネル領域が前記第1電極および前記第2電極を接続するように形成することを含み、前記酸化物半導体パターン、前記第1電極および前記第2電極は第1マスクを利用して形成される薄膜トランジスタを含むパネルの製造方法。基板上に第1導電膜を配置し、前記第1導電膜上に第1絶縁膜を配置し、前記第1絶縁膜上に酸化物半導体層を配置し、前記エッチング防止パターンおよび前記酸化物半導体層上に第2導電膜を配置することをさらに含み、前記酸化物半導体層および前記第2導電層は、前記第1マスクを利用してパターニングされて前記酸化物半導体パターン、前記第1電極および前記第2電極を形成する請求項1に記載の薄膜トランジスタを含むパネルの製造方法。前記第1電極および前記第2電極上に第2絶縁膜を形成し、前記第2絶縁膜をパターニングして前記第1電極を露出するコンタクトホールを形成し、前記第2絶縁膜上に第3導電膜を形成し、前記第3導電膜をパターニングして第3電極を形成することをさらに含み、前記第3電極は、前記コンタクトホールを介して前記第1電極と接続される請求項2に記載の薄膜トランジスタを含むパネルの製造方法。前記第1導電膜をパターニングして第4電極を形成することをさらに含み、前記第4電極は、前記エッチング防止パターンおよび前記酸化物半導体パターンの下に配置される請求項3に記載の薄膜トランジスタを含むパネルの製造方法。前記エッチング防止パターンを形成することは、前記酸化物半導体層上にエッチング防止膜を形成し、前記エッチング防止膜をパターニングすることを含む請求項4に記載の薄膜トランジスタを含むパネルの製造方法。前記エッチング防止パターンは、前記エッチング防止膜を乾式エッチングすることによって形成される請求項5に記載の薄膜トランジスタを含むパネルの製造方法。前記第1導電膜は第2マスクを利用してパターニングされ、前記エッチング防止膜は第3マスクを利用してパターニングされ、前記第2絶縁膜は第4マスクを利用してパターニングされ、前記第3導電膜は第5マスクを利用してパターニングされる請求項5又は6に記載の薄膜トランジスタを含むパネルの製造方法。前記酸化物半導体パターン、前記第1電極、前記第2電極は、前記第2導電膜および前記酸化物半導体層を湿式エッチングすることによって形成される請求項2~7のいずれかに記載の薄膜トランジスタを含むパネルの製造方法。前記第2絶縁膜は、保護膜又はカラーフィルタを含む請求項3~8のいずれかに記載の薄膜トランジスタを含むパネルの製造方法。基板と、前記基板上の第1電極と、前記第1電極上の第1絶縁膜と、前記第1絶縁膜上のチャネル領域を含む酸化物半導体パターンと、前記酸化物半導体パターン上のエッチング防止パターン、および前記基板上の導電膜として信号線、第2電極および第3電極を含む導電膜を含み、前記第2電極および前記第3電極はエッチング防止パターンおよび酸化物半導体パターン上に配置され、前記酸化物半導体パターンの側壁は、前記酸化物半導体パターンの前記チャネル領域を除いて実質的に前記信号線、前記第2電極および前記第3電極の側壁と整列されるcoincide薄膜トランジスタを含むパネル。前記酸化物半導体パターンの前記チャネル領域の側壁の少なくとも一部は、前記エッチング防止パターンの側壁の少なくとも一部に整列される請求項10に記載の薄膜トランジスタを含むパネル。前記第2電極および前記第3電極のうち少なくとも一つは、前記酸化物半導体パターンの側壁表面に直接配置されず、前記酸化物半導体パターンの上部表面に直接配置される請求項10又は11に記載の薄膜トランジスタを含むパネル。前記第2電極および前記第3電極のうち少なくとも一つは、前記エッチング防止パターンの上部表面および側壁に直接に配置される請求項12に記載の薄膜トランジスタを含むパネル。前記第2電極および前記第3電極上に配置され、前記第2電極を露出するコンタクトホールを含む第2絶縁膜、および前記第2絶縁膜上に配置され、前記第2絶縁膜内の前記コンタクトホールを介して前記第2電極に接続された第4電極をさらに含む請求項13に記載の薄膜トランジスタを含むパネル。前記酸化物半導体パターンは、化学式AXBXOXおよびAXBXCXOXで表示される一つ以上の化合物を含み、前記化学式でAはIn、Zn、Ga、Hf、またはCdであり、BはZn、Ga、Sn、またはInであり、CはSn、Zn、Cd、Ga、In、またはHfであり、Oは酸素原子であり、各xは独立的でありかつ0ではない整数であり、A、B、およびCは互いに異なる請求項1~14のいずれかに記載の薄膜トランジスタを含むパネル。前記酸化物半導体パターンは、InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、およびHfInZnOのうち少なくとも一つを含む請求項15に記載の薄膜トランジスタを含むパネル。前記第2絶縁膜は、保護膜又はカラーフィルタを含む請求項14~16のいずれかに記載の薄膜トランジスタを含むパネル。チャネル領域を含む酸化物半導体パターンを形成し、前記チャネル領域に対応する位置にエッチング防止パターンを形成し、第1電極及び前記第1電極と分離された第2電極を形成し、前記チャネル領域が前記第1電極および前記第2電極を接続するように形成することを含み、前記エッチング防止パターンおよび前記酸化物半導体パターンは、第1マスクを利用して形成される薄膜トランジスタを含むパネルの製造方法。基板上に第1導電膜を配置し、前記第1導電膜上に第1絶縁膜を配置し、前記第1絶縁膜上に酸化物半導体層を配置し、前記酸化物半導体層上にエッチング防止膜を配置することをさらに含み、前記エッチング防止パターンおよび前記酸化物半導体パターンは、前記第1マスクを利用して前記エッチング防止膜および前記酸化物半導体層をエッチングすることによって形成される請求項18に記載の薄膜トランジスタを含むパネルの製造方法。前記エッチング防止膜および前記酸化物半導体層をパターニングすることは、前記第1マスクを利用してフォトレジストパターンを形成することを含む請求項19に記載の薄膜トランジスタを含むパネルの製造方法。前記エッチング防止膜および前記酸化物半導体層をパターニングすることは、前記フォトレジストパターンを有する前記エッチング防止パターンをエッチングして臨時エッチング防止パターンを形成することをさらに含む請求項20に記載の薄膜トランジスタを含むパネルの製造方法。前記エッチング防止膜および前記酸化物半導体層をパターニングすることは、前記臨時エッチング防止パターンを有する前記酸化物半導体層をエッチングし、前記酸化物半導体パターンを形成することをさらに含む請求項21に記載の薄膜トランジスタを含むパネルの製造方法。前記エッチング防止膜および前記酸化物半導体層をパターニングすることは、前記臨時エッチング防止パターンをエッチングし、前記エッチング防止パターンを形成することをさらに含む請求項22に記載の薄膜トランジスタを含むパネルの製造方法。前記臨時エッチング防止パターンは、前記エッチング防止膜を乾式エッチングすることによって形成される請求項23に記載の薄膜トランジスタを含むパネルの製造方法。前記酸化物半導体パターンは、前記酸化物半導体層を湿式エッチングすることによって形成される請求項24に記載の薄膜トランジスタを含むパネルの製造方法。前記エッチング防止パターンは、前記臨時エッチング防止パターンを乾式エッチングすることによって形成される請求項25に記載の薄膜トランジスタを含むパネルの製造方法。前記臨時エッチング防止パターンをエッチングして前記エッチング防止パターンを形成することは、前記第1絶縁膜をエッチングすることをさらに含む請求項26に記載の薄膜トランジスタを含むパネルの製造方法。前記エッチング防止パターンおよび前記酸化物半導体パターン上に第2導電膜を形成することをさらに含み、前記第2導電膜は、パターニングされて前記第1電極および第2電極を形成する請求項19~27のいずれかに記載の薄膜トランジスタを含むパネルの製造方法。前記第1電極および前記第2電極上に第2絶縁膜を形成し、前記第2絶縁膜をパターニングして前記第1電極を露出するコンタクトホールを形成し、前記第2絶縁膜上に第3導電膜を形成し、前記第3導電膜をパターニングして第3電極を形成することをさらに含み、前記第3電極は、前記コンタクトホールを介して前記第1電極と接続される請求項28に記載の薄膜トランジスタを含むパネルの製造方法。前記第1導電膜をパターニングして第4電極を形成することをさらに含み、前記第4電極は、前記エッチング防止パターンおよび前記酸化物半導体パターンの下に配置される請求項29に記載の薄膜トランジスタを含むパネルの製造方法。前記第1導電膜は第2マスクを利用してパターニングされ、前記第2導電膜は第3マスクを利用してパターニングされ、前記第2絶縁膜は第4マスクを利用してパターニングされ、前記第3導電膜は第4マスクを利用してパターニングされる請求項30に記載の薄膜トランジスタを含むパネルの製造方法。前記第2絶縁膜は、保護膜又はカラーフィルタを含む請求項29~31のいずれかに記載の薄膜トランジスタを含むパネルの製造方法。基板と、前記基板上の第1電極と、前記第1電極上の第1絶縁膜と、前記第1絶縁膜上の酸化物半導体パターンと、前記酸化物半導体パターン上のエッチング防止パターン、および前記エッチング防止パターンおよび前記酸化物半導体パターン上の第2電極および第3電極を含み、前記第1絶縁膜は、前記エッチング防止パターンの下に配置された第1領域および前記第1領域の外部に配置された第2領域を含み、前記第1領域の厚さは、前記第2領域の厚さと異なる薄膜トランジスタを含むパネル。前記第1領域の厚さは、前記第2領域の厚さより大きい請求項33に記載の薄膜トランジスタを含むパネル。前記第1絶縁膜の前記第1領域の上部表面は、非エッチングされた表面であり、前記第1絶縁膜の前記第2領域の上部表面はエッチングされた表面である請求項34に記載の薄膜トランジスタを含むパネル。前記第2電極および前記第3電極のうち少なくとも一つは、前記第1絶縁膜の前記第1領域の上部表面に直接配置されず、前記第1絶縁膜の前記第2領域の上部表面に直接配置される請求項35に記載の薄膜トランジスタを含むパネル。前記第2電極および前記第3電極のうち少なくとも一つは、前記酸化物半導体パターンの側壁および上部表面に直接配置される請求項33~36のいずれかに記載の薄膜トランジスタを含むパネル。前記第2電極および前記第3電極のうち少なくとも一つは、前記エッチング防止パターンの側壁および上部表面に直接に配置される請求項36又は37に記載の薄膜トランジスタを含むパネル。前記第2電極および前記第3電極上に配置され、前記第2電極を露出するコンタクトホールを含む第2絶縁膜、および前記第2絶縁膜上に配置され、前記第2絶縁膜内の前記コンタクトホールを介して前記第2電極に接続された第4電極をさらに含む請求項38に記載の薄膜トランジスタを含むパネル。前記エッチング防止パターンのパターンは、完全に前記酸化物半導体パターンの周壁perimeter内に含まれる請求項33~39のいずれかに記載の薄膜トランジスタを含むパネル。前記酸化物半導体パターンは、化学式AXBXOXおよびAXBXCXOXで表示される一つ以上の化合物を含み、前記化学式でAはIn、Zn、Ga、Hf、またはCdであり、BはZn、Ga、Sn、またはInであり、CはSn、Zn、Cd、Ga、In、またはHfであり、Oは酸素原子であり、各xは独立的でありかつ0ではない整数であり、A、B、およびCは互いに異なる請求項33~40のいずれかに記載の薄膜トランジスタを含むパネル。前記酸化物半導体パターンは、InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、およびHfInZnOのうち少なくとも一つを含む請求項41に記載の薄膜トランジスタを含むパネル。前記第2絶縁膜は、保護膜又はカラーフィルタを含む請求項39~42のいずれかに記載の薄膜トランジスタを含むパネル。基板と、前記基板上の第1電極と、前記第1電極上の第1絶縁膜と、前記第1絶縁膜上の酸化物半導体パターンと、前記酸化物半導体パターン上のエッチング防止パターン、および前記エッチング防止パターンおよび前記酸化物半導体パターン上の第2電極および第3電極を含み、前記エッチング防止パターンのパターンは、完全に前記酸化物半導体パターンの周壁内に含まれ、前記エッチング防止パターンのおよび前記酸化物半導体パターンの間の相応する距離は実質的に同一の薄膜トランジスタを含むパネル。前記第2電極および前記第3電極のうち少なくとも一つは、前記酸化物半導体パターンの側壁および上部表面に直接配置される請求項44に記載の薄膜トランジスタを含むパネル。前記第2電極および前記第3電極のうち少なくとも一つは、前記エッチング防止パターンの側壁および上部表面に直接に配置される請求項45に記載の薄膜トランジスタを含むパネル。本発明の例示的な実施形態は、フォトリソグラフィーの工程数を増加させず、TFTの酸化物半導体活性層の損傷を減少させるかまたは防止することができるTFTパネルを提供する。本発明の課題は、以上で言及した課題に制限されず、言及されていないまた他の課題は、次の記載から当業者に明確に理解できるであろう。本発明の例示的な実施形態は、薄膜トランジスタを含むパネルを形成する方法について開示する。前記方法は、チャネル領域を含む酸化物半導体パターンを形成し、前記チャネル領域に対応する位置にエッチング防止パターンを形成し、第1電極および前記第1電極と分離された第2電極を形成することを含む。前記チャネル領域が前記第1電極および前記第2電極を接続するように形成する。前記酸化物半導体パターン、前記第1電極および前記第2電極は第1マスクを利用して形成される。本発明の例示的な実施形態は、また薄膜トランジスタを含むパネルについて開示する。前記パネルは基板と、前記基板上の第1電極と、前記第1電極上の第1絶縁膜と、前記第1絶縁膜上の酸化物半導体パターンとしてチャネル領域を含む酸化物半導体パターンと、前記酸化物半導体パターン上のエッチング防止パターン、および前記基板上の導電膜として信号線、第2電極および第3電極を含む導電膜を含む。前記第2電極および第2電極は、エッチング防止パターンおよび酸化物半導体パターン上に配置される。前記酸化物半導体パターンの側壁は、前記酸化物半導体パターンの前記チャネル領域を除いて実質的に前記信号線、前記第2電極および前記第3電極の側壁と整列される。本発明の例示的な実施形態は、また薄膜トランジスタを含むパネルを形成する方法について開示する。前記方法は、チャネル領域を含む酸化物半導体パターンを形成し、前記チャネル領域に対応する位置にエッチング防止パターンを形成し、第1電極前記第1電極と分離された第2電極を形成することを含む。前記チャネル領域が前記第1電極および前記第2電極を接続するように形成することを含む。前記エッチング防止パターンおよび前記酸化物半導体パターンは、第1マスクを利用して形成される薄膜トランジスタを含む。本発明の例示的な実施形態は、また薄膜トランジスタを含むパネルについて開示する。前記パネルは、基板と、前記基板上の第1電極と、前記第1電極上の第1絶縁膜と、前記第1絶縁膜上の酸化物半導体パターンと、前記酸化物半導体パターン上のエッチング防止パターン、および前記エッチング防止パターンおよび前記酸化物半導体パターン上の第2電極および第3電極を含む。前記第1絶縁膜は、前記エッチング防止パターンの下に配置された第1領域および前記第1領域の外部に配置された第2領域を含む。前記第1領域の厚さは、前記第2領域の厚さと異なる薄膜トランジスタを含む。本発明の例示的な実施形態は、また薄膜トランジスタを含むパネルについて開示する。前記パネルは、基板と、前記基板上の第1電極と、前記第1電極上の第1絶縁膜と、前記第1絶縁膜上の酸化物半導体パターンと、前記酸化物半導体パターン上のエッチング防止パターン、および前記エッチング防止パターンおよび前記酸化物半導体パターン上の第2電極および第3電極を含む。前記エッチング防止パターンのパターンは、完全に前記酸化物半導体パターンのペリメータ内に含まれる。前記エッチング防止パターンのおよび前記酸化物半導体パターンの間の相応する距離は実質的に同一の薄膜トランジスタを含む。その他実施形態の具体的な内容は詳細な説明および図面に含まれている。本発明の利点および特徴、そしてそれらを達成する方法は、図面と共に詳細に後述されている実施形態を参照すれば明確になるであろう。しかし、本発明は以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で実現されるものであり、単に本実施形態は本発明の開示を完全なものにし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は請求項の範囲によってのみ定義される。図面において層および領域のサイズおよび相対的なサイズは説明を明瞭にするため誇張されてもよい。素子elementsまたは層が、異なる素子または層の上onと指称されるものは、他の素子あるいは層の真上だけでなく、中間に他の層または他の素子を介在した場合をすべて含む。一つの素子が他の素子と直接上directlyonまたは真上と指称されるものは中間に他の素子または層を介在しないものを示す。明細書全体において、同一参照符号は同一構成要素を指す。および/またはは、言及されたアイテムの各々および一つ以上のすべての組合せを含む。空間的に相対的な用語である下below、下beneath、下部lower、上above、上部upperなどは、図面に示されているように、一つの素子または構成要素と異なる素子または構成要素との相関関係を容易に記述するために使用されてもよい。空間的に相対的な用語は、図面に示されている方向に加え、使用時または動作時における素子の互いに異なる方向を含む用語として理解されなければならない。明細書全体において、同一参照符号は同一構成要素を指称する。以下、添付された図面を参照して本発明の例示的な実施形態を詳細に説明する。図1は、本発明の一実施形態による薄膜トランジスタパネルの平面図である。図2Aは、図1に示すA-A’線に沿って切断した断面図である。図2Bは、図1に示すB-B’線に沿って切断した断面図である。図1にはTFTパネル1の単に一つの画素を示すが、本技術分野の当業者であればTFTパネル1が複数の画素を有することができ、本発明の例示的な実施形態によればそれらがTFTパネル1のマトリックス内に配置される可能性があることを理解できるものである。図1、図2Aおよび図2Bを参照すると、絶縁基板10上に複数のゲート線22およびストレージ電極線28が形成されている。絶縁基板10はガラス、プラスチックまたは他の適切な絶縁物質でなされてもよい。ゲート線22は、第1方向に延長されており、ゲート信号を伝達する。各ゲート線22はゲート線22から突出したゲート電極24およびゲートパッド図示せずを含む。ゲート駆動回路のような駆動回路は駆動信号をゲートパッドに印加する。代替例として、ゲートパッドは省略され、ゲート線22が基板10上に配置された駆動回路から駆動信号を受けることもできる。ストレージ電極線28はゲート線22と平行するように延長される。各ストレージ電極線28はストレージ電極線28から突出したストレージ電極29を含む。ストレージ電極29は対応するデータ線62と平行するように配置される。ストレージ電極29はその中央部に開口openingを含む。それによって、例えば図1にしますようにストレージ電極29は四角リング形状tetragonalringshapeを有することができる。四角リング形状の開口の内部にデータ線62の一部が位置するように配置されている。この場合、前記開口の一部はデータ線62とオーバーラップするように配置されてもよい。ストレージ電極線28は予め設定された電圧の提供を受けることができる。ストレージ電極線28およびストレージ電極29は多様な形状および配置を有することができる。例示的な代替の実施形態はまたストレージ電極線28が省略された構造を含む。ゲート線22およびストレージ電極線28は多様な導電物質でなされてもよい。例えば、ゲート線22およびストレージ電極線28はアルミニウムaluminum、Alまたはアルミニウム合金、銀silver、Agまたは銀合金、銅copper、Cuまたは銅合金、モリブデンmolybdenum、Moまたはモリブデン合金、クロムchromium、Crまたはクロム合金、タンタルtantalum、Ta、またはチタニウムTiを含んでもよい。本発明の例示的な実施形態によれば、ゲート線22およびストレージ電極線28は多様な導電性物質からなる多層膜を含んでもよい。例えば、ゲート線22およびストレージ電極線28はAlとMoまたはTiとCuのような2層膜構造を含んでもよい。絶縁基板10、ゲート線22およびストレージ電極線28上にゲート絶縁膜30が形成される。ゲート絶縁膜30はシリコーン窒化物siliconnitride、SiNx、シリコーン酸化物siliconoxide、SiOx、シリコーン酸化窒化物siliconoxynitride、SiONまたは他の適切な絶縁物質などのような絶縁物質を含んでもよい。ゲート絶縁膜30は多様な絶縁物質からなる多層膜を含んでもよい。例えば、ゲート絶縁膜39はSiNxの下層膜およびSiOxの上層膜を含む2層膜構造を含んでもよい。酸化物半導体層42は、TFTのチャネル領域を含み、ゲート絶縁膜30上に形成される。酸化物半導体の有効なキャリア移動度は非晶質シリコーンのそれより2ないし100倍より大きくてもよい。酸化物半導体層42は、化学式AXBXOXおよびAXBXCXOXで表示される一つ以上の化合物を含んでもよい。ここで、AはIn、Zn、Ga、Hf、またはCdであってもよく、BはZn、Ga、Sn、またはInであってもよく、CはSn、Zn、Cd、Ga、In、またはHfであってもよく、Oは酸素原子である。各xは独立的でありかつ0ではない整数であり、A、B、およびCは互いに相異なる。例えば、酸化物半導体層42は、InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、およびHfInZnOのうち一つ以上の化合物を含んでもよい。酸化物半導体層42上にはエッチング防止パターンetchstopper52が形成されている。エッチング防止パターン52は、酸化物半導体層42のチャネル領域を覆い、それによって後続する製造工程において使用されるエッチング溶液、エッチングガスまたはプラズマによって誘発されるチャネル領域の損傷を防止または減少させることができる。エッチング防止パターン52は絶縁物質でなされてもよい。例えば、エッチング防止パターン52はSiOx、SiNxまたは他の物質でなされてもよい。一般的にチャネル領域はソース電極とドレーン電極との間の電流通路currentpathを形成する半導体層の領域を指称する。ゲート絶縁膜30、酸化物半導体層42およびエッチング防止パターン52の上には多数のデータ線62およびドレーン電極66が形成されている。データ線62はデート信号を伝達してゲート線22に交差する第2方向に延長される。各データ線62はゲート電極25に対応する方向に突出したソース電極65を含む。ドレーン電極66はゲート電極24を基準に対応するソース電極65の反対側に離隔され配置される。ソース電極65とドレーン電極66の間の酸化物半導体層42の一部はTFTのチャネルを形成する。ソース電極65およびドレーン電極66はエッチング防止パターン52の側壁から延長された上部の一部表面の上だけでなく、エッチング防止パターン52の側壁に形成されてもよい。前述したように、ソース電極65はドレーン電極66から離隔されている。これによって、ソース電極65およびドレーン電極66はエッチング防止パターン52の最上部表面の一部を露出する。後述するが、データ線62、ソース電極65、ドレーン電極66および酸化物半導体層42は同一のマスクを利用して形成されてもよい。その結果、ソースおよびドレーン電極65,66の間の酸化物半導体層42の一部すなわち、チャネル領域を除いて酸化物半導体層42は実質的にデータ線62、ソース電極65およびドレーン電極66と同一の形状を有することができる。ここで、データ線62、ソース電極65およびドレーン電極66は、酸化物半導体層42の側壁上に直接配置されない。つまり、図2Aに示すように、酸化物半導体層42の側壁は、チャネル領域を除いて実質的にデータ線62、ソース電極65およびドレーン電極66の側壁と概ね一致するように整列coincideされており、酸化物半導体層42の側壁がデータ線62、ソース電極65およびドレーン電極66に覆われていない。さらに、図2Bに示すように、酸化物半導体層42のチャネル領域の側壁は、実質的にエッチング防止パターン52の側壁と概ね一致するように整列され、チャネル領域では、酸化物半導体層42の側壁がエッチング防止パターン52の側壁に覆われていない。図2Aに酸化物半導体層42の側壁がデータ線62、ソース電極65およびドレーン電極66に沿って形成されたものを示しているが、実際の製造工程はこのような整列を量産しないこともある。例えば、TFTパネル1の生産に使用される物質およびエッチャントエッチング液のため、側壁は曲面を成すか、または同一のラインに沿って形成されないこともある。したがって、ここで記述するように側壁が相互実質的に整列されることについて、図2Aに示すように完全に同一のラインに沿って形成されることが要求されるものではない。また、前述したように、酸化物半導体層42の側壁は、データ線62、ソース電極65およびドレーン電極66を形成する場合と同一のマスクを使用するため、これらの側壁に概ね一致するように整列される。図2Bはエッチング防止パターン52の側壁と同一のラインに沿って形成された酸化物半導体層42のチャネル領域の側壁を示しているが、同様に、実際の製造工程は前記整列構造を量産しないこともある。したがって、ここで記述するように側壁が相互実質的に整列されることについて、図2Bに示すものと同一のラインに沿って形成されることが要求されるものではない。また、、酸化物半導体フィルム42をパターニングする工程中にエッチング防止パターン52がチャネル領域をマスキングするため、酸化物半導体層42のチャネル領域の側壁は実質的にエッチング防止パターン52の側壁に整列される。データ線62、ソース電極65およびドレーン電極66の仕事関数が酸化物半導体層42より低ければ、データ線62、ソース電極65およびドレーン電極66が酸化物半導体層42上に直接形成されてオームコンタクトを形成することができる。データ線62、ソース電極65およびドレーン電極66は多様な導電物質を含んでもよい。例えば、これらはニッケルnickel、Ni、コバルトcobalt、Co、チタニウムtitanium、Ti、銀silver、Ag、銅copper、Cu、モリブデンmolybdenum、Mo、アルミニウムaluminum、Al、ベリリウムberyllium、Be、ニオビウムniobium、Nb、金gold、Au、鉄iron、Fe、セレニウムselenium、Se、タンタルtantalum、Ta、ジルコニウムzirconium、Zr、タングステンtungsten、W、白金platinum、Pt、ハプニウムhafnium、Hf、またはその合金を含んでもよい。さらに、データ線62、ソース電極65およびドレーン電極66は酸素oxygen、O、および窒素nitrogen、Nを含んでもよい。データ線62、ソース電極65およびドレーン電極66は多層構造を含んでもよい。例えば、データ線62、ソース電極65およびドレーン電極66は下部膜および上部膜を含む二重膜構造を含んでもよい。この場合、下部膜はチタニウムTi、窒化チタニウムTiNx、銅マグネシウムCuMnのような銅合金、または類似の特性を有する他の物質を含んでもよい。また、上部膜は銅Cu、銅合金や類似の特性を有する他の物質を含んでもよい。また他の代替例として、データ線62、ソース電極65およびドレーン電極66は下部モリブデンMo膜、前記下部モリブデン膜上のアルミニウムAl膜、および前記アルミニウム膜上の上部モリブデンMo膜を含んでもよく、その他に他の適切な導電物質を適用してもよい。エッチング防止パターン52、データ線62、ソース電極65、ドレーン電極66およびゲート絶縁膜30上には保護膜passivationlayer70が配置される。保護膜70はシリコーン酸化物siliconoxide、SiOx、シリコーン窒化物siliconnitride、SiNx、シリコーン酸化窒化物siliconoxynitride、SiONや他の適切な絶縁物質のような絶縁物質を含んでもよい。保護膜70は多層膜を含んでもよい。例えば、保護膜70はSiOxおよびSiNxの二重膜構造を含んでもよい。さらに、保護膜70は無機膜の代わりに、または無機膜に追加して有機膜を含んでもよい。保護膜70上には画素電極80が配置されている。画素電極80はコンタクトホール75を介してドレーン電極66に接続されている。画素電極80はITOindiumtinoxideやIZOindiumzincoxideのような透明導電物質を含んでもよい。図3、図4、図5、および図6は、本発明の例示的な実施形態による図1に示すTFTを製造する段階を示す断面図である。図1および図3を参照すると、絶縁基板10上にゲート導電膜図示せずが例えばスパッタリングによって形成され、フォトリソグラフィー工程を利用してパターニングされてゲート線22、ゲート電極24、ストレージ電極線28およびストレージ電極29を形成する。ゲート導電膜をパターニングすることに乾式エッチング工程または湿式エッチング工程を使用してもよい。ゲート導電膜が湿式エッチングされる場合、リン酸phosphoricacid、硝酸nitricacid、酢酸aceticacidのようなエッチャントエッチング液を使用されてもよい。ゲート導電膜が乾式エッチングされる場合、例えばCl2およびBCl3のような塩素含有のガスを使用してもよい。絶縁基板10は、ソーダライムガラス、ボロンシリケートガラスboronsilicateglassのようなガラスまたはプラスチックを含んでもよい。ゲート導電膜はAlとMo、TiとCu、または他の導電物質のような二重膜構造を含んでもよい。図1および図4を参照すると、ゲート線22およびストレージ電極線28上に例えば化学気象蒸着法chemicalvapordeposition、CVDを利用してゲート絶縁膜30が形成される。ゲート絶縁膜30上に例えばスパッタリングの方法で酸化物半導体フィルム40が形成され、酸化物半導体フィルム40上に例えば、CVDによってエッチング防止層図示せずが形成される。エッチング防止層はフォトリソグラフィー工程を利用してパターニングされてエッチング防止パターン52を形成することができる。エッチング防止層は乾式エッチング工程を利用してパターニングされることができる。前記乾式エッチング工程はエッチングガスとしてCF3,CHF6,およびCl2のうち少なくとも一つを使用して行われ得る。図1および図5を参照すると、エッチング防止パターン52および酸化物半導体フィルム40上に、例えばスパッタリング方法によってデータ導電膜図示せずが形成される。データ導電膜および酸化物半導体フィルム40は、フォトリソグラフィー工程および単一マスクを利用してパターニングされ、ソース電極65とドレーン電極66を含むデータ線62および酸化物半導体層42を形成することができる。ソース電極65とドレーン電極66はゲート電極24を基準に相互離隔されている。ソース電極65およびドレーン電極66の間のエッチング防止パターン52の領域が露出され、ソース電極65およびドレーン電極66がエッチング防止パターン52の最上部の表面の一部および側壁をカバーcoverする。データ導電膜および酸化物半導体フィルム40は、湿式エッチング工程を利用してパターニングされてもよい。この場合、エッチング防止パターン52およびゲート絶縁膜30は湿式エッチング工程に使用される化学物質chemicalに抵抗して損傷されないため、エッチング防止パターン52は、下部の酸化物半導体層42が化学物質chemicalから損傷受けることを防止することができる。前述したように、データ導電膜および酸化物半導体フィルム40は、単一マスクを利用してパターニングされてもよい。その結果、ソースおよびドレーン電極65,66の間の部分すなわち、チャネル領域を除いて、酸化物半導体層42は実質的にデータ線62、ソース電極65およびドレーン電極66と同一の形状を有することができる。したがって、この場合図2Aに示すように、データ線62、ソース電極65およびドレーン電極66が酸化物半導体層42の側壁上に直接配置されない。また、前記同一のマスクがデータ導電膜および酸化物半導体フィルム40をパターニングすることに使用されるため、チャネル領域を除いて酸化物半導体層42の側壁は、データ線62、ソース電極65およびドレーン電極66の側壁と実質的に一致するように整列される。さらに、図2Bに示すように、エッチング防止パターン52がデータ導電膜および酸化物半導体フィルム40のパターニング工程中にチャネル領域をマスキングするため、酸化物半導体層42のチャネル領域の側壁は実質的にエッチング防止パターン52の側壁に整列される。図6を参照すると、データ線62、ソース電極65、ドレーン電極66、エッチング防止パターン52、およびゲート絶縁膜30上に例えばCVDを利用して保護膜70が形成され、その後パターニングされてコンタクトホール75を形成する。コンタクトホール75はドレーン電極66の一部を露出する。代替例として、コンタクトホールがソース電極65の一部を露出してもよい。図2Aを参照すると、保護膜70上に透明導電膜が形成されてパターニングされて画素電極80を形成する。画素電極80はコンタクトホール75を介してドレーン電極66と接続することができる。図2Aではゲート電極24が酸化物半導体層42の下に配置されたボトムゲート構造bottomgatestructureを有するTFTが示されているが、他の構図も可能である。例えば、TFTは酸化物半導体層の上にゲート電極が配置されたトップゲート構造topgatestructureを有してもよい。図7は、本発明の例示的な実施形態によるTFTパネルの断面図である。図7に示す例示的な実施形態によるTFTパネルは保護膜70がカラーフィルタ71R、71Gに置換されたことを除いては図1および図2Aに示す例示的な実施形態と実質的に同一である。図7を参照すると、TFTパネル1aは、ゲート絶縁膜30、酸化物半導体層42、およびエッチング防止パターン52を含む。酸化物半導体層42およびエッチング防止パターン52上にはソース電極65およびドレーン電極66が配置される。エッチング防止パターン52はソース電極65およびドレーン電極66の間の酸化物半導体層42の部分が露出しないようにすることにより、酸化物半導体層がエッチング工程のあいだ損傷することを防止する。したがって、保護膜70の代わりにカラーフィルタ71R、71Gが形成されても酸化物半導体層42が保護されることができる。赤カラーフィルタ71Rはデータ線62が酸化物半導体層の部分43の上に形成された領域付近で緑カラーフィルタ71Gとオーバーラップしてもよい。図8は、本発明の例示的な実施形態によるTFTパネルの平面図である。図9は、図8に示すC-C’線に沿って切断した断面図である。本例示的な実施形態によるTFTパネル1bは、酸化物半導体層およびエッチング防止パターンの構造を除いては図1に示す例示的な実施形態と実質的に同一である。本例示的な実施形態において、酸化物半導体層およびエッチング防止パターンは同一のマスクを利用して形成される。図1に示す例示的な実施形態に記述されたものと同一であるか類似の部分を引用するため、同一の参照番号を使用し、追加的な説明は省略する。図1、図2A、および図2Bを参照すると、チャネル領域を除いて酸化物半導体層42はデータ線62、ソース電極65およびドレーン電極66と実質的に同一の形状を有してもよい。それによりデータ線62、ソース電極65およびドレーン電極66の側壁はチャネル領域を除いて酸化物半導体層42の側壁に実質的に整列される。また、図2Aに示すように、データ線62、ソース電極65およびドレーン電極66は、酸化物半導体層42の側壁に直接的には配置されない。反面、図8および図9を参照すると、ソース電極65およびドレーン電極66は酸化物半導体層42aの少なくとも一つの側壁をカバーする。さらに、エッチング防止パターン52aは酸化物半導体層42aと実質的に同一の形状を有する。エッチング防止パターン52aの少なくとも一つの側壁は酸化物半導体層42aの側壁により定義される周囲周壁:perimeterの内部に配置され、それによってソース電極65およびドレーン電極66が酸化物半導体層42aの最上部表面に部分的に直接形成されるようにする。図8及び図9では、酸化物半導体層42aの全ての側壁の内部に、エッチング防止パターン52aの全ての側壁が配置されており、エッチング防止パターン52aが酸化物半導体層42aよりも一回り小さく形成されている。これにより、図8及び図9の場合、ソース電極65およびドレーン電極66は、酸化物半導体層42aの側壁からその上部の一部、エッチング防止パターン52aの側壁からその上部の一部と接触するように配置されている。図8を参照すると、酸化物半導体層42aおよびエッチング防止パターン52aが同一のマスクを利用して形成されるため、酸化物半導体層42aおよびエッチング防止パターン52aは実質的に同一の形状を有する。さらに、エッチング防止パターン52aの側壁は酸化物半導体層42aの周壁内に配置される。言い換えれば、エッチング防止パターン52aのパターンは酸化物半導体層42aの周壁内に完全に含まれてもよい。さらに、図8に示す円で示された部分の拡大図に示すように、エッチング防止パターン52aおよび酸化物半導体層42aを形成するために同一のマスクが使用されるため、酸化物半導体層42aおよびエッチング防止パターン52aの相応する側壁の間の距離dは実質的に同一であってもよい。本発明の他の例示的な代替実施形態において、エッチング防止パターン52aの幅は図8に示すように、ゲート線22と平行な方向ににおいて、酸化物半導体層42aより狭くてもよい。しかし、図8とは異なり、エッチング防止パターン52aの幅が酸化物半導体層42aよりも広く、データ線62と平行な方向において、酸化物半導体層42aを完全にカバーして酸化物半導体層42a以外の構造もさらに保護することもできる。図10、図11、図12、図13および図14は、本発明の例示的な実施形態による図8に示すTFTを製造する段階を示す断面図である。図8および図10を参照すると、絶縁基板10上にゲート導電膜図示せずが例えば、スパッタリングによって形成され、フォトリソグラフィー工程を利用してパターニングされてゲート線22、ゲート電極24、ストレージ電極線28およびストレージ電極29を形成する。ゲート導電膜をパターニングすることに乾式エッチング工程または湿式エッチング工程を使用してもよい。ゲート導電膜が湿式エッチングされる場合、燐酸phosphoricacid、硝酸nitricacid、酢酸aceticacidのようなエッチャントエッチング液を使用してもよい。ゲート導電膜が乾式エッチングされる場合、例えばCl2およびBCl3のような塩素含有のガスを使用してもよい。絶縁基板10は、ソーダライムガラス、ボロンシリケートガラスboronsilicateglassのようなガラスまたはプラスチックを含んでもよい。ゲート導電膜はAlとMo、TiとCu、または他の導電物質のような二重膜構造を含んでもよい。ゲート線22およびストレージ電極線28上に例えばCVDによってゲート絶縁膜30が形成される。ゲート絶縁膜30上に、スパッタリングなどの方法で酸化物半導体フィルム40が形成される。酸化物半導体フィルム40上にCVDの方法によってエッチング防止パターン50が形成される。図8および図11を参照すると、エッチング防止膜50上にフォトレジスト膜図示せずが形成され、パターニングされてフォトレジストパターン99aを形成する。以後、その上にフォトレジストパターン99aを有するエッチング防止膜50はエッチングされて臨時エッチング防止パターン51を形成する。ここで、エッチング防止膜50は乾式エッチング工程を利用してエッチングされることができる。CF6、CHF6、およびCl2などのようなハロゲンに基づいたガスが前記乾式エッチング工程に使用されてもよい。臨時エッチング防止パターン51を形成した後、その上にフォトレジストパターン99aおよび臨時エッチング防止パターン51を有する酸化物半導体層40がエッチングされて酸化物半導体層42aを形成してもよい。ここで、酸化物半導体フィルム40は湿式エッチング工程を利用してエッチングされてもよい。湿式エッチング工程では燐酸phosphoricacid、硝酸nitricacid、酢酸aceticacidのようなエッチャントエッチング液を使用してもよい。湿式エッチング工程は等方性エッチング工程isotropicetchprocessであるため、臨時エッチング防止パターン51の下にアンダーカットUを形成することができる。それによって、酸化物半導体層42aの幅が臨時エッチング防止パターン51の幅より狭くなる。図12を参照すると、臨時エッチング防止パターン51がエッチングされてエッチング防止パターン52aを形成する。したがって、図10、図11、および図12に示すように酸化物半導体層42aおよびエッチング防止パターン52aが単一マスク例えば、フォトレジスト層からフォトレジストパターン99aを形成することに使用されたマスクを利用して形成されてもよい。さらに、酸化物半導体層42aおよびエッチング防止パターン52aが単一マスクと前述したエッチング工程を利用して形成されるため、エッチング防止パターン52aのすべての側壁は酸化物半導体層42aの内に配置されてもよい。言い換えれば、エッチング防止パターン52aのパターンは完全に酸化物半導体層42aの周壁内に含まれてもよい。さらに、図8に示す円で示された部分拡大図に示すように、エッチング防止パターン52aおよび酸化物半導体層42aを形成するために同一のマスクが使用されるため、酸化物半導体層42aおよびエッチング防止パターン52aの相応する側壁の間の距離dは実質的に同一であってもよい。このような構造は酸化物半導体層42aとソースおよびドレーン電極65,66,図8および図13に示すの間のコンタクト領域を増加させる。ここで、臨時エッチング防止パターン51は乾式エッチングされてエッチング防止パターン52aを形成することができる。前記乾式エッチング工程にSF6とCl2の混合ガスを使用してもよい。乾式エッチング工程のあいだ、ゲート絶縁膜30の一部とフォトレジストパターン99aの一部が除去され、ゲート絶縁膜32およびさらに小さいフォトレジストパターン99bを図12のように形成することができる。乾式エッチング工程のあいだゲート絶縁膜30の一部が除去されるため、ゲート絶縁膜32は酸化物半導体層42aとオーバーラップされる領域に段差領域stepportionを含んでもよい。言い換えれば、ゲート絶縁膜30すなわち、エッチングされないゲート絶縁膜とは異なり、ゲート絶縁膜32すなわち、エッチングされるゲート絶縁膜は他の厚さを有する領域を含んでもよい。具体的に、図12に示すように、酸化物半導体層42aおよびエッチング防止パターン52aの下に配置されたゲート絶縁膜32の領域はゲート絶縁膜32の他の領域よりさらに厚い。ここで、酸化物半導体層42aおよびエッチング防止パターン52aの下に配置されたゲート絶縁膜32の領域は乾式エッチング工程のあいだ前記領域がエッチングされないため、他の領域より厚い。代替例として、エッチング防止パターン52aおよび酸化物半導体層42aを形成するため、ハーフトーンマスクまたはスリットマスクを使用してもよい。ハーフトーンマスクまたはスリットマスクは光を部分的に通過させる領域を含み、下部基板上に調査される光量を調節する。具体的に、図10に示すエッチング防止膜50上にフォトレジスト膜が形成されてもよい。フォトレジスト膜は、以後その上に配置されたハーフトーンマスクまたはスリットマスクを介して光に露出される。図12に示すエッチング防止パターン52aに対応するフォトレジスト膜の領域では光が遮断され、現象工程後のフォトレジスト膜は定められた厚さで残留する。図11に示す臨時エッチング防止パターン51の縁に対応するフォトレジスト膜の領域では、マスクを介して部分的に光が伝達され、現象工程後で前記決定された厚さよりさらに薄いフォトレジスト膜が形成される。フォトレジスト膜の他の領域ではマスクを介して光がすべて伝達され、フォトレジスト膜の前記領域は現象工程の後で完全に除去される。その結果、領域によって他の厚さを有するフォトレジストパターンが形成される。以後、その上に前記フォトレジストパターンを有するエッチング防止パターン50および酸化物半導体フィルム40がエッチングされ、図12に示すものと同様の構造を有するエッチング防止パターン52aおよび酸化物半導体層42aを形成することができる。図8および図13を参照すると、エッチング防止パターン52aおよび酸化物半導体層42a上に例えばスパッタリングによってデータ導電膜図示せずが形成される。データ導電膜はフォトリソグラフィー工程を利用してパターニングされ、ソース電極65およびドレーン電極66を含むデータ線62を形成する。ソース電極65およびドレーン電極66はゲート電極24を基準に相互離隔されている。ソース電極65およびドレーン電極66の間のエッチング停止パターン52aの部分は露出される。また、ソース電極65およびドレーン電極66は、エッチング防止パターン52aの最上部の表面の一部および側壁上に形成される。また、ソース電極65およびドレーン電極66は、酸化物半導体層42aの側壁および側壁から延長する最上部表面の一部上に形成される。データ導電膜は湿式エッチング工程を利用してパターニングされてもよい。ここで、エッチング防止パターン52aおよびゲート絶縁膜32は湿式エッチング工程に使用される化学物質に抵抗してそのため損傷され得ない。したがって、エッチング防止パターン52aは化学物質から下部酸化物半導体層42aを保護することができる。図14を参照すると、データ線62、ソース電極65、ドレーン電極66、エッチング防止パターン52aおよびゲート絶縁膜32上に例えば、CVDによって保護膜70が形成されてパターニングされてコンタクトホール75を形成する。コンタクトホール75はドレーン電極66の一部を露出する。代替例として、コンタクトホールはソース電極65の一部を露出してもよい。図9を参照すると、保護膜70上に透明導電膜が形成されてパターニングされて画素電極80を形成する。画素電極80はコンタクトホール75を介してドレーン電極66と接続することができる。本発明の実施形態によれば、製造工程の増加なしでエッチング防止パターンが形成されて後続製造工程から誘発される酸化物半導体層の損傷を防止することができる。また、エッチング防止パターンの側壁は酸化物半導体層の側壁により定義される周囲内に配置さてもよく酸化物半導体層とソース/ドレーン電極の間のコンタクト領域を増加させることができる。以上添付された図面を参照して本発明の実施形態について説明したが、本発明は、前記実施形態に限定されるものではなく、互いに異なる多様な形態で製造され、本発明が属する技術分野で通常の知識を有する者は、本発明の技術的思想や必須の特徴を変更せず、他の具体的な形態で実施され得ることを理解できるものである。したがって、上記実施形態はすべての面で例示的なものであり、限定的でないものと理解しなければならない。"