トレンチゲートと、前記トレンチゲート側壁と接するように設けられたボディ層と、前記ボディ層と接するように設けられた電界緩和層とを備える半導体装置であって、前記ボディ層は、前記トレンチゲートに電圧を印加したときに前記トレンチゲートに沿う前記ボディ層の一部であるチャネル形成領域にチャネルが形成され、前記トレンチゲートと前記電界緩和層との間にチャネル形成領域が設けられていない領域と比べて、前記チャネル形成領域が設けられている領域のほうが、前記トレンチゲートと電界緩和層とが実質的に離間している、ことを特徴とする半導体装置。トレンチゲートと、前記トレンチゲート側壁と接するように設けられたボディ層と、前記ボディ層と接するように設けられた電界緩和層とを備える半導体装置であって、前記ボディ層は、前記トレンチゲートに電圧を印加したときに前記トレンチゲートに沿う前記ボディ層の一部であるチャネル形成領域にチャネルが形成され、前記電界緩和層は、前記トレンチゲートと前記電界緩和層との距離が、それぞれの間に前記チャネル形成領域が設けられている領域と比べて前記チャネル形成領域が設けられていない領域のほうが短いことを特徴とする、半導体装置。トレンチゲートを有する半導体装置であって、前記トレンチゲート側壁と接するように設けられたボディ層と、前記トレンチゲート側壁と前記ボディ層とに囲まれるとともに前記半導体装置主表面に露出する領域の一部に設けられたソース層と、前記ボディ層と接するように設けられた電界緩和層とを備え、前記半導体装置主表面から見たとき、前記電界緩和層と前記トレンチゲートとの間にソース層が介在していない領域における前記電界緩和層と前記トレンチゲート側壁との距離である第一の距離は、前記電界緩和層と前記トレンチゲートとの間にソース層が設けられている領域における前記電界緩和層と前記トレンチゲート側壁との距離である第二の距離と比べて短いことを特徴とする、半導体装置。トレンチゲートを有する半導体装置であって、前記トレンチゲート側壁と接するように設けられたボディ層と、前記ボディ層と接するように設けられた電界緩和層とを備え、前記電界緩和層は、前記トレンチゲート短手方向端部の側壁と比べて前記トレンチゲート長手方向端部の側壁の近くに設けられている、ことを特徴とする半導体装置。以下、本発明の実施形態にかかる半導体装置以下、本装置と呼ぶについて、図面を参照しながら説明する。図1に示されるように、本装置の上面には、複数のトレンチ10が形成されている。各トレンチの10の内面は、ゲート酸化膜11に覆われている。各トレンチ10の内部には、ゲート電極12が形成されている。以下では、トレンチ10内に形成されたゲート酸化膜11とゲート電極12を合わせて、トレンチゲート電極13と呼ぶ。図2に示されるように、各トレンチゲート電極13は、互いに平行に延びている。本装置の内部には、ソース層20、ボディ層21、ドリフト層22、バッファ層23、及び、電界緩和層24が形成されている。ソース層20は、n型の層であり、本装置の上面に露出するように選択的に形成されている。ソース層20は、ゲート酸化膜11の側壁と接している。さらに、図2に示されるように、ソース層20は、トレンチゲート電極13短手方向端部に沿ってトレンチゲート電極13長手方向と平行に延びている。ボディ層21は、p型の層であり、ソース層20の下側に形成されている。ボディ層21は、ゲート酸化膜11の側壁と接している。さらに、図1、図2に示されるように、ボディ層21は、2つのソース層20の間において本装置上面に露出している。ドリフト層22は、ソース層20と比べて低濃度のn型不純物を含有する層であり、ボディ層21の下側に形成されている。ドリフト層22は、ボディ層21によってソース層20と分離されている。さらに、ドリフト層22は、トレンチゲート電極13の下端に位置するゲート酸化膜11と接している。バッファ層23は、ドリフト層22と比べて高濃度のn型不純物を含有する層であり、ドリフト層22の下側に形成されている。電界緩和層24は、ボディ層21と比べて高濃度のp型不純物を含有する層であり、ボディ層21と接するように形成されている。さらに、電界緩和層24は、トレンチゲート電極13と電界緩和層24との間に後述するチャネル形成領域が設けられていない領域と比べて、後述するチャネル形成領域が設けられている領域のほうが、前記トレンチゲート電極13と電界緩和層24とが実質的に離間するように設けられている。例えば、図2に示されるように、電界緩和層24とトレンチゲート電極13との間にソース層が介在していない領域における距離W1は、それぞれの間にソース層が介在している領域における距離W2と比べて短い。すなわち、電界緩和層24は、トレンチゲート電極13の短手方向端部の側壁と比べて、長手方向端部の側壁の近くに設けられている。ここで、電界緩和層24とトレンチゲート電極13との距離とは、一方の所定の箇所から他方の面までの最短の距離の平均をとった値を指す。電界緩和層24とトレンチゲート電極13との距離が領域によって異なる場合、電界緩和層24とトレンチゲート電極13との距離は、領域毎の距離の平均をとった値である。以下、本装置の作動について説明する。バッファ層23側からソース層20側に電流が流れるように、すなわち本装置に順方向電圧が印加された状態で、トレンチゲート電極13にゲート閾値電圧本装置がオン状態となるために必要な最小限のゲート電圧以上の電圧が印加されると、本装置がオン状態となる。このとき、ゲート酸化膜11の側壁に接しており、且つソース層20の下側である範囲のボディ層21にチャネルが形成される。ここで、ゲート酸化膜11の側壁に接しており、且つソース層20の下側に位置する範囲のボディ層21が、前記チャネル形成領域に対応する。本装置がオフ状態のときに、例えば、所定の電圧が本装置に印加されている場合、この電圧の影響によりゲート酸化膜11には所定の電圧に対応する電界がかかっている。このため、印加される所定の電圧が大きくなると、ゲート酸化膜11の底部に電界集中が発生し得る。しかしながら、本装置はトレンチゲート電極13の近傍に電界緩和層24が設けられている。電界緩和層24とドリフト層22とのPN接合部から延びる空乏層がドリフト層22側に大きく延びることにより、ゲート酸化膜11の底部への電界集中が抑制され得る。電界緩和層24は、不純物をイオン注入したのち活性化する工程を経て形成される。イオン注入時のばらつきや活性化する際の不純物の拡散により、電界緩和層24と隣接するボディ層21の不純物濃度は、電界緩和層24を形成しない場合と比べて大きくなる。ボディ層21の不純物濃度が大きくなると、半導体装置のチャネルの形成が阻害される。しかしながら、電界緩和層24は、前述したように、電界緩和層24とトレンチゲート電極13との距離が、W1<W2となるように設けられている。電界緩和層24とトレンチゲート電極13との間にチャネル形成領域が設けられていない領域においては、ボディ層21の不純物濃度の変化による本装置のオン抵抗への影響は殆どない。つまり、W1を短くしてもオン抵抗への影響は殆どない。従って、上記実施形態によれば、W1と比べてW2が短い、又はW1とW2が同じ場合と比べて、トレンチゲート電極13への電界集中を抑制しつつ、オン抵抗の上昇を抑制し得る。本発明は、前記実施形態に限定されず、例えば、図3に示されるように、ソース層20がトレンチゲート電極13に沿って選択的に設けられ、トレンチゲート電極13に沿ってチャネル形成領域とチャネルが形成されない領域とが存在しても良い。各ソース層20は電気的に接続されている。ここで、電界緩和層24とトレンチゲート電極13との距離は、それぞれの間にチャネル形成領域が設けられている領域ではW1、それぞれの間にチャネル形成領域が設けられていない領域ではW2であり、W1<W2の関係を有している。また、図4に示されるように、トレンチゲート電極13は、環状構造を有していても良い。ソース層20は、トレンチゲート電極13の曲率の小さい部分に沿って、選択的に設けられている。すなわち、トレンチゲート電極13の曲率が大きい部分にはソース層20が設けられておらず、チャネルが形成されない。ここで、電界緩和層24とトレンチゲート電極13との距離は、それぞれの間にチャネル形成領域が設けられている領域ではW1、それぞれの間にチャネル形成領域が設けられていない領域ではW2であり、W1<W2の関係を有している。また、図5に示されるように、各トレンチゲート電極13の短手方向端部の側壁の間には、電界緩和層24が設けられていなくても良い。この場合、電界緩和層24とトレンチゲート電極13の短手方向端部の側壁との距離は、トレンチゲート電極13の長手方向の中心部において最大となり、長手方向端部において最小となる。電界緩和層24とトレンチゲート電極13との距離が一定でないため、それぞれの距離の平均値がW2となり、W1<W2の関係を有している。上記構成によれば、各チャネル形成領域の間に電界緩和層24を形成し得ない。従って、チャネル形成領域における不純物濃度の上昇を抑制し、オン抵抗の上昇を抑制し得る。また、電界緩和層24は、本装置の上面に露出していなくても良い。たとえば、ボディ層21の下側に接するように電界緩和層24が設けられていても良い。さらに、電界緩和層24は、トレンチゲート電極13より浅い位置に設けられていても良い。なお、本装置は半導体から構成されているが、特に、SiCやGaNなどの高耐圧の半導体から構成されることが好ましい。また、本装置はnチャネル型の半導体装置であるが、pチャネル型の半導体装置でもよい。