基板の上方に形成された窒化物半導体からなる半導体層と、前記半導体層の上方に、金を含む材料により形成された電極と、前記電極の上方に形成されたバリア膜と、前記半導体層の上方に、シリコンの酸化膜、窒化膜、酸窒化物のいずれかを含む材料により形成された保護膜と、を有し、前記保護膜は前記バリア膜上に形成されるものであって、前記バリア膜は金属の酸化物、窒化物、酸窒化物のいずれかを含む材料により形成されているものであることを特徴とする半導体装置。前記バリア膜は前記電極の上面及び側面に形成されているものであることを特徴とする請求項1に記載の半導体装置。前記バリア膜は、Al、Ti、Ta、W、Mo、Hf、Ni、Zrのうちから選ばれる1または2以上の元素の酸化物、窒化物、酸窒化物のいずれかであることを特徴とする請求項1または2に記載の半導体装置。前記バリア膜と前記電極との間には、前記バリア膜に含まれる金属からなる金属膜が形成されていることを特徴とする請求項1から3のいずれかに記載の半導体装置。前記半導体装置は電界効果トランジスタであって、前記電極はゲート電極であり、前記半導体層は、第1の半導体層と、前記第1の半導体層の上方に形成された第2の半導体層とを含むものであって、前記第1の半導体層または第2の半導体層に接して形成されたソース電極及びドレイン電極を有することを特徴とする請求項1から4のいずれかに記載の半導体装置。前記半導体装置は電界効果トランジスタであって、前記電極はゲート電極であり、前記半導体層上には絶縁膜が形成されており、前記半導体層は、第1の半導体層と、前記第1の半導体層の上方に形成された第2の半導体層とを含むものであって、前記第1の半導体層または第2の半導体層に接して形成されたソース電極及びドレイン電極を有し、前記第2の半導体層にはリセスとなる開口部が形成され、前記絶縁膜は前記リセスの内部表面に形成されており、前記ゲート電極は前記絶縁膜を介し前記リセスの形成されている領域に形成されていることを特徴とする請求項1から4のいずれかに記載の半導体装置。基板の上方に窒化物半導体からなる半導体層を形成する工程と、前記半導体層の上方に金を含む材料により電極を形成する工程と、前記電極の上方にバリア膜を形成する工程と、前記半導体層の上方にシリコンの酸化膜、窒化膜、酸窒化物のうちいずれかを含む材料により保護膜を形成する工程と、を有し、前記保護膜は前記バリア膜上に形成されるものであって、前記バリア膜は金属の酸化物、窒化物、酸窒化物のいずれかを含む材料により形成されているものであることを特徴とする半導体装置の製造方法。前記バリア膜を形成する工程は、前記電極上に金属膜を形成する工程と、前記金属膜を酸化、窒化、酸窒化のいずれかを行なう工程と、を含むものであることを特徴とする請求項7に記載の半導体装置の製造方法。前記半導体装置は電界効果トランジスタであって、前記電極はゲート電極であり、前記半導体層を形成する工程は、第1の半導体層を形成する工程と、前記第1の半導体層の上方に第2の半導体層を形成する工程を含み、前記第1の半導体層または前記第2の半導体層に接してソース電極及びドレイン電極を形成する工程を有することを特徴とする請求項7または8に記載の半導体装置の製造方法。前記半導体装置は電界効果トランジスタであって、前記電極はゲート電極であり、前記半導体層を形成する工程は、第1の半導体層を形成する工程と、前記第1の半導体層の上方に第2の半導体層を形成する工程を含み、前記第1の半導体層または前記第2の半導体層に接してソース電極及びドレイン電極を形成する工程と、前記第2の半導体層にリセスとなる開口部を形成する工程と、前記第2の半導体層の上方及び前記リセスの内部表面に絶縁膜を形成する工程と、を有し、前記電極を形成する工程は、絶縁膜を介し前記リセスの形成されている領域にゲート電極を形成するものであることを特徴とする請求項7または8に記載の半導体装置の製造方法。窒化物半導体からなるHEMT等においては、通常、保護膜として、比較的に容易に形成することができ、絶縁性が高く、比誘電率の低い、窒化シリコンSiN、酸化シリコンSiO2等のシリコンの化合物が用いられている。また、ゲート電極としては、ゲート電極における抵抗を低くすることができ、エレクトロマイグレーションの耐性の高い金Auが用いられている。従って、金により形成されたゲート電極の上に保護膜であるシリコンの化合物が形成された構造となっている。しかしながら、金とシリコンとが接している部分では、金とシリコンとの共晶が形成されやすく、絶縁特性が低下したり、ゲート電極における抵抗が高くなったりする等の問題点を有していた。即ち、金とシリコンとの共晶温度は約370°Cであり比較的低温であるため、半導体装置の製造及び使用の際に、金とシリコンの共晶が形成されやすく、このような共晶が形成されると、ゲート電極における抵抗が高くなり、また、絶縁耐圧が低下してしまう。特に、高出力電力デバイスにおいては、局所的に高温になる場合があり、使用環境や使用状況等により、金とシリコンとの共晶が形成されやすいため、半導体装置の信頼性を低下させる原因となっていた。このため、GaN系の半導体材料を用いたHEMT等において、高い信頼性が得られる半導体装置及び半導体装置の製造方法が望まれている。本実施の形態の一観点によれば、基板の上方に形成された窒化物半導体からなる半導体層と、前記半導体層の上方に、金を含む材料により形成された電極と、前記電極の上方に形成されたバリア膜と、前記半導体層の上方に、シリコンの酸化膜、窒化膜、酸窒化物のいずれかを含む材料により形成された保護膜と、を有し、前記保護膜は前記バリア膜上に形成されるものであって、前記バリア膜は金属の酸化物、窒化物、酸窒化物のいずれかを含む材料により形成されているものであることを特徴とする。また、本実施の形態の他の一観点によれば、基板の上方に窒化物半導体からなる半導体層を形成する工程と、前記半導体層の上方に金を含む材料により電極を形成する工程と、前記電極の上方にバリア膜を形成する工程と、前記半導体層の上方にシリコンの酸化膜、窒化膜、酸窒化物のうちいずれかを含む材料により保護膜を形成する工程と、を有し、前記保護膜は前記バリア膜上に形成されるものであって、前記バリア膜は金属の酸化物、窒化物、酸窒化物のいずれかを含む材料により形成されているものであることを特徴とする。開示の半導体装置及び半導体装置の製造方法によれば、高い信頼性の半導体装置を得ることができる。発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。第1の実施の形態半導体装置金とシリコンとの共晶の発生は、ゲート電極として金以外の材料を用いること、保護膜としてシリコンの化合物以外の材料を用いることによって防ぐことができる。しかしながら、保護膜としては、SiO2、SiN等のシリコンの化合物が特性上好ましく実用的であり、また、ゲート電極を形成する材料としては、金または金を含む合金等が特性上好ましく実用的である。図1に基づき、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置はHEMTであり、半導体等からなる基板10の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層21、スペーサ層22、電子供給層23、キャップ層24がエピタキシャル成長により積層して形成されている。キャップ層24上には開口部を有する絶縁膜51が形成されており、絶縁膜51の開口部にはゲート電極41が形成されており、キャップ層24と接している。ソース電極42及びドレイン電極43は電子供給層23と接して形成されているが、ソース電極42及びドレイン電極43は電子走行層21と接するものであってもよい。ゲート電極41の上部には、金属からなるゲート電極保護膜60及びゲート電極保護膜60を形成する金属の酸化物等からなるバリア膜61が形成されている。露出している絶縁膜51及びバリア膜61等の上には、絶縁膜52が形成されており、絶縁膜51及び絶縁膜52により保護膜50が形成される。基板10はSi基板、SiC基板、サファイアAl2O3基板等が用いられる。本実施の形態では、基板10として半絶縁性のSiC基板を用いている。第1の半導体層となる電子走行層21はi-GaNにより形成されており、スペーサ層22はi-AlGaNにより形成されており、第2の半導体層となる電子供給層23はn-AlGaNにより形成されており、キャップ層24はn-GaNにより形成されている。これにより、電子走行層21において電子供給層23に近い側に2次元電子ガス2DEG21aが形成される。ゲート電極41は金または金を含む材料により形成されており、ソース電極42及びドレイン電極43は金属材料により形成されている。また、保護膜50となる絶縁膜51及び絶縁膜52はともに、SiNにより形成されている。尚、保護膜50は、シリコンの酸化物または酸窒化物により形成することも可能であるが、SiNが付着力や電気特性の観点からより好ましい。ゲート電極保護膜60及びバリア膜61は、金とシリコンとが直接接触しないように形成されているものであり、バリア膜61は金属の酸化物、窒化物、酸窒化物等により形成されている。更には、バリア膜61は、金やシリコンが通過し難いバリア性の高い材料であるAl、Ti、Ta、W、Mo、Hf、Ni、Zr等のうちから選ばれる1又は2以上の金属の酸化物、窒化物、酸窒化物のいずれかを含むものにより形成されていることが好ましい。同様に、ゲート電極保護膜60は、Al、Ti、Ta、W、Mo、Hf、Ni、Zr等のうちから選ばれる1又は2以上の金属により形成されていることが好ましい。また、バリア膜61がゲート電極保護膜60を形成する材料の酸化膜等である場合、ゲート電極保護膜60の表面を酸化することにより形成することができるため、製造工程を簡略化することができ、低コストで半導体装置を製造することができるため好ましい。また、本実施の形態における説明では、ゲート電極保護膜60とバリア膜61とを有するものについて説明するが、ゲート電極保護膜60のすべてが酸化等されバリア膜61のみにより形成されたものであってもよい。尚、ゲート電極41上に形成されるゲート電極保護膜60は同じ金属材料同士であるためゲート電極41に対する付着力は強い。また、ゲート電極保護膜60を酸化等することにより形成されるバリア膜61は、ゲート電極保護膜60と同じ元素を含んでいるため付着力は強い。よって、ゲート電極41上に絶縁膜等からなるバリア膜61を直接成膜等により形成した場合と比べて、付着力は強く膜剥がれ等が生じにくくなる。これにより、半導体装置の歩留り及び信頼性をより一層高めることができる。本実施の形態においては、ゲート電極保護膜60はチタンにより形成されており、バリア膜61は酸化チタンにより形成されている。このようなゲート電極保護膜60及びバリア膜61を形成することにより、ゲート電極41に含まれる金と絶縁膜52に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。尚、上記においては、ゲート電極41が金を含む材料により形成されてものであるが、ソース電極42及びドレイン電極43が金を含む材料により形成された場合についても同様である。即ち、金を含む材料により形成された電極上に上述したバリア膜を形成することにより同様の効果を得ることができる。半導体装置の製造方法次に、本実施の形態における半導体装置の製造方法について、図2~図4に基づき説明する。最初に、図2aに示すように、半絶縁性のSiC等からなる基板10上に不図示のバッファ層を形成し、更に第1の半導体層となる電子走行層21、スペーサ層22、第2の半導体層となる電子供給層23、キャップ層24が順次形成された半導体層を形成する。尚、半導体層となる電子走行層21、スペーサ層22、電子供給層23及びキャップ層24はMOVPEMetalOrganicVaporPhaseEpitaxyによるエピタキシャル成長により形成される。具体的には、電子走行層21は厚さが約3μmのi-GaNにより形成されており、スペーサ層22は厚さが約5nmのi-GaNにより形成されている。電子供給層23は厚さが約30nmのn-AlGaNにより形成されており、不純物濃度が5×1018cm-3となるように不純物元素としてSiがドープされている。キャップ層24は厚さが約10nmのn-GaNにより形成されており、不純物濃度が5×1018cm-3となるように不純物元素としてSiがドープされている。この後、図示はしないが素子分離領域を形成する。具体的には、素子分離領域を形成するためのフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口領域を有するレジストパターンを形成する。更に、この後、塩素成分を含むガスを用いたドライエッチングを行い、ドライエッチングされた領域に絶縁膜を形成することにより、または、所定の元素のイオン注入を行なうことにより素子分離領域を形成する。次に、図2bに示すように、絶縁膜51を形成する。絶縁膜51はパッシベーション等のために形成されるものであり、保護膜50の一部となるものである。本実施の形態では、絶縁膜51としてSiN膜を膜厚が2nmから200nm、例えば、膜厚が約20nmとなるようにスパッタリングまたはプラズマCVD等により形成する。本実施の形態では、絶縁膜51としてSiN膜を形成した場合について説明するが、SiN膜に代えて酸化アルミニウムAl2O3膜を形成してもよい。次に、図2cに示すように、電子供給層23上にソース電極42及びドレイン電極43を形成する。具体的には、絶縁膜51上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極42及びドレイン電極43が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、RIEReactiveIonEtching等によるドライエッチングを行なうことにより、レジストパターンが形成されていない領域における絶縁膜51及びキャップ層24を除去し、電子供給層23の表面を露出させる。この際行なわれるドライエッチングは、絶縁膜51の除去にはフッ素系ガスを用い、キャップ層24の除去には塩素系ガスを用いる。この後、真空蒸着等によりTa/AlTa:20nm、Al:200nmの積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これによりレジストパターンの形成されていない領域に、Ta/Alからなるソース電極42及びドレイン電極43を形成することができる。また、リフトオフを行なった後に、例えば、550°Cの温度で熱処理を行なうことによりオーミックコンタクトさせることができる。尚、上記においては、ドライエッチングを行なうためのレジストパターンとリフトオフを行なうためのレジストパターンとを兼用させた場合について説明したが、各々別個に形成してもよい。次に、図3aに示すように、絶縁膜51に開口部71を形成する。この開口部71はゲート電極41を半導体層と接触させるためのものである。具体的には、絶縁膜51上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁膜51の開口部71が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、フッ素系ガスを用いたRIE等のドライエッチングを行なうことにより、レジストパターンの開口領域における絶縁膜51を除去する。これにより、絶縁膜51に開口部71を形成する。尚、この後、レジストパターンは有機溶剤等により除去する。次に、図3bに示すように、ゲート電極41及びゲート電極保護膜60を形成する。具体的には、絶縁膜51上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極41が形成される領域に開口領域を有する不図示のレジストパターンを形成する。尚、このレジストパターンは、開口領域内に絶縁膜51の開口部71が位置するように形成する。この後、金属膜Ni/Au/TiNi:10nm/Au:400nm/Ti:20nmを真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより絶縁膜51の開口部71内を含むレジストパターンが形成されていない領域に、Ni/Auからなるゲート電極41が形成され、更にゲート電極41上には、Tiからなるゲート電極保護膜60が形成される。次に、図3cに示すように、ゲート電極保護膜60の表面を酸化することにより、バリア膜61を形成する。具体的には、酸素雰囲気中で約300°Cのアニール処理、酸素プラズマによるアッシング処理又はUVultravioletオゾン処理等により、ゲート電極保護膜60であるTiの表面を酸化し、TiO2からなるバリア膜61を形成する。尚、バリア膜61の形成方法は、Tiを自然酸化等させることにより形成してもよい。次に、図4に示すように、絶縁膜51、バリア膜61を介したゲート電極41、ソース電極42及びドレイン電極43上に絶縁膜52を形成する。具体的には、絶縁膜52は、プラズマCVDまたはスパッタリング等により、SiNを500nm成膜することにより形成する。これにより、絶縁膜51及び絶縁膜52からなる保護膜50が形成される。本実施の形態における半導体装置では、ゲート電極41と絶縁膜52との間にゲート電極保護膜60及びバリア膜61が形成されるため、ゲート電極41に含まれる金と絶縁膜52に含まれるシリコンとの共晶が形成されることを防ぎ、信頼性を高めることができる。また、保護膜50を層間絶縁膜とし、保護膜50上に更に他のトランジスタを形成してもよい。この場合、ゲート電極41上にはゲート電極保護膜60及びバリア膜61が形成されているため、他のトランジスタの信頼性等に影響を与えることはない。また、上述したように、本実施の形態における説明では、ゲート電極保護膜60とバリア膜61とを有するものについて説明したが、ゲート電極保護膜60のすべてが酸化等されバリア膜61のみにより形成されたものであってもよい。尚、ゲート電極41の側面では、絶縁膜52と接しているが、接している部分の面積は極めて狭いため、金とシリコンの共晶が形成されたとしても、その量は極めて少なく、半導体装置に与える影響は少ないものと考えられる。また、ゲート電極41の上面のみならず側面にもゲート電極保護膜及びバリア膜を形成した場合には、ゲート電極41の全面を覆うことができるため、より一層信頼性の高い半導体装置を得ることができる。以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。上記説明では、半導体層がGaN及びAlGaNにより形成されている半導体装置について説明したが、本実施の形態は半導体層としてInAlN、InGaAlN等の窒化物半導体を用いた半導体装置においても同様に適用することができる。第2の実施の形態半導体装置次に、第2の実施の形態の半導体装置について図5に基づき説明する。本実施の形態における半導体装置はHEMTであり、半導体等からなる基板10の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層21、スペーサ層22、電子供給層23、キャップ層24がエピタキシャル成長により積層して形成されている。また、キャップ層24上の所定の領域にはキャップ層24と接しゲート電極41が形成されており、ソース電極42及びドレイン電極43は電子供給層23と接して形成されている。これにより、電子走行層21において電子供給層23に近い側に2DEG21aが形成される。尚、ソース電極42及びドレイン電極43は電子走行層21と接するものであってもよい。ゲート電極41の上部には、金属からなるゲート電極保護膜60及びゲート電極保護膜60を形成する金属の酸化物等からなるバリア膜61が形成されている。また、露出しているキャップ層24及びバリア膜61等の上には、絶縁膜からなる保護膜150が形成されている。本実施の形態では、保護膜150はSiNにより形成されている。保護膜150は、シリコンの酸化物または酸窒化物により形成することも可能であるが、SiNが付着力や電気特性の観点からより好ましい。このようなゲート電極保護膜60及びバリア膜61を形成することにより、ゲート電極41に含まれる金と保護膜150に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。半導体装置の製造方法次に、本実施の形態における半導体装置の製造方法について、図6及び図7に基づき説明する。最初に、図6aに示すように、半絶縁性のSiC等からなる基板10上に不図示のバッファ層を形成し、更に、第1の半導体層となる電子走行層21、スペーサ層22、第2の半導体層となる電子供給層23、キャップ層24が順次形成された半導体層を形成する。尚、半導体層となる電子走行層21、スペーサ層22、電子供給層23及びキャップ層24はMOVPEによるエピタキシャル成長により形成される。具体的には、電子走行層21は厚さが約3μmのi-GaNにより形成されており、スペーサ層22は厚さが約5nmのi-GaNにより形成されている。電子供給層23は厚さが約30nmのn-AlGaNにより形成されており、不純物濃度が5×1018cm-3となるように不純物元素としてSiがドープされている。キャップ層24は厚さが約10nmのn-GaNにより形成されており、不純物濃度が5×1018cm-3となるように不純物元素としてSiがドープされている。この後、図示はしないが素子分離領域を形成する。次に、図6bに示すように、電子供給層23上にソース電極42及びドレイン電極43を形成する。具体的には、キャップ層24上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極42及びドレイン電極43が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、RIE等によるドライエッチングを行なうことにより、レジストパターンが形成されていない領域におけるキャップ層24を除去し、電子供給層23の表面を露出させる。このドライエッチングでは、塩素系ガスを用いる。この後、真空蒸着等によりTa/AlTa:20nm、Al:200nmの積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これによりレジストパターンの形成されていない領域に、Ta/Alからなるソース電極42及びドレイン電極43を形成することができる。また、リフトオフを行なった後に、例えば、550°Cの温度で熱処理を行なうことによりオーミックコンタクトさせることができる。次に、図6cに示すように、キャップ層24上にゲート電極41及びゲート電極保護膜60を形成する。具体的には、キャップ層24上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極41が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、金属膜Ni/Au/TiNi:10nm/Au:400nm/Ti:20nmを真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これによりレジストパターンが形成されていない領域に、Ni/Auからなるゲート電極41が形成され、更にゲート電極41上には、Tiからなるゲート電極保護膜60が形成される。次に、図7aに示すように、ゲート電極保護膜60の表面を酸化することにより、バリア膜61を形成する。具体的には、酸素雰囲気中で約300°Cのアニール処理、酸素プラズマによるアッシング処理又はUVオゾン処理等により、ゲート電極保護膜60であるTiの表面を酸化し、TiO2からなるバリア膜61を形成する。尚、バリア膜61の形成方法は、Tiを自然酸化等させることにより形成してもよい。次に、図7bに示すように、キャップ層24、バリア膜61を介したゲート電極41、ソース電極42及びドレイン電極43上に絶縁膜からなる保護膜150を形成する。具体的には、保護膜150は、プラズマCVDまたはスパッタリング等により、SiNを500nm成膜することにより形成する。本実施の形態における半導体装置は、ゲート電極41と保護膜150との間にゲート電極保護膜60及びバリア膜61が形成されるため、ゲート電極41に含まれる金と保護膜150に含まれるシリコンとの共晶が形成されることを防ぎ、信頼性を高めることができる。また、保護膜150を層間絶縁膜とし、保護膜150上に更に他のトランジスタを形成してもよい。以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。上記説明では、半導体層がGaN及びAlGaNにより形成されている半導体装置について説明したが、本実施の形態は半導体層としてInAlN、InGaAlN等の窒化物半導体を用いた半導体装置においても同様に適用することができる。尚、上記以外の内容については、第1の実施の形態と同様である。第3の実施の形態半導体装置次に、第3の実施の形態の半導体装置について図8に基づき説明する。本実施の形態における半導体装置はHEMTであり、半導体等からなる基板10の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層21、スペーサ層22、電子供給層23がエピタキシャル成長により積層して形成されている。これにより、電子走行層21において電子供給層23に近い側に2DEG21aが形成される。また、電子供給層23にはリセスとなる開口部が形成されており、リセスの底面及び側面を含む電子供給層23上には酸化アルミニウム等からなるゲート絶縁膜となる絶縁膜230が形成されている。ゲート電極41はリセスが形成されている領域に絶縁膜230を介して形成されており、ソース電極42及びドレイン電極43は電子供給層23と接して形成されている。尚、ソース電極42及びドレイン電極43は電子走行層21と接するものであってもよい。ゲート電極41の上部には、金属からなるゲート電極保護膜60及びゲート電極保護膜60を形成する金属の酸化物等からなるバリア膜61が形成されている。また、露出している絶縁膜51及びバリア膜61等の上には、絶縁膜からなる保護膜250が形成される。本実施の形態では、保護膜250はSiNにより形成されている。尚、保護膜250は、シリコンの酸化物または酸窒化物により形成することも可能であるが、SiNが付着力や電気特性の観点からより好ましい。このようなゲート電極保護膜60及びバリア膜61を形成することにより、ゲート電極41に含まれる金と保護膜250に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。尚、図8には、リセスとなる開口部を形成したものを示すが、リセスとなる開口部を形成することなく絶縁膜230を形成した構造の半導体装置においても同様に半導体装置の信頼性を高めることができる。半導体装置の製造方法次に、本実施の形態における半導体装置の製造方法について、図9~図11に基づき説明する。最初に、図9aに示すように、半絶縁性のSiC等からなる基板10上に、不図示のバッファ層を形成し、更に第1の半導体層となる電子走行層21、スペーサ層22、第2の半導体層となる電子供給層23が順次形成された半導体層を形成する。尚、半導体層となる電子走行層21、スペーサ層22及び電子供給層23はMOVPEによるエピタキシャル成長により形成される。具体的には、電子走行層21は厚さが約3μmのi-GaNにより形成されており、スペーサ層22は厚さが約5nmのi-GaNにより形成されている。電子供給層23は厚さが約30nmのn-AlGaNにより形成されており、不純物濃度が5×1018cm-3となるように不純物元素としてSiがドープされている。この後、図示はしないが素子分離領域を形成する。次に、図9bに示すように、電子供給層23上にソース電極42及びドレイン電極43を形成する。具体的には、電子供給層23上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極42及びドレイン電極43が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、真空蒸着等によりTa/AlTa:20nm、Al:200nmの積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これによりレジストパターンの形成されていない領域に、Ta/Alからなるソース電極42及びドレイン電極43を形成することができる。また、リフトオフを行なった後に、例えば、550°Cの温度で熱処理を行なうことによりオーミックコンタクトさせることができる。次に、図9cに示すように、電子供給層23にリセス271を形成する。具体的には、電子供給層223上にフォトレジストを塗布し露光装置による露光、現像を行なうことにより、リセス271が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたRIE等のドライエッチングを行なうことにより、不図示のレジストパターンの開口領域における電子供給層23の一部又は全部を除去することによりリセス271を形成する。尚、この後、不図示のレジストパターンは有機溶剤等により除去する。次に、図10aに示すように、リセス271の内部表面を含む電子供給層23の表面に、ゲート絶縁膜となる絶縁膜230を形成する。具体的には、ALDAtomicLayerDpositionまたはスパッタリングにより酸化アルミニウムを膜厚が2nmから200nm、例えば、膜厚が約20nmとなるように形成する。次に、図10bに示すように、リセス271が形成されている領域の絶縁膜230上にゲート電極41及びゲート電極保護膜60を形成する。具体的には、絶縁膜230上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極41が形成される領域に開口領域を有する不図示のレジストパターンを形成する。尚、このレジストパターンは、開口領域内にリセス271が位置するように形成する。この後、金属膜Ni/Au/TiNi:10nm/Au:400nm/Ti:20nmを真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより絶縁膜230を介しリセス271が形成されている領域を含む領域に、Ni/Auからなるゲート電極41が形成され、更にゲート電極41上には、Tiからなるゲート電極保護膜60が形成される。次に、図10cに示すように、ゲート電極保護膜60の表面を酸化することにより、バリア膜61を形成する。具体的には、酸素雰囲気中で約300°Cのアニール処理、酸素プラズマによるアッシング処理又はUVオゾン処理等により、ゲート電極保護膜60であるTiの表面を酸化し、TiO2からなるバリア膜61を形成する。尚、バリア膜61の形成方法は、Tiを自然酸化等させることにより形成してもよい。次に、図11に示すように、絶縁膜230、バリア膜61を介したゲート電極41、ソース電極42及びドレイン電極43上に保護膜250を形成する。具体的には、保護膜250は、プラズマCVDまたはスパッタリング等により、SiNを500nm成膜することにより形成する。本実施の形態における半導体装置は、ゲート電極41と保護膜250との間にゲート電極保護膜60及びバリア膜61が形成されるため、ゲート電極41に含まれる金と保護膜250に含まれるシリコンとの共晶が形成されることを防ぎ、信頼性を高めることができる。また、保護膜250を層間絶縁膜とし、保護膜250上に更に他のトランジスタを形成してもよい。以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。上記説明では、半導体層がGaN及びAlGaNにより形成されている半導体装置について説明したが、本実施の形態は半導体層としてInAlN、InGaAlN等の窒化物半導体を用いた半導体装置においても同様に適用することができる。尚、上記以外の内容については、第1の実施の形態と同様である。第4の実施の形態半導体装置次に、第4の実施の形態の半導体装置について図12に基づき説明する。本実施の形態における半導体装置はHEMTであり、半導体等からなる基板10の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層21、スペーサ層22、電子供給層23がエピタキシャル成長により積層して形成されている。これにより、電子走行層21において電子供給層23に近い側に2DEG21aが形成される。また、電子供給層23上には酸化アルミニウム等からなるゲート絶縁膜となる絶縁膜230が形成されており、ゲート電極41は絶縁膜230上の所定の領域に形成されている。ソース電極42及びドレイン電極43は電子供給層23と接して形成されている。尚、ソース電極42及びドレイン電極43は電子走行層21と接するものであってもよい。ゲート電極41の上部には、金属からなるゲート電極保護膜60及びゲート電極保護膜60を形成する金属の酸化物等からなるバリア膜61が形成されている。また、露出している絶縁膜51及びバリア膜61等の上には、絶縁膜からなる保護膜250が形成される。このようなゲート電極保護膜60及びバリア膜61を形成することにより、ゲート電極41に含まれる金と保護膜250に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。半導体装置の製造方法次に、本実施の形態における半導体装置の製造方法について、図13及び図14に基づき説明する。最初に、図13aに示すように、半絶縁性のSiC等からなる基板10上に、不図示のバッファ層を形成し、更に、第1の半導体層となる電子走行層21、スペーサ層22、第2の半導体層となる電子供給層23が順次形成された半導体層を形成する。尚、半導体層となる電子走行層21、スペーサ層22及び電子供給層23はMOVPEによるエピタキシャル成長により形成される。具体的には、電子走行層21は厚さが約3μmのi-GaNにより形成されており、スペーサ層22は厚さが約5nmのi-GaNにより形成されている。電子供給層23は厚さが約30nmのn-AlGaNにより形成されており、不純物濃度が5×1018cm-3となるように不純物元素としてSiがドープされている。この後、図示はしないが素子分離領域を形成する。次に、図13bに示すように、電子供給層23上にソース電極42及びドレイン電極43を形成する。具体的には、電子供給層23上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極42及びドレイン電極43が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、真空蒸着等によりTa/AlTa:20nm、Al:200nmの積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これによりレジストパターンの形成されていない領域に、Ta/Alからなるソース電極42及びドレイン電極43を形成することができる。また、リフトオフを行なった後に、例えば、550°Cの温度で熱処理を行なうことによりオーミックコンタクトさせることができる。次に、図13cに示すように、電子供給層23の表面に、ゲート絶縁膜となる絶縁膜230を形成する。具体的には、ALDまたはスパッタリングにより酸化アルミニウムを膜厚が2nmから200nm、例えば、膜厚が約20nmとなるように形成する。次に、図14aに示すように、絶縁膜230上にゲート電極41及びゲート電極保護膜60を形成する。具体的には、絶縁膜230上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極41が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、金属膜Ni/Au/TiNi:10nm/Au:400nm/Ti:20nmを真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより絶縁膜230上には、Ni/Auからなるゲート電極41が形成され、更にゲート電極41上には、Tiからなるゲート電極保護膜60が形成される。次に、図14bに示すように、ゲート電極保護膜60の表面を酸化することにより、バリア膜61を形成する。具体的には、酸素雰囲気中で約300°Cのアニール処理、酸素プラズマによるアッシング処理又はUVオゾン処理等により、ゲート電極保護膜60であるTiの表面を酸化し、TiO2からなるバリア膜61を形成する。尚、バリア膜61の形成方法は、Tiを自然酸化等させることにより形成してもよい。次に、図14cに示すように、絶縁膜230、バリア膜61を介したゲート電極41、ソース電極42及びドレイン電極43上に保護膜250を形成する。具体的には、保護膜250は、プラズマCVDまたはスパッタリング等により、SiNを500nm成膜することにより形成する。本実施の形態における半導体装置は、ゲート電極41と保護膜250との間にゲート電極保護膜60及びバリア膜61が形成されるため、ゲート電極41に含まれる金と保護膜250に含まれるシリコンとの共晶が形成されることを防ぎ、信頼性を高めることができる。また、保護膜250を層間絶縁膜とし、保護膜250上に更に他のトランジスタを形成してもよい。以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。上記説明では、半導体層がGaN及びAlGaNにより形成されている半導体装置について説明したが、本実施の形態は半導体層としてInAlN、InGaAlN等の窒化物半導体を用いた半導体装置においても同様に適用することができる。尚、上記以外の内容については、第1の実施の形態と同様である。第5の実施の形態半導体装置次に、第5の実施の形態の半導体装置について図15に基づき説明する。本実施の形態における半導体装置はHEMTであり、半導体等からなる基板10の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層21、スペーサ層22、電子供給層23、キャップ層24がエピタキシャル成長により積層して形成されている。これにより、電子走行層21において電子供給層23に近い側に2DEG21aが形成される。また、キャップ層24上には開口部を有する絶縁膜51が形成されており、絶縁膜51の開口部にはゲート電極41が形成されており、キャップ層24と接している。また、ソース電極42及びドレイン電極43は電子供給層23と接して形成されているが、ソース電極42及びドレイン電極43は電子走行層21と接するものであってもよい。ゲート電極41の上部及び側面には、ゲート電極41の表面を覆うように、金属からなるゲート電極保護膜360及びゲート電極保護膜360を形成する金属の酸化物等からなるバリア膜361が形成されている。また、露出している絶縁膜51及びバリア膜361等の上には、絶縁膜52が形成されており、絶縁膜51及び絶縁膜52により保護膜50が形成される。このようなゲート電極保護膜360及びバリア膜361を形成することにより、ゲート電極41に含まれる金と絶縁膜52に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。尚、本実施の形態におけるゲート電極保護膜360は第1の実施の形態におけるゲート電極保護膜60と同様の材料を用いることができ、また、バリア膜361は第1の実施の形態におけるバリア膜61と同様の材料を用いることができる。半導体装置の製造方法次に、本実施の形態における半導体装置の製造方法について、図16~図18に基づき説明する。最初に、図16aに示すように、半絶縁性のSiC等からなる基板10上に不図示のバッファ層を形成し、更に第1の半導体層となる電子走行層21、スペーサ層22、第2の半導体層となる電子供給層23、キャップ層24が順次形成された半導体層を形成する。この後、図示はしないが素子分離領域を形成する。次に、図16bに示すように、絶縁膜51を形成する。本実施の形態では、絶縁膜51としてSiN膜を膜厚が2nmから200nm、例えば、膜厚が約20nmとなるように形成する。次に、図16cに示すように、電子供給層23上にソース電極42及びドレイン電極43を形成する。具体的には、絶縁膜51上にソース電極42及びドレイン電極43が形成される領域に開口領域を有する不図示のレジストパターンを形成し、RIE等によるドライエッチングを行なう。これにより、レジストパターンが形成されていない領域における絶縁膜51及びキャップ層24を除去し、電子供給層23の表面を露出させる。この後、真空蒸着等によりTa/AlTa:20nm、Al:200nmの積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、Ta/Alからなるソース電極42及びドレイン電極43を形成する。また、リフトオフを行なった後に、例えば、550°Cの温度で熱処理を行なうことによりオーミックコンタクトさせることができる。次に、図17aに示すように、絶縁膜51に開口部71を形成する。具体的には、絶縁膜51上に開口部71が形成される領域に開口領域を有する不図示のレジストパターンを形成し、フッ素系ガスを用いたRIE等のドライエッチングを行なうことにより、レジストパターンの開口領域における絶縁膜51を除去する。これにより、絶縁膜51に開口部71を形成する。尚、この後、レジストパターンは有機溶剤等により除去する。次に、図17bに示すように、ゲート電極41を形成する。具体的には、絶縁膜51上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極41が形成される領域に開口領域を有する不図示のレジストパターンを形成する。尚、このレジストパターンは、開口領域内に絶縁膜51の開口部71が位置するように形成する。この後、金属膜Ni/AuNi:10nm/Au:400nmを真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより絶縁膜51の開口部71内を含むレジストパターンが形成されていない領域に、Ni/Auからなるゲート電極41が形成される。次に、図17cに示すように、ゲート電極保護膜360を形成する。具体的には、絶縁膜51上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極保護膜360が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この際形成されるレジストパターンは、ゲート電極41を形成する際に形成されるレジストパターンよりも若干開口が広く、ゲート電極41の表面全体、即ち、ゲート電極41の上面及び側面にゲート電極保護膜360が形成されるような開口領域を有している。この後、金属膜TiTi:20nmを真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより、ゲート電極41の表面、即ち、上面及び側面には、Tiからなるゲート電極保護膜360が形成される。次に、図18aに示すように、ゲート電極保護膜360の表面を酸化することにより、バリア膜361を形成する。具体的には、酸素雰囲気中で約300°Cのアニール処理、酸素プラズマによるアッシング処理又はUVオゾン処理等により、ゲート電極保護膜360であるTiの表面を酸化し、TiO2からなるバリア膜361を形成する。次に、図18bに示すように、絶縁膜51、バリア膜361を介したゲート電極41、ソース電極42及びドレイン電極43上に絶縁膜52を形成する。具体的には、絶縁膜52は、プラズマCVDまたはスパッタリング等により、SiNを500nm成膜することにより形成する。これにより、絶縁膜51及び絶縁膜52からなる保護膜50が形成される。本実施の形態における半導体装置は、ゲート電極41と絶縁膜52との間にゲート電極保護膜360及びバリア膜361が形成されるため、ゲート電極41に含まれる金と絶縁膜52に含まれるシリコンとの共晶が形成されることを防ぎ、信頼性を高めることができる。また、保護膜50を層間絶縁膜とし、保護膜50上に更に他のトランジスタを形成してもよい。尚、上記においては、ゲート電極41及びゲート電極保護膜360を形成する際に、各々レジストパターンを形成する場合について説明した。しかしながら、表面側が狭く底面側が広い2層からなるレジストパターン、または、開口が底面よりも表面の方が狭い形状のいわゆる逆テーパーのレジストパターンを用いることにより、1回のレジストパターンの形成でも同様の構造のものを作製することができる。具体的には、2層からなるレジストパターン等を用いた場合、最初に金属膜Ni/Auを成膜し、次に、金属膜Tiを成膜する。金属膜Tiを成膜する際には、Tiの蒸着源をNiやAuの蒸着源の位置よりも基板10等に近い位置、若しくは、Tiの蒸着源を基板10面の法線上からオフセットさせた位置に設置して蒸着を行なう。蒸着源を基板10等に近い位置に設置することにより、基板10面に対し蒸着粒子の斜め入射成分が増えるため、レジストパターンの開口内の中まで入り込み、金属膜Ni/Auの上面のみならず側面にもTi膜を形成することができる。図19には、2層からなるレジストパターン381を用いて、上述した方法により形成されたゲート電極41及びゲート電極保護膜360を示す。尚、この際用いられる2層からなるレジストパターン381は、上部381aと下部381bとを有しており、上部381aの開口は下部381bの開口よりも狭く形成されている。以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。本実施の形態におけるゲート電極保護膜360及びバリア膜361は、第2の実施の形態から第4の実施の形態においても同様に適用することができる。尚、上記以外の内容については、第1の実施の形態と同様である。第6の実施の形態半導体装置次に、第6の実施の形態の半導体装置について図20に基づき説明する。本実施の形態における半導体装置はHEMTであり、半導体等からなる基板10の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層21、スペーサ層22、電子供給層23、キャップ層24がエピタキシャル成長により積層して形成されている。これにより、電子走行層21において電子供給層23に近い側に2DEG21aが形成される。また、キャップ層24上には開口部を有する絶縁膜51が形成されており、絶縁膜51の開口部にはゲート電極41が形成されて、キャップ層24と接している。また、ソース電極42及びドレイン電極43は電子供給層23と接して形成されている。尚、ソース電極42及びドレイン電極43は電子走行層21と接するものであってもよい。ゲート電極41の上面及び側面、キャップ層24上にはバリア絶縁膜461が形成されており、バリア絶縁膜461等の上には、絶縁膜52が形成されており、絶縁膜52等により保護膜が形成される。本実施の形態では、バリア絶縁膜461はALD又はスパッタリングにより、酸化アルミニウム膜を2nmから200nm、例えば、20nm成膜することにより形成されている。このようなバリア絶縁膜461をゲート電極52と絶縁膜52との間に形成することにより、ゲート電極41に含まれる金と絶縁膜52に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。半導体装置の製造方法次に、本実施の形態における半導体装置の製造方法について、図21~図23に基づき説明する。最初に、図21aに示すように、半絶縁性のSiC等からなる基板10上に不図示のバッファ層を形成し、更に第1の半導体層となる電子走行層21、スペーサ層22、第2の半導体層となる電子供給層23、キャップ層24が順次形成された半導体層を形成する。この後、図示はしないが素子分離領域を形成する。次に、図21bに示すように、絶縁膜51を形成する。本実施の形態では、絶縁膜51としてSiN膜を膜厚が2nmから200nm、例えば、膜厚が約20nmとなるように形成する。次に、図21cに示すように、電子供給層23上にソース電極42及びドレイン電極43を形成する。具体的には、絶縁膜51上にソース電極42及びドレイン電極43が形成される領域に開口領域を有する不図示のレジストパターンを形成し、RIE等によるドライエッチングを行なう。これにより、レジストパターンが形成されていない領域における絶縁膜51及びキャップ層24を除去し、電子供給層23の表面を露出させる。この後、真空蒸着等によりTa/AlTa:20nm、Al:200nmの積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、Ta/Alからなるソース電極42及びドレイン電極43を形成する。また、リフトオフを行なった後に、例えば、550°Cの温度で熱処理を行なうことによりオーミックコンタクトさせることができる。次に、図22aに示すように、絶縁膜51に開口部71を形成する。具体的には、絶縁膜51上に開口部71が形成される領域に開口領域を有する不図示のレジストパターンを形成し、フッ素系ガスを用いたRIE等のドライエッチングを行なうことにより、レジストパターンの開口領域における絶縁膜51を除去する。これにより、絶縁膜51に開口部71を形成する。尚、この後、レジストパターンは有機溶剤等により除去する。次に、図22bに示すように、ゲート電極41を形成する。具体的には、絶縁膜51上に、ゲート電極41が形成される領域に開口領域を有するレジストパターンを形成する。尚、このレジストパターンは、開口領域内に絶縁膜51の開口部71が存在するように形成する。この後、全面に金属膜Ni/AuNi:10nm/Au:400nmを真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより、Ni/Auからなるゲート電極41が形成される。次に、図22cに示すように、ゲート電極41の上面及び側面、キャップ層24上にバリア絶縁膜461を形成する。本実施の形態では、バリア絶縁膜461はスパッタリングにより酸化アルミニウム膜を約20nm成膜することにより形成する。次に、図23に示すように、バリア絶縁膜461上に絶縁膜52を形成する。具体的には、絶縁膜52は、プラズマCVDまたはスパッタリング等により、SiNを500nm成膜することにより形成する。これにより、絶縁膜52からなる保護膜が形成される。このようにして作製される半導体装置では、ゲート電極41と絶縁膜52との間にバリア絶縁膜461が形成されるため、ゲート電極41に含まれる金と絶縁膜52に含まれるシリコンとの共晶が形成されることを防ぐことができ、信頼性を高めることができる。即ち、本実施の形態では、ゲート電極41の上面及び側面はバリア酸化膜461に覆われているため、ゲート電極41と絶縁膜52と直接接触している部分がない。よって、金とシリコンとの共晶が形成されることを防ぐことができ、より信頼性の高い半導体装置を得ることができる。尚、上記以外の内容については、第1の実施の形態と同様である。また、本実施の形態におけるバリア絶縁膜461については、後述する第7から第10の実施の形態における半導体装置についても、同様に適用することができる。第7の実施の形態半導体装置次に、第7の実施の形態の半導体装置について図24に基づき説明する。本実施の形態における半導体装置はHEMTであり、半導体等からなる基板10の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層21、スペーサ層22、電子供給層23、キャップ層24がエピタキシャル成長により積層して形成されている。これにより、電子走行層21において電子供給層23に近い側に2DEG21aが形成される。また、キャップ層24上には開口部を有する絶縁膜51が形成されており、絶縁膜51の開口部にはゲート電極41が形成されて、キャップ層24と接している。また、ソース電極42及びドレイン電極43は電子供給層23と接して形成されている。尚、ソース電極42及びドレイン電極43は電子走行層21と接するものであってもよい。ゲート電極41の上面及び側面にはバリア絶縁膜561が形成されており、バリア絶縁膜561及び絶縁膜51等の上には、絶縁膜52が形成されており、絶縁膜51及び絶縁膜52等により保護膜が形成される。本実施の形態では、バリア絶縁膜561は、ALD又はスパッタリングにより、酸化アルミニウム膜を2nmから200nm、例えば、20nm成膜することにより形成されている。また、バリア絶縁膜561は、ゲート電極41を覆うようにゲート電極41の上面及び側面にのみ形成されており、絶縁膜51上には形成されていない。絶縁膜51上に酸化アルミニウムからなる膜を全面に形成すると、耐圧等が低下するおそれがあるからである。よって、バリア絶縁膜561をゲート電極41絶縁膜52との間に形成することにより、金とシリコンとの共晶が形成されることを防ぐことができ、特性が低下することなく信頼性の高い半導体装置を得ることができる。半導体装置の製造方法次に、本実施の形態における半導体装置の製造方法について、図25~図27に基づき説明する。最初に、図25aに示すように、半絶縁性のSiC等からなる基板10上に不図示のバッファ層を形成し、更に第1の半導体層となる電子走行層21、スペーサ層22、第2の半導体層となる電子供給層23、キャップ層24が順次形成された半導体層を形成する。この後、図示はしないが素子分離領域を形成する。次に、図25bに示すように、絶縁膜51を形成する。本実施の形態では、絶縁膜51としてSiN膜を膜厚が2nmから200nm、例えば、膜厚が約20nmとなるように形成する。次に、図25cに示すように、電子供給層23上にソース電極42及びドレイン電極43を形成する。具体的には、絶縁膜51上にソース電極42及びドレイン電極43が形成される領域に開口領域を有する不図示のレジストパターンを形成し、RIE等によるドライエッチングを行なう。これにより、レジストパターンが形成されていない領域における絶縁膜51及びキャップ層24を除去し、電子供給層23の表面を露出させる。この後、真空蒸着等によりTa/AlTa:20nm、Al:200nmの積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、Ta/Alからなるソース電極42及びドレイン電極43を形成する。また、リフトオフを行なった後に、例えば、550°Cの温度で熱処理を行なうことによりオーミックコンタクトさせることができる。次に、図26aに示すように、絶縁膜51に開口部71を形成する。具体的には、絶縁膜51上に開口部71が形成される領域に開口領域を有する不図示のレジストパターンを形成し、フッ素系ガスを用いたRIE等のドライエッチングを行なうことにより、レジストパターンの開口領域における絶縁膜51を除去する。これにより、絶縁膜51に開口部71を形成する。尚、この後、レジストパターンは有機溶剤等により除去する。次に、図26bに示すように、ゲート電極41を形成する。具体的には、絶縁膜51上に、ゲート電極41が形成される領域に開口領域を有するレジストパターンを形成する。尚、このレジストパターンは、開口領域内に絶縁膜51の開口部71が存在するように形成する。この後、全面に金属膜Ni/AuNi:10nm/Au:400nmを真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより、Ni/Auからなるゲート電極41が形成される。次に、図26cに示すように、ゲート電極41の上面及び側面、絶縁膜51上に絶縁膜561aを形成する。絶縁膜561aはバリア絶縁膜561となるものであり、スパッタリングにより酸化アルミニウム膜を約20nm成膜することにより形成する。次に、図27aに示すように、ゲート電極41の上面及び側面を覆うようにバリア絶縁膜561を形成する。具体的には、絶縁膜561a上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。このレジストパターンは、ゲート電極41の上面及び側面にレジストパターンが残存しているものであり、絶縁膜51の表面等に開口領域を有するものである。この後、TMAH水酸化テトラメチルアンモニウム水溶液を用いたウエットエッチングにより、レジストパターンの形成されていない領域の絶縁膜561aを除去する。この後、レジストパターンを除去することにより、残った絶縁膜561aによりバリア絶縁膜561が形成される。尚、この後、レジストパターンは有機溶剤等により除去する。次に、図27bに示すように、バリア絶縁膜561及び絶縁膜51上に絶縁膜52を形成する。具体的には、絶縁膜52は、プラズマCVDまたはスパッタリング等により、SiNを500nm成膜することにより形成する。これにより、絶縁膜51及び絶縁膜52からなる保護膜が形成される。このようにして作製される半導体装置では、ゲート電極41と絶縁膜52との間にバリア絶縁膜561が形成されるため、ゲート電極41に含まれる金と絶縁膜52に含まれるシリコンとの共晶が形成されることを防ぐことができ、信頼性を高めることができる。即ち、本実施の形態では、ゲート電極41の上面及び側面はバリア酸化膜561に覆われているため、ゲート電極41と絶縁膜52と直接接触している部分がない。よって、金とシリコンとの共晶が形成されることを防ぐことができ、より信頼性の高い半導体装置を得ることができる。尚、上記以外の内容については、第1の実施の形態と同様である。第8の実施の形態半導体装置次に、第8の実施の形態の半導体装置について図28に基づき説明する。本実施の形態における半導体装置はHEMTであり、半導体等からなる基板10の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層21、スペーサ層22、電子供給層23、キャップ層24がエピタキシャル成長により積層して形成されている。これにより、電子走行層21において電子供給層23に近い側に2DEG21aが形成される。また、キャップ層24上の所定の領域にはキャップ層24と接しゲート電極41が形成されており、ソース電極42及びドレイン電極43は電子供給層23と接して形成されている。尚、ソース電極42及びドレイン電極43は電子走行層21と接するものであってもよい。ゲート電極41の上面及び側面にはバリア絶縁膜561が形成されており、バリア絶縁膜561等の上には、絶縁膜からなる保護膜150が形成されている。このようなバリア絶縁膜561をゲート電極41と保護膜150との間に形成することにより、ゲート電極41に含まれる金と保護膜150に含まれるシリコンとの接触を防ぐことができ、金とシリコンの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。半導体装置の製造方法次に、本実施の形態における半導体装置の製造方法について、図29及び図30に基づき説明する。最初に、図29aに示すように、半絶縁性のSiC等からなる基板10上に不図示のバッファ層を形成し、更に第1の半導体層となる電子走行層21、スペーサ層22、第2の半導体層となる電子供給層23、キャップ層24が順次形成された半導体層を形成する。この後、図示はしないが素子分離領域を形成する。次に、図29bに示すように、電子供給層23上にソース電極42及びドレイン電極43を形成する。具体的には、キャップ層24上にソース電極42及びドレイン電極43が形成される領域に開口領域を有する不図示のレジストパターンを形成し、RIE等によるドライエッチングを行なう。これにより、レジストパターンが形成されていない領域におけるキャップ層24を除去し、電子供給層23の表面を露出させる。この後、真空蒸着等によりTa/AlTa:20nm、Al:200nmの積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、Ta/Alからなるソース電極42及びドレイン電極43を形成する。また、リフトオフを行なった後に、例えば、550°Cの温度で熱処理を行なうことによりオーミックコンタクトさせることができる。次に、図29cに示すように、キャップ層24上にゲート電極41を形成する。具体的には、キャップ層24上に、ゲート電極41が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、全面に金属膜Ni/AuNi:10nm/Au:400nmを真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより、Ni/Auからなるゲート電極41が形成される。次に、図30aに示すように、ゲート電極41の上面及び側面、キャップ層24上に絶縁膜561aを形成する。絶縁膜561aはバリア絶縁膜561となるものであり、スパッタリングにより酸化アルミニウム膜を約20nm成膜することにより形成する。次に、図30bに示すように、ゲート電極41の上面及び側面を覆うようにバリア絶縁膜561を形成する。具体的には、絶縁膜561a上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。このレジストパターンは、ゲート電極41の上面及び側面にレジストパターンが形成されるものであり、キャップ層24の表面等に開口領域を有するものである。この後、TMAH水溶液を用いたウエットエッチングにより、レジストパターンの形成されていない領域の絶縁膜561aを除去する。この後、レジストパターンを除去することにより、残った絶縁膜561aによりバリア絶縁膜561が形成される。尚、この後、レジストパターンは有機溶剤等により除去する。次に、図30cに示すように、バリア絶縁膜561及びキャップ層24上に絶縁膜からなる保護膜150を形成する。具体的には、保護膜150は、プラズマCVDまたはスパッタリング等により、SiNを500nm成膜することにより形成する。これにより、絶縁膜からなる保護膜150が形成される。このようにして作製される半導体装置では、ゲート電極41と保護膜150との間にバリア絶縁膜561が形成されるため、ゲート電極41に含まれる金と保護膜150に含まれるシリコンとの共晶が形成されることを防ぐことができ、信頼性を高めることができる。尚、上記以外の内容については、第2の実施の形態及び第7の実施の形態と同様である。第9の実施の形態半導体装置次に、第9の実施の形態の半導体装置について図31に基づき説明する。本実施の形態における半導体装置はHEMTであり、半導体等からなる基板10の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層21、スペーサ層22、電子供給層23がエピタキシャル成長により積層して形成されている。これにより、電子走行層21において電子供給層23に近い側に2DEG21aが形成される。また、電子供給層23にはリセスが形成されており、リセスの底面及び側面を含む電子供給層23上には酸化アルミニウム等からなるゲート絶縁膜となる絶縁膜230が形成されている。ゲート電極41はリセスが形成されている領域に絶縁膜230を介して形成されており、ソース電極42及びドレイン電極43は電子供給層23と接して形成されている。尚、ソース電極42及びドレイン電極43は電子走行層21と接するものであってもよい。ゲート電極41の上面及び側面にはバリア絶縁膜561が形成されており、バリア絶縁膜561及び絶縁膜230等の上には、絶縁膜からなる保護膜250が形成されている。このようなバリア絶縁膜561をゲート電極41と保護膜250との間に形成することにより、ゲート電極に含まれる金と保護膜250に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。半導体装置の製造方法次に、本実施の形態における半導体装置の製造方法について、図32~図34に基づき説明する。最初に、図32aに示すように、半絶縁性のSiC等からなる基板10上に不図示のバッファ層を形成し、更に第1の半導体層となる電子走行層21、スペーサ層22、第2の半導体層となる電子供給層23が順次形成された半導体層を形成する。この後、図示はしないが素子分離領域を形成する。次に、図32bに示すように、電子供給層23上にソース電極42及びドレイン電極43を形成する。具体的には、電子供給層23上にソース電極42及びドレイン電極43が形成される領域に開口領域を有する不図示のレジストパターンを形成し、真空蒸着等によりTa/AlTa:20nm、Al:200nmの積層膜等からなる金属膜を成膜する。この後、有機溶剤等に浸漬させリフトオフを行なうことによりレジストパターンの形成されていない領域に、Ta/Alからなるソース電極42及びドレイン電極43を形成することができる。また、リフトオフを行なった後に、例えば、550°Cの温度で熱処理を行なうことによりオーミックコンタクトさせることができる。次に、図32cに示すように、電子供給層23にリセス271を形成する。具体的には、電子供給層23上にリセス271が形成される領域に開口領域を有する不図示のレジストパターンを形成し、塩素系ガスを用いたRIE等のドライエッチングを行なう。これにより、レジストパターンの開口領域における電子供給層23の一部又は全部を除去することによりリセス271を形成する。尚、この後、レジストパターンは有機溶剤等により除去する。次に、図33aに示すように、リセス271の内部表面を含む電子供給層23の表面に、ゲート絶縁膜となる絶縁膜230を形成する。具体的には、ALDまたはスパッタリングにより酸化アルミニウムを膜厚が2nmから200nm、例えば、膜厚が約20nmとなるように形成する。次に、図33bに示すように、リセス271が形成されている領域の絶縁膜230上にゲート電極41及びゲート電極保護膜60を形成する。具体的には、絶縁膜230上にゲート電極41が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、全面に金属膜Ni/AuNi:10nm/Au:400nmを真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜除去する。これにより絶縁膜230を介しリセス271が形成されている領域を含む領域に、Ni/Auからなるゲート電極41を形成する。次に、図33cに示すように、ゲート電極41の上面及び側面を含む全面に絶縁膜561aを形成する。絶縁膜561aはバリア絶縁膜561となるものであり、スパッタリングにより酸化アルミニウム膜を約20nm成膜することにより形成する。次に、図34aに示すように、ゲート電極41の上面及び側面を覆うようにバリア絶縁膜561を形成する。具体的には、絶縁膜561a上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。このレジストパターンは、バリア絶縁膜561が形成される領域、即ち、ゲート電極41の上面及び側面にレジストパターンが形成されるものであり、絶縁膜230の表面等に開口領域を有するものである。この後、TMAH水溶液を用いたウエットエッチングにより、レジストパターンの形成されていない領域の絶縁膜561aを除去する。この後、レジストパターンを除去することにより、残った絶縁膜561aによりバリア絶縁膜561が形成される。尚、この後、レジストパターンは有機溶剤等により除去する。次に、図34bに示すように、バリア絶縁膜561及びゲート絶縁膜となる絶縁膜230上に絶縁膜からなる保護膜250を形成する。具体的には、保護膜250は、プラズマCVDまたはスパッタリング等により、SiNを500nm成膜することにより形成する。このようにして作製される半導体装置では、ゲート電極41と保護膜250との間にバリア絶縁膜561が形成されるため、ゲート電極41に含まれる金と保護膜250に含まれるシリコンとの共晶が形成されることを防ぐことができ、信頼性を高めることができる。尚、上記以外の内容については、第3の実施の形態及び第7の実施の形態と同様である。第10の実施の形態半導体装置次に、第10の実施の形態の半導体装置について図35に基づき説明する。本実施の形態における半導体装置はHEMTであり、半導体等からなる基板10の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層21、スペーサ層22、電子供給層23がエピタキシャル成長により積層して形成されている。これにより、電子走行層21において電子供給層23に近い側に2DEG21aが形成される。また、電子供給層23上には酸化アルミニウム等からなるゲート絶縁膜となる絶縁膜230が形成されている。ゲート電極41はリセスが形成されている領域に絶縁膜230を介して形成されており、ソース電極42及びドレイン電極43は電子供給層23と接して形成されている。尚、ソース電極42及びドレイン電極43は電子走行層21と接するものであってもよい。ゲート電極41の上面及び側面にはバリア絶縁膜561が形成されており、バリア絶縁膜561及び絶縁膜230等の上には、絶縁膜からなる保護膜250が形成されている。このようなバリア絶縁膜561をゲート電極41と保護膜250との間に形成することにより、ゲート電極に含まれる金と保護膜250に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。半導体装置の製造方法次に、本実施の形態における半導体装置の製造方法について、図36~図38に基づき説明する。最初に、図36aに示すように、半絶縁性のSiC等からなる基板10上に不図示のバッファ層を形成し、更に第1の半導体層となる電子走行層21、スペーサ層22、第2の半導体層となる電子供給層23が順次形成された半導体層を形成する。この後、図示はしないが素子分離領域を形成する。次に、図36bに示すように、電子供給層23上にソース電極42及びドレイン電極43を形成する。具体的には、電子供給層23上にソース電極42及びドレイン電極43が形成される領域に開口領域を有する不図示のレジストパターンを形成し、真空蒸着等によりTa/AlTa:20nm、Al:200nmの積層膜等からなる金属膜を成膜する。この後、有機溶剤等に浸漬させリフトオフを行なうことによりレジストパターンの形成されていない領域に、Ta/Alからなるソース電極42及びドレイン電極43を形成することができる。また、リフトオフを行なった後に、例えば、550°Cの温度で熱処理を行なうことによりオーミックコンタクトさせることができる。次に、図36cに示すように、電子供給層23の表面に、ゲート絶縁膜となる絶縁膜230を形成する。具体的には、ALDまたはスパッタリングにより酸化アルミニウムを膜厚が2nmから200nm、例えば、膜厚が約20nmとなるように形成する。次に、図37aに示すように、絶縁膜230上にゲート電極41及びゲート電極保護膜60を形成する。具体的には、絶縁膜230上にゲート電極41が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、全面に金属膜Ni/AuNi:10nm/Au:400nmを真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜除去する。これにより絶縁膜230上に、Ni/Auからなるゲート電極41を形成する。次に、図37bに示すように、ゲート電極41の上面及び側面を含む全面に絶縁膜561aを形成する。絶縁膜561aはバリア絶縁膜561となるものであり、スパッタリングにより酸化アルミニウム膜を約20nm成膜することにより形成する。次に、図37cに示すように、ゲート電極41の上面及び側面を覆うようにバリア絶縁膜561を形成する。具体的には、絶縁膜561a上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。このレジストパターンは、バリア絶縁膜561が形成される領域、即ち、ゲート電極41の上面及び側面にレジストパターンが形成されるものであり、絶縁膜230の表面等に開口領域を有するものである。この後、TMAH水溶液を用いたウエットエッチングにより、レジストパターンの形成されていない領域の絶縁膜561aを除去する。この後、レジストパターンを除去することにより、残った絶縁膜561aによりバリア絶縁膜561が形成される。尚、この後、レジストパターンは有機溶剤等により除去する。次に、図38に示すように、バリア絶縁膜561及びゲート絶縁膜となる絶縁膜230上に絶縁膜からなる保護膜250を形成する。具体的には、保護膜250は、プラズマCVDまたはスパッタリング等により、SiNを500nm成膜することにより形成する。このようにして作製される半導体装置では、ゲート電極41と保護膜250との間にバリア絶縁膜561が形成されるため、ゲート電極41に含まれる金と保護膜250に含まれるシリコンとの共晶が形成されることを防ぐことができ、信頼性を高めることができる。尚、上記以外の内容については、第4の実施の形態及び第9の実施の形態と同様である。第11の実施の形態次に、第11の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。本実施の形態における半導体デバイスは、第1から第10の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図39に基づき説明する。尚、図39は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第1から第10の実施の形態に示されているものとは、異なっている。最初に、第1から第10の実施の形態において製造された半導体装置をダイシング等により切断することにより、GaN系の半導体材料のHEMTの半導体チップ810を形成する。この半導体チップ810をリードフレーム820上に、ハンダ等のダイアタッチ剤830により固定する。次に、ゲート電極841をゲートリード821にボンディングワイヤ831により接続し、ソース電極842をソースリード822にボンディングワイヤ832により接続し、ドレイン電極843をドレインリード823にボンディングワイヤ833により接続する。尚、ボンディングワイヤ831、832、833はAl等の金属材料により形成されている。尚、本実施の形態におけるゲート電極841はゲート電極パッドであり、第1から第10の実施の形態におけるゲート電極41と接続されている。同様に、ソース電極842はソース電極パッドでありソース電極42と接続されており、ドレイン電極843はドレイン電極パッドでありドレイン電極43と接続されている。次に、トランスファーモールド法によりモールド樹脂840による樹脂封止を行なう。このようにして、GaN系の半導体材料を用いたHEMTのディスクリートパッケージされている半導体デバイスを作製することができる。また、本実施の形態における電源装置及び高周波増幅器は、第1から第10の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。図40に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置860は、高圧の一次側回路861、低圧の二次側回路862及び一次側回路861と二次側回路862との間に配設されるトランス863を備えている。一次側回路861は、交流電源864、いわゆるブリッジ整流回路865、複数のスイッチング素子図40に示す例では4つ866及び一つのスイッチング素子867等を備えている。二次側回路862は、複数のスイッチング素子図40に示す例では3つ868を備えている。図40に示す例では、第1から第10の実施の形態における半導体装置を一次側回路861のスイッチング素子866及び867として用いている。尚、一次側回路861のスイッチング素子866及び867は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路862において用いられているスイッチング素子868はシリコンにより形成される通常のMISFETmetalinsulatorsemiconductorfieldeffecttransistorを用いている。また、図41に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器870は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器870は、ディジタルプレディストーション回路871、ミキサー872、パワーアンプ873及び方向性結合器874を備えている。ディジタルプレディストーション回路871は、入力信号の非線形歪みを補償する。ミキサー872は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ873は、交流信号とミキシングされた入力信号を増幅する。図41に示す例では、パワーアンプ873は、第1から第10の実施の形態における半導体装置を有している。方向性結合器874は、入力信号や出力信号のモニタリング等を行なう。図41に示す回路では、例えば、スイッチの切り替えにより、ミキサー872により出力信号を交流信号とミキシングしてディジタルプレディストーション回路871に送出することが可能である。以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。上記の説明に関し、更に以下の付記を開示する。付記1基板の上方に形成された窒化物半導体からなる半導体層と、前記半導体層の上方に、金を含む材料により形成された電極と、前記電極の上方に形成されたバリア膜と、前記半導体層の上方に、シリコンの酸化膜、窒化膜、酸窒化物のいずれかを含む材料により形成された保護膜と、を有し、前記保護膜は前記バリア膜上に形成されるものであって、前記バリア膜は金属の酸化物、窒化物、酸窒化物のいずれかを含む材料により形成されているものであることを特徴とする半導体装置。付記2前記バリア膜は前記電極の上面及び側面に形成されているものであることを特徴とする付記1に記載の半導体装置。付記3前記バリア膜は、Al、Ti、Ta、W、Mo、Hf、Ni、Zrのうちから選ばれる1または2以上の元素の酸化物、窒化物、酸窒化物のいずれかであることを特徴とする付記1または2に記載の半導体装置。付記4前記バリア膜と前記電極との間には、前記バリア膜に含まれる金属からなる金属膜が形成されていることを特徴とする付記1から3のいずれかに記載の半導体装置。付記5前記保護膜は、窒化シリコンにより形成されているものであることを特徴とする付記1から4のいずれかに記載の半導体装置。付記6前記半導体装置は電界効果トランジスタであって、前記電極はゲート電極であり、前記半導体層は、第1の半導体層と、前記第1の半導体層の上方に形成された第2の半導体層とを含むものであって、前記第1の半導体層または第2の半導体層に接して形成されたソース電極及びドレイン電極を有することを特徴とする付記1から5のいずれかに記載の半導体装置。付記7第2の半導体層の上方には、絶縁膜が形成されており、前記ゲート電極は、前記絶縁膜上に形成されているものであることを特徴とする付記6に記載の半導体装置。付記8前記半導体装置は電界効果トランジスタであって、前記電極はゲート電極であり、前記半導体層上には絶縁膜が形成されており、前記半導体層は、第1の半導体層と、前記第1の半導体層の上方に形成された第2の半導体層とを含むものであって、前記第1の半導体層または第2の半導体層に接して形成されたソース電極及びドレイン電極を有し、前記第2の半導体層にはリセスとなる開口部が形成され、前記絶縁膜は前記リセスの内部表面に形成されており、前記ゲート電極は前記絶縁膜を介し前記リセスの形成されている領域に形成されていることを特徴とする付記1から5のいずれかに記載の半導体装置。付記9前記第1の半導体層は、GaNを含むものであって、前記第2の半導体層は、AlGaNを含むものであることを特徴とする付記6から8のいずれかに記載の半導体装置。付記10付記1から9のいずれかに記載の半導体装置を有することを特徴とする電源装置。付記11付記1から9のいずれかに記載の半導体装置を有することを特徴とする増幅器。付記12基板の上方に窒化物半導体からなる半導体層を形成する工程と、前記半導体層の上方に金を含む材料により電極を形成する工程と、前記電極の上方にバリア膜を形成する工程と、前記半導体層の上方にシリコンの酸化膜、窒化膜、酸窒化物のうちいずれかを含む材料により保護膜を形成する工程と、を有し、前記保護膜は前記バリア膜上に形成されるものであって、前記バリア膜は金属の酸化物、窒化物、酸窒化物のいずれかを含む材料により形成されているものであることを特徴とする半導体装置の製造方法。付記13前記バリア膜を形成する工程は、前記電極上に金属膜を形成する工程と、前記金属膜を酸化、窒化、酸窒化のいずれかを行なう工程と、を含むものであることを特徴とする付記12に記載の半導体装置の製造方法。付記14前記電極を形成する工程及び前記バリア膜を形成する工程は、前記電極となる金を含む材料からなる膜を形成する工程と、前記金を含む材料からなる膜上に金属膜を形成する工程と、前記電極となる領域以外の前記金を含む材料からなる膜及び前記金属膜を除去する工程と、前記金属膜を酸化、窒化、酸窒化のいずれかを行なう工程と、を含むものにより行なわれることを特徴とする付記12に記載の半導体装置の製造方法。付記15前記金を含む材料からなる膜を形成する工程の前に、前記半導体層の上方に前記電極が形成される領域に開口領域を有するレジストパターンを形成する工程を含み、前記金を含む材料からなる膜及び前記金属膜を除去する工程は、前記レジストパターンを用いたリフトオフにより行なわれるものであることを特徴とする付記14に記載の半導体装置の製造方法。付記16前記金属膜を形成する工程は、前記電極の上面及び側面に前記金属膜を形成するものであることを特徴とする付記15に記載の半導体装置の製造方法。付記17前記金属膜を酸化、窒化、酸窒化のいずれかを行なう工程は、前記金属膜を酸化するものであって、酸素雰囲気中でのアニール処理、酸素プラズマによるアッシング処理又はUVオゾン処理のいずれかにより行なわれるものであることを特徴とする付記12から16のいずれかに記載の半導体装置の製造方法。付記18前記半導体装置は電界効果トランジスタであって、前記電極はゲート電極であり、前記半導体層を形成する工程は、第1の半導体層を形成する工程と、前記第1の半導体層の上方に第2の半導体層を形成する工程を含み、前記第1の半導体層または前記第2の半導体層に接してソース電極及びドレイン電極を形成する工程を有することを特徴とする付記13から17のいずれかに記載の半導体装置の製造方法。付記19前記第2の半導体層の上方に絶縁膜を形成する工程を有しており、前記ゲート電極は前記絶縁膜上に形成されるものであることを特徴とする付記18に記載の半導体装置の製造方法。付記20前記半導体装置は電界効果トランジスタであって、前記電極はゲート電極であり、前記半導体層を形成する工程は、第1の半導体層を形成する工程と、前記第1の半導体層の上方に第2の半導体層を形成する工程を含み、前記第1の半導体層または前記第2の半導体層に接してソース電極及びドレイン電極を形成する工程と、前記第2の半導体層にリセスとなる開口部を形成する工程と、前記第2の半導体層の上方及び前記リセスの内部表面に絶縁膜を形成する工程と、を有し、前記電極を形成する工程は、絶縁膜を介し前記リセスの形成されている領域にゲート電極を形成するものであることを特徴とする付記13から17のいずれかに記載の半導体装置の製造方法。