発振信号に基づいた充放電信号に応じて、充放電電流を出力端子に流すチャージポンプと、前記出力端子に一端が接続され、ローパスフィルタを構成する可変抵抗と、前記可変抵抗の他端に一端が接続され、接地に他端が接続され、前記ローパスフィルタを構成する容量と、前記出力端子のチャージポンプ電圧を電流に変換した動作電流を出力する電圧電流変換器と、リング状に直列に接続された複数のインバータを有し、前記インバータを動作させるための前記動作電流が供給され、前記動作電流に応じて発振周波数が制御される前記発振信号を出力する電流制御発振器と、前記可変抵抗の他端のフィルタ電圧と、第1の基準電圧およびこの第1の基準電圧よりも高い第2の基準電圧と、を比較し、この比較結果に応じた比較信号を出力する第1の比較回路と、前記比較信号に基づいて、前記電流制御発振器の前記インバータの段数を制御する制御回路と、を備え、前記第1の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の下限であり、前記第2の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の上限であり、前記発振信号位相がロックされた状態において、前記制御回路は、前記フィルタ電圧が前記第1の基準電圧よりも低い場合には、前記インバータの段数が多くなるように制御し、前記フィルタ電圧が前記第2の基準電圧よりも高い場合には、前記インバータの段数が少なくなるように制御することを特徴とするPLL回路。発振信号に基づいた充放電信号に応じて、充放電電流を出力端子に流すチャージポンプと、前記出力端子に一端が接続され、ローパスフィルタを構成する可変抵抗と、前記可変抵抗の他端に一端が接続され、接地に他端が接続され、前記ローパスフィルタを構成する容量と、前記出力端子のチャージポンプ電圧を電流に変換した動作電流を出力する電圧電流変換器と、リング状に直列に接続された複数のインバータと、前記複数のインバータの出力と接地との間に接続された複数の可変容量と、を有し、前記インバータを動作させるための前記動作電流が供給され、前記動作電流に応じて発振周波数が制御される前記発振信号を出力する電流制御発振器と、前記可変抵抗の他端のフィルタ電圧と、第1の基準電圧およびこの第1の基準電圧よりも高い第2の基準電圧と、を比較し、この比較結果に応じた比較信号を出力する第1の比較回路と、前記比較信号に基づいて、前記電流制御発振器の前記インバータの段数を制御する制御回路と、を備え、前記第1の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の下限であり、前記第2の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の上限であり、前記発振信号位相がロックされた状態において、前記制御回路は、前記フィルタ電圧が前記第1の基準電圧よりも低い場合には、前記可変容量の容量値が小さくなるように制御し、一方、前記フィルタ電圧が前記第2の基準電圧よりも高い場合には、前記可変容量の容量値が大きくなるように制御することを特徴とするPLL回路。発振信号に基づいた充放電信号に応じて、充放電電流を出力端子に流すチャージポンプと、前記出力端子に一端が接続され、ローパスフィルタを構成する可変抵抗と、前記可変抵抗の他端に一端が接続され、接地に他端が接続され、前記ローパスフィルタを構成する容量と、前記出力端子のチャージポンプ電圧を電流に変換した動作電流を出力する電圧電流変換器と、リング状に直列に接続された複数のインバータを有し、前記インバータを動作させるための前記動作電流が供給され、前記動作電流に応じて発振周波数が制御される前記発振信号を出力する電流制御発振器と、前記可変抵抗の他端のフィルタ電圧と、第1の基準電圧およびこの第1の基準電圧よりも高い第2の基準電圧と、を比較し、この比較結果に応じた比較信号を出力する第1の比較回路と、前記比較信号に基づいて、前記電流制御発振器の前記インバータの段数を制御する制御回路と、を備え、前記第1の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の下限であり、前記第2の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の上限であり、前記発振信号位相がロックされた状態において、前記制御回路は、前記フィルタ電圧が前記第1の基準電圧よりも低い場合には、前記動作電流が大きくなるように制御し、一方、前記フィルタ電圧が前記第2の基準電圧よりも高い場合には、前記動作電流が小さくなるように制御することを特徴とするPLL回路。前記位相がロックされた状態において、前記制御回路は、前記フィルタ電圧が前記第1の基準電圧よりも低い場合には、前記チャージポンプの前記充電電流および前記放電電流が大きくなるようにさらに制御し、一方、前記フィルタ電圧が前記第2の基準電圧よりも高い場合には、前記チャージポンプの前記充電電流および前記放電電流が小さくなるようにさらに制御することを特徴とする請求項1ないし3のいずれか一項に記載のPLL回路。前記位相がロックされた状態において、前記制御回路は、前記フィルタ電圧が前記第1の基準電圧よりも低い場合には、前記可変抵抗の抵抗値が大きくなるようにさらに制御し、一方、前記フィルタ電圧が前記第2の基準電圧よりも高い場合には、前記可変抵抗の抵抗値が小さくなるようにさらに制御することを特徴とする請求項4に記載のPLL回路。特性の向上を図ることが可能なPLL回路を提供する。実施例に従ったPLL回路は、発振信号に基づいた充放電信号に応じて、充放電電流を出力端子に流すチャージポンプを備える。PLL回路は、前記出力端子に一端が接続され、ローパスフィルタを構成する可変抵抗を備える。PLL回路は、前記可変抵抗の他端に一端が接続され、接地に他端が接続され、前記ローパスフィルタを構成する容量を備える。PLL回路は、前記出力端子のチャージポンプ電圧を電流に変換した動作電流を出力する電圧電流変換器を備える。PLL回路は、リング状に直列に接続された複数のインバータを有し、前記インバータを動作させるための前記動作電流が供給され、前記動作電流に応じて発振周波数が制御される前記発振信号を出力する電流制御発振器を備える。PLL回路は、前記可変抵抗の他端のフィルタ電圧と、第1の基準電圧およびこの第1の基準電圧よりも高い第2の基準電圧と、を比較し、この比較結果に応じた比較信号を出力する第1の比較回路を備える。PLL回路は、前記比較信号に基づいて、前記電流制御発振器の前記インバータの段数を制御する制御回路を備える。前記第1の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の下限である。前記第2の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の上限である。前記発振信号位相がロックされた状態において、前記制御回路は、前記フィルタ電圧が前記第1の基準電圧よりも低い場合には、前記インバータの段数が多くなるように制御し、前記フィルタ電圧が前記第2の基準電圧よりも高い場合には、前記インバータの段数が少なくなるように制御する。以下、各実施例について図面に基づいて説明する。図1は、実施例1に係るPLL回路100の構成の一例を示す図である。また、図2は、図1に示す電流制御発振器7の構成の一例を示す図である。また、図3は、図1に示す電流制御発振器7の構成の他の例を示す図である。また、図4は、図1に示す第1の比較回路4と制御回路5の構成の一例を示す図である。図1に示すように、PLL回路100は、チャージポンプ1と、ローパスフィルタ2と、スイッチ回路3と、第1の比較回路4と、制御回路5と、電圧電流変換器6と、電流制御発振器7と、第1の分周器8と、第2の分周器9と、第2の比較回路10と、第3の分周器11と、を備える。チャージポンプ1は、発振信号S1に基づいた充放電信号Scdに応じて、発振信号に基づいた充放電信号に応じて、充放電電流を出力端子1aに流すようになっている。このチャージポンプ1は、例えば、図1に示すように、第1の電流源I1と、第2の電流源I2と、第1のスイッチ素子第1のMOSトランジスタM1と、第2のスイッチ素子第2のMOSトランジスタM2と、を有する。第1の電流源I1は、電源に一端が接続されている。第1のスイッチ素子第1のMOSトランジスタM1は、第1の電流源I1の他端に一端ドレインが接続され、出力端子1aに他端ソースが接続されている。第2のスイッチ素子第2のMOSトランジスタM2は、出力端子1aに一端ドレインが接続されている。第2の電流源I2は、第2のスイッチ素子M2の他端ソースに一端が接続され、接地に他端が接続されている。第1のスイッチ素子M1と第2のスイッチ素子M2とは、充放電信号Scdに応じて、相補的にオン/オフが制御されるようになっている。これにより、出力端子1aに流れる充電電流Ipと放電電流Inとが制御されて、出力端子1aのチャージポンプ電圧Vchが制御される。また、可変抵抗Rxおよび容量Cは、ローパスフィルタ2を構成する。この可変抵抗Rxは、チャージポンプ1の出力端子1aに一端が接続されている。この可変抵抗Rxは、制御信号SCONに応じて、その抵抗値が変化するようになっている。容量Cは、可変抵抗Rxの他端に一端が接続され、接地に他端が接続されている。また、電圧電流変換器6は、出力端子1aのチャージポンプ電圧Vchを電流に変換した動作電流Imを電流制御発振器7に出力するようになっている。また、電流制御発振器7は、リング状に直列に接続された複数のインバータを有し、このインバータを動作させるための動作電流Imが供給されるようになっている。この電流制御発振器7は、この動作電流Imに応じて発振周波数が制御される発振信号S1を出力するようになっている。ここで、電流制御発振器7は、例えば、図2に示すように、リング状に直列に接続された複数奇数個のインバータ7a-1~7a-nと、複数のスイッチ回路7b-1~7b-mと、を有する。この場合、電流制御発振器7は、制御信号SCONに応じて、スイッチ回路7b-1~7b-mの何れか1つをオンし残りをオフすることにより、リング状に接続されるインバータの段数を制御することができるようになっている。なお、リングから外れる残りのインバータは、その動作が停止される。また、他の例として、電流制御発振器7は、例えば、図3に示すように、リング状に直列に接続された複数奇数個のインバータ7a-1~7a-nと、複数奇数個のインバータ7a-1~7a-nの出力と接地との間に接続された複数奇数個の可変容量7c-1~7c-nと、を有する。この場合、電流制御発振器7は、制御信号SCONに応じて、複数の可変容量7c-1~7c-nの容量値を制御することができるようになっている。また、図1に示すように、スイッチ回路3は、ローパスフィルタ2の出力端子2aと第1の比較回路4の入力端子4a第1、第2のコンパレータCMP1、CMP2の反転入力端子との間に接続されている。このスイッチ回路3は、PLL回路100の発振信号S1の位相がロックされた状態なると、ロック信号LOCKDETに応じてオンし、出力端子2a可変抵抗Rxの他端のフィルタ電圧Vlpfが第1の比較回路4の入力端子4aに供給されるようになっている。第1の比較回路4は、出力端子2a可変抵抗Rxの他端のフィルタ電圧Vlpfと、第1の基準電圧V1およびこの第1の基準電圧V1よりも高い第2の基準電圧V2と、を比較し、この比較結果に応じた比較信号Sc1、Sc2を出力するようになっている。この第1の基準電圧V1は、チャージポンプ1の充電電流Ipと放電電流Inとが等しくなるチャージポンプ電圧Vchの下限である。また、第2の基準電圧V2は、チャージポンプ1の充電電流Ipと放電電流Inとが等しくなるチャージポンプ電圧Vchの上限である。この第1の第1の比較回路4は、図1に示すように、例えば、電源に一端が接続された第1の分圧抵抗Rd1と、第1の分圧抵抗Rd1の他端に一端が接続された第2の分圧抵抗Rd2と、第2の分圧抵抗Rd2の他端に一端が接続され、接地に他端が接続された第3の分圧抵抗Rd3と、を有する。これらの第1ないし第3の分圧抵抗Rd1~Rd3により電源電圧VDDを分圧して、第1、第2の基準電圧V1、V2を生成している。また、第1の比較回路4は、第1のコンパレータCMP1と、第2のコンパレータCMP2と、を有する。第1のコンパレータCMP1は、第1の基準電圧V1が非反転入力端子に入力され第2の分圧抵抗Rd2の他端が非反転入力端子に接続され、フィルタ電圧Vlpfが反転入力端子に入力されスイッチ回路SWの他端が反転入力端子に接続され、第1の基準電圧V1とフィルタ電圧Vlpfとを比較した結果に応じた信号Sc1を制御回路5に出力するようになっている。また、第2のコンパレータCMP2は、第2の基準電圧V2が非反転入力端子に入力され第1の分圧抵抗Rd1の他端が非反転入力端子に接続され、フィルタ電圧Vlpfが反転入力端子に入力されスイッチ回路SWの他端が反転入力端子に接続され、第2の基準電圧V2とフィルタ電圧Vlpfとを比較した結果に応じた信号Sc2を制御回路5に出力するようになっている。制御回路5は、比較信号Sc1、Sc2に基づいて、制御信号SCONを出力し、電流制御発振器7のインバータの段数図2の場合、インバータの出力と接地との間に接続された可変容量の容量値図3の場合、動作電流Im、充電電流Ip、放電電流In、可変抵抗Rxの抵抗値を制御するようになっている。この制御回路5は、PLL回路100の発振信号S1の位相がロックされた状態において、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合には、インバータの段数が多くなるように制御し、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合には、インバータの段数が少なくなるように制御する電流制御発振器7が図2の構成を有する場合。または、制御回路5は、PLL回路100の発振信号S1の位相がロックされた状態において、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合には、可変容量7c-1~7c-nの容量値が小さくなるように制御し、一方、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合には、可変容量7c-1~7c-nの容量値が大きくなるように制御する電流制御発振器7が図3の構成を有する場合。または、制御回路5は、PLL回路100の発振信号S1の位相がロックされた状態において、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合には、動作電流Imが大きくなるように制御し、一方、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合には、動作電流Imが小さくなるように制御するようにしてもよい。ここで、上述の3通りの制御動作に加えて、制御回路5は、PLL回路100の発振信号S1の位相がロックされた状態において、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合には、チャージポンプ1の充電電流Ipおよび放電電流Inが大きくなるようにさらに制御し、一方、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合には、チャージポンプ1の充電電流Ipおよび放電電流Inが小さくなるようにさらに制御するようになっている。この制御動作に加えて、制御回路5は、PLL回路100の発振信号S1の位相がロックされた状態において、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合には、可変抵抗Rxの抵抗値が大きくなるようにさらに制御し、一方、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合には、可変抵抗Rxの抵抗値が小さくなるようにさらに制御するようになっている。なお、制御回路5は、PLL回路100の発振信号S1の位相がロックされた状態において、フィルタ電圧Vlpfが第1の基準電圧V1と第2の基準電圧V2との間にある場合には、制御信号SCONを出力しない。ここで、図4に示すように、制御回路5は、NAND回路5aと、インバータ5bと、NOR回路5cと、アップ/ダウンコンバータ5dと、を有する。NAND回路5aは、第1、2のコンパレータCMP1、CMP2の出力信号比較結果信号Sc1、Sc2が入力されるようになっている。インバータ5bは、このNAND回路5aの出力信号が入力され、アップ信号UPをアップ/ダウンコンバータ5dに出力するようになっている。このアップ信号UPは、第1、2のコンパレータCMP1、CMP2の出力信号に基づいて、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合に出力される。NOR回路5cは、第1、2のコンパレータCMP1、CMP2の出力信号比較結果信号Sc1、Sc2が入力され、ダウン信号DOWNをアップ/ダウンコンバータ5dに出力するようになっている。このダウン信号DOWNは、第1、2のコンパレータCMP1、CMP2の出力信号に基づいて、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合に出力される。また、アップ/ダウンコンバータ5dは、アップ信号UPおよびダウン信号DOWNに応じて、制御信号SCON論理S0、S1、S2を出力するようになっている。上述のように、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合に、ダウン信号DOWNがアップ/ダウンコンバータ5dに入力され、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合に、アップ信号UPがアップ/ダウンコンバータ5dに入力される。ここで、図5は、図4に示す制御回路5の制御信号SCONの論理の一例を示す図である。なお、図5において、制御信号SCON論理S0、S1、S2の初期値は、100である。また、図5では、一例として、制御信号SCONを3桁で表現しているが、必要に応じて、さらに桁数を増加または減少させてもよい。例えば、アップ/ダウンコンバータ5dは、アップ信号UPが入力されると、制御信号SCON論理S0、S1、S2の値に1を加算する。これにより、例えば、制御信号SCON論理S0、S1、S2は、100から101になる図5。一方、アップ/ダウンコンバータ5dは、ダウン信号DOWNが入力されると、制御信号SCON論理S0、S1、S2の値から1を減算する。これより、例えば、制御信号SCON論理S0、S1、S2は、100から011になる図5。このようにして設定される制御信号SCON論理S0、S1、S2に応じて、各パラメータ該インバータの段数図2の場合、該容量値図3の場合、該動作電流Im、充電電流Ip、放電電流In、該抵抗値が段階的に制御される。また、図1に示すように、第1の分周器8は、基準クロック信号RefCkが入力され、この基準クロック信号RefCkを分周した第1の分周信号Sd1を出力するようになっている。第2の分周器9は、発振信号S1が入力され、この発振信号S1を分周した第2の分周信号Sd2を出力するようになっている。第2の比較回路10は、第1の分周信号Sd1と第2の分周信号Sd2とを比較し、この比較結果に応じて、第1の分周信号Sd1に第2の分周信号Sd2が近づくように、充放電信号Scdを出力するようになっている。第3の分周器11は、発振信号S1が入力され、発振信号S1を分周した出力信号S2を出力するようになっている。次に、以上のような構成を有するPLL回路100の特性について検討する。図6は、図1に示すPLL回路100のフィルタ電圧Vlpfと、充電電流Ip、放電電流Inとの関係を示す図である。図6に示すように、フィルタ電圧Vlpfが第1の基準電圧V1と第2の基準電圧V2との間にあるとき、充電電流Ipと放電電流Inとがマッチングしている。すなわち、フィルタ電圧Vlpfを第1の基準電圧V1と第2の基準電圧V2との間にあるように制御することにより、PLL回路100の特性を向上することができる。また、図7は、図1に示すPLL回路100の電流制御発振器7のインバータの段数を変化させた場合における、フィルタ電圧Vlpfと、発振信号S1の発振周波数と、の関係を示す図である。図7に示すように、発振信号S1の発振周波数において、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合は、インバータの段数を増加させることにより、フィルタ電圧Vlpfを第1の基準電圧V1と第2の基準電圧V2との間に上昇させることができる。一方、発振信号S1の発振周波数において、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合は、インバータの段数を減少させることにより、フィルタ電圧Vlpfを第1の基準電圧V1と第2の基準電圧V2との間に下降させることができる。また、図8は、図1に示すPLL回路100の電流制御発振器7の動作電流Imを変化させた場合における、フィルタ電圧Vlpfと、発振信号S1の発振周波数と、の関係を示す図である。図8に示すように、発振信号S1の発振周波数において、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合は、電流制御発振器7の動作電流Imを増加させることにより、フィルタ電圧Vlpfを第1の基準電圧V1と第2の基準電圧V2との間に上昇させることができる。一方、発振信号S1の発振周波数において、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合は、電流制御発振器7の動作電流Imを減少させることにより、フィルタ電圧Vlpfを第1の基準電圧V1と第2の基準電圧V2との間に下降させることができる。また、図9は、図1に示すPLL回路100の電流制御発振器7のインバータの出力に接続された可変容量の容量値を変化させた場合における、フィルタ電圧Vlpfと、発振信号S1の発振周波数と、の関係を示す図である。図9に示すように、発振信号S1の発振周波数において、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合は、インバータの出力に接続された可変容量の容量値を減少させることにより、フィルタ電圧Vlpfを第1の基準電圧V1と第2の基準電圧V2との間に上昇させることができる。一方、発振信号S1の発振周波数において、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合は、インバータの出力に接続された可変容量の容量値を増加させることにより、フィルタ電圧Vlpfを第1の基準電圧V1と第2の基準電圧V2との間に下降させることができる。また、図10は、図1に示すPLL回路100のプロセス特性が異なる場合における、フィルタ電圧Vlpfと、発振信号S1の発振周波数と、の関係を示す図である。図10に示すように、プロセス特性が一般的なPLL回路の場合図10のTTは、発振信号S1の発振周波数において、フィルタ電圧Vlpfが第1の基準電圧V1と第2の基準電圧V2との間にあり、所望のPLL特性を有する。プロセス特性がばらついて高速なPLL回路である場合図10のFFは、発振信号S1の発振周波数において、フィルタ電圧Vlpfが第1の基準電圧V1よりも低く、所望の特性を有さない。同様に、プロセス特性がばらついて低速なPLL回路である場合図10のSSは、発振信号S1の発振周波数において、フィルタ電圧Vlpfが第2の基準電圧V2よりも高く、所望の特性を有さない。プロセス特性がばらついた図10のFF、SSの場合においても、既述の制御動作によりフィルタ電圧Vlpfを第1の基準電圧V1と第2の基準電圧V2との間に調整することにより、所望のPLL特性を得ることができると考えられる。次に、本実施例のPLL回路100の具体的な動作の一例について説明する。先ず、PLL回路100の通常の動作により、発振信号S1の位相がロックされた状態になる。これにより、スイッチ回路3は、Pロック信号LOCKDETに応じてオンし、出力端子2aのフィルタ電圧Vlpfが第1の比較回路4の入力端子4aに供給される。次に、第1の比較回路4は、出力端子2aのフィルタ電圧Vlpfと、第1の基準電圧V1およびこの第1の基準電圧V1よりも高い第2の基準電圧V2と、を比較し、この比較結果に応じた比較信号Sc1、Sc2を出力する。そして、制御回路5は、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合には、インバータの段数が多くなるように制御し、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合には、インバータの段数が少なくなるように制御する電流制御発振器7が図2の構成を有する場合。または、制御回路5は、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合には、可変容量7c-1~7c-nの容量値が小さくなるように制御し、一方、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合には、可変容量7c-1~7c-nの容量値が大きくなるように制御する電流制御発振器7が図3の構成を有する場合。または、制御回路5は、PLL回路100の発振信号S1の位相がロックされた状態において、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合には、動作電流Imが大きくなるように制御し、一方、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合には、動作電流Imが小さくなるように制御するようにしてもよい。ここで、インバータの段数を変更したり、可変容量の容量値を変更したりすると発振信号S1の発振周波数の傾きが変化して、LBWバンド幅が変化する。つまり、PLLの特性が変化してしまう。そこで、このLBWを変化させないために、既述のように、充電電流Ipおよび放電電流In、可変抵抗Rxの抵抗値も同時に変更する。すなわち、制御回路5は、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合には、チャージポンプ1の充電電流Ipおよび放電電流Inが大きくなるようにさらに制御し、一方、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合には、チャージポンプ1の充電電流Ipおよび放電電流Inが小さくなるようにさらに制御する。さらにこの制御動作に加えて、制御回路5は、PLL回路100の発振信号S1の位相がロックされた状態において、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合には、可変抵抗Rxの抵抗値が大きくなるようにさらに制御し、一方、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合には、可変抵抗Rxの抵抗値が小さくなるようにさらに制御する。以上の制御動作により、LBWを維持しつつ、発振信号S1の発振周波数において、フィルタ電圧Vlpfが第1の基準電圧V1よりも低い場合は、フィルタ電圧Vlpfを第1の基準電圧V1と第2の基準電圧V2との間に上昇させ、一方、発振信号S1の発振周波数において、フィルタ電圧Vlpfが第2の基準電圧V2よりも高い場合は、フィルタ電圧Vlpfを第1の基準電圧V1と第2の基準電圧V2との間に下降させることができる。すなわち、PLL回路の周波数ロックレンジを保証するマージンを可能な限り大きくすることができる。以上のように、本実施例に係るPLL回路100によれば、特性の向上を図ることができる。なお、実施形態は例示であり、発明の範囲はそれらに限定されない。