"測定部位に装着するカフと、前記カフに加える圧力を調整する圧電ポンプと、前記圧電ポンプを駆動する駆動回路と、前記圧電ポンプの駆動タイミングを規定するパルス信号を前記駆動回路に出力するコントローラとを備え、前記駆動回路は、第1および第2駆動信号にそれぞれ応答して前記圧電ポンプの両端にそれぞれ印加する電圧の接続関係を切り替えるためのスイッチング回路と、前記コントローラから出力されたパルス信号に基づいて前記第1および第2駆動信号を出力する信号生成回路とを含み、前記信号生成回路は、前記第1および第2駆動信号の位相が重ならないようにタイミングを調整する信号調整回路を有する、電子血圧計。前記信号生成回路は、前記パルス信号を反転させた反転パルス信号を出力する反転回路をさらに含み、前記信号調整回路は、前記パルス信号および前記反転パルス信号の少なくとも一方のデューティ比を調整する、請求項1記載の電子血圧計。前記信号調整回路は、信号の位相を遅延させる遅延回路と、波形整形回路とを有する、請求項2記載の電子血圧計。前記遅延回路は、抵抗素子と、容量素子とで構成される、請求項3記載の電子血圧計。前記抵抗素子は、外部からの指示に従って抵抗値が変化する可変抵抗素子である、請求項4記載の電子血圧計。前記容量素子は、外部からの指示に従って容量成分が変化する可変容量素子である、請求項4記載の電子血圧計。一方で、当該圧電ポンプを駆動する方式として、他励振方式と自励振方式があるが、自励振方式の場合、回路の設計誤差等に起因してパルスの出力特性を微調整する必要があり、当該微調整のための回路を設ける場合、回路のレイアウト等が大きくなるという問題がある。他励振方式の場合、例えばCPUから圧電ポンプの特性に合わせたパルスを出力すれば良く設計が容易である。そして、そのパルスをHブリッジ回路等により、圧電ポンプに印加する方式が採用されている。この場合、Hブリッジ回路等のスイッチング時に信号を反転させるため、圧電ポンプに蓄積された電荷と反転した信号入力によって、大きな突入電流が流れることが知られている。当該突入電流は、電池電圧の降下を引き起こすことになり、血圧測定の精度に影響を及ぼす可能性がある。また、血圧計の電池寿命が短くなるという問題もある。本発明は、上記のような問題を解決するためになされたものであって、突入電流を簡易な方式で抑制することが可能な電子血圧計を提供することを目的とする。本発明のある局面に従う電子血圧計は、測定部位に装着するカフと、カフに加える圧力を調整する圧電ポンプと、圧電ポンプを駆動する駆動回路と、圧電ポンプの駆動タイミングを規定するパルス信号を駆動回路に出力するコントローラとを備える。駆動回路は、第1および第2駆動信号にそれぞれ応答して圧電ポンプの両端にそれぞれ印加する電圧の接続関係を切り替えるためのスイッチング回路と、コントローラから出力されたパルス信号に基づいて第1および第2駆動信号を出力する信号生成回路とを含む。信号生成回路は、第1および第2駆動信号の位相が重ならないようにタイミングを調整する信号調整回路を有する。好ましくは、信号生成回路は、パルス信号を反転させた反転パルス信号を出力する反転回路をさらに含み、信号調整回路は、パルス信号および反転パルス信号の少なくとも一方のデューティ比を調整する。特に、信号調整回路は、信号の位相を遅延させる遅延回路と、波形整形回路とを有する。特に、遅延回路は、抵抗素子と、容量素子とで構成される。特に、抵抗素子は、外部からの指示に従って抵抗値が変化する可変抵抗素子である。特に、容量素子は、外部からの指示に従って容量成分が変化する可変容量素子である。突入電流を簡易な方式で抑制することが可能である。以下、この発明に基づいた実施の形態における電子血圧計について図面を参照して詳細に説明する。なお、以下に説明する実施の形態において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。また、以下に複数の実施の形態が存在する場合、特に記載がある場合を除き、各々の実施の形態の構成を適宜組み合わせることは、当初から予定されている。各図中、同一符号は同一または相当部分を指し、重複する説明は繰返さない場合がある。本実施の形態では、測定部位を上腕とし、オシロメトリック法で血圧を算出し、一例として圧力センサが1個搭載されている電子血圧計について説明する。なお、血圧算出のために適用される方法は、オシロメトリック法に限定されない。なお、圧力センサの個数は複数個としても良い。電子血圧計1の外観図1は、本発明の実施の形態に従う電子血圧計1の外観について説明する図である。図2は、本発明の実施の形態に従う電子血圧計のハードウェア構成を表わすブロック図である。図1および図2を参照して、電子血圧計1は、本体部10と、表面カバー11と、被測定者の上腕に巻付け可能なカフ20とを備える。カフ20は、空気袋21を含む。表面カバー11には、たとえば液晶などにより構成される表示部40と、ユーザ被測定者からの指示を受付けるための複数のスイッチからなる操作部41とが配置されている。本体部10は、上述の表示部40および操作部41に加え、各部を集中的に制御し各種の演算処理を行なうためのCPUCentralProcessingUnit100と、CPU100に所定の動作をさせるためのプログラムやデータを記憶するための処理用のメモリ42と、測定した血圧データなどを格納するためのデータ格納用のメモリ43と、本体部10の各部に電力を供給するための電池44と、現在時間を計時して計時データをCPU100に出力するタイマ45とを含む。操作部41は、電源をONまたはOFFするための指示の入力と測定開始および終了の指示を受付ける測定/停止スイッチ41Aと、タイマ45をセットするために操作されるタイマセットスイッチ41Bと、メモリ43に格納された血圧データなどの情報をメモリ43から読出し、表示部40に表示する指示を受付けるためのメモリスイッチ41Cと、タイマセットの際の数字とメモリ呼び出しの際のメモリ番号の上げ下げの指示を受付けるための矢印スイッチ41D,41Eとを有する。本体部10は、さらに、圧電ポンプ51および排気弁以下、弁という52を含むカフ圧の調整機構を有する。圧電ポンプ51、弁52および空気袋21内の圧力カフ圧を検出するための圧力センサ321からなるエア系は、カフ用エアチューブ31を介して、カフ20に内包される空気袋21と接続される。本体部10は、さらに、上述したエア系と、カフ圧の調整機構と、発振回路331とを含む。カフ圧の調整機構は、圧電ポンプ51および弁52のほか、ポンプ駆動回路53と弁駆動回路54とを有する。圧電ポンプ51は、カフ圧を加圧するために、空気袋21に空気を供給する。弁52は、空気袋21の空気を排出しまたは封入するために開閉される。ポンプ駆動回路53は、圧電ポンプ51の駆動をCPU100から与えられる制御信号パルス信号に基づいて制御する。弁駆動回路54は弁52の開閉制御をCPU100から与えられる制御信号に基づいて行なう。圧力センサ321には、一例として静電容量型の圧力センサを用いる。静電容量型の圧力センサは、検出するカフ圧に応じて容量値が変化する。発振回路331は圧力センサ321に接続されて、圧力センサの容量値に基づき発振する。本例においては、発振回路331は、CPU100からの指示に応答して動作し、CPU100は、発振回路331に対して活性化信号を出力する。なお、圧力センサは、静電容量型に限られず、他の方式を採用することも可能である。例えば、ピエゾ抵抗素子を用いたピエゾ抵抗型の圧力センサを採用するようにすることも可能である。CPU100からの活性化信号を受けた発振回路331は、圧力センサ321の容量値に応じた周波数を有する信号以下、周波数信号というを出力する。出力した周波数信号はCPU100に与えられる。CPU100は、発振回路331から入力される周波数信号を圧力に変換することによって、圧力を検知する。図3は、本発明の実施の形態に従うポンプ駆動回路53の構成を説明する図である。図3を参照して、ポンプ駆動回路53は、反転回路60と、信号調整回路62と、Hブリッジ回路64と、昇圧回路66とを含む。反転回路60は、CPU100から与えられる制御信号パルス信号の入力を受ける。当該制御信号パルス信号は、圧電ポンプ51の駆動を規定するためのタイミング信号である。そして、反転回路60は、当該制御信号パルス信号の入力に応答して2つの制御信号を出力する。具体的には、一方は、入力されたパルス信号と同位相の信号をそのまま出力し、他方は、パルス信号の位相を反転させた反転パルス信号として出力する。信号調整回路62は、反転回路60から入力されたパルス信号および反転パルス信号をそれぞれ受けて、Hブリッジ回路64を駆動する第1および第2駆動信号としてそれぞれ出力する。具体的には、信号調整回路62は、入力されたパルス信号および反転パルス信号の少なくとも一方のデューティ比を調整して出力する。Hブリッジ回路64は、圧電ポンプ51に所定の電流を供給するスイッチング回路であり、第1および第2駆動信号に従って所定の電流を圧電ポンプ51に供給する。第1の駆動信号に従って圧電ポンプ51に第1の方向正方向に電流を供給するように圧電ポンプ51の両端に電圧を印加する。また、第2の駆動信号に従って圧電ポンプ51に第1の方向と反対の第2の方向負方向に電流を供給するように圧電ポンプ51の両端に電圧を印加する。すなわち、第1および第2の駆動信号に従って圧電ポンプ51の両端にそれぞれ印加する電圧の接続関係を切り替える論理を入れ替えるスイッチング制御を実行する。具体的には、圧電ポンプ51に印加する電圧の一方の側を高電圧として他方の側を低電圧とし、当該電圧の接続関係を第1および第2の駆動信号に従って切り替える。昇圧回路66は、CPU100からの指示に従ってHブリッジ回路64に供給する印加電圧のレベルを調整する。印加電圧のレベルを調整することにより圧電ポンプ51に流れる電流量を調整することが可能である。なお、圧電ポンプ51に流れる電流量が一定の場合には、CPU100からの電圧調整の指示は必要ではなく、固定的に所望の電圧に昇圧してHブリッジ回路64に供給すれば良い。なお、電圧を昇圧する必要がなければ特に昇圧回路66を設けない構成とすることも可能である。なお、Hブリッジ回路64および昇圧回路66の構成については、公知の技術であるのでその詳細な説明はしない。図4は、本発明の実施の形態に従う反転回路60および信号調整回路62の具体的構成について説明する図である。図4を参照して、反転回路60は、インバータIV0を含む。反転回路60に入力されたパルス信号は、分岐して一方は、そのまま信号調整回路62に出力され、他方は、インバータIV0を介する反転パルス信号として信号調整回路62に出力される。信号調整回路62は、インバータIV1,IV2と、NAND回路ND0,ND1と、抵抗素子R0,R1と、容量素子C0,C1とを含む。NAND回路ND0の一方の入力ノードは、パルス信号の入力を受け、他方の入力ノードは、ローパスフィルタを通過したパルス信号の入力を受ける。ローパスフィルタは、抵抗素子R0と、容量素子C0とで構成される。当該ローパスフィルタを通過したパルス信号は、抵抗素子R0および容量素子C0の抵抗および容量成分に従い信号の立ち上がりおよび立ち下りが鈍る。NAND回路ND0は、一方および他方の入力ノードがともにHレベルとなった場合にLレベルを出力し、インバータIV1を介してHレベルの信号が信号調整回路62から出力される。ここで、当該ローパスフィルタを通過した信号はHレベルへの立ち上がりおよびLレベルへの立ち下がりが鈍るためNAND回路ND0の内部信号において位相が遅延した状態となる。これによりNAND回路ND0の出力信号の立ち上がりおよび立ち下がりのタイミングが変化する。すなわち、NAND回路ND0の出力信号のデューティ比を調整することが可能となり、結果として信号調整回路62からの出力信号のデューティ比が調整される。同様に、NAND回路ND1の一方の入力ノードは、反転パルス信号の入力を受け、他方の入力ノードは、ローパスフィルタを通過した反転パルス信号の入力を受ける。ローパスフィルタは、抵抗素子R1と、容量素子C1とで構成される。当該ローパスフィルタを通過した反転パルス信号は、抵抗素子R1および容量素子C1の抵抗および容量成分に従い信号の立ち上がりおよび立ち下りが鈍る。NAND回路ND1は、一方および他方の入力ノードがともにHレベルとなった場合にLレベルを出力し、インバータIV2を介してHレベルの信号が信号調整回路62から出力される。ここで、当該ローパスフィルタを通過した信号はHレベルへの立ち上がりおよびLレベルへの立ち下がりが鈍るためNAND回路ND1の内部信号において位相が遅延した状態となる。これによりNAND回路ND1の出力信号の立ち上がりおよび立ち下がりのタイミングが変化する。すなわち、NAND回路ND1の出力信号のデューティ比を調整することが可能となり、結果として信号調整回路62からの出力信号のデューティ比が調整される。図5は、本発明の実施の形態に従う反転回路60および信号調整回路62の入力および出力信号波形を説明する図である。図5を参照して、CPU100からの一定周期の制御信号パルス信号が出力されている場合が示されている。具体的には、時刻t0でHレベル、時刻t2でLレベル、時刻t4でHレベル、時刻t6でLレベルに遷移する場合が示されている。そして、当該制御信号に従ってNAND回路ND0に入力される入力信号の波形が示されている。NAND回路ND0の内部において、本例においては、一例として、入力される信号波形の振幅が0~Vccであるものとし、最大振幅の30以下をLレベル、70以上をHレベルとして波形を整形する場合が示されている。ここで、NAND回路ND0の一方の入力ノードに対しては、遅延は生じないためパルス信号と同位相の信号が入力される。すなわち、NAND回路ND0の一方の入力ノードからの信号に従う内部信号A1の立ち上がりおよび立ち下がりは、遅延がないため制御信号と同位相の時刻t0でHレベル、時刻t2でLレベル、時刻t4でHレベル、時刻t6でLレベルに遷移する。一方、NAND回路ND0の他方の入力ノードに対しては、ローパスフィルタを介した信号が入力されるため波形の信号の立ち上がりおよび立ち下がりが鈍る信号が入力される。すなわち、NAND回路ND0の他方の入力ノードからの信号に従う内部信号B1の立ち上がりおよび立ち下がりは、遅延により制御信号から位相が遅れた時刻t1でHレベル、時刻t3でLレベル、時刻t5でHレベル、時刻t7でLレベルに遷移する。NAND回路ND0の出力信号は、内部信号A1およびB1の組み合わせに基づいて出力される。具体的には、内部信号A1およびB1のいずれか一方がLレベルである場合にHレベルの信号が出力され、ともにHレベルである場合にLレベルの信号が出力される。本例においては、インバータIV1に従う反転信号Hブリッジ回路の入力信号駆動信号FINとして、時刻t1でHレベル、時刻t2でLレベル、時刻t5でHレベル、時刻t6でLレベルに遷移する。これにより、信号調整回路62から制御信号パルス信号のデューティ比が調整されたHブリッジ回路に入力される駆動信号FINが出力される。図6は、本発明の実施の形態に従う反転回路60および信号調整回路62の入力および出力信号波形を説明する別の図である。図6を参照して、CPU100からの一定周期の制御信号パルス信号が出力されている場合が示されている。具体的には、時刻t10でHレベル、時刻t12でLレベル、時刻t14でHレベル、時刻t16でLレベルに遷移する場合が示されている。また、インバータIV0で反転された反転パルス信号が示されている。具体的には、時刻t10でLレベル、時刻t12でHレベル、時刻t14でLレベル、時刻t16でHレベルに遷移する場合が示されている。そして、当該反転パルス信号に従ってNAND回路ND1に入力される入力信号の波形が示されている。NAND回路ND1の内部において、本例においては、一例として、入力される信号波形の振幅が0~Vccであるものとし、最大振幅の30以下をLレベル、70以上をHレベルとして波形を整形する場合が示されている。ここで、NAND回路ND1の一方の入力ノードに対しては、遅延は生じないため反転パルス信号と同位相の信号が入力される。すなわち、NAND回路ND1の一方の入力ノードからの信号に従う内部信号A2の立ち上がりおよび立ち下がりは、遅延がないため反転パルス信号と同位相の時刻t10でLレベル、時刻t12でHレベル、時刻t14でLレベル、時刻t16でHレベルに遷移する。一方、NAND回路ND1の他方の入力ノードに対しては、ローパスフィルタを介した信号が入力されるため波形の信号の立ち上がりおよび立ち下がりが鈍る信号が入力される。すなわち、NAND回路ND0の他方の入力ノードからの信号に従う内部信号B2の立ち上がりおよび立ち下がりは、遅延により制御信号から位相が遅れた時刻t11でLレベル、時刻t13でHレベル、時刻t15でLレベル、時刻t17でHレベルに遷移する。NAND回路ND1の出力信号は、内部信号A2およびB2の組み合わせに基づいて出力される。具体的には、内部信号A2およびB2のいずれか一方がLレベルである場合にHレベルの信号が出力され、ともにHレベルである場合にLレベルの信号が出力される。本例においては、インバータIV2に従う反転信号Hブリッジ回路の入力信号駆動信号RINとして、時刻t10でLレベル、時刻t13でHレベル、時刻t14でLレベル、時刻t17でHレベルに遷移する。これにより、信号調整回路62から制御信号パルス信号のデューティ比が調整されたHブリッジ回路に入力される駆動信号RINが出力される。図7は、Hブリッジ回路に駆動信号FINおよびRINが入力される場合の突入電流について説明する図である。図7Aを参照して、ここでは、比較例として従来のHブリッジ回路に入力されていた駆動信号の波形が示されている。当該図に示されるように、駆動信号FINおよびRINは互いに相補的な論理関係を有しており、駆動信号FINのHレベルからLレベルの立ち下がりと、駆動信号RINのLレベルからHレベルの立ち上がりのタイミングがほぼ同時であった。これにより駆動信号FINのHレベルからLレベルの立下りに起因する突入電流と、駆動信号RINのLレベルからHレベルの立ち上がりに起因する突入電流とが流れるタイミングが同時になり、全体として突入電流が大きくなるという問題があった。当該突入電流により過大な電圧降下が生じるという問題があった。図7Bを参照して、ここでは、本例におけるHブリッジ回路に入力される駆動信号の波形が示されている。当該図に示されるように、駆動信号FINおよびRINの立ち上がりおよび立ち下がりのタイミングが重ならないように、デューティ比を調整した場合が示されている。これにより、時刻t20における駆動信号FINのHレベルからLレベルの立ち下がりと、時刻t21における駆動信号RINのLレベルからHレベルの立ち上がりのタイミングとがずれるため、駆動信号FINのHレベルからLレベルの立下りに起因する突入電流と、駆動信号RINのLレベルからHレベルの立ち上がりに起因する突入電流とが流れるタイミングがずれることになり、全体として突入電流を抑制することが可能となる。これにより、突入電流の大きさを抑制して過大な電圧降下が生じることを抑制する。同様に、時刻t22における駆動信号RINのHレベルからLレベルの立ち下がりと、時刻t23における駆動信号FINのLレベルからHレベルの立ち上がりのタイミングとがずれるため、駆動信号RINのHレベルからLレベルの立下りに起因する突入電流と、駆動信号FINのLレベルからHレベルの立ち上がりに起因する突入電流とが流れるタイミングがずれることになり、全体として突入電流を抑制することが可能となる。これにより、電池電圧の降下を抑制して、血圧測定の精度を高めた状態を維持することができるとともに、血圧計の電池寿命を延ばすことが可能となる。本例においては、信号調整回路63において、CPU100から出力される制御信号パルス信号および反転パルス信号のデューティ比をそれぞれ調整して駆動信号FINおよびRINを出力する方式について説明したが、いずれか一方のデューティ比を調整する方式とすることも可能である。また、本例においては、NAND回路を用いて信号を整形する場合について説明したが、特にNAND回路に限られず、他の論理回路例えば、AND回路、NOR回路等を用いて信号を整形するようにしても良いし、あるいは、シュミットトリガを用いた構成とすることも可能である。図8は、本発明の実施の形態の変形例に従うポンプ駆動回路53の構成を説明する図である。図8を参照して、図3のポンプ駆動回路53の構成と比較して、信号調整回路62を信号調整回路63に置換した点が異なる。その他の部分の構成については同様であるのでその詳細な説明は繰り返さない。図9は、本発明の実施の形態の変形例に従う反転回路60および信号調整回路63の具体的構成について説明する図である。図9を参照して、信号調整回路63は、信号調整回路62と比較して、抵抗素子R0,R1を抵抗素子R0,R1に置換した点が異なる。その他の部分の構成については同様であるのでその詳細な説明は繰り返さない。抵抗素子R0,R1は、可変抵抗素子であり、CPU100からの位相遅延制御信号に従ってその抵抗値が変化する。なお、本例においては、抵抗素子R0,R1のいずれも位相遅延制御信号に従って抵抗値が変化する構成が示されているが、一方のみを調整する場合であってもよく、それぞれ独立に調整可能であるものとする。可変抵抗または可変容量の選択は腕周、手首周、電池残量、ゆる巻き等により変化させる。当該抵抗値を調整することにより上述したローパスフィルタを通過した信号のHレベルへの立ち上がりおよびLレベルへの立ち下がりを調整することが可能となる。すなわち、信号調整回路63から出力される駆動信号FINDINのデューティ比の微調整が可能となり、圧電ポンプの特性に合わせた駆動信号をHブリッジ回路64に入力することが可能である。なお、本例においては、抵抗素子R0,R1を可変抵抗素子とする場合について説明したが、抵抗素子に限られず、容量素子C0,C1を可変容量素子として容量成分を変化させた構成としてローパスフィルタを通過した信号のHレベルへの立ち上がりおよびLレベルへの立ち下がりの微調整をすることも可能である。また、両者を組み合わせた構成とすることも当然に可能である。また、駆動信号FINDINについて、CPUからのパルス信号をずらして出力する方式も考えられるが、圧電ポンプの駆動周波数から1μ秒以下の時間を制御する必要があり、そのためには高クロックのCPUが必要となり、消費電力が大きく、電池寿命が短くなるが、本方式を採用することにより簡易な方式でパルス信号をずらすことが可能であるためコスト的にもまた、消費電力の面でも有利である。以上、本発明の実施の形態について説明したが、今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。"