"動作トランジスタのバイアス回路であって、前記動作トランジスタにベースにバイアス電流を供給する経路に配置された第1抵抗と、この第1抵抗に流れるバイアス電流を流す第1トランジスタと、少なくとも1つのカレントミラー回路を含み、前記バイアス電流に対応する対応電流を流す第2トランジスタと、前記第1トランジスタとベースが共通接続され、前記対応電流を流す第3トランジスタと、前記対応電流を流し、前記第1抵抗における電圧降下に対応する電圧降下を得る第2抵抗と、エミッタ側に基準電圧を受け、ベースが前記第3トランジスタのエミッタ側に接続される第4トランジスタと、を有し、前記動作トランジスタの1VBEを前記第4トランジスタの1VBEで相殺し、前記第2トランジスタの1VBEを前記第3トランジスタの1VBEで相殺することによって、前記基準電圧を前記動作トランジスタのエミッタ側に設定することを特徴とするバイアス回路。請求項1に記載のバイアス回路において、前記第1抵抗は、前記第1トランジスタのエミッタと、前記動作トランジスタのベースの間に配置され、前記第2抵抗は、前記第3トランジスタのエミッタと、前記第4トランジスタのベースの間に配置されることを特徴とするバイアス回路。低電圧動作が要求される回路や混合回路MIX等,比較的ダイナミックレンジD-rangeの狭いアプリケーションを広い温度範囲で動作させる場合には、動作点エミッタ、コレクタ電位に温度依存性を持たせずに、ダイナミックレンジを確保することが必要となる。本発明は、動作トランジスタのバイアス回路であって、前記動作トランジスタにベースにバイアス電流を供給する経路に配置された第1抵抗と、この第1抵抗に流れるバイアス電流を流す第1トランジスタと、少なくとも1つのカレントミラー回路を含み、前記バイアス電流に対応する対応電流を流す第2トランジスタと、前記第1トランジスタとベースが共通接続され、前記対応電流を流す第3トランジスタと、前記対応電流を流し、前記第1抵抗における電圧降下に対応する電圧降下を得る第2抵抗と、エミッタ側に基準電圧を受け、ベースが前記第3トランジスタのエミッタ側に接続される第4トランジスタと、を有し、前記動作トランジスタの1VBEを前記第4トランジスタの1VBEで相殺し、前記第2トランジスタの1VBEを前記第3トランジスタの1VBEで相殺することによって、前記基準電圧を前記動作トランジスタのエミッタ側に設定することを特徴とする。また、前記第1抵抗は、前記第1トランジスタのエミッタと、前記動作トランジスタのベースの間に配置され、前記第2抵抗は、前記第3トランジスタのエミッタと、前記第4トランジスタのベースの間に配置されることが好適である。本発明によれば、動作トランジスタのエミッタ電圧を基準電圧に設定することができ、エミッタ電圧の温度依存を抑制することができる。以下、本発明の実施形態について、図面に基づいて説明する。図2には、実施形態に係るバイアス回路を含む回路構成が示されている。NPN型の差動トランジスタQ8、Q9は、エミッタが共通接続され、このエミッタが定電流回路CC2を介しグランドに接続されている。ここで、差動トランジスタQ8,Q9のエミッタ電圧をVeとする。差動トランジスタQ8,Q9は差動アンプの一部であり、差動トランジスタQ8,Q9のベースには、一対の相補的な信号である、信号Vin_Pと信号Vin_Nが供給される。そして、このトランジスタQ8,Q9のベースには、抵抗R3,R4をそれぞれ介してバイアス電流が供給される。抵抗R3,R4に流れる電流の和である電流値Ibは、信号Vin_Pと信号Vin_Nがない場合の差動トランジスタQ8,Q9のベース電流バイアス電流であり、この電流値Ibは、基本的に抵抗値R3,R4で決まり、差動トランジスタQ8,Q9に要求される適当な値差動アンプに適切なバイアス電流値に設定される。抵抗R3,R4は、下側端が差動トランジスタQ8,Q9にそれぞれ接続され、その上側端はトランジスタQ7、Q6を介し電源VCCに接続されている。すなわち、PNPトランジスタQ6のエミッタがVCCに接続されており、コレクタがNPNトランジスタQ7のコレクタに接続されており、トランジスタQ7のエミッタが抵抗R3、R4の上側端に接続されている。トランジスタQ6は、コレクタベース間が短絡されており、このベースには、エミッタがVCCに接続されたPNPトランジスタQ5のベースが接続されている。従って、トランジスタQ6とトランジスタQ5はカレントミラーを構成し、トランジスタQ5に流れる電流に応じた電流例えば、同一の電流がトランジスタQ5に流れる。トランジスタQ5のコレクタには、エミッタがグランドに接続されたNPNトランジスタQ4のコレクタが接続されている。このトランジスタQ4はコレクタベース間が短絡されており、このトランジスタQ4のベースには、エミッタがグランドに接続されたNPNトランジスタQ3のベースが接続されている。従って、トランジスタQ4とトランジスタQ3がカレントミラーを構成しており、トランジスタQ5に流れる電流がトランジスタQ4に流れ、このトランジスタQ4に流れる電流に応じた電流Ib’がトランジスタQ3にも流れることになる。例えば、トランジスタQ4に対し、トランジスタQ3のエミッタ面積がN倍であれば、Ib’=NIbとなり、IbのN倍の電流がトランジスタQ3に流れる。トランジスタQ3のコレクタは抵抗R2を介しNPNトランジスタQ2のエミッタに接続され、このトランジスタQ2のコレクタがVCCに接続されている。従って、トランジスタQ2,抵抗R2にもトランジスタQ3と同じ電流が流れる。また、電源VCCには、定電流回路CC1を介し、NPNトランジスタQ1のコレクタが接続され、トランジスタQ1のエミッタは抵抗R1を介しグランドに接続されている。そして、トランジスタQ1のコレクタと定電流回路CC1の接続点には、トランジスタQ2およびトランジスタQ7のベースが接続され、トランジスタQ1のベースは、抵抗R2とトランジスタQ3のコレクタの接続点に接続されている。従って、定電流回路CC1に流れる定電流が抵抗R1に流れ、抵抗R1の上側電圧が基準電圧Vrefとして決定され、これがトランジスタQ1のエミッタ電圧になる。このため、抵抗R2の下側電圧は、基準電圧VrefからトランジスタQ1の1VBE分上がった電圧Vref1VBEになる。抵抗R2に流れる電流をIb’とすれば、抵抗R2の上側電圧はVref1VBEIb’R2となる。そして、この電圧Vref1VBEIb’R2は、トランジスタQ2およびトランジスタQ7のエミッタ側電圧になり、トランジスタQ7のエミッタは抵抗R3,R4を介し、差動トランジスタQ8,Q9のベースに接続されているため、差動トランジスタQ8,Q9のエミッタの電圧は、Vref1VBEIb’R2から抵抗R3またはR4の電圧降下を減算した電圧から1VBE下がった電圧になる。抵抗R2における電圧降下と、抵抗R3およびR4におけるそれぞれの電圧降下が等しいとすれば、差動トランジスタQ8,Q9のエミッタ電圧Veは、差動トランジスタQ8,Q9での1VBEがトランジスタQ1の1VBEで補償され、基準電圧Vrefとなり、温度依存性のない電圧となる。すなわち、図1の回路では、トランジスタQ7に流れる電流Ibがカレントミラー回路によって伝達され、Ibに対応する電流Ib’がトランジスタQ2に流れる。そして、抵抗R3,R4で発生する電圧降下分を抵抗R2でキャンセルする。従って、トランジスタQ1,Q2,Q7、Q8,Q9のVBEが等しいとすれば、Vref=Veとなり、差動トランジスタQ8,Q9のエミッタ電圧Veを温度依存性のないものにできる。なお、Vrefについては、バンドギャップ回路などを用いて温度依存性のないものにすることは容易である。ここで、抵抗R2、R3,R4,Ib,Ib’の関係は次のようになる。ここで、NはIbとIb’の電流比を示している式2-1を整理すると次式2-2が得られる。同式はR2はベースバイアス抵抗R3,R4,電流比Nによって任意に選択できることを示している。ここで、図1に示すバイアス回路について,シミュレーションによる動作確認を行った。このシミュレーションには、時系列解析プログラムの1つであるAbicを使用する市販のシミュレーションプログラムを用い、式2-2中のパラメータをそれぞれN=1,R2=10kohm,R3=20kohm,R4=20kohmと設定した。図2に-50~150°Cの温度範囲でのシミュレーション結果を示す。図における破線は、図4に示す従来のバイアス回路を使用した場合の差動トランジスタのエミッタ電位Vebを破線で示す。このように、エミッタ電位Vebは、486mV程変動する。一方、本実施形態のバイアス回路を使用した場合の差動トランジスタのエミッタ電位Veaを実線で示す。この場合、変動は13mV程度であり、変動が大きく軽減されていることがわかる。図3には、変形例の回路が示されている。この図3の回路では、電源VCCがより低電圧の場合にも動作可能となっている。すなわち、トランジスタQ7のコレクタ側を折り返しカレントミラー回路とすることで、図1に示した回路よりも低電圧動作が可能な特徴を有している。トランジスタQ7のコレクタは抵抗R7を介しVCCに接続されている。そして、このトランジスタQ7のコレクタと抵抗R7の接続点にPNPトランジスタQ13のエミッタが接続され、このトランジスタQ13のコレクタには、エミッタがグランドに接続されたNPNトランジスタQ15のコレクタが接続されている。このトランジスタQ15はコレクタベース間が短絡されており、このベースにはエミッタがグランドに接続されたNPNトランジスタQ14のベースが接続されている。従って、トランジスタQ15,Q14はカレントミラーを構成している。そして、トランジスタQ14のコレクタは、トランジスタQ4のコレクタに接続されている。トランジスタQ4のコレクタには、PNP型トランジスタQ10のコレクタが接続され、トランジスタQ10のエミッタは抵抗R5を介し、VCCに接続されている。また、電源VCCには、抵抗R6を介し、PNPトランジスタQ11のエミッタが接続され、このトランジスタQ11のコレクタは、定電流Irefを流す定電流回路CC3を介しグランドに接続されている。トランジスタQ11は、コレクタベースが短絡されており、ベースがトランジスタ10のベースに接続されている。さらに、トランジスタQ11のベースには、トランジスタQ13のベースも共通接続されている。このような回路において、抵抗R7の両端電圧VR7は次式によって導ける。すなわち、抵抗R6には、定電流回路CC3に流れる定電流Irefが流れるため、抵抗R7での電圧降下VR7は、VCCから抵抗R6の電圧降下IrefR6を減算した電圧から、トランジスタQ11のベースエミッタ間電圧VBE11減算し、トランジスタQ13のベースエミッタ間電圧VBE13を加算した電圧となる。なお、トランジスタQ13に流れる電圧をIfcとした。また、Isは、飽和電流であり、VTは熱電圧である。また、抵抗R7に流れる電流IR7とすると,Ib’は次式によって導ける。ここで、トランジスタQ3:Q4の電流比をNとするトランジスタQ3にトランジスタQ4のN倍の電流が流れる。ここで、R4=R5、Iref/Ifc≒1と設定したとすると、Ib’は、次のように表される。このように、式3-3は、上述した式2-1と同様な式であり,図3に示すバイアス回路も図1に示すバイアス回路と同様の動作が得られることがわかる。この図3の回路によれば、トランジスタQ8,Q9と電源VCCとの間に存在するトランジスタは、トランジスタQ7、1つだけである。従って、電源VCCが低電圧となった場合にも動作が可能になる。ここで、定電流回路CC1には、電源VCCにコレクタが接続されるPNPトランジスタが用いられるが、このPNPトランジスタにおける電圧降下はエミッタコレクタ間電圧であり、この電圧降下はかなり小さくできる。そして、この電圧からトランジスタQ7の1VBE分下がった電圧を抵抗R3,R4の上側電圧にすることができ、電源VCCの電圧が低くても動作可能が可能になる。このように、本実施形態のバイアス回路によれば、差動トランジスタQ8,Q9のエミッタ電位の温度依存性を小さく抑えることができる。一例として,-50~150°Cの温度範囲でエミッタ電位を13mV以下の変動に抑えることが可能であることを示した。従って、低電圧動作を要求される回路やMIX等において、動作点に温度依存性を持たせずにダイナミックレンジを確保し、広い温度範囲で動作させることが可能になる。さらに、図3のような構成を採ることによって、低電圧動作が要求される場合にも対応可能となる。"