アイランドと、前記アイランドに向かって延在する複数のリードと、前記アイランドの表面上に配置された複数の第1の導電突起体と、表面に複数のパッド電極を有し、裏面が前記複数の第1の導電突起体と対向するように、導電性ペーストを介して前記アイランドの表面上に固着された第1の半導体チップと、前記各リードと前記各パッド電極をそれぞれ接続する複数のボンディングワイヤと、前記アイランドの表面上に固着された前記第1の半導体チップ、前記複数のボンディングワイヤ、及び前記複数のリードの一部を覆って封止する封止材と、を備え、前記第1の半導体チップの周端部の少なくとも一部は、前記アイランドの周端部を越えて前記リード側に向かって延在し、前記複数の第1の導電突起体は、前記第1の半導体チップを前記アイランドの表面に対して平行に離間して支持する高さを有していることを特徴とする半導体装置。前記第1の半導体チップの裏面には、裏面電極が配置され、前記複数の第1の導電突起体は、前記裏面電極と直接接していることを特徴とする請求項1に記載の半導体装置。前記第1の半導体チップの裏面と対向する前記複数の第1の導電突起体の各上端は、前記第1の半導体チップを前記アイランドの表面に対して平行に支持する平坦面を有することを特徴とする請求項1または請求項2に記載の半導体装置。前記第1の導電突起体は、前記ボンディングワイヤと同一の金属材料からなることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置。前記複数の第1の導電突起体の少なくとも一部は、前記第1の半導体チップと前記アイランドとの重畳領域の周端部に沿って配置されることを特徴とする請求項1乃至請求項4のいずれかに記載の半導体装置。前記第1の半導体チップの集積回路はトランジスタを含み、前記複数の第1の導電突起体の少なくとも一部は、前記トランジスタの形成領域と重畳する領域に配置されることを特徴とする請求項1乃至請求項5のいずれかに記載の半導体装置。前記アイランド上の前記第1の半導体チップと離間した領域に、第2の半導体チップが前記第1の導電突起体を介することなく固着され、前記第1の半導体チップの前記パッド電極から延びる前記ボンディングワイヤは、前記第2の半導体チップと接触せずに該第2の半導体チップ上を跨って前記リードと接続されることを特徴とする請求項1乃至請求項6のいずれかに記載の半導体装置。前記第1の半導体チップの表面において、前記パッド電極の形成領域よりも内側に、複数のダミーパッド電極が配置され、各ダミーパッド電極上に第2の導電突起体が配置され、前記第1の半導体チップの表面上には、前記第2の導電突起体によって支持されて、絶縁性ペーストを介して第3の半導体チップが固着されており、前記第3の半導体チップの周端部は、前記ボンディングワイヤと接触しない間隔を保持して、前記第1の半導体チップの表面から離間していることを特徴とする請求項1乃至請求項7のいずれかに記載の半導体装置。前記第2の導電突起体は、前記ボンディングワイヤと同一の金属材料からなることを特徴とする請求項8に記載の半導体装置。外枠に繋がれたアイランド及び前記外枠から前記アイランドに向かって延在する複数のリードを含むリードフレームと、表面に複数のパッド電極を有した半導体チップと、を準備し、前記アイランドの表面上に複数の導電突起体を形成する工程と、前記導電突起体の形成工程の後、前記アイランドの表面上に導電性ペーストを塗布する工程と、前記導電性ペーストの塗布工程の後、前記半導体チップを、その裏面が前記複数の導電突起体と対向して直接接すると共に、周端部の少なくとも一部が前記アイランドの周端部を越えて前記リード側に向かって延在するように、前記アイランドの表面上に圧着し、前記導電性ペーストを介して固着する工程と、ワイヤボンダーによって形成される複数のボンディングワイヤを介して、前記各リードと前記各パッド電極を接続する工程と、前記アイランド上に固着された前記半導体チップ、前記複数のボンディングワイヤ、及び前記複数のリードの一部を、封止材で覆って封止する工程と、前記アイランド及び前記リードを、前記外枠から切り離す工程と、を備え、前記複数の導電突起体は、前記半導体チップを前記アイランドの表面に対して平行に離間して支持する高さを有していることを特徴とする半導体装置の製造方法。前記導電突起体を形成する工程は、前記ワイヤボンダーにより、溶融した金属材料を前記アイランドの表面上に点状に溶着する工程を含むことを特徴とする請求項10に記載の半導体装置の製造方法。しかしながら、図9Bに示すように、半導体チップ120の少なくとも一辺周端部が、アイランド111の表面と平行な方向において、アイランド111の周端部を越えてリード112に向かって広がって延在する場合、半導体チップ120の裏面側の周端部半導体基板または裏面電極とリード122の端が近接あるいは接触し、電気的にショートするおそれがあった。また、導電性ペースト115は、例えば5μm程度の厚さを目標に形成されるが、それに含まれるフィラー粒子導電性ペースト115に厚さを与えるための粒子の粒径のばらつきや、フィラー粒子の分布のばらつきによって、一様な厚さに形成することは極めて困難であった。そのため、図9Bに示すように、半導体チップ120はアイランド111の表面に対して平行に載置されず即ち一定の離間距離が保たれず、傾いた状態で固着されるため、半導体チップ120の裏面側の周端部とリード112の端がさらに近接して電気的にショートしやすくなっていた。また、半導体装置の使用時等においてジュール熱が生じると、半導体チップ120の基板例えばシリコン基板とアイランド111例えば銅は、それぞれの異なる熱膨張係数に応じて熱膨張し、その熱膨張の差異によって機械的応力が生じる。そして上述した半導体チップ120の傾きや導電性ペースト115の厚さの違いの影響によって、上記機械的な応力が局所的に集中しやすくなり、当該箇所にクラック等の損傷が生じるおそれもあった。そこで本発明は、アイランドの表面に対して平行に半導体チップを固着して、半導体チップとリードのショートの回避を図ると共に、熱膨張による応力を起因としたクラック等の損傷の防止を図る。本発明の半導体装置は、アイランドと、前記アイランドに向かって延在する複数のリードと、前記アイランドの表面上に配置された複数の第1の導電突起体と、表面に複数のパッド電極を有し、裏面が前記複数の第1の導電突起体と対向するように、導電性ペーストを介して前記アイランドの表面上に固着された第1の半導体チップと、前記各リードと前記各パッド電極をそれぞれ接続する複数のボンディングワイヤと、前記アイランドの表面上に固着された前記第1の半導体チップ、前記複数のボンディングワイヤ、及び前記複数のリードの一部を覆って封止する封止材と、を備え、前記第1の半導体チップの周端部の少なくとも一部は、前記アイランドの周端部を越えて前記リード側に向かって延在し、前記複数の第1の導電突起体は、前記第1の半導体チップを前記アイランドの表面に対して平行に離間して支持する高さを有していることを特徴とする。また、本発明の半導体装置は、上記構成に加えて、前記アイランド上の前記第1の半導体チップと離間した領域に、第2の半導体チップが前記第1の導電突起体を介することなく固着され、前記第1の半導体チップの前記パッド電極から延びる前記ボンディングワイヤは、前記第2の半導体チップと接触せずに該第2の半導体チップ上を跨って前記リードと接続されることを特徴とする。また、本発明の半導体装置は、上記構成に加えて、前記第1の半導体チップの表面において、前記パッド電極の形成領域よりも内側に、複数のダミーパッド電極が配置され、各ダミーパッド電極上に第2の導電突起体が配置され、前記第1の半導体チップの表面上には、前記第2の導電突起体によって支持されて、絶縁性ペーストを介して第3の半導体チップが固着されており、前記第3の半導体チップの周端部は、前記ボンディングワイヤと接触しない間隔を保持して、前記第1の半導体チップの表面から離間していることを特徴とする。また、本発明の半導体装置の製造方法は、外枠に繋がれたアイランド及び前記外枠から前記アイランドに向かって延在する複数のリードを含むリードフレームと、表面に複数のパッド電極を有した半導体チップと、を準備し、前記アイランドの表面上に複数の導電突起体を形成する工程と、前記導電突起体の形成工程の後、前記アイランドの表面上に導電性ペーストを塗布する工程と、前記導電性ペーストの塗布工程の後、前記半導体チップを、その裏面が前記複数の導電突起体と対向して直接接すると共に、周端部の少なくとも一部が前記アイランドの周端部を越えて前記リード側に向かって延在するように、前記アイランドの表面上に圧着し、前記導電性ペーストを介して固着する工程と、ワイヤボンダーによって形成される複数のボンディングワイヤを介して、前記各リードと前記各パッド電極を接続する工程と、前記アイランド上に固着された前記半導体チップ、前記複数のボンディングワイヤ、及び前記複数のリードの一部を、封止材で覆って封止する工程と、前記アイランド及び前記リードを、前記外枠から切り離す工程と、を備え、前記複数の導電突起体は、前記半導体チップを前記アイランドの表面に対して平行に離間して支持する高さを有していることを特徴とする。本発明によれば、アイランドの表面に複数の導電突起体を形成することで、アイランドの表面に対して平行に半導体チップを固着することができる。これにより、半導体チップとリードのショートを回避できると共に、熱膨張による応力を起因としたクラック等の損傷を防止することもできる。[第1の実施形態]本発明の第1の実施形態による半導体装置について、図面を参照して説明する。図1は、この半導体装置の平面図であり、リードフレームの外枠不図示から、アイランド11及びリード12が切り離された状態を図示している。なお、図1は、主要な構成要素のみを図示し、リードフレームの外枠とアイランド11を接続する吊りリード半導体装置の完成後は外枠から切り離されている等の図示は省略されている。図2は、図1のX-X線における断面図である。最初に、半導体装置の概略構成について説明する。図1及び図2に示すように、アイランド11の周囲では、複数のリード12がアイランド11に向かって延在している。なお、アイランド11とリード12は、例えば銅を含む金属からなる。アイランド11は、例えば吊りリード不図示を端子として用いることで、その端子から接地電位または電源電位の供給を受ける。アイランド11の表面上には、互いに同一あるいは略同一の高さを有した複数の第1の導電突起体14が形成されている。複数の第1の導電突起体14は、それらの形状についても同一あるいは略同一であることが好ましい。このアイランド11上で、IC等の半導体チップ20が、第1の導電突起体14に支持されると共に、導電性ペースト15例えば導電性粒子として銀粒子を含むを介して固着即ちダイボンドされている。導電性ペースト15は、導電性ペースト15に厚さを与えるためのフィラー粒子例えばシリカ粒子を含む必要はない。第1の半導体チップ20は、その内部に、例えばトランジスタ等を含む集積回路を有し、周端部20Eに沿った表面に複数のパッド電極21を有している。各パッド電極21は、ボンディングワイヤ13例えば金を含む金属材料からなる金属細線を介して、リード12と接続される。他方、第1の半導体チップ20の裏面には、裏面電極22例えば銅を含む金属層からなるが配置されている。ただし、第1の半導体チップ20の裏面は平坦か略平坦であるものとし、その裏面で裏面電極22が平坦か略平坦に形成されているものとする。裏面電極22は、第1の半導体チップ20の裏面の全面あるいは略全面に形成されることが好ましい。この裏面電極22の表面下面と、第1の導電突起体14の上端は、直接接している。第1の半導体チップ20、あるいはその集積回路は、裏面電極22、第1の導電突起体14、導電性ペースト15、及びアイランド11を介することで、接地電位または電源電位の供給を受ける。アイランド11上に固着された第1の半導体チップ20、ボンディングワイヤ13、及びリード12の一部は、絶縁性の封止材16例えば樹脂パッケージによって封止されている。さらに、第1の半導体チップ20は、その周端部20Eの少なくとも一部がアイランド11の周端部11Eを越えてリード12側に向かって広がっている。本実施形態では、一例として、第1の半導体チップ20は平面的に矩形状であるものとし、その周端部20Eの全て、つまり全ての辺がアイランド11よりも大きくなるようなサイズを有する場合について説明する。また、複数の第1の導電突起体14の少なくとも一部は、第1の半導体チップ20とアイランド11が重畳する領域の周端部に沿って、あるいはその周端部の近傍に沿って配置されることが好ましい。図1及び図2では、第1の半導体チップ20とアイランド11が重畳する領域の四隅に第1の導電突起体14が配置され、さらに、第1の半導体チップ20とアイランド11が重畳する領域の中央にも、第1の導電突起体14が配置された場合を示す。アイランド11の表面に配置される第1の導電突起体14の個数は、3個以上である。上記構成によれば、第1の半導体チップ20は、同一あるいは略同一の高さを有した複数の第1の導電突起体14によって支持されることで、アイランド11の表面に対して平行あるいは略平行に、即ちアイランド11の表面と一定の離間距離D1を保って固着される。そして、離間距離D1に応じて、第1の半導体チップ20とリード12の端との間隔も大きく確保することができる。また、第1の導電突起体14を介在させない従来例のように、導電性ペーストの厚さが均一にならずに第1の半導体チップ20がアイランド11上で傾いて、第1の半導体チップ20とリード12の端との間隔が小さくなるおそれもない。従って、半導体チップ20の裏面側の周端部20E半導体基板または裏面電極22とリード12が近接あるいは接触して電気的にショートすることを回避することができる。また、このような半導体チップ20とリード12のショートの回避によれば、汎用性のある通常のリードフレームリードの薄さを調整するエッチング加工等が施されていないものを、そのままの状態アイランド11とリード12が同一の厚さのままの状態で用いて実現できるという利点もある。また、裏面電極22とアイランド11は、導電性ペースト15に加えて、複数の第1の導電突起体14を介して接続されるので、第1の導電突起体14を配置しない場合に比して、裏面電極22とアイランド11の間の導電性を向上させることができ、接続抵抗を低く抑えることができる。さらに、封止された半導体装置の使用時等においてジュール熱が生じた場合、第1の半導体チップ20の基板例えばシリコン基板とアイランド11例えば銅は、それぞれの異なる熱膨張係数に応じて熱膨張し、その熱膨張の差異によって機械的応力が生じても、第1の半導体チップ20は、複数の第1の導電突起体14に支持されアイランド11に対して平行あるいは略平行に固着されているため、上記機械的応力は、局所的に集中することなく、均等に分散しやすくなる。つまり、半導体装置において上記機械的応力を起因とするクラック等の損傷を防止することができる。また、第1の半導体チップ20に生じたジュール熱は、第1の導電突起体14を通して効率よくアイランド11に伝わって放出されるため、ジュール熱の影響を極力小さくすることができる。特に、第1の半導体チップ20の発熱しやすい領域、例えばトランジスタの形成領域と重畳するアイランド11上の領域に、複数の第1の導電突起体14のうちの少なくとも一部を配置すれば、上述した熱放出効果をより確実に高めることができる。以下に、上述した第1の導電突起体14の詳細について説明する。第1の導電突起体14の形状は、図3Aの断面図の示すように、その下端部14Aアイランド11の表面と接する側の端は平坦面となっている。さらに、第1の導電突起体14の上端部14Bも、アイランド11の表面に対して平行あるいは略平行な平坦面を有することが好ましい。この上端部14Bの平坦面が第1の半導体チップ20の裏面側即ち裏面電極22と接することで、第1の半導体チップ20は、より確実に、アイランド11上で安定的に支持されると共に、アイランド11の表面に対する平行性が高められる。また、この構成によれば、第1の導電突起体14と第1の半導体チップ20の接触面積、及び第1の導電突起体14とアイランド11の接触面積が広がることから、第1の半導体チップ20に生じたジュール熱を、第1の導電突起体14を通して、より効率よくアイランド11に放出することができる。第1の導電突起体14は、好ましくは、ボンディングワイヤ13の形成装置、つまりワイヤボンダーを用いて形成される。即ち、第1の導電突起体14は、基本的には、ワイヤボンダーが溶融した金属材料を球状体としてアイランド11の表面上に点状に溶着し、所定の圧力で押し付けることで形成される。第1の導電突起体14の金属材料は、ワイヤボンダーで使用できるものであれば特に限定されないが、良好な導電性と熱伝導性を得るためには、例えば金を含むもの、あるいは銅を含むものであることが好ましい。製造プロセスの簡略化が要求される場合、第1の導電突起体14の金属材料は、ボンディングワイヤ13と同一の金属材料を用いることができる。第1の導電突起体14の上端部14Bの平坦面は、溶融した金属材料を球状体としてアイランド11の表面上に点状に溶着して所定の圧力で押し付けた後に、ワイヤボンダーの金属材料の吐出口をアイランド11の表面と平行な方向に高速でスライドさせるという、ワイヤボンダーの動作モードによって形成することができる。各第1の導電突起体14のアイランド11からの高さH1は、ワイヤボンダーが金属材料の吐出量、押し付け時の圧力、吐出口の動作等のパラメータを制御することで、例えば約20μm~150μmの範囲で設定することができる。この第1の導電突起体14の高さH1が、アイランド11と第1の半導体チップ20の間の一定の離間距離D1を決定する。なお、各第1の導電突起体14のアイランド11からの高さH1は、理想的には全て同一であることが好ましいが、実際のプロセスで形成される各第1の導電突起体14の高さH1は、加工精度による僅かな誤差を含む。この誤差は、ワイヤボンダーを形成装置として用いることによって極めて小さくできる。例えば高さH1が約20μmで設定された場合の誤差は約2μm以下、高さH1が約150μmで設定された場合の誤差は約15μm以下とすることができる。つまり、高さH1の誤差を設定値の約10以下に抑えることができる。この程度の高さH1の誤差は、本発明が奏する効果について影響を与えるものではない。下端部14Aの径R1と上端部14Bの径R2は、ワイヤボンダーが金属材料の吐出量、押し付け時の圧力、吐出口の動作等のパラメータを制御することで、例えば約15μm~100μmの範囲で設定することができる。このとき、下端部14Aの径R1を、上端部14Bの径R2よりも大きく設定することで、下端部14Aとアイランド11の密着性を高めることができ、また、その下端部14Aの高い密着性により、アイランド11の表面に対する平行性を劣化させることなく、上端部14Bの平坦面を形成しやすくなる。さらに上記構成の変形例として、第1の導電突起体14は、図3Bに示すように、ワイヤボンダーによって2段に積層して形成することもできる。このような第1の導電突起体14の積層構造によれば、その高さH1を大きくすることができるため、アイランド11と第1の半導体チップ20の離間距離D1も大きくすることができる。なお、第1の導電突起体14は、全て同一あるいは略同一の高さH1を有していれば、上記以外の形状で形成されてもよい。例えば、図4Aに示すように上端部14Bが上方に突出し、その先端が尖っていてもよく、また、図4Bに示すように上端部14Bが上方に突出し、その先端が平坦面となるものであってもよい。これらの形状は、ワイヤボンダーの動作モードに応じて適宜選択することができる。また、アイランド11の表面上における第1の導電突起体14の配置位置は、図1及び図2の例に限定されない。第1の導電突起体14の配置位置は、第1の半導体チップ20の大きさに対応して適宜変更されてもよい。例えば図5Aに示すように、第1の半導体チップ20の4辺即ち周端部20Eのうち、対向する2辺のみがアイランド11の周端部11Eを越えてリード12に向かって延在する場合、複数の第1の導電突起体14の少なくとも一部は、第1の半導体チップ20とアイランド11の重畳領域の周端部に沿って、あるいはその周端部近傍に沿って配置される。また、第1の導電突起体14は、アイランド11の表面に塗布された導電性ペースト15の流動性に対して摩擦抵抗を有する。この性質を利用して、例えば図5B、図5Cに示すように、アイランド11の表面上で、導電性ペースト15のはみ出しを防止したい位置に、第1の導電突起体14を配置すれば、その位置で導電性ペースト15の流動を鈍くさせることができる。つまり、所望の位置で、導電性ペースト15がアイランド11の外側にはみ出してリード12等の導電体と電気的にショートすることを回避できる。なお、図5B、図5Cは、第1の半導体チップ20がアイランド11に圧着された状態における導電性ペースト15を模式的に示すものである。以下に、上述した半導体装置の製造方法について説明する。最初の状態では、アイランド11が、吊りリード不図示を介してリードフレームの外枠に繋がれ、複数のリード12も外枠に繋がれているものとする。この状態で、上述したように、好ましくはワイヤボンダーにより、アイランド11の表面上に複数の第1の導電突起体14を形成する。この第1の導電突起体14の形成工程の後、アイランド11の表面上に導電性ペースト15を塗布する。導電性ペースト15は、例えばマルチニードルによって、点状に塗布されてもよいし、ライン状に塗布されてもよい。その後、第1の半導体チップ20を、その裏面が第1の導電突起体14と対向して直接接するように、アイランド11の表面上に圧着し、導電性ペースト15を介して固着する。次に、ワイヤボンダーによって、各リード12と各パッド電極21を接続する複数のボンディングワイヤを形成し、さらに、アイランド11上に固着された半導体チップ20、複数のボンディングワイヤ13、及び複数のリード12の一部を、封止材16で覆って封止する。その後、吊りリード不図示とリード12を切断して、リードフレームの外枠からアイランド11及びリード12を切り離す。封止材16の外側に延びるリード12の一部は、外部接続用の端子として適した形状に折り曲げられる不図示。[第2の実施形態]本発明の第2の実施形態による半導体装置について、図面を参照して説明する。図6は、この半導体装置の平面図であり、図7Aは、図5のY-Y線における断面図である。図7Bは、本実施形態の半導体装置に対する比較例を示す断面図である。なお、図6及び図7Aでは、第1の実施形態に示したものと同一の構成要素については同一の参照番号を付して、その説明を省略する。図6及び図7Aに示すように、アイランド11の表面上であって、第1の導電突起体14が配置された領域には、導電性ペースト15を介して、第1の導電突起体14に支持された第1の半導体チップ20が固着されている。ただし本実施形態では、一例として、第1の半導体チップ20の4辺即ち周端部のうち、3辺のみがアイランド11の周端部11Eを越えてリード12に向かって延在するものとする。さらにアイランド11の表面上には、第1の半導体チップ20と離間した領域に、第2の半導体チップ40が固着されている。第2の半導体チップ40は、アイランド11の周端部11Eを越えないサイズを有し、その表面にはボンディングワイヤ13を介してリード12と接続されるパッド電極41を有している。また、第2の半導体チップ40の裏面は裏面電極22を有してもよい。この第2の半導体チップ40は、第1の導電突起体14を介することなく、導電性ペースト17例えば銀粒子を含むのみを介してアイランド11に固着される。これにより、アイランド11の表面に対する第2の半導体チップ40の離間距離は、アイランド11の表面に対する第1の半導体チップ20の離間距離D1よりも小さくなる。つまり、第1の半導体チップ20と第2の半導体チップ40の厚さが同じか略同じである場合、アイランド11の表面に対して、第2の半導体チップ40の表面上面を、第1の半導体チップの表面上面よりも低い位置にすることができる。その結果、第1の半導体チップ20のパッド電極21から延びるボンディングワイヤ13の少なくとも1つを、第2の半導体チップ40上を跨ってリード12と接続する場合、そのボンディングワイヤ13と第2の半導体チップ40の端部40Eとの離間距離が大きく確保され、ショートが回避される図7A参照。この構成に対する比較例として、仮に第1の導電突起体14が無い場合を考えると、図7Bに示すように、第1の半導体チップ20と第2の半導体チップ40の厚さが同じか略同じであるとすれば、第2の半導体チップ40の表面上面と、第1の半導体チップの表面上面は、アイランド11の表面に対して同じか略同じ高さになるため、ボンディングワイヤ13が第2の半導体チップ40の端部40Eと接触してしまうことになる。[第3の実施形態]本発明の第3の実施形態による半導体装置について、図面を参照して説明する。図8は、この半導体装置の断面図であり、第1の実施形態の図1のX-X線における断面に対応している。なお、図8では、第1の実施形態の図1及び図2に示したものと同一の構成要素については同一の参照番号を付して、その説明を省略する。本実施形態は、第1の実施形態の第1の半導体チップ20の表面上に、第1の半導体チップ20と同じか略同じ形状とサイズを有した第3の半導体チップ60が積層され、固着されるものである。具体的には、第1の半導体チップ20の表面において、パッド電極21の形成領域よりも内側に、複数のダミーパッド電極23が配置され、各ダミーパッド電極23上に、互いに同一あるいは略同一の高さを有した複数の第2の導電突起体24が配置されている。第2の導電突起体24は、第1の導電突起体14と同様にワイヤボンダーによって形成することができる。製造プロセスの簡略化が要求される場合、第2の導電突起体24は、ボンディングワイヤ13と同一の金属材料を用いて形成することができ、また、同一の工程で形成することもできる。第1の半導体チップ20の表面上には、第2の導電突起体24によって支持され、かつ絶縁性ペースト25を介して固着された第3の半導体チップ60が固着されている。第3の半導体チップ60の表面には、ボンディングワイヤ13を介して不図示のリードと接続されるパッド電極61が形成されている。この構成により、第3の半導体チップ60は、同一あるいは略同一の高さを有した複数の第2の導電突起体24によって支持されることで、第1の半導体チップ20の表面に対して平行あるいは略平行に、一定の離間距離D2を保って固着される。この構成によれば、第1の半導体チップ20の表面と第3の半導体チップ60の裏面の間において、第3の半導体チップ60の周端部60Eの裏面側が、第1の半導体チップ20のパッド電極21から延びるボンディングワイヤ13と接触しなくなる十分な離間距離D2を確保することができる。なお、本発明は上記いずれの実施形態にも限定されず、要旨を逸脱しない範囲で変更が可能なことは言うまでもない。例えば、各実施形態における第1の半導体チップ20の裏面には、裏面電極22が形成されるものとしたが、この裏面電極22は必ずしも形成されなくてもよい。この場合、第1の導電突起体14と直接接する第1の半導体チップ20の裏面、あるいは他の構成物は平坦面を有していればよい。また、各実施形態では、第1の導電突起体14は、ワイヤボンダーを用いて形成されるものとしたが、これ以外の方法で形成されてもよい。また、第3の実施形態で示した第3の半導体チップ60に係る構成は、第2の実施形態の構成に組み合わされるものであってもよい。