"回路パターンの設計レイアウトに対応する基板上パターンを基板上に形成した場合に前記基板上パターンがエラーパターンとなる位置の周辺における前記設計レイアウト上でのパターン被覆率の分布を算出する被覆率算出ステップと、前記設計レイアウト上に付加パターンを付加することによって前記パターン被覆率の分布差が小さくなる前記設計レイアウト上の領域を付加領域として設定する付加領域設定ステップと、前記付加領域に付加する付加パターンの候補を作成する付加パターン候補作成ステップと、前記付加パターンの候補の中から、予め設定された選択条件に基づいて、前記設計レイアウトに付加する付加パターンを決定して前記付加領域に付加する付加ステップと、を含むことを特徴とするパターン修正方法。前記被覆率算出ステップは、前記エラーパターンを発生させる設計パターン上に複数の評価点を設定するともに、設定した各評価点から所定の範囲内にある領域を前記パターン被覆率の分布を算出する評価領域に設定し、設定した評価領域毎に前記パターン被覆率を算出することを特徴とする請求項1に記載のパターン修正方法。前記選択条件は、前記パターン被覆率の分布差が小さくなる付加パターンを優先的に選択するよう設定されていることを特徴とする請求項1または2に記載のパターン修正方法。前記選択条件は、前記エラーパターンに近い付加パターンを優先的に選択するよう設定されていることを特徴とする請求項1または2に記載のパターン修正方法。回路パターンの設計レイアウトに対応する基板上パターンを基板上に形成した場合に前記基板上パターンがエラーパターンとなる位置の周辺における前記設計レイアウト上でのパターン被覆率の分布を算出する被覆率算出ステップと、前記設計レイアウト上に付加パターンを付加することによって前記パターン被覆率の分布差が小さくなる前記設計レイアウト上の領域を付加領域として設定する付加領域設定ステップと、前記付加領域に付加する付加パターンの候補を作成する付加パターン候補作成ステップと、前記付加パターンの候補の中から、予め設定された選択条件に基づいて、前記設計レイアウトに付加する付加パターンを決定して前記付加領域に付加する付加ステップと、前記付加パターンが付加された設計レイアウトを用いてマスクパターンを作成するマスクパターン作成ステップと、前記マスクパターンを用いてマスクを作製するマスク作製ステップと、前記マスクを用いて基板上に基板上パターンを形成する基板上パターン形成ステップと、を含むことを特徴とする半導体装置の製造方法。本発明が解決しようとする課題は、エラーパターン近傍の設計レイアウトを効率良く修正するパターン修正方法および半導体装置の製造方法を提供することである。実施形態によれば、パターン修正方法が提供される。パターン修正方法は、被覆率算出ステップと、付加領域設定ステップと、付加パターン候補作成ステップと、付加ステップと、を含んでいる。被覆率算出ステップでは、回路パターンの設計レイアウトに対応する基板上パターンを基板上に形成した場合に前記基板上パターンがエラーパターンとなる位置の周辺における前記設計レイアウト上でのパターン被覆率の分布を算出する。付加領域設定ステップでは、前記設計レイアウト上に付加パターンを付加することによって前記パターン被覆率の分布差が小さくなる前記設計レイアウト上の領域を付加領域として設定する。付加パターン候補作成ステップでは、前記付加領域に付加する付加パターンの候補を作成する。付加ステップでは、前記付加パターンの候補の中から、予め設定された選択条件に基づいて、前記設計レイアウトに付加する付加パターンを決定して前記付加領域に付加する。以下に添付図面を参照して、実施形態に係るパターン修正方法および半導体装置の製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。実施形態図1は、実施形態に係る設計レイアウト修正装置の構成を示すブロック図である。設計レイアウト修正装置1は、回路パターン半導体装置の設計レイアウトを修正するコンピュータなどの装置である。本実施形態の設計レイアウト修正装置1は、エラーパターン発生箇所近傍においてパターン被覆率パターン密度の変化が小さくなるよう、付加パターンを設計レイアウトに追加することによって設計レイアウトを修正する。例えば、設計レイアウト上の所定領域において、パターン密度が大きな位置と小さな位置とが隣接している場合、これらの位置の間ではパターン被覆率の変化が大きくなる。このため、本実施形態では、エラーパターン発生箇所近傍のパターン密度が小さな位置に所定の付加パターン設計パターンを追加する。設計レイアウト修正装置1は、エラーパターン抽出装置2、設計レイアウト記憶装置4、マスクパターン作成装置3に接続されている。設計レイアウト記憶装置4は、半導体装置の設計レイアウトを記憶する装置である。エラーパターン抽出装置2は、設計レイアウト記憶装置4が記憶する設計レイアウトからホットスポットであるエラーパターンエラー発生エッジの位置を抽出する装置である。本実施形態のエラーパターンは、設計レイアウトに対応する回路パターンをウエハなどの基板上に形成した場合に、転写品質の低下が著しい品質劣化パターン不良パターンとなる可能性が所定値よりも高いパターンである。換言すると、エラーパターンは、ウエハ上にウエハ上パターンレジストパターンや加工後パターンなどを形成した場合にウエハ上パターンが所望範囲の形状とならないパターンである。エラーパターンは、例えばウエハ上パターンを形成した場合に断線するパターンオープン不良のパターンやウエハ上パターンを形成した場合に隣接するパターンとの間でショートするパターンショート不良のパターンである。設計レイアウト修正装置1は、入力部11、エラー情報記憶部12、レイアウト情報記憶部13、被覆率算出領域設定部14、被覆率算出部15、付加パターン候補作成部16、付加パターン候補情報記憶部17、選択条件記憶部18、付加パターン選択部19、出力部20を備えている。入力部11は、設計レイアウトの修正に必要な種々の情報を入力する。入力部11へは、エラーパターン抽出装置2で抽出されたエラーパターンの位置に関する情報エラーパターン情報、設計レイアウト記憶装置4内に格納されている設計レイアウト回路パターンの設計データなどが入力される。また、入力部11へは、付加パターン選択条件などが入力される。付加パターン選択条件は、設計レイアウトに付加する付加パターンの候補修正レイアウト候補の中から付加パターンを選択する際に参照する選択の優先順位設定に関する情報である。付加パターン選択条件は、例えばユーザなどによって指定される。入力部11は、エラーパターン抽出装置2からのエラーパターン情報をエラー情報記憶部12に送る。また、入力部11は、設計レイアウト記憶装置4からの設計レイアウトをレイアウト情報記憶部13に送る。また、入力部11は、付加パターン選択条件を選択条件記憶部18に送る。エラー情報記憶部12は、エラーパターン情報を記憶するメモリなどである。レイアウト情報記憶部13は、設計レイアウトを記憶するメモリなどである。選択条件記憶部18は、付加パターン選択条件を記憶するメモリなどである。被覆率算出領域設定部14は、エラー情報記憶部12内のエラーパターン情報に基づいて、被覆率算出領域被覆率の算出対象領域をエラーパターン毎に複数設定する。被覆率算出領域は、エラーパターン近傍のパターン領域であり、所定の広さが設定されている。被覆率算出領域は、例えば、所定位置を中心として所定位置からX方向およびY方向に所定の距離を有した矩形状領域である。被覆率算出領域設定部14は、設定した被覆率算出領域を被覆率算出部15に送る。被覆率算出部15は、被覆率算出領域設定部14からの被覆率算出領域に基づいて、被覆率算出領域内におけるパターン被覆率被覆率マップを修正前パターン被覆率として被覆率算出領域毎に算出する。また、被覆率算出部15は、付加パターン候補作成部16が作成した付加パターンの候補付加パターン候補を設計レイアウト上に配置した場合の被覆率算出領域内におけるパターン被覆率修正後パターン被覆率を算出する。修正前パターン被覆率は、付加パターンを付加する前のパターン被覆率であり、修正後パターン被覆率は、付加パターンを付加した後のパターン被覆率である。被覆率算出部15は、エラーパターン毎に被覆率算出領域内における修正前パターン被覆率、修正後パターン被覆率を算出する。被覆率算出部15は、算出した修正前パターン被覆率、修正後パターン被覆率を付加パターン候補作成部16に送る。付加パターン候補作成部16は、被覆率算出部15が算出した修正前パターン被覆率に基づいて、被覆率算出領域の中から付加パターンを付加する領域後述の付加パターン配置領域の近くにある被覆率算出領域を選択する。付加パターン候補作成部16は、被覆率算出領域をエラーパターン毎に選択する。また、付加パターン候補作成部16は、選択した被覆率算出領域に付加する付加パターンの形状候補と位置候補を、付加パターン候補として作成する。付加パターン候補作成部16は、エラーパターンの位置と、付加パターン候補と、修正前パターン被覆率と、修正後パターン被覆率と、を対応付けし、対応付けした情報を付加パターン候補情報として付加パターン候補情報記憶部17に送る。付加パターン候補情報記憶部17は、付加パターン候補作成部16が作成した付加パターン候補情報を記憶するメモリなどである。付加パターン選択部19は、選択条件記憶部18内の付加パターン選択条件および付加パターン候補情報記憶部17内の付加パターン候補情報に基づいて、付加パターン候補の中から設計レイアウトの修正に適用する付加パターンをエラーパターン毎に選択する。付加パターン選択部19は、例えば、修正後パターン被覆率の分布差分布の変化量が被覆率算出領域間で小さくなる付加パターンを選択する。換言すると、付加パターン選択部19は、被覆率変動が穏やかになる付加パターン修正形状候補を選択する。付加パターン選択部19は、選択した付加パターンを設計レイアウトに付加して出力部20に送る。出力部20は、付加パターンが付加された設計レイアウトを必要に応じてマスクパターン作成装置3などの外部装置に出力する。マスクパターン作成装置3は、付加パターンを付加する前の設計レイアウトや付加パターンが付加された後の設計レイアウトを用いてマスクパターンを作成する装置である。つぎに、設計レイアウト修正処理の処理手順について説明する。図2は、実施形態に係る設計レイアウト修正処理の処理手順を示すフローチャートである。半導体装置の設計レイアウトが設計レイアウト作成装置によって作成されるとステップS10、作成された設計レイアウトが設計レイアウト記憶装置4に格納される。また、作成された設計レイアウトは、マスクパターン作成装置3に送られる。マスクパターン作成装置3は、設計レイアウトを用いてマスクパターンを作成する。具体的には、マスクパターン作成装置3は、設計レイアウトにOPCOpticalProximityCorrectionなどのMDPMaskDataPreparationを行なうことによってマスクパターンを作成する。換言すると、光近接効果補正モデルに基づいた光近接効果補正を含むマスクデータ処理を実行することによって設計レイアウトからマスクデータが作成される。作成されたマスクパターンは、エラーパターン抽出装置2に送られる。エラーパターン抽出装置2は、マスクパターンを用いてウエハ上にウエハ上パターンを形成した場合のパターン形状を算出する。具体的には、エラーパターン抽出装置2は、マスクパターンを用いてマスクを作製し、作製したマスクを用いてウエハへのリソグラフィ処理を行った場合の、ウエハ上パターンのパターン形状を算出する。このとき、エラーパターン抽出装置2は、マスクパターンを用いたリソグラフィシミュレーションを行うことによってウエハ上パターンのパターン形状を算出する。そして、エラーパターン抽出装置2は、算出したパターン形状と、予め設定しておいたパターン形状の許容範囲と、に基づいて、エラーパターンの位置プロセス変動に敏感なリソグラフィ危険箇所を抽出する。具体的には、エラーパターン抽出装置2は、LCCLithographyComplianceChecking処理などによってエラーパターンの位置を抽出するステップS20。設計レイアウト修正装置1の入力部11へは、設計レイアウト記憶装置4内に格納されている設計レイアウトが入力される。また、入力部11へは、設計レイアウトに付加する付加パターンの選択条件として付加パターン選択条件が入力される。付加パターン選択条件には、例えば、修正後パターン被覆率の変化量が被覆率算出領域間で小さくなる付加パターン候補を優先的に選択すること条件1が設定されている。また、付加パターン選択条件には、例えば、エラーパターンと、付加パターンと、の間の距離が短い付加パターン候補を優先的に選択すること条件2を設定しておいてもよい。また、付加パターン選択条件には、条件1と条件2の両方を設定しておいてもよい。また、付加パターン選択条件として、条件1と条件2に優先度を設定しておいてもよい。例えば、条件1の優先度を条件2の優先度よりも大きく設定しておいた場合、条件1に基づいて付加パターン候補が選択される。そして、条件1で複数の付加パターン候補が選択された場合には、条件2に基づいて付加パターン候補が選択される。また、条件1と条件2のそれぞれに、優先度に応じた点数を設定しておき、条件1と条件2の点数の合計値に基づいて優先度を設定してもよい。また、入力部11へは、エラーパターン抽出装置2で抽出されたエラーパターンの位置に関する情報がエラーパターン情報として入力される。換言すると、設計レイアウトに対するMDP/LCCの結果がエラーパターン情報として入力部11に入力される。入力部11は、エラーパターン情報をエラー情報記憶部12に送り、設計レイアウトをレイアウト情報記憶部13に送り、付加パターン選択条件を選択条件記憶部18に送る。被覆率算出領域設定部14は、エラー情報記憶部12内のエラーパターン情報に基づいて、レイアウト情報記憶部13内の設計レイアウトに被覆率算出領域を設定する。図3は、被覆率算出領域を説明するための図である。図3では、エラーパターンホットスポットHが発生する設計レイアウトの一部を上面図で示している。エラーパターン情報は、エラーパターンHの位置に関する情報を有しており、このエラーパターンHの周辺には、種々のパターンが配置されている。ここでは、エラーパターンHがラインパターンL2上にあり、エラーパターンHラインパターンL2の周辺にラインパターンL1,L3が配置されている場合を示している。被覆率算出領域設定部14は、エラーパターンHに対する被覆率算出領域を設定するステップS30。被覆率算出領域は、エラーパターンHの位置の近傍に設定される矩形状領域である。本実施形態の被覆率算出領域設定部14は、例えばエラーパターンHが発生するラインパターンL2上の位置評価点を中心とした被覆率算出領域を複数設定する。具体的には、被覆率算出領域設定部14は、ラインパターンL2上のエラーパターンHの位置を、修正前パターン被覆率を算出する評価点Cに設定する。そして、被覆率算出領域設定部14は、エラーパターンHの位置から所定距離だけ離れたラインパターンL2上の位置に対し、修正前パターン被覆率を算出する評価点としての評価点A、評価点B,評価点D、評価点Eを設定する。修正前パターン被覆率が算出される評価点A~Eのうち、中心となる評価点CがエラーパターンHに対応している。これにより、設計レイアウトパターン上の一次元方向に複数の評価点が設定される。さらに、被覆率算出領域設定部14は、各評価点A~Eから所定の範囲にある領域を、被覆率算出領域に設定する。被覆率算出領域は、例えば、各評価点A~Eを中心として各評価点A~EからX方向およびY方向に所定の距離を有した矩形状領域である。図3では、評価点Dに対する被覆率算出領域30dを示している。被覆率算出領域設定部14は、評価点A~Eに対する被覆率算出領域をそれぞれ被覆率算出部15に送る。被覆率算出部15は、評価点A~Eに対応する被覆率算出領域内のパターン被覆率を修正前パターン被覆率として算出するステップS40。被覆率算出部15は、算出した修正前パターン被覆率を付加パターン候補作成部16に送る。付加パターン候補作成部16は、被覆率算出部15が算出した修正前パターン被覆率に基づいて、被覆率算出領域の中から所定の被覆率算出領域を選択する。具体的には、付加パターン候補作成部16は、付加パターンを付加する付加パターン配置領域に対応する被覆率算出領域を、被覆率算出領域の中から選択する。付加パターン配置領域は、実際に付加パターンを付加する領域であり、選択された被覆率算出領域の少なくとも一部を含む領域である。付加パターン候補作成部16は、修正前パターン被覆率の分布差が、付加パターンを付加することによって小さくなるような被覆率算出領域を選択する。そして、付加パターン候補作成部16は、選択した被覆率算出領域に応じた付加パターン配置領域を設定する。図4は、被覆率算出領域毎のパターン被覆率を示す図である。図4の横軸はラインパターンL2上の評価点A~Eを示し、縦軸はパターン被覆率の値を示している。また、修正前パターン被覆率の分布を分布Wで示し、修正後パターン被覆率の分布を分布X0で示している。例えば、評価点Aに付加パターンを付加することによって、修正後パターン被覆率の変化量が、修正前パターン被覆率の変化量よりも小さくなる。換言すると、評価点Aに付加パターンを付加することによって、修正後パターン被覆率の傾斜が穏やかになる。この場合、例えば、評価点Aに対応する被覆率算出領域が選択される。図5は、付加パターン配置領域を説明するための図である。図5では、エラーパターンHが発生する設計レイアウトの一部を上面図で示している。例えば、評価点Bに対応する被覆率算出領域が選択されると、この被覆率算出領域に対応する付加パターン配置領域35が設定される。付加パターン配置領域35は、ラインパターンL1~L3と重ならないスペース領域内に設定される。ここでは、評価点Bに対応する被覆率算出領域を含み、かつラインパターンL2,L3と重ならない領域が付加パターン配置領域35に設定されている場合を示している。なお、付加パターン配置領域35を、評価点Bが設定されているラインパターンL2の左側に設定してもよい。この場合、評価点Bに対応する被覆率算出領域を含み、かつラインパターンL1,L2と重ならない領域が付加パターン配置領域35に設定される。付加パターン候補作成部16は、付加パターン配置領域35に付加する付加パターン候補を1~複数作成するステップS50。付加パターン候補作成部16は、付加パターン候補を被覆率算出部15に送る。図6は、付加パターン候補の一例を示す図である。図6では、図5に示した設計レイアウトに付加パターン候補を付加した場合の上面図を示している。図6のa~dでは、それぞれ付加パターン候補51~54を示している。付加パターン候補51~54は、デザインルールの範囲内で作成される。また、付加パターン候補51~54は、例えば、エラーパターンHに接続しないよう作成される。また、付加パターン候補51~54は、例えば、エラーパターンとの間の距離が短くなるよう作成される。また、付加パターン候補51~54は、例えば、ラインパターン同士が付加パターン候補51~54を介して接続されないよう作成される。換言すると、設計レイアウトの結線情報に影響を与えない範囲の付加パターン候補51~54が作成される。また、付加パターン候補51~54は、例えば、各付加パターン候補51~54の面積が同一となるよう作成される。また、付加パターン候補51~54は、例えば、修正後パターン被覆率の分布差が被覆率算出領域間で小さくなるよう作成される。なお、付加パターン候補51~54は、例えば、何れかのラインパターンと接続するよう作成しておいてもよい。付加パターン候補作成部16は、付加パターン候補を作成できたか否かを確認するステップS60。付加パターン候補を作成できなかった場合ステップS60、No、付加パターン候補作成部16は、付加パターン候補の作成条件を変更するステップS65。例えば、付加パターン候補作成部16は、付加パターン候補の作成条件として、付加パターン配置領域35の再設定を行う。付加パターン配置領域35の再設定処理としては、付加パターン配置領域35の拡大処理などが行なわれる。そして、設計レイアウト修正装置1では、ステップS50,S60の処理が行われる。設計レイアウト修正装置1は、付加パターン候補を作成できるまでステップS50,S60の処理を繰り返す。なお、所定回数ステップS50,S60の処理を繰り返しても付加パターン候補を作成できない場合、被覆率算出領域設定部14は、エラーパターンHに対する被覆率算出領域を再設定してもよい。例えば、被覆率算出領域の再設定処理としては、被覆率算出領域の拡大処理または縮小処理などが行なわれる。そして、設計レイアウト修正装置1では、ステップS30~S60の処理が行われる。設計レイアウト修正装置1は、付加パターン候補を作成できるまでステップS30~S60の処理を繰り返す。付加パターン候補を作成できた場合ステップS60、Yes、被覆率算出部15は、選択した被覆率算出領域に付加パターン候補を付加した場合のパターン被覆率を修正後パターン被覆率として付加パターン候補毎に算出するステップS70。付加パターン候補作成部16は、エラーパターンの位置と、付加パターン候補と、修正前パターン被覆率と、修正後パターン被覆率と、を対応付けし、対応付けした情報を付加パターン候補情報として付加パターン候補情報記憶部17に送る。そして、付加パターン選択部19は、選択条件記憶部18内の付加パターン選択条件および付加パターン候補情報記憶部17内の付加パターン候補情報に基づいて、各付加パターン候補に選択優先順位を設定するステップS75。選択優先順位は、各付加パターン候補を選択する優先順位であり、選択優先順位が最も高い付加パターン候補が選択される。付加パターン選択部19は、選択優先順位を付加パターン候補情報の付加パターン候補に対応付けし、新たな付加パターン候補情報として、付加パターン候補情報記憶部17に記憶させる。また、付加パターン選択部19は、選択優先順位が最も高い付加パターン候補を、設計レイアウトの修正に適用する付加パターンとしてエラーパターン毎に選択するステップS80。付加パターン選択部19は、例えば、修正後パターン被覆率の分布差が被覆率算出領域間で小さくなる付加パターンを選択する。換言すると、付加パターン選択部19は、修正後パターン被覆率の小さな位置を大きな修正後パターン被覆率に変化させることができる付加パターンを、付加パターン候補の中から選択するステップS80。例えば、修正前パターン被覆率は、各評価点でそれぞれ異なる値を示す。この場合において、例えば、最小の修正前パターン被覆率を示す位置での修正後パターン被覆率が、最大の修正前パターン被覆率の値に近付く付加パターンが選択される。図7は、付加パターン候補を付加した後の修正後パターン被覆率を説明するための図である。図7では、図6に示した付加パターン候補51~54を設計レイアウト内に付加した場合の修正後パターン被覆率を示している。図7のa~dは、それぞれ図6のa~dに示した付加パターン候補51~54の修正後パターン被覆率を示している。図7のa~dに示すように、付加パターン候補51~54を付加した場合の修正後パターン被覆率の分布は、それぞれ分布X1~X4である。付加パターン候補51に対応する分布X1は、最も変動量が小さく最も安定している。付加パターン候補52に対応する分布X2は、2番目に変動量が少ない。付加パターン候補53に対応する分布X3は、3番目に変動量が少ない。付加パターン候補54に対応する分布X4は、最も変動量が大きく最も安定していない。このため、例えば、付加パターン候補51、付加パターン候補52、付加パターン候補53、付加パターン候補54の順番で選択優先順位が設定される。換言すると、修正後パターン被覆率分布の傾斜の緩和度合いで選択優先順位が設定される。ここでの付加パターン選択部19は、付加パターン候補51を選択して設計レイアウトに付加するステップS90。付加パターン選択部19は、付加パターン候補51を付加した設計レイアウト修正後の設計レイアウトを出力部20に送る。修正後の設計レイアウトは、DRCDesignRuleCheck装置などによってDRCが行われる。このとき、DRCに含まれる最小寸法情報等は予めルールとして与えておいてもよい。また、修正前の設計レイアウトにおけるエラー箇所近傍もしくは全体の寸法情報などを用いて、修正後の設計レイアウトに対するDRCを行ってもよい。DRCで合格となった修正後の設計レイアウトは、マスクパターン作成装置3でMDPが行われてマスクパターンが作成される。そして、エラーパターン抽出装置2では、マスクパターンを用いてLCCが行われるステップS100。入力部11へは、何れの付加パターン候補がLCCで合格となったかの合否情報がエラーパターン抽出装置2から入力される。入力部11は、LCCの合否情報を、選択条件記憶部18に記憶させる。付加パターン選択部19と付加パターン候補作成部16は、選択条件記憶部18に合否情報が格納されると、合否情報を読み出す。LCCで合格であった場合ステップS110、Yes、設計レイアウトの修正処理が完了する。一方、LCCで不合格であった場合ステップS110、No、他の付加パターン候補と差し替えるために、付加パターン選択部19と付加パターン候補作成部16は、未選択の付加パターン候補が残っているか否かを判断するステップS120。未選択の付加パターン候補が残っている場合ステップS120、Yes、付加パターン選択部19は、残っている付加パターン候補の中で最も選択優先順位が高い付加パターン候補を選択して設計レイアウトに付加するステップS80,S90。ここでは、選択優先順位が2番目の付加パターン候補52が選択される。そして、MDP/LCC処理が行われステップS100、LCCで合格であったか否かが判定されるステップS110。LCCで不合格であった場合ステップS110、No、付加パターン選択部19は、選択されていない付加パターン候補が残っているか否かを判断するステップS120。未選択の付加パターン候補が残っていない場合ステップS120、No、付加パターン候補作成部16は、付加パターン候補の作成条件を変更するステップS130。例えば、付加パターン候補作成部16は、付加パターン配置領域35の再設定処理として、付加パターン配置領域35の拡大処理などを行う。この後、設計レイアウト修正装置1では、ステップS50~S110の処理が行われる。設計レイアウト修正装置1は、付加パターン候補を作成できるまでステップS50~S110の処理を繰り返す。また、MDP/LCCで合格とならない場合は、ステップS120,130の処理などが行われる。なお、所定回数ステップS50~S110の処理を繰り返してもMDP/LCCで合格とならない場合、被覆率算出領域設定部14は、エラーパターンHに対する被覆率算出領域を再設定してもよい。設計レイアウト修正装置1による設計レイアウトの修正付加パターンの付加は、例えばウエハプロセスのレイヤ毎に行われる。そして、必要に応じて修正された設計レイアウトを用いてマスクパターンが作成され、このマスクパターンを用いてマスクが作製される。その後、マスクを用いて半導体装置半導体集積回路が製造される。具体的には、修正後の設計レイアウトを用いて作成されたマスクパターンを用いてマスクが作製され、レジストの塗布されたウエハにマスクを用いて露光が行なわれ、その後ウエハを現像してウエハ上にレジストパターンが形成される。そして、レジストパターンをマスクとしてウエハの下層側がエッチングされる。これにより、修正された設計レイアウトに対応する実パターンがウエハ上に形成される。半導体装置を製造する際には、上述した設計レイアウトの修正処理、マスクパターンの作成処理、マスクの作製処理、露光処理、現像処理、エッチング処理などがレイヤ毎に繰り返される。つぎに、設計レイアウト修正装置1のハードウェア構成について説明する。図8は、設計レイアウト修正装置のハードウェア構成を示す図である。設計レイアウト修正装置1は、CPUCentralProcessingUnit91、ROMReadOnlyMemory92、RAMRandomAccessMemory93、表示部94、入力部95を有している。設計レイアウト修正装置1では、これらのCPU91、ROM92、RAM93、表示部94、入力部95がバスラインを介して接続されている。CPU91は、コンピュータプログラムである設計レイアウト修正プログラム97を用いて設計レイアウトの修正を行う。表示部94は、液晶モニタなどの表示装置であり、CPU91からの指示に基づいて、修正前の設計レイアウト、エラーパターンHの位置、修正前パターン被覆率を算出する評価点の位置、被覆率算出領域、付加パターン配置領域35、付加パターン候補、修正後パターン被覆率の分布、選択優先順位、修正後の設計レイアウトなどを表示する。入力部95は、マウスやキーボードを備えて構成され、使用者から外部入力される指示情報設計レイアウトの修正に必要なパラメータ等を入力する。入力部95へ入力された指示情報は、CPU91へ送られる。設計レイアウト修正プログラム97は、ROM92内に格納されており、バスラインを介してRAM93へロードされる。図8では、設計レイアウト修正プログラム97がRAM93へロードされた状態を示している。CPU91はRAM93内にロードされた設計レイアウト修正プログラム97を実行する。具体的には、設計レイアウト修正装置1では、使用者による入力部95からの指示入力に従って、CPU91がROM92内から設計レイアウト修正プログラム97を読み出してRAM93内のプログラム格納領域に展開して各種処理を実行する。CPU91は、この各種処理に際して生じる各種データをRAM93内に形成されるデータ格納領域に一時的に記憶させておく。設計レイアウト修正装置1で実行される設計レイアウト修正プログラム97は、被覆率算出領域設定部14、被覆率算出部15、付加パターン候補作成部16、付加パターン選択部19を含むモジュール構成となっており、これらが主記憶装置上にロードされ、これらが主記憶装置上に生成される。なお、本実施形態では、設計レイアウトがラインパターンである場合について説明したが、設計レイアウトはコンタクトホールパターンであってもよい。また、本実施の形態では、付加パターン配置領域35に1つの付加パターンを付加する場合について説明したが、付加パターン配置領域35に複数の付加パターンを付加してもよい。また、複数の付加パターン配置領域35を設定し、各パターン配置領域35に付加パターンを付加してもよい。また、エラーパターンHが発生する領域の設計レイアウトに対する付加パターン候補をデータベースなどに登録しておき、次回以降の付加パターン候補の作成時に流用してもよい。このように実施形態によれば、基板上パターンを形成した場合のエラーパターン近傍でのパターン被覆率の変化が小さくなるよう設計レイアウトに付加パターンを付加するので、エラーパターン近傍の設計レイアウトを効率良く修正することが可能となる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"