"ゲート電極と、チャネルを構成するキャリア走行層と、このキャリア走行層へキャリアを供給するためのキャリア供給層とを含む多層膜からなる酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間に設けられたゲート絶縁膜と、ソースドレインとなる一対の電極とを備え、前記酸化物半導体層におけるソースドレイン領域と前記ゲート電極の形成領域とが、互いに離隔している薄膜トランジスタ。前記キャリア走行層および前記キャリア供給層がともに、前記ゲート電極の形成領域から前記ソースドレイン領域にわたって形成されている請求項1に記載の薄膜トランジスタ。前記酸化物半導体層における少なくとも前記ソースドレイン領域と、前記一対の電極との間に、低抵抗層を更に備えた請求項2に記載の薄膜トランジスタ。前記キャリア供給層が、前記ゲート電極の形成領域から前記ソースドレイン領域にわたって形成されていると共に、前記キャリア走行層が、前記ゲート電極の形成領域に選択的に形成されている請求項1に記載の薄膜トランジスタ。前記酸化物半導体層における前記ソースドレイン領域が、低抵抗化層となっている請求項1ないし請求項4のいずれか1項に記載の薄膜トランジスタ。前記キャリア供給層における半導体層の伝導帯下端準位もしくは価電子帯上端準位が、前記キャリア走行層における半導体層の伝導帯下端準位もしくは価電子帯上端準位よりもエネルギー的に高くなっている請求項1ないし請求項4のいずれか1項に記載の薄膜トランジスタ。前記キャリアが電子であり、前記キャリア供給層における伝導帯下端準位が、前記キャリア走行層における伝導帯下端準位よりもエネルギー的に高くなっている請求項6に記載の薄膜トランジスタ。前記キャリアが正孔であり、前記キャリア供給層における価電子帯上端準位が、前記キャリア走行層における価電子帯上端準位よりもエネルギー的に高くなっている請求項6に記載の薄膜トランジスタ。前記酸化物半導体層、前記ゲート絶縁膜および前記ゲート電極を、基板上にこの順で備えた請求項1ないし請求項4のいずれか1項に記載の薄膜トランジスタ。前記ゲート電極、前記ゲート絶縁膜および前記酸化物半導体層を、基板上にこの順で備えた請求項1ないし請求項4のいずれか1項に記載の薄膜トランジスタ。前記ゲート電極として、第1および第2のゲート電極が設けられ、前記ゲート絶縁膜として、第1および第2のゲート絶縁膜が設けられ、前記第2のゲート電極、前記第2のゲート絶縁膜、前記酸化物半導体層、前記第1のゲート絶縁膜および前記第1のゲート電極を、基板上にこの順で備えた請求項1ないし請求項4のいずれか1項に記載の薄膜トランジスタ。表示素子と、この表示素子を駆動するための薄膜トランジスタとを備え、前記薄膜トランジスタは、ゲート電極と、チャネルを構成するキャリア走行層と、このキャリア走行層へキャリアを供給するためのキャリア供給層とを含む多層膜からなる酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間に設けられたゲート絶縁膜と、ソースドレインとなる一対の電極とを有し、前記酸化物半導体層におけるソースドレイン領域と前記ゲート電極の形成領域とが、互いに離隔している表示装置。前記表示素子および保持容量素子が複数の画素ごとに設けられ、前記酸化物半導体層における前記多層膜のうちの少なくとも1層が、前記表示素子における画素電極または前記保持容量素子における電極を兼ねている請求項12に記載の表示装置。前記表示素子が、有機EL素子を用いて構成されている請求項12または請求項13に記載の表示装置。表示素子と、この表示素子を駆動するための薄膜トランジスタとを有する表示装置を備え、前記薄膜トランジスタは、ゲート電極と、チャネルを構成するキャリア走行層と、このキャリア走行層へキャリアを供給するためのキャリア供給層とを含む多層膜からなる酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間に設けられたゲート絶縁膜と、ソースドレインとなる一対の電極とを有し、前記酸化物半導体層におけるソースドレイン領域と前記ゲート電極の形成領域とが、互いに離隔している電子機器。しかしながら、フラットパネルディスプレイにおいて更なる高性能化を図るため、このような酸化物半導体をチャネル層として用いた薄膜トランジスタにおいても、キャリアの移動度の更なる向上が求められている。また、高性能化を目的として、薄膜トランジスタの動作速度を高めるためには、上記したようなキャリアの高移動度化に加え、酸化物半導体層におけるソースドレイン領域とゲート電極との重畳部に生じる寄生容量を低減することも必要である。ここで、上記特許文献1~4では、裏面露光を用いた自己整合的なパターン形成を行うことにより、マスク露光のあわせずれを見込む必要がなくなる分、寄生容量の低減を実現しようとしている。また、上記特許文献5~7では、いわゆるトップゲート型の薄膜トランジスタにおいて、ゲート電極をマスクにしてソースドレイン領域の低抵抗化を自己整合的に行う手法が提案されている。これらのうち、特に特許文献7には、ソースドレイン領域とチャネル部の間に、中間的な抵抗領域いわゆるLDDLightlyDopedDrain領域を形成する手法LDD構造についても開示されている。ところが、特許文献1~4のように裏面露光を用いた自己整合的なパターン形成を行った場合、裏面露光の際の光の回折現象に起因して、実際には、ソースドレイン領域とゲート電極との間に重畳部が生じてしまい、寄生容量の低減が困難である。また、特許文献5~7の手法では、プラズマ照射により低抵抗化したソースドレイン領域をソースドレイン電極として用いるためには、ソースドレイン領域の抵抗率をチャネル部の1/1000程度に低抵抗化することが求められる。これを達成するため、水素ガスまたはアルゴンガス等を用いたプラズマ照射を行うと、低抵抗化領域が、低抵抗化のマスクとなる領域またはゲート電極の下部にも一部回り込むという問題がある。これはすなわち、ソースドレイン領域とゲート電極との重畳オーバーラップによる寄生容量を生むことになる。なお、上記非特許文献1には、マスクとなるパターン端から最大で約2μm程度の内側まで、低抵抗領域が拡散するという報告がなされている。このように、自己整合的なパターン形成によってソースドレイン領域とゲート電極とが近接するようにする場合、これらが互いに離隔するように形成する場合と比べ、チャネルに対するアクセス抵抗を低減させてキャリアの移動度を向上させることができるものの、寄生容量が形成されてしまう。すなわち、キャリアの移動度向上と寄生容量の形成回避とを両立させることが困難であり、トランジスタの動作速度を十分に高めることができない。一方、上記したLDD構造を採用した場合、ソースドレイン領域とゲート電極との重畳を回避しつつ、LDD領域の存在によってチャネルに対するアクセス抵抗を低減することができる。すなわち、キャリアの移動度向上と寄生容量の形成回避とを両立させ、トランジスタの動作速度を高めることが可能であると思われる。しかしながら、LDD構造のような複雑な構造を形成する必要があることから、製造コストが高くなってしまうことになる。本発明はかかる問題点に鑑みてなされたもので、その目的は、トランジスタの動作速度を簡易に向上させることが可能な薄膜トランジスタ、ならびにそのような薄膜トランジスタを用いた表示装置および電子機器を提供することにある。本発明の薄膜トランジスタは、ゲート電極と、チャネルを構成するキャリア走行層と、このキャリア走行層へキャリアを供給するためのキャリア供給層とを含む多層膜からなる酸化物半導体層と、ゲート電極と酸化物半導体層との間に設けられたゲート絶縁膜と、ソースドレインとなる一対の電極とを備え、酸化物半導体層におけるソースドレイン領域とゲート電極の形成領域とが、互いに離隔しているものである。ここで、上記キャリア供給層における半導体層の伝導帯下端準位もしくは価電子帯上端準位が、上記キャリア走行層における半導体層の伝導帯下端準位もしくは価電子帯上端準位よりもエネルギー的に高くなっているようにするのが好ましい。本発明の表示装置は、表示素子と、この表示素子を駆動するための上記本発明の薄膜トランジスタとを備えたものである。本発明の電子機器は、上記本発明の表示装置を備えたものである。本発明の薄膜トランジスタ、表示装置および電子機器では、酸化物半導体層において、キャリア供給層からキャリア走行層へとキャリアが供給され、このキャリア走行層内におけるキャリア供給層との界面近傍の領域に、キャリアが蓄積される。したがって、キャリア走行層がチャネルとして機能する際に、キャリアがこの領域内をほぼ2次元的に走行するようになるため、チャネル酸化物半導体層内をキャリアが3次元的に走行する従来と比べ、キャリアに対する走行散乱が抑えられる。また、キャリアはキャリア供給層から供給されることから、キャリア走行層自体のキャリア濃度は低く抑えることができるようになり、その観点からも、酸化物半導体層が単一の層からなる従来と比べ、イオン化ドナーやイオン化アクセプタによるキャリアに対する走行散乱が抑えられる。更に、従来のような複雑な構造例えば、LDD構造を形成することなく、チャネルに対するアクセス抵抗が低減される。加えて、酸化物半導体層におけるソースドレイン領域とゲート電極の形成領域とが互いに離隔している重なり合っていない,オーバーラップしていないことにより、酸化物半導体層におけるソースドレイン領域、ゲート絶縁膜およびゲート電極からなる寄生容量の形成が回避される。本発明の薄膜トランジスタ、表示装置および電子機器によれば、酸化物半導体層を、チャネルを構成するキャリア走行層とキャリア供給層とを含む多層膜により構成するようにしたので、従来のような複雑な構造を形成することなく、キャリアに対する走行散乱およびチャネルに対するアクセス抵抗を抑えてキャリアの移動度を向上させることができる。また、酸化物半導体層におけるソースドレイン領域とゲート電極の形成領域とが互いに離隔しているようにしたので、上記のようにしてチャネルに対するアクセス抵抗を低減しつつ、寄生容量の形成を回避することができる。よって、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることが可能となる。以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.第1の実施の形態キャリア供給層,キャリア走行層を含むトップゲート型の例12.第1の実施の形態の変形例変形例1ソースドレイン領域を低抵抗化層とした例変形例2キャリア供給層,キャリア走行層の積層順を逆にした例3.第2の実施の形態トップゲート型の例2:キャリア走行層をゲート電極の形成領域に選択的に設けた例4.第3の実施の形態低抵抗層を更に設けた例5.第4の実施の形態キャリア供給層,キャリア走行層を含むボトムゲート型の例16.第4の実施の形態の変形例変形例3ボトムゲート型の例2:チャネル保護膜を層間絶縁膜と兼用させた例7.第5の実施の形態キャリア供給層,キャリア走行層を含むデュアルゲート型の例8.各実施の形態および各変形例に共通の変形例変形例4,5キャリアとして正孔ホールを用いた例9.適用例表示装置および電子機器への適用例10.その他の変形例<第1の実施の形態>[薄膜トランジスタ1の断面構成]図1は、本発明の第1の実施の形態に係る薄膜トランジスタ薄膜トランジスタ1の断面構成を表したものである。この薄膜トランジスタ1は、基板11上に、酸化物半導体層12、ゲート絶縁膜131およびゲート電極141をこの順に備えている。すなわち、薄膜トランジスタ1は、いわゆるトップゲート型スタガー構造の薄膜トランジスタである。この薄膜トランジスタ1はまた、層間絶縁膜15と、一対のソースドレイン電極16A,16B一対の電極とを備えている。また、薄膜トランジスタ1は、後述するように、キャリアとして電子を用いたものとなっている。基板11は、例えばシリコン基板であるが、その他、合成石英、ガラス、金属、樹脂または樹脂フィルムなどの材料からなるものでもよい。なお、この基板11と酸化物半導体12および層間絶縁膜15との間に、例えばシリコンSiを含む絶縁膜材料からなる絶縁層図示せずが、下地層として設けられているようにしてもよい。これにより、金属元素等の不純物が基板11から酸化物半導体層12へ向けて拡散するのが防止される。酸化物半導体層12酸化物半導体層12は、例えば、MOMは、Al,Ga,In,Zn,Sn,Tiのうちの少なくとも1種を主成分として含んだものである。この酸化物半導体層12は、基板11側から順に、キャリア走行層121およびキャリア供給層122が積層された多層膜2層構造により構成されている変調ドープ構造。言い換えると、酸化物半導体層12は、キャリア供給層122およびキャリア走行層121を1層ずつ有するシングルへテロSH構造を用いて構成されている。なお、これらの多層膜のうちの少なくとも1層は、非晶質アモルファス半導体あるいは多結晶半導体により構成されているのが好ましい。例えば、非晶質のInGaZnO4を用いた場合、非晶質相にも関わらず、キャリアの移動度が10cm2/Vs程度と高い値を示すからである。キャリア供給層122は、以下説明するキャリア走行層121に対してキャリアここでは電子を供給する役割を担う酸化物半導体層であり、その厚みは10~100nm程度となっている。このキャリア供給層122を構成する酸化物半導体としては、例えば、AlxGayInzO15x15y15zx,y,z:整数や、GaxInyZnzO15x15yzx,y,z:整数などが挙げられる。なお、キャリア供給層122における酸化物半導体のキャリア濃度は、例えば1018~1020cm3程度となるように、成膜時の酸素分圧が調整されるようになっている。キャリア走行層121は、上記キャリア供給層122から供給されるキャリア電子がソースドレイン電極16A,16B間で走行するための酸化物半導体層である。すなわち、このキャリア走行層121では、詳細は後述するが、キャリア供給層122との界面近傍の領域に、薄膜トランジスタ1におけるチャネルが形成されるチャネルを構成するようになっており、その厚みは10~100nm程度となっている。キャリア走行層121を構成する酸化物半導体としては、例えば、AlxGayInzO15x15y15zx,y,z:整数や、In2O3、GaxInyZnzO15x15yzx,y,z:整数などが挙げられる。なお、キャリア走行層121における酸化物半導体のキャリア濃度は、例えば1014~1015cm3程度ほぼ真性半導体となる濃度領域と十分に低くなるように、成膜時の酸素分圧が調整されるようになっている。ここで、本実施の形態の酸化物半導体層12では、キャリア走行層121およびキャリア供給層122がともに、ソースドレイン電極16A,16Bの形成領域に対応する一対のソースドレイン領域12SDを有している。換言すると、この酸化物半導体層12では、キャリア走行層121およびキャリア供給層122がともに、ゲート電極141の形成領域から各ソースドレイン領域12SDにわたって形成されている。これらのソースドレイン領域12SDでは、詳細は後述するが、従来の単層からなる酸化物半導体層後述する比較例1~3の酸化物半導体層102,202,302等と比べ、シート抵抗が低減されている。また、このソースドレイン領域12SDにおけるシート抵抗は、チャネル領域におけるシート抵抗よりも小さくなっているのが望ましい。例えば、ソースドレイン領域12SDにおけるシート抵抗が10kΩ/□程度以下となれば、ソースドレイン領域12SDをソースドレイン電極の一部として用いることが可能となるからである。本実施の形態の酸化物半導体層12ではまた、図1に示したように、ソースドレイン領域12SDとゲート電極141の形成領域とが、互いに離隔している重なり合っていない,オーバーラップしていない,重畳していない。これにより、詳細は後述するが、所定の寄生容量の形成が回避されるようになっている。次に、図2を参照して、酸化物半導体層12のエネルギーバンド構造について説明する。図2は、酸化物半導体層12付近の層構造酸化物半導体層12、ゲート絶縁膜131およびゲート電極141でのエネルギーバンド構造例を表したものである。この図において、EFはフェルミエネルギーを示している。また、Ev0,Ev1,Ev2はそれぞれ、ゲート絶縁膜131、キャリア走行層121およびキャリア供給層122における価電子帯上端準位を示している。Ec0,Ec1,Ec2はそれぞれ、ゲート絶縁膜131、キャリア走行層121およびキャリア供給層122における伝導帯下端準位を示している。eは、キャリアとしての電子を模式的に示している。なお、これらの符号については、これ以降登場する他のエネルギーバンド構造においても同様となっている。酸化物半導体層12では、キャリア供給層122における半導体層の伝導帯下端準位Ec2が、キャリア走行層121における半導体層の伝導帯下端準位Ec1よりもエネルギー的に高くなるように設定されているEc2>Ec1。これにより、詳細は後述するが、キャリア供給層122からキャリア走行層121へと電子eが供給され、図2に示したように、このキャリア走行層121内におけるキャリア供給層122との界面近傍の領域に、電子eが蓄積されるようになっている。なお、ここでは、キャリア供給層122における価電子帯上端準位Ev2が、キャリア走行層121における価電子帯上端準位Ev1よりもエネルギー的に低くなっているEv2<Ev1が、価電子帯側のエネルギーバンド構造については、どのような構造となっていてもよい。ゲート絶縁膜131は、例えばシリコンを含む絶縁膜材料からなる。このゲート絶縁膜131は、キャリア供給層122上のゲート電極13の対向領域形成領域に設けられている。ゲート電極141は、薄膜トランジスタ1に印加されるゲート電圧によって、酸化物半導体層12中のチャネル部分のキャリア密度ここでは、電子密度を制御するための電極である。このゲート電極141は、例えば、厚みが50nm程度のモリブデンMo層と、厚みが400nm程度のアルミニウムAl層もしくはアルミニウム合金層との2層構造となっている。なお、アルミニウム合金層としては、例えばアルミニウム-ネオジム合金層が挙げられる。層間絶縁膜15は、例えばシリコンを含む絶縁膜材料からなる。この層間絶縁膜15は、ゲート電極141とソースドレイン電極16A,16Bとの間等を互いに分離絶縁するための絶縁膜である。ソースドレイン電極16A,16Bはそれぞれ、例えばモリブデン,アルミニウム,チタン等の金属あるいはそれらの多層膜からなる。[薄膜トランジスタ1の製造方法]この薄膜トランジスタ1は、例えば次のようにして製造することができる。図3は、薄膜トランジスタ1を製造する工程の一例を、断面図で表したものである。まず、図3Aに示したように、例えば絶縁性の表面を有する基板11上の全面に、真空中において例えば、前述した材料からなる酸化物半導体のターゲットを用いたスパッタ法例えば、DC/RFスパッタ法や、PulsedLaserDeposition法により、酸化物半導体層12を形成する。その際、キャリア走行層121およびキャリア供給層122の形成は、例えば、単一のスパッタ装置内においてターゲットを切り替え、成膜時の酸素分圧を調整することにより行う。なお、基板11と酸化物半導体12との間に、前述した下地層としての絶縁層を設ける場合には、例えば、CVDChemicalVaporDeposition;化学気相成長法を用いて、300nm程度の厚みのSiOxシリコン酸化物層を形成するようにすればよい。そののち、同じく図3Aに示したように、酸化物半導体層12上に、ゲート絶縁膜131およびゲート電極141をこの順に成膜してパターン形成する。具体的には、ゲート絶縁膜131は例えばプラズマCVD法により成膜し、ゲート電極141は例えばスパッタ法により成膜する。そして、フォトリソグラフィおよびドライエッチングにより、所望の形状にパターニングする。なお、ゲート絶縁膜131としては、例えば200nm程度の厚みのシリコン酸化物を用いることができ、ゲート電極141としては、300nm程度の厚みのアルミニウム膜と30nm程度の厚みのチタン膜とを順に積層したものを用いることができる。この際、ゲート絶縁膜131は、例えば、ゲート電極141のエッチングと連続した一括ドライエッチングにより形成することができる。このとき、オーバーエッチング時間を調整して、キャリア走行層121およびキャリア供給層122のキャリア濃度シートキャリア密度が1013cm2以上程度となるように制御することが望ましい。次に、図3Bに示したように、フォトリソグラフィにてレジスト感光性樹脂膜をパターニングしたのち、例えば塩素ガスを用いたドライエッチングを行うことにより、酸化物半導体層12を選択的に除去するトランジスタごとの酸化物半導体層12のアイソレーションを行う。次いで、図3Cに示したように、層間絶縁膜15を成膜してパターン形成する。具体的には、例えばプラズマCVD法を用いて、400nm程度の厚みのシリコン酸化膜を成膜したのち、フォトリソグラフィおよびエッチングにより、所望の形状にパターニングする。このとき、キャリア走行層121およびキャリア供給層122のキャリア濃度シートキャリア密度が1013cm2以上程度となるように制御することが望ましい。また、層間絶縁膜15のエッチングの際にドライエッチングを用いた場合、オーバーエッチング時に露出する酸化物半導体層12を1014cm2程度のキャリア濃度シートキャリア密度まで低抵抗化することができる。続いて、例えばスパッタ法を用いて成膜したのち、例えば、燐酸、硝酸および酢酸からなる混酸を用いたウェットエッチングを行うことにより、ソースドレイン電極16A,16Bを形成する。このとき、ソースドレイン電極16A,16Bとしては、30nm程度の厚みのモリブデンMoと、300nm程度の厚みのアルミニウムAlと、30nm程度の厚みのモリブデンとを順に積層したものを用いることができる。以上により、図1示したトップゲート型の薄膜トランジスタ1が完成する。[薄膜トランジスタ1の作用効果]この薄膜トランジスタ1では、図示しない配線を介してゲート電極141に所定の閾値電圧Vth以上の電圧ゲート-ソース間電圧VGSが印加されると、酸化物半導体層12内にチャネルが形成される。これにより、ソースドレイン電極16A,16B間に電流ドレイン電流IDが流れ、トランジスタとして機能する。ここで、図4~図6を参照して、本実施の形態の薄膜トランジスタ1の特徴的部分の作用効果について、比較例比較例1~3と比較しつつ詳細に説明する。比較例1図4Aは、比較例1に係る従来の薄膜トランジスタ薄膜トランジスタ101の断面構成を表したものである。また、図4Bは、この比較例1に係る薄膜トランジスタ101における酸化物半導体層102付近の層構造酸化物半導体層102、ゲート絶縁膜131およびゲート電極141でのエネルギーバンド構造例を表したものである。なお、図4Bにおいて、Ev102,Ec102はそれぞれ、酸化物半導体層102における価電子帯上端準位および伝導帯下端準位を示している。比較例1の薄膜トランジスタ101では、図4Aに示したように、本実施の形態の薄膜トランジスタ1における酸化物半導体層12とは異なり、酸化物半導体層102が単一層により構成されている。すなわち、この比較例1の酸化物半導体層102は、層全体がチャネル層となっており、キャリアはこのチャネル層中のドナーから供給されるようになっている。したがって、薄膜トランジスタ101では、図4Bに示したように、チャネル層酸化物半導体層102内をキャリアここでは電子が3次元的に走行することになる。すなわち、ソースドレイン電極16A,16B間に沿った2次元方向に加え、酸化物半導体層102の厚み方向に沿ってもキャリアが走行する。このため、キャリアに対する走行散乱が大きくなり、その結果、比較例1の薄膜トランジスタ101ではキャリアの移動度が低くなってしまう。また、この薄膜トランジスタ101では、図4Aに示したように、酸化物半導体層102における一対のソースドレイン領域102SDとゲート電極141の形成領域とが、互いに離隔している。したがって、ソースドレイン電極16A,16B間を走行する際のチャネルに対するアクセス抵抗が高くなってしまい、この観点からも、比較例1の薄膜トランジスタ101ではキャリアの移動度が低くなってしまうことになる。比較例2一方、図5Aに示した比較例2に係る従来の薄膜トランジスタ薄膜トランジスタ201では、例えば自己整合的なパターン形成によって、酸化物半導体層202におけるソースドレイン領域202SDとゲート電極141の形成領域とが近接するようにしている。これにより、これらの領域が互いに離隔するように形成されている上記比較例1と比べ、チャネルに対するアクセス抵抗を低減することが可能となる。ところが、この比較例2の薄膜トランジスタ201では、図5Aに示したように、実際には、ソースドレイン領域202SDとゲート電極141の形成領域とが重畳オーバーラップしてしまう。そのため、この重畳領域オーバーラップ領域において、酸化物半導体層202、ゲート絶縁膜131およびゲート電極141からなる寄生容量が生じてしまう形成されてしまう。具体的には、例えば水素ガスまたはアルゴンガス等を用いたプラズマ照射を行ってソースドレイン領域202SDの低抵抗化を行う場合、低抵抗化領域が、低抵抗化のマスクとなる領域またはゲート電極の下部にも一部回り込んでしまい、そのような重畳領域寄生容量が形成されてしまう。このことから、この比較例2では、キャリアの移動度向上と寄生容量の形成回避とを両立させることが困難であり、上記比較例1と同様にトランジスタの動作速度を十分に高めることができない。また、図示しないが、ボトムゲート型の薄膜トランジスタにおけるゲート電極をマスクに用いた裏面露光の際には、ソースドレイン電極またはチャネル保護膜を自己整合的に形成する場合、裏面露光の際の光の回折現象に起因して、ゲート電極とソースドレイン電極との重畳領域寄生容量が形成されてしまう。比較例3他方、図5Bに示した比較例3に係る従来の薄膜トランジスタ薄膜トランジスタ301では、上記比較例1と同様に、酸化物半導体層302における一対のソースドレイン領域302SDとゲート電極141の形成領域とが互いに離隔している。ただし、この比較例3では、一対のソースドレイン領域302SDとゲート電極141の形成領域との間にそれぞれ、LDD領域302が設けられている。このように、比較例3の薄膜トランジスタ301ではいわゆるLDD構造となっていることにより、ソースドレイン領域302SDとゲート電極141の形成領域との重畳を回避しつつ、LDD領域302SDの存在によってチャネルに対するアクセス抵抗を低減することができる。すなわち、キャリアの移動度向上と寄生容量の形成回避とを両立させ、トランジスタの動作速度を高めることが可能であるとも思われる。しかしながら、この比較例3の薄膜トランジスタ301では、LDD構造という複雑な構造を形成する必要があることから、製造コストが高くなってしまうことになる。このように上記比較例1~3では、チャネルに対するアクセス抵抗を低減することによるキャリアの移動度向上と、寄生容量の形成回避とを、簡易な構造で両立させることが困難である。すなわち、トランジスタの動作速度を簡易に向上させることが困難である。本実施の形態これに対して、本実施の形態の薄膜トランジスタ1では、図1に示したように、酸化物半導体層12が、キャリア供給層122およびキャリア走行層121からなる多層膜2層構造により構成されている。また、例えば図2に示したように、この酸化物半導体層12において、キャリア供給層122における半導体層の伝導帯下端準位Ec2が、キャリア走行層121における半導体層の伝導帯下端準位Ec1よりもエネルギー的に高くなっているEc2>Ec1。これにより、酸化物半導体層12において、キャリア供給層122からキャリア走行層121へと電子eが供給され、図2に示したように、このキャリア走行層121内におけるキャリア供給層122との界面近傍の領域に、電子eが蓄積されるようになる。言い換えると、酸化物半導体層12では、電子eを供給する領域キャリア供給層122と、電子eが実際に走行する領域キャリア走行層121内におけるキャリア供給層122との界面近傍の領域とが、厚み方向に沿って空間的に分離される。したがって、本実施の形態の薄膜トランジスタ1では、キャリア走行層121がチャネルとして機能する際に、上記した界面近傍の領域内を電子eがほぼ2次元的に走行するようになる。すなわち、上記比較例1とは異なり、ソースドレイン電極16A,16B間に沿った2次元方向にほぼ限定されて、電子eが走行することになる酸化物半導体層12の厚み方向に沿っては、電子eはほとんど走行しない。よって、この薄膜トランジスタ1では、チャネル層酸化物半導体層102,202,302内をキャリアが3次元的に走行する上記比較例1~3と比べ、電子eに対する走行散乱が抑えられる。また、本実施の形態の薄膜トランジスタ1では、上記したように電子eはキャリア供給層122から供給されることから、キャリア走行層121自体のキャリア濃度は低く抑えることができる例えば、ほぼ真性半導体の濃度領域とすることができる。したがって、キャリアが実際に走行する領域でのドナー濃度を著しく低く設定することができるため、その観点からも、この薄膜トランジスタ1では、酸化物半導体層102,202,302が単一層となっている上記比較例1~3と比べ、イオン化ドナーによる電子eに対する走行散乱が抑えられることになる。ここで、図6は、本実施の形態に係る実施例ただし、ここではボトムゲート型の薄膜トランジスタでの実施例および上記比較例1おける、ゲート-ソース間電圧VGSとドレイン電流IDとの関係を表したものである。実施例における酸化物半導体層12では、キャリア走行層121としてGaInZnO4を、キャリア供給層122としてn-ITOIndiumTinOxide;酸化インジウムスズを、それぞれ用いた。また、比較例1における酸化物半導体層102としては、GaInZnO4の単層構造を用いた。なお、実施例および比較例1のいずれにおいても、熱酸化法により形成された下地層シリコン酸化膜を有するn型Si基板を用い、キャリア電子の移動度μについては、図6中のID-VGS曲線により求めた。この図6により、比較例1と比べて実施例では、高い電子の移動度を示していることが分かる。具体的には、比較例1では、μ=8cm2/Vs程度となっているのに対し、実施例では、μ=20cm2/Vs程度となっている。このことから、上記したように、本実施の形態実施例では比較例1と比べて電子に対する走行散乱が抑えられる結果、電子の移動度が向上していることが確認された。更に、本実施の形態の薄膜トランジスタ1では、図1に示したように、酸化物半導体層12における一対のソースドレイン領域12SDと、ゲート電極141の形成領域とが、互いに離隔している。これにより、上記比較例2とは異なり、酸化物半導体層12ソースドレイン領域12SD、ゲート絶縁膜131およびゲート電極141からなる寄生容量の形成が回避される。加えて、この薄膜トランジスタ1では、上記のようにキャリア走行層121およびキャリア供給層122からなる酸化物半導体層12において、チャネルに対するアクセス抵抗が低減されることから、上記比較例3のような複雑な構造LDD構造が不要となり、簡易な構造で済む。以上のように本実施の形態では、酸化物半導体層12を、チャネルを構成するキャリア走行層121とキャリア供給層122とを含む多層膜により構成するようにしたので、従来のような複雑な構造を形成することなく、キャリアに対する走行散乱およびチャネルに対するアクセス抵抗を抑えてキャリアの移動度を向上させることができる。また、酸化物半導体層12におけるソースドレイン領域12SDとゲート電極141の形成領域とが互いに離隔しているようにしたので、上記のようにしてチャネルに対するアクセス抵抗を低減しつつ、寄生容量の形成を回避することができる。よって、簡易な構造にも関わらず、キャリア電子の移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることが可能となる。また、酸化物半導体層12全体としてのキャリア濃度を、キャリア供給層122の位置や厚み、ドナーもしくはアクセプタの濃度などによって制御することができるため、従来の単層チャネル構造の場合とは異なり、精密な酸素分圧制御が不要となる。よって、従来と比べてトランジスタ特性のばらつき基板面上での面内ばらつきや製造ロットごとのばらつきを抑えることができ、ひいては製造の際の歩留りを向上させることが可能となる。更に、このような多層膜構造の酸化物半導体層12を形成する際には、例えば、単一のスパッタ装置内においてターゲットを切り替える成膜時の酸素分圧を調整するだけで済むため、従来の単層構造の製造プロセスに与える影響は小さく、製造コスト上昇を最小限に抑えることができる。<第1の実施の形態の変形例>続いて、上記第1の実施の形態の変形例変形例1,2について説明する。なお、第1の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。[変形例1]図7は、変形例1に係る薄膜トランジスタ薄膜トランジスタ1Aの断面構成を表したものである。本変形例の薄膜トランジスタ1Aは、上記第1の実施の形態の薄膜トランジスタ1において、酸化物半導体層12の代わりに酸化物半導体層12Aを備えたものであり、他の構成は同様となっている。酸化物半導体層12Aは、これまで説明したキャリア走行層121およびキャリア供給層122に加え、低抵抗化層120を有している。この低抵抗化層120は、キャリア走行層121およびキャリア供給層122における一対のソースドレイン領域12SDをそれぞれ低抵抗化することにより形成されたものである。すなわち、この酸化物半導体層12Aにおけるソースドレイン領域12SDは、低抵抗化層120となっている。このような低抵抗化の処理は、例えば、プラズマCVD装置内における水素ガスやアルゴンガスを用いたプラズマ照射によって実現することが可能である。このような構成により本変形例では、ソースドレイン領域12SDの抵抗率アクセス抵抗を、マスクを増加させることなく更に低減させることが可能となる。[変形例2]図8Aは、変形例2に係る薄膜トランジスタ薄膜トランジスタ1Bの断面構成を表したものである。また、図8Bは、この変形例2に係る薄膜トランジスタ1Bにおける酸化物半導体層12B付近の層構造酸化物半導体層12B、ゲート絶縁膜131およびゲート電極141でのエネルギーバンド構造例を表したものである。本変形例の薄膜トランジスタ1Bは、上記第1の実施の形態の薄膜トランジスタ1において、酸化物半導体層12の代わりに酸化物半導体層12Bを備えたものであり、他の構成は同様となっている。具体的には、図8Aに示したように酸化物半導体層12Bでは、酸化物半導体層12と比較して、キャリア走行層121およびキャリア供給層122の積層順が逆となっている。すなわち、本変形例の酸化物半導体層12Bは、基板11側から順に、キャリア供給層122およびキャリア走行層121が積層された多層膜2層構造により構成されている。言い換えると、この酸化物半導体層12Bも酸化物半導体層12と同様に、キャリア供給層122およびキャリア走行層121を1層ずつ有するシングルへテロ構造を用いて構成されている。また、図8Bに示したように、この薄膜トランジスタ1Bにおいても薄膜トランジスタ1と同様に、キャリア供給層122における半導体層の伝導帯下端準位Ec2が、キャリア走行層151における半導体層の伝導帯下端準位Ec1よりもエネルギー的に高くなるように設定されているEc2>Ec1。なお、この場合も、価電子帯側のエネルギーバンド構造については、どのような構造となっていてもよい。このような構成により本変形例においても、上記第1の実施の形態と同様の作用により同様の効果を得ることができる。なお、本変形例においても、上記変形例1と同様に、酸化物半導体層12Bのソースドレイン領域12SDに低抵抗化層120を設けるようにしてもよい。<第2の実施の形態>続いて、本発明の第2の実施の形態について説明する。なお、上記第1の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。図9は、第2の実施の形態に係る薄膜トランジスタ薄膜トランジスタ1Cの断面構成を表したものである。本実施の形態の薄膜トランジスタ1Cは、上記第1の実施の形態の薄膜トランジスタ1において、酸化物半導体層12の代わりに酸化物半導体層12Cを備えたものであり、他の構成は同様となっている。酸化物半導体層12Cは、上記変形例2の酸化物半導体層12Bと同様に、基板11側から順にキャリア供給層122およびキャリア走行層121が積層された多層膜2層構造により構成されている。ただし、この酸化物半導体層12Cでは、これまで説明した酸化物半導体層12,12A,12Bとは異なり、キャリア走行層121がゲート電極141の形成領域にのみ設けられている。具体的には、キャリア供給層122は、ゲート電極141の形成領域から一対のソースドレイン領域12SDにわたって形成されている一方、キャリア走行層121は、ゲート電極141の形成領域に選択的に形成されている。この薄膜トランジスタ1Cは、例えば次のようにして製造することができる。図10は、薄膜トランジスタ1Cを製造する工程の一例を、断面図で表したものである。まず、図10Aに示したように、基板11上の全面に、第1の実施の形態と同様の手法により、酸化物半導体層12キャリア供給層122,キャリア走行層121と、ゲート絶縁膜131およびゲート電極141となる膜とを、この順に成膜する。次いで、図10Bに示したように、キャリア走行層121、ゲート絶縁膜131およびゲート電極141をそれぞれ、同一形状となるように例えば一括してパターニングを行う。続いて、図10Cに示したように、キャリア供給層122を所望の形状にパターニングする。次に、図10Dに示したように、第1の実施の形態と同様にして層間絶縁膜15を成膜してパターン形成し、その後、ソースドレイン電極16A,16Bを形成する。以上により、図9示したトップゲート型の薄膜トランジスタ1Cが完成する。このような構成の本実施の形態においても、上記第1の実施の形態と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。なお、本実施の形態においても、上記変形例1と同様に、酸化物半導体層12Cのソースドレイン領域12SDに低抵抗化層120を設けるようにしてもよい。<第3の実施の形態>続いて、本発明の第3の実施の形態について説明する。なお、上記第1の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。図11は、第3の実施の形態に係る薄膜トランジスタ薄膜トランジスタ1Dの断面構成を表したものである。本実施の形態の薄膜トランジスタ1Dは、上記第1の実施の形態の薄膜トランジスタ1において、以下説明する低抵抗層17を更に備えたものであり、他の構成は同様となっている。低抵抗層17は、酸化物半導体層12における少なくともソースドレイン領域12SDと、ソースドレイン電極16A,16Bとの間に設けられている。具体的には、ここでは、酸化物半導体層12上における、一対のソースドレイン領域12SDを含む領域ゲート電極141の形成領域を除く領域に設けられている。この低抵抗層17は、キャリア走行層121およびキャリア供給層122と比べて抵抗率が低い材料例えば、酸化物半導体や、金属等の導電体からなる。この薄膜トランジスタ1Dは、例えば次のようにして製造することができる。図12および図13は、薄膜トランジスタ1Dを製造する工程の一例を、断面図で表したものである。まず、図12Aに示したように、基板11上に、酸化物半導体層12キャリア走行層121,キャリア供給層122と、低抵抗層17となる膜とを、この順に一括してパターニング形成する。次いで、図12Bに示したように、ゲート絶縁膜131およびゲート電極141の形成領域を除く領域に、フォトレジスト膜10をパターニング形成する。続いて、図12Cに示したように、このフォトレジスト膜10を用いて、低抵抗層17をパターニング形成する。次に、図13Aに示したように、フォトレジスト膜10が残存した状態のまま、このフォトレジスト膜10上の全面に、ゲート絶縁膜131およびゲート電極141となる膜を、この順に成膜する。次いで、図13Bに示したように、例えばリフトオフ法を用いて、ゲート絶縁膜131およびゲート電極141をそれぞれ、一括して所望の形状にパターニング形成する。次に、図13Cに示したように、第1の実施の形態と同様にして層間絶縁膜15を成膜してパターン形成し、その後、ソースドレイン電極16A,16Bを形成する。以上により、図11示したトップゲート型の薄膜トランジスタ1Dが完成する。このような構成の本実施の形態においても、上記第1の実施の形態と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。また、本実施の形態では低抵抗層17を設けるようにしたので、ソースドレイン領域12SDの抵抗率を更に低減することが可能となる。なお、本実施の形態においても、上記変形例1,2と同様に、酸化物半導体層12のソースドレイン領域12SDに低抵抗化層120を設けるようにしたり、キャリア走行層121およびキャリア供給層122の積層順が逆になっているようにしてもよい。<第4の実施の形態>続いて、本発明の第4の実施の形態について説明する。なお、上記第1の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。図14は、第4の実施の形態に係る薄膜トランジスタ薄膜トランジスタ1Eの断面構成を表したものである。本実施の形態の薄膜トランジスタ1Eは、基板11上に、ゲート電極142、ゲート絶縁膜132、酸化物半導体層12およびチャネル保護膜18をこの順に備えると共に、層間絶縁膜15およびソースドレイン電極16A,16Bを備えたものである。すなわち、本実施の形態の薄膜トランジスタ1Eは、これまで説明したトップゲート型スタガー構造の薄膜トランジスタとは異なり、いわゆるボトムゲート型逆スタガー構造の薄膜トランジスタとなっている。ゲート電極142およびゲート絶縁膜132はそれぞれ、前述したゲート電極141およびゲート絶縁膜131と同様の材料からなる。チャネル保護膜18は、酸化物半導体層12におけるチャネル領域を保護するためのものであり、例えばシリコンを含む絶縁膜材料からなる。この薄膜トランジスタ1Eは、例えば次のようにして製造することができる。すなわち、まず、基板11上にゲート電極142をパターニング形成したのち、このゲート電極142上の全面にゲート絶縁膜132を成膜する。そして、その後は第1の実施の形態と同様にして、酸化物半導体層12、層間絶縁膜15およびソースドレイン電極16A,16Bを形成すると共に、例えばプラズマCVD法を用いてチャネル保護膜18を形成する。以上により、図14示したボトムゲート型の薄膜トランジスタ1Eが完成する。本実施の形態においても、上記第1の実施の形態と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。なお、本実施の形態においても、上記変形例1,2と同様に、酸化物半導体層12のソースドレイン領域12SDに低抵抗化層120を設けるようにしたり、キャリア走行層121およびキャリア供給層122の積層順が逆になっているようにしてもよい。<第4の実施の形態の変形例>続いて、上記第4の実施の形態の変形例変形例3について説明する。なお、第4の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。[変形例3]図15は、変形例3に係る薄膜トランジスタ薄膜トランジスタ1Fの断面構成を表したものである。本変形例の薄膜トランジスタ1Fは、上記第4の実施の形態の薄膜トランジスタ1において、チャネル保護膜18を層間絶縁膜15と兼用させたチャネル保護膜18の形成時に、層間絶縁膜も一括して形成するようにしたものであり、他の構成は同様となっている。この薄膜トランジスタ1Fは、例えば次のようにして製造することができる。すなわち、ソースドレイン電極16A,16Bと酸化物半導体層12キャリア供給層122との接合が必要な箇所ソースドレイン領域12SDのみ、チャネル保護膜18を除去し、それ以外の領域にはチャネル保護膜18が残存するように、マスクパターンを設定する。なお、それ以外は、上記第4の実施の形態と同様にして形成する。以上により、図15示したボトムゲート型の薄膜トランジスタ1Fが完成する。このような構成により本変形例では、層間絶縁膜を形成せずとも、ゲート電極142とソースドレイン電極16A,16Bと間の絶縁性を、2層の絶縁膜ゲート絶縁膜132およびチャネル保護膜18によって高めることが可能となる。なお、本変形例においても、上記変形例1,2と同様に、酸化物半導体層12のソースドレイン領域12SDに低抵抗化層120を設けるようにしたり、キャリア走行層121およびキャリア供給層122の積層順が逆になっているようにしてもよい。<第5の実施の形態>続いて、本発明の第5の実施の形態について説明する。なお、上記第1および第4の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。図16は、第5の実施の形態に係る薄膜トランジスタ薄膜トランジスタ1Gの断面構成を表したものである。本実施の形態の薄膜トランジスタ1Gは、基板11上に、ゲート電極142第2のゲート電極、ゲート絶縁膜132第2のゲート絶縁膜、酸化物半導体層12、ゲート絶縁膜131第1のゲート絶縁膜およびゲート電極141第1のゲート電極をこの順に備えている。この薄膜トランジスタ1Gはまた、層間絶縁膜15およびソースドレイン電極16A,16Bを備えている。すなわち、本実施の形態の薄膜トランジスタ1Gは、これまで説明したトップゲート型スタガー構造およびボトムゲート型逆スタガー構造の薄膜トランジスタとは異なり、いわゆるデュアルゲート型の薄膜トランジスタとなっている。この薄膜トランジスタ1Gは、例えば次のようにして製造することができる。すなわち、まず、第4の実施の形態と同様にして、基板11上にゲート電極142をパターニング形成したのち、このゲート電極142上の全面にゲート絶縁膜132を成膜する。そして、その後は第1の実施の形態と同様にして、酸化物半導体層12、ゲート絶縁膜131、ゲート電極141、層間絶縁膜15およびソースドレイン電極16A,16Bを形成する。以上により、図16示したデュアルゲート型の薄膜トランジスタ1Gが完成する。本実施の形態においても、上記第1の実施の形態と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。また、本実施の形態では、デュアルゲート型の構造としたので、トランジスタの閾値電圧を任意に調整することも可能となる。なお、本実施の形態においても、上記変形例1,2と同様に、酸化物半導体層12のソースドレイン領域12SDに低抵抗化層120を設けるようにしたり、キャリア走行層121およびキャリア供給層122の積層順が逆になっているようにしてもよい。<各実施の形態および各変形例に共通の変形例>続いて、これまで説明した第1~第5の実施の形態および変形例1~3に共通の変形例変形例4,5について説明する。なお、これらの実施の形態等における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。[変形例4,5]図17Aは、変形例4に係る薄膜トランジスタ薄膜トランジスタ1Hにおける酸化物半導体層12H付近の層構造酸化物半導体層12H、ゲート絶縁膜131およびゲート電極141でのエネルギーバンド構造例を表したものである。また、図17Bは、変形例5に係る薄膜トランジスタ薄膜トランジスタ1Iにおける酸化物半導体層12I付近の層構造酸化物半導体層12I、ゲート絶縁膜131およびゲート電極141でのエネルギーバンド構造例を表したものである。これらの変形例4,5に係る薄膜トランジスタ1H,1Iはそれぞれ、これまで説明した薄膜トランジスタとは異なり、キャリアとして正孔ホールを用いたものとなっている。具体的には、これらの薄膜トランジスタ1H,1Iは、キャリアとして電子を用いた酸化物半導体層12等の代わりに、キャリアとして正孔を用いた酸化物半導体層12H,12Iを設けたものに対応し、他の構成は上記実施の形態等と同様となっている。具体的には、図17Aに示した変形例4に係る酸化物半導体層12Hは、基板11側から順に、キャリア走行層123およびキャリア供給層124が積層された多層膜2層構造により構成されている。一方、図17Bに示した変形例5に係る酸化物半導体層12Iは、基板11側から順に、キャリア供給層124およびキャリア走行層123が積層された多層膜2層構造により構成されている。すなわち、これらの酸化物半導体層12H,12Iはそれぞれ、キャリア供給層124およびキャリア走行層123を1層ずつ有するシングルへテロ構造を用いて構成されている。キャリア供給層124は、キャリア走行層123に対してキャリアここでは正孔を供給する役割を担う酸化物半導体層である。このキャリア供給層124を構成する酸化物半導体としては、例えばAlxCuyO15x05yx,y:整数などが挙げられる。キャリア走行層123は、上記キャリア供給層124から供給されるキャリア正孔がソースドレイン電極16A,16B間で走行するための酸化物半導体層である。すなわち、このキャリア走行層123では、キャリア走行層121と同様に、キャリア供給層124との界面近傍の領域に、薄膜トランジスタ1H,1Iにおけるチャネルが形成されるチャネルを構成するようになっている。このようなキャリア走行層123を構成する酸化物半導体としては、例えば、Cu2OやNiOなどが挙げられる。また、図17A,Bに示したように、変形例4,5に係る酸化物半導体層12H,12Iではそれぞれ、キャリア供給層124における半導体層の価電子帯上端準位Ev4が、キャリア走行層123における半導体層の価電子帯上端準位Ev3よりもエネルギー的に高くなるように設定されているEv4>Ev3。なお、この場合は、伝導帯側のエネルギーバンド構造については、どのような構造となっていてもよい。また、図中の符号hは、キャリアとしての正孔を模式的に示している。このような構成により変形例4,5の薄膜トランジスタ1H,1Iでは、キャリア供給層124からキャリア走行層123へとキャリア正孔hが供給され、このキャリア走行層123内におけるキャリア供給層124との界面近傍の領域に、正孔hが蓄積される。言い換えると、酸化物半導体層12H,12Iでは、正孔hを供給する領域キャリア供給層124と、正孔hが実際に走行する領域キャリア走行層123内におけるキャリア供給層124との界面近傍の領域とが、厚み方向に沿って空間的に分離される。したがって、変形例4,5においても、上記実施の形態等と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリア正孔の移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。なお、これらの変形例4,5においても、上記変形例1,2と同様に、酸化物半導体層12H,12Iのソースドレイン領域12SDに低抵抗化層120を設けるようにしたり、キャリア走行層123およびキャリア供給層124の積層順が逆になっているようにしてもよい。<適用例>続いて、上記第1~第5の実施の形態および変形例1~5に係る薄膜トランジスタ薄膜トランジスタ1,1A~1Iの表示装置および電子機器への適用例について説明する。[表示装置]図18は、有機ELディスプレイとして用いられる表示装置有機EL素子を用いて構成された表示装置3の構成例を表すものである。この表示装置3は、例えば、薄膜トランジスタ基板前述した基板11上に、表示素子としての有機EL素子有機電界発光素子を含む複数の画素PXLCがマトリクス状に配置されてなる表示領域30を有している。この表示領域30の周辺には、信号線駆動回路としての水平セレクタHSEL31と、走査線駆動回路としてのライトスキャナWSCN32と、電源線駆動回路としての電源スキャナDSCN33とが設けられている。表示領域30において、列方向には複数整数n個の信号線DTL1~DTLnが配置され、行方向には、複数整数m個の走査線WSL1~WSLmおよび電源線DSL1~DSLmがそれぞれ配置されている。また、各信号線DTLと各走査線WSLとの交差点に、各画素PXLC赤色R、緑色Gおよび青色Bに対応する画素のいずれか1つが設けられている。各信号線DTLは水平セレクタ31に接続され、この水平セレクタ31から各信号線DTLへ映像信号が供給されるようになっている。各走査線WSLはライトスキャナ32に接続され、このライトスキャナ32から各走査線WSLへ走査信号選択パルスが供給されるようになっている。各電源線DSLは電源スキャナ33に接続され、この電源スキャナ33から各電源線DSLへ電源信号制御パルスが供給されるようになっている。図19は、画素PXLCにおける回路構成例を表したものである。各画素PXLCは、有機EL素子3Dを含む画素回路40を有している。この画素回路40は、サンプリング用トランジスタ3Aおよび駆動用トランジスタ3Bと、保持容量素子3Cと、有機EL素子3Dとを有するアクティブ型の駆動回路である。そして、これらのトランジスタ3A,3Bは、上記実施の形態等の薄膜トランジスタ薄膜トランジスタ1,1A~1Iにより構成されている。サンプリング用トランジスタ3Aは、そのゲートが対応する走査線WSLに接続され、そのソースおよびドレインのうちの一方が対応する信号線DTLに接続され、他方が駆動用トランジスタ3Bのゲートに接続されている。駆動用トランジスタ3Bは、そのドレインが対応する電源線DSLに接続され、ソースが有機EL素子3Dのアノードに接続されている。また、この有機EL素子3Dのカソードは、接地配線3Hに接続されている。なお、この接地配線3Hは、全ての画素PXLCに対して共通に配線されている。保持容量素子3Cは、駆動用トランジスタ3Bのソースとゲートとの間に配置されている。サンプリング用トランジスタ3Aは、走査線WSLから供給される走査信号選択パルスに応じて導通することにより、信号線DTLから供給される映像信号の信号電位をサンプリングし、保持容量素子3Cに保持するものである。駆動用トランジスタ3Bは、所定の第1電位図示せずに設定された電源線DSLから電流の供給を受け、保持容量素子3Cに保持された信号電位に応じて、駆動電流を有機EL素子3Dへ供給するものである。有機EL素子3Dは、この駆動用トランジスタ3Bから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。この表示装置3では、走査線WSLから供給される走査信号選択パルスに応じてサンプリング用トランジスタ3Aが導通することにより、信号線DTLから供給された映像信号の信号電位がサンプリングされ、保持容量素子3Cに保持される。また、上記第1電位に設定された電源線DSLから駆動用トランジスタ3Bへ電流が供給され、保持容量素子3Cに保持された信号電位に応じて、駆動電流が有機EL素子3D赤色、緑色および青色の各有機EL素子へ供給される。そして、各有機EL素子3Dは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置3において、映像信号に基づく映像表示がなされる。表示装置の構成例1ここで、図20は、上記した表示装置3の構成例1に係る表示装置表示装置3-1の断面構成を表したものである。この表示装置3-1は、図中に示したように、有機EL素子3Dからの表示光発光光Loutが下面基板11側の面側から出射される、下面発光型いわゆるボトムエミッション型の有機EL表示装置である。この表示装置3-1では、サンプリング用トランジスタ3Aおよび駆動用トランジスタ3Bがそれぞれ、上記実施の形態等の薄膜トランジスタここでは一例として、トップゲート型の薄膜トランジスタ1により構成されている。また、これらの薄膜トランジスタ上には、画素間絶縁膜342、共通電極361および保護層343がこの順に設けられていると共に、封止用基板37により封止されている。また、有機EL素子3Dにおいては、以下説明する画素電極と共通電極361との間に、発光層を含む有機層35が設けられている。また、この表示装置3-1では、サンプリング用トランジスタ3Aにおける酸化物半導体層12キャリア走行層121およびキャリア供給層122が延伸することにより、保持容量素子3Cにおける一方の電極としても機能している。すなわち、酸化物半導体層12における多層膜のうちの少なくとも1層ここでは2層ともが、保持容量素子3Cにおける電極を兼ねている。更に、駆動用トランジスタ3Bにおける酸化物半導体層12のうちのキャリア走行層121が選択的に延伸することにより、有機EL素子3Dにおける画素電極としても機能している。すなわち、酸化物半導体層12における多層膜のうちの少なくとも1層ここではキャリア走行層121のみが、表示素子としての有機EL素子3Dにおける画素電極を兼ねている。なお、ゲート電極141とソースドレイン電極16A,16Bとにより挟まれた領域の層間絶縁膜34115をも、保持容量として付加するようにしてもよい。また、発光部有機EL素子3Dにおける画素電極については、酸化物半導体層12のうちの1層のみここではキャリア走行層121を残すことにより、発光部の透過率を向上させることができる。例えば、ソースドレイン電極16A,16Bについては、燐酸,硝酸,酢酸からなる混酸によりエッチングが可能なモリブデンとアルミニウムとの積層構造を用いて形成し、キャリア供給層122を例えばIGZO、キャリア走行層121を例えばITOにより形成する。これにより、ソースドレイン電極16A,16Bのパターニング時に、キャリア供給層122の除去も同時に行うことができる。あるいは、画素間絶縁膜342のパターニング形成時に、キャリア供給層122をエッチングにより除去してもよい。このような構成の表示装置3-1では、上記実施の形態等の薄膜トランジスタの形成順序を以下のようにすることにより、5回のマスク露光によってTFT基板を作製することが可能である。1キャリア走行層121およびキャリア供給層122のパターニング形成2ゲート電極141およびゲート絶縁膜131の一括パターニング形成3層間絶縁膜34115のパターニング形成4ソースドレイン電極16A,16Bおよび配線信号線DTLおよび電源線DSLの形成5画素間絶縁膜342の形成表示装置の構成例2図21は、上記した表示装置3の構成例2に係る表示装置表示装置3-2の断面構成を表したものである。この表示装置3-2は、図中に示したように、有機EL素子3Dからの表示光発光光Loutが上面封止用基板37側の面側から出射される、上面発光型いわゆるトップエミッション型の有機EL表示装置である。この表示装置3-2では、サンプリング用トランジスタ3Aおよび駆動用トランジスタ3Bがそれぞれ、上記実施の形態等の薄膜トランジスタここでは一例として、トップゲート型の薄膜トランジスタ1により構成されている。また、これらの薄膜トランジスタ上には、平坦化膜344、画素電極362、画素間絶縁膜342、共通電極361および保護層343がこの順に設けられていると共に、封止用基板37により封止されている。また、有機EL素子3Dにおいては、画素電極362と共通電極361との間に、発光層を含む有機層35が設けられている。また、この表示装置3-2では、駆動用トランジスタ3Bにおける酸化物半導体層12キャリア走行層121およびキャリア供給層122が延伸することにより、保持容量素子3Cにおける一方の電極としても機能している。すなわち、酸化物半導体層12における多層膜のうちの少なくとも1層ここでは2層ともが、保持容量素子3Cにおける電極を兼ねている。なお、ゲート電極141とソースドレイン電極16A,16Bとにより挟まれた領域の層間絶縁膜34115をも、保持容量として付加するようにしてもよい。このような構成の表示装置3-2では、上記実施の形態等の薄膜トランジスタの形成順序を以下のようにすることにより、7回のマスク露光によってTFT基板を作製することが可能である。1キャリア走行層121およびキャリア供給層122のパターニング形成2ゲート電極141およびゲート絶縁膜131の一括パターニング形成3層間絶縁膜34115のパターニング形成4ソースドレイン電極16A,16Bおよび配線信号線DTLおよび電源線DSLの形成5平坦化膜344のパターニング形成6共通電極361のパターニング形成7画素間絶縁膜342の形成表示装置の構成例3図22は、上記した表示装置3の構成例3に係る表示装置表示装置3-3の断面構成を表したものである。この表示装置3-3もまた、図中に示したように、有機EL素子3Dからの表示光発光光Loutが上面封止用基板37側の面側から出射される、上面発光型いわゆるトップエミッション型の有機EL表示装置である。この表示装置3-3では、サンプリング用トランジスタ3Aおよび駆動用トランジスタ3Bがそれぞれ、上記実施の形態等の薄膜トランジスタここでは一例として、ボトムゲート型の薄膜トランジスタ1Fにより構成されている。また、これらの薄膜トランジスタ上には、平坦化膜344、画素電極362、画素間絶縁膜342、共通電極361および保護層343がこの順に設けられていると共に、封止用基板37により封止されている。また、有機EL素子3Dにおいては、画素電極362と共通電極361との間に、発光層を含む有機層35が設けられている。ここで、図中には示していないが、サンプリング用トランジスタ3Aまたは駆動用トランジスタ3Bにおける酸化物半導体層12キャリア走行層121およびキャリア供給層122の少なくとも一方が延伸することにより、保持容量素子3Cにおける一方の電極としても機能するようにしてもよい。すなわち、酸化物半導体層12における多層膜のうちの少なくとも1層が、保持容量素子3Cにおける電極を兼ねているようにしてもよい。また、平坦化膜344とソースドレイン電極16A,16Bによって挟まれるように、層間絶縁膜を挿入するようにしてもよい。[電子機器]次に、上記した表示装置の電子機器への適用例について説明する。上記表示装置は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。モジュール上記表示装置は、例えば図23に示したようなモジュールとして、後述する適用例1~5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板11の一辺に、封止用基板50から露出した領域210を設け、この露出した領域210に、水平セレクタ31、ライトスキャナ32および電源スキャナ33の配線を延長して外部接続端子図示せずを形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板FPC;FlexiblePrintedCircuit220が設けられていてもよい。適用例1図24は、上記表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300が上記表示装置により構成されている。適用例2図25は、上記表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420が上記表示装置により構成されている。適用例3図26は、上記表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530が上記表示装置により構成されている。適用例4図27は、上記表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。そして、この表示部640が上記表示装置により構成されている。適用例5図28は、上記表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750が、上記表示装置により構成されている。<その他の変形例>以上、実施の形態、変形例および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、酸化物半導体層がシングルヘテロ構造2層構造からなる場合について説明したが、この場合には限られず、例えば酸化物半導体層がダブルヘテロ構造等3層以上の構造となっていてもよい。また、上記適用例では、本発明の薄膜トランジスタの表示装置への適用例として、有機EL素子を用いて構成された表示装置有機EL表示装置を挙げて説明したが、この場合には限られない。すなわち、本発明の薄膜トランジスタは、有機EL表示装置以外の他の種類の表示装置例えば、表示素子として液晶素子を用いて構成された液晶表示装置や、表示素子として発光ダイオードLED;LightEmittingDiodeを用いて構成されたLED表示装置などにも適用することが可能である。更に、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。"