"交流電源に接続され、交流電圧を整流平滑化し、所定の直流電圧を生成するスイッチング電源と、第1電極および第2電極を有し、該第1電極が前記交流電源の一端に接続される第1コンデンサと、第1電極および第2電極を有し、該第1電極が前記交流電源の他端に接続される第2コンデンサと、前記第1コンデンサの前記第2電極と前記第2コンデンサの前記第2電極との間に接続されるサージ電圧抑制回路と、前記第1コンデンサと前記サージ電圧抑制回路との間の第1接続点と、前記第2コンデンサと前記サージ電圧抑制回路との間の第2接続点とに接続され、交流電流を整流して整流電流を生成する整流回路と、前記整流回路に接続され、前記整流電流を用いて所定の出力信号を生成する出力信号生成回路と、を備えた電源システム。請求項1に記載の電源システムにおいて、前記サージ電圧抑制回路は、ツェナーダイオード、バリスタ、およびアレスタから成る群の何れか一つによって構成される、電源システム。請求項1に記載の電源システムにおいて、前記サージ電圧抑制回路は、ツェナーダイオード、バリスタ、およびアレスタから成る一群の何れか一つと、コンデンサとの並列回路によって構成される、電源システム。請求項2または3記載の電源システムにおいて、前記サージ電圧抑制回路がツェナーダイオードによって構成される場合、前記ツェナーダイオードは、一対を成す双方向のツェナーダイオードによって構成される、電源システム。請求項1に記載の電源システムにおいて、前記サージ電圧抑制回路は、コンデンサによって構成される、電源システム。請求項1から請求項5のいずれか一項に記載の電源システムにおいて、前記整流回路と前記出力信号生成回路との間に接続された第1サージ電流抑制回路をさらに備える、電源システム。請求項1から請求項6のいずれか一項に記載の電源システムにおいて、前記整流回路と前記基準電位配線との間に接続された第2サージ電流抑制回路をさらに備える、電源システム。請求項1から請求項5のいずれか一項に記載の電源システムにおいて、前記第1接続点と前記整流回路との間に接続された第1サージ電流抑制回路と、前記第2接続点と前記整流回路との間に接続された第2サージ電流抑制回路と、をさらに備える、電源システム。請求項1から請求項8のいずれか一項に記載の電源システムにおいて、前記出力信号生成回路は、前記整流電流を平滑する平滑コンデンサを含み、前記出力信号として所定の直流電圧を出力する、小容量電源回路である、電源システム。請求項1から請求項9のいずれか一項に記載の電源システムにおいて、前記出力信号生成回路は、前記整流電流によってスイッチングされるスイッチ回路を有し、前記出力信号として、前記交流電源のゼロクロス点を検出するためのゼロクロス検出用パルス信号を出力する、ゼロクロス検出用回路を含む、電源システム。請求項1から請求項10のいずれか一項に記載の電源システムにおいて、前記出力信号生成回路は、前記整流電流を電圧に変換する電流電圧変換回路を備え、前記出力信号として、前記交流電源の最大電圧を検出するための電圧信号を出力する、交流電圧検出回路を含む、電源システム。請求項1から請求項11のいずれか一項に記載の電源システムを備える画像形成装置。第1電極および第2電極を有し、該第1電極が交流電源の一端に接続される第1コンデンサと、第1電極および第2電極を有し、該第1電極が前記交流電源の他端に接続される第2コンデンサと、前記第1コンデンサの前記第2電極と前記第2コンデンサの前記第2電極との間に接続されるサージ電圧抑制回路と、前記第1コンデンサと前記サージ電圧抑制回路との間の第1接続点と、前記第2コンデンサと前記サージ電圧抑制回路との間の第2接続点とに接続され、前記交流電流を整流して、整流電流を生成する整流回路と、前記整流回路に接続され、前記整流電流を用いて所定の出力信号を生成する出力信号生成回路と、を備えた小容量交流処理回路。近年、電子機器の省電力化が促進されており、それに伴って電子機器に設けられる電源にも省電力化が求められている。そのため、例えば、メイン電源であるスイッチング電源と並列に小容量電源を付随して設け、電子機器の省電力モードにおいてスイッチング電源をオフし、スイッチング電源のオフ時に、小容量電源から所定の負荷のみに電力を供給することが考えられる。その際、そのような小容量電源に対してもサージ電圧対策が必要となる。しかしながら、上記従来技術文献の技術によっては、そのような小容量電源に対しても好適にサージ電圧対策がなされ得るとは必ずしも言えなかった。そのため、そのようなメイン電源に付随する回路に対しても対応可能な、より応用範囲の広いサージ電圧対策が所望されていた。本発明は上記のような事情に基づいて完成されたものであって、より応用範囲の広いサージ電圧対策を実現する技術を提供するものである。本明細書によって開示される電源システムは、交流電源に接続され、交流電圧を整流平滑化し、所定の直流電圧を生成するスイッチング電源と、第1電極および第2電極を有し、該第1電極が前記交流電源の一端に接続される第1コンデンサと、第1電極および第2電極を有し、該第1電極が前記交流電源の他端に接続される第2コンデンサと、前記第1コンデンサの前記第2電極と前記第2コンデンサの前記第2電極との間に接続されるサージ電圧抑制回路と、前記第1コンデンサと前記サージ電圧抑制回路との間の第1接続点と、前記第2コンデンサと前記サージ電圧抑制回路との間の第2接続点とに接続され、交流電流を整流して整流電流を生成する整流回路と、前記整流回路に接続され、前記整流電流を用いて所定の出力信号を生成する出力信号生成回路とを備える。上記電源システムにおいて、前記サージ電圧抑制回路は、ツェナーダイオード、バリスタ、およびアレスタから成る群の何れか一つによって構成されるようにしてもよい。あるいは、前記サージ電圧抑制回路は、ツェナーダイオード、バリスタ、およびアレスタから成る一群の何れか一つと、コンデンサとの並列回路によって構成されるようにしてもよい。なお、ここでアレスタは、半導体式アレスタツェナーダイオードあるいはZnOバリスタ等に対して、放電させるタイプのギャップ式アレスタを意味する。また、上記電源システムにおいて、前記サージ電圧抑制回路がツェナーダイオードによって構成される場合、前記ツェナーダイオードは、一対を成す双方向のツェナーダイオードによって構成されるようにしてもよい。あるいは、前記サージ電圧抑制回路は、コンデンサによって構成されるようにしてもよい。また、上記電源システムにおいて、前記整流回路と前記出力信号生成回路との間に接続された第1サージ電流抑制回路をさらに備えるようにしてもよい。あるいは、前記整流回路と前記基準電位配線との間に接続された第2サージ電流抑制回路をさらに備えるようにしてもよい。あるいは、前記第1接続点と前記整流回路との間に接続された第1サージ電流抑制回路と、前記第2接続点と前記整流回路との間に接続された第2サージ電流抑制回路とをさらに備えるようにしてもよい。また、上記電源システムにおいて、前記出力信号生成回路は、前記整流電流を平滑する平滑コンデンサを含み、前記出力信号として所定の直流電圧を出力する、小容量電源回路であるようにしてもよい。あるいは、前記出力信号生成回路は、前記整流電流によってスイッチングされるスイッチ回路を有し、前記出力信号として、前記交流電源のゼロクロス点を検出するためのゼロクロス検出用パルス信号を出力する、ゼロクロス検出用回路を含むようにしてもよい。あるいは、前記出力信号生成回路は、前記整流電流を電圧に変換する電流電圧変換回路を備え、前記出力信号として、前記交流電源の最大電圧を検出するための電圧信号を出力する、交流電圧検出回路を含むようにしてもよい。また、本明細書によって開示される画像形成装置は、上記いずれかの電源システムを備える。また、本明細書によって開示される小容量交流処理回路は、第1電極および第2電極を有し、該第1電極が交流電源の一端に接続される第1コンデンサと、第1電極および第2電極を有し、前記第1電極が前記交流電源の他端に接続される第2コンデンサと、該第1コンデンサの前記第2電極と前記第2コンデンサの前記第2電極との間に接続されるサージ電圧抑制回路と、前記第1コンデンサと前記サージ電圧抑制回路との間の第1接続点と、前記第2コンデンサと前記サージ電圧抑制回路との間の第2接続点とに接続され、前記交流電流を整流して、整流電流を生成する整流回路と、前記整流回路に接続され、前記整流電流を用いて所定の出力信号を生成する出力信号生成回路とを備える。本発明によれば、整流回路からの整流電流を用いて、出力信号生成回路によって所定の出力信号、例えば、小容量の直流電圧が得られる。その際、整流回路および出力信号生成回路は、第1コンデンサの第2電極と第2コンデンサの第2電極との間に接続されたサージ電圧抑制回路によって、サージ電圧から好適に保護される。そのため、応用範囲の広いサージ電圧対策を実現することができる。本発明に係る一実施形態について図1から図2を参照して説明する。1.プリンタの説明図1は、画像形成装置の一例であるプリンタ1の電気的構成を示すブロック図である。プリンタ1は、印刷部2、通信部3a、画像メモリ3b、および電源システム100を含む。電源システム100は、電源部10と制御装置50とを含む。電源部10はプリンタ1の電源となるものであり、印刷部2、通信部3a、画像メモリ3bおよび制御装置50に対して電力を供給する。印刷部2は、感光ドラム2a、感光ドラム2aの表面を帯電させる帯電プロセスを実行する帯電器2b、感光ドラム2aの表面に静電潜像を形成する露光プロセスを実行する露光装置2c、感光ドラム2aの表面に形成された静電潜像に現像剤を付着させて現像剤像を形成する現像プロセスを実行する現像器2d、記録媒体に現像剤像を転写する転写プロセスを実行する転写器2e、記録媒体上に転写された現像剤像を定着させる定着プロセスを実行する定着器2f等から構成されている。印刷部2は帯電プロセス、露光プロセス、現像プロセス、転写プロセス、定着プロセスを実行して、記録媒体上に印刷データに基づく画像を印刷する印刷処理を実行するものである。通信部3aはPC等の情報端末装置との間で通信を行うものであり、情報端末装置から印刷指示や印刷データを受信する機能を担う。画像メモリ3bは、情報端末装置から受信した印刷データを一時記憶するものである。上記プリンタ1は、通信部3aが情報端末装置から印刷指示を受けて印刷データを受信すると、制御装置50が、印刷部2に帯電プロセス、露光プロセス、現像プロセス、転写プロセス、定着プロセスからなる印刷処理を実行させることで、記録媒体に印刷データに基づく画像を印刷させる。なお、印刷部2の動作電圧は主に24Vであるのに対して、通信部3a、画像メモリ3bおよび制御装置50の動作電圧は主に3.3Vである。なお、プリンタ1は、動作モードとして通常モードと省電力モードとを有する。通常モードとは、プリンタ1が印刷指示に応答して即座に印刷処理を実行できるモードである。そのため、通常モードにおいては、電源システム100は動作しており、定着器2fは定着可能な温度或いは定着可能な温度よりやや低い温度に維持されるように通電制御されている。また、省電力モードとは、印刷指示が所定時間なくプリンタ1が待機状態にあるモードである。省電力モードでは、電源システム100は、その一部しか動作しておらず、定着器2fは通電されていない。2.電源システムの構成次に、図2を参照して電源システム100の構成について説明する。電源システム100の電源部10は、アクロスザラインコンデンサXコンデンサCx、コモンモードチョークコイルL1、スイッチング電源20および小容量交流処理回路30を含む。スイッチング電源20は、整流平滑回路21、制御IC22、電圧発生回路23、トランス24、FET電界効果トランジスタQ1、整流平滑回路25、電圧検出回路26、およびDC-DCコンバータ27、28を含む。スイッチング電源20は、交流電源ACの交流電圧Vacを整流平滑化し、通常モードにおいて24V、5Vおよび3.3Vの直流電圧を生成する。24Vの直流電圧以下DC24Vと記すは第1出力端子OUT1から出力され、5Vの直流電圧以下DC5Vと記すは第2出力端子OUT2から出力され、3.3Vの直流電圧以下DC3.3Vと記すは第3出力端子OUT3から出力される。整流平滑回路21は、交流電源ACの交流電圧Vac例えば、240Vを整流するブリッジダイオードおよび整流後の電圧を平滑化するコンデンサを含む。整流平滑回路21の出力は、トランス24の一次コイルに印加される。トランジスタQ1はNチャンネルのMOSFETであり、制御IC22からゲートにオンオフ信号PWM信号が与えられることにより、オンオフ動作する。これにより、トランス24の一次側が発振して、トランス24の二次コイルに電圧を誘起させる。また、トランス24の一次側には電圧発生回路23が設けられている。電圧発生回路23は、トランス24の一次側に設けられた補助コイルに誘起される電圧を整流平滑化して、制御IC22用の電源電圧Vccを生成する。整流平滑回路25はトランス24の二次コイルに誘起された電圧を整流平滑化してDC24Vを生成する。電圧検出回路26は、フォトカプラPC1を含み、スイッチング電源20のDC24V出力の検出レベルに応じて、フォトカプラPC1の発光ダイオードLED1を発光させる。フォトカプラPC1は、制御IC22のフィードバックポートFBに接続されたフォトトランジスタPT1を含む。そのため、発光ダイオードLED1の光信号はフォトトランジスタPT1にて電気信号に戻され、DC24V出力の検出値が制御IC22のフィードバックポートFBにフィードバックされる。DC-DCコンバータ27は、DC24VをDC5Vに変換して出力し、DC-DCコンバータ28は、DC24VをDC3.3Vに変換して出力する。制御IC22は、制御入力ポートENに入力される制御パルス信号Scpに応じてトランジスタQ1へのオンオフ信号を制御し、トランス24の一次側の発振を制御する。通常モードにおいては、トランス24の一次側を発振させて、各DC電圧を生成し、省電力モードにおいては、トランジスタQ1へのオンオフ信号の出力を停止して、トランス24の一次側の発振を停止させる。すなわち、省電力モードにおいては、スイッチング電源20からDC電圧は出力されない。なお、プリンタ1の省電力モードから通常モードへの復帰時には、制御装置50から制御パルス信号Scpが制御入力ポートENに入力され、制御パルス信号Scpに応じてトランス24の一次側の発振が開始され、各DC電圧がスイッチング電源20から出力される。すなわち、プリンタ1の通常モードにおいてスイッチング電源20は出力モードとされ、プリンタ1の省電力モードにおいてスイッチング電源20は出力停止モードとされる。なお、入力ポートVHには、スイッチング電源20の始動時に電源電圧が供給される。制御装置50は、ASIC特定用途向けIC51とスイッチング電源制御部52とを含む。ASIC51は、プリンタ1の印刷部2を制御するメインブロックB1と、主にプリンタ1のモード制御を行うモード制御ブロックB2とから構成されている。なお、モード制御の一部はメインブロックB1で行うようにしてもよい。また、メインブロックB1およびモード制御ブロックB2は、ASIC51で構成されることに限られない。例えば、メインCPUとサブCPUによって構成されてもよい。メインブロックB1の電源ポートP1は、スイッチング電源20のDC-DCコンバータ28からDC3.3Vを受け取る。なお、メインブロックB1は通常モード中に限り電力が供給されて動作状態となり、スイッチング電源20が出力停止モード、すなわち、省電力モードに移行すると、電力の供給が断たれて停止状態になる。また、メインブロックB1は、タイマ55、メモリ56を含み、ゼロクロス検出回路42からポートP5に入力されるパルス信号Pzcに基づいて、交流電源ACの交流電圧Vacのゼロクロス点を検出する。そして、メインブロックB1は、ゼロクロス点に基づいて、例えば、定着器2fの通電制御を行う。タイマ55は、ゼロクロス点を検出する際の時間計測に利用される。メモリ56は、ROMおよびRAMを含む。ROMには、ASIC51が実行する各種プログラムが格納され、RAMにはプログラムが実行される際の各種データが格納される。一方、モード制御ブロックB2の電源ポートP2は、小容量電源回路40のDC-DCコンバータ41に接続されており、通常モードおよび省電力モードにおいて小容量電源回路40から電力供給される。モード制御ブロックB2は、プリンタ1のモード切り換えに応じて、スイッチング電源20を、出力モードと、スイッチング電源20の発振を停止させる出力停止モードとに切り換え制御する。すなわち、モード制御ブロックB2は、制御IC22に対して制御パルス信号Scpを出力することにより、スイッチング電源20を出力モードと出力停止モードとに切り換える。ここで、出力モードとは、トランス24の一次側を発振させて、スイッチング電源20を出力状態にするモードであり、通常モードに対応する。一方、出力停止モードは、トランス24の発振を停止させてスイッチング電源20の出力を停止させるモードであり、省電力モードに対応する。このように、省電力モードにおいては、スイッチング電源20の出力が停止されるため、制御装置50には、すなわち、ASIC51のモード制御ブロックB2およびスイッチング電源動作制御部52には、小容量電源回路40から電力が供給される。スイッチング電源動作制御部52は、フォトカプラPC2の発光ダイオードLED2およびトランジスタQ2を含む。発光ダイオードLED2のアノードは、DC-DCコンバータ41からの直流3.3V以下、DC3.3VBと記すの電源ラインに接続されている。発光ダイオードLED2は、スイッチング電源20の制御IC22の制御入力ポートENに接続されたフォトトランジスタPT2と共に、フォトカプラPC2を構成している。そのため、モード制御ブロックB2の制御ポートP3からトランジスタQ2のベースに制御パルス信号Scpが出力されると、制御パルス信号Scpは、フォトカプラPC2を介して光伝送され、制御IC22の制御入力ポートENに入力される。このように、制御装置50は、詳しくは、ASIC51のモード制御ブロックB2は、省電力モードから通常モードへ切り換える場合、小容量電源回路40から供給される電力によって、スイッチング電源20の発振を再開させる制御パルス信号Scpを生成し、制御パルス信号Scpをスイッチング電源20に送出する。そのため、省電力モードから通常モードへ切り換えを、省電力モード時に蓄えられた電力を利用して好適に行える。また、ユーザは、スイッチS1によって、モード制御ブロックB2にモードの切り換えを指示することができる。なお、モード制御ブロックB2のポートP4からは、スイッチング電源20のDC-DCコンバータ28の動作をオンオフ制御する制御信号Sconが出力される。そして、例えば、通常モードにおいても、小容量電源回路40から供給されるDC3.3VBの電力で事足りる場合には、ASIC51は、制御信号Sconによってスイッチング電源20のDC-DCコンバータ28の動作を停止させる。3.小容量交流処理回路の構成次に、小容量交流処理回路30について説明する。小容量交流処理回路30は、第1コンデンサC1、第2コンデンサC2、サージ電圧抑制回路31、整流回路32、および小容量電源回路40を含む。第1コンデンサC1は、第1電極C1p1および第2電極C1p2を有し、第1電極C1p1が交流電源ACの一端に接続され、第2電極C1p2がサージ電圧抑制回路31および整流回路32に接続される。また、第2コンデンサC2は、第1電極C2p1および第2電極C2p2を有し、第1電極C2p1が交流電源ACの他端に接続され、第2電極C2p2がサージ電圧抑制回路31および整流回路32に接続される。サージ電圧抑制回路31は、第1コンデンサC1の第2電極C1p2と第2コンデンサC2の第2電極C2p2との間に接続される。本実施形態では、サージ電圧抑制回路31は、第1サージ電圧抑制回路31Aと第2サージ電圧抑制回路31Bとを含む。図2に示されるように、第1サージ電圧抑制回路31Aは、コンデンサC3と、一対を成す双方向のツェナーダイオードZD1,ZD3との並列回路から構成され、第2サージ電圧抑制回路31Bは、コンデンサC4と、一対を成す双方向のツェナーダイオードZD2,ZD4との並列回路から構成される。このように、一対を成す双方向のツェナーダイオードZD1,ZD3およびZD2,ZD4によって、正および負のサージ電圧がツェナー電圧に抑制される。第1コンデンサC1および第2コンデンサC2は、小容量交流処理回路30を交流電源ACから直流的に絶縁する。また、コンデンサC3およびコンデンサC4の一端は接地され、コンデンサC3およびコンデンサC4は、ラインバイパスコンデンサYコンデンサとして機能する。なお、コンデンサC3およびコンデンサC4のうちの何れかが省略されてもよい。整流回路32は、第1コンデンサC1とサージ電圧抑制回路31との間の第1接続点Nd1と、第2コンデンサC2とサージ電圧抑制回路31との間の第2接続点Nd2とに接続され、交流電流を整流して整流電流Ircを生成する。整流回路32は、本実施形態では、4個のダイオードD1,D2,D3,D4からなるブリッジ回路によって構成される。ダイオードD1およびダイオードD2のカソードは第3接続点Nd3において接続され、ダイオードD1のアノードは第1コンデンサC1の第2電極C1p2に接続され、ダイオードD2のアノードは第2コンデンサC2の第2電極C2p2に接続される。また、ダイオードD3およびダイオードD4のアノードは第4接続点Nd4において接続され、ダイオードD3のカソードは第1コンデンサC1の第2電極C1p2に接続され、ダイオードD4のカソードは第2コンデンサC2の第2電極C2p2に接続される。また、第3接続点Nd3と小容量電源回路40との間には、第1サージ電流抑制抵抗第1サージ電流抑制回路の一例R1が設けられている。また、第4接続点Ndと基準電位配線Lgdとの間には、第2サージ電流抑制抵抗第2サージ電流抑制回路の一例R2が設けられている。これによって正負のサージ電圧に加え、正負のサージ電流も抑制することができる。なお、本実施形態では、電源システム100はフレーム接地されており、それにより基準電位配線Lgdも接地され、基準電位配線Lgdの電位は0Vである。4.小容量電源回路の構成次に、小容量電源回路40について説明する。小容量電源回路40は、出力信号生成回路の一例であり、整流回路32に接続され、スイッチング電源20の動作時、非動作時に関わらず、整流回路32による整流電流Ircを用いて、DC3.3VBおよびゼロクロス検出用パルス信号以下、単に、パルス信号と記すPzcを生成する。DC3.3VBおよびパルス信号Pzcは、所定の出力信号に相当する。本実施形態では、小容量電源回路40は、ツェナーダイオードZD1、平滑コンデンサC3、DC-DCコンバータ41、ゼロクロス検出用パルス生成回路以下、単に、パルス生成回路と記す42および蓄電用コンデンサC4を含む。小容量電源回路40は、DC-DCコンバータ41によって、省電力モードおよび通常モードにおいて制御装置50に小容量の電力を供給する。詳しくは、小容量電源回路40は、各モードにおいて、制御装置50のモード制御ブロックB2およびスイッチング電源動作制御部52に電力を供給する。小容量電源回路40は、さらに、通常モードにおいて交流電源ACのゼロクロス点を検出するためのパルス生成回42を含む。すなわち、本実施形態では、小容量電源回路40は、小容量の電力を生成するとともに、ゼロクロス検出のためのパルス信号Pzcを生成する。なお、パルス生成回路42は省略されてもよい。その際、平滑コンデンサC3およびツェナーダイオードZD1も省略されてもよい。平滑コンデンサC3は、整流回路31に接続され、整流された交流電圧を平滑して平滑電圧Vchを生成する。平滑コンデンサC3は、ダイオードD5を介してスイッチング電源20のDC5Vの出力端第2出力端子OUT2に電気的に接続される。ダイオードD5は平滑コンデンサC3からDC-DCコンバータ27側への逆流を防止するものである。また、ツェナーダイオードZD1は、交流電源ACの交流電圧Vacが上昇した場合に、平滑電圧Vchの上昇を抑制するためのものである。なお、平滑コンデンサC3およびツェナーダイオードZD1のうち、何れかが省略されてもよい。また、平滑コンデンサC3を、ダイオードD5を介してスイッチング電源20の5V直流電圧出力OUT2に接続する構成は、必ずしも必要な構成ではなく、省略されてもよい。すなわち、平滑コンデンサC3はスイッチング電源20の第2出力端子OUT2に接続されなくてもよい。DC-DCコンバータ41は、平滑電圧VchをDC3.3VBに変換する。DC3.3VBは、スイッチング電源動作制御部40およびモード制御ブロックB2の電源ポートP2に供給される。すなわち、モード制御ブロックB2の電力は、小容量電源回路40から供給される。蓄電用コンデンサC4は、DC-DCコンバータ41からのDC3.3VBによって充電される。充電電力は、省電力モードから通常モードに切り換わる際に、フォトカプラPC2のLED2の駆動電流に使用される。また、平滑コンデンサC3および蓄電用コンデンサC4の容量を適宜に選定することによって、省電力モードにおいて、所定電圧の必要に応じた電力量を蓄電することができる。本実施形態では、フォトカプラPC2の発光ダイオードLED2を確実に駆動させる電力量を蓄電することができる。そのため、スイッチング電源20を確実に再起動させることができる。パルス生成回路42は、電流経路IPに接続され、電流経路IPに流れる整流電流Ircに基づいて交流電源ACのゼロクロス点に対応したパルス信号Pzcを生成する。パルス信号Pzcに基づいて、ASIC51のメインブロックB1がゼロクロス点を検出する。パルス生成回路42は、図2に示されるように、抵抗R3、抵抗R4、ダイオードD6、およびNPNトランジスタ以下、単にトランジスタと記すQ2を含む。トランジスタQ2は、整流電流Ircが電流経路IPに流れることによって生成されるベース電流によってスイッチング動作するスイッチングトランジスタとして動作する。すなわち、トランジスタQ2は、整流電流Ircをパルス信号Pzcに変換する。詳しくは、トランジスタQ2のコレクタは抵抗R4の一端に接続され、ベースが電流経路IPに接続され、エミッタは基準電位線Lgdに接続される。抵抗R4はプルアップ抵抗であり、その他端はDC-DCコンバータ28のOUT3のDC3.3Vに接続されている。トランジスタQ2はベースに供給されるベース電流に応じてオンオフされる。また、パルス信号Pzcは、トランジスタQ2のコレクタから出力され、トランジスタQ2がオン時にはゼロVとなり、トランジスタQ2がオフ時に3.3Vとなる。ASIC51は、パルス信号Pzcのパルス周期Tpを検出し、パルス周期Tpを用いて交流電源ACの交流電圧Vacのゼロクロス点を検出する。なお、トランジスタQ2は、NPNトランジスタに限られない。また、パルス信号Pzcを生成する構成は、必ずしもトランジスタQ2および抵抗R4等の構成に限られない。例えば、トランジスタQ2はFETであってもよい。その際、整流電流Ircをゲート電圧に変換する電流-電圧変換回路を設ければよい。電流-電圧変換回路として、例えば、ボルテージフォロアのオペアンプが使用できる。5.実施形態の効果整流回路32からの整流電流Ircを用いて、小容量電源回路40によって所定の出力信号、すなわち、小容量の直流電圧3.3VBおよびパルス信号Pzcを得ることができる。その際、整流回路32および小容量電源回路40は、サージ電圧抑制回路31によって、サージ電圧から好適に保護される。そのため、応用範囲の広いサージ電圧対策を実現することができる。<他の実施形態>本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。1サージ電圧抑制回路31の構成は、図2に示されたものに限られない。例えば、図3のサージ電圧抑制回路31Aに示されるように、各一対を成す双方向のツェナーダイオードZD1,ZD3およびZD2,ZD4に替えて、バリスタZNR1およびバリスタZNR2を用いてもよい。あるいは、アレスタを用いてもよい。なお、ここでアレスタは、半導体式アレスタツェナーダイオードあるいはZnOバリスタ等に対して、放電させるタイプのギャップ式アレスタを意味する。あるいは図4に示すように、コンデンサC3およびC4を省略して、各一対を成す双方向のツェナーダイオードZD1,ZD3およびZD2,ZD4のみの構成としてもよい。さらには、図5に示すように、各一対を成す双方向のツェナーダイオードZD1,ZD3およびZD2,ZD4を省略して、コンデンサC3およびC4のみの構成としてもよい。この場合、各コンデンサC3,C4は、いわゆるYコンデンサに相当するため、確実にノイズも抑制できるとともに、コンデンサの分圧効果によってサージ電圧を抑制することができる。2上記実施形態において、所定の出力信号を生成する出力信号生成回路の構成として、DC-DCコンバータ41とパルス生成回路42とを含む小容量電源回路40を図2に示したが、出力信号生成回路はこれに限られない。例えば、図6に示すように、出力信号生成回路は、単に、交流電源ACのゼロクロス点に対応したゼロクロスパルス信号Pzcを生成するゼロクロス検出回路40Aであってもよい。この場合、ゼロクロス検出回路に対するサージ電圧あるいはサージ電流を抑制できる。あるいは、図7に示すように、出力信号生成回路は、整流電流Ircを電圧に変換するボルテージフォロア動作のオペアンプ電流電圧変換回路の一例IC1を備え、出力信号として、交流電源ACの最大電圧を検出するための電圧信号Vdacを出力する交流電圧検出回路40Bであってもよい。この場合、交流電圧検出回路40に対するサージ電圧あるいはサージ電流を抑制できる。なお、交流電圧検出回路40Bは、図7に示されるように、図6に示されるゼロクロス検出回路40Aをさらに備えてもよい。あるいは、図2において、パルス生成回路42に替えて、図7の交流電圧検出回路40Bを含むようにしてもよい。この場合、さらに交流電源ACの最大電圧も検出できる。3上記実施形態において、第1サージ電流抑制抵抗R1および第2サージ電流抑制抵抗R2の挿入位置は、図8に示すものであってもよい。すなわち、第1サージ電流抑制抵抗R1は、第1接続点Nd1と整流回路32との間に接続され、第2サージ電流抑制抵抗21、第2接続点Nd2と整流回路32との間に接続されるようにしてもよい。このような構成であっても、サージ電流を抑制することができる。4上記各実施形態においては、基準電位配線Lgdが接地されている例を示したがこれに限られず、本発明は、基準電位配線Lgdが接地されていない場合にも適用できる。5上記実施形態において、本明細書によって開示される電源システム100を画像形成装置に適用した例を示すが、これに限られない。電源システム100は、通常モードと省電力モードとを有するあらゆる装置に適用できる。"