"複数のブランチ信号が時分割多重された時分割多重信号をダウンコンバートするミキサと、前記ミキサでダウンコンバートされた前記時分割多重信号を各ブランチ信号に分離する分離部と、前記ミキサと前記分離部との間の経路に発生する寄生容量に、第1ブランチ信号が通過した時に残留する電荷を、第2ブランチ信号が通過する前に初期化する初期化部と、を具備する時分割受信機。前記第1ブランチ信号と前記第2ブランチ信号との間に無信号期間を有する前記時分割多重信号を生成する生成部を、更に具備し、前記初期化部は、前記無信号期間に、前記電荷を初期化する、請求項1に記載の時分割受信機。前記無信号期間は、前記第1ブランチ信号又は前記第2ブランチ信号の通過ゲイン特性及び受信特性に基づいて、決定される、請求項1に記載の時分割受信機。前記ミキサは、差動システムの正相信号を処理する第1ミキサと、前記差動システムの逆相信号を処理する第2ミキサとを具備し、前記初期化部は、前記無信号期間に、前記第1ミキサの出力経路と前記第2ミキサの出力経路とを接続するスイッチを具備する、請求項2に記載の時分割受信機。前記初期化部は、電圧源と、前記無信号期間に、前記電圧源と前記ミキサの出力経路とを接続するスイッチを具備する、請求項2に記載の時分割受信機。前記ミキサは、サンプラ及びスイッチドキャパシタフィルタを有するダイレクトサンプリングミキサであり、前記初期化部は、前記サンプラと前記スイッチドキャパシタフィルタとの間の経路、又は、前記スイッチドキャパシタフィルタと前記分離部との間の経路のうち、少なくとも一方の経路に発生する寄生容量に、前記第1ブランチ信号が通過した時に残留する電荷を、前記第2ブランチ信号が通過する前に初期化する、請求項1に記載の時分割受信機。複数のブランチ信号が時分割多重された時分割多重信号をダウンコンバートし、ダウンコンバートされた前記時分割多重信号を各ブランチ信号に分離し、ダウンコンバートされた前記時分割多重信号が通過する経路に発生する寄生容量に、第1ブランチ信号が通過した時に残留する電荷を、第2ブランチ信号が通過する前に初期化する、時分割受信方法。しかしながら、実際の高周波回路を構成する素子には、寄生容量が存在し、周波数特性を完全に無くすことは非常に困難である。そのため、寄生容量を有する素子をブランチ間で兼用する場合、ブランチ切り替え前の信号成分が寄生容量に電荷として充電され、充電された電荷がブランチ切り替え後に影響を与えている。この結果、上記時分割受信機では、ブランチ間リークが発生し、MIMO復号処理が困難となり、MIMOシステムの受信特性が劣化するという課題があった。この課題は、時分割受信機を、より高速で広帯域な無線伝送システムに適応させようとすると、より顕著にあらわれてくる事がわかっている。そのため、高速な時分割受信機を実現させるためには、ブランチ間リークの緩和は必要不可欠な技術であると考えられる。本発明の目的は、複数のブランチが時分割多重された時分割多重信号を、1つの高周波回路で処理する場合であっても、ブランチ間リークを軽減することができる時分割受信機及び時分割受信方法を提供することである。本発明の時分割受信機は、複数のブランチ信号が時分割多重された時分割多重信号をダウンコンバートするミキサと、前記ミキサでダウンコンバートされた前記時分割多重信号を各ブランチ信号に分離する分離部と、前記ミキサと前記分離部との間の経路に発生する寄生容量に、第1ブランチ信号が通過した時に残留する電荷を、第2ブランチ信号が通過する前に初期化する初期化部と、を具備する構成を採る。本発明の時分割受信方法は、複数のブランチ信号が時分割多重された時分割多重信号をダウンコンバートし、ダウンコンバートされた前記時分割多重信号を各ブランチ信号に分離し、ダウンコンバートされた前記時分割多重信号が通過する経路に発生する寄生容量に、第1ブランチ信号が通過した時に残留する電荷を、第2ブランチ信号が通過する前に初期化する。本発明によれば、複数のブランチが時分割多重された時分割多重信号を、1つの高周波回路で処理する場合であっても、ブランチ間リークを軽減することができる。以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態1図1は、本発明を適用する時分割受信機の構成を示すブロック図である。なお、図1の時分割受信機100は、第1ブランチ及び第2ブランチを1系統に時分割多重する、ブランチ数が2の構成を採る。図1において、時分割受信機100は、時分割多重部110、ミキサ120、時分割分離部130、及び、制御信号生成回路140を有する。制御信号生成回路140は、時分割多重部110及び時分割分離部130に制御信号クロックを供給する。具体的には、制御信号生成回路140は、SW1、SW2を生成し、時分割多重部110及び時分割分離部130に供給する。なお、図2は、制御信号生成回路140から供給される制御信号SW1、SW2を示す図である。また、制御信号生成回路140は、ローカル信号LOpを生成する。そして、制御信号生成回路140は、ローカル信号LOpをミキサ120に供給する。時分割多重部110は、入力端子111、112を有する。入力端子111には、第1ブランチの高周波信号が入力される。また、入力端子112には、第2ブランチの高周波信号が入力される。時分割多重部110は、SW1、SW2に応じて、第1、第2ブランチの高周波信号を時分割多重して、1系統の時分割多重信号を生成する。具体的には、時分割多重部110は、SW1がアクティブの期間に、入力端子111から入力される第1ブランチの高周波信号をミキサ120に出力する。また、時分割多重部110は、SW2がアクティブの期間に、入力端子112から入力される第2ブランチの高周波信号をミキサ120に出力する。ここで、ブランチ切り替え速度は、高周波信号のシンボルレート以上の速度にする必要がある。このようにして、時分割多重部110は、時分割多重信号を生成し、ミキサ120に出力する。ミキサ120は、ローカル信号LOpを用いて時分割多重信号に対して周波数変換ダウンコンバートを行い、ベースバンド帯域の時分割多重信号以下、ベースバンド信号と略記するを生成し、時分割分離部130に出力する。時分割分離部130は、出力端子131、132を有する。そして、時分割分離部130は、SW1、SW2に応じて、ベースバンド信号を第1、第2ブランチに分離する。具体的には、時分割分離部130は、SW1がアクティブの期間に、ベースバンド信号を出力端子131に出力する。また、時分割分離部130は、SW2がアクティブの期間に、ベースバンド信号を出力端子132に出力する。このように、時分割分離部130は、時分割多重部110と同じブランチ切り替え速度で、ベースバンド信号を第1、第2ブランチに分離する。以上、本発明を適用する時分割受信機100の構成について説明した。次に、本実施の形態に係る時分割受信機について説明する。図3は、本実施の形態に係る時分割受信機100Aの構成を示すブロック図である。なお、図3において、図1と共通する構成部分には、図1と同一の符号を付して説明を省略する。図3において、時分割受信機100Aは、時分割多重部110、ミキサ120-1、120-2、時分割分離部130-1、130-2、制御信号生成回路140A、逆相信号生成部150、及び、残留電荷初期化部160を有する。なお、図3において、ミキサ120-1、時分割分離部130-1は、差動システムにおける正相信号を処理する。また、ミキサ120-2、時分割分離部130-2は、差動システムにおける逆相信号を処理する。以下、正相信号を処理する処理部をまとめて正相回路といい、逆相信号を処理する処理部をまとめて逆相回路という。また、図3において、時分割多重部110とミキサ120-1との間の経路、及び、逆相信号生成部150とミキサ120-2との間の経路は、それぞれ時分割兼用信号ライン170-1、170-2と呼ぶ。また、ミキサ120-1と時分割分離部130-1との間の経路ミキサ120-1の出力経路は、時分割兼用信号ライン180-1と呼ぶ。また、ミキサ120-2と時分割分離部130-2との間の経路ミキサ120-2の出力経路は、時分割兼用信号ライン180-2と呼ぶ。制御信号生成回路140Aは、時分割多重部110、時分割分離部130-1、130-2及び残留電荷初期化部160に制御信号を供給する。具体的には、制御信号生成回路140Aは、SW1、SW2、SWcの制御信号を生成する。そして、制御信号生成回路140Aは、SW1、SW2を時分割多重部110及び時分割分離部130-1、130-2に供給する。また、制御信号生成回路140Aは、SWcを残留電荷初期化部160に供給する。また、制御信号生成回路140Aは、ローカル信号LOpを生成し、ミキサ120-1、120-2に供給する。なお、図4は、制御信号生成回路140Aから供給される制御信号SW1、SW2、SWcを示す図である。SW1、SW2、SWcの詳細については、後述する。また、制御信号生成回路140Aは、ローカル信号LOpを生成する。そして、制御信号生成回路140Aは、ローカル信号LOpをミキサ120-1、120-2に供給する。時分割多重部110は、SW1、SW2に応じて、第1、第2ブランチの高周波信号を時分割多重して、1系統の時分割多重信号を生成する。具体的には、SW1がアクティブの期間に、時分割多重部110は、第1ブランチの高周波信号をミキサ120-1及び逆相信号生成部150に出力する。また、SW2がアクティブの期間に、時分割多重部110は、第2ブランチの高周波信号をミキサ120-1及び逆相信号生成部150に出力する。なお、SW1、SW2がともにアクティブでない期間すなわち、SWcがアクティブの期間には、時分割多重部110は、ミキサ120-1及び逆相信号生成部150に何も出力しない。逆相信号生成部150は、時分割多重信号の位相を反転させて、逆相の時分割多重信号を生成し、ミキサ120-2に出力する。ミキサ120-1、120-2は、ミキサ120と同様に、ローカル信号LOpを用いて時分割多重信号に対して周波数変換ダウンコンバートを行い、ベースバンド帯域の時分割多重信号ベースバンド信号を生成する。具体的には、ミキサ120-1は、正相の時分割多重信号をダウンコンバートし、正相のベースバンド信号を生成する。また、ミキサ120-2は、逆相の時分割多重信号をダウンコンバートし、逆相のベースバンド信号を生成する。正相のベースバンド信号は、時分割兼用信号ライン180-1を経由して、時分割分離部130-1に出力される。逆相のベースバンド信号は、時分割兼用信号ライン180-2を経由して、時分割分離部130-2に出力される。時分割分離部130-1、130-2は、時分割分離部130と同様に、出力端子131、132を有する。そして、時分割分離部130-1、130-2は、SW1、SW2に応じて、ベースバンド信号を第1、第2ブランチに分離する。具体的には、時分割分離部130-1、130-2は、SW1がアクティブの期間に、ベースバンド信号を出力端子131に出力する。また、時分割分離部130-1、130-2は、SW2がアクティブの期間に、ベースバンド信号を出力端子132に出力する。このように、時分割分離部130-1、130-2は、時分割多重部110と同じブランチ切り替え速度で、時分割多重信号を第1、第2ブランチに分離する。残留電荷初期化部160は、時分割受信機100Aの寄生容量に残留する電荷を初期化する。ここでは、時分割受信機100Aにおいて発生する寄生容量について説明する。上述したように、時分割兼用信号ライン170-1、170-2、ミキサ120-1、120-2、時分割兼用信号ライン180-1、180-2は、第1及び第2ブランチで兼用される。以下では、第1及び第2ブランチで兼用される時分割兼用信号ライン170-1、170-2、ミキサ120-1、120-2、時分割兼用信号ライン180-1、180-2を、時分割兼用部と呼ぶ。時分割兼用部に周波数特性を有する素子が存在する場合は、上述したように、当該素子で寄生容量が発生し、発生した寄生容量に起因して、ブランチ間リークが増加する。ここでは、時分割兼用部のうち、周波数特性を有する素子、すなわち、寄生容量が発生する素子について検討する。厳密に言うと、時分割兼用信号ライン170-1、170-2、ミキサ120-1、120-2、時分割兼用信号ライン180-1、180-2は、全て、周波数特性を有している。しかし、ミキサ120-1、120-2がダウンコンバートする際に用いるLOLocal周波数とブランチ切り替え速度とは、大きく異なる。例えば、LO周波数は、約2GHz程度であるのに対し、ブランチ切り替え速度は、約100MHz程度である。つまり、時分割受信機100Aにおいて、ミキサ120-1、120-2は、単に、第1周波数から第2周波数に周波数シフトするための素子と考えられる。そして、ブランチ切り替え速度は、LO周波数に比べ極めて遅いので、ミキサ120-1、120-2における周波数特性は考慮しなくてよいと考えられる。つまり、ミキサ120-1、120-2における寄生容量は、考慮しなくてよいと考えられる。また、時分割兼用信号ライン170-1、170-2を通過する第1及び第2ブランチの信号の周波数は高周波数であるため、ミキサ120-1、120-2と同様に周波数特性は、考慮しなくてよいと考えられる。一方、時分割兼用信号ライン180-1、180-2は、ダウンコンバート後のベースバンド信号が通過する。ベースバンド信号の周波数は、低周波数であり、例えば、5MHz程度である。そのため、ベースバンド信号の周波数は、高周波信号の周波数に比べ、ブランチ切り替え速度に近いため、時分割兼用信号ライン180-1、180-2における周波数特性は考慮する必要があると考えられる。そのため、時分割兼用信号ライン180-1、180-2において、寄生容量が発生すると考えられる。図5は、時分割兼用信号ライン180-1、180-2において発生する寄生容量を概念的に示した図である。図5において、寄生容量190-1、190-2は、時分割兼用信号ライン180-1、180-2において発生する寄生容量である。寄生容量190-1、190-2には、ブランチ切り替え前の信号成分が残留する。そこで、本実施の形態では、時分割受信機100Aは、時分割兼用信号ライン180-1、180-2ミキサ120-1、120-2の出力経路に残留電荷初期化部160を接続させた。そして、本実施の形態では、残留電荷初期化部160が、寄生容量190-1、190-2に残留する電荷以下、残留電荷というを初期化するようにした。図6は、残留電荷初期化部160の内部構成及び接続を示す図である。残留電荷初期化部160は、スイッチ161を有する。スイッチ161の接続先のうち、一方は、正相回路のミキサ120-1の出力経路に接続され、他方は、逆相回路のミキサ120-2の出力経路に接続される。そして、スイッチ161は、SWcに応じて、ON/OFFし、これにより、正相回路と逆相回路とが導通又は非導通状態となる。具体的には、SWcがアクティブの期間では、スイッチ161はONし、正相回路と逆相回路とは導通になる。また、SWcが非アクティブの期間では、スイッチ161はOFFし、正相回路と逆相回路とは非導通になる。次に、制御信号生成回路140Aから出力される制御信号について、図4を用いて説明する。図4において、SW1は、時分割多重部110及び時分割分離部130-1、130-2が、第1ブランチを選択するための制御信号である。また、SW2は、時分割多重部110及び時分割分離部130-1、130-2が、第2ブランチを選択するための制御信号である。上述したように、第1、第2ブランチを切り替えるためのSW1、SW2は、時分割多重部110と時分割分離部130-1、130-2とで同じ制御信号である。なお、SW1、SW2の速度は、シンボルレートより高速である。また、図4に示したように、SW1とSW2とは、同時にはアクティブにならず、また、SW1、SW2がともに非アクティブになる期間が存在する。SW1、SW2がともに非アクティブになる期間では、時分割多重信号が無信号となる期間である。そして、SW1、SW2がともに非アクティブになり、時分割多重信号が無信号となる期間以下、無信号期間というは、SWcのアクティブ期間である。残留電荷初期化部160は、SWcのアクティブ期間、すなわち、無信号期間に、寄生容量190-1、190-2に充電された電荷残留電荷を初期化する。SWcのアクティブ期間は、この残留電荷を初期化するために必要な時間が割り当てられるべきである。しかし、寄生容量には、充電が開始された初期に、多くの電荷が移動する。そのため、残留電荷の初期化は、実際に残留電荷が充電される期間よりも短い期間だけ、残留電荷を初期化して減少させた場合においても、ブランチ間リークを軽減する効果が得られる。したがって、SWcのアクティブ期間は、残留電荷を完全に初期化するために必要な時間よりも短くてもよい。また、SWcのアクティブ期間は、SW1及びSW2がともに非アクティブである期間無信号期間となるので、SWcのアクティブ期間が長くなると、SW1又はSW2のアクティブ期間が短くなる。そして、SW1又はSW2のアクティブ期間を短くすることは、アクティブ期間が短くなったブランチの信号の通過ゲイン特性を劣化させる要因となる。一方、SWcのアクティブ期間を短くすることは、残留電荷を充分に初期化することができなくなり、ブランチ間リーク特性を劣化させることになる。したがって、SWcのアクティブ期間は、通過ゲイン特性とブランチ間リーク特性との間のトレードオフを考慮して決定する必要がある。次に、残留電荷初期化部160の動作について説明する。図7は、差動システムの正相回路及び逆相回路の寄生容量に、一般的に充電される電荷残留電荷を示す図である。図7から分かるように、正相回路と逆相回路の残留電荷は、対称性を有している。そのため、正相回路と逆相回路とが導通することにより、正相回路及び逆相回路の残留電荷は、相殺される。図8は、本実施の形態における時分割受信機100Aの寄生容量190-1、190-2に充電された電荷残留電荷を示す図である。残留電荷初期化部160は、SWcがアクティブの期間に、残留電荷を初期化する。具体的には、SWcがアクティブの期間に、スイッチ161がONし、正相回路と逆相回路とが導通する差動間ショート。この結果、寄生容量190-1、190-2に充電された電荷残留電荷は、相殺されて、残留電荷が初期化される。上述したように、SWcのアクティブ期間は、SW1のアクティブ期間とSW2のアクティブ期間との間に設けられている。そして、このSWcのアクティブ期間で、差動間ショートが行われる。これにより、時分割受信機100Aは、寄生容量190-1、190-2に充電された電荷残留電荷が初期化された後に、ブランチ切り替え後の信号が時分割兼用信号ライン180-1、180-2を通過することになる。そのため、時分割受信機100Aは、ブランチ切り替え後の信号と、ブランチ切り替え前の信号とが混在するのを回避することができ、ブランチ間リークを軽減することができる。これにより、時分割受信機100Aは、MIMO受信特性の劣化を抑制することができるようになる。一方、図9は、図3の時分割受信機100の正相回路及び逆相回路の寄生容量に充電される電荷残留電荷を示す図である。つまり、図9は、残留電荷を初期化しない場合の例を示す。なお、図9において、実線は、時分割受信機100のブランチ切り替え前後の残留電荷を示す。また、図9において、点線は、時分割受信機100の時分割兼用部が周波数特性を有さない理想的な時分割受信機の場合における、ブランチ切り替え後の残留電荷を示す。時分割受信機100では、第1ブランチから第2ブランチに切り替えられた後、寄生容量に第1ブランチの信号成分が残留したままの状態で、第2ブランチの信号が入力される。そのため、図9の実線に示すように、残留電荷は、ブランチ切り替え後の残留電荷が大きく、第1、第2ブランチの信号成分が混在していることが分かる。このように、図8と図9との比較より、本実施の形態に係る時分割受信機100Aは、ブランチ間リークを軽減することができ、MIMO受信特性の劣化を抑制することができる。以上のように、残留電荷初期化部160は、時分割多重信号が通過する経路に発生する残留電荷を、ブランチ切り替え毎に初期化する。具体的には、時分割受信機100Aは、差動システムにおいて、時分割多重信号が通過する経路に発生する残留電荷を差動間で相殺させる。残留電荷初期化部160において、スイッチ161は、SWcのアクティブ期間、すなわち、無信号期間に、ミキサ120-1の出力経路とミキサ120-2の出力経路とを接続する。これにより、時分割受信機100Aは、正相回路の寄生容量190-1に残留する電荷と、逆相回路の寄生容量190-2に残留する電荷とをキャンセルさせる。このようにして、残留電荷初期化部160は、上記出力経路に発生する寄生容量に、第1ブランチ信号が通過した時に残留する電荷を、第2ブランチ信号が通過する前に初期化する。これにより、時分割受信機100Aは、ブランチ間リークを減少させることができる。なお、一般に、差動システムにおいて、正相回路と逆相回路とは、基本的に対称性を有しているが、必ずしも厳密に完全な対称性を持っているとは限らない。そのため、時分割受信機100Aは、必ずしも残留電荷を完全に初期化できるとは限らない。しかし、正相回路と逆相回路とが完全な対称性を持っていない場合においても、時分割受信機100Aは、極めて簡単な構成で、ブランチ間リークの緩和効果を得ることができる。図10は、本実施の形態に係る時分割受信機の別の構成を示すブロック図である。なお、図10において、図3と共通する構成部分には、図3と同一の符号を付して説明を省略する。図3の時分割受信機100Aは、時分割多重部110の後段に逆相信号生成部150を有する。これに対し、図10の時分割受信機100Bは、時分割多重部110-1、110-2の前段に逆相信号生成部150-1、150-2を有する。時分割多重部110-1、110-2、及び、逆相信号生成部150-1、150-2の動作は、時分割多重部110、及び、逆相信号生成部150とそれぞれ同様のため説明を省略する。また、図11は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図11において、図3と共通する構成部分には、図3と同一の符号を付して説明を省略する。図11の時分割受信機100Cは、図3の時分割受信機100Aに対して、制御信号生成回路140Aに代えて制御信号生成回路140Bを有し、逆相信号生成部150を削除した構成を採る。制御信号生成回路140Bは、制御信号生成回路140Aと同様に、SW1、SW2、SWcの制御信号、及び、ローカル信号LOpを生成する。更に、制御信号生成回路140Bは、ローカル信号LOpの位相を反転したローカル信号LONを生成し、ローカル信号LONをミキサ120-2に供給する。これにより、ミキサ120-2からは、逆相のベースバンド信号が出力される。また、図12は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図12において、図10と共通する構成部分には、図10と同一の符号を付して説明を省略する。図12の時分割受信機100Dは、図10の時分割受信機100Bに対して、逆相信号生成部150-1,150-2を削除した構成を採る。図12の時分割受信機100Dは、第1,第2ブランチの正相信号と、第1,第2ブランチの逆相信号とがそれぞれ入力される場合の構成例である。また、図13は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図13において、図10と共通する構成部分には、図10と同一の符号を付して説明を省略する。図13の時分割受信機100Eは、図10の時分割受信機100Bに対して、制御信号生成回路140Aに代えて制御信号生成回路140Bを有し、逆相信号生成部150-1,150-2を削除した構成を採る。図13の時分割受信機100Eにおいて、制御信号生成回路140Bは、ローカル信号LOpの位相を反転したローカル信号LONを、ミキサ120-2に供給する。これにより、ミキサ120-2からは、逆相のベースバンド信号が出力される。なお、本実施の形態では、時分割で兼用して使用する高周波回路がミキサにより構成される時分割受信機100に、本発明を適用する場合について説明した。しかし、本発明が適用可能な時分割受信機100の構成は、これに限らない。これ以外の受信機においても、受信機が残留電荷初期化部160を設けることで、同様の効果を得ることができる。これらについては、実施の形態3以降で説明する。実施の形態2図14は、本発明の実施の形態に係る時分割受信機の構成を示すブロック図である。なお、図14において、図3と共通する構成部分には、図3と同一の符号を付して説明を省略する。図14の時分割受信機200は、図3の時分割受信機100Aに対して、残留電荷初期化部160に代えて、残留電荷初期化部210-1、210-2を有する。また、図15は、時分割兼用信号ライン180-1、180-2において発生する寄生容量を概念的に示した図である。図15において、寄生容量190-1、190-2は、時分割兼用信号ライン180-1、180-2において発生する寄生容量である。寄生容量190-1、190-2には、ブランチ切り替え前の信号成分が残留する。図16は、本実施の形態に係る残留電荷初期化部210-1210-2の内部構成及び接続を示す図である。本実施の形態に係る残留電荷初期化部210-1210-2は、電荷付与部電圧源211及びスイッチ161を有する。スイッチ161は、実施の形態1と同様に、SWcがアクティブの期間にONし、これにより、正相逆相回路と電荷付与部211とが導通する。また、スイッチ161は、実施の形態1と同様に、SWcが非アクティブの期間にOFFし、これにより、正相逆相回路と電荷付与部211とが非導通となる。電荷付与部211は、導通時に、寄生容量190-1190-2に対して電荷を供給し、寄生容量190-1190-2の電荷を基準電荷レベルにする。このようにして、残留電荷初期化部210-1210-2は、寄生容量190-1190-2に充電されていた電荷を初期化する。以上のように、残留電荷初期化部210-1210-2は、電荷付与部211及びスイッチ161を有する。そして、スイッチ161は、ブランチ切り替え毎に、電荷付与部211とミキサ120-1120-2の出力経路との接続又は非接続を制御する。具体的には、スイッチ161は、SWcのアクティブ期間、すなわち、無信号期間に、電荷付与部211とミキサ120-1120-2の出力経路とを接続する。そして、電荷付与部211は、導通時に、寄生容量190-1190-2に対して電荷を供給する。このようにして、残留電荷初期化部210-1210-2は、上記出力経路に発生する寄生容量に、第1ブランチ信号が通過した時に残留する電荷を、第2ブランチ信号が通過する前に初期化する。これにより、時分割受信機200は、ブランチ間リークを減少させることができる。また、電荷付与部211が、安定して電荷を供給することができる電圧源である場合、時分割受信機200は、実施の形態1に係る時分割受信機100A、100Bに比べ、より精度よくブランチ間リークを緩和させることができる。また、本実施の形態は、差動システムはもちろんのこと、非差動システムに対しても適応することができる。ただし、本実施の形態は、安定して電荷を供給することができる電荷付与部211を用意する場合、実施の形態1に比べ、高いブランチ間リークの緩和性能を得ることができるが、回路インパクトは大きい。実施の形態3実施の形態1、2では、高周波回路がミキサにより構成される時分割受信機に対して、本発明を適用する場合について説明した。本実施の形態では、高周波回路がDSMから構成される時分割受信機に、本発明を適用する場合について説明する。図17は、本発明を適用する時分割受信機の構成を示すブロック図である。なお、図17において、図1と共通する構成部分には、同一の符号を付して説明を省略する。図17の時分割受信機300は、高周波回路がDSMにより構成される時分割受信機である。図17において、時分割受信機300は、時分割多重部110、時分割分離部130、TATransconductanceAmplifier:電圧電流変換器310、サンプラ320、ヒストリキャパシタ部330、SCFSwitchedCapacityFilter340、バッファキャパシタ部350、及び、制御信号生成回路360を有する。制御信号生成回路360は、時分割多重部110、時分割分離部130、ヒストリキャパシタ部330、SCF340、及び、バッファキャパシタ部350に制御信号を供給する。具体的には、制御信号生成回路360は、SW11、SW12、SW21、SW22、S0~S3の制御信号を生成する。そして、制御信号生成回路360は、SW11、SW12を、時分割多重部110及びヒストリキャパシタ部330に供給する。また、制御信号生成回路360は、SW21、SW22を、バッファキャパシタ部350及び時分割分離部130に供給する。また、制御信号生成回路360は、S0~S3をSCF340に供給する。なお、図18は、制御信号生成回路360から供給される制御信号SW11、SW12、SW21、SW22、S0~S3を示す図である。これら制御信号の詳細については、後述する。また、制御信号生成回路360は、ローカル信号LOpを生成する。そして、制御信号生成回路360は、ローカル信号LOpをサンプラ320に供給する。TA310は、時分割多重信号を電圧信号から電流信号に変換し、アナログRF電流信号として、サンプラ320に出力する。サンプラ320は、例えばFETFieldEffectTransistorで構成され、ローカル信号LOpを用いて、アナログRF電流信号をサンプリングし、周波数変換ダウンコンバートを行う。TA310及びサンプラ320から出力される信号は電流信号であり、電流信号は、時分割分離部130に出力される。以後の処理においてもこの電流信号に対して操作が行われる。ヒストリキャパシタ部330は、スイッチ331、333、及び、Chヒストリキャパシタ332、334を有する。スイッチ331、333は、それぞれ、SW11、SW12に応じて、ON/OFFする。具体的には、スイッチ331は、SW11がアクティブの期間にONし、SW11が非アクティブの期間にOFFする。また、スイッチ333は、SW12がアクティブの期間にONし、SW12が非アクティブの期間にOFFする。Ch332は、第1ブランチ用のヒストリ容量であり、Ch334は、第2ブランチ用のヒストリ容量である。このように、サンプラ320の出力経路には、第1ブランチ用のCh332と第2ブランチ用のCh334が用意される。これらの容量は、スイッチ331、333によって、サンプラ320の出力経路との接続又は非接続が制御される。SCF340は、S0~S3に応じて、後述のローテートキャパシタの充電及び放電を繰り返し、サンプラ320から出力された電流信号にフィルタ処理を施し、フィルタ処理後の信号を時分割分離部130に出力する。SCF340の詳細構成については、後述する。バッファキャパシタ部350は、スイッチ351、353、及び、Cbバッファキャパシタ352、354を有する。スイッチ351、353は、それぞれ、SW21、SW22に応じて、ON/OFFする。具体的には、スイッチ351は、SW21がアクティブの期間にONし、SW21が非アクティブの期間にOFFする。また、スイッチ353は、SW22がアクティブの期間にONし、SW22が非アクティブの期間にOFFする。Cb352は、第1ブランチ用のバッファ容量であり、Cb354は、第2ブランチ用のバッファ容量である。このように、SCF340の出力経路には、第1ブランチ用のCb352と第2ブランチ用のCb354が用意される。これらの容量は、スイッチ351、353によって、SCF340の出力経路との接続又は非接続が制御される。図19は、図17のSCF340の内部の詳細構成の一例を示す図である。図19に示すように、SCF340は、入出力間が4つの経路に分かれている。経路1は、スイッチ410、412、413、414、及び、Crローテートキャパシタ411から構成される。また、経路2は、スイッチ420、422、423、424、及び、Cr421から構成される。また、経路3は、スイッチ430、432、433、434、及び、Cr431から構成される。また、経路4は、スイッチ440、442、443、444、及び、Cr441から構成される。ここで、スイッチ410、420、430、440は、入力制御用のスイッチである。また、スイッチ412、422、432、442は、放電用のスイッチである。また、スイッチ413、423、433、443は、プリチャージ電圧供給用のスイッチである。また、スイッチ414、424、434、444は、出力制御用のスイッチである。このように、SCF340には、全く同様の構成が4経路分、存在している。そして、各スイッチは、制御信号生成回路360から供給されるS0~S3により制御される。次に、SCF340の動作について説明する。SCF340の4つ経路は、それぞれ4つのステートを繰り返している。各経路における処理は同様のため、経路1について説明する。1つ目のステートは、スイッチ412がONになることで、Cr411の電荷が放電される。次に、2つ目のステートは、スイッチ413がONになり、プリチャージ電圧が、Cr411に初期電荷として供給される。次に、3つ目のステートは、スイッチ410がONになることで、入力信号を取り込み、Cr411とSCF340の前段のヒストリキャパシタ部330との間で電荷共有を行う。最後に、4つ目のステートは、スイッチ414がONになり、Cr411とSCF340の後段のバッファキャパシタ部350との間で電荷共有が行われる。他の経路の動作は、この4つのステートを1ステートずつずらした処理が、残りの3経路で実施される。そして、本実施の形態は、ヒストリキャパシタ部330内のChとSCF340内のCrとの間、さらに、SCF340内のCrとバッファキャパシタ部350内のCbとの間で、電荷共有が行われる。これにより、SCF340は、2次のIIRInfiniteImpulseResponseフィルタを形成する。なお、図18において、SW11、SW12は、時分割多重部110、及び、ヒストリキャパシタ部330のスイッチ331、333に供給される制御信号である。また、SW21、SW22は、時分割分離部130、及び、バッファキャパシタ部350のスイッチ351、333に供給される制御信号である。SW11及びSW21のアクティブ期間では、第1ブランチが選択されて、SW12及びSW22のアクティブ期間では、第2ブランチが選択される。なお、SW11及びSW12に対して、SW21及びSW22が1タイムサイクル遅延しているのは、SCF340において入力信号が1タイムサイクル遅延するからである。以上、本発明を適用する時分割受信機300の構成について説明した。時分割受信機300では、サンプラ320の出力経路SCF340の入力経路及びSCF340の出力経路に、寄生容量が発生する。そのため、時分割受信機300では、ブランチ切り替え前の信号成分が、これら寄生容量に残留することにより発生する電荷残留電荷の影響を受け、ブランチ間リークが発生する。そこで、本実施の形態では、高周波回路がDSMにより構成される場合に、ブランチ間リークを軽減することができる時分割受信機について説明する。図20は、本実施の形態に係る時分割受信機300Aの構成を示すブロック図である。なお、図20において、図17と共通する構成部分には、図17と同一の符号を付して説明を省略する。図20において、時分割受信機300Aは、時分割多重部110、TA310、サンプラ320-1、320-2、逆相信号生成部150、ヒストリキャパシタ部330-1、330-2、SCF340-1、340-2、バッファキャパシタ部350-1、350-2、残留電荷初期化部370-1、370-2、制御信号生成回路360A、及び、時分割分離部130-1、130-2を有する。なお、図20において、サンプラ320-1、ヒストリキャパシタ部330-1、SCF340-1、及び、バッファキャパシタ部350-1は、差動システムにおける正相信号を処理する。また、サンプラ320-2、ヒストリキャパシタ部330-2、SCF340-2、及び、バッファキャパシタ部350-2は、差動システムにおける逆相信号を処理する。以下、正相信号を処理する処理部をまとめて正相回路といい、逆相信号を処理する処理部をまとめて逆相回路という。また、図20において、サンプラ320-1とSCF340-1との間の経路SCF340-1の入力経路は、時分割兼用信号ライン390-1と呼ぶ。また、サンプラ320-2とSCF340-2との間の経路SCF340-2の入力経路は、時分割兼用信号ライン390-2と呼ぶ。また、SCF340-1と時分割分離部130-1との間の経路SCF340-1の出力経路は、時分割兼用信号ライン390-3と呼ぶ。また、SCF340-2と時分割分離部130-2との間の経路SCF340-2の出力経路は、時分割兼用信号ライン390-4と呼ぶ。そして、寄生容量は、これら時分割兼用信号ライン390-1、390-2、390-3、390-4で、発生する。制御信号生成回路360Aは、時分割多重部110、時分割分離部130-1、130-2、ヒストリキャパシタ部330-1、330-2、SCF340-1、340-2、バッファキャパシタ部350-1、350-2、残留電荷初期化部370-1、370-2に制御信号を供給する。具体的には、制御信号生成回路360Aは、SW11、SW12、SW21、SW22、SWc1、SWc2、S0~S3を生成する。そして、制御信号生成回路360Aは、SW11、SW12を、時分割多重部110及びヒストリキャパシタ部330-1、330-2に供給する。また、制御信号生成回路360Aは、SW21、SW22を、バッファキャパシタ部350-1、350-2及び時分割分離部130-1、130-2に供給する。また、制御信号生成回路360Aは、SWc1を残留電荷初期化部370-1に供給する。また、制御信号生成回路360Aは、SWc2を残留電荷初期化部370-2に供給する。また、制御信号生成回路360Aは、S0~S3をSCF340-1、340-2に供給する。なお、図21は、制御信号生成回路360Aから供給されるSW11、SW12、SW21、SW22、SWc1、SWc2、S0~S3の制御信号を示す図である。これら制御信号の詳細については、後述する。また、制御信号生成回路360Aは、ローカル信号LOpを生成する。そして、制御信号生成回路360Aは、ローカル信号LOpをサンプラ320-1、320-2に供給する。逆相信号生成部150は、TA310から出力される電流信号の位相を反転させて、逆相の時分割多重信号を生成し、サンプラ320-2に出力する。サンプラ320-1、320-1は、サンプラ320と同様に、ローカル信号LOpを用いて、アナログRF電流信号をサンプリングし、周波数変換ダウンコンバートを行う。ヒストリキャパシタ部330-1、330-2は、ヒストリキャパシタ部330と同様に、スイッチ331、333、及び、Ch332、334を有する。そして、スイッチ331、333は、S11、S12に応じて、サンプラ320-1,320-2の出力経路と、第1ブランチ用のCh332又は第2ブランチ用のCh334との接続又は非接続を切り替える。SCF340-1、340-2は、SCF340と同様の構成を採る。そして、SCF340-1は、S0~S3に応じて、ローテートキャパシタの充放電を繰り返し、正相の電流信号にフィルタ処理を施して、フィルタ処理後の信号を時分割分離部130-1に出力する。また、SCF340-2は、S0~S3に応じて、ローテートキャパシタの充放電を繰り返し、逆相の電流信号にフィルタ処理を施して、フィルタ処理後の信号を時分割分離部130-2に出力する。バッファキャパシタ部350-1、350-2は、バッファキャパシタ部350と同様に、スイッチ351、353、及び、Cb352、354を有する。そして、スイッチ351、353は、SW21、SW22に応じて、SCF340-1、340-2の出力経路と、第1ブランチ用のCb352又は第2ブランチ用のCb354との接続又は非接続を切り替える。時分割分離部130-1、130-2は、時分割分離部130と同様に、SW21、SW22に応じて、ベースバンド帯域の時分割多重信号ベースバンド信号を第1、第2ブランチに分離する。具体的には、時分割分離部130-1、130-2は、SW21がアクティブの期間に、ベースバンド信号を出力端子131に出力する。また、時分割分離部130-1、130-2は、SW22がアクティブの期間に、ベースバンド信号を出力端子132に出力する。残留電荷初期化部370-1、370-2は、時分割受信機300Aの寄生容量に残留する電荷を初期化する。図22は、時分割受信機300Aにおいて発生する寄生容量を概念的に示した図である。図22において、寄生容量380-1、380-2、380-3、380-4は、時分割受信機300Aにおいて発生する寄生容量である。寄生容量380-1、380-2、380-3、380-4には、ブランチ切り替え前の信号成分が残留する。そこで、本実施の形態に係る時分割受信機300Aは、SCF340-1、340-2の前段及び後段に、残留電荷初期化部370-1、370-2を設けた。なお、残留電荷初期化部370-1、370-2の内部構成は、残留電荷初期化部160と同様であるため、図示及び説明を省略する。すなわち、本実施の形態では、残留電荷初期化部370-1が、SCF340-1、340-2の前段で発生する寄生容量380-1、380-2に充電される電荷残留電荷を初期化相殺するようにした。また、残留電荷初期化部370-2が、SCF340-1、340-2の後段で発生する寄生容量380-3、380-4に充電される電荷残留電荷を初期化相殺するようにした。次に、制御信号生成回路360Aから出力される制御信号について、図21を用いて説明する。図21において、SW11、SW12は、時分割多重部110、及び、ヒストリキャパシタ部330のスイッチ331、333に供給される制御信号である。また、SW21、SW22は、時分割分離部130、及び、バッファキャパシタ部350のスイッチ351、333に供給される制御信号である。また、SWc1、SWc2は、残留電荷初期化部370-1、370-2のスイッチ161を制御するための制御信号である。SWc1、SWc2がアクティブの期間に、残留電荷初期化部370-1、370-2のスイッチ161はONし、正相回路と逆相回路とが導通する差動間ショート。この結果、正相回路及び逆相回路の寄生容量に充電された電荷残留電荷は、相殺されて、残留電荷が初期化される。なお、本実施の形態で用いる制御信号図21参照と、図18の制御信号とは、以下の点で異なる。図21の制御信号において、SW11のアクティブ期間とSW12のアクティブ期間との間、及び、SW21のアクティブ期間とSW22のアクティブ期間との間に、非アクティブ期間が設けられている。一方、図18の制御信号において、SW11のアクティブ期間とSW12のアクティブ期間との間、及び、SW21のアクティブ期間とSW22のアクティブ期間との間には、非アクティブ期間はない。そして、SWc1は、SW11及びSW12の非アクティブ期間のみアクティブとなる。また、SWc2は、SW21及びSW22が非アクティブの期間のみアクティブとなる。なお、SWc1及びSWc2のアクティブ期間は、実施の形態1で述べたように、通過ゲイン特性と、ブランチ間リーク特性との間のトレードオフを考慮して決定される。なお、以上の説明では、時分割受信機300Aが、SCF340-1の前段及び後段のそれぞれに、残留電荷初期化部370-1、370-2を有する場合について示したが、これに限らない。時分割受信機300Aは、どちらか一方の残留電荷初期化部を有する場合においても、ブランチ間リークを軽減するという効果を得ることができる。以上のように、残留電荷初期化部370-1は、サンプラ320-1とSCF340-1との間の経路、及び、サンプラ320-2とSCF340-2との間の経路に接続される。そして、残留電荷初期化部370-1は、SWc1がアクティブの期間無信号期間に、これら経路を接続する。残留電荷初期化部370-2は、SCF340-1と時分割分離部130-1の間の経路、及び、SCF340-2と時分割分離部130-2の間の経路に接続される。そして、残留電荷初期化部370-2は、SWc2がアクティブの期間無信号期間に、これら経路を接続する。このようにして、残留電荷初期化部370-1、370-2は、時分割多重信号が通過する経路に発生する寄生容量に、第1ブランチ信号が通過した時に残留する電荷を、第2ブランチ信号が通過する前に初期化する。この結果、時分割受信機300Aは、ブランチ間リークを減少させることができる。図23は、本実施の形態に係る時分割受信機の別の構成を示すブロック図である。なお、図23において、図20と共通する構成部分には、図20と同一の符号を付して説明を省略する。図20の時分割受信機300Aは、時分割多重部110の後段に逆相信号生成部150を有した。これに対し、図23の時分割受信機300Bは、時分割多重部110-1、110-2の前段に逆相信号生成部150-1、150-2を有する。なお、時分割多重部110-1、110-2、及び、逆相信号生成部150-1、150-2の動作は、時分割多重部110、及び、逆相信号生成部150とそれぞれ同様のため説明を省略する。また、TA310-1、310-2の動作は、TA310とそれぞれ同様のため説明を省略する。時分割受信機300Bにおいて、残留電荷初期化部370-1は、サンプラ320-1とSCF340-1との間の経路、及び、サンプラ320-2とSCF340-2との間の経路に接続される。そして、残留電荷初期化部370-1は、SWc1がアクティブの期間無信号期間に、これら経路を接続する。残留電荷初期化部370-2は、SCF340-1と時分割分離部130-1の間の経路、及び、SCF340-2と時分割分離部130-2の間の経路に接続される。そして、残留電荷初期化部370-2は、SWc2がアクティブの期間無信号期間に、これら経路を接続する。このようにして、残留電荷初期化部370-1、370-2は、時分割多重信号が通過する経路に発生する寄生容量に、第1ブランチ信号が通過した時に残留する電荷を、第2ブランチ信号が通過する前に初期化する。この結果、時分割受信機300Bは、ブランチ間リークを減少させることができる。また、図24は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図24において、図20と共通する構成部分には、図20と同一の符号を付して説明を省略する。図24の時分割受信機300Cは、図20の時分割受信機300Aに対して、制御信号生成回路360Aに代えて制御信号生成回路360Bを有し、逆相信号生成部150を削除した構成を採る。制御信号生成回路360Bは、制御信号生成回路360Aと同様に、SW11、SW12、SW21、SW22、SWc1、SWc2、S0~S3の制御信号、及び、ローカル信号LOpを生成する。更に、制御信号生成回路360Bは、ローカル信号LOpの位相を反転したローカル信号LONを生成し、ローカル信号LONをサンプラ320-2に供給する。これにより、サンプラ320-2からは、逆相のベースバンド信号が出力される。また、図25は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図25において、図23と共通する構成部分には、図23と同一の符号を付して説明を省略する。図25の時分割受信機300Dは、図23の時分割受信機300Bに対して、逆相信号生成部150-1,150-2を削除した構成を採る。図25の時分割受信機300Dは、第1,第2ブランチの正相信号と、第1,第2ブランチの逆相信号とがそれぞれ入力される場合の構成例である。また、図26は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図26において、図23と共通する構成部分には、図23と同一の符号を付して説明を省略する。図26の時分割受信機300Eは、図23の時分割受信機300Bに対して、制御信号生成回路360Aに代えて制御信号生成回路360Bを有し、逆相信号生成部150-1,150-2を削除した構成を採る。図26の時分割受信機300Eにおいて、制御信号生成回路360Bは、ローカル信号LOpの位相を反転したローカル信号LONを、サンプラ320-2に供給する。これにより、サンプラ320-2からは、逆相のベースバンド信号が出力される。実施の形態4図27は、本実施の形態に係る時分割受信機500の構成を示すブロック図である。なお、図27において、図20と共通する構成部分には、図20と同一の符号を付して説明を省略する。図27の時分割受信機500は、図20の時分割受信機300Aに対して、残留電荷初期化部370-1、370-2に代えて、残留電荷初期化部510-1、510-2、520-1、520-2を有する。残留電荷初期化部510-1、510-2、520-1、520-2は、残留電荷初期化部210-1、210-2と同様の構成を採り図16参照、スイッチ161及び電荷付与部211を有する。残留電荷初期化部510-1510-2において、スイッチ161は、SWc1がアクティブの期間にONし、これにより、正相逆相回路と電荷付与部211とが導通する。また、残留電荷初期化部510-1510-2において、スイッチ161は、SWc1が非アクティブの期間にOFFし、これにより、正相逆相回路と電荷付与部211とが非導通となる。また、残留電荷初期化部520-1520-2において、スイッチ161は、SWc2がアクティブの期間にONし、これにより、正相逆相回路と電荷付与部211とが導通する。また、残留電荷初期化部520-1520-2において、スイッチ161は、SWc2が非アクティブの期間ではOFFし、これにより、正相逆相回路と電荷付与部211とが非導通となる。残留電荷初期化部510-1、510-2、520-1、520-2の電荷付与部211は、導通時に、寄生容量に対して電荷を供給して、寄生容量の電荷を基準電荷レベルにする。このようにして、残留電荷初期化部510-1510-2は、サンプラ320-1、320-2の出力経路に発生する残留電荷を初期化する。また、残留電荷初期化部520-1520-2は、SCF340-1340-2の出力経路に発生する残留電荷を初期化する。以上のように、残留電荷初期化部510-1は、サンプラ320-1とSCF340-1との間の経路に接続される。そして、残留電荷初期化部510-1は、SWc1がアクティブの期間無信号期間に、電荷付与部211と当該経路とを接続する。また、残留電荷初期化部520-1は、SCF340-1と時間分割部130-1との間の経路に接続される。そして、残留電荷初期化部520-1は、SWc2がアクティブの期間無信号期間に、電荷付与部211と当該経路とを接続する。また、残留電荷初期化部510-2は、サンプラ320-2とSCF340-2との間の経路に接続される。そして、残留電荷初期化部510-2は、SWc1がアクティブの期間無信号期間に、電荷付与部211と当該経路とを接続する。また、残留電荷初期化部520-2は、SCF340-2と時間分割部130-2との間の経路に接続される。そして、残留電荷初期化部520-2は、SWc2がアクティブの期間無信号期間に、電荷付与部211と当該経路とを接続する。このようにして、残留電荷初期化部510-1、510-2、520-1、520-2は、時分割多重信号が通過する経路に発生する寄生容量に、第1ブランチ信号が通過した時に残留する電荷を、第2ブランチ信号が通過する前に初期化する。この結果、時分割受信機500は、ブランチ間リークを減少させることができる。また、電荷付与部211が、安定して電荷を供給することができる電圧源である場合、時分割受信機500は、実施の形態3に係る時分割受信機300Aに比べ、より精度よくブランチ間リークを緩和させることができる。また、本実施の形態は、差動システムはもちろんのこと、非差動システムに対しも適応することができる。ただし、本実施の形態は、安定して電荷を供給することができる電荷付与部211を用意する場合、実施の形態3に比べ、高いブランチ間リークの緩和性能を得ることができるが、回路インパクトは大きい。実施の形態5図28は、本発明を適用する時分割受信機の構成を示すブロック図である。なお、図28において、図17と共通する構成部分については、同一の符号を付して説明を省略する。図28の時分割受信機600は、図17の時分割受信機300に対して、バッファキャパシタ部350に代えてバッファキャパシタ部610を有する。図28において、時分割受信機600は、時分割多重部110、時分割分離部130、TA310、サンプラ320、ヒストリキャパシタ部330、SCF340、バッファキャパシタ部610、及び、制御信号生成回路360を有する。バッファキャパシタ部610は、Cb611、612を有する。これに対し、バッファキャパシタ部350は、Cb352、354及びスイッチ351、353を有する。すなわち、バッファキャパシタ部610は、バッファキャパシタ部350に比べ、スイッチ351、353がない分、部品点数が少ない。そのため、時分割受信機600は、時分割受信機300に比べ、回路規模を小さくすることができる。Cb611は、SW21のアクティブ期間に、SCF340内のCrと接続される。Cb612は、SW22のアクティブ期間に、SCF340内のCrと接続される。これにより、本実施の形態は、第1及び第2ブランチに対し、IIRフィルタ処理がそれぞれ行われる。以上、本発明を適用する時分割受信機600の構成について説明した。次に、本発明の実施の形態に係る時分割受信機600Aについて説明する。図29は、本実施の形態に係る時分割受信機600Aの構成を示すブロック図である。なお、図29において、図28と共通する構成部分には、図28と同一の符号を付して説明を省略する。図29において、時分割受信機600Aは、時分割多重部110、TA310、サンプラ320-1、320-2、逆相信号生成部150、ヒストリキャパシタ部330-1、330-2、SCF340-1、340-2、残留電荷初期化部370-1、370-2、制御信号生成回路360A、時分割分離部130-1、130-2、及び、バッファキャパシタ部610-1、610-2を有する。なお、バッファキャパシタ部610-1、610-2の構成及び動作は、バッファキャパシタ部610と同様のため説明を省略する。ここでは、図20の時分割受信機300Aと、図29の時分割受信機600Aとの違いについて説明する。時分割受信機300Aにおいて、SW21又はSW22の非アクティブ期間すなわち、SWc2のアクティブ期間に、出力端子131、132には信号が出力されないゼロPadding。そのため、時分割受信機300Aでは、出力端子131及び出力端子132が、全く信号を出力しない期間が発生する。この結果、時分割受信機300Aからは、ブランチ切り替え速度の間隔で発生する折り返し信号が出力される。時分割受信機600Aにおいて、SW21又はSW22の非アクティブ期間すなわち、SWc2のアクティブ期間に、出力端子131、132には、時分割受信機300Bと同様に、信号が出力されない。しかし、出力端子131、132にそれぞれ接続されるCb611、612は、直前の第1、2ブランチのベースバンド信号を保持している。そのため、時分割受信機600Aでは、SW21又はSW22の非アクティブ期間すなわち、SWc2のアクティブ期間においても、バッファキャパシタ部610-1、610-2から、信号が出力される。この結果、時分割受信機600Aは、折り返し信号を抑制することができる。図30は、所望信号及び折り返し信号のスペクトルを示す図である。図30Aは、時分割受信機300Aの所望信号及び折り返し信号のスペクトルを示す図である。図30Bは、時分割受信機600Aの所望信号及び折り返し信号のスペクトルを示す図である。図30Aと図30Bから分かるように、時分割受信機300Aに比べ時分割受信機600Aの方が、所望信号スペクトルを基準とした折り返し信号スペクトルが小さい。これは、時分割分離部130の後段に設けたバッファキャパシタ部610のCb611、612が、第1又は第2ブランチの信号が何も入力されない期間において、直前のブランチの信号成分を保持することによる。このような構成により、Cb611、612のうち、時分割分離部130-1130-2から信号が何も出力されないブランチに接続されるCbには、直前の信号成分の電荷が保持される。これにより、バッファキャパシタ部610からの出力電圧は、直前の信号成分が通過した状態と同じ電圧となる。この結果、時分割受信機600Aは、時分割受信機300Aに比べ、出力信号に含まれる折り返し信号を抑制することができる。そのため、時分割受信機600Aは、折り返し信号を除去するために、時分割受信機600Aの後段に必要なフィルタの要求特性を緩和することができる。以上のように、残留電荷初期化部370-1は、サンプラ320-1とSCF340-1との間の経路、及び、サンプラ320-2とSCF340-2との間の経路に接続される。そして、残留電荷初期化部370-1は、SWc1がアクティブの期間無信号期間に、これら経路を接続する。残留電荷初期化部370-2は、SCF340-1と時分割分離部130-1の間の経路、及び、SCF340-2と時分割分離部130-2の間の経路に接続される。そして、残留電荷初期化部370-2は、SWc2がアクティブの期間無信号期間に、これら経路を接続する。このようにして、残留電荷初期化部370-1、370-2は、時分割多重信号が通過する経路に発生する寄生容量に、第1ブランチ信号が通過した時に残留する電荷を、第2ブランチ信号が通過する前に初期化する。この結果、時分割受信機600Aは、ブランチ間リークを減少させることができる。また、図31は、本実施の形態に係る別の時分割受信機の構成を示すブロック図である。図31において、時分割受信機600Bは、逆相信号生成部150-1、150-2、時分割多重部110-1、110-2、TA310-1、310-2、サンプラ320-1、320-2、ヒストリキャパシタ部330-1、330-2、SCF340-1、340-2、残留電荷初期化部370-1、370-2、制御信号生成回路360A、時分割分離部130-1、130-2、及び、バッファキャパシタ部610-1、610-2を有する。時分割受信機600Bにおいて、残留電荷初期化部370-1は、サンプラ320-1とSCF340-1との間の経路、及び、サンプラ320-2とSCF340-2との間の経路に接続される。そして、残留電荷初期化部370-1は、SWc1がアクティブの期間無信号期間に、これら経路を接続する。残留電荷初期化部370-2は、SCF340-1と時分割分離部130-1の間の経路、及び、SCF340-2と時分割分離部130-2の間の経路に接続される。そして、残留電荷初期化部370-2は、SWc2がアクティブの期間無信号期間に、これら経路を接続する。このようにして、残留電荷初期化部370-1、370-2は、時分割多重信号が通過する経路に発生する寄生容量に、第1ブランチ信号が通過した時に残留する電荷を、第2ブランチ信号が通過する前に初期化する。この結果、時分割受信機600Bは、ブランチ間リークを減少させることができる。また、図32は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図32において、図29と共通する構成部分には、図29と同一の符号を付して説明を省略する。図32の時分割受信機600Cは、図29の時分割受信機600Aに対して、制御信号生成回路360Aに代えて制御信号生成回路360Bを有し、逆相信号生成部150を削除した構成を採る。図32の時分割受信機600Cにおいて、制御信号生成回路360Bは、ローカル信号LOpの位相を反転したローカル信号LONを、サンプラ320-2に供給する。これにより、サンプラ320-2からは、逆相のベースバンド信号が出力される。また、図33は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図33において、図31と共通する構成部分には、図31と同一の符号を付して説明を省略する。図33の時分割受信機600Dは、図31の時分割受信機600Bに対して、逆相信号生成部150-1,150-2を削除した構成を採る。図33の時分割受信機600Dは、第1,第2ブランチの正相信号と、第1,第2ブランチの逆相信号とがそれぞれ入力される場合の構成例である。また、図34は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図34において、図31と共通する構成部分には、図31と同一の符号を付して説明を省略する。図34の時分割受信機600Eは、図31の時分割受信機600Bに対して、制御信号生成回路360Aに代えて制御信号生成回路360Bを有し、逆相信号生成部150-1,150-2を削除した構成を採る。図34の時分割受信機600Eにおいて、制御信号生成回路360Bは、ローカル信号LOpの位相を反転したローカル信号LONを、サンプラ320-2に供給する。これにより、サンプラ320-2からは、逆相のベースバンド信号が出力される。また、図35は、本実施の形態に係る更に別の時分割受信機の構成を示すブロック図である。図35において、時分割受信機600Fは、時分割多重部110、TA310、サンプラ320-1、320-2、逆相信号生成部150、ヒストリキャパシタ部330-1、330-2、SCF340-1、340-2、残留電荷初期化部510-1、510-2、520-1、520-2、制御信号生成回路360A、時分割分離部130-1、130-2、及び、バッファキャパシタ部610-1、610-2を有する。時分割受信機600Fにおいて、残留電荷初期化部510-1は、サンプラ320-1とSCF340-1との間の経路に接続される。そして、残留電荷初期化部510-1は、SWc1がアクティブの期間無信号期間に、電荷付与部211と当該経路とを接続する。また、残留電荷初期化部520-1は、SCF340-1と時間分割部130-1との間の経路に接続される。そして、残留電荷初期化部520-1は、SWc2がアクティブの期間無信号期間に、電荷付与部211と当該経路とを接続する。また、残留電荷初期化部510-2は、サンプラ320-2とSCF340-2との間の経路に接続される。そして、残留電荷初期化部510-2は、SWc1がアクティブの期間無信号期間に、電荷付与部211と当該経路とを接続する。また、残留電荷初期化部520-2は、SCF340-2と時間分割部130-2との間の経路に接続される。そして、残留電荷初期化部520-2は、SWc2がアクティブの期間無信号期間に、電荷付与部211と当該経路とを接続する。このようにして、残留電荷初期化部510-1、510-2、520-1、520-2は、時分割多重信号が通過する経路に発生する寄生容量に、第1ブランチ信号が通過した時に残留する電荷を、第2ブランチ信号が通過する前に初期化する。この結果、時分割受信機600Fは、ブランチ間リークを減少させることができる。時分割受信機600B、600C、600D、600E、600Fは、時分割受信機600Aと同様に、時分割分離部130-1、130-2の後段にバッファキャパシタ部610を設ける。そのため、時分割受信機600Cは、後段のフィルタに要求される特性を緩和することができる。以上、各実施の形態について説明した。なお、以上の説明では、ブランチ数が2の場合を例に説明したが、ブランチ数は2に限定されない。本発明は、ブランチ数が3以上のストリームを時分割多重する場合にも適用することができる。図36は、ブランチ数が3の場合の各制御信号の一例を示す図である。ブランチ数が3の場合にも、時分割多重部は、各ブランチの間に無信号期間を有する時分割多重信号を生成し、残留電荷初期化部が、当該無信号期間に残留電荷を初期化するようにすればよい。2010年12月28日出願の特願2010-292716の日本出願に含まれる明細書、図面および要約書の開示内容は、すべて本願に援用される。"