電気光学物質を挟持して対向する第1基板及び第2基板と、複数の画素を有する画素領域とを備え、各々の前記画素に対応して設けられた画素電極と、複数の前記画素電極に対向する共通電極とを有し、前記画素電極に交流電圧が印加される電気光学装置であって、前記画素領域のうちの一部の前記画素では第1の電位を中心電位とする交流電圧が前記画素電極に印加され、他の一部の前記画素では前記第1の電位と異なる第2の電位を中心電位とする交流電圧が前記画素電極に印加されることを特徴とする電気光学装置。各々の前記画素電極に印加される前記交流電圧の中心電位が、前記画素領域の面内の一方向に沿って漸次大きく又は小さくなるように設定されている、請求項1に記載の電気光学装置。各々の前記画素電極に印加される前記交流電圧の中心電位が、前記画素領域の短辺方向に沿って漸次大きく又は小さくなるように設定されている、請求項2に記載の電気光学装置。各々の前記画素電極に印加される前記交流電圧の中心電位が、前記電気光学物質の配向方向に沿って漸次大きく又は小さくなるように設定されている、請求項2に記載の電気光学装置。前記交流電圧の中心電位が、前記共通電極の電位に対して±50mV以下の電位である、請求項1から4のいずれか1項に記載の電気光学装置。電気光学物質を挟持して対向する第1基板及び第2基板と、複数の画素を有する画素領域とを備え、各々の前記画素に対応して設けられた画素電極と、複数の前記画素電極に対向する共通電極とを有し、前記画素電極に交流電圧が印加される電気光学装置の駆動方法であって、前記画素領域のうちの一部の前記画素において第1の電位を中心電位とする交流電圧を前記画素電極に印加する一方、他の一部の前記画素において前記第1の電位と異なる第2の電位を中心電位とする交流電圧を前記画素電極に印加することを特徴とする電気光学装置の駆動方法。請求項1から5のいずれか1項に記載の電気光学装置を備えたことを特徴とする電子機器。しかしながら、特許文献3に記載の駆動方法では、画素領域のイオン性不純物を周辺領域に排出するために、画素領域の所定領域毎に異なる交流電圧を印加し、その電位分布を面内方向に順次スクロールさせる。そのため、画像表示動作中にはイオン性不純物の排出動作を行うことができなかった。本発明は、上記従来技術の問題点に鑑み成されたものであって、画像表示動作中にも画素領域のイオン性不純物を周辺領域に排出することができる電気光学装置とその駆動方法を提供することを目的の一つとする。本発明の電気光学装置は、電気光学物質を挟持して対向する第1基板及び第2基板と、複数の画素を有する画素領域とを備え、各々の前記画素に対応して設けられた画素電極と、複数の前記画素電極に対向する共通電極とを有し、前記画素電極に交流電圧が印加される電気光学装置であって、前記画素領域のうちの一部の前記画素では第1の電位を中心電位とする交流電圧が前記画素電極に印加され、他の一部の前記画素では前記第1の電位と異なる第2の電位を中心電位とする交流電圧が前記画素電極に印加されることを特徴とする。この構成によれば、画素に入力される交流電圧の中心電位を画素間で異ならせている。この中心電位の差異に起因する電位の偏りによって、電気光学物質中に横電界基板面方向の電界を発生させることができる。そして、かかる横電界によってイオン性不純物を移動させ、画素領域の外側へ排出させることができる。かかる構成では、交流電圧の中心電位をずらすことにより電位の偏りを発生させるので、画像表示動作中にも問題なく実行することができ、イオン性不純物を効率良く排出させることができる。各々の前記画素電極に印加される前記交流電圧の中心電位が、前記画素領域の面内の一方向に沿って漸次大きく又は小さくなるように設定されている構成としてもよい。この構成によれば、画素領域の一方向にイオン性不純物を移動させることができ、イオン性不純物を画素領域の外側に効率良く排出させることができる。各々の前記画素電極に印加される前記交流電圧の中心電位が、前記画素領域の短辺方向に沿って漸次大きく又は小さくなるように設定されている構成としてもよい。この構成によれば、イオン性不純物の平均的な移動距離が短くなるので、イオン性不純物を画素領域の外側に効率良く排出させることができる。各々の前記画素電極に印加される前記交流電圧の中心電位が、前記電気光学物質の配向方向に沿って漸次大きく又は小さくなるように設定されている構成としてもよい。この構成によれば、電気光学物質の配向方向に沿った方向に生じるイオン性不純物に対する駆動力の方向と、横電界によるイオン性不純物に対する駆動力の方向を一致させることができるため、イオン性不純物を画素領域の外側に効率良く排出させることができる。前記交流電圧の中心電位が、前記共通電極の電位に対して±50mV以下の電位である構成としてもよい。この構成によれば、過度なDC電圧の発生による焼き付きを防止しつつ、イオン性不純物を画素領域外へ排出する作用を得ることができる。本発明の電気光学装置の駆動方法は、電気光学物質を挟持して対向する第1基板及び第2基板と、複数の画素を有する画素領域とを備え、各々の前記画素に対応して設けられた画素電極と、複数の前記画素電極に対向する共通電極とを有し、前記画素電極に交流電圧が印加される電気光学装置の駆動方法であって、前記画素領域のうちの一部の前記画素において第1の電位を中心電位とする交流電圧を前記画素電極に印加する一方、他の一部の前記画素において前記第1の電位と異なる第2の電位を中心電位とする交流電圧を前記画素電極に印加することを特徴とする。この駆動方法によれば、画素に入力される交流電圧の中心電位を画素間で異ならせることで電位の偏りを発生させ、かかる電位の偏りによって電気光学物質中に横電界基板面方向の電界を発生させることができる。そして、かかる横電界によってイオン性不純物を移動させ、画素領域の外側へ排出させることができる。かかる駆動方法では、交流電圧の中心電位をずらすことにより電位の偏りを発生させるので、画像表示動作中にも問題なく実行することができ、イオン性不純物を効率良く排出させることができる。本発明の電子機器は、上記の電気光学装置を備えたことを特徴とする。この構成によれば、長期にわたり良好な表示が可能な表示部を備えた電子機器を提供することができる。以下、図面を用いて本発明の実施の形態について説明する。なお、本発明の範囲は、以下の実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせる場合がある。第1の実施形態図1は、第1実施形態に係る液晶装置の概略構成を示すブロック図である。図2は表示データ処理回路の構成を示すブロック図である。図3は液晶パネルの概略構成を示す平面図である。図4は液晶パネルの回路構成を示す図である。図1に示す液晶装置電気光学装置1は、液晶パネル2と、電圧生成回路10と、制御装置11とを備えている。液晶パネル2は、例えばアクティブマトリクス駆動の反射型液晶パネルであり、その詳細な構成については後述する。電圧生成回路10は、DC/DCコンバーターなどを含んで構成される。電圧生成回路10は、制御装置11の制御のもと、液晶装置1の各部で使用する複数レベルの直流電圧を生成する。例えば、電圧生成回路10は、液晶パネル2の共通電極に印加される共通電極電位Vcomや、イオントラップ部の電極に印加されるトラップ電圧Guardを生成し、液晶パネル2に供給する。電圧生成回路10が、上記の各種電圧を生成する上で必要な電力は、例えば液晶装置1の内部又は外部の電源から供給される。制御装置11は、データ信号Vidの出力に合わせて液晶パネル2の動作等を制御する回路モジュールにより構成される。制御装置11は、例えばフレキシブル基板FPCを介して液晶パネル2と接続されている。制御装置11は、制御回路12と、表示データ処理回路13と、クロック発生回路14と、フレームメモリー15と、DAコンバーター16と、を備えている。制御回路12は、制御装置11及び電圧生成回路10を総合的に制御する。制御回路12は、液晶パネル2と接続されるとともに、制御装置11内の表示データ処理回路13及びクロック発生回路14と接続されている。制御回路12にはタイミング信号発生回路17が内蔵されている。クロック発生回路14は、各部の制御動作の基準となるクロック信号を生成してタイミング信号発生回路17に出力する。タイミング信号発生回路17は、クロック発生回路14から入力されるクロック信号と、外部装置図示省略から供給される垂直同期信号VS、水平同期信号HS及びドットクロック信号Dclkとに基づいて、液晶パネル2を制御するための各種の制御信号を生成する。タイミング信号発生回路17は、生成した制御信号Ctrl-x、トリガー信号Dy、クロック信号Clyを液晶パネル2に対して出力する。またタイミング信号発生回路17は、垂直同期信号VS、水平同期信号HS、ドットクロック信号Dclk等を、タイミング調整しつつ表示データ処理回路13に対して出力する。表示データ処理回路13は、制御回路12、フレームメモリー15、及びDAコンバーター16と接続されている。図2に示すように、表示データ処理回路13は、メモリーI/F51と、γ補正回路52と、オフセット電圧付与回路53と、記憶回路54とを備えている。メモリーI/F51は、表示データ処理回路13に入力される表示データVideoをフレームメモリー15に順次記憶する。また、液晶パネル2に表示させるための表示データVideoを、表示データVideoをフレームメモリー15から読み出し、γ補正回路52に出力する。表示データVideoは、液晶パネル2における画素の階調を規定する画像信号である。表示データ処理回路13の各部は、表示データVideoを1フレーム単位で受け渡す。γ補正回路52は、入力された表示データVideoに対して、液晶パネル2の表示特性に合わせるための階調補正を行う。γ補正後の表示データVideoは、オフセット電圧付与回路53に出力される。オフセット電圧付与回路53は、γ補正回路52から入力される表示データVideoに対して、所定のオフセット電圧を付与し、補正表示データVideo1を生成する。オフセット電圧付与回路53は、生成した補正表示データVideo1をDAコンバーター16に出力する。記憶回路54は、オフセット電圧付与回路53により参照されるLUTルックアップテーブルを保持したROMReadOnlyMemoryである。記憶回路54に保持されたLUTは、表示データVideoにおける画素データのアドレスと、付与すべきオフセット電圧との関係を記録したテーブルである。換言すると、上記LUTは、液晶パネル2の画素領域におけるオフセット電圧の分布を記録したテーブルである。DAコンバーター16は、表示データ処理回路13オフセット電圧付与回路53から入力される補正表示データVideo1をアナログのデータ信号Vid駆動電圧に変換し、生成したデータ信号Vidを液晶パネル2に出力する。本実施形態における垂直同期信号VSは、周波数を120Hz周期8.33ミリ秒とするが、本発明の適用範囲は垂直同期信号VSの周波数に限定されない。ドットクロック信号Dclkについては、表示データVideoのうち、1画素分が供給される期間を規定するものとする。つまり、制御回路12は、表示データVideoの供給に同期して各部を制御している。液晶パネル2は、図3に示すように、素子基板20及び対向基板21とを有する。素子基板20と対向基板21とは、対向基板21の周縁に沿って設けられたシール材24を介して貼り合わされている。シール材24はその一部に封止孔24aを有しており、かかる封止孔24aを塞ぐように封止材25が設けられている。素子基板20、対向基板21、シール材24、及び封止材25に囲まれた領域に液晶電気光学物質が封入されている。シール材24に囲まれた領域の中央部に、複数の画素PXが平面視マトリクス状に配列され、画像表示に有効となる画素領域2A有効画素領域が形成されている。画素領域2Aとシール材24との間の矩形枠状の領域は表示に用いられない周辺領域2Bである。画素領域2Aには、例えば、1920×1080個の画素PXが配列されている。本実施形態では、図3に示すX方向画素領域2Aの長辺方向において画素PXが1920個並んでおり、図示Y方向画素領域2Aの短辺方向において画素PXが1080個並んでいる場合について説明するが、画素PXの個数や配列形態は種々に変形することができる。周辺領域2Bには、画素領域2Aを取り囲む矩形枠状に、イオントラップ部60が形成されている。イオントラップ部60は、液晶層中に浮遊するイオン性不純物を電気的に吸着させる機能素子である。シール材24の外側であり、かつ素子基板20と対向基板21とが重ね合わされる領域対向基板21の四隅部分に、基板間導通端子部26が設けられている。電圧生成回路10により生成された共通電極電位Vcomは、素子基板20に供給され、基板間導通端子部26を介して対向基板21に供給される。本実施形態では、素子基板20は対向基板21よりも大きい基板であり、これら2枚の基板を貼り合わせた状態で、素子基板20の外周部が対向基板21の外側に張り出している。この素子基板20の外側に張り出した部分に、2つの走査線駆動回路31と、データ線駆動回路32とが基板に内蔵して形成されている。また、素子基板20のデータ線駆動回路32が形成されている辺に沿って、複数の外部接続端子27が配列されている。外部接続端子27は、例えばフレキシブル基板を介して制御装置11と接続されている。また、外部接続端子27は、図示略の配線を介して走査線駆動回路31、データ線駆動回路32、基板間導通端子部26、イオントラップ部60等に接続されている。図4に示すように、走査線駆動回路31及びデータ線駆動回路32は、画素領域2Aに接続されている。画素領域2Aには、互いに交差しつつ縦横に延びる複数の走査線22、及び複数のデータ線23が形成されている。走査線22とデータ線23との交差部に対応して画素PXが形成されている。各々の画素PXには、走査線22及びデータ線23に接続されたTFT薄膜トランジスタを有するスイッチング素子34と、スイッチング素子34に接続された画素電極35とが設けられている。これらスイッチング素子34及び画素電極35は、素子基板20上に形成されている。走査線22及びデータ線23は、それぞれ画素領域2Aの外側まで引き出されている。走査線22は走査線駆動回路31と接続され、データ線23はデータ線駆動回路32と接続されている。走査線駆動回路31には、タイミング信号発生回路17により生成されたトリガー信号Dy及びクロック信号Clyが入力される。トリガー信号Dyは各フレームの開始タイミングを規定する信号である。クロック信号Clyは、各フレームの期間のうちで各走査線に走査信号を供給するタイミングを規定する信号である。走査線駆動回路31は、トリガー信号Dy及びクロック信号Clyに基づいて、複数の走査線22に線順次で走査信号G1~G1080を供給する。走査線22に走査信号が供給されると、この走査線22に接続されたスイッチング素子34がオン状態となる。データ線駆動回路32は、サンプリング信号出力回路33と、データ線23にそれぞれ対応して設けられたデータ入力スイッチ36とを備えている。データ入力スイッチ36のソースには、データ信号Vidが供給されるデータ入力配線37が接続されている。データ線駆動回路32は、走査線駆動回路31による走査線22の選択動作に同期して、データ線23にデータ信号Vidを供給する。データ線駆動回路32において、サンプリング信号出力回路33には、タイミング信号発生回路17により生成された制御信号Ctrl-xが入力される。サンプリング信号出力回路33は、制御信号Ctrl-xにしたがって、データ入力スイッチ36を順次オン状態とする。このとき、データ入力配線37には、1本の走査線22に接続された各画素用の階調データを含む直列データとしてデータ信号Vidが供給されており、オン状態のデータ入力スイッチ36を介してデータ線23にデータ信号Vidが入力される。データ信号Vidは、選択状態の走査線22に接続された画素PXのスイッチング素子34を介して画素電極35に書き込まれる。例えば、i行j列の画素PXに階調データを書き込む場合には、i行目の走査線22に走査信号が供給されているタイミングで、データ線駆動回路32からj列目のデータ線23にデータ信号Vid階調データを供給する。これにより、i行j列の画素PXのオン状態のスイッチング素子34を介して画素電極35に階調データが書き込まれる。図5は、図3のI-I線に沿う位置における液晶パネルの概略断面構造を示す図である。液晶パネル2は、対向配置された素子基板20と対向基板21との間に、液晶層電気光学物質層28が挟持された構成を備えている。液晶層28は、例えば誘電異方性が負の液晶材料からなるVAモードの液晶層である。本実施形態の液晶パネル2は、光源等から射出された光が対向基板21を通って液晶層28に入射し、素子基板20の表層で反射して液晶パネル2に対する光入射側と同じ側から射出される反射型の液晶パネルである。素子基板20は、基板本体20Aと、基板本体20A上に形成された回路層41と、回路層41上に形成された画素電極35及びトラップ電極61イオントラップ部60と、画素電極35及びトラップ電極61を覆って形成された配向膜42とを備えて構成されている。基板本体20Aは、ガラス基板、石英基板、サファイア基板、シリコン基板等からなる。回路層41は、走査線22やデータ線23等の各種配線やスイッチング素子34を含む層である。画素電極35は、画素PXに対応する平面領域を有する島状の電極である。画素電極35及びトラップ電極61は、アルミニウム膜や、アルミニウムとITOインジウム錫酸化物との積層膜からなる。配向膜42は、例えば酸化シリコンからなる無機配向膜である。対向基板21は、基板本体21Aと、基板本体21A上に形成された共通電極44と、共通電極44上に形成された配向膜45とを備えて構成されている。基板本体21Aは、ガラス基板や石英基板等の透明基板からなる。共通電極44は、ITO等の透明導電材料からなる。本実施形態の場合、共通電極44は基板本体21Aの一方の面のほぼ全体に形成されており、画素領域2Aにおいて複数の画素電極35と対向するとともに、周辺領域2Bにおいてトラップ電極61と対向している。また共通電極44は、基板本体21Aの角部において基板間導通端子部26と接続されている。配向膜45は、例えば酸化シリコンからなる無機配向膜である。本実施形態のイオントラップ部60は、図2及び図5に示したように、平面視矩形枠状のトラップ電極61と、トラップ電極61と液晶層28を介して対向する共通電極44とを有する。トラップ電極61には、制御装置11から所定の駆動電圧例えば5V又は-5Vが入力され、共通電極44には、共通電極電位Vcomが入力される。トラップ電極61と共通電極44との電位差によって形成される液晶層28の厚さ方向の電界縦電界によって、液晶層28中のイオン性不純物がトラップされる。なお、イオントラップ部60の具体的構成は、上記に限定されるものではない。例えば、素子基板20上に一対のトラップ電極を設け、これら一対のトラップ電極の間に電圧を印加する方式横電界方式を用いてもよい。また、ダミー画素表示に寄与しない画素電極を用いてイオントラップ部60を構成してもよい。また、画素領域2Aの外周の一部にのみイオントラップ部を設けてもよく、画素領域2Aを二重、三重に取り囲むようにイオントラップ部を設けてもよい。次に、図6を参照しつつ、本実施形態の液晶装置1の動作について説明する。図6は、液晶装置1の動作説明図である。図6aは、画素領域2Aにおけるオフセット電圧の分布イメージを示す平面図である。図6bは、画素領域2Aの短辺方向に沿うオフセット電圧の分布を示すグラフである。図6cは、図6aに示す3つの画素PX0、PX1、PX2の画素電極35に入力される矩形波交流電圧を示す図である。本実施形態の液晶装置1では、画素領域2A上の位置に応じて、画素電極35に印加される交流電圧の中心電位にオフセット電圧が付与されている。すなわち、画像表示に有効となる有効画素領域である画素領域2Aの面内において、オフセット電圧を分布させている。具体的には、図6aに画素領域2Aの濃淡で示すように、画素領域2Aの短辺方向Y方向に沿って一様な傾斜勾配を有するように設定される一方、画素領域2Aの長辺方向X方向には一定値となるようにオフセット電圧が設定されている。図6aは、画素領域2Aに付した色が濃いほどオフセット電圧が高く、色が薄いほどオフセット電圧が低いことを示す。つまり、対向する一対の長辺の一方側から他方側に向けて、オフセット電圧の設定が次第に大きく又は、小さくされ、対向する一対の短辺の間においてはオフセット電圧の設定は一定となるように、液晶パネルの面内で分布を有して設定されている。画素領域2Aの短辺方向に沿うオフセット電圧の分布は、例えば図6bに示すように、画素領域2Aの短辺の下端から上端に向かう方向Y方向に沿って、例えば50mVから-50mVの範囲で直線的に大きくなるように設定することができる。オフセット電圧の分布は図6bに示す直線状に限られず、種々の分布形状を採用することができる。例えば、図6bにおいて上又は下に凸の曲線状や、S形の曲線状、あるいは階段状の分布を採用してもよい。またオフセット電圧は画素領域2A内で一様な傾斜を有するように分布していなくてもよい。すなわち、画素領域2Aを、その短辺方向に沿って複数の帯状の領域複数の画素PXを全体として帯状に配列したブロック領域に分割し、これらのブロック領域の位置に応じてオフセット電圧を段階的ステップ状に異ならせた構成としてもよい。より具体的には、例えば、画素領域2Aの短辺方向に54画素分の幅の帯状のブロック領域を20個設定し、これらのブロック領域について、短辺方向に沿って50mVから-50mVまで5mVピッチでオフセット電圧を設定してもよい。上記オフセット電圧の設定範囲は、共通電極電位Vcomとの差が50mV以下となるように設定することが好ましい。画素領域2Aの一部の画素PXにのみ大きなDC電圧直流電圧を与えると、その部分に電気二重層が発生し、焼き付きやフリッカーなどの表示不良の原因となるためである。画素領域2A内におけるオフセット電圧の最大値は50mV、最小値は-50mVに設定できるため、画素領域2A全体で100mVの範囲の中心電位の分布を形成することができる。上記のようにオフセット電圧が設定される結果、図6cに示す交流電圧が画素PXの画素電極35に印加され、フレーム反転駆動により画像表示が行われる。図6aに示す画素PX0~PX2は、図4に示した回路構成では、960番目のデータ線23データ信号:S960に接続されている。また、画素PXは540番目の走査線22走査信号:G540に接続され、画素PX1は1080番目の走査線22走査信号:G1080に接続され、画素PX2は1番目の走査線22走査信号:G1に接続されている。画素領域2Aの中央に位置する画素PX0では、共通電極電位Vcom例えば0Vを中心電位とし、正極性の電圧VH0例えば5Vと負極性の電圧VL0例えば-5Vが半周期1フレーム毎に切り替わる矩形波が画素電極35に印加される。画素領域2Aの中央下端に位置する画素PX1では、共通電極電位Vcomよりも高い電位例えば50mVを中心電位Vo1とし、正極性の電圧VH1と負極性の電圧VL1が半周期1フレーム毎に切り替わる矩形波が画素電極35に印加される。画素領域2Aの中央上端に位置する画素PX2では、共通電極電位Vcomよりも低い電位例えば-50mVを中心電位Vo2とし、正極性の電圧VH2と負極性の電圧VL2が半周期1フレーム毎に切り替わる矩形波が画素電極35に印加される。なお、上記に挙げた具体的な電圧値は説明のために例示したものである。また図6cでは、説明の簡単のために3つの画素PX0~PX2の駆動電圧の振幅を固定して表示したが、実際の駆動電圧の振幅は画素PX0~PX2の階調値に応じて変動する。次に、上記した中心電位のオフセット処理を実行する表示データ処理回路13の具体的動作について説明する。液晶パネル2に表示される画像の階調データである表示データVideoは、図1に示したように、外部装置から制御装置11に供給され、表示データ処理回路13に入力される。表示データ処理回路13では、図2に示したように、メモリーI/F51により表示データVideoが1フレーム毎にフレームメモリー15に記憶される。フレームメモリー15には、その容量に応じて1~数フレーム分の表示データVideoが保持されており、液晶パネル2への表示される順にメモリーI/F51により読み出され、γ補正回路52に出力される。γ補正回路52では、表示データVideoに対して液晶パネル2の表示特性に適合させるための階調補正が実施され、補正後の表示データVideoはオフセット電圧付与回路53に出力される。オフセット電圧付与回路53では、1フレーム分の表示データVideoの階調データの各々に対して、付与すべきオフセット電圧に対応する階調値の補正を行う。具体的には、処理対象の階調データのアドレス階調データが入力される画素PXの画素領域2A内の位置を用いて、記憶回路ROM54に保持されているLUTを参照する。本実施形態の場合、記憶回路54のLUTには、階調データのアドレスと、階調補正値Trが保持されている。上記階調データのアドレスは、図6aに色の濃淡で示したオフセット電圧の分布における画素PXの位置に対応する。階調補正値Trは、画素PXに対して設定すべきオフセット電圧に対応する。次いで、オフセット電圧付与回路53は、LUT参照により取得した階調補正値Trを、対応するアドレスの階調データに対して順次付与することで、補正表示データVideo1を生成する。そして、生成した補正表示データVideo1をDAコンバーター16に出力する。DAコンバーター16は、入力された補正表示データVideo1をアナログのデータ信号Vidに変換し、液晶パネル2に出力する。液晶パネル2では、入力されたデータ信号Vidが、走査線駆動回路31とデータ線駆動回路32の動作により画素PXに書き込まれる。これにより、液晶層28に階調データに基づく駆動電圧が印加され、画素PXが所定の階調で表示される。そして、本実施形態の液晶装置1では、上記の画像表示動作中に画素電極35に印加される交流電圧に対して、その中心電位を共通電極電位Vcomからずらすオフセット電圧が付与されている。しかも、図6a及び図6bに示したように、画素PXに付与されるオフセット電圧は画素領域2Aの短辺に沿う一方向Y方向に沿って漸次小さくなるように設定されている。上記により、各々の画素PXの液晶層28において上記オフセット電圧分のDC電圧が付与されるとともに、画素領域2Aの短辺方向Y方向に配列された画素PX間でのDC電圧の差異によって液晶層28中に横電界が生じる。かかる横電界によって、画素領域2A内のイオン性不純物液晶や配向膜の耐光性劣化で生じたイオン性不純物、シール材24や封止材25から溶出し画素領域2Aに進入したイオン性不純物を画素領域2Aの短辺方向に移動させ、画素領域2Aの外側に排出させることができる。具体的には、図6aに示すように、正電荷のイオン性不純物55pは、画素領域2Aの短辺に沿って画素PX2側Y方向へ移動し、負電荷のイオン性不純物55nは画素領域2Aの短辺に沿って画素PX1側-Y方向へ移動する。そして、画素領域2Aの長辺端から外側へ排出される。液晶層28中の横電界液晶層28の厚さ方向と直交する方向の電界がイオン性不純物の駆動力となることは、先の特許文献3や非特許文献1に記載されている。本実施形態では、画素領域2A中のオフセット電圧DC電圧の最大値と最小値の差が100mVと小さい。しかし、画像表示動作の期間全体にわたって画素領域2A内に一様な横電界が形成されるため、長時間にわたってイオン性不純物55p、55nに基板面方向の駆動力を作用させることができる。これにより、イオン性不純物を画素領域2Aから排出させることができる。本実施形態の場合、イオン性不純物55p、55nの移動方向が画素領域2Aの短辺方向であるため、画素領域2Aの内部から端縁長辺端までのイオン性不純物の平均的な移動距離が短くなる。これにより、イオン性不純物を効率良く画素領域2Aから外側に排出させることができる。また本実施形態では、周辺領域2Bにイオントラップ部60が設けられているので、画素領域2Aから排出されたイオン性不純物を、イオントラップ部60のトラップ電極61に吸着保持させることができる。これにより、画素領域2Aから排出させたイオン性不純物が画素領域2Aに再拡散するのを防止することができ、ムラやシミなどの表示不良の発生をより効果的に抑制することができる。なお、本実施形態では、上述したオフセット電圧の分布によってイオン性不純物を画素領域2Aの外側に排出させることができるため、イオントラップ部60が設けられていない構成を採用することもできる。本実施形態では、記憶回路54に記憶されているLUTを参照することにより階調補正値Trを取得することとしたが、階調データのアドレスに基づく演算処理により階調補正値Trを算出する形態であってもよい。例えば図6に示したような短辺方向に沿ったオフセット電圧の分布であれば、簡単な演算回路を用いて階調補正値Trを算出することが可能である。本実施形態の液晶装置1において、画素PXにカラーフィルターが設けられている場合であっても、駆動方法に変更を加える必要はない。例えば、赤色、緑色、青色の各色のカラーフィルターを備えた直視型の液晶装置である場合には、1フレームの階調データが3色の階調データにより構成されることになるが、オフセット電圧付与回路53における階調補正値Trの付与に際しては、特に色を区別することなく階調データの補正を実行すればよい。また本実施形態において、画素領域2Aにおいて配向膜により付与される液晶の配向方向を、画素領域2Aの短辺方向としてもよい。画素領域2Aにおけるイオン性不純物の移動方向は、液晶の配向方向に沿った方向が優勢であることが従来から知られている例えば、特開平4-86812号公報参照。つまり、画像表示動作に際しての液晶分子の運動に伴って生じる液晶層28中の流れに沿ってイオン性不純物が移動する。したがって、上記の構成とすれば、オフセット電圧の分布によるイオン性不純物の移動方向と、液晶分子の運動によるイオン性不純物の移動方向とが一致するため、イオン性不純物をより効率良く画素領域2Aの外側へ排出することができる。第2の実施形態次に、第2実施形態の液晶装置について、図7を参照しつつ説明する。本実施形態は、第1実施形態の液晶装置1における表示データ処理回路13の動作を変更した例であり、液晶装置の構成は第1実施形態と共通である。図7は、第2実施形態の液晶装置の動作説明図である。図7aは、画素領域2Aにおけるオフセット電圧の分布イメージを示す平面図である。図7bは、画素領域2Aの対角線方向に沿うオフセット電圧の分布を示すグラフである。図7cは、図7aに示す3つの画素PX0、PX1、PX2の画素電極35に入力される矩形波交流電圧を示す図である。尚、液晶層28に接する配向膜には、ポリイミド表面のラビング処理、或いは無機材料による斜方蒸着によって、液晶層の液晶分子の配向方向Rbが付与されている。図7aに示すように、本実施形態では、画素領域2Aにおけるオフセット電圧の分布が、第1実施形態における分布とは異なる。具体的には、画素領域2Aの短辺Y方向及び長辺X方向の双方に対して45°方向に設定された液晶の配向方向Rdに沿って画素領域2Aの左下から右上に向かって、オフセット電圧が漸次小さくなるように設定されている。つまり、画素領域2Aにおける配向方向Rdに沿ってオフセット電圧の設定が次第に大きく又は、小さくされ、配向方向Rdに直交する方向においてはオフセット電圧の設定は一定となるように、液晶パネルの面内で分布を有して設定されている。なお、画像表示に有効となる有効画素領域である画素領域2Aの面内において、オフセット電圧を分布させている点は第1実施形態と同様である。図7bには、画素領域2Aの左下の角部の画素PX1の位置から右上の角部の画素PX2に向かう対角線Dgに沿ったオフセット電圧の分布が示されている。図示の例では、左下角部の画素PX1のオフセット電圧が共通電極電位Vcomに対して50mVに設定され、右上角部の画素PX2のオフセット電圧が共通電極電位Vcomに対して-50mVに設定されている。画素PX1と画素PX2との間に位置する画素PXのオフセット電圧は、50mVから-50mVまで直線的に変化するように設定されている。画素PX1と画素PX2の中間に位置する画素PX0ではオフセット電圧は0mVである。また、対角線Dg上に位置しない他の画素PXにおけるオフセット電圧は、配向方向Rdに沿う方向における画素領域2A上の位置に応じて設定される。例えば、画素領域2Aの左上の角部に位置する画素PX3のオフセット電圧は、画素PX3から配向方向Rdと直交する方向に並んだ画素PXと同一の電圧に設定される。図7aに示す例では、画素PXから配向方向Rdと直交する方向に延ばした直線と対角線Dgとの交点P3は、画素PX1からの距離が、対角線Dgの長さの1/3程度である。したがって、画素PX3のオフセット電圧は、16mV程度である。画素領域2Aの右下の角部に位置する画素PX4のオフセット電圧も、画素PX3と同様にして求められる。すなわち、画素PX4から配向方向Rdと直交する方向に延ばした直線と対角線Dgとの交点P4は、画素PX2からの距離が、対角線Dgの長さの1/3程度であるから、画素PX4のオフセット電圧は、-16mV程度である。なお、本実施形態においても、オフセット電圧の分布は図7bに示す直線状に限られず、種々の分布形状を採用することができる。例えば、図7bにおいて上又は下に凸の曲線状や、S形の曲線状、あるいは階段状の分布を採用してもよい。またオフセット電圧は画素領域2A内で一様な傾斜を有するように分布していなくてもよい。すなわち、画素領域2Aを、液晶の配向方向Rdに沿って複数の帯状の領域複数の画素PXを配向方向Rdに対して略直交する帯状に配列したブロック領域に分割し、これらのブロック領域の位置に応じてオフセット電圧を段階的ステップ状に異ならせた構成としてもよい。上記に説明した駆動方法は、図2に示した記憶回路54に記録されたLUTを、図7aに示したオフセット電圧の分布に対応する階調データのアドレスと設定すべき階調補正値Trとの関係を記録したものに変更するのみで実施することができる。あるいは、階調データのアドレスに基づく演算処理により設定すべき階調補正値Trを算出する方式であってもよい。以上に説明した第2実施形態の液晶装置によれば、画像表示動作中に画素電極35に印加される交流電圧に対して、その中心電位を共通電極電位Vcomからずらすオフセット電圧が付与されている。しかも、図7a及び図7bに示したように、画素PXに付与されるオフセット電圧は画素領域2Aの液晶の配向方向Rdに沿って漸次小さくなるように設定されている。上記により、各々の画素PXの液晶層28において上記オフセット電圧分のDC電圧が付与されるとともに、画素領域2Aの液晶の配向方向Rdに沿って配列された画素PX間でのDC電圧の差異によって液晶層28中に横電界が生じる。かかる横電界によって、画素領域2A内のイオン性不純物液晶や配向膜の耐光性劣化で生じたイオン性不純物、シール材24や封止材25から溶出し画素領域2Aに進入したイオン性不純物を配向方向Rdに沿って移動させ、画素領域2Aの外側に排出させることができる。具体的には、図7aに示すように、正電荷のイオン性不純物55pは、配向方向Rdに沿って画素領域2A内を画素PX2側Y方向/配向方向Rbの矢印方向に対応した画素領域2Aの角部へ移動し、負電荷のイオン性不純物55nは配向方向Rdの反対方向に沿って画素領域2A内を画素PX1側-Y方向/配向方向Rbの矢印方向と反対方向に対応した画素領域2Aの角部へ移動する。そして、画素領域2Aの辺端から外側へ排出される。ここで、画素領域2Aにおけるイオン性不純物の移動方向は、液晶の配向方向に沿った方向が優勢であることが従来から知られている例えば、特開平4-86812号公報参照。つまり、画像表示動作に際しての液晶分子の運動に伴って生じる液晶層28中の流れに沿ってイオン性不純物が移動する。本実施形態の液晶装置では、オフセット電圧の付与によって形成した横電界による駆動力と、上記液晶の流れによる駆動力の両方が、画素領域2A内のイオン性不純物に作用する。これにより、イオン性不純物をより効率良く画素領域2Aの外側へ排出することができる。なお、本実施形態では、図7aに示したように、画素領域2Aの左下角部の画素PX1から右上角部の画素PX2に向かってオフセット電圧が漸次小さくなるように設定したが、オフセット電圧の分布は、個々の液晶パネル2におけるイオン性不純物の分布特性に応じて設定することとしてもよい。液晶パネル2では、製造プロセス上のばらつきによって偶発的に電位の偏りが生じ、この電位の偏りに起因してイオン性不純物が集積しやすくなった位置にシミやムラなどが生じる。上記の電位の偏りの態様は液晶パネル2毎にばらばらであり、例えばあるパネルでは図7aの画素PX1の近傍にイオン性不純物が集積しやすく、他のパネルでは画素PX2の近傍にイオン性不純物が集積しやすくなったりする。そこで、液晶装置の製造工程において、液晶パネル2のシミ又はムラが発生する位置を特定する第1工程と、第1工程で特定された位置情報に基づいてオフセット電圧の分布を設定する第2工程と、第1工程で発生させたシミ又はムラを除去する第3工程と、を実行することにより、イオン性不純物の排出を最適化することができる。まず、第1工程では、液晶パネル2を高温通電試験を行い、その後に、投影評価を行うことでシミが蓄積する方位図7aにおける画素領域2A中央から画素PX1、PX2、PX3、PX4への方位を特定する。高温通電試験は、例えば80°Cの温度条件で、液晶パネル2の全画素に対して交流電圧振幅5V、60Hzの印加を5~20時間程度行う。投影評価は、例えば照度5~30階調で液晶パネル2を全面同一階調表示させ、目視又は画像解析により輝度分布を評価する。次に、第2工程では、第1工程で特定された方位に基づいて、オフセット電圧の分布を設定する。例えば、図7aに示した画素領域2Aにおいて、右上角部の画素PX2の周辺に正電荷のイオン性不純物55pが集積してシミを発生させている場合には、図7に示したように、画素PX2へ向かう配向方向Rdに沿ってオフセット電圧が漸次小さくなるように分布を設定する。画素PX2の周辺に負電荷のイオン性不純物55nが集積している場合には、図7とは逆に、画素PX2に向かう配向方向Rdに沿ってオフセット電圧が漸次大きくなるように分布を設定する。また、左下角部の画素PX1の周辺に正電荷のイオン性不純物55pが集積してシミを発生させている場合には、画素PX2に向かう配向方向Rdに沿ってオフセット電圧が漸次大きくなるように分布を設定する。次に、第3工程では、液晶パネル2を高温非通電放置することで第1工程で発生させたシミ又はムラを除去する。高温非通電放置は、例えば、80°Cの温度条件で、液晶パネル2の全画素の電極画素電極35、共通電極44に0Vを印加した状態を1~5時間程度保持することにより行う。以上の第1から第3工程を実行することで、液晶パネル2毎に異なるイオン性不純物の集積位置に対して、その集積位置の近傍から画素領域2Aの外側へイオン性不純物を効率良く排出させることができる。したがって、液晶パネル2毎にオフセット電圧の分布が最適化され、イオン性不純物に起因するシミやムラが生じにくい液晶装置を安定的に製造することができる。電子機器次に、図8を参照しつつ、本発明の液晶装置を適用した電子機器の一例を説明する。図8は、電子機器の一例であるプロジェクターの概略構成を示す模式図である。図8に示すプロジェクター9は、光源90、インテグレーター光学系91、色分離光学系92、3系統の画像形成系93~95、色合成素子96、及び投射光学系97を備えている。3系統の画像形成系93~95は、それぞれ上記実施形態の液晶装置を含んで構成されている。光源90から射出された光源光は、インテグレーター光学系91に入射する。インテグレーター光学系91に入射した光源光は、照度を均一化されるとともに偏光状態を揃えられて射出される。インテグレーター光学系91から射出された光源光は、色分離光学系92により赤色光LR、緑色光LG、青色光LBに分離され、色光ごとに異なる系統の画像形成系93、94、95にそれぞれ供給される。画像形成系93は赤画像を形成し、画像形成系94は緑画像を、画像形成系95は青画像をそれぞれ形成する。すなわち、各画像形成系に入射した色光は、表示すべき画像の表示データに基づいて変調され、画像光となる。3系統の画像形成系93、94、95から射出された3色の画像光は、色合成素子96により合成された後、投射光学系97によりスクリーン等の被投射面図示略に投射される。これにより、被投射面にフルカラーの画像が表示される。3系統の画像形成系93、94、95は共通の構成を備えている。ここでは赤画像用の画像形成系93について説明する。画像形成系93は、液晶装置1R、入射側偏光板931、偏光分離素子932、光学補償板933、及び射出側偏光板934を有する。入射側偏光板931は、偏光分離素子932に対する例えばP偏光の赤色光を透過させる。偏光分離素子932を透過した赤色光は、光学補償板933を通って液晶装置1Rに入射して変調され、画像を示す偏光成分偏光分離素子932に対するS偏光を含んだ光になる。液晶装置1Rから射出された光は、光学補償板933を経由して偏光分離素子932に入射する。液晶装置1Rによって変調された光に含まれるS偏光成分は、偏光分離素子932で反射され、射出側偏光板934に入射する。射出側偏光板934に入射した上記S偏光成分は、射出側偏光板934を透過して色合成素子96に入射し、他の色の画像光と合成された後に投射される。上記構成を備えたプロジェクター9は、光源光を変調する液晶装置1R、1G、1Bとして、上記各実施形態の液晶装置1が用いられている。これにより、液晶装置1R、1G、1Bにおいて、画素領域2Aからイオン性不純物が効率良く排出され、表示品質の低下が効果的に抑制される。よって本実施形態のプロジェクター9によれば、高コントラストの表示が可能であり、しかも優れた信頼性を得ることができる。