CPUと、前記CPUに接続されたバスと、前記バスに接続される通常動作モードと、前記バスと遮断される擬似動作モードと、を備える機能ブロックと、前記通常動作モードと前記擬似動作モードとのいずれかを選択するための制御信号を出力する選択回路と、を備え、前記機能ブロックが、前記擬似動作モードにおいて消費電流を生成する擬似動作回路と、を備えるマイクロコンピュータ。前記機能ブロックが、前記制御信号に応じて、前記バスに対する接続と遮断とを制御する入出力制御回路をさらに備えることを特徴とする請求項1に記載のマイクロコンピュータ。前記擬似動作回路が、機能ブロックが前記通常動作モードにおいて消費する電流量を、前記擬似動作モードにおいて模擬するための電流調整回路を更に備えることを特徴とする請求項1又は2に記載のマイクロコンピュータ。前記制御信号が入力され、前記擬似動作モードにおいて前記電流調整回路を駆動し、前記通常動作モードにおいて前記電流調整回路を停止するためのスイッチを更に備えることを特徴とする請求項1~3のいずれか一項に記載のマイクロコンピュータ。前記選択回路は、前記制御信号が格納されたレジスタであることを特徴とする請求項1~4のいずれか一項に記載のマイクロコンピュータ。前記機能ブロックを複数備え、前記レジスタには、前記機能ブロックの数に応じた1又は複数ビットで構成される制御信号群が格納されていることを特徴とする請求項5に記載のマイクロコンピュータ。特許文献1では、アプリケーションプログラムを介して通常動作させる機能ブロックと、擬似動作させる機能ブロックと、を同時に制御した状態での消費電流を測定することができない。そのため、アプリケーションプログラムの動作に依存した電流消費の測定は、アプリケーションプログラムの完成後でないと行えなかった。従って、システム全体の電源回路の最適化が困難であった。本発明に係るマイクロコンピュータは、CPUと、前記CPUに接続されたバスと、前記バスに接続される通常動作モードと、前記バスと遮断される擬似動作モードと、を備える機能ブロックと、前記通常動作モードと前記擬似動作モードとのいずれかを選択するための制御信号を出力する選択回路と、を備え、前記機能ブロックが、前記擬似動作モードにおいて消費電流を生成する擬似動作回路と、を備えるものである。本発明では、機能ブロックが、擬似動作モードにおいて消費電流を生成する擬似動作回路を備えているため、アプリケーションプログラムの完成前に、システム全体の電源回路の最適化が可能である。本発明によれば、アプリケーションプログラムの完成前に、システム全体の電源回路の最適化が可能なマイクロコンピュータを提供することができる。本発明は、マイクロコンピュータの消費電力測定時において、プログラム動作対象外にしたい複数の機能ブロックを個別に擬似動作状態にするための選択回路と、選択した機能ブロックの入出力を切り離すための入出力制御回路と、選択回路において選択された機能ブロックで擬似的な消費電流を作るための擬似動作回路とを備えている。アプリケーション開発者がプログラム上で実際に機能ブロックを動作させるための一連の設定に代わり、選択回路擬似動作制御レジスタ等を制御することで、機能ブロック毎の擬似動作回路が動作し、所定の電流を消費する。これにより、アプリケーションプログラム全体が完成する前の段階でも、マイクロコンピュータ全体の消費電流の測定が可能となる。以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。実施の形態1図1を参照して本発明の第1の実施の形態に係るマイクロコンピュータについて説明する。図1は、実施の形態1に係るマイクロコンピュータのブロック図である。図1に示すように、実施の形態1に係るマイクロコンピュータMCU100は、中央処理装置CPU101、擬似動作制御レジスタERG102、機能ブロックFB103A~103C、内部バス107、VDD端子108、VSS端子109を備えている。CPU101は、内部バス107を介してERG102、FB103A~103Cとデータの入出力を行なう。ERG102は、CPU101からの制御によりFB103A~103Cに制御信号cntA~cntCをそれぞれ出力する。FB103Aは、各機能ブロックを実現する通常回路に加え、I/O制御回路IOC104A、104D、擬似動作回路EB105Aを備えている。同様に、FB103Bは、各機能ブロックを実現する通常回路に加え、I/O制御回路IOC104B、104E、擬似動作回路EB105Bを備えている。同様に、FB103Cは、各機能ブロックを実現する通常回路に加え、I/O制御回路IOC104C、104F、擬似動作回路EB105Cを備えている。IOC104A~104Fのうち、IOC104A~104Cが内部バス107にそれぞれ接続され、IOC104D~104Fは外部バス不図示にそれぞれ接続されている。ここで、IOC104A~104Cは、それぞれERG102から入力される制御信号cntA~cntCに基づいて、内部バス107との接続遮断を制御する。一方、IOC104D~104Fは、それぞれERG102から入力される制御信号cntA~cntCに基づいて、外部バスとの接続遮断を制御する。EB105A~105Cは、それぞれVDD端子108およびVSS端子109と接続されている。ここで、EB105Aは、ERG102から入力される制御信号cntAに基づいて擬似動作し、FB103Aにおける擬似的な電流消費を行う。同様に、EB105Bは、ERG102から入力される制御信号cntBに基づいて擬似動作し、FB103Bにおける擬似的な電流消費を行う。EB105Cは、ERG102から入力される制御信号cntCに基づいて擬似動作し、FB103Cにおける擬似的な電流消費を行う。なお、図1のMCU100も、図5のPLL1に該当するクロック生成回路やBC5に該当するバスコントローラを備えているが、図1には示されていない。なお、クロック生成回路はPLLである必要はなく、各ブロックにクロックを供給できればよい。また、バスコントローラも、一般的な内部バス制御を行なうものであればよい。ここで、図2は、本実施の形態に係る擬似動作制御レジスタERG102の構成を示したブロック図である。ERG102は、制御対象である機能ブロックFB103A~103Cと同数のレジスタregA~regCつまり、本実施の形態では1ビット構成であるが、複数ビット構成としてもよい。を、備えている。このERG102に対し、CPU101が内部バス107を介してアクセスする。CPU101により設定されたデータは、ERG102のレジスタregA~regCに保持される。ERG102は、レジスタregAに格納された上記データを制御信号cntAとして、FB103Aに対し出力する。同様に、レジスタregBに格納された上記データを制御信号cntBとして、FB103Bに対し出力する。レジスタregCに格納された上記データを制御信号cntCとして、FB103Cに対し出力する。このように、ERG102には、機能ブロックの数に応じた1又は複数ビットで構成される制御信号群が格納されている。図3は、本発明の擬似動作回路EBの構成を示したものである。図3に示すように、EB105Aは、スイッチ111と電流調整回路112を備えている。電流調整回路112は、抵抗やスキャン回路等から構成することができる。また、ERG102内のレジスタのビット数を2ビットあるいはそれ以上に増やし、機能ブロック毎のスイッチと電流調整回路112をビット数分持たせることで消費電流量を可変にすることも可能である。EB105Aは、ERG102から入力された制御信号cntAに基づいて、スイッチ111のオンオフを切り替える。スイッチ111がオンになると、電流調整回路112がVDD端子108に接続され、所望の電流値を発生する。EB105B、105Cについても、EB105Aと同様である。図4は、本実施の形態に係る消費電流測定の模式図である。図4を用いて、本実施の形態に係るマイクロコンピュータの動作を説明する。図4は、プログラムの実行イメージ、プログラムの実行による機能ブロックFB103A~103Cの動作状況、マイクロコンピュータの消費電流の求め方の3つのブロックに分けて説明していく。まず、CPU101がプログラムを実行し始めると、プログラムの最初でERG102を初期化するステップS0。本実施の形態での初期化により、regA~regCに0が書き込まれる。これにより、制御信号cntA~cntCが、いずれも0となる。そして、制御信号cntAが、IOC104A及び104Dに入力され、FB103Aは内部バス107及び外部バスと接続状態となる。同時に、EB105Aのスイッチ111はオフとなり、EB105AはVDD端子108と未接続状態となる。同様に、制御信号cntBが、IOC104B及び104Eに入力され、FB103Bは、内部バス107及び外部バスと接続状態となる。同時に、EB105Bのスイッチ111はオフとなり、EB105BはVDD端子108と未接続状態となる。制御信号cntCが、IOC104C及び104Fに入力され、FB103Cは、内部バス107及び外部バスと接続状態となる。同時に、EB105Cのスイッチ111はオフとなり、EB105CはVDD端子108と未接続状態となる。つまり、FB103A~103Cが、いずれも通常動作モードとなり、擬似動作による消費電流が測定されない。プログラム処理が進行し、機能ブロックを擬似動作モードで動作させたいプログラム位置にきた場合、動作させたい機能ブロックに対応するERG102内のレジスタを設定する。最初に、regAを0から1に書き換え、regB、regCを0に保持するステップS1。これにより、制御信号cntAが0から1に遷移し、FB103Aは、内部バス107及び外部バスと未接続状態となる。同時に、EB105Aのスイッチ111はオンとなり、EB105AはVDD端子108と接続状態となる。つまり、FB103Aが消費電流検出のための擬似的な動作モードに切り換わる。一方、FB103B、103Cは初期状態と同じ動作となる。この場合、FB103Aの擬似動作による消費電流が測定される。次に、regBを0から1に書き換え、regAは1に、regCは0に保持するステップS2。これにより、制御信号cntBが0から1に遷移し、FB103Bは、内部バス107及び外部バスと未接続状態となる。同時に、EB105Bのスイッチ111はオンとなり、EB105BはVDD端子108と接続状態となる。つまり、FB103Bが消費電流検出のための擬似的な動作モードに切り換わる。一方、103Cは初期状態と同じ動作となる。この場合、FB103AFB103Bの擬似動作による消費電流が測定される。次に、regCを0から1に書き換え、regA、regBは1に保持するステップS3。これにより、制御信号cntCが0から1に遷移し、FB103Cは、内部バス107及び外部バスと未接続状態となる。同時に、EB105Cのスイッチ111はオンとなり、EB105CはVDD端子108と接続状態となる。つまり、FB103Cが消費電流検出のための擬似的な動作モードに切り換わる。この場合、FB103AFB103BFB103Cの擬似動作の消費電流が測定される。次に、regAを1から0に書き換え、regB、regCは1に保持するステップS4。これにより、制御信号cntAが1から0に遷移し、FB103Aは、内部バス107及び外部バスと接続状態となる。同時に、EB105Aのスイッチ111はオフとなり、EB105AはVDD端子108と未接続状態となる。つまり、FB103Aが初期状態と同じ通常動作モードに切り換わる。この場合、FB103BFB103Cの擬似動作の消費電流が測定される。次に、regBを1から0に書き換え、regAは0に、regCは1に保持するステップS5。これにより、制御信号cntBが1から0に遷移し、FB103Bは、内部バス107及び外部バスと接続状態となる。同時に、EB105Bのスイッチ111はオフとなり、EB105BはVDD端子108と未接続状態となる。つまり、FB103Bが、初期状態と同じ通常動作モードに切り換わる。この場合、FB103Cのみの擬似動作の消費電流が測定される。次に、regAを0から1に書き換え、regBは0に、regCは1に保持するステップS6。これにより、制御信号cntAが0から1に遷移し、FB103Aは、内部バス107及び外部バスと未接続状態となる。同時に、EB105Aのスイッチ111はオンとなり、EB105AはVDD端子108と接続状態となる。つまり、FB103Aが、再度、消費電流検出のための擬似的な動作モードに切り換わる。この場合、FB103AFB103Cの擬似動作の消費電流が測定される。最後に、regCを1から0に書き換え、regAは1に、regBは0に保持するステップS7。これにより、制御信号cntCが1から0に遷移し、FB103Cは、内部バス107及び外部バスと接続状態となる。同時に、EB105Cのスイッチ111はオフとなり、EB105CはVDD端子108と未接続状態となる。つまり、FB103Cが、初期状態と同じ通常動作モードに切り換わる。この場合、FB103Aのみの擬似動作の消費電流が測定される。以上、図4を用いて説明した通り、本実施の形態では、アプリケーションプログラム全体が完成する前であって、任意の機能ブロックの制御記述ができていない場合でも、システム全体の電源回路の最適化を図ることができる。具体的には、擬似動作レジスタERG内の対象となる機能ブロックに対応する1ビットの設定を実行するのみで、擬似動作回路EBを動作させ、その消費電流を測定することができる。従って、アプリケーションプログラムが完成する前段階で、消費電流測定が可能となる。ここで、擬似動作回路EBの動作時には、内部バスや外部回路との接続は遮断する。そのため、対象となる機能ブロックの擬似動作が他の機能ブロックや外部回路に影響を与えることはない。そのため、擬似動作記述と各機能ブロックの制御記述は容易に差し替え可能となる。従って、アプリケーションプログラム全体が完成するまでの間、アプリケーションプログラムの完成度に関わらず、常に消費電流の測定が可能となる。以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。