"基板上に設けられたゲート電極と、前記ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、前記チャネル領域を覆うチャネル保護膜と、前記チャネル保護膜の両側の前記酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極およびドレイン電極上に設けられた保護膜と、前記酸化物半導体層に設けられ、前記保護膜と同一の構成材料が充填された1または2以上の凹部とを備えた薄膜トランジスタ。前記凹部は、前記チャネル保護膜および前記酸化物半導体層を貫通している、請求項1に記載の薄膜トランジスタ。前記酸化物半導体層に設けられた凹部は、前記チャネル保護膜に設けられた貫通孔と同径、または、前記チャネル保護膜に設けられた貫通孔よりも大きい、請求項2に記載の薄膜トランジスタ。前記保護膜は無機酸化物を含む、請求項1に記載の薄膜トランジスタ。前記保護膜は少なくとも酸化ケイ素または酸化アルミニウムを含む、請求項1に記載の薄膜トランジスタ。前記酸化物半導体層は前記ソース電極または前記ドレイン電極の端からのはみ出し領域を有し、前記はみ出し領域に前記保護膜が接している、請求項1に記載の薄膜トランジスタ。前記ソース電極および前記ドレイン電極は、アルミニウム,銅,銀あるいはモリブデンを主成分とする金属層を含み、前記金属層の単層膜、または、前記金属層と、チタン,バナジウム,ニオブ,タンタル,クロム,タングステン,ニッケル,亜鉛あるいはインジウムを主成分とする金属層あるいは金属化合物層との積層膜により構成されている、請求項1に記載の薄膜トランジスタ。表示素子と、前記表示素子を駆動するための薄膜トランジスタを備え、前記薄膜トランジスタは、基板上に設けられたゲート電極と、前記ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、前記チャネル領域を覆うチャネル保護膜と、前記チャネル保護膜の両側の前記酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極およびドレイン電極上に設けられた保護膜と、前記酸化物半導体層に設けられ、前記保護膜と同一の構成材料が充填された1または2以上の凹部とを有する表示装置。表示素子と、この表示素子を駆動するための薄膜トランジスタとを有する表示装置を備え、前記薄膜トランジスタは、基板上に設けられたゲート電極と、前記ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、前記チャネル領域を覆うチャネル保護膜と、前記チャネル保護膜の両側の前記酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極およびドレイン電極上に設けられた保護膜と、前記酸化物半導体層に設けられ、前記保護膜と同一の構成材料が充填された1または2以上の凹部とを有する電子機器。しかしながら、TFTの形状や大きさによっては酸化物半導体層への酸素が供給されにくく、トランジスタ特性が回復しにくいという問題があった。本技術はかかる問題点に鑑みてなされたもので、その目的は、酸化物半導体層へ酸素を効率よく供給し、トランジスタ特性を向上することが可能な薄膜トランジスタならびにこれを備えた表示装置および電子機器を提供することにある。本技術の薄膜トランジスタは、基板上に設けられたゲート電極と、ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、チャネル領域を覆うチャネル保護膜と、チャネル保護膜の両側の酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくともソース電極およびドレイン電極上に設けられた保護膜と、酸化物半導体層に設けられ、保護膜と同一の構成材料が充填された1または2以上の凹部とを備えたものである。本技術の表示装置および電子機器は、表示素子と、上記薄膜トランジスタとを備えたものである。本技術の薄膜トランジスタでは、保護膜が充填された1または2以上の凹部を酸化物半導体層に設けることにより、酸素が酸化物半導体層へ効率よく供給される。本技術の薄膜トランジスタによれば、酸化物半導体層のチャネル領域に保護膜が充填された凹部を設けるようにしたので、酸素が効率よく酸化物半導体層へ供給される。これにより、閾値電圧が正方向に制御され、トランジスタ特性を向上することが可能となる。よって、信頼性の向上した表示装置および電子機器を提供することが可能となる。以下、本開示の実施の形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。[ボトムゲート型TFT]1.実施の形態チャネル保護膜および酸化物半導体層に複数の凹部を設けた例2.変形例酸化物半導体層をn個に分離した例3.適用例表示装置および電子機器の例<実施の形態>[薄膜トランジスタ1の構成]図1は、本開示の一実施の形態に係る薄膜トランジスタ1の断面構成を表したものであり、図2は薄膜トランジスタ1の平面構成を表したものである。なお、図1は図2のI-I’一点鎖線における断面図である。薄膜トランジスタ1は、いわゆるボトムゲート型逆スタガー構造のTFTであり、活性層チャネルとして酸化物半導体を用いたものである。この薄膜トランジスタ1では、ガラス等よりなる基板11上に、ゲート電極12、ゲート絶縁膜13、酸化物半導体層14、チャネル保護膜15およびソースドレイン電極16A,16Bがこの順に形成されている。ソースドレイン電極16A,16B上には、基板11の全面に渡って保護膜17が形成されている。本実施の形態の薄膜トランジスタ1では、チャネル保護膜15および酸化物半導体層14には凹部18が設けられており、この凹部18には保護膜17を構成する材料が充填されている。ゲート電極12は、薄膜トランジスタ1に印加されるゲート電圧によって酸化物半導体層14中のキャリア密度ここでは、電子密度を制御する役割を果たすものである。このゲート電極12は、例えばモリブデンMo,アルミニウムAlおよびアルミニウム合金等のうちの1種よりなる単層膜、または2種以上よりなる積層膜により構成されている。なお、アルミニウム合金としては、例えばアルミニウム-ネオジム合金が挙げられる。ゲート絶縁膜13は、シリコン酸化膜,シリコン窒化膜,シリコン窒化酸化膜および酸化アルミニウム膜等のうちの1種よりなる単層膜、またはこれらのうちの2種以上よりなる積層膜である。ゲート絶縁膜13の厚みは、例えば200nm~300nmである。酸化物半導体層14は、例えばインジウムIn,ガリウムGa,亜鉛Zn,スズSn,Al,チタンTiのうち少なくとも1種の元素の酸化物を主成分として含んでいる。この酸化物半導体層14は、ゲート電圧の印加によりソースドレイン電極16A,16B間にチャネルを形成するものであり、酸化物半導体層14の厚みは、例えば5nm~100nmである。チャネル保護膜15は、酸化物半導体層14上に形成され、ソースドレイン電極16A,16B形成時におけるチャネルの損傷を防止するためのものである。チャネル保護膜15の厚みは、例えば10~300nmである。このチャネル保護膜15は酸化物半導体薄膜層14からの酸素の脱離が少なく、また水素の供給が少ないことが望ましい。チャネル保護膜15は、例えば、シリコン酸化膜,シリコン窒化膜,シリコン酸窒化膜あるいは酸化アルミニウム膜、またはこれらの積層膜により構成されている。ソースドレイン電極16A,16Bは、チャネル保護膜15の両側の酸化物半導体層14上に形成されている。ソースドレイン電極16A,16Bの材料としては、例えばMo,Al,銅Cu,Ti,ITOインジウム錫酸化物および酸化チタン等のうち1種よりなる単層膜またはこれらのうちの2種以上よりなる積層膜である。例えば、Mo/Al/Moの順に、例えば50nm、500nm、50nmの膜厚で積層した3層膜や、ITOおよび酸化チタン等の酸素を含む金属化合物のような酸素との結びつきの弱い金属または金属化合物を用いることが望ましい。これにより、酸化物半導体の電気特性を安定して保持することができる。逆に、ソースドレイン電極16A,16Bを酸素との結びつきが強い金属で構成した場合には、ソースドレイン電極16A,16Bは、酸化物半導体に接触して形成されるため、酸化物半導体中の酸素が引き抜かれて酸素欠陥を生じ、電気特性が悪化してしまう。保護膜17は、例えば酸化アルミニウム膜またはシリコン酸化膜等の単層膜、もしくは酸化アルミニウム膜とシリコン酸化膜との積層膜により構成されている。なお、ここで用いる酸化アルミニウム膜は、薄膜トランジスタで通常用いられる高密度な酸化アルミニウム膜であることが好ましい。この保護膜17の厚みは、例えば10nm~100nmであり、好ましくは50nm以下である。酸化物半導体膜は水素の混入や水分の吸着等によって、その電気特性が変化するという課題があるが、保護膜17に高密度な酸化アルミニウム膜を用いることにより、その優れたガスバリア性によって前述のような水素や水分の影響を防止することができる。また、保護膜17として酸化アルミニウム膜を用いることにより、酸化物半導体の電気特性を劣化させることなく、保護膜形成が可能となる。本実施の形態における薄膜トランジスタ1には、酸化物半導体層14のソース電極15Aおよびドレイン電極15Bの間のチャネル領域14Aとその直上のチャネル保護膜15にはゲート絶縁膜13に達する、換言するとチャネル保護膜15を貫通する凹部18が設けられている。この凹部18の寸法、形状および個数等は特に限定されないが、例えば、2μm×2μmの凹部18をチャネル幅W方向に20μm以下の間隔で配置することが好ましい。なお、2μmは貫通孔を形成する際の加工限界であり、加工可能であれば2μm以下でも構わない。また、矩形状に限らず、円形状でもよい。この凹部18内には酸化アルミニウム等の保護膜17の構成材料が充填されており、保護膜17と酸化物半導体層14とが凹部18の断面において直接接するようになっている。これにより、保護膜17を構成する無機酸化物から酸化物半導体層14へ効率よく酸素が供給され、前述した酸素の脱離等により形成される酸化物半導体層14の格子欠陥が低減される。なお、凹部18は必ずしも酸化物半導体層14を貫通していなくてもよい。但し、凹部18の形成時におけるエッチングにより酸化物半導体14に損傷が生じ、これにより特性劣化を引き起こす虞がある。このため凹部18は酸化物半導体層18を貫通していることが好ましい。また、凹部18の形成位置は、ここではソース電極16Aおよびドレイン電極16Bの間に設けが、これに限らず、凹部18がソース電極16Aまたはドレイン電極16Bを貫通する位置に形成しても構わない。但し、酸化物半導体層14の特にチャネル領域14Aへの酸素の供給効率の観点から、凹部18の形成位置はチャネル領域14A内またはその近傍に設けることが好ましい。[薄膜トランジスタ1の製造方法]図3A~図3Fは、薄膜トランジスタTFT1の製造方法を説明するための図である。TFT1は、例えば次のようにして製造することができる。まず、図3Aに示したように、基板11上の全面にスパッタリング法や蒸着法により金属薄膜を形成したのち、この金属薄膜を、例えばフォトリソグラフィ法を用いてパターニングすることにより、ゲート電極12を形成する。次に、基板11およびゲート電極12上を覆うように、ゲート絶縁膜13をプラズマCVD法を用いて形成する。具体的には、例えば原料ガスとしてシランSiH4、アンモニアNH3、窒素を含む混合ガスを用いたプラズマCVD法により、シリコン窒化膜よりなるゲート絶縁膜13を成膜する。続いて、図3Bに示したように、酸化物半導体層14を、例えばスパッタ法により形成する。具体的には、酸化物半導体として酸化インジウムガリウム亜鉛IGZOを用いる場合には、IGZOのセラミックをターゲットとしたDCスパッタを行う。この際、例えばDCスパッタ装置において、真空容器内をその真空度が例えば1×104Pa以下になるまで排気したのち、アルゴンArと酸素の混合ガスを導入してプラズマ放電させるとよい。また、チャネルのキャリア濃度は、上記混合ガスにおけるアルゴンと酸素の流量比を調節することにより制御することができる。あるいは、酸化物半導体として酸化亜鉛を用いる場合には、酸化亜鉛のセラミックをターゲットとしたRFスパッタを行うか、または、アルゴンと酸素の混合ガス雰囲気において、亜鉛をターゲットとしたDCスパッタを行えばよい。この後、形成した酸化物半導体層14を、例えばフォトリソグラフィ法を用いて所望の形状にパターニングする。次いで、図3Cに示したように、形成した酸化物半導体層14上に負の固定電荷を有する酸化アルミニウムからなるチャネル保護膜15を、例えばAlをターゲットとして用いたDCスパッタにより成膜する。この際、例えばDCスパッタ装置において、真空容器内をその真空度が例えば1×104Pa以下になるまで排気したのち、アルゴンArと酸素の混合ガスを導入してプラズマ放電させるとよい。チャネル保護膜15を形成する酸化アルミニウム膜は低密度であるほど負の固定電荷密度が大きくなり、TFTの閾値電圧を正方向にシフトさせることができる。酸化アルミニウム膜の密度は、成膜時のDCパワーを高くしたり、温度を低くすることによって低密度にすることができる。また、膜厚によって固定電荷量が変わるため、所望の特性に応じて膜厚を変えることにより閾値電圧を制御することが可能となる。続いて、形成したチャネル保護膜15を、例えばフォトリソグラフィ法を用いて所望の形状にパターニングする。次いで、図3Dに示したように、酸化物半導体層14上のチャネル保護膜15を含む領域に、例えばMo/Al/Moの順に積層された金属薄膜を例えばスパッタ法により成膜する。この後、リン酸、硝酸および酢酸を含む混合液を用いたウェットエッチング法により、形成した金属薄膜をパターニングする。その際、チャネル保護膜15によって、酸化物半導体層14の表面チャネル表面が保護されているため、エッチングによって酸化物半導体層14が損傷を受けることが防止される。これにより、ソースドレイン電極16A,16Bがそれぞれ形成される。続いて、図3Eに示したように、チャネル保護膜15および酸化物半導体層14に凹部18を形成する。具体的には、例えば酸化物半導体層14のチャネル領域14Aに対向する位置に開口を有するフォトレジスト膜を形成し、これをマスクとしてドライエッチングにより凹部18を形成する。なお、凹部18はチャネル保護膜15のパターニングおよび酸化物半導体層14のパターニングと同時に行ってもよい。次いで、図3Fに示したように、ソースドレイン電極16A,16B上および凹部18内に、保護膜17を、例えば酸化アルミニウム膜を例えばスパッタ法や原子層成膜ALD:AtomicLayerDeposition法を用いて形成することにより、図1に示したTFT1が完成する。[TFT1の作用効果]次いで、本実施の形態のTFT1の作用、効果について説明する。TFT1では、図示しない配線層を通じてゲート電極12に所定の閾値電圧以上のゲート電圧が印加されると、酸化物半導体層14にチャネルが形成され、ソースドレイン電極16A,16B間に電流ドレイン電流が流れ、トランジスタとして機能する。前述のように、活性層として酸化物半導体を用いたTFTでは、製造時の熱処理等によって酸化物半導体から酸素が脱離し、トランジスタとしての伝達特性が変動、換言すると閾値電圧が負-の方向にシフトするという問題があった。例えば、酸化物半導体を用いたTFTでは、p型のチャネルを形成することが困難なため、n型のTFTのみで回路を形成する必要がある。しかし、酸化部半導体を用いてn型のチャネルを形成した場合には、チャネル内の電子濃度が高くなり、閾値電圧が負の値になりやすいが、閾値電圧が負の値になると回路構成が複雑になり望ましくない。閾値電圧Vthを正方向に制御するためには、前述のように活性層である酸化物半導体層の酸素欠乏状態または酸素等の脱離により形成された格子欠陥に酸素を供給する方法がある。ボトム型のTFTにおける酸化物半導体層への酸素供給経路としては、酸化物半導体層のチャネル領域直上のチャネル保護膜や、ソースドレイン電極の端面からの供給が考えられる。図4は酸化物半導体層の幅Wが同一長を有するTFTにおけるチャネルの長さLと電流電圧特性との関係を表したものである。図4の結果からチャネルの幅Lが大きくなるほど閾値電圧Vthが正方向にシフトとしていることがわかる。これは、チャネルの長さLが大きくなることによって酸化物半導体層への酸素の供給が多くなったためと考えられる。このことから、酸素供給経路の1つとして、チャネル直上経由が考えられ、L長の増加は閾値電圧のプラスシフトに有効であると考えられる。但し、L長が大きくなると平面方向の電界強度が小さくなりオン電流が低下してしまうという問題がある。図5は、酸化物半導体層の長さLが同一長を有するTFTにおけるチャネルの幅Wと電流電圧特性との関係を表したものである。図5の結果から、チャネル幅Wが大きくなるほど閾値電圧Vthが負-方向にシフトとしていることがわかる。これは、チャネル領域直上のソースドレイン電極に覆われていない部分の面積が増大するが、チャネルの幅Wが大きくなることによってソースドレイン電極の端面からチャネル領域の中央部分が遠ざかり、十分な酸素供給が行われなくなったためと考えられる。以上のことから、チャネル領域への酸素供給量は、ソードドレイン電極のエッジ経由の方が多く、TFTのチャネルのW長がTFTの閾値電圧Vthを決める大きな因子であることがわかる。これに対して、本実施の形態の薄膜トランジスタTFT1では、酸化物半導体層14のソース電極16Aとドレイン電極16Bとの間のチャネル領域14Aに、酸化物半導体層14およびチャネル保護膜15を貫通する凹部18を形成した。更に、チャネル保護膜15,ソース電極16Aおよびドレイン電極16B上に形成される無機酸化物を含む保護膜17を、この凹部18内に充填することにより、酸化物半導体層14と保護膜17が直接接するようになる。これにより、保護膜17を構成する無機酸化物から酸化物半導体層14特にチャネル領域14Aへ酸素が効率よく供給される。以上のように本実施の形態では、酸化物半導体層14特にチャネル領域14Aまたはその近傍に凹部18を設け、この凹部18内に保護膜17を充填するようにしたので、保護膜17に含まれる酸素が酸化物半導体層14へ効率よく供給される。これにより、閾値電圧Vthが正方向に制御され、エンハンスメントモードVth>0のTFTが得られる。よって、信頼性の向上した表示装置および電子機器を提供することが可能となる。<変形例>図6は、本開示の変形例に係る薄膜トランジスタTFT2の平面構成を表したものである。このTFT2は、凹部28によって酸化物半導体層24を幅W方向にn個に分割し、それぞれにチャネル保護膜25,ソースドレイン電極26A,26Bを設け、隣り合うソース電極26A~26Anおよびドレイン電極26B1~26Bnを配線29Cで接続した構成を有する。近年、酸化物半導体を用いたTFTは、その高移動度を活かしてドライバー回路を内蔵したTFTバックプレーンに用いられ、その開発が進められている。TFTバックプレーンは、ドライバー回路を内蔵することによりコスト削減やディスプレイデザインの多様性が期待できる。ドライバー回路に用いられるTFTは画素内のTFTに比べ大電流を流す必要があるためW長を大きくし、よりオン電流が大きくなるように設計される。しかし上述したように、W長が大きくなるほどTFTの閾値電圧は負-方向にシフトし、インバータ回路がオフ状態のときでもリーク電流が流れるという問題があった。図7は、酸化物半導体層24の幅W=1200μmをn=60個に分割し、W/n=20とした本変形例におけるTFT2および酸化物半導体層を分割せずに形成した従来のTFT従来例の電流電圧特性を表したものである。従来例であるTFTの閾値電圧Vthが-2.4Vであるのに対し、TFT2の閾値電圧Vthは-0.38Vであり、およそ2Vの正方向へのシフトをオン電流の減少なく達成することができた。以上のことから本変形例では、上述したように、酸化物半導体層24,チャネル保護膜25,ソース電極26Aおよびドレイン電極26Bを幅W方向にn個に分割する凹部28を設けるようにした。これにより、酸化物半導体層24への主な酸素供給路である、酸化物半導体層24と保護膜27との接触部分が酸化物半導体層24のチャネル近傍24Aに増大し、酸化物半導体層24へ効率よく酸素が供給される。よって、TFTの閾値電圧Vthは正-方向に制御され、インバータ回路がオフ状態におけるリーク電流の発生を低減することが可能となる。<適用例>次に、上記一実施の形態および変形例に係るTFT1,2の表示装置および電子機器への適用例について説明する。[表示装置]図8は、有機ELディスプレイとして用いられる表示装置有機EL素子を用いた表示装置の構成例を表すものである。この表示装置は、例えば、TFT基板前述した基板11上に、表示素子としての有機EL素子有機電界発光素子を含む複数の画素PXLCがマトリクス状に配置されてなる表示領域30を有している。この表示領域30の周辺には、信号線駆動回路としての水平セレクタHSEL31と、走査線駆動回路としてのライトスキャナWSCN32と、電源線駆動回路としての電源スキャナDSCN33とが設けられている。表示領域30において、列方向には複数整数n個の信号線DTL1~DTLnが配置され、行方向には、複数整数m個の走査線WSL1~WSLmおよび電源線DSL1~DSLmがそれぞれ配置されている。また、各信号線DTLと各走査線WSLとの交差点に、各画素PXLC赤色R、緑色Gおよび青色Bに対応する画素のいずれか1つが設けられている。各信号線DTLは水平セレクタ31に接続され、この水平セレクタ31から各信号線DTLへ映像信号が供給されるようになっている。各走査線WSLはライトスキャナ32に接続され、このライトスキャナ32から各走査線WSLへ走査信号選択パルスが供給されるようになっている。各電源線DSLは電源スキャナ33に接続され、この電源スキャナ33から各電源線DSLへ電源信号制御パルスが供給されるようになっている。図9は、画素PXLCにおける回路構成例を表したものである。各画素PXLCは、有機EL素子3Dを含む画素回路40を有している。この画素回路40は、サンプリング用トランジスタ3Aおよび駆動用トランジスタ3Bと、保持容量素子3Cと、有機EL素子3Dとを有するアクティブ型の駆動回路である。これらのトランジスタ3A,3Bが、上記実施の形態等のTFTに相当する。サンプリング用トランジスタ3Aは、そのゲートが対応する走査線WSLに接続され、そのソースおよびドレインのうちの一方が対応する信号線DTLに接続され、他方が駆動用トランジスタ3Bのゲートに接続されている。駆動用トランジスタ3Bは、そのドレインが対応する電源線DSLに接続され、ソースが有機EL素子3Dのアノードに接続されている。また、この有機EL素子3Dのカソードは、接地配線3Hに接続されている。なお、この接地配線3Hは、全ての画素PXLCに対して共通に配線されている。保持容量素子3Cは、駆動用トランジスタ3Bのソースとゲートとの間に配置されている。サンプリング用トランジスタ3Aは、走査線WSLから供給される走査信号選択パルスに応じて導通することにより、信号線DTLから供給される映像信号の信号電位をサンプリングし、保持容量素子3Cに保持するものである。駆動用トランジスタ3Bは、所定の第1電位図示せずに設定された電源線DSLから電流の供給を受け、保持容量素子3Cに保持された信号電位に応じて、駆動電流を有機EL素子3Dへ供給するものである。有機EL素子3Dは、この駆動用トランジスタ3Bから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。この表示装置では、走査線WSLから供給される走査信号選択パルスに応じてサンプリング用トランジスタ3Aが導通することにより、信号線DTLから供給された映像信号の信号電位がサンプリングされ、保持容量素子3Cに保持される。また、上記第1電位に設定された電源線DSLから駆動用トランジスタ3Bへ電流が供給され、保持容量素子3Cに保持された信号電位に応じて、駆動電流が有機EL素子3D赤色、緑色および青色の各有機EL素子へ供給される。そして、各有機EL素子3Dは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置において、映像信号に基づく映像表示がなされる。[電子機器]以下、上記表示装置の電子機器への適用例について説明する。上記表示装置は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。モジュール上記表示装置は、例えば図10に示したようなモジュールとして、後述の適用例1~5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板11の一辺に、封止用基板50から露出した領域210を設け、この露出した領域210に、水平セレクタ31、ライトスキャナ32および電源スキャナ33の配線を延長して外部接続端子図示せずを形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板FPC;FlexiblePrintedCircuit220が設けられていてもよい。適用例1図11は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300が上記表示装置に相当する。適用例2図12は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420が上記表示装置に相当する。適用例3図13は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530が上記表示装置に相当する。適用例4図14は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。この表示部640が上記表示装置に相当する。適用例5図15は、携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750が、上記表示装置に相当する。以上、実施の形態および変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、ゲート絶縁膜13を単層膜として説明したが、シリコン酸化膜とシリコン窒化膜との2層膜や低密度の酸化アルミニウムをシリコン酸化膜またはシリコン窒化膜で挟持した3層膜、あるいは4層以上を積層した構造であってもよい。なお、本技術は以下のような構成もとることができる。1基板上に設けられたゲート電極と、前記ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、前記チャネル領域を覆うチャネル保護膜と、前記チャネル保護膜の両側の前記酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極およびドレイン電極上に設けられた保護膜と、前記酸化物半導体層に設けられ、前記保護膜と同一の構成材料が充填された1または2以上の凹部とを備えた薄膜トランジスタ。2前記凹部は、前記チャネル保護膜および前記酸化物半導体層を貫通している、前記1に記載の薄膜トランジスタ。3前記酸化物半導体層に設けられた凹部は、前記チャネル保護膜に設けられた貫通孔と同径、または、前記チャネル保護膜に設けられた貫通孔よりも大きい、前記2に記載の薄膜トランジスタ。4前記保護膜は無機酸化物を含む、前記1乃至3のいずれか1つに記載の薄膜トランジスタ。5前記保護膜は少なくとも酸化ケイ素または酸化アルミニウムを含む、前記1乃至4のいずれか1つに記載の薄膜トランジスタ。6前記酸化物半導体層は前記ソース電極または前記ドレイン電極の端からはみ出した領域を有する、前記1乃至5のいずれか1つに記載の薄膜トランジスタ。7前記ソース電極および前記ドレイン電極は、アルミニウム,銅,銀あるいはモリブデンを主成分とする金属層を含み、前記金属層の単層膜、または、前記金属層と、チタン,バナジウム,ニオブ,タンタル,クロム,タングステン,ニッケル,亜鉛あるいはインジウムを主成分とする金属層あるいは金属化合物層との積層膜により構成されている、前記1乃至6のいずれか1つに記載の薄膜トランジスタ。8表示素子と、前記表示素子を駆動するための薄膜トランジスタを備え、前記薄膜トランジスタは、基板上に設けられたゲート電極と、前記ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、前記チャネル領域を覆うチャネル保護膜と、前記チャネル保護膜の両側の前記酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極およびドレイン電極上に設けられた保護膜と、前記酸化物半導体層に設けられ、前記保護膜と同一の構成材料が充填された1または2以上の凹部とを有する表示装置。9表示素子と、この表示素子を駆動するための薄膜トランジスタとを有する表示装置を備え、前記薄膜トランジスタは、基板上に設けられたゲート電極と、前記ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、前記チャネル領域を覆うチャネル保護膜と、前記チャネル保護膜の両側の前記酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくとも前記ソース電極およびドレイン電極上に設けられた保護膜と、前記酸化物半導体層に設けられ、前記保護膜と同一の構成材料が充填された1または2以上の凹部とを有する電子機器。"