"アナログ信号をデジタル信号に変換するパイプラインA/Dコンバータシステムであって、縦列接続された複数のステージを含むパイプラインA/Dコンバータと、2個以上のステージを対象にフォアグランドキャリブレーションを実行するキャリブレーション部とを備え、前記キャリブレーション部は、立ち上がり期間以外の1個以上のアイドル期間において、1個以上のステージのフォアグランドキャリブレーションを実行する、パイプラインA/Dコンバータシステム。前記1個以上のアイドル期間にフォアグランドキャリブレーションを実行する1個以上のステージは、前記立ち上がり期間にフォアグランドキャリブレーションを実行する2個以上のステージの一部分である、請求項1記載のパイプラインA/Dコンバータシステム。前記1個以上のアイドル期間にフォアグランドキャリブレーションを実行する1個以上のステージは、前記縦列接続された複数のステージのうち、初段のステージである、請求項2記載のパイプラインA/Dコンバータシステム。前記1以上のアイドル期間にフォアグランドキャリブレーションを実行する1個以上のステージは、前記縦列接続された複数のステージのうち、初段のステージを含み、かつ連続した2個以上のステージである、請求項2記載のパイプラインA/Dコンバータシステム。前記キャリブレーション部は、前記連続した2個以上のステージのキャリブレーションを、初段ステージから遠い方のステージから順番に実行する、請求項4記載のパイプラインA/Dコンバータシステム。前記キャリブレーション部は、前記連続した2個以上のステージのキャリブレーションを1個のアイドル期間で実行できない場合には、複数のアイドル期間で、前記2個以上のステージのキャリブレーションを実行する、請求項4記載のパイプラインA/Dコンバータシステム。キャリブレーションする対象のステージと、キャリブレーションのタイミングを制御するシステム制御部を備え、前記キャリブレーション部は、前記システム制御部で指定されたタイミングに従って、各アイドル期間に、1個以上のステージのキャリブレーションを実行する、請求項4記載のパイプラインA/Dコンバータシステム。前記キャリブレーション部は、各アイドル期間に、可能な限り多くのステージのキャリブレーションを順次実行をし、前記各アイドル期間内にキャリブレーションが終了しなかったステージについては、キャリブレーションの途中結果を破棄して、次のアイドル期間にキャリブレーションを最初から再実行する、請求項4記載のパイプラインA/Dコンバータシステム。前記1以上のアイドル期間にフォアグランドキャリブレーションを実行する1個以上のステージのうち、少なくとも1個のステージのキャリブレーションは、互いに独立な複数の要素キャリブレーションからなり、前記キャリブレーション部は、1個のステージの複数個の要素キャリブレーションを1個のアイドル期間で実行できない場合には、複数のアイドル期間で、前記1個のステージの複数個の要素キャリブレーションを実行する、請求項4記載のパイプラインA/Dコンバータシステム。要素キャリブレーションの対象と、キャリブレーションのタイミングを制御するシステム制御部を備え、前記キャリブレーション部は、前記システム制御部で指定されたタイミングに従って、各アイドル期間に、1個以上の要素キャリブレーションを実行する、請求項9記載のパイプラインA/Dコンバータシステム。前記キャリブレーション部は、各アイドル期間に、可能な限り多くの要素キャリブレーションを順次実行をし、前記各アイドル期間内にキャリブレーションが終了しなかった要素キャリブレーションについては、キャリブレーションの途中結果の情報を破棄して、次のアイドル期間にキャリブレーションを最初から再実行する、請求項9記載のパイプラインA/Dコンバータシステム。前記キャリブレーション部は、各アイドル期間に、可能な限り多くの要素キャリブレーションまたはステージのキャリブレーションを順次実行をし、前記各アイドル期間内にキャリブレーションが終了しなかった要素キャリブレーションまたはステージのキャリブレーションについては、キャリブレーションの途中結果の情報を保存して、次のアイドル期間に前記途中結果の情報を用いて、キャリブレーションを再開する、請求項9記載のパイプラインA/Dコンバータシステム。前記キャリブレーション部は、すべてのアイドル期間において、いずれかのステージのキャリブレーションを実行する、請求項1に記載のパイプラインA/Dコンバータシステム。前記キャリブレーション部は、少なくとも1つのアイドル期間において、いずれのステージのキャリブレーションも実行しない、請求項1に記載のパイプラインA/Dコンバータシステム。前記キャリブレーション部は、キャリブレーションの実行によって得られた補正量を記憶する第1の記憶部と、初段のステージの終了後に、前記第1の記憶部に記憶された補正量が転送される第2の記憶部とをさらに備え、前記キャリブレーション部は、前記第2の記憶部内の補正量に基づいて、前記パイプラインA/Dコンバータの出力を補正する、請求項1記載のパイプラインA/Dコンバータシステム。前記キャリブレーション部は、過去の1回以上のキャリブレーションで得られた補正量を記憶する記憶部を備え、前記キャリブレーション部は、最新のキャリブレーションで得られた補正量と、過去の1回以上のキャリブレーションで得られた補正量を入力とする関数を用いて、補正量を算出する、請求項1記載のパイプラインA/Dコンバータシステム。前記キャリブレーション部は、過去の1回以上のキャリブレーションで得られた補正量を記憶する記憶部をさらに備え、前記キャリブレーション部は、最新のキャリブレーションで得られた補正量と、前記記憶部に記憶されている過去の1回以上のキャリブレーションで得られた補正量との移動平均によって、補正量を算出する、請求項1記載のパイプラインA/Dコンバータシステム。前記1以上のアイドル期間にフォアグランドキャリブレーションを実行する1個以上のステージのうち、少なくとも1個のステージのキャリブレーションは、互いに独立な複数の要素キャリブレーションからなり、前記キャリブレーション部は、前記立ち上がり期間に、前記複数の要素キャリブレーションのうちのすべてを実行して、複数の初期補正量を求め、前記アイドル期間に、前記複数の要素キャリブレーションのうちの1つを実行し、実行によって得られた補正量と、前記複数の初期補正量の中の実行した要素キャリブレーションと関連する初期補正量との差分補正量を求め、前記キャリブレーション部は、通常動作時には、前記立ち上がり期間に求めた複数の初期補正量のそれぞれと前記差分補正量とを加算して得られる値に基づいて、前記パイプラインA/Dコンバータの出力を補正する、請求項1に記載のパイプラインA/Dコンバータシステム。しかしながら、フォアグランドキャリブレーションには、動作中の温度変動などの変動要因に追従できないという問題がある。すなわち、立ち上げ時にキャリブレーションを行なって補正量を求めたとしても、時間の経過によって温度が変動すると、立ち上げ時に求めた補正量では正しく補正できなくなる場合がある。それゆえに、本発明の目的は、動作中の温度変動などの変動要因に追従することができるフォアグランドキャリブレーションを実行することができるパイプラインA/Dコンバータシステムを提供することである。本発明の一実施形態のパイプラインA/Dコンバータシステムは、アナログ信号をデジタル信号に変換するシステムであって、縦列接続された複数のステージを含むパイプラインA/Dコンバータと、2個以上のステージを対象にフォアグランドキャリブレーションを実行するキャリブレーション部とを備え、キャリブレーション部は、立ち上がり期間以外の1個以上のアイドル期間において、1個以上のステージのフォアグランドキャリブレーションを実行する。本発明の一実施形態によれば、動作中の温度変動などの変動要因に追従することができるフォアグランドキャリブレーションを実行することができる以下、本発明の実施形態について、図面を用いて説明する。[第1の実施形態]構成図1は、第1の実施形態のパイプラインA/Dコンバータシステムの構成図である。図1に示すように、パイプラインA/Dコンバータシステムは、パイプラインADC50と、システム制御部1と、パイプラインADCAnalogtoDigitalConverter50と、キャリブレーション部30とを備える。システム制御部1は、パイプラインADC50およびキャリブレーション部30を制御する。パイプラインADC50は、アナログ信号をデジタル信号に変換する。パイプラインADC50は、縦列接続された複数のステージ1~ステージ8と、エラー補正回路51とを含む。各ステージは、SADC2と、MDAC3とを備える。ステージ間では、それぞれのステージで演算したアナログの結果を伝送している。また、各ステージには、デジタル出力があり、エラー補正回路51に接続されている。エラー補正回路51の出力は、パイプラインADC50のデジタル出力となる。一般的に、最終ステージであるステージ8を除く、すべてのステージは、アナログ入力を1系統、アナログ出力を1系統、デジタル出力を1系統持っている。図1に示すように、各ステージは、SADC2と、MDAC3から構成されており、前述のように、ステージ間やエラー補正回路51に接続している。ステージの詳細は後述するが、概していうと、入力された信号は、SADC2で荒く量子化され、その結果がデジタル出力される。出力されたデジタル値に対応したアナログ量をMDACがもつ、DAC機能でD/A変換し、入力された値から減算を行ったうえで、増幅機能で、一定の倍率に増幅図1の例では2倍される。最終ステージは、次段にステージがないため、SADC2のみの構成となっている。他のステージと異なり、多少細かい量子化を行なうことが多い。キャリブレーション部30は、各ステージのキャリブレーションを実行する。キャリブレーション部30は、複数のステージのキャリブレーションを実行するときには、ステージ1から遠い方のステージのキャリブレーションから順番に実行する。たとえば、ステージ1~ステージ4のキャリブレーションを実行するときには、キャリブレーション部30は、ステージ4、ステージ3、ステージ2、ステージ1の順番でキャリブレーションを実行する。図2は、SADCの構成を表わす図である。図2を参照して、SADC2は、基準電圧生成部4と、比較部7a,7b,7c,7dと、MDAC用デコーダ6a,6bと、エンコーダ5とを含む。基準電圧生成部4は、基準電圧Vref4、Vref3、Vref2、Vref1を生成する。比較部7aは、基準電圧Vref4と入力電圧Vinの大きさを比較して、比較結果をMDAC用デコーダ6aとエンコーダ5へ出力する。比較部7bは、基準電圧Vref3と入力電圧Vinの大きさを比較して、比較結果をMDAC用デコーダ6aとエンコーダ5へ出力する。比較部7cは、基準電圧Vref2と入力電圧Vinの大きさを比較して、比較結果をMDAC用デコーダ6bとエンコーダ5へ出力する。比較部7dは、基準電圧Vref1と入力電圧Vinの大きさを比較して、比較結果をMDAC用デコーダ6bとエンコーダ5へ出力する。上述のVref4、Vref3、Vref2、Vref1は、たとえば、3/8Vref、1/8Vref、-1/8Vref、-3/8Vrefである。上述の入力電圧Vinは、このSADC2がステージ2~ステージ8のSADC2の場合には、前ステージのMDAC3の出力電圧であり、このSADC2がステージ1のSADC2の場合には、パイプラインADC50に入力されたアナログ入力電圧である。4つある比較部7a、7b、7c、7dからの4本の信号は、エンコーダ5で、0~4の3ビットのエンコードされたデジタル信号に変換される。つまり、Vref4<Vin比較器7aの出力がHレベルを示すときには4に変換される。つまり、エンコーダ5は、Vref3≦Vin<Vref4比較器7aの出力がLレベル、かつ、比較器7bの出力がHレベルを示すときには3を出力する。エンコーダ5は、Vref2≦Vin<Vref3比較器7bの出力がLレベル、かつ、比較器7cの出力がHレベルを示すときには2を出力する。エンコーダ5は、Vref1≦Vin<Vref2比較器7cの出力がLレベル、かつ、比較器7dの出力がHレベルを示すときには1を出力する。エンコーダ5は、Vref1>Vin比較器7dの出力がLレベルを示すときには0を出力する。比較部7aの比較結果がVref4≦Vinを示すときには、スイッチ信号SW2aが活性化され、スイッチ信号SW2b、SW2cは非活性化される。比較部7aの比較結果がVref4>Vinで、かつ比較部7bの比較結果がVref3≦Vinを示すときには、スイッチ信号SW2bが活性化され、スイッチ信号SW2a,SW2cが非活性化される。比較部7bの比較結果がVref3>Vinを示すときには、スイッチ信号SW2cが活性化され、スイッチ信号SW2a,SW2bが非活性化される。比較部7cの比較結果がVref2≦Vinを示すときには、スイッチ信号SW2dが活性化され、スイッチ信号SW2e、SW2fは非活性化される。比較部7cの比較結果がVref2>Vinで、かつ比較部7dの比較結果がVref1≦Vinを示すときには、スイッチ信号SW2eが活性化され、スイッチ信号SW2d,SW2fが非活性化される。比較部7dの比較結果がVref1>Vinを示すときには、スイッチ信号SW2fが活性化され、スイッチ信号SW2d,SW2eが非活性化される。図3は、MDACの構成を表わす図である。図3を参照して、MDAC3は、スイッチ213~216、スイッチ203~208と、スイッチ201,202と、スイッチ209,211,212,231,232と、容量Ci1,Ci2,Cf1,Cf2と、増幅器200とを備える。スイッチ213は、スイッチ信号SW3aに従って、容量Ci1と電圧VRMとの間の接続/非接続を切替える。スイッチ214は、スイッチ信号SW3bに従って、容量Ci1と電圧VRTとの間の接続/非接続を切替える。スイッチ215は、スイッチ信号SW3cに従って、容量Ci2と電圧VRMとの間の接続/非接続を切替える。スイッチ216は、スイッチ信号SW3dに従って、容量Ci2と電圧VRTとの間の接続/非接続を切替える。スイッチ203は、スイッチ信号SW2aに従って、容量Ci1と第1の電圧Vrefとの間の接続/非接続を切替える。スイッチ204は、スイッチ信号SW2bに従って、容量Ci1と第2の電圧0Vとの間の接続/非接続を切替える。スイッチ205は、スイッチ信号SW2cに従って、容量Ci1と第3の電圧-Vrefとの間の接続/非接続を切替える。スイッチ206は、スイッチ信号SW2dに従って、容量Ci2と第1の電圧Vrefとの間の接続/非接続を切替える。スイッチ207は、スイッチ信号SW2eに従って、容量Ci2と第2の電圧0Vとの間の接続/非接続を切替える。スイッチ208は、スイッチ信号SW2fに従って、容量Ci2と第3の電圧-Vrefとの間の接続/非接続を切替える。スイッチ201は、スイッチ信号SW1cに従って、容量Ci2と入力電圧Vinとの間の接続/非接続を切替える。スイッチ202は、スイッチ信号SW1bに従って、容量Ci1と入力電圧Vinとの間の接続/非接続を切替える。増幅器200の第1の入力端子P1は、容量Ci1および容量Ci2と接続する。また、増幅器200の第1の入力端子P1は、容量Cf1および容量Cf2と接続する。スイッチ209は、スイッチ信号SW1dに従って、増幅器200の第1の入力端子P1と第2の入力端子P2との接続/非接続を切替える。スイッチ211は、スイッチ信号SW1aに従って、ノードNDと入力電圧Vinとの接続/非接続を切替える。スイッチ212は、スイッチ信号SW2に従って、ノードNDと増幅器200の出力との接続/非接続を切替える。スイッチ231は、スイッチ信号SW4aに従って、容量Cf2と電圧VRMとを接続するか、容量Cf2とノードNDとを接続するかを切替える。スイッチ232は、スイッチ信号SW4bに従って、容量Cf1と電圧VRMとを接続するか、容量Cf1とノードNDとを接続するかを切替える。再び、図1を参照して、キャリブレーション部30は、第1~第4ステージの容量Ci1、Ci2についてのキャリブレーションを実行する。キャリブレーション部30は、測定部52と、ステージ1用メモリ58と、ステージ2用メモリ63と、ステージ3用メモリ68と、ステージ4用メモリ73と、補正部31とを備える。測定部52は、平均化部53と、レジスタAと、レジスタBと、減算部57とを備える。平均化部53は、カウンタ54を備える、平均化部53は、各ステージの各容量についてのキャリブレーションのために、補正部31の出力を500回程度測定して、その平均値を計算する。カウンタ54は、全500回程度の測定のうちの現在までの測定回数をカウントする。具体的には、平均化部53は、キャリブレーションする容量Ci1,Ci2のいずれかを電圧VRMで充電したときの補正部31の最新の出力と、レジスタA内の過去の補正部31の出力の平均値とに基づいて、補正部31の出力の平均値を更新してレジスタAに保存する。たとえば、レジスタA内に第1~n-1回目までの測定値a1、a2、、an1の平均値MAが格納されており、現在のカウンタがnで、測定された値がanのときには、平均化部53は、{n-1×MAan}/nを計算して、レジスタAの格納値を更新する。また、平均化部53は、キャリブレーションする容量Ci1,Ci2のいずれかを電圧VRTで充電したときの補正部31の最新の出力と、レジスタB内の過去の補正部31の出力の平均値とに基づいて、補正部31の出力の平均値を更新してレジスタBに保存する。たとえば、レジスタB内に第1~n-1回目までの測定値b1、b2、、bn1の平均値MBが格納されており、現在のカウンタがnで、測定された値がbnのときには、平均化部53は、{n-1×MBbn}/nを計算して、レジスタBの格納値を更新する。レジスタAは、キャリブレーションする容量Ci1,Ci2のいずれかを電圧VRMで充電したときの補正部31の出力の平均値を格納する。レジスタBは、キャリブレーションする容量Ci1,Ci2のいずれかを電圧VRTで充電したときの補正部31の出力の平均値を格納する。減算部57は、レジスタA内のデータからレジスタB内のデータを減算する。ステージ1用メモリ58は、ステージ1の補正量を記憶する。ステージ1用メモリ58は、Ci1用書込メモリ59と、Ci1用読出メモリ60と、Ci2用書込メモリ61と、Ci2用読出メモリ62とを含む。ステージ2用メモリ63は、ステージ2の補正量を記憶する。ステージ2用メモリ63は、Ci1用書込メモリ64と、Ci1用読出メモリ65と、Ci2用書込メモリ66と、Ci2用読出メモリ66とを含む。ステージ3用メモリ68は、ステージ3の補正量を記憶する。ステージ3用メモリ68は、Ci1用書込メモリ69と、Ci1用読出メモリ70と、Ci2用書込メモリ71と、Ci2用読出メモリ72とを含む。ステージ4用メモリ73は、ステージ4の補正量を記憶する。ステージ4用メモリ73は、Ci1用書込メモリ74と、Ci1用読出メモリ75と、Ci2用書込メモリ76と、Ci2用読出メモリ76とを含む。Ci1用書込メモリ59,64,69,74は、容量Ci1に関するキャリブレーションの実行によって求められた補正量を記憶する。Ci1用書込メモリ59,64,69,74内の補正量は、ステージ1のキャリブレーションが終了後に、次のキャリブレーションおよび通常動作における補正量を求めるために、Ci1用読出メモリ60,65,70,75に転送される。Ci1用読出メモリ60,65,70,75の補正量は、補正部31に出力されて、キャリブレーションおよび通常動作時に利用される。Ci2用書込メモリ61,66,71,76は、容量Ci2に関するキャリブレーションの実行によって求められた補正量を記憶する。Ci2用書込メモリ61,66,71,76内の補正量は、ステージ1のキャリブレーションが終了後に、次のキャリブレーションおよび通常動作における補正量を求めるために、Ci2用読出メモリ62,67,72,77に転送される。Ci2用読出メモリ62,67,72,77の補正量は、補正部31に出力されて、キャリブレーションおよび通常動作時に利用される。上記のように、Cin用書込メモリとCin用読出メモリn=1、2を設けた理由は、仮に同じメモリを用いるとした場合には、複数のインターバル期間を通して補正を行なうときに、補正途中の値を用いて、通常動作時に補正を行ってしまうからである。たとえば、あるインターバル期間にステージ4、3、2のキャリブレーションを実行することによって算出された補正量を用いて、通常動作での補正部の出力を計算したのでは、ステージ1のキャリブレーションによる補正量が加えられていないため、正しい補正が行なわれないからである。これを回避するために、ステージ1のキャリブレーションが終了するまでは、ステージ2~4についても、前回のキャリブレーションによる補正量を用いることが必要である。そのためにCin用書込メモリとCin用読出メモリの2種類を設けた。なお、図1では、Cin用書込メモリとCin用読出メモリを直列に接続しているが、2つのメモリを並列に接続し、一方を書込用、他方を読出用とし、これを交互に入変えて使用する構成でもよい。補正部31は、選択部78,80,82,84と、有効化部79,81,83,85と、加算部86とを含む。選択部78は、ステージ4の容量Ci1についてのキャリブレーションを実行している場合には、Ci1用読出メモリ60に格納されている値を選択して出力し、ステージ4の容量Ci2についてのキャリブレーションを実行している場合には、Ci2用読出メモリ62に格納されている値を選択して出力する。選択部78は、他のステージのキャリブレーションを実行中の場合、および通常動作時には、SADC2のエンコーダ5からエラー補正回路51へ出力される4ビットのデジタル値にしたがって、Ci1用読出メモリ60とCi2用読出メモリ62のいずれかに格納されている値を選択、または両方を選択加算して出力する。たとえば、SADC3のエンコーダ5から出力される3ビットのデジタル値が4のとき、Ci1用読出メモリ60を選択して、その格納値の2倍の値を出力する。SADC3のエンコーダ5から出力される3ビットのデジタル値が3のとき、Ci1用読出メモリ60を選択して、その格納値を出力する。SADC3のエンコーダ5から出力される3ビットのデジタル値2のとき、Ci1用読出メモリ60およびCi2用読出メモリ62のいずれも選択せずに、いずれも、出力しない。SADC3のエンコーダ5から出力される3ビットのデジタル値が1のときCi2用読出メモリ62を選択して、その格納値を出力する。SADC3のエンコーダ5から出力される3ビットのデジタル値が0のとき、Ci2用読出メモリ62を選択して、その格納値の2倍の値を出力する。選択部80,82,84も、選択部78と同様である。有効化部79は、システム制御部1からの有効化信号ef4が活性化されたときに、選択部78の出力を加算部86へ出力する。有効化信号ef4は、ステージ1~ステージ4のキャリブレーションを実行するとき、および通常動作時に活性化される。有効化部81は、システム制御部1からの有効化信号ef3が活性化されたときに、選択部80の出力を加算部86へ出力する。有効化信号ef3は、ステージ1~ステージ3のキャリブレーションを実行するとき、および通常動作時に活性化される。有効化部83は、システム制御部1からの有効化信号ef2が活性化されたときに、選択部82の出力を加算部86へ出力する。有効化信号ef2は、ステージ1~ステージ2のキャリブレーションを実行するとき、および通常動作時に活性化される。有効化部85は、システム制御部1からの有効化信号ef1が活性化されたときに、選択部84の出力を加算部86へ出力する。有効化信号ef1は、ステージ1のキャリブレーションを実行するとき、および通常動作時に活性化される。加算部86は、パイプラインADC50のエラー補正回路51からの10ビットの出力値と、有効化部79、有効化部81、有効化部83、および有効化部85の出力を加算する。各ステージのキャリブレーション手順図4および図5は、ステージss=1~4のキャリブレーションの手順を表わすフローチャートである。まず、レジスタAおよびレジスタB内のデータの初期化、カウンタ54の初期化などが行なわれるステップS101。次に、n=1に設定されるステップS102。次に、i=1に設定されるステップS103。次に、スイッチ201、202、203~208、209、211、212、214、216をオフにし、かつスイッチ213、215をオンにし、スイッチ231,232を電圧VRMと接続することによって、容量Ci1、容量Ci2、容量Cf1、容量Cf2を電圧VRMで充電するステップS104。次に、Cf1を増幅器200に接続するステップS105。次に、補正部31は、パイプラインADC50の出力の補正を実行するステップS106。次に、平均化部53は、補正部31の最新の出力と、レジスタA内の過去の補正部31の出力の累算値を加算し、累算値を更新してレジスタAに保存するステップS107。i=500でない場合にはステップS108でNO、iをインクリメントしてステップS109、ステップS104からの処理を繰返す。i=500となったときにはステップS108でYES、平均化部53は、レジスタAの格納値を500で除算して平均値を計算した後、レジスタAに保存する。また、i=1に設定されるステップS110。次に、スイッチ201、202、203~208、209、211、212、214、216をオフにし、かつスイッチ213、215をオンにし、スイッチ231,232を電圧VRMと接続することによって、容量Ci1、容量Ci2、容量Cf1、容量Cf2を電圧VRMで充電するステップS111。次に、スイッチ231、232、212をオンすることによって、容量Cf1、容量Cf2を増幅器200に接続し、かつスイッチ213、215をオフにし、スイッチ214およびスイッチ216の一方をオンにすることによって、Cinを電圧VTRで充電するステップS112。次に、補正部31は、パイプラインADC50の出力の補正を実行するステップS113。次に、平均化部53は、補正部31の最新の出力と、レジスタB内の過去の補正部31の出力の累算値を加算し、累算値を更新してレジスタBに保存するステップS114。i=500でない場合にはステップS115でNO、iをインクリメントしてステップS116、ステップS111からの処理を繰返すi=500となったときにはステップS115でYES、平均化部53は、レジスタBの格納値を500で除算して平均値を計算した後、レジスタBに保存するステップS117。次に、減算部57は、レジスタA内の平均値からレジスタB内の平均値を減算するステップS118。減算部57の減算結果でステージ用メモリのCin用書込メモリの値を更新するステップS119。n≧2でない場合にはステップS120でNO、nをインクリメントしてステップS121、ステップS102に戻る。n≧2の場合にはステップS120でYES、更新されたCi1用書込メモリ、Ci2用書込メモリのデータをそれぞれCi1用読出メモリ、Ci2用読出メモリへ転送するステップS123。キャリブレーションのタイミング図6は、第1の実施形態におけるキャリブレーションを実行するタイミングを説明するための図である。パイプラインADCを用いる主なアプリケーションは、画像映像系と通信系である。これらアプリケーションには、ある信号処理と別の信号処理の間にインターバル期間いわゆるアイドル期間が存在する。たとえば、画像映像系では、一画面のうち、各ラインごとや、各フレームごとに、信号処理が行なわず、したがってA/D変換が行なわれないインターバル期間が存在する。また、通信系では、送信時は、A/D変換が行われずインターバル期間となる。本実施の形態では、これらインターバル期間を利用して、キャリブレーションを実行する。ただし、インターバル期間として、それほど大きな時間を確保することができないことを考慮して、本願の発明者は、各インターバル期間において、どのステージのキャリブレーションを実行すべきかについて検討を行なった。図6に示すように、キャリブレーションのタイミング信号は、システム制御部1から送られている。すなわち、システム制御部1からのキャリブレーションのタイミング信号がLレベルにネゲートされたときに、A/D変換が実行可能となる。システム制御部1からのキャリブレーションのタイミング信号がHレベルにアサートされたときに、キャリブレーションが実行可能となる。システム制御部1は、電源投入時やスリープなどの復帰時の立上り期間の、またはA/D変換のインターバル期間において、キャリブレーションのタイミング信号をHレベルにアサートする。本発明の実施形態では、キャリブレーション部30は、電源投入時やスリープからの復帰時などの立ち上がり期間には、ステージ1~ステージ8のうちのステージ1~ステージ4のフォアグランドキャリブレーションを実行し、1個以上のインターバル期間において、1個以上のステージのフォアグランドキャリブレーションを実行する。第1の実施形態では、具体的には、図6に示すように、キャリブレーション部30は、立ち上がり期間では、ステージ1~ステージ4のキャリブレーションを実行する。A/D変換のインターバル期間には、重要なステージであるステージ1のみを実行する。以上のように、本実施の形態によって、フォアグランドキャリブレーションが持つ利点の多くを継承しながら、インターバル期間を利用して、ステージ1のフォアグランドキャリブレーションを実行することによって、フォアグランドキャリブレーションの欠点である変動要因の非追従性を解消することができる。なお、本実施の形態では、インターバル期間を利用して、ステージ1のフォアグランドキャリブレーションを実行したが、これに限定するものではない。ステージ1およびステージ2のキャリブレーションを実行するものとしてもよいし、ステージ1、ステージ2およびステージ3のキャリブレーションを実行することとしてもよいし、ステージ1、ステージ2、ステージ3およびステージ4のキャリブレーションを実行することとしてもよい。[第2の実施形態]本実施の形態では、キャリブレーション部30は、複数のステージのキャリブレーションに要する時間が、1つのインターバル期間を超える場合には、複数のステージのキャリブレーションの実行を複数のインターバル期間に割り振る。図7は、第2の実施形態におけるキャリブレーションを実行するタイミングを説明するための図である。図7に示すように、第1のインターバル期間において、システム制御部1は、ステージ4およびステージ3のキャリブレーションを実行できる時間だけタイミング信号を活性化する。キャリブレーション部30は、ステージ4のキャリブレーションを実行する。その後、キャリブレーション部30は、ステージ3のキャリブレーションを実行する。第2のインターバル期間において、システム制御部1は、ステージ2のキャリブレーションを実行できる時間だけタイミング信号を活性化する。キャリブレーション部30は、ステージ2のキャリブレーションを実行する。第3のインターバル期間において、システム制御部1は、ステージ1のキャリブレーションを実行できる時間だけタイミング信号を活性化する。キャリブレーション部30は、ステージ1のキャリブレーションを実行する。第4のインターバル期間において、システム制御部1は、ステージ4およびステージ3のキャリブレーションを実行できる時間だけタイミング信号を活性化する。キャリブレーション部30は、ステージ4のキャリブレーションを実行する。その後、キャリブレーション部30は、ステージ3のキャリブレーションを実行する。以上によって、各インターバル期間が短い場合でもフォアグランドキャリブレーションを実現できる。[第3の実施形態]第3の実施形態では、システム制御部1が、インターバル期間に収まるように、キャリブレーションを実行するステージを管理する。キャリブレーション部30は、システム制御部1でスケジューリングされた順序に従って、各インターバル期間に、1個以上のステージのキャリブレーションを実行する。図8は、第3の実施形態におけるキャリブレーションを実行するタイミングを説明するための図である。図8に示すように、第1のインターバル期間において、システム制御部1は、ステージ4のキャリブレーションの実行タイミングを指定する信号CL4をキャリブレーション部30に送り、キャリブレーション部30は、ステージ4のキャリブレーションを実行する。その後、システム制御部1は、ステージ3のキャリブレーションの実行タイミングを指定する信号CL3をキャリブレーション部30に送り、キャリブレーション部30は、ステージ3のキャリブレーションを実行する。第2のインターバル期間において、システム制御部1は、ステージ2のキャリブレーションの実行タイミングを指定する信号CL2をキャリブレーション部30に送り、キャリブレーション部30は、ステージ2のキャリブレーションを実行する。第3のインターバル期間において、システム制御部1は、ステージ1のキャリブレーションの実行タイミングを指定する信号CL1をキャリブレーション部30に送り、キャリブレーション部30は、ステージ1のキャリブレーションを実行する。第4のインターバル期間において、システム制御部1は、ステージ4のキャリブレーションの実行タイミングを指定する信号CL4をキャリブレーション部30に送り、キャリブレーション部30は、ステージ4のキャリブレーションを実行する。その後、システム制御部1は、ステージ3のキャリブレーションの実行タイミングを指定する信号CL3をキャリブレーション部30に送り、キャリブレーション部30は、ステージ3のキャリブレーションを実行する。[第4の実施形態]第4の実施形態では、キャリブレーション部30は、各インターバル期間に、可能な限り多くのステージのキャリブレーションを順次実行し、各インターバル期間内にキャリブレーションが終了しなかったステージについては、キャリブレーションの途中結果の情報を破棄して、次のインターバル期間にキャリブレーションを最初から再実行する。図9は、第4の実施形態におけるキャリブレーションを実行するタイミングを説明するための図である。図9に示すように、第1のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ4およびステージ3のキャリブレーションを実行する。その後、キャリブレーション部30は、ステージ2のキャリブレーションの実行中にタイミング信号の非活性化によって、ステージ2のキャリブレーションを中止し、途中結果の情報を破棄する。第2のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ2のキャリブレーションを最初から実行する。その後、キャリブレーション部30は、ステージ1のキャリブレーションの実行中にタイミング信号の非活性化によって、ステージ1のキャリブレーションを中止し、途中結果の情報を破棄する。第3のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ1のキャリブレーションを最初から実行する。その後、キャリブレーション部30は、ステージ4のキャリブレーションの実行中にタイミング信号の非活性化によって、ステージ4のキャリブレーションを中止し、途中結果の情報を破棄する。第4のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ4のキャリブレーションを最初から実行する。その後、キャリブレーション部30は、ステージ3のキャリブレーションを実行する。その後、キャリブレーション部30は、ステージ2のキャリブレーションの実行中にタイミング信号の非活性化によって、ステージ2のキャリブレーションを中止し、途中結果の情報を破棄する。本実施の形態では、システム制御部は、各キャリブレーション期間にタイミング信号を活性化させるだけでよく各ステージに必要なキャリブレーション時間を把握する必要がないため、制御が容易になる。[第5の実施形態]第1の実施形態で説明したように、ステージ1~ステージ4の各キャリブレーションは、2個の互いに独立な容量Ci1、Ci2についてのキャリブレーションからなる。容量Ci1についての補正量の算出は、容量Ci2についての補正量に依存せず、容量Ci2についての補正量の算出も、容量Ci1についての補正量に依存しないからである。容量Ci1、Ci2についてのそれぞれのキャリブレーションを要素キャリブレーションと呼ぶことにする。本実施の形態では、キャリブレーション部30は、1個のステージの2個の要素キャリブレーションを1個のインターバル期間で実行できない場合には、複数のインターバル期間で、1個のステージの2個の要素キャリブレーションを実行する。図10は、第5の実施形態におけるキャリブレーションを実行するタイミングを説明するための図である。図10に示すように、第1のインターバル期間において、システム制御部1は、ステージ4のキャリブレーションを実行できる時間だけタイミング信号を活性化する。キャリブレーション部30は、ステージ4のキャリブレーションを実行する。第2のインターバル期間において、システム制御部1は、ステージ3のキャリブレーションを実行できる時間だけタイミング信号を活性化する。キャリブレーション部30は、ステージ3のキャリブレーションを実行する。第3のインターバル期間において、システム制御部1は、ステージ2のキャリブレーションを実行できる時間だけタイミング信号を活性化する。キャリブレーション部30は、ステージ2のキャリブレーションを実行する。第4のインターバル期間において、システム制御部1は、ステージ1の容量Ci1についての要素キャリブレーションステージ1Aを実行できる時間だけタイミング信号を活性化する。キャリブレーション部30はステージ1の容量Ci1についての要素キャリブレーションを実行する。第5のインターバル期間において、システム制御部1は、ステージ1の容量Ci2についての要素キャリブレーションステージ1Bを実行できる時間だけタイミング信号を活性化する。キャリブレーション部30はステージ1の容量Ci2についての要素キャリブレーションを実行する。以上によって、各インターバル期間が短い場合でも、フォアグランドキャリブレーションを実現できる。[第6の実施形態]第6の実施形態では、システム制御部1が、インターバル期間に収まるように、実行するキャリブレーションおよび要素キャリブレーションのステージを管理する。キャリブレーション部30は、システム制御部1でスケジューリングされた順序に従って、各インターバル期間に、1個以上のステージのキャリブレーションまたは要素キャリブレーションを実行する。図11は、第6の実施形態におけるキャリブレーションを実行するタイミングを説明するための図である。図11に示すように、第1のインターバル期間において、システム制御部1は、ステージ4のキャリブレーションの実行タイミングを指定する信号CL4をキャリブレーション部30に送り、キャリブレーション部30は、ステージ4のキャリブレーションを実行する。第2のインターバル期間において、システム制御部1は、ステージ3のキャリブレーションの実行タイミングを指定する信号CL3をキャリブレーション部30に送り、キャリブレーション部30は、ステージ3のキャリブレーションを実行する。第3のインターバル期間において、システム制御部1は、ステージ2のキャリブレーションの実行タイミングを指定する信号CL2をキャリブレーション部30に送り、キャリブレーション部30は、ステージ2のキャリブレーションを実行する。第4のインターバル期間において、システム制御部1は、ステージ1の容量Ci1についての要素キャリブレーションステージ1Aの実行タイミングを指定する信号CL1Aをキャリブレーション部30に送り、キャリブレーション部30は、ステージ1の容量Ci1についての要素キャリブレーションを実行する。第5のインターバル期間において、システム制御部1は、ステージ1の容量Ci2についての要素キャリブレーションステージ1Bの実行タイミングを指定する信号CL1Bをキャリブレーション部30に送り、キャリブレーション部30は、ステージ1の容量Ci2についての要素キャリブレーションを実行する。[第7の実施形態]第7の実施形態では、キャリブレーション部30は、各インターバル期間に、可能な限り多くの要素キャリブレーションを順次実行をし、各インターバル期間内にキャリブレーションが終了しなかった要素キャリブレーションについては、キャリブレーションの途中結果の情報を破棄して、次のインターバル期間にキャリブレーションを最初から再実行する。図12は、第7の実施形態におけるキャリブレーションを実行するタイミングを説明するための図である。第1のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ4のキャリブレーションを実行する。その後、キャリブレーション部30は、ステージ3のキャリブレーションの実行中にタイミング信号の非活性化によって、ステージ3のキャリブレーションを中止し、途中結果の情報を破棄する。第2のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ3のキャリブレーションを最初から実行する。その後、キャリブレーション部30は、ステージ2のキャリブレーションの実行中にタイミング信号の非活性化によって、ステージ2のキャリブレーションを中止し、途中結果の情報を破棄する。第3のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ2のキャリブレーションを最初から実行する。ステージ2のキャリブレーションの終了後、タイミング信号が非活性化される。第4のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ1の容量Ci1についての要素キャリブレーションステージ1Aを実行する。ステージ1Aのキャリブレーションの終了後、タイミング信号が非活性化される。第5のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ1の容量Ci2についての要素キャリブレーションステージ1Bを実行する。その後、キャリブレーション部30は、ステージ4のキャリブレーションの実行中にタイミング信号の非活性化によって、ステージ4のキャリブレーションを中止し、途中結果の情報を破棄する。第6のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ4のキャリブレーションを最初から実行する。[第8の実施形態]第8の実施形態では、キャリブレーション部30は、各インターバル期間に、可能な限り多くの要素キャリブレーションまたはステージのキャリブレーションを順次実行をし、各インターバル期間内にキャリブレーションが終了しなかった要素キャリブレーションまたはステージのキャリブレーションについては、キャリブレーションの途中結果の情報を保存して、次のインターバル期間に途中結果の情報を用いて、キャリブレーションを再開する。途中結果の情報として保持するものとして、たとえばカウンタ54の値、レジスタAおよびレジスタBの格納値がある。図13は、第8の実施形態におけるキャリブレーションを実行するタイミングを説明するための図である。第1のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ4のキャリブレーションを実行する。その後、キャリブレーション部30は、ステージ3のキャリブレーションの実行中にタイミング信号の非活性化によって、ステージ3のキャリブレーションを中止し、途中結果の情報を保持する。第2のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ3のキャリブレーションの途中結果の情報を用いて、ステージ3のキャリブレーションを途中から再開する。その後、キャリブレーション部30は、ステージ2のキャリブレーションの実行中にタイミング信号の非活性化によって、ステージ2のキャリブレーションを中止し、途中結果の情報を保持する。第3のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ2のキャリブレーションの途中結果の情報を用いて、ステージ2のキャリブレーションを途中から再開する。その後、キャリブレーション部30は、ステージ1Aのキャリブレーションの実行中にタイミング信号の非活性化によって、ステージ1Aのキャリブレーションを中止し、途中結果の情報を保持する。第4のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ1Aのキャリブレーションの途中結果の情報を用いて、ステージ1Aのキャリブレーションを途中から再開する。その後、キャリブレーション部30は、ステージ1Bのキャリブレーションを実行し終了後、タイミング信号が非活性化される。第5のインターバル期間では、キャリブレーション部30は、タイミング信号の活性化にしたがって、ステージ4のキャリブレーションを実行する。その後、キャリブレーション部30は、ステージ3のキャリブレーションの実行中にタイミング信号の非活性化によって、ステージ3のキャリブレーションを中止し、途中結果の情報を保持する。[第9の実施形態]第1~第8の実施形態では、キャリブレーション部30は、すべてのインターバル期間において、いずれかのステージのキャリブレーションを実行したが、本実施の形態では、キャリブレーション部30は、少なくとも1つのインターバル期間において、いずれのステージのキャリブレーションも実行しない。図14は、第9の実施形態におけるキャリブレーションを実行するタイミングを説明するための図である。図14に示すように、第4のインターバル期間および第5のインターバル期間では、いずれのステージのキャリブレーションも実行しない。以上のように、本実施の形態によれば、キャリブレーションを実行しないインターバル期間でパイプラインADCを休ませることができるため、消費電力を低減することができる。[第10の実施形態]図15は、第10の実施形態のパイプラインA/Dコンバータシステムの構成図である。図15の構成が、図1の構成と相違する点は、キャリブレーション部33である。キャリブレーション部33は、立ち上げ時においては、容量Ci1についてのキャリブレーションを実行して初期補正量を求め、容量Ci2についてのキャリブレーションを実行して初期補正量を求める。キャリブレーション部33は、インターバル期間においては、容量Ci1についてだけキャリブレーションを実行して補正量を求める。この補正量と立ち上げ時において求めた、容量Ci1についての初期補正量との差分補正量を求める。このようにした理由は、誤差要因が、固定要因素子固有の要因および容量のばらつきなどと、変動要因温度変動による速度特性の変化などに分けられることに着目したからである。前者の要因については、電源投入時や、スリープからの復帰時などの、立ち上がり期間で補正量を計算し、後者の要因については、インターバル時間で補正量を測定する。変動要因については、容量Ci1と容量Ci2について共通であるとし、容量Ci1についてのみ補正量を求める。キャリブレーション部30は、通常動作時には、立ち上がり期間に求めた複数の初期補正量のそれぞれと差分補正値とを加算して得られる値に基づいて、パイプラインADC50の出力を補正する。キャリブレーション部33は、測定部191と、ステージ1用メモリ151と、ステージ2用メモリ168と、ステージ3用メモリ169と、ステージ4用メモリ170と、補正部34とを備える。測定部52は、第1の実施形態と同様の平均化部53と、レジスタAと、レジスタBと、減算部57に加えて、減算部39と、測定値メモリ40とを備える。測定値メモリ40は、ステージ1Ci1用メモリ41と、ステージ2Ci1用メモリ43と、ステージ3Ci1用メモリ45と、ステージ4Ci1用メモリ47とを含む。ステージ1Ci1用メモリ41は、ステージ1の容量Ci1の立ち上げ時のキャリブレーション時において、容量Ci1を電圧VRMで充電したときの補正部34の出力値の平均値D111と、ステージ1の容量Ci1の立ち上げ時のキャリブレーション時において、容量Ci1を電圧VRTで充電したときの補正部34の出力値の平均値D112を記憶する。ステージ2Ci1用メモリ43は、ステージ2の容量Ci1の立ち上げ時のキャリブレーション時において、容量Ci1を電圧VRMで充電したときの補正部34の出力値の平均値D211と、ステージ2の容量Ci1の立ち上げ時のキャリブレーション時において、容量Ci1を電圧VRTで充電したときの補正部34の出力値の平均値D212を記憶する。ステージ3Ci1用メモリ45は、ステージ3の容量Ci1の立ち上げ時のキャリブレーション時において、容量Ci1を電圧VRMで充電したときの補正部34の出力値の平均値D311と、ステージ3の容量Ci1の立ち上げ時のキャリブレーション時において、容量Ci1を電圧VRTで充電したときの補正部34の出力値の平均値D312を記憶する。ステージ4Ci1用メモリ47は、ステージ4の容量Ci1の立ち上げ時のキャリブレーション時において、容量Ci1を電圧VRMで充電したときの補正部34の出力値の平均値D411と、ステージ4の容量Ci1の立ち上げ時のキャリブレーション時において、容量Ci1を電圧VRTで充電したときの補正部34の出力値の平均値D412を記憶する。減算部39は、インターバル期間のキャリブレーションに平均化部53から出力される平均値と、測定値メモリ49の格納値とを減算して、レジスタAまたはレジスタBに記憶する。減算部39は、ステージ1の容量Ci1のインターバル期間のキャリブレーション時において、容量Ci1を電圧VRMで充電したときの補正部34の出力値の平均値からステージ1Ci1用メモリ41の格納値D111を減算して、レジスタAに記憶する。減算部39は、ステージ1の容量Ci1のインターバル期間のキャリブレーション時において、容量Ci1を電圧VRTで充電したときの補正部34の出力値の平均値からステージ1Ci1用メモリ41の格納値D112を減算して、レジスタBに記憶する。減算部39は、ステージ2の容量Ci1のインターバル期間のキャリブレーション時において、容量Ci1を電圧VRMで充電したときの補正部34の出力値の平均値からステージ2Ci1用メモリ43の格納値D211を減算して、レジスタAに記憶する。減算部39は、ステージ2の容量Ci1のインターバル期間のキャリブレーション時において、容量Ci1を電圧VRTで充電したときの補正部34の出力値の平均値からステージ2Ci1用メモリ43の格納値D212を減算して、レジスタBに記憶する。減算部39は、ステージ3の容量Ci1のインターバル期間のキャリブレーション時において、容量Ci1を電圧VRMで充電したときの補正部34の出力値の平均値からステージ3Ci1用メモリ45の格納値D311を減算して、レジスタAに記憶する。減算部39は、ステージ3の容量Ci1のインターバル期間のキャリブレーション時において、容量Ci1を電圧VRTで充電したときの補正部34の出力値の平均値からステージ3Ci1用メモリ45の格納値D312を減算して、レジスタBに記憶する。減算部39は、ステージ4の容量Ci1のインターバル期間のキャリブレーション時において、容量Ci1を電圧VRMで充電したときの補正部34の出力値の平均値からステージ4Ci1用メモリ47の格納値D411を減算して、レジスタAに記憶する。減算部39は、ステージ4の容量Ci1のインターバル期間のキャリブレーション時において、容量Ci1を電圧VRTで充電したときの補正部34の出力値の平均値からステージ4Ci1用メモリ47の格納値D412を減算して、レジスタBに記憶する。ステージ1用メモリ151は、ステージ1の補正量を記憶する。ステージ1用メモリ151は、Ci1用メモリ153と、Ci2用メモリ154と、Ci1用過渡状態書込メモリ152と、Ci1用読出メモリ155とを含む。Ci1用メモリ153は、ステージ1の容量Ci1の立ち上げ期間のキャリブレーション時において、減算部57から出力される初期補正量を記憶する。Ci2用メモリ154は、ステージ1の容量Ci2の立ち上げ期間のキャリブレーション時において、減算部57から出力される初期補正量を記憶する。Ci1用過渡状態書込メモリ152は、ステージ1の容量Ci1のインターバル期間のキャリブレーション時において、減算部57から出力される差分補正量を記憶する。Ci1用過渡状態書込メモリ152内の差分補正量は、ステージ1のキャリブレーションが終了後に、次のキャリブレーションおよび通常動作における補正量を求めるために、Ci1用読出メモリ155に転送される。Ci1用読出メモリ155の差分補正量は、補正部34に出力されて、キャリブレーションおよび通常動作時に利用される。ステージ2用メモリ168は、ステージ2の補正量を記憶する。ステージ2用メモリ168は、Ci1用メモリ157と、Ci2用メモリ158と、Ci1用過渡状態書込メモリ156と、Ci1用読出メモリ159とを含む。Ci1用メモリ157は、ステージ2の容量Ci1の立ち上げ期間のキャリブレーション時において、減算部57から出力される初期補正量を記憶する。Ci2用メモリ158は、ステージ2の容量Ci2の立ち上げ期間のキャリブレーション時において、減算部57から出力される初期補正量を記憶する。Ci1用過渡状態書込メモリ156は、ステージ2の容量Ci1のインターバル期間のキャリブレーション時において、減算部57から出力される差分補正量を記憶する。Ci1用過渡状態書込メモリ156内の差分補正量は、ステージ1のキャリブレーションが終了後に、次のキャリブレーションおよび通常動作における補正量を求めるために、Ci1用読出メモリ159に転送される。Ci1用読出メモリ159の差分補正量は、補正部34に出力されて、キャリブレーションおよび通常動作時に利用される。ステージ3用メモリ169は、ステージ3の補正量を記憶する。ステージ3用メモリ169は、Ci1用メモリ161と、Ci2用メモリ162と、Ci1用過渡状態書込メモリ160と、Ci1用読出メモリ163とを含む。Ci1用メモリ161は、ステージ3の容量Ci1の立ち上げ期間のキャリブレーション時において、減算部57から出力される初期補正量を記憶する。Ci2用メモリ162は、ステージ3の容量Ci2の立ち上げ期間のキャリブレーション時において、減算部57から出力される初期補正量を記憶する。Ci1用過渡状態書込メモリ160は、ステージ3の容量Ci1のインターバル期間のキャリブレーション時において、減算部57から出力される差分補正量を記憶する。Ci1用過渡状態書込メモリ160内の差分補正量は、ステージ1のキャリブレーションが終了後に、次のキャリブレーションおよび通常動作における補正量を求めるために、Ci1用読出メモリ163に転送される。Ci1用読出メモリ163の差分補正量は、補正部34に出力されて、キャリブレーションおよび通常動作時に利用される。ステージ4用メモリ170は、ステージ4の補正量を記憶する。ステージ4用メモリ170は、Ci1用メモリ165と、Ci2用メモリ166と、Ci1用過渡状態書込メモリ164と、Ci1用読出メモリ167とを含む。Ci1用メモリ165は、ステージ4の容量Ci1の立ち上げ期間のキャリブレーション時において、減算部57から出力される初期補正量を記憶する。Ci2用メモリ166は、ステージ4の容量Ci2の立ち上げ期間のキャリブレーション時において、減算部57から出力される初期補正量を記憶する。Ci1用過渡状態書込メモリ164は、ステージ4の容量Ci1のインターバル期間のキャリブレーション時において、減算部57から出力される差分補正量を記憶する。Ci1用過渡状態書込メモリ164内の差分補正量は、ステージ1のキャリブレーションが終了後に、次のキャリブレーションおよび通常動作における補正量を求めるために、Ci1用読出メモリ167に転送される。Ci1用読出メモリ167の差分補正量は、補正部34に出力されて、キャリブレーションおよび通常動作時に利用される。補正部34は、第1の実施形態と同様の選択部78,80,82,84と、有効化部79,81,83,85と、加算部86に加えて、加算部35,36,37,38とを含む。加算部35は、選択部78の出力とCi1用読出メモリ155の格納値とを加算して、有効化部79へ出力する。加算部36は、選択部80の出力とCi1用読出メモリ159の格納値とを加算して、有効化部81へ出力する。加算部37は、選択部82の出力とCi1用読出メモリ163の格納値とを加算して、有効化部83へ出力する。加算部38は、選択部84の出力とCi1用読出メモリ167の格納値とを加算して、有効化部85へ出力する。[第11の実施形態]図16は、第11の実施形態のパイプラインA/Dコンバータシステムの構成図である。図16の構成が図1の構成と相違する点は、キャリブレーション部32における測定部87である。測定部87は、図1と同様に、平均化部53、レジスタA、レジスタB、減算部57を備える。減算部57は、減算結果をテンポラリメモリ88に保存する。テンポラリメモリ88は、ステージ1Ci1用メモリ89、ステージ1Ci2用メモリ90、ステージ2Ci1用メモリ91、ステージ2Ci2用メモリ92、ステージ3Ci1用メモリ93、ステージ3Ci2用メモリ94、ステージ4Ci1用メモリ95、ステージ4Ci2用メモリ96とを含む。ステージ1Ci1用メモリ89は、ステージ1の容量Ci1について減算部57から出力された補正量の最新のn回分のデータを記憶する。ステージ1Ci2用メモリ90は、ステージ1の容量Ci2について減算部57から出力された補正量の最新のn回分のデータを記憶する。ステージ2Ci1用メモリ91は、ステージ2の容量Ci1について減算部57から出力された補正量の最新のn回分のデータを記憶する。ステージ2Ci2用メモリ92は、ステージ2の容量Ci2について減算部57から出力された補正量の最新のn回分のデータを記憶する。ステージ3Ci1用メモリ93は、ステージ3の容量Ci1について減算部57から出力された補正量の最新のn回分のデータを記憶する。ステージ3Ci2用メモリ94は、ステージ3の容量Ci2について減算部57から出力された補正量の最新のn回分のデータを記憶する。ステージ4Ci1用メモリ95は、ステージ4の容量Ci1について減算部57から出力された補正量の最新のn回分のデータを記憶する。ステージ4Ci2用メモリ96は、ステージ4の容量Ci2について減算部57から出力された補正量の最新のn回分のデータを記憶する。移動平均部97は、ステージ1の容量Ci1についてのキャリブレーション時には、ステージ1Ci1用メモリ89に格納されたn回分の補正量の線形加重移動平均を計算して、計算結果でCi1用書込メモリ59の格納値を更新する。移動平均部97は、ステージ1の容量Ci2についてのキャリブレーション時には、ステージ1Ci2用メモリ90に格納されたn回分の補正量の線形加重移動平均を計算して、計算結果でCi2用書込メモリ61の格納値を更新する。移動平均部97は、ステージ2の容量Ci1についてのキャリブレーション時には、ステージ2Ci1用メモリ91に格納されたn回分の補正量の線形加重移動平均を計算して、計算結果でCi1用書込メモリ64の格納値を更新する。移動平均部97は、ステージ2の容量Ci2についてのキャリブレーション時には、ステージ2Ci2用メモリ92に格納されたn回分の補正量の線形加重移動平均を計算して、計算結果でCi2用書込メモリ66の格納値を更新する。移動平均部97は、ステージ3の容量Ci1についてのキャリブレーション時には、ステージ3Ci1用メモリ93に格納されたn回分の補正量の線形加重移動平均を計算して、計算結果でCi1用書込メモリ69の格納値を更新する。移動平均部97は、ステージ3の容量Ci2についてのキャリブレーション時には、ステージ3Ci2用メモリ94に格納されたn回分の補正量の線形加重移動平均を計算して、計算結果でCi2用書込メモリ71の格納値を更新する。移動平均部97は、ステージ4の容量Ci1についてのキャリブレーション時には、ステージ4Ci1用メモリ95に格納されたn回分の補正量の線形加重移動平均を計算して、計算結果でCi1用書込メモリ74の格納値を更新する。移動平均部97は、ステージ4の容量Ci2についてのキャリブレーション時には、ステージ4Ci2用メモリ96に格納されたn回分の補正量の線形加重移動平均を計算して、計算結果でCi2用書込メモリ76の格納値を更新する。上述の線形加重移動平均では、現在に近い順からan、an-1,,a1のデータが格納されている場合に、{n×ann-1×an-11×a1}/12nが計算される。以上のように、本実施の形態では、移動平均によってノイズの影響を低減することができる。その結果、測定部によって、第1の実施形態で500回の測定で平均値を算出していたのに対して、本実施の形態では、500回よりも少ない回数の測定で平均値を算出するようにすることができる。なお、本実施の形態では、線形加重移動平均を用いたが、これの代わりに単純移動平均を用いることとしてもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"