ロードロック室と、前記ロードロック室とゲートバルブを介して接続された搬送室と、前記搬送室とゲートバルブを介して接続された基板加熱室と、前記搬送室とゲートバルブを介して接続されたリークレートが1×10-10Pam3/秒以下である成膜室と、を有することを特徴とする成膜装置。請求項1において、前記成膜室を複数有することを特徴とする成膜装置。請求項1または請求項2において、前記ロードロック室を複数有することを特徴とする成膜装置。ロードロック室と、前記ロードロック室とゲートバルブを介して接続された基板加熱室と、前記基板加熱室とゲートバルブを介して接続されたリークレートが1×10-10Pam3/秒以下である成膜室と、を有することを特徴とする成膜装置。ロードロック室と、前記ロードロック室とゲートバルブを介して接続された基板加熱室と、前記基板加熱室とゲートバルブを介して接続されたリークレートが1×10-10Pam3/秒以下である第1の成膜室と、前記第1の成膜室とゲートバルブを介して接続されたリークレートが1×10-10Pam3/秒以下である第2の成膜室と、を有することを特徴とする成膜装置。請求項1乃至請求項5のいずれか一において、前記基板加熱室は、プラズマ処理室を兼ねることを特徴とする成膜装置。請求項1乃至請求項6のいずれか一において、前記成膜室、前記第1の成膜室及び前記第2の成膜室の少なくとも一におけるターゲットと基板との距離が、スパッタ粒子、ガス分子またはイオンの平均自由行程よりも小さいことを特徴とする成膜装置。請求項1乃至請求項6のいずれか一において、前記成膜室、前記第1の成膜室及び前記第2の成膜室の少なくとも一におけるターゲットと基板との距離が、25mm以下であることを特徴とする成膜装置。請求項1乃至請求項8のいずれか一において、成膜ガスの供給源と、前記成膜室、前記第1の成膜室及び前記第2の成膜室の少なくとも一と、を有し、前記成膜ガスの供給源と、前記成膜室、前記第1の成膜室及び前記第2の成膜室の少なくとも一との間に精製機を有することを特徴する成膜装置。請求項9において、前記精製機から、前記成膜室、前記第1の成膜室及び前記第2の成膜室の少なくとも一までの配管の長さが、5m以下であることを特徴とする成膜装置。リークレートが1×10-10Pam3/秒以下である真空排気された成膜室に基板を導入した後、前記成膜室に99.999999以上の純度である成膜ガスを導入し、前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に膜を成膜することを特徴とする成膜方法。真空排気された基板加熱室に基板を導入した後、前記基板を、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において250°C以上基板の歪み点未満で熱処理し、前記熱処理された基板を、大気に暴露することなく、リークレートが1×10-10Pam3/秒以下である真空排気された成膜室に導入した後、前記成膜室に99.999999以上の純度である成膜ガスを導入し、前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に膜を成膜することを特徴とする成膜方法。真空排気された基板加熱室に基板を導入した後、前記基板を、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において250°C以上基板の歪み点未満で熱処理し、前記熱処理された基板を、大気に暴露することなく、リークレートが1×10-10Pam3/秒以下である真空排気された第1の成膜室に導入した後、前記第1の成膜室に99.999999以上の純度である成膜ガスを導入し、前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に絶縁膜を成膜し、前記絶縁膜が成膜された基板を、大気に暴露することなく、リークレートが1×10-10Pam3/秒以下である真空排気された第2の成膜室に導入した後、前記第2の成膜室に99.999999以上の純度である成膜ガスを導入し、前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に酸化物半導体膜を成膜することを特徴とする成膜方法。真空排気されたプラズマ処理室に基板を導入した後、前記基板をプラズマ処理し、前記プラズマ処理された基板を、大気に暴露することなく、リークレートが1×10-10Pam3/秒以下である真空排気された第1の成膜室に導入した後、前記第1の成膜室に99.999999以上の純度である成膜ガスを導入し、前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に絶縁膜を成膜し、前記絶縁膜が成膜された基板を、大気に暴露することなく、リークレートが1×10-10Pam3/秒以下である真空排気された第2の成膜室に導入した後、前記第2の成膜室に99.999999以上の純度である成膜ガスを導入し、前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に酸化物半導体膜を成膜することを特徴とする成膜方法。請求項13または請求項14のいずれか一において、前記酸化物半導体膜の成膜時の基板温度が、100°C以上400°C以下であることを特徴とする成膜方法。請求項13または請求項14において、前記絶縁膜の成膜時の基板温度が、50°C以上450°C以下であることを特徴とする成膜方法。酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタと比較して信頼性が劣る場合があった。また、酸化物半導体を用いたトランジスタの電気特性は、基板内、基板間及びロット間において、ばらつきが大きい場合があった。そこで、信頼性が高く、電気特性のばらつきの小さい酸化物半導体を用いた半導体装置を作製することを目的とし、そのための成膜装置及び該成膜装置を用いた成膜方法を示す。酸化物半導体を用いたトランジスタにおいて、水素の一部がドナーとなり、電子を生じることが知られている。酸化物半導体中で電子が発生すると、ゲート電圧を印加しなくてもドレイン電流が流れてしまう。そのため、しきい値電圧がマイナスシフトする。酸化物半導体を用いたトランジスタはn型を示すことが多く、しきい値電圧のマイナスシフトによってノーマリーオンの特性となる。ここで、ノーマリーオンとは、ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことである。また、トランジスタを作製した後で、酸化物半導体へ水素が混入することによって、トランジスタのしきい値電圧が変動する場合がある。しきい値電圧の変動は、トランジスタの信頼性を著しく損なう。本発明者は、スパッタリング法で成膜すると膜中に意図しない水素が含まれてしまうことを見出した。なお、本明細書において水素とは水素原子を指し、例えば水素を含むと記載した場合、水素分子、炭化水素、水酸基及び水などに起因した水素も含む。本発明の一態様は、ロードロック室と、ロードロック室とゲートバルブを介して接続された搬送室と、搬送室とゲートバルブを介して接続された基板加熱室と、搬送室とゲートバルブを介して接続されたリークレートが1×10-10Pam3/秒以下である成膜室と、を有する成膜装置である。なお、ロードロック室、基板加熱室及び成膜室を各々複数有してもよい。また、本発明の一態様は、ロードロック室と、ロードロック室とゲートバルブを介して接続された基板加熱室と、基板加熱室とゲートバルブを介して接続されたリークレートが1×10-10Pam3/秒以下である成膜室と、を有すること成膜装置である。また、本発明の一態様は、ロードロック室と、ロードロック室とゲートバルブを介して接続された基板加熱室と、基板加熱室とゲートバルブを介して接続されたリークレートが1×10-10Pam3/秒以下である第1の成膜室と、第1の成膜室とゲートバルブを介して接続されたリークレートが1×10-10Pam3/秒以下である第2の成膜室と、を有する成膜装置である。ここで、成膜ガスは純度が99.999999以上とすることが好ましい。成膜ガスの純度を高めるために、成膜ガスの供給源と成膜室との間に精製機を設けてもよい。精製機から成膜室までの配管の長さは5m以下、好ましくは1m以下とする。本発明の一態様は、成膜圧力を0.8Pa以下、好ましくは0.4Pa以下に制御し、成膜時のターゲットと基板との距離を40mm以下、好ましくは25mm以下とする成膜装置である。本発明の一態様は、リークレートが1×10-10Pam3/秒以下である真空排気された成膜室に基板を導入した後、成膜室に99.999999以上の純度である成膜ガスを導入し、該成膜ガスを用いてターゲットをスパッタリングして、基板上に膜を成膜する成膜方法である。また、本発明の一態様は、真空排気された基板加熱室に基板を導入した後、基板を不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において250°C以上基板の歪み点未満で熱処理し、熱処理された基板を大気に暴露することなくリークレートが1×10-10Pam3/秒以下である真空排気された成膜室に導入した後、成膜室に99.999999以上の純度である成膜ガスを導入し、該成膜ガスを用いてターゲットをスパッタリングして、基板上に膜を成膜する成膜方法である。本明細書において減圧雰囲気とは、圧力が10Pa以下のことを指す。また、不活性雰囲気とは、不活性ガス窒素、希ガスヘリウム、ネオン、アルゴン、クリプトン、キセノンなどを主成分とする雰囲気であって、水素が含まれないことが好ましい。例えば、導入する不活性ガスの純度を、8N99.999999以上、好ましくは9N99.9999999以上とする。または、不活性雰囲気とは、不活性ガスを主成分とする雰囲気で、反応性ガスが0.1ppm未満である雰囲気のことである。反応性ガスとは、半導体や金属などと反応するガスのことをいう。また、本発明の一態様は、真空排気された基板加熱室に基板を導入した後、基板を不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において250°C以上基板の歪み点未満で熱処理し、熱処理された基板を大気に暴露することなくリークレートが1×10-10Pam3/秒以下である真空排気された第1の成膜室に導入した後、第1の成膜室に99.999999以上の純度である成膜ガスを導入し、該成膜ガスを用いてターゲットをスパッタリングして、基板上に絶縁膜を成膜し、絶縁膜が成膜された基板を、大気に暴露することなく、リークレートが1×10-10Pam3/秒以下である真空排気された第2の成膜室に導入した後、第2の成膜室に99.999999以上の純度である成膜ガスを導入し、該成膜ガスを用いてターゲットをスパッタリングして、基板上に酸化物半導体膜を成膜する成膜方法である。ここで、絶縁膜は、基板温度を50°C以上450°C以下として成膜するとよい。基板温度を50°C以上450°C以下とすることで絶縁膜に含まれる水素を低減できる。より好ましくは、基板温度を100°C以上400°C以下とする。また、酸化物半導体膜は、基板温度を100°C以上400°C以下として成膜するとよい。なお、基板加熱室がプラズマ処理室を兼ねる場合、前述の熱処理に変えてプラズマ処理によって基板表面の水素を低減してもよい。プラズマ処理は、低温で処理可能であり、かつ短時間で効率よく水素を除去することができる。特に、基板表面に強く結合している水素の除去に効果的である。また、水素をブロッキングする膜でトランジスタを挟み込むことで、外部からの水素の混入を抑制することができる。さらに、トランジスタを構成する膜からの水素の脱離及び拡散の影響を低減する必要がある。このためには、トランジスタを構成する膜中の水素濃度を低減することが有効である。加えて、各膜と膜の界面には、大気中で吸着した水素を有する場合がある。この水素を低減するには、大気暴露を極力控えることが有効である。しかしながら、大気暴露せざるを得ない場合、成膜直前に不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において250°C以上基板の歪み点未満で熱処理することが好ましい。前述の熱処理によって、基板表面に吸着した水素を効率よく除去することができる。このように、本発明の一態様は、トランジスタを構成する各膜及び各膜の界面において、混入する水素を低減することを技術的思想とする。本発明の一態様により、酸化物半導体膜に含まれる水素を低減でき、しきい値電圧のばらつきの少ない、安定した電気特性を有するトランジスタが提供される。または、本発明の一態様により、酸化物半導体膜に接する膜中の水素を低減できるため、酸化物半導体膜への水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高いトランジスタを有する半導体装置が提供される。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。実施の形態1本実施の形態では、成膜時に水素の混入が少ない成膜装置の構成について図1を用いて説明する。図1Aは、マルチチャンバーの成膜装置である。該成膜装置は、基板を収容するカセットポート14を3つ有する基板供給室11と、ロードロック室12a及びロードロック室12bと、搬送室13と、基板加熱室15と、リークレートが1×10-10Pam3/秒以下である成膜室10aと、リークレートが1×10-10Pam3/秒以下である成膜室10bと、リークレートが1×10-10Pam3/秒以下である成膜室10cと、を有する。基板供給室は、ロードロック室12a及びロードロック室12bと接続する。ロードロック室12a及びロードロック室12bは、搬送室13と接続する。基板加熱室15、成膜室10a、成膜室10b及び成膜室10cは、搬送室13とのみ接続する。各室の接続部にはゲートバルブ16a~16hが設けられており、各室を独立して真空状態に保持することができる。なお、成膜室10a、成膜室10b及び成膜室10cは、純度が99.999999以上の成膜ガスを導入することができる。図示しないが、搬送室13は一以上の基板搬送ロボットを有する。ここで、基板加熱室15は、水素をほとんど含まない雰囲気不活性雰囲気、減圧雰囲気または乾燥空気雰囲気など下に制御することができる。例えば、水分については露点-40°C以下、好ましくは露点-50°C以下の乾燥窒素雰囲気にすることができる。ここで、基板加熱室15は、プラズマ処理室を兼ねると好ましい。枚様式マルチチャンバーの成膜装置は、処理と処理の間で基板を大気暴露する必要がなく、基板に水素が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、成膜室、ロードロック室及び基板加熱室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。図2Aを用いて図1Aに示す成膜室の一例について説明する。成膜室10は、ターゲット32と、ターゲットを支持するターゲットホルダ34と、ターゲットホルダ34に整合器52を介して電力を供給するRF電源50と、内部に基板ヒータ44が埋め込まれた基板を支える基板ホルダ42と、シャッター軸46を軸として回転可能なシャッター板48と、成膜ガスを供給する成膜ガス供給源56と、成膜ガス供給源56と成膜室10の間に設けられた精製機54と、成膜室10に接続した真空ポンプ58と、を有する。ここで、成膜室10、RF電源50、シャッター軸46、シャッター板48及び基板ホルダ42はGNDに接続される。ただし、目的に応じて成膜室10、シャッター軸46、シャッター板48及び基板ホルダ42のいずれか一以上を電気的に浮かせてもよい。また、真空ポンプ58は、一台に限定されず複数台設けてもよい。例えば、粗引き用ポンプと高真空用ポンプを並列または直列に接続しても構わない。また、成膜ガス供給源56及び精製機54を複数設けても構わない。例えば、成膜ガス種の数に応じて、成膜ガス供給源及び精製機のセットを増加させることができる。増設した成膜ガス供給源及び精製機のセットは、成膜室10に直接接続してもよく、その場合、各々の精製機と成膜室10との間に成膜ガス流量を制御するためのマスフローコントローラを設けてもよい。または、増設した成膜ガス供給源及び精製機のセットは成膜室10と精製機54との間を結ぶ配管に接続しても構わない。図示しないが、ターゲットホルダ34の内部または下部にマグネットを設けると、ターゲット周辺に高密度のプラズマを閉じこめることができて好ましい。この方法はマグネトロンスパッタリング法と呼ばれ、堆積速度が高く、基板へのプラズマダメージが少なく、かつ膜質も良好となる。マグネトロンスパッタリング法において、マグネットを回転可能にすると、磁界の偏りを低減できるため、ターゲットの使用効率が高まり、かつ基板の面内における膜質のばらつきを低減できる。また、ここではRF電源をスパッタリング用電源として用いたが、必ずしもRF電源に限定されるものではなく、用途によってDC電源またはAC電源に代えたり、二種類以上の電源を切り替え可能として設けてもよい。DC電源またはAC電源を用いる場合、電源とターゲットホルダとの間の整合器は不要になる。また、基板ホルダには、基板を支えるためのチャック機構を設ける必要がある。チャック機構には、静電チャック方式及びクランプ方式などがある。膜質、膜厚の基板面内の均一性を高めるために、基板ホルダに回転機構を設けてもよい。また、基板ホルダを複数設けて、一度に複数枚の基板を成膜可能な成膜室としても構わない。また、シャッター軸46、シャッター板48及び基板ヒータ44を設けない構成としても構わない。図2Aでは、ターゲットが基板の下にある構成としたが、ターゲットが基板の上にある構成や横にある構成としても構わない。基板加熱室15は、例えば、抵抗発熱体などを用いて加熱してもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱しても用いてもよい。例えば、GRTAGasRapidThermalAnneal、LRTALampRapidThermalAnnealなどのRTARapidThermalAnnealを用いることができる。LRTAは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する。GRTAは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。例えば、基板加熱室15は、図2Bの構成とすればよい。基板加熱室15には、内部に基板ヒータ44の埋め込まれた基板ホルダ42と、成膜ガスを供給する成膜ガス供給源56と、成膜ガス供給源56と基板加熱室15の間に設けられた精製機54と、基板加熱室15に接続した真空ポンプ58と、を有する。ここで、基板加熱室15がプラズマ処理室を兼ねる場合、基板ホルダ42は、整合器52を介してRF電源50に接続され、対向電極68が設けられる。なお、基板ヒータによる加熱機構に代えて、基板ホルダに対向する位置にLRTAを設けてもよい。その場合、基板に効率よく熱を伝えるために、基板ホルダ42に反射板を設けてもよい。図1Bは、図1Aと構成の異なる成膜装置である。該成膜装置は、ロードロック室22aと、基板加熱室25と、リークレートが1×10-10Pam3/秒以下である成膜室20aと、リークレートが1×10-10Pam3/秒以下である成膜室20bと、ロードロック室22bと、を有する。ロードロック室22aは基板加熱室25と接続し、基板加熱室25は成膜室20aと接続し、成膜室20aは成膜室20bと接続し、成膜室20bはロードロック室22bと接続する。各室の接続部にはゲートバルブ26a~26fが設けられており、各室を独立して真空状態に保持することができる。なお、成膜室20a及び成膜室20bは、図1Aの成膜室10a、成膜室10b及び成膜室10cと同様の構成とする。また、基板加熱室25は、図1Aの基板加熱室15と同様の構成とする。基板は図1Bに示す矢印の一方向にのみ搬送され、基板の導入口と搬出口が異なる。図1Aの枚様式マルチチャンバーの成膜装置と異なり搬送室を有さないため、フットプリントを小さくできる。なお、成膜室、ロードロック室及び基板加熱室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。例えば、成膜室20bを省いても構わないし、成膜室20bと接続する第2の基板加熱室または第3の成膜室を設けてもよい。室温における成膜において膜中に混入する水素の量は、成膜室に含まれる水素の量の102~104倍にもなると推定される。そのため、成膜室に含まれる水素を極力低減する必要がある。具体的には、成膜室のリークレートを1×10-10Pam3/秒以下とすることで、成膜での膜中に混入する水素を低減することができる。リークは、大きく外部リーク及び内部リークに分かれる。外部リークとは、微小な穴やシール不良などによって真空系の外から気体が流入することである。内部リークとは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを1×10-10Pam3/秒以下とするために、外部リーク及び内部リークの両面から対策をとる必要がある。例えば、成膜室の開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属材料を用いると好ましい。メタルガスケットはOリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属材料の不動態を用いることで、メタルガスケットから生じる水素を含む放出ガスが抑制され、内部リークを低減することができる。成膜装置を構成する部材として、水素を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の材料を鉄、クロム及びニッケルなどを含む合金材料に被覆して用いてもよい。鉄、クロム及びニッケルなどを含む合金材料は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。または、前述の成膜装置の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。成膜装置の部材は、極力金属材料のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。また、成膜圧力を0.8Pa以下、好ましくは0.4Pa以下とし、成膜時のターゲットと基板との距離を40mm以下、好ましくは25mm以下とすることで、スパッタ粒子と、別のスパッタ粒子、ガス分子またはイオンとが衝突する頻度を下げることができる。即ち、成膜圧力に応じてターゲットと基板との距離をスパッタ粒子、ガス分子またはイオンの平均自由行程よりも小さくすればよい。例えば、圧力を0.4Pa、温度を25°C絶対温度を298Kにおける平均自由行程は、アルゴン分子が28.3mm、酸素分子が26.4mm、水素分子が48.7mm、水分子が31.3mm、ヘリウム分子が57.9mm、ネオン分子が42.3mmである。なお、圧力が2倍になれば平均自由行程は2分の1になり、絶対温度が2倍になれば平均自由行程は2倍になる。ここで、成膜ガスを導入する直前に精製機を設けてもよい。このとき、精製機から成膜室までの配管の長さを5m以下、好ましくは1m以下とする。配管の長さを5m以下または1m以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。さらに、成膜ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばSUS316L-EP配管と比べ、水素を含む放出ガスの量が少なく、成膜ガスへの不純物の混入を低減できる。また、配管の継手には、高性能超小型メタルガスケット継手UPG継手を用いるとよい。また、配管の材料を全て金属材料で構成することで、樹脂等を用いた場合と比べ、生じる放出ガス及び外部リークの影響を低減できて好ましい。成膜室の排気は、ドライポンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポンプなどの高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素や水の排気能力が低い。そこで、水の排気能力の高いクライオポンプ及び水素の排気能力の高いスパッタイオンポンプを組み合わせることが有効となる。成膜室に存在する吸着物は、吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないが、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、予め排気しておくことが重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を10倍程度大きくすることができる。ベーキングは100°C以上450°C以下で行えばよい。このとき、不活性ガスを導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。また、ベーキングと同時にダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ここで、ダミー成膜とは、ダミー基板に対してスパッタリングによる成膜を行うことで、ダミー基板及び成膜室内壁に膜を堆積させ、成膜室内の不純物及び成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない材料が好ましく、例えば後述する基板100と同様の材料を用いてもよい。以上の成膜装置を用いて、酸化物半導体膜を成膜することで、酸化物半導体膜への水素の混入を抑制できる。さらには、以上の成膜装置を用いて、該酸化物半導体膜に接する膜を成膜することで、酸化物半導体膜に接する膜から酸化物半導体膜へ水素が混入することを抑制できる。この結果、電気特性のばらつきの少ない、信頼性の高い半導体装置を作製することができる。実施の形態2本実施の形態では、水素の混入が少ない成膜方法を用いた半導体装置の作製方法の一形態を、図3乃至図7を用いて説明する。図3には、本発明の一態様の半導体装置の例として、トップゲートトップコンタクト型であるトランジスタ151の上面図及び断面図を示す。ここで、図3Aは上面図であり、図3B及び図3Cはそれぞれ、図3AにおけるA-B断面及びC-D断面における断面図である。なお、図3Aでは、煩雑になることを避けるため、トランジスタ151の構成要素の一部例えば、ゲート絶縁膜112などを省略している。図3に示すトランジスタ151は、基板100と、基板100上の絶縁膜102と、絶縁膜102上の酸化物半導体膜106と、酸化物半導体膜106上に設けられたソース電極108a及びドレイン電極108bと、ソース電極108a及びドレイン電極108bを覆い、酸化物半導体膜106と一部が接するゲート絶縁膜112と、酸化物半導体膜106上にゲート絶縁膜112を介して設けられたゲート電極114とを含む。基板100の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板100として用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板100として用いてもよい。また、基板100として、可撓性基板を用いてもよい。その場合は、可撓性基板上に直接的にトランジスタを作製してもよい。なお、可撓性基板上にトランジスタを設けるには、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、基板100である可撓性基板に転置する方法もある。その場合には、基板100とトランジスタとの間に剥離層を設けるとよい。絶縁膜102の材料には、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウムまたは窒化アルミニウムなどを単層または積層して用いる。例えば、絶縁膜102を窒化シリコン膜と酸化シリコン膜の積層構造とすると、基板などからトランジスタ151への水分の混入を防ぐことができる。絶縁膜102を積層構造で形成する場合、酸化物半導体膜106と接する側の膜を加熱により酸素を放出する絶縁膜酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどとするとよい。こうすることで、絶縁膜102から酸化物半導体膜106へ酸素が供給され、酸化物半導体膜106の酸素欠損、及び絶縁膜102と酸化物半導体膜106の界面準位を低減することができる。酸化物半導体膜106の酸素欠損はしきい値電圧のマイナスシフトの原因となり、また、絶縁膜102と酸化物半導体膜106の界面準位はトランジスタの信頼性を低下させる。なお、絶縁膜102はトランジスタ151の下地膜として機能する。なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometry及び水素前方散乱法HFS:HydrogenForwardscatteringSpectrometryを用いて測定した場合に、組成範囲として酸素が50原子~70原子、窒素が0.5原子~15原子、シリコンが25原子~35原子、水素が0原子~10原子の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、RBS及びHFSを用いて測定した場合に、組成範囲として酸素が5原子~30原子、窒素が20原子~55原子、シリコンが25原子~35原子、水素が10原子~30原子の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。加熱により酸素を放出するとは、TDSThermalDesorptionSpectroscopy:昇温脱離ガス分光法分析にて、酸素原子に換算したときの酸素の放出量が1.0×1018atoms/cm3以上、好ましくは1.0×1020atoms/cm3以上、さらに好ましくは3.0×1020atoms/cm3以上であることをいう。ここで、TDS分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。TDS分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、絶縁膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。例えば、標準試料である所定の密度の水素を含むシリコンウェハのTDS分析結果、及び絶縁膜のTDS分析結果から、絶縁膜の酸素分子の放出量NO2は、数式1で求めることができる。ここで、TDS分析で得られる質量数32で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数32のものとしてCH3OHがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数17の酸素原子または質量数18の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。NO2=NH2/SH2×SO2×α数式1NH2は、標準試料から脱離した水素分子を密度で換算した値である。SH2は、標準試料をTDS分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、NH2/SH2とする。SO2は、絶縁膜をTDS分析したときのスペクトルの積分値である。αは、TDS分析におけるスペクトル強度に影響する係数である。数式1の詳細に関しては、特開平6-275697公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置EMD-WA1000S/Wを用い、標準試料として1×1016atoms/cm3の水素原子を含むシリコンウェハを用いて測定した。また、TDS分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。なお、NO2は酸素分子の放出量である。絶縁膜においては、酸素原子に換算したときの酸素の放出量は、酸素分子の放出量の2倍となる。上記構成において、加熱により酸素を放出する絶縁膜は、酸素が過剰な酸化シリコンSiOXX>2であってもよい。酸素が過剰な酸化シリコンSiOXX>2とは、シリコン原子数の2倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。酸化物半導体膜に用いる材料としては、四元系金属酸化物であるIn-Sn-Ga-Zn-O系の材料や、三元系金属酸化物であるIn-Ga-Zn-O系の材料、In-Sn-Zn-O系の材料、In-Al-Zn-O系の材料、Sn-Ga-Zn-O系の材料、Al-Ga-Zn-O系の材料、Sn-Al-Zn-O系の材料や、二元系金属酸化物であるIn-Zn-O系の材料、Sn-Zn-O系の材料、Al-Zn-O系の材料、Zn-Mg-O系の材料、Sn-Mg-O系の材料、In-Mg-O系の材料、In-Ga-O系の材料や、In-O系の材料、Sn-O系の材料、Zn-O系の材料などを用いてもよい。また、上記の材料にSiO2を含ませてもよい。ここで、例えば、In-Ga-Zn-O系の材料とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物膜、という意味であり、その組成比は特に問わない。また、InとGaとZn以外の元素を含んでいてもよい。また、酸化物半導体膜は、化学式InMO3ZnOmm>0で表記される材料を用いた薄膜により形成する。ここで、Mは、Ga、Al、Mn及びCoから選ばれた一または複数の金属元素を示す。例えば、Mとして、Ga、Ga及びAl、Ga及びMnまたはGa及びCoなどを用いてもよい。酸化物半導体膜は、バンドギャップが3eV以上、好ましくは3eV以上3.6eV未満とすればよい。また、電子親和力が4eV以上、好ましくは4eV以上4.9eV未満とすればよい。このような材料において、さらに、ドナーまたはアクセプタに由来するキャリア濃度が1×1014cm-3未満、好ましくは1×1011cm-3未満とすればよい。さらに、酸化物半導体膜の水素濃度は、1×1018cm-3未満、好ましくは1×1016cm-3未満とすればよい。上記酸化物半導体膜を活性層に有する薄膜トランジスタは、オフ電流を1zAゼプトアンペア、10-21Aというような極めて低い値とすることができる。ゲート絶縁膜112は、絶縁膜102と同様の構成としてもよい。このとき、トランジスタのゲート絶縁膜として機能することを考慮して、酸化ハフニウムや酸化アルミニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物半導体とゲート絶縁膜との界面状態などを考慮し、酸化シリコン、酸化窒化シリコン、窒化シリコンに酸化ハフニウムや酸化アルミニウムなどの比誘電率の高い材料を積層してもよい。トランジスタ151上には、さらに保護絶縁膜が設けられていてもよい。保護絶縁膜は、絶縁膜102と同様の構成とすることができる。また、ソース電極108aやドレイン電極108bと配線とを電気的に接続させるために、絶縁膜102、ゲート絶縁膜112などには開口が形成されていてもよい。また、酸化物半導体膜106の下方に、さらに、第2のゲート電極を有していてもよい。なお、酸化物半導体膜106は島状に加工されていることが好ましいが、島状に加工されていなくてもよい。また、酸化物半導体膜106とソース電極108a、ドレイン電極108bとの間に、ソース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。図4Aでは、酸化物半導体膜106とソース電極108aとが重なる部分の間にバッファ128aを、酸化物半導体膜106とドレイン電極108bとが重なる部分の間にバッファ128bを設けている。図4Bでは、ソース電極108a及びドレイン電極108bの下部に接してバッファ128a及びバッファ128bを設けている。酸化物導電膜は、酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズIn2O3―SnO2、ITOと略記する、酸化インジウム酸化亜鉛In2O3―ZnOまたはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。ソース領域及びドレイン領域として、酸化物導電膜を酸化物半導体膜106とソース電極108a、ドレイン電極108bとの間に設けることで、ソース領域及びドレイン領域と酸化物半導体膜106のコンタクト抵抗を低くすることができ、トランジスタ151が高速動作をすることができる。図4A及び図4Bは、バッファの有する機能に違いはなく、形成方法によって形状が異なる例である。図5には、トランジスタ151とは異なる構成のトランジスタの断面構造を示す。図5Aに示すトランジスタ152は、絶縁膜102、酸化物半導体膜106、ソース電極108a、ドレイン電極108b、ゲート絶縁膜112、ゲート電極114を含む点で、トランジスタ151と共通している。トランジスタ152とトランジスタ151との相違は、酸化物半導体膜106と、ソース電極108aやドレイン電極108bが接続する位置である。即ち、トランジスタ152では、酸化物半導体膜106の下部において、酸化物半導体膜106と、ソース電極108aやドレイン電極108bとが接している。その他の構成要素については、図1のトランジスタ151と同様である。また、酸化物半導体膜106とソース電極108a、ドレイン電極108bとの間に、ソース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。図5Bでは、酸化物半導体膜106とソース電極108aとが重なる部分の間にバッファ128aを、酸化物半導体膜106とドレイン電極108bとが重なる部分の間にバッファ128bを設けている。なお、図示しないが、バッファ128a及びバッファ128bは、それぞれソース電極108a及びドレイン電極108bと同様の上面形状で設けられてもよい。図5Cでは、ソース電極108aの直下にバッファ128aを、ドレイン電極108bの直下にバッファ128bを設けている。この場合、バッファ128a及びバッファ128bの側面部が酸化物半導体膜106との電気的な接続箇所になる。以下、図6A乃至図6Eを用いて、図3に示すトランジスタ151の作製工程の一例について説明する。なお、本実施の形態において、成膜及び熱処理またはプラズマ処理は、可能な限り真空状態のまま連続insituで行う。まずは、図1Aの成膜装置を用いた場合の工程を示す。まず、基板100をロードロック室12aに導入する。次に、基板加熱室15に移動させ、基板加熱室15で基板100に吸着している水素を第1の熱処理またはプラズマ処理などで除去する。ここで、第1の熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、100°C以上基板の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素亜酸化窒素、一酸化窒素、二酸化窒素などを用いる。その後、リークレートが1×10-10Pam3/秒以下である成膜室10aに基板100を移動させ、厚さ50nm以上500nm以下、好ましくは200nm以上400nm以下の絶縁膜102をスパッタリング法によって成膜する図6A参照。。その後、基板加熱室15に基板100を移動させ、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において150°C以上280°C以下、好ましくは200°C以上250°C以下で第2の熱処理を行ってもよい。第2の熱処理によって、基板100及び絶縁膜102から水素を除去することができる。なお、第2の熱処理は、絶縁膜102から水素を除去するが、酸素を極力放出させない温度で行う。そして、リークレートが1×10-10Pam3/秒以下である成膜室10bに基板100を移動させ、酸化物半導体膜をスパッタリング法によって成膜する。その後、基板加熱室15に基板100を移動させ、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において250°C以上470°C以下で第3の熱処理を行い、酸化物半導体膜中から水素を除去すると同時に絶縁膜102から酸化物半導体膜に酸素を供給してもよい。なお、第3の熱処理は、第2の熱処理よりも5°C以上高い温度で行う。このように、図1Aの成膜装置を用いることによって成膜時に水素の混入が少ない作製プロセスを進めることができる。次に、同様の工程を図1Bの成膜装置を用いた場合について示す。まず、基板100をロードロック室22aに導入する。次に、基板加熱室25に移動させ、基板加熱室25で基板100に吸着している水素を第1の熱処理またはプラズマ処理などで除去する。ここで、第1の熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、100°C以上基板の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素亜酸化窒素、一酸化窒素、二酸化窒素などを用いる。その後、リークレートが1×10-10Pam3/秒以下である成膜室20aに基板100を移動させ、膜厚300nmの絶縁膜102をスパッタリング法によって成膜する図6A参照。。そして、リークレートが1×10-10Pam3/秒以下である成膜室20bに基板100を移動させ、膜厚30nmの酸化物半導体膜をスパッタリング法によって成膜する。このように、図1Bの成膜装置を用いることによって成膜時に水素の混入が少ない作製プロセスを進めることができる。ここで、基板加熱室15または基板加熱室25において、熱せられた不活性雰囲気中に基板を投入するGRTA処理を用いると、短時間での高温熱処理が可能となり、スループットの向上が実現できる。また、基板の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性雰囲気を酸化性雰囲気に切り替えてもよい。酸化性雰囲気において熱処理を行うことで、酸化物半導体膜の酸素欠損を埋めることができるとともに、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができる。酸化物半導体膜の厚さは、3nm以上50nm以下とすることが好ましい。酸化物半導体膜を厚くしすぎると例えば、厚さを100nm以上、短チャネル効果の影響が大きくなり、サイズの小さなトランジスタでノーマリーオンになるおそれがあるためである。本実施の形態では、酸化物半導体膜を、In-Ga-Zn-O系の酸化物ターゲットを用いて成膜する。In-Ga-Zn-O系の酸化物ターゲットとしては、例えば、組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の酸化物ターゲットを用いることができる。なお、ターゲットの材料及び組成を上述したものに限定する必要はない。例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の組成比の酸化物ターゲットを用いることもできる。酸化物ターゲットの相対密度は、90以上100以下、好ましくは95以上100以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜を緻密な膜とすることができるためである。酸化物半導体膜の成膜は、希ガス雰囲気下、酸素雰囲気下または希ガスと酸素の混合ガス雰囲気下などで行えばよい。例えば、酸化物半導体膜は、次のように成膜することができる。基板とターゲットの間との距離を60mm、圧力を0.4Pa、直流DC電源を0.5kW、成膜雰囲気をアルゴンと酸素の混合雰囲気酸素流量比率33とすることができる。なお、パルスDCスパッタリング法を用いると、成膜時に発生する粉状物質パーティクル、ごみともいうが軽減でき、厚さの分布も均一となるため好ましい。基板温度は100°C以上400°C以下とする。基板100が加熱された状態で成膜を行うことで、酸化物半導体膜に含まれる過剰な水素やその他の不純物濃度を低減することができる。また、スパッタリングによる損傷を軽減することができる。また、絶縁膜102から酸素が放出され、酸化物半導体膜中の酸素欠損及び絶縁膜102と酸化物半導体膜との界面準位を低減することができる。基板100を大気に暴露した後、酸化物半導体膜に対して、第3の熱処理を行ってもよい。第3の熱処理によって酸化物半導体膜中の、過剰な水素を除去し、かつ酸化物半導体膜の構造を整えることができる。第3の熱処理の温度は、100°C以上650°C以下または基板の歪み点未満、好ましくは250°C以上600°C以下、さらに好ましくは250°C以上450°C以下とする。熱処理は、酸化性雰囲気下、もしくは不活性雰囲気下とする。また、絶縁膜102から酸素が放出され、酸化物半導体膜中の酸素欠損及び絶縁膜102と酸化物半導体膜との界面準位を低減することができる。第3の熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下で、350°C、1時間の条件で行うことができる。この間、酸化物半導体膜は大気に触れさせず、水や水素の混入が生じないようにする。第3の熱処理を行う装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、RTA装置を用いることができる。ところで、その後のプロセス中において、第3の熱処理と同様の熱処理を基板100に対して繰り返し行ってもよい。なお、酸化性雰囲気とは、酸化性ガス酸素ガス、オゾンガス、酸化窒素ガスなどの雰囲気であって、水素などが含まれないことが好ましい。例えば、導入する酸化性ガスの純度を、8N99.999999以上、好ましくは9N99.9999999以上とする。酸化性雰囲気は、酸化性ガスを不活性ガスと混合して用いてもよく、酸化性ガスが少なくとも10ppm以上含まれるものとする。次に、酸化物半導体膜を加工して島状の酸化物半導体膜106を形成する図6B参照。。酸化物半導体膜106の加工は、所望の形状のマスクを酸化物半導体膜上に形成した後、当該酸化物半導体膜をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成してもよい。次いで、絶縁膜102及び酸化物半導体膜106上に、ソース電極及びドレイン電極これと同じ膜で形成される配線を含むを形成するための導電膜を形成し、当該導電膜を加工して、ソース電極108a及びドレイン電極108bを形成する図6C参照。。なお、ここで形成されるソース電極108aの端部とドレイン電極108bの端部との間隔によって、トランジスタのチャネル長Lが決定されることになる。ソース電極108a及びドレイン電極108bに用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo及びWから選ばれた元素を含む金属膜または上述した元素を成分とする金属窒化物膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜などを用いることができる。また、Al、Cuなどの金属膜の下側及び上側の一方または双方にTi、Mo、Wなどの高融点金属膜またはこれらの金属窒化物膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜などを積層させた構成を用いてもよい。なお、ソース電極108a及びドレイン電極108bとなる導電膜を実施の形態1に示す装置で成膜してもよい。また、ソース電極108a及びドレイン電極108bに用いる導電膜は、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としてはIn2O3、SnO2、ZnO、ITO、In2O3―ZnOまたはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。導電膜の加工は、レジストマスクを用いたエッチングによって行うことができる。当該エッチングに用いるレジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレーザ光などを用いるとよい。なお、チャネル長L=25nm未満となるように露光を行う場合には、例えば、数nm~数10nmと極めて波長が短い超紫外線ExtremeUltravioletを用いて、レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。したがって、後に形成されるトランジスタのチャネル長Lを短くすることが可能であり、回路の動作を速くすることができる。また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の厚さを有する形状となり、アッシングによってさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。つまり、工程の簡略化が可能となる。なお、導電膜のエッチングの際に、酸化物半導体膜106の一部がエッチングされ、溝部凹部を有する酸化物半導体膜となることもある。なお、酸化物半導体膜106とソース電極108a、ドレイン電極108bとの間に、ソース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。この場合、酸化物半導体膜と酸化物導電膜の積層を形成し、酸化物半導体膜と酸化物導電膜との積層を同じフォトリソグラフィ工程によって形状を加工して島状の酸化物半導体膜106と島状の酸化物導電膜を形成する。酸化物半導体膜106及び酸化物導電膜上にソース電極108a、ドレイン電極108bを形成した後、ソース電極108a、ドレイン電極108bをマスクとして、酸化物導電膜をエッチングし、ソース領域及びドレイン領域に分割し、バッファを形成する。または、酸化物半導体膜106上に酸化物導電膜を形成し、その上に導電膜を形成し、酸化物導電膜及び導電膜を同じフォトリソグラフィ工程によって加工して、ソース電極108a及びドレイン電極108bの下部に接してそれぞれソース領域及びドレイン領域となるバッファを形成する。酸化物導電膜の成膜方法は、スパッタリング法や真空蒸着法電子ビーム蒸着法などや、アーク放電イオンプレーティング法や、スプレー法を用いる。次に、ソース電極108a及びドレイン電極108bを覆い、かつ、酸化物半導体膜106の一部と接するように、ゲート絶縁膜112を成膜する図6D参照。。なお、ゲート絶縁膜112の成膜直前に、酸化性ガスを用いたプラズマ処理を行い、露出している酸化物半導体膜106の表面を酸化し、酸素欠損を埋めてもよい。プラズマ処理を行った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体膜106の一部に接するゲート絶縁膜112を成膜することが好ましい。ゲート絶縁膜112は、絶縁膜102と同様の構成とすることができる。ゲート絶縁膜112の合計の厚さは、好ましくは1nm以上300nm以下、より好ましくは5nm以上50nm以下とする。ゲート絶縁膜が厚いほど短チャネル効果が顕著となり、しきい値電圧がマイナスシフトしやすい傾向となる。また、ゲート絶縁膜が5nm以下となるとトンネル電流によるリークが増大することがわかっている。なお、ゲート絶縁膜112を実施の形態1に示す装置で成膜してもよい。その後、導電膜を成膜し、フォトリソグラフィ工程によって加工してゲート電極114を形成する図6E参照。。ゲート電極114は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを主成分とする合金材料を用いて形成することができる。なお、ゲート電極114は、単層構造としてもよいし、積層構造としてもよい。以上の工程でトランジスタ151が作製される。次に、図7A乃至図7Eを用いて、図5Aに示すトランジスタ152の作製工程の一例について説明する。なお、本実施の形態では、図1Aの成膜装置を用いた作製方法を示す。まず、基板供給室11から基板100をロードロック室12aに搬送する。次に、基板100をロードロック室12aと搬送室13を経て基板加熱室15に移動させ、基板加熱室15で基板100に吸着している水素を第1の熱処理またはプラズマ処理などで除去する。その後、搬送室13を経てリークレートが1×10-10Pam3/秒以下である成膜室10cに基板100を移動させ、厚さ300nmの絶縁膜102をスパッタリング法によって成膜する図7A参照。。その後、導電膜を成膜する。一旦基板を成膜装置から取り出し、導電膜をフォトリソグラフィ工程によって加工してソース電極108a及びドレイン電極108bを形成する図7B参照。。なお、絶縁膜102とソース電極108a、ドレイン電極108bとの間に、ソース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。この場合、絶縁膜102上に酸化物導電膜と導電膜の積層を形成し、酸化物導電膜と導電膜との積層を同じフォトリソグラフィ工程によって形状を加工してソース電極108a及びドレイン電極108bと下部で接するソース領域及びドレイン領域となるバッファを形成すればよい。または、絶縁膜102上に導電膜と酸化物導電膜の積層を形成し、導電膜及び酸化物導電膜を同じフォトリソグラフィ工程によって加工して、ソース電極108a及びドレイン電極108bの上部に接してそれぞれソース領域及びドレイン領域となるバッファを形成してもよい。次に、基板供給室11から基板100をロードロック室12aに搬送する。次に、ロードロック室12aと搬送室13を経て基板加熱室15に移動させ、基板加熱室15で基板100に吸着している水素を第1の熱処理またはプラズマ処理などで除去する。その後、搬送室13を経てリークレートが1×10-10Pam3/秒以下である成膜室10bに基板100を移動させ、酸化物半導体膜をスパッタリング法によって成膜する。このように、図1Aの成膜装置を用いることによって水素混入の少ない作製プロセスを進めることができる。次に、酸化物半導体膜を加工して島状の酸化物半導体膜106を形成する図7C参照。。その後、トランジスタ151と同様の第1の熱処理を行ってもよい。なお、ソース電極108a及びドレイン電極108bの上部に接してそれぞれソース領域及びドレイン領域となるバッファを形成する場合、酸化物半導体膜106の加工の際にバッファも加工されることがある。この場合も、最終的な断面の形状は異なるものの、バッファの有する機能は異ならない。次に、酸化物半導体膜106を覆い、かつ、ソース電極108a及びドレイン電極108bの一部と接するように、ゲート絶縁膜112を成膜する図7D参照。。その後、導電膜を成膜し、フォトリソグラフィ工程によって加工してゲート電極114を形成する図7E参照。。以上の工程でトランジスタ152が形成される。以上のように、本実施の形態によって、電気特性のばらつきの少ない酸化物半導体を用いた半導体装置を提供することができる。また、信頼性の高い半導体装置を提供することができる。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態3実施の形態2において、トランジスタの半導体膜に用いることのできる酸化物半導体膜の成膜方法の一形態を、図8を用いて説明する。本実施の形態の酸化物半導体膜は、第1の結晶性酸化物半導体膜上に第1の結晶性酸化物半導体膜よりも厚い第2の結晶性酸化物半導体膜を有する積層構造である。まず、基板100上に絶縁膜102を成膜する。次に、絶縁膜102上に厚さ1nm以上10nm以下の第1の酸化物半導体膜を成膜する。第1の酸化物半導体膜の形成は、スパッタリング法を用いる。成膜時の基板温度は100°C以上400°C以下とする。本実施の形態では、酸化物半導体用ターゲットIn-Ga-Zn-O系酸化物半導体用ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、基板とターゲットの間との距離を60mm、基板温度200°C、圧力0.4Pa、直流DC電源0.5kW、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で厚さ5nmの第1の酸化物半導体膜を成膜する。次いで、基板を配置する成膜室雰囲気を窒素、または乾燥空気とし、第1の結晶化熱処理を行う。第1の結晶化熱処理の温度は、400°C以上750°C以下とする。第1の結晶化熱処理によって第1の結晶性酸化物半導体膜116aを形成する図8A参照。。第1の結晶化熱処理の温度にもよるが、第1の結晶化熱処理によって、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、c軸配向した結晶が得られる。第1の結晶化熱処理によって、膜表面の亜鉛と酸素の割合が多くなり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に1層または複数層形成され、これが膜厚方向に成長して重なる。結晶化熱処理の温度を上げると表面から内部、そして内部から底部へと結晶成長が進行する。第1の結晶化熱処理によって、絶縁膜102中の酸素を第1の結晶性酸化物半導体膜116aとの界面またはその近傍界面からプラスマイナス5nmに拡散させて、第1の結晶性酸化物半導体膜の酸素欠損、及び絶縁膜102と第1の結晶性酸化物半導体膜116aとの界面準位を低減することができる。次いで、第1の結晶性酸化物半導体膜116a上に10nmよりも厚い第2の酸化物半導体膜を成膜する。第2の酸化物半導体膜の成膜は、スパッタリング法を用い、成膜時の基板温度は100°C以上400°C以下とする。成膜時の基板温度を100°C以上400°C以下とすることにより、第1の結晶性酸化物半導体膜の表面上に接して成膜する酸化物半導体膜にプリカーサの整列が起き、所謂、秩序性を持たせることができる。本実施の形態では、酸化物半導体用ターゲットIn-Ga-Zn-O系酸化物半導体用ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、基板とターゲットの間との距離を60mm、基板温度400°C、圧力0.4Pa、直流DC電源0.5kW、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で厚さ25nmの第2の酸化物半導体膜を成膜する。次いで、第2の結晶化熱処理を行う。第2の結晶化熱処理の温度は、400°C以上750°C以下とする。第2の結晶化熱処理によって第2の結晶性酸化物半導体膜116bを形成する図8B参照。。ここで、第2の結晶化熱処理は、窒素雰囲気下、酸素雰囲気下、または窒素と酸素の混合雰囲気下で行うことにより、第2の結晶性酸化物半導体膜の高密度化及び欠陥数の低減を図れるため好ましい。第2の結晶化熱処理によって、第1の結晶性酸化物半導体膜116aを核として膜厚方向、即ち底部から内部に結晶成長が進行して第2の結晶性酸化物半導体膜116bが形成される。また、絶縁膜102の形成から第2の結晶化熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。例えば、図1Aに上面図を示す成膜装置を用いればよい。成膜室10a、10b、10c、搬送室13、及び基板加熱室15は、水素及び水分をほとんど含まない雰囲気下に制御することが好ましく、例えば、水分については露点-40°C以下、好ましくは露点-50°C以下の乾燥窒素雰囲気とする。図1Aの成膜装置を用いた作製工程の手順の一例は、まず、基板供給室11から基板100を搬送し、ロードロック室12aと搬送室13を経て基板加熱室15に移動させ、基板加熱室15で基板100に付着している水素を真空ベークなどで除去し、その後、搬送室13を経て成膜室10cに基板100を移動させ、成膜室10c内で絶縁膜102を成膜する。そして、大気に触れることなく、搬送室13を経て成膜室10aに基板100を移動させ、成膜室10a内で厚さ5nmの第1の酸化物半導体膜を成膜する。そして、大気に触れることなく、搬送室13を経て基板加熱室15に基板100を移動させ、第1の結晶化熱処理を行う。そして、大気に触れることなく、搬送室13を経て成膜室10aに基板100を移動させ、成膜室10a内で厚さ10nmよりも厚い第2の酸化物半導体膜を成膜する。そして、大気に触れることなく、搬送室13を経て基板加熱室15に基板100を移動させ、第2の結晶化熱処理を行う。このように、図1Aの成膜装置を用いることによって大気に触れることなく、作製プロセスを進めることができる。また、絶縁膜102、第1の結晶性酸化物半導体膜及び第2の結晶性酸化物半導体膜の積層を形成した後、大気に触れることなく、成膜室10b内で金属ターゲットを用いてソース電極及びドレイン電極を形成するための導電膜を第2の結晶性酸化物半導体膜上に成膜することもできる。なお、スループットの向上のために、第1の結晶性酸化物半導体膜及び第2の結晶性酸化物半導体膜を別々の成膜室で成膜しても構わない。次いで、第1の結晶性酸化物半導体膜116aと第2の結晶性酸化物半導体膜116bからなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体膜116を形成する図8C参照。。図では、第1の結晶性酸化物半導体膜116aと第2の結晶性酸化物半導体膜116bの界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。また、上記作製方法により、得られる第1の結晶性酸化物半導体膜及び第2の結晶性酸化物半導体膜は、c軸配向を有していることを特徴の一つとしている。ただし、第1の結晶性酸化物半導体膜及び第2の結晶性酸化物半導体膜は、単結晶構造ではなく、非晶質構造でもない構造であり、c軸配向を有した結晶性酸化物半導体CAAC酸化物半導体:CAxisAlignedCrystallineOxideSemiconductorである。なお、第1の結晶性酸化物半導体膜及び第2の結晶性酸化物半導体膜は、一部に結晶粒界を有している。なお、第1及び第2の結晶性酸化物半導体膜は、少なくともZnを有する酸化物材料であり、四元系金属酸化物であるIn-Al-Ga-Zn-O系の材料や、In-Al-Ga-Zn-O系の材料や、In-Sn-Ga-Zn-O系の材料や、三元系金属酸化物であるIn-Ga-Zn-O系の材料、In-Al-Zn-O系の材料、In-Sn-Zn-O系の材料、Sn-Ga-Zn-O系の材料、Al-Ga-Zn-O系の材料、Sn-Al-Zn-O系の材料や、二元系金属酸化物であるIn-Zn-O系の材料、Sn-Zn-O系の材料、Al-Zn-O系の材料、Zn-Mg-O系の材料や、Zn-O系の材料などがある。また、In-Si-Ga-Zn-O系の材料や、In-Ga-B-Zn-O系の材料や、In-B-Zn-O系の材料を用いてもよい。また、上記の材料にSiO2を含ませてもよい。ここで、例えば、In-Ga-Zn-O系の材料とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物膜、という意味であり、その組成比は特に問わない。また、InとGaとZn以外の元素を含んでいてもよい。また、第1の結晶性酸化物半導体膜上に第2の結晶性酸化物半導体膜を形成する2層構造に限定されず、第2の結晶性酸化物半導体膜の形成後に第3の結晶性酸化物半導体膜を形成するための成膜と結晶化熱処理のプロセスを繰り返し行って、3層以上の積層構造としてもよい。上記作製方法で形成された酸化物半導体積層からなる酸化物半導体膜116を、本明細書に開示する半導体装置に適用できるトランジスタ例えば、実施の形態2におけるトランジスタ151、トランジスタ152に、適宜用いることができる。また、酸化物半導体膜106として本実施の形態の酸化物半導体積層を用いた実施の形態2におけるトランジスタ151においては、酸化物半導体膜の一方の面から他方の面に電界が印加されることはなく、また、電流が酸化物半導体積層の厚さ方向一方の面から他方の面に流れる方向、具体的に図3Bでは上下方向。に流れる構造ではない。電流は、主として、酸化物半導体積層の界面を流れるトランジスタ構造であるため、トランジスタに光照射が行われ、またはバイアス-熱BT:Bias-Temperatureストレスが与えられても、電気特性の劣化は抑制または低減される。酸化物半導体膜116のような第1の結晶性酸化物半導体膜と第2の結晶性酸化物半導体膜の積層をトランジスタに用いることで、安定した電気的特性を有し、かつ、信頼性の高いトランジスタを実現できる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。本実施例では、成膜装置であるスパッタリング装置の成膜室の立ち上げ方法と、該成膜室を用いて成膜した酸化物半導体膜中の水素濃度を示す。試料は6種類用意した。試料A、試料Bおよび試料Cは、以下の方法で準備した。まず、スパッタリング装置の成膜室を大気開放した後、該成膜室を密封してドライポンプおよびクライオポンプを用い、成膜室の圧力が5×10-4Paとなるまで真空引きした。次に、室温にてダミー成膜を1分間×100枚行った後、成膜室の圧力が8×10-5Pa以下になってからシリコンウェハ上に酸化物半導体膜を成膜した。ただし、100枚のダミー成膜は、1バッチで20枚のダミー成膜を計5回行い、かつバッチ間で1時間以上真空引きを行っている。試料D、試料Eおよび試料Fは、以下の方法で準備した。まず、スパッタリング装置の成膜室を大気開放した後、該成膜室を密封してドライポンプおよびクライオポンプを用い、成膜室の圧力が5×10-4Paとなるまで真空引きした。次に、基板温度が410°Cになる温度に基板ホルダの温度を加熱し、成膜室自体の温度を200°Cとした後、さらに成膜室の圧力が5×10-4Paになるまで真空引きした。次に、ダミー成膜を5分間×100枚行った後に、9×10-5Pa以下になってから酸化物半導体膜を成膜した。ただし、100枚のダミー成膜は、1バッチで20枚のダミー成膜を計5回行い、かつバッチ間で1時間以上真空引きを行っている。酸化物半導体膜の成膜条件は以下の通りである。In-Ga-Zn-OターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]、相対密度95以上を用い、成膜電力を500WDC、成膜圧力を0.4Pa、成膜ガスをアルゴン30sccm及び酸素15sccm、ターゲットと基板との距離を60mm、成膜時基板温度を室温試料Aおよび試料D、250°C試料Bおよび試料Eまたは400°C試料Cおよび試料Fとして成膜した。なお、ダミー成膜は、成膜時基板温度以外の条件を、上述の酸化物半導体膜と同条件で行っている。試料A乃至試料Fの酸化物半導体膜の水素濃度をSIMSSecondaryIonMassSpectrometryによって測定し、結果を図9に示す。ここで、実線200Aは試料Aを、実線200Bは試料Bを、実線200Cは試料Cを、実線200Dは試料Dを、実線200Eは試料Eを、実線200Fは試料Fを、それぞれ示す。なお、図9において、およそ300nmの深さまでが酸化物半導体膜中の水素濃度を示す。図9Aより、基板温度を室温で成膜した試料Aよりも基板温度を250°Cで成膜した試料Bの酸化物半導体膜中の水素濃度が高いことがわかった。これは、酸化物半導体膜成膜時に、基板加熱による輻射熱で成膜室内壁に吸着していたガス分子が脱離し、酸化物半導体膜中に取り込まれたためと理解される。また、基板温度を400°Cで成膜した試料Cでは、基板温度を室温で成膜した試料Aと比べて酸化物半導体膜中の水素濃度が低いことがわかった。これは、成膜室内壁に吸着していたガス分子が脱離し酸化物半導体膜中に取り込まれるとともに、酸化物半導体膜を成膜しながら該酸化物半導体膜から脱ガスが起こっているためと理解される。即ち、酸化物半導体膜中に取り込まれるガス分子及び放出されるガス分子の割合によって、酸化物半導体膜中の水素濃度が図示した値になったと理解される。図9Bより、基板温度を室温で成膜した試料D及び基板温度を250°Cで成膜した試料Eの酸化物半導体膜中の水素濃度にほとんど差がないことがわかった。これは、成膜室自体の温度を上げたこと及び加熱しながらダミー成膜を行ったことによって、あらかじめ成膜室内壁に吸着していたガス分子を脱離していたためと理解される。また、基板温度を400°Cで成膜した試料Fでは、基板温度を室温で成膜した試料Dと比べて酸化物半導体膜中の水素濃度が低いことがわかった。これは、成膜室内壁からの脱ガスがほとんどなく、かつ酸化物半導体膜を成膜しながら該酸化物半導体膜から脱ガスが起こったためと理解される。以上より、酸化物半導体膜の成膜前の処理条件成膜室立ち上げ条件によって、成膜室における水素の脱離速度を高めることができ、酸化物半導体膜中の水素濃度をさらに低減できることがわかる。次に、同様の試料A乃至試料Fを用いて、TDS分析によるm/z=18のスペクトルを比較した。試料A乃至試料FのTDSスペクトルを図10に示す。なお、酸化物半導体膜の成膜前に、シリコンウェハに対し1×10-5Paの減圧雰囲気において基板温度を400°Cとして5分間の熱処理基熱処理ともいう。を行った場合のTDSスペクトルも示す。なお、基熱処理を行った試料は、真空連続で酸化物半導体膜を成膜している。ここで、m/z=18のスペクトルを示すガス分子にはH2Oがある。図10A乃至図10Fは、それぞれ試料A乃至試料FのTDSスペクトルを示す。図10中のピーク250は、試料内部または基板表面などからの、比較的エネルギーの高い結合が切れることに起因して放出するH2Oと理解される。ピーク250について基熱処理を行った試料と基熱処理を行っていない試料とを比較した。図10において、細線で示すスペクトルは基熱処理なしの試料を示し、太線で示すスペクトルは基熱処理ありの試料を示す。試料Cおよび試料Fでは基熱処理の有無によるH2Oの放出量はほとんど差がないように見えるが、その他の試料においては、基熱処理ありの試料で基熱処理なしの試料よりもH2Oの放出量が少なくなっていることがわかる。これは、基熱処理を行うことによって、基板表面に吸着していたガス分子が除去できたためと理解される。以上より、酸化物半導体膜の成膜前の基熱処理によって、基板表面に吸着しているガス分子を除去することができ、酸化物半導体膜から放出されるH2Oの量を低減できることがわかる。