基板上に第3族窒化物半導体からなるチャネル層とチャネル層とは異なる組成の第3族窒化物半導体からなる電子供給層とを有する電界効果トランジスタであって、紫外線が透過する材料をゲート電極に用いた電界効果トランジスタ。前記第3族窒化物半導体からなる電界効果トランジスタにおいて、ゲート電極と第3族窒化物半導体との界面から50nm以内の深さの第3族窒化物半導体の吸収端波長において透過率が20以上である材料をゲート電極に用いた電界効果トランジスタ。前記紫外線が透過する材料が酸化インジウムスズITO、もしくは、酸化亜鉛ZnO、ガリウムドープ酸化亜鉛GZOのいずれか一つである請求項1または2に記載の電界効果トランジスタ。前記電界効果トランジスタのチャネル層と電子供給層とが、それぞれ、GaNとAlGaN、GaNとInAlN、InGaNとInAlN、InGaNとAlGaN、あるいはInGaNとGaNとである請求項1~3のいずれかに記載の電界効果トランジスタ。前記基板がSiからなる請求項1~4のいずれかに記載の電界効果トランジスタ。前記ゲート電極にピンチオフ以下の電圧が印加される請求項1~5のいずれかに記載の電界効果トランジスタ。前記電界効果トランジスタが紫外線受光素子である請求項1~6のいずれかに記載の電界効果トランジスタ。前記電界効果トランジスタが電源回路または増幅回路と同一基板上に集積されている請求項1~7のいずれかに記載の電界効果トランジスタ。前記電源回路または増幅回路がCMOSトランジスタ回路である請求項8に記載の電界効果トランジスタ。本発明の課題は、基板の自由度があり、待機時光非照射時の電力消費が小さく、また光照射時のS/Nが大きい受光素子を提供することであり、さらには当該受光素子を電源回路あるいは増幅回路と同一基板上に集積した複合回路を提供することである。本発明者らは、紫外線を透過する材料をFETのゲート電極として用い、また、電子走行領域を半導体膜同士のヘテロ界面とすることにより、上記課題が解決することを見出した。すなわち、本発明によれば、以下の電界効果トランジスタが提供される。1基板上に第3族窒化物半導体からなるチャネル層とチャネル層とは異なる組成の第3族窒化物半導体からなる電子供給層とを有する電界効果トランジスタであって、紫外線が透過する材料をゲート電極に用いた電界効果トランジスタ。2前記電界効果トランジスタにおいて、ゲート電極と第3族窒化物半導体との界面から50nm以内の深さの第3族窒化物半導体の吸収端波長における透過率が20以上である材料をゲート電極に用いた電界効果トランジスタ。3前記紫外線が透過する材料が酸化インジウムスズITO、もしくは、酸化亜鉛ZnO、ガリウムドープ酸化亜鉛GZOのいずれかである前記1または2に記載の電界効果トランジスタ。4前記電界効果トランジスタのチャネル層と電子供給層とが、それぞれ、GaNとAlGaN、GaNとInAlN、InGaNとInAlN、InGaNとAlGaN、あるいはInGaNとGaNとである前記1~3のいずれかに記載の電界効果トランジスタ。5前記基板がSiからなる前記1~4のいずれかに記載の電界効果トランジスタ。6前記ゲート電極にピンチオフ以下の電圧が印加される前記1~5のいずれかに記載の電界効果トランジスタ。7前記電界効果トランジスタが紫外線受光素子である前記1~6のいずれかに記載の電界効果トランジスタ。8前記電界効果トランジスタが電源回路または増幅回路と同一基板上に集積されている前記1~7のいずれかに記載の電界効果トランジスタ。9前記電源回路または増幅回路がCMOSトランジスタ回路である前記8に記載の電界効果トランジスタ。以下、図面を参照しつつ本発明の実施の形態について説明する。本発明は、以下の実施形態に限定されるものではなく、発明の範囲を逸脱しない限りにおいて、変更、修正、改良を加え得るものである。図1は本実施形態関わる紫外線受光素子の構成を示す概念図である。なお、図示の都合上、図1における各層の厚みの比率は実際の比率を反映していない。図1に示す半導体積層構造1は、例示としてp型Si単結晶基板2の上に、バッファー層3を形成し、さらに、半導体層としてチャネル層4、および電子供給層6とを備える。この半導体積層構造1は、基板2の上に、バッファー層3、チャネル層4及び電子供給層6を順次エピタキシャル成長させることで形成されるので、半導体積層構造1はエピタキシャル基板と称する場合がある。本紫外線受光素子は、半導体積層構造1に、ソース電極7、ゲート電極8、ドレイン電極9を形成される。基板2は、その上に形成するバッファー層3やその上のチャネル層4および電子供給層6の組成や構造、あるいは各層の形成手法に応じて適宜に選択される。例えば、基板2としては、シリコン、ゲルマニウム、サファイア、炭化ケイ素、酸化物、SiGe合金、周期律表の第3族-第5族化合物、ホウ化物、などを用いることができる。なかでもシリコン単結晶基板が品質およびコストの点で好ましい。基板2の厚みには特段の材質上の制限はないが、取り扱いの便宜上、数百μm~数mmの厚みのものが好適である。バッファー層3は、その上に形成するチャネル層4および電子供給層6の組成や構造、あるいは各層の形成手法に応じて、様々な第3族窒化物半導体からなる単一層または多重層から形成される。バッファー層3は0.5μm~5μm以下の厚みに形成されるのが好ましく、歪や転位密度ができるだけ少ない構造とすることが好ましい。また、バッファー層3は、例えばMOCVD法やMBE法などの公知の成膜手法にて形成することができる。成膜条件を適宜に調整することにより、転位密度が1×1011/cm2以下、より好ましくは5×1010/cm2以下、さらに好ましくは1×1010/cm2以下であるように形成される。チャネル層4は、高抵抗の第3族窒化物半導体にて形成される。より好ましくは、抵抗を低減する要因となる不純物を含まない、GaNi-GaNにて形成される。図1においては、チャネル層4をi-GaNにて形成した場合を例示している。チャネル層4も、例えばMOCVD法やMBE法などの公知の成膜手法にて形成される。上記のような高い結晶性を有するバッファー層3の上に形成されることにより、チャネル層4も良好な結晶品質を有する。なお、チャネル層4とその上に形成される電子供給層6との界面近傍のチャネル層4の上部には、電子供給層6からキャリアとなる電子が供給されることにより、高濃度の2次元電子ガスが生成する2次元電子ガス領域5が形成されることになる。そしてソースとドレイン間に電圧印加するとこの2次元電子ガス領域5が電子走行領域になる。そのため、チャネル層4は、この2次元電子ガス領域5を確保するだけの厚みが必要であるが、一方で、あまりに厚みが大きすぎるとクラックが発生しやすくなることから、1μm~5μmの厚みに形成されるのが好適である。電子供給層6は、少なくともAlを含む第3族窒化物半導体にて形成される。好ましくは、AlXGa1-XNなる組成を有する第3族窒化物半導体にて、電子供給層6のバンドギャップがチャネル層4のバンドギャップよりも大きくなるように形成される。電子供給層6は、5nm~100nmの厚みに形成されることが、2次元電子ガス領域5の形成、ならびにデバイス動作からは好ましい。電子供給層6は、例えばMOCVD法やMBE法などの公知の成膜手法にて形成される。電子供給層6をXの値が大きくするほど、すなわち、Alが多くするほど、ピエゾ効果が増加し、2次元電子ガス領域5におけるシートキャリア濃度は向上する。好ましくは、電子供給層6はX≧0.2を満たす範囲の第3族窒化物半導体にて形成される。より好ましくは、X≧0.4である。ただし、Xが大きい場合は、クラックが生じやすくなるため、クラックが生じない成長条件を選択することが必要であり、X≦0.7が好ましい。また、2次元電子ガス領域5と電子供給層6との間に電子供給層6よりもバンドギャップが大きい半導体層を形成して2次元電子ガス領域5の電子の移動度を高めることもできる。なお、チャネル層4と電子供給層6との組合せとしては、上記のGaNとAlGaNの組合せ以外に、それぞれ、GaNとInAlN、InGaNとInAlN、InGaNとAlGaN、あるいはInGaNとGaNの組合せでもよい。いずれの組合せでも、チャネル層4のバンドギャップより電子供給層6のバンドギャップが大きく、電子供給層6との界面近傍のチャネル層4上部、すなわちヘテロ接合界面近傍に2次元電子ガス領域が形成される。電子供給層6の表面に、ソース電極7、ドレイン電極9を、例えば、Ti/Au/Ni/Auの構成からなる金属にてオーミック接合により形成される。ソース電極7およびドレイン電極9の形成に際しては、電子供給層6の表面の電極形成箇所に、所定のコンタクト処理がなされた上で行われてもよい。一方、電子供給層6の表面に、紫外線が透過する材料からなるゲート電極8を形成する。ゲート電極材料は、酸化インジウムスズITO、酸化亜鉛ZnO、ガリウムドープ酸化亜鉛GZOのいずれかから選択される。なお、第3族窒化物半導体からなる電子供給層6とゲート電極8との界面から深さ50nm以内の深さにおける電子供給層6の吸収端波長において透過率が20以上である材料がゲート電極8に用いられる。ゲート電極8の厚みは20~200nmが被覆性と導電性の点から好ましい。上記構成の本発明の素子の動作においては、ゲート電極にピンチオフ以下の電圧が印加されることが、待機時の電流を小さくして、消費電力を小さくし、S/N比を高める効果があり好ましい。本発明の紫外線受光素子は、同一基板上に電源回路または増幅回路が形成されてもよく、また電源回路または増幅回路はCMOSトランジスタ回路から好適に構成される。紫外線受光素子、電源回路、および増幅回路を同一基板上に形成する場合、電極あるいは配線形成前のエピタキシャル成長膜厚を2μm以下にすると、紫外線受光素子とSi等の基板に形成したCMOSトランジスタ回路を接続する配線形成において段切れが生じにくくなり好ましい。本実施例においては、上述の実施の形態に係る半導体積層構造1と、これを用いた電界効果トランジスタとを作製した。まず、4インチ径の厚さ525μmの111面シリコン単結晶を用い、これを所定のMOCVD装置の反応菅内に設置した。MOCVD装置は、反応ガスあるいはキャリアガスとして、少なくともH2、N2、TMGトリメチルガリウム、TMAトリメチルアルミニウム、NH3、およびシランガスが、反応管内に供給可能とされている。キャリアガスとして、水素を流速3.5m/secで流しながら、反応管内の圧力を25Torrに保ちつつ、基板2を1210°Cまで昇温した後、10分間保持し、基板2のサーマルクリーニングを実施した。その後、基板温度を1210°Cに保ちつつ、TMAとそのキャリアガスである水素とを供給するとともに、NH3とそのキャリアガスである水素とを供給することにより、バッファー層3として1.5μmの厚さのAlN層を成長させた。その際には、TMAとNH3との供給モル比がTMA:NH3=1:400となるようにそれぞれの流量を制御した。このようにして得たバッファー層3の002面についてのX線ロッキングカーブ半値幅は70秒であり、転位密度は3×1013/cm2であった。引き続き、温度を1110°C、圧力を750Torrとしたうえで、TMGとNH3とを供給モル比がTMG:NH3=1:1800となるように供給して、チャネル層4として厚さ25μmのGaN層を形成した。この際、成膜速度を約3.5μm/hrとなるように、TMG及びNH3の供給量を設定した。チャネル層4であるGaN層の形成後、1090°Cとし、TMAとTMGとNH3とを供給モル比がTMA:TMG:NH3=0.15:0.6:1800となるように供給して、Al0.26Ga0.74Nなる組成を有する電子供給層6を形成した。以上により、半導体積層構造1を得た。このようにして得られた半導体積層構造1の表面の所定位置に、ゲート電極8として蒸着法およびリフトオフ法にて酸化インジウムスズITOからなる膜を厚み100nm形成した。さらに半導体積層構造1の表面の所定位置に、Ti/Au/Ni/Auからなるソース電極7およびドレイン電極9をオーミック接合にて形成して電界効果トランジスタからなる受光素子を得た。このようにして得られた電界効果トランジスタ素子について、ソース-ドレイン間電圧に対するゲート電流密度およびドレイン電流密度を紫外線照射有無により測定した。結果を図2に示す。なお、上記電流密度は電流値をゲート幅で割ったものである。図2より、紫外線非照射時の電流暗電流は、照射時に比べ、ゲート電流およびドレイン電流がともに大幅に低減できていることが分かる。