"基板上に、サブコレクタ層、コレクタ層、ベース層、第1エミッタ層、第2エミッタ層、および、キャップ層が順次積層されたヘテロ接合バイポーラトランジスタにおいて、前記第2エミッタ層は、前記第1エミッタ層に対してウェットエッチング法により選択的に除去される半導体材料によって形成され、かつ、前記第2エミッタ層を構成する半導体が不純物添加によって縮退し、前記第1エミッタ層は、前記ベース層の側に配置されて不純物が添加された第1半導体層と、前記第2エミッタ層側に前記第1半導体層に接して配置されて不純物が無添加の第2半導体層とから構成されていることを特徴とするヘテロ接合バイポーラトランジスタ。請求項1記載のヘテロ接合バイポーラトランジスタにおいて、前記第1半導体層は、前記ベース層に接して形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。請求項2記載のヘテロ接合バイポーラトランジスタにおいて、前記第1エミッタ層はInPより構成され、前記第2エミッタ層はInGaAsより構成され、前記第1半導体層は、厚さが20nm以下とされ、不純物濃度が1×1018cm3以上とされていることを特徴とするヘテロ接合バイポーラトランジスタ。請求項1記載のヘテロ接合バイポーラトランジスタにおいて、前記第1エミッタ層は、前記第1半導体層および前記第2半導体層に加え、前記第1半導体層と前記ベース層との間に配置されて不純物が無添加の第3半導体層を備えることを特徴とするヘテロ接合バイポーラトランジスタ。請求項4記載のヘテロ接合バイポーラトランジスタにおいて、前記第1エミッタ層はInPより構成され、前記第2エミッタ層はInGaAsより構成され、前記第1半導体層は、厚さが20nm以下とされ、不純物濃度が1×1018cm3以上とされ、前記第3半導体層は、厚さが10nm以下とされていることを特徴とするヘテロ接合バイポーラトランジスタ。ところで、HBT集積回路の消費電力を削減する別の方法として、電源電圧の低減が挙げられる。これを実現するためには、HBT素子の印加電圧が低減されても、HBT素子が正常に機能動作することが重要となる。このためには、所望の電流を得るのに必要なベースエミッタ間電圧HBT素子のオン電圧を低減させる必要がある。上述したHBTのオン電圧を低減させるためには、第1エミッタ層805あるいは第2エミッタ層806からベース層804へのトンネル電子注入を促進し、より大きな電流注入を実現することが必要となる。このためには、第1エミッタ層805を薄くする、もしくは、第1エミッタ層805の不純物濃度を増やしてエミッタ層からベース層へのトンネル確率を増加させることが重要である。しかしながら、まず、第1エミッタ層805を薄くすると、ベース層からエミッタ層へのホール注入が無視できなくなり、エミッタ注入効率ならびに電流利得の低下を招くという問題が発生するようになる。また、第1エミッタ層805の薄層化は、エミッタ接合容量の増加を招くので、電流利得遮断周波数高速性能を低下させてしまうという欠点もある。一方、第1エミッタ層805の不純物濃度を増加すると、レッジ構造部805aの空乏化が十分ではなくなり、外部ベース領域での再結合電流が抑制できなくなるという問題が発生する。この結果、やはり、電流利得の劣化を招く。また、不純物濃度を増加すると、第1エミッタ層805がある程度厚くても、第1エミッタ層805に形成される空乏層自体は薄くなってしまうので、やはり、エミッタ接合容量が増加してしまい、電流利得遮断周波数の低下を招いてしまう。以上のように、前述したHBTでは、他の素子性能電流利得や電流利得遮断周波数を劣化させることなく、オン電圧を効果的に低減させることが難しいのが現状である。本発明は、以上のような問題点を解消するためになされたものであり、電流利得や電流利得遮断周波数などの他の素子性能を劣化させることなく、ヘテロ接合バイポーラトランジスタのオン電圧が効果的に低減できるようにすることを目的とする。本発明に係るヘテロ接合バイポーラトランジスタは、基板上に、サブコレクタ層、コレクタ層、ベース層、第1エミッタ層、第2エミッタ層、および、キャップ層が順次積層されたヘテロ接合バイポーラトランジスタにおいて、第2エミッタ層は、第1エミッタ層に対してウェットエッチング法により選択的に除去される半導体材料によって形成され、かつ、第2エミッタ層を構成する半導体が不純物添加によって縮退し、第1エミッタ層は、ベース層の側に配置されて不純物が添加された第1半導体層と、第2エミッタ層側に第1半導体層に接して配置されて不純物が無添加の第2半導体層とから構成されている。上記ヘテロ接合バイポーラトランジスタにおいて、第1半導体層は、ベース層に接して形成されていてもよい。この場合、第1エミッタ層はInPより構成され、第2エミッタ層はInGaAsより構成され、第1半導体層は、厚さが20nm以下とされ、不純物濃度が1×1018cm3以上とされていればよい。上記ヘテロ接合バイポーラトランジスタにおいて、第1エミッタ層は、第1半導体層および第2半導体層に加え、第1半導体層とベース層との間に配置されて不純物が無添加の第3半導体層を備えるようにしてもよい。この場合、第1エミッタ層はInPより構成され、第2エミッタ層はInGaAsより構成され、第1半導体層は、厚さが20nm以下とされ、不純物濃度が1×1018cm3以上とされ、第3半導体層は、厚さが10nm以下とされているとよい。以上説明したように、本発明によれば、第1エミッタ層を、ベース層側に配置されて不純物が添加された第1半導体層と、第2エミッタ層側に第1半導体層に接して配置されて不純物が無添加の第2半導体層とから構成したので、電流利得や電流利得遮断周波数などの他の素子性能を劣化させることなく、ヘテロ接合バイポーラトランジスタのオン電圧が効果的に低減できるようになるという優れた効果が得られる。以下、本発明の実施の形態について図を参照して説明する。[実施の形態1]はじめに、本発明の実施の形態1について説明する。図1Aは、本発明の実施の形態1におけるヘテロ接合バイポーラトランジスタHBTの構成を示す断面図である。図1Aでは、HBTの構成を模式的に示している。このHBTは、基板101の上に、サブコレクタ層102、コレクタ層103、ベース層104、第1エミッタ層105、第2エミッタ層106、および、キャップ層107が順次積層されており、まず、第2エミッタ層106は、第1エミッタ層105に対してウェットエッチング法により選択的に除去される半導体材料によって形成され、かつ、第2エミッタ層106を構成する半導体が不純物添加によって縮退している。加えて、このHBTの第1エミッタ層105は、ベース層104の側に配置されて不純物が添加された第1半導体層151と、第2エミッタ層106の側に第1半導体層151に接して配置されて不純物が無添加の第2半導体層152とから構成されている。この実施の形態では、第1半導体層151が、ベース層104に接して形成されている場合を例にしている。ここで、本実施の形態におけるより具体的なHBTは、図1Bに示すように構成されていればよい。このHBTは、半絶縁性の化合物半導体からなる基板101と、基板101の上に形成された化合物半導体からなるサブコレクタ層102と、サブコレクタ層102の上に形成された化合物半導体からなるコレクタ層103と、コレクタ層103の上に形成された化合物半導体からなるベース層104とを備える。また、ベース層104の上に形成されたベース層104とは異なる化合物半導体からなる第1エミッタ層105と、第1エミッタ層105の上に形成されて第1エミッタ層105とは異なる化合物半導体から構成された第2エミッタ層106と、第2エミッタ層106の上に形成された化合物半導体からなるキャップ層107とを備える。また、コレクタ層103の周囲のサブコレクタ層102の上に形成されたコレクタ電極111と、第1エミッタ層105の周囲のベース層104の上に形成されたベース電極112と、キャップ層107の上に形成されたエミッタ電極113とを備える。ここで、ベース電極112と第1エミッタ層105との間に配置されたレッジ構造部105aが、第1エミッタ層105と一体に形成されている。言い換えると、いわゆるエミッタメサ部より延在している第1エミッタ層105の部分でレッジ構造部105aが形成されている。また、第1エミッタ層105は、ベース層104側に配置されて不純物が添加された第1半導体層151と、第2エミッタ層106側に第1半導体層151に接して配置されて不純物が無添加ノンドープの第2半導体層152とから構成している。また、レッジ構造部105aの上には、ここを保護するための窒化シリコンSiNからなる保護構造114が形成されている。さらに、素子全体を保護するために、絶縁保護膜115が形成されている。絶縁保護膜115は、例えば、ベンゾシクロブテンBCBから構成することができる。また、図示していないが、各電極に接続する配線が、絶縁保護膜115の上に形成されている。なお、前述したように、第2エミッタ層106には高濃度の不純物が添加されており、フェルミ準位が伝導帯端エネルギーよりも十分大きく、いわゆる、縮退状態が実現されている。このため、第2エミッタ層106と第1エミッタ層105の間には、伝導帯端不連続が存在するものの、円滑な電流注入が可能である。例えば、基板101は、Feを添加することで半絶縁性としたInPから構成し、サブコレクタ層102は、InGaAs/InPから構成し、コレクタ層103は、n型のInGaAsから構成し、ベース層104は、不純物を高濃度に添加したp型のInGaAsから構成すればよい。また、第1エミッタ層105は、InPから構成し、第2エミッタ層106は、不純物を高濃度に添加したn型のInGaAsから構成し、キャップ層107は、不純物を高濃度に添加したn型のInGaAsから構成すればよい。これらの各層は、例えば、よく知られた有機金属気相成長法や分子線エピタキシー法により形成できる。また、公知のリソグラフィー技術およびエッチング技術などにより、エミッタメサ部や電極構造が形成できることは言うまでもない。上述した構成とした本実施の形態によれば、図2のバンド図に示すように、第1半導体層151の層厚を薄くすることで、伝導帯におけるエミッタ層からベース層にかけてのバリアの厚さエミッタバリア厚を薄くすることができるようになる。一方、第1半導体層151を薄くしても、第2半導体層152の存在により第1エミッタ層105全体は薄くせずに済み、ベース層からエミッタ層へのホール注入を増大させることがない。このように、本実施の形態によれば、第1エミッタ層105を、ベース層からエミッタ層へのホール注入が問題となる厚さに薄くすることなく、エミッタ層からベース層へのトンネル確率を増加させることができるようになり、トンネル電子注入を促進させることができるようになる。この結果、電流利得や電流利得遮断周波数などの他の素子性能を劣化させることなく、オン電圧が効果的に低減できるようになる。ここで、第1半導体層151は、厚さが20nm以下とされ、不純物濃度が1×1018cm3以上とされていればよい。このようにすることで、エミッタバリアの厚さを十分に薄くすることができ、トンネル電子注入を効果的に促進させることができる。これにより、HBTのオン電圧を効果的に低減させることが可能となる。また、第1半導体層151に添加される不純物によって生じる静電ポテンシャルの降下量は、伝導帯端不連続と同程度と小さいので、レッジ構造部105aが十分に空乏化されることになる。この結果、エミッタから外部ベースへの再結合電流を抑制することができる。また、エミッタ層を、第1エミッタ層105と、高濃度に不純物添加することによって十分に縮退させた第2エミッタ層106とから構成し、第1エミッタ層105でレッジ構造部105aを形成している。また、第2エミッタ層106は、第1エミッタ層105に対してウェットエッチング法により選択的に除去される半導体材料によって構成している。このため、ウェットエッチングにより選択的に第1エミッタ層105を暴露するだけで、理想的なレッジ構造部105aを形成することができる。特許文献1参照。[実施の形態2]次に、本発明の実施の形態2について説明する。図3は、本発明の実施の形態2におけるHBTの構成を示す断面図である。図3では、HBTの構成を模式的に示している。このHBTは、基板101の上に、サブコレクタ層102、コレクタ層103、ベース層104、第1エミッタ層305、第2エミッタ層106、および、キャップ層107が順次積層されており、まず、第2エミッタ層106は、第1エミッタ層305に対してウェットエッチング法により選択的に除去される半導体材料によって形成され、かつ、第2エミッタ層106を構成する半導体が不純物添加によって縮退している。加えて、このHBTの第1エミッタ層305は、ベース層104の側に配置されて不純物が添加された第1半導体層351と、第2エミッタ層106の側に第1半導体層351に接して配置されて不純物が無添加の第2半導体層352と、第1半導体層351とベース層104との間に配置されて不純物が無添加ノンドープの第3半導体層353とから構成されている。本実施の形態では、第1エミッタ層305以外の構成は、前述した実施の形態1と同様である。なお、本実施の形態においても、第2エミッタ層106には高濃度の不純物が添加されており、フェルミ準位が伝導帯端エネルギーよりも十分大きく、いわゆる、縮退状態が実現されている。このため、第2エミッタ層106と第1エミッタ層305の間には、伝導帯端不連続が存在するものの、円滑な電流注入が可能である。上述した構成とした本実施の形態によれば、図4のバンド図に示すように、第1半導体層351および第3半導体層353の層厚を薄くすることで、伝導帯におけるエミッタ層からベース層にかけてのバリアの厚さエミッタバリア厚を薄くすることができるようになる。一方、第1半導体層351および第3半導体層353を薄くしても、第2半導体層352の存在により第1エミッタ層305全体は薄くせずに済み、ベース層からエミッタ層へのホール注入を増大させることがない。このように、本実施の形態においても、第1エミッタ層305をベース層からエミッタ層へのホール注入が問題となる厚さに薄くすることなく、エミッタ層からベース層へのトンネル確率を増加させることができるようになり、トンネル電子注入を促進させることができるようになる。この結果、電流利得や電流利得遮断周波数などの他の素子性能を劣化させることなく、オン電圧が効果的に低減できるようになる。ここで、第1半導体層351は、厚さが20nm以下とされ、不純物濃度が1×1018cm3以上とされ、第3半導体層353は、厚さが10nm以下とされていればよい。このようにすることで、エミッタバリアの厚さを十分に薄くすることができ、トンネル電子注入を効果的に促進させることができる。これにより、HBTのオン電圧を効果的に低減させることが可能となる。また、本実施の形態では、ノンドープの第3半導体層353がベース層104に接しており、不純物が添加されている第1半導体層351はベース層104には接していない。このために、仮に、第1半導体層351に添加された不純物が結晶欠陥を伴うようなことが起こりえたとしても、この影響が、エミッタベース界面の結晶品質に及ぶことは避けられる。この結果、不純物添加自体に伴って起こりえる電流利得の劣化を回避することができる。次に、実際に作製したHBTの特性測定結果について説明する。本発明に係るHBTとして、実施の形態1におけるHBTを作製した。まず、Feを添加することで半絶縁性としたInPから構成した基板101を用いる。また、サブコレクタ層102はInGaAs/InPから構成し、コレクタ層103はn型のInGaAsから構成して層厚250nmとした。また、ベース層104は、不純物濃度を4×1019cm3としたp型のInGaAsから構成し、層厚25nmとした。また、第1エミッタ層105は、InPから構成して層厚25nmとし、この中で、第1半導体層151は、n型の不純物濃度を4×1018cm3とし、層厚5nmとした。また、第2エミッタ層106は、不純物濃度を3×1019cm3としたn型のInGaAsから構成した。また、比較対象のHBTとして、第1エミッタ層をノンドープのInPから構成した層厚25nmの単一層とし、他の構成は上述同様として作製した。また、いずれのHBTも、エミッタメサ幅は0.5μm、エミッタメサ長は2μmとした。まず、上述した各HBTの電流輸送特性ガンメルプロットについて図5を用いて説明する。図5は、電流輸送特性を、上述した構成とした実施の形態1本発明のHBTと、比較対象のHBTとで比較した結果を示す特性図である。図5に示すように、例えばコレクタ電流が1mA/μm2の場合について比較すると、本発明に係るHBT実線のオン電圧は0.76Vであり、比較対象のHBT破線のオン電圧は0.89Vとなっている。このように、本発明に係るHBTのオン電圧が、比較対象のHBTに比べて0.13V低減されていることが確認できる。次に、電流利得および電流利得遮断周波数の比較結果について図6,7を用いて説明する。図6は、電流利得を比較した結果を示す特性図であり、図7は、電流利得遮断周波数を比較した結果を示す特性図である。図6,7に示すように、本発明に係るHBTの電流利得および電流利得遮断周波数は、比較対象のHBTに比べて遜色ない値が得られていることも確認できる。以上の結果から、本発明によれば、HBT素子を微細化しても、電流利得や電流利得遮断周波数を劣化させることなく、オン電圧を効果的に低減できることが分かる。また、本発明に係るHBTおよび比較対象のHBTのいずれにおいても、同一ウエハ上に作製した大面積素子エミッタメサ幅:50μm、エミッタメサ長:50μmの電流利得は、微細素子と同程度であり、レッジ構造を採用することによって、微細化に伴う電流利得劣化が抑制されていることが確認されている。以上に説明したように、本発明では、第1エミッタ層において、ベース層との界面に近い領域に集中的に不純物を添加するようにしたので、エミッタ層とベース層の伝導帯端不連続に基づくエミッタバリアを薄くすることを可能としている。このため、エミッタ層からベース層へのトンネル電子注入を効率的に増加させることが可能となり、HBTのオン電圧を効果的に低下させることができる。さらに、エミッタバリア以外の領域では不純物が添加されていないため、外部ベース領域におけるレッジ部の空乏化を維持することができる。上述したことにより、エミッタから外部ベース領域への再結合電流を十分に抑制することができ、電流利得の劣化を回避することが可能である。加えて、オン電圧低減のために、第1のエミッタ層の厚さを減少させる必要はないので、エミッタ接合容量が増加することもない。この結果、電流利得遮断周波数が低下することも避けられる。このように、本発明によれば、オン電圧が低く、電流利得や電流利得遮断周波数が十分高いHBT微細素子を実現することができ、超高速集積回路の消費電力を大幅に低減することが可能となる。なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。上述した実施の形態では、超高速集積回路を実現する上で有望なnpn形InP/InGaAs系のHBTを例にして説明しているが、これに限るものではない。例えば、ベース層に狭バンドギャップ材料であるGaAsSb系材料を用いたInP/GaAsSb系HBTに対しても同様に有効である。この場合も、上述した実施の形態におけるエミッタ層構造を、そのまま適用することができる。また、上述した実施の形態では、第1エミッタ層をInPから構成し、第2エミッタ層をInGaAsから構成した場合を例に説明しているが、これに限るものではない。例えば、第1エミッタ層をInAlPもしくはInGaPから構成しても、同様に有効である。また、第2エミッタ層を、InAlGaAs,GaAsSb,InGaAsSbあるいはAlGaAsSbから構成しても、同様に有効である。"