アルカリ金属の含有量が0.5以下のガラス又は金属で形成された基板と接する表面部を有し、該表面部の算術平均粗さRaが0.3nm以上1.0nm以下である基板保持用トレイ。請求項1において、前記表面部に貫通孔が設けられている基板保持用トレイ。請求項2において、前記貫通孔に貫入可能な分離機構をさらに備えた基板保持用トレイ。Ra値算術平均粗さが0.3nm以上1.0nm以下に調整された基板保持用トレイに、絶縁層被覆単結晶半導体基板の第1の面をファンデルワールス力を用いて貼り合わせ、前記絶縁層被覆単結晶半導体基板の第2の面に水素イオンまたは希ガスイオンを照射して前記絶縁層被覆単結晶半導体基板の内部に脆化層を形成し、前記絶縁層被覆単結晶半導体基板の第2の面に、ベース基板をファンデルワールス力を用いて貼り合わせ、前記絶縁層被覆単結晶半導体基板の第1の面から前記基板保持用トレイを分離し、前記ベース基板と前記絶縁層被覆単結晶半導体基板を貼り合わせた状態で加熱処理して、前記脆化層に劈開面を形成し、前記劈開面よりベース基板側の単結晶半導体層および絶縁層をベース基板に残して絶縁層被覆単結晶半導体基板をベース基板より分離し、前記ベース基板上に絶縁層を介して単結晶半導体層を形成することを特徴とする、半導体基板の作製方法。請求項4において、前記基板保持用トレイとして表面部に貫通孔が形成された基板保持用トレイを用い、前記絶縁層被覆単結晶半導体基板の第1の面から前記基板保持用トレイを分離する際に、貫通孔を介した分離機構による分離力を用いることを特徴とする、半導体基板の作製方法。Ra値算術平均粗さが0.3nm以上1.0nm以下に調整された基板保持用トレイの面に、絶縁層被覆単結晶半導体基板の第1の面をファンデルワールス力を用いて貼り合わせ、前記絶縁層被覆単結晶半導体基板の第2の面に水素イオンまたは希ガスイオンを照射して前記絶縁層被覆単結晶半導体基板の内部に脆化層を形成し、前記単結晶半導体基板の第2の面に、ベース基板をファンデルワールス力を用いて貼り合わせ、前記ベース基板と前記絶縁層被覆単結晶半導体基板と前記基板保持用トレイを貼り合わせた状態で加熱処理して、前記脆化層に劈開面を形成し、前記劈開面よりベース基板側の単結晶半導体層および絶縁層をベース基板に残して、絶縁層被覆単結晶半導体基板および前記基板保持用トレイを同時にベース基板より分離し、前記ベース基板上に絶縁層を介して単結晶半導体層を形成することを特徴とする、半導体基板の作製方法。請求項4乃至請求項6に記載の方法で作製した半導体基板を用いた半導体装置。SOI基板作製時に使用する半導体基板としては主にシリコンウエハーが使用される。しかし、産業用として生産されているシリコンウエハーの大部分は、直径200mmから300mmの円形であるため、一枚のシリコンウエハーで作製できるSOI基板のサイズには限度がある。大面積のSOI基板を作製する方法の一つとして、イオン照射処理が行われたシリコンウエハーを複数枚準備し、シリコンウエハーよりも十分に大きい基板に対して複数枚のシリコンウエハーを貼り合わせて熱処理を行った後に、複数枚のシリコンウエハーを分離する方法があり、イオン照射処理が行われた複数枚のシリコンウエハーを効率よく作製することが求められる。イオン照射処理が行われた複数枚のシリコンウエハーを効率よく作製するには、大面積の保持用トレイ例えば液晶表示装置を作製する際に使用される大判ガラス基板などに複数枚のシリコンウエハーを設置するなどして、一度のイオン照射処理で可能な限り多くのシリコンウエハーにイオン照射処理を行うための工夫を施すことが重要である。大面積の対象物に対してイオン照射を行える装置としてはイオンドーピング装置が挙げられる。イオンドーピング装置を使用して、一度のイオン照射処理で複数枚のシリコンウエハーに対してイオン照射処理を行うには、大面積の保持用トレイ上に複数枚のシリコンウエハーを設置してイオン照射処理を行うことが好ましいが、大面積であるが故にシリコンウエハー表面へのゴミ付着が顕在化する。シリコンウエハーへのゴミ付着を防止するには、基板を垂直方向に立てて保持する方式が好ましいため、保持用トレイを垂直方向に立ててもシリコンウエハーが剥落しないように、シリコンウエハーを何らかの手段で保持用トレイに保持する必要がある。イオンドーピング装置内における高真空環境下でトレイに基板を保持する方法としては、基板周辺を機械的に保持する方式メカチャック方式や、基板とトレイの間に電圧を印加し、両者の間に発生した電荷の力を利用して保持する方式静電チャック方式などがあるが、メカチャック方式では機械的にクランプしている部分のシリコンウエハーにはイオンが照射されないシャドウイング現象、静電チャック方式ではシリコンウエハーを複数枚貼り合わせるための大型化が困難といった問題がある。本発明は、このような技術的背景のもとでなされたものである。したがって、その目的は、シャドウイング現象を起こすことなく、複数の基板を保持する保持用トレイを提供することを課題の一とする。シャドウイング現象を起こすことなく複数の基板にイオンを照射し、大型の半導体基板、具体的にはSOI基板を提供することを課題の一とする。大型の半導体基板、具体的にはSOI基板を用いた半導体装置を提供することを課題の一とする。上記課題を達成するために、保持用トレイの表面に微細な荒れ加工を施して表面粗さを調整することで、保持用トレイ上に単結晶半導体基板を設置した際に、接触面において制御された凝集力ファンデルワールス力が発現することに着眼した。保持用トレイの表面粗さにより制御した、保持用トレイと単結晶半導体基板間の接触面に発現する制御されたファンデルワールス力を用いて、メカチャック方式や静電チャック方式などの保持方式を用いることなく、保持用トレイに単結晶半導体基板を保持することができる。本発明の一様態は、アルカリ金属の含有量が0.5以下のガラス又は金属で形成された基板と接する表面部を有し、該表面部の算術平均粗さRaが0.3nm以上1.0nm以下である基板保持用トレイである。上記本発明の一様態によれば、保持用トレイと絶縁層被覆単結晶半導体基板の間に生じるファンデルワールス力が制御され、当該保持用トレイから絶縁層被覆単結晶半導体基板が剥落することがない。その結果、保持用トレイにシリコンウエハーを複数枚貼り合わせることが可能になり、シャドウイング現象を起こすことのない保持用トレイを提供できる。上記保持用トレイにおいて、保持用トレイの表面部には貫通孔が設けられている構造としてもよく、更に貫通孔に貫入可能な分離機構を備えていてもよい。上記本発明の一様態によれば、保持用トレイが絶縁層被覆単結晶半導体基板を保持する力を、接触面積により簡便に調整できる。また、保持用トレイの貫通孔に備えた分離機構により、絶縁層被覆単結晶半導体基板を保持用トレイから容易に取り外すことができる。その結果、保持用トレイの再利用に係る所要時間を短くでき、生産性を高めることができる。本発明の一様態は、Ra値算術平均粗さが0.3nm以上1.0nm以下に調整された保持用トレイの面に、絶縁層被覆単結晶半導体基板の第1の面をファンデルワールス力を用いて貼り合わせ、絶縁層被覆単結晶半導体基板の第2の面に水素イオンまたは希ガスイオンを照射して絶縁層被覆単結晶半導体基板の内部に脆化層を形成し、絶縁層被覆単結晶半導体基板の第2の面に、ベース基板をファンデルワールス力を用いて貼り合わせ、絶縁層被覆単結晶半導体基板の第1の面から保持用トレイを分離し、ベース基板と絶縁層被覆単結晶半導体基板を貼り合わせた状態で加熱処理して脆化層に劈開面を形成し、劈開面よりベース基板側の単結晶半導体層および絶縁層をベース基板に残して絶縁層被覆単結晶半導体基板をベース基板より分離し、ベース基板上に絶縁層を介して単結晶半導体層を形成することを特徴とする半導体基板の作製方法である。上記本発明の一様態によれば、微細な荒れを有する保持用トレイと絶縁層被覆単結晶半導体基板の接触面に発現するファンデルワールス力を用いることで、大面積の保持用トレイに対して複数枚の絶縁層被覆単結晶半導体基板を貼り合わせた状態でイオンドーピング処理を行うことができる。これにより、ベース基板上に絶縁層を介して単結晶半導体層を有する半導体基板を、基板作製に必要なイオンドーピング処理時間を大幅に短縮して効率よく作製することができる。上記作製方法において、保持用トレイとして貫通孔が形成された表面を有するトレイを用い、絶縁層被覆単結晶半導体基板の第1の面から前記保持用トレイを分離する際に、貫通孔を介した分離機構による分離力を用いてもよい。上記本発明の一様態によれば、微細な荒れおよび貫通孔を有する保持用トレイと絶縁層被覆単結晶半導体基板の接触面に発現するファンデルワールス力を用いることで、大面積の保持用トレイに対して複数枚の絶縁層被覆単結晶半導体基板を貼り合わせた状態でイオンドーピング処理を行うことができる。また、貫通孔を利用して絶縁層被覆単結晶半導体基板に物理的な分離力を加えることにより、微細な荒れおよび貫通孔を有する保持用トレイから絶縁層被覆単結晶半導体基板を短時間で安定して分離することができる。本発明の一様態は、Ra値算術平均粗さが0.3nm以上1.0nm以下に調整された保持用トレイの面に、絶縁層被覆単結晶半導体基板の第1の面をファンデルワールス力を用いて貼り合わせ、絶縁層被覆単結晶半導体基板の第2の面に水素イオンまたは希ガスイオンを照射して絶縁層被覆単結晶半導体基板の内部に脆化層を形成し、絶縁層被覆単結晶半導体基板の第2の面に、ベース基板をファンデルワールス力を用いて貼り合わせ、ベース基板と絶縁層被覆単結晶半導体基板と保持用トレイを貼り合わせた状態で加熱処理して、脆化層に劈開面を形成し、劈開面よりベース基板側の単結晶半導体層および絶縁層をベース基板に残して、絶縁層被覆単結晶半導体基板および保持用トレイを同時にベース基板より分離し、ベース基板上に絶縁層を介して単結晶半導体層を形成することを特徴とする半導体基板の作製方法である。上記本発明の一様態によれば、微細な荒れを有する保持用トレイと絶縁層被覆単結晶半導体基板の接触面に発現するファンデルワールス力を用いることで、大面積の保持用トレイに対して複数枚の絶縁層被覆単結晶半導体基板を貼り合わせた状態でイオンドーピング処理を行うことができる。また、微細な荒れを有する保持用トレイおよび絶縁層被覆単結晶半導体基板をベース基板より同時に分離することで、分離に際して絶縁層被覆単結晶半導体基板のズレを抑制することができるため、ズレに起因する単結晶半導体層への損傷を抑制することができる。本発明の一様態は、上記方法を適用して作製した半導体基板を用いることを特徴とする半導体装置である。上記本発明の一様態によれば、該半導体基板を用いることで、結晶性の高い半導体層を有する半導体素子を形成できる。これにより、高速化、高集積化、低消費電力化を実現した、高性能な半導体装置を提供できる。保持用トレイには、大型化が可能であること、並びに保持する絶縁層被覆単結晶半導体基板及びイオンドーピング装置内への汚染が少ない、といった特性が求められるため、アルカリ金属の含有量が0.5以下のガラス又は金属で形成された基板が望ましく、その中でも大型化が可能でかつ価格が比較的安価である無アルカリガラスがより望ましい。また、保持用トレイの面積は貼り合わせる複数枚の絶縁層被覆単結晶半導体基板の面積総和より大きいことが望ましい。脆化層を形成するための原料ガスには水素ガスを用い、水素ガスを励起してH3を含むプラズマを生成し、プラズマに含まれるイオン種を加速して、単結晶半導体基板にドープすることで脆化層を形成することが望ましい。なお、ベース基板には、大型化が可能、安価での安定した供給が可能、イオンドーピング装置への汚染が少ない、といった要素が求められるため、アルカリ金属の含有量が0.5以下である無アルカリガラス基板が望ましい。本発明の一様態により、シャドウイング現象を起こすことなく、複数の基板を保持する保持用トレイを提供できる。また、シャドウイング現象を起こすことなく複数の基板にイオンを照射し、大型の半導体基板、具体的にはSOI基板を提供できる。また、大型の半導体基板、具体的にはSOI基板を用いた半導体装置を提供できる。本発明の一様態によって、一度のイオン照射工程により複数枚の単結晶半導体基板に対してイオン照射処理を行うことができるため、イオン照射工程時間を大幅に短縮することができ、半導体基板の製造コストを抑制することができる。また、本発明の一様態によって、イオンドーピング処理を複数回に分けて行う必要がないため基板間バラツキが抑制することができ、特性バラツキの小さい高性能かつ信頼性の高い半導体基板作成することができる。また、本発明の一様態によって、分離に際してズレに起因する単結晶半導体層への損傷を抑制することができるため、単結晶半導体層の損傷が抑制された高性能かつ信頼性の高い半導体基板を作製することができる。また、そのような処理を行い効率よく作製された半導体基板を用いることにより、高速化、高集積化、低消費電力化を実現した高性能、かつ高信頼性な半導体素子、記憶素子、集積回路などを含む半導体装置を提供できる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。実施の形態1本実施の形態では、脆化層が形成された絶縁層被覆単結晶半導体基板を効率よく作製する方法について説明する。また、上記絶縁層被覆単結晶半導体基板を使用して、絶縁層表面に単結晶半導体層が設けられた半導体基板の作製方法について説明する。まず、保持用トレイ100を準備する図1A参照。。保持用トレイとしては、アルミノシリケートガラス、アルミノホウケイ酸ガラスのような電子工業用に使われる、アルカリ金属の含有量が0.5以下である各種無アルカリガラス基板、石英基板、サファイヤ基板、アルカリ金属の含有量が0.5以下である金属板例えばモリブデン板やタングステン板などが挙げられるが、大型化およびコストの観点から考えると、無アルカリガラスを使用することが望ましい。なお、保持用トレイに使用する基板については、半導体基板よりも大型化が可能で、かつ高真空装置内で使用しても装置汚染やパーティクル発生といった問題が生じない基板であれば、上記の材料に限定されることはない。次に、保持用トレイの表面後の工程にて絶縁層被覆単結晶半導体基板を貼り合わせる面に微細な荒れ加工を施し、微細な荒れを有する保持用トレイ101を形成する図1B参照。。なお、図1Bでは、微細な荒れを有する面を下面とした状態で記載する。また、図1Bの微細な荒れの一部破線で囲われた部分を拡大して、別途拡大図に記載する。上記の加工を施すことにより、後の工程にて、微細な荒れを有する保持用トレイ101に絶縁層被覆単結晶半導体基板を貼り合わせる際に、微細な荒れを有する保持用トレイ101と絶縁層被覆単結晶半導体基板の間には、距離の6乗に反比例するファンデルワールス力が働く。微細な荒れを有する保持用トレイ101から絶縁層被覆単結晶半導体基板が剥落せず、かつ、後の工程にて微細な荒れを有する保持用トレイ101から絶縁層被覆単結晶半導体基板を分離できるだけのファンデルワールス力を得るためには、保持用トレイ表面のRa値算術平均粗さの範囲を0.3nm以上1.0nm以下、より好ましくは0.3nm以上0.5nm以下にすることが望ましい。保持用トレイ表面のRa値が0.3nmより小さいと、ファンデルワールス力による保持力が極めて大きくなる。その結果、保持用トレイに保持した絶縁層被覆単結晶半導体基板にベース基板を貼り合わせた状態から、保持用トレイのみを選択的に分離する際に、絶縁層被覆単結晶半導体基板がベース基板から分離されてしまう可能性があるため適していない。また、保持用トレイ表面のRa値が1.0nmより大きいと、ファンデルワールス力による保持力が極めて小さくなり、保持用トレイ表面から絶縁層被覆単結晶半導体基板が簡単に剥がれてしまうため適していない。微細な荒れを形成する方法としては、ドライエッチング加工、ウェットエッチング加工などが挙げられる。他にも、ファンデルワールス力を使用した貼り合わせ処理に支障をきたさない微細な荒れを形成できる方法であれば、上記加工方法に限定されることはない。ただし、準備した保持用トレイに上記範囲の微細な荒れが既に存在する場合は、改めて形状加工を行う必要はない。また、準備した保持用トレイに上記範囲を超える荒れが既に存在する場合は、荒れが上記範囲内に収まるように形状加工を行う必要がある。加工方法としては、ドライエッチング、ウェットエッチング、CMPChemicalMechanicalPolishingなどが挙げられる。なお、上記のRa値は、微細な荒れを有する保持用トレイ101に、表面に絶縁層被覆単結晶半導体基板を貼り合わせ、垂直に立てた状態で使用する場合の最適値である。したがって、この状態に加えて保持用トレイを高速で移動する、保持用トレイに対して振動を与えるといった動きを加える際は、使用状況に応じてRa値を適宜最適化することが望ましい。次に、単結晶半導体基板104の表面に絶縁層106が形成された絶縁層被覆単結晶半導体基板107を準備する図1C参照。なお、汚染物除去の観点から、絶縁層106の形成前に、塩酸過酸化水素水混合溶液HPM、硫酸過酸化水素水混合溶液SPM、アンモニア過酸化水素水混合溶液APM、希フッ酸DHF、FPMフッ酸、過酸化水素水、純水の混合液等を用いて単結晶半導体基板104の表面を洗浄しておくことが望ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。絶縁層106は、例えば、酸化シリコン膜、酸化窒化シリコン膜等を単層で、または積層させて形成することができる。上記絶縁層106の形成方法としては、熱酸化法、CVD法、スパッタリング法などがある。また、CVD法を用いて絶縁層106を形成する場合、良好な貼り合わせを実現するためには、テトラエトキシシラン略称;TEOS:化学式SiOC2H54等の有機シランを用いて酸化シリコン膜を形成することが望ましい。本実施の形態では、単結晶半導体基板104に熱酸化処理を行うことにより絶縁層106ここでは、酸化珪素膜SiOx膜を形成する。熱酸化処理は、酸化性雰囲気中にハロゲンガスを添加して行うことが望ましい。なお、酸化性雰囲気とは、酸素、オゾンまたは二酸化窒素などの酸化性ガスを主成分とする雰囲気のことを示す。例えば、塩素Clが添加された酸化性雰囲気中で単結晶半導体基板104に熱酸化処理を行うことにより、塩素酸化された絶縁層106を形成することができる。この場合、絶縁層106は、塩素原子を含有する膜となる。このような塩素酸化により、外因性の不純物である重金属例えば、Fe、Cr、Ni、Mo等を捕集して金属の塩化物を形成し、これを外方に除去して単結晶半導体基板104の汚染を低減させることができる。また、ベース基板を貼り合わせた後に、ベース基板からのNa等の不純物を固定して、単結晶半導体基板104の汚染を防止できる。なお、絶縁層106に含有させるハロゲン原子は塩素原子に限られない。絶縁層106にはフッ素原子を含有させてもよい。単結晶半導体基板104の表面をフッ素酸化する方法としては、HF溶液に浸漬させた後に酸化性雰囲気中で熱酸化処理を行う方法や、NF3を酸化性雰囲気に添加して熱酸化処理を行う方法などがある。次に、複数枚の絶縁層被覆単結晶半導体基板107の第1の面を、微細な荒れを有する保持用トレイ101の表面に貼り合わせる図1D参照。。なお、図1Dの微細な荒れを有する保持用トレイと絶縁層被覆単結晶半導体基板の第1の面の貼り合わせ部分について、一部分破線で囲われた部分を拡大して別途拡大図に記載する。これにより、絶縁層被覆単結晶半導体基板107の第1の面と、微細な荒れを有する保持用トレイ101の間にファンデルワールス力が発現する。したがって、微細な荒れを有する保持用トレイ101に、メカチャックや静電チャックを用いることなく、絶縁層被覆単結晶半導体基板107を保持することができる。貼り合わせの際には、微細な荒れを有する保持用トレイ101または絶縁層被覆単結晶半導体基板107の一箇所に、0.001N/cm2以上100N/cm2以下、好ましくは、1N/cm2以上20N/cm2以下の圧力を加えることが望ましい。圧力を加えて、貼り合わせ面を接近、密着させると、密着させた部分において絶縁層被覆単結晶半導体基板107の第1の面と微細な荒れを有する保持用トレイ101の接合が生じ、当該部分を始点として自発的な接合がほぼ全面におよぶ。この接合には、ファンデルワールス力が作用しており、常温で行うことができる。なお、複数枚の絶縁層被覆単結晶半導体基板107は、微細な荒れを有する保持用トレイ101に対し、図3Aのように、絶縁層被覆単結晶半導体基板間に隙間が形成されないように貼り合わせてもよいし、図3Bのように、絶縁層被覆単結晶半導体基板間に隙間が形成されるように貼り合わせてもよい。また、図3Cのように、微細な荒れを有する保持用トレイ101に対して絶縁層被覆単結晶半導体基板を部分的に貼り合わせてもよい。どのような形状に貼り合わせるかについては、最終的に作製される半導体装置の形状により適宜変更することが望ましい。本実施の形態では、微細な荒れを有する保持用トレイ101に対して、絶縁層被覆単結晶半導体基板107が隙間なく貼り合わされた図3Aの状態を使用して、絶縁層表面に単結晶半導体層が設けられた半導体基板を作製する方法を説明する。次に、微細な荒れを有する保持用トレイ101に接合された複数枚の絶縁層被覆単結晶半導体基板の第2の面に対し、イオン照射108を行う。イオンを電界で加速して単結晶半導体基板104に照射することで、単結晶半導体基板104の所定の深さに、加熱処理により劈開面が形成される脆化層110を形成する図1E参照。絶縁層被覆単結晶半導体基板の第2の面に照射するイオン種としては、水素イオン、希ガスイオンを使用することが望ましい。脆化層110が形成される深さは、イオンの運動エネルギー、イオンの質量と電荷、イオンの入射角などによって調節することができる。また、脆化層110は、イオンの平均侵入深さとほぼ同じ深さに形成される。このため、イオンを照射する深さで、単結晶半導体基板104から分離される単結晶半導体層の厚さを調節することができる。例えば、単結晶半導体層の厚さが、10nm以上500nm以下、好ましくは50nm以上200nm以下程度となるように平均侵入深さを調節すれば良い。上記イオン照射処理は、イオンドーピング装置を用いて行うことができる。イオンドーピング装置は、プロセスガスをプラズマ励起して生成された全てのイオン種を被処理体に照射する非質量分離型の装置であり、大面積の対象物に対してイオン照射処理を行うことができる。図1Eでは、絶縁層被覆単結晶半導体基板が保持用トレイの下側に保持されている様態について記載しているが、液晶表示装置の製造などに使用されている大型のイオンドーピング装置は、大型の被処理体であるガラス基板を垂直に立てた状態で処理を行っている。本実施の形態で例示するファンデルワールス力を用いて微細な荒れを有する保持用トレイを用いることにより、保持用トレイを垂直に立てた状態においても絶縁層被覆単結晶半導体基板が剥落することがないため、上記大型のイオンドーピング装置にも適用することができる。これにより、保持用トレイとして、液晶表示装置の製造ラインにて使用されている大判ガラスを用いることができ、かつ液晶表示装置の製造などに使用されている大型のイオンドーピング装置を用いることができるため、一度に多くの絶縁層被覆単結晶半導体基板に対してイオンドーピング処理を行うことができる。本実施の形態では、イオンドーピング装置を用いて、水素イオンを単結晶半導体基板104に照射する例について説明する。ソースガスとしては水素を含むガスを用いる。照射するイオンについては、H3の比率を高くすると良い。具体的には、H、H2、H3の総量に対してH3の割合が50以上、より好ましくは80以上、となるようにする。H3の割合を高めることで、イオン照射の効率を向上させることができる。水素を原料ガスにする場合、加速電圧の範囲を10kV~100kV、ドーズ量の範囲を1×1015ions/cm2~5×1016ions/cm2として照射することで、脆化層を形成することができる。なお、イオンドーピング装置を用いてイオン照射を行うと、重金属も同時に添加されるおそれがあるが、ハロゲン原子を含有する絶縁層106を介してイオンの照射を行うことによって、これら重金属による単結晶半導体基板104への汚染を防ぐことができる。また、水素イオン照射の後に結晶欠陥を回復させるための熱処理を行ってもよい。この熱処理の温度は、脆化層110において水素集中による劈開現象が生じない温度例えば、200°C以上400°C未満とする。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA瞬間熱アニール、RapidThermalAnneal装置、マイクロ波加熱装置などを用いることができる。なお、上記温度条件はあくまで一例に過ぎず、開示する発明の一様態がこれに限定して解釈されるものではない。また、水素イオン照射の後に結晶欠陥を回復させるための熱処理方法として、単結晶半導体基板の第2の面からレーザー光を照射し、単結晶半導体基板の深さ方向も含む照射領域を選択的に溶融させて再単結晶化させることにより、単結晶半導体基板中の結晶欠陥を回復させてもよい。次に、ベース基板200を準備する。ベース基板200としては、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラスのような電子工業用に使われる各種無アルカリガラス基板、石英基板、サファイヤ基板などが挙げられる。本実施の形態では、ベース基板200としてガラス基板を用いる場合について説明する。ベース基板200として大面積化が可能で安価なガラス基板を用いることにより、作製する半導体基板の低コスト化を図ることができる。次に、ベース基板200の表面後の工程にて絶縁層被覆単結晶半導体基板を貼り合わせる面を加工する図2A参照。なお、図2Aでは、加工面が上面の状態にて記載している。また、図2Aの微細な荒れの一部分破線で囲われた部分を拡大して、別途拡大図に記載する。ベース基板200は、後の工程図2Cに記載された工程にて微細な荒れを有する保持用トレイ101を分離する際に剥がれてしまわないだけのファンデルワールス力を発現する必要がある。このため、ベース基板200の表面状態は、微細な荒れを有する保持用トレイ101の表面状態よりも平坦な状態、具体的にはRa値算術平均粗さの範囲が0.3nmより小さいことが望ましい。保持用トレイ表面のRa値が0.3nm以上であると、保持用トレイ、絶縁層被覆単結晶半導体基板およびベース基板が貼り合わされた状態から保持用トレイのみを選択的に分離する際にベース基板が分離されてしまう可能性があるため適していない。上記の加工を施すことにより、後の工程にて、ベース基板200に絶縁層被覆単結晶半導体基板を貼り合わせる際に、ベース基板200と絶縁層被覆単結晶半導体基板の間には、ファンデルワールス力が働く。ただし、準備した保持用トレイに上記範囲の微細な荒れが既に存在する場合は、改めて形状加工を行う必要はない。ベース基板200の表面に関しては、表面を洗浄しておくことが望ましい。具体的には、ベース基板200に対して、塩酸過酸化水素水混合溶液HPM、硫酸過酸化水素水混合溶液SPM、アンモニア過酸化水素水混合溶液APM、希フッ酸DHF、FPMフッ酸、過酸化水素水、純水の混合液等を用いて超音波洗浄を行う。このような洗浄処理を行うことによって、ベース基板200表面の平坦性向上や、ベース基板200表面に残存する研磨粒子の除去などが実現される。なお、ベース基板200の表面に、ベース基板に含まれるナトリウムNa等の不純物が単結晶半導体層に拡散することを防ぐための層を形成してもよい。次に、絶縁層被覆単結晶半導体基板107の第2の面とベース基板200の表面を貼り合わせる図2B参照。。貼り合わせの際には、ベース基板200または微細な荒れを有する保持用トレイ101の一箇所に、0.001N/cm2以上100N/cm2以下、例えば、1N/cm2以上20N/cm2以下の圧力を加えることが望ましい。圧力を加えて、貼り合わせ面を接近、密着させると、密着させた部分において絶縁層被覆単結晶半導体基板107の第2の面とベース基板200の接合が生じ、当該部分を始点として自発的な接合がほぼ全面におよぶ。この接合には、ファンデルワールス力が作用しており、常温で行うことができる。なお、絶縁層被覆単結晶半導体基板107の第2の面とベース基板200とを貼り合わせる前には、絶縁層被覆単結晶半導体基板107の第2の面およびベース基板200の貼り合わせを行う面について、表面処理を行うことが望ましい。表面処理を行うことで、絶縁層被覆単結晶半導体基板107の第2の面とベース基板200との接合強度を向上させることができる。表面処理としては、ウェット処理、ドライ処理、またはウェット処理とドライ処理の組み合わせ、を用いることができる。また、異なるウェット処理どうしを組み合わせて用いても良いし、異なるドライ処理どうしを組み合わせて用いても良い。次に、微細な荒れを有する保持用トレイ101を、絶縁層被覆単結晶半導体基板107の第1の面から分離する図2C参照。。微細な荒れを有する保持用トレイ101およびベース基板200はRa算術平均粗さにより接合面のファンデルワールス力が調整されており、絶縁層被覆単結晶半導体基板107の第1の面と微細な荒れを有する保持用トレイ101の接合面におけるファンデルワールス力は、絶縁層被覆単結晶半導体基板107の第2の面とベース基板200の接合面におけるファンデルワールス力よりも弱くなっているため、微細な荒れを有する保持用トレイ101のみを選択的に分離することができる。なお、微細な荒れを有する保持用トレイ101は、分離後に別の絶縁層被覆単結晶半導体基板を貼り合わせるための保持用トレイとして再利用することができる。なお、ベース基板200上に絶縁層被覆単結晶半導体基板107の第2の面を接合した後に、絶縁層被覆単結晶半導体基板107の第2の面とベース基板200の接合強度を増加させるための熱処理を行ってもよい。この熱処理の温度は、脆化層110において劈開現象が生じない温度例えば、200°C以上400°C未満とする。また、この温度範囲で加熱しながら、絶縁層被覆単結晶半導体基板107の第2の面とベース基板200とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA瞬間熱アニール、RapidThermalAnneal装置、マイクロ波加熱装置などを用いることができる。なお、上記温度条件はあくまで一例に過ぎず、開示する発明の一様態がこれに限定して解釈されるものではない。次に、熱処理により絶縁層被覆単結晶半導体基板107を加熱することで、脆化層110にて水素集中による体積膨張が起こり、劈開面112が形成される図2D参照。。なお、劈開面112が形成される熱処理は、ベース基板200の歪み点を越えない温度とする。当該熱処理としては、拡散炉、抵抗加熱炉などの加熱炉、RTA瞬間熱アニール、RapidThermalAnneal装置、マイクロ波加熱装置などを用いることができる。なお、上記温度条件はあくまで一例に過ぎず、開示する発明の一様態がこれに限定して解釈されるものではない。次に、絶縁層被覆単結晶半導体基板107を、ベース基板200から分離する。これにより、劈開面112を境界として、単結晶半導体層114が絶縁層106を介してベース基板200に転載された半導体基板202を作製することができる。図2E参照。。以上の工程により、単結晶半導体層114が絶縁層106を介してベース基板200に転載された半導体基板202を、基板作製に必要なイオンドーピング処理時間を大幅に短縮して効率よく作製することができる。なお、絶縁層被覆単結晶半導体基板107を分離した後に、単結晶半導体層114に対して、100°C以上の温度で熱処理を行い、単結晶半導体層114中に残存する水素の濃度を低減させてもよい。ベース基板200に設けられた単結晶半導体層114からトランジスタなどの半導体素子を作製することで、ゲート絶縁層の薄膜化およびゲート絶縁層の局在界面準位密度を低減することができる。また単結晶半導体層114の膜厚を薄くすることで、ベース基板上に、単結晶半導体層で完全空乏型のトランジスタを作製することができる。また、本実施の形態において、単結晶半導体基板104として単結晶シリコン基板を適用した場合は、単結晶半導体層114として単結晶シリコン層を得ることができる。また、本実施の形態に係る半導体基板の製造方法は、プロセス温度を700°C以下とすることができるため、ベース基板200としてガラス基板を適用することができる。すなわち、従来の薄膜トランジスタと同様にガラス基板上に単結晶半導体層を形成することができ、高速化、高集積化、低消費電力化を実現した高性能、且つ高信頼性な半導体素子、記憶素子、集積回路などを含む半導体装置を作製することができる。なお、本明細書に開示する発明において、半導体装置とは、半導体特性を利用することで機能し得る装置を指す。本発明を用いて半導体素子トランジスタ、記憶素子やダイオードなどを含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。本明細書に開示する発明は表示機能を有する装置である半導体装置表示装置ともいうにも用いることができ、半導体装置としては、エレクトロルミネセンス以下ELともいう。と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とトランジスタとが接続された半導体装置発光表示装置や、液晶材料を有する液晶素子液晶表示素子を表示素子として用いる半導体装置液晶表示装置などがあげられる。本明細書において、表示装置とは表示素子を有する装置のことを指し、表示装置は、基板上に表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことも含む。さらに、フレキシブルプリントサーキットFPCやプリント配線基盤PWBが取り付けられたものICや抵抗素子や容量素子やインダクタやトランジスタなども含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライト導光板やプリズムシートや拡散シートや反射シートや光源LEDや冷陰極管などを含んでいても良いを含んでいても良い。なお、表示素子や半導体装置は、様々な形態及び様々な素子を用いることができる。例えば、EL素子有機EL素子、無機EL素子又は有機物及び無機物を含むEL素子、電子放出素子、液晶素子、電子インク、グレーティングライトバルブGLV、プラズマディスプレイPDP、デジタルマイクロミラーデバイスDMD、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、EL素子を用いた半導体装置としてはELディスプレイ、電子放出素子を用いた半導体装置としてはフィールドエミッションディスプレイFEDやSED方式平面型ディスプレイSED:Surface-conductionElectron-emitterDisplyなど、液晶素子を用いた半導体装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた半導体装置としては電子ペーパーがある。実施の形態2本実施の形態では、実施の形態1において使用した微細な荒れを有する保持用トレイ101に対して加工を施し、加工を施した保持用トレイを使用して半導体基板を作製する方法について示す。従って、実施の形態1と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。まず、微細な荒れを有する保持用トレイ101に貫通孔400を形成した、貫通孔および微細な荒れを有する保持用トレイ402を準備する図4A参照。。なお、貫通孔および微細な荒れを有する保持用トレイ402に形成する貫通孔が多すぎると、絶縁層被覆単結晶半導体基板が貼り合わされるだけのファンデルワールス力が発現しないため、絶縁層被覆単結晶半導体基板が接する面積のうち1/2以下の面積に対して貫通孔400を形成することが望ましい。なお、図4Aでは、貫通孔の形状は円柱型となっているが、各々の孔が微細な荒れを有する保持用トレイ101を貫通していれば、三角柱や四角柱などのように形状が異なる孔や、微細な荒れを有する保持用トレイ101の第1の面から第2の面に向かって孔のサイズが変化している形状や、微細な荒れを有する保持用トレイ101の第2の面から第1の面に向かって孔のサイズが変化している形状を用いることもできる。貫通孔を形成する方法としては、ドライエッチング加工、ウェットエッチング加工、レーザーエッチング加工、イオンミリング加工、ウォータージェット加工、ドリル加工などが挙げられる。他にも、半導体基板作製工程のファンデルワールス力を使用した貼り合わせ処理に支障をきたさない形状を形成できる方法であれば、上記加工方法に限定されることはない。なお、本実施の形態では微細な荒れ加工を有する保持用トレイに対して貫通孔加工を施したが、準備した保持用トレイに対して、まず貫通孔加工を施し、次いで微細な荒れ加工を施して、貫通孔および微細な荒れを有する保持用トレイ402を作製してもよい。次に、貫通孔および微細な荒れを有する保持用トレイ402に、複数枚の絶縁層被覆単結晶半導体基板107の第1の面を貼り合わせる図4B参照。。なお、図4Bでは、貫通孔および微細な荒れを有する面を下面とした状態で記載する。また、図4Bの微細な荒れの一部分破線で囲われた部分を拡大して、別途拡大図に記載する。次に、複数枚の絶縁層被覆単結晶半導体基板107の第2の面にイオン照射を行って脆化層110を形成し、絶縁層被覆単結晶半導体基板107の第2の面にベース基板200を貼り合わせ、貫通孔および微細な荒れを有する保持用トレイ402を絶縁層被覆単結晶半導体基板の第1の面から分離する。上記分離に際し、貫通孔400にプッシュピンなどの分離機構404を導入し、絶縁層被覆単結晶半導体基板107の第1の面に対して力を加えることにより、複数枚の絶縁層被覆単結晶半導体基板のそれぞれに対して均一な力を加えられる図4C参照。。なお、本実施の形態では、貫通孔400にプッシュピンなどの分離機構404を入れて絶縁層被覆単結晶半導体基板107を分離する方法を示したが、分離の際に絶縁層被覆単結晶半導体基板が損傷しない分離方法であれば、上記分離方法に限定されることはない。貫通孔400に気体や液体を注入して分離することもできる。これにより、貫通孔および微細な荒れを有する保持用トレイ402を大面積化した際においても、複数枚の絶縁層被覆単結晶半導体基板を短時間で安定して分離することができる。また、分離された貫通孔および微細な荒れを有する保持用トレイ402は、別の絶縁層被覆単結晶半導体基板を貼り合わせるための保持用トレイとして再利用することができる。次に、実施の形態1と同様に図2Dおよび図2E参照熱処理を行い劈開面112を形成し、絶縁層被覆単結晶半導体基板107をベース基板200から分離することで、絶縁層106を介して単結晶半導体層114が設けられた半導体基板を、基板作製に必要なイオンドーピング処理時間を大幅に短縮して効率的に作製することができる。以上の工程により、単結晶半導体層114が絶縁層106を介してベース基板200に転載された半導体基板を、基板作製に必要なイオンドーピング処理時間を大幅に短縮でき、かつ半導体基板を短時間で安定して分離することができるため、半導体基板を効率よく作製することができる。実施の形態3本実施の形態では、実施の形態1において、ベース基板200からの絶縁層被覆単結晶半導体基板107の分離について、異なる分離方法を示す。従って、実施の形態1と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。まず、保持用トレイ100に微細な荒れ加工を施した、微細な荒れを有する第2の保持用トレイ500を準備する図5A参照。。なお、図5Aでは、微細な荒れを有する面を下面とした状態で記載する。また、図5Aの微細な荒れの一部破線で囲われた部分を拡大して、別途拡大図に記載する。微細な荒れを有する第2の保持用トレイ500の表面は、Ra算術平均粗さの範囲が1.0nm以下、より好ましくは0.5nm以下であることが望ましい。微細な荒れを有する第2の保持用トレイ500は後の工程で、ベース基板200から絶縁層被覆単結晶半導体基板107を分離する際に、全ての単結晶半導体基板を一度に分離するための分離治具として使用する。微細な荒れを有する第2の保持用トレイ表面のRa値が1.0nmより大きいと、保持用トレイ表面に絶縁層被覆単結晶半導体基板を貼り付けた際に簡単に剥がれてしまうため適していない。次に、実施の形態1と同様に、複数枚の絶縁層被覆単結晶半導体基板107を準備し、複数枚の絶縁層被覆単結晶半導体基板107の第1の面を微細な荒れを有する第2の保持用トレイ500に貼り合わせ、複数枚の絶縁層被覆単結晶半導体基板107の第2の面に対しイオン照射を行い脆化層110を形成し、絶縁層被覆単結晶半導体基板107の第2の面にベース基板200を貼り合わせ、熱処理を行い劈開面112を形成する。図5B参照。次に、微細な荒れを有する第2の保持用トレイ500をベース基板200から分離する。上記分離に際し、絶縁層被覆単結晶半導体基板107の内部には既に劈開面112が形成されており、また、微細な荒れを有する第2の保持用トレイ500と絶縁層被覆単結晶半導体基板107の第1の面はファンデルワールス力で接合されている。このため、微細な荒れを有する第2の保持用トレイ500を分離することで、複数枚の絶縁層被覆単結晶半導体基板107を同時に分離することができる図5C参照。。なお、微細な荒れを有する第2の保持用トレイ500と絶縁層被覆単結晶半導体基板107の第1の面がファンデルワールス力で接合されており、絶縁層被覆単結晶半導体基板107が分離方向以外へ動くことを抑制できるため、分離の際、絶縁層被覆単結晶半導体基板107のズレに起因する単結晶半導体層114への損傷を抑制することができる。また、絶縁層被覆単結晶半導体基板は、微細な荒れを有する第2の保持用トレイに貼り合わされた位置を保っており、分離後にベース基板から分離された絶縁層被覆単結晶半導体基板107の第2の面を加工することで、単結晶半導体基板の再利用時に、微細な荒れを有する第2の保持用トレイへの単結晶半導体基板貼り合わせ工程を削減することができる。さらに、単結晶半導体基板は常に微細な荒れを有する第2の保持用トレイに貼り合わせられている状態で使用できるため、再利用により単結晶半導体基板の板厚が薄くなっても、取り扱いが容易となる。以上の工程により、単結晶半導体層114が絶縁層106を介してベース基板200に転載された半導体基板を、基板作製に必要なイオンドーピング処理時間を大幅に短縮でき、かつ分離に際して絶縁層被覆単結晶半導体基板のズレを抑制することができるため、高性能で信頼性の高い半導体基板を効率よく作製することができる。実施の形態4本実施の形態では、薄型で高性能な半導体素子を有する半導体集積回路を実装し、歩留まりよく作製することを目的とした半導体装置の作製方法の一例としてCMOS相補型金属酸化物半導体:ComplementaryMetalOxideSemiconductorに関して図6及び図7を用いて説明する。なお、実施の形態1と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。図6Aは、ベース基板200上に絶縁層106、単結晶半導体層114が形成されている。図6Aは、図2Eの半導体基板202の一部と対応している。なお、本実施の形態では実施の形態1で説明した図2Eの半導体基板202の一部を適用する例を示すが、本明細書で示すその他の方法を適用した半導体基板を用いてもよい。単結晶半導体層114は、分離した単結晶半導体基板と同じ導電型を有する。単結晶半導体層114の導電型は一導電型を付与する不純物元素によって決まる。そのしきい値電圧を制御するためにnチャネル型電界効果トランジスタ及びpチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのp型を付与する不純物元素、若しくはリン、砒素などのn型を付与する不純物元素を添加してもよい。なお、不純物元素のドーズ量は1×1012ions/cm2から1×1014ions/cm2程度で行えば良い。単結晶半導体層114上に第1のフォトマスクを用いてレジストマスクを形成し、単結晶半導体層114をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層1205、1206を形成する図6B参照。。図示されていない単結晶半導体層上の酸化膜を除去し、単結晶半導体層1205、1206を覆うゲート絶縁層1207を形成する。本実施の形態における単結晶半導体層1205、1206は平坦性が高いため、単結晶半導体層1205、1206上に形成されるゲート絶縁層1207が薄膜のゲート絶縁層であっても欠陥を生じることなく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。また、ゲート絶縁層1207の薄膜化は、トランジスタを低電圧で高速に動作させる効果がある。ゲート絶縁層1207は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層1207は、プラズマCVD法や減圧CVD法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素N2OをArで1~3倍流量比に希釈して、10~30Paの圧力にて3~5kWの電力を電極に印加し、マイクロ波2.45GHzにより生成したプラズマを用いて、単結晶半導体層1205、1206の表面を酸化若しくは窒化させる。この処理により1nm~10nm好ましくは2nm~6nmの絶縁膜を形成する。さらに亜酸化窒素N2OとシランSiH4を導入し、10~30Paの圧力にて3~5kWのマイクロ波2.45GHz電力を電極に印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。また、ゲート絶縁層1207として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層1207に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。次いで、ゲート絶縁層1207上にゲート電極層1208及びゲート電極層1209を形成する図6C参照。。ゲート電極層1208、1209となる導電膜は、スパッタリング法、蒸着法、CVD法等の手法により形成することができる。ゲート電極層1208、1209に用いる導電膜はタンタルTa、タングステンW、チタンTi、モリブデンMo、アルミニウムAl、銅Cu、クロムCr、ネオジムNdから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料を含む膜で形成すればよい。また、ゲート電極層1208、1209に用いる導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金膜を用いてもよい。導電膜上に第2のフォトマスクを用いてレジストマスクを形成し、ゲート電極層1208及びゲート電極層1209を形成する。次いで、第3のフォトマスクを用いて単結晶半導体層1206を覆うマスク1211を形成する。マスク1211及びゲート電極層1208をマスクとして、n型を付与する不純物元素1210を添加し、第一のn型不純物領域1212a、1212bを形成する図6D参照。。本実施の形態では、n型を付与する不純物元素としてリンPを用い、不純物元素を含むドーピングガスとしてホスフィンPH3を用いる。本実施の形態では、第一のn型不純物領域1212a、1212bに、n型を付与する不純物元素が1×1017~5×1018atoms/cm3程度の濃度で含まれるように添加する。不純物の添加後にマスク1211を除去する。次に、第4のフォトマスクを用いて単結晶半導体層1205を覆うマスク1214を形成する。マスク1214、ゲート電極層1209をマスクとしてp型を付与する不純物元素1213を添加し、第一のp型不純物領域1215a、1215bを形成する図6E参照。。本実施の形態では、p型を付与する不純物元素としてボロンBを用い、不純物元素を含むドーピングガスとしてはジボランB2H6などを用いる。第一のp型不純物領域1215a、1215bに、p型を付与する不純物元素が1×1017~5×1018atoms/cm3程度の濃度で含まれるように添加する。不純物の添加後にマスク1214を除去する。マスク1214を除去し、ゲート電極層1208、1209の側面にサイドウォール構造の側壁絶縁層1216a乃至1216d、並びにゲート絶縁層1233a、1233bを形成する図7A参照。。側壁絶縁層1216a乃至1216dは、ゲート電極層1208、1209を覆う絶縁層を形成した後、これをRIEReactiveionetching:反応性イオンエッチング法による異方性のエッチングによって加工し、ゲート電極層1208、1209の側壁に自己整合的に形成すればよい。ここで、絶縁層について特に限定はなく、TEOSTetraethyl-Ortho-Silicate若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが望ましい。絶縁層は熱CVD、プラズマCVD、常圧CVD、バイアスECRCVD、スパッタリング等の方法によって形成することができる。ゲート絶縁層1233a、1233bはゲート電極層1208、1209、及び側壁絶縁層1216a乃至1216dをマスクとしてゲート絶縁層1207をエッチングして形成することができる。また、本実施の形態では、絶縁層をエッチングする際、ゲート電極層上の絶縁層を除去し、ゲート電極層を露出させるが、絶縁層をゲート電極層上に残すような形状に側壁絶縁層1216a乃至1216dを形成してもよい。このようにゲート電極層を保護することによって、絶縁層をエッチングする際、ゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成時に成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。絶縁層のエッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。本実施の形態では、ドライエッチング法を用いる。エッチング用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6もしくはNF3などを代表とするフッ素系ガス又はO2を適宜用いることができる。次に第5のフォトマスクを用いて単結晶半導体層1206を覆うマスク1218を形成する。マスク1218、ゲート電極層1208、側壁絶縁層1216a、1216bをマスクとしてn型を付与する不純物元素1217を添加し、第2のn型不純物領域1219a、1219b、第3のn型不純物領域1220a、1220bを形成する。本実施の形態では、n型を付与する不純物元素としてリンPを用い、不純物元素を含むドーピングガスとしてPH3を用いる。本実施の形態では、第2のn型不純物領域1219a、1219bにn型を付与する不純物元素が5×1019~5×1020atoms/cm3程度の濃度で含まれるように添加する。本実施の形態では、第3のn型不純物領域1220a、1220bは、側壁絶縁層1216a、1216bにより、自己整合的に第2のn型不純物領域1219a、1219bより低濃度となるように形成する。また、単結晶半導体層1205にチャネル形成領域1221が形成される図7B参照。。第2のn型不純物領域1219a、1219bは高濃度n型不純物領域であり、ソース、ドレインとして機能する。一方、第3のn型不純物領域1220a、1220bは低濃度不純物領域であり、LDDLightlyDopedDrain領域となる。第3のn型不純物領域1220a、1220bはゲート電極層1208に覆われていないLoff領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することができる。マスク1218を除去し、第6のフォトマスクを用いて単結晶半導体層1205を覆うマスク1223を形成する。マスク1223、ゲート電極層1209、側壁絶縁層1216c、1216dをマスクとして、p型を付与する不純物元素1222を添加し、第2のp型不純物領域1224a、1224b、第3のp型不純物領域1225a、1225bを形成する。本実施の形態では、p型を付与する不純物元素としてボロンBを用い、不純物元素を含むドーピングガスとしてはジボランB2H6などを用いる。本実施の形態では、第2のp型不純物領域1224a、1224bにp型を付与する不純物元素が1×1020~5×1021atoms/cm3程度の濃度で含まれるように添加する。本実施の形態では、第3のp型不純物領域1225a、1225bは、側壁絶縁層1216c、1216dにより、自己整合的に第2のp型不純物領域1224a、1224bより低濃度となるように形成する。また、単結晶半導体層1206にチャネル形成領域1226が形成される図7C参照。。第2のp型不純物領域1224a、1224bは高濃度p型不純物領域であり、ソース、ドレインとして機能する。一方、第3のp型不純物領域1225a、1225bは低濃度不純物領域であり、LDDLightlyDopedDrain領域となる。第3のp型不純物領域1225a、1225bはゲート電極層1209に覆われていないLoff領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することができる。マスク1223を除去し、不純物元素を活性化するために加熱処理、強光の照射、又はレーザー光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と単結晶半導体層との界面へのプラズマダメージを回復することができる。次に、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、保護膜となる水素を含む絶縁膜1227と、絶縁層1228との積層構造とする。絶縁膜1227と絶縁層1228は、スパッタ法、またはプラズマCVDを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または3層以上の積層構造として用いても良い。さらに、窒素雰囲気中で、300~550°Cで1~12時間の熱処理を行い、単結晶半導体層を水素化する工程を行う。好ましくは、400~500°Cで行う。この工程は層間絶縁層である絶縁膜1227に含まれる水素により単結晶半導体層のダングリングボンドを終端する工程である。本実施の形態では、410°Cで1時間加熱処理を行う。絶縁膜1227、絶縁層1228としては他に窒化アルミニウムAlN、酸化窒化アルミニウムAlON、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムAlNOまたは酸化アルミニウム、ダイアモンドライクカーボンDLC、窒素含有炭素CN、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si-O-Si結合を含む樹脂に相当する。シロキサンは、シリコンSiと酸素Oとの結合で骨格構造が構成される。置換基として、有機基例えばアルキル基、アリール基やフルオロ基を用いてもよい。有機基は、フルオロ基を有していてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。平坦性のよい塗布法によって形成される塗布膜を用いてもよい。絶縁膜1227、絶縁層1228は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、CVD法、蒸着法等を採用することができる。液滴吐出法により絶縁膜1227、絶縁層1228を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法スクリーン印刷やオフセット印刷などパターンが形成される方法なども用いることができる。次に、第7のフォトマスクを用いてレジストからなるマスクを形成し、当該レジストマスクを用いて絶縁膜1227、絶縁層1228にソース領域又はドレイン領域である第2のn型不純物領域1219a、1219b、第2のp型不純物領域1224a、1224bに達するコンタクトホール開口を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜1227、絶縁層1228を除去し、ソース領域又はドレイン領域である第2のn型不純物領域1219a、1219b、第2のp型不純物領域1224a、1224bに達する開口を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6もしくはNF3などを代表とするフッ素系ガス又はO2を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、He、Ne、Ar、Kr、Xeから選ばれた一種または複数種の元素を用いることができる。開口を覆うように導電膜を形成し、第8のフォトマスクを用いてレジストマスクを形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層1229a、1229b、1230a、1230bを形成する。配線層は、PVD法、CVD法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba等の金属、及びSi、Ge、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。以上の工程でCMOS構造のnチャネル型薄膜トランジスタであるトランジスタ1231及びpチャネル型薄膜トランジスタであるトランジスタ1232を含む半導体装置を作製することができる図7D参照。。図示しないが、本実施の形態はCMOS構造であるため、トランジスタ1231とトランジスタ1232とは電気的に接続している。なお、本実施の形態で作製したトランジスタは本実施の形態に限定されず、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。以上のように、単結晶半導体基板よりベース基板に転載された単結晶半導体層を有する半導体基板を用いるため、トランジスタに結晶性の極めて高い単結晶半導体層を使用することができる。また、本願に示すファンデルワールス力を使用した基板の固定方法を用いることで、半導体基板作製に必要なイオンドーピング処理時間を大幅に短縮して効率よく半導体基板を作製することができるため、該半導体基板を使用する事により、薄型で高性能な半導体素子を有する半導体装置を安価にて作製することができる。さらに、本願に示すファンデルワールス力を使用した基板の固定方法を用いることにより、イオンドーピング処理に起因した基板間バラツキを低減することができるため、薄型で高性能な半導体素子を有する半導体装置を歩留まり良く作製することができる。なお、本実施の形態は、実施の形態1乃至3と適宜組み合わせることができる。実施の形態5実施の形態4で例示したファンデルワールス力を使用した基板の固定方法を用いて作製された半導体装置を様々な電子機器に実施できる。その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、ヘッドマウントディスプレイゴーグル型ディスプレイ、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末モバイルコンピュータ、携帯電話または電子書籍等などが挙げられる。それらの一例を図8に示す。また、マイクロプロセッサ、RFIDタグ、IDタグ、ICタグ、ICチップ、RFタグ、無線タグ、電子タグまたは無線チップとも呼ばれる非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置などにも本発明を適用することができる。図8Aに示す携帯情報端末機器は、本体9201、表示部9202等を含んでいる。実施の形態4の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯情報端末機器を提供することができる。図8Bに示すデジタルビデオカメラは、表示部9701、表示部9702等を含んでいる。実施の形態4の半導体装置を適用することによって、高性能でかつ信頼性の高いデジタルビデオカメラを提供することができる。図8Cに示す携帯電話機は、本体9101、表示部9102等を含んでいる。実施の形態4の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯電話機を提供することができる。図8Dに示す携帯型のテレビジョン装置は、本体9301、表示部9302等を含んでいる。実施の形態4の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの例えば40インチ以上まで、幅広いものに、本発明の半導体装置を適用することができる。図8Eに示す携帯型のコンピュータは、本体9401、表示部9402等を含んでいる。実施の形態4の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯型のコンピュータを提供することができる。このように、実施の形態4で例示したファンデルワールス力を使用した基板の固定方法を適用して作製された半導体装置を適用した電子機器は、製造コストが安価であり、かつ高い歩留まりにて作製することができる。