"記憶手段を有する第1チップと、前記記憶手段に対して制御用データの読み出しを指示する指示手段、及び、少なくとも多数決により、読み出された前記制御用データの信頼性を判定する判定手段を有する第2チップと、を備える半導体装置であって、前記制御用データは、記憶先のアドレスの一部である複数ビットに対応するチェック用データが付加されてなるメモリデータとして前記記憶手段に記憶され、前記記憶手段には、1つの前記制御用データについて、異なるアドレスに3つの前記メモリデータが記憶されており、1つの前記制御用データに関する3つのメモリデータが記憶される各アドレスにおいて、前記チェック用データに対応する一部を除く部分は、互いに異なるとともに、複数の制御用データで同じとされ、1つの前記制御用データに関する3つのメモリデータにおいて、前記制御用データ同士、前記チェック用データ同士、及び該チェック用データに対応するアドレスの一部同士は、それぞれ同じ或いはミラー反転の関係にあり、前記指示手段は、複数の前記制御用データを順次読み出すとともに、各制御用データについて関連する3つのメモリデータを順次読み出すように前記記憶手段に指示し、前記判定手段は、読み出された前記3つのメモリデータについて、各チェック用データと対応するアドレスの一部とを照合し、複数の前記チェック用データが対応するアドレスの一部と一致する場合に、一致する複数の前記メモリデータについて、前記制御用データの多数決判定を行うことを特徴とする半導体装置。記憶手段を有する第1チップと、前記記憶手段に対して制御用データの読み出しを指示する指示手段、及び、少なくとも多数決により、読み出された前記制御用データの信頼性を判定する判定手段を有する第2チップと、を備える半導体装置であって、前記制御用データは、記憶先のアドレスの一部である複数ビットに対応するチェック用データが付加されてなるメモリデータとして前記記憶手段に記憶され、前記記憶手段には、1つの前記制御用データについて、異なるアドレスに3つの前記メモリデータが記憶されており、1つの前記制御用データに関する3つのメモリデータが記憶される各アドレスにおいて、前記チェック用データに対応する一部を除く部分は、互いに異なるとともに、複数の制御用データで同じとされ、1つの前記制御用データに関する3つのメモリデータにおいて、前記制御用データ同士、前記チェック用データ同士、及び該チェック用データに対応するアドレスの一部同士は、それぞれ同じ或いはミラー反転の関係にあり、前記指示手段は、複数の前記制御用データを順次読み出すとともに、各制御用データについて関連する3つのメモリデータを順次読み出すように前記記憶手段に指示し、前記判定手段は、読み出された前記3つのメモリデータについて、前記制御用データの多数決判定を行い、複数の前記制御用データが一致する場合に、一致する複数の前記メモリデータについて、各チェック用データと対応するアドレスの一部とを照合することを特徴とする半導体装置。前記第2チップは、前記記憶手段に対して読み出し専用であることを特徴とする請求項1又は請求項2に記載の半導体装置。前記3つのメモリデータは、アドレスが分散して前記記憶手段に記憶されていることを特徴とする請求項1~3いずれか1項に記載の半導体装置。前記チェック用データは、対応する前記メモリデータの記憶先のアドレスのうち、下位の複数ビットに対応していることを特徴とする請求項4に記載の半導体装置。前記3つのメモリデータとして、第1メモリデータ、第2メモリデータ、及び第3メモリデータを有し、前記第2メモリデータのチェック用データ及び制御用データは、それぞれ前記第1メモリデータのチェック用データ及び制御用データとミラー反転の関係にあり、前記第3メモリデータのチェック用データと前記第1メモリデータのチェック用データ、及び、前記第3メモリデータの制御用データと前記第1メモリデータの制御用データのいずれか一方が同じであり、他方がミラー反転の関係にあることを特徴とする請求項1~5いずれか1項に記載の半導体装置。前記チェック用データは、全ビット0及び全ビット1を除いて設定されることを特徴とする請求項1~6いずれか1項に記載の半導体装置。第1チップの記憶手段から第2チップに読み出される制御用データの異常有無を判定する半導体装置のデータ異常判定方法であって、前記記憶手段に制御用データを書き込む際に、前記制御用データを、記憶先のアドレスの一部である複数ビットに対応するチェック用データを付加してなるメモリデータとして、前記アドレスに記憶させるとともに、1つの前記制御用データについて、異なるアドレスに3つの前記メモリデータを記憶させ、1つの前記制御用データに関する3つのメモリデータが記憶される各アドレスにおいて、前記チェック用データに対応する一部を除く部分を、互いに異なるとともに、複数の制御用データにおいて同じとなるようにし、1つの前記制御用データに関する3つのメモリデータにおいて、前記制御用データ同士、前記チェック用データ同士、及び該チェック用データに対応するアドレスの一部同士が、それぞれ同じ或いはミラー反転の関係となるようにし、前記記憶手段から前記第2チップに前記制御用データを読み込む際に、複数の前記制御用データを順次読み出すとともに、各制御用データについて関連する3つのメモリデータを順次読み出し、読み出した前記3つのメモリデータについて各チェック用データと対応するアドレスの一部とを照合し、全てのメモリデータについて一致しない場合にメモリデータの異常と判定するとともに、複数の前記メモリデータにおいて、各チェック用データと対応するアドレスの一部とが一致する場合、一致する複数の前記メモリデータについて制御用データの多数決判定を行い、制御用データが互いに異なる場合にメモリデータの異常と判定することを特徴とする半導体装置のデータ異常判定方法。第1チップの記憶手段から第2チップに読み出される制御用データの異常有無を判定する半導体装置のデータ異常判定方法であって、前記記憶手段に制御用データを書き込む際に、前記制御用データを、記憶先のアドレスの一部である複数ビットに対応するチェック用データを付加してなるメモリデータとして、前記アドレスに記憶させるとともに、1つの前記制御用データについて、異なるアドレスに3つの前記メモリデータを記憶させ、1つの前記制御用データに関する3つのメモリデータが記憶される各アドレスにおいて、前記チェック用データに対応する一部を除く部分を、互いに異なるとともに、複数の制御用データにおいて同じとなるようにし、1つの前記制御用データに関する3つのメモリデータにおいて、前記制御用データ同士、前記チェック用データ同士、及び該チェック用データに対応するアドレスの一部同士が、それぞれ同じ或いはミラー反転の関係となるようにし、前記記憶手段から前記第2チップに前記制御用データを読み込む際に、複数の前記制御用データを順次読み出すとともに、各制御用データについて関連する3つのメモリデータを順次読み出し、読み出した前記3つのメモリデータについて制御用データの多数決判定を行い、制御用データが互いに異なる場合にメモリデータの異常と判定するとともに、複数の前記制御用データが一致する場合、一致する前記制御用データを含むメモリデータについて、各チェック用データと対応するアドレスの一部とを照合し、複数の前記メモリデータすべてで一致しない場合にメモリデータの異常と判定することを特徴とする半導体装置のデータ異常判定方法。ところで、マイコンを採用するほどの高機能な制御を行わない場合、メモリ記憶手段を有する第1チップと、記憶手段に対してメモリデータの読み出しを指示する指示手段、及び、少なくとも多数決により、読み出された制御用データの信頼性を判定する判定手段を有する第2チップとに分ける手法がとられる。この場合、第2チップは、例えばユーザのニーズに応じた機能のみを盛り込んだ所謂カスタムICチップとして構成され、2チップからなる半導体装置のコストを、マイコンに較べて低減することができる。しかしながら、上記した多数決判定では、1つの制御用データに関するメモリデータが3つのアドレスに記憶されるため、記憶手段に記憶されるメモリデータの数が多い。このため、上記した2つのチップにより構成される半導体装置において、多数決方式を採用する場合、第2チップ側において、アドレスを指定して制御用データの読み出しを指示する指示手段の規模、すなわち第2チップの体格回路規模も大きくなる。また、特許文献1に示されるように、制御用データそのもの、又は、制御用データのミラー反転データそのものを、記憶手段に記憶されるメモリデータとする場合、第2チップカスタムICチップでは読み出した制御用データが正しいか否かを判定することはできない。このため、メモリデータの一部が破壊されても、メモリデータが破壊されているのか否か判定することができず、データの信頼性が低い。本発明は上記問題点に鑑み、記憶手段を有する第1チップと、記憶手段に対してメモリデータの読み出しを指示する指示手段、及び、少なくとも多数決により、読み出された制御用データの信頼性を判定する判定手段を有する第2チップと、を備える半導体装置において、データ信頼性を向上しつつ、第2チップの体格増大を抑制することを目的とする。上記目的を達成する為に請求項1に記載の半導体装置は、記憶手段を有する第1チップと、記憶手段に対して制御用データの読み出しを指示する指示手段、及び、少なくとも多数決により、読み出された制御用データの信頼性を判定する判定手段を有する第2チップと、を備える。そして、制御用データは、記憶先のアドレスの一部である複数ビットに対応するチェック用データが付加されてなるメモリデータとして記憶手段に記憶され、記憶手段には、1つの制御用データについて、異なるアドレスに3つのメモリデータが記憶されており、1つの制御用データに関する3つのメモリデータが記憶される各アドレスにおいて、チェック用データに対応する一部を除く部分は、互いに異なるとともに、複数の制御用データで同じとされ、1つの制御用データに関する3つのメモリデータにおいて、制御用データ同士、チェック用データ同士、及び該チェック用データに対応するアドレスの一部同士は、それぞれ同じ或いはミラー反転の関係にあり、指示手段は、複数の制御用データを順次読み出すとともに、各制御用データについて関連する3つのメモリデータを順次読み出すように記憶手段に指示し、判定手段は、読み出された3つのメモリデータについて、各チェック用データと対応するアドレスの一部とを照合し、一致する複数のメモリデータについて、制御用データの多数決判定を行うことを特徴とする。本発明では、制御用データ又はそのミラー反転データが、そのままメモリデータ例えば16ビットとして記憶手段に記憶されるのではなく、制御用データ例えば11ビットに、記憶先のアドレスの一部例えば8ビット中の5ビットに対応するチェック用データ例えば5ビットが付加されたメモリデータとして記憶される。そして、1つの制御用データに対応する3つのアドレスのうち、チェック用データに対応する一部例えば5ビットはそれぞれ同じ或いはミラー反転の関係となっている。また、残りの部分例えば3ビットは、互いに異なるとともに、複数の制御用データで同じとなっており、規則性を有している。このため、複数の制御用データを順次読み出すとともに、各制御用データについて関連する3つのメモリデータを順次読み出すように記憶手段に指示する指示手段の構成を、簡素化することができる。すなわち、指示手段の規模増大、ひいては第2チップの体格増大を抑制することができる。また、本発明では、1つの制御用データに関し、複数のメモリデータについて多数決判定を行うため、データの信頼性を向上することができる。さらに、メモリデータは、上記したように記憶先のアドレスの一部に対応するチェック用データを含んでおり、判定手段は、多数決判定の前に、3つのメモリデータについて、各チェック用データと対応するアドレスの一部とを照合する。例えばメモリデータが破壊されていれば、チェック用データと対応するアドレスが一致しないため、制御用データ又はそのミラー反転データのみからなるメモリデータを単に多数決判定する構成に較べて、データの信頼性を向上することができる。以上から、本発明によれば、データ信頼性を向上しつつ、第2チップ、ひいては半導体装置の体格増大を抑制することができる。また、請求項2に記載の半導体装置も、記憶手段を有する第1チップと、記憶手段に対して制御用データの読み出しを指示する指示手段、及び、少なくとも多数決により、読み出された制御用データの信頼性を判定する判定手段を有する第2チップと、を備える。そして、制御用データは、記憶先のアドレスの一部である複数ビットに対応するチェック用データが付加されてなるメモリデータとして記憶手段に記憶され、記憶手段には、1つの制御用データについて、異なるアドレスに3つのメモリデータが記憶されており、1つの制御用データに関する3つのメモリデータが記憶される各アドレスにおいて、チェック用データに対応する一部を除く部分は、互いに異なるとともに、複数の制御用データで同じとされ、1つの制御用データに関する3つのメモリデータにおいて、制御用データ同士、チェック用データ同士、及び該チェック用データに対応するアドレスの一部同士は、それぞれ同じ或いはミラー反転の関係にあり、指示手段は、複数の制御用データを順次読み出すとともに、各制御用データについて関連する3つのメモリデータを順次読み出すように記憶手段に指示し、判定手段は、読み出された3つのメモリデータについて、制御用データの多数決判定を行い、複数の制御用データが一致する場合に、一致する複数のメモリデータについて、各チェック用データと対応するアドレスの一部とを照合することを特徴とする。本発明と請求項1に記載の発明との違いは、判定手段が実行する多数決判定とチェック用データと対応するアドレスの一部とを照合との順序のみであり、その作用効果は、請求項1に記載の発明の作用効果と同等であるため、その記載を省略する。請求項3に記載のように、第2チップは、記憶手段に対して読み出し専用であることが好ましい。これによれば、第2チップ側から記憶手段に対してメモリデータの書き込みがなされないため、誤書き込み自体が生じず、これにより、制御用データの信頼性を向上することができる。請求項4に記載のように、3つのメモリデータは、アドレスが分散して記憶手段に記憶されることが好ましい。記憶手段においてメモリデータが壊れる場合、アドレスが連続する所定範囲のメモリデータがまとめて壊れることが多い。これに対し、本発明によれば、1つの制御用データに関する3つのメモリデータ全てが破壊されるリスクを低減することができる。すなわち、データの信頼性を向上することができる。特に請求項5に記載のように、チェック用データは、対応するメモリデータの記憶先のアドレスのうち、下位の複数ビットに対応することが好ましい。これによれば、チェック用データが上位の複数ビットに対応する構成に較べて、3つのメモリデータの分散度合いを大きくし、これにより、データの信頼性をさらに向上することができる。請求項6に記載のように、3つのメモリデータとして、第1メモリデータ、第2メモリデータ、及び第3メモリデータを有し、第2メモリデータのチェック用データ及び制御用データは、それぞれ第1メモリデータのチェック用データ及び制御用データとミラー反転の関係にあり、第3メモリデータのチェック用データと第1メモリデータのチェック用データ、及び、第3メモリデータの制御用データと第1メモリデータの制御用データのいずれか一方が同じであり、他方がミラー反転の関係にあることが好ましい。これによれば、同じメモリデータを複数回読み出した場合例えば第1メモリデータを2回読み出した場合に、その誤動作を検出することができる。請求項7に記載のように、チェック用データは、全ビット0及び全ビット1を除いて設定されることが好ましい。メモリデータのエラーが生じた場合、全ビット‘0’又は‘1’となることが多い。本発明によれば、チェック用データが、全ビット0及び全ビット1を除いて設定されるため、データエラーを検出することができる。次に、請求項8に記載の発明は、第1チップの記憶手段から第2チップに読み出される制御用データの異常有無を判定する半導体装置のデータ異常判定方法であって、記憶手段に制御用データを書き込む際に、制御用データを、記憶先のアドレスの一部である複数ビットに対応するチェック用データを付加してなるメモリデータとして、アドレスに記憶させるとともに、1つの制御用データについて、異なるアドレスに3つのメモリデータを記憶させ、1つの制御用データに関する3つのメモリデータが記憶される各アドレスにおいて、チェック用データに対応する一部を除く部分を、互いに異なるとともに、複数の制御用データにおいて同じとなるようにし、1つの制御用データに関する3つのメモリデータにおいて、制御用データ同士、チェック用データ同士、及び該チェック用データに対応するアドレスの一部同士が、それぞれ同じ或いはミラー反転の関係となるようにし、記憶手段から第2チップに制御用データを読み込む際に、複数の制御用データを順次読み出すとともに、各制御用データについて関連する3つのメモリデータを順次読み出し、読み出した3つのメモリデータについて各チェック用データと対応するアドレスの一部とを照合し、全てのメモリデータについて一致しない場合にメモリデータの異常と判定するとともに、複数のメモリデータにおいて、各チェック用データと対応するアドレスの一部とが一致する場合、一致する複数のメモリデータについて制御用データの多数決判定を行い、制御用データが互いに異なる場合にメモリデータの異常と判定することを特徴とする。本発明の作用効果は、請求項1に記載の発明の作用効果と同じであるの、その記載を省略する。また、請求項9に記載の発明は、第1チップの記憶手段から第2チップに読み出される制御用データの異常有無を判定する半導体装置のデータ異常判定方法であって、記憶手段に制御用データを書き込む際に、制御用データを、記憶先のアドレスの一部である複数ビットに対応するチェック用データを付加してなるメモリデータとして、アドレスに記憶させるとともに、1つの制御用データについて、異なるアドレスに3つのメモリデータを記憶させ、1つの制御用データに関する3つのメモリデータが記憶される各アドレスにおいて、チェック用データに対応する一部を除く部分を、互いに異なるとともに、複数の制御用データにおいて同じとなるようにし、1つの制御用データに関する3つのメモリデータにおいて、制御用データ同士、チェック用データ同士、及び該チェック用データに対応するアドレスの一部同士が、それぞれ同じ或いはミラー反転の関係となるようにし、記憶手段から第2チップに制御用データを読み込む際に、複数の制御用データを順次読み出すとともに、各制御用データについて関連する3つのメモリデータを順次読み出し、読み出した3つのメモリデータについて制御用データの多数決判定を行い、3つのメモリデータについて制御用データが互いに異なる場合にメモリデータの異常と判定するとともに、複数の制御用データが一致する場合に、一致する制御用データを含むメモリデータについて、各チェック用データと対応するアドレスの一部とを照合し、複数のメモリデータすべてで一致しない場合にメモリデータの異常と判定することを特徴とする。本発明の作用効果は、請求項2に記載の発明の作用効果と同じであるの、その記載を省略する。以下、本発明の実施の形態を、図面を参照して説明する。第1実施形態図1に示すように、半導体装置10は、メモリ回路が構成された第1チップ11と、第1チップ11からメモリデータを読み出し、メモリデータに含まれる制御用データの正常異常を判定する回路が構成された第2チップ12を有する。第1チップ11は、所謂メモリICチップであり、記憶手段としてのメモリ20が構成されている。そして、メモリ20には、複数の制御用データに対応するメモリデータが記憶されている。メモリ20としては、特に限定されるものではない。データの書き換えが可能なEEPROM、EPROM、フラッシュメモリや、工場出荷時にのみデータの書き込みが可能なマスクROM、1回しか書き込めないOTPOneTimeProgrammableメモリなどを採用することができる。本実施形態では、メモリ20としてEEPROMが構成されている。一方、第2チップ12は、マイコンとは異なり、第1チップ11からメモリデータを読み出し、判定処理すべく必要な回路が構成された所謂カスタムICチップとなっている。この第2チップ12には、カウンタ30、メモリ制御部31、判定部32が構成されている。本実施形態では、この第2チップ12が、第1チップ11のメモリ20に対して書き込み機能を有さず、第1チップ11のメモリ20に記憶されたメモリデータを読み出す、読み出し専用のチップとなっている。なお、カウンタ30及びメモリ制御部31が、特許請求の範囲に記載の指示手段に相当し、判定部32が判定手段に相当する。メモリ制御部31は、カウンタ30のカウント値に基づいて、ある制御用データに関する3つのメモリデータを順次読み出すように、メモリ20に指示する。カウンタ30のカウント値が1つ増えると、次に読み出すべく制御用データに関する3つのメモリデータを順次読み出すように、メモリ20に指示する。また、メモリ制御部31は、メモリ20から読み出されたメモリデータと該メモリデータの記憶先であるアドレスのデータとを必要に応じて処理し、判定部32に出力する。本実施形態では、メモリデータのうちのチェック用データ部及び制御用データ部のデータについて、それぞれミラー反転データを反転させる処理を実行する。このメモリ制御部31は、アドレス線やデータ線を介して第1チップ11のメモリ20と接続されている。判定部32は、メモリ制御部31からの出力に基づいて、対応するアドレスのチェック部におけるデータ以下、アドレスデータと示すと、メモリデータのチェック用データ部におけるデータ以下、チェック用データと示すとの照合を行う。また、アドレスデータとチェック用データとの一致が複数ある場合、一致したメモリデータについて、制御用データ部のデータ、すなわち上記した制御用データの多数決判定を行う。そして、これら判定結果に基づいた出力をする。次に、本実施形態の主たる特徴部分である、制御用データを書き込む際のルール、具体的には、制御用データに対応してメモリに記憶されたメモリデータの内容、及び、メモリデータと書き込み先のアドレスとの関係について、図2及び図3を用いて説明する。先ず、任意の制御用データNについて、図2を用いて説明する。図2に示すように、任意の制御用データNは、該制御用データN又はそのミラー反転データに、記憶先のアドレスの一部である複数ビット上記チェック部のアドレスデータに対応するチェック用データアドレスデータと同じ又はそのミラー反転データが付加されてなるメモリデータとして、メモリ20に記憶されている。本実施形態では、メモリデータのうち、上位複数ビットのチェック用データ部に記憶されたデータがチェック用データ、残りの下位複数ビットである制御用データ部に記憶されたデータが制御用データ又はそのミラー反転データとなっている。このように、チェック用データは、対応するメモリデータの記憶先のアドレスのうち、下位の複数ビットに対応している。また、メモリ20には、1つの制御用データNについて、異なるアドレスに3つのメモリデータ第1メモリデータ、第2メモリデータ、第3メモリデータが記憶されている。そして、制御用データNに関する3つのメモリデータが記憶された各アドレス3つのアドレスにおいて、チェック用データに対応する一部を除く部分である固定部は、互いに異なるとともに、複数の制御用データで同じとなっている。これにより、3つのメモリデータは、アドレスが連続せず、分散してメモリ20に記憶されている。本実施形態では、図2に示すように、制御用データNに関する3つのメモリデータにおいて、固定部がα、β、γと互いに異なる数値となっている。このように、3つのメモリデータは、アドレスが連続せず、分散してメモリ20に記憶されている。なお、上記においては、複数ビットの値を、α、β、γと簡略化して示している。また、制御用データNに関する3つのメモリデータにおいて、制御用データ部に記憶された制御用データ同士、チェック用データ部に記憶されたチェック用データ同士、及びアドレスのチェック部におけるアドレスデータ同士は、図2に示すように、それぞれ同じ或いはミラー反転の関係となっている。なお、制御用データ部に記憶された制御用データとは、上記したように制御用データN、又は、制御用データNのミラー反転データを指す。ここで、ミラー反転されていないアドレスデータをA、チェック用データをAとする。なお、上記においては、複数ビットの値を、Aと簡略化して示している。図2に示すように、第1メモリデータは、データαとデータAからなるアドレスに、チェック用データ部にデータA、制御用データ部にデータNが記憶されてなる。第2メモリデータは、データβとデータAからなるアドレスに、チェック用データ部にデータAのミラー反転データ、制御用データ部にデータNのミラー反転データが記憶されてなる。第3メモリデータは、データγとデータAのミラー反転データからなるアドレスに、チェック用データ部にデータAのミラー反転データ、制御用データ部にデータNが記憶されてなる。このように、3つのメモリデータについて、記憶先のアドレスにおけるアドレスデータと、チェック用データとの組み合わせは、データA同士で同じ、データAとデータAのミラー反転データ、データAのミラー反転データ同士で同じとなっている。また、制御用データは、3つのうち、2つがデータN、1つがデータNのミラー反転データとなっている。次に、上記したルールに従い、複数の制御用データが書き込まれたメモリの例を図3に示す。図3では、複数の制御用データのうち、データ1とデータ2の2つについて具体的に図示し、それ以外の制御用データの図示については省略している。なお、第1データは、データの読み出しの際に、最初に読み出されるデータであり、第2データは、第1データに次いで2番目に読み出されるデータである。また、説明を簡素化するため、各ビットの数値を、2進数で示している。図3に示すように、各データは、上記したデータNのルールに従っている。8ビットのアドレスは、上位3ビットが固定部とされ、下位5ビットがチェック部とされている。第1データについて見ると、固定部のデータは、3つのメモリデータにおいて、000、010、100となっており、互いに異なる。また、チェック部のアドレスデータは、00001、00001、11110となっており、第1メモリデータ及び第2メモリデータが記憶されるアドレスのアドレスデータに対し、第3メモリデータが記憶されるアドレスのアドレスデータがミラー反転した値となっている。一方、16ビットのメモリデータのうち、5ビットがチェック用データとなっている。データ1については、00001、11110、11110となっており、第1メモリデータのチェック用データに対し、第2メモリデータ及び第3メモリデータのチェック用データがミラー反転した値となっている。また、第1メモリデータについて、アドレスデータとチェック用データは00001で同じ、第2メモリデータについて、アドレスデータとチェック用データは00001、11110でミラー反転の関係、第3メモリデータについて、アドレスデータとチェック用データは11110で同じとなっている。このように、チェック用データ及びアドレスデータは、5ビット全てが0、5ビット全てが1とならないように設定されている。また、11ビットの制御用データは、データ1、データ1のミラー反転データ、データ1となっており、第1メモリデータ及び第3メモリデータの制御用データに対し、第2メモリデータの制御用データがミラー反転した値となっている。次いで、第2データについて見ると、固定部のデータは、3つのメモリデータにおいて、000、010、100となっている。このように、固定部のデータは、制御用データで同じ共通の値となっている。一方、チェック部のアドレスデータは、00010、00010、11101となっており、第1メモリデータ及び第2メモリデータが記憶されるアドレスのアドレスデータに対し、第3メモリデータが記憶されるアドレスのアドレスデータがミラー反転した値となっている。一方、チェック用データは、00010、11101、11101となっており、第1メモリデータのチェック用データに対し、第2メモリデータ及び第3メモリデータのチェック用データがミラー反転した値となっている。また、第2メモリデータについて、アドレスデータとチェック用データは00001で同じ、第2メモリデータについて、アドレスデータとチェック用データは00001、11110でミラー反転の関係、第3メモリデータについて、アドレスデータとチェック用データは11110で同じとなっている。このように、チェック用データ及びアドレスデータは、5ビット全てが0、5ビット全てが1とならないように設定されている。また、11ビットの制御用データは、データ2、データ2のミラー反転データ、データ2となっており、第1メモリデータ及び第3メモリデータの制御用データに対し、第2メモリデータの制御用データがミラー反転した値となっている。次に、第1チップ11のメモリ20から第2チップ12に読み出される制御用データメモリデータのデータ異常有無を判定するデータ異常判定方法について、図3及び図4を用いて説明する。メモリ20にメモリデータを書き込む際のルールは上記したとおりである。電源が投入されると、第2チップ12のカウンタ30における5ビットのカウント値が00001となる。カウンタ30は、このカウント値をメモリ制御部31に出力するステップ10。メモリ制御部31は、カウント値が入力されると、入力されたカウント値又はそのミラー反転データに、順に000、010、100を付加し、8ビットのデータとしてアドレス線に出力し、メモリ20に対して該アドレスのメモリデータを読み出す指示をする。具体的には、カウント値00001が入力されると、先ずカウント値を下位5ビットとし、上位3ビットを000とすることで、アドレス線に8ビットのアドレス00000001を出力するステップ11。このアドレスには、第1データに関する第1メモリデータが記憶されている。そして、出力要求を受けたメモリ20は、アドレス00000001に記憶された第1データに関する第1メモリデータ図3参照を、第2チップ12のメモリ制御部31に対して出力する。メモリ制御部31は出力された第1データに関する第1メモリデータと、出力要求したアドレスのうちアドレスデータとを一時保存するステップ12。次に、第1メモリデータを読み出すアドレスの出力が完了すると、メモリ制御部31は、カウント値を下位5ビットとし、上位3ビットを010とすることで、アドレス線に8ビットのアドレス01000001を出力するステップ13。このアドレスには、第1データに関する第2メモリデータが記憶されている。そして、出力要求を受けたメモリ20は、アドレス01000001に記憶された第1データに関する第2メモリデータ図3参照を、第2チップ12のメモリ制御部31に対して出力する。メモリ制御部31は出力された第1データに関する第2メモリデータと、出力要求したアドレスのうちアドレスデータとを一時保存する。この保存では、第2メモリデータをそのまま保存するのではなく、チェック用データ及び制御用データをともにミラー反転させて保存するステップ14。次に、第2メモリデータを読み出すアドレスの出力が完了すると、メモリ制御部31は、カウント値のミラー反転値を下位5ビットとし、上位3ビットを100とすることで、アドレス線に8ビットのアドレス10011110を出力するステップ15。このアドレスには、第1データに関する第3メモリデータが記憶されている。そして、出力要求を受けたメモリ20は、アドレス10011110に記憶された第1データに関する第3メモリデータ図3参照を、第2チップ12のメモリ制御部31に対して出力する。メモリ制御部31は出力された第1データに関する第3メモリデータと、出力要求したアドレスのうちアドレスデータとを一時保存する。この保存では、第3メモリデータをそのまま保存するのではなく、チェック用データをミラー反転させて保存するステップ16。上記したように、データ1に関する3つのメモリデータの読み出しが完了すると、判定部32は、メモリ制御部31に一時保存された各データを読み出し、以下に示す判定処理を順次実行する。先ず、本実施形態では、3つのメモリデータの一時保存された各チェック用データに対応するデータと、制御用データのアドレスデータ換言すれば、カウント値とを照合する。具体的には、第1メモリデータとして読み出されたデータのチェック用データが、アドレスデータカウント値と一致するか否かを判定する。また、第2メモリデータとして読み出されたデータのチェック用データのミラー反転値が、アドレスデータカウント値と一致するか否かを判定する。さらには、第3メモリデータとして読み出されたデータのチェック用データのミラー反転値が、アドレスデータカウント値と一致するか否かを判定する。そして、これら判定により、3つのメモリデータのうち、複数が一致するか否かを判定するステップ17。ステップ17の判定の結果、複数のメモリデータが一致する場合、一致するメモリデータ例えば全てのメモリデータにおいて、一時保存された制御用データに対応するデータが複数一致するか否かを判定するステップ18。本実施形態では、第1メモリデータとして読み出されたデータの制御用データデータ1と、第2メモリデータとして読み出されたデータの制御用データデータ1のミラー反転値と、第3メモリデータとして読み出されたデータの制御用データデータ1とが、互いに一致するか否かが判定される。そして、ステップ18において、制御用データに対応するデータが複数一致する場合、判定部32は、例えば図示しないアクチュエータの駆動を制御する制御用データ1を、読み出した3つのメモリデータに関する制御用データ1に更新するステップ19。一方、ステップ17及びステップ18のいずれかで複数が一致しない場合、判定部32は読み出されたデータの信頼性が低いものとして、図示しないアクチュエータの駆動を制御する制御用データ1を、読み出した3つのメモリデータに関する制御用データ1に更新しないステップ20。この場合、例えば、アクチュエータの駆動を制御する制御用データ1として現在設定されている値が保持される。そして、ステップ21において、全ての制御用データについて、読み出し判定処理が終了したか否かを判定し、終了した場合、制御用データメモリデータの読み出し判定処理を終了とする。一方、終了していない場合、ステップ22にて、カウンタ30のカウント値を1つ繰り上げる。そして、上記したステップ10以降を順次実行する。例えば、第1データの読み出し判定処理が完了すると、ステップ22にてカウンタ30のカウント値が1つ繰り上がり、00010となる。そして、ステップ10にて、その値を2回目の出力としてカウンタ30がメモリ制御部31に出力する。ステップ11以降については、データ1の読み出し時のカウント値を、第2データを読み出すときのカウント値に置き換えれば同じであるので、その記載を省略する。本実施形態では、制御用データ又はそのミラー反転データが、そのままメモリデータとしてメモリ20に記憶されるのではなく、制御用データに、記憶先のアドレスのアドレスデータに対応するチェック用データが付加されて記憶される。そして、1つの制御用データに関する3つのメモリデータが記憶されたアドレスにおいて、各アドレスデータはそれぞれ同じ或いはミラー反転の関係となっている。また、アドレスのうち、固定部のデータは、1つの制御用データに関する3つのメモリデータが記憶された各アドレスにおいて互いに異なるとともに、複数の制御用データで同じとなっている。すなわち、規則性を有している。このため、複数の制御用データを順次読み出すとともに、各制御用データについて関連する3つのメモリデータを順次読み出すようにメモリ20に指示する指示手段カウンタ30及びメモリ制御部31を、簡素化することができる。すなわち、指示手段の規模増大、ひいては第2チップ12の体格増大を抑制することができる。特に本実施形態では、カウンタ30のカウント値又はそのミラー反転値に対し、000、010、100を順次付加して3つのメモリデータを読み出すアドレスとするため、指示手段の構成を簡素化することができる。また、本実施形態では、1つの制御用データに関し、3つのメモリデータについて多数決判定を行うため、データの信頼性を向上することができる。さらに、メモリデータは、上記したように記憶先のアドレスの一部チェック部のアドレスデータに対応するチェック用データを含んでおり、判定部32は、多数決判定の前に、3つのメモリデータについて、各チェック用データと対応するアドレスデータカウンタ30のカウント値とを照合する。例えばメモリデータが破壊されていれば、チェック用データ又はそのミラー反転データとアドレスデータが一致しないため、制御用データ又はそのミラー反転データのみからなるメモリデータを単に多数決判定する構成に較べて、データの信頼性を向上することができる。以上から、本実施形態によれば、データ信頼性を向上しつつ、第2チップ12、ひいては半導体装置10の体格増大を抑制することができる。さらに本実施形態では、第2チップ12が、メモリ20第1チップ11に対して読み出し専用となっている。このため、第2チップ12側からメモリ20に対してメモリデータの書き込みがなされず、誤書き込み自体が生じない。これにより、制御用データの信頼性をより向上することができる。また、同一の制御用データに関する3つのメモリデータは、アドレスが分散してメモリ20に記憶されている。メモリ20においてメモリデータが壊れる場合、アドレスが連続する所定範囲のメモリデータがまとめて壊れることが多い。これに対し、本実施形態のようにアドレスを分散させておくと、1つの制御用データに関する3つのメモリデータ全てが破壊されるリスクを低減することができる。すなわち、データの信頼性を向上することができる。特に本実施形態では、記憶先のアドレスのうち、下位の複数ビットをチェック部とし、該チェック部のアドレスデータの値又はそのミラー反転値を、メモリデータのチェック用データとしている。したがって、アドレスの上位複数ビットをチェック部とし、該チェック部のアドレスデータの値又はそのミラー反転値を、メモリデータのチェック用データとする場合に較べて、3つのメモリデータの分散度合いを大きくすることができる。そして、これにより、データの信頼性をさらに向上することができる。また、本実施形態では、同一の制御用データに関し、第1メモリデータのチェック用データのミラー反転値を、第2メモリデータのチェック用データとし、第1メモリデータの制御用データのミラー反転値を、第2メモリデータの制御用データとしている。また、第1メモリデータのチェック用データのミラー反転値を、第3メモリデータのチェック用データとし、及び、第3メモリデータの制御用データを、第1メモリデータの制御用データと同じとしている。このため、制御用データを読み出す際に、メモリ20の故障や、読み出しミス等により、同じメモリデータを複数回読み出した場合例えば第1メモリデータを2回読み出した場合に、その誤動作を検出することができる。なお、第1メモリデータの制御用データのミラー反転値を、第3メモリデータの制御用データとし、及び、第3メモリデータのチェック用データを、第1メモリデータのチェック用データと同じとしても、同等の効果を奏することができる。また、本実施形態では、チェック用データが、全ビット0及び全ビット1を除いて設定される。換言すれば、チェック部のアドレスデータが全ビット0及び全ビット1であるアドレスを除いて、メモリデータが記憶される。メモリデータのエラーが生じた場合、全ビット‘0’又は‘1’となることが多い。このため、本実施形態によれば、データエラーを検出することができる。変形例図4に示す判定方法では、同一制御用データに関し、順次読み出された3つのメモリデータについて、先ず各チェック用データと、対応するアドレスデータ換言すれば、カウンタ30のカウント値が一致するものが複数あるか否かを判定する。そして、複数一致する場合に、一致したメモリデータについて、制御用データの一致が複数あるか否かを判定する例を示した。しかしながら、図5に示すように、ステップ16のあと、同一制御用データに関し、順次読み出された3つのメモリデータについて、先ず制御用データの一致が複数あるか否かを判定するステップ27。ステップ27で複数一致する場合に、一致したメモリデータについて、各チェック用データと、対応するアドレスデータ換言すれば、カウンタ30のカウント値が一致するものが複数あるか否かを判定するステップ28。そして、ステップ28で複数一致する場合に制御用データを更新しステップ19、両ステップステップ27,28のいずれかで一致しない場合に、制御用データを更新しないステップ20ようにしても良い。なお、図5に示すフローチャートは、図4に示すステップ17,18を、ステップ27,28で置き換えた点以外は、図4と同じである。以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。本実施形態では、第2チップ12が読み出し専用のチップである例を示したが、第1チップ11に対して読み出しとともに書き込みも可能な第2チップ12を採用することもできる。本実施形態では、記憶先のアドレスの下位複数ビットをチェック部のアドレスデータとし、このアドレスデータ又はそのミラー反転データを、メモリデータのチェック用データとする例を示した。しかしながら、記憶先のアドレスの上位複数ビットをチェック部のアドレスデータとし、このアドレスデータ又はそのミラー反転データを、メモリデータのチェック用データとしても良い。本実施形態では、図2に示したように、同一の制御用データに関し、データAをチェック用データ、データNを制御用データとする第1メモリデータ、データAのミラー反転データをチェック用データ、データNのミラー反転データを制御用データとする第2メモリデータ、データAのミラー反転データをチェック用データ、データNを制御用データとする第3メモリデータを備える例を示した。しかしながら、1つの制御用データに関する3つのメモリデータとしては、上記例に限定されるものではない。3つのメモリデータについて、制御用データ同士、チェック用データ同士が、それぞれ同じ或いはミラー反転の関係にあり、さらには記憶先のアドレスデータ同士も、同じ或いはミラー反転の関係にあれば良い。本実施形態では、メモリデータのうちのチェックデータが、全ビット0及び全ビット1を除いて設定される例を示したが、全ビット0又は全ビット1とすることもできる。"