TFT基板と対向基板と前記TFT基板と前記対向基板との間に液晶が挟持された液晶表示パネルを有する液晶表示装置であって、前記TFT基板には、走査線が第1の方向に延在し、所定のピッチで、第2の方向に配列し、映像信号線が第2の方向に延在し、所定のピッチで第1の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素電極が存在し、前記画素電極は透明導電膜で形成され、前記映像信号線の上面および側面は前記画素電極の透明電極と同層に形成される透明導電膜によって覆われており、前記映像信号線を覆う透明導電膜の幅は前記映像信号線の幅よりも大きいことを特徴とする液晶表示装置。前記映像信号線はMoCr合金によって形成されていることを特徴とする請求項1に記載の液晶表示装置。前記画素電極とTFTがソース電極を介して接続し、前記TFTは、ゲート電極とゲート絶縁膜を介して配置された半導体層と、前記半導体層の上に形成されたドレイン電極とソース電極とで形成され、前記画素電極は前記ソース電極の上に乗り上げる形でオーバーラップしており、前記ドレイン電極および前記ソース電極には、前記TFTを形成する半導体層の上では、前記透明電極が存在しないことを特徴とする請求項2に記載の液晶表示装置。前記映像信号線の端部は、映像信号線とICドライバとを接続する引き出し線と接続しており、前記引き出し線は、前記透明電極によって覆われていないことを特徴とする請求項2に記載の液晶表示装置。図6は本発明が対象とするIPSのTFT基板100の従来例を示す断面図である。図6は、IPSにおいて、層数を低減した構成である。なお、図6の構成は特許文献1に記載のIPSの構成とは異なっている。図6において、TはTFT領域、Sはソース電極領域、Pは画素電極領域、Dは、映像信号線領域である。図6において、ガラスで形成されたTFT基板100の上にゲート電極101が形成されている。ゲート電極101は例えば、AlNd合金の上にMoCrが積層された構成となっている。例えば、下層がAlNd合金で200nmの厚さに形成され、上層はMoCr合金が40nmの厚さで形成されている。ゲート電極101の上にゲート絶縁膜102がCVDによって350nm程度の厚さで形成されている。ゲート絶縁膜102の上で、ゲート電極101の上方に半導体層103が形成されている。半導体層103としてCVDによってa-Si膜が形成される。半導体層103の上には、ドレイン電極104とソース電極105が対向して形成されている。ドレイン電極104とソース電極105および映像信号線はMoCrによって同時に形成される。ドレイン電極104とソース電極105の間がTFTにおけるチャネル層となる。なお、半導体層103とドレイン電極104あるいはソース電極105との間にはオーミックコンタクトをとるために、図示しないnSi層が形成されている。図6において、ドレイン電極104あるいはソース電極105を形成した後、画素電極106が透明導電膜であるITOによって平面べたで形成されている。画素電極106の一部はソース電極105と重なっており、画素電極106とソース電極105の電気的コンタクトを取っている。その後、ドレイン電極104、ソース電極105、画素電極106等を覆ってパッシベーション膜107が形成されている。パッシベーション膜107は、CVDによるSiNによって形成されている。パッシベーション膜107は本来TFTを保護するために形成されるが、図6においては、コモン電極108と画素電極106の間の絶縁膜の役割を兼ねている。パッシベーション膜107の上には、櫛歯状のコモン電極108が形成されている。コモン電極108の上には図示しない配向膜が形成され、その上に液晶層が存在している。液晶層は、図示しないカラーフィルタ等が形成された対向基板との間に挟持されている。図7は、TFT、画素電極106、コモン電極108等を示す平面図である。図7において、ゲート電極101の上に半導体層103が形成され、半導体層103の上にドレイン電極104とソース電極105が対向して形成されている。ドレイン電極104は映像信号線20が分岐したものである。また、ゲート電極101は走査線10が分岐したものである。図7において、画素電極106が矩形状に形成されている。画素電極106の一部はソース電極105の一部を覆って画素電極106とソース電極105のコンタクトをとっている。矩形状の画素電極106の上に、図示ないパッシベーション膜107を介して櫛歯状に形成したコモン電極108が配置されている。コモン電極108と画素電極106との間に電界が印加されると、電界の横成分によって液晶分子が回転して画素ごとにバックライトからの光の透過率を制御することによって画像が形成される。図8は図6あるいは図7に示すような従来構造における問題点を示す図である。画素電極106のパターニングはフォトリソグラフィによって行う。すなわち、レジスト200をコーティングしたあと、例えばネガレジストであれば、必要な部分を露光して、現像液300に不溶にする。露光されていないレジスト200部分は現像液300によって除去される。現像液300によってレジスト200が剥離される間、あるいはレジスト200が除去された後も、ある時間はITOは現像液300にさらされる。ITOにピンホール1061が存在すると、ピンホール部において、現像液300の存在によって、ITOとMoCrとの間に電池作用が生じ、MoCrが急激にエッチングされ、MoCrが消失するという現象を生ずる。図8はこの様子を示すものである。図8aは、映像信号線20の上にもITOが形成されているが、このITOは、映像信号線の上にピンホール1061が存在していることを示している。レジスト200がネガ型の場合、ITO106を残す部分のレジスト200を露光して現像液300に不溶にし、他の部分のレジスト200は現像液300によって溶かす。レジスト200が現像され、この現像液300が存在している状態を示すものが図8bである。図8bにおいて、現像液300がITOのピンホール1061を通して映像信号線20に直接触れている。そうすると、ITOと映像信号線20を形成しているMoCrとの間に現像液300を介する電池作用が生じ、映像信号線20が急激にエッチングされる。そうすると、図8cに示すように、ITO106のピンホール1061部において、映像信号線20が消失する。これによって、映像信号線20が断線する場合もある。以上述べた問題は、映像信号線20のみでなく、ドレイン電極104、ソース電極105についても同様である。すなわち、映像信号線20とドレイン電極104、ソース電極105は同層で形成されるからである。しかし、以上述べた問題は、映像信号線20において特に著しい。つまり、映像信号線20は幅が狭く、長さが長いで、以上説明したような断線の問題は特に深刻である。したがって、ITOの現像液による歩留まりの低下は、殆ど映像信号線20において生ずると考えてよい。本発明の目的は、以上のような問題点を解決するものであり、層数を低減し、製造コストを抑えたIPS液晶表示装置において、製造歩留まりの向上と信頼性の向上を図ることである。本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。すなわち、TFT基板と対向基板と前記TFT基板と前記対向基板との間に液晶が挟持された液晶表示パネルを有する液晶表示装置であって、前記TFT基板には、走査線が第1の方向に延在し、所定のピッチで、第2の方向に配列し、映像信号線が第2の方向に延在し、所定のピッチで第1の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素電極が存在し、前記画素電極は透明導電膜で形成され、前記映像信号線の上面および側面は前記画素電極の透明電極と同層に形成される透明導電膜によって覆われており、前記映像信号線を覆う透明導電膜の幅は前記映像信号線の幅よりも大きいことを特徴とする液晶表示装置である。本発明によれば、画素電極のパターニングに伴う、映像信号線の断線が大幅に減少するために、液晶表示装置の製造歩留まりを向上させることが出来る。以下に本発明の内容を実施例を用いて詳細に説明する。図1は、本発明によるTFT基板100の断面図である。図1において、TはTFT領域、Sはソース電極領域、Pは画素電極領域、Dは、映像信号線領域であることは図6と同様である。図1において、映像信号線20が画素電極106を形成するITO106によって、側面までおおわれていることを除いて、図6と同じなので、同じ説明は省略する。図1において、ドレイン電極104、ソース電極105、映像信号線20を形成した後、画素電極106をITOによって形成する。ITOは全面に皮膜形成され、その後、フォトリソグラフィによるITOのパターニングを行う。ITOのパターニングはレジストを用いて行うが、従来は、画素電極のみをレジストで覆い、その他はエッチングによってITOを除去していた。レジストを現像する現像液は、映像信号線20を構成するMoCr等をエッチングする。映像信号線20を覆うITO106にピンホール1061が存在すると、図7に示すように、このピンホール1061からレジスト200の現像液が侵入して、映像信号線20を侵し、映像信号線20が断線にいたる場合がある。本発明は、これを対策するものであり、本発明の特徴を図3に示す。図3aは、ゲート絶縁膜102の上に映像信号線20が形成され、その上を画素電極106を形成するITO106が覆っている状態である。図3aにおいて、ITO106にはピンホール1061が存在しいている。なお、ITO106は100nm以下の薄膜であるので、ピンホールは不可避である。図3aの状態に対して、全面にレジスト200をコーティングし、露光して、必要な部分のみを現像液300に不溶として、ITO106をパターニング可能とする。図3bは、レジスト200をコーティングした後、現像した状態を示している。図3において、現像液300は存在しているが、映像信号線20は、ITO106にピンホール1061が存在していても、レジスト200に保護されて、レジスト現像液300によって侵されることは無い。したがって、映像信号線20に断線が生ずることは無い。図3cは、図3bのようなレジストパターン200に対して、エッチング液400によって、ITO106をエッチングしている状態である。図3cにおいて、レジスト200によってコーティングされていない部分のITO106は除去され、ITO106のパターニングが行われる。このとき、映像信号線20上のITO106はレジスト200に保護されているので、エッチングされずに残留する。図3cは、映像信号線20上のITO106にピンホール1061が出来ている状態なので、映像信号線20をITO106が全面覆っていないが、ピンホール1061が出来ていない部分では、ITO106が映像信号線20の全面を覆っている。さらに、図3cの特徴は、ITO106が映像信号線20の側面も覆っていることである。これは、本発明とは、課題、作用効果が大きく異なる引用文献2の構成と大きく異なる点である。ITO105のエッチング液によってITO106のパターニングを行ったあと、レジスト200を剥離する。レジスト200の剥離液は、映像信号線20を構成する金属、例えば、MoCr等を侵すことは無いので、レジスト剥離時に映像信号線20が断線することは無い。図1は、画素電極106のITO及び、映像信号線20を覆うITO106を保護したレジスト200が除去された状態を示している。図1における映像信号線20を覆うITO106には、ピンホール1061が無い状態のものを示している。図1において、ITO106は、映像信号線20の上面および側面を覆っている。図2は、本発明による画素部の構成を示す平面図である。図2の構成は、映像信号線20が画素電極106を構成するITO106によって覆われていることを除いて図7と同様なので、同じ説明は省略する。図2において、映像信号線20はITO106によって覆われている。図2の特徴は、ITO106の幅が金属によって形成される映像信号線20の幅よりも大きいことである。これはその分レジストによって覆われているということであり、映像信号線20の側面もレジスト現像液から保護されることになる。図2において、映像信号線20と同層で形成され、半導体層103の上に形成されるドレイン電極104およびソース電極105も映像信号線20と同様に、ITO106にピンホールが存在した場合、画素電極106のレジスト現像液に侵される危険はあるが、ドレイン電極104、ソース電極105ともに、映像信号線20の長さに比べてはるかに小さいので、実際に、ITOピンホールによるドレイン電極104あるいはソース電極105の断線の危険は、映像信号線20の場合に比べてはるかに小さい。半導体層103の上に形成されているドレイン電極104およびソース電極105の上および側面には、ITO106による被覆をおこなっていない。これは、ITO106は金属酸化物なので、特にチャンネル部において、TFTの動作特性に微妙な影響が及ぶことを防止するためである。但し、ソース電極105が画素電極106と接続する部分では、ITOがソース電極105を覆っている。図4は、画面コーナー部付近における画素配置および配線を示す平面図である。図4において、領域DIは表示領域であり、WIは引き出し配線領域である。図4において、表示領域には映像信号線20が縦方向に延在し、所定のピッチで横方向に配列している。図4において、映像信号線20と映像信号線20の間に画素電極106が形成され、画素電極106に対し、図4における上側にTFTが形成されている。ただし、図4では、TFTのドレイン電極104とソース電極105のみが記載されている。ドレイン電極104は映像信号線20が分岐したものであり、ソース電極105は、画素電極106の下側にオーバーラップして形成されている。図4には図示していないが、走査線が横方向に延在し、所定のピッチで縦方向に配列している。図2に示すように、ゲート電極101が走査線10から分岐している。画素電極106は走査線10と映像信号線20とで囲まれた領域に存在している。図4において、映像信号線20の終端には、四角形で、映像信号線よりも幅の大きいドレインパッド110が形成されている。このドレインパッド110において、ICドライバ等と接続するための引出し線120が斜め外側に向かって延在する。引出し線120は、ピッチが小さいので、映像信号線20と同層の引出し線と、走査線の層で形成された引き出し線の両方を使用することによって引き出し線120間の絶縁を確保する。図4において、映像信号線20と同層の引出し線120は、ドレインパッド110を介して映像信号線20と連続しており、ドレインパッド120によって終端している映像信号線20は、ドレインパッド120において、走査線と同層の引出し線に乗り換えている。図4において、映像信号線20の引出し線120の上には、ITOは形成されていない。図4からわかるように、引出し線120のピッチは、映像信号線20のピッチよりも小さい。本発明では、ITOの幅は、引出し線等を形成する金属配線の幅よりも大きい。したがって、ITOによって引出し線120を覆うと、引出し線120間の間隔を十分とることができなくなり、配線間の絶縁不良を引き起こしやすい。そこで、図4では、各引出し線120の上をITOでは覆わない構成となっている。ただし、引出し線120間の間隔を十分とることができるならば、映像信号線20におけると同様、引出し線120を透明電極によって覆うことが出来る。図4において、映像信号線20の終端近くでドレインパッド110の内側の、映像信号線20と映像信号線20との間にダミーパッド111が形成されている。ダミーパッド111は、シール部における高さの均一性を保って、シール性能を向上させるため、あるいは、種々のパターンの寸法管理としても使用される。図4において、映像信号線20の最外側にはダミー映像信号線201が形成され、引き出し線120の外側には、ダミー引き出し線121が形成されている。いずれも、映像信号線20あるいは引出し線120の形成を安定化させるためである。図4において、映像信号線20はMoCr等の金属で形成されているが、この金属配線を覆って、画素電極106を形成するITOが形成されている。図5は図4のA-A断面図である。図5において、ゲート絶縁膜102の上に透明電極であるITO106によって画素電極106が形成されている。画素電極106と画素電極106の間にMoCr等の金属で形成された映像信号線20が存在している。金属で形成された映像信号線20は、画素電極106を形成するときに同時に形成されるITO106によって覆われている。図5に示すように、映像信号線20はITO106によって側面まで覆われている。映像信号線20を覆うITO106は金属層よりも幅が広く形成されているが、ITOは透明なので、表示領域の透過率を低下させることは無い。図4に戻り、ITOによって覆われている配線は映像信号線20のみである。これは、映像信号線20が最も長く、幅も狭く、数も多いので、本発明の効果が最も高いからである。例えば、引出し線120は、映像信号線20に比べて長さが小さく、また、映像信号線20と同じ層を使用する数は映像信号線20の半分である。また、TFTのドレイン電極104、ソース電極105は映像信号線20に比べて面積が非常に小さい。したがって、映像信号線20をITO106によって覆うことによって、本発明の目的の大部分を達成することが出来る。