"クロック信号を発生する発振器と、入力された分周比値により前記クロック信号を分周して制御信号を出力する分周手段と、前記制御信号を入力して高圧パルス信号を出力するスイッチング手段と、前記高圧パルス信号を入力して所定の高圧交流電圧を出力する圧電トランスと、前記高圧交流電圧を高圧直流電圧に変換して出力する整流手段と、前記高圧直流電圧を低圧直流電圧に変換する出力電圧変換手段と、前記圧電トランスから出力される前記高圧交流電圧の目標値を設定する目標値設定手段と、前記目標値と前記低圧直流電圧とが等しくなるように前記分周比値を制御して前記分周手段へ出力する分周比値制御手段と、を有し、前記分周比値制御手段は、前記整流手段から出力される前記高圧直流電圧の初回の立ち上げ時に、前記分周比値の制御ゲインを所定値として、前記高圧直流電圧を立ち上げ、前記高圧直流電圧のオーバシュート量が閾値を超えたか否かにより、次回の前記高圧直流電圧の立ち上げ時に前記分周比値の前記制御ゲインを変更するように前記分周比値を制御して出力することを特徴とする高圧電源装置。前記分周比値制御手段は、前記高圧直流電圧の初回の立ち上げ時に、前記オーバシュート量が前記閾値を超えた場合に、前記高圧直流電圧の次回の立ち上げ時の前記分周比値の前記制御ゲインを小さくし、前記オーバシュート量が前記閾値を超えなかった場合に、前記高圧直流電圧の次回の立ち上げ時の前記分周比値の前記制御ゲインを大きくすることを特徴とする請求項1記載の高圧電源装置。前記分周比値制御手段は、更に前記分周手段へ出力する前記分周比値を設定する分周比値設定手段と、前記分周比値の下限値を設定する下限値設定手段と、を有し、前記下限値に基づいて前記分周比値を増減することを特徴とする請求項1記載の高圧電源装置。前記制御ゲインは、デジタル値として保持され、前記制御ゲインの変更は、前記分周比値を加減算することにより行うことを特徴とする請求項1記載の高圧電源装置。前記制御ゲインは、複数のデジタル値として複数のテーブルに保持され、前記制御ゲインの変更は、前記複数のテーブルを切り替えて読み出すことにより行うことを特徴とする請求項1記載の高圧電源装置。前記請求項5記載の高圧電源装置は、更に、環境温度を検出して検出温度を出力する温度検出手段を有し、前記検出温度に応じて、前記複数のテーブル中の選択されたテーブルからデジタル値を読み出すことにより、前記制御ゲインの補正を行うことを特徴とする高圧電源装置。高圧直流電圧を出力する高圧電源装置を備え、前記高圧直流電圧を駆動して画像を記憶媒体に形成する画像形成装置であって、前記高圧電源装置は、クロック信号を発生する発振器と、前記クロック信号を入力された分周比値により分周して制御信号を出力する分周手段と、前記制御信号を入力して高圧パルス信号を出力するスイッチング素子と、前記高圧パルス信号を入力して所定の高圧交流電圧を出力する圧電トランスと、前記高圧交流電圧を高圧直流電圧に変換して出力する整流手段と、前記高圧直流電圧を低圧直流電圧に変換する出力電圧変換手段と、前記圧電トランスから出力される前記高圧交流電圧の目標値を設定する目標値設定手段と、前記目標値と前記低圧直流電圧とが等しくなるように前記分周比値を制御して前記分周手段へ出力する分周比値制御手段と、を有し、前記分周比値制御手段は、前記整流手段により出力される前記高圧直流電圧の初回の立ち上げ時に、前記分周比値の制御ゲインを所定値として、前記高圧直流電圧を立ち上げ、前記高圧直流電圧のオーバシュート量が閾値を超えたか否かにより、次回の前記高圧直流電圧を立ち上げ時に前記分周比値の制御ゲインを変更するように分周比値を制御して出力し、前記高圧直流電圧を出力する、ことを特徴とする画像形成装置。しかしながら、従来の高圧電源装置及び画像形成装置では、高圧DC電圧の立ち上げ時の制御が所定の制御ゲインで行われているため、次のa~dのような課題があった。a圧電トランスの昇圧比、及び周波数特性がばらつきにより、高圧DC電圧の立ち上げ波形が大きくオーバシュートしてしまう場合や、高圧DC電圧の立ち上げ時間が長くなってしまう場合がある。b低温環境温度下で圧電トランスの昇圧比が小さくなるため、高圧DC電圧の立ち上げ波形に大きなオーバシュートが発生してしまう場合や、高圧DC電圧の立ち上げ時間が長くなってしまう場合がある。c高圧DC電圧に過大なオーバシュートが発生すると、画像形成装置における転写バイアスの良好な範囲を逸脱してしまうことになり、印刷の始動直後の印字に濃度むらが発生する。d高圧DC電圧にオーバシュートが発生しないように制御ゲインを小さく設定し過ぎると、画像形成装置における転写バイアスが適正な電圧まで立ち上がらず、印刷始動直後の印字の濃度が薄くなる。請求項1~5に係る発明の高圧電源装置は、クロック信号を発生する発振器と、入力された分周比値により前記クロック信号を分周して制御信号を出力する分周手段と、前記制御信号を入力して高圧パルス信号を出力するスイッチング手段と、前記高圧パルス信号を入力して所定の高圧交流電圧を出力する圧電トランスと、前記高圧交流電圧を高圧DC電圧に変換して出力する整流手段と、前記高圧DC電圧を低圧DC電圧に変換する出力電圧変換手段と、前記圧電トランスから出力される前記高圧交流電圧の目標値を設定する目標値設定手段と、前記目標値と前記低圧DC電圧とが等しくなるように前記分周比値を制御して前記分周手段へ出力する分周比値制御手段と、を有し、前記分周比値制御手段は、前記整流手段から出力される前記高圧DC電圧の初回の立ち上げ時に、前記分周比値の制御ゲインを所定値として、前記高圧DC電圧を立ち上げ、前記高圧DC電圧のオーバシュート量が閾値を超えたか否かにより、次回の前記高圧DC電圧の立ち上げ時に前記分周比値の前記制御ゲインを変更するように前記分周比値を制御して出力することを特徴とする。請求項6に係る発明の高圧電源装置は、更に、雰囲気温度を検出して検出温度を出力する温度検出手段を有し、前記検出温度に応じて、前記複数のテーブル中の選択されたテーブルを選択されたテーブルからデジタル値を読み出すことにより制御ゲインの補正を行うことを特徴とする。請求項7に係る発明の画像形成装置は、請求項1に係る発明の高圧電源装置を備えたことを特徴とする。請求項1~5に係る発明の高圧電源装置によれば、分周比値制御手段は、整流手段から出力される高圧DC電圧の初回の立ち上げ時に、分周比値の制御ゲインを所定値として、高圧DC電圧を立ち上げ、高圧DC電圧のオーバシュート量が閾値を超えたか否かにより、次回の高圧DC電圧を立ち上げ時に分周比値の制御ゲインを変更するように分周比値を制御するようにしている。そのため、圧電トランスの昇圧比及び周波数特性がばらついても、良好な高圧DC電圧の立ち上げ波形に適応制御されるという効果がある。請求項6に係る発明の高圧電源装置によれば、複数の入出力テーブルから、検出温度に応じて、選択された入出力テーブルからデジタル値を読み出すことにより制御ゲインの補正を行うようにしている。そのため、低温環境温度下においても、良好な出力電圧の立ち上げ波形に適応制御されるという効果がある。請求項7に係る発明の画像形成装置によれば、請求項1に係る発明の高圧電源装置を備えることにより、高圧電源装置の高圧DC電圧の立ち上げ特性が、良好な立ち上げ波形に適応制御されるようにしている。そのため、画像形成装置における転写バイアスが良好な範囲を逸脱することがなく、画像形成の始動直後から画像の印字濃度を良好な状態に保つことができるという効果がある。本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。画像形成装置の構成図3は、本発明の実施例1における高圧電源装置を用いた画像形成装置を示す構成図である。この画像形成装置1は、例えば、電子写真式のカラー画像形成装置であり、ブラック現像器2K、イエロー現像器2Y、マゼンタ現像器2M、及びシアン現像器2Cが着脱可能に挿着されている。各現像器2K、2Y、2M、及び2Cは、各色の感光体ドラム32K、32Y、32M、及び32Cにそれぞれ接した各色の帯電ローラ36K、36Y、36M、及び36Cによってそれぞれ一様に帯電される。帯電された各色の感光体ドラム32K、32Y、32M、及び32Cは、ブラック発光素子以下LEDという。ヘッド3K、イエローLEDヘッド3Y、マゼンタLEDヘッド3M、シアンLEDヘッド3Cの発光によってそれぞれ潜像を形成される。各現像器2K、2Y、2M、及び2C内の各色の供給ローラ33K、33Y、33M、及び33Cが、各現像ローラ34K、34Y、34M、及び34Cにトナーを供給し、各色の現像ブレード35K,35Y,35M,35Cにより、各現像ローラ34K,34Y,34M,34Cの表面に一様にトナー層が形成され、各感光体ドラム32K、32Y、32M、及び32C上にトナー像が現像される。各色の現像器2K、2Y、2M、及び2C内の各クリーニングブレード37K、37Y、37M、及び37Cは、転写後の残トナーをクリーニングする。ブラックトナーカートリッジ4K、イエロートナーカートリッジ4Y、マゼンタトナーカートリッジ4M、及びシアントナーカートリッジ4Cは、各現像器2K、2Y、2M、2Cに着脱可能に取り付けられ、内部のトナーを各現像器2K,2Y,2M,2Cに供給可能な構造になっている。ブラック転写ローラ5K、イエロー転写ローラ5Y、マゼンタ転写ローラ5M、及びシアン転写ローラ5Cは、転写ベルト8の裏面から転写ニップにバイアスが印加可能に配置されている。転写ベルト駆動ローラ6、及び転写ベルト従動ローラ7は、転写ベルト8を張架しローラの駆動によって記録媒体としての用紙15を搬送可能な構造になっている。転写ベルトクリーニングブレード11は、転写ベルト8上のトナーを掻き落とせるようになっていて、掻き落とされたトナーが転写ベルトクリーナ容器12に収容される。用紙カセット13は、画像形成装置1に着脱可能に取り付けられ、用紙15が積載される。ホッピングローラ14は、用紙15を用紙カセット13から搬送する。レジストローラ16及び17は、用紙15を転写ベルト8に所定のタイミングで搬送する。定着器18は、用紙15のトナー像を熱と加圧によって定着する。用紙ガイド19は、用紙15を排紙トレー20にフェースダウンで排出する。レジストローラ16,17の近傍には、用紙検出センサ40が設けられている。この用紙検出センサ40は、接触又は非接触で用紙15の通過を検出するものであり、このセンサ位置から転写ニップまでの距離と用紙搬送スピードの関係から求まる時間より、転写ローラ5K、5Y、5M、及び5Cが転写を行う時の高圧電源装置1による転写バイアス印加タイミングを決定する。図4は、図3の画像形成装置1における制御回路の構成を示すブロック図である。この制御回路は、ホストインタフェース部50を有し、このホストインタフェース部50がコマンド/画像処理部51に対してデータを送受信する。コマンド画像処理部51は、LEDヘッドインタフェース部52に対して画像データを出力する。LEDへツドインタフエース部52は、プリンタエンジン制御部53によってヘッド駆動パルス等が制御され、LEDヘッド3K、3Y、3M、及び3Cを発光させる。プリンタエンジン制御部53は、用紙検出センサ40からの検出信号等を受信し、高圧制御部60に対して帯電バイアス、現像バイアス、転写バイアス等の制御値を送る。高圧制御部60は、帯電バイアス発生部101と、現像バイアス発生部102と、転写バイアス発生部103とに信号を送る。帯電バイアス発生部101、及び現像バイアス発生部102は、ブラック現像器2K、イエロー現像器2Y、マゼンタ現像器2M、及びシアン現像器2Cの各帯電ローラ36K,36Y,36M,36C及び各現像ローラ34K,34Y,34M,34Cに対してバイアスを印加する。高圧制御部60内の制御部及び転写バイアス発生部103により、本発明の実施例1の高圧電源装置1が構成されている。プリンタエンジン制御部53は、ホッピングモータ54、レジストモータ55、ベルトモータ56、定着器ヒータモータ57、及び各色のドラムモータ58K、58Y、58M、及び58Cを所定のタイミングで駆動する。定着器ヒータ59は、サーミスタ65の検出値に応じてプリンタエンジン制御部53によって温度制御される。高圧電源装置の構成図1は、本発明の実施例1における高圧電源装置の概略を示すブロック図である。この高圧電源装置70は、図4中の高圧制御部60内の制御部及び転写バイアス発生部103により構成され、各色の転写ローラ5=5K,5Y,5M,5C毎に設けられている。各色の高圧電源装置70は、同一の回路構成であるので、以下、1回路のみ説明する。高圧電源装置70は、プリンタエンジン制御部53から出力される制御信号例えば、リセット信号RESETと、オン信号ON、及び高圧DC電圧の出力電圧の目標値を、例えば、デジタル値8ビットbitで設定する目標値設定信号DATAを入力し、高圧DC電圧S76を生成して転写ローラ5である負荷ZLへ供給する装置である。プリンタエンジン制御部53は、目標値設定信号DATAを出力するための目標値設定手段53aを有し、複数の出力端子OUT2,OUT3,OUT4から、それぞれリセット信号RESET、オン信号ON、目標値設定信号DATAを、高圧電源装置70内の制御部72へ出力する機能を有している。高圧電源装置70は、一定周波数例えば、50MHzの基準クロック以下単にクロックという。S71を発生する発振器71を有し、このクロックS71が、制御部72へ供給されている。制御部72は、50MHzのクロックS71に同期して動作し、プリンタエンジン制御部53から供給されるリセット信号RESET、オン信号ON、目標値設定信号DATAに基づき、発振器71から供給されるクロックS71を分周して、制御信号である圧電トランス駆動パルス以下単に駆動パルスという。S72を出力する回路である。制御部72は、クロックS71を入力する入力端子CLK_IN、低圧DC電圧S77を入力する入力端子IN1、リセット信号RESETを入力する入力端子IN2、オン信号ONを入力する入力端子IN3、目標値設定信号DATAを入力する入力端子IN4、及び駆動パルスS72を出力する出力端子OUT1を有している。この制御部72では、入力されるリセット信号RESETにより、設定が初期化され、入力されるオン信号ONにより、出力端子OUT1から出力される駆動パルスS72のオン/オフが制御される。なお、入力端子IN2において、リセット信号RESETの入力に代えて、リセット信号RESETとオン信号ONとを組合せた信号を入力することにより、入力端子IN3へのオン信号ONの入力を省略することも可能である。又、本実施例1では、プリンタエンジン制御部53内に8bitの目標値設定手段53aを設けているが、制御部72側に目標値設定手段53aを設け、その目標値設定信号DATAを制御部72の内部信号とすることも可能である。制御部72は、例えば、特定の用途向けに複数機能の回路を1つにまとめた集積回路であるエーシックApplicationSpecificIntegratedCircuit、以下ASICという。、中央処理装置以下CPUという。を内蔵したマイクロプロセッサ、あるいは、ユーザが独自の論理回路を書き込むことができるゲートアレイの一種であるフィールドプログラマブルゲートアレイFieldProgrammableGateArray、以下FPGAという。等により構成されている。制御部72の出力端子OUT1と、DC24Vを出力するDC電源73とには、スイッチング手段例えば、圧電トランス駆動回路74が接続されている。圧電トランス駆動回路74は、スイッチング素子を用いて高圧パルス信号S74を出力する回路であり、この出力側に圧電トランス75が接続されている。圧電トランス75は、セラミック等の圧電振動子の共振現象を利用して駆動電圧の昇圧を行い高圧交流以下ACという。電圧S75を出力するトランスであり、この出力側に整流手段例えば、整流回路76が接続されている。整流回路76は、圧電トランス75から出力された高圧AC電圧S75を高圧DC電圧S76に変換して負荷ZLへ供給する回路であり、この出力側に出力電圧変換手段77が接続されている。出力電圧変換手段77は、高電DC電圧S76を低圧DC電圧S77に変換する回路であり、この低圧DC電圧c77は、制御部72内のアナログデジタルコンバータ以下ADCという。72bに供給されている。なお、図1の高圧電源装置70は、各色の転写ローラ5=5K,5Y,5M,5C毎、即ち、チャンネル毎に並置されるが、これらの複数のチャンネルに対して一部を共用する構成にしても良い。例えば、圧電トランス75及び整流回路76等は、複数のチャンネル分必要となるが、発振器71及び制御部72は、1組を共用できる。この場合、制御部72はチャンネル数分の入出力端子を備えることになる。又、制御部72は、高圧電源装置70内に設けられているが、プリンタエンジン制御部53内の大規模集積回路以下LSIという。中に設けても良い。図2は、図1中の高圧電源装置70における詳細な構成例を示す回路図である。発振器71は、例えば、水晶発振器であり、電源71aから供給されるDC3.3Vにより動作して発振周波数50MHzのクロックS71を発生する。発振器71は、電源電圧の入力端子VDD、出力イネーブル端子OE、クロック出力端子CLK_OUT、接地端子GNDを有している。クロック出力端子CLK_OUTは、抵抗71bを介して、制御部72の入力端子CLK_INに接続されている。制御部72は、クロックS71に同期して動作し、出力端子OUT1から駆動パルスS72を圧電トランス駆動回路74へ出力する。この圧電トランス駆動回路74には、DC電源73が接続されている。DC電源73は、例えば、図示しない商用電源AC100Vを変圧整流することにより供給されるDC24Vの電源である。圧電トランス駆動回路74は、制御部72から入力される駆動パルスS72を分圧する抵抗74a、74bと、分圧された駆動パルスS72を入力するスイッチング素子例えば、NチャンネルパワーMOSFET、以下単にNMOSという。74dと、共振回路を構成するインダクタ74c及びコンデンサ74eと、により構成されている。この圧電トランス駆動回路74では、抵抗74a,74bを介して、NMOS74dのゲートに駆動パルスS72が入力されると、このNMOS74dによりDC電源73のDC24Vがスイッチングされ、これがインダクタ74c及びコンデンサ74eからなる共振回路により共振されてピークがAC100V程度の正弦パルス波の高圧パルス信号S74が出力される構成になっている。圧電トランス駆動回路74の共振回路の出力側には、圧電トランス75の入力端子75aが接続され、圧電トランス75の出力端子75bから、NMOS74dのスイッチング周波数に応じて0~数kVの高圧AC電圧S75が出力される構成になっている。圧電トランス75の出力端子75bには、整流手段例えば、AC/DC変換用の整流回路76が接続されている。整流回路76は、圧電トランス75の2次側の出力端子75bから出力された高圧AC電圧S75を高圧DC電圧S76に変換して出力する回路であり、ダイオード76a,76b及びコンデンサ76cにより構成されている。整流回路76の出力側には、抵抗76dを介して負荷ZLである転写ローラ5が接続されると共に、出力電圧変換手段77が接続されている。出力電圧変換手段77は、抵抗77a,77b,77c、コンデンサ77d、及び演算増幅器以下オペアンプという。からなるボルテージフォロア回路77eと、により構成され、高圧DC電圧S76を入力し、低圧DC電圧例えば、DC3.3V以下の低い電圧S77を制御部72内のADC72bへ出力する物である。高圧DC電圧S76が抵抗77aの一方の端子に入力されると、抵抗77aと抵抗77bとで分圧された分圧DC電圧が抵抗77cの一方の端子に入力され、抵抗77cとコンデンサ77dの接続点からリップルが除去されたDC電圧がボルテージフォロア回路77eに入力され、ボルテージフォロア回路77eの出力端子から低圧DC電圧S77が出力される。この出力電圧変換手段77では、例えば、分圧抵抗77aの抵抗値が100MΩ、分圧抵抗77bの抵抗値が33kΩであり、整流回路76から出力される高圧DC電圧S76を約3.3/10000に分圧して低圧DC電圧S77を出力する。オペアンプ77eには、DC電源73からDC24Vが印加され、このオペアンプ77eからなるボルテージフォロア回路の出力する低圧DC電圧S77は、制御部72内のDAC72bに供給されようになっている。高圧電源装置内の制御部の構成図5は、図2中の制御部72の構成を示すブロック成図である。ADC72bは、出力電圧変換手段77から入力されるアナログの低圧DC電圧S77をデジタル信号の12bit値に変換して演算器82、比較器86及び比較器94へ出力する。演算器82は、ADC72bから入力された12bit値、及び目標値8bit値とが入力され、所定の処理を行い、5bit値をテーブルレジスタ83へ出力する。テーブルレジスタ83は、演算器82から入力される5bit値に対応する8bit値を乗算器85へ出力する機能を有している。テーブルレジスタ83の近傍に設けられたテーブルレジスタ84は、入力される7bit値に対応する8bit値を乗算器85へ出力する機能を有している。乗算器85は、テーブルレジスタ83から入力される8bit値とテーブルレジスタ84から入力される8bit値とを乗算して、16bit値を生成し、演算器91へ供給する。比較器86は、ADC72bの出力する12bit値のうちの上位8bitと、目標値設定信号DATAの8bitとを入力し、両入力値の関係により、Hレベル又はLレベルを演算器91へ出力する。周期値レジスタ87は、パルス周期値を保持するレジスタであり、13bit値の周期値をタイマ88に設定する。タイマ88は、設定された13bit値の周期値を減算し、タイマ88のカウント値が0となる毎に立ち上がる信号をADC81及び演算器91へ出力する。カウンタ下限値レジスタ89及びカウンタ上限値レジスタ90は、分周比値設定下限値及び分周比値設定上限値を、それぞれ保持するレジスタであり、カウンタ下限値レジスタ89及びカウンタ上限値レジスタ90は、それぞれ9bit値の分周比値設定下限値及び分周比値設定上限値を演算器91へ出力するように構成されている。演算器91は、乗算器85、タイマ88、比較器86、カウンタ下限値レジスタ89及びカウンタ上限値レジスタ90から入力される信号に応じて19bitレジスタ92の値を演算更新するものである。19bitレジスタ92は、上位9bitが分周比値整数部、下位10bitが小数部である19bitのレジスタであり、19bit値を演算器91に出力すると共に上位9bitで構成される分周比の整数部のうちの下位7bit値をテーブルレジスタ84に出力する。19bitレジスタ92は、演算器91が演算更新した19bit値を所定のタイミングで受け取り、演算更新された19bit値を演算器96に出力する。演算器93は、オン信号ONの立ち上がりエッジで入力された目標値8bit値にその入力値の1/16の値を加算した8bit値を比較器94へ出力する。入力値に入力値の1/16の値を加算する演算は、目標値に応じた閾値を設定することに相当する。比較器94は、オン信号ONの入力がHレベルの期間に、ADC72bが出力する12bit値の上位8bit値と演算器93が出力する8bit値とを比較し、その結果に基づきHレベル又はLレベルの出力を補正値レジスタ95へ出力する。補正値レジスタ95は、19bitレジスタ92の値を補正するレジスタであり、比較器94から入力されるHレベル又はLレベルの信号とオン信号ONとに基づき8bit値を演算器96へ出力する。演算器96は、19bitレジスタ92が出力する演算更新された19bit値と補正値レジスタ92が出力する8bit値を入力し、上位9bit値を1加算器197及び分周セレクタ98へ出力すると共に、下位10bitbit9~0値を誤差保持レジスタ99へ出力する。誤差保持レジスタ99は、分周パルス信号の立ち上がりエッジに同期して、演算器96が出力する10bit値を加算して、桁上がりが生じた場合、分周セレクタ98へHレベルを出力する。1加算器197は、演算器96から入力される上位9bit値に1を加算した9bit値を分周セレクタ98へ出力する。分周セレクタ98は、誤差保持レジスタ99からの入力信号に基づき、演算器96から入力される9bit値と1加算器197から入力される9bit値のうちの一方の9bit値を分周器100へ出力する。分周器100は、入力された9bit値の周期の分周パルス信号を誤差保持レジスタ99及び出力セレクタ101へ出力する。出力セレクタ101は、オン信号ONがHレベルのとき、分周器100の出力する分周パルス信号を出力し、オン信号ONがLレベルのとき、Lレベルを出力する。図5において、破線で囲まれた19bitレジスタ92、演算器96、1加算器197、分周セレクタ98、誤差保持レジスタ99、分周器100、及び出力セレクタ101から構成される部分は、分周比値を生成し駆動パルスを出力する分周比2値化処理部102である。図6は、図5中のテーブルレジスタ83の例を示す図である。テーブルレジスタ83は、演算器82から入力される5bit値に対応する8bit値を格納し、演算器82から入力される5bit値に対応する8bit値を読み出して乗算器85へ出力する。図6において、テーブルレジスタ83は、例えば、入力5bit値が0Bhexであれば、06hexの8bit値を出力する。図7は、図5中のテーブルレジスタ84の例を示す図である。テーブルレジスタ84は、入力される7bit値を8bit値に変換し、乗算器85へ出力する。テーブルレジスタ84は、00hex~7Fhexの範囲の入力値7bitに対し、対応する出力値8bit、分周比整数部が格納されている。例えば、入力値7bitが0Bhexであれば、出力値8bitとして54hexを出力する。分周比整数部は、9bitから構成され、分周比整数部9bitの中の上位2bitは、常に11であり、分周比整数部9bit中の下位7bitは、入力値7bitに相当する。なお、図5における、分周器100及び制御部72の構成からADC72bと分周器100を除いた部分が、図2における、分周手段72a及び分周比値制御手段72cに相当する。画像形成装置の全体の動作図3及び図4において、画像形成装置1は、図示しない外部機器からホストインタフェース部50を介してPDLPageDescriptionLanguage、ページ記述言語等で記述された印刷データが入力されると、この印刷データは、コマンド/画像処理部51によってビットマップデータ画像データに変換され、LEDヘッドインタフェース部52及びプリンタエンジン制御部53へ送られる。プリンタエンジン制御部53により、サーミスタ65の検知値に応じて定着器18内のヒータ59が制御され、定着器18内の熱定着ローラが所定の温度になり、印字動作が開始される。給紙カセット13にセットされた用紙15は、ホッピングローラ14で給紙される。以降説明する画像形成動作に同期したタイミングで、レジストローラ16,17によって用紙15が転写ベルト8上に搬送される。各色の現像器2K,2Y,2M,2Cにおいて、電子写真プロセスにより、各感光体ドラム32K,32Y,32M,32Cにトナー像が形成される。この時、前記ビットマップデータに応じて各LEDヘッド3K,3M、3Y,3Cが点灯される。各色の現像器2K,2Y,2M,2Cによって現像されたトナー像は、電源装置70から各転写ローラ5K,5Y,5M,5Cに印加された高電圧のDCバイアスにより、転写ベルト8上を搬送される用紙15に転写される。用紙15に4色のトナー像が転写された後、定着器18によって定着されて排紙される。高圧電源装置の動作図1に基づき、高圧電源装置70の動作を説明する。本実施例1においては、4出力の転写高圧電源装置であるが、4出力は同構成となるので、1出力のみ説明する。プリンタエンジン制御部53は、リセット信号RESETをLレベルとすると、制御部72内部のレジスタ等の設定が初期化される。次にプリンタエンジン制御部53は、目標設定信号DATAを制御部72へ出力する。目標設定信号DATAの8bitデジタル値は、00~FFhexの範囲であり、このデジタル値の範囲は、出力電圧0V~10kVの範囲に対応する。プリンタエンジン制御部53は、所定のタイミングで、図3における用紙15が各転写ローラ5K,5Y,5M,5Cと各感光体ドラム32K,32Y,32M,32Cとの間にある間、オン信号ONをHレベルにする。用紙15の有無については、用紙検出センサ40で検出タイミングから紙搬送スピードに対応した所定時間を計測して認識する。制御部72は、オン信号ONがHレベルになると、出力端子OUT1から、直ちに、駆動パルスS72を出力する。圧電トランス駆動回路74は、制御部72から入力される駆動パルスS72によりDC電源73のDC24Vをスイッチングし、圧電トランス75の入力端子75aに半波正弦波の電圧を印加する。これにより、圧電トランス75の出力端子75bから、正弦波の高圧AC電圧S75が出力される。整流回路76は、高圧AC電圧S75を平滑整流し、出力負荷ZL、即ち、転写ローラ5K,5Y,5M,5Cの軸に高圧DC電圧S76を印加する。出力電圧変換手段77は、高圧DC電圧S76を0~3.3Vの範囲の低圧DC電圧S77に分圧変換し、この低圧DC電圧S77を制御部72のADC72bへ入力端子IN1を介して供給する。制御部72内の分周比値制御手段72cは、目標値設定信号DATAの8bitのデジタル値とADC72bの変換値上位8bit値とが等しくなるように、駆動パルスS72の周波数を制御する。図2に基づき、高圧電源装置70の回路の動作を詳細に説明する。水晶発振器71は、入力端子VDD及び出力イネーブル端子OEに3.3Vが入力されると発振し、クロック出力端子CLK_OUTから50MHzのクロックS71を出力する。クロックS71は抵抗71bを介して制御部72の入力端子CLK_INに入力される。制御部72は、クロックS71に同期して動作し、50MHzを分周した30オンデューティの駆動パルスS72を出力端子OUT1から出力する。出力された駆動パルスS72は、NMOS74dのゲートに入力され、インダクタ74cを介してDC電源73のDC24Vがスイッチングされる。インダクタンス74cとコンデンサ74eと圧電トランス75とにより構成される共振回路により、圧電トランス75の入力端子75aに半波正弦波電圧が印加される。これにより、圧電トランス95の出力端子75bから、NMOS74dのスイッチング周波数に応じた高圧AC出力S75が出力される。高圧AC電圧S75は、整流回路76のダイオード76a、76b及びコンデンサ76cにより、平滑整流され、高圧DC電圧S76を抵抗76d及び出力電圧変換手段77へ出力する。出力電圧変換手段77へ入力された高圧DC電圧S76は、抵抗値100MΩの抵抗77aと抵抗値33kΩの抵抗77bにより、約3.3/100000に分圧され、抵抗77cとコンデンサ77dによるRCフィルタによりリップルが除去され、オペアンプ77eによりインピーダンス変換され、制御部72の入力端子IN1を介して、ADC72bへ入力される。又、高圧DC電圧S76は、抵抗76dを介して負荷ZLにバイアスを印加する。この時、制御部72は、130.21kHz、即ち、50MHzの384180hex分周から駆動を開始する。ADC72bの検出値が、目標値設定信号DATAの8bitデジタル値未満の間は、駆動周波数を下げて行く。目標電圧に到達すると交互に駆動周波数の増減が行われることになるが、制御遅延があるため、ほぼ一定の平均駆動周波数に制御され、高圧DC電圧S76は、定電圧で安定する。高圧電源装置内の制御部の動作図5に基づき、高圧電源装置70内の制御部72の動作を説明する。周期値レジスタ87で、13bitの1B58hex、7000が設定される。タイマ88は、周期値レジスタ87により設定された値7000を50MHzのクロックS71で、値が0になるまでカウントダウンし、カウント値が0になるとまた7000に設定され、タイマ88のカウント値が0となる毎に、立ち上がる140μsecの周期の信号をADC71b及び演算器91に出力する。ADC72bは、低圧DC電圧S77をタイマ88が出力する信号のタイミングでAD変換して、その結果の12bit値を演算器82及び比較器86へ出力する。図8は、図5中の演算器82における処理の流れを示すフローチャートである。ステップS1において、演算器82の処理が開始されると、ステップS2へ進む。ステップS2において、8bitの目標設定値が00hexか否かの判定がされ、目標設定値が00hexであれば、ステップS3へ進み、目標設定値が00hexでなければ、ステップS4へ進む。ステップS3において、ADC72bの検出値が020hex以上か否かの判定がされ、ADC71bの検出値が020hex以上であればステップS5へ進み、ADC72bの検出値が020hex未満であればステップS6へ進む。ステップS4において、ADC72bの検出値12bitを目標設定値8bitで除算した値が020hex以上か否かの判定がされ、以上であればステップS7へ進み、未満であればステップS8へ進む。ステップS5において、演算器82の5bitの出力値を1Fhexとし、ステップS9へ進む。ステップS6において、演算器82の5bitの出力値をADC72bの検出値12bitの下位5bitとし、ステップS9へ進む。ステップS7において、演算器82の5bitの出力値を1Fhexとし、ステップS9へ進む。ステップS8において、演算器82の5bitの出力値をADC72bの検出値を目標設定値で除した値とし、ステップS9へ進む。ステップS9において、演算器82の処理を終了する。図5において、演算器82から出力される5bitの出力値は、テーブルレジスタ83へ入力される。テーブルレジスタ83は、図6に示されたように、5bit値の入力に対応した8bit値を出力する。テーブルレジスタ84は、19bitレジスタ92が出力する7bit値bit16~bit10が入力され、図7に示されたように、入力7bit値に対応した出力8bit値を乗算器85へ出力する。乗算器85は、テーブルレジスタ83が出力する8bit値と、テーブルレジスタ84が出力する8bit値と、を乗算して16bit値を演算器91へ出力する。比較器86は、オン信号ONのLレベルが入力されているときは、常にLレベルを出力し、オン信号ONのHレベルが入力されている間は、目標値8bitとADC72bの出力する上位8bit値との関係により、下記のようなHレベル又はLレベルを出力する。目標値8bit値>ADC72bの出力上位8bit値の場合は、Hレベル目標値8bit値≦ADC72bの出力上位8bit値の場合は、Lレベル図9は、図5中の演算器91における処理の流れを示すフローチャートである。演算器91は、19bitレジスタ92の値を設定更新する。なお、フローチャートで示しであるが、回路は論理記述言語等により記述されハードウェアにより実現される。ステップS21において、演算器91の処理が開始されると、ステップS22へ進む。ステップS22において、リセット信号RESETの入力により、19bitレジスタ92の上位9bitに、カウンタ下限値レジスタ89に設定された9bit値である180hexをセットし、下位10bitに、000hex、即ち、60000hexをセットし、ステップS23へ進む。ステップS23において、タイマ88の立ち上がりエッジを検出したか否かの判定がされ、タイマ88の立ち上がりエッジを検出したときはステップS24へ進み、タイマ88の立ち上がりエッジが検出されないときは、タイマ88の立ち上がりエッジが検出されるまでステップS23の処理が繰り返される。ステップS24において、比較器86の出力信号がHレベルか否かの判定がされ、比較器86の出力信号がHレベルであればステップS25へ進み、比較器86の出力がLレベルであればステップS26へ進む。ステップS25において、演算器91は、19bitレジスタ92の19bit値に、乗算器85の出力16bit値を加算し、ステップS27へ進む。テーブルレジスタ84は、19bitレジスタ93の19bit出力のうち、bit16~10の7bit値が入力され、8bit値を出力する。図6に示されるテーブルレジスタ83と、図7に示されるテーブルレジスタ84と、の各々の8bit値が乗算器85により乗算され、16bit値として出力される。ステップS26において、19bitレジスタ92の19bit値から乗算器85の出力16bit値を減算し、ステップS29へ進む。ステップS27において、19bitレジスタ92の19bit値の上位9bitがカウンタ上限値レジスタ90の上限値1CFhex即ち、73C00hexより大きい場合、ステップS28へ進み、カウンタ上限値レジスタ90の上限値1CFhex即ち、73C00hex以下の場合、ステップS31へ進む。ステップS28において、19bitレジスタ92の19bit値の上位9bitをカウンタ上限値レジスタ90の上限値即ち、1CFhex、下位10bitを3FFhexとする。即ち、19bit値を73FFFhexとし、ステップS31へ進む。ステップ29において、19bitレジスタ92の19bit値の上位9bitがカウンタ下限値レジスタ89の下限値180hexより小さい場合、即ち19bit値が60000hex未満の場合、ステップS30へ進み、19bitレジスタ92の19bit値の上位9bitがカウンタ下限値レジスタ89の下限値180hex以上の場合、ステップS31へ進む。ステップS30において、19bitレジスタ92の19bit値の上位9bitをカウンタ下限値レジスタの下限値180hex、下位10bit値を000hex、即ち19bit値を60000hexとする。ステップS31において、演算器91の演算結果の19bit値を19bitレジスタ92にセットし、ステップS23へ戻る。以上の演算器91の処理により、19bitレジスタ92の19bitレジスタ値は、60000~73FFFの範囲に制御される。図5において、演算器93は、オン信号ONの立ち上がりエッジで入力された目標値8bit値にその入力値の1/16の値を加算した8bit値を比較器94へ出力する。例えば、40hexを入力された場合、44hexを出力する。演算器93は、目標値8bit値を入力し、その入力値の1/16の値を加算した8bit値を、比較器94へ出力しているが、これは、目標設定値8bitに対して、1.0625倍の値を出力していることに相当する。比較器94は、ADC72bの出力する12bit値の上位8bitと、演算器93の出力する8bit値と、オン信号ONと、を入力し、ADC72bの出力上位8bit値≧演算器93の出力8bit値かつ、オン信号ON=Hレベルの場合に、Hレベルを補正値レジスタ95へ出力し、それ以外の場合に、Lレベルを補正値レジスタ95へ出力する。ここで、ADC72bの出力上位8bit値≧演算器93の出力8bit値となる場合は、高圧電源装置70内の高圧DC電圧S76の立ち上がり時のオーバシュート量が設定目標値電圧の1.0625倍の電圧閾値を超えたことに相当する。補正値レジスタ95は、8bitのレジスタであり、リセット信号RESETの入力で、00hexに初期化され、比較器94の出力信号とオン信号ONとが入力され、オン信号ONがHレベルの期間に、比較器94の出力信号がHレベルとなった場合にHレベルをラッチし、オン信号ONの立ち下がりエッジで、Hレベルをラッチした場合に8bit値に1を加算し、そうでない場合に1を減算する。更に、補正値レジスタ95は、オン信号ONの立ち下がりエッジでラッチしたHレベルをクリアする。図10は、実施例1における動作タイミングを示すタイミングチャートである。図10において、横軸は時間軸であり、リセット信号RESET、オン信号ON、目標値8bit、演算器93の出力値、比較器94の出力信号、補正値8bitのタイミングが示されている。リセット信号RESETが、HレベルからLレベルに立ち下がるタイミングで、補正値レジスタ95の補正値8bitは、00hexに初期化されている。次に、オン信号ONがHレベルである期間、例えば、期間T1に、演算器93は、目標値8bit値40hexが入力され、44hexを比較器94へ出力している。図10の例では、オン信号ONのHレベルの期間T1において、ADC72bの出力上位8bit値≧演算器93の出力8bit値、かつ、オン信号ON=Hレベルであるため、比較器94は、Hレベルのパルス94aを出力している。補正値レジスタ95は、Hレベルのパルス94aをラッチするので、初期化された補正値8bit値00hexに1を加算して、補正値8bitを01hexとなる。オン信号ONのHレベルの期間T2において、ADC72bの出力上位8bit値<演算器93の出力8bit値であるため、比較器94からHレベルの出力信号パルス94bが出力されない。そのため、補正値レジスタ95は、1つ前の補正値8bit値01hexから1を減算して、補正値8bitを00hexとする。以下、オン信号ONのHレベルの期間T3についても同様である。比較器94は、演算器93の出力値を、ADC72bで検出される出力電圧相当値の8bit値と、を比較し、オン信号ONがHレベル、即ち、高圧DC電圧S76をオンしている期間に、オーバシュート量が目標値電圧に対し6.25以上であった場合、Hレベルを補正値レジスタ95へ出力する。補正値レジスタ95は、オーバシュート量が目標値電圧に対し6.25以上であった場合には、補正値に1を加算し、そうでない場合には補正値から1を減算する。補正値レジスタ95の8bit値は、符号付値で、例えば、FEhexの場合は-2、0、2hexの場合は2となり、演算器96へ与えられる。演算器96は、19bitレジスタ92から入力された19bit値に対して、補正値レジスタ95の8bit値を演算し、19bit値のbit18-8に対して8bit値の加減算を行う。演算器96において、例えば、19bit値が70000hexで8bit値が01hexの場合には、加算して70100hexとなる。又、19bit値が70000hexで8bit値がFFhexの場合には、減算して6FF00hexとなる。演算器96は、演算結果上位9bitを1加算器197及び分周セレクタ98へ出力する。分周セレクタ98には、演算器96の上位9bit値と1加算器197の出力9bit値とが入力される。更に、演算器96の下位10bitは、誤差保持レジスタ99へ入力され、この誤差保持レジスタ99において、分周器100の出力信号の立ち上がりエッジ毎に積算される。誤差保持レジスタ99において、積算された結果、桁上がりが発生し、11bit目が1となった場合に分周セレクタ98にHレベルの選択信号Selectが入力される。分周セレクタ98は、誤差保持レジスタ99からHレベルの選択信号Selectが入力された場合、1加算器197の出力9bit値を、そうでない場合、演算器96の出力9bit値を、分周器100へ出力する。分周器100は、分周セレクタ98から入力される9bit値を分周比値として、クロックS71を分周した駆動パルスS72を出力セレクタ101へ出力する。出力セレクタ101は、オン信号ONがHレベルの場合に、分周器100から出力される駆動パルスS72を外部に出力し、オン信号ONがLレベルの場合に、Lレベルを出力する。以上の処理により、19bitレジスタ92の上位9bit値及び上位9bitに1を加算した値が交互に出力され、分周比値の平均は、上位9bit値下位10bit/1024となる。図11-1は、制御目標電圧に対する高圧DC電圧S76の割合とテーブルレジスタ84の出力8bit値との関係を示す図である。図11-2は、圧電トランス75の周波数特性とテーブルレジスタ83の出力値との関係を示す図である。図11-1において、横軸は時間を表し、縦軸は制御目標電圧に対する高圧DC電圧S76の割合を表している。曲線Pは、オン信号ONがHレベルとなり、高圧DC電圧S76が制御目標電圧に達するまでの立ち上がり特性を概念的に描いた曲線である。制御目標電圧に対する高圧DC電圧S76の割合の範囲1~16に対するテーブルレジスタ84の8bit出力値が、1~16の範囲に対応する右の位置に記載されている。図11-1から、テーブルレジスタ84の出力値8bitが、制御目標電圧に対する割合により可変されることが分かる。例えば、制御目標電圧範囲が1~5の場合は、テーブルレジスタ84の出力値8bitは、大きな値、例えば、80hexを出力し、制御目標電圧範囲が6~16の場合は、番号が大きくなるにしたがって、テーブルレジスタ84の出力値8bitは、60hexから01hexへと小さな値に変化している。このことから、制御目標電圧が小さい時に制御周波数変動幅が大きく、制御目標電圧に近くなると制御周波数変動幅が小さくなることが分かる。更に、図11-2に示すように、圧電トランス75の駆動周波数に対する出力特性Qは、周波数に依存し、出力特性Qがピーク近辺では周波数変化に対する出力電圧の変化が大きく、ピークを離れる程、出力電圧の変化が小さくなる。テーブルレジスタ83は、周波数変化に対する出力電圧の変化が少ない領域では大きな値、例えば、80hexを出力し、出力電圧の変化が大きい領域では小さな値、例えば、20hexを出力する。更に、補正値レジスタ95により制御周波数値がシフトされるので、実質的にテーブルレジスタ83の出力値がシフトされることになり、補正値により加算された場合には実制御周波数でのテーブルレジスタ83の出力値が大きくなり、減算された場合には実制御周波数でのテーブルレジスタ83の出力値が小さくなる。これにより、制御ゲインに変化が生じ、オーバシュート量が調整される。オーバシュート量が6.25を超えた場合は、制御ゲインを減少させ、そうでなければ制御ゲインを増大させることになる。その結果、連続印刷中は、オーバシュート量が常に、目標設定電圧に対し6.25近辺に調整されることになる。実施例1の変形例本実施例1においては、ゲイン補正量をリセット信号RESETにより初期化する構成としたが、不揮発性メモリなどに記憶させ、前回の補正量から開始する構成としても良い。又、本実施例1では、オーバシュート量を設定目標電圧に対し6.25付近となるように制御を行っているが、この値に限るものではなく、3や5など他の値とすることも可能であり、固定値でなく出力目標電圧に応じて可変する構成としても良い。実施例1の効果本実施例1によれば、次の1、2のような効果がある。1本実施例1によれば、出力電圧の立ち上げ制御において、オーバシュート量が閾値を超えたか否かにより、制御ゲインを増減するようにしている。そのため、出力電圧の立ち上げ時の制御ゲインが最適に調整され、圧電トランス75の出力電圧ばらつきによらず、一定の出力電圧の立ち上げオーバシュート量に制御することが可能となる。2圧電トランス75の出力電圧ばらつきによらず、常に、一定の出力電圧の立ち上げオーバシュート量に制御される高圧電源装置70を提供することができる。それにより、画像形成装置1は、画像形成の始動直後から画像の印字濃度を良好な状態に保つことが可能になる。本発明の実施例2では、実施例1における図3の画像形成装置1の構成と同様であり、実施例1における図1及び図2の高圧電源装置70並びに図4の制御回路が異なるので、以下、本実施例2の画像形成装置の制御回路と高圧電源装置について説明する。画像形成装置の制御回路の構成図12は、本発明の実施例2の画像形成装置1における制御回路の構成を示すブロック図であり、実施例1の制御回路を示す図4中の要素と共通の要素には共通の符号が付されている。本実施例2の制御回路では、図4に示された実施例1の制御回路に、温度検出手段例えば、温度センサ120が追加されている。温度センサ120は、画像形成装置1の設置された場所の環境温度を検出し、検出した温度値を、実施例1のプリンタエンジン制御部53とは構成の異なるプリンタエンジン制御部53Aへ供給する。プリンタエンジン制御部53Aは、実施例1のプリンタエンジン制御部53の構成に加え、温度センサ120から得られる温度値に応じて、温度設定値を生成し、実施例1の高圧制御部60とは構成の異なる高圧制御部60Aへ出力する機能を有している。高圧制御部60Aは、実施例1の高圧制御部60の機能に加え、画像形成装置1の設置された場所の環境温度に応じて、出力電圧の立ち上げ時の制御ゲインを補正する機能を有している。高圧制御部60A内の制御部及び転写バイアス発生部103により、本実施例2の高圧電源装置70Aが構成されている。その他の構成は、図4に示された実施例1の構成と同様である。高圧電源装置の構成図13は、実施例2における高圧電源装置70Aの概略を示すブロック図であり、実施例1の高圧電源装置70を示す図1中の要素と共通の要素には共通の符号が付されている。図14は、図13の高圧電源装置70Aにおける詳細な構成例を示す回路図であり、実施例1の高圧電源装置70の回路図を示す図2中の要素と共通の要素には共通の符号が付されている。本実施例2の高圧電源装置70Aには、実施例1のプリンタエンジン制御部53とは構成の異なるプリンタエンジン制御部53Aが接続されている。プリンタエンジン制御部53Aには、実施例1と同様の構成の目標値設定手段53aに、温度設定値生成手段53bが追加されている。温度設定値生成手段53bは、温度センサ120により検出された環境温度の温度値の範囲に応じた温度設定値3bit値を高圧電源装置70A内の制御部72Aへ出力する機能を有している。又、本実施例2では、プリンタエンジン制御部53内に温度設定値生成手段53bを設けているが、制御部72A側に温度設定値生成手段53bを設け、その温度設定値3bitを制御部72の内部信号とすることも可能である。制御部72Aでは、実施例1の制御部72の入力端子CLK_IN、IN1、IN2、IN3、IN4、及び出力端子OUT1に、入力端子IN5が追加されている。制御部72Aの内部には、実施例1と同様の構成の分周手段72a及びADC72bと、実施例1の分周比値制御手段72cに替えて、実施例1の分周比値制御手段72cとは構成の異なる分周比値制御手段72dが設けられている。分周比値制御手段72dは、ADC72bが出力する12bit値、目標値設定手段53aから入力される目標値設定信号DATAの8bit値、及び温度設定値生成手段53bから入力される温度設定値3bit値が入力され、入力値に応じて更新制御した分周比値を分周手段72aへ出力する機能を有している。高圧電源装置70Aのその他の構成は、実施例1の高圧電源装置70と同様である。図15は、図13中の温度設定値生成手段53bを示す図である。温度設定値生成手段53bは、プリンタエンジン制御部53A内に設けられており、温度センサ120により検出した環境温度の温度値の範囲に応じた温度設定値3bit値を出力する。例えば、環境温度が10°C~19°Cの範囲の場合は、温度設定値3bit値は、3hexとなる。高圧電源装置内の制御部の構成図16は、図13中の制御部72Aの詳細な構成を示すブロック図であり、実施例1の制御部72を示す図5中の要素と共通の要素には共通の符号が付されている。本実施例2の制御部72Aには、実施例1のテーブルレジスタ83、補正値レジスタ95、及び分周比2値化処理部102に替えて、これらとは構成の異なるテーブルレジスタ83A、補正値レジスタ95A、及び分周比2値化処理部102Aが設けられている。補正値レジスタ95Aは、温度設定値3bit値、比較器94の出力信号、及びオン信号ONが入力され、温度補正値3bit値をテーブルレジスタ83Aへ出力するものである。テーブルレジスタ83Aは、入力される温度補正値3bit値により複数の入出力テーブルの中の1つの入出力テーブルを選択し、この選択された入出力テーブルに基づき、演算器82の出力5bit値の入力に対応した8bit値を乗算器85へ出力するものである。分周比2値化処理部102Aは、実施例1の19bitレジスタ92及び演算器96に替えて、これらとは構成の異なる19bitレジスタ92Aが設けられている。19bitレジスタ92Aは、上位9bitが分周比値整数部、下位10bitが小数部である19bitのレジスタであり、19bit値を演算器91に出力すると共に上位9bitで構成される分周比の整数部のうちの下位7bit値をテーブルレジスタ84に出力する。19bitレジスタ92は、演算器91により演算更新された19bit値が入力されると、この19bit値のうちの上位9bitを、1加算器197及び分周セレクタ98へ出力すると共に、この19bit値のうちの下位10bitbit9~0を誤差保持レジスタ99へ出力するものである。図17-1及び図17-2は、図16中のテーブルレジスタ83Aの例を示す図である。テーブルレジスタ83Aは、8個の入出力テーブルから構成されており、補正値レジスタ95Aの出力する0hex~7hexの範囲の温度補正値3bit値により選択された入出力テーブルに基づいて、入力値5bit値に対応した出力値8bit値を出力する。例えば、補正値レジスタ95Aの出力する補正値3bit値が3hexの場合、演算器82の出力する5bit値が0Chexであれば、8bit値04hexを出力する。制御部72Aのその他の構成は、実施例1の制御部72と同様である。以上の構成において、本実施例2では、高圧電源装置70A内の制御部72Aの動作を除き、実施例1の動作と同様である。以下、実施例1と動作が異なる高圧電源装置70A内の制御部72Aの動作を説明する。高圧電源装置内の制御部の動作図16に基づいて、制御部72Aの動作を説明する。プリングエンジン制御部53内の温度設定値生成手段53bは、温度センサ120から得られる温度値に応じて、図15で示すように、3bitの温度設定値を生成し、制御部72Aへ出力する。補正値レジスタ95Aは、リセット信号RESETがHレベルからLレベルとなる時に、温度設定値生成手段53bから入力される温度設定値3bit値がセットされる。補正値レジスタ95Aは、実施例1と同様にオーバシュート量が閾値を超えるか否かにより、セットされた温度設定値3bit値を加減算して、温度補正値3bit値を算出し、この温度補正値3bit値をテーブルレジスタ83Aへ出力する。補正値レジスタ95Aは、温度補正値3bit値が最小の温度補正値0hexとなった場合は加算のみを行ない、減算時は0hexを保持する。又、補正値レジスタ95Aは、温度補正値3bit値が最大の温度補正値7hexとなった場合は減算のみを行ない、加算時には7hexを保持する。その結果、補正値レジスタ95Aは、0hex~7hexの8種類の値の温度補正値3bit値をテーブルレジスタ83Aに出力することになる。加減算の方法については、補正値bit数が8bitから3bitとなり、値が符号無し整数となった以外の動作は、実施例1と同様である。実施例2の効果本実施例2によれば、環境温度に応じて、テーブルレジスタ83A中の入出力テーブルを選択するようにしているため、実施例1の効果に加え、次の3~5のような効果がある。3本実施例2によれば、補正値レジスタ95が環境温度に応じた温度補正値3bit値をテーブルレジスタ83Aに出力して、温度補正値3bit値に応じてテーブルレジスタ83A中の入出力テーブルを選択している。そのため、高圧電源装置70Aは、低温環境温度下における始動直後においても、オーバシュートの少ない高圧DC電圧S76の立ち上げが可能になる。4オン信号ONがHレベルとなる期間に、比較器94が低圧DC電圧S77のオーバシュート量が閾値を超えるか否かを判定し、この判定に基づく温度設定値3bit値の加減算により温度補正値3bit値を算出している。そのため、高圧電源装置70Aは、低温環境温度下における始動直後から連続駆動時に渡って、高圧DC電圧S76の立ち上げが可能になる。5オーバシュート量が閾値を超えたか否か、及び環境温度によって出力電圧の立ち上げの制御ゲインを切り替えている。これにより、環境温度によらず、最適な出力電圧の立ち上げ制御が可能となり、始動直後から連続駆動時に渡って、安定した品質の画像形成が可能となる。その他の変形例本発明においては、カラータンデム方式の画像形成装置1の転写高圧電源として説明したが、本発明は、カラーに限らずモノクロ等の画像形成装置や、複合機等の他の画像形成装置にも適用可能である。又、転写用の高圧電源装置70,70Aは、帯電等の他の高圧電源にも適用可能である。"