"第1電源と第2電源との間でフィードバック動作を行うMOSFETを用いることにより、ゼロ位置を追加して利得を増加させる能動負荷回路と、前記能動負荷回路に連結されて共通バイアスを受ける電流制御回路と、前記電流制御回路に連結されて差動入力信号を受ける信号入力回路と、前記第2電源と前記信号入力回路との間に連結された第1電流源と、を備え、前記差動入力信号を受けて増幅し、前記電流制御回路の二つのMOSFETと前記能動負荷回路との間の二つの接点を介して増幅された差動入力信号である差動信号を出力し、前記能動負荷回路は、共通バイアスVCを受ける前記電流制御回路と接点VOUT,VOUT-で連結され、前記信号入力回路は、前記電流制御回路に連結され、前記信号入力回路は差動入力信号VIN,VIN-を受けるNチャンネルMOSFETN5,N6を含み、前記電流制御回路において共通バイアスVCを受けるNチャンネルMOSFETN3は、前記能動負荷回路と前記差動入力信号VINを受ける前記N5との間にあり、前記能動負荷回路から前記信号入力回路に流れる電流を制御し、前記電流制御回路において共通バイアスVCを受けるNチャンネルMOSFETN4は、前記能動負荷回路と前記差動入力信号VIN-を受ける前記N6との間にあり、前記能動負荷回路から前記信号入力回路に流れる電流を制御し、前記能動負荷回路は、前記第1電源と共通接点との間に連結された第2電流源と、前記第2電流源の二つの端子と前記第2電源との間に連結された第1能動フィードバック回路と、前記第2電流源の二つの端子と前記第2電源との間に連結され、前記第1能動フィードバック回路と対称的な素子を有する第2能動フィードバック回路と、を備え、前記第1能動フィードバック回路および前記第2能動フィードバック回路は、互いに対称的な素子を有し、前記第1能動フィードバック回路は、キャパシタC11、PチャンネルMOSFETP1、第1抵抗R11、NチャンネルMOSFETN1、電流源CS3および第2抵抗R21を備えており、前記第2能動フィードバック回路は、キャパシタC12、PチャンネルMOSFETP2、第1抵抗R12、NチャンネルMOSFETN2、電流源CS4および第2抵抗R22を備え、前記能動負荷回路が小信号等価モデルによって分析される場合には、追加されたゼロ位置は式1のように表され、増加された利得特性は式2のように表され、z=1/C{R1/R21/gmn}...式1G∝1R2/R11/gmp...式2式1において、zはω2πf単位のゼロ位置であり、Cは前記キャパシタC11,C12のいずれかであり、R1は前記抵抗R11,R12のいずれかであり、R2は前記抵抗R21,R22のいずれかであり、gmnは前記NチャンネルMOSFETN1,N2のいずれかのgm値であり、ゼロ位置のfは入力信号VINの周波数であり、gmnは周波数によって変化することができ、式2において、Gは増幅された信号、すなわち入力信号VINに対する出力信号VOUTの利得であり、gmpは前記PチャンネルMOSFETP1,P2のいずれかのgm値であり、gmpは周波数によって変化することができることを特徴とする増幅器。前記第1能動フィードバック回路および前記第2能動フィードバック回路のそれぞれは、一つの端子が前記第1電源に連結されたキャパシタと、ソースおよびドレインのうちの一つの端子が前記第1電源に連結され、ゲートが前記キャパシタの他の端子と連結され、ソースおよびドレインのうちの残りの端子が前記電流制御回路の一つの接点と連結された第1MOSFETと、前記共通接点と第1MOSFETのゲートとの間に連結された第1抵抗と、ソースおよびドレインのうちの一つの端子が前記第1電源に連結され、ゲートが前記電流制御回路の一つの接点と連結され、ソースおよびドレインのうちの残りの端子が第1ノードに連結された第2MOSFETと、前記第1ノードと前記第2電源との間に連結された第3電流源と、前記第1ノードと前記第1MOSFETのゲートとの間に連結された第2抵抗と、を備えることを特徴とする請求項1に記載の増幅器。前記第1MOSFETはPチャンネルトランジスタであり、前記第2MOSFETはNチャンネルトランジスタであることを特徴とする請求項2に記載の増幅器。前記第1抵抗および前記第2抵抗は、互いに異なる抵抗値を有することを特徴とする請求項2に記載の増幅器。前記第1電流源、前記第2電流源および前記第3電流源のそれぞれは、対応するバイアスによって二つの端子の間に所定電流を流すようにする一つのトランジスタであることを特徴とする請求項2に記載の増幅器。前記能動負荷回路と前記電流制御回路との間の前記二つの接点に連結された出力バッファをさらに備えることを特徴とする請求項1に記載の増幅器。前記出力バッファは、ソースおよびドレインのうちの一つの端子が前記第1電源に連結され、ゲートが前記能動負荷回路と前記電流制御回路との間の第1接点に連結され、ソースおよびドレインのうちの残りの端子が第1出力端子に連結された第1MOSFETと、前記第1出力端子と前記第2電源との間に連結された第4電流源と、ソースおよびドレインのうちの一つの端子が前記第1電源に連結され、ゲートが前記能動負荷回路と前記電流制御回路との間の第2接点に連結され、ソースおよびドレインのうちの残りの端子が第2出力端子に連結された第2MOSFETと、前記第2出力端子と前記第2電源との間に連結された第5電流源と、を備えることを特徴とする請求項6に記載の増幅器。前記増幅器と同様の動作を実行する他の増幅器が受動素子と共に前記増幅器と連結されてLPFに適用されていることを特徴とする請求項6に記載の増幅器。前記LPFは、UWBシステムに用いられることを特徴とする請求項8に記載の増幅器。前記UWBシステムは、MB-OFDM方式の多重帯域信号を処理するシステムであることを特徴とする請求項9に記載の増幅器。差動入力信号を受けるMOSFETに連結された電流源を動作させる段階と、共通バイアスを受ける二つのMOSFETを用いて、負荷回路と前記差動入力信号を受けるMOSFETとの間に流れる電流を制御する段階と、前記差動入力信号を受けて増幅し、前記共通バイアスを受ける二つのMOSFETと前記負荷回路との間の二つの接点を介して増幅された差動入力信号である差動信号を出力する段階と、を含み、第1電源と第2電源との間でフィードバック動作を行うMOSFETを用いる前記負荷回路を介して追加されたゼロ位置と増加された利得とを用いることにより広帯域信号を処理し、前記負荷回路は、共通バイアスVCを受ける電流制御回路と接点VOUT,VOUT-で連結され、信号入力回路は、前記電流制御回路に連結され、前記信号入力回路は差動入力信号VIN,VIN-を受けるNチャンネルMOSFETN5,N6を含み、前記電流制御回路において共通バイアスVCを受けるNチャンネルMOSFETN3は、前記負荷回路と前記差動入力信号VINを受ける前記N5との間にあり、前記負荷回路から前記信号入力回路に流れる電流を制御し、前記電流制御回路において共通バイアスVCを受けるNチャンネルMOSFETN4は、前記負荷回路と前記差動入力信号VIN-を受ける前記N6との間にあり、前記負荷回路から前記信号入力回路に流れる電流を制御し、前記負荷回路は、前記第1電源と共通接点との間に連結された第2電流源と、前記第2電流源の二つの端子と前記第2電源との間に連結された第1能動フィードバック回路と、前記第2電流源の二つの端子と前記第2電源との間に連結され、前記第1能動フィードバック回路と対称的な素子を有する第2能動フィードバック回路と、を備え、前記第1能動フィードバック回路および前記第2能動フィードバック回路は、互いに対称的な素子を有し、前記第1能動フィードバック回路は、キャパシタC11、PチャンネルMOSFETP1、第1抵抗R11、NチャンネルMOSFETN1、電流源CS3および第2抵抗R21を備えており、前記第2能動フィードバック回路は、キャパシタC12、PチャンネルMOSFETP2、第1抵抗R12、NチャンネルMOSFETN2、電流源CS4および第2抵抗R22を備え、前記能動負荷回路が小信号等価モデルによって分析される場合には、追加されたゼロ位置は式1のように表され、増加された利得特性は式2のように表され、z=1/C{R1/R21/gmn}...式1G∝1R2/R11/gmp...式2式1において、zはω2πf単位のゼロ位置であり、Cは前記キャパシタC11,C12のいずれかであり、R1は前記抵抗R11,R12のいずれかであり、R2は前記抵抗R21,R22のいずれかであり、gmnは前記NチャンネルMOSFETN1,N2のいずれかのgm値であり、ゼロ位置のfは入力信号VINの周波数であり、gmnは周波数によって変化することができ、式2において、Gは増幅された信号、すなわち入力信号VINに対する出力信号VOUTの利得であり、gmpは前記PチャンネルMOSFETP1,P2のいずれかのgm値であり、gmpは周波数によって変化することができることを特徴とする信号増幅方法。前記差動信号をバッファリングする段階をさらに含むことを特徴とする請求項11に記載の信号増幅方法。受動素子と共に前記増幅方法を用いてLPFを実現することを特徴とする請求項11に記載の信号増幅方法。前記LPFは、UWBシステムに用いられることを特徴とする請求項13に記載の信号増幅方法。前記UWBシステムは、MB-OFDM方式の多重帯域信号を処理するシステムであることを特徴とする請求項14に記載の信号増幅方法。本発明は、前記した問題点を解決するためのものであって、超広帯域応用のために高い電圧利得および利得帯域幅を有するCMOS型の増幅器を提供することを目的とする。また、本発明は、高い電圧利得および利得帯域幅を有するように信号を処理する信号増幅方法を提供することを他の目的とする。本発明の目的を達成するため、本発明に係る増幅器は、第1電源と第2電源との間でフィードバック動作を行うMOSFETを用いることにより、ゼロ位置を追加して利得を増加させる能動負荷回路と、前記能動負荷回路に連結されて共通バイアスを受ける電流制御回路と、前記電流制御回路に連結されて差動入力信号を受ける信号入力回路と、前記第2電源と前記信号入力回路との間に連結された第1電流源と、を備え、前記差動入力信号を受けて増幅し、前記電流制御回路の二つのMOSFETと前記能動負荷回路との間の二つの接点を介して増幅された差動入力信号である差動信号を出力することを特徴とする。前記能動負荷回路は、前記第1電源と共通接点との間に連結された第2電流源と、前記第2電流源の二つの端子と前記第2電源との間に連結された第1能動フィードバック回路と、前記第2電流源の二つの端子と前記第2電源との間に連結され、前記第1能動フィードバック回路と対称的な素子を有する第2能動フィードバック回路と、を備えることが望ましい。前記第1能動フィードバック回路および前記第2能動フィードバック回路のそれぞれは、一つの端子が前記第1電源に連結されたキャパシタと、ソースおよびドレインのうちの一つの端子が前記第1電源に連結され、ゲートが前記キャパシタの他の端子と連結され、ソースおよびドレインのうちの残りの端子が前記電流制御回路の一つの接点と連結された第1MOSFETと、前記共通接点と第1MOSFETのゲートとの間に連結された第1抵抗と、ソースおよびドレインのうちの一つの端子が前記第1電源に連結され、ゲートが前記電流制御回路の一つの接点と連結され、ソースおよびドレインのうちの残りの端子が第1ノードに連結された第2MOSFETと、前記第1ノードと前記第2電源との間に連結された第3電流源と、前記第1ノードと前記第1MOSFETのゲートとの間に連結された第2抵抗と、を備えることが望ましい。前記第1MOSFETはPチャンネルトランジスタであり、前記第2MOSFETはNチャンネルトランジスタであることが望ましい。前記第1抵抗および前記第2抵抗は、互いに異なる抵抗値を有することが望ましい。前記第1電流源、前記第2電流源および前記第3電流源のそれぞれは、対応するバイアスによって二つの端子の間に所定電流を流すようにする一つのトランジスタであることが望ましい。前記能動負荷回路と前記電流制御回路との間の前記二つの接点に連結された出力バッファをさらに備えることが望ましい。前記出力バッファは、ソースおよびドレインのうちの一つの端子が前記第1電源に連結され、ゲートが前記能動負荷回路と前記電流制御回路との間の第1接点に連結され、ソースおよびドレインのうちの残りの端子が第1出力端子に連結された第1MOSFETと、前記第1出力端子と前記第2電源との間に連結された第4電流源と、ソースおよびドレインのうちの一つの端子が前記第1電源に連結され、ゲートが前記能動負荷回路と前記電流制御回路との間の第2接点に連結され、ソースおよびドレインのうちの残りの端子が第2出力端子に連結された第2MOSFETと、前記第2出力端子と前記第2電源との間に連結された第5電流源と、を備えることが望ましい。前記増幅器と同様の動作を実行する他の増幅器が受動素子と共に前記増幅器と連結されてLPFに適用されていることが望ましい。前記LPFは、UWBシステムに用いられることが望ましい。前記UWBシステムは、MB-OFDM方式の多重帯域信号を処理するシステムであることが望ましい。また、本発明の他の目的を達成するため、本発明に係る信号増幅方法は、差動入力信号を受けるMOSFETに連結された電流源を動作させる段階と、共通バイアスを受ける二つのMOSFETを用いて、負荷回路と前記差動入力信号を受けるMOSFETとの間に流れる電流を制御する段階と、前記差動入力信号を受けて増幅し、前記共通バイアスを受ける二つのMOSFETと前記負荷回路との間の二つの接点を介して増幅された差動入力信号である差動信号を出力する段階と、を含み、第1電源と第2電源との間でフィードバック動作を行うMOSFETを用いる前記負荷回路を介して追加されたゼロ位置と増加された利得とを用いることにより広帯域信号を処理することを特徴とする。前記差動信号をバッファリングする段階をさらに含むことが望ましい。受動素子と共に前記増幅方法を用いてLPFを実現することが望ましい。前記LPFは、UWBシステムに用いられることが望ましい。前記UWBシステムは、MB-OFDM方式の多重帯域信号を処理するシステムであることが望ましい。本発明に係る増幅器および信号増幅方法によると、能動負荷によってゼロ位置が追加され、利得と帯域幅が増加するので、MB-OFDMUWBシステム等、高速無線データを送受信するための通信用システムにおいて、広帯域信号処理のための信号増幅または信号フィルタリング等に適用してシステムの性能を高めることができる。以下、添付の図面を参照して、本発明の実施形態について詳細に説明する。同一の構成には同一符号を付し、重複する説明を省略する。以下の実施形態は、本発明を説明するためのものであり、本発明を限定するものではない。図3は、本発明の一実施形態に係るCMOS増幅器を説明するための図である。図3に示すように、CMOS増幅器300は、能動負荷回路310と、電流制御回路320と、信号入力回路330と、電流源CS1と、を備えている。高い電圧利得および高いGBWGain-BandWidthを実現するため、CMOS増幅器300は、能動素子例えば、MOSFETおよび受動素子例えば、抵抗、キャパシタと共に所定gmtransconductanceを有するように設計された能動負荷回路310を備えている。図2に示すように、負荷が受動素子例えば、抵抗、キャパシタ、インダクタを備えた一般的な差動増幅器構造に比べ、CMOS増幅器300は、能動負荷回路310の動作により伝達関数transferfunctionに追加されたゼロ位置と増加された利得とによって、広帯域および高利得が要求されるMB-OFDMMulti-BandOrthogonalFrequencyDivisionMultiplexing:直交周波数分割多重化方式のUWBシステム等、高速無線データシステムに適用可能である。能動負荷回路310においてフィードバックを行うNチャンネルMOSFETN1,N2のgm値gmnによってゼロ位置が追加されたり、能動負荷回路310においてフィードバックを行うPチャンネルMOSFETP1,P2のgm値gmpによって利得が増加されたりする。能動負荷回路310は、第1電源VDDと共通接点ND1との間に連結された電流源CS2と、電流源CS2の二つの端子と第2電源GND例えば、接地との間に連結された互いに対称的な第1能動フィードバック回路311および第2能動フィードバック回路312と、を備えている。電流源CS2は、所定バイアスによって二つの端子の間に所定電流が流れるようにする一つのMOSFETであってもよい。例えば、電流源CS1,CS2は、図2のMOSFETM3のようなMOSFETのソース-ドレイン間の所定電流の流れを許容する。以下、後記する電流源も、このような構造を有することができる。第1能動フィードバック回路311は、電流源CS2の二つの端子と第2電源GNDとの間に連結され、一つの接点VOUTにおいて電流制御回路320と連結される。第2能動フィードバック回路312は、電流源CS2の二つの端子と第2電源GNDとの間に連結され、一つの接点VOUT-において電流制御回路320と連結される。第1能動フィードバック回路311および第2能動フィードバック回路312は、互いに対称的な素子を有する。第1能動フィードバック回路311は、キャパシタC11、PチャンネルMOSFETP1、第1抵抗R11、NチャンネルMOSFETN1、電流源CS3および第2抵抗R21を備えており、第2能動フィードバック回路312は、キャパシタC12、PチャンネルMOSFETP2、第1抵抗R12、NチャンネルMOSFETN2、電流源CS4および第2抵抗R22を備えている。キャパシタC11の一つの端子は、第1電源VDDに連結され、キャパシタC12の一つの端子は、第1電源VDDに連結される。キャパシタC11およびキャパシタC12は、対称性のために同一の値を有することが好ましい。PチャンネルMOSFETP1において、ソースおよびドレインのうちの一つの端子例えば、ソースの端子が第1電源VDDに連結され、ゲートがキャパシタC11の他の端子と連結され、残りの端子例えば、ドレインの端子が電流制御回路320の一つの接点VOUTと連結される。また、PチャンネルMOSFETP2のそれぞれにおいて、ソースおよびドレインのうちの一つの端子例えば、ソースの端子が第1電源VDDに連結され、ゲートがキャパシタC12のそれぞれの他の端子と連結され、残りの端子例えば、ドレインの端子が電流制御回路320の一つの接点VOUT-と連結される。第1抵抗R11は、共通接点ND1とPチャンネルMOSFETP1のゲートとの間に連結され、第1抵抗R12は、共通接点ND1とPチャンネルMOSFETP2のゲートとの間に連結される。第1抵抗R11および第1抵抗R12は、対称性のために同一の抵抗値を有することが好ましい。NチャンネルMOSFETN1において、ソースおよびドレインのうちの一つの端子例えば、ドレインの端子が第1電源VDDに連結され、ゲートが電流制御回路320との接点VOUTと連結され、残りの端子例えば、ソースの端子がノードND2に連結される。また、NチャンネルMOSFETN2において、ソースおよびドレインのうちの一つの端子例えば、ドレインの端子が第1電源VDDに連結され、ゲートが電流制御回路320との接点VOUT-と連結され、残りの端子例えば、ソースの端子がノードND3に連結される。電流源CS3は、ノードND2と第2電源GNDとの間に連結され、電流源CS4は、ノードND3と第2電源GNDとの間に連結される。第2抵抗R21は、ノードND2とNチャンネルMOSFETN1のゲートとの間に連結され、第2抵抗R22は、ノードND3とNチャンネルMOSFETN2のゲートとの間に連結される。第2抵抗R21および第2抵抗R22は、対称性のために同一の抵抗値を有することが好ましい。このような構成を有する能動負荷回路310によると、入力信号VINと増幅された信号VOUTとに関連して、伝達関数において、ゼロ位置が追加されて利得が増加される。能動負荷回路310が小信号等価モデルsmallsignalequivalentmodelによって分析される場合には、追加されたゼロ位置は式1のように表され、増加された利得特性は式2のように表される。z=1/C{R1/R21/gmn}...式1G∝1R2/R11/gmp...式2式1において、zはω2πf単位のゼロ位置であり、CはキャパシタC11,C12のいずれかであり、R1は抵抗R11,R12のいずれかであり、R2は抵抗R21,R22のいずれかであり、gmnはNチャンネルMOSFETN1,N2のいずれかのgm値である。ゼロ位置のfは入力信号VINの周波数である。gmnは周波数によって変化することができる。式2において、Gは増幅された信号、すなわち入力信号VINに対する出力信号VOUTの利得であり、gmpはPチャンネルMOSFETP1,P2のいずれかのgm値である。gmpは周波数によって変化することができる。入力信号VINは、差動入力信号VIN,VIN-のいずれか一つであってもよく、出力信号VOUTは、増幅された差動信号VOUT,VOUT-のいずれか一つであってもよい。例えば、負荷が受動素子例えば、抵抗、キャパシタ、インダクタからなるシンプルな差動増幅器図2参照が図4の曲線410のような周波数-利得特性を有する場合には、利得増加特性曲線420が追加されたゼロ位置zから足される。したがって、CMOS増幅器300の周波数利得特性は、図4の曲線430のように、ゼロ位置zから増加して極位置p1,p2で折れ曲がるので、図4の曲線410と比べて高い利得と広帯域特性とが得られる。特に、極位置p1,p2間では、利得特性傾斜20dB/decade,-20dB/decadeの相殺によってコンスタントな周波数-利得特性が示され、極位置p2より大きい周波数では、利得特性傾斜20dB/decade,-40dB/decadeによって利得が緩やかに減少する。前記した能動負荷回路310は、共通バイアスVCを受ける電流制御回路320と接点VOUT,VOUT-で連結される。信号入力回路330は、電流制御回路320に連結されており、差動入力信号VIN,VIN-を受けるNチャンネルMOSFETN5,N6を有する。したがって、電流制御回路320において共通バイアスVCを受けるNチャンネルMOSFETN3は、能動負荷回路310と差動入力信号VINを受けるNチャンネルMOSFETN5との間にあり、能動負荷回路310から信号入力回路330に流れる電流を制御し、好適な周波数-利得特性が得られるように動作する。また、電流制御回路320において共通バイアスVCを受けるNチャンネルMOSFETN4は、能動負荷回路310と差動入力信号VIN-を受けるNチャンネルMOSFETN6との間にあり、能動負荷回路310から信号入力回路330に流れる電流を制御し、好適な周波数-利得特性が得られるように動作する。第2電源GNDと信号入力回路330との間には、電流源CS1が備えられている。したがって、CMOS増幅器300は、差動入力信号VIN,VIN-を受けて増幅し、電流制御回路320の二つのMOSFETN3,N4と負荷回路310との間の二つの接点を介して増幅された差動信号を出力する。このような高い利得および広帯域特性を有するCMOS増幅器300は、MB-OFDMMulti-Band-OrthogonalFrequencyDivisionMultiplex方式の多重帯域信号を処理するUWBシステムにおける高速データの処理のために、LPFLowPassFilter、HPFHighPassFilter、BPFBandPassFilterおよびその他のフィルタに適用可能である。本発明の一実施形態に係るCMOS増幅器300を用いた2次biquadLPF500の一例を図5に示す。2次LPF500は、CMOS増幅器300を用いた増幅器510,520に加え、好適な利得と遮断周波数w0を有しつつ低周波通過特性を有するための受動素子R1,R2,R3,R4,C1,C2を備えている。図5は単なる例示であり、2次LPF500がより優れた特性を有するようにするために、このような受動素子に加えて他の素子がさらに設けられてもよい。図5において、抵抗R3をチューニングすることにより、2次LPF500が好適な遮断周波数を有するように設計されることがある。すなわち、製造工程上の環境影響と回路動作上の温度変化にも十分に対応できるフィルタ特性を示すようにするため、抵抗R3がチューニングされることがある。図6において、出力バッファ620およびベーシックCMOS増幅器610を備えた回路600は、図5の増幅器510,520に適用可能である。図6に示すように、回路600において、ベーシックCMOS増幅器610は、入力作動信号I,I-を増幅する。出力バッファ620は、ベーシックCMOS増幅器610から増幅された差動信号を受け、バッファリングされた差動信号O,O-を出力する。差動信号I,I-は、図3において、能動負荷回路310と電流制御回路320との間の二つの接点VOUT,VOUT-から来る信号である。例えば、出力バッファ620は、NチャンネルMOSFETN61,N62以下、第1MOSFETN61、第2MOSFETN62と記載する。と、電流源CS11,CS12と、を備えている。第1MOSFETN61において、ソースおよびドレインのうちの一つの端子例えば、ドレインの端子が第1電源VDDに連結され、ゲートが能動負荷回路310と電流制御回路320との間の第1接点VOUT-に連結され、残りの端子例えば、ソースの端子が第1出力端子Oに連結される。第1電流源CS11は、第1出力端子Oと第2電源GNDとの間に連結される。第2MOSFETN62において、ソースおよびドレインのうちの一つの端子例えば、ドレインの端子が第1電源VDDに連結され、ゲートが能動負荷回路310と電流制御回路320との間の第2接点VOUTに連結され、残りの端子例えば、ソースの端子が第2出力端子O-に連結される。第2電流源CS12は、第2出力端子O-と第2電源GNDとの間に連結される。このように、バッファリングされた差動信号O,O-を用いた2次LPF500の周波数-利得特性では、図7に示すように、320MHzよりも大きい3-dB遮断周波数fcと、入力信号の200mVピーク-ピークに対する十分な線形性とが示される。このような特性を有する2次LPF500は、広帯域フィルタ特性を十分に満たすので、フィルタをMB-OFDM方式のUWBシステムに適用した場合においてシステム性能が改善される。前記したように、本発明の一実施形態に係るCMOS増幅器300においては、能動負荷回路310がフィードバックを行うNチャンネルMOSFETN1,N2を介してゼロ位置を追加するとともに、フィードバックを行うPチャンネルMOSFETP1,P2を介して利得を増加させることにより、高利得および広帯域幅を実現することができる。CMOS増幅器300が2次LPF500に適用される場合には、200mVピーク-ピークよりも高い電圧までの線形性を実現し、遮断周波数320MHzを超えた超広帯域をカバーすることができる。本発明は、コンピュータが読み取り可能な記録媒体にコンピュータが読み取り可能なコードとして具現することが可能である。コンピュータが読み取り可能な記録媒体は、コンピュータシステムによって読み取り可能なデータを記憶することが可能なあらゆる種類の記録装置を含む。コンピュータが読み取り可能な記録媒体の例としては、ROM、RAM、CD-ROM、磁気テープ、フロッピー登録商標ディスク、光データ記憶装置等が挙げられ、さらに、搬送波例えば、インターネットを介したデータ送信が挙げられる。また、コンピュータが読み取り可能な記録媒体は、ネットワークで連結されたコンピュータシステムに分散され、分散方式でコンピュータが読み取り可能なコードが記憶されて実行されてもよい。以上、本発明について実施形態および図面を参照して説明したが、本発明は前記実施形態に限定されず、本発明の要旨を逸脱しない範囲で適宜設計変更可能である。本発明の範囲は、特許請求の範囲およびこの特許請求の範囲の均等物により定義される。"