"フェライトと、該フェライトの側面に設けられ、該側面に略垂直に磁界を印加する永久磁石と、前記フェライトの下面に形成された接続端子とを備えたチップ素子と、回路基板とを有し、該回路基板と前記チップ素子とは、前記フェライトの側面が前記回路基板の表面と直交するように、前記接続端子を介して電気的に接続され、前記チップ素子の周囲には近接して電子部品が配置された電子回路モジュールであって、前記永久磁石の下面と対向する前記回路基板の表面に、磁性体材料によって構成されてなる位置固定部を設けたことを特徴とする電子部品モジュール。互いに対向した第1および第2の側面を有するフェライトと、該フェライトの前記第1の側面にはS極側が向き合うように設けられた第1の永久磁石と、前記フェライトの前記第2の側面にはN極側が向き合うように設けられた第2の永久磁石と、前記フェライトの下面に形成された接続端子とを備え、前記第1および前記第2の側面には略垂直に磁界が印加されるチップ素子と、回路基板とを有し、該回路基板と前記チップ素子とは、前記第1および前記第2の側面が前記回路基板の表面と直交するように、前記接続端子を介して電気的に接続され、前記チップ素子の周囲には近接して電子部品が配置された電子回路モジュールであって、前記第1の永久磁石のN極側の下面と対向する前記回路基板の表面および前記第2の永久磁石のS極側の下面と対向する前記回路基板の表面には、磁性体材料によって構成されてなる位置固定部を設けたことを特徴とする電子部品モジュール。前記接続端子と前記回路基板の表面との間隙寸法以下に、前記位置固定部を前記回路基板の表面から突設させたことを特徴とする請求項1または2に記載の電子部品モジュール。特許文献1には、チップ素子と回路基板とを実装するに際して、永久磁石と回路基板のそれぞれにダミーの接続端子を設け、これらを半田接続することによって、両者を強固に固定する構成が開示されている。これにより、結果的に、チップ素子を回路基板に位置精度良く実装することができる。しかしながら、チップ素子の永久磁石が小さい場合は、永久磁石の表面にダミー電極を形成することが難しい。さらに、近年は、製品の小型化によって、内蔵される回路基板の高密度化が要求されている。従って、特許文献1におけるチップ素子の周囲にも、多数の電子部品を高密度に近接して配置する必要がある。電子部品には、磁性体材料によって形成される部分例えば電極等を備えるものがある。このため、チップ素子の周囲に近接して配置された電子部品は、永久磁石が発生する磁界に起因した磁力の影響を受ける。従って、半田を溶融させるリフロー時に、チップ素子と電子部品の実装位置が磁力によってずれ、配置状態がみだれることがある。特に、図15に示すように、チップ素子101の角部における磁界方向磁束φの方向は、永久磁石102の長辺側面に対して斜め方向となる。このため、この近傍に近接して配置された電子部品は磁界の影響を強く受け、チップ素子101と電子部品との配置状態のみだれが比較的大きくなる傾向がある。本発明は上述の問題に鑑みなされたものであり、本発明の目的は、永久磁石を備えたチップ素子と、チップ素子の周囲に高密度に近接して配置した電子部品との配置状態のみだれを低減した電子部品モジュールを提供することにある。上記課題を解決するために、請求項1の発明は、フェライトと、該フェライトの側面に設けられ、該側面に略垂直に磁界を印加する永久磁石と、前記フェライトの下面に形成された接続端子とを備えたチップ素子と、回路基板とを有し、該回路基板と前記チップ素子とは、前記フェライトの側面が前記回路基板の表面と直交するように、前記接続端子を介して電気的に接続され、前記チップ素子の周囲には近接して電子部品が配置された電子回路モジュールであって、前記永久磁石の下面と対向する前記回路基板の表面に、磁性体材料によって構成されてなる位置固定部を設けたことを特徴としている。請求項2の発明は、互いに対向した第1および第2の側面を有するフェライトと、該フェライトの前記第1の側面にはS極側が向き合うように設けられた第1の永久磁石と、前記フェライトの前記第2の側面にはN極側が向き合うように設けられた第2の永久磁石と、前記フェライトの下面に形成された接続端子とを備え、前記第1および前記第2の側面には略垂直に磁界が印加されるチップ素子と、回路基板とを有し、該回路基板と前記チップ素子とは、前記第1および前記第2の側面が前記回路基板の表面と直交するように、前記接続端子を介して電気的に接続され、前記チップ素子の周囲には近接して電子部品が配置された電子回路モジュールであって、前記第1の永久磁石のN極側の下面と対向する前記回路基板の表面および前記第2の永久磁石のS極側の下面と対向する前記回路基板の表面には、磁性体材料によって構成されてなる位置固定部を設けたことを特徴としている。請求項3の発明では、前記接続端子と前記回路基板の表面との間隙寸法以下に、前記位置固定部を前記回路基板の表面から突設させている。請求項1の発明では、永久磁石の下面と対向する回路基板の表面に、磁性体材料によって構成されてなる位置固定部を設けたから、位置固定部とチップ素子の永久磁石とは、磁力によって引き付け合う。このため、永久磁石を位置固定部と対向した位置に引き付けた状態でチップ素子を回路基板に実装することができ、実装時の配置状態のみだれを低減することができる。請求項2の発明では、第1の永久磁石のN極側の下面と対向する回路基板の表面および第2の永久磁石のS極側の下面と対向する回路基板の表面には、磁性体材料によって構成されてなる位置固定部を設けたから、位置固定部と第1の永久磁石のN極側とが磁力によって引き付け合うと共に、位置固定部と第2の永久磁石のS極側とが磁力によって引き付け合う。このため、第1および第2の永久磁石を位置固定部と対向した位置に引き付けた状態でチップ素子を回路基板に実装することができ、実装時の配置状態のみだれを低減することができる。請求項3の発明によれば、接続端子と回路基板の表面との間隙寸法以下に、位置固定部を回路基板の表面から突設させたから、チップ素子が傾いたときでも、永久磁石は回路基板の表面よりも先に位置固定部に接触する。このため、フェライトの主面が回路基板の表面に対して垂直な位置から傾いたときでも、チップ素子の傾きを軽減することができる。以下、本発明の実施の形態による電子部品モジュールとして、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有するアイソレータを例に挙げて添付図面を参照しつつ詳細に説明する。図6に、アイソレータ1の等価回路を示す。アイソレータ1の入力ポートP1は、整合用のコンデンサCS1を介して、第2のインダクタンス素子L2の一端に接続される。第2のインダクタンス素子L2の他端は、整合用のコンデンサCS2を介してアイソレータ1の出力ポートP2に接続されると共に、第1のインダクタンス素子L1の一端に接続される。第1のインダクタンス素子L1の他端は、アイソレータ1のグランドポートP3に接続される。また、第2のインダクタンス素子L2の両端には、コンデンサC1および抵抗Rが並列接続され、第1の並列共振回路を構成する。また、第1のインダクタンス素子L1の両端には、コンデンサC2が並列接続され、第2の並列共振回路を構成する。この結果、第1の並列共振回路でアイソレーション特性逆方向減衰特性が最大となる周波数が設定され、第2の並列共振回路で挿入損特性が最小となる周波数が設定される。次に、図1に、本発明の第1の実施の形態であるアイソレータ1の分解斜視図を示す。アイソレータ1は、集中定数タイプの2ポート型アイソレータであり、チップ素子2と、チップタイプのコンデンサC1,C2,CS1,CS2および抵抗Rと、回路基板12とによって構成される。このとき、コンデンサC1,C2,CS1,CS2および抵抗Rは、電子部品を構成している。図2および図3を用いて、チップ素子2を説明する。チップ素子2は、フェライト3、第1、第2のインダクタンス素子L1,L2をそれぞれ構成する第1,第2の導体パターン4,5、永久磁石10A,10B等によって構成される。板状体に形成されたフェライト3の対向する第1,第2の長辺側面3A,3Bには、後述する、電気的に絶縁された第1の導体パターン4および第2の導体パターン5が形成されている。また、フェライト3の上面3Cおよび下面3Dには、等間隔に凹部6,7が形成されている。これらの凹部6,7には、銀、銀合金、銅、銅合金などの導体材料が充填または塗布され、あるいは、銀、銀合金、銅、銅合金などの導体膜が設けられており、導体接続部8A~8E,9A~9Fを形成する。チップ素子2を回路基板12に実装する場合、フェライト3の下面3Dに設けられた一部の導体接続部9A,9B,9Fが、チップ素子2を回路基板12に実装するための接続端子として使用される。このため、チップ素子2を回路基板12に実装すると、フェライト3の第1,第2の長辺側面3A,3Bは回路基板12の表面12Aに対して立設する。なお、フェライト3としては、例えばYIGフェライト等が用いられる。第1,第2の長辺側面3A,3Bのそれぞれには、第1,第2の導体パターン4,5が形成される。第2の導体パターン5は、第1の長辺側面3Aに設けられた4つの導体パターン部5A~5Dと、第2の長辺側面3Bに設けられた4つの導体パターン部5E~5Hとから構成される。導体パターン部5A~5Dは、第1の長辺側面3Aにおける下端から上端に向けて左上がりに、比較的大きな角度で傾斜する平行に形成された導体である。導体パターン部5A~5Dの下端のそれぞれは、フェライト3の下面3Dに形成された導体接続部9B~9Eと電気的に接続される。なお、導体パターン部5Aの下端が電気的に接続される導体接続部9Bは、接続端子として用いられる。導体パターン部5A~5Dの上端のそれぞれは、フェライト3の上面3Cに形成された導体接続部8A~8Dに接続され、第1の長辺側面3Bに回り込む。さらに、導体パターン部5A~5Dの上端のそれぞれは、導体接続部8A~8Dを介して、導体パターン部5E~5Hのそれぞれの上端に接続される。導体パターン部5E~5Hは、第1の長辺側面3Bにおける上端から下端に向けて垂直に立ち下がる平行に形成された導体である。導体パターン部5E~5Hの下端はそれぞれ、フェライト3の下面3Dに形成された導体接続部9C~9Fと電気的に接続される。なお、導体パターン部5Hの下端が電気的に接続される導体接続部9Fは、接続端子として用いられる。この結果、導体パターン部5A~5Hは導体接続部8A~8D,9B~9Eを介して直列接続され、フェライト3の表面を4ターン卷回する第2のインダクタンス素子L2を構成する。第2の導体パターン5の表面には、第1の導体パターン4と電気的に絶縁するための絶縁膜図示せずが形成される。絶縁膜は、例えばガラスやアルミナ等の誘電体厚膜、ポリイミド等の樹脂膜が用いられ、転写、フォトリソグラフ等の工法で形成される。第1の導体パターン4は、透視状態でほぼ重なるように形成される、第1の長辺側面3Aの絶縁膜に設けられた導体パターン部4Aと、第2の長辺側面3Bの絶縁膜に設けられた導体パターン部4Bとから構成される。導体パターン部4Aは、第1の長辺側面3Aにおける右下端から垂直に立ち上がり、その先端側で2本に分岐して、比較的小さな角度で平行に左上がりに傾斜し、さらに、その先端側で一つにまとまって左上端に垂直に立ち上がる導体である。導体パターン部4Aの下端は、導体パターン部5Aの下端が電気的に接続される導体接続部9Bと電気的に共通接続される。導体パターン部4Aの上端は、フェライト3の上面3Cに形成された導体接続部8Eに接続され、第1の長辺側面3Bに回り込む。さらに、導体パターン部4Aの上端は、導体接続部8Eを介して、導体パターン部4Bの上端に接続される。導体パターン部4Bは、第1の長辺側面3Bにおける上端から下端に向けて垂直に立ち下がり、その先端側で2本に分岐して、比較的小さな角度で平行に右下がり傾斜し、さらに、その先端側で一つにまとまって左下端に垂直に立ち下がる導体である。なお、導体パターン部4Bの下端が電気的に接続される導体接続部9Aは、接続端子として用いられる。この結果、導体パターン部4A,4Bは導体接続部8Eを介して直列接続され、フェライト3の表面を1ターン卷回する第1のインダクタンス素子L1を構成する。なお、導体パターン部4Aの2本に分岐した部分と導体パターン部5A~5Dとの交差角、および、導体パターン部4Bの2本に分岐した部分と導体パターン部5E~5Hとの交差角は必要に応じて設定され、アイソレータ1における入力インピーダンスや挿入損失が調整される。また、第1,第2の導体パターン4,5は、銀や銀合金の厚膜または薄膜で形成され、印刷、転写、フォトリソグラフ等の工法で形成される。永久磁石10A,10Bは板状体に形成され、フェライト3の第1,第2の長辺側面3A,3Bと同一寸法の長辺側面形状を有する。永久磁石10Aは、一方の長辺側面側がS極に、他方の長辺側面側がN極に形成され、永久磁石10AのS極はフェライト3の第1の長辺側面3Aと対向配置される。永久磁石10Bは、一方の長辺側面側がS極に、他方の長辺側面側がN極に形成され、永久磁石10BのN極はフェライト3の第2の長辺側面3Bと対向配置される。永久磁石10A,10Bは、例えば一液性の熱硬化型エポキシ接着剤からなる接着剤11を用いて、第1,第2の長辺側面3A,3Bにそれぞれ接着される。この結果、永久磁石10A,10Bは、フェライト3の第1,第2の長辺側面3A,3Bに形成された第1,第2の導体パターン4,5に対して略垂直な均一磁界を印加する。なお、永久磁石10A,10Bは、通常、ストロンチウム系、バリウム系、ランタン-コバルト系のフェライトマグネットが用いられる。図1、図4および図5を用いて、回路基板12を説明する。回路基板12は、例えば絶縁性の樹脂材料やセラミックス材料を用いて平板状に形成される。回路基板12の表面12Aには、チップ素子2の接続端子となる導体接続部9A,9B,9Fを電気的に接続するためのパッド13A,13B,13Cと、コンデンサC1,C2,CS1,CS2および抵抗Rの接続端子を電気的に接続するための対をなすパッド14A,14Bが5対と、入出力用ポート図示せず、グランド電極図示せずが形成される。さらに、永久磁石10AのN極側および永久磁石10BのS極側の下面と対向する表面12Aのそれぞれには、ニッケルNi等の磁性体材料を含む位置固定部16が2つ形成される。具体的には、図7に示すように、位置固定部16は、回路基板12の表面12Aにエッチング形成された銅薄パターン層16Aと、磁性体であるニッケルメッキ層16Bと、金メッキ層16Cとを順次積層した積層体である。回路基板12の表面12Aに電子部品を実装する場合、クリーム半田を塗布したパッド13A~13C、14A,14Bの表面にチップ素子2と、電子部品となるコンデンサC1,C2,CS1,CS2および抵抗Rとを搭載した後、リフロー炉で半田15を溶融させて半田付けを行う。このとき、チップ素子2の永久磁石10A,10Bと対向する表面に位置固定部16を設けているため、永久磁石10A,10Bによってチップ素子2の周りに生じる磁束φの一部が位置固定部16に集磁される。このため、チップ素子2と電子部品との間に発生する磁力が低減し、チップ素子2とその周囲に高密度に近接して配置された電子部品の実装位置ずれが抑えられ、配置状態のみだれが低減される。また、永久磁石10A,10Bと位置固定部16との間に生じる引力により、チップ素子2の実装時の位置ずれも抑えることができる。なお、位置固定部16を設けたことによって、フェライト3の第1,第2の長辺側面3A,3Bに略垂直に均一磁界を印加できなくなる影響を避ける必要がある。磁界が略垂直に均一に印加される必要がある最小領域は、第1,第2の導体パターン4,5が形成された部分である。このため、第1,第2の導体パターン4,5が回路基板12の表面12Aに垂直投影した領域の外側、すなわち、フェライト3の短辺側面側に形成することが好ましい。また、位置固定部16をフェライト3から離れた永久磁石10AのN極側と対向した位置に設ける共に、位置固定部16をフェライト3から離れた永久磁石10BのS極側と対向した位置に設けたから、永久磁石10A,10Bからフェライト3に向かう磁束φに対して、位置固定部16の影響を緩和することができる。次に、図8に、本発明の第2の実施の形態であるアイソレータ21の分解斜視図を示す。アイソレータ21の特徴は、位置固定部26A,26Bを介して、回路基板22の内部に永久磁石10A,10Bの磁束φを導くヨーク28を形成したことにある。なお、本実施の形態では、前記第1の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略する。回路基板22は、例えばセラミックス材料からなる3つの層23~25を積層した多層基板である。図8および図9に示すように、回路基板22の表面22Aには、チップ素子2の接続端子を電気的に接続するためのパッド13A~13Cと、コンデンサC1,C2,CS1,CS2および抵抗Rの接続端子を電気的に接続するための対をなすパッド14A,14Bが5対と、入出力用ポート図示せず、グランド電極図示せずが形成される。さらに、永久磁石10AのN極側の下面と対向する回路基板22の表面22Aには、第1の実施の形態による位置固定部16とほぼ同様な一対の位置固定部26Aが形成される。また、永久磁石10BのS極側の下面と対向する回路基板22の表面22Aにも、第1の実施の形態による位置固定部16とほぼ同様な位置固定部26Bが形成される。図8および図10に示すように、回路基板22には、フェライト3を挟んで対向する位置固定部26Aと位置固定部26Bとを接続する、断面がコ字状の凹溝27が形成される。凹溝27にはヨーク28が設けられ、永久磁石10AのN極から永久磁石10BのS極に向かう磁路を構成する。なお、ヨーク28は、グリーンシート段階の溝に予め充填された磁性体ペーストを、グリーンシートと同時焼結することによって形成してもよく、また、セラミック基板に後から、磁性片を圧入して形成してもよい。また、ヨーク28の両端のそれぞれは、位置固定部26A,26Bに直接的に接触する構造としてもよく、位置固定部26A,26Bと接触せずに離間した位置に配置する構造としてもよい。かくして、第2の実施の形態でも第1の実施の形態と同様の作用効果を得ることができる。特に、第2の実施の形態では、図10に示すように、回路基板22の内部にヨーク28を形成したので、永久磁石10A,10Bによる磁束φをより多く集磁し、永久磁石10A,10Bの漏れ磁束を減らすことができる。このため、チップ素子2と周囲に配置するコンデンサC1,C2,CS1,CS2および抵抗Rとの間の隙間寸法を短くしても、永久磁石10A,10Bによる磁界の影響を小さくすることができるので、アイソレータ21をより小型化することができる。なお、前記各実施の形態では、位置固定部16,26A,26Bは、銅薄パターン層16A、ニッケルメッキ層16B、金メッキ層16Cの3層を順次積層した積層体とした。しかし、本発明はこれに限らず、図11に示す第1の変形例による位置固定部31のように、銅薄パターン層31A、ニッケルメッキ層31B、金メッキ層31Cの3層を順次積層した積層体の表面にレジスト層31Dをさらに積層する構成としてもよい。この場合、レジスト層31Dの厚さだけ、位置固定部31の高さが高くなる。この結果、チップ素子2の永久磁石10A,10Bの下面と位置固定部31の表面との間に生じる隙間を狭くすることができるので、チップ素子2の水平方向に対する傾きを抑制することができる。但し、位置固定部31の高さが高過ぎると、接続端子となる導体接続部9A,9B,9Fとパッド13A,13B,13Cとが半田接合されず、開放状態になる虞れがある。このため、位置固定部31の厚さ寸法は、パッド13A,13B,13Cの厚みに、半田15の厚みを加算した厚み寸法例えば数十μmよりも小さい値に設定される。また、位置固定部の厚さ寸法の調整方法としては、金メッキ層の表面にレジスト層を設ける方法に限らず、ニッケルメッキ層や金メッキ層を厚く形成する方法や、回路基板の表面に例えば樹脂、アルミニウム、銅等のスペーサを搭載して該スペーサ上に平面電極を形成する方法が考えられる。さらに、位置固定部は、銅薄パターン層、ニッケルメッキ層および金メッキ層の3層を順次積層した積層体とするのではなく、磁性体粉を混入したレジストをスクリーン印刷することによって形成してもよい。また、図12に示す第2の変形例による位置固定部32のように、銅薄パターン層32Aとニッケルメッキ層32Bを2層積み重ねて形成してもよく、図13に示す第3の変形例による位置固定部33のように、ステンレス等の磁性体板を回路基板12の表面12Aに接着する構成としてもよい。前記各実施の形態では、位置固定部16,26A,26Bは回路基板12,22の表面12A,22A上に形成したが、図14に示す第4の変形例による位置固定部34のように、回路基板12の内部に埋め込む構成としてもよい。この場合、位置固定部34は、回路基板12の表面12Aに設けた場合に比べて、厚さ寸法の制限が緩和される。このため、位置固定部34の厚さ寸法を大きくして永久磁石10A,10Bとの間に作用する磁力を強めることができ、チップ素子2に対する位置ずれ等の抑制効果を高めることができる。また、前記各実施の形態では、チップ素子2はフェライト3の2つの長辺側面3A,3Bに永久磁石10A,10Bを設ける構成としたが、いずれか一方の長辺側面3A,3Bだけに永久磁石10A,10Bを設ける構成としてもよい。前記各実施の形態では、回路基板12,22に位置固定部16,26A,26Bを合計4個設けた場合を例示したが、永久磁石10A,10Bの個数に応じて2個設ける構成としてもよく、3個設ける構成や5個以上設ける構成としてもよい。前記各実施の形態では、電子部品としてチップ素子2に接続されたコンデンサC1,C2,CS1,CS2および抵抗Rを例に挙げて説明したが、他の受動素子や能動素子からなる電子部品でもよく、チップ素子2とは非接続の電子部品でもよい。また、前記各実施の形態では、電子部品モジュールとしてアイソレータ1,21を例に挙げて説明したが、サーキュレータのような他の非可逆回路素子を構成する電子部品モジュールに適用してもよく、回路基板にフェライトと永久磁石からなるチップ素子が実装された各種の電子部品モジュールに適用することができる。"