"支持体と、前記支持体上に形成する圧電薄膜とを備える圧電デバイスの製造方法であって、圧電基板にイオン化した元素を注入することで、前記圧電基板の中に注入された元素の濃度がピークとなる部分を形成するイオン注入工程と、前記注入された元素の濃度がピークとなる部分を分離面として、前記圧電基板から圧電薄膜を分離する分離工程と、前記圧電薄膜の前記分離面における、前記イオン注入によって形成された欠陥層を選択的にエッチングして、前記欠陥層に覆われた前記圧電薄膜の結晶層を露出させる平坦化工程と、を有する圧電デバイスの製造方法。前記平坦化工程に先立って、前記圧電薄膜を加熱処理するアニール工程を有する、請求項1に記載の圧電デバイスの製造方法。前記アニール工程は、エッチングにより平坦化された前記圧電薄膜におけるラマンシフトのピーク波数488cm-1付近における強度の半値幅が20cm-1以下となる温度で前記圧電薄膜を加熱処理する、請求項2に記載の圧電デバイスの製造方法。前記アニール工程は、前記圧電薄膜を450°C以上で加熱処理する、請求項2又は3に記載の圧電デバイスの製造方法。前記支持体を前記圧電基板のイオン注入面側に形成する支持体形成工程と、前記圧電基板から分離した前記圧電薄膜を前記支持体上に形成する薄膜形成工程と、を有する、請求項1から4のいずれか1項に記載の圧電デバイスの製造方法。前記圧電基板の材質は、ニオブ酸リチウムの単結晶、又はタンタル酸リチウムの単結晶からなる、請求項1から5のいずれか1項に記載の圧電デバイスの製造方法。前記平坦化工程は、前記圧電薄膜の前記分離面の表面粗さが算術平均粗さで4nm以下となるようエッチングする、請求項1から6のいずれか1項に記載の圧電デバイスの製造方法。前記圧電薄膜にIDT電極を形成する電極形成工程を有する、請求項1から7のいずれか1項に記載の圧電デバイスの製造方法。前記圧電薄膜と前記支持体との間に形成される空隙層となる空間に犠牲層を形成する犠牲層形成工程と、前記圧電薄膜をエッチングし、前記犠牲層の一部を前記圧電薄膜の表面側に露出させる孔部を形成する露出工程と、前記孔部を介して前記犠牲層を除去する犠牲層除去工程と、を有する、請求項1から8のいずれか1項に記載の圧電デバイスの製造方法。しかしながら、上記特許文献1において、圧電薄膜の分離面を研磨により平坦化する場合、均一な膜厚の圧電薄膜4を得ることは非常に困難である。研磨により平坦化を行った場合、圧電薄膜4の膜厚分布は非常にバラつきの大きいものになってしまい、特許文献1の製造方法で製造される圧電デバイスは、周波数特性の悪いものとなってしまう。そこで、上記特許文献2のように、圧電薄膜4の分離面を水素中でアニールすることにより平坦化を行う方法も考えられるが、この方法では、圧電薄膜4が還元されてしまい、圧電薄膜4の絶縁性が劣化してしまうという問題がある。また、この特許文献2におけるアニール温度1000°Cは、圧電体のキュリー温度を超えてしまうため、圧電薄膜4の分極が外れてしまうという問題もある。したがって、本発明の目的は、圧電薄膜の分離面の欠陥層を選択的にエッチングして平坦化し、均一な膜厚の圧電薄膜を得る圧電デバイスの製造方法を提供することにある。本発明は、圧電薄膜と支持体とを備える圧電デバイスの製造方法に関するものである。この圧電デバイスの製造方法は、少なくとも、イオン注入工程、分離工程、および平坦化工程を有する。イオン注入工程は、圧電基板にイオン化した元素を注入することで、圧電基板の中に注入された元素の濃度がピークとなる部分を形成する。分離工程は、注入された元素の濃度がピークとなる部分を分離面として、圧電基板から圧電薄膜を分離する。平坦化工程は、圧電薄膜の分離面における、イオン注入によって形成された欠陥層を選択的にエッチングして、欠陥層に覆われた圧電薄膜の結晶層を露出させる。この製造方法では、欠陥層はイオン注入により結晶性が劣化しているため、欠陥層のエッチングレートは、結晶層のエッチングレートに比べて高い。そのため、圧電薄膜の分離面をエッチングすることにより、ほぼ欠陥層のみを選択的に除去できる。イオン注入深さの分布は圧電薄膜の分離面の全面に亘って均一なため、エッチングされた圧電薄膜は分離面の全面に亘って均一な膜厚となる。従って、この圧電デバイスの製造方法によれば、均一な膜厚の圧電薄膜を得ることができる。また、この圧電デバイスの製造方法は、アニール工程を有する。アニール工程は、平坦化工程に先立って圧電薄膜を加熱処理する工程である。アニール工程は、エッチングにより平坦化された圧電薄膜におけるラマンシフトのピーク波数488cm-1付近における強度の半値幅が20cm-1以下となる温度で圧電薄膜を加熱処理することが好ましい。このアニール工程におけるアニール温度は、450°C以上であることが好ましく、500°C以上であることがより好ましい。この製造方法では、圧電薄膜をアニールすることで、圧電薄膜の結晶層の結晶性を回復させる。しかし、欠陥層は回復できないほど結晶性が劣化している。そのため、結晶層のエッチングレートは、欠陥層のエッチングレートに比べて極めて低くなる。よって、アニール工程後の平坦化工程において圧電薄膜の分離面をエッチングすることにより、欠陥層をより選択的に除去できる。従って、この圧電デバイスの製造方法によれば、より均一な膜厚の圧電薄膜を得ることができる。また、この圧電デバイスの製造方法は、少なくとも、支持体形成工程と薄膜形成工程とを有する。支持体形成工程は、支持体を圧電基板のイオン注入面側に形成する。薄膜形成工程は、圧電基板から分離した圧電薄膜を支持体上に形成する。また、圧電基板の材質は、ニオブ酸リチウムの単結晶、又はタンタル酸リチウムの単結晶からなることが好適である。また、平坦化工程は、圧電薄膜の分離面の表面粗さが算術平均粗さで4nm以下となるようエッチングすることが好ましい。また、この圧電デバイスの製造方法は、少なくとも電極形成工程を有する。電極形成工程は、圧電薄膜にIDT電極を形成する。また、この圧電デバイスの製造方法は、少なくとも、犠牲層形成工程と露出工程と犠牲層除去工程とを有する。犠牲層形成工程は、圧電薄膜と支持体との間に形成される空隙層となる空間に犠牲層を形成する。露出工程は、圧電薄膜をエッチングし、犠牲層の一部を圧電薄膜の表面側に露出させる孔部を形成する。犠牲層除去工程は、孔部を介して犠牲層を除去する。この製造方法では、メンブレン構造を有する圧電デバイスを製造する。この発明によれば、均一な膜厚の圧電薄膜を得ることができる。本発明の第1の実施形態に係る圧電デバイスの製造方法について、図を参照して説明する。なお、以下の説明では、圧電デバイスの製造方法として弾性表面波デバイスの製造方法を例に説明する。図3は、第1の実施形態に係る圧電デバイスの製造方法を示すフローチャートである。図4、図5、図8、図9は、第1の実施形態に係る圧電デバイスの製造工程を模式的に示す断面図である。図6Aは、図5Cに示す圧電薄膜10の分離面の様子を模式的に示す図である。図6Bは、図3のS106に示すエッチング工程終了後における圧電薄膜10の分離面の様子を模式的に示す図である。図7は、熱処理による圧電薄膜10の結晶性の変化をラマン分光分析法で測定した結果を示す図である。まず、図4Aに示すように、所定厚みからなる圧電単結晶基板1を用意する。また、後述の図5Bに示すように、所定厚みからなる支持基板50を用意する。圧電単結晶基板1は、タンタル酸リチウム基板を利用し、支持基板50は、Si基板を利用する。この際、支持基板50としては、圧電デバイス単体が複数配列される基板を用いる。ここで、圧電単結晶基板1は、タンタル酸リチウム基板の他、ニオブ酸リチウム基板、四ホウ酸リチウム基板やランガサイト基板、ニオブ酸カリウム基板、を用いることができる。また、支持基板50は、Si基板の他、ガラス等のセラミック基板、水晶基板、又はサファイア基板等を用いることができる。より好ましくは、線膨張係数を合わせるために、圧電基板と同じ材料を用いるのがよい。そして、図4Bに示すように、圧電単結晶基板1の表面12側から水素イオンまたはヘリウムイオンを注入することで、圧電単結晶基板1にイオン注入部分100を形成する図3:S101。例えば圧電単結晶基板1にタンタル酸リチウム基板を用いれば、加速エネルギー150KeVで1.0×1017atom/cm2のドーズ量により水素イオン注入を行うことにより、表面12から深さ約1μmの位置にイオン注入部分100が形成される。このイオン注入部分100は、圧電単結晶基板1に注入されたイオン元素の濃度がピークになる部分である。なお、圧電単結晶基板1にタンタル酸リチウム基板以外の素材を用いた場合、それぞれの基板に応じた条件でイオン注入を行う。次に、図5Aに示すように、中間膜90を圧電単結晶基板1のイオン注入部分100側の面12に形成する図3:S102。そして、中間膜90の表面をCMP等により平坦化処理する。中間膜90は、例えば酸化シリコン、シリコン窒化膜、酸化アルミニウム、窒化アルミニウム、酸化亜鉛を利用する。中間膜90は、蒸着、スパッタリング、CVD等により、圧電単結晶基板1のイオン注入部分100側の面12に成膜される。次に、図5Bに示すように、支持基板50を圧電単結晶基板1に接合する図3:S103。ここで、支持基板50が、本発明の支持体に相当する。なお、この接合には、直接接合と呼ばれる活性化接合や親水化接合や金属層を介した相互拡散を利用した接合を用いることができる。また、本実施形態では、支持基板50を圧電単結晶基板1に接合しているが、実施の際は、支持基板50を、成膜等により圧電単結晶基板1上に形成しても構わない。次に、図5Bに示す圧電単結晶基板1と支持基板50との接合体をこの実施形態では500°Cまで加熱し、イオン注入部分100を分離面とした分離を行う図3:S104。ここで、S104の分離形成工程は、減圧雰囲気下で加熱すれば、加熱温度を低くすることができる。S104の分離形成工程により、図5Cに示すように、支持基板50上に、単結晶の圧電薄膜10が形成される。しかしながら、圧電薄膜10の分離面は、上記S101のイオン注入により結晶性が劣化した欠陥層13が露出した状態となっており、粗くなっている図6A参照。そこで、この実施形態では、以下に示すアニール工程と平坦化工程を行う。まず、支持基板50に形成された圧電薄膜10をこの実施形態では500°Cで3時間以上アニールする図3:S105。分離された圧電薄膜10は上記イオン注入により、結晶性の劣化と結晶性の劣化による圧電性の劣化とを起こしている。そこで、S105において圧電薄膜10をアニールすることにより、結晶性と圧電性を回復する。この時、欠陥層13は回復できないほど結晶性が劣化しているため、欠陥層13の結晶性は回復しない。そのため、欠陥層13に覆われた圧電薄膜10の結晶層11のエッチングレートは、S105のアニール工程により、欠陥層13のエッチングレートに比べて極めて低くなる。ここで、熱処理による結晶層11の結晶性の変化はラマン分光分析法により評価できる。この実施形態では、ラマンシフトのピーク波数488cm-1付近の強度の半値幅が図7に示す結果となった。ここで、ラマンシフトのピーク波数488cm-1付近の強度は半値幅が大きいと、結晶層11の欠陥層13に対するエッチングレート選択比が小さいが、半値幅が小さくなるにつれて、結晶層11の欠陥層13に対するエッチングレート選択比が大きくなる。すなわち、欠陥層13のエッチングレートが大きくなる。実験によれば、熱処理していない状態、例えばラマンシフトのピーク波数488cm-1付近の強度の半値幅が35cm-1以上であるような場合、あるいは400°C以下の熱処理では、結晶層11の欠陥層13に対するエッチングレートの選択比が2~10程度であったが、450°C以上で熱処理した場合では、結晶層11の欠陥層13に対するエッチングレートの選択比が100以上にまで向上することが明らかとなった。したがって、450°C以上で熱処理した場合、すなわち、ラマンシフトのピーク波数488cm-1付近の強度の半値幅が20cm-1以下である場合、圧電薄膜10の分離面をエッチングすると、欠陥層13のみを選択的にエッチングすることが可能になることが明らかとなった。なお、圧電性の回復を考慮すると、500°C以上で熱処理することが望ましい。また、圧電体のキュリー温度を超えると圧電薄膜の分極が外れてしまうため、600°C以下で熱処理することが望ましい。次に、分離形成した圧電薄膜10の分離面をエッチングして、圧電薄膜10の分離面を平坦化する図3:S106。この実施形態では、圧電薄膜10の分離面をエッチング液に浸漬するウェットエッチングを行う。このエッチング液は、リン酸、ピロリン酸、安息香酸、オクタン酸、塩酸、硝酸、硫酸、フッ酸、緩衝フッ酸BHFおよび硫酸水素カリウムの中から、少なくとも1種を選択する。ここで、上述したように、欠陥層13のエッチングレートは結晶層11のエッチングレートに比べて極めて高い。そのため、S106においてエッチングを行った場合、ほぼ欠陥層13のみを選択的にエッチングして、結晶層11を露出させることができる図6B参照。イオン注入深さの分布は圧電薄膜10の分離面の全面に亘って非常に均一なため、エッチングされた圧電薄膜10は、分離面の全面に亘って非常に均一な膜厚となる。実験では、S104の分離形成工程で分離した圧電薄膜10の表面粗さRaが6~20nmであるのに対し、上記S105及びS106の工程を行った圧電薄膜10の表面粗さRaが1~4nmにまで改善することが明らかとなっている。従って、この実施形態の圧電デバイスの製造方法によれば、均一な膜厚の圧電薄膜10を得ることができる。また、この実施形態の圧電デバイスの製造方法によれば、欠陥層13を確実に除去できるため、欠陥層13の残渣による圧電デバイスの圧電性劣化が発生しない。また、イオン注入、接合、分離により単結晶薄膜を形成しているため、スパッタ、蒸着、CVD法等で成膜される多結晶薄膜よりも圧電性に優れた薄膜を形成することができる。また、圧電単結晶基板1の結晶方位が圧電薄膜10の結晶方位となるため、圧電デバイスの特性に応じた結晶方位を有する圧電単結晶基板1を用意することで、該特性に応じた結晶方位を有する圧電薄膜10を形成できる。次に、図8Aに示すように、圧電薄膜10の表面上に、Alアルミニウム等を用いて、所定膜厚の上部電極60A,60BとIDTInterdigitalTransducer電極60Cを形成する図3:S107。なお、電極60A~60Cには、Alのみでなく、デバイスの仕様に応じて、Al,W、Mo、Ta、Hf、Cu、Pt、Ti、Au等を単体もしくは複数積層して用いてもよい。次に、図8Bに示すように、圧電薄膜10及び電極60A~60Cを保護するため、圧電薄膜10及び電極60A~60Cの表面に絶縁膜70を形成する図3:S108。次に、図9Aに示すように、絶縁膜70の上部電極60A,60Bを露出させる領域に開口部82A、82Bをエッチング等で形成する図3:S109。次に、図9Bに示すように、外部端子を形成する図3:S110。詳述すると、上部電極60A、60B上にバンプパッド61A、61Bを形成し、両バンプパッド61A、61B上にバンプ62A、62Bを形成する。最後に、支持基板50上に形成された複数の圧電デバイスから個別の圧電デバイスに分割する分割工程を経て、モールド金型を用いたパッケージングを行う。このようにして圧電デバイスを形成する。そのため、複数の圧電デバイスを一括製造できる。従って、この実施形態によれば、複数の圧電デバイスを一括製造できるため、圧電デバイスの製造コストを大幅に削減できる。なお、本実施形態では弾性表面波デバイスの製造方法を示したが、実施の際は、同様の手法で弾性境界波デバイスも作製することができる。次に、第2の実施形態に係る圧電デバイスの製造方法について、図を参照して説明する。図10は、第2の実施形態に係る圧電デバイスの製造方法を示すフローチャートである。図11、図13は、図10に示す圧電デバイスの製造工程を模式的に示す断面図である。図12Aは、図11Cに示す圧電薄膜10の分離面の様子を模式的に示す図である。図12Bは、図10のS207に示すエッチング工程終了後における圧電薄膜10の分離面の様子を模式的に示す図である。なお、以下の説明では、圧電デバイスの製造方法として、板波デバイス図13参照などのメンブレン構造を持つ圧電デバイスの製造方法を例に説明する。この実施形態の圧電デバイスの製造方法は、図10のS201、S205~S209、S212の工程がそれぞれ図3のS101、S104~S108、S110の工程と共通し、その他の工程S202~S204、S210、S211が相違するものである。まず、S201のイオン注入工程を経た圧電単結晶基板1を用意する。そして、圧電単結晶基板1におけるイオン注入部分100側の面12に、所定膜厚の犠牲層30を形成する図10:S202。犠牲層30は、具体的には、Ni,Cu,Al等の金属や、SiO2、ZnO、PSGリンケイ酸ガラス等の絶縁膜や、有機膜等から、条件に応じて適宜設定する。犠牲層30は、蒸着、スパッタリング、CVD、スピン塗布等により、支持基板50の表面上における空隙層80となる空間即ち、圧電薄膜10が圧電デバイスとして機能する振動領域および孔部81A、81Bの直下の空間に、成膜される。次に、圧電単結晶基板1におけるイオン注入部分100側の面12に、図11Aに示すように、所定膜厚の支持層40を形成する図10:S203。ここで、支持基板50及び支持層40が、本発明の支持体に相当する。支持層40は、絶縁性材料からなり、シリコン酸化物や窒化物、アルミニウム酸化物、PSG等の無機物や、樹脂等の有機物を利用し、犠牲層30の除去のためのエッチングガスやエッチング液に対して強い耐性を有するものであればよい。支持層40は、蒸着、スパッタリング、CVD、スピン塗布等により、支持基板50の表面の一定領域犠牲層30を形成する領域を除外した領域に成膜される。即ち、この支持層40は、圧電薄膜10が圧電デバイスとして機能しない非振動領域の直下に形成される。そして、支持層40の膜厚は、メンブレンの中空領域を構成する空隙層80の深さに応じて平坦化される。なお、支持層40は、圧電単結晶基板1や犠牲層30に対して、線膨張係数を加味した上で材質を決定するとよりよい。次に、図11Bに示すように、支持基板50を圧電単結晶基板1上の支持層40の表面に接合する図10:S204。なお、この接合方法は、第2の実施形態と同じである。次に、図11Bに示す圧電単結晶基板1と支持基板50とを接合した接合体をこの実施形態では500°Cまで加熱し、イオン注入部分100を分離面とした分離を行う図10:S205。なお、この分離方法は、第2の実施形態と同じである。上記S205の分離形成工程により、支持基板50の犠牲層30及び支持層40の表面14には、単結晶の圧電薄膜10が形成される図11C参照。しかしながら、圧電薄膜10の分離面は、上記S201のイオン注入によってダメージを受けた欠陥層13が露出した状態となっており、粗くなっている図12A参照。そこで、この実施形態においても第1の実施形態と同様に、アニール工程図10:S206と平坦化工程図10:S207を行う。そのため、この実施形態においても、S207においてエッチングを行った場合、ほぼ欠陥層13のみを選択的にエッチングして、結晶層11を露出させることができる図12B参照。従って、この実施形態の圧電デバイスの製造方法によれば、第1の実施形態の圧電デバイスの製造方法と同様の効果を奏する。次に、第1の実施形態の製造方法と同様に、ポリッシングS208、図13に示すような上部電極60A,60BとIDT電極60Cの形成S209、絶縁膜の形成S210を行う。次に、フォトリソグラフィ技術を用いてレジスト膜をパターニングした後、エッチングガスを流入させることで、犠牲層30の一部を圧電薄膜10の表面側に露出させる孔部81A,81Bを形成する図10:S211。そして、エッチングガスもしくはエッチング液を孔部81A,81Bを介して流入させることで、犠牲層30を除去する図10:S212。これにより、犠牲層30が形成されていた空間は、図13に示すような空隙層80となる。次に、第1の実施形態の圧電デバイスの製造方法と同様に、外部端子を形成する図10:S212。最後に、支持基板50上に形成された複数の圧電デバイスから個別の圧電デバイスに分割する分割工程を経て、モールド金型を用いたパッケージングを行う。これにより、図13に示す構造を有する圧電デバイスが得られる。なお、上述の実施形態では、弾性表面波デバイスや板波デバイスを例に説明したが、他に、弾性境界波デバイス、バルク波デバイス、ジャイロ、RFスイッチ、振動発電素子等、圧電デバイスや圧電単結晶薄膜からなりメンブレンを有する各種デバイスに対しても、本発明の製造方法を適用することができる。また、上述の各実施形態の説明は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"