絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に第1の絶縁層を介して形成された電荷蓄積層と、前記電荷蓄積層と前記第1の絶縁層の上に形成された第2の絶縁層と、第2の絶縁層上に形成された半導体層であって、チャネル領域と該チャネル領域に接続して形成されたソース領域及びドレイン領域を備える半導体層と、前記チャネル領域の上面を含む前記半導体層の上面を覆うと共に前記第2の絶縁層の上面の一部と接するように形成された第3の絶縁層と、前記第3の絶縁層上に形成された読み出し専用ゲートと、前記絶縁性基板と前記コントロールゲートの間と、前記読み出し専用ゲートの上部との内の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、を備える、半導体不揮発性記憶装置。絶縁性基板上に形成された読み出し専用ゲートと、前記読み出し専用ゲートの上方に第1の絶縁層を介して形成された半導体層であって、チャネル領域と該チャネル領域に接続して形成されたソース領域及びドレイン領域を備える半導体層と、前記チャネル領域の上面を含む前記半導体層の上面を覆うと共に前記第1の絶縁層の上面の一部と接するように形成された第2の絶縁層と、前記第2の絶縁層上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第3の絶縁層と、前記第3の絶縁層上に形成されたコントロールゲートと、前記絶縁性基板と前記読み出し専用ゲートの間と、及び前記コントロールゲートの上部の内の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、を備える、半導体不揮発性記憶装置。前記電磁波シールド性能又は遮光性能を持つ層の領域面積は、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記半導体層の領域の上部又は下部を全て含むように形成されていることを特徴とする請求項1又は2に記載の半導体不揮発性記憶装置。前記絶縁性基板はガラス又はプラスチックであることを特徴とする請求項1乃至3のいずれか1項に記載の半導体不揮発性記憶装置。絶縁性基板上にコントロールゲートを形成する工程と、前記コントロールゲート上に第1の絶縁層を介して電荷蓄積層を形成する工程と、前記電荷蓄積層と前記第1の絶縁層の上に第2の絶縁層を形成する工程と、第2の絶縁層上に、チャネル領域と該チャネル領域に接続して形成されたソース領域及びドレイン領域を備える半導体層を形成する工程と、前記チャネル領域の上面を含む前記半導体層の上面を覆うと共に前記第2の絶縁層の上面の一部と接するように第3の絶縁層を形成する工程と、前記第3の絶縁層上に読み出し専用ゲートを形成する工程と、前記絶縁性基板と前記コントロールゲートとの間、並びに前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、を有することを特徴とする半導体不揮発性記憶装置の製造方法。絶縁性基板上に読み出し専用ゲートを形成する工程と、前記読み出し専用ゲートの上方に第1の絶縁層を介して半導体層を形成する工程であって、前記半導体層はチャネル領域と該チャネル領域に接続して形成されたソース領域及びドレイン領域を備える、半導体層を形成する工程と、前記チャネル領域の上面を含む前記半導体層の上面を覆うと共に前記第1の絶縁層の上面の一部と接するように第2の絶縁層を形成する工程と、前記第2の絶縁層上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第3の絶縁層を形成する工程と、前記第3の絶縁層上にコントロールゲートを形成する工程と、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層と前記絶縁性基板との間、並びに前記コントロールゲートの上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、を有することを特徴とする半導体不揮発性記憶装置の製造方法。前記絶縁性基板は、ガラス又はプラスチックであることを特徴とする請求項5又は6に記載の半導体不揮発性記憶装置の製造方法。前記電磁波シールド性及び遮光性を持つ層にフォトリソグラフィ及びエッチングによりパターン形成する工程を含むことを特徴とする請求項5又は6に記載の半導体不揮発性記憶装置の製造方法。前記コントロールゲートにフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする請求項5又は6に記載の半導体不揮発性記憶装置の製造方法。前記電荷蓄積層にフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする請求項5又は6に記載の半導体不揮発性記憶装置の製造方法。前記読み出し専用ゲートにフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする請求項5又は6に記載の半導体不揮発性記憶装置の製造方法。前記半導体層をエキシマレーザーアニール法又は低温固相結晶化法により結晶化する工程を含むことを特徴とする請求項5又は6に記載の半導体不揮発性記憶装置の製造方法。前記工程の全てを600°C以下で行うことを特徴とする請求項5~7のいずれか1項に記載の半導体不揮発性記憶装置の製造方法。しかしながら、この特許文献1に開示された半導体装置には問題が生じる場合がある。第1の問題点は、半導体層と電荷蓄積層間の絶縁膜の特性によっては、コントロールゲート及び半導体層に電圧を印加し電荷蓄積層にキャリアを注入すると、注入の際にキャリアが絶縁膜中に捕獲されるか、又は注入の影響で絶縁膜の膜質が変化することにより、トランジスタの閾値電圧が変化するということである。これによって消去状態と書き込み状態の閾値電圧が変化し、読み取りマージンが低下し書き込み/消去状態の判別を行ないにくくなる。第2の問題点は、電磁波又は光が照射されると広義のリーク電流が増大し、やはり書き込み状態及び消去状態の判別が行ないにくくなることである。本発明の目的は、上記課題を解消できる半導体不揮発性記憶装置及びその製造方法を提供することにある。つまり、コントロールゲート、半導体層間の絶縁膜中にキャリアが捕獲されるか、又は絶縁膜質が変化した場合にも読み出し時のトランジスタのしきい値電圧の変化が小さく、かつ、電磁波又は光が照射されても広義のリーク電流が増大せず、書き込み状態及び消去状態の安定した判別を可能とする半導体不揮発性記憶装置及びその製造方法を提供することを目的とする。本願第1発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、前記絶縁性基板と前記コントロールゲートの間、及び前記半導体層の上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層とを有することを特徴とする。本願第2発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、前記絶縁性基板と前記半導体層の間、及び前記コントロールゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層とを有することを特徴とする。本願第3発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記半導体層の上方に形成された読み出し専用ゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、前記絶縁性基板と前記コントロールゲートの間、及び前記読み出し専用ゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層とを有することを特徴とする。本願第4発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成された読み出し専用ゲートと、前記読み出し専用ゲートの上方に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、前記絶縁性基板と前記読み出し専用ゲートの間、及び前記コントロールゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層とを有することを特徴とする。前記電磁波シールド性能又は遮光性能を持つ層の領域面積は、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記半導体層の領域の上部又は下部を全て含むように形成されていることが好ましい。本願第5発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする。本願第6発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする。本願第7発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記半導体層の上方に形成された読み出し専用ゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする。本願第8発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成された読み出し専用ゲートと、前記読み出し専用ゲートの上方に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする。本願第9発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする。本願第10発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル形成領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする。本願第11発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記半導体層の上方に形成された読み出し専用ゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする。本願第12発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成された読み出し専用ゲートと、前記読み出し専用ゲートの上方に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域面積及び前記電荷蓄積層の領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする。本願第13発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記半導体層の上方に形成された読み出し専用ゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記読み出し専用ゲートの領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記読み出し専用ゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする。本願第14発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成された読み出し専用ゲートと、前記読み出し専用ゲートの上方に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記読み出し専用ゲートの領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記読み出し専用ゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする。前記絶縁性基板はガラス又はプラスチックであってもよい。本願第15発明に係る半導体不揮発性記憶装置の製造方法は、絶縁性基板上にコントロールゲートを形成する工程と、前記コントロールゲート上に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にチャネル領域を形成する工程と、前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、前記絶縁性基板と前記コントロールゲートとの間、並びに前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程とを有することを特徴とする。本願第16発明に係る半導体不揮発性記憶装置の製造方法は、絶縁性基板上にチャネル領域を形成する工程と、前記半導体層の上方に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にコントロールゲートを形成する工程と、前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層と前記絶縁性基板との間、並びに前記コントロールゲートの上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程とを有することを特徴とする。本願第17発明に係る半導体不揮発性記憶装置の製造方法は、絶縁性基板上にコントロールゲートを形成する工程と、前記コントロールゲート上に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にチャネル領域を形成する工程と、前記半導体層の上方に読み出し専用ゲートを形成する工程と、前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、前記絶縁性基板と前記コントロールゲートとの間、並びに前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程とを有することを特徴とする。本願第18発明に係る半導体不揮発性記憶装置の製造方法は、絶縁性基板上に読み出し専用ゲートを形成する工程と、前記読み出し専用ゲートの上方にチャネル領域を形成する工程と、前記半導体層の上方に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にコントロールゲートを形成する工程と、前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層と前記絶縁性基板との間、並びに前記コントロールゲートの上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程とを有することを特徴とする。本願第15発明乃至18発明に係る半導体不揮発性記憶装置の製造方法において、前記前記絶縁性基板はガラス又はプラスチックであってもよい。また、前記電磁波シールド性能及び遮光性能を持つ層、前記コントロールゲート、前記電荷蓄積層及び前記読み出し専用ゲートについて、フォトリソグラフィ及びエッチングによりパターン形成をしてもよい。更に、前記半導体層をエキシマレーザーアニール法又は低温固相結晶化法により結晶化する工程を加えることも好ましい。これによりシリコン層のキャリア移動度を大きくでき、またシリコンのトラップ準位の低減によりサブスレショルドスイング値を低減してトランジスタの高性能化が可能となるからである。更にまた、前記工程の全てを600°C以下で行なうことが好ましい。これにより低価格であるガラス基板、プラスティック基板を用いることができるようになるからである。本願発明においては、前述の第1の問題点を解決するために、書き込み及び消去を行なうためのコントロールゲートと読み出しを行なうゲートを独立とし、半導体層を挟んで両者が反対側になるように配置している。これにより、電荷蓄積層と半導体層との間の絶縁膜と、読み出し専用ゲートと半導体層との間の絶縁膜が異なる位置に配置されていることになるため、半導体層から電荷蓄積層にキャリアが注入される際にその一部が絶縁膜中に捕獲されるか又は絶縁膜質が変化しても、読み出し専用ゲートに対するしきい値電圧の変化が抑制され、読み取りマージンの低下が抑えられる。従って、デバイス信頼性が向上し、書き込み及び消去の繰り返し可能回数を大幅に増加させることが可能となる。本発明は、第2の問題点を解決するために、電磁波シールド性能及び遮光性能を持つ層を配置するか、又は半導体層の領域面積よりも大きい領域面積をもつ電荷蓄積層、コントロールゲート及び読み出し専用ゲートで半導体層の上部又は下部の全面を覆っている。これにより、電磁波及び光が半導体活性層に進入することが防止され、電磁波及び光が照射されてもリーク電流は増大しない。書き込み及び消去を行なうためのコントロールゲート及び読み取りを行なうゲートを独立とし、半導体層を挟んで両者が反対側になるように配置する構成とすることで、半導体層から電荷蓄積層にキャリアが注入される際にその一部が絶縁膜中に捕獲されるか又はキャリア注入により絶縁膜質が変化しても、読み取り専用ゲートに対するしきい値電圧の変化が抑制され読み取りマージンの低下が抑えられる。更に、電磁波シールド性能及び遮光性能を持つ層を配置するか、又は半導体層の領域面積よりも広い領域面積をもつ電荷蓄積層、コントロールゲート及び読み取り専用ゲートで半導体層の領域の上部又は下部の全面を覆うことで、電磁波及び光が半導体活性層に進入することが防がれ、電磁波又は光が照射されてもリーク電流は増大しない。これにより、書き込み状態及び消去状態の安定した判別が可能となる。以下、本発明の実施の形態について、添付の図面を参照して詳細に説明する。図1は、本願第1発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。ガラス又はプラスチックからなる絶縁性基板10の上に下地絶縁層20が形成されている。この下地絶縁層20の上に電磁波シールド性能及び遮光性能を持つ層30が形成されている。電磁波シールド性能及び遮光性能を持つ層30の上にコントロールゲート40が設けられ、コントロールゲート40の上には電荷蓄積層50が設けられ、電荷蓄積層50の上にはチャネル領域61が形成されている。この上には更に電磁波シールド性能及び遮光性能を持つ層31が形成されている。これらの各層は絶縁層2011乃至2014によって隔てられている。上記チャネル領域61に隣接してソース領域62、ドレイン領域63が形成されている。半導体層60は、チャネル領域61、ソース領域62及びドレイン領域63を含む。次に、本実施形態に係る半導体不揮発性記憶装置の動作について説明する。半導体層60中のソース領域62及びドレイン領域63並びにコントロールゲート40に適当な電圧を印加することにより、ファウラーノルドハイム型トンネル電流が生じ、トンネル絶縁膜2013を通して半導体層60中のチャネル領域61から電荷蓄積層50へ電子が注入されるか、又は電荷蓄積層50から半導体層60中のチャネル領域61へ電子が放出される。電荷蓄積層50中に電荷が蓄積されると、この蓄積電荷による電界が発生するため、トランジスタの閾値電圧が変化してデータの記憶が可能となる。例えば、電荷蓄積層50中に電荷を蓄積することでデータの消去を行い、また、電荷蓄積層50に蓄積した電荷を放出することでデータの書き込みをすることができる。データの読み出しは、コントロールゲート40に例えば消去状態の閾値電圧と書き込み状態の閾値電圧の中間の電圧を印加してビット線図示せずに電流が流れるかどうかを測定することにより行う。電磁波シールド性能及び遮光性能を持つ層30及び31のいずれにも半導体層60の領域面積よりも大きい領域面積を持たせ、且つこの層30及び31を、半導体層60の上下を挟み込むように設けることで、電磁波及び光が半導体層60に侵入することをより効果的に防ぐことができる。この結果、広義のリーク電流が格段に低減され、書き込み状態及び消去状態の判別を安定して行うことができる。電磁波シールド性能及び遮光性能を持つ層としては、金属的性質を持った層であることが必要である。図2は、本願第2発明の実施形態に係る半導体不揮発性記憶装置の構成を示す図である。本実施形態は、本願第1発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート40及び電荷蓄積層50の配置が半導体層60の上になっている点だけが異なっており、動作は本願第1発明の実施形態に係る半導体不揮発性記憶装置と同様である。図3は、本願第3発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。ガラス又はプラスチックからなる絶縁性基板10の上に下地絶縁層20が形成されている。この下地絶縁層20の上に電磁波シールド性能及び遮光性能を持つ層30が形成されている。電磁波シールド性能及び遮光性能を持つ層30の上にコントロールゲート40が設けられ、コントロールゲート40の上には電荷蓄積層50が設けられ、電荷蓄積層50の上にはチャネル領域61を有する半導体層60が形成されている。チャネル領域61の上には読み出し専用ゲート70が設けられている。この上には更に電磁波シールド性能及び遮光性能を持つ層31が形成されている。これらの各層は絶縁層2031乃至2035によって隔てられている。上記チャネル領域61に隣接してソース領域62及びドレイン領域63が形成されている。本実施形態は本願第1発明の実施形態の半導体層のチャネル領域61の上に読み出し専用ゲート70を設けた点が異なる。次に、本願第3発明の実施形態に係る半導体不揮発性記憶装置の動作について説明する。半導体層中のソース領域62及びドレイン領域63並びにコントロールゲート40に適当な電圧を印加することにより、ファウラーノルドハイム型トンネル電流が生じ、トンネル絶縁膜2033を通して半導体層60中のチャネル領域61から電荷蓄積層50で電子が注入されるか、又は電荷蓄積層50から半導体層60中のチャネル領域61へ電子が放出される。電荷蓄積層50中に電荷が蓄積されると、この蓄積電荷による電界が発生するため、トランジスタの閾値電圧が変化してデータの記憶が可能となる。例えば、電荷蓄積層50中に電荷を蓄積することでデータの消去を行い、また、電荷蓄積層50に蓄積した電荷を放出することでデータの書き込みをすることができる。データの読み出しは、読み出し専用ゲート70に例えば消去状態の閾値電圧と書き込み状態の閾値電圧の中間の電圧を印加してビット線図示せずに電流が流れるかどうかを測定することにより行う。本願第1発明の前記実施形態の構成とは異なり本願第3発明の実施形態の構成においては、書き込み又は消去を行うゲートはコントロールゲート40であり、読み出しを行うゲートは読み出し専用ゲート70であるため、書き込み又は消去を行うゲートと読み出しを行うゲートが別々である。このため、電荷蓄積層50と半導体層60間に形成されていてキャリアが注入される絶縁層は絶縁層2033であるのに対し、読み出し専用ゲート70と半導体層60間に形成されている絶縁層は絶縁層2034というように異なっている。したがって、半導体層60から電荷蓄積層50にキャリアが注入される際にその一部が絶縁膜2033中に捕獲されるかキャリア注入により絶縁膜質が変化しても、読み出し専用ゲート70に対する閾値電圧の変化は、コントロールゲート40に対する閾値電圧の変化に比べて小さい。従って、読み取りマージンの低下を抑制する効果がもたらされる。また、本願第3発明の実施形態の構成においては、制御ゲートが2つあることに関連して次の2つの効果が得られる。1つの目の効果は、書き込み又は消去をコントロールゲート40で行なう際に、書き込み、あるいは消去時に、読み出し専用ゲート70に適切な電圧を印加することができることである。上記電圧は、書き込み、あるいは消去を加速するために用いることもできるし、書き込み又は消去に必要なコントロールゲート電圧が変化する場合に、それを補償するためにバイアス源として用いることもできる。また素子内部の電界を緩和するために用いることができる。2つ目の効果は、読み取り専用ゲート70に他の機能も持たせることができることに付随した効果である。例えば、読み出し専用ゲート70に消去の機能も分担させ、書き込みをコントロールゲート40に行わせ、消去を読み出し専用ゲート70に行わせることで、書き込みと消去を別のゲートで行なわせることができる。これにより、書き込みと消去の過程が独立に行なえるため書き込みと消去に必要な時間を短縮することができる。更に、本願第1発明の前記実施形態と同様に本願第3発明の実施形態においても、電磁波シールド性能及び遮光性能を持つ層30及び31のどちらにも半導体層60の領域面積よりも大きい領域面積を持たせ、且つこの層30及び31を、半導体層60の上下を挟み込むように設けることで、電磁波及び光が半導体層60に侵入することをより効果的に防ぐことができる。この結果、広義のリーク電流が格段に低減され、書き込み状態及び消去状態の判別を安定して行うことができる。電磁波シールド性能及び遮光性能を持つ層としては、金属的性質を持った層であることが必要である。なお、本願第1発明の実施形態においては、コントロールゲート40が書き込みと読み出しの両方を行うため、半導体層60から電荷蓄積層50にキャリアが注入される際にその一部が絶縁膜2013中に捕獲されるかキャリア注入により絶縁膜質が変化した場合に、読み出し専用ゲート70を設けている第3の実施形態よりも読み出しを行うゲートに対する閾値電圧の変化が大きくなり、読み取りマージンが低下する虞がある。しかし、例えば、一度の書き込み又は消去のみを行い、後は読み出しだけを行う場合等は、読み出し専用ゲートを設けず、コントロールゲートのみを設けても不都合はなく、本願第1発明の前記実施形態を用いても不都合はない。図4は、本願第4発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本願第3発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート40及び電荷蓄積層50が半導体層60の上に位置し、読み出し専用ゲート70が半導体層60の下に位置する点だけが異なっており、半導体不揮発性記憶装置としての動作及び効果は本願第3発明の前記実施形態に係る半導体不揮発性記憶装置と同様である。次に、コントロールゲート40、電荷蓄積層50又はデータ読み出し専用ゲート70をソース領域62、チャネル領域61及びドレイン領域63を含む半導体層60の領域より大きく形成した実施形態について説明する。図5は、本願第5発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。半導体層60の領域の面積よりも領域の面積が大きくなるように形成したコントロールゲート40を、半導体層60の領域の下部に配置した場合の模式図である。ガラス又はプラスチックからなる絶縁性基板10の上に下地絶縁層20が形成されている。この下地絶縁層20の上にコントロールゲート40が設けられ、コントロールゲート40の上には電荷蓄積層50が設けられ、電荷蓄積層50の上にはチャネル領域61を有する半導体層60が形成されている。これらの各層は絶縁層2051及び2052によって隔てられている。上記チャネル領域61に隣接してソース領域62及びドレイン領域63が形成されている。本実施形態に係る半導体不揮発性記憶装置の動作は本願第1発明の実施形態と同様である。コントロールゲート40が半導体層60の領域の下部全面を覆っているため、下部から半導体層60の領域に電磁波及び光が入射することを防ぐことができる。コントロールゲート40として用いる材料としては、金属的性質を持っていることが必要である。図6は、本願第6発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第5発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート40及び電荷蓄積層50の配置が半導体層60の上になっている点だけが異なっており、動作及び効果は本願第5発明の前記実施形態に係る半導体不揮発性記憶装置と同様である。図7は、本願第7発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第5発明の前記実施形態の半導体層のチャネル領域61の上に読み出し専用ゲート70を設けた点が異なる。すなわち、本願第5発明の前記実施形態の構成とは異なり本実施形態の構成においては、書き込み又は消去を行うゲートはコントロールゲート40であり、読み出しを行うゲートは読み出し専用ゲート70であるため、書き込み又は消去を行うゲートと読み出しを行うゲートが別々である。このことによる効果は、本願第3発明の前記実施形態のところで述べた効果と同様である。また、コントロールゲート40が半導体層60の領域の上部全面を覆っていることによる効果は本願第5発明の前記実施形態と同様である。更に、本実施形態に係る半導体不揮発性記憶装置の動作は、本願第3発明の前記実施形態と同様である。図8は、本願第8発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第7発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート40及び電荷蓄積層50が半導体層60の上に位置し、読み出し専用ゲート70が半導体層60の下に位置する点だけが異なっており、半導体不揮発性記憶装置としての動作及び効果は本願第7発明の前記実施形態に係る半導体不揮発性記憶装置と同様である。図9は、本願第9発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第5発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート40だけでなく、電荷蓄積層50も、半導体層60の領域の下部全面を覆っている点が本願第5発明の前記実施形態に係る半導体不揮発性記憶装置と異なる。このため、本実施形態では本願第5発明の前記実施形態に係る半導体不揮発性記憶装置よりも効果的に下部から半導体層60の領域に電磁波及び光が入射することを防ぐことができる。図10は、本願第10発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第9発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート40及び電荷蓄積層50の配置が半導体層60の上になっている点だけが異なっており、動作及び効果は本願第9発明の前記実施形態に係る半導体不揮発性記憶装置と同様である。図11は、本願第11発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第7発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート40だけでなく、電荷蓄積層50も、半導体層60の領域の下部全面を覆っている点が本願第7発明の前記実施形態に係る半導体不揮発性記憶装置と異なる。このため、本実施形態では本願第7発明の前記実施形態に係る半導体不揮発性記憶装置よりも効果的に下部から半導体層60の領域に電磁波及び光が入射することを防ぐことができる。図12は、本願第12発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第11発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート40及び電荷蓄積層50が半導体層60の上に位置し、読み出し専用ゲート70が半導体層60の下に位置する点だけが異なっており、半導体不揮発性記憶装置としての動作及び効果は本願第11発明の前記実施形態に係る半導体不揮発性記憶装置と同様である。図13は、本願第13発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第7発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート40の大きさが半導体層60の領域よりも小さい代わりに、読み出しゲート70の大きさを半導体層60の領域よりも大きくし、読み出しゲート70で半導体層60の領域の上部を全て覆っている構成としている。本実施形態の動作は、本願第7発明の前記実施形態の動作と同様である。本実施形態の効果は、読み出し専用ゲート70が半導体層60の領域の上部全面を覆っているため、上部から半導体層領域60に電磁波及び光が入射することを防ぐことができる。読み出し専用ゲート70として用いる材料としては、金属的性質を持っていることが必要である。図14は、本願第14発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第13発明の実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート40及び電荷蓄積層50が半導体層60の上に位置し、読み出し専用ゲート70が半導体層60の下に位置する点だけが異なっており、半導体不揮発性記憶装置としての動作及び効果は本願第13発明の前記実施形態に係る半導体不揮発性記憶装置と同様である。なお、絶縁性基板上に形成されるトランジスタにおいては、記憶装置として用いず周辺回路のトランジスタとして用いる場合でも、基板と半導体層の間に電磁波シールド層又は遮光層を設けることが必要となることがある。この場合に、本実施形態におけるコントロールゲート及び電荷蓄積層を電磁波シールド及び遮光の役割のみを担う層として機能させて用いることもできる。また、本発明の半導体層において、ドレイン端電界を緩和するために、ソース領域62及びドレイン領域63とチャネル領域61の間にLDD領域を設けることがより望ましい。これにより、書き込み及び消去の際にソース端、ドレイン端に発生する電界が小さくなり、信頼性が向上し、多数回の書き込み及び消去による読み取りマージンの劣化が抑制できる。更に、本発明によって得られた半導体不揮発性記憶装置は安価なガラス基板及びプラスチック基板等の絶縁性基板を用いるため、シリコン基板を用いた場合に比べて低コストで製造可能であり、従来の電荷蓄積層を持った不揮発性メモリ、例えばフラッシュメモリの低コスト化に有効である。更にまた、人及び物にタグを取り付け通信の中継をするアンテナを介して電波で非接触に人及び物の個々の情報を識別するRF-IDRadioFrequencyIDentificationシステムにおいて使用する絶縁性基板上の不揮発性メモリを安価に製造することにも役立つ。なぜなら、本発明によって実現した半導体不揮発性記憶装置は電磁波シールド機能を持っているため、隣接した場所に電磁波を受信するアンテナ、微弱信号を増幅する増幅器及び信号の復調器等を配置することが可能となり、アナログ信号処理回路及びロジック回路等のデジタル信号処理回路を含む機能デバイスを同一基板上に形成することが可能となるからである。また、コントロールゲート40、電荷蓄積層50及び読み取り専用ゲート70に用いる材料として金属的性質を持っているものを用いれば配線を兼ねることができ、製造工程の簡略化という効果も得られる。次に、図3を参照して本願第3発明の前記実施形態に係る半導体不揮発性記憶装置の製造方法を説明する。ガラス基板又はプラスチック基板等の絶縁性基板10の上に、スパッタリング法又はCVD法により酸化シリコン又は窒化シリコンを堆積させて下地絶縁膜20を形成する。厚さは300nm程度である。このようにして形成した下地絶縁膜20の上に、スパッタリング法によりタングステンシリサイド、アモルファスシリコン、クロム等を堆積させるか、又はCVD法によりアモルファスシリコン等を堆積させて電磁波シールド性能及び遮光性能を持つ層30を形成する。アモルファスシリコンを堆積させた場合は、堆積時に不純物を導入するか、又は後の工程で不純物を注入し、エキシマレーザーアニールELA法又は瞬間熱アニールRTA法によるアニール処理により注入イオンを活性化して抵抗値を下げることが望ましい。膜厚は300nm以上が望ましい。このようにして形成した電磁波シールド性能及び遮光性能を持つ層30の上に、絶縁膜21を形成するが、形成方法は前述した下地絶縁膜20の場合と同様である。膜厚は50nm以上とすることが望ましい。このようにして形成した絶縁膜21の上に、スパッタリング法又はCVD法によりポリシリコン、タングステンシリサイド又はクロム等を堆積させることによりコントロールゲート40を形成する。膜厚は100nm以上とすることが望ましい。このようにして形成したコントロールゲート40の上に絶縁層22を形成するが、形成方法は前述した下地絶縁膜20の場合と同様である。膜厚は10nm以上200nm以下程度とすることが望ましい。また、CVD法によりONO膜HTO/SiN/HTOすなわち酸化膜/窒化膜/酸化膜の積層絶縁膜としてもよい。このようにして形成した絶縁層22の上に電荷蓄積層50を形成するが、形成方法は前述したコントロールゲート40の場合と同様である。膜厚は100nm以上とすることが望ましい。このようにして形成した電荷蓄積層50の上に絶縁層23を形成するが、形成方法は前述した下地絶縁膜20の場合と同様である。膜厚は8nm以上40nm以下程度とすることが望ましい。このようにして形成した絶縁層23の上に半導体層60を形成する。半導体層60はスパッタリング法又はCVD法によりシリコン層を堆積させた後に、エッチング工程を経て形成される。その後、ソース領域及びドレイン領域にイオン注入又はイオンドーピング工程により不純物を高濃度で注入する。なお、本工程において、チャネルドープ工程を含むことが望ましい。つまり、チャネル領域にはシリコン層を堆積する際に不純物を導入するか、シリコン層を堆積した後にイオン注入又はイオンドーピング工程により低濃度の不純物を注入して所望のしきい値を得ることが望ましい。また、チャネルドープ工程の後にエキシマレーザーアニールELA法又は固相成長法によりシリコン層を結晶化することが望ましい。これによりシリコン層60のキャリア移動度を大きくでき、またシリコンのトラップ準位の低減によりサブスレショルドスイング値を低減してトランジスタの高性能化が可能となる。なお、半導体層60の厚さは、10nm以上200nm以下が望ましい。このようにして形成した半導体層60の上に絶縁層24を形成するが、形成方法は前述した下地絶縁膜20の場合と同様である。膜厚は8nm以上40nm以下程度とすることが望ましい。このようにして形成した絶縁層24の上にスパッタリング法又はCVD法によりポリシリコン、タングステンシリサイド又はクロム等を堆積させることにより読み出し専用ゲート70を形成する。膜厚は100nm以上とすることが望ましい。このようにして形成した読み出し専用ゲート70の上に絶縁層25を形成するが、形成方法は前述した下地絶縁膜20の場合と同様である。膜厚は8nm以上40nm以下程度とすることが望ましい。このようにして形成した絶縁層25の上に、電磁波シールド性能及び遮光性能を持つ層31を形成するが、形成方法は前述した層30と同様である。膜厚は300nm以上が望ましい。なお、必要に応じて、コントロールゲート40、読み取り専用ゲート70並びに電磁波シールド性能及び遮光性能を持つ層30及び31について、フォトリソグラフィ及びエッチングによりパターン形成をして、配線として用いてもよい。また、上記の本発明の製造方法は、すべての工程を600°C以下で行なうことが望ましい。これにより低価格であるガラス基板、プラスティック基板を用いることができるようになるからである。なお、本願第3発明以外についての前記実施形態は、本願第3発明の前記実施形態と比べて、形成する層が少ないか又は形成する層の順序が異なるのみであるので、本願第3発明以外についての前記実施形態の製造方法は、上述した本願第3発明の前記実施形態に係る半導体不揮発性記憶装置の製造方法と比べて、各層を形成する工程の順序が違うか、又はいくつかの工程が省かれているかのいずれかの違いがあるだけである。また、以下に本発明の各実施態様の例を示す。[実施態様1絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、前記絶縁性基板と前記コントロールゲートの間、及び前記半導体層の上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、を有することを特徴とする半導体不揮発性記憶装置。[実施態様2絶縁性基板上に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、前記絶縁性基板と前記半導体層の間、及び前記コントロールゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、を有することを特徴とする半導体不揮発性記憶装置。[実施態様3絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記半導体層の上方に形成された読み出し専用ゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、前記絶縁性基板と前記コントロールゲートの間、及び前記読み出し専用ゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、を有することを特徴とする半導体不揮発性記憶装置。[実施態様4絶縁性基板上に形成された読み出し専用ゲートと、前記読み出し専用ゲートの上方に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、前記絶縁性基板と前記読み出し専用ゲートの間、及び前記コントロールゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、を有することを特徴とする半導体不揮発性記憶装置。[実施態様5前記電磁波シールド性能又は遮光性能を持つ層の領域面積は、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記半導体層の領域の上部又は下部を全て含むように形成されていることを特徴とする実施態様1乃至4のいずれか1項に記載の半導体不揮発性記憶装置。[実施態様6絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。[実施態様7絶縁性基板上に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。[実施態様8絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記半導体層の上方に形成された読み出し専用ゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。[実施態様9絶縁性基板上に形成された読み出し専用ゲートと、前記読み出し専用ゲートの上方に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。[実施態様10絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。[実施態様11絶縁性基板上に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル形成領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。[実施態様12絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記半導体層の上方に形成された読み出し専用ゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。[実施態様13絶縁性基板上に形成された読み出し専用ゲートと、前記読み出し専用ゲートの上方に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域面積及び前記電荷蓄積層の領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。[実施態様14絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記半導体層の上方に形成された読み出し専用ゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記読み出し専用ゲートの領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記読み出し専用ゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。[実施態様15絶縁性基板上に形成された読み出し専用ゲートと、前記読み出し専用ゲートの上方に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記読み出し専用ゲートの領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記読み出し専用ゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。[実施態様16前記絶縁性基板はガラス又はプラスチックであることを特徴とする実施態様1乃至15のいずれか1項に記載の半導体不揮発性記憶装置。[実施態様17絶縁性基板上にコントロールゲートを形成する工程と、前記コントロールゲート上に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にチャネル領域を形成する工程と、前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、前記絶縁性基板と前記コントロールゲートとの間、並びに前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、を有することを特徴とする半導体不揮発性記憶装置の製造方法。[実施態様18絶縁性基板上にチャネル領域を形成する工程と、前記半導体層の上方に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にコントロールゲートを形成する工程と、前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層と前記絶縁性基板との間、並びに前記コントロールゲートの上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、を有することを特徴とする半導体不揮発性記憶装置の製造方法。[実施態様19絶縁性基板上にコントロールゲートを形成する工程と、前記コントロールゲート上に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にチャネル領域を形成する工程と、前記半導体層の上方に読み出し専用ゲートを形成する工程と、前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、前記絶縁性基板と前記コントロールゲートとの間、並びに前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、を有することを特徴とする半導体不揮発性記憶装置の製造方法。[実施態様20絶縁性基板上に読み出し専用ゲートを形成する工程と、前記読み出し専用ゲートの上方にチャネル領域を形成する工程と、前記半導体層の上方に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にコントロールゲートを形成する工程と、前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層と前記絶縁性基板との間、並びに前記コントロールゲートの上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、を有することを特徴とする半導体不揮発性記憶装置の製造方法。[実施態様21前記絶縁性基板は、ガラス又はプラスチックであることを特徴とする実施態様17乃至20のいずれか1項に記載の半導体不揮発性記憶装置の製造方法。[実施態様22前記電磁波シールド性及び遮光性を持つ層にフォトリソグラフィ及びエッチングによりパターン形成する工程を含むことを特徴とする実施態様17乃至20のいずれか1項に記載の半導体不揮発性記憶装置の製造方法。[実施態様23前記コントロールゲートにフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする実施態様17乃至20のいずれか1項に記載の半導体不揮発性記憶装置の製造方法。[実施態様24前記電荷蓄積層にフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする実施態様17乃至20のいずれか1項に記載の半導体不揮発性記憶装置の製造方法。[実施態様25前記読み出し専用ゲートにフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする実施態様19又は20に記載の半導体不揮発性記憶装置の製造方法。[実施態様26前記半導体層をエキシマレーザーアニール法又は低温固相結晶化法により結晶化する工程を含むことを特徴とする実施態様17乃至20のいずれか1項に記載の半導体不揮発性記憶装置の製造方法。[実施態様27前記工程の全てを600°C以下で行うことを特徴とする実施態様17乃至21のいずれか1項に記載の半導体不揮発性記憶装置の製造方法。