"交流電路に漏電が発生しているか否かを検出する漏電検出部と、前記交流電路の各線間の電圧情報を検出する電圧検出部と、前記漏電検出部の出力をデジタル変換する第1の変換部と、前記電圧検出部の出力をデジタル変換する第2の変換部と、前記第1および第2の変換部の出力に基づき、デジタル信号に基づく信号処理を行う信号処理部と、前記信号処理部の出力に基づいて漏電の有無を判定する漏電判定部と、前記漏電判定部により漏電が発生していると判定されたとき、前記交流電路を遮断するための遮断信号を出力する遮断信号出力部と、を備えた遮断装置。請求項1に記載の遮断装置であって、前記電圧検出部の出力はN相欠相情報を含み、前記漏電判定部は、前記電圧検出部の出力から前記N相欠相情報を含む電圧情報を受けとり、前記漏電判定部は、前記漏電検出部の出力と、前記N相欠相情報とに基づき、漏電の有無を判定するように構成された遮断装置。請求項2に記載の遮断装置であって、前記電圧検出部はN相欠相情報を検出するN相欠相検出部であり、前記N相欠相検出部の出力に基づき、電源周波数を算出し、前記電源周波数を前記漏電判定部に送出するように構成された遮断装置。請求項3に記載の遮断装置であって、前記N相欠相検出部は、電圧のゼロクロスタイミング情報を前記漏電判定部に送出するように構成された遮断装置。請求項2乃至4のいずれか1項に記載の遮断装置であって、前記第2の信号処理部は、前記電圧検出部の出力信号と、基準信号との比較を行う比較器と、前記比較器の出力に基づきN相欠相を検出するN相欠相判定部とを含み、前記比較器の出力から前記漏電判定部にN相欠相信号を出力するように構成された遮断装置。請求項2乃至4のいずれか1項に記載の遮断装置であって、前記漏電検出部は、漏電センサと、前記漏電センサからのアナログ信号を増幅する増幅部とを含み、前記第1の変換部は、アナログ信号をデジタル信号に変換するAD変換部と、フィルタ部とを備え、前記漏電検出部と前記第1の変換部とで、漏電検出回路部を構成する遮断装置。請求項6に記載の遮断装置であって、前記フィルタ部は、複数のフィルタと、前記フィルタのうちの少なくとも一つを選択するフィルタ選択部を含み、前記フィルタ部は、前記フィルタ選択部の設定値に基づくフィルタ特性に設定可能である遮断装置。請求項1乃至7のいずれか1項に記載の遮断装置であって、前記漏電判定部は、漏電発生と判定してから出力信号を出力するまでの時間を設定可能な時延時間選択部を有し、前記漏電判定部は前記時延時間選択部の出力に応じてその時延時間を選択可能である遮断装置。請求項8に記載の遮断装置であって、前記時延時間の計時は、電源電圧の1周期または半周期の数をカウントすることにより行うものであり、前記電源電圧は、N相欠相検出部からの電圧情報から取り込んだものである遮断装置。請求項5に記載の遮断装置であって、前記N相欠相検出部は、ノイズ除去用のフィルタ部を備えた遮断装置。請求項1乃至10のいずれか1項に記載の遮断装置であって、さらに外部入力端子と、前記外部入力端子に入力される外部信号をデジタル処理する外部信号処理部と、外部信号を判定する外部信号判定部とを備えた遮断装置。請求項11に記載の遮断装置であって、前記漏電判定部、N相欠相判定部および前記外部信号判定部の少なくとも二つは独立した出力部を備えた遮断装置。請求項5乃至12のいずれか1項に記載の遮断装置であって、前記N相欠相判定部は、前記漏電判定部がN相欠相と判定していなくても、前記漏電判定部が、漏電であると判定するとともに、あらかじめ設定された所定の電圧よりも大きい場合にはN相欠相であると判定するように構成された遮断装置。請求項1乃至13のいずれか1項に記載の遮断装置であって、少なくとも前記漏電検出部と前記N相欠相検出部と、前記N相欠相判定部および前記漏電判定部は、同一の集積回路内に一体的に形成された遮断装置。漏電を判定する判定回路は、抵抗、コンデンサなどの比較回路等から構成され、各部品において、ばらつき、温度特性などの特性を有する。この特性は、漏電判定における誤差につながっていた。また、誤差の要因として、さらに漏電周波数の要素もあり、この周波数の違いにより、漏電検出感度が、50ヘルツと、60ヘルツで5程度も異なるという問題もあった。本発明は、前記実情に鑑みてなされたものであって、ばらつきや温度特性が少なく、漏電検出精度が良好で誤動作の少ない遮断装置を提供することを目的とする。上記課題を解決するために、本発明の遮断装置は、交流電路に漏電が発生しているか否かを検出する漏電検出部と、前記交流電路の各線間の電圧情報を検出する電圧検出部と、前記漏電検出部の出力をデジタル変換する第1の変換部と、前記電圧検出部の出力をデジタル変換する第2の変換部と、前記第1および第2の変換部の出力に基づき、デジタル信号に基づく信号処理を行う信号処理部と、前記信号処理部の出力に基づいて漏電の有無を判定する漏電判定部と、前記漏電判定部により漏電が発生していると判定されたとき、前記交流電路を遮断するための遮断信号を出力する遮断信号出力部と、を備える。また、上記遮断装置であって、前記電圧検出部の出力がN相欠相情報を含み、前記漏電判定部が、前記電圧検出部の出力から前記N相欠相情報を含む電圧情報を受けとり、前記漏電判定部が、前記漏電検出部の出力と、前記N相欠相情報とに基づき、漏電の有無を判定するように構成される。また、上記遮断装置であって、前記電圧検出部はN相欠相情報を検出するN相欠相検出部であり、前記N相欠相検出部の出力に基づき、電源周波数を算出し、前記電源周波数を前記漏電判定部に送出するように構成される。また、上記遮断装置であって、前記N相欠相検出部は、電圧のゼロクロスタイミング情報を前記漏電判定部に送出するように構成される。また、上記遮断装置であって、前記第2の信号処理部は、前記電圧検出部の出力信号と、基準信号との比較を行う比較器と、前記比較器の出力に基づきN相欠相を検出するN相欠相判定部とを含み、前記比較器の出力から前記漏電判定部にN相欠相信号を出力するように構成される。また、上記遮断装置であって、前記漏電検出部は、漏電センサと、前記漏電センサからのアナログ信号を増幅する増幅部とを含み、前記第1の変換部は、アナログ信号をデジタル信号に変換するAD変換部と、フィルタ部とを備え、前記漏電検出部と前記第1の変換部とで、漏電検出回路部を構成する。また、上記遮断装置であって、前記フィルタ部は、複数のフィルタと、前記フィルタのうちの少なくとも一つを選択するフィルタ選択部を含み、前記フィルタ部は、前記フィルタ選択部の設定値に基づくフィルタ特性に設定可能である。また、上記遮断装置であって、前記漏電判定部は、漏電発生と判定してから出力信号を出力するまでの時間を設定可能な時延時間選択部を有し、前記漏電判定部は前記時延時間選択部の出力に応じてその時延時間を選択可能である。また、上記遮断装置であって、前記時延時間の計時は、電源電圧の1周期または半周期の数をカウントすることにより行うものであり、前記電源電圧は、N相欠相検出部からの電圧情報から取り込んだものである。また、上記遮断装置であって、前記N相欠相検出部は、ノイズ除去用のフィルタ部を備える。また、上記遮断装置であって、さらに外部入力端子と、前記外部入力端子に入力される外部信号をデジタル処理する外部信号処理部と、外部信号を判定する外部信号判定部とを備える。また、上記遮断装置であって、前記漏電判定部、N相欠相判定部および前記外部信号判定部の少なくとも二つは独立した出力部を備える。また、上記遮断装置であって、前記N相欠相判定部は、前記漏電判定部がN相欠相と判定していなくても、前記漏電判定部が、漏電であると判定するとともに、あらかじめ設定された所定の電圧よりも大きい場合にはN相欠相であると判定するように構成される。また、上記遮断装置であって、少なくとも前記漏電検出部と前記N相欠相検出部と、前記N相欠相判定部および前記漏電判定部は、同一の集積回路内に一体的に形成される。本発明によれば、デジタル化することにより、充電/放電用途として使用していたコンデンサなどを削減することが出来、小型化が可能であるとともにコンデンサなどの部品ばらつき要素もなくなるため、漏電判定精度およびN相欠相などの電圧情報の検出精度の向上をはかることが可能である。以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。実施の形態1図1は本発明の実施の形態1におけるN相欠相検出機能付きの漏電遮断装置を示す回路説明図である。図2は同遮断装置の漏電検出回路部20の構成例を示す回路ブロック図である。図3は、本発明の実施の形態1における短時間過大電圧検出部の詳細構成例を示す回路ブロック図である。図4は図2に示した漏電検出回路部の各回路が、各シーン通常漏電、重地絡、雷サージの場合に出力する出力信号の波形の一例を示す図である。図5は、図1に示したN相欠相検出回路部50の出力信号の波形の一例を示す図である。図1に示す漏電遮断装置100は、漏電検出部としての零相変流器10と、電圧検出部60と、これらの出力に接続される漏電検出回路部20と、N相欠相検出回路部50と、遮断信号出力部40とを具備している。この漏電検出回路部20は、第1の変換部21と、信号処理部としての積分部22と、積分値を用いた漏電判定部23とを備えている。この漏電検出部としての零相変流器10は、検出対象である交流電路に漏電が発生しているか否かを検出する。また、電圧検出部60は、交流電路の各線間の電圧情報を検出する。そして、第1の変換部21は、比較増幅器211と、AD変換器212とで構成され、零相変流器10の出力をデジタル変換する。第2の変換部51は、電圧検出部60の出力をデジタル変換する。また、図2に示すように、信号処理部としての積分部22は第1および第2の変換部21,51の出力に基づき、デジタル信号に基づく信号処理を行う。さらに、漏電判定部23は信号処理部としての積分部22の出力に基づいて漏電の有無を判定する。また遮断信号出力部40は、漏電検出回路部20により漏電が発生していると判定されたとき、交流電路を遮断するための遮断信号を出力する。遮断信号出力部40は、漏電判定部23と欠相判定部53との出力に接続されたアンド回路41と、このアンド回路41の出力により、駆動されるブレーカ引外しコイル42とを具備している。そして漏電判定部23と欠相判定部53の内の少なくとも1方がHighであるとき、ブレーカ引外しコイル42が駆動され、電路が遮断される。また、電圧検出部60は電圧降圧部61とアナログフィルタ部62とを具備し、N相欠相情報を検出するN相欠相検出部を構成する。この電圧検出部60の出力に基づき、電源周波数を算出する。そしてこの電源周波数を漏電判定部23に送出する。漏電検出回路部20の漏電判定部23は、比較器を構成する第2の変換部51の出力からN相欠相情報を含む電圧情報を受けとる。そして、漏電判定部23は、漏電検出回路部20の第1の変換部21の出力と、第2の変換部51の出力として得られるN相欠相情報とに基づき、漏電の有無を判定するように構成されている。そして、N相欠相検出回路部50は、第2の変換部51としての比較器と、欠相判定部53とで構成される。そしてこの第2の変換部51としての比較器は、電圧検出部60の出力を第1の基準電圧Vref1と比較し、デジタル信号として出力するものである。零相変流器10の出力を、遮断装置100を構成する集積回路100Cに接続する端子10T1、10T2の一方は第1の基準電圧Vref1として用いられる。なお、本実施の形態の遮断装置を構成する集積回路100Cの内、第1および第2の変換部21,51はアナログ回路部100aを構成し、漏電判定部23及び欠相判定部53はデジタル回路部100dを構成している。以下、各回路要素について詳細に説明する。零相変流器10を構成するZCT部11は、三相の通電電流が流れる交流電路を構成する複数の一次導体を貫通させた軟磁性材料等の磁性体からなる環状の鉄心コアと、当該コアに巻回されたトロイダル状のコイルと、により構成される。零相変流器10は、交流電路の往路方向を流れる電流と復路方向を流れる電流との間に差異が発生した場合には、その差異に基づく漏電電流を検出する。このとき、漏電電流に対応する誘起電圧がコイル内に発生する。零相変流器10は、この誘起電圧を零相変流器10の出力電圧であるZCT出力電圧として漏電検出回路部20及び短時間過大電圧検出部30に出力する。また、ZCT部11から電圧出力を得るために、ZCT部11に対して並列に抵抗素子12、キャパシタ13およびトランジスタ14が挿入され、ZCT出力部10oを構成している。漏電判定部23は、交流電路に漏電が発生しているか否かを判定する。漏電検出回路部20は、第1の変換部21、積分部22、漏電判定部23を備える。第1の変換部21は、比較増幅器211とAD変換器212とにより構成され、漏電電流が発生したことを検出する。ここでは、第1の変換部21は、ZCT出力電圧の絶対値が漏電電流検出閾値th2の絶対値以上である場合に、積分部22へ電圧HHighを出力する。一方、ZCT出力電圧の絶対値が漏電電流検出閾値th2未満である場合に、積分部22へ電圧LLowを出力する。なお、電圧Hは電圧Lよりも高く設定されている。積分部22は、積分器等により構成されており、第1の変換部21の出力電圧を積算し、積算された電圧積算電圧を出力電圧として漏電判定部23へ出力する。また、積分部22は、短時間過大電圧検出部30の出力電圧ここでは漏電判定方式変更部33の出力電圧が電圧Hである場合には、漏電検出回路部20における漏電判定方式を変更する。漏電判定方式を変更するときには、例えば、積分部22が、短時間過大電圧検出部30の出力電圧が電圧Hであることを検出した時点で、積分値積分電圧を所定値だけ小さくする。また、積分部22は、積分値を所定値だけ小さくするのではなく、積分値判定閾値th3を所定値だけ大きくするようにしてもよい。漏電判定方式を変更することで、ZCT出力電圧の電圧値を積算する時間の時間幅が大きくなる。つまり、短時間過大電圧検出部30により、漏電検出回路部20による漏電判定処理を時延させる。漏電判定部23は、積算された積分部22の出力電圧である積算値及び短時間過大電圧検出部30の出力電圧に基づいて、漏電が発生しているか否かを判定する。ここでは、漏電判定部23は、積算値が積分値判定閾値th3以上である場合に、遮断信号出力部40へ電圧Hを出力する。一方、積算値が積分値判定閾値th3未満である場合に、遮断信号出力部40へ電圧Lを出力する。漏電判定部23の出力電圧が電圧Hであることは、漏電が発生していると判定していることに相当する。短時間過大電圧検出部30は、所定の短時間で過大なZCT出力電圧が発生したことを検出する。例えば、ZCT出力電圧が所定時間以内に所定電圧範囲外に達した場合、漏電判定部23による漏電判定方式を変更する。短時間過大電圧検出部30は、過大電圧検出部31、急峻波検出部32、漏電判定方式変更部33を備える。短時間過大電圧検出部30により、例えば雷サージを検出する。過大電圧検出部31は、図3に詳細を示すように比較器ウィンドウコンパレータ等により構成され、ZCT出力電圧の絶対値が過大電圧検出閾値th1の絶対値以上である場合に、漏電判定方式変更部33へ電圧Hを出力する。一方、ZCT出力電圧の絶対値が過大電圧検出閾値th1の絶対値未満である場合に、漏電判定方式変更部33へ電圧Lを出力する。なお、過大電圧検出閾値th1の絶対値は、漏電電流検出閾値th2の絶対値よりも大きい。また、積分値判定閾値th3は、漏電電流検出閾値th2の絶対値よりも大きい。積分値判定閾値th3は、例えば、漏電判定方式の変更なく漏電電流検出部を構成する第1の変換部21の出力電圧として電圧Hが2回検出された場合に、積分電圧が積分値判定閾値th3よりも大きくなるような値である。急峻波検出部32は、図3に詳細を示すように微分器微分回路等により構成され、ZCT出力電圧を微分する。そして、急峻波検出部32は、微分された電圧が急峻波検出閾値以上である場合には、漏電判定方式変更部33へ電圧Hを出力する。一方、微分された電圧が急峻波検出閾値未満である場合には、漏電判定方式変更部33へ電圧Lを出力する。漏電判定方式変更部33は、アンド回路等により構成され、過大電圧検出部31の出力電圧と急峻波検出部32の出力電圧との論理積に応じて、漏電検出回路部20の積分部22へ電圧H又はLを出力する。具体的には、過大電圧検出部31の出力電圧及び急峻波検出部32の出力電圧がともに電圧Hである場合には、漏電判定方式変更部33の出力電圧は電圧Hとなる。これ以外の場合には、漏電判定方式変更部33の出力電圧は電圧Lとなる。漏電判定方式変更部33の出力電圧が電圧Hであることは、短時間過大電圧検出部30が雷サージを検出したことに意味し、さらに、漏電検出回路部20による漏電判定方式を変更することを意味する。遮断信号出力部40は、アンド回路41等により構成され、漏電判定部23の出力電圧が電圧Hである場合に、電圧Hを出力する。一方、漏電判定部23の出力電圧が電圧Lである場合に、電圧Lを出力する。つまり、遮断信号出力部40は、漏電検出回路部20により漏電が発生していると判定された場合、交流電路の電路接点を開放するための交流電路を遮断するための遮断信号を、上記電路接点を開放するブレーカ引外しコイル42に送出する。また、この交流電源からの電圧は、電源部80により5Vに電圧制御がなされて端子80T1,80T2を介して集積回路100Cに供給される。集積回路100C内部ではRef用電源81で第1の基準電圧Vref1が生成される。また90はゲイン調整用抵抗であり、端子90T1,90T2を介して集積回路100Cに接続される。このゲイン調整用抵抗90によって増幅器211のゲインが調整される。27は内部動作クロックである。この内部動作クロックは、デジタル部の動作の基準となるクロックを生成するものであり、内部のロジック回路は、このクロック信号を基にして、タイミング制御を行うものである。次に、漏電判定を行う漏電検出回路部20の動作を説明する。図4は漏電検出回路部20の動作例を説明するためのタイムチャートである。図4の漏電電流は、各ケース通常漏電、重地絡、雷サージにおける零相変流器10に発生する漏電電流を示すものである。図4に示すように、通常漏電の場合には、比較的電流値が小さな漏電電流が発生し、重地絡の場合には比較的電流値が大きくかつ周期的な漏電電流が発生し、雷サージの場合には比較的電流値が大きくかつ一時的な漏電電流が発生する。図4のZCT出力は、各ケースにおける漏電電流に対応する零相変流器10の出力電圧ZCT出力電圧を示すものである。図4の過大電圧検出部出力は、各ケースにおける過大電圧検出部31の出力電圧を示すものである。雷サージの場合、ZCT出力電圧の絶対値が過大電圧検出閾値th1th1、-th1の絶対値以上となったときに、過大電圧検出部31の出力電圧が電圧Hとなる。図4の急峻波検出部出力は、各ケースにおける急峻波検出部32の出力電圧を示すものである。雷サージの場合、急峻波検出部32の出力電圧が急峻波検出閾値以上となったときに急峻波検出閾値は不図示、急峻波検出部32の出力電圧が電圧Hとなる。図4の漏電判定方式変更部出力は、各ケースにおける漏電判定方式変更部33の出力電圧を示すものである。雷サージの場合、図4のt11において、過大電圧検出部31の出力電圧と急峻波検出部32の出力電圧とが共に電圧Hとなるので、漏電判定方式変更部33の出力電圧が電圧Hとなる。図4の漏電電流検出出力は、各ケースにおける漏電電流検出部を構成する第1の変換部21の出力電圧を示すものである。通常漏電、重地絡、雷サージのそれぞれの場合、ZCT出力電圧の絶対値が漏電電流検出閾値th2th2、-th2の絶対値以上となったときに、漏電電流検出を行う第1の変換部21の出力電圧が電圧Hとなる。この漏電電流検出閾値th2は、N相欠相検出回路部50からの情報により変更される。たとえばN相欠相検出回路部50からの情報により得られる電源周波数が50Hzと60Hzとでは60Hzの方が漏電電流検出出力のHighの幅が狭い。このため、電源周波数により検出時間が異なる。このため電源周波数が60Hzの方で、閾値th2を下げる。これにより漏電電流検出精度が向上する。図4の積分出力は、各ケースにおける積分部22の出力電圧を示すものである。雷サージの場合、漏電判定方式変更部33の出力電圧が電圧Hとなったときに、積分部22は、積分値を所定値だけ小さくする。したがって、雷サージの場合には、通常漏電や重地絡の場合と比較して、積分値が積分値判定閾値th3以上となるタイミングが遅くなる。この積分値判定閾値th3は、N相欠相検出回路部50からの情報により変更する。たとえば電源周波数が50Hzと60Hzとでは60Hzの方が漏電電流検出出力のHighの幅が狭いため、電源周波数により検出時間が異なる。このため電源周波数が60Hzの方で、積分値判定閾値th3を下げる。これにより検出精度が向上する。図4の遮断信号出力は、各ケースにおける遮断信号出力部の出力電圧を示すものである。通常漏電及び重地絡の場合、積分値が積分値判定閾値th3以上となったときに、遮断信号出力部40の出力電圧は電圧Hとなる。一方、雷サージの場合、積分値は積分値判定閾値th3未満のままであるので、遮断信号出力部40の出力電圧は電圧Lのままである。次に、N相欠相検出回路部50の動作を説明する。図5a乃至dはN相欠相検出回路部50の動作例を説明するためのタイムチャートである。図5aのN相電圧VBNは、電圧検出部60の出力である。図5bの閾値VnaでコンパレートしたパルスVBPはこの電圧検出部60の出力信号を、閾値VnaでコンパレートしたパルスVBPである。そしてこのパルスVBPの幅をサンプリング周波数smpmsecでモニタリングする。そしてパルスがHighの時、ΔAをサンプリング毎に積算し、Low時ΔBで減算する。この値が、図5cに示すようにFPGA内部N相検出積算値Nsek0である。図5dに示すように、FPGA内部N相検出信号Nsek2は、閾値VnaでコンパレートしたパルスVBPVBPがL→Hに変化したとき30msのパルスを発生する。そしてこのパルス発生中にパルスVBPVBPがH→Lに変化すると再度30msのパルスが発生する。FPGA内部N相検出カウンタNsek3は、FPGA内部N相検出信号Nsek2がHの間はカウントダウンし、FPGA内部N相検出信号Nsek2がLになるとカウントは停止し、リセットする。一方、FPGA内部N相検出カウンタNsek3が0となったとき、55msecのパルスを出力し、欠相判定部53はN相欠相であると判定する。本実施の形態の遮断装置100によれば、漏電検出部の出力およびN相欠相を検出するための電圧検出部の出力をデジタル化し、デジタル値による演算処理を行うようにしている。このため、コンデンサなどの個別部品が不要となり、部品による、ばらつき、温度特性などに起因した漏電判定における誤差を低減し、判定誤差を低減することが可能となる。なおここでは図6に検出部の構成説明図、図7aに入力波形及び図7bにVstでコンパレートしたパルス波形を示す。本実施の形態では、パルスの立下りエッジを電圧のゼロクロスに相当するタイミングとして検出する。そして検出したタイミングをもとに、サイリスタなどを動作させるタイミングをはかる。すなわち、図7aに示す入力波形から例えばしきい値Vst1からの立下りエッジを、図7bに示すように、電圧のゼロクロスに相当するタイミングとして検出し、次の立下りエッジまでの時間Tfを計測することにより、電源周波数を求める。エッジ間の時間差は、定期的にカウントするカウンタのカウント数より判別する。具体的には、50Hzの場合,Tf=20msec、60Hzの場合、Tf=16.7msecである。以上のように、漏電判定部が、電圧検出部の出力からN相欠相情報を含む電圧情報を受けとり、漏電判定部が、漏電検出部の出力と、N相欠相情報とに基づき、漏電の有無を判定するように構成されている。このため、本実施の形態によれば、周期の異なる電源周波数に応じて閾値を変えるなど、漏電判定を行うことができ、高精度の漏電判定を行うことが可能となる。また、N相欠相検出部の出力に基づき、電源周波数を算出し、電源周波数を漏電判定部に送出するように構成されるため、電源周波数に応じた漏電判定を行うことにより、より検出感度を上げた漏電判定を行うことが可能となる。また、N相欠相検出部が、電圧のゼロクロスタイミング情報を前記漏電判定部に送出するように構成されているため、電圧のゼロクロスタイミングを用いて漏電判定部がサイリスタのゲートをたたくタイミングを制御することができる。従来は、サイリスタのゲートをたたくタイミングが任意のタイミングであり、たとえば電源電圧が低い状態でサイリスタをたたいてもコイルに電流が流れないため遮断装置として開極するまでに時間がかかることがあった。本実施の形態によれば、サイリスタのゲートをたたくタイミングを制御することができるため、最適なタイミングでの遮断が可能となり、漏電発生から遮断までの時間を短縮することができる。また最適なタイミングでの遮断が可能となるため、電流通電時の開極時における接点消耗も、軽減することができる。さらにまた、ノイズ除去用のアナログフィルタ部62が、第2の変換部51としての比較器の前段に設けられ、アナログ回路で構成されている。このため、集積回路の入力前段にアナログフィルタ部62を配置することで、開閉サージなど、電源周波数に対してより高い周波数に対してノイズを除去することができる。従って、N相欠相判定部53への高周波のノイズを抑制することができ、より信頼性の高い漏電検出およびN相欠相判定を行うことが可能となる。これに対し、デジタル化後にフィルタを配置する場合、除去しようとする周波数の2倍以上のサンプリングが必要である。また高周波をサンプリングするには高度のサンプリングが必要となり、性能の高い高コストの回路が必要となる。さらにまた、本実施の形態の遮断装置100によれば、雷サージの場合には短時間過大電圧検出部30による作用により、積分値が積分値判定閾値th3以上になりにくくなる。すなわち、短時間過大電圧検出部30は、雷サージと判断した場合、漏電判定方式変更部33の出力電圧が電圧Hとなるので、この電圧Hが入力される積分部22は、例えばその入力時点での積分値を減少させる。したがって、雷サージの場合には、ZCT出力電圧の絶対値が漏電電流検出閾値th2の絶対値以上である回数が例えば3回以上になると、遮断信号出力部40により遮断信号が出力される。一方、通常漏電及び重地絡の場合には、ZCT出力電圧の絶対値が漏電電流検出閾値th2の絶対値以上である回数が、雷サージよりも少ない回数である例えば2回以上になると、遮断信号出力部40により遮断信号が出力される。このように、重地絡の場合には所定以上のZCT出力電圧が2回検出されると、交流電路による電力供給を遮断するので、人体保護等を確実に行うことができる。また、雷サージの場合には所定以上のZCT出力電圧が3回検出されると、交流電路による電力供給を遮断するので、交流電路が遮断されにくくなり、雷サージが発生する度に交流電路による電力供給が遮断されるという状況を回避することができる。実施の形態2図8は本発明の実施の形態2における遮断器の構成例を示すブロック図である。本実施の形態では、前記実施の形態1の遮断器の構成に加えて、漏電検出回路部20の第1の変換部21と漏電判定部23との間にデジタルフィルタ部を具備している。このデジタルフィルタ部は、複数のフィルタ24と、これらフィルタのうちの少なくとも一つを選択するフィルタ選択部25とを含み、フィルタ選択部25の設定値に基づくフィルタ特性に設定できるように構成されている。他部については前記実施の形態1で説明した遮断器と同様であり、同一部位には同一符号を付した。この構成によれば、フィルタ選択部25によりフィルタ選択部の特性に応じて演算するパラメータを変更することにより実現可能であり、部品変更することなくフィルタ特性を容易に変更することが可能である。このため、国内用用途、海外用用途、ノイズ環境などの用途別に対応して誤動作のない漏電検出回路部を構成することが可能となる。このようにデジタル式のフィルタを用いることにより、従来フィルタを構成するのに必要としていたコンデンサや抵抗部品を削減することができ、部品コストを低減することができる。またフィルタ特性としてアナログフィルタに対して遮断性能の高いフィルタを構成可能であり、不要周波数を精度よく除去することが可能となり、漏電検出における耐誤動作特性を向上することができる。実施の形態3図9は本発明の実施の形態3における遮断器の構成例を示すブロック図である。本実施の形態では、前記実施の形態2の遮断器の構成に加えて、漏電判定部23が、時延時間選択部26を有しており、漏電発生と判定してから出力信号を出力するまでの時間を設定可能である。そしてこの漏電判定部23は時延時間選択部26の出力に応じてその時延時間を選択可能であり、判定時間を遅らせることができる。他は、前記実施の形態2の遮断器と同様である。また、時延時間の計時は、内部動作クロック27により、電源電圧の1周期または半周期の数をカウントすることにより行う。なお、電源電圧は、N相欠相検出回路部50からの電圧情報から取り込んだものである。このように構成することで、デジタル部での選択方式により、時延時間に関する変数を変更するのみで実現可能であり、部品コストの削減およびスペースの低減を図ることができる。一方漏電判定時間延長機能をアナログ回路で実現しようとすると、時延時間はコンデンサの充放電によるタイマで実現していた。このため時延する設定数分のコンデンサが必要となるなど、回路スペースを取るばかりでなく、コストアップの要因となっていた。なおデジタル回路内で、タイマを計時する場合、動作クロックを分周して行うが、計時する時間が長いと分周する回路規模が大きくなる、そこで電源半周期を単位とするカウント方式は数百msecといった長い時間であってもカウント数が少ないため、デジタル回路部の回路規模を小さくすることができ、低コスト化が可能である。なお、本実施の形態では実施の形態1と同様、デジタルフィルタ24を持たないものでも良い事はいうまでもない。実施の形態4図10は本発明の実施の形態4における遮断器の構成例を示すブロック図である。本実施の形態では、前記実施の形態3の遮断器の構成に加えて、さらに外部入力端子70Tと、外部回路部70とを具備したことを特徴とする。この外部回路部は、たとえば太陽光発電による給電回路などであり、外部入力端子70Tと、この外部入力端子70Tに入力される外部信号をデジタル処理する外部信号処理部71と、外部信号を判定する外部信号判定部72とを備える。なおこの外部回路部70は、漏電検出回路部20およびN相欠相検出回路部50と同一の集積回路内に集積化される。また、この集積回路100Cは、外部出力端子O1、O2、O3を備える。この構成により、遮断信号出力部40は漏電検出回路部およびN相欠相検出回路部と共通でよいため、より小型化をはかることができ、外部回路部70をこの集積回路を通すだけで、漏電検出が容易に可能である。また、この集積回路100Cは、外部出力端子O1、O2、O3を備え、漏電判定部、N相欠相判定部は独立した出力部を備えているため、いずれからの異常による遮断化を判別することができる。これにより、遮断器が遮断動作した際の対策を取りやすいようになっている。実施の形態5次に本発明の実施の形態5として、N相欠相検出回路部50の動作について説明する。図11a乃至dはN相欠相検出回路部50の動作例を説明するためのタイムチャートである。図11のa乃至cは前記実施の形態1と同様である。図11aのN相電圧VBNは、電圧検出部60の出力である。図11bの閾値VnaでコンパレートしたパルスVBPはこの電圧検出部60の出力信号を、閾値VnaでコンパレートしたパルスVBPである。そしてこのパルスVBPの幅をサンプリング周波数smpmsecでモニタリングする。そしてパルスがHighの時、ΔAをサンプリング毎に積算し、Low時ΔBで減算する。この値がFPGA内部N相検出積算値Nsek0である図11c。FPGA内部N相検出積算値Nsek0がN回を超えたとき、N相欠相発生と判断し、SCR起動信号SCR1をONとする図11d。本実施の形態の遮断装置100によっても、漏電検出部の出力およびN相欠相を検出するための電圧検出部の出力をデジタル化し、デジタル値による演算処理を行うようにしている。このため、コンデンサなどの個別部品が不要となり、部品による、ばらつき、温度特性などに起因した漏電判定における誤差を低減し、判定誤差を低減することが可能となる。実施の形態6次に本発明の実施の形態6として、N相欠相検出回路部50の動作について説明する。図12a乃至dはN相欠相検出回路部50の動作例を説明するためのタイムチャートである。図12のa乃至cは前記実施の形態1および5と同様である。図12aのN相電圧VBNは、電圧検出部60の出力である。図12bの閾値VnaでコンパレートしたパルスVBPはこの電圧検出部60の出力信号を、閾値VnaでコンパレートしたパルスVBPである。そして図12cに示すようにFPGA内部N相検出積算値Nsek1を算出する。このときFPGA内部N相検出積算値Nsek1がN回を超えたとき、N相欠相と判断し、SCR起動信号SCR1をONとする。そしてFPGA内部N相検出積算値Nsek1がN回を超えたときサンプリング毎にΔc加算する図12c。そしてFPGA内部N相検出積算値Nsek0がN回を超えるまでFPGA内部N相検出積算値Nsek1を0としてリセットする。この値がFPGA内部N相検出積算値Nsek1である。FPGA内部N相検出積算値Nsek0がN回を超えたとき、N相欠相発生と判断し、SCR起動信号SCR1をONとする図12d。本実施の形態の遮断装置100によっても、漏電検出部の出力およびN相欠相を検出するための電圧検出部の出力をデジタル化し、デジタル値による演算処理を行うようにしている。このため、コンデンサなどの個別部品が不要となり、部品による、ばらつき、温度特性などに起因した漏電判定における誤差を低減し、判定誤差を低減することが可能となる。"