複数の集積回路を含む半導体ウェハのダイシング方法であって、前記半導体ウェハ上にマスクを形成するステップであって、前記マスクが前記集積回路を被覆し、保護する層を含むステップと、前記マスクをフェムト秒レーザスクライビング工程でパターニングし、ギャップを有するパターニングされたマスクを形成して、前記半導体ウェハの前記集積回路間の領域を露出させるステップと、前記半導体ウェハを前記パターニングされた前記ギャップを通じてエッチングし、前記集積回路を個片化するステップとを含む方法。請求項1に記載の方法において、前記マスクを前記フェムト秒レーザスクライビング工程でパターニングするステップが、前記半導体ウェハの前記集積回路間の前記領域に溝を形成することを含み、前記半導体ウェハをエッチングするステップが、前記フェムト秒レーザスクライビング工程で形成された前記溝をエッチングすることを含む方法。請求項1に記載の方法において、前記マスクを前記フェムト秒レーザスクライビング工程でパターニングするステップが、波長が約540ナノメートル以下で、レーザパルス幅が約400フェムト秒以下のレーザを使用することを含む方法。請求項1に記載の方法において、前記半導体ウェハをエッチングするステップが、高密度プラズマエッチング工程を使用することを含む方法。請求項1に記載の方法において、前記複数の集積回路が、デバイス層/基板界面で測定した場合に、幅が約10ミクロン以下のストリートによって分離される方法。請求項1に記載の方法において、前記複数の集積回路が、制約なしのレイアウトを有する方法。複数の集積回路を含む半導体ウェハをダイシングするシステムにおいて、ファクトリインタフェースと、前記ファクトリインタフェースに連結され、フェムト秒レーザを含むレーザスクライブ装置と、前記ファクトリインタフェースに連結されたプラズマエッチングチャンバとを含むシステム。請求項7に記載のシステムにおいて、前記レーザスクライブ装置が、前記半導体ウェハの集積回路間のストリートのレーザアブレーションを実行するように構成され、前記プラズマエッチングチャンバが、前記レーザアブレーションの後に、前記半導体ウェハをエッチングして、前記集積回路を個片化するように構成されたシステム。請求項8に記載のシステムにおいて、前記プラズマエッチングチャンバが、前記ファクトリインタフェースに連結されたクラスタツール上に格納され、前記クラスタツールが、前記半導体ウェハの前記集積回路上にマスク層を形成するように構成された成膜チャンバをさらに含むシステム。請求項8に記載のシステムにおいて、前記プラズマエッチチャンバが前記ファクトリインタフェースに連結されたクラスタツール上に格納され、前記クラスタツールが、前記レーザアブレーション又は前記エッチングの後に前記半導体ウェハを洗浄するように構成されたウェット/ドライステーションをさらに備えるシステム。請求項7に記載のシステムにおいて、前記フェムト秒レーザの波長が約530ナノメートル以下であり、レーザパルス幅が約400フェムト秒以下であるシステム。複数の集積回路を含む半導体ウェハのダイシング方法において、シリコン基板上にポリマ層を形成するステップであって、前記ポリマ層が、前記シリコン基板上に堆積された集積回路を被覆し、保護し、前記集積回路が低誘電率材料層と銅層の上方に堆積された二酸化ケイ素層を含むステップと、前記ポリマ層、前記二酸化ケイ素層、前記低誘電率材料層及び前記銅層をフェムト秒レーザスクライビング工程でパターニングし、前記シリコン基板の前記集積回路間の領域を露出させるステップと、前記シリコン基板を前記ギャップを通じてエッチングして、前記集積回路を個片化するステップとを含む方法。請求項12に記載の方法において、前記二酸化ケイ素層、前記低誘電率材料層、前記銅層を、前記フェムト秒レーザスクライビング工程でパターニングするステップが、前記二酸化ケイ素層のアブレーションを行ってから、前記低誘電率材料層と前記銅層のアブレーションを行うことを含む方法。請求項12に記載の方法において、前記フェムト秒レーザスクライビング工程でパターニングするステップが、前記シリコン基板の前記集積回路間の前記領域に溝を形成することをさらに含み、前記シリコン基板をエッチングするステップが、前記フェムト秒レーザスクライビング工程で形成された前記溝をエッチングすることを含む方法。請求項12に記載の方法において、前記フェムト秒レーザスクライビング工程でパターニングするステップが、波長が約530ナノメートル以下で、レーザパルス幅が約400フェムト秒以下のレーザを使用することを含む方法。