基板上に、配線を形成する工程と、前記配線上にパッシベーション膜を形成する工程と、前記基板をアニールする工程と、前記基板をアニールする工程の後、前記パッシベーション膜上に、感光性樹脂膜を塗布する塗布工程と、前記感光性樹脂膜が塗布された前記基板を少なくとも一回以上ベークするベーク工程と、前記感光性樹脂膜を、露光および現像によりパターニングするフォトリソグラフィ工程と、を備える半導体装置の製造方法。請求項1に記載の半導体装置の製造方法において、前記配線上にパッシベーション膜を形成する工程の後で、かつ、前記基板をアニールする工程の前に、第1の前記塗布工程と、第1の前記ベーク工程と、第1の前記フォトリソグラフィ工程と、前記第1のフォトリソグラフィ工程において、当該感光性樹脂膜のパターン形状に異常が無かったときは当該第1のフォトリソグラフィ工程を終了する一方、当該感光性樹脂膜のパターン形状に異常があったときは、前記感光性樹脂膜を剥離する工程と、を備え、前記感光性樹脂膜を剥離する工程の後、前記基板をアニールする工程、第2の前記塗布工程、第2の前記ベーク工程、及び第2の前記フォトリソグラフィ工程を行う半導体装置の製造方法。請求項1または2に記載の半導体装置の製造方法において、前記感光性樹脂膜は、フォトレジスト膜である半導体装置の製造方法。請求項1または2に記載の半導体装置の製造方法において、前記感光性樹脂膜は、ポリイミド膜である半導体装置の製造方法。請求項1~4のいずれか一項に記載の半導体装置の製造方法において、前記基板をアニールする工程におけるアニール温度は、前記塗布工程における溶媒の沸点よりも高い半導体装置の製造方法。請求項1~4のいずれか一項に記載の半導体装置の製造方法において、前記基板をアニールする工程におけるアニール温度は、前記感光性樹脂膜の硬化温度よりも高い半導体装置の製造方法。特許文献1に記載の技術では、配線膜におけるボイドの発生を抑制することはできるものの、狭い配線間に生じたパッシベーション膜中のボイドに関しては発生を防ぐことができない可能性があった。また、特許文献2に記載の技術では、たとえばL字に折れ曲がった配線パターンにおいて、ダミーパターンを形成することができず、ボイドの爆発を抑制することができない可能性があった。また、特許文献3に記載の技術では、保護膜である感光性ポリイミド膜を形成する工程において、ボイドを埋め込むことができるものの、パッシベーション膜のパターニング工程において、フォトレジスト膜を塗布する際にはボイドは埋め込まれていない状態である。このため、フォトレジスト膜の塗布後にベークする工程において、ボイド中の水分、または溶剤成分が膨張し、フォトレジスト膜のパターンに破損が生じる可能性があった。このように、以上の従来技術では、配線間のパッシベーション膜にボイドが発生した場合において、ボイド中の水分または溶剤成分などが膨張し、フォトレジスト膜または感光性ポリイミド膜を破損させてしまう可能性があった。本発明によれば、基板上に、配線を形成する工程と、前記配線上にパッシベーション膜を形成する工程と、前記基板をアニールする工程と、前記基板をアニールする工程の後、前記パッシベーション膜上に、感光性樹脂膜を塗布する塗布工程と、前記感光性樹脂膜が塗布された前記基板を少なくとも一回以上ベークするベーク工程と、前記感光性樹脂膜を、露光および現像によりパターニングするフォトリソグラフィ工程と、を備える半導体装置の製造方法、が提供される。本発明によれば、感光性樹脂膜を塗布する工程の前に、基板をアニールする工程を行う。これにより、配線間のパッシベーション膜にボイドが発生していても、ボイド中の水分または溶剤成分などを事前に気化させておくことにより、感光性樹脂膜を塗布した後のパターン形成不良を抑制することができる。本発明によれば、感光性樹脂膜を塗布した後のパターン形成不良を抑制することができる。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。第1の実施形態図1は、第1の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、以下の構成を備えている。基板100上には、層間絶縁膜200が設けられている。また、層間絶縁膜200の最上層には配線不図示が設けられており、当該配線には、電極パッド320が設けられている。層間絶縁膜200及び電極パッド320の周縁部上には、パッシベーション膜400が設けられている。また、パッシベーション膜400上には、保護膜600が設けられている。以下、詳細を説明する。図1のように、半導体装置は、基板100、層間絶縁膜200、配線不図示、電極パッド320、パッシベーション膜400、及び保護膜600を備えている。半導体装置の基板100には、図示されていない領域に、半導体素子不図示が設けられている。ここで、半導体素子は、たとえば、FETFieldEffectTransistorである。基板100上には、層間絶縁膜200が設けられている。層間絶縁膜200は、たとえば、SiO2である。層間絶縁膜200には、図示されていない領域に、多層配線層不図示が形成されている。その層間絶縁膜200の最上層には、配線不図示が設けられている。多層配線層の最上層に位置する配線には、電極パッド320が設けられている。電極パッド320は、層間絶縁膜200中に形成されたビア不図示及びコンタクト不図示を介して、半導体素子に接続している。ここで、電極パッド320は、たとえば、Alである。また、ビア、コンタクトに埋め込まれる導電体は、たとえば、Cu、Wである。層間絶縁膜200及び電極パッド320の周縁部上には、パッシベーション膜400が設けられている。ここで、パッシベーション膜400は、たとえば、SiN、SiONである。また、パッシベーション膜400上には、保護膜600が設けられている。ここで、保護膜600は、たとえば、感光性ポリイミドである。以上のような構成を有する半導体装置の製造工程中に、配線間の層間絶縁膜200にボイド不図示が発生した場合、ボイド中の水分または溶剤成分などが膨張し、フォトレジスト膜500または感光性ポリイミド膜600を破損させてしまう可能性がある。第1の実施形態によれば、下記のような製造方法を用いることにより、感光性樹脂膜としてフォトレジスト膜500を塗布した後のパターン形成不良を抑制することができる。次に、図2~4を用いて、第1の実施形態に係る半導体装置の製造方法を説明する。図2は、第1の実施形態に係る半導体装置の製造方法を示すフローチャートである。図3、図4は、第1の実施形態に係る半導体装置の製造方法を示す工程断面図である。第1の実施形態に係る半導体装置の製造方法は、以下の工程を備えている。まず、基板100上に、配線不図示を形成するS110。次いで、配線上にパッシベーション膜400を形成するS120。次いで、基板100をアニールするS130。次いで、基板100をアニールする工程S130の後、パッシベーション膜400上に、感光性樹脂膜として、フォトレジスト膜500を塗布するS140。次いで、フォトレジスト膜500が塗布された基板100を少なくとも一回以上ベークするS150。次いで、フォトレジスト膜500を、露光および現像によりパターニングするS160。以下、詳細を説明する。第1の実施形態では、感光性樹脂膜として、フォトレジスト膜500を用いた場合について説明する。図2のように、第1の実施形態に係る半導体装置の製造方法は、配線形成工程S110、パッシベーション膜形成工程S120、アニール工程S130、フォトレジスト膜塗布工程S140、ベーク工程S150、フォトリソグラフィ工程S160、パッシベーション膜エッチング工程S170、フォトレジスト膜剥離工程S180を備えている。まず、基板100に、半導体素子不図示を形成する。次いで、半導体素子が形成された基板100上に、CVDChemicalVaporDepositionにより、層間絶縁膜200を形成する。ここでは、層間絶縁膜200として、たとえば、SiO2を形成する。次いで、たとえば、ダマシン法を用い、層間絶縁膜200に、多層配線層不図示を形成する。このとき、層間絶縁膜200に、半導体素子と接続するように、ビア不図示及びコンタクト不図示を形成する。次いで、図3aのように、基板100上における層間絶縁膜200の最上層に、配線不図示を形成する。たとえば、スパッタにより、Al膜を形成する。次いで、電極パッド320、配線パターン不図示等をパターニングするS110。これにより、電極パッド320を、ビア非図示及びコンタクト非図示を介して半導体素子に接続する。次いで、図3bのように、層間絶縁膜200及び電極パッド320上に、パッシベーション膜400を形成するS120。ここでは、CVDにより、パッシベーション膜として、たとえば、SiONを形成する。次いで、図3bのように、パッシベーション膜400までが形成された基板100をアニールするS130。なお、以降、この基板100をアニールする工程をアニール工程と表記する。アニール工程S130は、たとえば、ベーク炉にて行う。このとき、アニール温度は、水の沸点、現像液の沸点、または、後述のフォトレジスト膜500を塗布する工程S140において使用する溶剤の沸点よりも高いことが好ましい。この場合においては、フォトレジスト膜500の溶剤の沸点が最も高いため、アニール温度は、フォトレジスト膜の溶媒の沸点よりも高いことが好ましい。具体的には、アニール温度は、たとえば、110°C以上500°C以下である。これにより、最上層の配線間におけるパッシベーション膜400にボイド不図示が発生していても、ボイド中の水分または溶剤成分などを、事前に気化させておくことができる。また、アニール工程S130の雰囲気は、上記した水分や溶剤成分などを気化させるため、乾燥雰囲気であることが好ましい。具体的には、たとえば、窒素雰囲気で行う。なお、次の工程でフォトレジスト膜500を塗布するため、適宜、基板100の温度が低くなるのを待って次の工程を行う。次いで、図4aのように、基板100をアニールする工程S130の後、パッシベーション膜400上に、感光性樹脂膜として、フォトレジスト膜500を塗布するS140。このとき、フォトレジスト膜500は、感光性を有している。また、フォトレジスト膜500は、ネガ型でもポジ型でもどちらでもよい。ここでは、フォトレジスト膜500は、たとえば、ポジ型である。なお、以降、この感光性樹脂膜を塗布する工程を塗布工程と表記する。次いで、フォトレジスト膜500が塗布された基板100を少なくとも一回以上ベークするS150。これにより、フォトレジスト膜500を塗布する際に用いられた溶媒を気化させる。具体的には、ベーク温度は、たとえば、120°Cである。ここで、この段階におけるベークプリベークの他に、使用するフォトレジスト膜500の材料に応じて、後述する露光後におけるベークPEB:PostExposureBake、現像後におけるベークポストベークを行っても良い。なお、以降、この感光性樹脂膜が塗布された基板100をベークする工程をベーク工程と表記する。ここで、配線間の層間絶縁膜200にボイド不図示が発生した場合、このベーク工程S150において、パターン形成不良が起こることが考えられる。この場合、ベーク工程S150により、ボイド中の水分または溶剤成分などが膨張し、フォトレジスト膜500を破損させてしまう可能性がある。したがって、前述したアニール工程S130のアニール温度は、このベーク工程S150でのベーク温度よりも高く設定しておく。これにより、配線間のパッシベーション膜400にボイドが発生していても、ボイド中の水分または溶剤成分などを、ベーク工程S150よりも前に気化させておくことができる。したがって、このベーク工程S150では、ボイド中の水分または溶剤成分が爆発することがない。次いで、図4bのように、フォトレジスト膜500を、露光および現像によりパターニングするS160。このとき、電極パッド320上に、フォトレジスト膜500の開口部を形成する。なお、電極パッド320の周縁部は、除去されないように残しておく。次いで、パターニングされたフォトレジスト膜500をマスクとして、パッシベーション膜400をエッチングするS170。ここで、パッシベーション膜400を、たとえば、RIEReactiveIonEtchingにより除去する。次いで、図4cのように、マスクとして使用したフォトレジスト膜500を、アッシングにより剥離するS180。次いで、パターニングされたパッシベーション膜400上に、保護膜600を形成する。以上により、図1に示されるような半導体装置を得る。次に、図5を用い、比較例と対しながら、第1の実施形態の効果について説明する。図5は、第1の実施形態の効果を説明するための図である。なお、図5a、図5bは、図1において図示されている領域と異なる領域を示している。また、図5a、図5b中の配線300は、電極パッド320と同一の層に形成されている。ここで、図5a、図5bは、パッシベーション膜形成工程S220において、配線300間のパッシベーション膜400中に、ボイド420が発生した場合を示している。そのうち、図5aは、比較例として、アニール工程S130を行わない場合を示している。一方、図5aは、第1の実施形態の半導体装置の製造方法を用いた場合を示している。図5aのように、配線300間のパッシベーション膜400中には、ボイド420が発生している。上記したように、比較例では、アニール工程S130を行っていないため、このボイド420中には、水分または溶剤成分などが残存している。このような状態で、フォトレジスト膜500の塗布工程S140、ベーク工程S150を行うと、ボイド420中に残存していた水分または溶剤成分などが爆発して、パターン形成不良部520が発生してしまう。このようなパターン形成不良部520が生じてしまった場合、そのままパッシベーション膜エッチング工程S170を行うと、不適切な位置にパッシベーション膜400の開口部を形成してしまう。一方、第1の実施形態では、フォトレジスト膜500の塗布工程S140の前に、基板をアニールする工程S130を行う。これにより、図5bのように、配線300間のパッシベーション膜400にボイド420が発生していても、ボイド420中の水分または溶剤成分などは、事前に気化されている。したがって、その後、フォトレジスト膜500の塗布工程S140、ベーク工程S150を行っても、図5aのように、ボイド420中に残存していた水分または溶剤成分などが爆発して、パターン形成不良部520が発生してしまうことがない。このように、第1の実施形態によれば、フォトレジスト膜500を塗布した後のパターン形成不良を抑制することができる。第2の実施形態図6は、第2の実施形態に係る半導体装置の製造方法を示すフローチャートである。第2の実施形態は、以下の点を除いて、第1の実施形態と同様である。配線上にパッシベーション膜400を形成する工程S220の後で、かつ、基板100をアニールする工程S280の前に、以下の工程を備える。第1塗布工程S230、第1ベーク工程S240、及び第1フォトリソグラフィ工程S250を順に行う。この第1フォトリソグラフィ工程S250において、当該フォトレジスト膜500のパターン形状に異常が無かったときはS260のNO、当該第1フォトリソグラフィ工程S250を終了する。一方、当該フォトレジスト膜500のパターン形状に異常があったときはS260のYES、フォトレジスト膜500を剥離するS270。次いで、フォトレジスト膜500を剥離する工程S270の後、基板100をアニールする工程S280、第2塗布工程S290、第2ベーク工程S300、及び第2フォトリソグラフィ工程S310を行う。以下、詳細を説明する。まず、配線形成工程S210、パッシベーション膜形成工程S220を行う。次いで、パッシベーション膜形成工程S220の後、第1塗布工程S230、第1ベーク工程S240、及び第1フォトリソグラフィ工程S250を順に行う。次いで、第1フォトリソグラフィ工程S250後において、フォトレジスト膜500のパターン形状について、異常の有無を確認するS260。ここでいうフォトレジスト膜500のパターン形状の異常とは、ボイド中に残存していた水分または溶剤成分などが爆発したことによるパターン形状不良だけでなく、他の原因によるパターン形状不良を含む。すなわち、再度、フォトレジスト膜500のフォトリソグラフィ工程を行った方が良いと判断されるようなパターン形状の異常があるか否かを判断する。このとき、当該フォトレジスト膜500のパターン形状に異常が無かったときはS260のNO、当該第1フォトリソグラフィ工程S250を終了する。一方、当該フォトレジスト膜500のパターン形状に異常があったときはS260のYES、フォトレジスト膜500を剥離するS270。次いで、フォトレジスト膜500を剥離する工程S270の後、基板100をアニールする工程S280を行う。アニール工程S280は、たとえば、ベーク炉にて行う。これにより、第1の実施形態と同様に、最上層の配線間におけるパッシベーション膜400にボイドが発生していても、ボイド中の水分または溶剤成分などを、気化させることができる。次いで、第2塗布工程S290、第2ベーク工程S300、及び第2フォトリソグラフィ工程S310を行う。これにより、再度、フォトレジスト膜500のパターニングが行われる。次いで、第1の実施形態と同様にして、パッシベーション膜エッチング工程S320、フォトレジスト膜剥離工程S330を行う。次いで、パターニングされたパッシベーション膜400上に、保護膜600を形成する。次に、第2の実施形態の効果を説明する。通常、パッシベーション膜400中のボイドを製造工程中に発見することは困難である。そのため、一度、フォトレジスト膜500のパターニングを行った後に、フォトレジスト膜500中のパターン形成不良により、ボイドの発生を認識する場合がある。その場合は、リワークと呼ばれるフォトレジスト膜を再度パターニングする工程S270~S310が行われる。第二の実施形態によれば、このリワークの際に、基板のアニール工程S280を行うことにより、ボイド中の水分または溶剤成分などを、気化させることができる。また、一度、フォトレジスト膜500のパターニングを行ったときに、他の原因によりフォトレジスト膜500にパターン形成不良が生じた場合においても、リワークを行う。このリワーク時の段階になって、初めて、ボイドに残存した水分や溶剤成分が爆発し、パターン形成不良を生じることがある。実際には、このリワーク時の工程によって、ボイド中に水分や溶剤成分が混入して爆発を起こすことが多い。したがって、第2の実施形態によれば、特にリワークの際に生じやすいパターン形成不良を抑制することができる。第3の実施形態図7は、第3の実施形態に係る半導体装置の製造方法を示すフローチャートである。また、図8は、第3の実施形態に係る半導体装置の製造方法を示す工程断面図である。第3の実施形態は、感光性樹脂膜が感光性ポリイミド膜600である点を除いて、第1の実施形態と同様である。まず、配線形成工程S410、パッシベーション膜形成工程S420を行う。このとき、パッシベーション膜400をパターニングすることにより、電極パッド320上のパッシベーション膜400に、開口部を形成する。次いで、図8aのように、アニール工程を行うS430。このとき、次の工程で感光性ポリイミド膜600を塗布するため、このアニール工程S430のアニール温度は、たとえば、感光性ポリイミド膜600の硬化温度よりも高い。具体的には、アニール温度は、250°C以上500°C以下である。これにより、配線間のパッシベーション膜400にボイドが発生していても、ボイド中の水分または溶剤成分などを、感光性ポリイミド膜600の硬化工程後述S470よりも前に気化させておくことができる。したがって、感光性ポリイミド膜600の硬化工程後述S470では、ボイド中の水分または溶剤成分が爆発することがない。次いで、図8bのように、基板100上に、保護膜として、感光性ポリイミド膜600を塗布するS440。このとき、感光性ポリイミド膜600は、たとえば、感光性のポジ型感光性ポリイミドである。次いで、ベーク工程S450を行う。次いで、図8cのように、感光性ポリイミド膜600を、露光および現像によりパターニングするS460。次いで、図8cの状態の基板をオーブンに投入して加熱を行うことにより、感光性ポリイミド膜600を硬化させるS470。具体的には、この硬化工程は、たとえば、250°Cを30min及び350°Cを60min行う。次に、第3の実施形態の効果を説明する。第3の実施形態によれば、感光性樹脂膜として、感光性ポリイミド膜600においても適用することができる。また、アニール工程S430のアニール温度は、感光性ポリイミド膜600の硬化温度よりも高くすることができる。これにより、配線間のパッシベーション膜400にボイドが発生していても、ボイド中の水分または溶剤成分などを、感光性ポリイミド膜600の硬化工程S470よりも前に気化させておくことができる。したがって、感光性ポリイミド膜600の硬化工程S470では、ボイド中の水分または溶剤成分が爆発することがない。一般に、感光性ポリイミド膜600の硬化温度は高いため、ボイド中の水分または溶剤成分の爆発による損傷は大きくなる傾向にある。このため、第3の実施形態のように、上記したアニール工程S430を事前に行っておくことにより、より効果的にパターン形成不良を抑制することができる。第4の実施形態図9は、第4の実施形態に係る半導体装置の製造方法を示すフローチャートである。第4の実施形態は、以下の点を除いて、第2の実施形態と同様である。感光性樹脂膜は、感光性ポリイミド膜である。また、第1フォトリソグラフィ工程S550において、感光性ポリイミド膜600のパターン形状に異常が無かった場合S560のNOの後、または、当該感光性ポリイミド膜600のパターン形状に異常がありS560のYES、リワークS570~S610を行った場合の後において、感光性ポリイミド膜600の硬化工程S620を行う。アニール工程S580においては、第3の実施形態におけるアニール工程S430と同様の工程を行う。第4の実施形態によれば、第2の実施形態と同様の効果を得ることができる。以上、第1~第4の実施形態では、アニール工程S130S280S430S580をベーク炉にて行う場合を説明したが、ランプ加熱や、ステージヒーティングなどによる加熱方法を用いてもよい。また、感光性樹脂膜の塗布装置において、上記した加熱工程を組み込んでおいてもよい。これにより、工数を削減することができる。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。