出力トランジスタの出力する電圧を分圧した分圧電圧と基準電圧の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路を有するボルテージレギュレータであって、前記出力トランジスタと直列に接続された、前記出力トランジスタの出力電流を制限する電流制限回路を備えたことを特徴とするボルテージレギュレータ。更に、出力端子に接続された、前記出力トランジスタの出力電圧を制限する電圧制限回路を備えたことを特徴とする請求項1に記載のボルテージレギュレータ。前記電流制限回路は、定電流源を備えていることを特徴とする請求項1または2に記載のボルテージレギュレータ。前記電圧制限回路は、1つ以上のダイオード素子で構成されることを特徴とする請求項1から3のいずれかに記載のボルテージレギュレータ。しかし、従来のボルテージレギュレータでは、電源起動時や電源変動時など電源電圧VDDがパルス的に変化したときや、ボルテージレギュレータの出力端子1102に接続された負荷が急激に変化したときに、出力電圧VOUTにオーバーシュートが発生するといった問題点があった。本発明は、上記の様な問題点を解決するために考案されたものであり、オーバーシュート特性を改善したボルテージレギュレータを実現するものである。本発明のボルテージレギュレータは、基準電圧回路と、前記基準電圧回路の基準電圧に基づいた出力電圧を出力する出力端子と、前記出力電圧を分圧する分圧回路と、出力トランジスタと、前記分圧回路の出力と、前記基準電圧に基づいて、前記出力トランジスタの制御信号を出力するエラーアンプと、を有するボルテージレギュレータであって、前記ボルテージレギュレータは、更に、電圧制限回路と、電流制限回路と、を有することを特徴とするボルテージレギュレータ、とした。本発明のボルテージレギュレータによれば、出力電圧の過大なオーバーシュートを起こさず動作させることが可能となり、オーバーシュート特性を改善したボルテージレギュレータを提供することが出来る。図1は、本実施形態のボルテージレギュレータを示すブロック図である。本実施形態のボルテージレギュレータは、基準電圧回路1101と、分圧抵抗1103及び1104と、エラーアンプ1105と、出力トランジスタ1106と、電流制限回路101と、電圧制限回路102と、を備えている。電流制限回路101は、電圧源1107と出力トランジスタ1106の間に設けられている。電圧制限回路102は、出力端子1102と接地端子の間に設けられている。電流制限回路101は、出力トランジスタ1106が流す電流の最大値を制限する機能を備えている。電流制限回路101は、例えば、図2に示す定電流源201とトランジスタ202及び203からなるカレントミラー回路に依るものや、図3に示すデプレッション型のトランジスタ301に依るものや、図4に示す抵抗401に依るもので、構成される。電圧制限回路102は、出力電圧VOUTが所望の電圧より高くなると、インピーダンスが小さくなる。電圧制限回路102は、例えば、図5に示す様なダイオード501と基準電圧回路502基準電圧回路502は、ダイオードであっても良いに依るものや、図6に示すような飽和接続されたトランジスタ601に依るもので、構成される。以下に、本実施形態のボルテージレギュレータの動作について説明する。電源起動時や電源変動時などの電源電圧VDDがパルス的に変化しとき、またはボルテージレギュレータの出力端子1102に接続された負荷が急激に変化したときに、電圧カップリングの影響や、出力トランジスタ1106の負荷への電流供給能力を超えることなどで、出力電圧VOUTが低下する。出力電圧VOUTを分圧する分圧電圧VAも低下するので、エラーアンプ1105の出力電圧VERRが低くなる。従って、出力トランジスタ1106は、ON抵抗が小さくなるので、瞬時に大きな電流を流そうとする。このとき、出力トランジスタ1106と電圧源1107の間に設けられた電流制限回路101に依って、出力トランジスタ1106の駆動電流は制限される。例えば、図2の電流制限回路101の場合は、電流源201が流す電流を制限する。また、出力トランジスタ1106の駆動電流が増加すると、出力電圧VOUTも高くなる。このとき、出力端子1102に設けられた電圧制限回路102によって、出力電圧VOUTは制限される。例えば、図5の電圧制限回路102の場合は、出力端子1102と接地端子の間に順バイアス接続したダイオード501によって、出力端子1102の電圧が大きくなるとインピーダンスが小さくなる。更に、出力トランジスタ1106の駆動電流はダイオード501によっても制限されるので、出力電圧VOUTは過大なオーバーシュートを起こさず動作させることが可能となる。従って、本実施形態のボルテージレギュレータは、出力電圧の過大なオーバーシュートを起こさず動作させることが可能となり、オーバーシュート特性を改善したボルテージレギュレータを提供することが出来る。本実施形態のボルテージレギュレータでは、分圧抵抗1103、分圧抵抗1104によって、出力電圧VOUTを分圧するものとして説明したが、これらの抵抗値は、ゼロまたは過大な値として構成しても、所望の分圧比が得られれば、同様の効果が得られる。本実施形態のボルテージレギュレータでは、電流制限回路101が出力トランジスタ1106にとってハイサイドに設けられているとして説明したが、図7及び図8に示すようにロウサイドに設けられても同様の効果が得られる。図8は、電流制限回路101をデプレッション型トランジスタ801で構成した例を示したものである。図8において、出力電圧VOUTが高くなるほど、デプレッション型トランジスタ801はバックゲート電圧降下により閾値電圧が高くなり、電流をより制限するように動作する。従って、ボルテージレギュレータが安定動作しているときは、出力トランジスタ1106の駆動電流を大きくし、出力電圧VOUTが高くなったときのみ、電流をより制限することが出来るといった、更なるメリットが得られる。本実施形態のボルテージレギュレータでは、電流制限回路101が、図2、図3、図4、図7に示すようなものとして説明したが、同様の機能を有することが可能な、その他の構成でも同様な効果が得られる。本実施形態のボルテージレギュレータでは、電圧制限回路102が、図5、図6に示す様なものとして説明したが、これらを構成するダイオードまたはトランジスタは、出力電圧VOUTによって、適切に直列させても良い。また、同様の機能を有することが可能な、その他の構成でも同様な効果が得られる。例えば、ダイオードの代わりに、ダイオード接続させたトランジスタを設けても良い。本実施形態のボルテージレギュレータでは、出力トランジスタがP型であるとして説明したが、N型であるとしても同様な効果が得られる。この場合のブロック図の例を図9及び図10に示す。出力トランジスタは、エンハンスメント型であるか、デプレッション型であるか、その形態は限定されない。