n型を有する炭化珪素基板の上に、前記炭化珪素基板に面する底面側と前記底面側と反対の上面側とを有し、p型を有するコレクタ層を形成する工程と、前記コレクタ層の前記上面側の上に、n型を有するドリフト層を形成する工程と、前記ドリフト層の上に設けられp型を有するボディ領域と、前記ボディ領域によって前記ドリフト層から隔てられるように前記ボディ領域の上に設けられn型を有するエミッタ領域とを形成する工程と、前記ドリフト層と前記エミッタ領域とをつなぐように前記ボディ領域の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記炭化珪素基板を除去することによって前記コレクタ層の前記底面側を露出する工程とを備える、炭化珪素半導体装置の製造方法。前記コレクタ層の前記底面側を露出する工程は、前記ゲート電極を形成する工程の前に行われる、請求項1に記載の炭化珪素半導体装置の製造方法。前記コレクタ層の前記底面側を露出する工程は、前記ゲート絶縁膜を形成する工程の前に行われる、請求項1または2に記載の炭化珪素半導体装置の製造方法。前記コレクタ層の前記底面側を露出する工程は、前記コレクタ層の前記底面側の一部を除去する工程を含む、請求項1~3のいずれか1項に記載の炭化珪素半導体装置の製造方法。前記コレクタ層を形成する工程は、炭化珪素を厚さ10μm以上堆積することによって行われる、請求項1~4のいずれか1項に記載の炭化珪素半導体装置の製造方法。前記コレクタ層の前記底面側を露出する工程は、前記コレクタ層が厚さ5μm以上残存するように行われる、請求項1~5のいずれか1項に記載の炭化珪素半導体装置の製造方法。前記コレクタ層を形成する工程は、濃度1×1017cm3以上1×1021cm3以下のアクセプタ型不純物を含有する炭化珪素を堆積することによって行われる、請求項1~6のいずれか1項に記載の炭化珪素半導体装置の製造方法。n型を有する炭化珪素基板の上に、前記炭化珪素基板に面する底面側と前記底面側と反対の上面側とを有し、n型を有するドリフト層を形成する工程と、前記炭化珪素基板を除去することによって前記ドリフト層の前記底面側を露出する工程と、前記ドリフト層の前記底面側の上に、p型を有するコレクタ層を形成する工程と、前記コレクタ層を形成する工程の後に、前記ドリフト層の前記上面側の上に設けられp型を有するボディ領域と、前記ボディ領域によって前記ドリフト層から隔てられるように前記ボディ領域の上に設けられn型を有するエミッタ領域とを形成する工程と、前記ドリフト層と前記エミッタ領域とをつなぐように前記ボディ領域の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程とを備える、炭化珪素半導体装置の製造方法。前記コレクタ層を形成する工程は、前記ドリフト層の前記底面側の上におけるエピタキシャル成長によって行われる、請求項8に記載の炭化珪素半導体装置の製造方法。前記コレクタ層を形成する工程は、前記ドリフト層の前記底面側の上へ不純物を注入することによって行われる、請求項8に記載の炭化珪素半導体装置の製造方法。前記コレクタ層を形成する工程の後に、前記コレクタ層中の前記不純物を活性化するための活性化アニールを行う工程と、前記活性化アニールを行う工程の後に、前記コレクタ層に対して犠牲酸化を行う工程とをさらに備える、請求項10に記載の炭化珪素半導体装置の製造方法。前記活性化アニールを行う工程の前に前記コレクタ層の上に保護層を形成する工程と、前記活性化アニールを行う工程の後に、酸化によって前記保護層を除去する工程とをさらに備える、請求項11に記載の炭化珪素半導体装置の製造方法。前記保護層はカーボン層である、請求項12に記載の炭化珪素半導体装置の製造方法。前記ドリフト層の前記底面側を露出する工程は、前記ドリフト層の前記底面側の一部を除去する工程を含む、請求項8~13のいずれか1項に記載の炭化珪素半導体装置の製造方法。前記コレクタ層の前記底面側を露出する工程は、前記ドリフト層が厚さ75μm以上残存するように行われる、請求項8~14のいずれか1項に記載の炭化珪素半導体装置の製造方法。上記のように、nチャネル型IGBTを製造するためのp型SiC基板、特に電力用半導体装置に適した4H-SiC基板は、十分な特性を有するものを準備することが困難である。この理由は、p型4H-SiCのバルク成長が難しく、成長中に結晶性などに問題が生じやすいためである。本発明は、上記の問題点に鑑みてなされたものであり、その目的は、p型ではなくn型のSiC基板を用いた工程から開始し得る、nチャネル型IGBTの製造方法を提供することである。本発明の一の局面に従う炭化珪素半導体装置の製造方法は、次の工程を有する。n型を有する炭化珪素基板の上に、炭化珪素基板に面する底面側と底面側と反対の上面側とを有し、p型を有するコレクタ層が形成される。コレクタ層の上面側の上に、n型を有するドリフト層が形成される。ドリフト層の上に設けられp型を有するボディ領域と、ボディ領域によってドリフト層から隔てられるようにボディ領域の上に設けられn型を有するエミッタ領域とが形成される。ドリフト層とエミッタ領域とをつなぐようにボディ領域の上にゲート絶縁膜が形成される。ゲート絶縁膜の上にゲート電極が形成される。炭化珪素基板を除去することによってコレクタ層の底面側が露出される。この製造方法によれば、n型を有する炭化珪素基板を用いて、n型を有するドリフト層と、p型を有するコレクタ層とを含む半導体装置を得ることができる。具体的には、n型を有する炭化珪素基板を用いて、nチャネル型IGBTを得ることができる。上記一の局面に従う製造方法において好ましくは、コレクタ層の底面側を露出する工程は、ゲート電極を形成する工程の前に行われる。これにより、ゲート電極、またはその上方に設けられ得るエミッタ配線などの配線に、コレクタ層の底面側を露出する工程に起因してダメージが生じることを、避けることができる。上記一の局面に従う製造方法において好ましくは、コレクタ層の底面側を露出する工程は、ゲート絶縁膜を形成する工程の前に行われる。これにより、ゲート絶縁膜に、コレクタ層の底面側を露出する工程に起因してダメージが生じることを、避けることができる。上記一の局面に従う製造方法において好ましくは、コレクタ層の底面側を露出する工程は、コレクタ層の底面側の一部を除去する工程を含む。これにより、工程ばらつきが存在しても、コレクタ層の底面側がより確実に露出される。上記一の局面に従う製造方法において好ましくは、コレクタ層を形成する工程は、炭化珪素を厚さ10μm以上堆積することによって行われる。これにより、コレクタ層の一部を除去する工程に起因したコレクタ層の厚さの減少を考慮したコレクタ層の形成が行われる。上記一の局面に従う製造方法において好ましくは、コレクタ層の底面側を露出する工程は、コレクタ層が厚さ5μm以上残存するように行われる。これにより、コレクタ層の厚さのばらつきを抑制することができ、またパンチスルーの発生を抑制することができる。上記一の局面に従う製造方法において好ましくは、コレクタ層を形成する工程は、濃度1×1017cm3以上1×1021cm3以下のアクセプタ不純物を含有する炭化珪素を堆積することによって行われる。これにより、コレクタ層とその上に形成される電極コレクタ電極との間のオーミック抵抗を小さくすることができる。本発明の他の局面に従う炭化珪素半導体装置の製造方法は、次の工程を有する。n型を有する炭化珪素基板の上に、炭化珪素基板に面する底面側と底面側と反対の上面側とを有し、n型を有するドリフト層が形成される。炭化珪素基板を除去することによってドリフト層の底面側が露出される。ドリフト層の底面側の上に、p型を有するコレクタ層が形成される。コレクタ層を形成する工程の後に、ドリフト層の上面側の上に設けられp型を有するボディ領域と、ボディ領域によってドリフト層から隔てられるようにボディ領域の上に設けられn型を有するエミッタ領域とが形成される。ドリフト層とエミッタ領域とをつなぐようにボディ領域の上にゲート絶縁膜が形成される。ゲート絶縁膜の上にゲート電極が形成される。この製造方法によれば、n型を有する炭化珪素基板を用いて、n型を有するドリフト層と、p型を有するコレクタ層とを含む半導体装置を得ることができる。具体的には、n型を有する炭化珪素基板を用いて、nチャネル型IGBTを得ることができる。上記他の局面に従う製造方法において好ましくは、コレクタ層を形成する工程は、ドリフト層の底面側の上におけるエピタキシャル成長によって行われる。これにより炭化珪素半導体装置に、エピタキシャル成長によって形成されたコレクタ層を設けることができる。上記他の局面に従う製造方法において好ましくは、コレクタ層を形成する工程は、ドリフト層の底面側の上へ不純物を注入することによって行われる。これにより炭化珪素半導体装置に、不純物注入によって形成されたコレクタ層を設けることができる。より好ましくは、コレクタ層を形成する工程の後に、コレクタ層中の不純物を活性化するための活性化アニールが行われる。また活性化アニールを行う工程の後に、コレクタ層に対して犠牲酸化が行われる。これにより、活性化アニールに起因して生じたコレクタ層上のダメージを、犠牲酸化によって除去することができる。さらに好ましくは、活性化アニールを行う工程の前にコレクタ層の上に保護層が形成される。また活性化アニールを行う工程の後に、酸化によって保護層が除去される。これにより、活性化アニールに起因したコレクタ層上へのダメージを抑制することができる。またコレクタ層上における犠牲酸化が行われる場合、保護層の酸化による除去に引き続いてコレクタ層を犠牲酸化することができるので、工程を簡素化することができる。さらに好ましくは保護層はカーボン層である。これにより、保護層の材料を、容易に酸化され得るものとすることができる。上記他の局面に従う製造方法において好ましくは、ドリフト層の底面側を露出する工程は、ドリフト層の底面側の一部を除去する工程を含む。これにより、工程ばらつきが存在しても、ドリフト層の底面側をより確実に露出することができる。上記他の局面に従う製造方法において好ましくは、コレクタ層の底面側を露出する工程は、ドリフト層が厚さ75μm以上残存するように行われる。これにより、炭化珪素半導体装置の耐圧を十分に確保することができ、またドリフト層が、それのみでハンドリングされ得るのに十分な厚さを有することができる。上記のように本発明によれば、n型を有する炭化珪素基板を用いて、nチャネル型IGBTを得ることができる。以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中においては、個別方位を[]、集合方位を<>、個別面を、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、-バーを数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。実施の形態1図1に示すように、本実施の形態の炭化珪素半導体装置100eは、プレーナゲート構造を有するnチャネル型IGBTである。炭化珪素半導体装置100eは、コレクタ層101eと、ドリフト層102と、ボディ領域103と、エミッタ領域104と、p領域105と、ゲート絶縁膜108と、ゲート電極109と、層間絶縁膜110と、エミッタコンタクト電極112と、エミッタ配線113と、コレクタ電極114とを有する。コレクタ層101e、ドリフト層102、ボディ領域103、エミッタ領域104、p領域105の各々は、炭化珪素SiCから作られており、好ましくはその結晶構造がポリタイプ4Hを有する。コレクタ層101e、ボディ領域103およびp領域105の各々はp型を有し、ドリフト層102およびエミッタ領域104の各々はn型を有する。エミッタ領域104の不純物濃度はドリフト層102の不純物濃度よりも高い。p領域105の不純物濃度はボディ領域103の不純物濃度よりも高い。p型を付与するためのアクセプタ不純物は、たとえばアルミニウムAlまたは硼素Bである。n型を付与するためのドナー不純物は、たとえば窒素NまたはリンPである。コレクタ層101eが有するアクセプタ型不純物はコレクタ層101eのエピタキシャル成長時に導入されたものであり、アクセプタ不純物濃度は、好ましくは1×1017cm3以上1×1021cm3以下であり、より好ましくは1×1019cm3以上1×1020cm3以下である。コレクタ層101eは、底面側101Bと底面側101Bと反対の上面側101Tとを有する。コレクタ層101eの厚さは、好ましくは5μm以上である。ドリフト層102は、コレクタ層101eの上面側101Tの上に設けられている。ドリフト層102の厚さは、好ましくは75μm以上である。ボディ領域103は、ドリフト層102の上に設けられている。エミッタ領域104は、ボディ領域103によってドリフト層102から隔てられるようにボディ領域103の上に設けられている。p領域105は、エミッタ領域104と接するようにボディ領域103の上に設けられている。ゲート絶縁膜108は、ドリフト層102とエミッタ領域104とをつなぐようにボディ領域103の上に設けられている。ボディ領域103の、ゲート絶縁膜108に対向する面図中、上面の面方位は、好ましくは{0-33-8}であり、より好ましくは0-33-8である。ゲート絶縁膜108は、好ましくは酸化膜であり、たとえば酸化珪素膜である。ゲート電極109は、ゲート絶縁膜108の上に設けられている。ゲート電極109は、導電体から作られており、たとえば、不純物が添加されたポリシリコン、またはAlから作られている。エミッタコンタクト電極112はエミッタ領域104およびp領域105の各々の上に設けられている。エミッタコンタクト電極112は、エミッタ領域104およびp領域105の各々にオーミックに接続された電極であり、好ましくはシリサイドから作られており、たとえばニッケルシリサイドから作られている。エミッタ配線113は、エミッタコンタクト電極112および層間絶縁膜110の各々の上に設けられている。層間絶縁膜110は、ゲート電極109とエミッタ配線113との間を電気的に絶縁するように設けられている。層間絶縁膜110は、たとえば酸化珪素膜である。コレクタ電極114はコレクタ層101eの底面側101Bの上に設けられている。コレクタ電極114は、コレクタ層101eにオーミックに接続された電極であり、好ましくはシリサイドから作られており、たとえばニッケルシリサイドから作られている。次に、炭化珪素半導体装置100eのIGBTとしての動作を説明する。ゲート電極109に印加された正電圧が閾値を超えると、ボディ領域103のうち、ゲート絶縁膜108を介してゲート電極109と対向する領域チャネル領域に反転層が形成される。これによりエミッタ領域104とドリフト層102とが電気的に接続される。よって、エミッタ領域104からドリフト層102へ電子が供給される。これに対応してコレクタ層101eからドリフト層102に正孔が供給される。この結果、ドリフト層102において伝導度変調が生じ、これにより、ドリフト層102の抵抗率が顕著に低下する。これによりエミッタコンタクト電極112とコレクタ電極114との間の電気抵抗が顕著に低下する。すなわちIGBTがオン状態となる。一方、ゲート電極109に印加される正電圧が閾値以下の場合、上記チャネル領域に反転層が形成されないためIGBTはオフ状態となる。図2に示すように、炭化珪素半導体装置100eの製造方法は、おおよそステップS101~106図2によって行われる。製造方法の詳細について、以下に説明する。図3に示すように、n型を有する炭化珪素基板90が準備される。炭化珪素基板90の主面図中、上面の面方位は、好ましくは{0-33-8}であり、より好ましくは0-33-8である。次にこの主面上に、p型を有するコレクタ層101eがエピタキシャル成長によって形成される図2:ステップS101。このエピタキシャル成長は、好ましくは、コレクタ層101eのアクセプタ型不純物濃度が1×1017cm3以上1×1021cm3以下となるように行われ、より好ましくは1×1019cm3以上1×1020cm3以下となるように行われる。そのようなエピタキシャル成長は、たとえばCVDChemicalVaporDeposition法によって行い得る。コレクタ層101eの形成は、好ましくは、炭化珪素を厚さ10μm以上堆積することによって行われる。図4に示すように、コレクタ層101eの上面側101Tの上に、n型を有するドリフト層102がエピタキシャル成長によって形成される図2:ステップS102。図5に示すように、ドリフト層102の上に設けられp型を有するボディ領域103と、ボディ領域103によってドリフト層102から隔てられるようにボディ領域103の上に設けられn型を有するエミッタ領域104とが形成される図2:ステップS103。またボディ領域103の上にp領域105が形成される。ボディ領域103、エミッタ領域104およびp領域105の各々は、イオン注入によって形成され得る。図6に示すように、ドリフト層102、ボディ領域103、エミッタ領域104およびp領域105によって構成される表面図中、上面上に、保護層91が形成される。保護層91は、好ましくは容易に酸化され得る材料からなり、たとえばカーボン層である。次に、上記イオン注入によって注入された不純物を活性化するための活性化アニールが行われる。たとえば、アルゴンなどの不活性ガス雰囲気中において1700°Cで30分間の加熱が行われる。次に保護層91が除去される。保護層91の除去は、たとえば保護層91の酸化によって行い得る。図7および図8に示すように、炭化珪素基板90を除去することによってコレクタ層101eの底面側101Bが露出される図2:ステップS104。具体的には、図中矢印GRに示す方向へ破線位置までの研削が行われることによって、炭化珪素基板90が除去される。このときコレクタ層101eの底面側101Bの一部が除去されてもよい。好ましくはこの除去は、コレクタ層101eが厚さ5μm以上残存するように行われる。図9に示すように、ゲート絶縁膜108が形成される図2:ステップS105。ゲート絶縁膜108はボディ領域103の上においてドリフト層102とエミッタ領域104とをつなぐように形成される。ゲート絶縁膜108の形成は、たとえば熱酸化によって行い得る。熱酸化は、たとえば、酸素雰囲気中における1300°Cでの60分間の加熱により行われる。なおこの活性化アニールの後に、雰囲気ガスとして一酸化窒素NOガスを用いるNOアニールが行われてもよい。温度プロファイルは、たとえば、温度1100°C以上1300°C以下、保持時間1時間程度の条件を有する。これにより、ゲート絶縁膜108とボディ領域103との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、IGBTのチャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、NOガス以外のガスが雰囲気ガスとして用いられてもよい。このNOアニールの後にさらに、雰囲気ガスとしてアルゴンArを用いるArアニールが行われてもよい。Arアニールの加熱温度は、上記NOアニールの加熱温度よりも高く、ゲート絶縁膜108の融点よりも低いことが好ましい。この加熱温度が保持される時間は、たとえば1時間程度である。これにより、ゲート絶縁膜108とボディ領域103との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Arガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。図10に示すように、ゲート絶縁膜108の上にゲート電極109が形成される図2:ステップS106。この形成は、たとえばCVD法によるポリシリコン膜の形成と、このポリシリコン膜の、RIEReactiveIonEtchingによるパターニングとによって行い得る。図11に示すように、層間絶縁膜110が形成される。具体的には、たとえばCVD法により層間絶縁膜110が形成された後、RIEによりエミッタコンタクト電極112を形成すべき領域に対応する層間絶縁膜110およびゲート絶縁膜108が除去される。そしてこの、層間絶縁膜110およびゲート絶縁膜108が除去された領域上にエミッタコンタクト電極112が形成される。またコレクタ層101e上にコレクタ電極114が形成される。エミッタコンタクト電極112およびコレクタ電極114の形成方法は、具体的には、ニッケル膜などの金属膜の成膜とそのシリサイド化とによって行い得る。図1に示すように、エミッタ配線113図1が形成されることで、炭化珪素半導体装置100eが得られる。なお、パッシベーション膜図示せずが形成されてもよい。本実施の形態によれば、n型を有する炭化珪素基板90図3を用いて、図1に示すように、pチャネル型ではなくnチャネル型のIGBTを製造することができる。またコレクタ層101eの底面側101Bを露出する工程図7は、ゲート電極109を形成する工程図10の前に行われる。これにより、ゲート電極109またはその上方に設けられるエミッタ配線113図1に、上述した露出する工程に起因してダメージが生じることを、避けることができる。またコレクタ層101eの底面側101Bを露出する工程図7は、ゲート絶縁膜108を形成する工程図9の前に行われる。これにより、ゲート絶縁膜108に、上述した露出する工程に起因してダメージが生じることを、避けることができる。またコレクタ層101eの底面側101Bが露出される際に、図7の破線に示すように、コレクタ層101eの底面側101Bの一部が除去されてもよい。これにより、工程ばらつきが存在しても、コレクタ層101eの底面側101Bがより確実に露出される。またコレクタ層101eを形成する工程図3は、好ましくは炭化珪素を厚さ10μm以上堆積することによって行われる。これにより、コレクタ層101eの一部を除去する工程図7に起因したコレクタ層101eの厚さの減少を考慮したコレクタ層101eの形成が行われ得る。またコレクタ層101eの底面側101Bを露出する工程図7は、好ましくはコレクタ層101eが厚さ5μm以上残存するように行われる。これにより、コレクタ層101eの厚さのばらつきを抑制することができ、また炭化珪素半導体装置100e図1の動作中のパンチスルーの発生を抑制することができる。またコレクタ層101eを形成する工程図3は、好ましくは濃度1×1017cm3以上1×1021cm3以下、より好ましくは1×1019cm3以上1×1020cm3以下のアクセプタ不純物を含有する炭化珪素を堆積することによって行われる。これにより、コレクタ層101eとコレクタ電極114図1との間のオーミック抵抗を小さくすることができる。実施の形態2本実施の形態の炭化珪素半導体装置は、実施の形態1の炭化珪素半導体装置100eとほぼ同様のものである。その製造方法はおおよそステップS201~S206図12によって行われる。製造方法の詳細について、以下に説明する。図13に示すように、n型を有する炭化珪素基板90が準備される。炭化珪素基板90の主面図中、上面の面方位は、好ましくは{0-33-8}であり、より好ましくは0-33-8である。次にこの主面上に、n型を有するドリフト層102がエピタキシャル成長によって形成される図12:ステップS201。ドリフト層102は、炭化珪素基板90に面する底面側102Bと、底面側と反対の上面側102Tとを有する。上記のエピタキシャル成長は、たとえば、ドナー型不純物となる原子を含有するプロセスガスを用いたCVD法によって行い得る。図13および図14に示すように、炭化珪素基板90を除去することによってドリフト層102の底面側102Bが露出される図12:ステップS202。具体的には、図中矢印GRに示す方向へ破線位置までの研削が行われることによって、炭化珪素基板90が除去される。このときドリフト層102の底面側102Bの一部が除去されてもよい。好ましくはこの除去は、ドリフト層102が厚さ75μm以上残存するように行われる。図15に示すように、ドリフト層102の底面側の上に、p型を有するコレクタ層101eが形成される図12:ステップS203。本実施の形態においては、この形成はドリフト層102の底面側の上におけるエピタキシャル成長によって行われる。このエピタキシャル成長は、たとえば、アクセプタ型不純物となる原子を含有するプロセスガスを用いたCVD法によって行い得る。図15および図16に示すように、ドリフト層102の上面側102Tの上に設けられp型を有するボディ領域103と、ボディ領域103によってドリフト層102から隔てられるようにボディ領域103の上に設けられn型を有するエミッタ領域104とが形成される図12:ステップS204。またボディ領域103の上にp領域105が形成される。ボディ領域103、エミッタ領域104およびp領域105の各々は、イオン注入によって形成され得る。次に図9~図11実施の形態1と同様の工程が行われる。すなわち、ゲート絶縁膜108が形成され図12:ステップS205、次にゲート電極109が形成され図12:ステップS206、また層間絶縁膜110、およびコレクタ電極114が形成される。次にエミッタ配線113図1が形成されることで、炭化珪素半導体装置100e図1とほぼ同様の構造が得られる。本実施の形態によれば、n型を有する炭化珪素基板90図13を用いて、実施の形態1図1と同様、pチャネル型ではなくnチャネル型のIGBTを製造することができる。またコレクタ層101eを形成する工程は、ドリフト層102の底面側102Bの上におけるエピタキシャル成長によって行われる。これによりエピタキシャル成長によって形成されたコレクタ層101eを設けることができる。またドリフト層102の底面側102Bが露出される際に、図13の破線に示すように、ドリフト層102の底面側102Bの一部が除去されてもよい。これにより、工程ばらつきが存在しても、ドリフト層102の底面側102Bをより確実に露出することができる。またコレクタ層101eの底面側102Bを露出する工程図13は、好ましくはドリフト層102が厚さ75μm以上残存するように行われる。これにより、炭化珪素半導体装置の耐圧を十分に確保することができ、またドリフト層102が、図14に示すようにそれのみでハンドリングされ得るよう、十分な厚さを有することができる。またドリフト層102がエピタキシャル成長によって形成されるので、ドリフト層102の欠陥を少なくすることができる。これにより炭化珪素半導体装置の耐圧を高めることができる。実施の形態3図17に示すように、本実施の形態の炭化珪素半導体装置100iは、エピタキシャル成長によってアクセプタ型不純物が導入されたコレクタ層101eに代わって、イオン注入によってアクセプタ型不純物が導入されたコレクタ層101iを有する。これ以外の構成については、上述した実施の形態2の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。炭化珪素半導体装置100iの製造方法は、ステップS201~S206図12による点では実施の形態2と同様であるが、詳細において実施の形態2と異なる。以下に炭化珪素半導体装置100iの製造方法について説明する。まず図14実施の形態2と同様の工程により、露出された底面側102Bを有するドリフト層102が形成される図12:ステップS201。図18に示すように、ドリフト層102の底面側102Bの上へアクセプタ型不純物を注入することによって図中、矢印IJ、コレクタ層101iが形成される。図19に示すように、ドリフト層102の上面側102Tの上に設けられp型を有するボディ領域103と、ボディ領域103によってドリフト層102から隔てられるようにボディ領域103の上に設けられn型を有するエミッタ領域104とが形成される図12:ステップS204。またボディ領域103の上にp領域105が形成される。ボディ領域103、エミッタ領域104およびp領域105の各々は、イオン注入によって形成され得る。図20に示すように、コレクタ層101iの上に保護層91が形成される。また、ボディ領域103、エミッタ領域104、およびp領域105が形成されたドリフト層102の上面側の上にも、保護層91が形成される。保護層91は酸化可能な材料からなり、好ましくはカーボン層である。次に、コレクタ層101i、ボディ領域103、エミッタ領域104、およびp領域105中の不純物を活性化するための活性化アニールが行われる。図21に示すように、上記活性化アニールの後に、酸化によって保護層91が除去される。またコレクタ層101iの底面側に対して犠牲酸化が行われる。保護層91の酸化による除去と、コレクタ層101iの底面側の犠牲酸化とは、共に酸化工程であることから連続的に行うことができる。コレクタ層101iの酸化された部分はエッチングによって除去される。さらに、実施の形態2と同様に、ステップS205およびS206図12を含む工程を経ることで、炭化珪素半導体装置100i図17が得られる。本実施の形態によれば、コレクタ層101iを形成する工程は、図18に示すように、ドリフト層102の底面側102Bの上へ不純物を注入することによって行われる。これにより炭化珪素半導体装置100iに、不純物注入によって形成されたコレクタ層101iを設けることができる。またコレクタ層101iを形成する工程の後に、コレクタ層101i中の不純物を活性化するための活性化アニールが行われる。また活性化アニールを行う工程の後に、コレクタ層101iに対して犠牲酸化が行われる。これにより、活性化アニールに起因して生じたコレクタ層101i上のダメージを、犠牲酸化によって除去することができる。また活性化アニールを行う工程の前にコレクタ層101iの上に保護層91が形成される。また活性化アニールを行う工程の後に、酸化によって保護層が除去される。これにより、活性化アニールに起因したコレクタ層101i上へのダメージを抑制することができる。またコレクタ層101i上における犠牲酸化が行われる際に、保護層91の酸化による除去に引き続いてコレクタ層101iを犠牲酸化することができるので、工程を簡素化することができる。実施の形態4図22に示すように、本実施の形態の炭化珪素半導体装置200eは、トレンチゲート構造を有するnチャネル型IGBTである。炭化珪素半導体装置200eは、実施の形態1と同様の、コレクタ層101eと、ドリフト層102と、コレクタ電極114とを有する。また炭化珪素半導体装置200eは、ボディ領域203と、エミッタ領域204と、p領域205と、ゲート絶縁膜208と、ゲート電極209と、層間絶縁膜210と、エミッタコンタクト電極212と、エミッタ配線213とを有する。ゲート絶縁膜208は、トレンチ206の内壁上において、ドリフト層102とエミッタ領域204とをつなぐように設けられている。ボディ領域203の、ゲート絶縁膜208に対向する面の面方位は、好ましくは{0-33-8}であり、より好ましくは0-33-8である。炭化珪素半導体装置200eの製造方法は、ステップS101~S106図2による点では実施の形態1と同様であるが、詳細において実施の形態1と異なる。以下に炭化珪素半導体装置200eの製造方法について説明する。まず、ステップS101およびS102図2として、図4実施の形態1までと同様の工程が行われる。図23に示すように、ドリフト層102の上に設けられp型を有するボディ領域203と、ボディ領域203によってドリフト層102から隔てられるようにボディ領域103の上に設けられn型を有するエミッタ領域204とが形成される図2:ステップS103。ボディ領域203およびエミッタ領域204は、たとえばイオン注入によって形成され得る。図23および図24に示すように、炭化珪素基板90を除去することによってコレクタ層101eの底面側101Bが露出される図2:ステップS104。具体的には、図中矢印GRに示す方向へ破線位置までの研削が行われることによって、炭化珪素基板90が除去される。このときコレクタ層101eの底面側101Bの一部が除去されてもよい。好ましくはこの除去は、コレクタ層101eが厚さ5μm以上残存するように行われる。図25に示すように、エミッタ領域204上にマスク層217を形成する。マスク層217として、たとえばシリコン酸化膜などの絶縁膜を用いることができる。図26に示すように、マスク層217に開口部が形成される。開口部の形成はフォトリソグラフィを用いて行い得る。図27に示すように、マスク層217を用いたエッチングにより縦溝216が形成される。図28に示すように、側壁220を有するトレンチ206が形成される。この形成は、ドリフト層102、ボディ領域203およびエミッタ領域204において所定の結晶面を表出させる熱エッチングにより行われ得る。具体的には、反応性ガスとして酸素ガスと塩素ガスとの混合ガスを用いた熱処理が行われる。側壁220に表出する結晶面の面方位はたとえば0-33-8となっている。次に、マスク層217がエッチングなど任意の方法により除去される。次に、トレンチ206の内部からエミッタ領域204の上部表面上にまで延在するように、所定のパターンを有するレジスト膜図示せずを、フォトリソグラフィ法を用いて形成する。レジスト膜としては、トレンチ206の底部およびエミッタ領域204の上部表面の一部に開口パターンが形成されているものが用いられる。図29に示すように、上記レジスト膜をマスクとして用いてアクセプタ不純物をイオン注入することにより、トレンチ206の底部に電界緩和領域207が形成され、またエミッタ領域204の一部領域にp領域205が形成される。その後レジスト膜が除去される。次に、イオン注入により注入された不純物を活性化するための活性化アニールが行われる。図30に示すように、トレンチ206の内部からエミッタ領域204およびp領域205の上部表面上にまで延在するように、ゲート絶縁膜208が形成される図2:ステップS105。図31に示すように、トレンチ206の内部を充填するように、ゲート絶縁膜208上にゲート電極209が形成される図2:ステップS106。図32に示すように、ゲート電極209の上部表面、およびp領域205上において露出しているゲート絶縁膜208の上部表面上を覆うように、層間絶縁膜210が形成される。層間絶縁膜210およびゲート絶縁膜208に開口部が形成される。この開口部の底部においては、p領域205およびエミッタ領域204の一部が露出した状態となる。次にこの開口部の内部に充填された導電体膜により、エミッタコンタクト電極212が形成される。エミッタコンタクト電極212はp領域205およびエミッタ領域204とオーミック接触したオーミック電極である。また、コレクタ層101eの底面側の上にコレクタ電極114が形成される。次にエミッタコンタクト電極212の上部表面に接触するとともに、層間絶縁膜210の上部表面上に延在するエミッタ配線213図22が形成される。これにより炭化珪素半導体装置200eが形成される。本実施の形態によっても、実施の形態1とほぼ同様の効果が得られる。実施の形態5本実施の形態の炭化珪素半導体装置は、実施の形態4の炭化珪素半導体装置200e図22とほぼ同様のものである。その製造方法はおおよそステップS201~S206図12によって行われる。具体的にはまず、ステップS201~S203図12として、図15実施の形態2までと同様の工程が行われる。次に図33に示すように、ドリフト層102の上面側102Tの上に、実施の形態4と同様のボディ領域203およびエミッタ領域204が形成される図12:ステップS204。次に、ステップS205およびS206図12を含む工程として、図25以降実施の形態4と同様の工程が行われる。これにより炭化珪素半導体装置200eとほぼ同様の構成が得られる。本実施の形態によっても、実施の形態2とほぼ同様の効果が得られる。実施の形態6図34に示すように、本実施の形態の炭化珪素半導体装置200iは、エピタキシャル成長によってアクセプタ型不純物が導入されたコレクタ層101eに代わって、イオン注入によってアクセプタ型不純物が導入されたコレクタ層101iを有する。これ以外の構成については、実施の形態5の炭化珪素半導体装置200e図22とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。炭化珪素半導体装置200iの製造方法は、おおよそステップS201~S206図12によって行われる。具体的には、まず実施の形態3の図18までと同様の工程が行われる図12:ステップS201およびS203。この後、実施の形態5の図33以降の工程が行われることで、炭化珪素半導体装置200i図34が得られる。本実施の形態によっても、実施の形態3とほぼ同様の効果が得られる。今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。