"プラズマを照射することにより、炭化珪素基板の表面にシリコン窒化膜を成長させる第1膜成長工程と、前記シリコン窒化膜の表面にシリコン酸化膜を形成する第2膜形成工程と、を含むことを特徴とする半導体装置の製造方法。前記第1膜成長工程では、前記シリコン窒化膜を形成するための原料ガスをプラズマ化し、前記原料ガスに含まれる原子を前記炭化珪素基板に照射することにより、前記炭化珪素基板の表面に前記シリコン窒化膜を成長させることを特徴とする請求項1に記載の半導体装置の製造方法。前記第1膜成長工程では、前記原料ガスとして窒素ガスを用いることを特徴とする請求項2に記載の半導体装置の製造方法。前記第1膜成長工程では、電子サイクロトロン共鳴プラズマを照射することを特徴とする請求項1~3のいずれか一つに記載の半導体装置の製造方法。前記第2膜形成工程では、前記シリコン窒化膜の表面に前記シリコン酸化膜を堆積することを特徴とする請求項1~4のいずれか一つに記載の半導体装置の製造方法。前記第2膜形成工程では、プラズマ化学気相成長法により、前記シリコン窒化膜の表面に前記シリコン酸化膜を堆積することを特徴とする請求項5に記載の半導体装置の製造方法。前記第2膜形成工程では、電子サイクロトロン共鳴プラズマ化学気相成長法により、前記シリコン窒化膜の表面に前記シリコン酸化膜を堆積することを特徴とする請求項6に記載の半導体装置の製造方法。前記第2膜形成工程の後に、窒素雰囲気中で前記炭化珪素基板のアニール処理を行うアニール工程をさらに含むことを特徴とする請求項1~7のいずれか一つに記載の半導体装置の製造方法。前記アニール工程では、前記アニール処理を1200°C以上の温度で行うことを特徴とする請求項8に記載の半導体装置の製造方法。前記アニール工程では、前記アニール処理を1時間以上行うことを特徴とする請求項8または9に記載の半導体装置の製造方法。前記第1膜成長工程を行う前に、前記炭化珪素基板の表面に前記炭化珪素基板と同導電型の炭化珪素領域を形成し、前記第1膜成長工程では、プラズマを照射することにより、前記炭化珪素領域の表面にシリコン窒化膜を成長させることを特徴とする請求項1~10のいずれか一つに記載の半導体装置の製造方法。しかしながら、炭化珪素基板の表面にシリコン酸化膜を形成する方法としてさまざまな方法が提案されているものの、炭化珪素本来の特性を引き出すことができる方法は確立されていない。例えば、上述した従来技術では、後述するように、シリコン酸化膜と炭化珪素基板との接合界面において、MOS構造の電圧駆動型デバイスの実使用に耐えうる良好な界面特性を得ることができない。シリコン酸化膜と炭化珪素基板との接合界面における界面特性は、MOS構造の電圧駆動型デバイスのチャネル移動度やしきい値電圧Vthに悪影響を及ぼす。シリコン酸化膜と炭化珪素基板との接合界面において、MOS構造の電圧駆動型デバイスの実使用に耐えうる良好な界面特性を得るためには、炭化珪素基板とシリコン酸化膜との接合界面における界面準位密度、および炭化珪素基板のフラットバンド電圧Vfbを低減する必要がある。具体的には、シリコン酸化膜と炭化珪素基板との接合界面において、MOS構造の電圧駆動型デバイスの実使用に耐えうる良好な界面特性を得るためには、炭化珪素基板とシリコン酸化膜との接合界面における界面準位密度を1×1011cm2eV1台にまで低減し、炭化珪素基板のフラットバンド電圧Vfbをゼロに近づける必要がある。フラットバンド電圧Vfbとは、炭化珪素基板とシリコン酸化膜とが接合されることにより、フラットバンド状態から変化する炭化珪素基板の電位の変位量である。上述した非特許文献1の技術では、非特許文献1の図3に示すように、炭化珪素基板の伝導体近傍で、炭化珪素基板とシリコン酸化膜との接合界面における界面準位密度が1×1013cm2eV1程度と高密度であるため、チャネル移動度が低くなってしまう。また、上述した非特許文献2の技術では、非特許文献2の表1に示すように、炭化珪素基板のフラットバンド電圧Vfbが6.4V程度であるため、しきい値電圧Vthが高くなってしまう。一方、上述した非特許文献3の技術は、炭化珪素基板とシリコン酸化膜との接合界面における界面準位密度および炭化珪素基板のフラットバンド電圧Vfbともに、MOS駆動型デバイスの実使用に耐えうる良好な界面特性を得るための上記条件を満たしている。しかしながら、CVD法により炭化珪素基板の表面にシリコン窒化膜を堆積しているため、シリコン窒化膜を酸化する必要がある。このため、非特許文献3の図1に示すように、窒素N2ガス雰囲気中での1300°Cの温度のアニール処理の他に、シリコン窒化膜を酸化するための亜酸化窒素N2Oガス雰囲気中での1300°Cの温度のアニール処理を行っている。したがって、非特許文献3の技術では、高温度でのアニール処理を2回行う必要がある。また、上述した特許文献1の技術においても、高温度でのアニール処理を2回行う必要がある。この発明は、上述した従来技術による問題点を解消するため、界面準位密度およびフラットバンド電圧がともに良好な界面特性を有する半導体装置の製造方法を提供することを目的とする。上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、プラズマを照射することにより、炭化珪素基板の表面にシリコン窒化膜を成長させる第1膜成長工程と、前記シリコン窒化膜の表面にシリコン酸化膜を形成する第2膜形成工程と、を含むことを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1膜成長工程では、前記シリコン窒化膜を形成するための原料ガスをプラズマ化し、前記原料ガスに含まれる原子を前記炭化珪素基板に照射することで、前記炭化珪素基板の表面に前記シリコン窒化膜を成長させることを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1膜成長工程では、前記原料ガスとして窒素ガスを用いることを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1膜成長工程では、電子サイクロトロン共鳴プラズマを照射することを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第2膜形成工程では、前記シリコン窒化膜の表面に前記シリコン酸化膜を堆積することを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第2膜形成工程では、プラズマ化学気相成長法により、前記シリコン窒化膜の表面に前記シリコン酸化膜を堆積することを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第2膜形成工程では、電子サイクロトロン共鳴プラズマ化学気相成長法により、前記シリコン窒化膜の表面に前記シリコン酸化膜を堆積することを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第2膜形成工程の後に、窒素雰囲気中で前記炭化珪素基板のアニール処理を行うアニール工程をさらに含むことを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記アニール工程では、前記アニール処理を1200°C以上の温度で行うことを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記アニール工程では、前記アニール処理を1時間以上行うことを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1膜成長工程を行う前に、前記炭化珪素基板の表面に前記炭化珪素基板と同導電型の炭化珪素領域を形成し、前記第1膜成長工程では、プラズマを照射することにより、前記炭化珪素領域の表面にシリコン窒化膜を成長させることを特徴とする。上述した発明によれば、炭化珪素基板とシリコン酸化膜との接合界面における界面準位密度を1×1011cm2eV1台にまで低減し、かつ炭化珪素基板のフラットバンド電圧Vfbをゼロに近づけることができる。本発明にかかる半導体装置の製造方法によれば、界面準位密度およびフラットバンド電圧がともに良好な界面特性を有する半導体装置を提供することができるという効果を奏する。以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付すおよび-は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。実施の形態図1は、実施の形態にかかる半導体装置の要部を示す断面図である。実施の形態にかかる半導体装置は、炭化珪素からなる半導体基板炭化珪素基板1の表面にシリコン窒化SiN膜2およびシリコン酸化SiO2膜3が形成された、例えば、金属-酸化膜-半導体よりなるMOS構造の電圧駆動型デバイスである。炭化珪素基板1は、例えば、四層周期六方晶の炭化珪素4H-SiC基板であってもよい。炭化珪素基板1の表面のシリコンSi原子および炭素C原子は、窒素N原子で終端されている。これにより、炭化珪素基板1の表面には、シリコン窒化膜2と炭化窒素CNとの化合物が形成されている。炭化珪素基板1は、例えば、MOSゲート構造のドリフト領域を構成する。炭化珪素基板1の表面に、炭化珪素基板1と同導電型の炭化珪素領域が形成されていてもよい。炭化珪素基板1の表面に炭化珪素領域が形成されている場合、炭化珪素領域の表面のシリコン原子および炭素原子が窒素原子で終端され、炭化珪素領域の表面にシリコン窒化膜2と炭化窒素との化合物が形成される。炭化珪素領域は、例えばエピタキシャル層からなる。以下、炭化珪素基板1の表面にシリコン窒化膜2が形成されている場合を例に説明する。シリコン窒化膜2は、窒素をプラズマ照射することにより炭化珪素基板1の表面に成長された成長膜である。例えば、シリコン窒化膜2は、電子サイクロトロン共鳴ECR:ElectronCyclotronResonanceプラズマを照射することにより炭化珪素基板1の表面に成長された成長膜である。シリコン窒化膜2は、炭化珪素基板1とシリコン酸化膜3との界面に、未結合手をもつ炭素C原子が発生することを防ぐパッシベーション膜として機能する。シリコン窒化膜2の表面には、シリコン酸化膜3が堆積されている。シリコン酸化膜3は、プラズマ化学気相成長PCVD:PlasmaChemicalVaporDeposition法によりシリコン窒化膜2の表面に堆積された堆積膜であってもよい。また、シリコン酸化膜3は、ECRプラズマCVD法によりシリコン窒化膜2の表面に堆積された堆積膜であってもよい。シリコン酸化膜3のシリコン窒化膜2側の表面層には、シリコン窒化膜2側から拡散した窒素原子によりシリコン酸窒化物SiONが形成されている。シリコン窒化膜2およびシリコン酸化膜3が形成された炭化珪素基板1には、例えば、MOSゲート構造図示を省略が形成されている。シリコン酸化膜3は、例えば、MOSゲート構造のゲート絶縁膜を構成する。つぎに、炭化珪素基板1の表面にシリコン酸化膜3を形成する方法について説明する。図2は、実施の形態にかかる半導体装置の製造方法について示すフローチャートである。まず、四層周期六方晶の炭化珪素基板1を用意する。つぎに、洗浄液として過酸化水素H2O2からなる混合溶液を用いた洗浄いわゆるRCA洗浄、および洗浄液として希フッ酸HFを用いた洗浄以下、HF洗浄とするを行い、炭化珪素基板1の表面を洗浄するステップS1。具体的には、ステップS1において、例えば、HF洗浄を行い、炭化珪素基板1の表面を洗浄する。つぎに、洗浄液としてアンモニアNH4OHと過酸化水素とからなる混合溶液以下、SC-1溶液とするを用いて炭化珪素基板1の表面を洗浄する。つぎに、再びHF洗浄を行い、炭化珪素基板1の表面を洗浄する。つぎに、洗浄液として塩酸HClと過酸化水素H2O2とからなる混合溶液以下、SC-2溶液とするを用いて炭化珪素基板1の表面を洗浄する。1回目のSC-1溶液による洗浄からSC-2溶液による洗浄までの一連の工程がRCA洗浄である。ステップS1の処理を行う前に、例えばエピタキシャル成長法により、炭化珪素基板1の表面に、炭化珪素基板1と同導電型の炭化珪素領域を形成してもよい。炭化珪素基板1の表面に炭化珪素領域を形成した場合、炭化珪素領域の表面に上述したステップS1の処理を行う。炭化珪素基板1の表面に炭化珪素領域を形成した場合においても、炭化珪素基板1のみを用いる場合と同様に、後述する処理が行われる。つぎに、プラズマを照射することにより、炭化珪素基板1の表面にシリコン窒化膜2を成長させるステップS2。具体的には、原料ガスをプラズマ化し、原料ガスに含まれる原子を炭化珪素基板1に照射することにより、炭化珪素基板1の表面にシリコン窒化膜2を成長させる。プラズマを照射することにより、炭化珪素基板1の表面のシリコン原子と炭素原子との共有結合が破壊され、未結合手をもつシリコン原子および炭素原子が発生する。炭化珪素基板1の表面に発生したシリコン原子および炭素原子の未結合手は、その発生と同時にそれぞれ窒素原子で終端される。これにより、炭化珪素基板1の表面に、シリコン窒化膜2と炭化窒素との化合物が形成される。ステップS2においては、ECRプラズマを照射することにより上記処理を行うのが好ましい。すなわち、原料ガスをECRプラズマ化し、電界エネルギーを吸収した不対電子をもつ窒素原子を発生させて、この不対電子をもつ窒素原子を炭化珪素基板1に照射することで、炭化珪素基板1の表面にシリコン窒化膜2を成長させる。具体的には、例えば、ECRプラズマ装置を用いてもよい。ステップS2においてシリコン窒化膜2を成長させる際のECRプラズマ装置の設定条件の一例を次に示す。ECRプラズマ装置のチャンバー内を大気圧および常温とし、チャンバー内に原料ガスとしてアルゴンAr流量10sccmおよび窒素N2流量15sccmの混合ガスを導入する。また、ECRプラズマ装置に、ECR現象を利用して原料ガスをプラズマ化する際に、サイクロトロン運動を行う電子に吸収される電界エネルギーを発生させる電力としてマイクロ波電力を250W供給する。シリコン窒化膜2を成長させる際の処理時間は、例えば30分間であってもよい。つぎに、シリコン窒化膜2の表面にシリコン酸化膜3を形成するステップS3。具体的には、例えば、プラズマCVD法によりシリコン窒化膜2の表面にシリコン酸化膜3を堆積してもよいし、ECRプラズマCVD法によりシリコン窒化膜2の表面にシリコン酸化膜3を堆積してもよい。ステップS3においてECRプラズマCVD法を用いる場合、例えば、ECRプラズマ装置を用いてもよい。ステップS3においてシリコン酸化膜3を形成する際のECRプラズマ装置の設定条件の一例を次に示す。ECRプラズマ装置のチャンバー内を大気圧および常温とし、チャンバー内に原料ガスとしてアルゴンAr流量16sccmおよび酸素O2流量8sccmの混合ガスを導入する。また、ECRプラズマ装置に、ECR現象を利用して原料ガスをプラズマ化するための電力として、マイクロ波電力およびRFRadioFrequency電力をそれぞれ300W供給する。シリコン酸化膜3を形成する際の処理時間は、例えば30分間であってもよい。つぎに、窒素雰囲気中で、シリコン窒化膜2およびシリコン酸化膜3が形成された炭化珪素基板1のアニール処理を行うステップS4。アニール処理は、例えば、1200°C以上の温度で1時間以上行うことが好ましい。ステップS4の処理により、シリコン酸化膜3とシリコン窒化膜2との界面では、シリコン窒化膜2からシリコン酸化膜3側に窒素原子が拡散する。これにより、シリコン酸化膜3とシリコン窒化膜2との界面において、シリコン酸化膜3側にシリコン酸窒化物が形成される。その後、シリコン窒化膜2およびシリコン酸化膜3が形成された炭化珪素基板1に、一般的な方法でMOSゲート構造を形成する。これにより、炭化珪素基板1、シリコン窒化膜2およびシリコン酸化膜3を構成部として含む金属-酸化膜-半導体よりなるMOS駆動型デバイスが完成する。つぎに、上述したステップS1,S2の処理により形成された第1の試料において、X線光電子分光XPS:X-rayPhotoelectronSpectroscopy法による表面分析を行った。図3は、第1の試料のX線光電子分光XPS法による表面分析の結果を示す特性図である。図3a,3bの紙面右側には、それぞれ第1の試料および比較試料の断面構造を示す。まず、上述したステップS1,S2の処理にしたがい、四層周期六方晶の炭化珪素基板1の表面にシリコン窒化膜2を形成した。シリコン窒化膜2の厚さを3nmとした。これにより、第1の試料が完成する。すなわち、第1の試料は、炭化珪素基板1の表面にシリコン窒化膜2が形成された構成である。その後、XPS法により、第1の試料のシリコン窒化膜2側の表面分析を行った。つぎに、比較試料として、四層周期六方晶の炭化珪素基板を用意した。比較試料は、n型の炭化珪素基板の表面にn型エピタキシャル層を成長させた構成とした。すなわち、比較試料は、ほぼ100の純度で炭化珪素PureSiCを含む炭化珪素基板である。そして、XPS法により、比較試料のn型エピタキシャル層側の表面分析を行った。第1の試料および比較試料のXPS法による表面分析を行った結果、図3aに示すように、第1の試料において、Si2p内殻準位の結合エネルギーである100.5eVをピーク位置とするスペクトル10があらわれた。また、図3bに示すように、比較試料において、Si2p内殻準位の結合エネルギーである100.5eVをピーク位置とするスペクトル20があらわれた。第1の試料のスペクトル10は、比較試料のスペクトル20とほぼ同一のピーク位置を示し、比較試料のスペクトル20よりも大きい半値全幅FWHM:FullWidthatHalfMaximumを示した。比較試料はほぼ100の純度で炭化珪素を含む基板であるため、比較試料のスペクトル20は、炭化珪素のスペクトルである。第1の試料のスペクトル10の半値全幅が比較試料のスペクトル20の半値全幅よりも大きいことより、第1の試料の表面に窒化物が形成されていると推測される。そこで、第1の試料のスペクトル10の重複したピークを分離ピークフィッティングした。これにより、図3aに示すように、第1のスペクトル成分11および第2のスペクトル成分12があらわれた。第1のスペクトル成分11は、比較試料のスペクトル20とほぼ同一のピーク位置および半値全幅を示した。すなわち、第1のスペクトル成分11は、炭化珪素のスペクトルである。第2のスペクトル成分12のピーク位置は、窒化シリコンSiNxのスペクトルとほぼ同一のピーク位置となった。これにより、上述したステップS1,S2の処理を行うことで、第1の試料の表面にシリコン窒化膜2が成長されることが確認された。つぎに、上述したステップS1~S4の処理により形成された第2の試料において、静電容量Cと電圧以下、ゲート電圧とするVGとの関係C-V特性について検証した。第2の試料の、炭化珪素基板1とシリコン酸化膜3との間に電圧VGを印加したときのC-V特性について検証している。図4,5は、第2の試料の電気的特性を示す特性図である。まず、第2の試料の静電容量Cの、上述したステップS4のアニール処理の処理温度に対する依存性について検証した。具体的には、四層周期六方晶のn型の炭化珪素基板1を用意した。つぎに、炭化珪素基板1の表面に、n型エピタキシャル層を形成した。つぎに、上述したステップS1~S3の処理にしたがい、炭化珪素基板1の表面にシリコン窒化膜2およびシリコン酸化膜3を形成した。シリコン窒化膜2の厚さを3nmとした。シリコン酸化膜3の厚さを50nmとした。これにより、第2の試料が完成する。すなわち、第2の試料は、炭化珪素基板1の表面にシリコン窒化膜2およびシリコン酸化膜3が形成された構成を有する。つぎに、上記処理を繰り返して複数の第2の試料を作製した。各第2の試料に、上述したステップS4のアニール処理を1時間行った。このときのアニール温度は、各第2の試料で異なる温度とした。その後、ゲート電圧VGを印加時の各第2の試料の静電容量Cを測定した。図4には、アニール温度を450°C、1000°C、1200°Cとした第2の試料の結果をそれぞれ示す。図4に示すように、アニール温度を1200°Cとした第2の試料のフラットバンド電圧Vfbは、0.16Vであることが確認された。一方、アニール温度が1200°Cよりも低い温度450°C、1000°Cとした第2の試料のフラットバンド電圧Vfbは、アニール温度を1200°Cとした第2の試料に比べて劣化していることが確認された。そこで、アニール温度を1200°Cとした第2の試料を用いて、第2の試料に印加するゲート電圧VGの動作周波数を種々変更し、第2の試料の静電容量Cの、ゲート電圧VGの動作周波数に対する依存性を検証した。第2の試料に印加するゲート電圧VGの動作周波数を、1周波数1MHz、全振幅-15V~15V、2周波数1MHz、全振幅15V~-15V、3周波数1kHz、全振幅-15V~15V、および4周波数1kHz、全振幅15V~-15Vとした。上記1~4の動作周波数でゲート電圧VGが印加されたときの、第2の試料の静電容量Cの測定結果を図5に示す。図5に示すように、第2の試料の静電容量Cは、ゲート電圧VGの動作周波数に依存しないことが確認された。図4,5に示す結果より、上述したステップS4のアニール処理を1200°C以上の温度で行うことで、フラットバンド電圧Vfbをほぼゼロに近づけることができ、かつゲート電圧VGの動作周波数による悪影響を受けない良好なC-V特性を得ることができることが確認された。つぎに、アニール温度を1200°Cとした第2の試料において、炭化珪素基板1とシリコン酸化膜3との接合界面における界面準位密度Ditを測定した。図6,7は、第2の試料の界面準位密度を示す特性図である。アニール時間を1時間とした第2の試料の伝導体端からのエネルギー準位EC-ETを図6に示す。アニール時間を2時間とした第2の試料の伝導体端からのエネルギー準位EC-ETを図7に示す。図6に示すように、アニール時間を1時間とした第2の試料において、伝導体近傍31での、炭化珪素基板1とシリコン酸化膜3との接合界面における界面準位密度は、6.5×1011cm2eV1であった。また、図7に示すように、アニール時間を2時間とした第2の試料において、伝導体近傍32での、炭化珪素基板1とシリコン窒化膜2との接合界面における界面準位密度は、4.7×1011cm2eV1であった。図6,7に示す結果より、アニール温度を1200°Cとし、アニール時間を1時間以上とすることで、炭化珪素基板1とシリコン酸化膜3との接合界面における界面準位密度を1×1011cm2eV1台にまで低減することができることが確認された。また、アニール時間を長くするほど、炭化珪素基板1とシリコン酸化膜3との接合界面における界面準位密度を低減することができることが確認された。つぎに、上述したステップS1~S4の処理により形成された第3の試料において、二次イオン質量分析SIMS:SecondaryIon-microprobeMassSpectrometer法による質量分析を行った。図8は、第3の試料の二次イオン質量分析SIMS法による質量分析の結果を示す特性図である。まず、四層周期六方晶のn型の炭化珪素基板1を用意した。そして、上述したステップS1~S4の処理にしたがい、炭化珪素基板1の表面にシリコン窒化膜2およびシリコン酸化膜3を形成した。これにより、第3の試料が完成する。すなわち、第3の試料は、炭化珪素基板1の表面にシリコン窒化膜2およびシリコン酸化膜3が形成された構成である。その後、SIMS法により、第3の試料の質量分析を行った。第3の試料の炭化珪素基板1とシリコン酸化膜3との界面近傍における分析結果を図8に示す。図8に示すように、炭化珪素SiC基板1とシリコン酸化SiO2膜3との界面にシリコン窒化SiN膜2が形成され、半導体基板1からシリコン酸化膜3への炭素C原子の拡散が抑制されていることが確認された図8において符号41で示す領域参照。また、シリコン酸化膜3側に窒素N原子の拡散42が発生し、シリコン窒化膜2とシリコン酸化膜3との界面にシリコン酸窒化SiON膜が形成されていることが確認された。つぎに、第3の試料において、シリコン酸化膜3の表面から10nmの深さまでのXPSによる成分分析を行った。図9は、第3の試料のX線光電子分光XPS法による成分分析の結果を示す特性図である。第3の試料のシリコン酸化膜3側の表面をエッチングによって均一に除去するごとにエッチング面の表面分析を行い、スペクトルのピーク位置におけるSi2p内殻準位の結合エネルギーを測定した。図9には、1分後、20分後、30分後、60分後における第3の試料のエッチング面の表面分析の結果を示す。図9に示すように、エッチング開始から1分後、20分後、30分後、60分後における第3の試料のエッチング面で、それぞれスペクトル51,52,53,54があらわれた。エッチング開始から1分後における第3の試料のエッチング面では、酸化シリコンSiO2の結合エネルギーである104eVをピーク位置とするスペクトル51があらわれた。エッチング開始から60分後における第3の試料のエッチング面では、炭化珪素SiCの結合エネルギーである100.5eVをピーク位置とするスペクトル54があらわれた。エッチング開始から20分後および30分後にあらわれたスペクトル52,53は、酸化シリコンよりも低結合エネルギー側にシフトし、炭化珪素よりも高結合エネルギー側にシフトしたピーク位置を示した。具体的には、スペクトル52は、窒化シリコンSiNxのスペクトルとほぼ同一のピーク位置を示した。スペクトル53は、酸窒化シリコンSiONのスペクトルとほぼ同一のピーク位置を示した。これにより、図9に示す結果からも、図8に示す結果と同様に、炭化珪素SiC基板1とシリコン酸化膜3との界面にシリコン窒化膜2が形成され、シリコン窒化膜2とシリコン酸化膜3との界面にシリコン酸窒化膜が形成されていることが確認された。一般的に、炭化珪素基板の表面にシリコン酸化膜を形成する場合、炭化珪素基板中のシリコン原子とシリコン酸化膜中の酸素原子とが結合し、炭化珪素基板の表面に、未結合手をもつシリコン原子および炭素原子が発生する。未結合手をもつ炭素原子、すなわち終端されていない炭素原子は、炭化珪素基板とシリコン酸化膜との接合界面における界面特性を悪化させる。また、上述した従来技術のようにCVD法などにより炭化珪素基板の表面にシリコン窒化膜を堆積する場合、シリコン窒化膜は、シリコン原子と窒素原子の共有結合がすでになされた状態で炭化珪素基板の表面に堆積される。このように形成されたシリコン窒化膜の表面にシリコン酸化膜を形成した場合、シリコン酸化膜中の酸素原子が炭化珪素基板とシリコン窒化膜との界面にまで拡散する。炭化珪素基板とシリコン窒化膜との界面にまで拡散した酸素原子は、炭化珪素基板中のシリコン原子と結合するため、炭化珪素基板の表面に、未結合手をもつシリコン原子および炭素原子が発生する。このように炭化珪素基板の表面に発生した未結合手をもつシリコン原子および炭素原子は、窒素原子によって終端されにくい。したがって、炭化珪素基板とシリコン酸化膜との接合界面における界面特性は、炭化珪素基板とシリコン酸化膜との界面に発生した未結合手をもつ炭素原子により悪化する。さらに、従来技術のようにCVD法などにより炭化珪素基板の表面にシリコン窒化膜を堆積する場合、シリコン窒化膜中に不対電子をもつ窒素原子が存在しない。このため、シリコン窒化膜とシリコン酸化膜の界面にシリコン酸窒化膜を形成するために、シリコン窒化膜を酸化するための1300°C以上の高温度のアニール処理を行う必要がある。それに対して、本実施の形態は、炭化珪素基板1の表面に未結合手をもつシリコン原子および炭素原子を発生させるとともに、この未結合手をそれぞれ窒素原子で終端させる。これにより、炭化珪素基板1とシリコン酸化膜3との界面に、シリコン窒化膜2と炭化窒素との化合物が形成される。このため、炭化珪素基板1とシリコン酸化膜3との界面に、未結合手をもつ炭素原子が発生することを抑制することができる。また、このように形成されたシリコン窒化膜2中の窒素原子は、シリコン酸化膜3に対して行うアニール処理時にシリコン酸化膜3側に拡散する。これにより、シリコン窒化膜2とシリコン酸化膜3との界面にシリコン酸窒化膜が形成される。このため、シリコン窒化膜2を酸化するための1300°C以上の高温度のアニール処理を行う必要がない。また、シリコン窒化膜2中の窒素原子がシリコン酸化膜3側に拡散し、シリコン酸窒化膜が形成されることにより、シリコン酸化膜3中の酸素原子が炭化珪素基板1とシリコン窒化膜2との界面にまで拡散することを抑制することができる。これにより、炭化珪素基板1とシリコン酸化膜3との界面に、未結合手をもつ炭素原子が発生することを防ぐことができる。以上、説明したように、実施の形態によれば、ECRプラズマを発生させることにより、炭化珪素基板1の表面にシリコン窒化膜2を成長させ、シリコン窒化膜2の表面にシリコン酸化膜3を形成する。これにより、炭化珪素基板1とシリコン酸化膜3との接合界面における界面準位密度を1×1011cm2eV1台にまで低減し、かつ炭化珪素基板1のフラットバンド電圧Vfbをゼロに近づけることができる。したがって、炭化珪素基板1とシリコン酸化膜3との接合界面において、MOS構造の電圧駆動型デバイスの実使用に耐えうる良好な界面特性を得ることができる。また、実施の形態によれば、シリコン酸化膜3に対して行うアニール処理によって、シリコン窒化膜2中の窒素原子がシリコン酸化膜3側に拡散する。このため、シリコン窒化膜2を酸化するための1300°C以上の高温度のアニール処理を行うことなく、シリコン窒化膜2とシリコン酸化膜3との界面にシリコン酸窒化膜を形成することができる。実施例実施の形態にしたがって作製されたMOS構造の電圧駆動型デバイスの構成の一例を示す。図10は、実施の形態にかかる半導体装置の構成を示す断面図である。ここでは、特に限定しないが、耐圧クラスが1200Vであるトレンチゲート型MOSFETを例にして説明する。活性領域部61および周辺耐圧構造部不図示は同一半導体基板に形成され、活性領域部の外側を周辺耐圧構造部で取り囲んでいる。また、半導体装置は炭化珪素SiCを用いて構成されている。図10に示すように、活性領域部61において、nSiC層62の上にnSiC層63が設けられている。nSiC層62は不純物として例えば窒素Nを2×1018cm3程度含む。nSiC層63は不純物として例えば窒素を1.0×1016cm3程度含む。nSiC層63の厚さは例えば10μm程度である。nSiC層63の上にはnSiC層64が設けられている。nSiC層64は不純物として例えば窒素を2.0×1017cm3程度含む。nSiC層64の厚さは例えば0.5μm程度である。nSiC層64の上にはpSiC層65が設けられている。pSiC層65は不純物として例えばアルミニウムを2.1×1017cm3程度含む。pSiC層65の厚さは例えば2.5μm程度である。pSiC層65の上にはnソース領域66およびpコンタクト領域67がそれぞれ選択的に設けられている。nソース領域66は不純物として例えばリンPを含む。pコンタクト領域67は不純物として例えばアルミニウムを含む。nソース領域66、pSiC層65およびnSiC層64を貫通してnSiC層63に達するトレンチ68がゲートトレンチとして、例えば5μmおきに複数形成されている。トレンチ68の幅および深さはそれぞれ例えば1.2μmおよび3μmである。例えば、トレンチ68の底部に沿ってトレンチ68の下にはpSiC領域69が設けられている。pSiC領域69は不純物として例えばアルミニウムを2.0×1019cm3程度含む。pSiC領域69が設けられていることによって、ソース-ドレイン間に高電圧が印加されたときに、空乏層が安定的に広がるので、トレンチ68の底部への電界集中によって例えばトレンチ68の底部にある酸化膜ゲート酸化膜の一部が破壊されるのを防ぐことができる。つまり、素子耐圧が向上する。トレンチ68の側壁および底部に沿ってトレンチ68の内側にはゲート絶縁膜としてゲート酸化膜70が設けられている。ゲート酸化膜70の厚さは例えば100nmである。トレンチ68の、ゲート酸化膜70の内側部分は、制御電極となるゲート電極71で埋められている。nソース領域66およびpコンタクト領域67にはソース電極72が接触している。ソース電極72はニッケルNi膜73とアルミニウム膜74の二層構造となっている。ソース電極72とnソース領域66との良好なコンタクト特性を確保するため、nソース領域66にはニッケル膜73が接触している。ゲート電極71とソース電極72の間には層間絶縁膜75が設けられている。nSiC層62にはドレイン電極76が接触している。ドレイン電極76は、nSiC層62との良好なコンタクト特性を確保するため、ニッケル膜でできている。図10に示す半導体装置の各構成部は、実施の形態にかかる炭化珪素基板1、シリコン窒化膜2およびシリコン酸化膜3によって、例えば次のように構成される。nSiC層62は、例えば炭化珪素基板1によって構成される。nSiC層62およびnSiC層63を、炭化珪素基板1によって構成してもよい。また、炭化珪素基板1によってnSiC層62を構成し、炭化珪素基板1の表面に形成される炭化珪素領域によってnSiC層63を構成してもよい。ゲート酸化膜70は、例えばシリコン酸化膜3によって構成される。以上において本発明では、実施例としてトレンチゲート型のMOSFETを例に説明しているが、MOS構造の電圧駆動型デバイスであれば、上述したトレンチの形態に限らず、プレーナ型のMOSFETやIGBT等の炭化珪素基板または炭化珪素基板の表面に形成される炭化珪素領域の表面にシリコン酸化膜が形成されてなるさまざまな構成の半導体装置に適用することが可能である。また、シリコン酸化膜の形成方法は、上述した方法に限らず種々変更可能であり、シリコン窒化膜の表面にシリコン酸化膜を形成することができれば他の方法を用いてもよい。また、半導体層または半導体領域の導電型n型、p型を反転させても同様に成り立つ。"