"発光表示装置を駆動するゲート駆動回路において、第1フレーム開始パルスに応答して、第1シフトレジスタ出力を出力する第1シフトレジスタと、第2フレーム開始パルスに応答して、第2シフトレジスタ出力を出力する第2シフトレジスタと、第1反転制御信号によって、前記第1シフトレジスタ出力を反転させて出力するか、又は前記第1シフトレジスタ出力を反転させずに出力する第1インバータと、第2反転制御信号によって、前記第2シフトレジスタ出力を反転させて出力するか、又は前記第2シフトレジスタ出力を反転させずに出力する第2インバータと、を備え、前記第1シフトレジスタ及び前記第2シフトレジスタは、相互独立して動作し、前記第1インバータ及び前記第2インバータは、相互独立して動作し、前記第1シフトレジスタ及び前記第1インバータを通じて第1グループゲート駆動信号が出力され、前記第2シフトレジスタ及び前記第2インバータを通じて第2グループゲート駆動信号が出力されることを特徴とする、ゲート駆動回路。前記第1インバータの出力及び前記第2インバータの出力の電圧レベルを調節するレベルシフタと、前記レベルシフタの出力を一時的に保存して前記第1及び第2グループゲート駆動信号として出力する出力バッファと、をさらに備えることを特徴とする、請求項1に記載のゲート駆動回路。前記第1シフトレジスタは、少なくとも一つの第1シフトレジスタクロック信号に応答して動作し、前記第2シフトレジスタは、少なくとも一つの第2シフトレジスタクロック信号に応答して動作することを特徴とする、請求項1に記載のゲート駆動回路。前記第1シフトレジスタは、第1パルス幅制御信号に応答して、前記第1グループゲート駆動信号のパルス幅を調節し、前記第2シフトレジスタは、第2パルス幅制御信号に応答して、前記第2グループゲート駆動信号のパルス幅を調節することを特徴とする、請求項1に記載のゲート駆動回路。前記第1シフトレジスタは、少なくとも一つの第1シフトレジスタクロック信号に応答して動作し、前記第2シフトレジスタは、少なくとも一つの第2シフトレジスタクロック信号に応答して動作し、前記第1シフトレジスタは、前記第1パルス幅制御信号によって、前記第1フレーム開始パルスが活性化される間、前記少なくとも一つの第1シフトレジスタクロック信号のレベルに同期化されて動作するか、又は前記少なくとも一つの第1シフトレジスタクロック信号の立ち上がりエッジ又は立ち下がりエッジをラッチするように動作し、前記第2シフトレジスタは、前記第2パルス幅制御信号によって、前記第2フレーム開始パルスが活性化される間、前記少なくとも一つの第2シフトレジスタクロック信号のレベルに同期化されて動作するか、又は前記少なくとも一つの第2シフトレジスタクロック信号の立ち上がりエッジ又は立ち下がりエッジをラッチするように動作することを特徴とする、請求項4に記載のゲート駆動回路。前記第1グループゲート駆動信号のパルス幅を調節する場合、前記第1シフトレジスタは、前記第1パルス幅制御信号を活性化させ、前記第1グループゲート駆動信号のパルス幅に対応するように、前記第1フレーム開始パルスのパルス幅に調節し、前記第2グループゲート駆動信号のパルス幅を調節する場合、前記第2シフトレジスタは、前記第2パルス幅制御信号を活性化させ、前記第2グループゲート駆動信号のパルス幅に対応するように、前記第2フレーム開始パルスのパルス幅に調節することを特徴とする、請求項5に記載のゲート駆動回路。前記ゲート駆動回路は、出力チャネル選択信号によって、前記第1及び第2グループゲート駆動信号の出力チャネルのうち、活性化される出力チャネルの数又は出力チャネルの組み合わせを選択することを特徴とする、請求項1に記載のゲート駆動回路。前記ゲート駆動回路は、走査方向制御信号によって、前記第1及び第2グループゲート駆動信号の出力チャネルの出力順序を制御することを特徴とする、請求項1に記載のゲート駆動回路。前記ゲート駆動回路は、同時発光制御信号によって、前記第1及び第2グループゲート駆動信号を順次に出力させるか、又は同時に出力させることを特徴とする、請求項1に記載のゲート駆動回路。前記第1又は第2グループゲート駆動信号がP型トランジスタで具現された画素回路に供給される信号である場合、前記第1又は第2反転制御信号が活性化されて、前記第1又は第2インバータで前記第1又は第2シフトレジスタの出力が反転されて出力されることを特徴とする、請求項1に記載のゲート駆動回路。前記第1又は第2グループゲート駆動信号がN型トランジスタで具現された画素回路に供給される信号である場合、前記第1又は第2反転制御信号が非活性化されて、前記第1又は第2インバータで前記第1又は第2シフトレジスタの出力が反転されずに伝達されて出力されることを特徴とする、請求項1に記載の、ゲート駆動回路。前記第1グループゲート駆動信号は、走査信号であり、前記第2グループゲート駆動信号は、発光制御信号であることを特徴とする、請求項1に記載のゲート駆動回路。前記発光表示装置は、有機電界発光表示装置であることを特徴とする、請求項1に記載のゲート駆動回路。有機電界発光表示装置を駆動するゲート駆動回路において、複数のグループのゲート駆動信号を出力し、各グループのゲート駆動信号を独立駆動し、P型トランジスタ用ゲート駆動信号とN型トランジスタ用ゲート駆動信号とを生成でき、ゲート駆動信号のグループを走査信号用グループと発光制御信号用グループとに割り当て、走査信号と発光制御信号とを相互独立して生成して出力しうることを特徴とする、ゲート駆動回路。各グループのゲート駆動信号を生成するそれぞれの回路は、相互独立して構成され、別個の制御信号によって駆動されることを特徴とする、請求項14に記載のゲート駆動回路。パルス幅制御信号及びフレーム開始パルスを利用して、ゲート駆動信号グループのパルス幅が調節されることを特徴とする、請求項14に記載のゲート駆動回路。同時発光制御信号を利用して、前記複数のグループのゲート駆動信号が同時に出力されることを特徴とする、請求項14に記載のゲート駆動回路。データライン及び走査ラインの交差部に配され、自発光素子を含む複数の画素と、前記複数の画素のそれぞれに前記走査ラインを通じて走査信号を出力し、発光制御ラインを通じて発光制御信号を出力するゲート駆動部と、入力画像に対応するデータ信号を生成して、前記データラインを通じて前記複数の画素のそれぞれに出力するデータ駆動部と、を備え、前記ゲート駆動部は、請求項1~12、14~17のいずれか1項に記載のゲート駆動回路を備えることを特徴とする、有機電界発光表示装置。本発明が解決しようとする課題の一つは、N型トランジスタで画素回路が具現された発光表示装置用走査信号及び発光制御信号だけでなく、P型トランジスタで画素回路が具現された発光表示装置用走査信号及び発光制御信号も生成できるゲート駆動回路を提供することである。また、本発明が解決しようとする課題の一つは、一つのゲート駆動回路で走査信号と発光制御信号とを共に生成して出力できるゲート駆動回路を提供することである。また、本発明が解決しようとする課題の一つは、走査信号及び発光制御信号のようなゲート駆動信号のパルス幅の調節が可能なゲート駆動回路を提供することである。また、本発明が解決しようとする課題の一つは、発光表示装置の画素を同時に発光させる、発光制御信号を生成できるゲート駆動回路を提供することである。上記課題を解決するために、本発明のある観点によれば、次のような発光表示装置を駆動するゲート駆動回路が提供される。このゲート駆動回路は、第1フレーム開始パルスに応答して、第1シフトレジスタ出力を出力する第1シフトレジスタと、第2フレーム開始パルスに応答して、第2シフトレジスタ出力を出力する第2シフトレジスタと、第1反転制御信号によって、前記第1シフトレジスタ出力を反転させて出力するか、あるいはそのまま出力する第1インバータと、第2反転制御信号によって、前記第2シフトレジスタ出力を反転させて出力するか、あるいはそのまま出力する第2インバータと、を備える。また、前記第1シフトレジスタ及び前記第2シフトレジスタは、相互独立して動作する。さらに、前記第1インバータ及び前記第2インバータは、相互独立して動作し、前記第1シフトレジスタ及び前記第1インバータを通じて、第1グループゲート駆動信号が出力され、前記第2シフトレジスタ及び前記第2インバータを通じて、第2グループゲート駆動信号が出力される。また、前記ゲート駆動回路は、前記第1インバータの出力及び前記第2インバータの出力の電圧レベルを調節するレベルシフタと、前記レベルシフタの出力を臨時保存して前記第1及び第2グループゲート駆動信号として出力する出力バッファと、をさらに備えていてもよい。また、前記第1シフトレジスタは、少なくとも一つの第1シフトレジスタクロック信号に応答して動作してもよい。そして、前記第2シフトレジスタは、少なくとも一つの第2シフトレジスタクロック信号に応答して動作してもよい。また、前記第1シフトレジスタは、第1パルス幅制御信号に応答して、前記第1グループゲート駆動信号のパルス幅を調節し、前記第2シフトレジスタは、第2パルス幅制御信号に応答して、前記第2グループゲート駆動信号のパルス幅を調節する。さらに詳細に説明すれば、前記第1シフトレジスタは、少なくとも一つの第1シフトレジスタクロック信号に応答して動作し、前記第2シフトレジスタは、少なくとも一つの第2シフトレジスタクロック信号に応答して動作し、前記第1シフトレジスタは、前記第1パルス幅制御信号によって、前記第1フレーム開始パルスが活性化される間、前記少なくとも一つの第1シフトレジスタクロック信号のレベルに同期化されて動作するか、又は前記少なくとも一つの第1シフトレジスタクロック信号の立ち上がりエッジ又は立ち下がりエッジをラッチするように動作し、前記第2シフトレジスタは、前記第2パルス幅制御信号によって、前記第2フレーム開始パルスが活性化される間、前記少なくとも一つの第2シフトレジスタクロック信号のレベルに同期化されて動作するか、又は前記少なくとも一つの第2シフトレジスタクロック信号の立ち上がりエッジ又は立ち下がりエッジをラッチするように動作する。また、前記第1グループゲート駆動信号のパルス幅を調節する場合、前記第1パルス幅制御信号を活性化させ、前記第1グループゲート駆動信号のパルス幅に対応するように、前記第1フレーム開始パルスのパルス幅に調節し、前記第2グループゲート駆動信号のパルス幅を調節する場合、前記第2パルス幅制御信号を活性化させ、前記第2グループゲート駆動信号のパルス幅に対応するように、前記第2フレーム開始パルスのパルス幅に調節しうる。また、前記ゲート駆動回路は、出力チャネル選択信号によって、前記第1及び第2グループゲート駆動信号の出力チャネルのうち、活性化される出力チャネル数又は出力チャネルの組み合わせを選択しうる。また、前記ゲート駆動回路は、走査方向制御信号によって、前記第1及び第2グループゲート駆動信号出力チャネルの出力順序を制御しうる。また、前記ゲート駆動回路は、同時発光制御信号によって、前記第1及び第2グループゲート駆動信号を順次に出力させるか、又は同時に出力させうる。また、前記第1又は第2グループゲート駆動信号がP型トランジスタで具現された画素回路に供給される信号である場合、前記第1又は第2反転制御信号が活性化されて、前記第1又は第2インバータで前記第1又は第2シフトレジスタ出力が反転されて出力される。また、前記第1又は第2グループゲート駆動信号がN型トランジスタで具現された画素回路に供給される信号である場合、前記第1又は第2反転制御信号が非活性化されて、前記第1又は第2インバータで前記第1又は第2シフトレジスタ出力がそのまま伝達されて出力される。また、前記第1グループゲート駆動信号は、走査信号又は発光制御信号であってもよく、前記第2グループゲート駆動信号は、走査信号又は発光制御信号であってもよい。すなわち、第1グループゲート駆動信号と第2グループゲート駆動信号とは、異なる種類のゲート駆動信号例えば、第1グループゲート駆動信号は、走査信号であり、第2グループゲート駆動信号は、発光制御信号であるであってもよい。また、前記発光表示装置は、有機電界発光表示装置であってもよい。また、上記課題を解決するために、本発明の別の観点によれば、次のような有機電界発光表示装置を駆動するゲート駆動回路が提供される。このゲート駆動回路は、複数のグループのゲート駆動信号を出力し、各グループのゲート駆動信号を独立駆動し、P型トランジスタ用ゲート駆動信号とN型トランジスタ用ゲート駆動信号とを生成でき、ゲート駆動信号のグループを走査信号用グループと発光制御信号用グループとに割り当てて、走査信号と発光制御信号とを相互独立して生成して出力しうる。また、各グループのゲート駆動信号を生成するそれぞれの回路は、相互独立して構成され、別個の制御信号によって駆動されるように構成されていてもよい。また、上記回路は、パルス幅制御信号及びフレーム開始パルスを利用して、ゲート駆動信号グループのパルス幅を調節するように構成されていてもよい。また、上記回路は、同時発光制御信号を利用して、前記複数のグループのゲート駆動信号を同時に出力させるように構成されていてもよい。また、上記課題を解決するために、本発明の別の観点によれば、データライン及び走査ラインの交差部に配され、自発光素子を含む複数の画素と、前記複数の画素のそれぞれに前記走査ラインを通じて走査信号を出力し、発光制御ラインを通じて発光制御信号を出力するゲート駆動部と、入力画像に対応するデータ信号を生成して、前記データラインを通じて前記複数の画素のそれぞれに出力するデータ駆動部と、を備え、前記ゲート駆動部は、前述したゲート駆動回路を備える有機電界発光表示装置が提供される。以上説明したように本発明によれば、N型トランジスタに画素回路が具現された発光表示装置用ゲート駆動信号だけでなく、P型トランジスタで画素回路が具現された発光表示装置用ゲート駆動信号も生成できるゲート駆動回路が提供される。また、制御信号を利用して、第1グループゲート駆動信号及び第2グループゲート駆動信号を相互独立して駆動することによって、走査信号と発光制御信号とを単一ゲート駆動回路で生成して出力できるゲート駆動回路が提供される。また、ゲート駆動信号のパルス幅を調節できるゲート駆動回路が提供される。さらに、同時発光制御機能を備え、発光表示装置の画素を同時に発光させるように駆動できるゲート駆動回路が提供される。以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。図1は、本発明の一実施形態に係る発光表示装置100の構造を示した図面である。図1を参照すれば、本発明の一実施形態に係る発光表示装置100は、データ駆動部120及びゲート駆動部130aを制御するためのタイミング制御部110、入力画像に対応するデータ信号を、データラインD1~Dmを通じて、複数の画素P11~Pnmのそれぞれに出力するデータ駆動部120、複数の画素P11~Pnmのそれぞれに走査ラインS1~Snを通じて走査信号を出力し、発光制御ラインE1~Enを通じて発光制御信号を出力するゲート駆動部130a、及び走査ラインS1~Sn、発光制御ラインE1~En及びデータラインD1~Dmと接続される画素P11~Pnmを含む画素部140を備える。画素部140は、走査ラインS1~Sn、発光制御ラインE1~En及びデータラインD1~Dmの交差部に位置する画素P11~Pnmを備える。各画素P11~Pnmは、図1に示したように、mn行列状に配列されうる。各画素P11~Pnmは、発光素子を含み、画素P11~Pnmには、外部から発光素子を発光させるための第1電圧Vd及び第2電圧Vsを供給される。また、各画素P11~Pnmは、前記発光素子に駆動電流又は電圧を供給して、前記発光素子をデータ信号に対応する輝度で発光させる。なお、前記発光素子の種類は、発光表示装置100の種類によって変わってもよい。例えば、本発明の実施形態に係る発光表示装置100は、有機電界発光表示装置であってもよい。この場合、前記発光素子は、有機発光ダイオードOLED:OrganicLightEmittingDiodeでありうる。各画素P11~Pnmは、データラインD1~Dmを通じて伝達されるデータ信号に対応して、第1電源電圧Vdから有機発光ダイオードOLEDを経由して、第2電源電圧Vsに供給される電流量を制御する。そして、発光制御ラインE1~Enを通じて伝達された発光制御信号によって、前記データ信号に対応する輝度の光を有機発光ダイオードOLEDが発光する。タイミング制御部110は、RGBデータData、データ駆動部制御信号DCSを生成してデータ駆動部120に出力し、ゲート駆動部制御信号DIO1~2,CPV1~4,EDC1~2,SEL,UD,ALL,INV1~2を生成してゲート駆動部130aに出力する。ゲート駆動部制御信号DIO1~2,CPV1~4,EDC1~2,SEL,UD,ALL,INV1~2は、本発明の実施形態に係るゲート駆動回路200を制御するための信号であり、それぞれの詳細な機能については、後述する。データ駆動部120は、RGBデータDataからデータ信号を生成し、データラインD1~Dmを通じて複数の画素P11~Pnmに出力する。データ駆動部120は、ガンマフィルタ、デジタル-アナログ変換回路を利用して、RGBデータDataからデータ信号を生成できる。データ信号は、一水平周期の間、同じ行に位置した複数の画素にそれぞれ出力されうる。また、データ信号を伝達する複数のデータラインD1~Dmのそれぞれは、同じ列に位置した複数の画素に連結されうる。ゲート駆動部130aは、ゲート駆動部制御信号DIO1~2,CPV1~4,EDC1~2,SEL,UD,ALL,INV1~2から走査信号及び発光制御信号を生成し、走査ラインS1~Sn及び発光制御ラインE1~Enを通じて各画素P11~Pnmに出力する。走査ラインS1~Snのそれぞれは、そして、発光制御ラインE1~Enのそれぞれは、同じ行に位置した複数の画素に連結されうる。走査ラインS1~Snと発光制御ラインE1~Enとは、行を単位として順次に、又は同時にそれぞれ走査信号と発光制御信号とを出力しうる。発光表示装置100の具現例によって、ゲート駆動部130aは、追加的な駆動信号を生成して各画素P11~Pnmに出力しうる。ゲート駆動部130aに含まれた従来のゲート駆動回路は、液晶表示装置LCD:LiquidCrystalDisplayの薄膜トランジスタTFT:ThinFilmTransistorを駆動するために開発されたため、ゲート駆動部130aの出力が液晶表示装置のNMOS薄膜トランジスタのゲート端子を駆動することを基本としている。そして、このようなゲート駆動部130aの各チャネル別出力は、クロック信号に同期化して同じパルス幅を維持しつつ、上チャネルから下チャネルに、又は下チャネルから上チャネルに、順次に出力される。しかし、有機電界発光表示装置では、各画素P11~Pnmの画素回路がNMOSだけでなく、PMOSにも具現されうるため、液晶表示装置を基本としたゲート駆動部130aは、P型トランジスタで具現された画素回路を備える有機電界発光表示装置の駆動に不適切である。また、有機電界発光表示装置の駆動のためには、データ信号を読み取るための走査信号以外に、有機発光ダイオードOLEDの発光に使われる発光制御信号も必要である。また、発光制御信号のパルス幅を調節して有機発光ダイオードOLEDの発光時間を調節する駆動技術も必要である。これは、有機発光ダイオードの寿命延長のための駆動技術である。さらに、有機電界発光表示装置の発光方法によって、ゲート駆動部130aのすべてのチャネルから発光制御信号を出力して、有機発光ダイオードを同時発光させる技術が必要である。しかし、液晶表示装置に使われたゲート駆動回路は、前述した出力駆動技術を備えていないため、有機電界発光表示装置を駆動するための新たな構造のゲート駆動回路が必要である。本発明の実施形態は、自発光素子を備えた発光表示装置、例えば、有機電界発光表示装置の駆動に必要な機能を提供するゲート駆動回路を提案するものである。図2は、本発明の一実施形態に係るゲート駆動回路200の構造を示したブロック図である。本発明の一実施形態に係るゲート駆動部130aは、少なくとも一つのゲート駆動回路200を備える。本実施形態に係るゲート駆動回路200は、次のような機能を行える。P型トランジスタを駆動する駆動信号とN型トランジスタを駆動する駆動信号とをそれぞれ生成する機能走査信号と発光制御信号とを選択的に出力する機能ゲート駆動信号のパルス幅を調節して出力する機能ゲート駆動回路のすべての出力チャネルからゲート駆動信号を同時に出力する機能本実施形態に係るゲート駆動回路200は、第1シフトレジスタ210、第2シフトレジスタ220、第1インバータ230、第2インバータ240、レベルシフタ250、及び出力バッファ260を備える。本実施形態に係るゲート駆動回路200には、タイミング制御部110からゲート駆動部制御信号DIO1~2,CPV1~4,EDC1~2,SEL,UD,ALL,INV1~2が入力されて前記機能を実現する。タイミング制御部110は、ゲート駆動回路200が特定機能を行うように、ゲート駆動部制御信号DIO1~2,CPV1~4,EDC1~2,SEL,UD,ALL,INV1~2を調節してゲート駆動回路200に出力しうる。また、本実施形態に係るゲート駆動回路200は、複数のグループのゲート駆動信号を出力しうる。例えば、ゲート駆動回路200の出力チャネルを奇数チャネルと偶数チャネルとに分けて、独立して駆動しうる。以下、ゲート駆動回路200が第1グループゲート駆動信号G1,G3,...,Gn-1と第2グループゲート駆動信号G2,G4,...,Gnとを相互独立して駆動する場合を例として説明する。なお、第1グループゲート駆動信号は奇数のインデックスで表現し、第2グループゲート駆動信号は偶数のインデックスで表現した。第1グループゲート駆動信号G1,G3,...,Gn-1は、第1シフトレジスタ210、第1インバータ230、レベルシフタ250、及び出力バッファ260を通じて出力される。第2グループゲート駆動信号G2,G4,...,Gnは、第2シフトレジスタ220、第2インバータ240、レベルシフタ250、及び出力バッファ260を通じて出力される。第1シフトレジスタ210及び第2シフトレジスタ220は、それぞれ第1グループゲート駆動信号G1,G3,...,Gn-1及び第2グループゲート駆動信号G2,G4,...,Gnを独立して制御できるように、相互独立して駆動するように設計される。第1シフトレジスタ210には、第1フレーム開始パルス入力端子DIO1と第1フレーム開始パルス出力端子DOI1とが備えられる。第2シフトレジスタ220には、第2フレーム開始パルス入力端子DIO2と第2フレーム開始パルス出力端子DOI2とが備えられる。また、第1シフトレジスタ210には、少なくとも一つの第1シフトレジスタクロック端子が備えられ、第2シフトレジスタ220には、少なくとも一つの第2シフトレジスタクロック端子が備えられる。このような構成によって、第1シフトレジスタ210及び第2シフトレジスタ220は、別個のフレーム開始パルス及びクロック信号によって独立して動作する。本明細書では、第1シフトレジスタ210の第1シフトレジスタクロック端子に第1クロック信号CPV1及び第2クロック信号CPV2が入力され、第2シフトレジスタ220の第2シフトレジスタクロック端子に第3クロック信号CPV3及び第4クロック信号CPV4が入力される場合を例として説明する。各シフトレジスタ210,220に入力されるクロック信号の数は、具現例によって変わりうる。本実施形態によれば、フレーム開始パルスが第1シフトレジスタ210及び第2シフトレジスタ220にそれぞれ独立して印加されることによって、第1フレーム開始パルスDIO1及び第2フレーム開始パルスDIO2が活性化される時点とフレーム開始パルスのパルス幅とをそれぞれ独立して制御しうる。また、第1シフトレジスタ210及び第2シフトレジスタ220にクロック信号が独立して印加されることによって、第1シフトレジスタ210及び第2シフトレジスタ220のタイミング、すなわち、クロック信号のパルス幅と位相とを独立して制御しうる。このような構成によって、第1グループゲート駆動信号G1,G3,...,Gn-1及び第2グループゲート駆動信号G2,G4,...,Gnが互いにオーバーラップを有するように駆動するか、又は互いに位相差を有するように駆動しうる。また、第1シフトレジスタ210及び第2シフトレジスタ220には、それぞれ複数のクロック信号が印加されうるが、このような構成によって、一つのグループ内のゲート駆動信号例えば、G1,G3,...,Gn-1が互いにオーバーラップを有するように駆動するか、又は互いに位相差を有するように駆動しうる。また、第1シフトレジスタ210及び第2シフトレジスタ220のクロック信号とフレーム開始パルスとをそれぞれ独立して制御し、各シフトレジスタが異なる種類のゲート駆動信号、例えば、それぞれ走査信号及び発光制御信号を生成するように駆動しうる。第1シフトレジスタ210は、第1フレーム開始パルスDIO1、第1クロック信号CPV1及び第2クロック信号CPV2によって、第1シフトレジスタ出力SRodd[n/2:1]を生成して第1インバータ230に出力する。第2シフトレジスタ220は、第2フレーム開始パルスDIO2、及び第3クロック信号CPV3及び第4クロック信号CPV4によって、第2シフトレジスタ出力SReven[n/2:1]を生成して第2インバータ240に出力する。第1インバータ230及び第2インバータ240は、第1反転制御信号INV1及び第2反転制御信号INV2に応答して、相互独立して動作する。第1インバータ230は、第1反転制御信号INV1が活性化されれば、第1シフトレジスタ出力SRodd[n/2:1]を反転してレベルシフタ250に出力し、第1反転制御信号INV1が非活性化されれば、第1シフトレジスタ出力SRodd[n/2:1]をそのままレベルシフタ250に伝達する。第2インバータ240は、第2反転制御信号INV2が活性化されれば、第2シフトレジスタ出力SReven[n/2:1]を反転してレベルシフタ250に出力し、第2反転制御信号INV2が非活性化されれば、第2シフトレジスタ出力SReven[n/2:1]をそのままレベルシフタ250に伝達する。レベルシフタ250は、第1インバータ230及び第2インバータ240から出力された入力信号IVodd[n/2:1]及びIVeven[n/2:1]の電圧レベルをゲートオン電圧VGH及びゲートオフ電圧VGLによって調節して出力バッファ260に伝達する。出力バッファ260は、レベルシフタ250から出力された入力信号LS[n:1]を臨時保存し、第1及び第2グループゲート駆動信号G1~Gnとしてゲート駆動信号出力チャネルを通じて出力する。第1及び第2グループゲート駆動信号G1~Gnは、具現例によって、画素部140に連結された走査ラインS1~Sn又は発光制御ラインE1~Enに出力される。出力チャネル選択信号SELは、ゲート駆動回路200で活性化される出力チャネル数又は出力チャネル組み合わせを決定する。図3は、本発明の一実施形態に係るゲート駆動回路200が配されたゲート駆動部130aの構造を示した図面である。図3に示したように、ゲート駆動部130aは、パネル310の一側面に配された複数のゲート駆動回路200a~200dを備え、各ゲート駆動回路200a~200dは、複数の走査ラインS1~Sn及び/又は複数の発光制御ラインE1~Enを区域別に分けて駆動しうる。また、複数のゲート駆動回路200a~200dのゲート駆動信号出力チャネルの数は、発光表示装置100の解像度によって決定されうる。しかし、解像度によってゲート駆動回路200をゲート駆動部130aに配すれば、ゲート駆動回路200のゲート駆動信号出力チャネルが余る場合があるが、このような場合、一部のゲート駆動信号出力チャネルを非活性化させねばならない。このために、出力チャネル選択信号SELは、ゲート駆動回路200で活性化される出力チャネル数又は出力チャネル組み合わせを決定する。出力チャネル選択信号SELは、複数のビットを含み、出力チャネル数又は出力チャネル組み合わせを多様に決定しうる。走査方向制御信号UDは、ゲート駆動回路200のゲート駆動信号出力チャネルからゲート駆動信号が出力される順序を制御する。図4は、本発明の一実施形態に係るゲート駆動回路200が配されたゲート駆動部130a,130bの構造を示した図面である。図4に示したように、ゲート駆動回路200は、パネル310の一側面のみに配されず、両側面に配されうる。大型発光表示装置100を駆動する場合、ゲート駆動回路200が駆動する走査ラインS1~Sn及び発光制御ラインE1~Enの長さが長くなり、ロードが大きくなり、1水平周期が長くなる。これにより、ゲート駆動回路200と遠く離隔された画素では、駆動信号が歪曲されて画質が低下する恐れがある。これを防止するために、図4に示したように、ゲート駆動回路200e,200fをパネル310の両側面に配置し、両側のゲート駆動回路200を同期化させて駆動しうる。このとき、左側に配されたゲート駆動部130aに含まれたゲート駆動回路200eは、第1ゲート駆動信号G1出力チャネルから第nゲート駆動信号Gn出力チャネル方向にゲート駆動信号が順次に出力される。一方、右側に配されたゲート駆動部130bに含まれたゲート駆動回路200fは、第nゲート駆動信号Gn出力チャネルから第1ゲート駆動信号G1出力チャネル方向にゲート駆動信号が順次に出力される。すなわち、左側に配されたゲート駆動回路200eと右側に配されたゲート駆動回路200fとの走査方向が変わる。このように、ゲート駆動回路200の走査方向を制御するために、走査方向制御信号UDを利用する。走査方向は、制御信号UDレベルによって決定されうる。例えば、走査方向制御信号UDがハイレベルである場合、第1ゲート駆動信号G1の出力チャネルから第nゲート駆動信号Gnの出力チャネル方向にゲート駆動信号が順次に出力され、走査方向制御信号UDがローレベルである場合、第nゲート駆動信号Gnの出力チャネルから第1ゲート駆動信号G1の出力チャネル方向にゲート駆動信号が順次に出力されうる。また、ゲート駆動回路200に電源電圧の役割を行う第1電源電圧Vdd及び第2電源電圧Vssが供給される図2を参照。以下、本実施形態に係るゲート駆動回路の前記機能を詳細に説明する。第一に、P型トランジスタを駆動する駆動信号とN型トランジスタを駆動する駆動信号とをそれぞれ生成する機能について説明する。図5は、N型トランジスタを駆動する駆動信号を生成するための動作を示したタイミング図である。以下のタイミング図では、説明の便宜上、二つの第1グループ駆動信号G1及びG3及び二つの第2グループ駆動信号G2及びG4のみを示した。また、各駆動信号を第1ゲート駆動信号G1、第2ゲート駆動信号G2、第3ゲート駆動信号G3、及び第4ゲート駆動信号G4と称す。本実施形態に係るゲート駆動回路200は、N型トランジスタを基本として、ゲート駆動信号G1~Gnを生成できる。すなわち、第1インバータ230及び第2インバータ240で、N型トランジスタ用駆動信号を生成する場合は、第1シフトレジスタ210及び第2シフトレジスタ220の出力SRodd[n/2:1]及びSReven[n/2:1]を反転せずにそのまま伝達し、P型トランジスタ用駆動信号を生成する場合は、第1シフトレジスタ210及び第2シフトレジスタ220の出力SRodd[n/2:1]及びSReven[n/2:1]を反転して出力する。しかし、これは本発明の一実施形態であり、ゲート駆動回路200を、P型トランジスタを基本として具現することも可能である。以下、N型トランジスタを基本として、ゲート駆動信号G1~Gnを生成するゲート駆動回路200を例として説明する。第1及び第2グループゲート駆動信号G1~GnがN型トランジスタを駆動するゲート駆動信号である場合、第1反転制御信号INV1及び第2反転制御信号INV2を非活性化させ、第1シフトレジスタ210及び第2シフトレジスタ220の出力SRodd[n/2:1]及びSReven[n/2:1]を、第1インバータ230、第2インバータ240、レベルシフタ250、及び出力バッファ260を通じてそのまま出力する。図5に示したように、N型トランジスタに対する駆動信号を生成するために、第1反転制御信号INV1及び第2反転制御信号INV2は、ローレベルに非活性化され、第1~第4ゲート駆動信号G1~G4出力チャネルを通じて、N型トランジスタのための駆動信号が出力される。第1~第4駆動信号G1~G4は、該当走査ライン例えば、S1~S4に出力される。図5を利用して、例示的な駆動例を説明する。第1フレーム開始パルスDIO1が活性化されるT1区間の間、第1クロック信号CPV1のパルスに応答して、第1駆動信号G1がハイレベルに活性化されa1、第2クロック信号CPV2のパルスに応答して、第3駆動信号G3がハイレベルに活性化されるa2。第2フレーム開始パルスDIO2が活性化されるT2区間の間、第3クロック信号CPV3のパルスに応答して、第2駆動信号G2がハイレベルに活性化されa3、第4クロック信号CPV4のパルスに応答して、第4駆動信号G4がハイレベルに活性化されるa4。また、出力チャネル選択機能は、活性化されず、出力チャネル選択信号SEL1及びSEL2は、ローレベルに非活性化され、走査方向制御信号UDは、第1方向に当たるハイレベルに設定され、同時発光制御機能は非活性化されて、同時発光制御信号ALLがハイレベルに非活性化された。パルス幅制御機能は非活性化されて、第1パルス幅制御信号EDC1及び第2パルス幅制御信号EDC2は、ローレベルに非活性化された。図6は、P型トランジスタを駆動する駆動信号を生成するための動作を示したタイミング図である。第1及び第2グループゲート駆動信号G1~GnがP型トランジスタを駆動する駆動信号である場合、第1反転制御信号INV1及び第2反転制御信号INV2を活性化させて、第1シフトレジスタ210及び第2シフトレジスタ220の出力SRodd[n/2:1]及びSReven[n/2:1]を第1インバータ230及び第2インバータ240で反転し、レベルシフタ250及び出力バッファ260を通じて出力する。図6に示したように、P型トランジスタに対する駆動信号を生成するために、第1反転制御信号INV1及び第2反転制御信号INV2は、ハイレベルに活性化され、第1~第4ゲート駆動信号G1~G4の出力チャネルを通じてP型トランジスタのための駆動信号が出力される。第1~第4駆動信号G1~G4は、該当走査ライン例えば、S1~S4に出力される。図6を利用して、例示的な駆動例を説明する。第1フレーム開始パルスDIO1が活性化されるT1区間の間、第1クロック信号CPV1のパルスに応答して、第1駆動信号G1がローレベルに活性化されb1、第2クロック信号CPV2のパルスに応答して、第3駆動信号G3がローレベルに活性化されるb2。第2フレーム開始パルスDIO2が活性化されるT2区間の間、第3クロック信号CPV3のパルスに応答して、第2駆動信号G2がローレベルに活性化されb3、第4クロック信号CPV4のパルスに応答して、第4駆動信号G4がローレベルに活性化されるb4。また、出力チャネル選択機能は、活性化されず、出力チャネル選択信号SEL1及びSEL2は、ローレベルに非活性化され、走査方向制御信号UDは、第1方向に当たるハイレベルに設定され、同時発光制御機能は非活性化されて、同時発光制御信号ALLがハイレベルに非活性化された。パルス幅制御機能は非活性化されて、第1パルス幅制御信号EDC1及び第2パルス幅制御信号EDC2は、ローレベルに非活性化された。第二に、走査信号と発光制御信号とを選択的に出力する機能と、ゲート駆動信号のパルス幅を調節して出力する機能とについて説明する。本実施形態に係るゲート駆動回路200は、第1グループゲート駆動信号G1,G3,...,Gn-1は、走査信号として駆動し、第2グループゲート駆動回路G2,G4,...,Gnは、発光制御信号として駆動しうる。第1シフトレジスタ210及び第2シフトレジスタ220は、それぞれ独立して動作するように設計されるため、第1シフトレジスタ210及び第2シフトレジスタ220に入力されるクロック信号CPV1~CPV4、フレーム開始パルスDIO1,DIO2、及びパルス幅制御信号EDC1,EDC2をそれぞれ調節して、第1シフトレジスタ210及び第2シフトレジスタ220のうち一つは、走査信号駆動用として利用し、他の一つは、発光制御信号駆動用として利用しうる。また、走査信号又は発光制御信号を生成するために、第1インバータ230及び第2インバータ240に入力される第1反転制御信号INV1及び第2反転制御信号INV2を制御しうる。図7は、本発明の一実施形態によって、走査信号と発光制御信号とを独立して生成して出力する動作を示したタイミング図である。図7では、第1グループゲート駆動信号G1及びG3は、P型トランジスタ用走査信号として駆動し、第2グループゲート駆動信号G2及びG4は、P型トランジスタ用発光制御信号として駆動した例を示す。第1フレーム開始パルスDIO1が活性化されるT1区間の間、第1クロック信号CPV1のパルスに応答して、第1駆動信号G1がローレベルに活性化されc1、第2クロック信号CPV2のパルスに応答して、第3駆動信号G3がローレベルに活性化されるc2。第1グループ走査信号G1及びG3は、P型トランジスタ用走査信号として駆動されるため、第1反転制御信号INV1は、ハイレベルに活性化される。また、本実施形態では、走査信号の駆動時にパルス幅調節機能を利用しないため、第1パルス幅制御信号EDC1は、ローレベルに非活性化される。第2シフトレジスタ220は、活性化されたパルス幅制御信号EDC2を入力され、第3クロック信号CPV3及び第4クロック信号CPV4の立ち上がりエッジ又は立ち下がりエッジをラッチするエッジラッチとして動作する。レベルラッチ及びエッジラッチについて、図8及び図9を利用して説明する。第1シフトレジスタ210及び第2シフトレジスタ220は、第1パルス幅制御信号EDC1又は第2パルス幅制御信号EDC2によってエッジラッチやレベルラッチとして動作しうる。図8に示したように、第1シフトレジスタ210又は第2シフトレジスタ220がエッジラッチとして動作する場合、フレーム開始パルスDIOが活性化された区間の間、立ち上がりエッジ又は立ち下がりエッジに同期化されてゲート駆動信号G1~G4が出力される。図8は、立ち上がりエッジに同期されてエッジラッチされる場合を示す。第1シフトレジスタ210又は第2シフトレジスタ220が立ち上がりエッジに同期してエッジラッチとして動作する場合、各ゲート駆動信号G1~G4のパルス幅は、フレーム開始パルスDIOの幅内に入るクロック信号CPVの周期数ほどの幅に出力される。図9に示したように、第1シフトレジスタ210又は第2シフトレジスタ220がレベルラッチとして動作する場合、フレーム開始パルスDIOが活性化された区間の間、クロック信号CPVのパルス幅と同じレベルに同期化されてゲート駆動信号G1~G4が出力される。本発明の実施形態では、パルス幅制御信号EDC1及びEDC2を利用して、エッジラッチ機能及びレベルラッチ機能を選択的に活性化させる。例えば、パルス幅制御信号EDC1及びEDC2を非活性化させて、シフトレジスタ210,220をレベルラッチとして利用し、パルス幅制御信号EDC1及びEDC2を活性化させて、シフトレジスタ210,220をエッジラッチとして利用する。特に、本発明の実施形態では、シフトレジスタ210,220をエッジラッチとして利用して、ゲート駆動信号G1~Gnのパルス幅を調節しうる。図7に戻って、発光制御信号駆動及びパルス幅制御についてさらに詳細に説明する。図7に示した具現例で、第2グループゲート駆動信号G2及びG4は、発光制御信号として駆動され、第2シフトレジスタ220及び第2インバータ240は、発光制御信号駆動用として利用される。発光制御信号は、非活性化される区間、すなわち、発光素子が発光しない区間のタイミングが制御されるため、第2反転制御信号INV2を非活性化させて、発光制御信号が非活性化される区間、すなわち、ハイレベルの区間を制御する。また、第2シフトレジスタ220をエッジラッチとして利用するために、第2パルス幅制御信号EDC2がハイレベルに活性化される。パルス幅は、第2フレーム開始パルスDIO2が活性化される区間の幅によって決定される。図7の例で、第2フレーム開始パルスDIO2は、T3区間の間に活性化され、第2フレーム開始パルスDIO2のパルス幅によって、第2ゲート駆動信号G2のパルス幅T4及び第4ゲート駆動信号G4のパルス幅T5が決定される。すなわち、第2フレーム開始パルスDIO2が活性化されたT3区間の間、第3クロック信号CPV3の立ち上がりエッジに同期化されて、第2ゲート駆動信号G2がハイレベルに活性化されc3、第2ゲート駆動信号G2のハイレベルのパルス幅は、第2フレーム開始パルスDIO2が活性化されたT3区間内に入る第3クロック信号CPV3の周期数ほどの幅T4となる。また、第2フレーム開始パルスDIO2が活性化されたT3区間の間、第4クロック信号CPV4の立ち上がりエッジに同期化されて、第4ゲート駆動信号G4がハイレベルに活性化されc4、第4ゲート駆動信号G4のハイレベルのパルス幅は、第2フレーム開始パルスDIO2が活性化されたT3区間内に入る第4クロック信号CPV4の周期数ほどの幅T5となる。本実施形態では、発光制御信号のパルス幅を調節する構成について説明したが、走査信号のパルス幅を調節する構成も可能である。走査信号のパルス幅は、オーバーラップ駆動のために調節され、本実施形態は、このような走査信号パルス幅調節機能を提供する。第三に、ゲート駆動回路のすべての出力チャネルからゲート駆動信号を同時に出力する機能について説明する。アクティブマトリックスAM:ActiveMatrix方式発光表示装置100では、各画素P11~Pnmで保存キャパシタを備え、保存キャパシタにデータ信号に対応する電圧を保存し、各画素P11~Pnmの発光素子を駆動しうる。しかし、多様な表示方式が要求されつつ、すべての画素P11~Pnmを同時に発光する表示方式も要求されている。このために、すべての画素P11~Pnmの保存キャパシタにそれぞれのデータ信号に当たる電圧を保存し、すべての画素P11~Pnmに対する発光制御信号を同時に活性化させて、すべての画素P11~Pnmを同時に発光しうる。本実施形態は、このような同時発光表示方式のための同時発光機能を提供する。例えば、同時発光制御信号ALLが非活性化されれば、ゲート駆動信号G1~Gnを順次に出力し、同時発光制御信号ALLが活性化されれば、ゲート駆動信号G1~Gnを同時に活性化させて出力しうる。また、同時発光制御信号ALLは、パルス幅制御信号EDC1及びEDC2と連動して、表1に表現されたロジックとして動作しうる。このようなロジックは、所定の論理回路を利用して具現しうる。図10は、本発明の一実施形態に係る同時発光動作を示したタイミング図である。同時発光のために、同時発光制御信号ALLがローレベルに活性化される。また、第1及び第2パルス幅制御信号EDC1及びEDC2がいずれもハイレベルに活性化されたので、表1に示したように、すべてのゲート駆動信号が同時発光動作を行う。また、第1シフトレジスタ210は、第1クロック信号CPV1及び第2クロック信号CPV2に応答して、エッジラッチとして動作し、第1ゲート駆動信号G1及び第3ゲート駆動信号G3を生成して出力するd1,d2。第2シフトレジスタ220は、第3クロック信号CPV3及び第4クロック信号CPV4に応答して、エッジラッチとして動作し、第2ゲート駆動信号G2及び第4ゲート駆動信号G4を生成して出力するd3,d4。第1ゲート駆動信号G1及び第2ゲート駆動信号G2のパルス幅T7、第3ゲート駆動信号G3及び第4ゲート駆動信号G4のパルス幅T8は、第1フレーム開始パルスDIO1及び第2フレーム開始パルスDIO2の幅T6の区間内に入る第1クロック信号CPV1及び第2クロック信号CPV2、第3クロック信号CPV3及び第4クロック信号CPV4の周期数ほどの幅によって決定される。前述した実施形態で、SEL1、SEL2、INV1、INV2、EDC1、EDC2は、ハイレベルを活性化されたレベルと記述し、ローレベルを非活性化されたレベルと記述し、ALLは、ハイレベルを非活性化されたレベルと記述し、ローレベルを活性化されたレベルと記述したが、このような信号の活性化レベルと非活性化レベルとは、設計者によって任意に決定されうる。以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。"