極性が正および負の電気パルスが印加された時に流れる電流を制御する電流制御素子であって、第1の電極と、第2の電極と、前記第1の電極および前記第2の電極間に挟まれた電流制御層とを備え、前記電流制御層は、SiNx0<x≦0.85により構成され、水素または弗素を含有し、前記水素または前記弗素の濃度をD=D0×1022atoms/cm3、前記電流制御層の膜厚をdnm、前記第1の電極と前記第2の電極との間に印加し得る電圧の最大値をV0Vとしたとき、xとDとdとV0とが下式1、2を満足する電流制御素子。exp1γ2≦V01exp1γ2-exp1γ22≧02但し、C=k1×D0k2、α=-6.25×101、β=-11.7、γ=9.76、k1およびk2は定数前記電流制御層は、水素を含有し、前記k1=5.23×104、前記k2=-5.26である請求項1に記載の電流制御素子。前記水素の濃度Dは、0.75×1022atoms/cm3≦D≦2.0×1022atoms/cm3を満たす請求項2に記載の電流制御素子。前記膜厚dは、5nm以上である請求項1から3のいずれか1項に記載の電流制御素子。前記膜厚dは、5nm以上、かつ、30nm以下である請求項4に記載の電流制御素子。前記第1の電極と前記第2の電極との間に印加し得る電圧の最大値V0は、5V以下である請求項1から5のいずれか1項に記載の電流制御素子。極性が正または負の電気パルスが印加されることによりその電気抵抗値が変化する不揮発性の抵抗変化素子と、前記抵抗変化素子と直列に接続され、前記抵抗変化素子に前記電気パルスを印加した時に流れる電流を制御する請求項1から6のいずれか1項に記載の電流制御素子とを備える記憶素子。複数のビット線と、前記複数のビット線に各々と立体交差する複数のワード線と、複数の請求項7に記載の記憶素子とを備え、前記複数の記憶素子は、前記ビット線と前記ワード線とが立体交差する各々の交点に配設され、該各々の交点において、前記記憶素子の一端がその対応する前記ビット線に、前記記憶素子の他端がその対応する前記ワード線に、各々接続されている記憶装置。極性が正および負の電気パルスが印加された時に流れる電流を制御する電流制御素子の製造方法であって、半導体基板上に第1の電極を形成する工程と、前記第1の電極上にSiNx0<x≦0.85で構成される電流制御層を形成する工程と、前記電流制御層の上面から水素または弗素を添加する工程と、前記電流制御層上に第2の電極を形成する工程とを有する電流制御素子の製造方法。前記電流制御層の上面から水素または弗素を添加する工程では、プラズマで励起された水素または弗素を前記電流制御層へ照射する請求項9に記載の電流制御素子の製造方法。前記電流制御層の上面から添加するのは水素であり、前記水素の濃度Dは、0.75×1022atoms/cm3≦D≦2.0×1022atoms/cm3を満たす請求項9または10に記載の電流制御素子の製造方法。第1の電極と、第2の電極と、前記第1の電極および前記第2の電極間に挟まれたSiNxにより構成される電流制御層とを備え、極性が正および負の電気パルスが印加された時に流れる電流を制御する電流制御素子の製造方法であって、前記電流制御層の膜厚dnm、前記窒素組成比x、および、前記電流制御層に含有される水素または弗素の濃度D=D0×1022atoms/cm3を決定する設計ステップと、前記設計ステップで決定された膜厚d、窒素組成比x、および水素または弗素の濃度Dに従って前記電流制御素子を製造する製造ステップとを含み、前記設計ステップは、前記電流制御素子に流すべき電流の最低の電流密度JminA/cm2、前記電流制御素子が遮断状態にあるときに前記電流制御素子に流れる電流として許容できる最大の電流密度JoffA/cm2、および、前記第1の電極と前記第2の電極との間に印加し得る電圧の最大値V0Vを取得する取得ステップと、前記取得ステップで取得された前記電流密度Jmin、前記電流密度Joff、および、前記電圧の最大値V0を用いて、下記の式3および式4を満足する範囲にある膜厚d、窒素組成比x、および水素または弗素の濃度Dを決定する決定ステップとを含む電流制御素子の製造方法。exp1γ2≦V03exp1γ2-exp1γ22≧04但し、C=k1×D0k2、α=-6.25×101、β=-11.7、γ=9.76、k1およびk2は定数前記電流制御層は、水素を含有し、前記k1=5.23×104、前記k2=-5.26である請求項12に記載の電流制御素子の製造方法。上記特許文献2に示されたように、高速で動作可能なバイポーラ型抵抗変化素子を用いたクロスポイント型の不揮発性記憶装置を実現するためには、上述した双極性の電流制御素子が必要となり、通常は、抵抗変化素子に大きな電流を流さなければならない。この観点に基づけば、MIMダイオードは絶縁膜を電極間にはさんだ構造で、あまり大きな電流は流すことができないという課題がある。また、バリスタは電極間にはさまれた材料の結晶粒界の特性により整流特性を得るため、積層構造の多層メモリ等に適用した場合、電流制御素子特性にばらつきが発生するという課題がある。これに対して、MSMダイオードは金属電極間に半導体層をはさんだ構造であり、半導体層の抵抗が低い分、MIMダイオードより高い電流供給能力が期待できる。また、バリスタのように結晶粒界等の特性を使用しないので、製造工程中の熱履歴等に左右されにくくばらつきの少ない電流制御素子を得ることが期待できる。また、MSMダイオードは、金属電極の仕事関数、半導体からなる電流制御層の組成や膜厚に応じて電気特性が変化する。例えば、SiNxを電極間に挟んだ構造のMSMダイオードにおいて、SiNxは、いわゆる窒化シリコンのことであり、xの値は窒化の程度を示しており、SiNxの電気伝導特性はxの値に依存して大きく変化する。更に、SiNxの膜厚もMSMダイオードの電気特性に影響を与える。試作したMSMダイオードの評価結果からは、MSMダイオードの両端に加える電圧が同一の場合、xの値が同じであれば、SiNxの膜厚が薄い方が、MSMダイオードにより多くの電流が流れる傾向が見られる。よって、大電流を流し得るという観点から、SiNxを電流制御層とする電流制御素子は、バイポーラ型抵抗変化素子とともに用いる電流制御素子として、優れていることが分かる。一方、記憶素子をマトリクス状に配設してなる記憶装置において、記憶装置内の複数の非選択記憶素子を流れる迂回電流の総和は、記憶装置に配設された記憶素子の個数に依存して変化する。例えば、ビット線とワード線とがマトリクス状にそれぞれM本配設された記憶装置の場合、記憶装置内の非選択記憶素子の個数は、選択されたビット線に個、選択されたワード線に個存在する。したがって、記憶装置内を流れる迂回電流の総和は、非選択記憶素子1つあたりに流れる迂回電流のおおよそ2×M-1倍となる。つまり、記憶装置の大容量化に伴い、記憶装置内の非選択記憶素子に流れる迂回電流の総和が増大し、選択記憶素子の抵抗変化素子へ供給できる電流が減少することを示唆している。図39aに示すMIM、MSM、あるいはバリスタ等の双極性の電流制御素子の電圧-電流特性では、現実には範囲Cの領域でも微少な電流が流れ、電流制御素子によって迂回電流を完全に阻止することは出来ない。したがって、記憶素子の電流制御素子としては、図39aの範囲Cの領域に流れる電流の低減が求められている。上述したように、クロスポイント型の不揮発性記憶装置の電流制御素子には、選択された記憶素子の抵抗変化素子に、抵抗変化を起こすのに十分な電流を供給し、同時に非選択記憶素子に流れる迂回電流を極力低減させなければならないという課題がある。つまり、図39aの範囲Aおよび範囲Bの領域で流れる電流On電流というを、抵抗変化素子が抵抗変化を起こすのに十分なだけ大きくし、かつ範囲Cの領域に流れる電流を極力抑制する、いわゆるオン/オフ特性つまり、Off電流に対するOn電流の比の改善である。電流制御素子のオン/オフ特性の改善により、記憶装置に配設できる記憶素子の個数を大きくすることができ、記憶装置の製造コストを下げることができる。よって、大電流を流し得る、SiNxを電流制御層とする電流制御素子であって、書き込みディスターブが生じにくい電流制御素子の開発が期待されている。そこで、本発明は、このような課題に鑑みてなされたものであり、極性の異なる電気パルスを印加する場合でも書き込みディスターブの発生を防止することが可能であり、かつ、直列に接続される抵抗変化素子に対して大電流を流すことを可能にする電流制御素子等を提供することを目的とする。以上のような課題に対し、発明者らは、電流制御層を電極で挟んだ構造を備えたMSMダイオードにおいて、SiNx0<x≦0.85で構成される電流制御層に高濃度の水素または弗素を含有させることにより、MSMダイオードの電気特性が変化することを見い出した。例えば、MSMダイオードの両端に加える電圧が同一の場合、SiNxで構成される電流制御層の膜厚とSiNxのxの値が同じであれば、含有する水素または弗素の濃度が高いほど、漏洩電流を低減でき、選択記憶素子の抵抗変化素子へデータ書込みを行う時に非選択記憶素子を流れる迂回電流をより一層小さくすることが可能となる。より詳しくは、上記の課題を解決するために、本発明に係る電流制御素子の一形態は、極性が正および負の電気パルスが印加された時に流れる電流を制御する電流制御素子であって、第1の電極と、第2の電極と、前記第1の電極および前記第2の電極間に挟まれた電流制御層とを備え、前記電流制御層は、SiNx0<x≦0.85により構成され、水素または弗素を含有し、前記水素または前記弗素の濃度をD=D0×1022atoms/cm3、前記電流制御層の膜厚をdnm、前記第1の電極と前記第2の電極との間に印加し得る電圧の最大値をV0Vとしたとき、xとDとdとV0とが下式1、2を満足する電流制御素子である。exp1γ2≦V01exp1γ2-exp1γ22≧02但し、C=k1×D0k2、α=-6.25×101、β=-11.7、γ=9.76、k1およびk2は定数である。ここで、SiNxとは、いわゆる窒化シリコンのことであり、xの値は、窒素組成比、つまり、窒化の程度を示している。かかる構成とすることにより、前記第1の電極および前記第2の電極と前記電流制御層との界面に存在する準位いわゆる界面準位を所定の濃度以上の前記水素または前記弗素で終端することが可能となり、界面準位を起因とする漏洩電流を減少できることから、選択記憶素子の抵抗変化素子へデータ書込みを行う時に非選択記憶素子へ流れる迂回電流をより一層小さくすることが可能となる。ここで、前記電流制御層は、水素を含有し、このとき、前記k1=5.23×104、前記k2=-5.26である。そして、前記水素の濃度Dは、0.75×1022atoms/cm3≦D≦2.0×1022atoms/cm3を満たすのが好ましい。前記電流制御層に含有される前記水素の濃度を上述の範囲に調整することにより、前記第1の電極および前記第2の電極と前記電流制御層との界面に存在する準位を前記水素で最も効率よく終端することができ、界面準位を起因とする漏洩電流の制御が可能となりことから、極性の異なる電気パルスを印加する場合でも書き込みディスターブの発生を防止することが可能であり、選択された抵抗変化素子には抵抗変化に必要な電流を流すことが可能で、かつ非選択の抵抗変化素子には漏洩電流を極力抑制可能な特性を有する電流制御素子を提供することができる。また、前記膜厚dは、5nm以上であることが好ましい。かかる構成にすることにより、トンネル効果に起因した漏洩電流の発生を十分に抑制することが可能となり、電流制御素子の特性を安定化させることが可能となる。なお、より好ましくは、前記膜厚dは、5nm以上、かつ、30nm以下である。また、前記第1の電極と前記第2の電極との間に印加し得る電圧の最大値V0としては、5V以下であるのが好ましい。本発明に係る記憶素子の一形態は、極性が正または負の電気パルスが印加されることによりその電気抵抗値が変化する不揮発性の抵抗変化素子と、前記抵抗変化素子と直列に接続され、前記抵抗変化素子に前記電気パルスを印加した時に流れる電流を制御する上述の電流制御素子とを備える。かかる構成とすることにより、選択された記憶素子へのデータ書き込み時の、非選択記憶素子を流れる迂回電流をより一層小さくすることが可能となる。この構成は、本発明の記憶素子または本発明の記憶素子を含む記憶装置の書き込みディスターブの発生を回避することができ、実際に動作させる上で、よりいっそう好ましい構成である。本発明に係る電流制御素子の製造方法の一形態は、極性が正および負の電気パルスが印加された時に流れる電流を制御する電流制御素子の製造方法であって、半導体基板上に第1の電極を形成する工程と、前記第1の電極上にSiNx0<x≦0.85で構成される電流制御層を形成する工程と、前記電流制御層の上面から水素または弗素を添加する工程と、前記電流制御層上に第2の電極を形成する工程とを有する。かかる構成の電流制御素子の製造方法により、前記第1の電極および前記第2の電極と、前記電流制御層との界面に存在する準位を前記水素または前記弗素で終端することが可能となり、選択された記憶素子の抵抗変化素子にデータ書込みを行う時に、非選択の記憶素子を流れる迂回電流がより一層小さい電流制御素子を提供することができる。また、上述の本発明に係る電流制御素子の製造方法において、前記電流制御層の上面から水素または弗素を添加する工程では、プラズマで励起された水素または弗素を前記電流制御層へ照射することが好ましい。かかる構成の電流制御素子の製造方法により、準安定状態いわゆるラジカル状態に励起された水素または弗素を多量に前記電流制御層の上面から前記電流制御層中に添加でき、前記第1の電極および前記第2の電極と、前記電流制御層との界面に存在する準位を低温かつ短時間で終端することが可能となり、前記電流制御素子の製造工程の熱履歴を制御できる。また、本発明に係る電流制御素子の製造方法の他の一形態は、第1の電極と、第2の電極と、前記第1の電極および前記第2の電極間に挟まれたSiNxにより構成される電流制御層とを備え、極性が正および負の電気パルスが印加された時に流れる電流を制御する電流制御素子の製造方法であって、前記電流制御層の膜厚dnm、前記窒素組成比x、および、前記電流制御層に含有される水素または弗素の濃度D=D0×1022atoms/cm3を決定する設計ステップと、前記設計ステップで決定された膜厚d、窒素組成比x、および水素または弗素の濃度Dに従って前記電流制御素子を製造する製造ステップとを含み、前記設計ステップは、前記電流制御素子に流すべき電流の最低の電流密度JminA/cm2、前記電流制御素子が遮断状態にあるときに前記電流制御素子に流れる電流として許容できる最大の電流密度JoffA/cm2、および、前記第1の電極と前記第2の電極との間に印加し得る電圧の最大値V0Vを取得する取得ステップと、前記取得ステップで取得された前記電流密度Jmin、前記電流密度Joff、および、前記電圧の最大値V0を用いて、下記の式3および式4を満足する範囲にある膜厚d、窒素組成比x、および水素または弗素の濃度Dを決定する決定ステップとを含む電流制御素子の製造方法である。exp1γ2≦V03exp1γ2-exp1γ22≧04但し、C=k1×D0k2、α=-6.25×101、β=-11.7、γ=9.76、k1およびk2は定数である。かかる構成とすることにより、第1の電極と第2の電極に隣接する電流制御層との間に形成される電位障壁による整流性を得ることができ、極性の異なる電気パルスを印加する場合でも書き込みディスターブの発生を防止することが可能であり、選択された抵抗変化素子には抵抗変化に必要な電流を流すことが可能で、かつ非選択の抵抗変化素子には抵抗変化に必要な電流を流さない特性を有する電流制御素子を製造することが可能になる。なお、本発明は上記記憶素子を複数個有する記憶装置として実現することもできる。本発明に係る電流制御素子、記憶素子、記憶装置および電流制御素子の製造方法は、極性の異なる電気パルスが印加される場合でも書き込みディスターブの発生を防止することが可能であり、かつ抵抗変化素子に大電流を流すことが可能で、データを問題無く書き込み可能な電流制御素子、記憶素子、記憶装置およびそのような電流制御素子の製造方法を提供することができるという効果を奏する。最初に、本実施の形態に係る記憶素子を構成する抵抗変化素子の構成について詳細に説明する。抵抗変化素子は、対向する一対の電極の間に抵抗変化材料で構成される薄膜以下、この薄膜を抵抗変化薄膜というが配設され構成されている。この抵抗変化薄膜に所定の電気パルスを印加すると、所定の低抵抗状態以下、この状態を単に低抵抗状態というと所定の高抵抗状態以下、この状態を単に高抵抗状態というとの間で、抵抗変化薄膜の状態が遷移する。ここで、この抵抗変化薄膜は、所定の電気パルスを印加しない限り、その遷移した後の状態を維持する。本実施の形態では、この低抵抗状態と高抵抗状態とに、各々、2値データの0および1の何れか一方および他方が割り当てられており、抵抗変化薄膜の状態を低抵抗状態と高抵抗状態との間で遷移させるために、極性の異なる電気パルスを印加する。このような、抵抗変化薄膜を構成するための抵抗変化材料としては、ペロブスカイト型の金属酸化物や、典型金属または遷移金属の酸化物等を用いることができる。具体的には、抵抗変化薄膜を構成するための抵抗変化材料としては、PrCaxMnO30<x<1、TiO2、NiOx0<x<1、ZrOx0<x<2、FeOx0<x<1.5、CuOx0<x<1、AlOx0<x<1.5、TaOx0<x<2.5等や、これらの置換体、または、これらの混合物や積層構造物等が挙げられる。勿論、抵抗変化材料は、これらの抵抗変化材料に限定されることはない。次に、本発明の実施の形態に係る記憶素子を構成する抵抗変化素子の製造方法について説明する。抵抗変化素子を形成する場合には、所定の基板の主面上に電極以下、この電極を下部電極という、抵抗変化薄膜、下部電極と対をなす電極以下、この電極を上部電極というを、この順に形成する。先ず、下部電極の成膜であるが、成膜条件は、使用する電極材料等によって変わるが、例えば、白金Ptを下部電極の材料に用いる場合は、白金をターゲットとして用いたDCマグネトロンスパッタ法を用い、成膜の際の圧力を0.5Paとし、DCパワーを200Wとし、アルゴンAr流量を6sccmとし、成膜する白金の厚さが20~100nmとなるよう成膜時間を調節する。なお、下部電極の成膜方法はスパッタ法に限定されるものではなく、いわゆる化学気相堆積法CVD法やスピンコート法等を使用してもよいことを付記しておく。次に、下部電極の主面上に、抵抗変化薄膜を形成する。この成膜方法も、使用する抵抗変化薄膜の材料によって変わるが、例えば、酸化タンタルTaOx、0<x<2.5を抵抗変化薄膜の材料に用いる場合は、RFマグネトロンスパッタ法を用い、タンタルTaターゲットをArと酸素の混合雰囲気の下で反応性スパッタリングすることによりTaOx薄膜を形成する。具体的には、圧力を0.2~5Paとし、基板温度を20~400°Cとし、酸素の流量比を0.1~10とし、RFパワーを150~300Wとした上で、TaOx膜の厚さが1~300nmとなるよう成膜時間を調節する。なお、抵抗変化薄膜の成膜方法はスパッタ法に限定されるものではなく、いわゆるCVD法やスピンコート法等を使用してもよい。最後に、抵抗変化薄膜の主面上に、上部電極をスパッタ法により形成する。ここで、上部電極の成膜条件は、使用する電極材料等によって変わるが、例えば、白金を上部電極の材料に用いる場合には、下部電極の成膜時と同様にして白金をターゲットとして用いたDCマグネトロンスパッタ法を用い、成膜の際の圧力を0.5Paとし、DCパワーを200Wとし、Ar流量を6sccmとし、成膜する白金の厚さが20~100nmとなるよう成膜時間を調節する。なお、上部電極の成膜方法はスパッタ法に限定されるものではなく、いわゆるCVD法やスピンコート法等を使用してもよいことを付記しておく。図1は、抵抗変化材料に膜厚50nmのTaOxを用いた、設計上の電極面積が1μm2の抵抗変化素子の電流-電圧特性である。本実験では、基板の主面上に窒化タンタルTaN、TaOx、Ptをこの順にスパッタ法により成膜して積層した後、通常のリソグラフィおよびドライエッチングを適用することにより、抵抗変化素子を作成し、これを測定対象とした。図1の測定では、抵抗変化素子に加える電圧を0Vから-1.8Vこの時の特性は矢印1側の曲線、-1.8Vから0Vこの時の特性は矢印2側の曲線、0Vから1.3Vこの時の特性は矢印3側の曲線、1.3Vから0Vこの時の特性は矢印4側の曲線の順に変化させた。図1では、抵抗変化素子の抵抗が変化することに伴う電流値の変化が、抵抗変化素子に加える電圧が約-0.8Vこの時の特性は矢印1側の曲線、および約0.9Vこの時の特性は矢印3側の曲線のところで見られるが、抵抗変化の際に実際に抵抗変化素子に流れる電流としては最大80μA程度である。80μAは、抵抗変化素子の電極面積を1μm2と仮定した場合に、8000A/cm2に相当することから、抵抗変化素子へのデータの書き込み時に必要な電流の電流密度JminA/cm2としては、10000A/cm2以上は必要であると考えられる。つまり、電流制御素子に流すべき電流の最低の電流密度JminA/cm2は、この抵抗変化素子においては10000A/cm2である。次に、本発明の実施の形態に係る電流制御素子の特徴的な構成について詳細に説明する。本実施の形態において、電流制御素子は、対向する一対の電極の間に電流制御層を配設することにより構成している。この構成は、先に述べたMIMダイオード或いはMSMダイオードの構成と同じ構成である。そして、本実施の形態に係る電流制御素子は、非線形の電気抵抗特性を示す。電流-電圧特性は印加電圧の極性に対して概ね対称となるよう構成してもよい。そのため、本実施の形態に係る電流制御素子によれば、バイポーラ型抵抗変化素子を用いて極性の異なる電気パルスを印加する場合でも、非選択の抵抗変化素子に接続される電流制御素子へのバイアス条件を、電流制御素子がオフ状態となるようにすることにより、非選択の抵抗変化素子への書き込みディスターブの発生を防止することが可能になる。また、本実施の形態に係る電流制御素子の電流-電圧特性は、電極と電極に隣接する電流制御層との間に形成される電位障壁と界面準位に大きく依存し、この電位障壁と界面準位により整流性が生じるため、非線形の電気抵抗特性が得られる。本実施の形態では、かかる特性を有効に利用しながら、SiNx0<x≦0.85で構成される電流制御層に水素または弗素を含有させることにより、電極と電流制御層との界面に存在する準位を水素または弗素により終端させ、前記界面準位に起因する漏洩電流を減少させて、良好な電流-電圧特性を有する電流制御素子の提供を可能とする構成について説明する。以下に本実施の形態に係る電流制御素子の具体的な構成について、図面を参照しながら詳細に説明する。図2は、本発明の実施の形態に係る電流制御素子2の構成を模式的に示す断面図である。図2に示すように、電流制御素子2は、第1の電極32と、第2の電極31と、これらの第1の電極32および第2の電極31の間に配設された電流制御層33とにより構成されている。ここで、第1の電極32および第2の電極31は、Al、Cu、Ti、W、Pt、Ir、Cr、Ni、Nb等の金属や、これらの金属の混合物合金或いは積層構造物により構成される。或いは、これらの第1の電極32および第2の電極31は、TiN、TiW、TaN、TaSi2、TaSiN、TiAlN、NbN、WN、WSi2、WSiN、RuO2、In2O3、SnO2、IrO2等の導電性を有する化合物、または、これらの導電性を有する化合物の混合物或いは積層構造物により構成される。勿論、第1の電極32および第2の電極31を構成する材料は、これらの材料に限定されるわけではなく、電流制御層33との間で形成される電位障壁により整流性が生じるような材料であれば、如何なる材料であってもよい。本実施の形態では、電流制御層33がSiNx0<x≦0.85で構成されており、かつ水素または弗素が所定の量以上含有されている。SiNxのようなシリコン化合物は、四配位の結合を形成するテトラヘドラル系アモルファス半導体を形成し、このテトラヘドラル系アモルファス半導体は基本的には単結晶シリコンやゲルマニウムの構造に近い構造を有しているため、シリコン以外の元素を導入することによる構造の違いが物性に反映され易いという特徴を有している。このため、シリコン化合物を電流制御層33に適用すれば、シリコン化合物の構造制御作用により電流制御層33の物性を制御することが容易となる。従って、これにより、第1の電極32および第2の電極31との間に形成される電位障壁の制御がより一層容易になるという効果が得られる。特に、SiNxを電流制御層33として使用すると、SiNx中の窒素の組成を変化させることにより、禁制帯幅を連続的に変化させることが可能であるため、第1の電極32および第2の電極31とこれらに隣接する電流制御層33との間に形成される電位障壁の大きさは、xの値で制御可能となり、より一層好ましい。更に、SiNxは、半導体の製造工程において極一般的に使用されるシリコンおよび窒素をその成分として有しており、現在の半導体の製造工程において広く使用されている。このため、SiNxの導入に起因する新たな不純物汚染の発生はなく、半導体製造ラインの保守保全上好都合である。また、加工面では、成膜或いはエッチング等に関して既存の設備の転用が容易であり、加工条件についても、既存の成膜或いはエッチング条件の転用で対応可能であるという利点を有する。さて、極性の異なる電気パルスを印加してデータを確実に書き込み可能なクロスポイント型の記憶装置を構成するためには、電流制御素子が非線形の電気抵抗特性を示し、かつ電流-電圧特性が印加電圧の極性に対して実質的に対称な素子でありかつ抵抗変化素子へのデータ書き込み時に必要な電流密度の電流を流すことができる素子であることが求められる。また、記憶素子の微細化或いは高集積化といった観点からは、電流制御素子の微細化が可能であり、かつ、特性のばらつきが小さいことが望ましい。かかる観点に基づくと、電流制御素子として適用可能な二端子素子例えば、MIMダイオード、MSMダイオード、バリスタ等の内、MIMダイオードは、絶縁体を金属間に挟んだ構造を有するため、大電流を定常的に流す用途には基本的に不向きであると考えられる。また、バリスタは、その特性が結晶粒界に起因することが知られているが、結晶の粒径分布の相違に基づく特性ばらつきが原理的に発生するため、微細化時の動作特性ばらつきが不可避となり、この点において電流制御素子としては好ましくないと考えられる。また、MSMダイオードは、アモルファス半導体を使用する場合には半導体の構造に起因する特性ばらつきは原理的に発生しにくいと考えられるため、微細化時の動作特性ばらつきを回避することができるが、大電流を定常的に流す用途には報告がなされていない。電流制御層33にSiNxを適用する場合、先に述べたように、電流制御層33の電気伝導特性は窒素組成比xによって大きく変化する。具体的には、いわゆる化学量論組成x=1.33、つまりSi3N4では絶縁体であるが、これより窒素の比率を小さくすると即ち、窒素組成比xを小さくするとSiNxは次第に半導体として振舞うようになる。そのため、窒素組成比xを適切に制御することにより、電流制御層33を有する電流制御素子2をMSMダイオードとして機能させることが可能となる。また、SiNxには、P型ホウ素BまたはアンチモンSb等又はN型リンPまたは砒素As等のドーパントをドーピングして抵抗率を調整してもよい。ここで、MSMダイオードは、印加電圧が第1の臨界電圧図39aの範囲Aの下限電圧以下であり、かつ第2の臨界電圧図39aの範囲Bの上限電圧以上である範囲つまり、図39aの範囲Cでは電気抵抗が非常に高く、第1の臨界電圧を超えるか、または、第2の臨界電圧を下回ると、電気抵抗が急激に低下する。即ち、MSMダイオードは、印加電圧が第1の臨界電圧を超えるか第2の臨界電圧を下回る場合に大電流が流れる以下、この大電流が流れる状態を導通状態というという、非線形の電気抵抗特性を有している。本実施の形態では、このようなMSMダイオードの電気抵抗特性を有する電流制御素子2を、上述した抵抗変化素子に直列に接続することにより、迂回電流を確実に抑制する。本願の発明者らは、鋭意検討の結果、SiNxにおける窒素組成比x、およびSiNxで構成される電流制御層33の膜厚を所定の範囲内の値に制御し、かつ、電流制御層33中に所定の濃度以上の水素または弗素を混入させることにより、MSMダイオードの導通状態に流すことができる電流密度を十分に大きくし、かつ、非導通状態における電流密度を十分に小さくすることが可能な電流制御素子2の製造が可能であることを見い出した。尚、このSiNxにおける適切な窒素組成比x、SiNxで構成される電流制御層33の適切な膜厚、および電流制御層33に混入する適切な水素または弗素の濃度については、後に詳細に説明する。電流制御層33に用いたSiNxは、xの値が小さい場合には半導体として振る舞いをすると共に、SiNx膜中の未結合手いわゆる欠陥も増加する。第1の電極32および第2の電極31と電流制御層33との界面に存在する未結合手は界面準位と呼ばれ、第1の電極32および第2の電極31と電流制御層33との電位障壁に影響を与える。そのため、電流制御素子2の整流特性を安定化するには、SiNxで構成される電流制御層33に所定の濃度以上の水素または弗素を混入させ電流制御層33の未結合手を水素または弗素で終端することが有効である。次に、本発明の実施の形態に係る電流制御素子2の製造方法について説明する。電流制御素子2を製造する場合には、先ず、所定の基板の主面上に第1の電極32を形成する。第1の電極32の成膜条件は、使用する電極材料等によって変わるが、例えば、窒化タンタルTaNを第1の電極32の材料に用いる場合はDCマグネトロンスパッタ法を用い、タンタルTaターゲットをアルゴンArと窒素Nの混合雰囲気の下で反応性スパッタリングを行い、厚さが20~100nmとなるよう成膜時間を調節する。次に、第1の電極32の主面上に、電流制御層33としてのSiNx膜を形成する。この成膜の際には、例えば、多結晶シリコンターゲットをArと窒素との混合ガス雰囲気の下でスパッタする手法いわゆる、反応性スパッタ法を用いる。そして、典型的な成膜条件として、圧力を0.08~2Paとし、基板温度を20~300°Cとし、窒素ガスの流量比Arと窒素との総流量に対する窒素の流量の比率を0~40とし、DCパワーを100~1300Wとした上で、SiNx膜の厚さが3~30nmとなるよう成膜時間を調節する。最後に、電流制御層33の主面上に、第2の電極31として例えばWを形成する。Wの成膜にはDCマグネトロンスパッタ法を用い、基板温度を20~25°C、Ar流量を50sccm、DCパワーを200~300W、成膜時の圧力を0.4~0.8Paに設定し、厚さが20~100nmとなるよう成膜時間を調節する。本実施の形態において、SiNx膜におけるxの値は、多結晶シリコンからなるターゲットをスパッタリングする条件Arと窒素とのガス流量比等を変えることにより、適宜変化させることが可能である。図3は、窒素ガスの流量比を変化させて成膜した複数のSiNx膜におけるxの値をラザフォード後方散乱分光RutherfordBackscatteringSpectrometry:RBS法により測定した結果を示す相関グラフである。図3において、横軸は窒素ガスの流量比Arと窒素との総流量に対する窒素の流量の比率を示し、縦軸はSiNx膜におけるx値を示している。なお、図3には、2種類のDCスパッタ成膜装置以下、装置A、および装置Bと称するを用いて成膜したSiNx膜に関するデータを示している。ここで、装置Aでは直径150mmの多結晶シリコンターゲットを用い、圧力を0.4Pa、基板温度を20°C、DCパワーを300Wと設定して成膜した試料の測定結果を示している。また、装置Bでは直径300mmの多結晶シリコンターゲットを用い、総ガス流量を15sccmこのときの圧力は約0.08~0.1Paであった、基板温度を20°C、DCパワーを1000~1300Wと設定して成膜した試料の測定結果を示している。図3に示すように、装置Aおよび装置Bのいずれの成膜装置を使用した場合も、窒素ガスの流量比を0から40まで連続的に変化させることにより、SiNx膜におけるxの値を連続的に変化させることが可能となる。このように、SiNx膜における窒素の組成を窒素ガスの流量比により変化させることで、禁制帯幅を連続的に変化させることが可能となる。これにより、第1の電極32および第2の電極31とこれらに隣接する電流制御層33との間に形成される電位障壁の大きさを適切に制御することが可能となる。そして、これにより、電流制御素子2にMSMダイオードと同様の電気抵抗特性を付与しながら、導通状態に流すことができる電流密度を十分に大きくすることが可能となる。以下、SiNxにおける適切な窒素組成比xの検討内容について説明する。図4は、SiNxで構成される膜厚20nmの電流制御層33と、白金Ptで構成される一対の電極とを備える電流制御素子2の電流厳密には電流密度-電圧特性を測定した結果を示す特性グラフである。尚、図4において、横軸は電流制御素子2への印加電圧を示し、縦軸は電流制御素子2に流れる電流密度を示している。この実験においては、基板の主面上にPt薄膜、SiNx薄膜をこの順でスパッタ法により成膜した後、直径100μmの円孔を有するメタルマスクを介してPt薄膜をスパッタ法により成膜することで、電流制御素子2を形成した。ここで、SiNx薄膜は、多結晶シリコンターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタすることにより成膜した。また、SiNx薄膜における窒素組成比xは、スパッタ条件アルゴンと窒素とのガス流量比等を変えることにより変化させた。また、SiNx薄膜における窒素組成比xは、ラザフォード後方散乱分光法により求めた。尚、図4に示すように、この実験では、スパッタ条件を変えることにより、窒素組成比xが異なる4種類のSiNx薄膜を作成した。ここで、窒素組成比xは、それぞれ0.52、0.67、0.85、1.38であった。なお、本実験では、電流制御素子2を構成する電極の大きさが直径100μmの円孔を有するメタルマスクにより規定される関係上、10000A/cm2程度の電流を実際に流すために必要となる電流が数A程度となり、一般的な測定系通常、測定に使用している測定系では測定不能な領域となるため、電流密度が500A/cm2である場合を基準としてデータの比較を行なっている。図4に示すように、第1の電極32および第2の電極31にPtを用い、電流制御層33をSiNxにより構成した電流制御素子2は、非線形の電気抵抗特性を示し、かつ、電流-電圧特性が印加電圧の極性に対してほぼ対称な素子とすることができる。また、電流制御層33にSiNxを適用する場合には、窒素組成比xが大きくなるに連れて第1の電極32および第2の電極31とこれらに隣接する電流制御層33との間に形成される電位障壁が大きくなることに対応して、導通状態となる電圧が大きくなることが判明した。更には、窒素組成比xが0.85までの場合は、第1の電極32と第2の電極31との間に印加される電圧が4V未満であっても電流密度が500A/cm2を優に超え、これに電圧を更に印加することにより更に大きな電流密度が得られることが図4より推察された。しかしながら、窒素組成比xが1.38である場合には、印加電圧が5Vであっても導通状態とはならず、更に印加電圧を高くすると、導通状態となる前に電流制御素子2そのものが破壊されてしまうことが判明した。これは、窒素組成比xを大きくすることにより電流制御層33の禁制帯幅が著しく大きくなり、その結果として、電流制御層33が絶縁体となってしまったことを示している。従って、電流制御層33にSiNxを適用する場合には、窒素組成比xは0を超え0.85以下であることが好ましいことが判明した。この構成を採る場合、電流制御層33は半導体として機能し、電流制御素子2はMSMダイオードとして機能する。図4に示した、電流制御層33をSiNxにより構成した電流制御素子2の電圧-電流特性は、電極材料に、上述のPt以外の材料を用いた場合でも同様の特性となる。図5は、SiNxで構成される膜厚10nmの電流制御層33と窒化タンタルTaNで構成される一対の電極とを備える電流制御素子2の電流厳密には電流密度-電圧特性を測定した結果を示す特性グラフである。尚、図5では、SiNxにおける窒素組成比xが0.3、0.7、0.8である場合の電流-電圧特性を示している。また、図5では、便宜上、印加電圧の極性が負である場合の電流-電圧特性の図示を省略している。本実験では、基板の主面上にTaN、SiNx、TaNをこの順にスパッタ法により成膜して積層した後、通常のリソグラフィおよびドライエッチングを適用することにより、電極面積が1平方ミクロンメートルの電流制御素子2を作成し、これを測定対象とした。図5に示すように、SiNxにおける窒素組成比xを0.3から0.7とすることで、MSMダイオードの電気抵抗特性と同様の電気抵抗特性を示しながら、導通状態となる電圧が3V程度大きくなり、かつ、何れの場合も10000A/cm2上述した最低の電流密度JminA/cm2の一例を超える大きな電流密度を実現できることが判明した。ここで、Ptを電極とする電流制御素子2の電流-電圧特性を示す図4と比較して分かるように、TaNを電極とする電流制御素子2では、Ptを電極とする電流制御素子2よりも極めて大きな電流密度の電流を流すことができる。よって、TaNは、SiNxを電流制御層33とする電流制御素子2の好ましい電極材料の一つである。その一方で、図5に示すように、SiNxにおける窒素組成比xを0.8とすると、印加電圧が約6.3Vである場合には約3000A/cm2程度の大きな電流密度の電流を流すことが可能であるが、印加電圧を更に上昇させると電流制御素子2が破壊短絡することが判明した。この現象は、いわゆる化学量論組成では基本的に絶縁体であるSiNxの絶縁体的な特性が現出したためであると考えられ、更に大きな電流密度の電流を流すことが必要な場合には、窒素組成比xを0.8よりも小さくすることが好ましいことを示している。従って、窒化タンタルTaNで構成される一対の電極を備える電流制御素子2を構成する場合、例えば10000A/cm2を超える大きな電流密度を実現するためには、窒素組成比xを0.7以下とすることが好ましい。続いて、電流制御層33の上面から水素または弗素の添加を行い、SiNxで構成される電流制御層33の表面および第1の電極32との界面に存在する未結合手の終端を行う。電流制御層33への水素または弗素の添加は、例えば水素H2または弗素F2をプラズマで励起して準安定状態いわゆるラジカル状態を発生させ、電流制御層33の上面からの照射することにより添加を行う。これにより、SiNxで構成される電流制御層33の上面および第1の電極32と電流制御層33との界面に存在する準位と電流制御層33の上面の未結合手が終端され、電流制御素子2の電流-電圧特性を改善させる。典型的な水素または弗素の添加条件としては、圧力が1.0×104Pa~30Paとし、基板温度を300°C~500°Cとし、RFパワーを200W~900Wとし、電流制御層33に含有する水素または弗素の濃度Dを0.75×1022atoms/cm3≦D≦2.0×1022atoms/cm3の範囲となるように調整する。図6にSiNxx=0.3で構成される電流制御層33へ水素を添加した時のSIMS分析結果を示す。図6に示すように、水素プラズマの圧力が3×104Pa、水素プラズマを照射する時間が30秒の場合、SiNxx=0.3の表層の水素濃度は、2.0×1022atoms/cm3となる。また、同じ圧力で時間を10秒とした場合、表面の水素濃度は、1.0×1022atoms/cm3と低下する。更に、同じ時間30秒で圧力を30Paとした場合、表面の水素濃度は、0.75×1022atoms/cm3となる。圧力が高い場合、プラズマで励起された水素の平均自由工程が短く、ラジカル状態の水素がSiNxの表面に到達する数が低下し、表面の水素濃度が低下する。したがって、表面に到達する水素ラジカルの数を調整するプラズマ励起条件や時間ことにより、SiNx膜中へ添加される水素の濃度が0.75×1022atoms/cm3~2.0×1022atoms/cm3の範囲で変化していることがわかる。図7にSiNxx=0.3で構成される電流制御層33に水素を添加した時の電流制御素子2の電流厳密には電流密度-電圧特性図を示す。第1および第2の電極32、31には窒化タンタル、電流制御層33にはSiNxx=0.3の15nmを用いた。この図7に示すように、水素をSiNx膜へ添加することにより、同じ電圧で比較すると電流制御素子2を流れる電流が2桁~4桁減少している。これは、第1の電極32および第2の電極31とSiNxx=0.3で構成される電流制御層33との界面準位が水素で終端され、第1の電極32および第2の電極31と電流制御層33との電位障壁が増加したことを示唆している。なお、図6および図7は、水素を添加した結果を示した。水素は、SiNx内の未結合手であるシリコンや窒素と結合し、それぞれシリコン-水素結合Si-H結合、窒素-水素結合N-H結合を形成する。特に、N-Hの結合エネルギーは、4.0eVとSi-Hの結合エネルギー3.1eVより大きく、安定した結合状態が維持できることがわかる。このため、製造工程の熱履歴でN-Hの結合が乖離することなく、未結合手の終端が維持できる。また、弗素もSiNxの未結合手となるシリコンとシリコン-弗素結合Si-F結合を形成でき、その結合エネルギーは5.6eVとN-Hの結合エネルギーより大きい。このため、水素より安定した結合準位の終端が可能である。最後に、電流制御層33の主面上に、第2の電極31として、例えば、窒化タンタルTaNを第2の電極31の材料に用いる場合は、DCマグネトロンスパッタ法を用い、タンタルTaターゲットをアルゴンArと窒素Nの混合雰囲気の下で反応性スパッタリングを行い、厚さが20~100nmとなるよう成膜時間を調節する。図8は、SiNxで構成される膜厚10nmの電流制御層33とタングステンWで構成される一対の電極とを備える電流制御素子2の電流厳密には電流密度-電圧特性を測定した結果を示す特性グラフである。尚、図8では、SiNxにおける窒素組成比xが0.3、0.45、0.6である場合の電流-電圧特性を示している。また、図8でも、便宜上、印加電圧の極性が負である場合の電流-電圧特性の図示を省略している。本実験では、基板の主面上にW、SiNx、Wをこの順にスパッタ法により成膜して積層した後、通常のリソグラフィおよびドライエッチングを適用することにより、電極面積が1平方ミクロンメートルの電流制御素子2を作成し、これを測定対象とした。図8に示すように、Wを電極材料に用いた場合も、TaNを電極材料に用いた場合と同様に、SiNxにおける窒素組成比xを0.3から0.6とすることで、MSMダイオードの電気抵抗特性と同様の電気抵抗特性を示しながら、導通状態となる電圧が1.2V程度大きくなり、かつ、何れの場合も10000A/cm2上述した最低の電流密度JminA/cm2の一例を超える大きな電流密度を実現できることが判明した。また、電極材料がTaNとWの場合を比較すると、SiNxにおける窒素組成比x、およびSiNxの窒素組成比xが同一の場合、電流制御素子2の電流-電圧特性は、電極材料がTaNの場合の方が同一電圧における電流値がほんの少し大きいが、殆ど変わらない電流-電圧特性を示す。従って、タングステンWで構成される一対の電極を備える電流制御素子2を構成する場合でも、10000A/cm2を超える大きな電流密度を実現するためには、電極材料がTaNの場合と同様に、窒素組成比xを0.7以下とすることが好ましいと考えられる。ここで、電極材料にタングステンを適用した場合の、電流制御素子2の特性の電極材料依存性について説明する。図9は、DCマグネトロンスパッタ法で成膜したタングステンWのX線回折パターンを示しており、X線を入射角度1度でタングステン薄膜のサンプルに入射させ、ディテクタの角度θ、入射X線の延長線からディテクタまでの角度を変化させた際の、X線回折強度を示している。サンプルは、WターゲットをArガス雰囲気の下でスパッタリングすることにより、Wを成膜した。また、成膜条件としては、基板温度を20~25°C、Ar流量を50sccm、DCパワーを200~300Wとした上で、圧力が0.4Pa、0.8Pa、2Pa、4Paの4条件について試料を作成した。図9を見ると、成膜時の圧力によってWの膜の構造が異なることがわかる。成膜時の圧力が0.4Paあるいは0.8Paの時には、X線回折パターンにα-タングステンα-Wに起因するピーク群図中に↓下向き矢印で示した40.3°および73.2°の2つのピークが見られ、この事実から、Wはbcc体心立方格子構造を有するα-Wで構成される薄膜となっているものと考えられる。一方、成膜時の圧力が2Paあるいは4Paの場合は、α-Wに起因するピーク群が小さくなるか、あるいは消失すると共に、A15構造を有するβ-タングステンβ-Wに起因するピーク群図中に↓で示した35.5°、39.9°、43.9°、75.2°の4つのピークが現れ、これらが大きくなっていることから、主としてβ-Wで構成されるWの薄膜が形成されていると考えられる。ここでは、X線回折法によりα-Wとβ-Wの存在を解析したが、透過型電子顕微鏡による電子線回折パターンでも解析は可能である。図10a、b、図11a、b、図12a、b、図13a、bは、それぞれ、上に記した4条件で成膜した、膜厚が約50nmのWの膜のSEM写真である。図10a、図11a、図12a、図13aは、Wの成膜時の圧力がそれぞれ0.4Pa、0.8Pa、2Pa、4Paの時の、Wの膜の断面のSEM観察時に撮影した写真であり、図10b、図11b、図12b、図13bは、Wの成膜時の圧力がそれぞれ0.4Pa、0.8Pa、2Pa、4Paの時の、Wの膜の表面を斜め上方向からSEM観察した際に撮影した写真である。なお、図10aおよびb~図13aおよびbでは、図中でWの膜を←Wで示している。これらの写真を見ると、図9と同様に、成膜時の圧力によってWの膜の構造が異なることがわかる。成膜時の圧力が0.4Pa図10あるいは0.8Pa図11の時すなわち、α-Wの時には、Wは稠密な膜構造を有し、その表面は平滑であることが観察される。一方、成膜時の圧力が2Pa図12あるいは4Pa図13の時には、Wの膜は柱状構造をとり、その表面には凹凸が見られる。図14には、これら4種類のWの膜の抵抗率を測定した結果を示しているが、図9あるいは図10aおよびb~図13aおよびbで見られるような構造的な変化を反映して、Wの膜の抵抗率は成膜時の圧力によって異なることがわかる。すなわち、図14に示したように、成膜時の圧力が0.4Paあるいは0.8Paの時すなわち、α-Wの時には、抵抗率は2×102mΩcm程度であるのに対し、成膜時の圧力が2Paの場合の抵抗率は4×101mΩcm、圧力4Paの時には、抵抗率は2mΩcmとなっている。図15aおよび図15bは、SiNxで構成される膜厚10nmの電流制御層33とWで構成される一対の電極とを備える電流制御素子2の電流厳密には電流密度-電圧特性を0.25V毎に測定した結果を示す特性グラフであり、横軸は電流制御素子2への印加電圧を示し、縦軸は電流制御素子2に流れる電流密度の絶対値を示している。ここで、図15aは、SiNxにおける窒素組成比xが0.3、図15bは、SiNxにおける窒素組成比xが0.6である場合の電流-電圧特性を示しており、Wの成膜については上に記した4条件圧力=0.4Pa、0.8Pa、2Pa、4Paを用いている。なお、電流制御素子2の作成方法については図8で測定対象とした電流制御素子2の作成方法と同様である。W電極の成膜時の圧力が0.8Paの場合は、W電極の成膜時の圧力が0.4Paの場合と殆ど同じ電流-電圧特性を示していることから、電極材料がα-Wである電流制御素子2は電流制御素子として良好な電流-電圧特性を示し、かつ、図8で既に見たように10000A/cm2を超える大きな電流密度を実現できることがわかる。一方、W電極の成膜時の圧力が2Paあるいは4Paのすなわち、電極材料が主としてβ-Wで構成される場合は、電流制御層を構成するSiNxにおける窒素組成比xにかかわらず、電流制御素子2への印加電圧が±0.5Vの時点で既に非常に大きな電流が流れている。したがって、印加電圧の正負にかかわらず、電極間の漏洩電流が極めて大きい電流制御素子になっており、W電極の成膜時の圧力が0.4Paあるいは0.8Paの時のような電流-電圧特性を示さない。これは、図10aおよびb~図13aおよびbで見られるようなW膜の表面状態の相違等に起因して、W電極の成膜時の圧力が2Paあるいは4Paのすなわち、電極材料が主としてβ-Wで構成される場合には、窒素組成比xにかかわらず、電流制御層33を構成するSiNxとW電極との間に電位障壁が形成されていないためと考えられる。従って、電極材料としてWを使用することを考えた場合、電極材料の抵抗率がより低く、電流制御素子に適用した時に良好な電流-電圧特性を示し、かつ、10000A/cm2上述した最低の電流密度JminA/cm2の一例を超える大きな電流密度を実現可能である、α-Wを選択することが好ましい。つまり、α-Wは、SiNxを電流制御層33とする電流制御素子2の好ましい電極材料の一つである。なお、熱力学的な観点から見ると、α-Wの方がβ-Wより安定であり、β-Wは高温で体積変化収縮を伴ってα-Wに変わるため、電極材料としてWを使用する場合、α-Wを選択することは電流制御素子2の信頼性の観点からも好ましいと考えられる。なお、α-Wを形成する方法としては、先に述べたようにスパッタ法が適用可能であるが、これに限定されるものではなく、いわゆるCVD法等を使用してもよい。また、α-Wを形成する方法としてスパッタ法を適用する場合は、先の実験結果より、Wターゲットを圧力0.8Pa以下のArガス雰囲気の下でスパッタリングすればよい。次に電流制御素子2の特性と電流制御層33に用いたSiNxの膜厚およびxの値との関係について説明する。始めに、水素および弗素を含有しない電流制御層の場合について、SiNxのxの値と膜厚との関係式を示す。その後、本発明である水素の含有した電流制御層の場合について、SiNxのx値、膜厚および含有している水素濃度との関係を示す。まず、以下に水素および弗素を含有しない電流制御層の場合について電流制御素子の特性と電流制御層に用いたSiNxの膜厚およびxの値との関係について説明する。電流制御素子MSMダイオードの場合、電気伝導機構としては電極TaN、W、等から電流制御層SiNxへ向けて放出される電流熱電子放出電流、あるいはショットキー電流と呼ばれるを考えればよい。ショットキー電流は、電極を構成する材料の仕事関数に依存するが、実際に金属から放出される電子に対する電位障壁は、放出された電子負電荷を有すると、金属中に残された同電荷量の正電荷に起因する、クーロン静電引力鏡像力と呼ばれることがあるの影響を受ける。この鏡像力を考慮して、電流制御素子の両端に加えられる電圧以下、Vとすると、電流制御素子を流れる電流以下、Jとするとの関係を計算すると、lnJはV12に比例するという関係が導かれる具体的な式の導出については、例えば、非特許文献1である、岩本光正編、EEText電気電子材料工学、オーム社、2004を参照。実際、図16aおよび図16bは縦軸を電流制御素子に流れる電流密度、横軸を電流制御素子の両端に加えられる電圧の平方根にとり、電極材料がTaNあるいはWの種々のMSMダイオードの電流厳密には電流密度-電圧特性を片対数グラフで書き直したものである。図16aは、電極材料がTaNで、電流制御層33であるSiNxの窒素組成比xおよび膜厚を変えたサンプルに関するデータである。個々の、窒素組成比x、膜厚dについては、図16aの右に記述した通りである。また、図16bは、電極材料がTaNあるいはWで、電流制御層33であるSiNxの窒素組成比xを変えたサンプルに関するデータである。個々の電極材料、窒素組成比xについては、図16bの右に記述した通りである。膜厚dは全て10nmとした。図16aおよび図16bから明らかなように、いずれも傾きがほぼ等しい直線となっており、上記した、lnJはV12に比例するとの関係が成立していることを示唆している。以上の結果から、電流制御素子2を流れる電流Jは以下の式5のような形で表すことができる。J=Aexp125ここで、γは電流制御層33であるSiNxのxの値や、SiNxの膜厚には依存しない定数であり、また、係数Aは電流制御素子の両端に加えられる電圧Vに依存しない定数である。次に、電流制御層33の膜厚以下、dとするについて考える。ショットキー電流は、電極と電流制御層33との間で形成された接合における障壁ショットキー障壁と呼ばれるの高さに依存する。障壁の高さは、電極を構成する材料の仕事関数や電流制御層33の電子親和力、あるいは電極と電流制御層33の界面に存在する界面準位等が通常支配的であり、電流制御層33の膜厚dとショットキー電流との関係は自明ではない。ここで、式5を見ると、式5の右辺の定数A以外の項は、MSMダイオードの電流-電圧特性のV依存性を示しているため、dの効果は定数Aに現れると考えられる。そこで、ショットキー電流と電流制御層33の膜厚dとの関係を実験的に求めるため、電流制御層33であるSiNxの膜厚を5nm、10nm、15nmと変化させた電流制御素子xの値は0.3あるいは0.45の2種類について、それらの電流-電圧特性が式5で近似できるとして、定数Aとγを最小二乗法により計算し、膜厚dと定数Aの関係を図示したものが図17である。図17を見ると、lnは膜厚dに比例し、かつ、電流制御層33であるSiNxのxの値を変化させても図17に示した直線の傾きがほぼ等しいことから、電流制御素子2を流れる電流Jを表わす式5は以下の式6のように書き換えることができる。J=Bexpexp126ここで、αは電流制御層33であるSiNxのxの値や、SiNxの膜厚dには依存しない定数であり、また、Bは電流制御素子2の両端に加えられる電圧Vや、SiNxの膜厚dには依存しない定数である。さて、本発明では電流制御層33にSiNxを用いており、すでに述べたように、SiNxのxの値を変化させることにより禁制帯幅を連続的に変化させ、これにより電位障壁の大きさを制御することができる。SiNxに起因する電位障壁の窒素組成比x値依存性は、SiNxの光学バンドギャップがxの値にほぼ比例する例えば、非特許文献2であるRKarcheretalPhysicalReviewBvol30page189619101984を参照ことから、SiNxに起因する電位障壁もxの値にほぼ比例すると考えられ、従って流れる電流は、xの指数関数に比例すると考えられる。以上の検討の結果、電流制御素子2を流れる電流Jを以下の式7のように表すことができることができる。J=Cexpexpexp127但し、C、α、β、γは定数図16aおよびbに示す電流制御素子2の電流-電圧特性の実測値を用い、式7のC、α、β、γを最小二乗法により計算すると、C=7.46×102、α=-6.25×101、β=-11.7、γ=9.76となり、これらの値を用いて、電流制御素子2の電流-電圧特性を計算することができる。なお、式7において、dの単位はナノメートルnm、Vの単位はボルトV、Jの単位はA/cm2である。図18は、図16で示した電流制御素子2の電流厳密には電流密度-電圧特性の実測値のいくつかを、式7による計算値と併せて図示したものであるがちなみに、図18の横軸は電圧であり、電圧の平方根ではない、よい一致が見られており、式7が電流制御素子2の電流-電圧特性を表わすものと考えてよい。既に示したように、SiNxを電流制御層33として用いた電流制御素子2は、その電流-電圧特性は窒素組成比xおよび電流制御層33の膜厚に依存し、これらを適切に選択することにより所望のより好ましい特性を得ることが可能となる。抵抗変化素子へのデータの書き込み時に必要な特性、という観点で考えると、データ書き込み時に10000A/cm2最低の電流密度JminA/cm2の一例以上の電流密度の電流を流すことができることがより好ましい。抵抗変化素子の両端にかけ得る電圧より厳密には、第1の電極32と第2の電極31との間に印加し得る電圧の最大値をV0ボルトとすると、式7より、窒素組成比xと膜厚dとの関係は以下のようになる。exp1γ2≦V08exp1γ2≦V09exp1γ2≦V010式8は電流制御素子2に流れる電流の電流密度が10000A/cm2の場合の関係式である。ここで、上記式8の左辺は、上記式7を電圧Vについて解いて得られる値、つまり、電流制御素子2に流れる電流の電流密度JminA/cm2を10000A/cm2とするために電流制御素子2の両端にかけるべき電圧を表している。よって、上記式8の不等式は、電流制御素子2に流れる電流の電流密度を10000A/cm2とするために電流制御素子2の両端にかけるべき電圧がその最大値V0以下となる条件、言い換えると、電流制御素子2の両端にかける電圧が最大値V0以下であっても、10000A/cm2の電流密度JminA/cm2の電流が電流制御素子2に流れることを保証する条件膜厚dと窒素組成比xが満たすべき関係を示している。式9は電流制御素子2に流れる電流の電流密度が30000A/cm2の場合の関係式特許文献2に記載されている条件に対応である。つまり、式9は、電流制御素子2の両端にかける電圧が最大値V0以下であっても、30000A/cm2の電流密度JminA/cm2の電流が電流制御素子2に流れることを保証する条件膜厚dと窒素組成比xが満たすべき関係を示している。式10は電流制御素子2に流れる電流の電流密度が50000A/cm2の場合の関係式である。つまり、式10は、電流制御素子2の両端にかける電圧が最大値V0以下であっても、50000A/cm2の電流密度JminA/cm2の電流が電流制御素子2に流れることを保証する条件膜厚dと窒素組成比xが満たすべき関係を示している。図19、図20、図21にそれぞれ式8、式9、式10をV0=5Vの場合についてプロットしたものを示す。それぞれの図における、SiNxの膜厚方向の上限の線が、各式における等号の場合の線である。式8から式9へ、あるいは式9から式10へ移るにつれ、電流制御素子2に流れる電流密度がより大きい条件となっており、記憶装置の回路設計上の自由度を得るという観点からは、余裕のある、より好ましい条件であるが、一方、記憶装置の製造プロセスの設計自由度という観点からは、より厳しい条件となっていることがわかる。いずれにせよ、使用する抵抗変化素子の特性や動作条件等に応じて、適切な窒素組成比xと膜厚dを設定することが必要である。また、電流制御素子2の電気抵抗特性の非線形性の観点で考えると、データ書き込み、およびデータ読み出しの際に、選択素子以外の素子にかかる電圧以下では電流制御素子2は遮断状態電流制御素子2に流れる電流が非常に小さい状態である。選択素子以外の素子にかかる電圧の最大値は、データ書き込み時に選択素子にかかる電圧の半分であり、従って、この電圧がかかった時、電流制御素子2は遮断状態となる。遮断状態においては、電流制御素子2を流れる電流は小さいことあるいは、電流制御素子2が導通状態に流れる電流との差が大きいことが望ましく、また、遮断状態において電流制御素子2に流れる電流は、抵抗変化素子が高抵抗状態の場合に流れる電流と比較して、少なくとも同程度あるいはそれ以下であることがデータ読み出し時に、高抵抗状態と低抵抗状態を判別するためには必要である。ここで、図1を見ると、抵抗変化素子が高抵抗状態の場合に流れる電流は、例えば矢印1側の曲線で0Vから約-0.8Vまで、および矢印4側の曲線で0Vから約0.5Vまでに現れており、また、抵抗変化素子が低抵抗状態の場合に流れる電流は、例えば矢印3側の曲線で0Vから約0.9Vまで、および矢印2側の曲線で約-0.6Vから0Vに現れていることから、高抵抗状態の場合と低抵抗状態の場合に流れる電流の差を電圧±0.5Vの点で見ると電圧-0.5V~0.5Vの領域では、高抵抗状態、低抵抗状態の両方とも電流-電圧特性がほぼ直線とみなせるため、±0.5Vの点で検討した、高抵抗状態の場合に流れる電流は低抵抗状態に流れる場合の電流の約1/4~1/5となっていることが読み取れる。従って、遮断状態において電流制御素子2に流れる電流は、抵抗変化素子が低抵抗状態の場合に流れる電流と比較して、少なくともその約1/4~1/5であることが必要であり、素子のばらつき等までを勘案すると、1/10以下であることが望ましく、より望ましくは1/30以下であり、さらにより望ましくは1/50以下である。以上のことから考えて、電流制御素子2に、データ書き込み時に選択素子以外の素子にかかる電圧すなわち、データ書き込み時に選択素子にかかる電圧の半分であり、このとき電流制御素子2は遮断状態であるがかかった時に電流制御素子2を流れる電流は、電流制御素子2に、データ書き込み時に選択素子にかかる電圧を加えた時に電流制御素子2を流れる電流データ書き込み時に流れる電流であり、抵抗変化素子が低抵抗状態の時に記憶素子を流れる電流より大きいより一桁以上小さいことが要求される。つまり、電流制御素子2が遮断状態にあるときに電流制御素子2に流れる電流として許容できる最大の電流密度JoffA/cm2は、電流制御素子2に流すべき電流の最低の電流密度JminA/cm2の1/10、より好ましくは1/30、さらにより好ましくは1/50である。これを、式7を用いて窒素組成比xと膜厚dとの関係で書くと、以下のようになる。exp1γ2-exp1γ22≧011exp1γ2-exp1γ22≧012exp1γ2-exp1γ22≧013式11は、非選択素子にかかる電圧、つまり、データ書き込み時の選択素子にかかる電圧の半分である電圧が、電流制御素子2を流れる電流の電流密度が1000A/cm2データ書き込み時に選択素子にかかる電圧を加えた時に電流制御素子2を流れる電流の電流密度10000A/cm2より一桁小さく、このとき電流制御素子2は遮断状態であるであるような、電流制御素子2の両端に印加される電圧以下であることを示す。つまり、式11は、非選択状態にある電流制御素子2に流れる電流の電流密度JoffA/cm2が選択状態にある電流制御素子に流れる電流の電流密度JminA/cm2の1/10以下となることを保証する条件膜厚dと窒素組成比xが満たすべき関係を示している。式12は電流制御素子2に流れる電流の電流密度が30000A/cm2抵抗変化素子の抵抗変化に30000A/cm2が必要な場合で、かつ、データ書き込み時に選択素子にかかる電圧の半分がかかった時に電流制御素子2を流れる電流の電流密度が1000A/cm2以下の場合の関係式である。つまり、式12は、非選択状態にある電流制御素子2に流れる電流の電流密度JoffA/cm2が選択状態にある電流制御素子2に流れる電流の電流密度JminA/cm2の1/30以下となることを保証する条件膜厚dと窒素組成比xが満たすべき関係を示している。式13は電流制御素子2に流れる電流の電流密度が50000A/cm2で、かつ、データ書き込み時に選択素子にかかる電圧の半分がかかった時に電流制御素子2を流れる電流の電流密度が1000A/cm2以下の場合の関係式である。つまり、式13は、非選択状態にある電流制御素子2に流れる電流の電流密度JoffA/cm2が選択状態にある電流制御素子2に流れる電流の電流密度JminA/cm2の1/50以下となることを保証する条件膜厚dと窒素組成比xが満たすべき関係を示している。図19、図20、図21にそれぞれ式11、式12、式13をプロットしたものを示す。それぞれの図における、SiNxの膜厚方向の下限の線が、各式における等号の場合の線である。式11から式12へ、あるいは式12から式13へ移るにつれ、電流制御素子2に流れる電流密度がより大きく、かつ、遮断状態において電流制御素子2を流れる電流と、電流制御素子2が導通状態に流れる電流との差がより大きい条件になっているため、記憶装置の回路設計上の自由度を得るという観点からは、余裕のある、より好ましい条件であるが、一方、記憶装置の製造プロセスの設計自由度という観点からは、より厳しい条件となっていることがわかる。いずれにせよ、使用する抵抗変化素子の特性や動作条件等に応じて、適切な窒素組成比xと膜厚dを設定することが必要である。図19は、式8および式11を満足する膜厚dと窒素組成比xの組み合わせの範囲を示したもので、図中の2本の斜線で囲まれる領域斜め破線で図示内の点は、式8および式11を満足する。なお、図19で、電流制御素子2にかかる電圧V0は5Vとして計算した。SiNxの範囲は、0<x≦0.85、SiNxの膜厚dは、0<dである。ここで、電流制御素子2を実際に試作評価し、式8および式11を満足することを実験的に確認した膜厚dと窒素組成比xの組み合わせについては、図中に黒四角で示している。また、図20は式9および式12を満足する膜厚dと窒素組成比xの組み合わせの範囲を図示したもので、図中の2本の斜線で囲まれる領域斜め破線で図示内の点は、式9、式12、0<x≦0.85、および0<dを満足する。なお、図20で、電流制御素子2にかかる電圧V0は5Vとして計算した。ここで、電流制御素子2を実際に試作評価し、式9および式12を満足することを実験的に確認した膜厚dと窒素組成比xの組み合わせについては、図中に黒四角で示し、逆に式9と式12とを同時には満足しないことを、実際に試作した電流制御素子2の評価により確認した膜厚dと窒素組成比xの組み合わせについては、同じ図中に白三角で示している。同様に、図21は式10および式13を満足する膜厚dと窒素組成比xの組み合わせの範囲を図示したもので、図中の2本の斜線で囲まれる領域斜め破線で図示内の点は、式10、式13、0<x≦0.85、および0<dを満足する。なお、図21で、電流制御素子2にかかる電圧V0は5Vとして計算した。ここで、電流制御素子2を実際に試作評価し、式10および式13を満足することを実験的に確認した膜厚dと窒素組成比xの組み合わせについては、図中に黒四角で示し、逆に式10と式13とを同時には満足しないことを、実際に試作した電流制御素子の評価により確認した膜dと窒素組成比xの組み合わせについては、同じ図中に白三角で示している。図20および図21は、電流制御素子2に好適な膜厚dと窒素組成比xの組み合わせの範囲を、式7を基にして作成した式9と式12、あるいは式10と式13を用いて図示したものであり、実際に試作した数種の電流制御素子2の評価結果との一致が見られることは、式7の妥当性、さらには、式7を基に作成された式8~13の妥当性を示唆するものと考えられる。図22は、電流制御素子2にかかる電圧V0を4Vとした場合に、式8および式11を満足する膜厚dと窒素組成比xの組み合わせの範囲を示したもので、図中の2本の斜線で囲まれる領域斜め破線で図示内の点は、式8および式11を満足する。ここで、電流制御素子2を実際に試作評価し、式8および式11を満足することを確認した膜厚dと窒素組成比xの組み合わせについては、図中に黒四角で示している。また、図23は、電流制御素子2にかかる電圧V0を6Vとした場合に、式8および式11を満足する膜厚dと窒素組成比xの組み合わせの範囲を示したもので、図中の2本の斜線で囲まれる領域斜め破線で図示内の点は、式8および式11を満足する。ここで、電流制御素子2を実際に試作評価し、式8および式11を満足することを確認した膜厚dと窒素組成比xの組み合わせについては、図中に黒四角で示している。以上の図19~図23に示された膜厚dと窒素組成比xの組み合わせを電流制御層33に適用し、この適用した電流制御層33を備えた電流制御素子2や、この電流制御素子2と抵抗変化素子とを備えた記憶素子、さらにはこの記憶素子を用いた記憶装置を構成すれば、極性の異なる電気パルスを印加する場合でも書き込みディスターブの発生を防止することが可能であり、かつ抵抗変化素子に大電流を流すことが可能で、データを問題無く書き込み可能な電流制御素子、記憶素子および記憶装置を提供することが可能となる。また、図19~図23に図示された膜厚dと窒素組成比xの組み合わせに、膜厚dが5nm以上という制限を加えることにより、トンネル効果に起因する電流制御素子2の漏洩電流発生を十分防止できるため、電流制御素子2の特性を安定化させた記憶素子および記憶装置の提供が可能となる。また、図19の最良の範囲から分かるように、電流制御層33であるSiNxの膜厚dの上限としては、30nmであるのが好ましい。また、図19、図20、図21において、V0=5Vの場合におけるSiNxの膜厚dと窒素組成比xとの関係を示したように、電流制御素子2の両端にかけ得る電圧つまり、第1の電極32と第2の電極31との間に印加し得る電圧の最大値V0としては5Vが好ましく、より詳しくは、5V以下であるのが好ましい。続いて、本発明である水素の含有した電流制御層33の場合について、SiNxのx値、膜厚および含有している水素濃度との関係を示す。上述したように、水素を含有しないSiNxを電流制御層33に用いた電流制御素子2の電流-電圧特性は式7で表現できることを示した。ここでは、本発明である水素または弗素が含有したSiNxで構成される電流制御層33の場合について、実験結果から式7の検証を行い、式7の各定数を算出することにより、電流制御層33に含有する水素が電流-電圧特性へ与える影響を明らかにする。図24は、縦軸に図7で示した水素の含有したSiNxで構成される電流制御層33を用いた電流制御素子2に流れる電流密度A/cm2、横軸に電流制御素子2の両端に加えられる電圧の平方根V12にとり、片対数グラフで書き直したものである。図24から明らかなように、水素の含有されたSiNxで構成される電流制御層33は、水素の含有していない場合と傾きがほぼ等しい直線となっており、式5のγには水素の含有が影響しないことがわかる。図25は、水素の含有したSiNxで構成される電流制御層33の膜厚を10nm、15nmと変化させ、式5のAとγとを最小二乗法により計算し、膜厚dと定数Aの関係を図示したものある。図25から明らかなように、水素の含有したSiNxで構成される電流制御層33は、水素の含有してない場合と傾きはほぼ等しく、式6のαは水素の影響をあまり受けていないことがわかる。図26は、水素の含有されたSiNxで構成される電流制御層33のxの値をx=0.3、x=0.45、x=0.6と変化させ、式6のBとβを最小二乗法により計算し、xの値と定数Bとの関係を図示したものである。図26から明らかなように、水素の含有されたSiNxで構成される電流制御層33は、水素の含有していない場合と傾きはほぼ等しく、式7のβは影響を受けないことがわかる。図27は、SiNxで構成される電流制御層33に含有している水素濃度と式7の定数Cとの関係を図示したものである。図27から、SiNxで構成される電流制御層に含有している水素濃度に依存し、式7の定数Cは変動する。図27より、logCとlogDはほぼ比例している事がわかる。以上の検討から、水素の含有したSiNxで構成される電流制御層33の場合について、実験結果をもとに式7の検討を行った結果、式7の定数Cのみが、含有した水素濃度に依存して大きく変化することを見出した。水素の含有したSiNxで構成される電流制御層33を備えた電流制御素子2は、第1の電極32および第2の電極31と電流制御層33との界面に存在する準位を終端できることから、界面準位に起因とする漏洩電流を低減することができ、選択記憶素子の抵抗変化素子へデータ書込みをする時に非選択記憶素子の迂回電流をより一層小さくすることが可能となる。次に本発明である水素の含有したSiNxで構成される電流制御層33を備えた、不揮発性記憶素子の電流制御素子2として、最適な電流制御層33のSiNxのxの値、膜厚および含有する水素濃度について示す。上記実施の形態で既に示した通り、SiNxで構成される電流制御層33を備えた電流制御素子2は、その電流-電圧特性がSiNxのxの値や膜厚、含有している水素および弗素濃度に依存する。そして、これらを適切に選択することで不揮発性記憶素子の電流制御素子2として最適な電流制御層33を得ることが可能となる。図28、図29、図30は、本発明である水素を含有したSiNxで構成される電流制御層33の場合における式8および式11をプロットした特性図である。図28は水素が0.75×1022atoms/cm3の濃度で含有しているSiNxで構成される電流制御層33の場合、図29は水素が1.0×1022atoms/cm3の濃度で含有しているSiNxで構成される電流制御層33の場合、図30は水素が2.0×1022atoms/cm3の濃度で含有しているSiNxで構成される電流制御層33の場合をそれぞれ示す。図28、図29、図30から、SiNxで構成される電流制御層33は含有している水素濃度に応じて、不揮発性記憶素子の電流制御素子2としての最適な電流制御層33の範囲SiNxのxの値と膜厚の組み合わせが変化することがわかる。特に、図30の含有する水素濃度が2.0×1022atoms/cm3の場合、適切なxの値と膜厚の範囲は減少してしまうが、SiNxの膜厚が5nm以上でSiNxのxの値が0.2以上の領域を含むことから、SiNxで構成される電流制御層33に含有する水素の濃度は2.0×1022atoms/cm3以下と判断できる。上述のように、本実施の形態では、不揮発性記憶素子の電流制御素子2として最適な電流制御層33の範囲を示した。その結果、電流制御層33に含有する水素の濃度Dは、0.75×1022atoms/cm3≦D≦2.0×1022atoms/cm3の範囲であることが望ましい。上述で限定した水素濃度の範囲において、式7の定数Cと水素の濃度Dとの関係式を図27の結果をもとに最小二乗法を用いて求めると、C=5.23×104×D052614ただし、D=D0×1022atoms/cm3の関係が得られる。なお、弗素についても、水素と化学的性質が類似していることから、式7の定数Cと弗素の濃度Dとの間に、上記式14と同一または類似した関係式が成立すると考えられる。よって、水素および弗素のいずれについても、少なくとも、その濃度D=D0×1022atoms/cm3と式7の定数Cとの間に、以下の関係式が成立すると考えられる。C=k1×D0k214-1ただし、k1およびk2は、電流制御層33に含有されているものが水素か弗素か応じて定まる定数であり、電流制御層33に含有されているものが水素である場合には、上記式14に示されるように、k1=5.23×104、k2=-5.26である。更に、トンネル効果の影響を排除するため、SiNxの膜厚が5nm以上という制約を加えることにより、電流制御素子2の特性を安定化させた記憶素子および記憶装置の提供が可能となる。従来の電流制御素子は、所望の電流-電圧特性を得るため、SiNxで構成される電流制御層のxの値と膜厚とを適切な範囲に制御してきた。発明者らは、SiNxで構成される電流制御層33に水素または弗素を含有することにより、電流制御素子2の電流-電圧特性が変化する特性を見出した。この特性を利用した電流制御素子2を不揮発性記憶素子および記憶装置へ適用する事により、例えば、SiNxで構成される電流制御層33のxの値や膜厚を製造工程内で測定し、製造工程で生じたxの値や膜厚のばらつきに応じ、適切な水素を添加させることにより、電流制御素子2の電流-電圧特性を均一化でき、電流制御素子2を安定に提供することが可能となる。図31は、本実施の形態における電流制御素子2のオン/オフ特性を示す図である。縦軸は、電流制御素子2に2Vを印加した時に流れる電流つまり、On電流と電流制御素子2に0.5Vを印加した時に流れる電流つまり、Off電流との比を示し、横軸は、電流制御層33に含有される水素の濃度である。ここでは、3種類の電流制御素子2水素が0.75×1022atoms/cm3の濃度で含有しているSiNxで構成される電流制御層をもつ電流制御素子、水素が1.0×1022atoms/cm3の濃度で含有しているSiNxで構成される電流制御層をもつ電流制御素子、水素が2.0×1022atoms/cm3の濃度で含有しているSiNxで構成される電流制御層をもつ電流制御素子の実験結果がプロットされている。この図31の実験データから分かるように、水素濃度Dとして、0.75×1022atoms/cm3≦D≦2.0×1022atoms/cm3を満たす、いずれの電流制御素子2であっても、きわめて高いオン/オフ特性を示し、かつ、水素濃度が高いほど、より高いオン/オフ特性を示す。よって、本実施の形態における電流制御素子2は、極性の異なる電気パルスが印加される場合でも書き込みディスターブの発生を防止することが可能である。図32は、本実施の形態における電流制御素子2の破壊電流密度A/cm2とSiNxで構成される電流制御層33の膜厚nmとの関係を示す図である。ここで、破壊電流密度とは、電流制御素子2に印加する電流を増加していった場合に、電流制御素子2を破壊させてしまう電流の電流密度をいう。この図32の実験データから分かるように、SiNxで構成される電流制御層33の膜厚が薄いほど、電流制御素子2の破壊に至る電流密度が著しく増加し、破壊耐性が大幅に向上する。これは、SiNxで構成される電流制御層33の膜厚が薄い場合、電流制御層33内で発生したジュール熱が第1の電極32および第2の電極31へと拡散し易く、電流制御層33内の熱の蓄積が低減されるためである。発明者らは、SiNxで構成される電流制御層33に水素を添加することにより不揮発性記憶素子の電流制御素子2としての最適な範囲が変化することを既に述べた。例えば、水素を含有していないSiNxで構成される電流制御層33の場合は、図19で示す最適な範囲となるが、水素が0.75×1022atom/cm3の濃度で添加されたSiNxで構成される電流制御層33の場合は、図28で示す最適な範囲へと変化する。同様に、水素が1.0×1022atom/cm3の濃度で添加された場合は、図29で示す最適な範囲となる。さらに、水素が2.0×1022atom/cm3の濃度で添加された場合は、図30で示す最適な範囲へとそれぞれ変化する。いずれの水素濃度の場合においても、水素を添加したSiNxで構成される電流制御層33の最適な範囲は、水素を添加しない場合に比べてSiNx膜厚を薄くできることがわかった。従って、SiNxで構成される電流制御層33に水素を添加することにより、SiNxで構成される電流制御層33の最適範囲を薄膜化することができる。これにより、破壊に至る電流密度が増加し、破壊耐性を大幅に向上することができる。次に、本発明に係る記憶素子および記憶装置について説明する。図33aは、本発明の実施の形態に係る記憶素子3を備える記憶装置21の構成を模式的に示すブロック図である。尚、図33aでは、本発明を説明するために必要となる構成要素のみを図示し、その他の構成要素は図示を省略している。図33aに示すように、本実施の形態に係る記憶装置21は、いわゆるクロスポイント型の記憶装置である。この記憶装置21は、記憶素子アレイ20と、記憶素子アレイ20を駆動するための周辺回路例えば、ビット線デコーダ4、読み出し回路5、ワード線デコーダ6、7とを備えている。ここで、実際の記憶素子アレイは、通常、複数のビット線と複数のワード線とを有しているが、本明細書では、図33aに示すように、記憶素子アレイの構成を容易に理解可能とするため、4本のビット線BL0~BL3と4本のワード線WL0~WL3とを備える記憶素子アレイ20を例示する。本実施の形態に係る記憶素子アレイ20では、4本のビット線BL0~BL3と、4本のワード線WL0~WL3とが、互いに直角に立体交差するように配設されている。そして、これらの4本のビット線BL0~BL3と4本のワード線WL0~WL3との立体交差部11の各々には、記憶素子いわゆる、メモリセル3が配設されている。換言すれば、本実施の形態に係る記憶素子アレイ20では、記憶素子3が4行4列のマトリクス状に配設されている。ここで、記憶素子3の各々は、図33bの等価回路に示されるように、抵抗変化素子1と、この抵抗変化素子1に対して直列に接続された電流制御素子2との直列回路により構成されている。そして、この直列回路の一端および他端が、各々、その立体交差部11に対応するビット線BLnBL0~BL3およびワード線WLnWL0~WL3に接続されている。そして、図33aに示すように、4本のビット線BL0~BL3の一端が、ビット線デコーダ4に接続されている。また、ビット線BL0~BL3の他端が、読み出し回路5に接続されている。一方、4本のワード線WL0~WL3の両端が、ワード線デコーダ6、7に接続されている。かかる記憶装置21では、ビット線デコーダ4が、制御器図示せずからの指令に応じて、ビット線BL0~BL3の中から少なくも一つを選択する。また、ワード線デコーダ6、7は、制御器からの指令に応じて、ワード線WL0~WL3の中から少なくとも一つを選択する。そして、ビット線デコーダ4とワード線デコーダ6、7とは、制御器からの指令がデータの書き込み以下、単に書き込みというであるか、或いは、データの読み出し以下、単に読み出しというであるかに応じて、ビット線BL0~BL3における選択されたビット線とワード線WL0~WL3における選択されたワード線との間に、その電圧が所定の書き込み電圧Vwである電気パルス正確には、電圧パルス、または、その電圧が所定の読み出し電圧Vrである電気パルス正確には、電圧パルスが印加される。一方、読み出し時、読み出し回路5は、ビット線BL0~BL3における選択されたビット線に流れる電流値を検出して、選択された記憶素子選択記憶素子3aに記憶されたデータを読み出し、これを制御器に向けて出力する。ここで、図33aに示すビット線デコーダ4、読み出し回路5、ワード線デコーダ6、7等の周辺回路は、例えば、MOSFETにより構成される。また、記憶装置21は、通常、半導体の製造プロセスにより作製される。尚、本実施の形態では、電流制御素子2を構成する第1の電極32および第2の電極31図2参照は、各々、抵抗変化素子1の一方の電極図示せずおよびワード線WL0~WL3の何れかに接続されている。一方、抵抗変化素子1の他方の電極図示せずは、ビット線BL0~BL3の何れかに接続されている。しかし、本発明に係る記憶素子は、このような形態に限定されることはなく、例えば、電流制御素子2の第1の電極32または、第2の電極31を抵抗変化素子1の一方の電極と共用とする構成としてもよい。次に、本実施の形態に係る記憶装置21のより具体的な動作について、図面を参照しながら詳細に説明する。図34は、本発明の実施の形態に係る電流制御素子2の電圧-電流特性を模式的に示す特性図である。尚、図34において、Vwは書き込み電圧を示しており、Vrは読み出し電圧を示している。図34に示す電流制御素子2の電圧-電流特性において、書き込み電圧Vwは、その絶対値が臨界電圧範囲Aの下限電圧および範囲Bの上限電圧の絶対値以上であって、抵抗変化素子1の状態を低抵抗状態と高抵抗状態との間で遷移させるために十分な電圧でありかつ抵抗変化素子1を破壊しない絶対値を有する電圧に設定される。本実施の形態では、書き込み電圧Vwは、範囲Aの上限電圧および範囲Bの下限電圧とされている。ここで、抵抗変化素子1の状態は、例えば、正の電気パルスを印加すると低抵抗状態から高抵抗状態に遷移し、負の電気パルスを印加すると高抵抗状態から低抵抗状態に遷移する。一方、図34に示す電流制御素子2の電圧-電流特性において、読み出し電圧Vrは、その絶対値が臨界電圧の絶対値以上であって、抵抗変化素子1の状態を低抵抗状態と高抵抗状態との間で遷移させない絶対値を有する電圧に設定される。具体的には、本実施の形態では、読み出し電圧Vrは、図34に示す範囲Aおよび範囲Bに含まれる所定の電圧に設定される。さて、図33aに示す記憶装置21は、図示されない制御器によりその動作が制御される。即ち、この制御器から書き込み指令が記憶装置21に入力されると、ビット線デコーダ4は、書き込み指令により指定されたアドレスのビット線BL0~BL3の何れかを選択する。一方、ワード線デコーダ6、7は、書き込み指令により指定されたアドレスのワード線WL0~WL3の何れかを選択する。これにより、書き込むべき記憶素子3が選択される。そして、ビット線デコーダ4とワード線デコーダ6、7とは、協働して、選択されたビット線BL0~BL3の何れかとワード線WL0~WL3の何れかとの間に、書き込み指令により指定されたデータここでは1または0に対応する書き込み電圧Vwの電気パルスを印加する。これにより、書き込み指令により指定されたアドレスの記憶素子3に、指定されたデータが書き込まれる。尚、書き込み電圧Vwの具体的な印加動作については、後に詳細に説明する。一方、上述の制御器から読み出し指令が記憶装置21に入力されると、ビット線デコーダ4は、読み出し指令により指定されたアドレスのビット線BL0~BL3の何れかを選択する。一方、ワード線デコーダ6、7は、読み出し指令により指定されたアドレスのワード線WL0~WL3の何れかを選択する。これにより、読み出すべき記憶素子3が選択される。そして、ビット線デコーダ4とワード線デコーダ6、7とは、協働して、選択されたビット線BL0~BL3の何れかとワード線WL0~WL3の何れかとの間に、所定の読み出し電圧Vrの電気パルスを印加する。すると、読み出し回路5は、選択されたビット線BL0~BL3の何れかに流れる電流を検出して、その検出した電流に基づき、選択された記憶素子3に記憶されているデータの値が1であるか0であるかを検知する。そして、読み出し回路5は、この検知した1または0の値を読み出しデータとして制御器に向け出力する。尚、読み出し電圧Vrの具体的な印加動作については、後に説明する。以下、書き込み電圧Vwの具体的な印加動作、および、読み出し電圧Vrの印加動作について、図面を参照しながら説明する。図35は、本発明の実施の形態に係る書き込み電圧の具体的な印加動作を示す模式図である。尚、以下の説明では、ビット線BL1とワード線WL1との立体交差部11に位置する記憶素子3が選択され、この選択された記憶素子3以下、選択素子という。この選択素子は、図22aに示す一つの記憶素子3に相当するにデータを書き込む場合の動作を例に挙げて説明する。図35において、縦線は、左から順に、ビット線BL0、BL1、BL2、BL3を表している。そして、それらのビット線の上端には、各ビット線に印加される電圧値が記載されている。一方、横線は、上から順に、ワード線WL0、WL1、WL2、WL3を表している。そして、それらのワード線の左端には、各ワード線に印加される電圧値が記載されている。さて、図35では、この4行4列の記憶素子アレイ20を構成する、ビット線BL0~BL3とワード線WL0~WL3との各立体交差部11に位置する各記憶素子3の両端における電圧差の絶対値が、縦線および横線の各交点に図形により示されている。従って、これを見れば、選択素子ビット線BL1とワード線WL1との立体交差部11に位置する記憶素子3以外の記憶素子3の両端における電位差の絶対値は全てVw/2または0となっており、よって、選択素子へのデータの書き込み時に選択素子以外へのデータの書き込みは行われないことが分かる。具体的には、本実施の形態では、ビット線デコーダ4が、選択素子に接続するビット線BL1に書き込み電圧Vwを印加する。また、ワード線デコーダ7が、選択素子に接続するワード線WL1に電圧0を印加する。これにより、選択素子である記憶素子3の電流制御素子2が導通状態となる。すると、抵抗変化素子1にはその抵抗状態の遷移に十分な電流が流れ、その結果、抵抗変化素子1の抵抗値が高抵抗状態或いは低抵抗状態に遷移する。一方、ビット線BL1は共通するが、ワード線WL1は共通しない列方向の他の記憶素子3即ち、ビット線BL1と、ワード線WL0、WL2、WL3との各立体交差部11に位置する記憶素子3は、ビット線およびワード線の内、ビット線のみが選択された形態となることから、半選択素子BL選択と呼ばれる。そして、これらの半選択素子BL選択に接続するビット線BL1にはビット線デコーダ4により選択素子と同様に書き込み電圧Vwが印加されるが、ワード線群ワード線WL0、WL2、WL3にはワード線デコーダ6、7がVw/2の電圧を印加する。これにより、半選択素子BL選択の両端における電位差をVw/2とする。また、ワード線WL1は共通するが、ビット線BL1は共通しない行方向の他の記憶素子3即ち、ワード線WL1とビット線BL0、BL2、BL3との立体交差部11に位置する記憶素子3は、ビット線およびワード線の内、ワード線のみが選択された形態となるので、半選択素子WL選択と呼ばれる。そして、これらの半選択素子WL選択に接続するワード線WL1にはワード線デコーダ7により選択素子と同様に電圧0が印加されるが、ビット線群ビット線BL0、BL2、BL3にはビット線デコーダ4がVw/2の電圧を印加する。これにより、半選択素子WL選択の両端における電位差をVw/2とする。本実施の形態では、半選択素子の両端に印加されるVw/2の電位差では、電流制御素子2が遮断状態電流制御素子2に流れる電流が非常に小さい状態となるよう設計される。そのため、半選択素子の抵抗変化素子1には電流が殆ど流れない。従って、半選択素子の抵抗変化素子1へのデータの書き込みは行われない。逆に言えば、本実施の形態では、半選択素子の両端に印加されるVw/2の電位差では抵抗変化素子1に非常に小さい電流しか流れないように書き込み電圧Vwが設定されており、これにより、半選択素子におけるデータの書き込みが防止される。また、非選択素子即ち、ビット線BL0、BL2、BL3とワード線WL0、WL2、WL3との立体交差部11に位置する記憶素子3の各々には、その両端にVw/2の電圧が印加されるので、記憶素子3の両端に電位差は生じない。従って、これらの非選択素子では、抵抗変化素子1へのデータの書き込みは行われない。これにより、半選択素子および非選択素子においてはデータの書き込みが行われず、選択素子のみにデータの書き込みを行うことが可能になる。即ち、書き込みディスターブを防止することが可能になる。尚、データの読み出し動作の際、選択素子のビット線BL1には読み出し電圧Vrが、ワード線WL1には電圧0が、各々印加される。また、この際、非選択素子には、データの書き込み動作の場合と同様にして、Vr/2の電圧が印加される。つまり、図34における書き込み電圧Vwを読み出し電圧Vrに置き換える。これにより、選択された記憶素子3からデータが読み出される。以上、本発明によれば、記憶素子3へのデータの書き込みの際、データを書き込むべき抵抗変化素子には大きな絶対値の電圧が印加され、それ以外の抵抗変化素子には小さな絶対値の電圧が印加されるよう電気パルスの電圧を設定すると、データを書き込むべき抵抗変化素子には大電流が流れ、それ以外の抵抗変化素子には電流が流れないようになる。従って、金属酸化物材料を用いて抵抗変化素子を構成する場合でも、選択された記憶素子にはデータが確実に書き込まれ、それ以外の記憶素子にはデータは書き込まれない。しかも、本発明に係る電流制御素子2は、極性が正および負の何れの印加電圧に対してもMIMダイオードやバリスタ等の電気抵抗特性と同様の電気抵抗特性を示すので、異なる極性の書き込み電気パルスを用いても、迂回電流が確実に抑制される。これにより、記憶装置21における書き込みディスターブの発生が確実に防止される。更には、本発明によれば、電流制御素子2を半導体の製造プロセスおよびその製造設備を用いて製造することができるので、電流制御素子2を微細化することが容易になると共に、高品質の電流制御素子2を製造することが可能になる。これにより、極性の異なる電気パルスを印加してデータを書き込む記憶素子およびそれをマトリクス状に配設してなる記憶装置21の小型化および高品質化が実現される。以上、本発明に係る電流制御素子、記憶素子および記憶装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。たとえば、実施の形態に対して当業者が思いつく各種変形を施して得られる形態も本発明に含まれる。また、本発明は、電流制御素子2、記憶素子3および記憶装置21として実現できるだけでなく、それら電流制御素子2、記憶素子3および記憶装置21の製造方法として実現することもできる。以下、図36~図38を用いて本発明に係る電流制御素子2の製造方法について説明する。図36は、本発明に係る電流制御素子2の製造方法の全体工程を示すフローチャートである。この製造方法は、第1の電極32と、第2の電極31と、第1の電極32および第2の電極31間に挟まれたSiNxにより構成される電流制御層33とを備え図2参照、極性が正および負の電気パルスの印加時に流れる電流を抑制する電流制御素子2の製造方法であって、電流制御層33の膜厚dnm、窒素組成比xおよび水素または弗素濃度D=D0×1022atoms/cm3を決定する設計ステップS10と、その設計ステップS10で決定された膜厚dおよび窒素組成比xに従って電流制御素子2を製造する製造ステップS20とを含む。図37は、図36における設計ステップS10の詳細な工程を示すフローチャートである。設計ステップS10では、まず、電流制御素子2に流すべき電流の最低の電流密度JminA/cm2、電流制御素子2が遮断状態にあるときに電流制御素子2に流れる電流として許容できる最大の電流密度JoffA/cm2、および、電流制御素子2の両端にかけ得る電圧つまり、第1の電極32と第2の電極31との間に印加し得る電圧の最大値V0ボルトを要求仕様として取得または決定し取得ステップS11、次に、取得または決定した電流密度Jmin、電流密度Joff、および、電圧の最大値V0を用いて、下記の式15および式16を満足する範囲にある膜厚dおよび窒素組成比xを決定する決定ステップS12。exp1γ2≦V015exp1γ2-exp1γ22≧016但し、C=k1×D0k2、α=-6.25×101、β=-11.7、γ=9.76ここで、k1およびk2は、電流制御層33に含有されているものが水素か弗素か応じて定まる定数であり、電流制御層33に含有されているものが水素である場合には、上記式14に示されるように、k1=5.23×104、k2=-5.26である。なお、決定ステップS12では、例えば、膜厚dとして、5nm以上、かつ、窒素組成比xとして、0<x≦0.85、水素濃度Dとして、0.75×1022atoms/cm3≦D≦2.0×1022atoms/cm3を満足する膜厚d、窒素組成比xおよび水素濃度Dを決定する。図38は、図36における製造ステップS20の詳細な工程を示すフローチャートである。製造ステップS20では、まず、基板30上に、窒化タンタルあるいはα-タングステンを含む第1の電極32を形成しS21、次に、形成した第1の電極32上に、設計ステップS10で決定された膜厚dおよび窒素組成比xをもつSiNx膜電流制御層33を形成しS22、プラズマで励起された水素または弗素を前記SiNx膜へ照射しS23、形成したSiNx膜電流制御層33上に、窒化タンタルあるいはα-タングステンを含む第2の電極31を形成するS24。なお、各ステップS21~S24の詳細温度、圧力等の製造条件は、既に、電流制御素子の製造方法として説明した通りである。このように、本発明に係る電流制御素子2の製造方法によれば、設計ステップS10において、電流制御素子2に流すべき最低の電流密度を保証し式15参照、かつ、遮断状態における電流密度が許容される値より小さくなること保証する式16参照ための、電流制御層33の膜厚dおよび窒素組成比xを決定しておき、製造ステップS20において、決定された膜厚dおよび窒素組成比xに従って電流制御素子2を製造する。よって、このようにして製造された電流制御素子2と抵抗変化素子1とを接続したメモリセルでは、書き込み対象として選択されたときにデータが確実に書き込まれ、選択されないときにはデータが書き込まれないことが保証され、極性の異なる電気パルスを印加する場合でも書き込みディスターブの発生を防止することが可能であり、かつ、抵抗変化素子1に大電流を流すことが可能で、データを問題無く書き込むことができる記憶素子3および記憶装置21が実現される。