第1RF電力増幅器と第2RF電力増幅器とを内蔵する半導体集積回路であって、前記半導体集積回路の半導体チップの第1辺と第2辺とは、実質的に直角に交差するものであり、前記半導体チップの表面上には、前記第1辺に沿って前記第1RF電力増幅器の第1最終段増幅素子が形成され、前記第2辺に沿って前記第2RF電力増幅器の第2最終段増幅素子が形成され、前記第1最終段増幅素子と前記第2最終段増幅素子の各増幅素子は、複数の単位トランジスタの並列接続によって構成され、前記第1最終段増幅素子と前記第2最終段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形であり、前記第1最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向と、前記第2最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向とは、前記第2辺の長さ方向に選択され、前記第1最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は前記第1辺の長さ方向に選択され、前記第2最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は前記第2辺の長さ方向に選択されたことを特徴とする半導体集積回路。請求項1において、前記第1RF電力増幅器は第1初段増幅素子を含み、前記第2RF電力増幅器の第2初段増幅素子を含み、前記第1初段増幅素子と前記第2初段増幅素子の各増幅素子は、複数の単位トランジスタの並列接続によって構成され、前記第1初段増幅素子と前記第2初段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形であり、前記第1初段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向と、前記第2初段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向とは、前記第2辺の長さ方向に選択され、前記第1RF電力増幅器の前記第1初段増幅素子と前記第1最終段増幅素子とは、前記第1辺に沿って前記半導体チップの前記表面上に形成され、前記第2RF電力増幅器の前記第2初段増幅素子と前記第2最終段増幅素子とは、前記第2辺に沿って前記半導体チップの前記表面上に形成されたことを特徴とする半導体集積回路。請求項2において、前記第1RF電力増幅器は第1段間整合回路を含み、前記第2RF電力増幅器の第2段間整合回路を含み、前記第1RF電力増幅器の前記第1段間整合回路は、前記第1初段増幅素子の出力端子の増幅信号を前記第1最終段増幅素子の入力端子に伝達して、前記第2RF電力増幅器の前記第2段間整合回路は、前記第2初段増幅素子の出力端子の増幅信号を前記第2最終段増幅素子の入力端子に伝達して、前記第1RF電力増幅器の前記第1初段増幅素子と前記第1段間整合回路と前記第1最終段増幅素子とは、前記第1辺に沿って前記半導体チップの前記表面上に形成され、前記第2RF電力増幅器の前記第2初段増幅素子と前記第2段間整合回路と前記第2最終段増幅素子とは、前記第2辺に沿って前記半導体チップの前記表面上に形成されたことを特徴とする半導体集積回路。請求項2において、前記第1最終段増幅素子の前記複数の単位トランジスタの複数の出力電極には複数の第1出力配線が接続され、前記第2最終段増幅素子の前記複数の単位トランジスタの複数の出力電極には複数の第2出力配線が接続され、前記第1最終段増幅素子の前記複数の単位トランジスタの複数の入力電極には複数の第1入力配線が接続され、前記第2最終段増幅素子の前記複数の単位トランジスタの複数の入力電極には複数の第2入力配線が接続され、前記複数の第1出力配線の各配線の延長方向は前記第2辺の長さ方向に選択され、前記複数の第1入力配線の各配線の延長方向は前記第1辺の長さ方向に選択され、前記複数の第2出力配線の各配線の延長方向は前記第1辺の長さ方向に選択され、前記複数の第2入力配線の各配線の延長方向は前記第1辺の長さ方向に選択されたことを特徴とする半導体集積回路。請求項4において、前記第1最終段増幅素子の前記複数の単位トランジスタと前記第2最終段増幅素子の前記複数の単位トランジスタとは、電界効果トランジスタであり、前記電界効果トランジスタはゲート電極とドレイン領域とソース領域とを有し、前記ドレイン領域と前記ソース領域との間の前記ゲート電極の前記第2辺の長さ方向のゲート長によって前記活性領域の前記長方形の短辺が決定され、前記ドレイン領域と前記ソース領域との間の前記ゲート電極の前記第1辺の長さ方向のゲート幅によって前記活性領域の前記長方形の前記長辺が決定されることを特徴とする半導体集積回路。請求項5において、前記第1最終段増幅素子の前記複数の単位トランジスタの前記複数の出力電極としての複数のドレイン領域には前記複数の第1出力配線が接続され、前記第2最終段増幅素子の前記複数の単位トランジスタの前記複数の出力電極としての複数のドレイン領域には前記複数の第2出力配線が接続され、前記第1最終段増幅素子の前記複数の単位トランジスタの前記複数の入力電極としての複数のゲート電極には前記複数の第1入力配線が接続され、前記第2最終段増幅素子の前記複数の単位トランジスタの前記複数の入力電極としての複数のゲート電極には前記複数の第2入力配線が接続され、前記複数の第1出力配線の前記各配線の前記延長方向は前記第2辺の長さ方向に選択され、前記複数の第1入力配線の前記各配線の前記延長方向は前記第1辺の長さ方向に選択され、前記複数の第2出力配線の前記各配線の前記延長方向は前記第1辺の長さ方向に選択され、前記複数の第2入力配線の前記各配線の前記延長方向は前記第1辺の長さ方向に選択されたことを特徴とする半導体集積回路。請求項6において、前記第2最終段増幅素子の前記複数の単位トランジスタの前記複数の入力電極である前記複数のゲート電極は、前記複数の長方形の前記複数の活性領域として前記第2辺の長さ方向に延長して前記半導体チップの前記表面上に形成され、前記第2辺の長さ方向に形成された前記複数のゲート電極と前記第1辺の長さ方向に形成された前記複数の第2出力配線とは、前記半導体チップの前記表面上で立体的に交差して、前記半導体チップの前記表面上で前記複数のゲート電極と前記複数の第2出力配線とが立体的に交差する部分において、接地電圧に接続される前記ソース領域と電気的に接続される複数のソース配線が前記複数のゲート電極と前記複数の第2出力配線との間に形成されたことを特徴とする半導体集積回路。請求項7において、前記半導体チップには、前記半導体チップの前記表面から前記半導体チップの裏面に到達する複数の打ち抜き層が形成され、前記複数のソース配線は、前記複数の打ち抜き層を介して前記半導体チップの前記裏面に形成されたソース裏面電極に電気的に接続されたことを特徴とする半導体集積回路。請求項2において、前記第1最終段増幅素子の前記複数の単位トランジスタと前記第2最終段増幅素子の前記複数の単位トランジスタとしての前記電界効果トランジスタは、LDMOSFETであることを特徴とする半導体集積回路。請求項2において、前記第1最終段増幅素子の前記複数の単位トランジスタと前記第2最終段増幅素子の前記複数の単位トランジスタとは、バイポーラトランジスタであり、前記バイポーラトランジスタは複数のエミッタ領域を有し、前記複数のエミッタ領域は前記複数の長方形の前記複数の活性領域として前記第2辺の長さ方向に延長して前記半導体チップの前記表面上に形成されたことを特徴とする半導体集積回路。請求項10において、前記第1最終段増幅素子の前記複数の単位トランジスタと前記第2最終段増幅素子の前記複数の単位トランジスタとしての前記バイポーラトランジスタは、ヘテロバイポーラトランジスタであることを特徴とする半導体集積回路。請求項2において、前記半導体集積回路は、第3RF電力増幅器を更に内蔵して、前記半導体集積回路の前記半導体チップの第3辺は前記第1辺と実質的に平行に配置されて前記第2辺と実質的に直角に交差するものであり、前記半導体チップの前記表面上には、前記第3辺に沿って前記第3RF電力増幅器の第3最終段増幅素子が形成され、前記第3最終段増幅素子は複数の単位トランジスタの並列接続によって構成され、前記第3最終段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形であり、前記第3最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向は、前記第2辺の長さ方向に選択され、前記第3最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は、前記第3辺の長さ方向に選択されたことを特徴とする半導体集積回路。請求項12において、前記半導体集積回路は、第4RF電力増幅器を更に内蔵して、前記半導体集積回路の前記半導体チップの第4辺は前記第2辺と実質的に平行に配置されて前記第3辺と実質的に直角に交差するものであり、前記半導体チップの前記表面上には、前記第4辺に沿って前記第4RF電力増幅器の第4最終段増幅素子が形成され、前記第4最終段増幅素子は複数の単位トランジスタの並列接続によって構成され、前記第4最終段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形であり、前記第4最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向は、前記第2辺の長さ方向に選択され、前記第4最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は、前記第4辺の長さ方向に選択されたことを特徴とする半導体集積回路。請求項13において、前記半導体チップの前記表面上には、前記第1RF電力増幅器と前記第2RF電力増幅器との間と前記第3RF電力増幅器と前記第4RF電力増幅器との間の位置に、バイアス制御部が形成され、前記バイアス制御部は、前記第1RF電力増幅器の前記第1初段増幅素子と前記第1最終段増幅素子に、前記第2RF電力増幅器の前記第2初段増幅素子と前記第2最終段増幅素子に、前記第3RF電力増幅器の第3初段増幅素子と前記第3最終段増幅素子に、前記第4RF電力増幅器の第4初段増幅素子と前記第4最終段増幅素子に、それぞれバイアス電圧を供給することを特徴とする半導体集積回路。第1RF電力増幅器と第2RF電力増幅器とを内蔵する半導体集積回路の半導体チップを配線基板に搭載するモジュールであって、前記半導体集積回路の前記半導体チップの第1辺と第2辺とは、実質的に直角に交差するものであり、前記半導体チップの表面上には、前記第1辺に沿って前記第1RF電力増幅器の第1最終段増幅素子が形成され、前記第2辺に沿って前記第2RF電力増幅器の第2最終段増幅素子が形成され、前記第1最終段増幅素子と前記第2最終段増幅素子の各増幅素子は、複数の単位トランジスタの並列接続によって構成され、前記第1最終段増幅素子と前記第2最終段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形であり、前記第1最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向と、前記第2最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向とは、前記第2辺の長さ方向に選択され、前記第1最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は前記第1辺の長さ方向に選択され、前記第2最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は前記第2辺の長さ方向に選択され、前記配線基板に、前記半導体チップが搭載され、前記半導体チップの前記1辺と対向する前記配線基板の第1基板部分に前記第1RF電力増幅器の第1出力整合回路が搭載され、前記半導体チップの前記2辺と対向する前記配線基板の第2基板部分に前記第2RF電力増幅器の第2出力整合回路が搭載され、前記第1最終段増幅素子の出力端子の増幅信号は、前記半導体チップの前記1辺を介して、前記第1出力整合回路に供給され、前記第2最終段増幅素子の出力端子の増幅信号は、前記半導体チップの前記2辺を介して、前記第2出力整合回路に供給されたことを特徴とするモジュール。請求項15において、前記半導体集積回路は、第3RF電力増幅器を更に内蔵して、前記半導体集積回路の前記半導体チップの第3辺は、前記第1辺と実質的に平行に配置されて前記第2辺と実質的に直角に交差するものであり、前記半導体チップの前記表面上には、前記第3辺に沿って前記第3RF電力増幅器の第3最終段増幅素子が形成され、前記第3最終段増幅素子は複数の単位トランジスタの並列接続によって構成され、前記第3最終段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形であり、前記第3最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向は、前記第2辺の長さ方向に選択され、前記第3最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は、前記第3辺の長さ方向に選択され、前記半導体チップの前記3辺と対向する前記配線基板の第3基板部分に、前記第3RF電力増幅器の第3出力整合回路が搭載され、前記第3最終段増幅素子の出力端子の増幅信号は、前記半導体チップの前記3辺を介して、前記第3出力整合回路に供給されたことを特徴とするモジュール。請求項16において、前記半導体集積回路は、第4RF電力増幅器を更に内蔵して、前記半導体集積回路の前記半導体チップの第4辺は、前記第2辺と実質的に平行に配置されて前記第3辺と実質的に直角に交差するものであり、前記半導体チップの前記表面上には、前記第4辺に沿って前記第4RF電力増幅器の第4最終段増幅素子が形成され、前記第4最終段増幅素子は複数の単位トランジスタの並列接続によって構成され、前記第4最終段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形であり、前記第4最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向は、前記第2辺の長さ方向に選択され、前記第4最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は、前記第4辺の長さ方向に選択され、前記半導体チップの前記4辺と対向する前記配線基板の第4基板部分に、前記第4RF電力増幅器の第4出力整合回路が搭載され、前記第4最終段増幅素子の出力端子の増幅信号は、前記半導体チップの前記4辺を介して、前記第4出力整合回路に供給されたことを特徴とするモジュール。請求項17において、前記第1最終段増幅素子と前記第2最終段増幅素子と前記第3最終段増幅素子と前記第4最終段増幅素子の前記複数の単位トランジスタは、電界効果トランジスタであることを特徴とするモジュール。請求項18において、前記第1最終段増幅素子と前記第2最終段増幅素子と前記第3最終段増幅素子と前記第4最終段増幅素子の前記複数の単位トランジスタとしての前記電界効果トランジスタは、LDMOSFETであることを特徴とするモジュール。請求項17において、前記第1最終段増幅素子と前記第2最終段増幅素子と前記第3最終段増幅素子と前記第4最終段増幅素子の前記複数の単位トランジスタは、バイポーラトランジスタであることを特徴とするモジュール。本発明者等は本発明に先立ち、マルチモードマルチバンドの送信が可能なRF電力増幅器に内蔵される半導体集積回路の開発に従事した。マルチモードはGSM方式やWCDMA方式等の複数の通信方式による通信をサポートするものであり、マルチバンドは例えばGSMローバンドとGSMハイバンドとWCDMAローバンドとWCDMAハイバンド等の複数の周波数バンドの送信をサポートするものである。すなわち、GSMローバンドはGSM850とGSM900との2つの周波数バンドを含み、GSMハイバンドはDCS1800とPCS1900との2つの周波数バンドを含んでいる。尚、DCSはDigitalCellarSystemの略称、PCSはPersonalCommunicationSystemの略称である。また更にWCDMAローバンドはバンド5とバンド8とを含み、WCDMAハイバンドはバンド1とバンド2とバンド4とを含んでいる。図1は、本発明に先立って本発明者等によって検討されたLDMOSFETと呼ばれるRF電力増幅素子の平面構造を示す図である。図1に示したように、2本のゲート電極Gの間の中央部分に長方形に形成された1本のドレインD領域が形成されて、2本のゲート電極Gよりも外側の外部部分には長方形に形成された2本のソース領域Sが形成される。2本のゲート電極Gの各ゲート電極の上部と下部とには、複数のLDMOSFETのゲート電極を共通接続するゲート配線と接続するためのコンタクト7が形成される。2本のソース領域Sの各ソース領域には、複数の打ち抜き層4が形成される。図2は、本発明に先立って本発明者等によって検討されたLDMOSFETと呼ばれるRF電力増幅素子の断面構造を示す図である。図2において、1は半導体チップで、2はP型単結晶シリコンエピタキシャル層、3は溝で、4は打ち抜き層で、5はP型ウェル領域で、6はゲート絶縁膜で、7はゲート電極で、8はキャップ絶縁膜で、9はN-型オフセットドレイン領域で、10はN-型ソース領域で、11はP型ハロー領域で、12はサイドウォールスペーサで、13はN型オフセットドレイン領域で、15はN型ドレイン領域で、16はN型ソース領域で、17はP型半導体領域である。図2に示したように、P型単結晶シリコン基板1の上部には、P型単結晶シリコンエピタキシャル層2が形成される。2本のゲート電極Gの間の中央部分には、N型オフセットドレイン領域13とN型ドレイン領域15とを含むドレイン領域Dが形成されている。2本のゲート電極Gよりも外側の外部部分には、N-型ソース領域10とP型ハロー領域11とN型ソース領域16とを含むソース領域Sが形成されている。尚、P型ハロー領域11を形成することによって、ソース領域からゲート電極Gの直下のチャネル形成領域への不純物の拡散が抑制され、更に短チャネル効果が抑制されて、しきい値電圧の低下も抑制されるものである。ゲート電極Gの直下のチャネル形成領域とN-型ソース領域10とP型ハロー領域11とN型ソース領域16の下部には、P型ウェル領域5が形成される。複数のLDMOSFETの複数のN型ソース領域16はP型半導体領域17によって相互に電気的に短絡される。P型ウェル領域5とP型単結晶シリコンエピタキシャル層2とを貫通してP型単結晶シリコン基板1の上部表面に到達するように溝3が形成され、溝3の内部にはP型多結晶シリコン膜または低抵抗の金属膜で形成した打ち抜き層4が形成される。従って、複数のLDMOSFETのN型ソース領域16は、P型半導体領域17と打ち抜き層4とP型単結晶シリコン基板1とを介して、ソース裏面電極36に電気的に接続される。ソース裏面電極36はRF電力増幅器モジュールの接地配線に接続され、この接地配線は移動体通信端末のマザーボートの接地配線に接続される。その結果、RF電力増幅器に内蔵される半導体集積回路に集積化される複数のLDMOSFETは、極めて安定なソース接地増幅動作を実行することが可能となる。図3は、本発明に先立って本発明者等によって検討されたRF電力増幅器モジュールPA_MDの構成を示す図である。図3に示したように、RF電力増幅器モジュールPA_MDは、ハイバンドRF電力増幅器100とローバンドRF電力増幅器200とバイアス制御部300とを含んでいる。ハイバンドRF電力増幅器100とローバンドRF電力増幅器200の各RF電力増幅器は、初段増幅素子としてのLDMOSFETQ1と2段目の増幅素子としてのLDMOSFETQ2と最終段増幅素子としてのLDMOSFETQ3とを含んでいる。各RF電力増幅器では、複数のLDMOSFETQ1~Q3のソースは接地電圧GNDに接続され、複数のLDMOSFETQ1、Q2、Q3のドレインに負荷インダクタL1、L2、L3を介して電源電圧Vddが供給される。ハイバンドRF電力増幅器100では、ハイバンドRF送信入力信号Pin_HBが入力整合回路InMNを介して初段の増幅素子のFETQ1のゲートに供給され、FETQ1のドレインの増幅信号は段間整合回路MNを介して2段目の増幅素子のFETQ2のゲートに供給され、FETQ2の増幅信号は段間整合回路MNを介して最終段増幅素子のFETQ3のゲートに供給され、FETQ3の増幅信号は出力整合回路OutMNを介してハイバンドRF送信出力信号Pout_HBとして出力される。ローバンドRF電力増幅器200では、ローバンドRF送信入力信号Pin_LBが入力整合回路InMNを介して初段の増幅素子のFETQ1のゲートに供給され、FETQ1のドレインの増幅信号は段間整合回路MNを介して2段目の増幅素子のFETQ2のゲートに供給され、FETQ2の増幅信号は段間整合回路MNを介して最終段増幅素子のFETQ3のゲートに供給され、FETQ3の増幅信号は出力整合回路OutMNを介してローバンドRF送信出力信号Pout_LBとして出力される。バイアス制御部300には自動電力制御信号Vapcと複数の制御入力信号Contが供給されることによって、バイアス制御部300はハイバンドRF電力増幅器100とローバンドRF電力増幅器200との各RF電力増幅器の複数のLDMOSFETQ1、Q2、Q3のゲートに供給されるゲートバイアス電圧を生成する。図4は、本発明に先立って本発明者等によって検討されたRF電力増幅器モジュールに内蔵される半導体集積回路の構成を示す図である。図4に示したようにRF電力増幅器モジュールに内蔵される半導体集積回路の半導体チップ1には、ハイバンドRF電力増幅器100の複数のLDMOSFETQ1、Q2、Q3とローバンドRF電力増幅器200の複数のLDMOSFETQ1、Q2、Q3とバイアス制御部300とが集積化されている。特に図4に示したように、ハイバンドRF電力増幅器100の複数のLDMOSFETQ1、Q2、Q3の各FETの2本のゲート電極の長方形の長辺の延長方向は、半導体チップ1のY方向であるA-A ́線の方向に統一されている。またローバンドRF電力増幅器200の複数のLDMOSFETQ1、Q2、Q3の各FETの2本のゲート電極の長方形の長辺の延長方向も、半導体チップ1のY方向であるA-A ́線の方向に統一されている。この理由は、LDMOSFETの増幅ゲインであるコンダクタンスが長方形の長辺であるゲート幅Wと長方形の短辺であるゲート長Lの比W/Lによって決定され、半導体チップ1の製造工程でのゲート電極形成のホトリソグラフィーで半導体チップ1のX方向とY方向とでそれぞれ異なった寸法偏差を持つためである。従って、1つのLDMOSFETのゲート電極の長方形の長辺の延長方向を半導体チップ1のY方向であるA-A ́線とする一方、他の1つのLDMOSFETのゲート電極の長方形の長辺の延長方向を半導体チップ1のX方向であるB-B ́線としたとする。半導体チップ1の製造工程でのバラツキにより半導体チップ1のX方向の寸法が設計値よりも増加したとすると、1つのLDMOSFETのゲート長Lが増加する一方、他の1つのLDMOSFETのゲート幅Wが増加する。その結果、1つのLDMOSFETの増幅ゲインのコンダクタンスが低下する一方、他の1つのLDMOSFETの増幅ゲインのコンダクタンスが増加する。この理由によって、半導体チップ1に集積化される全てのLDMOSFETQ1、Q2、Q3の各FETのゲート電極の長方形の長辺の延長方向は、半導体チップ1のY方向であるA-A ́線の方向に統一される。一方、ハイバンドRF電力増幅器100とローバンドRF電力増幅器200の各RF電力増幅器で、初段増幅素子Q1は比較的小さなRF出力を発生して、2段目の増幅素子Q2は中間のRF出力を発生して、最終段増幅素子Q3は比較的大きなRF出力を発生する。すなわち、各RF電力増幅器では、初段の比較的小さなRF出力の増幅で高い電力効率を実現するために、初段増幅素子Q1は小さな素子サイズとされる。また、各RF電力増幅器では、2段目の中間のRF出力の増幅で高い電力効率を実現するために、2段目の増幅素子Q2は中間の素子サイズとされる。更に、各RF電力増幅器では、最終段の比較的大きなRF出力の増幅で高い電力効率を実現するために、最終段増幅素子Q3は比較的大きな素子サイズとされる。このような理由によって図4に示した本発明に先立って本発明者等によって検討された半導体集積回路で、ハイバンドRF電力増幅器100の複数のLDMOSFETQ1、Q2、Q3は長方形の半導体チップ1の上部長辺に半導体チップ1のX方向であるB-B ́線の方向に配置されて、ローバンドRF電力増幅器200の複数のLDMOSFETQ1、Q2、Q3は長方形の半導体チップ1の下部長辺に半導体チップ1のX方向であるB-B ́線の方向に配置される。その結果、長方形の半導体チップ1の右部短辺と左部短辺には、RF電力増幅器のLDMOSFETは配置されず、バイアス制御部300の複数の入力端子のパッドのみ配置されるものであった。図5は、本発明に先立って本発明者等によって検討されたRF電力増幅器モジュールに内蔵される他の半導体集積回路の構成を示す図である。図5に示すようにRF電力増幅器モジュールに内蔵される半導体集積回路の半導体チップ1には、GSM方式ハイバンドRF電力増幅器100の複数のLDMOSFETQ1、Q2、Q3とGSM方式ローバンドRF電力増幅器200の複数のLDMOSFETQ1、Q2、Q3と、更にWCDMA方式ハイバンドRF電力増幅器400の複数のLDMOSFETQ1、Q2とWCDMA方式ローバンドRF電力増幅器500の複数のLDMOSFETQ1、Q2とバイアス制御部300とが集積化されている。図5に示した半導体集積回路の半導体チップ1においても、上述した理由によって半導体チップ1に集積化される全てのLDMOSFETQ1、Q2、Q3の各FETのゲート電極の長方形の長辺の延長方向は、半導体チップ1のY方向であるA-A ́線の方向に統一される。その結果、GSM方式ハイバンドRF電力増幅器100の複数のLDMOSFETQ1、Q2、Q3とWCDMA方式ハイバンドRF電力増幅器400の複数のLDMOSFETQ1、Q2とは長方形の半導体チップ1の上部長辺に半導体チップ1のX方向であるB-B ́線の方向に配置されて、GSM方式ローバンドRF電力増幅器200の複数のLDMOSFETQ1、Q2、Q3とWCDMA方式ローバンドRF電力増幅器500の複数のLDMOSFETQ1、Q2とは長方形の半導体チップ1の下部長辺に半導体チップ1のX方向であるB-B ́線の方向に配置される。その結果、長方形の半導体チップ1の右部短辺と左部短辺には、RF電力増幅器のLDMOSFETは配置されずに、バイアス制御部300の複数の入力端子のパッドのみ配置されるものであった。特にGSM方式ハイバンドRF電力増幅器100の最終段増幅素子Q3のドレイン出力信号とWCDMA方式ハイバンドRF電力増幅器400の最終段増幅素子Q2のドレイン出力信号は、長方形の半導体チップ1の上部長辺から半導体チップ1の外部の出力整合回路OutMNに導出されなければならない。全く同様にしてGSM方式ローバンドRF電力増幅器200の最終段増幅素子Q3のドレイン出力信号とWCDMA方式ローバンドRF電力増幅器500の最終段増幅素子Q2のドレイン出力信号は、長方形の半導体チップ1の下部長辺から半導体チップ1の外部の出力整合回路OutMNに導出されなければならない。図6は、図5に示した半導体集積回路を内蔵する本発明に先立って本発明者等によって検討されたRF電力増幅器モジュールの構成を示す図である。図6に示すように、RF電力増幅器モジュールの配線基板42の中央部分には、図5に示したGSM方式ハイバンドRF電力増幅器100とWCDMA方式ハイバンドRF電力増幅器400とバイアス制御部300とGSM方式ローバンドRF電力増幅器200とWCDMA方式ローバンドRF電力増幅器500を内蔵した半導体集積回路の半導体チップ1が搭載される。しかし、RF電力増幅器100の最終段増幅素子Q3のドレイン出力信号とRF電力増幅器400の最終段増幅素子Q2のドレイン出力信号は、長方形の半導体チップ1の上部長辺から半導体チップ1の外部RF電力増幅器モジュールの配線基板42の上部部分の出力整合回路の受動部品44に供給される必要がある。更に、RF電力増幅器200の最終段増幅素子Q3のドレイン出力信号とRF電力増幅器500の最終段増幅素子Q2のドレイン出力信号とは、長方形の半導体チップ1の下部長辺から半導体チップ1の外部RF電力増幅器モジュールの配線基板42の下部部分の出力整合回路の受動部品44に供給される必要がある。このように、長方形の半導体チップ1の右部短辺と左部短辺からは最終段増幅素子のドレイン出力信号が導出されないので、RF電力増幅器モジュールの配線基板42の右側部分と左側部分にはバイアス制御部300の複数の入力端子のパッドと接続される配線43のみ配置されるものであった。図6から明らかなように、長方形の半導体チップ1の右部短辺と左部短辺から最終段増幅素子の出力信号が導出されないので、長方形の半導体チップ1が半導体チップ1のX方向であるB-B ́線の方向に長く大きくなるので、半導体チップ1のチップサイズが増大する。更に、このようにX方向に長い長方形の半導体チップ1を内蔵するRF電力増幅器モジュールの配線基板42のRF信号出力配線も、配線基板42の上部部分と下部部分にのみ集中するので、配線レイアウトに制約も多く、配線基板42の面積とコストとが増大すると言う問題が本発明に先立った本発明者等による検討の結果、明らかとされた。本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。従って、本発明の目的とするところは、増幅素子の半導体チップ表面での配置方向の制約を解消することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。すなわち、本発明の代表的な実施の形態は、第1RF電力増幅器と第2RF電力増幅器とを内蔵する半導体集積回路である。前記半導体集積回路の半導体チップの第1辺と第2辺は、実質的に直角に交差する。前記半導体チップの表面上に、前記第1辺に沿って前記第1RF電力増幅器の第1最終段増幅素子が形成され、前記第2辺に沿って前記第2RF電力増幅器の第2最終段増幅素子が形成される。前記第1最終段増幅素子と前記第2最終段増幅素子の各増幅素子は、複数の単位トランジスタの並列接続によって構成される。前記第1最終段増幅素子と前記第2最終段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形である。前記第1最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向と、前記第2最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向とは、前記第2辺の長さ方向に選択される。前記第1最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は前記第1辺の長さ方向に選択され、前記第2最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は前記第2辺の長さ方向に選択されたことを特徴とする。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、本発明によれば、増幅素子の半導体チップ表面での配置方向の制約を解消することができる。1.実施の形態の概要まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。1本発明の代表的な実施の形態は、第1RF電力増幅器と第2RF電力増幅器とを内蔵する半導体集積回路である。前記半導体集積回路の半導体チップの第1辺と第2辺とは、実質的に直角に交差するものである。前記半導体チップの表面上には、前記第1辺に沿って前記第1RF電力増幅器の第1最終段増幅素子が形成され、前記第2辺に沿って前記第2RF電力増幅器の第2最終段増幅素子が形成される。前記第1最終段増幅素子と前記第2最終段増幅素子の各増幅素子は、複数の単位トランジスタの並列接続によって構成される。前記第1最終段増幅素子と前記第2最終段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形である。前記第1最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向と、前記第2最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向とは、前記第2辺の長さ方向に選択される。前記第1最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は前記第1辺の長さ方向に選択され、前記第2最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は前記第2辺の長さ方向に選択されたことを特徴とするものである。前記実施の形態によれば、増幅素子の半導体チップ表面での配置方向の制約を解消することができる。好適な実施の形態では、前記第1RF電力増幅器は第1初段増幅素子を含み、前記第2RF電力増幅器の第2初段増幅素子を含む。前記第1初段増幅素子と前記第2初段増幅素子の各増幅素子は、複数の単位トランジスタの並列接続によって構成される。前記第1初段増幅素子と前記第2初段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形である。前記第1初段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向と、前記第2初段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向とは、前記第2辺の長さ方向に選択される。前記第1RF電力増幅器の前記第1初段増幅素子と前記第1最終段増幅素子とは、前記第1辺に沿って前記半導体チップの前記表面上に形成される。前記第2RF電力増幅器の前記第2初段増幅素子と前記第2最終段増幅素子とは、前記第2辺に沿って前記半導体チップの前記表面上に形成されたことを特徴とするものである。他の好適な実施の形態では、前記第1RF電力増幅器は第1段間整合回路を含み、前記第2RF電力増幅器の第2段間整合回路を含む。前記第1RF電力増幅器の前記第1段間整合回路は、前記第1初段増幅素子の出力端子の増幅信号を前記第1最終段増幅素子の入力端子に伝達する。前記第2RF電力増幅器の前記第2段間整合回路は、前記第2初段増幅素子の出力端子の増幅信号を前記第2最終段増幅素子の入力端子に伝達する。前記第1RF電力増幅器の前記第1初段増幅素子と前記第1段間整合回路と前記第1最終段増幅素子とは、前記第1辺に沿って前記半導体チップの前記表面上に形成される。前記第2RF電力増幅器の前記第2初段増幅素子と前記第2段間整合回路と前記第2最終段増幅素子とは、前記第2辺に沿って前記半導体チップの前記表面上に形成されたことを特徴とするものである。更に他の好適な実施の形態では、前記第1最終段増幅素子の前記複数の単位トランジスタの複数の出力電極には複数の第1出力配線が接続され、前記第2最終段増幅素子の前記複数の単位トランジスタの複数の出力電極には複数の第2出力配線が接続される。前記第1最終段増幅素子の前記複数の単位トランジスタの複数の入力電極には複数の第1入力配線が接続され、前記第2最終段増幅素子の前記複数の単位トランジスタの複数の入力電極には複数の第2入力配線が接続される。前記複数の第1出力配線の各配線の延長方向は前記第2辺の長さ方向に選択され、前記複数の第1入力配線の各配線の延長方向は前記第1辺の長さ方向に選択される。前記複数の第2出力配線の各配線の延長方向は前記第1辺の長さ方向に選択され、前記複数の第2入力配線の各配線の延長方向は前記第1辺の長さ方向に選択されたことを特徴とするものである。より好適な実施の形態では、前記第1最終段増幅素子の前記複数の単位トランジスタと前記第2最終段増幅素子の前記複数の単位トランジスタとは、電界効果トランジスタである。前記電界効果トランジスタはゲート電極とドレイン領域とソース領域とを有し、前記ドレイン領域と前記ソース領域との間の前記ゲート電極の前記第2辺の長さ方向のゲート長によって前記活性領域の前記長方形の短辺が決定され、前記ドレイン領域と前記ソース領域との間の前記ゲート電極の前記第1辺の長さ方向のゲート幅によって前記活性領域の前記長方形の前記長辺が決定されることを特徴とするものである。他のより好適な実施の形態では、前記第1最終段増幅素子の前記複数の単位トランジスタの前記複数の出力電極としての複数のドレイン領域には前記複数の第1出力配線が接続され、前記第2最終段増幅素子の前記複数の単位トランジスタの前記複数の出力電極としての複数のドレイン領域には前記複数の第2出力配線が接続される。前記第1最終段増幅素子の前記複数の単位トランジスタの前記複数の入力電極としての複数のゲート電極には前記複数の第1入力配線が接続され、前記第2最終段増幅素子の前記複数の単位トランジスタの前記複数の入力電極としての複数のゲート電極には前記複数の第2入力配線が接続される。前記複数の第1出力配線の前記各配線の前記延長方向は前記第2辺の長さ方向に選択され、前記複数の第1入力配線の前記各配線の前記延長方向は前記第1辺の長さ方向に選択される。前記複数の第2出力配線の前記各配線の前記延長方向は前記第1辺の長さ方向に選択され、前記複数の第2入力配線の前記各配線の前記延長方向は前記第1辺の長さ方向に選択されたことを特徴とするものである。更に他のより好適な実施の形態では、前記第2最終段増幅素子の前記複数の単位トランジスタの前記複数の入力電極である前記複数のゲート電極は、前記複数の長方形の前記複数の活性領域として前記第2辺の長さ方向に延長して前記半導体チップの前記表面上に形成される。前記第2辺の長さ方向に形成された前記複数のゲート電極と前記第1辺の長さ方向に形成された前記複数の第2出力配線とは、前記半導体チップの前記表面上で立体的に交差する。前記半導体チップの前記表面上で前記複数のゲート電極と前記複数の第2出力配線とが立体的に交差する部分において、接地電圧に接続される前記ソース領域と電気的に接続される複数のソース配線が前記複数のゲート電極と前記複数の第2出力配線との間に形成されたことを特徴とするものである。別のより好適な実施の形態では、前記半導体チップには、前記半導体チップの前記表面から前記半導体チップの裏面に到達する複数の打ち抜き層が形成される。前記複数のソース配線は、前記複数の打ち抜き層を介して前記半導体チップの前記裏面に形成されたソース裏面電極に電気的に接続されたことを特徴とするものである。具体的な実施の形態では、前記第1最終段増幅素子の前記複数の単位トランジスタと前記第2最終段増幅素子の前記複数の単位トランジスタとしての前記電界効果トランジスタは、LDMOSFETであることを特徴とするものである。他の具体的な実施の形態では、前記第1最終段増幅素子の前記複数の単位トランジスタと前記第2最終段増幅素子の前記複数の単位トランジスタとは、バイポーラトランジスタである。前記バイポーラトランジスタは複数のエミッタ領域を有し、前記複数のエミッタ領域は前記複数の長方形の前記複数の活性領域として前記第2辺の長さ方向に延長して前記半導体チップの前記表面上に形成されたことを特徴とするものである。より具体的な実施の形態では、前記第1最終段増幅素子の前記複数の単位トランジスタと前記第2最終段増幅素子の前記複数の単位トランジスタとしての前記バイポーラトランジスタは、ヘテロバイポーラトランジスタであることを特徴とするものである。他のより具体的な実施の形態では、前記半導体集積回路は、第3RF電力増幅器を更に内蔵する。前記半導体集積回路の前記半導体チップの第3辺は前記第1辺と実質的に平行に配置されて前記第2辺と実質的に直角に交差するものである。前記半導体チップの前記表面上には、前記第3辺に沿って前記第3RF電力増幅器の第3最終段増幅素子が形成される。前記第3最終段増幅素子は複数の単位トランジスタの並列接続によって構成され、前記第3最終段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形である。前記第3最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向は、前記第2辺の長さ方向に選択される。前記第3最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は、前記第3辺の長さ方向に選択されたことを特徴とするものである。更に他のより具体的な実施の形態では、前記半導体集積回路は、第4RF電力増幅器を更に内蔵する。前記半導体集積回路の前記半導体チップの第4辺は前記第2辺と実質的に平行に配置されて前記第3辺と実質的に直角に交差するものである。前記半導体チップの前記表面上には、前記第4辺に沿って前記第4RF電力増幅器の第4最終段増幅素子が形成される。前記第4最終段増幅素子は複数の単位トランジスタの並列接続によって構成され、前記第4最終段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形である。前記第4最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向は、前記第2辺の長さ方向に選択される。前記第4最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は、前記第4辺の長さ方向に選択されたことを特徴とするものである。最も具体的な実施の形態では、前記半導体チップの前記表面上には、前記第1RF電力増幅器と前記第2RF電力増幅器との間と前記第3RF電力増幅器と前記第4RF電力増幅器との間の位置に、バイアス制御部が形成される。前記バイアス制御部は、前記第1RF電力増幅器の前記第1初段増幅素子と前記第1最終段増幅素子に、前記第2RF電力増幅器の前記第2初段増幅素子と前記第2最終段増幅素子に、前記第3RF電力増幅器の第3初段増幅素子と前記第3最終段増幅素子に、前記第4RF電力増幅器の第4初段増幅素子と前記第4最終段増幅素子に、それぞれバイアス電圧を供給することを特徴とするものである。2本発明の別の観点の代表的な実施の形態は、第1RF電力増幅器と第2RF電力増幅器とを内蔵する半導体集積回路の半導体チップを配線基板に搭載するモジュールである。前記半導体集積回路の前記半導体チップの第1辺と第2辺とは、実質的に直角に交差するものである。前記半導体チップの表面上には、前記第1辺に沿って前記第1RF電力増幅器の第1最終段増幅素子が形成され、前記第2辺に沿って前記第2RF電力増幅器の第2最終段増幅素子が形成される。前記第1最終段増幅素子と前記第2最終段増幅素子の各増幅素子は、複数の単位トランジスタの並列接続によって構成される。前記第1最終段増幅素子と前記第2最終段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形である。前記第1最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向と、前記第2最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向とは、前記第2辺の長さ方向に選択される。前記第1最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は前記第1辺の長さ方向に選択され、前記第2最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は前記第2辺の長さ方向に選択される。前記配線基板に、前記半導体チップが搭載される。前記半導体チップの前記1辺と対向する前記配線基板の第1基板部分に前記第1RF電力増幅器の第1出力整合回路が搭載され、前記半導体チップの前記2辺と対向する前記配線基板の第2基板部分に前記第2RF電力増幅器の第2出力整合回路が搭載される。前記第1最終段増幅素子の出力端子の増幅信号は、前記半導体チップの前記1辺を介して、前記第1出力整合回路に供給される。前記第2最終段増幅素子の出力端子の増幅信号は、前記半導体チップの前記2辺を介して、前記第2出力整合回路に供給されたことを特徴とするものである。前記実施の形態によれば、増幅素子の半導体チップ表面での配置方向の制約を解消することができる。好適な実施の形態では、前記半導体集積回路は、第3RF電力増幅器を更に内蔵する。前記半導体集積回路の前記半導体チップの第3辺は、前記第1辺と実質的に平行に配置されて前記第2辺と実質的に直角に交差するものである。前記半導体チップの前記表面上には、前記第3辺に沿って前記第3RF電力増幅器の第3最終段増幅素子が形成される。前記第3最終段増幅素子は複数の単位トランジスタの並列接続によって構成され、前記第3最終段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形である。前記第3最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向は、前記第2辺の長さ方向に選択される。前記第3最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は、前記第3辺の長さ方向に選択される。前記半導体チップの前記3辺と対向する前記配線基板の第3基板部分に、前記第3RF電力増幅器の第3出力整合回路が搭載される。前記第3最終段増幅素子の出力端子の増幅信号は、前記半導体チップの前記3辺を介して、前記第3出力整合回路に供給されたことを特徴とするものである。他の好適な実施の形態では、前記半導体集積回路は、第4RF電力増幅器を更に内蔵する。前記半導体集積回路の前記半導体チップの第4辺は、前記第2辺と実質的に平行に配置されて前記第3辺と実質的に直角に交差するものである。前記半導体チップの前記表面上には、前記第4辺に沿って前記第4RF電力増幅器の第4最終段増幅素子が形成される。前記第4最終段増幅素子は複数の単位トランジスタの並列接続によって構成され、前記第4最終段増幅素子の前記複数の単位トランジスタの各単位トランジスタは、当該各単位トランジスタのゲインを決定する活性領域を有するものであり、当該活性領域の平面形状は長方形である。前記第4最終段増幅素子の前記複数の単位トランジスタの前記複数の活性領域の前記複数の長方形の各長辺の延長方向は、前記第2辺の長さ方向に選択される。前記第4最終段増幅素子の前記複数の単位トランジスタの反復拡大の方向は、前記第4辺の長さ方向に選択される。前記半導体チップの前記4辺と対向する前記配線基板の第4基板部分に、前記第4RF電力増幅器の第4出力整合回路が搭載される。前記第4最終段増幅素子の出力端子の増幅信号は、前記半導体チップの前記4辺を介して、前記第4出力整合回路に供給されたことを特徴とするものである。具体的な実施の形態では、前記第1最終段増幅素子と前記第2最終段増幅素子と前記第3最終段増幅素子と前記第4最終段増幅素子の前記複数の単位トランジスタは、電界効果トランジスタであることを特徴とするものである。他の具体的な実施の形態では、前記第1最終段増幅素子と前記第2最終段増幅素子と前記第3最終段増幅素子と前記第4最終段増幅素子の前記複数の単位トランジスタとしての前記電界効果トランジスタは、LDMOSFETであることを特徴とするものである。最も具体的な実施の形態では、前記第1最終段増幅素子と前記第2最終段増幅素子と前記第3最終段増幅素子と前記第4最終段増幅素子の前記複数の単位トランジスタは、バイポーラトランジスタであることを特徴とするものである。2.実施の形態の詳細次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。[実施の形態1]《LDMOSFETの平面構造および断面構造》図1は、本発明の実施の形態1による半導体集積回路の半導体チップ1に集積化されるLDMOSFETの平面構造を示す図である。図1の平面構造は、冒頭で説明したので、説明を省略する。図2は、本発明の実施の形態1による半導体集積回路の半導体チップ1に集積化されるLDMOSFETの断面構造を示す図である。図2の断面構造は、冒頭で説明したので、説明を省略する。《RF電力増幅器とバイアス制御部》図3は、本発明の実施の形態1による半導体集積回路の半導体チップ1に集積化されるハイバンドRF電力増幅器100とローバンドRF電力増幅器200とバイアス制御部300の構成を示す図である。ハイバンドRF電力増幅器100とローバンドRF電力増幅器200とバイアス制御部300に関しては、冒頭で説明をしたので、説明を省略する。《半導体チップの構成》図7は、本発明の実施の形態1による半導体集積回路の半導体チップ1の構成を示す図である。図7に示すように、本発明の実施の形態1による半導体集積回路の半導体チップ1は、図3に示したハイバンドRF電力増幅器とローバンドRF電力増幅器とを、GSM方式とWCDMA方式の2系統、内蔵するものである。すなわち、図7に示した本発明の実施の形態1による半導体集積回路の半導体チップ1には、GSM方式ハイバンドRF電力増幅器100の複数のLDMOSFETQ1、Q2、Q3とGSM方式ローバンドRF電力増幅器200の複数のLDMOSFETQ1、Q2、Q3と、更にWCDMA方式ハイバンドRF電力増幅器400の複数のLDMOSFETQ1、Q2とWCDMA方式ローバンドRF電力増幅器500の複数のLDMOSFETQ1、Q2とバイアス制御部300とが集積化されている。更に、図7に示した本発明の実施の形態1による半導体集積回路の半導体チップ1には、GSM方式ハイバンドRF電力増幅器100とGSM方式ローバンドRF電力増幅器200とWCDMA方式ハイバンドRF電力増幅器400とWCDMA方式ローバンドRF電力増幅器500の各電力増幅器の入力整合回路InMNと段間整合回路MNとが集積化されている。図7に示した本発明の実施の形態1による半導体集積回路の半導体チップ1においては、RF電力増幅器100とRF電力増幅器200とRF電力増幅器400とRF電力増幅器500の全てのLDMOSFETQ1、Q2、Q3の各FETの2本のゲート電極の長方形の長辺の延長方向は、半導体チップ1のY方向であるA-A ́線の方向に統一されている。従って、半導体チップ1の製造工程のバラツキに依存する4系統のRF電力増幅器100、200、400、500の全てのLDMOSFETQ1、Q2、Q3の各FETの増幅ゲインのコンダクタンスの相対的なバラツキを、低減することが可能となる。また図7に示した本発明の実施の形態1による半導体集積回路の半導体チップ1においては、3段増幅器によってそれぞれ構成されるGSM方式ハイバンドRF電力増幅器100とGSM方式ローバンドRF電力増幅器200とは、長方形の半導体チップ1の上部長辺と下部長辺とにそれぞれ配置されている。すなわち、GSM方式ハイバンドRF電力増幅器100の複数のLDMOSFETQ1、Q2、Q3は長方形の半導体チップ1の上部長辺に半導体チップ1のX方向であるB-B ́線の方向に配置され、GSM方式ローバンドRF電力増幅器200の複数のLDMOSFETQ1、Q2、Q3は長方形の半導体チップ1の下部長辺に半導体チップ1のX方向であるB-B ́線の方向に配置されている。更に図7に示した本発明の実施の形態1による半導体集積回路の半導体チップ1においては、2段増幅器によってそれぞれ構成されるWCDMA方式ハイバンドRF電力増幅器400とWCDMA方式ローバンドRF電力増幅器500とは、長方形の半導体チップ1の左部短辺と右部短辺とにそれぞれ配置されている。すなわち、WCDMA方式ハイバンドRF電力増幅器400の複数のLDMOSFETQ1、Q2は長方形の半導体チップ1の左部短辺に半導体チップ1のY方向であるA-A ́線の方向に配置され、WCDMA方式ローバンドRF電力増幅器500の複数のLDMOSFETQ1、Q2は長方形の半導体チップ1の右部短辺に半導体チップ1のY方向であるA-A ́線の方向に配置されている。尚、GSM方式ハイバンドRF電力増幅器100とGSM方式ローバンドRF電力増幅器200とが3段増幅器によってそれぞれ構成され、WCDMA方式ハイバンドRF電力増幅器400とWCDMA方式ローバンドRF電力増幅器500とが2段増幅器によってそれぞれ構成されているのは、GSM方式の移動体通信端末の基地局への送信電力がWCDMA方式の場合よりも相対的に大きいためである。従って、半導体チップ1の上部長辺でGSM方式ハイバンドRF電力増幅器100の大きな素子サイズとされた最終段増幅素子Q3は、その2本のゲート電極の長辺の延長方向は半導体チップ1のY方向であるA-A ́線の方向に選択される一方、大きな素子サイズの実現のための単位トランジスタの反復拡大は半導体チップ1のX方向であるB-B ́線の方向に選択されている。また更に半導体チップ1の下部長辺でGSM方式ローバンドRF電力増幅器200の大きな素子サイズとされた最終段増幅素子Q3は、その2本のゲート電極の長辺の延長方向は半導体チップ1のY方向であるA-A ́線の方向に選択される一方、大きな素子サイズの実現のための単位トランジスタの反復拡大は半導体チップ1のX方向であるB-B ́線の方向に選択されている。それに対して半導体チップ1の左部短辺でWCDMA方式ハイバンドRF電力増幅器400の大きな素子サイズとされた最終段増幅素子Q2は、その2本のゲート電極の長辺の延長方向は半導体チップ1のY方向であるA-A ́線の方向に選択される一方で、大きな素子サイズの実現のための単位トランジスタの反復拡大は半導体チップ1のY方向であるA-A ́線の方向に選択されている。また更に半導体チップ1の右部短辺でWCDMA方式ローバンドRF電力増幅器500の大きな素子サイズとされた最終段増幅素子Q2は、その2本のゲート電極の長辺の延長方向は半導体チップ1のY方向であるA-A ́線の方向に選択される一方で、大きな素子サイズの実現のための単位トランジスタの反復拡大は半導体チップ1のY方向であるA-A ́線の方向に選択されている。図7には示されてはいないが、GSM方式ハイバンドRF電力増幅器100とGSM方式ローバンドRF電力増幅器200の各増幅器の初段増幅素子Q1と2段目の増幅素子Q2も、最終段増幅素子Q3と同様に、複数の単位トランジスタの並列接続によって構成されている。2段目の増幅素子Q2が中間的なRF出力を発生するために2段目の増幅素子Q2を構成する複数の単位トランジスタの半導体チップ1のX方向であるB-B ́線の方向の反復拡大量は、大きなRF出力を発生する最終段増幅素子Q3の反復拡大量よりも小さく設定される。初段増幅素子Q1が小さな出力を発生するために初段増幅素子Q1を構成する複数の単位トランジスタの半導体チップ1のX方向であるB-B ́線の方向の反復拡大量は、中間的な出力を発生する2段目の増幅素子Q2の反復拡大量よりも小さく設定される。やはり図7には示されてはいないが、WCDMA方式ハイバンドRF電力増幅器400とWCDMA方式ローバンドRF電力増幅器500の各増幅器の初段増幅素子Q1も、最終段増幅素子Q2と同様に、複数の単位トランジスタの並列接続によって構成されている。初段増幅素子Q1が小さいRF出力を発生させるために初段増幅素子Q1を構成する複数の単位トランジスタの半導体チップ1のY方向であるA-A ́線の方向の反復拡大量は、大きな出力を発生する最終段増幅素子Q2の反復拡大量よりも小さく設定される。《大素子サイズの最終段増幅素子の構成》図8は、図7に示した本発明の実施の形態1による半導体集積回路の半導体チップ1で、半導体チップ1の上部長辺に配置されるGSM方式ハイバンドRF電力増幅器100の大素子サイズの最終段増幅素子Q3と半導体チップ1の右部短辺に配置されるWCDMA方式ローバンドRF電力増幅器500の大素子サイズの最終段増幅素子Q2とが構成される様子を示す図である。図8の左下には、長方形に形成された2本のゲート電極Gと、2本のゲート電極Gの中央部分に長方形に形成された1本のドレイン領域Dと、2本のゲート電極Gの外部に長方形に形成された2本のソース領域Sとを含むLDMOSFETの単位トランジスタUnit_MOSの平面構造が示されている。ドレイン領域Dとソース領域Sとの間のゲート電極GのB-B ́線の方向の長さによってLDMOSFETのゲート長Lが決定されて、ドレイン領域Dとソース領域Sとの間のゲート電極GのA-A ́線の方向の幅によってLDMOSFETのゲート幅Wが決定される。1個の単位トランジスタUnit_MOSの2本のゲート電極Gは共通接続され、2本のソース領域Sも共通接続されるので、1個の単位トランジスタUnit_MOSの内部の2個のLDMOSFETは並列動作する。図8の上部に示すように、半導体チップ1の上部長辺に配置されるGSM方式ハイバンドRF電力増幅器100の大素子サイズの最終段増幅素子Q3は、図8の左下に示した単位トランジスタUnit_MOSをX方向の2行分反復拡大して、Y方向の9列分反復拡大することによって構成されている。すなわち、最終段増幅素子Q3では、大きな素子サイズの実現のための単位トランジスタUnit_MOSの実質的な反復拡大は半導体チップ1のX方向であるB-B ́線の方向に選択されている。従って、半導体チップ1の下部長辺に配置されるGSM方式ローバンドRF電力増幅器200の大素子サイズの最終段増幅素子Q3も、大きな素子サイズの実現のための単位トランジスタUnit_MOSの実質的な反復拡大は半導体チップ1のX方向であるB-B ́線の方向に選択される。尚、図8に示したGSM方式ハイバンドRF電力増幅器100の大素子サイズの最終段増幅素子Q3のX方向の反復行とY方向の反復列とは2行9列ではなく実際は図9で説明するように3行12列である。図8でX方向の反復行とY方向の反復列とを実際よりも小さくしたのは、図9で省略されたゲート電極Gとドレイン領域Dとを図8で図示するためである。図8の右下に示すように半導体チップ1の右部短辺に配置されるWCDMA方式ローバンドRF電力増幅器500の大素子サイズの最終段増幅素子Q2は、図8の左下に示した単位トランジスタUnit_MOSをX方向の4行分反復拡大して、Y方向の3列分反復拡大することによって構成されている。すなわち、最終段増幅素子Q2では、大きな素子サイズの実現のための単位トランジスタUnit_MOSの実質的な反復拡大は半導体チップ1のY方向であるA-A ́線の方向に選択されている。従って、半導体チップ1の左部短辺に配置されるWCDMA方式ハイバンドRF電力増幅器400の大素子サイズの最終段増幅素子Q2も、大きな素子サイズの実現のための単位トランジスタUnit_MOSの実質的な反復拡大は半導体チップ1のY方向であるA-A ́線の方向に選択される。尚、図8に示したWCDMA方式ローバンドRF電力増幅器500の大素子サイズの最終段増幅素子Q2のX方向の反復行とY方向の反復列とは4行3列ではなく実際は図11で説明するように12行5列である。図8でX方向の反復行とY方向の反復列とを実際よりも小さくしたのは、図12で省略されたゲート電極Gとドレイン領域Dとを図8で図示するためである。図8の上部に示すGSM方式ハイバンドRF電力増幅器100の大素子サイズの最終段増幅素子Q3では、複数の単位トランジスタUnit_MOSの複数のゲート電極Gは第1ゲート配線GM1に接続され、複数の第1ゲート配線GM1は配線幅の大きな第2ゲート配線GM2を介してゲートパッドGPに接続されている。更に複数の単位トランジスタUnit_MOSの複数のドレイン領域Dは、第1ドレイン配線DM1を介して複数のドレインパッドDPに接続されている。また複数の平行な第1ドレイン配線DM1は、半導体チップ1のY方向であるA-A ́線の方向に形成されている。図8の右下に示すWCDMA方式ローバンドRF電力増幅器500の大素子サイズの最終段増幅素子Q2では、複数の単位トランジスタUnit_MOSの複数のゲート電極Gは第1ゲート配線GM1に接続され、複数の第1ゲート配線GM1は配線幅の大きな第2ゲート配線GM2を介してゲートパッドGPに接続されている。更に複数の単位トランジスタUnit_MOSの複数のドレイン領域Dは、第1ドレイン配線DM1を介して複数のドレインパッドDPに接続されている。また複数の平行な第1ドレイン配線DM1は、半導体チップ1のX方向であるB-B ́線の方向に形成されている。図8の上部に示したRF電力増幅器100の最終段増幅素子Q3の単位トランジスタUnit_MOSの反復拡大の行本数RGSMと列本数CGSMと図8の右下に示したRF電力増幅器500の最終段増幅素子Q2の単位トランジスタUnit_MOSの反復拡大の行本数RWCDMAと列本数CWCDMAとの間には、RGSM<RWCDMA、CGSM>CWCDMAの関係が成立する。図9は、図8に示した本発明の実施の形態1によるGSM方式ハイバンドRF電力増幅器100の大素子サイズの最終段増幅素子Q3が構成される具体的な様子を示す図である。図9においては、簡素化のために、複数の単位トランジスタUnit_MOSの複数のゲート電極Gは、省略されている。更に複数の単位トランジスタUnit_MOSの複数のドレイン領域Dは、第1ドレイン配線DM1の下に存在しているので、図9の平面図から省略されている。図9に示すように、ゲートパッドGP、ドレインパッドDPは、ボンディングワイヤBW等によって半導体チップ1の外部と電気的に接続可能とされている。図9に示すように、半導体チップ1の上部長辺に配置されるGSM方式ハイバンドRF電力増幅器100の大素子サイズの最終段増幅素子Q3は、図8の左下に示した単位トランジスタUnit_MOSをX方向の3行分反復拡大して、Y方向の12列分反復拡大することによって構成されている。すなわち、大素子サイズの最終段増幅素子Q3は、大素子サイズの実現のための単位トランジスタUnit_MOSの実質的な反復拡大は半導体チップ1のX方向であるB-B ́線の方向に選択される。図10は、図9に示した本発明の実施の形態1によるGSM方式ハイバンドRF電力増幅器100の大素子サイズの最終段増幅素子Q3の具体的な構成の主要部を示す図である。図10に示すように、2本のゲート電極Gの中央部分に長方形に形成された1本のドレイン領域Dの上部に第1ドレイン配線DM1が形成され、2本のゲート電極Gは第1ドレイン配線DM1の下部に形成された第1ゲート配線GM1によって共通接続されている。図11は、図8に示した本発明の実施の形態1によるWCDMA方式ローバンドRF電力増幅器500の大素子サイズの最終段増幅素子Q2が構成される具体的な様子を示す図である。図11においては、簡素化のために、複数の単位トランジスタUnit_MOSの複数のゲート電極Gは、省略されている。更に複数の単位トランジスタUnit_MOSの複数のドレイン領域Dは、X方向であるB-B ́線の方向に形成された複数の第1ドレイン配線DM1に接続されている。図11に示すように、半導体チップ1の右部短辺に配置されるWCDMA方式ローバンドRF電力増幅器500の大素子サイズの最終段増幅素子Q2は、図8の左下に示した単位トランジスタUnit_MOSをX方向の12行分反復拡大して、Y方向の5列分反復拡大することによって構成されている。すなわち、大素子サイズの最終段増幅素子Q2は、大素子サイズの実現のための単位トランジスタUnit_MOSの実質的な反復拡大は半導体チップ1のY方向であるA-A ́線の方向に選択される。また、図9に示したGSM方式ハイバンドRF電力増幅器100の大素子サイズの最終段増幅素子Q3と図11に示したWCDMA方式ローバンドRF電力増幅器500の大素子サイズの最終段増幅素子Q2とでも、RGSM<RWCDMA、CGSM>CWCDMAの関係が成立することが理解される。図12は、図11に示した本発明の実施の形態1によるWCDMA方式ローバンドRF電力増幅器500の大素子サイズの最終段増幅素子Q2の具体的な構成の主要部を示す図である。図12に示すように2本のゲート電極Gの中央部分に長方形に形成されたドレイン領域Dは、コンタクト開口部CNTを介して第1ドレイン配線DM1に接続され、2本のゲート電極Gは第1ドレイン配線DM1と平行に形成された第1ゲート配線GM1によって共通接続されている。図12から明らかなように、Y方向であるA-A ́線の方向に形成されるLDMOSFETのゲート電極GとX方向であるB-B ́線の方向に形成された複数の第1ドレイン配線DM1とは、立体的に交差する。図12の平面図で平行に形成された第1ゲート配線GM1と第1ドレイン配線DM1との間の平面距離よりも、ゲート電極Gと第1ドレイン配線DM1との間の断面距離の方が小さくなる。従って、高周波増幅素子としてのLDMOSFETの高周波特性を決定するゲートドレイン帰還容量が第1ゲート配線GM1と第1ドレイン配線DM1との間の平面距離ではなく、ゲート電極Gと第1ドレイン配線DM1との間の断面距離によって支配的に決定され、ゲートドレイン帰還容量の値が増大する危険性がある。良く知られているようにゲートドレイン帰還容量の値が増大すると、LDMOSFETの高周波特性は劣化する。この問題を解消するために、LDMOSFETのゲート電極Gと第1ドレイン配線DM1が立体的に交差する部分において、接地電圧GNDに接続されるソース領域Sと電気的に接続されるソース配線が静電シールド層として機能する。すなわち、静電シールド層として機能するソース配線が、立体交差の部分においてLDMOSFETのゲート電極Gと第1ドレイン配線DM1との間に形成される。図13は、図12に示す本発明の実施の形態1によるWCDMA方式ローバンドRF電力増幅器500の大素子サイズの最終段増幅素子Q2のLDMOSFETのゲート電極Gと第1ドレイン配線DM1が立体的に交差する部分において、接地電圧GNDに接続されるソース領域Sと電気的に接続されるソース配線が静電シールド層として機能する様子を示す断面図である。図13に示す断面構造は、図2に示した断面構造の上部に窒化シリコン膜20と酸化シリコン膜21とが形成されたものである。窒化シリコン膜20と酸化シリコン膜21には複数のコンタクトホール22が形成され、複数のコンタクトホール22の内部に第1プラグ配線23が形成される。LDMOSFETのソース領域SのN型ソース領域16とP型半導体領域17は、複数の第1プラグ配線23を介して、第1ソース配線としてのソース電極24Aに電気的に接続される。またLDMOSFETのドレイン領域DのN型ドレイン領域15は、第1プラグ配線23を介して、ドレイン電極24Bに電気的に接続される。ソース電極24Aとドレイン電極24Bの上部に、第1層間シリコン酸化膜26が形成される。ドレイン電極24Bの上部の第1層間シリコン酸化膜26には、スルーホール27が形成され、スルーホール27の内部に第2プラグ配線28が形成される。第2プラグ配線28の上部には、第2ドレイン電極29Bが形成される。第2ドレイン電極29Bの上部に第2層間シリコン酸化膜30が形成され、第2ドレイン電極29Bの上部の第2層間シリコン酸化膜30には、スルーホール31が形成されて、スルーホール31の内部に第3プラグ配線32が形成される。第3プラグ配線32には、第1ドレイン配線DM1としての配線層33が形成される。このように、下部のLDMOSFETのゲート電極Gの上部をソース電極24Aがオーバーラップしているので、下部のLDMOSFETのゲート電極Gと上部の第1ドレイン配線DM1との間をソース電極24Aが静電シールド層として効果的に機能するシールドするものである。更に、第1ドレイン配線DM1の上部には、酸化シリコン膜34と窒化シリコン膜35とがファイナルパッシベーション膜として形成される。図14は、図9と図10とに示した図7の半導体チップ1の上部長辺に配置されるGSM方式ハイバンドRF電力増幅器100の大素子サイズの最終段増幅素子Q3の特性と図11と図12とに示した図7の半導体チップ1の右部短辺に配置されるWCDMA方式ローバンドRF電力増幅器500の大素子サイズの最終段増幅素子Q2の特性とを同一のゲート幅と同一のゲート長とで比較した図である。図14に示すように、オン抵抗Ronと入力容量Cissと出力容量Cossとに関しては、GSM方式ハイバンドRF電力増幅器100の最終段増幅素子Q3とWCDMA方式ローバンドRF電力増幅器500の最終段増幅素子Q2は同等の特性となっている。しかし、帰還容量Crssに関しては、GSM方式ハイバンドRF電力増幅器100の最終段増幅素子Q3よりWCDMA方式ローバンドRF電力増幅器500の最終段増幅素子Q2の方が18改善されている。WCDMA方式ローバンドRF電力増幅器500の最終段増幅素子Q2の方がGSM方式ハイバンドRF電力増幅器100の最終段増幅素子Q3よりも帰還容量Crssが小さいのは、図11と図12とで説明したソース電極24Aによる第1ドレイン配線DMとゲート電極Gとの間の静電シールド効果と、図11から明らかなように第1ゲート配線GM1と第1ドレイン配線DMとが平行に配置され、第1ゲート配線GM1と第1ドレイン配線DM1とが交差しないためである。それに対して、GSM方式ハイバンドRF電力増幅器100の最終段増幅素子Q3では、図9から明らかなように第1ゲート配線GM1と第1ドレイン配線DM1とが直交して配置され、第1ゲート配線GM1と第1ドレイン配線DM1とが交差しているため、帰還容量Crssが増加するものである。従って、WCDMA方式ローバンドRF電力増幅器500の最終段増幅素子Q2がGSM方式ハイバンドRF電力増幅器100の最終段増幅素子Q3よりも帰還容量Crssが小さいので、WCDMA方式ローバンドRF電力増幅器500の最終段増幅素子Q2の電力付加効率が3程度改善されるものとなる。更に、図7に示した本発明の実施の形態1による半導体集積回路の半導体チップ1では、半導体チップ1の左部短辺に配置されたWCDMA方式ハイバンドRF電力増幅器400の複数のLDMOSFETQ1、Q2と、半導体チップ1の右部短辺にWCDMA方式ローバンドRF電力増幅器500の複数のLDMOSFETQ1、Q2とは、図11と図12と図13で説明した素子構造によって形成され、静電シールド層として機能するソース電極24Aが、下部のLDMOSFETのゲート電極Gと上部の第1ドレイン配線DM1との間を効果的にシールドすることが可能となる。《半導体チップの他の構成》図15は、本発明の実施の形態1による半導体集積回路の半導体チップ1の他の構成を示す図である。図15に示した半導体集積回路の半導体チップ1が、図7から図14まで説明した本発明の実施の形態1による半導体集積回路の半導体チップ1と相違するのは、下記の点である。すなわち、図15に示した本発明の実施の形態1による半導体集積回路の半導体チップ1では、長方形の半導体チップ1の上部長辺にはバイアス制御部300の複数の入力端子のパッドが半導体チップ1のX方向であるB-B ́線の方向に配置されている。その他に関しては、図15に示した半導体集積回路の半導体チップ1は、図7から図14まで説明した本発明の実施の形態1による半導体集積回路の半導体チップ1と同一である。従って、図15に示した半導体集積回路の半導体チップ1では、図7に示した半導体集積回路の半導体チップ1と同様に、GSM方式ローバンドRF電力増幅器200の複数のLDMOSFETQ1、Q2、Q3は半導体チップ1の下部長辺にX方向であるB-B ́線の方向に配置され、WCDMA方式ハイバンドRF電力増幅器400の複数のLDMOSFETQ1、Q2は半導体チップ1の左部短辺にY方向であるA-A ́線の方向に配置され、WCDMA方式ローバンドRF電力増幅器500の複数のLDMOSFETQ1、Q2は半導体チップ1の右部短辺にY方向であるA-A ́線の方向に配置されている。図16は、本発明の実施の形態1による半導体集積回路の半導体チップ1の他の構成を示す図である。図16に示した半導体集積回路の半導体チップ1が、図7から図14まで説明した本発明の実施の形態1による半導体集積回路の半導体チップ1と相違するのは、下記の点である。すなわち、図16に示した本発明の実施の形態1による半導体集積回路の半導体チップ1では、バイアス制御部300のブロックは半導体チップ1の左部短辺の方向に移動されて、長方形の半導体チップ1の下部長辺にはバイアス制御部300の複数の入力端子のパッドが半導体チップ1のX方向であるB-B ́線の方向に配置されている。その他に関しては、図16に示した半導体集積回路の半導体チップ1は、図7から図14まで説明した本発明の実施の形態1による半導体集積回路の半導体チップ1と同一である。従って、図16に示した半導体集積回路の半導体チップ1では、図7に示した半導体集積回路の半導体チップ1と同様に、GSM方式ハイバンドRF電力増幅器100の複数のLDMOSFETQ1、Q2、Q3は半導体チップ1の上部長辺にX方向であるB-B ́線の方向に配置され、WCDMA方式ローバンドRF電力増幅器500の複数のLDMOSFETQ1、Q2は半導体チップ1の右部短辺にY方向であるA-A ́線の方向に配置されている。[実施の形態2]《バイポーラトランジスタの平面構造および断面構造》図17は、本発明の実施の形態2による半導体集積回路の半導体チップ1に集積化されるプレーナ型バイポーラトランジスタの単位トランジスタUnit_TRSの平面構造と断面構造とを示す図である。図17の平面構造に示すようにプレーナ型バイポーラトランジスタの単位トランジスタUnit_TRSでは、中央部分に長方形のエミッタ電極Eが形成されて、エミッタ電極Eの外部にはベース電極Bが形成されて、ベース電極Bの外部にはコレクタ電極Cが形成されている。図17の平面構造において、エミッタ電極Eとベース電極Bの間の破線はエミッタベース接合の平面形状を示し、ベース電極Bとコレクタ電極Cの間の破線はベースコレクタ接合の平面形状を示し、コレクタ電極Cの外部の破線はN型コレクタ領域の平面形状を示している。図17の断面構造に示すように、エミッタ電極EはN型エミッタ領域とオーミック接触によって電気的に接続され、ベース電極BはP型ベース領域とオーミック接触によって電気的に接続され、コレクタ電極CはN型高不純物コレクタ領域とのオーミック接触によってN型コレクタ領域と電気的に接続される。尚、N型コレクタ領域の下部には、半導体集積回路のP型サブストレートが形成されている。図17の断面構造において、N型エミッタ領域とP型ベース領域とN型コレクタ領域とP型サブストレートには、シリコンが使用されている。図17に示すプレーナ型バイポーラトランジスタでは、エミッタ電流はエミッタベース接合の断面構造の平坦部分よりも角部分に大きな電流密度で流れる。これは、トランジスタのエッジ効果として良く知られ、エミッタベース接合の角部分における電界集中に起因するものである。図17に示すプレーナ型バイポーラトランジスタの増幅ゲインのコンダクタンスは、トランジスタのエミッタサイズに比例することも良く知られている。プレーナ型バイポーラトランジスタのエミッタサイズは、エミッタ面積の大きさよりも上述したエッジ効果によってエミッタベース接合の平面構造での周辺距離の長さによって支配的に決定される。従って、図17に示したプレーナ型バイポーラトランジスタの単位トランジスタUnit_TRSの増幅ゲインのコンダクタンスを大きくするために、トランジスタの平面構造のエミッタ領域を長方形とすることによって無駄なエミッタ領域の平坦部分を低減する一方、有益なエミッタベース接合の平面構造での周辺距離の長さを増大するものである。一方、バイポーラトランジスタでは、大きな素子サイズの実現のために単位トランジスタの反復拡大がなされ、反復拡大は複数の単位トランジスタの並列接続によって実現される。図18は、本発明の実施の形態2による半導体集積回路の半導体チップ1に集積化されるGSM方式ハイバンドRF電力増幅器100のトランジスタQ1、Q2、Q3とGSM方式ローバンドRF電力増幅器200のトランジスタQ1、Q2、Q3の各RF電力増幅トランジスタの平面構造を示す図である。図18に示すように、1個のRF電力増幅トランジスタは、図17に示したプレーナ型バイポーラトランジスタの単位トランジスタUnit_TRSを複数個、X方向であるB-B ́線の方向に反復拡大される。一方、図17に示したバイポーラトランジスタの単位トランジスタUnit_TRSの増幅ゲインのコンダクタンスも、エミッタベース接合の平面構造での周辺距離の長さのバラツキにより変動する。その理由は、半導体チップの製造工程での平面構造の長方形のエミッタ領域形成のホトリソグラフィーで、X方向とY方向とでそれぞれ異なった寸法偏差を持つからである。従って、本発明の実施の形態2による半導体集積回路の半導体チップ1に集積化されるGSM方式ハイバンドRF電力増幅器100のトランジスタQ1、Q2、Q3とGSM方式ローバンドRF電力増幅器200のトランジスタQ1、Q2、Q3とWCDMA方式ハイバンドRF電力増幅器400のトランジスタQ1、Q2とWCDMA方式ローバンドRF電力増幅器500のトランジスタQ1、Q2の全てのトランジスタの平面構造のエミッタ領域の長方形の長辺の延長方向は、半導体チップ1のY方向であるA-A ́線の方向に統一される。従って、半導体チップ1の製造工程のバラツキに依存する4系統のRF電力増幅器100、200、400、500の全てのバイポーラトランジスタQ1、Q2、Q3の各増幅ゲインのコンダクタンスの相対的なバラツキを、低減することが可能となる。一方、GSM方式ハイバンドRF電力増幅器100の最終段増幅トランジスタQ3の単位トランジスタUnit_TRSの反復拡大と、GSM方式ローバンドRF電力増幅器200の最終段増幅トランジスタQ3の単位トランジスタUnit_TRSの反復拡大とは、半導体チップ1のX方向であるB-B ́線の方向に選択される。更にWCDMA方式ハイバンドRF電力増幅器400の最終段増幅トランジスタQ2の単位トランジスタUnit_TRSの反復拡大と、WCDMA方式ローバンドRF電力増幅器500の最終段増幅トランジスタQ2の単位トランジスタUnit_TRSの反復拡大とは、半導体チップ1のY方向であるA-A ́線の方向に選択される。《ヘテロバイポーラトランジスタの平面構造および断面構造》図19は、本発明の実施の形態2による半導体集積回路の半導体チップ1に集積化されるメサ型ヘテロバイポーラトランジスタの単位トランジスタUnit_TRSの平面構造と断面構造とを示す図である。図19の平面構造に示すようにメサ型ヘテロバイポーラトランジスタの単位トランジスタUnit_TRSでは、中央部分に長方形のエミッタ電極Eが形成され、エミッタ電極Eの外部にはベース電極Bが形成されて、ベース電極Bの外部にはコレクタ電極Cが形成されている。図19の平面構造において、エミッタ電極Eとベース電極Bの間の破線はエミッタベース接合の平面形状を示し、ベース電極Bとコレクタ電極Cの間の破線はベースコレクタ接合の平面形状を示し、コレクタ電極Cの外部の破線はN型コレクタ領域の平面形状を示している。図19の断面構造に示すように、エミッタ電極Eはメサ構造の最上層であるN型エミッタ領域とオーミック接触によって電気的に接続され、ベース電極Bはメサ構造の中間層であるP型ベース領域とオーミック接触によって電気的に接続され、コレクタ電極Cはメサ構造の最下層であるN型コレクタ領域とオーミック接触によって電気的に接続される。尚、N型コレクタ領域の下部には、半導体集積回路の高抵抗率の半絶縁性基板Subが形成されている。図19の断面構造において、メサ構造の最上層であるN型エミッタ領域と中間層であるP型ベース領域と最下層であるN型コレクタ領域と半絶縁性基板には、例えばGaAs等の化合物半導体が使用される。図19に示したメサ型ヘテロバイポーラトランジスタでも、上述したエッジ効果によってエミッタ電流はエミッタベース接合の断面構造の平坦部分よりも角部分に大きな電流密度で流れる。また図19に示したメサ型ヘテロバイポーラトランジスタの増幅ゲインのコンダクタンスも、トランジスタのエミッタサイズに比例する。メサ型ヘテロバイポーラトランジスタのエミッタサイズは、エミッタ面積の大きさよりも上述したエッジ効果によってエミッタベース接合の平面構造での周辺距離の長さによって支配的に決定される。従って、図19に示すメサ型ヘテロバイポーラトランジスタの単位トランジスタUnit_TRSの増幅ゲインのコンダクタンスを大きくするために、トランジスタの平面構造のエミッタ領域を長方形とすることによって無駄なエミッタ領域の平坦部分を低減する一方、有益なエミッタベース接合の平面構造での周辺距離の長さを増大するものである。一方、バイポーラトランジスタでは、大きな素子サイズの実現のために単位トランジスタの反復拡大がなされ、反復拡大は複数の単位トランジスタの並列接続によって実現される。図20は、本発明の実施の形態2による半導体集積回路の半導体チップ1に集積化されるGSM方式ハイバンドRF電力増幅器100のトランジスタQ1、Q2、Q3とGSM方式ローバンドRF電力増幅器200のトランジスタQ1、Q2、Q3の各RF電力増幅メサ型ヘテロトランジスタの平面構造を示す図である。図20に示すように、1個のRF電力増幅メサ型ヘテロトランジスタは、図19に示したサ型ヘテロバイポーラトランジスタの単位トランジスタUnit_TRSを複数個、X方向であるB-B ́線の方向に反復拡大される一方、図19に示したメサ型ヘテロバイポーラトランジスタの単位トランジスタUnit_TRSの増幅ゲインのコンダクタンスも、エミッタベース接合の平面構造での周辺距離の長さのバラツキにより変動する。その理由は、半導体チップの製造工程での平面構造の長方形のエミッタ領域形成のホトリソグラフィーでX方向とY方向とでそれぞれ異なった寸法偏差を持つだけではなく、メサ型台形形状がメサ型エミッタ領域の長方形の長辺の延長方向の相違によって偏差を持つからである。このように、メサ型エミッタ領域のメサ型台形形状が長辺の延長方向の相違によって偏差を持つのは、メサ型台形形状の形成の際の化学エッチングの際の異方性エッチングに起因するものである。すなわち、メサ型台形の複数の側面にて、化学エッチングのエッチ速度が相違するものである。図21は、GaAs化合物半導体基板の100結晶面の上部に形成されるメサ型エミッタ領域のメサ型台形形状がメサ型エミッタ領域の長方形の長辺の延長方向の相違によって変化する様子を示す図である。図21の上部には、メサ型エミッタ領域の長方形の長辺の延長方向がY方向であるA-A ́線の方向に選択された場合と、メサ型エミッタ領域の長方形の長辺の延長方向がX方向であるB-B ́線の方向に選択された場合とが示されている。図21の下部には、メサ型エミッタ領域の長方形の長辺の延長方向がY方向であるA-A ́線の方向に選択された場合のa-a ́線での断面と、サ型エミッタ領域の長方形の長辺の延長方向がX方向であるB-B ́線の方向に選択された場合のb-b ́線での断面とが示されている。a-a ́線での断面でのメサ型台形形状は上辺よりも下辺が短いので、図21の上部のエミッタ長さ方位Aに示すように周辺距離の長さが長くなり、メサ型ヘテロバイポーラトランジスタの増幅ゲインのコンダクタンスの値は大きくなる。b-b ́線での断面でのメサ型台形形状は上辺よりも下辺が長いので、図20の上部のエミッタ長さ方位Bに示すように周辺距離の長さが短くなり、メサ型ヘテロバイポーラトランジスタの増幅ゲインのコンダクタンスの値は小さくなる。尚、台形形状の上辺が長い形状は逆メサと呼ばれ、台形形状の上辺が短い形状は順メサと呼ばれている。従って、本発明の実施の形態2による半導体集積回路の半導体チップ1に集積化されるGSM方式ハイバンドRF電力増幅器100のメサ型ヘテロバイポーラトランジスタQ1、Q2、Q3とGSM方式ローバンドRF電力増幅器200のメサ型ヘテロバイポーラトランジスタQ1、Q2、Q3とWCDMA方式ハイバンドRF電力増幅器400のメサ型ヘテロバイポーラトランジスタQ1、Q2とWCDMA方式ローバンドRF電力増幅器500のメサ型ヘテロバイポーラトランジスタQ1、Q2の全てのメサ型ヘテロバイポーラトランジスタの平面構造のエミッタ領域の長方形の長辺の延長方向は、半導体チップ1のY方向であるA-A ́線の方向に統一される。従って、半導体チップ1の製造工程のバラツキに依存する4系統のRF電力増幅器100、200、400、500の全てのバイポーラトランジスタQ1、Q2、Q3の各増幅ゲインのコンダクタンスの相対的なバラツキを、低減することが可能となる。一方、GSM方式ハイバンドRF電力増幅器100の最終段増幅トランジスタQ3の単位トランジスタUnit_TRSの反復拡大と、GSM方式ローバンドRF電力増幅器200の最終段増幅トランジスタQ3の単位トランジスタUnit_TRSの反復拡大とは、半導体チップ1のX方向であるB-B ́線の方向に選択される。更にWCDMA方式ハイバンドRF電力増幅器400の最終段増幅トランジスタQ2の単位トランジスタUnit_TRSの反復拡大と、WCDMA方式ローバンドRF電力増幅器500の最終段増幅トランジスタQ2の単位トランジスタUnit_TRSの反復拡大とは、半導体チップ1のY方向であるA-A ́線の方向に選択される。《半導体チップの構成》図22は、本発明の実施の形態2による半導体集積回路の半導体チップ1の構成を示す図である。図22に示すように本発明の実施の形態2による半導体集積回路の半導体チップ1は、図3に示したハイバンドRF電力増幅器とローバンドRF電力増幅器とを、GSM方式とWCDMA方式の2系統、内蔵するものである。すなわち、図22に示した本発明の実施の形態1による半導体集積回路の半導体チップ1には、GSM方式ハイバンドRF電力増幅器100の複数のトランジスタQ1、Q2とGSM方式ローバンドRF電力増幅器200の複数のトランジスタQ1、Q2と、更にWCDMA方式ハイバンドRF電力増幅器400の複数のトランジスタQ1、Q2とWCDMA方式ローバンドRF電力増幅器500の複数のトランジスタQ1、Q2とバイアス制御部300とが集積化されている。尚、図22に示した本発明の実施の形態2による半導体集積回路の半導体チップ1に集積化された全てのトランジスタQ1、Q2は、図17と図18とで説明したプレーナ型バイポーラトランジスタであるか、もしくは図19と図20と図21で説明したメサ型ヘテロバイポーラトランジスタである。更に図22に示した本発明の実施の形態2による半導体集積回路の半導体チップ1には、GSM方式ハイバンドRF電力増幅器100とGSM方式ローバンドRF電力増幅器200とWCDMA方式ハイバンドRF電力増幅器400とWCDMA方式ローバンドRF電力増幅器500の各電力増幅器の入力整合回路InMNと段間整合回路MNとが集積化されている。図22に示した本発明の実施の形態2による半導体集積回路の半導体チップ1においては、RF電力増幅器100とRF電力増幅器200とRF電力増幅器400とRF電力増幅器500の全てのトランジスタQ1、Q2のエミッタ領域の長方形の長辺の延長方向は、半導体チップ1のY方向であるA-A ́線の方向に統一されている。従って、半導体チップ1の製造工程のバラツキに依存する4系統のRF電力増幅器100、200、400、500の全てのトランジスタQ1、Q2の増幅ゲインのコンダクタンスの相対的なバラツキを、低減することが可能となる。また、図22に示した本発明の実施の形態2による半導体集積回路の半導体チップ1においては、GSM方式ハイバンドRF電力増幅器100とGSM方式ローバンドRF電力増幅器200とは、長方形の半導体チップ1の上部長辺と下部長辺とにそれぞれ配置されている。すなわち、GSM方式ハイバンドRF電力増幅器100の複数のトランジスタQ1、Q2は長方形の半導体チップ1の上部長辺に半導体チップ1のX方向であるB-B ́線の方向に配置され、GSM方式ローバンドRF電力増幅器200の複数のトランジスタQ1、Q2は長方形の半導体チップ1の下部長辺に半導体チップ1のX方向であるB-B ́線の方向に配置されている。更に図22に示した本発明の実施の形態2による半導体集積回路の半導体チップ1においては、WCDMA方式ハイバンドRF電力増幅器400とWCDMA方式ローバンドRF電力増幅器500とは、長方形の半導体チップ1の左部短辺と右部短辺とにそれぞれ配置されている。すなわち、WCDMA方式ハイバンドRF電力増幅器400の複数のトランジスタQ1、Q2は長方形の半導体チップ1の左部短辺に半導体チップ1のY方向であるA-A ́線の方向に配置され、WCDMA方式ローバンドRF電力増幅器500の複数のトランジスタQ1、Q2は長方形の半導体チップ1の右部短辺に半導体チップ1のY方向であるA-A ́線の方向に配置されている。従って、半導体チップ1の上部長辺でGSM方式ハイバンドRF電力増幅器100の大きな素子サイズとされた最終段増幅トランジスタQ2は、そのエミッタ領域の長辺の延長方向は半導体チップ1のY方向であるA-A ́線の方向に選択される一方、大きな素子サイズの実現のための単位トランジスタの反復拡大は半導体チップ1のX方向であるB-B ́線の方向に選択されている。また更に半導体チップ1の下部長辺でGSM方式ローバンドRF電力増幅器200の大きな素子サイズとされた最終段増幅トランジスタQ2は、そのエミッタ領域の長辺の延長方向は半導体チップ1のY方向であるA-A ́線の方向に選択される一方、大きな素子サイズの実現のための単位トランジスタの反復拡大は半導体チップ1のX方向であるB-B ́線の方向に選択されている。それに対して半導体チップ1の左部短辺でWCDMA方式ハイバンドRF電力増幅器400の大きな素子サイズとされた最終段増幅トランジスタQ2は、そのエミッタ領域の長辺の延長方向は半導体チップ1のY方向であるA-A ́線の方向に選択される一方で、大きな素子サイズの実現のための単位トランジスタの反復拡大は半導体チップ1のY方向であるA-A ́線の方向に選択されている。また更に半導体チップ1の右部短辺でWCDMA方式ローバンドRF電力増幅器500の大きな素子サイズとされた最終段増幅トランジスタQ2は、そのエミッタ領域の長辺の延長方向は半導体チップ1のY方向であるA-A ́線の方向に選択される一方で、大きな素子サイズの実現のための単位トランジスタの反復拡大は半導体チップ1のY方向であるA-A ́線の方向に選択されている。図22に示す半導体チップ1では、GSM方式ハイバンドRF電力増幅器100とGSM方式ローバンドRF電力増幅器200の各増幅器の初段増幅トランジスタQ1と最終段増幅トランジスタQ2と同様に複数の単位トランジスタの並列接続によって構成されている。初段増幅トランジスタQ1を小ゲインとするために初段増幅トランジスタQ1を構成する複数の単位トランジスタの半導体チップ1のY方向であるA-A ́線の方向の反復拡大量は、大ゲインの最終段増幅トランジスタQ2の反復拡大量よりも小さく設定される。更にWCDMA方式ハイバンドRF電力増幅器400とWCDMA方式ローバンドRF電力増幅器500の各増幅器の初段増幅トランジスタQ1も、最終段増幅トランジスタQ2と同様に、複数の単位トランジスタの並列接続によって構成されている。初段増幅トランジスタQ1を小ゲインとするために初段増幅トランジスタQ1を構成する複数の単位トランジスタの半導体チップ1のY方向であるA-A ́線の方向の反復拡大量は、大ゲインの最終段増幅トランジスタQ2の反復拡大量よりも小さく設定される。[実施の形態3]《RF電力増幅器とバイアス制御部》図23は、本発明の実施の形態3による半導体集積回路の半導体チップ1に集積化されるGSM方式ハイバンドRF電力増幅器100とGSM方式ローバンドRF電力増幅器200とバイアス制御部300とWCDMA方式ハイバンドRF電力増幅器400とWCDMA方式ローバンドRF電力増幅器500との構成を示す図である。GSM方式ハイバンドRF電力増幅器100とGSM方式ローバンドRF電力増幅器200の各RF電力増幅器は、初段増幅素子Q1と2段目の増幅素子Q2と最終段増幅素子Q3とを含んでいる。各RF電力増幅器では、複数の増幅素子Q1~Q3の共通電極は接地電圧GNDに接続されて、複数の増幅素子Q1、Q2、Q3の出力電極に負荷インダクタL1、L2、L3を介して電源電圧Vddが供給される。GSM方式ハイバンドRF電力増幅器100では、GSMハイバンドRF送信入力信号Pin_GSM_HBが入力整合回路InMNを介して初段の増幅素子Q1の入力電極に供給され、増幅素子Q1の出力電極の増幅信号は段間整合回路MNを介して2段目の増幅素子Q2の入力電極に供給され、増幅素子Q2の増幅信号は段間整合回路MNを介して最終段増幅素子Q3の入力電極に供給されて、増幅素子Q3の増幅信号は出力整合回路OutMNを介してGSMハイバンドRF送信出力信号Pout_GSM_HBとして出力される。GSM方式ローバンドRF電力増幅器200では、GSMローバンドRF送信入力信号Pin_GSM_LBが入力整合回路InMNを介して初段の増幅素子Q1の入力電極に供給され、増幅素子Q1の出力電極の増幅信号は段間整合回路MNを介して2段目の増幅素子Q2の入力電極に供給され、増幅素子Q2の増幅信号は段間整合回路MNを介して最終段増幅素子Q3の入力電極に供給されて、増幅素子Q3の増幅信号は出力整合回路OutMNを介してGSMローバンドRF送信出力信号Pout_GSM_LBとして出力される。WCDMA方式ハイバンドRF電力増幅器400とWCDMA方式ローバンドRF電力増幅器500の各RF電力増幅器は、初段増幅素子Q1と最終段増幅素子Q2とを含んでいる。各RF電力増幅器では、複数の増幅素子Q1、Q2の共通電極は接地電圧GNDに接続されて、複数の増幅素子Q1、Q2の出力電極に負荷インダクタL1、L2を介して電源電圧Vddが供給される。WCDMA方式ハイバンドRF電力増幅器400では、WCDMAハイバンドRF送信入力信号Pin_WCDMA_HBが入力整合回路InMNを介して初段の増幅素子Q1の入力電極に供給され、増幅素子Q1の出力電極の増幅信号は段間整合回路MNを介して最終段増幅素子Q2の入力電極に供給され、増幅素子Q2の増幅信号は出力整合回路OutMNを介してWCDMAハイバンドRF送信出力信号Pout_WCDMA_HBとして出力される。WCDMA方式ローバンドRF電力増幅器500では、WCDMAローバンドRF送信入力信号Pin_WCDMA_LBが入力整合回路InMNを介して初段の増幅素子Q1の入力電極に供給され、増幅素子Q1の出力電極の増幅信号は段間整合回路MNを介して最終段増幅素子Q2の入力電極に供給されて、増幅素子Q2の増幅信号は出力整合回路OutMNを介してWCDMAローバンドRF送信出力信号Pout_WCDMA_LBとして出力される。バイアス制御部300には自動電力制御信号Vapcと複数の制御入力信号Contが供給されることによって、バイアス制御部300はGSM方式ハイバンドRF電力増幅器100とGSM方式ローバンドRF電力増幅器200との各RF電力増幅器の複数の増幅素子Q1、Q2、Q3の入力電極に供給される入力電極バイアス電圧とWCDMA方式ハイバンドRF電力増幅器400とWCDMA方式ローバンドRF電力増幅器500との各RF電力増幅器の複数の増幅素子Q1、Q2の入力電極に供給される入力電極バイアス電圧とを生成する。GSM方式RF電力増幅器100、200の複数の増幅素子Q1、Q2、Q3とWCDMA方式RF電力増幅器400、500の複数の増幅素子Q1、Q2とは、図7から図13までに説明したLDMOSFETもしくは図17と図18とで説明したプレーナ型バイポーラトランジスタもしくは図19と図20と図21で説明したメサ型ヘテロバイポーラトランジスタである。《半導体集積回路とRF電力増幅器モジュール》図24は、本発明の実施の形態3による半導体集積回路の半導体チップ1の構成とRF電力増幅器モジュールPA_MDの構成とを示す図である。図24に示した本発明の実施の形態3による半導体集積回路の半導体チップ1においては、RF電力増幅器100とRF電力増幅器200とRF電力増幅器400とRF電力増幅器500の全ての増幅素子Q1、Q2、Q3のゲート電極またはエミッタ領域の長方形の長辺の延長方向は、半導体チップ1のY方向であるA-A ́線の方向に統一されている。従って、半導体チップ1の製造工程のバラツキに依存する4系統のRF電力増幅器100、200、400、500の全ての増幅素子Q1、Q2、Q3の各FETの増幅ゲインのコンダクタンスの相対的なバラツキを、低減することが可能となる。また、図24に示した本発明の実施の形態3による半導体集積回路の半導体チップ1においては、GSM方式ハイバンドRF電力増幅器100とGSM方式ローバンドRF電力増幅器200とは、長方形の半導体チップ1の上部長辺と下部長辺とにそれぞれ配置されている。すなわち、GSM方式ハイバンドRF電力増幅器100の複数の増幅素子Q1、Q2、Q3は長方形の半導体チップ1の上部長辺に半導体チップ1のX方向であるB-B ́線の方向に配置されて、GSM方式ローバンドRF電力増幅器200の複数の増幅素子Q1、Q2、Q3は長方形の半導体チップ1の下部長辺に半導体チップ1のX方向であるB-B ́線の方向に配置されている。更に図24に示した本発明の実施の形態3による半導体集積回路の半導体チップ1においては、2段増幅器によってそれぞれ構成されるWCDMA方式ハイバンドRF電力増幅器400とWCDMA方式ローバンドRF電力増幅器500とは、長方形の半導体チップ1の左部短辺と右部短辺とにそれぞれ配置されている。すなわち、WCDMA方式ハイバンドRF電力増幅器400の複数の増幅素子Q1、Q2は長方形の半導体チップ1の左部短辺に半導体チップ1のY方向であるA-A ́線の方向に配置されて、WCDMA方式ローバンドRF電力増幅器500の複数の増幅素子Q1、Q2は長方形の半導体チップ1の右部短辺に半導体チップ1のY方向であるA-A ́線の方向に配置されている。従って、半導体チップ1の上部長辺でGSM方式ハイバンドRF電力増幅器100の大きな素子サイズとされた最終段増幅素子Q3は、そのゲート電極またはエミッタ領域の長辺の延長方向は半導体チップ1のY方向であるA-A ́線の方向に選択される一方、大きな素子サイズの実現のための単位トランジスタの反復拡大は半導体チップ1のX方向であるB-B ́線の方向に選択されている。また更に半導体チップ1の下部長辺でGSM方式ローバンドRF電力増幅器200の大きな素子サイズとされた最終段増幅素子Q3は、そのゲート電極またはエミッタ領域の長辺の延長方向は半導体チップ1のY方向であるA-A ́線の方向に選択される一方、大きな素子サイズの実現のための単位トランジスタの反復拡大は半導体チップ1のX方向であるB-B ́線の方向に選択されている。それに対して半導体チップ1の左部短辺でWCDMA方式ハイバンドRF電力増幅器400の大きな素子サイズとされた最終段増幅素子Q2は、ゲート電極またはエミッタ領域の長辺の延長方向は半導体チップ1のY方向であるA-A ́線の方向に選択される一方で、大きな素子サイズの実現のための単位トランジスタの反復拡大は半導体チップ1のY方向であるA-A ́線の方向に選択されている。また更に半導体チップ1の右部短辺でWCDMA方式ローバンドRF電力増幅器500の大きな素子サイズとされた最終段増幅素子Q2は、そのゲート電極またはエミッタ領域の長辺の延長方向は半導体チップ1のY方向であるA-A ́線の方向に選択される一方で、大きな素子サイズの実現のための単位トランジスタの反復拡大は半導体チップ1のY方向であるA-A ́線の方向に選択されている。また更に図24に示した本発明の実施の形態3による半導体集積回路の半導体チップ1においては、GSM方式ハイバンドRF電力増幅器100の最終段増幅素子Q3の増幅出力信号は長方形の半導体チップ1の上部長辺から半導体チップ1の外部に導出され、GSM方式ローバンドRF電力増幅器200の最終段増幅素子Q3の増幅出力信号は長方形の半導体チップ1の下部長辺から半導体チップ1の外部に導出され、WCDMAM方式ハイバンドRF電力増幅器400の最終段増幅素子Q2の増幅出力信号は長方形の半導体チップ1の左部短辺から半導体チップ1の外部に導出され、WCDMAM方式ローバンドRF電力増幅器500の最終段増幅素子Q2の増幅出力信号は長方形の半導体チップ1の右部短辺から半導体チップ1の外部に導出されている。その結果、図24に示した本発明の実施の形態3による半導体集積回路の半導体チップ1を搭載するRF電力増幅器モジュールPA_MDによれば、配線基板の上部部分にGSM方式ハイバンドRF電力増幅器100の出力整合回路100_OutMNを配置して、配線基板の下部部分にGSM方式ローバンドRF電力増幅器200の出力整合回路200_OutMNを配置して、配線基板の左部部分にWCDMA方式ハイバンドRF電力増幅器400の出力整合回路400_OutMNを配置して、配線基板の右部部分にWCDMA方式ローバンドRF電力増幅器500の出力整合回路500_OutMNを配置することが可能となる。図24から明らかなように、本発明の実施の形態3によれば、長方形の半導体チップ1の右部短辺と左部短辺から最終段増幅素子の出力信号が導出されるので、長方形の半導体チップ1が半導体チップ1のX方向であるB-B ́線の方向に長く大きくならないので、半導体チップ1のチップサイズを縮小できる。更に、RF電力増幅器モジュールPA_MDの配線基板のRF信号出力配線も、配線基板の上部部分と下部部分と右部短辺と左部短辺に分散するので、配線レイアウトに制約も少なくなり、配線基板の面積とコストを低減することが可能となる。以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、本発明の半導体集積回路の半導体チップに集積化される増幅素子としては、LDMOSFETやプレーナ型バイポーラトランジスタやメサ型へテロバイポーラトランジスタ以外の増幅素子、例えばMESFETやHEMTやSiGeへテロバイポーラトランジスタを使用することが可能である。