第1の導電型の半導体からなる第1の半導体層と、第2の導電型の半導体からなり、上記第1の半導体層の上面の一部に形成された第2の半導体層と、上記第1の半導体層の上面における他の一部に形成された第1の電極と、上記第2の半導体層の上面に形成され、上記第1の電極の上面よりも高い位置にある上面を有する第2の電極と、上記第1の電極の上面に形成された第1の接続電極と、上記第2の電極の上面に形成された第2の接続電極と、上記第1の半導体層の表面と上記第2の半導体層の表面とを覆う絶縁性の保護膜であって、上記第1の半導体層の表面の一部を露出させる開口部を有する保護膜とを備えていることを特徴とする光半導体素子。上記開口部の表面積は、電気メッキによって互いに段差の無い上記第1の接続電極および第2の接続電極を形成できる表面積であることを特徴とする請求項1に記載の光半導体素子。上記第1の半導体層における上記開口部に対応する位置には、溝が形成されていることを特徴とする請求項1に記載の光半導体素子。上記溝の表面積は、電気メッキによって互いに段差の無い上記第1の接続電極および第2の接続電極を形成できる表面積であることを特徴とする請求項3に記載の光半導体素子。基板と、当該基板の上面に形成された、第1の導電型の半導体からなる第1の半導体層と、第2の導電型の半導体からなり、上記第1の半導体層の上面の一部に形成された第2の半導体層と、上記第1の半導体層の上面における他の一部に形成された第1の電極と、上記第2の半導体層の上面に形成され、上記第1の電極の上面よりも高い位置にある上面を有する第2の電極と、上記第1の半導体層の表面と上記第2の半導体層の表面とを覆う絶縁性の保護膜であって、上記第1の半導体層の表面の一部を露出させる開口部を有する保護膜とを備えている光半導体基板の上面の全面に、導電性のカレントフィルムを形成する工程と、上記カレントフィルムを形成した後、上記光半導体基板を電気メッキすることによって、上記第1の電極の上面に第1の接続電極を形成し、かつ、上記第2の電極の上面に第2の接続電極を形成する工程とを備えていることを特徴とする光半導体素子の製造方法。パルス波形のメッキ電流を流すことによって、光半導体素子を電気メッキすることを特徴とする請求項5に記載の光半導体素子の製造方法。上記パルス波形の周期が0.1~100秒の範囲内にあることを特徴とする請求項6に記載の光半導体素子の製造方法。上記パルス波形のDUTY比が80以上であることを特徴とする請求項6に記載の光半導体素子の製造方法。上記パルス波形の一周期ごとの電流の停止時間が2秒以下であることを特徴とする請求項6に記載の光半導体素子の製造方法。上記カレントフィルムのシート抵抗が、10~1000mΩ/□の範囲内にあることを特徴とする請求項6に記載の光半導体素子の製造方法。上記パルス波形のメッキ電流によってメッキされる表面における当該メッキ電流の電流密度が、臨界電流密度の下限値から上限値の範囲を満たす範囲であることを特徴とする請求項6に記載の光半導体素子の製造方法。上記カレントフィルムを形成する工程おいて形成された上記カレントフィルムの膜厚に応じて、上記接続電極を形成する工程おける上記第1の電極と上記第2の電極とのメッキレート比が決まることを特徴とする請求項5に記載の光半導体素子の製造方法上記光半導体素子を電気メッキする際に、金、銀、白金、銅、パラジウム、ニッケル、半田、およびこれらの合金から任意に選択される金属を用いることを特徴とする請求項5に記載の光半導体素子の製造方法。しかしながら、特許文献1および2は、同じ膜厚の電極が形成されるため、LEDおよび光半導体素子が有する段差を解消できない。したがって、膜厚の厚い電極を形成してフリップチップ実装時に電極を押しつぶす、または、上記段差に対して大きな半田ボールを用いて段差を吸収する、などの方法が行われている。これらの方法では、上記段差を吸収しフリップチップ実装することは可能であるが、導通状態を均一にすることはできない。一方、電気メッキを行う際に、形成されるメッキ層の厚みと開口径との間に相関関係があることを利用する技術が特許文献3に開示されている。表面高さが異なる半導体基板において、ピラー形成部の開口径を変化させることにより、高さの異なるピラーを形成する。このことにより、半導体基板表面上の段差を相殺しフリップチップ実装する。しかし、この技術では、半導体基板表面上の段差を吸収することができるが、半導体基板表面上の段差を吸収するために導電性ピラー接続電極が制約されてしまう。本発明は上記の課題に鑑みてなされてものであり、その目的は、フリップチップ実装に適した互いに段差の無い第1の接続電極および第2の接続電極を備えた光半導体素子を提供することにある。また、本発明の他の目的は、フリップチップ実装に適した互いに段差の無い第1の接続電極および第2の接続電極を、各接続電極の寸法に制約を受けることなく形成することができる光半導体素子の製造方法を提供することにある。本発明の一態様に係る光半導体素子は、上記の課題を解決するために、第1の導電型の半導体からなる第1の半導体層と、第2の導電型の半導体からなり、上記第1の半導体層の上面の一部に形成された第2の半導体層と、上記第1の半導体層の上面における他の一部に形成された第1の電極と、上記第2の半導体層の上面に形成され、上記第1の電極の上面よりも高い位置にある上面を有する第2の電極と、上記第1の電極の上面に形成された第1の接続電極と、上記第2の電極の上面に形成された第2の接続電極と、上記第1の半導体層の表面と上記第2の半導体層の表面とを覆う絶縁性の保護膜であって、上記第1の半導体層の表面の一部を露出させる開口部を有する保護膜とを備えていることを特徴としている。本発明の一態様に係る光半導体素子の製造方法は、上記の課題を解決するために、基板と、当該基板の上面に形成された、第1の導電型の半導体からなる第1の半導体層と、第2の導電型の半導体からなり、上記第1の半導体層の上面の一部に形成された第2の半導体層と、上記第1の半導体層の上面における他の一部に形成された第1の電極と、上記第2の半導体層の上面に形成され、上記第1の電極の上面よりも高い位置にある上面を有する第2の電極と、上記第1の半導体層の表面と上記第2の半導体層の表面とを覆う絶縁性の保護膜であって、上記第1の半導体層の表面の一部を露出させる開口部を有する保護膜とを備えている光半導体基板の上面の全面に、導電性のカレントフィルムを形成する工程と、上記カレントフィルムを形成した後、上記光半導体基板を電気メッキすることによって、上記第1の電極の上面に第1の接続電極を形成し、かつ、上記第2の電極の上面に第2の接続電極を形成する工程とを備えていることを特徴とする光半導体素子の製造方法。上記の構成によれば、本発明の一態様に係る光半導体素子では、保護膜が、第1の半導体層の表面と第2の半導体層の表面とを覆っている。また、保護膜は、第1の半導体層の表面の一部を露出させる開口部を有している。当該構成の光半導体素子を製造する際、電気メッキを使用することによって、第1の接続電極および第2の接続電極を形成する。具体的には、光半導体基板の上面の全面にカレントフィルムを形成し、次いで第1および第2の電極上を開口したフォトレジストパターンを形成し、それからメッキ電流を光半導体素子に印加する。ここで、第1の電極とカレントフィルムとは直接導通している。また、第1の電極と導通している第1の半導体層が、保護膜の開口部を通じて、カレントフィルムと導通している。これらのことから、第1の電極からは、カレントフィルムおよび第1の半導体層の両方にメッキ電流が流れることとなる。一方、第2の電極はカレントフィルムと直接導通しているが、第2の電極と導通する第2の半導体層は、カレントフィルムには導通していない。このことから、第2の電極からは、カレントフィルムにメッキ電流が流れるのみとなる。以上のように、光半導体基板を電気メッキするとき、流れるメッキ電流は第1の電極側>第2の電極側となる。この結果、光半導体素子に流れるメッキ電流のパラメータを制御することによって、第1の電極と第2の電極との段差を吸収した、互いに段差のない第1の接続電極および第2の接続電極を形成することができる。その際、メッキ電流のパラメータを制御さえすればよいので、第1の接続電極および第2の接続電極の寸法に何ら制約はない。したがって、本発明の一態様に係る光半導体素子の製造方法によれば、フリップチップ実装に適した互いに段差の無い第1の接続電極および第2の接続電極を、各接続電極の寸法に制約を受けることなく形成することができる。また、本発明の一態様に係る光半導体素子によれば、フリップチップ実装に適した互いに段差の無い第1の接続電極および第2の接続電極を備えた光半導体素子を実現することができる。また、本発明の一態様に係る光半導体素子では、さらに、上記開口部の表面積は、電気メッキによって互いに段差の無い上記第1の接続電極および第2の接続電極を形成できる表面積であることが好ましい。上記の構成によれば、本発明の一態様に係る光半導体素子を製造する際、互いに段差のない第1の接続電極および第2の接続電極を確実に形成することができる。また、本発明の一態様に係る光半導体素子では、さらに、上記第1の半導体層における上記開口部に対応する位置には、溝が形成されていることが好ましい。上記の構成によれば、溝のところで光半導体素子を割ることによって、第1の半導体層に欠陥を生じさせることなく、光半導体素子を所定の大きさに分割することができる。また、本発明の一態様に係る光半導体素子では、さらに、上記溝の表面積は、電気メッキによって互いに段差の無い上記第1の接続電極および第2の接続電極を形成できる表面積であることが好ましい。上記の構成によれば、本発明の一態様に係る光半導体素子を製造する際、互いに段差のない第1の接続電極および第2の接続電極を確実に形成することができる。また、本発明の一態様に係る光半導体素子の製造方法では、さらに、パルス状のメッキ電流を流すことによって、光半導体素子を電気メッキすることが好ましい。上記の構成によれば、メッキ電流の各種パラメータを制御することによって、第1の電極におけるメッキレートと、第2の電極におけるメッキレートとの比率を、効率よく制御することができる。また、本発明の一態様に係る光半導体素子の製造方法では、さらに、上記パルス波形の周期が0.1~100秒の範囲内にあることが好ましい。上記の構成によれば、第1の電極におけるメッキレートと、第2の電極におけるメッキレートとの比率を、効率よく制御することができる。その理由は次の通りである。光半導体基板にメッキ電流を印加すると、メッキ液抵抗の過渡的変化が30秒以内に収束する。そのため、パルス波形が0.1~100秒の範囲内にあれば、パルス波形を可変させることの効果を得ることができる。また、本発明の一態様に係る光半導体素子の製造方法では、さらに、上記パルス波形のDUTY比が80以上であることが好ましい。上記の構成によれば、第1の電極におけるメッキレートと、第2の電極におけるメッキレートとの比率を、効率よく制御することができる。また、本発明の一態様に係る光半導体素子の製造方法では、さらに、上記パルス波形の一周期ごとの電流の停止時間が2秒以下であることが好ましい。上記の構成によれば、第1の電極におけるメッキレートと、第2の電極におけるメッキレートとの比率を、効率よく制御することができる。また、本発明の一態様に係る光半導体素子の製造方法では、さらに、上記カレントフィルムのシート抵抗が、10~1000mΩ/□の範囲内にあることが好ましい。上記の構成によれば、カレントフィルムのシート抵抗が、10~1000mΩ/□の範囲内にある。ここで、光半導体基板における第1の半導体層のシート抵抗が1~20Ω/□の範囲内にある。したがって、第1の電極側においてメッキ電流が流れる経路の合成抵抗と、第2の電極側においてメッキ電流が流れる経路の合成抵抗との差を、第1の電極側における当該合成抵抗の10にすることができる。その結果、第1の電極におけるメッキレートと、第2の電極におけるメッキレートとの比率を、効率よく制御することができる。また、本発明の一態様に係る光半導体素子の製造方法では、さらに、上記カレントフィルムを形成する工程において形成された上記カレントフィルムの膜厚に応じて、上記接続電極を形成する工程における上記第1の電極と上記第2の電極とのメッキレート比が決まることが好ましい。上記の構成によればカレントフィルムの膜厚を変化させることによって、メッキレート比を変化させることができる。したがって、カレントフィルムの膜厚を適当な値にすることによって、互いに段差のない第1の接続電極と第2の接続電極を形成することができる。また、本発明の一態様に係る光半導体素子の製造方法では、さらに、上記パルス波形のメッキ電流によってメッキされる表面における当該メッキ電流の電流密度が、臨界電流密度の下限値から上限値の範囲を満たす範囲であることが好ましい。上記の構成によれば、正常な形状の第1の接続電極および第2の接続電極を形成することができる。また、この範囲において電流密度を変化させることによって、メッキレート比を変化させることができる。したがって、電流密度を適当な値にすることによって、互いに段差のない第1の接続電極と第2の接続電極を形成することができる。また、本発明の一態様に係る光半導体素子の製造方法では、さらに、上記光半導体素子を電気メッキする際に、金、銀、白金、銅、パラジウム、ニッケル、半田、およびこれらの合金から任意に選択される金属を用いることが好ましい。上記の構成によれば、オーミック特性がより良好であり、かつフリップチップ実装に適した第1の接続電極および第2の接続電極を備えた光半導体素子を製造することができる。本発明は、フリップチップ実装に適した互いに段差の無い第1の接続電極および第2の接続電極を、各接続電極の寸法に制約を受けることなく形成することができる光半導体素子の製造方法を提供する。また、本発明の一態様に係る光半導体素子によれば、フリップチップ実装に適した互いに段差の無い第1の接続電極および第2の接続電極を備えた光半導体素子を実現することができる。以下、本発明の実施の形態について、図1~図8を参照して詳細に説明する。実施形態1光半導体素子10の構成本発明の一実施形態に係る光半導体素子10について、図1を参照しながら説明する。図1に、本発明の一実施形態にかかる光半導体素子10の構成を示す概略図を示す。光半導体素子10は、絶縁性透明基板11の上面に第1導電型半導体層12が形成されている。さらに、第1導電型半導体層12の上面の一部には、第2導電型半導体層13が形成されている。本実施形態においては、絶縁性透明基板11としてサファイア基板11を用いる。本実施形態においては、第1導電型半導体層12はおよび第2導電型半導体層13は、n型およびp型の窒化ガリウム系化合物半導体からなるとして説明する。したがって、第1導電型半導体層12はn型層12であり、第2導電型半導体層13はp型層13である。本実施形態において、サファイア基板11上に窒化ガリウム系化合物半導体からなるn型層およびp型層を形成した光半導体基板をp-n接合ウェハと呼ぶ。n型層12およびp型層13の上面の一部には、n型層12の上面の一部に開口部21を備えた絶縁性の保護膜15が設けられている。さらに、n型層12において開口部21に対応する領域には溝22が形成されている図1参照。n型層12の上面の一部およびp型層13の上面の一部には、n極電極第1の電極14aおよびp極電極第2の電極14bが設けられている。n極電極14aおよびp極電極14bは同一の金属からなり、同一の厚みを有している。n型層12の上面にp型層13が形成されているため、n型層12およびp型層13の上面は段差を有している。したがって、n極電極14aおよびp極電極14bの上面も段差を有している。n極電極14aおよびp極電極14bの上面を含む上記p-n接合ウェハの全面には、二層からなるカレントフィルム33が設けられている。カレントフィルム33は導電性を有しておりは、電気メッキによってバンプを形成する際に、メッキ電流を流すための導電層として働く。カレントフィルム33は、下層カレントフィルム31および上層カレントフィルム32からなる。カレントフィルム33を介して、n極電極14aおよびp極電極14bの上には、n極バンプ52第1の接続電極およびp極バンプ51第2の接続電極が電気メッキによって形成される。n極バンプ52およびp極バンプ51は、それぞれ異なった厚みに形成されている。n極バンプ52の厚みはp極バンプ51の厚みより厚く形成され、n型層12およびp型層13の上面が有する段差を解消する。したがって、n極バンプ52およびp極バンプ51の上面は同一の高さに形成される。n極バンプ52およびp極バンプ51の上面は同一の高さに形成されているので、本発明の一実施形態にかかる光半導体素子10は好適にフリップチップ実装することが可能である。詳しくは後述するが、n極バンプ52およびp極バンプ51の厚みは、n極電極14aおよびp極電極14bの面積には依存せずに制御することができる。したがって、光半導体素子10において、n極電極14aおよびp極電極14bの上に形成されるn極バンプ52およびp極バンプ51の寸法を制約されることなく、半導体基板表面上の段差を吸収することができる。なお、本実施形態においては、第1導電型半導体層としてn型層を用い、第2導電型半導体層としてp型層を用いているが、逆の構成とすることもできる。すなわち、第1導電型半導体層としてp型層を用い、第2導電型半導体層としてn型層を用いてもよい。光半導体素子10の作製方法1カレントフィルムの形成光半導体素子10の作製方法について、図2を参照しながら説明する。光半導体素子10の作製には、サファイア基板11上に窒化ガリウム系化合物半導体からなるn型層およびp型層を形成した上記p-n接合ウェハを用いる。上記p-n接合ウェハのp型層13を選択的にエッチングし、n型層12を露出させる。この工程では、従来と同様の公知の技術を用いればよい。なお、上記p-n接合ウェハ上には複数の光半導体素子10を形成するが、図2においては、複数の光半導体素子10のうちの1つを図示している。露出したn型層12の上面とエッチングされずに残されたp型層13の上面とに、ニッケルと金とからなる積層構造のn極電極14aおよびp極電極14bを形成する。n極電極14aおよびp極電極14bとして、ニッケルと金とからなる積層構造を用いることによって、n型層12とn極電極14aとの接触界面、および、p型層13とp極電極14bと接触界面において良好なオーミック特性を得ることができる。NiニッケルとAu金とからなる積層構造の形成には、スパッタリング法、真空蒸着法などの技術を用いることができる。電極形成など工程におけるパターニングには、例えばフォトリソグラフィー法を用いることができる。n極電極14aおよびp極電極14bを形成した後、絶縁性の保護膜15となるSiO2酸化ケイ素を、n型層12およびp型層13の上面に形成する。保護膜15を形成した後、n極電極14aおよびp極電極14bの一部、および、開口部21からは保護膜15を除去する。さらにn型層12のみを選択的にエッチングし、開口部21に対応した領域に溝22を形成する。この状態を図2aに示す。開口部21および溝22の形状は、光半導体素子10を上面視した際に、開口部21が光半導体素子10の周囲を囲み、個々の光半導体素子10を分離する形状に形成されていることがより好ましい。開口部21を備える保護膜15と溝22とを形成した後、メッキ電流を流すためのカレントフィルム33を形成する。図2bに示すように、カレントフィルム33は下層カレントフィルム31および上層カレントフィルム32からなる。下層カレントフィルム31を構成する材質としては、例えばTiWが好適である。TiWを下層カレントフィルム31として設けることによって、n型層12と上層カレントフィルム32との間における原子の拡散を抑制することができる。同様に、n極電極14aおよびp極電極14bと上層カレントフィルム32との間における原子の拡散を抑制することができる。TiWは、例えばスパッタリング法によって堆積することができる。上層カレントフィルム32を構成する材質は、バンプを形成するメッキ金属と同一の金属を用いる。上層カレントフィルム32にバンプを形成するメッキ金属と同一の金属を用いることによって、カレントフィルムを介してのn極電極14aおよびp極電極14bとバンプとの密着性が高まり、光半導体素子10の耐久性も高まる。本実施形態において、バンプを構成する材質としてAuを用いるため、上層カレントフィルム32を構成する材質にもAuを用いる。上層カレントフィルム32は、例えばスパッタリング法によって堆積することができる。カレントフィルム33を形成したとき、保護膜15、n極電極14aおよびp極電極14bが形成されている領域においては、カレントフィルム33とn型層12とは直接接触しない図2b参照。一方、開口部21が設けられていることによって、カレントフィルム33は、開口部21および溝22の内側にも形成される。開口部21および溝22の内側にまでカレントフィルム33が形成されることによって、カレントフィルム33とn型層12とが直接接触し、電気的に導通する状態になる。詳しくは後述するが、開口部21においてカレントフィルム33とn型層12とが導通していることによって、電気メッキによってn極電極14aおよびp極電極14bの上に、厚みの異なるバンプを形成することが可能となる。カレントフィルム33を形成した素子上に、フォトレジスト41を例えばスピンコート法により塗布する図2c参照。その後、フォトリソグラフィー法を用いて、n極電極14aおよびp極電極14bに対応した位置に、フォトレジスト41の開口部であるバンプ形成パターン42を形成する図2d参照。2電気メッキによるバンプ形成バンプ形成パターン42を形成した後に、電気メッキによりn極バンプ52およびp極バンプ51を形成する。光半導体素子10の作製において、p-n接合ウェハを用いている。上記p-n接合ウェハの上面に形成されるカレントフィルム33は、光半導体素子10が作製される領域のみではなく、上記p-n接合ウェハの外周部にまで形成される。外部電源の陰極30を上記p-n接合ウェハの外周部のカレントフィルム33に接続することにより、カレントフィルム33が電気メッキにおける一方の電極とする。メッキする金属と同一の材質、または、適当な材質からなる陽極板81に、外部電源の陽極80を接続することによって、電気メッキにおけるもう一方の電極とする。本実施形態では、陽極板81としてPt白金の板を用いている。陰極30が接続された上記p-n接合ウェハおよび陽極80が接続された陽極板81をメッキ液に浸漬し、外部電源よりメッキ電流を流す。本実施形態では、金からなるバンプを形成するため、金メッキ液を用いる。メッキ液の温度およびメッキ液が含む金属イオン濃度などの物理条件は、電気メッキの最中に変動しないように管理されている。電気メッキにより形成される膜のメッキレートは、メッキされる領域に流れるメッキ電流の電流値より正確には電流密度に依存する。ここで、n極電極14aおよびp極電極14bに流れる電流値の大小関係について説明する。陰極30から開口部21までの電流経路は、n極電極14aとp極電極14bとにとって共通である。したがって、n極電極14aおよびp極電極14bに流れる電流値は、開口部21からn極電極14aまでの電流経路および開口部21からp極電極14bまでの電流経路に依存する。開口部21とn極電極14aとの間に形成される電流経路を考えるとき、開口部21および溝22を介して、カレントフィルム33およびn型層12は導通している。加えて、n型層12の上面とn極電極14aとも導通している。したがって、陰極30とn極電極14aとの間の電流回路は、カレントフィルム33とn型層12とからなる並列回路である図3参照。一方、p極電極14bとn型層12との間には、p型層13が存在している図1参照。n型層12とp型層13との接触界面にはp-n接合層が形成されている。電気メッキに際してn極電極14aおよびp極電極14bの間に生じる電位差は、上記p-n接合層の障壁高さと比較して十分に小さい。したがって、p型層13を介してn型層12とp極電極14bとは導通しない。したがって、開口部21とp極電極14bとの間に形成される電流経路はカレントフィルム33のみによる直列回路となる図3参照。カレントフィルム33のみによる直列回路の抵抗値と、カレントフィルム33とn型層12とからなる並列回路の抵抗値との大小関係を比較した場合、カレントフィルム33とn型層12とからなる並列回路の抵抗値の方が小さくなる。よって、開口部21からn極電極14aまでの抵抗値は開口部21からp極電極14bまでの抵抗値より小さくなる。したがって、陰極30とn極電極14aとの間の抵抗値は、陰極30とp極電極14bとの間の抵抗値より小さくなる。抵抗値と電流値とは反比例の関係にあるから、n極電極14aとメッキ液との間には、p極電極14bとメッキ液との間より大きなメッキ電流が流れる。この結果、n極電極14a上には、p極バンプ51より厚みが厚いn極バンプ52が形成さる図2e参照。p極バンプ51およびn極バンプ52の厚みは、n型層12の上面にp型層13が形成されていることに起因する段差を解消するように形成される。その結果、p極バンプ51とn極バンプ52との上面は同一の高さに形成される。n極バンプ51およびp極バンプ52の厚みの制御方法については後述する。本実施形態においては、n極バンプ52およびp極バンプ51の材質としてAuを用いた。しかし、Au以外の材質としてAg銀、Pt白金、Cu銅、Pdパラジウム、Niニッケル、半田、および、これらからなる合金をn極バンプ52およびp極バンプ51の材質として任意に用いることもできる。n極バンプ52およびp極バンプ51を構成する材質と上層カレントフィルム32を構成する材質とは同一であることがより好ましい。したがって、Ag、Pt、Cu、Pd、Ni、半田、および、これらからなる合金を上層カレントフィルム32の材質として用いることもできる。n極バンプ52およびp極バンプ51の材質としてAu、Ag、Pt、Cu、Pd、Ni、半田、および、これらからなる合金を用いることによって、光半導体素子10をフリップチップ実装した際に、良好なオーミック特性を得ることができる。n極バンプ52およびp極バンプ51を形成したのち、有機溶剤を用いてフォトレジスト41を除去する図2f参照。その結果、p極電極14b上にはカレントフィルム33を介してp極バンプ51が形成され、n極電極14a上にはカレントフィルム33を介してn極バンプ52が形成される。その後、図2fの状態である素子からカレントフィルム33を除去することによって、図2gに示すように光半導体素子10が完成する。カレントフィルム33を除去するためには、図2fの状態である素子を、下層カレントフィルム31および上層カレントフィルム32を構成する金属をエッチング可能なエッチング液に浸漬すればよい。最後に、上記p-n接合ウェハを分割することによって、個々の光半導体素子10を上記p-n接合ウェハより切り出す。光半導体素子10が溝22を備えていることによって、上記p-n接合ウェハを所定の大きさに分割する際に、n型層12に欠陥を生成することなく分割することを可能にする。以上の作製方法によって、p極バンプ51とn極バンプ52との上面が同一の高さに形成された、フリップチップ実装に好適な光半導体素子10を提供できる。p極バンプ51およびn極バンプ52の厚みは、p極電極14bおよびn極電極14aに流れるメッキ電流の電流値によって制御する。したがって、本発明の一実施形態に係る光半導体素子の製造方法において、p極バンプ51およびn極バンプ52の寸法は制約されない。バンプの厚み制御方法p極バンプ51およびn極バンプ52の厚みを制御する方法について、図1~7を参照しながら説明する。1メッキ電流回路光半導体素子10の作製において、p-n接合ウェハを用いている。陰極30が接続された上記p-n接合ウェハおよび陽極80が接続された陽極板81をメッキ液に浸漬し、外部電源よりメッキ電流を流すことによって電気メッキする。この時の、メッキ電流回路の等価回路を図3に示す。上記p-n接合ウェハに設けられたカレントフィルム33と陰極30とは、実際は一箇所で接続されている。しかし、カレントフィルム33は上記p-n接合ウェハの全領域に設けられているため、1組のn極電極14aおよびp極電極14bに着目した場合、n極電極14aおよびp極電極14bと陰極30との電流経路は無数に存在する。本実施形態では、説明を簡単にするために、図2に示す断面図に対応する形で図3を図示した。図2dの状態の素子において、n極電極14aおよびp極電極14bからカレントフィルム33の左右両端へメッキ電流は流れる。このことを示すために、図3において2つの陰極30が開口部21の外側に描いてある。陽極80と陽極板81とについても、実際は一箇所で接続されている。しかし、陰極30と対応させる形とするために、陽極80も陽極板81の両端に存在するように図示している図3参照。陰極30は、上記p-n接合ウェハの外周部においてカレントフィルム33に接続されている。上記p-n接合ウェハには、複数の光半導体素子10が作製できるようにパターンが配置されている。したがって、上記p-n接合ウェハには、複数の開口部21および溝22が設けられており、それぞれの開口部21および溝22においてカレントフィルム33とn型層12とは導通している。したがって、陰極30から開口部21までの電流経路はカレントフィルム33およびn型層12からなる。しかし、説明を簡略化するために、陰極30から開口部21までの電流経路は省略し、抵抗成分はないものとして図3に示している。なお、溝22も説明の簡略化のため図3には図示していない。n極電極14aおよびp極電極14bと陽極板81とは、メッキ液を介して導通している。図3において、メッキ液の抵抗値はRbathである。図3に示す2つの開口部21は、図2dにおける2つの開口部21に対応している。図2dにおいて、2つの開口部21および溝22の間にはカレントフィルム33が設けられており、カレントフィルム33の途中にn極電極14aおよびp極電極14bが存在する。すなわち、2つの開口部21および溝22とn極電極14aとp極電極14bとは、それぞれカレントフィルム33を介して導通している。図3における14aおよび14bは、n極電極14aおよびp極電極14bを示し、Rcfがカレントフィルム33の抵抗値を表す。メッキ電流はカレントフィルム33を流れると同時に、開口部21および溝22を介してn型層12にも流れる。開口部21においてカレントフィルム33およびn型層12が接触する界面には、接続抵抗Ropが存在する。開口部21および溝22の表面積が大きいほど、カレントフィルム33およびn型層12の接触面積が増えるためRopは減少する。図3において、R1がn型層12の抵抗値である。メッキ電流がカレントフィルム33およびn型層12を流れることによって、n極電極14aと開口部21との間には並列回路が形成される図3参照。一方、p極電極14bと開口部21とはカレントフィルム33のみを介して導通している。n極電極14aと開口部21との間にはRcfとR1とRopとからなる並列回路が形成され、p極電極14bと開口部21との間には、Rcfのみからなる直列回路が形成される。したがって、n極電極14aと開口部21との間の抵抗値は、p極電極14bと開口部21との間の抵抗値より小さい。n極電極14aにはp極電極14bよりも大きなメッキ電流が流れることになり、その結果、n極電極14aにおけるメッキレートは、p極電極14bにおけるメッキレートよりも高くなる。その結果、n極バンプ52の厚みはp極バンプ51の厚みよりも厚くなる。本実施形態において、n極電極14aにおけるメッキレートとp極電極14bにおけるメッキレートとの比をメッキレート比と呼ぶ。2メッキレート比の制御n極電極14aと開口部21との間の抵抗値と、p極電極14bと開口部21との間の抵抗値とに差を付けることによって、n極電極14aおよびp極電極14bに流れるメッキ電流に差を付ける。このように、n極電極14aと開口部21との間の抵抗値と、p極電極14bと開口部21との間の抵抗値とを制御することによって、n極電極14aおよびp極電極14bにおけるメッキレートを制御することができる。n極電極14aと開口部21との間の抵抗値およびp極電極14bと開口部21との間の抵抗値における抵抗値の差は、n極電極14aと開口部21との間の抵抗値の10程度であることがより好ましい。その結果、n極電極14aにおけるメッキレートと、p極電極14bにおけるメッキレートとの比率を、効率よく制御することができる。光半導体素子10の作製に用いるp-n接合ウェハにおけるn型層12のシート抵抗は、1~20Ω/□である。したがって、カレントフィルム33のシート抵抗は10mΩ/□~1000mΩ/□の範囲内であることが好ましく、さらには、50mΩ/□から200mΩ/□であることがより好ましい。カレントフィルム33のシート抵抗は、カレントフィルム33の膜厚に依存する。当該膜厚を厚くするとシート抵抗が小さくなり、当該膜厚を薄くするとシート抵抗が大きくなる。このように、カレントフィルム33の膜厚をパラメータとしてカレントフィルム33のシート抵抗を制御することができる。カレントフィルム33のシート抵抗を上記の範囲に設定することによって、n極電極14aと開口部21との間の抵抗値およびp極電極14bと開口部21との間の抵抗値における抵抗値の差を10程度に設定することができる。カレントフィルム33のシート抵抗が小さい場合、メッキ電流の多くがカレントフィルム33を流れる。よって、n極電極14aとp極電極14bとを流れるそれぞれのメッキ電流の差が小さくなり、メッキレート比は1に近い値になる。カレントフィルム33のシート抵抗が大きい場合、n型層12を流れるメッキ電流が増加し、n極電極14aとp極電極14bとを流れるそれぞれのメッキ電流の差が大きくなる。よって、メッキレート比は1より大きな値となる。このように、カレントフィルム33の膜厚を変換させることによって、メッキレート比を変化させることができる。したがって、カレントフィルム33の膜厚を適当な値にすることによって、互いに段差のないp極バンプ51およびn極バンプ52を形成することができる。n極電極14aと開口部21との間の抵抗値と、p極電極14bと開口部21との間の抵抗値とに差を付ける別の方法として、カレントフィルム33およびn型層12の接続抵抗であるRopを変化させてもよい。RcfおよびR1が同一の場合でも、Ropが大きいければn極電極14aと開口部21との間の抵抗値は大きくなる。逆に、Ropが小さければn極電極14aと開口部21との間の抵抗値も小さくなる。その一方、Ropを変化させてもp極電極14bと開口部21との間の抵抗値は変化しない。Ropは、開口部21および溝22の表面積に依存しているので、当該表面積を変化させることによって、n極電極14aと開口部21との間の抵抗値およびp極電極14bと開口部21との間の抵抗値の比を変化させることができる。言い換えれば、開口部21のパターン寸法を任意の大きさに設計することによって、メッキレート比を制御することができる図6参照。図6の開口部の面積比とは、n型層12が形成されている領域の面積に対して、開口部21の表面積が占める割合である。以上のように、開口部21の表面積は、電気メッキによって互いに段差の無いp極バンプ51およびn極バンプ52を形成できる表面積であることが好ましい。この構成によれば、光半導体素子1を製造する際、互いに段差のないp極バンプ51およびn極バンプ52を確実に形成することができる。また、溝22の表面積は、電気メッキによって互いに段差の無いp極バンプ51およびn極バンプ52を形成できる表面積であることが好ましい。この構成によれば、光半導体素子1を製造する際、互いに段差のないp極バンプ51およびn極バンプ52を確実に形成することができる。n極電極14aおよびp極電極14bに流れるメッキ電流を制御することによって、n極バンプ52およびp極バンプ51におけるメッキレート比を変化させることができることはこれまでに述べた。しかし、n型層12およびp型層13の段差を解消し、n極バンプ52およびp極バンプ51の上面を同一の高さにするためには、より精密なメッキレート比の制御が求められる。より精密にメッキレート比を制御するために、本願の一実施形態に係る光半導体素子の製造方法では、メッキ電流の駆動波形をパルス波形とする。パルス波形のパルス周期を変化させることによって、メッキレート比を制御することが可能である。n極電極14aおよびp極電極14bの上面における段差をDとし、所望するp極バンプ51の高さをHとする。n極電極14aにおけるメッキレートのp極電極14bにおけるメッキレートに対する比をメッキレート比をRとする。この時、p極バンプ51およびn極バンプ52の上面が同一の高さに形成されるために必要なメッキレート比Rは次式で表される。R=HD/Hメッキレート比のパルス周期依存性は、例えば図4に示す図のようにあらかじめ測定しておけばよい。あらかじめ測定しておいたメッキレート比のパルス周期依存性を用いて、光半導体素子10のバンプ形成に際して求められるRに対応するメッキ電流のパルス周期を選定する。このように選定したパルス周期を用いてバンプ形成を行うことで、p極バンプ51およびn極バンプ52の上面が同一の高さに形成された光半導体素子10を得ることができる。メッキ電流の駆動波形をパルス波形にすることによって、メッキレート比の精密制御が可能になることに加えて、形成されるバンプが焼けメッキと呼ばれる異常なメッキ状態となることを防ぐことができる。図5に、p極バンプ51およびn極バンプ152を示す。p極バンプ51は正常に形成されたバンプを示し、n極バンプ152は焼けメッキと呼ばれる状態になったバンプの例を示している。焼けメッキは、大電流のメッキ電流を長時間流すことによって形成されたメッキに生じやすい異常である。本実施形態に係る光半導体素子の製造方法において、n極電極14aにはp極電極14bよりも大きな電流が流れる。n極電極14aに大きなメッキ電流が流れる状態において、駆動波形を直流波形とした場合、形成されるバンプが焼けメッキとなる可能性がある。メッキ電流の駆動波形をパルス波形にすることによって、この可能性を排除できる。3パルス周期本発明の一実施形態に係る光半導体素子の製造方法において、メッキ電流の駆動波形はパルス波形であり、パルス周期は0.1秒から100秒の範囲であることがより好ましい。図4に示すメッキレート比のパルス周期依存性から分かるように、パルス周期が0.1秒から100秒の範囲においてメッキレート比は、パルス周期に大きな依存性を示す。よって、メッキ電流のパルス周期を0.1秒~100秒の範囲内に設定することによって、所望のメッキレート比を得ることができる。メッキ電流の印加直後は、n極電極14aおよびp極電極14bの表面に電気二重層が形成される。メッキ電流の印加直後より電気二重層にはメッキ電流非ファラデー電流が充電される過渡状態になり、約30秒後にはメッキ電流の電流値は一定の値に収束する。このメッキ状態の過渡状態を利用することによって、本発明の一実施形態に係る光半導体素子の製造方法においてはメッキレート比を制御する。メッキ電流をパルス波形とすることによって、メッキ電流の過渡状態を繰り返し利用することができる。したがって、確実にメッキレート比を制御することができる。4DUTY比本発明の一実施形態に係る光半導体素子の製造方法において、パルス周期におけるDUTY比が80以上、または、パルス周期におけるメッキ電流の停止時間が2秒以下であることがより好ましい。光半導体素子を製造するにあたって、スループットの観点より、電気メッキによるバンプ形成に要する時間メッキ時間とするは短い方が好ましい。メッキ時間を短縮するという観点では、直流波形を用いた電気メッキ直流メッキとするが好ましいが、メッキレート比を制御することができない。さらには、メッキ電流が定常的に流れることに起因して焼けメッキとなる可能性がある。電気メッキにパルス波形のメッキ電流を用いて、パルス波形におけるDUTY比を80以上に設定することによって、メッキレート比の制御が可能なことに加えて、メッキ時間の増加を直流メッキの場合に対して20以内に抑えることができる。スループットを高めるためには、DUTY比を高めることが望ましいが、100に近い値に設定することによって焼けメッキが生じる可能性が高まる。DUTY比の上限値は100より小さい値で、かつ、焼けメッキが生じる可能性を排除できる値である。また、パルス波形の一周期におけるメッキ電流の停止時間が2秒以下とすることによって、メッキレート比の制御を可能としスループットの低下を最小限に抑えたうえで、焼けメッキの形成を防ぐことができる。メッキ電流の停止時間の下限値は0秒より大きな値で、かつ、焼けメッキが生じる可能性を排除できる値である。5メッキ電流密度本発明の一実施形態に係る光半導体素子の製造方法において、パルス波形を有するメッキ電流の電流密度を可変することによって、メッキレート比が変化する。言い換えると、メッキレート比を制御するためのパラメータとして、メッキ電流の電流密度を用いることができる。良好なメッキを生成できる電流密度の範囲は、電気メッキに用いるメッキ液の種類、および、メッキ液のpH、温度、攪拌の有無に代表されるメッキ浴条件に依存し変化する。しかしながら、電流密度を変化させることによって、メッキレート比を制御する場合は、電流密度が臨界電流密度の下限値から上限値までの範囲を満たす範囲であればよい。言い換えると、電流密度の範囲が、臨界電流密度の下限値から上限値までの範囲以内であればよい。臨界電流密度とは、電気メッキによって被膜を生成する際に、正常な被膜を生成する電流密度の上限および下限のことを言う。電気メッキした際の電流密度が臨界電流密度の加減を下回ると光沢メッキが発生し、一方、上回ると焼けメッキ表面の変色、色ムラが発生する。いずれも好ましくないので、さける必要がある。電気メッキした際の電流密度が臨界電密度の下限値より大きいことによって、被メッキ面であるn極電極14aおよびp極電極14bにメッキを正常に生成することができる。また、電流密度が臨界電流密度の上限値より小さいことによって、焼けメッキと呼ばれる異常なメッキ状態の生成を防止することができる。これらにより、正常な形状のp極バンプ51およびn極バンプ52を形成することができる。また、臨界電流密度の下限値から上限値までの範囲において電流密度を適当な値にすることによって、互いに段差のないp極バンプ51およびn極バンプ52を形成することができる。実施例1本発明の一実施形態に係る光半導体素子10の製造方法における、メッキレート比のパルス周期依存性の測定結果を図4に示す。光半導体素子10の作製方法は、図2に示した作製方法に準じている。図2a~dまでの工程を経たのち、電気メッキによるバンプ形成を行った図2e参照。そのバンプ形成の際に、パルス波形であるメッキ電流のパルス周波数を0.1秒から1000秒までの範囲で変化させ、n極バンプ52の厚みとp極バンプ51の厚みとの比をメッキレート比として図4に示した。図4において実測値を白抜きの丸で示した。波線は、実測値をフィッティングした結果として得られた曲線である。直流メッキによって得られたメッキレート比を、実線で図示している。図4の結果から明らかなように、メッキ電流のパルス周期が0.1秒から100秒の範囲において、メッキレート比が約1.00から約1.25まで大きく変化している。したがって、メッキ電流のパルス周期を0.1秒から100秒の範囲から選択することにより、適切なメッキレート比を得ることができる。メッキ電流のパルス周期を決定するためには、まず、n極電極14aとp極電教14bとの段差および形成したいp極バンプ51の厚みより必要とされるメッキレート比を決定する。その後、上記必要とされるメッキレート比に対応するパルス周期を図4から読み取ればよい。実施例2本発明の一実施形態に係る半導体素子10の製造方法において、開口部21の面積比率とメッキレート比との関係を測定した実験結果を、図6に示す。本実施例におけるメッキ条件は以下の通りである。メッキ液:EEJA製ノンシアンタイプ金メッキ液メッキ浴温度:52°Cメッキ電流密度:直流6mA/cm2被メッキ物:光半導体素子作成用ウェハー6インチ上記の条件下で、開口部21のないウエハ開口比率0と開口部21を形成したウエハ開口比率6とを用いて、電気メッキを行った。この結果、図6に示すように、開口部21の面積比率が0開口比率0の場合はメッキレート比が約1.00になり、開口部21の面積比率が6開口比率6の場合はメッキレート比が約1.30になる結果を得た。このように、開口部21の面積比率を変えることによって、メッキレート比を制御できることが明らかになった。実施例3本発明の一実施形態に係る光半導体素子10の製造方法において、メッキレート比の電流密度依存性を測定した結果を図7に示す。本実施例におけるメッキ条件は、以下の通りである。メッキ液:EEJA製ノンシアンタイプ金メッキ液メッキ浴温度:52°Cパルス周期:1秒DUTY比:80被メッキ物:光半導体素子作成用ウェハー6インチメッキ電流:3.5mA/cm2から11mA/cm2の範囲で可変上記メッキ条件における臨界電流密度の範囲は、2mA/cm2から8mA/cm2である。メッキ電流の電流密度を、3.5mA/cm2から11mA/cm2の範囲で変化させ電気メッキを行った。臨界電流密度の範囲を超える条件でも電気メッキを行ったのは、形成されるバンプに対する電流密度の影響を確認するためである。実験の結果、得られたメッキレート比はおよそ1.45から1.10の範囲で変化し、メッキレート比と電流密度との間には明確な負の相関関係があった図7。また、臨界電流密度の範囲内において、メッキ電流の電流密度を変化させることによって、所望のメッキレート比を得ることができることが明らかになった。実施例4本発明の一実施形態に係る半導体素子10の製造方法において、カレントフィルム33のシート抵抗とメッキレート比との関係を測定した実験結果を、図8に示す。本実施例におけるメッキ条件は以下の通りである。メッキ液:EEJA製ノンシアンタイプ金メッキ液メッキ浴温度:50°Cメッキ電流密度:直流6mA/cm2被メッキ物:光半導体素子作成用ウェハー6インチ上記の条件下で、カレントフィルム33のシート抵抗の値を様々に変えて、メッキレート比を測定した。シート抵抗の値を変える際には、カレントフィルム33の膜厚を変えた。実験の結果、シート抵抗が10mΩ/□以上の場合、シート抵抗が高ければ高いほどメッキレート比もより高くなる結果を得た。すなわち、シート抵抗とメッキレート比とには正の相関関係が見いだされた。このように、カレントフィルム33のシート抵抗を変えることによって、メッキレート比を制御できることが明らかになった。なお、シート抵抗が200mΩ/□以上の場合は、n極に焼けメッキが発生する結果となった。実施形態2本発明の一実施形態に係る光半導体素子60について図9および10を参照して説明する。なお、実施形態1と同様の部材については同一の部材番号を付し、その説明を省略する。光半導体素子60光半導体素子60は実施形態1に係る光半導体素子10の変形例である。光半導体素子10と光半導体素子60を比較して異なる点は、光半導体素子60が備えるn型層62第1導電型半導体層および光半導体素子10が備えるn型層12の形状である図9参照。光半導体素子60が備えるn型層62は、保護膜15が備える開口部21に対応する領域において特別な構造をもたない。すなわち、開口部21に対応する領域において、n型層62の上面は平面である。n型層の形状以外の構成は、光半導体素子10および光半導体素子60において共通である。n極バンプ52の厚みはp極バンプ51の厚みより厚く形成され、n型層12およびp型層13の上面が有する段差を解消する。n極バンプ52およびp極バンプ51の上面は同一の高さに形成されているので、本発明の一実施形態にかかる光半導体素子60は好適にフリップチップ実装することが可能である。光半導体素子60の作製方法光半導体素子60の作製方法について、図10を参照しながら説明する。作製方法に関しても、光半導体素子60と光半導体素子10とは同様である。サファイア基板11上にn型層62およびp型層13が堆積されているp-n接合ウェハより、p型層13の一部を残してn型層62を選択的にエッチングする。n型層62およびp型層13の上面にn極電極14aおよびp極電極14bを形成し、n型層62の上面の一部に開口部21を備える保護膜15を形成する図10a参照。このとき、n型層62は溝を備えておらず、n型層62の上面は平面である。次に、下層カレントフィルム31および上層カレントフィルム32を順次形成し、カレントフィルム33とする図10b。カレントフィルム33を形成した後、順次以下の工程を行う。フォトレジスト41を塗布する図10c参照。フォトリソグラフィー法によりバンプ形成パターン42を形成する図10d。パルス波形の駆動電流を用いた電気メッキによりp極バンプ51およびn極バンプ52を形成する図10e参照。有機溶剤を用いてフォトレジスト41を除去する図10f参照。不要な部分のカレントフィルム33をエッチングし除去する図10g参照。以上の工程によって光半導体素子60が完成する。カレントフィルム33を形成した際に、n型層62の上面は平面であっても開口部21を介してカレントフィルム33とn型層62とは接触し導通する。したがって、開口部21からn極電極14aまでの電流経路は、カレントフィルム33とn型層62とから構成される並列回路となる。一方、開口部21からp極電極14bまでの電流経路は、カレントフィルム33のみとなる。したがって、開口部21からn極電極14aまでの抵抗値は開口部21からp極電極14bまでの抵抗値より小さくなる。n極電極14aにはp極電極14bより大きなメッキ電流が流れために、n極電極14aにおけるメッキレートはp極電極14bにおけるメッキレートより高くなる。電気メッキの駆動波形にパルス波形を用いて、パルス周期を変化させることによって、n極電極14aにおけるメッキレートとp極電極14bにおけるメッキレートとのメッキレート比を制御することができる。したがって、光半導体素子60はn極バンプ52およびp極バンプ51の寸法を制約されることなく、半導体基板表面上の段差を吸収することができ、フリップチップ実装に適した光半導体素子となる。本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。