"光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状をなし、前記長辺に交差する第1方向に並置された複数の光感応領域を有する光電変換部と、前記複数の光感応領域に対向して配置され、一方の前記短辺から他方の前記短辺に向かう第2方向に沿った電位勾配を形成する電位勾配形成部と、前記一方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を前記第1方向に転送して出力する第1電荷出力部と、前記他方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を前記第1方向に転送して出力する第2電荷出力部と、前記一方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を排出する第1電荷排出部と、前記他方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を排出する第2電荷排出部と、を備え、前記電位勾配形成部は、前記第2方向に沿って低くされた電位勾配を形成する第1電位勾配形成領域と、前記第2方向に沿って高くされた電位勾配を形成する第2電位勾配形成領域とを有し、前記第2電位勾配形成領域は、前記第1電位勾配形成領域に対し前記第2方向に並置されていることを特徴とする固体撮像装置。前記第1電荷排出部及び前記第2電荷排出部は、前記光感応領域毎に対応して配置されていることを特徴とする請求項1に記載の固体撮像装置。前記第1電荷排出部及び前記第2電荷排出部は、前記第1方向で隣り合う二つの前記光感応領域毎に対応して配置されていることを特徴とする請求項1に記載の固体撮像装置。前記第1電荷排出部と前記第2電荷排出部とは、前記第1方向に沿って交互に配置されていることを特徴とする請求項3に記載の固体撮像装置。前記第1電荷出力部から出力された電荷に前記第2電荷出力部から出力された電荷を加える加算部を更に備えていることを特徴とする請求項1~4のいずれか一項に記載の固体撮像装置。前記一方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を蓄積する第1電荷蓄積部と、前記他方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を蓄積する第2電荷蓄積部と、を更に備え、前記第1電荷出力部は、前記第1電荷蓄積部から転送された電荷を前記第1方向に転送して出力し、前記第1電荷排出部は、前記第1電荷蓄積部から転送された電荷を排出し、前記第2電荷出力部は、前記第2電荷蓄積部から転送された電荷を前記第1方向に転送して出力し、前記第2電荷排出部は、前記第2電荷蓄積部から転送された電荷を排出することを特徴とする請求項1~5のいずれか一項に記載の固体撮像装置。前記電位勾配形成部は、前記複数の光感応領域に対向して配置された導電性部材と、前記導電性部材の前記第2方向での両端部に接続された一対の電極と、前記両端部の間で前記導電性部材に接続された電極とを有することを特徴とする請求項1~6のいずれか一項に記載の固体撮像装置。裏面入射型であることを特徴とする請求項1~7のいずれか一項に記載の固体撮像装置。ところで、近年、微弱な光を検出可能な固体撮像装置が求められている。微弱な光を検出可能とするためには、光感応領域を大きくし、光入射に応じた電荷の発生量を増やす入射光に対する感度を高めると共に、電荷の蓄積期間を長く設定することが有効である。電荷の蓄積は、一般に、不要な電荷の排出を行った後に開始される。従って、一定の蓄積期間内で電荷の蓄積期間を長く設定可能とするためには、電荷の排出にかかる期間を短くする必要がある。特許文献1に記載の固体撮像装置は、電荷の蓄積期間について以下の問題点を有している。電荷出力部が配置されている側の辺を長くすることで光感応領域を大きくすると、電荷を排出する際に光感応領域内の電荷移送距離が長くなってしまう。このため、電荷の排出にかかる期間を短くすることができない。電荷排出部が配置されている側の辺を長くすることで光感応領域を大きくすると共に光感応領域に合わせて電荷排出部を大きくすると、電荷排出時の光感応領域内の電荷移送距離を短く保つことができる。しかしながら、電荷排出部の電気的応答が遅くなるため、電荷排出を開始するまでの期間が長くなり、電荷の排出にかかる期間を短くすることができない。これらの事情により、光感応領域を大きくすると、電荷の蓄積期間を長く設定することができない。そこで、本発明の課題は、入射光に対する感度が高く且つ電荷の蓄積期間を長く設定することが可能な固体撮像装置を提供することである。本発明に係る固体撮像装置は、光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状をなし、長辺に交差する第1方向に並置された複数の光感応領域を有する光電変換部と、複数の光感応領域に対向して配置され、一方の短辺から他方の短辺に向かう第2方向に沿った電位勾配を形成する電位勾配形成部と、一方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を第1方向に転送して出力する第1電荷出力部と、他方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を第1方向に転送して出力する第2電荷出力部と、一方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を排出する第1電荷排出部と、他方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を排出する第2電荷排出部と、を備え、電位勾配形成部は、第2方向に沿って低くされた電位勾配を形成する第1電位勾配形成領域と、第2方向に沿って高くされた電位勾配を形成する第2電位勾配形成領域とを有し、第2電位勾配形成領域は、第1電位勾配形成領域に対し第2方向に並置されていることを特徴とする。本発明に係る固体撮像装置では、光感応領域は、その平面形状が長辺に沿って延伸された形状をなすため、比較的広い面積を有することとなる。これにより、光感応領域への入射光に対する感度が高められる。本発明では、電位勾配形成部は、第1電位勾配形成領域及び第2電位勾配形成領域を有する。光感応領域のうち第1電位勾配形成領域に対応する領域に発生した電荷は、第1電位勾配形成領域が形成する電位勾配によって上記一方の短辺側に移送される。光感応領域の上記一方の短辺側に移送された電荷は、不要電荷として第1電荷排出部によって排出される。光感応領域のうち第2電位勾配形成領域に対応する領域に発生した電荷は、第2電位勾配形成領域が形成する電位勾配によって上記他方の短辺側に移送される。光感応領域の上記他方の短辺側に移送された電荷は、不要電荷として、第2電荷排出部によって排出される。このように、光感応領域に発生した電荷は、一方の短辺側及び他方の短辺側へそれぞれ移送されるため、光感応領域に発生した電荷が不要電荷として排出される際に、その排出にかかる期間が短くなる。従って、電荷の蓄積期間を長く設定することが可能となる。第1電荷排出部及び第2電荷排出部は、光感応領域毎に対応して配置されていることが好ましい。この場合、各光感応領域からの電荷の排出にかかる期間がより短くなる。第1電荷排出部及び第2電荷排出部は、第1方向で隣り合う二つの光感応領域毎に対応して配置されていることが好ましい。この場合、第1電荷排出部及び第2電荷排出部の数が削減され、各第1電荷排出部及び第2電荷排出部を大きく形成することが可能となる。従って、第1電荷排出部及び第2電荷排出部を容易に形成することができる。更に、第1電荷排出部と第2電荷排出部とは、第1方向に沿って交互に配置されていることが好ましい。各第1電荷排出部及び第2電荷排出部では、対応する二つの光感応領域の一方側から転送される電荷の排出速度と、他方側から転送される電荷の排出速度とが異なる場合がある。このような場合であっても、各光感応領域は、第1電荷排出部及び第2電荷排出部の一方には、上記一方側から電荷を転送し、他方には、上記他方側から電荷を転送するため、光感応領域毎の電荷排出期間の差異が軽減される。第1電荷出力部から出力された電荷に第2電荷出力部から出力された電荷を加える加算部を更に備えていることが好ましい。この場合、固体撮像装置の外部での加算処理が不要となる。一方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を蓄積する第1電荷蓄積部と、他方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を蓄積する第2電荷蓄積部と、を更に備え、第1電荷出力部は、第1電荷蓄積部から転送された電荷を第1方向に転送して出力し、第1電荷排出部は、第1電荷蓄積部から転送された電荷を排出し、第2電荷出力部は、第2電荷蓄積部から転送された電荷を第1方向に転送して出力し、第2電荷排出部は、第2電荷蓄積部から転送された電荷を排出することが好ましい。この場合、第1電荷出力部、第2電荷出力部、第1電荷排出部、及び第2電荷排出部を光感応領域に隣接させる必要がなくなるため、各部の配置の自由度が高まる。電位勾配形成部は、複数の光感応領域に対向して配置された導電性部材と、導電性部材の第2方向での両端部に接続された一対の電極と、両端部の間で導電性部材に接続された電極とを有することが好ましい。この場合、導電性部材及び電極という簡単な構成で電位勾配が形成される。上記固体撮像装置は、裏面入射型であることが好ましい。本発明によれば、入射光に対する感度が高く且つ電荷の蓄積期間を長く設定することが可能な固体撮像装置を提供することができる。以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。図1は、本発明の本実施形態に係る固体撮像装置の構成を示す平面図である。図2は、図1におけるII-II線に沿った断面構成を説明する図である。図3は、図1におけるIII-III線に沿った断面構成を説明する図である。図4は、図1におけるIV-IV線に沿った断面構成を説明する図である。本実施形態に係る固体撮像装置1は、光電変換部2と、電位勾配形成部3と、複数の第1電荷蓄積部4と、複数の第1電荷転送部5と、複数の第1電荷排出部6と、第1電荷出力部としての第1シフトレジスタ7と、複数の第2電荷蓄積部8と、複数の第2電荷転送部9と、複数の第2電荷排出部10と、第2電荷出力部としての第2シフトレジスタ11と、加算部12とを備えている。固体撮像装置1は、例えば分光器の光検出手段として用いることができる。光電変換部2は、光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状をなした複数の光感応領域13を有する。複数の光感応領域13は、長辺に交差する第1方向ここでは、短辺に沿う一次元方向に並置されている。隣り合う光感応領域13の間には、アイソレーション領域不図示がそれぞれ配置されており、光感応領域13の間を電気的に分離している。本実施形態では、第1方向は長辺と直交している。電位勾配形成部3は、複数の光感応領域13に対向するように配置された導電性部材14を有し、各光感応領域13の一方の短辺から他方の短辺へ向かう第2方向に沿った電位勾配を形成する。電位勾配形成部3は、一対の電極15a,15bと、電極16と、を有している。電極15a,15bは、導電性部材14の第2方向での両端部にそれぞれ配置されている。電極15aは、上記一方の短辺側の端部に配置され、電極15bは、上記他方の短辺側の端部に配置されている。電極15a,15bは、導電性部材14の第2方向での端より内側にそれぞれ配置されている。電極15a,15bは、導電性部材14の第2方向での端にそれぞれ配置されていてもよい。電極16は、電極15a,15bの略中間位置に配置されている。複数の第1電荷蓄積部4は、光感応領域13毎に対応して配置されている。各第1電荷蓄積部4は、各光感応領域13と上記第2方向の逆の方向に隣接して配置されている。複数の第1電荷蓄積部4は、各光感応領域13の上記一方の短辺側において、上記第1方向に並置されている。隣り合う第1電荷蓄積部4の間には、アイソレーション領域不図示がそれぞれ配置されており、第1電荷蓄積部4の間を電気的に分離している。複数の第1電荷蓄積部4は、複数の光感応領域13からそれぞれ転送された電荷を蓄積する。複数の第1電荷蓄積部4は、複数の第1電荷転送部5に電荷をそれぞれ転送する。複数の第1電荷蓄積部4は、複数の第1電荷排出部6に電荷をそれぞれ転送する。複数の第1電荷転送部5は、第1電荷蓄積部4毎に対応して配置されている。各第1電荷転送部5は、各第1電荷蓄積部4と上記第2方向の逆の方向に隣接して配置されている。複数の第1電荷転送部5は、各光感応領域13の上記一方の短辺側において、上記第1方向に並置されている。隣り合う第1電荷転送部5の間には、アイソレーション領域不図示がそれぞれ配置されており、第1電荷転送部5の間を電気的に分離している。複数の第1電荷転送部5は、複数の第1電荷蓄積部4からそれぞれ転送された電荷を取得し、第1シフトレジスタ7に向けて転送する。複数の第1電荷排出部6は、第1電荷蓄積部4毎に対応して配置されている。複数の第1電荷排出部6は、光感応領域13毎に対応して配置されている。各第1電荷排出部6は、対応する第1電荷蓄積部4と上記第1方向に隣接して配置されている。複数の第1電荷排出部6は、各光感応領域13の上記一方の短辺側において、第1方向に並置されている。複数の第1電荷排出部6は、複数の第1電荷蓄積部4からそれぞれ転送された電荷を排出する。第1シフトレジスタ7は、各第1電荷転送部5と上記第2方向の逆の方向に隣接して配置されている。第1シフトレジスタ7は、各光感応領域13の上記一方の短辺側に配置されている。第1シフトレジスタ7は、複数の第1電荷転送部5からそれぞれ転送された電荷を取得し、上記第1方向に転送して加算部12に出力する。複数の第2電荷蓄積部8は、光感応領域13毎に対応して配置されている。各第2電荷蓄積部8は、各光感応領域13と上記第2方向に隣接して配置されている。複数の第2電荷蓄積部8は、各光感応領域13の上記他方の短辺側において、上記第1方向に並置されている。隣り合う第2電荷蓄積部8の間には、アイソレーション領域不図示がそれぞれ配置されており、第2電荷蓄積部8の間を電気的に分離している。複数の第2電荷蓄積部8は、複数の光感応領域13からそれぞれ転送された電荷を蓄積する。複数の第2電荷蓄積部8は、複数の第2電荷転送部9に電荷をそれぞれ転送する。複数の第2電荷蓄積部8は、複数の第2電荷排出部10に電荷をそれぞれ転送する。複数の第2電荷転送部9は、第2電荷蓄積部8毎に対応して配置されている。各第2電荷転送部9は、各第2電荷蓄積部8と上記第2方向に隣接して配置されている。複数の第2電荷転送部9は、各光感応領域13の上記他方の短辺側において、上記第1方向に並置されている。隣り合う第2電荷転送部9の間には、アイソレーション領域不図示がそれぞれ配置されており、第2電荷転送部9の間を電気的に分離している。複数の第2電荷転送部9は、複数の第2電荷蓄積部8からそれぞれ転送された電荷を取得し、第2シフトレジスタ11に向けて転送する。複数の第2電荷排出部10は、第2電荷蓄積部8毎に対応して配置されている。複数の第2電荷排出部10は、光感応領域13毎に対応して配置されている。各第2電荷排出部10は、対応する第2電荷蓄積部8と上記第1方向に隣接して配置されている。複数の第2電荷排出部10は、各光感応領域13の上記他方の短辺側において、第1方向に並置されている。複数の第2電荷排出部10は、複数の第2電荷蓄積部8からそれぞれ転送された電荷を排出する。第2シフトレジスタ11は、各第2電荷転送部9と上記第2方向に隣接して配置されている。第2シフトレジスタ11は、各光感応領域13の上記他方の短辺側に配置されている。第2シフトレジスタ11は、複数の第2電荷転送部9からそれぞれ転送された電荷を取得する。第2シフトレジスタ11は、取得した電荷を上記第1方向に転送して加算部12に出力する。加算部12は、第1シフトレジスタ7から出力された電荷に、第2シフトレジスタ11から出力された電荷を加えて出力する。加算部12から出力された電荷は、アンプ部17によって電圧に変換され、固体撮像装置1の外部に出力される。光電変換部2、電位勾配形成部3、複数の第1電荷蓄積部4、複数の第1電荷転送部5、複数の第1電荷排出部6、第1シフトレジスタ7、複数の第2電荷蓄積部8、複数の第2電荷転送部9、複数の第2電荷排出部10、及び第2シフトレジスタ11は、図2~4に示されるように半導体基板20上に形成される。半導体基板20は、基体となるp型半導体層21と、p型半導体層21の一方面側に形成されたn型半導体層22,23,25,27,29,31,33、n-型半導体層24,26,30,32、及びp型半導体層28,34とを含んでいる。図3に示されるように、半導体基板20は、p型半導体層21の一方面側に形成されたp型半導体層35を含んでいる。図4に示されるように、半導体基板20は、p型半導体層21の一方面側に形成されたn-型半導体層36,38及びn型半導体層37,39を含んでいる。本実施形態では、基板材料としてSiを用いており、高不純物濃度とは不純物濃度が例えば1×1017cm-3程度以上のことであって、を導電型に付けて示し、低不純物濃度とは不純物濃度が例えば1×1015cm-3程度以下のことであって、-を導電型に付けて示すものとする。n型不純物としては砒素やリンなどがあり、p型不純物としては硼素などがある。図2に示されるように、n型半導体層22は、p型半導体層21とpn接合を形成しており、n型半導体層22により光感応領域13が構成されている。固体撮像装置1は裏面入射型の固体撮像装置であり、p型半導体層21側から光が入射する。n型半導体層22は、二つの長辺と二つの短辺とによって形作られる略矩形状の平面形状を有し、当該平面形状が光感応領域13の平面形状と対応している。n型半導体層22は、上記第1方向に複数並置されている。n型半導体層22の間には、p型半導体層35が配置され、このp型半導体層35により光感応領域13の間のアイソレーション領域が構成されている図3参照。n型半導体層22上には、導電性部材14が配置されている。導電性部材14は、絶縁層図示せずを介してn型半導体層22上に形成されている。電極15a,15bは、導電性部材14の上記第2方向での両端部にそれぞれ接続されている。電極16は、電極15a,15bの略中間位置で導電性部材14に接続されている。導電性部材14、電極15a,15b,16は、上記第1方向に伸び、各n型半導体層22にわたるように形成されている図1参照。本実施形態では、導電性部材14の材料としてポリシリコン等を用いることができ、電極15a,15b,16の材料としてアルミニウム等を用いることができる。導電性部材14は、いわゆる抵抗性ゲートを構成している。電極15a,15bには制御回路図示せずから信号MGHが与えられ、電極16には、制御回路図示せずから信号MGLが与えられる。信号MGLと信号MGHとがLレベルであると、導電性部材14には電位勾配が形成されない。信号MGLのHレベルでの印加電圧と信号MGHのHレベルでの印加電圧とは、異なっている。すなわち、信号MGHのHレベルでの印加電圧は、信号MGLのHレベルでの印加電圧よりも高い。このため、信号MGLと信号MGHとがHレベルであると、電極15aから電極16に向かって上記第2方向に沿って低くされた電位勾配が導電性部材14に形成されると共に、電極16から電極15bに向かって第2方向に沿って高くされた電位勾配が導電性部材14に形成される。したがって、電位勾配形成部3は、図2に示されるように、第2方向に沿って低くされた電位勾配を形成する第1電位勾配形成領域3aと、第2方向に沿って高くされた電位勾配を形成する第2電位勾配形成領域3bとを有することとなる。第2電位勾配形成領域3bは、第1電位勾配形成領域3aに対し第2方向に並置されている。n型半導体層23は、n型半導体層22と上記第2方向の逆の方向に隣接して配置されている。n型半導体層23により第1電荷蓄積部4が構成されている。n型半導体層23は、第2方向に沿った二辺と第2方向に交差した二辺とによって形作られる略矩形状の平面形状を有し、第2方向に交差した一辺がn型半導体層22の上記一方の短辺に接するように配置されている。第1電荷蓄積部4は、n型半導体層23の平面形状に対応して、第2方向に沿った二辺と第2方向に交差した二辺とによって形作られる略矩形状の平面形状を有する第1電荷蓄積領域を有することとなる。n型半導体層23は、n型半導体層22毎に対応し、上記第1方向に複数並置されている。n型半導体層23の間には、n型半導体層22の場合と同様にp型半導体層35が配置され、第1電荷蓄積部4の間のアイソレーション領域が構成されている。n型半導体層23上には、電極41が配置されている。電極41は、絶縁層図示せずを介してn型半導体層23上に形成されている。電極41は、上記第1方向に伸び、各n型半導体層23にわたるように形成されている。電極41は、各n型半導体層23毎に形成されていてもよい。電極41には、制御回路図示せずから信号BGが与えられ、第1電荷蓄積部4が駆動される。n-型半導体層24は、n型半導体層23と上記第2方向の逆の方向に隣接して配置されている。n型半導体層25は、n-型半導体層24と第2方向の逆の方向に隣接して配置されている。n-型半導体層24及びn型半導体層25により第1電荷転送部5が構成されている。n-型半導体層24は、n型半導体層23の辺のうち第2方向と交差した一辺に接するように配置されている。第1電荷転送部5は、上記第1電荷蓄積領域の辺のうち第2方向と交差した一辺側に配置されている。n-型半導体層24及びn型半導体層25は、n型半導体層23毎に対応し、上記第1方向に複数並置されている。n-型半導体層24同士の間及びn型半導体層25同士の間には、n型半導体層22の場合と同様にp型半導体層35が配置され、第1電荷転送部5の間のアイソレーション領域が構成されている。n-型半導体層24及びn型半導体層25上には、電極42が配置されている。電極42は、絶縁層図示せずを介してn-型半導体層24及びn型半導体層25上に形成されている。電極42は、上記第1方向に伸び、各n-型半導体層24及び各n型半導体層25にわたるように形成されている。電極42は、n-型半導体層24毎、n型半導体層25毎に形成されていてもよい。電極42には、信号TGが与えられ第1電荷転送部5が駆動される。n-型半導体層26は、n型半導体層25と上記第2方向の逆の方向に隣接して配置されている。n型半導体層27は、n-型半導体層26と第2方向の逆の方向に隣接して配置されている。n-型半導体層26及びn型半導体層27は、n型半導体層25毎に対応し、上記第1方向に隣接して複数並置されている。第1方向に隣接したn-型半導体層26及びn型半導体層27により第1シフトレジスタ7が構成されている。n-型半導体層26及びn型半導体層27上には、電極43が配置されている。電極43は、絶縁層図示せずを介してn-型半導体層26及びn型半導体層27上に形成されている。電極43は、n-型半導体層26及びn型半導体層27毎に形成されている。電極43には、信号PGが与えられ第1シフトレジスタ7が駆動される。n型半導体層29は、n型半導体層22と上記第2方向に隣接して配置されている。n型半導体層29により第2電荷蓄積部8が構成されている。n型半導体層29は、第2方向に沿った二辺と第2方向に交差した二辺とによって形作られる略矩形状の平面形状を有し、第2方向に交差した一辺がn型半導体層22の上記他方の短辺に接するように配置されている。第2電荷蓄積部8は、n型半導体層29の平面形状に対応して、第2方向に沿った二辺と第2方向に交差した二辺とによって形作られる略矩形状の平面形状を有する第2電荷蓄積領域を有することとなる。n型半導体層29は、n型半導体層22毎に対応し、上記第1方向に複数並置されている。n型半導体層29の間には、n型半導体層22の場合と同様にp型半導体層35が配置され、第2電荷蓄積部8の間のアイソレーション領域が構成されている。n型半導体層29上には、電極44が配置されている。電極44は、絶縁層図示せずを介してn型半導体層29上に形成されている。電極44は、上記第1方向に伸び、各n型半導体層29にわたるように形成されている。電極44は、各n型半導体層29毎に形成されていてもよい。電極44には、制御回路図示せずから信号BGが与えられ、第2電荷蓄積部8が駆動される。n-型半導体層30は、n型半導体層29と上記第2方向に隣接して配置されている。n型半導体層31は、n-型半導体層30と第2方向に隣接して配置されている。n-型半導体層30及びn型半導体層31により第2電荷転送部9が構成されている。n-型半導体層30は、n型半導体層29の辺のうち第2方向と交差した一辺に接するように配置されている。第2電荷転送部9は、上記第2電荷蓄積領域の辺のうち第2方向と交差した一辺側に配置されている。n-型半導体層30及びn型半導体層31は、n型半導体層29毎に対応し、上記第1方向に複数並置されている。n-型半導体層30同士の間及びn型半導体層31同士の間には、n型半導体層22の場合と同様にp型半導体層35が配置され、第2電荷転送部9の間のアイソレーション領域が構成されている。n-型半導体層30及びn型半導体層31上には、電極45が配置されている。電極45は、絶縁層図示せずを介してn-型半導体層30及びn型半導体層31上に形成されている。電極45は、上記第1方向に伸び、各n-型半導体層30及び各n型半導体層31にわたるように形成されている。電極45は、n-型半導体層30毎、n型半導体層31毎に形成されていてもよい。電極45には、信号TGが与えられ第2電荷転送部9が駆動される。n-型半導体層32は、n型半導体層31と上記第2方向に隣接して配置されている。n型半導体層33は、n-型半導体層32と第2方向に隣接して配置されている。n-型半導体層32及びn型半導体層33は、n型半導体層31毎に対応し、上記第1方向に隣接して複数並置されている。第1方向に隣接したn-型半導体層32及びn型半導体層33により第2シフトレジスタ11が構成されている。n-型半導体層32及びn型半導体層33上には、電極46が配置されている。電極46は、絶縁層図示せずを介してn-型半導体層32及びn型半導体層33上に形成されている。電極46は、n-型半導体層32及びn型半導体層33毎に形成されている。電極46には、信号PGが与えられ第2シフトレジスタ11が駆動される。p型半導体層28は、n型半導体層27に対し、上記第2方向と逆の方向に隣接して配置されている。p型半導体層34は、n型半導体層33と第2方向に隣接して配置されている。p型半導体層28,34は、n型半導体層22,23,25,27,29,31,33及びn-型半導体層24,26,30,32を半導体基板20の他の部分から電気的に分離している。図4に示されるように、n-型半導体層36は、n型半導体層23毎に対応し、上記第1方向に複数並置されている。各n-型半導体層36は、対応するn型半導体層23と第1方向に隣接して配置されている。n型半導体層37は、n-型半導体層36毎に対応し、第1方向に複数並置されている。各n型半導体層37は、対応するn-型半導体層36と第1方向に隣接して配置されている。n-型半導体層36及びn型半導体層37により第1電荷排出部6が構成されている。n-型半導体層36は、n型半導体層23の辺のうち上記第2方向に沿った一辺に接するように配置されている。第1電荷排出部6は、上記第1電荷蓄積領域の辺のうち第2方向に沿った一辺側に配置されている。n-型半導体層36上には、電極47が配置されている。電極47は、絶縁層図示せずを介してn-型半導体層36上に形成されている。電極47は、n-型半導体層36毎に形成されている。n型半導体層37は、制御回路図示せずに接続され、n型半導体層37に転送された電荷が制御回路に排出されるようになっている。電極46には、信号RGが与えられ第1電荷排出部6が駆動される。n-型半導体層38は、n型半導体層29毎に対応し、上記第1方向に複数並置されている。各n-型半導体層38は、対応するn型半導体層29と第1方向に隣接して配置されている。n型半導体層39は、n-型半導体層38毎に対応し、第1方向に複数並置されている。各n型半導体層39は、対応するn-型半導体層38と第1方向に隣接して配置されている。n-型半導体層38及びn型半導体層39により第2電荷排出部10が構成されている。n-型半導体層38は、n型半導体層29の辺のうち上記第2方向に沿った一辺に接するように配置されている。第2電荷排出部10は、上記第2電荷蓄積領域の辺のうち第2方向に沿った一辺側に配置されている。n-型半導体層38上には、電極48が配置されている。電極48は、絶縁層図示せずを介してn-型半導体層38上に形成されている。電極48は、n-型半導体層38毎に形成されている。n型半導体層39は、制御回路図示せずに接続され、n型半導体層39に転送された電荷が制御回路に排出されるようになっている。電極48には、信号RGが与えられ第2電荷排出部10が駆動される。上述した各絶縁層は、例えば、シリコン酸化膜からなる。p型半導体層21のうち、n型半導体層22とpn接合を形成している部分以外は、不要な電荷が生じるのを防ぐために遮光部材を配置するなどして遮光されていることが好ましい。n型半導体層22,23,25,27,29,31,33及びn-型半導体層24,26,30,32は、不要な電荷が生じるのを防ぐために遮光部材を配置するなどして遮光されていることが好ましい。続いて、図5~7に基づいて、固体撮像装置1における動作を説明する。図5は、本実施形態に係る固体撮像装置において、入力される各信号のタイミングチャートである。図6は、電荷の排出動作を説明するためのポテンシャル図である。図7は、電荷の読出動作を説明するためのポテンシャル図である。ところで、n型の半導体では正にイオン化したドナーが存在し、p型の半導体では負にイオン化したアクセプターが存在する。pn接合におけるポテンシャルは、p型よりもn型の方が高くなる。換言すれば、エネルギーバンド図におけるポテンシャルは、下向きが正方向となるため、n型の半導体におけるポテンシャルは、エネルギーバンド図においてp型の半導体のポテンシャルよりも深くなる高くなる。各電極15a,15b,16,41~48に正電位を印加すると、電極直下の半導体領域のポテンシャルが深くなる正方向に大きくなる。各電極に印加される正電位の大きさを小さくすると、対応する電極直下の半導体のポテンシャルが浅くなる正方向に小さくなる。図5に示される時刻t3は、光検出の対象とする期間の開始時刻であり、時刻t5は、光検出の対象とする期間の終了時刻である。光検出においては、まず、光検出の対象とする期間の開始時刻までに発生した電荷が不要電荷として排出される。次に、光検出の対象とする期間の終了時刻までに発生した電荷が信号電荷として蓄積される。次に、蓄積された信号電荷が読み出される。信号電荷の読み出しは電荷転送部5,9により行われ、本実施形態では、信号電荷の蓄積と読み出しとが同時に行われる。本実施形態では、時刻t2から時刻t3までの間が不要電荷を排出する電荷排出期間Taに設定され、時刻t3から時刻t4までの間が信号電荷を蓄積する電荷蓄積期間Tbに設定され、時刻t4から時刻t5までの間が信号電荷の蓄積と読み出しとを同時に行う電荷読出期間Tcに設定され、時刻t5以降の所定期間が外部への電荷読出期間Tdに設定されている。電荷排出期間Taは、時刻t3までに蓄積された電荷を全て排出することが可能な長さに設定されている。時刻t2よりも前の時刻t1において、各信号MGL,MGH,TG,PGがLレベルであり、信号BGがHレベルであると、n型半導体層22のポテンシャルφ22は、n-型半導体層24,30のポテンシャルφ24,φ30及びn-型半導体層36,38のポテンシャルφ36,φ38よりも深くなる図6a参照。n型半導体層23,29のポテンシャルφ23,φ29は、ポテンシャルφ22よりも更に深くなる図7a参照。これにより、ポテンシャルφ22,φ23,φ29の井戸が形成される。光感応領域13に光が入射して発生した電荷は、ポテンシャルφ22,φ23,φ29の井戸内に蓄積される。すなわち、光感応領域13で発生した電荷は、光感応領域13、第1電荷蓄積部4、及び第2電荷蓄積部8に蓄積される。時刻t2において、各信号MGL,MGHがLレベルからHレベルに変わると、上記第2方向に沿った電位勾配が形成される。その電位勾配に応じ、ポテンシャルφ22には、ポテンシャルφ23に向かって深くなるポテンシャル勾配φ22aと、ポテンシャルφ29に向かって深くなるポテンシャル勾配φ22bとが形成される図6b参照。ポテンシャルφ22の井戸に蓄積された電荷は、ポテンシャル勾配φ22aによってポテンシャルφ23の井戸に移動し、ポテンシャル勾配φ22bによってφ29の井戸に移動する。すなわち、光感応領域13に蓄積された電荷は、光感応領域13から転送され、第1電荷蓄積部4及び第2電荷蓄積部8に蓄積される。同じく時刻t2において、信号RGがLレベルからHレベルに変わると、n-型半導体層36,38のポテンシャルφ36,φ38は、ポテンシャルφ23,φ29よりも深くなる。n型半導体層37,39のポテンシャルφ37,φ39は、ポテンシャルφ36,φ38よりも更に深くなっており、ポテンシャルφ37,φ39の井戸を形成している。ポテンシャルφ23の井戸内に蓄積された電荷は、ポテンシャルφ37の井戸に移動する。ポテンシャルφ29の井戸内に蓄積された電荷は、ポテンシャルφ39の井戸に移動する。ポテンシャルφ37,φ39の井戸に移動した電荷は、制御回路図示せずに排出される。すなわち、第1電荷蓄積部4から転送された電荷が不要電荷として第1電荷排出部6によって排出され、第2電荷蓄積部8から転送された電荷が不要電荷として第2電荷排出部10によって排出される図6b参照。信号MGH,RGがLレベルからHレベルに変わる時刻は、時刻t2よりも前に設定されていてもよい。時刻t3において、各信号MGL,MGHがHレベルからLレベルに変わり、信号RGがHレベルからLレベルに変わると、ポテンシャルφ22,φ36,φ38は時刻t1における深さに戻り、ポテンシャルφ22,φ23,φ29の井戸内に電荷の蓄積が可能な状態となる図6c参照。電荷蓄積期間Tbに光感応領域13で発生した電荷は、ポテンシャルφ22,φ23,φ29の井戸内に蓄積される。すなわち、電荷蓄積期間Tbに光感応領域13で発生した電荷は、光感応領域13、第1電荷蓄積部4、及び第2電荷蓄積部8に蓄積される図7a参照。時刻t4において、各信号MGL,MGHがLレベルからHレベルに変わると、時刻t2と同様のポテンシャル勾配φ22a,φ22bが形成される図7b参照。電荷蓄積期間Tbにポテンシャルφ22の井戸に蓄積された電荷は、ポテンシャル勾配φ22aによってポテンシャルφ23の井戸に移動し、ポテンシャル勾配φ22bによってφ29の井戸に移動する。すなわち、電荷蓄積期間Tbに光感応領域13に蓄積された電荷は、光感応領域13から転送され、第1電荷蓄積部4及び第2電荷蓄積部8に蓄積される。同じく、時刻t4において、信号TGがLレベルからHレベルに変わると、n-型半導体層24,30のポテンシャルφ24,φ30はポテンシャルφ23,φ29よりも深くなる。n型半導体層25,31のポテンシャルφ25,φ31はポテンシャルφ24,φ30よりも更に深くなる。これにより、ポテンシャルφ24,φ25の井戸及びφ30,φ31の井戸が形成される。ポテンシャルφ23の井戸内に蓄積された電荷は、ポテンシャルφ25の井戸に移動する。ポテンシャルφ29の井戸内に蓄積された電荷は、ポテンシャルφ31の井戸に移動する。すなわち、第1電荷蓄積部4から転送された電荷は信号電荷として第1電荷転送部5に取得され、第2電荷蓄積部8から転送された電荷は信号電荷として第2電荷転送部9に取得される図7b参照。各信号MGL,MGH,TGがLレベルからHレベルに変わる時刻は、時刻t4よりも後に設定されていてもよい。時刻t5において、各信号MGL,MGH,TGがHレベルからLレベルに変わり、PGがLレベルからHレベルに変わると、n-型半導体層26,32のポテンシャルφ26,φ32はポテンシャルφ25,φ31よりも深くなる。n型半導体層27,33のポテンシャルφ27,φ33はポテンシャルφ26,φ32よりも更に深くなる。これにより、ポテンシャルφ26,φ27の井戸及びφ32,φ33の井戸が形成される。ポテンシャルφ25の井戸内に蓄積された電荷は、ポテンシャルφ27の井戸に移動する。ポテンシャルφ31の井戸内に蓄積された電荷は、ポテンシャルφ33の井戸に移動する。すなわち、第1電荷転送部5から転送された電荷は第1シフトレジスタ7に取得され、第2電荷転送部9から転送された電荷は第2シフトレジスタ11に取得される図7C参照。この後、第1シフトレジスタ7及び第2シフトレジスタ11に取得された電荷は、上記第1方向に転送され、加算部12に順次出力される。加算部12では、第1シフトレジスタ7から出力された電荷に第2シフトレジスタ11から出力された電荷が加えられ、アンプ部17に出力される。図5での図示は省略するが、第1シフトレジスタ7及び第2シフトレジスタ11における第1方向の電荷転送は、信号PG等を用いて行われる。以上のように、本実施形態では、光感応領域13は、その平面形状が長辺に沿って延伸された形状をなすため、比較的広い面積を有することとなる。これにより、入射光に対する固体撮像装置1の感度が高められる。電荷排出期間Taにおいて、第1電位勾配形成領域3a電位勾配形成部3が電極15aから電極16に向かって上記第2方向に沿って低くされた電位勾配を形成すると共に、第2電位勾配形成領域3b電位勾配形成部3が電極16から電極15bに向かって第2方向に沿って高くされた電位勾配を形成する。光感応領域13のうち第1電位勾配形成領域3aに対応する領域に発生した電荷は、電極15aから電極16に向かって低くされた電位勾配によって上記一方の短辺側に移送される。光感応領域13の上記一方の短辺側に移送された電荷は、不要電荷として第1電荷排出部6によって排出される。光感応領域13のうち第2電位勾配形成領域3bに対応する領域に発生した電荷は、電極16から電極15bに向かって高くされた電位勾配によって上記他方の短辺側に移送される。光感応領域13の上記他方の短辺側に移送された電荷も、不要電荷として第2電荷排出部10によって排出される。このように、光感応領域13に発生した電荷は、一方の短辺側及び他方の短辺側へそれぞれ移送されるため、光感応領域13に発生した電荷が不要電荷として排出される際に、その排出にかかる期間が短くなる。従って、電荷排出期間Taを短く設定し、電荷蓄積期間Tbを長く設定することが可能となる。電荷読出期間Tcにおいて、第1電位勾配形成領域3aが電極15aから電極16に向かって上記第2方向に沿って低くされた電位勾配を形成すると共に、第2電位勾配形成領域3bが電極16から電極15bに向かって第2方向に沿って高くされた電位勾配を形成する。光感応領域13のうち第1電位勾配形成領域3aに対応する領域に発生した電荷は、電極15aから電極16に向かって低くされた電位勾配によって上記一方の短辺側に移送され、その後第1シフトレジスタ7によって第1方向に転送される。光感応領域13のうち第2電位勾配形成領域3bに対応する領域に発生した電荷は、電極16から電極15bに向かって高くされた電位勾配によって上記他方の短辺側に移送され、その後、第2シフトレジスタ11によって第1方向に転送される。光感応領域13に発生した電荷は、一方の短辺側及び他方の短辺側へそれぞれ移送されるため、光感応領域13に発生した電荷が信号電荷として読み出される際に、その読出しにかかる期間が短くなる。従って、電荷読出期間Tcを短く設定することが可能となる。外部への電荷読出期間Tdにおいては、上述の第1シフトレジスタ7及び第2シフトレジスタ11による第1方向への電荷の転送が行われる。第1電荷排出部6及び第2電荷排出部10は、光感応領域13毎に対応して配置されている。これにより、各光感応領域13からの電荷の排出にかかる期間がより短くなる。固体撮像装置1は、第1シフトレジスタ7から出力された電荷に第2シフトレジスタ11から出力された電荷を加える加算部12を備えている。これにより、固体撮像装置1の外部での加算処理が不要となる。固体撮像装置1は、第1電荷蓄積部4及び第2電荷蓄積部8を備えている。第1シフトレジスタ7は、第1電荷蓄積部4から転送された電荷を上記第1方向に転送して出力し、第1電荷排出部6は、第1電荷蓄積部4から転送された電荷を排出する。第2シフトレジスタ11は、第2電荷蓄積部8から転送された電荷を第1方向に転送して出力し、第2電荷排出部10は、第2電荷蓄積部8から転送された電荷を排出する。このため、固体撮像装置1では、第1シフトレジスタ7、第1電荷排出部6、第2シフトレジスタ11、及び第2電荷排出部10を光感応領域13に隣接させる必要がなくなり、各部の配置の自由度が高い。第1シフトレジスタ7と、第1電荷転送部5と、第1電荷蓄積部4とは、上記第2方向に並置されている。第1電荷排出部6と第1電荷蓄積部4とは、上記第1方向に並置されている。第1電荷蓄積部4から第1シフトレジスタ7への電荷転送電荷読出の方向と、第1電荷蓄積部4から第1電荷排出部6への電荷転送電荷排出の方向とは、互いに交差している。従って、電荷排出時に第1電荷蓄積部4から転送される電荷の通路は、電荷読出時に第1電荷蓄積部4から転送される電荷の通路の無い方向に形成される。これにより、電荷排出時に第1電荷蓄積部4から転送される電荷の通路が大きく形成され、電荷の排出にかかる期間がより短くなる。第1シフトレジスタ7と第1電荷蓄積部4とが第2方向に並置されているため、第1シフトレジスタ7による第1方向への電荷転送を第1電荷蓄積部4が妨げることは無い。第2電荷蓄積部8と、第2電荷転送部9と、第2シフトレジスタ11とは、上記第2方向に並置されている。第2電荷排出部10と第2電荷蓄積部8とは、上記第1方向に並置されている。このため、第2電荷蓄積部8から第2シフトレジスタ11への電荷転送電荷読出の方向と、第2電荷蓄積部8から第2電荷排出部10への電荷転送電荷排出の方向とは、互いに交差している。従って、電荷排出時に第2電荷蓄積部8から転送される電荷の通路は、電荷読出時に第2電荷蓄積部8から転送される電荷の通路の無い方向に形成される。これにより、電荷排出時に第2電荷蓄積部8から転送される電荷の通路が大きく形成され、電荷の排出にかかる期間がより短くなる。第2シフトレジスタ11と第2電荷蓄積部8とが第2方向に並置されているため、第2シフトレジスタ11による第1方向への電荷転送を第2電荷蓄積部8が妨げることは無い。第1電荷蓄積部4には、上記第1電荷蓄積領域が構成されている。第1電荷蓄積領域は、上記第2方向に沿った二辺と第2方向に交差した二辺とによって形作られる略矩形状の平面形状を有している。第1電荷転送部5及び第1シフトレジスタ7は、第1電荷蓄積領域の辺のうち第2方向と交差した一辺側に配置されている。第1電荷排出部6は、第1電荷蓄積領域の辺のうち第2方向に沿った一辺側に配置されている。従って、電荷排出時に第1電荷蓄積部4から転送される電荷の通路は、電荷読出時に第1電荷蓄積部4から転送される電荷の通路の無い方向に形成される。これにより、電荷排出時に第1電荷蓄積部4から転送される電荷の通路が大きく形成され、電荷の排出にかかる期間がより短くなる。第2電荷蓄積部8には、上記第2電荷蓄積領域が構成されている。第2電荷蓄積領域は、上記第2方向に沿った二辺と第2方向に交差した二辺とによって形作られる略矩形状の平面形状を有している。第2電荷転送部9及び第2シフトレジスタ11は、第2電荷蓄積領域の辺のうち第2方向と交差した一辺側に配置されている。第2電荷排出部10は、第2電荷蓄積領域の辺のうち第2方向に沿った一辺側に配置されている。従って、電荷排出時に第2電荷蓄積部8から転送される電荷の通路は、電荷読出時に第2電荷蓄積部8から転送される電荷の通路の無い方向に形成される。これにより、電荷排出時に第2電荷蓄積部8から転送される電荷の通路が大きく形成され、電荷の排出にかかる期間がより短くなる。電位勾配形成部3は、導電性部材14及び電極15a,15b,16を有しているため、導電性部材及び電極という簡単な構成で電位勾配が形成される。固体撮像装置1は、裏面入射型であり、光感応領域13への光の入射方向はp型半導体層21側とされている。導電性部材14及び電極15a,15b,16は、p型半導体層21上に形成されていない。このため、光を透過する材料を用いずに導電性部材14及び電極15a,15b,16を構成することが可能となる。以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。本実施形態では、第1電荷排出部6及び第2電荷排出部10は、光感応領域13毎に対応して配置されているが、これに限られない。例えば、図8に示されるように、第1電荷排出部6及び第2電荷排出部10は、第1方向で隣り合う二つの光感応領域13毎に対応して配置されていてもよい。図8に示される複数の第1電荷排出部6は、隣り合う二つの第1電荷蓄積部4毎に対応して配置されている。各第1電荷排出部6は、対応する二つの第1電荷蓄積部4と隣接して配置されている。各第1電荷排出部6は、対応する二つの第1電荷蓄積部4から転送された電荷を排出する。複数の第2電荷排出部10は、隣り合う二つの第2電荷蓄積部8毎に対応して配置されている。各第2電荷排出部10は、対応する二つの第2電荷蓄積部8と隣接して配置されている。各第2電荷排出部10は、対応する二つの第2電荷蓄積部8から転送された電荷を排出する。図8に示される固体撮像装置1では、図1に示される固体撮像装置1に比して、第1電荷排出部6及び第2電荷排出部10の数が削減され、各第1電荷排出部6及び第2電荷排出部10を大きく形成することが可能となる。従って、第1電荷排出部6及び第2電荷排出部10を容易に形成することができる。更に、図9に示されるように、第1電荷排出部6と第2電荷排出部10とが、上記第1方向に沿って交互に配置されていてもよい。図8及び図9に示される各第1電荷排出部6及び第2電荷排出部10では、対応する二つの光感応領域13の一方側から転送される電荷の排出速度と、他方側から転送される電荷の排出速度とが異なる場合がある。このような場合であっても、図9に示される各光感応領域13は、第1電荷排出部6及び第2電荷排出部10の一方には、上記一方側から電荷を転送し、他方には、上記他方側から電荷を転送する。このため、図9に示される固体撮像装置1では、図8に示される固体撮像装置1に比して、光感応領域13毎の電荷排出期間の差異が軽減される。導電性部材14及び電極15a,15b,16は、上記第1方向に伸び、各光感応領域7にわたるように形成されているが、複数に分割して形成されていてもよい。光感応領域13は、短辺に沿う1次元方向に並置されているが、長辺に沿う方向にも並置され、短辺方向と長辺方向に沿う2次元方向に配置されていてもよい。固体撮像装置1は、p型半導体層21側から光が入射する裏面入射型とされているが、これに限られない。固体撮像装置1は、n型半導体層22側から光が入射する表面入射型とされていてもよい。"