"入射光を光電変換するための画素を二次元に配列した有効画素領域と遮光された画素を二次元に配列したOBOpticalBlack画素領域を撮像面に有し、各画素がリセット手段を有する撮像素子において、前記OB画素領域に配されている複数の隣接する画素の前記リセット手段を互いに接続する接続手段を備え、前記接続手段は、前記OB画素領域の画素配列の1行につき複数設けたことを特徴とする撮像素子。各画素は前記入射光を光電変換する機能を有する光電変換手段と前記光電変換手段の光電変換信号を出力するための出力手段を有し、前記リセット手段および出力手段は、それぞれ前記撮像面に配されたリセット線および出力線に接続されていることを特徴とする請求項1に記載の撮像素子。前記接続手段によって前記リセット手段が接続される前記複数の画素は、前記撮像面に配される選択線によって同時に読み出し画素として選択される画素であることを特徴とする請求項1または2に記載の撮像素子。請求項1乃至3のいずれか一項に記載の撮像素子と、前記撮像素子を駆動して画素の信号を読み出す駆動手段と、前記駆動手段により読み出された画素の信号を処理する信号処理手段を備え、前記信号処理手段は前記有効画素領域とOB画素領域の画素配列の情報を有し、前記駆動手段は、前記情報に従って前記接続手段で互いに接続された前記複数の隣接する画素に対応する信号を1画素の読み出し期間で読み出すことを特徴とする撮像装置。前記情報は少なくとも前記OB画素領域に配列された画素に含まれる欠陥画素の情報を含み、前記信号処理手段は、前記駆動手段により前記OB画素領域から読み出された欠陥画素の信号を前記欠陥画素の情報に従って補正する補正手段を有することを特徴とする請求項4に記載の撮像装置。前記欠陥画素の情報が示す欠陥画素が1行に設けられた複数の接続手段の一つの接続手段で接続された複数の画素のいずれかである場合、前記補正手段は同一行に設けられた他の接続手段で接続された複数の画素に対応する信号を用いて補正することを特徴とする請求項4または5に記載の撮像装置。入射光を光電変換するための画素を二次元に配列した有効画素領域と遮光された画素を二次元に配列したOBOpticalBlack画素領域を撮像面に有し、各画素はリセット手段を有し、前記OB画素領域に配されている複数の隣接する画素のリセット手段を互いに接続する接続手段が前記OB画素領域の画素配列の1行につき複数設けられている撮像素子を有す撮像装置の制御方法において、前記撮像素子を駆動して画素の信号を読み出すステップと、前記駆動ステップで読み出された画素の信号を処理するステップと、前記有効画素領域とOB画素領域の画素配列の情報に従って前記駆動ステップを制御して、前記接続手段で互いに接続された前記複数の隣接する画素に対応する信号を1画素の読み出し期間で読み出す制御ステップを備えることを特徴とする制御方法。コンピュータを、入射光を光電変換するための画素を二次元に配列した有効画素領域と遮光された画素を二次元に配列したOBOpticalBlack画素領域を撮像面に有し、各画素がリセット手段を有し、前記OB画素領域に配されている複数の隣接する画素のリセット手段を互いに接続する接続手段が前記OB画素領域の画素配列の1行につき複数設けられている撮像素子を有す撮像装置の制御方法において、前記撮像素子を駆動して画素の信号を読み出す駆動手段と、前記駆動手段により読み出された画素の信号を処理する信号処理手段、前記有効画素領域とOB画素領域の画素配列の情報に従って前記駆動手段を制御して、前記接続手段で互いに接続された前記複数の隣接する画素に対応する信号を1画素の読み出し期間で読み出す制御手段として機能させるプログラム。請求項8のプログラムを記録したコンピュータが読み取り可能な記録媒体。コンピュータを、請求項4乃至6のいずれか一項に記載された撮像装置の各手段として機能させるプログラム。コンピュータを、請求項4乃至6のいずれか一項に記載された撮像装置の各手段として機能させるプログラムを格納した記録媒体。図2について述べた従来の読み出し方式は、OB画素2004を垂直バスライン2006で接続を行う構成になっている。しかし、特許文献1と同様に、OBブロックに欠陥画素が混在していた場合、基準電圧を決定する際に上記欠陥画素の影響を除去することが不可能となる。また、他のOBブロックの信号の値と大きな差がある場合でも、特定の1ラインの出力が高くなっているのか、OBブロックの信号の値がそれに含まれている欠陥画素の影響で高くなっているかを判断して対処するのが困難であった。上述した従来の問題点をまとめると下記の2点となる。1OBの読み出しに多数の画素を使うと、基準電圧の精度ノイズ耐性が上がるが、読み出し速度が犠牲になり、両者はトレードオフの関係にある。21ブロックのみを読み出した場合では、欠陥画素となっているOB画素からの固定パターンノイズを除去できなくなる。上記課題を解決するため、本件発明の撮像素子は、入射光を光電変換するための画素を二次元に配列した有効画素領域と遮光された画素を二次元に配列したOB画素領域を撮像面に有し、各画素がリセット手段を有する撮像素子であり、OB画素領域に配されている複数の隣接する画素のリセット手段を互いに接続する接続手段を、OB画素領域の画素配列の1ラインにつき複数備えている。本発明の撮像素子によれば、複数のOB画素を含むOBブロックを1画素ラインに複数設け、1画素の読み出し期間に一つのOBブロックに含まれる複数のOB画素の平均出力値を読み出すことができる。これにより、ノイズ耐性とOBの読み出し速度の両方を向上でき、さらに、OBの設定において特定のOB画素からの固定パターンノイズの影響を受けにくくすることが可能となる。以下、本件発明の最良な実施形態を、添付の図面を参照して詳細に説明する。図4は、本発明の第1の実施例に係わる撮像素子の配列画素の詳細な接続構成を示す図である。図において、図2および図3に示されている部分は同じ符号を付して示す。なお、OB画素と有効画素の配列構成は図1に限られるものではなく、撮像面の周囲全体に配列する構成でもよい。本発明の第1の実施例に係わる撮像素子は、フォトダイオード、電荷電圧変換部、複数のMOSトランジスタからなる画素を撮像面1000上に二次元のマトリクス状に配列した画素配列を有する。画素配列は、画像を投影して記録するための有効画素領域1001と、遮光されている画素によって光学的な黒レベルを取得するためのOB画素領域1002とを備える。そして、図4に示すように、OB画素領域の垂直バスライン2006の一部または全部について、読み出し時に所定数の隣接する垂直バスライン同士を接続するための接続点を備え、同じ所定数のOB画素の出力を平均化する構成を有する。なお、図4においても、入射光を光電変換する機能を有するフォトダイオード3001光電変換手段からの光電変換信号はバッファアンプ3002および読み出しスイッチ素子3003出力手段によって垂直バスライン2006出力線に出力される。また、各画素のリセットスイッチ3004リセット手段はリセット電位供給線3005リセット線に接続される。同一行の読み出しスイッチ素子3003の制御入力端は行選択ライン2005選択線に共通に接続されて行選択信号RS1が供給される。また、同一行のリセットスイッチ3004の制御入力端は行リセットライン2009で共通に接続され、リセット信号RST1が供給される。本発明では、図4のように、OB画素2004のフォトダイオード3001のリセット端は、電位の平均化線4001で複数の画素に共通に接続されている。このような構成で平均化されるOB画素2004の集合を、以下においてOBブロックと呼ぶ。ここでは、横方向に3つの画素のリセット線を接続して1つのOBブロックとし、横方向に2組のOBブロックを1行に設けている。以下の説明では、OBブロックより読み出される信号値を、通常のOB画素2004の出力値と区別するため、OBブロックの出力値と記す。OBブロックでは、3画素のどの出力をとっても、3画素の出力を平均化した同じ値が出てくるため、どれか一つの画素の出力をとれば、3画素分の平均出力を取ったのと等価となる。また、3画素中2画素のバッファアンプ3002,読み出しスイッチ3003,垂直バスライン2006を除いてしまって、残る1画素の出力を出力線に読み出すだけでもOBブロックの出力値を読み出すことが出来る。図4の例では、OB画素領域の左端と、その次の垂直バスライン2006にはOBブロックを設けず、左から3列目のOB画素2004からOBブロックを設けている。この理由は、撮像素子からの出力電圧が水平バスの読み出し初期に不安定になることがあるため、読み出し開始部分に当たる画素を除くOB画素2004の一部を使用して基準電圧を決定したほうがその精度の維持が容易となるためである。また、出力をOBとして使用しないOB画素部分にOBブロックの構造を用いると、撮像面が横方向に大きくなって撮像素子のサイズが大きくなることを避けることも上記のような構成とする理由である。一方、出力信号に対して電圧の不安定さの影響が小さい場合や、横方向に画素数が増えても十分なOBブロックの数を確保できていれば、左端からOBブロックを備える構成とすることも可能である。前記のように、OB画素2004の出力を3ラインでまとめて、1つのOBブロックとすることにより、水平方向3画素の平均値を得ることができる。ここでは、3画素の平均値を取るOBブロックを1行に二つ設けたが、3つ以上の複数設けることも可能である。その場合は、OBブロック内に欠陥画素が存在しているときの対応策により大きな自由度を与えることが可能となる。本実施例の構成によれば、従来OBを読み出すのに6画素分の読み出し時間がかかるところを2画素分の読み出し時間で読み出すことができ、2つのOBブロックの出力値を平均したときのOB出力の精度は従来の6画素分の平均値に相当する。このように、OBブロックに含まれるOB画素2004の個数をnに増やせば、その1√nにランダムノイズは減少する。また、ひとつのOBブロックに欠陥画素が含まれて正しいOB値が取得できない場合でも、もう一方のOBブロックの値のみを参照することにより、ノイズの少ないOB信号値を取得することができる。このように、素子中にどの程度の欠陥画素が含まれるかにしたがって、1つのOBブロックを構成するOB画素の数やOBブロックのトータル数を決める。上記のように本実施例では、複数のOB画素2004を纏めた平均出力を1度に読み出すことによって、ノイズ耐性とOBの読み出し速度両方を向上でき、両者のトレードオフを解消できる。さらに、複数のOBブロックを読み出すことで、欠陥画素となっているOB画素2004からの固定パターンノイズの影響を受けにくくすることが可能となる。次に、第1の実施例の撮像素子を用いた撮像素子を本発明の第2の実施例として説明する。図5は、第1の実施例の撮像素子を用いた撮像装置のブロック図である。本実施例の撮像装置は、本発明の撮像素子を用いた撮像系、撮影画像を記録するための信号処理を行なう信号処理系および露出状態を制御する露光制御系を有する。なお、撮像装置全体は、図示しない制御系に含まれるCPUによって制御され、例えば制御系に含まれるメモリに記憶されている制御プログラムをCPUがロードして実行することによって制御される。図5において、5001は被写体像を像面に結像するためのレンズ等の光学系である。5002は光学系5001からの像面光量を制御するための絞りである。5003は光学系5001から光が入射する時間を制御するためのメカニカルシャッターである。5004は光学系5001により結像された被写体像を電気信号に光電変換するための撮像部であり、本実施例では第1の実施例に従ったCMOSエリアセンサが用いられる。5005は撮像部5004を駆動するための必要な振幅のパルスを供給する撮像部駆動回路である。5008は撮像部5004の出力信号のうち、後述するOBOpticalBlack電位を基準の電位にクランプするためのクランプ回路CLP回路である。5007はクランプ回路5008の出力信号を増幅するためのAGC回路であり、使用者が撮像システムの感度設定を変更する場合や低輝度時に撮像システムが自動的にゲインアップする場合などに、この回路のゲイン設定が変更される。5009はAGC回路5007から出力されるアナログ撮像信号をデジタル信号に変換するAD変換回路である。5010は映像信号処理回路5011、測光回路5012及びメモリ5020を備える映像処理回路である。また、図示されていないが、映像処理回路5010は、撮像部5004から入力される信号に基づいて被写体の色温度を測定し、映像信号処理回路5011でのホワイトバランス処理に必要な情報を得るためのWB回路などの回路を適宜備える。映像信号処理回路5011は、デジタル信号に変換された撮像信号から輝度と色R-Y、B-Yの色差信号、又はR、G、B信号の映像信号を生成する。測光回路5012は、撮像部5004から入力される信号のレベルから測光量を測定する。5013は撮像システム各部の回路に必要なタイミングパルスを発生するタイミングパルス発生回路TGである。タイミングパルス発生回路5013は撮像素子の駆動回路5005、CLP回路5008,AGC回路5007,AD変換回路5009および映像処理回路5010にタイミングパルスを供給する。感度露光制御部5015は、測光回路5012からの情報に基づいて、感度や露光を制御するために、AGC回路5007にゲインを変更するための命令を出力する。さらに、感度露光制御部5015は、露光制御回路5016に露出制御用の命令を出力する。撮像部5004に固体撮像素子を用いた撮像装置においては、固体撮像素子の露光状態を最適に保つように露光制御手段が設けられる。この露光制御手段としては、固体撮像素子の電荷の蓄積時間を被写体の輝度に応じて制御する、いわゆる周知の電子シャッタなどを用いることが可能である。つぎに、図6,7および8を用いて本実施例の撮像装置の信号値の読み出しおよびその後の処理の動作について説明する。図6は、本発明の第2の実施例に係わる撮像装置における画素値とOB値との関係を示す図、図7は、本発明の第2の実施例に係わる撮像装置の読み出し動作のフローチャートを示す図である。また、図8は、本発明の第2の実施例に係わる撮像装置での欠陥画素の補正動作のフローチャートを示す図である。読み出しの構成の仕組みは従来例で述べたものと同様であるが、本発明の撮像素子におけるOB画素の配列接続の構成に係わる読み出し動作およびその欠陥画素の補正動作を説明する。なお、読み出し動作および欠陥画素補正動作は、上述のように不図示の制御系によって制御され、OBブロック、欠陥画素などの動作に必要な情報は予め制御系のメモリまたは映像処理回路5010のメモリ5020に記憶しておく。図7のフローチャートに示すように、まず、撮像部5004に含まれる撮像素子の出力アンプ2007から出力される信号をCLP回路4008に読み出すS7001。CLP回路5008で読み出された信号は、AGC回路5007で増幅される。この際、OB領域1002の画素を読み出しているかどうかは、タイミング発生器4013より発生されるOB読み出し期間信号で判定するS7002。上記OB読み出し期間信号がCLP回路5008に入力されている間、クランプ処理を行い、この期間の出力電圧を基準電圧とするS7006。複数のOB画素2004または、複数のOBブロックで基準電圧を決定する場合は、1水平ラインにおいてOB画素2004またはOBブロックの読み出し時にCLP回路5017にて積分値を取って基準電圧を生成する。この値が、図2のOB部の基準電圧に相当する。測光回路5012は、OB画素の出力電圧を積分して得られた信号レベルと予め設定した黒レベルOB値とを比較し、その結果を感度露光制御部5015に出力する。感度露光制御部5015は上記比較の結果を踏まえて、AGC回路5007にゲインの制御信号を送り、さらに、露光制御回路5016に絞りの制御信号を送る。なお、ステップS7006においては、ランダムノイズに強くするため、巡回係数を用いて、前のOB画素の基準電圧と現在読み出しているOB画素の出力電圧から基準電圧を算出してもよい。この場合、OB値をCLP回路5008で決定する際、先に得られた基準電圧と現在読み出しているOB画素の電圧に巡回係数をかけて下記の式1のように求める。基準電圧=直前の基準電圧×巡回係数OB画素の電圧×1-巡回係数例えば上式を用いてCLP回路5008にて基準電圧が決定されたら、また次のOB画素OBブロックを読み出し同様な処理を行うS7007。以上の動作を繰り返し、読み出し動作が有効画素部に入ったら、タイミング発生器5013より有効画素読み出し期間信号をCLP回路5008に出力する。CLP回路5008は有効画素読み出し期間信号を受けると、現在読み出されている画素の信号電圧について、先に決定された基準電圧からの差分値をAGC変換回路5007に出力するS7003。上記画素の読み出しを繰り返し、タイミング発生器5013の有効画素読み出し期間信号が停止されたら、1水平ラインの読み出しの終了と判定しるS7004。すべての水平ラインの終わりまで読み出しを行ったら、読み出し動作を停止するS7005。すべての水平ラインの読み出しが終了していないときは、次の水平ラインの読み出しを行いS7006、1画面分の信号値を読み出すまで読み出し動作を繰り返す。画素の出力電圧と信号値の関係を図6で説明する。画素出力値としての黒レベルは予め定められた値OB値であり、OB画素領域1002の出力電圧は基準電圧として用いられる。有効画素部の画素値は、画素の出力電圧から基準電圧を差し引いた差分値にゲインを掛けた値にOB領域の信号値OB値を足したもので表され、式2のようになる。この演算処理は映像処理回路5010で行なわれる。画素出力値=画素の出力電圧-基準電圧×ゲインOB値式2次に、図8を用いて有効画素、OB画素2004、OBブロックに欠陥画素が存在した場合の補正方法について述べる。ここで行う補正は、前置補間を用いたものであるが、他の方法を用いることも可能である。上述のように、不具合のある画素のアドレスを予めメモリ5020に記憶しておく。画素の読み出し時S8001に現在読み出している画素のアドレスが、欠陥画素のアドレスの場合S8002、タイミング発生器5013が欠陥補正信号をCLP回路5008に出力する。上記欠陥補正信号を受けた場合、CLP回路5008では、一つ前の画素の値を再度参照すると同時に、同じ値をAGC回路5007に出力する。これにより、CLP回路5008では正常なOB画素2004OBブロックの値を参照できるS8004。欠陥画素でない場合は、その画素の値をCLP回路5008よりそのまま出力するS8003。タイミング発生器5013より発生される、全画素の読み出し信号が止まると、1画面の終わりであると判定しS8005、読み出しを終了する。タイミング発生器5013より発生される、水平ラインの読み出し信号が止まった場合では現在の水平ラインの読み出しが終了したと見なしS8006、次の水平ラインの読み出しを行うS8008。タイミング発生器5013より発生される、水平ラインの読み出し信号が止まらなければ次の水平ラインへ進みS8007、同様の処理を繰り返す。このようにして、1画面分の信号値を読み出す。補正無しの場合との差を要約すると、メモリ5020に欠陥画素アドレスを保管し、その画素の信号を読み出す際に、先に読み出された画素の値を用いるか否かである。なお、補正方法については、上記のように、読み出し時にリアルタイムに行う方法のほかにも、今回図示していない撮像装置の記憶部に保存した後、周囲の画素から補間する方法を用いてもよい。これらの補正方法は、不具合のある画素の従来からの補正方法と何ら変わらず、信号の受け手となる撮像装置側では、新たな回路を作製する必要がない。なお、水平ラインと、垂直ラインを入れ替えて、画素の信号を垂直ライン毎に順次読み出すような構成にしても良い。このように本実施形態においては、複数のOB画素2004を含む、OBブロックを1水平ラインに複数設け、1画素期間にOBブロックに含まれる複数のOB画素2004の平均出力値を読み出している。上記のように本発明によれば、複数のOB画素2004を纏めて平均出力として1度に読み出すことによって、ノイズ耐性とOBの読み出し速度両方の向上が可能となり、両者のトレードオフの解消が可能となる。さらには、複数のOBブロックを読み出すことで、基準電圧の設定において、欠陥画素となっているOB画素2004からの固定パターンノイズの影響を受けにくくすることが可能となる。また、上述した実施形態において図7~8に示した各処理は、CPUなどを含む制御部が各処理の機能を実現する為のプログラムをメモリから読み出して実行することによりその機能を実現させるものである。尚、上述した構成に限定されるものではなく、図7~8に示した各全部または一部の機能を専用のハードウェアにより実現してもよい。また、上述したメモリは、光磁気ディスク装置、フラッシュメモリ等の不揮発性のメモリや、CD-ROM等の読み出しのみが可能な記録媒体、RAM以外の揮発性のメモリであってよい。また、それらの組合せによるコンピュータ読み取り、書き込み可能な記録媒体より構成されてもよい。また、図7~8に示した各処理の機能を実現する為のプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより各処理を行っても良い。ここでいうコンピュータシステムとは、OSや周辺機器等のハードウェアを含むものとする。具体的には、記憶媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる構成も含まれる。すなわち、書き込まれたプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含む。また、コンピュータ読み取り可能な記録媒体とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらにコンピュータ読み取り可能な記録媒体とは、一定時間プログラムを保持しているものも含むものとする。例えば、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発メモリRAMである。また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する伝送媒体は、インターネット等のネットワーク通信網や電話回線等の通信回線通信線のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現する為のものであっても良い。さらに、前述した機能をコンピュータシステムに既に記録されているプログラムとの組合せで実現できるもの、いわゆる差分ファイル差分プログラムであっても良い。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体等のプログラムプロダクトも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体およびプログラムプロダクトは、本発明の範疇に含まれる。以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。"