正極性の第1及び第2の電圧がそれぞれ与えられる第1及び第2の電圧端子と、負極性の第3及び第4の電圧がそれぞれ与えられる第3及び第4の電圧端子と、第1乃至第4の差動段と、直列に接続した複数の抵抗を含む第1及び第2の抵抗アレイと、前記第1の抵抗アレイの第1及び第2のノードにそれぞれ出力が接続された第1及び第2の出力段と、前記第2の抵抗アレイの第1及び第2のノードにそれぞれ出力が接続された第3及び第4の出力段と、前記第1及び第3の電圧端子と前記第1及び第3の差動段の入力間に接続された第1のスイッチと、前記第2及び第4の電圧端子と前記第2及び第4の差動段の入力間に接続された第2のスイッチと、前記第1及び第3の差動段の出力と前記第1及び第3の出力段の入力の間に接続された第3のスイッチと、前記第2及び第4の差動段の出力と前記第2及び第4の出力段の入力の間に接続された第4のスイッチと、前記第1の抵抗アレイで抵抗分割された電圧を受け、入力デジタル信号に応じた電圧を出力する第1のデジタルアナログ変換器と、前記第2の抵抗アレイで抵抗分割された電圧を受け、入力デジタル信号に応じた電圧を出力する第2のデジタルアナログ変換器と、を備え、切換制御信号に応答して、前記切換制御信号が第1の論理値のとき、前記第1乃至第4のスイッチにより、前記第1及び第2の電圧端子が前記第1及び第2の差動段の入力にそれぞれ接続され、前記第3及び第4の電圧端子が前記第3及び第4の差動段の入力にそれぞれ接続され、前記第1及び第2の差動段の出力が前記第1及び第2の出力段の入力にそれぞれ接続され、前記第3及び第4の差動段の出力が前記第3及び第4の出力段の入力にそれぞれ接続され、前記切換制御信号が第2の論理値のとき、前記第1乃至第4のスイッチにより、前記第1及び第3の電圧端子が前記第3及び第1の差動段の入力にそれぞれ接続され、前記第2及び第4の電圧端子が前記第4及び第2の差動段の入力にそれぞれ接続され、前記第3及び第1の差動段の出力が前記第1及び第3の出力段の入力にそれぞれ接続され、前記第4及び第2の差動段の出力が前記第2及び第4の出力段の入力に接続される、ドライバ装置。前記第1乃至第4の差動段は、前記第1及び第2のスイッチから出力される電圧を非反転入力端子にそれぞれ入力し、前記第1及び第3の差動段の反転入力端子と、前記第1及び第3の出力段の出力との間に接続された第5のスイッチと、前記第2及び第4の差動段の反転入力端子と、前記第2及び第4の出力段の出力との間に接続された第6のスイッチと、を備え、前記制御信号が第1の論理値のとき、前記第1及び第3の出力段の出力は、前記第1及び第3の差動段の反転入力端子にそれぞれ接続され、前記第2及び第4の出力段の出力は、前記第2及び第4の差動段の反転入力端子にそれぞれ接続され、前記制御信号が第2の論理値のとき、前記第1及び第3の出力段の出力は、前記第3及び第1の差動段の反転入力端子にそれぞれ接続され、前記第2及び第4の出力段の出力は、前記第4及び第2の差動段の反転入力端子にそれぞれ接続される、請求項1記載のドライバ装置。前記第1及び第2の出力段が接続される前記第1の抵抗アレイの第1及び第2のノードが、前記第1の抵抗アレイの両端ノードであり、前記第3及び第4の出力段が接続される前記第2の抵抗アレイの第1及び第2のノードが、前記第2の抵抗アレイの両端ノードである請求項1記載のドライバ装置。正極性の前記第1の電圧は前記第2の電圧よりも高く、負極性の前記第3の電圧は前記第4の電圧よりも低い、請求項1記載のドライバ装置。正極性の第5の電圧を入力する第5の差動段の出力にスイッチを介さずに直接接続された第5の出力段の出力に、前記第1の抵抗アレイの一端に接続され、負極性の第6の電圧を入力する第6の差動段の出力にスイッチを介さずに直接接続された第6の出力段の出力に、前記第2の抵抗アレイの一端に接続される、請求項1記載のドライバ装置。正極性の前記第1の電圧は前記第2の電圧よりも高く、負極性の前記第3の電圧は前記第4の電圧よりも低い、正極性の前記第5の電圧は前記第1の電圧よりも高く、負極性の前記第6の電圧は前記第3の電圧よりも低い、請求項5記載のドライバ装置。前記差動段が、第1及び第2の電源端子にそれぞれ接続される第1及び第2の電流源でそれぞれ駆動される導電型の異なる第1及び第2の差動対と、前記第2及び第1の電源と前記第1及び第2の差動対の出力対間にそれぞれ接続される第1及び第2負荷回路と、を備え、差動対と負荷回路の接続ノードの1つを出力ノードとし、前記出力段が、前記第1の電源と出力端子、及び前記第2の電源と前記出力端子間にそれぞれ接続された異なる導電型の第1、第2の出力段トランジスタを備え、対応する前記スイッチを介して接続される前記差動段の出力ノードの電圧を受けるトランジスタの出力に基づき前記第1及び第2の出力段トランジスタが駆動される、請求項1記載のドライバ装置。前記差動段が、第1及び第2の電源端子にそれぞれ接続される第1及び第2の電流源でそれぞれ駆動される導電型の異なる第1及び第2の差動対を備え、前記出力段が、対応する前記スイッチを介して接続される前記差動段の前記第1の差動対の出力対に接続され、前記第2の電源に接続された第1のカスコードカレントミラーと、対応する前記スイッチを介して接続される前記差動段の前記第2の差動対の出力対に接続され、前記第1の電源に接続された第2のカスコードカレントミラーと、前記第1及び第2のカスコードカレントミラーの入力ノードと出力ノード間にそれぞれ接続された第1及び第2の浮遊電流源と、前記第1の電源と出力端子、及び前記第2の電源と前記出力端子間にそれぞれ接続された異なる導電型の第1及び第2の出力段トランジスタを備え、第1及び第2の出力段トランジスタの制御端子は前記第1及び第2のカスコードカレントミラーの出力ノードに接続される、請求項1記載のドライバ装置。前記差動段が、第1及び第2の電源端子にそれぞれ接続される第1及び第2の電流源でそれぞれ駆動される導電型の異なる第1及び第2の差動対と、前記第1の差動対の出力対に接続され、前記第2の電源に接続された第1のカスコードカレントミラーと、前記第2の差動対の出力対に接続され、前記第1の電源に接続された第2のカスコードカレントミラーと、前記第1及び第2のカスコードカレントミラーの入力ノードと出力ノード間にそれぞれ接続された第1及び第2の浮遊電流源と、を備え、前記出力段が、前記第1の電源と出力端子、及び前記第2の電源と前記出力端子間にそれぞれ接続された異なる導電型の第1及び第2の出力段トランジスタを備え、前記第1及び第2の出力段トランジスタの制御端子は、対応する前記スイッチを介して接続される前記差動段の前記第1及び第2のカスコードカレントミラーの出力ノードに接続される、請求項1記載のドライバ装置。前記差動段が、第1及び第2の電源端子にそれぞれ接続される第1及び第2の電流源でそれぞれ駆動される導電型の異なる第1及び第2の差動対と、前記第1の差動対の出力対に接続され、前記第2の電源に接続された第1のカスコードカレントミラーと、前記第2の差動対の出力対に接続され、前記第1の電源に接続された第2のカスコードカレントミラーと、前記第1及び第2のカスコードカレントミラーの入力ノード間に接続された第1の浮遊電流源と、を備え、前記出力段が、前記第1の電源と出力端子、及び前記第2の電源と前記出力端子間にそれぞれ接続された異なる導電型の第1及び第2の出力段トランジスタを備え、前記第1及び第2の出力段トランジスタの制御端子間に接続された第2の浮遊電流源と、を備え、前記第1及び第2の出力段トランジスタの制御端子は、対応する前記スイッチを介して接続される前記差動段の前記第1及び第2のカスコードカレントミラーの出力ノードに接続される、請求項1記載のドライバ装置。前記第1のデジタルアナログ変換器の出力に接続され、出力が第1の信号線に接続された第1の出力アンプと、前記第2のデジタルアナログ変換器の出力に接続され、出力が第2の信号線に接続された第2の出力アンプを備えた請求項1記載のドライバ装置。前記第1の出力アンプの出力と、前記第2の出力アンプの出力は、前記制御信号で切替制御される出力スイッチを介して第1、第2のデータ線にストレート接続又は交差接続する、請求項11記載のドライバ装置。請求項1乃至12のいずれか1項に記載のドライバ装置を備え、前記ドライバ装置は液晶表示パネルを駆動する表示装置。以下に関連技術の分析を与える。図18を参照して説明した関連技術特許文献2では、階調電圧生成部23のガンマアンプ232a、232bに入力される電圧の極性を反転して交流駆動を行うようにしている。この関連技術においては、正極性と負極性とで、ガンマ抵抗及びDAC回路を共用している場合に適用が限定されている。ただし、極性と-極性とでガンマ抵抗及びDAC回路を共用している場合には、関連技術でオフセットのキャンセルが実現可能である。例えば図16に示すように、正極性と負極性とで、別々のガンマ抵抗及びDAC回路を備えた一般的なソースドライバにはそのまま適用することが出来ない。図16において、正極性Vp1、VpnをガンマアンプAP1、APnで増幅した電圧がガンマ抵抗1ラダー抵抗の両端の端子電圧として供給され、ガンマ抵抗1の抵抗分割電圧がDACp1に入力され、DACp1から正極性電圧が出力される。また負極性Vn1、VnnをガンマアンプAn1、Annで増幅した電圧がガンマ抵抗2ラダー抵抗の両端の端子電圧として供給され、ガンマ抵抗2の抵抗分割電圧がDACn1に入力され、DACn1から負極性電圧が出力される。ここで、図16の構成に対して、図18を参照して説明した関連技術特許文献2を適用した例参考例を考える。この場合、ガンマアンプとガンマ抵抗1、2との間にも、切換スイッチを挿入する必要がある。この場合、切換スイッチの抵抗分だけ、ガンマ抵抗に印加される電圧がシフトすることになる。さらに、切換スイッチの抵抗によるガンマ抵抗の電圧のシフト量も、切換スイッチの抵抗のバラツキによって変動する。さらに上記問題点とは別の観点において、図18を参照して説明した関連技術特許文献2の構成は、所謂VCOM反転駆動でのみ、その作用効果を奏することができるドライバであり、例えば低消費電力化と高画質化の両方が同時に要求される大型テレビ等のドライバに、そのまま適用することはできない。その理由は以下の通りである。対向基板電極電圧VCOMは、正極性の最低電圧VγL以下の電圧であり、且つ、負極性の最高電圧VγH以上の電圧である必要がある。図18に示した回路において、この条件を満たすためには、例えば、SWaがVγHを選択し、SWbがVγLを選択して正極性を出力するものとした場合、VCOM電圧は、VγL以下の電圧である必要がある。その後、極性が切り替わって、負極性を出力するときには、VCOM電圧はVγH以上の電圧である必要がある。つまり、図18の回路を備えたドライバを表示装置に用いるには、VCOM電圧は、正極性の時にはVγL以下の電圧であり、且つ、負極性の時にはVγHよりも高い電圧である必要がある。この条件を満たすためには、VCOM電圧は、極性に応じてその電圧値を変化させるVCOM反転駆動にしか適用できないことが明らかにされたものと思料される。VCOM電圧が印加される対向電極は、全ての画素容量、補助容量とデータ配線の主な寄生容量の対向電極であり、表示パネルの中で最も容量値が大きい。この電圧値をライン毎ライン反転駆動またはフレーム毎フレーム反転駆動に変える必要があるということは、低消費電力化に限界があることを意味する。また図18に示した回路構成において、VCOM反転駆動では、出力Y1乃至Ypは同時にはいずれか一方の極性しか出力することができず、大型液晶テレビ等の良好な画質高画質が期待される駆動方式に用いられるドット反転やカラム反転駆動のための、同一ラインの隣接画素間で逆極性の電圧で駆動するドライバには適用できない。VCOM反転駆動は、ドライバの電源電圧を半分にすることができるという利点があるため、対向電極の容量値が問題とならない小型の表示パネルであって、ライン反転又はフレーム反転方式の駆動でも、画質に問題が起きない、階調数が比較的少ない表示パネルに用いられることが多い。つまり、大型テレビ等に要求される、大画面化及び低消費電力化と、高画質化を実現するためのドット反転又はカラム反転駆動が要求されるドライバには、関連技術特許文献2等の回路をそのまま用いることはできない。本発明は、上記問題点の少なくとも1つを解決するものであり、概略以下の構成とされるただし、限定されるものでない。本発明によれば、正極性の第1及び第2の電圧が与えられる第1及び第2の電圧端子と、負極性の第3及び第4の電圧が与えられる第3及び第4の電圧端子と、第1乃至第4の差動段と、直列に接続した複数の抵抗を含む第1及び第2の抵抗アレイと、前記第1の抵抗アレイの第1及び第2のノードにそれぞれ出力が接続された第1及び第2の出力段と、前記第2の抵抗アレイの第1及び第2のノードにそれぞれ出力が接続された第3及び第4の出力段と、前記第1及び第3の電圧端子と前記第1及び第3の差動段の入力間に接続された第1のスイッチと、前記第2及び第4の電圧端子と前記第2及び第4の差動段の入力間に接続された第2のスイッチと、前記第1及び第3の差動段の出力と前記第1及び第3の出力段の入力の間に接続された第3のスイッチと、前記第2及び第4の差動段の出力と前記第2及び第4の出力段の入力の間に接続された第4のスイッチと、前記第1の抵抗アレイで抵抗分割された電圧を受け、入力デジタル信号に応じた電圧を出力する第1のデジタルアナログ変換器と、前記第2の抵抗アレイで抵抗分割された電圧を受け、入力デジタル信号に応じた電圧を出力する第2のデジタルアナログ変換器と、を備え、切換制御信号に応答して、前記切換制御信号が第1の論理値のとき、前記第1乃至第4のスイッチにより、前記第1及び第2の電圧端子が前記第1及び第2の差動段の入力にそれぞれ接続され、前記第3及び第4の電圧端子が前記第3及び第4の差動段の入力にそれぞれ接続され、前記第1及び第2の差動段の出力が前記第1及び第2の出力段の入力にそれぞれ接続され、前記第3及び第4の差動段の出力が前記第3及び第4の出力段の入力にそれぞれ接続され、前記切換制御信号が第2の論理値のとき、前記第1乃至第4のスイッチにより、前記第1及び第3の電圧端子が前記第3及び第1の差動段の入力にそれぞれ接続され、前記第2及び第4の電圧端子が前記第4及び第2の差動段の入力にそれぞれ接続され、前記第3及び第1の差動段の出力が前記第1及び第3の出力段の入力にそれぞれ接続され、前記第4及び第2の差動段の出力が前記第2及び第4の出力段の入力に接続される、ドライバ装置ドライバが提供される。本発明によれば、階調電圧を生成する抵抗ラダーガンマ抵抗へ電圧を印加するアンプのオフセットの影響を抑制し、回路規模の増大を抑制しながら、ブロックむら、フリッカ等を抑制し、画質の向上させることができる。さらに、ガンマアンプのオフセットキャンセル回路を不要としている。正極性と負極性で別の抵抗アレイ、DACを備えたドライバに適用して好適とされる。以下に好ましい形態を説明する。駆動装置のいくつかの好ましい形態において、正極性側、負極性側のガンマ抵抗に対して基準電圧をそれぞれ与えるアンプガンマアンプを構成する差動段ADp1、ADn1、ADp2、ADn2の前段と後段に、切換スイッチSWa1、SWb1、SWa2、SWb2を挿入し、例えば極性制御信号POLの値の反転に応答して、正極性側と負極性側の差動段の接続を切換える。より詳細には、正極性の第1及び第2の電圧が与えられる第1及び第2の電圧端子図1のVp1、Vp2と、負極性の第3及び第4の電圧が与えられる第3及び第4の電圧端子図1のVn1、Vn2と、第1乃至第4の差動段図1のADp1、ADp2、ADn1、ADn2と、直列に接続した複数の抵抗を含む第1及び第2の抵抗アレイ図1のガンマ抵抗1、2と、前記第1の抵抗アレイの第1及び第2のノードにそれぞれ出力が接続された第1及び第2の出力段図1のAOp1、AOp2と、前記第2の抵抗アレイの第1及び第2のノードにそれぞれ出力が接続された第3及び第4の出力段図1のAOn1、AOn2と、前記第1及び第3の電圧端子Vp1、Vn1と前記第1及び第3の差動段ADp1、ADn1の入力間に接続された第1のスイッチ図1のSWa1と、前記第2及び第4の電圧端子Vp2、Vn2と前記第2及び第4の差動段ADp2、ADn2の入力間に接続された第2のスイッチ図1のSWa2と、前記第1及び第3の差動段ADp1、ADn1の出力と前記第1及び第3の出力段AOp1、AOn1の入力の間に接続された第3のスイッチ図1のSWb1と、前記第2及び第4の差動段ADp2、ADn2の出力と前記第2及び第4の出力段AOp2、AOn2の入力の間に接続された第4のスイッチ図1のSWb2と、前記第1の抵抗アレイガンマ抵抗1で抵抗分割された電圧を受け、入力デジタル信号に応じた電圧を出力する第1のデジタルアナログ変換器図1のDACp1と、前記第2の抵抗アレイガンマ抵抗2で抵抗分割された電圧を受け、入力デジタル信号に応じた電圧を出力する第2のデジタルアナログ変換器図1のDACn1と、を備えている。前記第1乃至第4のスイッチSWa1、SWa2、SWb1、SWb2は、入力される切換制御信号例えば極性判定信号POLが第1の論理値のとき、前記第1及び第2の電圧端子Vp1、Vp2を前記第1及び第2の差動段ADp1、ADp2の入力にそれぞれ接続し、前記第3及び第4の電圧端子Vn1、Vn2を前記第3及び第4の差動段ADn1、ADn2の入力にそれぞれ接続し、前記第1及び第2の差動段ADp1、ADp2の出力を前記第1及び第2の出力段AOp1、AOp2の入力にそれぞれ接続し、前記第3及び第4の差動段ADn1、ADn2の出力を前記第3及び第4の出力段AOn1、AOn2の入力にそれぞれ接続する。前記第1乃至第4のスイッチSWa1、SWa2、SWb1、SWb2は、前記切換制御信号が第2の論理値のとき、前記第1及び第3の電圧端子Vp1、Vn1を前記第3及び第1の差動段ADn1、ADp1の入力にそれぞれ接続し、前記第2及び第4の電圧端子Vp2、Vn2を前記第4及び第2の差動段ADn2、ADp2の入力にそれぞれ接続し、前記第3及び第1の差動段ADn1、ADp1の出力を前記第1及び第3の出力段AOp1、AOn1の入力にそれぞれ接続し、前記第4及び第2の差動段ADn2、ADp2の出力を前記第2及び第4の出力段AOp2、AOn2の入力にそれぞれ接続する。さらに、前記第1乃至第4の差動段ADp1、ADp2、ADn1、ADn2は、前記第1及び第2のスイッチSWa1、SWa2から出力される電圧を非反転入力端子にそれぞれ入力し、前記第1及び第3の差動段ADp1、ADn1の反転入力端子と、前記第1及び第3の出力段AOp1、AOn1の出力との間に接続された第5のスイッチ図2のSWc1と、前記第2及び第4の差動段ADp2、ADn2の反転入力端子と、前記第2及び第4の出力段AOp2、AOn2の出力との間に接続された第6のスイッチ図2のSWc2と、を備えている。例えば極性反転信号切換制御信号POLが第1の論理値のとき、正極性側の第1の電圧Vp1、及び負極性側の第1の電圧Vn1は第1のスイッチSWa1を介して、それぞれ第1及び第3のガンマアンプの差動段ADp1、ADn1の非反転入力端子に入力され、それぞれのガンマアンプの差動段ADp1、ADn1の出力は第3のスイッチSWb1からそれぞれ第1及び第3のガンマアンプの出力段AOp1、AOn1を介してそれぞれ第1及び第2のガンマ抵抗の一端に出力されるとともに、第5のスイッチSWc1によってそれぞれ第1及び第3のガンマアンプの差動段ADp1、ADn1の反転入力端子に入力される。一方、このとき、正極性側の第2の電圧Vp2、及び負極正側の第2の電圧Vn2は、第2のスイッチSWa2を介して、それぞれ第2及び第4のガンマアンプの差動段ADp2、ADn2の非反転入力端子に入力され、それぞれ第2及び第4のガンマアンプの差動段ADp2、ADn2の出力は、第4のスイッチSWb2からそれぞれ第2及び第4のガンマアンプの出力段AOp2、AOn2を介してそれぞれ第1及び第2のガンマ抵抗の他端に出力されるとともに、第6のスイッチSWc2によってそれぞれ第2及び第4のガンマアンプの差動段ADp2、ADn2の反転入力端子に入力される。これにより、第1及び第2のガンマアンプの差動段と第1及び第2のガンマアンプの出力段とがそれぞれボルテージフォロアアンプを構成するため、正極性の第1の電圧Vp1は第1のガンマアンプの差動段ADp1のオフセットを持ってガンマ抵抗1の一端に出力され、正極性の第2の電圧Vp2は第2のガンマアンプの差動段ADp2のオフセットを持ってガンマ抵抗1の他端に出力される。また、第3及び第4のガンマアンプの差動段と第3及び第4のガンマアンプの出力段とがそれぞれボルテージフォロアアンプを構成するため、負極性の第1の電圧Vn1は第3のガンマアンプの差動段ADn1のオフセットを持ってガンマ抵抗2の一端に出力され、負極性の第2の電圧Vn2は第4のガンマアンプの差動段ADn2のオフセットを持ってガンマ抵抗2の他端に出力される。極性反転信号POLが第1の論理値から反転し第2の論理値のとき、正極性側の第1の電圧Vp1、及び負極性側の第1の電圧Vn1は、第1のスイッチSWa1を介して、それぞれ第3及び第1のガンマアンプの差動段ADn1、ADp1の非反転入力端子に入力され、それぞれのガンマアンプの差動段ADn1、ADp1の出力は第3のスイッチSWb1からそれぞれ第1及び第3のガンマアンプの出力段AOp1、AOn1を介してそれぞれ第1及び第2のガンマ抵抗の一端に出力されるとともに、第5のスイッチSWc1によってそれぞれ第3及び第1のガンマアンプの差動段ADn1、ADp1の反転入力端子に入力される。一方、このとき、正極性の第2の電圧Vp2、及び負極性側の第2の電圧Vn2は、第2のスイッチSWa2を介して、それぞれ第4及び第2のガンマアンプの差動段ADn2、ADp2の非反転入力端子に入力され、それぞれ第4及び第2のガンマアンプの差動段ADn2、ADp2の出力は、第4のスイッチSWb2からそれぞれ第2及び第4のガンマアンプの出力段AOp2、AOn2を介してそれぞれ第1及び第2のガンマ抵抗の他端に出力されるとともに、第6のスイッチSWc2によってそれぞれ第4及び第2のガンマアンプの差動段ADn2、ADp2の反転入力端子に入力される。これにより、第3及び第4のガンマアンプの差動段と第1及び第2のガンマアンプの出力段とがそれぞれボルテージフォロアアンプを構成するため、正極性の第1の電圧Vp1は第3のガンマアンプの差動段ADn1のオフセットを持ってガンマ抵抗1の一端に出力され、正極性の第2の電圧Vp2は第4のガンマアンプの差動段ADn2のオフセットを持ってガンマ抵抗1の他端に出力される。また、第1及び第2のガンマアンプの差動段と第3及び第4のガンマアンプの出力段とがそれぞれボルテージフォロアアンプを構成するため、負極性の第1の電圧Vn1は第1のガンマアンプの差動段ADp1のオフセットを持ってガンマ抵抗2の一端に出力され、負極性の第2の電圧Vn2は第2のガンマアンプの差動段ADp2のオフセットを持ってガンマ抵抗2の他端に出力される。極性反転信号POLの値に応じて正極性側の電圧を出力するときと、変化した極性反転信号POLの値に応じて負極性側の電圧を出力するときとで、ガンマアンプの差動段が同一であることから、極性反転信号POLの値が変わった時の1つの出力端子について、符号を含むオフセット値が同一となるのに対して、対向基板電極電圧VCOMを基準とした映像信号電圧が正極と負極とで極性が異なるため、正極性側と負極性側の出力の振幅差において、オフセットが、空間積分ディザリング;dithering及び時間積分によって、キャンセルされ、表示装置の観察者にとって、ガンマアンプのオフセットが見えなくなる。参考例として前述したように、図18の構成を図16に適用した場合、ガンマアンプ図18の232a、bとガンマ抵抗図18の233との間にも切換スイッチを挿入して接続を切換えないと、階調アンプ図18の24自体の持つオフセットを直接的にキャンセルすることはできない。ガンマアンプ図18の232a、bとガンマ抵抗図18の233との間にも切換スイッチを入れた場合、スイッチの抵抗分だけガンマ抵抗図18の233に掛かる電圧がシフトしてしまい、シフトする値もスイッチの抵抗バラツキによって変動してしまうという問題が発生する。これに対して、本発明の形態によれば、ガンマアンプを差動段と出力段に分離し、その間に接続を切り換えることで、階調電圧を生成する抵抗ラダーガンマ抵抗へ電圧を印加するアンプのオフセットの影響を抑制している。また、特に制限されるものではないが、本発明の形態によれば、大画面テレビ等、低消費電力で、高画質のドット反転又はカラム反転に必要な、対向基板電極電圧VCOMが一定値の表示装置において、ガンマアンプの差動部のオフセットの影響を抑制することができる。例示的な実施形態について説明する。<実施形態1>図1は、実施形態1の駆動装置ドライバの構成を示す図である。図1を参照すると、正極性側の外部入力電源Vp1、Vp2外部入力電源Vp1、Vp2に接続する電源端子の電源電圧が、スイッチSWa1、SWa2、ガンマアンプ差動段、スイッチSWb1、SWb2、ガンマアンプ出力段AOp1、AOp2を介して、正極性用のガンマ抵抗1へと入力される。ガンマ抵抗1にて抵抗分割された階調電圧群が、DAC回路DACp1へと入力され、DAC回路DACp1では、入力デジタル信号映像デジタル信号に対応した階調電圧が選択され、正極性側の出力電圧が決まる。DAC回路DACp1の出力は出力アンプ出力AMP不図示へ入力され、出力アンプの出力は、図示されない出力スイッチを介して液晶表示装置LCDLiquidCristalDisplayパネル不図示のデータ線に接続される。なお、ガンマ抵抗1からDAC回路に出力される階調電圧群は、複数の出力アンプのそれぞれに対応して設けられる複数のDACp1不図示に共通に供給される。負極性側の外部入力電源Vn1、Vn2外部入力電源Vn1、Vn2に接続する電源端子の電源電圧が、スイッチSWa1、SWa2、ガンマアンプ差動段、スイッチSWb1、SWb2、ガンマアンプ出力段AOn1、AOn2を介して負極性用のガンマ抵抗2へと入力される。ガンマ抵抗2にて抵抗分割された階調電圧群が、DAC回路DACn1へと入力され、DAC回路DACn1では、入力デジタル信号映像デジタル信号に対応した階調電圧が選択され、負極性側の出力電圧が決まる。DAC回路DACn1の出力は出力アンプ出力AMP不図示へ入力され、出力アンプの出力は、図示されない出力スイッチを介して液晶表示装置LCDパネル不図示のデータ線に接続される。なお、ガンマ抵抗2からDAC回路に出力される階調電圧群は、複数の出力アンプのそれぞれに対応して設けられる複数のDACn1不図示に共通に供給される。なお、図1では、簡単のため、DAC回路DACp1、DACn1へ共通に入力されるデジタル信号映像デジタル信号は図示されていない。DACp1、DACn1にそれぞれ接続する出力アンプの出力対は、極性反転信号不図示に基づき、出力スイッチ不図示を介して、対応するデータ線対にストレート接続されるか、クロス交差接続される。ガンマアンプを、ガンマアンプ差動段入力差動段と、ガンマアンプ出力段に分割し、ガンマアンプ差動段と、ガンマアンプ差動段の出力を受けるガンマアンプ出力段とで、1つのガンマアンプとして機能する。すなわち、ガンマアンプ差動段ADp1、ADp2と、ガンマアンプ差動段ADn1、ADn2と、ガンマアンプ出力段AOp1、AOp2と、ガンマアンプ出力段AOn1、AOn2と、Vp1、Vn1と、ガンマアンプ差増段ADp1、ADn1の入力非反転入力間に配設されたスイッチSwa1と、Vp2、Vn2と、ガンマアンプ差増段ADp2、ADn2の入力非反転入力間に配設されたスイッチSwa2と、ガンマアンプ差増段ADp1、ADn1の出力と、ガンマアンプ出力段AOp1、AOn1の入力との間に配設されたスイッチSWb1と、ガンマアンプ差増段ADp2、ADn2の出力と、ガンマアンプ出力段AOp2、AOn2の入力との間に配設されたスイッチSWb2と、を備えている。スイッチSwa1、Swa2、SWb1、SWb2は、極性反転信号POL図1では図示されないによって、例えば、POL=Highのとき、2入力を2つの出力にストレート出力し、POL=Lowのとき、2入力を2つの出力にクロス交差出力する構成とされ、正極性側のガンマアンプ差動段例えばADp1と負極性側のガンマアンプ差動段例えばADn1の入れ換えが行われる。すなわち、極性反転毎に、スイッチSWa1、SWa2、スイッチSWb1、SWb2を切換えることで、共通のガンマアンプ出力段に対して、正極性側のガンマアンプ差動段と負極性側のガンマアンプ差動段を入れ換えて使用する。例えば、極性反転信号POL=Highのとき、Vp1→SWa1→ADp1→SWb1→AOp1→ガンマ抵抗1の一端;Vn1→SWa1→ADn1→SWb1→AOn1→ガンマ抵抗2の一端;Vp2→SWa2→ADp2→SWb2→AOp2→ガンマ抵抗1の他端;Vn2→SWa2→ADn2→SWb2→AOn2→ガンマ抵抗2の他端;の接続形態とされる。極性反転信号POL=Lowのとき、Vp1→SWa1→ADn1→SWb1→AOp1→ガンマ抵抗1の一端;Vn1→SWa1→ADp1→SWb1→AOn1→ガンマ抵抗2の一端;Vp2→SWa2→ADn2→SWb2→AOp2→ガンマ抵抗1の他端;Vn2→SWa2→ADp2→SWb2→AOn2→ガンマ抵抗2の他端;の接続形態とされる。すなわち、POL=Highのとき、AOp1がADp1の出力を受けガンマ抵抗1の一端に電圧Vp1を供給し、AOp2がADp2の出力を受けガンマ抵抗1の他端に電圧Vp2を供給し、AOn1がADn1の出力を受けガンマ抵抗2の一端に電圧Vn1を供給し、AOn2がADn2の出力を受けガンマ抵抗2の他端に電圧Vn2を供給する。POL=Lowのとき、AOp1がADn1の出力を受けガンマ抵抗1の一端に電圧Vp1を供給し、AOp2がADn2の出力を受けガンマ抵抗1の他端に電圧Vp2を供給し、AOn1がADp1の出力を受けガンマ抵抗2の一端に電圧Vn1を供給し、AOn2がADp2の出力を受けガンマ抵抗2の他端に電圧Vn2を供給する。なお、特に制限されないが、正極性側は、VDD≧Vp1>Vp2、負極性側は、Vn2>Vn1≧VSSとされる。この場合、ガンマ抵抗1の一端AOp1の出力は他端AOp2の出力よりも高電位とされ、ガンマ抵抗2の一端AOn1の出力は他端AOn2の出力よりも低電位とされる。上記の通り、例えばガンマアンプ出力段AOp1は、極性反転信号POL=Highのとき、正極性側のガンマアンプ差動段ADp1に接続して1つのガンマアンプを構成し、POL=Lowのときは、負極性側のガンマアンプ差動段ADn1の出力に接続して1つのガンマアンプを構成する。ガンマアンプ出力段AOp2は、POL=Highのとき、正極性側のガンマアンプ差動段ADp2の出力に接続して1つのガンマアンプを構成し、POL=Lowのときは、負極性側のガンマアンプ差動段ADn2に接続して1つのガンマアンプを構成する。ガンマアンプ出力段AOn1は、POL=Highのとき、負極性側のガンマアンプ差動段ADn1の出力に接続して1つのガンマアンプを構成し、POL=Lowのときは、正極性側のガンマアンプ差動段ADp1の出力に接続して1つのガンマアンプを構成する。ガンマアンプ出力段AOn2は、POL=Highのとき、負極性側のガンマアンプ差動段ADn2の出力に接続してガンマアンプを構成し、POL=Lowのときは、正極性側のガンマアンプ差動段ADp2の出力に接続してガンマアンプを構成する。なお、本実施形態において、ドット反転等、1ライン分の映像アナログデータ出力タイミングを示すストローブ信号STBパルス不図示の入力ごとに極性が入替わる場合の駆動において、ストローブ信号STBの周期が短く、極性切換えごとに、スイッチSwa1、Swa2、SWb1、SWb2において、ガンマアンプ差動段の切換えが時間的に間に合わない場合は、フレーム毎にガンマアンプの差動段の入れ替えを行うようにしてもよい。この場合、スイッチSwa1、Swa2、SWb1、SWb2の切り換えには、ストローブ信号STBではなく、フレーム信号を用いればよい。この場合、フレーム毎にガンマアンプ差動段が切り替えられる構成とされる。なお、ストローブ信号ロウ駆動ストローブ信号STBは、図17の表示コントローラー950から1水平期間毎に出力される信号であり、図17のデータドライバ980から、表示部LCDパネル960上の全てのデータ線962に1ライン分の映像アナログ信号を出力する期間を制御する。本実施形態によれば、出力電圧DACの出力が接続される出力アンプの出力電圧について、正極性側を出力する場合と、負極性側を出力する場合とで、同一のガンマアンプ差動段が使用される。すなわち、連続した2つのドット又は連続した2フレームに亘って一つのドットが同じ映像デジタル信号を表示する場合、極性反転信号POL=Highで、電圧Vp1を出力している出力端子DACp1の出力を受ける出力アンプの出力が接続されるドライバの出力端子は、極性反転信号POL=Lowでは、DACn1の出力を受ける出力アンプからの電圧Vn1を出力することになるが、極性反転信号POL=HighでVp1を出力する場合と、極性反転信号POL=LowでVn1を出力する場合のいずれにおいても、ガンマアンプ差動段としてADp1を使用することになる。また、極性反転信号POL=Highで電圧Vn1を出力している出力端子DACn1の出力を受ける出力アンプの出力が接続されるドライバの出力端子は、極性反転信号POL=Lowでは、電圧Vp1を出力することになるがDACp1の出力を受ける出力アンプの出力からVp1が出力される、POL=HighでVn1を出力する場合、POL=LowでVp1を出力する場合のいずれにおいても、ガンマアンプ差動段としてADn1を使用することになる。ガンマアンプ差動増幅器のオフセットは、ほとんど差動段ガンマアンプ差動段の特性によって決まることから、差動段が同一であれば、出力段が切り換わっても、ガンマアンプのオフセット値は、切り換え前後で一定となる。その結果、極性反転POLのHighとLowの切り換えの前後での出力振幅差で見ると、ガンマアンプのオフセット値は見えなくなる。例えばガンマアンプ差動段ADp1のオフセットをA、ガンマアンプ差動段ADn1のオフセットをaとした場合、POL=Highで電圧Vp1を出力している第1出力端子ドライバの第1出力端子は、Vp1と当該第1出力端子の経路に、ガンマアンプ差動段ADp1が含まれることから、出力電圧はVp1Aとなる。POL=Lowにおいて、Vn1を出力する前記第1出力端子ドライバの前記第1出力端子は、Vn1と当該出力端子の経路に、ガンマアンプ差動段ADp1が含まれることから、出力電圧はVn1Aとなる。その結果、極性反転前後での前記第1出力端子の出力振幅差は、Vp1A-Vn1A=Vp1-Vn1となり、ガンマアンプのオフセットは見えなくなる。その結果、ブロック毎チップ毎のガンマアンプのオフセットの差分によって発生するブロックむらは抑制される。また、POL=Highで電圧Vn1を出力している第2出力端子第1出力端子の隣の端子は、Vn1と前記第2出力端子の経路に、ガンマアンプ差動段ADn1が含まれることから、出力電圧はVn1aとなる。同様に、POL=Lowにおいて、Vp1を出力する前記第2出力端子は、Vp1と当該出力端子の経路に、ガンマアンプ差動段ADn1が含まれることから、出力電圧はVp1aとなる。その結果、極性反転前後での前記第2の出力端子の出力振幅差は、Vn1a-Vp1a=Vn1-Vp1となり、ガンマアンプのオフセットは見えなくなる。ところで、反転駆動の液晶画素の、連続した画素、及び複数のフレームに亘って同一の透過率を期待する場合の均一性の評価に、出力振幅差を用いたが、これは、当業者には良く利用されているの評価関数である。ここで、簡単に説明すると、以下のようになる。液晶画素の透過率は、画素に印加される電圧画素電圧の絶対値で決定し、その画素電圧の極性によらない。また、液晶画素の反転駆動では、連続した2つの画素や同一の画素の連続した2つのフレームで画素電圧は、対向基板電極電圧VCOMを基準にして必ず逆の極性になる。このため、隣り合った逆の極性の画素電圧の差や、前のフレームの画素電圧と後のフレームの画素電圧の差は、2つの画素の透過率の平均値の2倍に比例することになる。電圧の差を見るだけで、液晶画素の透過率の空間的及び時間的平均が求められることから、この評価関数は、当業者の間で広く使用されている。図15は、本実施形態における液晶表示パネル上での表示イメージを模式的に示したものである。図15Aは、カラム反転駆動方式の場合の正極性と負極性のオフセットA、aを画素毎に表示した図である。フレーム1Frame1において、ガンマアンプ差動段ADp1を使用したドットについては、画素容量の充電電圧にオフセット電圧A、ガンマアンプ差動段ADn1を使用したドットについては画素容量の充電電圧にオフセット電圧aを持っている。フレーム2Frame2に切り替わると、ドットは、カラム単位に全て逆極性となるがPOLが反転、使用するガンマアンプ差動段は入れ替わらない。このため、画素の充電電圧が持つオフセット値は、Frame1と代わらない。例えば、1列目のドットと2列目のドットは、フレーム1では例えばPOL=High、図1のDACp1、DACn1の出力でそれぞれ駆動され、それぞれの画素容量の充電電圧のオフセットはA、aであり、フレーム2では、極性反転しPOL=Low、図1のDACn1、DACp1の出力で駆動されるが、使用するガンマアンプ差動段は正極性駆動時と同一であるため、画素容量の充電電圧のオフセットはA、aである。すなわち、フレーム1Frame1でオフセット電圧Aを持っていたドットは、フレーム2Frame2でもオフセットA、フレーム1Frame1でオフセット電圧aをも持っていたドットはフレーム2Frame2でもオフセットaを持つことになる。この原理は、カラム反転駆動でもドット反転駆動でも同じである。極性反転に対して、ガンマアンプの差動段は入れ換えず、出力段側を入れ換えることで、オフセット値が常に同じとなり、フリッカは発生しない図15Bは、ドット反転駆動方式の場合の正極性と負極性のオフセットA、aを画素毎に表示した図である。例えば、第1行第1列のドットと第1行第2列のドットは、フレーム1では例えばPOL=High、図1のDACp1とDACn1の出力でそれぞれ駆動され、それぞれの画素容量の充電電圧のオフセットはA、aであり、フレーム2では、図1のDACn1とDACp1の出力でそれぞれ駆動され、それぞれの画素容量の充電電圧のオフセットはA、aである。1行下の第2行第1列のドットと第2行第2列のドットは、フレーム1では、図1のDACn1とDACp1の出力でそれぞれ駆動され、それぞれの画素容量の充電電圧のオフセットはA、aであり、フレーム2では、図1のDACp1とDACn1の出力でそれぞれ駆動され、それぞれの画素容量の充電電圧のオフセットはA、aである。各ドットのオフセット値が常に同じとなり、フリッカは発生しない。なお、ストローブ信号STBの周期が短く、極性反転ごとに、スイッチSwa1、Swa2、SWb1、SWb2の切換えが時間的に間に合わない場合は、図15Cのように、フレーム毎にのみ、図1のスイッチSWa1、SWa2、SWb1、SWb2の切り換えを行う。本実施形態によれば、時間平均だけでオフセットを見えなくしているのではなく、隣接又は斜め隣接の空間的にもオフセットをキャンセルするため、ガンマアンプのオフセット値が大きい場合、あるいは、フレーム周期が長い場合でも、フリッカが目立つことが無い。また、上記参考例で説明したように、ガンマアンプ前後にスイッチを挿入する構成とした場合、ガンマアンプの出力に接続されるスイッチの抵抗分だけ電圧が変動し、スイッチの抵抗値のバラツキによってブロックむらの発生が起こることが考えられる。本実施形態によれば、差動段のみを入れ替えるようにすることで、ガンマアンプの出力にはスイッチは不要となり、スイッチの抵抗バラツキによる影響も無くなる。液晶表示パネルのドットごとの振幅差偏差に対するオフセット電圧の影響がキャンセルされるため、ブロックムむら、フリッカの抑制/解消に貢献する。さらに、ガンマアンプにオフセットキャンセル回路を設けることを不要とし、回路規模の増大を抑制する。このように、本実施形態は、正極性と負極性とで別々のガンマ抵抗及びDAC回路を備えたソースドライバに適用可能である。<出力段の出力の差動段への帰還接続形態>なお、図1では、ボルテージフォロワ構成のガンマアンプの差動段ADp1、ADn1、ADp2、ADn2の反転入力端子-端子の接続について示していない。これは、ガンマアンプ差動段ADp1、ADn1、ADp2、ADn2の反転入力端子-端子の接続を記載した場合、配線が多くなり、配線の交差等で、発明の理解の容易化に資することにならないためである。そこで、図2を用いて、ガンマアンプ差動段ADp1、ADn1の接続構成について説明する。図2Aに示すように、ガンマアンプ差動段ADp1、ADn1の非反転入力端子は、スイッチSwa1を介してVp1又はVn1に接続され、ガンマアンプ差動段ADp1、ADn1の反転入力端子-は、2入力2出力スイッチSWc1を介して出力段AOp1又はAOn1の出力に接続される。図2Bに示すように、ガンマアンプ差動段ADp2、ADn2の非反転入力端子は、スイッチSwa2を介してVp2又はVn2に接続され、ガンマアンプ差動段ADp2、ADn2の反転入力端子-は、2入力2出力スイッチSWc2を介して、出力段AOp2又はAOn2の出力に接続される。図2Aにおいて、POL=Highのとき、差動段ADp1、ADn1の非反転入力端子には、スイッチSWa1を介して、Vp1、Vn1がそれぞれ入力され、差動段ADp1、ADn1の出力はスイッチSwb1を介して、出力段AOp1、AOn1にそれぞれ入力され、出力段AOp1、AOn1の出力は、スイッチSWc1を介して、それぞれ、差動段ADp1、ADn1の反転入力端子-に帰還入力され、図3Aに示すように、ADp1とAOp1、ADn1とAOn1とは、それぞれ理想的には電圧ゲイン1のボルテージフォロワを構成する。同様に、図2BのADp2とAOp2、ADn2とAOn2とは、それぞれ理想的には電圧ゲイン1のボルテージフォロワを構成する。POL=Lowのとき、図2Aにおいて、差動段ADp1、ADn1の非反転入力端子には、スイッチSWa1を介して、Vn1、Vp1がそれぞれ入力され、差動段ADp1、ADn1の出力は、スイッチSWb1を介して、出力段AOn1、AOp1に入力され、AOn1、AOp1の出力は、スイッチSWc1を介して、差動段ADp1、ADn1の反転入力端子-にそれぞれ帰還入力される図3B参照。すなわち、図3Bに示すように、ADp1とAOn1で理想的には電圧ゲイン1のボルテージフォロワを構成し、ADn1とAOp1で理想的には電圧ゲイン1のボルテージフォロワを構成する。同様に、図2BのADp2とAOn2、ADn2とAOp2とは、それぞれ理想的には電圧ゲイン1のボルテージフォロワを構成する。<差動段と出力段の構成例1>図5は、本実施形態において、ガンマアンプの差動段と出力段への切り分けを説明するための図であり、切り分け後の差段段と出力段を一般的な等価回路を用いて示した図である。図5Aを参照すると、電源低位側電源VSSに一端が接続された定電流源の他端に共通ソースが接続され、非反転入力端子IN、反転入力端子IN-にゲートがそれぞれ接続されるNMOS差動対N1、N2と、VDDに一端が接続された定電流源の他端に共通ソースが接続され非反転入力端子IN、反転入力端子IN-にゲートがそれぞれ接続されるPMOS差動対P1、P2と、電源高位側電源VDDに接続され、差動対N1、N2の出力対N1、N2のドレインにそれぞれの入力ノードが接続された第1、第2のカレントミラーP3、P4、P5、P6と、電源低位側電源VSSに接続され、差動対P1、P2の出力対P1、P2のドレインに入力ノードと出力ノードが接続された第3のカレントミラーN3、N4を備え、第1、第2のカレントミラーP3、P4、P5、P6の出力ノードP3、P6のドレインは第3のカレントミラーの入力ノードN3のドレインと出力ノードN4のドレインにそれぞれ接続されている。トランジスタP2とN4のドレインの接続点が、スイッチSWb1又はSWb2を介して、出力段の入力端子後述のトランジスタN5のゲートに接続される。出力段は、電源VDDに接続されたカレントミラーP5、P6、P7と、カレントミラーP5、P6、P7の入力にドレインが接続され、VSSにソースが接続され、差動段の出力をゲートに受けるNMOSトランジスタN5と、電源VDDとVSS間に接続された出力段トランジスタP8、N6と、カレントミラーP5、P6、P7の出力ノードP6のドレインにソースが接続され、ドレインとゲートが接続されたPMOSトランジスタP9P9とP8は、P9を入力とするカレントミラーを構成と、を備え、PMOSトランジスタP9のドレインとP7のドレインはそれぞれ定電流源を介してVSSに接続され、PMOSトランジスタP8のゲートは、PMOSトランジスタP9のゲートに接続され、NMOSトランジスタN6のゲートは、カレントミラーP5、P6、P7の別の出力ノードであるPMOSトランジスタP7のドレインに接続されている。図5Bにおいては、差動段は図5Aと同様とされ、出力段の構成が、図5Aと相違しており、カレントミラーP5、P6、P7のP6のドレインは、ドレインとゲートが接続されたNMOSトランジスタN7N7とN6はカレントミラーを構成とを介して定電流源に接続され、PMOSトランジスタP8のゲートは、PMOSトランジスタP7のドレインに接続され、NMOSトランジスタN6のゲートは、NMOSトランジスタN7のゲートドレインに接続されている。特に制限されないが、図5Aは正極性側のガンマアンプ、図5Bは負極性側のガンマアンプとして用いられる。<スイッチSWa1SWa2の構成例>図6は、図1のスイッチSWa1SWa2の構成を等価回路で示した図である。電源Vp1Vp2からの電圧を受ける第1の入力端子と、電源Vn1Vn2からの電圧を受ける第2の入力端子と、差動段ADp1ADp2の非反転入力端子入力へ接続する第1の出力端子と、差動段ADn1ADn2の非反転入力端子入力へ接続する第2の出力端子と、第1の入力端子と第1の出力端子の間に挿入されたスイッチSWsPと、第2の入力端子と第2の出力端子との間に挿入されたスイッチSWsNと、第2の入力端子と第1の出力端子との間に挿入されたスイッチSWrPと、第1の入力端子と第2の出力端子との間に挿入されたスイッチSWrNを備えている。スイッチSWsP、SWsNは、極性反転信号POLの値に応じて共通にオン又はオフする。スイッチSWrP、SWrNは、極性反転信号POLBの値に応じてオン又はオフする。POL=Highのとき、スイッチSWa1SWa2はストレート接続とされ、Vp1はADp1の入力、Vn1はADn1の入力に接続され、POL=Lowのとき、スイッチSWa1SWa2はクロス接続とされ、Vp1はAdn1の入力、Vn1はADp1の入力に接続される。POLBは、極性反転信号POLのコンプリメンタリ相補信号であり、POL=Highの時に、POLB=Low、POL=Lowの時にPOLB=Highとなる図9参照。<スイッチSWb1SWb2の構成例>図7は、図1のスイッチSWb1SWb2の構成を等価回路で示した図である。図7に示すように、第1、第2の入力端子と第1、第2の出力端子の接続先が図6と異なるだけであり、構成と動作は図6と同一である。<スイッチSWc1SWc2の構成例>図8は、図2A、BのスイッチSWc1SWc2の構成を等価回路で示した図である。図8に示すように、第1、第2の入力端子と第1、第2の出力端子に接続先が図6と異なるだけであり、構成と動作は図6と同一である。<極性反転信号POLのタイミング波形>図9は、極性反転信号POLとPOLBのタイミング波形を模式的に示す図である。極性反転信号POLは、映像信号の垂直同期信号Vsyncの立ち上がりに同期してHigh/Lowをトグルするフレームごとに値を反転させる。極性反転信号POLBは、極性反転信号POLの反転信号である。<差動段と出力段の構成例2>図10A、Bは、ガンマアンプ差動段と出力段の別の構成例を示す図である。図10Aを参照すると、この差動段は、電源VSSに一端が接続された第1の定電流源と、第1の定電流源の他端に共通ソースがに接続され、ゲートがIn、In-を接続された第1の差動対N1、N2と、電源VDDに一端が接続された第2の定電流源と、第2の定電流源の他端に共通ソースがに接続され、ゲートにIn、In-が接続された第2の差動対P1、P2を備え、能動負荷及び出力プッシュプルアンプP9、N9を出力段としている。極性切替時に出力段の電位関係の変化が最小限のため、出力が安定するまでの時間が短くなる。差動対N1、N2の能動負荷はPMOSトランジスタP3、P4、P5、P6からなる第1のカスコードカレントミラーからなり、差動対P1、P2の能動負荷はNMOSトランジスタN3、N4、N5、N6からなる第2のカスコードカレントミラーからなり、第1のカスコードカレントミラーと第2のカスコードカレントミラーの入力間には、バイアス電圧BP1、BN1でバイアスされるPMOSトランジスタP7とNMOSトランジスタN7からなる第1の浮遊電流源、第1のカスコードカレントミラーと第2のカスコードカレントミラーの出力間には、バイアス電圧BP1、BN1でバイアスされるPMOSトランジスタP8とNMOSトランジスタN8からなる第2の浮遊電流源が接続され、出力段トランジスタP9、N9のゲートは第2の浮遊電流源N8、P8の両端ノードに接続されている。一端が出力OUTに接続された位相補償容量Cpの他端は、入力ノードTi12と第1のカスコードカレントミラーの接続ノードP4とP6のドレインの接続ノードに接続され、一端が出力OUTに接続された位相補償容量Cnの他端は、入力ノードTi13と第2のカスコードカレントミラーの接続ノードN4とN6のドレインの接続ノードに接続されている。図10の構成においては、極性切替時極性反転時に、出力段の電位関係の変化が最小限のため、出力が安定するまでの時間が短くなる。極性が変化する差動段が小さいため負荷がない、寄生容量が小さく、極性の切換えに伴う消費電力が小さい。極性切り換え時の出力段の位相補償容量Cp、Cnの電圧変動がほとんど無いため、切換えに伴う消費電力の増大を抑制する。<差動段と出力段の構成例3>図11A、Bは、ガンマアンプ差動段と出力段のさらに別の構成例を示す図である。図11A、Bに示すように、図10A、Bの構成において、差動段側に、能動負荷を含めたものである。すなわち、第1のカスコードカレントミラーP3、P4、P5、P6、第2のカスコードカレントミラーN3、N4、N5、N6、第1の浮遊電流源N7、P7、第2の浮遊電流源N8、P8が差動段を構成している。出力段は出力段トランジスタP9、N9と位相補償容量Cp、Cnを備えている。位相補償容量CpはOUTと入力Ti21間に接続され、Ti21は、差動段の第1のカスコードカレントミラーのP4とP6のドレインの接続ノードに接続される。位相補償容量CnはOUTと入力Ti24間に接続され、Ti24は、第2のカスコードカレントミラーのN4とN6のドレインの接続ノードに接続される。出力段トランジスタP9、N9のゲートはTi22、Ti23にそれぞれ接続され、Ti22、Ti23は、差動段の第1、第2のカスコードカレントミラーP6、N6のドレインと第2の浮遊電流源N8、P8の接続ノードにスイッチSWb1SWb2を介してそれぞれ接続される。差動アンプの電流が、極性切換え時に遮断されないため、差動段が安定するための時間が入力電圧の変化に対応するだけの最短時間になる。<差動段と出力段の構成例4>図12A、Bは、ガンマアンプ差動段と出力段のさらに別の構成例を示す図である。図12A、Bに示すように、図10A、Bの構成において、差動段側に能動負荷と第1の浮遊電流源を含めた構成である。すなわち、第1のカスコードカレントミラーP3、P4、P5、P6、第2のカスコードカレントミラーN3、N4、N5、N6、第1の浮遊電流源N7、P7が差動段を構成している。出力段は出力段トランジスタP9、N9と、第2の浮遊電流N8、P8と、位相補償容量Cp、Cnを備えている。位相補償容量CpはOUTと入力Ti21間に接続され、Ti21は、第1のカスコードカレントミラーのP4とP6のドレインの接続ノードに接続される。位相補償容量CnはOUTと入力Ti24間に接続され、Ti24は、第2のカスコードカレントミラーのN4とN6のドレインの接続ノードに接続される。出力段トランジスタP9、N9のゲートはTi22、Ti23にそれぞれ接続され、Ti22、Ti23は、差動段の第1、第2のカスコードカレントミラーP6、N6のドレインにスイッチSWb1SWb2を介してそれぞれ接続される。出力プッシュプルアンプを構成するトランジスタP9、N9のゲート電圧が、極性切替時にも維持されるため、負荷容量が最大の出力の変化が最小限で済む。これにより、出力電圧の安定に必要な時間が短くなり、極性切替による余計な消費電力も低く抑えることができる。<スイッチSWb1SWb2の構成例2>図13は、図10A、Bに示した差動段と出力段間を接続するスイッチSWb1SWb2の構成例を示す図である。差動段ADp1の出力To11、ADn1の出力To11と、出力段AOp1の入力Ti11、AOn1のTi11間には、図6の2入力、2出力のスイッチが設けられている。ADp1の出力To12、ADn1の出力To12と、AOp1の入力Ti12、AOn1の入力Ti12間には、図6の2入力、2出力のスイッチが設けられている。差動段ADp1の出力To13、ADn1の出力To13と、出力段AOp1の入力Ti13、AOn1の入力Ti13間には、図6の2入力、2出力のスイッチが設けられている。差動段ADp1の出力To14、ADn1の出力To14と、AOp1の入力Ti14、AOn1の入力Ti14間には、図6の2入力、2出力のスイッチが設けられている。<スイッチSWb1SWb2の構成例3>図14は、図11A、B、図12A、Bに示した差動段と出力段間を接続するスイッチSWb1SWb2の構成例を示す図である。差動段ADp1の出力To21、差動段ADn1の出力To21と、差動段AOp1の入力Ti21、差動段AOn1の入力Ti21間には、図6の2入力、2出力のスイッチが設けられている。差動段ADp1の出力To22、ADn1の出力To22と、AOp1の入力Ti22、AOn1の入力Ti22間には、図6の2入力、2出力のスイッチが設けられている。ADp1の出力To23、ADn1の出力To23と、AOp1の出力Ti23、AOn1の出力Ti23間には、図6の2入力、2出力のスイッチが設けられている。差動段ADp1の出力To24、差動段ADn1の出力To24と、出力段AOp1の入力Ti24、出力段AOn1の入力Ti24間には、例えば図6の2入力、2出力のスイッチが設けられている。図14に示すように、出力段の位相補償容量Cp、Cnの一端が接続する端子Ti21、Ti24と、差動段の端子To21、To21の接続の切り換えを制御するスイッチのオン、オフを制御する制御信号線POL、POLBに、遅延バッファB1、B2がそれぞれ挿入されている。これにより、差動段の切換えタイミングより位相保証容量のスイッチの切換えタイミングを遅くすることができ、位相補償容量の無駄な充放電を押さえることができるようになる。遅延バッファB1、B2の遅延時間は、極性切替時に差動段の出力の値が安定するまでの時間と同じ程度になるようにする。<実施形態2>ガンマ抵抗には、両端及び中間の複数点にガンマ階調電位補正用の基準電圧を入力してもよい。すなわち、前記実施形態では、正極性側の外部入力電源Vp1、Vp2、及び負極性側の外部入力電源Vn1、Vn2とそれぞれ2本ずつの場合にいて記載したが、3本以上n本の場合、ガンマ抵抗の両側だけでなく、途中にも外部電源電圧が印加される構成となる。この場合、ガンマアンプ差動段、ガンマアンプ出力段、スイッチを、全てn個で構成することで、同様な効果を得ることが可能となる。<実施形態3>図4は、実施形態3の構成を示す図である。ガンマアンプ差動段を、正極性側と負極性側とで入替えながら使用するため、差動段は、Pch差動対とNch差動対の両方を備えた、コンプリメント相補型構成にする必要がある。その場合、Vp1、Vn1がそれぞれガンマアンプのVDD電源電圧、VSS電源電圧に近づくと、Vp1に接続されたガンマアンプ差動段は、Nch差動対のみ、Vn1に接続されたガンマアンプ差動段は、Pch差動対のみで動作することとなり、常に同一の差動段を使用するという効果が得られなくなる。したがって、完全なレールツーレールrail-to-railアンプを実現する場合、上記の理由で、電源VDD、GNDに近い差動段を入れ換えても無駄である。そこで、例えば図4のように、Vp1、Vn1用のガンマアンプについては、スイッチによる差動段の切換えを行わない。Vp1を非反転入力端子に入力する差動段ADp1の出力は出力段AOp1に入力され、出力段AOp1の出力が差動段ADp1の反転入力端子-に帰還接続されている。Vn1を非反転入力端子に入力する差動段ADn1の出力は出力段AOn1に入力され、出力段AOn1の出力が差動段ADn1の反転入力端子-に帰還接続されている。Vp2~Vpn、Vn2~Vnn用のガンマアンプについてのみ差動段の切換えを行うという構成としてもよい。すなわち、Vp2、Vn2はスイッチSWa2を介して差動段ADp2、ADn2に入力され、差動段ADp2、ADn2の出力はスイッチSWb2を介して出力段AOp2、AOn2に入力される。出力段AOp2、AOn2の出力は、図2に示したスイッチSWc2図4では不図示を介して、差動段ADp2、ADn2の反転入力端子に帰還接続される。同様に、Vpn、VnnはスイッチSWanを介して差動段ADpn、ADnnに入力され、差動段ADpn、ADnnの出力はスイッチSWbnを介して出力段AOpn、AOnnに入力される。出力段AOpn、AOnnの出力は、スイッチSWcn図2のスイッチSWc1、SWc2に相当する、図4では不図示を介して差動段ADpn、ADnnの反転入力端子に帰還接続される。なお、図4において、特に制限されないが、正極性側は、VDD≧Vp1>Vp2>Vpn、負極性側は、Vnn>>Vn1>Vn1≧VSSとされる。液晶表示パネルの特性上、駆動電圧が電源VDD及びGNDVSSに近い時白又は黒表示は、LCDパネルの電圧-光透過率特性の傾きが小さい。このため、多少の表示誤差は、ユーザ側で認識しにくくなる。したがって、電源VDD及びGNDVSSに近い出力電圧についてはオフセット電圧がか且つていても、表示のブロックむらを抑制可能としている。なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。