"第1供給電圧レールと、第2供給電圧レールと、差動入力電圧信号を増幅するための第1差動入力段11-Pと、差動入力電圧信号を増幅するための第2差動入力段11-Nと、スイッチング手段50とを備える、レールツーレール入力電圧範囲を有する差動増幅器であって、前記第2供給電圧レールは、前記第1供給電圧レールにおける電圧よりも小さい電圧を供給し、前記第1差動入力段11-Pは、第1電流源12-Pを介して前記第1供給電圧レールに接続された1組の第1トランジスタT11,T12を有しており、前記第2差動入力段11-Nは、第2電流源12-Nを介して前記第2供給電圧レールに接続された、前記第1トランジスタT11,T12に対して相補的な1組の第2トランジスタT13,T14を有しており、前記スイッチング手段50は、入力電圧が上昇する際に、前記差動入力電圧信号の電圧値が所定の第1電圧閾値Vlowを上回る場合には、前記第1差動入力段11-Pをオフして前記第2差動入力段11-Nをオンにし、入力電圧が降下する際に、前記差動入力電圧信号の電圧値が、前記第1電圧閾値Vlowの上側にある所定の第2電圧閾値Vhighを下回る場合には、前記第2差動入力段11-Nをオフして前記第1差動入力段11-Pをオンにする、ことを特徴とする差動増幅器。前記電流源12-P;12-Nと前記供給電圧レールとの間に、それぞれ1つのカレントミラー13-P;13-Nが設けられている、ことを特徴とする請求項1記載の差動増幅器。前記スイッチング手段50は、前記第1電流源12-Pと前記第1供給電圧レールとの間に接続された制御可能な第1スイッチング素子51と、前記第2電流源12-Nと前記第2供給電圧レールとの間に接続された制御可能な第2スイッチング素子52と、ヒステリシスを有するコンパレータ53とを有しており、前記コンパレータ53の出力側は、前記第1スイッチング素子51の制御入力側および第2スイッチング素子52の制御入力側に接続されている、ことを特徴とする請求項1または2記載の差動増幅器。前記コンパレータ53は、調整可能な電圧閾値Vlow,Vhighを有する、ことを特徴とする請求項3記載の差動増幅器。前記制御可能なスイッチング素子51,52はトランジスタT51,T52として構成されている、ことを特徴とする請求項3または4記載の差動増幅器。前記コンパレータ53の入力側は、前記差動入力段11-P,11-Nの正の電圧入力側に接続されている、ことを特徴とする請求項3から5のいずれか一項記載の差動増幅器。"