"ダイオードを含むESD保護回路と前記ESD保護回路に導通する入出力電極とが形成された半導体基板と、前記入出力電極と端子電極にそれぞれ導通する柱状のポスト電極を含む再配線層と、を有し、前記ポスト電極の中心軸から側面までの放射方向の距離をR、前記放射方向の方位角をθで表すと、同一高さでのdR/dθが0でないθの範囲を有する、ESD保護デバイス。前記同一高さでのdR/dθがθに対して不連続に変化するθを少なくとも1つ有する、請求項1に記載のESD保護デバイス。前記ポスト電極の、前記中心軸に直交する面での断面が多角形である、請求項1又は2に記載のESD保護デバイス。前記ポスト電極の、前記中心軸に直交する面での断面積は、前記入出力電極側より前記端子電極側が大きい、請求項1乃至3の何れかに記載のESD保護デバイス。前記ポスト電極の前記断面積は前記入出力電極から前記端子電極に向かって連続的又は段階的に大きくなる形状を備える、請求項4に記載のESD保護デバイス。前記再配線層は複数の前記ポスト電極を含み、前記入出力電極につながる層間配線同士の間隔より、隣接する前記ポスト電極同士の間隔が広い、請求項1乃至5の何れかに記載のESD保護デバイス。前記半導体基板上に絶縁層が形成され、この絶縁層上に前記ポスト電極と導通する面内配線が形成され、前記入出力電極と前記面内配線との間を接続する層間配線が前記絶縁層に形成された、請求項1乃至6の何れかに記載のESD保護デバイス。前記端子電極を三つ以上備え、これらの端子電極のうち信号ライン用の二つの端子電極間につながる抵抗またはインダクタが前記再配線層に設けられ、前記ポスト電極は前記信号ライン用の端子電極と導通し、前記複数の端子電極のうちグランド端子用の端子電極と導通するポスト電極は円柱状である、請求項1乃至7の何れかに記載のESD保護デバイス。ところで、このようなESD保護デバイスを高周波回路中に設けた場合に、高周波信号がダイオードの寄生容量の影響を受けるという問題がある。すなわち、ESD保護デバイスが信号線路に挿入されることにより、ダイオードの寄生容量の影響でインピーダンスがずれてしまい、その結果、信号のロスが生じることがある。本発明は、ダイオードの寄生容量による影響を軽減して回路特性の劣化を抑制したESD保護デバイスを提供することを目的としている。本発明のESD保護デバイスは、ダイオードを含むESD保護回路と前記ESD保護回路に導通する入出力電極とが形成された半導体基板と、前記入出力電極と端子電極にそれぞれ導通する柱状のポスト電極を含む再配線層と、を有し、前記ポスト電極の中心軸から側面までの放射方向の距離をR、前記放射方向の方位角をθで表すと、同一高さでのdR/dθが0でないθの範囲を有する。例えば、前記同一高さでのdR/dθがθに対して不連続に変化するθを少なくとも1つ有する。好ましくは、前記ポスト電極の、前記中心軸に直交する面での断面が多角形である。前記ポスト電極は、前記中心軸に直交する面での断面積横断面積が、前記入出力電極側より前記端子電極側で大きい形状とすることが好ましい。例えば、前記ポスト電極の横断面積は前記入出力電極から前記端子電極に向かって連続的又は段階的に大きくなる形状を備える。前記再配線層は複数の前記ポスト電極を含み、隣接する前記ポスト電極同士の間隔は前記入出力電極につながる層間配線同士の間隔より広いことが好ましい。また、例えば、前記半導体基板上に絶縁層が形成され、この絶縁層上に前記ポスト電極と導通する面内配線が形成され、前記入出力電極と前記面内配線との間を接続する層間配線が前記絶縁層に形成されたものとする。また、前記端子電極は三つ以上備え、これらの端子電極のうち信号ライン用の二つの端子電極間につながる抵抗またはインダクタが前記再配線層に設けられ、前記ポスト電極は前記信号ライン用の端子電極と導通し、前記複数の端子電極のうちグランド端子用の端子電極と導通するポスト電極を円柱状とする。本発明によれば、再配線層におけるポスト電極のインダクタンス成分を高周波帯で大きくすることができ、ESD保護回路のダイオードが持つ容量を、見かけ上小さくできる。その結果、ESD保護性能を低下させることなく、高周波信号に対してロスの小さなESD保護デバイスを実現できる。《第1の実施形態》第1の実施形態に係るESD保護デバイスについて、各図を参照して説明する。図2Aは第1の実施形態に係るESD保護デバイス101の主要部の断面図である。図2BはESD保護デバイス101の下面図である。また、図3はESD保護デバイス101の斜視図であり、図4はポスト電極の斜視図および断面図である。ESD保護デバイス101は、図2Aに示すように、入出力電極21A,21Bを有する半導体基板20とその表面に形成された再配線層30とを有する。図2Aでは表れていないが、ESD保護回路は半導体基板20の表層に形成されていて、入出力電極21A,21BはそのESD保護回路に接続されている。再配線層30は、層間配線24A,24B、面内配線25A,25Bおよびポスト電極27A,27Bを含んでいる。厚み方向に設けられた層間配線24A,24Bの一端は、半導体基板20の表面に設けられた入出力電極21A,21Bに接続されていて、他端は、平面方向に引き回された面内配線25A,25Bの一端に接続されている。面内配線25A,25Bの他端は、厚み方向に設けられたポスト電極27A,27Bの一端に接続されている。ESD保護デバイス101の下面側には、図2Bに示すように、2つの矩形状の端子電極28A,28Bが形成されている。すなわち、ESD保護デバイス101の下面形状は長辺寸法:L1および短辺寸法:W1を有する長方形状に形成されていて、端子電極28A,28Bも長辺寸法:W2および短辺寸法:L2を有する長方形状に形成されている。端子電極28A,28Bの短辺はESD保護デバイスの長辺に対して平行に形成されていて、端子電極28A,28Bの長辺はESD保護デバイス101の短辺に対して平行に形成されている。ESD保護デバイス101は、ショットキーバリアダイオード等のダイオードを含み、入出力電極21A,21Bに接続されている。各入出力電極はアルミニウムのパッドAlパッドとして構成されている。半導体基板20のESD保護回路が形成されている面には、SiO2からなる無機絶縁層22が設けられていて、この無機絶縁層22のうちAlパッドが設けられた部分には開口部が形成されている。この開口部およびこの開口部の周辺領域には、TiおよびCuからなるUBM層が形成されていて、このUBM層が層間配線24A,24Bを構成している。UBM層の表面にはCuからなる面内配線25A,25Bが設けられている。面内配線25A,25Bは、隣接するポスト電極27A,27Bが互いに離れた方向に配置されるよう、引き回されている。面内配線25A,25Bと無機絶縁層22との間には、面内配線25A,25Bと無機絶縁層22との密着性を高めるための絶縁接着層23A,23Bがポリイミドによって形成されている。面内配線25A,25Bは、それぞれの第1端を第1領域、第2端を第2領域で表すと、第1領域は層間配線24A,24Bに接続される領域、第2領域はポスト電極27A,27Bに接続される領域である。各ポスト電極27A,27Bは、エポキシ系樹脂からなる有機絶縁膜26中に柱状に立てられていて、半導体基板20の主面に対して垂直方向に延設されている。図3および図4に示すように、ポスト電極27A,27Bは、面内配線25A,25B側の面積が小さく、端子電極28A,28B側の面積が大きいというように、ポスト電極の延設方向厚み方向に平行な断面形状が台形状である。また、ポスト電極27A,27Bは、その中心軸からの距離が異なる複数の側面を有する。具体的には、図4bに示すように、延設方向厚み方向に垂直方向の断面で見たとき、中心軸からの距離Aに位置する側面SAと距離B距離A>距離Bに位置する側面SBを有するように構成されている。前記中心軸はポスト電極の面内配線25A,25B側端面の中心重心と、端子電極28A,28B側端面の中心重心を結ぶ線である。なお、ポスト電極27A,27Bの延設方向に垂直方向の断面は、正方形や長方形の矩形状に限らず、楕円形や円型の一部に直線部を有した形状であってもよい。要は、ポスト電極を同一高さでみたとき、高さ方向に延びる中心軸から側面までの放射方向の距離が異なる側面を有していればよい。中心軸Z軸とZ軸に垂直方向の断面X-Y平面との交わる点を原点Oとし、原線InitiallineOXをとり、上記側面上の点Pの座標をR,θで表したときに、前記ポスト電極の中心軸から点Pまでの放射方向の距離をR直線OPの長さ、前記放射方向の方位角をθ直線OPと原線OXとのなす角で表すと、同一高さでのdR/dθが0でないθの範囲を有しておればよい。但し、同じ高周波帯におけるインダクタンス値を高くできるという点で、ポスト電極の側面の少なくとも一部に非連続面を有するように構成されていることが好ましい。すなわち、同一高さでのdR/dθがθに対して不連続に変化するθを少なくとも1つ有することが好ましい。また、ポスト電極27A,27Bの横断面積は入出力電極21A,21B側から端子電極28A,28Bに向かって段階的に大きくなる形状であってもよい。各ポスト電極27A,27Bの端子電極28A,28B側、つまり、プリント配線板等のマザーボードへの接続面側には、NiAuやNiSn等の金属めっき膜が設けられている。ポスト電極27Aの表面に形成された金属めっき膜は、信号ライン用の端子電極28Aを構成していて、ポスト電極27Bの表面に形成された金属めっき膜はグランド端子用の端子電極28Bを構成している。図5は、第1の実施形態に係るESD保護デバイス101を適用した回路図の例である。また、図6はそれをアンテナ部分に適用した回路図の例である。ESD保護デバイス101は、二つのショットキーバリアダイオードが向かい合わせに直列接続されたESD保護回路を構成している。このESD保護デバイス101は、図5に示すように、信号ラインとGNDラインの間に接続される。例えば図6の例では、ESD保護デバイス101の信号ライン用端子電極28Aを信号ラインに接続し、グランド端子用端子電極28BをGNDに接続することで、ESD保護デバイスをアンテナとRF回路の間に挿入する。これにより、アンテナから入ってきたESDの過渡電流はグランドにシャントされ、信号ラインの電圧を安全なレベルにクランプすることができる。図7図8は前記ポスト電極の形状の違いによるインダクタンスの作用の違いについて示す図である。図7aは円柱状ポスト電極の斜視図、図7bはそのポスト電極のインダクタンスについての周波数特性図、図7cは、図7aに示したポスト電極を備えたESD保護デバイスの等価回路図である。図8aは角柱状ポスト電極の斜視図、図8bはそのポスト電極のインダクタンスについての周波数特性図、図8cは、図8aに示したポスト電極を備えたESD保護デバイスの等価回路図である。図7aに示すように、ポスト電極が、中心軸から側面までの放射方向の距離が均一な円柱状である場合、表皮効果によって高周波電流は主にポスト電極の側面の表皮を流れる。表皮深さは周波数に依存するが、ポスト電極のインダクタンスは表皮深さにあまり依存しない。したがって、図7bのように、ポスト電極のインダクタンス値は周波数にあまり依存しない。図7cに示す等価回路において、インダクタLa,Lbはポスト電極27A,27Bのインダクタンス成分である。キャパシタCは図5に示したショットキーバリアダイオードの寄生容量である。一方、図8aに示すように、ポスト電極が矩形柱状に形成されていると、高周波電流は周波数が高いほど、表皮効果によりその稜部に集中する。したがって、図8bに示すように、ポスト電極のインダクタンス値は、周波数が低い領域サージ周波数では小さいが、周波数が高い領域信号周波数帯では大きい値を示す。そのため、図8cに示す等価回路において、インダクタLa,Lbは信号周波数帯域で大きな値となって、キャパシタ寄生容量Cの影響を抑制できる。すなわち、ESD保護デバイスの容量性リアクタンスを抑制できる。その結果、ESD保護性能を低下させることなく、インダクタンス不整合を解消でき、高周波信号に対してロスの小さなESD保護デバイスを実現できる。このように、ポスト電極が中心軸から放射方向の距離が異なる表面を有するように構成されていると、ポスト電極が持つインダクタンス値は、信号周波数帯で比較的大きなインダクタンス値をもたせることができる。そのため、図4aに示した形状のポスト電極を用いることによって円柱状のポスト電極を用いる場合に比べて、信号周波数帯域でのESD保護デバイス101の容量性リアクタンスを小さくできる。図9AはESD保護デバイス101と実装先のプリント配線板の構成を示す図、図9Bはプリント配線板に対するESD保護デバイス101の実装状態の構成を示す図である。ESD保護デバイス101は、図9A,図9Bに示すように、プリント配線板50のパッド電極51A,51Bに、これらのパッド電極51A,51B上に設けられたはんだ52A,52Bを介して、リフローはんだ法等によって搭載、固定される。このESD保護デバイス101は、1チャンネル品として構成された例であり、1本の信号ラインに対してESD保護機能を発揮する。このように、再配線層30におけるポスト電極を断面矩形の柱状に形成することで、ポスト電極のインダクタンス成分を信号周波帯で大きくすることができ、ESD保護回路のダイオードが持つ寄生容量を見かけ上小さくすることができる。その結果、ESD保護性能を低下させることなく、高周波信号に対して寄生容量が小さく、ロスの小さな小型薄型のESD保護デバイスを実現できる。また、ポスト電極が、その表面の少なくとも一部に非連続面すなわち角部やコーナ部を有する場合は、ポスト電極が持つインダクタンス値の周波数依存性をより大きくすることができる。また、再配線層30の導体部分を、入出力電極21A,21Bに一端が接続された層間配線24A,24Bと、層間配線24A,24Bの他端に一端が接続された面内配線25A,25Bと、面内配線25A,25Bの他端に接続されたポスト電極27A,27Bとで構成すると、ポスト電極27A,27Bの位置自由度が高まり、これにともなって、その形状の自由度も増すので好適である。この例では、入出力電極21A,21Bにつながる層間配線24A,24B同士の間隔より、ポスト電極27A,27B同士の間隔を広くしている。この構造により、ポスト電極27Aと27Bとの間に生じるキャパシタンスを抑制でき、容量成分の小さなESD保護デバイスが構成できる。また、図2Aに示したように、ポスト電極27A,27Bの、中心軸に直交する面での断面積は、面内配線25A,25B側より端子電極28A,28B側が大きい。この例では、ポスト電極27A,27Bの横断面積は入出力電極21A,21Bから端子電極28A,28Bに向かって連続的に大きくなる形状を備える。すなわち、ポスト電極の延設方向厚み方向に平行な断面形状が台形状である。このような構造により、ポスト電極全体を細くした場合に比べて、ポスト電極の抵抗成分があまり大きくならずに、隣接するポスト電極間に生じる容量を抑制できる。また、ポスト電極と端子電極との接合面積が充分に確保できるので、その接合部の信頼性も確保できる。《第2の実施形態》図10aは第2の実施形態に係るESD保護デバイス102の回路図、図10bおよび図10cはその等価回路図である。第2の実施形態に係るESD保護デバイス102は、ダイオード等の寄生容量を利用したフィルタ回路を備えたものである。このフィルタ回路付きのESD保護デバイスを信号線路に挿入することにより、ESD保護機能に加え、ローパスフィルタやバンドパスフィルタの機能を持たせる。第2の実施形態に係るESD保護デバイス102は、図10aに示すように、信号ライン上に挿入された抵抗素子Rと、信号ラインとグランドとの間に挿入されたショットキーバリアダイオードD1,D2を有する。これらのダイオードD1,D2はESD保護回路を構成していて、ダイオードD1,D2が持つ寄生容量と抵抗素子Rとでπ型のローパスフィルタ回路を構成している。このESD保護デバイス102の等価回路は図10bのように表すことができる。たとえば、アンテナとRF回路を結ぶ信号ライン上にこのデバイスを挿入することで、アンテナから入ってきたESDの過度電流をグランドに迂回させ、過電圧を安全なレベルにクランプするとともに、所望の周波数帯域の信号を通過させるローパスフィルタとして作用する。ところで、ESD保護デバイスを表面実装部品として構成するには、ESD保護回路が形成された半導体チップをパッケージングする必要がある。半導体チップのパッケージ構造としては、ボンディングワイヤを利用したBGAパッケージやLGAパッケージが代表的であるが、特に、ウエハプロセスで半導体チップ上に再配線層を形成した、いわゆるWL-CSP構造が、その小型化を図るうえで有効である。しかし、このWL-CSP構造をフィルタ回路付きESD保護デバイスに適用した場合、半導体チップに設けられる再配線層の構造によっては、ESD保護デバイスの寄生容量が大きくなって、フィルタ回路の周波数特性が変化してしまう等の問題が生じる。すなわち、第1の実施形態で示したように、ポスト電極にはインダクタンス成分を備える。このインダクタンス成分を考慮した等価回路は図10cのようになる。ここで、インダクタLaは端子電極28Aに導通するポスト電極のインダクタンス成分、インダクタLbは端子電極28Bに導通するポスト電極のインダクタンス成分にそれぞれ相当する。また、インダクタLcは、端子電極28Cに導通するポスト電極のインダクタンス成分に相当する。このように、二つのダイオードのグランド側が共通接続されるポスト電極によって、共通インダクタLcがグランドラインに挿入された回路となる。そのため、信号ラインのポートPinから入力された信号の高周波成分がインダクタLcを介してグランドに落ちることなく、キャパシタCa,Cbを介してポートPoutへ直接出力される直達波が生じる。図11は上記共通インダクタLcの影響によるフィルタの挿入損失の周波数特性の例を示すものである。曲線Aは前記共通インダクタLcのインダクタンスが小さい場合の挿入損失特性、曲線Bは前記共通インダクタLcのインダクタンスが大きい場合の挿入損失特性である。このように、グランドにつながる共通インダクタLcの存在により、阻止帯域の減衰量が充分に確保できないという問題が生じる。第2の実施形態に係るESD保護デバイス102は、上記問題を解消するものである。図12Aは第2の実施形態に係るESD保護デバイス102の斜視図、図12Bはその下面図である。また、図13Aは図12Bにおける直線A-Aでの断面図、図13Bは図12Bにおける直線B-Bでの断面図である。図13Aは、入出力電極21A,21Cおよびポスト電極27A,27Cを通り、ESD保護デバイス102の実装面に直交する面での断面図である。また図13Bは、入出力電極21A,21Bおよびポスト電極27A,27Bを通り、ESD保護デバイス102の実装面に直交する面での断面図である。前記ダイオードD1,D2からなるESD保護回路は、半導体基板20の表層領域に形成されていて、前記抵抗素子Rは、半導体基板20の表面に設けられた再配線層に形成されている。なお、この抵抗素子はインダクタンス素子であってもよい。図13A図13Bに示すように、半導体基板20の表面には、ESD保護回路に接続された入出力電極21A,21B,21Cを有する。再配線層30には、層間配線24A,24B,24C、面内配線25A,25B,25Cおよびポスト電極27A,27B,27Cを含んでいる。層間配線24A,24B,24Cの一端は入出力電極21A,21B,21Cに接続されていて、他端は面内配線25A,25B,25Cの一端に接続されている。面内配線25A,25B,25Cの他端はポスト電極27A,27B,27Cの一端に接続されていて、ポスト電極27A,27B,27Cの他端は、マザーボードに接続するための端子電極28A,28B,28Cに接続されている。半導体基板20表面の入出力電極はESD保護回路に接続されていて、アルミニウムのパッドAlパッドとして構成されている。半導体基板のうちAlパッドが形成されている側の主面には、SiO2からなる無機絶縁層22が設けられていて、この無機絶縁層22のうちAlパッドが設けられた部分には開口部が形成されている。この開口部およびこの開口部の周辺領域には、TiおよびCuからなるUBM層が形成されていて、このUBM層は層間配線を構成している。UBM層の表面にはCuからなる面内配線25A,25B,25Cが設けられている。面内配線25A,25B,25Cは、隣接するポスト電極27A,27B,27Cが互いに離れた方向に配置されるよう、引き回されている。各面内配線25A,25B,25Cと無機絶縁層22との間には、面内配線層と無機絶縁層22との密着性を高めるための絶縁接着層23A,23B,23Cがポリイミドによって形成されている。各ポスト電極27A,27B,27Cは、エポキシ系樹脂からなる有機絶縁膜26中に柱状に立てられていて、半導体基板20の主面に対して垂直方向に延設されている。ポスト電極27A,27Bは、ダイオードと信号ラインとを接続する非円柱状のポスト電極27A,27B、ならびに、ダイオードとグランドとを接続する円柱状のポスト電極27Cを含む。ポスト電極27A,27Bは、その一端の面積が小さく、他端の面積が大きいというように、延設方向と平行な断面形状が台形状に構成されている。また、ポスト電極27Cは、その延設方向にのびた中心軸からの距離が異なる表面を有するように、つまり非円柱状に形成されている。これに対し、ポスト電極27Cは、ほぼ円柱状に形成されている。なお、ポスト電極27A,27Bの延設方向に垂直方向の断面は、正方形や長方形の矩形状に限らず、楕円形や円型の一部に直線部を有した形状であってもよい。但し、同じ高周波帯におけるインダクタンス値を高くできるという点で、ポスト電極の側面の少なくとも一部に非連続面を有するように構成されていることが好ましい。各ポスト電極27A,27B,27Cの端子電極28A,28B,28C側、つまり、プリント配線板等のマザーボードへの接続面側には、NiAuやNiSn等の金属めっき膜が設けられている。ポスト電極27A,27Bの表面に形成された金属めっき膜は、信号ライン用の端子電極28A,28Bを構成しており、ポスト電極27Cの表面に形成された金属めっき膜はグランド端子用の端子電極28Cを構成している。ESD保護デバイス102の裏面側には、図12Bに示すように、4つの矩形状の端子電極28A,28B,28C,28Dが形成されている。これらの端子電極、すなわち、信号ラインの入力側Pinに接続される端子電極28A、信号ラインの出力側Poutに接続される端子電極28B、グランドに接続されるグランド端子用の端子電極28C、および、NC空き端子用の端子電極28Dは、矩形状のESD保護デバイス102の4隅にそれぞれ配置されている。図14AはESD保護デバイス102と実装先のプリント配線板の構成を示す図、図14Bはプリント配線板に対するESD保護デバイス102の実装状態の構成を示す図である。ESD保護デバイス102は、図14A,図14Bに示すように、プリント配線板50のパッド電極51A,51B等に、これらのパッド電極51A,51B等の上に設けられたはんだ52A,52B等を介して、リフローはんだ法等によって搭載、固定される。このESD保護デバイス102は、1チャンネル品として構成された例であり、1本の信号ラインに対してESD保護機能を発揮する。このように、グランドに接続されるグランド端子用の端子電極28Cのポスト電極を円柱状に形成することで、図10bに示した等価回路の共通インダクタLcのインダクタンス値を小さくし、図11の曲線Bに示したようなノッチが生じるのを防ぐことができる。その結果、フィルタ回路の周波数特性を保持しつつ、高周波信号に対して寄生容量の小さな、小型薄型のESD保護デバイスを実現できる。"