第1導電型または第2導電型の結晶系半導体基板の一面側に凹部を形成して凹凸構造を形成する第1工程と、前記凹凸構造の凹部内を含む前記結晶系半導体基板の一面側に第1導電型の半導体膜を形成する第2工程と、前記第1導電型の半導体膜が形成された前記凹部内にエッチングペーストを塗布して、前記凹部内の第1導電型の半導体膜をエッチング除去して前記凹部の表面を露出させるとともに前記凹凸構造の凸部上に前記第1導電型の半導体膜を残して前記凸部上に前記第1導電型の半導体膜と前記結晶系半導体基板との第1半導体接合領域を形成する第3工程と、前記エッチングペーストを除去する第4工程と、前記露出した前記凹部内に第2導電型の半導体膜を形成して前記凹部内に前記第2導電型の半導体膜と前記結晶系半導体基板との第2半導体接合領域を形成する第5工程と、を含むことを特徴とする光起電力装置の製造方法。前記第5工程は、前記凹部内を含む前記結晶系半導体基板の一面側に第2導電型の半導体膜を形成する工程と、前記第2導電型の半導体膜が形成された前記凹部内に保護レジストを形成して、前記保護レジストをエッチングマスクに用いて前記凹部内に前記第2導電型の半導体膜を残すとともに前記凸部上の前記第2導電型の半導体膜をエッチング除去する工程と、を有すること、を特徴とする請求項1に記載の光起電力装置の製造方法。前記第5工程の後に、前記凸部上の前記第1導電型の半導体膜上に電極を形成する工程と、前記凹部内の前記第2導電型の半導体膜上に電極を形成する工程と、を有することを特徴とする請求項1または2に記載の光起電力装置の製造方法。前記凹部の深さが5μm~100μmの範囲であり、エッチングペーストの塗布厚が前記凹部の深さ以下であること、を特徴とする請求項1~3のいずれか1つに記載の光起電力装置の製造方法。前記第1工程では、前記凹部として第1凹部の底面部における幅方向の内側に前記第1凹部よりも細幅の第2凹部を形成した2段凹部を形成し、前記第2工程では、前記2段凹部内を含む前記結晶系半導体基板の一面側に第1導電型の半導体膜と第1透明導電膜とをこの順で形成し、前記第3工程では、前記2段凹部内にエッチングペーストを塗布して、前記2段凹部内の前記第1導電型の半導体膜と前記第1透明導電膜とをエッチング除去して前記2段凹部の表面を露出させるとともに前記凸部上に前記第1導電型の半導体膜と前記第1透明導電膜とを残して前記凸部上に前記第1導電型の半導体膜と前記結晶系半導体基板との第1半導体接合領域を形成し、前記第5工程では、前記2段凹部内を含む前記結晶系半導体基板の一面側に第2導電型の半導体膜と第2透明導電膜を形成し、前記第2凹部内に第1保護レジストを形成して、前記第1保護レジストをエッチングマスクに用いて前記第2凹部内に前記第2透明導電膜を残すとともに前記第1凹部内および前記凸部上の前記と第2透明導電膜をエッチング除去し、前記第2凹部内に第1保護レジストを残存させた状態で前記第1凹部内に第2保護レジストを形成して、前記第2保護レジストをエッチングマスクに用いて前記凸部上の前記第2導電型の半導体膜をエッチング除去するとともに前記第1凹部内および前記第2凹部内に前記第2導電型の半導体膜を残して前記凹部内に前記第2導電型の半導体膜と前記結晶系半導体基板との第2半導体接合領域を形成すること、を特徴とする請求項1に記載の光起電力装置の製造方法。前記第5工程の後に、前記凸部上の前記第1透明導電膜上に電極を形成する工程と、前記凹部内の前記第1透明導電膜上に電極を形成する工程と、を有することを特徴とする請求項5に記載の光起電力装置の製造方法。前記2段凹部の深さが5μm~100μmの範囲であり、エッチングペーストの厚みが前記凹部の深さ以下であること、を特徴とする請求項5または6に記載の光起電力装置の製造方法。前記第1保護レジストの厚みが前記第2凹部の深さ以下であり、前記第2保護レジストの厚みが前記第1凹部の深さ以下であること、を特徴とする請求項5~7のいずれか1つに記載の光起電力装置の製造方法。前記凹部と前記凸部とが交互に且つ略同一方向に平行に延在するように前記凹部を形成すること、を特徴とする請求項1~8のいずれか1つに記載の光起電力装置の製造方法。前記結晶系半導体基板の一面側に対するレーザー照射により前記凹部を形成すること、を特徴とする請求項1~9のいずれか1つに記載の光起電力装置の製造方法。第1導電型または第2導電型の結晶系半導体基板の凸部と凹部を有する面に異なる種類の半導体接合が形成された光起電力装置であって、前記凹部が、第1凹部の底面部における幅方向の内側に前記第1凹部よりも細幅の第2凹部が形成された2段凹部であり、前記凸部上に第1導電型の半導体膜と第1透明導電膜とがこの順で積層されて前記第1導電型の半導体膜と前記結晶系半導体基板との第1半導体接合領域が形成され、前記第1凹部内および前記第2凹部内に第2導電型の半導体膜と第2透明導電膜とがこの順で積層されて前記第2導電型の半導体膜と前記結晶系半導体基板との第2半導体接合領域が形成され、前記第1導電型の半導体膜および前記第1透明導電膜と、前記第2透明導電膜とが電気的に絶縁されていること、を特徴とする光起電力装置。しかしながら、エッチングペーストは、塗布後の加熱時およびエッチング時に広がってしまう。このため、所望のパターンを精度良くエッチングすることができず、また、パターンを縮小した場合には隣接するパターン同士が重なってしまう場合もあり、p型領域、n型領域および電極の配線ピッチの縮小が困難である、という問題があった。本発明は、上記に鑑みてなされたものであって、光電変換効率に優れた裏面接合型の光起電力装置を製造可能な光起電力装置の製造方法および光起電力装置を得ることを目的とする。上述した課題を解決し、目的を達成するために、本発明にかかる光起電力装置の製造方法は、第1導電型または第2導電型の結晶系半導体基板の一面側に凹部を形成して凹凸構造を形成する第1工程と、前記凹凸構造の凹部内を含む前記結晶系半導体基板の一面側に第1導電型の半導体膜を形成する第2工程と、前記第1導電型の半導体膜が形成された前記凹部内にエッチングペーストを塗布して、前記凹部内の第1導電型の半導体膜をエッチング除去して前記凹部の表面を露出させるとともに前記凹凸構造の凸部上に前記第1導電型の半導体膜を残して前記凸部上に前記第1導電型の半導体膜と前記結晶系半導体基板との第1半導体接合領域を形成する第3工程と、前記エッチングペーストを除去する第4工程と、前記露出した前記凹部内に第2導電型の半導体膜を形成して前記凹部内に前記第2導電型の半導体膜と前記結晶系半導体基板との第2半導体接合領域を形成する第5工程と、を含む。本発明によれば、光電変換効率に優れた裏面接合型の光起電力装置を製造可能である、という効果を奏する。以下に、本発明にかかる光起電力装置の製造方法および光起電力装置の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。また、平面図であっても、図面を見易くするためにハッチングを付す場合がある。実施の形態1.図1-1は、本発明の実施の形態1にかかる光起電力装置である太陽電池の裏面構造を模式的に示す平面図である。図1-2は、本発明の実施の形態1にかかる光起電力装置である太陽電池の断面構造を模式的に示す図であり、図1-1の線分A-A’における要部断面図である。実施の形態1にかかる太陽電池は、第1導電型の結晶系半導体基板であるn型半導体基板1を有する。n型半導体基板1の受光面側の面には、微細凹凸からなるテクスチャー2が形成されている。テクスチャー2上には、パッシベーション膜3および反射防止膜4がこの順で積層されている。なお、パッシベーション膜3の代わりに、真性シリコン膜と、結晶系半導体基板と同じ導電型のシリコン膜との積層構造を設けてもよい。n型半導体基板1の受光面と反対の面裏面側には、n型半導体基板1と反対の導電型p型を有するp型半導体接合領域5Aと、n型半導体基板1と同じ導電型n型を有するn型半導体接合領域6Aとがそれぞれ櫛形形状に形成されている。p型半導体接合領域5Aは、n型半導体基板1の裏面に形成された溝部1a内に設けられている。そして、n型半導体基板1の裏面において、p型半導体接合領域5Aとn型半導体接合領域6Aとは、櫛形形状においてそれぞれ櫛歯に相当する部分が1本ずつ交互に噛み合わさるように配置されている。すなわち、p型半導体接合領域5Aの櫛形形状において櫛歯に相当する領域の1本1本と、n型半導体接合領域6Aの櫛形形状において櫛歯に相当する領域の1本1本とが1本ずつ交互に噛み合わさるように配置されている。p型半導体接合領域5Aでは、n型半導体基板1の裏面に薄膜からなるp型半導体層5が溝部1a内に形成されており、n型半導体基板1の裏面とpn接合を形成する。また、n型半導体基板1とp型半導体層5との界面の不純物プロファイルを急峻なものに制御するために、これらの間に真性シリコン膜i層を挿入してもよい。この場合は、真性シリコン膜を介してn型半導体基板1とp型半導体層5とがpn接合を形成する。p型半導体層5上には、透明導電膜7が形成されている。溝部1aの底面領域における透明導電膜7上には、p型半導体接合領域5Aにおける各領域を電気的に結合し、発電された電力を各領域から集電して外部に取り出すためのp型電極9がp型半導体接合領域5Aと同様の櫛形形状に形成されている。n型半導体接合領域6Aでは、n型半導体基板1の裏面に薄膜からなるn型半導体層6が形成されている。n型半導体層6は、n型半導体基板1の裏面においてp型半導体層5が形成されていない領域、すなわち、n型半導体基板1の裏面において隣接する溝部1a間の凸部領域1b上に形成されており、n型半導体基板1よりもn型のドーパント例えばPを高濃度に含有する。また、n型半導体基板1とn型半導体層6との界面の不純物プロファイルを急峻なものに制御するために、これらの間に真性シリコン膜i層を挿入してもよい。n型半導体層6上には、透明導電膜8が形成されている。透明導電膜8上には、n型半導体接合領域6Aにおける各領域を電気的に結合し、発電された電力を各領域から集電して外部に取り出すためのn型電極10がn型半導体接合領域6Aと同様の櫛形形状に形成されている。この太陽電池においては反射防止膜4側が受光面とされ、太陽光が入射される。この太陽電池は、p型電極9およびn型電極10が、太陽電池の裏面側にのみ配されたヘテロ構造の裏面接合型太陽電池である。これにより、実施の形態1にかかる太陽電池は、受光面側のシャドーロスを抑制して光電変換効率の向上が図られている。n型半導体基板1は、例えばn型のドーパント例えばPリンがドープされることでn型の導電型を呈する結晶系シリコン基板である。結晶系シリコン基板には、単結晶シリコン基板および多結晶シリコン基板を含むが、本実施の形態では単結晶のシリコン基板を用いた例を示す。パッシベーション膜3は、n型半導体基板1の受光面を被覆して形成されており、n型半導体基板1の受光面側の基板表面におけるキャリア再結合を抑制する表面パッシベーション層として働く。このようなパッシベーション膜3を形成することで、n型半導体基板1へのパッベーション効果が得られ、開放電圧や短絡電流密度が向上するという効果が得られる。反射防止膜4は、パッシベーション膜3を被覆して形成されており、受光面側から太陽電池に入射する光の反射損失の低減を目的として設けられる層である。また、反射防止膜4は、n型半導体基板1の保護層としての機能も有する。つぎに、このような実施の形態1にかかる太陽電池の製造方法の一例について図2、図3-1および図3-2を参照して説明する。図2は、実施の形態1にかかる太陽電池の製造方法を説明するためのフローチャートである。図3-1および図3-2は、実施の形態1にかかる太陽電池の製造方法を説明するための断面図である。まず、半導体基板を用意する。本発明において半導体基板はたとえばn型単結晶シリコン或いはn型多結晶シリコン、またはp型単結晶シリコン或いはp型多結晶シリコンから任意に選ぶことができるが、本実施の形態ではn型ドーパント原子としてリンPを所定の濃度で含有するn型半導体基板1を用いた例を示す図3-1a。n型半導体基板1がインゴットからスライスされたままのものであれば、スライス時のダメージを除去する工程や不純物除去のためのゲッタリング工程などをあらかじめ実施しておくことが好ましい。つぎに、n型半導体基板1の一面側の表面に微細凹凸からなるテクスチャー2を形成する図3-1b、ステップS101。この際、テクスチャー2はn型半導体基板1の片面のみに形成しても両面に形成しても構わないが、本実施の形態では片面のみにテクスチャー2を形成する。n型半導体基板1においてテクスチャー2が形成された面は、最終的に太陽電池が完成した際には受光面になる。以下、n型半導体基板1においてテクスチャー2が形成された面を受光面と呼ぶ場合がある。たとえば基板方位が100の単結晶シリコン基板を用いる場合には、アルカリ溶液による異方性エッチングによりピラミッド形状のテクスチャー2を形成することができる。また、多結晶シリコン基板を用いた場合は、混酸や反応性イオンエッチングRIE:ReactiveIonEtchingなどの方法によりテクスチャー2を形成することができる。テクスチャー2の形状に制限はないが、n型半導体基板1の裏面にもテクスチャー2を形成する場合は、後述する後工程においてレーザーにより溝部1aを形成する際のレーザーの掘り込み深さよりも小さいテクスチャーサイズであることが望まれる。また、n型半導体基板1の片面にテクスチャー2を形成する際には、テクスチャー2を形成しない面にあらかじめ保護膜を形成しておく。つぎに、n型半導体基板1の他面側におけるp型半導体接合領域5Aを形成する領域に、レーザースクライブにより掘り込み処理を施して溝部1aを形成し、n型半導体基板1の他面側に段差を形成する図3-1c、ステップS102。n型半導体基板1において溝部1aが形成された面は、最終的に太陽電池が完成した際には裏面になる。以下、n型半導体基板1において溝部1aが形成された面を裏面と呼ぶ場合がある。溝部1aを形成する掘り込み領域は、図1-1に示したp型半導体接合領域5Aと同様の櫛形形状であり、櫛形形状においてそれぞれ櫛歯に相当する部分間のピッチは500μm~2mm程度となるようにする。すなわち、掘り込み領域p型半導体接合領域5A内に形成されるp型電極9の櫛形形状において、それぞれ櫛歯に相当する部分間のピッチが500μm~2mm程度となるように溝部1aを形成する。また、溝部1a間の領域である凸部領域1b上に形成されるn型電極10の櫛形形状において、それぞれ櫛歯に相当する部分間のピッチが500μm~2mm程度となるように溝部1aを形成する。これは、p型半導体接合領域5Aに形成されるp型電極9において櫛歯に相当する部分の電極間距離が2mmより大きい場合は、太陽電池として動作させる際に、発生したキャリアが電極まで移動する距離が大きくなり、キャリアが電極に到達するまでにキャリアの再結合が起こりやすくなると同時に、基板の抵抗に依存してフィルファクターが低下することがあるからである。n型電極10についても同様である。また、溝部1aの深さ或いは凸部領域1bの厚みは5μm~100μm程度とし、5μm~20μmとすることが好ましい。本発明においては後工程で溝部1aにエッチングペーストやレジストを印刷塗布するが、その際の厚み塗布厚を通常5μm~20μm程度とする。この塗布厚条件においては、溝部1aの深さが5μmよりも小さい場合、すなわちエッチングペーストやレジストなどの液の塗布厚みよりも小さい場合は、塗布されたエッチングペーストやレジストなどの液の広がりを抑制することができない。また、この塗布厚条件においては、溝部1aの深さが20μmよりも大きい場合、すなわち、塗布されたエッチングペーストやレジストなどの液の塗布厚みよりも大きい場合は、スクリーン印刷が困難になる。これらの液の塗布厚みが20μmより大きい場合は、インクジェットまたはディスペンサーを用いると良い。なお、本実施の形態では、溝部1aを形成するためにレーザーを用いたが、パターン形成精度が良い方法であれば他の方法を用いてもよい。また、レーザー照射部にレーザーダメージが残る場合は、レーザーでパターンを形成した後にアルカリや混酸などにより等方性のエッチングを施してもよい。ただし、レーザーを用いて溝部1aを形成することにより、レジスト等のパターニングや写真製版などの複雑なプロセスを用いることなく溝部1aを形成することができるため、スループットが向上する。つぎに、テクスチャー2が形成されたn型半導体基板1の受光面にパッシベーション膜3および反射防止膜4を形成する図3-1d、ステップS103、ステップS104。パッシベーション膜3としては、n型半導体基板1と同じ導電型で該n型半導体基板1よりも高濃度に不純物がドープされたアモルファスシリコン膜、またはn型半導体基板1との界面に対してパッシベーション効果の高いシリコン酸化膜、或いはシリコン窒化膜などを用いる。また、反射防止膜4としては、シリコン酸化膜やシリコン窒化膜を用いる。なお、シリコン酸化膜やシリコン窒化膜などのようにパッシベーション効果と反射防止効果とを持ち合わせた膜であれば、パッシベーション膜3と反射防止膜4は同じ1つの膜で併用しても構わない。つぎに、溝部1aを含むn型半導体基板1の裏面上に、n型半導体層6、透明導電膜8、保護膜101を順次形成する図3-2e、ステップS105、ステップS106、ステップS107。n型半導体層6としてはシリコン系の薄膜が用いられ、たとえばCVD法により形成され、リンPがドープされたアモルファスシリコン膜または微結晶シリコンなどが用いられる。また、n型半導体基板1とn型半導体層6との界面の不純物プロファイルを急峻なものに制御するために、これらの間に真性シリコン膜i層を挿入してもよい。また、n型半導体基板1の裏面上にn型半導体層6を形成する前に、n型半導体基板1のクリーニングを目的としたRCA洗浄などの薬液洗浄や、n型半導体基板1の裏面とn型半導体層6との界面状態の制御を目的としたプラズマ処理を行ってもよい。n型半導体層6の膜厚は、10nm~30nm程度とする。n型半導体層6の膜厚がこの範囲であれば、後工程においてエッチンペーストにより容易に不要部の除去が可能であり、n型半導体基板1に対する電界効果でキャリアの再結合を抑制することができる。透明導電膜8としては、エッチングペーストで除去が可能な材料としてたとえばスパッタリング法により酸化インジウム膜を形成する。透明導電膜8に用いる酸化インジウム以外の材料としては、錫を5~10ドープした酸化インジウムITO、酸化亜鉛、酸化錫などを用いることができる。ただし、シリコンにおける光吸収がある波長域全体において、できるだけ光吸収の少ない材料を用いることが好ましい。保護膜101としては、エッチングペーストで除去が可能な膜として20nm~100nm程度の酸化シリコン膜や窒化シリコン膜などを用いる。これらの膜は、スパッタリング法などの化学気相成長法PVD:PhysicalVaporDeposition法により形成できる。ただし、既に形成されているn型半導体層6のシリコン系膜からの水素抜けなどによる特性低下を引き起こさない200°C~300°C以下の温度で形成する必要がある。また、低温で形成でき、且つエッチングペーストにより除去できる膜であれば、ポリシラザン系材料など塗布により酸化シリコンを形成できるような材料を用いることもできる。つぎに、印刷法を用いて溝部1a内にエッチングペースト102を塗布する図3-2f、ステップS108。その後、n型半導体基板1をオーブン等で加熱することにより、保護膜101、透明導電膜8、n型半導体層6の3つの膜の不要部をエッチングペースト102によりエッチングして除去する。さらに、純水或いは薄いアルカリ溶液でエッチングペースト102を除去する図3-2g、ステップS109、ステップS110。3つの膜の不要部は、溝部1a内の部分である。したがって、上記3つの膜の不要部をエッチングペースト102によりエッチング除去することにより、溝部1aの表面が露出し、凸部領域1b上には上記3つの膜が残存する。エッチングペースト102としては例えばMERCK社のishishapeなどを用いることができる。この際、エッチングペースト102の印刷領域において、溝部1aに対する重ね合わせ精度を考慮して、エッチングペースト102の幅を溝部1aの幅よりも狭く印刷する必要がある。また、エッチングペースト102の印刷厚が溝部1aの掘り込み深さを大きく超えないように、印刷版の乳剤厚や印刷条件を調整する必要がある。また、エッチングペースト102の塗布後の加熱プロセスは、n型半導体層6のシリコン系膜を劣化させないように200°C~300°C以下の温度での加熱が必要である。また、エッチングペースト材料および各被エッチング膜の種類によって、保護膜101、透明導電膜8、n型半導体層6を同時にエッチングペースト102によりエッチングすることができる。一方、これらの膜を同時にエッチングができない場合は、エッチングペースト102でまず保護膜101を除去し、その後シュウ酸などの液により透明導電膜8を除去し、さらにアルカリ溶液によりn型半導体層6を除去するなどの方法を用いることができる。つぎに、露出した溝部1a内を含むn型半導体基板1の裏面にp型半導体層5と透明導電膜7とを順次形成する図3-2h、ステップS111、ステップS112。p型半導体層5としては、シリコン系の薄膜が用いられ、たとえばCVD法により形成され、ボロンがドープされたアモルファスシリコン膜または微結晶シリコン膜などが用いられる。また、n型半導体基板1とp型半導体層5との界面の不純物プロファイルを急峻なものに制御するために、これらの間に真性シリコン膜i層を挿入してもよい。また、p型半導体層5を形成する前に、凸部領域1b上の保護膜101が耐性を有する方法で、n型半導体基板1のクリーニングを目的としたRCA洗浄などの薬液洗浄や、n型半導体基板1の裏面とn型半導体層6との界面状態の制御を目的としたプラズマ処理を行ってもよい。p型半導体層5の膜厚は、10nm~30nm程度とする。n型半導体層6の膜厚がこの範囲であれば、後工程においてエッチンペーストにより容易に不要部の除去が可能であり、n型半導体基板1とp型半導体層5とにより構成される接合が光起電力装置のpn接合として動作することができる。透明導電膜7としては、エッチングで除去が可能な材料としてたとえばスパッタリング法により酸化インジウム膜を形成する。透明導電膜7に用いる酸化インジウム以外の材料としては、錫を5~10ドープした酸化インジウムITO、酸化亜鉛、酸化錫などを用いることができる。ただし、シリコンにおける光吸収がある波長域全体において、できるだけ光吸収の少ない材料を用いることが好ましい。つぎに、p型半導体層5および透明導電膜7が形成された溝部1a内に、印刷により保護用レジスト103を塗布する図3-3i、ステップS113。保護用レジスト103は、たとえば耐アルカリ性レジストを用いる。その後、保護用レジスト103をエッチングマスクに用いて、シュウ酸等の透明導電膜除去液により溝部1a以外の透明導電膜7をエッチング除去し、さらにアルカリ溶液等により溝部1a以外のp型半導体層5をエッチング除去し、その後保護用レジスト103をレジスト剥離剤により除去する図3-3j、ステップS114、ステップS115。なお、図3-3iおよび図3-3jにおいてはn型半導体基板1の裏面が下向きになっているが、実際にはn型半導体基板1の裏面が上向きの状態で各処理が行われる。保護用レジスト103の厚さは、エッチング除去するp型半導体層5および透明導電膜7と、凸部領域1b上のn型半導体層6および透明導電膜8との重なりをなくすように凸部領域1bの段差溝部1aの深さと同じ厚み深さまたは凸部領域1bの段差溝部1aの深さより若干小さい厚みになるよう印刷を行う。また、透明導電膜7やp型半導体層5の除去は、RIEやプラズマエッチングなどの気相エッチングを用いてもよい。つぎに、凸部領域1b上に残った保護膜101を除去する図3-3k、ステップS116。保護膜101として酸化シリコン膜や窒化シリコン膜を用いた場合は、フッ酸を用いて保護膜101を除去できる。これにより、凸部領域1b上にはn型半導体層6および透明導電膜8が残存し、n型半導体接合領域6Aが形成される。また、溝部1a内にはp型半導体層5および透明導電膜7が残存し、p型半導体接合領域5Aが形成される。つぎに、n型半導体基板1の裏面側において、p型半導体接合領域5Aにp型電極9を形成し、n型半導体接合領域6Aにn型電極10を形成する図3-3l、ステップS117。p型電極9およびn型電極10の形成は、例えばスクリーン印刷法により電極材料ペーストを印刷、乾燥し、その後焼成することにより行う。n型電極10およびp型電極9の形成には、例えば200°C~300°C以下で焼結する低温焼結型の印刷銀Agペーストを用いる。また、シリコン系膜の成膜による欠陥や透明導電膜の導電率向上のために、水素中含有雰囲気中でのアニールを各膜の形成後に行ってもよい。以上のような工程を実施することにより、図1-1および図1-2に示す太陽電池を作製することができる。なお、上記においてはp型半導体接合領域5Aが溝部1a内に設けられているが、n型半導体接合領域6が溝部1a内に設けられた構成とし、上記の各部においてp型とn型を入れ替えてもよい。すなわち、n型半導体基板1と同じ導電型を有する領域、またはn型半導体基板1と反対の導電型を有する領域のいずれかの領域が溝部1a内に設けられた構成とされればよい。上述した実施の形態1においては、受光面側のシャドーロスを抑制して高い光電変換効率を実現できるヘテロ構造の裏面接合型の太陽電池の製造において、n型半導体基板1の裏面側に溝部1aを形成し、該溝部1a内にエッチングペースト102を塗布して所望の膜をエッチング除去する。これにより、所望のパターンを精度良くエッチングすることができ、また、パターンを縮小した場合においても隣接するパターン同士が重なってしまうことがない。したがって、p型半導体接合領域5Aとn型半導体接合領域6Aとが交互に配列される精細なパターンの接合領域を精度良く形成でき、p型電極9およびn型電極10の電極の配線ピッチの縮小が実現可能である。ヘテロ構造の裏面接合型の太陽電池においては、交互に配列されるp型領域とn型領域とのピッチが特性に大きく影響を与える。これは光が照射された際に半導体基板内で発生した正負のキャリアが各々p型領域とn型領域とへ移動する際に、半導体基板内を移動する距離が各領域のピッチに依存するためである。したがって、p型領域とn型領域とのピッチが短く、p型電極およびn型電極の配線ピッチが短い方が、キャリアの再結合を抑制し、太陽電池特性を向上させることができる。一方、エッチングペーストを単に被エッチング膜上に塗布する場合は、塗布後に加熱およびエッチングする際にエッチングペーストが広がってしまう。このため、所望のパターンを精度良くエッチングすることができず、また、パターンを縮小した場合には隣接するパターン同士が重なってしまう場合もあり、p型領域、n型領域および電極の配線ピッチの縮小が困難であった。しかしながら、実施の形態1においては、エッチングペースト102を溝部1a内に塗布するため、上記のような問題が発生しない。すなわち、n型半導体基板1の裏面に2つの導電型の薄膜の接合領域を配列させるためのパターン形成において、n型の薄膜を形成した後、p型の薄膜形成領域に相当するエッチングペースト塗布領域をあらかじめ掘り込んで溝部1aを形成し、この溝部1a内にエッチングペーストを塗布する。これにより、塗布後のエッチングペーストの広がり液ダレを抑制することができ、エッチングパターン精度を向上させて精細な配列パターンの形成が可能となる。また、溝部1a内に保護用レジスト103を塗布した状態で不要部のエッチングを行うことにより、塗布後の保護用レジスト103の広がり液ダレを抑制することができ、エッチングパターン精度を向上させて精細な配列パターンの形成が可能となる。また、実施の形態1においては、n型半導体基板1の裏面側のほぼ全ての領域がp型半導体層5またはn型半導体層6によりパッシベーションされ、開放電圧や短絡電流密度などの太陽電池特性を向上させることができる。したがって、実施の形態1によれば、n型半導体基板1の裏面側におけるキャリアの再結合を抑制して太陽電池特性を向上させることができ、光電変換効率に優れたヘテロ構造の裏面接合型の太陽電池を作成することができる。実施の形態2.図4は、本発明の実施の形態2にかかる光起電力装置である太陽電池の断面構造を模式的に示す要部断面図である。実施の形態2にかかる太陽電池を裏面側から見た構造パターンは図1-1と同様である。図4は、図1-2に対応する要部断面図である。実施の形態2にかかる太陽電池は、p型半導体接合領域5B以外の構成は実施の形態1にかかる太陽電池と同じ構成を有する。図4において、実施の形態1にかかる太陽電池と同じ部材については同じ符号を付すことで、詳細な説明を省略する。実施の形態2にかかる太陽電池は、第1導電型の結晶系半導体基板であるn型半導体基板1を有する。n型半導体基板1の受光面側の面には、微細凹凸からなるテクスチャー2が形成されている。テクスチャー2上には、パッシベーション膜3および反射防止膜4がこの順で積層されている。なお、パッシベーション膜3の代わりに、真性シリコン膜と、結晶系半導体基板と同じ導電型のシリコン膜との積層構造を設けてもよい。n型半導体基板1の受光面と反対の面裏面側には、n型半導体基板1と反対の導電型p型を有するp型半導体接合領域5Bと、n型半導体基板1と同じ導電型n型を有するn型半導体接合領域6Aと、がそれぞれ櫛形形状に形成されている。p型半導体接合領域5Bは、実施の形態1におけるp型半導体接合領域5Aに対応する。p型半導体接合領域5Bは、n型半導体基板1の裏面に形成された溝部1c内に設けられている。溝部1cは、2段の段差を有した溝部であり、第1溝部第1凹部1dと、第1溝部第1凹部1dの底面部における第1溝部1dの幅方向の内側領域に該第1溝部1dと同方向に延在して設けられて溝深さが第1溝部1dよりも深い第2溝部第2凹部1eとにより構成された2段溝部2段凹部である。そして、n型半導体基板1の裏面において、p型半導体接合領域5Bとn型半導体接合領域6Aとは、櫛形形状においてそれぞれ櫛歯に相当する部分が1本ずつ交互に噛み合わさるように配置されている。すなわち、p型半導体接合領域5Bの櫛形形状において櫛歯に相当する領域の1本1本と、n型半導体接合領域6Aの櫛形形状において櫛歯に相当する領域の1本1本とが1本ずつ交互に噛み合わさるように配置されている。p型半導体接合領域5Bでは、n型半導体基板1の裏面に薄膜からなるp型半導体層5が溝部1c内に形成されており、n型半導体基板1の裏面とpn接合を形成する。また、n型半導体基板1とp型半導体層5との界面の不純物プロファイルを急峻なものに制御するために、これらの間に真性シリコン膜i層を挿入してもよい。この場合は、真性シリコン膜を介してn型半導体基板1とp型半導体層5とがpn接合を形成する。p型半導体層5上には、透明導電膜7が形成されている。溝部1cの底面領域における透明導電膜7上には、p型半導体接合領域5Bにおける各領域を電気的に結合し、発電された電力を各領域から集電して外部に取り出すためのp型電極9がp型半導体接合領域5Bと同様の櫛形形状に設けられている。つぎに、このような実施の形態2にかかる太陽電池の製造方法の一例について図5、図6-1~図6-3を参照して説明する。図5は、実施の形態2にかかる太陽電池の製造方法を説明するためのフローチャートである。図6-1~図6-3は、実施の形態2にかかる太陽電池の製造方法を説明するための断面図である。まず、実施の形態1の場合と同様に、半導体基板としてn型半導体基板1を用意する図6-1a。つぎに、実施の形態1の場合と同様に、n型半導体基板1の一面側の表面に微細凹凸からなるテクスチャー2を形成する図6-1b、ステップS201。テクスチャー2の形状に制限はないが、n型半導体基板1の裏面にもテクスチャー2を形成する場合は、後述する後工程においてp型半導体接合領域5B形成のための溝部1cをレーザーにより形成する際のレーザーの掘り込み深さよりも小さいテクスチャーサイズであることが望まれる。また、n型半導体基板1の片面にテクスチャー2を形成する際には、テクスチャー2を形成しない面にあらかじめ保護膜を形成しておく。つぎに、n型半導体基板1の他面側におけるp型半導体接合領域5Bを形成する領域に、レーザースクライブにより掘り込み処理を施して第1溝部1dを形成し、n型半導体基板1の他面側に第1の段差を形成する図6-1c、ステップS202。つぎに、第1溝部1dの底部領域の幅方向における内側領域にレーザースクライブにより掘り込み処理を施して、第1溝部1dと同方向に延在して溝深さが第1溝部1dよりも浅い第2溝部1eを形成し、n型半導体基板1の他面側に第2の段差を形成する図6-1d、ステップS203。これにより溝部1cが形成され、n型半導体基板1の他面側に2段階の段差が形成される。n型半導体基板1において溝部1cが形成された面は、最終的に太陽電池が完成した際には裏面になる。以下、n型半導体基板1において溝部1cが形成された面を裏面と呼ぶ場合がある。第1溝部1dを形成する掘り込み領域は、図1-1に示したp型半導体接合領域5Bと同様の櫛形形状であり、櫛形形状においてそれぞれ櫛歯に相当する部分間のピッチは500μm~2mm程度となるようにする。すなわち、掘り込み領域p型半導体接合領域5B内に形成されるp型電極9の櫛形形状において、それぞれ櫛歯に相当する部分間のピッチが500μm~2mm程度となるように溝部1cを形成する。また、溝部1c間の領域である凸部領域1b上に形成されるn型電極10の櫛形形状において、それぞれ櫛歯に相当する部分間のピッチが500μm~2mm程度となるように溝部1cを形成する。これは、p型半導体接合領域5Bに形成されるp型電極9において櫛歯に相当する部分の電極間距離が2mmより大きい場合は、太陽電池として動作させる際に、発生したキャリアが電極まで移動する距離が大きくなり、キャリアが電極に到達するまでにキャリアの再結合が起こりやすくなると同時に、基板の抵抗に依存してフィルファクターが低下することがあるからである。n型電極10についても同様である。また、第1溝部1dの深さ或いは凸部領域1bの厚みは5μm~50μm程度とし、5μm~10μmとすることが好ましい。第2溝部1eは、幅方向において第1溝部1dよりも50μm~100μm程度内側に作製されるため、第1溝部1dの幅よりも100μm~200μm程度細くなる。また、第2溝部1eの深さは、第1溝部1dの深さに加えて5μm~50μm程度とし、5μm~10μm程度とすることが好ましく、第1溝部1dの深さと第2溝部1eの深さとを合わせて20μm以下とすることが好ましい。本発明においては後工程で溝部1cにエッチングペーストやレジストを印刷塗布するが、その際の厚み塗布厚を通常5μm~20μm程度とする。この塗布厚条件においては、溝部1aの深さが5μmよりも小さい場合、すなわちエッチングペーストやレジストなどの液の塗布厚みよりも小さい場合は、塗布されたエッチングペーストやレジストなどの液の広がりを抑制することができない。また、この塗布厚条件においては、溝部1aの深さが20μmよりも大きい場合、すなわち、塗布されたエッチングペーストやレジストなどの液の塗布厚みよりも大きい場合は、スクリーン印刷が困難になる。第1溝部1dまたは第2溝部1eの深さが各々10μmを超える場合は、スクリーン印刷の代わりにインクジェットやディスペンサーを用いるとよい。なお、本実施の形態では、溝部1cを形成するためにレーザーを用いたが、パターン形成精度が良い方法であれば他の方法を用いてもよい。また、レーザー照射部にレーザーダメージが残る場合は、レーザーでパターンを形成した後にアルカリや混酸などにより等方性のエッチングを施してもよい。ただし、レーザーを用いて溝部1cを形成することにより、レジスト等のパターニングや写真製版などの複雑なプロセスを用いることなく溝部1cを形成することができるため、スループットが向上する。つぎに、テクスチャー2が形成されたn型半導体基板1の受光面側にパッシベーション膜3および反射防止膜4を形成する図6-2e、ステップS204、ステップS205。つぎに、溝部1cを含むn型半導体基板1の裏面の表面に、n型半導体層6、透明導電膜8、保護膜101を順次形成する図6-2f、ステップS206、ステップS207、ステップS208。n型半導体層6としてはシリコン系の薄膜が用いられ、たとえばCVD法により形成され、リンPがドープされたアモルファスシリコン膜または微結晶シリコンなどが用いられる。また、n型半導体基板1とn型半導体層6との界面の不純物プロファイルを急峻なものに制御するために、これらの間に真性シリコン膜i層を挿入してもよい。つぎに、印刷法を用いて第1溝部1d内および第2溝部1e内にエッチングペースト102を塗布する図6-2g、ステップS209。その後、n型半導体基板1をオーブン等で加熱することにより、保護膜101、透明導電膜8、n型半導体層6の3つの膜の不要部をエッチングペースト102によりエッチングして除去する。さらに、純水或いは薄いアルカリ溶液でエッチングペースト102を除去する図6-2h、ステップS210、ステップS211。3つの膜の不要部は、第1溝部1d内および第2溝部1e内の部分である。したがって、上記3つの膜の不要部をエッチングペースト102によりエッチング除去することにより、第1溝部1dおよび第2溝部1eの表面が露出し、凸部領域1b上には上記3つの膜が残存する。エッチングペースト102としては例えばMERCK社のishishapeなどを用いることができる。この際、エッチングペースト102の印刷領域において、溝部1aに対する重ね合わせ精度を考慮して、エッチングペースト102の幅を溝部1aの幅よりも狭く印刷する必要がある。また、エッチングペースト102の印刷厚が溝部1aの掘り込み深さを大きく超えないように、印刷版の乳剤厚や印刷条件を調整する必要がある。また、エッチングペースト102の塗布後の加熱プロセスは、n型半導体層6のシリコン系膜を劣化させないように200°C~300°C以下の温度での加熱が必要である。また、エッチングペースト材料および各被エッチング膜の種類によっては、保護膜101、透明導電膜8、n型半導体層6を同時にエッチングペースト102によりエッチングすることができる。一方、これらの膜を同時にエッチングができない場合は、エッチングペースト102でまず保護膜101を除去し、その後シュウ酸などの液により透明導電膜8を除去し、さらにアルカリ溶液によりn型半導体層6を除去するなどの方法を用いることができる。つぎに、露出した第1溝部1d内および第2溝部1e内を含むn型半導体基板1の裏面にp型半導体層5と透明導電膜7とを順次形成する図6-3i、ステップS212、ステップS213。p型半導体層5としては、シリコン系の薄膜が用いられ、たとえばCVD法により形成され、ボロンがドープされたアモルファスシリコンまたは微結晶シリコンなどが用いられる。また、n型半導体基板1とp型半導体層5との界面の不純物プロファイルを急峻なものに制御するために、これらの間に真性シリコン膜i層を挿入してもよい。また、p型半導体層5を形成する前に、凸部領域1b上の保護膜101が耐性を有する方法で、n型半導体基板1のクリーニングを目的としたRCA洗浄などの薬液洗浄や、n型半導体基板1の裏面とn型半導体層6との界面状態の制御を目的としたプラズマ処理を行ってもよい。p型半導体層5の膜厚は、10nm~30nm程度とする。n型半導体層6の膜厚がこの範囲であれば、後工程においてエッチンペーストにより容易に不要部の除去が可能である。そして、n型半導体基板1とp型半導体層5とにより構成される接合が光起電力装置のpn接合として動作することができる。透明導電膜7は、エッチングで除去が可能な材料としてたとえばスパッタリング法により酸化インジウム膜を形成する。透明導電膜7に用いる酸化インジウム以外の材料としては、錫を5~10ドープした酸化インジウムITO、酸化亜鉛、酸化錫などを用いることができる。ただし、シリコンにおける光吸収がある波長域全体において、できるだけ光吸収の少ない材料を用いることが好ましい。つぎに、p型半導体層5および透明導電膜7が形成された第2溝部1e内に、印刷により第1の保護用レジスト201を塗布するステップS214。第1の保護用レジスト201の厚さは、第2溝部1eの掘り込み部からはみ出さないように、第2溝部1eの掘り込み深さと同じ厚みまたは第2溝部1eの掘り込み深さより若干小さい厚みになるよう印刷を行う。その後、第1の保護用レジスト201をエッチングマスクに用いて、シュウ酸等の透明導電膜の除去液により第2溝部1e以外の透明導電膜7をエッチング除去する図6-3j、ステップS215。これにより、p型半導体接合領域5Bとn型半導体接合領域6Aとの境界部に、透明導電膜が存在せずになくp型半導体層5のみで構成される領域を形成することができる。つぎに、第1の保護用レジスト201を第2溝部1e内に残した状態で、p型半導体層5が形成された第1溝部1d内を埋めるように第2の保護用レジスト202を印刷により塗布する図6-3k、ステップS216。第2の保護用レジスト202の厚さは、第1溝部1dの掘り込み部からはみ出さないように、第1溝部1dの掘り込み深さと同じ厚みまたは第1溝部1dの掘り込み深さより若干小さい厚みになるよう印刷を行う。そして、第2の保護用レジスト202をエッチングマスクに用いて、アルカリ溶液等により凸部領域1b上のp型半導体層5をエッチング除去し、その後に第1の保護用レジスト201および第2の保護用レジスト202をレジスト剥離剤により除去する図6-3l、ステップS217、ステップS218。なお、図6-3j~図6-3lにおいてはn型半導体基板1の裏面が下向きになっているが、実際にはn型半導体基板1の裏面が上向きの状態で各処理が行われる。第1の保護用レジスト201および第2の保護用レジスト202は、耐アルカリ性レジストを用いる。第1の保護用レジスト201と第2の保護用レジスト202とは同じ材料でも異なる材料でもよいが、同じレジスト剥離剤により同時に除去できることが好ましい。透明導電膜7やp型半導体層5の除去は、RIEやプラズマエッチングなどの気相エッチングを用いてもよい。このように第1の保護用レジスト201および第2の保護用レジスト202を用いた2段階のエッチングを行うことにより、p型半導体層5とn型半導体層6との間に透明導電膜7が積層されていないp型領域を形成することができる。これにより、p型半導体層5上の透明導電膜7とn型半導体層6、またはp型半導体層5上の透明導電膜7とn型半導体層6上の透明導電膜8の接触による電流リークを防ぐことができる。すなわち、透明導電膜7と、n型半導体層6および透明導電膜8とを電気的に絶縁して、これらの間の電流リークを防ぐことができる。つぎに、凸部領域1b上に残った保護膜101を除去する図6-4m、ステップS219。保護膜101として、酸化シリコン膜や窒化シリコン膜を用いた場合は、フッ酸を用いて保護膜101を除去できる。これにより、凸部領域1b上にはn型半導体層6および透明導電膜8が残存し、n型半導体接合領域6Aが形成される。また、溝部1cでは、第2溝部1e内にはp型半導体層5および透明導電膜7が残存し、第1溝部1d内にはp型半導体層5のみが残存し、p型半導体接合領域5Bが形成される。つぎに、n型半導体基板1の裏面側において、p型半導体接合領域5Bの第2溝部1e内にp型電極9を形成し、n型半導体接合領域6Aにn型電極10を形成する図6-4n、ステップS220。p型電極9およびn型電極10の形成は、例えばスクリーン印刷法により電極材料ペーストを印刷、乾燥し、その後焼成することにより行う。n型電極10およびp型電極9の形成には、例えば200°C~300°C以下で焼結する低温焼結型の印刷銀Agペーストを用いる。また、シリコン系膜の成膜による欠陥や透明導電膜の導電率向上のために、水素中含有雰囲気中でのアニールを各膜の形成後に行ってもよい。以上のような工程を実施することにより、図1-1および図4に示す実施の形態2にかかる太陽電池を作製することができる。なお、上記においてはp型半導体接合領域5Bが溝部1c内に設けられているが、n型半導体接合領域6が溝部1c内に設けられた構成とし、上記の各部においてp型とn型を入れ替えてもよい。すなわち、n型半導体基板1と同じ導電型を有する領域、またはn型半導体基板1と反対の導電型を有する領域のいずれかの領域が溝部1c内に設けられた構成とされればよい。上述した実施の形態2においては、受光面側のシャドーロスを抑制して高い光電変換効率を実現できるヘテロ構造の裏面接合型の太陽電池の製造において、n型半導体基板1の裏面側に溝部1aを形成し、該溝部1a内にエッチングペースト102を塗布して所望の膜をエッチング除去する。これにより、実施の形態1の場合と同様に所望のパターンを精度良くエッチングすることができ、また、パターンを縮小した場合においても隣接するパターン同士が重なってしまうことがない。したがって、p型半導体接合領域5Bとn型半導体接合領域6Aとが交互に配列される精細なパターンの接合領域を精度良く形成でき、p型電極9およびn型電極10の電極の配線ピッチの縮小が実現可能である。また、溝部1c内に第1の保護用レジスト201、第2の保護用レジスト202を塗布した状態で不要部のエッチングを行うことにより、塗布後の第1の保護用レジスト201、第2の保護用レジスト202の広がり液ダレを抑制することができ、エッチングパターン精度を向上させて精細な配列パターンの形成が可能となる。また、実施の形態2においては、実施の形態1の場合と同様にn型半導体基板1の裏面側のほぼ全ての領域がp型半導体層5またはn型半導体層6によりパッシベーションされ、開放電圧や短絡電流密度などの太陽電池特性を向上させることができる。そして、実施の形態2においては、p型半導体層5とn型半導体層6との間に透明導電膜7が積層されていないp型領域を形成することができる。これにより、p型半導体層5上の透明導電膜7とn型半導体層6、またはp型半導体層5上の透明導電膜7とn型半導体層6上の透明導電膜8の接触による電流リークを防ぐことができる。したがって、実施の形態2によれば、n型半導体基板1の裏面側におけるキャリアの再結合を抑制し、またp型半導体接合領域5Bとn型半導体接合領域6Aとの電流リークを防いで、太陽電池特性を向上させることができ、高い短絡電流を有し光電変換効率に優れたヘテロ構造の裏面接合型の太陽電池を作成することができる。