"N個Nは2以上の整数のスイッチング素子のスイッチングを制御するための各制御端子をN-1個の第1インダクタンス素子を介して縦続接続する接続回路と、一端が直流電源に電気的に接続される第2インダクタンス素子の他端及び前記スイッチング素子の各一端の間に各別に接続された第3インダクタンス素子とを備えるスイッチング回路であって、前記接続回路の入力端子に入力されるPWM信号にて、前記N個のスイッチング素子を順次スイッチングさせるようにしてあり、前記第2インダクタンス素子の一端側又は他端側に縦続接続されるように挿入された補助スイッチング素子を更に備える、ことを特徴とするスイッチング回路。前記補助スイッチング素子は、前記第2インダクタンス素子が磁気飽和する時定数の逆数よりも高い周波数で駆動されることを特徴とする請求項1に記載のスイッチング回路。前記補助スイッチング素子を駆動するための駆動信号であって、前記PWM信号からその周波数を低下させることによって当該駆動信号を生成する駆動回路を更に備えることを特徴とする請求項2に記載のスイッチング回路。前記N個のスイッチング素子それぞれは、第1導電型のトランジスタであり、前記補助スイッチング素子は、前記第1導電型とは異なる第2導電型のトランジスタである、ことを特徴とする請求項1~3の何れか1項に記載のスイッチング回路。前記スイッチング素子の一端及び前記第2インダクタンス素子の他端の間を電気的に接続する接続部材を、前記第3インダクタンス素子に置き換えることを特徴とする請求項1~4の何れか1項に記載のスイッチング回路。Nは8以上であることを特徴とする請求項1~5の何れか1項に記載のスイッチング回路。前記スイッチング素子と、前記第1、第2及び第3インダクタンス素子とが、モノリシック集積回路の半導体基板に形成されていることを特徴とする請求項1~6の何れか1項に記載のスイッチング回路。前記スイッチング素子は、縦型のMOSFETであることを特徴とする請求項1~7の何れか1項に記載のスイッチング回路。アナログの信号をパルス幅変調する変調回路と、請求項1~8の何れか1項に記載のスイッチング回路とを備え、前記変調回路が変調信号の包絡線信号をパルス幅変調して得られたPWM信号にて前記スイッチング回路をスイッチングさせるようにしてあることを特徴とする包絡線信号増幅器。しかしながら、分布増幅器では、複数のスイッチング素子が出力する電力を合成するための分布定数線路において、出力端とは反対側に伝播する電力を抵抗で消費させて終端しなければならず、終端抵抗での損失が大きいという問題がある。また、増幅されたPWM信号から変調信号としての包絡線信号を取り出すのにローパスフィルタが必要であり、このフィルタの挿入損失も無視できないものとなる。本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、複数のスイッチング素子にて増幅したPWM信号を低損失で合成し、変調信号を復調することが可能なスイッチング回路、及び該スイッチング回路を備える包絡線信号増幅器を提供することにある。本発明に係るスイッチング回路は、N個Nは2以上の整数のスイッチング素子のスイッチングを制御するための各制御端子をN-1個の第1インダクタンス素子を介して縦続接続する接続回路と、一端が直流電源に電気的に接続される第2インダクタンス素子の他端及び前記スイッチング素子の各一端の間に各別に接続された第3インダクタンス素子とを備えるスイッチング回路であって、前記接続回路の入力端子に入力されるPWM信号にて、前記N個のスイッチング素子を順次スイッチングさせるようにしてあり、前記第2インダクタンス素子の一端側又は他端側に縦続接続されるように挿入された補助スイッチング素子を更に備えることを特徴とする。本発明にあっては、PWM信号が伝播する接続回路を構成するN-1個の第1インダクタンス素子の各接続節点及び接続回路の入出力端子に、N個のスイッチング素子夫々の制御端子を格別に接続してあり、各スイッチング素子の一端と、直流電源に一端が接続された第2インダクタンス素子の他端との間に第3インダクタンス素子を各別に介装させる。これにより、接続回路を伝播するPWM信号によって各スイッチング素子が一定の時間間隔で順次スイッチングし、スイッチング素子毎に増幅された略等振幅のPWM信号が第2インダクタンス素子の他端において加算される。このため、前記時間間隔のN倍が1周期となるような変調周期PWM周期を有するPWM信号を増幅することとした場合は、PWM信号の基本波に対して、各スイッチング素子の一端における信号振幅及び位相を複素平面上の信号点に対応させたときに、原点を中心とする円上に-2π/Nの位相差で各信号点が等間隔に並ぶように表すことができるため、PWM信号の基本波がうち消し合うように加算される。同様に、PWM信号のM次Mは2以上の整数高調波に対して、各スイッチング素子の一端における信号振幅及び位相を複素平面上の信号点に対応させたときに、原点を中心とする円上に-2Mπ/Nの位相差で各信号点が等間隔に並ぶように表すことができる場合は、PWM信号の高調波が打ち消し合うように加算される。従って、複数のスイッチング素子にて増幅したPWM信号を低損失で合成し、変調信号を復調することが可能となる。ところで、例えば、携帯電話の変調信号の周波数は変動するものである。携帯電話の変調信号の周波数が低い場合、すなわち、この変調信号を包絡線検波した包絡線信号の周波数が低い場合、この包絡線信号をパルス幅変調したPWM信号においてデューティーが一定となる状態が長時間継続することとなる。このように、PWM信号におけるデューティーが一定となる状態が長時間継続すると、スイッチング回路では、第2インダクタンス素子が磁気飽和してしまい、出力電圧が電源電圧に漸近してしまうこととなる。そこで、このスイッチング回路によれば、第2インダクタンス素子が磁束飽和する前に補助スイッチングをオフ状態とすることにより、第2インダクタンス素子に流れる電流を制限し、第2インダクタンス素子の磁束飽和を抑制することができる。その結果、例えば、携帯電話の変調信号の周波数が低下し、PWM信号におけるデューティーが一定となる状態が長時間継続しても、出力電圧が電源電圧に漸近することを抑制することができる。本発明に係るスイッチング回路では、前記補助スイッチング素子は、前記第2インダクタンス素子が磁気飽和する時定数の逆数よりも高い周波数で駆動されてもよい。本発明に係るスイッチング回路では、前記補助スイッチング素子を駆動するための駆動信号であって、前記PWM信号からその周波数を低下させることによって当該駆動信号を生成する駆動回路を更に備える形態であってもよい。本発明に係るスイッチング回路では、前記N個のスイッチング素子それぞれは、第1導電型のトランジスタであり、前記補助スイッチング素子は、前記第1導電型とは異なる第2導電型のトランジスタであってもよい。本発明に係るスイッチング回路は、前記スイッチング素子の一端及び前記第2インダクタンス素子の他端の間を電気的に接続する接続部材を、前記第3インダクタンス素子に置き換える形態であってもよい。本発明にあっては、各スイッチング素子の一端と第2インダクタンス素子の他端との間に各別に介装されるべき第3インダクタンス素子に代えて、接続部材を介装させる。これにより、接続部材の寄生インダクタンスが、第3インダクタンス素子の機能を果たす。本発明に係るスイッチング回路は、Nは8以上であってもよい。本発明にあっては、各スイッチング素子の一端におけるPWM信号のM次高調波の信号振幅及び位相を複素平面上の信号点に対応させた場合、各信号点間の位相差-2Mπ/Nは、基本波に対する信号点間の位相差-2π/NのM倍となる。つまり、各信号点が最初に1点に重なるのは、N次高調波M=Nの場合である。これにより、Nが8以上の場合、少なくとも2次高調波から7次高調波に対して、スイッチング素子の各一端に対応する複素平面上の信号点が1点に重なることがなく、これらの高調波が互いに打ち消される。本発明に係るスイッチング回路は、前記スイッチング素子と、前記第1、第2及び第3インダクタンス素子とが、モノリシック集積回路の半導体基板に形成されている形態であってもよい。本発明にあっては、スイッチング回路がモノリシック集積回路の半導体基板に形成されているため、スイッチング回路が小型化され、増幅器としての高周波特性が良好となる。本発明に係るスイッチング回路は、前記スイッチング素子が、縦型のMOSFETであってもよい。本発明にあっては、各スイッチング素子が縦型のMOSFETからなるため、スイッチング回路が高耐圧、大電力化されると共に、オン抵抗が小さくなって損失が低減される。更に、モノリシック集積回路の各スイッチング素子に縦型のMOSFETを適用した場合は、各スイッチング素子のドレイン電極と、ソース電極及びゲート電極とがモノリシック集積回路の両面に分離される。このため、例えば、各スイッチング素子のドレイン電極から第2インダクタンス素子の他端に至る配線長が均等化され、スイッチング素子毎に増幅されたPWM信号が第2インダクタンス素子の他端においてバランスよく加算される。本発明に係る包絡線信号増幅器は、アナログの信号をパルス幅変調する変調回路と、前述の発明に記載のスイッチング回路とを備え、前記変調回路が変調信号の包絡線信号をパルス幅変調して得られたPWM信号にて前記スイッチング回路をスイッチングさせるようにしてあることを特徴とする。本発明にあっては、入力された変調信号の包絡線信号を変調回路がパルス幅変調し、パルス幅変調して得られたPWM信号でスイッチング回路をスイッチングさせて包絡線信号に復調する。これにより、複数のスイッチング素子にて増幅したPWM信号を低損失で合成し、変調信号を復調することが可能なスイッチング回路が、包絡線信号増幅器に適用される。本発明によれば、接続回路を伝播するPWM信号によって各スイッチング素子が一定の時間間隔で順次スイッチングし、スイッチング素子毎に増幅された略等振幅のPWM信号が第2インダクタンス素子の他端において加算される。このため、前記時間間隔のN倍が1周期となるような変調周期を有するPWM信号を増幅することとした場合は、PWM信号の基本波に対して、各スイッチング素子の一端における信号振幅及び位相を複素平面上の信号点に対応させたときに、原点を中心とする円上に-2π/Nの位相差で各信号点が等間隔に並ぶように表すことができるため、PWM信号の基本波がうち消し合うように加算される。同様に、PWM信号のM次Mは2以上の整数高調波に対して、各スイッチング素子の一端における信号振幅及び位相を複素平面上の信号点に対応させたときに、原点を中心とする円上に-2Mπ/Nの位相差で各信号点が等間隔に並ぶように表すことができる場合は、PWM信号の高調波が打ち消し合うように加算される。従って、複数のスイッチング素子にて増幅したPWM信号を低損失で合成し、変調信号を復調することが可能となる。また、本発明によれば、第2インダクタンス素子が磁束飽和する前に補助スイッチングをオフ状態とすることにより、第2インダクタンス素子に流れる電流を制限し、第2インダクタンス素子の磁束飽和を抑制することができる。その結果、例えば、携帯電話の変調信号の周波数が低下し、PWM信号におけるデューティーが一定となる状態が長時間継続しても、出力電圧が電源電圧に漸近することを抑制することができる。以下、本発明に係るスイッチング回路を有する包絡線信号増幅器を、携帯電話の基地局で用いられるEER方式による増幅器以下、EER増幅器というに適用した実施の形態について詳述する。また、本発明は、包絡線信号増幅器を用いる他の方式、例えば、ETEnvelopeTracking方式等にも適用が可能である。実施の形態1図1は、本発明の実施の形態1に係るEER増幅器の要部構成を示すブロック図である。EER増幅器は、入力端子1から入力された携帯電話の変調信号を包絡線検波する検波器2と、検波信号包絡線信号を増幅する包絡線信号増幅器3と、入力された変調信号の振幅を制限して位相成分を抽出するリミッタ4と、抽出した位相成分を増幅するスイッチング回路5とを備える。包絡線信号増幅器3は、一定周波数の三角波を発生させる三角波発生器31と、該三角波発生器31から与えられた三角波との比較により、検波器2から与えられた検波信号をパルス幅変調したPWM信号をスイッチング回路33に与える比較器32とを備える。スイッチング回路33でスイッチングされて振幅が増大したPWM信号は、パルス幅変調の変調周波数成分及び高調波成分が除去されて包絡線信号に復調され、スイッチング回路5に与えられる。スイッチング回路5は、包絡線信号増幅器3のスイッチング回路33から与えられた包絡線信号を電源電圧としており、リミッタ4から与えられた位相成分に基づいて図示しないスイッチング素子をスイッチングさせることにより、増幅された位相成分の振幅を包絡線信号に追従させる。図2は、EER増幅器の各部の信号波形を模式的に示す説明図である。図2Aから図2Gにおいて、横軸は時間を表し、縦軸は各部の信号の振幅を表す。但し、各縦軸の縮尺は不均等である。図2Aは、入力端子1に与えられる変調信号の波形を示している。入力された変調信号は、搬送波が位相変調及び振幅変調されたものである。図2Bは、入力された変調信号からリミッタ4が抽出した位相成分の波形を示し、図2Cは、入力された変調信号を検波器2が包絡線検波した検波信号包絡線信号の波形を示している。図2Bの位相信号は振幅が一定であり、図2Cの包絡線信号は変調信号から搬送波の成分が除去されている。図2Dは、比較器32に入力される三角波の波形を示し、図2Eは、図2Cに示す包絡線信号が比較器32で三角波と比較されてパルス幅変調されたPWM信号の波形を示している。ここでは、包絡線信号の波高値が低い又は高い場合、PWM信号のパルス幅が広く又は狭くなるようにパルス幅変調される。このPWM信号をスイッチング回路33で極性反転して増幅することにより、パルス幅変調の変調周波数成分及びそれより高い周波数成分が除去された信号の波形を図2Fに示す。つまり、図2Fの信号は、図2Cの包絡線信号が増幅されたものとなる。図2Gは、図2Fに示す包絡線信号そのものを電源とするスイッチング回路5により、図2Bに示す位相成分を増幅したときの出力信号の波形を示す。この場合、スイッチング回路5が出力する信号の振幅は電源電圧に追従するため、包絡線信号に追従する振幅を有する位相信号がスイッチング回路5から出力される。このようにして、図2Aに示す変調信号の位相成分が保たれた状態で振幅成分が増幅され、図2Gに示す信号としてEER増幅器から出力される。尚、本実施の形態1では、パルス幅変調の変調周波数、即ち三角波発生器31が発生させる三角波の周波数は200MHzであるが、これに限定されるものではなく、包絡線信号の帯域幅の10倍程度に相当する周波数となるようにすることが好ましい。図3は、本発明の実施の形態1に係るスイッチング回路33の構成を示す回路図である。スイッチング回路33は、一端が電源Vddに電気的に接続されるコイルL2と、該コイルL2の他端及びドレインD1,D2,Dnnは2以上の整数間にコイルL3が各別に介装されたn個の電界効果トランジスタMOSFET。以下、単にトランジスタというM1,M2,Mnとを備える。トランジスタM1,M2,Mn夫々のソースS1,S2,Snは、接地電位に接続されている。コイルL2の他端は、スイッチング回路33の出力端子332に接続されている。トランジスタMk,Mk1kは1からn-1の整数のゲートGk,Gk1間には、n-1個のコイルL1が各別に接続されている。n-1個のコイルL1と、ゲートG1,G2,Gnの図示しない浮遊容量Cgsとが接続回路を構成しており、該接続回路の一端及び他端は、夫々コイルL1aと終端抵抗Rsとの直列回路を介して入力端子331及び接地電位に接続されている。終端抵抗Rs及び接地電位の間には、後述するコンデンサC1を介装させてもよい。終端抵抗Rsのインピーダンスは、接続回路の特性インピーダンスと一致させてある。スイッチング回路33は、更に、電源VddとコイルL2との間に縦続接続されるように挿入された電界効果トランジスタMOSFET。以下、単にトランジスタというM0を備える。トランジスタM0のドレインは電源Vddに接続されており、ソースはコイルL2の一端に接続されている。トランジスタM0のゲートには駆動回路333からの駆動信号が入力される。駆動回路333は、比較器32から入力端子331を介して入力されるPWM信号から、その周波数を低下させることによって駆動信号を生成する。駆動信号は、トランジスタM0のオン時間が、コイルL2が磁気飽和する時定数よりも小さくなるようなパルス幅に設定される。又は、駆動信号は、コイルL2が磁気飽和する時定数の逆数の1/2倍よりも高い周波数に設定される。好ましくは、駆動信号は、コイルL2が磁気飽和する時定数の逆数よりも高い周波数に設定される。これにより、トランジスタM0は、コイルL2が磁束飽和する前にオフ状態となる。この詳細は後述することとする。なお、トランジスタM0は、トランジスタM1~Mnと比べて高速な動作が不要なため、トランジスタM0としては比較的安価なトランジスタを用いることが可能である。上述したスイッチング回路33において、比較器32から入力端子331を介して終端抵抗Rsに与えられたPWM信号が、接続回路を伝播する間にゲートGmmは1からnまでの整数に一定の時間間隔で与えられる。この時間間隔は、パルス幅変調の変調周期の1/nとなるようにしてある。即ち、ゲートGmには、ゲートG1に対して2πm-1/nだけ位相が遅れたPWM信号が与えられる。そして、PWM信号がトランジスタMmのゲートGmに伝播したときに、トランジスタMmが、ドレインDmに接続されたコイルL3と接地電位との間をスイッチングし、極性反転して増幅したPWM信号をドレインDmからコイルL3を介して出力端子332へ与える。従って、コイルL2の他端、即ち出力端子332から出力される信号は、ドレインD1,D2,Dnの夫々から出力された等振幅のPWM信号が、各別のコイルL3を介して均等に加算された信号となる。次に、各トランジスタMmのドレインDmから出力端子332に与えられたPWM信号が加算される仕組みを、n=8の場合について説明する。図4は、ドレインD1,D2,D8における信号の振幅及び位相を複素平面上の信号点に対応付けて示す図である。図において横軸は実軸を表し、縦軸は虚軸を表す。図4Aは、パルス幅変調の変調周波数ここでは200MHzと同一の周波数を有する基本波に対する信号点を示し、図4B,4C,4Dの夫々は、2次高調波,3次高調波,4次高調波に対する信号点を示している。図4Aにおいて、ドレインD1に対応する信号点を実軸上においた場合、ドレインD1,D2,D8における信号振幅は一定であるので、ドレインD1,D2,D8に対応する信号点は、原点を中心とする同心円上に並ぶ。また、トランジスタM1,M2,M8はパルス幅変調の変調周期基本波の周期の1/8の時間間隔をおいて順次、即ち-π/4の位相差で順次スイッチングするため、ドレインD1,D2,D8に対応する隣り合う信号点間の位相差は、-π/4=-2π/8となる。同様に、図4Bにおいて、トランジスタM1,M2,M8は2次高調波の周期の2/8の時間間隔をおいて順次、即ち-π/2の位相差で順次スイッチングするため、ドレインD1,D2,D8に対応する隣り合う信号点間の位相差は、-π/2=-2×2π/8となる。また、図4Cにあっては、ドレインD1,D2,D8に対応する隣り合う信号点間の位相差は、-3π/4=-3×2π/8となる。更に、図4Dにあっては、ドレインD1,D2,D8に対応する隣り合う信号点間の位相差は、-π=-4×2π/8となる。以上の図4Aから4Dに示す各信号点は、原点について点対称となる位置関係にあるため、図4Aから4Dのどの図にあっても、全ての信号点に対応するドレインD1,D2,D8の信号を均等に加算したときは、加算された信号が打ち消し合って振幅がゼロの信号となることが示される。一方、出力端子332から出力される信号は、ドレインD1,D2,Dnの夫々から出力された信号が均等に加算された信号であるから、n=8の場合、少なくとも基本波及び2次,3次,4次の高調波が出力端子332において打ち消されることが示される。図示しない5次,6次,7次の高調波については、ドレインD1,D2,D8に対応する隣り合う信号点間の位相差が、夫々-5π/4=-5×2π/8,-3π/2=-6×2π/8,-7π/4=-7×2π/8となる。これらの高調波についても、ドレインD1,D2,D8の信号を均等に加算したときは、加算された信号の振幅がゼロとなる。これに対し、8次の高調波については、ドレインD1,D2,D8に対応する隣り合う信号点間の位相差が、-2π=-8×2π/8となり、全ての信号点が1点に重なる。従って、ドレインD1,D2,D8の信号を均等に加算したときは、加算された信号が打ち消し合うことがなく、加算した信号の数だけ信号の振幅が増大することが推察される。以上の事柄から帰納的に言えることは、図3に示すスイッチング回路33の出力端子332からは、パルス幅変調の基本波及びn-1次以下の高調波が打ち消されて出力されるということである。つまり、スイッチング回路33の出力端子332からは、図2Fに示すような包絡線信号が出力されると言える。以下では、スイッチング回路33のトランジスタの個数、即ちPWM信号の増幅段数の違いによって、基本波及び高調波がどのように打ち消されるかを説明する。図5は、増幅段数nに対する基本波及び高調波の打ち消し特性を示すグラフである。図の横軸は周波数Hzを表し、縦軸は出力端子332における信号の振幅Vを表す。また、n=4、6、8及び16の場合の信号振幅を、夫々2点鎖線、1点鎖線、実線及び破線で示す。図5では、増幅段の1段当たり1Vの信号振幅が得られるように各トランジスタM1,M2,MnをPWM信号でスイッチングさせた場合のシミュレーション結果を示す。パルス幅変調の基本波200MHzより十分低い周波数では、各トランジスタM1,M2,Mnから出力される信号が略同位相で加算されるため、加算された信号の振幅Vは、増幅段数nに相当する値となる。先ず、n=4の場合、パルス幅変調の基本波及び2次,3次の高調波が出力端子332において打ち消されるため、f=200MHz、400MHz及び600MHzにおける高調波信号の振幅がゼロとなる。また、上述したように4次の高調波が出力端子332で加算されるため、f=800MHzにおける信号の振幅にピークが現れる2点鎖線参照。このようなピークは、8次4次×2の高調波であるf=1.6GHzにも現れる。次に、n=6の場合、パルス幅変調の基本波及び2次から5次の高調波が出力端子332において打ち消されるため、f=200MHzから200MHzおきに1GHzまでの高調波信号の振幅がゼロとなる。また、6次の高調波が出力端子332で加算されるため、f=1.2GHzにおける信号の振幅にピークが現れる1点鎖線参照。同様にn=8の場合、パルス幅変調の基本波及び2次から7次の高調波が出力端子332において打ち消されるため、f=200MHzから200MHzおきに1.4GHzまでの信号の振幅がゼロとなる。また、8次の高調波が出力端子332で加算されるため、f=1.6GHzにおける信号の振幅にピークが現れる実線参照。更に、n=16の場合、パルス幅変調の基本波及び2次から15次の高調波が出力端子332において打ち消されるため、f=3GHzまでの高調波信号の振幅がゼロとなり、図5に示す周波数の範囲では信号の振幅に大きなピークが現れることがない。このように、増幅段数を8以上とすれば、f=1.4GHzまでの高調波が打ち消されるため、ほぼ実用的な打ち消し特性が得られることが示される。以上のように本実施の形態1によれば、PWM信号が伝播する接続回路を構成するn-1個のコイルの各接続節点及び接続回路の入出力端子に、n個のトランジスタのゲートを各別に接続してあり、各トランジスタのドレインと、Vddに一端が接続された第2のコイルの他端との間に第3のコイルを各別に介装させる。これにより、接続回路を伝播するPWM信号によって各トランジスタが、パルス幅変調の変調周期の1/nの時間間隔で順次スイッチングし、トランジスタ毎に増幅された略等振幅のPWM信号が第2のコイルの他端において加算される。このため、各トランジスタのドレインにおける信号振幅及び位相を複素平面上の信号点に対応付けたときに、パルス幅変調の基本波及びn-1次以下の高調波に対して、原点を中心とする円上に-2kπ/8kは1からn-1の整数の位相差で各信号点が等間隔に並ぶように表すことができるため、PWM信号の基本波がうち消し合うように加算される。つまり、損失が大きい伝送線路及びフィルタを用いずにPWM信号を加算して、パルス幅変調の基本波及び高調波を除去することができる。従って、複数のスイッチング素子にて増幅したPWM信号を低損失で合成し、変調信号としての包絡線信号を復調することが可能となる。また、各トランジスタのドレインにおけるPWM信号のM次高調波の信号振幅及び位相を複素平面上の信号点に対応付けた場合、各信号点間の位相差は-2Mπ/nは、基本波に対する信号点間の位相差-2π/nのM倍となる。つまり、各信号点が最初に1点に重なるのは、n次高調波M=nの場合となる。従って、nが8以上の場合は、少なくとも2次高調波から7次高調波に対して、トランジスタのドレインに対応する複素平面上の信号点が1点に重なることがなく、実用的な打ち消し特性を得ることが可能となる。更にまた、EER増幅器に入力された変調信号としての包絡線信号を比較器がパルス幅変調し、パルス幅変調して得られたPWM信号でトランジスタをスイッチングさせて合成することにより包絡線信号に復調する。従って、複数のトランジスタにて増幅したPWM信号を低損失で合成し、変調信号を復調することが可能なスイッチング回路を、包絡線信号増幅器に適用することが可能となる。次に、上述したスイッチング回路33におけるトランジスタM0及びその駆動回路333の作用効果について説明する。携帯電話の変調信号の周波数は変動するものである。ここで、図3に示すスイッチング回路33においてトランジスタM0及びその駆動回路333を備えない場合、携帯電話の変調信号の周波数が低下すると、スイッチング回路33の出力端子332における出力電圧が電源電圧Vddに漸近してしまう可能性がある。詳説すれば、携帯電話の変調信号の周波数が低い場合図2Aに示す振幅変調成分の周波数が低いP1部分、すなわち、この変調信号を包絡線検波した包絡線信号の周波数が低い場合図2Cに示すP1部分、この包絡線信号をパルス幅変調したPWM信号においてデューティーが一定となる状態が継続することとなる図2Eに示すP2部分。ここで、図6に、携帯電話の変調信号の周波数が更に低下した場合の包絡線信号の波形C、及び、スイッチング回路33の出力端子332における出力電圧の波形Fを示す。図6Cに示すように、携帯電話の変調信号の周波数、すなわち、包絡線信号の周波数が更に低下し、PWM信号におけるデューティーが一定となる状態が長時間継続すると、コイルL2が磁気飽和してしまう。すると、図6Fに示すように、スイッチング回路33の出力端子332における出力電圧が電源電圧Vddに漸近してしまうこととなる。なお、図6Fでは、コイルL2が磁気飽和するまでの時間を時定数τで示している。そこで、本実施形態のスイッチング回路33では、コイルL2に縦続接続するトランジスタM0を備え、コイルL2が磁束飽和する前にトランジスタM0をオフ状態とする。図7は、包絡線信号の波形C、スイッチング回路33の出力端子332における出力電圧の波形F、及び、トランジスタM0の駆動信号の波形Hを示す。図7Hに示すように、例えばコイルL2が磁気飽和する時定数τの逆数よりも高い周波数でトランジスタM0を駆動することにより、すなわち、コイルL2が磁束飽和する前にトランジスタM0をオフ状態とすることにより、コイルL2に流れる電流を制限し、コイルL2の磁束飽和を抑制することができる。その結果、携帯電話の変調信号の周波数が低下し、PWM信号におけるデューティーが一定となる状態が長時間継続しても、スイッチング回路33の出力端子332における出力電圧が電源電圧Vddに漸近することを抑制することができる。なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、本実施形態では、トランジスタM0が電源VddとコイルL2との間に接続される形態、すなわち、トランジスタM0がコイルL2の一端側に縦続接続されるように挿入される形態を例示したが、トランジスタM0は、図8に示すように、コイルL2の他端側に縦続接続されるように挿入される形態であってもよい。なお、この場合、トランジスタM0ゲート電圧は、ソース電圧に対して決定してもよい。また、本実施形態では、トランジスタM0としてトランジスタM1~Mnと同様にN型トランジスタを用いたが、図9に示すように、トランジスタM0としてP型トランジスタM0を用いてもよい。P型トランジスタの場合、電源電圧Vddを基準としてゲート電圧が決まるので、制御が容易である。また、本実施形態では、トランジスタM0として電界効果型トランジスタを例示したが、トランジスタM0としては、バイポーラ型トランジスタやIGBTInsulatedGateBipolarTransistor等の様々なスイッチング素子が適用可能である。また、本実施形態では、電源電圧が正電圧Vddである場合を例示したが、電源電圧が負電圧Vssである場合にも、本発明の思想が適用可能である。この場合にも、トランジスタM0としてP型のトランジスタM1~Mnと異なるN型トランジスタを用いてもよい。換言すれば、トランジスタM0は、第1導電型のトランジスタM1~Mnとは異なる第2導電型のトランジスタであってもよい。これにより、上記同様の効果が得られる。また、本実施形態では、図9に示すように、コイルL2に並列にダイオードが接続されてもよい。具体的には、ダイオードのカソードがコイルL2の一端電源電圧Vdd側に接続され、アノードがコイルL2の他端に接続される。これによれば、トランジスタM0又はトランジスタM1~Mnがオフ状態になり、コイルL2に電流が流れなくなった場合に誘起するコイルL2の逆起電力を抑制することができる。また、本実施形態では、図10に示すように、コイルL2の一端電源電圧Vdd側と接地電位との間にダイオードが接続されてもよい。具体的には、ダイオードのカソード又は、アノードがコイルL2の一端電源電圧Vdd側に接続され、アノード又は、カソードが接地電位に接続される。これによれば、トランジスタM0がオフ状態のときにも、コイルL2への電流の供給を継続することが可能となる。実施の形態2実施の形態1は、スイッチング回路33が、回路基板上のディスクリート部品で構成されることを排除しない形態であるのに対し、実施の形態2は、スイッチング回路が半導体基板上にICとして形成される形態である。図11は、本発明の実施の形態2に係るスイッチング回路33aの模式的な平面図である。スイッチング回路33aは、モノリシック集積回路の半導体基板上に形成されており、一端が電源Vddに電気的に接続されるコイルL2と、該コイルL2の他端及びドレインD1,D16間が導体パターン接続部材にて接続された16個のトランジスタM1,M16とを備える。トランジスタM1,M16夫々のソースS1,S16は、接地電位図11では、一部を斜線で示すに接続されている。コイルL2の他端は、スイッチング回路33aの出力端子332となっている。トランジスタM1,M16夫々のゲートG1,G16は、15個直列に接続されたコイルL1,L1の両端及び各接続点に各別に接続されている。15個のコイルL1,L1と、ゲートG1,G16の図示しない浮遊容量Cgsとが接続回路を構成しており、該接続回路の一端及び他端は、夫々コイルL1aと終端抵抗Rsとの直列回路を介して入力端子331及びコンデンサC1の一端に接続されている。コンデンサC1の他端は接地電位に接続されている。コンデンサC1は、ゲートG1,G16に対する直流バイアス電圧をカットするためのものである。コイルL2、15個のコイルL1,L1、コイルL1a,L1a、終端抵抗Rs,Rs、及びコンデンサC1は、導体パターンによって形成されている。コイルL2の他端及びドレインD1,D16間を接続する導体パターン接続部材は、寄生インダクタンスを有しており、実施の形態1におけるスイッチング回路33の各コイルL3に置き換わるものである。実質的には、上記導体パターンが有する寄生インダクタンスと、トランジスタM1,M16夫々の半導体チップからドレインD1,D16までの配線のインダクタンスとによって、各コイルL3が置き換えられる。スイッチング回路33aは、更に、電源VddとコイルL2との間に直列に接続されたトランジスタM0を備える。トランジスタM0のドレインD0は電源Vddに接続されており、ソースS0はコイルL2の一端に接続されている。トランジスタM0のゲートG0は駆動回路333の出力に接続される。なお、図11では駆動回路333を省略したが、駆動回路333も同一の半導体基板上に形成されてもよいし、駆動回路333は別の半導体基板上に形成されてもよい。上述した構成において、入力端子331から終端抵抗Rsに与えられたPWM信号が、15個のコイルL1,L1を含む接続回路を伝播する間に、トランジスタM1,M16が順次スイッチングする。トランジスタM1,M16で夫々増幅されてドレインD1,D16から出力されたPWM信号が、コイルL2で加算されることにより、出力端子332においてパルス幅変調の基本波及び高調波が打ち消されるのは、実施の形態1におけるスイッチング回路33と同様である。また、コイルL2が磁束飽和する前にトランジスタM0をオフ状態とすることにより、コイルL2に流れる電流を制限し、コイルL2の磁束飽和を抑制することができる。その結果、例えば、携帯電話の変調信号の周波数が低下し、PWM信号におけるデューティーが一定となる状態が長時間継続しても、出力電圧が電源電圧Vddに漸近することを抑制することができるのは、実施の形態1におけるスイッチング回路33と同様である。スイッチング回路33aは、モノリシック集積回路上に形成されているため、回路全体が小型化されており、絶縁体基材からなる回路基板上にディスクリート部品を用いて構成した場合と比較して、良好な高周波特性を有している。その他、実施の形態1に対応する箇所には同様の符号を付して、その詳細な説明を省略する。以上のように本実施の形態2によれば、各トランジスタのドレインと第2のコイルの他端との間に各別に介装されるべき第3のコイルに代えて、接続部材を介装させる。これにより、接続部材の寄生インダクタンスに、第3のコイルの役割を負わせることが可能となる。また、スイッチング回路がモノリシック集積回路の半導体基板に形成されているため、スイッチング回路が小型化され、増幅器としての高周波特性を良好にすることが可能となる。実施の形態3実施の形態2は、半導体基板上に横型のMOSFETを備える形態であるのに対し、実施の形態3は、同じ半導体基板上に高耐圧大電力の縦型のMOSFETを備える形態である。図12は、本発明の実施の形態3に係るスイッチング回路33bの模式的な平面図である。図12A及び12Bの夫々は、スイッチング回路33bの表面及び裏面を示す平面図である。スイッチング回路33bは、モノリシック集積回路の半導体基板上に形成されており、環状に配された縦型のMOSFETからなるトランジスタM1,M2,M8を備える。トランジスタM1,M2,M8の夫々は、半導体基板の表面にソースS1,S8及びゲートG1,G8が形成されており、裏面にドレインD1,D2,D8が形成されている。トランジスタM1,M16夫々のソースS1,S16は、接地電位に接続された環状の導体パターンに接続されている。トランジスタM1,M8夫々のゲートG1,G8は、環状に配されて7個直列に接続されたコイルL1,L1の両端及び各接続点に各別に接続されている。7個のコイルL1,L1と、ゲートG1,G8の図示しない浮遊容量Cgsとが接続回路を構成しており、該接続回路の一端及び他端は、夫々コイルL1aと終端抵抗Rsとの直列回路を介して入力端子331及びコンデンサC1の一端に接続されている。コンデンサC1の他端は接地電位に接続されている。スイッチング回路33bは、また、半導体基板の裏面において、一端が電源Vddに接続されたコイルL2を備え、該コイルL2の他端は、トランジスタM1,M2,M8夫々のドレインD1,D2,D8から各別の導体パターン接続部材にて等距離に接続される1点と接続されている。コイルL2の他端は、スイッチング回路33bの出力端子332となっている。上記導体パターン接続部材は、寄生インダクタンスを有しており、実施の形態1におけるスイッチング回路33のコイルL3に置き換わるものである。スイッチング回路33aは、更に、電源VddとコイルL2との間に直列に接続されたトランジスタM0を備える。トランジスタM0も、半導体基板の表面にソースS0及びゲートが形成されており、裏面にドレインD0が形成されている。トランジスタM0のドレインD0は電源Vddに接続されている。一方、半導体基板の表面のソースS0は、ビア等を介して裏面のコイルL2の一端に接続されており、ゲートG0は駆動回路333の出力に接続される。なお、図12でも駆動回路333を省略したが、駆動回路333も同一の半導体基板上に形成されてもよいし、駆動回路333は別の半導体基板上に形成されてもよい。上述した構成において、入力端子331から終端抵抗Rsに与えられたPWM信号が、7個のコイルL1,L1を含む接続回路を伝播する間に、トランジスタM1,M2,M8が順次スイッチングする。トランジスタM1,M2,M8で増幅されてドレインD1,D8から出力されたPWM信号が、コイルL2で加算されることにより、出力端子332においてパルス幅変調の基本波及び高調波が打ち消されるのは、実施の形態1におけるスイッチング回路33と同様である。また、コイルL2が磁束飽和する前にトランジスタM0をオフ状態とすることにより、コイルL2に流れる電流を制限し、コイルL2の磁束飽和を抑制することができる。その結果、例えば、携帯電話の変調信号の周波数が低下し、PWM信号におけるデューティーが一定となる状態が長時間継続しても、出力電圧が電源電圧Vddに漸近することを抑制することができるのは、実施の形態1におけるスイッチング回路33と同様である。スイッチング回路33bは、ソースS1,S8及びゲートG1,G8とドレインD1,D8とが、モノリシック集積回路の表面と裏面とに分離されているため、配線の自由度を高めることができる。また、図12に示すように、トランジスタM1,M2,M8を環状に配した場合は、ドレインD1,D2,D8と特定の1点とを各別に接続する導体パターン配線部材の長さが均一となり、寄生インダクタンスも均一化されるため、ドレインD1,D2,D8から出力されるPWM信号をバランスよく加算することができる。その他、実施の形態1及び2に対応する箇所には同様の符号を付して、その詳細な説明を省略する。以上のように本実施の形態3によれば、各トランジスタが縦型のMOSFETからなるため、スイッチング回路を高耐圧、大電力化できる上に、オン抵抗を小さくして損失を低減することが可能となる。更に、各トランジスタのドレイン電極と、ソース電極及びゲート電極とがモノリシック集積回路の両面に分離されるため、各トランジスタのドレイン電極から第2のコイルの他端に至る配線長が均等化される。従って、トランジスタ毎に増幅されたPWM信号を第2のコイルの他端においてバランスよく加算することが可能となる。"