"直流の入力電圧が入力される電源入力部に接続された、第1スイッチング素子及び第2スイッチング素子による直列回路と、少なくとも一次巻線と二次巻線が磁気的に結合されたトランスと、前記第1スイッチング素子又は前記第2スイッチング素子に並列に接続され、前記トランスの一次巻線とインダクタとキャパシタとが直列に接続された直列共振回路と、前記第1スイッチング素子のオン期間に前記トランスの二次巻線に発生する電圧を整流平滑して第1の出力電圧を取り出す第1の整流平滑回路と、前記第2スイッチング素子のオン期間に前記トランスの二次巻線に発生する電圧を整流平滑して第2の出力電圧を取り出す第2の整流平滑回路と、前記第1スイッチング素子と前記第2スイッチング素子とが相補的なオン/オフを繰り返すように駆動し、前記第1の出力電圧及び前記第2の出力電圧に基づいて、前記第1スイッチング素子のオン時間及び前記第2スイッチング素子のオン時間をそれぞれ制御し、前記第1の出力電圧及び前記第2の出力電圧を制御するスイッチング制御回路と、を備えた、スイッチング電源装置。直流の入力電圧が入力される電源入力部に接続された、第1スイッチング素子がハイサイド、第2スイッチング素子がローサイドとなる第1の直列回路と、直流の入力電圧が入力される電源入力部に接続された、第3スイッチング素子がハイサイド、第4スイッチング素子がローサイドとなる第2の直列回路と、少なくとも一次巻線と二次巻線が磁気的に結合されたトランスと、前記第1スイッチング素子と前記第2スイッチング素子との接続点に一端が接続され、前記第3スイッチング素子と前記第4スイッチング素子との接続点に他端が接続された、前記トランスの一次巻線、インダクタ及びキャパシタによる直列共振回路と、前記第1スイッチング素子及び前記第4スイッチング素子のオン期間に前記トランスの二次巻線に発生する電圧を整流平滑して第1の出力電圧を取り出す第1の整流平滑回路と、前記第2スイッチング素子及び前記第3スイッチング素子のオン期間に前記トランスの二次巻線に発生する電圧を整流平滑して第2の出力電圧を取り出す第2の整流平滑回路と、前記第1スイッチング素子及び前記第4スイッチング素子と、前記第2スイッチング素子及び前記第3スイッチング素子とが相補的なオン/オフを繰り返すように駆動し、前記第1の出力電圧及び前記第2の出力電圧に基づいて、前記第1スイッチング素子と前記第4スイッチング素子のオン時間及び前記第2スイッチング素子と前記第3スイッチング素子のオン時間をそれぞれ制御し、前記第1の出力電圧及び前記第2の出力電圧を制御するスイッチング制御回路と、を備えた、スイッチング電源装置。前記第1の出力電圧を検出する第1の出力電圧検出回路と、前記第2の出力電圧を検出する第2の出力電圧検出回路と、を備え、前記第1の出力電圧をVo1、前記第2の出力電圧をVo2、前記第1スイッチング素子のオン時間をTon1、前記第2スイッチング素子のオン時間をTon2、第1の基準電圧をVref1、第2の基準電圧をVref2、とすれば、前記スイッチング制御回路は、ここで、A,B,C,Dは伝達関数、L[]はラプラス変換の関係で、前記第1の出力電圧検出回路の検出信号及び前記第2の出力電圧検出回路の検出信号に基づいて、前記第1の出力電圧Vo1及び前記第2の出力電圧Vo2がそれぞれ所定の電圧となるように、前記第1スイッチング素子のオン時間Ton1及び前記第2スイッチング素子のオン時間Ton2を多変数フィードバック制御する、請求項1又は2に記載のスイッチング電源装置。前記伝達関数A及び前記伝達関数Dをそれぞれ0に定めた、請求項3に記載のスイッチング電源装置。前記二次巻線は、前記第1の出力電圧及び前記第2の出力電圧を発生する単一の巻線で構成された、請求項1乃至4の何れかに記載のスイッチング電源装置。前記二次巻線は、前記第1の出力電圧を発生する第1の二次巻線と前記第2の出力電圧を発生する第2の二次巻線で構成された、請求項1乃至4の何れかに記載のスイッチング電源装置。前記第1の二次巻線と前記第2の二次巻線はそれぞれ独立に巻回されていて、前記第1の整流平滑回路と前記第2の整流平滑回路の接地側同士が接続されている、請求項6に記載のスイッチング電源装置。前記第1の二次巻線と前記第2の二次巻線はそれぞれ独立に巻回されていて、前記第1の整流平滑回路の接地側と前記第2の整流平滑回路の電圧出力側とが接続されている、又は前記第2の整流平滑回路の接地側と前記第1の整流平滑回路の電圧出力側とが接続されている、請求項6に記載のスイッチング電源装置。前記スイッチング制御回路はDSPDigitalSignalProcessorで構成されている、請求項1乃至8の何れかに記載のスイッチング電源装置。特許文献1,2の何れの電源回路でも、トランスの二つの2次巻線のうち、一方の整流平滑出力制御出力側の電圧が安定化されるように制御される。しかし、トランスの結合度、抵抗成分、ダイオードの順方向降下電圧、及びスイッチングによるサージなどの影響により、トランスの巻線の巻数比だけでは出力電圧が決定されず、非制御出力側は負荷の軽重や、素子の特性変化やばらつきによって出力電圧が変化する。すなわち、非制御出力側の電圧安定化の精度が低い、という課題があった。本発明の目的は、二つの出力を同時に精度良く制御できるようにしたスイッチング電源装置を提供することにある。前記課題を解決するために、スイッチング電源装置を次のように構成する。1直流の入力電圧が入力される電源入力部に接続された、第1スイッチング素子Q1及び第2スイッチング素子Q2による直列回路と、少なくとも一次巻線L1と二次巻線が磁気的に結合されたトランスT1と、前記第1スイッチング素子Q1又は前記第2スイッチング素子Q2に並列に接続され、前記トランスT1の一次巻線L1とインダクタLrとキャパシタCrとが直列に接続された直列共振回路と、前記第1スイッチング素子Q1のオン期間に前記トランスT1の二次巻線に発生する電圧を整流平滑して第1の出力電圧Vo1を取り出す第1の整流平滑回路D1,Co1と、前記第2スイッチング素子Q2のオン期間に前記トランスT1の二次巻線に発生する電圧を整流平滑して第2の出力電圧Vo2を取り出す第2の整流平滑回路D2,Co2と、前記第1スイッチング素子Q1と前記第2スイッチング素子Q2とが相補的なオン/オフを繰り返すように駆動し、前記第1の出力電圧及び前記第2の出力電圧に基づいて、前記第1スイッチング素子Q1のオン時間及び前記第2スイッチング素子Q2のオン時間をそれぞれ制御し、前記第1の出力電圧Vo1及び前記第2の出力電圧Vo2を制御するスイッチング制御回路10と、を備える。2直流の入力電圧が入力される電源入力部に接続された、第1スイッチング素子Q1がハイサイド、第2スイッチング素子Q2がローサイドとなる第1の直列回路と、直流の入力電圧が入力される電源入力部に接続された、第3スイッチング素子Q3がハイサイド、第4スイッチング素子Q4がローサイドとなる第2の直列回路と、少なくとも一次巻線と二次巻線が磁気的に結合されたトランスT1と、前記第1スイッチング素子Q1と前記第2スイッチング素子Q2との接続点に一端が接続され、前記第3スイッチング素子Q3と前記第4スイッチング素子Q4との接続点に他端が接続された、前記トランスT1の一次巻線L1、インダクタLr及びキャパシタCrによる直列共振回路と、前記第1スイッチング素子Q1及び前記第4スイッチング素子Q4のオン期間に前記トランスT1の二次巻線に発生する電圧を整流平滑して第1の出力電圧を取り出す第1の整流平滑回路D1,Co1と、前記第2スイッチング素子Q2及び前記第3スイッチング素子Q3のオン期間に前記トランスT1の二次巻線に発生する電圧を整流平滑して第2の出力電圧を取り出す第2の整流平滑回路D2,Co2と、前記第1スイッチング素子Q1及び前記第4スイッチング素子Q4と、前記第2スイッチング素子Q2及び前記第3スイッチング素子Q3とが相補的なオン/オフを繰り返すように駆動し、前記第1の出力電圧及び前記第2の出力電圧に基づいて、前記第1スイッチング素子と前記第4スイッチング素子のオン時間及び前記第2スイッチング素子と前記第3スイッチング素子のオン時間をそれぞれ制御し、前記第1の出力電圧Vo1及び前記第2の出力電圧Vo2を制御するスイッチング制御回路10と、を備える。3また、前記第1の出力電圧Vo1を検出する第1の出力電圧検出回路と、前記第2の出力電圧Vo2を検出する第2の出力電圧検出回路と、を備え、前記第1の出力電圧をVo1、前記第2の出力電圧をVo2、前記第1スイッチング素子Q1のオン時間をTon1、前記第2スイッチング素子Q2のオン時間をTon2、第1の基準電圧をVref1、第2の基準電圧をVref2、とすれば、前記スイッチング制御回路は、ここで、A,B,C,Dは伝達関数、L[]はラプラス変換を表す。の関係で、前記第1の出力電圧検出回路の検出信号及び前記第2の出力電圧検出回路の検出信号に基づいて、前記第1の出力電圧Vo1及び前記第2の出力電圧Vo2がそれぞれ所定の電圧となるように、前記第1スイッチング素子Q1のオン時間Ton1及び前記第2スイッチング素子Q2のオン時間Ton2を多変数フィードバック制御する。4また、前記伝達関数A,Dはそれぞれ0に定める。すなわち、第1スイッチング素子Q1のオン時間Ton1で第2の出力電圧Vo2を制御し、第2スイッチング素子Q1のオン時間Ton2で第1の出力電圧Vo1を制御する。5前記二次巻線は、前記第1の出力電圧及び前記第2の出力電圧を発生する単一の巻線L2で構成されていてもよい。6前記二次巻線は、前記第1の出力電圧を発生する第1の二次巻線L21と前記第2の出力電圧を発生する第2の二次巻線L22で構成されていてもよい。7また、前記第1の二次巻線L21と前記第2の二次巻線L22はそれぞれ独立に巻回されていて、前記第1の整流平滑回路と前記第2の整流平滑回路の接地側同士が接続されている。8また、前記第1の二次巻線L21と前記第2の二次巻線L22はそれぞれ独立に巻回されていて、前記第1の整流平滑回路の接地側と前記第2の整流平滑回路の電圧出力側とが接続されている、又は前記第2の整流平滑回路の接地側と前記第1の整流平滑回路の電圧出力側とが接続されている。この構成により、二つの出力のバランスを良好に保てる。9前記スイッチング制御回路は、例えばDSPDigitalSignalProcessorで構成されている。本発明によれば、二つの出力に接続される負荷の軽重の変動に対してそれぞれ出力電圧の精度を高く保つことができる。また、第1スイッチング素子Q1のオン時間Ton1で第2の出力電圧Vo2を制御し、第2スイッチング素子Q1のオン時間Ton2で第1の出力電圧Vo1を制御するように構成すれば、制御回路を簡素に構成できる。《第1の実施形態》第1の実施形態に係るスイッチング電源装置について図2図3を参照して説明する。図2は第1の実施形態に係るスイッチング電源装置101の回路図である。このスイッチング電源装置101は、少なくとも一次巻線L1、第1の二次巻線L21、及び第2の二次巻線L22がそれぞれ磁気的に結合されたトランスT1を備えている。直流の入力電圧Viが入力される電源入力部である電源入力端子Pi,PiGには、第1スイッチング素子Q1及び第2スイッチング素子Q2が直列に接続されている。トランスT1の一次巻線L1と第2スイッチング素子Q2との間には、それらに直列に接続されて、一次巻線L1とともに直列共振回路を構成する共振コンデンサCr及びインダクタLrが設けられている。このインダクタLrは部品として設けられずに、トランスT1と複合して構成されていてもよい。トランスT1の第1の二次巻線L21には、ダイオードD1及びコンデンサCo1からなる第1の整流平滑回路が設けられている。この第1の整流平滑回路は、第1スイッチング素子Q1のオン期間にトランスT1の第1の二次巻線L21に発生する電圧を整流平滑して第1の出力電圧Vo1を取り出す。同様に、トランスT1の第2の二次巻線L22には、ダイオードD2及びコンデンサCo2からなる第2の整流平滑回路が設けられている。この第2の整流平滑回路は、第2スイッチング素子Q2のオン期間にトランスT1の第2の二次巻線L22に発生する電圧を整流平滑して第2の出力電圧Vo2を取り出す。第1の二次巻線L21と第2の二次巻線L22はそれぞれ独立に巻回されているが、第1の整流平滑回路と第2の整流平滑回路の接地側同士が接続されている。第1の電源出力端子Po1,Po1Gには第1の出力電圧Vo1が出力され、負荷RL1に印加される。第2の電源出力端子Po2,Po2Gには第2の出力電圧Vo2が出力され、負荷RL2に印加される。第1スイッチング素子Q1及び第2スイッチング素子Q2はMOS-FETであり、それらのゲートにスイッチング制御回路以下、単に制御回路という10が接続されている。制御回路10は、第1スイッチング素子Q1と第2スイッチング素子Q2を、共にオフ状態である時間を挟んで互いに相補的にオン/オフを繰り返すように駆動する。また、制御回路10は、第1の出力電圧Vo1及び第2の出力電圧Vo2に基づいて、第1スイッチング素子Q1のオン時間及び第2スイッチング素子Q2のオン時間をそれぞれ制御する。すなわち、従来の電流共振コンバータと異なりオンデューティ比は変化する。このことによって、第1の出力電圧Vo1及び第2の出力電圧Vo2をそれぞれ所定電圧に安定化させる。図3Aは図2に示したスイッチング電源装置101の全体の等価回路図である。図3Bは第1スイッチング素子Q1がオン状態のときの等価回路図、図3Cは第2スイッチング素子Q2がオン状態のときの等価回路図である。図3A、図3B、図3Cにおいて、インダクタMは、トランスT1の一次巻線L1及び二次巻線L21,L22による相互インダクタンスを等価的に表したインダクタである。コンデンサCo1’,Co2’は、図2に示したコンデンサCo1,Co2に相当する。また、負荷RL1’、RL2’は、図2に示した負荷RL1,RL2に相当する。さらに、電流ico1’,ico2’は、図2に示したコンデンサCo1,Co2に流れる電流に相当する。但し、コンデンサCo1’,Co2’、負荷RL1’、RL2’、電流ico1’,ico2’のそれぞれの値は、次式で表されるとおり、トランスT1の一次巻線と二次巻線との巻線比に応じた値である。ここで、Co1’,Co2’はコンデンサCo1’,Co2’の容量値、RL1’,RL2’は負荷RL1’、RL2’の抵抗値、ico1’,ico2’は電流ico1’,ico2’の電流値である。ここで、トランスT1の一次巻線L1の巻回数をN1、第1の二次巻線L21の巻回数をN21、第2の二次巻線L22の巻回数をN22で表すと、n1N1N21n2N1N22である。第1スイッチング素子Q1のオンによって、共振回路に入力電圧Viが印加され、図3Bに示すようにCrを充電するように電流が流れる。また、第2スイッチング素子Q2のオンによって、Crに蓄積されていた電荷を放電するように、図3Cに示すように電流が流れる。ここで、インダクタLrの両端電圧をVlr、負荷RL1’に印加される電圧をVo1’、コンデンサCrの両端電圧をVcr、ダイオードD1に流れる電流をid1、インダクタMの両端電圧をVm、インダクタMに流れる電流をimで表すと、第1スイッチング素子Q1のオン期間には次式が成り立つ。同様に、第2スイッチング素子Q2のオン期間には次式が成り立つ。このように、第1スイッチング素子Q1のオン期間において負荷RL1’に電力を供給するとともに、負荷RL2’へ供給するための電力をコンデンサCrに充電する。また、コンデンサCrに蓄積されたエネルギーを第2スイッチング素子Q2のオン期間において負荷RL2’へ供給するとともにコンデンサCrの放電を行うことにより、第1スイッチング素子Q1のオン期間において入力電源から共振回路へより大きい電力を供給することができる。このようにして第1スイッチング素子Q1のオン期間および第2スイッチング素子Q2のオン期間をフィードバック制御することで電流共振状態を制御し、Vo1’=Vo1及びVo2’=Vo2を独立に制御することができる。この制御系は、2つの制御量と2つの操作量とが相互干渉を持つ多変数フィードバック制御系であり、以下のような伝達関数行列となる制御器で制御することができる。ここで、L[]はラプラス変換、Ton1は第1スイッチング素子Q1のオン時間、Ton2は第2スイッチング素子Q2のオン時間である。また、ABCDは回路及び動作状態により定まる係数である。またVref1とVref2は基準電圧である。Ton1をVo2に基づき、Ton2をVo1に基づきそれぞれPI制御を行う場合、5式に示した、係数ABCDは次のとおりである。ここでKIB/s,KIC/sは積分であり、KPB,KPCは比例である。この例ではA=D0であり、制御が容易となる。すなわち、係数A,Dも非ゼロであれば、多変数制御となるので、アナログ回路による実現は難しいが、A=D0であるならアナログ回路でも比較的容易に実現できる。与えられたTon1,Ton2で第1スイッチング素子Q1と第2スイッチング素子Q2の駆動パルスをどのように生成するかを、制御器10をDSPDigitalSignalProcessorで構成する場合について、図4を参照してディジタルPWMモジュールの設定及び動作を説明する。図4において、CNTRはカウンタであり、クロック毎に増加する。PRDはピリオドであり、CNTRがこの値に達するとゼロになる。すなわち、スイッチング周期を決定する。CMPはコンペアであり、CNTRとCMPが一致するとパルスが反転する。Q1GはQ1駆動パルスであり、CNTRがゼロに一致すると立ち上がり、CNTRがCMPと一致すると立ち下がるように設定する。Q2GはQ2駆動パルスであり、CNTRがCMPに一致すると立ち上がり、CNTRがPRDと一致すると立ち下がるように設定する。PRDはTon1Ton2に相当し、CMPはTon1に相当するようにQ1,Q2の駆動パルスが生成される。図2に示した制御回路10は、第1の出力電圧Vo1を検出する第1の出力電圧検出回路と、第2の出力電圧Vo2を検出する第2の出力電圧検出回路を備えている。図2の制御回路10は、第1の出力電圧検出回路の検出信号及び第2の出力電圧検出回路の検出信号に基づいて、第1の出力電圧Vo1及び第2の出力電圧Vo2がそれぞれ所定値となるように、第1スイッチング素子Q1のオン時間Ton1及び第2スイッチング素子Q2のオン時間Ton2をフィードバック制御する。前述のとおり、第1スイッチング素子Q1のオン期間にコンデンサCrが充電され、コンデンサCrに蓄積されたエネルギーを第2スイッチング素子Q2のオン期間に負荷へ供給する。この作用により、第2の出力電圧Vo2は第1スイッチング素子Q1のオン時間で制御することができる。同様に、第1の出力電圧Vo1は第2スイッチング素子Q2のオン時間で制御することができる。《第2の実施形態》図5は第2の実施形態に係るスイッチング電源装置102の回路図である。第1の実施形態で図2に示した回路と異なるのはトランスT1の一次側の構成である。図5の例では、第1スイッチング素子Q1をローサイドに設け、第2スイッチング素子Q2をハイサイドに設けている。回路動作は図2に示したスイッチング電源装置101と同じである。《第3の実施形態》図6は第3の実施形態に係るスイッチング電源装置103の回路図である。第1の実施形態で図2に示した回路と異なるのは、制御回路11,12の構成である。コンバータの動作は図2に示したスイッチング電源装置101と同じである。図6の例では、第2の出力電圧Vo2を検出して第1スイッチング素子Q1のオン時間を制御する制御回路11と、第1の出力電圧Vo1を検出して第2スイッチング素子Q2のオン時間を制御する制御回路12を独立に設けている。図7は図6に示した制御回路11,12の具体的な回路図の例である。制御回路11と制御回路12の構成は同じである。ここでは、制御回路11について述べる。第2の電源出力端子Po2,Po2G間には抵抗R11,R12による抵抗分圧回路が接続されている。誤差増幅器EA1、抵抗R13,R14、コンデンサC11及び基準電圧発生回路Vref2によって誤差増幅回路が構成されている。前記抵抗分圧回路の出力電圧は抵抗R13を介して誤差増幅回路に入力される。誤差増幅回路の出力には抵抗R15を介してフォトカプラPC1の発光素子が接続されている。フォトカプラPC1の受光素子には抵抗R16が接続されて受光回路が構成されている。この受光回路からフィードバック電圧Vfb1が出力される。コンパレータCP1の-入力端子にフィードバック電圧Vfb1が入力され、入力端子にランプ波形発生回路GR1の出力信号が入力される。ランプ波形発生回路GR1はフリップフロップFF1のセット出力信号がトリガーとなってランプ波形を発生する。トランスT1には補助巻線Lb1が設けられていて、抵抗Rb1を介してゼロ電流検出回路ZD1が接続されている。このゼロ電流検出回路ZD1はトランスT1の補助巻線Lb1の電圧Vsb1を基にしてトランス電圧の反転タイミングを検出する。フリップフロップFF1はゼロ電流検出回路ZD1の出力でセットされ、前記コンパレータCP1の出力でリセットされる。フリップフロップFF1のQ出力は第1スイッチング素子Q1のゲート信号として与えられる。図7に示すとおり、制御回路12の構成は制御回路11と同様である。図8は図7に示した回路各部の信号の波形図である。タイミングt1で先ず補助巻線電圧Vsb1の低下によって第2スイッチング素子Q2のターンオフが検出されて、フリップフロップFF1がセットされる。フリップフロップFF1のQ出力信号Q1Gによって第1スイッチング素子Q1がターンオンする。同時にVramp1の増加が始まる。タイミングt2でVramp1がVfb1に達すると、フリップフロップFF1がリセットされ、第1スイッチング素子Q1がターンオフする。これにより、スイッチング素子等の寄生成分により補助巻線Lb2に共振電圧が現れ、補助巻線電圧Vsb2が低下する。タイミングt3で補助巻線電圧Vsb2により第1スイッチング素子Q1のターンオフが検出されると、フリップフロップFF2がセットされる。フリップフロップFF2のQ出力信号Q2Gによって第2スイッチング素子Q2がターンオンする。タイミングt4でVramp2がVfb2に達すると、フリップフロップFF2がリセットされ、第2スイッチング素子Q2がターンオフする。これにより、寄生成分により補助巻線Lb1に共振電圧が現れ、補助巻線電圧Vsb1が低下する。以上の動作を繰り返す。図7では制御回路10,11内の受光回路以降をアナログ回路で示したが、制御回路10,11の主要部をDSPDigitalSignalProcessorで構成してもよい。その場合、ランプ波形発生回路GR1,GR2はカウンタで構成し、コンパレータCP1,CP2はディジタルコンパレータで構成し、フリップフロップFF1,FF2はディジタル出力ポートで構成する。《第4の実施形態》図9A、図9Bは第4の実施形態に係るスイッチング電源装置104A,104Bの回路図である。第1の実施形態で図2に示した回路と異なるのはトランスT1の二次側の構成である。コンバータの動作は図2に示したスイッチング電源装置101と同じである。図9A、図9Bの例では、第1の二次巻線L21と第2の二次巻線L22はそれぞれ独立に巻回されていて、第1の整流平滑回路の接地側と第2の整流平滑回路の電圧出力側とが接続されている。この構成により、第1の二次巻線L21と第2の二次巻線L22の電力分担の調整が可能となる。例えばVo1=12[V]、100[W]8.3A、Vo2=5[V]、30[W]6Aの出力が必要な場合、第1の二次巻線L21は7[V]、58.1[W]7×8.3=58.1、第2の二次巻線L22は5[V]、71.5[W]5×8.36=71.5を出力すればよい。同様の仕様を実施形態1のスイッチング電源装置101で得ようとすれば、第1の二次巻線L21が12[V]、100[W]8.3A、第2の2次巻線L22が5[V]、30[W]6Aのようなアンバランスな電力分担になる。このように、第4の実施形態によれば、1次側の二つのスイッチング素子Q1,Q2のオン/オフ動作が対称動作に近くなり、損失が均等に分散され、電流実効値が抑制される。そのため効率が向上する。図9Bのスイッチング電源装置104Bでは、第2の整流平滑回路の接地側と第1の整流平滑回路の電圧出力側とが接続されている。この構成は、トランスT1の一次巻線に対する二次巻線の極性を、図9Aとは逆にしたものと見なすこともできる。このスイッチング電源装置104Bの作用効果はスイッチング電源装置104Aと同様である。《第5の実施形態》以上に示した各実施形態では、二つの二次巻線を備えたトランスを用いたが、第5の実施形態は単一の二次巻線を用いて、二つの出力電圧を得るようにしたものである。図10~図13は第5の実施形態に係る4つのスイッチング電源回路の二次側の回路図である。一次側の構成は既に各実施形態で示した何れの回路であってもよい。図10の例では、トランスの二次巻線L2にダイオードD1,D2及びコンデンサCo1,Co2による倍電圧型の整流回路が構成されている。二次巻線L2のドットマーク側に正電圧が発生する期間に、図中実線の矢印で示す経路でコンデンサCo1が充電される。二次巻線のドットマーク側に負電圧が発生する期間には、図中破線の矢印で示す経路でコンデンサCo2が充電される。第1の電源出力端子Po1にはコンデンサCo1とCo2の充電電圧の加算電圧が出力される。第2の電源出力端子Po2にはコンデンサCo2の充電電圧が出力される。図11の例では、トランスの二次巻線L2にダイオードD1,D2及びコンデンサCo1,Co2による倍電圧整流回路が構成されている。但し、図10と異なり、二次巻線L2に巻線を追加し、この追加した巻線にダイオードD2を接続している。そのため、コンデンサCo1の充電電圧に比べてコンデンサCo2の充電電圧を高めることができる。このような構成によって、第1の出力電圧Vo1と第2の出力電圧Vo2の比率を2:1から大きくずらすこともできる。また、ここでは巻線の追加により電圧を高めた例を示したが、二次巻線L2にタップを引き出して電圧を低くすることも可能である。図12の例では、二次巻線L2に、ダイオードD11,D12及びコンデンサCo1による整流平滑回路と、ダイオードD21,D22及びコンデンサCo2による整流平滑回路を接続している。二次巻線L2のドットマーク側に正電圧が発生する期間に、図中実線の矢印で示す経路でコンデンサCo1が充電される。二次巻線L2のドットマーク側に負電圧が発生する期間に、図中破線の矢印で示す経路でコンデンサCo2が充電される。図13の例では、二次巻線L2に、ダイオードD11,D12及びコンデンサCo1による整流平滑回路と、ダイオードD21,D22及びコンデンサCo2による整流平滑回路を接続している。但し、図12と異なり、二次巻線L2にタップを引き出し、その引き出した巻線にダイオードD22を接続している。そのため、コンデンサCo1の充電電圧に比べてコンデンサCo2の充電電圧を低くすることができる。このような構成によって、第1の出力電圧Vo1と第2の出力電圧Vo2の比率を1:1から大きくずらすこともできる。また、ここでは二次巻線L2にタップを引き出して電圧を低くする例を示したが、巻線の追加により電圧を高めることも可能である。《第6の実施形態》以上に示した各実施形態では、トランスの一次側に二つのスイッチング素子を備えたが、第6の実施形態は4つのスイッチング素子を用いたものである。図14は第6の実施形態に係るスイッチング電源装置の一次側の回路図である。二次側の構成は既に各実施形態で示した何れの回路であってもよい。第1スイッチング素子Q1がハイサイド、第2スイッチング素子Q2がローサイドとなる第1の直列回路と、第3スイッチング素子Q3がハイサイド、第4スイッチング素子Q4がローサイドとなる第2の直列回路とが、電源入力部にそれぞれ接続されている。ハイサイドのスイッチング素子Q1,Q3にはハイサイドドライバ回路HD1,HD2がそれぞれ接続されている。制御回路10はスイッチング素子Q1,Q4を同時にオン/オフさせ、スイッチング素子Q2,Q3を同時にオフ/オンさせる。このように一次側にブリッジ回路を構成してもよい。"