"基板と,前記基板上に配置される,第1の半導体チップと,前記第1の半導体チップ上に配置され,Alを含む電極と,前記電極と前記基板とを電気的に接続する,AuまたはCuを含む第1の接続部材と,前記第1の半導体チップ,前記第1の接続部材を封止する第1の封止部材と,前記第1の封止部材上に積層される1以上の第2の半導体チップと,前記1以上の第2の半導体チップと前記基板とを電気的に接続する1以上の第2の接続部材と,前記第1の接続部材,前記1以上の第2の半導体チップ,および前記1以上の第2の接続部材を封止する第2の封止部材と,を具備し,前記基板および第1の封止部材,の樹脂の重量W0に対する,この第1の封止部材中のClイオンおよびBrイオンの合計重量W1の比が7.5ppm以下であり,前記重量W0に対する,前記基板の樹脂中のClイオンおよびBrイオンの合計重量W2の比が,6ppm以下であり,前記第1の封止部材が,250Pas以上,10000Pas以下の粘度を有する液状の樹脂材料を硬化して形成され,前記電極が,前記1以上の第2の半導体チップ側の,前記第1の半導体チップの主面上に配置され,前記第1の接続部材がワイヤーであり,前記第1の封止部材が,前記基板と前記1以上の第2の半導体チップ間の距離で規定される,125μm以上,145μm以下の,厚さを有し,前記基板と前記ワイヤの最大高さ間の距離が,64.7μm以上,129.3μm以下である,半導体装置。基板と,前記基板上に配置される,第1の半導体チップと,前記第1の半導体チップ上に配置され,Alを含む電極と,前記電極と前記基板とを電気的に接続する,AuまたはCuを含む第1の接続部材と,前記第1の半導体チップ,前記第1の接続部材を封止する第1の封止部材と,前記第1の封止部材上に積層される1以上の第2の半導体チップと,前記1以上の第2の半導体チップと前記基板とを電気的に接続する1以上の第2の接続部材と,前記第1の接続部材,前記1以上の第2の半導体チップ,および前記1以上の第2の接続部材を封止する第2の封止部材と,を具備し,前記基板および第1の封止部材,の樹脂の重量W0に対する,この第1の封止部材中のClイオンおよびBrイオンの合計重量W1の比が7.5ppm以下である,半導体装置。前記重量W0に対する,前記基板の樹脂中のClイオンおよびBrイオンの合計重量W2の比が,6ppm以下である,請求項2記載の半導体装置。前記第1の封止部材が,250Pas以上,10000Pas以下の粘度を有する液状の樹脂材料を硬化して形成される請求項2または3に記載の半導体装置。前記電極が,前記1以上の第2の半導体チップ側の,前記第1の半導体チップの主面上に配置され,前記第1の接続部材がワイヤーである,請求項2乃至4のいずれか1項に記載の半導体装置。前記第1の封止部材が,前記基板と前記1以上の第2の半導体チップ間の距離で規定される,125μm以上,145μm以下の,厚さを有し,前記基板と前記ワイヤの最大高さ間の距離が,64.7μm以上,129.3μm以下である,請求項5記載の半導体装置。前記電極が,前記基板側の,前記第1の半導体チップの主面上に配置され,前記第1の接続部材が,前記第1の半導体チップと前記基板間に配置されるバンプである,請求項2乃至4のいずれか1項に記載の半導体装置。本実施形態は,パッケージ内での電気的接続の信頼性の向上を図った半導体装置を提供することを目的とする。実施形態に係る半導体装置は,基板,第1の半導体チップ,電極,第1,第2の接続部材,第1,第2の接続部材を有する。第1の半導体チップは,前記基板上に配置される。電極は,前記第1の半導体チップ上に配置され,Alを含む。第1の接続部材は,前記電極と前記基板とを電気的に接続し,AuまたはCuを含む。第1の封止部材は,前記第1の半導体チップ,前記第1の接続部材を封止する。1以上の第2の半導体チップは,前記第1の封止部材上に積層される。1以上の第2の接続部材は,前記1以上の第2の半導体チップと前記基板とを電気的に接続する。第2の封止部材は,前記第1の接続部材,前記1以上の第2の半導体チップ,および前記1以上の第2の接続部材を封止する。前記基板および第1の封止部材,の樹脂の重量W0に対する,この第1の封止部材中のClイオンおよびBrイオンの合計重量W1の比が7.5ppm以下である。以下,図面を参照して,実施形態を詳細に説明する。第1の実施形態図1は,第1の実施形態に係る半導体装置1の平面図である。図2は,半導体装置1の側面図である。図2aは,半導体装置1の図1の矢印αの向きからみた側面図である。図2bは,半導体装置1の図1の矢印βの向きからみた側面図である。図3は,半導体装置1の拡大断面図である。なお,図1では,封止部材61及びボンディングワイヤB2,B3の図示を省略している。図2aでは,封止部材61を透視した状態で半導体装置1を図示している。図2bでは,封止部材61を透視した状態で,かつボンディングワイヤB3の図示を省略している。半導体装置1の概要初めに,半導体装置1の概要について説明する。半導体装置1は,矩形の実装基板11と,矩形の半導体チップ21と,封止部材31と,矩形の半導体チップ41~44と,矩形の半導体チップ51~54と,封止部材61とを備える。半導体チップ41~44及び51~54は,データの書込み及び読出しを行うためのメモリチップであり,この半導体チップ41~44及び51~54へのデータの書込み及び読出しは,制御チップコントローラである半導体チップ21により行われる。この半導体装置1では,複数の半導体チップ41~44及び51~54を2つの系統第1,第2の系統に分け,データの書込み及び読出しを行っている。また,半導体チップ21と外部とのデータのやり取りについても2系統第3,第4の系統に分かれている。各系統内及び系統間で配線長に違いが大きいと半導体チップの動作の高速化が阻害される。既述のように半導体チップ41~44,51~55と外部との信号の入出力は,半導体チップ21を介する。本実施形態では,半導体チップ21を実装基板11の中央付近に配置することで,外部接続端子13a,13bと半導体チップ21間の配線を等長とするまたは,等長に近づける。以降,等長とするとだけ記載ことが容易となる。また,半導体チップ21上に半導体チップ41~44,51~55を配置することで,半導体チップ21と半導体チップ41~44,51~55間の配線も等長とすることが容易となる。配線を等長とするために,半導体チップ21と半導体チップ41~44,51~55を別のパッケージとして積層することが考えられるPackageOnPackage。即ち,それぞれの半導体パッケージ毎に,チップと基板間の接続を設定できるため,高速動作が容易となる。しかしながら,複数のパッケージを製作することは,コストが高くなり易く,また全体の厚さが大きくなり易い。これに対して,本実施形態では,等長配線の薄い半導体装置1を比較的低コストで製作可能となる。特に,半導体装置1では,半導体チップ21,半導体チップ41~44及び半導体チップ51~54の実装基板11上での配置等を工夫し,各系統内及び系統間での配線長が略同じ長さとなるように構成している。具体的には,半導体チップ21と半導体チップ41~44とを接続する配線のうち特定の配線第1の系統と,半導体チップ21と半導体チップ51~54とを接続する配線のうち特定の配線第2の系統とが略同じ配線長となり,さらに,半導体チップ21と実装基板11の外部接続端子13aとを接続する配線のうち特定の配線第3の系統と,半導体チップ21と実装基板11の外部接続端子13bとを接続する配線のうち特定の配線第4の系統とが略同じ配線長となるよう構成している。なお,ここで,特定の配線とは,データ信号IOやデータのリードライトのタイミングを指定するタイミング信号の伝達に使用される配線のことである。半導体装置1の構成以下,半導体装置1の構成について説明する。実装基板11は,表面及び裏面に対応する第1主面11a及び第2主面11bを有する。実装基板11は,第1~第4の辺側面A~Dを有する矩形の基板である。図3に示すように,実装基板11は,コア層11c,配線層11d,11e,層間接続部11f,ソルダーレジスト層11g,11hを備える。コア層11cは,例えば,50~300μmの厚さの樹脂層例えば,ガラス-エポキシ樹脂,ガラス-ビスマレイミドトリアジン樹脂を用いるである。配線層11d,11eは,例えば,Cuを用い,コア層11cの両面それぞれに1以上配置される。配線層11d,11eに,接続端子12a~12f及び外部接続端子13a,13bが接続される。ソルダーレジスト層11g,11hは,配線層11d,11eそれぞれの外側に配置される樹脂層例えば,エポキシ樹脂を用いるである。接続端子12a~12f,外部接続端子13a,13bが配置される箇所では,ソルダーレジスト層11g,11hに開口が形成される。実装基板11の第1主面11a上には,半導体チップ21との接続端子12a~12dがそれぞれ第1~第4の辺A~D側に形成されている。また,実装基板11の第1主面11a上には,半導体チップ41~44との接続端子12eと,半導体チップ51~54との接続端子12fとが第1,第2の辺A,B側にそれぞれ形成されている。接続端子12a~12fは,例えば,銅Cuの端子にニッケルNi及び金Auを電解めっきしたものである。実装基板11の第2主面11b上の第3,第4の辺C,D側には,外部基板等との接続端子である外部接続端子13a,13bがそれぞれ形成されている。外部接続端子13a,13bは,例えば,半田ボールや半田バンプである。半導体チップ21は,半導体チップ41~44及び半導体チップ51~54へのデータの書込み及び読出しを制御する第1~第4の辺a~dを有する矩形の制御チップコントローラである。半導体チップ21は,実装基板11の中央付近に,樹脂層21f例えば,熱硬化性樹脂を用いるで固定される。半導体チップ21は,実装基板11の辺A~Dにそれぞれ対応する辺a~dに沿って形成された複数の電極21a~21dを有する。電極21a~21dは,例えば,アルミパッドである。半導体チップ21は,実装基板11の第1主面11a上に実装される。半導体チップ21の電極21a~21dは,それぞれ実装基板11の接続端子12a~12dとボンディングワイヤB1により電気的に接続される。ボンディングワイヤB1の材質は,例えば,金Auや銅Cuである。封止部材31は,半導体チップ21をボンディングワイヤB1ごと埋め込む。封止部材31は,例えば,熱硬化性樹脂を用いる。封止部材31は,半導体チップ21の表面及び周囲に,その表面上面がボンディングワイヤB1の上端よりも高い位置となるように形成される。また,封止部材31は,その大きさ縦と横の長さが表面上面上に積層される半導体チップ41の裏面の大きさ縦と横の長さと略同じとなるように形成される。図3は,封止部材31近傍での半導体装置1の構成の詳細を表す。実装基板11ソルダレジスト層11g上に,半導体チップ21が樹脂層21fで接続される。半導体チップ21およびボンディングワイヤB1が封止部材31に封止される。この封止部材31上に半導体チップ41が配置される。このとき,図3に示す厚さdf,距離dg,高さdw,厚さdc,da,dtは,次のように定義される。即ち,厚さdfは,封止部材31の厚さであり,実装基板11と半導体チップ41間の距離で規定される。距離dgは,半導体チップ41からボンディングワイヤB1の最大高さ間の距離クリアランスである。高さdwは,半導体チップ41とボンディングワイヤB1の最大高さ間の距離である。厚さdcは,半導体チップ21の厚さである。厚さdaは,樹脂層21fの厚さである。厚さdtは,実装基板11とボンディングワイヤB1の最大高さ間の距離であり,高さdw,厚さdc,厚さdaの合計でもある。次のように厚さdf等を設定することで,ボンディングワイヤB1と半導体チップ41の接触の防止および半導体装置1の薄型化を両立させた半導体装置1の作成が容易となる。即ち,後述の作成手順図4で,このような半導体装置1を作成できる。なお,これらの値は,後述の実施例1において目標値とされる。厚さdf:125~145μm135μm±10μm距離dg:最小5.7μm高さdw:30~90μm60μm±30μm厚さdc:25~35μm30μm±5μm厚さda:3~11μm7μm±4μm厚さdt:65~129μm97μm±32μm半導体チップ41~44は,データの書込み及び読出しを行うためのメモリチップである。半導体チップ41~44は,表面の一辺側に電極41a~44aをそれぞれ有する。電極41a~44aは,例えば,アルミパッドである。半導体チップ41~44は,電極41a~44aが形成された辺が,実装基板11の辺A側となるように封止部材31上に位置をずらしながら積層される。例えば,0.1~1.0mmの範囲で半導体チップ41~44の位置をずらしながら積層することで,電極41a~44aへボンディグを行うための空間を確保している。半導体チップ41~44の電極41a~44aは,ボンディングワイヤB2により実装基板11の接続端子12eと電気的に接続される。半導体チップ41~44の電極41a~44aの少なくとも一部は,ボンディングワイヤB2により互いに電気的に接続される。ボンディングワイヤB2の材質は,例えば,金Auや銅Cuである。半導体チップ51~54は,データの書込み及び読出しを行うためのメモリチップである。半導体チップ51~54は,表面の一辺側に電極51a~54aをそれぞれ有する。電極51a~54aは,例えば,アルミパッドである。半導体チップ51~54は,電極51a~54aが形成された辺が,実装基板11の辺B側となるように,半導体チップ41~44上に位置をずらしながら積層される。例えば,0.1~1.0mmの範囲で半導体チップ51~54の位置をずらしながら積層することで,電極51a~54aへボンディグを行うための空間を確保している。半導体チップ51~54の電極51a~54aは,ボンディングワイヤB3により実装基板11の接続端子12fと電気的に接続される。半導体チップ51~54の電極51a~54aの少なくとも一部は,ボンディングワイヤB3により互いに電気的に接続される。ボンディングワイヤB3の材質は,例えば,金Auや銅Cuである。封止部材61は,半導体チップ21,封止部材31,半導体チップ41~44及び半導体チップ51~54を封止する封止樹脂例えば,エポキシ樹脂,シリカの粉末,カーボンの粉末カーボンブラックを主成分とするモールド樹脂である。本実施形態では,実装基板11中の樹脂コア層11c,ソルダーレジスト層11g,11hおよび封止部材31に含まれる不純物イオンClイオン,Brイオンの量が制限される。具体的には,実装基板11中の樹脂コア層,ソルダーレジスト層11g,11hおよび封止部材31に含まれるClイオン,Brイオンの総量重量の割合Kが,約15ppm正確には,13.5ppm以下とされる。この割合Kは,コア層11c,ソルダーレジスト層11g,11h,および封止部材31の総重量W0gに対する,コア層11c,ソルダーレジスト層11g,11h,および封止部材31中のClイオン,Brイオンの総重量W1gの比で表されるK=W1/W0。半導体チップ21の電極21a~21d例えば,Alと,ボンディングワイヤB1例えば,Au,Cuの接合部の合金層AuAlもしくはCuAl合金がClイオン,Brイオンにより腐食する可能性がある。後述のように,半導体装置1を高温,高湿化で動作させた場合に,この合金層が腐食される可能性がある。実装基板11中の樹脂コア層11c,ソルダーレジスト層11g,11hおよび封止部材31に含まれるClイオン,Brイオンの割合Kを約15ppm以下とすることで,この腐食を抑えることが可能となる。封止部材31の透水性がこの腐食に影響を与える。後述のように,封止部材31は,ある程度の流動性を有する樹脂材料から形成される。このため,この樹脂材料にフィラーを大量に充填することは困難となる。この結果,封止部材31は,例えば,封止部材61と比べて,透水性が大きくなり易く,例えば,2~10倍の透水性を有する可能性がある。逆に言えば,封止部材61は,比較的透水性が低く,半導体チップ21の電極21a~21dからある程度離れてもいるので,電極21a~21d付近での腐食に与える影響は小さい。なお,樹脂層21fでのハロゲンイオンを15ppm以下とする必要は無い。この理由は,樹脂層21fの半導体チップ21側面が,透水性が極めて低い半導体チップ21で覆われており,半導体チップ21の電極21a~21dまで到達するClイオン,Brイオンの量が少ないためである。以上のように,透水性および電極21a~21dとの距離を考えると,コア層11c,ソルダーレジスト層11g,11h,封止部材31中でのハロゲンイオンClイオン,Brイオンの量が問題となる。そのため,コア層11c,ソルダーレジスト層11g,11h,封止部材31の重量W0を基準として,ハロゲンイオンの割合Kを表すことができる。半導体装置1の作成図4は,半導体装置1の作成手順を示すフロー図である。図5~図8は,半導体装置1の作成手順を示した図である。以下,図4~図8を参照して,半導体装置1の作成手順について説明する。なお,図1~図3で説明した構成と同一の構成には同一の符号を付して重複した説明を省略する。1半導体チップ21の接着ステップS11,図5a実装基板11を用意し,この実装基板11の第1主面11a上に半導体チップ21を接着する。この際,半導体チップ21の辺a~dが実装基板11の辺A~Dと対応するように実装基板11の第1主面11a上に半導体チップ21を載置する。なお,半導体チップ21を半導体基板ウェハから切り出す際,半導体チップ21の裏面に接着フィルム樹脂層21fが貼られ,これを用いて半導体チップ21が接着される。2半導体チップ21と実装基板11の電気的接続ステップS12,図5b実装基板11の接続端子12a~12dと半導体チップ21の電極21a~21dとをボンディングワイヤB1でそれぞれ接続する。このとき,電極21a~21dとボンディングワイヤB1の接合部合金層が形成される。既述のように,この合金層が腐食される可能性がある。3封止部材31の形成半導体チップ41の接着ステップS13,図6a半導体チップ21の表面及び周囲に封止部材31を形成する。このために,裏面に熱硬化性樹脂層が形成された半導体チップ41を用意する。この半導体チップ41を半導体チップ21上に積層し,熱硬化性樹脂層を硬化することで,封止部材31が形成される。即ち,封止部材31の形成と半導体チップ41の接着が並列的に行われる。この詳細は,以下の工程a~dに示すことができる。a.半導体チップ41への熱硬化性樹脂層の形成半導体チップ41の裏面に,熱硬化性樹脂層を形成する。半導体チップ41の裏面に,例えば,厚さが50~200μmの熱硬化性樹脂を塗布する。半導体チップ41の裏面に,フィルム状熱硬化性樹脂を貼り付けても良い。b.熱硬化性樹脂層の粘度の調節熱硬化性樹脂層の粘度を調節する。例えば,ヒータで熱硬化性樹脂層を加熱し熱硬化が進行する温度に昇温,軟化させ,300Pas~10000Pasの粘度とする。熱硬化性樹脂層の粘度を調節することで,封止部材31を適正な厚さとし,ボンディングワイヤB1の上端が半導体チップ41の裏面に接触することを防止できる。また,ボンディングワイヤB1が変形したり,封止部材31と半導体チップ21間にボイドが発生したりすることが防止される。c.半導体チップ21への半導体チップ41の載置熱硬化性樹脂層を有する半導体チップ41を半導体チップ21に載置する。既述のように,熱硬化性樹脂層の粘度が調整されていることから,載置時での熱硬化性樹脂層が適正な厚さとなる。また,ボンディングワイヤB1が変形したり,封止部材31と半導体チップ21間にボイドが発生したりすることが防止される。なお,熱硬化性樹脂層は,最終的には硬化されるので,硬化が実質的に進行しないうちに,半導体チップ41が半導体チップ21に載置される。d.熱硬化性樹脂層の硬化熱硬化性樹脂層が硬化されることで,封止部材31が形成される。熱硬化性樹脂層が昇温されていることで,熱硬化が進行する。既述のように,熱硬化性樹脂層は加熱されることで,一時的に軟化されるが粘度の調節,熱硬化の進行により,最終的に硬化される。形成された封止部材31は,その表面上面がボンディングワイヤB1の上端よりも高い位置で,その大きさ縦と横の長さが表面上面上に積層される半導体チップ41の裏面の大きさ縦と横の長さと略同じである。封止部材31は,例えば,125~145μmと,既述の厚さdfとすることができる。4半導体チップ42~44の積層ステップS14,図6b半導体チップ41上に半導体チップ42~44を積層する。このとき,電極41a~44aが形成された辺が,実装基板11の辺A側となるように封止部材31上に位置がずらされる。なお,半導体チップ42~44を半導体基板ウェハから切り出す際,半導体チップ42~44の裏面に接着フィルムが貼られている。5半導体チップ41~44と実装基板11の電気的接続ステップS15,図7a半導体チップ41~44の電極41a~44aと,実装基板11の接続端子12eとをボンディングワイヤB2で接続する。なお,ボンディングは,実装基板11の接続端子12e側から半導体チップ44の電極44a側へ順次接続してもよく,半導体チップ44の電極44a側から実装基板11の接続端子12e側へ順次接続してもよい。6半導体チップ51~54の積層ステップS16,図7b積層した半導体チップ44の表面上に半導体チップ51~54を,電極51a~54aが形成された辺が,実装基板11の辺B側となるように位置をずらしながら積層される。なお,半導体チップ51~54を半導体基板ウェハから切り出す際,半導体チップ51~54の裏面に接着フィルムが貼られている。7半導体チップ51~54と実装基板11の電気的接続ステップS17,図8a半導体チップ51~54の電極51a~54aと,実装基板11の接続端子12fとをボンディングワイヤB3で接続する。なお,ボンディングは,実装基板11の接続端子12f側から半導体チップ44の電極54a側へ順次接続してもよく,半導体チップ54の電極54a側から実装基板11の接続端子12f側へ順次接続してもよい。8封止部材61の形成ステップS18,図8b実装基板11の第1主面11a上に実装した半導体チップ21,半導体チップ41~44及び半導体チップ51~54を封止部材61となる封止樹脂モールド樹脂で封止する。モールド樹脂として,エポキシ樹脂,シリカの粉末,カーボンの粉末カーボンブラックを主成分とするものを利用できる。その後,実装基板11に外部接続端子13a,13b半田ボール等が接合される。第2の実施形態図9は,第2の実施形態に係る半導体装置2の側面図である。図9aは,図1の矢印αの向きからみた半導体装置2の側面図である。図9bは,図1の矢印βの向きからみた半導体装置2の側面図である。図10は,半導体装置2の拡大断面図である。なお,図9aでは,封止部材61を透視した状態で半導体装置2を図示している。図9bでは,封止部材61を透視した状態で,かつボンディングワイヤB3の図示を省略している。以下,図9,図10を参照して,半導体装置2の構成について説明するが,図1~図3を参照して説明した半導体装置1と同一の構成には,同一の符号を付して重複した説明を省略する。この半導体装置2では,半導体チップ21の上面を下側にし,半導体チップ21の電極21a~21dが,接合端子B4により,実装基板11の接続端子12a~12dと電気的に接続されるいわゆる,フリップチップ接続。接合端子B4は,例えば,AuまたはCuを含む金属から構成される。半導体チップ21は,樹脂層例えば,熱硬化性樹脂の層21gにより,実装基板11に接着される。封止部材31の厚さdfは,第1の実施形態と同様,125~145μm135μm±10μmとすることができる。半導体チップ21の厚さdcは,25~35μm30μm±5μmとすることができる。実装基板11と半導体チップ21の距離dbは,4~10μm6μm±3μmとすることができる。このように厚さdf等を設定することで,半導体装置2の作成が容易となる。即ち,後述の作成手順図11で,このような半導体装置2を作成できる。本実施形態でも,実装基板11中の樹脂コア層11c,ソルダーレジスト層11g,11hおよび封止部材61に含まれる不純物イオンClイオン,Brイオンの量が制限される。電極21a~21dと接合端子B4の間に合金層AuAlもしくはCuAl合金が形成される場合がある。この場合,第1の実施形態と同様,Clイオン,Brイオンにより,この合金層が腐食される可能性がある。具体的には,実装基板11中の樹脂コア層11c,ソルダーレジスト層11g,11h,封止部材31,および樹脂層21gに含まれるClイオン,Brイオンの総重量の割合K1が15ppm以下とされる。この割合K1は,コア層11c,ソルダーレジスト層11g,11h,封止部材31,および樹脂層21gの総重量W10に対する,コア層11c,ソルダーレジスト層11g,11h,封止部材31,および樹脂層21g中のClイオン,Brイオンの総重量W11の比で表されるK1=W11/W10。樹脂層21gをも含めて割合K1を算定するのは,樹脂層21gの透水性がある程度大きく,かつ半導体チップ21の電極21aに近接しているためである。割合K1を約15ppm以下とすることで,この腐食を抑えることが可能となる。半導体装置2の作成半導体装置2は,図11に示す手順により作成できる。実装基板11への半導体チップ21の取り付けは,次のようにして行われる。1半導体チップ21と実装基板11の電気的接続ステップS21半導体チップ21と実装基板11を電気的に接続する。実装基板11の接続端子12a~12eが,例えば,Au/Pd/Ni等の電解めっき,半田めっきにより作成される。半導体チップ21の電極21a~21d上に半田めっき,Auバンプが形成される。実装基板11への半導体チップ21の搭載後,リフロー装置で半田めっき等を例えば,200°Cから260°Cに加熱して,溶融させる。その結果,実装基板11と半導体チップ21が半田めっき等で接合される接合端子B4の形成。2実装基板11への半導体チップ21の接着ステップS22ステップS21での電気的接続の後に,実装基板11と半導体チップ21が熱硬化型接着材等で接着される樹脂層21gの形成。なお,実装基板11と半導体チップ21の接合の前に,実装基板11に半導体チップ21を接着しても良い。3封止部材31の形成半導体チップ41の載置ステップS23第1の実施形態と同様に,封止部材31を形成できる。即ち,半導体チップ41の裏面に,熱硬化性樹脂層を形成し,加熱して,その粘度を300Pas~10000Pasとする。その後,この半導体チップ41を半導体チップ21に載置し,熱硬化性樹脂層を硬化できる。この結果,第1の実施形態と同様,厚さdf125~145μm135μm±10μmの封止部材31を作成できる。その後は,実施形態1と同様の手順で,半導体装置2が作成される。この詳細は,第1の実施形態と大きく変わるものでないので,省略する。実施例1図12は,封止部材31の形成に用いる熱硬化性樹脂のズリ粘性Vと温度Tの関係を表すグラフである。グラフG1~G4は,組成の異なる熱硬化性樹脂M1~M4に対応する。ここで,熱硬化性樹脂M1~M4それぞれで,温度を変化させて,封止部材31を形成した。そのときの半導体装置1の良否をグラフ中に○,×として表した。○,×がそれぞれ,良品,不良品に対応する。なお,厚さdf等が既述の範囲125~145μm等に入るか否かを基準として,この良否が判断される。図12に示されるように,良品が得られる領域A0は,ズリ粘性V,温度Tを縦横とする平行四辺形で表される。一方,領域A1では,ズリ粘性Vが大きいことで,ボンディングワイヤB1の変形,封止部材31の膨れ規格外の厚さdfが発生した。領域A2では,ズリ粘性Vが小さいことで,封止部材31内のボイド,封止部材31のはみ出しが発生した。領域A3では,低温のため,封止部材31と実装基板11間の接着強度が不足していた。領域A4では,高温のため,ボンディングワイヤB1と半導体チップ21の間にボイド発泡が発生した。良品が得られる領域A0のズリ粘性Vは,約250pas~約10kpasであった。また,温度Tは,60°C~140°Cであった。この温度Tは,熱硬化性樹脂M1~M4の熱硬化開始温度等,即ち,使用する材料によって変化するパラメータである。これに対して,ズリ粘性Vは,ある程度の普遍性があると考えられる。即ち,使用する熱硬化性樹脂を変更しても,適正なズリ粘性Vの範囲が大きく変わるというものではない。なお,ズリ粘性Vは粘弾性測定装置を用いて測定することができる。ズリ粘性Vは1Hzの振動下で測定した。以上のように,ズリ粘性Vが約250pas~約10kpasの液状の熱硬化性樹脂を用いることで,適正な厚さdf等を有する封止部材31を作成できることが判った。実施例2既述のように,半導体チップ21の電極21a~21d例えば,Alと,ボンディングワイヤB1例えば,Au,Cuの接合部の合金層AuAlもしくはCuAl合金がClイオン,Brイオンにより腐食する可能性がある。図13は,高温高湿下で半導体装置1を動作させた場合に,この接合部の合金層に発生した層状組織LSを表す。図13a,bはそれぞれ,倍率が異なる。図13bは,図13aをさらに拡大した状態を表す。電極21a~21dとボンディングワイヤB1間に,層をなす組織層状組織LSが形成されていることが判る。ここでは,電極21a~21dをAl,ボンディングワイヤB1をAuで構成している。後述のように,この層状組織LSは,高抵抗のAlCl3の層を含み,電極21a~21dとボンディングワイヤB1の電気的接続の信頼性に大きく影響する。層状組織LSの発生メカニズムを説明する。図14は,電極21a~21dとボンディングワイヤB1をそれぞれ,Al,Auで構成したときの,接合部での合金の状態を表す。Au相ボンディングワイヤB1とAl相電極21bの間に,合金相1Au4Al,合金相2Au5Al2相とAu2Al相が混在する相,合金相2AuAl相,合金相4AuAl2が配置される。この内,合金相1Au4AlがClイオン等によって腐食される。図15は,高温高湿下で半導体装置1を動作させた場合の,電極21a~21dとボンディングワイヤB1の接合部の状態を表す図である。既述のように,封止部材31は透水性が比較的高い。この点は,実装基板11中の樹脂コア層11c,ソルダーレジスト層11g,11hも大きく変わるものではない。このため,高温,高湿下では,封止部材31,実装基板11中の樹脂コア層11c,ソルダーレジスト層11g,11hが水分を含み,その中のClイオン,Brイオンが動き易くなり,合金相1Au4Alの腐食の要因となる可能性がある。図15aでは,電極21a~21dに正の電圧が印加されているVccパッド。このため,封止部材31中のClイオン等は電極21a~21dに吸い寄せられ,合金相1Au4Alと次のように反応する。Au4Al3Cl→AlCl34Au即ち,Au4Alは,腐食されてAlCl3になる一方で,還元されてAuとなる。この結果,AlCl3の高抵抗層とAuの低抵抗層が積層してなる層状組織LSが形成される。既述のように,高抵抗層が電気的接続の信頼性を損なう原因となる。還元されたAuの層は,高温下で電圧が印加されていることで,次のように,Alと合金化して,再びAu4Alとなる可能性がある。4AuAl→Au4Alこのようにして,Au4Alの腐食還元,還元で発生したAuの合金化Au4Alの再発生,再発生したAu4Alの腐食還元が繰り返され,層状組織LSが成長してゆく。この結果,正の電圧が印加された電極21a~21dにおいて,接続不良が発生する。一方,図15bでは,電極21a~21dがグランド状態であるVssパッド。このため,封止部材31中のClイオン等は電極21a~21dから遠ざかり,合金相1Au4Alと反応することもない。このように,半導体装置1を動作状態で試験した場合,電極21a~21dへの電圧印加の有無等によって例えば,電極21a~21dが,Vccパッド,Vssパッドのいずれであるかによって,腐食の有無が異なる。以上のように,高温高湿下,半導体装置1に通電することで,例えば,電極21a~21dとボンディングワイヤB1の接合部合金相1Au4Alが腐食する。この進行を制限するために,実装基板11中の樹脂コア層11c,ソルダーレジスト層11g,11hおよび封止部材61に含まれる不純物イオンClイオン,Brイオンの量が制限される。具体的には,実装基板11中の樹脂コア層11c,ソルダーレジスト層11g,11hおよび封止部材61に含まれるClイオン,Brイオンの総重量の割合Kが約15ppm正確には13.5ppm以下とされる。図16は,高温多湿下での動作試験HASTHighlyAcceleratedStressTestの結果を表す図である。ここでは,温度110°C,湿度85で,動作試験している。グラフの横軸,縦軸がそれぞれ,試験時間HASTLap,不良率AccumulatedFailureRateFを表す。試験時間t1~t6それぞれでの不良率Fを測定した。グラフG21,G22G22a,22b,G23~G26はそれぞれ,実装基板11中の樹脂コア層11c,ソルダーレジスト層11g,11hおよび封止部材31全体でのClイオンの総重量の割合比Kが,26,23,20,18,17,12[ppm]のときの試験結果を表す。なお,時間t3でのグラフG23,G25,G26Clイオンの割合Kが,20,17,12[ppm]の場合,および時間t4でのグラフG23,G26Clイオンの総重量の割合Kが,20,12[ppm]の場合には,試験したサンプル中に不良は発生していない。このため,これらの場合には,サンプルの1個に不良が発生したとして,仮の不良率F0を算出した。即ち,実際の不良率F1より大きい,仮の不良率F0をグラフ上にプロットしている。本図に示されるように,Clイオンの割合Kが,小さくなるほど,不良率Fが低下する傾向にあることが判る。即ち,グラフG21~G26が右下方向に移動する傾向にある。Clイオンの総重量の割合K1が,13.5ppm以下であれば,半導体装置1の信頼性を十分大きくできることが判った。このとき,封止部材31でのClイオンの割合K2は,7.5ppm以下,実装基板11中の樹脂コア層,ソルダーレジスト層11g,11hでのClイオンの割合K3は,6ppm以下であった。この割合K2は,封止部材31のみの重量を基準とするのでは無く,コア層,ソルダーレジスト層11g,11h,および封止部材31の重量W0が基準となる。このため,封止部材31での割合K2と,実装基板11での割合K3を足すと,封止部材31および実装基板11コア層,ソルダーレジスト層11g,11hでの割合K1に等しくなる。その他の実施形態本発明のいくつかの実施形態を説明したが,これらの実施形態は,例として提示したものであり,発明の範囲を限定することは意図していない。これら新規な実施形態は,その他の様々な形態で実施されることが可能であり,発明の要旨を逸脱しない範囲で,種々の省略,置き換え,変更を行うことができる。これら実施形態やその変形は,発明の範囲や要旨に含まれるとともに,特許請求の範囲に記載された発明とその均等の範囲に含まれる。"