"nnは2以上の整数フレーム/秒のフレームレートを第1のフレームレート、mmはnよりも大きくnの倍数ではない整数フレーム/秒のフレームレートを第2のフレームレートとし、前記第1のフレームレートの動画像を前記第2のフレームレートで表示装置に表示させるための処理を行う画像処理装置であって、前記動画像の各フレームの画像を格納するためのメモリから前記第1のフレームレートで各フレームの画像を読み出す読み出し手段と、前記読み出し手段が読み出した着目フレームの画像を構成する画素を前記表示装置に表示させるために前記表示装置に供給するパルス信号であって該画素の画素値に対応する該パルス信号を前記表示装置に供給する動作を、m/nよりも大きい最小の整数をxとすると、前記第2のフレームレートでx-1回繰り返して行い、前記動作をx-1回行った後、前記着目フレームの画像中の各画素を着目画素とし、前記着目画素の画素値に予め関連づけられているパルス信号のデューティー比と、前記着目フレームの次のフレームの画像中の前記着目画素と同位置の画素の画素値に予め関連づけられているパルス信号のデューティー比と、をm/nの小数部を用いて合成し、該合成によって得られるデューティー比を、x-1回目の前記動作の次に前記表示装置に供給する前記着目画素のパルス信号のデューティー比として決定し、前記着目フレームの次のフレームの画像中の前記着目画素と同位置の画素の画素値に予め関連づけられているパルス信号のデューティー比を、m/nの小数部を用いて加工した結果を、x-1回目の前記動作の次に前記表示装置に供給する前記着目画素のパルス信号の位相シフト量として決定し、前記決定したデューティー比及び前記決定した位相シフト量によって規定されるパルス信号を、前記着目画素を前記表示装置に表示させるために前記表示装置に供給するパルス信号として、前記表示装置に供給する供給手段とを備えることを特徴とする画像処理装置。前記供給手段は、前記着目画素の画素値に予め関連づけられているパルス信号のデューティー比をDb、前記着目フレームの次のフレームの画像中の前記着目画素と同位置の画素の画素値に予め関連づけられているパルス信号のデューティー比をDa、m/nの小数部をc、とすると、c×Db1-c×Daを、x-1回目の前記動作の次に前記表示装置に供給する前記着目画素のパルス信号のデューティー比として決定し、1-c×1-Daを、x-1回目の前記動作の次に前記表示装置に供給する前記着目画素のパルス信号の位相シフト量として決定することを特徴とする請求項1に記載の画像処理装置。nnは2以上の整数フレーム/秒のフレームレートを第1のフレームレート、mmはnよりも大きくnの倍数ではない整数フレーム/秒のフレームレートを第2のフレームレートとし、前記第1のフレームレートの動画像を前記第2のフレームレートで表示装置に表示させるための処理を行う画像処理装置が行う画像処理方法であって、前記画像処理装置の読み出し手段が、前記動画像の各フレームの画像を格納するためのメモリから前記第1のフレームレートで各フレームの画像を読み出す読み出し工程と、前記画像処理装置の供給手段が、前記読み出し工程で読み出した着目フレームの画像を構成する画素を前記表示装置に表示させるために前記表示装置に供給するパルス信号であって該画素の画素値に対応する該パルス信号を前記表示装置に供給する動作を、m/nよりも大きい最小の整数をxとすると、前記第2のフレームレートでx-1回繰り返して行い、前記動作をx-1回行った後、前記着目フレームの画像中の各画素を着目画素とし、前記着目画素の画素値に予め関連づけられているパルス信号のデューティー比と、前記着目フレームの次のフレームの画像中の前記着目画素と同位置の画素の画素値に予め関連づけられているパルス信号のデューティー比と、をm/nの小数部を用いて合成し、該合成によって得られるデューティー比を、x-1回目の前記動作の次に前記表示装置に供給する前記着目画素のパルス信号のデューティー比として決定し、前記着目フレームの次のフレームの画像中の前記着目画素と同位置の画素の画素値に予め関連づけられているパルス信号のデューティー比を、m/nの小数部を用いて加工した結果を、x-1回目の前記動作の次に前記表示装置に供給する前記着目画素のパルス信号の位相シフト量として決定し、前記決定したデューティー比及び前記決定した位相シフト量によって規定されるパルス信号を、前記着目画素を前記表示装置に表示させるために前記表示装置に供給するパルス信号として、前記表示装置に供給する供給工程とを備えることを特徴とする画像処理方法。コンピュータを、請求項1又は2に記載の画像処理装置の各手段として機能させるためのコンピュータプログラム。特許文献1による方法では、中間画像の生成に誤りが生じた場合には、かえって映像を劣化させてしまうという問題があった。特許文献2による方法では、映像本来のジャダー感をそのまま再現できるが、フレームレートによってはバックライト点灯の周波数が小さくなり、フリッカが知覚されやすくなるという課題がある。また、特許文献2では、複数の異なるフレームレートからなる映像を一画面内に同時に表示する場合には、バックライトの点滅を領域ごとに制御する必要があり、コストが大きくなるといった課題もある。本発明はこのような問題に鑑みてなされたものであり、表示側のフレームレートが入力映像と一致していなくても、出力映像を、品質を劣化させることなく提示するための技術を提供することを目的とする。本発明の目的を達成するために、例えば、本発明の画像処理装置は、nnは2以上の整数フレーム/秒のフレームレートを第1のフレームレート、mmはnよりも大きくnの倍数ではない整数フレーム/秒のフレームレートを第2のフレームレートとし、前記第1のフレームレートの動画像を前記第2のフレームレートで表示装置に表示させるための処理を行う画像処理装置であって、前記動画像の各フレームの画像を格納するためのメモリから前記第1のフレームレートで各フレームの画像を読み出す読み出し手段と、前記読み出し手段が読み出した着目フレームの画像を構成する画素を前記表示装置に表示させるために前記表示装置に供給するパルス信号であって該画素の画素値に対応する該パルス信号を前記表示装置に供給する動作を、m/nよりも大きい最小の整数をxとすると、前記第2のフレームレートでx-1回繰り返して行い、前記動作をx-1回行った後、前記着目フレームの画像中の各画素を着目画素とし、前記着目画素の画素値に予め関連づけられているパルス信号のデューティー比と、前記着目フレームの次のフレームの画像中の前記着目画素と同位置の画素の画素値に予め関連づけられているパルス信号のデューティー比と、をm/nの小数部を用いて合成し、該合成によって得られるデューティー比を、x-1回目の前記動作の次に前記表示装置に供給する前記着目画素のパルス信号のデューティー比として決定し、前記着目フレームの次のフレームの画像中の前記着目画素と同位置の画素の画素値に予め関連づけられているパルス信号のデューティー比を、m/nの小数部を用いて加工した結果を、x-1回目の前記動作の次に前記表示装置に供給する前記着目画素のパルス信号の位相シフト量として決定し、前記決定したデューティー比及び前記決定した位相シフト量によって規定されるパルス信号を、前記着目画素を前記表示装置に表示させるために前記表示装置に供給するパルス信号として、前記表示装置に供給する供給手段とを備えることを特徴とする。本発明の構成によれば、表示側のフレームレートが入力映像と一致していなくても、出力映像を、品質を劣化させることなく提示することができる。以下、添付図面を参照し、本発明の好適な実施形態について説明する。なお、以下説明する実施形態は、本発明を具体的に実施した場合の一例を示すもので、特許請求の範囲に記載した構成の具体的な実施例の一つである。[第1の実施形態]先ず、本実施形態に係る画像処理装置の機能構成例について、図1のブロック図を用いて説明する。図1に示す如く、本実施形態に係る画像処理装置100は、表示装置108に接続されており、端子101や端子102を介して受信した映像信号に基づく動画像を、この表示装置108に表示するための処理を行う。本実施形態では、端子101に入力される60fpsフレーム/秒のデジタル放送信号と、端子102に入力される24fpsのデジタル映像信号と、を同時に表示装置108に表示する。即ち、表示装置108の表示画面では、図2に示す如く、60fpsのデジタル放送信号に基づく動画像をデジタル放送入力表示部に表示し、24fpsのデジタル映像信号に基づく動画像をデジタル外部入力表示部に表示する。しかし、以下の説明はこの表示に限ったものではない。本実施形態では、この表示装置108の駆動周波数は60Hzとする。また、表示装置108の階調制御方法は、PDPやDLPなどのように時間積分型の階調表現であり、画素の点灯時間を制御することで階調を表現する。次に、画像処理装置100について説明する。端子101は、地上デジタル放送、衛星デジタル放送などの60fpsのデジタル放送信号を入力するための端子である。端子101を介して入力されたデジタル放送信号は、後段のデジタルチューナ103に入力される。端子102は、HDMIなどの24fpsのデジタル映像信号を入力するための端子である。端子102を介して入力されたデジタル映像信号は、後段の画像処理部106に入力される。デジタルチューナ103は、端子101から受けたデジタル放送信号を映像信号に変換するための装置であり、端子101から受けたデジタル放送信号から所望のチャンネルの信号を選局して復調する。そしてデジタルチューナ103は、この復調した映像信号を、後段のデコーダ104に送出する。デコーダ104は、デジタルチューナ103から受けた映像信号MPEGなどの符号化方式で符号化された映像信号を復号し、復号した映像信号を後段の画像処理部105に送出する。画像処理部105は、デコーダ104から受けた映像信号、即ち、各フレームの画像に対して縮小処理必須ではないを施した後、時間積分型階調表現の表示装置108を駆動するパルス信号に変換する。このパルス信号に応じた画像は図2のデジタル放送入力表示部に表示される。画像処理部106は、端子102から受けた映像信号、即ち、各フレームの画像に対して縮小処理必須ではないを施した後、時間積分型階調表現の表示装置108を駆動するパルス信号に変換する。このパルス信号に応じた画像は図2のデジタル外部入力表示部に表示される。その際、画像処理部106は、端子102から受けた映像信号のフレームレート24fpsと表示装置108の駆動周波数60Hzとのずれを補正するように、パルス信号を加工する。具体的には、入力映像のフレームの切り替わりを、出力映像の1フレーム内で近似的に表示するよう、パルス信号のパルス幅および位相を制御する。これにより、2-3プルダウン等のフレーム表示期間が不均一なフレームレート変換処理に特有の不自然なジャダーを生じさせず、映像本来のジャダーを再現することができる。画像処理部106の詳細については後述する。パネル駆動部107は、画像処理部105や画像処理部106から受けたパルス信号を用いて表示装置108を駆動する。CPU109は、ROM110やRAM111に格納されているコンピュータプログラムやデータを用いて、画像処理装置100を構成する各部の動作制御を行う。ROM110には、CPU109が行うものとして説明する各処理をCPU109に実行させるためのコンピュータプログラムやデータ、画像処理装置100の設定データなどが格納されている。RAM111は、CPU109やその他の各部が各種の処理を実行する際に用いるワークエリアを提供することができる。また、RAM111は、ROM110やHDDハードディスクドライブ112からロードされたコンピュータプログラムやデータを一時的に記憶するためのエリアも提供することができる。即ち、RAM111は、このような各種のエリアを適宜提供することができる。HDD112は、OSオペレーティングシステムや、CPU109が行うものとして説明する各処理をCPU109に実行させるためのコンピュータプログラムやデータ、画像処理装置100の設定データなどが格納されている。操作部113は、ボタンやタッチパネルなどにより構成されており、ユーザが操作することで、各種の指示をCPU109に対して入力することができる。リモコン受光センサ114は、リモコン116から発せられたリモコン信号を受光し、受光したリモコン信号が示す指示をCPU109に対して入力する。リモコン116は、ユーザが操作することで、各種の指示を入力することができ、入力された指示に応じたリモコン信号を発する。次に、画像処理部106の機能構成例について、図3のブロック図を用いて説明する。なお、端子101に60fps以外のフレームレートの映像信号を入力することも可能であるため、その場合には、画像処理部105にも図3の構成を適用すればよい。画質変換補正部301は、入力された映像信号、即ち、各フレームの画像に対して、解像度変換などの各種補正及び変換処理を施し、順次フレームメモリ302に格納する。なお、画質変換補正部301による処理が施された各フレームの画像はフレーム遅延部303にも入力され、フレーム遅延部303は、入力されたフレームから1フレーム分遅延したフレームの画像をフレームメモリ302に格納する。なお、画質変換補正部301は以下の処理において必須の構成ではないため、適宜省いてもよい。サブフレーム比取得部304は、画質変換補正部301に入力された映像信号のフレームレートからどのようなフレームレートに変換するのかを示す情報変換モード信号が入力される。この情報は、例えば、画質変換補正部301に入力される映像信号のフレームレートを表示装置108の駆動周波数に変換する旨の情報である。サブフレーム比取得部304の動作に係る説明として、24fpsのフレームレートの動画像を60fpsで表示装置108に表示するための信号処理の流れについて、図4を用いて説明する。24fpsの動画像を構成する各フレームは、1/24秒毎にフレームが切り替わる。aでは、時刻t1にフレームInframe1に切り替わり、その1/24秒後の時刻t2にフレームInframe2に切り替わり、その1/24秒後の時刻t3にフレームInframe3に切り替わる。然るにbに示す如く、フレームInframe1用の期間フレームInframe2に切り替わる迄の期間内にフレームOutframe1、Outframe2、Outframe3の出力タイミングを確保することができる。然るに、フレームInframe1を1/60秒毎に、フレームOutframe1、Outframe2、Outframe3として表示装置108に出力することになる。ここで、フレームInframe1用の期間内に出力されるフレームOutframe1、Outframe2は何れも、フレームInframe1をそのまま100使用したものである。そのため、サブフレーム比取得部304は、フレームInframe1に対するフレームOutframe1、Outframe2のサブフレーム比として1を出力する。一方、フレームOutframe3の前半期間1/120秒間はフレームInframe1用の期間に含まれる。また、後半期間1/120秒間は、フレームInframe2用の期間フレームInframe3に切り替わるまでの期間に含まれる。そのため、サブフレーム比取得部304は、フレームInframe1に対するフレームOutframe3のサブフレーム比として0.5を出力する。本実施形態では、フレームOutframe3として出力するフレームを生成する為に先ず、フレームInframe1とフレームInframe2とをこのサブフレーム比0.5に従って合成した合成フレームを生成する。この合成フレームはcに示す如く、画素値F1F2/2を有する。この合成フレームをそのままフレームOutframe3として出力しても、次のフレームOutframe4の出力タイミングが時刻t2から1/120秒だけ遅れてしまう。これでは、本来の映像にはない時間周波数成分が含まれる不自然なジャダーが発生し、画質が劣化してしまう。そこで本実施形態では更に、この合成フレームのパルス信号の位相をシフトし、このシフト後のパルス信号をフレームOutframe3として出力する。これにより、出力映像の輝度及びジャダーの周波数が入力映像のそれと近い映像を出力できる。フレームOutframe3において、前半期間のパルス信号が画素値F1に相当するデューティ比をもち、後半期間のパルス信号が画素値F2に相当するデューティ比を持つように、パルス信号の位相をシフトしている。これにより、画素値F1と画素値F2の切り替わりタイミングが入力映像と一致した映像を出力できる。更に、サブフレーム比取得部304の動作について、より詳細に説明する。上記の通り、サブフレーム比取得部304には、フレームレートnをフレームレートmに変換する旨を示す情報が入力される。するとサブフレーム比取得部304は、m/nよりも大きい最小の整数をxとすると、サブフレーム比cnとして1を1/m秒ごとにx-1回繰り返して出力し、その1/m後にサブフレーム比cnとしてm/nの小数部を1回だけ出力する。このようにサブフレーム比取得部304によるサブフレーム比cnの出力は1/m秒ごとに行われる。即ち、nnは2以上の整数フレーム/秒のフレームレートを、mmはnよりも大きくnの倍数ではない整数フレーム/秒のフレームレートに変換する場合を想定する。この場合、サブフレーム比cnとして1を1/m秒ごとにx-1回繰り返して出力し、その1/m後にサブフレーム比cnとしてm/nの小数部を1回だけ出力する。xの値やm/nの小数部の値は、m、nが決まれば一意に求めることができるため、サブフレーム比取得部304は、m、nからxやm/nの小数部の値を求めてもよい。また、様々なm、nの組み合わせに対応するxやm/nの小数部の値を予め計算して登録したデータベースをHDD112等に格納しておき、変換モード信号に含まれているn、mに対応するxやm/nの小数部の値をデータベースから取得してもよい。n=24、m=60の場合、l=1,2,...とすると、cnは以下の式を満たす。図3に戻って、パルス信号生成部305は、フレームメモリ302から各フレームの画像を24fpsのフレームレートで読み出す。そしてパルス信号生成部305は、読み出したフレームの画像に基づく出力画像を構成する画素を表示装置108に表示させるために表示装置108に供給するパルス信号であって該画素の画素値に対応する該パルス信号を生成する。そしてパルス信号生成部305は、この生成したパルス信号を、図1のパネル駆動部107に対して送出する。パルス信号生成部305の機能構成例について、図5のブロック図を用いて説明する。PLL501には、CPU109などから、表示装置108の駆動周波数と同期した出力周期信号が入力される。然るにPLL501は、この出力周期信号と周波数が等しく、かつ位相が同期した信号をPWN回路503に入力する。PWN制御部502には、サブフレーム比取得部304から送出されたサブフレーム比cnと、フレームメモリ302から24fpsのフレームレートで読み出した画像と、が入力される。そしてPWN制御部502は、このサブフレーム比cnと、読み出した画像とを用いて、出力画像を構成する画素を表示装置108に表示させるために表示装置108に供給するパルス信号であって該画素の画素値に対応する該パルス信号を確定する。より具体的には、出力画像を構成する画素を表示装置108に表示させるために表示装置108に供給するパルス信号であって該画素の画素値に対応する該パルス信号のデューティー比dと位相のシフト量pとを決定する。そしてPWN制御部502は、この決定したデューティー比dと位相のシフト量pとを、PWN回路503に対して送出する。PWN回路503は、PLL501からの信号に同期して表示装置108の表示タイミングに同期して、このデューティー比d及び位相のシフト量pとによって決まるパルス信号を生成して、図1のパネル駆動部107に対して送出する。次に、PWN制御部502の動作について、より詳細に説明する。PWN制御部502は、現フレームの画像以下、画像Iaと呼称すると、現フレームよりも1フレーム過去のフレームの画像以下、画像Ibと呼称すると、をフレームメモリ302から読み出す。例えば図4の場合、現時刻がt2とt3との間であれば、画像IaとしてフレームInframe2、画像IbとしてフレームInframe1をフレームメモリ302から読み出す。更にPWN制御部502は、サブフレーム比取得部304から送出されたサブフレーム比cnを受け取る。そしてPWN制御部502は、画像Ib中の各画素について以下の処理を行うことで、該画素を表示装置108に表示させる為に表示装置108に供給するパルス信号であって該画素の画素値に対応する該パルス信号のデューティー比d、シフト量pを出力する。以下の説明では、画像Ib中の着目画素に対する処理について説明するが、画像Ib中の他の画素についても同様の処理を行う。先ずPWN制御部502は、画像Ib中の着目画素の画素値に対して予めHDD112等に格納されているデューティー比Dbを読み出す。更にPWN制御部502は、画像Iaにおいて上記着目画素と同位置の画素の画素値に対して予めHDD112等に格納されているデューティー比Daを読み出す。ここで、表示装置108の駆動周波数がfp[Hz]であるときの、パルス信号のデューティー比d及び位相のシフト量pの関係を図6に示す。図6において横軸は時間secであり、パルス信号の開始時刻を原点にとってある。このとき、パルス信号の立ち上がり時刻は1-p-d/fpsecとなり、立下り時刻が1-fp[sec]となる。この状態において、サブフレーム比cnを加味すると、PWN回路503が出力すべきパルス信号は、図7に示すようなパルス信号となる必要がある。図7ではcn=cである。即ち、フレームの始まりからc/fpsecまでの期間のデューティ比がDbとなっており、c/fpsecから1/fpまでの期間のデューティ比がDaとなっている必要がある。このとき、Da及びDbは以下の式を満たすことになる。この式ではcn=cである。然るに、この式からd、pは以下の式に従って求めることができる。この式ではcn=cである。即ち、デューティー比Daと、デューティー比Dbと、をサブフレーム比cnを用いて合成したデューティー比を、着目画素を表示するためのパルス信号のデューティー比dとして決定する。合成方法は、式3に示した合成方法に限るものではない。また、デューティー比Daを、サブフレーム比cnを用いて加工した結果を、着目画素を表示するためのパルス信号の位相のシフト量pとして決定する。この加工方法は、式3に示した加工方法に限るものではない。n=24、m=60、画像Ib中の着目画素の画素値=56、画像Iaにおいてこの着目画素と同位置の画素の画素値=200、である場合に、画像Ib中の着目画素を表示装置108に表示させる為のパルス信号を図8に示す。上記の実施形態の構成は、以下のような構成に等価である。即ち、画像処理装置100は、nnは2以上の整数フレーム/秒のフレームレート第1のフレームレートの動画像をmmはnよりも大きくnの倍数ではない整数フレーム/秒のフレームレート第2のフレームレートで表示装置に表示させる。そのためには先ず、動画像の各フレームの画像を格納するためのメモリから、第1のフレームレートで各フレームの画像を読み出す。そして、読み出した着目フレームの画像を構成する画素を表示装置に表示させるために該表示装置に供給するパルス信号であって該画素の画素値に対応する該パルス信号を該表示装置に供給する動作を、第2のフレームレートでx-1回繰り返して行う。xは上記の通り、m/nよりも大きい最小の整数である。そして、この動作をx-1回行った後、着目フレームの画像中の各画素を着目画素として次のような処理を行う。着目画素の画素値に予め関連づけられているパルス信号のデューティー比と、着目フレームの次のフレームの画像中の着目画素と同位置の画素の画素値に予め関連づけられているパルス信号のデューティー比と、をm/nの小数部を用いて合成する。そして、この合成によって得られるデューティー比を、x-1回目の上記動作の次に表示装置に供給する着目画素のパルス信号のデューティー比として決定する。一方、着目フレームの次のフレームの画像中の着目画素と同位置の画素の画素値に予め関連づけられているパルス信号のデューティー比を、m/nの小数部を用いて加工する。この加工結果を、x-1回目の上記動作の次に表示装置に供給する着目画素のパルス信号の位相シフト量として決定する。そして、この決定したデューティー比及び位相シフト量によって規定されるパルス信号を、着目画素を表示装置に表示させるために表示装置に供給するパルス信号として、表示装置に供給する。[第2の実施形態]第1の実施形態に係る構成では、24fps映像を60Hz駆動の表示装置で映像本来のジャダー感を再現できるが、パルス信号を分周しておらず、フリッカが知覚されやすくなっていた。また、パルス信号の幅と位相の両方を制御する必要があり、計算量及び回路規模が大きくなるという問題もあった。そこで本実施形態では、一つの階調に対して、分周された複数のパルス信号をあらかじめ用意しておき、その中から本来の映像のパルス信号を近似しているものを選択する。これにより、少ない回路規模で、フレームレート変換処理による不自然なジャダー感及びフリッカの劣化が少ない映像表示が可能となる。以下では、第1の実施形態との差分のみについて説明する。本実施形態に係るパルス信号生成部305の機能構成例について、図9のブロック図を用いて説明する。階調決定部901は、PWN制御部502と同様に、現フレームの画像以下、画像Iaと呼称すると、現フレームよりも1フレーム過去のフレームの画像以下、画像Ibと呼称すると、をフレームメモリ302から読み出す。更に階調決定部901は、サブフレーム比取得部304から送出されたサブフレーム比cnを受け取る。そして階調決定部901は、画像Ib中の各画素について以下の処理を行う。以下の説明では、画像Ib中の着目画素に対する処理について説明するが、画像Ib中の他の画素についても同様の処理を行う。階調決定部901は、画像Ib中の着目画素の画素値Pbと、画像Iaにおいて着目画素と同位置の画素の画素値Paと、サブフレーム比cnと、を用いて、階調gを以下の式に従って計算する。g=Pb×cPa×1-c次に、パルスコード決定部902は、階調gを表現する4つのパルス信号から、最適なパルス信号を選択し、選択したパルス信号を示すパルスコードを出力する。ここで、このパルスコードについて、図10を用いて説明する。パルスコードは図10aに示す如く、10ビットから成るビット列で構成され、上位2ビットはパルス信号の種類、下位8ビットは該パルス信号が表す階調を示す。上位2ビットは00,01,10,11、下位8ビットは00000000~11111111の値を取り得るため、パルスコードは、以下の4種類に区分される。上位2ビットが00である場合にパルスコードが取り得る値の集合第1のパルスコード上位2ビットが01である場合にパルスコードが取り得る値の集合第2のパルスコード上位2ビットが10である場合にパルスコードが取り得る値の集合第3のパルスコード上位2ビットが11である場合にパルスコードが取り得る値の集合第4のパルスコード即ち、第1のパルスコードは、上位2ビットが00である場合における、階調0~255を表すパルスコードである。また、第2のパルスコードは、上位2ビットが01である場合における、階調0~255を表すパルスコードである。また、第3のパルスコードは、上位2ビットが10である場合における、階調0~255を表すパルスコードである。また、第4のパルスコードは、上位2ビットが11である場合における、階調0~255を表すパルスコードである。然るに、階調gを表すパルスコードは、第1~4のパルスコードのそれぞれに1つ含まれている。例えば、パルスコード322進数で0000100000、2882進数で0100100000、5442進数で1000100000、8002進数で1100100000はそれぞれ階調32を表している。しかし、後述するように、上位2ビットがそれぞれ異なるため、それぞれパルス信号の形状は異なる。パルスコード決定部902は、階調gを表すパルスコードを、第1~4のパルスコードのそれぞれから1つずつ選択する。そして後述する処理により、選択した4つのパルスコードのうち、最適なパルスコードを出力する。パルス発生部903は、パルスコード決定部902から出力されたパルスコードを用いてパルス信号を生成して出力する。先ず、説明の都合上、パルス発生部903の詳細について先に説明し、次にパルスコード決定部902の詳細について説明する。パルス発生部903の機能構成例について、図11のブロック図を用いて説明する。PLL1102は、PLL501と同様に動作するものである。即ち、PLL1102には、CPU109などから、表示装置108の駆動周波数と同期した出力周期信号が入力される。然るにPLL501は、この出力周期信号と周波数が等しく、かつ位相が同期した信号を出力する。分周器1101は、PLL1102から出力された信号を所定の分周比に分周する。以下の説明では、分周比を1/8とする。一方、パルスコード解釈部1103は、パルスコード決定部902から出力されたパルスコードを受けると、このパルスコードの上位2ビットを選択信号sとしてパルス信号選択部1111に送出する。また、パルスコード解釈部1103は、パルスコードの下位8ビットを階調gとして、PWN回路1107及びビットシフト部1104~1106に送出する。ビットシフト部1104~1106はそれぞれ、入力された階調g8ビットのビット列をビットシフトしてPWN回路1108~1110に送出する。これにより、PWN回路1107~1110のそれぞれは、同じ階調で異なるパルス形状のパルス信号を出力することになる。パルス信号選択部1111は、PWN回路1107~1110のそれぞれから受けたパルス信号のうち、選択信号sによって指定されたPWN回路からのパルス信号を選択して出力する。具体的には、選択信号s=00の場合には、PWN回路1107からのパルス信号を選択して出力する。選択信号s=01の場合には、PWN回路1108からのパルス信号を選択して出力する。選択信号s=10の場合には、PWN回路1109からのパルス信号を選択して出力する。選択信号s=11の場合には、PWN回路1110からのパルス信号を選択して出力する。次に、PWN回路1107~1110の動作について説明する。本実施形態では、図12に示す如く、表示装置108の駆動周波数60[Hz]によって決まる1フレーム分の期間は8つのサブフレームSF0~SF8に分割されている。各サブフレームはそれぞれ、どの画素を発光させるのかを指定選択するアドレス期間と、選択された画素を所定の輝度比に応じた時間で発光させる発光期間と、で構成されている。また、各サブフレームの発光期間の比率は1:2:4:16:64:128となっており、すべてのサブフレームを発光させないことを示す0から、すべて発光させる255までの256階調が表現可能である。また、階調決定部901から出力される階調gは、各ビットがそのままサブフレームの点滅を制御するビットとして割り当てることで、階調表現を実現する。階調g=152=00011001の場合のパルス信号の例を図13に示す。SF4、SF5及びSF8のみを発光させ、それ以外は発光させないことで、階調152の輝度を表現している。このような環境において、PWN回路1108~1110は、階調gをビットシフトさせたビット列に対応してサブフレームSF1~SF8の発光期間を設定することで、PWN回路1107とは異なるパルス信号を出力する。図14を用いて、階調g=152が入力された場合の、PWN回路1107~1110によるパルス信号の出力例を説明する。図14a~dはそれぞれ、PWN回路1107,1108,1109,1110によるパルス信号の生成過程を示したものである。図14aに示した生成過程により生成されるパルス信号は、図13に示したものと同様である。図14bでは、ビットシフト部1104により、階調gを示す8ビットのビット列が2ビットだけ上位方向に論理シフトされる。これにより、PWN回路1108には、01100100が入力されることになる。このビットシフトに対応して、PWN回路1108では、サブフレームの発光期間の輝度比が、SF1:SF2:SF3:SF4:SF5:SF6:SF7:SF8=4:8:16:32:64:128:1:2となっている。したがって、ビットシフトされた階調gをPWN回路1108に入力することで、PWN回路1107とは異なったパルス信号が発生される。同様に、図14cでは階調gを示す8ビットのビット列が4ビットだけ上位方向に論理シフトされ、図14dでは階調gを示す8ビットのビット列が6ビットだけ上位方向に論理シフトされ、それぞれ異なるパルス信号が出力される。次に、パルスコード決定部902について、より詳細に説明する。まず、フレームの始まりからc/fp[sec]までの期間のデューティ比Da、c/fp[sec]から1/fp[sec]までの期間のデューティ比Dbを算出する。フレームの切り替わりが行われるサブフレームのインデックスをmとすると、パルス信号とmの関係は図15の様になる。ここで、表示装置108の駆動周波数をfp[Hz]、サブフレーム比をc、サブフレームiにおける発光時間をLiとしており、mは、m≦8cを満たす最大の整数として表される。従って、図15より、Da、Dbは以下の式に従って求めることができる。次に、映像本来のパルス信号におけるフレームの始まりからc/fp[sec]までの期間のデューティ比Daref、c/fp[sec]から1/fp[sec]までの期間のデューティー比Dbref、のそれぞれとDa、Dbとの誤差Eを求める。具体的には、E=|Da-Daref||Db-Dbref|を計算する。もちろん、誤差Eを計算する式はこれに限るものではない。この誤差Eを、4つのパルス信号のそれぞれについて求め、最小の誤差Eを与えるパルス信号のパルスコードを出力する。[第3の実施形態]上記の各実施形態では、入力フレームの輝度を、出力映像1フレームごとに近似することを前提としていた。しかしながらこの方法では、出力映像1フレームにおいて入力映像を近似しきれずに誤差が生じた場合、入力映像と出力映像とで輝度の違いが発生する。そこで本実施形態では、入力映像のフレーム表示時間と同一の期間の複数の出力フレームで入力フレームの輝度を近似する。具体的には、出力映像の1フレームで入力映像との誤差が生じた場合、その誤差を残りのフレームに分配する。これにより、出力映像1フレームにおいて、入力フレームの輝度と誤差が生じた場合でも、入力フレームの表示期間トータルでは入力映像の輝度を高い精度で再現できる。本実施形態において出力されるパルス信号の一例を図16に示す。図16において図4と同じ用語については、上記の説明の通りである。図16では、フレームInframe1における画像の画素の画素値が100、フレームInframe2における画像の画素の画素値が124である。また、図16でも、24fpsのフレームレートの動画像を60fpsで表示装置108に表示するための信号処理の流れを示している。入力映像のフレーム切り替わりタイミングは出力映像の3フレーム目、Outframe3の表示期間内にある。このため、3フレーム目の画素値として、入力映像の輝度値を近似するように、画素値112が選択される。また、そのパルス信号は、前半期間1/120秒間の画素値が96、後半期間1/120秒間の画素値128に相当する。次に、第2の実施形態とは異なり、Outframe3のパルス信号で生じてしまった誤差を、他のフレームに割り当てる。つまり、Outframe1及びOutframe2の画素値を101に、Outframe3及びOutframe4の画素値を123に設定する。これにより、入力映像の1フレーム目のフレーム表示期間と同一の出力フレームにおいて画素値100相当のパルスが、入力映像の2フレーム目のフレーム表示期間と同一の出力フレームにおいて画素値124相当のパルス信号が出力される。以下では、第1,2の実施形態との差分のみについて説明する。先ず、パルス信号生成部305の機能構成例について、図17のブロック図を用いて説明する。階調決定部1701は、サブフレーム比、フレームメモリ302からの画像、後述する誤差、を用いて階調gを決定する。階調決定部1701の詳細については後述する。パルスコード決定部1702は、第2の実施形態と同様にして、階調がgである複数のパルス信号のうち、最適なパルス信号のパルスコードを出力する。パルス発生部1704は、第2の実施形態と同様にして、パルスコード決定部1702からのパルスコードに応じてパルス信号を生成して出力する。誤差算出部1703は、パルスコード決定部1702が選択したパルスコードに対応するパルス信号と、入力映像と、の誤差を算出し、算出した誤差を階調決定部1701に供給する。誤差算出部1703の詳細については後述する。先ず、階調決定部1701の詳細について説明する。階調決定部1701は、PWN制御部502と同様に、現フレームの画像以下、画像Iaと呼称すると、現フレームよりも1フレーム過去のフレームの画像以下、画像Ibと呼称すると、をフレームメモリ302から読み出す。更に階調決定部1701は、サブフレーム比取得部304から送出されたサブフレーム比cnを受け取ると共に、誤差算出部1703から送出された誤差Eを受け取る。そして階調決定部1701は、画像Ib中の各画素について以下の処理を行う。以下の説明では、画像Ib中の着目画素に対する処理について説明するが、画像Ib中の他の画素についても同様の処理を行う。階調決定部1701は、画像Ib中の着目画素の画素値Pbと、画像Iaにおいて着目画素と同位置の画素の画素値Paと、サブフレーム比cn及び誤差E、を用いて、階調gを以下の式に従って計算する。g=Pb×cPa×1-c-E次に、誤差算出部1703の詳細について説明する。先ず、第2の実施形態と同様にして、フレームの始まりからc/fp[sec]までの期間のデューティ比Da、c/fp[sec]から1/fp[sec]までの期間のデューティ比Dbを算出する。誤差をフィードバックする出力フレームがフレームの切り替わりタイミングより前ならば、|Db-Dbref|を、後ならば|Da-Daref|を誤差Eとして出力する。Daref、Dbrefのそれぞれは第2の実施形態で説明したものである。以上の各実施形態によれば、表示側のフレームレートが入力映像と一致していなくても、入力映像のフレームの切り替わりも含めて入力映像の輝度を近似するように、出力パルスを制御する。このため、入力映像の本来のジャダー感が再現できる。また、特許文献1とは異なり、中間画像を生成する必要がなく、映像の劣化が発生しない。また、特許文献2とは異なり、映像が表示されない期間が存在しないので、フリッカが知覚されにくい。さらに、複数の異なるフレームレートからなる映像を一画面内に同時に表示する場合においても、パルス幅を画素ごとに制御することで対処可能である。また、上記の各実施形態で取り上げた個数などの数値は一例であり、この数値を任意に変化させた実施形態は当業者であれば、容易になし得るものであるため、それらに対する説明は省略する。また、上記の各実施形態で使用したブロック図に示した各部は何れもハードウェアで構成してもよいが、1以上をソフトウェアコンピュータプログラムとして実装してもよい。この場合、このコンピュータプログラムは、HDD112などに保存しておき、必要に応じてRAM111にロードしてCPU109がこれを実行すればよい。その他の実施例また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェアプログラムを、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータまたはCPUやMPU等がプログラムを読み出して実行する処理である。"