半導体基板または当該半導体基板のウェルの内部に形成され、入射光を光電変換する受光領域と、前記半導体基板または前記ウェルの内部に形成されたウェル領域と、前記半導体基板または前記ウェルの内部において、前記ウェル領域に隣接して形成された素子分離領域と、前記素子分離領域の上に形成されたダミー素子とを備える固体撮像素子。さらに、前記半導体基板の上に形成されたゲート電極を備え、前記ダミー素子は、前記ゲート電極と同じ材料で形成される請求項1に記載の固体撮像素子。前記素子分離領域は、前記ウェル領域を挟むように形成されており、前記ダミー素子は、前記ウェル領域が形成される領域に沿って、前記ウェル領域を挟んで対向するように形成される請求項1に記載の固体撮像素子。前記ウェル領域は矩形状であり、前記ダミー素子は、前記ウェル領域の少なくとも2辺に沿って形成される請求項3に記載の固体撮像素子。前記ダミー素子と前記ゲート電極とは、前記ウェル領域を挟んで対向するように形成される請求項1~4のいずれか1項に記載の固体撮像素子。前記ダミー素子の少なくとも一部は、ゲート電極と接続される請求項1~5のいずれか1項に記載の固体撮像素子。前記ダミー素子の熱膨張係数は、前記素子分離領域を構成する材料の熱膨張係数よりも大きい請求項1~6のいずれか1項に記載の固体撮像素子。請求項1~7のいずれか1項に記載の固体撮像素子によって単位画素が構成され、前記単位画素は、2次元状に複数個配列される固体撮像装置。ところで、MOS型固体撮像素子には様々な欠陥が存在し、この欠陥に起因するリーク電流が問題になっている。MOS型固体撮像素子においては、特に素子分離部とその周辺の導電型領域ウェル領域の界面付近に結晶欠陥等が発生する。更に、この結晶欠陥は、熱処理等において異常成長し、ウェル領域の接合を破壊する恐れもある。画素トランジスタにおいては、そのウェル領域にバイアスが印加されているケースが多く、ウェル領域の接合破壊に至った場合は基板と画素トランジスタ間でリーク電流が生じる可能性がある。このリーク電流が受光領域に流れ込むと、その電荷が本来の信号電荷に加算されることになり、白キズの原因となる。しかしながら、図13に示す従来の固体撮像素子の製造方法は、シリサイド化時における金属膜からシリコン基板への金属の進入を抑制することができるものの、画素領域や画素トランジスタ上の結晶欠陥等については考慮されていない。本発明は、上記の点に鑑み、画素トランジスタにおける欠陥の異常成長を抑制する固体撮像素子を提供することを目的とする。上記目的を達成する為に、本発明に係る固体撮像素子の一態様は、半導体基板または当該半導体基板のウェルの内部に形成され、入射光を光電変換する受光領域と、前記半導体基板または前記ウェルの内部に形成されたウェル領域と、前記半導体基板または前記ウェルの内部において、前記ウェル領域に隣接して形成された素子分離領域と、前記素子分離領域の上に形成されたダミー素子とを備えるものである。これにより、ダミー素子によってウェル領域に圧縮応力を加えることができるので、ウェル領域における欠陥の成長を抑制することができる。この結果、ウェル領域の接合破壊を抑制することができるので、白キズの原因となるリーク電流を抑制することができる。さらに、本発明に係る固体撮像素子の一態様において、前記半導体基板の上に形成されたゲート電極を備え、前記ダミー素子は、前記ゲート電極と同じ材料で形成されることが好ましい。これにより、ゲート電極を形成すると同時にダミー素子を形成することができるので、製造工程を増加させることなく、ダミー素子を形成することができる。さらに、本発明に係る固体撮像素子の一態様において、前記素子分離領域は、前記ウェル領域を挟むように形成されており、前記ダミー素子は、前記ウェル領域が形成される領域に沿って、前記ウェル領域を挟んで対向するように形成されることが好ましい。これにより、ウェル領域は2方向からの圧縮応力を受けるので、ウェル領域における欠陥の成長をさらに抑制することができる。さらに、本発明に係る固体撮像素子の一態様において、前記ウェル領域は矩形状であり、前記ダミー素子は、前記ウェル領域の少なくとも2辺に沿って形成される構成とすることができる。さらに、本発明に係る固体撮像素子の一態様において、前記ダミー素子と前記ゲート電極とは、前記ウェル領域を挟んで対向するように形成される構成とすることができる。さらに、本発明に係る固体撮像素子の一態様において、前記ダミー素子の少なくとも一部は、ゲート電極と接続される構成とすることができる。さらに、本発明に係る固体撮像素子の一態様において、前記ダミー素子の熱膨張係数は、前記素子分離領域を構成する材料の熱膨張係数よりも大きいことが好ましい。これにより、素子分離領域を利用して、ウェル領域に対して所望の圧縮応力を加えることができる。また、本発明に係る固体撮像装置の一態様は、上記の固体撮像素子によって単位画素が構成され、前記単位画素は、2次元状に複数個配列されるものである。このように、本発明に係る固体撮像素子は、カメラ等に用いられる固体撮像装置として実現することができる。本発明に係る固体撮像素子によれば、画素トランジスタを構成するウェル領域に生じる欠陥の異常成長を抑制し、白キズの発生を低減することができる。以下、本発明に係る固体撮像素子、固体撮像装置及びカメラについて、図面を参照しながら説明する。カメラ及び固体撮像装置の構成まず、本発明の実施の形態に係るカメラについて、図1を用いて説明する。図1は、本発明の実施の形態に係るカメラの概略構成を示す図である。図1に示すように、本実施の形態に係るカメラは、固体撮像装置1、レンズ2、DSPデジタル信号処理回路3、画像表示デバイス4及び画像メモリ5から構成される。このカメラでは、レンズ2を介して外部から光が入射し、入射した光は固体撮像装置1によりデジタル信号に変換されて出力される。そして、出力されたデジタル信号はDSP3により処理されて映像信号として画像メモリ5に出力されて記録され、また画像表示デバイス4に出力されて画像表示される。DSP3は、固体撮像装置1の出力信号に対してノイズ除去等の処理を行って映像信号を生成する画像処理回路3aと、固体撮像装置1における画素の走査タイミング及びゲインの制御を行うカメラシステム制御部3bとから構成される。DSP3は、例えば固体撮像装置1の単位画素内で共有される画素間での特性差に関する補正を行う。固体撮像装置1は1チップで形成され、固体撮像装置1が形成されたチップとDSP3が形成されたチップとは別チップとされる。このように、固体撮像装置1の形成工程とDSP3の形成工程とを分離することにより、撮像部及び処理部の製造工程を分離でき、製造工程を削減して低コスト化を実現できる。また、タイミング制御、ゲイン制御及び画像処理をユーザ毎に自由に設定することが可能となるため、使用の自由度を高くすることができる。固体撮像装置1は、CMOS型の固体撮像装置であり、画素部画素アレイ10と、垂直走査回路行走査回路20と、通信タイミング制御部30と、AD変換アナログ/デジタルコンバーター回路40と、参照信号生成部50と、出力I/F60と、カラムアンプ70とを備える。次に、本発明の実施の形態に係る固体撮像装置1の構成について、図2を用いて説明する。図2は、本発明の実施の形態に係る固体撮像装置の詳細な構成を示す図である。図2に示すように、固体撮像装置1において、画素部10は、複数の単位画素単位セル100が半導体基板に2次元状行列状に配列されて構成される。各単位画素100は、複数の光電変換素子画素を含んで構成される。各単位画素100は、垂直走査回路20で制御される行選択信号線20Sと、単位画素100からの電圧信号をAD変換回路40に伝達する垂直信号線40Vとに接続される。垂直走査回路20は、単位画素100を垂直方向に行単位で走査し、垂直信号線40Vに電圧信号を出力させる単位画素100の行を選択する。通信タイミング制御部30は、外部端子を介して入力されたマスタークロックCLK0及びデータDATAを受け取り、種々の内部クロックを生成し参照信号生成部50及び垂直走査回路20などを制御する。AD変換回路40は、単位画素100の列に対応して設けられたカラムADカラムアナログ/デジタルコンバーター回路41を複数有する。カラムAD回路41は、DAC51で生成される参照電圧RAMPを用いて、単位画素100から出力された信号保持容量81のアナログの電圧信号をデジタル信号に変換する。カラムAD回路41は、ノイズレベルをダウンカウントし、信号レベルをアップカウントすることで真の信号レベルVsigのみを取り出す構成であり、カラムAD回路41でデジタル化された信号は、水平信号線40Hを介して出力I/F60に入力される。参照信号生成部50は、AD変換回路40のカラムAD回路41にAD変換用の参照電圧RAMPを供給するDACデジタル/アナログコンバーター51を有する。カラムアンプ70、信号保持容量81及び信号保持スイッチ82は、単位画素100の列に対応して設けられている。カラムアンプ70は単位画素100から出力された電圧信号を増幅し、信号保持容量81は信号保持スイッチ82を介して伝達されてきた増幅された電圧信号を保持する。カラムアンプ70を設けることで、単位画素100の電圧信号を増幅することが可能となり、S/Nの改善及びゲインの切り替え等が可能となる。この構成により、固体撮像装置1は、画素部10からは、単位画素100の行ごとに電圧信号が順次出力される。そして、画素部10に対する1枚分の画像すなわちフレーム画像が、画素部10全体の電圧信号の集合で示されることとなる。次に、固体撮像装置1における単位画素100の構成について、図3を用いて説明する。図3は、本発明の実施の形態に係る固体撮像装置における単位画素の回路構成を示す図である。図3に示すように、単位画素100には、それぞれ光電変換素子としてのフォトダイオード110と、転送トランジスタ120、FDフローティングディフュージョン部130、リセットトランジスタ140、読み出しトランジスタ150及び選択トランジスタ160が備えられている。単位画素100を構成するトランジスタ、すなわち、転送トランジスタ120、リセットトランジスタ140、読み出しトランジスタ150及び選択トランジスタ160は、画素トランジスタである。ここで、行選択信号線20Sは、例えば、転送パルス線TX、リセットパルス線RS、選択パルス線SELで構成されている。転送パルス線TXは、所定の行の転送トランジスタ120を共通に制御するパルス信号転送パルスφTXを伝達するための信号線である。リセットパルス線RSは、所定の行のリセットトランジスタ140を制御するパルス信号リセットパルスφRSを伝達するための信号線である。選択パルス線SELは、所定の行の選択トランジスタ160を共通に制御するパルス信号選択パルスφSELを伝達するための信号線である。以下、本発明係る固体撮像素子について、実施の形態に基づいて説明する。第1の実施の形態まず、本発明の第1の実施の形態に係る固体撮像素子について、図4、図5A及び図5Bを用いて説明する。図4は、本発明の第1の実施の形態に係る固体撮像素子の平面図である。図5Aは、図4のA1-A2線における固体撮像素子の断面図であり、図5Bは、図4のB1-B2線における固体撮像素子の断面図である。なお、図4及び図5Bでは、ゲート電極が形成される層よりも上の層は図示していない。図4に示すように、本実施の形態に係る固体撮像素子は、固体撮像装置1の単位画素1001画素を構成するものである。図5Aに示されるように、単位画素100を構成するフォトダイオード光電変換素子及び画素トランジスタは、第1導電型であるN型の半導体基板101内のPウェル102内に形成される。半導体基板101としては、シリコン基板を用いることができる。また、Pウェル102は、第1導電型とは逆性の第2導電型であるP型の不純物がドープされたP型の不純物拡散領域である。Pウェル102の内部には、図3に示すフォトダイオード110としての受光領域103と、各画素トランジスタのソース領域及びドレイン領域が形成されている。受光領域103は、光を受光する受光領域であって、受光した光を光電変換する光電変換領域である。また、受光領域103は、光電変換して得られた信号電荷を蓄積する信号蓄積領域としても機能する。本実施の形態において、受光領域103は、N型の不純物がドープされたN型の不純物拡散領域である。画素トランジスタを構成するソース領域及びドレイン領域は、不純物がドープされたウェル領域104である。本実施の形態において、ウェル領域104は、Pウェル102の内部にN型の不純物がドープされたN型の不純物拡散領域である。ウェル領域104は、図4及び図5Aに示すように、例えば、読み出しトランジスタ150のソース領域150S及びドレイン領域150Dである。本実施の形態において、ウェル領域104は、平面視形状が矩形状の領域である。なお、ウェル領域104は、ゲート電極を挟んでソース領域とドレイン領域とに区分されるものであるが、本発明においてソース領域とドレイン領域とを区分する必要は特にないので、本明細書においてはソース領域とドレイン領域とを合わせてウェル領域と記載する。また、Pウェル102の内部において、受光領域103とウェル領域104との間には、半導体基板101を掘り込んだSTIShallowTrenchIsolationやLOCOSLocalOxidizationOnSilicon等からなる素子分離領域105が形成されている。素子分離領域105は、隣り合う不純物拡散領域導電型領域を分離する領域であって、受光領域103とウェル領域104との間だけではなく、隣り合う画素トランジスタにおけるソース領域とドレイン領域との間にも形成される。なお、素子分離領域105は、図5Bに示すように、少なくとも、隣り合う受光領域103の間に形成されたウェル領域104を挟んで対向するように形成されている。素子分離領域105は、例えば、シリコンからなる半導体基板101をドライエッチングすることにより浅い溝を形成し、その後、CVD法によってSiO2膜等の絶縁膜を堆積して溝を完全に埋め込むことで形成することができる。なお、素子分離領域105を構成する絶縁膜の材料としては、SiN窒化シリコン等を用いることもできる。また、半導体基板101の上には、ゲート絶縁膜を介して、各画素トランジスタのゲート電極が形成されている。図5Aでは、読み出しトランジスタ150のゲート電極150G及び転送トランジスタ120のゲート電極120Gが図示されている。本実施の形態において、ゲート電極150G及びゲート電極120Gは、ポリシリコンによって形成されている。なお、その他の画素トランジスタのゲート電極も、ポリシリコンによって形成されている。半導体基板101の上には、各画素トランジスタのゲート電極等を覆うように層間絶縁膜106が形成されている。例えば、層間絶縁膜106内には、各種信号線及びコンタクト部が形成されている。層間絶縁膜106の上には、受光領域103の上方に位置するように、カラーフィルタ107及びマイクロレンズ108が形成されている。マイクロレンズ108により集光された入射光は、カラーフィルタ107によりRGBの各色成分に分離されて受光領域103に入射する。そして、素子分離領域105の上には、ゲート絶縁膜106Gを介してダミー素子109が形成されている。ダミー素子109は、当該ダミー素子109の下の存在する素子分離領域105がウェル領域104に対して圧縮応力を加えるように構成されている。ダミー素子109は、光電変換素子または画素トランジスタとして機能させなくてもよいものであるが、当該固体撮像素子を構成する部材を利用して形成することが好ましい。すなわち、ダミー素子109は、光電変換素子または画素トランジスタとして機能させる部材と同じ材料で構成することが好ましく、本実施の形態では、画素トランジスタのゲート電極例えばゲート電極150Gと同様の材料、すなわち、ポリシリコンで形成されている。ダミー素子109をゲート電極と同じ材料で構成することにより、ゲート電極を形成する工程と同じ工程でダミー素子109を形成することができる。すなわち、ゲート電極をパターニングすると同時にダミー素子109も形成することができる。なお、この場合、ポリシリコンからなるダミー素子109は、画素トランジスタのゲート電極と同じ膜厚となっている。なお、ダミー素子109は、後述するように、画素トランジスタとして機能させても構わないが、画素回路や画素レイアウトとして冗長的なものであることが好ましい。また、本実施の形態におけるダミー素子109は、1つの単位画素100において2つ設けられており、図4及び図5Bに示すように、2つのダミー素子109は、対向するようにウェル領域104の両側に配置されている。また、ダミー素子109は、素子分離領域105上のウェル領域104近傍に形成されており、ウェル領域104が形成される領域の周囲に沿って形成されている。本実施の形態において、2つのダミー素子109は直線状に形成されており、各ダミー素子109の長辺同士が対向するように、かつ、矩形状のウェル領域104の対向する2辺に沿って形成されている。次に、本発明の第1の実施の形態に係る固体撮像素子の効果について、図6A及び図6Bを用いて説明する。図6Aは、比較例に係る固体撮像素子の断面図であり、図6Bは、本発明の第1の実施の形態に係る固体撮像素子の作用を説明するための断面図である。なお、図6Aに示す比較例に係る固体撮像素子は、ダミー素子109が形成されていない点で、図6Bに示す本実施の形態に係る固体撮像素子と異なる。図6Aに示すように、ウェル領域104に結晶欠陥金属層104Mが発生している場合、固体撮像素子の製造工程における熱処理によって結晶欠陥104Mがウェル領域104の外側に向かって異常成長する。これにより、ウェル領域104の接合破壊が起きてリーク電流が発生し、白キズが生じる。これに対して、図6Bに示すように、ダミー素子109が形成されている場合、製造工程における熱処理によって、素子分離領域105及びダミー素子109は熱膨張を起こすが、各々の熱膨張係数の差に応じて応力が発生する。この場合、本実施の形態では、素子分離領域105の上にダミー素子109が設けられているので、素子分離領域105においてはシリコン基板表面側への熱膨張が抑制され、素子分離領域105から受光領域103に向かって、及び、素子分離領域105からウェル領域104に向かって熱膨張することになる。これにより、熱膨張による応力が、受光領域103の内部及びウェル領域104の内部に向かって加えられる。また、ダミー素子109は、ウェル領域104を挟んで対向するように形成されているので、ウェル領域104に着目したときに、ウェル領域104は、両側の素子分離領域105から向き合う圧縮応力を受けて、ウェル領域104の中心に向かう力が働くことになる。この結果、画素トランジスタのウェル領域104に欠陥が生じていたとしても、素子分離領域105によるウェル領域104の両側からの圧縮応力によって、その欠陥の成長を抑制することができる。これにより、ウェル領域104は接合破壊には至らず、白キズの原因となるリーク電流を抑制することができる。従って、高画質の画像を得ることができる。なお、製造工程における熱処理としては、例えば、図13に示したような、シリサイド層を形成する時の熱処理等がある。すなわち、本実施の形態において、図13に示すシリサイド化を適用することができる。また、本実施の形態において、ダミー素子109の材料はポリシリコンとしたが、ポリシリコン以外の材料を用いても構わない。例えば、ダミー素子109の材料として、アモルファスシリコン、SiN等の絶縁材料、または、アルミニウム、銅あるいはタングステン等の金属材料を用いることができる。また、ダミー素子109は、素子分離領域105を形成する材料よりも熱膨張係数が大きい材料を用いることが好ましい。これにより、ダミー素子109と素子分離領域105との熱膨張率差を利用して、ウェル領域104に対して所望の圧縮応力を加えることができる。また、本実施の形態において、ダミー素子109と画素トランジスタのゲート電極とは互いに独立して分離形成されているが、これに限らない。図7A及び図7Bは、本実施の形態におけるダミー素子の他の二次元の配置例を示す図である。図7A及び図7Bに示すように、ダミー素子の少なくとも1辺がゲート電極例えば、ゲート電極150Gと接続するように構成されていてもよい。すなわち、ダミー素子がゲート電極の一部として構成されていてもよい。例えば、図7Aに示すように、2つのダミー素子109Aのそれぞれをゲート電極150Gに接続させても構わないし、図7Bに示すように、2つのダミー素子109Bのうちのいずれか一方のみを接続させても構わない。なお、図7A及び図7BにおけるB1-B2線は、いずれも図4のB1-B2線に対応するものであり、その断面構造は、図5Bに示す断面構造と同じである。従って、図7A及び図7Bに示す変形例に係る固体撮像素子は、上記の実施の形態と同様の効果を得ることができる。また、ダミー素子109は、ゲート電極の一部としてではなく、信号線の一部として構成してもよい。すなわち、信号線を利用してダミー素子109を形成しても良い。例えば、複数のダミー素子109の少なくとも1つ、あるいは、複数のダミー素子109の中の1つのダミー素子109の少なくとも一部を、信号線の一部に接続するように構成することができる。第2の実施の形態次に、本発明の第2の実施の形態に係る固体撮像素子について、図8及び図9を用いて説明する。図8は、本発明の第2の実施の形態に係る固体撮像素子の平面図である。図9は、図8のA1-A2線における固体撮像素子の断面図である。なお、図8及び図9において、図4、図5A及び図5Bに示す構成要素と同じ構成要素には同じ符号を付しており、その詳しい説明は簡略化または省略化する。本発明の第2の実施の形態に係る固体撮像素子において、受光領域103、ウェル領域104、ゲート電極150G及び素子分離領域105の配置構成は、第1の実施の形態と同じである。本実施の形態が第1の実施の形態と異なる点は、素子分離領域105上のダミー素子209の配置である。図8及び図9に示すように、本実施の形態では、ダミー素子209とゲート電極150Gとがウェル領域104を挟んで対向するように形成されている。また、ダミー素子209は、ゲート絶縁膜106Gを介して素子分離領域105上に形成されており、ゲート電極150Gのゲート幅方向と平行に設けられている。また、本実施の形態において、ダミー素子209は、ウェル領域104の片側ドレイン領域側に配置されている。このように構成される固体撮像素子は、第1の実施の形態と同様に、製造工程における熱処理によって、素子分離領域105及びダミー素子209は熱膨張を起こすが、各々の熱膨張係数の差に応じて応力が発生する。この場合、本実施の形態でも、素子分離領域105の上にダミー素子109が設けられているので、素子分離領域105においてはシリコン基板表面側への熱膨張が抑制され、ウェル領域104に向かって熱膨張することになる。これにより、熱膨張による応力が、ウェル領域104の内部に向かって加えられる。これにより、ウェル領域104に着目したときに、ウェル領域104は素子分離領域105から圧縮の応力を受けて、ウェル領域104の中心に向かう力が働くことになる。この結果、画素トランジスタのウェル領域104に欠陥が生じていたとしても、素子分離領域105からの圧縮の応力によって欠陥の成長を抑制することができる。従って、ウェル領域104は接合破壊には至らず、白キズの原因となるリーク電流を抑制することができる。従って、高画質の画像を得ることができる。なお、本実施の形態においても、第1の実施の形態と同様に、ダミー素子209の材料は任意であり、ゲート電極150Gと同じ材料であるポリシリコン、または、アモルファスシリコン、絶縁材料あるいは金属材料等その他の材料を用いることができる。また、本実施の形態においても、第1の実施の形態と同様に、ダミー素子209の熱膨張係数は、素子分離領域105を構成する材料の熱膨張係数よりも大きいことが好ましい。また、本実施の形態においても、ダミー素子209の少なくとも一部は、信号線の一部として構成されていてもよい。第3の実施の形態次に、本発明の第3の実施の形態に係る固体撮像素子について、図10、図11A及び図11Bを用いて説明する。図10は、本発明の第3の実施の形態に係る固体撮像素子の平面図である。また、図11Aは、図10のA1-A2線における固体撮像素子の断面図であり、図11Bは、図10のB1-B2線における固体撮像素子の断面図である。なお、図10、図11A及び図11Bにおいて、図4、図5A及び図5Bに示す構成要素と同じ構成要素には同じ符号を付しており、その詳しい説明は簡略化または省略化する。本発明の第3の実施の形態に係る固体撮像素子において、受光領域103、ウェル領域104、ゲート電極150G及び素子分離領域105の配置構成は、第1の実施の形態と同じである。本実施の形態が第1の実施の形態と異なる点は、素子分離領域105上のダミー素子309の配置である。図10、図11A及び図11Bに示すように、本実施の形態では、第1の実施の形態のように、2つのダミー素子309が、対向するようにウェル領域104の両側に形成されていることに加えて、第2の実施の形態のように、1つのダミー素子309がゲート電極150Gとウェル領域104を挟んで対向するように形成されている。本実施の形態では、3つのダミー素子309がウェル領域104の3辺に沿って形成されている。すなわち、本実施の形態は、第1の実施の形態におけるダミー素子109と第2の実施の形態におけるダミー素子209とを合わせた構成である。本実施の形態に係る固体撮像素子についても、第1の実施の形態と同様に、製造工程における熱処理によって、素子分離領域105及びダミー素子309は熱膨張を起こすが、各々の熱膨張係数の差に応じて応力が発生する。この場合、本実施の形態でも、素子分離領域105の上にダミー素子309が設けられているので、素子分離領域105においてはシリコン基板表面側への膨張が抑制され、ウェル領域104に向かって熱膨張することになる。これにより、熱膨張による応力が、ウェル領域104の内部に向かって加えられる。また、本実施の形態では、3つのダミー素子309が3方向からウェル領域104を挟むように形成されているので、ウェル領域104に着目したときに、ウェル領域104は3方向の素子分離領域105からの圧縮応力を受けて、ウェル領域104の中心に向かう力が働くことになる。従って、本実施の形態において、ウェル領域104は、第1の実施の形態及び第2の実施の形態よりも大きな圧縮応力を受けることになる。この結果、画素トランジスタのウェル領域104に欠陥が生じていたとしても、素子分離領域105による3方向からの圧縮応力によって、第1の実施の形態及び第2の実施の形態に比べて、一層欠陥の成長を抑制することができる。これにより、ウェル領域104が接合破壊に至ることがほとんど発生せず、白キズの原因となるリーク電流を防止することができる。従って、さらに高画質の画像を得ることができる。なお、本実施の形態においても、第1の実施の形態と同様に、ダミー素子309の材料は任意であり、ゲート電極150Gと同じ材料であるポリシリコン、または、アモルファスシリコン、絶縁材料あるいは金属材料等その他の材料を用いることができる。また、本実施の形態においても、第1の実施の形態と同様に、ダミー素子309の熱膨張係数は、素子分離領域105を構成する材料の熱膨張係数よりも大きいことが好ましい。また、本実施の形態において、ダミー素子309とゲート電極150Gとは互いに独立して分離形成されているが、これに限らない。図12A、図12B及び図12Cは、本実施の形態におけるダミー素子の他の二次元の配置例を示す図である。図12A~図12Cに示すように、ダミー素子の少なくとも1辺がゲート電極例えば、ゲート電極150Gと接続するように形成してもよく、また、ダミー素子の一部同士を接続するように形成してもよい。例えば、図12Aに示すように、図10に示した3つのダミー素子309をお互いに接続して、コの字状の1つのダミー素子309Aとしても構わない。また、図12Bに示すように、図10に示した3つのダミー素子309のうち2つのダミー素子309を互いに接続して1つのダミー素子309Bとするとともに、残りの1つはゲート電極150Gに接続されたダミー素子309Bとして構成することもできる。また、図12Cに示すように、図10に示した3つのダミー素子309のうちの1つのみをゲート電極150に接続させたダミー素子309Cとしても構わない。なお、図12A、図12B及び図12CにおけるA1-A2線及びB1-B2線は、いずれも図10のA1-A2線及びB1-B2線に対応するものであり、その断面構造は、図11A及び図11Bに示す断面構造と同じである。従って、図12A~図12Cに示す変形例に係る固体撮像素子は、第3の実施の形態と同様の効果を得ることができる。また、図示しないが、ウェル領域104の3辺だけではなく4辺全部に、あるいは、ウェル領域104の周囲を隙間なく覆うように、ダミー素子を設けても構わない。これにより、ウェル領域104はさらに圧縮応力を受けるので、ウェル領域104における欠陥の成長をさらに抑制することができ、白キズの原因となるリーク電流の発生を防止することができる。また、本実施の形態においても、複数のダミー素子309の少なくとも1つ、あるいは、複数のダミー素子309の中の1つのダミー素子309の少なくとも一部を、信号線の一部に接続するように構成しても良い。以上、本発明に係る固体撮像素子について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。例えば、上記の各実施の形態では、第1導電型をN型とし、第2導電型をP型としたが、第1導電型をP型とし、第2導電型をN型としても構わない。また、上記の各実施の形態では、N型の半導体基板101の内部にPウェル102を形成して、Pウェル102の内部に、受光領域103、ウェル領域104及び素子分離領域105を形成したが、これに限らない。例えば、半導体基板101にPウェル102を形成するのではなく、半導体基板101としてP型の半導体基板を用いて、このP型の半導体基板101に、受光領域103、ウェル領域104及び素子分離領域105を形成してもよい。その他、本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を上記の実施の形態に施したもの、あるいは異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。