第1導電型の半導体層の主面に、第2導電型のベース領域、当該ベース領域に形成された第1導電型のエミッタ領域、及び当該エミッタ領域に隣接した絶縁ゲートをそれぞれ設け、前記半導体層の他主面側に、第2導電型のコレクタ層を設けた絶縁ゲートバイポーラトランジスタの検査方法において、前記絶縁ゲートにゲート電圧を印加したときの電子電流と、前記コレクタ層から前記半導体層に注入されるホールによるホール電流とを測定し、前記電子電流に前記ホール電流を加えたコレクタ電流に対する前記ホール電流の比と、飽和電圧特性及び/又はターンオフ特性との相関に基づいて、飽和電圧特性及び/又はターンオフ特性の良否を検査することを特徴とする絶縁ゲートバイポーラトランジスタの検査方法。第1導電型の半導体ウエハの主面に、第2導電型のベース領域、当該ベース領域に形成された第1導電型のエミッタ領域、及び当該エミッタ領域に隣接した絶縁ゲートをそれぞれ設け、前記半導体ウエハの他主面側に、不純物を拡散して第2導電型のコレクタ層を設ける絶縁ゲートバイポーラトランジスタの製造方法において、前記絶縁ゲートにゲート電圧を印加したときの電子電流と、前記コレクタ層から前記半導体ウエハに注入されるホールによるホール電流とを測定し、前記電子電流に前記ホール電流を加えたコレクタ電流に対する前記ホール電流の比と、飽和電圧特性及び/又はターンオフ特性との相関に基づいて、飽和電圧特性及び/又はターンオフ特性の良否を検査し、前記検査の結果が否の場合には前記コレクタ層のキャリア数を調整することを特徴とする絶縁ゲートバイポーラトランジスタの製造方法。第1導電型の半導体層の主面に、第2導電型のベース領域、当該ベース領域に形成された第1導電型のエミッタ領域、及び当該エミッタ領域に隣接した絶縁ゲートをそれぞれ設け、前記半導体層の他主面側に、第2導電型のコレクタ層を設けた絶縁ゲートバイポーラトランジスタと、前記絶縁ゲートにゲート電圧を印加したときに前記エミッタ領域に流れる電子電流を検出するための電子電流プローブ用電極、及び前記ベース領域であって前記エミッタ領域の外に流れるホール電流を検出するためのホール電流プローブ用電極とを備えることを特徴とするテスト回路。ところで、IGBTは、大電力で使用されるパワートランジスタであることから、上記飽和電圧特性、及びターンオフ損失特性の性能検査も大電流を通電して行う必要がある。したがって、従来、これらの性能検査は、IGBTのコレクタ及びエミッタのそれぞれに、大電流を通電するためコレクタ電極、及びエミッタ電極を形成し、パワーモジュール実装した状態で行われている。しかしながら、性能検査がパワーモジュール実装した後に行われるため、飽和電圧特性、及びターンオフ損失特性不良が発見されても、これらの特性に影響を与えるPコレクタ層のキャリア濃度を調整することはできず、そのまま廃棄するしかなかった。この結果、IGBTの製造コスト、パワーモジュールの部材及び実装コストが無駄になっていた。本発明は、上述した事情に鑑みてなされたものであり、大電流を流さなくとも飽和電圧特性、及びターンオフ損失特性を検査できる絶縁ゲートバイポーラトランジスタの検査方法、製造方法、及びテスト回路を提供することを目的とする。上記目的を達成するために、本発明は、第1導電型の半導体層の主面に、第2導電型のベース領域、当該ベース領域に形成された第1導電型のエミッタ領域、及び当該エミッタ領域に隣接した絶縁ゲートをそれぞれ設け、前記半導体層の他主面側に、第2導電型のコレクタ層を設けた絶縁ゲートバイポーラトランジスタの性能検査方法において、前記絶縁ゲートにゲート電圧を印加したときの電子電流と、前記コレクタ層から前記半導体層に注入されるキャリアによるホール電流とを測定し、前記電子電流に前記ホール電流を加えたコレクタ電流に対する前記ホール電流の比と、飽和電圧特性及び/又はターンオフ特性との相関に基づいて、飽和電圧特性及び/又はターンオフ特性の良否を検査することを特徴とする。本発明によれば、絶縁ゲートにゲート電圧を印加したときの電子電流と、コレクタ層から半導体層に注入されるキャリアによるホール電流とを測定し、電子電流にホール電流を加えたコレクタ電流に対するホール電流の比と、飽和電圧特性及び/又はターンオフ特性との相関に基づいて、飽和電圧特性及び/又はターンオフ特性の良否を検査するため、大電流を実際に流さなくとも飽和電圧特性及び/又はターンオフ特性の良否を検査できる。これにより、大電流を流すためのパワーモジュール等を実装する前の未実装の状態で飽和電圧特性及び/又はターンオフ特性の良否を検査できる。また上記目的を達成するために、本発明は、第1導電型の半導体ウエハの主面に、第2導電型のベース領域、当該ベース領域に形成された第1導電型のエミッタ領域、及び当該エミッタ領域に隣接した絶縁ゲートをそれぞれ設け、前記半導体ウエハの他主面側に、不純物を拡散して第2導電型のコレクタ層を設ける絶縁ゲートバイポーラトランジスタの製造方法において、前記絶縁ゲートにゲート電圧を印加したときの電子電流と、前記コレクタ層から前記半導体ウエハに注入されるキャリアによるホール電流とを測定し、前記電子電流に前記ホール電流を加えたコレクタ電流に対する前記ホール電流の比と、飽和電圧特性及び/又はターンオフ特性との相関に基づいて、飽和電圧特性及び/又はターンオフ特性の良否を検査し、前記検査の結果が否の場合には前記コレクタ層のキャリア数を調整することを特徴とする。本発明によれば、絶縁ゲートにゲート電圧を印加したときの電子電流と、コレクタ層から半導体ウエハに注入されるキャリアによるホール電流とを測定し、電子電流にホール電流を加えたコレクタ電流に対するホール電流の比と、飽和電圧特性及び/又はターンオフ特性との相関に基づいて、飽和電圧特性及び/又はターンオフ特性の良否を検査するため、大電流を実際に流さなくとも飽和電圧特性及び/又はターンオフ特性の良否を検査できる。また、検査の結果が否の場合には、コレクタ層のキャリア数を調整することで、絶縁ゲートバイポーラトランジスタの製造工程の中で、性能検査と、結果に応じた調整とを行うことができ、歩留まりを向上させることができる。また上記目的を達成するために、本発明は、第1導電型の半導体層の主面に、第2導電型のベース領域、当該ベース領域に形成された第1導電型のエミッタ領域、及び当該エミッタ領域に隣接した絶縁ゲートをそれぞれ設け、前記半導体層の他主面側に、第2導電型のコレクタ層を設けた絶縁ゲートバイポーラトランジスタと、前記絶縁ゲートにゲート電圧を印加したときに前記エミッタ領域に流れる電子電流を検出するための電子電流プローブ用電極、及び前記ベース領域であって前記エミッタ領域の外に流れるホール電流を検出するためのホール電流プローブ用電極とを備えることを特徴とするテスト回路を提供する。本発明によれば、絶縁ゲートにゲート電圧を印加して、電子電流プローブ用電極から電子電流を検出し、ホール電流プローブ用電極からホール電流を検出することで、前記電子電流に前記ホール電流を加えたコレクタ電流に対するホール電流の比と、飽和電圧特性及び/又はターンオフ特性との相関に基づいて、飽和電圧特性及び/又はターンオフ特性の良否を検査することができる。本発明によれば、絶縁ゲートにゲート電圧を印加したときの電子電流と、コレクタ層から半導体層に注入されるキャリアによるホール電流とを測定し、電子電流にホール電流を加えたコレクタ電流に対するホール電流の比と、飽和電圧特性及び/又はターンオフ特性との相関に基づいて、飽和電圧特性及び/又はターンオフ特性の良否を検査するため、大電流を実際に流さなくとも飽和電圧特性及び/又はターンオフ特性の良否を検査できる。これにより大電流を流すためのパワーモジュール等を実装する前の未実装の状態で飽和電圧特性及び/又はターンオフ特性の良否を検査できる。また、検査の結果が否の場合には前記コレクタ層のキャリア数を調整することで、絶縁ゲートバイポーラトランジスタの製造工程の中で、性能検査と、結果に応じた調整とを行うことができ、歩留まりを向上させることができる。また絶縁ゲートバイポーラトランジスタと、絶縁ゲートにゲート電圧を印加したときにエミッタ領域に流れる電子電流を検出するための電子電流プローブ用電極、及びベース領域であってエミッタ領域の外に流れるホール電流を検出するためのホール電流プローブ用電極とを備えるテスト回路を構成することで、絶縁ゲートにゲート電圧を印加して、電子電流プローブ用電極から電子電流を検出し、ホール電流プローブ用電極からホール電流を検出して、電子電流にホール電流を加えたコレクタ電流に対するホール電流の比と、飽和電圧特性及び/又はターンオフ特性との相関に基づいて、飽和電圧特性及び/又はターンオフ特性の良否を検査することができる。以下、図面を参照して本発明の実施形態について説明する。図1はパワー半導体装置1の構造を模式的に示す一部切断斜視図である。パワー半導体装置1は、本実施形態の性能検査の対象となるIGBT2と、性能検査後のIGBT2に実装されたエミッタ電極21、及びコレクタ電極22を有している。IGBT2は、第1導電型の半導体基板としてのn型のN-層10の主面10A側に、第2導電型のベース領域としてのp型のP-ベース領域11が選択的にストライプ状に形成され、このP-ベース領域11の領域内に第1導電型であるn型のNエミッタ領域12がP-ベース領域11のストライプ方向と同一方向に延ばして選択的に形成され、このNエミッタ領域12に隣接して絶縁層13を介してゲート14を設けた絶縁ゲート15が形成され、また、N-層10の他主面10B側に、第2導電型のコレクタ層としてのp型のPコレクタ層16が形成されて構成されている。かかる構成により、Pコレクタ層16、N-層10及びP-ベース領域11は、寄生サイリスタを構成する1つのPNP形BJTとなる。IGBT2の絶縁層13には、Nエミッタ領域12を露出させるコンタクト開口18がNエミッタ領域12と平行してストライプ状に延びて設けられている。上記エミッタ電極21は、IGBT2の主面10A側を覆うように設けられ、コンタクト開口18を通じてNエミッタ領域12とコンタクトする。また、上記コレクタ電極22は、Pコレクタ層16を覆うようにN-層10半導体基板の他主面10Bの側裏面側に設けられている。なお、図1には、エミッタ電極21で覆われたコンタクト開口18が露出するように切断した状態を示している。図1において、コンタクト開口18の両側に、それぞれ1個のIGBT2のセルが形成され、このセルの多数の集合により、半導体チップたるIGBT2が構成される。かかるIGBT2の製造時には、図2に示すように、半導体基板上記N-層10に相当たるシリコンウエハ30に多数個のIGBT2が同時に形成される。また、IGBT2の製造時には、シリコンウエハ30に、IGBT2の性能検査のためのテスト回路であるTEG40がIGBT2ごとに併設される。TEG40は、後述するαPNPを測定するための回路パターンであり、その構成については、性能検査の説明と併せて後述する。ところで、IGBTは、Pコレクタ層16の厚みに応じて従来型と薄層型とに分類され、従前型のIGBTではPコレクタ層16が約200μmの厚みであるのに対し、薄層型のIGBTではPコレクタ層16が約0.5μmの厚みとなり非常に薄くなる。これら従来型と薄層型のIGBTは、製造工程においても違いがあり、従来型のIGBTでは、Pコレクタ層が裏面に形成されたサブウエハ厚み200μm以上の表面にN-ベース層、或いはN層及びN-ベース層をエピタキシャル成長させて、Pコレクタ層及びN-ベース層を備えるウエハを形成する。これに対して、薄層型のIGBTでは、N-のウエハ厚み400μm以上の裏面にイオン注入し熱処理することでPコレクタ層及びN-ベース層を備えるウエハを形成する。本実施形態では、性能検査の結果に応じてPコレクタ層16のキャリア濃度を容易に調整できることから、IGBT2として薄層型のIGBTを用いることとしている。図3は、薄型のIGBT2を含むパワー半導体装置1の製造工程を示す図である。先ず、IGBT2の製造においては、上記シリコンウエハ30として、第1導電型であるn型のシリコンウエハ30が用いられる。そして、シリコンウエハ30の主面表面側に、図1に示したP-ベース領域11、Nエミッタ領域12、絶縁ゲート15、エミッタ電極21などの表面構造を形成するステップS1。次いで、シリコンウエハ30の裏面側を研削バックグラインドし、シリコンウエハ30の厚さを薄くするステップS2。一例を挙げると、厚み400μm以上のシリコンウエハ30を約100μm程度まで研削する。そして、研削によって生じたひずみなどのダメージが生じた層を除去するため、シリコンウエハ30の裏面側をエッチングにより除去するステップS3。次いで、エッチングが完了し清浄なシリコンウエハ30の裏面側に、Pコレクタ層16を形成するステップS4。Pコレクタ層16の形成は、例えばシリコンウエハ30の裏面側にイオンを所定濃度で拡散注入した後ステップS4A、活性化のためのレーザアニールによる熱処理ステップS4Bにより行われる。そして、シリコンウエハ30のTEG40に対し、性能検査を行いステップS5、良品判定が行われるステップS6。この性能検査にあっては、コレクタ電極22を設けない状態で飽和電圧特性、及びターンオフ損失特性について検査されるが、詳細については後述する。性能検査の結果、良品である場合にはステップS6:Yes、シリコンウエハ30の裏面すなわち、Pコレクタ層16の表面に、例えば金属を蒸着またはスパッタにて積層してコレクタ電極22を形成するステップS7。そして、シリコンウエハ30をチップダイシングすることで各IGBT2を切り離しステップS8、それぞれのIGBT2をトレーにマウントし、ワイヤ等をボンディングすることでパワー半導体装置1を製造する。一方、性能検査の結果、良品でない場合にはステップS6:No、飽和電圧特性、及びターンオフ損失特性はPコレクタ層16のキャリア濃度に依存することから、Pコレクタ層16へのイオン注入ステップS4A、及び熱処理ステップS4Bを行うことで、Pコレクタ層16のキャリア濃度を増やして、飽和電圧特性、及びターンオフ損失特性を調整した後、再度、ステップS5にて性能検査が行われることとなる。飽和電圧特性、及びターンオフ損失特性とPコレクタ層16のキャリア濃度の関係について詳述する。飽和電圧Vcesatは、オンしたときのドリフト層たるN-層10のドリフト電圧VNdriftに比例し、このドリフト電圧VNdriftは、次式1により表される。ただし、式1において、Dは拡散定数、τはライフタイム、Jcは電流密度、WNはオン状態のPN接合P-ベース領域11とN-層10との接合部の空乏層幅、qは電子の電荷量、p0はPコレクタ層16からN-層10への注入ホール数、μnは電子移動度、μpはホール移動度、f1τ、f2τはそれぞれライフタイムの多項式である。式1によれば、ドリフト電圧VNdriftが注入ホール数p0に反比例することが分かる。したがって、図4に示すように、注入ホール数p0が多くなるほど、飽和電圧Vcesatも小さくなり、さらに注入ホール数p0が測定されれば、飽和電圧Vcesatが導出或いは予測できることになる。注入ホール数p0は、Pコレクタ層16のキャリア数に比例することから、飽和電圧特性はPコレクタ層16のキャリア濃度に依存することが分かる。すなわち飽和電圧特性が悪い場合には、Pコレクタ層16のキャリア濃度を高めてキャリア数を増やすことで改善できる。一方、ターンオフ損失Eoffについて説明すると、図5に示すように、ターンオフ時には、時間経過と共に減衰するターンオフ電流Ioffが流れ、これに伴いコレクタ-エミッタ間電圧Vceが生じる。ターンオフ損失Eoffは、ターンオフ電流Ioffと、コレクタ-エミッタ間電圧Vceとの積を、ターンオフ期間ターンオフからターンオフ電流Ioffがゼロになるまでで時間積分することで求められ、更にターンオフ電流Ioffは、次式2により表される。ただし、τ’はPコレクタ層16からホールが引き抜かれる時定数、Iaoffはターンオフ電流Ioffの初期値である。ターンオフ電流の初期値Iaoffは、次式3により表される。ただし、Aは定数、αPNPはホール電流/コレクタ電流である。なお、ホール電流はPコレクタ層16からN-層10に注入されるキャリアであるホールによる電流であって、N-層10からPコレクタ層16に移動するキャリアである電子による電子電流と等しく、これらホール電流及び電子電流の和がコレクタ電流となる。これら式2、3によれば、ターンオフ電流Ioffが注入ホール数p0に比例することが分かる。したがって、図6に示すように、注入ホール数p0が多くなるほど、ターンオフ損失Eoffも増加し、また注入ホール数p0が測定されれば、ターンオフ損失Eoffが導出或いは予測できることになる。上述の通り、注入ホール数p0は、Pコレクタ層16のキャリア数に比例することから、ターンオフ損失特性はPコレクタ層16のキャリア濃度に依存することが分かり、ターンオフ損失特性が悪い場合には、Pコレクタ層16を削る等して体積を減らしてキャリア数を減らすことで改善できる。以上のように、飽和電圧Vcesat、及びターンオフ損失Eoffは、注入ホール数p0が測定されれば導出或いは予測されることが分かる。この注入ホール数p0は、コレクタ電流Icに対するホール電流Ihの割合を示すαPNPとして間接的に求めることができることから、このαPNPを測定することで、IGBT2に大電流を実際に流さなくとも、これらの性能検査を実施できる。すなわち、飽和電圧Vcesat、及びターンオフ損失Eoffは、互いにトレードオフの関係にあることから、これらとαPNPとの関係は、図7に示すようになる。したがって、飽和電圧Vcesat、及びターンオフ損失Eoffがそれぞれ良品領域に入るαPNPの範囲以下、良品判定範囲Kと言うが一意に求められることから、この良品判定範囲Kを予め実験等により求めておき、IGBT2の性能検査においては、前掲図3に示すように、αPNPを測定しステップS5A、良品判定範囲Kに入っているか否かを判定することでステップS6、IGBT2の良品が判定できる。そして、判定の結果、αPNPが良品判定範囲Kから小さい方に外れている場合、すなわち飽和電圧特性が悪い場合には、図3のステップS4に処理を戻し、Pコレクタ層16に更にイオン注入及び熱処理してキャリア数を高めることでαPNPが良品判定範囲Kに収まるように調整することとなる。なお、αPNPが良品判定範囲Kから大きい方に外れている場合には、すなわちターンオフ損失特性が悪い場合には、Pコレクタ層16の厚みをエッチング等により減らすことでキャリア数を減らし、αPNPが良品判定範囲Kに収まるように調整できる。図8は、性能検査のテストパターンたるTEG40の構造を模式的に示す図である。性能検査時のαPNPの測定は、シリコンウエハ30に設けられたTEG40に対して行われる。TEG40は、図8に示すように、IGBT2と同一構造を備える。ただし、αPNPの測定時には、電子電流Ieとホール電流Ihとを計測することから、P-ベース領域11の表面には、エミッタ電極21に代えて、電子電流プローブ用電極41と、ホール電流プローブ用電極42とがそれぞれ設けられている。電子電流プローブ用電極41は、ゲート電圧Vgを印加したときの電子電流Ieを検出するための電極であって、Nエミッタ領域12の直上に設けられている。また、ホール電流プローブ用電極42は、ゲート電圧Vgを印加したときのホール電流を検出するための電極であって、P-ベース領域11のうちNエミッタ領域12の外に設けられている。ただしホール電流プローブ用電極42の直下には、濃度が高いP半導体層43が形成されている。このP半導体層43では、ホールのキャリア密度が高いため、フェルミ準位が価電子帯に近づくことでホールが流れやすく、ホール電流プローブ用電極42でホール電流Ihが検出できる。そして、性能検査時図3のステップS5のαPNPの測定では、これら電子電流プローブ用電極41と、ホール電流プローブ用電極42とのそれぞれに電流プローブ50、51を接触させ、また、シリコンウエハ30の裏面のPコレクタ層16に所定電圧のコレクタ電圧Vcを印加するためのコレクタ電圧印加用プローブ52を接触させる。そして所定ボルトのゲート電圧Vgを印加した状態で、コレクタ電圧Vcを例えば0~10の間で段階的に変化させ、TEG40にエミッタ電流を生じさせる。このとき、Pコレクタ層16の表面にはコレクタ電極22が形成されていないが、既にイオン注入及び熱処理が施されているため、小電流でも十分オーミックコンタクトができる。エミッタ電流は、上記電子電流プローブ用電極41とホール電流プローブ用電極42とにより、電子電流Ieとホール電流Ihとに分けて検出され、電子電流Ieとホール電流Ihとを加算して求められるコレクタ電流Icとホール電流Ihの比に基づいて、αPNP=ホール電流Ih/コレクタ電流Icにより、コレクタ電圧VcごとにαPNPを算出する。かかるαPNPの算出は、ゲート電圧Vgを例えば7~17ボルトの間で段階的に変えて行われる。そして、それぞれでのαPNPの平均値、或いは全てのαPNPが良品判定範囲Kに含まれるか否かに基づいて、良品判定が行われることとなる。このように、本実施形態によれば、コレクタ電流Icに対するホール電流Ihの比であるαPNPと、飽和電圧特性及びターンオフ特性との相関に基づいて、飽和電圧特性及びターンオフ特性の良否を検査するため、IGBT2に大電流を実際に流さなくとも飽和電圧特性及びターンオフ特性の良否を検査できる。これによりIGBT2に大電流を流すためのパワーモジュール等を実装する前の未実装の状態で飽和電圧特性及びターンオフ特性の良否を検査でき、検査不良であったときのパワーモジュール実装分が無駄になることがない。特に本実施形態によれば、性能検査の結果が否の場合には、Pコレクタ層16のキャリア数をイオン注入や削るなどして調整することで、IGBT2の製造工程の中で、性能検査と、その検査結果に応じた調整とを行うこととしたため、不良品を良品にすることが可能となり、歩留まりを向上させることができる。また本実施形態によれば、IGBT2の製造時には、シリコンウエハ30に、IGBT2とともに、当該IGBT2の構造と、電子電流プローブ用電極41、及びホール電流プローブ用電極42とを備えるテスト回路としてのTEG40を構成した。これにより、TEG40の絶縁ゲート15にゲート電圧Vgを印加して、電子電流プローブ用電極41から電子電流Ieを検出し、ホール電流プローブ用電極42からホール電流Ihを検出して、電子電流Ieにホール電流Ihを加えたコレクタ電流Icに対するホール電流Ihの比たるαPNP、飽和電圧特性及びターンオフ特性との相関に基づいて、飽和電圧特性及びターンオフ特性の良否を検査することができる。なお、上述した実施形態は、あくまでも本発明の一態様を例示するものであり、本発明の趣旨を逸脱しない範囲で任意に変形及び応用が可能である。例えば、上述した実施形態では、薄層型のIGBT2について、飽和電圧特性、及びターンオフ損失特性を検査する場合を説明したが、同様にして、従前型のIGBT2についても飽和電圧特性、及びターンオフ損失特性を検査することができる。また例えば、上述した実施形態では、IGBT2の構成として、第1導電型のn型、第2導電型をp型として説明したが、これに限らず、第1導電型をp型、第2導電型をn型としても良い。また例えば、上述した実施形態では、ノンパンチスルー型NPTのIGBTとして説明したが、これに限らず、パンチスルー型PTでも本発明を適用可能である。