"スペースを介して対向配置され少なくとも一方が光透過性を有する一対の基板と、前記一対の基板のうち一方の基板の基板面に形成された複数の画素電極と、前記一対の基板のうち他方の基板の基板面に前記複数の画素電極に対向して形成された1つ又は複数の共通電極と、前記一対の基板間に封入された色及び極性が異なる2種類の帯電粒子を分散させてなる液状体と、前記画素電極と共通電極との間に前記帯電粒子を移動させる電位差を発生させる書込みパルスを生成する駆動制御回路と、を備え、前記駆動制御回路は、前記画素電極及び前記共通電極に書込みパルスを印加した後、当該画素電極と当該共通電極との間を、前記1つの共通電極又は複数の共通電極に対して共通に設けられた抵抗を介して接続することを特徴とする電気泳動表示装置。前記抵抗の抵抗値は、前記液状体の抵抗値の0.5倍から10倍であることを特徴とする請求項1記載の電気泳動表示装置。前記駆動制御回路は、前記画素電極及び前記共通電極に対して異なる電圧レベルの駆動パルスを供給するコントローラと、前記画素電極毎に設けられた第1の駆動回路と、前記共通電極に対して設けられた第2の駆動回路と、前記共通電極に対して設けられた前記抵抗と、を備え、書き込み時には、前記第1の駆動回路を介して前記画素電極を第1の電圧レベルの第1の電圧源に接続すると共に前記第2の駆動回路を介して第1の電圧レベルと異なる第2の電圧レベルの第2の電圧源に接続し、書き込み後には、前記第1及び第2の駆動回路が前記抵抗を介して前記各画素電極及び前記共通電極を同一電圧源に接続することを特徴とする請求項1記載の電気泳動表示装置。前記第1の駆動回路は、ゲートが前記コントローラの駆動パルスを出力する第1端子に接続され、ドレインが対応する画素電極に接続され、一方のソースが第1の電圧源に接続され、他方のソースが第2の電圧源に接続された第1のCMOS回路を有し、前記第2の駆動回路は、ゲートが前記コントローラの駆動パルスを出力する第2端子に接続され、ドレインが対応する共通電極に接続され、一方のソースが第1の電圧源に接続され、他方のソースが第2の電圧源に接続された第2のCMOS回路と、一方の端部が、一端を前記共通電極に接続された抵抗の他端に接続され、他方の端部が前記第1又は第2の電圧源に接続され、オン/オフ用の制御端子が前記コントローラに接続された第2のスイッチと、を有することを特徴とする請求項3記載の電気泳動表示装置。スペースを介して対向配置され少なくとも一方が光透過性を有する一対の基板と、前記一対の基板のうち一方の基板の基板面に形成された複数の画素電極と、前記一対の基板のうち他方の基板の基板面に前記複数の画素電極に対向して形成された1つ又は複数の共通電極と、前記一対の基板間に封入された色及び極性が異なる2種類の帯電粒子を分散させてなる液状体と、前記画素電極と共通電極との間に前記帯電粒子を移動させる電位差を発生させる書込みパルスを生成する駆動制御回路とを備えた電気泳動表示装置の駆動方法において、前記画素電極及び前記共通電極に書込みパルスを印加した後、当該画素電極と当該共通電極との間を、前記1つの共通電極又は複数の共通電極に対して共通に設けられた抵抗を介して接続することを特徴とする電気泳動表示装置の駆動方法。しかしながら、特許文献2記載の技術は、絶縁被膜を有する場合のみキックバック現象を防止できるが、絶縁被膜が無い場合に発生するキックバック現象を防止することができない問題がある。一方、特許文献3記載の技術は、キックバック現象を防止するために、書込み後に画素電極及び共通電極を短絡させずに画素電極と共通電極との間の電位差を維持するので、帯電粒子同士が結合する凝集が発生して表示品質が低下する問題がある。本発明は、このような問題点に鑑みてなされたものであり、キックバック現象の発生を極力抑えてコントラストの低下を抑えると共に帯電粒子の凝集を極力抑えて表示品質の低下を抑えることが可能な電気泳動表示装置及びその駆動方法を提供することを目的とする。本発明の電気泳動表示装置は、スペースを介して対向配置され少なくとも一方が光透過性を有する一対の基板と、前記一対の基板のうち一方の基板の基板面に形成された複数の画素電極と、前記一対の基板のうち他方の基板の基板面に前記複数の画素電極に対向して形成された1つ又は複数の共通電極と、前記一対の基板間に封入された色及び極性が異なる2種類の帯電粒子を分散させてなる液状体と、前記画素電極と共通電極との間に前記帯電粒子を移動させる電位差を発生させる書込みパルスを生成する駆動制御回路と、を備え、前記駆動制御回路は、前記画素電極及び前記共通電極に書込みパルスを印加した後、当該画素電極と当該共通電極との間を、前記1つの共通電極又は複数の共通電極に対して共通に設けられた抵抗を介して接続することを特徴とする。この構成によれば、書込みパルスの印加後に、画素電極と共通電極との間を、抵抗を介して接続するので、キックバック現象の発生及び帯電粒子の凝集を極力抑えることができ、コントラスト及び表示品質の低下を抑えることができる。上記電気泳動表示装置において、前記抵抗の抵抗値は、前記液状体の抵抗値の0.5倍から10倍であることが好ましい。本発明の電気泳動表示装置の駆動方法は、スペースを介して対向配置され少なくとも一方が光透過性を有する一対の基板と、前記一対の基板のうち一方の基板の基板面に形成された複数の画素電極と、前記一対の基板のうち他方の基板の基板面に前記複数の画素電極に対向して形成された1つ又は複数の共通電極と、前記一対の基板間に封入された色及び極性が異なる2種類の帯電粒子を分散させてなる液状体と、前記画素電極と共通電極との間に前記帯電粒子を移動させる電位差を発生させる書込みパルスを生成する駆動制御回路とを備えた電気泳動表示装置の駆動方法において、前記駆動制御回路は、前記画素電極及び前記共通電極に書込みパルスを印加した後、当該画素電極と当該共通電極との間を、前記1つの共通電極又は複数の共通電極に対して共通に設けられた抵抗を介して接続することを特徴とする。本発明によれば、キックバック現象の発生を極力抑えてコントラストの低下を抑えると共に帯電粒子の凝集を極力抑えて表示品質の低下を抑えることができる。以下、本発明の実施の形態について添付図面を参照して詳細に説明する。第1の実施形態図1は、本発明の第1の実施形態に係る電気泳動表示装置の全体構成を示す模式図である。図1に示す電気泳動表示装置100は、表示部2と、表示部2を駆動する駆動回路300と、装置全体の動作を制御するコントローラ4とを備えている。駆動回路300及びコントローラ4により駆動制御手段が構成される。表示部2は、画素5を構成している。表示部2は、不図示のスペーサを介して対向配置された素子基板6及び対向基板7と、基板6,7間に封入された電気泳動素子8とを備える。以下では、対向基板7側に画像を表示することを前提として説明する。素子基板6は、例えばガラスやプラスチックからなる基板である。素子基板6は、特に光透過性の高いものである必要はないが、対向基板7と共に光透過性の高い材料を用いることもできる。本実施の形態では、素子基板6及び対向基板7が光透過性の基板で構成されている。なお、特に表示装置として可撓性が求められる場合には、フィルム状又はシート状の樹脂基板を用いてもよい。素子基板6上には、データ線X等が作り込まれた積層構造が形成されている。この積層構造の上層側に複数の画素電極9が設けられている。本実施の形態のように、画素電極9側を表示面としない場合には、画素電極9には、アルミニウムや銅等の導電材料が使用可能である。対向基板7は、例えばガラスやプラスチック等からなる光透過性の基板であり、ポリエチレンテレフタレートPET、ポリエーテルスルホンPES、ポリカーボネイトPC等を用いることができる。対向基板7における素子基板6との対向面上には、共通電極10が複数の画素電極9と対向して形成されている。共通電極10は、例えば、マグネシウム銀MgAg、インジウムスズ酸化物ITO、インジウム亜鉛酸化物IZO等の透明導電材料から形成されている。電気泳動素子8には、正に帯電した黒色粒子11、および負に帯電した白色粒子12と、これら電気泳動粒子黒色粒子11及び白色粒子12を分散させる分散媒13とからなる電気泳動表示用液14が封入されている。電気泳動表示用液14の組成例としては、黒色粒子11にカーボンブラック内包アクリルコポリマー微粒子、白色粒子12に有機チタネート処理二酸化チタン粒子、分散媒13にノルマルパラフィンをベースにした分散剤と電荷制御剤が挙げられる。対向基板7と素子基板6との間には、基板間の間隙を規定値に保つためのスペーサ図示省略があり、基板の端面には間隙を封止するための封止材が設けられている。それぞれの電気泳動素子8では、画素電極9と共通電極10との間に、相対的に共通電極10の電位が高くなるように電圧が印加された場合、正に帯電された黒色粒子11はクーロン力によって画素電極9側に引き寄せられると共に、負に帯電された白色粒子12はクーロン力によって共通電極10側に引き寄せられる。この結果、表示面側即ち、共通電極10側には白色粒子12が集まるので、表示部2の表示面に白色粒子12の色即ち、白が表示されることになる。逆に、画素電極9と共通電極10との間に、相対的に画素電極9の電位が高くなるように電圧が印加された場合には、負に帯電された白色粒子12がクーロン力によって画素電極9側に引き寄せられると共に、正に帯電された黒色粒子11はクーロン力によって共通電極10側に引き寄せられる。この結果、表示面側には黒色粒子11が集まるので、表示部2の表示面に黒色粒子11の色即ち、黒色が表示される。なお、白色粒子12、黒色粒子11に用いる顔料を、例えば赤色、緑色、青色等の顔料に代えることによって、赤色、緑色、青色等を表示することができる。駆動回路300は、コントローラ4から供給されるタイミング信号駆動パルス、クロック等に基づいて表示部2を駆動制御する。駆動回路300は、VFDドライバ又はPDPドライバ等の高耐圧ドライバで構成できる。ただし、FETやバイポーラトランジスタ等のスイッチング素子を使用して駆動回路300を構成することも当然可能であり、例えば、無接点リレーを使用して回路を構成することも可能である。この駆動回路300は、画素電極9を駆動制御する駆動回路300aと、共通電極10を駆動制御する駆動回路300bとを備える。駆動回路300aは画素電極9毎に設けられ、駆動回路300bは1つの共通電極10に対して設けられている。駆動回路300aは、各画素電極9に対応して設けられた複数のCMOS回路15を有する。CMOS回路15は、PチャネルMOSFET以下、PMOSというとNチャネルMOSFET以下、NMOSというという特性の異なる二つの電界効果トランジスタを,相互に特性を補うように接続された構成を有する。各CMOS回路15において、PMOS及びNMOSのゲートは、入力電圧となる駆動パルスが印加されるようにコントローラ4の駆動パルス出力端子に接続され、PMOS及びNMOSのドレインは、対応する画素電極9に接続されている。CMOS回路15を構成している1対のFETのうちPMOSは、ソースが信号線L1を介して電源Vpp例えば、50Vに接続され、NMOSはソースが信号線電位線L2を介して電源Vss例えば、0Vに接続されている。駆動回路300aを構成する複数のCMOS回路15は、対応画素への書込み動作時には、コントローラ4からCMOS回路15PMOS及びNMOSのゲート入力に、駆動回路300bに与えられるパルスと異なるレベルの駆動パルスが与えられる。具体的には、CMOS回路15のゲート入力に、コントローラ4からHレベルの駆動パルスが入力されると、PMOSがオンすると共にNMOSがオフし、PMOSを介して電源Vppが画素電極9に印加される。共通電極10との間で、相対的に画素電極9側の電位が高くなるように制御されるので、表示部2の表示面にはこの黒色粒子11の色が表示される。一方、CMOS回路15のゲート入力に、コントローラ4からLレベルの駆動パルスが入力されると、PMOSがオフすると共にNMOSがオンし、NMOSを介して電源Vssが画素電極9に印加される。後述するように、共通電極10との間で、相対的に画素電極9側の電位が低くなるので、表示部2の表示面にはこの白色粒子12の色が表示される。一方、共通電極10に接続される駆動回路300bは、CMOS回路15、接続用トランジスタ16及び抵抗17を有する。駆動回路300bにおいて、CMOS回路15PMOS及びNMOSのゲート入力は、駆動回路300aとは別に駆動パルスを印加できるようにコントローラ4の別の駆動パルス出力端子に接続されている。CMOS回路15のドレインは、共通電極10に接続されている。また、CMOS回路15において、PMOSのソースは信号線L1を介して電源Vppに接続され、NMOSのソースは信号線L2を介して電源Vssに接続されている。駆動回路300bのCMOS回路15は、書込み動作時には、コントローラ4からCMOS回路15のゲート入力に、駆動回路300aに与えられる駆動パルスと異なるレベルの駆動パルスが与えられる。具体的には、駆動回路300bのCMOS回路15のゲート入力に、コントローラ4からHレベルの駆動パルスが入力されると、PMOSがオンすると共にNMOSがオフし、電源Vppが共通電極10に印加される。後述するように、画素電極9との間で、相対的に共通電極10側の電位が高くなるように制御すれば、表示部2の表示面にはこの白色粒子12の色が表示される。一方、駆動回路300bのCMOS回路15のゲート入力に、コントローラ4からLレベルの駆動パルスが入力されると、NMOSがオンしてPMOSがオフし、電源Vssが共通電極10に印加される。後述するように、画素電極9との間で、相対的に共通電極10側の電位が低くなるように制御すれば、表示部2の表示面にはこの黒色粒子11の色が表示される。駆動回路300bの接続用トランジスタ16のゲートは、CMOS回路15とは別に駆動パルスを印加できるようにコントローラ4の別の駆動パルス出力端子に接続されている。また接続用トランジスタ16は、ドレインが抵抗17を介して共通電極10の入力に接続され、ソースが信号線L2を介して電源Vssに接続されている。この接続用トランジスタ16は、書込み動作後に、コントローラ4からゲート入力に制御信号が与えられ、電源Vssが抵抗17を介して共通電極10に接続されるようにオン動作する。コントローラ4は、クロック信号、駆動パルス等のタイミング信号を、駆動回路300a及び駆動回路300bに供給して各回路の動作を制御する。具体的に、書込み動作時には、コントローラ4は、駆動回路300bの接続用トランジスタ16を開放状態にし、かつ、駆動回路300a及び駆動回路300bのCMOS回路15のゲート入力にレベルの異なる駆動パルスH又はLレベルを与えて、画素電極9及び共通電極10に書込み電圧を印加する。一方、書込み動作後には、コントローラ4は、駆動回路300a及び駆動回路300bのCMOS回路15を開放状態にし、かつ、共通電極10側の駆動回路300bの接続用トランジスタ16のゲート入力に制御信号を与えて、電源Vssが抵抗17を介して共通電極10に接続するようにオン動作させる。すなわち、書込み動作後には、共通電極10と画素電極9とが抵抗17を介して同一の固定電位Vssに接続されるように制御する。ここで、抵抗17の抵抗値は、白反射率、黒反射率、コントラスト及び凝集発生有無の点において、画素5に相当する面積に対応した電気泳動表示用液液状体14の抵抗値の0.5倍から10倍であることが好ましく、特に2倍から6倍であることがより好ましい。次に、図1、図2及び図3を用いて、本実施の形態に係る電気泳動表示装置1の書込み時及び書込み後の動作について説明する。ここでは、比較例として、書込み後に共通電極と画素電極とを同電位にするものと比較して説明する。図2は、本実施の形態に係る電気泳動表示装置の書込み時及び書込み後の表示部の内部模式図である。図3は、比較例に係る電気泳動表示装置の書込み時及び書込み後の表示部の内部模式図である。なお、書込み動作として、表示部2の表示面側に白色粒子を表示させた場合を例に説明する。本実施の形態に係る電気泳動表示装置1では、表示部2への書込み時に、コントローラ4から駆動回路300aのCMOS回路15のゲート入力にHレベルの駆動パルスが与えられ、駆動回路300bのCMOS回路15のゲート入力にLレベルの駆動パルスが与えられる。画素電極側では、Lレベルの駆動パルスを受けた駆動回路300aのCMOS回路15において、PMOSがオフするとともにNMOSがオンし、NMOSを介して電源Vssが画素電極9に印加される。一方、共通電極側では、Hレベルの駆動パルスを受けた駆動回路300bのCMOS回路15において、PMOSがオンするとともにNMOSがオフし、PMOSを介して電源Vppが共通電極10に印加される。このとき、駆動回路300bの接続用トランジスタ16には信号が供給されないため、開放状態ハイインピーダンスHi-I状態となっている図2A。これにより、相対的に共通電極10側の電位が高くなるので、表示部2の表示面にはこの白色粒子12の色が表示される。そして、表示部2への書込みが終わると、駆動回路300a及び駆動回路300bのCMOS回路15が開放状態ハイインピーダンス状態とされ、コントローラ4から駆動回路300bの接続用トランジスタ16のゲート入力に制御信号が与えられてオン状態になる。これにより、電源Vssが接続用トランジスタ16及び抵抗17を介して共通電極10に接続され、電圧Vssが印加されている画素電極9と同電位となる図2B。このように、書込みパルスの印加後に、画素電極9と共通電極10との間を、抵抗17を介して接続するので、キックバック現象の発生及び帯電粒子の凝集を極力抑えることができ、コントラスト及び表示品質の低下を抑えることができる。一方、比較例に係る電気泳動表示装置の場合、図3Aに示す書込み後に、共通電極10及び画素電極9への出力が遮断され、全ての電極が同電位Vssとされる図3B。従って共通電極10及び画素電極9が抵抗を介さずに短絡された状態となって、キックバック現象が発生し、コントラスト等の表示品質の低下が起こることになる。以上のように、本実施の形態によれば、共通電極10及び画素電極9への書込みパルスの印加後に、画素電極9と共通電極10との間を、抵抗17を介して接続するので、キックバック現象の発生及び帯電粒子の凝集を極力抑えることができ、コントラスト及び表示品質の低下を抑えることができる。なお、上記実施形態では、共通電極10に電圧Vppを印加すると共に画素電極9に電圧Vssを印加して書込み動作を行ったが、この書込み電圧印加の前に、共通電極10と画素電極9との電位が交互に反転するシェイキングパルスを印加してもよい。また、書込み電圧は、連続印加又は間欠印加してもよい。また、上記実施形態では、表示部2の表示面側に白色を全面表示する場合を例に説明したが、一部の画素電極9のみを黒色表示する場合には、当該画素電極9に電圧Vppを印加し、その他の画素電極9及び共通電極10に電圧Vssを印加すればよい。次に、本発明を適用した電気泳動表示装置1の実施例を説明する。図4及び図5は、書込み電圧印加後の白反射率、黒反射率及びコントラスト結果を示す図である。図4は、抵抗17の抵抗値を変化させたときの白反射率、黒反射率及びコントラストと共に、画面切り替えの繰り返しによる帯電粒子の凝集発生の有無及び総合判定結果を示している。図5は、電極間電位差60V電極間電位差50Vによる標準値が対比されているで画素駆動した後に、電極間を短絡、開放、抵抗接続した場合の反射率及びコントラストを示している。本実施例では、45mm×52mmの電気泳動表示装置1を用い、素子基板6及び対向基板7にPETを用い、画素電極9及び共通電極10にITOを用いた。ここで、画素電極9は1画素のみとしている。また、画素電極9と共通電極10との間隙は40μmとし、電気泳動粒子は白色及び黒色とした。電気泳動表示液14の体積抵抗率は略1×108Ωmであるので、電気泳動表示液14の抵抗値は1.71MΩとなる。この電気泳動表示装置1の画素電極9と共通電極10との間に電圧60Vを印加した後、抵抗4.7MΩ及び2.2MΩを介して両電極を接続した場合、短絡及び開放した場合の反射率の差は図5に示すものとなった。図5からわかるように、画素電極9と共通電極10とを抵抗17を介して接続した場には、開放した場合には及ばないものの、短絡した場合と比して良好なコントラストを得られた。また、図4に示すように、開放の場合は600回程度の画面切り替えの繰り返しにより帯電粒子の凝集が発生したが、抵抗17を介して接続した場合には1万回の画面切り替えの繰り返し後でも良好なコントラストを示した。特に、抵抗17の抵抗値が、電気泳動表示液14の抵抗値の0.5倍から10倍の範囲では、白反射率、黒反射率、コントラスト、凝集の全てにおいて良好な結果が得られた。なお、一般に誘電体に直流電圧を印加した場合、電流は時間と共に減少するため、実用的な電気泳動表示液14の体積抵抗率の測定には、電圧印加1分後の値が用いられる電気学会刊誘電体現象論205ページ参照。実際の電気泳動表示装置での電圧印加時間は数100m秒であり、誘電体の吸収電流は過渡状態であるが、電気泳動表示装置1の抵抗の計算では、この電圧印加1分後の値を基準に何倍かを示している。第2の実施の形態次に、本発明の第2の実施の形態について説明する。本発明の第2の実施の形態に係る電気泳動表示装置は、上述した第1の実施の形態に係る電気泳動表示装置と比べて、マトリクス状に画素配置された表示部画素を駆動制御する点が相違している。したがって、特に相違点についてのみ説明し、同一の構成については同一の符号を用いて、繰り返しの説明を省略する。図6は本発明の第2の実施の形態に係る電気泳動表示装置の全体構成図である。図6に示す電気泳動表示装置500は、マトリクス状に画素配置された表示部2と、表示部2に画像信号を供給するデータ線駆動回路21と、表示部2に走査信号を供給する走査線駆動回路22と、表示部2の各画素に共通電位を与える共通電位供給回路400と、装置全体の動作を制御するコントローラ4とを備えて構成される。データ線駆動回路21、走査線駆動回路22、共通電位供給回路400及びコントローラ4から駆動制御手段が構成される。電気泳動表示装置500には、表示画像に対する画像操作の要求がユーザインタフェース部24を介して入力される。画像操作には、表示部2上での画像のスクロール、画像の拡大縮小、高速又は任意速度で表示ページを切り替えるページめくりが含まれる。ユーザインタフェース部24は、ユーザによる画像操作内容を画像操作信号に変換してコントローラ4へ供給する。表示部2には、データ線駆動回路21から列方向X方向に並列に伸びるn本のデータ線X1からXnが延在すると共に、これらのデータ線X1からXnと交差するように走査線駆動回路22から行方向Y方向に並列に伸びるm本の走査線Y1からYmが延在している。表示部2において、データ線X1、X2、...Xnと走査線Y1、Y2、...Ymとが交差する各交差部に画素となる画素5がそれぞれ形成されている。このように、表示部2にはm×nのマトリクス状に複数の画素5が配置されている。データ線駆動回路21は、コントローラ4から供給されるタイミング信号に基づいて、データ線X1、X2、...Xnに画像信号を供給する。画像信号は、高電位VH例えば60VVpp又は低電位VL例えば0VVssの2値的な電位を取る。なお本実施形態では、白色が表示されるべき画素5には低電位VLの電位が供給され、黒色が表示されるべき画素5に対しては高電位VHの画像信号が供給される。走査線駆動回路22は、コントローラ4から供給されるタイミング信号に基づいて、走査線Y1、Y2、...Ymの各々に走査信号を順次供給する。駆動対象となる画素5に対して走査信号が供給される。なお、表示部2を構成する各画素5には、共通電位供給回路400から信号線共通電位線L3を介して共通電位Vcomが印加されている。共通電位Vcomは一定の電位であってもよいし、例えば書き込む階調に応じて変化しても良い。本実施形態では、後述するように、画素5に共通電位Vcomと同一の電位が供給される。すなわち、共通電位Vcomは、第1の実施の形態において共通電極10に駆動回路300bが印加した書き込み電圧VssまたはVppに相当する。例えば共通電位供給回路400から出力される共通電位Vcomが高電位VH又は低電位VLと同一の電位とされることで、実現されてもよいし、データ線駆動回路21から高電位VH及び低電位VLに加えて、共通電位Vcomと同一である他の電位が供給されることで実現されても良い。コントローラ4は、クロック信号、駆動パルス等のタイミング信号を、データ線駆動回路21、走査線駆動回路22及び共通電位供給回路400に供給して各回路の動作を制御する。具体的にコントローラ4は、画面切替え前は、画素5に対して同じ画像の書き込みパルス駆動パルスを所定回数だけ繰り返し印加して高コントラスト表示させるように駆動制御する。また、コントローラ4は、書込み動作後、データ線駆動回路21は開放状態にし、接続用トランジスタ16のゲート入力に制御信号を与えてオンし、共通電位線L3を接続用トランジスタ16及び抵抗17経由で画素電極9に接続する。すなわち、書込み動作後には、画素電極9と共通電極10とが抵抗17を介して接続される。図7は、画素5の電気的な構成を示す等価回路図である。表示部2にマトリクス状に配置された各画素5は同一構成であるので、画素5を構成する各部には共通の符号を付して説明する。画素5は、画素電極9と、共通電極10と、電気泳動素子8と、画素スイッチング用トランジスタ25と、保持容量26とを備えている。画素スイッチング用トランジスタ25は、例えばN型トランジスタで構成されている。画素スイッチング用トランジスタ25のゲートは対応する行の走査線Y1、Y2、...Ymに電気的に接続されている。また、画素スイッチング用トランジスタ25のソースは対応する列のデータ線X1、X2、...Xmに電気的に接続されている。画素スイッチング用トランジスタ25のドレインは画素電極9及び保持容量26に電気的に接続されている。画素スイッチング用トランジスタ25は、データ線駆動回路21からデータ線X1、X2、...Xmを介して供給される画像信号を、走査線駆動回路22から対応する行の走査線Y1、Y2、...Ymを介してパルス的に供給される走査信号に応じたタイミングで、画素電極9及び保持容量26に出力する。画素電極9には、データ線駆動回路21からデータ線X1、X2、...Xm及び画素スイッチング用トランジスタ25を介して、画像信号が供給される。画素電極9は、電気泳動素子8を介して共通電極10と互いに対向するように配置されている。共通電極10は、共通電位Vcomが供給される信号線L3に電気的に接続されている。共通電位供給回路400内において、信号線L3共通電極10は抵抗17の一端に接続されており、抵抗17の他端は接続用トランジスタ16のソース-ドレインを介して共通電位VcomVLまたはVHに接続されている。書込み後に、コントローラ4から接続用トランジスタ16のゲートに制御信号が入力され、画素電極9と共通電極10とが抵抗17を介して電気的に接続される。保持容量26は、誘電体膜を介して対向配置された一対の電極からなり、一方の電極が画素電極9及び画素スイッチング用トランジスタ25に電気的に接続され、他方の電極が信号線L3に電気的に接続されている。保持容量26によって画像信号を一定期間だけ維持することができる。図8は電気泳動表示装置500における表示部2の部分断面図である。表示部2は、素子基板6と対向基板7とがスペーサ図示省略を介して対向配置され、基板間に電気泳動素子8が封入される構成となっている。素子基板6は、例えばガラスやプラスチックからなる基板である。素子基板6上には、画素スイッチング用トランジスタ25、保持容量26、走査線Y、Y2、...Ymのいずれか1つ、データ線X1、X2、...Xnのいずれか1つ、データ線X等が作り込まれた積層構造が形成されている。この積層構造の上層側に複数の画素電極9がマトリックス状に設けられている。次に、以上のように構成された電気泳動表示装置500に好適な駆動方法について説明する。説明の簡素化のため、表示部2は、図9に示す2行2列の4画素P1からP4の画素配置であるものとして説明する。書込みパルスによる駆動は以下のように行われる。図9に示すように、1行1列目の画素P1のみ黒色表示とし、他の画素P2~P4は白色表示にする場合について説明する。まず、黒色表示パルスを1パルス印加する。これは、図10Aに示すように、信号線L3及びデータ線X2に低電位VL、データ線X1に高電位VHを印加した後所定時間走査線Y1を選択し、信号線L3、データ線X1、及びX2に低電位VLを印加して走査線Y2を選択することで実現できる。走査線の選択時間は、例えば0.1m秒前後である。次に、白色表示パルスを1パルス印加する。これは、図10Bに示すように、信号線L3及びデータ線X1に高電位VH、データ線X2に低電位VLを印加して所定時間走査線Y1を選択し、次に信号線L3に高電位VH、データ線X1及びX2に低電位VLを印加して所定時間走査線Y2を選択することで実現できる。このような1パルスずつの黒色表示パルスと白色表示パルスを1組として、これを所定回数例えば、30回繰り返し、その後接続用トランジスタ16を導通させて、電気的に全ての共通電極10を抵抗17を介して共通電極10と接続する。これにより、書込みパルスの印加後に、画素電極9と共通電極10との間を抵抗17を介して電気的に接続するので、キックバック現象の発生及び帯電粒子の凝集を極力抑えることができ、コントラスト及び表示品質の低下を抑えることができ、高コントラストの表示が安定する。なお、本実施形態においては、所詮コモン振りと呼ばれる方法で電圧の印加を行っているが、信号線L3を共通電位Vcomとしてデータ線には相対的に電位差をつける方法でも、当然可能である。"