半導体基板上に、第一の素子分離領域で囲まれる第一の活性領域を有する半導体装置の製造方法において、前記半導体基板表面に窒化シリコン膜を形成する工程と、前記窒化シリコン膜をエッチングし、前記第一の活性領域に対応するマスク窒化シリコン膜のパターンを形成する工程と、前記マスク窒化シリコン膜をマスクとして、前記半導体基板をエッチングし、前記第一の素子分離領域に対応する第一の素子分離溝を形成する工程と、前記第一の素子分離溝の少なくとも内面にライナー窒化シリコン膜を形成する工程と、前記第一の素子分離溝を埋設すると共に前記マスク窒化シリコン膜上面よりも上方に表面が位置するように、気相法により流動性シラザン化合物を形成する工程と、前記流動性シラザン化合物膜の酸化性雰囲気中での熱処理を含み、前記流動性シラザン化合物膜を第一の酸化シリコン膜に変換すると共に緻密化する工程と、緻密化された前記第一の酸化シリコン膜を前記マスク窒化シリコン膜の上面高さまで平坦化する工程と、を備えることを特徴とする半導体装置の製造方法。前記流動性シラザン化合物を形成する工程において、前記流動性シラザン化合物の表面が前記マスク窒化シリコン膜上面より30~70nm上方に位置するように形成することを特徴とする請求項1に記載の半導体装置の製造方法。前記酸化性雰囲気中での熱処理は、水蒸気含有雰囲気中、700~900°C、30~120分の熱処理を含むことを特徴とする請求項1又は2に記載の半導体装置の製造方法。前記第一の酸化シリコン膜に変換すると共に緻密化する工程は、酸化性雰囲気中での熱処理として、水蒸気含有雰囲気中、200~500°Cの1段目の熱処理と、700~900°Cの2段目の熱処理を含み、さらに不活性ガス雰囲気中で700°C~1000°Cの3段目の緻密化のための熱処理を含む請求項3に記載の半導体装置の製造方法。前記ライナー窒化シリコン膜は、前記マスク窒化シリコン膜の表面にも形成されており、前記マスク窒化シリコン膜上面は、前記ライナー窒化シリコン膜の上面である請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。前記マスク窒化シリコン膜の膜厚が50~100nmの範囲である請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。前記マスク窒化シリコン膜の形成前に半導体基板表面にパッド酸化シリコン膜を形成する工程を有する請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。前記ライナー窒化シリコン膜の形成前に、前記第一の素子分離溝の内壁にライナー酸化シリコン膜を形成する工程を有する請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。前記ライナー酸化シリコン膜の膜厚が1~4nmである請求項8に記載の半導体装置の製造方法。前記ライナー窒化シリコン膜の膜厚が2~8nmである請求項1乃至9のいずれか1項に記載の半導体装置の製造方法。前記ライナー窒化シリコン膜は窒化シリコン膜と酸窒化シリコン膜の積層膜である請求項1乃至10のいずれか1項に記載の半導体装置の製造方法。半導体基板上に、前記第一の素子分離領域と、前記第一の素子分離領域よりも分離幅の広い第二の素子分離領域を同時に形成する工程を備え、前記第一の素子分離領域に対応する第一の素子分離溝を形成する工程では、同時に第二の素子分離領域に対応する第二の素子分離溝を形成し、第一の素子分離溝と同じ工程を経て第一の酸化シリコン膜の形成を行った後、第一の酸化シリコン膜上に第二の酸化シリコン膜を形成する工程をさらに有し、第二の酸化シリコン膜の形成後に平坦化を行う請求項1乃至11のいずれか1項に記載の半導体装置の製造方法。前記第二の酸化シリコン膜は高密度プラズマ化学気相成長による形成される請求項12に記載の半導体装置の製造方法。前記第二の素子分離溝内に形成される第一の酸化シリコン膜は、前記第二の素子分離溝内を埋設しない膜厚に形成され、前記第二の酸化シリコン膜により前記第二の素子分離溝が埋設される請求項12又は13に記載の半導体装置の製造方法。前記平坦化後に、前記マスク窒化シリコン膜を除去する工程と、ウェットエッチングにより前記第一及び第二の酸化シリコン膜を半導体基板表面高さまで後退させる工程と、を備える請求項12乃至14のいずれか1項に記載の半導体装置の製造方法。前記第一の酸化シリコン膜のウェットエッチングレートを前記第二の酸化シリコン膜に対するウェットエッチングレート比として、0.7~1.3の範囲内となるように、第一の酸化シリコン膜の熱処理条件を調節する請求項15に記載の半導体装置の製造方法。しかし、このような積層構造においては、メモリセル領域でのボトムアップフィル酸化膜の高さの制御が重要となり、ボトムアップフィル酸化膜の高さが低いとHDP-CVD法による酸化膜には再び埋設不良ボイドとなりやすい。また、従来の流動性CVD法による酸化シリコン膜はポーラスな膜質となり易く、ウェットエッチングレートが高い。例えば、DRAM等の半導体装置においては、微細な素子分離領域と共に分離幅の広い素子分離領域も形成されるが、流動性CVD法による酸化シリコン膜では、分離幅によってボトムアップフィル酸化膜の高さが異なるという問題があり、素子分離領域の形成の最終工程でウェットエッチングを施すと、ウェットエッチングレートの低いHDP-CVD法による酸化膜からウェットエッチングレートの高い流動性CVD法による酸化シリコン膜が現れると急激にエッチングが進み、素子分離領域の表面高さが不揃いになる場合もある。本発明者らは、DRAMのメモリセル領域などのSTIとして高アスペクト比の要求される溝内に、流動性CVD法による酸化膜で埋設する方法について鋭意検討した結果、ウェットエッチングレートの低い緻密な膜質の酸化シリコン膜を提供する方法として、以下の本発明に到達したものである。すなわち、本発明の一実施形態によれば、半導体基板上に、第一の素子分離領域で囲まれる第一の活性領域を有する半導体装置の製造方法において、前記半導体基板表面に窒化シリコン膜を形成する工程と、前記窒化シリコン膜をエッチングし、前記第一の活性領域に対応するマスク窒化シリコン膜のパターンを形成する工程と、前記マスク窒化シリコン膜をマスクとして、前記半導体基板をエッチングし、前記第一の素子分離領域に対応する第一の素子分離溝を形成する工程と、前記第一の素子分離溝の少なくとも内面にライナー窒化シリコン膜を形成する工程と、前記第一の素子分離溝を埋設すると共に前記マスク窒化シリコン膜上面よりも上方に表面が位置するように、気相法により流動性シラザン化合物を形成する工程と、前記流動性シラザン化合物膜の酸化性雰囲気中での熱処理を含み、前記流動性シラザン化合物膜を第一の酸化シリコン膜に変換すると共に緻密化する工程と、緻密化された前記第一の酸化シリコン膜を前記マスク窒化シリコン膜の上面高さまで平坦化する工程と、を備えることを特徴とする半導体装置の製造方法、が提供される。流動性シラザン化合物から変換された第一の酸化シリコン膜は、熱酸化により体積収縮されるが、流動性シラザン化合物をマスク窒化シリコン膜上に形成されたライナー窒化シリコン膜の上面より形成される表面高さを高く保持する、すなわち、オーバーフィルさせることで、縦方向の膜収縮スペースを確保することができ、膜質が疎になることを抑制することができる。また、流動性シラザン化合物を用いることで、酸化膜への変換の際に従来の流動性シラノールのような脱水反応を伴わないため、体積収縮率が小さく、オーバーフィルと組み合わせることでより膜質が疎になる傾向を抑制できる。以下、本発明について具体的に実施形態例を挙げて説明するが、本発明はこれに限定されるものではなく、本発明に記載の範囲内で当業者が適宜変更できるものである。本発明は、100nm以下の分離幅を有する素子分離領域、特に65nm世代以降の微細な分離幅を有する素子分離領域の形成に適した方法である。以下、このような微細な分離幅を有する素子分離領域を第一の素子分離領域と称す。なお、第一の素子分離領域のアスペクト比深さ/分離幅としては、3以上である場合への適用が好ましい。一方、半導体装置においては、第一の素子分離領域以外に、第一の素子分離領域よりも分離幅の広い素子分離領域以下、第二の素子分離領域と称すを有していることが多い。以下の説明では、第二の素子分離領域も同時形成する方法について説明するが、これに限定されるものではない。製造工程としては、まず、半導体基板上にハードマスクとなる窒化シリコン膜を形成する。窒化シリコン膜の形成に先駆けて、半導体基板表面を保護するパッド酸化シリコン膜を形成しても良い。窒化シリコン膜の膜厚は、半導体基板に形成する素子分離領域の深さに応じて、適宜最適の膜厚となるように形成するが、通常、50~100nm程度の厚みに形成する。次に形成した窒化シリコン膜をハードマスクとして加工するため、フォトリソグラフィー技術を用いてパターニングする。これにより、第一の素子分離領域に囲まれる活性領域以下、第一の活性領域と称すに対応するマスク窒化シリコン膜のパターンが形成される。また、第二の素子分離領域に囲まれる活性領域以下、第二の活性領域と称する。なお、第二の活性領域は第一の活性領域と同一形状であっても異なる形状であっても良い。に対応するマスク窒化膜のパターンも形成される。なお、第一の素子分離領域と第二の素子分離領域とは隔離された領域である必要はなく、第一の素子分離領域から第二の素子分離領域に連続していても良い。このような場合、第一の素子分離領域と第二の素子分離領域とに囲まれた活性領域が存在する。以下の説明では、便宜上、第一及び第二の活性領域を区別することなく、単に活性領域と表示する場合がある。図1は、半導体基板1表面に活性領域に対応するマスク窒化シリコン膜3を形成した一例を示す平面図であり、隣接するマスク窒化シリコン膜3間の間隔が狭い領域を第一の素子分離領域に対応する領域A、領域Aよりも幅広の領域を第二の素子分離領域に対応する領域Bとする。領域Aの間のマスク窒化シリコン膜3の下が第一の活性領域1A、領域Bの間のマスク窒化シリコン膜3の下が第二の活性領域1Bとなる。形成されたマスク窒化シリコン膜3をマスクとして半導体基板1をエッチングし、第一の素子分離領域に対応する第一の素子分離溝を形成する。また、第二の素子分離領域に対応する第二の素子分離溝も形成する。図2に半導体基板エッチング後の断面図を示す。図2aは図1のa-a’線での断面図であり、図2bは図1のb-b’線での断面図をそれぞれ示す。以下の図3~図10も同様である。なお、この例ではパッド酸化シリコン膜2が半導体基板1とマスク窒化シリコン膜3の間に形成されている。このようにして、第一の素子分離溝4Aと第二の素子分離溝4Bが形成される。例えば、第一の素子分離溝4Aは開口幅50nm、第二の素子分離溝4Bは開口幅は200nmとし、深さを150~300nm程度に形成する。次に、図3に示すように、第一の素子分離溝4Aの内壁を含む全面にライナー窒化シリコン膜6を形成する。ライナー窒化シリコン膜6は第二の素子分離溝4Bの内壁にも形成され、また、マスク窒化シリコン膜3の側壁から上面にかけても形成される。なお、ライナー窒化シリコン膜6の形成に先駆けて、第一及び第二の素子分離溝の内壁に薄いライナー酸化シリコン膜5を形成しても良い。このようなライナー酸化シリコン膜5は、ISSGInSituSteamGeneration酸化法で第一及び第二の素子分離溝内に露出した半導体基板シリコン基板を酸化することで形成することができる。さらに、ライナー窒化シリコン膜6は窒化シリコン膜と酸窒化シリコンSiON膜の積層膜としても良い。ここで、ライナー酸化シリコン膜5の厚さは例えば1~4nm、ライナー窒化シリコン膜6の厚さは例えば2~8nmとすることができる。なお、ライナー窒化シリコン膜6はライナー酸化シリコン膜5を厚く形成した後、窒化処理して形成することもできる。その場合には、マスク窒化シリコン膜3の表面にはライナー窒化シリコン膜6は形成されない。次に、図4に示すように、ライナー窒化シリコン膜6上に流動性シラザン化合物膜7を形成する。流動性シラザン化合物膜7は、第一の素子分離溝4Aを完全に埋め込んで、第一の活性領域上に残存するマスク窒化シリコン膜3の上面ライナー窒化シリコン膜6が形成されている場合はその上面とし、本発明では、ライナー窒化シリコン膜6がマスク窒化シリコン膜3上に形成されている場合を含めてマスク窒化シリコン膜上面と定義するよりその表面高さが高くなるように形成する以下、オーバーフィルと称す。オーバーフィルするのは、後工程で流動性シラザン化合物膜7から酸化シリコン膜への変換において縦方向の膜収縮スペースを確保して、さらに、マスク窒化シリコン膜3上と第一の素子分離溝4A上との高さを同程度とし、熱処理後にも単独での平坦化を可能とするためである。但し、オーバーフィルする高さオーバーフィル量というが余り大きいと、後工程の酸化シリコン膜への変換が第一の分離溝4Aの底部に行くにしたがって不十分となる。その結果、マスク窒化シリコン膜3をエッチングストッパとしたCMPによる平坦化後にウェットエッチングで半導体基板の上面高さまで酸化シリコン膜を後退させる工程で、疎な膜質の酸化シリコン膜が第一の分離溝4Aの開口部近傍に残り、大きくえぐれてしまう場合がある。したがって、本発明では所定のオーバーフィル量となるように形成する。オーバーフィル量については後述する。第二の素子分離溝4Bでは、第二の素子分離領域の分離幅により、流動性シラザン化合物膜7の表面高さは異なる。これは、流動性シラザン化合物が高い表面エネルギーを有する流動体であることで、幅の狭い第一の素子分離溝4Aでは、第一の素子分離溝4Aの開口上面から流動性シラザンが流動充填され、さらに表面張力により第一の素子分離溝4Aの上部にオーバーフィルとして滞留するのに対して、幅の広い第二の素子分離溝4Bでは、マスク窒化シリコン膜3上の堆積物は第二の素子分離溝4B壁面から底部に引っ張られ、第二の素子分離溝4B間の活性領域の幅にもよるが、マスク窒化シリコン膜3上の滞留はわずかである。また、幅の広い第二の素子分離溝4Bを埋め込むには堆積量が少ないため、第二の素子分離溝4Bでは流動性シラザン化合物膜7の表面高さがマスク窒化シリコン膜3の上面より低く、さらには図示するように半導体基板1の表面よりも低くなる。第二の素子分離溝4Bを全て埋め込むように流動性シラザン化合物膜7を形成してもよいが、第一の分離溝4A上の所定のオーバーフィル量を満たせなくなる場合もある。なお、第二の素子分離溝4Bの壁面には流動性シラザン化合物の表面張力によりせり上がりが見られる。本発明で使用する流動性シラザン化合物とは、構造中にSi-NH-結合を有する化合物である。これは、SOD膜として一般的に多用されるポリシラザンとは異なり、溶媒に溶解して塗布するものではなく、気相法により得られるシラザン系化合物の液状ゲル化物である。流動性シラザン化合物膜7は、通常、CVD法により形成され、SiとNを含む原料化合物例えばアミノシラン類、シラザン類などを気化して、必要により一部改質してシラザン化合物として堆積すると同時に、流動化して第一の素子分離溝を充填して埋設することができる。次に、図5に示すように、形成された流動性シラザン化合物膜7は熱処理することにより所望の第一の酸化シリコン膜8に変換することができる。この熱処理では、第一の酸化シリコン膜8への変換と同時に緻密化を行うことが好ましく、また、残存するSi-NH-結合をSi-O-結合に変換するために、少なくとも酸化性雰囲気下で熱処理する。熱処理に際して半導体基板の酸化を抑制するため、前述のように溝内にはライナー窒化シリコン膜を形成しておくことが好ましい。流動性シラザン化合物膜7を酸化して得られる第一の酸化シリコン膜8のウェットエッチングレートは熱処理温度に依存しており、高温で処理するほどエッチングレートは低くなる。200°C以上で酸化シリコン膜への変換は可能であるが、緻密化を同時に行うために、700°C以上で熱処理することが好ましい。一方、本発明を適用する素子分離領域の分離幅は、世代が進むにつれてさらに狭くなっていく。このような状況下では、基板の酸化を抑制するライナー窒化シリコン膜の膜厚がより高い温度での酸化抑制を満たす厚い膜厚での形成は困難となる。したがって、熱処理温度としては、1000°C以下、特に酸化性雰囲気下では900°C以下で実施する。また、熱処理は、一段で行う以外に多段に行うことができる。例えば、200°C~500°C程度の低温の酸化性雰囲気下でSi-NH-結合をSi-O-結合に変換する1段目の熱処理と、700°C~900°Cの酸化性雰囲気下で残存するSi-NH-結合をSi-O-結合に変換すると共に緻密化を行う2段目の熱処理と、さらに700°C~1000°Cの不活性ガス雰囲気下で緻密化を行う3段目の熱処理を行うことができる。このように、多段で熱処理することにより、1段目の熱処理では酸化シリコン膜が緻密化される前に、酸化シリコン膜からの脱ガスが容易となり、さらに酸化性雰囲気で緻密化した後、不活性ガス雰囲気下での緻密化を行うことで、半導体基板の酸化を抑制することができる。また、酸化性雰囲気としては、酸素O2、オゾンO3、水H2O等の公知の酸化剤の存在下で行う方法が挙げられるが、特に水水蒸気を用いるウェット酸化が好ましい。ウェット酸化による2段目の700°C~900°Cの熱処理では、30~120分の範囲で実施することが好ましい。900°Cのウェット酸化では、後述するHDP-CVD法による酸化シリコン膜とほぼ同等のウェットエッチングレートが得られることを確認している。熱処理温度とウェットエッチングレートとの関係については後述する。次に、図6に示すように、第一の酸化シリコン膜8を形成した後、HDP-CVD法による酸化シリコン膜第二の酸化シリコン膜9というの堆積を行う。この第二の酸化シリコン膜9の堆積では、第二の素子分離溝4Bを埋め込むように実施される。この時、第一の素子分離溝4A上の第一の酸化シリコン膜8上にも第二の酸化シリコン膜9が堆積する。次に、図7に示すように、マスク窒化シリコン膜3をエッチングストッパとするCMPにより平坦化する。これにより、第一の素子分離溝4Aには第一の酸化シリコン膜8のみが残り、第二の素子分離溝4Bでは第一の酸化シリコン膜8上に第二の酸化シリコン膜9を有する積層構造となる。次に、図8に示すように、マスク窒化シリコン膜3及びライナー窒化シリコン膜6を除去する。これらの除去には熱リン酸を用いたウェットエッチングを適用することができる。最後に、図9に示すように、第一の酸化シリコン膜8及び第二の酸化シリコン膜9を基板表面高さまでエッチングにより後退させる。パッド酸化シリコン膜2を形成している場合には、パッド酸化シリコン膜2も除去される。このエッチングには希フッ酸又はバッファードフッ酸を薬液としたウェットエッチングを適用することができる。なお、図9に示す第一の酸化シリコン膜8及び第二の酸化シリコン膜9のウェットエッチングは、マスク窒化シリコン膜3及びライナー窒化シリコン膜6の除去前に実施しても良い。また、第一の酸化シリコン膜8及び第二の酸化シリコン膜9のウェットエッチングを基板表面高さまでは実施せず、途中まで行った後にマスク窒化シリコン膜3及びライナー窒化シリコン膜6の除去を行い、その後、残りの第一の酸化シリコン膜8及び第二の酸化シリコン膜9のウェットエッチングを基板表面高さまで行うこともできる。以上により、分離幅の狭い第一の素子分離領域と分離幅の広い第二の素子分離領域とが完成する。なお、以上の説明では、第二の酸化シリコン膜をHDP-CVD法により形成しているがこれに限定されず、その他の公知の酸化シリコン膜形成方法を適用することができる。実験例1:オーバーフィル量次に、前述の流動性シラザン化合物膜7のオーバーフィル量について説明する。試験として、オーバーフィル量を変えて流動性シラザン化合物膜7を形成した後、300°Cウェット酸化30分800°Cウェット酸化60分800°C窒素処理30分の熱処理を行って第一の酸化シリコン膜7への変換及び緻密化を実施し、前述の工程と同様にCMPによる平坦化後、ウェットエッチングにおけるエッチングレートを測定した。オーバーフィル量として、0nmつまり、第一の素子分離溝上の流動性シラザン化合物膜7の上面の高さがマスク窒化シリコン膜3上のライナー窒化シリコン膜6の上面高さと同じ、50nm、300nmとした。なお、HDP-CVD膜の成膜は行っていない。また、0nmの場合はCMPによる平坦化を行っていない。したがって、50nm及び300nmの場合のエッチングレートは、第一の酸化シリコン膜7への変換後の表面のエッチングレートではなく、オーバーフィル量を研磨後の表面からのエッチングレートである。結果を図10に示す。同図に示すように、オーバーフィル量が0nmの水準に対して、300nmの水準では約1.5倍のエッチングレート比があるが、50nmの水準ではほぼ同等のエッチングレート比が得られている。本発明者らの検討によれば、オーバーフィル量が30nm以上で、緻密化後に体積収縮しても第一の酸化シリコン膜単独での平坦化が可能であり、一方、70nm以下であれば、エッチングレート比も0nm水準とほぼ同等であることが確認されている。実験例2:熱処理温度次に、熱処理温度についての検討を行った。なお、この熱処理温度は緻密化のための高温での熱処理温度について検討したものである。試験に供したサンプルは、オーバーフィル量を50nmとして、300°Cウェット酸化30分を実施した後、その後の高温でのウェット酸化60分、不活性ガス雰囲気下での熱処理ウェット酸化と同温度で30分の温度を変えて実施した。また、対照としてHDP-CVDにより形成された第二の酸化シリコン膜と比較した。結果を図11に示す。同図に示すように、熱処理温度が高くなるほどウェットエッチングレートが低くなることが分かる。前述の通り、1000°Cでのウェット酸化ではライナー窒化シリコン膜の要求膜厚が厚くなることで、微細な素子分離領域の形成が困難となる場合がある。900°Cでのウェット酸化ではHDP-CVDによる第二の酸化シリコン膜とほぼ同等のエッチングレートが得られていることから、この例では900°Cの熱処理条件が最も好ましいといえる。なお、不活性ガス雰囲気下での熱処理では半導体基板の酸化の影響が少ないことから、ウェット酸化を700°Cで実施した後、不活性ガス雰囲気下での熱処理を900°Cで実施することもできる。これらの結果から、第一の酸化シリコン膜のウェットエッチングレートを第二の酸化シリコン膜に対するウェットエッチングレート比として、0.7~1.3、より好ましくは0.8~1.2の範囲、最適にはほぼ同等となるように熱処理条件を調整することが好ましい。