スイッチング素子と、前記スイッチング素子に接続される絵素電極と、前記絵素電極に対向する対向電極と、を含んで構成される複数の表示絵素を備える表示パネルであって、第1基板と、前記第1基板と対向する第2基板と、前記第1基板に前記絵素電極が形成されるとともに、前記第2基板に前記対向電極が形成される第1表示絵素と、前記第2基板に前記絵素電極が形成されるとともに、前記第1基板に前記対向電極が形成される第2表示絵素と、を備える表示パネル。各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各ゲート配線に沿って前記複数の絵素領域が設けられており、同一のゲート配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該ゲート配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれることを特徴とする請求項1に記載の表示パネル。前記第1基板に設けられる第1ゲート配線及び前記第2基板に設けられる第2ゲート配線は、前記第1基板と前記第2基板が対向配置された状態において第1方向を向くように設けられるとともに、前記第1ゲート配線に沿って設けられる複数の絵素領域と、当該第1ゲート配線に対応する第2ゲート配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第1方向に沿って配置されており、前記第1方向に沿って配置される複数の表示絵素には、前記第1表示絵素と前記第2表示絵素とが略同数含まれることを特徴とする請求項2に記載の表示パネル。前記第1方向に沿って、前記第1表示絵素と前記第2絵素が交互に配置されることを特徴とする請求項3に記載の表示パネル。各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各データ配線に沿って前記複数の絵素領域が設けられており、同一のデータ配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該データ配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれることを特徴とする請求項1に記載の表示パネル。前記第1基板に設けられる第1データ配線及び前記第2基板に設けられる第2データ配線は、前記第1基板と前記第2基板が対向配置された状態において第2方向を向くように設けられるとともに、前記第1データ配線に沿って設けられる複数の絵素領域と、当該第1データ配線に対応する第2データ配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第2方向に沿って配置されており、前記第2方向に沿って配置される複数の表示絵素には、前記第1表示絵素と前記第2表示絵素とが略同数含まれることを特徴とする請求項5に記載の表示パネル。前記第2方向に沿って、前記第1表示絵素と前記第2絵素が交互に配置されることを特徴とする請求項6に記載の表示パネル。各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各ゲート配線及び前記各データ配線に沿って前記複数の絵素領域が設けられており、同一のゲート配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該ゲート配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれており、同一のデータ配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該データ配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれることを特徴とする請求項1に記載の表示パネル。前記第1基板に設けられる第1ゲート配線及び前記第2基板に設けられる第2ゲート配線は、前記第1基板と前記第2基板が対向配置された状態において第1方向を向くように設けられるとともに、前記第1ゲート配線に沿って設けられる複数の絵素領域と、当該第1ゲート配線に対応する第2ゲート配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第1方向に沿って配置されており、前記第1基板に設けられる第1データ配線及び前記第2基板に設けられる第2データ配線は、前記第1基板と前記第2基板が対向配置された状態において前記第1方向と異なる第2方向を向くように設けられるとともに、前記第1データ配線に沿って設けられる複数の絵素領域と、当該第1データ配線に対応する第2データ配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第2方向に沿って配置されており、前記第1方向及び前記第2方向に沿って配置される複数の表示絵素には、前記第1表示絵素と前記第2表示絵素とが略同数含まれることを特徴とする請求項8に記載の表示パネル。前記第1方向及び前記第2方向に沿って、前記第1表示絵素と前記第2絵素が交互に配置されることを特徴とする請求項9に記載の表示パネル。前記表示パネルが液晶を用いた液晶パネルであることを特徴とする請求項1ないし請求項10のいずれか一項に記載の表示パネル。請求項1ないし請求項11に記載の表示パネルを備えることを特徴とする表示装置。しかし、ブラックマトリックス材料の電気的特性の最適化によるインピーダンスの抑制効果には限界があり、例えば表示パネルが更に大型化及び高精細化された場合、配線のインピーダンスを十分に抑制することができない事態が発生し得る。本発明は、このような状況に鑑みてなされたものであり、表示パネルにおいて、配線のインピーダンスを低減する技術を提供することを目的とする。上記課題を解決するために、本発明の表示パネルは、スイッチング素子と、前記スイッチング素子に接続される絵素電極と、前記絵素電極に対向する対向電極と、を含んで構成される複数の表示絵素を備える表示パネルであって、第1基板と、前記第1基板と対向する第2基板と、前記第1基板に前記絵素電極が形成されるとともに、前記第2基板に前記対向電極が形成される第1表示絵素と、前記第2基板に前記絵素電極が形成されるとともに、前記第1基板に前記対向電極が形成される第2表示絵素と、を備える。この表示パネルでは、液晶表示素子に形成される複数の表示絵素のうち、第1表示絵素ではスイッチング素子が第1基板に形成され、第2表示絵素ではスイッチング素子が第2基板に形成される。そのため、第1表示絵素のスイッチング素子に信号を入力するための配線が第1基板に形成され、第2表示絵素のスイッチング素子に信号を入力するための配線が第2基板に形成される。通常、配線に接続されるスイッチング素子が増加すると、配線のインピーダンスが増大し、配線を伝達する信号が遅延する。この表示パネルによれば、当該表示パネルに含まれるスイッチング素子が第1基板と第2基板に分散して形成される。そのため、第1基板及び第2基板に形成される配線のインピーダンスを、すべての表示絵素のスイッチング素子が一方の基板に形成され、当該基板に形成される従来技術の配線のインピーダンスに比べて低減することができる。これによって、配線を伝達する信号が遅延するのを抑制することができ、表示パネルの画質を高く維持することができる。上記表示パネルでは、各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各ゲート配線に沿って前記複数の絵素領域が設けられており、同一のゲート配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該ゲート配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれる構成としてもよい。この表示パネルでは、各基板においてゲート配線に沿って設けられる複数の絵素領域に絵素電極と対向電極が混在して形成される。この表示パネルによれば、ゲート配線のインピーダンスを、ゲート配線に沿って形成される絵素領域の全てに絵素電極が形成される従来技術のゲート配線のインピーダンスに比べて低減することができる。これによって、ゲート配線を伝達するゲート信号が遅延するのを抑制することができ、表示パネルの画質を高く維持することができる。上記表示パネルでは、前記第1基板に設けられる第1ゲート配線及び前記第2基板に設けられる第2ゲート配線は、前記第1基板と前記第2基板が対向配置された状態において第1方向を向くように設けられるとともに、前記第1ゲート配線に沿って設けられる複数の絵素領域と、当該第1ゲート配線に対応する第2ゲート配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第1方向に沿って配置されており、前記第1方向に沿って配置される複数の表示絵素には、前記第1表示絵素と前記第2表示絵素とが略同数含まれる構成としてもよい。特に、前記第1方向に沿って、前記第1表示絵素と前記第2絵素が交互に配置される構成としてもよい。この表示パネルによれば、第1方向に沿って配置される複数の表示絵素において、スイッチング素子の接続によるゲート配線のインピーダンスの増加を、第1ゲート配線と第2ゲート配線で均等に分配することができ、各ゲート配線におけるインピーダンスを抑制することができる。上記表示パネルでは、各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各データ配線に沿って前記複数の絵素領域が設けられており、同一のデータ配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該データ配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれる構成としてもよい。この表示パネルでは、各基板においてデータ配線に沿って設けられる複数の絵素領域に絵素電極と対向電極が混在して形成される。この表示パネルによれば、データ配線のインピーダンスを、データ配線に沿って形成される絵素領域の全てに絵素電極が形成される従来技術のデータ配線のインピーダンスに比べて低減することができる。これによって、データ配線を伝達するデータ信号が遅延するのを抑制することができ、表示パネルの画質を高く維持することができる。上記表示パネルでは、前記第1基板に設けられる第1データ配線及び前記第2基板に設けられる第2データ配線は、前記第1基板と前記第2基板が対向配置された状態において第2方向を向くように設けられるとともに、前記第1データ配線に沿って設けられる複数の絵素領域と、当該第1データ配線に対応する第2データ配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第2方向に沿って配置されており、前記第2方向に沿って配置される複数の表示絵素には、前記第1表示絵素と前記第2表示絵素とが略同数含まれる構成としてもよい。特に、前記第2方向に沿って、前記第1表示絵素と前記第2絵素が交互に配置される構成としてもよい。この表示パネルによれば、第2方向に沿って配置される複数の表示絵素において、スイッチング素子の接続によるデータ配線のインピーダンスの増加を、第1データ配線と第2データ配線で均等に分配することができ、各データ配線におけるインピーダンスを抑制することができる。上記表示パネルでは、各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各ゲート配線及び前記各データ配線に沿って前記複数の絵素領域が設けられており、同一のゲート配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該ゲート配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれており、同一のデータ配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該データ配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれる構成としてもよい。上記表示パネルでは、前記第1基板に設けられる第1ゲート配線及び前記第2基板に設けられる第2ゲート配線は、前記第1基板と前記第2基板が対向配置された状態において第1方向を向くように設けられるとともに、前記第1ゲート配線に沿って設けられる複数の絵素領域と、当該第1ゲート配線に対応する第2ゲート配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第1方向に沿って配置されており、前記第1基板に設けられる第1データ配線及び前記第2基板に設けられる第2データ配線は、前記第1基板と前記第2基板が対向配置された状態において前記第1方向と異なる第2方向を向くように設けられるとともに、前記第1データ配線に沿って設けられる複数の絵素領域と、当該第1データ配線に対応する第2データ配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第2方向に沿って配置されており、前記第1方向及び前記第2方向に沿って配置される複数の表示絵素には、前記第1表示絵素と前記第2表示絵素とが略同数含まれる構成としてもよい。上記表示パネルでは、前記第1方向及び前記第2方向に沿って、前記第1表示絵素と前記第2絵素が交互に配置される構成としてもよい。本明細書で開示される技術は、上記表示パネルを、液晶を用いた液晶パネルとして構成されてもよい。また、上記の表示パネルを備える表示装置も、新規で有用である。この表示装置によると、表示画質を高く維持することが可能となる。本発明によれば、表示パネルにおいて、配線のインピーダンスを低減することができる。<実施形態1>本発明の実施形態1を、図面を参照して説明する。1.示装置の構成図1に示すように、表示装置10は、制御回路12と表示部14とバックライト制御回路16とを含む。表示部14は、液晶パネル20とバックライトユニット30を含んで構成される。制御回路12は、外部装置図示されていないから供給される入力画像に基づいて液晶パネル20にゲート信号、データ信号、コモン信号を入力し、液晶パネル20を駆動する。バックライト制御回路16は、バックライトユニット30を駆動する。バックライト制御回路16は、制御回路12と連動してバックライトユニット30を駆動しても良ければ、制御回路12と独立してバックライトユニット30を駆動しても良い。液晶パネル20には、複数の絵素42が設けられている。図2に、絵素42の等価回路を示す。液晶パネル20は、対向して配置される2枚のガラス基板40A、40Bを含んで構成されている。図2に実線で示すガラス基板40Aには、複数の絵素42の間に沿って伸びる複数のゲートライン44及び複数のデータライン46が設けられており、絵素42には、スイッチ装置スイッチング素子の一例48とピクセル電極絵素電極の一例50を含む。ゲートライン44とデータライン46は、お互いに直交しており、隣接するゲートライン44及び隣接するデータライン46で囲まれる領域によって、絵素42が形成される絵素領域Eが定義されているということができる。スイッチ装置48には、スイッチ電極48Aとデータ電極48B、48Cが設けられている。スイッチ電極48Aは対応するゲートライン44に接続されている。一方のデータ電極48Bは、対応するデータライン46に接続されている。他方のデータ電極48Cは、ピクセル電極50に接続されている。ピクセル電極50は、ガラス基板40A側の絵素領域Eにおいて、スイッチ装置48を除いた全域に形成されている。つまり、絵素領域Eは、ピクセル電極50を形成するための領域ということができる。図2に点線で示すガラス基板40Bには、複数の絵素42の間に沿って伸びる複数のコモンライン54が設けられており、絵素42には対向電極52を含む。コモンライン54は、ゲートライン44と平行に設けられている。対向電極52は、ガラス基板40A、40Bの間に封入された液晶分子を介してピクセル電極50に対向配置されている。本実施形態の液晶パネル20では、後述するように、ガラス基板40Bにもゲートライン44とデータライン46が設けられており、ゲートライン44及びデータライン46によって定義される絵素領域Eに対向電極52が形成されている。つまり、絵素領域Eは、対向電極52を形成するための領域ということもできる。図3に、液晶パネル20の等価回路を示す。液晶パネル20では、紙面左右方向である第1方向にゲートライン4444A、44B及びコモンライン5454A、54Bが設けられており、紙面上下方向である第2方向にデータライン46が設けられている。液晶パネル20の等価回路のうち、ガラス基板40Aに形成される等価回路を紙面右上部に示し、ガラス基板40Bに形成される等価回路を紙面右下部に示す。ガラス基板40Aには、ゲートライン44A及びコモンライン54Aが設けられている。また、ガラス基板40Bには、ゲートライン44B及びコモンライン54Bが設けられている。図3に示すように、本実施形態の液晶パネル20では、第1方向においてI~IVで示す複数の絵素42が設けられている。図3においてI、IIIを付して示す絵素42では、スイッチ装置48及びピクセル電極50がガラス基板40Aに形成され、対向電極52がガラス基板40Bに形成される。以後、これらの絵素42を第1絵素42Aと呼ぶ。また、II、IVを付して示した絵素42では、スイッチ装置48及びピクセル電極50がガラス基板40Bに形成され、対向電極52がガラス基板40Aに形成される。以後、これらの絵素42を第2絵素42Bと呼ぶ。液晶パネル20では、第1方向において第1絵素42Aと第2絵素42Bが交互に配置されている。ガラス基板40A及びガラス基板40Bでは、第1方向においてI~IVで示す複数の絵素領域Eが設けられており、ガラス基板40AではIからIVに向けてピクセル電極50と対向電極52が交互に配置されている。また、ガラス基板40Bでは、IからIVに向けて対向電極52とピクセル電極50とが交互に配置されている。バックライトユニット30は、液晶パネル20の背面に配置されている。バックライトユニット30は、拡散板32と、光源であるLED34LightEmittingDiode:発光ダイオードを備えている。LED34は、拡散板32の背面に対向して配置されている。拡散板32は、その主面が液晶パネル20に対向して配置されている。拡散板32では、LED34からの光が背面から入射され、その入射された光が拡散を伴って透過し、該拡散した光を液晶パネル20に対向する主面から当該液晶パネル20に照射している。バックライトユニット30は、その奥行側の背面部にLED34が配置され、その前面に拡散板32を配してなる、いわゆる直下型とされている。2.表示装置の制御制御回路12は、表示部14の液晶パネル20を駆動する際、ゲートライン44にゲート信号を出力し、データライン46にデータ信号を出力し、コモンライン54にコモン信号を出力する。各絵素42では、ゲート信号の入力によってスイッチ装置48がオンに切り替わっている間にデータ信号が入力されると、スイッチ装置48を介してデータ信号がピクセル電極50に入力される。また各絵素42では、対向電極52にコモン信号が入力される。これにより、絵素42では、ピクセル電極50に入力されたデータ信号の電圧と、対向電極52に入力されたコモン信号の電圧との電圧差が液晶分子に印加され、液晶分子の偏向が変化する。これにより、絵素42が所望の光透過率に設定される。3.本発明の効果1本実施形態の液晶パネル20では、ゲートライン44に沿う第1方向において、第1絵素42Aと第2絵素42Bが交互に配置されている。そのため、ガラス基板40Aに設けられたゲートライン44Aには、第1絵素42Aのスイッチ装置48が接続され、第2絵素42Bのスイッチ装置48が接続されない。また、ガラス基板40Bに設けられたゲートライン44Bには、第2絵素42Bのスイッチ装置48が接続され、第1絵素42Aのスイッチ装置48が接続されない。つまり、液晶パネル20では、従来の液晶パネルと異なり、第1方向に沿って設けられる絵素42のスイッチ装置48の全てが、同一のゲートライン44に接続されない。図4に、本実施形態の液晶パネル20のゲートライン44にゲート信号を入力した場合に、当該ゲートライン44に接続される絵素42のスイッチ電極48Aに印加される電圧の変化を示す。図4では、比較として、従来技術の液晶パネルを用いて測定されたスイッチ電極の電圧の変化をあわせて示す。なお、従来技術の液晶パネルは、第1方向において本実施形態の液晶パネル20と同一数の絵素が配置されている。本実施形態の液晶パネル20では、従来技術の液晶パネルに比べて、各ゲートライン44に接続されるスイッチ装置48の数が少なく、スイッチ装置48が接続されることによる寄生容量及び配線抵抗の増大も少ない。そのため、ゲートライン44のインピーダンスを、従来技術の液晶パネルに比べて抑制することができる。その結果、図4に一点鎖線で示す従来技術の液晶パネルのように、各絵素42のスイッチ電極48Aに印加される電圧が、スイッチ装置48がオンに切り替わる閾値電圧GVを超えるまでの立ち上がり時間が、基準時間GTを超えて遅延してしまうことが抑制される。基準時間TKは、ゲートライン44に接続される各スイッチ装置48を介して絵素42にデータ信号の電圧が印加されるのに必要なゲートオン期間Gonを確保する時間に設定されている。本実施形態の液晶パネル20では、立ち上がり時間が基準時間TKを超えないことで、液晶パネル20の画質を高く維持することができる。2本実施形態の液晶パネル20では、各ゲートライン44に接続されるスイッチ装置48の数が従来技術の液晶パネルに比べて少ない。そのため、ゲートオン期間Gonを当該ゲートライン44に接続されるスイッチ装置48の数で割ったデータ信号出力時間DTを従来技術の液晶パネルに比べて長期化することができ、データ信号出力時間DTにデータ信号の電圧をピクセル電極50に印加しやすい。また、データ信号出力時間DTを維持し、基準時間TKを従来技術の液晶パネルに比べて長期化することができ、立ち上がり時間が基準時間TKを超えることを抑制しやすい。3本実施形態の液晶パネル20では、ゲートライン44に沿う第1方向において、第1絵素42Aと第2絵素42Bが交互に配置されており、第1絵素42Aと第2絵素42Bが略同数配置される。そのため、第1絵素42Aのスイッチ装置48によるゲートライン44Aのインピーダンスの増加と、第2絵素42Bのスイッチ装置48によるゲートライン44Bのインピーダンスの増加とを、同程度に抑えることができる。これにより、例えば、第1方向に配置される第1絵素42Aが第2絵素42Bよりも多く、これに伴って、ゲートライン44Aのインピーダンスがゲートライン44Bのインピーダンスよりも増加し、ゲートライン44Aに接続される第1絵素42Aの立ち上がり時間が、基準時間TKを超えて遅延してしまうことが抑制される。また、ゲートライン44Aに接続される第1絵素42Aの画質と、ゲートライン44Bに接続される第2絵素42Bの画質が異なり、液晶パネル20全体の画質が低下してしまうことが抑制される。<実施形態2>実施形態2を、図5または図6を用いて説明する。本実施形態では、液晶パネル20における第1絵素42Aと第2絵素42Bの配列が実施形態1と異なる。以下の説明では、実施形態1と同一の内容については重複した記載を省略する。1.表示装置の構成図5に、実施形態2の液晶パネル20の等価回路を示す。液晶パネル20では、第1方向にゲートライン44及びコモンライン54が設けられており、第2方向にデータライン4646A、46Bが設けられている。図5に示す等価回路のうち、ガラス基板40Aに形成される等価回路を紙面右上部に示し、ガラス基板40Bに形成される等価回路を紙面右下部に示す。ガラス基板40Aには、データライン46Aが設けられている。また、ガラス基板40Bには、データライン46Bが設けられている。本実施形態の液晶パネル20では、第2方向においてα~Δで示す複数の絵素42が設けられている。図5においてα、γを付して示す絵素42は、第1絵素42Aであり、β、Δを付して示した絵素42は、第2絵素42Bである。液晶パネル20では、第2方向において第1絵素42Aと第2絵素42Bが交互に配置されている。ガラス基板40A及びガラス基板40Bでは、第2方向においてα~Δで示す複数の絵素領域Eが設けられており、ガラス基板40AではαからΔに向けてピクセル電極50と対向電極52が交互に配置されている。また、ガラス基板40Bでは、IからIVに向けて対向電極52とピクセル電極50とが交互に配置されている。2.本発明の効果1本実施形態の液晶パネル20では、データライン46に沿う第2方向において、第1絵素42Aと第2絵素42Bが交互に配置されている。そのため、ガラス基板40Aに設けられたデータライン46Aには、第1絵素42Aのスイッチ装置48が接続され、第2絵素42Bのスイッチ装置48が接続されない。また、ガラス基板40Bに設けられたデータライン46Bには、第2絵素42Bのスイッチ装置48が接続され、第1絵素42Aのスイッチ装置48が接続されない。つまり、液晶パネル20では、従来の液晶パネルと異なり、第2方向に沿って設けられる絵素42のスイッチ装置48の全てが、同一のデータライン46に接続されない。図6に、本実施形態の液晶パネル20のデータライン46にデータ信号を入力した場合に、当該データライン46に接続されるスイッチ装置48を介してピクセル電極50に印加される電圧の変化を示す。図6では、比較として、従来技術の液晶パネルを用いて測定されたピクセル電極の電圧の変化をあわせて示す。なお、従来技術の液晶パネルは、第2方向において本実施形態の液晶パネル20と同一数の絵素が配置されている。本実施形態の液晶パネル20では、従来技術の液晶パネルに比べて、各データライン46に接続されるスイッチ装置48の数が少なく、スイッチ装置48が接続されることによる寄生容量及び配線抵抗の増大も少ない。そのため、データライン46のインピーダンスを、従来技術の液晶パネルに比べて抑制することができる。その結果、図6に一点鎖線で示す従来技術の液晶パネルのように、データ信号の電圧がピクセル電極50に印加されるまでの印加時間が、データ信号出力時間DTを超えて遅延してしまうことが抑制される。本実施形態の液晶パネル20では、印加時間がデータ信号出力時間DTを超えないことで、液晶パネル20の画質を高く維持することができる。2本実施形態の液晶パネル20では、各ガラス基板40に形成されるゲートライン44の数が従来技術の液晶パネルに比べて少なく、ゲートオン期間Gonを従来技術の液晶パネルに比べて長期化することができる。そのため、データ信号出力時間DTを従来技術の液晶パネルに比べて長期化することができ、データ信号の電圧をピクセル電極50に印加しやすい。また、基準時間TKを従来技術の液晶パネルに比べて長期化することができ、立ち上がり時間が基準時間TKを超えることを抑制しやすい。3本実施形態の液晶パネル20では、データライン46に沿う第2方向において、第1絵素42Aと第2絵素42Bが交互に配置されており、第1絵素42Aと第2絵素42Bが略同数配置される。そのため、第1絵素42Aのスイッチ装置48によるデータライン46Aのインピーダンスの増加と、第2絵素42Bのスイッチ装置48によるデータライン46Bのインピーダンスの増加とを、同程度に抑えることができる。これにより、例えば、第2方向に配置される第1絵素42Aが第2絵素42Bよりも多く、これに伴って、データライン46Aのインピーダンスがデータライン46Bのインピーダンスよりも増加し、データライン46Aに接続される第1絵素42Aの立ち上がり時間が、基準時間TKを超えて遅延してしまうことが抑制される。また、データライン46Aに接続される第1絵素42Aの画質と、データライン46Bに接続される第2絵素42Bの画質が異なり、液晶パネル20全体の画質が低下してしまうことが抑制される。<実施形態3>実施形態3を、図7または図8を用いて説明する。本実施形態では、液晶パネル20における第1絵素42Aと第2絵素42Bの配列が実施形態1及び実施形態2と異なる。以下の説明では、実施形態1と実施形態2と同一の内容については重複した記載を省略する。1.表示装置の構成図7に、実施形態3の液晶パネル20の等価回路を示す。液晶パネル20では、第1方向にゲートライン4444A、44B及びコモンライン5454A、54Bが設けられており、第2方向にデータライン4646A、46Bが設けられている。図7に示す等価回路のうち、ガラス基板40Aに形成される等価回路を紙面右上部に示し、ガラス基板40Bに形成される等価回路を紙面右下部に示す。ガラス基板40Aには、ゲートライン44A、コモンライン54A及びデータライン46Aが設けられている。また、ガラス基板40Bには、ゲートライン44B、コモンライン54B及びデータライン46Bが設けられている。本実施形態の液晶パネル20では、第1方向及び第2方向において複数の絵素42が設けられている。本実施形態の液晶パネル20では、第1方向及び第2方向において、第1絵素42Aと第2絵素42Bが交互に配置されている。つまり、複数のゲートライン44及び複数のデータライン46によって格子状に定義される絵素領域Eにおいて、第1絵素42A及び第2絵素42Bが千鳥格子状に配置されている。2.本発明の効果1本実施形態の液晶パネル20では、ゲートライン44に沿う第1方向において、第1絵素42Aと第2絵素42Bが交互に配置されており、第1方向に沿って設けられる絵素42のスイッチ装置48の全てが、同一のゲートライン44に接続されない。そのため、立ち上がり時間が基準時間TKを超えることが抑制される等、実施形態1と同一の効果を得ることができ、液晶パネル20の画質を高く維持することができる。2本実施形態の液晶パネル20では、データライン46に沿う第2方向において、第1絵素42Aと第2絵素42Bが交互に配置されており、第2方向に沿って設けられる絵素42のスイッチ装置48の全てが、同一のデータライン46に接続されない。そのため、印加時間がデータ信号出力時間DTを超えることが抑制される等、実施形態2と同一の効果を得ることができ、液晶パネル20の画質を高く維持することができる。<他の実施形態>本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。1上記実施形態では、液晶パネル20の第1方向と第2方向の少なくとも一方において、第1絵素42Aと第2絵素42Bが交互に配置されている例を用いて説明を行ったが、本発明はこれに限られない。例えば、第1絵素42Aと第2絵素42Bが数個単位で交互に配置されていてもよい。また、例えば、第1方向において、半分から左側に存在する絵素42が第1絵素42Aであり、半分から右側に存在する絵素42が第2絵素42Bであっても良い。同様に、第2方向において、半分から上側に存在する絵素42が第1絵素42Aであり、半分から下側に存在する絵素42が第2絵素42Bであっても良い。2上記実施形態では、液晶パネル20の第1方向と第2方向の少なくとも一方において、第1絵素42Aと第2絵素42Bが略同数含まれる例を用いて説明を行ったが、本発明はこれに限られない。例えば、ゲートライン44に沿う第1方向において1つでも第2絵素42Bが含まれていれば、第1方向において全ての絵素42が第1絵素42Aである従来技術の液晶パネルに比べて、ガラス基板40Aに形成されるゲートライン44Aのインピーダンスの増加を抑える効果を得ることができる。同様に、データライン46に沿う第2方向において1つでも第2絵素42Bが含まれていれば、第2方向において全ての絵素42が第1絵素42Aである従来技術の液晶パネルに比べて、ガラス基板40Aに形成されるデータライン46Aのインピーダンスの増加を抑える効果を得ることができる。さらには、液晶パネル20に1つでも第2絵素42Bが含まれていれば、第2絵素42Bに第1方向及び第2方向に隣接する第1絵素42Aに信号を入力するゲートライン44A及びデータライン46Aのインピーダンスの増加を抑える効果を得ることができる。