表面SOを有する炭化珪素基板90を準備する工程と、前記炭化珪素基板の前記表面上にエッチングストップ層50を形成する工程と、前記エッチングストップ層上にマスク層31を堆積する工程と、前記マスク層に、第1の側壁S1によって取り囲まれた第1の開口部P1を形成する工程と、前記第1の開口部を経由したイオン注入によって、前記炭化珪素基板中に前記表面から第1の深さD1まで、第1導電型を有する第1の不純物領域23を形成する工程と、前記第1の不純物領域を形成する工程の後に、前記マスク層が設けられた前記エッチングストップ層上にスペーサ層32を堆積することによって、前記マスク層および前記スペーサ層を有するマスク部30を形成する工程とを備え、前記スペーサ層は前記第1の開口部内において前記第1の側壁および前記エッチングストップ層を覆い、さらに前記第1の開口部内の前記スペーサ層を異方的にエッチングすることによって、前記マスク部に、第2の側壁S2によって取り囲まれた第2の開口部P2を形成する工程と、前記第2の開口部を経由したイオン注入によって、前記炭化珪素基板中に前記表面から前記第1の深さよりも小さい第2の深さD2まで、前記第1導電型と異なる第2導電型を有する第2の不純物領域24を形成する工程とを備え、前記第2の側壁は、前記第2の深さと同じ高さに渡って、前記表面に対する角度AWが90°±10°である、炭化珪素半導体装置の製造方法。前記第2の不純物領域を形成する工程の後に、前記マスク部を除去する工程をさらに備える、請求項1に記載の炭化珪素半導体装置の製造方法。前記マスク部を除去する工程の後に、前記炭化珪素基板上にゲート絶縁膜およびゲート電極を形成する工程をさらに備える、請求項2に記載の炭化珪素半導体装置の製造方法。前記第1の側壁は、前記第1の深さと同じ高さに渡って、前記表面に対する角度が90°±10°である、請求項1に記載の炭化珪素半導体装置の製造方法。前記第2の不純物領域を形成する工程におけるイオン注入角度AIは、0°以上6°以下である、請求項1に記載の炭化珪素半導体装置の製造方法。前記第2の側壁は、前記表面に対する角度が90°±10°である部分を含み、前記部分の高さは0.5μm以上2.5μm以下である、請求項1に記載の炭化珪素半導体装置の製造方法。前記第2の不純物領域を形成する工程におけるイオン注入角度は3°以上6°以下であり、前記炭化珪素基板の表面は、六方晶の0-33-8面である、請求項1に記載の炭化珪素半導体装置の製造方法。前記第2の不純物領域を形成する工程におけるイオン注入角度は0°であり、前記炭化珪素基板の表面は、イオン注入におけるチャネリング現象を防止するように六方晶の{0001}面から3°以上傾いている、請求項1に記載の炭化珪素半導体装置の製造方法。前記マスク層は酸化珪素およびポリシリコンのいずれかから作られている、請求項1に記載の炭化珪素半導体装置の製造方法。前記スペーサ層は酸化珪素およびポリシリコンのいずれかから作られている、請求項1に記載の炭化珪素半導体装置の製造方法。前記エッチングストップ層の材料は前記マスク層の材料と異なる、請求項1に記載の炭化珪素半導体装置の製造方法。前記エッチングストップ層は、窒化珪素層、ポリシリコン層、酸化珪素層、窒化酸化珪素層、およびチタン層の少なくともいずれかを含む、請求項11に記載の炭化珪素半導体装置の製造方法。前記エッチングストップ層の厚さは10nm以上500nm以下である、請求項12に記載の炭化珪素半導体装置の製造方法。前記エッチングストップ層はチタン層を含み、前記エッチングストップ層と前記炭化珪素基板との間に、酸化珪素およびポリシリコンのいずれかから作られた下地層51をさらに備える、請求項11に記載の炭化珪素半導体装置の製造方法。前記炭化珪素基板中において前記表面と前記第1の不純物領域とをつなぐ第3の不純物領域125を形成する工程をさらに備え、前記第3の不純物領域は、前記第1導電型を有し、かつ前記第1の不純物領域の不純物濃度よりも高い不純物濃度を有する、請求項1に記載の炭化珪素半導体装置の製造方法。上記方法では、不純物領域の広がりが、ゲート電極の傾斜面の形成の精度に大きく依存する。このため不純物領域の広がりの誤差が大きくなってしまう。本発明は、上記の問題点に鑑みてなされたものであり、その目的は、不純物領域の広がりの精度を高めることができる、炭化珪素半導体装置の製造方法を提供することである。本発明の炭化珪素半導体装置の製造方法によれば、以下の工程が行われる。表面を有する炭化珪素基板が準備される。炭化珪素基板の表面上にエッチングストップ層が形成される。エッチングストップ層上にマスク層が堆積される。マスク層に、第1の側壁によって取り囲まれた第1の開口部が形成される。第1の開口部を経由したイオン注入によって、炭化珪素基板中に表面から第1の深さまで、第1導電型を有する第1の不純物領域が形成される。第1の不純物領域を形成する工程の後に、マスク層が設けられたエッチングストップ層上にスペーサ層を堆積することによって、マスク層およびスペーサ層を有するマスク部が形成される。スペーサ層は第1の開口部内において第1の側壁およびエッチングストップ層を覆う。第1の開口部内のスペーサ層を異方的にエッチングすることによって、マスク部に、第2の側壁によって取り囲まれた第2の開口部が形成される。第2の開口部を経由したイオン注入によって、炭化珪素基板中に表面から第1の深さよりも小さい第2の深さまで、第1導電型と異なる第2導電型を有する第2の不純物領域が形成される。第2の側壁は、第2の深さと同じ高さに渡って、表面に対する角度が90°±10°である。なお90°±10°とは、80°以上100°以下を意味する。上記製造方法によれば、マスク部の第2の側壁は、第2の不純物領域の第2の深さと同じ高さに渡って、炭化珪素基板の表面に対する角度が90°±10°、すなわち略垂直である。これにより、第2の不純物領域の形成のためのイオン注入の際に、第2の側壁近傍において第2の側壁の傾斜のためにマスク部の厚さが薄くなる領域がほとんどなくなる。よって第2の側壁近傍におけるマスク部を経由しての炭化珪素基板中へのイオンの侵入を抑えることができる。これにより、マスク部によって被覆された部分に不純物領域がほとんど形成されないようにすることができる。よって第2の不純物領域の広がりの精度を高めることができる。好ましくは、第2の不純物領域が形成された後にマスク部が除去される。これにより、炭化珪素基板のうちマスク部によって覆われていた部分を露出することができる。さらに好ましくは、マスク部が除去された後に、炭化珪素基板上にゲート絶縁膜およびゲート電極が形成される。これにより、第1および第2の不純物領域の形成のためのイオン注入に晒されることによる変質のないゲート絶縁膜およびゲート電極を形成することができる。好ましくは、第1の側壁は、第1の深さと同じ高さに渡って、表面に対する角度が90°±10°である。これにより、第1の不純物領域の形成のためのイオン注入の際に、第1の側壁近傍において第1の側壁の傾斜のためにマスク部の厚さが薄くなる領域がほとんどなくなる。よって第1の側壁近傍におけるマスク部を経由しての炭化珪素基板中へのイオンの侵入を抑えることができる。これにより、マスク部によって被覆された部分に不純物領域がほとんど形成されないようにすることができる。よって第1の不純物領域の広がりの精度を高めることができる。好ましくは、第2の不純物領域を形成する工程におけるイオン注入角度は、0°以上6°以下である。すなわちイオン注入は、炭化珪素基板の表面に対して略垂直に行われる。これにより、イオン注入角度がより大きい場合に比して、第2の側壁近傍におけるマスク部を経由しての炭化珪素基板中へのイオンの侵入をより抑えることができる。好ましくは、第2の側壁は、炭化珪素基板の表面に対する角度が90°±10°である部分を含み、この部分の高さは0.5μm以上2.5μm以下である。この高さが0.5μm以上であることによって、マスク部を経由しての炭化珪素基板中へのイオンの侵入をより抑えることができる。この高さが2.5μm以下であることによって、より薄いマスク部を用いることができるので、マスク部の応力に起因した炭化珪素基板の反りを抑えることができる。第2の不純物領域を形成する工程におけるイオン注入角度が3°以上6°以下であり、かつ、炭化珪素基板の表面が六方晶の0-33-8面であってもよい。炭化珪素基板の表面が六方晶の0-33-8面であることによって、表面におけるキャリアのチャネル移動度を高めることができる。またイオン注入角度が3°以上であることによって、注入されたイオンの炭化珪素基板中でのチャネリングを抑制することができる。第2の不純物領域を形成する工程におけるイオン注入角度が0°であり、かつ、炭化珪素基板の表面が、イオン注入におけるチャネリング現象を防止するように六方晶の{0001}面から3°以上傾いていてもよい。イオン注入角度が0°であることによって、第2の側壁近傍におけるマスク部を経由しての炭化珪素基板中へのイオンの侵入をより抑えることができる。好ましくはマスク層は、酸化珪素およびポリシリコンのいずれかから作られている。好ましくはスペーサ層は、酸化珪素およびポリシリコンのいずれかから作られている。好ましくはエッチングエッチングストップ層の材料は前記マスク層の材料と異なる。より好ましくは、エッチングストップ層は、窒化珪素層、ポリシリコン層、酸化珪素層、窒化酸化珪素層、およびチタン層の少なくともいずれかを含む。さらに好ましくはエッチングストップ層の厚さは10nm以上500nm以下である。前記エッチングストップ層がチタン層を含む場合、好ましくはエッチングストップ層としてのチタン層と炭化珪素基板との間に、酸化珪素およびポリシリコンのいずれかから作られた下地層が設けられる。以上の説明から明らかなように、本発明によれば、不純物領域の広がりの精度を高めることができる。以下、図面に基づいて本発明の実施の形態を説明する。実施の形態1図1に示すように、本実施の形態の炭化珪素半導体装置は、MOSFET100であり、具体的には、縦型DiMOSFETDoubleImplantedMOSFETである。MOSFET100は、エピタキシャル基板90、酸化膜126、ソース電極111、上部ソース電極127、ゲート電極110、およびドレイン電極112を有する。エピタキシャル基板90は、単結晶基板80、バッファ層121、耐圧保持層122、p領域123、およびn領域124を有する。MOSFET100の平面形状図1の上方向から見た形状は、たとえば、2mm以上の長さの辺からなる長方形または正方形である。単結晶基板80およびバッファ層121はn型の導電型を有する。単結晶基板80は、好ましくは炭化珪素から作られている。バッファ層121におけるn型の導電性不純物の濃度は、たとえば5×1017cm3である。またバッファ層121の厚さは、たとえば0.5μmである。耐圧保持層122は、バッファ層121上に形成されており、また導電型がn型の炭化珪素からなる。たとえば、耐圧保持層122の厚さは10μmであり、そのn型の導電性不純物の濃度は5×1015cm3である。エピタキシャル基板90の表面SOには、導電型がp型である複数のp領域123が互いに間隔を隔てて形成されている。また表面SOには、各p領域123の内部に位置するようにn領域124が形成されている。表面SO上においてp領域123は、n領域124および耐圧保持層122の間に挟まれ、かつ酸化膜126を介してゲート電極110に覆われたチャネル領域を有する。チャネル領域はチャネル長CLを有する。表面SOにおいて複数のp領域123の間から露出する耐圧保持層122上には酸化膜126が形成されている。具体的には、酸化膜126は、一方のp領域123におけるn領域124上から、p領域123、2つのp領域123の間において露出する耐圧保持層122、他方のp領域123および当該他方のp領域123におけるn領域124上にまで延在するように形成されている。酸化膜126上にはゲート電極110が形成されている。よって酸化膜126のうちその上部にゲート電極110が形成された部分はゲート絶縁膜としての機能を有する。また、n領域124上にはソース電極111が形成されている。ソース電極111の一部はp領域123に接してもよい。ソース電極111上には上部ソース電極127が形成されている。次にMOSFET100の製造方法について説明する。図2に示すように、表面SOを有するエピタキシャル基板90炭化珪素基板が準備される。具体的には、単結晶基板80の主面上にバッファ層121が形成され、バッファ層121上に耐圧保持層122が形成される。バッファ層121は、導電型がn型の炭化珪素からなり、その厚さは、たとえば0.5μmとされる。またバッファ層121における導電型不純物の濃度は、たとえば5×1017cm3とされる。耐圧保持層122の厚さは、たとえば10μmとされる。また耐圧保持層122におけるn型の導電性不純物の濃度は、たとえば5×1015cm3とされる。図3に示すように、エピタキシャル基板90の表面SO上にエッチングストップ層50が形成される。好ましくは、エッチングストップ層50の材料は、後述するマスク層31図4の材料と異なる。好ましくはエッチングストップ層50は窒化珪素層またはチタン層である。チタン層の厚さは、たとえば50nm以上200nm以下である。図4に示すように、エッチングストップ層50上にマスク層31が堆積される。好ましくはマスク層31は、酸化珪素およびポリシリコンのいずれかから作られる。図5に示すように、マスク層31上にフォトレジストパターン40が形成される。図6に示すように、フォトレジストパターン40をマスクとした異方性エッチングE1により、マスク層31がパターニングされる。残留したフォトレジストパターン40が除去される。図7に示すように、上記エッチングによってマスク層31に、側壁S1第1の側壁によって取り囲まれた開口部P1第1の開口部が形成される。図8に示すように、開口部P1を経由したイオン注入J1によって、エピタキシャル基板90中に表面SOから深さD1第1の深さまで、p型第1導電型を有するp領域123第1の不純物領域が形成される。図9に示すように、その後、マスク層31が設けられたエッチングストップ層50上にスペーサ層32を堆積することによって、マスク層31およびスペーサ層32を有するマスク部30が形成される。スペーサ層32は開口部P1内において側壁S1およびエッチングストップ層50を覆う。好ましくはスペーサ層32は、酸化珪素およびポリシリコンのいずれかから作られる。図10に示すように、開口部P1内のスペーサ層32が異方性エッチングE2によりパターニングされる。図11に示すように、これによりマスク部30に、側壁S2第2の側壁によって取り囲まれた開口部P2第2の開口部が形成される。図12に示すように、開口部P2を経由したイオン注入J2によって、エピタキシャル基板90中に表面SOから深さD1よりも小さい深さD2第2の深さまで、n型第2導電型を有するn領域124第2の不純物領域が形成される。図16にさらに詳しく示すように、側壁S2図11のうち、高さHTに渡る部分S2Lの全体は、表面SOに対する角度AWが90°±10°であり、好ましくは90°±5°である。高さHTは深さD2と同じ、またはそれ以上である。上記のように側壁S2は、表面SOに対する角度AWが90°±10°である部分を含む。この部分の高さは、好ましくは0.5μm以上2.5μm以下である。また表面SOに対する角度AWが90°±5°である部分を側壁S2が含む場合、この部分の高さは、好ましくは0.5μm以上2.5μm以下である。好ましくは、側壁S1図7は、深さD1図8と同じ高さに渡って、表面SOに対する角度が90°±10°であり、好ましくは90°±5°である。好ましくは、図16に示すように、イオン注入J2図12におけるイオンビームの進行方向ILと、表面SOの法線NLとの角度、すなわちイオン注入角度AIは、0°以上6°以下である。n領域124を形成する工程におけるイオン注入角度AIが3°以上6°以下であり、かつ、エピタキシャル基板90の表面SOが六方晶の0-33-8面であってもよい。またn領域124を形成する工程におけるイオン注入角度AIが0°であり、かつ、エピタキシャル基板90の表面SOが、イオン注入におけるチャネリング現象を防止するように六方晶の{0001}面から3°以上6°以下傾いていてもよい。さらに図13に示すように、その後、マスク部30およびエッチングストップ層50が除去される。また活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度1700°Cで30分間のアニールが行われる。図14に示すように、エピタキシャル基板90上に、ゲート絶縁膜としての機能を有することになる酸化膜126が形成される。具体的には、耐圧保持層122と、p領域123と、n領域124との上を覆うように、酸化膜126が形成される。この形成はドライ酸化熱酸化により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が1200°Cであり、また加熱時間が30分である。その後、窒化アニール工程が行われる。具体的には、一酸化窒素NO雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が1100°Cであり、加熱時間が120分である。この結果、耐圧保持層122、p領域123、およびn領域124の各々と、酸化膜126との界面近傍に、窒素原子が導入される。なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴンArガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が1100°Cであり、加熱時間が60分である。図15に示すように、ソース電極111が、以下のように形成される。酸化膜126上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜126のうちn領域124上に位置する部分がエッチングにより除去される。これにより酸化膜126に開口部が形成される。次に、この開口部においてn領域124と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去リフトオフが行われる。この導体膜は、金属膜であってもよく、たとえばニッケルNiからなる。このリフトオフの結果、ソース電極111が形成される。なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴンArガスの雰囲気中、加熱温度950°Cで2分の熱処理が行なわれる。再び図1を参照して、ソース電極111上に上部ソース電極127が形成される。また、酸化膜126上にゲート電極110が形成される。また、単結晶基板80の裏面図中、下面上にドレイン電極112が形成される。以上によりMOSFET100図1が得られる。本実施の形態によれば、図16に示すように、マスク部30の側壁S2図11は、n領域124の深さD2と同じ高さHTに渡って、エピタキシャル基板90の表面SOに対する角度AWが90°±10°である。これにより、n領域124の形成のためのイオン注入の際に、側壁S2近傍において側壁S2の傾斜のためにマスク部30の厚さが薄くなる領域がほとんどなくなる。よって側壁S2近傍におけるマスク部30を経由してのエピタキシャル基板90中へのイオンの侵入を抑えることができる。これにより、マスク部30によって被覆された部分にn領域124がほとんど形成されないようにすることができる。よってn領域124の広がりの精度を高めることができる。特に、チャネル長CL図1の精度を高めることができる。好ましくは、n領域124が形成された後にマスク部30が除去される。これにより、エピタキシャル基板90のうちマスク部30によって覆われていた部分を露出することができる。さらに好ましくは、マスク部30が除去された後に、エピタキシャル基板90上に酸化膜126ゲート絶縁膜およびゲート電極110が形成される。これにより、p領域123およびn領域124の形成のためのイオン注入に晒されることによる変質のないゲート絶縁膜およびゲート電極を形成することができる。好ましくは、側壁S1図7は、深さD1と同じ高さに渡って、表面SOに対する角度が90°±10°である。これにより、p領域123の形成のためのイオン注入の際に、側壁S1近傍において側壁S1の傾斜のためにマスク部30の厚さが薄くなる領域がほとんどなくなる。よって側壁S1近傍におけるマスク部30を経由してのエピタキシャル基板90中へのイオンの侵入を抑えることができる。これにより、マスク部30によって被覆された部分にp領域123がほとんど形成されないようにすることができる。よってp領域123の広がりの精度を高めることができる。好ましくは、図16に示すように、n領域124を形成する工程におけるイオン注入角度AIは、0°以上6°以下である。これにより、イオン注入角度がより大きい場合に比して、側壁S2図11近傍におけるマスク部30を経由してのエピタキシャル基板90中へのイオンの侵入をより抑えることができる。好ましくは、側壁S2図11は、図16に示すように、エピタキシャル基板90の表面SOに対する角度AWが90°±10°である部分を含み、この部分の高さは0.5μm以上2.5μm以下である。この高さが0.5μm以上であることによって、マスク部30を経由してのエピタキシャル基板90中へのイオンの侵入をより抑えることができる。この高さが2.5μm以下であることによって、マスク部30の応力に起因した炭化珪素基板の反りを抑えることができる。n領域124を形成する工程におけるイオン注入角度AI図16が3°以上6°以下であり、かつ、エピタキシャル基板90の表面SOが六方晶の0-33-8面であってもよい。エピタキシャル基板90の表面SOが六方晶の0-33-8面であることによって、表面SOにおけるキャリアのチャネル移動度を高めることができる。またイオン注入角度AIが3°以上であることによって、注入されたイオンのエピタキシャル基板90中でのチャネリングを抑制することができる。n領域124を形成する工程におけるイオン注入角度AI図16が0°であり、かつ、エピタキシャル基板90の表面SOが、イオン注入におけるチャネリング現象を防止するように六方晶の{0001}面から3°以上傾いていてもよい。イオン注入角度AIが0°であることによって、側壁S2近傍におけるマスク部30を経由してのエピタキシャル基板90中へのイオンの侵入をより抑えることができる。なお図3の工程の変形例として、エッチングストップ層50としてのチタン層とエピタキシャル基板90との間に、酸化珪素およびポリシリコンのいずれかから作られた下地層51図17が設けられてもよい。下地層51により、チタン層、すなわち金属層によるエピタキシャル基板90の汚染を防止することができる。また本実施の形態においてエッチングストップ層として窒化珪素層またはチタン層が例示されているが、エッチングストップ層の構成はこれに限定されるものではない。エッチングストップ層は、たとえば、窒化珪素層、ポリシリコン層、酸化珪素層、窒化酸化珪素層、およびチタン層のいずれであってもよく、またこれらの層の少なくともいずれかを含む積層体から作られた層であってもよく、またこれらの層の2つ以上を含む積層体から作られた層であってもよい。エッチングストップ層の厚さの下限は、好ましくは10nmであり、より好ましくは30nmであり、さらに好ましくは50nmである。またエッチングストップ層の厚さの上限は、好ましくは500nmであり、より好ましくは400nmであり、さらに好ましくは300nmである。実施の形態2図18に示すように、本実施の形態の炭化珪素半導体装置は、MOSFET200であり、具体的には、縦型DiMOSFETである。MOSFET200はn領域124図1の代わりにn領域124aおよびn領域124bを有する。n領域124aおよびn領域124bは、表面SO上において互いに間隔を空けて配置されている。n領域124aおよびn領域124bの間のp領域123は、表面SOに達しており、かつソース電極111に接している。次にMOSFET200の製造方法について説明する。なお実施の形態1における製造方法のうち図9の工程までは、本実施の形態においても同様に行われる。図19に示すように、開口部P1内において、側壁S1から離れて配置されるようにスペーサ層32上にフォトレジストパターン41が形成される。図20に示すように、開口部P1内のスペーサ層32が、フォトレジストパターン41をマスクとして、異方性エッチングE2によりパターニングされる。残留したフォトレジストパターン41が除去される。図21に示すように、開口部P2のうちスペーサ層32が除去されている部分を経由したイオン注入J2によって、n型第2導電型を有するn領域第2の不純物領域124aおよび124bが形成される。なおn領域124aおよび124bの各々の深さはn領域124図16の深さD2と同じであり、また本実施の形態においてもイオン注入J2の際に実施の形態1と同様に側壁S2は部分S2L図16を有する。なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態によれば、図18に示すように、n領域124aおよびn領域124bの間のp領域123は、表面SOに達しており、かつソース電極111に接している。この構成により、p領域123の電位が安定化される。またn領域124aおよびn領域124bを分離するためのマスクは、マスク層31のパターニング図6とは独立して形成される。よってマスク層31のパターニングの難易度が高くなることはない。実施の形態3図22に示すように、本実施の形態のMOSFET300のエピタキシャル基板90はp領域125第3の不純物領域を有する。p領域125は、表面SOとp領域123とをつないでいる。またp領域125の不純物濃度は、p領域123の不純物濃度よりも高い。好ましくはp領域125は、n領域124を貫いてp領域123へ至るように形成されている。ソース電極111は、n領域124およびp領域125上に形成されている。実施の形態1と同様に、表面SO上においてp領域123は、チャネル長CLを有するチャネル領域をなしている。チャネル長CLは好ましくは0.1μm以上1.5μm以下である。次にMOSFET300の製造方法について説明する。なお製造方法の前半は、実施の形態1の第1~第12工程図2~図13とほぼ同様であるため、その説明を省略する。図23に示すように、表面SO上に、エッチングストップ層50aが形成される。エッチングストップ層50aの形成は、上述したエッチングストップ層50と同様に形成され得る。次にエッチングストップ層50a上にマスク層31aが形成される。マスク層31aは、上述したマスク層31と同様に形成され得る。図24に示すように、マスク層31aに開口部が形成される。この開口部は、平面視図24の上方からの視野においてエッチングストップ層50aの一部を露出している。エッチングストップ層50aのうちこの開口部によって露出された部分は、この開口部によって露出されていない部分に取り囲まれている。次にこの開口部を経由したイオン注入J3がエピタキシャル基板90中へ行われる。図25に示すように、上記のイオン注入によってエピタキシャル基板90中にp領域125が形成される。図26に示すように、その後、マスク層31aおよびエッチングストップ層50aが除去される。また活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度1700°Cで30分間のアニールが行われる。なおこのアニール工程が行われることで、図13の工程におけるアニールは省略され得る。図27および図28のそれぞれに示すように、図14および図15の工程とほぼ同様の工程が行われる。以上によりMOSFET300図22が得られる。本実施の形態によれば、p領域123がp領域125によってソース電極111に接続されることで、p領域123の電位が安定化される。なお本実施の形態の製造方法の前半においては、実施の形態1の図2~図13の工程とほぼ同様の工程が行われたが、代わりに、実施の形態2の図19~図21の工程とほぼ同様の工程が行われてもよい。この場合は、n領域124aおよび124b図21の間にp領域125が形成され得る。上記各実施の形態において、p型とn型とが入れ替えられてもよい。また上記各実施の形態においては炭化珪素基板としてエピタキシャル基板90が用いられるが、代わりに、炭化珪素単結晶基板が用いられてもよい。今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。