"画像に対して行列状に規定される複数の画素の画素データを取得する取得部と、取得された前記画素データを記憶する記憶部と、前記記憶部に記憶されている画素データを用いて前記画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する変換部と、を有し、前記取得部は、前記入力画像の各行に含まれる複数の画素の画素データを、複数回に分けて読み込み、前記変換部は、画素数を増減するための拡大処理または縮小処理を、前記記憶部に読み込まれた画素の順番で実行する画像変換装置。前記取得部は、前記入力画像を行方向において複数の分割領域に分割した場合の分割領域毎に、前記入力画像の複数の画素データを読み込み、前記変換部は、前記分割領域毎に拡大処理または縮小処理を実行し、拡大処理または縮小処理を前記分割領域の個数で繰り返す請求項1記載の画像変換装置。前記取得部は、各分割領域の処理において、前記分割領域の複数行の画素データを、行毎に順番に取得し、前記変換部は、前記記憶部に記憶される複数行の画素データに基づいて、出力画像の各行の複数の画素データを生成する請求項1または2記載の画像変換装置。前記取得部および前記変換部を制御する制御部を更に有し、前記記憶部は、一定の記憶容量を有し、前記制御部は、前記記憶部の記憶容量に基づいて画像の分割数を決定し、前記取得部に、前記入力画像を、前記分割数で分けた分割領域毎に読み込ませ、前記変換部に、読み込まれた分割領域毎の拡大処理または縮小処理を、前記分割数で繰り返えさせる請求項1から3のいずれか一項記載の画像変換装置。前記制御部に制御されて、前記変換部により処理された分割領域の画素データを出力する出力部を更に有し、前記出力部は、前記変換部により処理された複数の分割領域の画素データを、前記変換部により処理された順番で分割領域毎に出力する請求項4記載の画像変換装置。前記制御部は、前記取得部に入力画像の各分割領域を取得させる場合に、各分割領域が隣接する他の分割領域と重なり領域を持つように、前記入力画像を前記分割数で分割した場合より大きいサイズの領域を前記取得部に取得させ、前記変換部は、前記入力画像を前記分割数で分割した場合より大きいサイズの分割領域について拡大処理または縮小処理を実行する請求項4または5記載の画像変換装置。前記出力部は、前記変換部で処理された出力画像についての各分割領域の画素データのうち、前記出力画像を前記分割数で分割した場合の領域内の画素データを出力し、かつ、前記重なり領域の画素データを出力しないように、前記変換部で生成された各分割領域の画素データの出力を制御する請求項6記載の画像変換装置。前記取得部は、各分割領域の処理において、画素データを分割領域の1行毎に読み込み、前記変換部は、前記記憶部に記憶される入力画像の分割領域についての複数行の画素データから、出力画像の分割領域についての各行の画素データを生成し、前記出力部は、前記変換部により生成された分割領域の各行の画素数をカウンタでカウントすることにより、前記出力画像を前記分割数で分割した場合の領域内の画素データを出力し、かつ、前記重なり領域の画素データを出力しないように、前記変換部で生成された出力画像の各分割領域の画素データの出力を制御する請求項7記載の画像変換装置。前記変換部は、出力画像の各画素データを、入力画像において当該画素に対応する複数の画素データに基づいて生成し、前記制御部は、前記取得部に入力画像の分割領域の各行を取得させる場合に、前記重なり領域の画素データとして、前記記憶部の記憶容量に対応した所定数の画素データを取得させる請求項6から8のいずれか一項記載の画像変換装置。前記制御部は、前記記憶部の記憶容量において記憶可能な1行の画素数から、入力画像についての複数の分割領域のうちの、両側を分割領域に挟まれた分割領域についての両側の重なり領域の画素数を減じた画素数を、すべての分割領域に共通する行方向の最大の画素数とし、取得される画像の各行を前記最大の画素数毎に分割するように分割数を決定し、前記取得部により取得させる分割領域として、前記入力画像を前記分割数で分割して得られる各領域に対して、各々の領域についての重なり領域を追加して得られる領域を取得させる請求項4から9のいずれか一項記載の画像変換装置。前記制御部は、入力画像の分割領域の境界の画素列と、これに対応する出力画像の分割領域の境界の画素列とについての相対オフセットを演算し、前記変換部は、出力画像の各分割領域の画素データを演算する際に、前記相対オフセットを用いる請求項4から10のいずれか一項記載の画像変換装置。前記制御部は、前記取得部による画像データの取得に先立って、取得する入力画像の分割処理の要否を判断し、入力画像の分割処理が不要である場合には、前記取得部に、入力画像の全体を行毎に読み込ませ、前記変換部に、入力画像についての拡大処理または縮小処理を1回で実行させる請求項1から11のいずれか一項記載の画像変換装置。画像に対して行列状に規定される複数の画素についての画素データを取得する取得部と、取得された画素データを記憶する記憶部と、前記記憶部に記憶されている画素データを用いて画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する変換部と、を有する画像変換装置の画像変換方法であって、前記取得部は、入力画像の各行に含まれる複数の画素の画素データを、複数回に分けて読み込み、前記変換部は、画素数を増減するための拡大処理または縮小処理を、前記記憶部に読み込まれた画素の順番で実行する画像変換方法。画像に対して行列状に規定される複数の画素についての画素データを取得する取得部と、取得された画素データを記憶する記憶部と、前記記憶部に記憶されている画素データを用いて画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する変換部と、を有する画像変換装置において、前記取得部および前記変換部を制御する制御部としてのコンピュータに、入力画像についての分割数および該分割数で分割される複数の分割領域を決定するステップと、複数の分割領域についての拡大処理または縮小処理を前記分割数で繰り返すように、前記取得部に、入力画像の各行に含まれる複数の画素の画素データを、複数回に分けて読み込ませ、前記変換部に、画素数を増減するための拡大処理または縮小処理を、前記記憶部に読み込まれた画素の順番で実行させるステップと、を実行させるプログラム。画像に対して行列状に規定される複数の画素の画素データを有するデジタル画像データを記憶する外部メモリと、前記外部メモリから複数の画素データを読み込んで画像の拡大処理または縮小処理を実行する画像変換部とを有し、前記画像変換部は、前記外部メモリから画素データを取得する取得部と、取得された画素データを記憶する記憶部と、前記記憶部に記憶されている画素データを用いて画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する変換部と、を有し、前記取得部は、入力画像の各行に含まれる複数の画素の画素データを、複数回に分けて読み込み、前記変換部は、画素数を増減するための拡大処理または縮小処理を、前記記憶部に読み込まれた画素の順番で実行する電子機器。ところで、このような電子機器で用いられる画像変換装置は、一般的に、ラインメモリ、垂直補間フィルタ、水平補間フィルタを有する。そして、画像変換装置は、ラインメモリに画像をライン毎行毎に読み込む。垂直補間フィルタおよび水平補間フィルタは、ラインメモリに読み込まれたラインについての拡大縮小処理を実行する。具体的にはたとえば、画像変換装置は、まず、外部記憶装置から、画像を構成する複数の画素データを、画像のラスタスキャン方向にしたがって順番に読み込む。これにより、ラインメモリには、拡大縮小処理に必要となる複数行分の画素データが保持される。垂直補間フィルタおよび水平補間フィルタは、ラインメモリに記憶されている複数行分の画素データを用いて、拡大縮小処理を実行する。これにより、画像は、拡大または縮小される。たとえば外部記憶装置に記憶されていた画像において隣接する2行の間に1行分の画素データが追加されることにより、拡大された画像が生成される。また、たとえば外部記憶装置に記憶されていた画像において隣接する2行を1行分の画素データへ変換することにより、縮小された画像が生成される。変換により生成された画素データは、たとえば、画像変換装置から外部記憶装置へ出力され、さらに外部記憶装置から表示部へ出力される。このように電子機器で用いられる画像変換装置は、一般的に、変換処理に係る画像を、ラスタスキャン方向にしたがってライン毎に順番に処理する。このため、画像変換装置では、ラインメモリとして、少なくとも、処理に係る画像についての垂直フィルタタップ数と同数の複数ラインの画素データを記憶可能な記憶容量のものを使用する必要がある。その結果、デジタル放送の画像の高画素化により処理に係る画像のサイズが大きくなると、画像変換装置または電子機器は、入力される画像のサイズに対応した大容量のラインメモリを用いる必要がある。たとえば放送規格が高画質のものに変更される度に、電子機器は、ラインメモリの記憶容量を、その規格での画像サイズに対応させた容量に変更する必要がある。このように画像変換装置では、変換処理に用いる記憶部の記憶容量に起因した、処理可能な画像サイズの制限を解消することが求められている。本発明の第1の観点の画像変換装置は、画像に対して行列状に規定される複数の画素の画素データを取得する取得部と、取得された画素データを記憶する記憶部と、記憶部に記憶されている画素データを用いて画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する変換部と、を有する。そして、取得部は、入力画像の各行に含まれる複数の画素の画素データを、複数回に分けて読み込む。変換部は、画素数を増減するための拡大処理または縮小処理を、記憶部に読み込まれた画素の順番で実行する。本発明では、取得部が、入力画像の各行に含まれる複数の画素の画素データを、複数回に分けて読み込む。このため、本発明では、記憶部として、入力画像の各行のすべての画素の画素データを記憶可能なものを使用する必要がない。第2の観点の画像変換方法は、画像に対して行列状に規定される複数の画素についての画素データを取得する取得部と、取得された画素データを記憶する記憶部と、記憶部に記憶されている画素データを用いて画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する変換部と、を有する画像変換装置の画像変換方法である。そして、取得部は、入力画像の各行に含まれる複数の画素の画素データを、複数回に分けて読み込む。変換部は、画素数を増減するための拡大処理または縮小処理を、記憶部に読み込まれた画素の順番で実行する。第3の観点のプログラムは、画像に対して行列状に規定される複数の画素についての画素データを取得する取得部と、取得された画素データを記憶する記憶部と、記憶部に記憶されている画素データを用いて画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する変換部と、を有する画像変換装置において、取得部および変換部を制御する制御部としてのコンピュータに、入力画像についての分割数および該分割数で分割される複数の分割領域を決定するステップと、複数の分割領域についての拡大処理または縮小処理を分割数で繰り返すように、取得部に、入力画像の各行に含まれる複数の画素の画素データを、複数回に分けて読み込ませ、変換部に、画素数を増減するための拡大処理または縮小処理を、記憶部に読み込まれた画素の順番で実行させるステップと、を実行させる。第4の観点の電子機器は、画像に対して行列状に規定される複数の画素の画素データを有するデジタル画像データを記憶する外部メモリと、外部メモリから複数の画素データを読み込んで画像の拡大処理または縮小処理を実行する画像変換部とを有し、画像変換部は、外部メモリから画素データを取得する取得部と、取得された画素データを記憶する記憶部と、記憶部に記憶されている画素データを用いて画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する変換部と、を有する。そして、取得部は、入力画像の各行に含まれる複数の画素の画素データを、複数回に分けて読み込む。変換部は、画素数を増減するための拡大処理または縮小処理を、記憶部に読み込まれた画素の順番で実行する。本発明では、記憶部の記憶容量に起因した、処理可能な画像サイズの制限を解消することができる。以下、本発明の実施の形態を図面に関連付けて説明する。説明は以下の順に行う。1.第1実施形態画像変換装置の例。2.第2実施形態電子機器の例。<1.第1実施形態>[画像変換装置の構成]図1は、本発明の第1実施形態の画像変換装置1を示す概略ブロック図である。図1の画像変換装置1は、外部記憶部11、データバス12、制御部13として機能するCPUCentralProcessingUnit14、制御バス15、拡大縮小処理部16、インタフェイス部17を有する。画像変換装置1は、外部記憶部11に記憶されているデジタル画像データの画像を拡大処理または縮小処理し、画像変換装置1に接続された表示装置18へ出力する。表示装置18は、入力されるデジタル画像データに基づいて、拡大処理または縮小処理された画像を表示する。以下、処理前のデジタル画像データによる画像を、入力画像とよび、処理後のデジタル画像データによる画像を、出力画像とよぶ。外部記憶部11は、画像変換装置1の入出力に係るデジタル画像データを記憶する記憶部である。外部記憶部11は、たとえばDRAMDynamicRandomAccessMemoryである。DRAMは、CPU14を介さずにたとえば拡大縮小処理部16がアクセス可能な、たとえばDMADirectMemoryAccessモードを備えている。この他にもたとえば、外部記憶部11は、ハードディスクドライブ、フラッシュメモリ、RAMRandomAccessMemoryから選択された少なくとも1つの記憶部材で構成されてよい。また、外部記憶部11は、データバス12にコネクタ部を接続し、このコネクタ部に対して着脱可能とされてよい。外部記憶部11に記憶されるデジタル画像データは、複数の画素データピクセルデータを有する。複数の画素データは、画像に対して行列状に規定された複数の画素についてのデータである。画素データは、対応する画素についてのたとえばRGBRed,Green,Blueデータを有する。画素データは、原色系ではなく、補色系のデータであっても、モノトーンのデータであってもよい。デジタル画像データは、外部記憶部11において、画素毎のデータに展開された状態で記憶されても、複数の画素毎にまとめられた状態で記憶されてもよい。外部記憶部11に記憶されるデジタル画像データは、画素データ毎にアクセス可能なものであればよい。データバス12は、外部記憶部11、CPU14、拡大縮小処理部16、インタフェイス部17に接続される。CPU14、拡大縮小処理部16、インタフェイス部17は、データバス12を通じて外部記憶部11にアクセスする。一般的なデータバス12は、外部記憶部11についてのアクセス先を指定するアドレス線、アクセスに係るデータを入出力するデータ線、たとえばリードライトの制御に使用する制御線を有する。データバス12は、パラレルタイプのデータバス12ではなく、シリアルタイプのデータバス12でもよい。CPU14は、1または複数の演算コアを有する演算処理装置である。CPU14は、たとえば外部記憶部11に記憶されたプログラムを読み込んで演算コアで実行することにより、画像変換装置1の制御部13として機能する。CPU14により実行されるプログラムは、画像変換装置1の出荷前に外部記憶部11にインストールされたものでも、出荷後に外部記憶部11にインストールされたものでもよい。出荷後にインストールされるプログラムは、たとえばインターネットを通じてダウンロードしたものでも、CD-ROMCompactDiscReadOnlyMemoryのような記録媒体から取得したものでもよい。制御バス15は、CPU14、拡大縮小処理部16、インタフェイス部17に接続される。制御部13は、制御バス15を通じて、拡大縮小処理部16、インタフェイス部17を制御する。拡大処理または縮小処理を実行する場合、制御部13は、たとえば外部記憶部11に記憶されている入力画像の拡大処理または縮小処理のためのパラメータを、拡大縮小処理部16に設定する。制御部13は、入力画像の拡大処理または縮小処理を拡大縮小処理部16に実行させる。制御部13は、拡大処理または縮小処理により生成した出力画像のデジタル画像データをインタフェイス部17に出力させる。拡大縮小処理部16は、入力画像についての拡大処理または縮小処理を実行する。拡大縮小処理部16は、制御部13から実行指示があると、外部記憶部11から入力画像のデジタル画像データを読み込み、設定されたパラメータに基づいて画像を規定する画素数を増減させる。この際、拡大縮小処理部16は、処理に係る画像が入力画像の全体であるか一部であるかを判断することなく、パラメータで指定された範囲の画像についてラスタースキャン方向にしたがって1行ずつ処理を実行する。これにより、入力画像に対して規定されていた画素数を変換した出力画像が生成される。拡大縮小処理部16は、パラメータの指定に基づいて生成した出力画像のデジタル画像データを外部記憶部11に書き込む。これにより、外部記憶部11には、出力画像についてのデジタル画像データが記憶される。インタフェイス部17は、拡大縮小処理後の出力画像を、画像変換装置1の外へ出力する。インタフェイス部17は、制御部13から実行指示があると、外部記憶部11から出力画像のデジタル画像データを読み込み、画像変換装置1の外へ出力する。インタフェイス部17は、たとえば表示装置18に接続される。表示装置18は、たとえば液晶ディスプレイ、有機ELOrganicElectroLuminescenceディスプレイ、ブラウン管モニタによる表示部を有する。表示装置18は、入力された画像データによる画像を、表示部に表示する。表示装置18に表示される画像としては、たとえば、放送等に係る動画の各フレーム画像、静止画の画像がある。また、表示部に表示される画像は、たとえばウェブページのように、フレーム等を含む画像であってもよい。ウェブページ内に動画が含まれてもよい。[拡大縮小処理の説明]図1の拡大縮小処理部16には、制御部13により拡大縮小処理のための各種のパラメータが設定される。拡大縮小処理部16は、パラメータで指定された画像の領域部分画像について拡大処理または縮小処理を実行する。図1の拡大縮小処理部16は、画像の拡大縮小処理において、一般的な拡大縮小処理部100と同様に画像のラスタースキャン方向ここでは画像の行方向と一致する方向にしたがって、処理に係る画像を1行ずつ読み込む。また、後述するように、1つの入力画像を複数の分割領域に分けて処理するマルチパススケール処理を実行する場合には、拡大縮小処理部16は、分割領域毎の部分画像について拡大処理または縮小処理を実行する。拡大縮小処理部16は、画像の分割数と同数で、部分画像についての処理を繰り返す。なお、各分割領域の処理においては、一般的な拡大縮小処理部100が画像の全体に対して実行する処理と同様に、拡大縮小処理部16は、ラスタースキャン方向にしたがって分割領域の部分画像を1行ずつ読み込む。[一般的な拡大縮小処理の説明]図2は、図1の拡大縮小処理部16とは異なる、一般的な拡大縮小処理部100の構成を示すブロック図である。一般的な拡大縮小処理部100は、たとえば取得部101、ラインメモリ102、補間フィルタ103を有する。また、図2には、一般的な拡大縮小処理を説明するために、一般的な拡大縮小処理部100の左側に入力画像を示し、右側に出力画像を示す。一般的な拡大縮小処理において、取得部101は、図2の入力画像に矢線で示すように、外部記憶部11から入力画像の画素データを1行ずつ読み込んで順番に取得する。取得部101は、入力画像の複数の画素データを、ラスタースキャン方向にしたがって上から順番に1行ずつ読み込む。ラインメモリ102は、たとえばRAMで構成される。ラインメモリ102は、取得部101により取得された入力画像の画素データを記憶する。ラインメモリ102は、後述する補間フィルタ103でのタップ数に対応した複数行の画素データを記憶可能であればよい。補間フィルタ103は、ラインメモリ102に記憶されている入力画像の複数行の画素データから、出力画像の各画素の画素データを生成する。補間フィルタ103は、フィルタのタップ数に応じた入力画像の複数行の画素データから、出力画像の各画素データを生成する。補間フィルタ103は、出力画像のラスタースキャン方向にしたがって、出力画像の複数の画素データを1行ずつ順番に生成する。そして、一般的な拡大縮小処理部100では、補間フィルタ103においてラスタースキャン方向にしたがって1行ずつ生成された出力画像の複数の画素データが、そのまま出力され、外部記憶部11に記憶される。これにより、外部記憶部11には、入力画像の画素数を変換した出力画像についての複数の画素データによるデジタル画像データが記憶される。なお、補間フィルタ103が入力画像に基づいて生成する出力画像の行数は、画像の拡大縮小倍率に応じた数となる。また、補間フィルタ103が入力画像に基づいて生成する出力画像の各行の画素数は、画像の拡大縮小倍率に応じた数となる。[一般的な拡大縮小処理の問題点]この一般的な拡大縮小処理部100において、所望の倍率の出力画像を得ようとする場合には、ラインメモリ102の容量として、入力画像の1ラインの全体を記憶できる容量が必要である。また、ラインメモリ102は、補間フィルタ103の垂直タップ数分の行数を記憶できる容量が必要である。近年のデジタル画像の高画素化により、入力画像のサイズは年々大きくなっている。このため、ラインメモリ102に必要とされる記憶容量も年々増加する傾向にある。ラインメモリ102の記憶容量の増大を抑制するために、たとえば、入力画像の1ライン分よりも小さい記憶容量のラインメモリ102を使用して画像の拡大縮小処理を実行することが考えられる。この場合、ラインメモリ102に格納させたデータが、処理され、ラインメモリ102に空きが発生したら、次の画素データを補充するという順次処理により、各画素についての拡大縮小処理を実行することになる。しかしながら、この順次処理の方法では、ラインメモリ102の記憶容量の増加を抑えることができるものの、順次処理により処理される各画素の処理のために、同じ画素データを複数回繰り返してラインメモリ102に読み込む必要が生じる。その結果、順次処理の方法では、変換処理速度が大幅に低下する。具体的に説明すると、たとえばnライン目の画素データを処理する際には、拡大縮小率に応じたn1ライン目などの画素データを必要とし、これら他の行の画素データを読み込む必要がある。また、nライン目の画素データを処理している間に、ラインメモリ102内のn1ライン目の画素データも順次更新される。nライン目の処理を終えた時点では、n1ラインの最初の画素データは、ラインメモリ102から消去されている。したがって、順次処理においては、nライン目の処理に続けてn1ライン目を処理する場合には、再度、n1ライン目の画素データを読み込む必要が生じる。他の行の画素データについても同様である。それ故、順次処理の方法では、外部記憶部11へのデータアクセス量および回数が増加する。このデータアクセス量および回数は、フィルタ処理のタップ数に比例して増加する。また、データアクセスの量および回数の増加によって、補間フィルタ103は、複数の画素についての順次処理の間に、画素毎に、次の画素の変換に必要なデータが揃うのを待つ必要が生じる。その間、変換処理がストールする。その結果、順次処理の方法では、変換処理速度が大幅に低下する。[本実施形態での拡大縮小処理の説明]そこで、本実施形態では、画像の拡大縮小処理において、独自に開発したマルチパススケーリング方法を使用する。マルチパススケーリング方法とは、処理に係る1つの画像を、各行が複数に分かれるように複数の矩形の分割領域に分け、矩形の分割領域毎に拡大処理または縮小処理を実行することをいう。このマルチパススケーリング処理により、本実施形態では、順次処理の場合のように処理速度を低下させることなく、ラインメモリ22の記憶容量を削減できる。図3は、図1の拡大縮小処理部16を示すブロック図である。図3の拡大縮小処理部16は、取得部21、ラインメモリ22、補間フィルタ23、境界処理部24を有する。また、図3には、マルチパススケーリング処理の説明のために、拡大縮小処理部16の左側に入力画像を示し、右側に出力画像を示す。図3は、入力画像および出力画像の各々を、3個に均等分割する例である。マルチパススケーリング処理では、図3に示すように、入力画像および出力画像を、ラインメモリ22の記憶容量に応じた分割数で行方向で分割し、その分割による矩形の分割領域毎に部分画像の拡大処理または縮小処理を実行する。各矩形の分割領域の処理では、一般的な拡大縮小処理と同様に、その部分画像についてラスタースキャン方向にしたがって処理を実行する。マルチパススケーリング処理のために、制御部13は、分割領域毎に、取得部21、ラインメモリ22、補間フィルタ23、境界処理部24へ各種のパラメータを設定する。また、制御部13は、分割領域毎に、部分画像の拡大縮小処理の実行を拡大縮小処理部16へ指示する。図3の取得部21は、入力画像についてのパラメータにより指定された分割領域の画素データを、外部記憶部11から読み込んで取得する。取得部21は、図3の入力画像において矢線で示すように、入力画像の各分割領域の部分画像についての複数の画素データを、ラスタースキャン方向にしたがって1行ずつ読み込む。また、後述するように、分割領域についてオーバラップ領域を設ける場合には、取得部21は、各分割領域の処理において、入力画像を分割数で分割した場合よりも大きい範囲についての領域の複数の画素データを取得する。ラインメモリ22は、たとえばRAMで構成される。ラインメモリ22は、取得部21により取得された入力画像の分割領域の画素データを一時的に記憶する。ラインメモリ22は、部分画像について、補間フィルタ23の垂直補間処理に必要なライン数分のデータを保持可能である。ラインメモリ22は、垂直補間処理のタップ数に対応する複数行の画素データを記憶する。補間フィルタ23は、ラインメモリ22に記憶されている入力画像の分割領域の複数行の画素データを用いて、出力画像において対応する分割領域についての各画素の画素データを生成する。補間フィルタ23は、フィルタのタップ数に応じた行数の複数の画素データから、出力画像の画素データを生成する。補間フィルタ103は、たとえば入力画像の3行×3列の画素データから、出力画像の各画素データを生成する。補間フィルタ23は、たとえば入力画像の複数の画素データの重み付け加算処理により、出力画像の各画素データを生成する。補間フィルタ103は、入力画像の各画素データに、たとえば生成する出力画像の画素データに対する距離に応じた重みづけ係数を乗算し、その複数の乗算値を加算して、出力画像の各画素データを生成する。補間フィルタ23は、出力画像の分割領域についての複数の画素データを、ラスタースキャン方向にしたがって1行ずつ順番に生成する。また、後述するように、分割領域についてオーバラップ領域を設ける場合には、補間フィルタ23は、各分割領域の処理において、出力画像を分割数で分割した場合よりも大きい範囲についての領域の複数の画素データを生成する。境界処理部24は、補間フィルタ23により生成された出力画像の分割領域についての複数の画素データを、拡大縮小処理部16の外へ出力する。これにより、外部記憶部11には、出力画像の分割領域の複数の画素データが記憶される。また、後述するように、分割領域についてオーバラップ領域を設ける場合には、境界処理部24は、補間フィルタ23から入力されるデータに対してマスク処理を実行する。これにより、境界処理部24は、各分割領域の処理において、出力画像についての分割領域内の複数の画素データのみを出力し、当該分割領域外の不要なオーバラップ領域の画素データを出力しないように動作する。なお、図3の拡大縮小処理部16は、入力画像の1ラインのデータ量がラインメモリ22の記憶容量以下である場合、一般的な拡大縮小処理部100と同様に、入力画像の全体を1ラインずつ読み込んで処理を実行することができる。この場合、制御部13は、拡大縮小処理部16に対して、入力画像の全体を1個の分割領域とみなしたパラメータを設定すればよい。[本実施形態での拡大縮小処理の全体的な動作]マルチパススケール処理を実施する場合、拡大縮小処理の全体の処理は、以下の流れになる。まず、制御部13は、外部記憶部11に記憶されている入力画像についての分割数を決定する。次に、制御部13は、マルチパススケール処理を行うための各分割領域のパラメータを計算する。このパラメータ計算では、制御部13は、入力画像および出力画像についての各分割領域の位置およびサイズ、オーバラップ領域のサイズ、入力画像の各分割領域の画素と出力画像の各分割領域の画素との画素の相対的な位置相対オフセットなどを演算する。画像を分割して処理する場合、たとえば後述する図8に示すように、入力画像において規定される複数の画素の配列と、出力画像において規定される複数の画素の配列とは、画像全体での拡縮倍率に応じた対応関係になる。入力画像において規定される各画素の位置と、出力画像において規定される各画素の位置とは、画像上において原則的にずれる。たとえば図8の入力画像の左から2番目の第2領域における最初の画素の位置と、出力画像の左から2番目の第2領域における最初の画素の位置とは、画像を基準にすると、相対的にずれている。このため、画像を行方向で分割した分割領域毎に処理する場合には、複数の分割領域を1つの画像に合成した際の、分割領域の境界部分における画像のずれを抑制するめたに、各分割領域についての相対オフセットが必要になる。たとえば、拡大縮小処理部16は、出力画像の各画素データの演算において、この相対オフセットを用いて、該出力画像の画素データに対する入力画像の各画素データの相対距離を演算する。また、拡大縮小処理部16は、入力画像の各画素データに対して、該相対距離に応じた重みづけ係数を乗算し、更に、その複数の乗算値を加算して、出力画像の各画素データを生成する。なお、拡大縮小処理部16は、相対距離に応じた重みづけ係数を、たとえば複数の相対距離の範囲と複数の係数値とを対応付けたテーブルのデータから、選択してもよい。すべてのパラメータを演算し終えた後、制御部13は、拡大縮小処理を開始する。制御部13は、まず、最初の分割領域についてのパラメータを拡大縮小処理部16に設定し、処理を指示する。これにより、拡大縮小処理部16は、外部記憶部11から入力画像についての最初の分割領域を読み込み、分割領域の画像の画素数を変更した出力画像を生成し、当該出力画像についての当該分割領域の画素データを外部記憶部11に保存する。拡大縮小処理部16は、処理完了を制御部13へ通知する。最初の分割領域についての処理終了が通知されると、制御部13は、次の分割領域のパラメータを拡大縮小処理部16に設定し、処理を再び指示する。制御部13は、処理対象の画像についてのすべての分割領域の処理が終えるまで、以上の制御を繰り返す。すべての分割領域についての処理が終わると、外部記憶部11には、分割領域毎に書き込まれた複数の分割領域の画像データが保存される。複数の分割領域の部分画像は、外部記憶部11において1つの画像に合成され、出力画像のデジタル画像データとなる。出力画像を生成すると、制御部13は、インタフェイス部17に出力画像の出力を指示する。インタフェイス部17は、外部記憶部11から出力画像のデジタル画像データを読み込み、画像変換装置1の外へ出力する。インタフェイス部17は、たとえば出力画像の複数の画素データを、ラスタースキャン方向の順番に読み込んで、外へ出力する。このようなマルチパススケール処理により、本実施形態では、画像の拡大縮小処理を分割領域毎に複数回に分けて実行する。このため、本実施形態では、ラインメモリ22に、入力画像の1ラインのすべての画素データを記憶させる必要がない。本実施形態では、ラインメモリ22の記憶容量の増大を抑制し、削減できる。また、本実施形態では、たとえば、各分割領域のnライン目の画素データを処理する際に取得したn1ライン目の画素データは、nライン目の処理を終えた時点で、ラインメモリ22に残っている。したがって、画像変換装置は、nライン目の処理に続けてn1ライン目を処理する場合に、あらためてn1ライン目の画素データを再度読み込む必要はない。このように、本実施形態では、順次処理の場合のように同一画素データを複数回読み込む必要がない。その結果、本実施形態では、外部記憶部11に対するデータアクセス量は、順次処理の場合のように増加しない。本実施形態では、順次処理の場合のように処理速度が大幅に低下することがない。[オーバラップ領域重なり領域を設ける場合の具体的な説明]ところで、図3のように、画像を複数の分割領域に分割して処理し、外部記憶部11において分割領域毎の部分画像を合成した場合、本来1つである画像が複数の部分画像に分けて別々に処理される。このため、出力画像の分割の境界において、画像が不連続になる可能性がある。合成された出力画像は、境界部分において切れているように視認される可能性がある。このような分割境界での画像の不連続の発生を防止または抑制するために、本実施形態では、オーバラップ処理およびクリップ処理マスク処理を実行する。図4は、各分割領域にオーバラップ領域を設ける場合における、複数の分割領域の一例の説明図である。図4Aは、オーバラップ処理の対象となる入力画像である。図4Bは、補間フィルタ23から出力され、クリップ処理の対象となる中間画像である。図4Cは、外部記憶部11に記憶されるクリップ処理後の出力画像である。また、図4は、画像を、第1領域領域1、第2領域領域2および第3領域領域3の3個に均等に分割する例である。なお、分割される複数の領域は、常に均等な幅に分割されるとは限らない。たとえば画像をその左端からラインメモリ22に記憶可能な画素数毎に区切って複数の分割領域を設定する場合には、最後の右端の分割領域は、通常はその他の分割領域より幅が狭くなる。たとえば画像全体の幅がラインメモリ22に記憶可能な画素数の整数倍であるとき、右端の分割領域を含めて均等な分割となる。入力画像は、図4Aの上部に示すように、3個に均等に分割されることにより、同幅の第1均等分割領域31、第2均等分割領域32、第3均等分割領域33に分割される。オーバラップ処理を実行する場合、取得部21は、第1分割領域の処理において、図4Aの下部に示すように、第1均等分割領域31よりも広い幅の分割領域を第1領域34として取得する。すなわち、取得部21は、第1均等分割領域31に加えて、オーバラップ領域として、第1均等分割領域31の右隣に位置する第2均等分割領域32の左端部分についても取得する。同様に、取得部21は、第2分割領域の処理において、第2均等分割領域32よりも広い幅の分割領域を第2領域35として取得する。すなわち、取得部21は、第2均等分割領域32に加えて、オーバラップ領域としての第2均等分割領域32の左隣に位置する第1均等分割領域31の右端部分と、第2均等分割領域32の右隣に位置する第3均等分割領域33の左端部分についても取得する。また、取得部21は、第3分割領域の処理において、第3均等分割領域33よりも広い幅の分割領域を第3領域36として取得する。すなわち、取得部21は、第3均等分割領域33に加えて、オーバラップ領域としての第3均等分割領域33の左隣に位置する第2均等分割領域32の右端部分についても取得する。各分割領域の処理においてオーバラップ領域が取得される場合、補間フィルタ23は、ラインメモリ22に記憶されたオーバラップ領域の画素を含めて、読み込まれた順番に処理を実行する。その結果、補間フィルタ23は、各分割領域の処理において、出力画像における各均等分割領域41~43よりも広い範囲の領域について、出力画像の分割領域の画素データを出力する。具体的には、補間フィルタ23は、第1分割領域の処理において、図4Bに示すように、出力画像の第1分割領域の部分画像として、第1均等分割領域41よりも右に広がった部分画像44を生成する。補間フィルタ23は、第1均等分割領域41と、第1均等分割領域41の右隣に位置する第2均等分割領域42の左端部分とを含む部分画像44を生成する。同様に、第2分割領域の処理において、補間フィルタ23は、第2均等分割領域42よりも左右両側に広がった部分画像45を生成する。補間フィルタ23は、第2均等分割領域42と、第2均等分割領域42の左隣に位置する第1均等分割領域41と、第2均等分割領域42の右隣に位置する第3均等分割領域43の左端部分とを含む部分画像45を生成する。同様に、第3分割領域の処理において、補間フィルタ23は、第3均等分割領域43よりも左に広がった部分画像46を生成する。補間フィルタ23は、第3均等分割領域43と、第3均等分割領域43の左隣に位置する第2均等分割領域42の右端部分とを含む部分画像46を生成する。また、オーバラップ領域が含まれる場合、境界処理部24は、クリップ処理マスク処理を実行する。境界処理部24は、各分割領域の処理において、補間フィルタ23により生成された部分画像44~46のうち、各々の処理に係る所定の分割領域41~43の画素データのみを出力する。図4の例では、境界処理部24は、出力画像についての均等分割領域41~43の画素データのみを出力する。すなわち、境界処理部24は、第1分割領域の処理において、部分画像44のうち、出力画像の第1均等分割領域41の画素データのみを出力するマスク処理を実行する。第2分割領域の処理において、境界処理部24は、部分画像45のうち、出力画像の第2均等分割領域42の画素データのみを出力する。第3分割領域の処理において、境界処理部24は、部分画像46のうち、第3均等分割領域43の画素データのみを出力する。これにより、外部記憶部11には、図4Cに示すように、第1分割領域の処理による第1均等分割領域41の画素データが、最初に書き込まれる。次に、第2分割領域の処理による第2均等分割領域42の画素データが書き込まれる。最後に、第3分割領域の処理による第3均等分割領域43の画素データが書き込まれる。このように、複数の分割領域のデータは、分割領域の処理毎に順番に書き込まれる。また、外部記憶部11において、すべての分割領域の部分画像が合成され、出力画像が完成する。以上のように、本実施形態では、各分割領域についてオーバラップ領域を規定し、拡大縮小処理部16にオーバラップ処理およびマスク処理を実行させる。これにより、出力画像についての各分割領域の境界列の画素データは、入力画像において隣接する他の分割領域の画素データを反映したものとなる。境界を挟んで別々に生成される2列の画素データは、互いの値を参照したものとなる。境界部分において画像が分かれて視認されないようにすることができる。また、本実施形態では、オーバラップ処理とマスク処理とを組み合わせて境界処理を実現する。このため、本実施形態では、拡大縮小処理部16において、ラインメモリ22以外のメモリを設ける必要がない。たとえば、各分割領域の処理において他の分割領域のデータで値を補正しようとする場合には、先に処理された分割領域のデータを後の処理まで保持するメモリを、補間フィルタ23と境界処理部24との間に設ける必要がある。本実施形態では、このようなメモリが不要である。また、本実施形態では、境界処理部24は、各分割領域の処理において、オーバラップ領域の不要なデータを出力しないように、マスク処理を実行する。このため、境界処理部24は、補間フィルタ23から所定の順番で出力される複数の画素データを1行毎にカウントするだけで、画素単位でのデータ出力を制御することが可能である。図5は、マスク処理の説明図である。図5Aは、補間フィルタ23から出力されて境界処理部24に入力される、オーバラップ領域を含む分割領域の説明図である。図5Aの分割領域は、出力に係る中央領域52の左側に、左オーバラップ領域51を有し、右側に、右オーバラップ領域53を有する。そして、図5Aの分割領域では、左オーバラップ領域51と右オーバラップ領域53との間の中央領域52の画素データを出力する必要がある。図5Bは、図3の境界処理部24についてのマスク処理部分のブロック図である。図5Bの境界処理部24は、左端カウンタ61、右端カウンタ62、第1論理和回路63、第2論理和回路64を有する。そして、図5Bの境界処理部24には、補間フィルタ23から出力された図5Aの分割領域の画素データが、部分画像のラスタースキャン方向にしたがって1行ずつ入力される。ラスタースキャン方向で処理する場合、各行の複数の画素は、図5Aの左側の画素から順番に右側に向かって処理される。左端カウンタ61は、たとえば図5Aの左オーバラップ領域51の画素数をカウントする。左端カウンタ61は、1行毎にリセットされると、0ローレベルを出力する。左端カウンタ61は、1行分の画素データの入力が開始されると、カウントを開始する。左端カウンタ61は、左オーバラップ領域51の画素数をカウントすると、1ハイレベルを出力する。その後、左端カウンタ61は、リセットされるまで、1を出力し続ける。右端カウンタ62は、たとえば図5Aの左オーバラップ領域51および中央領域52の画素数をカウントする。右端カウンタ62は、1行毎にリセットされると、0を出力する。右端カウンタ62は、1行分の画素データの入力が開始されると、カウントを開始する。右端カウンタ62は、左オーバラップ領域51および中央領域52の画素数をカウントすると、1を出力する。その後、右端カウンタ62は、リセットされるまで、1を出力し続ける。第1論理積回路は、左端カウンタ61と、右端カウンタ62とに接続される。右端カウンタ62の入力は反転入力である。そして、第1論理積回路は、左端カウンタ61が1を出力し、右端カウンタ62が0を出力する期間において、1を出力する。すなわち、第1論理積回路は、左オーバラップ領域51の画素については0を出力し、中央領域52の画素については1を出力し、右オーバラップ領域53の画素については0を出力する。第2論理積回路は、補間フィルタ23と、第1論理積回路とに接続される。第1論理積回路の出力がハイレベル1である場合、第2論理積回路は、補間フィルタ23から入力される画素データをそのまま出力する。第1論理積回路の出力がローレベル0である場合、第2論理積回路は、補間フィルタ23から入力される画素データを出力しないようにマスクする。すなわち、第2論理積回路は、第1論理積回路がハイレベルを出力している中央領域52のみにおいて、補間フィルタ23から入力される画素データを出力する。これにより、第2論理積回路は、補間フィルタ23から出力される複数の画素データの出力を画素単位で制御し、中央領域52の画素データのみを出力するようにマスク処理を実行する。[具体的な画像変換装置1の動作例]次に、図1の画像変換装置1による具体的なマルチパススケール処理を説明する。図6は、マルチパススケール処理を実行するための画像変換装置1の一例の処理シーケンスである。画像変換装置1は、外部記憶部11に所定の入力画像が記憶された状態で、図6のマルチパススケール処理を実行する。分割数の演算ステップST1外部記憶部11に入力画像が書き込まれると、制御部13は、拡大縮小処理をスタートする。制御部13は、マルチパススケール処理の要否を判断し、各種のパラメータを演算するために、まず分割数を演算する。入力画像および出力画像は、同じ分割数で分割される。図7は、入力画像の1ラインと、出力画像の1ラインとの対応関係の説明図である。図7Aは、入力画像の1ラインである。図7Bは、出力画像の1ラインである。そして、図7において、入力画像と出力画像は、1ラインが、領域0から領域np-1までのnp個npは自然数に均等に分割されている。マルチパススケール処理を行う分割領域数をnpassと定義すると、制御部13は、図7に示す領域分割に関するパラメータを用いて、以下の演算により分割数を求める。INTnpass=s_all_hsz-1/pp_sz1式1ここで、s_all_hszは、図7に示すように、入力画像の水平画素数である。pp_szは、分割領域の最大水平画素数である。なお、pp_szは、たとえば画像の1行当たりにラインメモリ22が記憶可能な最大画素数である。ただし、オーバラップ領域を設ける場合には、その最大画素数からオーバラップ領域の画素数を差し引いた値になる。たとえば、s_all_hszが100、ラインメモリ22の最大画素数が50、pp_szが40である場合、式1は、100-1/401=INT3.475=3となる。この場合の画像の分割数は、3となる。マルチパススケール処理の要否判断ステップST2次に、制御部は、マルチパススケール処理の要否を判断する。領域分割数が1である場合には、各行の処理においてラインメモリ22のサイズ以下のデータを扱えば良いため、マルチパススケールをする必要はない。この場合、制御部13は、一般的な処理と同様の処理を行えばよい。制御部13は、以下のマルチパススケール処理に必要なパラメータを算出せずに、拡大縮小処理部16に、予め設定された全画像についてのパラメータを設定し、拡大処理または縮小処理を1回実行させるステップST10。この場合、境界処理装置は、補間フィルタ23から出力されたデータをすべてそのまま外へ出力する。なお、制御部13は、外部記憶部11から入力画像またはそれに関する情報を読み込み、拡大縮小処理の要否を判断してもよい。たとえば制御部13は、入力画像の水平方向の画素数が、ラインメモリ22に格納可能な1行当たりの画素数以下であるか否かを判断する。なお、制御部13は、入力画像の水平方向の画素の総データ量と、ラインメモリ22の1行当たりの記憶容量とを比較してもよい。そして、制御部13は、入力画像の水平方向の画素数が格納可能な画素数以下である場合、マルチパススケール処理が不要であると判断し、一般的な拡大縮小処理を実行するための制御を行う。入力画像の水平方向の画素数が多い場合、制御部13は、マルチパススケール処理のための制御を行う。マルチパススケール処理のパラメータ演算ステップST3次に、制御部13は、拡大縮小処理部16に設定する各種のパラメータを演算する。以下において、演算式中のINTは、右辺の実数演算により得られる値の整数部を意味する。また、演算式中のFRACTは、右辺の実数演算により得られる値の少数部を意味する。この小数点部の桁数は、ハードウェアの実数演算ビット精度ここでは拡大縮小処理部16の内部の演算ビット精度となる。演算式にINTもFRACTも無い場合は、実数となる。出力画像の各部分画像の水平方向サイズ算出領域分割数を算出後、制御部13は、出力画像Destinationの水平方向の分割領域の仮のサイズd_sz0、およびd_sz1を算出する。出力画像についての各分割領域の部分画像の水平サイズは、それぞれ以下の式で算出される。INTd_sz0=d_all_hsz/npass式2INTd_sz1=d_all_hsz-d_sz0×npass-1式3ここで、d_sz0は、出力画像をnnは自然数個に分割した場合での、第0領域から第npass-2領域までの部分画像の水平方向のサイズである。d_sz1は、第npass-1領域の部分画像の水平方向のサイズである。これらのパラメータは、後述する各分割領域の境界画素に関するパラメータ算出に用いられる。以下の説明では、n個の分割領域に、0からn-1までの領域番号を使用する。また、d_all_hszは、出力画像の水平画素数である。たとえば、npassが3、d_all_hszが33である場合、d_sz0は、11=33/3、d_sz1は、11=33-11×3-1となる。入力画像および出力画像の各分割領域の境界画素列に関するパラメータ算出図8は、ある分割領域に関して、マルチパススケール処理を行う場合に必要となるパラメータについての概念図を示す。図8は、入力画像の分割領域と、出力画像の分割領域との対応関係を示す説明図である。図8Aは入力画像である。図8Bは入力画像の1ラインである。図8Cは出力画像の1ラインである。図8Dは出力画像である。ここで、制御部13は、出力画像の分割領域の境界画素列についてのパラメータである、s_st、s_en、およびdst_st、dst_enを求める。s_stは、出力画像の部分画像の左端の画素列についての、入力画像における相対位置位相値を示す。s_enは、出力画像の部分画像の右端の画素列についての、入力画像における相対位置位相値を示す。ここでは、入力画像に行列状に規定される画素間の相対距離を1とした場合における、これらの画素列の入力画像における位置を求めている。いずれも実数値であるが、その値の精度は、通常ハードウェアの演算精度ここでは拡大縮小処理部16の内部の演算精度による。また、制御部13は、s_all_hszおよびd_all_hszから算出される拡大縮小率であるdelta値を算出する。dst_st、およびdst_enは、出力画像の部分画像を外部記憶部11に書き出す場合において必要となる、これら境界画素列についての出力画像における画素位置を示すパラメータである。これらの値は、出力画像における画素位置を示すものであるため、2次元座標系の整数値となる。なお、ここで算出する値s_st、s_en、dst_st、dst_enは、図8に斜線で示すオーバラップ領域を含まないパラメータである。オーバラップ領域については、後述するオーバラップ領域の追加処理によって、補正する。入力画像と出力画像の拡大縮小率を表すdelta値は、以下の式で算出される。delta値は、実数値であるが、ハードウェア構成によるビット精度の範囲での実数値となる。delta=s_all_hsz/d_all_hsz式4各分割領域の番号を示す変数をpassとすると、入力画像の各分割領域のs_st、s_enは、以下の式により算出される。s_st[0]=init_offset式5s_st[pass]=s_st[pass-1]d_sz0×delta1<=pass<npass式6s_en[pass]=s_st[pass1]-delta0<=pass<npass-1式7s_en[npass-1]=s_st[0]s_all_hsz-1式8ここで、出力画像の最初の分割領域pass=0の領域のスタート画素の初期位相をinit_offset実数値と定義する。この相対オフセットの初期位相を起点として、各分割領域のs_st、およびs_enが算出される。また、dst_st、およびdst_enについては、以下の式で算出される。INTdst_st[0]=0式9INTdst_st[pass]=dst_st[pass-1]d_sz01<=pass<npass式10INTdst_en[pass]=dst_st[pass1]-10<=pass<npass-1式11INTdst_en[npass-1]=dst_st[0]d_all_hsz-1式12制御部13は、これを分割領域の個数分で繰り返し算出を行う。これにより、オーバラップ領域を加味しない場合での、すべての分割領域に関する境界画素に関するパラメータが算出される。オーバラップ領域の追加処理次に、制御部13は、前述の式5から式12で求めた、オーバラップ領域を含まない状態での各分割領域の境界画素列に関するパラメータに対して、さらにオーバラップ領域条件を追加する。これにより、制御部13は、オーバラップ領域を含んだ各分割領域のパラメータを算出する。ここで算出するパラメータは、図8におけるflt_offset、src_st、clip_st、s_st_lovl、s_en_rovl、dlovl、drovl、src_sz、scl_sz、dst_szである。また、入力画像において対応する分割領域の左オーバラップ領域51の画素数をlovlとし、右オーバラップ領域53の画素数をrovlと定義する。この入力画像のオーバラップ領域の画素数は、任意の値とすることができるが、ラインメモリ22の記憶容量で規制される固定値となる。前述した分割領域の最大水平画素数pp_szは、ラインメモリ22に格納可能な1行当たりの最大画素数から、このlovl、rovlを減算した値以下とする。制御部13は、以下の式で、左オーバラップ領域51に関するパラメータを算出する。INTdlovl[pass]=lovl-1FRACTs_st[pass]-1/delta1式13s_st_lovl[pass]=s_st[pass]-dlovl×delta式14ここで、s_st_lovlは、左オーバラップ領域51を加味し、s_stをオーバラップ領域で補正した値である。dlovlは、出力画像のオーバラップ画素数である。また、最も左端の分割領域pass=0の場合は、左端のオーバラップ領域を設ける必要がない。このため、pass=0である場合には、以下の値を適用する。INTdlovl[0]=0式15s_st_lovl[0]=s_st[0]式16次に、制御部13は、上記の式13から式16で求めた値を使って、src_st、flt_offset、clip_stの値を、以下の式から算出する。src_stは、オーバラップ領域を加味した、入力画像の分割領域の左端の画素を表す。flt_offsetは、出力画像の分割領域の左端の画素についての入力画像における位置の、src_stの画素列に対する位相差を表す。clip_stは、境界処理部24によりマスクされる左オーバラップ領域51の画素数を表す。INTclip_st[pass]=dlovl式17INTsrc_st[pass]=s_st_lovl式18flt_offset[pass]=FRACTs_st式19ここで、flt_offsetは、式19に示すように、式5、式6から得られる実数s_stから求められる。この値は、図8に示す入力画素Source画素の原点SrcOrg0,0を起点として、処理する分割領域図8では、第2領域の最初の出力画素Destination画素までの距離実数を示す。この値を元に、第2領域の最初の入力画素Source画素であるsrc_stからの距離に変換したものが、式19に示すflt_offsetである。こうすることで、画像の拡大縮小処理において分割処理を行っても、複数の分割領域の間に、画像のずれが発生しない。このため、分割領域の境界部分において、画像の不連続性が発生しなくなる。すなわち、1回の拡大縮小処理により得られる画像と、同じ画質の画像を得ることができる。また、制御部13は、右オーバラップ領域53に関するパラメータを算出する。drovl[pass]=rovl-11-FRACTs_en[pass]-1/delta1式20s_en_rovl[pass]=s_en[pass]drovl×delta式21ここで、s_en_rovlは、出力画像の分割領域を右オーバラップ領域53で補正した右縁画素列の値である。drovlは、出力画像の分割領域の右オーバラップ領域53の画素数である。ただし、最も右端の分割領域pass=npass-1の場合は、右オーバラップ領域53を設けないので、以下の値を適用する。INTdrovl[pass-1]=0式22s_en_rovl[pass-1]=s_en[pass]式23次に、制御部13は、オーバラップ領域を含めた入力画像の分割領域のサイズsrc_szと、オーバラップ領域を含めた出力画像の分割領域のサイズscl_szとを算出する。なお、拡大縮小処理部16は、各分割領域の処理において、入力画像のsrc_sz分の画素データを読み込み、フィルタ処理により出力画像のscl_sz分の画素データを生成し、マスク処理によりオーバラップ領域を除いた画素データを出力する。境界処理部24は、補間フィルタ23が生成するscl_sz分の画素データに対して、clip_stとdst_szパラメータを用いてオーバラップ領域をマスクし、外部記憶部11にdst_szの画素データのみを出力する。dst_szは、各分割処理において出力される領域のサイズである。これらのパラメータは、以下の式で求めることができる。INTsrc_sz[pass]=INTs_en_rovl[pass]-INTs_st_lovl[pass]2式24INTscl_sz[pass]=dst_en[pass]-dst_st[pass]dlovldrovl1式25INTdst_sz[pass]=dst_en[pass]-dst_st[pass]1式26パラメータ設定、拡大縮小処理部16への実行指示ステップST4以上により、制御部13は、拡大縮小処理に必要なパラメータを求める。制御部13は、先に求めたパラメータを、制御バス15を通じて拡大縮小処理部16に設定し、分割領域の部分画像についての拡大縮小処理を指示する。制御部13は、演算した分割領域毎のパラメータを順次拡大縮小処理部16に設定し、拡大縮小処理部16に分割領域毎の処理を繰り返し実行させる。この設定において、実際に、拡大縮小処理部16に設定されるパラメータは、図9に示すパラメータである。図9は、制御部13が演算する上述した各種のパラメータの説明図である。図9の左側には、外部記憶装置に記憶される入力画像71および出力画像72に対応するパラメータが示される。図9の右側には、分割領域の部分画像73についてのパラメータが示される。具体的には、制御部13は、取得部21に対して、入力画像の読み込みに必要となるパラメータを設定する。具体的には、入力画像の分割領域のSource画素の原点であるSrcOrg0,0と、src_st,src_sz,s_all_hsz,s_all_vszを設定する。s_all_vszは、入力画像の垂直方向の画素数である。また、制御部13は、拡大縮小処理を実行する補間フィルタ23に対して、delta、flt_offset、scl_szを設定する。また、制御部13は、マスク処理を実行する境界処理部24に対して、clip_st、dst_sz、scl_szを設定する。また、制御部13は、出力画像Destinationの書き出しのために、境界処理部24に対して、出力画像の座標の原点DstOrg0,0、dst_st,dst_sz,d_all_hsz,d_all_vszを設定する。d_all_vszは、出力画像の垂直方向の画素数である。拡大縮小処理部16は、これらのパラメータを使用し、図6に示すシーケンスの各処理を実行する。読み込み処理ステップST5制御部13により実行が指示されると、取得部21は、入力画像の読み込み処理を実行する。この画像読み込み処理では、取得部21は、Src_Org0,0を原点に、ある分割領域の最初の画素src_stからsrc_sz画素数分のデータを、外部記憶部11からラインメモリ22へ読み込む。取得部21は、各分割領域の読み込みにおいて、部分画像の各行の画素データを、ラスタースキャン方向にしたがって順次読み込む。s_all_vszライン数の読み込みを終えると、取得部21は、各分割領域の部分画像の読み込み処理を終了する。拡大縮小処理ステップST6タップ数分の所定のライン数の画素データがラインメモリ22に読み込まれると、補間フィルタ23は、設定されたパラメータに基づく拡大処理または縮小処理を実行する。補間フィルタ23は、図8に示すように、初期位相flt_offset、delta値を用いて、scl_sz画素数分の画素データを生成する。これにより、補間フィルタ23は、出力画像の部分画像についての1行分の画素データを生成する。補間フィルタ23は、取得部21の読み込み順、すなわちラスタースキャン方向にしたがって、出力画像の画素データを部分画像の行毎に生成する。この際、ラインメモリ22には、画素データが部分画像のラスタースキャン方向の順番で順次読み込まれる。また、新たな次の行の処理を開始する際には、過去に読み込んだ行のデータがラインメモリ22に残っている。このため、補間フィルタ23は、順次処理の場合のように必要な画素データが揃うのを待つ必要が無い。また、補間フィルタ23は、行毎の画素データの生成処理を、出力画像の行数d_all_vsz分で繰り返す。これにより、出力画像の部分画像についての複数の画素データが生成される。補間フィルタ23は、出力画像の部分画像についての複数の画素データを、部分画像のラスタースキャン方向の順番で順次出力する。マスク処理ステップST7拡大縮小処理部16で生成された出力画像の分割領域の部分画像は、オーバラップ領域を含んでいる。このため、境界処理部24は、clip_st,scl_sz,dst_szを用いて、部分画像の行毎に画素数をカウントし、式27の条件にマッチする範囲の画素データのみを出力するように、マスク処理を行う。境界処理部24は、出力する各画素データに対して、DataValid信号を対応付ける。DataValidは、以下の条件を満たす範囲の画素データについて、1となる。満たさない画素データについては、0となる。clip_st<=DstPixelCount<clip_stdst_sz式27また、処理に係るラインが更新され、次のラインに処理が移る場合は、DstPixelCountの値は、リセットされて0となる。なお、DataValid信号は、図5Bにおいて、第1論理和回路63の出力信号に相当する。書き出し処理ステップST8また、境界処理部24は、DataValid信号が付加された画素データを、外部記憶部11に書き込む。この書き出し処理では、図9の出力画像の座標に対し、書き出し処理を順次ラスタースキャン方向に行う。このときに境界処理部24が用いるパラメータは、DstOrg0,0を原点とし、d_all_vszライン数分の書き出しを行う。具体的には、境界処理部24は、書き出し処理において先に付加されたDataValid信号を参照する。そして、境界処理部24は、はじめてDataValidが1となった画素データをdst_stの位置に書き出す。その後、境界処理部24は、DataValid信号が1である画素をdst_sz分だけライン方向に書き出す。境界処理部24は、この行毎の処理を、d_all_vszライン数分繰り返す。これにより、外部記憶部11には、各分割領域のすべての行の画素データが、出力画像に対してマッピングして記憶される。ループ処理ステップST9拡大縮小処理部16は、部分画像についての処理を終えると、制御部13へ終了を通知する。制御部13は、入力画像のすべての分割領域についての処理を終えたか否かを判断する。未処理の分割領域が残っている場合には、制御部13は、次の分割領域のパラメータを拡大縮小処理部16に設定し、拡大縮小処理部16に処理を実行させるステップST4~ST8。未処理の分割領域がなくなるまで、制御部13は、ステップST9の判断を繰り返す。入力画像のすべての分割領域についての処理を終えると、制御部13は、ステップST9の判断に基づいて処理を終了する。まとめ以上のように、本実施形態では、制御部13は、マルチパススケール処理に必要な各種パラメータを算出し、マルチパススケール処理を実行する。具体的には、制御部13は、演算処理により得た分割領域の処理に必要なパラメータを拡大縮小処理部16の制御レジスタに設定し、拡大縮小処理部16に実行を指示し、処理の完了を待つ。拡大縮小処理部16は、処理終了通知割り込みや、処理完了ステータスフラグ等を用いて、制御部13に処理完了を通知する。処理完了通知を受け取った制御部13は、実行回数がnpassと同じ値になるまで、上述した処理を繰り返す。すべての分割領域についての処理が完了すると、制御部13は、マルチスケールパス処理を終える。また、本実施形態では、このようなマルチスケールパス処理により画像の拡大処理または縮小処理を実行するので、以下の効果がある。まず、本実施形態では、画像をラインメモリ22の記憶容量に応じて分割して拡大処理または縮小処理を実行する。このため、本実施形態では、処理に係る画像のサイズが増大しても、ラインメモリ22の記憶容量を増強する必要がなく、少ない記憶容量のままで高画質のデジタル画像の拡大縮小処理を実行できる。しかも、本実施形態では、画像を水平方向に複数の領域に分割し、分割領域の部分画像毎に拡大縮小処理を実行している。すなわち、本実施形態では、補間フィルタ23は、ラインメモリ22に読み込まれた画素の順番で、拡大処理または縮小処理を実行する。このため、本実施形態では、順次処理の場合のようにラインメモリ22の画素データについての入れ替え再読み込みが垂直タップ数に比例するように大量に発生することがない。本発明では、入力画像の各行の画素データが複数回に分けて読み込まれているにもかかわらず、各行の各画素の読込回数が増加し難い。その結果、本実施形態では、入力画像の1行分のすべての画素データを読み込んで処理していないにもかかわらず、外部記憶部11へのデータアクセス量の増大を大幅に削減し、分割処理をしない場合と同等の高速処理が可能である。このため、本実施形態では、たとえばデータバス12に対して、拡大縮小処理部16とは別の高データバンド幅が必要な画像処理部98を接続し、バスシステムを効率よく利用することも可能である。また、本実施形態では、順次処理のように読み込み量および回数が増大しないので、読み込み待ちの処理ストールが発生し難くなり、画像に対して十分な記憶容量のラインメモリ22を用いる場合と同等の高速な処理速度を実現できる。また、本実施形態では、各分割領域にオーバラップ領域を付加し、各分割領域の処理においてこのオーバラップ領域が付加された部分画像について変換処理を実行する。しかも、本実施形態では、各分割領域について領域毎の位相オフセットを正確に設定し、各分割領域での画素の位置を正確に補正している。このため、本実施形態では、画像を複数の分割領域に分けて処理しているにもかかわらず、出力画像において分割領域の境界部分において画像の不連続性が発生しなくなる。その結果、本実施形態では、画像を分割して処理することに起因する画質の劣化が発生し難い。すなわち、1回の拡大縮小処理により得られる画像と、同じ画質の画像を得ることができる。<2.第2実施形態>[テレビジョン電波受信装置の構成および動作]図10は、本発明の第2実施形態の電子機器を示す概略ブロック図である。図10の電子機器は、テレビジョン放送受信装置81である。テレビジョン放送受信装置81は、同軸ケーブルによりアンテナ82に接続され、通信ケーブルによりインターネット83に接続される。テレビジョン放送受信装置81は、放送電波から受信した動画の画像、インターネット83から取得したウェブページの表示画像を生成し、表示部84に表示する。図11は、テレビジョン放送受信装置81の受信系回路の一例のブロック図である。図11のテレビジョン放送受信装置81は、アンテナ82に接続されるチューナ91、デスクランブラ92、デマルチプレクサ93、デコーダ94を有する。また、テレビジョン放送受信装置81は、インターネット83に接続される通信インタフェースI/F95、通信制御部96を有する。デコーダ94と通信制御部96とは、音声切替部97、画像処理部98に接続される。画像処理部98は、表示部84に放送電波に含まれる動画の画像またはインターネット83から取得したウェブページや動画の画像を処理し、表示データを表示部84へ出力する。そして、図11の画像処理部98は、図1の画像変換装置1を有する。これにより、図11のテレビジョン放送受信装置81は、受信した画像を拡大処理または縮小処理して出力画像を生成し、この出力画像の表示データを表示部84へ出力する。これにより、受信した画像が所望のサイズに拡大または縮小されて表示部84に表示される。以上の各実施形態は、本発明の好適な実施形態の例であるが、本発明は、これに限定されるものではなく、発明の要旨を逸脱しない範囲において種々の変形または変更が可能である。たとえば上記第2実施形態では、図1の画像変換装置1を、テレビジョン放送受信装置81に適用している。この他にも、図1の画像変換装置1は、たとえば、コンピュータ装置、携帯電話機、携帯情報端末などの電子機器に適用できる。"