"有機半導体層と、前記有機半導体層と接するように配設された電極と、前記電極とは別体として形成され、かつ前記電極と電気的に接続された配線層とを備えた半導体素子。前記電極は、前記有機半導体層上でこの有機半導体層と接している請求項1に記載の半導体素子。前記電極の周囲の少なくとも一部分を囲むバンクが設けられている請求項2に記載の半導体素子。前記バンクが、素子の形成領域ごとに個別に設けられている請求項3に記載の半導体素子。前記バンクの形成領域と前記配線層の形成領域とが、互いに重畳していない請求項4に記載の半導体素子。前記バンクは、前記電極の周囲のうちの前記配線層側に開口部を有し、前記電極の端部が、前記バンク内から前記開口部を介して前記配線層側に突出していることにより、前記電極と前記配線層とが電気的に接続されている請求項5に記載の半導体素子。前記バンクが、撥液性材料からなる請求項3に記載の半導体素子。前記有機半導体層と、ゲート電極と、前記電極としての一対のソースドレイン電極と、前記配線層とを備え、薄膜トランジスタとして構成されている請求項1に記載の半導体素子。ゲート絶縁膜および保護膜を備え、基板上に、前記ゲート電極、前記ゲート絶縁膜、前記有機半導体層、前記ソースドレイン電極、前記保護膜および前記配線層の順に積層されている請求項8に記載の半導体素子。前記有機半導体層は、前記保護膜の形成領域の外部に、前記ソースドレイン電極との重畳領域としての凸部を有する請求項9に記載の半導体素子。前記保護膜は、切り欠き領域としての凹部を有し、前記切り欠き領域において、前記有機半導体層と前記ソースドレイン電極とが重畳されている請求項9に記載の半導体素子。前記ゲート電極と前記配線層との重畳領域に、前記有機半導体層および前記保護膜のうちの少なくとも一方が配設されている請求項9に記載の半導体素子。前記一対のソースドレイン電極にそれぞれ接続された前記配線層同士を結ぶ領域では、前記ゲート電極の外形線よりも前記有機半導体層の外形線のほうが内側に配置されている請求項9に記載の半導体素子。前記一対のソースドレイン電極は、これらのソースドレイン電極が個別に含まれるように形成された、アライメントずれ吸収領域を有する請求項8に記載の半導体素子。前記電極は、前記有機半導体層の下層でこの有機半導体層と接している請求項1に記載の半導体素子。前記電極は、所定形状のバンク内にこの電極の構成材料が充填されることにより形成されたものであり、前記有機半導体層は、前記バンクの除去後に前記電極上に形成されたものである請求項15に記載の半導体素子。半導体素子と表示層とを備え、前記半導体素子は、有機半導体層と、前記有機半導体層と接するように配設された電極と、前記電極とは別体として形成され、かつ前記電極と電気的に接続された配線層とを有する表示装置。半導体素子と表示層とを有する表示装置を備え、前記半導体素子は、有機半導体層と、前記有機半導体層と接するように配設された電極と、前記電極とは別体として形成され、かつ前記電極と電気的に接続された配線層とを有する電子機器。基板上に、有機半導体層およびこの有機半導体層と接する電極を形成する工程と、前記電極と電気的に接続された配線層を形成する工程とを含む半導体素子の製造方法。前記電極を、印刷プロセスを用いて形成し、前記配線層を、真空成膜プロセスを用いて形成する請求項19に記載の半導体素子の製造方法。前記有機半導体層および前記電極を形成する工程では、前記有機半導体層上に所定形状のバンクを形成した後に、前記印刷プロセスを用いて前記バンク内に前記電極の構成材料を充填することにより、前記有機半導体層上に前記電極を形成する請求項20に記載の半導体素子の製造方法。前記有機半導体層および前記電極を形成する工程は、前記基板上に所定形状のバンクを形成した後に、前記印刷プロセスを用いて前記バンク内に前記電極の構成材料を充填することにより、前記電極を形成する工程と、前記バンクを除去した後に、前記電極上に前記有機半導体層を形成する工程とを含む請求項20に記載の半導体素子の製造方法。ところで、上記のような有機半導体を用いた半導体素子では、有機半導体層上に電極例えば、ソース電極やドレイン電極および配線層を形成する際に、例えば有機半導体層の端部半導体島のエッジ部分付近などにおいて、配線層の断線が生じてしまう場合があった。また、電極上に有機半導体層を形成する場合には、それらの間の接触抵抗や配線抵抗が増加してしまうおそれがある。このような配線層の断線や抵抗値の増大は製造不良の要因となることから、信頼性を向上させる手法の提案が望まれる。本開示はかかる問題点に鑑みてなされたもので、その目的は、信頼性を向上させることが可能な半導体素子およびその製造方法、ならびに表示装置および電子機器を提供することである。本開示の半導体素子は、有機半導体層と、この有機半導体層と接するように配設された電極と、この電極とは別体として形成され、かつ電極と電気的に接続された配線層とを備えたものである。本開示の表示装置は、上記本開示の半導体素子と、表示層とを備えたものである。本開示の電子機器は、上記本開示の表示装置を備えたものである。本開示の半導体素子、表示装置および電子機器では、有機半導体層と接するように配設された電極と、この電極と電気的に接続された配線層とが、別体として形成されている。これにより、これらの電極と配線層とが一体的に形成されている場合と比べ、例えば、有機半導体層の端部半導体島のエッジ部分付近での配線層の断線が生じにくくなったり、有機半導体層と電極との間の接触抵抗を抑えつつ配線抵抗を低減することができる。本開示の半導体素子の製造方法は、基板上に、有機半導体層およびこの有機半導体層と接する電極を形成する工程と、この電極と電気的に接続された配線層を形成する工程とを含むようにしたものである。本開示の半導体素子の製造方法では、有機半導体層と接する電極が形成され、この電極と電気的に接続された配線層が形成される。これにより、これらの電極と配線層とが一体的に同一工程で形成される場合と比べ、例えば、有機半導体層の端部半導体島のエッジ部分付近での配線層の断線が生じにくくなったり、有機半導体層と電極との間の接触抵抗を抑えつつ配線抵抗を低減することができる。本開示の半導体素子、表示装置および電子機器によれば、有機半導体層上に接するように配設された電極と、この電極と電気的に接続された配線層とが別体として形成されているようにしたので、例えば有機半導体層の端部付近での配線層の断線を生じにくくしたり、接触抵抗を抑えつつ配線抵抗を低減することができる。よって、信頼性を向上させることが可能となる。本開示の半導体素子の製造方法によれば、有機半導体層上に接するように電極を形成した後に、この電極と電気的に接続された配線層を形成するようにしたので、例えば有機半導体層の端部付近での配線層の断線を生じにくくしたり、接触抵抗を抑えつつ配線抵抗を低減することができる。よって、信頼性を向上させることが可能となる。以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.第1の実施の形態ソースドレイン電極:印刷形成、配線層:真空成膜形成の例2.第2の実施の形態ソースドレイン電極および配線層:印刷形成の例3.第3の実施の形態ソースドレイン電極:真空成膜形成、配線層:印刷形成の例4.第4の実施の形態ソースドレイン電極および配線層:真空成膜形成の例5.第5の実施の形態バンクを用いてソースドレイン電極を形成する例6.第5の実施の形態の変形例変形例1~37.第6の実施の形態ボトムコンタクト型の例8.適用例表示装置,電子機器への適用例9.その他の変形例<第1の実施の形態>[薄膜トランジスタ1の全体構成]図1は、本開示の第1の実施の形態に係る半導体素子薄膜トランジスタ1の概略構成を模式的に表したものである。具体的には、図1Aは平面構成X-Y平面構成を、図1Bは、図1AにおけるII-II線に沿った矢視断面構成Y-Z断面構成を、それぞれ示している。この薄膜トランジスタ1は、例えば表示装置のアクティブマトリクス回路などに用いられるトップコンタクトスタッガード型のものである。薄膜トランジスタ1は、例えば、基板11上に、ゲート電極12、ゲート絶縁膜13、有機半導体層14、一対のソースドレイン電極15A,15B電極、保護膜16および一対の配線層17A,17Bがこの順に積層された構造を有している。すなわち、この薄膜トランジスタ1は、有機半導体を用いた有機TFTである。基板11は、例えば、ガラス,石英,シリコン,ガリウム砒素等の無機材料、金属材料、あるいはプラスチック材料等からなる。金属材料としては、例えば、アルミニウムAl、ニッケルNiまたはステンレスなどが挙げられる。プラスチック材料としては、ポリイミド,ポリエチレンテレフタレートPET,ポリエチレンナフタレートPEN,ポリメチルメタクリレートPMMA,ポリカーボネートPC,ポリエーテルスルホンPES,ポリエチルエーテルケトンPEEK,芳香族ポリエステル液晶ポリマー等が挙げられる。この基板11は、ウェハなどの剛性の基板であってもよく、薄層ガラスやフィルム、紙一般紙などの可撓性基板フレキシブル基板であってもよい。なお、基板11の表面には、例えば、密着性を確保するためのバッファ層またはガス放出を防止するためのガスバリア層などの各種層が設けられていてもよい。ゲート電極12は、薄膜トランジスタ1のゲート電極として機能するものであり、ここではY軸方向に沿って延在するゲート配線12Lと電気的に接続されている。このゲート電極12は、基板11の上に設けられており、例えば、金属材料、無機導電性材料、有機導電性材料または炭素材料のいずれか1種類または2種類以上により構成されている。金属材料は、例えば、アルミニウム、銅Cu、モリブデンMo、チタンTi、クロムCr、ニッケル、パラジウムPd、金Au、銀Ag、白金Ptまたはそれらを含む合金などである。無機導電性材料は、例えば、酸化インジウムIn2O3、酸化インジウムスズITO、酸化インジウム亜鉛IZOまたは酸化亜鉛ZnOなどである。有機導電性材料は、例えば、ポリエチレンジオキシチオフェンPEDOTまたはポリスチレンスルホン酸PSSなどである。炭素材料は、例えば、グラファイトなどである。なお、ゲート電極12は、上記した各種材料の層が2層以上積層されたものでもよい。ゲート絶縁膜13は、ゲート電極12およびゲート配線12Lを覆っていると共に、例えば、無機絶縁性材料または有機絶縁性材料のいずれか1種類または2種類以上により構成されている。無機絶縁性材料は、例えば、酸化ケイ素SiOx、窒化ケイ素SiNx、酸化アルミニウムAl2O3、酸化チタンTiO2、酸化ハフニウムHfOxまたはチタン酸バリウムBaTiO3などである。有機絶縁性材料は、例えば、ポリビニルフェノールPVP、ポリイミド、ポリメタクリル酸アクリレート、感光性ポリイミド、感光性ノボラック樹脂またはポリパラキシリレンなどである。なお、ゲート絶縁膜13は、上記した各種材料の層が2層以上積層されたものでもよい。有機半導体層14は、薄膜トランジスタ1の形成領域において島状に形成されており、例えば、PXXperixanthenoxanthene誘導体により構成されている。また、この有機半導体層14は、例えば、ペンタセンC22H14,ポリチオフェンなどの他の有機半導体材料により構成されていてもよい。ソースドレイン電極15A,15Bは、有機半導体層14上において、この有機半導体層14と接するように配設された電極であり、ここでは平面形状X-Y平面形状が櫛型となっている。ただし、ソースドレイン電極15A,15Bの形状は、これには限られない。これらのソースドレイン電極15A,15Bは、導電性材料、特に、そのまま有機半導体層14とオーミック接触を与えうる金属、金属酸化物、導電性高分子または炭素等により構成されていることが好ましい。そのような金属としては、例えば、金Au,銅Cu,銀Ag,ニッケルNiまたはチタンTiが挙げられる。また、例えば、厚み20nmのチタンTi層と、厚み200nmのアルミニウムAl層と、厚み20nmのチタンTi層とをこの順に積層した積層構造となっていてもよい。上記した金属酸化物としては、例えば、CuOx,NiOx,TiOx,ITOIndiumTinOxide;酸化インジウムスズまたはMoOx,WOxが挙げられる。また、上記した導電性高分子としては、例えば、水溶性PEDOT-PSSが挙げられる。保護膜16は、ソースドレイン電極15A,15Bおよび配線層17A,17Bの少なくとも一部を覆うように配設されており、例えばC6F10nなどのフッ素樹脂により構成されている。この保護膜16は、有機半導体層14にダメージを与えない溶媒で溶解された樹脂であることが好ましい。なお、そのような樹脂としては、上記したフッ素樹脂の他、PVAポリビニルアルコール;水溶性,パリレン樹脂等が挙げられる。配線層17A,17Bはそれぞれ、ソースドレイン電極15A,15Bとは別体として別工程により形成されたものであると共に、これらのソースドレイン電極15A,15Bと電気的に接続されている。具体的には、配線層17Aは、ソースドレイン電極15Aと電気的に接続され、配線層17Bは、ソースドレイン電極15Bと電気的に接続されている。これらの配線層17A,17Bは、例えば上記したソースドレイン電極15A,15Bと同様の材料により構成されており、ここではX軸方向に沿って延在している。[有機半導体層14、ソースドレイン電極15A,15B、保護膜16等の詳細構成]ここで本実施の形態では、例えば図2A~Cに示したように、ソースドレイン電極15A,15Bの電極端ここではY軸方向の電極端にはそれぞれ、アライメントずれ吸収領域150が設けられている。このアライメントずれ吸収領域150は、X軸方向およびY軸方向の各々に沿った位置合わせマージンアライメントずれマージンΔx,Δyを考慮した領域ここでは矩形状の領域であり、ソースドレイン電極15A,15Bが個別に含まれるように配置されている。すなわち、例えば図2Dに示した比較例1のように、一のアライメントずれ吸収領域150内に一対のソースドレイン電極15A,15Bの双方が配置されるのではなく、一のアライメントずれ吸収領域150内には、一対のソースドレイン電極15A,15Bのいずれか一方のみが配設されている。これにより詳細は後述するが、ソースドレイン電極15A,15Bを印刷形成する際の位置合わせずれアライメントずれが吸収され、製造不良の発生が抑えられるようになっている。また、例えば図1A、図3Aおよび図4Aに示したように、有機半導体層14には、保護膜16の形成領域の外部に、ソースドレイン電極15A,15Bとの重畳領域としての凸部140が設けられている。具体的には、この凸部140は、Y軸方向に沿って保護膜16の形成領域からはみ出すように形成されており、ソースドレイン電極15A,15Bのうちの上記したアライメントずれ吸収領域150と重なるように配置されている図1Bおよび図4A中の符号P11参照。これにより詳細は後述するが、有機半導体層14の端部半導体島のエッジ部分付近での配線層17A,17Bの断線段切れが生じにくくなる望ましくは、そのような断線の発生が回避される。あるいは、図3B、図4Bおよび図5図3BにおけるIII-III線に沿った矢視断面図に示したように、保護膜16において切り欠き領域としての凹部160が設けられているようにしてもよい。具体的には、この切り欠き領域凹部160はY軸方向に沿って形成されており、この切り欠き領域において有機半導体層14とソースドレイン電極15A,15Bとが重畳されている図4Bおよび図5中の符号P12参照。ただし、ソースドレイン電極15A,15Bのうちの上記したアライメントずれ吸収領域150は、この凹部160とは重ならないように配置されている。このような凹部160を設けた場合にも、詳細は後述するが、有機半導体層14の端部半導体島のエッジ部分付近での配線層17A,17Bの断線段切れが生じにくくなる望ましくは、そのような断線の発生が回避される。[薄膜トランジスタ1の製造方法]この薄膜トランジスタ1は、例えば次のようにして製造することができる。図6A~Eは、本実施の形態の薄膜トランジスタ1の製造方法における主要な工程例を、工程順に平面図X-Y平面図で表わしたものである。まず、図6Aに示したように、基板11上にゲート電極12およびゲート配線12Lを形成し、これらのゲート電極12およびゲート配線12Lの上に図示しないゲート絶縁膜13を形成する。具体的には、まず、上述した材料よりなる基板11を用意し、この基板11に、例えば真空成膜法、塗布法またはめっき法により、上述した金属材料よりなるゲート電極材料膜図示せずを形成する。真空成膜法は、例えば、真空蒸着法、フラッシュ蒸着法、スパッタリング法、物理的気相成長法PVD、化学的気相成長法CVD、パルスレーザ堆積法PLDまたはアーク放電法などである。塗布法は、例えば、スピンコート法、スリットコート法、バーコート法またはスプレーコート法などである。めっき法は、例えば、電解めっき法または無電解めっき法などである。次いで、このゲート電極材料膜の上に、レジストパターンなどのマスク図示せずを形成する。続いて、マスクを用いてゲート電極材料膜をエッチングしたのち、アッシング法またはエッチング法などを用いてマスクを除去する。これにより、図6Aに示したように、基板11上にゲート電極12およびゲート配線12Lが形成される。ここで、レジストパターンを形成する場合には、例えば、フォトレジストを塗布してフォトレジスト膜を形成したのち、フォトリソグラフィ法、レーザ描画法、電子線描画法またはX線描画法などを用いてフォトレジスト膜をパターニングする。ただし、レジスト転写法などを用いてレジストパターンを形成してもよい。ゲート電極材料膜のエッチング方法は、例えば、ドライエッチング法、またはエッチャント溶液を用いたウェットエッチング法であり、そのドライエッチング法は、例えば、イオンミリングまたは反応性イオンエッチングRIEなどである。マスクを除去するためのエッチング方法も同様である。なお、ゲート電極12等の形成方法は、例えば、インクジェット法、スクリーン印刷法、グラビア印刷法またはグラビアオフセット印刷法などの印刷法でもよい。また、レーザアブレーション法、マスク蒸着法またはレーザ転写法などを用いて、マスクとしてレジストパターンの代わりに金属パターンを形成してもよい。もちろん、ゲート電極12等を形成するために、金属材料の代わりに上述した無機導電性材料、有機導電性材料または炭素材料などを用いることも可能である。続いて、これらのゲート電極12およびゲート配線12Lを覆うように、ゲート絶縁膜13を形成する。このゲート絶縁膜13の形成手順は、例えば、その形成材料により異なる。無機絶縁性材料を用いる場合の形成手順は、例えば、塗布法がゾルゲル法などでもよいことを除き、ゲート電極12等を形成する場合と同様である。有機絶縁性材料を用いる場合の形成手順は、例えば、フォトリソグラフィ法などを用いて感光性材料をパターニングしてもよいことを除き、ゲート電極12等を形成した場合と同様である。次いで、図6Bに示したように、図示しないゲート絶縁膜13上に、例えば塗布法や蒸着法を用いて、有機半導体層14を形成する。ここでは一例として、有機半導体層14に上述した凸部140を設ける場合について説明する。具体的には、まず、例えば上述した有機半導体材料、例えばPXX誘導体を有機溶剤などの溶媒に分散または溶解させた溶液混合溶液を調製し、この混合溶液をゲート絶縁膜13の上面に塗布し、加熱焼成する。これにより、ゲート絶縁膜13上に、上述した有機半導体材料、例えばPXX誘導体よりなる有機半導体材料膜を形成する。溶媒としては、例えば、トルエン、キシレン、メシチレンまたはテトラリンなどを用いることが可能である。次いで、このようにして形成した有機半導体材料膜を基に、例えばレーザアブレーション法を用いて素子分離を行い、前述した島形状からなる有機半導体層14を形成する。ただし、素子分離の方法としてはレーザアブレーション法には限られず、金属保護膜層による方法や、感光性フッ素樹脂へのパターニング法を用いてもよい。あるいは、有機半導体層14を印刷法によって直接パターン形成し、この素子分離工程を省略するようにしてもよい。ただし、有機半導体層14の表面に与えるダメージを極力低減させるためには、レーザアブレーション法を用いるのが望ましい。続いて、図6Cに示したように、有機半導体層14上にこの有機半導体層14と接するように、前述した形状からなるソースドレイン電極15A,15Bを形成する。具体的には、本実施の形態では、これらのソースドレイン電極15A,15Bを、印刷法印刷プロセスを用いて形成する。詳細には、有機半導体層14上において、例えば反転オフセット印刷法を用いて水溶性PEDOT-PSSを直接パターニングし、その後、例えば140°Cの温度で1時間程度加熱処理を行うことにより、ソースドレイン電極15A,15Bを形成する。ただし、電極材料としてはPEDOT-PSSには限られず、例えばAgナノインクやCuナノインク等をインク材料として用いることにより、AgやCuを電極材料としてもよい。あるいは、グラフェン,カーボンナノチューブ等のカーボン系材料炭素材料を、電極材料として用いてもよい。また、印刷法の種類としても、上記した反転オフセット印刷法には限られず、他の印刷法を用いてもよい。次に、図6Dに示したように、有機半導体層14およびソースドレイン電極15A,15Bの上に、上述した材料からなる保護膜16を形成する。具体的には、例えばC6F10nなどのフッ素樹脂を全面塗布した後、その膜上に一般的なフォトレジストを塗布し、フォトリソグラフィ技術を用いて所望のパターンを形成することにより、保護膜16を形成する。このフォトリソグラフィ技術を用いたパターン形成の際には、例えば酸素プラズマを用いて、フッ素樹脂膜をドライエッチング加工する。このドライエッチングでは、ソースドレイン電極15A,15Bにおいて前述したアライメントずれ吸収領域150が露出するまで行う。そして、エッチング加工後は、フォトレジストを除去する。なお、感光性フッ素樹脂を用いた、フォトリソグラフィ技術によるパターン形成も可能である。また、ここでは、フォトリソグラフィ技術を用いたパターン形成を例に挙げて説明したが、これには限られない。更に、例えば反転オフセット印刷法等の印刷法を用いて、有機半導体層14を直接的にパターン形成することも可能である。続いて、図6Eに示したように、ソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bを形成する。具体的には、本実施の形態では、これらの配線層17A,17Bを、真空成膜プロセスおよびフォトリソグラフィ技術を用いて形成する真空成膜形成する。このようにして、上記したソースドレイン電極15A,15Bと配線層17A,17Bとを、別体として別工程により形成する。詳細には、まず、厚み20nmのTi層、厚み200nmのAl層および厚み20nmのTi層をこの順に積層した積層膜を、例えばスパッタ法を用いた全面成膜する。そののち、一般的なフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いて所望のパターンを形成する。続いて、例えば硝酸フッ酸燐酸の混酸を用いて、上記した積層膜をウェットエッチング加工し、その後フォトレジスト膜を溶解除去することにより、配線層17A,17Bを形成する。以上により、図1A,Bに示した薄膜トランジスタ1が完成する。なお、ここでは、配線層17A,17Bの材料として、Ti/Al/Tiを例に挙げて説明したが、これには限られず、前述した種々の材料を用いることが可能である。ただし、材料が安価であること、配線抵抗が小さいこと、基板と配線との付着性が良好であること、およびウェットエッチング加工が容易であることなどから、Ti/Al,Tiを用いるのが好ましいと言える。また、ここでは、成膜方法としてスパッタ法を例に挙げて説明したが、これには限られず、例えば抵抗加熱真空蒸着、電子線加熱真空蒸着、CVD法等の種々の成膜方法が適用可能であり、以下同様である。更に、ここでは、パターニング方法として、フォトリソグラフィ技術を用いた例を挙げているが、これには限られず、例えばレーザアブレーション法を用いてパターニングを行うようにしてもよく、以下同様である。加えて、ここではウェットエッチング加工を例に挙げて説明したが、これには限られず、塩素、あるいは塩素と四フッ化炭素との混合ガスを用いたリアクティブイオンエッチングによって、配線層17A,17Bの加工を行うようにしてもよい。ここで、最終的に形成された薄膜トランジスタ1では、有機半導体層14の外縁部分半導体島のエッジ部分が、保護膜16または配線層17A,17Bによって完全に被覆されている。これにより本実施の形態では、図6E以降の工程において、有機溶剤に溶解された樹脂を塗布形成することが可能となる。仮に、この段階で有機半導体層14の外縁部分半導体島のエッジ部分の一部が露出されている場合には、その端面を覆う工程例えば、フッ素樹脂の塗布およびそのパターニング工程を設ける必要が生じ、工程数の増加や製造コストの増加につながる。したがって、このような事態を避けるため、図6Eのように形成するのが望ましいと言える。[薄膜トランジスタ1の作用効果]この薄膜トランジスタ1では、ゲート配線12Lを介してゲート電極12に所定の閾値電圧以上の電圧ゲート電圧が印加されると、有機半導体層14内にチャネルが形成される。これにより、ソースドレイン電極15A,15B間に電流ドレイン電流が流れ、トランジスタ有機TFTとして機能する。1.従来の手法の問題点ところで、このような有機TFTでは、従来、有機半導体層上に金属層を直性成膜してエッチング加工することにより、ソースドレイン電極を形成する手法が用いられている。ところがこの手法では、有機半導体と電極金属との組合せによっては、有機半導体の表面にダメージが生じ、特性劣化をもたらすおそれがある。これに対して、印刷プロセス印刷法を用いて、トップコンタクト型のソースドレイン電極を直接パターン形成する場合、理想的には、チャネル上の有機半導体層の表面に何も触れることなく、ソースドレイン電極を形成することができる。したがって、有機半導体層へのダメージを抑えつつトップコンタクト構造を形成することができ、良好なトランジスタ特性が得られる。つまり、印刷法は、ボトムゲートスタッガード型の有機TFTを製造する際に、ソースドレイン電極の形成方法として好適な手法であると言える。また、このような印刷法による電極形成技術の中でも、反転オフセット印刷法による配線形成技術は、精細度において優れた成果を収めている。ここで、ボトムゲートスタッガード型の有機TFTを用いて、集積回路を製造する場合について考える。特に、ソースドレイン電極および配線層をそれぞれ、反転オフセット印刷法を用いて形成する場合について考える。この場合において、これらのソースドレイン電極と配線層とを、印刷法反転オフセット印刷法を用いて一括形成同一工程にて形成すると、特にボトムゲートスタッガード型の有機TFTを集積化する際には、以下の問題が生じてしまう。第1の問題点として、有機半導体層上に電極ソース電極やドレイン電極および配線層を形成する際に、例えば有機半導体層の端部半導体島のエッジ部分付近などにおいて、配線層の断線段切れが生じるおそれがある。これは、被印刷面である島状の有機半導体層の表面は平坦面ではなく、段差は数十nm程度と小さいものの、エッジ近傍で配線が切れやすいことに起因している。このような有機半導体層の端部付近などでの配線層の断線段切れは、ボトムコンタクト型の有機TFTを製造する際には生じず、トップコンタクト型の有機TFTに特有の問題である。このような配線層の断線は製造不良の要因となることから、製造不良を低減することが望まれる。また、第2の問題点として、パターンの位置合わせ精度が不十分であることが挙げられる。これは、以下の理由によるものである。すなわち、まず、印刷装置の機械精度、更にはブランケットの歪みにより、印刷されるパターンは、本来あるべき位置からずれてしまう場合がある。そのため、集積回路パターンは,この印刷位置精度を考慮した冗長なパターンとなる。すると、ステッパ等を使用したフォトリソグラフィ技術によるパターン形成法高い位置精度:位置ズレが±1μm程度未満を想定した集積回路パターンと比較して、トランジスタの集積化密度は小さくなってしまう。更に、第3の問題点として、材料面での問題がいくつか挙げられる。まず、現在のところ印刷配線用材料として一般的なものは、有機分子でその周辺が修飾されたAgナノ粒子である。ところが、Ag配線は高湿度中の通電により、エレクトロマイグレーションが引起されることが知られている。そのため、Ag配線を有する電気回路においてその信頼性を確保するためには、外部からの水分侵入を阻止するための強固なバリア層例えばガラスが必要になる。これは,有機TFTを用いてフレキシブル回路を作製するうえでの障壁となってしまう。なお、このようなAg配線の欠点を解消し得る、Cuナノインクも近年開発されている。しかしながら、Cuの酸化し易い性質に起因してインクの保存期間が短期であることや、還元雰囲気中において焼成する要請から、そのための特殊加熱設備を必要とする等、Cuインクには未だ実用上の欠点がある。また、金属ナノ粒子のインク以外では、PEDOT-PSS等の導電性高分子や、グラフェン,カーボンナノチューブ等のカーボン系材料も、配線材料となり得る。どちらの材料においてもイオン化ポテンシャルあるいは仕事関数が5eV程度であり、有機半導体との電気的障壁が比較的小さい材料である。また、カーボン系材料は、その仕様によっては金属ナノ粒子インクに比べて安価である。しかしながら、いずれもシート抵抗が高いため、長い配線に使用することは難しいと言える。以上説明した3つの問題点により、ボトムゲートスタッガード型の有機TFTでは、特にその集積回路を作製する際に、ソースドレイン電極と配線層とを印刷法例えば反転オフセット印刷法を用いて一括形成同一工程にて形成することは、加工面および材料面の両面からみて困難を伴う。2.本実施の形態の作用そこで本実施の形態では、以下説明するようにして、上記した3つの問題点を解消している。具体的には、まず、本実施の形態の薄膜トランジスタ1では、有機半導体層14上に接するように配設されたソースドレイン電極15A,15Bと、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bとが、別体として形成されている。換言すると、この薄膜トランジスタ1を製造する際に、有機半導体層14上に接するようにソースドレイン電極15A,15Bが形成された後に、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bが形成される。これにより、これらのソースドレイン電極15A,15Bと配線層17A,17Bとが一体的に形成される同一工程で形成される場合と比べ、例えば有機半導体層14の端部半導体島のエッジ部分付近での配線層17A,17Bの断線が生じにくくなる。また、本実施の形態では、例えば図3A等に示した凸部140、あるいは図3B等に示した凹部160が、有機半導体層14または保護膜16に設けられている。これにより、例えば図4A,Bに中の斜線で示した領域符号P11,P12参照において、ソースドレイン電極15A,15Bと配線層17A,17Bとが、確実に電気的に接続される接触されることになる。その結果、例えば図1Bおよび図5に示したように、配線層17A,17Bにおける断線段切れの発生が回避され、より確実な電気的接続が確保される。すなわち、例えば図3Cおよび図7Aに示した比較例2の薄膜トランジスタ薄膜トランジスタ201では、有機半導体層14および保護膜16のいずれにおいても、凸部140や凹部160が設けられていない。このことから、例えば図7A中の符号P201で示したように、ゲート電極12とソースドレイン電極15A,15Bまたは配線層17A,17Bとの層間にゲート絶縁膜13だけが設けられている領域が存在することになる。このような領域は、ゲート電極12とソースドレイン電極15A,15Bとの間のリーク箇所となる可能性が高く、大規模な集積回路を作製した場合には、回路としての性能を示さなくなるおそれが生じてしまう。このことから、本実施の形態の薄膜トランジスタ1では、例えば図8A,Bに示したように、ゲート電極12とソースドレイン電極15A,15B配線層17A,17Bとの重畳領域に、有機半導体層14および保護膜16のうちの少なくとも一方が配設されているようにするのが望ましいと言える。換言すると、例えば図8Cに示した比較例2の薄膜トランジスタ201のように、ゲート電極12とソースドレイン電極15A,15B配線層17A,17Bとの重畳領域に、有機半導体層14および保護膜16のいずれもが配設されていないのは望ましくないということである。また、例えば図7Bに示した比較例3の薄膜トランジスタ薄膜トランジスタ301では、配線層17A,17B同士を結ぶ領域において、ゲート電極12の外形線よりも有機半導体層14の外形線のほうが外側に配置されている。このことから、例えば図7B中の符号P301で示したように、ゲート電極12に印加されるゲート電圧によって変調されない半導体領域が、ソースドレイン電極15A,15B間配線層17A,17B間に存在することになる。このような半導体領域は、ゲート電極12とソースドレイン電極15A,15Bとの間のリーク箇所となる可能性が高いため、前述した理由から望ましくない領域であると言える。このことから、本実施の形態の薄膜トランジスタ1では、例えば図9に示したように、配線層17A,17B同士を結ぶ領域において、ゲート電極12の外形線よりも有機半導体層14の外形線のほうが内側に配置されているのが望ましいと言える。また、それとともに、以下の理由により、配線層17A,17B同士を結ぶ方向Y軸方向では、逆に、ゲート電極12の外形線よりも有機半導体層14の外形線のほうが外側に配置されているのが望ましいと言える。すなわち、有機半導体層14の半導体島における外形線付近ソースドレイン電極15A,15Bの領域でのZ方向厚み方向の積層状況を考えると、以下のことが言える。まず、ゲート電極12の外形線よりも有機半導体層14の外形線のほうが外側に配置されている場合、上記した領域での積層構造は、ゲート電極12/ゲート絶縁膜13/有機半導体層14/配線層17A,17Bの順に積層されたものとなる。一方、ゲート電極12の外形線よりも有機半導体層14の外形線のほうが内側に配置されている場合、上記した領域での積層構造は、ゲート電極12/ゲート絶縁膜13/配線層17A,17Bの順に積層されたものとなる。つまり、後者内側に配置された場合と比べて前者外側に配置された場合のほうが、有機半導体層14の分だけ、積層数が1層多いことになる。このようにして1層分積層数が多いことにより、後者と比べて前者のほうが、ゲート配線ソース配線間またはゲート配線ドレイン配線間における層間リークの発生確率が低減すると言える。以上のように本実施の形態では、有機半導体層14上に接するように配設されたソースドレイン電極15A,15Bと、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bとが、別体として形成されている。換言すると、この薄膜トランジスタ1を製造する際に、有機半導体層14上に接するようにソースドレイン電極15A,15Bを形成した後に、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bを形成する。これにより、これらのソースドレイン電極15A,15Bと配線層17A,17Bとが一体的に形成される同一工程で形成される場合と比べ、例えば有機半導体層14の端部半導体島のエッジ部分付近での配線層17A,17Bの断線を生じにくくすることができ、信頼性を向上させる製造不良を低減することが可能となる。これにより、例えばボトムゲートスタッガード型の有機TFTを含む大規模な集積回路を、高い再現性をもって製造することが可能となる。また、ソースドレイン電極15A,15Bを、印刷法を用いて直接的にパターニング形成するため、良好な特性を示すボトムゲートスタッガード型の有機TFTを得ることができる。これは、ソースドレイン電極15A,15B間チャネル直上の有機半導体層14の表面にダメージを与えることなく、トップコンタクトを形成することができるからである。更に、ソースドレイン電極15A,15Bとして使用可能な材料の選択肢を広げることが可能となる。例えば、導電性高分子やカーボン系材料といった、有機半導体との電気的接続が良好でかつ安価な材料を選択できるようになる。これは、仮に高いシート抵抗の材料だとしても、配線層17A,17Bを一般的な金属シート抵抗が比較的低い金属により構成すれば、配線抵抗が増大してしまうという問題が生じないためである。加えて、ソースドレイン電極15A,15Bの電極端にそれぞれ、アライメントずれ吸収領域150を設けるようにしたので、ソースドレイン電極15A,15Bを印刷形成する際の位置合わせずれアライメントずれを吸収することができ許容されるようになり、信頼性を更に向上させる製造不良を更に低減することが可能となる。また、薄膜トランジスタ1において、有機半導体層14の外縁部分半導体島のエッジ部分が、保護膜16または配線層17A,17Bによって完全に被覆されているようにしたので、以下の利点も得られる。すなわち、まず、真空成膜の手法において、選択の自由度を向上させることができる。例えば、スパッタ法やCVD法等,飛着粒子が高エネルギーとなる金属成膜方法も選択することができるようになる。これは、有機半導体層14の表面へのダメージを懸念する必要が無いからである。また、配線層17A,17Bの加工の際に、ある程度の強酸や強塩基を使用することが可能になり、タクト性の向上や低コスト化を図ることが可能となる。以下、本開示の他の実施の形態第2~第6の実施の形態について説明する。なお、上記第1の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。<第2の実施の形態>[薄膜トランジスタ1Aの構成および製造方法]図10A~Fは、第2の実施の形態に係る半導体素子薄膜トランジスタ1Aの構成例および製造方法における主要な工程例を、工程順に平面図X-Y平面図で表したものである。本実施の形態の薄膜トランジスタ1Aは、後述するコンタクト部18が設けられていることを除いては、基本的には薄膜トランジスタ1と同様の構成となっている。ただし、この薄膜トランジスタ1Aでは、以下詳述するように、ソースドレイン電極15A,15Bおよび配線部17A,17Bの双方が、印刷プロセス印刷法により形成されている。また、この薄膜トランジスタ1Aでは、薄膜トランジスタ1とは異なり、基板11上に、ゲート電極12、ゲート絶縁膜13、有機半導体層14、一対のソースドレイン電極15A,15B、一対の配線層17A,17Bおよび保護膜16がこの順に積層されている。これは、保護膜16を形成した後に印刷法によって配線層17A,17Bを形成する手法は、表面の凹凸が大きすぎて印刷するのが困難となってしまうからである。本実施の形態では、まず、図10A~Cに示したように、第1の実施の形態と同様にして、基板11上にゲート電極12およびゲート配線12Lを形成し、これらのゲート電極12およびゲート配線12Lの上に図示しないゲート絶縁膜13を形成する。そして、第1の実施の形態と同様にして、このゲート絶縁膜13上に島状の有機半導体層14を形成する。ただし、第1の実施の形態とは異なり、この有機半導体層14を形成する際に、前述したリーク電流の発生を回避するため、ゲート配線12Lと配線層17A,17Bとの交差部分にも、島状の有機半導体層14を形成しておくようにする。次いで、例えば図10Dに示したように、例えば反転オフセット印刷法等の印刷法を用いて、配線層17A,17Bを形成する。具体的には、例えばAgを直接パターニングした後、例えば140°Cの温度条件で1時間程度の加熱処理を行う。なお、配線層17A,17Bの材料および印刷法の種類については、これには限られない。続いて、例えば図10Eに示したように、第1の実施の形態と同様にして、保護膜16を形成する。ただし、次の図10Fに示した工程を考慮すると、この保護膜16の形状としては、前述した凹部160を有する形状であることが望ましい。以下の図10Fの工程において、インクジェット法を用いてソースドレイン電極15A,15Bと配線層17A,17Bとのコンタクト部分にインクを滴下する際に、この凹部160によって、微小液滴の横方向X軸方向への広がりが抑制されるからである。そののち、本実施の形態では、例えば図10Fに示したように、ソースドレイン電極15A,15Bと配線層17A,17Bとのコンタクト部18を、例えばインクジェット法を用いて形成する。具体的には、インクジェット法を用いて、ソースドレイン電極15A,15Bと配線層17A,17Bとのコンタクト部分にAgナノインクを滴下し、そのインク滴下後に、例えば140°Cの温度条件で1時間程度の加熱処理を行うことにより、コンタクト部18を形成する。これにより、ソースドレイン電極15A,15Bと配線層17A,17Bとの良好な電気的接続が確保されるようになる。以上により、本実施の形態の薄膜トランジスタ1Aが完成する。[薄膜トランジスタ1Aの作用効果]この薄膜トランジスタ1Aにおいても、薄膜トランジスタ1と同様に、有機半導体層14上に接するように配設されたソースドレイン電極15A,15Bと、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bとが、別体として形成されている。換言すると、この薄膜トランジスタ1Aを製造する際に、有機半導体層14上に接するようにソースドレイン電極15A,15Bを形成した後に、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bを形成する。したがって、本実施の形態においても、第1の実施の形態と同様の作用により同様の効果を得ることが可能である。なお、本実施の形態では、配線層17A,17Bを形成するためのインク材料として、Agインクを使用する場合には、配線層17A,17Bに水分が浸入することを防ぐため、強力なシールをする必要がある例えばガラス封止。そのような場合、フレキシブル回路の実現は不可能となる。一方、インク材料としてAg以外の高抵抗材料を用いた場合には、配線長の短い回路であれば適用することが可能であると考えられる。また、本実施の形態において、ソースドレイン電極15A,15Bと配線層17A,17Bとを別工程で形成することの利点は、第1の実施の形態で述べたように、有機半導体層14の端部付近での配線層17A,17Bの断線を生じにくくするということである。また、ソースドレイン電極15A,15Bおよび配線層17A,17Bを印刷プロセスのみで形成することにより、フォトリソグラフィ技術およびエッチング加工を用いて形成する場合と比べ、工程数を削減することができる。例えば、ソースドレイン電極15A,15BはPEDOT-PSS等の導電性高分子により構成し、配線層17A,17BはAgにより構成するといったように、別種のインクを使用することも可能である。好適な電極材料が必ずしも好適な配線材料になるとは限らないため、別々の工程で形成することにはそれなりに意義が生じる場面があると考えられる。<第3の実施の形態>[薄膜トランジスタ1Bの構成および製造方法]図11A~Eは、第3の実施の形態に係る半導体素子薄膜トランジスタ1Bの構成例および製造方法における主要な工程例を、工程順に平面図X-Y平面図で表したものである。本実施の形態の薄膜トランジスタ1Bは、基本的には薄膜トランジスタ1と同様の構成となっている。ただし、この薄膜トランジスタ1Bでは、以下詳述するように、ソースドレイン電極15A,15Bは真空成膜プロセスおよびフォトリソグラフィ技術を用いて形成される真空成膜形成一方、配線部17A,17Bは印刷プロセス印刷法により形成されている。このようにして、配線層17A,17Bのパターン形成は全て印刷法により行っているため、フォトリソグラフィ技術を用いる場合と比べて工程数を削減することができる。また、この薄膜トランジスタ1Bにおいても、第2の実施の形態と同様の理由により、基板11上に、ゲート電極12、ゲート絶縁膜13、有機半導体層14、一対のソースドレイン電極15A,15B、一対の配線層17A,17Bおよび保護膜16がこの順に積層されている。本実施の形態では、まず、図11A,Bに示したように、第2の実施の形態と同様にして、基板11上にゲート電極12およびゲート配線12Lを形成し、これらのゲート電極12およびゲート配線12Lの上に図示しないゲート絶縁膜13を形成する。そして、第2の実施の形態と同様にして、このゲート絶縁膜13上に島状の有機半導体層14を形成する。次いで、例えば図11Cに示したように、真空成膜プロセスおよびフォトリソグラフィ技術を用いて、ソースドレイン電極15A,15Bを形成する。具体的には、まず、ソース電極ドレイン電極15A,15Bとなる金属膜として、Agを抵抗加熱蒸着し、その後、フォトレジスト材料を反転オフセット印刷法によって印刷することにより、ソースドレイン電極15A,15Bのパターンを形成する。続いて、例えばヨウ化カリウム水溶液によってエッチングした後、フォトレジストを除去する。続いて、例えば図11D,Eに示したように、第2の実施の形態と同様にして、配線層17A,17Bおよび保護膜16を形成する。以上により、本実施の形態の薄膜トランジスタ1Bが完成する。[薄膜トランジスタ1Bの作用効果]この薄膜トランジスタ1Bにおいても、薄膜トランジスタ1と同様に、有機半導体層14上に接するように配設されたソースドレイン電極15A,15Bと、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bとが、別体として形成されている。換言すると、この薄膜トランジスタ1Bを製造する際に、有機半導体層14上に接するようにソースドレイン電極15A,15Bを形成した後に、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bを形成する。したがって、本実施の形態においても、第1の実施の形態と同様の作用により同様の効果を得ることが可能である。また、本実施の形態では、ソースドレイン電極15A,15Bと配線層17A,17Bとを別工程で形成することの利点は、第1の実施の形態で述べたことに加え、以下のことが言える。すなわち、例えばソースドレイン電極15A,15Bの材料としてAuを使用した場合、Auをソースドレイン電極15A,15Bに限定的に使用することによって、高価なAuの使用量を削減することができる。<第4の実施の形態>[薄膜トランジスタ1Cの構成および製造方法]図12A~Eは、第4の実施の形態に係る半導体素子薄膜トランジスタ1Cの構成例および製造方法における主要な工程例を、工程順に平面図X-Y平面図で表したものである。本実施の形態の薄膜トランジスタ1Cは、基本的には薄膜トランジスタ1と同様の構成となっている。ただし、この薄膜トランジスタ1Bでは、以下詳述するように、ソースドレイン電極15A,15Bおよび配線層17A,17Bの双方が、真空成膜プロセスおよびフォトリソグラフィ技術を用いて形成されている真空成膜形成。すなわち、まず、図12A~Cに示したように、第3の実施の形態と同様にして、基板11上にゲート電極12およびゲート配線12Lを形成し、これらのゲート電極12およびゲート配線12Lの上に図示しないゲート絶縁膜13を形成する。そして、第3の実施の形態と同様にして、このゲート絶縁膜13上に島状の有機半導体層14を形成した後、ソースドレイン電極15A,15Bを形成する。次いで、例えば図12Dに示したように、第1の実施の形態と同様にして配線層17A,17Bを形成し、そののち、例えば図12Eに示したように、第3の実施の形態と同様にして保護膜16を形成する。以上により、本実施の形態の薄膜トランジスタ1Cが完成する。[薄膜トランジスタ1Cの作用効果]この薄膜トランジスタ1Cにおいても、薄膜トランジスタ1と同様に、有機半導体層14上に接するように配設されたソースドレイン電極15A,15Bと、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bとが、別体として形成されている。換言すると、この薄膜トランジスタ1Cを製造する際に、有機半導体層14上に接するようにソースドレイン電極15A,15Bを形成した後に、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bを形成する。したがって、本実施の形態においても、第1の実施の形態と同様の作用により同様の効果を得ることが可能である。<第5の実施の形態>[薄膜トランジスタ1Dの全体構成]図13は、第5の実施の形態に係る半導体素子薄膜トランジスタ1Dの概略構成を模式的に表したものである。具体的には、図13Aは平面構成X-Y平面構成を、図13Bは、図13AにおけるIV-IV線に沿った矢視断面構成Z-X断面構成を、それぞれ示している。この薄膜トランジスタ1Dもまた、これまで説明した薄膜トランジスタ1,1A~1Cと同様に、トップコンタクトスタッガード型の有機TFTである。薄膜トランジスタ1Dでは、例えば、基板11上に、ゲート電極12、ゲート絶縁膜13、有機半導体層14、一対のソースドレイン電極15A,15Bおよびバンクエッチングストッパ層19、ならびに一対の配線層17A,17Bが、この順に積層されている。バンク19は、ソースドレイン電極15A,15Bの各周囲の少なくとも一部分を囲むようにして設けられており、ここでは、個々の薄膜トランジスタ1Dごと素子の形成領域ごとに個別に設けられている。すなわち、各バンク19は、各薄膜トランジスタ1Dの形成領域付近にのみ配設されている。換言すると、バンク19は、基板11上において非連続に薄膜トランジスタ1Dの形成領域ごとに分離して設けられている。また、このバンク19は、ここでは、一対のソースドレイン電極15A,15B同士を分離する形状となっているとともに、これらソースドレイン電極15A,15Bの周囲のうちの配線17A,17B側に開口部190を有している。つまり、ここではバンク19は、図13Aに示したように、工の字状となっている。換言すると、ここでは、バンク19の形成領域と配線層17A,17Bの形成領域とが、互いに重畳していないオーバーラップしていない。そして、ソースドレイン電極15A,15Bの各端部一方の端部が、バンク19内から開口部190を介して配線部17A,17B側へ突出しているはみ出していることにより、ソースドレイン電極15A,15Bと配線層17A,17Bとが電気的に接続されている。なお、このようなソースドレイン電極15A,15Bにおける突出部はみ出し部は、後述するソースドレイン電極15A,15Bの形成の際に自然にもしくは意図的に形成されるようになっている。このような形状のバンク19を用いることにより、後述するように、ソースドレイン電極15A,15Bがそれぞれ自己整合的に形成されるようになっているセルフアライメント形成。また、このバンク19は、有機半導体層14におけるチャネル部分に対するエッチングストッパ層としても機能するようになっている。なお、このようなバンク19は、例えばフッ素F系の樹脂材料C6F10n等などの撥液性材料により構成されているのが望ましい。[薄膜トランジスタ1Dの製造方法]この薄膜トランジスタ1Dは、例えば次のようにして製造することができる。図14A~D,図15A~C,図16A~Cはそれぞれ、本実施の形態の薄膜トランジスタ1Dの製造方法における主要な工程例を、工程順に平面図X-Y平面図で表わしたものである。なお、ここでは、薄膜トランジスタ1Dとともに容量素子が形成される場合を例に説明する。まず、図14Aに示したように、基板11上にゲート電極12およびゲート配線12Lを形成したのち、図14Bに示したように、これらのゲート電極12およびゲート配線12Lの上にゲート絶縁膜13を形成する。続いて、図14C,Dに示したように、第1~4の実施の形態と同様にして、ゲート絶縁膜13上に島状の有機半導体層14を形成する。次いで、図15Aに示したように、ゲート絶縁膜13および島状の有機半導体層14の上に、前述したようにエッチングストッパ層としても機能するバンク19を、例えば反転オフセット印刷を用いて形成する。具体的には、例えばフッ素系樹脂等の撥液性材料を用いた反転オフセット印刷を行ったのち、例えば120°Cの温度で5分間の加熱乾燥を行うことにより、バンク19を形成する。なお、この例では、容量素子例えば補助容量素子の形成領域の周囲にも、バンク19を形成するようにしている。このようにして、以下説明するように容量素子の電極上部電極をも印刷法を用いて形成するようにした場合、後述する配線層17A,17Bの印刷法ここではグラビア印刷による形成が容易になる。これは、グラビア印刷では、単純なパターンの印刷は容易であるものの、例えば直交する直線同士や四角形と直線とが混在したパターンなどの印刷が難しいためである。次に、図15B中の符号P4で示したように、印刷プロセスここではインクジェット法を用いて、バンク19内に、ソースドレイン電極15A,15Bおよび容量素子の電極の構成材料からなるインクを滴下して充填する。これにより、例えば図15Cに示したように、バンク19内に滴下されたインクが濡れ広がることにより、ソースドレイン電極15A,15B等がバンク19を用いて自己整合的に形成される。またこのとき、ここでは、ソースドレイン電極15Aの端部一方の端部が、バンク19内から開口部190を介して、配線部17Aの形成予定領域側へ突出するはみ出す。このような突出部はみ出し部が、ソースドレイン電極15Aと配線部17Aとの電気的接続部分コンタクト部として機能するようになる。なお、このとき、ソースドレイン電極15A,15Bとエッチングストッパ層としても機能するバンク19によって、島状の有機半導体層14の全体が完全に覆われているようにするのが望ましい。以降の配線層17A,17Bの形成の際に、チャネル部分が保護されるようにするためである。続いて、図16Aに示したように、例えばスパッタ法等を用いて配線層170を全面に成膜する。そののち、図16Bに示したように、レジスト膜8を配線層17A,17Bの形状にパターン印刷する。続いて、例えば硝酸フッ酸燐酸の混酸を用いて、配線層170をウェットエッチング加工し、その後レジスト膜8を溶解除去することにより、図16Cに示したように配線層17A,17Bが形成される。以上により、図13A,Bに示した薄膜トランジスタ1D等が完成する。[薄膜トランジスタ1Dの作用効果]この薄膜トランジスタ1Dにおいても、薄膜トランジスタ1と同様に、有機半導体層14上に接するように配設されたソースドレイン電極15A,15Bと、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bとが、別体として形成されている。換言すると、この薄膜トランジスタ1Dを製造する際に、有機半導体層14上に接するようにソースドレイン電極15A,15Bを形成した後に、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bを形成する。したがって、本実施の形態においても、第1の実施の形態と同様の作用により同様の効果を得ることが可能である。また、本実施の形態では、バンク19を利用したインクジェット印刷によって、ソースドレイン電極15A,15Bが自己整合的に形成されるため、インクを滴下する際の位置を制御しつつ、インクジェット印刷の採用による材料のコスト削減効果が得られる。つまり、製造コストを削減しつつも、微細なパターンからなる素子の製造が可能となる。また、インクを滴下する方法であることから、基板11上に凹凸があったとしても、配線層17A,17B等の断線のおそれが低減する。加えて、ここでは、バンク19がエッチングストッパ層としても機能することから、そのようなバンク19を専用に設けるわけではないバンク19の形成工程が事実上省略されるため、更なる製造コストの削減が図られる。また、例えば、ソースドレイン電極15A,15Bだけでなく、配線層17A,17B等についても印刷形成した場合には、ソースドレイン電極15A,15Bおよび配線層17A,17B等をフォトリソグラフィ技術を用いることなく形成することができ、より一層の製造コスト削減効果が得られる。更に本実施の形態では、バンク19が、個々の薄膜トランジスタ1Dごと素子の形成領域ごとに個別に設けられている。すなわち、各バンク19は、各薄膜トランジスタ1Dの形成領域付近にのみ配設されている。換言すると、バンク19は、基板11上において非連続に薄膜トランジスタ1Dの形成領域ごとに分離して設けられている。そして、バンク19が前述した撥液性材料からなる場合には、以下の効果も得られる。すなわち、撥液性のバンク19が薄膜トランジスタ1Dの近傍のみに存在するため、ソースドレイン電極15A,15Bおよび配線層17A,17B以降の層構造を形成する際に特別な親水処理が不要となるため、工程削減の効果が得られる。また、基板11全体に撥液性のバンク19となる薄膜が存在する場合と比べ、基板11上の電気回路全体の構造的な信頼性が向上する。これは、撥液性のバンク19が基板11表面に広く存在すると、その上に塗布膜層間絶縁膜等を形成することが困難となるためである。また、仮に塗布膜を形成できたとしても、その層間絶縁膜等と撥液性のバンク19における膜との付着力は一般的に弱いため、その界面で膜が剥れ易くなり、構造的に脆弱となってしまうからである。加えて、位置合わせ精度が特に要求される、エッチングストッパ層とソースドレイン電極15A,15Bとのアライメントが自己整合的になされるため、印刷機械におけるアライメント精度不足の問題が緩和される。なお、エッチングストッパ層としても機能するバンク19とソースドレイン電極15A,15Bとの間のアライメントが正しく行われた場合には、例えば図17Aに示したように、ソースドレイン電極15A,15B同士での短絡ショートのおそれが回避される。これに対して、例えば図17Bに示したように、バンク19とソースドレイン電極15A,15Bとの間のアライメントがずれた場合には、ソースドレイン電極15A,15Bをインクジェット印刷により形成した際に、ソースドレイン電極15A,15B同士での短絡のおそれが生じる。<第5の実施の形態の変形例>以下、上記第5の実施の形態の変形例変形例1~3について説明する。これらの変形例1~3のうちの変形例1,2では、ソースドレイン電極15A,15Bや配線17A,17B等の形成方法が、第5の実施の形態とは異なっている。つまり、薄膜トランジスタ1Dの構成自体は、基本的には第5の実施の形態で説明した薄膜トランジスタ1Dと同様となっている。なお、第5の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。[変形例1]図18A~C,図19A~Cはそれぞれ、変形例1に係る薄膜トランジスタ1Dの製造方法における主要な工程例を、工程順に平面図X-Y平面図で表したものである。本変形例では、反転オフセット印刷によるレジストパターン形成を用いて配線層17A,17Bを形成した後に、インクジェット印刷を用いてソースドレイン電極15A,15Bを形成するようにしている。インクジェット印刷を用いたソースドレイン電極15A,15Bの形成を、配線層17A,17Bの形成後に行っているのは、反転オフセット印刷法では凹凸面上への印刷が難しいためである。本変形例では、まず図18Aに示したように、第5の実施の形態と同様にして、基板11上にゲート電極12およびゲート配線12Lを形成したのち、これらのゲート電極12およびゲート配線12Lの上に、ゲート絶縁膜13、島状の有機半導体層14およびバンク19を形成する。次いで、図18Aに示したように、例えばスパッタ法等を用いて配線層170を全面に成膜する。そののち、図18Cに示したように、レジスト膜8を配線層17A,17Bの形状にパターン印刷する。続いて、例えば硝酸フッ酸燐酸の混酸を用いて、配線層170をウェットエッチング加工し、その後レジスト膜8を溶解除去することにより、図19Aに示したように配線層17A,17Bが形成される。次に、図19B中の符号P4で示したように、印刷プロセスここではインクジェット法を用いて、バンク19内に、ソースドレイン電極15A,15Bの構成材料からなるインクを滴下して充填する。これにより、例えば図19Bに示したように、バンク19内に滴下されたインクが濡れ広がることにより、ソースドレイン電極15A,15Bがバンク19を用いて自己整合的に形成される。またこのとき、ここでは、ソースドレイン電極15A,15Bの各端部一方の端部が、バンク19内から開口部190を介して、配線部17A,17B側へ突出するはみ出す。このような突出部はみ出し部が、ソースドレイン電極15A,15Bと配線部17A,17Bとの電気的接続部分コンタクト部として機能する。このような製造方法を用いた本変形例においても、上記第5の実施の形態と同様の作用により同様の効果を得ることが可能である。[変形例2]図20A~C,図21A~Bはそれぞれ、変形例2に係る薄膜トランジスタ1Dの製造方法における主要な工程例を、工程順に平面図X-Y平面図で表したものである。本変形例では、インクジェット印刷を用いてソースドレイン電極15A,15Bを形成した後、レーザアブレーション法を用いて配線層17A,17Bを形成するようにしている。本変形例では、まず図20Aに示したように、第5の実施の形態と同様にして、基板11上にゲート電極12およびゲート配線12Lを形成したのち、これらのゲート電極12およびゲート配線12Lの上に、ゲート絶縁膜13、島状の有機半導体層14およびバンク19を形成する。次いで、図20B中の符号P4で示したように、印刷プロセスここではインクジェット法を用いて、バンク19内に、ソースドレイン電極15A,15Bの構成材料からなるインクを滴下して充填する。これにより、例えば図20Cに示したように、バンク19内に滴下されたインクが濡れ広がることにより、ソースドレイン電極15A,15Bがバンク19を用いて自己整合的に形成される。またこのとき、ここでは、ソースドレイン電極15A,15Bの各端部一方の端部が、バンク19内から開口部190を介して、配線部17A,17Bの形成予定領域へ突出するはみ出す。このような突出部はみ出し部が、ソースドレイン電極15A,15Bと配線部17A,17Bとの電気的接続部分コンタクト部として機能するようになる。続いて、図21Aに示したように、例えばスパッタ法等を用いて配線層170を全面に成膜する。そののち、レーザアブレーション法を用いて配線層170をパターン加工することにより、図21Bに示したように配線層17A,17Bが形成される。このような製造方法を用いた本変形例においても、上記第5の実施の形態と同様の作用により同様の効果を得ることが可能である。[変形例3]図22A~Cは、変形例3に係る薄膜トランジスタにおけるバンク19Aの構成例、およびこのバンク19Aを用いた薄膜トランジスタの製造方法における主要な工程例を、工程順に平面図X-Y平面図で表したものである。本変形例においても第5の実施の形態と同様に、エッチングストッパ層としても機能するバンク19Aを利用したインクジェット印刷によって、ソースドレイン電極15A,15Bが自己整合的に形成されるようになっている。ただし、本変形例のバンク19Aでは、これまで説明したバンク19とは異なり、開口部190が設けられていない。すなわち、このバンク19Aは、ソースドレイン電極15A,15Bの各周囲の全ての部分を囲むようにして設けられている。なお、バンク19Aもバンク19と同様に、個々の薄膜トランジスタごと素子の形成領域ごとに個別に設けられている。このような形状からなるバンク19Aを用いた本変形例においても、上記第5の実施の形態と同様の作用により同様の効果を得ることが可能である。ただし、このような形状のバンク19Aを用いた場合、例えば図23Aに示したように、バンク19Aの形成領域と配線層17A,17Bの形成領域とが、バンク19Aの端部において互いに重畳するオーバーラップすることとなる。そして、ソースドレイン電極15A,15Bの各端部一方の端部が、バンク19内上記した重畳領域において配線層17A,17Bと電気的に接続されるようになる図中の矢印P51参照。ところがこの場合、例えば図中の符号P6で示したように、配線層17A,17Bのエッジ部分において、バンク19およびその内部のソースドレイン電極15A,15Bに段差が形成されることとなる。このような段差部分では、ソースドレイン電極15A,15Bの断線が生じ易くなるため、信頼性の観点からは段差が生じるのは望ましくないと言える。これに対して第5の実施の形態のバンク19では、例えば図23Bに示したように、このバンク19の形成領域と配線層17A,17Bの形成領域とが、互いに重畳していないオーバーラップしていない。そして、ソースドレイン電極15A,15Bの各端部一方の端部が、バンク19内から開口部190を介して配線部17A,17B側へ突出しているはみ出していることにより、ソースドレイン電極15A,15Bと配線層17A,17Bとが電気的に接続されている図中の符号P52参照。このように、バンク19を用いた場合にはソースドレイン電極15A,15Bに段差が形成されないことから、図23Aのようにバンク19Aを用いた場合と比べ、信頼性を向上させることが可能になると言える。<第6の実施の形態>[薄膜トランジスタ1Eの全体構成]図24は、第6の実施の形態に係る半導体素子薄膜トランジスタ1Eの概略構成Z-X断面構成を模式的に表したものである。この薄膜トランジスタ1Eは、これまで説明した薄膜トランジスタ1,1A~1Dとは異なり、ボトムコンタクトスタッガード型の有機TFTである。すなわち、薄膜トランジスタ1Eでは、基板11上に、ゲート電極12、ゲート絶縁膜13、一対のソースドレイン電極15A,15B、ならびに、有機半導体層14および一対の配線層17A,17Bが、この順に積層されている。ここで、この薄膜トランジスタ1Eにおいても薄膜トランジスタ1,1A~1Dと同様に、有機半導体層14と接するソースドレイン電極15A,15Bと、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bとが、別体として形成されている。ただし、薄膜トランジスタ1,1A~1Dでは、ソースドレイン電極15A,15Bは有機半導体層14上でこの有機半導体層14と接しているのに対し、薄膜トランジスタ1Eでは、ソースドレイン電極15A,15Bは有機半導体層14の下層でこの有機半導体層14と接している。また、この薄膜トランジスタ1Eでは、ソースドレイン電極15A,15Bはそれぞれ、所定形状のバンクバンク19またはバンク19A内にソースドレイン電極15A,15Bの構成材料インクが滴下されて充填されることにより形成されたものとなっている。そして、薄膜トランジスタ1Eでは、有機半導体層140は、上記したバンクの除去後にソースドレイン電極15A,15B上に形成されたものとなっている。すなわち、薄膜トランジスタ1Eでは薄膜トランジスタ1,1A~1Dとは異なり、最終的にバンクが除去されて残存しないようになっている。ただし、このようにバンクを用いてソースドレイン電極15A,15Bを形成する場合には限られず、バンクを用いずにソースドレイン電極15Aを形成するようにしてもよい。[薄膜トランジスタ1Eの製造方法]この薄膜トランジスタ1Eは、例えば次のようにして製造することができる。図25A~Dは、本実施の形態の薄膜トランジスタ1Eの製造方法における主要な工程例を、工程順に平面図X-Y平面図で表わしたものである。まず、図25Aに示したように、基板11上にゲート電極12およびゲート配線12Lを形成し、これらのゲート電極12およびゲート配線12Lの上にゲート絶縁膜13を形成する。そして、このゲート絶縁膜13上に、例えば上記したバンクを用いた印刷プロセスインクジェット印刷により、ソースドレイン電極15A,15Bを形成する。なお、このようにバンクを用いてソースドレイン電極15A,15Bを形成した場合には、その後にバンクを除去するようにする。続いて、図25Bに示したように、ゲート絶縁膜13およびソースドレイン電極15A,15Bの上に、例えばフレキソ印刷等の印刷法を用いて、島状の有機半導体層14を形成する。次に、図25Cに示したように、この有機半導体層14の全面を覆うようにして、例えば反転オフセット印刷等の印刷法を用いて、フッ素系樹脂等からなるエッチングストッパ層19Bを形成する。そののち、例えばスパッタ法等を用いて配線層170を全面に成膜し、例えばレジスト膜8を配線層17A,17Bの形状にパターン印刷する。続いて、例えば硝酸フッ酸燐酸の混酸を用いて、配線層170をウェットエッチング加工し、その後レジスト膜8を溶解除去することにより、図25Dに示したように配線層17A,17Bが形成される。以上により、本実施の形態の薄膜トランジスタ1Eが完成する。[薄膜トランジスタ1Eの作用効果]この薄膜トランジスタ1Eにおいても、薄膜トランジスタ1,1A~1Dと同様に、有機半導体層14と接するように配設されたソースドレイン電極15A,15Bと、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bとが、別体として形成されている。換言すると、この薄膜トランジスタ1Eを製造する際に、有機半導体層14と接するソースドレイン電極15A,15Bと、これらのソースドレイン電極15A,15Bと電気的に接続された配線層17A,17Bとが、別工程により形成される。これにより本実施の形態では、これらのソースドレイン電極15A,15Bと配線層17A,17Bとが一体的同一工程に形成されている場合と比べ、例えば以下説明するように、有機半導体層14とソースドレイン電極15A,15Bとの間の接触抵抗を抑えつつ、配線層17A,17Bにおける配線抵抗を低減することができる。よって、本実施の形態においても第1~第5の実施の形態等と同様に、信頼性を向上させる製造不良を低減することが可能となる。具体的には、例えば図26Aに示した比較例4に係る薄膜トランジスタ401では、配線層17A,17Bとしても機能しているソースドレイン電極15A,15Bの膜厚が大きくなっていることから、これらの配線抵抗が低く抑えられている。しかしながら、図中の符号P71に示したソースドレイン電極15A,15Bの段差部分において、有機半導体層14における半導体の結晶が乱れるなどして、接触抵抗が増大して信頼性が低下する製造不良が増大するおそれがある。一方、例えば図26Bに示した比較例5に係る薄膜トランジスタ501では、図中の符号P72で示したように、配線層17A,17Bとしても機能しているソースドレイン電極15A,15Bの膜厚が小さくなっている。このため、上記比較例4と比べ、ソースドレイン電極15A,15Bの段差部分における接触抵抗が低く抑えられ、その点では信頼性が向上する製造不良が低減する。しかしながら、配線層17A,17Bとしても機能しているソースドレイン電極15A,15Bの膜厚が小さいということは、上記比較例4と比べて配線抵抗が増大してしまい、この点では信頼性に問題が生じるおそれがある。これらの比較例4,5に対し、本実施の形態では、配線層17A,17Bの膜厚を大きくしつつ、これらとは別体であるソースドレイン電極15A,15Bの膜厚を小さくすることができるため、上記したように、接触抵抗を抑えつつ配線抵抗を低減することができるのである。<適用例>続いて、上記各実施の形態および各変形例で説明した半導体素子薄膜トランジスタ1,1A~1Eの適用例表示装置および電子機器への適用例について説明する。[表示装置]図27は、上記各実施の形態等の半導体素子薄膜トランジスタ1,1A~1Eを備えた表示装置表示装置2の概略構成を模式的に表したものである。具体的には、図27Bは平面構成X-Y平面構成を、図27Aは、図27BにおけるVI-VI線に沿った矢視断面構成Z-X断面構成を、それぞれ示している。この表示装置1は、基板11、TFT層22、表示層23および透明基板24をこの順に積層したものである。具体的には、基板11における表示領域20A上には、TFT層22、表示層23および透明基板24が積層される一方、基板11における額縁領域非表示領域20B上には、これらのTFT層22、表示層23および透明基板24は積層されていない。TFT層22は、薄膜金属膜等の導電膜や、絶縁膜などを含む複数のデバイスを含む層である。このデバイスしては、画素を選択するためのスイッチング素子としてのTFTの他、容量素子保持容量素子など、配線走査線,信号線などおよび電極画素電極など等が挙げられる。ここで、上記したTFTが、チャネル層として有機半導体層14を用いた、上記各実施の形態等の薄膜トランジスタ有機TFTにより構成されている。表示層23は、例えば画素電極と共通電極との間に、電気泳動粒子や液晶層、有機ELElectroLuminescence層あるいは無機EL層などを含んで構成されている。すなわち、表示層23は、電気泳動素子や液晶素子、有機EL素子あるいは無機EL素子等を用いて構成されている。なお、画素電極はTFT層22に画素ごとに設けられ、共通電極は透明基板24の一面に亘り設けられている。透明基板24は、例えば、基板11と同様の材料を用いて構成されている。なお、この透明基板24上に、更に表示層23への水分の浸入を防止する防湿膜および外光の表示面への映り込みを防止するための光学機能膜を設けるようにしてもよい。[電子機器]次に、図28~図33を参照して、上記表示装置2の適用例について説明する。この表示装置2は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、表示装置2は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。適用例1図28Aおよび図28Bはそれぞれ、表示装置2が適用される電子ブックの外観を表したものである。この電子ブックは、例えば、表示部210および非表示部220を有しており、この表示部210が表示装置2により構成されている。適用例2図29は、表示装置2が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300が表示装置2により構成されている。適用例3図30は、表示装置2が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420が表示装置2により構成されている。適用例4図31は、表示装置2が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530が表示装置2により構成されている。適用例5図32は、表示装置2が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。そして、この表示部640が表示装置2により構成されている。適用例6図33は、表示装置2が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750が、表示装置2により構成されている。<その他の変形例>以上、いくつかの実施の形態、変形例および適用例を挙げて本開示の技術を説明したが、本技術はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件等は限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。また、上記実施の形態等では、表示装置の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。また、上記実施の形態等では、上記実施の形態等では、本開示の半導体素子の一例として、有機半導体層、ゲート電極、一対のソースドレイン電極および配線層を備えた薄膜トランジスタ有機TFTを挙げて説明したが、これには限られない。すなわち、例えば、有機半導体層、一対の電極アノード電極およびカソード電極ならびに配線層を備えたダイオード整流素子等の他の半導体素子に対しても、本技術を適当することが可能である。更に、本開示の半導体素子は、上記実施の形態等で説明した表示装置には限られず、例えば、受光素子センサや太陽電池等の他のデバイス、およびそれらのデバイスを備えた電子機器などにも適用することが可能である。なお、本技術は以下のような構成を取ることも可能である。1有機半導体層と、前記有機半導体層と接するように配設された電極と、前記電極とは別体として形成され、かつ前記電極と電気的に接続された配線層とを備えた半導体素子。2前記電極は、前記有機半導体層上でこの有機半導体層と接している上記1に記載の半導体素子。3前記電極の周囲の少なくとも一部分を囲むバンクが設けられている上記2に記載の半導体素子。4前記バンクが、素子の形成領域ごとに個別に設けられている上記3に記載の半導体素子。5前記バンクの形成領域と前記配線層の形成領域とが、互いに重畳していない上記4に記載の半導体素子。6前記バンクは、前記電極の周囲のうちの前記配線層側に開口部を有し、前記電極の端部が、前記バンク内から前記開口部を介して前記配線層側に突出していることにより、前記電極と前記配線層とが電気的に接続されている上記5に記載の半導体素子。7前記バンクが、撥液性材料からなる上記3ないし6のいずれかに記載の半導体素子。8前記有機半導体層と、ゲート電極と、前記電極としての一対のソースドレイン電極と、前記配線層とを備え、薄膜トランジスタとして構成されている上記1ないし7のいずれかに記載の半導体素子。9ゲート絶縁膜および保護膜を備え、基板上に、前記ゲート電極、前記ゲート絶縁膜、前記有機半導体層、前記ソースドレイン電極、前記保護膜および前記配線層の順に積層されている上記8に記載の半導体素子。10前記有機半導体層は、前記保護膜の形成領域の外部に、前記ソースドレイン電極との重畳領域としての凸部を有する上記9に記載の半導体素子。11前記保護膜は、切り欠き領域としての凹部を有し、前記切り欠き領域において、前記有機半導体層と前記ソースドレイン電極とが重畳されている上記9に記載の半導体素子。12前記ゲート電極と前記配線層との重畳領域に、前記有機半導体層および前記保護膜のうちの少なくとも一方が配設されている上記9ないし11のいずれかに記載の半導体素子。13前記一対のソースドレイン電極にそれぞれ接続された前記配線層同士を結ぶ領域では、前記ゲート電極の外形線よりも前記有機半導体層の外形線のほうが内側に配置されている上記9ないし12のいずれかに記載の半導体素子。14前記一対のソースドレイン電極は、これらのソースドレイン電極が個別に含まれるように形成された、アライメントずれ吸収領域を有する上記8ないし13のいずれかに記載の半導体素子。15前記電極は、前記有機半導体層の下層でこの有機半導体層と接している上記1に記載の半導体素子。16前記電極は、所定形状のバンク内にこの電極の構成材料が充填されることにより形成されたものであり、前記有機半導体層は、前記バンクの除去後に前記電極上に形成されたものである上記15に記載の半導体素子。17半導体素子と表示層とを備え、前記半導体素子は、有機半導体層と、前記有機半導体層と接するように配設された電極と、前記電極とは別体として形成され、かつ前記電極と電気的に接続された配線層とを有する表示装置。18半導体素子と表示層とを有する表示装置を備え、前記半導体素子は、有機半導体層と、前記有機半導体層と接するように配設された電極と、前記電極とは別体として形成され、かつ前記電極と電気的に接続された配線層とを有する電子機器。19基板上に、有機半導体層およびこの有機半導体層と接する電極を形成する工程と、前記電極と電気的に接続された配線層を形成する工程とを含む半導体素子の製造方法。20前記電極を、印刷プロセスを用いて形成し、前記配線層を、真空成膜プロセスを用いて形成する上記19に記載の半導体素子の製造方法。21前記有機半導体層および前記電極を形成する工程では、前記有機半導体層上に所定形状のバンクを形成した後に、前記印刷プロセスを用いて前記バンク内に前記電極の構成材料を充填することにより、前記有機半導体層上に前記電極を形成する上記20に記載の半導体素子の製造方法。22前記有機半導体層および前記電極を形成する工程は、前記基板上に所定形状のバンクを形成した後に、前記印刷プロセスを用いて前記バンク内に前記電極の構成材料を充填することにより、前記電極を形成する工程と、前記バンクを除去した後に、前記電極上に前記有機半導体層を形成する工程とを含む上記20に記載の半導体素子の製造方法。"