表示パネルの複数のデータ線にそれぞれ接続される複数のドライバ出力端子と、前記複数のドライバ出力端子に出力信号をそれぞれ出力する複数の出力回路と、を備え、複数の前記出力回路の各々は、出力バッファと、前記ドライバ出力端子に一端が接続された第1の抵抗と、前記出力バッファの出力ノードと、前記第1の抵抗の前記一端と反対側の他端の間に、直列形態に接続された、第1のスイッチ及び第2の抵抗と、前記出力バッファの前記出力ノードと、前記第1の抵抗の前記他端の間に、前記第1のスイッチ及び前記第2の抵抗と、並列形態に接続された第2のスイッチと、を備えた、ことを特徴とする表示パネルのデータドライバ。複数の前記出力回路の複数の前記第1のスイッチは共通にオンオフが制御され、複数の前記出力回路の複数の前記第2のスイッチは共通にオンオフが制御され、複数の前記出力回路の複数の前記第1のスイッチがオンのときは、複数の前記出力回路の複数の前記第2のスイッチがオフとされ、複数の前記出力回路の複数の前記第2のスイッチがオンのときは、複数の前記出力回路の複数の前記第1のスイッチがオフとされる、ことを特徴とする表示パネルのデータドライバ。複数の前記出力回路の前記第1の抵抗は同一又は同等の抵抗値に設定され、複数の前記出力回路の前記第2の抵抗は、複数の前記ドライバ出力端子と前記表示パネルの複数のデータ線間にそれぞれ接続される複数の引出し配線の抵抗値に応じた抵抗値にそれぞれ設定され、前記出力回路の前記第2の抵抗と、前記出力回路に対応する前記ドライバ出力端子に接続する前記引出し配線の抵抗値の合計抵抗値の、複数の前記出力回路における最大と最小の差が、複数の前記引出し配線における配線抵抗値の最大と最小の差より小さくなるように設定されている、ことを特徴とする請求項1に記載の表示パネルのデータドライバ。複数の前記出力回路の前記第1の抵抗は同一又は同等の抵抗値に設定され、複数の前記出力回路の前記第2の抵抗は、複数の前記ドライバ出力端子と前記表示パネルの複数のデータ線間の複数の引出し配線の抵抗値に応じた抵抗値にそれぞれ設定され、前記出力回路の前記第2の抵抗と、前記出力回路に対応する前記ドライバ出力端子に接続する前記引出し配線の抵抗値の合計抵抗値の、複数の前記出力回路における最大と最小の差が、予め定められた所定値以下となるように設定されている、ことを特徴とする請求項1に記載の表示パネルのデータドライバ。複数の前記出力回路に対して共通に設けられ、複数の前記出力回路の前記第1スイッチのオンオフを制御する第1の制御信号と、複数の前記出力回路に対して共通に設けられ、複数の前記出力回路の前記第2スイッチのオンオフを制御する第2の制御信号と、を備えた、ことを特徴とする請求項1乃至4のいずれか一に記載の表示パネルのデータドライバ。複数の前記出力回路の各々において、前記第1及び第2の制御信号により、前記第1のスイッチをオフとし、前記第2のスイッチをオンとし、前記出力バッファの出力ノードを、前記第2の抵抗を介さずに、前記第1の抵抗の他端に接続した状態で、検査が行われる、ことを特徴とする請求項5に記載の表示パネルのデータドライバ。複数の前記出力回路が、対応する前記表示パネルの複数の前記データ線へそれぞれ出力信号を出力する通常動作時は、複数の前記出力回路の各々において、前記第1及び第2の制御信号により、前記第1のスイッチをオンとし、前記第2のスイッチをオフとする、ことを特徴とする請求項5に記載の表示パネルのデータドライバ。前記第1及び第2のスイッチは、それぞれトランジスタスイッチで構成されることを特徴とする請求項1乃至7のいずれか一に記載の表示パネルのデータドライバ。請求項1乃至8のいずれか1項に記載の表示パネルのデータドライバと、前記データドライバの複数の前記ドライバ出力端子に接続される複数の前記データ線と、複数の走査線と、複数の前記データ線と複数の前記走査線の交差部にそれぞれ設けられ、前記走査線が選択されたとき、前記データ線の信号に基づき表示を行う複数の画素を有する表示パネルと、を備えた表示装置。以下に関連技術の分析を与える。特許文献1のように、引出し配線を屈曲させる場合、隣接配線間の短絡や屈曲部での断線等が発生しやすくなり、表示パネルの歩留まりが低下する。特許文献2のように、データドライバドライバLSI内部に引出し配線の抵抗差を補正する補正抵抗を設ける場合、出力間で補正抵抗値が異なるため、データドライバの出力間のダイナミック特性の均一性の検査が困難になる。具体的には、例えば、出力バッファ出力アンプのスルーレートの出力間均一性をテスタ測定装置等で検査することは困難になる。上記問題点の少なくとも1つを解決するため、本発明は概略以下の構成とされるただし、以下に制限されない。本発明によれば、表示パネルの複数のデータ線にそれぞれ接続される複数のドライバ出力端子と、前記複数のドライバ出力端子より出力信号をそれぞれ出力する複数の出力回路と、を備え、前記各出力回路は、前記出力信号を出力する出力バッファと、前記ドライバ出力端子に一端が接続された第1の抵抗と、前記出力バッファの出力ノードと、前記第1の抵抗の他端間に直列形態に接続された、第1のスイッチ及び第2の抵抗と、前記出力バッファの前記出力ノードと、前記第1の抵抗の前記他端間に、前記第1のスイッチ及び前記第2の抵抗と、並列形態に接続された第2のスイッチと、を備えた、表示パネルのデータドライバが提供される。本発明によれば、データドライバ内部に引出し配線の抵抗差を補正する補正抵抗を設けた構成においても、出力間のダイナミック特性の均一性検査等を可能としている。本発明を実施するための好ましい形態について説明する。いくつかの好ましい形態において、ドライバ出力端子より階調信号を出力する出力回路を複数N個備えている。例えば第1の出力回路は、出力バッファ例えば101_1と、一のドライバ出力端子例えば102_1に一端が接続された第1の抵抗例えばr11と、前記出力バッファ例えば101_1の出力ノードと、前記第1の抵抗例えばr11の他端間に直列形態で接続された第1のスイッチ例えばSW11及び第2の抵抗例えばr12と、前記出力バッファの前記出力ノードと前記第1の抵抗の前記他端間に、前記第1のスイッチ及び前記第2の抵抗と並列形態で接続された第2のスイッチ例えばSW12と、を備える。第2乃至第Nの出力回路も同様の構成とされ、各出力回路の第2の抵抗r12、r22、r23、r24は、データドライバ内においてデータ線の引出し配線間の抵抗差を補正する補正抵抗群109である。また、各出力回路の第2のスイッチSW12、SW22、SW23、SW24は、テストスイッチ群105である。前記第1の抵抗r11、r21、r31、r41は、複数の前記出力回路において、それぞれ同等の抵抗値に設定される。前記第2の抵抗r12、r22、r32、r42は、複数の前記出力回路ごとに対応する表示パネルのデータ線のファンアウト領域99の配線抵抗R13、R23、R33、R43に応じて設定される。複数の前記出力回路間で、前記第2の抵抗と前記配線抵抗の合計抵抗値r12R13、R22R23、R32R33、R42R43の最大と最小の差が、前記配線抵抗間の抵抗値R13、R23、R33、R43の最大と最小の差より小さくなるように設定される。前記第1の抵抗r11、r21、r31、r41は、複数の前記出力回路において、それぞれ同等の抵抗値に設定され、前記第2の抵抗r12、r22、r32、r42は、複数の前記出力回路ごとに、対応する表示パネルのデータ線のファンアウト領域の配線抵抗に応じて設定される。前記第1及び第2のスイッチSW11、SW21、SW31、SW41、SW12、SW22、SW32、SW42は、複数の前記出力回路に対して、それぞれ共通の第1及び第2の制御信号S1、S2でオン又はオフが制御され、予め定められた所定の検査時に、前記第1及び第2の制御信号S1、S2により、前記第1及び第2のスイッチが、それぞれオフ、オンとされる。前記第1及び第2のスイッチは、複数の前記出力回路に対して、それぞれ共通の第1及び第2の制御信号でオン又はオフが制御され、例えば表示パネルのデータ線へ出力信号を出力する時は、前記第1の制御信号S1により、前記第1のスイッチSW11、SW21、SW31、SW41はオン状態とされ、前記第2の制御信号S2により、前記第2のスイッチSW12、SW22、SW32、SW42はオフとされる。第2の制御信号S2により前記第2のスイッチSW12、SW22、SW32、SW42がオンのときは、前記第1の制御信号S1により前記第1のスイッチSW11、SW21、SW31、SW41はオフとされる。なお、前記第1のスイッチSW11、SW21、SW31、SW41は、前記第1の制御信号S1により、通常オンとされるが、階調信号の切替り時に一時的にオフとされたり、あるいは、隣接データ線間を短絡してデータ線容量の電荷回収を行うとき等に、一時的にオフとされる場合もある。すなわち、前記第1のスイッチSW11、SW21、SW31、SW41がオフ、前記第2のスイッチSW12、SW22、SW32、SW42がオフの場合もある。前記第1及び第2のスイッチは、それぞれトランジスタスイッチで構成される。特に制限されないが、本発明によれば、データドライバ内においてデータ線の引出し配線間の抵抗差を補正する補正抵抗群r12、r22、r32、r42を設けた構成においても、前記第1及び第2のスイッチをそれぞれオフ、オンとすることで、出力間のダイナミック特性の均一性検査等を可能としており、例えばシリコンLSIのデータドライバに適用して好適とされる。以下、例示的な実施形態に即して説明する。<第1の実施形態>図1は、本発明の第1実施形態を示す図である。図1において、図4乃至図6と同一又は同等の素子については同じ参照符号を用いている。図1において、データドライバ100は、表示部91の複数のデータ線96_1~96_4へ複数のドライバ出力端子102_1~102_4よりそれぞれ階調信号を出力する複数の出力回路110_1~110_4を備えている。複数の出力回路110_1~110_4は、それぞれ、出力バッファ101_1~101_4、ドライバ出力端子102_1~102_4、出力スイッチSW11、SW21、SW31、SW41、出力保護抵抗r11、r21、r31、r41、テストスイッチSW12、SW22、SW32、SW42、補正抵抗r12、r22、r32、r42を備えている。なお、図1では、101は、出力バッファ群101_1、101_2、101_3、101_4、102はドライバ出力端子群102_1、102_2、102_3、102_4、103は、出力スイッチ群第1のスイッチ群SW11、SW21、SW31、SW41、104は出力保護抵抗群r11、r21、r31、r41、105はテストスイッチ群第2のスイッチ群SW12、SW22、SW32、SW42、109は補正抵抗群r12、r22、r32、r42を表している。複数の出力回路は、複数のデータ線に対応して設けられるが、図1では、単に説明の簡単化のため、4個の出力回路を代表して示している。なお、複数の出力回路の各入力端には、データドライバに入力される映像デジタルデータに基づき、各出力回路に対応したD/Aコンバータデジタルアナログ変換回路不図示で選択された参照電圧が入力される。また、図4で説明したのと同様に、ドライバ出力端子群102のピッチ出力端子の間隔は、表示部91に配線されるデータ線の間隔より狭く、表示部91の端部からデータドライバ100までのファンアウト領域99において、データ線の引出し配線が、隣接配線との間隔を狭めながら扇状に斜めに配線されている。また、データドライバ100はシリコンLSI又はシリコンLSIをテープ形状の薄膜フィルムでパッケージ化したTCPやCOFで表示パネルに実装される。図1では、データドライバ100はシリコンLSIを直接表示パネルに実装したイメージ例えばCOGChipOnGlassが示されているが、データドライバ100がTCPやCOFで表示パネルに実装される場合には、表示パネルのデータ線の引出し配線と接続される図1のドライバ出力端子群102を、TCPやCOFの出力パッド群に置換えられる。データドライバ100の出力回路例えば110_1は、階調信号を増幅出力する出力バッファ101_1と、ドライバ出力端子102_1に一端が接続された出力保護抵抗r11と、出力バッファ101_1の出力ノードと、出力保護抵抗r11の前記一端と反対側の他端間に、直列形態に接続された出力スイッチSW11及び補正抵抗r12と、出力バッファ101_1の出力ノードと、出力保護抵抗r11の他端間に、出力スイッチSW11及び補正抵抗r12の直列回路と、並列形態に接続されたテストスイッチSW12とを備える。なお、図1には、出力バッファ101_1の出力ノード側に出力スイッチSW11が接続され、出力保護抵抗r11側に補正抵抗r12が接続された構成が示されている。他の出力回路110_2、110_3、110_4も110_1と同様の構成とされる。出力スイッチ群103及びテストスイッチ群105の各スイッチは、同一構造同一サイズの素子で形成され、出力保護抵抗群104r11、r12、r13、r14はそれぞれ同等の抵抗値に設定されるr11=r12=r13=r14。補正抵抗群109r12、r22、r32、r42は、対応する表示パネルのデータ線のファンアウト領域99の引出し配線の抵抗R13、R23、R33、R43に応じて設定される。好ましくは、補正抵抗群109は、ファンアウト領域99における引出し配線が最も長い抵抗大のチップ端側抵抗R13又はR43の引出し配線の補正抵抗の抵抗値はおよそ0Ωとされ、ファンアウト領域99における引出し配線が最も短い抵抗小のチップ中央抵抗R23、R33の中間の引出し配線の補正抵抗の抵抗値は最大とされ、チップ端からチップ中央に向かって補正抵抗値が増加するように設定される。なお、出力間で補正抵抗と引出し配線抵抗の合計抵抗値の最大と最小の差が、引出し配線間の配線抵抗値の最大と最小の差より十分小さくなるように設定される。好ましくは、出力間で補正抵抗と引出し配線抵抗の合計抵抗値の最大と最小の差が、僅差予め定められた値以下とされる。更に好ましくは、補正抵抗と引出し配線の抵抗の合計抵抗値が、出力間で同等となるように、r12R13≒r22R23≒r32R33≒r42R43とされる。出力スイッチ群103及びテストスイッチ群105の各スイッチはトランジスタスイッチで構成することができる。好ましくは、CMOSスイッチPMOSトランジスタとNMOSトランジスタを並列接続し、それぞれのゲート端子に相補な制御信号が入力されるスイッチで構成される。また、テストスイッチ群105の各スイッチは、出力間の均一性検査ができればよいので、比較的小さい同一サイズのトランジスタスイッチで構成することができる。均一性検査時は、出力スイッチ群103SW11、SW21、SW31、SW41はオフとされるため、テストスイッチ群105SW12、SW22、SW32、SW42のオン抵抗が高くても、検査に支障はない。したがって、テストスイッチ群105SW12、SW22、SW32、SW42によるデータドライバ100の面積増加はほとんど生じない。また、補正抵抗群109r12、r22、r32、r42も比較的抵抗値の高い抵抗材料で構成することにより、データドライバ100の面積増加はほとんど生じない。データドライバ100において、出力スイッチ群103とテストスイッチ群105は、それぞれ出力間で共通の制御信号S1、S2でそれぞれオン又はオフが制御される。図1では、データドライバ100が表示パネルに実装されたイメージで示されているが、データドライバ100の特性検査は表示パネルの実装前に行われる。特性検査は、データドライバ100がウェハー状態又はTCPやCOF等の状態で行われ、各ドライバ出力端子やパッドから出力される信号特性をテスター等で検査する。出力間のダイナミック特性の均一性検査として、例えば、出力バッファ出力アンプ群101のスルーレートの出力間均一性をテスター等で検査する。このような特性検査において、制御信号S1により、出力スイッチ群103はオフとされ、制御信号S2により、テストスイッチ群105はオンとされ、出力保護抵抗群104は活性、補正抵抗群109は非活性とされる。これにより、出力バッファ群101からそれぞれ出力される階調信号は、出力間で異なる抵抗値を有する補正抵抗群109を介さずに、テストスイッチ群105と出力保護抵抗群104を介して、ドライバ出力端子群102から出力される信号の均一性が検査される。テストスイッチ群105と出力保護抵抗群104は、同一構造の素子や同一抵抗値で形成されているため、均一性検査は容易に実施することができる。なお、テストの結果、均一性が悪いものは、不良品として除外される。また、補正抵抗群109の各補正抵抗の製造ばらつき等の検査は、制御信号S1、S2により、出力スイッチ群103をオンとし、テストスイッチ群105をオフとして検査することができる。均一性等の各検査をパスした良品のデータドライバ100が表示パネルに実装される。データドライバ100が、表示部91の各データ線96_1、96_2、96_3、96_4へ出力信号を出力する時は、制御信号S2により、テストスイッチ群105は、オフとされている。出力バッファ群101からそれぞれ出力される階調信号は、出力スイッチ群103、補正抵抗群109、出力保護抵抗群104を介して、ドライバ出力端子群102から各データ線へ出力される。補正抵抗群109とファンアウト領域99の引出し配線の各出力ごとの合計抵抗値の最大と最小の差が十分小さく設定されているため、表示ムラの発生を防止することができる。図1では、所定の特性検査時に、出力バッファ群101から出力される階調信号を、補正抵抗群109を介さずに、ドライバ出力端子群102から出力する構成としているため、出力バッファ群101のダイナミック特性の出力均一性検査等を容易に行うことができる。なお、出力保護抵抗104r11、r12、r13、r14は、抵抗素子の構成にのみに制限されるものでなく、出力スイッチトランジスタスイッチのドレイン又はソース端子側に、出力スイッチと一体で形成される抵抗性領域で構成してもよい。関連技術との相違点は、関連技術図5では、データドライバ100の出力バッファから出力される階調信号が、出力毎に、異なる抵抗値を有する補正抵抗を介してドライバ出力端子から出力されるため、ダイナミック特性の出力均一性検査が困難であった。これに対して、本実施形態では、データドライバ100の出力バッファの出力ノードと出力保護抵抗の間に、出力スイッチと補正抵抗を介さない、テストスイッチが並列形態で設けられている。これにより、ダイナミック特性の出力均一性検査は容易に実現できる。また、本実施形態では、出力スイッチやテストスイッチは、出力保護抵抗を介してドライバ出力端子と接続される。したがって、出力スイッチと直列形態で接続される補正抵抗も出力保護抵抗より、内側データドライバ内部側に設けられる。図2は、本発明の第2の実施形態の構成を示す図である。図1の前記第1の実施形態の変更例である。図2において、データドライバ100は、図1と同様に、表示部のデータ線へドライバ出力端子より階調信号を出力する出力回路を複数備えた構成とされる。なお、図2ではデータドライバ100の構成のみ示し、表示部91やファンアウト領域99の引出し配線は省略する。図2のデータドライバ100において、図1からの変更点は、出力スイッチ群103SW11、SW21、SW31、SW41と、補正抵抗群109r12、r22、r32、r42の接続順を入替え、出力バッファ群101側に出力スイッチ群103、出力保護抵抗群104側に補正抵抗群109が接続されている。作用及び効果は図1と同様であるため、説明は省略する。なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。