第1の電圧が入力されることにより動作を行う半導体装置であって、前記第1の電圧の絶対値が基準値より大きいとき、前記第1の電圧の値を変化させる保護回路を具備し、前記保護回路は、前記第1の電圧に応じて第2の電圧を生成し、生成した前記第2の電圧を出力する制御信号生成回路と、電圧制御回路と、を備え、前記電圧制御回路は、ソース、ドレイン、及びゲートを有し、前記ゲートに制御信号として前記第2の電圧が入力され、前記第2の電圧に応じてオン状態又はオフ状態になることにより、前記第1の電圧の値を前記ソース及び前記ドレインの間に流れる電流量に応じて変化させるか否かを制御するトランジスタを含み、前記トランジスタは、チャネル形成層としての機能を有する酸化物半導体層をさらに有し、前記酸化物半導体層のバンドギャップは、2eV以上であることを特徴とする半導体装置。第1の電圧が入力され、前記第1の電圧を整流することにより第2の電圧を生成し、生成した前記第2の電圧を出力する整流回路と、保護回路と、を具備し、前記保護回路は、制御信号生成回路と、電圧制御回路と、を備え、前記制御信号生成回路は、前記第2の電圧を分圧し、分圧した電圧を用いて前記第3の電圧を生成し、生成した前記第3の電圧を出力する分圧回路を備え、前記電圧制御回路は、ソース、ドレイン、及びゲートを有し、前記ゲートに制御信号として前記第3の電圧が入力され、前記第3の電圧に応じてオン状態又はオフ状態になることにより、前記第1の電圧の値を前記ソース及び前記ドレインの間に流れる電流量に応じて変化させるか否かを制御するトランジスタを含み、前記トランジスタは、チャネル形成層としての機能を有する酸化物半導体層をさらに有し、前記酸化物半導体層のバンドギャップは、2eV以上である半導体装置。搬送波を受信することにより第1の電圧を生成し、生成した前記第1の電圧を出力するアンテナ回路と、前記第1の電圧が入力され、前記第1の電圧を整流することにより第2の電圧を生成し、生成した前記第2の電圧を出力する整流回路と、保護回路と、前記第2の電圧に応じて電源電圧を生成する電源電圧生成回路と、を具備し、前記保護回路は、制御信号生成回路と、電圧制御回路と、を備え、前記制御信号生成回路は、前記第2の電圧を分圧し、分圧した電圧を用いて前記第3の電圧を生成し、生成した前記第3の電圧を出力する分圧回路を備え、前記電圧制御回路は、ソース、ドレイン、及びゲートを有し、前記ゲートに制御信号として前記第3の電圧が入力され、前記第3の電圧に応じてオン状態又はオフ状態になることにより、前記第1の電圧の値を前記ソース及び前記ドレインの間に流れる電流量に応じて変化させるか否かを制御するトランジスタを含み、前記トランジスタは、チャネル形成層としての機能を有する酸化物半導体層をさらに有し、前記酸化物半導体層のバンドギャップは、2eV以上である半導体装置。搬送波を受信することにより第1の電圧を生成し、生成した前記第1の電圧を出力するアンテナ回路と、前記第1の電圧が入力され、前記第1の電圧を整流することにより第2の電圧を生成し、生成した前記第2の電圧を出力する整流回路と、保護回路と、前記第2の電圧に応じて電源電圧を生成する電源電圧生成回路と、受信した前記搬送波を復調し、データ信号を抽出する復調回路と、前記データ信号及び前記電源電圧が入力されることにより前記データ信号に基づく処理を実行する機能回路と、前記機能回路から応答信号が入力されたとき、前記応答信号に応じて送信する搬送波を変調する変調回路と、を具備し、前記保護回路は、制御信号生成回路と、電圧制御回路と、を備え、前記制御信号生成回路は、前記第2の電圧を分圧し、分圧した電圧を用いて前記第3の電圧を生成し、生成した前記第3の電圧を出力する分圧回路を備え、前記電圧制御回路は、ソース、ドレイン、及びゲートを有し、前記ゲートに制御信号として前記第3の電圧が入力され、前記第3の電圧に応じてオン状態又はオフ状態になることにより、前記第1の電圧の値を前記ソース及び前記ドレインの間に流れる電流量に応じて変化させるか否かを制御するトランジスタを含み、前記トランジスタは、チャネル形成層としての機能を有する酸化物半導体層をさらに有し、前記酸化物半導体層のバンドギャップは、2eV以上である半導体装置。請求項1乃至請求項4のいずれか一項において、前記酸化物半導体層のキャリア濃度は、1×1014/cm3未満である半導体装置。しかしながら、一定以上の長い距離で無線通信可能な半導体装置の場合、一定値未満の距離で給電を行うと、素子が破壊されるような高い電圧過電圧ともいうが該半導体装置に入力される場合がある。本発明の一態様では、無線通信により素子が破壊されるような高い電圧が入力される場合であっても、素子の破壊を抑制することを課題の一つとする。本発明の一態様は、電圧に対する保護回路を設け、該保護回路を用いて素子が破壊されるような電圧が入力されたときに、素子に印加される電圧を緩和し、素子の破壊の抑制を図るものである。本発明の一態様は、第1の電圧が入力されることにより動作を行う半導体装置であって、第1の電圧の絶対値が基準値より大きいとき、第1の電圧の値を変化させる保護回路を具備し、保護回路は、第1の電圧に応じて第2の電圧を生成し、生成した第2の電圧を出力する制御信号生成回路と、電圧制御回路と、を備え、電圧制御回路は、ソース、ドレイン、及びゲートを有し、ゲートに制御信号として第2の電圧が入力され、第2の電圧に応じてオン状態又はオフ状態になることにより、第1の電圧の値をソース及びドレインの間に流れる電流量に応じて変化させるか否かを制御するトランジスタを含み、トランジスタは、チャネル形成層としての機能を有する酸化物半導体層をさらに有し、酸化物半導体層のバンドギャップは、2eV以上である半導体装置である。本発明の一態様は、第1の電圧が入力され、第1の電圧を整流することにより第2の電圧を生成し、生成した第2の電圧を出力する整流回路と、保護回路と、を具備し、保護回路は、制御信号生成回路と、電圧制御回路と、を備え、制御信号生成回路は、第2の電圧を分圧し、分圧した電圧を用いて第3の電圧を生成し、生成した第3の電圧を出力する分圧回路を備え、電圧制御回路は、ソース、ドレイン、及びゲートを有し、ゲートに制御信号として第3の電圧が入力され、第3の電圧に応じてオン状態又はオフ状態になることにより、第1の電圧の値をソース及びドレインの間に流れる電流量に応じて変化させるか否かを制御するトランジスタを含み、トランジスタは、チャネル形成層としての機能を有する酸化物半導体層をさらに有し、酸化物半導体層のバンドギャップは、2eV以上である半導体装置である。本発明の一態様は、搬送波を受信することにより第1の電圧を生成し、生成した第1の電圧を出力するアンテナ回路と、第1の電圧が入力され、第1の電圧を整流することにより第2の電圧を生成し、生成した第2の電圧を出力する整流回路と、保護回路と、第2の電圧に応じて電源電圧を生成する電源電圧生成回路と、を具備し、保護回路は、制御信号生成回路と、電圧制御回路と、を備え、制御信号生成回路は、第2の電圧を分圧し、分圧した電圧を用いて第3の電圧を生成し、生成した第3の電圧を出力する分圧回路を備え、電圧制御回路は、ソース、ドレイン、及びゲートを有し、ゲートに制御信号として第3の電圧が入力され、第3の電圧に応じてオン状態又はオフ状態になることにより、第1の電圧の値をソース及びドレインの間に流れる電流量に応じて変化させるか否かを制御するトランジスタを含み、トランジスタは、チャネル形成層としての機能を有する酸化物半導体層をさらに有し、酸化物半導体層のバンドギャップは、2eV以上である半導体装置である。本発明の一態様は、搬送波を受信することにより第1の電圧を生成し、生成した第1の電圧を出力するアンテナ回路と、第1の電圧が入力され、第1の電圧を整流することにより第2の電圧を生成し、生成した第2の電圧を出力する整流回路と、保護回路と、第2の電圧に応じて電源電圧を生成する電源電圧生成回路と、受信した搬送波を復調し、データ信号を抽出する復調回路と、データ信号及び電源電圧が入力されることによりデータ信号に基づく処理を実行する機能回路と、機能回路から応答信号が入力されたとき、応答信号に応じて送信する搬送波を変調する変調回路と、を具備し、保護回路は、制御信号生成回路と、電圧制御回路と、を備え、制御信号生成回路は、第2の電圧を分圧し、分圧した電圧を用いて第3の電圧を生成し、生成した第3の電圧を出力する分圧回路を備え、電圧制御回路は、ソース、ドレイン、及びゲートを有し、ゲートに制御信号として第3の電圧が入力され、第3の電圧に応じてオン状態又はオフ状態になることにより、第1の電圧の値をソース及びドレインの間に流れる電流量に応じて変化させるか否かを制御するトランジスタを含み、トランジスタは、チャネル形成層としての機能を有する酸化物半導体層をさらに有し、酸化物半導体層のバンドギャップは、2eV以上である半導体装置である。なお、本明細書において、第1、第2などの序数を用いた用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。本発明の一態様により、素子が破壊されるほど高い電圧が入力された場合であっても、素子の破壊を抑制することができる。本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。実施の形態1本実施の形態では、保護回路を有する半導体装置について説明する。まず、本実施の形態の半導体装置の構成の一例について図1を用いて説明する。図1は、本実施の形態における半導体装置の構成の一例を示すブロック図である。図1に示す半導体装置は、入力電圧を整流する整流回路RECTともいう101と、入力電圧の値を調整する保護回路PROともいう102と、を具備する。整流回路101は、電圧V21が入力され、入力された電圧V21を整流することにより電圧V22を生成し、生成した電圧V22を出力する機能を有する。整流回路101は、例えば整流素子を用いて構成される。また、整流回路101としては、例えば全波整流回路又は半波整流回路を用いることができる。また、整流回路101としては、N倍圧整流回路Nは2以上の自然数を用いることもできる。なお、本実施の形態の半導体装置において、整流回路101を必ずしも設ける必要はなく、例えば電圧V21が直流電圧である場合には設ける必要はない。整流回路101を設けない場合、電圧V21を用いて半導体装置は動作する。なお、電圧V21は、ノードN11及びノードN12を介して入力される電圧であり、電圧V22は、ノードN13及びノードN12を介して出力される電圧である。また、ノードN11、ノードN12、及びノードN13は、それぞれ他の構成要素に接続される箇所である。なお、一般的に電圧とは、ある二点間における電位の差電位差ともいうのことをいう。しかし、電圧及び電位の値は、回路図などにおいていずれもボルトVで表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位基準電位ともいうとの電位差を、該一点の電圧として用いる場合がある。保護回路102は、電圧V21の絶対値が基準となる値基準値ともいうより大きいとき、整流回路101により整流された電圧V22に応じて整流回路101に入力される電圧V21の値を変化させる機能を有する。基準値は、回路の仕様に応じて適宜設定することができる。また、電圧V21の絶対値が基準値より大きいとき、電圧V22に応じて調整された電圧V21の値は、基準値以下になることが好ましい。さらに、保護回路102の回路構成の一例について、図1を用いて説明する。図1に示すように、保護回路102は、制御信号生成回路CTLGともいう121と、電圧制御回路VCTLともいう122と、を備える。制御信号生成回路121は、電圧V22に応じて電圧制御回路122の制御信号CTL31となる電圧を生成し、生成した電圧を出力する機能を有する。電圧制御回路122は、制御信号CTL31として制御信号生成回路121から出力された電圧が入力され、入力された制御信号CTL31に応じて電圧V21を変化させるか否かを制御する機能を有する。さらに、電圧制御回路122の構成例について、図2A及び図2Bを用いて説明する。図2A及び図2Bは、本実施の形態における電圧制御回路の回路構成例を示す回路図である。図2A及び図2Bに示す電圧制御回路122は、少なくともトランジスタ122aを含む。なお、本明細書において、トランジスタは、電界効果トランジスタであり、ソース、ドレイン、及びゲートを少なくとも有する。ソースとは、ソース電極、及びソース配線の一部又は全部のことをいう。また、ソース電極とソース配線とを区別せずにソース電極及びソース配線の両方の機能を有する導電層をソースという場合がある。ドレインとは、ドレイン電極、及びドレイン配線の一部又は全部のことをいう。また、ドレイン電極とドレイン配線とを区別せずにドレイン電極及びドレイン配線の両方の機能を有する導電層をドレインという場合がある。ゲートとは、ゲート電極及びゲート配線の一部又は全部のことをいう。また、ゲート電極とゲート配線とを区別せずにゲート電極及びゲート配線の両方の機能を有する導電層をゲートという場合がある。また、トランジスタの構造や動作条件などによって、トランジスタのソースとドレインが互いに入れ替わるため、いずれがソース又はドレインであるかを限定することが困難である。そこで、本書類明細書、特許請求の範囲又は図面などでは、トランジスタのソース及びドレインのいずれか一方を第1端子と表記し、他方を第2端子と表記する場合がある。また、ソース又はドレインを第1端子又は第2端子と表記する場合には、ゲートを第3端子と表記する場合もある。図2A及び図2Bに示す電圧制御回路122は、トランジスタ122aのゲートに制御信号CTL31が入力され、入力された制御信号CTL31の電圧に応じてトランジスタ122aがオン状態又はオフ状態になることにより、トランジスタ122aのソース及びドレインの間に流れる電流量に応じて電圧V21を変化させるか否かを制御する機能を有する。さらに、図2Aに示す電圧制御回路122において、トランジスタ122aの第1端子は、ノードN11に電気的に接続され、トランジスタ122aの第2端子は、ノードN12に電気的に接続される。また、図2Bに示す電圧制御回路122は、容量素子122bを有する。なお、本明細書において、容量素子は、第1端子及び第2端子を有し、第1端子の一部又は全部としての機能を有する第1の電極と、第2端子の一部又は全部としての機能を有する第2の電極と、第1の電極及び第2の電極の間に電圧が印加されることにより電荷が蓄積される誘電体層と、を有する。容量素子122bは、第1端子がノードN11に電気的に接続される。容量素子122bを設けることにより、トランジスタ122aのソースとドレインの間に印加される電圧を緩和することができる。また、容量素子122bの代わりに抵抗素子を設けてもよい。なお、本明細書において、抵抗素子は、第1端子及び第2端子を有する。さらに、図2Bに示す電圧制御回路122において、トランジスタ122aの第1端子は、容量素子122bの第2端子に電気的に接続され、トランジスタ122aの第2端子は、ノードN12に電気的に接続される。次に、トランジスタ122aとして適用可能なトランジスタの構成について、以下に説明する。トランジスタ122aとしては、例えばチャネル形成層としての機能を有する酸化物半導体層を含むトランジスタを用いることができる。上記トランジスタのチャネル形成層としての機能を有する酸化物半導体層は、高純度化することにより、真性I型ともいう、又は実質的に真性にさせた半導体層である。なお、高純度化とは、酸化物半導体層中の水素を極力排除すること、及び酸化物半導体層に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することの少なくとも一方を含む概念である。該酸化物半導体層に用いられる酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などを用いることができる。四元系金属酸化物としては、例えばIn-Sn-Ga-Zn-O系金属酸化物などを用いることができる。三元系金属酸化物としては、例えばIn-Ga-Zn-O系金属酸化物、In-Sn-Zn-O系金属酸化物、In-Al-Zn-O系金属酸化物、Sn-Ga-Zn-O系金属酸化物、Al-Ga-Zn-O系金属酸化物、又はSn-Al-Zn-O系金属酸化物などを用いることができる。二元系金属酸化物としては、例えばIn-Zn-O系金属酸化物、Sn-Zn-O系金属酸化物、Al-Zn-O系金属酸化物、Zn-Mg-O系金属酸化物、Sn-Mg-O系金属酸化物、In-Mg-O系金属酸化物、又はIn-Sn-O系金属酸化物などを用いることができる。また、酸化物半導体としては、例えばIn-O系金属酸化物、Sn-O系金属酸化物、又はZn-O系金属酸化物などを用いることもできる。また、酸化物半導体としては、上記酸化物半導体として適用可能な金属酸化物にSiO2を含む酸化物を用いることもできる。また、酸化物半導体として、InMO3ZnOmmは0より大きい数で表記される材料を用いることができる。ここで、Mは、Ga、Al、Mn、及びCoから選ばれた一つ又は複数の金属元素を示す。例えば、Mとしては、Ga、Ga及びAl、Ga及びMn、又はGa及びCoなどが挙げられる。例えば、InMO3ZnOmで表記される構造の酸化物半導体のうち、MとしてGaを含む構造の酸化物半導体を、上記したIn-Ga-Zn-O酸化物半導体という。さらに、酸化物半導体層のバンドギャップは、2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上とする。これにより、熱励起によって生じるキャリアの数は無視できる。さらに、ドナーとなる場合がある水素などの不純物を一定量以下になるまで低減し、キャリア濃度を1×1014/cm3未満、好ましくは1×1012/cm3以下にする。すなわち、酸化物半導体層のキャリア濃度を限りなくゼロ又はゼロと実質的に同等の値にする。上記酸化物半導体層は、アバランシェ降伏が起きにくく、絶縁耐圧が高い。例えば、シリコンは、バンドギャップが1.12eVと小さいため、アバランシェ降伏によって電子が発生しやすく、ゲート絶縁層へのエネルギー障壁を越えられるほど高速に加速される電子の数が増加する。一方、上記酸化物半導体層に用いられる酸化物半導体は、バンドギャップが2eV以上とシリコンより大きく、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高いため、絶縁耐圧が高い。ホットキャリア劣化は、例えば高速に加速された電子がチャネル中のドレイン近傍でゲート絶縁層中に注入されることにより発生する固定電荷により生じるトランジスタ特性の劣化、又は高速に加速された電子によりゲート絶縁層界面に形成されるトラップ準位などにより生じるトランジスタ特性の劣化などであり、トランジスタ特性の劣化としては、例えば閾値電圧の変動又はゲートリークなどがある。また、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入CHE注入ともいうとドレインアバランシェホットキャリア注入DAHC注入ともいうがある。また、高絶縁耐圧材料の一つであるシリコンカーバイドのバンドキャップと上記酸化物半導体層に用いられる酸化物半導体のバンドギャップは同等であるが、該酸化物半導体の方が、シリコンカーバイドより移動度が2桁程小さいため、電子が加速されにくく、また、ゲート絶縁層とのエネルギー障壁がシリコンカーバイド、窒化ガリウム、又はシリコンよりも大きく、ゲート絶縁層に注入される電子が極めて少ないため、シリコンカーバイド、窒化ガリウム、又はシリコンよりホットキャリア劣化が生じにくく、絶縁耐圧が高い。また、該酸化物半導体は、非晶質状態であっても同様に絶縁耐圧が高い。さらに、上記酸化物半導体層を有するトランジスタでは、チャネル幅1μmあたりのオフ電流を10aA/μm1×10-17A/μm以下、さらには1aA/μm1×10-18A/μm以下、さらには10zA/μm1×10-20A/μm以下、さらには1zA1×10-21A/μm以下にすることが可能である。図2に例として示すように、本実施の形態の電圧制御回路の一例は、少なくともトランジスタを有する構成であり、制御信号生成回路から該トランジスタのゲートに制御信号が入力され、入力された制御信号に応じて該トランジスタのオン状態になることにより、本実施の形態の半導体装置に入力される電圧電圧V21の値がトランジスタのソース及びドレインの間に流れる電流量に応じて変化する。また、該トランジスタは、酸化物半導体層を有し、該酸化物半導体層に用いられる酸化物半導体は、例えばシリコンを用いたトランジスタなどの従来のトランジスタより絶縁耐圧が高い。該トランジスタを本実施の形態の半導体装置に用いることにより、保護回路の破壊を抑制することができるため、信頼性を向上させることができる。次に、図1に示す半導体装置の動作の一例について説明する。まず、ノードN11及びノードN12を介して整流回路101に電圧V21が入力される。整流回路101は、入力された電圧V21を整流することにより電圧V22を生成し、生成した電圧V22を出力電圧としてノードN13及びノードN12を介して出力する。また、保護回路102において、制御信号生成回路121は、電圧V22の値に応じた電圧を生成し、生成した電圧を制御信号CTL31として電圧制御回路122におけるトランジスタ122aのゲートに出力する。このとき、電圧V22の絶対値が基準値以下の場合には、トランジスタ122aは、オフ状態になる。また、電圧V22の絶対値が基準値より大きい場合には、トランジスタ122aは、オン状態になり、トランジスタ122aのソース及びドレインが導通状態になり、トランジスタ122aのソース及びドレインの間に電流が流れることにより、電圧V21の値が変化する。電圧V21の変化量は、トランジスタ122aのソース及びドレインの間に流れる電流量に応じて決まる。つまり、電圧V21の変化量は、電圧V22の値に応じて決まる。以上のように、本実施の形態の半導体装置の一例は、電圧に対する保護回路を有し、出力電圧の絶対値が基準値より大きいとき、該保護回路を用い、出力電圧に応じて入力電圧の値を変化させる構成である。これにより、例えばある時刻において、入力電圧の値が、素子が破壊されてしまうほど大きい場合であっても、素子の破壊を抑制することができる。また、出力電圧の絶対値が基準値より大きい場合に、該出力電圧が一定の値に収束するように、入力電圧を調整することができる。また、本実施の形態の半導体装置の一例は、保護回路に入力電圧の値の変化を制御するトランジスタを有し、該トランジスタは、チャネル形成層としての機能を有する酸化物半導体層を有し、該酸化物半導体層は高いバンドギャップを有する構成である。上記トランジスタは、従来のトランジスタより絶縁耐圧が高く、破壊されにくいため、半導体装置の信頼性を向上させることができる。また、上記トランジスタは、オフ電流が少ないため、トランジスタがオフ電流による半導体装置における入力電圧の低下を抑制することができる。実施の形態2本実施の形態では、上記実施の形態1に示す制御信号生成回路の構成例について説明する。本実施の形態の制御信号生成回路の構成例について、図3を用いて説明する。図3は、本実施の形態における制御信号生成回路の回路構成例を示す回路図である。図3Aに示す制御信号生成回路121は、分圧回路201を少なくとも備える。分圧回路201は、電圧V22を分圧する機能を有する。さらに、分圧回路201の構成例について以下に説明する。分圧回路201は、抵抗素子211と、整流素子212aと、整流素子212bと、整流素子212cと、整流素子212dと、を有する。なお、図3Aに示す制御信号生成回路121では、4つの整流素子を用いた例について説明しているが、これに限定されず、本実施の形態の制御信号生成回路は、1個の整流素子を有する構成、又は互いに順方向に直列接続で電気的に接続されたK個Kは2以上の自然数の整流素子を有する構成にすることができる。整流素子212a乃至整流素子212dは、互いに順方向に直列接続で電気的に接続される。整流素子212a乃至整流素子212dとしては、例えばPNダイオード、PINダイオード、又はダイオード接続された電界効果トランジスタなどを用いることができる。抵抗素子211の第1端子は、整流素子212dのカソードに電気的に接続される。なお、抵抗素子211と整流素子212dとの接続箇所をノードN14ともいう。また、分圧回路201は、整流素子212aのアノード及び抵抗素子211の第2端子の間に電圧V22が印加される。次に、図3Aに示す制御信号生成回路の動作の一例について説明する。まず、分圧回路201により、電圧V22が分圧され、ノードN14の電圧は、電圧V22が分圧された値となる。なお、ノードN14の電圧の値は、電圧V21の値、さらには電圧V22の値によって設定される。例えば、電圧V21の絶対値が基準値以下のとき、整流素子212a乃至整流素子212dのいずれかが非導通状態になる。このとき、整流素子212a乃至整流素子212dの合成抵抗は、抵抗素子211の抵抗と比較して非常に大きい抵抗とみなせるため、ノードN14の電圧は、ノードN12の電位に近い値となる。なお、基準値は、例えば整流素子212a乃至整流素子212dの閾値電圧又は抵抗素子211の抵抗値などを調整することにより適宜設定される。また、電圧V21の絶対値が基準値より大きいとき、整流素子212a乃至整流素子212dが導通状態になる。このとき、整流素子212a乃至整流素子212dの合成抵抗は、抵抗素子211の抵抗と比較して非常に小さい抵抗とみなせるため、ノードN14の電圧が上昇する。このとき、ノードN14の電圧は、図2A又は図2Bに示すトランジスタ122aがオン状態になるために必要な値以上になる。さらに、図3Aに示す制御信号生成回路は、ノードN14の電圧を制御信号CTL31として図2A又は図2Bに示すトランジスタ122aのゲートに出力する。以上が図3Aに示す制御信号生成回路の動作の一例である。図3Aに一例として示すように、少なくとも分圧回路を用い、該分圧回路により分圧回路に印加される電圧を分圧し、分圧した電圧を用いて実施の形態1に示す電圧制御回路の制御信号を生成することにより、実施の形態1に示す制御信号生成回路を構成することができる。また、図3Aに示す制御信号生成回路は、全て同じ導電型のトランジスタを有する構成にすることができる。これにより、導電型が異なる複数の導電型のトランジスタを用いる場合に比べて工程数を減らすことができるため、製造コストを削減することができる。なお、本実施の形態の制御信号生成回路は、図3Aに示す構成に限定されず、他の構成にすることもできる。本実施の形態の制御信号生成回路の他の構成について、図3Bを用いて説明する。図3Bに示す制御信号生成回路121は、分圧回路202を備え、さらに、トランジスタ203と、抵抗素子204と、を有する。分圧回路202は、電圧V22を分圧する機能を有する。さらに、分圧回路202の構成例について、以下に説明する。分圧回路202は、抵抗素子221と、整流素子222aと、整流素子222bと、整流素子222cと、整流素子222dと、を有する。なお、図3Bに示す制御信号生成回路121では、4つの整流素子を用いた例について説明しているが、これに限定されず、本実施の形態の制御信号生成回路は、1個の整流素子を有する構成、又は互いに順方向に直列接続で電気的に接続されたK個の整流素子を有する構成にすることができる。整流素子222a乃至整流素子222dは、互いに順方向に直列接続で電気的に接続され、整流素子222aのアノードは、抵抗素子221の第2端子に電気的に接続される。整流素子222a乃至整流素子222dとしては、例えばPNダイオード、PINダイオード、又はダイオード接続された電界効果トランジスタなどを用いることができる。また、分圧回路202は、抵抗素子221の第1端子及び整流素子222dのカソードの間に電圧V22が印加される。また、図3Bに示す制御信号生成回路は、トランジスタ203の第1端子及び抵抗素子204の第2端子の間に電圧V22が印加される。トランジスタ203のゲートは、抵抗素子221の第2端子に電気的に接続される。トランジスタ203としては、例えば単結晶半導体を用いて構成されたトランジスタを適用することができる。抵抗素子204の第1端子は、トランジスタ203の第2端子に電気的に接続される。なお、抵抗素子204の第1端子と、トランジスタ203の第2端子との接続箇所をノードN16ともいう。次に、図3Bに示す制御信号生成回路の動作の一例について説明する。なお、一例としてトランジスタ203はP型であるとする。まず、分圧回路202により電圧V22が分圧され、ノードN15の電圧は、電圧V22の分圧された値となる。なお、ノードN15の値は、電圧V21の値、さらには電圧V22の値によって設定される。例えば、電圧V21の絶対値が基準値以下のとき、整流素子222a乃至整流素子222dのいずれかが非導通状態になる。このとき、整流素子222a乃至整流素子222dの合成抵抗は、抵抗素子221の抵抗と比較して非常に大きい抵抗とみなせるため、ノードN15の電圧は、ノードN11の電位に近い値となる。なお、基準値は、例えば整流素子222a乃至整流素子222dの閾値電圧又は抵抗素子221の抵抗値などを調整することにより適宜設定される。さらに、電圧V22の絶対値が基準値以下のとき、トランジスタ203がオフ状態になる。このとき、ノードN16の電圧は、ノードN12の電位と実質的に同じ値となる。また、電圧V22の絶対値が基準値より大きいとき、整流素子222a乃至整流素子222dが導通状態になる。このとき、整流素子222a乃至整流素子222dの合成抵抗は、抵抗素子221の抵抗と比較して非常に小さい抵抗とみなせるため、ノードN15の電圧が下降し、ノードN15の電圧は、トランジスタ203がオン状態になるために必要な値まで下降する。さらに、電圧V22の絶対値が基準値より大きいとき、トランジスタ203はオン状態になり、ノードN16の電圧が上昇する。このとき、ノードN16の電圧の値は、図2A又は図2Bに示すトランジスタ122aがオン状態になるために必要な値以上になる。さらに、図3Bに示す制御信号生成回路は、ノードN16の電圧を制御信号CTL31として図2A又は図2Bに示すトランジスタ122aのゲートに出力する。以上が図3Bに示す制御信号生成回路の動作の一例である。図3Bに示す制御信号生成回路は、図3Aに示す制御信号生成回路の構成に加え、トランジスタ及び抵抗素子を有する構成である。トランジスタを有する構成にすることにより、制御信号CTL31となる電圧が所望の値に変化するまでの時間を短縮することができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。実施の形態3本実施の形態では、上記実施の形態1に示す整流回路の一例について説明する。まず、本実施の形態の整流回路の構成の一例について図4を用いて説明する。図4は、本実施の形態における整流回路の構成の一例を示す回路図である。図4に示す整流回路は、整流素子111と、整流素子112と、容量素子113と、を有する。整流素子112のカソードは、整流素子111のアノードに電気的に接続される。容量素子113の第1端子は、整流素子111のカソードに電気的に接続される。また、図4に示す整流回路は、ノードN11及びノードN12の間に電圧V21が印加され、ノードN13及びノードN12の間に電圧V22が印加される。整流素子111及び整流素子112としては、例えばPNダイオード、PINダイオード、又はダイオード接続された電界効果トランジスタなどを用いることができる。次に、図4に示す整流回路の動作の一例について説明する。電圧V21が基準電位の値より高く、順方向に整流素子111に印加される電圧の絶対値が整流素子111の閾値電圧より大きいときに、整流素子111が導通状態となり、整流素子112が非導通状態になる。このとき、電圧V21が整流素子111により整流され、容量素子113の第1端子にノードN11の電位に応じた電荷が蓄積される。また、電圧V21が基準電位の値より低く、順方向に整流素子112に印加される電圧の絶対値が整流素子112の閾値電圧より大きいときに、整流素子112が導通状態になり、整流素子111が非導通状態になる。このとき、電圧V21が整流素子112により整流され、容量素子113の第2端子にノードN11の電位に応じた電荷が蓄積されるため、容量素子113に印加される電圧は、電圧V21の約2倍の電圧まで昇圧される。該昇圧された電圧は、電圧V22となる。図4に一例として示すように、半波2倍圧整流回路を実施の形態1における整流回路として用いることができる。また、これに限定されず、N倍圧整流回路を用いることができ、また、全波整流回路を用いることもできる。なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。実施の形態4本実施の形態では、上記実施の形態に示す半導体装置の一例として、無線通信により電源電圧の生成が可能な半導体装置について説明する。まず、本実施の形態における半導体装置の構成例について、図5及び図6を用いて説明する。図5及び図6は、本実施の形態における半導体装置の構成例を示す図である。図5及び図6に示す半導体装置は、搬送波の送受信を行うアンテナ回路501と、入力電圧を整流する整流回路502と、入力電圧の値を調整する保護回路503と、入力電圧に応じて電源電圧Vpを生成する電源電圧生成回路PWRGともいう504と、を具備する。アンテナ回路501は、搬送波を受信する機能を有し、図5及び図6に示すように、アンテナ511と、容量素子512と、を有する。搬送波とは、キャリアとも呼ばれる交流信号であり、該搬送波を用いて給電又はデータ信号のやりとりが行われる。なお、外部からアンテナ回路501に送信される搬送波としては、変調された搬送波変調波も含む。アンテナ511は、第1端子及び第2端子を有する。容量素子512は、共振容量としての機能を有する。本実施の形態の半導体装置では、容量素子512を必ずしも設ける必要はないが、容量素子512を設けることによりアンテナ回路501の共振周波数を調整することができる。また、図5及び図6に示す半導体装置は、アンテナ回路501と、整流回路502との間に容量素子505を有する。容量素子505の第1端子は、アンテナ511の第1端子に電気的に接続される。容量素子505は、アンテナ回路501の出力電圧の直流成分を除去するフィルタ素子としての機能を有する。なお、容量素子505の第1端子とアンテナ511の第1端子との接続箇所をノードN51ともいう。整流回路502は、トランジスタ521と、トランジスタ522と、容量素子523と、を有する。トランジスタ521の第1端子は、容量素子505の第2端子に電気的に接続され、トランジスタ521の第2端子は、電源電圧生成回路504に電気的に接続される。また、トランジスタ521のゲートは、トランジスタ521の第1端子に電気的に接続されるため、トランジスタ521は、整流素子としての機能を有する。なお、トランジスタ521の第1端子と容量素子505の第2端子との接続箇所をノードN53ともいう。トランジスタ522の第1端子は、トランジスタ521の第1端子に電気的に接続され、トランジスタ522の第2端子は、アンテナ511の第2端子に電気的に接続される。また、トランジスタ522のゲートは、トランジスタ522の第2端子に電気的に接続されるため、トランジスタ522は、整流素子としての機能を有する。トランジスタ521及びトランジスタ522としては、例えば図2A又は図2Bに示すトランジスタ122aに適用可能な酸化物半導体層を有するトランジスタを用いることができる。容量素子523の第1端子は、トランジスタ521の第2端子に電気的に接続され、容量素子523の第2端子は、アンテナ511の第2端子に電気的に接続される。保護回路503は、抵抗素子531と、トランジスタ532aと、トランジスタ532bと、トランジスタ532cと、トランジスタ532dと、トランジスタ533と、抵抗素子534と、容量素子535と、トランジスタ536と、を含む。抵抗素子531の第1端子は、容量素子523の第1端子に電気的に接続される。なお、抵抗素子531の第1端子と容量素子523の第1端子との接続箇所をノードN54ともいう。トランジスタ532aの第1端子は、抵抗素子531の第2端子に電気的に接続される。また、トランジスタ532aのゲートは、トランジスタ532aの第1端子に電気的に接続されるため、トランジスタ532aは、整流素子としての機能を有する。また、トランジスタ532aの導電型は、N型である。トランジスタ532bの第1端子は、トランジスタ532aの第2端子に電気的に接続される。また、トランジスタ532bのゲートは、トランジスタ532bの第1端子に電気的に接続されるため、トランジスタ532bは、整流素子としての機能を有する。また、トランジスタ532bの導電型は、N型である。トランジスタ532cの第1端子は、トランジスタ532bの第2端子に電気的に接続される。また、トランジスタ532cのゲートは、トランジスタ532cの第1端子に電気的に接続されるため、トランジスタ532cは、整流素子としての機能を有する。また、トランジスタ532cの導電型は、N型である。トランジスタ532dの第1端子は、トランジスタ532cの第2端子に電気的に接続され、トランジスタ532dの第2端子は、アンテナ511の第2端子に電気的に接続される。また、トランジスタ532dのゲートは、トランジスタ532dの第1端子に電気的に接続されるため、トランジスタ532dは、整流素子としての機能を有する。また、トランジスタ532dの導電型は、N型である。トランジスタ532a乃至トランジスタ532dとしては、例えば図2A又は図2Bに示すトランジスタ122aに適用可能な酸化物半導体層を有するトランジスタを用いることができる。トランジスタ533の第1端子は、容量素子523の第1端子に電気的に接続され、トランジスタ533のゲートは、抵抗素子531の第2端子に電気的に接続される。なお、トランジスタ533のゲートと抵抗素子531の第2端子との接続箇所をノードN55ともいう。また、トランジスタ533の導電型は、P型である。トランジスタ533としては、例えば単結晶半導体を用いたトランジスタを用いることができる。抵抗素子534の第1端子は、トランジスタ533の第2端子に電気的に接続され、抵抗素子534の第2端子は、アンテナ511の第2端子に電気的に接続される。なお、抵抗素子534の第1端子とトランジスタ533の第2端子との接続箇所をノードN56ともいう。容量素子535は、トランジスタ536のソースとドレインの間に印加される電圧を緩和する機能を有する。容量素子535の第1端子は、アンテナ511の第1端子に電気的に接続される。トランジスタ536の第1端子は、容量素子535の第2端子に電気的に接続され、トランジスタ536の第2端子がアンテナ511の第2端子に電気的に接続される。なお、トランジスタ536の導電型は、N型である。トランジスタ536としては、例えば図2A及び図2Bに示すトランジスタ122aに適用可能な酸化物半導体層を有するトランジスタを用いることができる。電源電圧生成回路504は、ノードN54及びノードN52の間に印加される電圧、すなわち整流回路502の出力電圧を平滑し、平滑化した電圧を用いて電源電圧を生成する機能を有する。なお電源電圧生成回路504は、直流変換回路例えば昇圧回路又は降圧回路などを有し、整流回路502の出力電圧を直流変換回路により所望の値の電圧に変換し、変換した電圧を平滑化することにより電源電圧を生成する構成にすることもできる。さらに、図6に示す半導体装置は、フィルタ回路506を有し、フィルタ回路506は、抵抗素子507及び容量素子508を有する。抵抗素子507の第1端子は、トランジスタ533の第2端子に電気的に接続され、抵抗素子507の第2端子は、トランジスタ536のゲートに電気的に接続される。容量素子508の第1端子は、抵抗素子507の第2端子に電気的に接続され、容量素子508の第2端子は、アンテナ511の第2端子に電気的に接続される。本実施の形態の半導体装置は、フィルタ回路506を必ずしも設ける必要はないが、フィルタ回路506を設けることにより、アンテナ回路501において生成される電圧のノイズを低減することができる。次に、本実施の形態の半導体装置の動作の一例として、図5に示す半導体装置の動作の一例について説明する。まず、アンテナ511が搬送波を受信する。アンテナ511が搬送波を受信すると、受信した搬送波に応じてノードN51及びノードN52の間に電圧V61が生成される。さらに、電圧V61に応じてノードN53及びノードN52の間に印加される電圧V62が変化する。さらに、整流回路502は、電圧V62を整流し、整流した電圧V63をノードN54及びノード52を介して出力する。さらに、電圧V63は、保護回路503に入力される。保護回路503は、抵抗素子531、及びトランジスタ532a乃至トランジスタ532dにより、電圧V63を分圧する。このときノードN55の電圧は、電圧V63が分圧された値になる。さらにノードN55の電圧に応じてトランジスタ533がオン状態又はオフ状態になる。例えば、ノードN55の電圧の絶対値が基準値以下のとき、ノードN55の電圧は、ノードN54の電位に近い値となり、トランジスタ533がオフ状態になる。このときノードN56の電圧は、ノードN52の電位と実質的に同じ値となり、トランジスタ536はオフ状態になり、電圧V61の値は実質的に変化しない。また、ノードN55の電圧の絶対値が基準値より大きいとき、ノードN55の電圧は、ノードN52の電位に近い値になり、トランジスタ533がオン状態になる。このときノードN56の電圧は、トランジスタ533のソースとドレインの間に流れる電流量に応じて決まり、ノードN56の電圧に応じてトランジスタ536がオン状態になり、電圧V61の値が変化する。電圧V61の変化量は、トランジスタ536のソースとドレインの間に流れる電流量に応じて決まる。また、電圧V63は、電源電圧生成回路504に入力される。電源電圧生成回路504は、入力された電圧V63を用いて電源電圧Vpを生成し、生成した電源電圧Vpを出力する。以上が図5に示す半導体装置の動作の一例である。以上のように、本実施の形態の半導体装置の一例は、無線通信により電源電圧を生成する構成である。また、無線通信により電源電圧を生成する場合、本実施の形態の一例の半導体装置は、保護回路を有するため、素子が破壊されるような高い電圧が半導体装置に入力される場合であっても、素子の破壊を抑制することができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。実施の形態5本実施の形態では、上記実施の形態に示す半導体装置の一例として無線通信による信号の送受信通信ともいうが可能な半導体装置について説明する。まず、本実施の形態における半導体装置の構成の一例について図7を用いて説明する。図7は、本実施の形態における半導体装置の構成の一例に示すブロック図である。図7に示す半導体装置は、搬送波の送受信を行うアンテナ回路701と、入力電圧を整流する整流回路702と、入力電圧の値を調整する保護回路703と、入力電圧に応じて電源電圧を生成する電源電圧生成回路704と、アンテナ回路701が受信した搬送波に基づく電圧信号を復調する復調回路DMODともいう705と、電源電圧により動作し、復調回路705において復調された電圧信号に基づいた処理を実行する機能回路FUNCともいう706と、応答信号に基づき、送信する搬送波を変調する変調回路MODともいう707と、を具備する。アンテナ回路701は、搬送波の送受信を行う機能を有する。整流回路702は、アンテナ回路701が受信した搬送波に基づく電圧が入力され、該電圧を整流する機能を有する。保護回路703は、整流回路702により整流された電圧が入力され、入力された電圧に応じて整流回路702に入力される電圧の値を調整する機能を有する。整流回路702及び保護回路703としては、上記実施の形態に示す半導体装置における整流回路及び保護回路を用いることができる。電源電圧生成回路704は、整流回路702により整流された電圧が入力され、入力された電圧に応じて電源電圧Vpを生成する機能を有する。復調回路705は、アンテナ回路701が受信した搬送波を復調し、データ信号を抽出する機能を有する。機能回路706は、復調回路705からデータ信号が入力され、データ信号に基づく処理を実行する機能を有する。機能回路706は、例えば固有の情報などが記憶されたメモリ、該メモリへのアクセスを管理するメモリコントローラ、復調された信号に基づく処理を実行した後に応答信号を生成する論理回路、及び応答信号を外部機器に合わせて変換するインターフェースなどにより構成される。これらの回路は、電源電圧Vpが入力されることにより動作する。変調回路707は、機能回路706から応答信号が入力され、該応答信号に応じて送信する搬送波を必要に応じて変調する機能を有する。次に、図7に示す半導体装置の動作の一例について説明する。まず、アンテナ回路701が外部から搬送波を受信する。アンテナ回路701は、搬送波を受信すると、受信した搬送波に応じて電圧を生成する。アンテナ回路701が受信した搬送波に応じて生成された電圧は、整流回路702及び復調回路705に入力される。さらに、整流回路702は、入力された電圧を整流し、整流した電圧を出力する。さらに、整流回路702の出力電圧は、保護回路703に入力される。整流回路702に入力される電圧の絶対値が基準値以下のとき、保護回路703により整流回路702に入力される電圧の値は実質的に変化しない。また、整流回路702に入力される電圧の絶対値が基準値より大きいとき、保護回路703により整流回路702に入力される電圧の値が変化する。このとき整流回路702に入力される電圧の値の変化量は、整流回路702に入力される電圧、さらには整流回路702の出力電圧の値に応じて決まる。また、整流回路702の出力電圧は、電源電圧生成回路704に入力される。電源電圧生成回路704は、入力された電圧に応じて電源電圧Vpを生成し、生成した電源電圧Vpを出力する。電源電圧Vpは、機能回路706に入力される。また、復調回路705は、アンテナ回路701から入力された搬送波を復調し、データ信号を抽出し、抽出したデータ信号を出力する。データ信号は、機能回路706に入力される。機能回路706は、電源電圧Vpが与えられることにより動作し、データ信号に基づく処理を実行し、さらに必要に応じて応答信号を生成し、生成した応答信号を出力する。応答信号は、変調回路707に入力される。変調回路707は、応答信号が入力されると、応答信号に基づき、アンテナ回路701から送信する搬送波を必要に応じて変調する。以上が図7に示す半導体装置の動作の一例である。図7に一例として示すように、本実施の形態の半導体装置の一例は、無線通信により、電源電圧を生成し、さらに電源電圧を用いて受信した搬送波に基づく処理を実行し、必要に応じて応答信号を生成し、応答信号に基づき、送信する搬送波を必要に応じて変調する構成である。さらに本実施の形態の半導体装置は、保護回路を有する構成である。通常、無線通信により電源電圧を生成する場合、例えば通信距離などによりアンテナ回路が生成する電圧は著しく変化するが、該電圧が変化する場合であっても、保護回路により素子の破壊を抑制することができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。実施の形態6本実施の形態では、上記実施の形態に示す半導体装置に適用可能なトランジスタの例について説明する。上記実施の形態に示す半導体装置に適用可能なトランジスタの構造としては、例えばトップゲート構造又はボトムゲート構造などが挙げられる。さらにボトムゲート構造としては、例えばスタガ型及びプレーナ型などを用いることができる。また、上記実施の形態に示す半導体装置に適用可能なトランジスタは、チャネル形成領域が一つ形成される構造シングルゲート構造ともいう、チャネル形成領域が複数形成される構造マルチゲート構造であってもよい。また、上記実施の形態に示す半導体装置に適用可能なトランジスタは、チャネル領域の上下に絶縁層を介して配置された2つの導電層を有する構造デュアルゲート構造ともいうであってもよい。本実施の形態のトランジスタの構造例について、図8A乃至図8Dを用いて説明する。図8A乃至図8Dは、本実施の形態におけるトランジスタの構造例を示す断面模式図である。図8Aに示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。図8Aに示すトランジスタは、ゲート電極としての機能を有する導電層401aと、ゲート絶縁層としての機能を有する絶縁層402aと、チャネル形成層としての機能を有する酸化物半導体層403aと、ソース電極又はドレイン電極としての機能を有する導電層405a及び導電層406aと、を有する。導電層401aは、基板400aの上に設けられ、絶縁層402aは、導電層401aの上に設けられ、酸化物半導体層403aは、絶縁層402aを挟んで導電層401aの上に設けられ、導電層405a及び導電層406aは、酸化物半導体層403aの一部の上にそれぞれ設けられる。さらに、図8Aに示すトランジスタにおいて、酸化物半導体層403aは、上面の一部上面に導電層405a及び導電層406aが設けられていない部分に酸化物絶縁層407aが接する。また、酸化物絶縁層407aは、上部に保護絶縁層409aが設けられる。図8Bに示すトランジスタは、ボトムゲート構造の一つであるチャネル保護型チャネルストップ型ともいうトランジスタであり、逆スタガ型トランジスタともいう。図8Bに示すトランジスタは、ゲート電極としての機能を有する導電層401bと、ゲート絶縁層としての機能を有する絶縁層402bと、チャネル形成層としての機能を有する酸化物半導体層403bと、チャネル保護層としての機能を有する絶縁層427と、ソース電極又はドレイン電極としての機能を有する導電層405b及び導電層406bと、を有する。導電層401bは、基板400bの上に設けられ、絶縁層402bは、導電層401bの上に設けられ、酸化物半導体層403bは、絶縁層402bを挟んで導電層401bの上に設けられ、絶縁層427は、絶縁層402b及び酸化物半導体層403bを挟んで導電層401bの上に設けられ、導電層405b及び導電層406bは、絶縁層427を挟んで酸化物半導体層403bの一部の上にそれぞれ設けられる。さらに、図8Bに示すトランジスタは、上部に保護絶縁層409bが接する。図8Cに示すトランジスタは、ボトムゲート構造のトランジスタの一つである。図8Cに示すトランジスタは、ゲート電極としての機能を有する導電層401cと、ゲート絶縁層としての機能を有する絶縁層402cと、チャネル形成層としての機能を有する酸化物半導体層403cと、ソース電極又はドレイン電極としての機能を有する導電層405c及び導電層406cと、を有する。導電層401cは、基板400cの上に設けられ、絶縁層402cは、導電層401cの上に設けられ、導電層405c及び導電層406cは、絶縁層402cの一部の上に設けられ、酸化物半導体層403cは、絶縁層402c、導電層405c、及び導電層406cを挟んで導電層401cの上に設けられる。さらに、図8Cに示すトランジスタにおいて、酸化物半導体層403cは、上面及び側面に酸化物絶縁層407cが接する。また、酸化物絶縁層407cは、上部に保護絶縁層409cが設けられる。図8Dに示すトランジスタは、トップゲート構造のトランジスタの一つである。図8Dに示すトランジスタは、ゲート電極としての機能を有する導電層401dと、ゲート絶縁層としての機能を有する絶縁層402dと、チャネル形成層としての機能を有する酸化物半導体層403dと、ソース電極又はドレイン電極としての機能を有する導電層405d及び導電層406dと、を有する。酸化物半導体層403dは、下地層447を挟んで基板400dの上に設けられ、導電層405d及び導電層406dは、それぞれ酸化物半導体層403dの一部の上に設けられ、絶縁層402dは、酸化物半導体層403d、導電層405d、及び導電層406dの上に設けられ、導電層401dは、絶縁層402dを挟んで酸化物半導体層403dの上に設けられる。さらに、図8Dに示すトランジスタにおいて、導電層405dは、絶縁層402dに設けられた開口部を介して配線層436に接し、導電層406dは、絶縁層402dに設けられた開口部を介して配線層437に接する。基板400a乃至基板400dとしては、例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、基板400a乃至基板400dとして、セラミック基板、石英基板、又はサファイア基板などの絶縁体でなる基板を用いることもできる。また、基板400a乃至基板400dとして、結晶化ガラスを用いることもできる。また、基板400a乃至基板400dとして、プラスチック基板を用いることもできる。また、基板400a乃至基板400dとして、シリコンなどの半導体基板を用いることもできる。下地層447は、基板400dからの不純物元素の拡散を防止する機能を有する。下地層447としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。また、下地層447に適用可能な材料の層の積層により下地層447を構成することもできる。なお、図8A、図8B、及び図8Cに示すトランジスタにおいて、図8Dに示すトランジスタと同様に、基板とゲート電極としての機能を有する導電層の間に下地層を設けてもよい。導電層401a乃至導電層401dとしては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層401a乃至導電層401dの形成に適用可能な材料の層の積層により、導電層401a乃至導電層401dを構成することもできる。絶縁層402a乃至絶縁層402dとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層402a乃至絶縁層402dに適用可能な材料の層の積層により絶縁層402a乃至絶縁層402dを構成することもできる。絶縁層402a乃至絶縁層402dに適用可能な材料の層は、例えばプラズマCVD法又はスパッタリング法などを用いて形成される。例えば、プラズマCVD法により窒化シリコン層を形成し、プラズマCVD法により窒化シリコン層の上に酸化シリコン層を形成することにより絶縁層402a乃至絶縁層402dを作製することができる。酸化物半導体層403a乃至酸化物半導体層403dに適用可能な酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などが挙げられる。四元系金属酸化物としては、例えばIn-Sn-Ga-Zn-O系金属酸化物などが挙げられる。三元系金属酸化物としては、例えばIn-Ga-Zn-O系金属酸化物、In-Sn-Zn-O系金属酸化物、In-Al-Zn-O系金属酸化物、Sn-Ga-Zn-O系金属酸化物、Al-Ga-Zn-O系金属酸化物、又はSn-Al-Zn-O系金属酸化物などが挙げられる。二元系金属酸化物としては、In-Zn-O系金属酸化物、Sn-Zn-O系金属酸化物、Al-Zn-O系金属酸化物、Zn-Mg-O系金属酸化物、Sn-Mg-O系金属酸化物、In-Mg-O系金属酸化物、又はIn-Sn-O系金属酸化物などが挙げられる。また、酸化物半導体としては、In-O系金属酸化物、Sn-O系金属酸化物、又はZn-O系金属酸化物などが挙げられる。また、上記酸化物半導体としては、上記酸化物半導体として適用可能な金属酸化物にSiO2を含む酸化物を用いることもできる。また、例えばIn-Ga-Zn-O系金属酸化物とは、少なくともInとGaとZnを含む酸化物であり、その組成比に特に制限はない。また、In-Ga-Zn-O系金属酸化物にInとGaとZn以外の元素が含まれていてもよい。また、酸化物半導体層403a乃至酸化物半導体層403dに適用可能な酸化物半導体としては、化学式InMO3ZnOmm>0で表記される金属酸化物も挙げられる。ここで、Mは、Ga、Al、Mn及びCoから選ばれた一つ又は複数の金属元素を示す。Mとしては、例えばGa、Ga及びAl、Ga及びMn、又はGa及びCoなどがある。導電層405a乃至導電層405d、及び導電層406a乃至導電層406dとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層405a乃至導電層405d、及び導電層406a乃至導電層406dに適用可能な材料の層の積層により導電層405a乃至導電層405d、及び導電層406a乃至導電層406dのそれぞれを構成することができる。例えば、アルミニウム又は銅の金属層と、チタン、モリブデン、又はタングステンなどの高融点金属層との積層により導電層405a乃至導電層405d、及び導電層406a乃至導電層406dを構成することができる。また、複数の高融点金属層の間にアルミニウム又は銅の金属層が設けられた積層により導電層405a乃至導電層405d、及び導電層406a乃至導電層406dを構成することもできる。また、ヒロックやウィスカーの発生を防止する元素Si、Nd、Scなどが添加されているアルミニウム層を用いて導電層405a乃至導電層405d、及び導電層406a乃至導電層406dを構成することにより、耐熱性を向上させることができる。また、導電層405a乃至導電層405d、及び導電層406a乃至導電層406dとして、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する、若しくは酸化インジウム酸化亜鉛合金In2O3―ZnO、又はこれらの金属酸化物に酸化シリコンを含むものを用いることができる。さらに、導電層405a乃至導電層405d、及び導電層406a乃至導電層406dの形成に用いられる材料を用いて他の配線を形成してもよい。配線層436及び配線層437としては、導電層405a乃至導電層405d、及び導電層406a乃至導電層406dに適用可能な材料の層を用いることができる。また、配線層436及び配線層437に適用可能な材料の層の積層により配線層436及び配線層437を構成することもできる。絶縁層427としては、例えば下地層447に適用可能な材料の層を用いることができる。また、絶縁層427に適用可能な材料の層の積層により絶縁層427を構成することもできる。酸化物絶縁層407a及び酸化物絶縁層407cとしては、酸化物絶縁層を用いることができ、例えば酸化シリコン層などを用いることができる。また、酸化物絶縁層407a及び酸化物絶縁層407cに適用可能な材料の層の積層により酸化物絶縁層407a及び酸化物絶縁層407cを構成することもできる。保護絶縁層409a乃至保護絶縁層409cとしては、例えば無機絶縁層を用いることができ、例えば窒化シリコン層、窒化アルミニウム層、窒化酸化シリコン層、又は窒化酸化アルミニウム層などを用いることができる。また、保護絶縁層409a乃至保護絶縁層409cに適用可能な材料の層の積層により保護絶縁層409a乃至保護絶縁層409cを構成することもできる。なお、上記実施の形態の半導体装置は、本実施の形態のトランジスタに起因する表面凹凸を低減するために、トランジスタの上酸化物絶縁層又は保護絶縁層を有する場合には酸化物絶縁層又は保護絶縁層を挟んでトランジスタの上に平坦化絶縁層を有する構成にすることもできる。平坦化絶縁層としては、ポリイミド、アクリル、ベンゾシクロブテン、などの有機材料の層を用いることができる。また平坦化絶縁層としては、低誘電率材料low-k材料ともいうの層を用いることもできる。また、平坦化絶縁層に適用可能な材料の層の積層により平坦化絶縁層を構成することもできる。さらに、本実施の形態のトランジスタの作製方法の一例として、図8Aに示すトランジスタの作製方法の一例について、図9A、図9B、図9C図9D、及び図9Eを用いて説明する。図9A乃至図9Eは、図8Aに示すトランジスタの作製方法の一例を示す断面模式図である。なお、本実施の形態のトランジスタの作製方法の一例として、図8Aに示すトランジスタの作製方法の一例を示すが、これに限定されず、例えば図8B乃至図8Dに示す各構成要素において、名称が図8Aに示す各構成要素と同じであり且つ機能の少なくとも一部が図8Aに示す各構成要素と同じであれば、図8Aに示すトランジスタの作製方法の一例の説明を適宜援用することができる。まず、基板400aを準備し、基板400aの上に第1の導電膜を形成する。なお、基板400aの一例としてガラス基板を用いる。また、第1の導電膜としては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の膜を用いることができる。また、第1の導電膜に適用可能な材料の膜の積層膜により、第1の導電膜を構成することもできる。次に、第1のフォトリソグラフィ工程により第1の導電膜の上に第1のレジストマスクを形成し、第1のレジストマスクを用いて選択的に第1の導電膜のエッチングを行うことにより導電層401aを形成し、第1のレジストマスクを除去する。なお、本実施の形態において、インクジェット法を用いてレジストマスクを形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクは、透過した光が複数の強度となる露光マスクである。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、製造工程を簡略にすることができる。次に、導電層401aの上に絶縁層402aを形成する。例えば、高密度プラズマCVD法を用いて絶縁層402aを形成することができる。例えば、μ波例えば、周波数2.45GHzを用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるため、好ましい。高密度プラズマCVDを用いて形成した高品質な絶縁層と酸化物半導体層が接することにより、界面準位が低減し、界面特性を良好にすることができる。また、スパッタリング法やプラズマCVD法など、他の方法を用いて絶縁層402aを形成することもできる。また、絶縁層402aを形成後に熱処理を行ってもよい。該熱処理を行うことにより絶縁層402aの質、酸化物半導体との界面特性を改質させることができる。次に、絶縁層402aの上に膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜530を形成する。例えば、スパッタリング法を用いて酸化物半導体膜530を形成することができる。なお、酸化物半導体膜530を形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁層402aの表面に付着している粉状物質パーティクル、ごみともいうを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加し、基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。例えば、酸化物半導体層403aに適用可能な酸化物半導体材料を用いて酸化物半導体膜530を形成することができる。本実施の形態では、In-Ga-Zn-O系酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜530を形成する。この段階での断面図が図9Aに相当する。また、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において、スパッタリング法により酸化物半導体膜530を形成することもできる。スパッタリング法を用いて酸化物半導体膜530を作製するためのターゲットとしては、例えば、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の組成比である酸化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の組成比である酸化物ターゲットを用いてもよい。また、作製される酸化物ターゲットの全体の体積に対して全体の体積から空隙などが占める空間を除いた部分の体積の割合充填率ともいうは、90以上100以下、好ましくは95以上99.9以下である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。なお、酸化物半導体膜530を形成する際に用いるスパッタリングガスとしては、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。また、酸化物半導体膜530を形成する前に、スパッタリング装置の予備加熱室で導電層401aが形成された基板400a、又は導電層401a及び絶縁層402aが形成された基板400aを予備加熱し、基板400aに吸着した水素、水分などの不純物を脱離し排気することが好ましい。該予備加熱により、絶縁層402a及び酸化物半導体膜530への水素、水酸基、及び水分の侵入を抑制することができる。また、予備加熱室に設ける排気手段としては、クライオポンプを用いることが好ましい。また、この予備加熱の処理は省略することもできる。また、酸化物絶縁層407aの成膜前に、導電層405a及び導電層406aまで形成した基板400aにも同様に該予備加熱を行ってもよい。また、スパッタリング法を用いて酸化物半導体膜530を形成する場合、減圧状態に保持された成膜室内に基板400aを保持し、基板温度を100°C以上600°C以下、好ましくは200°C以上400°C以下とする。基板400aを加熱することにより、形成する酸化物半導体膜530に含まれる不純物濃度を低減することができる。また、スパッタリングによる酸化物半導体膜530の損傷が軽減する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、上記ターゲットを用いて絶縁層402aの上に酸化物半導体膜530を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水素原子を含む化合物水など、より好ましくは水素原子及び炭素原子を含む化合物などが排気されるため、クライオポンプを用いることにより、当該成膜室で形成した酸化物半導体膜530に含まれる不純物の濃度を低減することができる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために好ましい。次に、第2のフォトリソグラフィ工程により酸化物半導体膜530の上に第2のレジストマスクを形成し、第2のレジストマスクを用いて選択的に酸化物半導体膜530のエッチングを行うことにより、酸化物半導体膜530を島状の酸化物半導体層に加工し、第2のレジストマスクを除去する。なお、絶縁層402aにコンタクトホールを形成する場合、酸化物半導体膜530を島状の酸化物半導体層に加工する際に該コンタクトホールを形成することもできる。例えば、ドライエッチング、ウェットエッチング、又はドライエッチング及びウェットエッチングの両方を用いて酸化物半導体膜530のエッチングを行うことができる。例えば、酸化物半導体膜530のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO07N関東化学社製を用いてもよい。次に、酸化物半導体層に第1の加熱処理を行う。この第1の加熱処理によって酸化物半導体層の脱水化又は脱水素化を行うことができる。第1の加熱処理の温度は、400°C以上750°C以下、又は400°C以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450°Cにおいて1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層403aを得る図9B参照。。なお、加熱処理装置は、電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を備えていてもよい。加熱処理装置としては、例えばGRTAGasRapidThermalAnneal装置又はLRTALampRapidThermalAnneal装置などのRTARapidThermalAnneal装置を用いることができる。LRTA装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。また、GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスとしては、例えばアルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体を用いることができる。例えば、第1の加熱処理として、650°C~700°Cに加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて加熱した不活性ガス中から出す方式のGRTAを行ってもよい。なお、第1の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴンなどの希ガスに、水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、又はヘリウム、ネオン、若しくはアルゴンなどの希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、すなわち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。また、第1の加熱処理で酸化物半導体層を加熱した後、第1の加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エア露点が-40°C以下、好ましくは-60°C以下の雰囲気を導入してもよい。このとき酸素ガス又はN2Oガスは、水、水素などを含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又はN2Oガスの純度を、6N以上、好ましくは7N以上、すなわち、酸素ガス又はN2Oガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。酸素ガス又はN2Oガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸素を供給することによって、酸化物半導体層403aを高純度化させる。また、島状の酸化物半導体層に加工する前の酸化物半導体膜530に第1の加熱処理を行うこともできる。その場合には、第1の加熱処理後に加熱装置から基板を取り出し、島状の酸化物半導体層に加工する。また、上記以外にも、酸化物半導体層形成後であれば、酸化物半導体層403a上に導電層405a及び導電層406aを形成した後、又は導電層405a及び導電層406aの上に酸化物絶縁層407aを形成した後に第1の加熱処理を行っても良い。また、絶縁層402aにコンタクトホールを形成する場合、第1の加熱処理を行う前にコンタクトホールを形成してもよい。また、酸化物半導体膜を2回に分けて成膜し、2回に分けて加熱処理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域単結晶領域、すなわち、膜表面に垂直にc軸配向した結晶領域を有する膜を用いて酸化物半導体層を形成してもよい。例えば、膜厚が3nm以上15nm以下の第1の酸化物半導体膜を成膜し、さらに第1の加熱処理として、窒素、酸素、希ガス、又は乾燥エアの雰囲気下で450°C以上850°C以下、好ましくは550°C以上750°C以下の加熱処理を行い、表面を含む領域に結晶領域板状結晶を含むを有する第1の酸化物半導体膜を形成する。そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成し、さらに第2の加熱処理として、450°C以上850°C以下、好ましくは600°C以上700°C以下の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、第1の酸化物半導体膜から第2の酸化物半導体膜にかけて上方に向かって結晶成長させ、第2の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体膜を用いて酸化物半導体層を形成してもよい。次に、絶縁層402a及び酸化物半導体層403aの上に第2の導電膜を形成する。第2の導電膜としては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の膜を用いることができる。また、第2の導電膜に適用可能な膜の積層膜により第2の導電膜を形成することができる。次に、第3のフォトリソグラフィ工程により第2の導電膜の上に第3のレジストマスクを形成し、第3のレジストマスクを用いて選択的にエッチングを行って導電層405a及び導電層406aを形成した後、第3のレジストマスクを除去する図9C参照。。なお、導電層405a及び導電層406aを形成する際に、第2の導電膜を用いて他の配線を形成することもできる。また、第3のレジストマスク形成時の露光として、紫外線やKrFレーザ光やArFレーザ光を用いることが好ましい。酸化物半導体層403aの上で隣り合う導電層405aの下端部と導電層406aの下端部との間隔幅により、後に形成されるトランジスタのチャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、数nm~数10nmと極めて波長が短い超紫外線ExtremeUltravioletを用いて第3のレジストマスクの形成の際に露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能であり、該露光を用いて形成されたトランジスタを用いることにより、回路の動作速度を速くすることでき、さらに該トランジスタのオフ電流は、極めて少ないため、消費電力を低減することもできる。なお、第2の導電膜のエッチングを行う場合、エッチングによる酸化物半導体層403aの分断を抑制するために、エッチング条件を最適化することが好ましい。しかしながら、第2の導電膜のみエッチングが行われ、酸化物半導体層403aは、全くエッチングが行われないという条件を得ることは難しく、第2の導電膜のエッチングの際に酸化物半導体層403aは一部のみエッチングが行われ、溝部凹部を有する酸化物半導体層403aとなることもある。本実施の形態では、第2の導電膜の一例としてチタン膜を用い、酸化物半導体層403aの一例としてIn-Ga-Zn-O系酸化物半導体を用いるため、エッチャントとしてアンモニア過水アンモニア、水、過酸化水素水の混合液を用いる。次に、酸化物半導体層403a、導電層405a、及び導電層406aの上に酸化物絶縁層407aを形成する。このとき酸化物絶縁層407aは、酸化物半導体層403aの上面の一部に接する。酸化物絶縁層407aは、少なくとも1nm以上の膜厚とし、スパッタリング法など、酸化物絶縁層407aに水又は水素などの不純物が混入しない方法を適宜用いて形成することができる。酸化物絶縁層407aに水素が混入すると、該水素の酸化物半導体層への侵入又は該水素による酸化物半導体層中の酸素の引き抜きにより、酸化物半導体層のバックチャネルが低抵抗化N型化し、寄生チャネルが形成されるおそれがある。よって、酸化物絶縁層407aができるだけ水素を含まない層になるように、酸化物絶縁層407aの作製方法として水素を用いない方法を用いることは重要である。本実施の形態では、酸化物絶縁層407aとして、スパッタリング法を用いて膜厚200nmの酸化シリコン膜を形成する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では一例として100°Cとする。酸化シリコン膜のスパッタリング法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において行うことができる。また、酸化物絶縁層407aを形成するためのターゲットとしては、例えば酸化シリコンターゲット又はシリコンターゲットなどを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成することができる。また、酸化物絶縁層407aの形成に用いられる成膜室内の残留水分を除去するためには、例えば吸着型の真空ポンプクライオポンプなどを用いることが好ましい。クライオポンプを用いて成膜室内の残留水分を除去することにより、酸化物絶縁層407aに含まれる不純物濃度を低減できる。また、酸化物絶縁層407aの形成に用いられる成膜室内の残留水分を除去するための排気手段としては、例えばターボポンプにコールドトラップを加えたものを用いることもできる。また、酸化物絶縁層407aを形成する際に用いるスパッタリングガスは、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。また、酸化物絶縁層407aを形成する前にN2O、N2、又はArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層403aの表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層403aの上面の一部に接する酸化物絶縁層407aを形成することが好ましい。さらに、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第2の加熱処理好ましくは200°C以上400°C以下、例えば250°C以上350°C以下を行うこともできる。例えば、第2の加熱処理として、窒素雰囲気下で250°C、1時間の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層403aの上面の一部が酸化物絶縁層407aと接した状態で加熱される。以上の工程を経ることによって、酸化物半導体膜に対して第1の加熱処理を行って水素、水分、水酸基、又は水素化物水素化合物ともいうなどの不純物を酸化物半導体層から意図的に排除し、且つ酸素を酸化物半導体層に供給することができる。よって、酸化物半導体層は高純度化する。以上の工程でトランジスタが形成される図9D参照。。また、酸化物絶縁層407aとして欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層403a中に含まれる水素、水分、水酸基、又は水素化物などの不純物を酸化物絶縁層407aに拡散させ、酸化物半導体層403a中に含まれる該不純物をより低減させる効果を奏する。酸化物絶縁層407aの上にさらに保護絶縁層409aを形成してもよい。例えば、RFスパッタリング法を用いて窒化シリコン膜を形成する。RFスパッタリング法は、量産性がよいため、保護絶縁層409aの成膜方法として好ましい。本実施の形態では、一例として窒化シリコン膜を形成することにより保護絶縁層409aを形成する図9E参照。。本実施の形態では、酸化物絶縁層407aまで形成された基板400aを100°C~400°Cの温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタリングガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を形成することで保護絶縁層409aを形成する。この場合においても、酸化物絶縁層407aと同様に、処理室内の残留水分を除去しつつ保護絶縁層409aを成膜することが好ましい。保護絶縁層409aの形成後、さらに大気中、100°C以上200°C以下、1時間以上30時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100°C以上200°Cの加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。以上が図8Aに示すトランジスタの作製方法の一例である。以上のように、本実施の形態に示すトランジスタは、チャネル形成層として酸化物半導体層を有するトランジスタであり、トランジスタに用いられる酸化物半導体層は、熱処理により高純度化させることによりI型又は実質的にI型となった酸化物半導体層である。該トランジスタを用いることにより、上記実施の形態に示す半導体装置に用いられる、高い絶縁耐圧を有するトランジスタを構成することができる。また、高純度化された酸化物半導体層は、キャリアの数が極めて少なくゼロに近い、キャリア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満である。このように酸化物半導体層のキャリアの数が極めて少ないため、本実施の形態のトランジスタの逆方向特性では、オフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。本実施の形態のトランジスタでは、チャネル幅1μmあたりのオフ電流を10aA1×10-17A/μm以下にすること、さらには、1aA1×10-18A/μm以下、さらには10zA1×10-20A/μm以下、1zA1×10-21A/μm以下にすることが可能である。また、本実施の形態のトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、例えば本実施の形態のトランジスタを用いることにより、より速く半導体装置に入力される電圧の調整を行うことができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。実施の形態7本実施の形態では、上記実施の形態に示す半導体装置に適用可能な複数のトランジスタの例について説明する。本実施の形態における上記実施の形態に示す半導体装置に適用可能な複数のトランジスタの構造例について、図10A及び図10Bを用いて説明する。図10A及び図10Bは、本実施の形態における複数のトランジスタの構造例を示す断面模式図である。図10Aに示す複数のトランジスタを有する構造は、トランジスタ601a及びトランジスタ602aを有する構造である。トランジスタ601aは、絶縁層603、絶縁層604、及び絶縁層605を挟んで基板600の上に設けられる。さらに、トランジスタ601aは、チャネル形成層としての機能を有する半導体層611と、ゲート絶縁層としての機能を有する絶縁層617aと、ゲート電極としての機能を有する導電層618aと、側壁絶縁層としての機能を有する絶縁層619a及び絶縁層620aと、を有する。半導体層611は、絶縁層603、絶縁層604、及び絶縁層605を挟んで基板600の上に設けられ、絶縁層617aは、半導体層611の上に設けられ、導電層618aは、絶縁層617aを挟んで半導体層611の上に設けられ、絶縁層619a及び絶縁層620aは、それぞれ導電層618aの側面に接して設けられる。さらに、半導体層611は、導電層618aの下に設けられたチャネル形成領域612と、ソース領域又はドレイン領域となる不純物領域613a及び不純物領域614aと、チャネル形成領域612と不純物領域613aの間に設けられた高抵抗不純物領域615aと、チャネル形成領域612と不純物領域614aの間に設けられた高抵抗不純物領域616aと、を有する。さらに、トランジスタ602aは、絶縁層621a、平坦化層としての機能を有する絶縁層622a、及び絶縁層623aを挟んでトランジスタ601aの上層に設けられる。トランジスタ602aとしては、例えば上記実施の形態6に示すトランジスタのいずれかを適用することができる。図10Aでは、トランジスタ602aの一例として図8Aに示す構造のトランジスタを示す。さらに、トランジスタ602aのソース電極及びドレイン電極のいずれか一方としての機能を有する導電層626aは、絶縁層621a、絶縁層622a、及び絶縁層623aを貫通して設けられた開口部を介して不純物領域614aに接する。なお、複数の導電層を介して導電層626aと不純物領域614aが接する構造であってもよい。また、トランジスタ602aのソース電極及びドレイン電極のいずれか一方としての機能を有する導電層626aと同一層に設けられた導電層625aは、絶縁層621a、絶縁層622a、及び絶縁層623aを貫通して設けられた開口部を介して不純物領域613aに接する。なお、複数の導電層を介して導電層625aと不純物領域613aが接する構造であってもよい。さらに、トランジスタ602aにおいて、チャネル形成層としての機能を有する酸化物半導体層は、上面の一部上面にソース電極又はドレイン電極となる導電層が設けられていない部分に酸化物絶縁層627aが接する。また、酸化物絶縁層627aは、上部に保護絶縁層628aが設けられる。また、図10Bに示す複数のトランジスタの構造は、トランジスタ601b及びトランジスタ602bを有する構造である。トランジスタ601bは、チャネル形成領域を有する半導体基板610と、ゲート絶縁層としての機能を有する絶縁層617bと、ゲート電極としての機能を有する導電層618bと、側壁絶縁層としての機能を有する絶縁層619b、絶縁層620b、絶縁層608、及び絶縁層609と、を有する。絶縁層617bは、半導体基板610の上に設けられ、導電層618bは、絶縁層617bを挟んで半導体基板610の上に設けられる。さらに半導体基板610は、半導体基板610に設けられた他の素子との分離絶縁層としての機能を有する絶縁層606と、ソース領域又はドレイン領域としての機能を有する不純物領域613b及び不純物領域614bと、チャネル形成領域と不純物領域613bの間に設けられた高抵抗不純物領域615bと、チャネル形成領域と不純物領域614bの間に設けられた高抵抗不純物領域616bと、を有する。さらに、トランジスタ602bは、絶縁層621b、絶縁層622b、及び絶縁層623bを挟んでトランジスタ601bの上層に設けられる。トランジスタ602bとしては、例えば上記実施の形態6に示すトランジスタのいずれかを適用することができる。図10Bでは、トランジスタ602bの一例として図8Aに示す構造のトランジスタを示す。さらに、トランジスタ602bのソース電極及びドレイン電極のいずれか一方としての機能を有する導電層626bは、絶縁層621b、絶縁層622b、及び絶縁層623bを貫通して設けられた開口部を介して不純物領域614bに接する。なお、複数の導電層を介して導電層626bと不純物領域614bが接する構造であってもよい。また、トランジスタ602bのソース電極及びドレイン電極のいずれか一方としての機能を有する導電層626bと同一層に設けられた導電層625bは、絶縁層621b、絶縁層622b、及び絶縁層623bを貫通して設けられた開口部を介して不純物領域613bに接する。なお、複数の導電層を介して導電層625bと不純物領域613bが接する構造であってもよい。さらに、トランジスタ602bにおいて、チャネル形成層としての機能を有する酸化物半導体層は、上面の一部上面にソース電極又はドレイン電極となる導電層が設けられていない部分に酸化物絶縁層627bが接する。また、酸化物絶縁層627bは、上部に保護絶縁層628bが設けられる。基板600としては、例えばガラス基板、セラミック基板、石英基板、プラスチック基板、又はシリコン基板などを用いることができる。半導体基板610としては、例えばシリコン基板、ゲルマニウム基板、又はシリコンゲルマニウム基板などを用いることができる。また、半導体基板610は、P型の導電型を付与する不純物元素を含むものであってもよい。絶縁層603、絶縁層604、及び絶縁層606としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。絶縁層605としては、例えば水素を含有する酸化シリコン層、水素を含有する窒化シリコン層、酸素と水素を含有する窒化シリコン層、酸化窒化シリコン層、又は窒化酸化シリコン層などを用いることができる。例えば水素を含有する酸化シリコンとしては、例えば有機シランを用いて形成される酸化シリコンが好ましい。例えば有機シランを用いて形成された酸化シリコン膜を用いることによって、基板600と半導体層611との接合を強固にすることができるためである。有機シランとしては、例えばテトラエトキシシラン略称:TEOS化学式:SiOC2H54、テトラメチルシラン略称:TMS化学式:SiCH34、テトラメチルシクロテトラシロキサン略称:TMCTS、オクタメチルシクロテトラシロキサン略称:OMCTS、ヘキサメチルジシラザン略称:HMDS、トリエトキシシラン化学式:SiHOC2H53、トリスジメチルアミノシラン化学式:SiHNCH323などのシリコン含有化合物などを用いることができる。半導体層611としては、例えばシリコン及びゲルマニウムのいずれか一つ又は複数などを含む層を用いることができる。また、半導体層611としては、単結晶半導体層、多結晶半導体層、微結晶半導体層、又は非晶質半導体層を用いることができる。例えば半導体層611として単結晶半導体層を用いる場合、まず単結晶半導体基板を準備し、単結晶半導体基板に損傷領域を形成する。例えばイオン照射により該損傷領域を形成する。さらに損傷領域が設けられた単結晶半導体基板と基板600を絶縁層603乃至絶縁層605を介して貼り合わせた後、損傷領域を劈開面として貼り合わせ基板単結晶半導体基板及び基板600から単結晶半導体基板の一部を分離させ、その後、基板600の上に設けられた残存単結晶半導体領域をエッチングなどにより選択的に除去することにより該単結晶半導体層を形成することができる。不純物領域613a、不純物領域613b、不純物領域614a、及び不純物領域614bは、N型又はP型の導電性を付与する不純物元素を含む領域であり、例えばN型又はP型の導電性を付与する不純物元素を添加することにより形成される。高抵抗不純物領域615a、高抵抗不純物領域615b、高抵抗不純物領域616a、及び高抵抗不純物領域616bは、不純物領域613a、不純物領域613b、不純物領域614a、及び不純物領域614bより抵抗値の高い領域であり、例えば不純物領域613a、不純物領域613b、不純物領域614a、及び不純物領域614bよりも低い濃度になるように、N型又はP型の導電性を付与する不純物元素を添加することにより形成される。絶縁層617a及び絶縁層617bとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層617a及び絶縁層617bに適用可能な材料の層の積層により絶縁層617a及び絶縁層617bを構成することもできる。絶縁層617a及び絶縁層617bに適用可能な材料の層は、例えばプラズマCVD法又はスパッタリング法などを用いて形成することができる。例えば、プラズマCVD法により窒化シリコン層を形成し、プラズマCVD法により窒化シリコン層の上に酸化シリコン層を形成することにより絶縁層617a及び絶縁層617bを作製することができる。導電層618a及び導電層618bとしては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層618a及び導電層618bの形成に適用可能な材料の層の積層により、導電層618a及び導電層618bを構成することもできる。導電層618a及び導電層618bは、例えばスパッタリング法により導電膜を形成し、該導電膜を選択的にエッチングすることにより形成される。絶縁層619a、絶縁層619b、絶縁層608、及び絶縁層609としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。絶縁層621a及び絶縁層621bとしては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。また、絶縁層621a及び絶縁層621bに適用可能な材料の層を積層させて絶縁層621a及び絶縁層621bを構成することもできる。絶縁層621a及び絶縁層621bは、例えばプラズマCVD法などを用いて形成される。絶縁層622a及び絶縁層622bとしては、例えば有機材料層又は無機材料層を用いることができる。また、絶縁層622a及び絶縁層622bに適用可能な材料の層を積層させて絶縁層622a及び絶縁層622bを構成することもできる。絶縁層622a及び絶縁層622bは、例えばプラズマCVD法などを用いて形成される。絶縁層623a及び絶縁層623bとしては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。また、絶縁層623a及び絶縁層623bに適用可能な材料の層を積層させて絶縁層623a及び絶縁層623bを構成することもできる。絶縁層623a及び絶縁層623bは、例えばプラズマCVD法などを用いて形成される。導電層625a、導電層625b、導電層626a、及び導電層626bとしては、例えばトランジスタ602a及びトランジスタ602bのソース電極又はドレイン電極としての機能を有する導電層に適用可能な材料の層を用いることができる。また、導電層625a、導電層625b、導電層626a、及び導電層626bに適用可能な材料の層を積層させて導電層625a、導電層625b、導電層626a、及び導電層626bを構成することもできる。図10に一例として示すように、構造の異なる複数のトランジスタを用いて上記実施の形態の半導体装置を構成することもできる。これにより、例えばN型トランジスタ及びP型トランジスタの構造を作り分けるなど、それぞれの回路の特性に応じて最適な構造のトランジスタを選択的に用いることができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。実施の形態8本実施の形態では、上記実施の形態の無線通信による電源電圧の生成が可能な半導体装置を備えた電子機器について説明する。本実施の形態の電子機器の構成例について、図11A、図11B、図11C、図11D、図11E、及び図11Fを用いて説明する。図11A乃至図11Fは、本実施の形態の電子機器の構成例を示す図である。図11Aに示す電子機器は、携帯型情報通信端末である。図11Aに示す携帯型情報通信端末は、少なくとも表示部1001と、チップ1003と、を有する。なお、図11Aに示す携帯型情報通信端末は、例えばタッチパネルと組み合わせることにより、様々な携帯型媒体の代わりとして利用することができる。例えば表示部1001にタッチパネルによる操作部1002を設けることにより、携帯電話機として利用することができる。タッチパネルとしては、例えば抵抗膜式タッチパネル、赤外線式タッチパネル、静電容量式タッチパネル、又は光学式タッチパネルなどを用いることができる。なお、操作部1002を必ずしも表示部1001に設ける必要はなく、図11Aに示す携帯型情報通信端末は、別途操作ボタンを設けた構成にすることもできる。また、図11Aに示す携帯型情報端末は、チップ1003を設けることにより、無線通信により電源電圧を生成し、生成した電源電圧を用いて動作を行うことができる。携帯型情報通信端末は、外部との接続により電源が供給できない環境下においても使用する場合があるため、携帯型情報通信端末に本発明の一態様である無線通信により電源電圧の生成が可能な半導体装置を用いることは好適である。図11Bに示す電子機器は、例えばカーナビゲーションを含む情報案内端末である。図11Bに示す情報案内端末は、少なくとも表示部1101と、チップ1104と、を有し、さらに図11Bに示す情報案内端末を操作ボタン1102及び外部入力端子1103を有する構成にすることもできる。自動車の車内は、気温と共に温度が大きく変動し、温度が50°Cを超えることもある。しかし上記実施の形態に示す半導体装置は、温度による特性変化の影響が少ないため、自動車の車内のような温度が大きく変動する環境下において特に有効である。また、図11Bに示す情報案内端末は、チップ1104を設けることにより、無線通信により電源電圧を生成し、生成した電源電圧を用いて動作を行うことができる。また、情報案内端末は、外部との接続により電源が供給できない環境下においても使用する場合があるため、情報案内端末に本発明の一態様である無線通信により電源電圧の生成が可能な半導体装置を用いることは好適である。図11Cに示す電子機器は、ノート型パーソナルコンピュータである。図11Cに示すノート型パーソナルコンピュータは、筐体1201と、表示部1202と、スピーカ1203と、LEDランプ1204と、ポインティングデバイス1205と、接続端子1206と、キーボード1207と、チップ1208と、を有する。なお、図11Cに示す電子機器は、チップ1208を設けることにより、無線通信により電源電圧を生成し、生成した電源電圧を用いて動作を行うことができる。なお、ノート型パーソナルコンピュータは、外部との接続により電源が供給できない環境下においても使用する場合があるため、ノート型パーソナルコンピュータに本発明の一態様である無線通信により電源電圧の生成が可能な半導体装置を用いることは好適である。図11Dに示す電子機器は、携帯型遊技機である。図11Dに示す携帯型遊技機は、表示部1301と、表示部1302と、スピーカ1303と、接続端子1304と、LEDランプ1305と、マイクロフォン1306と、記録媒体読込部1307と、操作ボタン1308と、センサ1309と、チップ1310と、を有する。なお、図11Dに示す携帯型遊技機は、チップ1310を設けることにより、無線通信により電源電圧を生成し、生成した電源電圧を用いて動作を行うことができる。また、携帯型遊技機は、外部との接続により電源が供給できない環境下においても使用する場合があるため、携帯型遊技機に本発明の一態様である無線通信により電源電圧の生成が可能な半導体装置を用いることは好適である。図11Eに示す電子機器は、電子書籍である。図11Eに示す電子書籍は、少なくとも筐体1401と、筐体1403と、表示部1405と、表示部1407と、軸部1411と、チップ1426と、を有する。筐体1401及び筐体1403は、軸部1411により接続され、図11Eに示す電子書籍は、該軸部1411を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことができる。また、表示部1405は、筐体1401に組み込まれ、表示部1407は、筐体1403に組み込まれる。また、表示部1405及び表示部1407の構成を互いに異なる画像を表示する構成としてもよく、例えば両方の表示部で一続きの画像を表示する構成としてもよい。表示部1405及び表示部1407を異なる画像を表示する構成にすることにより、例えば右側の表示部図11Eでは表示部1405に文章画像を表示し、左側の表示部図11Eでは表示部1407に映像を表示することができる。また、図11Eに示す電子書籍は、筐体1401に操作部などを備えてもよい。例えば、図11Eに示す電子書籍の構成を電源ボタン1421と、操作キー1423と、スピーカ1425と、を有する構成にすることもできる。図11Eに示す電子書籍は、操作キー1423を用いることにより、複数の頁がある画像の頁を送ることができる。また、図11Eに示す電子書籍の表示部1405及び表示部1407、又は表示部1405又は表示部1407にキーボードやポインティングデバイスなどを設けた構成としてもよい。また、図11Eに示す電子書籍の筐体1401及び筐体1403の裏面や側面に、外部接続用端子イヤホン端子、USB端子、又はACアダプタ又はUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを設けてもよい。さらに、図11Eに示す電子書籍に電子辞書としての機能を持たせてもよい。また、図11Eに示す電子書籍は、チップ1426を設けることにより、無線通信により電源電圧を生成し、生成した電源電圧を用いて動作を行うことができる。また、電子書籍は、外部との接続により電源が供給できない環境下においても使用する場合があるため、電子書籍に本発明の一態様である無線通信により電源電圧の生成が可能な半導体装置を用いることは好適である。また、図11Eに示す電子書籍を無線通信でデータを送受信できる構成としてもよい。これにより、電子書籍サーバから所望の書籍データなどを購入し、ダウンロードする機能を付加させることができる。図11Fに示す電子機器は、ディスプレイである。図11Fに示すディスプレイは、筐体1501と、表示部1502と、スピーカ1503と、LEDランプ1504と、操作ボタン1505と、接続端子1506と、センサ1507と、マイクロフォン1508と、支持台1509と、チップ1510と、を有する。なお、図11Fに示すディスプレイは、チップ1510を設けることにより、無線通信により電源電圧を生成し、生成した電源電圧を用いて動作を行うことができる。ディスプレイに本発明の一態様である無線通信により電源電圧の生成が可能な半導体装置を用いることにより電源端子などを設ける必要がなくなるため、配線数及び端子数を低減することができる。なお、チップ1003、チップ1104、チップ1208、チップ1310、チップ1426、又はチップ1510としては、上記実施の形態に示す無線通信により電源電圧の生成が可能な半導体装置を用いることができる。図11A乃至図11Fに一例として示すように、本実施の形態の電子機器は、無線通信により電源電圧の生成が可能な構成である。該構成にすることにより、接続することにより給電する手段の無い環境下であっても、一定期間該電子機器を用いることができる。なお、本実施の形態の電子機器の構成を生成した電源電圧を充電する蓄電装置を有する構成にしてもよい。これにより、外部電源が無い場所であっても、電子機器を一定時間使用することができるため、利便性を向上させることができる。蓄電装置としては、例えばリチウムイオン二次電池、リチウムイオンキャパシタ、電気二重層キャパシタ、及びレドックスキャパシタのいずれか一つ又は複数などを用いることができる。例えばリチウムイオン二次電池及びリチウムイオンキャパシタを併用することにより、高速充放電が可能であり、且つ長時間電源を供給することが可能な蓄電装置にすることができる。なお、リチウムイオン二次電池に限定されず、蓄電装置として、他のアルカリ金属イオン又はアルカリ土類金属イオンなどを可動イオンとして用いた二次電池を用いてもよい。また、リチウムイオンキャパシタに限定されず、蓄電装置として、他のアルカリ金属イオン又はアルカリ土類金属イオンなどを可動イオンとして用いたキャパシタを用いてもよい。また、図11A乃至図11Fに示す電子機器に限定されず、例えば電気により駆動する自動車などにも上記実施の形態の半導体装置を適用することができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。実施の形態9本実施の形態では、上記実施の形態の無線通信により信号の送受信が可能な半導体装置を備えた情報媒体について説明する。本実施の形態における情報媒体の構成例について、図12A、図12B、図12C、及び図12D、を用いて説明する。図12A乃至図12Dは、本実施の形態における情報媒体の構成例を示す図である。図12Aに示す情報媒体は、個人情報が記載されたカード型証明書である。図12Aに示すカード型証明書は、チップ800を有する。図12Aに示すカード型証明書は、チップ800を設けることにより、偽造防止など、セキュリティ機能を向上させることができる。カード型証明書としては、例えば免許証、住民票、又はパスポートなどが挙げられる。チップ800は、信頼性が高いため、該カード型証明書などの長い期間使用するものに好適である。図12Bに示す情報媒体は、チケット型情報媒体である。図12Bに示すチケット型情報媒体は、チップ801を有する。図12Bに示すチケット型情報媒体は、チップ801を設けることにより、チケット型情報媒体に記載された情報以外の情報をチップ801に記録しておくことができる。また、図12Bに示すチケット型情報媒体は、チップ801を設けることにより、偽造防止など、セキュリティ機能を向上させることができる。なお、チップ801は、信頼性が高いため、例えばチケットの一部に切り取り部を設け、チケット型情報媒体が不要になった際に、該切り取り部によりチップ801のみを切り取って回収し、チップ801のみを再利用することもできる。チケット型情報媒体としては、例えば紙幣、乗車券、有価証券、又はその他の券などが挙げられる。図12Cに示す情報媒体は、コイン型情報媒体である。コイン型情報媒体は、チップ802を有する。図12Cに示すコイン型情報媒体は、チップ802を設けることにより、コイン型情報媒体に記載された情報以外の情報をチップ802に記録しておくことができる。また、図12Cに示すコイン型情報媒体は、チップ802を設けることにより、偽造防止など、セキュリティ機能を向上させることができる。コイン型情報媒体としては、例えば硬貨、乗車券、有価証券、又はその他の券などが挙げられる。図12Dに示す情報媒体は、物品である。物品は、チップ803を有する。図12Dに示す物品は、チップ803を設けることにより、物品に記載された情報以外の情報をチップ803に記録しておくことができる。また、図12Dに示す物品は、チップ803を設けることにより、偽造防止など、セキュリティ機能を向上させることができる。なお物品としては、特に限定されず、例えば電化製品又は生活用品など様々なものが挙げられる。チップ800乃至チップ803としては、例えば上記実施の形態に示す無線通信が可能な半導体装置を適用することができる。以上のように本実施の形態の情報媒体は、無線通信可能なチップを有する構成である。該構成にすることにより、無線通信によりチップが設けられた情報媒体の固有情報を読み取り利用することができる。これにより、情報媒体の管理が容易になり、また、セキュリティ性を向上させることができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。さらに本実施例では、上記実施の形態に示す半導体装置の一例について説明する。本実施例の半導体装置は、図5に示す構成構成Aともいうである半導体装置と、図5に示すトランジスタ533及び抵抗素子534が無く、ノードN55がトランジスタ536のゲートに電気的に接続された構成構成Bともいうである半導体装置である。さらにそれぞれの構成の半導体装置について動作検証を行った。検証結果について図13A、図13B、及び図13Cに示す。図13A乃至図13Cは、半導体装置に所定の電圧を入力したときの過渡特性を示す図である。図13A乃至図13Cにおいて、横軸は、半導体装置への所定の電圧の入力時間を表し、縦軸は、電源電圧生成回路504に印加される電圧の値を表す。なお、ここでは、入力電圧を10Vとし、アンテナ回路501を一定の値の交流電源とし、電源電圧生成回路504を一定の値の負荷として検証を行った。また、比較例として図5に示す保護回路503が無い構成構成Cともいうの半導体装置についても動作検証を行った。図13Aは、構成Aの半導体装置の過渡特性を示し、図13Bは、構成Bの半導体装置の過渡特性を示し、図13Cは、構成Cの半導体装置の過渡特性を示す。結果から、時間が経過するにつれ、構成Cの半導体装置に比べて構成A及び構成Bの半導体装置の方が電源電圧生成回路504に印加される電圧の値が抑制されていることがわかる。このことから、本実施例に示す半導体装置は、保護回路により電源電圧生成回路への高電圧の印加を抑制できることがわかる。