"X,Y軸平面上に正方又は六方配置された各感光部から蓄積電荷に相当する信号をZ軸方向に並列に抽出して出力する積層素子と、前記積層素子における感光部を有する素子に対して設けられ、それぞれの感光部に対して一部の領域で受光するための当該感光部の面積よりも小さい面積を有する1つの開口部を、当該感光部の領域の範囲内で走査することにより当該感光部を所定の分割数で分割し、当該分割した各領域によって画素を形成する開口部走査機構と、を備えることを特徴とする撮像素子。前記開口部走査機構は、前記開口部を有するとともに前記開口部以外を遮光するマスクと、1つの開口部が1つの感光部の領域の範囲内で走査するように前記マスクをX,Y軸平面上で移動制御するアクチュエータとを備え、当該開口部を介して当該感光部の各々で受光して得られる前記蓄積電荷に相当する信号をそれぞれの画素信号とすることを特徴とする、請求項1に記載の撮像素子。前記1つの開口部の面積は、前記1つの感光部の面積の1/2以下であることを特徴とする、請求項1又は2に記載の撮像素子。前記開口部走査機構は、前記開口部を形成するとともに前記開口部以外を遮光し、1つの開口部が1つの感光部の領域の範囲内で走査する液晶素子を備え、当該開口部を介して当該感光部の各々で受光して得られる前記蓄積電荷に相当する信号をそれぞれの画素信号とすることを特徴とする、請求項1又は3に記載の撮像素子。前記積層素子は、前記感光部をX,Y軸平面上に正方又は六方配置した第1の素子と、前記開口部を介して当該感光部の各々で受光して得られる前記蓄積電荷に相当する信号についてそれぞれの画素信号として記憶する記憶部をX,Y軸平面上に正方又は六方配置した第2の素子と、前記記憶部に記憶した各画素信号について、前記所定の領域の行方向の配列順に読み出して出力する信号処理部をX,Y軸平面上に正方又は六方配置した第3の素子と、を備えることを特徴とする、請求項1から4のいずれか一項に記載の撮像素子。しかしながら、特許文献1や非特許文献1,2に開示される接合技法により撮像素子の高解像度化を図る場合、各素子100a,100b,100c,100dの接合誤差によって解像度の限界が決まることになる。図14及び図15は、接合技法を用いて作製する積層型の撮像素子の解像度を決める要因についての説明図である。図14を参照するに、例えば感光部101を配置した素子100aと増幅部102を配置した素子100bとを接合する場合を考える。図14における図示Aで示される点線枠の詳細を図15に示している。図15を参照するに、1画素ごとに感光部101及び増幅部102を形成することから、接合誤差が画素サイズを上回ると、感光部101から出た配線105が直下の増幅部102に接続されないことになる。現在最も精度が高いとされる赤外線顕微鏡及び画像処理を併用して、プラズマ処理などの接合処理で各素子100a,100b,100c,100dを接合するとしても、その誤差は最大±0.5μm程度とされる。従って、図14及び図15に示すように、画素サイズが1μm角以下になる場合には、積層時の精度が不足するため作製が難しかった。すなわち、この接合技法を用いても、1μm角以下の画素サイズを有する撮像素子を形成することが困難であった。本発明は、高解像度化した画素例えば、1μm角以下の画素サイズを有する撮像素子を提供することを目的とする。上述の問題を解決するために、本発明の撮像素子は、X,Y軸平面上に正方又は六方配置された各感光部から蓄積電荷に相当する信号をZ軸方向に並列に抽出して出力する積層素子と、前記積層素子における感光部を有する素子に対して設けられ、それぞれの感光部に対して一部の領域で受光するための当該感光部の面積よりも小さい面積を有する1つの開口部を、当該感光部の領域の範囲内で走査することにより当該感光部を所定の分割数で分割し、当該分割した各領域によって画素を形成する開口部走査機構と、を備えることを特徴とする。これにより、積層により作製できる程度の大きさの感光部に対して、より小さいサイズのアパーチャ開口部を当該感光部の領域の範囲内で走査して画素を形成するため、既存の撮像素子よりも解像度を高めることができる。また、本発明の撮像素子において、前記開口部走査機構は、前記開口部を有するとともに前記開口部以外を遮光するマスクと、1つの開口部が1つの感光部の領域の範囲内で走査するように前記マスクをX,Y軸平面上で移動制御するアクチュエータとを備え、当該開口部を介して当該感光部の各々で受光して得られる前記蓄積電荷に相当する信号をそれぞれの画素信号とすることを特徴とする。これにより、アクチュエータで各感光部の上部に1つの開口部を有するマスクをX,Y軸平面上で移動制御することから、開口部の大きさよりも小さい距離で開口部を走査することができ、任意の解像度、具体的には開口部の大きさで決まる解像度よりも高い解像度の撮像素子が提供可能になる。また、本発明の撮像素子において、前記1つの開口部の面積は、前記1つの感光部の面積の1/2以下であることを特徴とする。これにより、感光部の大きさで決まる既存の撮像素子よりも解像度を少なくとも2倍以上に高めることができる。また、本発明の撮像素子において、前記開口部走査機構は、前記開口部を形成するとともに前記開口部以外を遮光し、1つの開口部が1つの感光部の領域の範囲内で走査する液晶素子を備え、当該開口部を介して当該感光部の各々で受光して得られる前記蓄積電荷に相当する信号をそれぞれの画素信号とすることを特徴とする。これにより、開口部の走査を電気的な制御のみで形成することができるため、当該感光部の分割領域のサイズや位置を自由に変更することができ、撮像の自由度を高めることができる。また、本発明の撮像素子において、前記積層素子は、前記感光部をX,Y軸平面上に正方又は六方配置した第1の素子と、前記開口部を介して当該感光部の各々で受光して得られる前記蓄積電荷に相当する信号についてそれぞれの画素信号として記憶する記憶部をX,Y軸平面上に正方又は六方配置した第2の素子と、前記記憶部に記憶した各画素信号について、前記所定の領域の行方向の配列順に読み出して出力する信号処理部をX,Y軸平面上に正方又は六方配置した第3の素子と、を備えることを特徴とする。これにより、開口部の走査順に得られた画素信号について、当該感光部の分割領域の行方向の配列順に読み出して出力することができるため、撮像素子から出力される画素信号の後処理が容易になる。本発明によれば、高解像度の画素例えば、1μm角以下の画素サイズを有する撮像素子を提供することができる。特に、従来の撮像素子で生じていた画素間の不感領域を大幅に低減させ、同一の画素サイズ比較でS/Nを改善することができる。さらに当該感光部の分割領域や当該感光部における画素信号の読み出し順序について用途に応じた撮像の自由度を高めることができる。以下、図面を参照して、本発明による第1の実施形態の撮像素子を説明する。尚、同様な構成要素には同一の参照番号を付して説明する。第1の実施形態図1に、本発明による第1の実施形態の撮像素子10の概略図を示す。本実施形態の撮像素子10は、図13に例示したような積層素子100a,100b,100c,100dと、開口部走査機構本実施形態では、マスク106及びアクチュエータ107とを備える。素子100aは、受光して得られる蓄積電荷に相当する信号を出力する感光部101をX,Y軸平面上に正方配置している。素子100bは、当該感光部101の各々で受光して得られる蓄積電荷に相当する信号について増幅する増幅部102をX,Y軸平面上に正方配置している。素子100dは、素子100cの信号処理部103を介して当該増幅した信号についてそれぞれの画素信号として記憶する記憶部104をX,Y軸平面上に正方配置している。素子100cは、記憶部104に記憶した各画素信号について、後述するアパーチャ開口部110により感光部101を分割した所定の領域の行方向の配列順に読み出して出力する信号処理部103をX,Y軸平面上に正方配置している。積層素子100a,100b,100c,100dの各素子にそれぞれ正方配置された感光部101、増幅部102、信号処理部103及び記憶部104は、配線105を介して接続される図13参照。尚、感光部101、増幅部102、信号処理部103及び記憶部104について、Z軸方向に並列に抽出して出力するように構成するものであればX,Y軸平面上に六方配置すなわち、ハニカム状の配置とする構成にしてもよい。また、増幅部102の素子100bは、用途によっては必ずしも設けなくともよい。したがって、蓄積電荷に相当する信号として、感光部101から出力された信号を増幅してもよいし、非増幅としてもよい。したがって、図13に例示した構成と同様に、これらの積層素子100a,100b,100c,100dは、各感光部101から蓄積電荷に相当する信号をZ軸方向に並列に抽出して出力するように構成される。ただし、従来技術として図13を用いて説明した例とは異なり、本発明では、接合技法を用いるか否かに関わらず積層可能な精度内で作成した比較的大きなサイズの感光部101を有する積層素子であっても、当該感光部101のサイズで決まる解像度よりも高い解像度を得ることができ、すなわち撮像素子における積層素子100a,100b,100c,100dの接合精度の限界を超える高解像度化を可能とする点で相違する。すなわち、本実施形態では、開口部走査機構としてマスク106とアクチュエータ107が、この積層素子における感光部101を有する素子100aに対して設けられ、それぞれの感光部101に対して一部の領域で受光するための当該感光部101の面積よりも小さい面積を有する1つのアパーチャ110を、当該感光部101の領域の範囲内で走査することにより当該感光部101を所定の分割数で分割し、当該分割した各領域によって画素を形成する。好適には、1つのアパーチャ110の面積を、1つの感光部101の面積の1/2以下とすることで、感光部101のサイズで決まる解像度よりも少なくとも2倍以上の高解像度化を実現することができる。したがって、感光部101から出力された信号は、開口部101によって感光部101の受光面積よりも小さい受光面積で電荷が蓄積制限された蓄積電荷に相当する信号となる。図1に示す例では、この開口部走査機構は、それぞれの感光部101に対して一部の領域で受光するためのアパーチャ110を有するとともにアパーチャ110以外を遮光するマスク106と、1つのアパーチャ110が1つの感光部101の領域の範囲内で走査するようにマスク106をX,Y軸平面上で移動制御するアクチュエータ107とを備える。マスク106をX,Y軸平面上で移動制御することにより、走査するアパーチャ110を介して当該感光部101の各々で受光して得られる蓄積電荷に相当する信号をそれぞれの画素信号とする。アクチュエータ107を静電素子又は静電素子で構成することができる。例えば、正方形状のマスク106におけるX軸方向の一辺に設けられた移動制御用パターン107a‐1を用いて圧電素子又は静電素子の駆動制御部107b‐1により電圧を印加して応力を生じさせることで、マスク106をX軸方向に変位させることができる。図1に示すように、X軸方向移動用のアクチュエータ107は、マスク106におけるX軸方向の一辺に設けられた移動制御用パターン107a‐1及び駆動制御部107b‐1や、相対するマスク106のX軸方向の他辺に対して設けられた移動制御用パターン107a‐2及び駆動制御部107b‐2からなり、マスク106をX軸方向に移動して変位させることができる。尚、X軸方向移動用のアクチュエータ107としては、移動制御用パターン107a‐1及び駆動制御部107b‐1と移動制御用パターン107a‐2及び駆動制御部107b‐2の双方又は少なくとも一方を設ければよい。同様に、マスク106をY軸方向に変位させるためには、マスク106におけるY軸方向の少なくとも一辺に、移動制御用パターン107a‐3及び駆動制御部107b‐3や移動制御用パターン107a‐4及び駆動制御部107b‐4からなるアクチュエータ107を設けるようにする。このようなアクチュエータ107は、例えば電子顕微鏡等に用いるXYステージに応用されており、数nmの分解能で数μm~数十μmの変位量を実現することができる。次に、感光部101とアパーチャ開口部110の位置関係と動作について説明する。図2は、任意の隣り合う4つの感光部101‐1,101‐2,101‐3,101‐4の各々について、それぞれアパーチャ110‐1,110‐2,110‐3,110‐4が走査する際の位置関係と動作を説明する図である。図2では、アパーチャ110‐1,110‐2,110‐3,110‐4の各々が感光部101‐1,101‐2,101‐3,101‐4の各々におけるぞれぞれの面上を矢印で示す順に走査するように、アクチュエータ107がマスク106を移動させる様子を示している。感光部101‐1に着目するに、アパーチャ110‐1は、感光部101‐1の面上を走査するように動き、アパーチャ110‐1が感光部101‐1の或る場所に位置する時間内にそのアパーチャ110‐1を通過した光を感光部101‐1において光電変換し、その蓄積電荷に相当する信号を増幅部102によって増幅して信号出力する。その後、感光部101‐1における蓄積電荷をリセットし、次にアパーチャ110‐1がアクチュエータ107によって感光部101‐1の面上の別の場所へ移動され、そこでアパーチャ110‐1がその場所に位置する時間内にそのアパーチャ110‐1を通過した光を感光部101‐1において光電変換し、その蓄積電荷に相当する信号を増幅部102によって増幅して信号出力する。これを繰り返すことにより、4つの感光部101‐1,101‐2,101‐3,101‐4で決まる解像度よりも、撮像時の解像度を高めることが可能となる。図2に示す例では、1つの感光部101を64分割するアパーチャ110の走査例を示していることから、64倍の高解像度化を実現することができ、従来技術における接合精度の問題で構成することができなかった高解像度の撮像素子10を実現することができる。この例では、実効的な画素数は、感光部101の面積とアパーチャ110の開口面積の比だけ増加する。例えば、現在の技術レベルにおいても、10μm角の感光部101に0.5μm角のアパーチャ110を組み合わせることにより、実効的な画素数は400倍に増え、高解像度化を図ることができる。次に、本発明に係る撮像素子10について、より具体的な実施例を説明する。実施例1まず、本発明による実施例1の撮像素子10について説明する。図3に、本発明による実施例1の撮像素子10における動作例を示す。図3では、図2に示した感光部101‐1についてアパーチャ110の走査によって64分割して得られる分割領域の一例を示している。撮像時の画素に相当する64分割された各領域は、X軸の進み方向図面上で左から右に分割領域を順次割り当て、さらに、Y軸の進み方向図面上で上から下に分割領域を順次割り当てている。したがって、図3aには、撮像時の画素に相当する領域1が示され、図3bには、撮像時の画素に相当する領域2が示され、図3cには、撮像時の画素に相当する領域3が示され、図3dには、撮像時の画素に相当する領域16が示され、図3eには、撮像時の画素に相当する領域57が示されている。実施例1の撮像素子10は、感光部101のサイズを4μm角とした。また、アパーチャ110のサイズを0.5μm角としたアルミニウム板のマスク106を用いた。実施例1の撮像素子10の感光部101の数は、横240、縦135とした。マスク106と積層素子における感光部101を配列した素子100aまでの距離は、アパーチャ110を透過した光が散乱しない程度の距離として0.5μmとした。アクチュエータ107として圧電素子ピエゾ素子を用いた。図3において、アパーチャ110‐1は、時間T1からT2にかけて感光部101‐1の面上の初期位置に静止している図3a参照。この時間T1からT2の間に感光部101‐1が光電変換して蓄積した電荷は、時間T2からT3の間に下層の素子100bにおける対応する位置の増幅部102に転送され、感光部101‐1はリセットされると同時に、この時間T2からT3の間にアパーチャ110‐1の位置はマスク106を移動制御するX軸方向のアクチュエータ107によって0.5μmだけ右矢印で図示する走査方向に移動し、図3bの位置で時間T3からT4にかけて静止する。時間T3からT4の間に感光部101‐1が光電変換して蓄積した電荷は、時間T4からT5の間に下層の素子100bにおける対応する位置の増幅部102に転送され、感光部101‐1はリセットされると同時に、この時間T4からT5の間にアパーチャ110‐1の位置はマスク106を移動制御するX軸方向のアクチュエータ107によって0.5μmだけ右矢印で図示する走査方向に移動し、図3cの位置で時間T5からT6にかけて静止する。以後、これを繰り返す。時間T16からT17にかけては、Y軸方向のアクチュエータ107によって下矢印で図示する走査方向へ0.5μm移動し、図3dの位置で静止する。さらに以後、矢印で図示する走査方向にアパーチャ110‐1を走査して繰り返す。アパーチャ110‐1は時間T127からT128にかけて図3eの位置に静止している。この時間T127からT128の間に感光部101‐1が光電変換して蓄積した電荷は、時間T128からT129の間に下層の素子100bにおける対応する位置の増幅部102に転送され、感光部101‐1はリセットされると同時に、この時間T128からT129の間にアパーチャ110‐1の位置はマスク106を移動制御するX軸方向及びY軸方向のアクチュエータ107によって図3aの初期位置に戻る。この撮像素子10の撮像動作のたびに、図3に示す動作を繰り返す。実施例1の撮像素子10であれば、電荷の蓄積と転送マスク106の移動を含むを合わせた時間は、最終的に出力される映像の1フレームの時間を1/30秒とすれば、1/30÷64分割=1/1920秒となる。1つの感光部101を分割して得られた領域ごとの出力信号は、時間ごとに変化する出力信号として得られ、図4に示すような個別の画素位置の出力信号として得られる。各感光部101から得られる時系列の蓄積電荷に相当する信号は、それぞれの増幅部102で増幅された後、それぞれの信号処理部103を介してそれぞれの記憶部104に記憶される。さらに、図5に例示するように、それぞれの信号処理部103は、それぞれの記憶部104に記憶した信号を、従来の撮像素子100と同様な行方向の信号出力に直すように読み出して出力部図示せずに出力する。信号処理部103では、記憶部104における予め定めた領域ごとの信号の記憶及び読み出しに関して、従来の撮像素子100と同様な行方向の信号出力となるように予め外部クロックCLKに同期したレジスタ回路を構成してもよい。これにより、実施例1の撮像素子10において、各感光部101は全て64分割されるので、感光部101の数横240、縦135は高解像化され、ハイビジョンの画素数横1920、縦1080の信号出力を得ることができる。実施例2次に、本発明による実施例2の撮像素子10について説明する。図6に、本発明による実施例2の撮像素子10における動作例を示す。図6では、感光部101‐1についてアパーチャ110の走査によって1024分割して得られる分割領域の一例を示している。撮像時の画素に相当する1024分割された各領域は、X軸の進み方向図面上で左から右に分割領域を順次割り当て、さらに、Y軸の進み方向図面上で上から下に分割領域を順次割り当てている。したがって、図6aには、撮像時の画素に相当する領域1が示され、図6bには、撮像時の画素に相当する領域2が示され、図6cには、撮像時の画素に相当する領域3が示され、図6dには、撮像時の画素に相当する領域64が示され、図6eには、撮像時の画素に相当する領域993が示されている。実施例2の撮像素子10は、感光部101のサイズを4μm角とした。また、アパーチャ110のサイズを0.125μm角としたアルミニウム板のマスク106を用いた。実施例2の撮像素子10の感光部101の数は、横240、縦135とした。マスク106と積層素子における感光部101を配列した素子100aまでの距離は、それぞれのアパーチャ110にレンズを内蔵させることで、アパーチャ110を透過した光が散乱しない程度の距離として5μmとした。レンズを設けることでアパーチャ110透過後の光の散乱を防止することができるため、マスク106と積層素子における感光部101を配列した素子100aまでの距離をレンズがない場合に比べて増やしても、解像度が落ちることがない。アクチュエータ107として静電素子を用いた。図6において、アパーチャ110‐1は、時間T1からT2にかけて感光部101‐1の面上の初期位置に静止している図6a参照。この時間T1からT2の間に感光部101‐1が光電変換して蓄積した電荷は、時間T2からT3の間に下層の素子100bにおける対応する位置の増幅部102に転送され、感光部101‐1はリセットされると同時に、この時間T2からT3の間にアパーチャ110‐1の位置はマスク106を移動制御するX軸方向のアクチュエータ107によって0.125μmだけ右矢印で図示する走査方向に移動し、図6bの位置で時間T3からT4にかけて静止する。時間T3からT4の間に感光部101‐1が光電変換して蓄積した電荷は、時間T4からT5の間に下層の素子100bにおける対応する位置の増幅部102に転送され、感光部101‐1はリセットされると同時に、この時間T4からT5の間にアパーチャ110‐1の位置はマスク106を移動制御するX軸方向のアクチュエータ107によって0.125μmだけ右矢印で図示する走査方向に移動し、図6cの位置で時間T5からT6にかけて静止する。以後、これを繰り返す。時間T64からT65にかけては、Y軸方向のアクチュエータ107によって下矢印で図示する走査方向へ0.125μm移動し、図6dの位置で静止する。さらに以後、矢印で図示する走査方向にアパーチャ110‐1を走査して繰り返す。アパーチャ110-1は時間T2047からT2048にかけて図6eの位置に静止している。この時間T2047からT2048の間に感光部101‐1が光電変換して蓄積した電荷は、時間T2048からT2049の間に下層の素子100bにおける対応する位置の増幅部102に転送され、感光部101-1はリセットされる。次の撮像素子10の撮像動作のために、この時間T2048からT2049の間にアパーチャ110‐1の位置はマスク106を移動制御するX軸方向のアクチュエータ107によって、0.125μmだけ左矢印で図示する走査方向とは逆方向に移動する。次の撮像動作時には、矢印で図示する走査方向を逆にたどるようにし、これを繰り返す。尚、次の撮像動作のために、アパーチャ110‐1の位置はマスク106を移動制御するX軸方向及びY軸方向のアクチュエータ107によって図6aの初期位置に戻し、この撮像素子10の撮像動作のたびに、図6に示す動作を繰り返すようにしてもよい。実施例2の撮像素子10であれば、電荷の蓄積と転送マスク106の移動を含むを合わせた時間TX~TX2は、最終的に出力される映像の1フレームの時間を1/120秒とすれば、1/120÷1024=1/122880秒となる。1つの感光部101を分割して得られた領域ごとの出力信号は、時間ごとに変化する出力信号として得られ、図7に示すような個別の画素位置の出力信号として得られる。実施例1と同様に、各感光部101から得られる時系列の蓄積電荷に相当する信号は、それぞれの増幅部102で増幅された後、それぞれの信号処理部103を介してそれぞれの記憶部104に記憶される。さらに、図8に例示するように、それぞれの信号処理部103は、それぞれの記憶部104に記憶した信号を、従来の撮像素子100と同様な行方向の信号出力に直すように読み出して出力部図示せずに出力する。信号処理部103では、記憶部104における予め定めた領域ごとの信号の記憶及び読み出しに関して、従来の撮像素子100と同様な行方向の信号出力となるように予め外部クロックCLKに同期したレジスタ回路を構成してもよい。これにより、実施例2の撮像素子10において、各感光部101は全て1024分割されるので、感光部101の数横240、縦135は高解像化され、スーパーハイビジョンの画素数横7680、縦4320の信号出力を得ることができる。ここで、実施例1,2とも共通で、以下に示すような構成とすることができる。1感光部101として、一般にシリコンフォトダイオードを用いるが、例えばアモルファスセレンやアモルファスシリコンの様な光増感作用のある光電変換材料を用いても構わない。2感光部101と増幅部102及び信号処理部103は、1つの感光部101につき各1個ずつとした画素完全並列型でも、例えば4つの感光部101毎に1つの増幅部102及び信号処理部103とする部分並列型でも構わない。3撮像素子10として、CMOS撮像素子に限らずCCD撮像素子でも構わない。CCD撮像素子の場合は、例えば、前述した感光部101、増幅部102、信号処理部103及び記憶部104を配置した積層素子を、それぞれ感光部、電荷転送部、フレームメモリ及び信号処理部を配置した積層素子とすることができる。4アパーチャ110は静止と移動を繰り返さず、常に移動していても構わない。常に移動する構成とする場合、解像度は電荷を転送する周期によって決まる。例えば、4μm角の感光部101の面上でアパーチャ110をX軸方向やY軸方向に移動させ、その移動期間に蓄積電荷を4回転送する場合は、この感光部101で決まる4μm角の解像度に対して縦、横ともに2μmの解像度を得ることができる。5撮像素子10の撮像面に対して、正方又は六方配列した複数の感光部101が占める割合を任意に設計することができる。ただし、本発明によればアパーチャ110が1つの感光部101の面上を動く範囲を大きくするとともに、その感光部101の面の分割数を大きくすることで撮像時の解像度を高めることができるので、撮像素子10の撮像面に対する複数の感光部101が占める割合を80以上とするのが好ましい。6本発明の係る撮像素子10において、それぞれの感光部101とマスク106との間に、アパーチャ110が走査して感光部101の面を分割した領域に対応する位置に、カラーフィルタを設けてもよい。したがって、多色用や単色用に関わらず本発明の係る撮像素子10を構成することができる。7本発明の係る撮像素子10において、アパーチャ110の形状は、正方形、長方形、円形、楕円形、菱形又は多角形とすることができる。また、本発明によれば、アパーチャ110の走査によって撮像時の画素を形成することができるため、アパーチャ110の形状に依存する光の不感領域を埋めるように、アパーチャ110を走査させることができる。例えば、単色用の撮像素子10において、1つの感光部101におけるアパーチャ110の走査距離をアパーチャ110の寸法よりも短くすることで、より解像度を高めることができる。したがって、図9に例示するように、アパーチャ110の走査距離について、横a×縦bの長方形図9a参照、菱形図9b参照、円形又は楕円形図9c参照又は多角形図9d参照の形状を有するアパーチャ110の寸法以下とすることで、従来の撮像素子では不可能であった光の不感領域を埋めるような撮像も可能となる。次に、図10を参照して、本発明による第2の実施形態の撮像素子を説明する。尚、同様な構成要素には同一の参照番号を付して説明する。第2の実施形態図10に、本発明による第2の実施形態の撮像素子10bの概略図を示す。本実施形態の撮像素子10bは、図13に例示したような積層素子100a,100b,100c,100dと、開口部走査機構図10に示す例では、液晶素子109とを備える。第2の実施形態の撮像素子10bは、液晶パネル等で代表される液晶素子109を用い、第1の実施形態の撮像素子10とは相違して、液晶素子109の偏光機能を司る偏光素子の制御によってアパーチャ開口部110の走査を行う。すなわち、第2の実施形態では、アパーチャ110を形成するとともにアパーチャ110以外を遮光し、1つのアパーチャ110が1つの感光部101の領域の範囲内で走査する液晶素子109によって開口部走査機構を構成する。通常、液晶素子109は、垂直用偏光板、特定の小領域ごとの個別電極基板、液晶、全領域の共通電極基板及び水平用偏光板からなり、特定の小領域における光の透過不透過を制御することができる。このため、第2の実施形態の撮像素子10bでは、アパーチャ110の走査を液晶素子109で実現することができる。したがって、第2の実施形態の撮像素子10bにおいても、1つの感光部101に対して数nmの分解能で数μm~数十μmの変位量を実現することができ、図3及び図6で説明した場合と同様に構成することができる。液晶素子109を用いた場合、物理的に素子を移動させることなくアパーチャ110の走査を行うことができる点で有利であるが、アパーチャ110の領域以外の遮蔽効果を高めるために多層の液晶素子109を用いることもできる。次に、図11及び図12を参照して、第1の実施形態の撮像素子10及び第2の実施形態の撮像素子10bにおける信号処理部103の構成と動作の一例を説明する。図11に、第1の実施形態及び第2の実施形態の撮像素子10,10bにおける信号処理部103の構成例を示す。また、図12に、第1の実施形態及び第2の実施形態の撮像素子10,10bにおける信号処理部103の動作例を示す。尚、図11及び図12は、本発明に係る特定の部分のみを示したものであることに留意する。図11を参照するに、信号処理部103は、リセット信号発生部1031と、走査制御信号発生部1032と、出力信号配列制御部1033と、サンプリング信号発生部1034と、サンプル/ホールドS/H部1035とを備える。リセット信号発生部1031は、外部クロックCLKに同期して、それぞれの感光部101における電荷蓄積をリセットするリセット信号RSを発生し、感光部101に供給する。走査制御信号発生部1032は、外部クロックCLKに同期して、感光部101の面上のアパーチャ110の走査を行うための走査制御信号SCを発生し、開口部走査機構第1の実施形態ではアクチュエータ107、第2の実施形態では液晶素子109に供給する。出力信号配列制御部1033は、外部クロックCLKに同期して、記憶部104に記憶された各感光部101から得られる時系列の蓄積電荷に相当する信号について、従来の撮像素子100と同様な行方向の信号出力に直すように読み出して出力部図示せずに出力するように、出力信号の配列を制御する。サンプリング信号発生部1034は、外部クロックCLKに同期して、感光部101から得られる蓄積電荷に相当する信号をサンプリングするためのサンプリング信号SPを発生し、サンプル/ホールドS/H部1035に供給する。サンプル/ホールドS/H部1035は、サンプリング信号SPにより、感光部101から得られる蓄積電荷に相当する信号をサンプリングしてホールドし、出力信号として記憶部104に一時記憶する。この一時記憶された出力信号は出力信号配列制御部1033によって出力部図示せずへ出力する際に並び替えられる図5及び図8参照。図12には、図11に示す信号処理部103の動作タイミングの一例を示している。リセット信号RSの間隔について等間隔にする例を示しており、走査制御信号SCを発生に起因して感光部101の面上でアパーチャ110の走査が分割領域ごとに行われる。サンプリング信号SPによってサンプリングしてホールドされた感光部101から得られる蓄積電荷に相当する信号は、分割領域ごとの出力信号画素信号として得ることができる。図12で示した例では、リセット信号RSの間隔について等間隔にする例を示したが、必ずしも等間隔とする必要はなく、アパーチャ110の走査とリセットタイミングを関連付けた予め定めた時間パターンに従って、感光部101のリセットを間欠的に行うようにしてもよい。ただし、この場合、分割領域ごとに得られる出力信号に対してこの時間パターンに従うアパーチャ110の走査に対応した蓄積時間で除算して、画素信号を正規化するように構成するのが好適である。このような時間パターンに従う除算機能は、撮像素子10,10bにおける信号処理部103の一部として構成してもよいし、撮像素子10,10bからの出力信号に対する後段の処理として実現することもできる。上記の実施形態では特定の例について説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、感光部や信号処理部の素子を積層した積層素子を例に説明したが、感光部と他の機能部増幅部や信号処理部等とを平面上に配置した素子に対しても適用可能である。"