"エピタキシャル層又はウェルを有する半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を測定するシート抵抗の測定方法であって、前記半導体装置に形成される寄生トランジスタのコレクタ電流を、前記エピタキシャル層又は前記ウェルの不純物濃度及び前記エピタキシャル層の厚さ又は前記ウェルの深さのうち少なくとも1つを変化させて測定するとともに、前記半導体装置の近傍に形成したTEGにおける前記エピタキシャル層又は前記ウェルのシート抵抗を測定することにより、前記半導体装置に形成される寄生トランジスタのコレクタ電流と、前記エピタキシャル層又は前記ウェルのシート抵抗との関係を示す検量線を作成する第1ステップと、測定対象の半導体装置における前記寄生トランジスタのコレクタ電流を測定するとともに当該コレクタ電流の値を前記第1ステップで作成した前記検量線に当てはめることにより、当該半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を算出する第2ステップとをこの順序で含むことを特徴とするシート抵抗の測定方法。請求項1に記載のシート抵抗の測定方法において、前記エピタキシャル層又は前記ウェルがn型である場合には、前記第1ステップ及び前記第2ステップにおけるコレクタ電流の測定は、前記エピタキシャル層又は前記ウェルに形成されたp型拡散領域をエミッタ領域とし、前記エピタキシャル層又は前記ウェルをベース領域とし、p型基板領域をコレクタ領域とするpnp寄生トランジスタのコレクタ電流を測定することにより行うことを特徴とするシート抵抗の測定方法。請求項1に記載のシート抵抗の測定方法において、前記エピタキシャル層又は前記ウェルがp型である場合には、前記第1ステップ及び前記第2ステップにおけるコレクタ電流の測定は、前記エピタキシャル層又は前記ウェルに形成されたn型拡散領域をエミッタ領域とし、前記エピタキシャル層又は前記ウェルをベース領域とし、n型基板領域をコレクタ領域とするnpn寄生トランジスタのコレクタ電流を測定することにより行うことを特徴とするシート抵抗の測定方法。請求項1~3のいずれかに記載のシート抵抗の測定方法において、前記第1ステップにおける前記半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗の測定は、前記半導体装置の近傍に形成したTEGにおける前記エピタキシャル層又は前記ウェルのシート抵抗をVanderPauw測定法により測定することにより行うことを特徴とするシート抵抗の測定方法。エピタキシャル層又はウェルを有する半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を測定するシート抵抗測定装置であって、前記エピタキシャル層又は前記ウェルの不純物濃度及び前記エピタキシャル層の厚さ又は前記ウェルの深さのうち少なくとも1つを変化させて測定して得られる前記寄生トランジスタのコレクタ電流と、前記半導体装置の近傍に形成したTEGにおける前記エピタキシャル層又は前記ウェルのシート抵抗を測定して得られる前記エピタキシャル層又は前記ウェルのシート抵抗とを用いて、前記半導体装置に形成される寄生トランジスタのコレクタ電流と、前記エピタキシャル層又は前記ウェルのシート抵抗との関係を示す検量線を作成する検量線作成部と、測定対象の半導体装置における前記寄生トランジスタのコレクタ電流を測定して得られる当該コレクタ電流の値を前記検量線作成部で作成した前記検量線に当てはめることにより、当該半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を算出するシート抵抗算出部とを備えることを特徴とするシート抵抗測定装置。しかしながら、上記した4端子測定法においては、モニターウェーハを用いてシート抵抗の測定を行うため、製品の半導体チップ毎にシート抵抗を測定することができないという問題がある。また、上記したVanderPauw測定法においては、TEGパターンを用いてシート抵抗の測定を行うため、やはり製品の半導体チップ毎にシート抵抗を測定することができないという問題がある。また、ウェーハ全面にわたってシート抵抗を測定することができないという問題がある。そこで、本発明は、製品の半導体チップ毎にシート抵抗を測定することが可能で、また、ウェーハ全面にわたってシート抵抗を測定することが可能なシート抵抗の測定方法及びシート抵抗測定装置を提供することを目的とする。[1]本発明のシート抵抗の測定方法は、エピタキシャル層又はウェルを有する半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を測定するシート抵抗の測定方法であって、前記半導体装置に形成される寄生トランジスタのコレクタ電流を、前記エピタキシャル層又は前記ウェルの不純物濃度及び前記エピタキシャル層の厚さ又は前記ウェルの深さのうち少なくとも1つを変化させて測定するとともに、前記半導体装置の近傍に形成したTEGにおける前記エピタキシャル層又は前記ウェルのシート抵抗を測定することにより、前記半導体装置に形成される寄生トランジスタのコレクタ電流と、前記エピタキシャル層又は前記ウェルのシート抵抗との関係を示す検量線を作成する第1ステップと、測定対象の半導体装置における前記寄生トランジスタのコレクタ電流を測定するとともに当該コレクタ電流の値を前記第1ステップで作成した前記検量線に当てはめることにより、当該半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を算出する第2ステップとをこの順序で含むことを特徴とする。[2]本発明のシート抵抗の測定方法においては、前記エピタキシャル層又は前記ウェルがn型である場合には、前記第1ステップ及び前記第2ステップにおけるコレクタ電流の測定は、前記エピタキシャル層又は前記ウェルに形成されたp型拡散領域をエミッタ領域とし、前記エピタキシャル層又は前記ウェルをベース領域とし、p型基板領域をコレクタ領域とするpnp寄生トランジスタのコレクタ電流を測定することにより行うことが好ましい。[3]本発明のシート抵抗の測定方法においては、前記エピタキシャル層又は前記ウェルがp型である場合には、前記第1ステップ及び前記第2ステップにおけるコレクタ電流の測定は、前記エピタキシャル層又は前記ウェルに形成されたn型拡散領域をエミッタ領域とし、前記エピタキシャル層又は前記ウェルをベース領域とし、n型基板領域をコレクタ領域とするnpn寄生トランジスタのコレクタ電流を測定することにより行うことが好ましい。[4]本発明のシート抵抗の測定方法においては、前記第1ステップにおける前記半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗の測定は、前記半導体装置の近傍に形成したTEGにおける前記エピタキシャル層又は前記ウェルのシート抵抗をVanderPauw測定法により測定することにより行うことが好ましい。[5]本発明のシート抵抗測定装置は、エピタキシャル層又はウェルを有する半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を測定するシート抵抗測定装置であって、前記エピタキシャル層又は前記ウェルの不純物濃度及び前記エピタキシャル層の厚さ又は前記ウェルの深さのうち少なくとも1つを変化させて測定して得られる前記寄生トランジスタのコレクタ電流と、前記半導体装置の近傍に形成したTEGにおける前記エピタキシャル層又は前記ウェルのシート抵抗を測定して得られる前記エピタキシャル層又は前記ウェルのシート抵抗とを用いて、前記半導体装置に形成される寄生トランジスタのコレクタ電流と、前記エピタキシャル層又は前記ウェルのシート抵抗との関係を示す検量線を作成する検量線作成部と、測定対象の半導体装置における前記寄生トランジスタのコレクタ電流を測定して得られる当該コレクタ電流の値を前記検量線作成部で作成した前記検量線に当てはめることにより、当該半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を算出するシート抵抗算出部とを備えることを特徴とする。本発明のシート抵抗の測定方法又はシート抵抗測定装置によれば、測定対象の半導体装置における寄生トランジスタのコレクタ電流の値を第1ステップ検量線作成部で作成した検量線に当てはめることにより、当該半導体装置におけるエピタキシャル層又はウェルのシート抵抗を算出することとしているため、製品の半導体チップ毎にシート抵抗を測定することが可能となり、また、ウェーハ全面にわたってシート抵抗を測定することが可能となる。これにより、エピタキシャル層又はウェルの不純物濃度及びエピタキシャル層の厚さ又はウェルの深さに関する情報を製品特性と1対1でウェーハ全面にわたって取得できるようになり、不良判定や不良解析、材料のばらつき管理など利用価値の高い情報を取得することが可能となる。以下、本発明のシート抵抗の測定方法及び装置について、図に示す実施の形態に基づいて説明する。[実施形態]図1及び図2は、実施形態に係るシート抵抗の測定方法を説明するために示すフローチャートである。図3は、実施形態における寄生pnpトランジスタを説明するために示す図である。図3aは測定対象の半導体装置100の構造を示す図であり、図3bは測定対象の半導体装置100における寄生pnpトランジスタを示す図である。なお、図3中、符号110はp型半導体基板を示し、符号112a,112bはp型素子分離領域を示し、符号114,116はn型エピタキシャル層を示し、符号118a,118bはp型導出領域を示し、符号Bはnpnトランジスタ部のベース電極を示し、符号Cはnpnトランジスタ部のコレクタ電極を示し、符号Eはnpnトランジスタ部のエミッタ電極を示し、符号DはCMOC部のドレイン電極を示し、符号GはCMOS部のゲート電極を示し、符号SはCMOS部のソース電極を示し、符号bは寄生pnpトランジスタのベース電極を示し、符号cは寄生pnpトランジスタのコレクタ電極を示し、符号eは寄生pnpトランジスターのエミッタ電極を示す。図4は、実施形態における第1ステップの内容を説明するために示す図である。図4aはエピタキシャル層の不純物濃度及び厚さを変化させている様子を示す図であり、図4bはエピタキシャル層の不純物濃度及び厚さを変化させた半導体ウェーハを示す図である。図5は、実施形態における第1ステップの内容を説明するために示す図である。図6は、実施形態における第2ステップの内容を説明するために示す図である。図7は、実施形態に係るシート抵抗測定装置10を説明するために示すブロック図である。実施形態に係るシート抵抗の測定方法は、エピタキシャル層を有する半導体装置における当該エピタキシャル層のシート抵抗を測定するシート抵抗の測定方法であって、半導体装置に形成される寄生トランジスタのコレクタ電流と、エピタキシャル層のシート抵抗との関係を示す検量線を作成する第1ステップと、測定対象の半導体装置における寄生トランジスタのコレクタ電流の値を検量線に当てはめることにより、当該半導体装置におけるエピタキシャル層のシート抵抗を算出する第2ステップとをこの順序で含む。以下、実施形態に係るシート抵抗の測定方法を第1ステップ及び第2ステップに分けて詳細に説明する。1.第1ステップ第1ステップは、半導体装置に形成される寄生トランジスタのコレクタ電流Iceを、エピタキシャル層の不純物濃度及びエピタキシャル層の厚さを変化させて測定するとともに、半導体装置の近傍に形成したTEGにおけるエピタキシャル層のシート抵抗ρsを測定することにより、半導体装置に形成される寄生トランジスタのコレクタ電流Iceと、エピタキシャル層のシート抵抗ρsとの関係を示す検量線を作成するステップである。以下、第1ステップをさらに詳細に説明する。第1ステップにおいては、図1に示すように、試験用ウェーハ準備工程S1、半導体装置作製工程S2、シート抵抗測定工程S3、コレクタ電流測定工程S4、シート抵抗及びコレクタ電流をシート抵抗測定装置に入力する工程S5、検量線作成工程S6及び検量線記憶工程S7を順次実施する。1試験用ウェーハ準備工程S1まず、図4a及び図4bに示すように、エピタキシャル層の不純物濃度及び厚さを例えばそれぞれ3水準に変化させた3枚の試験用ウェーハNo.1~No.3を準備する。2半導体装置作製工程S2次に、上記した3枚の試験用ウェーハNo.1~No.3内に、CMOS部とnpnトランジスタ部とを備える半導体装置100図3a参照。及びシート抵抗測定用のTEGを作製する。このとき、図4bに示すハッチング部分にシート抵抗測定用のTEGを作製する。3シート抵抗測定工程S3次に、常法に従って、シート抵抗測定用のTEGにおけるシート抵抗ρsをVanderPauw測定法を用いて測定する。4コレクタ電流測定工程S4次に、シート抵抗測定用のTEGの近傍に位置する半導体装置に形成される寄生pnpトランジスタのコレクタ電流Ice図3b参照。をICテスターを用いて測定する。このとき、TEGの近傍に位置する複数の半導体装置のそれぞれについて寄生pnpトランジスタのコレクタ電流Iceを測定し、これらの測定値を平均してコレクタ電流Iceとすることとしてもよい。5シート抵抗及びコレクタ電流をシート抵抗測定装置に入力する工程S5次に、シート抵抗ρs及びコレクタ電流Iceをシート抵抗測定装置10図7参照。に入力する。シート抵抗ρs及びコレクタ電流Iceは、ICテスターとのインターフェース部12を用いて自動的に行ってもよいし、入力部14を用いて手動で行ってもよい。6検量線作成工程S6次に、シート抵抗測定装置10具体的には演算部16にある検量線作成部に入力されたシート抵抗ρsの値及びコレクタ電流Iceの値から、半導体装置に形成される寄生トランジスタのコレクタ電流Iceと、エピタキシャル層のシート抵抗ρsとの関係を示す検量線を作成させる。検量線は、半導体装置に形成される寄生トランジスタのコレクタ電流Iceと、エピタキシャル層のシート抵抗ρsとの関係を記述する式であってもよいし、半導体装置に形成される寄生トランジスタのコレクタ電流Iceと、エピタキシャル層のシート抵抗ρsとの関係を記述するテーブルであってもよい。7検量線記憶工程S7最後に、シート抵抗測定装置10の記憶媒体部18に、作成した検量線を記憶させる。これにより、第1ステップが完了する。2.第2ステップ第2ステップは、測定対象の半導体装置における寄生トランジスタのコレクタ電流Iceを測定するとともに当該コレクタ電流の値を第1ステップで作成した検量線に当てはめることにより、半導体装置におけるエピタキシャル層のシート抵抗を算出するステップである。以下、第2ステップをさらに詳細に説明する。第2ステップにおいては、図2に示すように、半導体装置作製工程S11、コレクタ電流測定工程S12、コレクタ電流をシート抵抗測定装置に入力する工程S13、シート抵抗算出工程S14及びシート抵抗表示工程S15を順次実施する。1半導体装置作製工程S11まず、測定対象のウェーハを用いて、CMOS部とnpnトランジスタ部とを備える半導体装置を作製する図3a参照。。このとき、第1ステップの場合とは異なり、シート抵抗測定用のTEGを測定対象のウェーハ中に作製する必要は必ずしもないが、シート抵抗測定用のTEGを測定対象のウェーハ中に作製してもよい。これにより、第2ステップを実施するうちに上記した検量線が自然に更新され、常に高い精度でシート抵抗を測定することができるようになる。2コレクタ電流測定工程S12次に、半導体装置に形成される寄生pnpトランジスタのコレクタ電流Ice図3b参照。をICテスターを用いて測定する。3コレクタ電流入力工程S13次に、コレクタ電流Iceの値をシート抵抗測定装置10に入力する。4シート抵抗算出工程S14次に、シート抵抗測定装置具体的には演算部16にあるシート抵抗算出部に入力されたコレクタ電流Iceの値を第1ステップで作成した検量線に当てはめることにより、当該半導体装置におけるエピタキシャル層のシート抵抗ρsを算出させる。5シート抵抗表示工程S15最後に、シート抵抗測定装置の表示部に、算出したシート抵抗ρsの値を表示させる。この後、算出したシート抵抗ρsの値を記憶部18に保存するとともに、種々のデータ処理を行う。これにより、第2ステップが完了する。以上の工程を含む実施形態に係るシート抵抗の測定方法によれば、測定対象の半導体装置100における寄生pnpトランジスタのコレクタ電流Iceの値を第1ステップで作成した検量線に当てはめることにより、当該半導体装置100におけるエピタキシャル層114のシート抵抗を算出することとしているため、製品の半導体チップ毎にシート抵抗を測定することが可能となり、また、ウェーハ全面にわたってシート抵抗を測定することが可能となる。これにより、エピタキシャル層の不純物濃度及び厚さに関する情報を製品特性と1対1でウェーハ全面にわたって取得できるようになり、不良判定や不良解析、材料のばらつき管理など利用価値の高い情報を取得することが可能となる。以上、本発明のシート抵抗の測定方法及び装置を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば、次のような変形も可能である。1上記した実施形態においては、CMOS部におけるn型エピタキシャル層114のシート抵抗を測定する場合を例にとって本発明のシート抵抗の測定方法を説明したが、本発明はこれに限定されるものではない。図8は、変形例1に係るシート抵抗の測定方法を説明するために示す図である。図8aは測定対象の半導体装置100の構造を示す図であり、図8bは測定対象の半導体装置100における寄生pnpトランジスタnpnトランジスタ部における寄生pnpトランジスタを示す図である。図8に示すように、npnトランジスタ部におけるn型エピタキシャル層116のシート抵抗を測定する場合にも本発明を適用することができる。2上記した実施形態においては、p型半導体基板110とn型エピタキシャル層114,116とが直接接している半導体装置100を用いて本発明のシート抵抗の測定方法を説明したが、本発明はこれに限定されるものではない。図9は、変形例2に係るシート抵抗の測定方法を説明するために示す図である。図9aは測定対象の半導体装置102の構造を示す図であり、図9bは測定対象の半導体装置102における寄生pnpトランジスタを示す図である。図9に示すように、p型半導体基板110とn型エピタキシャル層114,116との間にn型埋め込み層120,124を備える半導体装置に本発明を適用することもできる。3上記した実施形態においては、3枚の試験用ウェーハを用いて、検量線を作成したが、本発明はこれに限定されるものではない。例えば、4枚以上の試験用ウェーハを用いて、検量線を作成してもよい。4上記した実施形態においては、n型エピタキシャル層114を備える半導体装置100を用いて本発明のシート抵抗の測定方法を説明したが、本発明はこれに限定されるものではない。例えば、n型ウェルを備える半導体装置に本発明を適用することもできる。また、p型エピタキシャル層又はp型ウェルを備える半導体装置に本発明を適用することもできる。5上記した実施形態においては、シート抵抗測定用のTEGにおけるシート抵抗をVanderPauw測定法を用いて測定したが、本発明はこれに限定されるものではない。例えば、4端子測定法を用いてシート抵抗測定用のTEGにおけるシート抵抗を測定してもよい。"