"複数の配線層が絶縁層を介在させて積層され、半導体素子が搭載される第1面側と、該第1面側と反対側に位置する第2面側とを有する配線基板であって、前記第1面側に位置する最外層の絶縁層に埋設され、搭載される半導体素子と電気的に接続されるインターポーザと、前記第2面側に位置する最外層の絶縁層に埋設されたシート状部材とを有し、前記インターポーザと前記シート状部材は、互いに対称となる位置に配設されていることを特徴とする配線基板。前記インターポーザは、前記配線基板の第1面側に位置する最外層の絶縁層の中央部分に埋設されており、前記インターポーザが埋設されている部分の周囲の領域には、前記配線基板の第1面側に位置する最外層の絶縁層から露出する第1外部接続用パッドが設けられていることを特徴とする請求項1に記載の配線基板。前記第1外部接続用パッドは、前記配線基板の第1面側に位置する最外層の絶縁層の表面が凹部状に基板内部に後退した位置に設けられていることを特徴とする請求項1又は2に記載の配線基板。前記インターポーザの第1面側には、前記配線基板の第1面側に露出して、搭載される半導体素子と電気的に接続されるパッドが設けられ、前記インターポーザの第1面側と反対側に位置する第2面側には、前記配線基板の第1面側に位置する最外層の絶縁層に形成された導体ビアと直接接続されるパッドが設けられていることを特徴とする請求項1から3のいずれか一項に記載の配線基板。前記シート状部材は、その厚さ方向に貫通する開口部を有し、前記開口部を通して基板内部の配線層と前記配線基板の第2面側に位置する最外層の絶縁層上に形成された第2外部接続用パッドとが電気的に接続されていることを特徴とする請求項1から4のいずれか一項に記載の配線基板。前記シート状部材の側壁部は、前記配線基板の第2面側に位置する最外層の絶縁層によって覆われていることを特徴とする請求項1から5のいずれか一項に記載の配線基板。支持基材上にインターポーザを搭載する工程と、前記支持基材上に、前記インターポーザを被覆するように絶縁層を形成する工程と、前記絶縁層にビアホールを形成し、該絶縁層上に、該ビアホールを介して前記インターポーザと電気的に接続される配線層を形成する工程と、絶縁層と配線層を交互に積層する工程と、前記積層した絶縁層上に、開口部を有するシート状部材を積層する工程と、前記開口部を有するシート状部材を被覆するように絶縁層を形成して、該シート状部材を埋設する工程と、前記埋設した絶縁層上に、前記シート状部材の開口部の位置に対応させてビアホールを形成し、該ビアホールを介して下層の配線層と電気的に接続される最外層の配線層を形成する工程と、前記支持基材を除去する工程と、を含むことを特徴とする配線基板の製造方法。前記支持基材上にインターポーザを搭載する工程の前に、前記支持基材上の前記インターポーザが搭載される部分の周囲の領域に第1外部接続用パッドを形成する工程を含み、前記支持基材上に前記絶縁層を形成する工程において、前記支持基材上に、前記インターポーザと共に前記第1外部接続用パッドを被覆するように当該絶縁層を形成し、前記絶縁層上に前記配線層を形成する工程において、前記絶縁層に複数のビアホールを形成し、該絶縁層上に、該複数のビアホールを介してそれぞれ前記インターポーザと前記第1外部接続用パッドとに電気的に接続される当該配線層を形成する、ことを特徴とする請求項7に記載の配線基板の製造方法。前記シート状部材を絶縁層で被覆して埋設する工程において、前記シート状部材の側壁部も被覆するように当該絶縁層を形成することを特徴とする請求項7又は8に記載の配線基板の製造方法。上述したように従来のコアレス基板等の薄型基板では、基板全体の剛性が小さいため、半導体素子の実装時等において反りが発生し易いという問題があった。このため、従来より様々な方策が採られている。しかしながら、有機樹脂を母材とする配線基板全体としての弾性率及び熱膨張係数CTEは、実装される半導体素子その母材はシリコンの弾性率及びCTEと乖離しているため、十分な反り対策を施すことができていないのが現状である。以上に鑑み、半導体素子の実装時等において発生し得る基板の反りを低減することができる配線基板及びその製造方法を提供することを目的とする。上記の課題を解決するため、一観点によれば、複数の配線層が絶縁層を介在させて積層され、半導体素子が搭載される第1面側と、該第1面側と反対側に位置する第2面側とを有する配線基板であって、前記第1面側に位置する最外層の絶縁層に埋設され、搭載される半導体素子と電気的に接続されるインターポーザと、前記第2面側に位置する最外層の絶縁層に埋設されたシート状部材とを有し、前記インターポーザと前記シート状部材は、互いに対称となる位置に配設されていることを特徴とする配線基板が提供される。上記の課題を解決するため、他の観点によれば、支持基材上にインターポーザを搭載する工程と、前記支持基材上に、前記インターポーザを被覆するように絶縁層を形成する工程と、前記絶縁層にビアホールを形成し、該絶縁層上に、該ビアホールを介して前記インターポーザと電気的に接続される配線層を形成する工程と、絶縁層と配線層を交互に積層する工程と、前記積層した絶縁層上に、開口部を有するシート状部材を積層する工程と、前記開口部を有するシート状部材を被覆するように絶縁層を形成して、該シート状部材を埋設する工程と、前記埋設した絶縁層上に、前記シート状部材の開口部の位置に対応させてビアホールを形成し、該ビアホールを介して下層の配線層と電気的に接続される最外層の配線層を形成する工程と、前記支持基材を除去する工程と、を含むことを特徴とする配線基板の製造方法が提供される。一観点に係る配線基板によれば、インターポーザとシート状部材は、配線基板の上下方向基板面と直交する方向において互いに対称となる位置に配設されている。つまり、インターポーザと対称構造をなすように配設されたシート状部材の存在により、基板全体が補強された構造となり、その剛性が高められている。これにより、インターポーザ上への半導体素子の実装時及びそれ以降の2次実装時などにおいて配線基板に熱が加わった時でも、シート状部材はインターポーザと協働して、上下方向での弾性率及び熱膨張係数CTEの分布がほぼ対称系となるように機能する。その結果、基板に発生し得る反りを低減することができる。以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。第1の実施形態...図1~図12、図18参照図1は第1の実施形態に係る配線基板半導体パッケージの構成を断面図の形態で示したものである。本実施形態の配線基板パッケージ10は、複数の配線層13,15,17,21が絶縁層具体的には樹脂層12,14,16,18,20を介在させて積層され、各絶縁層にそれぞれ形成されたビアホールに充填された導体ビア13a,15a,17a,21aを介して層間接続された構造を有している。つまり、この配線基板10は、一般的なビルドアップ多層配線板コア基材の両面にビルドアップ層を順次積層していくものとは違い、コア基材を含まないコアレス基板の形態を有している。各絶縁層12,14,16,18,20の材料としては、ビルドアップ樹脂として広く使用されているエポキシ系樹脂やポリイミド系樹脂、フェノール樹脂等の有機樹脂が用いられる。また、各配線層13,15,17,21の材料としては、代表的に銅Cuが用いられる。配線基板パッケージ10の第1面側図1の例では上側:インターポーザ30が搭載される側の最外層の絶縁層12具体的には樹脂層には、その中央の部分に凹部CPが設けられ、この凹部CP内にインターポーザ30が搭載埋設されている。凹部CPを平面視したときの形状は、その内部に搭載されるインターポーザ30の外形に合わせて、例えば、矩形状に形成されている。このインターポーザ30上には、後述するように半導体素子チップが実装される。本実施形態では、配線の微細化を図るために、インターポーザ30の母材として無機材料具体的にはシリコンを使用している。そして、同じくシリコンを母材とする半導体素子チップを、有機樹脂を基材とする配線基板10にインターポーザ30を介在させて実装することにより、チップにてファインピッチで形成されたパッドを、再配線が形成されたインターポーザ30によって容易にピッチ変換できるようにしている。インターポーザ30の母材の材料としては、シリコン以外にも、セラミック材や石英ガラス等の無機材料が使用され得る。このインターポーザ30の具体的な構造及びその製造方法については後で説明する。インターポーザ30には、その両面に電極パッド32,35が設けられている。インターポーザ30の第1面側図1の例では上側:半導体素子が搭載される側のパッド32は、インターポーザ30の表面に露出している具体的には、図9に例示するようにパッシベーション膜33の表面と同一面に露出している。一方、インターポーザ30の第2面側図1の例では下側:インターポーザ30の第1面側とは反対側の面のパッド35は、インターポーザ30の第2面側の表面から突出するように設けられている。このパッド35は、配線基板10の最外層の絶縁層12に形成されたビア13aに直接接続されている。また、最外層の絶縁層12には、凹部CP第1凹部:インターポーザ30が搭載される凹部の周囲の領域に複数のパッドP1第1外部接続用パッドが配置されている。各パッドP1は、配線基板10を平面視するとペリフェラル状に配列されており、図1に示すように配線基板10の表面と同一面に露出するように設けられている。このパッドP1は、例えば、下層側から順に銅Cu層M3、ニッケルNi層M2、金Au層M1が積層された3層構造となっている。インターポーザ30の第1面側に設けられたパッド32には、半導体素子の電極パッドがはんだバンプ等を介して接続されるようになっている。一方、インターポーザ30の周囲に配置されたパッドP1には、チップキャパシタ等の受動素子の電極端子がはんだ等を介して接続されるようになっている。このため、その接続を容易にするために、あらかじめ各パッド32,P1に適量のはんだ23,24を被着させている。このようなプリコートはんだの被着は、濡れ性を長期間維持でき、特にインターポーザ30上のパッド32に対しては銅Cuの酸化を防ぐという点で有効である。ただし、このようなプリコートは必ずしも施しておく必要はなく、後で必要なときに半導体素子や受動素子等の電極端子を接続できるようにパッド32,P1を露出させた状態のままにしておいてもよい。この場合、インターポーザ30のパッド32については、その表面に適当な表面処理Ni/Auめっき等を施しておくのが望ましい。一方、配線基板10の第2面側図1の例では下側:配線基板10の第1面側とは反対側の面には、保護膜としてのソルダレジスト層22が設けられている。このソルダレジスト層22は、最外層の配線層図1の例では配線層21の所要の箇所に画定されたパッドP2第2外部接続用パッドの部分を露出させて、その一部を覆うように形成されている。このソルダレジスト層22から露出する各パッドP2は、ビア21a、配線層17ビア17a、配線層15ビア15a及び配線層13ビア13aを介して、それぞれインターポーザ30のパッド35及び受動素子搭載用のパッドP1に接続されている。ソルダレジスト層22から露出するパッドP2には、本配線基板10をマザーボード等に実装する際に使用されるはんだボールなどの外部接続端子が接合されるようになっている。そのため、接合の際のコンタクト性を良くするために適当な表面処理Ni/Auめっき等を施しておくのが望ましい。さらに、配線基板10の第2面側の最外層の絶縁層20には、シート状部材40が埋設されている。このシート状部材40は、本配線基板10に埋設されたインターポーザ30に半導体素子を実装した後の上下方向基板面と直交する方向において弾性率及び熱膨張係数CTEの分布がほぼ対称系となるように設けられている。つまり、シート状部材40は、チップを実装した状態例えば、図2の半導体装置50の上下方向において弾性率及びCTEの分布を調整して装置全体の反りを緩和する反り量を小さくする役割を果たしている。このため、シート状部材40には、本配線基板10に実装される半導体素子具体的には、シリコンチップの弾性率約193GPa及びCTE約3ppm/Kと同程度の比較的高い弾性率及び比較的低いCTEを有する材料を使用するのが望ましい。これにより、半導体素子と配線基板10との間のCTEの差が小さくなり、半導体装置の反りを抑制できるからである。ただし、反りの抑制の度合いは、配線基板10の大きさや積層数、インターポーザ30を構成する材料及びその大きさ、シート状部材40の配設位置やその大きさ等に依存して多少の変動幅がある。本実施形態では、例えば、室温25°Cからリフロー温度域230~260°C前後のいずれの状況下でも許容される反りの大きさ反り量を100μm以内に抑制することを前提として、弾性率が130GPaよりも大きく500GPa以下の範囲内で、CTEが10ppm10×106/K以下の範囲内にある材料を選択している。従って、シート状部材40の材料としては、弾性率及びCTEが上記の範囲内であれば金属材料、非金属材料を問わず、いずれも使用可能である。例えば、金属材料であれば、42合金42重量ニッケルNi-鉄Fe合金、36合金、コバールFe53、Ni28、コバルトCo18の合金等が用いられる。非金属材料であれば、カーボンファイバクロス、セラミック材、石英ガラス等が用いられる。あるいは、インターポーザ30と同様にシリコンを使用してもよい。なお、シート状部材40に金属材料を使用した場合、図1に示すように配線基板10の側面にシート状部材40の側壁部40Sを露出させると、その側壁部40Sが酸化されたりする等の悪影響が及ぼされる可能性がある。よって、かかる不都合を確実に回避するためには、シート状部材40の側壁部40Sを露出させないように、最外層の絶縁層20で側壁部40Sを覆うような配線基板10b図18参照を形成してもよい。本パッケージ配線基板10を構成する各部材の具体的な材料や大きさ、厚さ等については、後で詳述するプロセスの各工程中で適宜説明する。図2は、本実施形態の配線基板10に半導体素子等を実装した場合の一構成例半導体装置を断面図の形態で示したものである。図2に示す半導体装置50において、配線基板10の第1面側には、能動素子としての半導体素子51例えば、CPU等のシリコンチップと共に、受動素子としてのチップキャパシタ55が実装されている。また、配線基板10の第2面側には、外部接続端子としてのはんだボール58が接合されている。配線基板10の第1面側に実装される半導体素子51は、その電極パッド端子がはんだバンプ52等の導電性材料を用いてインターポーザ30の対応するパッド32図1参照に電気的に接続されている例えば、フリップチップ実装。さらに、その実装されたチップ51とインターポーザ30配線基板10との間隙にアンダーフィル樹脂53熱硬化性のエポキシ系樹脂等が充填され、硬化されて、チップ51が基板10に固定されている。チップキャパシタ55は、その1対の電極端子がはんだ56等の導電性材料を用いてパッドP1に接続されている。本実施形態では、このパッドP1をチップキャパシタ搭載用として利用しているが、チップキャパシタに代えて他の受動素子抵抗素子やチップインダクタ等を搭載するのに利用してもよい。また、必要に応じて、本配線基板10に他の配線基板を上下方向に積層してPOPパッケージオンパッケージ構造とする際の接続用パッドP1として利用することも可能である図14参照。一方、配線基板10の第2面側においてソルダレジスト層22から露出するパッドP2には、本配線基板10をマザーボード等の実装用基板に実装する際に使用されるはんだボール58が接合されている。図2の例では、はんだボール58を接合したBGAボールグリッドアレイの形態としているが、これに代えて、当該パッドP2に金属ピンを接合したPGAピングリッドアレイの形態としてもよい。あるいは、外部接続端子はんだボールや金属ピン等を設けずに、当該パッドP2自体を外部接続端子として利用してもよい。次に、本実施形態の配線基板10を製造する方法について、その製造工程の一例を示す図3~図8を参照しながら説明する。先ず最初の工程では図3a参照、ベースとなる仮基板支持基材BSを用意する。この支持基材BSの材料としては、後述するように最終的にはエッチングされることを考慮して、エッチング液で溶解可能な金属例えば、銅Cuが用いられる。また、支持基材BSの形態としては、基本的には金属板もしくは金属箔で十分であるが、具体的な例としては、本願出願人が以前に提案した配線基板の製造方法及び電子部品実装構造体の製造方法特開2007-158174号公報において開示されているような形態のものを使用することができる。すなわち、プリプレグ補強材のガラス布にエポキシ系樹脂、ポリイミド系樹脂等の熱硬化性樹脂を含浸させ、半硬化のBステージ状態にした接着シート上に下地層及び銅箔を配置して加熱加圧することにより得られた構造体を、支持基材BSとして好適に使用することができる。次の工程では図3b参照、支持基材BS上にパターニング材料を使用してめっきレジストレジスト層PR1を形成する。パターニング材料としては、感光性のドライフィルムレジスト材料をポリエステルのカバーシートとポリエチレンのセパレータシートの間に挟んだ構造のもの、液状のフォトレジストノボラック系樹脂、エポキシ系樹脂等の液状レジスト等を用いることができる。例えば、ドライフィルムを使用する場合、支持基材BSの表面を洗浄後、ドライフィルムを熱圧着によりラミネートする。次の工程では図3c参照、そのレジスト層PR1を所要の形状にパターニングする。すなわち、凹部CP図1内に搭載されるインターポーザ30を平面視したときの外形例えば、矩形状に応じた開口部OP1を有するようにパターニングを行う。例えば、レジスト層PR1としてドライフィルムをラミネートした場合には、このドライフィルムを、所要の形状にパターニングされたマスクを用いて紫外線UV照射による露光を施して硬化させる。さらに、所定の現像液を用いて当該部分をエッチング除去し開口部OP1の形成、レジスト層PR1を形成する。液状のフォトレジストを用いた場合にも、同様の工程を経て、レジスト層PR1を形成することができる。次の工程では図3d参照、そのレジスト層PR1の開口部OP1から露出している支持基材CuBS上に、この支持基材BSを給電層として利用した電解Cuめっきにより、レジスト層PR1の厚さに応じためっき膜CuMPを形成する。次の工程では図3e参照、めっきレジストとして用いたレジスト層PR1を除去する。例えば、めっきレジストとしてドライフィルムを使用した場合には、水酸化ナトリウムやモノエタノールアミン系等のアルカリ性の薬液を用いて除去することができ、ノボラック系樹脂、エポキシ系樹脂等の液状レジストを使用した場合には、アセトンやアルコール等を用いて除去することができる。これにより、支持基材CuBS上にめっき膜CuMPが一体化された構造体凸状の支持基材BS1が出来上がる。次の工程では図4a参照、支持基材BS1の凸状部分めっき膜MPが形成されている側の面に、図3bの工程で行った処理と同様にして、パターニング材料を使用してめっきレジストレジスト層PR2を形成する。例えば、ドライフィルムをラミネートする。レジスト層PR2の厚さは、少なくとも支持基材BS1の凸状部分めっき膜MPを被覆し、かつ、形成すべきパッドP1の厚さに選定されている。次の工程では図4b参照、図3cの工程で行った処理と同様にして、めっきレジストPR2を所要の形状にパターニングする。この場合、形成すべきパッドP1の形状例えば、円形状や矩形状等に応じた開口部OP2を有するようにパターニングを行う。次の工程では図4c参照、そのレジスト層PR2の開口部OP2から露出している支持基材CuBS1上に、この支持基材BS1を給電層として利用した電解めっきにより、受動素子チップキャパシタ等搭載用又はPOP接続用のパッドP1第1外部接続用パッドを形成する。例えば、支持基材CuBS1上にAuフラッシュめっきを施しAu層M1、更にAu層M1上にNiめっきを施しNi層M2、更にNi層M2上にCuめっきを施してCu層M3、3層構造Au/Ni/CuのパッドP1を形成する。この層構成では、Ni層M2が、その上層のCu層M3に含まれるCuが下層のAu層M1に拡散するのを防止するバリヤ層として機能する。図4cの例では、3層構造Au/Ni/CuのパッドP1を形成しているが、パッドP1を構成する金属層の組成がこの例に限定されないことはもちろんである。他の層構成として、例えば、Au/Pd/Ni/Cu、Au/Cuなどを積層してもよい。要は、パッドP1を構成する金属層のうち支持基材BS1に接している側の金属層が、最終的に支持基材CuBS1をエッチングしたときにそのエッチング液で溶解されない金属から構成されていれば十分である。Au以外にも、例えば、銀Ag、鉄Fe、チタンTi等を使用することが可能である。次の工程では図4d参照、図3eの工程で行った処理と同様にして、めっきレジストとして用いたレジスト層PR2を除去する。これにより、支持基材BS1上にパッドP1が形成された構造体が出来上がる。次の工程では図5a参照、支持基材BS1の凸状部分めっき膜MP上に、あらかじめ作製しておいたインターポーザ30を搭載する。このインターポーザ30の構造及びその搭載方法について、さらに図9を参照しながら説明する。図9において、aはインターポーザ30の断面構造を示している。このインターポーザ30は、例えば、以下のようにして作製することができる。先ず、シリコン基板ウエハ31の表面に熱酸化等によって酸化シリコン等の絶縁層を形成した後、シリコン基板31の第1の面図9aの例では下側:図1において、半導体素子が搭載される面にパッド電極と一体の配線パターン32を形成する。この配線パターンパッド32は、銅Cuのスパッタリングやめっき等により形成され、フォトリソグラフィ技術を用いてパターニングされる。更に配線パターンパッド32が形成されている側の面に、その表面を保護するパッシベーション膜33を形成する。このパッシベーション膜33は、窒化シリコンやリンガラス、ポリイミド樹脂等からなり、パッド32の部分を露出させて形成される。図9aの例では、パッシベーション膜33とパッド32の表面を同一面としているが、この形態に限定されないことはもちろんであり、必要に応じて適宜変更することは可能である。次に、シリコン基板31の第2の面図9aの例では上側:シリコン基板31の第1の面と反対側の面から所定の厚さ例えば100μm程度に研削して薄化した後、その第2の面から配線パターンパッド32に向かって貫通孔を形成する。この貫通孔は、例えば、レーザによる異方性ドライエッチングにより形成される。この貫通孔の形成後、貫通孔の内壁及びシリコン基板31の第2の面に、熱酸化等によって酸化シリコン等の絶縁層を形成する。さらに、その貫通孔の内部に導電材料を充填してビア34を形成後、シリコン基板ウエハ31の他方の面に、パッド電極と一体の配線パターン35を形成する。ビア34及び配線パターンパッド35は、銅Cuのスパッタリングやめっき等により形成され、フォトリソグラフィ技術を用いてパターニングされる。さらに、配線パターンパッド35の表面をエッチング等により粗化して、凹凸状態にしておく。このようにパッド35の表面を凹凸状態にしておくことで、このパッド35上に形成される樹脂層との密着性を高めることができる。この後、シリコン基板ウエハ31をダイシングすることによって、個片化されたインターポーザ30を得ることができる。このとき、インターポーザ30の側面は、ダイサーのブレードによる切断に起因して、凹凸状態となっている。従って、上記のパッド35の表面の凹凸状態と併せて、インターポーザ30の周囲に接する樹脂層との密着性を更に高めることができる。このようにして作製されたインターポーザ30を、図9bに示すように、そのパッシベーション膜33が形成されている側の面インターポーザ30の第1面側に絶縁接着層37例えば、エポキシ系樹脂等のシート材を介在させて、支持基材BS1の凸状部分めっき膜MP上に搭載する。絶縁接着層37は、パッシベーション膜33と共に、最終的に支持基材CuBS1をエッチングしたときにそのエッチング液で溶解されないようにインターポーザ30を保護する役割を果たす。再び図5を参照すると、次の工程では図5b参照、インターポーザ30が搭載された支持基材BS1上に、このインターポーザ30と共にその周囲のパッドP1を被覆するように絶縁層12を厚さ30μm程度に形成する。この絶縁層12の材料としては、熱硬化性のエポキシ系樹脂やポリイミド系樹脂等の有機樹脂が用いられる。形成方法としては、例えば、エポキシ系樹脂フィルムを支持基材BS1上にラミネートし、この樹脂フィルムをプレスしながら130~150°Cの温度で熱処理して硬化させることにより、絶縁層12を形成することができる。次の工程では図5c参照、この絶縁層12の所要の箇所インターポーザ30上のパッド35及び支持基材BS1上のパッドP1の各位置に対応する部分に、炭酸ガスレーザ、エキシマレーザ等による穴明け加工により、当該パッド35,P1に達するビアホールVH1,VH2を形成する。この例ではレーザによりビアホールVH1,VH2を形成しているが、絶縁層12が感光性樹脂を用いて形成されている場合には、フォトリソグラフィ技術を用いて所要のビアホールを形成することも可能である。次の工程では図5d参照、ビアホールVH1,VH2が形成された絶縁層12上に、セミアディティブ法やアディティブ法等により、各ビアホールVH1,VH2を充填してビア13aそれぞれ下層のパッド35,P1に接続される配線層13を所要のパターン形状に形成する。具体的には、先ず、無電解めっきやスパッタリング等により、ビアホールVH1,VH2の内部を含めて絶縁層12上に銅Cuのシード層図示せずを形成後、形成すべき配線層13の形状に応じた開口部を有するレジスト膜図示せずを形成する。次に、このレジスト膜の開口部から露出しているシード層Cu上に、このシード層を給電層として利用した電解Cuめっきにより、配線層13ビア13aを含むを厚さ5μm~10μm程度に形成する。この後、図3eの工程で行った処理と同様にしてレジスト膜を除去し、さらに、露出しているシード層をウエットエッチングにより除去する。なお、シード層のCu層を除去したときに同時に配線層Cu13の上層部分も除去されるが、配線層13の厚さはシード層と比べてかなり厚いため、配線層13が断線するといった問題は生じない。次の工程では図6a参照、図5b~図5dの工程で行った処理と同様にして、所要の層数となるまで絶縁層と配線層を交互に積層する。本実施形態では、2層の絶縁層14,16と2層の配線層15,17が積層されている。先ず、絶縁層12及び配線層13上に絶縁層14を形成し、この絶縁層14に、配線層13の所要の箇所に画定されたパッドの部分に達するビアホールを形成した後、このビアホールを充填してビア15aの形成当該パッドに接続される配線層15を所要のパターン形状に形成する。さらに、絶縁層14及び配線層15上に絶縁層16を形成し、この絶縁層16に、配線層15の所要の箇所に画定されたパッドの部分に達するビアホールを形成した後、このビアホールを充填してビア17aの形成当該パッドに接続される配線層17を所要のパターン形状に形成する。次の工程では図6b参照、図5bの工程で行った処理と同様にして、露出している絶縁層16及び配線層17上に、配線層17を被覆するように絶縁層18を厚さ15μm程度に形成する。次の工程では図6c参照、その絶縁層18上に、上記の所定の範囲内にある弾性率130GPaよりも大きく500GPa以下及びCTE10ppm/K以下を有した材料からなるシート状部材40を積層する。シート状部材40としては、42合金、コバール、36合金等の金属材料、セラミック材、石英ガラス、シリコン、カーボンファイバクロス等の非金属材料などが好適に用いられる。このシート状部材40は、基本的には、熱圧着加熱及び加圧により絶縁層18エポキシ系樹脂フィルム等に接着させる形で積層される。例えば、絶縁層18を加熱加圧して硬化させる際に、同時にシート状部材40を熱圧着し、絶縁層18上に接着して積層する。このため、下層の絶縁層18との密着性を上げるために、加熱加圧に先立ち、そのシート状部材40の表面を粗化した状態凹凸状態にしておいてもよい。その粗化処理工程の例を、シート状部材40として42合金の金属板を使用した例を挙げて図10及び図11にて説明する。図10に示す方法では、a所要の厚さの42合金の金属板シート状部材40に対し、bその表面をエッチング等により粗化して凹凸部R1を形成し、cこの凹凸部R1が形成された金属板シート状部材40aを絶縁層18上に重ね合わせて、熱圧着により両者を接着している。一方、図11に示す方法では、a所要の厚さの42合金の金属板シート状部材40に対し、その表面にCuめっきを施してめっき膜41を形成し、bこのめっき膜41の表面をエッチング等により粗化して凹凸部R2を形成し、cこの凹凸部R2が形成された金属板シート状部材40bを絶縁層18上に重ね合わせて、熱圧着により両者を接着している。次の工程では図7a参照、シート状部材40例えば、42合金の金属板の所要の箇所に開口部OP3を形成する。この開口部OP3の大きさは、後の工程で形成されるビアホールVH3の開口径最大値よりも大きくなるように選定されている。この開口部OP3は、サブトラクティブ法を用いて形成することができる。先ず、シート状部材40上に、形成すべき開口部OP3の形状にパターニングされたレジスト層エッチングレジストERを形成し、次に、このエッチングレジストERをマスクにしてシート状部材40の露出している部分をウエットエッチングにより除去する開口部OP3の形成。そして、エッチングレジストERを除去する。次の工程では図7b参照、図6bの工程で行った処理と同様にして、露出している絶縁層18及びシート状部材40上に、シート状部材40の開口部OP3図7aを埋め込むように絶縁層20を形成する。この絶縁層20は、シート状部材40上の部分の厚さが15μm程度となるように選択されている。次の工程では図7c参照、図5cの工程で行った処理と同様にして、絶縁層20の所要の箇所シート状部材40の開口部OP3図7aが形成されている箇所に対応する部分に、炭酸ガスレーザ、エキシマレーザ等による穴明け加工により、下層の配線層17パッドの部分に達するビアホールVH3を形成する。このとき、シート状部材40の開口部OP3はビアホールVH3の開口径最大値よりも大きくなるように選定されているので、ビアホールVH3の内周面に絶縁層18,20が露出し、シート状部材40の側面が露出することはない。次の工程では図8a参照、図5dの工程で行った処理と同様にして、ビアホールVH3図7cが形成された絶縁層18,20上に、セミアディティブ法等により、ビアホールVH3を充填してビア21a下層の配線層17パッドの部分に接続される配線層21を所要のパターン形状に形成する。この配線層21は、本パッケージ配線基板10の最外層の配線層を構成し、その所要の箇所にパッドP2の部分が画定されている。ここに、シート状部材40は、配線基板10において配線形成密度が小さい層図示の例では絶縁層20に埋設されている。このため、シート状部材40を絶縁層20のほぼ全面に亘って隣接する配線ビア21aの間も含め埋設しても、シート状部材40とビア21aとの絶縁性を保って配線を形成することができる。すなわち、図8aに示すように、最外層の配線層21ビア21aを、2層の絶縁層18,20を貫通して下層の配線層17に電気的に接続することができる。次の工程では図8b参照、配線層21パッドP2が形成されている側の面に、当該パッドP2の部分を露出させてその表面絶縁層20及び配線層21上を覆うようにソルダレジスト層22を厚さ30μm~40μm程度に形成する。このソルダレジスト層22は、例えば、感光性のエポキシアクリル系の樹脂からなり、この樹脂レジストを塗布もしくはフィルム状に成形したものをラミネートし、当該レジストを所要の形状にパターニングすることにより形成することができる。このパターニングにより、ソルダレジスト層22には開口部直径250μm程度が形成され、この開口部から配線層21のパッドP2が露出する。さらに、この露出しているパッドP2上に、適当な表面処理Ni/Auめっき等を施す。最後の工程では図8c参照、仮基板として用いた支持基材BS1を除去する。例えば、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等のアルカリ性溶液を用いたウエットエッチングにより、露出しているパッドP1,P2それぞれ表層部にAuめっき層が形成されている、絶縁層12、インターポーザ30上の絶縁接着層37図9及びソルダレジスト層22に対して、支持基材CuBS1を選択的にエッチングして除去することができる。さらに、インターポーザ30上の絶縁接着層37図9を剥離除去した後、その露出しているインターポーザ30上のパッド32図9及び絶縁層12上のパッドP1に、それぞれ適量のはんだ23,24図1を被着させる。そして、ダイサー等により、その構造体を個々のパッケージ単位に切断分割することで、本実施形態の配線基板10が得られる。上述した製造方法では、図3a~eの工程において凸状の支持基材BS1をめっき法電解Cuめっきにより形成したが、必ずしもこの方法に限定されないことはもちろんである。他の方法としては、例えば、ハーフエッチングにより所要の凸状の支持基材を形成することも可能である。その場合の製造工程の一例を図12に示す。先ず最初の工程では図12a参照、図3aの工程で行った処理と同様にして銅Cuの支持基材BS2を用意し、この支持基材BS2上にパターニング材料を使用してエッチングレジストレジスト層ER1を形成する。ここで用意する支持基材BS2は、図3aの工程で使用した支持基材BSと比べてその厚さが若干厚いものを使用する。また、パターニング材料としては、感光性のドライフィルム、液状のフォトレジスト等を用いることができる。次の工程では図12b参照、図3cの工程で行った処理と同様にして、エッチングレジストレジスト層ER1を所要の形状にパターニングする。この場合、そのエッチングレジストER1のうち、凹部CP図1内に搭載されるインターポーザ30を平面視したときの外形例えば、矩形状に対応する部分ER2のみが残存するようにパターニングを行う。次の工程では図12c参照、そのエッチングレジストER2をマスクにして、支持基材BS2の露出している部分にハーフエッチングを施す。例えば、塩化第二鉄水溶液、塩化第二銅水溶液等のアルカリ性溶液を用いたウエットエッチングにより、その露出している支持基材CuBS2の部分を所要の深さに除去する。除去すべき所要の深さは、図3dの工程で形成しためっき膜CuMPの厚さに相当する。次の工程では図12d参照、図3eの工程で行った処理と同様にして、エッチングレジストとして用いたレジスト層ER2を除去する。これにより、所要の凸状の支持基材BS3が出来上がる。この支持基材BS3は、図3eの工程で形成した凸状の支持基材BS1と形状的に同じである。この後の処理は、図4aの工程以降の処理と同じである。また、図6cの工程において絶縁層18上に積層されるシート状部材40の材料としては、上述したように所定の範囲内にある弾性率130GPaよりも大きく500GPa以下及びCTE10ppm/K以下を有した材料のうちから適宜選択して使用することが可能である。例えば、シート状部材40として金属材料42合金等を使用した場合には、上述したようにシート状部材40の側壁部40Sを配線基板10b図18参照の側面から露出させないようにしてもよい。この場合、例えば、個々の配線基板に切断する際の切断部分にシート状部材金属部分が形成されないように周知の技術を用いてパターニングを行えばよい。また、シート状部材40として非金属材料例えば、カーボンファイバクロスを使用した場合には、プリプレグの場合と同様に、予めカーボンファイバクロスにBステージ状態の樹脂材を含浸させておいたものシート状の部材を、絶縁層18上に積層する。この場合、図7aの工程で行った方法の代わりに、その非金属材料からなるシート状部材40に対し、炭酸ガスレーザ等により所要の開口部OP3を形成する。以上説明したように、本実施形態に係る配線基板10及びその製造方法によれば、配線基板10の第1面側の最外層の絶縁層12の中央の部分に、実装される半導体素子の母材シリコンと熱膨張係数が近い材料を母材とするインターポーザ30例えば、シリコンインターポーザが埋設されている。一方、配線基板10の第2面側の最外層の絶縁層20には、上記の所定の範囲内にある比較的高い弾性率及び比較的低いCTEを有する材料からなるシート状部材40が埋設されている。つまり、インターポーザ30とシート状部材40が上下方向基板面と直交する方向において互いに対称となる位置に配設されている配線基板10を得ることができる。このように本実施形態の配線基板10は、薄型化に適応されたコアレス基板の形態を有している一方で、配線基板10内の特定の箇所に埋め込まれたシート状部材40の存在により、配線基板10半導体装置50全体が補強された構造となっている。つまり、基板装置全体の剛性が高められている。これにより、室温25°C前後の状況下のみならず、本配線基板10への半導体素子51の実装時図2や、半導体素子実装後の配線基板図2の半導体装置50のマザーボード等への実装時2次実装時において端子接続の際のリフローによる熱230~260°C前後が加わった時でも、シート状部材40は、インターポーザ30と協働して、上下方向での弾性率及び熱膨張係数CTEの分布がほぼ対称系となるように機能する。その結果、基板全体の反りの発生に対して十分に対応することができる。特に、シート状部材40が絶縁層20内のほぼ全面に亘って埋め込まれているので、反りが発生したとしてもその大きさを十分に緩和する反り量を小さくすることができる。また、配線基板10の第1面側の最外層の絶縁層12においてインターポーザ30の周囲の部分にパッドP1第1外部接続用パッドが設けられているので、このパッドP1を受動素子チップキャパシタ55等搭載用として、あるいは必要に応じて他の配線基板等例えば、図14に例示する配線基板62を搭載するためのPOP接続用として有効に利用することができる。これは、半導体装置の更なる高機能化高性能化につながり、半導体装置として応用範囲の更なる拡張に寄与する。ちなみに、前記の特許文献1特開2009-130104号公報に開示された基板構造図3等では、基板上の中央部に配置されたインターポーザの周囲の部分にモールド樹脂で補強材スティフナを設けることで、基板の反りを抑制している。この構造では、インターポーザの周囲の部分に外部接続用の端子パッドを設けることができないといった不利がある。これに対し、本実施形態の配線基板10の構成では、インターポーザ30の周囲の部分に外部接続用のパッドP1を設けることができる。また、本実施形態の配線基板10には、配線基板10の第1面側において最外層の絶縁層12にインターポーザ30が埋設され、このインターポーザ30を介在させて半導体素子51を実装するようにしている。このため、従来のようにその母材として有機樹脂のみを用いた配線基板単体でのパッケージと比較すると、配線の微細化を図ることができる。また、シリコンインターポーザ単体でのパッケージと比較すると、低コスト化を図ることができる。また、最外層の絶縁層12にインターポーザ30を埋設しているため、従来の配線基板上にインターポーザを積層した配線基板と比べて、配線基板の厚さを薄くすることができ、半導体装置の小型化を図ることができる。また、本実施形態の配線基板10インターポーザ30上に実装された半導体素子51が損傷を受けるのを防止することができる。すなわち、従来の配線基板構造では、配線基板上の半導体素子実装エリア内の領域と比べてその外側の領域の方が反り量変位が大きいため、その影響によるストレスによって半導体素子にクラック等が生じたりする。特に、処理速度配線層間の信号の伝搬速度の高速化を図るために層間絶縁層にLow-k材料低誘電率材料を使用している半導体素子の場合、Low-k材料は概して弾性率が低い強度的に脆いため、かかる不都合は一層顕著に表れる。これに対し、本実施形態では、シート状部材40の存在により基板装置全体の剛性が高められているので、半導体素子51の損傷等の不都合を回避することができる。第2の実施形態...図13~図17参照図13は第2の実施形態に係る配線基板半導体パッケージの構成を断面図の形態で示したものである。この第2の実施形態に係る配線基板10aは、上述した第1の実施形態に係る配線基板10図1と比べて、配線基板10aの第1面側において最外層の絶縁層12aに配置されるパッドP1第1外部接続用パッドの露出している側の面Au層M1側が、絶縁層12aの表面から基板内部に後退した位置にある点で相違している。具体的には、最外層の絶縁層12aにおいてインターポーザ30が埋設された凹部CP1第1凹部の周囲の領域に、この凹部CP1と同じ深さで凹部CP2第2凹部が設けられ、この凹部CP2内にパッドP1が配置されている。他の構成については、第1の実施形態に係る配線基板10の構成と基本的に同じであるのでその説明は省略する。この第2の実施形態に係る配線基板10aは、特に、POPパッケージオンパッケージ構造を実現することを意図している。POP構造の具体的な一つの形態は、下側パッケージに半導体素子を実装すると共に、その半導体素子の周辺領域に形成されたパッドに、上側パッケージの実装面側の対応する領域に形成されたパッドを、はんだバンプを介して接合したものである。このようなPOP構造では、上下のパッケージ間を接続するはんだバンプの大きさ200~300μm程度は、下側パッケージに実装された半導体素子の高さ100μm前後よりも高くなるのが一般的である。従って、下側パッケージの周辺領域に配置されるパッドの表面が当該パッケージの表面と同一面にあると、上下各パッケージのパッド同士を接続したときに、半導体素子の表面の位置と上側パッケージの実装面との間に相当の隙間ができてしまう。かかる構造は、半導体装置の動作上は問題ないが、昨今の小型薄型化及び高機能化の流れに鑑み、改善の余地がある。そこで、この第2の実施形態の配線基板10aでは、POP接続用の端子として用いられるパッドP1第1外部接続用パッドの表面を配線基板10aの第1面側の表面最外層の絶縁層12aの表面から基板内部に後退させることで、実装される半導体素子と他の配線基板との隙間を可能な限り狭めて、小型化、薄型化を実現している。図14は、本実施形態の配線基板10aを用いてPOP構造を実現した場合の一構成例半導体装置を断面図の形態で示したものである。図14に示す半導体装置60において、配線基板10aの第1面側には、能動素子としての半導体素子51例えば、CPU等のシリコンチップが実装されるとともに、他のパッケージ配線基板62がPOP接合されている。また、配線基板10aの第2面側配線基板10aの第1面側とは反対側の面には、外部接続端子としてのはんだボール58が接合されている。配線基板10aに実装される半導体素子チップ51は、図2に示した実装態様と同様にフリップチップ実装されている。さらに、その実装されたチップ51とインターポーザ30配線基板10aとの間隙にアンダーフィル樹脂53が充填され、硬化されて、チップ51が基板10aに固定されている。他の配線基板62は、その実装面側に形成された電極パッド図示せずがはんだバンプ64等を介して本配線基板10a上の対応するパッドP1に接続されている。その接続の際、パッドP1の表面を配線基板10aの表面から基板内部に後退させているので、上下各配線基板62,10aの端子パッド同士を接続したときに、下側の配線基板10aのインターポーザ30上に実装された半導体素子51の表面高さの位置と上側の配線基板62の実装面との間隙を相対的に狭めることができる。これは、半導体装置60としての小型薄型化及び高機能化の要求に応えるものである。一方、配線基板10aの第2面側において、ソルダレジスト層22から露出するパッドP2第2外部接続用パッドには、図2に示した構造と同様に、外部接続端子としてのはんだボール58が接合されている。この場合も同様に、BGAの形態の代わりにPGAの形態としてもよいし、あるいは、当該パッドP2自体を外部接続端子として用いてもよい。この第2の実施形態に係る配線基板10aは、基本的には、第1の実施形態に係る製造方法の各工程図3~図8で行った処理と同様にして製造することができる。ただし、上記の構成上の違いに関連する部分を形成する処理において相違する。以下、本実施形態の配線基板10aを製造する方法について、図15~図17を参照しながら説明する。先ず最初の工程では図15a参照、図3a及びbの工程で行った処理と同様にして、銅Cuの支持基材BSを用意し、この支持基材BS上にパターニング材料を使用してめっきレジストレジスト層PR3を形成する。次の工程では図15b参照、図3cの工程で行った処理と同様にして、そのレジスト層PR3を所要の形状にパターニングする。この場合には、そのレジスト層PR3に対し、凹部CP1図13内に搭載されるインターポーザ30を平面視したときの外形例えば、矩形状に応じた開口部OP1と、インターポーザ30凹部CP1の周囲に形成すべきパッドP1凹部CP2の形状例えば、円形状に応じた開口部OP4とを有するようにパターニングを行う。次の工程では図15c参照、図3dの工程で行った処理と同様にして、そのレジスト層PR3の開口部OP1及びOP4から露出している支持基材CuBS上に、この支持基材BSを給電層として利用した電解Cuめっきにより、レジスト層PR3の厚さに応じためっき膜CuMP1及びMP2を形成する。次の工程では図15d参照、図3eの工程で行った処理と同様にして、めっきレジストとして用いたレジスト層PR3を除去する。これにより、支持基材CuBS上にめっき膜CuMP1及びMP2が一体化された構造体凸状の支持基材BS4が出来上がる。次の工程では図16a参照、図4aの工程で行った処理と同様にして、支持基材BS4の凸状部分めっき膜MP1及びMP2が形成されている側の面に、パターニング材料ドライフィルム等を使用してめっきレジストレジスト層PR4を形成する。レジスト層PR4の厚さは、少なくとも支持基材BS4の凸状部分めっき膜MP1及びMP2を被覆し、かつ、形成すべきパッドP1の厚さに選定されている。次の工程では図16b参照、図4bの工程で行った処理と同様にして、めっきレジストレジスト層PR4に対し、形成すべきパッドP1の形状例えば、円形状に応じた開口部OP2を有するようにパターニングを行う。次の工程では図16c参照、図4cの工程で行った処理と同様にして、そのレジスト層PR4の開口部OP2から露出している支持基材CuBS4上に、この支持基材BS4を給電層として利用した電解めっきにより、POP接続用のパッドP1を形成する。形成されるパッドP1は、図示の例では3層構造Au/Ni/Cuとなっているが、上記の場合と同様にこの層構成に限定されないことはもちろんである。次の工程では図16d参照、図4dの工程で行った処理と同様にして、めっきレジストとして用いたレジスト層PR4を除去する。これにより、支持基材BS4の周囲の凸状部分めっき膜MP2上にパッドP1が形成された構造体が出来上がる。次の工程では図17a参照、図5aの工程で行った処理と同様にして、支持基材BS4の中央の凸状部分めっき膜MP1上に、あらかじめ作製しておいたインターポーザ30を搭載する。この後は、図5b~図8aの工程で行った処理と同様の処理を行う。次の工程では図17b参照、図8bの工程で行った方法と同様にして、配線層21パッドP2が形成されている側の面に、当該パッドP2の部分を露出させてその表面絶縁層20及び配線層21を覆うようにソルダレジスト層22を形成する。その後、露出しているパッドP2上に適当な表面処理Ni/Auめっき等を施す。最後の工程では図17c参照、図8cの工程で行った方法と同様にして、仮基板として用いた支持基材BS4を選択エッチングにより除去する。さらに、インターポーザ30上の絶縁接着層37図9を剥離除去した後、その露出しているインターポーザ30上のパッド32図9及び絶縁層12a上のパッドP1に、それぞれ適量のはんだ23,24図13を被着させる。そして、ダイサー等により、その構造体を個々のパッケージ単位に切断分割することで、本実施形態の配線基板10aが得られる。以上説明したように、この第2の実施形態に係る配線基板10aにおいても、POP接続用のパッドP1が基板内に後退して設けられている点を除けば、第1の実施形態に係る配線基板10図1の構成と基本的に同じである。従って、基板10aの上下方向基板面と直交する方向において互いに対称となる位置に配設されたインターポーザ30と高弾性及び低CTEのシート状部材40の存在により、第1の実施形態の場合と同様の作用効果を奏することができる。以上、本発明の好適な実施の形態について詳述したが、本発明は上記の特定の実施形態に限定されるものではなく、特許請求の範囲に記載された発明の要旨の範囲内において種々の変形変更が可能なものである。例えば、図8cに示した配線基板10の構造では、絶縁層12の凹部CP内でインターポーザ30の第1面側の表面が、絶縁層12の表面これと同一面にパッドP1が露出しているから基板内部に後退した位置にあるが、インターポーザ30の配置形態が必ずしも図示の例に限定されないことはもちろんである。例えば、上述した製造方法において、図3b~eの工程で行った処理を省略すれば、インターポーザ30の第1面側の表面とパッドP1の露出面絶縁層12の表面とを同一面平坦にすることができる。また、上述した各実施形態では、配線基板1010aの第1面側において最外層の絶縁層1212aに配置されるパッドP1第1外部接続用パッドの露出面が、絶縁層12の表面と同一面にあるまたは絶縁層12aの表面から基板内部に後退した位置にある場合を例にとって説明したが、パッドP1の配置形態がこれに限定されないことはもちろんである。例えば、パッドP1の露出面が最外層の絶縁層1212aの表面から凸状に突出した形状となるようにパッドP1を形成してもよい。また、ソルダレジスト層22の形成位置や有無についても、必要に応じて適宜変更してもよい。"