発光装置に接続された駆動回路に供給されるパルス幅の変化により発光装置の輝度レベルを変化させる発光装置用信号処理回路であって、入力される輝度信号を保持するとともに前記輝度信号と入力される非線形波形信号とに基づいて出力パルス幅を決定し、前記駆動回路にパルス信号を供給するパルス幅変調回路と、前記非線形波形信号を生成する非線形波形信号生成回路とを備え、前記非線形波形信号は三角波の線形部に非線形性を持たせたことを特徴とする発光装置用信号処理回路。前記三角波の線形部に非線形性を持たせたのは、べき乗の非線形性であることを特徴とする請求項1に記載の発光装置用信号処理回路。前記パルス幅変調回路は、前記入力される輝度信号を保持する第1の動作期間と、前記非線形波形信号が入力されてパルス幅が変化したパルス信号を出力する第2の動作期間により作動することを特徴とする請求項1又は請求項2のいずれかに記載の発光装置用信号処理回路。前記非線形波形信号生成回路は、キャパシタを用いた三角波生成回路の前記キャパシタを非線形キャパシタにより構成することを特徴とする請求項1~請求項3のいずれか1項に記載の発光装置用信号処理回路。前記非線形波形信号生成回路は、正弦波発生回路から出力される正弦波を用いた全波整流回路により構成されていることを特徴とする請求項1~請求項3のいずれか1項に記載の発光装置用信号処理回路。前記非線形波形信号生成回路は、正弦波発生回路から出力される正弦波を用いた同期検波回路により構成されていることを特徴とする請求項1~請求項3のいずれか1項に記載の発光装置用信号処理回路。前記正弦波発生回路は、出力される正弦波の周波数及び振幅を適宜設定できることを特徴とする請求項5又は請求項6のいずれかに記載の発光装置用信号処理回路。前記正弦波発生回路は、ウィーンブリッジ発振回路であることを特徴とする請求項7に記載の発光装置用信号処理回路。前記発光装置は発光素子で構成されており、前記発光素子の輝度レベルを変化させることを特徴とする請求項1~請求項8のいずれか1項に記載の発光装置用信号処理回路。前記発光素子は、発光ダイオードであることを特徴とする請求項9に記載の発光装置用信号処理回路。しかし、従来技術のガンマ補正処理は、上記のように、映像信号を一度デジタル信号にして、ガンマ補正メモリの内容を読み出すようにしている。このため、ガンマ補正データを記憶させるメモリが必要である。また、ガンマ特性の信号レベルの低い黒レベル付近は非常にゲインが高い。従来の語長に準じてデジタルのハードウェアで構成しようとすると、どうしてもビットbit落ちが発生してしまう。例えば、Aビットの輝度分解能を得るためには、A2ビット以上の入力データが必要となる。したがって、Aビットのデータ入力によるガンマ補正であると、A-2ビット程度の輝度分解能に劣化してしまう。また、上記の輝度分解能の劣化を防ぐために語長を大きくすると、後段での処理にも影響を及ぼしてしまい回路規模が非常に増大してしまう。本発明は、上述した課題を解決するために創案されたものであり、入力データのビット数を大きくすることなく、輝度分解能の劣化を防ぎ、簡単な回路構成で非直線性の補正を行うことができる発光装置用信号処理回路を提供することを目的としている。上記目的を達成するために、本発明の発光装置用信号処理回路は、発光装置に接続された駆動回路に供給されるパルス幅の変化により発光装置の輝度レベルを変化させる発光装置用信号処理回路であって、入力される輝度信号を保持するとともに前記輝度信号と入力される非線形波形信号とに基づいて出力パルス幅を決定し、前記駆動回路にパルス信号を供給するパルス幅変調回路と、前記非線形波形信号を生成する非線形波形信号生成回路とを備え、前記非線形波形信号は三角波の線形部に非線形性を持たせたことを主要な特徴とする。本発明によれば、発光装置の輝度レベルを駆動回路に供給されるパルス幅の変化により、変えるようにし、駆動回路にパルスを供給するパルス幅変調回路は、入力される輝度信号を保持するとともに、この輝度信号と入力される非線形波形信号とに基づいて出力パルス幅を決定しているので、輝度信号のレベルによりパルス幅変調回路の出力パルス幅が変化する。一方、パルス幅変調回路に入力される非線形波形信号は三角波の線形部に非線形性を持たせた信号となっているので、パルス幅変調回路の出力パルス幅の変化率が線形ではなく非線形となり、ガンマ補正と同様な効果が得られる。以下、図面を参照して本発明の一実施形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。構造に関する図面は模式的なものであり、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。例えば、発光ダイオード等の発光素子を2次元状に並べた発光装置には、アクティブマトリックス回路やパッシブマトリックス回路などがあるが、そのうちの1ピクセル分に相当する回路構成を示すのが図1である。図1は、また、本発明の発光装置用信号処理回路の主要部分の回路構成例を示すものであり、ピクセル回路12とドライバー回路11とから構成される。ピクセル回路12は、キャパシタ9、インバータ1、FET2、FET3、FET4、発光ダイオード等による発光素子5、FET6、FET7、キャパシタ9、キャパシタ10で構成される。ここで、FET2、3、6、7はN型MOSトランジスタであり、FET4はP型MOSトランジスタである。ドライバー回路11は、定電流源8で構成される。また、インバータ1は、その内部に示されるように、例えば、P型MOSのFET1aとN型MOSのFET1bとで構成される。ピクセル回路12は、図1の破線で示されるように、キャパシタ9、インバータ1、FET2からなるパルス幅変調回路12aと、FET3、FET4、FET6、FET7、キャパシタ10からなる発光素子5の電流駆動回路12bとからなる。パルス幅変調回路12aは、入力信号からパルス幅の異なるパルス信号を生成するものであり、電流駆動回路12bは、電流均一化回路であり、FET4の駆動電流のバラツキを低減するものである。ここで、図2のタイムチャートを参照しながら、その動作を説明する。図2に示すように、ピクセル回路12の動作には、データプログラム期間における動作と、発光期間における動作がシーケンスに繋がっており、この2つの期間による繰り返しによりピクセル回路12は作動する。まず、パルス幅変調回路12aのデータプログラム期間から説明する。入力信号Vsigが、図2に示されるように、入力されたとすると、キャパシタ9で直流成分が除去されて、インバータ1に入力される。インバータ1は、自己バイアス型インバータであり、閾値電圧Vsbを有している。Vscan信号がFET2のゲートに与えられると、FET2によりインバータ1の入力側と出力側とが短絡されるので、Vscan信号期間におけるVsigすなわちVdataとVsbの差がキャパシタ9に充電される。次に、発光期間における動作が実行されると、VsigのラインにSweepWave三角波が供給される。SeepWaveは、キャパシタ9を通過してVinに到達する。しかし、FET2のゲート電圧はローレベルとなっており、FET2はオフとなっている。また、キャパシタ9には、上述したようにVdataとVsbとの差Vdata-Vsbが充電されているので、Vinには、SweepWaveからVdata-Vsbを引いた信号が現われる。ここで、インバータ1の出力Voutには、Vinにおける負のレベルの信号が反転して正の信号となって現われるので、図のようなパルス幅を持った信号となる。すなわち、Vdata-Vsbを閾値としてこの値より負側のSweepWave信号が、正のパルス信号となって現われる。電流駆動回路12bのデータプログラム期間は、駆動電流書き込みトランジスタであるFET6と電流供給トランジスタであるFET7はオンしている。Vprgの電圧は、キャパシタ10に充電された電圧である。また、電流Itftは、定電流源8に流れるIsupにほぼ等しい。電流Isupは、キャパシタ10とピクセル回路全体を充電するのに十分な電流であり、VprgとVpxは固定されている。発光期間になると、以下のように動作する。キャパシタ10は充電され、Vprgは、駆動トランジスタであるFET4のゲートに供給されているので、FET4は、飽和領域に達している。電流Itftは不変であり、一定の電流を保っている。ここで、電流Ioledは、だいたい電流Isupに等しくなる。入力信号Vsigが入力されたとき、ピクセル回路12の発光素子5の電流の流れを見る上で、Vscan、Vsig、Vdd、GND、発光素子5のカソード側電圧Vcat等が必要となる。以上のようにして、発光期間において、Voutに正のパルスが現われている期間、FET3がオンとなって、電流Itft及び電流Ioled期間τoledが流れることになり、この期間、発光素子5が駆動されて発光する。したがって、Voutに現われる正のパルス幅Wを変化させれば、発光素子5の輝度を変化させることができる。例えば、パルス幅Wを大きくすれば輝度が上がり、パルス幅Wを小さくすれば輝度が下がる。このようにパルス幅Wを変化させて発光素子5の輝度を変化させるためには、データプログラム期間中に、キャパシタ9に書き込まれるVdata-Vsbの値を所定のLUTルックアップテーブル等を用い、置き換える方法等が考えられる。Vdata-Vsbを変化させると、発光期間中にVsigに入力されるSeepWaveに対する閾値が変化するため、パルス幅Wが変化する。したがって、データプログラム期間中に、輝度信号をVsigに入力させれば良い。この場合、キャパシタ9に書き込まれるVdata-Vsbのうち、Vdataが輝度信号に相当する。なお、データプログラム期間中に、キャパシタ9に書き込まれるVdata-Vsbが一定であっても、発光期間中にVsigに入力されるSeepWaveの形状、例えば三角波のパルス幅などが変化すると、これに対応してパルス幅Wが変化する。ここで、発光表示装置等において、輝度信号のガンマ補正を行う場合、上記パルス幅の長さにより発光素子5の輝度を制御できることを利用する。そこで、図1の回路の入力信号Vsigに、図2のSweepWaveに示した三角波ではなく、図3aに示す曲線を入力する。比較として、三角波を図4aに示す。三角波は、図4aに示すように、三角を構成するR1、R2の領域が直線となる線形信号である。一方、図3aの信号では、信号を構成するS1、S2の領域が直線ではなく、非直線曲線となっているため、この信号は非線形信号である。図3aに示す曲線は、図4aの三角波のR1、R2の線形部に非線形性を持たせて、S1、S2の曲線としたものである。S2の部分は、図11のガンマ補正曲線のカーブと同等なものとなっており、S1の部分は、図11のガンマ補正曲線をy軸に対称にした曲線に相当している。上記入力波形の違いにより、図1のVout、Ioledの出力波形がどのように変化するのかを求めたのが、図5と図6である。図5は、図3aの波形を図1のVsigに入力した結果であり、図6は、図4aの波形を図1のVsigに入力した結果である。まず、データプログラム期間中のVdataについて、DCレベルを一定の値ずつ段階的に変化させた。次に、図3aの波形を図1のVsigに入力する場合に、図3aの波形の形状は変えずに、VdataのDCレベルの変化と同じDCレベルにして入力した。また、図4aの波形を図1のVsigに入力する場合においても、図4aの波形の形状は変えずに、VdataのDCレベルの変化と同じDCレベルにして入力したDCレベルを一定の値ずつ段階的に変化させて入力した。図5、6ともに、向かって左側がデータプログラム期間の信号であり、向かって右側が発光期間の信号である。図5、6ともに、データプログラム期間の信号Vscan、Vdata、Vsb、Itft、Isupは同じものを用いている。図5、6において発光期間の信号について、Vout、Ioledともに、VsigのDCレベルの一定の変化とともに、どのようなパルス幅となるのかが示されている。VsigのDCレベルは、一定の値ずつ段階的に変化させているので、この変化は線形な変化である。この変化に対して図6のVout、Ioledにおけるパルス幅の変化は、均一となっている。このように、入出力特性は、線形となる。一方、図5では、Vout、Ioledのパルス幅の変化は、不均一となっている。すなわち、パルス幅が小さい間は、パルス幅の増加率は小さいが、パルス幅が大きくなるにつれて、パルス幅の増加率は次第に大きくなっている。このように、図3aの波形によるものでは、入出力特性は非線形であり、その特性はガンマ補正曲線とほぼ同等なものとなる。したがって、データプログラム期間の信号Vsigに発光素子5に対する輝度信号を入力させて、キャパシタ9に書き込まれるVdata信号とし、次に、発光期間の信号Vsigに、図3aのような、三角波の線形部に非直線性を持たせた信号を入力させると、輝度信号の入出力特性は、非直線的なものとなり、ガンマ特性に近くなる。上記で説明したように、図3aの波形は、y軸に対して対称なガンマ補正曲線を2つ合わせたような波形になっているからである。このため、ガンマ補正と同等な効果により、入出力特性が改善される。また、ガンマ補正は、上述したように、y=x1/γと表わせる。xのべきである1/γによって、ガンマ補正曲線のカーブが変わるが、これは、図1の発光期のVsig信号を、図10のようにすることで達成できる。P1、P2、P3の波形のように、パルス幅と非線形部分の曲線形状を変化させていくことで、上記xのべき乗累乗1/γを変化させた場合のガンマ特性曲線に相当させることができる。以上のように、対称なガンマ曲線を2つ合わせたような形状の信号波形を作成するための回路が、図3bに示されている。図3bは、キャパシタを用いた三角波生成回路のキャパシタを非線形キャパシタとした回路である。この回路は、定電流源21、P型MOSトランジスタのFET22、N型MOSトランジスタのFET23、定電流源24、非線形キャパシタ25により構成されている。非線形キャパシタ25としては、強誘電体キャパシタ等を用いる。FET22のドレイン端子が定電流源21に、ソース端子がFET23のドレイン端子及び非線形キャパシタに接続されている。また、FET22のゲートとFET23のゲートは接続されている。FET22のゲートとFET23のゲートが接続されている入力端子に、図のような矩形状のパルスが入力されると、入力信号がローレベル状態のときは、FET23がオフとなり、FET22がオンとなって定電流源21の電流がFET22を通って流れ、非線形キャパシタ25を充電する。このため、最初の状態では、非線形キャパシタ25が、所定の電圧まで充電されている。次に、入力信号がハイレベルになると、FET22はオフとなり、一方、FET23はオンとなる。このため、非線形キャパシタの充電は止まるとともに、FET23により定電流源24の方向に電流が流れる。これにより、非線形キャパシタ25は、放電される。しかし、非線形キャパシタ25は、放電の動作が非線形に行われ、一定の割合で放電されないので、図3aのS1の部分のような曲線形状となる。次に、入力信号がハイレベルからローレベルに変化すると、FET23はオフとなり、一方、FET22はオンとなる。このため、非線形キャパシタ25の放電は止まるとともに、FET22を介して定電流源21の電流により非線形キャパシタ25の充電が行われる。先程の放電の過程と同様、非線形キャパシタ25は、充電の動作が非線形に行われ、一定の割合で充電されないので、図3aのS2の部分のように、曲線形状となる。以上のようにして、図3aに示す非線形の信号波形が形成される。なお、前述した、べき乗の非線形性を持たせるには、非線形キャパシタ25の充放電特性が異なるものを用いれば良い。一方、図4bは、図4aの三角波形を作成する回路を示す。定電流源51、FET52、FET53、定電流源54に関する回路構成は、図3bと同じであるので、説明を省略する。ここで図3bと異なるのは、キャパシタ55は、非線形キャパシタではなく、通常用いられる線形キャパシタで構成されていることである。線形キャパシタは、充電及び放電の動作が線形に行われるので、図3aのように、キャパシタ55が放電動作を行っている場合は、一定の割合で放電され、R1の部分のように直線形状となる。また、キャパシタ55が充電動作を行っている場合は、一定の割合で充電されるので、R2の部分のように直線形状となる。次に、図3aの信号波形を生成するための他の回路構成を図7に示す。図7の回路は、正弦波発振回路35、ダイオード群30、抵抗36で構成される全波整流回路である。なお、ダイオード群30は、ダイオード31~34からなる。正弦波発振回路35の出力は、図8aのように正弦波となる。図8aの正弦波のうち、正電圧の期間は、ダイオード31とダイオード33に電流が流れる。抵抗36の両端に、図8aの正弦波の正電圧期間と同じ形状の電圧が発生する。一方、負電圧の期間は、ダイオード32とダイオード34に電流が流れる。抵抗36の両端に、図8aの正弦波の負電圧期間の電圧を反転させた形状の電圧が発生する。以上のように、図8bの信号波形を得ることができる。なお、前述した、べき乗の非線形性を持たせるには、正弦波発振回路35から出力される正弦波の振幅や周波数を変えて用いれば良い。さらに、他の波形生成回路を図9に示す。図9の回路は同期検波回路であり、正弦波発振回路40、非反転増幅器41、反転増幅器42、インバータ43、アナログスイッチ44、45、コンパレータ46で構成される。正弦波発振回路40の出力は、非反転増幅器41の入力と反転増幅器42の入力とコンパレータ46の入力に接続されている。非反転増幅器41の出力はアナログスイッチ44の入力に、反転増幅器42の出力はアナログスイッチ45の入力に接続されている。コンパレータ46の出力はインバータ43の入力及びアナログスイッチ44の制御端子に接続されている。インバータ43の出力はアナログスイッチ45の制御端子に接続されている。また、アナログスイッチ44とアナログスイッチ45は接続されて、同期検波回路の出力信号となる。正弦波発振回路40からの正弦波信号が非反転増幅器41、反転増幅器42、及びコンパレータ46に入力されると、まず、正弦波の正電圧の期間は、非反転増幅器41により、正電圧信号が非反転増幅器41から出力される。また、反転増幅器42により、正電圧信号が反転されて負電圧信号となり、反転増幅器42から出力される。他方、正弦波信号がコンパレータ46にも入力されるので、正弦波信号の正電圧の期間におけるコンパレータ46の出力はハイレベルのパルス信号となる。このハイレベルの信号は、アナログスイッチ44を駆動してアナログスイッチ44を導通させ、非反転増幅器41の出力の正電圧信号がアナログスイッチ44を介して出力される。一方、アナログスイッチ45は、コンパレータ46の出力がインバータ43によって反転されたローレベルの信号が印加されるので、アナログスイッチ45は導通せず、反転増幅器42の出力の負電圧信号は出力されない。次に、正弦波の負電圧の期間は、非反転増幅器41の出力は負電圧信号、反転増幅器42の出力は正電圧信号、コンパレータ46の出力はローレベル信号となる。このローベル信号により、アナログスイッチ44はオフの状態となり、非反転増幅器41の出力はアナログスイッチ44から出力されない。一方、コンパレータ46の出力は、インバータ43によって反転されてハイレベル信号となるので、アナログスイッチ45は導通し、反転増幅器42の出力の正電圧信号は、アナログスイッチ45から出力される。以上のようにして、図7の全波整流回路の出力と同様な出力信号が得られる。この波形が、図9のVsigに示されている。なお、前述した、べき乗の非線形性を持たせるには、正弦波発振回路40から出力される正弦波の振幅や周波数を変えて用いれば良い。次に、図7、9で説明した正弦波発振回路35、40の回路構成例を図12に示す。図12は、ウィーンブリッジ発振回路を示す。オペアンプ61、抵抗60、62、63、65、キャパシタ64、66で構成される。オペアンプ61の正帰還側は、オペアンプ61の出力に直列に接続されたキャパシタ66と抵抗65、及び抵抗65とGNDとの間に並列に接続された抵抗63と抵抗64によるバンドパスフィルタが構成されている。このバンドパスフィルタは、発振させたい周波数帯だけを通すものである。一方、負帰還側は、オペアンプ61の非反転増幅率を決める抵抗62、抵抗60により構成される。抵抗60、62、63、65の抵抗値をそれぞれR4、R3、R2、R1とし、キャパシタ64、66のキャパシタンスをそれぞれC2、C1とする。オペアンプ61の非反転増幅率A=1R3/R4であるので、この増幅率Aを変えることで、正弦波出力の振幅を変化させることができる。また、ウィーンブリッジ発振回路の発振条件は、増幅率A≧3である。他方、正帰還側のバンドパスフィルタによる正弦波の周波数条件fは、f=1/2πC1C2R1R21/2と表わせる。ここで、C1=C2=C0と同じ値のキャパシタンスを用い、R1=R2=R0と同じ抵抗値を用いれば、f=1/2πR0C0となる。以上のように、正弦波発振回路35、40にウィーンブリッジ発振回路を適用し、かつR3、R4の比率を変えることで正弦波出力の振幅を変化させることができ、また、C1、C2、R1、R2の値を変化させることで、正弦波出力の周波数を変化させることができる。これにより、図7、9の回路では、図10のような、べき乗の非線形性を持たせることができる。以上のように、発光素子5の入出力を非線形に変化させることができ、ガンマ補正を行うことができる。したがって、図1の回路及び、非線形波形信号の生成回路として、図3、7、9などを選択して用いて1ピクセル分の回路を構成し、これらを2次元状に配列すれば、ガンマ補正処理を行うことができる発光装置を得ることができる。