"基板の第1の領域に形成された第1のトランジスタグループと前記基板の第2の領域に形成された第2のトランジスタグループとを有し、前記第1のグループが前記第2のグループから電磁気的に遮蔽される集積回路デバイス。これら等々の目的を達成するため、およびその目的の見地から、本発明は半導体集積回路デバイスを構成する構成要素のDCおよび電磁気的遮蔽を供給するための方法と構造を指向するものである。さらに特定すると、本発明は基板にわたって形成され、側方および下方を導電性材料で囲まれたシリコンアイランドを供給することを目指す。集積回路デバイスの様々な半導体デバイスはそのシリコンアイランド上に形成される。シリコンアイランドは、様々なデバイス相互接続構成要素を形成するようにも使用される導電性フィルムの別々の部分を使用して上から個々にまたはグループとして封入されてもよい。いくつかのシリコンアイランドを集積回路デバイスを形成するように組み合わせてもよい。1つのシリコンアイランド上に形成されたアナログ構成要素は他のシリコンアイランド上に形成された他のアナログないしデジタル構成要素から遮蔽される。本方法には第1の基板の形成、第2の基板上での土台構造の形成、それから親水性結合工程を使用した土台構造の第1の基板への連結が含まれる。本発明は添付の図面と関連させて読むときの以下の詳細説明から最もよく理解される。普通の実施方法によると、図面の様々な特徴構造は一定尺度ではないことを強調する。対照的に、様々な特徴構造の寸法は明瞭化のために任意に拡大ないし縮小される。図面を通じて類似した番号は類似した特徴構造を表わす。本発明は、電磁気的に互いに遮蔽された様々な回路によって構成される集積回路を作製する方法および構造を供給する。本発明は基板の上に形成されたいくつかの分離され、導電性材料によって側方と下方を囲まれたシリコンアイランドを供給する。1つのシリコンアイランド上に形成されたアナログ回路は他のシリコンアイランド上に形成された他のアナログないしデジタル回路から遮蔽される。DCとRFの両方の遮蔽が達成される。様々なアイランドが組み合わされて集積回路デバイスまたは他の半導体製品を形成する。言い換えると、様々なアイランドが組み合わさってチップを形成する。好ましい実施形態では、シリコンアイランド上および内に形成されたデバイス構成要素および回路を導電性のカバーで封入することによってさらなる遮蔽を達成することもできる。個々のアイランドが覆われてもよいし、またはカバーがシリコンアイランドのグループにわたって広がることもある。カバーには上部導電層、および様々な回路を形成および相互接続するのにも使用される多様な相互接続金属層を使用して形成されることが好ましい側部導電性壁が含まれる。シリコンアイランドにわたって形成される様々な絶縁層内で、トレンチまたは直列経路が封入されたシリコンアイランドないしシリコンアイランドのグループを覆って形成される構造を取り巻く周辺部に形成されることもある。導電性カバーの導電性側壁は連続的であっても不連続であってもよい。いずれのケースでも、導電性カバーの導電性側壁を通して開口ないし開口群が形成されることがあり、それにより導電性の相互接続ワイヤが導電性カバーの側壁を通って延び、封入されて遮蔽された構成要素に電気的に接することが可能になる。単離されたシリコンアイランドを形成するための工程には、第1の基板の供給と第2の基板上に形成された土台構造の供給、その後の第2の基板の土台構造の第1の基板への連結が含まれる。第1の基板を第2の基板の土台構造に連結するために親水性の結合方法が使用される。その後、第2の基板のバルクが土台構造から分離され、最も好ましくは、イオン注入により第2の基板内に形成されて土台構造を含む不純物層の境界に沿って熱を加えて広げたクラックに沿って分離される。他の分離技術を別法として利用することができる。親水性の結合技術およびイオン注入による不純物層の境界に沿って広がるクラックに沿って基板を分割する技術の両方は、SmartCut:APromisingNewSOIMaterialTechnology、M.Bruel,etal.、178Proceedings、1995、IEEEInternationalSOIConference、October1995でバルクのパターン化されていない基板に関して教示されており、ここではその内容が参考文献で取り入れられている。本発明の新方式の方法および構造は以下の図から最もよく理解される。図1は第1の基板2を示す断面図である。好ましい実施形態では、第1の基板2はシリコンウェハであってもよいが、しかしガリウム砒素のような他の適切な半導体基板が場合によっては使用されることがある。絶縁層4が第1の基板2上に形成され第1の表面6を有する。絶縁層4は熱酸化または他の技術によって形成される二酸化ケイ素フィルムであってもよい。場合によっては、絶縁層4は他の従来の誘電体材料で従来の作製方法によって形成されることもある。図2は第2の基板10を示す断面図である。第2の基板10は第2の表面12を有する。好ましい実施形態では第2の基板10はシリコンウェハであるが、しかし場合によっては他の半導体材料が使用されることもある。第2の基板10は<100>ないし<111>面に沿って主表面を有するシリコン基板であってもよい。好ましい実施形態では、第2の基板10は第1の基板2と同じ横方向寸法8および同じ形状を有するように選択されるであろう。例えば各々は従来の8インチのウェハであってもよい。ここで図3を参照すると、第2の基板10に第2の表面12を通して水素ないしその他の不活性原子を導入するために、矢印18で示されたイオン注入工程が使用される。このイオン注入工程は第2の基板10の上部分内に不純物領域14を形成する。不純物領域14は下側境界16を有し、深さ20を有する。例示的な実施形態によると、深さ20は2から4ミクロンの範囲であってもよいが、しかし場合によっては他の深さが使用されることもある。好ましい実施形態では深さ20は3ミクロン程度であってもよい。土台構造が不純物領域14内部に形成され、後になって、最も有利な場合には下側境界16に沿って広げられるクラックに沿って第2の基板10のバルクから分離されることを後に示す。不純物領域14の形成後に、従来の処理技術を使用して不純物領域14内にトレンチ22が形成される。トレンチ22はトレンチ底部24を有し、様々な例示的実施形態によると2から3ミクロンの範囲の深さまで形成されることがある。図示しないが好ましい実施形態によると、トレンチ22の深さ28は不純物領域14の深さ20と等しいであろう。トレンチ22の幅26は様々な例示的な実施形態によって異なることもあり、概して1から3ミクロンの範囲内に収まるであろう。ここで図5を参照すると、導電性フィルム32がトレンチ22を満たして形成される。導電性フィルム32は高融点を有して低抵抗のフィルムであるように選択される。好ましい実施形態ではタングステン、Wが使用されてもよい。他の例示的な実施形態によると、ニッケルあるいは多結晶シリコンのような他の材料が使用されることもある。導電性フィルム32の厚さ34はトレンチ22を完全に満たし、また、図6で示されるであろうが、その後に実行される平坦化処理の後に第2の表面12にわたって連続性も維持するように選択される。導電性フィルム32はトレンチ充満部分36を有する。例示的な実施形態によると、導電性フィルム32の形成に先だって場合によっては酸化物のライナーフィルムが基板上に形成されることがある。酸化物ライナーフィルム30は第2の基板12上およびトレンチ22内に、熱酸化のような従来の方法を使用して形成することができる。酸化物ライナーフィルム30は構造を通過して外部拡散するのを防止することに役立つかもしれない。その後の図では、随意追加の酸化物ライナーフィルム30を示さないし、したがって導電性フィルム32がトレンチ底部24に接するように延びるトレンチ充満部分36を含むように示されるであろう。ここで図6を参照すると、導電性フィルム32を平坦化して導電性フィルム32の平坦上部表面38を形成するために平坦化処理が実行される。化学的機械的研磨CMPのような従来の研磨技術が平坦化のために使用されてもよい。他の例示的な実施形態によると他の平坦化技術が使用されることもある。図7は導電性フィルム32の平坦上部表面38にわたって形成された誘電体フィルム40を示す。好ましい実施形態では、誘電体フィルム40は従来の方法を使用して形成された酸化物フィルムであってもよいが、場合によっては他の誘電体フィルムが使用されることもある。例示的な実施形態によると誘電体フィルム40もまた平坦化され、実質的に平坦な誘電体表面42を有するであろう。誘電体フィルム40もやはり平坦化処理後の厚さ44を有し、それは様々な例示的な実施形態によって異なり、0.5から4ミクロンの範囲であってもよい。この時点で土台構造90はシリコンの不純物領域14、誘電体フィルム40、およびシリコンの不純物領域14に形成されたトレンチ22に延びる導電性フィルム32を有する。誘電体表面42が図1に示される第1の基板2の第1の表面6に連結されるであろうことがわかるであろう。この親水性結合技術はM.Bruel,etal.の報告で検討されている通りである。親水性結合技術に先だって、誘電体フィルム40の誘電体表面42と第1の基板2の第1の表面6の各々が従来のRCA洗浄に晒されることが好ましい。土台構造90が第1の基板2に連結された後に下側境界16に沿って土台構造90が第2の基板10のバルクから分離されることは後に示されるであろう。図8はひっくり返されて第1の基板2に連結された第2の基板10の土台構造90を示すものである。さらに特定すると、基板は互いに位置合わせされ、第1の基板2の絶縁層4の第1の表面6が、第2の基板10の上に形成された土台構造90の誘電体フィルム40の誘電体表面42に親水的に連結される。親水性結合は室温下で行なうことが好ましい。好ましい実施形態では、第1の基板2と第2の基板10の各々は同じ横方向寸法を有するであろう。これは概して横方向寸法8に示されており、第1の基板2と第2の基板10について等しく示されている。しかしながら、横方向寸法8が代表的なものに過ぎず、図8が第1の基板2と第2の基板10の一部を表わすに過ぎないこともまた理解されるべきである。概して言うと、例えば6インチのウェハは6インチのウェハに、12インチのウェハは12インチのウェハに、互いにウェハを平坦に位置合わせして、連結されることが好ましい。連結した表面は外見上ボイドフリーである。次に、第2の基板10のバルクが不純物領域14の下側境界16に沿って土台構造90から分離される。ここで図9を参照すると、図8に示したような不純物領域14の下側境界16に沿ってクラックを広げ、図9に示したように土台構造90を第2の基板10のバルクから分離するためにマイクロクリーブ法による処理を使用することが好ましい。連結ウェハのこの2段階熱処理工程はクラックを広げるのに使用することが好ましく、Bruel,etal.の報告に記載されている。他の例示的な実施形態によると、土台構造90が第1の基板2に連結された後、土台構造90を第2の基板10のバルクから分離するために他の技術を使用することができる。例えば背面研削、ラップ研磨、エッチバック、および切削技術が使用されるかもしれない。示した例示的な実施形態では、分割の後、導電性フィルム32のトレンチ充満部分36はここで上部表面として示した下側境界16まで延びることはない。これは不純物領域14の深さ20がトレンチ22の深さ28よりも大きいせいである。したがって、導電性フィルム32のトレンチ充満部分36の区域が構造の上部に露出するように下側境界16下げるために研磨処理が実行されるであろう。好ましい実施形態では、トレンチ充満部分36は下側境界16まで延び、それがこの時点では上部表面であり、したがって分離工程の後に上部表面16を下げるための研磨工程は必要でなくなる。図10はそのような研磨工程が実行された後の図9に示した構造を示すものである。或る例示的な実施形態によるとCMPを使用することがある。場合によっては図10に示した構造を作製するために、背面研削、ラップ研磨、エッチバック、およびその他の切削技術のような他の研磨技術が使用されることもある。図10は下げられるかまたは研磨された上部表面46を示しており、これは垂直方向の導電性材料56の上部表面48および隔離されたシリコンアイランド50の上部表面52を有する。したがって隔離されたシリコンアイランド50は下方向では導電性フィルム32の下方部分54によって囲まれ、側方で周囲方向では導電性フィルム32の垂直部分56によって囲まれる。図10の二次元的描写では中央に配置されたシリコンアイランド50の2つの対向する側部だけが示されているが、シリコンアイランド50の全側縁部は導電性フィルム32の垂直区画56と境界を接している。この時点で土台構造90は導電性フィルム32と隔離シリコンアイランド50を有するシリコンの不純物領域14とで構成される上部分、および誘電体フィルム40で形成される底部分を有する。図11は、その上に多数の隔離シリコンアイランド50を有する第1の基板2を示すものである。誘電体層40/4は元々の絶縁層4に親水性結合された元々の誘電体フィルム40を表わす。研磨上部表面46は導電性フィルム32の上部表面48の部分とシリコンアイランド50の上部表面52とを有する。シリコンアイランド50の各々は横方向の周囲を導電性フィルム32の垂直部分56によって囲まれ、そして下方を導電性フィルム32の下方部分54によって囲まれる。したがって、シリコンアイランド50が互いから隔離され、互いから電磁気的に遮蔽されることが理解できる。したがって、シリコンアイランド50のうちの1つに形成されたアナログ回路は、例えば別のシリコンアイランド50に形成されたデジタル回路から電磁気的に遮蔽されるであろう。アナログないしデジタル回路により、トランジスタのようないくつかの半導体デバイスが組み合わさってアナログないしデジタル回路を形成することが意味される。さらに一般的には、或る1つのシリコンアイランド50に形成されたアナログないしデジタル回路は他のシリコンアイランド50に形成された他のアナログないしデジタル回路から遮蔽される。シリコンアイランド50の数は集積回路デバイスを形成するように組み合わされてもよい。そのような集積回路デバイスはいかなる数の隔離シリコンアイランド50から形成されることも可能であり、それらの各々がアナログ回路、デジタル回路、または両方をその上に含み得る。図11に示したように周囲と下方を導電性フィルム32によって囲まれているがゆえにシリコンアイランド50は互いから実質的に電磁的遮蔽をされているが、導電性のカバーを形成して個々のシリコンアイランド50ないしシリコンアイランド50のグループを封入することによって追加的な電磁的遮蔽を得ることができる。例示的な導電性のカバーは図12に示されている。図12は、シリコンアイランド50を封入、したがって遮蔽する、例示的な導電性のカバーの断面図である。導電性カバー80はそれを通過する電磁気放射を抑制することができる。そのような導電性カバー80が単に範例に過ぎず、また別の実施形態によっては導電性カバー80がシリコンアイランド50のグループを覆うように形成されてもよいことは理解されるはずである。導電性カバー80は導電性カバー層60と導電性側壁58を含む。導電性側壁58はお互いに位置合わせされた多重導電性層で形成されてもよい。例示的な実施形態では、この多重導電性層は第1の金属層62、第2の金属層66、および第3の金属層70であるかもしれない。導電性側壁58の部分を形成するのに加えて、第1の金属層62、第2の金属層60および第3の金属層70の各々は好都合な場合にはシリコンアイランド50に形成される半導体デバイスの部分を形成し、かつ相互接続するのに使用されることがある。導電性カバー80が、下方部分54および垂直部分56と連携して、シリコンアイランド50およびシリコンアイランド50の上ないし内に形成されたすべてのデバイス、回路または構成要素図示せずを封入することは見てとれる。好ましい実施形態では、第1の誘電体層64、第2の誘電体層68、および第3の誘電体層72のような誘電体層の連なりはうまくシリコンアイランド50上に形成することが可能であり、様々なデバイス特徴構造および誘電体層を通って延びる相互接続リードを含むであろう。好ましい実施形態でかつダマシン法を使用すると、封入されることが望ましいシリコンアイランドないしシリコンアイランドのグループの周囲の境界に沿った誘電体層の各々に開口をうまく形成することができる。各々の開口の形成後に、アルミニウムやタングステンのような従来の導電性材料が開口を充填するのに使用されてもよい。図13および14で見られるように、開口は封入されるシリコンアイランドないしアイランド群の周囲に延びる連続的なトレンチであってもよく、または開口は封入されることが望ましいシリコンアイランドないしシリコンアイランドのグループの周縁に沿って延びる直線状のアレーに形成された開口を介して密に間隔をおいた列であってもよい。いずれのケースでも、開口はその後に従来の方法を使用して導電性材料で充填され、導電性側壁58を形成する。またやはりいずれのケースでも、導電性側壁58は封入されるシリコンアイランド50ないしシリコンアイランドのグループの周囲に沿って延び、下方に延びて垂直部分56に突き当たる。それだけで、図12の描写は単一のシリコンアイランド50上に形成された導電性カバー80の概して中央部分に沿ってとられた断面図であることが理解される。図13は導電性カバー80の1つの側壁58に沿ってとった断面を示す。図13は3層の別個の導電性フィルム62、66、および70から成る導電性カバー80の例示的な導電性側壁58を示しており、それらは実質的に連続していてしたがって連続導電性側壁を形成する。導電性フィルム62、66、および70はそれぞれの誘電体層内に形成されたトレンチ開口図示せずの中にうまく形成することができる。導電性側壁58は下方に延び、シリコンアイランド図示せずを取り囲む垂直部分56に接触する。図14は範例の導電性カバー80のまた別の範例の側壁58に沿ってとった断面を示す。図14に示した範例の導電性側壁58では、不連続の特徴構造で導電性側壁58が示されている。第2の金属層66は側壁58の中央部分を除いて連続層を形成するが、第1の金属層62と第3の金属層70の各々は第3の金属層70の充満経路74および第1の金属層62の充満経路76のような充満経路の直線状アレーを形成する。導電性カバー80の導電性側壁58の中央部分では、導電性の相互接続リード78が形成され、図14に描かれた平面の中と外に延びる。導電性の相互接続リード78は封入構造内に形成された構成要素、デバイス、および回路の、閉鎖構造外の特徴構造、例えば遮蔽された別のシリコンアイランドないしシリコンアイランドのグループに封入された特徴構造に対する電気的結合を供給する。開口が導電性側壁に形成されるとき、そのような開口が絶縁材料で充填されることは理解される。本発明が示した実施形態に限定されることを意図していないことは強調されるべきである。図13および14の各々に示した導電性側壁は単に範例に過ぎないことを意図したものである。側壁を形成するために多様な程度の導電性材料を組み合わせることができる。様々な導電性材料を使用することも可能である。充満経路および連続的金属ラインの様々な構造もやはり使用可能である。その上さらに、図14に示した導電性の相互接続リード78のような相互接続リードを許容するために多数の開口がいかなる導電性側壁58にも作製可能であり、導電性カバー80内に封入された構成要素への電気的結合を供給する。導電性カバー80の不連続の導電性側壁58はそれでも適切なDCおよびRF遮蔽を供給するのに役立つ。いくつかの例示的な実施形態で、導電性カバー80を不必要にすることができることもやはり強調されるべきである。これまでの説明は単に本発明の原理を図解説明するものである。したがって当業者が、ここでは明確に説明ないし提示されていないけれども本発明の原理を具現化し、その範囲と精神に含まれる様々な配列を工夫できることは分かるであろう。その上さらに、すべての実施例およびここで引用した制約的な言いまわしは主として、技術の推進のために考案人らが貢献する本発明および概念を特に教示する目的で意図するものであって、そのような特に引用した実施例および制約に限定されるものでないと解釈されるべきである。さらに、ここで本発明の原理、態様および実施形態、ならびにそれらの特定の実施例を引用するすべての記述はそれらの構造と機能の同等物をも包含するように意図されている。加えて、そのような同等物が現在知られているもの、ならびに将来開発される同等物すなわち構造にかかわらず同じ機能を果たす開発素子すべての両方を含むことも意図される。それだけで、本発明は示した詳細に限定されることを意図されていない。むしろ、様々な改造および追加が本発明から逸脱することなく、特許請求の範囲と同等の範囲内で詳細について為され得る。したがって、添付の特許請求の範囲がそのような改造および変形を、本発明の精神と範囲内である限り網羅することを意図するものである。"