第1乃至第3のスイッチと、トランジスタと、発光素子とを有し、前記第1のスイッチの一方の電極は、前記トランジスタのゲートと電気的に接続され、前記トランジスタのソース又はドレインの一方は、前記第2のスイッチの一方の電極と電気的に接続され、前記第2のスイッチの一方の電極は、前記第3のスイッチの一方の電極と電気的に接続され、前記トランジスタのソース又はドレインの他方は、前記発光素子と電気的に接続され、前記第2のスイッチの他方の電極は、第1の配線と電気的に接続され、前記第3のスイッチの他方の電極は、第2の配線と電気的に接続され、前記第1の配線は、前記第2のスイッチ及び前記トランジスタを介して、前記発光素子に電流を供給する機能を有し、前記第2の配線は、前記第3のスイッチ及び前記トランジスタを介して、前記発光素子に電流を供給する機能を有することを特徴とする半導体装置。第1乃至第4のトランジスタと、発光素子とを有し、前記2のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲートと電気的に接続され、前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と電気的に接続され、前記第3のトランジスタのソース又はドレインの一方は、前記第4のトランジスタのソース又はドレインの一方と電気的に接続され、前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と電気的に接続され、前記第3のトランジスタのソース又はドレインの他方は、第1の配線と電気的に接続され、前記該4のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、前記第1の配線は、前記第3のトランジスタ及び前記第1のトランジスタを介して、前記発光素子に電流を供給する機能を有し、前記第2の配線は、前記第4のトランジスタ及び前記第1のトランジスタを介して、前記発光素子に電流を供給する機能を有し、前記第3のトランジスタのゲートに入力される信号により、前記第1の配線と、前記第1のトランジスタのソース又はドレインの一方との導通、非導通が制御され、前記第4のトランジスタのゲートに入力される信号により、前記第2の配線と、前記第1のトランジスタのソース又はドレインの一方との導通、非導通が制御されることを特徴とする半導体装置。請求項2において、前記2のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、前記第3の配線はビデオ信号を供給する機能を有し、前記第2のトランジスタのゲートに入力される信号により、前記第3の配線と、前記第1のトランジスタのゲートとの導通、非導通が制御されることを特徴とする半導体装置。請求項1乃至請求項3のいずれか一において、前記半導体装置はさらに容量を有し、前記容量の一方の電極は、前記第1のトランジスタのゲートと電気的に接続されていることを特徴とする半導体装置。請求項4において、前記容量の他方の電極は、第4の配線と電気的に接続されていることを特徴とする半導体装置。第1乃至第3のスイッチと、トランジスタと、容量と、発光素子とを有し、前記第1のスイッチの一方の電極は、前記トランジスタのゲートと電気的に接続され、前記第1のスイッチの一方の電極は、前記容量の一方の電極と電気的に接続され、前記容量の他方の電極は、前記第2のスイッチの一方の電極と電気的に接続され、前記容量の他方の電極は、前記第3のスイッチの一方の電極と電気的に接続され、前記トランジスタのソース又はドレインの一方は、第1の配線と電気的に接続され、前記トランジスタのソース又はドレインの他方は、前記発光素子と電気的に接続され、前記第1の配線は、前記トランジスタを介して前記発光素子に電流を供給する機能を有することを特徴とする半導体装置。第1乃至第4のトランジスタと、容量と、発光素子とを有し、前記第2のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲートと電気的に接続され、前記第2のトランジスタのソース又はドレインの一方は、前記容量の一方の電極と電気的に接続され、前記容量の他方の電極は、前記第3のトランジスタのソース又はドレインの一方と電気的に接続され、前記容量の他方の電極は、前記第4のトランジスタのソース又はドレインの一方と電気的に接続され、前記第3のトランジスタのソース又はドレインの他方は、第1の配線と電気的に接続され、前記第4のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、前記第1のトランジスタのソース又はドレインの一方は、前記第1の配線と電気的に接続され、前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と電気的に接続され、前記第1の配線は、前記第1のトランジスタを介して前記発光素子に電流を供給する機能を有し、前記第3のトランジスタのゲートに入力される信号により、前記第1の配線と前記容量との導通、非導通が制御され、前記第4のトランジスタのゲートに入力される信号により、前記第2の配線と、前記容量との導通、非導通が制御されることを特徴とする半導体装置。請求項7において、前記2のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、前記第3の配線はビデオ信号を供給する機能を有し、前記第2のトランジスタのゲートに入力される信号により、前記第3の配線と、前記第1のトランジスタのゲートとの導通、非導通が制御されることを特徴とする半導体装置。請求項7又は請求項8において、前記第3のトランジスタのソース又はドレインの他方と、前記第1のトランジスタのソース又はドレインの他方とは、電気的に接続されていることを特徴とする半導体装置。上記特許文献では、階調による、駆動電流制御を行うトランジスタ駆動用トランジスタと表記するのしきい値電圧のバラツキは考慮していなかった。しかし、本発明者らは、発光素子へ微少な電流を供給する低階調表示を行う場合、駆動用トランジスタのゲートソース間電圧、つまりゲート電極とソース電極との電位差Vgsが小さいため、そのしきい値電圧Vthのバラツキが顕著となってしまうことを認識した。そこで本発明は、低階調表示であっても、駆動用トランジスタのしきい値電圧Vthのバラツキの影響が低減された表示装置、及びその駆動方法を提供することを課題とする。上記課題を鑑み本発明は、低階調表示において、従来よりも駆動用トランジスタのゲートソース間電圧Vgsを高くすることを特徴とする。その結果、低階調表示であっても駆動用トランジスタのしきい値電圧Vthのバラツキの影響を受けにくくすることができる。このような本発明を達成する一態様として、低階調表示用と、高階調表示用とで異なる電源線を設け、これら電源線は異なる電位となるように決定する。このとき高階調表示用の電源線よりも低階調表示用の電源線の電位を高くすることにより、駆動用トランジスタのゲートソース間電圧Vgsを高くすることができる。この場合、所定の低階調表示を得るため、発光期間表示期間ともいうを制御する。このような本発明を達成する一態様として、駆動用トランジスタと電源線との接続を切断する。このような画素構成の一態様として、電源線からの電流が発光素子に供給されないようにスイッチが設けられている。本発明の表示装置の一態様は、アナログ信号が入力される信号線と、発光素子を駆動するための第1のトランジスタ、及び第2のトランジスタと、第2のトランジスタと電源線との接続を切断するスイッチとを有する。そして、アナログ信号に基づき第1のトランジスタを用いて、第1の電源線から発光素子へ電流を供給する。また、アナログ信号に基づき第2のトランジスタを用いて、第2の電源線から発光素子へ電流を供給し、所定期間ごとに、つまり所定期間経過後にスイッチがオフとなる。すなわち、スイッチにより第2のトランジスタと発光素子との接続を切断する。本発明により、低階調表示を行うとき、駆動用トランジスタのしきい値電圧Vthのバラツキの影響を低減することができる。その結果、発光素子の輝度バラツキを低減することができる。また低階調表示において、スイッチによって発光期間を制御することにより、ゲートソース間電圧Vgsを高くしたことによる輝度上昇を抑えることができ所定の輝度を得ることができる。以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。また以下の実施の形態において、トランジスタはゲート、ソース、ドレインの3端子を有するが、特にソース電極、ドレイン電極に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第1の電極、他方を第2の電極と表記する。実施の形態1本実施の形態では、高階調表示用の駆動用トランジスタ、低階調表示用の駆動用トランジスタを有する画素について説明する。まず画素構成を、図1を用いて説明する。本実施の形態の画素構成は、アナログ信号が入力される信号線10、書き込み用スイッチSW11、高階調表示用の第1の駆動用トランジスタ12、低階調表示用の第2の駆動用トランジスタ13、及び発光素子14を有する。第1の駆動用トランジスタ及び第2の駆動用トランジスタは、発光素子14を駆動する機能を有しており、第1の駆動用トランジスタ及び第2の駆動用トランジスタは、発光素子に電気的に接続されている。また第1の駆動用トランジスタには第1の電源線16が接続され、第2の駆動用トランジスタには、調整用スイッチSW20を介して第2の電源線17が接続されている。そして例えば、第1の電源線16は高階調表示用アノード線として機能させ、第2の電源線17は低階調表示用アノード線として機能させる。また書き込み用スイッチ11には、容量素子Cs18を介して容量線19が接続されている。なお容量素子18は、必ずしも設ける必要がない。すなわち、第1及び第2の駆動用トランジスタのゲート容量が大きく、各トランジスタからのリーク電流が許容範囲である場合、容量素子を設ける必要はない。また容量線19は必ずしも設ける必要はない。例えば、第1の電源線又は第2の電源線が一定電位を有するならば、これらのいずれかを容量線として用いることができる。このような画素構成では、高階調表示用の信号線及び低階調表示用の信号線を設ける必要がなく、開口率の低下を防止できる。次いで、動作について説明する。信号線10にビデオ信号をアナログ信号、つまりアナログ電位で入力する以下、この信号をビデオ信号電位と表記する。高階調表示でのビデオ信号電位は、高階調表示用のビデオ信号電位≦高階調表示用アノード線の電位-第1の駆動用トランジスタの|Vth|となるように決定する。このような高階調表示用のビデオ信号電位の決定により、高階調表示では、高階調表示用アノード線から、所定の電流が発光素子に供給される。また、低階調表示用アノード線からも微少な電流が供給されてしまうことがあるが、通常無視することができる。低階調表示でのビデオ信号電位は、高階調表示用アノード線の電位-第1の駆動用トランジスタの|Vth|<低階調表示用のビデオ信号電位<低階調表示用アノード線の電位-第2の駆動用トランジスタの|Vth|となるように決定する。このような低階調表示用のビデオ信号電位の決定により、低階調表示では、低階調表示用アノード線から、所定の電流が発光素子に供給される。一方、この状態における高階調表示では、高階調表示用アノード線から、電流は発光素子に供給されない。このようなビデオ信号電位に基づき、高階調表示では第1の駆動用トランジスタ12から発光素子14へ電流が供給される。具体的には、書き込み用スイッチ11がオンとなると、容量素子18に電荷が蓄積される。その後、第1の駆動用トランジスタ12のゲートソース間電圧|Vgs|がしきい値電圧|Vth|を越えると、第1の駆動用トランジスタ12がオンとなる。すると第1の電源線から所定の輝度に応じた電流が供給される。また上述したように、ビデオ信号電圧、アノード線の電圧によっては、低階調表示用アノード線からも微少な電流が供給されてしまう場合もあるが、通常無視することができる。また微少な電流を考慮して、ビデオ信号電圧、アノード線の電圧を決定することもできる。低階調表示においては、第2の駆動用トランジスタ13から発光素子14へ電流が供給される。具体的には、高階調表示と同様に、書き込み用スイッチ11がオンとなると、容量素子18に電荷が蓄積される。その後、第2の駆動用トランジスタ13のゲートソース間電圧|Vgs|がしきい値電圧|Vth|を越えると、第2の駆動用トランジスタ13がオンとなる。すると第2の電源線から所定の輝度に応じた電流が供給される。このようにして発光素子14が発光する。また容量素子に蓄積された電荷により、書き込み用スイッチ11がオフとなっても、発光状態を保持することができる。低階調表示では、調整用スイッチ20により、発光期間を短くすることができる。具体的には、所定期間経過後、調整用スイッチ20をオフとする。その結果、低階調表示用の駆動用トランジスタ13の|Vgs|をその分高くすることができ、しきい値電圧によるバラツキの影響を低減することができる。例えば、発光期間を1/5にする場合、第2の駆動用トランジスタ13には5倍の電流を供給するだけのVgsを印加することができる。そして、所定の輝度となるように、調整用スイッチ20をオフとし、発光期間を短くする。なお調整用スイッチ20は、書き込み用スイッチ11と同じ周波数による線順次走査により動作させることができる。本実施の形態において、書き込み用スイッチ11や調整用スイッチ20等のスイッチとして機能するものは、アナログスイッチ等により形成することができる。図4では、スイッチとして機能するものと、画素が有する各トランジスタとに多結晶シリコンを有する薄膜トランジスタTFTを用いる場合の画素回路を示す。書き込み用スイッチ11に相当するトランジスタ40スイッチング用トランジスタとも表記する、及び調整用スイッチ20に相当するトランジスタ41が設けられている。そしてトランジスタ40はnチャネル型TFTとし、トランジスタ41はpチャネル型TFTとすることができる。なお、トランジスタ40は、一つの半導体膜に対して複数のゲート電極が設けられるマルチゲート構造、例えば二つのゲート電極が設けられたダブルゲート構造としてもよい。トランジスタ40のゲートは第1の走査線42に接続され、トランジスタ41のゲートは第2の走査線43がそれぞれ接続されている。またトランジスタ12及び13はpチャネル型TFTとすることができる。なおTFTの動作領域は、線形領域及び飽和領域に分けることができるが、スイッチとして機能させるトランジスタ40及び41は線形領域とし、発光素子14を駆動するためのトランジスタ12及び13は飽和領域で動作させると好ましい。トランジスタとしては、多結晶シリコン薄膜トランジスタ以外に、非晶質シリコン薄膜トランジスタ、又はその他の薄膜トランジスタを用いることができる。すなわち本実施の形態では、トランジスタの構成に限定されない。このような画素において、調整用スイッチに相当するトランジスタ41がオン、又はオフするタイミングを決定する。また調整用スイッチと書き込み用スイッチは、同じ駆動周波数とすることができ、線順次走査でもよい。そのため、本実施の形態の画素の駆動、つまり動作は簡便なものとなる。図10には、トランジスタ40と、トランジスタ41のタイミングチャートを示す。1フレーム期間に、トランジスタ40及びトランジスタ41にHigh又はLowの信号が入力される。本実施の形態では、トランジスタ41にLowが入力される期間は、1フレーム期間の30とする。すると、低階調表示における発光期間を30とすることができる。またトランジスタ41にLowが入力される期間は、トランジスタ40にHighが入力される期間の整数倍となるようにすると、同じ駆動周波数とすることができる。これらスイッチにHigh又はLowの信号が入力されるタイミングは、図10に限定されるものではない。例えば、トランジスタ40と同時にトランジスタ41がオンとなってもよい。これは、トランジスタ40のドライバと、トランジスタ41のドライバをそれぞれ設けるためである。また、トランジスタ41にLowが入力される期間は、図10に限定されるものではない。例えば、低階調表示を行う場合、第2の駆動用トランジスタ13のゲートソース間電圧|Vgs|の大きさに応じて、トランジスタ41もLowが入力される期間を決定することができる。このようなトランジスタ41のオン又はオフにより、低階調表示において、第2の駆動用トランジスタ13のゲートソース間電圧|Vgs|を大きくする場合であっても、所定の輝度を得ることができる。以上、本実施の形態では高階調表示と低階調表示との2つに分ける場合を説明したが、3つ以上に分けても構わない。例えば、高階調表示用アノード線、中階調表示用アノード線、低階調表示用アノード線として第1乃至第3の電源線を設け、それらに接続される各駆動用トランジスタを設けることによって、高階調表示、中階調表示、及び低階調表示の3つに分けて表示を行うことができる。本実施の形態により、低階調表示において駆動用トランジスタのゲートソース間電圧|Vgs|をより高めることができるため、バラツキの影響を低減することができる。さらに、高階調表示用の信号線及び低階調表示用の信号線を別途設ける必要がなく、開口率の低下を防止できる。実施の形態2本実施の形態では、上記実施の形態1と異なる画素構成について説明する。図2に示すように、本実施の形態の画素構成は一つの駆動用トランジスタ25を有し、駆動用トランジスタ25の一方の電極に接続される第1の調整用スイッチSW20a、第2の調整用スイッチSW20bを有する点が実施の形態1と異なっている。そして例えば、第1の電源線16は高階調表示用アノード線として機能させ、第2の電源線17は低階調表示用アノード線として機能させる。その他の画素構成は実施の形態1と同様であるため説明は省略する。また本実施の形態においても、容量線19は必ずしも設ける必要はない。例えば、第1の電源線又は第2の電源線が一定電位を有するならば、これらのいずれかを容量線として使用することができる。このような画素構成では、高階調表示用の信号線及び低階調表示用の信号線を設ける必要がなく、開口率の低下を防止できる。次いで、動作について説明する。本実施の形態において、信号線に入力されるビデオ信号電圧の決定は、実施の形態1と同様である。このようなビデオ信号電圧に基づき、第1の調整用スイッチSW20a、第2の調整用スイッチSW20bは、高階調表示及び低階調表示のいずれかに応じてオン又はオフとなるように決定されている。すなわち第1の調整用スイッチSW20a、第2の調整用スイッチSW20bは、排他的に切り換わるようになっている。その結果、駆動用トランジスタ25が、第1の電源線16又は第2の電源線17に接続されるかを選択することができる。この接続が切り換わると、駆動用トランジスタのゲートソース間電圧|Vgs|が切り換わる。そして低階調表示用又は高階調表示用のビデオ信号に基づき、発光素子は発光する。なお第1及び第2の調整用スイッチ20a、20bは、書き込み用スイッチ11と同じ周波数による線順次走査により動作させることができる。例えば、低階調表示用のビデオ信号が入力される場合、駆動用トランジスタが高階調表示用の第1の電源線16に接続されていても、駆動用トランジスタ25の|Vgs|が低いため、電流が流れない。そして、調整用スイッチの切り換えによって低階調表示用の第2の電源線17に接続されると、|Vgs|が高くなるため、電流が流れ、発光素子14が発光する。このようにして、低階調表示又は高階調表示を行うことができる。低階調表示では、第1の調整用スイッチSW20a、第2の調整用スイッチSW20bの切り換えにより、発光期間を短くすることができる。その結果、低階調表示用の駆動用トランジスタ25の|Vgs|をその分高くすることができ、しきい値電圧によるバラツキの影響を低減することができる。本実施の形態において、書き込み用スイッチ11や調整用スイッチ20等のスイッチとして機能するものはアナログスイッチ等により形成することができる。図5では、スイッチとして機能するものと、画素が有する各トランジスタとに多結晶シリコン薄膜トランジスタTFTを用いる場合の画素回路を示す。書き込み用スイッチ11に相当するトランジスタ40スイッチング用トランジスタとも表記する、及び調整用スイッチ20a、20bに相当するトランジスタ41a、41bが設けられている。そして、トランジスタ40はnチャネル型TFT、トランジスタ41a、及び41bはpチャネル型TFTとすることができる。なお、トランジスタ40は、一つの半導体膜に対して複数のゲート電極が設けられるマルチゲート構造、例えば二つのゲート電極が設けられたダブルゲート構造としてもよい。トランジスタ40のゲートは第1の走査線42に接続され、トランジスタ41a、41bのゲートはそれぞれ第2の走査線43a、第3の走査線43bに接続されている。なお、トランジスタ41a、41bの極性を異ならせることにより、第2の走査線43a、及び第3の走査線43bを共用することができる。その結果、画素の開口率を高めることができる。またトランジスタ25はpチャネル型TFTとすることができる。なおTFTの動作領域は、線形領域及び飽和領域に分けることができるが、スイッチとして機能させるトランジスタ40、41a、及び41bは線形領域で動作させ、発光素子14を駆動するためのトランジスタ25は飽和領域で動作させると好ましい。トランジスタとしては、多結晶シリコン薄膜トランジスタや非晶質シリコン薄膜トランジスタ、又はその他の薄膜トランジスタで形成してもよい。すなわち本実施の形態では、トランジスタの構成に限定されない。このような画素において、調整用スイッチ20a、20bに相当するトランジスタ41a、41bがオン、又はオフするタイミングを決定する。例えば、トランジスタ41aは1フレーム期間の95がオンとなり、残りの5ではトランジスタ41bがオンとなるように決定することができる。その結果、低階調表示では発光期間を短くすることができる。すなわち第2の駆動用トランジスタのゲートソース間電圧Vgsを大きくする場合であっても、所定の輝度となる低階調表示を行うことができる。また調整用スイッチと書き込み用スイッチは、同じ駆動周波数とすることができ、線順次走査でもよい。そのため、本実施の形態の画素の駆動、つまり動作は簡便なものとなる。図11には、トランジスタ40と、トランジスタ41a、41bのタイミングチャートを示す。1フレーム期間に、トランジスタ40及びトランジスタ41a、41bにHigh又はLowの信号が入力される。本実施の形態では、トランジスタ41a、41bの極性をpチャネル型とする場合で説明する。トランジスタ41aにHighが入力されるタイミングと、トランジスタ41bにLowが入力されるタイミングは同時である。また図5に示すようなトランジスタ41a、41bを用いる場合、トランジスタ41a、41bには、同時にHigh又はLowの信号を入力すればよい。また本実施の形態では、トランジスタ41aにHighが入力される期間、及びトランジスタ41bにLowが入力される期間は、1フレーム期間の30とする。すると、低階調表示における発光期間を30とすることができる。またトランジスタ41a、41bのHighの期間は、トランジスタ40にHighが入力される期間の整数倍となるようにすると、同じ駆動周波数とすることができる。これらトランジスタにHigh又はLowの信号が入力されるタイミングは、図11に限定されるものではない。例えば、トランジスタ40と同時にトランジスタ41aへHighの信号、及びトランジスタ41bへLowの信号を入力してもよい。これは、トランジスタ40のドライバと、トランジスタ41a、41bのドライバをそれぞれ設けるためである。また、トランジスタ41aにHighが入力される期間は、図11に限定されるものではない。例えば、低階調表示を行う場合、駆動用トランジスタ25のゲートソース間電圧|Vgs|の大きさに応じて、トランジスタ41a、41bをオンとする期間を決定することができる。以上、本実施の形態では高階調表示と低階調表示との2つに分ける場合を説明したが、3つ以上に分けても構わない。例えば、高階調表示用アノード線、中階調表示用アノード線、低階調表示用アノード線として第1乃至第3の電源線を設け、それらに接続される各調整用スイッチを設けることによって、高階調表示、中階調表示、及び低階調表示の3つに分けて表示を行うことができる。実施の形態3本実施の形態では、上記実施の形態1、2と異なる画素構成について説明する。図3に示すように、本実施の形態の画素構成は、第1の調整用スイッチSW20cが容量素子18と電源線26との間に設けられ、第2の調整用スイッチSW20dが容量素子18と容量線19との間に設けられ、トランジスタ25が電源線26に接続されている点が実施の形態2と異なっている。そして例えば、電源線26は高階調表示用アノード線として機能させ、容量線19は低階調表示用アノード線として機能させる。その他の画素構成は実施の形態2と同様であるため説明は省略する。本実施の形態の画素構成は、電源線の数が少ないため、開口率を高めることができる。さらに、高階調表示用の信号線及び低階調表示用の信号線を別途設ける必要がない点は、実施の形態1及び2と同様である。このような画素構成におけるビデオ信号電位の決定について説明する。高階調表示用のビデオ信号電位は、実施の形態1と同様に高階調表示用のビデオ信号電位≦高階調表示用アノード線の電位-駆動用トランジスタの|Vth|となるように決定する。低階調表示用のビデオ信号電位は、容量線の電位-駆動用トランジスタの|Vth|<電源線の電位-駆動用トランジスタの|Vth|<低階調表示用のビデオ信号電位となるように決定する。これを条件1と呼ぶ。又は、電源線の電位-駆動用トランジスタの|Vth|<低階調表示用のビデオ信号電位<容量線の電位-駆動用トランジスタの|Vth|となるように決定する。これを条件2と呼ぶ。また低階調表示用のビデオ信号電位―{電源線の電位-容量線の電位<電源線の電位-駆動用トランジスタの|Vth|となるように決定する。これを条件3と呼ぶ。このような低階調表示用のビデオ信号電位は、ビデオ信号の書き込み時に、第1の調整用スイッチSW20c又は第2の調整用スイッチSW20dのいずれかをオンとするかによって選択することができる。低階調表示では、調整用スイッチ20c、20dにより、発光期間を短くすることができる。同時に、容量線19と電源線26との電位差による、調整用スイッチ20c、20dの切り換えにより、駆動用トランジスタ25の|Vgs|をその分高くすることができ、しきい値電圧によるバラツキの影響を低減することができる。なお第1及び第2の調整用スイッチ20c、20dは、書き込み用スイッチ11と同じ周波数による線順次走査により動作させることができる。本実施の形態において、書き込み用スイッチ11や調整用スイッチ20c、20d等のスイッチとして機能するものは、アナログスイッチ等により形成することができる。図6では、スイッチとして機能するものと、画素が有する各トランジスタとに多結晶シリコンを有する薄膜トランジスタTFTを用いる場合の画素回路を示す。書き込み用スイッチ11に相当するトランジスタ40スイッチング用トランジスタとも表記する、及び調整用スイッチ20c、20dに相当するトランジスタ41a、41bが設けられている。そしてトランジスタ40はnチャネル型TFT、トランジスタ41a、及び41bはpチャネル型TFTとすることができる。なお、トランジスタ40は、一つの半導体膜に対して複数のゲート電極が設けられるマルチゲート構造、例えば二つのゲート電極が設けられたダブルゲート構造としてもよい。トランジスタ40のゲートは第1の走査線42に接続され、トランジスタ41a、41bのゲートはそれぞれ第2の走査線43c、第3の走査線43dに接続されている。なお、トランジスタ41a、41bの極性を異ならせることにより、第2の走査線43c、及び第3の走査線43dを共用することができる。その結果、画素の開口率を高めることができる。またトランジスタ25はpチャネル型TFTとすることができる。なおTFTの動作領域は、線形領域及び飽和領域に分けることができるが、スイッチとして機能させるトランジスタ40、41a、及び41bは線形領域とし、発光素子14を駆動するためのトランジスタ25は飽和領域で動作させると好ましい。トランジスタとしては、多結晶シリコン薄膜トランジスタ以外に、非晶質シリコン薄膜トランジスタ、又はその他の薄膜トランジスタで形成してもよい。すなわち本実施の形態では、トランジスタの構成に限定されない。このような画素において、調整用スイッチ20c、20dに相当するトランジスタ41a、41bがオン、又はオフするタイミングを決定する。例えば、トランジスタ41aは1フレーム期間の95がオンとなり、残りの5ではトランジスタ41bがオンとなるように決定することができる。逆にトランジスタ41bは1フレーム期間の95がオンとなり、残りの5ではトランジスタ41aがオンとなるように決定することもできる。その結果、低階調表示では発光期間を短くすることができる。すなわち第2の駆動用トランジスタのゲートソース間電圧|Vgs|を大きくする場合であっても、所定の輝度となる低階調表示を行うことができる。また調整用スイッチと書き込み用スイッチは、同じ駆動周波数とすることができ、線順次走査でもよい。そのため、本実施の形態の画素の駆動、つまり動作は簡便なものとなる。図12ABには、それぞれ条件1、条件2の場合におけるトランジスタ40と、トランジスタ41c、41dのタイミングチャートを示す。図12ABにおいて、1フレーム期間に、トランジスタ40及びトランジスタ41c、41dにHigh又はLowの信号が入力される。図12Aと図12Bは、ビデオ信号書き込み時、電源線26と、容量線19の電位のうち高い電位側に接続されるトランジスタ41c又は41dにLowの信号を入力する点は同様である。すなわち、条件1又は条件2に応じて、トランジスタ41c又は41dへHigh又はLowのどちらかを入力すればよい。また本実施の形態では、条件1において、トランジスタ41cにLowが入力される期間、及びトランジスタ41dにHighが入力される期間は、1フレーム期間の30とする。条件2においては、トランジスタ41cにHighが入力される期間及びトランジスタ41dにLowが入力される期間は、1フレーム期間の30とする。すると、低階調表示における発光期間を30とすることができる。またトランジスタ41cにHighが入力される期間は、トランジスタ40にHighが入力される期間の整数倍となるように決定すると、同じ駆動周波数とすることができる。これら各トランジスタにHigh又はLowの信号が入力されるタイミングは、図12ABに限定されるものではない。例えば、トランジスタ40と同時にトランジスタ41cへHighの信号、及びトランジスタ41dへLowの信号を入力してもよい。但し、トランジスタ40のHighの期間中に、トランジスタ41c、41dの信号を切り換えることは難しい。これは、トランジスタ41c、41dがそれぞれ容量素子18と電源線26、容量素子18と容量線19に設けられているためである。具体的には、トランジスタ40が選択されている期間に、容量素子18へビデオ信号電圧に基づく電荷を蓄積させる時には、トランジスタ41c、41dのオンオフは固定する必要があるからである。また、トランジスタ41c、41dにHighが入力される期間は、図12ABに限定されるものではない。例えば、低階調表示を行う場合、駆動用トランジスタ25のゲートソース間電圧|Vgs|の大きさに応じて、トランジスタ41c、41dをオンとする期間を決定することができる。以上、本実施の形態では高階調表示と低階調表示との2つに分ける場合を説明したが、3つ以上に分けても構わない。例えば、第1乃至第2容量線を設け、それらに接続される各調整用スイッチを設けることによって、高階調表示、中階調表示、及び低階調表示の3つに分けて表示を行うことができる。実施の形態4本実施の形態では、発光素子を有する画素構成について説明する。なお本実施の形態では、トランジスタとして多結晶シリコンを有する薄膜トランジスタTFTを用いる場合で説明する。図7Aに示すように、絶縁表面を有する基板300に設けられたpチャネル型の駆動用TFTトランジスタにTFTを採用301は、半導体膜として結晶性珪素膜を有することができる。結晶性を有する半導体膜は、レーザ照射や加熱による結晶化処理、或いはニッケル、チタンなどの金属元素の触媒作用を用いて結晶化処理により形成することができる。レーザ照射を用いる場合、連続発振型のレーザCWレーザ光やパルス発振型のレーザパルスレーザ光を用いることができる。レーザ光としては、Arレーザ、Krレーザ、エキシマレーザ、YAGレーザ、Y2O3レーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、アレキサントライドレーザ、Ti:サファイヤレーザ、銅蒸気レーザ又は金蒸気レーザのうち一種又は複数種を用いることができる。このようなレーザ光の基本波、及び基本波の第2高調波から第4高調波のレーザを照射することで、大粒径の結晶を得ることができる。例えば、NdYVO4レーザ基本波1064nmの第2高調波532nmや第3高調波355nmを用いることができる。半導体膜上にはゲート絶縁膜を介してゲート電極及びゲート線が設けられており、ゲート電極下の半導体膜がチャネル形成領域となる。また半導体膜は、ソース領域又はドレイン領域となる不純物領域を有する。不純物領域は、ゲート電極をマスクとして自己整合的にボロン等の不純物元素を半導体膜に添加して形成することができる。ゲート電極を覆うように第1の絶縁膜316が設けられており、第1の絶縁膜には不純物領域上にコンタクトホールが設けられている。コンタクトホールには配線が設けられており、配線はソース配線及びドレイン配線として機能している。絶縁膜の材料は、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。なお、シロキサンとは、Si-O-Si結合を含む。シロキサンは、シリコンSiと酸素Oとの結合で骨格構造が構成されおり、置換基としては少なくとも水素を含む有機基例えばアルキル基、芳香族炭化水素が用いられる。また置換基として、フルオロ基を用いてもよい。またさらに置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。またポリシラザンとは、珪素Siと窒素Nの結合を有するポリマー材料を含む液体材料を出発原料として形成される。無機材料としては、酸化珪素SiOx、窒化珪素SiNx、酸化窒化珪素SiOxNyx>y、窒化酸化珪素SiNxOyx>yx、y=1、2等の酸素、又は窒素を有する絶縁膜を用いることができる。また、絶縁膜として、これら材料の積層構造を用いてもよい。特に絶縁膜として、平坦性を高めるために有機材料を形成し、有機材料による水分や酸素の吸収を防止するため、有機材料上に無機材料を形成するとよい。ドレイン電極と電気的に接続するように、発光素子の第1の電極311が設けられている。第1の電極311は、発光素子の陽極として機能する。そして、第1の電極311を覆うように第2の絶縁膜が設けられている。第2の絶縁膜317は、第1の電極上に開口部を有する。開口部には、電界発光層312が設けられ、電界発光層や第2の絶縁膜を覆うように発光素子の第2の電極313が設けられている。第2の電極は、発光素子の陰極として機能する。すなわち発光素子は、第1の電極311、電界発光層312、及び第2の電極313を有する。電界発光層312は、第1の電極311側から順に、HILホール注入層、HTLホール輸送層、EML発光層、ETL電子輸送層、EIL電子注入層の順に積層されている。代表的には、HILとしてCuPc、HTLとしてα-NPD、ETLとしてBCP、EILとしてBCP:Liをそれぞれ用いる。また、電界発光層312として、赤色R、緑色G、青色Bの発光を示す材料を形成することができる。その結果、フルカラー表示を達成することができる。このような赤色R、緑色G、青色Bの発光を示す材料は、それぞれ蒸着マスクを用いた蒸着法、又は液滴吐出法インクジェット法ともいうなどによって選択的に形成すればよい。具体的には、HILとしてCuPcやPEDOT、HTLとしてα-NPD、ETLとしてBCPやAlq3、EILとしてBCP:LiやCaF2をそれぞれ用いることができる。また例えばEMLは、R、G、Bのそれぞれの発光色に対応したドーパントRの場合DCM等、Gの場合DMQD等をドープしたAlq3を用いればよい。なお電界発光層312の構造は、上記積層構造に限定されるものではない。例えば電界発光層312は、単層型、積層型、また層の界面がない混合型のいずれでもよい。またシングレット材料、トリプレット材料、又はそれらを組み合わせた材料を用いることができる。例えば、赤色Rの発光を示す材料に、トリプレット材料を用い、緑Gや青Bの発光を示す材料にシングレット材料を用いることができる。またさらに、低分子材料、高分子材料及び中分子材料を含む有機材料、電子注入性に優れる酸化モリブデン等に代表される無機材料、有機材料と無機材料の複合材料のいずれを用いてもよい。また白色の発光を示す電界発光層を形成する場合、カラーフィルター、又はカラーフィルター及び色変換層などを別途設けてもよい。その結果、フルカラー表示を行なうことができる。このカラーフィルターや色変換層は、第2の基板315に形成することができ、形成後、第1の基板と第2の基板とを張り合わせればよい。また第1の電極311と第2の電極313は、仕事関数を考慮して材料を選択する。例えば陽極として機能する第1の電極311は、仕事関数の大きい仕事関数4.0eV以上金属、合金、電気伝導性化合物、及びこれらの混合物などを用いると好ましい。具体例な材料としては、ITOindiumtinoxide、酸化インジウムに2~20の酸化亜鉛ZnOを混合したIZOindiumzincoxideの他、金Au、白金Pt、ニッケルNi、タングステンW、クロムCr、モリブデンMo、鉄Fe、コバルトCo、銅Cu、パラジウムPd、又は金属材料の窒化物TiN等を用いることができる。一方、陰極として機能する第2の電極313は、仕事関数の小さい仕事関数3.8eV以下金属、合金、電気伝導性化合物、及びこれらの混合物などを用いると好ましい。具体的な材料としては、元素周期律の1族又は2族に属する元素、すなわちLiやCs等のアルカリ金属、及びMg、Ca、Sr等、及びこれらを含む合金Mg:Ag、Al:Liや化合物LiF、CsF、CaF2の他、希土類金属を含む遷移金属を用いて形成することができる。また、第2の電極は透光性を有する必要があるとき、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ITO等の金属合金を含むとの積層により形成することもできる。これら第1の電極311、及び第2の電極313は蒸着法、スパッタリング法、インクジェット法等により形成することができる。但し画素構成により、第1の電極311及び第2の電極313のいずれも陽極、又は陰極となりうる。例えば、駆動用TFTの極性をnチャネル型とする場合、第1の電極311を陰極、第2の電極313と陽極として機能させる。このように駆動用TFTをnチャネル型として形成する場合、画素が有するその他のTFTをnチャネル型として形成することができる。その結果、TFT作製工程を簡略化することができる。その後第2の電極313上に、窒素を含むパッシベーション膜314を設けるとよい。例えば、窒化珪素を設けることができる。またパッシベーション膜として、ダイヤモンドライクカーボンDLC膜を設けてもよい。このようなパッシベーション膜314は、スパッタリング法やCVD法により形成することができる。パッシベーション膜314により、劣化の要因となる水分や酸素の侵入を防止することができる。また第1の基板300と第2の基板封止基板315とを張り合わせた後に形成される空間には、窒素を封入し、加えて乾燥剤を配置してもよい。また窒素を封入する代わりに、透光性を有し、吸水性の高い樹脂を充填してもよい。その結果、酸素や水分の侵入を防ぐこともできる。さらに第1の基板300と第2の基板315とを張り合わせた後、これら基板の端面を第1の電極311、第2の電極313、その他の電極、絶縁膜により覆ってもよい。その結果、酸素や水分の侵入を防ぐことができる。またコントラストを高めるため、第1の基板300の表示領域、又は第2の基板315の表示領域に、偏光板又は円偏光板を設けてもよい。その結果、黒表示の質を高め、コントラストを向上させることができる。このように形成された画素構成を有する表示装置は、信号線から入力されるビデオ信号に基づき発光する。具体的なビデオ信号は、電圧値を有するアナログ信号であることは上述の通りである。このスイッチング用TFTがオンとなっているときにアナログ信号が入力されると、駆動用TFTがオンとなり、駆動用TFTのゲートソース間電圧Vgsに基づき発光素子は発光する。例えば第1の電極311及び第2の電極313に透光性を有する材料を用いた表示装置は、図7Aのように、発光素子に対して両方向矢印方向に光が射出される。このような表示装置は、非発光状態で透光性を有することができる。また第2の電極313に透光性を有する材料を用いた表示装置は、図7Bに示すように光の射出方向が封止基板315側のみである。そのため第1の電極311は非透光性を有する材料を用いる。さらに第1の電極311は、反射性の高い材料とすると好ましい。その他の構成は図7Aと同様であるため説明を省略する。画素が有するトランジスタによる開口率の低下が懸念される場合、このように封止基板315側に出射するとよい。また第1の電極311に透光性を有する材料を用いた表示装置は、図7Cに示すように光の出射方向が基板300側のみである。そのため第2の電極313は非透光性を有する材料を用いる。さらに第2の電極313は、反射性の高い材料とすると好ましい。その他の構成は図7Aと同様であるため説明を省略する。図7BCのように、光の出射方向とならない側に設けられた発光素子の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。本実施の形態において、透光性を有する電極は、非透光性を有する導電膜を、透光性を有する程度にまで薄く形成し、その上に透光性を有する導電膜、例えばITOを積層して得ることもできる。実施の形態5上記実施の形態で示した画素構成を有する表示装置は、様々な電子機器に適用することができる。電子機器としては、携帯情報端末携帯電話機、モバイルコンピュータ、携帯型ゲーム機又は電子書籍等、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、表示ディスプレイ、ナビゲーションシステム等が挙げられる。これら電子機器の具体例を図8に示す。図8Aはディスプレイであり、筐体4001、音声出力部4002、表示部4003等を含む。本発明の画素構成を有する表示装置を表示部4003に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。なお表示装置は、コンピュータ用、TV放送受信用、広告表示用など全ての情報表示装置が含まれる。図8Bはモバイルコンピュータであり、本体4101、スタイラス4102、表示部4103、操作ボタン4104、外部インターフェイス4105等を含む。本発明の画素構成を有する表示装置を表示部4103に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。図8Cはゲーム機であり、本体4201、表示部4202、操作ボタン4203等を含む。本発明の画素構成を有する表示装置を表示部4202に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。図8Dは携帯電話機であり、本体4301、音声出力部4302、音声入力部4303、表示部4304、操作スイッチ4305、アンテナ4306等を含む。本発明の画素構成を有する表示装置を表示部4304に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。図8Eは電子ブックリーダーであり、表示部4401等を含む。本発明の画素構成を有する表示装置を表示部4401に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。以上のように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。本発明を適用することにより、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる電子機器を提供することができる。また、アクティブマトリクス基板の絶縁基板をフレキシブル基板とすることで薄型化や軽量化を実現することができる。参考例以下に、64階調6bit表示を行った場合の、駆動用TFTのバラツキを評価した結果を示す。高階調表示のうち最も高い輝度63での電流を0.56μA200cd/m2、駆動用TFTのドレインソース間電圧Vdsを-15Vとした。各試料の駆動用TFTの半導体層のチャネル長方向の長さをL、チャネル長方向と垂直な方向の長さ幅をWとしたときのL/Wの値を表1に示す。上記条件において、信号線へビデオ信号電圧を入力し、64階調6bit表示を行ったときの、駆動用TFTに流れる電流Idsのバラツキを図9に示す。このとき駆動用TFTに流れる電流Idsのバラツキは、存在割合3σとした。すなわち、バラツキは、バラツキ=Ids3σ/Ids平均として求めた。図9により、低階調表示では、駆動用TFTに流れる電流Idsのバラツキが大きくなることがわかる。本実験により、発光素子へ微少な電流を供給する低階調表示を行う場合、駆動用TFTのバラツキが顕著となってしまうことが認識できる。本実験により、本発明者らは低階調表示において駆動用トランジスタのバラツキが顕著になることを見出したのである。