主表面を有する基板1、31と、前記基板1、31の前記主表面上に形成された炭化珪素層とを備え、前記炭化珪素層2~5、32~35、42、43は、前記主表面に対して傾斜した端面20を含み、前記端面20は、前記炭化珪素層2~5、32~35、42、43の結晶型が六方晶の場合には実質的に03-3-8面および01-1-4面のいずれか一方を含み、前記炭化珪素層2~5、32~35、42、43の結晶型が立方晶の場合には実質的に100面を含む、半導体装置。前記端面20は能動領域を含む、請求項1に記載の半導体装置。前記能動領域はチャネル領域を含む、請求項2に記載の半導体装置。前記炭化珪素層2~5、32~35、42、43は、前記基板1、31と対向する面と反対側に位置する主表面において、前記端面20が側面を構成するメサ構造を含み、前記メサ構造中にPN接合部が形成されている、請求項1に記載の半導体装置。前記端面20の少なくとも一部は終端構造46を構成する、請求項1に記載の半導体装置。炭化珪素層2~5、32~35、42、43が形成された基板1、31を準備する工程と、前記炭化珪素層2~5、32~35、42、43に、酸素および塩素を含有する反応ガスを接触させながら、前記炭化珪素層2~5、32~35、42、43を加熱して、前記炭化珪素層2~5、32~35、42、43の主表面を部分的にエッチングにより除去することにより、前記炭化珪素層2~5、32~35、42、43の前記主表面に対して傾斜した端面20を形成する工程と、前記端面20を利用して、半導体装置に含まれる構造を形成する工程とを備え、前記端面20は、前記炭化珪素層2~5、32~35、42、43の結晶型が六方晶の場合には実質的に03-3-8面および01-1-4面のいずれか一方を含み、前記炭化珪素層2~5、32~35、42、43の結晶型が立方晶の場合には実質的に100面を含む、半導体装置の製造方法。前記端面20を形成する工程に先立って、前記炭化珪素層2~5、32~35、42、43の前記主表面上に、パターンを有するマスク層17を形成する工程をさらに備え、前記端面20を形成する工程では、前記マスク層17をマスクとして用いて溝6を形成するためのエッチングを行なう、請求項6に記載の半導体装置の製造方法。前記端面20を形成する工程において用いる反応ガスでは、塩素の流量に対する酸素の流量の比率が0.1以上2.0以下である、請求項6に記載の半導体装置の製造方法。前記端面20を形成する工程において前記炭化珪素層2~5、32~35、42、43を加熱する温度は、700°C以上1200°C以下である、請求項6に記載の半導体装置の製造方法。しかし、上記特許文献1に開示された技術では、液相にて結晶成長を行なうため不純物の濃度制御が困難である。したがって、当該不純物の濃度が高精度に制御できないことに起因して、当該エピタキシャル成長した炭化珪素単結晶を用いた半導体装置の電気的特性が劣化したり、ばらついたりするという問題があった。また、たとえば結晶型が六方晶の炭化珪素については、面方位が03-3-8となっている面などの、いわゆる半極性面をMOSFETといったの半導体装置のチャネルとして利用すると大きなチャネル移動度を実現できることが従来報告されている。上記特許文献1においても、種結晶基板の面方位として0001以外の任意の面方位を用いることができるとしている。しかし、上述のような半極性面を形成する具体的な方法について上記特許文献1では言及されていない。ここで、上記半極性面を形成するため、炭化珪素の単結晶基板を機械加工することも考えられるが、機械加工の加工精度にも限界があるため、形成された面が正確に上記半極性面とならない場合がった。この場合、形成された半導体装置の特性たとえばチャネル移動度が十分向上しないという問題があった。本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、特性の安定した高品質の半導体装置およびその製造方法を提供することである。発明者は、鋭意研究を進めた結果、炭化珪素の単結晶について所定の条件で加工することで、いわゆる半極性面を自己形成面として形成することができ、このような自己形成された半極性面を半導体装置の能動領域たとえばチャネル領域として利用することで、電気的特性の優れたたとえばチャネル移動度の大きい半導体装置を実現できることを見出した。このような発明者の知見に基づき、この発明に従った半導体装置は、主表面を有する基板と、炭化珪素層とを備える。炭化珪素層は、基板の主表面上に形成される。炭化珪素層は、主表面に対して傾斜した端面を含む。端面は、炭化珪素層の結晶型が六方晶の場合には実質的に03-3-8面および01-1-4面のいずれか一方を含み、炭化珪素層の結晶型が立方晶の場合には実質的に100面を含む。なお、ここで端面が実質的に03-3-8面および01-1-4面のいずれか一方を含むとは、端面を構成する結晶面が03-3-8面および01-1-4面のいずれか一方となっている場合、および端面を構成する結晶面について、<1-100>方向における{03-3-8}面または01-1-4面に対するオフ角が-3°以上3°以下の面となっていることを意味する。なお、<1-100>方向における03-3-8面または01-1-4面に対するオフ角とは、<1-100>方向および<0001>方向の張る平面への上記端面の法線の正射影と、03-3-8面または01-1-4面の法線とのなす角度であり、その符号は、上記正射影が<1-100>方向に対して平行に近づく場合が正であり、上記正射影が<0001>方向に対して平行に近づく場合が負である。また、端面が実質的に100面を含むとは、端面を構成する結晶面が100面となっている場合、および端面を構成する結晶面が100面から任意の結晶方位において-3°以上3°以下のオフ角を有する結晶面となっている場合を意味する。このようにすれば、炭化珪素層の端面が実質的に上記03-3-8面、01-1-4面および100面のいずれかになっているため、これらのいわゆる半極性面となっている端面を半導体装置の能動領域として利用することができる。そして、これらの端面は安定な結晶面であるため、当該端面をチャネル領域などの能動領域に利用した場合、他の結晶面たとえば0001面を能動領域に利用した場合より、安定してリーク電流を十分低減できるとともに、高い耐圧を得ることができる。また、発明者は、炭化珪素層炭化珪素の単結晶層に対して、酸素及び塩素を含有する反応ガスを接触させながら、当該炭化珪素層を加熱することで、炭化珪素においてエッチング速度の最も遅い結晶面が自己形成されるという知見を得た。そして、反応ガスの組成たとえば酸素と塩素との割合や加熱温度を調節することで、上述した03-3-8面、01-1-4面または100面を自己形成できることを見出した。このような知見に基づき、この発明に従った半導体装置の製造方法は、炭化珪素層が形成された基板を準備する工程と、炭化珪素層の主表面に対して傾斜した端面を形成する工程と、当該端面を利用して、半導体装置に含まれる構造を形成する工程とを備える。端面を形成する工程では、炭化珪素層に、酸素および塩素を含有する反応ガスを接触させながら、炭化珪素層を加熱することにより、炭化珪素層の主表面を部分的にエッチングにより除去することにより、炭化珪素層の主表面に対して傾斜した端面を形成する。端面は、炭化珪素層の結晶型が六方晶の場合には実質的に03-3-8面および01-1-4面のいずれか一方を含み、炭化珪素層の結晶型が立方晶の場合には実質的に100面を含む。この場合、本発明による半導体装置を容易に製造することができる。また、上記のようにエッチング熱エッチングを行なうことで03-3-8面、01-1-4面または100面を自己形成できるので、これらの結晶面を形成するために液相成長などを用いる必要がない。そのため、当該自己形成工程において上記結晶面での不純物濃度が変動する可能性は低い。したがって、当該結晶面での不純物濃度の制御をイオン注入などの方法で容易に行なうことができる。本発明によれば、安定してリーク電流が低減され、また高耐圧である、優れた特性の半導体装置を得ることができる。以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中においては、個別方位を[]、集合方位を<>、個別面を、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、-バーを数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。実施の形態1図1を参照して、本発明による半導体装置の実施の形態1を説明する。図1を参照して、本発明による半導体装置は、側面が傾斜した溝を利用した縦型のデバイスである縦型MOSFETである。図1に示した半導体装置は、炭化珪素からなる基板1と、炭化珪素からなり、導電型がn型であるエピタキシャル層である耐圧保持層2と、炭化珪素からなり、導電型がp型であるp型ボディ層3p型半導体層3と、炭化珪素からなり、導電型がn型であるn型ソースコンタクト層4と、炭化珪素からなり、導電型がp型であるコンタクト領域5と、ゲート絶縁膜8と、ゲート電極9と、層間絶縁膜10と、ソース電極12と、ソース配線電極13と、ドレイン電極14と、裏面保護電極15とを備える。基板1は、結晶型が六方晶の炭化珪素あるいは結晶型が立方晶の炭化珪素からなる。耐圧保持層2は、基板1の一方の主表面上に形成されている。耐圧保持層2上にはp型ボディ層3が形成されている。p型ボディ層3上には、n型ソースコンタクト層4が形成されている。このn型ソースコンタクト層4に取り囲まれるように、p型のコンタクト領域5が形成されている。n型ソースコンタクト層4、p型ボディ層3および耐圧保持層2を部分的に除去することにより溝6が形成されている。溝6の側壁は基板1の主表面に対して傾斜した端面になっている。傾斜した端面により囲まれた凸部上部表面上にソース電極12が形成された凸形状部の平面形状は、基板1の結晶型が六方晶である場合にはたとえば六角形になっていてもよい。また、基板1の結晶型が立方晶である場合、上記凸部の平面形状はたとえば四角形状となっていてもよい。この溝6の側壁および底壁上にはゲート絶縁膜8が形成されている。このゲート絶縁膜8はn型ソースコンタクト層4の上部表面上にまで延在している。このゲート絶縁膜8上であって、溝6の内部を充填するようにゲート電極9が形成されている。ゲート電極9の上部表面は、ゲート絶縁膜8においてn型ソースコンタクト層4の上部表面上に位置する部分の上面とほぼ同じ高さになっている。ゲート絶縁膜8のうちn型ソースコンタクト層4の上部表面上にまで延在する部分とゲート電極9とを覆うように層間絶縁膜10が形成されている。層間絶縁膜10とゲート絶縁膜8の一部とを除去することにより、n型ソースコンタクト層4の一部とp型のコンタクト領域5とを露出するように開口部11が形成されている。この開口部11の内部を充填するとともに、p型のコンタクト領域5およびn型ソースコンタクト層4の一部と接触するようにソース電極12が形成されている。ソース電極12の上部表面と接触するとともに、層間絶縁膜10の上部表面上に延在するようにソース配線電極13が形成されている。また、基板1において耐圧保持層2が形成された主表面とは反対側の裏面上には、ドレイン電極14が形成されている。このドレイン電極14はオーミック電極である。このドレイン電極14において、基板1と対向する面とは反対側の面上に裏面保護電極15が形成されている。図1に示した半導体装置においては、溝6の側壁が傾斜するとともに、当該側壁は、耐圧保持層2などを構成する炭化珪素の結晶型が六方晶の場合には実質的に03-3-8面および01-1-4面のいずれか一方となっている。また、耐圧保持層2などを構成する炭化珪素の結晶型が立方晶の場合には、当該溝6の傾斜した側壁は実質的に100面となっている。図1から分かるように、これらのいわゆる半極性面となっている側壁を半導体装置の能動領域であるチャネル領域として利用することができる。そして、これらの側壁は安定な結晶面であるため、当該側壁をチャネル領域に利用した場合、他の結晶面たとえば0001面をチャネル領域に利用した場合より、リーク電流を十分低減できるとともに、高い耐圧を得ることができる。次に、図1に示した半導体装置の動作について簡単に説明する。図1を参照して、ゲート電極9にしきい値以下の電圧を与えた状態、すなわちオフ状態では、p型ボディ層3と導電型がn型である耐圧保持層2との間が逆バイアスとなり、非導通状態となる。一方、ゲート電極9に正の電圧を印加すると、p型ボディ層3においてゲート絶縁膜8と接触する領域の近傍であるチャネル領域において、反転層が形成される。その結果、n型ソースコンタクト層4と耐圧保持層2とが電気的に接続された状態となる。この結果、ソース電極12とドレイン電極14との間に電流が流れる。次に、図2~図9を参照して、図1に示した本発明による半導体装置の製造方法を説明する。まず、図2を参照して、炭化珪素からなる基板1の主表面上に、導電型がn型である炭化珪素のエピタキシャル層を形成する。当該エピタキシャル層は耐圧保持層2となる。耐圧保持層2を形成するためのエピタキシャル成長は、たとえば原料ガスとしてシランSiH4とプロパンC3H8との混合ガスを用い、キャリアガスとしてたとえば水素ガスH2を用いたCVD法により実施することができる。また、このとき導電型がn型の不純物としてたとえば窒素NやリンPを導入することが好ましい。この耐圧保持層2のn型不純物の濃度は、たとえば5×1015cm3以上5×1016cm3以下とすることができる。次に、耐圧保持層2の上部表面層にイオン注入を行なうことにより、p型ボディ層3およびn型ソースコンタクト層4を形成する。p型ボディ層3を形成するためのイオン注入においては、たとえばアルミニウムAlなどの導電型がp型の不純物をイオン注入する。このとき、注入するイオンの加速エネルギーを調整することによりp型ボディ層3が形成される領域の深さを調整することができる。次に導電型がn型の不純物を、p型ボディ層3が形成された耐圧保持層2へイオン注入することにより、n型ソースコンタクト層4を形成する。n型の不純物としてはたとえばリンなどを用いることができる。このようにして、図3に示す構造を得る。次に、図4に示すように、n型ソースコンタクト層4の上部表面上にマスク層17を形成する。マスク層17として、たとえばシリコン酸化膜などの絶縁膜を用いることができる。マスク層17の形成方法としては、たとえば以下のような工程を用いることができる。すなわち、n型ソースコンタクト層4の上部表面上に、CVD法などを用いてシリコン酸化膜を形成する。そして、このシリコン酸化膜上にフォトリソグラフィ法を用いて所定の開口パターンを有するレジスト膜図示せずを形成する。このレジスト膜をマスクとして用いて、シリコン酸化膜をエッチングにより除去する。その後レジスト膜を除去する。この結果、図4に示した溝16が形成されるべき領域に開口パターンを有するマスク層17が形成される。そして、このマスク層17をマスクとして用いて、n型ソースコンタクト層4、p型ボディ層3および耐圧保持層2の一部をエッチングにより除去する。エッチングの方法としてはたとえば反応性イオンエッチングRIE、特に誘導結合プラズマICPRIEを用いることができる。具体的には、たとえば反応ガスとしてSF6またはSF6とO2との混合ガスを用いたICP-RIEを用いることができる。このようなエッチングにより、図1の溝6が形成されるべき領域に、側壁が基板1の主表面に対してほぼ垂直な溝16を形成することができる。このようにして、図4に示す構造を得る。次に、耐圧保持層2、p型ボディ層3およびn型ソースコンタクト層4において所定の結晶面を表出させる熱エッチング工程を実施する。具体的には、図4に示した溝16の側壁を、酸素ガスと塩素ガスとの混合ガスを反応ガスとして用い、熱処理温度をたとえば700°C以上1000°C以下としたエッチング熱エッチングを行なうことにより、図5に示すように基板1の主表面に対して傾斜した側面20を有する溝6を形成することができる。ここで、上記熱エッチング工程の条件は、たとえば酸素ガスに対する塩素ガスの流量比率塩素ガス流量/酸素ガス流量を、0.5以上4.0以下、より好ましくは1.0以上2.0以下、とすることができる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素N2ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を700°C以上1000°C以下とした場合、SiCのエッチング速度はたとえば70μm/hr程度になる。また、この場合にマスク層17として酸化珪素SiO2を用いると、SiO2に対するSiCの選択比を極めて大きくすることができるので、SiCのエッチング中にSiO2からなるマスク層17は実質的にエッチングされない。なお、この側面20に表出する結晶面はたとえば03-3-8面となっている。つまり、上述した条件のエッチングにおいては、エッチング速度の最も遅い結晶面である03-3-8面が溝6の側面20として自己形成される。この結果、図5に示すような構造を得る。なお、側面20を構成する結晶面は01-1-4面となっていてもよい。また、耐圧保持層2などを構成する炭化珪素の結晶型が立方晶である場合には、側面20を構成する結晶面は100面であってもよい。次に、マスク層17をエッチングなど任意の方法により除去する。その後、溝6の内部からn型ソースコンタクト層4の上部表面上にまで延在するように、所定のパターンを有するレジスト膜図示せずを、フォトリソグラフィ法を用いて形成する。レジスト膜としては、溝6の底部およびn型ソースコンタクト層4の上部表面の一部に開口パターンが形成されているものを用いる。そして、このレジスト膜をマスクとして用いて、導電型がp型の不純物をイオン注入することにより、溝6の底部に電界緩和領域7を形成し、n型ソースコンタクト層4の一部領域に導電型がp型のコンタクト領域5を形成する。その後レジスト膜を除去する。この結果、図6に示すような構造を得る。そして、上述したイオン注入により注入された不純物を活性化するための活性化アニール工程を実施する。この活性化アニール工程においては、炭化珪素からなるエピタキシャル層の表面に特にキャップ層を形成することなくアニール処理を実施する。ここで、発明者らは、上述した03-3-8面については、キャップ層などの保護膜を表面に形成することなく活性化アニール処理を行なっても表面性状が劣化することがなく、十分な表面平滑性を維持できることを見出した。このため、従来必要と考えられていた活性化アニール処理前の保護膜キャップ層の形成工程を省略して、直接活性化アニール工程を実施している。なお、上述したキャップ層を形成したうえで活性化アニール工程を実施してもよい。また、たとえばn型ソースコンタクト層4およびp型のコンタクト領域5の上部表面上のみにキャップ層を設けた構成として、活性化アニール処理を実施してもよい。次に、図7に示すように、溝6の内部からn型ソースコンタクト層4およびp型のコンタクト領域5の上部表面上にまで延在するようにゲート絶縁膜8を形成する。ゲート絶縁膜8としては、たとえば炭化珪素からなるエピタキシャル層を熱酸化することにより得られる酸化膜酸化ケイ素膜を用いることができる。このようにして、図7に示す構造を得る。次に、図8に示すように、溝6の内部を充填するように、ゲート絶縁膜8上にゲート電極9を形成する。ゲート電極9の形成方法としては、たとえば以下のような方法を用いることができる。まず、ゲート絶縁膜8上において、溝6の内部およびp型のコンタクト領域5上の領域にまで延在するゲート電極となるべき導電体膜を、スパッタリング法などを用いて形成する。導電体膜の材料としては導電性を有する材料であれば金属など任意の材料を用いることができる。その後、エッチバックあるいはCMP法など任意の方法を用いて、溝6の内部以外の領域に形成された導電体膜の部分を除去する。この結果、溝6の内部を充填するような導電体膜が残存し、当該導電体膜によりゲート電極9が構成される。このようにして、図8に示す構造を得る。次に、ゲート電極9の上部表面、およびp型のコンタクト領域5上において露出しているゲート絶縁膜8の上部表面上を覆うように層間絶縁膜10図9参照を形成する。層間絶縁膜としては、絶縁性を有する材料であれば任意の材料を用いることができる。そして、層間絶縁膜10上に、パターンを有するレジスト膜を、フォトリソグラフィ法を用いて形成する。当該レジスト膜図示せずにはp型のコンタクト領域5上に位置する領域に開口パターンが形成されている。そして、このレジスト膜をマスクとして用いて、エッチングにより層間絶縁膜10およびゲート絶縁膜8を部分的にエッチングにより除去する。この結果、層間絶縁膜10およびゲート絶縁膜8には開口部11図9参照が形成される。この開口部11の底部においては、p型のコンタクト領域5およびn型ソースコンタクト層4の一部が露出した状態となる。その後、当該開口部11の内部を充填するとともに、上述したレジスト膜の上部表面上を覆うようにソース電極12図9参照となるべき導電体膜を形成する。その後、薬液などを用いてレジスト膜を除去することにより、レジスト膜上に形成されていた導電体膜の部分を同時に除去するリフトオフ。この結果、開口部11の内部に充填された導電体膜によりソース電極12を形成できる。このソース電極12はp型のコンタクト領域5およびn型ソースコンタクト層4とオーミック接触したオーミック電極である。また、基板1の裏面側耐圧保持層2が形成された主表面と反対側の表面側に、ドレイン電極14図9参照を形成する。ドレイン電極14としては、基板1とオーミック接触が可能な材料であれば任意の材料を用いることができる。このようにして、図9に示す構造を得る。その後、ソース電極12の上部表面に接触するとともに、層間絶縁膜10の上部表面上に延在するソース配線電極13図1参照、およびドレイン電極14の表面に形成された裏面保護電極15図1参照をそれぞれスパッタリング法などの任意の方法を用いて形成する。この結果、図1に示す半導体装置を得ることができる。次に、図10および図11を参照して、図1に示した本発明による半導体装置の製造方法の参考例を説明する。本発明による半導体装置の製造方法の参考例では、まず図2~図4に示した工程を実施する。その後、図4に示したマスク層17を除去する。次に、溝16の内部からn型ソースコンタクト層4の上部表面上にまで延在するように珪素からなるSi被膜21図10参照を形成する。この状態で、熱処理を行なうことにより、溝16の内周面およびn型ソースコンタクト層4の上部表面のSi被膜21と接触した領域において炭化珪素の再構成が起きる。このようにして、図10に示すように、溝の側壁が所定の結晶面03-3-8面となるように炭化珪素の再構成層22が形成される。この結果、図10に示すような構造を得る。この後、残存しているSi被膜21を除去する。Si被膜21の除去方法としては、たとえばHNO3とHF等の混合液ガスを用いたエッチングを用いることができる。その後、さらに上述した再構成層22をエッチングにより除去する。再構成層22を除去するためのエッチングとしては、ICP-RIEを用いることができる。この結果、図11に示すように傾斜した側面を有する溝6を形成できる。この後、先に説明した図6~図9に示した工程を実施することにより、図1に示した半導体装置を得ることができる。次に、図12を参照して、図1に示した半導体装置の変形例を説明する。図12に示した半導体装置は、基本的には図1に示した半導体装置と同様の構成を備えるが、溝6の形状が図1に示した半導体装置とは異なっている。具体的には、図12に示した半導体装置では、溝6の断面形状がV字状となっている。また、異なる観点から言えば、図12に示した半導体装置の溝6は、基板1の主表面に対して傾斜し互いに対向する側面が、その下部で直接接続された状態になっている。溝6の底部対向する側壁の下部が互いに接続された部分には、電界緩和領域7が形成されている。このような構成の半導体装置によっても、図1に示した半導体装置と同様の効果を得ることができる。さらに、図12に示した半導体装置では、溝6において図1に示したような平坦な底面が形成されていないため、図12に示した溝6の幅は図1に示した溝6の幅より狭くなっている。この結果、図12に示した半導体装置では、図1に示した半導体装置よりサイズを小さくすることが可能であり、半導体装置の微細化および高集積化に有利である。実施の形態2図13を参照して、本発明による半導体装置の実施の形態2を説明する。図13を参照して、本発明による半導体装置は、側面が傾斜した溝を利用した縦型のデバイスであるIGBTである。図13に示した半導体装置は、炭化珪素からなる導電型がp型の基板31と、炭化珪素からなり、導電型がp型であるバッファ層としてのp型エピタキシャル層36と、炭化珪素からなり、導電型がn型である耐圧保持層としてのn型エピタキシャル層32と、炭化珪素からなり、導電型がp型であるウェル領域に対応するp型半導体層33と、炭化珪素からなり、導電型がn型であるエミッタ領域に対応するn型ソースコンタクト層34と、炭化珪素からなり、導電型がp型であるコンタクト領域35と、ゲート絶縁膜8と、ゲート電極9と、層間絶縁膜10と、エミッタ電極に対応するソース電極12と、ソース配線電極13と、コレクタ電極に対応するドレイン電極14と、裏面保護電極15とを備える。p型エピタキシャル層36は、基板31の一方の主表面上に形成されている。p型エピタキシャル層36上にはn型エピタキシャル層32が形成されている。n型エピタキシャル層32上にはp型半導体層33が形成されている。p型半導体層33上には、n型ソースコンタクト層34が形成されている。このn型ソースコンタクト層34に取り囲まれるように、p型のコンタクト領域35が形成されている。n型ソースコンタクト層34、p型半導体層33およびn型エピタキシャル層32を部分的に除去することにより溝6が形成されている。溝6の側壁は基板31の主表面に対して傾斜した端面になっている。傾斜した端面により囲まれた凸部上部表面上にソース電極12が形成された凸形状部の平面形状はたとえば六角形になっている。この溝6の側壁および底壁上にはゲート絶縁膜8が形成されている。このゲート絶縁膜8はn型ソースコンタクト層34の上部表面上にまで延在している。このゲート絶縁膜8上であって、溝6の内部を充填するようにゲート電極9が形成されている。ゲート電極9の上部表面は、ゲート絶縁膜8においてn型ソースコンタクト層34の上部表面上に位置する部分の上面とほぼ同じ高さになっている。ゲート絶縁膜8のうちn型ソースコンタクト層34の上部表面上にまで延在する部分とゲート電極9とを覆うように層間絶縁膜10が形成されている。層間絶縁膜10とゲート絶縁膜8の一部とを除去することにより、n型ソースコンタクト層34の一部とp型のコンタクト領域35とを露出するように開口部11が形成されている。この開口部11の内部を充填するとともに、p型のコンタクト領域35およびn型ソースコンタクト層34の一部と接触するようにソース電極12が形成されている。ソース電極12の上部表面と接触するとともに、層間絶縁膜10の上部表面上に延在するようにソース配線電極13が形成されている。また、基板1において耐圧保持層2が形成された主表面とは反対側の裏面上には、図1に示した半導体装置と同様に、ドレイン電極14および裏面保護電極15が形成されている。図13に示した半導体装置においても、図1に示した半導体装置と同様に、溝6の側壁が傾斜するとともに、当該側壁は、n型エピタキシャル層32などを構成する炭化珪素の結晶型が六方晶の場合には実質的に03-3-8面および01-1-4面のいずれか一方となっている。また、n型エピタキシャル層32などを構成する炭化珪素の結晶型が立方晶の場合には、当該溝6の傾斜した側壁は実質的に100面となっている。この場合も、図1に示した半導体装置と同様の効果を得ることができる。次に、図13に示した半導体装置の動作を簡単に説明する。図13を参照して、ゲート電極9に負の電圧を印加し、当該負の電圧が閾値を超えると、ゲート電極9側方のゲート絶縁膜8に接するp型半導体層33の溝6に対向する端部領域チャネル領域に反転層が形成され、エミッタ領域であるn型ソースコンタクト層34と耐圧保持層であるn型エピタキシャル層32とが電気的に接続される。これにより、エミッタ領域であるn型ソースコンタクト層34から耐圧保持層であるn型エピタキシャル層32に正孔が注入され、これに対応して基板31からバッファ層であるp型エピタキシャル層36を介して電子がn型エピタキシャル層32に供給される。その結果、IGBTがオン状態となり、n型エピタキシャル層32に伝導度変調が生じてエミッタ電極であるソース電極12コレクタ電極であるドレイン電極14間の抵抗が低下した状態で電流が流れる。一方、ゲート電極9に印加される上記負の電圧が閾値以下の場合、上記チャネル領域に反転層が形成されないため、n型エピタキシャル層32とp型半導体層33との間が、逆バイアスの状態に維持される。その結果、IGBTがオフ状態となり、電流は流れない。図14~図21を参照して、本発明による半導体装置の実施の形態2の製造方法を説明する。まず、図14を参照して、炭化珪素からなる基板31の主表面上に、導電型がp型であって炭化珪素からなるp型エピタキシャル層36を形成する。そして、p型エピタキシャル層36上に導電型がn型である炭化珪素のn型エピタキシャル層32を形成する。当該n型エピタキシャル層32は耐圧保持層となる。p型エピタキシャル層36およびn型エピタキシャル層32を形成するためのエピタキシャル成長は、たとえば原料ガスとしてシランSiH4とプロパンC3H8との混合ガスを用い、キャリアガスとしてたとえば水素ガスH2を用いたCVD法により実施することができる。また、このとき、導電型がp型の不純物としては、たとえばアルミニウムAlなどを導入し、導電型がn型の不純物としてたとえば窒素NやリンPを導入することが好ましい。次に、n型エピタキシャル層32の上部表面層にイオン注入を行なうことにより、p型半導体層33およびn型ソースコンタクト層34を形成する。p型半導体層33を形成するためのイオン注入においては、たとえばアルミニウムAlなどの導電型がp型の不純物をイオン注入する。このとき、注入するイオンの加速エネルギーを調整することによりp型半導体層33が形成される領域の深さを調整することができる。次に導電型がn型の不純物を、p型半導体層33が形成されたn型エピタキシャル層32へイオン注入することにより、n型ソースコンタクト層34を形成する。n型の不純物としてはたとえばリンなどを用いることができる。このようにして、図15に示す構造を得る。次に、図16に示すように、n型ソースコンタクト層34の上部表面上にマスク層17を形成する。マスク層17として、たとえばシリコン酸化膜などの絶縁膜を用いることができる。マスク層17の形成方法としては、図4において説明したマスク層17の製造方法と同様の方法を用いることができる。この結果、図16に示した溝16が形成されるべき領域に開口パターンを有するマスク層17が形成される。そして、このマスク層17をマスクとして用いて、n型ソースコンタクト層34、p型半導体層33およびn型エピタキシャル層32の一部をエッチングにより除去する。エッチングの方法などは、図4に示した工程と同様の方法を用いることができる。このようにして、図16に示す構造を得る。次に、n型エピタキシャル層32、p型半導体層33およびn型ソースコンタクト層34において所定の結晶面を表出させる熱エッチング工程を実施する。この熱エッチング工程の条件は、図5を参照して説明した熱エッチング工程の条件と同様の条件を用いることができる。この結果、図17に示すように基板31の主表面に対して傾斜した側面20を有する溝6を形成することができる。なお、この側面20に表出する結晶面の面方位はたとえば03-3-8となっている。このようにして、図17に示すような構造を得る。次に、マスク層17をエッチングなど任意の方法により除去する。その後、図6に示した工程と同様に、溝6の内部からn型ソースコンタクト層34の上部表面上にまで延在するように、所定のパターンを有するレジスト膜図示せずを、フォトリソグラフィ法を用いて形成する。レジスト膜としては、溝6の底部およびn型ソースコンタクト層34の上部表面の一部に開口パターンが形成されているものを用いる。そして、このレジスト膜をマスクとして用いて、導電型がp型の不純物をイオン注入することにより、溝6の底部に電界緩和領域7を形成し、n型ソースコンタクト層34の一部領域に導電型がp型のコンタクト領域35を形成する。その後レジスト膜を除去する。この結果、図18に示すような構造を得る。そして、上述したイオン注入により注入された不純物を活性化するための活性化アニール工程を実施する。この活性化アニール工程においては、すでに説明した本発明の実施の形態1の場合と同様に、炭化珪素からなるエピタキシャル層の表面具体的には溝6の側面20上に特にキャップ層を形成することなくアニール処理を実施する。なお、上述したキャップ層を形成したうえで活性化アニール工程を実施してもよい。また、たとえばn型ソースコンタクト層34およびp型のコンタクト領域35の上部表面上のみにキャップ層を設けた構成として、活性化アニール処理を実施してもよい。次に、図19に示すように、溝6の内部からn型ソースコンタクト層34およびp型のコンタクト領域35の上部表面上にまで延在するようにゲート絶縁膜8を形成する。ゲート絶縁膜8の材質や形成方法は、図7におけるゲート絶縁膜8の材質や形成方法と同様である。このようにして、図19に示す構造を得る。次に、図20に示すように、溝6の内部を充填するように、ゲート絶縁膜8上にゲート電極9を形成する。ゲート電極9の形成方法としては、図8に示したゲート電極9の形成方法と同様の形成方法を用いることができる。このようにして、図20に示す構造を得る。次に、ゲート電極9の上部表面、およびp型のコンタクト領域35上において露出しているゲート絶縁膜8の上部表面上を覆うように層間絶縁膜10図21参照を形成する。層間絶縁膜10としては、絶縁性を有する材料であれば任意の材料を用いることができる。そして、図9に示した工程と同様に、層間絶縁膜10およびゲート絶縁膜8には開口部11図21参照が形成される。当該開口部11の形成方法は、図9における開口部の形成方法と同様である。この開口部11の底部においては、p型のコンタクト領域35およびn型ソースコンタクト層34の一部が露出した状態となる。その後、図9において説明した方法と同様の方法を用いて、開口部11の内部に充填された導電体膜によりソース電極12を形成する。このソース電極12はp型のコンタクト領域35およびn型ソースコンタクト層34とオーミック接触したオーミック電極である。また、基板31の裏面側n型エピタキシャル層32が形成された主表面と反対側の表面側に、ドレイン電極14図21参照を形成する。ドレイン電極14としては、基板31とオーミック接触が可能な材料であれば任意の材料を用いることができる。このようにして、図21に示す構造を得る。その後、ソース電極12の上部表面に接触するとともに、層間絶縁膜10の上部表面上に延在するソース配線電極13図13参照、およびドレイン電極14の表面に形成された裏面保護電極15図13参照をそれぞれスパッタリング法などの任意の方法を用いて形成する。この結果、図13に示す半導体装置を得ることができる。次に、図22を参照して、図13に示した半導体装置の変形例を説明する。図22に示した半導体装置は、基本的には図13に示した半導体装置と同様の構成を備えるが、溝6の形状が図13に示した半導体装置とは異なっている。具体的には、図22に示した半導体装置では、溝6の断面形状が図12に示した半導体装置と同様に、V字状となっている。溝6の底部対向する側壁の下部が互いに接続された部分には、電界緩和領域7が形成されている。このような構成の半導体装置によっても、図13に示した半導体装置と同様の効果を得ることができる。さらに、図22に示した半導体装置では、溝6において図13に示したような平坦な底面が形成されていないため、図22に示した溝6の幅は図13に示した溝6の幅より狭くなっている。この結果、図22に示した半導体装置では、図13に示した半導体装置よりサイズを小さくすることが可能であり、半導体装置の微細化および高集積化に有利である。実施の形態3図23を参照して、本発明による半導体装置の実施の形態3を説明する。図23を参照して、本発明による半導体装置は、PiNダイオードであって、炭化珪素からなる基板1と、導電型がn型であって、基板1における導電性不純物の濃度よりも低い導電性不純物濃度を有し、表面にリッジ構造を有するnエピタキシャル層42と、nエピタキシャル層42の表面に形成されたリッジ構造44中に形成され、nエピタキシャル層42と接続されたp半導体層43と、リッジ構造44の周囲に形成されたガードリング45とを備える。基板1は、炭化珪素からなり、導電型がn型である。nエピタキシャル層42は、基板1の主表面上に形成されている。nエピタキシャル層42の表面には、側面20が基板1の主表面に対して傾斜しているリッジ構造44が形成されている。リッジ構造44の上部表面を含む層には導電型がp型であるp半導体層43が形成されている。このリッジ構造44の周囲を取囲むように、導電型がp型の領域であるガードリング45が形成されている。ガードリング45は、リッジ構造44を囲むように環状に形成されている。リッジ構造44の側面20は、特定の結晶面たとえば03-3-8面により構成されている。つまり、リッジ構造44は、上述した特定の結晶面03-3-8面と等価な6つの面によって構成されている。このため、リッジ構造44の上部表面や底部の平面形状は六角形状となっている。このような構造の半導体装置においても、リッジ構造44の側面20が図1に示した溝6の側面20と同様に安定な結晶面となっていることから、他の結晶面が当該側面20となっている場合より、当該側面20からのリーク電流を十分低減できる。次に、図23に示した半導体装置の製造方法を説明する。図23に示した半導体装置の製造方法としては、まず炭化珪素からなる基板1を準備する。基板1としてはたとえば結晶型が六方晶の炭化珪素からなる基板を用いる。この基板1の主表面上にエピタキシャル成長法を用いてnエピタキシャル層42を形成する。このnエピタキシャル層42の表面層に導電型がp型の不純物をイオン注入することにより、p半導体層43となるべきp型の半導体層を形成する。その後、リッジ構造44図23参照となるべき領域にシリコン酸化膜からなる島状のマスクパターンを形成する。このマスクパターンの平面形状はたとえば六角形状としてもよいが、他の任意の形状たとえば丸や四角などとしてもよい。そして、このマスクパターンが形成された状態で、p半導体層43およびnエピタキシャル層42を部分的にエッチングにより除去する。この結果、マスクパターンの下にリッジ構造44となるべき凸部が形成された状態となる。そして、上述した本発明の実施の形態1における図5に示した工程と同様に熱エッチング工程を実施することにより、凸部の側面をエッチングにより除去し、図23に示した傾斜する側面20を得る。その後、マスクパターンを除去する。さらに、全体を覆うように所定のパターンを有するレジスト膜を形成する。当該レジスト膜には、ガードリング45となるべき領域に開口パターンが形成されている。このレジスト膜をマスクとして用いて、nエピタキシャル層42に導電型がp型の不純物を注入することにより、ガードリング45を形成する。その後、レジスト膜を除去する。そして、ガードリング45を形成するための上記イオン注入後に、活性化アニール処理を行なう、当該活性化アニール処理においては、少なくとも側面20を覆うようなキャップ層を形成することなく加熱処理をおこなってもよい。この結果、図23に示す半導体装置を得ることができる。次に、図24を参照して、図23に示した半導体装置の変形例を説明する。図24に示した半導体装置は、基本的には図23に示した半導体装置と同様の構造を備えるが、ガードリング45図23参照に代えてJTEJunctionTerminationExtension領域46が形成されている点が異なる。JTE領域46は、導電型がp型の領域である。このようなJTE領域46も、図23に示したガードリング45と同様にイオン注入および活性化アニールを実施することにより形成することができる。そして、図23に示した半導体装置の製造方法と同様に、図24に示した半導体装置の製造方法においても、JTE領域46を形成するためのイオン注入後の活性化アニール処理においては、少なくとも側面20を覆うようなキャップ層を形成することなく活性化アニール処理を実施する。このようにしても、側面20は安定な結晶面たとえば03-3-8面によって構成されているため、当該活性アニールによっても側面20の表面が荒れるといった問題は発生しない。上述した実施の形態と一部重複する部分もあるが、本発明の特徴的な構成を以下に列挙する。この発明に従った半導体装置は、図1、図13、図23、図24などに示すように、主表面を有する基板1、31と、炭化珪素層図1の耐圧保持層2、半導体層3、n型ソースコンタクト層4、およびp型のコンタクト領域5、あるいは図13のn型エピタキシャル層32、p型半導体層33、n型ソースコンタクト層34、p型のコンタクト領域35、あるいは図23および図24のnエピタキシャル層42およびp半導体層43とを備える。炭化珪素層は、基板1、31の主表面上に形成される。炭化珪素層は、主表面に対して傾斜した端面である側面20を含む。側面20は、炭化珪素層の結晶型が六方晶の場合には実質的に03-3-8面および01-1-4面のいずれか一方を含み、炭化珪素層の結晶型が立方晶の場合には実質的に100面を含む。このようにすれば、炭化珪素層に形成される側面20が実質的に上記03-3-8面、01-1-4面および100面のいずれかになっているため、これらのいわゆる半極性面となっている側面20を半導体装置の能動領域たとえばチャネル領域として利用することができる。そして、これらの側面20は安定な結晶面であるため、当該側面20をチャネル領域などの能動領域に利用した場合、他の結晶面たとえば0001面をチャネル領域に利用した場合より、リーク電流を十分低減できるとともに、高い耐圧を得ることができる。なお、本明細書において、溝6の側面20が上記03-3-8面、01-1-4面および100面のいずれかになっているという場合には、当該溝6の側面を構成する結晶面が複数存在し、それらの複数の結晶面に上記03-3-8面、01-1-4面および100面のいずれかが含まれる、という場合を含んでいる。以下、溝6の側面が03-3-8面となっている場合を例にして具体的に説明する。本発明において03-3-8面とは、図25に示すように、微視的には、たとえば溝6の側面において、面方位03-3-8を有する面56a第1の面と、面56aにつながりかつ面56aの面方位と異なる面方位を有する面56b第2の面とが交互に設けられることによって構成された、化学的に安定な面も含む。ここで微視的とは、原子間隔の2倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。好ましくは面56bは面方位0-11-1を有する。また、図25における面56bの長さ幅は、たとえばSi原子またはC原子の原子間隔の2倍であってもよい。また、溝の側面が01-1-4面となっている場合を例にして説明すれば、本発明において01-1-4面とは、図25に示すように、微視的には、面方位01-1-4を有する面56a第1の面と、面56aにつながりかつ面56aの面方位と異なる面方位を有する面56b第2の面とが交互に設けられることによって構成された、化学的に安定な面も含む。また、溝の側面が100面となっている場合を例にして説明すれば、本発明において100面とは、図25に示すように、微視的には、面方位100を有する面56a第1の面と、面56aにつながりかつ面56aの面方位と異なる面方位を有する面56b第2の面とが交互に設けられることによって構成された、化学的に安定な面も含む。上記半導体装置において、側面20は図1や図13に示すように能動領域を含んでいてもよい。また、上記半導体装置において、具体的には能動領域はチャネル領域を含む。この場合、上述したリーク電流の低減や高耐圧といった特性を確実に得ることができる。上記半導体装置において、炭化珪素層は、基板1、31と対向する面と反対側に位置する主表面において、図23および図24に示すように、上記側面20が側面を構成するメサ構造を含んでいてもよい。メサ構造中にPN接合部図23や図24のnエピタキシャル層42とp半導体層43との接合部が形成されていてもよい。この場合、メサ構造の側壁である側面20が上述した結晶面となっているので、当該側面20からのリーク電流を低減できる。上記半導体装置において、図24に示すように、側面20の少なくとも一部は終端構造JTE領域46を構成してもよい。この場合、側面20に形成された終端構造におけるリーク電流を低減するとともに、当該終端構造の高耐圧化を図ることができる。また、この発明に従った半導体装置の製造方法は、図3や図15に示すように炭化珪素層が形成された基板1、31を準備する工程と、図4および図5、あるいは図16および図17に示すように炭化珪素層の主表面に対して傾斜した端面側面20を形成する工程と、図6~図11、あるいは図18~図21に示すように、当該端面側面20を利用して、半導体装置に含まれる構造を形成する工程とを備える。端面側面20を形成する工程では、炭化珪素層に、酸素および塩素を含有する反応ガスを接触させながら、炭化珪素層を加熱して、炭化珪素層の主表面を部分的にエッチングにより除去することにより、炭化珪素層の主表面たとえば図5、図17のn型ソースコンタクト層4、34の上部表面に対して傾斜した端面側面20を形成する。端面側面20は、炭化珪素層の結晶型が六方晶の場合には実質的に03-3-8面および01-1-4面のいずれか一方を含み、炭化珪素層の結晶型が立方晶の場合には実質的に100面を含む。この場合、本発明による半導体装置を容易に製造することができる。また、この発明に従った基板の加工方法は、図3や図15に示すように炭化珪素層が形成された基板1、31を準備する工程と、図4、図5または図16および図17に示すように炭化珪素層の主表面に対して傾斜した端面側面20を形成する工程とを備える。端面側面20を形成する工程では、炭化珪素層に、酸素および塩素を含有する反応ガスを接触させながら、炭化珪素層を加熱して、炭化珪素層の主表面を部分的にエッチングにより除去することにより、炭化珪素層の主表面に対して傾斜した側面20を形成する。側面20は、炭化珪素層の結晶型が六方晶の場合には実質的に03-3-8面および01-1-4面のいずれか一方を含み、炭化珪素層の結晶型が立方晶の場合には実質的に100面を含む。この場合、上述した結晶面を含む側面20を有する炭化珪素層が形成された基板を容易に得ることができる。上記半導体装置の製造方法または上記基板の加工方法は、端面側面20を形成する工程に先立って、図4や図16に示すように、炭化珪素層の主表面上に、パターンを有するマスク層17を形成する工程をさらに備えていてもよい。端面側面20を形成する工程では、マスク層17をマスクとして用いてエッチングを行なってもよい。この場合、マスク層17のパターンの位置によって、形成される側面20の位置を制御することができる。このため、形成される半導体装置のレイアウトの自由度を高めることができる。また、マスク層17をマスクとして用いた上記エッチングによって予め炭化珪素層の一部を除去しておき、その後、図5や図17に示すように、酸素および塩素を含有する反応ガスを接触させながら、前記炭化珪素層を加熱することにより、前記炭化珪素層の主表面を部分的にエッチング熱エッチングにより除去することが好ましい。この場合、側面20を形成するための熱エッチングに要する時間を、マスク層17をマスクとした上記エッチングを予め行なわない場合より短くできる。上記半導体装置の製造方法または上記基板の加工方法にて、端面側面20を形成する工程において用いる反応ガスでは、塩素の流量に対する酸素の流量の比率が0.25以上2.0以下であってもよい。この場合、上記03-3-8面、01-1-4面または100面を含む端面を確実に形成することができる。上記半導体装置の製造方法または上記基板の加工方法では、端面側面20を形成する工程において炭化珪素層を加熱する温度が700°C以上1200°C以下であってもよい。また、上記加熱する温度の下限は800°C、より好ましくは900°Cとすることができる。また、上記加熱する温度の上限はより好ましくは1100°C、さらに好ましくは1000°Cとしてもよい。この場合、上記03-3-8面、01-1-4面または100面を含む端面を形成する熱エッチング工程でのエッチング速度を十分実用的な値とすることができるので、当該工程の処理時間を十分短くすることができる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。