"化合物半導体積層構造を備えており、前記化合物半導体積層構造の少なくともバッファ層において局所的に、前記バッファ層の他の部位よりも抵抗値の高い領域が形成されていることを特徴とする化合物半導体装置。前記化合物半導体積層構造の上方に形成された電極を更に含み、前記領域は、前記化合物半導体積層構造の少なくとも前記バッファ層において、前記電極の下方に位置整合する部位に局所的に形成されることを特徴とする請求項1に記載の化合物半導体装置。前記領域は、不純物が導入されて形成されることを特徴とする請求項1又は2に記載の化合物半導体装置。前記化合物半導体積層構造が形成される基板を更に含むことを特徴とする請求項1~3のいずれか1項に記載の化合物半導体装置。前記基板の裏面に凹部が形成されており、前記化合物半導体積層構造の前記凹部に位置整合する部位に前記領域が形成されていることを特徴とする請求項4に記載の化合物半導体装置。化合物半導体積層構造を備えた化合物半導体装置の製造方法であって、前記化合物半導体積層構造の裏面から、前記化合物半導体積層構造の少なくともバッファ層に不純物を導入し、前記バッファ層の抵抗値を高くすることを特徴とする化合物半導体装置の製造方法。前記化合物半導体積層構造が形成される基板を薄化加工する工程を更に含み、前記薄化加工の後、前記化合物半導体積層構造に前記不純物を導入することを特徴とする請求項6に記載の化合物半導体装置の製造方法。少なくとも前記バッファ層に、局所的に前記不純物を導入し、前記バッファ層の他の部位よりも抵抗値の高い領域を形成することを特徴とする請求項6又は7に記載の化合物半導体装置の製造方法。前記化合物半導体積層構造の上方に電極を形成する工程を更に含み、前記領域を、前記電極の下方に位置整合する部位に局所的に形成することを特徴とする請求項8に記載の化合物半導体装置の製造方法。前記化合物半導体積層構造が形成される基板の裏面に凹部を形成する工程を更に含み、前記基板の裏面から前記化合物半導体積層構造に前記不純物を導入して前記領域を形成することを特徴とする請求項8又は9に記載の化合物半導体装置の製造方法。窒化物半導体を用いた半導体デバイスに共通する重要な課題として、オフリーク電流の低減がある。GaNは結晶欠陥や不純物混入等に起因してn型化し易く、バッファ層、或いは電子走行層であるGaNのチャネル領域の一部を介して電流のリークが発生することが問題である。オフリーク電流を低減する手法として、バッファ層の成長の際に、Fe等の不純物をドープして高抵抗化することが挙げられる。しかしながら、結晶成長におけるバッファ層は極めて重要であり、バッファ層を不純物ドーピング層とすることで、電子走行層及び電子供給層等の結晶性を劣化させ、デバイス特性の劣化を招来するという問題がある。本発明は、上記の課題に鑑みてなされたものであり、バッファ層の結晶成長時に高抵抗化の不純物をドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層を高抵抗化してオフリーク電流を確実に抑制し、信頼性の高い高耐圧の化合物半導体装置及びその製造方法を提供することを目的とする。化合物半導体装置の一態様は、化合物半導体積層構造を備えており、前記化合物半導体積層構造の少なくともバッファ層において局所的に、前記バッファ層の他の部位よりも抵抗値の高い領域が形成されている。化合物半導体装置の製造方法の一態様は、化合物半導体積層構造の裏面から、前記化合物半導体積層構造の少なくともバッファ層に不純物を導入し、前記バッファ層の抵抗値を高くする。上記の諸態様によれば、バッファ層の結晶成長時に高抵抗化の不純物をドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層を高抵抗化してオフリーク電流を確実に抑制し、信頼性の高い高耐圧の化合物半導体装置が実現する。第1の実施形態本実施形態では、化合物半導体装置として、窒化物半導体のAlGaN/GaNHEMTを開示する。図1~図4は、第1の実施形態によるAlGaN/GaNHEMTの製造方法を工程順に示す概略断面図である。先ず、図1aに示すように、成長用基板として例えばSi基板1上に、化合物半導体積層構造2を形成する。成長用基板としては、Si基板の代わりに、SiC基板、サファイア基板、GaAs基板、GaN基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。化合物半導体積層構造2は、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eを有して構成される。完成したAlGaN/GaNHEMTでは、その動作時において、電子走行層2bの電子供給層2d正確には中間層2cとの界面近傍に2次元電子ガス2DEGが発生する。この2DEGは、電子走行層2bの化合物半導体ここではGaNと電子供給層2dの化合物半導体ここではAlGaNとの格子定数の相違に基づいて生成される。詳細には、Si基板1上に、例えば有機金属気相成長MOVPE:MetalOrganicVaporPhaseEpitaxy法により、以下の各化合物半導体を成長する。MOVPE法の代わりに、分子線エピタキシーMBE:MolecularBeamEpitaxy法等を用いても良い。Si基板1上に、AlNを5nm程度の厚みに、iインテンショナリアンドープ-GaNを1μm程度の厚みに、i-AlGaNを5nm程度の厚みに、n-AlGaNを30nm程度の厚みに、n-GaNを3nm程度の厚みに順次成長する。これにより、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eが形成される。バッファ層2aとしては、AlNの代わりにAlGaNを用いたり、低温成長でGaNを成長するようにしても良い。AlN、GaN、AlGaN、及びGaNの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Al源であるトリメチルアルミニウムガス、Ga源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、100ccm~10LM程度とする。また、成長圧力は50Torr~300Torr程度、成長温度は1000°C~1200°C程度とする。GaN、AlGaNをn型として成長する際には、n型不純物として例えばSiを含む例えばSiH4ガスを所定の流量で原料ガスに添加し、GaN及びAlGaNにSiをドーピングする。Siのドーピング濃度は、1×1018/cm3程度~1×1020/cm3程度、例えば5×1018/cm3程度とする。続いて、図1bに示すように、素子分離構造3を形成する。図2a以降では、素子分離構造3の図示を省略する。詳細には、化合物半導体積層構造2の素子分離領域に、例えばアルゴンArを注入する。これにより、化合物半導体積層構造2及びSi基板1の表層部分に素子分離構造3が形成される。素子分離構造3により、化合物半導体積層構造2上で活性領域が画定される。なお、素子分離は、上記の注入法の代わりに、例えばSTIShallowTrenchIsolation法を用いて行っても良い。このとき、化合物半導体積層構造2のドライエッチングには、例えば塩素系のエッチングガスを用いる。続いて、図1cに示すように、ソース電極4及びドレイン電極5を形成する。詳細には、先ず、化合物半導体積層構造2の表面におけるソース電極及びドレイン電極の形成予定位置電極形成予定位置に電極用リセス2A,2Bを形成する。化合物半導体積層構造2の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造2の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電子供給層2dの表面が露出するまで、キャップ層2eの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層2dの表面の電極形成予定位置を露出する電極用リセス2A,2Bが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。なお、電極用リセス2A,2Bは、キャップ層2eの途中までエッチングして形成しても、また電子供給層2d以降までエッチングして形成しても良い。レジストマスクは、灰化処理等により除去される。ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体積層構造2上に塗布し、電極用リセス2A,2Bを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばTa/Alを、例えば蒸着法により、電極用リセス2A,2Bを露出させる開口内を含むレジストマスク上に堆積する。Taの厚みは20nm程度、Alの厚みは200nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTa/Alを除去する。その後、Si基板1を、例えば窒素雰囲気中において400°C~1000°C程度の温度、例えば600°C程度で熱処理し、残存したTa/Alを電子供給層2dとオーミックコンタクトさせる。Ta/Alの電子供給層2dとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス2A,2Bを電極材料の一部で埋め込むソース電極4及びドレイン電極5が形成される。続いて、図2aに示すように、化合物半導体積層構造2にゲート電極の電極用リセス2Cを形成する。詳細には、先ず、化合物半導体積層構造2の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定位置電極形成予定位置に相当する化合物半導体積層構造2の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極形成予定位置における、キャップ層2e及び電子供給層2dの一部をドライエッチングして除去する。これにより、キャップ層2e及び電子供給層2dの一部まで掘り込まれた電極用リセス2Cが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。なお、電極用リセス2Cは、キャップ層2eの途中までエッチングして形成しても、また電子供給層2dのより深い箇所までエッチングして形成しても良い。レジストマスクは、灰化処理等により除去される。続いて、図2bに示すように、ゲート絶縁膜6を形成する。詳細には、電極用リセス2Cの内壁面を覆うように、化合物半導体積層構造2上に絶縁材料として例えばAl2O3を堆積する。Al2O3は、例えば原子層堆積法AtomicLayerDeposition:ALD法により膜厚2nm~200nm程度、ここでは10nm程度に堆積する。これにより、ゲート絶縁膜6が形成される。なお、Al2O3の堆積は、ALD法の代わりに、例えばプラズマCVD法又はスパッタ法等で行うようにしても良い。また、Al2O3を堆積する代わりに、Alの窒化物又は酸窒化物を用いても良い。それ以外にも、Si,Hf,Zr,Ti,Ta,Wの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。続いて、図2cに示すように、ゲート電極7を形成する。詳細には、先ず、ゲート電極及びフィールドプレート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストをゲート絶縁膜6上に塗布し、ゲート絶縁膜6の電極用リセス2Cの部分を露出させる各開口を形成する。以上により、当該各開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばNi/Auを、例えば蒸着法により、ゲート絶縁膜6の電極用リセス2Cの部分を露出させる開口内を含むレジストマスク上に堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したNi/Auを除去する。以上により、電極用リセス2C内をゲート絶縁膜6を介して電極材料の一部で埋め込むゲート電極7が形成される。本実施形態では、ゲート絶縁膜6を有するMIS型のAlGaN/GaNHEMTを例示するが、ゲート絶縁膜6を有さずゲート電極7が化合物半導体積層構造2と直接的に接触する、ショットキー型のAlGaN/GaNHEMTを作製するようにしても良い。また、電極用リセス2C内にゲート電極7を形成するゲートリセス構造を採用することなく、リセスのない化合物半導体積層構造2上に、ゲート絶縁膜を介して、或いは直接的に、ゲート電極を形成しても良い。続いて、図3a又は図4aに示すように、Si基板1の裏面1aを薄化加工する。詳細には、Si基板1を裏面1aから例えば化学機械研磨ChemicalMechanicalPolishing:CMP、又はドライエッチング、ウェットエッチング等により加工し、0μm~50μm程度の範囲内の所定厚みまで薄化する。0μmの厚みとは、Si基板1を完全に除去した状態を言う。Si基板1の完全除去を行う場合には、例えばフッ素系ガスをエッチングガスに用いたドライエッチングで、バッファ層2aの裏面をエッチングストッパーとすることにより、実現可能である。また、例えばフッ酸及び硝酸の混合液をエッチング液に用いたウェットエッチングでも、Si基板1をバッファ層2aに対して選択的に完全除去することができる。Si基板1を例えば50μm程度の厚みに残存させた場合を図3aに、Si基板1を完全に除去した場合を図4aにそれぞれ示す。続いて、図3b又は図4bに示すように、Si基板1の裏面1a又はバッファ層2aの裏面2aaに不純物をイオン注入する。詳細には、Si基板1の裏面1a又はバッファ層2aの裏面2aaに、バッファ層2aを高抵抗化する電気抵抗値を高くする不純物をイオン注入する。このイオン注入により、裏面1a又は裏面2aaから、バッファ層2a及び電子走行層2bの一部まで不純物が導入され、導入部位に高抵抗領域8が形成される。不純物としては、Fe,C,B,Ti,Crの各イオンのうちから選ばれた少なくとも1種類、ここではFeイオンを用いる。イオン注入の条件は、例えばドーズ量を1×1013/cm2~1×1015/cm2程度、加速エネルギーを50keV~1000keV程度とする。図3aに続いてSi基板1の裏面1aからイオン注入する場合を図3bに、図4aに続いてバッファ層2aの裏面2aaからイオン注入する場合を図4bにそれぞれ示す。図3aの場合には、Si基板1を透過させる分だけ、Feイオンの加速エネルギーを大きく設定することを要する。このイオン注入の加速エネルギーは、注入深さの決定因子であるため、結晶構造の厚みに合わせて任意に選んで良い。例えば、本実施形態のように、バッファ層2aを5nm、電子走行層2bを1μm程度、中間層2cを5nm程度、電子供給層2dを30nm程度、キャップ層2eを3nm程度の各厚みに形成した場合について検討する。この場合には、例えばFeイオンをドーズ量31×1014/cm2程度、加速エネルギー500keV程度でイオン注入すれば、概ねの注入深さは200nm~300nm程度となる。従って、バッファ層2a及び電子走行層2bの一部電子走行層2bの中間層2cとの界面近傍に発生する2DEGに至らない程度の下層部位まで、Feイオンを注入して高抵抗化することができる。AlGaN/GaNHEMTでは、バッファ層2aが、オフリーク電流の経路となる主な箇所となる。そのため、バッファ層2aを含むようにバッファ層2aから電子走行層2bの一部に到るまで高抵抗領域8を形成して高抵抗化することにより、オフリーク電流を効率良く確実に抑制することができる。なお、図3a,b又は図4a,bの一連工程の実行は、ゲート電極7の形成後に限定されるものではない。例えば、化合物半導体積層構造2を成長形成した直後に当該工程を行うようにしても良い。また、特に図3aでSi基板1を完全に除去した場合には、その後の例えばダイシング工程等において、素子上に所定の補強部材を被覆し、素子の損壊等を防止することが考えられる。しかる後、層間絶縁膜の形成、ソース電極4、ドレイン電極5、ゲート電極7と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるAlGaN/GaNHEMTが形成される。以上説明したように、本実施形態では、バッファ層2aの高抵抗化高抵抗領域8の形成をイオン注入により行う。高抵抗領域8は、裏面1a又は2aaからの深さ方向でバッファ層2a及び電子走行層2bの一部まで形成され、電子走行層2bの上層部位及びその上の中間層2c、電子供給層2dには形成されない。そのため、バッファ層の成長の際にFe等をドープする場合と異なり、電子走行層2b及び電子供給層2d等の結晶性を劣化させる懸念がない。即ち、本実施形態によれば、バッファ層2aの結晶成長時に高抵抗化の不純物をドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層2aを高抵抗化してオフリーク電流を確実に抑制し、信頼性の高い高耐圧のAlGaN/GaNHEMTが実現する。第2の実施形態本実施形態では、第1の実施形態と同様にAlGaN/GaNHEMTの構成及び製造方法を開示するが、高抵抗領域形成のためのイオン注入工程が異なる点で相違する。なお、第1の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。図5及び図6は、第2の実施形態によるAlGaN/GaNHEMTの製造方法の主要工程を示す概略断面図である。本実施形態では、第1の実施形態と同様に、先ず図1a~図2cの諸工程を経る。このとき、化合物半導体積層構造2の電極用リセス2C内にはゲート絶縁膜6を介してゲート電極7が形成される。続いて、第1の実施形態と同様に、図3a又は図4aの工程を実行する。これにより、Si基板1が所定厚みに残存図3a、或いは完全に除去される図4a。続いて、図5a又は図6aに示すように、Si基板1の裏面1a又はバッファ層2aの裏面2aaに、レジストマスク11を形成する。詳細には、Si基板1の裏面1a又はバッファ層2aの裏面2aaに、レジストを塗布し、リソグラフィーにより加工する。これにより、Si基板1の裏面1a又はバッファ層2aの裏面2aaのゲート電極7に位置整合する部位、即ちチャネルに位置整合する部位を露出する開口11aを有するレジストマスク11が形成される。Si基板1の裏面1a上にレジストマスク11を形成する場合を図5aに、バッファ層2aの裏面2aa上にレジストマスク11を形成する場合を図6aにそれぞれ示す。続いて、図5b又は図6bに示すように、Si基板1の裏面1a又はバッファ層2aの裏面2aaに不純物をイオン注入する。詳細には、レジストマスク11をイオン注入のマスクとして用いて、Si基板1の裏面1a又はバッファ層2aの裏面2aaに、バッファ層2aを高抵抗化する不純物をイオン注入する。このイオン注入により、開口11aに露出する裏面1aから、又は開口11aに露出する裏面2aaから、バッファ層2a及び電子走行層2bの一部まで不純物が導入される。これにより、バッファ層2a及び電子走行層2bの一部で開口11aに整合する箇所に、局所的な高抵抗領域9が形成される。不純物としては、Fe,C,B,Ti,Crの各イオンのうちから選ばれた少なくとも1種類、ここではFeイオンを用いる。イオン注入の条件は、例えばドーズ量を1×1013/cm2~1×1015/cm2程度、加速エネルギーを50keV~1000keV程度とする。AlGaN/GaNHEMTでは、バッファ層2aが、オフリーク電流の経路となる主な箇所となる。そのため、バッファ層2aを含むようにバッファ層2aから電子走行層2bの一部に到るまで高抵抗領域9を形成して高抵抗化することにより、オフリーク電流を効率良く確実に抑制することができる。図5aに続いてSi基板1の裏面1aからイオン注入する場合を図5bに、図6aに続いてバッファ層2aの裏面2aaからイオン注入する場合を図6bにそれぞれ示す。図5aの場合には、Si基板1を透過させる分だけ、Feイオンの加速エネルギーを大きく設定することを要する。レジストマスク11は、灰化処理又はウェットエッチング等により除去される。以上により、図5c又は図6cに示す形成状態が得られる。なお、図3a、図5a,b又は、図4a、図6a,bの一連工程の実行は、ゲート電極7の形成後に限定されるものではない。例えば、化合物半導体積層構造2を成長形成した直後に当該工程を行うようにしても良い。しかる後、層間絶縁膜の形成、ソース電極4、ドレイン電極5、ゲート電極7と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるAlGaN/GaNHEMTが形成される。以上説明したように、本実施形態では、バッファ層2aの高抵抗化高抵抗領域9の形成をイオン注入により行う。高抵抗領域9は、裏面1a又は2aaからの深さ方向でバッファ層2a及び電子走行層2bの一部まで形成され、電子走行層2bの上層部位及びその上の中間層2c、電子供給層2dには形成されない。そのため、バッファ層の成長の際にFe等をドープする場合と異なり、電子走行層2b及び電子供給層2d等の結晶性を劣化させる懸念がない。また、高抵抗領域9は、幅方向で上方のチャネル領域に位置整合する部位のみに局所的に形成される。バッファ層2aのうちで主にチャネル領域下に相当する箇所は、オフリーク電流の経路となり得る。本実施形態では、当該箇所に高抵抗領域9を形成するため、イオン注入によるバッファ層2aの結晶破壊を可及的に抑えて、オフリーク電流を実効的に抑制することができる。即ち、本実施形態によれば、バッファ層2aの結晶成長時に高抵抗化の不純物をドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層2aの必要箇所を局所的に高抵抗化し、結晶破壊を可及的に抑えてオフリーク電流を確実に抑制する。以上の効果を奏する信頼性の高い高耐圧のAlGaN/GaNHEMTが実現する。なお、高抵抗領域9は、ゲート電極7の下方に位置整合した部位に限らず、裏面1a又は裏面2aaの任意の局所的部位でイオン注入して形成しても良い。この構成でも、上記の諸効果を奏することができる。第3の実施形態本実施形態では、第1の実施形態と同様にAlGaN/GaNHEMTの構成及び製造方法を開示するが、高抵抗領域形成のためのイオン注入工程が異なる点で相違する。なお、第1の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。図7~図9は、第3の実施形態によるAlGaN/GaNHEMTの製造方法の主要工程を示す概略断面図である。本実施形態では、第1の実施形態と同様に、先ず図1a~図2cの諸工程を経る。このとき、化合物半導体積層構造2の電極用リセス2C内にはゲート絶縁膜6を介してゲート電極7が形成される。続いて、図7に示すように、Si基板1の裏面1aを薄化加工する。詳細には、Si基板1を裏面1aから例えばCMP、又はドライエッチング、ウェットエッチング等により加工し、50μm~100μm程度の範囲内の所定厚み、例えば50μm程度まで薄化する。続いて、図8a又は図9aに示すように、Si基板1の裏面1aに、凹部として、窪み1A又は開口1Bを形成する。詳細には、Si基板1の裏面1aを、例えばボッシュBoschプロセスにより加工する。Boschプロセスとは、側壁堆積ガスとエッチングガスとを交互に供給するSiの高アスペクト比の深掘りエッチング技術である。Boschプロセスの代わりに、通常のリソグラフィー及びドライエッチングを用いることも可能である。これにより、Si基板1の裏面1aのゲート電極7に位置整合する部位、即ちチャネルに位置整合する部位に凹部が形成される。凹部としては、底部にSi基板を薄く残存させる窪み1Aとして形成するか図8a、或いはバッファ層2aの裏面2aaの一部を露出させる開口1Bとして形成する図9a。続いて、図8b又は図9bに示すように、Si基板1の裏面1aに不純物をイオン注入する。詳細には、Si基板1をイオン注入のマスクとして用いて、Si基板1の裏面1aに、バッファ層2aを高抵抗化する不純物をイオン注入する。このイオン注入により、Si基板1の窪み1Aから底部に残存する部分を透過して、或いは開口1Bから、バッファ層2a及び電子走行層2bの一部まで不純物が導入される。これにより、バッファ層2a及び電子走行層2bの一部で窪み1A又は開口1Bに整合する箇所に、局所的な高抵抗領域10が形成される。不純物としては、Fe,C,B,Ti,Crの各イオンのうちから選ばれた少なくとも1種類、ここではFeイオンを用いる。イオン注入の条件は、例えばドーズ量を1×1013/cm2~1×1015/cm2程度、加速エネルギーを50keV~1000keV程度とする。このイオン注入の条件であれば、Si基板1がマスクとなって窪み1A又は開口1Bの部位のみに不純物が導入されることになる。AlGaN/GaNHEMTでは、バッファ層2aが、オフリーク電流の経路となる主な箇所となる。そのため、バッファ層2aを含むようにバッファ層2aから電子走行層2bの一部に到るまで高抵抗領域10を形成して高抵抗化することにより、オフリーク電流を効率良く確実に抑制することができる。図8aに続いてSi基板1の窪み1Aからイオン注入する場合を図8bに、図9aに続いてSi基板1の開口1Bからイオン注入する場合を図9bにそれぞれ示す。図8aの場合には、Si基板1の窪み1Aの底部に残存する部分を透過させる分だけ、Feイオンの加速エネルギーを大きく設定することを要する。なお、図7、図8a,b又は、図7、図9a,bの一連工程の実行は、ゲート電極7の形成後に限定されるものではない。例えば、化合物半導体積層構造2を成長形成した直後に当該工程を行うようにしても良い。しかる後、層間絶縁膜の形成、ソース電極4、ドレイン電極5、ゲート電極7と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるAlGaN/GaNHEMTが形成される。以上説明したように、本実施形態では、バッファ層2aの高抵抗化高抵抗領域10の形成をイオン注入により行う。高抵抗領域10は、深さ方向でバッファ層2a及び電子走行層2bの一部まで形成され、電子走行層2bの上層部位及びその上の中間層2c、電子供給層2dには形成されない。そのため、バッファ層の成長の際にFe等をドープする場合と異なり、電子走行層2b及び電子供給層2d等の結晶性を劣化させる懸念がない。また、高抵抗領域10は、幅方向で上方のチャネル領域に位置整合する部位のみに局所的に形成される。バッファ層2aのうちで主にチャネル領域下に相当する箇所は、オフリーク電流の経路となり得る。本実施形態では、当該箇所に高抵抗領域10を形成するため、イオン注入によるバッファ層2aの結晶破壊を可及的に抑えて、オフリーク電流を実効的に抑制することができる。また、Si基板1をある程度残した状態でイオン注入等を行うため、その後の例えばダイシング工程等における懸念がなく、ハンドリング等の点で有利となり、AlGaN/GaNHEMTの確実な作製が可能となる。即ち、本実施形態によれば、バッファ層2aの結晶成長時に高抵抗化の不純物をドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層2aの必要箇所を局所的に高抵抗化し、結晶破壊を可及的に抑えてオフリーク電流を確実に抑制する。Si基板1の不在による後工程時の懸念がない。以上の効果を奏する、極めて信頼性の高い高耐圧のAlGaN/GaNHEMTが実現する。なお、高抵抗領域10は、ゲート電極7の下方に位置整合した部位に限らず、裏面1aの任意の局所的部位に窪み又は開口を形成してイオン注入して形成しても良い。この構成でも、上記の諸効果を奏することができる。第4の実施形態本実施形態では、第1~第3の実施形態から選ばれた1種のAlGaN/GaNHEMTを適用した電源装置を開示する。図10は、第4の実施形態による電源装置の概略構成を示す結線図である。本実施形態による電源装置は、高圧の一次側回路21及び低圧の二次側回路22と、一次側回路21と二次側回路22との間に配設されるトランス23とを備えて構成される。一次側回路21は、交流電源24と、いわゆるブリッジ整流回路25と、複数ここでは4つのスイッチング素子26a,26b,26c,26dとを備えて構成される。また、ブリッジ整流回路25は、スイッチング素子26eを有している。二次側回路22は、複数ここでは3つのスイッチング素子27a,27b,27cを備えて構成される。本実施形態では、一次側回路41のスイッチング素子26a,26b,26c,26d,26eが、第1~第3の実施形態から選ばれた1種のAlGaN/GaNHEMTとされている。一方、二次側回路22のスイッチング素子27a,27b,27cは、シリコンを用いた通常のMISFETとされている。本実施形態では、バッファ層の結晶成長時にドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層を高抵抗化してオフリーク電流を確実に抑制し、信頼性の高い高耐圧のAlGaN/GaNHEMTを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。第5の実施形態本実施形態では、第1~第3の実施形態から選ばれた1種のAlGaN/GaNHEMTを適用した高周波増幅器を開示する。図11は、第5の実施形態による高周波増幅器の概略構成を示す結線図である。本実施形態による高周波増幅器は、ディジタルプレディストーション回路31と、ミキサー32a,32bと、パワーアンプ33とを備えて構成される。ディジタルプレディストーション回路31は、入力信号の非線形歪みを補償するものである。ミキサー32aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ33は、交流信号とミキシングされた入力信号を増幅するものであり、第1~第3の実施形態から選ばれた1種のAlGaN/GaNHEMTを有している。なお図11では、例えばスイッチの切り替えにより、出力側の信号をミキサー32bで交流信号とミキシングしてディジタルプレディストーション回路31に送出できる構成とされている。本実施形態では、バッファ層の結晶成長時にドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層を高抵抗化してオフリーク電流を確実に抑制し、信頼性の高い高耐圧のAlGaN/GaNHEMTを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。他の実施形態第1~第5の実施形態では、化合物半導体装置としてAlGaN/GaNHEMTを例示した。化合物半導体装置としては、AlGaN/GaNHEMT以外にも、以下のようなHEMTに適用できる。その他のHEMT例1本例では、化合物半導体装置として、InAlN/GaNHEMTを開示する。InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1~第5の実施形態では、電子走行層がi-GaN、中間層がi-InAlN、電子供給層がn-InAlN、キャップ層がn-GaNで形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。本例によれば、上述したAlGaN/GaNHEMTと同様に、バッファ層の結晶成長時にドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層を高抵抗化してオフリーク電流を確実に抑制し、信頼性の高い高耐圧のInAlN/GaNHEMTが実現する。その他のHEMT例2本例では、化合物半導体装置として、InAlGaN/GaNHEMTを開示する。GaNとInAlGaNは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第1~第5の実施形態では、電子走行層がi-GaN、中間層がi-InAlGaN、電子供給層がn-InAlGaN、キャップ層がn-GaNで形成される。本例によれば、上述したAlGaN/GaNHEMTと同様に、バッファ層の結晶成長時にドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層を高抵抗化してオフリーク電流を確実に抑制し、信頼性の高い高耐圧のInAlGaN/GaNHEMTが実現する。以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。付記1化合物半導体積層構造を備えており、前記化合物半導体積層構造の少なくともバッファ層において局所的に、前記バッファ層の他の部位よりも抵抗値の高い領域が形成されていることを特徴とする化合物半導体装置。付記2前記化合物半導体積層構造の上方に形成された電極を更に含み、前記領域は、前記化合物半導体積層構造の少なくとも前記バッファ層において、前記電極の下方に位置整合する部位に局所的に形成されることを特徴とする付記1に記載の化合物半導体装置。付記3前記領域は、不純物が導入されて形成されることを特徴とする付記1又は2に記載の化合物半導体装置。付記4前記不純物は、Fe,C,B,Ti,Crのうちから選ばれた少なくとも1種類であることを特徴とする付記3に記載の化合物半導体装置。付記5前記化合物半導体積層構造が形成される基板を更に含むことを特徴とする付記1~4のいずれか1項に記載の化合物半導体装置。付記6前記基板は、その厚みが0μm~50μmの範囲内の値とされていることを特徴とする付記5に記載の化合物半導体装置。付記7前記基板の裏面に凹部が形成されており、前記化合物半導体積層構造の前記凹部に位置整合する部位に前記領域が形成されていることを特徴とする付記5に記載の化合物半導体装置。付記8前記凹部は、前記基板を貫通する開口であることを特徴とする付記7に記載の化合物半導体装置。付記9化合物半導体積層構造を備えた化合物半導体装置の製造方法であって、前記化合物半導体積層構造の裏面から、前記化合物半導体積層構造の少なくともバッファ層に不純物を導入し、前記バッファ層の抵抗値を高くすることを特徴とする化合物半導体装置の製造方法。付記10前記化合物半導体積層構造が形成される基板を薄化加工する工程を更に含み、前記薄化加工の後、前記化合物半導体積層構造に前記不純物を導入することを特徴とする付記9に記載の化合物半導体装置の製造方法。付記11少なくとも前記バッファ層に、局所的に前記不純物を導入し、前記バッファ層の他の部位よりも抵抗値の高い領域を形成することを特徴とする付記9又は10に記載の化合物半導体装置の製造方法。付記12前記化合物半導体積層構造の上方に電極を形成する工程を更に含み、前記領域を、前記電極の下方に位置整合する部位に局所的に形成することを特徴とする付記11に記載の化合物半導体装置の製造方法。付記13前記化合物半導体積層構造が形成される基板の裏面に凹部を形成する工程を更に含み、前記基板の裏面から前記化合物半導体積層構造に前記不純物を導入して前記領域を形成することを特徴とする付記11又は12に記載の化合物半導体装置の製造方法。付記14前記凹部は、前記基板を貫通する開口であることを特徴とする付記13に記載の化合物半導体装置の製造方法。付記15前記基板は、その厚みが0μm~50μmの範囲内の値とされることを特徴とする付記10に記載の化合物半導体装置の製造方法。付記16前記不純物は、Fe,C,B,Ti,Crのうちから選ばれた少なくとも1種類であることを特徴とする付記9~15のいずれか1項に記載の化合物半導体装置の製造方法。付記17変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、前記高圧回路はトランジスタを有しており、前記トランジスタは、化合物半導体積層構造を備えており、前記化合物半導体積層構造の少なくともバッファ層において局所的に、前記バッファ層の他の部位よりも抵抗値の高い領域が形成されていることを特徴とする電源回路。付記18入力した高周波電圧を増幅して出力する高周波増幅器であって、トランジスタを有しており、前記トランジスタは、化合物半導体積層構造を備えており、前記化合物半導体積層構造の少なくともバッファ層において局所的に、前記バッファ層の他の部位よりも抵抗値の高い領域が形成されていることを特徴とする高周波増幅器。"