"第1の信号と第2の信号を差動増幅する差動増幅回路であって、前記第1の信号が入力される第1のPMOSトランジスターと、前記第2の信号が入力される第2のPMOSトランジスターと、制御信号に基づいて、前記第1のPMOSトランジスターのゲートとバックゲートを同電位にするか否かを選択する第1のスイッチ部と、前記制御信号に基づいて、前記第2のPMOSトランジスターのゲートとバックゲートを同電位にするか否かを選択する第2のスイッチ部と、を含む、差動増幅回路。請求項1において、前記制御信号は、スタンバイモードか否かを示す信号であり、前記第1のスイッチ部は、前記制御信号がスタンバイモードを示す時、前記第1のPMOSトランジスターのゲートとバックゲートを同電位にし、前記第2のスイッチ部は、前記制御信号がスタンバイモードを示す時、前記第2のPMOSトランジスターのゲートとバックゲートを同電位にする、差動増幅回路。請求項1又は2において、前記第1のPMOSトランジスターのバックゲート及び前記第2のPMOSトランジスターのバックゲートに第1の電位が供給され、前記第1のスイッチ部は、前記制御信号に基づいて、前記第1のPMOSトランジスターのゲートに前記第1の電位を供給するか否かを選択し、前記第2のスイッチ部は、前記制御信号に基づいて、前記第2のPMOSトランジスターのゲートに前記第1の電位を供給するか否かを選択する、差動増幅回路。請求項1又は2において、前記第1のスイッチ部は、前記制御信号に基づいて、前記第1のPMOSトランジスターのゲートとバックゲートを接続するか否かを選択し、前記第2のスイッチ部は、前記制御信号に基づいて、前記第2のPMOSトランジスターのゲートとバックゲートを接続するか否かを選択する、差動増幅回路。請求項1又は2において、前記制御信号に基づいて、前記第1のPMOSトランジスターのバックゲートとソースを接続するとともに前記第2のPMOSトランジスターのバックゲートとソースを接続するか、前記第1のPMOSトランジスターのバックゲート及び前記第2のPMOSトランジスターのバックゲートに第1の電位を供給するかを選択する第3のスイッチ部をさらに含み、前記第1のスイッチ部は、前記制御信号に基づいて、前記第1のPMOSトランジスターのゲートに前記第1の電位を供給するか否かを選択し、前記第2のスイッチ部は、前記制御信号に基づいて、前記第2のPMOSトランジスターのゲートに前記第1の電位を供給するか否かを選択する、差動増幅回路。請求項3又は5において、前記制御信号に基づいて、前記第1のPMOSトランジスターのゲートに前記第1の信号を供給するか否かを選択する第4のスイッチ部と、前記制御信号に基づいて、前記第2のPMOSトランジスターのゲートに前記第2の信号を供給するか否かを選択する第5のスイッチ部と、をさらに含む、差動増幅回路。請求項1乃至6のいずれかに記載の差動増幅回路を含む、集積回路装置。しかしながら、特許文献1の手法では、スタンバイモード時に、入力用の差動対を構成する2つのPMOSトランジスターのゲート電圧の値によっては、NBTIを発生させるため、2つの差動入力信号の電位に差があると2つのPMOSトランジスターのしきい値電圧のシフト量が異なる可能性がある。2つのPMOSトランジスターのしきい値電圧のシフト量が異なると、オペアンプ回路の出力にオフセット電圧が発生し、差動増幅回路としての正常な機能が失われる。従って、特許文献1の手法は、オペアンプ回路の特性劣化を確実に回避できるものではない。本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、差動対を構成する2つのPMOSトランジスターにおけるNBTIの発生を防ぐことにより出力オフセット電圧の発生を抑制可能な差動増幅回路及び集積回路装置を提供することができる。1本発明は、第1の信号と第2の信号を差動増幅する差動増幅回路であって、前記第1の信号が入力される第1のPMOSトランジスターと、前記第2の信号が入力される第2のPMOSトランジスターと、制御信号に基づいて、前記第1のPMOSトランジスターのゲートとバックゲートを同電位にするか否かを選択する第1のスイッチ部と、前記制御信号に基づいて、前記第2のPMOSトランジスターのゲートとバックゲートを同電位にするか否かを選択する第2のスイッチ部と、を含む、差動増幅回路である。本発明によれば、制御信号に基づいて、第1のPMOSトランジスターのゲートとバックゲートを同電位にするとともに、第2のPMOSトランジスターのゲートとバックゲートを同電位にすることができる。つまり、本実施形態によれば、制御信号に基づいて、第1のPMOSトランジスターと第2のPMOSトランジスターにともにチャネルが形成されないようにすることができるので、これらのPMOSトランジスターにおけるNBTIの発生を抑制することができる。これにより、NBTIに起因する差動増幅回路の出力オフセット電圧の発生を抑制することができる。2この差動増幅回路において、前記制御信号は、スタンバイモードか否かを示す信号であり、前記第1のスイッチ部は、前記制御信号がスタンバイモードを示す時、前記第1のPMOSトランジスターのゲートとバックゲートを同電位にし、前記第2のスイッチ部は、前記制御信号がスタンバイモードを示す時、前記第2のPMOSトランジスターのゲートとバックゲートを同電位にするようにしてもよい。一般に、通常動作モードでは、仮想短絡により第1の信号の電位と第2の信号の電位が同じになるため、NBTIが発生しても第1のPMOSトランジスターのしきい値電圧のシフト量と第2のPMOSトランジスターのしきい値電圧のシフト量が同じになるため、差動増幅回路の出力にオフセット電圧は発生しない。一方、スタンバイモードでは、第1のPMOSトランジスターのゲートとバックゲートが同電位になるとともに、第2のPMOSトランジスターのゲートとバックゲートが同電位になるので、これらのPMOSトランジスターにはともにチャネルが形成されない。従って、スタンバイモードにおいて、これらのPMOSトランジスターにおけるNBTIの発生を防ぎ、差動増幅回路の出力オフセット電圧の発生を抑制することができる。3この差動増幅回路において、前記第1のPMOSトランジスターのバックゲート及び前記第2のPMOSトランジスターのバックゲートに第1の電位が供給され、前記第1のスイッチ部は、前記制御信号に基づいて、前記第1のPMOSトランジスターのゲートに前記第1の電位を供給するか否かを選択し、前記第2のスイッチ部は、前記制御信号に基づいて、前記第2のPMOSトランジスターのゲートに前記第1の電位を供給するか否かを選択するようにしてもよい。このようにすれば、制御信号に基づいて、第1のPMOSトランジスターのゲートとバックゲート、第2のPMOSトランジスターのゲートとバックゲートをすべて第1の電位にすることができる。これにより、これらのPMOSトランジスターにはともにチャネルが形成されないので、NBTIに起因する差動増幅回路の出力オフセット電圧の発生を抑制することができる。4この差動増幅回路において、前記第1のスイッチ部は、前記制御信号に基づいて、前記第1のPMOSトランジスターのゲートとバックゲートを接続するか否かを選択し、前記第2のスイッチ部は、前記制御信号に基づいて、前記第2のPMOSトランジスターのゲートとバックゲートを接続するか否かを選択するようにしてもよい。このようにすれば、制御信号に基づいて、第1のPMOSトランジスターのゲートとバックゲートを同電位にするとともに、第2のPMOSトランジスターのゲートとバックゲートを同電位にすることができる。これにより、これらのPMOSトランジスターにはともにチャネルが形成されないので、NBTIに起因する差動増幅回路の出力オフセット電圧の発生を抑制することができる。5この差動増幅回路は、前記制御信号に基づいて、前記第1のPMOSトランジスターのバックゲートとソースを接続するとともに前記第2のPMOSトランジスターのバックゲートとソースを接続するか、前記第1のPMOSトランジスターのバックゲート及び前記第2のPMOSトランジスターのバックゲートに第1の電位を供給するかを選択する第3のスイッチ部をさらに含み、前記第1のスイッチ部は、前記制御信号に基づいて、前記第1のPMOSトランジスターのゲートに前記第1の電位を供給するか否かを選択し、前記第2のスイッチ部は、前記制御信号に基づいて、前記第2のPMOSトランジスターのゲートに前記第1の電位を供給するか否かを選択するようにしてもよい。このようにすれば、制御信号に基づいて、第1のPMOSトランジスターのゲートとバックゲートを第1の電位にするとともに、第2のPMOSトランジスターのゲートとバックゲートを第1の電位にすることができる。これにより、これらのPMOSトランジスターにはともにチャネルが形成されないので、NBTIに起因する差動増幅回路の出力オフセット電圧の発生を抑制することができる。また、このようにすれば、制御信号に基づいて、第1のPMOSトランジスターのバックゲートとソースを同電位にするとともに第2のPMOSトランジスターのバックゲートとソースを同電位にすることができる。これにより、第1のPMOSトランジスターと第2のPMOSトランジスターにおけるバックゲートバイアス効果基板効果を発生させず、入力電圧範囲の上限を高くすることができる。6この差動増幅回路は、前記制御信号に基づいて、前記第1のPMOSトランジスターのゲートに前記第1の信号を供給するか否かを選択する第4のスイッチ部と、前記制御信号に基づいて、前記第2のPMOSトランジスターのゲートに前記第2の信号を供給するか否かを選択する第5のスイッチ部と、をさらに含むようにしてもよい。このようにすれば、制御信号に基づいて、第1のPMOSトランジスターのゲートに第1の信号が入力されないようにするとともに、第2のPMOSトランジスターのゲートに第2の信号が入力されないようにすることができる。従って、第1の信号の電位や第2の信号の電位に関係なく、第1のPMOSトランジスターのゲートとバックゲートを確実に同電位にするとともに、第2のPMOSトランジスターのゲートとバックゲートを確実に同電位にすることができる。これにより、これらのPMOSトランジスターにはともにチャネルが形成されないので、NBTIに起因する差動増幅回路の出力オフセット電圧の発生を抑制することができる。7本発明は、上記のいずれかの差動増幅回路を含む、集積回路装置である。以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。1.差動増幅回路1第1実施形態図1は、第1実施形態の差動増幅回路の構成図である。第1実施形態の差動増幅回路1は、PMOSトランジスター10,14,20,24,30,40,50とNMOSトランジスター12,22,42,52を含んで構成されている。PMOSトランジスター30のソースとPMOSトランジスター40のソースは電源に接続されている。PMOSトランジスター30のゲートとPMOSトランジスター40のゲートには、PMOSトランジスター60のゲート及びドレインが接続されており、PMOSトランジスター60のドレインとグランドの間に定電流源62が接続されている。また、PMOSトランジスター30のゲートPMOSトランジスター40のゲートと電源の間に、PMOSトランジスター50が接続されている。PMOSトランジスター10第1のPMOSトランジスターの一例のゲートは、NIN入力端子に接続されている。また、PMOSトランジスター10のゲートと電源の間に、PMOSトランジスター14第1のスイッチ部の一例が接続されている。PMOSトランジスター20第2のPMOSトランジスターの一例のゲートは、PIN入力端子に接続されている。また、PMOSトランジスター20のゲートと電源の間に、PMOSトランジスター24第2のスイッチ部の一例が接続されている。PMOSトランジスター10のバックゲートとPMOSトランジスター20のバックゲートは、ともに電源に接続されており、電源電位第1の電位の一例が供給されている。PMOSトランジスター10のソースとPMOSトランジスター20のソースは、PMOSトランジスター30のドレインに共通接続されている。PMOSトランジスター10のドレインは、NMOSトランジスター12のゲート及びドレインとNMOSトランジスター22のゲートに接続されており、PMOSトランジスター20のドレインは、NMOSトランジスター22のドレインとNMOSトランジスター42のゲートに接続されている。また、NMOSトランジスター12のソースとNMOSトランジスター22のソースはグランドに接続されている。NMOSトランジスター42のソースはグランドに接続され、NMOSトランジスター42のドレインとPMOSトランジスター40のドレインはOUT出力端子に共通接続されている。また、NMOSトランジスター42のゲートとグランドの間に、NMOSトランジスター52が接続されている。本実施形態の差動増幅回路1は、スタンバイモードか否かを示す制御信号STBとXSTBが入力され、通常動作モード非スタンバイモードかスタンバイモードのいずれかに設定される。制御信号STBは、スタンバイモード時にハイレベル、通常動作モード時にローレベルに設定される信号であり、制御信号XSTBは、スタンバイモード時にローレベル、通常動作モード時にハイレベルに設定される信号である。制御信号STBは、NMOSトランジスター52のゲートに入力され、制御信号XSTBは、PMOSトランジスター14,24,50の各ゲートに入力される。通常動作モードでは、制御信号STBがローレベル、制御信号XSTBがハイレベルなので、NMOSトランジスター52、PMOSトランジスター14,24,50はすべてオフしている。従って、PMOSトランジスター60とPMOSトランジスター30により電流ミラー回路が構成され、PMOSトランジスター30には定電流が流れる。同様に、PMOSトランジスター60とPMOSトランジスター40により電流ミラー回路が構成され、PMOSトランジスター40には定電流が流れる。また、通常動作モード時は、PMOSトランジスター10のゲートにはNIN入力端子を介して第1の信号が入力され、PMOSトランジスター20のゲートにはPIN入力端子を介して第2の信号が入力される。そして、PMOSトランジスター10とPMOSトランジスター20には、PMOSトランジスター30を流れる定電流が第1の信号と第2の信号の電位差に応じて分配された各電流が流れる。すなわち、PMOSトランジスター10とPMOSトランジスター20は、第1の信号と第2の信号の電位差を検知する差動対として機能する。また、NMOSトランジスター12とNMOSトランジスター22は電流ミラー対として機能し、PMOSトランジスター40とNMOSトランジスター42は、出力段を構成する。これにより、出力端子OUTには、第1の信号と第2の信号を差動増幅した信号が出力される。一方、スタンバイモードでは、制御信号XSTBがローレベルなので、PMOSトランジスター50がオンする。そのため、PMOSトランジスター30のゲートには強制的に電源電位が供給される。これにより、PMOSトランジスター30がオフし、PMOSトランジスター10とPMOSトランジスター20への電流の供給が停止される。PMOSトランジスター50がオンすることで、PMOSトランジスター40のゲートにも強制的に電源電位が供給される。また、スタンバイモード時は、制御信号STBがハイレベルなので、NMOSトランジスター42のゲートには強制的にグランド電位が供給される。これにより、PMOSトランジスター40とNMOSトランジスター42がともにオフし、電源からグランドに流れる電流が停止される。従って、スタンバイモード時は、差動増幅回路1の消費電力が低減される。さらに、スタンバイモード時は、制御信号XSTBがローレベルなので、PMOSトランジスター14がオンし、PMOSトランジスター10のゲートには強制的に電源電位が供給される。その結果、PMOSトランジスター10のゲートとバックゲートが同電位電源電位になり、PMOSトランジスター10にはチャネルが形成されない。同様に、PMOSトランジスター24がオンし、PMOSトランジスター20のゲートには強制的に電源電位が供給される。その結果、PMOSトランジスター20のゲートとバックゲートが同電位電源電位になり、PMOSトランジスター20にはチャネルが形成されない。従って、本実施形態によれば、スタンバイモードにおいて、PMOSトランジスター10とPMOSトランジスター20におけるNBTIの発生を抑制することができる。これにより、本実施形態の差動増幅回路1は、PMOSトランジスター10又はPMOSトランジスター20におけるNBTIに起因する出力オフセット電圧の発生を防ぐことができる。なお、一般に、通常動作モード時は、NIN入力端子とPIN入力端子が仮想短絡の状態で使用されるので、PMOSトランジスター10のバックゲートとゲートの電位差とPMOSトランジスター20のバックゲートとゲートの電位差は等しい。そのため、PMOSトランジスター10とPMOSトランジスター20にともにNBTIが発生しても、しきい値電圧のシフト量は同じになるため、差動増幅回路1に出力オフセット電圧は発生しない。[変形例]図2は、第1実施形態の変形例の差動増幅回路の構成図である。第1実施形態の変形例の差動増幅回路1は、図1の構成に対して、PMOSトランジスター16とNMOSトランジスター18によるスイッチと、PMOSトランジスター26とNMOSトランジスター28によるスイッチが追加されている。図2において、図1と同じ構成要素には同じ符号を付しており、図1との相違点のみ説明する。PMOSトランジスター16とNMOSトランジスター18によるスイッチ第4のスイッチ部の一例は、NIN端子とPMOSトランジスター10のゲートとの間に接続されている。PMOSトランジスター16のゲートには制御信号STBが入力され、NMOSトランジスター18のゲートには制御信号XSTBが入力される。PMOSトランジスター26とNMOSトランジスター28によるスイッチ第5のスイッチ部の一例は、PIN端子とPMOSトランジスター20のゲートとの間に接続されている。PMOSトランジスター26のゲートには制御信号STBが入力され、NMOSトランジスター28のゲートには制御信号XSTBが入力される。通常動作モードでは、STBがローレベル、XSTBがハイレベルなので、PMOSトランジスター16とNMOSトランジスター18がともにオンし、PMOSトランジスター10のゲートにはNIN端子から第1の信号が入力される。同様に、PMOSトランジスター26とNMOSトランジスター28がともにオンし、PMOSトランジスター20のゲートにはPIN端子から第2の信号が入力される。一方、スタンバイモードでは、STBがハイレベル、XSTBがローレベルなので、PMOSトランジスター16とNMOSトランジスター18がともにオフし、PMOSトランジスター14がオンするので、NIN入力端子の電位によらず、PMOSトランジスター10のゲートは電源電位になる。同様に、PMOSトランジスター26とNMOSトランジスター28がともにオフし、PMOSトランジスター24がオンするので、PIN入力端子の電位によらず、PMOSトランジスター20のゲートは電源電位になる。その結果、スタンバイモードでは、PMOSトランジスター10のゲートとバックゲートが必ず同電位電源電位になるため、PMOSトランジスター10にはチャネルが形成されない。同様に、PMOSトランジスター20のゲートとバックゲートが必ず同電位電源電位になるため、PMOSトランジスター20にはチャネルが形成されない。従って、本実施形態によれば、スタンバイモードにおいて、PMOSトランジスター10とPMOSトランジスター20におけるNBTIの発生を確実に抑制することができる。そのため、本変形例の差動増幅回路1は、PMOSトランジスター10又はPMOSトランジスター20におけるNBTIに起因する出力オフセット電圧の発生を確実に防ぐことができる。2第2実施形態図3は、第2実施形態の差動増幅回路の構成図である。第2実施形態の差動増幅回路1は、図1の構成に対して、PMOSトランジスター14とPMOSトランジスター24が削除されるとともに、PMOSトランジスター70とNMOSトランジスター72によるスイッチと、PMOSトランジスター80とNMOSトランジスター82によるスイッチが追加されている。図3において、図1と同じ構成要素には同じ符号を付しており、図1との相違点のみ説明する。PMOSトランジスター70とNMOSトランジスター72によるスイッチ第1のスイッチ部の一例は、PMOSトランジスター10のゲートとバックゲートの間に接続されている。PMOSトランジスター70のゲートには制御信号XSTBが入力され、NMOSトランジスター72のゲートには制御信号STBが入力される。また、PMOSトランジスター10のバックゲートとソースが接続されている。PMOSトランジスター80とNMOSトランジスター82によるスイッチ第2のスイッチ部の一例は、PMOSトランジスター20のゲートとバックゲートの間に接続されている。PMOSトランジスター80のゲートには制御信号XSTBが入力され、NMOSトランジスター82のゲートには制御信号STBが入力される。また、PMOSトランジスター20のバックゲートとソースが接続されている。通常動作モードでは、STBがローレベル、XSTBがハイレベルなので、PMOSトランジスター70とNMOSトランジスター72がともにオフである。同様に、PMOSトランジスター80とNMOSトランジスター82もともにオフである。そのため、PMOSトランジスター10とPMOSトランジスター20は、NIN端子から入力される第1の信号とPIN端子から入力される第2の信号の電位差を検知する差動対として機能する。また、NMOSトランジスター12とNMOSトランジスター22は電流ミラー対として機能し、PMOSトランジスター40とNMOSトランジスター42は、出力段を構成する。これにより、出力端子OUTには、第1の信号と第2の信号を差動増幅した信号が出力される。ところで、NMOSトランジスター12のゲート-ソース間の電圧をvgsn1、PMOSトランジスター10のドレイン-ソース間の電圧をvdsp1、PMOSトランジスター10のゲート-ソース間の電圧をvgsp1、PMOSトランジスター30のドレイン-ソース間の電圧をvdsp2、電源電位をvddとすると、NIN入力端子を介して入力される第1の信号の最小入力電圧VinLと最大入力電圧VinHは、それぞれ式1と式2で表される。図1に示した第1実施形態の差動増幅回路では、PMOSトランジスター10は、バックゲートが電源に接続され、ソースがPMOSトランジスター30のドレインと接続されているのに対して、図3に示した第2実施形態の差動増幅回路では、PMOSトランジスター10は、バックゲートとソースが接続されている。図1の回路では、PMOSトランジスター10のバックゲートの電位がソースの電位よりも高くなっており、バックゲートバイアス効果基板効果により、PMOSトランジスター10の閾値の絶対値が図2の回路よりも高くなっている。つまり、図1の回路のほうが、PMOSトランジスター10のゲート-ソース間電圧の絶対値|vgsp1|が高くなるため、式1、式2より、VinLとVinHがより低くなる。逆に言えば、図3の回路構成にすることで、VinLとVinHがより高くなるので、第1の信号の入力範囲を上側にシフトすることができる。PIN入力端子を介して入力される第2の信号の入力範囲についても同様である。一方、スタンバイモードでは、STBがハイレベル、XSTBがローレベルなので、PMOSトランジスター70とNMOSトランジスター72がともにオンし、PMOSトランジスター10のゲートとバックゲートが同電位になる。同様に、PMOSトランジスター80とNMOSトランジスター82がともにオンし、PMOSトランジスター20のゲートとバックゲートが同電位になる。その結果、スタンバイモードでは、PMOSトランジスター10とPMOSトランジスター20にはともにチャネルが形成されない。従って、本実施形態によれば、スタンバイモードにおいて、PMOSトランジスター10とPMOSトランジスター20におけるNBTIの発生を確実に抑制することができる。そのため、本実施形態の差動増幅回路1は、PMOSトランジスター10又はPMOSトランジスター20におけるNBTIに起因する出力オフセット電圧の発生を防ぐことができる。3第3実施形態図4は、第3実施形態の差動増幅回路の構成図である。第3実施形態の差動増幅回路1は、図1の構成に対して、PMOSトランジスター90、NMOSトランジスター92及びPMOSトランジスター94によるスイッチ第3のスイッチ部の一例が追加されている。図4において、図1と同じ構成要素には同じ符号を付しており、図1との相違点のみ説明する。本実施形態では、PMOSトランジスター10のバックゲートとPMOSトランジスター20のバックゲートが接続されている。PMOSトランジスター90とNMOSトランジスター92は、PMOSトランジスター10のバックゲートとソースPMOSトランジスター20のバックゲートとソースの間に接続されている。PMOSトランジスター90のゲートには制御信号STBが入力され、NMOSトランジスター92のゲートには制御信号XSTBが入力される。PMOSトランジスター94は、PMOSトランジスター10のバックゲートPMOSトランジスター20のバックゲートと電源の間に接続されている。PMOSトランジスター94のゲートには制御信号XSTBが入力される。通常動作モードでは、STBがローレベル、XSTBがハイレベルなので、PMOSトランジスター90とNMOSトランジスター92がともにオンであり、PMOSトランジスター94がオフである。その結果、PMOSトランジスター10のバックゲートとソースは同電位になり、PMOSトランジスター20のバックゲートとソースも同電位になる。そのため、PMOSトランジスター10とPMOSトランジスター20は、NIN端子から入力される第1の信号とPIN端子から入力される第2の信号の電位差を検知する差動対として機能する。また、NMOSトランジスター12とNMOSトランジスター22は電流ミラー対として機能し、PMOSトランジスター40とNMOSトランジスター42は、出力段を構成する。これにより、出力端子OUTには、第1の信号と第2の信号を差動増幅した信号が出力される。なお、図4の差動増幅回路は、図3の差動増幅回路と同様に、PMOSトランジスター10のバックゲートとソースを同電位にし、PMOSトランジスター20のバックゲートとソースを同電位にすることで、第1の信号と第2の信号の入力範囲を上側にシフトすることができる。一方、スタンバイモードでは、STBがハイレベル、XSTBがローレベルなので、PMOSトランジスター90とNMOSトランジスター92がともにオフし、PMOSトランジスター94がオンするので、PMOSトランジスター10のバックゲートとPMOSトランジスター20のバックゲートには強制的に電源電位が供給される。さらに、スタンバイモード時は、制御信号XSTBがローレベルなので、PMOSトランジスター14がオンし、PMOSトランジスター10のゲートには強制的に電源電位が供給される。同様に、PMOSトランジスター24がオンし、PMOSトランジスター20のゲートには強制的に電源電位が供給される。その結果、スタンバイモードでは、PMOSトランジスター10のゲートとバックゲートが同電位電源電位になるため、PMOSトランジスター10にはチャネルが形成されない。同様に、PMOSトランジスター20のゲートとバックゲートが同電位電源電位になるため、PMOSトランジスター20にはチャネルが形成されない。従って、本実施形態によれば、スタンバイモードにおいて、PMOSトランジスター10とPMOSトランジスター20におけるNBTIの発生を抑制することができる。そのため、本実施形態の差動増幅回路1は、PMOSトランジスター10又はPMOSトランジスター20におけるNBTIに起因する出力オフセット電圧の発生を防ぐことができる。[変形例]図5は、第3実施形態の変形例の差動増幅回路の構成図である。第3実施形態の変形例の差動増幅回路1は、図4の構成に対して、PMOSトランジスター16とNMOSトランジスター18によるスイッチと、PMOSトランジスター26とNMOSトランジスター28によるスイッチが追加されている。図5において、図4と同じ構成要素には同じ符号を付しており、図1との相違点のみ説明する。PMOSトランジスター16とNMOSトランジスター18によるスイッチ第4のスイッチ部の一例は、NIN端子とPMOSトランジスター10のゲートとの間に接続されている。PMOSトランジスター16のゲートには制御信号STBが入力され、NMOSトランジスター18のゲートには制御信号XSTBが入力される。PMOSトランジスター26とNMOSトランジスター28によるスイッチ第5のスイッチ部の一例は、PIN端子とPMOSトランジスター20のゲートとの間に接続されている。PMOSトランジスター26のゲートには制御信号STBが入力され、NMOSトランジスター28のゲートには制御信号XSTBが入力される。通常動作モードでは、STBがローレベル、XSTBがハイレベルなので、PMOSトランジスター16とNMOSトランジスター18がともにオンし、PMOSトランジスター10のゲートにはNIN端子から第1の信号が入力される。同様に、PMOSトランジスター26とNMOSトランジスター28がともにオンし、PMOSトランジスター20のゲートにはPIN端子から第2の信号が入力される。一方、スタンバイモードでは、STBがハイレベル、XSTBがローレベルなので、PMOSトランジスター16とNMOSトランジスター18がともにオフし、PMOSトランジスター14がオンするので、NIN入力端子の電位によらず、PMOSトランジスター10のゲートは電源電位になる。同様に、PMOSトランジスター26とNMOSトランジスター28がともにオフし、PMOSトランジスター24がオンするので、PIN入力端子の電位によらず、PMOSトランジスター20のゲートは電源電位になる。また、PMOSトランジスター94がオンするので、PMOSトランジスター10のバックゲートとPMOSトランジスター20のバックゲートはともに電源電位になる。その結果、スタンバイモードでは、PMOSトランジスター10のゲートとバックゲートが必ず同電位電源電位になるため、PMOSトランジスター10にはチャネルが形成されない。同様に、PMOSトランジスター20のゲートとバックゲートが必ず同電位電源電位になるため、PMOSトランジスター20にはチャネルが形成されない。従って、本実施形態によれば、スタンバイモードにおいて、PMOSトランジスター10とPMOSトランジスター20におけるNBTIの発生を確実に抑制することができる。そのため、本変形例の差動増幅回路1は、PMOSトランジスター10又はPMOSトランジスター20におけるNBTIに起因する出力オフセット電圧の発生を確実に防ぐことができる。2.集積回路装置図6は、集積回路装置の一例である角速度検出用ICを用いた角速度検出装置ジャイロセンサーの構成例を示す図である。本実施形態の角速度検出装置2は、角速度検出用IC100とセンサー素子110を含んで構成されている。本実施形態のセンサー素子110は、2本の駆動振動腕とともにその間に1本の検出振動腕を有するいわゆるダブルT型の水晶振動片に2つの駆動電極と2つの検出電極が形成され、不図示のパッケージに封止されている。センサー素子110の2本の駆動振動腕は、駆動信号として交流電圧信号が与えられると、逆圧電効果によって、互いの先端が接近と離間を繰り返す屈曲振動励振振動をする。この2本の駆動振動腕の屈曲振動の振幅が等しければ、2本の駆動振動腕は検出振動腕に対して常に線対称な関係で屈曲振動をするので、検出振動腕は振動を起こさない。この状態で、センサー素子110の励振振動面に垂直な軸を回転軸とする角速度が加わると、2本の駆動振動腕は、屈曲振動の方向と回転軸の両方に垂直な方向にコリオリの力を得る。その結果、2本の駆動振動腕の屈曲振動の対称性が崩れ、検出振動腕は、バランスを保つように屈曲振動をする。このコリオリ力に伴う検出振動腕の屈曲振動と駆動振動腕の屈曲振動励振振動とは位相が90°ずれている。ただし、実際には、コリオリ力が加わっていなくても2本の駆動振動腕の屈曲振動の振幅がわずかに異なるため、検出振動腕はバランスを保つようにわずかに屈曲振動をする。この屈曲振動は漏れ振動と呼ばれ、駆動信号とは同位相である。そして、圧電効果によってこれらの屈曲振動に基づく逆位相位相が180°異なるの交流電荷が2つの検出電極に発生する。コリオリ力に基づいて発生する交流電荷は、コリオリ力の大きさ言い換えれば、センサー素子110に加わる角速度の大きさに応じて変化するのに対して、漏れ振動に基づいて発生する交流電荷は、センサー素子110に加わる角速度の大きさに関係せず一定である。センサー素子110の2つの駆動電極は、それぞれ角速度検出用IC100の外部出力端子101と外部入力端子102に接続されている。また、センサー素子110の2つの検出電極は、それぞれ角速度検出用IC100の外部入力端子103,104と接続されている。角速度検出用IC100は、駆動回路200、検出回路300、電源回路400、基準回路500を含んで構成されており、センサー素子110を発振駆動するとともに、センサー素子110の検出信号に基づいて、角速度の大きさに応じた電圧の信号角速度信号を生成する処理を行う。電源回路400は、外部入力端子105から供給される電源電圧から、角速度検出用IC100の内部の電源電圧を生成する。基準回路500は、電源回路400が生成する電源電圧から基準電圧や定電流を生成し、駆動回路200と検出回路300に供給する。駆動回路200は、I/V変換回路電流電圧変換回路210、コンパレーター220及びAGCAutomaticGainControl回路230及を含んで構成されている。I/V変換回路210は、センサー素子110の励振振動により一方の駆動電極に発生した水晶電流が外部入力端子102を介して入力され、この水晶電流を交流電圧信号に変換する。I/V変換回路210から出力された交流電圧信号は、コンパレーター220及びAGC回路230に入力される。コンパレーター220は、入力された交流電圧信号の電圧を2値化信号方形波電圧信号に変換して出力する。AGC回路230は、I/V変換回路210が出力する交流電圧信号の振幅に応じて、コンパレーター220が出力する2値化信号の振幅を変化させ、水晶電流が一定に保持されるように制御する。コンパレーター220が出力する2値化信号は、外部出力端子101を介してセンサー素子110の他方の駆動電極に供給される。このように、駆動回路200を介する発振ループにより、センサー素子110は所定の駆動振動を継続して励振している。検出回路300は、チャージアンプ310,312、差動アンプ314、ハイパスフィルター316、アンプ318、同期検波回路320、アンプ322、ローパスフィルター324、アンプ326を含んで構成されている。チャージアンプ310には、外部入力端子103を介してセンサー素子110の一方の検出電極から角速度成分と振動漏れ成分を含む交流電荷が入力される。同様に、チャージアンプ312には、外部入力端子104を介してセンサー素子110の他方の検出電極から角速度成分と振動漏れ成分を含む交流電荷が入力される。このチャージアンプ310及び312は、それぞれ入力された交流電荷を交流電圧信号に変換する。チャージアンプ310の出力信号とチャージアンプ312の出力信号の位相は互いに逆位相である180°ずれている。差動アンプ314は、チャージアンプ310の出力信号とチャージアンプ312の出力信号を差動増幅する。差動アンプ314により、同相成分はキャンセルされ、逆相成分は加算増幅される。ハイパスフィルター316は、差動アンプ314の出力信号に含まれる直流成分をキャンセルし、アンプ318は、ハイパスフィルター316の出力信号を増幅する。同期検波回路320は、アンプ318の出力信号をコンパレーター220が出力する2値化信号で同期検波する。同期検波回路320は、例えば、2値化信号の電圧レベルが基準電圧よりも高い時はアンプ318の出力信号をそのまま選択し、2値化信号の電圧レベルが基準電圧よりも低い時はアンプ318の出力信号を基準電圧に対して反転した信号を選択するスイッチ回路として構成することができる。アンプ318の出力信号には角速度成分と振動漏れ成分が含まれているが、この角速度成分はコンパレーター220が出力する2値化信号と同位相であるのに対して、振動漏れ成分は逆位相である。そのため、同期検波回路320により角速度成分は検波されるが、振動漏れ成分は検波されないようになっている。アンプ322は同期検波回路320の出力信号を増幅又は減衰させて所望の電圧レベルの信号を出力し、ローパスフィルター324はアンプ322の出力信号に含まれる高周波成分を除去するとともに仕様で決められる周波数範囲の信号を抽出する。ローパスフィルター324の出力信号は、アンプ326で所望の電圧レベルの信号に増幅又は減衰される。このアンプ326の出力信号は、角速度に応じた電圧レベルの信号角速度信号であり、外部出力端子106を介して外部に出力される。例えば、I/V変換回路210、チャージアンプ310,312、差動アンプ314、アンプ318,322,326などに本実施形態の差動増幅回路を用いることにより、長期間にわたり安定した検出動作が可能な信頼性の高い集積回路装置及び角速度検出装置を実現することができる。なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。本発明は、実施の形態で説明した構成と実質的に同一の構成例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。"