"複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される素子駆動電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられ、nチャネル型の第1のトランジスターおよびnチャネル型の第2のトランジスターを有する画素回路であって、前記第1のトランジスターのゲート端子が前記走査線に接続され、前記第1のトランジスターの一方のソースドレイン端子が前記信号線に接続され、他方のソースドレイン端子が前記第2のトランジスターのゲート端子に接続され、前記第2のトランジスターの一方のソースドレイン端子が素子駆動電源に接続され、他方のソースドレイン端子が前記画素電極に接続された画素回路とを有する電気光学装置の駆動方法であって、前記対向電極と前記素子駆動電源との電圧の差が、前記第2のトランジスターの状態にかかわらず前記電気光学素子の光学状態を異ならせない電圧Vep0またはゼロになるように、前記素子駆動電源を制御するステップと、前記第1のトランジスターをオンにする電圧Gonを前記走査線に印加することにより、前記第2のトランジスターをオンさせる電圧Vdhまたは前記第2のトランジスターをオフさせる電圧Vdlを前記信号線から前記第1のトランジスターを介して当該第2のトランジスターのゲート端子に印加するステップと、当該第1のトランジスターをオフにする電圧Goffを当該走査線に印加することにより、当該第2のトランジスターのゲート端子に印加された当該データ電圧をフィードスルー電圧Vftだけ低い電圧にするステップと、前記素子駆動電源を電圧Vep0またはゼロより電圧Vepだけ高くまたは低くした電圧に制御するステップとを備え、Vdh-VftVep×α≧VepVwon式1Vdl-VftVep×α≦Voff式2Vdl-Vft-Vep×β≦-VepVoff式3Vdh-Vdl<2×Vep式4ただし、Vep>0,Voff:前記第2のトランジスターのソースドレイン端子間に流れる電流を、前記電気光学素子のリーク電流Eleak未満とするための、当該第2のトランジスターのゲートソース端子間電圧の最大値Voff<0,Vwon:前記第2のトランジスターのソースドレイン端子間に前記電気光学素子の光学状態を異ならせるために必要な電流を流すための、当該第2のトランジスターのゲートソース端子間電圧の最小値,α=Cgd/CtftCstg,β=Cgs/CtftCstg,Ctft:前記第2のトランジスターの容量,Cgd:前記第2のトランジスターのゲートドレイン端子間の容量=Ctft×x0<x≦1,Cgs:前記第2のトランジスターのゲートソース端子間の容量=Ctft×y0<y≦1,Cstg:前記第1のトランジスターの他方のソースドレイン端子と前記第2のトランジスターのゲート端子とを接続する部分に接続した、または寄生する容量であり、上式1乃至4を満たすことを特徴とする電気光学装置の駆動方法。Cstg/Ctftが0より大きく0.5以下であることを特徴とする請求項1に記載の電気光学装置の駆動方法。複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される素子駆動電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられ、nチャネル型の第3のトランジスターおよびnチャネル型の第4のトランジスターを有する画素回路であって、前記第3トランジスターのゲート端子が前記走査線に接続され、前記第3のトランジスターのソースドレイン端子の一方が前記信号線に接続され、他方が前記第4のトランジスターのゲート端子に接続され、前記第4のトランジスターの一方のソースドレイン端子が素子駆動電源に接続され、他方のソースドレイン端子が前記画素電極に接続された画素回路とを有する電気光学装置の駆動方法であって、前記対向電極と前記素子駆動電源との電圧の差が、前記第4のトランジスターの状態にかかわらず前記電気光学素子の光学状態を異ならせない電圧Vep0またはゼロになるように、前記対向電極に印加される電圧を第1の電圧または第2の電圧に制御するステップと、前記第3のトランジスターをオンにする電圧Gonを前記走査線に印加することにより、前記第4のトランジスターをオンさせる電圧Vdhまたは前記第4のトランジスターをオフさせる電圧Vdlを前記信号線から当該第4のトランジスターのゲート端子に印加するステップと、当該第3のトランジスターをオフにする電圧Goffを当該走査線に印加することにより、当該第4のトランジスターのゲート端子に印加された当該データ電圧をフィードスルー電圧Vftだけ低い電圧にするステップと、前記素子駆動電源と前記対向電極との電圧の差が電圧Vepまたはゼロ、または電圧Vep0より電圧Vepだけ高いまたは低い電圧になるように前記素子駆動電源を制御するステップとを備え、Vdh-VftVep×α≧VepVwon式5Vdl-VftVep×α≦Voff式6Vdh-Vft-Vep×β≦Vwon式7Vdh-Vdl<2×Vep式8ただし、Vep>0,Voff:前記第4のトランジスターのソースドレイン端子間に流れる電流を、前記電気光学素子のリーク電流Eleak未満とするための、当該第4のトランジスターのゲートソース間電圧の最大値Voff<0。Vwon:前記第4のトランジスターのソースドレイン端子間に前記電気光学素子の光学状態を異ならせるために必要な電流を流すための、当該第4のトランジスターのゲートソース端子間電圧の最小値,α=Cgd/CtftCstg,β=Cgs/CtftCstg,Ctft:前記第4のトランジスターの容量,Cgd:前記第4のトランジスターのゲートドレイン端子間の容量=Ctft×x0<x≦1,Cgs:前記第4のトランジスターのゲートソース間の容量=Ctft×y0<y≦1,Cstg:前記第3のトランジスターのソースドレイン端子と前記第4のトランジスターのゲート端子とを接続する部分に接続した容量,であり、上式5乃至8を満たすことを特徴とする電気光学装置の駆動方法。Cstg/Ctftが0.5以上10未満であることを特徴とする請求項3に記載の電気光学装置の駆動方法。前記第3のトランジスターをオフにする電圧Goffは2×Voff以下の電圧であることを特徴とする請求項3または請求項4に記載の電気光学装置の駆動方法。Vwonが前記第2のトランジスターの閾値電圧よりも低い電圧であることを特徴とする請求項1または請求項2に記載の電気光学装置の駆動方法。Vwonが前記第4のトランジスターの閾値電圧よりも低い電圧であることを特徴とする請求項3乃至請求項5のいずれかに記載の電気光学装置の駆動方法。複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される素子駆動電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられ、nチャネル型の第5のトランジスターおよびnチャネル型の第6のトランジスターを有する画素回路であって、前記第5のトランジスターのゲート端子が前記走査線に接続され、前記第5のトランジスターの一方のソースドレイン端子が前記信号線に接続され、他方のソースドレイン端子が前記第6のトランジスターのゲート端子に接続され、前記第6のトランジスターの一方のソースドレイン端子が素子駆動電源に接続され、他方のソースドレイン端子が前記画素電極に接続された画素回路とを有する電気光学装置に制御信号を出力する出力手段と、前記複数の画素に対応する前記電気光学素子の光学状態を指定する画像データを取得する取得手段と、前記取得した画像データに基づいて前記電気光学装置を制御する前記制御信号を出力するように、前記出力手段を制御する制御手段とを具備し、前記制御手段は、前記対向電極と前記素子駆動電源との電圧の差が、前記第6のトランジスターの状態にかかわらず前記電気光学素子の光学状態を異ならせない電圧Vep0またはゼロになるように、前記素子駆動電源を制御し、前記第5のトランジスターをオンにする電圧Gonを前記走査線に印加することにより、前記第6のトランジスターをオンせる電圧Vdhまたは前記第6のトランジスターをオフさせる電圧Vdlを前記信号線から前記第5のトランジスターを介して当該第6のトランジスターのゲート端子に印加し、当該第6のトランジスターをオフにする電圧Goffを当該走査線に印加することにより、当該第6のトランジスターのゲート端子に印加された当該データ電圧をフィードスルー電圧Vftだけ低い電圧にし、前記素子駆動電源を電圧Vep0またはゼロよりVepだけ高くまたは低くした電圧に制御するように、前記出力手段を制御し、Vdh-VftVep×α≧VepVwon式9Vdl-VftVep×α≦Voff式10Vdl-Vft-Vep×β≦-VepVoff式11Vdh-Vdl<2×Vep式12ただし、Vep>0,Voff:前記第6のトランジスターのソースドレイン端子間に流れる電流を、前記電気光学素子のリーク電流Eleak未満とするための、当該第6のトランジスターのゲートソース端子間電圧の最大値Voff<0,Vwon:前記第6のトランジスターのソースドレイン端子間に前記電気光学素子の光学状態を異ならせるために必要な電流を流すための、当該第6のトランジスターのゲートソース端子間電圧の最小値,α=Cgd/CtftCstg,β=Cgs/CtftCstg,Ctft:前記第6のトランジスターの容量,Cgd:前記第6のトランジスターのゲートドレイン端子間の容量=Ctft×x0<x≦1,Cgs:前記第6のトランジスターのゲートソース端子間の容量=Ctft×y0<y≦1,Cstg:前記第5のトランジスターのソースドレイン端子と前記第6のトランジスターのゲート端子とを接続する部分に接続した、または寄生する容量であり、上式9乃至12を満たすことを特徴とする制御装置。複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される素子駆動電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられ、nチャネル型の第7のトランジスターおよびnチャネル型の第8のトランジスターを有する画素回路であって、前記第7のトランジスターのゲート端子が前記走査線に接続され、前記第8のトランジスターの一方のソースドレイン端子が前記信号線に接続され、他方のソースドレイン端子が前記第8のトランジスターのゲート端子に接続され、前記第8のトランジスターの一方のソースドレイン端子が素子駆動電源に接続され、他方のソースドレイン端子が前記画素電極に接続された画素回路とを有する電気光学装置に制御信号を出力する出力手段と、前記複数の画素に対応する前記電気光学素子の光学状態を指定する画像データを取得する取得手段と、前記取得した画像データに基づいて前記電気光学装置を制御する前記制御信号を出力するように、前記出力手段を制御する制御手段とを具備し、前記制御手段は、前記対向電極と前記素子駆動電源との電圧の差が、前記第8のトランジスターの状態にかかわらず前記電気光学素子の光学状態を異ならせない電圧Vep0またはゼロになるように、前記対向電極に印加される電圧を第3の電圧または第4の電圧に制御し、前記第7のトランジスターをオンにする電圧Gonを前記走査線に印加することにより、前記第8のトランジスターをオンさせる電圧Vdhまたは前記第8のトランジスターをオフさせる電圧Vdlを前記信号線から当該第8のトランジスターのゲート端子に印加し、当該第7のトランジスターをオフにする電圧Goffを当該走査線に印加することにより、当該第8のトランジスターのゲート端子に印加された当該データ電圧をフィードスルー電圧Vftだけ低い電圧にし、前記素子駆動電源と前記対向電極との電圧の差が電圧Vepまたはゼロ、または電圧Vep0より電圧Vepだけ高いまたは低い電圧になるように前記素子駆動電源を制御するように、前記出力手段を制御し、Vdh-VftVep×α≧VepVwon式13Vdl-VftVep×α≦Voff式14Vdh-Vft-Vep×β≦Vwon式15Vdh-Vdl<2×Vep式16ただし、Vep>0,Voff:前記第8のトランジスターのソースドレイン端子間に流れる電流を、前記電気光学素子のリーク電流Eleak未満とするための、当該第8のトランジスターのゲートソース端子間電圧の最大値Voff<0,Vwon:前記第8のトランジスターのソースドレイン端子間に前記電気光学素子の光学状態を異ならせるために必要な電流を流すための、当該第8のトランジスターのゲートソース端子間電圧の最小値,α=Cgd/CtftCstg,β=Cgs/CtftCstg,Ctft:前記第8のトランジスターの容量,Cgd:前記第8のトランジスターのゲートドレイン間の容量=Ctft×x0<x≦1,Cgs:前記第8のトランジスターのゲートソース間の容量=Ctft×y0<y≦1,Cstg:前記第7のトランジスターのソースドレイン端子と前記第8のトランジスターのゲート端子とを接続する部分の容量であり、上式13乃至16を満たすことを特徴とする制御装置。請求項8または請求項9に記載の制御装置と、前記制御装置から出力される前記制御信号により制御される前記電気光学装置とを具備することを特徴とする表示装置。請求項10に記載の表示装置を具備することを特徴とする電子機器。1T1C方式においては、データ信号の電圧が、電気光学素子を駆動する電圧素子駆動電圧となる。そのため、データ信号の電圧のレンジは、電気光学素子を駆動する電圧のレンジ素子駆動電圧の2倍と同じになる。一方、2T1C方式においては、データ信号の電圧が、電気光学素子への素子駆動電圧の印加の有無を制御するトランジスターのゲート電圧となる。そのため、データ電圧のレンジは、電気光学素子を駆動する電圧のレンジよりも拡大してしまう。データ信号における電圧のレンジは、消費電力に大きな影響を与えることから、このレンジが拡大すると望ましくない部分がある。また、この電圧のレンジが拡大すると、駆動回路における素子の信頼性を高める必要もある。本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、2T1C方式において、データ信号の電圧のレンジを1T1C方式より狭くして消費電力を低減することにある。上述の課題を解決するため、本発明は、複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される素子駆動電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられ、nチャネル型の第1のトランジスターおよびnチャネル型の第2のトランジスターを有する画素回路であって、前記第1のトランジスターのゲート端子が前記走査線に接続され、前記第1のトランジスターの一方のソースドレイン端子が前記信号線に接続され、他方のソースドレイン端子が前記第2のトランジスターのゲート端子に接続され、前記第2のトランジスターの一方のソースドレイン端子が素子駆動電源に接続され、他方のソースドレイン端子が前記画素電極に接続された画素回路とを有する電気光学装置の駆動方法であって、前記対向電極と前記素子駆動電源との電圧の差が、前記第2のトランジスターの状態にかかわらず前記電気光学素子の光学状態を異ならせない電圧Vep0またはゼロになるように、前記素子駆動電源を制御するステップと、前記第1のトランジスターをオンにする電圧Gonを前記走査線に印加することにより、前記第2のトランジスターをオンさせる電圧Vdhまたは前記第2のトランジスターをオフさせる電圧Vdlを前記信号線から前記第1のトランジスターを介して当該第2のトランジスターのゲート端子に印加するステップと、当該第1のトランジスターをオフにする電圧Goffを当該走査線に印加することにより、当該第2のトランジスターのゲート端子に印加された当該データ電圧をフィードスルー電圧Vftだけ低い電圧にするステップと、前記素子駆動電源を電圧Vep0またはゼロより電圧Vepだけ高くまたは低くした電圧に制御するステップとを備え、Vdh-VftVep×α≧VepVwon式1Vdl-VftVep×α≦Voff式2Vdl-Vft-Vep×β≦-VepVoff式3Vdh-Vdl<2×Vep式4ただし、Vep>0,Voff:前記第2のトランジスターのソースドレイン端子間に流れる電流を、前記電気光学素子のリーク電流Eleak未満とするための、当該第2のトランジスターのゲートソース端子間電圧の最大値Voff<0,Vwon:前記第2のトランジスターのソースドレイン端子間に前記電気光学素子の光学状態を異ならせるために必要な電流を流すための、当該第2のトランジスターのゲートソース端子間電圧の最小値,α=Cgd/CtftCstg,β=Cgs/CtftCstg,Ctft:前記第2のトランジスターの容量,Cgd:前記第2のトランジスターのゲートドレイン端子間の容量=Ctft×x0<x≦1,Cgs:前記第2のトランジスターのゲートソース端子間の容量=Ctft×y0<y≦1,Cstg:前記第1のトランジスターの他方のソースドレイン端子と前記第2のトランジスターのゲート端子とを接続する部分に接続した、または寄生する容量であり、上式1乃至4を満たすことを特徴とする電気光学装置の駆動方法を提供する。この電気光学装置の駆動方法によれば、2T1C方式において、データ信号の電圧のレンジを1T1C方式より狭くして消費電力を低減することができる。また、別の好ましい態様において、Cstg/Ctftが0より大きく0.5以下であることを特徴とする。この電気光学装置の駆動方法によれば、さらに消費電力を低減することができる。また、本発明は、複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される素子駆動電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられ、nチャネル型の第3のトランジスターおよびnチャネル型の第4のトランジスターを有する画素回路であって、前記第3トランジスターのゲート端子が前記走査線に接続され、前記第3のトランジスターのソースドレイン端子の一方が前記信号線に接続され、他方が前記第4のトランジスターのゲート端子に接続され、前記第4のトランジスターの一方のソースドレイン端子が素子駆動電源に接続され、他方のソースドレイン端子が前記画素電極に接続された画素回路とを有する電気光学装置の駆動方法であって、前記対向電極と前記素子駆動電源との電圧の差が、前記第4のトランジスターの状態にかかわらず前記電気光学素子の光学状態を異ならせない電圧Vep0またはゼロになるように、前記対向電極に印加される電圧を第1の電圧または第2の電圧に制御するステップと、前記第3のトランジスターをオンにする電圧Gonを前記走査線に印加することにより、前記第4のトランジスターをオンさせる電圧Vdhまたは前記第4のトランジスターをオフさせる電圧Vdlを前記信号線から当該第4のトランジスターのゲート端子に印加するステップと、当該第3のトランジスターをオフにする電圧Goffを当該走査線に印加することにより、当該第4のトランジスターのゲート端子に印加された当該データ電圧をフィードスルー電圧Vftだけ低い電圧にするステップと、前記素子駆動電源と前記対向電極との電圧の差が電圧Vepまたはゼロ、または電圧Vep0より電圧Vepだけ高いまたは低い電圧になるように前記素子駆動電源を制御するステップとを備え、Vdh-VftVep×α≧VepVwon式5Vdl-VftVep×α≦Voff式6Vdh-Vft-Vep×β≦Vwon式7Vdh-Vdl<2×Vep式8ただし、Vep>0,Voff:前記第4のトランジスターのソースドレイン端子間に流れる電流を、前記電気光学素子のリーク電流Eleak未満とするための、当該第4のトランジスターのゲートソース間電圧の最大値Voff<0。Vwon:前記第4のトランジスターのソースドレイン端子間に前記電気光学素子の光学状態を異ならせるために必要な電流を流すための、当該第4のトランジスターのゲートソース端子間電圧の最小値,α=Cgd/CtftCstg,β=Cgs/CtftCstg,Ctft:前記第4のトランジスターの容量,Cgd:前記第4のトランジスターのゲートドレイン端子間の容量=Ctft×x0<x≦1,Cgs:前記第4のトランジスターのゲートソース間の容量=Ctft×y0<y≦1,Cstg:前記第3のトランジスターのソースドレイン端子と前記第4のトランジスターのゲート端子とを接続する部分に接続した容量,であり、上式5乃至8を満たすことを特徴とする電気光学装置の駆動方法を提供する。この電気光学装置の駆動方法によれば、2T1C方式において、データ信号の電圧のレンジを1T1C方式より狭くして消費電力を低減することができる。また、別の好ましい態様において、Cstg/Ctftが0.5以上10未満であることを特徴とする。この電気光学装置の駆動方法によれば、さらに消費電力を低減することができる。また、別の好ましい態様において、前記第3のトランジスターをオフにする電圧Goffは、2×Voff以下の電圧であることを特徴とする。この電気光学装置の駆動方法によれば、走査信号の電圧のレンジを狭くして、さらに消費電力を低減することができる。また、別の好ましい態様において、Vwonが前記第2トランジスターの閾値電圧よりも低い電圧であることを特徴とする。この電気光学装置の駆動方法によれば、データ信号の電圧のレンジを狭くして、さらに消費電力を低減することができる。また、別の好ましい態様において、Vwonが前記第4トランジスターの閾値電圧よりも低い電圧であることを特徴とする。この電気光学装置の駆動方法によれば、データ信号の電圧のレンジを狭くして、さらに消費電力を低減することができる。また、本発明は、複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される素子駆動電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられ、nチャネル型の第5のトランジスターおよびnチャネル型の第6のトランジスターを有する画素回路であって、前記第5のトランジスターのゲート端子が前記走査線に接続され、前記第5のトランジスターの一方のソースドレイン端子が前記信号線に接続され、他方のソースドレイン端子が前記第6のトランジスターのゲート端子に接続され、前記第6のトランジスターの一方のソースドレイン端子が素子駆動電源に接続され、他方のソースドレイン端子が前記画素電極に接続された画素回路とを有する電気光学装置に制御信号を出力する出力手段と、前記複数の画素に対応する前記電気光学素子の光学状態を指定する画像データを取得する取得手段と、前記取得した画像データに基づいて前記電気光学装置を制御する前記制御信号を出力するように、前記出力手段を制御する制御手段とを具備し、前記制御手段は、前記対向電極と前記素子駆動電源との電圧の差が、前記第6のトランジスターの状態にかかわらず前記電気光学素子の光学状態を異ならせない電圧Vep0またはゼロになるように、前記素子駆動電源を制御し、前記第5のトランジスターをオンにする電圧Gonを前記走査線に印加することにより、前記第6のトランジスターをオンせる電圧Vdhまたは前記第6のトランジスターをオフさせる電圧Vdlを前記信号線から前記第5のトランジスターを介して当該第6のトランジスターのゲート端子に印加し、当該第6のトランジスターをオフにする電圧Goffを当該走査線に印加することにより、当該第6のトランジスターのゲート端子に印加された当該データ電圧をフィードスルー電圧Vftだけ低い電圧にし、前記素子駆動電源を電圧Vep0またはゼロよりVepだけ高くまたは低くした電圧に制御するように、前記出力手段を制御し、Vdh-VftVep×α≧VepVwon式9Vdl-VftVep×α≦Voff式10Vdl-Vft-Vep×β≦-VepVoff式11Vdh-Vdl<2×Vep式12ただし、Vep>0,Voff:前記第6のトランジスターのソースドレイン端子間に流れる電流を、前記電気光学素子のリーク電流Eleak未満とするための、当該第6のトランジスターのゲートソース端子間電圧の最大値Voff<0,Vwon:前記第6のトランジスターのソースドレイン端子間に前記電気光学素子の光学状態を異ならせるために必要な電流を流すための、当該第6のトランジスターのゲートソース端子間電圧の最小値,α=Cgd/CtftCstg,β=Cgs/CtftCstg,Ctft:前記第6のトランジスターの容量,Cgd:前記第6のトランジスターのゲートドレイン端子間の容量=Ctft×x0<x≦1,Cgs:前記第6のトランジスターのゲートソース端子間の容量=Ctft×y0<y≦1,Cstg:前記第5のトランジスターのソースドレイン端子と前記第6のトランジスターのゲート端子とを接続する部分に接続した、または寄生する容量であり、上式9乃至12を満たすことを特徴とする制御装置を提供する。この制御装置によれば、2T1C方式において、データ信号の電圧のレンジを1T1C方式より狭くして消費電力を低減することができる。また、本発明は、複数の走査線と複数の信号線との交差に対応して設けられた画素電極を有する複数の画素と、前記画素電極と対向電極とに挟まれ、当該画素電極に印加される素子駆動電圧に応じて光学状態を異ならせる電気光学素子と、前記複数の画素の各々に設けられ、nチャネル型の第7のトランジスターおよびnチャネル型の第8のトランジスターを有する画素回路であって、前記第7のトランジスターのゲート端子が前記走査線に接続され、前記第8のトランジスターの一方のソースドレイン端子が前記信号線に接続され、他方のソースドレイン端子が前記第8のトランジスターのゲート端子に接続され、前記第8のトランジスターの一方のソースドレイン端子が素子駆動電源に接続され、他方のソースドレイン端子が前記画素電極に接続された画素回路とを有する電気光学装置に制御信号を出力する出力手段と、前記複数の画素に対応する前記電気光学素子の光学状態を指定する画像データを取得する取得手段と、前記取得した画像データに基づいて前記電気光学装置を制御する前記制御信号を出力するように、前記出力手段を制御する制御手段とを具備し、前記制御手段は、前記対向電極と前記素子駆動電源との電圧の差が、前記第8のトランジスターの状態にかかわらず前記電気光学素子の光学状態を異ならせない電圧Vep0またはゼロになるように、前記対向電極に印加される電圧を第3の電圧または第4の電圧に制御し、前記第7のトランジスターをオンにする電圧Gonを前記走査線に印加することにより、前記第8のトランジスターをオンさせる電圧Vdhまたは前記第8のトランジスターをオフさせる電圧Vdlを前記信号線から当該第8のトランジスターのゲート端子に印加し、当該第7のトランジスターをオフにする電圧Goffを当該走査線に印加することにより、当該第8のトランジスターのゲート端子に印加された当該データ電圧をフィードスルー電圧Vftだけ低い電圧にし、前記素子駆動電源と前記対向電極との電圧の差が電圧Vepまたはゼロ、または電圧Vep0より電圧Vepだけ高いまたは低い電圧になるように前記素子駆動電源を制御するように、前記出力手段を制御し、Vdh-VftVep×α≧VepVwon式13Vdl-VftVep×α≦Voff式14Vdh-Vft-Vep×β≦Vwon式15Vdh-Vdl<2×Vep式16ただし、Vep>0,Voff:前記第8のトランジスターのソースドレイン端子間に流れる電流を、前記電気光学素子のリーク電流Eleak未満とするための、当該第8のトランジスターのゲートソース端子間電圧の最大値Voff<0,Vwon:前記第8のトランジスターのソースドレイン端子間に前記電気光学素子の光学状態を異ならせるために必要な電流を流すための、当該第8のトランジスターのゲートソース端子間電圧の最小値,α=Cgd/CtftCstg,β=Cgs/CtftCstg,Ctft:前記第8のトランジスターの容量,Cgd:前記第8のトランジスターのゲートドレイン間の容量=Ctft×x0<x≦1,Cgs:前記第8のトランジスターのゲートソース間の容量=Ctft×y0<y≦1,Cstg:前記第7のトランジスターのソースドレイン端子と前記第8のトランジスターのゲート端子とを接続する部分の容量であり、上式13乃至16を満たすことを特徴とする制御装置を提供する。この制御装置によれば、2T1C方式において、データ信号の電圧のレンジを1T1C方式より狭くして消費電力を低減することができる。また、本発明は、上記記載の制御装置と、前記制御装置から出力される前記制御信号により制御される前記電気光学装置とを具備することを特徴とする表示装置を提供する。この表示装置によれば、2T1C方式において、データ信号の電圧のレンジを1T1C方式より狭くして消費電力を低減することができる。また、本発明は、上記記載の表示装置を具備することを特徴とする電子機器を提供する。この電子機器によれば、2T1C方式において、データ信号の電圧のレンジを1T1C方式より狭くして消費電力を低減することができる。<第1実施形態>[全体構成]図1は、第1実施形態における電子機器1000の外観を示す図である。電子機器1000は画像を表示する表示装置である。この例においては、電子機器1000は電子書籍を閲覧するための装置、いわゆる電子ブックリーダーである。電子書籍は複数ページの画像を含むデータである。電子機器1000は電子書籍をある単位例えば1ページずつで表示部1に表示する。電子書籍に含まれる複数ページのうち、表示の対象となる一のページを選択ページという。選択ページはユーザーによるボタン8A~8Fの操作に応じて変更される。ユーザーはボタン8A~8Fの操作により電子書籍のページをめくることページ送りまたはページ戻しができる。図2は、電子機器1000のハードウェア構成を示すブロック図である。電子機器1000は、表示部1、コントローラー2、CPUCentralProcessingUnit3、VRAMVideoRandomAccessMemory4、RAMRandomAccessMemory5、ROMReadOnlyMemory6、記憶部7、および操作部8を有する。これらの各構成はバスBUSを介して接続されている。表示部1は、画像を表示する電気光学素子を含むディスプレイパネルを有する電気光学装置である。この例では、電圧の印加等によりエネルギーを与えなくても表示を保持するメモリー性の電気光学素子である、電気泳動粒子を用いている。この電気光学素子により、表示部1はモノクロ複数階調この例では白黒2階調の像を表示する。コントローラー2は表示部1を制御する制御装置である。CPU3は電子機器1000の各部を制御する処理装置プロセッサーである。CPU3は、RAM5をワークエリアとして、ROM6または記憶部7に記憶されたプログラムを実行する。VRAM4は表示部1に表示させる画像を示す画像データを記憶するメモリーである。画像データは表示部1に表示させる画像を示すデータであるから、以下に示すように、複数の画素13に対応する電気泳動層110における光学状態を指定するものとなる。RAM5はデータを記憶するメモリーである。記憶部7は電子書籍のデータ書籍データを記憶する不揮発性のメモリーである。記憶部7は複数の電子書籍のデータを記憶することができる。操作部8はユーザーの指示を入力するための入力装置であり、例えばタッチスクリーン、キーパッド、またはボタンを含む。図1に示したボタン8A~8Fは、操作部8を構成する一部である。バスBUSは構成要素間でデータまたは信号を伝送する伝送路である。図3は、表示部1の断面構造を示す模式図である。表示部1は、第1基板100、電気泳動層110、および第2基板120を有する。第1基板100および第2基板120は、電気泳動層110を挟持するための基板である。第1基板100は、基板101、接着層102、および回路層103を有する。基板101は絶縁性および可撓性を有する材料、例えばポリカーボネートで形成されている。なお基板101は軽量性、可撓性、弾性および絶縁性を有するものであれば、ポリカーボネート以外の樹脂材料により形成されてもよい。また、基板101は可撓性を有しないガラスにより形成されていてもよい。接着層102は基板101と回路層103とを接着する層である。回路層103は電気泳動層110を駆動するための回路後述する画素回路などを有する層である。回路層103は画素電極104を有する。電気泳動層110はマイクロカプセル111およびバインダー112を有する。マイクロカプセル111はバインダー112によって固定されている。バインダー112としては、マイクロカプセル111との親和性が良好で電極との密着性が優れ、かつ高抵抗な材料が用いられる。マイクロカプセル111は内部に分散媒および電気泳動粒子が格納されたカプセルである。マイクロカプセル111は柔軟性を有する材料、例えばアラビアゴムゼラチン系の化合物またはウレタン系の化合物等が用いられる。なお、マイクロカプセル111と画素電極104との間には接着剤により形成された接着層が設けられてもよい。分散媒は、水、アルコール系溶媒メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど、エステル類酢酸エチル、酢酸ブチルなど、ケトン類アセトン、メチルエチルケトン、メチルイソブチルケトンなど、脂肪族炭化水素ぺンタン、ヘキサン、オクタンなど、脂環式炭化水素シクロへキサン、メチルシクロへキサンなど、芳香族炭化水素ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど、ハロゲン化炭化水素塩化メチレン、クロロホルム、四塩化炭素、1,2-ジクロロエタンなど、またはカルボン酸塩である。別の例で、分散媒はその他の油類であってもよい。また、分散媒はこれらの物質が混合されたものでもよい。さらに別の例で、分散媒には界面活性剤などが配合されてもよい。電気泳動粒子は分散媒中で電界によって移動する性質を有する粒子高分子またはコロイドである。この例においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル111内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料を含む粒子であり、この例においては正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料を含む粒子であり、この例においては負に帯電されている。第2基板120はフィルム121および共通電極122を有する。フィルム121は電気泳動層110の封止および保護をするものである。フィルム121は透明で絶縁性を有する材料、例えばポリエチレンテレフタレートにより形成される。共通電極122は透明で導電性を有する材料、例えば酸化インジウムスズIndiumTinOxide、ITOにより形成される。マイクロカプセル111内の電気泳動粒子は画素電極104と共通電極122とに印加される電圧に応じてマイクロカプセル111内を移動することにより、電気泳動層110としての光学状態を異ならせる。電子機器1000のユーザーは電気泳動層110を第2基板120側から視認する。[表示部1の回路構成]図4は、表示部1の回路構成を示す図である。表示部1は、m本の走査線11、n本のデータ線12、m×n個の画素13、走査線駆動回路15、データ線駆動回路16、電源線駆動回路17、および電源線18を有する。表示領域14はm×n個の画素13を含む。以下、第j行第i列の画素を特に、画素13i,jという。画素13内の各要素についても同様である。走査線駆動回路15、データ線駆動回路16、および電源線駆動回路17素子駆動電源は、コントローラー2により制御される。走査線11は行方向X方向に沿って配置され、走査線駆動回路15から出力される走査信号を伝達する。走査信号はm本の走査線11の中から一の走査線11を順次排他的に選択する信号である。データ線12信号線は列方向Y方向に沿って配置され、データ線駆動回路16から出力されるデータ信号を伝達する。データ信号は各画素13の階調に応じた信号である。電源線18は画素電極104に印加される素子駆動電圧を供給するための素子電源信号を伝達する配線である。この例においては、電源線駆動回路17は電源線18を介して総ての画素13に共通の素子駆動電圧を供給する。画素13は走査線11およびデータ線12の交差に対応して設けられ、データ信号に応じた階調を示す。なお、複数の走査線11のうち第i行の走査線11を特に、第i行の走査線11という。データ線12についても同様である。以下、データ信号、走査信号および素子電源信号など、画素13に伝達される各信号を駆動信号という。[画素13の回路構成]図5は、画素13i,jの等価回路画素回路を示す図である。この例においては、画素13は2T1C方式の回路構成になっている。画素13は、画素トランジスター131第1トランジスターと、駆動トランジスター132第2トランジスターと、容量素子133と、画素電極104とを有する。画素トランジスター131および駆動トランジスター132はスイッチング素子であり、この例ではアモルファスSiを用いたnチャネル型のTFTThinFilmTransistorである。画素トランジスター131のゲート端子は第j行の走査線11に接続されている。画素トランジスターのゲート電圧GATEは画素トランジスター131のゲート端子に印加される電圧である。画素トランジスター131のソースドレイン端子の一方は第i列のデータ線12に接続されている。データ電圧DATAは画素トランジスター131のデータ線12に接続されるソースドレイン端子に印加される電圧である。画素トランジスター131のソースドレイン端子の他方は駆動トランジスター132のゲート端子および容量素子133の一方の電極に接続されている。駆動トランジスターのゲート電圧GTは駆動トランジスター132のゲート端子に印加される電圧である。容量素子133の他方の電極は図示せぬ容量線に接続され、電圧VSTGこの例では接地電圧基準電圧に固定されている。以下の説明において、各電圧は基準電圧0Vに対する値を示している。なお、容量素子133は画素トランジスター131のソースドレイン端子と駆動トランジスター132のゲート端子とが接続された部分における寄生容量を含むものであり、必ずしも素子として存在していなくてもよい。駆動トランジスター132のソースドレイン端子の一方は電源線18に接続されている。電源線への供給電圧VEPは駆動トランジスター132の電源線18に接続されるソースドレイン端子に印加される電圧素子駆動電圧である。駆動トランジスター132のソースドレイン端子の他方は画素電極104に接続されている。画素電極の電圧PXは画素電極104に印加される電圧である。電気泳動層110は画素電極104および共通電極122に挟まれている。共通電極122は共通電圧COMこの例では接地電圧基準電圧に固定されている。[コントローラー2の機能構成]図6は、コントローラー2の機能構成を示すブロック図である。コントローラー2は、出力部21、取得部22、および制御部23を有する。出力部21は、表示部1に対して、走査線駆動回路15、データ線駆動回路16、および電源線駆動回路17を制御する制御信号を出力する。また、取得部22は、VRAM4に記憶されている画像データを取得し、制御部23に出力する。制御部23は、取得した画像データに基づいて各画素13に対応する電気泳動層110の光学状態を制御する制御信号を出力するように、出力部21を制御する。[動作]CPU3は、OSOperatingSystemまたはアプリケーションプログラムに従って、コントローラー2の動作とは独立したタイミングでVRAM4のデータを書き替える。CPU3がVRAM4に記憶されている画像データを書き替えると、CPU3はVRAM4の書き替えを行った旨を示す書き替え通知をコントローラー2に出力する。コントローラー2は書き換え通知を受け取ると、VRAM4に記憶された画像データに基づいて、制御信号を表示部1に対して出力する。走査線駆動回路15、データ線駆動回路16、および電源線駆動回路17からこの制御信号に基づいて出力される駆動信号について、図7を用いて説明する。図7は、第1実施形態における駆動信号を示すタイミングチャートである。この例においては、階調を白から黒へ変化させていくフレーム以下、黒フレームというと階調を黒から白へ変化させていくフレーム以下、白フレームというとに区別されている。図7に示す例においては、黒フレームBFと白フレームWFとが交互に現れるようになっている。黒フレームと白フレームとを区別して説明する必要がない場合には、単にフレームという。各フレームにおいては、選択期間Tsおよび書込期間Twが存在する。走査線駆動回路15は、図7のGATEYj:jは1~mの何れかの整数に示すように、各フレームの選択時間Tsにおいて、複数の走査線11の中から一の走査線11を順次排他的に選択する走査信号を走査線11に供給する。選択された走査線11電圧Gonに接続された画素トランジスター131はオン状態となり、それ以外の走査線11電圧Goffに接続された画素トランジスター131はオフ状態となる。データ線駆動回路16は、図7のDATAに示すように、各フレームの選択時間Tsにおいて、夫々選択された走査線11に接続されている各画素13に対応して、表示させる階調に応じたデータ電圧のデータ信号をデータ線12に供給する。データ信号は、黒フレームにおいては、階調を白から黒へ変化させていく画素13以下、黒書込画素というに対してはデータ電圧をVdhとし、階調を黒から白へ変化させていく画素13以下、白書込画素というおよび階調を変化させない画素以下、維持画素というに対してはデータ電圧をVdlとする。一方、白フレームにおいては、データ信号は、白書込画素に対してはデータ電圧をVdh、黒書込画素および維持画素に対してはデータ電圧をVdlとする。電源線駆動回路17は、図7のVEPに示すように、各フレームの書込時間Twにおいて、黒フレームにおいては電圧がVepとなり、白フレームにおいては電源線への供給電圧VEPが-Vepとなり、選択期間Tsにおいては電源線への供給電圧VEPが基準電圧となる素子電源信号を電源線18に供給する。なお、素子電源信号における基準電圧となる期間については必ず基準電圧である必要は無く、電気泳動層110の光学状態を異ならせない電圧Vep0であればよい。[画素回路各部における電圧変化]続いて、図5に示す画素回路各部の電圧GATE、DATA、VEP、GTについての電圧変化について説明する。まず、この電圧変化についての前提となる画素回路における各部の設計値について説明する。以下に示す設計値は一例であって、本発明の効果を実現する範囲内で適宜変更可能である。[設計値]画素トランジスター131に関する設計値Vson=10Vオン電圧:データ電圧DATAを画素トランジスター131を介して駆動トランジスターのゲート電圧GTとして供給するために必要なオン電流を得るためのゲートソース間電圧Vgsの最小値。Vsoff=-5Vオフ電圧:書込期間Twにおいて、駆動トランジスターのゲート電圧GTを保持するのに十分なオフ電流を得るためのゲートソース間電圧Vgsの最大値ただし、Vsoff<0。Vft=3Vフィードスルー電圧:画素トランジスター131のオン状態からオフ状態への遷移に伴って、ゲート電極とソースドレイン電極の容量結合により、ソースドレイン電極の電圧が変化する。この現象をフィードスルーと言い、Vftはその電圧を指す。ここでは単純化のためゲート電圧振幅依存、ソースドレイン間電圧Vds依存は考慮せず、一定電圧とする。駆動トランジスター132に関する設計値Vwon=3V書込電圧:電気泳動層110の光学状態を異ならせるために必要なオン電流を得るためのゲートソース間電圧Vgsの最小値。駆動トランジスター132の閾値電圧Vthよりも低い電圧でもよく、少なくとも電気泳動層110のリーク電流Eleakより大きいオン電流を流せればよい。Voff=-5Vオフ電圧:電気泳動層110のリーク電流Eleakよりも少ないオフ電流を得るためのゲートソース間電圧Vgsのうち最大値ただし、Voff<0。Ctft:駆動トランジスター132の容量。Cgd=Ctft×0.5:この例では単純化のため、駆動トランジスター132のゲートドレイン間の容量Cgdは駆動トランジスター132の容量Ctftの半分とする。Cgs=Ctft:この例では単純化のため、駆動トランジスター132のゲートソース間の容量Cgsは駆動トランジスター132の容量Ctftと等しいとする。その他の設計値Vep=15V:電気泳動層110の光学状態を異ならせるために必要な電圧の絶対値。例えばここでは、電気泳動層110を白から黒に遷移させるときはVepの電圧を、黒から白に遷移させるときは-Vepの電圧を印加する。Cstg=Ctft:この設計値の例では、容量素子133の容量Cstgは駆動トランジスター132の容量Ctftと同じに設定する。これらの設計値の前提においては、Vdh=17.25V、Vdl=-9.5Vとなる場合に、データ信号の電圧のレンジが最小となる。以下、その算出方法について、画素回路各部の電圧変化を用いつつ説明する。この説明においては、黒フレームにおける黒書込画素駆動トランジスター132をオン状態に制御と白書込画素および維持画素どちらも駆動トランジスター132をオフ状態に制御の場合と、白フレームにおける白書込画素駆動トランジスター132をオン状態に制御と黒書込画素および維持画素どちらも駆動トランジスター132をオフ状態に制御の場合とに分けて説明する。[黒フレームでの電圧変化]図8は、第1実施形態における黒フレームにおける画素13の等価回路の各部における電圧の変化を示す図である。図8aは、黒書込画素駆動トランジスター132をオン状態に制御における画素回路各部の電圧変化であり、図8bは、白書込画素および維持画素どちらも駆動トランジスター132をオフ状態に制御における画素回路各部の電圧変化である。まず、選択期間Tsのうちデータ書込期間t1における電圧変化を説明する。データ書込期間t1においては、画素トランジスター131がオン状態となる。そのため、駆動トランジスターのゲート電圧GTは、データ電圧DATAが書き込まれて、黒書込画素においてはVdh、白書込画素においてはVdlとなる。なお、駆動トランジスターのゲート電圧GTは、直前のフレームにおいて黒書込画素であるか否かによってデータ書込期間t1より前の電圧値が異なるが、データ書込期間t1が終わる前迄にはVdh=17.25VまたはVdl=-9.5Vに書き込まれる。また、データ書込期間t1においては、電源線への供給電圧VEPは基準電圧0Vになっている。このため、駆動トランジスター132のオンオフにかかわらず駆動トランジスターのゲート電圧GTの状態にかかわらず電気泳動層110の光学状態は変化しない。続いて、選択期間Tsのうちデータ保持期間t2における電圧変化を説明する。画素トランジスターのゲート電圧GATEがGonからGoffに変化することによりフィードスルーが生じ、駆動トランジスターのゲート電圧GTがVftだけ低い電圧になる。すなわち、駆動トランジスターのゲート電圧GTは、黒書込画素においてはVdh-Vft=14.25V、白書込画素および維持画素においてはVdl-Vft=-12.5Vとなる。続いて、書込期間Twのうち素子駆動期間t3における電圧変化を説明する。この素子駆動期間t3においては、電源線への供給電圧VEPが基準電圧からVep=15Vに変化する。このとき、駆動トランジスター132の寄生容量と容量素子133の容量との容量結合により、駆動トランジスターのゲート電圧GTはVep×αα:容量結合比だけ高くなる。素子駆動期間t3の間、画素電極の電圧PXは常にVep以下になるため、画素電極104が接続される側が駆動トランジスター132のソース端子側となる。一般に、TFTの容量はそのほとんどがドレイン端子側よりもソース端子側に多く形成される。この例においては、駆動トランジスター132の容量は、そのほとんどがゲートソース間ゲート端子と画素電極104との間に形成され、ゲートドレイン間ゲート端子と電源線18との間にはオーバーラップ容量が残るのみとなる。この点を考慮し、上記設計値としてはオーバラップ容量よりは若干多めの寄生容量がつくものとしてCgd=Ctft×0.5とした。この場合、容量結合比αはα=Cgd/CtftCstg=0.25となる。駆動トランジスターのゲート電圧GTは、Vep×α=3.75V=15V×0.25だけ上昇し、黒書込画素においてはVdh-VftVep×α=18V、白書込画素および維持画素においてはVdl-VftVep×α=-8.75Vとなる。黒書込画素において画素電極の電圧PXがVepとなるようにするためには、駆動トランジスター132のゲートソース間電圧VgsがVwon以上となる必要がある。すなわち、Vba=Vdh-VftVep×α-Vep≧Vwonである必要がある。一方、白書込画素および維持画素においては、画素電極の電圧PXは基準電圧であるから、駆動トランジスター132のゲートソース間電圧VgsがVoff以下である必要がある。すなわち、Vbb=0-Vdl-VftVep×α≧-Voffである必要がある。まとめると、式1、2が満たされる必要がある。Vdh-VftVep×α≧VepVwon式1Vdl-VftVep×α≦Voff式2そして、素子駆動期間t3の後は、電源線への供給電圧VEPが基準電圧に戻り、容量結合により、駆動トランジスターのゲート電圧GTがVep×αだけ低くなる。すなわち、駆動トランジスターのゲート電圧GTは、黒フレーム終了時に、黒書込画素においてはVdh-Vft=14.25V、白書込画素および維持画素においてはVdl-Vft=-12.5Vとなる。[白フレームでの電圧変化]続いて、白フレームの場合について説明する。図9は、第1実施形態における白フレームにおける画素13の等価回路の各部における電圧の変化を示す図である。図9aは白書込画素駆動トランジスター132をオン状態に制御における画素回路各部の電圧変化であり、図9bは黒書込画素および維持画素どちらも駆動トランジスター132をオフ状態に制御における画素回路各部の電圧変化である。選択期間Tsにおけるデータ書込期間t4、データ保持期間t5については、黒フレームにおいて説明したデータ書込期間t1、データ保持期間t2と同様であるため、説明を省略する。続いて、書込期間Twのうち素子駆動期間t6における電圧変化を説明する。この素子駆動期間t6においては、電源線への供給電圧VEPが基準電圧から-Vep=-15Vに変化する。このとき、駆動トランジスター132の寄生容量と容量素子133の容量との容量結合により、駆動トランジスターのゲート電圧GTは、Vep×ββ:容量結合比だけ低くなる。素子駆動期間t6の間、電源線への供給電圧VEPは常に画素電極の電圧PXよりも低くなるため、電源線18に接続される側が駆動トランジスター132のソース端子側となる。上述したように、TFTの容量は、そのほとんどがドレイン端子側よりもソース端子側に多く形成される。この例においては、駆動トランジスター132の容量はそのほとんどがゲートソース間ゲート端子と電源線18との間に形成される。この点を考慮し、上記設計値としては、Cgs=Ctftとした。この場合、容量結合比βはβ=Cgs/CtftCstg=0.5となる。駆動トランジスターのゲート電圧GTは、Vep×β=7.5V=15V×0.5だけ下降し、白書込画素においてはVdh-Vft-Vep×β=6.75V、黒書込画素においてはVdl-Vft-Vep×β=-20Vとなる。白書込画素において画素電極の電圧PXが-Vepとなるようにするためには、駆動トランジスター132のゲートソース間電圧VgsがVwon以上となる必要がある。すなわち、Vwa=Vdh-Vft-Vep×β--Vep≧Vwonである必要がある。この条件は上記式1を満たしていれば必ず満たされる。一方、黒書込画素においては、駆動トランジスター132のゲートソース間電圧VgsがVoff以下である必要がある。すなわち、Vwb=-Vep-Vdl-Vft-Vep×β≧-Voffである必要がある。まとめると、式3が満たされる必要がある。Vdl-Vft-Vep×β≦-VepVoff式3そして、素子駆動期間t6の後は、電源線への供給電圧VEPが基準電圧に戻り、容量結合により駆動トランジスターのゲート電圧GTがVep×βだけ高くなる。その結果、駆動トランジスターのゲート電圧GTは、白フレーム終了時に、白書込画素においてはVdh-Vft=14.25V、黒書込画素および維持画素においてはVdl-Vft=12.5Vとなる。黒フレームおよび白フレームにおいては上記のように各電圧が変化するため、上記式1、2、3を満たすようにVdh、Vdlを決めると、Vdh≧17.25Vであり、Vdl≦-9.5Vとなる。データ電圧DATAのレンジを最小にするには、Vdh=17.25V、Vdl=-9.5Vにすれば良い。このように、電源線への供給電圧VEPの変化に伴って、容量結合で駆動トランジスターのゲート電圧GTを変化させることにより、電源線への供給電圧VEPのレンジ30V=Vep--Vepよりも、データ電圧DATAのレンジ26.75V=Vdh-Vdlを小さくすることができる。なお、画素トランジスターのゲート電圧GATEについては、図8aに示すように、Vsa=Gon-Vdh≧Vsonを満たす必要性から、Gon≧27.25Vとなる。一方、図9bに示すように、Vsb=Vdl-Vft-Vep×β-Goff≧-Vsoffを満たす必要性から、Goff≦-25Vとなる。[容量比と消費電力との関係]上記の設計値においては、Ctft=Cstgとした例を挙げてデータ電圧DATAのレンジを算出したが、CtftとCstgとの容量比が変化すると容量結合比α、βが変化する。したがって、この容量比に応じて、電源線への供給電圧VEPの変化に伴う駆動トランジスターのゲート電圧GTの変化量も異なってくる。そこで、CtftとCstgとの容量比を変化させた場合のデータ電圧DATAおよび消費電力との関係について説明する。図10は、第1実施形態における容量比と消費電力との関係を示す図である。この例における消費電力P2Tについては、1T1C方式における消費電力P1Tに対する消費電力比Prとして示している。容量比はCstg/Ctftとして示している。1T1C方式では電気泳動層の光学状態を変えるのに必要な電力は保持容量に蓄えられた電荷のみに頼っているため、同電力を駆動トランジスターを介して供給できる2T1C方式よりも画素への書込回数が多くなり、消費電力が大きくなる。図10においては方式の違いによる画素への書き込み回数の差を考慮せず、書き込み回数が1T1Cと2T1Cとで同じであるものとして算出している。そのため実動作を考慮すると、消費電力比Prは更に低くなる。Vdhについては、上記式1のみで決まる。容量比が減少するほど容量結合比αが増加するため、Vdhを低くできる。一方、Vdlについては容量比次第で上記式23のいずれかにより制限される。容量比が比較的小さい場合この例においては0.5以下においては、Vdlは上記式2により決まる。この範囲では容量比が増加するほど容量結合比αが減少するため、Vdlを高くできる。一方、容量比が比較的大きい場合この例においては1以上においては、Vdlは上記式3により決まる。この範囲では容量比が減少するほど容量結合比βが増加するため、Vdlを高くできる。上述した本発明の一例を用いると、データ電圧DATAのレンジVdh-Vdlを電源線への供給電圧VEPのレンジVep×2よりも小さくできるだけでなく、容量比を適当な範囲に設定すると更に小さくできる。この例においては、容量比Cstg/Ctftを0より大きく0.5以下にすることにより、この範囲においてデータ電圧DATAのレンジが約23V、消費電力比Prが約59と略一定となる。上述したように、Cstgについては、必ずしも容量素子133で形成される必要はなく、容量素子133以外により形成される寄生容量により実現されてもよい。このようにすれば、各画素13におけるレイアウトの自由度が向上し、または、各画素13の大きさを小さくして高精細化することができる。なお、画素トランジスターのゲート電圧GATEのレンジ52.25Vについては、1T1C方式の場合45V=Vep15V--Vep-15VVson10V-Vsoff-5Vよりも大きくなるが、データ線12において消費される電力に比べると、走査線11において消費される電力は圧倒的に小さいため、表示部1全体としては2T1C方式の消費電力は必ず1T1C方式のそれを下回る。<第2実施形態>第1実施形態では共通電極122に印加される共通電圧COMは基準電圧に固定されていたが、第2実施形態では共通電圧COMが変化する場合について説明する。共通電圧COMは、コントローラー2からの制御信号に基づいて、例えば電源線駆動回路17が電源線への供給電圧VEPと同期させる等して電圧出力して得ればよい。図11は、第2実施形態における駆動信号を示すタイミングチャートである。第1実施形態と異なるのは、電源線への供給電圧VEPおよび共通電圧COMが基準電圧0VとVepとの間で変化するようになっている点である。選択期間Tsにおいては、電源線への供給電圧VEPと共通電圧COMとの電圧の差が0第1実施形態と同様にVep0であってもよいである。一方、書込期間Twにおいては、黒フレームでは電源線への供給電圧VEPがVepかつ共通電圧COMが0となり、白フレームでは電源線への供給電圧VEPが0かつ共通電圧COMがVepとなっている。[黒フレームでの電圧変化]図12は、第2実施形態における黒フレームにおける画素13の等価回路の各部における電圧の変化を示す図である。図12aは、黒書込画素駆動トランジスター132をオン状態に制御における画素回路各部の電圧変化であり、図12bは、白書込画素および維持画素どちらも駆動トランジスター132をオフ状態に制御における画素回路各部の電圧変化である。まず、選択期間Tsのうちデータ書込期間t1における電圧変化を説明する。データ書込期間t1においては、画素トランジスター131がオン状態となる。そのため、駆動トランジスターのゲート電圧GTは、データ電圧DATAが書き込まれて、黒書込画素においてはVdh、白書込画素においてはVdlとなる。なお、駆動トランジスターのゲート電圧GTは、直前のフレームにおいて白書込画素であるか否かによってデータ書込期間t1より前の電圧値が異なるが、データ書込期間t1が終わる前迄にはVdh=17.25VまたはVdl=-5.75Vに書き込まれる。また、データ書込期間t1においては、電源線への供給電圧VEPおよび共通電圧COMは両方とも基準電圧0Vになっており、VEPとCOMとの間で電圧の差が生じていない。このため、駆動トランジスター132のオンオフにかかわらず駆動トランジスターのゲート電圧GTの状態にかかわらず電気泳動層110の光学状態は変化しない。続いて、選択期間Tsのうちデータ保持期間t2における電圧変化を説明する。画素トランジスターのゲート電圧GATEがGonからGoffに変化することにより、フィードスルーが生じ、駆動トランジスターのゲート電圧GTがVftだけ低い電圧になる。つまり、駆動トランジスターのゲート電圧GTは、黒書込画素においてはVdh-Vft=14.25V、白書込画素および維持画素においてはVdl-Vft=-8.75Vとなる。続いて、書込期間Twのうち素子駆動期間t3における電圧変化を説明する。この素子駆動期間t3においては、電源線への供給電圧VEPが基準電圧からVep=15Vに変化する。このとき、駆動トランジスター132の寄生容量と容量素子133の容量との容量結合により、駆動トランジスターのゲート電圧GTは第1実施形態と同様にVep×αだけ高くなる。素子駆動期間t3の間は、画素電極の電圧PXは常にVep以下になるため、画素電極104が接続される側が駆動トランジスター132のソース端子側となる。、駆動トランジスターのゲート電圧GTはVep×α=3.75Vだけ上昇し、黒書込画素においてはVdh-VftVep×α=18V、白書込画素および維持画素においてはVdl-VftVep×α=-5Vとなる。黒書込画素において画素電極の電圧PXがVepとなるようにするためには、駆動トランジスター132のゲートソース間電圧VgsがVwon以上となる必要がある。すなわち、Vba=Vdh-VftVep×α-Vep≧Vwonである必要がある。一方、白書込画素および維持画素においては、画素電極の電圧PXは基準電圧であるから、駆動トランジスター132のゲートソース間電圧VgsがVoff以下である必要がある。すなわち、Vbb=0-Vdl-VftVep×α≧-Voffである必要がある。まとめると、式4、5が満たされる必要がある。Vdh-VftVep×α≧VepVwon式4Vdl-VftVep×α≦Voff式5そして、素子駆動期間t3の後は、共通電圧COMを電源線への供給電圧VEPと同じVepにする。ここでは、電源線への供給電圧VEPの変化はないため、駆動トランジスターのゲート電圧GTは黒書込画素、白書込画素および維持画素でそのままの電圧となる。[白フレームでの電圧変化]続いて、白フレームの場合について説明する。図13は、第2実施形態における白フレームにおける画素13の等価回路の各部における電圧の変化を示す図である。図13aは白書込画素駆動トランジスター132をオン状態に制御における画素回路各部の電圧変化であり、図13bは黒書込画素および維持画素どちらも駆動トランジスター132をオフ状態に制御における画素回路各部の電圧変化である。選択期間Tsにおけるデータ書込期間t4、データ保持期間t5については、黒フレームにおいて説明したデータ書込期間t1、データ保持期間t2と同様であるため、説明を省略する。なお、駆動トランジスターのゲート電圧GTは、直前のフレーム黒フレームにおいて黒書込画素であるか否かによってデータ書込期間t1より前の電圧値が異なるが、データ書込期間t1が終わる前迄にはVdh=17.25VまたはVdl=-5.75Vに書き込まれる。続いて、書込期間Twのうち素子駆動期間t6における電圧変化を説明する。この素子駆動期間t6においては、電源線への供給電圧VEPがVep=15Vから基準電圧=0Vに変化する。このとき、駆動トランジスター132の寄生容量と容量素子133の容量との容量結合により、駆動トランジスターのゲート電圧GTはVep×βだけ低くなる。素子駆動期間t6の間、電源線への供給電圧VEPは常に画素電極の電圧PXよりも低くなるため、電源線18に接続される側が駆動トランジスター132のソース端子側となる。そのため、駆動トランジスターのゲート電圧GTはVep×β=7.5V=15V×0.5だけ下降し、白書込画素においてはVdh-Vft-Vep×β=8V、黒書込画素および維持画素においてはVdl-Vft-Vep×β=-16.25Vとなる。白書込画素において画素電極の電圧PXが基準電圧となるようにするためには、駆動トランジスター132のゲートソース間電圧VgsがVwon以上となる必要がある。すなわち、Vwa=Vdh-Vft-Vep×β-0≧Vwonである必要がある。一方、黒書込画素および維持画素においては、駆動トランジスター132のゲートソース間電圧VgsがVoff以下である必要がある。すなわち、Vwb=0-Vdl-Vft-Vep×β≧-Voffである必要がある。この条件は上記式5を満たしていれば必ず満たされる。まとめると、式6が満たされる必要がある。Vdh-Vft-Vep×β≧Vwon式6そして、素子駆動期間t6の後は、共通電圧COMを電源線への供給電圧VEPと同じ基準電圧0Vにする。ここでは、電源線への供給電圧VEPの変化はないため、駆動トランジスターのゲート電圧GTは黒書込画素、白書込画素および維持画素でそのままの電圧となる。黒フレームおよび白フレームにおいては、上記のように各電圧が変化するため、上記式4、5、6を満たすようにVdh、Vdlを決めると、Vdh≧17.25Vであり、Vdl≦-5.75Vとなる。データ電圧DATAのレンジを最小にするには、Vdh=17.25V、Vdl=-5.75Vにすれば良い。このように、電源線への供給電圧VEPの変化に伴って、容量結合で駆動トランジスターのゲート電圧GTを変化させることにより、電源線への供給電圧VEPのレンジの2倍30V=Vep×2よりも、データ電圧DATAのレンジ23V=Vdh-Vdlを小さくすることができる。なお、画素トランジスターのゲート電圧GATEについては、図12aに示すように、Vsa=Gon-Vdh≧Vsonを満たす必要性から、Gon≧27.25Vとなる。一方、図13bに示すように、Vsb=Vdl-Vft-Vep×β-Goff≧-Vsoffを満たす必要性から、Goff≦-21.25Vとなる。[容量比と消費電力との関係]第1実施形態と同様に、CtftとCstgとの容量比が変化すると容量結合比α、βが変化する。したがって、この容量比に応じて、電源線への供給電圧VEPの変化に伴う駆動トランジスターのゲート電圧GTの変化量も異なってくる。そこで、CtftとCstgとの容量比を変化させた場合のデータ電圧DATAおよび消費電力との関係について説明する。図14は、第2実施形態における容量比と消費電力との関係を示す図である。この例における消費電力P2Tについては、1T1C方式における消費電力P1Tに対する消費電力比Prとして示している。容量比はCstg/Ctftとして示している。第1実施形態の説明でも述べた通り、1T1C方式は2T1C方式よりも画素への書込回数が多くなり、消費電力が大きくなる。図14においては方式の違いによる画素への書き込み回数の差を考慮せず、書き込み回数が1T1Cと2T1Cとで同じであるものとして算出している。そのため実動作を考慮すると、消費電力比Prは更に低くなる。Vdlについては、上記式5のみで決まる。容量比が増加するほど容量結合比αが減少するため、Vdlを高くできる。一方、Vdhについては容量比次第で上記式46のいずれかにより制限される。容量比が比較的小さい場合この例においては0.5以下においては、Vdhは上記式6により決まる。この範囲では容量比が増加するほど容量結合比αが減少するため、Vdhを低くできる。一方、容量比が比較的大きい場合この例においては、1以上においては、Vdhは上記式4により決まる。この範囲では容量比が減少するほど容量結合比βが増加するため、Vdhを低くできる。上述した本発明の一例を用いると、データ電圧DATAのレンジVdh-Vdlを電源線への供給電圧VEPのレンジVep×2よりも小さくできるだけでなく、容量比を適当な範囲に設定すると更に小さくできる。この例においては、容量比Cstg/Ctftを0.5以上10未満にすることにより、この範囲においてデータ電圧DATAのレンジが約23V、消費電力比Prが約59と略一定となる。なお、容量比は10以上であってもよいが、Cstgを大きくし過ぎると駆動トランジスターのゲート電圧GTをVdh、Vdlに書き込むまでの時間が長くなるため、容量比は10未満であることが望ましい。第1実施形態とは異なり第2実施形態においては、容量比が大きい方がよりよい効果をもたらすので、容量素子133を明示的に形成する必要がある。その一方で、電源線への供給電圧VEPが0Vまでしか下がらないためGoffを高くすることができ、画素トランジスターのゲート電圧GATEのレンジを第1実施形態より小さくできる。また、電源線への供給電圧VEPが0Vまでしか下がらないことから、Goffは駆動トランジスターのゲート電圧GTの一番低い電圧であるときに画素トランジスター131をオフする条件で決められていなくてもよく、駆動トランジスターのゲート電圧GTが駆動トランジスター132をオフする電圧であるときに、画素トランジスター131をオフする条件で決められていればよい。すなわち、Goffは、VsoffVoffまたはVdlのいずれか低い方以下であればよい。Vsoff=Voff、容量比Cstg/Ctftが0.5以上10未満であれば、Goffは、2×Voff以下の電圧とすればよい。<変形例>以上、本発明の実施形態について説明したが、本発明は以下のようにさまざまな態様で実施可能である。[変形例1]上述した第1実施形態においては、画素トランジスター131および駆動トランジスター132はnチャネル型のトランジスターであったが、pチャネル型のトランジスターにより構成してもよい。画素トランジスター131および駆動トランジスター132をpチャネルのトランジスターで構成した場合における画素回路各部の電圧変化について、図15、図16を用いて説明する。なおpチャネル型であるため、設計値のうちトランジスターに関するものは正負が反転し、以下の通りとなる。画素トランジスター131に関する設計値Vson=-10Vオン電圧:データ電圧DATAを画素トランジスター131を介して駆動トランジスターのゲート電圧GTとして供給するために必要なオン電流を得るためのゲートソース間電圧Vgsの最大値。Vsoff=5Vオフ電圧:書込期間Twにおいて、駆動トランジスターのゲート電圧GTを保持するのに十分なオフ電流を得るためのゲートソース間電圧Vgsの最小値ただし、Vsoff>0。駆動トランジスター132に関する設計値Vwon=-3V書込電圧:電気泳動層110の光学状態を異ならせるために必要なオン電流を得るためのゲートソース間電圧Vgsの最大値。駆動トランジスター132の閾値電圧Vth>0よりも高い電圧でもよく、少なくとも電気泳動層110のリーク電流Eleakより大きいオン電流を流せればよい。Voff=5Vオフ電圧:電気泳動層110のリーク電流Eleakよりも少ないオフ電流を得るためのゲートソース間電圧Vgsの最小値ただし、Voff>0。図15は、変形例1における黒フレームでの画素13の等価回路の各部における電圧の変化を示す図である。図15aは黒書込画素駆動トランジスター132をオン状態に制御における画素回路各部の電圧変化であり、図15bは白書込画素および維持画素どちらも駆動トランジスター132をオフ状態に制御における画素回路各部の電圧変化である。図16は、変形例1における白フレームでの画素13の等価回路の各部における電圧の変化を示す図である。図16aは白書込画素駆動トランジスター132をオン状態に制御における画素回路各部の電圧変化であり、図16bは黒書込画素および維持画素どちらも駆動トランジスター132をオフ状態に制御における画素回路各部の電圧変化である。各期間t1~t6における動作については、第1実施形態における説明と同様に考えることができるため詳細な説明を省略し、Vdh、Vdlを決定するための条件についてのみ示す。この条件としては、図15aに示すVbc=Vep-VdlVftVep×α≧-Vwon、図15bに示すVbd=VdhVftVep×α-Vep≧Voff、図16aに示すVwc=-Vep-VdlVft-Vep×β≧-Vwon、図16bに示すVwd=VdhVft-Vep×β-0≧Voffがある。まとめると、式7、8、9が満たされる必要がある。VdhVftVep×α≧VoffVep式7VdlVft-Vep×β≦Vwon-Vep式8VdhVft-Vep×β≧Voff式9なお、図15aに示すVbc≧-Vwonについては、式8が満たされれば、必ず満たされる。図17は、変形例1における容量比と消費電力との関係を示す図である。第1実施形態における場合と同様に、データ電圧DATAのレンジVdh-Vdlを電源線への供給電圧VEPのレンジVep×2よりも小さくでき、容量比を適当な範囲に設定すると更に小さくできる。この例においては、容量比Cstg/Ctftを0より大きく0.5以下にすることにより、この範囲においてデータ電圧DATAのレンジが約23V、消費電力比Prが約59と略一定となる。[変形例2]上述した第2実施形態においては、画素トランジスター131および駆動トランジスター132はnチャネル型のトランジスターであったが、pチャネル型のトランジスターにより構成してもよい。変形例2は、変形例1に対して共通電圧COMが変化する点が異なる。画素トランジスター131および駆動トランジスター132をpチャネルのトランジスターで構成し、共通電圧COMが変化する場合における画素回路各部の電圧変化について、図18、図19を用いて説明する。なお、設計値については変形例1の場合と同様である。図18は、変形例2における黒フレームでの画素13の等価回路の各部における電圧の変化を示す図である。図18aは黒書込画素駆動トランジスター132をオン状態に制御における画素回路各部の電圧変化であり、図18bは白書込画素および維持画素どちらも駆動トランジスター132をオフ状態に制御における画素回路各部の電圧変化である。図19は、変形例1における白フレームでの画素13の等価回路の各部における電圧の変化を示す図である。図19aは白書込画素駆動トランジスター132をオン状態に制御における画素回路各部の電圧変化であり、図19bは黒書込画素および維持画素どちらも駆動トランジスター132をオフ状態に制御における画素回路各部の電圧変化である。各期間t1~t6における動作については、第2実施形態における説明と同様に考えることができるため詳細な説明を省略し、Vdh、Vdlを決定するための条件についてのみ示す。この条件としては、図18aに示すVbc=Vep-VdlVftVep×α≧-Vwon、図18bに示すVbd=VdhVftVep×α-Vep≧Voff、図19aに示すVwc=0-VdlVft-Vep×β≧-Vwon、図19bに示すVwd=VdhVft-Vep×β-Vep≧Voffがある。まとめると、式10、11、12が満たされる必要がある。VdhVftVep×α≧-VwonVep式10VdlVft-Vep×β≦Vwon式11VdhVft-Vep×β≧VoffVep式12なお、図18bに示すVbd≧Voffについては、式12が満たされれば、必ず満たされる。図20は、変形例2における容量比と消費電力との関係を示す図である。第2実施形態における場合と同様に、、データ電圧DATAのレンジVdh-Vdlを電源線への供給電圧VEPのレンジVep×2よりも小さくでき、容量比を適当な範囲に設定すると更に小さくできる。この例においては、容量比Cstg/Ctftを0.5以上10未満にすることにより、この範囲においてデータ電圧DATAのレンジが約23V、消費電力比Prが約59と略一定となる。[変形例3]上述した各実施形態および各変形例においては、Cgd=Ctft×0.5、Cgs=Ctft×1として定義したが、トランジスターの構成、駆動条件に応じて、他の値として定義されてもよい。この場合、Cgd=Ctft×x、Cgs=Ctft×yとして定義されるものとし、x、yの範囲が0<x≦1、0<y≦1となっていればよい。[変形例4]上述した各実施形態および各変形例においては、スイッチング素子を構成するトランジスターがアモルファスSiを用いたものとしていたが、低温ポリシリコンLTPS、高温ポリシリコンHTPS、単結晶Si、酸化物半導体、有機半導体など他の半導体を用いてもよい。[変形例5]上述した各実施形態および各変形例においては、例として電気泳動層110が2階調表示を行う説明をしたが、3階調以上の多階調表示を行うものであってもよい。この場合、VRAM4の画像データは3階調以上の階調値を示す。多階調とする場合、例えば各画素への書き込み回数が階調に応じて変化するようにコントローラー2によって制御されればよい。また、表示部1に用いられる電気光学素子は電気泳動素子以外であってもよく、例えば、電気泳動素子、エレクトロクロミック素子、エレクトロウェッティング素子、粉体トナー、液体トナー、構造を機械的に変えることで反射率や透過率を変調させる素子など、電圧または電流が印加されることにより光学状態を異ならせる素子であればよい。[変形例6]上述した各実施形態および各変形例においては、黒フレームと白フレームとが1フレームずつ交互に繰り返される構成であったが、別の構成であってもよい。例えば、黒フレームと白フレームとが2フレームずつ繰り返されてもよい。また、黒フレームと白フレームとが同じ回数ずつ繰り返されなくてもよい。さらに、黒フレームと白フレームとの長さは同じでなくてもよい。例えば、黒フレームと白フレームとの書込期間Twの長さが異なっていてもよい。なお、上述した黒フレームおよび白フレーム以外の駆動を行うためのフレームが含まれていてもよい。[変形例7]上述した各実施形態および各変形例において、電源線18は電源線駆動回路17によって共通の素子駆動電圧が供給されるようになっていたが、画素13毎に異なる素子駆動電圧が供給されるようにしてもよい。例えば、複数の画素13のうち走査順で前半の画素13と後半の画素13とで異なる素子駆動電圧が供給される電源線18’および電源線18を夫々接続するようにすればよい。画素13毎に異なる素子駆動電圧を供給可能に構成することで、例えば走査順の前半の画素13と後半の画素13とで書込期間Twのタイミングをずらすことができるため、全画素13における選択期間Tsが終了するのを待たずに、夫々の画素群で独自に書込期間Twを設定することができる。また、一部の画素13を黒フレームとしているときに、他の画素13を白フレームとすることもできる。これにより、より高速な画像の書き換えが実現できる。[変形例8]上述した各実施形態および各変形例において、表示部1は画素電極104と共通電極122との間に挟まれた電気泳動層110の光学状態を変化させて画像を表示していた。本変形例では、この構造以外により画像を表示するものであってもよい。例えば、表示部1は並置された2つ以上の電極の上に荷電粒子層が形成されたものであってもよい。この場合、各電極に電圧を印加することで荷電粒子を電極の配置面の任意の方向に移動させたり、凝集または拡散させたり、局所的に移動させたりして、荷電粒子層の光学状態を変えられる。また、上述した各実施形態および各変形例において、表示部1は白黒表示をする例を説明したが、電気泳動層110または表示部1としてカラー表示ができるものであってもよい。例えば、白黒以外の色がついた電気泳動粒子を用いてもよいし、白黒粒子であっても電気泳動層の着色料を添加したり、カラーフィルタ等の層を別途設けてもよい。また、表示部1は電源線駆動回路17を有していなくてもよい。この場合、コントローラー2が電源線18に素子駆動電圧を供給すればよい。[変形例9]上述した各実施形態および各変形例において、電子機器1000は、電子ブックリーダーとしたが、パーソナルコンピューター、PDAPersonalDigitalAssistant、携帯電話、スマートフォン、タブレット端末、携帯ゲーム機、電子棚札、電子IDカードなどであってもよい。これらの電子機器において、コントローラー2が実現する各機能図6参照はCPU3がプログラムを実行することにより実現されてもよい。このプログラムは磁気記録媒体磁気テープ、磁気ディスクHDDHardDiskDrive、FDFlexibleDiskなど、光記録媒体光ディスクCDCompactDisc、DVDDigitalVersatileDiskなど、光磁気記録媒体、半導体メモリーなどのコンピューター読取り可能な記録媒体に記憶した状態で提供されてもよい。また、このプログラムは通信回線を介して電子機器1000にダウンロードされてもよい。このようにして取得されたプログラムは電子機器1000にインストールされて使用される。また、表示部1およびコントローラー2を組み合わせて表示装置として提供してもよい。"