基板上に互いに平行に形成された多数のゲート線と、前記ゲート線とゲート絶縁膜を間において垂直に交差する多数のデータ線と、多数の前記ゲート線と多数の前記データ線をそれぞれ電気的に連結する少なくとも一つのダミーゲート線及びダミーデータ線と、前記ダミーゲート線と電気的に連結されたゲート電極及び前記ダミーデータ線または前記データ線と電気的に連結されたソース電極及びドレイン電極で形成された薄膜トランジスタ素子と、前記ダミーゲート線上部の前記ゲート絶縁膜を間において前記ドレイン電極と連結されているキャパシタ用電極とを含む液晶表示装置用基板。前記キャパシタ用電極は、前記ドレイン電極上部の前記ゲート絶縁膜に開いてている接触口を通じて前記ドレイン電極と連結された透明導電膜で形成されている請求項1に記載の液晶表示装置用基板。多数のゲート線、多数のデータ線及び前記ゲート線と前記データ線とが交差して生じる多数の画素領域が集まって区切られる活性領域の外側で、前記ゲート線と平行に形成されている少なくとも一つのダミーゲート線を含む液晶表示装置において、前記データ線と前記ダミーゲート線との間に直列に連結されている第1抵抗及びキャパシタと、前記キャパシタと連結され、前記データ線と隣接した前記データ線と連結されている第2抵抗とを含む液晶表示装置。前記活性領域の外側で前記データ線と平行に形成されている少なくとも一つのダミーデータ線をさらに含み、前記ダミーデータ線は前記ダミーゲート線と電気的に連結されている請求項3に記載の液晶表示装置。基板上に形成されている多数のゲート線と、前記ゲート線の外側に形成されている少なくとも一つのダミーゲート線と、前記ゲート線及び前記ダミーゲート線を覆っているゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート線及び前記ダミーゲート線と交差するように形成されている多数のデータ線と、前記データ線と連結されており、前記ゲート絶縁膜上に形成されている第1半導体パターンと、前記データ線の隣接したデータ線と連結されており、前記ゲート絶縁膜上に形成されている第2半導体パターンと、前記データ線及び前記第1及び第2半導体パターンを覆っている保護膜と、前記ダミーゲート線と重畳して前記第1及び第2半導体パターンと電気的に連結されるように前記保護膜上に形成されているキャパシタ用パターンとを含む液晶表示装置。前記基板上に前記データ線と平行に少なくとも一つ形成され、前記ダミーゲート線とは電気的に連結されるダミーデータ線をさらに含む請求項5に記載の液晶表示装置。前記ダミーゲート線の端部及び前記ダミーデータ線と重畳するように前記保護膜上に形成されており、前記保護膜に開いている接触口を通じて前記ダミーゲート線と前記ダミーデータ線とを連結する連結パターンをさらに含む請求項6に記載の液晶表示装置。前記ダミーゲート線は前記データ線を基準として分離された多数のパターン形態に形成されており、前記ダミーゲート線の前記各パターンは前記データ線間で多数個の前記キャパシタ用パターンと重畳している請求項5に記載の液晶表示装置。前記ダミーゲート線のパターンはフローティングされている請求項8に記載の液晶表示装置。前記ゲート絶縁膜上に形成されており、前記第1半導体パターンと前記キャパシタ用パターン及び前記第1半導体パターンと前記キャパシタ用パターンとをそれぞれ連結する第1及び第2連結パターンをさらに含む請求項5に記載の液晶表示装置。前記キャパシタ用パターンはITOで形成されている請求項10に記載の液晶表示装置。前記第1及び第2半導体パターンは非晶質珪素で形成されている請求項5に記載の液晶表示装置。前記ゲート絶縁膜を間において前記第1及び第2半導体パターンの下部の前記基板上にそれぞれ形成されている電極パターンをさらに含む請求項5に記載の液晶表示装置。透明な絶縁基板と、前記基板上に形成されている多数の配線と、前記配線に連結されており、半導体パターンを有している放電パターンとを含み、静電気はトンネルリング効果により前記半導体パターンに形成されるチャンネルを通じて放電する液晶表示装置。前記半導体パターンの端部に保持蓄電器が形成されている請求項14に記載の液晶表示装置。前記配線に前記放電パターンが多数個並列に連結されている請求項15に記載の液晶表示装置。隣接した二つの前記配線に前記放電パターンが多数個並列に連結されている請求項15に記載の液晶表示装置。透明な絶縁基板と、前記基板上に形成されている絶縁膜と、前記絶縁膜上に縦方向に形成されている配線と、前記配線と隣接するように形成されている放電用非晶質シリコンパターンと、前記配線から延長されており、前記非晶質シリコンパターンの一端と接触している第1電極と、前記第1電極の反対側で前記非晶質シリコンパターンの端部と接触する第2電極とを含み、静電気はトンネルリング効果により前記第1電極から前記非晶質シリコンパターンを通過して前記第2電極に放電される液晶表示装置。前記第1及び第2電極の端部が尖るように形成されている請求項18に記載の液晶表示装置。前記第1及び第2電極の上部に形成されており、前記第2電極を露出させる接触口を有している保護膜と、前記保護膜上に形成されており、前記接触口を通じて前記第2電極と連結されている蓄電器用ITOパターンとをさらに含み、前記ITOパターンは前記基板と向い合う対向基板に形成されている共通電極と保持蓄電器をなして静電気電荷を保存する請求項19に記載の液晶表示装置。前記基板上に横方向に形成されている金属線をさらに含み、前記蓄電器用ITOパターンは前記金属線と重畳する請求項20に記載の液晶表示装置。透明な絶縁基板上に第1金属層を積層する段階と、前記第1金属層をパターニングしてゲート配線を形成する段階と、ゲート絶縁膜及び非晶質珪素層及びドーピングされた非晶質珪素層及び放電用非晶質珪素パターンを形成する段階と、第2金属層を積層する段階と、前記第2金属層をパターニングしてデータ配線と放電用第1及び第2電極を形成する段階とを含む液晶表示装置の製造方法。前記第1電極は前記データ配線から延長されてその端部は尖るように形成され、尖った部分が前記放電用非晶質珪素パターンの一端と重畳するように形成される請求項22に記載の液晶表示装置の製造方法。前記第2電極の端部は尖るように形成され、前記第1電極の反対側の前記非晶質珪素パターンの端部と重畳するように形成される請求項23に記載の液晶表示装置の製造方法。前記データ配線及び前記第1及び第2電極上に保護膜を積層する段階と、前記ゲート絶縁膜及び前記保護膜をパターニングして前記第2電極を露出する接触口を形成する段階とをさらに含む請求項24に記載の液晶表示装置の製造方法。前記保護膜上にITO物質を積層する段階と、前記ITO物質をパターニングして前記接触口を通じて前記第2電極と連結される蓄電器用ITOパターン及び画素電極を形成する段階とをさらに含む請求項25に記載の液晶表示装置の製造方法。前記第1金属層をパターニングして放電用ダミー金属線を形成する段階をさらに含む請求項26に記載の液晶表示装置の製造方法。透明な絶縁第1基板上に薄膜トランジスタ、画素電極、配線及び静電気分散用回路を含む多数の液晶パネル領域を形成する段階と、前記配線を連結するショットバーを前記液晶パネル領域別に形成する段階と、前記液晶パネル領域を分離する切断線の内側に前記ショットバーが存在するように前記第1基板上に前記切断線を引く段階と、第2基板を前記第1基板に対応させる段階と、前記第1基板と前記第2基板とを接着する段階と、前記第1基板と前記第2基板とを前記切断線に沿って切断して多数の液晶パネルに分離する段階と、前記第1及び第2基板に液晶物質を注入する段階と、注入口を縫合する段階と、前記ショットバーを除去する段階と、前記液晶パネルの不良を検査する段階と、前記液晶パネルに偏光板を取付ける段階とを含む液晶表示装置の製造方法。このように、従来の製造工程においては、基板が切断される時にショットバーも除去されるので、基板の切断の際に発生する静電気から基板を保護するのが難しい。また、ショットバーがある状態における簡単な不良検査のみで液晶基板を選別して偏光板を取付けるので、不良な液晶基板にも偏光板が取付けられる確率が高い。かかる不良な液晶パネルがショットバーの除去後に行われる検査で発見されると、高価な偏光板も一緒に廃棄しなければならないので、費用の浪費をもたらし得る。本発明の目的は、静電気の荷電量に関係なく静電気から液晶表示基板を保護することにある。また、本発明の他の目的は、ショットバーの除去工程及びそれ以降に静電気が基板に流入するのを遮断して画素の不良を最小化することにある。さらに、本発明の他の目的は、液晶基板の製造工程を変更することで工程中に発生する静電気を防止して製造費用を節減することにある。発明の一実施形態では、基板上に互いに平行に形成された多数のゲート線と、前記ゲート線とゲート絶縁膜を間において垂直に交差する多数のデータ線と、多数の前記ゲート線と多数の前記データ線をそれぞれ電気的に連結する少なくとも一つのダミーゲート線及びダミーデータ線と、前記ダミーゲート線と電気的に連結されたゲート電極及び前記ダミーデータ線または前記データ線と電気的に連結されたソース電極及びドレイン電極で形成された薄膜トランジスタ素子と、前記ダミーゲート線上部の前記ゲート絶縁膜を間において前記ドレイン電極と連結されているキャパシタ用電極とを含む液晶表示装置用基板を提供する。発明の他の一実施形態では、多数のゲート線、多数のデータ線及び前記ゲート線と前記データ線とが交差して生じる多数の画素領域が集まって区切られる活性領域の外側で、前記ゲート線と平行に形成されている少なくとも一つのダミーゲート線を含む液晶表示装置において、前記データ線と前記ダミーゲート線との間に直列に連結されている第1抵抗及びキャパシタと、前記キャパシタと連結され、前記データ線と隣接した前記データ線と連結されている第2抵抗とを含む液晶表示装置を提供する。発明の他の一実施形態では、基板上に形成されている多数のゲート線と、前記ゲート線の外側に形成されている少なくとも一つのダミーゲート線と、前記ゲート線及び前記ダミーゲート線を覆っているゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート線及び前記ダミーゲート線と交差するように形成されている多数のデータ線と、前記データ線と連結されており、前記ゲート絶縁膜上に形成されている第1半導体パターンと、前記データ線の隣接したデータ線と連結されており、前記ゲート絶縁膜上に形成されている第2半導体パターンと、前記データ線及び前記第1及び第2半導体パターンを覆っている保護膜と、前記ダミーゲート線と重畳して前記第1及び第2半導体パターンと電気的に連結されるように前記保護膜上に形成されているキャパシタ用パターンとを含む液晶表示装置を提供する。発明の他の一実施形態では、透明な絶縁基板と、前記基板上に形成されている多数の配線と、前記配線に連結されており、半導体パターンを有している放電パターンとを含み、静電気はトンネルリング効果により前記半導体パターンに形成されるチャンネルを通じて放電する液晶表示装置を提供する。発明の他の一実施形態では、透明な絶縁基板と、前記基板上に形成されている絶縁膜と、前記絶縁膜上に縦方向に形成されている配線と、前記配線と隣接するように形成されている放電用非晶質シリコンパターンと、前記配線から延長されており、前記非晶質シリコンパターンの一端と接触している第1電極と、前記第1電極の反対側で前記非晶質シリコンパターンの端部と接触する第2電極とを含み、静電気はトンネルリング効果により前記第1電極から前記非晶質シリコンパターンを通過して前記第2電極に放電される液晶表示装置を提供する。発明の他の一実施形態では、透明な絶縁基板上に第1金属層を積層する段階と、前記第1金属層をパターニングしてゲート配線を形成する段階と、ゲート絶縁膜及び非晶質珪素層及びドーピングされた非晶質珪素層及び放電用非晶質珪素パターンを形成する段階と、第2金属層を積層する段階と、前記第2金属層をパターニングしてデータ配線と放電用第1及び第2電極を形成する段階とを含む液晶表示装置の製造方法を提供する。発明の他の一実施形態では、透明な絶縁第1基板上に薄膜トランジスタ、画素電極、配線及び静電気分散用回路を含む多数の液晶パネル領域を形成する段階と、前記配線を連結するショットバーを前記液晶パネル領域別に形成する段階と、前記液晶パネル領域を分離する切断線の内側に前記ショットバーが存在するように前記第1基板上に前記切断線を引く段階と、第2基板を前記第1基板に対応させる段階と、前記第1基板と前記第2基板とを接着する段階と、前記第1基板と前記第2基板とを前記切断線に沿って切断して多数の液晶パネルに分離する段階と、前記第1及び第2基板に液晶物質を注入する段階と、注入口を縫合する段階と、前記ショットバーを除去する段階と、前記液晶パネルの不良を検査する段階と、前記液晶パネルに偏光板を取付ける段階とを含む液晶表示装置の製造方法を提供する。以上のように、本発明による液晶表示装置においては、表示領域の外側にダミー線を追加し、多数の静電気放電回路をダミー線に接続し、静電気分散回路の構造は静電気を放電するのに適当な構造を形成することにより、静電気が表示領域に流入するのを防止することができる。また、ショットバーの除去後にも静電気分散回路が存在し、画素表示検査後に高価な偏光板を取付けるため、静電気による液晶表示装置の損傷を最小化するばかりか製造費用を節減することができる。以下、本発明の実施例について図面に基づいて詳細に説明する。図3は本発明による液晶表示基板を概略的に示した平面図である。図3に示したように透明な絶縁基板10上に横方向に多数のゲート線100が形成されており、ゲート線100の一端にはゲートパッド101が形成されている。また、ゲート線100と交差するように縦方向に多数のデータ線200が形成されており、データ線200の一端にはデータパッド201が形成されており、データ線200とゲート線100とが交差して定義される画素領域PX内にはスイッチング素子であるTFTが形成されている。このような多数の画素領域PXからなる領域が、画像が具現される活性領域41となる。ゲート線100とデータ線200の端部には多数のゲート線100及び多数のデータ線200をそれぞれ一つにくくるショットバー102、202が基板10の周縁内側に形成されており、このショットバー102、202は互いに連結されている。結果的にすべてのゲート線100とデータ線200とが一つに連結されているため、ゲートパッド及びデータパッド101、201で静電気が発生すると、このショットバー102、202を経路として静電気が放電される。一方、発生した静電気が比較的大きい荷電量を有する場合、ショットバー102、202が存在しても活性領域41内に静電気が流入し得る。また、TFT基板10の製造が完了してショットバー102、202を切断線11に沿って除去した後に静電気が発生する場合、活性領域41内に静電気が容易に流入する。このような静電気をより効果的に放電するために、基板10のA部分、すなわち、パッド101、201と活性領域41との間に、活性領域の周縁を取囲んでいるガードリングまたはダミーゲート配線111及びダミーデータ配線112が電気的に連結されて構成されたダミー配線110と連結されている静電気放電用回路を置く。一方、切断線11はショットバー102、202の外側に位置することも可能である。図4は、図3のA部分を本発明の第1実施例により拡大して示した平面図であって、便宜上、TFT基板とシール90のみを示してカラーフィルタ基板は図示せず、TFT基板10の端縁に沿って形成されたショットバー102を切断するための切断線11とカラーフィルタ基板20の端縁に対応する線21及び活性領域を区分する線41を点線で表している。図4に示したように、切断線11の内側にショットバー102が位置し、ショットバー102と連結されているパッド101が切断線11とカラーフィルタ基板20の縁端に対応する線21との間に位置し、パッド101から延長された配線100が活性領域41の方に延びている。カラーフィルタ基板20の縁端に対応する線21の内側にはTFT基板10とカラーフィルタ基板20とを接着するためのシール90が二つの基板10、20間に形成されており、活性領域41の外側周縁に金属のガードリングまたはダミー配線110が形成されており、それぞれの配線100とダミー線110との間に静電気保護用ダイオード120、スパーク誘導回路、静電気充電回路のような静電気保護回路が形成されている。まず、図5に示した静電気保護用ダイオードについて説明する。図5に示したように、静電気保護用ダイオード120が活性領域41の外側で配線100に接続されている。ダミー線110にTFTのゲート端子及びドレイン端子が連結されており、ソース端子は配線100に連結されている形態で第1ダイオードD1が形成されており、配線100にゲート端子及びドレイン端子が連結されており、ダミー線110にソース端子が連結されている形態で第2ダイオードD2が形成されている。すなわち、ダミー線110と配線100との間に第1及び第2ダイオードD1、D2が逆並列に接続されている。このような静電気保護回路において用いられるダイオード120は、普通、高抵抗の非晶質シリコンで作られるのに対し、配線100は低抵抗の物質で作られる。従って、ダイオード120を通じてダミー線110に流れる静電気の量よりも低抵抗である配線100に沿って活性領域41に流入する静電気の量の方が多い場合も有り得る。従って、このような静電気保護回路だけでは荷電量が大きい静電気から液晶表示基板を完全に保護することが難しい。静電気放電機能はスパーク誘導回路及び静電気充電回路などによって強化される。図4において前述したスパーク誘導回路ST130及び第1静電気充電回路FC140は、シール90とパッド101との間で配線100に接続されており、シール90と活性領域41との間には第2静電気充電回路150が接続されている。従って、効果的に静電気を放電させる。しかしながら、このようにスパーク誘導回路130及び静電気充電回路140、150をシール90の外側で配線100と接続させる場合、回路130、140、150が外側に露出しているため、空気による腐食や衝撃による回路の損傷が起こり得る。図6は、図3のA部分を本発明の第2実施例により拡大して示した平面図であって、静電気防止のための回路がシールの内側に位置している。図6に示したように、スパーク誘導回路ST130が活性領域41とシール90との間で配線100に接続されており、静電気保護用ダイオード120は前述の実施例と同様に活性領域41の外側で配線100と接続されている。図示しないが、第1静電気充電回路140及び第2静電気充電回路150が、シール90内側に形成されることが可能である。スパーク誘導回路STは、多様な形態で構成することができ、これを図7乃至図10を参考にして第1乃至第4スパーク誘導回路ST1、ST2、ST3、ST4に区分して説明する。最初に、第1スパーク誘導回路ST1を図7に示す。図7のように、第1スパーク誘導回路ST1は、隣接した二つの配線100間に直列に連結された多数のTFTとキャパシタC1、C2とからなる。すなわち、二つの配線100間で多数のTFTのゲート電極は一つに連結されており、TFTのソース及びドレイン電極が隣接したTFTのドレイン電極及びソース電極と連結されており、TFTのゲート電極と隣接配線100との間にキャパシタC1、C2がそれぞれ連結されている。このような第1スパーク誘導回路ST1が並列に隣接配線100間に多数個接続されて静電気から基板を保護する。このような第1スパーク誘導回路ST1の動作は具体的に次の通りである。パッド101から発生した静電気が第1スパーク誘導回路ST1に流れ込むと、第1スパーク誘導回路ST1のTFTでまずスパークが発生して静電気を消耗させることにより、活性領域にあるTFTを静電気から保護することができる。一方、配線100で発生した静電気の場合、キャパシタC1、C2に充電されてTFTをターンオンするため、静電気を配線100全体に放電することができる。第1スパーク誘導回路ST1において直列に連結されたTFTが多数個である場合、配線100間を流れる電流が増加するのを効果的に抑制することができる。次に、第2スパーク誘導回路ST2を図8に示す。図8のように、第2スパーク誘導回路ST2は、TFTと、TFTのゲート電極に一端子が連結されているキャパシタとからなる。各TFTのゲート電極とドレイン電極は電気的に互いに連結されており、ゲート電極と上部カラーフィルタ基板図示しないに形成されている共通電極間にキャパシタC3が形成される。このような第2スパーク誘導回路ST2は各配線100に多数個連結されている。第2スパーク誘導回路ST2は、各画素に形成されたTFTと類似するように形成され、第1スパーク誘導回路ST1に比べてキャパシタ値を容易に増加させることができ、二つ以上の配線から同時に静電気が流入した場合にもスパークが容易に誘導され得る。ここでは共通電極を保持容量電極として使用したが、共通電極以外に別途の電極を形成することもできる。次に、図9に示す第3スパーク誘導回路ST3は、第2スパーク誘導回路ST2において多数個のキャパシタC3が使用されるのとは異なり、一つのキャパシタC4の一端子がすべてのTFTに共通に連結されている。第3スパーク誘導回路ST3の機能は第2スパーク誘導回路ST2の機能と殆ど同じである。ここでも第2スパーク回路と同様に共通電極を保持電極として使用したが、別途の共通電極を使用することもできる。このような第1乃至第3スパーク誘導回路ST1、ST2、ST3は、シール90の内側に形成されることも可能である。最後に、第4スパーク誘導回路ST4を図10に示す。図10に示すように、ダミーゲート線111及びダミーゲート線111と電気的に連結されたダミーデータ線112などからなるダミー配線またはガードリングが形成されており、ダミーゲート線111上にTFT素子が形成されている。また、TFTのソース電極はデータ線200に連結されており、ドレイン電極はダミーゲート線111に対向してキャパシタC5の一電極と連結されている。このような第4スパーク誘導回路においては、ダミー配線に静電気の一部が伝達されると、キャパシタC5に静電気が充電されてTFTがターンオンされ、ダミーゲート線及びデータ線111、112から発生した静電気はダミー配線及びデータ配線200の全体に分散される。また、データ線200から発生した静電気の荷電量が大きい場合には、TFTにスパークが起こってTFTが破壊されながら静電気が消耗されることもある。結局、このようなスパーク誘導回路ST1、ST2、ST3、ST4は、すべてTFTを燃やすことによって静電気エネルギーをジュール熱に変換する。従って、静電気が活性領域の回路に影響を及ぼすことなく消滅し得る。次に、第1静電気充電回路FCを図11に示す。図11に示すように、第1静電気充電回路FCはキャパシタC6、C7が直列に連結された回路であり、このような回路が隣接した配線100間に並列に多数個接続されている。スパーク誘導回路STと同様に第1静電気充電回路FCもシール90の外側に形成することもできる。このような第1静電気充電回路FCは、配線100で発生した静電気を保存して消滅させる機能を有する。シール90と活性領域41との間に形成された第2静電気充電回路を図12に示す。第2静電気充電回路は、活性領域41に流入する静電気を最終的に除去するためのものであって、図12に示すように各配線100と別途に形成された共通電極Vcom間にそれぞれ連結されたキャパシタC8からなっている。このような静電気充電回路も静電気をキャパシタC8に保存して消滅させる機能を有する。次に、図13乃至図15を参考にして、図10で回路図として示した第4スパーク誘導回路の平面及び断面構造をより詳しく説明する。図13は第4スパーク誘導回路の配置図であり、図14は図13のXIV-XIV′線の断面図である。図13及び図14に示すように、第4スパーク誘導回路は、複数のダミーゲート線111、ゲート絶縁膜3、ダミーゲート線111の上部ゲート絶縁膜3上に形成されている半導体パターン700、半導体パターン700の両端部とそれぞれ重畳するデータ線200及び金属パターン103で構成されたTFTパターン、そして金属パターン103と連結されてダミーゲート線111とは層間絶縁膜4及びゲート絶縁膜3を間において重畳して保持容量を形成する透明導電パターン6からなる。また、このような第4スパーク誘導回路の外側にはダミーデータ線112が縦方向に形成されており、このダミーデータ線112はすべてのダミーデータ線111と連結パターン5を通じて連結されている。これをより詳しく説明すると、基板10上にダミーゲート線111が横方向に形成されており、その上にはゲート絶縁膜3が覆われており、ダミーゲート線111の上部のゲート絶縁膜3上には半導体パターン700が形成されている。また、ゲート絶縁膜3上には半導体パターン700の一端部と重畳する形態でデータ線200が縦方向に形成されており、半導体パターン700を基準としてデータ線200の反対側には半導体パターン700の他端部と重畳する金属パターン103が形成されており、半導体パターン700とデータ線200及び金属パターン103が接触する面には電気的な接触特性を向上させるためのオーミック接触層710が形成されている。層間絶縁膜4がデータ線200及びダミーデータ線112及び半導体700を覆っており、金属パターン103を露出する形態で接触口C3が層間絶縁膜4に開いており、層間絶縁膜4上にはダミーゲート線111と重畳するキャパシタ用透明導電パターン6が形成されており、このパターン6を接触口C3を通じて金属パターン103と連結している。ここで、ダミーゲート線111間の間隔は、活性領域のゲート線より狭い間隔で配置され、活性領域以外の部分において配線が広い面積を占めないようにする。図14に示すように、ダミーゲート線112を露出する形態で層間絶縁膜4に開けられた接触口C1と、ダミーゲート線111を露出する形態で層間絶縁膜4及びゲート絶縁膜3に開けられた接触口C2とを通じてダミーデータ線112とダミーゲート線111とを透明連結パターン5が連結している。すなわち、ダミーデータ線112とスパーク誘導回路が設けられたダミーゲート線111とが電気的に連結される。このような薄膜トランジスタ及びキャパシタ構造を有するスパーク誘導回路においては、データ線200またはダミーデータ線112から静電気が流入すると、キャパシタ用透明導電パターン700とダミーゲート線111との間に静電気が充電されて消耗する。または、ダミーデータ線112から発生した静電気によってTFTにスパークが起こって、TFTが燃えることにより、静電気エネルギーがジュール熱に変換される形態で静電気が消耗する場合もある。図15及び図16は、第4スパーク誘導回路の他の配置図及び図15のXVI-XVI′の断面図であって、キャパシタ用透明導電パターン図14の図面符号6を別途に置かない代わりに金属パタン104がダミーゲート線111と一定の面積だけ重畳するように延長されているため、金属パターン104とダミーゲート線111との間に充分な保持容量が形成される。静電気が消耗する原理は前述の構造と同一である。活性領域内に静電気が流入するのを防止するために、活性領域内の各画素と類似した構造を有するダミー画素を活性領域の外側に置くことも可能である。このようなダミー画素の構造を図17に示している。図17は、本発明による第1静電気放電用ダミー画素を示す配置図であり、図18は図17のXVIII-XVIII′線の断面図である。図17及び図18に示すように、第1基板10上に横方向にゲート線またはダミーゲート線100が形成されている。この時、ゲート線またはダミーゲート線100の一部がダミーゲート電極となる。ダミーゲート線100上にはゲート絶縁膜3が覆われており、ダミーゲート電極となる部分の上部のゲート絶縁膜3上にはダミー非晶質シリコン層700が形成されている。ゲート絶縁膜3上には、縦方向にダミーデータ線110が形成されている。ダミーデータ線110とダミーゲート線100とが交差する領域がダミー画素DPとなる。ダミー画素DPはゲート線とダミーデータ線、またはダミーゲート線とデータ線とが交差して定義されることも可能である。ダミーゲート線110の分枝であるダミーソース電極113がドーピングされた非晶質シリコン層700の一端部と重畳しており、ダミーソース電極113の向い側の端部にはダミードレイン電極114が重畳している。ダミーソース及びドレイン電極113、114とダミー非晶質シリコン層700とが接触する面にはn不純物で高濃度にドーピングされた非晶質シリコン層710が形成されている。ダミーソース及びドレイン電極113、114の幅DWは半導体層となるダミー非晶質シリコン層700に形成されるチャンネルの幅であり、ダミーソース電極113とダミードレイン電極114との間の距離DLはチャンネルの長さとなる。ここで、ダミーソース及びドレイン電極113、114の幅DWは、表示領域内の画素領域に形成されているソース及びドレイン電極の幅とは異なり、ダミーソース電極113とダミードレイン電極114との間の距離DLは、画素領域に形成されているソース及びドレイン電極間の距離とは異なる。この時、前述したように、静電気がダミー画素に容易に流入するようにするためには、ダミー画素におけるチャンネルの幅とチャンネル長さとの比が、表示領域内の画素におけるチャンネル幅とチャンネルの長さとの比より大きく、二倍以上大きいのが好ましい。ダミーデータ線110及びダミー非晶質シリコン層700上には保護膜4が形成されており、この保護膜4にはダミードレイン電極114を露出する接触孔C4が形成されている。保護膜4上には接触孔C4を通じてダミードレイン電極114と連結されている画素電極300がITO膜で形成されている。この時、画素電極300の一部は隣接するダミーゲート線100の一部と重畳している。また、第1基板10の全面上には保護膜4を覆う配向膜7が形成されている。一方、第1基板10と向い合う面の第2基板11上にはダミー画素領域DPに開口部を有するブラックマトリックス400が形成されており、画素領域DPには端縁部がブラックマトリックス400と重畳しているカラーフィルタ500が形成されている。また、カラーフィルタ500及びブラックマトリックス400上には透明導電膜からなる共通電極600及び配向膜8が順次に形成されている。このような本発明による液晶表示装置においては、ブラックマトリックス400が第2基板11に形成されているが、第1基板10に形成することもできる。このように、表示領域の外側にダミーゲート線及びダミーデータ線を追加して表示領域に流入する静電気を防止することも可能である。また、前述のように、ダミー画素のダミーTFTは一つ以上形成することもできる。これについて詳細に説明する。図19は、本発明による第2静電気放電用ダミー画素を示す配置図である。図19に示すように、大部分の構造は図17の構造と類似しているが、ダミーゲート線100と連結されているダミーゲート電極101が長く延長されている。また、ダミーデータ線110には三つ、すなわち、多数個のダミーソース電極115、116、117が連結されており、ダミーソース電極115、116、117と向い合うダミードレイン電極125、126、127が接触口C5、C6C7を通じてそれぞれ一つのダミー画素電極301と連結されている。この時、第1ダミーソース及びドレイン電極115、125の幅DW1は、第2ダミーソース及びドレイン電極116、126の幅DW2より小さく、第2ダミーソース及びドレイン電極116、126の幅DW2は第3ダミーソース及びドレイン電極117、127の幅DW3より小さい。ここで、ダミーソース電極115、116、117とダミードレイン電極125、126、127との間の距離DLはすべて一定であるが、互いに異なるように形成することも可能である。このように、ダミー薄膜トランジスタの構造を変更することで発生する静電気をダミー画素に速く流入するようにすることにより、表示領域に静電気による画素の不良を除去することができる。次に、表示領域内に静電気が流入することを防止するための他の放電パターンを説明する。図20は、本発明による第1静電気放電用パターンを示す平面図であり、図21は、図20のXXI-XXI′線の断面図であり、図22は、静電気放電用パターンの端部に形成される蓄電器を示す斜視図である。基板10上のゲート絶縁膜3上にデータ線またはダミーデータ線110が形成されており、放電用非晶質珪素パターン704がゲート絶縁膜3上に形成されている。データ線またはダミーデータ線110からその一部が伸びている部分が第1電極パターン118となるが、第1電極パターン118は非晶質珪素パターン704の一端と重畳するように形成されており、反対側には第2電極パターン128が重畳している。この時、第1及び第2電極パターン118、128の端部は尖った形態に形成されており、第1及び第2電極パターン118、128と非晶質珪素パターン704が接触する部分にはオーミック接触層であるn非晶質珪素パターン710が形成されている。ダミーデータ線110、第1及び第2電極パターン118、128の上部には保護膜4が形成されており、保護膜4には第2電極パターン128を露出する接触口C8が形成されており、保護膜4には第2電極パターン128と重畳する蓄電器用ITOパターン302が形成されている。この蓄電器用ITOパターン302は、第2電極パターン128と接触口C8を通じて連結されている。すなわち、放電パターンは、非晶質珪素パターン704、静電気を保存するための蓄電器用ITOパターン302、そしてこの二つのパターン704、302をダミーデータ線110と電気的に連結する第1及び第2電極パターン118、128を含む。静電気が発生すると、非晶質珪素パターン704にブレークダウンより速くトンネルリングが起こり、静電気が第2電極パターン128を経て蓄電器用ITOパターン302に移動する。このように、トンネルリング効果がブレークダウンより大きい理由は、第1及び第2電極パターン118、128の端部が尖った形状に形成されていて電荷が端部に集中するからである。図22に示すように、このような放電パターンのITOパタン302は、上部基板の共通電極600と向い合うように対応し、ITOパターン302と共通電極600との間には液晶物質LCが存在するため、放電パターンの端部分に保持蓄電器CSTが形成される。従って、蓄電器用ITOパターン302に移動した静電気は、この保持蓄電器に保存されるので、活性領域A/A内のTFTに影響を及ぼさない。図23は本発明による第2静電気放電用パターンを示した平面図である。第2静電気放電用パターンは、前述の第1静電気放電用パターンを基本構造とする。但し、二つ以上の放電素子が蓄電器用ITOパターン302及びダミーデータ線110に並列に連結されていることが異なる。図21及び図23に示すように、ゲート絶縁膜3上に第1非晶質珪素パターン704及び第1及び第2電極パターン118、128からなる第1放電素子D1と、第2非晶質珪素パターン705及び第3及び第4電極パターン119、129とからなる第2放電素子D2が形成されている。第1及び第2放電素子はダミーデータ線110に並列に連結されている。保護膜4には第2及び第4電極パターン128、129を露出する接触口C8、C9が形成されており、この接触口C8、C9を通じて第2及び第4電極パターン128、129は蓄電器用ITOパターン302と接触している。前述の第1静電気放電用パターンのように、第1乃至第4電極パターン118、128、119、129の端部は尖った形状に形成されており、第1及び第3電極パターン118、119が第2及び第4電極パターン128、129と対をなして第1及び第2非晶質珪素パターン704、705上に向い合って形成されており、ダミーデータ線110に沿って流れる静電気は尖った部分を通じて容易に蓄電器用ITOパターン302に放電されて保存される。必要に応じて並列に連結されている放電素子D1、D2の個数を増加させることが可能である。図24は本発明による第3静電気放電用パターンを示す平面図である。図24に示すように、第3実施例による放電パターンは隣接した二つのダミーデータ線または二つのデータ線またはダミーデータ線とデータ線とに二つ以上の放電素子が並列に連結されている形態である。図24に示すように、第2静電気放電用パターンのような構造の第1及び第2放電素子D1、D2の第2及び第4電極パターン128、129が隣接したデータ線120と連結されている。この場合においても、必要に応じて放電素子の個数を増加させることが可能である。以上で説明した第1乃至第3静電気放電用パターンにおいては、蓄電器は液晶表示装置用上部及び下部基板の組立後に形成されるため、基板の組立工程や液晶注入工程または不良検査過程中に生じる静電気を放電させるのに適切な構造である。以下、図25を参考にして第4静電気放電用パターンによる放電パターンを説明する。図25は第4静電気放電用パターンを示す平面図である。図25に示すように、基板10上に横方向にダミー金属線130が形成されていることを除くと第1静電気放電用パターンと同一の構造を有する。この時、ダミー金属線130は接地されており、ゲート絶縁膜及び保護膜を間において蓄電器用ITOパターン302と重畳しているため、非晶質珪素パターン704内にトンネルリングが発生して静電気が第1電極パターン118から第2電極パターン128及び蓄電器用ITOパターン302内に移動する時、蓄電器用ITOパターン302とダミー金属線130とが蓄電器を形成する。第4静電気放電用パターンのような構造は、基板内に配線を形成する過程で他の蓄電器構造が構築されるため、静電気をさらに効果的に放電することができる。以下、図21及び図25及び図26乃至図31を参照して本発明による静電気放電用パターンの製造方法について説明する。最初に、図26に示すように、基板10上に金属層を積層してパターニングし、ゲート線及びダミーゲート線100をそれぞれ表示領域の内側と外側に形成する。第4静電気放電用パターンの構造である場合には、この過程でダミー金属線130を表示領域の外側にゲート線及びダミーゲート線100と平行に形成することができる。次に、図27に示すように、窒化珪素または酸化珪素でゲート絶縁膜3を積層し、その上に非晶質珪素及びドーピングされた非晶質珪素を順次に積層した後にパターニングし、放電用非晶質珪素パターン704及びドーピングされた非晶質珪素層710を表示領域の外側に形成する。次に、図28に示すように、金属層を蒸着してパターニングし、データ線及びダミーデータ線110、第1及び第2電極パターン118、128などを形成する。放電素子Dを二つ以上形成する場合、多数の対の電極パターン119、129がこの過程で形成される。次に、外側に露出しているn非晶質珪素物質を除去する。次に、図29に示すように、その上に保護膜4を蒸着し、図30に示すようにゲート絶縁膜3及び保護膜4をパターニングして第2及び第4電極パターン128、129を露出する接触口C8、C9を形成する。次に、図31に示すように、ITO物質を蒸着してパターニングし、蓄電器用IOTパターン302を形成する。次に、図32を参考にして静電気から基板を保護する他の形態の静電気保護回路について説明する。図32は図3のA部分に連結されるまた他の静電気保護回路を示した電気的等価回路図である。図32に示すように、データ線200とダミーゲート配線111との間には第1抵抗R1とキャパシタC1とが直列に連結されており、キャパシタC1と隣接したデータ線200は第2抵抗R2により直列に連結されている。また、ダミーゲート配線はデータ線200の外側に形成されているダミーデータ配線112と電気的に連結されている。データ線200から発生した静電気は抵抗R1、R2を通過しながら瞬間的に分散される。ダミーデータ線112から発生した静電気はダミーゲート線111に沿って広がり、データ線200とダミーゲート線111との間のキャパシタC1に保存される。これについて図33及び図34を参考にしてさらに説明する。図33はこのような静電気保護回路パターンを示した平面図であり、図34は図33のXXXIV-XXXIV′線の断面図である。一般に、静電気保護素子は活性領域とパッドとの間の狭い領域に形成されなければならないので、キャパシタの容量を大きくして静電気容量を最少化するのに限界があるが、本発明の実施例においては、キャパシタを隣接したデータ線にそれぞれ連結する半導体パターン、すなわち抵抗を利用して静電気の分散能力を向上させる。図33及び図34に示したように、透明な絶縁基板10上に横方向に多数のゲート線図示しないが形成されており、ゲート線の外側にダミーゲート配線111が横方向に形成されており、ゲート線及びダミーゲート配線111はゲート絶縁膜3に覆われている。ゲート絶縁膜3上にはダミーゲート配線111近くに非晶質珪素などで多数の半導体パターン707、708が形成されており、多数のデータ線200が形成されている。この時、隣接した二つのデータ線200間に二つのまたはそれ以上の半導体パターン707、708が位置する。この半導体パターン707のうちの一つのパターンを第1半導体パターン707、他のパターンを第2半導体パターン708とする時、データ線200と連結されている第1電極12及び第1電極12と向い合うように対応する第2電極13が第1半導体パターン707の両端と重畳するように形成されている。また、隣接した他のデータ線200と連結されている第3電極15及び第3電極15と向い合うように対応する第4電極14が第2半導体パターン708の両端と重畳するように形成されている。第1及び第2電極12、13と第1半導体パターン707、第3及び第4電極15、14と第2半導体パターン708とが接触する面には接触特性を向上させるためのオーム接触層717が形成されている。データ線200の外側には少なくとも一つのダミーデータ配線112がデータ線200と平行に形成されている。データ線200、ダミーデータ配線112などは保護膜4に覆われており、保護膜4にはダミーデータ配線112、ダミーゲート配線111の端部、第2及び第4電極13、14が露出するように接触口C1、C2、C3、C4が形成されている。保護膜4上には、ダミーデータ配線112及びダミーゲート配線111と重畳してダミーデータ配線112とダミーゲート配線111とを連結する連結パターン5が形成されており、第2電極13及び第4電極14およびダミーゲート配線111と重畳して第2及び第4電極13、14とは接触口C3、C4を通じて連結されているキャパシタ用パターン9が形成されている。連結パターン5及びキャパシタパターン9は透明なITOで形成されることも可能である。前述したように、ダミーゲート線111がダミーデータ線112と連結されているので、ダミーゲート線112から発生した静電気はダミーゲート線111に伝達され、互いに重畳するキャパシタパターン9とダミーゲート線111との間に保存される。また、データ線200から発生した静電気は第1または第2半導体パターン707、708を通過してキャパシタパターン9の方に伝達されるか、第1及び第2半導体パターン707、708自体を破壊する形態でエネルギーを消耗する。図35は本発明の第4実施例によって図3のA部分に連結される静電気保護回路パターンを示した平面図であり、図36は図35のXXXVI-XXXVI′線の断面図である。図35及び図36に示すように、第1及び第2半導体パターン707、708の下部に第5電極109がそれぞれ形成されていて、第1及び第2半導体パターン707、708と第5電極109との間にまた他のキャパシタが形成される。それ以外の他の構造は前述の第3実施例と同一である。図37は、本発明の第5実施例によって図3のA部分に連結されている静電気保護回路パターンを示した平面図であり、ダミーゲート線はデータ線と交差せずにデータ線を中心にして分けられた多数のパターンで構成される。図37に示すように、ダミーゲート線111の各パターンは二つのデータ線200間でデータ線200に沿って長く形成されており、ダミーゲート線111の各パターンは多数個のキャパシタパターン9と同時に重畳していて、充分なキャパシタンスを得ることができる。この場合、ダミーゲート線111は電気的にフローティングされた状態である。以下、図38及び図39を参考にして製造工程中に発生する静電気からの被害を最少化する液晶表示装置の製造方法について説明する。図38は液晶表示装置の概略図であり、図39は液晶表示装置の製造方法を示した流れ図である。図38及び図39に示すように、第1段階STEP1において、透明な絶縁基板10の一面に多数の配線100、前記配線100の外側に形成されていて、外側の駆動ICと接触するパッド101及び配線100を一つにくくるショットバー102を形成する。この過程で前述したダイオード、スパーク誘導回路ST、静電気充電回路FC、放電素子などの静電気用パターンを形成してTFT基板を形成する。また、カラーフィルタ図示しない及び共通電極図示しないなどを有するカラーフィルタ基板を製作する。次に、第2段階STEP2において、TFT基板10及びカラーフィルタ基板11を切断して個々の液晶基板を形成し、TFT基板10とカラーフィルタ基板11を対応させてその間に液晶物質を注入する。基板10、11を切断する過程及び液晶注入過程で発生する静電気はショットバー102によって分散される。次に、第3段階STEP3において、液晶物質の注入口を封止してエッジグラインダーでショットバー102を除去する。次に、第4段階STEP4において、各配線100に試験信号を印加して液晶基板の不良を検査する。基板上のそれぞれのパッド101別に接触するプローブを用いて各配線100別に相異する試験信号を印加することにより、多様な画素表示検査が行える。この段階で発生する静電気は、スパーク誘導回路ST及び静電気充電回路FC、放電パターンによって消耗する。不良検査後に、次の段階STEP5において不良のない液晶基板の外面に偏光板1、2を取付け、第6段階STEP6において駆動回路を接続する。普通、偏光板1、2を接着する過程で静電気が発生し易いが、スパーク誘導回路ST及び静電気保護回路FCによって静電気が効果的に消耗するので、表示活性領域内に静電気が流入するのを防止することができる。このように、液晶表示装置の製造方法は従来とは異なり、基板の切断、液晶の注入、注入口の封止工程をショットバー102がある状態で進めるため、工程中に発生する静電気から液晶基板を保護することができる。また、画素表示検査を通過した良好な液晶基板のみに高価な偏光板1、2を取付けるため、費用を節減することができる。