回路形成面に複数の第1の電極パッドが形成された半導体チップと、前記半導体チップと対向し、且つ前記各第1の電極パッドとそれぞれ対応する位置に複数の第2の電極パッドが形成された配線基板と、前記配線基板の上に形成され、前記第2の電極パッドをそれぞれ露出する複数の開口部を有するソルダーレジスト膜と、前記第1の電極パッドと前記第2の電極パッドとの間にそれぞれ配置され、前記第1の電極パッドと前記第2の電極パッドとを電気的に導通する複数の導電性部材と、前記ソルダーレジスト膜と前記半導体チップとの間に充填されたアンダーフィル材とを備え、前記ソルダーレジスト膜には、前記開口部と接続された少なくとも1つの溝部が形成されており、前記溝部の深さは、前記開口部に向かって深くなるように形成されていることを特徴とする半導体装置。前記溝部は、前記開口部の一部と接続されていることを特徴とする請求項1に記載の半導体装置。前記溝部は複数設けられ、前記複数の溝部は、前記第2の電極パッドの中心に対して対称な位置に形成されていることを特徴とする請求項1又は2に記載の半導体装置。前記溝部は複数設けられ、前記複数の溝部は、前記第2の電極パッドの中心に対して非対称な位置に形成されていることを特徴とする請求項1又は2に記載の半導体装置。前記溝部の前記配線基板の主面に対して垂直な方向の断面における底面形状は、階段状又は直線状であることを特徴とする請求項1~4のいずれか1項に記載の半導体装置。前記ソルダーレジスト膜における互いに隣り合う開口部から形成される前記溝部同士は、互いに接続されていることを特徴とする請求項1~5のいずれか1項に記載の半導体装置。前記溝部の平面形状は、直線状又は曲線状であることを特徴とする請求項6に記載の半導体装置。前記ソルダーレジスト膜の前記溝部は、他の溝部と接続されず孤立して形成されていることを特徴とする請求項1~5のいずれか1項に記載の半導体装置。前記アンダーフィル材は、複数のフィラーを含み、前記溝部の幅は、前記複数のフィラーの径のうちの最大値よりも大きいことを特徴とする請求項1~8のいずれか1項に記載の半導体装置。主面に複数の電極パッドを有する配線基板の上に、第1のソルダーレジスト膜を成膜する工程aと、成膜された前記第1のソルダーレジスト膜に、前記各電極パッドを露出する複数の第1の開口部と、各第1の開口部と接続される第1の溝部とをそれぞれ形成する工程bと、前記工程bよりも後に、前記第1のソルダーレジスト膜の上に、第2のソルダーレジスト膜を成膜する工程cと、成膜された前記第2のソルダーレジスト膜に、前記各第1の開口部を露出する複数の第2の開口部と、前記各第1の溝部を露出する第2の溝部とをそれぞれ形成する工程dと、回路形成面に複数の導電性部材を有する半導体チップを前記配線基板と対向させて、前記各導電性部材と前記各電極パッドとを互いに接続する工程eと、前記半導体チップと前記第2のソルダーレジスト膜との間にアンダーフィル材を充填する工程fとを備えていることを特徴とする半導体装置の製造方法。半導体装置は、半導体チップとして、シリコン又はガリウム砒素等が用いられ、配線基板として、ガラス、アラミド繊維、セラミック又は銅等の金属が用いられ、半導体チップの構成材料と該半導体チップを実装する配線基板の構成材料とが異なっている。その結果、半導体チップと配線基板とには、熱膨張係数の相異に起因する変位がしばしば発生する。半導体装置の製造プロセスには、半導体装置を150°C~300°Cで加熱する工程が存在する。例えば、シリコンを主とする半導体チップの熱膨張係数は3ppm/°C程度であり、ガラス繊維を主とする配線基板の熱膨張係数は10ppm/°C程度であるため、加熱する際に変位に差異が発生する。発生した変位は、半導体チップと配線基板とを接続するバンプ電極に応力歪みを生じさせる。生じた応力歪みは、フリップチップ実装するためのバンプとバンプ電極との接合面に集中し、該バンプとバンプ電極とを破壊して半導体装置を電気的な接続不良に至らせてしまう。ところで、従来は、半導体装置への加熱及び冷却時のストレスに伴う応力歪みに対する対策として、アンダーフィル材をバンプ電極の周辺部に充填する方法を採っている。しかしながら、図10に示すように、アンダーフィル材8をバンプ電極の周辺部に充填する場合には、ソルダーレジスト膜15の熱収縮により発生する、ソルダーレジスト膜15の開口部の壁面16とそれと隣接するはんだバンプ7の表面との隙間17の有無、アンダーフィル材8の注入方法、はんだバンプ7のレイアウト、ソルダーレジスト膜15の表面状態、及びアンダーフィル材8の粘度等の影響により、該アンダーフィル材8の毛細管現象のバランスがくずれ、アンダーフィル材8に空気を巻き込む現象が発生し、浸潤するアンダーフィル材8にボイド気泡9が混入されてしまう場合がある。アンダーフィル材8の注入時にボイド9が発生すると、次工程のアンダーフィル材8の加熱による硬化時に、ボイド9を混入したままアンダーフィル材8が硬化する。このとき、アンダーフィル材8に混入したボイド9が微小であっても、加熱によってボイド9が膨張してしまい、該ボイド9は膨張した状態でアンダーフィル材8が硬化する。膨張したボイド9は、半導体チップ1と多層配線基板4とを押し広げる方向に両者を圧迫する。これにより、はんだバンプ7の半導体チップ1との接合部又ははんだバンプ7の多層配線基板4との接合部にそれぞれ引張応力が生じる。その結果、はんだバンプ7とバンプ電極2、5との接合面に応力が集中して、はんだバンプ7におけるチップ側電極パッド2の近傍又は基板側電極パッド5の近傍にクラック7bを生じさせてしまう。逆に、冷却時には、ボイド9は熱収縮する。このため、収縮したボイド9は、半導体チップ1と多層配線基板4とを引き寄せる方向の応力、すなわち、はんだバンプ7の半導体チップ1との接合部又ははんだバンプ7の多層配線基板4との接合部にそれぞれ圧縮応力を生じさせる。その結果、冷却時においても、はんだバンプ7とバンプ電極2、5との接合面に応力が集中して、はんだバンプ7におけるチップ側電極パッド2の近傍又は基板側電極パッド5の近傍にクラック7bを生じさせてしまう。さらに、図10に示すように、アンダーフィル材8にボイド9が混入した状態で、はんだバンプ7が溶融する温度にまで加熱すると、溶融したはんだバンプ7がボイド9に流れ込み、互いに隣接するはんだバンプ7同士が電気的に連結するブリッジ19が形成されたり、はんだバンプ7の流出による接合部のはんだの不足が生じたりすることもある。以上のように、例えば、多層配線基板と電気的に接続するためのはんだボールの搭載時における加熱ストレス及び冷却ストレス、又は半導体チップを多層配線基板に実装する際の加熱ストレス及び冷却ストレスにより、ボイドを起因とする半導体装置の信頼性が大幅に低下するという不具合が生じる。また、第3の従来例として上述した、アンダーフィル材に複数のホール21aが形成されたアンダーフィル樹脂シート21を用いる特許文献1においても、以下のような問題がある。すなわち、図9bに示すように、加熱処理によって、はんだバンプ7を基板側電極パッド5と接合するには、加熱処理工程の直前のフリップチップ実装工程において、半導体チップ1に形成されている複数のはんだバンプ7の各頭頂部7aをアンダーフィル樹脂シート21の各ホール21aに挿入し、さらに各頭頂部7aをアンダーフィル樹脂シート21から突き出して、該頭頂部7aを基板側電極パッド5とそれぞれ接触させる必要がある。しかしながら、めっき工程及びはんだボール搭載工程等において形成された複数のはんだバンプ7には、それぞれの高さにばらつきが生じていることから、アンダーフィル樹脂シート21の各ホール21aにはんだバンプ7をそれぞれ挿入すると、はんだバンプ7の頭頂部7aの突き出し量がばらつくことになる。従って、図9bに示すように、はんだバンプ7のアンダーフィル樹脂シート21からの突き出し量がばらつくと、突き出し量が最も少ないはんだバンプ7は、基板側電極パッド5と接触できない状態21bとなる。すなわち、加熱工程の際に、複数のはんだバンプ7のうちの幾つかは、基板側電極パッド5との接合が不可能となる。これとは逆に、図9cに示すように、複数のはんだバンプ7のいずれかが高すぎる場合、すなわちアンダーフィル樹脂シート21からのはんだバンプ7の突き出し量が大きい場合は、はんだバンプ7の頭頂部7aが基板側電極パッド5へ接触した際に、例えば半導体チップ1のバンプ形成面とアンダーフィル樹脂シート21との間に空間21cが生じてしまい、ボイド9の発生要因となる。なお、特許文献1においては、はんだバンプの溶融温度が200°C以下の場合を対象としている。一方、本発明においては、はんだバンプの組成として、Sn-Ag又はSn-Au-Cuを対象としており、これらはいずれも融点が220°C程度であり、本発明とは異なる。本発明は、前記の問題を解決し、特にアンダーフィル材の注入によるボイドの発生を防止でき、半導体チップと配線基板との接合強度を維持して、バンプレイアウトの複雑化及びバンプ同士の間の狭ピッチ化に耐え得る半導体装置を実現できるようにすることを目的とする。前記の目的を達成するため、本発明は、半導体装置を、配線基板の上に形成され各電極パッドを露出する開口部を有するソルダーレジスト膜に、開口部と接続され且つ該開口部に向かって深さが深くなる溝部を形成する構成とする。具体的に、本発明に係る半導体装置は、回路形成面に複数の第1の電極パッドが形成された半導体チップと、半導体チップと対向し且つ各第1の電極パッドとそれぞれ対応する位置に複数の第2の電極パッドが形成された配線基板と、配線基板の上に形成され、第2の電極パッドをそれぞれ露出する複数の開口部を有するソルダーレジスト膜と、第1の電極パッドと第2の電極パッドとの間にそれぞれ配置され、第1の電極パッドと第2の電極パッドとを電気的に導通する複数の導電性部材と、ソルダーレジスト膜と半導体チップとの間に充填されたアンダーフィル材とを備え、ソルダーレジスト膜には、開口部と接続された少なくとも1つの溝部が形成されており、溝部の深さは、開口部に向かって深くなるように形成されている。本発明の半導体装置によると、配線基板の上に形成され、第2の電極パッドをそれぞれ露出する複数の開口部を有するソルダーレジスト膜には、開口部と接続された少なくとも1つの溝部が形成され、溝部の深さは開口部に向かって深くなるように形成されている。このため、ソルダーレジスト膜と半導体チップとの間にアンダーフィル材を充填する際に、ソルダーレジスト膜に形成された少なくとも1つの溝部により、アンダーフィル材が開口部、すなわち導電性部材例えば、はんだバンプの近傍に浸潤しやすくなる。これにより、アンダーフィル材の導電性部材の近傍に生じるボイドを防ぐことができる。その結果、半導体チップと配線基板との接合強度が維持されて、バンプレイアウトの複雑化及びバンプ同士の間の狭ピッチ化に耐え得る半導体装置を実現することができる。本発明の半導体装置において、溝部は開口部の一部と接続されていることが好ましい。本発明の半導体装置において、溝部は複数設けられ、該複数の溝部は、第2の電極パッドの中心に対して対称な位置に形成されていてもよい。また、本発明の半導体装置において、溝部は複数設けられ、該複数の溝部は、第2の電極パッドの中心に対して非対称な位置に形成されていてもよい。本発明の半導体装置において、溝部の配線基板の主面に対して垂直な方向の断面における底面形状は、階段状又は直線状であってもよい。本発明の半導体装置において、ソルダーレジスト膜における互いに隣り合う開口部から形成される溝部同士は、互いに接続されていてもよい。この場合に、溝部の平面形状は、直線状又は曲線状であってもよい。また、本発明の半導体装置において、ソルダーレジスト膜の溝部は、互いに接続されず孤立して形成されていてもよい。本発明の半導体装置において、アンダーフィル材は、複数のフィラーを含み、溝部の幅は、複数のフィラーの径のうちの最大値よりも大きいことが好ましい。本発明に係る半導体装置の製造方法は、主面に複数の電極パッドを有する配線基板の上に、第1のソルダーレジスト膜を成膜する工程aと、成膜された第1のソルダーレジスト膜に、各電極パッドを露出する複数の第1の開口部と、各第1の開口部と接続される第1の溝部とをそれぞれ形成する工程bと、工程bよりも後に、第1のソルダーレジスト膜の上に、第2のソルダーレジスト膜を成膜する工程cと、成膜された第2のソルダーレジスト膜に、各第1の開口部を露出する複数の第2の開口部と、各第1の溝部を露出する第2の溝部とをそれぞれ形成する工程dと、回路形成面に複数の導電性部材を有する半導体チップを配線基板と対向させて、各導電性部材と各電極パッドとを互いに接続する工程eと、半導体チップと第2のソルダーレジスト膜との間にアンダーフィル材を充填する工程fとを備えている。本発明の半導体装置の製造方法によると、成膜された第1のソルダーレジスト膜に、各電極パッドを露出する複数の第1の開口部と、各第1の開口部と接続される第1の溝部とをそれぞれ形成する工程bと、工程bよりも後に、第1のソルダーレジスト膜の上に、第2のソルダーレジスト膜を成膜する工程cと、成膜された第2のソルダーレジスト膜に、各第1の開口部を露出する複数の第2の開口部と、各第1の溝部を露出する第2の溝部とをそれぞれ形成する工程dとを備えている。従って、その後、半導体チップと第2のソルダーレジスト膜との間にアンダーフィル材を充填する工程fにおいて、第1のソルダーレジスト膜及び第2のソルダーレジスト膜にそれぞれ形成された第1の溝部及び第2の溝部により、アンダーフィル材が開口部、すなわち導電性部材例えば、はんだバンプの近傍に浸潤しやすくなる。これにより、アンダーフィル材の導電性部材の近傍に生じるボイドを防ぐことができる。その結果、半導体チップと配線基板との接合強度が維持されて、バンプレイアウトの複雑化及びバンプ同士の間の狭ピッチ化に耐え得る半導体装置を実現することができる。本発明に係る半導体装置及びその製造方法によると、アンダーフィル材の注入によるボイドの発生を防止でき、その結果、半導体チップと配線基板との接合強度が維持されて、バンプレイアウトの複雑化及びバンプ同士の間の狭ピッチ化にも耐え得る半導体装置を実現することができる。一実施形態本発明の一実施形態に係る半導体装置について図1を参照しながら説明する。図1に示すように、回路形成面である能動領域106の上に複数のチップ側電極パッド102が形成された半導体チップ101が、上面に複数の基板側電極パッド105を設けた配線基板104に対してフリップチップ実装されている。各チップ側電極パッド102と各基板側電極パッド105とは、それぞれ導電性部材であるはんだバンプ107により電気的に接続されている。ここで、配線基板104には、積層された複数の配線層を有する、いわゆる多層配線基板を用いることができる。また、はんだバンプ107には、例えば、錫Sn-銀Ag又は錫Sn-金Au-銅Cuを用いることを前提としている。半導体チップ101と配線基板104との間には、樹脂であるアンダーフィル材108が充填されている。なお、ここでは、配線基板104上の基板側電極パッド105の周囲に形成されているソルダーレジスト膜は図示を省略している。図2に、本発明の特徴である基板側電極パッド105と、その上に形成されたはんだバンプ107と、基板側電極パッド105の周囲に形成されたソルダーレジスト膜115とを拡大した部分平面図及びその断面図を示す。図2に示すように、配線基板104の上に形成された基板側電極パッド105の周囲を覆うソルダーレジスト膜115には、基板側電極パッド105を露出する開口部115aが形成されている。さらに、開口部115aには、該開口部115aと接続された少なくとも1つの溝部115bが形成されている。溝部115bの深さは、開口部115aに向かうに連れて深くなるように形成されている。ここでは、後述するように、一例として、ソルダーレジスト膜115を2層構造とすることにより、溝部115bの断面における底面形状を階段状としている。なお、溝部115bの断面における底面形状は階段状に限られず、直線状であってもよい。また、溝部115bは、基板側電極パッド105の中心に対して対称点対称な位置に形成されている。なお、溝部115bの中心線は、基板側電極パッド105の中心位置と必ずしも一致させる必要はない。また、各溝部115bは、開口部115aの外周の一部と接続されている。このように、各溝部115bの開口部115aとの接続を開口部115aの一部とすることにより、基板側電極パッド105と接合されたはんだバンプ107にソルダーレジスト膜115の膜厚分のバンプ高さ152を確保するこができる。バンプ高さ152を確保することにより、加熱時及び冷却時に発生する応力を分散することができる。すなわち、はんだバンプ107と基板側電極パッド105との接合界面への応力集中を緩和することができる。その結果、はんだバンプ107の基板側電極パッド105との接続をより安定して行えるようになる。ところで、アンダーフィル材108は、主にエポキシ樹脂とフィラーとから構成されている。フィラーとは、一般には酸化ケイ素SiO2からなる固体状の粒子であり、アンダーフィル材108に添加すると、該アンダーフィル材108の熱膨張及び収縮を抑制することができるという効果を持つ。アンダーフィル材8を半導体チップ101と配線基板104との間隙に注入すると、アンダーフィル材108の毛細管現象による浸潤に伴って、エポキシ樹脂とフィラーとが混在した状態で浸潤する。このとき、フィラーの浸潤性の低下を抑制するために、ソルダーレジスト膜115に形成された溝部115bは、添加されたフィラーの最大径よりも大きい幅を持つように形成することが好ましい。これにより、アンダーフィル材108を半導体チップ101と配線基板104との間隙、さらには各溝部115bに安定して浸潤させることができる。以下、前記のように構成された半導体装置の製造方法、特にソルダーレジスト膜の製造方法の一例を図3及び図4を参照しながら説明する。まず、図3のソルダーレジスト全面塗布工程ST1及び図4aにおいて、上面に例えば銅Cuからなる配線等の回路パターンが形成された配線基板104の上の全面に、第1のソルダーレジスト膜116を塗布する。一般に、ソルダーレジストには、ネガティブ型ソルダーレジストとポジティブ型ソルダーレジストとの2種類があり、ネガティブ型ソルダーレジストは、紫外UV光に照射されると硬化する。また、ポジティブ型ソルダーレジストは、UV光に照射されると溶融しやすくなる。従って、第1のソルダーレジスト膜116には、開口部の形状及び第1の露光マスク141Aの設計仕様等に応じてネガティブ型又はポジティブ型のソルダーレジストを選択することができる。第1のソルダーレジスト膜116を配線基板104の上面に全面塗布する方法には、カーテンコート法とスプレーコート法とがある。カーテンコート法とは、低粘度のレジストインクをカーテン状の膜のまま配線基板104の上に該配線基板104を覆うように落下させて、配線基板104の全面にレジストインクを塗布する方法である。また、スプレーコート法とは、レジストインクをスプレー状に塗布する方法であり、スプレー状に塗布可能な粘度に調整されたレジストインクをスプレーガンにより噴霧して、配線基板104の上面に吹き付け、レジストインクからなる被膜を形成する方法である。いずれのコート法を用いるかは、用途に応じて適宜選択すればよい。次に、ソルダーレジスト仮硬化工程ST2及び図4aにおいて、前工程で塗布された第1のソルダーレジスト膜116を仮硬化する。硬化炉はオーブンが主流であり、例えば80°Cの温度下で30分程度加熱する。硬化条件については、必要に応じて温度及び時間を変更することができ、且つ配線基板104の酸化、特に回路パターンの酸化を防止するために、炉内に窒素N2ガスを充填してもよい。次に、露光マスク重ね合わせ工程ST3及び図4bにおいて、配線基板104の上に塗布した第1のソルダーレジスト膜116の上方から、第1の露光マスク141Aを所定の位置に重ね合わせる。なお、第1の露光マスク141Aの位置合わせは、該第1の露光マスク41Aの基準マークと配線基板104上の基準マークとの双方を画像認識カメラ等によって取り込み、X軸、Y軸及びθ軸を補正することにより行うことができる。第1の露光マスク141Aには、第1のソルダーレジスト膜116における不要部分を除去するためのパターンが施されている。なお、上述したように、第1のソルダーレジスト膜116には、ネガティブ型とポジティブ型との2種類があり、用途に応じて選択可能である。例えば、UV光133を照射されると硬化するネガティブ型ソルダーレジストを用いた場合、配線基板104上の全面に被覆されているネガティブ型ソルダーレジストの不要部分を除去するには、ネガティブ型ソルダーレジストにおける基板側電極パッド105の開口部115aの形成部分と溝部115bの形成部分とをマスクする。その結果、ネガティブ型ソルダーレジストのマスクされた部分のUV光133による硬化が阻止される。従って、基板側電極パッド105の開口部115a及び溝部115bが露光されない第1の露光マスク141Aを用いる。これに対し、UV光133を照射されると溶融しやすくなるポジティブ型ソルダーレジストを用いた場合、配線基板104上の全面に被覆されているポジティブ型ソルダーレジストの不要部分を除去するには、ポジティブ型ソルダーレジストにおける基板側電極パッド105の開口部115aの形成部分と溝部115bの形成部分とを露出して、UV光133によるポジティブ型ソルダーレジストの溶融を可能とする。従って、基板側電極パッド105の開口部115a及び溝部115bを露光する第1の露光マスク141Aを用いる。次に、露光工程ST4及び図4bにおいて、第1の露光マスク141Aを重ね合わせた状態で、配線基板104上の第1のソルダーレジスト膜116を露光する。UV光133を第1の露光マスク141Aに向けて照射すると、UV光133は、第1の露光マスク141Aの開口部を透過し、マスクされた領域は反射される。従って、第1の露光マスク141Aを透過したUV光133は、第1のソルダーレジスト膜116に選択的に照射され、ネガティブ型ソルダーレジストであれば硬化し、ポジティブ型ソルダーレジストであれば、溶融しやすく変化する。次に、現像洗浄除去工程ST5及び図4cにおいて、第1の露光マスク141Aを取り外した後、第1のソルダーレジスト膜116を現像する。すなわち、配線基板104を洗浄してネガティブ型ソルダーレジスト又はポジティブ型ソルダーレジストを除去する。露光済みの配線基板104を洗浄すると、ネガティブ型ソルダーレジストの場合は、第1の露光マスク141Aにより覆われ、遮光領域露光により硬化した領域を除く溶融しやすい領域である、第1のソルダーレジスト膜116の開口部115a及び溝部115bの各形成領域を洗浄液によって除去することができる。また、ポジティブ型ソルダーレジストの場合は、第1の露光マスク141Aで開口され、露出領域露光により溶融しやすくなった領域である、第1のソルダーレジスト膜116の開口部115a及び溝部115bの各形成領域を洗浄液によって除去することができる。これにより、第1のソルダーレジスト膜116には、基板側電極パッド105を露出する開口部115a及び溝部115bが形成される。なお、洗浄装置には、配線基板104に対して洗浄剤を直接に噴霧する枚葉式と、配線基板104を洗浄層に一括に浸漬して洗浄するバッチ式とがあり、配線基板104の外形寸法及び生産数量等に応じて適宜選択可能である。また、洗浄液には、例えば希アルカリ水溶液を用いることができる。次に、ソルダーレジスト本硬化工程ST6及び図4cにおいて、現像された第1のソルダーレジスト膜115を本硬化する。本硬化に要する温度は、第1のソルダーレジスト膜116を最終的に硬化する温度であり、仮硬化工程よりも高い温度、例えば150°Cの温度下で1時間程度加熱する。なお、配線基板104の酸化を防止するため、炉内に窒素N2ガスを充填してもよい。次に、図4dに示すように、ソルダーレジスト膜115に、基板側電極パッド105を露出する開口部115aに向かってその深さが深くなる溝部115bを形成するために、配線基板104の上に第2のソルダーレジスト膜117を第1のソルダーレジスト膜116を覆うように全面的に塗布する。次に、第2のソルダーレジスト膜117を仮硬化した後、図4eに示すように、第2のソルダーレジスト膜117に対して、第2の露光マスク141BをマスクとしてUV光133を露光する。ここで、第2の露光マスク141Bとして、ネガティブ型ソルダーレジストの場合は、基板側電極パッド105を露出する開口部115aをマスクすると共に、溝部115bとその周囲とをマスクするパターンを形成する。なお、ポジティブ型ソルダーレジストの場合は、ネガティブ型ソルダーレジストの場合の反転パターンである。次に、図4fに示すように、露光された第2のソルダーレジスト膜117を現像する。以上により、第1のソルダーレジスト膜116及びその上の第2のソルダーレジスト膜117からなるソルダーレジスト膜115に、基板側電極パッド105を露出する開口部115aに向かってその深さが階段状に深くなる溝部115bが形成される。なお、本実施形態においては、ソルダーレジスト膜115に開口部115aに向かってその深さが深くなる溝部115bを形成するのに、2層のソルダーレジスト膜116、117を用いたが、3層以上のソルダーレジスト膜を用いてもよい。また、開口部115aに向けて深くなる形状を有する溝部115bを形成せず、溝部115b内のソルダーレジストを全て除去する場合は、露光マスクは1枚でも構わない。また、複数層のソルダーレジスト膜を用いる場合は、各ソルダーレジストの組成はプロセス上の観点から同一の組成が好ましいが、必ずしも同一の組成である必要はなく、適宜変更してもよい。この後は、回路形成面能動領域に複数のはんだバンプ107を設けた半導体チップ101を配線基板104と対向させて、各はんだバンプ107と各基板側電極パッド105とを互いに接続する。その後、半導体チップ101とソルダーレジスト膜115との間にアンダーフィル材108を充填する。続いて、充填されたアンダーフィル材108を硬化して、図1に示す半導体装置を得る。第1変形例以下、本発明の一実施形態の第1変形例について図5を参照しながら説明する。図5に示すように、ソルダーレジスト膜115に形成される溝部115bは、基板側電極パッド105の中心に対して非対称に形成されていてもよい。複数のはんだバンプ107が配置された半導体チップ101と配線基板104との間隙に、アンダーフィル材108をボイド気泡を混入することなく注入するには、アンダーフィル材108の注入場所と浸潤させる方向とが重要となる。すなわち、アンダーフィル材108の注入場所と浸潤方向との関係を考慮し、浸潤方向に沿った溝部115bを形成することが特に有効である。アンダーフィル材108の1回目の注入場所は、一般に半導体チップ101の側辺に対して平行な1辺か、又は該1辺と交差する方向の1辺とを併せた2辺である。例えば右辺からアンダーフィル材108を注入したとすると、注入されたアンダーフィル材108は、はんだバンプ7の周囲の間隙を、注入辺である右辺側からアンダーフィル材108が充填されていない左辺側へ浸潤する。そこで、アンダーフィル材108を半導体チップ101と配線基板104との間隙に安定して浸潤させるには、浸潤する方向に平行な形状が有効である。従って、第1変形例においては、例えば、ソルダーレジスト膜115の開口部115aに対して、浸潤する方向の右側及び左側にのみ溝部115bを設けている。さらに、ボイドの混入を防止するために、アンダーフィル材108の浸潤の速度及び該アンダーフィル材108の浸潤に伴う間隙内の空気を効率的に流す必要がある。このため、図5に示すように、例えば、はんだバンプ107を中心として、右側から左側にアンダーフィル材108が浸潤する場合は、はんだバンプ107の右側の溝部115bと左側の溝部115bとの形状に差を設ける、すなわち右側の溝部115bの本数を左側の溝部115bの本数よりも多くすることも可能である。第2変形例以下、本発明の一実施形態の第2変形例について図6を参照しながら説明する。アンダーフィル材108を半導体チップ101と配線基板104との間隙に注入すると、注入されたアンダーフィル材108は、毛細管現象により間隙を徐々に浸潤していく。例えば、半導体チップ1の外周部への安定した接続強度を確保するために、半導体チップ101の外周部への安定した浸潤性を考慮して、半導体チップ101の外周部に対してアンダーフィル材108をより確実に浸潤させたい場合がある。そこで、第2変形例においては、図6a及び図6bに示すように、アンダーフィル材108の浸潤に偏りが発生しないよう、互いに隣り合う開口部115aと接続される溝部同士を互いに接続してもよい。このとき、互いに接続される溝部115b同士の平面形状は、直線状でもよく、曲線状でもよい。このように、第2変形例においては、例えば、半導体チップ101の平面積が小さい、バンプ同士のピッチが狭い、又はバンプのレイアウトが不均一である等の不利な条件の場合にも、アンダーフィル材108の浸潤性を向上させたい場合は、ソルダーレジスト膜115に形成された隣り合う溝部115b同士を接続連結するとよい。これにより、各溝部115bに注入されたアンダーフィル材108は、連結された溝部115bに沿って浸潤しやすくなる。従って、アンダーフィル材108が溝部115bからソルダーレジスト膜115の上に乗り上げる頻度リスクを低減できるので、未浸潤によるボイドの発生を防止することができる。また、図6cに示すように、各溝部115bの先端部は鋭角ではなく、曲線状に形成されていてもよい。なお、はんだバンプ107の形状、並びに半導体チップ101の形状、構造及び品種等、さらには用途に応じて、上述した一実施形態に各変形例を加えた構成も有効である。以上により、本実施形態によると、配線基板104における半導体チップ101と接続される側に形成されたソルダーレジスト膜115の一部が、基板側パッド電極105を露出する開口部115aに向けてその深さが深くなる溝部115bを有している。これにより、ソルダーレジスト膜115における開口部115aの壁面とそれと隣接するはんだバンプ107の表面との隙間、アンダーフィル材108の注入方法、はんだバンプ107のレイアウト、ソルダーレジスト膜115の表面状態、及びアンダーフィル材108の粘度等の影響を低減することができる。このため、半導体チップ101と配線基板104との間隙にボイドを混入することなく、アンダーフィル材108を安定して充填することができる。