画像処理装置において画像情報を処理する画像処理部にパラメータ値を設定する画像処理制御回路であって、前記パラメータ値の設定に関する情報が記述されたパラメータ設定記述情報に基づいて前記パラメータ値の設定動作を制御するパラメータ設定記述制御部と、前記パラメータ設定記述情報に基づいて前記画像処理部へのパラメータ設定処理を行うパラメータ設定部とを含み、前記パラメータ設定記述情報は、前記画像処理装置に設けられた記憶装置において前記パラメータ値が格納されている記憶領域を特定するためのパラメータ値記憶領域特定情報及び前記パラメータ値を設定するべき対象の画像処理部を特定するためのパラメータ設定対象情報を含み、前記パラメータ設定記述制御部は、前記パラメータ設定記述情報における前記記憶領域特定情報に基づいて前記記憶装置から前記パラメータ値を取得し、前記パラメータ設定部は、前記パラメータ設定対象情報及び前記取得されたパラメータ値に基づき、前記画像処理部へのパラメータ設定処理を行うことを特徴とする画像処理制御回路。前記パラメータ設定記述情報は、次に取得するべきパラメータ設定記述情報が前記記憶装置において格納されている記憶領域を特定するための次取得記憶領域特定情報を含み、前記パラメータ設定記述制御部は、前記次取得記憶領域特定情報に基づいて前記記憶装置から前記パラメータ設定記述情報を取得することを特徴とする請求項1に記載の画像処理制御回路。前記パラメータ設定記述情報は、前記パラメータ設定対象情報によって特定される前記画像処理部へのパラメータ値の設定要否を示す情報を含み、前記パラメータ設定記述制御部は、前記設定要否を示す情報に基づき、前記パラメータ設定対象情報によって特定される前記画像処理部へのパラメータ値の設定要否を判断することを特徴とする請求項1または2に記載の画像処理制御回路。前記パラメータ設定記述情報は、前記パラメータ値の設定動作の一次停止命令に係る情報を含み、前記パラメータ設定記述制御部は、前記一次停止命令に係る情報に応じて前記パラメータ設定記述情報の取得動作を制御することを特徴とする請求項1乃至3いずれかに記載の画像処理制御回路。前記パラメータ値記憶領域特定情報は、前記パラメータ値の読出し開始アドレス及び前記パラメータ値のデータサイズの情報を含むことを特徴とする請求項1乃至4いずれか1項に記載の画像処理制御回路。請求項1乃至5いずれか1項に記載の画像処理制御回路を含むことを特徴とする画像処理装置。画像処理装置において画像情報を処理する画像処理部にパラメータ値を設定する画像処理制御方法であって、前記画像処理装置に設けられた記憶装置において前記パラメータ値が格納されている記憶領域を特定するためのパラメータ値記憶領域特定情報及び前記パラメータ値を設定するべき対象の画像処理部を特定するためのパラメータ設定対象情報を含むパラメータ設定記述情報を取得し、前記パラメータ設定記述情報における前記記憶領域特定情報に基づいて前記記憶装置から前記パラメータ値を取得し、前記パラメータ設定対象情報及び前記取得されたパラメータ値に基づき、前記画像処理部へのパラメータ設定処理を行うことを特徴とする画像処理制御方法。画像処理装置の運用においては、画像品質の向上や装置制御の効率化等の目的で、実行するべき画像処理の順番を変更したり、特定の画像処理の実行要否を変更したりする場合がある。ここで、特許文献1に開示されているパラメータ設定方法によれば、上述したような画像処理回路に対して、予め定められた順番で、予め定められた種類のパラメータ値の設定が実行される。従って、画像処理回路の処理順序を装置ごとに変更するような対応が困難である。また、設定するべきパラメータの種類が装置ごとに変わる場合や、パラメータの数が変わる場合においても、対応が困難である。また、複数設けられた画像処理回路のうち動画が不要な回路が存在するような場合であっても、上述したように予め定められた順番でパラメータの設定処理が実行されるため、無駄な処理が発生することとなる。即ち、従来の画像処理回路のパラメータ設定方法においては、フレキシブルな対応が困難である。本発明は、上記実情を考慮してなされたものであり、画像処理回路のパラメータ設定において、よりフレキシブルなパラメータ設定処理を可能とすることを目的とする。上記課題を解決するために、本発明の一態様は、画像処理装置において画像情報を処理する画像処理部にパラメータ値を設定する画像処理制御回路であって、前記パラメータ値の設定に関する情報が記述されたパラメータ設定記述情報に基づいて前記パラメータ値の設定動作を制御するパラメータ設定記述制御部と、前記パラメータ設定記述情報に基づいて前記画像処理部へのパラメータ設定処理を行うパラメータ設定部とを含み、前記パラメータ設定記述情報は、前記画像処理装置に設けられた記憶装置において前記パラメータ値が格納されている記憶領域を特定するためのパラメータ値記憶領域特定情報及び前記パラメータ値を設定するべき対象の画像処理部を特定するためのパラメータ設定対象情報を含み、前記パラメータ設定記述制御部は、前記パラメータ設定記述情報における前記記憶領域特定情報に基づいて前記記憶装置から前記パラメータ値を取得し、前記パラメータ設定部は、前記パラメータ設定対象情報及び前記取得されたパラメータ値に基づき、前記画像処理部へのパラメータ設定処理を行うことを特徴とする。また、本発明の他の態様は、画像処理装置であって、上記画像処理制御回路を含むことを特徴とする。また、本発明の更に他の態様は、画像処理装置において画像情報を処理する画像処理部にパラメータ値を設定する画像処理制御方法であって、前記画像処理装置に設けられた記憶装置において前記パラメータ値が格納されている記憶領域を特定するためのパラメータ値記憶領域特定情報及び前記パラメータ値を設定するべき対象の画像処理部を特定するためのパラメータ設定対象情報を含むパラメータ設定記述情報を取得し、前記パラメータ設定記述情報における前記記憶領域特定情報に基づいて前記記憶装置から前記パラメータ値を取得し、前記パラメータ設定対象情報及び前記取得されたパラメータ値に基づき、前記画像処理部へのパラメータ設定処理を行うことを特徴とする。本発明によれば、画像処理回路のパラメータ設定において、よりフレキシブルなパラメータ設定処理を可能とすることができる。以下、図面を参照して、本発明の実施形態を詳細に説明する。本実施形態においては、プリンタ、スキャナ、複写機等の機能を含む複合機MFP:MultiFunctionPeripheralとしての画像処理装置を例として説明する。図1は、本実施形態に係る画像形成装置1のハードウェア構成を示すブロック図である。図1に示すように、本実施形態に係る画像形成装置1は、一般的なサーバやPCPersonalComputer等の情報処理端末と同様の構成に加えて、画像形成出力に係るエンジンを有する。即ち、本実施形態に係る画像形成装置1は、CPUCentralProcessingUnit10、チップセット20、メインメモリ30、I/OASIC40、エンジンコントローラASICApplicationSpecificIntegratedCircuit50、スキャナ60及びプロッタ70を含む。CPU10は演算装置であり、画像形成装置1全体の動作を制御する。チップセット20は、CPU10、エンジンコントローラ50、I/OASIC40によるメインメモリ30へのアクセスを制御する。メインメモリ30は、RAMRandomAccessMemoryによって構成され、情報の高速な読み書きが可能な揮発性の記憶媒体であり、CPU10が情報を処理する際の作業領域や、エンジンコントローラ50に設定するパラメータを一時的に格納する領域として用いられる。I/OASIC40は、画像形成装置1に付加機能を持たせるための外部インタフェースであり、ネットワークインタフェース、USBUniversalSerialBus、SDカード、ディスプレイパネル、SPISystemPacketInterface、I2CInter-IntegratedCircuit等のインタフェースや、画像処理を高速化するためのハードウェアアクセラレータ、暗号化処理回路等が接続される。エンジンコントローラASIC50は、本実施形態の要旨に係る構成であり、スキャナ60によって原稿が読み取られて生成された画像情報に対して画像処理を行い、処理結果の画像データをチップセット20を介してメインメモリ30に格納する。また、エンジンコントローラASIC50は、プロッタ70に画像形成出力を実行させるため、メインメモリ30からチップセット20を介して入力された画像情報に対して画像処理を行う。スキャナ60は、原稿を光学的に走査して画像情報を生成する画像読取用のエンジンである。また、スキャナ60は、コピー動作の際の原稿の読み取り部としても用いられる。プロッタ70は、用紙に対して画像形成出力を実行するプリンタエンジンである。このような画像形成装置1において、本実施形態に係る要旨は、エンジンコントローラASIC50に含まれる画像処理を実行するモジュールに対するパラメータ値の設定態様にある。以下、本実施形態に係るエンジンコントローラASIC50の詳細について説明する。図2は、本実施形態に係るエンジンコントローラASIC50の機能構成を示すブロック図である。図2に示すように、本実施形態に係るエンジンコントローラASIC50は、PCIeエンドポイント101、PCIePeripheralComponentInterfaceExpressI/F102、レジスタ制御部回路103、画像処理回路104a~104c、画像処理回路105a~105c、スキャナI/F106、プロッタI/F107及びパラメータDMAC200を含む。チップセット20とエンジンコントローラASIC50とはPCIeバスで接続されており、PCIeエンドポイント101は、PCIeバスのI/Oデバイスである。画像形成出力動作において、PCIeエンドポイント101は、メインメモリ30に格納されている画像形成出力対象の画像情報をチップセット30を介して取得する。また、スキャン動作において、PCIeエンドポイント101は、スキャンによって生成された画像情報をチップセット30を介してメインメモリ30に格納する。更に、エンジンコントローラASIC50に含まれる各種モジュールへのパラメータ設定処理において、PCIeエンドポイント101は、チップセット30を介したCPU10の制御に従い、レジスタ制御回路を介して各種モジュールへのレジスタのリード/ライト処理を行う。PCIeエンドポイント101は、上述したような画像形成出力対象の画像情報のメインメモリ30からの取得要求、スキャンによって生成された画像情報のメインメモリ30への格納要求及びレジスタ値のリード要求を調停し、情報のやり取りを実行する。PCIeI/F102は、エンジンコントローラASIC50に含まれる各モジュールが、PCIeエンドポイントとの間で情報をやり取りするためのインタフェースである。レジスタ制御回路103は、エンジンコントローラASIC50に含まれる各モジュールへのパラメータ設定を行う。レジスタ制御回路103は、PCIeエンドポイント101からのレジスタアクセスとパラメータDMAC102からのレジスタアクセスの排他制御を行い、通知されたアドレスをデコードして転送先の画像処理回路を決定し、レジスタデータのリード/ライト処理を行う。パラメータDMAC200は、本実施形態の要旨に係る構成であり、メインメモリ30内に保持されたパラメータ値を読み出してレジスタ制御回路103に入力することにより、レジスタ制御回路103にパラメータ設定を実行させる。その際、本実施形態に係るパラメータDMAC200は、パラメータ値を設定する対象や設定するべきパラメータ値を特定するための情報が記述された情報以降、パラメータ設定記述情報とするに基づいてパラメータ設定処理を実行する。これが、本実施形態に係る要旨の1つである。次に、パラメータDMAC200の機能について説明する。図3は、本実施形態に係るパラメータDMAC200の機能構成を示す図である。図3に示すように、本実施形態に係るパラメータDMAC200は、パラメータ設定記述制御回路201、データ転送制御回路202、制御レジスタ203、入力制御部204及びレジスタ出力I/F205を含む。パラメータ設定記述制御回路201は、メインメモリ30から上述したパラメータ設定記述情報を取得し、パラメータ設定記述情報に基づいてデータ転送制御回路202の動作設定を行う。即ち、パラメータ設定記述制御回路201が、パラメータ設定記述制御部として機能する。データ転送制御回路202は、パラメータ設定記述制御回路201の制御に従い、メインメモリ30に用意されているパラメータ値を取得し、設定対象の画像処理回路104a~104c、画像処理回路105a~105cにパラメータ値を設定する。即ち、データ転送制御回路202が、パラメータ設定部として機能する。制御レジスタ203は、パラメータDMAC200の動作に必要なパラメータ値を格納するレジスタ群であり、CPU10からレジスタ制御回路103を介してレジスタ値が設定される。制御レジスタ203にレジスタ値が設定されることにより、パラメータ設定記述制御回路201及びデータ転送制御回路202の動作に必要なパラメータ値が設定される。制御レジスタ203に含まれるレジスタ群の種類としては、パラメータDMAC200の起動制御を行う起動レジスタ、パラメータDMAC200が動作開始した後、パラメータ設定記述制御回路201が最初に読み込むパラメータ設定記述情報を特定するためのDescripterPointerレジスタ、割り込み信号を通知したりマスクしたりする割り込みレジスタ、エラー系信号を通知するエラーレジスタ、パラメータ設定記述制御回路201がリードしたパラメータ設定記述情報を一次格納するための保持レジスタ等がある。等、上記Descripterとは、本実施形態に係るパラメータ設定記述情報を示す。入力制御部204は、PCIeI/Fとの間で情報のやり取りを行う制御回路であり、メインメモリ30からロードされたデータの取り込み制御を行う。レジスタ出力I/F205は、レジスタ制御回路103との間で情報のやり取りを行う制御回路であり、データ転送制御回路202によるパラメータ値の設定処理のために、設定するべきパラメータ値及びパラメータ値を設定する対象のモジュールのアドレスをレジスタ制御回路103に通知する。ここで、本実施形態に係るパラメータ設定記述情報について説明する。図4は、本実施形態に係るパラメータ設定記述情報の内容を示す図である。図4に示すように、本実施形態に係るパラメータ設定記述情報は、32bit×4wordの構成となっており、32bitのNextDescripterPointer、32bitのStartAddress、32bitのResisterAddress、16bitのSize、16bitのModeの情報を含む。NextDescripterPointerは、パラメータ設定記述制御回路201が1つのパラメータ設定記述情報を処理し終えた後、次に読み込むパラメータ設定記述情報がメインメモリ30において格納されているアドレスを示す情報である。尚、上述したように、最初に読み込むパラメータ設定記述情報のアドレスは、CPU10によって制御レジスタ203を介して設定される。また、NextDescripterPointerが0である場合は、次のパラメータ設定記述情報が存在せず、最後のパラメータ設定記述情報であることを示す。即ち、本実施形態においては、NextDescripterPointerが、次取得記憶領域特定情報として用いられる。StartAddressは、画像処理回路104a~104c、画像処理回路105a~105cのいずれかに設定するべきパラメータ値をメインメモリ30から読み出す際のスタートアドレスを示す情報である。ResisterAddressは、StartAddressによって特定されるパラメータ値を設定する対象のモジュールを特定するためのアドレスを示す情報である。即ち、本実施形態においては、ResisterAddressがパラメータ設定対象情報として用いられる。Sizeは、StartAddressによって特定されるパラメータ値を読み出すサイズを示す情報である。即ち、本実施形態においては、StartAddress及びSizeの情報が、パラメータ値記憶領域特定情報として用いられる。Modeは、パラメータ設定記述情報のメインメモリ30からの読み出しを一次的に停止したり、複数のパラメータ設定記述情報によるチェーン動作時に割り込みを発生させたり、夫々のパラメータ設定記述情報の有効性、即ち、夫々の画像処理回路へのパラメータ値の設定要否を示すための制御情報である。図5は、メインメモリ30において、パラメータ設定記述情報及びパラメータ値が格納されて用意された状態を示す図である。本実施形態においては、CPU10が所定の制御プログラムに従って演算を行うことにより、図5に示すように、メインメモリ30にパラメータ設定記述情報及びパラメータ値が格納されると共に、制御レジスタ203にパラメータDMAC200が動作するためのパラメータ設定が行われる。その結果、パラメータDMAC200が、図5に示すように格納されたパラメータ設定記述情報に従って、画像処理回路104a~104c及び画像処理回路105a~105cにパラメータ値の設定を行う。そして、パラメータ設定記述情報の内容を調整することにより、画像処理回路104a~104c及び画像処理回路105a~105cに対するパラメータ値の設定順序や、パラメータ値の設定要否を調整することが可能となり、よりフレキシブルなパラメータ設定動作を容易に実現することが可能となる。次に、本実施形態に係る画像処理回路104a~104c、画像処理回路105a~105cへのパラメータ設定動作について説明する。図6は、本実施形態に係るパラメータ設定動作を示すフローチャートであり、図7は、メインメモリ30からエンジンコントローラASIC50へのデータの流れを、破線、点線及び一点鎖線にて示す図である。図6に示すように、先ずは、CPU10が、パラメータ設定記述情報やパラメータ値等の各種の情報を図5に示すようにメインメモリ30に格納すると共に、メインメモリ30に格納したパラメータ設定記述情報のうち、先頭となるもののアドレスを、DescripterPointerレジスタに設定するS601。そして、CPU10は、制御レジスタ203の起動レジスタに、パラメータDMAC200の起動指示を行うS602。パラメータDMAC200が起動指示を受けると、パラメータ設定記述制御回路201が、DescripterPointerレジスタに設定されたアドレスに基づき、最初のパラメータ設定記述情報をメインメモリ30から読み出して取得するS603。この処理が、図7において1-1で示すデータの流れである。パラメータ設定記述情報を取得したパラメータ設定記述制御回路201は、パラメータ設定記述情報に含まれるStartAddress及びSizeに基づき、メインメモリ30からパラメータ値を取得するS604。パラメータ値を取得したパラメータ設定記述制御回路201は、取得したパラメータ値及びパラメータ設定記述情報のResisterAddressをデータ転送制御回路202に通知するS605。パラメータ値及びResisterAddressの通知を受けたデータ転送制御回路は、通知されたパラメータ値及びResisterAddressをレジスタ出力I/F205を介してレジスタ制御回路103に転送する。これにより、レジスタ制御回路103が、ResisterAddressによって特定される画像処理回路に対してパラメータ値を設定するS606。S604~S606の処理が、図7において1-2で示すデータの流れである。他方、レジスタ制御回路103への情報の転送を完了したデータ転送制御回路202は、処理の完了をパラメータ設定記述制御回路201に通知する。この通知により、パラメータ設定記述制御回路201は、パラメータ設定記述情報のNextDescripterPointerを参照し、次に読み出すべきパラメータ設定記述情報の有無を確認するS607。S607において、次に読み出すべきパラメータ設定記述情報が無ければ、即ち、NextDescripterPointerが0であればS607/YES、パラメータ設定記述制御回路201は、パラメータ設定動作の完了を判断し、制御レジスタ203に完了通知を行う。完了通知を受けた制御レジスタ203は、動作完了割り込みのステータスを立てて割り込み信号の制御を行う。これにより、本実施形態に係るパラメータ設定動作が完了する。他方、NextDescripterPointerが0でなければS607/NO、S603の処理に戻り、NextDescripterPointerにおいて指定されているアドレスに基づき、パラメータ設定記述情報をメインメモリ30から取得する。このように処理を繰り返すことにより、図7に示す他のデータの流れが、上記と同様に実行される。また、パラメータ設定記述制御回路201は、パラメータ設定記述情報のModeの情報をデータ転送制御回路202に通知する。データ転送制御回路202は、Modeの値によって動作の一時停止が指示されている場合、パラメータ設定記述制御回路201への処理の完了を通知しない。このため、パラメータ設定記述制御回路201は、制御レジスタ203から処理の再開通知があるまで次のパラメータ設定記述情報の読み出しを一次停止したり、次のパラメータ設定記述情報へのチェーン動作時に割り込み通知を制御レジスタ203に行ったりする。また、Modeにおいてパラメータ設定記述情報の無効指示がある場合、パラメータ設定記述制御回路201は、該当するパラメータ設定記述情報においてアドレスが特定されているパラメータ値を無効とみなす。その結果、パラメータ設定記述制御回路201は、データ転送制御回路にパラメータ値やResisterAddressの通知をせず、S607の処理に進む。このように、本実施形態に係る画像形成装置1によれば、パラメータDMAC200の機能により、夫々の画像処理回路104a~104c、画像処理回路105a~105c毎にパラメータ設定記述情報を用意し、パラメータDMAC200がResisterAddressに従ってパラメータ値の設定を行うため、複数の画像処理回路の処理順序が異なるような様々なエンジンコントローラASICに対して、単一のパラメータDMAC200で対応することが可能である。また、夫々の画像処理回路毎にパラメータ数の増減があったとしても、パラメータ設定記述情報におけるSizeの値を変更することによって、パラメータ数の増減に対応することが可能となるため、本実施形態に係るパラメータDMAC200によってそのような課題を解決することができる。更に、Modeの値に従ってパラメータ値の設定要否を判断するため、動作不要な画像処理回路へのパラメータ設定という不要な処理を回避することが可能となり、装置を効率的に制御することが可能となる。尚、このような対応は、Mode設定の他、動作不要な画像処理回路のアドレスがResisterAddressによって特定されたパラメータ設定記述情報を用意しないことによっても対応可能である。以上、説明したように、本実施形態によれば、画像処理回路のパラメータ設定において、よりフレキシブルなパラメータ設定処理を可能とすることができる。