"1つ以上のダイの少なくとも一部に配置され複数の種類にセグメント化された複数のテスト構造体を備えた、1つ以上のダイを含むウエハの製造を評価する機構において、テスト構造体の各種類が前記製造の完了前に前記ダイ上に設けられるデバイスと相互接続素子との組合せを含み、前記組合せが製造完了後に前記ダイから形成されるチップの有用性に影響を及ぼすことなく、検出可能な電気活動を発生するよう作動可能であり、各組合せが、iかかる組合せの前記電気活動が、前記製造の1つ以上の工程の属性又は結果を示す値を識別し、iiかかる組合せの前記電気活動が、前記製造の少なくとも1つの第2の工程の属性又は結果を示さないよう構成され、前記ウエハが一組の所定の製造工程の各製造工程のための前記テスト構造体の種類を含み、前記テスト構造体の種類における各製造工程の前記値を、個々に使用することも、あるいは他の種類のテスト構造体に基づく他の製造工程の前記値と組み合わせて使用することもでき、これにより特定の製造工程の結果に関する情報が決定されることを特徴とする機構。前記複数のテスト構造体が同時にトリガされることが可能であることを特徴とする請求項1記載の機構。前記複数のテスト構造体の少なくとも一部に基づく前記電気活動が、前記ウエハ上の他のテスト構造体から、かかるテスト構造体を識別することを特徴とする請求項2記載の機構。前記複数のテスト構造体の少なくとも一部に基づく前記電気活動が、非接触で前記ウエハの少なくとも一部を走査する共通の検出装置を使用して検出可能なことを特徴とする請求項3記載の機構。前記複数のテスト構造体の1つ以上の前記電気活動によって示される前記製造工程が、前記チップ内に存在する物理的特性に対応することを特徴とする請求項1記載の機構。前記複数のテスト構造体の1つ以上の前記電気活動によって示される前記製造工程が、前記チップ内に存在する電気的特性に対応することを特徴とする請求項1記載の機構。前記複数のテスト構造体のそれぞれが、共通のエネルギービームによって少なくとも部分的にトリガ可能なことを特徴とする請求項1記載の機構。前記複数のテスト構造体の1つ以上における前記電気活動が、前記1つ以上のテスト構造体のデバイスと相互接続素子との前記組合せにおけるスイッチ素子から生成される光子を含むことを特徴とする請求項7記載の機構。前記複数のテスト構造体の1つ以上における前記電気活動が、トリガされることに反応して前記1つ以上のテスト構造体のそれぞれの出力によって生成される静電信号、電磁信号、誘導信号のうちの少なくとも1つを含むことを特徴とする請求項1記載の機構。前記1つ以上のテスト構造体のそれぞれの無線周波数信号が、前記チップ上の他のテスト構造体から前記テスト構造体を識別する特性を有することを特徴とする請求項9記載の機構。前記複数のテスト構造体の前記電気活動が、前記チップと接触することなく検出可能であることを特徴とする請求項1記載の機構。前記1つ以上のテスト構造体の組合せが、複数の相互接続インバータを含むことを特徴とする請求項1記載の機構。前記1つ以上のテスト構造体の組合せが、1つ以上のCMOSインバータを含むことを特徴とする請求項12記載の機構。前記1つ以上の複数のテスト構造体の組合せが、複数のトランジスタを含み、前記1つ以上のテスト構造体の各組合せが、前記複数のトランジスタについてトランジスタゲート長とトランジスタゲート幅との関係を最小化するよう構成されることを特徴とする請求項1記載の機構。前記デバイスと相互接続素子との組合せが複数のトランジスタを含み、前記組合せが、前記複数のトランジスタについてトランジスタゲート幅とトランジスタゲート長との関係の影響及び他の電気パラメータの影響を強調するよう構成されることを特徴とする請求項1記載の機構。前記デバイスと相互接続素子との組合せが複数のトランジスタと相互接続デバイスとを含み、前記組合せが、相互接続抵抗の影響を強調するよう構成されることを特徴とする請求項1記載の機構。前記デバイスと相互接続素子との組合せが複数のトランジスタと相互接続デバイスとを含み、前記組合せが、相互接続キャパシタンスの影響を強調するよう構成されることを特徴とする請求項1記載の機構。前記デバイスと相互接続素子との組合せが複数のトランジスタと相互接続デバイスとを含み、前記組合せが、ゲートキャパシタンスの影響を強調するよう構成されることを特徴とする請求項1記載の機構。前記デバイスと相互接続素子との組合せが複数のトランジスタと相互接続デバイスとを含み、前記組合せが、ゲート上のゲート積層膜の影響を強調するよう構成されることを特徴とする請求項18記載の機構。前記デバイスと相互接続素子との組合せが複数のトランジスタと相互接続デバイスとを含み、前記組合せが、ゲートフォトエッチの影響を強調するよう構成されることを特徴とする請求項18記載の機構。前記デバイスと相互接続素子との組合せが複数のトランジスタと相互接続デバイスとを含み、前記組合せが、ゲートソースドレイン拡張インプラントの影響を強調するよう構成されることを特徴とする請求項18記載の機構。前記デバイスと相互接続素子との組合せが複数のトランジスタと相互接続デバイスとを含み、前記組合せが、コンタクト抵抗の影響を強調するよう構成されることを特徴とする請求項1記載の機構。現行の方法は多くの欠点を有する。これらの欠点としては例えば、これらの手法では半導体コンポーネントを破壊する必要があり得る。また、製造プロセスが失敗した箇所や不測の結果を生じた箇所を示す上で有用性が低い。更に、従来の検査レビュー手法においては、ごく小さな不良に関する信号対雑音比が低いので、電気的特性や有害計数の形跡を示さない実質不良が存在することから、誤計数の発生率が高い。また、これらの手法は、測定されるデバイス又はチップの実際の最終電気特性を正確に予測することはできない。更に、現行の電気検査手法は非常に時間がかかるので、コストが非常に高く、通常の方法ではウエハの広い領域を調査するために使用することはできない。更に、スクライブ領域内においてテスト構造体を使用すると、ウエハのチップ領域の能動領域におけるコンポーネントの情報があまり得られない。例えば、スクライブ領域は、ウエハの能動領域内のパターン密度の差異から生じるマイクロローディング問題からはずれており、かつ局所プロセスの差異から生じるチップ内の差異を予測するにはあまり適していないことが知られている。更に、ウエハのスクライブ領域はチップ切出しプロセス中に廃棄されるので、製造後の測定には適さない。集積回路製造プロセスの質と完全性を監視するためには、多数の電気インラインテスト法がある。かかる方法は、部分的に加工されたウエハから得た測定値を使用して、完成集積回路の性能を予測することに基づく。例えば、ウエハの酸化膜の厚さは、偏光測定によって決定することができる。また、上記パラメトリック測定は、製造プロセスと直接関係する特定の重要なデバイスパラメータを測定するために使用することができる。例えば、拡散のドーピングレベルを測定するためには閾値電圧を使用することができる。通常のパラメトリック測定は、部分的に加工されたウエハにおいて様々な段階で実施される。通常の方法において、パラメトリック測定は、プロセスに関係する物理的パラメータと電気パラメータとを測定するために特に実施され、ウエハのスクライブ領域に位置する構造体で実施される。パラメトリック測定の例としては、トランジスタの閾値電圧とオフ漏電電流の測定とが挙げられる。これらの測定中、電気プロセステストの定DC電圧又は小信号AC電圧がウエハの所定位置に印加されることにより、スクライブ領域内のウエハに分布する複数の個々の箇所におけるデバイス構造体が作動される。ある特定の手法においては、プロセスの完全性は測定DC回路パラメータの値を一組の期待値と比較することによって検証される。上記の複数の欠点に加えて、電気インラインテスト法の結果は、プロセスパラメータの特徴付けにあまり適さない。例えば、集積回路の1つのパラメータにおいて観察される特定の差異は、複数のプロセスパラメータにおける差異に起因することがある。加えて、従来のDC測定は、高速回路性能を良好に示すものではない。最も重要なことには、これらのパラメトリック測定は、上記のような問題を有するウエハのスクライブ領域に限定されている。大面積テスト構造体に依存する電気テスト手法は、ウエハのスクライブテスト構造体から判断することができないダイ全体の効果を理解するために通常使用されている。これらの特許出願のうち、ダイのすべて特許文献1および2、又はダイの大部分特許文献3~5が、低歩留り又は低性能を招くプロセス不良を検出し特定するために測定されるテスト構造体に使用されている。これらのダイは、製品チップダイの代わりに製造され、プロセスコントロール情報を得るために物理的プロービングを受ける。これらの手法はランダムな各種プロセス不良を特定するためには有用であるが、チップ内の直接測定の代替手法に過ぎない。これらの手法は電気的接触を確立するために物理的接触を必要とするので、また不良を特定するために使用される回路を画成するためには広い面積が必要なので、あるいは場合によっては低密度不良を見つけるには広い面積が必要なので、チップの能動領域に限定することは困難又は不可能である。この他、能動ダイ領域内に同様の構造体を設けることに依存する方法も複数あるが、この場合パッケージング後のダイに構造体が設けられる特許文献6。この用途においては、構造体をパッケージを介してテストするか、又は破壊不良分析手法を使用してパッケージングされたダイの層を破壊してデバイスにアプローチする。体系的不良差異を本願で扱うにあたり、ダイがウエハ上にあるとき測定を行うことができ、過剰なチップ内の差異を有するプロセスモジュールを確認することができ、物理的接触は必要なく、物理的接触があったとしてもチップ内で収まるほど十分小さい。最後に、その他の用途特許文献7においては、コンタクトレスな信号検出を使用してチップの機能性のプロービングが行われる。この場合チップは、従来のキャリヤに置かれ、従来の接触プローブ手法によってパワーと刺激が付与される。概要本明細書に記載の実施形態は、ウエハの製造を分析するためのシステム、方法、構造体、その他の手法を提供する。特に、本明細書に記載の実施形態においては、ウエハを備える個々のダイの能動領域内を含めた、共に配置されたパワー、テスト検出構造体を有するウエハ上の多数の箇所から、ウエハの製造がどのように行われたかに関する情報を得る。情報は、ウエハの有用性および/または後続のウエハプロセシングに対するウエハの適性に影響を及ぼさない、ノンコンタクトで非侵入的な方法で得られる。ダイの能動領域内又はウエハ内の他の箇所で発生するプロセスの差異を含めた、製造工程又は製造手順の結果と属性は、検出され、評価され、および/または分析されることができる。図面においては、同じ符号は同一又は実質的に同様な要素又は動作を識別する。特定の要素又は動作の考察を容易に識別するため、符号における最上位桁はその要素が最初に説明された図面の番号を表す。以下に記載の詳細な説明に基づき、当業者は図面に必要な変形を容易に加えることが可能である。性能パラメータを使用したウエハ製造の評価と分析本発明の実施形態は、チップ又はウエハの製造を評価するための特定の性能関係パラメータ性能パラメータのチップ内測定を提供する。チップは、ウエハの個々のダイが製造後段階においてダイシングされ分離される結果、形成される製品に対応し得る。多数のチップがダイシングされたウエハから形成され得る。ダイは、ウエハのスクライブライン間の領域に対応する。ダイの能動部は、チップの機能の一部となる能動的で個別な集積回路素子が存在する箇所である。一実施形態において、特定の性能パラメータは、チップ又はウエハのダイにおける所定の箇所で発生する観察された電気活動から判断されるか、またはかかる電気活動に基づいて判断される。特定の電気活動は、これらの所定の箇所に誘導されるか又はこれらの箇所に固有で、電気活動から判断されたまたは電気活動に基づく性能パラメータは、チップ、ダイ、又はウエハの特性に関係する。複数のこれらの測定の変動は、変動と称す。一実施形態において所定の箇所における性能パラメータの決定は、ダイの特性を示す。測定値が収集された箇所における複数のこれらの測定における変動は空間的変動と称し、特定のプロセス工程を識別したり特徴識別したりするために有用な場合が多い。特に、性能パラメータは、ウエハの製造における1つ以上のプロセスに起因するデバイス、ダイ、スクライブ、又はウエハの特性を示す。性能パラメータは良好に働くチップの属性である特性を特定する、又は製造手順における1つ以上の工程に起因するので、性能パラメータの測定によって、チップの製造を評価するために有効な情報が得られる。例えば、一実施形態によれば、性能パラメータの測定は、製造工程又は製造手順の実施から生じる特定の望ましくない又は不測の結果を有するダイの部分と相関関係を有し得る。この結果は、チップの他の特性から十分特定することができるので、性能パラメータ値の原因となった特定の製造工程又は製造手順を識別することができる。更に、チップの1つ以上の性能パラメータ値から、識別された工程又は手順がどのように実施されたかについての情報を決定することができる。一実施形態によれば、電気活動はウエハの所定の箇所から誘導される。判断された性能パラメータが1つ以上の特定の製造工程から生じる特性の有無について強調された値を有するように、電気活動は誘導され得る。後述するとおり、電気活動を誘導する1つの方法は、テスト信号を処理するための特化されたプロセス感応性テスト構造体の使用である。製造を評価するため、多数の種類の電気活動の誘導および/または測定を行うことができる。これには例えば、光学信号、光電子信号、無線周波数信号等が含まれる。一実施形態において、かかるテスト構造体の使用によって、1つ以上の製造工程、又は少なくとも1組の識別可能な製造工程にほぼ専ら依存する性能パラメータ値が得られる。他の実施形態においては、チップの能動部にみられる特定の物理的属性の結果としての特定の特質を生成し、発生し、示すと知られている製品デバイス等の非テスト構造体を使用することもできる。他の実施形態によれば、電気活動はウエハの所定の箇所に固有で、性能パラメータはウエハの製造と相関関係を有する固有活動から決定することができる。例えば、高感度測定装置は、測定性能パラメータの空間的差異が特定の工程又は手順と相関関係を有し得る場合、チップの通常動作において使用される回路素子から性能パラメータを測定するために使用することができる。これらの場合、測定と相関関係を有する又は測定から識別可能な特定の製造工程又は製造手順は、製造における特定のプロセス工程の結果であり、かかるプロセス工程から生じたものであり、あるいはかかるプロセス工程から影響を及ぼされたもので、すなわち製造の実施方法であると理解することができる。図1Aは、本発明の一実施形態を示すブロック図である。図1Aにおいて、プローブ装置102は、ウエハ110の所定の箇所に刺激101を付与する。刺激101に応じて、プローブ装置102は、所定の箇所から電気活動105を検出し測定する。ウエハ110は、部分的に製造されていても全体的に製造されていてもよい。電気活動は、光電子光効果信号例えば、ホットエレクトロン光子放射、電荷誘導エレクトロ吸収、又はエレクトロ整流、電圧対比現象、電磁信号無線周波数又は誘導信号、および/または他の信号又はコンタクトレス媒体によって検出可能な効果のうち任意の1つ以上で検出することができる。後述するように、電気活動105は、1つ以上のチップ固有の性能パラメータ106に対応可能である。検出され測定された性能パラメータ106は、レビューされ、分析されるか、又はチップ、ダイおよび/またはウエハの品質、又はウエハ110の製造における1つ以上の特定のプロセス、工程、又はプロセス工程手順の質を示す結果、差異、又は特性を決定するために評価される。検出され測定された性能パラメータ106は、設計密度の差異により導かれたダイ又はウエハの様々な箇所における差異も検出することができる。一実施形態によれば、性能パラメータは、検出されている電気活動以前に実施されたすべてではないが複数の製造プロセスに関する情報を提供する。したがって、かかる実施形態においては、プロセスの差異を引き起こす特定の製造プロセスが識別され評価されることが可能である。一実施形態において、プローブ装置102は、ウエハ110の所定の箇所に信号又はエネルギービームを送ることによって電気活動105を発生させる。ウエハ110上の所定の素子は、この付与された刺激101に応じて電気活動105を生成する又は示すことが可能である。結果として生じる電気活動105は、1つ以上の性能パラメータ106としてプローブ装置102によって判断される。電気活動105から判断され得る性能パラメータの例には、ウエハ110の所定の箇所で測定されるゲートスイッチング速度、伝搬遅延、位相シフト、および/またはスルーレートの測定値が含まれる。性能パラメータ106を、プロセスと工程との実施に使用されるツール又はモジュールを含めた特定のプロセス、プロセス工程、プロセス工程手順と関係付けるため、分析を実施することができる。これは、個々のダイの能動領域を含めたウエハ領域における特定の製造工程又は製造手順の属性又は結果に関する、位置的差異又は空間的差異の分析を含む。一実施形態において、性能パラメータは、製造工程又は製造プロセスの結果の予測がどの程度あたっているかを含めた製造工程、製造手順、製造プロセスの結果、実装、効果、又は性能を評価するための評価情報107を得るために使用することができる。評価情報107は、ウエハ110の様々な箇所における性能パラメータ値の比較、ウエハ110の領域全体に渡る性能パラメータ値の空間的差異又は他の種類の差異の決定、及びその他の差異に基づき得る。より具体的には、評価情報107と性能パラメータ値の他の分析には、同じチップ内の様々な箇所における性能パラメータ値の比較、異なるチップ内の箇所における性能パラメータ値間の比較、スクライブ領域と1つ以上のチップ内箇所との間における性能パラメータ値の比較、ウエハ110の他の比較点における性能パラメータ値の比較が含まれる。コンピュータシステム、モジュール、又はソフトウエア/システムプログラム/モジュール等のツール109を、性能パラメータ106から評価情報107を決定する分析を実施するために使用することができる。ツール109は、データ収集システムの一部であってよい。特に分析は、性能パラメータ106を1つ以上の製造工程108又は製造プロセスの特性と関係付けることができる。例えば、ツール109は、性能パラメータ106を金属における抵抗及びキャパシタンスの差異にいたる又はかかる差異を起因とする製造工程と関係付けることができる、あるいは性能パラメータ106をゲート長とトレンチ形状における差異の存在と関係付けることができる。加えて、製造工程108の識別には、かかる製造工程の実施において使用されるモジュール又はツールが関係している。したがって、性能パラメータの分析に対応する製造工程108の識別は、製造プロセス全体の特徴を決定するために使用可能な他の評価情報107を示す又は提供する。評価情報107は、それ自体であれ、その他のデータ又は情報の組合せにおいてであれ、1つ以上の製造工程が実施された方法について参考になるデータを含み得る。例えば、評価情報107は本質的に統計的であるので、評価情報から導かれた統計的分布がプロセスの差異又は製造工程や製造プロセスの実施正確度に関する他の特徴を示す前に、複数のウエハが製造される。他の例として、1つのウエハの1つの領域に基づく評価情報107は、特定の製造工程又は製造手順の実施方法について決定することができる。評価情報107は、他の評価情報の内容を得るために使用可能な校正データを含み得る。評価情報107はウエハ110における箇所を由来とするので図1Bに示したようにダイの能動領域内を含む、一実施形態においては、チップ内デバイスに影響を及ぼすプロセスの差異と故障をより容易に識別することができる。ただし、評価情報107は、削除によって問題がある他の製造工程を隔離するために、適切に実施された製造工程の識別に用いることもできる。図1Bは、一実施形態に係るウエハ110の様々な領域において製造を分析する方法を示している。図1Bにおいて、ウエハ110は、部分的に製造された状態であると仮定する。ウエハ110は、複数のダイ127を画成する複数のスクライブ領域121を含む。ダイシングチャネル125を、ダイ127の行列間のスクライブ領域121内に形成することも可能である。各ダイ127は、能動領域128例えばチップと非能動領域129とを含むことができる。スクライブライン123は、隣接するダイ127間の境界として働く。一実施形態によれば、電気活動は、ウエハ110の所定の箇所において観察することができる。これらの所定の箇所には、スクライブラインの箇所134、ダイチャネルの箇所135、能動ダイの箇所136、非能動ダイの箇所138が含まれる。スクライブラインの箇所134は、ウエハ110がダイシングされた後、これらのスクライブラインの箇所134がチップの残留ダイ材料内に位置するように、対応するダイの能動領域128に十分近接するようにしてよい。一実施形態において、所定の箇所は、周辺ダイ素子146の能動ダイの箇所148を含んでもよい。周辺ダイ素子146は、ウエハの縁にあることからチップとしての十分な機能動作が妨げられるので、しばしば廃棄される素子である。ただし、本明細書に記載の実施形態においては、特にウエハの周辺部に達するウエハ110の箇所について、性能パラメータを測定し製造を評価するために周辺ダイ素子146を使用する。一実施形態において、電気活動105は、スクライブラインの箇所134、ダイチャネルの箇所135、能動ダイの箇所136、非能動ダイの箇所138、および/または周辺ダイ146の能動ダイの箇所148を含む箇所における特定の種類の性能パラメータとして検出され判断される。評価情報を決定するために、様々な性能パラメータ値の比較を行うことができる。例えば、同じダイ127の能動ダイの箇所136間において性能パラメータ値を比較することによって、ウエハ110の領域におけるプロセスの差異を決定することができる。また、異なるダイの能動ダイの箇所136間や、同じ又は異なるダイの非能動ダイの箇所138と能動ダイの箇所136との間や、スクライブラインの箇所134の間においても、同様に性能パラメータ値を比較することができる。加えて、評価情報の校正やその他の目的のために、スクライブラインの箇所134と隣接する能動ダイの箇所136との間において性能パラメータ値の特定の比較を行うことができる。周辺ダイ146の能動ダイの箇所148は、特定の製造工程がウエハ110の周辺においてどのように実施されたかを示すことができる。時には、プロセスの差異はウエハの周辺においてより大きい場合があり得る。一実施形態において、電気活動105は、少なくとも検出と測定がなされるレベルまで発生するよう誘導される。これは、性能パラメータが測定される特定の箇所におけるウエハ110の製造における1つ以上の工程に主に依存して、電気活動を由来とする性能パラメータの強調例えば増幅やフィルタリングを可能とする方法による。したがって、電気活動105から決定された性能パラメータは、個々のダイ150および/またはウエハ110の基本的な製造特性を示す。特定のウエハ110には、数百、数千、更にはそれ以上のこのような測定がなされ得る。更に、かかる測定は、1つ以上の製造プロセス後に繰り返し行うことができる。同じ箇所を使用して性能パラメータを繰返し測定することも可能である。更に、従来の方法とは対照的に、性能パラメータは、ウエハ110の能動ダイの箇所138における電気活動の測定から決定される。これは、チップの非能動領域又はチップ外/ダイのスクライブにおいて実施される、物理的測定および/または電気テストとは異なる。本手法によって、個々のダイの能動領域における性能パラメータを直接測定することができる。これは、デバイスとチップの最終性能に対する間接的相関関係、ひいてはプロセス信頼性をせいぜい推測するにすぎない能動領域における物理的測定とは対照的である。ここで、実施形態は性能パラメータとその差異を、特定されたプロセス工程および/または手順と関係付ける。性能パラメータの様々な値は、ウエハ110の製造の特定のプロセスにおける情報、指示、更には識別を得るために評価又は分析を行うことができる。これらのプロセスから、例えば、特定の物理的特性又は電気的特性が得られる。特定の箇所におけるこの特性の存在は、性能パラメータ値に反映され得る。一実施形態において、各測定性能パラメータの値は、製造工程又は製造プロセスの性能に主に依存する。この他、性能パラメータと、特定の製造工程、製造プロセス、製造手法に関係すると理解される製造特性との間の相関関係を得ることもできる。ウエハ上の様々な箇所における性能パラメータ値は、特定のチップに関する製造特性の在り方の理解を決定するために分析することができる。ここでこの理解は、プロセスの実施方法、実施がもたらした結果、結果が意図と適合しているかどうかを決定することを含めた関係する製造プロセスを評価するために使用することができる。図1Cは、性能パラメータ値を、ダイおよび/またはそのウエハの製造を評価するためにダイの領域内で使用する方法を示している。図1Cにおいてダイ150は、能動領域152と非能動領域154とを含む。ダイ150上では、特に能動領域152において、様々な種類の性能パラメータを識別し測定することができる。これは、性能パラメータの測定がスクライブ内に限られる従来の方法と対照的である。一実施形態において、各種の性能パラメータは1つ以上の製造工程、製造プロセス、又は製造特性に対応する。様々な種類の性能パラメータは、ダイの所定の箇所から特定の種類の電気活動を誘導することによってウエハダイ150から測定することができる。性能パラメータは、様々な箇所においてダイ150から測定される複数の性能パラメータ間の差異を決定することによって分析することができる。一実施形態において、能動領域152内に位置する特定の種類の性能パラメータについて、空間的差異が決定される。他の実施形態においては、分析には様々な種類の性能パラメータの比較が含まれる。これは例えば、ダイ150に配置され様々な設計および/または配置を有する複数の構造体から電気活動が生じる場合に行われる。例えば、ある種類の性能パラメータの値の空間的差異は、ダイ150を形成するために使用される製造プロセスについて情報を決定するために使用される。更に、ダイ150の性能マップを作成するために、様々な種類の性能パラメータの測定を使用することができる。マップは、ダイ150上の様々な製造特性の値又は存在を示すことができる。したがって、マップは、各製造完了の前後において、ダイ150又はそのウエハの製造における多数のプロセスを評価するための情報を提供することができる。性能パラメータ値が測定されるダイ150又はそのウエハ110の箇所には、製造工程又は製造プロセスの1つ以上の特性の有無に基づく性能パラメータ測定を強調する、機構、構造体、および/または集積回路素子が設けられる。一実施形態において、1つの性能パラメータ値は1つの製造工程又は特定の一部の製造工程に主に起因し得る。図1Cに示したような一実施形態において、ダイ150の所定の箇所は、性能関係パラメータの測定を行うために選択される。所定の箇所は、複数の各群A1~An、B1~BnD1~Dn等にてラベル付けされる。各群例えばA1~Anにおいて特定の性能パラメータが測定される。このとき、各群の各性能パラメータは特定の種類の電気活動に基づく。各群の性能パラメータは1つの種類に対応する。共通の設計又はフィーチャを有するおよび/または同じ製造工程への依存性を示す構造体に基づき測定が行われる。特に、各種類の性能パラメータは、他の製造工程/手順に対して1つの製造工程又は製造手順を強調するよう誘導又は設計される電気活動から測定することができる。実際、この電気活動は、他の製造工程から独立して誘導又は設計がなされ得る。これにより、電気活動から判断された性能パラメータは、1つ又は複数の場合もあるの製造工程又は製造手順にほとんど専ら依存することが可能になる。簡略化された一例においては、共通のテスト構造体をダイ150の能動領域152に配置し、刺激および/または他の信号によって作動させることができる。結果として生じる電気活動は、A1~An群の性能パラメータの1つとして検出、測定することができる。一例において、ウエハの製造が均一な場合、一群における性能パラメータ間には認識可能な値の差異はない。ただし、空間的プロセス差異がある場合、性能パラメータ値の間には認識可能な差異おそらくある傾向を有するが存在し得る。ダイ150の非能動部154に基づく性能パラメータ値も、能動領域152における性能パラメータ値のためのベースラインとしての又は校正用としての一群の値を提供する等の他の目的のために特に使用される。一実施形態において、各性能パラメータの値は、特化されたテスト構造体の誘導および/またはシミュレーションを行うことから生じる電気活動から判断することができる。構造体は、ダイ150の1つ以上の製造工程又は製造手順に直接関係する性能パラメータを示すよう設計することができる。更に、特化された構造体の設計は、一群における他の製造工程又は製造手順に関して示された性能パラメータの値において依存性が存在しないようになされ得る。例えば、作動時に特定の信号を生成するある種類の構造体を使用して、特定の性能パラメータ値を決定することができる。この特定の性能パラメータ値は、特定の製造特性が存在する場合に値域を増幅する又は値域外にあるものと理解される例えば、特定量を超えたキャパシタンス又はゲート長の差異。同じ例において、構造体の設計は、他の製造工程又は製造手順の特性の効果を最小化する又は除去することができる。ここで、かかる特性は、性能パラメータの値に対して比較的小さな又は有意でない効果を及ぼす。他の例として、性能パラメータは、余剰の金属又は余分な金属から生じるキャパシタンスがチップに存在するときに高い測定値を示すデバイスに基づき測定された電気活動に対応し得る。性能パラメータと、識別された製造工程又は製造手順との間の関係は、測定性能パラメータの変動に基づき得る。この変動は、特定のダイ150の性能に影響を及ぼす空間的変量、速度変量、その他の変量に基づき得る。図1A~1Cに示したような一実施形態によって、様々な利点が得られる。これらの利点の1つは、製造工程に密接に関係する性能パラメータを決定することによって、エンジニア、設計者、歩留まり管理者は、製造完了前に問題を有する特定の製造工程工程内で使用するツールやモジュールを含むを識別することができる。これによって、製造で使用されるプロセスと手法がより有効に調査され、改良される。例えば、製造の一工程における欠陥は、個々のウエハの製造間に検出し、改良することができる。このとき各後続ウエハは、より良好な歩留まりを示すことができる。例えば従来、設計欠陥によってしばしば、ウエハの複数のチップは意図した性能レベルで販売されるよりむしろ意図より低い性能レベルの製品として販売されてきた。この場合、個々のチップの価値は著しく低下する。従来の方法においては、ウエハ製造評価は高コストで時間がかかるプロセスであって、しばしば統計的分析のために多数のサンプルを必要とするものであった。これとは対照的に、本発明の実施形態においては、製造問題を製造中に検出することができ、他のウエハの製造開始前に特定の製造プロセスを是正する機会が得られる。統計的分析は依然として使用されるものの、本発明の実施形態においては、統計によって以前の方法よりもはるかに速やかに特定の製造プロセスを特定することができる。更に、データはウエハのダイ内に基づき決定されるので、製造プロセスにおける問題はより良好に検出され理解される。また、監視、検出、特定、及び分析はインラインでプロセス中に実施され、是正措置や適切な調整を行うことができる。図2は、本発明の一実施形態におけるウエハ、ダイ、又はチップの製造を評価する方法を示している。図2で示した方法は、例えば図1A~1Cで示したような測定性能パラメータの使用と共に実施することができる。したがって、図1A~1Cにおける符号は、かかる方法を実施するための適切な順序を示すことを意図して付されている。最初に、ステップ200において、ウエハは1つ以上の製造工程又は製造プロセスを完了する。次に、ステップ210において、ダイ150の能動領域152内を含めたウエハ110の様々な箇所において測定された性能パラメータが得られる。例えば、プローブ装置102は、様々な箇所における電気活動のチップ内測定を行うために使用することができる。性能パラメータの決定源である電気活動を示すよう設計されたあるいは理解されるテスト構造体等の機構は、ダイ150内に選択的に位置決めすることができる。性能パラメータは、エネルギー、刺激および/またはテスト信号によってかかる機構を作動させることによって、更には、各素子および/または出力信号パッド内の所定の箇所に基づく電気活動を、ノンコンタクト電気的手段、光電子的手段、および/または電磁的手段によって検出する測定することにより、測定することができる。ステップ220において、ステップ210で測定された性能パラメータ値の変動が決定される。一実施形態において、変動は空間的であり、ダイの能動領域152を含めたウエハ110とダイ150全体に適用可能である。かかる値の空間的変動は、共通性能パラメータの値例えば共通テスト構造体からの出力、特定のチップ上コンポーネントから出された検出値がある箇所と他の箇所との間でどのように変化するか、また所定の箇所がダイ内にあるのか多数のダイやスクライブ領域121に分散しているかについて示す。この他、変動はスイッチング速度やスルーレート等、他のパラメータに基づく場合もある。一実施形態において、測定性能パラメータの空間的変動によって、チップの性能に不利におよび/または不測の影響を及ぼす特定の製造関係特性を特定するための分析ツールが得られる。ダイ内の分析について、各ダイの性能は多数の独立因子の関数として特徴付けられ得る。このとき、各因子はそのダイの物理的属性に基づく。ダイ150又はそのウエハ110全体に渡る空間的に様々な物理的特性を示す製造プロセス又は製造工程の性能は、プロセスの差異の一例である。一実施形態によれば、ステップ230において、プロセスの差異によって生じるウエハ110および/またはダイ150の特定の物理的特性の空間的変動は、ウエハ110の製造方法を評価するために使用される。性能パラメータは、特定のプロセスの差異の効果を強調するために誘導又は設計される電気活動に基づき測定することができる。この原理の分析は、以下のように行うことができる。デバイスの回路性能Pを表す関数Fを考える。性能Pは、製造手順において使用される材料の構造特性と電気的特性を表す複数の物理的パラメータに依存する。1P=FL,W,Tox,ISDE,,ここで、例えば、LとWはそれぞれデバイスのゲートの長さと幅、Toxは、ゲート酸化膜の厚さ、ISDEはソースドレイン拡張インプラント量である。Pは、ここでは便宜上省略されている相関パラメータなどの他のパラメータにも依存する。プロセス又は工程により生じた物理的特性の変動に対応する製造プロセスの差異によって、以下の式により一次近接可能なPにおける測定可能な変動が導かれる。2ΔPs1≒δF/δLΔLs1δF/δWΔWs1δF/δTOXΔTOXs1ここで、評価は特定のプロセス工程s後に特定の箇所1にてなされる。このとき、δF/δXは変数XL、W等の影響に対するFの反応である。この数式においては、ダイ又はチップ上のデバイスの性能の変動は、ウエハの製造におけるプロセスの工程から生じる特定の属性又は結果の変動の関数として表すことができる。ここで変動は、プロセス工程後に評価されるか、又は任意の箇所で評価されるか、又はその両方の条件で評価される。性能パラメータの測定源である電気活動を引き起こすウエハ110又はダイ150のフィーチャは、それぞれ選択され構造化されるので、パラメータの1つのみが一度に特定のプロセスの変動に対して感応する。これは、共通の性能パラメータの変動が比例的であるか、又は少なくとも対応するプロセスの変動に対して何らかの直接的関係を有することを意味する。例えば、プロセスの差異は箇所に基づき得る。ここで、プロセスは、ウエハの領域又はすべてに対して均一に実施されない。また、工程が1つ以上のウエハの製造で実施される方法にも差異がある。一実施形態において、ステップ230は、製造工程の特質又は特性を、性能パラメータの空間的変動と関係付けることを含む。このステップは、測定の前後で実施することができる。一実施形態においては、指示されたプロセスの差異が許容可能かどうかステップ240で決定する。プロセスの差異が許容可能である場合、ウエハ110の製造はステップ250において続行され、他の製造工程又は他のプロセスが実施される。プロセスの差異が許容可能でない場合、ステップ260において是正処置が講じられる。是正処置は、ステップ200のプロセス工程を繰り返す形態であり得る。この他、是正処置は、製造中止、又は後続のウエハの1つ以上の製造工程の性能の変更に相当する場合もある。この他、是正処置によって、製造を続行することも可能であるが、これは製造を是正するためのデータが収集され分析された場合に監視状態下でなされる。製造特性がライン終端まで検出されない場合もあり得る。次のラインで逸脱を繰り返さずに、オペレータは小さな修正を要する製造工程又は製造プロセスを評価することができるので、逸脱はなくなるか、又は次のラインに持ち越されることが少なくなる。空間的変動を決定する代わりに、他の種類のダイ内逸脱を識別してもよい。例えば、本発明の実施形態においては、ウエハ全体又はダイ全体に均一に分布する製造工程の許容不可能な結果又は属性を検出することができる。図3は、チップ又はウエハ内のダイに基づき測定された性能パラメータが半導体ウエハの製造で使用される複数の基本的な工程又はプロセスの実施を評価するためにどのように使用され得るかについて示すブロック図である。製造で通常実施される複数のその他の種類のプロセスが存在するものの、図3はリソグラフィプロセス310、エッチプロセス320、成膜プロセス330、研磨プロセス340例えば化学的機械的研磨、及び相互接続プロセス350を示している。これらのプロセスは、半導体ウエハの製造において使用されるプロセス全体の一部を形成する。図3に示したプロセスは、特定の製造プロトコル又は製造法による必要性に応じて、様々な順序で実施され繰り返されることができる。一実施形態によれば、1つ以上の製造プロセス又は製造工程は、一群の1つ以上の特性314~318に関係付けることができる。1つ以上の製造工程の実施に基づく結果および/または属性を含む製造特性314~318は、2つ以上のプロセスと関係しており、重複していてもよい。製造特性314~318は、個々としてであれ、他の製造特性との組合せにおいてであれ、特に他の製造プロセスの観点から、製造特性に関係するプロセス又は工程がどのように実施されるかについて識別するウエハ又はダイのフィーチャ又は特徴に相当し得る。製造特性314~318は、性能パラメータの測定に基づき決定される。これは、図3に示した各プロセスがウエハ110の所定の箇所でダイ又はスクライブ領域を含む観察された電気活動に基づき性能パラメータを測定することによって評価された後に続いて得られる。これらの性能パラメータの値は、特定の製造特性に関係付けるために評価、分析することができる。このとき、製造特性は、図3に示したようなプロセス又はそのサブプロセスに関係し得る。測定は、製造中又は製造完了後のいずれにおいても行うことができる。性能パラメータは、第1金属層がウエハ110上に成膜された後に測定可能な場合もある。一実施形態において、性能パラメータの測定は、第1金属層の成膜完了を発端として、特定のプロセスの完了後に繰り返し行われる。一実施形態において、反復プロセスによってオペレータは、同じ箇所でプロセスの各工程で性能パラメータの差異を観察し監視することができるとともに、より良好な歩留まりと性能を得るために期待される結果に従って調整措置を講じることができる。図3に示した一例において、ウエハの個々のダイ内における性能パラメータA群図1Bを参照の機能を使用して、製造におけるリソグラフィープロセス310とエッチプロセス320とを評価することができる。例えば、A群の機能は、リソグラフィープロセス310とエッチプロセス320の結果として理解される製造特性の変動、値、又はその他の指示値を示すことができる。同様に、性能パラメータのB群の機能を使用して成膜プロセス330を評価することができ、性能パラメータのC群の機能を使用して研磨プロセス340を評価することができ、性能パラメータのD群の機能を使用して相互接続プロセス350を評価することができる。この説明は、一例に過ぎず、多くの変形例が可能である。例えば、1つの種類の性能パラメータの1つの機能を他の種類の性能パラメータの他の機能と共に使用して、製造の1つ以上の工程を評価することができる。特定の機能の結果が特定の製造プロセスに関する情報にどのように関係しどのように情報を提供するかについては、単純な場合特定の製造特性の値がより大きい、又はパラメータの変動が規定限界外から複雑な場合1つの製造特性のチップ内の変動が、他の製造特性のチップ内の変動から見て許容不可能まで幅がある。同様に、様々な機能を性能パラメータの一群において実施することができる。図3に示したような一実施形態において、1種類の物理的特性または他の製造特性を他の種類から特定するために、ウエハのダイの様々な箇所における特定の性能パラメータの測定値について、例えば数式2等の数学関数を使用する。図3に示したプロセスの1つに対応するように製造特性を特定する。他の種類の機能も可能である。例えば、ある機能においては、個々のダイにおいて測定された性能パラメータが互いに比較され、かつウエハの最大性能パラメータ値と比較されることが必要である。他の機能においては、一群の測定性能パラメータのうちの1つ以上例えば、一群AのA1が既知で期待された又は所望の定数と比較されることが必要である。比較が良好でない場合例えば、期待範囲および/または許容可能範囲を上回る、対応する工程に関する評価情報を決定することができる。異なる又は同じプロセスに関する評価情報を識別するために、2つの機能を一群のパラメータにおいて実施することもできる。例えば、リソグラフィープロセス310は、ダイ内のAの合成物を決定するためにアルゴリズムを使用してA群のパラメータにより評価することができる。加えて、各性能パラメータ値は、良好な比較を行うために所定の定数と比較される。この例において、2つの機能はそれぞれ、特定の製造プロセスの実施方法に関する評価情報を提供する。他の例においては、ある種類の各性能パラメータの変動を、ベースライン種類の変動と比較することができる。ベースライン種類は、任意の特定の製造工程又は製造箇所について変動を示さない性能パラメータに基づくことができる。異なる性能パラメータによって実施される機能は、製造のダイ又はウエハレベルの分析に適用することができる。ウエハレベルの分析に適用するためには、性能パラメータの値はウエハ110上の異なるダイに基づき測定することができる。性能パラメータの複数の特定の例、及びそれらがウエハ110の製造におけるプロセスにどのように関係するかについては、以下のとおりである。1つの性能パラメータは、1つの抵抗測定に対応する。チップ性能には悪影響が及ぶことがある。例えば、ウエハ110上で研磨プロセス340が実施される場合、ウエハ内のダイの余分な、又は不均一な研磨され高度に薄い領域が生じることにより、これらの領域における相互接続の実効抵抗が増大する。一実施形態において、相互接続の抵抗のばらつき著しく高い又は著しく低いに感応する回路素子が、チップ又はウエハが望ましくない抵抗の差異を有するかどうか決定するためにダイに埋め込まれるか配置されている。抵抗が出力における遅延を引き起こすかどうか決定するため、これらの回路素子からの出力を参照することができる。特に、これらの素子は、回路素子の高密度又は低密度が存在し抵抗の偏差がより生じ易い場所に埋め込まれるか配置されることができる。抵抗を強調する回路素子からの出力を測定することによって、少なくともその回路素子の箇所又はその箇所の近隣において、その素子に基づきチップ及びウエハの抵抗特質を特定することができる。一例として、抵抗の空間的変動、および/または抵抗測定値と既知値又は所望値との比較を組み込むように、1つ以上の機能を形成することができる。望ましくない抵抗の存在を強調するか、或いはダイ上に配置された際にほぼ同一のスイッチング速度を有することが必要な共通構造を使用して、能動領域の許容不可能な抵抗変動の程度を評価することができる。このように、ダイ上の特定領域の抵抗を示すパラメータによって、例えば研磨プロセス340について評価情報が得られる。性能パラメータの他の例は、極端なキャパシタンス値を有する回路素子に関するタイミング遅延および/またはスイッチング速度の測定である。望ましくないキャパシタンスの存在は、かかる回路素子に大きな影響を及ぼす可能性がある。望ましくないキャパシタンスに大きく影響を受けた回路素子のスイッチング速度を測定することによって、値又は式の構成を、プロセス工程の1つを評価するために展開することができる。例えば、金属成膜プロセス330は、キャパシタンスを検出するために使用される回路素子のスイッチング速度に基づき評価することができる。製造プロセスを評価するためのプロセス感応性テスト構造体プロセス感応性テスト構造体PSTSは、ウエハの製造における特定の工程および/または工程の手順に刺激を与えた際に電気性能的に感応性を有する構造体を意味する。一実施形態において、PSTSは、一群の製造工程の性能又は結果に対して強調された感応性を有し、その他の製造工程の結果又は性能についてはるかに小さな感応性を有する。PSTSの感応性は、ウエハ又はダイの領域における抵抗又はキャパシタンスを含むただしこれらの限りではない1つ以上の製造工程の性能から生じる電気効果にまで及ぶことが可能である。PSTSの感応性は、製造工程から影響を及ぼされるか又は製造工程から生じるゲートの幅又は長さ等の物理的属性にまで及ぶことも可能である。PSTSは、製造工程から生じるダイ又はウエハにおける特定の属性の存在により、PSTSがその工程又は属性に関係する電気活動を出力する又は示すように構成することができる。上記実施形態で説明したとおり、電気活動は、製造工程、製造手順、又はプロセスに関する情報を得るために分析することができ性能パラメータとして測定することができる。従来技術の手法では、テスト構造体がウエハのスクライブ領域に設置され、機械的接触を行うテスターで測定され、それによりスクライブ領域における差異に相関関係を有するプロセス関係パラメータを得る。スクライブ領域はスクライブ領域外のウエハの能動ダイ領域内の局所差異とあまり関係しないことがわかっているので、スクライブ内で測定されたプロセスの差異はウエハの能動ダイ領域のプロセスの差異とはあまり関係がない。これまでも、ウエハのダイ内にテスト構造体を使用する試みがなされてきた。しかし、これらの方法は、ウエハの製造の完了後にのみテスト構造体を測定することに依存する。したがって、テスト構造体は完全に製造されたウエハに基づくプロセスの差異を測定することのみが可能であった。かかる従来の方法とは対照的に、本明細書に記載の実施形態においては、製造プロセス中にダイの能動部及び重要な部分の中に設置可能なテスト構造体が提供される。このテスト構造体は、ノンコンタクトで刺激を受けて、測定可能な電気的特性を示す又は生成することができる。このとき、テスト構造体に基づく電気活動の測定は、製造中にウエハの製造を評価するために使用することができる。したがって、構造体はダイ内のプロセスの差異の効果に関する情報を決定するための直接測定を使用するための機構を提供する。本明細書に記載の実施形態においては、部分的に加工されたウエハについて測定されるプロセスの差異が得られる。これは、特定のプロセスの差異の情報の有用性を大きく促進するので、是正処置を講じることが可能なときに製造プロセス中に情報を得ることができる。一実施形態において、ウエハに設置されるPSTSの少なくとも一部が特定の製造工程又は製造手順に対して感応性を有する。同じPSTSは、製造プロセス内の他の製造工程には感応性を有さない。このネガティブ関係により、PSTSの電気活動がどの製造工程に依存するかについて特定することができるので、PSTSの電気活動はある製造工程又は製造手順について明確な指標を提供する。図4は、一実施形態に係るPSTS410を示す基本ブロック図である。PSTS410は、所望の製造工程又は製造手順に対する特定の感応性が構造体固有であるよう構成することができる。一実施形態において、パワー412とテスト信号414は、PSTS410への入力である。パワー信号412はPSTS410を刺激し、一方テスト信号414は、PSTSをトリガする。一実施形態において、パワー412とテスト信号414との両方が供給されると、PSTS410が作動して出力422を発生する。場合によっては、PSTSに刺激を与えるかトリガするだけでPSTS410を作動させることも可能である。一実施形態において、PSTS410の作動時に、PSTS410に内在する二次信号又は一連のノード間信号424が検出される。例えば、信号424はPSTSの素子のスイッチのオン又はオフに応じて、PSTS410のトランジスタから生成される光子に対応し得る。一方、信号422は、テスト信号414がPSTSによってどのように変化したかを反映する多くのノードが集まってできた電気信号に対応し得る。出力422とノード間信号424との一方又は両方を使用して、1つ以上の性能パラメータを決定する。性能パラメータの例としては、トランジスタスイッチング速度、回路のタイミング、PSTS内のトランジスタとスイッチのスルーレートが挙げられる。PSTS410構造体により、出力422とノード間信号424から判断される性能パラメータ値は、特定の製造関係属性に直接依存する。例えば、回路素子は、例えば、金属成膜の汚染により二次抵抗が高密度領域内のウエハ上に形成されている度合いを決定するために使用することができる。したがって、回路素子の出力は、少量の望ましくない抵抗から悪影響を受ける。PSTS410の出力422と二次信号424は、ダイ又はウエハの製造を評価するための評価情報432を得る又は形成するために使用される。例えば、出力422が特定の製造工程の結果である物理的特性に依存する場合、チップ内の出力の様々な値と特定のプロセス工程との間に相関関係が得られる。この相関関係を得るには、出力の変動の決定、又は出力の計数値と所望の又は既知の値との比較が必要な場合がある。出力の変動は、プロセスの変動及び逸脱を決定するために使用することができる。以下で詳述するとおり、PSTS410のために様々な回路と構造体を使用することができる。特定のPSTS構造体の種類は、共通設計を有するPSTS構造体に対応することができる。PSTS構造体の種類を指定するために、他の変数を使用することができる。例えば、PSTS構造体の種類は、関係する、又は特定の製造工程、製造プロセス又は製造結果を示すすべての構造体に対応することができる。多数の種類のPSTS構造体を、ウエハ上、ウエハのダイ内、特にダイの能動領域に分布させることができる。特定の種類の複数のPSTS構造体を、ダイの能動領域内に設けることができる。図5は、チップ又はウエハの製造に関する情報を得るためにテスト構造体を使用する方法を示している。情報は、特定の製造工程又は製造手順が期待したとおり実施され期待したとおり結果をあげているかどうかを決定するために使用することができる。ステップ510において、テスト構造体の箇所が識別される。これらの箇所は、ウエハ、ダイ、及びダイの能動領域内の個々の箇所に対応可能であり、またスクライブ内に設けることも可能であり、この場合インライン電気接触テスト用に通常そこに設けられるe-テスト構造体との比較に使用される。テスト構造体やニーズによって、複数のテスト構造体を例えば単一のダイ上に分布することができる。ステップ520において、ウエハの製造が開始する。これには、リソグラフィーやエッチング等のプロセスの性能が含まれる。金属第1層金属1の成膜に続いて、電気伝導が確立され、テスト構造体に刺激が与えられテストが行われる。ステップ530において、選択されたテスト構造体を特定の製造において作動させることができる。したがって、様々な製造工程において選択的に作動するテスト構造体を配置することが可能である。このように、テスト構造体は、製造完了前に、及び特定の工程、手順、又はプロセスを繰り返す前に、特定のプロセスを分析するために使用することができる。したがって、例えば、第1金属の成膜によってウエハ上のダイに影響を及ぼす欠陥が生じた場合、いくつかのテスト構造体を作動させて、問題が第2金属層ではなく第1金属層に存在することを決定することができる。ステップ540において、作動テスト構造体の電気活動が検出され判断される。一実施形態において、電気活動は、個々のゲート又は構造体全体のスイッチング特性等の性能パラメータに対応する例えばタイミング遅延、スルーレート、又は回路のタイミング。特定のトランジスタ及びゲートを観察することも、或いは構造体全体の出力を検出し測定することも可能である。ステップ550において、ウエハの製造における1つ以上の工程又はプロセスを評価するための情報が、テスト構造体の電気活動から得られる。評価情報は、様々な形態をとり得る。例えば情報は、統計的にかつ複数のウエハの製造を含む期間に渡って形成することができる。この他、情報は直接使用することもできる。例えば、特定のテスト構造体からの出力が許容可能範囲外である場合、製造を停止したり、後続のウエハについて製造を調整することができる。いずれの場合も評価情報は、特定の製造プロセス、製造工程、又は製造手順に対して調整や修正を行うために任意の時点で使用することができる。本明細書に記載の実施形態によれば、テスト構造体は電気作動スイッチング構造体とその他のデバイスから形成される。テスト構造体は、特定の条件下で電気活動を示すことが可能で、電気活動の測定は、チップ、ダイ、又はウエハに関する情報と相関関係を有し得る。特に、電気活動は、上記電気的活動スイッチング構造体の測定の変動が、スイッチング素子の設計による個々のプロセスコンポーネントの差異に関係するという原則に基づいて測定され、使用されることが可能である。電気活動は、集合PSTSの出力422として測定することもできるし、PSTSの各素子のノード間で測定することもできる。一例において、テスト構造体は、ゲート長の効果を強調し、他の製造工程の効果を最小化するために使用することができる。このゲート長の変動の例において、ゲート長の増大に応じて遅延が増大するとき、数式2は以下の式3のように簡略化される。3ΔP≒δF/δLΔLまた、このスイッチング回路ΔPに基づき測定される変動は、ゲート長ΔLに関係するプロセスの変動に比例する。図6は、本発明の一実施形態においてPSTSがどのように形成され使用されることができるかに関するより詳細な方法を示している。任意の種類の製造例えばMOS、CMOS、バイポーラ、BiCMOS等について、ステップ610において単純な基礎単位回路要素が選択および/または設計される。図7Aはチャネルの幅Wと長さLを示すCMOS技術の適切な基礎単位回路要素の特徴を示す図である。他の製造プロセスのために単純な要素を決定することも可能であると、当業者には理解されるであろう。同図には、i1つ以上のゲート702寸法例えば幅又は長さを変更可能なCMOSのn型及びp型のトランジスタから構成される、ii付属の直列抵抗R706とキャパシタンスC708、iii測定鎖内の次の素子から又は次の素子への入力として解釈される基礎単位709の調整可能な負荷又はファンアウトが含まれる。基礎単位回路の1つの適切な種類は、基本的な基礎単位回路内のCMOSインバータの使用を表した図7Bに示したような、CMOSインバータ鎖である。図7Bは、関係するパワー/刺激と出力パッドとを有するダイの能動部に形成可能な同一の基礎単位から構成され、かつ製造工程の属性と結果に感応性を有する時間遅延測定を行うために構成されたPSTSを示す。PSTSには、図7Bに示した実装においてはCMOSスイッチング素子である2つ以上の直列接続インバータ712を有する回路素子710が含まれ得る。一実施形態において、インバータ712はそれぞれ一対の相補型CMOSトランジスタを含む。特に、各インバータ712は、pチャネル型トランジスタPMOS722とnチャネル型トランジスタNMOS724を含む。各インバータ712において、NMOSトランジスタ724とPMOSトランジスタ722は、入力として共に接続されるゲートと、出力として共に接続されるドレインとをそれぞれ有する。PMOSトランジスタ722のソースは正の供給電圧に接続し、NMOSトランジスタ724のソースは負の供給電圧に接続している。PMOSトランジスタ722の基板には、正のバイアスがかけられ通常正の供給電圧で、一方NMOSトランジスタ724の基板接続部には負のバイアスがかけられている通常負の供給電圧で。回路構成がより小さい供給電圧で動作可能な手法が有用である例えば、低供給電圧に関する順方向バイアスソース-タブ接合を論じている米国特許第5,936,477号明細書を参照。図7Bに示した回路素子は、回路素子が形成されたウエハの製造工程又は製造手順の属性に関係する電気活動を示すように操作可能な構造体の一例である。更に、直列インバータは、プロセス感応性構造体を形成するために、より大きな構造体内に構成される又は組み込まれることが可能である。かかる構造体においては、性能パラメータを示す出力が得られる。例示したような一実施形態において、性能パラメータは、構造体の入力と出力との間の時間遅延であってもよいし、この構造体内のトランジスタのスイッチング速度を示すその他の要素であってもよい。例えば、この構造体の一部のインバータ712のトランジスタ722、724は、製造工程又は製造手順から影響を及ぼされるスイッチング速度を有するよう物理的に変更される。このとき構造体は、異なる箇所および/または異なるスイッチング環境に設けることができるので、2つのかかる構造体の時間遅延における差異は、ウエハの製造におけるプロセスの差異を示す。一実施形態において、PSTSは、3つの基本的な段階を含む。1つは入力バッファ711であり、1つはテスト段階713であり、1つは出力バッファ715である。テスト段階713には、操作可能な回路要素が含まれている。入力バッファ711と出力バッファ715はパワー入力を制御して、テスト段階713のトランジスタがオンであるときのレートを制御する。いったんパワーがテスト構造体に送られると、テスト段階713のトランジスタは、設計ベースラインに基づき、測定している製造工程又は製造手順の結果に関係する強調特性を示す。一実施形態において、入力バッファ711と出力バッファ715の両方は、以下に説明するすべてのテスト構造体に共通である。ステップ615において、製造工程又は製造手順の属性が選択される。性能パラメータがテスト構造体の電気活動に基づき測定可能な場合、この属性は、特定の性能パラメータと相関関係を有し得る。ステップ620において、1つ以上のテスト回路基礎単位の種類が形成される。ここで、少なくとも一部の種類におけるテスト回路基礎単位が設計されて、選択された製造工程又は製造手順の存在にどのように関係するかについて強調された性能パラメータ値が得られる。特に、特定の種類における各テスト回路基礎単位の性能パラメータの測定における変動は、対応する製造関係属性における差異を示す。一実施形態において、特定の種類における各テスト回路基礎単位の性能パラメータの測定における変動は、ベースライン構造体の種類に基づく同じ測定における同様の変動と比較されるステップ635を参照。このステップでは、スイッチング回路の最大感応性が特定のプロセスパラメータに対応するよう、個々の基礎単位の物理的設計を選択することができる。これはスパイス、スペクター、又は数値シミュレーション法の様々なバージョンのようなデバイス-回路分析プログラムを使用して実施することができる。ステップ625において、テスト基礎単位の様々な種類におけるスイッチング素子が測定構造内に設置され、スイッチング素子はウエハプロセス中にテストを受けることが可能になる。測定構造をどのように使用できるかに関する例には、周波数と位相シフトとの両方に関する遅延に基づく測定が挙げられる。図7Cにおいて、1つ以上の遅延感応性素子731は、一連のインバータ734の間に設けられるか又は一連のインバータ734内に埋め込まれ、制御装置730又はトリガ装置の制御を受け、フィードバック740を介してそれ自体に回帰するよう相互接続されることにより、リング発振器ROが形成される。図7Dにおいては、位相シフトを示す基準出力750を追加したことにより、位相に基づくインバータ回路が形成されている。遅延感応性素子731は、図7Aで説明したように操作可能な構造体に対応することができる。完成テスト構造体は、測定構造内に設けられたテスト基礎単位を備えることができる。各性能パラメータの測定例えば遅延に基づく測定によって評価され得る製造関係属性の種類には、Leff、相互接続抵抗とキャパシタンス、ゲートのキャパシタンス、漏電、その他の性能パラメータが含まれる。一実施形態において、同じ箇所における様々な強調された感応性のために設計された別個のPSTS、又は1つの特定の感応性を有する同じPSTS、又はこれら2つのタイプのPSTSの組合せは、ダイ又はウエハ全体に分散可能で、かつ箇所ごとに又は感応性の種類ごとに又は箇所と感応性の種類ごとに区別可能な出力徴候例えば周波数や位相シフトを考慮して設計可能であるので、同時であっても別個に検出される。本実施形態において、ウエハ上の所定の箇所に適合する検出装置や刺激装置を含むプローブカードを利用して、ウエハ上のダイを同時にプロービングして処理能力を増大させることができる。個々の製造属性とベースラインとの両方に関するテスト構造体の種類を構成することができる。各プロセス工程又は各工程ごとに1つのPSTS又はPSTS群を確立するプロセスは、すべての所望のプロセス工程が網羅されるまで繰り返される。ステップ635において、構造体のベースラインの種類が形成される。一実施形態において、ベースラインの種類は、テスト構造体の1つ以上の種類として同じ基礎単位から構成される。これらのベースライン構造体は、PSTSの強調されたプロセス工程感応性に対して感応性を有さないよう設計される場合もあるし、あるいは、強調された感応性を有するPSTSと共に配置されたときは2つの構造体の結果の差異がプロセス工程に対して強調感応性を有するように設計される場合もある。構造体のベースラインの種類は不可欠ではないが、かかるテスト構造体の使用は有益である。ステップ640において、ベースラインPSTSを含むPSTSの各種類はダイ内に配置される。ステップ645において、各テスト構造体に基づき電気活動の測定を行う。図7C、7Dに示したように、電気活動の例としては、プロセス感応性構造体の反応を示すデバイス性能測定例えば周波数と位相遅延が挙げられる。電気活動には、各PSTSがテスト信号を処理し出力する方法と、PSTSの個々の素子が働く方法例えば個々のゲートスイッチのタイミング、スルーレート、形状等が含まれ得る。本明細書で他の部分に記載したとおり、電気活動の種類には電気活動出力信号と光信号が含まれる。光電子信号は、テスト構造体が生成した光信号に基づき検出、分解され得る。加えて、構造体は、電気活動が検出パッドに対して電磁信号および/または光電子信号を生成するよう設計することができる例えば図11に示した素子1130。加えて、構造体は検出パッドに存在する電気活動を検出するための電子ビーム手法及びイオンビーム手法を使用可能にするよう設計することができる。ステップ650において、ステップ645で行った測定の差異を分析する。分析は、特定の種類におけるPSTS間の分析、PSTSの複数の種類間個々又は一群としての分析、又は相互比較分析、非PSTSデバイスの単純な速度測定分析、又は非感応性構造体分析である。特に、PSTSの各種類は、その特定種類における差異であるか、あるいはベースライン差異測定に関する所定の差異を超えているかどうか決定するために、PSTSのベースライン種と比較することができる。図8は、図6で説明したような方法がどのように実施されるかに関する代表例である。図8は、チップ810の様々な箇所812に分布されたPSTSの集りを示している。これには、互いに物理的に共に配置され非常に近接しているベースラインPSTSこの出力は符号802で示す、パワー、信号、検出回路構造、パッドが含まれる。ベースラインPSTSは、PSTSの1つ以上の種類の設計基礎単位のスイッチング素子と同様のスイッチング素子を含むと考えられる。図8を参照すると、PSTSの集まりには様々な種類のPSTSが含まれ得る。ここで各PSTSの種類は1つ又は一群のプロセスパラメータに対して感応性がある。複数の構造体全体は、各設置箇所が近接しているので同一のプロセス差異を有することになる。各箇所は、局所パターン密度の差異および/または他の局所処理状況の特徴を有する。処理中、制御構造体の測定は、かかる構造体に対する局所プロセスの差異の影響を確立するとともに、正規化され校正されたデータポイントとして使用することができる。かかるデータポイントに対して、他のプロセスおよび/または箇所の感応性測定とその各測定変動とが比較され、指標として計算される。また、差異は制御構造体に隣接する対応するPSTSにおいて明らかになる。局所プロセスの差異は、スイッチング回路デバイスの物理的寸法に関する変化、又はデバイスのドーピングに関する変化、又はそれらの両方に関する変化につながる。また、これらの差異はPSTSの測定性能関係パラメータ例えば周波数又は位相反応に影響を及ぼす。一実施形態において、ベースライン構造体の電気測定を他の構造体と比較することにより、プロセスの差異に最も関係する1つの製造特性が特定され得る。これは、プロセス差異に感応性があるスイッチング回路のみが性能パラメータにおいて著しい差異を示すからである。これによって、測定一式が、ゲート-モジュール問題Leffと、相互接続抵抗におけるベースラインノームとの差異にいたる相互接続ディッシングとの間を区別することが可能になる。従来の手法は、局所プロセスローディングに刺激を与えるため、チップ設計の一部に物理的に近接する異なるテスト構造体を設置することを目指していた。これとは対照的に、ここでは、テスト構造体、発電と調整のための隣接構造体、及び信号検出装置が、互いに隣接して設置され、チップ能動領域内とパターン密度変動領域に近接して共に配置されている。図9Aは、テスト段階回路素子920を示している。このテスト段階回路素子920は、付属のバッファ、パワー/刺激装置、出力パッド、回路構成と共にダイの能動部に形成することができる。また、回路920の反応全体に対するpドープゲート長又はnドープゲート長それぞれLp、Ln910、912の影響を強調するため、ベースライン回路に関して又は互いに関して、時間遅延又は位相シフトの測定を行うよう構成することができる。これは、図7Aに示した原理に従って、スイッチング素子、直列抵抗R、及び直列キャパシタンスCを変更することによって、更には、pドープゲート幅又はnドープゲート幅それぞれWp、Wnを大きい値に維持しながら、LpとLnを最小許容可能値又は最小に近い値又は準最小値のゲート長さであるように意図的に設計することによって実施することができる。差異から誘導される局所パターン密度から生じる寸法変動量は同じであるのでΔL=ΔW、ゲート長全体に対するゲート長変動分は、ゲート幅全体に対するゲート幅変動分よりも大きくなるΔL/L>ΔW/W。また、これらのデバイスの周波数又は位相の測定変動は、ゲート長さに対して大きな感応性を有する。同一の相互接続素子920は、局所回路設計パターン密度を複製模造するために、電気的能動素子924又は電気的受動素子924のいずれかに設けられる。当業者は、チャネル長に対する個々のnデバイスとpデバイスの感応性は、個々の回路速度性能に及ぼすLeffの影響を強調するために設計されるLp又はLnのいずれかによって達成され得ることが分るであろう。図9Bは、付属のバッファ、パワー/刺激装置、出力パッド、回路構成と共にダイの能動部に形成可能であり、かつ回路の反応全体に及ぼす相互接続抵抗の影響を強調するために時間遅延測定又は位相シフト測定を行うよう構成可能なテスト段階回路素子930を示している。これは、局所パターン密度に誘導される差異又は厚さの差異から生じる寸法の差異がこれらのデバイスの周波数又は位相の測定変動に影響を及ぼすように、相互接続部934の長さを意図的に変更することによって実施可能である。相互接続部は、その幅が最小寸法に維持されるように、またその長さが集合構造体930の時間遅延が図9Bの隣接インバータの時間遅延から十分区別されるくらい大きな直列抵抗を形成するよう選択されるように変更される。また、相互接続部は、厚さと幅の局所差異が図9Bの隣接する素子よりも素子930の遅延に及ぼす影響が大きくなるように変更される。相互接続部934に隣接するが電気的には接続していないコム歯状フィーチャ936は、PSTSがその周辺のパターン密度に変更や影響を与えないことを確実にする。上記のデバイスは、1つ以上の相互接続レベルに設けられ、相互接続抵抗に及ぼす影響を異なる相互接続レベルから特定することができる。図9Cは、付属のバッファ、パワー、検出素子、及び回路構成と共にダイの能動部に形成可能で、かつ相互接続キャパシタンスが回路性能の反応全体に及ぼす影響を強調するために時間遅延又は位相シフトが行われるよう構成され得る回路素子940を示している。これは、集合回路素子940の遅延へのRCの寄与が図9Cの隣接素子から区別可能なように、かつ局所パターン密度に誘導される差異又はフィルム厚さの差異から生じるライン間の寸法の変動が、図9Cの他の素子よりも素子940の周波数又は位相出力の測定変動に大きな影響を及ぼすように、相互接続部944の長さを意図的に変更することによって達成することができる。相互接続部944に隣接するものの電気的に接続しない追加フィーチャ946は、PSTSがその周辺のパターン密度を変えないことを確実にする。上記のデバイスは、1つ以上の相互接続レベルに設けて、相互接続キャパシタンスの個々のレベルの影響を異なる相互接続レベルから特定することができる。図9A、9B,9Cに示したデバイスに基づく測定の補足として、チップ内のタイミング分布にとって重大な隣接するデバイスの相互接続処理の制御、クロックスキュー、及び相互接続構造体の追加的性能効果に関する不可欠情報を表す全体的かつ個々の物理変動の徴候について説明する。図9Dは、回路素子950、960、970を示している。これらの回路素子は、付属のバッファ、パワー/刺激装置、出力パッド、回路構成と共にダイの能動部に形成することができる。また、ゲートキャパシタンスが回路のタイミング反応全体に及ぼす影響を強調するため、時間遅延又は位相シフトの測定を誘導するよう構成することができる。これは、複数群のデバイスのゲートの領域LxW952、954、956を既知の領域単位インクリメントにより意図的に変更することによって達成可能である。各インクリメントは、様々な領域を有するこれらのデバイスの周波数又は位相の測定変動の影響を、ゲートの積層膜の変動領域とゲートの周辺領域ソース-ドレインインプラント及びフォト/エッチとのいずれかによる周辺値に及ぼす。図9A、9B、9Cで説明したように、図9Dのデバイスに隣接するが電気的には接続していない回路素子920と同様の追加デバイスは、PSTSパターン密度が周辺の能動デバイスのデバイス密度と同様であることを確実にする。図9Eは、付属のバッファ、パワー/刺激装置、出力パッド、及び回路構成と共にダイの能動部に形成可能で、かつ時間遅延測定又は位相シフトの測定が、ゲートキャパシタンスの回路反応全体に及ぼす影響を強調するよう構成され得る回路素子980、990を示している。デバイス982、984の数は、デバイスが回路素子960と970に対してそれぞれ同等な性能を有するように選択される。図9Dと図9Eにおけるデバイスの間で周波数又は位相遅延の結果を比較することによって、エッチ図9Eの周辺効果とソース-ドレイン拡張図9Dキャパシタンスとが区別される。図9A、9B、9Cで説明したように、図9Bのデバイスに隣接するものの電気的に接続しない回路素子920と同様の追加デバイスは、PSTSパターン密度がその周辺の能動デバイスのデバイス密度と同様であることを確実にする。これらのデバイスの変動の源には、ゲートの誘電材料における不純物の存在、ゲート電極ドーピングセグレゲーション等も含まれる。図10は、付属のバッファ、パワー/刺激装置、出力パッド、及び回路構成と共にダイの能動部に形成可能で、かつ時間遅延測定又は位相シフトの測定が臨界寸法走査型電子顕微鏡CD-SEM測定と電気臨界寸法CD測定との間のオフセットを強調し相互関係を示すことができるように構成され得るPSTSを示している。CD-SEM測定は通常、CDの良好なプロセスウインドウ、すなわちCDが電気プロセス仕様を満たすことがプロセス進行中に決定されることを確実にするために、スクライブライン内の電気的能動デバイスと相関関係を有する。CD-SEMはソースドレイン拡張インプラントの電気効果に対して、又はチャネルのドーピング特質に対して感応性がないので、かかる相関関係は測定物理的CDの電気CD当量が仕様内にあることを確実にするために定期的に示される。例示したような構造体は、スイッチング回路要素間の信号遅延を測定することができる。またCDSEMは、タイミング構造体の周辺にある特定の高密度構造体のCD差異を測定することができる。両測定に基づくデータを使用して、リソグラフィーとエッチプロセスとのウインドウを決定する。図10においては、デバイスの特定領域1010と高密度領域1050が形成されている。繰返し回路素子1030は、素子1040のゲート長1042が特定ライン1020の形状と同一であるように設計される。同様に、高密度領域における高密度ライン1060とデバイス1080のゲート長1082は、同一に設計されている。特定領域1010、高密度領域1050の電気測定と、特定ライン1020、ゲート長1042、高密度ライン1060、ゲート長1082のCD-SEM測定は、物理的ゲート長Lと電気的ゲート長Leffとの相関関係を確立するよう働く。測定周波数の差異又は位相の差異をCDSEMの結果と比較すると、オフセットを直接確立することができる。他の実施形態によれば、インバータ連鎖例えば図7Bを参照がテスト構造体の一部として設けられることによって、nチャネル及びpチャネルのデバイスのスイッチング速度と、製造プロセスの元々の設計のクロック速度で連鎖にパワーと刺激が付与される場合における連鎖全体の関係する遅延合計とを測定することができる。チップ領域の能動領域図8を参照内にこれらの構造体、付属のパワー/刺激装置、データ収集回路、パッドを設けて測定することによって、これらの構造体に基づきチップ内変動を評価することが可能になる。チップの能動領域内にこれらの構造体を設けることによって、金属化の第1レベルにおける簡単なイールドスクリーニングも可能なので、望ましいウエハと比べて望ましい性能仕様外にある例えば低速ウエハを、連続製造プロセスから隔離することができる。他の実施形態において、インバータ連鎖内の複数の素子がプロセスのばらつきに感応性を有する設計欠陥を有するように、テスト構造体の単純なインバータ連鎖図7Bと同様を設計することができる。例えば、追加のセリフをゲートストラップ領域に追加することができる。これは、フィーチャの適切なエッチングを損ない、ゲートストラップと隣接する金属ストラップとの間が細線状ショートになるスカムとなる可能性が高い。これらの構造体をダイチップの能動領域内に設けて測定し、既知の最適フォーカスに抗して一定のリソグラフィックデフォーカス工程を実施することによって、ショートになりやすいチップ内の差異の評価ができるようになるとともに、局所パターンの差異によるスカムに対する感応性に比例する、リソグラフィーの最適フォーカス設定とオフセットプロセスエッチングの変数を再調整し調整することができる。更に、他の実施形態によれば、テスト構造体の単純なインバータ連鎖は、回路速度がデバイスのプロセス過失と相互接続処理との間で区別できるように構成される。これらの回路は、通常使用される長さを表す相互接続キャパシタンスの固定量を追加するよう設計される。第1金属層の成膜における測定によって、回路速度のチップ内の差異の測定ができる。本明細書に開示の新規性手法は、ノンコンタクトで非侵入的であり、測定実現には照準線のみを必要とするので、第2金属層又は第3金属層の成膜における又は最終金属層を含むそれ以降のいずれかの金属層における同じ構造体の後続の測定によって、第1金属層から生じる相互接続RC遅延によって引き起こされたチップ内差異を、第2金属層などにおける複数のプロセスおよび/または設計問題から隔離することができる。他の利点としては、かかる設計においては、歩留まり改良手段を、期待測定許容範囲から外れた金属相互接続手順に集中させていることが挙げられる。金属相互接続プロセスをいったん調整すると、同様の測定によって、修正プロセスの有効性の妥当性確認がなされ得る。他の例において、改良特別設計に基づく回路部分集合を既存の完成チップに追加することができる。これらの構造体をチップ領域の能動領域内に設け測定することによって、局所パターンの差異がある場合にこれらの新しい回路のチップ内差異を評価することができる。かかる構造体を設けることによって、望ましい回路より低速な又は高速な回路を特定するために金属化の第1層において迅速にイールドスクリーニングを行うことができ、この結果として、設計者は素早くフィードバックを得るので、設計が大きな製造量に適用される前にこれらの回路を更に最適化することができる。本発明の実施形態においては、テスト構造体として使用するために様々な他の設計が考案されている。他の利点としては、本明細書に記載の実施形態は、今日製造されている既知のnチャネルデバイスとpチャネルデバイスだけでなく、今後の製造プロセスで検討されているより複雑なデバイスにも容易に適応可能である。上記の特化されたテスト構造体は、当業者には周知の様々なコンピュータに基づく回路、物理的設計、及び分析ツールを使用して設計することができる。かかる設計ツールの一例は、カリフォルニア州スタンフォード大学統合システム研究センターが開発したPROPHETである。PROPHETや同様の設計ツールは、プロセスパラメータの様々な値の回路特性を予測することができるので、構造体の設計は最適化されて、選択されたプロセスパラメータ以外には感応性を示さないようにすることが可能である。図8に係るウエハ又はチップ上にテスト構造体と付属するパワー/刺激装置、検出回路構成、パッドを設置することは、設計の1つの選択肢である。一実施形態によれば、かかる構造体は、製品チップ内において基本的に対角線上に設けられる。この他、構造体は、チップの左上、右上、中央、左下、右下の各領域を含むドミノ型に沿って設けることができる。この他、例えばマイクロプロセッサMPU、中央処理装置CPU、ASICデバイスにおいて、構造体はコアロジック、SRAMブロック等の周辺や内部に近接して設けることができる。チップ上のテスト構造体の正確な位置は本発明にとって不可欠ではないことに留意されたい。ウエハの未使用部分、専用テストチップ、スクライブ、及びテストウエハを含めた他の適切な位置を選択することも可能である。テスト構造体のためのチップ内におけるパワー及び信号の生成製造を評価するためにテスト構造体を使用するには多くの方法がある。製造完了前にテスト構造体を使用するためには、特定の問題を克服することが有利である。これらの問題の一例として、テスト構造体は、チップの残余上に集積回路が完全に形成される前に作動する必要がある。更に、できるかぎり多くのウエハ上のチップを、これらのチップを破壊したり損傷したりすることなくテストすることが望ましい。本明細書に記載の実施形態は、ウエハ内にテスト構造体を設ける。ウエハの製造を評価するために、テスト構造体には、ダイ能動領域内又はスクライブ内に共に配置された構造体に基づくパワーとテスト信号が設けられている。本発明の目的の1つは、テスト構造体への信号のダイ内刺激、必要なパワー及びテスト/トリガ信号が、非破壊的でノンコンタクトで非侵入的にチップに供給されることである。更に、テスト構造体はウエハ上の導電材料の成膜後のいずれかの時点に作動させることができる例えば局所相互接続や第1金属層成膜の後。したがって、一実施形態においては、テスト構造体がスクライブやウエハ又はテストチップの未使用領域を含むウエハ上にある多数の一部でも可チップに分散され、テスト構造体が製造の様々な段階でインライントリガされ、刺激を付与され、あるいは作動されることが可能である。各テスト構造体は、チップの後続の有用性に影響を及ぼさず、製造のプロセスフローを妨げず、繰り返し使用することができる。製造をどのように制御および/または改良することができるかに関する重要な情報は、この方法で、特にチップ/ダイの能動領域においてテスト構造体を使用しテストすることにより決定することができる。この情報は、ウエハ上例えばウエハのコーナ部の固有領域において、又はダイやチップの固有領域において、又はウエハレベルにおいて得られる。このとき、情報は同じウエハ内に形成される複数のチップに適用することもできるし、更にはウエハ間、ロット間で比較することもできる。更に、他の実施形態で前述したように、テスト構造体はプロセス差異および/またはウエハの1つ以上の製造工程について情報を提供するよう特化することもできる。図11は、テスト構造体を有するダイ内領域を含む部分的に製造されたウエハのダイの領域の構成例を示すブロック図を表している。ここでテスト構造体は、製造のプロセス工程又はプロセス工程手順に相関関係を有する性能パラメータを測定するために、あるいはダイ又はウエハ内の同じ領域の性能に関する例えば速度監視を行うために使用することができる。テスト構造体は、ウエハの製造を評価するため1つ以上の製造工程内で使用することができる。図11に示したような一実施形態において、テスト構造体11120、パワーレシーバ1112、テスト/トリガレシーバ1110、及び検出パッド1130は、チップ1102内に共に配置することができ、繰り返し非破壊的にテストを行うことができる。更に、チップ1102は、完全に製造された状態でも部分的に製造された状態でもテストすることができる。例えば、図11に示したような一実施形態によれば、テスト構造体は、1つ以上の最初の製造プロセスを評価するためにウエハの製造において早期に作動、テストを行ってから、後続の製造プロセスを評価するために製造後期に作動することができる。またテスト構造体は、いったん製造が完了してからチップの製造全体及び/または性能を評価するために刺激を付与するか又は作動させてテストを行うことができる。一実施形態によれば、チップ1102には、テスト/トリガレシーバ1110、パワーレシーバ1112、1つ以上のテスト構造体1120異なる種類又は設計でも可、及び対応する検出パッド1130が設けられている。これらのコンポーネントはすべて、ダイ内を測定するために複数の箇所においてダイの能動領域に形成することができる。パワーレシーバ1112は、テスト構造体1120のためにパワー信号を生成するために刺激又はエネルギーを付与される。一実施形態において、パワーレシーバは、1つ以上の光ダイオードから構成することができる。パワー信号とテスト/トリガ信号の組合せによって、個々のテスト構造体を作動させることができる。テスト/トリガレシーバ1110は、テスト構造体1120のためのトリガ信号を生成するために刺激又はエネルギーを付与される。一実施形態において、テスト/トリガレシーバは、迅速な過渡応答を行う1つ以上の光ダイオードから構成することができる。テスト/トリガレシーバ1110とパワーレシーバ1112との両方は、外部エネルギー源によって刺激やエネルギーを付与されてもよい。特に、テスト/トリガ信号とパワー信号は、テスト構造体1120を作動させて、検出可能な電気活動を示すようにさせる。電気活動には、ホットエレクトロン誘導光子の放射これは能動接合部におけるスイッチング事象に時間的相関関係を有する時間分解光子放射について検出され得る、1つ以上の電気信号の出力、1つ以上の種類の電気光学特性における時間に相関関係を有する変化例えば電荷に誘導された整流作用および/またはエレクトロ吸収および/または相互接続の接合部における他の電気活動が含まれるが、これらの限りではない。機械的又は電気的にチップ1102の有用性に対して破壊、損傷、混乱、影響を及ぼすことのないようにするため、また製造プロセスフローにおける後続の工程を妨げたりしないようにするため、一実施形態においては、能動領域に共に配置されたテスト/トリガレシーバ1110とパワーレシーバ1112は、コンタクトレスで非侵入的なエネルギー媒体によってエネルギー供給される。他の実施形態によれば、ダイ内のテスト構造体はパワー信号のみによって作動される。他の場合においては、テスト構造体の作動は、テスト構造体と共に同じダイの同じ能動領域にチップ内エネルギー源パワー/テストを配置することによって行われる。図11に示した実施形態において、ウエハの外部から別個のエネルギー及びトリガ/テスト源例えばビームを使用して、テスト/トリガレシーバ1110とパワーレシーバ1112にエネルギーを付与することができる。一実施形態において、第1のエネルギー源1108は、結果として生じるテスト構造体1120のパワー信号が一定となるように、一定のエネルギービームをパワーレシーバ1112に送ることができる。第2のエネルギー源1106は、時間および/または振幅変調ビームをテスト/トリガレシーバ1110に送ることができる。変調ビームによって、変調テスト信号がテスト構造体1120用に入力される。テスト構造体1120のこの後続電気活動は、テスト/トリガ源1106からの変調入力に基づくことができる。テスト/トリガレシーバ1110は、パワーレシーバ1112と同時にエネルギー付与されることができる。一実施形態によれば、第1のエネルギー源1106はパワー用のエネルギーの一定の源を生成するレーザビームであり、一方第2のエネルギー源は、パルス送り例えばタイムゲート型変調ビームを生成するレーザである。この他、同じエネルギー源1108は、その一部がパワーレシーバ1112向けに、もう一方の部分がテストトリガレシーバ1110に変調送りされるよう分割使用することもできる。トリガされているテスト構造体1120から生じる電気活動は、スイッチング速度、位相、信号遅延、スルーレート等の性能パラメータとして測定することができる。一実施形態において、スイッチング速度は、個々のトランジスタのようにノード間個々のゲートレベルで測定することもできるし、テスト構造体1120の終端間で測定することもできる。テスト構造体1120は、性能パラメータが特定の製造工程や製造手順、より具体的にはチップ又はダイ、ウエハ、又はウエハ間のプロセスの差異に関する情報に相関関係を有することができるように特化することができる。評価情報には、最終製造品質を予測する上で有用なデバイス速度の直接的な性能測定、および/または特定のプロセスの結果に関する情報とこれらのプロセスの実施方法を含む特定の製造工程から生じたプロセスの差異を特定する情報が含まれる。一実施形態において、トリガされたテスト構造体1120の電気活動の一部は、光電子効果の形態をとるノード信号出力であってよい。例えば、デバイスのスイッチングに固有のホットエレクトロン放射は、良好に設計された光子検出装置1142を使用することによって実施可能なプローブレス測定手法である。他の例において、電荷誘導エレクトロ吸収やエレクトロ整流等の他の光電子効果は、プローブ/検出装置1142の使用を必要とする場合がある。他の例において、電子ビームプローブ/検出装置1142は、ノード間スイッチング事象を検出するよう構成することができる。テスト/トリガ信号は、ノード間情報を生成することができる時間に基づく測定のための反復性タイミングエッジを得るために使用することもできるし、ノードごとのテスト構造体の反応を測定するために使用可能なテストベクトルとして使用することもできる。各ノードにおける究極的には出力ノード/検出パッドにおける信号出力は、テスト構造体1120内のゲート、トランジスタ、又は他のノードがテスト信号にどのように影響を及ぼしたかについて確認するために分析することができる。ノード間出力信号は、個々のトランジスタがその状態を変更した際に得られる情報、ならびにテスト信号がノード間で時間と形状をどのように変更、展開するかに及ぼす能動回路の影響を反映し得る。したがって、トランジスタとテスト構造体の他のコンポーネントからのノード信号出力は、テスト信号が特定のトランジスタ、ゲート、又はテスト構造体の他のノードにおいてどのように処理されるかについて情報を提供する。個々のトランジスタに基づく電気活動が観察されるので、テスト信号がどのように処理されたかに関する情報はノード間であるといえる。本実施形態において、テスト信号は時間に基づく測定に要求されるタイミングエッジを供給するために使用することもできる。また、当業者は、製造プロセスにおけるウエハ又はダイに関する複雑な診断/設計と分析のためにテストベクトルを使用することができる。このタスクは、パッケージ化されたダイ保護膜が設けられて完全に加工されたダイにおいて通常実施される。電気活動のノード間検出の代替方法として、テスト構造体にテスト/トリガベクトルを使用する一実施形態によって、集合テスト構造体に基づく電気活動を検出することができる。これは、電気活動が、テスト構造体の個々のゲートやノードにおいてではなくテスト構造体の入力端と出力端との間にどのようにパワー又はテスト信号が生成されるかを反映することを意味する。この電気活動は、信号出力全体であってもよい。テスト構造体1120に基づく信号出力全体をノンコンタクトで非破壊的に検出するためには、検出パッド1130を使用することができる。検出パッド1130は、テスト構造体1120に基づく電気出力信号をコンタクトレスな手段媒体によって検出することができる他の電気活動に変換することができる。上記の通り、電気出力信号は、テスト信号がテスト構造体の入力段階と出力段階との間でどのように処理されたかを反映する。一実施形態において、テスト構造体/回路の総時間遅延は、周波数で明示され、検出パッド1130は、電磁的に例えば容量的に又は誘導的にテスト構造体1120の電気信号に基づく信号にカップリングする。レシーバ1140は検出パッド1130上に配置されて、パッドからの信号を検出し測定する。テスト構造体1120のノード間検出のために、適切なプローブ/検出装置1142の組合せを使用して、テスト構造体の個々のゲートに基づく信号をプロービング又は検出することができる。例えば、エレクトロ整流やエレクトロ吸収効果のためのレーザプローブや光検出装置、又は適切なタイムゲート型検出装置を有する電子ビームプローブ、又はホットエレクトロン誘導光子のプローブレス測定用の時間分解検出装置が挙げられる。出力信号に基づき識別可能な情報によって、性能パラメータ値の特定の種類および/または範囲が得られる。更に、テスト構造体1120は、時間に基づくノード間の形態であれ、総入力/出力遅延信号であれ、その活動がウエハの製造における特定の製造工程に感応性を有するように設計することができる。本明細書の他の箇所に記載したように、性能パラメータ値は、ウエハの製造を評価するために様々な方法で分析することができる。例えば、性能パラメータ値の差異は1つのダイの複数の箇所、又はウエハの多くのダイと他の箇所に配置された共通のテスト構造体を使用して決定することができる。性能パラメータ値はテスト構造体の設計に依存し得るので、一実施形態においては、性能パラメータ値によってプロセスの差異を含めた特定の製造工程又は製造手順に関する情報が識別される。図11に示したような一実施形態の場合、テストおよび/またはパワーの信号と刺激を発生するためにチップ1102のスクライブにトレース線やその他の機械的プローブデバイスを設ける必要がない。かかる機械的接触がなくなるので、製造完了時にウエハから形成される個々のチップを密封するという重要で必要な要件を満たすことができる。現行のチップ設計によれば、チップは湿気やその他の環境による汚染に侵されないようシーリングすることが必要であり、これはすべてでなはいがほとんどの半導体コンポーネントの要件である。したがって、図11に示したような例においては、チップ1102の有用性に影響を及ぼさずに、チップ1102又はそのウエハ上の多数の箇所において様々な種類の性能値を識別又は決定することができる。加えて、この例においては、テスト構造体1120が、製造プロセスの各選択工程において作動されトリガされることが可能である。複数の種類の多数のテスト構造体を使用することができる。したがって、テストは製造プロセスの様々な段階においてチップ1102上で繰り返し実施することができる。図12は、一実施形態に係るこのテスト構造体のパワー及びテスト/トリガ信号がダイ内で生成される場合のテスト構造体の使用法を示している。記載の方法を実施するために適切なコンポーネント又は状況を示すために、図11の要素を参照して用いる。ステップ1210において、製造中又は製造後にパワー信号がダイ能動領域内で誘導されて、テスト構造体1120、特に接合部に印加される。ステップ1220において、テスト/トリガ信号がチップ内能動領域内で生成されて、1つ以上のテスト構造体1120に印加される。テスト/トリガ信号は、チップ上の所定の領域にエネルギーを付与してその領域からテスト/トリガ信号又はそれと同等物を生成させる外部のノンコンタクトなエネルギー源例えば第1のエネルギー源1106によって生成することができる。一実施形態によれば、パワー及びテスト/トリガ信号を1つ以上のテスト構造体に印加することは、テスト構造体を作動させて電気活動を示すようにすることである。ステップ1210は、ステップ1210と同時に実施してもよい。特に、パワー及びテスト/トリガ信号の印加は同時に行ってよい。パワー信号は、外部のノンコンタクトなエネルギー源がチップ上の所定領域にエネルギーを付与するテスト/トリガ信号と同じ方法で発生させることができる。図11を参照すると、エネルギーを付与されるチップの所定領域は、パワーレシーバ1112に対応する。一実施形態において、チップ1102上の単一の領域を1つ以上のテスト段階中に1回以上使用して、パワーをチップ上の複数のテスト構造体に分布することができる。ステップ1230において、作動されている個々のテスト構造体1120から生じる電気活動が検出される。それ自体が製造工程に感応性を有し得るテスト構造体の電気活動は、ノード間の出力、信号全体、及びその組合せの形態をとり得る。いずれの種類の電気活動を検出する場合も、本明細書の他の箇所に記載したとおり、固有に設計されたプローブ必要な場合と付属の検出装置の使用が必要になり得る。一実施形態において、信号全体入力から出力については、検出パッド1130を追加して、1つ以上のテスト構造体の出力信号全体に対応する信号を送出するテスト構造体の個々のノードを含む。他の部分でも説明したように、出力信号全体には、信号全体に寄与するテスト構造体を識別するための徴候が付与される。ステップ1240において、検出された電気活動は、歩留まりに関わる品質測定基準に関する、又はプロセス工程又はプロセス手順における工程に関する性能パラメータの変動として判断される。性能パラメータの例は、以下のいずれかに対応することができる:i全体として又は個々のゲート内のテスト構造体のスイッチング速度、ii出力信号がテスト構造体1120への入力信号とどれくらい異なるかに関する周波数又は位相遅延、及びiii1つ以上のトランジスタのスルーレート及び形状適宜、又はテスト構造体全体に関する信号全体の測定。一実施形態によれば、ステップ1250において、性能パラメータの変動又はベースラインの変動は、ウエハの製造における1つ以上の特定の工程、工程の手順、又はプロセスと関係付けるために分析される。一実施形態において、性能パラメータ値の変動は、プロセスの差異を識別するために決定される。分析機能の他の例には、ダイの様々な箇所における又は様々な設計を有する個々のテスト構造体によって測定される性能パラメータ間の比較を実施することが挙げられる。分析には、性能パラメータ又はその変動の値をテスト構造体が作動される前に製造において実施される特定プロセスに関係する特定の製造特性に関係付けることも含まれる。上記のような方法は、チップに影響を及ぼしたり損傷を与えたりすることなく実施することができる。パワー及びテスト/トリガ信号を印加すること、ならびにテスト構造体に基づく信号を検出することは、ダイ/ウエハをシーリングする又は保護膜を施すニーズに影響を及ぼすことなく実施されるともに、ウエハの製造完了時にそのコンポーネントすべてを再使用することが可能になる。パワーの生成と一定化図11に示したようなテスト構造体は、入力信号の差異に対して感応性を有し得る。特に、テスト構造体に付与される入力パワーのばらつきは、プロセスの差異又は製造特性に起因する出力差異を目立たなくするよう、テスト構造体の出力を増幅する又は歪曲することができる。更に、テスト構造体と共に配置されるレシーバにおいてパワー信号を生成するために使用されるエネルギー源は外部にあってチップと接していないので、エネルギーをパワー信号に変換することにより固有の不安定性とばらつきが生まれる。この結果、外部パワー源から生成されたチップ内パワー信号は適切なバッファリング、一定化整流などおよび/または安定化を必要とし得る。図13Aは、パワーレシーバ、テスト/トリガレシーバ、テスト構造体、及び検出パッドと共にダイの能動領域に配置され得る外部パワー源によって生成される入力電圧を一定化するための回路を示している。回路1305には、光ダイオード1304、レギュレータ1310、基準電圧を示すチップ上基準電圧機構1316、PSTS1318例えば図4で示したものが含まれる。例示したような一実施形態においては、外部パワー源は、光ダイオード1304やバンドギャップ電圧基準などの基準電圧回路構成1316に光を送る持続波CWレーザ1302である。他の実施形態において、光ダイオード1304は、PSTS1318に印加される電圧を狭幅に一定化し固定するように作動する。光ダイオード1304は、レギュレータ1310によって一定化され安定化される電圧を生成する。外部パワー源がCWレーザ源1302である一実施形態において、レギュレータ1310はPSTS1318の電圧を低周波数帯又は狭幅内となるよう一定化する。外部パワー源が交流である場合パルス振幅、時間、ゲート変調等、レギュレータ1310は入力電圧の整流も行う。レギュレータ1310は、PSTS1318への入力の電圧レベルを、バンドギャップ電圧基準1316から得られる基準電圧と比較するコンパレータ1312を含む。コンパレータ1312の出力は、レギュレータ1310に送出されてPSTS1318への入力の電圧が調節される。一実施形態において、レギュレータ1310は、パワーレシーバが生成するよりも大きい電圧を必要とするテスト構造体のための電圧倍率器を含めた一定化用のスイッチキャパシタ倍電圧器等の電圧倍率器回路構成を含む。PSTS1318の感応性を得るためには、入力電圧が安定しているか又は差異が狭周波数帯であることが必要である。光ダイオード1304から得る電圧が帯域の上側レベルを超える場合、レギュレータ1310はPSTS1318への入力ライン上の電圧を減少させる。PSTSへの入力ライン上の電圧が帯域の下限値より低い場合、レギュレータ1310は、スイッチをオフにしてキャパシティを減少させて働く。PSTS1318への入力電圧を増大させることも可能である。この他、フィードバック機構がレーザ1302に信号を送って、光ダイオード1304に送る光量を増大させることもできる。回路1305を変更して完全なフィードバック過小なパワー供給を含むを可能にする方法例を以下に示す。図13Bは、パワーレシーバ、テスト/トリガレシーバ、テスト構造体、及び検出パッドと共にダイの能動領域内に配置可能な、レーザ源1302へのフィードバックを可能としながら外部パワー源により生成される入力電圧を一定化する回路1325を示している。回路1325は、光ダイオード1304、基準リング発振器1308、PSTS1318、及びフィードバック機構1326を含むことができる。一実施形態において、レーザ1302は光ダイオード1304に光を送る。実際は、複数の光ダイオードを使用してもよい。リング発振器1326によって、電圧と直接関係し変化する周波数が光ダイオード1304から出力される。特に、リング発振器1308は、電圧制御発振器VCOとして働き、その周波数はフィードバック機構1326が受け取る。単一又は一組の容量性パッド1328、1329が組み合わさって、発振電圧をフィードバック信号に変換してレーザ1302出力を変調する。レーザ1302により発生する電圧がPSTS上側帯域より高い場合、リング発振器の出力周波数は高く所望範囲外で、レーザ1302へのフィードバック信号によりレーザ出力は減少される。レーザ1302により発生する電圧がPSTS下側帯域より低い場合、リング発振器の出力周波数は低すぎるので、フィードバック信号によりレーザ1302はそのパワーを増大させる。このように、VCO1308とフィードバック機構1326との組合せを使用することにより、レーザ1302を監視、制御して、必要に応じてパワーを一定化したり増減したりすることができる。レーザ制御装置1332はレーザのタイミングとパワー出力とを監視し制御する。音響光学および/または電気光学モジュレータ等のモジュレータ1331を使用して、レーザのタイミングや増幅出力を変調したり、ノイズ抑制を行ったりすることができる。図13Cは、パワーレシーバ、テスト/トリガレシーバ、テスト構造体、及び検出パッドと共にダイの能動領域内に配置可能な、レーザ源1302へのフィードバックを可能としながら外部パワー源により生成される入力電圧を一定化する回路1345を示している。回路1345は、テスト構造体、出力バッファ回路構成、及びパッド用ドライブのためのパワー要件と比較するとかなり低いレベルのパワーを必要とする。回路1345は、光ダイオード1304、電圧倍率器1342、フィードバック機構1326、PSTS1318、及びレギュレータ1350を含む。一実施形態において、電圧倍率器はスイッチ型キャパシタ電荷ポンプを使用して構成される。レギュレータ1350は、バンドギャップ電圧基準1352、コンパレータ1354、パルス幅変調装置1356、及び電圧バック回路等の分路レギュレータ1358を含むことができる。一実施形態において、図13B、13Cにおけるレーザ1302の出力は、レーザパワーコントローラによって駆動されて、その増幅および/またはゲーティングパルスモード機能が変調される。レーザ1302から光を送ることによって、光ダイオード1304からかなり小さな電圧レベルが生成される。電圧倍率器1342は、入力電圧がPSTS1318が適正に働くための上限電圧値と下限電圧値の範囲内になるように、光ダイオード1304の電圧を増大させることができる。すなわち、その出力信号における差異はプロセスに固有の差異から発生するのであって、入力信号電圧の差異から誘導されるものではない。比較器1354は、ライン上の電圧をバンドギャップ電圧基準1352の基準電圧と比較することができる。基準電圧を超えると、電圧バック回路1358がトリガされて電流が流れる。これは、各回路のトランジスタの閾値が超えているので、各トランジスタが様々な許容不能なレベルと回数でスイッチングを行うことに相当する。各電圧バック回路1358は、ドレインされる電圧の合計のうちほんの一部をドレインし得る。電圧バック回路1358のスイッチが入ると、電圧がパルス幅変調装置1356に供給される。パルス幅変調装置1356は、過剰電圧を変調する。変調された過剰電圧は、フィードバック機構1326に送られる。図13Bで説明したように、この変調電圧信号は、レーザ1302の増減に使用される。レーザ1302により生成された電圧が大きすぎる場合、変調電圧によってレーザ1302はパワーを減少させる。一実施形態において、レーザ1302が十分なパワーを提供しない場合、パルス幅変調器1356は作動しない。このような非作動は、レーザ1302にパワーを増大させるよう入力することを意味する。レーザ1302が光ダイオード1304から提供される電圧を十分増大させると、パルス幅変調装置1356は再び始動する。レーザ制御装置1332はレーザのタイミングとパワー出力を監視し制御する。音響光学および/または電気光学変調装置等の変調装置1331を使用して、レーザのタイミングや増幅出力を変調したり、ノイズ抑制を行ったりすることができる。図13Cに示したような一実施形態は、いくつかの利点を有する。それらの利点の一例として、比較的低量のパワーを消費してPSTS1318の入力電圧のバッファリングを行う点が挙げられる。更に、レーザ1302へのフィードバックからの指示により、レーザは、1つ以上のダイ、スクライブ領域、又はウエハ上の他の箇所に分布された1つ以上のテスト構造体全体に及ぶ安定性と反復性に必要な度合いに応じて増減を行う。チップの有用性に悪影響を及ぼすことなくチップ上のテスト構造体を作動可能にするため、チップ内にパワーを生成して一定化すべく様々な手法を使用することができる。図13A、13B、13Cで示したような一実施形態によれば、チップ上におけるパワー生成は、エネルギー受取りパッド1304に刺激やエネルギーを付与するレーザ源を提供するレーザビームを使用することによって実施される。CWパワー信号が結果的に生じ得る。チップ上のテスト構造体の一部又はすべては、パワー信号を使用することができる。一実施形態において、パワー信号の印加は、テスト/トリガ信号用の他のエネルギービームの印加と同時に行われる。チップ上のテスト構造体の一部又はすべてのためのパワー信号は、エネルギーを付与されたパワーパッドを通して生成され得る。代替のパワー生成図13A~13Cの実施形態、及び本明細書の他の箇所で記載の実施形態で説明したように、パワー信号テスト信号の場合もあり得るのチップ内生成を引き起こすチップ外パワーの1つの源はレーザで、このレーザによってエネルギービームは光ダイオードやその他の受取り素子に送られる。ただし、代替のパワー生成機構を使用することもできる。図14A、14Bは一実施形態を示す。この一実施形態においては、熱電又はゼーべック効果ともいわれる逆熱電機構をレーザ又はその他のエネルギー源に連結して、テスト/トリガレシーバ、テスト構造体、及び検出パッドと共にダイの能動領域内に位置する、パワー又はテスト信号をチップ内に発生することができる。図14Aは、p領域1402をn領域1410から分離するよう変更されているp-nドープ構造の平面図である。図14Bは、A-A線に沿った対応する断面図である。CMOSの場合、コンタクトパッド1430を介して電気的にアドレス可能なn-井戸1404が追加されて、p-井戸1402が基板1406から隔離されている。結果としてギャップ1414図14Bが生じる。金属等で形成することができる導電プレート1450はp領域1402をn領域1410と相互接続させ、p領域1402、n領域1410、及びギャップ1405上に設けられてスペースを節約している。レーザ又はその他のエネルギー付与源を使用して、パッド1450を加熱することができる。その熱は、pn領域1402、1410にそれぞれ伝わる。この結果、熱はpn領域1402、1410それぞれの間を移動し、接点1440、1442それぞれに対して反対方向の電荷移動が起きる。大部分のキャリヤはp領域とn領域について反対方向の徴候を示すので、電荷によってパッド1440、1442にかかる電圧全体の形成が促進される。フィードバック又は回路変調を使用して、パワーを一定化して安定性や反復性を得ることができる。他のパワー生成機構を使用することもできる。例えば、誘導パワー生成機構をダイの誘導素子内に設置する。別の誘導コンポーネントを誘導素子上で移動させて、誘導素子からダイ内に電流を発生させる。フィードバック又は回路変調を使用して、パワーを一定化して安定性や反復性を得ることができる。他のパワー生成機構を使用することもできる。かかる機構の例としては、電流又は電圧を生成するためのRF信号の使用が挙げられる。例えば、RF信号を抵抗素子に送って電圧差異を発生することができる。この他、静電結合を使用してパワー及びテスト信号の両方を生成するために十分なエネルギーを生成することができる。フィードバック又は回路変調を使用して、パワーを一定化して安定性や反復性を得ることができる。他の実施形態において、第1のエネルギー源1108は変調エネルギービームをパワーレシーバと変調装置1112に送ることによって、結果として生じるテスト構造体1120のパワー信号が、テスト構造体の速度と比較すれば非常に低速周期であるが変調され、適切に設計されたレシーバ1112とエネルギー源のフィードバック変調用の付属回路構成とを使用して送出され受け取られるパワーの積極的に制御された安定性と普遍性を有することが可能になる。半導体デバイスと回路における電気活動のノンコンタクトな検出と測定のための装置図15は、ウエハの所定箇所に基づく電気活動を刺激し、検出し、測定する電気機械的でノンコンタクトで非侵入的なシステム1500を示している。所定箇所は、チップの製造品質や歩留まりを予測することができるおよび/または製造工程、製造手順、又は製造プロセスの実施方法に相関関係を有する電気活動を示し得るテスト構造体又はその他の素子の箇所に対応し得る。特に、システム1500は、パワーや検出回路と共に配置されたウエハダイ内部を含む全体に設けられた特化されたテスト構造体から検出された電気活動、すなわち回路性能に直接関係し影響を及ぼすパラメータ及びその差異を判断し、これにより、最終性能歩留まりを予測したりウエハ上のデバイス、集積回路、素子の製造中における製造工程や製造手順の影響に相関関係を得るために使用することができる。一実施形態においては、このシステム1500は、ダイの能動領域内及びスクライブ領域内を含む図1Bに図示ウエハ全体に分布された、パワーや検出回路と共に配置された特化されたテスト構造体の電気活動を検出し測定する。テスト構造体は、製造工程や製造手順の属性や結果の存在又は不在を強調する電気活動を示すことができる。かかるテスト構造体の実施方法の例は、図4~10に示した。図15に示した一実施形態は、iテスト構造体を作動させ、ii作動テスト構造体に基づく電気活動を検出するよう構成することができる。このとき、すべての素子がダイの能動領域内に共に配置され、能動領域からダイの非能動領域まで又はスクライブまでまたはダイやその能動領域の外側のウエハの他の部分まで物理的配線や関係する接点を必要としないように、図11、12の実施形態と矛盾しない方法で実施される。一実施形態によれば、第1のエネルギー源1510はレシーバ1512に対するエネルギービーム1516を生成する。第1のエネルギービーム1516は、波長λ1を有する光学的放射を備え得る。第1のレシーバ1512は、ダイ1550の表面に配置された光レシーバ例えば光ダイオードに対応し得る。一実施形態において、第1のレシーバ1512は、光ダイオード又は同様のデバイスである。第1のエネルギー源1510は、高効率カップリング、吸収、光ダイオード構造体内閉込めを確実にする、持続波CWパワーレーザ例えばレーザダイオード又はガス/固体レーザ等のデバイス、又は適切な波長を有する他の同様のデバイスであってよい。実施の際には、第1のエネルギー源1510から放射される電磁放射の波長スペクトラムは第1のレシーバ1512の感応性領域内に重なる。これにより、第1のレシーバ1512にエネルギーが付与されて、電磁エネルギーが生成され電力1518へと変換される。一実施形態において、第1のエネルギービーム1516が電磁波である場合、レシーバ1512は変圧器の構造体と同様の電磁パワーレシーバに対応し得る。一実施形態によれば第2のレシーバ1522すなわちテスト/トリガ信号は第2のエネルギー源1520に適切に連結するよう、ダイ1550内に配置される。第2のレシーバ1522は、電子ビーム手法又はイオンビーム手法のエネルギー源及びビームとしてそれぞれ、光ダイオードであってもよいし同様の電気光学デバイスであってもよいし、金属製であってもよいし誘電性であってもよい。第2のエネルギー源1520は変調ビーム1526を生成する変調パワー源であってよい。例えば、第2のエネルギー源1520は、時間および/または振幅変調パルスレーザであってよい。変調ビーム1526は、エネルギービーム1516の波長λ1とは異なる波長λ2を有し得る。第2のレシーバ1522は、変調ビーム1526からエネルギーを付与されて、交流又は変調テスト/トリガ信号1528を生成する。パワー信号1518は、テスト構造体1530が信号を受け取る前に、パワー調整器1519によって調整される。信号調整器1529も、テスト構造体1530が信号を受け取る前にテスト/トリガ信号1528を調整する。付属レシーバと同様のこれらの調整回路、制御回路、及びバッファ回路は、テスト構造体と共にダイ内能動領域に共に配置される。他の実施形態において、図13B、13Cに示したように、シリコン/デバイス前のエネルギー源とタイミング源のプレ/ポスト制御調整を実施することによって、テスト構造体における信号の安定性を更に一定化することができる。パワー信号1518とテスト/トリガ信号1528がテスト構造体1530を作動させた後に、テスト構造体からの出力1538が検出パッド1540に送出される。検出パッド1540は、出力1538を受け取る信号レシーバ機構を含んでよい。一実施形態において、検出パッド1540は、電磁RF信号1555として出力を送出する。この信号は、ノンコンタクト電磁RF検出装置1574と適切に連結することによって検出可能である。一実施形態において、検出パッドの信号レシーバ機構は、出力1538を固有の識別子に電磁的に割り当ててから、その信号をRF検出装置1574によって検出可能なRF送信に変換する。このように、RF信号1555は、各テスト構造体1530に対して特定かつ固有な、それ自体に付属する電磁徴候を有する。この徴候は独自に、ウエハ上に分布する各テスト構造体の電気活動の識別によってその付属徴候による特定区別を行うことを可能にする。これは、1つ以上のダイ上および/またはウエハ全体におけるテスト構造体を同時に刺激し検出することを可能にする。RFパッド1540とRF検出装置1574とを用いた電磁検出の代替法として、プローブと検出装置の構成を用いて複数ビーム構成にて検出パッド1540における電位の変化を検出することができる。一実施形態において、電子ビームの形態をとり得る第3のビーム1557は、金属パッド等の検出パッド1540に入射して電位を検出することができる。パッドの表面電位がテスト構造体1530の電気活動によって変調されるのに伴い、パッド1540から検出装置1573で収集される検出二次電子放射は変化する。変調表面電位は、収集された第3のビーム1557の電圧対比変化を生む二次電子放射フラックスを変調するとともに、検出装置1573によって検出される。テスト/トリガ信号1518の生成に使用される第2のビーム1516を使用して、第3のビーム1557二次電子ビームでもよいの信号対雑音比を上げることもできる。他の実施形態において、第3のビーム1557は、既知の電荷又は電位を確立するためシリコン上にある誘電体から構成される検出パッド1540上に送られるイオンビームであってもよい。パッド1540上のこの電荷のプローブ検出装置1573への静電結合は、テスト構造体1530の電気活動と共に変化する。テスト/トリガ信号1518を生成するために使用される第2のイオンビーム1516は、静電結合の信号対雑音比を上げるために使用することができる。RFパッド1540とRF検出装置1574として示したような電磁検出装置への追加又は代替として、単一又は一組のノード間検出装置を使用して、テスト構造体1530の個々のノードに基づく様々な形態の電気活動を検出し測定することができる。このとき、個々のノードは、パワー信号1518及び/またはテスト信号1528に反応する。あるいは、テスト構造体のノード全体については、第1検出ノードと最終検出ノードとが比較される。例えば、検出装置1572は、構造体1530の連鎖のうち第1のノードにおける電気活動を検出する。検出装置1572は、構造体の連鎖のうち第2以降のノードに基づく電気活動を検出する。第1ノードから第2以降のノードへの信号伝搬の展開例えば遅延、スルーレート、形状等は、直接確認することもできるし、テスト/トリガ信号1528に関する第1、及び第2以降の事象の遅延と比較することによって確認することもできる。一実施形態において、ノード間検出装置は適切な光レシーバ例えば光ダイオードである。これは、テスト構造体1530における個々のトランジスタのゲート及び接合部でのスイッチング活動によって誘導される光/光子による光電子効果を検出するプローブレス時間分解光子計数によって検出されるホットエレクトロン誘導光子放射、電荷誘導電気整流、及びゲートレーザによってプロービングされ検出される電気吸収等。光レシーバとして、それぞれがテスト構造体1530の様々な素子からの光電子信号を検出し登録することができる。各検出装置1572は、対物レンズおよび/または複数のレンズを有する適切な光学系によって、適切な接合部又はテスト構造体の接合部に連結可能である。一方、第1、第2のエネルギー源1510、1520からのビームの特性である波長λ1エネルギー源とλ2テスト/トリガエネルギー源に対する個々の光レシーバの感応性は、干渉を避けるよう減少又は完全に遮断される。一実施形態において、1つ以上の検出装置1572は、登録されたホットエレクトロン誘導光子放射に関する高分解能タイミング情報を提供可能な時間分解放射線検出装置に対応することができる。これらの種の光レシーバは、アバランシエ光ダイオードと、単一光子計数モード用時間分解において動作するよう設計された付属回路とから構成することができる。この他、適切な検出装置と連結するマルチチャネルプレート光電増倍管を光子カウンタとして使用することができる。他の種類の検出装置を使用して、個々のノードから様々な種類の電気活動を検出することができる。追加又は代替のパワーと検出の構成に関する実施形態追加の実施形態では、代替のダイ内パワー源と共に作動され使用され得るテスト構造体が使用される。例えば、適切に調整され制御された持続波CWレーザ源を、図14に示したような熱電ゼーべックパワー生成デバイス1522と共に使用してもよい。レーザをエネルギー源1520として使用する代わりに、電子ビーム源を使用してパワー信号1518を生成することもできる。例えば、電子ビームは第2のビーム1526として使用することができ、この電子ビームは第2のレシーバ1522上に送られる。これは、電子ビームによってデポジット又は誘導された電荷又は電圧を電流に変換するデバイスに接続する金属を含んでもよい。他の実施形態において、イオンビームは第2のビーム1526として使用することができる。また、イオンビームは例えば、イオンビームによってデポジットされた電荷又は電圧を電流に変換するデバイスに接続する半導体材料用の誘電体からなる第2のレシーバ1522に送ることができる。他の実施形態においては、代替源であるテスト/トリガ信号によって作動可能なテスト構造体が使用される。例えば電子ビームは、例えば電荷又は電圧を電流パルスに変換するデバイスに接続する金属からなる第1のレシーバ1512に送られる第1のエネルギービーム1516として作用することができる。他の実施形態において、第1のエネルギービーム1516は、例えば電圧を電流パルスに変換するデバイスに接続する半導体上の誘電体からなる第1のレシーバ1512に送られ得るイオンビームに対応し得る。パッド1540と検出装置1574の電磁検出方法使用の代替方法として、及び電子ビームプローブと二次電子検出装置1573を使用する検出方法の代替方法として、レーザビーム源を使用してテスト構造体1530における電気活動を検出することができる。例えば、第3のビーム1557は、例えばテスト構造体1530の電気活動に応じて反射率又は電圧を変える光レシーバからなる検出パッド1540に送ることができる。パッド1540に基づく反射率の変調および/または電圧の変調は、検出装置1573によって検出可能であって、テスト構造体1530における電気活動に感応性を有する。この他、イオンビームとして、第3のビーム1557は、検出パッド1540に送ることができ、テスト構造体1530における電気活動に対する静電結合信号の変調は、検出装置1573で測定することができる。ノード間スイッチング活動を測定するための光電子信号の使用の代替方法として、時間ゲート型/変調レーザビーム等の第4のビーム1556例えばモードロック型および/またはゲート型を使用して、特定のノードの拡散/接合における電荷電流に誘導された屈折又は吸収性効果/信号を検出することができる。この信号は、テスト/トリガ信号に誘導された電気スイッチング中に変調し、プローブ及び適切に連結した光レシーバ1572によって検出することができる。ウエハ製造評価システム本発明の一実施形態によれば、図16は、共に配置されたパワー、テスト/トリガ、プロセス感応性テスト構造体、及びそれらに付属するバッファリング回路、一定化回路、整形回路を含むダイ内の能動領域の所定の箇所に基づく電気活動を誘導し測定する装置の追加の詳細を示している。刺激プローブデバイス1640をウエハ処理素子と共に作動させて、刺激位置決め検出装置と付属の電気光学カップリング機構とを、装置と被テストウエハ装置DUTとの間に導くことができる。特定のテスト構造体で測定を行う前に、ウエハ1615はウエハ処理位置決め装置1611で制御される可動ステージ1612上に置かれる。上記実施形態で示したようなテスト構造体は、照明例えば、投光照明又はレーザ走査顕微鏡LSMによるによりウエハ1615上に結像され検出されることができ、またCCD電荷カップリングデバイスアレイやビジコンカメラ1610等の撮像カメラや、LSM用光レシーバ等のその他の同様の投影装置を使用して結像することができる。一実施形態によれば、テスト構造体は、ウエハ1615内の1つ以上のダイの能動領域内に設けることができるとともに、能動領域内のパワー及びテスト/トリガ回路構成と共に配置される。ステージ1612は移動して、ウエハ1615上に配置されるテスト構造体と、エネルギー源1604、1606および/またはプローブ1642のビーム、及び検出装置1602、1613との間において所定の位置合せを行うことができる。適切な結像と視野内の関係する画像と領域を特定する能力を有する顕微鏡装置1609例えば電子、イオン、又は光によるを使用して、信号を検出装置1602上において結像し、特定し、カップリングするとともに、上記のエネルギービーム又はプローブを測定されるデバイス上に形成しフォーカスする。この他、例えば光学的な適切なカップリングリードをプローブヘッドに取り付けることができる。これは、同じ用途で顕微鏡やアパチャーに取り付けることができる。プローブ及び検出装置1642は、プローブビームと検出信号をそれぞれ送受するため結像光学系電子、イオン又は光学系、又はその組合せの使用を必要とする場合がある。プロセス感応性テスト構造体は、製造における所定のプロセス工程の完了後に測定してもよい。様々な種類のテスト構造体を、製造の特定のプロセス工程又はプロセス手順の完了後直ちに使用してもよい。一般にテスト構造体は、第1のレベルの接続第1金属層等の完了後直ちに製造のプロセスを評価するために使用することができる。いったんテスト構造体を使用する準備が整ったら、パワー及び又はテスト/トリガ信号の両方が、刺激プローブ装置1640を介して共に配置されたテスト構造体のパワー及びテスト/トリガレシーバに送られる。一実施形態において、パワー及びテスト信号は、適切に整形されたパワー変調されノイズ抑制されたレーザ1604と変調振幅および/または時間ゲート型におけるレーザ1606によって、それぞれテスト構造体に送られる。パワーレーザ1604は一定のDCエネルギービームを送る。変調ビーム1606によって、変調テスト/トリガ信号がウエハ上に発生する。伝導性素子は、チップ/ダイの能動領域内に配置され、パワー及び変調テスト信号をチップ上の異なるテスト構造体に伝搬する。このように、テスト構造体に刺激を付与するにあたり、機械的接触や能動領域外での相互接続領域は必要ない。テスト構造体の部分やその近隣で発生する光電子信号は、ウエハ1615上のテスト構造体から検出装置1602によって検出され測定されることができる。一実施形態において、検出装置1602は、時間分解法により信号を検出し測定する。テスト信号は、各テスト構造体からの出力信号にもなり得る。出力信号は、信号を無線周波数検出装置1613によって検出することができる箇所においてRFパッド又はアンテナに送られ得る。検出装置1602と無線周波数検出装置1613は、各入力/データを、使用分析されるフォーマットに変換するデータ処理装置1622と通信可能である。図16に示したような装置の動作全体は、自動的に、システム制御的に、および/または手動的に制御することができる。一実施形態において、コンピュータ化制御システム1605又はその他のデータ処理装置を使用することができる。このコンピュータ化制御システム1605は、グラフィカルユーザインタフェースGUI1601、システム制御装置1603、ウエハテスト構造体回路の配置/設計位置データベースマップ1630ナイトテクノロジー社製CADナビゲーション製品等、刺激制御装置1632、及びデータ収集分析コンポーネント1622を備えている。制御システム1605の素子は、コンピュータ可読媒体上で実行される指示として実施可能である。図16に示したマシンは、本発明の実施形態を実施するための指示を実行し及び/または履行することができる処理手段とコンピュータ可読媒体との例を表している。特に、本発明の実施形態に示した多数のマシンには、データや指示を格納、操作するためにプロセッサと多様な形態のメモリが含まれている。システム制御装置1603は、図16に示した装置全体の機械的特徴の自動的な又はプログラマティックな制御を実施することができる。プログラマティックな制御は、ソフトウェア又は他のコンピュータで実行可能な指示を使用することにより実施することができる。手動制御の場合、GUI1601又はその他のインタフェース機構を使用することができる。GUI1601によって、オペレータはDUT被テスト装置の製造および/または評価方法を選択することができる。GUI1601は、ユーザが特定したパラメータと指示とをシステム制御装置1603に送ることもできる。システム制御装置1603は、システムの継ぎ目のない動作性を確実にする。これには、システム内の様々なモジュール内におけるアービトレーションの実施、ならびにシステムが有効な方法にて非同期的に動作するよう、様々なモジュールによって実施される多様なプロセスのタイミング調節を行うことが含まれる。したがって、システム制御装置1603は、他のモジュールより前にシステム内の1つのモジュールがタスクを終えた場合、他のモジュールを待つことを確実にする。制御システム1605は、ウエハテスト構造体位置データベース1630と刺激制御装置1632とを使用して、DUTの個々のテスト構造体の位置確認と刺激付与とを行うことができる。テスト構造体を刺激することによって得られるパラメータ値を含み得る評価情報は、データ収集分析コンポーネント1622によって格納することができる。1つ以上のアルゴリズム又はその他のプロセスをデータ収集分析コンポーネント1622によって実施することにより、性能パラメータ値のデータを、DUTの統計的な又は定量的な分析を含む他の形態の評価情報に変換することができる。テスト測定の実施図17は、本発明の一実施形態によるRF出力信号と共に使用するよう構成されるダイを示している。ダイ1700は、能動領域内にパワーレシーバ1720と複数のテスト構造体の種類1732、1734、1736、1738を共に配置するよう構成することができる。パワーレシーバ1720は、一実施形態において一定であるダイ内パワー信号を生成する。一実装において、ダイ1700は、分布テスト構造体においてテスト信号を受け取り使用する能動領域に共に配置されたテスト/トリガレシーバ1710を含むことができる。テスト構造体は、パワー信号の印加時における刺激、及び時によりテスト/トリガ信号の印加時におけるトリガによって作動させることができる。作動時、特定の酒類1732~1738における各テスト構造体例えばA1~A4は、光信号、光電子信号、および/または無線周波数信号等の電気活動を示すことができる。テスト/トリガレシーバ1710とパワーレシーバ1720とにエネルギーを付与するために、プローブヘッドをダイ1700に対してコンタクトレスに連結させてもよい。1つないし2つの又はそれ以上のエネルギー源を有するプローブヘッドデバイスを使用することにより、iテスト/トリガレシーバ1710とパワーレシーバ1720との両方に対する1つのエネルギービームiiテスト/トリガレシーバ1710とパワーレシーバ1720とのそれぞれに対する別個のエネルギービームのいずれかを送出することができる。複数の種類の出力信号と検出パッド1730は、能動領域に共に配置され、対応するテスト構造体と共に使用される。一実施形態において、テスト構造体の出力に一致するRF信号が生成される。RF信号は、対応するテスト構造体、一連のテスト構造体、又は一組のテスト構造体のスイッチング速度、スルーレート、位相遅延、及び他の性能パラメータ値を含む出力情報を送ることができる。かかる一実施形態の場合、1つ以上のRF検出パッドを使用して、出力をRF信号の形態にすることができる。ダイ1700に設けられた各検出パッド1730からのRF信号を検出するために、プローブヘッドを設けることができる。一実施形態において、各RF信号は、チップ又はウエハから出されるすべての他のRF信号からかかるRF信号を識別するための徴候又はその他の識別機構を組み込むことができる。このように、特定の性能パラメータを既知のテスト構造体に関係付けることができる。一実施形態において、すべてのテスト構造体1732~1738は、出力信号をRFパッドに送り、RFパッドからの送信により、特定のテスト構造体および/または任意の種類のテスト構造体に割り当てられた徴候に基づき各出力信号を識別することができ、これにより複数のデバイスの反応を同時に得ることができる。この他、各テスト構造体1732~1738は、その出力信号を送るため、それ自体のRFパッドを有することもできる。複数のテスト/トリガレセプタとパワーレセプタが存在してもよいが、1つのテスト/トリガレセプタとパワーレセプタが複数のテスト構造体と複数の種類のテスト構造体のために働くことが可能であることを認識すべきである。複数のテスト構造体に寄与する特定されたテスト/トリガレセプタとパワーレセプタの使用においては、このテスト/トリガレセプタとパワーレセプタに同時にエネルギーを付与することができる。一実施形態において、複数のテスト/トリガレセプタとパワーレセプタを使用して、様々な処理工程においてテスト構造体を使用することができる。一実施形態において、複数のテスト/トリガレセプタとパワーレセプタを使用して、ダイ1700上の様々な箇所においてテスト構造体を使用することができる。一実施形態によれば、RF信号はテスト構造全体又は一連のテスト構造体の信号集合体を有する。テスト構造体全体における第1ノードと最終ノードとを測定するノード間検出システム等、かかる信号集合体を測定する他の手法が存在する。加えて、ノード間測定テスト構造体内は、例えば光電子信号を使用して行うことができる。図18は、本発明の一実施形態に係る図15、16に示したような装置を作動させる方法を示している。ステップ1810において、テストプローブは、テストされるウエハに作動可能に近接する位置に置かれる。これは、テストが実施されるダイの所定の位置を特定することも含まれ得る。テストプローブは、ウエハに作動可能に近接させる。これには、マクロ位置合せとミクロ位置合せというサブステップも含まれ得る。マクロ位置合せは、テストが実施される場所の位置特定に関する情報を受け取るためにウエハ表面上の光学マーカを読み取るプローブヘッドに相当し得る。同様のミクロ位置合せは、チップの境界内で実施することができる。位置合せを行うにあたり、プローブヘッドはチップ上のパワーレシーバ及びテスト/トリガレシーバのレセプタに作動可能に近接させる。ウエハは、部分的に製造工程がなされた状態であっても又は完全に製造工程がなされた状態であってもよい。ステップ1820において、テスト/トリガレシーバとパワーレシーバとがコンタクトレスで非侵入的で非破壊的にエネルギーを付与される。これは、図15、16で示したようなレーザビームでレシーバにエネルギーを付与することに相当する。一実施形態において、ステップ1830では、プローブヘッドは、テスト構造体および/または検出パッドが位置するチップ内の様々な箇所に基づく電気活動を検出する。例えば、図15を参照すると、光子検出装置1572はテスト構造体内のノードから光子を検出する。RF検出装置1574は、検出パッド1540からRF伝搬を検出する。この他、プローブ及び検出装置1573は、例えば電子ビーム電圧の差異を用いて電気活動を検出する。プローブヘッドは、同時に測定を行ってもよいし、チップ上の様々な箇所を移動して測定を行っても良い。最後に、ステップ1840において、テスト構造体から検出された電気活動は、ウエハの製造を評価するために使用される。結論本発明の具体的な実施形態を添付の図面を参照して詳細に説明したが、本発明はこれらの実施形態に限定されるものではないものとする。したがって、当業者は多くの変形例が可能であることが明らかであろう。したがって、本発明の範囲は、以下の特許請求の範囲及びその相当物によって画成されるものとする。更に、個々に又は実施形態の一部として説明した特定のフィーチャは、他の個々に説明したフィーチャや他の実施形態の一部と組合わせることが可能であるものとする。これは、他のフィーチャや実施形態が特定のフィーチャに言及していないとしても適用される。この組合せに関する説明がなされていないことは、発明者からかかる組合せに関する特許請求権を不可能にするものではない。"