第1導電型の高抵抗層の表面領域に設けられた第2導電型のベース層と、前記ベース層の表面領域に設けられた前記高抵抗層よりも不純物濃度の高い第1導電型のエミッタ層と、前記ベース層及び前記エミッタ層とはゲート絶縁膜により絶縁されたゲート電極膜とを備える半導体装置の製造方法であって、前記高抵抗層の裏面を研磨する工程と、研磨された前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第1導電型の第1のアモルファスシリコン膜を形成する工程と、前記第1のアモルファスシリコン膜に第1のレーザを照射して前記第1のアモルファスシリコン膜を単結晶化する工程と、前記第1のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第1導電型のバッファ層を形成する工程と、を具備することを特徴とする半導体装置の製造方法。第1導電型の高抵抗層の表面領域に設けられた第2導電型のベース層と、前記ベース層の表面領域に設けられた前記高抵抗層よりも不純物濃度の高い第1導電型のエミッタ層と、前記ベース層及び前記エミッタ層とはゲート絶縁膜により絶縁されたゲート電極膜とを備える半導体装置の製造方法であって、前記高抵抗層の裏面を研磨する工程と、研磨された前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第1導電型の第1のアモルファスシリコン膜を形成する工程と、ランプ光を照射して前記第1のアモルファスシリコン膜を急速加熱して前記第1のアモルファスシリコン膜を単結晶化する工程と、前記第1のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第1導電型のバッファ層を形成する工程と、を具備することを特徴とする半導体装置の製造方法。前記バッファ層の前記高抵抗層と接する面と相対向する裏面に前記ベース層よりも不純物濃度の高い第2導電型の第2のアモルファスシリコン膜を形成する工程と、前記第2のアモルファスシリコン膜に第2のレーザを照射して前記第2のアモルファスシリコン膜を単結晶化し、前記バッファ層の裏面に前記ベース層よりも不純物濃度が高い第2導電型のコレクタ層を形成する工程と、を更に具備することを特徴とする請求項1又は2に記載の半導体装置の製造方法。前記バッファ層の前記高抵抗層と接する面と相対向する裏面に前記ベース層よりも不純物濃度の高い第2導電型の第2のアモルファスシリコン膜を形成する工程と、前記第2のアモルファスシリコン膜に第2のレーザを照射して前記第2のアモルファスシリコン膜を単結晶化する工程と、前記第2のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、前記バッファ層の裏面に前記ベース層よりも不純物濃度の高い第2導電型のコレクタ層を形成する工程と、を更に具備することを特徴とする請求項1又は2に記載の半導体装置の製造方法。前記アモルファスシリコン膜は、CVD法或いはスパッタ法を用いて形成されることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。前記バッファ層の前記高抵抗層と接する面と相対向する裏面にアンドープアモルファスシリコン膜を形成する工程と、第1のレジスト膜をマスクにして、前記アンドープアモルファスシリコン膜の第1の領域に第1導電型の不純物をイオン注入する工程と、第2のレジスト膜をマスクにして、前記アンドープアモルファスシリコン膜の第1の領域以外の領域に第2導電型の不純物をイオン注入する工程と、イオン注入された前記アンドープアモルファスシリコン膜に第2のレーザを照射して、イオン注入された前記アンドープアモルファスシリコン膜を単結晶化し、前記バッファ層の裏面に前記高抵抗層よりも不純物濃度の高い第1導電型の第1のコレクタ層と前記ベース層よりも不純物濃度が高い第2導電型の第2のコレクタ層を形成する工程と、を更に具備することを特徴とする請求項1又は2に記載の半導体装置の製造方法。本発明は、欠陥が低減され、急峻な不純物プロファイルを有する半導体層を備えた半導体装置の製造方法を提供することにある。一つの実施形態によれば、半導体装置の製造方法は、第1導電型の高抵抗層の表面領域に設けられた第2導電型のベース層と、前記ベース層の表面領域に設けられた前記高抵抗層よりも不純物濃度の高い第1導電型のエミッタ層と、前記ベース層及び前記エミッタ層とはゲート絶縁膜により絶縁されたゲート電極膜とを備える半導体装置の製造方法であって、研磨工程、第1のアモルファスシリコン膜形成工程、単結晶化工程、及びバッファ層形成工程を有する。研磨工程では、高抵抗層の裏面を研磨する。第1のアモルファスシリコン膜形成工程では、研磨された高抵抗層の裏面に高抵抗層よりも不純物濃度の高い第1導電型の第1のアモルファスシリコン膜を形成する。単結晶化工程では、第1のアモルファスシリコン膜に第1のレーザを照射して第1のアモルファスシリコン膜を単結晶化する。バッファ層形成工程では、第1のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、高抵抗層の裏面に高抵抗層よりも不純物濃度の高い第1導電型のバッファ層を形成する。以下本発明の実施形態について図面を参照しながら説明する。第1の実施形態まず、本発明の第1の実施形態に係る半導体装置の製造方法について、図面を参照して説明する。図1は半導体装置としてのIGBTを示す断面図である。図2はIGBTのNバッファ層及びPコレクタ層の不純物プロファイルを示す図、図2aは図1のA-A線に沿う不純物プロファイルを示す図、図2bは比較例の不純物プロファイルを示す図である。本実施形態では、高濃度にドープされたアモルファスシリコン膜にレーザを照射することにより結晶化してNバッファ層及びPコレクタ層を形成している。図1に示すように、半導体装置としてのIGBTinsulatedgatebipolartransistor90は、パンチスルー型トレンチIGBTである。IGBT90は、民生用、産業用の電力素子として種々の分野に使用される。IGBT90は、高抵抗層であるN-ベース層1の第1主面表面領域にPベース層2が設けられる。Pベース層2の第1主面表面領域にN-ベース層1よりも不純物濃度の高いNエミッタ層3が設けられる。Nエミッタ層3及びPベース層2を貫通し、N-ベース層1表面に達するトレンチ溝4が設けられる。トレンチ4には、ゲート絶縁膜21及びゲート電極膜22がトレンチ4を覆うように埋設される。ゲート絶縁膜21及びゲート電極膜22はトレンチゲートとして機能する。Pベース層2、Nエミッタ層3、ゲート絶縁膜21、及びゲート電極膜22上には、絶縁膜5が設けられる。Pベース層2及びNエミッタ層3上の絶縁膜5はエッチングされ、Pベース層2及びNエミッタ層3が露呈される開口部が形成される。この開口部は、トレンチゲートと離間形成される。絶縁膜5、露呈されたPベース層2及びNエミッタ層3上にはエミッタ電極6が設けられる。高抵抗層であるN-ベース層1の第1主面と相対向する第2主面裏面には、N-ベース層1よりも不純物濃度が高く、層厚T1を有するNバッファ層7が設けられる。Nバッファ層7のN-ベース層1と接する第1主面と相対向する第2主面裏面には、Pベース層2よりも不純物濃度が高く、層厚T2を有するPコレクタ層8が設けられる。Pコレクタ層8のNバッファ層7と接する第1主面と相対向する第2主面裏面には、コレクタ電極9が設けられる。本実施形態では、IGBTでコレクタ、エミッタという名称を採用しているが、コレクタはドレイン或いはアノードとも呼称される。エミッタはソース或いはカソードとも呼称される。図2aに示すように、本実施形態のパンチスルー型トレンチIGBT90では、Pコレクタ層8は、例えば不純物濃度が3×1018/cm3、層厚がT1と不純物濃度が一定に設定される。Nバッファ層7は、例えば不純物濃度が5×1017/cm3、層厚がT2と不純物濃度が一定に設定される。つまり、Pコレクタ層8とNバッファ層7の接合部は急峻な不純物プロファイルを有する。N-ベース層1は、例えば1×1014/cm3に設定され、5×1017/cm3のNバッファ層7と接する。本実施形態では、Nバッファ層7及びPコレクタ層8は、高不純物濃度を有するアモルファスシリコン膜にレーザを照射してアモルファスシリコン膜を単結晶化固相エピタキシー或いは液層エピタキシーしている詳細は後述する。レーザ照射では、アモルファスシリコン膜が高温となり、N-ベース層1などの単結晶シリコン層は、レーザ照射による影響が少なく、レーザ照射により高温化されにくい。このため、欠陥が低減され、急峻な不純物プロファイルを有するNバッファ層7及びPコレクタ層8を提供することができる。一方、図2bに示すように、比較例のパンチスルー型トレンチIGBTでは、Pコレクタ層8は、層厚がT1で、例えばコレクタ電極9側の不純物濃度が高く3×1018/cm3、Nバッファ層7側になるほど不純物濃度が低く5×1017/cm3設定される。Nバッファ層7は、層厚がT2で、例えばPコレクタ層8と接する部分の不純物濃度が低く5×1017/cm3、中央部の不純物濃度が高く1×1018/cm3、N-ベース層1側になるほど不純物濃度が低く、ブロードな分布形状に設定される。Nバッファ層7は、例えば高加速イオン注入装置とレーザ照射により形成される。このため、Pコレクタ層8とNバッファ層7の接合部は急峻な不純物プロファイルにすることが困難である。また、高ドーズ量のイオン注入層を熱処理しているので欠陥を低減することが困難である。ここで、N-ベース層1、Nバッファ層7、Pコレクタ層8の厚さは、IGBTに要求される特性に応じて適宜設定される。N-ベース層1は、例えば100V当たり10μmに設定される。Nバッファ層7は、例えば3~15μmの範囲に設定される。Pコレクタ層8は、例えば0.3~3μmの範囲に設定される。Pコレクタ層8は、ノンパンチ型IGBTの場合、例えば10μmの厚さを必要とするが、パンチスルー型トレンチIGBT90では、Pコレクタ層8の厚さはN-ベース層1及びNバッファ層7と比べ重要な項目とはならない。ここでは、パンチスルー型トレンチIGBT90は1000V仕様とし、N-ベース層1の厚さを100μm、Nバッファ層7の層厚T1を6μm、Pコレクタ層8の層厚T2を1μmに設定している。次に、IGBTの製造方法について図3乃至9を参照して説明する。図3乃至5、図7乃至9はIGBTの製造工程を示す断面図である。図6は単結晶シリコン、多結晶シリコン、アモルファスシリコンの吸光係数を示す図である。なお、図3乃至5、図7乃至9では、図中上側を裏面側にして表示している。図3に示すように、N-ベース層1、Pベース層2、Nエミッタ層3、トレンチゲート、及び絶縁膜5を形成後、パンチスルー型プレーナIGBT90に要求される特性に対応するためにN-ベース層1の第2主面裏面を所定の厚さ分裏面研磨領域30だけ、裏面研磨する。裏面研磨後、研磨後処理を行い研磨面を清浄化する。次に、図4に示すように、例えばCVDchemicalvapordeposition法を用いてAs砒素が高濃度にドープされ、膜厚T11を有するNアモルファスシリコン膜31を研磨されたN-ベース層1の第2主面裏面上に堆積する。例えば、CVDの成長温度を200~400°Cの範囲で、膜厚T11を0.5μmに設定する。ここで、Nアモルファスシリコン膜31のグレインサイズ粒径を小さくできる条件を選択するのが好ましい。Nアモルファスシリコン膜31形成後、Nアモルファスシリコン膜31にレーザを照射してNアモルファスシリコン膜31を単結晶化例えば、溶融化して結晶化する。図5に示すように、Nアモルファスシリコン膜31は単結晶化され、層厚T11aを有する第1のNバッファ層7aとなる。ここで、レーザの照射条件は、図6に示す単結晶シリコン、多結晶シリコン、アモルファスシリコンに対する吸光係数特性に基づいて決定している。図6に示すように、多結晶シリコンの吸光係数は単結晶シリコンの吸光係数に対して比較的大きくならない。具体的にはレーザ光のエネルギーが1.9eVのときに1.5倍増加し、2.3eVのときに1.2倍増加する。それに対してアモルファスシリコンの吸光係数は、グレインサイズが小さいほど大きくなり、単結晶シリコンの吸光係数に対して10倍以上大きい。具体的にはレーザ光のエネルギーが1.9eVのときに最大で20倍増加し、2.3eVのときに最大で14倍増加する。つまり、所定のレーザが照射されるとアモルファスシリコンは単結晶シリコンよりも大幅にレーザ光を吸収し、高温化して単結晶化する。これに対して単結晶シリコンはレーザ光を吸収しにくく、高温化されにくい。このため、単結晶シリコンからなるN-ベース層1などの層は溶融せず、選択的にアモルファスシリコンを単結晶化することができる。これに対して多結晶シリコンでは選択的に単結晶化することが困難である。レーザは、波長λが532nmNd;YAGの第2高調波、μ秒以下のパルスレーザ、エネルギー0.5乃至5J/cm2の条件を選択している。例えば、パルス幅が100nsの条件を採用している。ここでは、Nb;YAGレーザの第2高調波を使用しているが、代わりにNb;YAGレーザの第3高調波λ=355nm、Nb;YLFレーザ、Nb;YVO4レーザなどを適宜用いてもよい。なお、532nmよりも短波長のレーザを採用した場合、N-ベース層1界面側のNアモルファスシリコン膜31にレーザ光が到達しにくくなるので、Nアモルファスシリコン膜31の膜厚T11を薄くするのが好ましい。続いて、図7に示すように、As砒素が高濃度にドープされ、膜厚T11を有するNアモルファスシリコン膜31にレーザを照射してNアモルファスシリコン膜31を単結晶化する工程を複数回繰り返して層厚T1を有するNバッファ層7を形成する。そして、図8に示すように、例えばCVD法を用いてBホウ素が高濃度にドープされ、膜厚T12を有するPアモルファスシリコン膜32をNバッファ層7の第2主面裏面上に堆積する。例えば、CVDの成長温度が200~400°Cの範囲で、膜厚T12が0.5μmに設定する。ここで、Pアモルファスシリコン膜32のグレインサイズ粒径を小さくできる条件を選択するのが好ましい。Pアモルファスシリコン膜32形成後、Pアモルファスシリコン膜32にレーザを照射してPアモルファスシリコン膜32を単結晶化する。図9に示すように、Pアモルファスシリコン膜32は単結晶化され、層厚T12aを有する第1のPコレクタ層8aとなる。ここで、レーザの照射条件は、アモルファスシリコン膜31の単結晶化のときと同様な条件を採用する。Bホウ素が高濃度にドープされ、膜厚T12を有するPアモルファスシリコン膜32にレーザを照射してPアモルファスシリコン膜32を単結晶化する工程を複数回繰り返して層厚T2を有するPコレクタ層8を形成する。これ以降は、周知な技術を用いて、コンタクト開口、エミッタ電極6、コレクタ電極9などが形成され、パンチスルー型トレンチIGBT90が完成する。上述したように、本実施形態の半導体装置の製造方法では、高濃度にAs砒素がドープされたNアモルファスシリコン膜31にレーザを照射してNアモルファスシリコン膜31を単結晶化して第1のNバッファ層7aを形成している。Nアモルファスシリコン膜31の形成とレーザによる単結晶化を複数回繰り返してIGBT90のNバッファ層7を形成している。高濃度にBホウ素がドープされたPアモルファスシリコン膜32にレーザを照射してPアモルファスシリコン膜32を単結晶化して第1のPコレクタ層8aを形成している。Pアモルファスシリコン膜32の形成とレーザによる単結晶化を複数回繰り返してIGBT90のPコレクタ層8を形成している。このため、欠陥が低減され、急峻な不純物プロファイルを有するNバッファ層7及びPコレクタ層8を備えたIGBT90を提供することができる。なお、本実施形態では、アモルファスシリコン膜に1種類のパルスレーザを照射することにより結晶化してNバッファ層及びPコレクタ層を形成しているが必ずしもこれに限定されるものではない。例えば、図10に示すようにダブルパルスレーザを用いてNバッファ層7及びPコレクタ層8を形成してもよい。ここでは、第1及び第2のパルスレーザビームのレーザ波長λは532nmを採用している。レーザ光強度LK1及びLK2は0.5乃至5J/cm2の条件を採用している。パルス幅PW1及びPW2は100nsを採用している。パルス間隔PK1は700nsを採用している。ショット間隔SK1は0.3乃至1msec.の条件を採用している。また、図11に示すようにレーザ照射の代わりに、熱処理装置50を用いてRTArapidthermalannealing法により、Nバッファ層7及びPコレクタ層8を形成してもよい。ここでは、冷却板58上に載置されたウエハ57に、石英版53を介してXeランプ或いはハロゲンランプであるランプ52の光を例えば、msec.オーダーで照射してアモルファスシリコン膜を溶融して単結晶化させている。また、CVD法を用いてアモルファスシリコン膜を形成しているが必ずしもこれに限定されるものではない。例えばスパッタ法PVD法とも呼称されるなどを用いて形成してもよい。また、本実施形態では、Pコレクタ層8の層厚T2を1μmに設定しているが必ずしもこれに限定されるものではない。例えば、0.3μmと薄化してもよい。この場合、Pアモルファスシリコン膜32の形成及びレーザ照射による単結晶化の工程を1サイクルにすることができる。また、アモルファスシリコン膜にAs砒素をドープしてNアモルファスシリコン膜としているが、ドーパントは必ずしもこれに限定されるものではない。例えば、Pリンなどを用いて形成してもよい。また、アモルファスシリコン膜にBホウ素をドープしてPアモルファスシリコン膜としているが、ドーパントは必ずしもこれに限定されるものではない。例えば、BF22フッ化ホウ素などを用いて形成してもよい。第2の実施形態次に、本発明の第2の実施形態に係る半導体装置の製造方法について、図面を参照して説明する。図12は半導体装置としてのRC-IGBTを示す断面図である。本実施形態では、イオン注入されたアモルファスシリコン膜にレーザを照射することにより結晶化してNコレクタ層及びPコレクタ層を形成している。以下、第一の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。図12に示すように、RC-IGBTreverseconducting-insulatedgatebipolartransistor91は、ゲートが半導体基板表面に埋設されるパンチスルー型トレンチIGBTである。RC-IGBT91は、コレクタショート型のIGBTとも呼称され、民生用、産業用の電力素子として使用される。RC-IGBT91は、Nバッファ層7の第一主面表面と相対向する第二主面裏面にPコレクタ層8及びNコレクタ層10が設けられる。Pコレクタ層8は、Pベース層2よりも不純物濃度が高い。Nコレクタ層10は、N-ベース層1よりも不純物濃度が高い。Pコレクタ層8は、Nコレクタ層10を取り囲むように設けられる。次に、IGBTの製造方法について図13乃至18を参照して説明する。図13乃至18はIGBTの製造工程を示す断面図である。なお、図13乃至18では、図中上側を裏面側にしている。Nバッファ層7までの工程は第1の実施形態と同様なので説明を省略する。図13に示すように、例えばCVD法を用いて、膜厚T13を有するアンドープアモルファスシリコン膜33をNバッファ層7の第2主面裏面上に堆積する。例えば、CVDの成長温度を200~400°Cの範囲で、膜厚T13を0.5μmに設定している。ここで、アンドープアモルファスシリコン膜33のグレインサイズ粒径を小さくできる条件を選択するのが好ましい。なお、CVD法の代わりにスパッタ法PVD法とも呼称されるなどを用いて形成してもよい。次に、図14に示すように、周知のリソグラフィー法を用いてレジスト膜34をアンドープアモルファスシリコン膜33上に形成する。レジスト膜34をマスクとしてアンドープアモルファスシリコン膜33にAs砒素をイオン注入する。続いて、図15に示すように、レジスト膜34を剥離後、周知のリソグラフィー法を用いてレジスト膜35をアンドープアモルファスシリコン膜33のAs砒素がイオン注入された領域上に形成する。レジスト膜35をマスクとしてアンドープアモルファスシリコン膜33にBホウ素をイオン注入する。そして、図16に示すように、レジスト膜35を剥離後、イオン注入されたアンドープアモルファスシリコン膜33にレーザを照射し、イオン注入されたアンドープアモルファスシリコン膜33を単結晶化する。レーザ照射は、第1の実施形態と同様な条件を用いて行う。図17に示すように、イオン注入されたアンドープアモルファスシリコン膜33は単結晶化され、層厚T13aを有する第1のPコレクタ層8a及び第1のNコレクタ層10aが形成される。次に、図18に示すように、As砒素及びBホウ素がイオン注入されたアンドープアモルファスシリコン膜33にレーザを照射して単結晶化する工程を複数回繰り返して層厚T2を有するPコレクタ層8及びNコレクタ層10を形成する。これ以降は、周知な技術を用いて、コンタクト開口、エミッタ電極6、コレクタ電極9などが形成され、パンチスルー型トレンチRC-IGBT91が完成する。上述したように、本実施形態の半導体装置の製造方法では、アンドープアモルファスシリコン膜33にAs砒素イオン注入する。アンドープアモルファスシリコン膜33のAs砒素イオン注入されていない領域にBホウ素イオン注入する。レーザを照射してイオン注入されたアンドープアモルファスシリコン膜33を単結晶化して第1のPコレクタ層8a及び第1のNコレクタ層10aを形成している。アンドープアモルファスシリコン膜33へのイオン注入とレーザによる単結晶化を複数回繰り返してIGBT91のPコレクタ層8及びNコレクタ層を形成している。このため、欠陥が低減され、急峻な不純物プロファイルを有するNバッファ層7、Pコレクタ層8、及びNコレクタ層10を備えたRC-IGBT91を提供することができる。なお、実施形態では、パンチスルー型IGBTやRC-IGBTに適用しているが必ずしもこれに限定されるものではない。パワーMOSトランジスタなどにも適用することができる。また、第1の実施形態では、高濃度にドープされたアモルファスシリコン膜にレーザを照射して単結晶化しているが、イオン注入されたアモルファスシリコン膜にレーザを照射して単結晶化してもよい。また、第2の実施形態では、アンドープアモルファスシリコン膜33にAs砒素とBホウ素を別々にイオン注入しているが必ずしもこれに限定されるものではない。アンドープアモルファスシリコン膜33の前面にAs砒素をイオン注入して、所定領域のみのレジスト膜をマスクとしてBホウ素を高濃度にイオン注入してもよい。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。本発明は、以下の付記に記載されているような構成が考えられる。付記1第1導電型の高抵抗層の表面領域に設けられた第2導電型のベース層と、前記ベース層の表面領域に設けられた前記高抵抗層よりも不純物濃度の高い第1導電型のエミッタ層と、前記ベース層及び前記エミッタ層とはゲート絶縁膜により絶縁されたゲート電極膜とを備える半導体装置の製造方法であって、前記高抵抗層の裏面を研磨する工程と、研磨された前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第1導電型の第1のアモルファスシリコン膜を形成する工程と、前記第1のアモルファスシリコン膜に第1のレーザを照射して前記第1のアモルファスシリコン膜を単結晶化する工程と、前記第1のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第1導電型のバッファ層を形成する工程と、前記バッファ層の前記高抵抗層と接する面と相対向する裏面にアンドープアモルファスシリコン膜を形成する工程と、第1のレジスト膜をマスクにして、前記アンドープアモルファスシリコン膜の第1の領域に第1導電型の不純物を第1のイオン注入する工程と、第2のレジスト膜をマスクにして、前記アンドープアモルファスシリコン膜の第1の領域以外の領域に第2導電型の不純物を第2のイオン注入する工程と、イオン注入された前記アンドープアモルファスシリコン膜に第2のレーザを照射して、イオン注入された前記アンドープアモルファスシリコン膜を単結晶化する工程と、前記アンドープアモルファスシリコン膜の形成、第1のイオン注入、第2のイオン注入、及び単結晶化を複数回繰り返して、前記バッファ層の裏面に前記高抵抗層よりも不純物濃度の高い第1導電型の第1のコレクタ層と前記ベース層よりも不純物濃度が高い第2導電型の第2のコレクタ層を形成する工程とを具備する半導体装置の製造方法。付記2第1導電型の高抵抗層の表面領域に設けられた第2導電型のベース層と、前記ベース層の表面領域に設けられた前記高抵抗層よりも不純物濃度の高い第1導電型のエミッタ層と、前記ベース層及び前記エミッタ層とはゲート絶縁膜により絶縁されたゲート電極膜とを備える半導体装置の製造方法であって、前記高抵抗層の裏面を研磨する工程と、研磨された前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第1導電型の第1のアモルファスシリコン膜を形成する工程と、前記第1のアモルファスシリコン膜に第1のレーザを照射して前記第1のアモルファスシリコン膜を単結晶化する工程と、前記第1のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第1導電型のバッファ層を形成する工程と、前記バッファ層の前記高抵抗層と接する面と相対向する裏面に前記高抵抗層よりも不純物濃度の高い第2のアモルファスシリコン膜を形成する工程と、第1のレジスト膜をマスクにして、前記第2のアモルファスシリコン膜に第2導電型の不純物を第1のイオン注入する工程と、イオン注入された前記第2のアモルファスシリコン膜に第2のレーザを照射して、イオン注入された前記アンドープアモルファスシリコン膜を単結晶化して前記バッファ層の裏面に前記高抵抗層よりも不純物濃度の高い第1導電型の第1のコレクタ層と前記ベース層よりも不純物濃度が高い第2導電型の第2のコレクタ層を形成する工程とを具備する半導体装置の製造方法。付記3前記レーザは、ナノ秒以下のシングルパルスレーザ或いはダブルパルスレーザを用いることを特徴とする付記1又は2に記載の半導体装置の製造方法。