"NチャネルMOS型トランジスタとPチャネルMOS型トランジスタとを含む増幅回路をリング状に2n1nは任意の自然数段縦続接続したリング発振器と、前記リング発振器に接続され、前記リング発振器を駆動させるNチャネルMOS型トランジスタからなる電流源と、前記リング発振器に注入信号を出力し、前記電流源に前記注入信号の逆相信号を差動信号として出力する差動信号注入回路と、を備え、前記電流源の前記NチャネルMOS型トランジスタのドレインは、前記リング発振器のNチャネルMOS型トランジスタのソースに接続し、前記差動信号注入回路は、前記リング発振器のPチャネルMOS型トランジスタのゲートに前記注入信号を出力し、かつ、前記電流源の前記NチャネルMOS型トランジスタのゲートに前記差動信号を出力する、注入同期型分周器。前記リング発振器の出力段は、前記注入信号を基に増幅した信号と前記差動信号を基に増幅した信号とを同相で重ね合わせて出力する請求項1記載の注入同期型分周器。前記差動信号注入回路は、前記リング発振器の発振周波数のm2n1mは任意の自然数倍の周波数の信号を注入する請求項1記載の注入同期型分周器。基準信号を出力する基準信号発振器と、高周波信号を出力する電圧制御発振器と、前記高周波信号を分周する注入同期型分周器と、前記注入同期型分周器の分周と前記基準信号発振器の出力信号とを比較し、位相と周波数の誤差を出力する位相周波数比較器と、前記位相周波数比較器により検波された位相と周波数の誤差を電流に変換するチャージポンプと、前記電圧制御発振器の制御電圧を生成し、生成した制御電圧を前記電圧制御発振器に出力するループフィルタとを備え、前記制御電圧は、前記位相周波数比較器で検波される誤差が小さくなるように前記電圧制御発振器を制御する、周波数負帰還動作を行うPLL回路であって、前記注入同期型分周器は、請求項1に記載の注入同期型分周器であるPLL回路。しかしながら、このような従来の注入同期型分周器にあっては、以下のような課題があった。図5は、注入同期型分周器10において寄生容量成分を含めた回路構成図である。図5に示すように、実際の配線レイアウトでは、配線と基板間には寄生容量C1、C2、C3が発生する。寄生容量C1、C2、C3の発生により、各段の信号振幅が小さくなる。注入信号I1が減衰するため、ダウンコンバートされる出力信号I2も小さくなって同期が困難になる。その結果、動作周波数帯域が狭くなるという課題がある。本発明の目的は、寄生容量の影響を小さくすることができ、動作周波数が広帯域な注入同期型分周器及びPLL回路を提供することである。本発明の注入同期型分周器は、NチャネルMOS型トランジスタとPチャネルMOS型トランジスタとを含む増幅回路をリング状に2n1nは任意の自然数段縦続接続したリング発振器と、前記リング発振器に接続され、前記リング発振器を駆動させるNチャネルMOS型トランジスタからなる電流源と、前記リング発振器に注入信号を出力し、前記電流源に前記注入信号の逆相信号を差動信号として出力する差動信号注入回路と、を備え、前記電流源の前記NチャネルMOS型トランジスタのドレインは、前記リング発振器のNチャネルMOS型トランジスタのソースに接続し、前記差動信号注入回路は、前記リング発振器のPチャネルMOS型トランジスタのゲートに前記注入信号を出力し、かつ、前記電流源の前記NチャネルMOS型トランジスタのゲートに前記差動信号を出力する構成を採る。本発明のPLL回路は、基準信号を出力する基準信号発振器と、高周波信号を出力する電圧制御発振器と、前記高周波信号を分周する注入同期型分周器と、前記注入同期型分周器の分周と前記基準信号発振器の出力信号とを比較し、位相と周波数の誤差を出力する位相周波数比較器と、前記位相周波数比較器により検波された位相と周波数の誤差を電流に変換するチャージポンプと、前記電圧制御発振器の制御電圧を生成し、生成した制御電圧を前記電圧制御発振器に出力するループフィルタとを備え、前記制御電圧は、前記位相周波数比較器で検波される誤差が小さくなるように前記電圧制御発振器を制御し、周波数負帰還動作を行うPLL回路であって、前記注入同期型分周器は、上記注入同期型分周器を用いる構成を採る。本発明によれば、動作周波数が広帯域な注入同期型分周器及びPLL回路を実現することができる。また、極めて簡易な回路構成を実現することができ、部品点数が少なく容易に実施できる効果がある。以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態1図6は、本発明の実施の形態1に係る注入同期型分周器の構成を示す回路図である。本実施の形態は、PLL回路に搭載される注入同期型分周器に適用可能である。図6に示すように、注入同期型分周器100は、第1増幅回路141と第2増幅回路142と第3増幅回路143とをリング状に3段縦続接続したリング発振器140と、NチャネルMOS型トランジスタ150と、差動信号注入回路160と、を含む構成である。第1増幅回路141は、NチャネルMOS型トランジスタ111とPチャネルMOS型トランジスタ112とを含む構成である。NチャネルMOS型トランジスタ111は、第3増幅回路143の帰還出力がゲートに入力される。PチャネルMOS型トランジスタ112は、負荷として機能する。第2増幅回路142は、NチャネルMOS型トランジスタ121とPチャネルMOS型トランジスタ122とを含む構成である。NチャネルMOS型トランジスタ121は、第1増幅回路141の出力がゲートに入力される。PチャネルMOS型トランジスタ122は、負荷として機能する。第3増幅回路143は、NチャネルMOS型トランジスタ131とPチャネルMOS型トランジスタ132とを含む構成である。NチャネルMOS型トランジスタ131は、第2増幅回路142の出力がゲートに入力される。PチャネルMOS型トランジスタ132は、負荷として機能する。NチャネルMOS型トランジスタ150のドレインは、NチャネルMOS型トランジスタ111,121,131のソースと接続される。差動信号注入回路160は、各段のPチャネルMOS型トランジスタ112,122,132のゲートに注入信号X1を出力する。差動信号注入回路160は、NチャネルMOS型トランジスタ150のゲートに注入信号X1の逆相信号Y1を差動信号として出力する。PチャネルMOS型トランジスタ112,122,132のソースは、高電位電源Vddに接続される。NチャネルMOS型トランジスタ150のソースは、接地される。第3増幅回路143のNチャネルMOS型トランジスタ131のドレインとPチャネルMOS型トランジスタ132のドレインは結線され、リング発振器140出力となる。このように、本実施の形態の注入同期型分周器100は、非特許文献1の注入同期型分周器10図1が有する動作周波数帯域が狭くなる課題を解決するものである。そこで、本実施の形態の注入同期型分周器100は、図6に示すように、リング発振器140の各段の増幅回路のNチャネルMOS型トランジスタ111、121、131のソースにも信号を入力する。この構成により、寄生容量の影響を小さくすることができる。但し、NチャネルMOS型トランジスタのソースから信号を入力する注入同期型分周器の構成については、特許文献1に開示されている。図7は、特許文献1に記載の注入同期型分周器60の構成を示す回路図である。図7に示すように、注入同期型分周器60は、第4増幅回路71と第5増幅回路72とをリング状に2段縦続接続させたリング発振器70と、差動信号注入回路80と、を含む構成である。第4増幅回路71は、NチャネルBJTBipolarJunctionTransistor型差動トランジスタ対Q11、Q12と、抵抗R11、R12と、を含む構成である。NチャネルBJT型差動トランジスタ対Q11、Q12は、第5増幅回路72の帰還出力がベースに入力される。抵抗R11、R12は、負荷として機能する第5増幅回路72は、NチャネルBJT型差動トランジスタ対Q13、Q14と、抵抗R13、R14とを含む構成である。NチャネルBJT型差動トランジスタ対Q13、Q14は、第4増幅回路71の出力がベースに入力される。抵抗R13、R14は、負荷として機能するリング発振器70は、差動トランジスタ対Q15、Q16を介して定電流源CS1から電流が供給される。差動信号注入回路80は、差動トランジスタ対Q15、Q16のベースに接続され、差動信号が入力される。抵抗R11、R12、R13、R14は、高電位電源Vddに接続される。上記注入同期分周器60の動作について説明する。図8は、上記注入同期型分周器60の出力信号の周波数関係を示す図である。図8に示すように、信号注入回路80からの注入信号が入力されない場合周波数2foに破線の注入信号なしは、リング発振器70の出力には、フリーラン周波数foである発振信号F1’破線が発生する。次に、差動信号注入回路80からの注入信号I1’が周波数2fo付近の信号実線であると、フリーラン周波数fo付近に、出力信号I2’実線が発生する。出力信号I2′実線は、注入信号I1’と発振信号F1’とのミキシングによって、注入信号I1’がダウンコンバートされた信号である。これにより、リング発振器70の発振信号F1’は、出力信号I2’の周波数に引き寄せられて同期する。このように、周波数2fo付近の位相が差動関係にある注入信号I1’を入力することによって、注入信号I1’がダウンコンバートされ、フリーラン周波数fo付近の出力信号I2’となる。このため、1/2分周する周波数分周器として動作することになる。リング発振器70の各段における発振信号F1’の位相関係を図9に示す。図9は、上記リング発振器70の各NチャネルBJT型トランジスタのコレクタ出力における位相関係を示す図である。図9に示すように、2次高調波成分の位相関係は、各段において発振信号F1’を2倍したものになる。このため、1段目に対する2段目の位相関係は、それぞれ0°、±180°の差動となる。つまり、注入信号I1’は、1段目に対して2段目の位相関係は差動であればよく、差動トランジスタ対Q15、Q16を介して入力することができる。このように、特許文献1に記載の注入同期分周器60は、リング発振器70の発振周波数foの偶数倍の周波数信号の位相関係は、1段目と2段目がそれぞれ0°、±180°の差動となる。このため、注入同期分周器60は、発振周波数foの偶数倍の周波数信号を入力することによって、偶数分周器として動作することができる。発振周波数foの偶数倍の周波数信号は、差動信号注入回路80から差動トランジスタ対Q15、Q16を介して、入力される。しかし、リング発振器70の発振周波数foの奇数倍の周波数信号の位相関係は、1段目のNチャネルBJT型トランジスタQ11、Q12と、2段目のNチャネルBJT型トランジスタQ13、Q14とのそれぞれで、異なる位相関係となる。例えば、3foの周波数信号では、Q11、Q12、Q13、Q14の位相関係は、それぞれ、0°、±180°、±270°、±90°となる。したがって、特許文献1に記載の注入同期分周器60は、差動トランジスタ対Q15、Q16を介して、信号を入力することは困難であるので、奇数分周器として動作することは困難である。また、リング発振器70は、増幅回路71、72と定電流源CS1の間に差動トランジスタ対を追加している。リング発振器70が動作するためには、より高電位な電源に接続する必要があり、低電圧化、低消費電力化には適していない。本実施の形態は、非特許文献1の注入同期型分周器10が課題として有する、配線と基板間に発生する寄生容量の影響を小さくし、動作周波数が広帯域な注入同期型分周器を実現する。その上で、本実施の形態は、PチャネルMOS型トランジスタ112、122、132のゲートと、定電流源のNチャネルMOS型トランジスタ150のゲートと、に差動信号を入力する。これにより、注入同期型分周器100は、1つのトランジスタを追加することで構成可能であり、また、低電圧電源でも動作が可能な奇数分周器を実現することができる。次に、本実施の形態の注入同期型分周器100の動作について詳細に説明する。図10は、注入同期型分周器100の注入信号が、出力に伝達するまでに遷移する位相関係を示す図である。図10の信号X1,信号X2,信号Y1,信号Y2,信号Y3,信号Z1は、図6の各部の信号X1,信号X2,信号Y1,信号Y2,信号Y3,信号Z1を示す。図6に示すように、差動信号注入回路160は、信号X1を各段のPチャネルMOS型トランジスタ112,122,132のゲートに出力し、かつ信号X1の逆相の差動信号Y1をNチャネルMOS型トランジスタ150のゲートに出力する。図6及び図10の信号X2,信号Y2,信号Y3は、出力段である第3増幅回路143の各部の信号、信号Z1は注入同期型分周器100の出力信号である。前記図2に示すように、まず、差動信号注入回路160からの注入信号が入力されない周波数3foに破線の注入信号なし場合は、リング発振器140の出力にはフリーラン周波数foである発振信号F1破線と、周波数2foである2次高調波成分F2破線と、周波数3foである3次高調波成分F3破線と、が発生する。次に、差動信号注入回路160からの注入信号I1実線が周波数3fo付近の信号の場合は、注入信号I1が注入同期型分周器100の出力に伝達するまでに遷移する位相関係は、図10に示すように、各段において同じ位相となる。ここでは出力段の位相関係について説明する。リング発振器140のPチャネルMOS型トランジスタ112,122,132のゲートは、差動信号注入回路160から信号X1が入力される。リング発振器140の出力段のPチャネルMOS型トランジスタ132のドレインは、信号X2を出力する。信号X2は、信号X1が反転し、増幅された信号である。また、NチャネルMOS型トランジスタ150のゲートに入力される信号は、信号Y1,信号Y2,信号Y3を経て出力される。各段において、反転を2回繰り返しているため、信号Y3では信号Y1の信号と同相となる。リング発振器140の出力すなわち注入同期型分周器100の出力である信号Z1は、信号X2と信号Y3の和の信号出力である。図10に示すように、信号Z1は、信号X2と信号Y3が同相であるため、加算によって振幅が大きな信号となる。注入同期型分周器100は、出力信号Z1の信号レベルを、信号X2と信号Y3を用いて大きくすることで、出力信号Z1の減衰分を補償することができる。注入信号I1周波数3foと2次高調波成分F2周波数2foとのミキシングによって、フリーラン周波数F1付近foに注入信号I1がダウンコンバートされた出力信号I2が発生する。このため、リング発振器140のフリーラン周波数F1破線は、出力信号I2実線の周波数に引き寄せられて同期する。なお、上記出力信号I2は、図6の出力信号Z1に相当する。ここで、上述したように、注入信号I1は、寄生容量成分が発生しても減衰しにくいため、ダウンコンバートされる出力信号I2の振幅も大きくなり、注入同期型分周器の動作周波数は広帯域化する。図11は、注入同期型分周器100を安定して同期させるために必要な差動信号注入回路160からの注入信号I1の電圧振幅の周波数特性を示す図である。図11に示すように、リング発振器140は、フリーラン周波数foの3倍の周波数付近が、動作可能な注入信号の電圧振幅の最小値となる。リング発振器140は、電圧振幅として200mVppにおいて、約7GHzという広い周波数帯域で動作することが可能である。特に、図4の従来の注入同期型分周器10と比較して分かるように、例えば200mVppでは周波数帯域を約2GHzも拡大することができる。以上のように、本実施の形態によれば、注入同期型分周器100は、第1増幅回路141と第2増幅回路142と第3増幅回路143とをリング状に3段縦続接続したリング発振器140と、NチャネルMOS型トランジスタ150と、差動信号注入回路160とを含む構成である。第1増幅回路141は、NチャネルMOS型トランジスタ111とPチャネルMOS型トランジスタ112とを含む構成である。NチャネルMOS型トランジスタ111は、第3増幅回路143の帰還出力がゲートに入力される。PチャネルMOS型トランジスタ112は、負荷として機能する。第2増幅回路142は、NチャネルMOS型トランジスタ121とPチャネルMOS型トランジスタ122とを含む構成である。NチャネルMOS型トランジスタ121は、第1増幅回路141の出力がゲートに入力される。PチャネルMOS型トランジスタ122は、負荷として機能する。第3増幅回路143は、NチャネルMOS型トランジスタ131とPチャネルMOS型トランジスタ132とを含む構成である。NチャネルMOS型トランジスタ131は、第2増幅回路142の出力がゲートに入力される。PチャネルMOS型トランジスタ132は、負荷として機能する。NチャネルMOS型トランジスタ150のドレインは、各段のNチャネルMOS型トランジスタ111,121,131のソースと接続される。差動信号注入回路160は、各段のPチャネルMOS型トランジスタ112,122,132のゲートに注入信号I1を出力する。差動信号注入回路160は、NチャネルMOS型トランジスタ150のゲートに注入信号I1の逆相信号を差動信号として出力する。すなわち、本実施の形態では、PチャネルMOS型トランジスタ112、122、132のゲートと定電流源のNチャネルMOS型トランジスタ150のゲートとに差動信号を入力する。この構成により、注入同期型分周器100は、差動信号注入回路160と第1のNチャネルMOS型トランジスタ150を用いて注入信号を強め合う。すなわち、図10の信号Z1に示すように、差動信号注入回路160から入力される差動信号は、リング発振器140の出力段において同相となり強め合う。このため、寄生容量の影響を軽減することができ、広帯域な動作周波数を確保することができる。図6では、動作周波数が広帯域な1/3分周する注入同期型分周器を実現することができる。また、注入同期型分周器100は、1つのトランジスタを追加することで構成可能であり、低電圧電源でも動作が可能な奇数分周器を実現することができる。本実施の形態の注入同期型分周器100は、入力が差動信号で、出力がシングル信号では、特に有効であり、回路規模を大きくすることなく、広帯域動作が可能な周波数分周器を実現することができる。また、極めて簡易な回路構成で実現でき、部品点数が少なく容易に実施できる効果がある。なお、本実施の形態では、リング発振器140の段数を3段として説明したが、これに限らず、リング発振器140の段数を2n1段とし、差動信号注入回路160からの注入信号の周波数をリング発振器のフリーラン周波数foのm2n1倍付近とする構成でもよい。例えば、リング発振器の段数を5段とし、差動信号注入回路160は5段のリング発振器の発振周波数のほぼ5倍あるいは10倍の周波数の信号を出力するものでもよい。m2n1分周する注入同期型分周器として動作させることができ、同様な効果を得ることができる。また、本実施の形態では、リング発振器140のPチャネルMOS型トランジスタ112、122、132のゲートのバイアス電圧を制御することで、リング発振器140のフリーラン周波数foを調整することができる。また、リング発振器140は、リング状に奇数段縦続接続されているものであればよく、インバータとして機能させるNAND,NOR構成など、ゲート種類に制限は設けておらず、同様の動作が可能である。実施の形態2図12は、本発明の実施の形態2に係る注入同期型分周器の構成を示す回路図である。図6と同一構成部分には同一符号を付して重複箇所の説明を省略する。図12に示すように、注入同期型分周器200は、図6のリング発振器140説明の便宜上、第1のリング発振器140というと、第1のリング発振器140と同一構成の第2のリング発振器240と、電流源250と、を含む構成である。電流源250は、NチャネルMOS型トランジスタ251,252,253を含む構成である。NチャネルMOS型トランジスタ251,252,253は、第1及び第2のリング発振器140,240の各段のNチャネルMOS型トランジスタのソースをそれぞれ組み合わせてドレインに接続されている。また、注入同期型分周器200は、第1のリング発振器140のPチャネルMOS型トランジスタ112,122,132のゲートに注入信号X1を入力し、かつ第2のリング発振器240のPチャネルMOS型トランジスタ212,222,232のゲートに注入信号X1の逆相信号Y1を差動信号として入力する差動信号注入回路160を含む構成である。第2のリング発振器240は、第1増幅回路241と第2増幅回路242と第3増幅回路243とをリング状に3段縦続接続する。第1増幅回路241は、NチャネルMOS型トランジスタ211とPチャネルMOS型トランジスタ212とを含む構成である。NチャネルMOS型トランジスタ211は、第3増幅回路243の帰還出力をゲートに受ける。PチャネルMOS型トランジスタ212は、負荷である。第2増幅回路242は、NチャネルMOS型トランジスタ221とPチャネルMOS型トランジスタ222とを含む構成である。NチャネルMOS型トランジスタ221は、第1増幅回路241の出力をゲートに受ける。PチャネルMOS型トランジスタ222は、負荷である。第3増幅回路243は、NチャネルMOS型トランジスタ231とPチャネルMOS型トランジスタ232とを含む構成である。NチャネルMOS型トランジスタ231は、第2増幅回路242の出力をゲートに受ける。PチャネルMOS型トランジスタ232は、負荷である。第1及び第2のリング発振器140,240の各段のPチャネルMOS型トランジスタ112,122,132,212,222,232のソースは、高電位電源Vddに接続される。また、電流源250のNチャネルMOS型トランジスタ251,252,253のゲートは、バイアス電圧Vgが供給され、ソースは接地される。第2のリング発振器240の第3増幅回路243のNチャネルMOS型トランジスタ231のドレインとPチャネルMOS型トランジスタ232のドレインは結線され、注入同期型分周器200出力となる。以下、上述のように構成された注入同期型分周器200の動作について説明する。図13は、注入同期型発振器200の注入信号が出力に伝達するまでに遷移する位相関係を示す図である。図13の信号X1,信号X2,信号X3,信号X4,信号Y1,信号Y2,信号Z1は、図12の各部の信号X1,信号X2,信号X3,信号X4,信号Y1,信号Y2,信号Z1を示す。図13に示すように、差動信号注入回路160は、信号X1を第1のリング発振器140の各段のPチャネルMOS型トランジスタ112,122,132のゲートに出力し、かつ信号X1の逆相の差動信号Y1を第2のリング発振器240のPチャネルMOS型トランジスタ212,222,232のゲートに出力する。図12及び図13の信号X2,信号X3は、第1及び第2のリング発振器140,240の第3増幅回路143,243のNチャネルMOS型トランジスタ131,231のソース電位である。また、図12及び図13の信号Y2,信号X4は、出力段である第2のリング発振器240の第3増幅回路243の各部の信号、信号Z1は注入同期型分周器200の出力信号である。前記図2に示すように、まず、差動信号注入回路160からの注入信号が入力されない場合周波数3foに破線の注入信号なしは、第2のリング発振器240の出力にはフリーラン周波数foである発振信号F1破線と、周波数2foである2次高調波成分F2破線と、周波数3foである3次高調波成分F3破線と、が発生する。次に、差動信号注入回路160からの注入信号が周波数3fo付近の注入信号X1,Y1が入力される場合は、注入信号X1,Y1がリング発振器240の出力に伝達するまでに遷移する位相関係は、図13に示され、第2のリング発振器240の各段において同じ位相となる。出力段の位相関係について説明する。第1のリング発振器140のPチャネルMOS型トランジスタ112,122,132のゲートに入力される信号は、信号X1~信号X4を介して出力される。まず、信号X1から信号X2に伝達するまでに位相は2回反転するため位相は変わらない。次に、第1及び第2のリング発振器140,240は、定電流源250により接続され、信号X2と信号X3は差動の関係にあるため位相は反転する。さらに、信号X3から信号X4で位相は反転する。次に、第2のリング発振器240のPチャネルMOS型トランジスタ212,222,232のゲートに入力される信号は、信号Y1、信号Y2を経て出力される。信号Y2では信号Y1の信号が反転し増幅される。以上の結果、第2のリング発振器240の出力には、信号X4と信号Y2の和の信号が出力されるが、信号X4と信号Y2は同相であるため、振幅が大きな信号Z1となる。信号Z1の信号レベルを信号X2と信号Y3を用いて大きくすることで、信号Z1の減衰分を補償することができる。ここでは、出力段のみについて説明したが、全ての段において同様の補償効果がある。寄生成分の影響を軽減できるため、注入同期型分周器の動作周波数は広帯域化する。このように、本実施の形態の注入同期型分周器200は、第1及び第2のリング発振器140,240を、電流源250を用いた差動構成である。このため、注入同期型分周器200は、寄生成分の影響を軽減することができ、動作周波数が広帯域な動作周波数が広帯域な1/3分周する注入同期型分周器を実現することができる。特に、本実施の形態の注入同期型分周器200は、入力信号が差動信号であり、出力信号が差動信号かシングル信号である場合において、特に有効であり、広帯域動作が可能な周波数分周器を実現することができる。なお、本実施の形態では、定電流源250として、NチャネルMOS型トランジスタ251,252,253を用いて説明したが、抵抗又はインダクタを含む受動素子を用いても、注入同期型分周器として動作させることができる。受動素子を用いることで、より簡易で小型な回路構成を実現することができる。また、本実施の形態では、実施の形態1と同様に、第1及び第2のリング発振器140,240の段数を3段として説明したが、本発明はこれに限られず、第1及び第2のリング発振器140,240の段数を2n1段とし、差動信号注入回路160からの注入信号の周波数をリング発振器のフリーラン周波数foのm2n1倍付近とする構成でもよい。これにより、m2n1分周する注入同期型分周器として動作させることができ、同様な効果を得ることができる。また、本実施の形態では、リング発振器140、240のPチャネルMOS型トランジスタ112、122、132、212、222、232のゲートのバイアス電圧を制御することで、リング発振器140、240のフリーラン周波数foを調整することができる。実施の形態3図14は、本発明の実施の形態3に係る注入同期型分周器の構成を示す回路図である。図12と同一構成部分には同一符号を付して重複箇所の説明を省略する。図14に示すように、注入同期型分周器300は、第1のリング発振器140と、第1のリング発振器140と同一構成の第2のリング発振器240と、電流源であるNチャネルMOS型トランジスタ350と、差動信号注入回路160と、を含む構成である。電流源であるNチャネルMOS型トランジスタ350は、第1及び第2のリング発振器140,240の出力段のNチャネルMOS型トランジスタ131,231のソースを組み合わせてドレインに接続されている。差動信号注入回路160は、第1のリング発振器140のPチャネルMOS型トランジスタ112,122,132のゲートに注入信号I1を出力し、かつ、第2のリング発振器240のPチャネルMOS型トランジスタ212,222,232のゲートに注入信号I1の逆相信号を差動信号として出力する。注入同期型分周器300は、図12の注入同期型分周器200に対して、出力段のみに電流源としてのNチャネルMOS型トランジスタ350を接続している構成であることが異なる。以下、上述のように構成された注入同期型分周器300の動作について説明する。基本的な動作は、実施の形態2と同様である。差動信号注入回路160からの注入信号が入力されない場合は、前記図2に示すように、第2のリング発振器240の出力には、フリーラン周波数foである発振信号F1破線と、周波数2foである2次高調波成分F2破線と、周波数3foである3次高調波成分F3破線と、が発生する。次に、差動信号注入回路160からの注入信号が周波数3fo付近の注入信号X1,Y1が入力される場合は、第1のリング発振器140のPチャネルMOS型トランジスタを介した信号と、第2のリング発振器240のPチャネルMOS型トランジスタを介した信号とが、注入同期型分周器300の出力において同相であるため、振幅は大きくなる。注入同期型分周器300の出力における信号の振幅を大きくすることで、寄生容量成分による注入信号の減衰分を補償することができる。すなわち、寄生容量成分によって注入信号が減衰しても、注入同期型分周器300の出力における信号レベルの振幅を大きくすることで、注入信号の減衰分を補償している。ここで、第1及び第2のリング発振器140,240の各段における位相関係には、120°ずつの位相回転が存在する。なお、回転方向をそれぞれ逆方向としても動作可能である。このように、本実施の形態の注入同期型分周器300は、第1及び第2のリング発振器140,240の出力段に電流源350を用いた差動構成である。このため、電流源350として用いるMOSトランジスタの数を減らすことができる。その結果、回路規模を大きくすることなく、寄生成分の影響を軽減することができ、動作周波数が広帯域な1/3分周する注入同期型分周器を実現することができる。本実施の形態の注入同期型分周器300は、入力信号が差動信号であり、出力信号が差動信号かシングル信号である場合において、特に有効であり、回路規模を大きくすることなく広帯域動作が可能な周波数分周器を実現することができる。また、本実施の形態では、第1及び第2のリング発振器140,240の増幅回路のうち、出力段が電流源350を用いて差動構成されているが、これに限らず、出力段以外の他の増幅回路を差動構成としてもよい。設計の自由度を広げる効果が期待できる。なお、本実施の形態では、電流源としてNチャネルMOS型トランジスタ350を用いて説明したが、抵抗又はインダクタを含む受動素子を用いても、注入同期型分周器として動作させることができる。受動素子を用いることで、より簡易で小型な回路構成を実現することができる。また、本実施の形態では、実施の形態1,2と同様に、第1及び第2のリング発振器140,240の段数を3段として説明したが、これに限らず、第1及び第2のリング発振器140,240の段数を2n1段とし、差動信号注入回路160からの注入信号の周波数をリング発振器のフリーラン周波数foのm2n1倍付近とする構成でもよい。m2n1分周する注入同期型分周器として動作させることができ、同様な効果を得ることができる。また、本実施の形態では、リング発振器140、240のPチャネルMOS型トランジスタ112、122、132、212、222、232のゲートのバイアス電圧を制御することで、リング発振器140、240のフリーラン周波数foを調整することができる。実施の形態4図15は、本発明の実施の形態4に係る固定分周回路プリスケーラの構成を示す図である。図15に示すように、固定分周回路400は、図6の注入同期型分周器100と、固定分周器460と、を含む構成である。次に、固定分周回路400の動作について説明する。高周波の差動信号は、注入同期型分周器100によりシングル出力の信号に分周される。そのシングル出力の信号は、固定分周器460により、さらに低周波まで分周される。このように、本実施の形態の固定分周回路400は、固定分周回路の注入同期型分周器100に、実施の形態1の注入同期型分周器100を用いて構成している。注入同期型分周器100の出力と後段の固定分周器460の入力とをシングル出力の信号を用いて構成とすることができるため、動作周波数が広帯域であるだけではなく、小型で低消費電力な固定分周回路を実現することができる。実施の形態5図16は、本発明の実施の形態5に係るPLL回路の構成を示す図である。図16に示すように、PLL回路500は、図6の注入同期型分周器100又は図12の注入同期型分周器200、図14の注入同期型分周器300のいずれかと、基準信号発振器410と、電圧制御発振器420と、位相周波数比較器430と、チャージポンプ440と、ループフィルタ450と、を含む。次に、PLL回路500の動作について説明する。電圧制御発振器420は、高周波信号を出力する。高周波信号は、注入同期型分周器100200,300により低周波まで分周される。位相周波数比較器430は、注入同期型分周器100200,300の分周信号と基準信号発振器410の出力信号とを比較し、位相と周波数の誤差をチャージポンプ440に出力する。チャージポンプ440は、位相周波数比較器430において検波された位相と周波数の誤差を電流に変換し、ループフィルタ450は、電圧制御発振器420の制御電圧を生成する。上記制御電圧は、位相周波数比較器430において検波される誤差が小さくなるように電圧制御発振器420を制御するため、周波数負帰還動作を行うPLL回路として動作する。このように、本実施の形態のPLL回路500は、PLL回路の注入同期型分周器に、実施の形態1乃至3の注入同期型分周器100200,300を用いて構成している。注入同期型分周器100200,300の動作周波数帯域が広帯域であるため、動作周波数が広帯域なPLL回路を実現することができる。また、注入同期型分周器100200,300は奇数分周であり、2分周器と比較して分周数が大きいため、PLL回路としての分周器数を減らすことができ、小型で低消費電力なPLL回路を実現することができる。また、各種のPLL回路にも汎用に使用できるという優れた効果がある。なお、注入同期型分周器100200,300と位相周波数比較器430の間に、固定分周器、又は、プログラマブルカウンタを含む分周器を接続して、低周波まで分周しても同様の効果がある。以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。例えば、上記各実施の形態では、MOSトランジスタを使用した例について説明したが、どのようなMOSトランジスタでもよい。例えば、MISMetalInsulatedSemiconductorトランジスタであってもよい。また、このMISトランジスタは、SOISiliconOnInsulator構造のシリコン基板上に形成されたMISトランジスタでもよい。さらに、バイポーラトランジスタ、Bi-CMOS、又はこれらの組み合わせであってもよい。但し、MOSトランジスタが消費電力の点で有利であることは言うまでもない。また、上記各実施の形態では注入同期型分周器という名称を用いたが、これは説明の便宜上であり、周波数分周器、PLL装置等であってもよいことは勿論である。さらに、上記注入同期型分周器を構成する各回路部、例えばリング発振器のインバータゲートの段数、論理素子の種類などは前述した実施の形態に限られない。当然のことながら、本注入同期型分周器に、各種補償用のトランジスタを付加してもよいことは言うまでもない。2010年1月22日出願の特願2010-012131の日本出願に含まれる明細書、図面及び要約書の開示内容は、すべて本願に援用される。"