主表面を有する炭化珪素層を準備する工程と、前記主表面上に堆積法によってマスク層を形成する工程と、前記マスク層をパターニングする工程と、パターニングされた前記マスク層をマスクとして用いたエッチングによって前記炭化珪素層を部分的に除去することで、側壁を有するゲート溝を形成する工程と、前記ゲート溝の前記側壁上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを備え、前記炭化珪素層は六方晶および立方晶のいずれかの結晶型を有し、前記ゲート溝の前記側壁は、前記炭化珪素層の結晶型が六方晶の場合には実質的に0-33-8面および01-1-4面のいずれか一方を含み、前記炭化珪素層の結晶型が立方晶の場合には実質的に100面を含む、炭化珪素半導体装置の製造方法。前記マスク層を形成する工程は、酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム、および窒化ガリウムから選ばれる1種以上の材料を堆積させることによって行われる、請求項1に記載の炭化珪素半導体装置の製造方法。前記ゲート溝を形成する工程は、熱エッチングを行う工程を含む、請求項1または2に記載の炭化珪素半導体装置の製造方法。前記熱エッチングを行う工程は、前記炭化珪素層に酸素および塩素を含有する反応ガスを接触させながら前記炭化珪素層を加熱することによって行われる、請求項3に記載の炭化珪素半導体装置の製造方法。前記ゲート溝を形成する工程は、前記熱エッチングを行う前に、スパッタリング作用を有するエッチングを行う工程を含む、請求項3または4に記載の炭化珪素半導体装置の製造方法。前記スパッタリング作用を有するエッチングは、反応性イオンエッチングである、請求項5に記載の炭化珪素半導体装置の製造方法。ここで、たとえば結晶型が六方晶の炭化珪素については、面方位が0-33-8となっている面などの、いわゆる半極性面をMOSFETなどの半導体装置のチャネルとして利用すると大きなチャネル移動度を実現できることが従来報告されている。しかし、上述のような半極性面を、トレンチゲート型のMOSFETのチャネルとして形成するつまりゲート溝の側壁を半極性面により構成することは、上述した特許文献1には開示されていない。この公報に開示されているように、溝の側壁を等方性エッチングにより単にテーパ状に加工するのみでは、形成された側壁が正確に上記半極性面とはならない。この場合、形成された半導体装置の特性たとえばチャネル移動度が十分向上しないという問題があった。また上記公報においては、ゲート溝を形成するためのエッチングマスクの具体的な形成方法が開示されていない。本発明者らは、この形成方法が不適切であると、ゲート溝の内面に窪みが生じることで耐圧が低下し得ることを見出した。本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、特性の安定した高品質の半導体装置を得ることができる、半導体装置の製造方法を提供することである。本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。主表面を有する炭化珪素層が準備される。主表面上に堆積法によってマスク層が形成される。マスク層がパターニングされる。パターニングされたマスク層をマスクとして用いたエッチングによって炭化珪素層を部分的に除去することで、側壁を有するゲート溝が形成される。ゲート溝の側壁上にゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。炭化珪素層は六方晶および立方晶のいずれかの結晶型を有し、ゲート溝の側壁は、炭化珪素層の結晶型が六方晶の場合には実質的に0-33-8面および01-1-4面のいずれか一方を含み、炭化珪素層の結晶型が立方晶の場合には実質的に100面を含む。ここで、側壁が実質的に0-33-8面および01-1-4面のいずれか一方を含む、とは、側壁を構成する結晶面が0-33-8面および01-1-4面のいずれか一方となっている場合、および側壁を構成する結晶面について、<1-100>方向における{0-33-8}面または01-1-4面に対するオフ角が-3°以上3°以下の面となっていることを意味する。なお、<1-100>方向における0-33-8面または01-1-4面に対するオフ角とは、<1-100>方向および<0001>方向の張る平面への上記側壁の法線の正射影と、0-33-8面または01-1-4面の法線とのなす角度であり、その符号は、上記正射影が<1-100>方向に対して平行に近づく場合が正であり、上記正射影が<0001>方向に対して平行に近づく場合が負である。また、側壁が実質的に100面を含む、とは、側壁を構成する結晶面が100面となっている場合、および側壁を構成する結晶面が100面から任意の結晶方位において-3°以上3°以下のオフ角を有する結晶面となっている場合を意味する。この製造方法によれば、ゲート溝の側壁が実質的に上記0-33-8面、01-1-4面および100面のいずれか、すなわち安定的な半極性面となっている。このような側壁をチャネルとして利用することで、高品質の半導体装置を製造することができる。さらに、この製造方法によればマスク層が堆積法によって形成されるので、マスク層が熱酸化法によって形成される場合に比して、ゲート溝の内面に窪みが生じることを防止することができる。これにより、この窪みにおいて生じる電界集中に起因した耐圧の低下を避けることができる。好ましくは上記マスク層を形成する工程は、酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム、および窒化ガリウムから選ばれる1種以上の材料を堆積させることによって行われる。これらの材料は高温での耐食性に優れるため、これらの材料から作られたマスク層は、高温下で腐食性雰囲気を用いるエッチング用のマスク層に適している。好ましくはゲート溝を形成する工程は、熱エッチングを行う工程を含む。これにより、上述した面方位を有する側壁を自己形成的に形成することができる。また側壁に加工変質層が形成されることを防止することができる。好ましくは熱エッチングを行う工程は、炭化珪素層に酸素および塩素を含有する反応ガスを接触させながら炭化珪素層を加熱することによって行われる。本発明者らは、炭化珪素層炭化珪素の単結晶層に対して、酸素及び塩素を含有する反応ガスを接触させながら、当該炭化珪素層を加熱することで、炭化珪素においてエッチング速度の最も遅い結晶面が自己形成されるという知見を得た。そして、反応ガスの組成たとえば酸素と塩素との割合や加熱温度を調節することで、上述した0-33-8面、01-1-4面または100面を自己形成できることを見出した。好ましくはゲート溝を形成する工程は、熱エッチングを行う前に、スパッタリング作用を有するエッチングを行う工程を含む。より好ましくはスパッタリング作用を有するエッチングは、反応性イオンエッチングである。これにより、マスク層の開口パターン中に残渣が発生していた場合であっても、この残渣は、スパッタリング作用を有するエッチングにおいて炭化珪素層の一部とともに除去される。このため、その後の熱エッチングの際には当該残渣は既に除去されている。よって上記残渣に起因した熱エッチングのばらつきを抑えることができる。本発明によれば、特性の安定した高品質の半導体装置を得ることができる以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中における結晶学的説明においては、個別方位を[]、集合方位を<>、個別面を、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、-バーを数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。実施の形態1図1を参照して、本発明による半導体装置は、傾斜した側壁を有するゲート溝を利用した縦型のデバイスである縦型MOSFETである。この半導体装置は、n型の導電型を有する基板1と、基板1の主表面図中、上面上にエピタキシャルに形成された炭化珪素層とを有する。基板1は結晶型が六方晶の炭化珪素あるいは結晶型が立方晶の炭化珪素からなる。これに対応して、基板1上にエピタキシャルに形成される炭化珪素層も、結晶型が六方晶の炭化珪素あるいは結晶型が立方晶の炭化珪素からなる。炭化珪素層は、導電型がn型であるエピタキシャル層である耐圧保持層2と、導電型がp型であるp型ボディ層3と、導電型がn型であるn型ソースコンタクト層4と、導電型がp型であるコンタクト領域5とを有する。また半導体装置は、ゲート絶縁膜8と、ゲート電極9と、層間絶縁膜10と、ソース電極12と、ソース配線電極13と、ドレイン電極14と、裏面保護電極15とを有する。耐圧保持層2は、基板1の一方の主表面上に形成されている。耐圧保持層2上にはp型ボディ層3が形成されている。p型ボディ層3上には、n型ソースコンタクト層4が形成されている。このn型ソースコンタクト層4に取り囲まれるように、p型のコンタクト領域5が形成されている。n型ソースコンタクト層4、p型ボディ層3および耐圧保持層2を部分的に除去することによりゲート溝6が形成されている。ゲート溝6の側壁は基板1の主表面図中、上面に対して傾斜している。言い換えると、ゲート溝6の側壁は炭化珪素層の主表面図中、上面に対して傾斜している。炭化珪素層の、傾斜した側壁により囲まれた凸部n型ソースコンタクト層4およびコンタクト領域5の上部の平面形状は、基板1の結晶型が六方晶である場合にはたとえば六角形になっていてもよい。また、基板1の結晶型が立方晶である場合、上記凸部の平面形状はたとえば四角形状となっていてもよい。ゲート溝6の側壁および底壁上にはゲート絶縁膜8が形成されている。このゲート絶縁膜8はn型ソースコンタクト層4の上部表面上にまで延在している。このゲート絶縁膜8上であって、ゲート溝6の内部を充填するようにゲート電極9が形成されている。ゲート電極9の上部表面は、ゲート絶縁膜8においてn型ソースコンタクト層4の上部表面上に位置する部分の上面とほぼ同じ高さになっている。ゲート絶縁膜8のうちn型ソースコンタクト層4の上部表面上に延在する部分と、ゲート電極9とを覆うように、層間絶縁膜10が形成されている。層間絶縁膜10とゲート絶縁膜8の一部とを除去することにより、n型ソースコンタクト層4の一部とp型のコンタクト領域5とを露出するように開口部11が形成されている。この開口部11の内部を充填するとともに、p型のコンタクト領域5およびn型ソースコンタクト層4の一部と接触するようにソース電極12が形成されている。ソース電極12の上部表面と接触するとともに、層間絶縁膜10の上部表面上に延在するようにソース配線電極13が形成されている。また、基板1において耐圧保持層2が形成された主表面とは反対側の裏面上には、ドレイン電極14が形成されている。このドレイン電極14はオーミック電極である。このドレイン電極14において、基板1と対向する面とは反対側の面上に裏面保護電極15が形成されている。図1に示した半導体装置においては、ゲート溝6の側壁が傾斜するとともに、当該側壁は、p型ボディ層3などを構成する炭化珪素の結晶型が六方晶の場合には実質的に0-33-8面および01-1-4面のいずれか一方となっている。また、p型ボディ層3などを構成する炭化珪素の結晶型が立方晶の場合には、当該ゲート溝6の傾斜した側壁は実質的に100面となっている。図1から分かるように、これらのいわゆる半極性面となっている側壁を半導体装置の能動領域であるチャネル領域として利用することができる。そして、これらの側壁は安定な結晶面であるため、当該側壁をチャネル領域に利用した場合、他の結晶面たとえば0001面をチャネル領域に利用した場合より、リーク電流を十分低減できるとともに、高い耐圧を得ることができる。次に、図1に示した半導体装置の動作について簡単に説明する。図1を参照して、ゲート電極9にしきい値以下の電圧を与えた状態、すなわちオフ状態では、p型ボディ層3と導電型がn型である耐圧保持層2との間が逆バイアスとなり、非導通状態となる。一方、ゲート電極9に正の電圧を印加すると、p型ボディ層3においてゲート絶縁膜8と接触する領域の近傍であるチャネル領域において、反転層が形成される。その結果、n型ソースコンタクト層4と耐圧保持層2とが電気的に接続された状態となる。この結果、ソース電極12とドレイン電極14との間に電流が流れる。次に、図2~図11を参照して、図1に示した本発明による半導体装置の製造方法を説明する。まず、図2を参照して、炭化珪素からなる基板1の主表面上に、導電型がn型である炭化珪素のエピタキシャル層を形成する。当該エピタキシャル層は耐圧保持層2となる部分を含む。耐圧保持層2を形成するためのエピタキシャル成長は、たとえば原料ガスとしてシランSiH4とプロパンC3H8との混合ガスを用い、キャリアガスとしてたとえば水素ガスH2を用いたCVD法により実施することができる。また、このとき導電型がn型の不純物としてたとえば窒素NやリンPを導入することが好ましい。この耐圧保持層2のn型不純物の濃度は、たとえば5×1015cm3以上5×1016cm3以下とすることができる。次に、耐圧保持層2の上部表面層にイオン注入を行なうことにより、p型ボディ層3およびn型ソースコンタクト層4を形成する。p型ボディ層3を形成するためのイオン注入においては、たとえばアルミニウムAlなどの導電型がp型の不純物をイオン注入する。このとき、注入するイオンの加速エネルギーを調整することによりp型ボディ層3が形成される領域の深さを調整することができる。次に導電型がn型の不純物を、p型ボディ層3が形成された耐圧保持層2へイオン注入することにより、n型ソースコンタクト層4を形成する。n型の不純物としてはたとえばリンなどを用いることができる。このようにして、図3に示す構造を得る。次に、図4に示すように、n型ソースコンタクト層4上に、すなわち炭化珪素層の主表面図中、上面上に、マスク層17が堆積法によって形成される。ここで堆積法とは、形成される膜の材料のすべてが外部から供給されることを特徴とする方法である。よって堆積法は、熱酸化法、すなわち、膜が形成されることになる領域に既に存在していた元素を材料の一部として利用する方法を含まない。堆積法としては、たとえば、CVDChemicalVaporDeposition法、スパッタ法、または抵抗加熱型蒸着法を用いることができる。好ましくは、マスク層17を形成する工程は、酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム、および窒化ガリウムから選ばれる1種以上の材料を堆積させることによって行われる。次に、図5に示すように、マスク層17がパターニングされる。マスク層17のパターニングは、たとえばフォトリソグラフィ法によって行われ得る。なお、マスク層17の開口パターンの幅は、たとえば0.1μm以上2μm以下である。次に、パターニングされたマスク層17をマスクとして用いたエッチングによって炭化珪素層を部分的に除去することで、側壁を有するゲート溝6図1が形成される。具体的には、以下の工程が行われる。まず、図6に示すように、マスク層17をマスクとして用いて、n型ソースコンタクト層4、p型ボディ層3および耐圧保持層2の一部を、スパッタリング作用物理的エッチング作用を有するエッチングにより除去する。このようなエッチング方法としては、たとえば、イオンミリングまたは、反応性イオンエッチングRIE、特に誘導結合プラズマICPRIEを用いることができる。具体的には、たとえば反応ガスとしてSF6またはSF6とO2との混合ガスを用いたICP-RIEを用いることができる。このようなエッチングにより、図1のゲート溝6が形成されるべき領域に、ゲート溝6の形成に先立って、その側壁が基板1の主表面に対してほぼ垂直な縦溝16が形成される。次に、図7に示すように、熱エッチングが行われる。具体的には、炭化珪素層に反応ガスを接触させながら炭化珪素層を加熱する処理が行われる。これにより耐圧保持層2、p型ボディ層3およびn型ソースコンタクト層4において所定の結晶面が表出させられる。言い換えると、図6に示した縦溝16の側壁に対して熱エッチングを行なうことにより、図7に示すように基板1の主表面に対して傾斜した側壁20を有するゲート溝6を形成することができる。所定の結晶面を形成するために好ましくは反応性ガスとして酸素ガスと塩素ガスとの混合ガスが用いられる。混合ガスの供給において、塩素の流量に対する酸素の流量の比率は、好ましくは0.1以上以上2.0以下とされ、より好ましくは0.25以上とされる。なお反応ガスは、上述した塩素ガスと酸素ガスとに加えてキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素N2ガス、アルゴンガス、ヘリウムガスなどを用いることができる。また熱エッチングにおける熱処理温度は、好ましくは700°C以上1200°C以下とされる。熱処理温度を700°C以上とすることで、SiCのエッチング速度70μm/hr程度を確保し得る。下限温度は、より好ましくは800°C以上とされ、さらに好ましくは900°C以上とされる。上限温度は、より好ましくは1100°C以下とされ、さらに好ましくは1000°C以下とされる。また、この場合にマスク層17の材料として酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム、または窒化ガリウムを用いると、マスク層17の材料に対するSiCのエッチング選択比を極めて大きくすることができるので、SiCのエッチング中のマスク層17の消耗を抑制することができる。なお、この側壁20に表出する結晶面はたとえば0-33-8面となっている。つまり、上述した条件のエッチングにおいては、エッチング速度の最も遅い結晶面である0-33-8面がゲート溝6の側壁20として自己形成される。この結果、図7に示すような構造を得る。なお、側壁20を構成する結晶面は01-1-4面となっていてもよい。また、耐圧保持層2などを構成する炭化珪素の結晶型が立方晶である場合には、側壁20を構成する結晶面は100面であってもよい。好ましくは、0-33-8面としては0-33-8面が用いられ、また01-1-4面としては01-1-4面が用いられる。なお、縦溝16の側壁に加工変質層が存在していた場合、上記熱エッチング工程の時間を十分長くすることにより当該加工変質層は除去され得る。変質層の除去をより確実にするためには、縦溝16の側壁に対する熱エッチングを0.1μm以上の深さに渡って行うことが好ましい。次に、マスク層17をエッチングなど任意の方法により除去する。以上によりゲート溝6が形成される。その後、ゲート溝6の内部からn型ソースコンタクト層4の上部表面上にまで延在するように、所定のパターンを有するレジスト膜図示せずを、フォトリソグラフィ法を用いて形成する。レジスト膜としては、ゲート溝6の底部およびn型ソースコンタクト層4の上部表面の一部に開口パターンが形成されているものを用いる。そして、このレジスト膜をマスクとして用いて、導電型がp型の不純物をイオン注入することにより、ゲート溝6の底部に電界緩和領域7を形成し、n型ソースコンタクト層4の一部領域に導電型がp型のコンタクト領域5を形成する。その後レジスト膜を除去する。この結果、図8に示すような構造を得る。そして、上述したイオン注入により注入された不純物を活性化するための活性化アニール工程を実施する。この活性化アニール工程においては、炭化珪素からなるエピタキシャル層の表面に特にキャップ層を形成することなくアニール処理を実施する。ここで、発明者らは、上述した0-33-8面については、キャップ層などの保護膜を表面に形成することなく活性化アニール処理を行なっても表面性状が劣化することがなく、十分な表面平滑性を維持できることを見出した。このため、従来必要と考えられていた活性化アニール処理前の保護膜キャップ層の形成工程を省略して、直接活性化アニール工程を実施している。なお、上述したキャップ層を形成したうえで活性化アニール工程を実施してもよい。また、たとえばn型ソースコンタクト層4およびp型のコンタクト領域5の上部表面上のみにキャップ層を設けた構成として、活性化アニール処理を実施してもよい。次に、図9に示すように、ゲート溝6の内部からn型ソースコンタクト層4およびp型のコンタクト領域5の上部表面上にまで延在するようにゲート絶縁膜8を形成する。これにともなって、ゲート溝6の側壁上にゲート絶縁膜が形成される。ゲート絶縁膜8としては、たとえば炭化珪素からなるエピタキシャル層を熱酸化することにより得られる酸化膜酸化ケイ素膜を用いることができる。次に、図10に示すように、ゲート溝6の内部を充填するように、ゲート絶縁膜8上にゲート電極9が形成される。ゲート電極9の形成方法としては、たとえば以下のような方法を用いることができる。まず、ゲート絶縁膜8上において、ゲート溝6の内部およびp型のコンタクト領域5上の領域にまで延在するゲート電極となるべき導電体膜を、スパッタリング法などを用いて形成する。導電体膜の材料としては導電性を有する材料であれば金属など任意の材料を用いることができる。その後、エッチバックあるいはCMPChemicalMechanicalPolishing法など任意の方法を用いて、ゲート溝6の内部以外の領域に形成された導電体膜の部分を除去する。この結果、ゲート溝6の内部を充填するような導電体膜が残存し、当該導電体膜によりゲート電極9が構成される。次に、ゲート電極9の上部表面、およびp型のコンタクト領域5上において露出しているゲート絶縁膜8の上部表面上を覆うように層間絶縁膜10図11参照を形成する。層間絶縁膜としては、絶縁性を有する材料であれば任意の材料を用いることができる。そして、層間絶縁膜10上に、パターンを有するレジスト膜を、フォトリソグラフィ法を用いて形成する。当該レジスト膜図示せずにはp型のコンタクト領域5上に位置する領域に開口パターンが形成されている。そして、このレジスト膜をマスクとして用いて、エッチングにより層間絶縁膜10およびゲート絶縁膜8を部分的にエッチングにより除去する。この結果、層間絶縁膜10およびゲート絶縁膜8には開口部11図11参照が形成される。この開口部11の底部においては、p型のコンタクト領域5およびn型ソースコンタクト層4の一部が露出した状態となる。その後、当該開口部11の内部を充填するとともに、上述したレジスト膜の上部表面上を覆うようにソース電極12図11参照となるべき導電体膜を形成する。その後、薬液などを用いてレジスト膜を除去することにより、レジスト膜上に形成されていた導電体膜の部分を同時に除去するリストオフ。この結果、開口部11の内部に充填された導電体膜によりソース電極12を形成できる。このソース電極12はp型のコンタクト領域5およびn型ソースコンタクト層4とオーミック接触したオーミック電極である。また、基板1の裏面側耐圧保持層2が形成された主表面と反対側の表面側に、ドレイン電極14図11参照を形成する。ドレイン電極14としては、基板1とオーミック接触が可能な材料であれば任意の材料を用いることができる。このようにして、図11に示す構造を得る。その後、ソース電極12の上部表面に接触するとともに、層間絶縁膜10の上部表面上に延在するソース配線電極13図1参照、およびドレイン電極14の表面に形成された裏面保護電極15図1参照をそれぞれスパッタリング法などの任意の方法を用いて形成する。この結果、図1に示す半導体装置を得ることができる。次に比較例の製造方法について説明する。本比較例においては、堆積法によるマスク層17図4が形成される代わりに、熱酸化法によってマスク層17Z図12が形成される。炭化珪素層には貫通転位などの結晶欠陥DFが存在することがあり、この場合、結晶欠陥DFの箇所において熱酸化の進行が速くなる。この結果、マスク層17Zに、炭化珪素層を侵食する突起P1図13が形成される。突起P1およびその周辺がマスク層17Zのパターニングによってマスク層17Zの開口部とされると、突起P1に対応して炭化珪素層にくぼみP2図14が形成される。このくぼみP2は、エッチングを経ても残存し、その結果、半導体装置の、ゲート絶縁膜8に被覆されたゲート電極9に突起P3が形成される。この突起P3の箇所には、半導体装置の使用中に電界集中が生じやすく、この結果、半導体装置の耐圧が低下してしまう。これに対して本実施の形態によれば、マスク層17図4が堆積法によって形成されるので、上記比較例と異なり、マスク層17が形成される際にマスク層17が炭化珪素層を侵食することがない。よって比較例において生じ得る耐圧の低下を避けることができる。次に、図16および図17を参照して、図1に示した本発明による半導体装置の製造方法の変形例を説明する。この変形例では、まず図2~図6に示した工程を実施する。その後、図6に示したマスク層17を除去する。次に、縦溝16の内部からn型ソースコンタクト層4の上部表面上にまで延在するように珪素からなるSi被膜21図16参照を形成する。この状態で、熱処理を行なうことにより、縦溝16の内周面およびn型ソースコンタクト層4の上部表面のSi被膜21と接触した領域において炭化珪素の再構成が起きる。このようにして、図16に示すように、溝の側壁が所定の結晶面0-33-8面となるように炭化珪素の再構成層22が形成される。この結果、図16に示すような構造を得る。この後、残存しているSi被膜21を除去する。Si被膜21の除去方法としては、たとえばHNO3とHF等の混合液ガスを用いたエッチングを用いることができる。その後、さらに上述した再構成層22をエッチングにより除去する。再構成層22を除去するためのエッチングとしては、ICP-RIEを用いることができる。この結果、図17に示すように傾斜した側壁を有するゲート溝6を形成できる。この後、先に説明した図8~図11に示した工程を実施することにより、図1に示した半導体装置を得ることができる。次に、図18を参照して、図1に示した半導体装置の変形例を説明する。図18に示した半導体装置は、基本的には図1に示した半導体装置と同様の構成を備えるが、ゲート溝6の形状が図1に示した半導体装置とは異なっている。具体的には、図18に示した半導体装置では、ゲート溝6の断面形状がV字状となっている。また、異なる観点から言えば、図18に示した半導体装置のゲート溝6は、基板1の主表面に対して傾斜し互いに対向する側壁が、その下部で直接接続された状態になっている。ゲート溝6の底部対向する側壁の下部が互いに接続された部分には、電界緩和領域7が形成されている。このような構成の半導体装置によっても、図1に示した半導体装置と同様の効果を得ることができる。さらに、図18に示した半導体装置では、ゲート溝6において図1に示したような平坦な底面が形成されていないため、図18に示したゲート溝6の幅は図1に示したゲート溝6の幅より狭くなっている。この結果、図18に示した半導体装置では、図1に示した半導体装置よりサイズを小さくすることが可能であり、半導体装置の微細化および高集積化に有利である。実施の形態2図19を参照して、本発明による半導体装置の実施の形態2を説明する。図19を参照して、本発明による半導体装置は、傾斜した側壁を有するゲート溝を利用した縦型のデバイスであるIGBTである。図19に示した半導体装置は、p型の導電型を有する基板31と、基板31の主表面図中、上面上にエピタキシャルに形成された炭化珪素層とを有する。基板31は、結晶型が六方晶の炭化珪素あるいは結晶型が立方晶の炭化珪素からなる。これに対応して、基板31上にエピタキシャルに形成される炭化珪素層も、結晶型が六方晶の炭化珪素あるいは結晶型が立方晶の炭化珪素からなる。炭化珪素層は、導電型がp型であるバッファ層としてのp型エピタキシャル層36と、導電型がn型である耐圧保持層としてのn型エピタキシャル層32と、導電型がp型であるウェル領域に対応するp型半導体層33と、導電型がn型であるn型エミッタコンタクト層34と、導電型がp型であるコンタクト領域35とを有する。また半導体装置は、ゲート絶縁膜8と、ゲート電極9と、層間絶縁膜10と、エミッタ電極42と、エミッタ配線電極43と、コレクタ電極44と、裏面保護電極15とを有する。p型エピタキシャル層36は、基板31の一方の主表面上に形成されている。p型エピタキシャル層36上にはn型エピタキシャル層32が形成されている。n型エピタキシャル層32上にはp型半導体層33が形成されている。p型半導体層33上には、n型エミッタコンタクト層34が形成されている。このn型エミッタコンタクト層34に取り囲まれるように、p型のコンタクト領域35が形成されている。n型エミッタコンタクト層34、p型半導体層33およびn型エピタキシャル層32を部分的に除去することによりゲート溝6が形成されている。ゲート溝6の側壁は基板31の主表面に対して傾斜している。言い換えると、ゲート溝6の側壁は炭化珪素層の主表面図中、上面に対して傾斜している。傾斜した側壁により囲まれた凸部上部表面上にエミッタ電極42が形成された凸形状部の平面形状は、基板31の結晶型が六方晶である場合にはたとえば六角形になっていてもよい。また、基板31の結晶型が立方晶である場合、上記凸部の平面形状はたとえば四角形状となっていてもよい。ゲート溝6の側壁および底壁上にはゲート絶縁膜8が形成されている。このゲート絶縁膜8はn型エミッタコンタクト層34の上部表面上にまで延在している。このゲート絶縁膜8上であって、ゲート溝6の内部を充填するようにゲート電極9が形成されている。ゲート電極9の上部表面は、ゲート絶縁膜8においてn型エミッタコンタクト層34の上部表面上に位置する部分の上面とほぼ同じ高さになっている。ゲート絶縁膜8のうちn型エミッタコンタクト層34の上部表面上に延在する部分とゲート電極9とを覆うように層間絶縁膜10が形成されている。層間絶縁膜10とゲート絶縁膜8の一部とを除去することにより、n型エミッタコンタクト層34の一部とp型のコンタクト領域35とを露出するように開口部11が形成されている。この開口部11の内部を充填するとともに、p型のコンタクト領域35およびn型エミッタコンタクト層34の一部と接触するようにエミッタ電極42が形成されている。エミッタ電極42の上部表面と接触するとともに、層間絶縁膜10の上部表面上に延在するようにエミッタ配線電極43が形成されている。また、基板1においてn型エピタキシャル層32が形成された主表面とは反対側の裏面上には、図1に示した半導体装置と同様に、コレクタ電極44および裏面保護電極15が形成されている。図19に示した半導体装置においても、図1に示した半導体装置と同様に、ゲート溝6の側壁が傾斜するとともに、当該側壁は、p型半導体層33などを構成する炭化珪素の結晶型が六方晶の場合には実質的に0-33-8面および01-1-4面のいずれか一方となっている。また、p型半導体層33などを構成する炭化珪素の結晶型が立方晶の場合には、当該ゲート溝6の傾斜した側壁は実質的に100面となっている。この場合も、図1に示した半導体装置と同様の効果を得ることができる。次に、図19に示した半導体装置の動作を簡単に説明する。ゲート電極9に負の電圧を印加し、当該負の電圧が閾値を超えると、ゲート電極9側方のゲート絶縁膜8に接するp型半導体層33のゲート溝6に対向する端部領域チャネル領域に反転層が形成され、n型エミッタコンタクト層34と耐圧保持層であるn型エピタキシャル層32とが電気的に接続される。これにより、n型エミッタコンタクト層34から耐圧保持層であるn型エピタキシャル層32に電子が注入され、これに対応して基板31からバッファ層であるp型エピタキシャル層36を介して正孔がn型エピタキシャル層32に供給される。その結果、n型エピタキシャル層32に伝導度変調が生じることで、エミッタ電極42コレクタ電極44間の抵抗が顕著に低下する。すなわちIGBTがオン状態となる。一方、ゲート電極9に印加される上記負の電圧が閾値以下の場合、上記チャネル領域に反転層が形成されないため、n型エピタキシャル層32とp型半導体層33との間が、逆バイアスの状態に維持される。その結果、IGBTがオフ状態となり、電流は流れない。図20~図27を参照して、本発明による半導体装置の実施の形態2の製造方法を説明する。まず、図20を参照して、炭化珪素からなる基板31の主表面上に、導電型がp型であって炭化珪素からなるp型エピタキシャル層36を形成する。そして、p型エピタキシャル層36上に導電型がn型である炭化珪素のn型エピタキシャル層32を形成する。当該n型エピタキシャル層32は耐圧保持層となる。p型エピタキシャル層36およびn型エピタキシャル層32を形成するためのエピタキシャル成長は、たとえば原料ガスとしてシランSiH4とプロパンC3H8との混合ガスを用い、キャリアガスとしてたとえば水素ガスH2を用いたCVD法により実施することができる。また、このとき、導電型がp型の不純物としては、たとえばアルミニウムAlなどを導入し、導電型がn型の不純物としてたとえば窒素NやリンPを導入することが好ましい。次に、n型エピタキシャル層32の上部表面層にイオン注入を行なうことにより、p型半導体層33およびn型エミッタコンタクト層34を形成する。p型半導体層33を形成するためのイオン注入においては、たとえばアルミニウムAlなどの導電型がp型の不純物をイオン注入する。このとき、注入するイオンの加速エネルギーを調整することによりp型半導体層33が形成される領域の深さを調整することができる。次に導電型がn型の不純物を、p型半導体層33が形成されたn型エピタキシャル層32へイオン注入することにより、n型エミッタコンタクト層34を形成する。n型の不純物としてはたとえばリンなどを用いることができる。このようにして、図21に示す構造を得る。次に、図22に示すように、n型エミッタコンタクト層34の上部表面上にマスク層17を形成する。マスク層17として、たとえばシリコン酸化膜などの絶縁膜を用いることができる。マスク層17の形成方法としては、図6において説明したマスク層17の製造方法と同様の方法を用いることができる。この結果、図6に示した縦溝16が形成されるべき領域に開口パターンを有するマスク層17が形成される。そして、このマスク層17をマスクとして用いて、n型エミッタコンタクト層34、p型半導体層33およびn型エピタキシャル層32の一部をエッチングにより除去する。エッチングの方法などは、図6に示した工程と同様の方法を用いることができる。このようにして、図22に示す構造を得る。次に、n型エピタキシャル層32、p型半導体層33およびn型エミッタコンタクト層34において所定の結晶面を表出させる熱エッチング工程を実施する。この熱エッチング工程の条件は、図7を参照して説明した熱エッチング工程の条件と同様の条件を用いることができる。この結果、図23に示すように基板31の主表面に対して傾斜した側壁20を有するゲート溝6を形成することができる。なお、側壁20に表出する結晶面の面方位はたとえば0-33-8となっている。このようにして、図23に示すような構造を得る。次に、マスク層17をエッチングなど任意の方法により除去する。その後、図8に示した工程と同様に、ゲート溝6の内部からn型エミッタコンタクト層34の上部表面上にまで延在するように、所定のパターンを有するレジスト膜図示せずを、フォトリソグラフィ法を用いて形成する。レジスト膜としては、ゲート溝6の底部およびn型エミッタコンタクト層34の上部表面の一部に開口パターンが形成されているものを用いる。そして、このレジスト膜をマスクとして用いて、導電型がp型の不純物をイオン注入することにより、ゲート溝6の底部に電界緩和領域7を形成し、n型エミッタコンタクト層34の一部領域に導電型がp型のコンタクト領域35を形成する。その後レジスト膜を除去する。この結果、図24に示すような構造を得る。そして、上述したイオン注入により注入された不純物を活性化するための活性化アニール工程を実施する。この活性化アニール工程においては、すでに説明した本発明の実施の形態1の場合と同様に、炭化珪素からなるエピタキシャル層の表面具体的にはゲート溝6の側壁20上に特にキャップ層を形成することなくアニール処理を実施する。なお、上述したキャップ層を形成したうえで活性化アニール工程を実施してもよい。また、たとえばn型エミッタコンタクト層34およびp型のコンタクト領域35の上部表面上のみにキャップ層を設けた構成として、活性化アニール処理を実施してもよい。次に、図25に示すように、ゲート溝6の内部からn型エミッタコンタクト層34およびp型のコンタクト領域5の上部表面上にまで延在するようにゲート絶縁膜8を形成する。ゲート絶縁膜8の材質や形成方法は、図9におけるゲート絶縁膜8の材質や形成方法と同様である。このようにして、図25に示す構造を得る。次に、図26に示すように、ゲート溝6の内部を充填するように、ゲート絶縁膜8上にゲート電極9を形成する。ゲート電極9の形成方法としては、図10に示したゲート電極9の形成方法と同様の形成方法を用いることができる。このようにして、図26に示す構造を得る。次に、ゲート電極9の上部表面、およびp型のコンタクト領域35上において露出しているゲート絶縁膜8の上部表面上を覆うように層間絶縁膜10図27参照を形成する。層間絶縁膜10としては、絶縁性を有する材料であれば任意の材料を用いることができる。そして、図11に示した工程と同様に、層間絶縁膜10およびゲート絶縁膜8には開口部11図27参照が形成される。当該開口部11の形成方法は、図11における開口部の形成方法と同様である。この開口部11の底部においては、p型のコンタクト領域35およびn型エミッタコンタクト層34の一部が露出した状態となる。その後、図11において説明した方法と同様の方法を用いて、開口部11の内部に充填された導電体膜によりエミッタ電極42を形成する。このエミッタ電極42はp型のコンタクト領域35およびn型エミッタコンタクト層34とオーミック接触したオーミック電極である。また、基板31の裏面側n型エピタキシャル層32が形成された主表面と反対側の表面側に、コレクタ電極44図27参照を形成する。コレクタ電極44としては、基板1とオーミック接触が可能な材料であれば任意の材料を用いることができる。このようにして、図27に示す構造を得る。その後、エミッタ電極42の上部表面に接触するとともに、層間絶縁膜10の上部表面上に延在するエミッタ配線電極43図19参照、およびコレクタ電極44の表面に形成された裏面保護電極15図19参照をそれぞれスパッタリング法などの任意の方法を用いて形成する。この結果、図19に示す半導体装置を得ることができる。次に、図28を参照して、図19に示した半導体装置の変形例を説明する。図28に示した半導体装置は、基本的には図19に示した半導体装置と同様の構成を備えるが、ゲート溝6の形状が図19に示した半導体装置とは異なっている。具体的には、図28に示した半導体装置では、ゲート溝6の断面形状が図18に示した半導体装置と同様に、V字状となっている。ゲート溝6の底部対向する側壁の下部が互いに接続された部分には、電界緩和領域7が形成されている。このような構成の半導体装置によっても、図19に示した半導体装置と同様の効果を得ることができる。さらに、図28に示した半導体装置では、ゲート溝6において図19に示したような平坦な底面が形成されていないため、図28に示したゲート溝6の幅は図19に示したゲート溝6の幅より狭くなっている。この結果、図28に示した半導体装置では、図19に示した半導体装置よりサイズを小さくすることが可能であり、半導体装置の微細化および高集積化に有利である。なお、上記実施の形態1または2において、マスク層の開口パターンの形状は、線状たとえばストライプ状、あるいは曲線状など任意の形状とすることができる。たとえば、マスク層の形状として平面形状が正六角形の複数の島状パターンが、開口パターンを介して整列配置されているたとえば三角格子を形成するように配置されるようにしてもよい。さらに、島状パターンの平面形状は正六角形以外の任意の形状たとえば多角形状、円形状、楕円形状などであってもよい。またマスク層17が炭化珪素層の主表面上に残存した状態で熱エッチングを行なってもよい。この場合、熱エッチングを行なうときに、炭化珪素層の主表面であって縦溝16に隣接する領域をマスク層17が覆った状態となるので、当該熱エッチングによって炭化珪素層の主表面がダメージを受けることを防止できる。なお本明細書において、ゲート溝6の側壁20が上記0-33-8面、01-1-4面および100面のいずれかになっているという場合には、当該ゲート溝6の側壁を構成する結晶面が複数存在し、それらの複数の結晶面に上記0-33-8面、01-1-4面および100面のいずれかが含まれる、という場合を含んでいる。以下、ゲート溝6の側壁が0-33-8面となっている場合を例にして具体的に説明する。本発明において0-33-8面とは、図29に示すように、微視的には、たとえばゲート溝6の側壁において、面方位0-33-8を有する面56a第1の面と、面56aにつながりかつ面56aの面方位と異なる面方位を有する面56b第2の面とが交互に設けられることによって構成された、化学的に安定な面も含む。ここで微視的とは、原子間隔の2倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。好ましくは面56bは面方位0-11-1を有する。また、図29における面56bの長さ幅は、たとえばSi原子またはC原子の原子間隔の2倍であってもよい。また、溝の側壁が01-1-4面となっている場合を例にして説明すれば、本発明において01-1-4面とは、図29に示すように、微視的には、面方位01-1-4を有する面56a第1の面と、面56aにつながりかつ面56aの面方位と異なる面方位を有する面56b第2の面とが交互に設けられることによって構成された、化学的に安定な面も含む。また、溝の側壁が100面となっている場合を例にして説明すれば、本発明において100面とは、図29に示すように、微視的には、面方位100を有する面56a第1の面と、面56aにつながりかつ面56aの面方位と異なる面方位を有する面56b第2の面とが交互に設けられることによって構成された、化学的に安定な面も含む。またゲート溝6の側壁は、六方晶系の炭化珪素における6回対称となる等価な面方位のうちの少なくとも2面を含んでいてもよい。本発明の効果を確認するため、以下のような実験を行なった。試料試料1~3を形成するための炭化珪素からなる基板を3枚準備した。なお、当該基板の主表面は、0001面からのオフ角が8°となっている。そして、当該基板の主表面上に、炭化珪素のエピタキシャル層を形成した。当該エピタキシャル層の厚みは10μmとした。そして、当該エピタキシャル層の表面上に、CVD法を用いてシリコン酸化膜からなるマスク層を形成した。マスク層の厚みは0.05μmとした。そして、当該マスク層上に、フォトリソグラフィ法を用いてパターンを有するレジスト膜を形成した。レジスト膜のパターンは、平面形状が正六角形の島状パターンが、開口部を介して並んだ構成とした。正六角形の一辺の長さは4.0μmとした。開口部の幅隣接する島状パターンの間の距離は、試料1では4μm、試料2、3では2μmとした。実験内容実験1:試料1および試料2について、マスク層をマスクとして用いて島状パターンの間において露出している炭化珪素層を除去するべく、熱エッチングを実施した。具体的には、酸素ガスと塩素ガスとの混合ガスを反応ガスとして用い、熱処理温度を900°Cとした。また、酸素ガスの流量を1.5slmStandardLiterperminute、塩素ガスの流量を1.5slmとした。また、処理時間は15分とした。実験2:試料3について、マスク層をマスクとして用いて島状パターンの間において露出している炭化珪素を除去し溝を形成するべく、反応性イオンエッチングRIEを実施した。RIEのプロセス条件はパワー:800W、バイアス:10W、SF6の流量を20sccmStandardCubicCentimeterperminuteとした。さらに、上記RIEの後、熱エッチングを実施した。熱エッチングの条件は、基本的に上述した実験1の条件と同じであるが、処理時間が異なっている。具体的には、試料3に対して行なった熱エッチングの時間は10分である。結果実験1の結果:図30および図31を参照して、実験1の結果を説明する。図30に示すように、試料1についてはマスク層17の間において炭化珪素層がエッチングにより除去され、ゲート溝が確実に形成されていることがわかる。マスク層17の間の距離である開口部の幅Lが4μmである試料1では、熱エッチングによりマスク層17の間にて露出していた炭化珪素層がエッチングにより除去され、傾斜した側壁を有するゲート溝が形成されている。一方、図31に示すように、マスク層17の間の開口部の幅Lが2μmである試料2では、熱エッチングのみでは当該開口部から露出した炭化珪素層を十分に除去することができず、ゲート溝が形成されていない部分が残っていた。実験2の結果:実験2において加工された試料3については、図30に示した試料1と同様に、マスク層17の間で露出していた炭化珪素層がほぼ除去され、マスク層17の間にくまなくゲート溝が形成されていた。このように、マスク層17の開口部の幅が2μmと比較的狭い条件であっても、ゲート溝を確実に形成することが可能であった。今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。