第1アナログ信号及び第2アナログ信号をそれぞれデジタルデータに変換するA/D変換器であって、前記第1アナログ信号及び前記第2アナログ信号を順番に入力するための入力端子と、第1キャパシタ及び第2キャパシタと、基準電圧源に接続される基準電圧線と、時間的に変化する参照信号を生成する信号源に接続される参照信号供給線と、第1入力端子及び第2入力端子を有し、前記第1入力端子に供給された入力電圧と前記第2入力端子に供給された閾値電圧との比較結果に応じた出力信号を出力する比較器と、前記比較器の前記第1入力端子に供給された入力電圧が変化し始めてから前記比較器の前記出力信号が変化するまでの時間に対応するデジタルデータを出力する出力回路とを備え、前記第1キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に入力された前記第1アナログ信号は、前記第1キャパシタを介して前記参照信号供給線と前記比較器の前記第1入力端子とが接続された状態において前記参照信号供給線に前記参照信号が供給されることによってデジタルデータに変換され、前記第2キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に入力された前記第2アナログ信号は、前記第2キャパシタを介して前記参照信号供給線と前記比較器の前記第1入力端子とが接続された状態において前記参照信号供給線に前記参照信号が供給されることによってデジタルデータに変換されることを特徴とするA/D変換器。前記第1キャパシタを介して前記参照信号供給線と前記比較器の前記第1入力端子とが接続された状態において前記第2キャパシタを介して前記入力端子と前記基準電圧線とが接続されることを特徴とする請求項1に記載のA/D変換器。前記閾値電圧は前記基準電圧源が供給する基準電圧に前記比較器のオフセット電圧を加えた電圧であることを特徴とする請求項1又は2に記載のA/D変換器。前記比較器の前記第1入力端子と前記基準電圧線とを接続する第1スイッチと、前記比較器の前記第2入力端子と前記比較器の出力端子とを接続する第2スイッチと、前記比較器の前記第2入力端子に接続された第3キャパシタとを更に備えることを特徴とする請求項1乃至3の何れか1項に記載のA/D変換器。前記閾値電圧は前記基準電圧が供給する基準電圧に等しいことを特徴とする請求項1乃至3の何れか1項に記載のA/D変換器。前記参照信号はランプ信号であることを特徴とする請求項1乃至5の何れか1項に記載のA/D変換器。前記比較器の前記第1入力端子は非反転入力端子であり、前記比較器の前記第2入力端子は反転入力端子であることを特徴とする請求項1乃至6の何れか1項に記載のA/D変換器。請求項1乃至7の何れか1項に記載のA/D変換器と、複数の画素を有し、それぞれの画素についてアナログ信号を生成するアナログ信号生成部と、前記アナログ信号を前記A/D変換器に供給して前記アナログ信号に対応するデジタルデータを出力させる制御部とを備えることを特徴とする固体撮像装置。前記アナログ信号生成部が生成するアナログ信号は、光電変換により得られた電荷に依存する画素信号と、画素のリセット時のノイズ信号とを含み、前記制御部は、前記複数の画素の第1画素の前記画素信号を前記第1アナログ信号として前記A/D変換器に供給してデジタルデータを出力させ、前記複数の画素の第2画素の前記ノイズ信号を前記第2アナログ信号として前記A/D変換器に供給してデジタルデータを出力させることを特徴とする請求項8に記載の固体撮像装置。前記アナログ信号生成部は、前記画素からの信号を増幅する増幅回路を更に備え、前記増幅回路は、前記画素アレイから供給された画素のリセットレベルの信号に基づいて前記ノイズ信号を生成し、光電変換により発生した電荷に応じた信号が前記リセットレベルの信号に重畳した信号に基づいて前記画素信号を生成することを特徴とする請求項8又は9に記載の固体撮像装置。入力端子と、第1キャパシタ及び第2キャパシタと、基準電圧線と、ランプ信号線と、非反転入力端子及び反転入力端子を有する差動入力型の比較器と、カウント値が供給され、前記比較器の出力信号が変化した時点で供給されている前記カウント値を出力するラッチ回路と、前記第1キャパシタが前記入力端子と前記基準電圧線との間に接続された状態と前記第1キャパシタが前記入力端子とが前記ランプ信号線と前記比較器の前記第1入力端子との間に接続された状態とを切り替えるスイッチ群と、前記第2キャパシタが前記入力端子と前記基準電圧線との間に接続された状態と前記第2キャパシタが前記入力端子とが前記ランプ信号線と前記比較器の前記第1入力端子との間に接続された状態とを切り替えるスイッチ群とを備えることを特徴とするA/D変換器。前記第1キャパシタを介して前記ランプ信号線と前記比較器の前記非反転入力端子とが接続された状態において前記第2キャパシタを介して前記入力端子と前記基準電圧線とが接続されることを特徴とする請求項11に記載のA/D変換器。第1アナログ信号及び第2アナログ信号を順番に入力するための入力端子と、第1キャパシタ及び第2キャパシタと、基準電圧源に接続される基準電圧線と、時間的に変化する参照信号を生成する信号源に接続される参照信号供給線と、第1入力端子及び第2入力端子を有し、前記第1入力端子に供給された入力電圧と前記第2入力端子に供給された閾値電圧との比較結果に応じた出力信号を出力する比較器と、前記比較器の前記第1入力端子に供給された入力電圧が変化し始めてから前記比較器の前記出力信号が変化するまでの時間に対応するデジタルデータを出力する出力回路と、前記第1キャパシタ及び前記第2キャパシタの接続先を切り替えるスイッチ群とを備えるA/D変換器の制御方法であって、前記第1キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に前記第1アナログ信号を入力した後に、前記第1キャパシタを介して前記参照信号供給線と前記比較器の前記第1入力端子とが接続された状態において前記参照信号供給線に前記参照信号を供給する工程と、前記第2キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に前記第2アナログ信号を入力した後に、前記第2キャパシタを介して前記参照信号供給線と前記比較器の前記第1入力端子とが接続された状態において前記参照信号供給線に前記参照信号を供給する工程と、を含むことを特徴とする制御方法。前記第1キャパシタを介して前記参照信号供給線と前記比較器の前記第1入力端子とが接続された状態において前記第2キャパシタを介して前記入力端子と前記基準電圧線とが接続されることを特徴とする請求項13に記載の制御方法。特許文献1に開示された技術ではキャパシタ間のクロストークにより、A/D変換後のデジタルデータにノイズが混入して画質が低下する。例えば、第n行の画素信号をA/D変換している間に次の第n1行の画素信号を他方のキャパシタに書き込むため、キャパシタ間のクロストークにより第n1行の画素信号がA/D変換中の第n行の画素信号にノイズとして混入する。クロストークの原因として、画素信号が供給される電極間の寄生容量を介したクロストークと、基準電源に接続された電極間の共通インピーダンスを介したクロストークがある。そこで、本発明はアナログ信号をそれぞれが保持する2つのキャパシタを含むA/D変換器においてキャパシタ間のクロストークを軽減する技術を提供することを目的とする。上記課題に鑑みて、本発明の第1側面は、第1アナログ信号及び第2アナログ信号をそれぞれデジタルデータに変換するA/D変換器であって、前記第1アナログ信号及び前記第2アナログ信号を順番に入力するための入力端子と、第1キャパシタ及び第2キャパシタと、基準電圧源に接続される基準電圧線と、時間的に変化する参照信号を生成する信号源に接続される参照信号供給線と、第1入力端子及び第2入力端子を有し、前記第1入力端子に供給された入力電圧と前記第2入力端子に供給された閾値電圧との比較結果に応じた出力信号を出力する比較器と、前記比較器の前記第1入力端子に供給された入力電圧が変化し始めてから前記比較器の前記出力信号が変化するまでの時間に対応するデジタルデータを出力する出力回路とを備え、前記第1キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に入力された前記第1アナログ信号は、前記第1キャパシタを介して前記参照信号供給線と前記比較器の前記第1入力端子とが接続された状態において前記参照信号供給線に前記参照信号が供給されることによってデジタルデータに変換され、前記第2キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に入力された前記第2アナログ信号は、前記第2キャパシタを介して前記参照信号供給線と前記比較器の前記第1入力端子とが接続された状態において前記参照信号供給線に前記参照信号が供給されることによってデジタルデータに変換されることを特徴とするA/D変換器を提供する。本発明の第2側面は、入力端子と、第1キャパシタ及び第2キャパシタと、基準電圧線と、ランプ信号線と、非反転入力端子及び反転入力端子を有する差動入力型の比較器と、カウント値が供給され、前記比較器の出力信号が変化した時点で供給されている前記カウント値を出力するラッチ回路と、前記第1キャパシタが前記入力端子と前記基準電圧線との間に接続された状態と前記第1キャパシタが前記入力端子とが前記ランプ信号線と前記比較器の前記第1入力端子との間に接続された状態とを切り替えるスイッチ群と、前記第2キャパシタが前記入力端子と前記基準電圧線との間に接続された状態と前記第2キャパシタが前記入力端子とが前記ランプ信号線と前記比較器の前記第1入力端子との間に接続された状態とを切り替えるスイッチ群とを備えることを特徴とするA/D変換器を提供する。本発明の第3側面は、第1アナログ信号及び第2アナログ信号を順番に入力するための入力端子と、第1キャパシタ及び第2キャパシタと、基準電圧源に接続される基準電圧線と、時間的に変化する参照信号を生成する信号源に接続される参照信号供給線と、第1入力端子及び第2入力端子を有し、前記第1入力端子に供給された入力電圧と前記第2入力端子に供給された閾値電圧との比較結果に応じた出力信号を出力する比較器と、前記比較器の前記第1入力端子に供給された入力電圧が変化し始めてから前記比較器の前記出力信号が変化するまでの時間に対応するデジタルデータを出力する出力回路と、前記第1キャパシタ及び前記第2キャパシタの接続先を切り替えるスイッチ群とを備えるA/D変換器の制御方法であって、前記第1キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に前記第1アナログ信号を入力した後に、前記第1キャパシタを介して前記参照信号供給線と前記比較器の前記第1入力端子とが接続された状態において前記参照信号供給線に前記参照信号を供給する工程と、前記第2キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に前記第2アナログ信号を入力した後に、前記第2キャパシタを介して前記参照信号供給線と前記比較器の前記第1入力端子とが接続された状態において前記参照信号供給線に前記参照信号を供給する工程とを含むことを特徴とする制御方法を提供する。上記手段により、アナログ信号をそれぞれが保持する2つのキャパシタを含むA/D変換器においてキャパシタ間のクロストークを軽減する技術が提供される。添付の図面を参照しつつ本発明の実施形態を以下に説明する。図面を通じて同一の構成要素は同一の参照符号を付して重複する説明を省略する。図1を用いて本発明の1つの実施形態に係る固体撮像装置100の概略構成の一例を説明する。固体撮像装置100は例えばCMOSイメージセンサであり、被写体像を示す入射光を光電変換し、光電変換により得られた電気信号をデジタルデータとして外部に出力する。固体撮像装置100は複数の画素111がマトリクス状に配置された画素アレイを含むアナログ信号生成部110を備えうる。図1では簡単のために4つの画素111を示しているが、画素111の個数はこれに限られない。各画素111において固体撮像装置100への入射光がアナログ信号へ光電変換される。固体撮像装置100はさらに垂直走査回路140を備えうる。垂直走査回路140は画素行ごとに配置された行選択線112に駆動パルス信号を順番に供給する。行選択線112に駆動パルス信号が供給されると、対応する画素行に含まれる各画素111からアナログ信号が列信号線113に読み出される。本実施形態では、画素111から、画素111のリセットレベルの信号と、光電変換により発生した電荷に応じた信号がリセットレベル信号に重畳した信号とが読み出される場合を扱う。これらの信号の差が有効な画素値を表す。アナログ信号生成部110はこれらの信号に基づいて、それぞれの画素111について、リセット時のノイズ信号と、光電変換により得られた電荷に依存する画素信号とを出力する。アナログ信号生成部110はさらに、列信号線113ごとに増幅回路120を備えうる。増幅回路120は列信号線113を介して画素111から入力されたアナログ信号を増幅してA/D変換器130へ供給する。固体撮像装置100はさらに、列信号線113ごとにA/D変換器130を備えうる。A/D変換器は入力されたアナログ信号をデジタルデータに変換して出力する。固体撮像装置100はさらに、基準電圧源160、ランプ信号生成部170およびカウンタ180を備えうる。基準電圧源160は基準電圧線161を通じて各A/D変換器130に基準電圧Vrefを供給する。ランプ信号生成部170は時間に対してスロープ状に変化するランプ信号Vrampを生成し、ランプ信号線171を通じて各A/D変換器130に供給する。カウンタ180はカウントデータ線181を通じてカウント値Cntを各A/D変換器130に供給する。カウンタ180として例えばグレイカウンタやバイナリカウンタを用いてもよく、カウンタ180はアップダウン機能を有してもよい。本実施形態では複数のA/D変換器130が基準電圧源160、ランプ信号生成部170およびカウンタ180を共有する例を扱うが、A/D変換器130ごとにこれらの構成要素を有してもよい。固体撮像装置100はさらに、水平走査回路150および信号処理部190を備えうる。水平走査回路150はA/D変換器130が出力するデジタルデータを列ごとにデジタル信号線191に転送する。デジタル信号線191に転送されたデジタルデータは信号処理部190に供給される。本実施形態では、デジタル信号線191にノイズ信号に対応するデジタルデータと画素信号に対応するデジタルデータとが順次読み出される。信号処理部190は画素信号に対応するデジタルデータからノイズ信号に対応するデジタルデータを減算して、有効な画素値を外部に出力する。固体撮像装置100はさらに、上述の各構成要素にパルス信号を供給して固体撮像装置100の動作を制御するタイミング制御部195を備えうる。図1ではタイミング制御部195から各構成要素へパルス信号を送信するための信号線を図示していない。タイミング制御部195から供給されるパルス信号については後述のタイミング図を用いて詳細に説明する。本実施形態では固体撮像装置100が増幅回路120を含むことによって、A/D変換器130で発生するノイズの影響を軽減できる。しかしながら、固体撮像装置100の変形例は増幅回路120を含まずに、画素111からのアナログ信号が列信号線113を介して直接にA/D変換器130へ供給されてもよい。また、固体撮像装置100の別の変形例は増幅回路120のかわりにCDS回路を含み、このCDS回路が画素で発生した電荷に応じた信号からリセットレベルの信号を減算したアナログ信号をA/D変換器130へ供給してもよい。A/D変換器はこのアナログ信号をデジタルデータに変換し、水平走査回路150によって各画素111の画素値に対応するデジタルデータが信号処理部190に転送される。また、図1に示す例では画素アレイの一方の側に増幅回路120、A/D変換器130および水平走査回路150が配置されるが、これらの構成要素が画素アレイの両側に配置されて、画素列ごとに何れか一方の側の構成要素に振り分けられてもよい。続いて、図2の等価回路図を用いて固体撮像装置100に含まれる画素111および増幅回路120の概略構成の一例を説明する。画素111および増幅回路120は画素111の画素値を算出するためのアナログ信号をA/D変換器130に供給できれば如何なる構成であってもよい。画素111は光電変換を行うフォトダイオードPDおよび複数のトランジスタを含む。フォトダイオードPDは転送トランジスタTtxを介してフローティングディフュージョンFDに接続される。フローティングディフュージョンFDはまた、リセットトランジスタTresを介して電圧源VDDに接続されるとともに、増幅トランジスタTampのゲート電極に接続される。増幅トランジスタTampの第1主電極は電圧源VDDに接続され、増幅トランジスタTampの第2主電極は選択トランジスタTselを介して列信号線113に接続される。選択トランジスタTselのゲート電極は行選択線112に接続される。選択トランジスタTselがオンになると、増幅トランジスタTampは、列信号線113に設けられた定電流源Icnstとともにソースフォロワ回路として動作する。増幅回路120は、図示する回路素子を含み、反転アンプを構成する。増幅器AMPの非反転入力端子はクランプキャパシタCoを介して列信号線113に接続され、増幅器AMPの反転入力端子にはVcorが供給される。増幅器AMPの出力端子はA/D変換器130に接続される。また、増幅器AMPの非反転入力端子と出力端子との間には帰還キャパシタCfおよびスイッチScorが並列に接続される。このようにクランプ回路を構成することにより、増幅回路120は列信号線113を介して入力された信号をクランプキャパシタCoと帰還キャパシタCfとの比で増幅して出力するだけでなく、CDS回路としても動作させることができる。その結果、画素のリセット時のノイズ信号として、増幅回路120のオフセットがアナログ信号生成部110から出力される。また、光電変換により得られた電荷に依存する画素信号として、リセットレベルの信号が除去された信号がアナログ信号生成部110から出力される。増幅回路120が省略された実施形態では、アナログ信号生成部110から、画素のリセットレベルの信号がノイズ信号として出力され、画素で発生した電荷に応じた信号がリセットレベルの信号に重畳した信号が画素信号として出力される。この実施形態では、フローティングディフュージョンFDをリセットしたことによるノイズ成分が低減できる。続いて、図3の等価回路図を用いて図1のA/D変換器130の一例であるA/D変換器300の概略構成を説明する。A/D変換器300は入力端子IN、出力端子OUTn、出力端子OUTs、保持回路310、比較回路320および出力回路330を備えうる。保持回路310は入力端子INから入力されたアナログ信号Vinを保持する。入力端子INには複数のアナログ信号第1アナログ信号、第2アナログ信号が順番に入力される。比較回路320は保持回路310に保持されたアナログ信号に基づいて比較回路320に供給された入力電圧と比較対象の閾値電圧とを比較し、その比較結果に応じたレベルの出力信号Voutを出力する。出力回路330は比較回路320からの出力信号Voutとカウンタ180から供給されるカウント値Cntとに基づくデジタルデータを出力端子OUTnまたは出力端子OUTsから出力する。保持回路310はアナログ信号をそれぞれが保持するキャパシタCn第1キャパシタおよびキャパシタCs第2キャパシタと、これらのキャパシタCn、Csの接続先を切り替える1つ以上のスイッチスイッチ群とを備えうる。キャパシタCnの第1電極図では左側の電極は、スイッチSnp1を介して入力端子INに接続され、スイッチSnt1を介してランプ信号線171に接続される。キャパシタCnの第2電極図では右側の電極は、スイッチSnp2を介して基準電圧線161に接続され、スイッチSnt2を介して比較回路320に接続される。同様に、キャパシタCsの第1電極図では左側の電極は、スイッチSsp1を介して入力端子INに接続され、スイッチSst1を介してランプ信号線171に接続される。キャパシタCsの第2電極図では右側の電極は、スイッチSsp2を介して基準電圧線161に接続され、スイッチSst2を介して比較回路320に接続される。比較回路320は非反転入力端子第1入力端子と反転入力端子第2入力端子とを有する差動入力型の比較器CMPを備えうる。比較器CMPの非反転入力端子図示、端子は保持回路310の出力線に接続され、比較器CMPの反転入力端子図示、-端子は基準電圧線161に接続される。比較器CMPの出力端子は出力回路330に接続される。出力回路330はデジタルデータを記憶する4つのラッチ回路Ln1、Ln2、Ls1、Ls2を備えうる。ラッチ回路Ln1のD端子とラッチ回路Ls1のD端子とはともにカウントデータ線181に接続される。ラッチ回路Ln1のG端子はスイッチSnlを介して比較回路320の出力線に接続され、ラッチ回路Ls1のG端子はスイッチSslを介して比較回路320の出力線に接続される。ラッチ回路Ln1のQ端子はラッチ回路Ln2のD端子に接続され、ラッチ回路Ls1のQ端子はラッチ回路Ls2のD端子に接続される。ラッチ回路Ln2のG端子とラッチ回路Ls2のG端子とはともに信号線331に接続される。ラッチ回路Ln2のQ端子は出力端子OUTnに接続され、ラッチ回路Ls2のQ端子は出力端子OUTsに接続される。続いて、図4のタイミング図を用いてA/D変換器300を有する固体撮像装置100の動作の一例を説明する。図4に示される各パルス信号はタイミング制御部195によって生成されて固体撮像装置100内の各回路素子に供給される。図4において、一部のスイッチ群に同一のパルス信号が供給されるが、それぞれのスイッチに個別にパルス信号が供給されてもよい。これは他のタイミング図についても同様に当てはまる。図4では連続してデータが読み出される第n行の画素111第1画素と第n1行の画素111第2画素との動作について説明する。期間Tにおいて第n行の画素111のデジタルデータが信号処理部190に読み出され、期間T ́において第n1行の画素111のデジタルデータが信号処理部190に読み出される。図示されるように、期間Tの一部と期間T ́の一部とが重複することにより、A/D変換にかかる時間を短縮できる。まず、第n行の画素111についてのデータの読み出しについて説明する。期間T1において、アナログ信号であるノイズ信号VnがキャパシタCnに保持される。期間T1の先頭でパルス信号Pres、Psel、PcorがそれぞれHHighレベルになり、リセットトランジスタTres、選択トランジスタTselおよびスイッチScorがそれぞれオンになる。それにより、フローティングディフュージョンFDがリセットされる。この状態において増幅トランジスタTampはソースフォロアとして動作し、フローティングディフュージョンFDのリセットレベルの信号が列信号線113に読み出される。パルス信号PcorがLLowレベルになると、クランプキャパシタCoにはVcorと画素の出力との電位差が保持される。このときの増幅回路120の出力が、ノイズ信号VnとしてA/D変換器300の入力端子INに供給される。ノイズ信号Vnには、増幅回路120のオフセットが含まれる。ノイズ信号Vnの供給はパルス信号PtxがHになるまで継続する。また、期間T1の先頭でパルス信号PnpがHとなり、スイッチSnp1、Snp2がオンになる。その結果、キャパシタCnを介して入力端子INと基準電圧線161とが接続され、キャパシタCnに基準電圧Vrefとノイズ信号Vnとの差分が保持される。具体的にはキャパシタCnの第1電極の電位がノイズ信号Vnに等しくなり、キャパシタCnの第2電極の電位が基準電圧Vrefに等しくなる。期間T1の終了後にパルス信号PnpがLLowレベルになり、スイッチSnp1、Snp2がオフになる。次に、期間T2において、ノイズ信号VnがA/D変換される。期間T2の先頭でパルス信号PenがHになり、ランプ信号生成部170がランプ信号線171に供給するランプ信号Vrampの変化を開始するとともに、カウンタ180がカウントを開始してカウント値Cntをカウントデータ線181に供給する。本実施形態では、ランプ信号生成部170は、パルス信号PenがHになると、Vrefから開始して時間とともに線形に増加するランプ信号Vrampをランプ信号線171に供給する。また、期間T2の先頭でパルス信号PntがHになり、スイッチSnt1とスイッチSnt2とがオンになる。その結果、キャパシタCnを介してランプ信号線171と比較器CMPの非反転入力端子とが接続される。さらに、パルス信号PnlがHになることにより、スイッチSnlもオンになる。その結果、比較器CMPの出力端子とラッチ回路Ln1のG端子とが接続される。ランプ信号Vrampが増加し始めると、キャパシタCnの第1電極の電位も増加し、それに伴いキャパシタCnの第2電極の電位および比較器CMPの非反転入力端子の電圧も増加する。具体的には、ランプ信号Vrampの供給開始時点では、キャパシタCnの第1電極の電位はVrefに等しくなり、キャパシタCnの第2電極の電位は2Vref-Vnに等しくなる。すなわち、比較器CMPの非反転入力端子の電圧は2Vref-Vnに等しくなる。そして、比較器CMPの非反転入力端子の電圧が反転入力端子の電圧Vrefを上回ると、比較器CMPからの出力信号VoutはLからHに反転する。その結果、ラッチ回路Ln1のG端子にHレベルの信号が供給され、その時点でD端子に供給されているカウント値Cntがラッチ回路Ln1に記憶され、Q端子から出力される。比較器CMPの出力信号Voutは比較器CMPの非反転入力端子の電圧がVrefに等しくなった時点で反転する。そのため、ラッチ回路Ln1には、比較器CMPの非反転入力端子の電圧が2Vref-VnからVrefに変化するまでの時間に対応するカウント値、すなわちVn-Vrefに相当するカウント値が記憶される。従って、ラッチ回路Ln1に記憶されたカウント値はアナログ信号であるノイズ信号Vnに対応するデジタルデータである。次に、期間T3において、アナログ信号である画素信号VsがキャパシタCnに保持される。期間T3の先頭でパルス信号PtxがHになり、転送トランジスタTtxがオンになる。それにより、フォトダイオードPDに蓄えられた電荷がフローティングディフュージョンFDに転送される。この状態において増幅トランジスタTampはソースフォロアとして動作し、フローティングディフュージョンFDのリセットレベルの信号にフォトダイオードPDに蓄えられた電荷に応じた信号が重畳した信号が列信号線113に読み出される。読み出された信号は、増幅回路120により増幅されて画素信号VsとしてA/D変換器300の入力端子INに供給される。クランプキャパシタCoは、期間T1における画素の出力とVcorとの電位差が保持されているので、増幅回路120から出力される信号には、フローティングディフュージョンFDをリセットしたことによって生じるノイズ成分は、理想的には含まれない。期間T3におけるA/D変換器300の動作は期間T1におけるA/D変換器300の動作と同様のため、重複する説明を省略する。期間T3の終了後に、キャパシタCnの第1電極の電位が画素信号Vsに等しくなり、キャパシタCnの第2電極の電位が基準電圧Vrefに等しくなる。次に、期間T4において、画素信号VsがA/D変換される。期間T4は期間T2と同様のため、以下では相違点を中心に説明する。期間T4では、パルス信号PslがHになることにより、スイッチSslがオンになる。その結果、比較器CMPの出力端子とラッチ回路Ls1のG端子とが接続される。ランプ信号Vrampが増加して、比較器CMPの非反転入力端子の電圧が反転入力端子の電圧Vrefを上回ると、比較器CMPからの出力信号VoutはLからHに反転する。その結果、その時点でD端子に供給されているカウント値Cntがラッチ回路Ls1に記憶され、Q端子から出力される。ラッチ回路Ls1には、比較器CMPの非反転入力端子の電圧が2Vref-VsからVrefに変化するまでの時間のカウント値、すなわちVs-Vrefに相当するカウント値が記憶される。従って、ラッチ回路Ls1に記憶されたカウント値はアナログ信号である画素信号Vsに対応するデジタルデータである。期間T4の後にパルス信号mtx図4には図示しないがラッチ回路Ln2のG端子およびラッチ回路Ls2のG端子に供給される。これにより、ラッチ回路Ln2がラッチ回路Ln1の出力を記憶して出力端子OUTnから出力するとともに、ラッチ回路Ls2がラッチ回路Ls1の出力を記憶して出力端子OUTsから出力する。そして、水平走査回路150が出力端子OUTn、OUTsから出力されたデジタルデータをデジタル信号線191に順次読み出す。続いて、第n1行の画素111についてのデジタルデータの読み出しについて説明する。第n行の画素111の場合と異なる点はA/D変換器300に入力されたアナログ信号ノイズ信号Vn ́、画素信号Vs ́がキャパシタCsに保持される点である。すなわち、期間T1 ́において、ノイズ信号Vn ́がキャパシタCsに保持される。次に、期間T2 ́において、ノイズ信号Vn ́がA/D変換される。次に、期間T3 ́において、画素信号Vs ́がキャパシタCsに保持される。最後に、期間T4 ́において、画素信号Vs ́がA/D変換される。第n1行の画素111の読み出しにおいて各回路素子に供給されるパルス信号のタイミングは第n行の画素111の読み出しと同様のため、重複する説明は省略する。図4のタイミング図に示すように、本実施形態では第n行の画素111の画素信号VsをA/D変換する期間T4と第n1行の画素111のノイズ信号Vn ́を保持する期間T1 ́とが重複している。これにより、固体撮像装置100の画素111全体のA/D変換期間を短縮できる。また、キャパシタCnとキャパシタCsとが同時に共通の回路構成に接続されることがないようにA/D変換器300を制御することによって、共通インピーダンスを介したクロストークを軽減できる。また、キャパシタCnにランプ信号Vrampが供給されている間にキャパシタCsに基準電圧Vrefが供給されるため、容量カップリングによるクロストークも軽減される。従って、A/D変換器300を有する固体撮像装置100は行間クロストークが低減された高フレームレートの撮像を実現できる。図4のタイミング図で説明した実施形態では、ランプ信号Vrampの初期値としてVrefを用いたが、別の電圧でもかまわない。また、比較器CMPの反転入力端子に基準電圧Vrefを供給したが、これも別の電圧でもかまわない。例えば、ランプ信号Vrampの初期値として電圧Vaを用い、比較器CMPの反転入力端子に電圧Vbを供給し、入力端子INに入力信号Vinが入力される場合に、VinVb-Va-Vrefを表すデジタルデータが出力回路330から出力される。信号処理部190はVnVb-Va-Vrefを表すデジタルデータとVsVb-Va-Vrefを表すデジタルデータとの差分を取るため、Vn-Vsを表すデジタルデータが得られる。さらに、ランプ信号の代わりに、時間的に変化する他の参照信号を生成する信号源をランプ信号生成部170として用いてもよい。この場合に、この参照信号が参照信号供給線を介して各A/D変換器130に供給される。参照信号は時間に対して単調に変化する信号であればどのようなものでもよく、参照信号の例として、上述のランプ信号のほかに、時間に対して階段状に変化する信号が含まれる。ここで、単調に変化するとは、例えば単調減少であれば、時間に対して電位が上昇することなく変化することをいう。続いて、図5のタイミング図を用いてA/D変換器300を有する固体撮像装置100の動作の別の例を説明する。図4のタイミング図との共通部分については重複する説明を省略する。図5のタイミング図は、パルス信号Pnp、Pnt、Psp、Pstの波形が図4のタイミング図とは異なる。期間T3でパルス信号PspがHになることにより、第n行の画素111の画素信号VsがキャパシタCnではなくキャパシタCsに保持される。これにより、第n行の画素111のノイズ信号VnをA/D変換する期間T2と第n行の画素111の画素信号Vsを保持する期間T3とを重複できる。そのため、固体撮像装置100の画素111全体のA/D変換期間がさらに短縮される。続いて、図6の等価回路図を用いて図1のA/D変換器130の別の例であるA/D変換器600の概略構成を説明する。図3のA/D変換器300と共通する部分は同一の参照符号を付して重複する説明を省略する。A/D変換器600は入力端子IN、出力端子OUTn、出力端子OUTs、保持回路610、比較回路620および出力回路330を備えうる。保持回路610は入力端子INから入力されたアナログ信号Vinを保持する。比較回路620は保持回路610に保持されたアナログ信号に基づいて比較回路320に供給された入力電圧と比較対象の閾値電圧とを比較し、その比較結果に応じたレベルの出力信号Voutを出力する。保持回路610はアナログ信号を保持する2つのキャパシタCn、Csと、これらのキャパシタCn、Csの接続先を切り替える1つ以上のスイッチとを備えうる。キャパシタCnの第1電極図では上側の電極は、スイッチSnp1を介して入力端子INに接続され、スイッチSnt2を介して比較回路620に接続される。キャパシタCnの第2電極図では下側の電極は、スイッチSnp2を介して基準電圧線161に接続され、スイッチSnt1を介してランプ信号線171に接続される。同様に、キャパシタCsの第1電極図では上側の電極は、スイッチSsp1を介して入力端子INに接続され、スイッチSst2を介して比較回路320に接続される。キャパシタCsの第2電極図では下側の電極は、スイッチSsp2を介して基準電圧線161に接続され、スイッチSst1を介してランプ信号線171に接続される。比較回路620は差動入力型の比較器CMPとインバータINVとを備えうる。比較器CMPの非反転入力端子は保持回路610の出力線に接続され、比較器CMPの反転入力端子は基準電圧線161に接続される。比較器CMPの出力端子はインバータINVを介して出力回路330に接続される。続いて、図7のタイミング図を用いてA/D変換器600を有する固体撮像装置100の動作の一例を説明する。図7に示される各パルス信号はタイミング制御部195によって生成されて固体撮像装置100内の各回路素子に供給される。図7の各パルス信号の波形は図4の各パルス信号の波形と同一であるため重複する説明を省略する。図7はA/D変換期間に供給されるランプ信号Vrampの波形が図4とは異なる。以下では期間T1、T2を代表して説明する。期間T1において、図4のタイミング図と同様にしてA/D変換器600の入力端子INにノイズ信号Vnが入力される。また、期間T1の先頭でパルス信号PnpがHとなり、スイッチSnp1、Snp2がオンになる。その結果、キャパシタCnを介して入力端子INと基準電圧線161とが接続され、キャパシタCnに基準電圧Vrefとノイズ信号Vnとの差分が保持される。具体的にはキャパシタCnの第1電極の電位がノイズ信号Vnに等しくなり、キャパシタCnの第2電極の電位が基準電圧Vrefに等しくなる。期間T1の終了後にパルス信号PnpがLになり、スイッチSnp1、Snp2がオフになる。期間T2において、ノイズ信号VnがA/D変換される。期間T2の先頭でパルス信号PenがHになり、ランプ信号生成部170がランプ信号線171に供給するランプ信号Vrampの変化を開始するとともに、カウンタ180がカウントを開始してカウント値Cntをカウントデータ線181に供給する。本実施形態では、ランプ信号生成部170は、パルス信号PenがHになると、Vrefから開始して時間とともに線形に減少するランプ信号Vrampをランプ信号線171に供給する。また、期間T2の先頭でパルス信号PntがHになり、スイッチSnt1とスイッチSnt2とがオンになる。その結果、キャパシタCnを介してランプ信号線171と比較器CMPの非反転入力端子とが接続される。ランプ信号Vrampが減少し始めると、キャパシタCnの第1電極の電位も減少し、それに伴いキャパシタCnの第2電極の電位および比較器CMPの非反転入力端子の電圧も減少する。具体的には、ランプ信号Vrampの供給開始時点では、キャパシタCnの第1電極の電位はVrefに等しくなり、キャパシタCnの第2電極の電位は2Vref-Vnに等しくなる。すなわち、比較器CMPの非反転入力端子の電圧は2Vref-Vnに等しくなる。そして、比較器CMPの非反転入力端子の電圧が反転入力端子の電圧Vrefを下回ると、比較器CMPからの出力信号はHからLに反転し、インバータINVの出力信号はLからHに反転する。その結果、ラッチ回路Ln1のG端子にHレベルの信号が供給され、その時点でD端子に供給されているカウント値Cntがラッチ回路Ln1に記憶され、Q端子から出力される。比較器CMPの出力信号は比較器CMPの非反転入力端子の電圧がVrefに等しくなった時点で反転する。そのため、ラッチ回路Ln1には、比較器CMPの非反転入力端子の電圧が2Vref-VnからVrefに変化するまでの時間に対応するカウント値、すなわちVref-Vnに相当するカウント値が記憶される。従って、ラッチ回路Ln1に記憶されたカウント値はアナログ信号であるノイズ信号Vnに対応するデジタルデータとなる。A/D変換器600を有する固体撮像装置100もA/D変換器300を有する場合と同様の効果を有する。また、A/D変換器300について説明した変形例をA/D変換器600にも同様に適用でき、A/D変換器600を有する固体撮像装置100において図5のタイミング図に示すパルス信号を供給してもよい。続いて、図8の等価回路図を用いて図1のA/D変換器130の別の例であるA/D変換器800の概略構成を説明する。図3のA/D変換器300と共通する部分は同一の参照符号を付して重複する説明を省略する。A/D変換器800は入力端子IN、出力端子OUTn、出力端子OUTs、保持回路310、比較回路820および出力回路330を備えうる。比較回路820は保持回路310に保持されたアナログ信号に基づいて比較回路320に供給された入力電圧と比較対象の閾値電圧とを比較し、その比較結果に応じたレベルの出力信号Voutを出力する。比較回路620は差動入力型の比較器CMP、オフセットキャパシタCoff、および各種スイッチを備えうる。比較器CMPの非反転入力端子は保持回路310の出力線に接続され、比較器CMPの反転入力端子はオフセットキャパシタCoff第3キャパシタに接続される。比較器CMPの出力端子は出力回路330に接続される。比較器CMPの非反転入力端子はスイッチSoff第1スイッチを介して基準電圧線161に接続される。比較器CMPの出力端子と反転入力端子とはスイッチSfb第2スイッチを介して接続される。上述の実施形態では比較器CMPのオフセット電圧を無視できる場合を想定して説明したが、比較回路620では比較器CMPのオフセット電圧により生じる比較誤差を考慮する。比較回路620はオフセットキャパシタCoffを用いてオフセット電圧を調整する。続いて、図9のタイミング図を用いてA/D変換器800を有する固体撮像装置100の動作の一例を説明する。図9に示される各パルス信号はタイミング制御部195によって生成されて固体撮像装置100内の各回路素子に供給される。図9の各パルス信号の波形は図4の各パルス信号の波形と同様であるため重複する説明を省略する。図9は期間T1の後で期間T2の前にオフセット処理を行う期間Toffを有する点で図4とは異なる。期間Toff以外の期間は上述した動作と同様のため、以下では期間Toffを説明する。期間Toffにパルス信号PoffがHになり、スイッチSoffおよびスイッチSfbがオンになる。これにより、比較器CMPの反転入力端子と出力端子とが短絡され、比較器CMPはボルテージフォロアとして動作する。比較器CMPの非反転入力端子には基準電圧源Vrefが供給されるため、比較器CMPの出力端子からはこれにオフセット電圧Voffが加算されたVrefVoffが出力される。そして、オフセットキャパシタCoffにVrefVoffが保持される。その後、期間T2および期間T4を通じて比較器CMPの反転入力端子の電圧がVrefVoffに維持される。比較器はVrefVoffと、非反転入力端子に供給される保持回路310からの信号とを比較する。これにより、オフセット電圧の影響を軽減できる。期間Toffを期間T2および期間T4の前に設定することで、同一画素のノイズ信号Vnと画素信号Vsとを同じオフセット電圧で調整できる。A/D変換器800を有する固体撮像装置100もA/D変換器300を有する場合と同様の効果を有する。また、A/D変換器300について説明した変形例をA/D変換器800にも同様に適用できる。例えば、A/D変換器800を有する固体撮像装置100において図5のタイミング図に示すパルス信号を供給してもよいし、A/D変換器800の保持回路310を保持回路610に置き換えてもよい。