"膜面に垂直方向の磁気異方性を有し、かつ磁化方向が可変である記憶層と、前記記憶層上に設けられた第1の非磁性層と、前記第1の非磁性層上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である参照層と、を具備し、前記記憶層の面積は、前記参照層の面積より大きく、前記記憶層の端部の磁化は、前記記憶層の中央部の磁化より小さいことを特徴とする磁気記憶素子。前記記憶層の端部は、前記記憶層の中央部の材料に不純物が添加された材料からなることを特徴とする請求項1に記載の磁気記憶素子。前記記憶層の端部は、磁化を持たないことを特徴とする請求項1又は2に記載の磁気記憶素子。前記参照層上に設けられた第2の非磁性層と、前記第2の非磁性層上に設けられ、かつ前記参照層からの漏れ磁界を低減する第1の調整層とをさらに具備することを特徴とする請求項1乃至3のいずれかに記載の磁気記憶素子。前記記憶層の下に設けられた第3の非磁性層と、前記第3の非磁性層の下に設けられ、かつ前記参照層からの漏れ磁界を低減する第2の調整層とをさらに具備することを特徴とする請求項1乃至4のいずれかに記載の磁気記憶素子。実施形態は、書き込み電流を低減することが可能な磁気記憶素子を提供する。実施形態に係る磁気記憶素子は、膜面に垂直方向の磁気異方性を有し、かつ磁化方向が可変である記憶層と、前記記憶層上に設けられた第1の非磁性層と、前記第1の非磁性層上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である参照層とを具備する。前記記憶層の面積は、前記参照層の面積より大きく、前記記憶層の端部の磁化は、前記記憶層の中央部の磁化より小さい。以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率などは必ずしも現実のものと同一とは限らないことに留意すべきである。以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。[第1の実施形態]図1は、第1の実施形態に係る磁気記憶素子であるMTJ素子10の構成を示す断面図である。MTJ素子10は、下から順に、下地層11、記憶層12、非磁性層トンネルバリア層13、参照層14、非磁性層スペーサ層15、調整層16、ハードマスク層17が積層されて構成されている。図中の矢印は、磁化の様子を表している。MTJ素子10の平面形状については特に制限はなく、例えば円や楕円である。記憶層12及び参照層14はそれぞれ、強磁性材料からなり、膜面に垂直方向の磁気異方性を有し、それらの容易磁化方向は膜面に対して垂直である。すなわち、MTJ素子10は、記憶層12及び参照層14の磁化方向がそれぞれ膜面に対して垂直方向を向く、垂直磁化MTJ素子である。記憶層12は、磁化方向が可変である反転する。参照層14は、磁化方向が不変である固着している。参照層14は、記憶層12よりも十分大きな垂直磁気異方性エネルギーを持つように設定される。磁気異方性の設定は、材料構成や膜厚を調整することで可能である。このようにして、記憶層12の磁化反転電流を小さくし、参照層14の磁化反転電流を記憶層12のそれよりも大きくする。これにより、所定の書き込み電流に対して、磁化方向が可変の記憶層12と磁化方向が不変の参照層14とを備えたMTJ素子10を実現できる。非磁性層13は、非磁性金属、非磁性半導体、絶縁体などを用いることができる。非磁性層13として絶縁体を用いた場合はトンネルバリア層と呼ばれる。トンネルバリア層13としては、酸化マグネシウムMgOなどが用いられる。調整層16は、参照層14からの漏れ磁界を低減し、この漏れ磁界が記憶層12に印加されて記憶層12の保磁力或いは磁化曲線がシフトするのを抑制する機能を有する。MTJ素子10を構成する記憶層12及び参照層14は磁性材料から構成されているため、外部に対して磁界を発生している。一般に、垂直磁化MTJ素子では、参照層14から発生する漏れ磁界が面内磁化MTJ素子のそれに比べて大きい。また、参照層14に比べて保磁力の小さい記憶層12は、参照層14からの漏れ磁界の影響を強く受ける。具体的には、参照層14からの漏れ磁界の影響により、記憶層12の保磁力或いは磁化曲線がシフトし、磁化反転電流の増加や、熱安定性の低下を引き起こす。このため、本実施形態のMTJ素子10は、参照層14から記憶層12に印加される漏れ磁界を低減する調整層16を備えている。調整層16は、強磁性材料からなり、膜面に垂直方向の磁気異方性を有し、その容易磁化方向は膜面に対して垂直である。調整層16は、参照層14と同様に、磁化方向が不変である。調整層16と参照層14との磁化方向は反平行に設定される。スペーサ層15は、調整層16と参照層14の磁化方向を反平行に設定するために設けられている。また、スペーサ層15は、調整層16と参照層14とが熱工程によって混ざらないための耐熱性を有し、かつ調整層16を形成する際の結晶配向を制御する機能も有している。スペーサ層15としては、ルテニウムRu、銀Ag、或いは銅Cuなどの非磁性金属を用いることができる。下地層11は、非磁性材料からなり、記憶層12の結晶配向を制御するために設けられている。ハードマスク層17は、例えば金属からなり、参照層14、スペーサ層15、及び調整層16を加工する際のマスクとして用いられる。ハードマスク層17は、上部電極としての役割も果たす。ハードマスク層17としては、タンタルTaなどを用いることができる。参照層14、スペーサ層15、調整層16、及びハードマスク層17の周囲には、これらの積層膜を囲むようにして側壁18が設けられている。側壁18としては、例えばシリコン窒化物が用いられる。記憶層12、参照層14、及び調整層16の各々の磁性材料としては、例えばコバルトCo、鉄Feの群から選択される少なくとも1つの元素を含む強磁性を示す合金が用いられる。或いは、記憶層12、参照層14、及び調整層16の各々の磁性材料としては、コバルトCo、鉄Feの群から選択される少なくとも1つの元素と、白金Pt、パラジウムPd、クロムCrの群から選択される少なくとも1つの元素とを含む合金が用いられる。或いは、記憶層12、参照層14、及び調整層16の各々の磁性材料としては、例えば、コバルトCo、鉄Feの群から選択される少なくとも1つの元素を含む合金と、白金Pt、パラジウムPd、クロムCrの群から選択される少なくとも1つの元素を含む合金とが交互に積層された積層膜が用いられる。記憶層12の面積は、参照層14の面積より大きい。上から投影した場合に、記憶層12のうち参照層14と重なる部分を中央部12Aと呼び、記憶層12のうち参照層14より大きい部分を端部12Bと呼ぶ。図2は、記憶層12及び参照層14の平面形状を説明する平面図である。なお、トンネルバリア層13及び下地層11の平面形状は、記憶層12の平面形状とほぼ同じである。本実施形態では、ハードマスク層17をマスクとし、かつトンネルバリア層13をエッチングストッパーとして、まず、参照層14、スペーサ層15、及び調整層16を加工する。続いて、参照層14、スペーサ層15、調整層16、及びハードマスク層17の周囲に側壁18を形成した後、この側壁18をマスクとして、下地層11、記憶層12、及びトンネルバリア層13を加工する。本実施形態では、MTJ素子10に直接に書き込み電流を流し、この書き込み電流によってMTJ素子10の磁化状態を制御するスピン注入書き込み方式を採用する。MTJ素子10は、記憶層12と参照層14との磁化の相対関係が平行か反平行かによって、低抵抗状態と高抵抗状態とのいずれかをとることができる。MTJ素子10に対して、記憶層12から参照層14へ向かう書き込み電流を流すと、記憶層12と参照層14との磁化の相対関係が平行になる。この平行状態の場合、MTJ素子10の抵抗値は最も低くなり、MTJ素子10は低抵抗状態に設定される。MTJ素子10の低抵抗状態を、例えばデータ0と規定する。一方、MTJ素子10に対して、参照層14から記憶層12へ向かう書き込み電流を流すと、記憶層12と参照層14との磁化の相対関係が反平行になる。この反平行状態の場合、MTJ素子10の抵抗値は最も高くなり、MTJ素子10は高抵抗状態に設定される。MTJ素子10の高抵抗状態を、例えばデータ1と規定する。これにより、MTJ素子10を1ビットデータ2値データを記憶可能な記憶素子として使用することができる。MTJ素子10の抵抗状態とデータとの割り当ては任意に設定可能である。MTJ素子10からデータを読み出す場合は、MTJ素子10に読み出し電圧を印加し、この時にMTJ素子10に流れる読み出し電流に基づいてMTJ素子10の抵抗値を検知する。この読み出し電圧は、スピン注入によって磁化反転する閾値よりも十分小さい値に設定される。図3は、記憶層に印加される参照層からの漏れ磁界の影響を説明する図である。図3には、2つの実施例実施例1及び実施例2のグラフを載せている。図3の縦軸はJc/Hcを表し、図3の縦軸はHe/Hkを表している。Jcは反転電流密度であり、Hcは記憶層の保磁力である。すなわち、図3の縦軸の数値は、保磁力Hcで正視化normalizeを行ったものである。Heは記憶層の端部に印加される参照層の漏れ磁界の面内方向成分であり、Hkは記憶層の異方性磁界である。小さい書き込み電流で書き込みを行うことができ、かつ情報を長期間保持できる磁気記憶素子を実現するには、反転電流密度Jcを小さくし、かつ記憶層の保磁力Hcを大きくすることが必要である。よって、Jc/Hcが大きくなることは望ましくない。図3から理解できるように、記憶層の端部に印加される参照層の漏れ磁界の面内方向成分が大きくなると、Jc/Hcが大きくなる。よって、図3から、参照層の漏れ磁界の面内方向成分Heを低減する必要があることが理解できる。図4は、比較例に係るMTJ素子10 ́の磁化状態を説明する図である。図4の細い矢印は磁化を表し、太い矢印は参照層14の漏れ磁界を表している。MTJ素子10 ́の記憶層12は、全体が強磁性材料で構成されている。参照層14の中央部の漏れ磁界は、膜面に垂直方向に向いており、均一になっている。これに対して、参照層14の端部の漏れ磁界は、膜面に垂直方向に対して斜め方向に向いており、不均一になっている。すなわち、参照層14の端部の漏れ磁界は、垂直方向成分に加えて面内方向成分も含んでいる。参照層14の端部の漏れ磁界は、記憶層12の端部の磁化を外側面内方向に傾かせる。これは、記憶層12の面積が参照層14の面積より大きいことに起因している。このため、記憶層12の磁化が不均一になる。記憶層12の磁化が不均一になると、記憶層12のコヒーレントな磁化反転が阻害され、結果として、記憶層12を磁化反転するための書き込み電流が大きくなり、さらに記憶層12の熱安定性が劣化する。そこで、本実施形態では、記憶層12の端部12Bの磁化を中央部12Aの磁化より小さくする。望ましくは、記憶層12の端部12Bが磁化を持たないようにする、すなわち記憶層12の端部12Bを非磁性化する。図5は、本実施形態に係るMTJ素子10の磁化状態を説明する図である。記憶層12の端部12Bが磁化を持たないので、記憶層12の磁化は、中央部12Aの磁化が主成分となる。比較例と同様に、参照層14の端部の漏れ磁界は、記憶層12の端部12Bに印加されるが、記憶層12の端部12Bが磁化を持たないため、記憶層12全体の磁化への影響はない。これにより、記憶層12の磁化具体的には中央部12Aの磁化が不均一になるのを抑制することができるため、記憶層12のコヒーレントな磁化反転が実現でき、結果として、記憶層12を磁化反転するための書き込み電流を低減することができる。なお、非磁性化される端部12Bの内周は、参照層14の外周と同じ位置でなくてもよく、参照層14の外周より内側であってもよい。非磁性化される端部12Bの内周を参照層14の外周より内側にすることで、参照層14の端部の不均一な漏れ磁界が記憶層12の中央部12Aに印加されるのをより抑制することができる。記憶層12の端部12Bの磁化を小さくする、或いは消失するための手法としては、1記憶層12の端部12Bに砒素As、ゲルマニウムGe、アンチモンSbなどの不純物を添加注入すること、2記憶層12の端部12Bを酸化、又は窒化させることが挙げられる。すなわち、記憶層12の端部12Bは、中央部12Aと同じ材料に不純物が添加されて構成される。効果以上詳述したように第1の実施形態では、記憶層12、トンネルバリア層13、参照層14、スペーサ層15、及び調整層16が順に積層されたMTJ素子10において、記憶層12の面積は、参照層14の面積より大きく設定される。そして、記憶層12の端部12Bの磁化は、記憶層12の中央部12Aの磁化より小さく設定される。従って第1の実施形態によれば、参照層14の端部の漏れ磁界面内方向成分を含むが記憶層12の端部12Bに印加された場合でも、記憶層12の磁化が不均一になるのを抑制することができる。これにより、記憶層12のコヒーレントな磁化反転が実現でき、記憶層12を磁化反転するための書き込み電流を低減することが可能となる。また、MTJ素子10の熱安定性を向上させることができるため、データ保持特性を向上させることができる。また、記憶層12の磁化としては、中央部12Aの磁化が主成分となるため、記憶層12を精度よく加工する必要がない。このため、側壁18をマスクとして用いた下地層11、記憶層12、及びトンネルバリア層13の加工が容易となり、MTJ素子10の製造コストを低減することができる。また、MTJ素子10は、参照層14の漏れ磁界が記憶層12に作用するのを抑制する調整層16を備えている。これにより、記憶層12の磁化が不均一になるのを抑制することができ、また、記憶層12の保磁力がシフトするのを抑制することができる。なお、調整層16は必ずしも必要でなく、調整層16を省いてMTJ素子10を構成してもよい。すなわち、図1において、参照層14上には、ハードマスク層17が設けられる。このような構成を有するMTJ素子10でも、記憶層12のコヒーレントな磁化反転を実現できる。[第2の実施形態]第2の実施形態は、参照層の漏れ磁界を低減するために2つの調整層を用意し、2つの調整層で参照層及び記憶層を挟むようにしてMTJ素子10を構成するようにしている。図6は、第2の実施形態に係るMTJ素子10の構成を示す断面図である。図1の積層構造に加えて、下地層11の下には、参照層14の漏れ磁界を低減する調整層20が設けられている。調整層20は、調整層16と同じ強磁性材料からなり、膜面に垂直方向の磁気異方性を有し、その容易磁化方向は膜面に対して垂直である。調整層20は、参照層14と同様に、磁化方向が不変である。調整層20の磁化方向は、参照層14の磁化方向と反平行に設定される。すなわち、参照層14と調整層20とは、下地層非磁性層11を介して反強磁性結合している。調整層20の面積は、記憶層12の面積とほぼ同じである。すなわち、調整層20は、側壁18をマスクとして記憶層12と共に一括加工される。記憶層12の中央部12Aは、調整層20の外周より内側に配置されている。このため、調整層20の漏れ磁界は、記憶層12の中央部12Aに均一に印加される。すなわち、調整層20の端部から発生する不均一な漏れ磁界は、記憶層12の中央部12Aに印加されない。よって、調整層20の漏れ磁界によって、記憶層12の中央部12Aの磁化が不均一になることはない。このように構成されたMTJ素子10は、参照層14の漏れ磁界が記憶層12に作用するのをより低減することができる。これにより、記憶層12の磁化が不均一になるのを抑制することができ、また、記憶層12の保磁力がシフトするのを抑制することができる。その他の効果は、第1の実施形態と同じである。なお、MTJ素子10が記憶層12の下側の調整層20のみを備えるように構成してもよい。すなわち、図6において、調整層16を省いてMTJ素子10を構成してもよい。このような構成を有するMTJ素子10でも、記憶層12の保磁力がシフトするのを抑制することができる。[第3の実施形態]第3の実施形態は、前述したMTJ素子10を用いてMRAM磁気メモリを構成した場合の構成例である。MTJ素子10としては、第1及び第2の実施形態で説明したいずれかのMTJ素子を用いることができる。図7は、第3の実施形態に係るMRAM30の構成を示す回路図である。MRAM30は、マトリクス状に配列された複数のメモリセルMCを有するメモリセルアレイ32を備えている。なお、図7には、2×2個のメモリセルMCを一例として示している。メモリセルアレイ32には、それぞれが列カラム方向に延在するように、複数のビット線対BL,/BLが配設されている。また、メモリセルアレイ32には、それぞれが行ロウ方向に延在するように、複数のワード線WLが配設されている。ビット線とワード線との交差領域には、メモリセルMCが配置されている。各メモリセルMCは、MTJ素子10、及び選択トランジスタ31を備えている。選択トランジスタ31としては、例えばNチャネルMOSFETMetalOxideSemiconductorFieldEffectTransistorが用いられる。MTJ素子10の一端は、ビット線BLに接続されている。MTJ素子10の他端は、選択トランジスタ31のドレインに接続されている。選択トランジスタ31のゲートは、ワード線WLに接続されている。選択トランジスタ31のソースは、ビット線/BLに接続されている。ワード線WLには、ロウデコーダ33が接続されている。ロウデコーダ33は、ロウアドレスに基づいて、複数のワード線WLのいずれか1本を選択する。ビット線対BL,/BLには、カラム選択回路35を介して、書き込み回路36及び読み出し回路37が接続されている。カラム選択回路35は、例えば、全ビット線に対応する数のNチャネルMOSFETを備えており、カラムデコーダ34の指示に応じて、動作に必要なビット線対BL,/BLを選択する。カラムデコーダ34は、カラムアドレスをデコードし、このデコード信号をカラム選択回路35に送る。書き込み回路36は、外部から書き込みデータを受ける。書き込み回路36は、書き込み対象である選択メモリセルに接続されたビット線対BL,/BLに書き込み電圧を印加する。そして、選択メモリセルに書き込み電流を流すことで、選択メモリセルにデータを書き込む。読み出し回路37は、読み出し対象である選択メモリセルに読み出し電圧を印加する。そして、選択メモリセルに流れる読み出し電流に基づいて、選択メモリセルに記憶されたデータを検知する。読み出し回路37によって読み出されたデータは、外部に出力される。メモリセルMCへのデータの書き込みは、以下のように行われる。まず、データ書き込みを行うメモリセルMCを選択するために、この選択メモリセルMCに接続されたワード線WLがロウデコーダ33によって活性化される。これにより、選択トランジスタ31がオンする。さらに、選択メモリセルMCに接続されたビット線対BL,/BLがカラムデコーダ34によって選択される。ここで、MTJ素子10には、書き込みデータに応じて、双方向の書き込み電流のうち一方が供給される。具体的には、MTJ素子10に図面の左から右へ書き込み電流を供給する場合、書き込み回路36は、ビット線BLに正の電圧を印加し、ビット線/BLに接地電圧を印加する。また、MTJ素子10に図面の右から左へ書き込み電流を供給する場合、書き込み回路36は、ビット線/BLに正の電圧を印加し、ビット線BLに接地電圧を印加する。このようにして、メモリセルMCにデータ0、或いはデータ1を書き込むことができる。次に、メモリセルMCからのデータ読み出しは、以下のように行われる。まず、書き込みの場合と同様に、選択メモリセルMCの選択トランジスタ31がオンする。読み出し回路37は、MTJ素子10に、例えば図面の右から左へ流れる読み出し電流を供給する。この読み出し電流は、スピン注入によって磁化反転する閾値よりも十分小さい値に設定される。そして、読み出し回路37は、読み出し電流に基づいて、MTJ素子10の抵抗値を検出する。このようにして、MTJ素子10に記憶されたデータを読み出すことができる。次に、MRAM30の構造例について説明する。図8は、MRAM30の構成を示す断面図である。P型半導体基板41内には、STI構造の素子分離絶縁層42が設けられている。素子分離絶縁層42に囲まれた素子領域活性領域には、選択トランジスタ31としてのNチャネルMOSFETが設けられている。選択トランジスタ31は、素子領域内に離間して形成されたソース領域43及びドレイン領域44と、ソース領域43及びドレイン領域44間のチャネル領域上に設けられたゲート絶縁膜45と、ゲート絶縁膜45上に設けられたゲート電極46とを備えている。ゲート電極46は、図7のワード線WLに相当する。ソース領域43及びドレイン領域44はそれぞれ、N型拡散領域から構成される。ソース領域43上には、コンタクトプラグ47が設けられている。コンタクトプラグ47上には、ビット線/BLが設けられている。ドレイン領域44上には、コンタクトプラグ48が設けられている。コンタクトプラグ48上には、引き出し電極49が設けられている。引き出し電極49上には、MTJ素子10が設けられている。MTJ素子10上には、ビット線BLが設けられている。半導体基板41とビット線BLとの間は、層間絶縁層50で満たされている。以上詳述したように第3の実施形態によれば、第1及び第2の実施形態で説明したいずれかのMTJ素子10を用いてMRAM30を構成することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"