導電体からなる第1ベース板と、前記第1ベース板上に第1電極面が接合材を介して電気的に接合される第1の半導体素子と、前記第1ベース板と離間し導電体からなる第2ベース板と、前記第1の半導体素子と隣接するとともに、前記第2ベース板上に第1電極面が接合材を介して電気的に接合される第2の半導体素子と、前記第1の半導体素子の第2電極面と前記第2ベース板とを接合材を介して電気的に接合する第1のリードと、前記第1および第2ベース板のいずれとも離間し、前記両半導体素子の導通電流を外部に授受するための電流経路部材と、前記第2の半導体素子の第2電極面と前記電流経路部材とを接合材を介して電気的に接合する第2のリードと、少なくとも前記各構成部材を封止する封止材と、を備え、前記第2ベース板は前記第1および第2のリードよりも剛性が高く、かつ前記第1および第2の半導体素子が対向する間隙部を含むとともに、前記両半導体素子が対向していない方向へ延びる境界線が、前記第1および第2のリードと交差することなく前記第2ベース板と交差することを特徴とする半導体装置。前記第2ベース板は、前記境界線における間隙部以外の部分と交差することを特徴とする請求項1に記載の半導体装置。前記第2ベース板における前記境界線と交差する部分の剛性を、他の部分よりも低くしたことを特徴とする請求項1または2に記載の半導体装置。前記第2ベース板における前記境界線と交差する部分に、応力を吸収する屈曲部を設けたことを特徴とする請求項1から3のいずれかに記載の半導体装置。前記間隙部を中心として、前記第1および第2の半導体素子が点対称に配置され、前記第1のリードが前記第1の半導体素子との接合部から延在する方向が、前記境界線が延びる一方向であり、かつ、前記第2のリードが前記第2の半導体素子との接合部から延在する方向が、前記境界線の延びる他方向であることを特徴とする請求項1から4のいずれかに記載の半導体装置。前記第2ベース板における前記第1のリードとの接合部、または前記電流経路部材における前記第2のリードとの接合部の少なくともいずれか一方に突起部を設けたことを特徴とする請求項1から5のいずれかに記載の半導体装置。前記第1または第2のリードにおいて、各々形成された前記両接合部の間の部分を、他の部分よりも剛性を低くしたことを特徴とする請求項1から6のいずれかに記載の半導体装置。前記第1または第2のリードにおいて、各々形成された前記接合部の間の部分に応力を吸収する屈曲部を設けたことを特徴とする請求項1から7のいずれかに記載の半導体装置。前記半導体素子は、MOS-FETであることを特徴とする請求項1から8のいずれかに記載の半導体装置。請求項1から9のいずれかに記載の半導体装置を備えたインバータ装置。同一平面上かつ同心円上に複数配置された前記半導体装置と、前記半導体装置よりも同心円の内側に向かって前記封止材から露出した前記第1ベース板または前記電流経路部材の一部と、前記露出した一方の一部と対向するように前記平面上に設けられ、直流電源の一極に接続されるとともに、2以上の前記半導体装置における前記露出した一方の一部とも電気的に接合する一方の電力供給部材と、を備えたことを特徴とする請求項10に記載のインバータ装置。前記平面に垂直な面を対称面として面対称構造を有し、隣接配置した一対の前記半導体装置と、前記平面上の前記半導体装置よりも同心円の外側に設けられ、前記直流電源の他極に接続されるとともに、前記露出した他方の一部とも電気的に接合する他方の電力供給部材と、を備え、前記露出した他方の一部が前記他方の電力供給部材と電気的に接合される接合部が、前記同心円の中心と前記半導体装置の中心とを結んだ線上からずれた位置で構成されていることを特徴とする請求項11に記載のインバータ装置。請求項10から12のいずれかに記載のインバータ装置を備えた車両用回転電機。ここで、特許文献1、2に開示された構成では、上アームと下アームを構成する各MOS-FETが、間隙部を有するように隣接して対向し、上述の連結リード部は、上下アームを構成する各MOS-FETの間隙部を交差するように設けられており、特許文献2に開示された構成では、これら上下アームを構成する各MOS-FETと上述の連結リード部とを封止樹脂によりパッケージ化している。このような構成を有する半導体装置の動作時において温度上昇が生じた場合、各MOS-FETがマウントされている例えば銅からなるベース板と、封止樹脂として用いられている例えばエポキシ樹脂の熱膨張係数に差があることから、半導体装置を横から見たときに全体としてV字状に変形しやすい。この変形は、上述のMOS-FETの発熱の影響が大きいため各MOS-FETが隣接する間隙部を屈曲の境界線とする変形が最も大きくなり、この境界線上に連結リード部が配置されると、この連結リード部にも外力が加わり変形しやすい。このため連結リード部が変形することにより、連結リード部に接合された半田にも繰り返し応力が加わる結果、半田クラックが生じる恐れがあり、半導体装置の破損といった不具合に至ることが考えられる。ここで、例えば上述の連結リードの板厚を上げたり、あるいは別部材を追加する等により剛性を上げることで、変形は小さくなり半田クラックを抑制できるが、連結リードのコストや重量が増加したり、また板厚の増加によって封止樹脂の使用量が増加したり、半導体装置が高さ方向に大きくなることで、半導体装置の大型化、重量増加にもつながることが懸念される。また、連結リードに屈曲部を設け当該部分で応力を吸収することで、半田に加わる応力を緩和することも考えられるが、これにも限界があり、加えて加工費の増加を招くこととなる。本発明は、上記の問題を解決するためになされたもので、半導体装置の動作時における変形に起因した接合材のクラックの発生を抑制でき、信頼性および寿命を向上させることができる半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機を提供することを目的とする。この発明に係る半導体装置は、導電体からなる第1ベース板と、前記第1ベース板上に第1電極面が接合材を介して電気的に接合される第1の半導体素子と、前記第1ベース板と離間し導電体からなる第2ベース板と、前記第1の半導体素子と隣接するとともに、前記第2ベース板上に第1電極面が接合材を介して電気的に接合される第2の半導体素子と、前記第1の半導体素子の第2電極面と前記第2ベース板とを接合材を介して電気的に接合する第1のリードと、前記第1および第2ベース板のいずれとも離間し、前記両半導体素子の導通電流を外部に授受するための電流経路部材と、前記第2の半導体素子の第2電極面と前記電流経路部材とを接合材を介して電気的に接合する第2のリードと、少なくとも前記各構成部財を封止する封止材と、を備え、前記第2ベース板は前記第1および第2のリードよりも剛性が高く、かつ前記第1および第2の半導体素子が対向する間隙部を含むとともに、前記両半導体素子が対向していない方向へ延びる境界線が、前記第1および第2のリードと交差することなく前記第2ベース板と交差するように構成したものである。本発明によれば、変形の最も大きい半導体素子間の境界線上には各リードよりも剛性の高い第2ベース板を交差させる構成としている。この境界線上での変形は各リードよりも第2ベース板の方が小さいため、第2ベース板に接合された接合材への応力を緩和することができる。一方、各リードはより変形の小さい箇所に配置することができるため、各リードに接合された接合材への応力を緩和することができる。その結果、接合材のクラックの発生を抑制でき、信頼性および寿命の向上が図れる半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機を提供することができる。実施の形態1.図1は、この発明の実施の形態1による半導体装置を示す平面図、図2は、図1のA-A矢視における半導体装置の断面図、図3は、図1のB-B矢視における半導体装置の断面図、図4は、図1のC-C矢視における半導体装置の変形時の断面図、図8は図1の半導体装置の電気回路図である。以下、各図において同一または相当部分には同一符号を付して説明する。なお、各平面図においては便宜上封止樹脂を簡略化している。図1において、半導体装置1は、第1、第2ベース板11、12および電流経路部材13と、半導体素子である第1および第2のMOS-FET21、22と、第1および第2のリード31、32と、アルミワイヤ41、42及びゲート電極用リード14、15とを備えており、上記各部品が封止材である封止樹脂51によりパッケージ化されている。図1および図2に示すように、第1ベース板11の上面には、第1のMOS-FET21が配置され、第1のMOS-FET21の下面に構成されるドレイン電極211が接合材61である半田を介して第1ベース板11の上面と電気的に接合されている。第1ベース板11は、第1のMOS-FET21が配置される部位と、正極端子71図示しないに電気的に接合される正極端子接合部111とから構成されている。第1のMOS-FET21は、その上面にソース電極212とゲート電極213を有している。この第1のMOS-FET21の上面におけるソース電極212とゲート電極213が構成されている箇所以外は、前工程でつけられた保護膜214によりその表面が保護されている。第1のMOS-FET21の上面に配置されるソース電極212には、接合材62である半田を介して、板状金属からなる第1のリード31の一端が電気的に接合されており、第1のリード31の他端は接合材63である半田を介して第2ベース板12と電気的に接合されている。ここで、第2ベース板12はその一部において、第1のリード31に近接するように突起部121が設けられており、この箇所において第1のリード31と電気的に接合されている。また、第2ベース板12は、その一端に配置される制御端子接合部122と、他端に配置される出力端子72図示しないへ電気的に接合される出力端子接合部123と、これらの間に位置する第2のMOS-FET22が配置される部位と、から構成されている。制御端子接合部122には、ソース信号を入力する制御端子73図示しないが接続されている。さらに、第1のMOS-FET21のゲート電極213は、アルミワイヤ41を介してゲート電極用リード14に電気的に接合されている。ゲート電極用リード14は、ゲート信号を入力する制御端子74図示しないに接続されている。次に、図3に示すように、第2のMOS-FET22は第2ベース板12の上面に配置され、第2のMOS-FET22の下面に構成されるドレイン電極221が接合材64である半田を介して第2ベース板12の上面と電気的に接合されている。第1のMOS-FET21と同様に、第2のMOS-FET22は、その上面にソース電極222とゲート電極223を有しており、この第2のMOS-FET22の上面におけるソース電極222とゲート電極223が構成されている箇所以外は、前工程でつけられた保護膜224によりその表面が保護されている。第2のMOS-FET22の上面に配置されるソース電極222には、接合材65である半田を介して板状金属からなる第2のリード32の一端が電気的に接合されており、第2のリード32の他端は接合材66である半田を介して電流経路部材13と電気的に接合されている。ここで、第2ベース板12と同様に、電流経路部材13はその一部において、第2のリード32に近接するように突起部131が設けられており、この箇所において第2のリード32と電気的に接合されている。電流経路部材13は負極端子75図示しないに電気的に接合される負極端子接合部132図示しないを備えている。また、第2のMOS-FET22のゲート電極223も第1のMOS-FET21の場合と同様に、アルミワイヤ42を介してゲート電極用リード15に電気的に接合されている。ゲート電極用リード15は、ゲート信号を入力する制御端子76図示しないに接続されている。第1および第2ベース板11、12は、それぞれの上面に各MOS-FET21、22が配置されるので反りを抑制する必要があり、ある程度の剛性を有している例えば、板厚0.8mmの銅板または銅合金板。一方の第1および第2のリード31、32は、各MOS-FET21、22の導通電流によって必要な板幅、板厚が決まる。一般的に、第1および第2のリード31、32は、第1および第2ベース板11、12と比べて剛性が低いもので足りる例えば、板厚0.4mmの銅板または銅合金板。ここで、第1、第2のMOS-FET21、22は、図1に示すように各MOS-FET21、22をそれぞれ構成する四辺のうち、長手方向の辺が相対向するように間隙部52を有して隣接して配置されている。各MOS-FET21、22は、この間隙部を中心として点対称となるように配置され、この間隙部52を含みながら各MOS-FET21、22の長手方向の辺と平行に延びた線を境界線D-Dと定義すると、第1、第2のMOS-FET21、22のソース電極212、222にそれぞれ半田接合されている第1および第2のリード31、32が延在する方向は、逆方向でかつ境界線D-Dと平行に設けられている。さらに、第2ベース板12には、第1のリード31と半田接合される部位と第2のMOS-FET22と半田接合される部位の間に応力吸収部124が設けられており、この部分において第2のリード12と境界線D-Dとが交差する構成をとっている。この応力吸収部124は、第2のリード12における他の部分と比較して境界線D-Dと平行する方向の幅を短くすることで、境界線D-Dを屈曲線とする変形方向に対し剛性を小さくしている。また、図1、図2および図3に示すように、外部環境から保護するための封止樹脂51がトランスファーモールド等により、第1ベース板11の正極端子接合部111と、第2ベース板12の制御端子接合部122、出力端子接合部123と、電流経路部材13の負極端子接合部132と、ゲート電極用リード14、15の一部が露出するように、第1および第2のMOS-FET21、22と、半田61~66と、第1および第2のリード31、32と、アルミワイヤ41、42と、ゲート電極用リード14、15とを封着し、図1に示すように上方から見て四辺形のパッケージを構成している。さらに、第1ベース板11における第1のMOS-FET21が接合される箇所の下面側および第2ベース板12における第2のMOS-FET22が接合される箇所の下面側等は放熱面を形成するために封止樹脂51から露出した構造としている。上記の構成の半導体装置1の電気回路図を図8に示す。第1のMOS-FET21は半導体装置1における上アーム81を構成し、第2のMOS-FET22は下アーム82を構成している。ここで、半導体装置1の動作時に各MOS-FET21、22や第1、第2リード11、12を含む半導体装置1全体が温度上昇した場合には、材料が例えば銅または銅合金からなる第1、第2リード11、12と、材料が例えばエポキシ樹脂からなる封止樹脂51との熱膨張係数に差があることから、半導体装置1の全体形状は図4に示すように、熱膨張係数が小さい封止樹脂51に向かってV字状に変形しやすく、特に各MOS-FET21、22の発熱の影響を受けるため、各MOS-FET21、22が隣接して対向する境界線D-Dを屈曲線とした変形が最も大きい。本実施の形態1では、この境界線D-Dと第1および第2のリード31、32が交差しないように配置し、かつ第2ベース板12で交差するように構成している。このため、第1および第2のリード31、32は、変形の屈曲線となる境界線D-Dから離すことができ、加わる外力が小さくなり変形が抑制される。したがって、第1のリード31に接合されている半田62、63へ加わる応力を緩和できる。一方で境界線D-Dとは第2ベース板12が交差することになるが、第2ベース板12は、第1および第2のリード31、32よりも剛性が高く、従って加わる外力に対して第1および第2のリード31、32よりも変形が抑制できる。このため、第2ベース板12に接合されている半田63、64へ加わる応力も、第1および第2のリード31、32の各半田接合部と比較し緩和できる。この結果、いずれの半田接合箇所においても半田クラックの発生を抑制でき、半導体装置1の信頼性および寿命を向上させることができる。加えて、本実施の形態1では、第2ベース板12と境界線D-Dが交差する位置を、各MOS-FET21、22が隣接して対向する間隙部52以外となるように構成している。この間隙部52を第2ベース板12と境界線D-Dが交差する位置としても、上述の通り第2ベース板12は第1および第2のリード31、32よりも剛性が高いため、半田クラックの発生を抑制し半導体装置1の信頼性および寿命を向上させる効果は奏するが、前述の間隙部52は発熱の大きい各MOS-FET21、22に最も近傍している位置で変形も大きい箇所のため、この間隙部以外で交差するように構成した場合の方が、より半導体装置1の変形を抑制できるため、効果が大きくなる。さらに、本実施の形態1では、第2ベース板12における境界線D-Dと交差する位置に応力吸収部124を設けてある。これにより、半導体装置1の変形時に、この応力吸収部124が応力を吸収するため、第2のリード12における第1のリード31との半田接合部や第2のMOS-FET22のドレイン電極221との半田接合部に加わる応力を緩和することができるので、これらの箇所で半田クラックの発生をより抑制でき、半導体装置1の信頼性をさらに向上させ、高寿命化することができる。本実施の形態1では、応力吸収部124は境界線D-Dと平行する方向の幅を短くすることで、第2ベース板12の他の部分と比べて剛性を下げた構成としているが、これに限られるものではなく、例えばプレス加工等により板厚を薄くしたり、あるいは貫通穴や凹部、切り欠き形状等により幅狭小部を設けることにより、応力吸収部124の剛性を第2ベース板12における他の部分よりも小さくしたり、あるいは境界線D-Dと交差する方向に屈曲する屈曲部を設けることでも同様の効果が得られる。加えて、従来は上下アーム81、82を構成する各MOS-FET21、22を電気的に接合するための第1のリード31は、境界線D-D上でかつ第1、第2のMOS-FET21、22が隣接する間隙部52を交差して、第2ベース板12に接合されていたため、この接合箇所を確保するために、この間隙部52に所定のクリアランスが必要であったが、本実施の形態1では、この間隙部52に接合箇所が不要となるため、間隙部52を小さくすることができ、全体として半導体装置1を小型化できる可能性がある。また、本実施の形態1では、同型の第1、第2のMOS-FET21、22を、この間隙部52を中心として点対称に配置しており、さらに第1のリード31が第1のMOS-FET21との接合部から延在する方向と第2のリード32が第2のMOS-FET22との接合部から延在する方向を平行且つ逆向きに配置している。このように配置することによって、第1、第2のMOS-FET21、22および第1、第2のリード31、32を平行かつ同方向に配置した場合と比較して、境界線D-Dと平行する方向の半導体装置1の長さを短くすることができるので、効率よくスペースを活用でき全体として小型化することができ、加えて封止樹脂51の使用量を減らすことができるので重量低減コスト低減にもなる。さらに、小型化することで半導体装置1の変形を抑制できるので、結果として半田クラックの発生をより抑制でき、半導体装置1の信頼性をさらに向上させ、高寿命化することができる。なお、本実施の形態1では、第1、第2のリード31、32を平行かつ逆向きに配置した場合を記載したが、これに限定されるものではなく、仮に第1、第2のリード31、32が境界線D-Dから離れるような方向に配置されていても、境界線D-Dと直交する方向の半導体装置1の寸法が大きくならなければ、全体として小型化することができる。さらに、第2ベース板12はその一部に突起部121を有し、この箇所において第1のリード31と半田63を介して接合されており、電流経路部材13も同様に突起部131を有し、当該箇所と第2のリード32とが半田66を介して接合されている。これにより、半田63、66の塗布高さを確保することができるので、半田塗布作業性が向上するとともに、半田塗布量も増やせ、半田接合の信頼性が向上する。これにより、半田接合部での発熱を抑制できるので変形も抑制でき、半導体装置1全体の信頼性も向上し、高寿命化となる。なお、前述の接合を例えば溶接等により行う場合においても、突起部121、131を有していれば溶接面の面圧を上げることができるので、結果として半導体装置1の信頼性を向上させることができる。本実施の形態1では、突起部121、131を第2ベース板12と電流経路部材13にそれぞれ設けたことで説明したが、これに限定されるものではなく、突起部は第2ベース板12または電流経路部材13のいずれか一方に設けてもよく、また突起部を第1または第2のリード31、32に設けても同様の効果を奏する。実施の形態2.図5はこの発明の実施の形態2による半導体装置を示す平面図、図6は図5のG-G矢視における半導体装置の断面図、図7は図5のG-G矢視における半導体装置の変形時の断面図、図8は図5の半導体装置の電気回路図である。実施の形態2における半導体装置2の構造は、第1および第2のリード31、32を除いては実施の形態1と同じ構造であるため、詳細説明は省略する。図5および図6に示すように、第1のリード31は第1のMOS-FET21の上方から第2ベース板12の突起部121に向かって延在しているが、第1のMOS-FET21と第2ベース板12の突起部121の間の部分において応力吸収部として屈曲部311を設けてある。屈曲部311は第1、第2ベース板11、12から離れるように、半導体装置2の上方に向かって屈曲している。ここで、図6に示すように、第1のリード31における半田接合されている部位の間であって、第1のリード31と交差する方向に延びた線を境界線E-Eと定義する。半導体装置2の動作時に発熱する第2のMOS-FET22から離れている境界線E-Eにおいては、境界線D-Dを屈曲線とする変形と比べて小さいとはいえ、当該箇所を屈曲線として半導体装置2がV字状に変形することも考えられる。ここで、図7に示すように、本実施の形態2のような構成とすることで、半導体装置2に境界線E-Eを屈曲線とする変形が生じても、この屈曲部311が応力を吸収するため、第1のリード31と第1のMOS-FET21とを接合している半田部、あるいは第2ベース板12とを接合している半田部に加わる応力を緩和することができる。したがって第2ベース板12の剛性を上げることなく、当該箇所においても半田クラックの発生を抑制することができるので、半導体装置2の信頼性および寿命をさらに向上させることができる。なお、第1のリード31に設けられた屈曲部311は、第1ベース板11および第2ベース板12に近接するような方向に屈曲させても同様の効果が得られ、あるいは屈曲部311に限定されず、例えばプレス加工等により板厚を薄くしたり、あるいは貫通穴や凹部、切り欠き形状等により狭小部を設けることにより第1のリード31における他の部分よりも剛性を小さくすることでも同様の効果が得られる。また、上記に加えて、第2のリード32の同箇所に屈曲部321等を設けた場合は、第2のリード32と交差する境界線F-Fを屈曲線とする変形に対して、同様の効果を奏する。本実施の形態2では、2つの半導体素子をMOS-FETとして説明したが、これに限られるものではなく、例えばIGBTやその他の半導体素子であってもよいが、MOS-FETは動作時に発熱が大きいため半導体装置全体の変形も大きく、本発明を適用すると半導体装置の信頼性および寿命向上の効果が大きいものとなる。実施の形態3.図9は、本発明に係る半導体装置を用いたインバータ装置を示す平面図、図10はこのインバータ装置を含む回転電機の電気回路図である。図9において、6個の半導体装置1は同心円上に配置されることによりインバータ装置3を構成しており、半導体装置1の正極端子71と負極端子75は封止樹脂51によって形成された四辺形のパッケージにおける相対向側面にそれぞれ配置されている。また、半導体装置1はその半数が、同心円を構成している平面に垂直な面を対称面として面対称構造を有するように構成され、それぞれが半径方向に交互に配置されている。ここで、半導体装置1の正極端子71は、半導体装置1よりも内側同心円の中心側に正六角形状に配置され、電力を供給するための正電圧供給部材91に電気的に接合されており、この正電圧供給部品91は図示しない配線で蓄電手段401の正極図示しないに電気的に接合されている。同様に、半導体装置1の負極端子75は、半導体装置1よりも外側同心円の反中心側に配置され、電力を供給するための負電圧供給部材92に電気的に接合されており、この負電圧供給部品92は図示しない配線で蓄電手段401の負極図示しないに電気的に接合されている。これらの箇所での電気的接合は、例えば溶接や半田付けなどで行われる。また、それぞれの半導体装置1からなる各相の出力端子72は図示しない配線で後述する回転電機4のコイルに接続されている。次に、このインバータ装置3を用いた回転電機4について説明する。図10に示すように、回転電機4は制御手段402とインバータ装置3と固定コイル403と可動コイル404とから構成されており、モータと発電機とを兼用するものである。即ち、回転電機4は、制御手段402とインバータ装置3とを一体に装着している。2つの固定コイル403の各相は、半導体装置1の各出力端子72を介して蓄電手段401と電気的に接合されており、それぞれの半導体装置1の各MOS-FET21、22に対して制御手段402からゲート信号を送ることによって、各MOS-FET21、22をON/OFFさせ固定コイル403の各相に流れる電流を切り替える。この回転電機4は、制御手段402からの信号により可動コイル404を駆動することも、可動コイル404の回転から発電することもできる。半導体装置1は前述の通り、半田クラックの発生を抑制でき信頼性の向上および高寿命化となるため、これをインバータ装置3に適用すればインバータ装置3のみならず、これを用いた回転電機4の信頼性の向上および高寿命化となり、特に車両用等であってこれらの要求が厳しい場合には効果的である。加えて、上述のように半導体装置1が従来の構成に比べて第1、第2のMOS-FET21、22が対向して隣接する間隙部を小さくすることができる場合に、インバータ装置3に半導体装置1を図9のように配置すれば、同心円の半径方向の長さを小さくすることができ、これにより半導体装置1よりも内側および外側の空いたスペースに、正および負電圧供給部品91、92をそれぞれ配置することができる。従来、半導体装置1の同心円の内側または外側の一方のスペースしか確保することができない場合には、半導体装置1と正および負電圧供給部品91、92とを、半導体装置1が配置される同心円を構成している平面に対し平行な層を上方に配置し、これを積層して構成していたためインバータ装置3が大型化していたが、この構成とすることで半導体装置1、正電圧供給部品91、負電圧供給部品92とが同一平面上に配置できる可能性があり、インバータ装置3を薄肉化することで、インバータ装置3を小型化できる可能性がある。また、本実施の形態3では半導体装置1の複数の正極端子71と単一の正電圧供給部品91が電気的に接合され、この正電圧供給部品91は配線により蓄電手段401の正極に電気的に接合されている。このため、それぞれの正極端子71と蓄電手段401の正極とを個別の配線で接合する必要がなく、各正極端子71と電気的に接合された正電圧供給部品91と蓄電手段401の正極とを単一の配線で接続するだけでよいので、配線をコンパクト化できるので結線部の信頼性および寿命が向上し、その結果インバータ装置3を小型化できるとともに、コスト低減することができる。さらに、インバータ装置3を構成する半導体装置1は、その半数が同心円を構成する平面に垂直な面を対称面として、一部の半導体装置1が他の半導体装置1と面対称構造を有しており、それぞれが同心円の半径方向に交互に配置されている。半導体装置1の負極端子75が、同心円の中心と半導体装置1の中心を結んだ線上に存在せず、ずれた位置に配置されている場合には、上述のように交互に配置することで、隣接する半導体装置1のそれぞれの負極端子75の相対距離が近くなり、これらの負極端子75を負電圧供給部品92に接続する配線をコンパクト化できるので結線部の信頼性および寿命が向上し、その結果インバータ装置3を小型化、コスト低減することができる。また、本発明に係る半導体装置やインバータ装置が上述のような小型化、コスト低減といった作用効果を奏するため、これらを一体に装着するモータ兼発電機である回転電機4についても同様効果が得られる。特に車両用回転電機は小型化等の要求が厳しいため、より効果的である。加えて、本実施の形態3では半導体装置1の数を6個6相としたが、これに限定されず、正電圧供給部品91も6角形に限られず、多角形や円形であってもよい。さらに、この実施の形態3では正電圧供給部品91を半導体装置1の内側に配置したが、負電圧供給部品92を内側に配置してもよい。この場合、半導体装置1の負極端子75が内側に位置するように、半導体装置1における正極端子71と負極端子75の位置を入れ替えて回路構成を変更することで対応することができる。実施の形態4.図11は、この発明の実施の形態4による半導体装置を示す平面図、図12は図11の半導体装置の電気回路図である。実施の形態1で説明した半導体装置1は、1対の上下アーム81、82を有し、MOS-FET21、22を各アームにそれぞれ1個ずつ有していたが、本発明による半導体装置はこれに限られず2対以上の上下アームを1つの半導体装置に内蔵してもよい。本実施の形態4では、図11および図12に示すように、2対の上下アーム81~84を1つの半導体装置5が備えている場合について概略構成を説明する。具体的には、第1ベース板11には第1のMOS-FET21に加えて第3のMOS-FET23のドレイン電極図示しないが電気的に接合されており、第3のMOS-FET23のソース電極図示しないは第3のリード33を介して第3ベース板16と電気的に接合されている。第3ベース板16には第4のMOS-FET24のドレイン電極図示しないが電気的に接合されるとともに、この第4のMOS-FET24のソース電極図示しないは第2のリード32を介して電流経路部材13と電気的に接合されている。また、第3、第4のMOS-FET23、24のゲート電極233、243は、アルミワイヤ43、44を介して、それぞれゲート電極用リード17、18と電気的に接合されていることで、ゲート信号を入力する制御端子741、761図示しないに接続されている。第3ベース板16には、第4のMOS-FET24のソース電極からの信号を出力する制御端子接合部162と、出力端子721図示しないに電気的に接合される出力端子接合部163とを含むように構成されており、制御端子接合部162は制御端子731図示しないに電気的に接合されている。封止樹脂51は、これらの第1~第4のMOS-FET21~24と、第1~第3ベース板11~12、16と、電流経路部材13と、第1~第3のリード31~33と、アルミワイヤ41~44と、ゲート電極用リード14、15、17、18とを封着し、図11に示すように上方から見て四辺形のパッケージを構成している。このように構成した場合には、図11に示すように正極端子71図示しないおよび負極端子75図示しないが電気的に接合される第1ベース板11の正極端子接合部111と第3ベース板13の負極端子接合部132を、図11に向かって左右に配置された上下アーム81~84で共用化することができるので、部品点数削減によるコスト低減、重量低減となるとともにスペース効率が向上し、さらに高集積された半導体装置が実現可能である。また、これら実施の形態1~4では、図2~5に示すように第1ベース板11における第1のMOS-FET11が接合される箇所の下面側や、第2ベース板12における第2のMOS-FET12が接合される箇所の下面側等は放熱面を形成するために封止樹脂51から露出した構造としているが、これに限られず、例えば封止樹脂51で覆われていても、あるいは図示しない伝熱性絶縁部材で覆ってもよい。さらには、接合材61~66は導電性接着剤であってもよいが、機械的強度の高い材料を用いることが望ましい。また、封止樹脂51はエポキシ樹脂の他にセラミック、ガラス等で気密封止するものであってもよい。