演算増幅器における入力バイアス電流を測定するための装置であって、サーボループ、前記サーボループに接続される低リーク増幅器、前記演算増幅器のためのレセプタクルであって、前記演算増幅器が前記レセプタクル内に搭載されるとき、前記演算増幅器を前記低リーク増幅器に及び前記サーボループに結合するように構成される、前記レセプタクル、を含み、前記サーボループが、前記レセプタクル内に搭載される前記演算増幅器なしに前記低リーク増幅器の第1のリーク電流を、及び前記レセプタクル内に搭載される前記演算増幅器で前記演算増幅器に結合される前記低リーク増幅器の第2のリーク電流を、を生成するように構成され、前記演算増幅器の前記入力バイアス電流が、前記第2のリーク電流から前記第1のリーク電流を減じることにより生成される、装置。請求項1に記載の装置であって、前記低リーク増幅器が計装増幅器を含む、装置。請求項2に記載の装置であって、前記計装増幅器が、高インピーダンス入力バッファに結合される計装演算増幅器を含む、装置。請求項1に記載の装置であって、前記低リーク増幅器が、前記低リーク増幅器を前記サーボループに接続するためのスイッチに接続される、装置。請求項1に記載の装置であって、前記低リーク増幅器が、前記低リーク増幅器の少なくとも1つの入力ピン上にある電圧を積分するように、前記低リーク増幅器を少なくとも1つのキャパシタに接続するための少なくとも1つのスイッチに接続される、装置。請求項1に記載の装置であって、前記演算増幅器が、前記演算増幅器の少なくとも1つの入力ピン上にある電圧を積分するように、前記演算増幅器を少なくとも1つのキャパシタに接続するための少なくとも1つのスイッチに接続される、装置。請求項8に記載の装置であって、少なくとも1つのガード回路を更に含み、前記少なくとも1つのガード回路が、前記演算増幅器の前記少なくとも1つの入力ピンと前記少なくとも1つのガード回路との間の電圧電位を接地に短絡するように構成される、装置。演算増幅器における入力バイアス電流を測定する方法であって、サーボループに接続される低リーク増幅器により生成される第1のリーク電流を測定すること、前記低リーク増幅器を前記演算増幅器に結合すること、前記結合された低リーク増幅器及び演算増幅器を前記サーボループに接続すること、前記サーボループを介して前記結合された低リーク増幅器及び演算増幅器により生成される第2のリーク電流を測定すること、及び前記演算増幅器の前記入力バイアス電流を生成するため、前記第2のリーク電流から前記第1のリーク電流を減じること、を含む、方法。請求項8に記載の方法であって、前記低リーク増幅器が計装増幅器を含む、方法。請求項9に記載の方法であって、前記計装増幅器が、高インピーダンス入力バッファに結合される計装演算増幅器を含む、方法。本発明の側面は、入力バイアス電流の高感度検出のためのシステム及び方法に関連する。更に特定して言えば、演算増幅器及び/又は他の被試験デバイスに接続される、計装増幅器などの高感度テスト増幅器を介して駆動されるサーボループを組み込むためのプラットフォーム及び手法の側面に関連する。高感度テスト増幅器は、被試験デバイスを回路内に置くことなくサーボループ回路を完成するよう、及びテストプラットフォーム自体に固有の入力バイアス電流のための値を生成するよう、リレー又は他のスイッチにより制御され得る。その値が決まった後、オペアンプ又は他の被試験デバイスは、較正回路に挿入され得、その回路の高感度テスト増幅器部により部分的に寄与されかつ個々の被試験デバイスにより部分的に寄与される、その結果の組み合わされた入力バイアス電流が、サーボループ回路内に供給される感知キャパシタを用いて測定され得る。用いられる外部PAMがないため、過剰なリード長さから導入される迷走strayリークはない。被試験デバイスと実質的に共通に配置される高感度テスト増幅器の入力バイアス電流が較正されるため、各被試験プロダクションデバイスに対して決定される入力バイアス電流値の精度が高められる。図2は、種々の実施例に従った、入力バイアス電流の高感度検出のための全般的なプラットフォーム100を図示する。更に特定して言えば、実施例は、被試験デバイス104内の入力バイアス電流の較正及び測定のためのプラットフォーム及び手法に関連する。実施例において、被試験デバイス104は、演算増幅器、及び/又は発振器又は他の部品などの他の電子又は半導体デバイスであり得、又はそれらを含み得る。実施例において、このシステムは、較正リレー108を介して高感度テスト増幅器106に切り替え可能に接続されるサーボループ102を組み込み得る。実施例において、高感度テスト増幅器106は、計装増幅器であり得、又は計装増幅器を含み得、計装増幅器は、高感度テスト増幅器106が取り付けられる回路への高インピーダンス入力を提供する内蔵バッファ回路を備えた演算増幅器を含み得る。図示するような実施例において、高感度テスト増幅器106は、較正リレー108を介してサーボループ102と直列に接続され得る。較正オペレーションに関して、高感度テスト増幅器106は、較正リレー108を開のままにすることにより、サーボループ102を初期的に回路外に切り替えることができる。被試験デバイス104は、サーボループ102に直列にかつ高感度テスト増幅器106と並列に接続される回路に被試験デバイス104を挿入するソケット又は他のレセプタクル118に、被試験デバイス104を単に設置及び挿入しないことにより、同様に初期的に回路外にされ得る。被試験デバイス104がレセプタクル118内に挿入される又は搭載されないため、サーボループ102の回路は、較正リレー108が閉に切り替えられた状態で高感度テスト増幅器106のみを介して完成する。回路を完成するよう較正リレー108が閉じられると、隔離された高感度テスト増幅器106で入力バイアス電流測定が成され得る。単なる例示の実装において、テキサス州ダラスのテキサスインスツルメンツインコーポレーテッドから市販されているINA116部品などの計装増幅器を、高感度テスト増幅器106として用いることができ、そのリークは製造業者により/-25fAに定められて、その部品を用いた実装が、/-25fAの最悪の場合のエラー範囲又は限界を上回って較正され得る。実装において、上述の市販の部品以外の他の計装増幅器を用いることもできる。更なる実装において、計装タイプの増幅器以外の他の高感度増幅器を高感度テスト増幅器106に用いることもできる。種々の側面の実施例に従って、高感度テスト増幅器106は、例えば、レセプタクル118に隣接し又はレセプタクル118に近接し、従って、5mm、10mm、又は他の距離などの比較的短い距離、レセプタクル118の及びそのため高感度テスト増幅器106の、近くの物理的位置で、全般的なプラットフォーム100内に搭載され得又はインストールされ得る。種々の更に側面の実施例において、高感度テスト増幅器106は、プラットフォーム100内に恒久的に搭載又は付けら得、サーボループ102と直列接続にあることを含み、プラットフォーム100の回路要素内に恒久的に接続され得る。種々の実施例において、高感度テスト増幅器106は、プラットフォーム100内で常にパワーオン状態に維持されて、プラットフォーム100が、或る側面において、最悪の場合より良好であり、また著しく良好であり得る精度まで、平均の一定の電流オフセット較正を達成することができるようにし得る。較正オペレーションに関して、プロダクションロット又は別の基準でグループ化された又は収集された部品内の各部品に対する高感度テスト増幅器106のテスト及び較正のための準備を、工場又は他の測定又は較正のために第1の高感度テスト増幅器106が挿入される前に開始することができる。種々の側面において、高感度テスト増幅器106が挿入されず、サーボループ102及び高感度テスト増幅器106がパワーオンの状態で、初期較正オペレーションが実行され得る。種々の側面において、高感度テスト増幅器106の負ピン120及び高感度テスト増幅器106の正ピン122の各々は、別々に較正され得る。これらのピンの入力バイアス電流の較正は、被試験デバイス104がレセプタクル118に挿入されることなく、実行され得る。種々の側面において、較正リレー108は、高感度テスト増幅器106を回路に接続するように動かされ又は閉じられ得、負ピン積分リレー110は、サーボループ102及び高感度テスト増幅器106とい直列の回路に負ピン積分キャパシタ112を接続するように動かされ又は閉じられ得る。種々の側面において、較正リレー108及び/又は負ピン積分リレー110を閉じることは、手動入力により又はユーザーによる選択により、及び/又はプラットフォーム100に関連して動作する制御アプリケーションにより発せられる命令によるなどの自動制御下により、成され得る。完成した回路は、106の負ピン120から流れるバイアス電流に基づいて負ピン積分キャパシタ112に充電を開始させ得る。サーボループ102は、負ピン積分キャパシタ112に累積する電圧を補償し、この値は、ソフトウェア又はプラットフォーム100でホストされる他のロジックによりその電圧からデジタル化され得る。実施例に従って、如何なる高感度テスト増幅器106もない回路に対し計算された入力バイアス電圧はその後、下記に従って計算され得る。1入力バイアス電流IIBCINTΔVR/Δ時間利得LOOPこの値はその後、プラットフォーム100に記憶され得る、又はプラットフォーム100により、例えば、プラットフォーム100に取り付けられる又はプラットフォーム100と通信するパーソナルコンピュータ又はワークステーションへ、記憶され得る。較正リレー108及び負ピン積分キャパシタ112はその後開かれ得、較正入力バイアス電流を検出及び捕捉するための同じプロセスが、正ピン積分キャパシタ116を充電する対応するステップにおいて較正リレー108及び正ピン積分リレー114を切り替えることにより、高感度テスト増幅器106の正ピン122に対し反復され得、従って、正ピン122のための入力バイアス電流IIB値を検出及び記憶する。このようにして捕捉された被試験デバイスの存在なしにプラットフォーム100のための較正又は背景入力バイアス電流IIBで、各被試験デバイス104の個々の値のための入力バイアス電流の検出が導かれ得る。種々の側面において、当該被試験デバイス104を挿入することができ、較正リレー108、負ピン積分リレー110、及び正ピン積分リレー114の各々を閉じる又は動かすことが可能である。これにより、被試験デバイス104の負ピン124が高感度テスト増幅器106の負ピン120に並列に接続され、被試験デバイス104の正ピン126が高感度テスト増幅器106の正ピン122に並列に接続される。サーボループ102の回路はその後、高感度テスト増幅器106及び被試験デバイス104両方により駆動される。高感度テスト増幅器106及び被試験デバイス104の組み合わされた要素のための入力バイアス電流は、上述のオペレーションに従ってその後測定され得、組み合わされた入力バイアス電流は式1に従って計算される。組み合わされた入力バイアス電流の検出の終了後、個々の被試験デバイス104のための入力バイアス電流値が下記として計算され得る。2IIBDUTのための入力バイアス電流=測定されたIIB-較正されたIIBこの式は、被試験デバイス104の負ピン124及び正ピン126の各々に対し計算され得る。所定のプロダクションロット及び/又は他のセット内の各被試験デバイス104に対する入力バイアス電流IIBの検出及び評価は、同様の方式で進行し得る。実施例において、及び図3に示すように、サーボループ102、高感度テスト増幅器106、及び被試験デバイス104間の接続に加え、測定及び較正安定性及び精度が、駆動されたガード回路128のセットの挿入により高められ得る。図示するような実施例において、破線で示されるがプラットフォーム100の他の構成要素のような印刷回路又は他の電気的接続を介して接続される、駆動されたガード回路128のセットは、高感度テスト増幅器106の負ピン120の電圧、及び/又は高感度テスト増幅器106の正ピン122電圧を感知することができる。駆動されたガード回路128のセットはその後、等しい、低インピーダンス電圧を駆動し得る。実装されるとき、駆動されたガード回路128のセットは、負ピン120及び正ピン122で高感度テスト増幅器106の高インピーダンス入力を囲むことができ、これは、駆動されたガード回路128のセットのリングの外側の任意のリーク電流を、接地導体130に短絡させる。この短絡動作は、負入力ピン120及び正入力ピン122辺りの電位電圧差の不足を生成し、高感度テスト増幅器106に関連するリーク又は入力バイアス電流を更に低減する。図4は、種々の実施例に従った、入力バイアス電流の高感度検出のためのシステム及び方法において用いることができる全般的な較正において実行され得る処理を図示する。402において処理が開始し得る。404において、高感度テスト増幅器106は、較正リレー108及び/又は他のスイッチ又は制御を介してサーボループ102に通信するよう又はリンクするよう接続及び/又は活性化され得る。種々の側面において、高感度テスト増幅器106は、被試験デバイス104が、レセプタクル118及び/又はプラットフォーム100内のそのデバイスのための他の搭載構造から取り除かれた状態で、サーボループ102に接続され得る。406において、高感度テスト増幅器106の負ピン120の負ピン積分キャパシタ112が、負ピン積分リレー110及び/又は他のスイッチ又は制御を閉じること、接続すること、及び/又は活性化させることにより、サーボループ102に通信するよう又はリンクするよう接続され及び/又は活性化され得る。408において、負ピン120の入力バイアス電流が、負ピン積分キャパシタ110及び/又は他の感知キャパシタ又は要素を介して積分ベースの測定を用いて計算され、決定され、サンプリングされ、及び/又は記憶され得る。種々の側面において、較正入力バイアス電流IIBが、上記式1の数式を評価することにより生成され得る。種々の側面において、入力バイアス電流IIBは、コンピュータ、ワークステーション、及び/又は他のハードウェア、ソフトウェア、及び/又は他の計装又は制御ロジック図示せずを用いてサンプリングされ、計算され、及び/又は記憶され得る。410において、負ピン積分リレー110が開けられ得及び/又は切断され得、高感度テスト増幅器106の正ピン122の正ピン積分キャパシタ116が、正ピン積分リレー114及び/又は他のスイッチ又は制御を閉じること、接続すること、及び/又は活性化させるによりサーボループ102に接続され得る。412において、正ピン122の入力バイアス電流が、正ピン積分キャパシタ116、及び/又は他の感知キャパシタ又は要素を介して積分ベースの測定を用いて計算され、決定され、サンプリングされ、及び/又は記憶され得る。種々の側面において、入力バイアス電流IIBが、上記の式1の数式を評価することにより負ピン120に対し同じ方式で同様に生成され得、コンピュータ、ワークステーション、及び/又はプラットフォーム100に関連する又はプラットフォーム100によりホストされる他の計装又は制御ロジック図示せずに同様に記憶され得る。414において、ガードリング回路128のセットを用いる実装において、適宜、高感度テスト増幅器106のガードリング回路128のセットの外側の任意のリーク電流が接地に短絡され得る。実施例において、図示するように、ガードリング回路128のセット以外のガード又は短絡回路の他の構成を用いることができる。416において、被試験デバイス104のプロダクションロット又は他のセットのための各被試験デバイス104に対する入力バイアス電流値IIBが、上記の式2に従って生成され得る。各被試験デバイス104に対する入力バイアス電流の値は、被試験デバイス104の負ピン120及び正ピン122の各々に対して捕捉及び記憶され得る。種々の側面において、被試験デバイス104のプロダクションロットが、通し番号又はその他の関連するシリアル番号を有する、同じ又は異なる部品タイプの演算増幅器など、同じ又は類似の部品の個別のセット又は集まり、及び/又は顧客又はその他に出荷又は搬送される前にその入力バイアス電流IIB値例えば、入力ピン毎が試験される必要があるデバイスの他の集まり、であり得る又はそれらを含み得る。種々の側面において、負ピン120、正ピン122に対する測定された入力バイアス電流IIB値、及び/又は被試験デバイス104の他のテストされた値は、デバイスと共に出荷される印刷材料内に印刷され得、そのデバイスの場合エンボスされ得、そのデバイス内に又はデバイスに関連する電子的メモリに記憶され得、及び/又は他の媒体を用いて記憶又は搬送され得る。418において、高感度テスト増幅器106は、現在のプロダクションロットのテスト中又は他のインタバルの間、適宜パワーアップモード又は状態に保たれ又は維持され得る。420において、オペレータ及び/又はプラットフォーム100の自動制御リソースは、現在のプロダクションロット及び/又は当該デバイスの他のグループに対し被試験デバイス104のセットに対する入力バイアス電流IIBテスト及び/又は他のテスト又は測定オペレーションを終了することができる。422において、オペレータ及び/又はプラットフォーム100の他の自動制御リソースは、適宜、例えば、演算増幅器又は他の部品の新しいバッチに切り替えるとき、及び/又は較正オペレーションのため新しいデバイスタイプ又はモデルに切り替えるとき、回路内に被試験デバイス104が無い高感度テスト増幅器106を用いて入力バイアス電流較正プロセスを再び実行することができる。424において、オペレータ及び/又はプラットフォーム100の自動制御リソースは、被試験デバイス104の次の一つ又は複数のプロダクションロット、又は他のセットで、適宜、入力バイアス電流IIBテストプロセスを開始することができる。426において、処理は、反復、前の処理地点に戻る、更なる処理地点に飛ぶ、又は終了することができる。本明細書に開示した実装に関連して説明される、パーソナルコンピュータ、携帯電話、メディア再生デバイス、及びサーバーを含む、種々の例示のロジック、論理ブロック、モジュール、デバイス、及び回路は、汎用プロセッサ、デジタルシグナルプロセッサDSP、特定用途向け集積回路ASIC、フィールドプログラマブルゲートアレイFPGA、又は他のプログラマブルロジックデバイス、個別ゲート又はトランジスタロジック、個別ハードウェア構成要素、又は本明細書に記載の機能を実行するよう設計されるそれらの任意の組み合わせで又はそれらを用いて実装又は実行され得る。汎用プロセッサは、マイクロプロセッサとし得るが、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又は状態マシンであってもよい。プロセッサは、コンピューティングデバイスの組み合わせ、例えば、1つ又は複数のDSP及び1つ又は複数のマイクロプロセッサ及び多数のマイクロプロセッサの組み合わせ、又は任意の他の構成として実装されてもよい。例示の実装において、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、又はそれらの任意の組み合わせにおいて実装され得る。ソフトウェアに実装される場合、これらの機能は、コンピュータ可読媒体に記憶され得る、又はコンピュータ可読媒体上の1つ又は複数の命令又はコードとして又は伝送され得る。コンピュータ可読媒体はコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによりアクセスされ得る任意の利用可能な媒体とし得る。単なる例として、コンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROM、DVD-ROM、Blu-rayディスク又は他の光学的ディスクストレージ、磁気ディスクストレージ又は他の磁気ストレージデバイス、又は、命令又はデータ構造の形式の所望のプログラムコードを搬送又は記憶するため用いることができ、コンピュータによりアクセスされ得る、任意の他の媒体を含み得る。本明細書に開示する実装に関連して説明される方法又はアルゴリズムのステップは、ハードウェアに、プロセッサにより実行されるソフトウェアモジュールに、又はこれら2つの組み合わせに直接的に組み込まれ得る。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、又は当業界で既知の記憶媒体の任意の他の形式内にあり得る。例示の記憶媒体が、プロセッサが、記憶媒体から情報を読み出すことができ、かつ記憶媒体に情報を書き込むことができるように、プロセッサに結合される及び/又はプロセッサと統合される。サーボループ102及び高感度テスト増幅器106が個々の部品として実装されるものとして実装例を説明してきたが、種々の側面において、サーボループ102及び高感度テスト増幅器106は、組み合わされた及び/又はモノリシック部品又は回路として実装されてもよい。逆に、サーボループ102及び高感度テスト増幅器106の各々が、プラットフォーム100内で接続される単一部品として実装されるよう実装例を説明してきたが、実施例において、サーボループ102及び106の各々又はいずれかが、複数の部品又は要素を用いて実装されてもよく、且つ/又は他の回路、部品、又は要素と組み合わされてもよい。また、実施例は、サーボループ102及び/又は高感度テスト増幅器106がアナログ回路要素として動作する別個の部品として説明したが、実施例において、サーボループ102及び/又は高感度テスト増幅器106によって実行される幾つか又は全ての機能又はオペレーションが、デジタル回路要素及び/又はコンピュータソフトウェアを用いて実装されてもよい。本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。