フレーム反転駆動する液晶表示装置であって、前記液晶表示装置は、マトリクス状に配置された複数の画素と、複数のコモン線と、複数の走査線と、を有し、前記複数の画素の各々は、液晶素子と、前記液晶素子の第1の電極に印加する電圧を制御するトランジスタと、を有し、前記複数の走査線の各々は、前記複数の画素のうち、行方向に配置された画素が有するトランジスタのゲートに電気的に接続され、前記複数のコモン線の各々は、前記複数の画素のうち、行方向に配置された画素が有する液晶素子の第2の電極に電気的に接続され、第1のフレーム期間において、前記複数の走査線を順次選択するのに同期して、前記複数のコモン線に順次第1の電位が保持され、前記第1のフレーム期間と隣り合う第2のフレーム期間において、前記複数の走査線を順次選択するのに同期して、前記複数のコモン線に順次第2の電位が保持され、前記第1の電位と前記第2の電位とは異なることを特徴とする液晶表示装置。請求項1において、前記複数のコモン線が保持する電位を供給するシフトレジスタを有し、前記シフトレジスタは、リセット用パルス出力回路と、セット用パルス出力回路と、を有することを特徴とする液晶表示装置。ゲートライン反転駆動する液晶表示装置であって、前記液晶表示装置は、マトリクス状に配置された複数の画素と、複数の第1のコモン線と、複数の第2のコモン線と、複数の走査線と、を有し、前記複数の画素の各々は、液晶素子と、前記液晶素子の第1の電極に印加する電圧を制御するトランジスタと、を有し、前記複数の走査線の各々は、前記複数の画素のうち、行方向に配置された画素が有するトランジスタのゲートに電気的に接続され、前記複数の第1のコモン線の各々は、前記複数の画素のうち、奇数行の行方向に配置された画素が有する液晶素子の第2の電極に電気的に接続され、前記複数の第2のコモン線の各々は、前記複数の画素のうち、偶数行の行方向に配置された画素が有する液晶素子の第2の電極に電気的に接続され、第1のフレーム期間において、前記複数の走査線を順次選択するのに同期して、前記複数の第1のコモン線に順次第1の電位が保持される動作と、前記複数の第2のコモン線に順次第2の電位が保持される動作と、が交互に行われ、前記第1のフレーム期間と隣り合う第2のフレーム期間において、前記複数の走査線を順次選択するのに同期して、前記複数の第1のコモン線に順次前記第2の電位が保持される動作と、前記複数の第2のコモン線に順次前記第1の電位が保持される動作と、が交互に行われ、前記第1の電位と前記第2の電位とは異なることを特徴とする液晶表示装置。請求項3において、前記複数の第1のコモン線が保持する電位を供給する第1のシフトレジスタと、前記複数の第2のコモン線が保持する電位を供給する第2のシフトレジスタと、を有し、前記第1のシフトレジスタと前記第2のシフトレジスタの各々は、リセット用パルス出力回路と、セット用パルス出力回路と、を有することを特徴とする液晶表示装置。請求項2又は請求項4において、前記リセット用パルス出力回路は、第1のトランジスタ乃至第9のトランジスタと、第1の入力端子乃至第5の入力端子と、出力端子と、第1の電源線乃至第8の電源線と、を有し、前記リセット用パルス出力回路において、前記第1のトランジスタは、第1の端子が前記第1の電源線と接続され、第2の端子が前記第5のトランジスタの第1の端子と接続され、ゲートが前記第4の入力端子と接続され、前記第2のトランジスタは、第1の端子が前記第5のトランジスタの第1の端子と接続され、第2の端子が前記第2の電源線と接続され、ゲートが前記第4のトランジスタのゲートと接続され、前記第3のトランジスタは、第1の端子が前記第2の入力端子と接続され、第2の端子が前記出力端子と接続され、ゲートが前記第5のトランジスタの第2の端子と接続され、前記第4のトランジスタは、第1の端子が前記出力端子と接続され、第2の端子が前記第3の電源線と接続され、前記第5のトランジスタは、ゲートが前記第4の電源線と接続され、前記第6のトランジスタは、第1の端子が前記第5の電源線と接続され、第2の端子が前記第4のトランジスタのゲートと接続され、ゲートが前記第3の入力端子と接続され、前記第7のトランジスタは、第1の端子が前記第6の電源線と接続され、第2の端子が前記第4のトランジスタのゲートと接続され、ゲートが前記第1の入力端子と接続され、前記第8のトランジスタは、第1の端子が前記第7の電源線と接続され、第2の端子が前記第4のトランジスタのゲートと接続され、ゲートが前記第5の入力端子と接続され、前記第9のトランジスタは、第1の端子が前記第4のトランジスタのゲートと接続され、第2の端子が前記第8の電源線と接続され、ゲートが前記第4の入力端子と接続されていることを特徴とする液晶表示装置。請求項5において、前記リセット用パルス出力回路において、前記第1のトランジスタ乃至前記第9のトランジスタは、Nチャネル型のトランジスタであることを特徴とする液晶表示装置。請求項2又は請求項4において、前記リセット用パルス出力回路は、第1のトランジスタ乃至第8のトランジスタと、第1の入力端子乃至第4の入力端子と、出力端子と、第1の電源線乃至第7の電源線と、を有し、前記リセット用パルス出力回路において、前記第1のトランジスタは、第1の端子が前記第1の電源線と接続され、第2の端子が前記第5のトランジスタの第1の端子と接続され、ゲートが前記第4の入力端子と接続され、前記第2のトランジスタは、第1の端子が前記第5のトランジスタの第1の端子と接続され、第2の端子が前記第2の電源線と接続され、ゲートが前記第4のトランジスタのゲートと接続され、前記第3のトランジスタは、第1の端子が前記第2の入力端子と接続され、第2の端子が前記出力端子と接続され、ゲートが前記第5のトランジスタの第2の端子と接続され、前記第4のトランジスタは、第1の端子が前記出力端子と接続され、第2の端子が前記第3の電源線と接続され、前記第5のトランジスタは、ゲートが前記第4の電源線と接続され、前記第6のトランジスタは、第1の端子が前記第5の電源線と接続され、第2の端子が前記第4のトランジスタのゲートと接続され、ゲートが前記第3の入力端子と接続され、前記第7のトランジスタは、第1の端子が前記第6の電源線と接続され、第2の端子が前記第4のトランジスタのゲートと接続され、ゲートが前記第1の入力端子と接続され、前記第8のトランジスタは、第1の端子が前記第4のトランジスタのゲートと接続され、第2の端子が前記第7の電源線と接続され、ゲートが前記第4の入力端子と接続されていることを特徴とする液晶表示装置。請求項7において、前記リセット用パルス出力回路において、前記第1のトランジスタ乃至前記第8のトランジスタは、Nチャネル型のトランジスタであることを特徴とする液晶表示装置。請求項2及び請求項4乃至請求項8のいずれか一項において、前記セット用パルス出力回路は、第1のトランジスタ乃至第10のトランジスタと、第1の容量素子と、第2の容量素子と、第1の入力端子乃至第4の入力端子と、第1の出力端子と、第2の出力端子と、第1の電源線乃至第10の電源線と、を有し、前記セット用パルス出力回路において、前記第1のトランジスタは、第1の端子が前記第1の電源線と接続され、第2の端子が前記第1の出力端子と接続され、前記第2のトランジスタは、第1の端子が前記第1の出力端子と接続され、第2の端子が前記第2の電源線と接続され、前記第3のトランジスタは、第1の端子が前記第2の入力端子と接続され、第2の端子が前記第2の出力端子と接続され、ゲートが前記第1のトランジスタのゲートと接続され、前記第4のトランジスタは、第1の端子が前記第2の出力端子と接続され、第2の端子が前記第3の電源線と接続され、ゲートが前記第2のトランジスタのゲートと接続され、前記第5のトランジスタは、第1の端子が前記第6のトランジスタの第1の端子と接続され、第2の端子が前記第1のトランジスタのゲートと接続され、ゲートが前記第4の電源線と接続され、前記第6のトランジスタは、第2の端子が前記第5の電源線と接続され、ゲートが前記第2のトランジスタのゲートと接続され、前記第7のトランジスタは、第1の端子が前記第6の電源線と接続され、第2の端子が前記第6のトランジスタの第1の端子と接続され、ゲートが前記第3の入力端子と接続され、前記第8のトランジスタは、第1の端子が前記第7の電源線と接続され、第2の端子が前記第2のトランジスタのゲートと接続され、ゲートが前記第1の入力端子と接続され、前記第9のトランジスタは、第1の端子が前記第8の電源線と接続され、第2の端子が前記第2のトランジスタのゲートと接続され、ゲートが前記第4の入力端子と接続され、前記第10のトランジスタは、第1の端子が前記第2のトランジスタのゲートと接続され、第2の端子が前記第9の電源線と接続され、ゲートが前記第3の入力端子と接続され、前記第1の容量素子は、一方の端子が前記第1のトランジスタのゲートと接続され、他方の端子が前記第1の出力端子と接続され、前記第2の容量素子は、一方の端子が前記第2のトランジスタのゲートと接続され、他方の端子が前記第10の電源線と接続されていることを特徴とする液晶表示装置。請求項9において、前記セット用パルス出力回路において、前記第1のトランジスタ乃至前記第10のトランジスタは、Nチャネル型のトランジスタであることを特徴とする液晶表示装置。請求項1乃至請求項10のいずれか一項において、前記液晶素子が有する液晶層に、ブルー相を示す液晶材料を用いることを特徴とする液晶表示装置。請求項1乃至請求項11のいずれか一項に記載の液晶表示装置を具備する電子機器。上記特許文献1に記載のブルー相液晶の駆動方式であるIPSIn-PlaneSwitching方式では、交流駆動を行うと、駆動電圧が高くなるといった問題がある。駆動電圧を高く設定する必要がある原因について、図23を参照して以下に説明する。図23Aは、液晶表示装置が有する画素の回路構成を示している。画素2300は、トランジスタ2301と、液晶素子2302と、保持容量2303とを有する。信号線2304データ線、ソースライン、又はデータ信号線ともいうには、画像信号ビデオ信号ともいうが入力され、走査線2305ゲート線、ゲートライン、又はゲート信号線ともいうには、ゲート信号走査信号、選択信号ともいうが入力される。またコモン線2306共通電位線ともいうにはコモン電位共通電位ともいうが入力され、容量線2307には固定電位が入力される。なお説明のため、液晶素子2302のトランジスタ2301に接続される側の電極を第1の電極画素電極ともいう、コモン線2306に接続される側の電極を第2の電極対向電極ともいうという。また、液晶表示装置では、液晶素子の劣化焼き付きを抑制するために、一定期間毎に、液晶素子における第2の電極の電位コモン電位ともいうに対して第1の電極に印加される電圧の極性を反転させる交流駆動が行われている。交流駆動として、フレーム反転駆動、ゲートライン反転駆動、ソースライン反転駆動、ドットライン反転駆動等の駆動方式がある。例えば、フレーム反転駆動とは、1フレーム期間毎に、液晶素子に印加される電圧の極性を反転させる駆動方法である。なお、1フレーム期間とは、1画面分の画像を表示する期間に相当し、その期間には特に限定はないが、画像をみる人がちらつきフリッカを感じないように少なくとも1/60秒以下とすることが好ましい。また、ゲートライン反転駆動とは、同一の走査線に接続された画素が有する液晶素子に印加される電圧の極性を、隣接する走査線に接続された画素が有する液晶素子に対し反転させ、さらに各画素に対しフレーム反転を行う駆動方法である。図23Bに、反転駆動を行う場合の図23Aの画素2300の動作を説明するためのタイミングチャートの一例を示す。図23Bでは、反転駆動の反転駆動期間2311及び非反転駆動期間2312の各1フレーム期間における、走査線GL、信号線SL、コモン線CL、第1の電極PE、第2の電極CEの電位についてのタイミングチャートを示している。図23Bでは、走査線GLの走査信号の電位は、画素を選択する期間、すなわちトランジスタ2301を導通状態オン状態ともいうとする期間でVgh、他の期間、すなわちトランジスタ2301を非導通状態オフ状態ともいうとする期間でVglVgh>Vglとしている。また、信号線SLの画像信号の電位は表示する画像に応じて変動するが、ここでは非反転駆動するための電位としてVdh、反転駆動するための電位としてVdlVdh>Vdlとしている。なお、図23Bでは、信号線SLの画像信号の階調に応じて第1の電極PEの電位が異なることとなるが、説明のため、走査線GLの走査信号に応じて反転する電位がVdh又はVdlとなる様子を示している。また、図23Bでは、共通電位線CL、すなわち第2の電極CEの電位をVc一定としている。図23Bを用いて説明した反転駆動による駆動方法では、画像信号の電位の極性を反転させることによって、液晶素子2302の第1の電極の電位を変化させ、第1の電極と第2の電極との間に印加される電圧の極性を交互に切り替える。よって、信号線SLに書き込まれる画像信号に要する電位の幅は、フレーム反転駆動を行わない場合に比べて2倍となる。よって、画像信号の振幅電圧が大きいため、消費電力が大きくなってしまう。そこで本発明の一態様は、信号線に書き込まれる画像信号の振幅電圧を小さくすることができる液晶表示装置を提供することを目的とする。又は、本発明の一態様は、信号線に書き込まれる画像信号の振幅電圧を小さくすることができ、走査線駆動回路の電圧を下げることができる液晶表示装置を提供することを目的とする。又は、本発明の一態様は、フレーム反転駆動し、信号線に書き込まれる画像信号の振幅電圧を小さくすることができる液晶表示装置及びその駆動方法を提供することを目的とする。又は、本発明の一態様は、フレーム反転駆動し、信号線に書き込まれる画像信号の振幅電圧を小さくすることができ、走査線駆動回路の電圧を下げることができる液晶表示装置及びその駆動方法を提供することを目的とする。又は、本発明の一態様は、ゲートライン反転駆動し、信号線に書き込まれる画像信号の振幅電圧を小さくすることができる液晶表示装置及びその駆動方法を提供することを目的とする。又は、本発明の一態様は、ゲートライン反転駆動し、信号線に書き込まれる画像信号の振幅電圧を小さくすることができ、走査線駆動回路の電圧を下げることができる液晶表示装置及びその駆動方法を提供することを目的とする。本発明の一態様は、フレーム反転駆動する液晶表示装置であって、液晶表示装置は、複数の画素と、複数のコモン線と、複数の走査線と、を有し、複数の画素の各々は、液晶素子と、液晶素子の第1の電極に印加する電圧を制御するトランジスタと、を有し、複数の走査線の各々は、複数の画素のうち、行方向に配置された画素が有するトランジスタのゲートに電気的に接続され、複数のコモン線の各々は、複数の画素のうち、行方向に配置された画素が有する液晶素子の第2の電極に電気的に接続されている。そして、第1のフレーム期間において、複数の走査線を順次選択するのに同期して、複数のコモン線に順次第1の電位が供給保持され、第1のフレーム期間と隣り合う第2のフレーム期間において、複数の走査線を順次選択するのに同期して、複数のコモン線に順次第2の電位が供給保持され、第1の電位と第2の電位とは異なる液晶表示装置である。本発明の一態様において、液晶表示装置は、複数のコモン線が保持する電位を供給するシフトレジスタを有し、シフトレジスタは、リセット用パルス出力回路と、セット用パルス出力回路と、を有する。本発明の一態様は、ゲートライン反転駆動する液晶表示装置であって、液晶表示装置は、複数の画素と、複数の第1のコモン線と、複数の第2のコモン線と、複数の走査線と、を有し、複数の画素の各々は、液晶素子と、液晶素子の第1の電極に印加する電圧を制御するトランジスタと、を有し、複数の走査線の各々は、複数の画素のうち、行方向に配置された画素が有するトランジスタのゲートに電気的に接続され、複数の第1のコモン線の各々は、複数の画素のうち、奇数行の行方向に配置された画素が有する液晶素子の第2の電極に電気的に接続され、複数の第2のコモン線の各々は、複数の画素のうち、偶数行の行方向に配置された画素が有する液晶素子の第2の電極に電気的に接続されている。そして、第1のフレーム期間において、複数の走査線を順次選択するのに同期して、複数の第1のコモン線に順次第1の電位が供給保持される動作と、複数の第2のコモン線に順次第2の電位が供給保持される動作と、が交互に行われ、第1のフレーム期間と隣り合う第2のフレーム期間において、複数の走査線を順次選択するのに同期して、複数の第1のコモン線に順次第2の電位が供給保持される動作と、複数の第2のコモン線に順次第1の電位が供給保持される動作と、が交互に行われ、第1の電位と第2の電位とは異なる液晶表示装置である。本発明の一態様において、液晶表示装置は、複数の第1のコモン線が保持する電位を供給する第1のシフトレジスタと、複数の第2のコモン線が保持する電位を供給する第2のシフトレジスタと、を有し、第1のシフトレジスタと第2のシフトレジスタの各々は、リセット用パルス出力回路と、セット用パルス出力回路と、を有する。また、本発明の一態様において、リセット用パルス出力回路は、第1のトランジスタ乃至第9のトランジスタと、第1の入力端子乃至第5の入力端子と、出力端子と、第1の電源線乃至第8の電源線と、を有する。リセット用パルス出力回路において、第1のトランジスタは、第1の端子が第1の電源線と接続され、第2の端子が第5のトランジスタの第1の端子と接続され、ゲートが第4の入力端子と接続され、第2のトランジスタは、第1の端子が第5のトランジスタの第1の端子と接続され、第2の端子が第2の電源線と接続され、ゲートが第4のトランジスタのゲートと接続され、第3のトランジスタは、第1の端子が第2の入力端子と接続され、第2の端子が出力端子と接続され、ゲートが第5のトランジスタの第2の端子と接続され、第4のトランジスタは、第1の端子が出力端子と接続され、第2の端子が第3の電源線と接続され、第5のトランジスタは、ゲートが第4の電源線と接続され、第6のトランジスタは、第1の端子が第5の電源線と接続され、第2の端子が第4のトランジスタのゲートと接続され、ゲートが第3の入力端子と接続され、第7のトランジスタは、第1の端子が第6の電源線と接続され、第2の端子が第4のトランジスタのゲートと接続され、ゲートが第1の入力端子と接続され、第8のトランジスタは、第1の端子が第7の電源線と接続され、第2の端子が第4のトランジスタのゲートと接続され、ゲートが第5の入力端子と接続され、第9のトランジスタは、第1の端子が第4のトランジスタのゲートと接続され、第2の端子が第8の電源線と接続され、ゲートが第4の入力端子と接続されている。リセット用パルス出力回路において、第1のトランジスタ乃至第9のトランジスタは、Nチャネル型のトランジスタであってもよい。また、本発明の一態様において、リセット用パルス出力回路は、第1のトランジスタ乃至第8のトランジスタと、第1の入力端子乃至第4の入力端子と、出力端子と、第1の電源線乃至第7の電源線と、を有する。リセット用パルス出力回路において、第1のトランジスタは、第1の端子が第1の電源線と接続され、第2の端子が第5のトランジスタの第1の端子と接続され、ゲートが第4の入力端子と接続され、第2のトランジスタは、第1の端子が第5のトランジスタの第1の端子と接続され、第2の端子が第2の電源線と接続され、ゲートが第4のトランジスタのゲートと接続され、第3のトランジスタは、第1の端子が第2の入力端子と接続され、第2の端子が出力端子と接続され、ゲートが第5のトランジスタの第2の端子と接続され、第4のトランジスタは、第1の端子が出力端子と接続され、第2の端子が第3の電源線と接続され、第5のトランジスタは、ゲートが第4の電源線と接続され、第6のトランジスタは、第1の端子が第5の電源線と接続され、第2の端子が第4のトランジスタのゲートと接続され、ゲートが第3の入力端子と接続され、第7のトランジスタは、第1の端子が第6の電源線と接続され、第2の端子が第4のトランジスタのゲートと接続され、ゲートが第1の入力端子と接続され、第8のトランジスタは、第1の端子が第4のトランジスタのゲートと接続され、第2の端子が第7の電源線と接続され、ゲートが第4の入力端子と接続されている。リセット用パルス出力回路において、第1のトランジスタ乃至第8のトランジスタは、Nチャネル型のトランジスタであってもよい。また、本発明の一態様において、セット用パルス出力回路は、第1のトランジスタ乃至第10のトランジスタと、第1の容量素子と、第2の容量素子と、第1の入力端子乃至第4の入力端子と、第1の出力端子と、第2の出力端子と、第1の電源線乃至第10の電源線と、を有する。セット用パルス出力回路において、第1のトランジスタは、第1の端子が第1の電源線と接続され、第2の端子が第1の出力端子と接続され、第2のトランジスタは、第1の端子が第1の出力端子と接続され、第2の端子が第2の電源線と接続され、第3のトランジスタは、第1の端子が第2の入力端子と接続され、第2の端子が第2の出力端子と接続され、ゲートが第1のトランジスタのゲートと接続され、第4のトランジスタは、第1の端子が第2の出力端子と接続され、第2の端子が第3の電源線と接続され、ゲートが第2のトランジスタのゲートと接続され、第5のトランジスタは、第1の端子が第6のトランジスタの第1の端子と接続され、第2の端子が第1のトランジスタのゲートと接続され、ゲートが第4の電源線と接続され、第6のトランジスタは、第2の端子が第5の電源線と接続され、ゲートが第2のトランジスタのゲートと接続され、第7のトランジスタは、第1の端子が第6の電源線と接続され、第2の端子が第6のトランジスタの第1の端子と接続され、ゲートが第3の入力端子と接続され、第8のトランジスタは、第1の端子が第7の電源線と接続され、第2の端子が第2のトランジスタのゲートと接続され、ゲートが第1の入力端子と接続され、第9のトランジスタは、第1の端子が第8の電源線と接続され、第2の端子が第2のトランジスタのゲートと接続され、ゲートが第4の入力端子と接続され、第10のトランジスタは、第1の端子が第2のトランジスタのゲートと接続され、第2の端子が第9の電源線と接続され、ゲートが第3の入力端子と接続され、第1の容量素子は、一方の端子が第1のトランジスタのゲートと接続され、他方の端子が第1の出力端子と接続され、第2の容量素子は、一方の端子が第2のトランジスタのゲートと接続され、他方の端子が第10の電源線と接続されている。セット用パルス出力回路において、第1のトランジスタ乃至第10のトランジスタは、Nチャネル型のトランジスタであってもよい。また、本発明の一態様において、液晶素子が有する液晶層に、ブルー相を示す液晶材料を用いてもよい。本発明の一態様によれば、信号線に書き込まれる画像信号の振幅電圧を小さくすることができる液晶表示装置を提供することができる。又は、本発明の一態様によれば、信号線に書き込まれる画像信号の振幅電圧を小さくすることができ、走査線駆動回路の電圧を下げることができる液晶表示装置を提供することができる。又は、本発明の一態様によれば、フレーム反転駆動し、信号線に書き込まれる画像信号の振幅電圧を小さくすることができる液晶表示装置及びその駆動方法を提供することができる。又は、本発明の一態様によれば、フレーム反転駆動し、信号線に書き込まれる画像信号の振幅電圧を小さくすることができ、走査線駆動回路の電圧を下げることができる液晶表示装置及びその駆動方法を提供することができる。又は、本発明の一態様によれば、ゲートライン反転駆動し、信号線に書き込まれる画像信号の振幅電圧を小さくすることができる液晶表示装置及びその駆動方法を提供することができる。又は、本発明の一態様によれば、ゲートライン反転駆動し、信号線に書き込まれる画像信号の振幅電圧を小さくすることができ、走査線駆動回路の電圧を下げることができる液晶表示装置及びその駆動方法を提供することができる。以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。なお、本明細書にて用いる第1、第2、第3、乃至第NNは自然数という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。なお、本明細書において、AとBとが接続されている、とは、AとBとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、AとBとが電気的に接続されているとは、具体的には、トランジスタをはじめとするスイッチング素子を介してAとBとが接続され、当該スイッチング素子の導通によって、AとBとが概略同電位となる場合や、抵抗素子を介してAとBとが接続され、当該抵抗素子の両端に発生する電位差が、AとBとを含む回路の動作に影響しない程度となっている場合等、回路動作を考えた場合、AとBとの間の部分を同じノードとして捉えて差し支えない状態を表す。実施の形態1本実施の形態では、コモン線駆動回路に設けられるシフトレジスタに関して、リセット用パルス出力回路と、セット用パルス出力回路と、当該リセット用パルス出力回路及びセット用パルス出力回路を有するシフトレジスタの一例を図1~図10、図22を参照して説明する。はじめに、本実施の形態で説明する、シフトレジスタが設けられたコモン線駆動回路を有する液晶表示装置の構成について、図22を用いて説明する。図22において、液晶表示装置は、基板2207上に、複数の画素2201が、行方向と列方向にマトリクス状に配置配列された画素部2202を有し、画素部2202の周辺には、信号線駆動回路2203、走査線駆動回路2204、及びコモン線駆動回路2205を有する。これらの駆動回路には、FPC2206を介して外部より信号が供給される。なお、信号線駆動回路2203、走査線駆動回路2204、及びコモン線駆動回路2205を、画素部2202と同じ基板上に設ける構成としてもよい。画素部2202と同じ基板上に、信号線駆動回路2203、走査線駆動回路2204、及びコモン線駆動回路2205を設けることで、外部との接続に必要な端子数を削減することができ、液晶表示装置の小型化を図ることができる。複数の画素2201のそれぞれは、液晶素子2208、及び液晶素子2208に印加する電圧を制御するトランジスタ2209を有する。なお、画素2201の配置は図22に示す構成に限定されず、縦方向又は横方向において、画素が直線上に並んで配置されている構成や、ギザギザな線上に配置されている構成としてもよい。本実施の形態において、液晶表示装置を交流駆動させることによって、液晶素子の劣化焼き付きを抑制することができる。交流駆動方式として、具体的にはフレーム反転駆動方式又はゲートライン反転駆動方式を用いることができる。また、本実施の形態における液晶素子が有する液晶層として、ブルー相を示す液晶材料を用いることができる。ブルー相を示す液晶は、横電界方式で駆動する液晶である。液晶素子のコモン線に接続される側の電極第2の電極、対向電極ともいうを、トランジスタに接続される側の電極第1の電極、画素電極ともいうと同じ基板に形成して液晶素子を形成する。なお、本実施の形態における液晶素子には、ブルー相を示す液晶に限らず、横電界方式の液晶、または第1の電極及び第2の電極を同じ基板に形成することができる液晶、を用いることができる。コモン線駆動回路2205には、リセット用パルス出力回路及びセット用パルス出力回路を有するシフトレジスタが設けられている。次に、リセット用パルス出力回路及びセット用パルス出力回路を有するシフトレジスタの構成について、以下に説明する。本実施の形態で示すシフトレジスタの構成について、図1を参照して説明する。シフトレジスタは、第1のリセット用パルス出力回路10_1~第nのリセット用パルス出力回路10_nnは2以上の自然数と、第1のセット用パルス出力回路20_1~第nのセット用パルス出力回路20_nと、を有している。リセット用パルス出力回路について、図2を参照して以下に説明する。第1のリセット用パルス出力回路10_1~第nのリセット用パルス出力回路10_nの各々は、第1の入力端子201~第5の入力端子205と、第1の出力端子206と、を有している図2A参照。第1の入力端子201は、リセット初期化信号線100と接続されている。リセット初期化信号線100にはリセット初期化信号INI_RESが入力される。第2の入力端子202及び第3の入力端子203の各々は、第1の信号線101~第4の信号線104のいずれかと接続されている。例えば、図1において、第1のリセット用パルス出力回路10_1は、第2の入力端子202が第1の信号線101と接続され、第3の入力端子203が第2の信号線102と接続されている。また、第2のリセット用パルス出力回路10_2は、第2の入力端子202が第2の信号線102と接続され、第3の入力端子203が第3の信号線103と接続されている。なお、ここでは、第nのリセット用パルス出力回路10_nの第2の入力端子202と接続されている信号線が第2の信号線102であり、第3の入力端子203と接続されている信号線が第3の信号線103である場合を示しているが、接続されている信号線は、nの値によって異なるものになる。このため、ここで示す構成はあくまでも一例に過ぎないことを付記する。第1の信号線101には第1のリセット用クロック信号RCLK1が入力され、第2の信号線102には第2のリセット用クロック信号RCLK2が入力され、第3の信号線103には第3のリセット用クロック信号RCLK3が入力され、第4の信号線104には第4のリセット用クロック信号RCLK4が入力される。リセット用クロック信号RCLKは、一定の間隔でHHighレベルとLLowレベルを繰り返す信号である。ここでは、第1のリセット用クロック信号RCLK1~第4のリセット用クロック信号RCLK4は、順に1/4周期分遅延している。本実施の形態では、第1のリセット用クロック信号RCLK1~第4のリセット用クロック信号RCLK4を利用して、第1のリセット用パルス出力回路10_1~第nのリセット用パルス出力回路10_nの駆動の制御等を行う。第1のリセット用パルス出力回路10_1の第4の入力端子204は、第1の配線111と接続されている。第1の配線111にはリセットパルスRSPが入力される。また、第2のリセット用パルス出力回路10_2~第nのリセット用パルス出力回路10_nの第4の入力端子204は、一段前段のリセット用パルス出力回路の第1の出力端子206と接続されている。一段前段のリセット用パルス出力回路から、第2のリセット用パルス出力回路10_2~第nのリセット用パルス出力回路10_nの第4の入力端子204に信号が出力される。第1のリセット用パルス出力回路10_1~第n-1のリセット用パルス出力回路10_n-1の第5の入力端子205は、一段後段のリセット用パルス出力回路の第1の出力端子206と接続されている。一段後段のリセット用パルス出力回路から、第1のリセット用パルス出力回路10_1~第n-1のリセット用パルス出力回路10_n-1の第5の入力端子205に信号が出力される。次に、図1に示す第1のリセット用パルス出力回路10_1~第nのリセット用パルス出力回路10_nの具体的な構成について、以下に説明する。第1のリセット用パルス出力回路10_1~第nのリセット用パルス出力回路10_nの各々は、トランジスタ221~トランジスタ229以下、順に第1のトランジスタ~第9のトランジスタという。を有している図2B参照。また、上述した第1の入力端子201~第5の入力端子205及び第1の出力端子206に加え、第1の電源線231~第8の電源線238から、第1のトランジスタ221~第9のトランジスタ229に信号が入力される。以下において、第1のトランジスタ221~第9のトランジスタ229をNチャネル型のトランジスタとして説明する。第1のトランジスタ221は、第1の端子ソース又はドレインの一方の端子。以下同様。が第1の電源線231と接続され、第2の端子ソース又はドレインの他方の端子。以下同様。が第5のトランジスタ225の第1の端子と接続され、ゲートが第4の入力端子204と接続されている。第2のトランジスタ222は、第1の端子が第5のトランジスタ225の第1の端子と接続され、第2の端子が第2の電源線232と接続され、ゲートが第4のトランジスタ224のゲートと接続されている。第3のトランジスタ223は、第1の端子が第2の入力端子202と接続され、第2の端子が第1の出力端子206と接続され、ゲートが第5のトランジスタ225の第2の端子と接続されている。第4のトランジスタ224は、第1の端子が第1の出力端子206と接続され、第2の端子が第3の電源線233と接続されている。第5のトランジスタ225は、ゲートが第4の電源線234と接続されている。第6のトランジスタ226は、第1の端子が第5の電源線235と接続され、第2の端子が第4のトランジスタ224のゲートと接続され、ゲートが第3の入力端子203と接続されている。第7のトランジスタ227は、第1の端子が第6の電源線236と接続され、第2の端子が第4のトランジスタ224のゲートと接続され、ゲートが第1の入力端子201と接続されている。第8のトランジスタ228は、第1の端子が第7の電源線237と接続され、第2の端子が第4のトランジスタ224のゲートと接続され、ゲートが第5の入力端子205と接続されている。第9のトランジスタ229は、第1の端子が第4のトランジスタ224のゲートと接続され、第2の端子が第8の電源線238と接続され、ゲートが第4の入力端子204と接続されている。なお、第1の電源線231、第4の電源線234~第7の電源線237には、第1の電位例えば、VDDが供給され、第2の電源線232、第3の電源線233、第8の電源線238には、第2の電位例えば、VSSが供給されるものとする。ここで、VDD>VSSとする。また、第1のリセット用クロック信号RCLK1~第4のリセット用クロック信号RCLK4は、一定の間隔でHレベルとLレベルを繰り返す信号であるが、HレベルのときにVDD、LレベルのときにVSSであるとする。また、ここでは説明の簡略化のためVSS=0とするが、これに限られない。なお、VDDとVSSとの差分は、トランジスタのしきい値電圧よりも大きくなるものとし、すなわちトランジスタを導通状態オン状態にするものとする。セット用パルス出力回路について、図3を参照して以下に説明する。第1のセット用パルス出力回路20_1~第nのセット用パルス出力回路20_nの各々は、第6の入力端子301~第9の入力端子304と、第2の出力端子305と、第3の出力端子306と、を有している図3A参照。第6の入力端子301は、リセット初期化信号線100と接続されている。リセット初期化信号線100にはリセット初期化信号INI_RESが入力される。第7の入力端子302は、第5の信号線105又は第6の信号線106と接続されている。例えば、図1において、第1のセット用パルス出力回路20_1の第7の入力端子302は第5の信号線105と接続されている。また、第2のセット用パルス出力回路20_2の第7の入力端子302は第6の信号線106と接続されている。なお、ここでは、第nのセット用パルス出力回路20_nの第7の入力端子302と接続されている信号線が第6の信号線106である場合を示しているが、接続されている信号線は、nの値によって異なるものになる。このため、ここで示す構成はあくまでも一例に過ぎないことを付記する。第5の信号線105には第1のセット用クロック信号SCLK1が入力され、第6の信号線106には第2のセット用クロック信号SCLK2が入力される。セット用クロック信号SCLKは、一定の間隔でHHighレベルとLLowレベルを繰り返す信号である。ここでは、第1のセット用クロック信号SCLK1と第2のセット用クロック信号SCLK2とは、互いの極性が反転した信号であるとする。本実施の形態では、第1のセット用クロック信号SCLK1と第2のセット用クロック信号SCLK2を利用して、第1のセット用パルス出力回路20_1~第nのセット用パルス出力回路20_nの駆動の制御等を行う。第1のセット用パルス出力回路20_1の第8の入力端子303は、第2の配線112と接続されている。第2の配線112にはセットパルスSSPが入力される。また、第2のセット用パルス出力回路20_2~第nのセット用パルス出力回路20_nの第8の入力端子303は、一段前段のセット用パルス出力回路の第3の出力端子306と接続されている。一段前段のセット用パルス出力回路から、第2のセット用パルス出力回路20_2~第nのセット用パルス出力回路20_nの第8の入力端子303に信号が出力される。第1のセット用パルス出力回路20_1の第9の入力端子304は、第1の配線111と接続されている。また、第2のセット用パルス出力回路20_2~第nのセット用パルス出力回路20_nの第9の入力端子304は、一段前段のリセット用パルス出力回路の第1の出力端子206と接続されている。一段前段のリセット用パルス出力回路から、第2のセット用パルス出力回路20_2~第nのセット用パルス出力回路20_nの第9の入力端子304に信号が出力される。第1のセット用パルス出力回路20_1~第nのセット用パルス出力回路20_nの第2の出力端子305からは、それぞれ、出力信号OUT1~OUTnが出力される。次に、第1のセット用パルス出力回路20_1~第nのセット用パルス出力回路20_nの具体的な構成について、以下に説明する。第1のセット用パルス出力回路20_1~第nのセット用パルス出力回路20_nの各々は、トランジスタ310~トランジスタ319以下、順に第10のトランジスタ~第19のトランジスタという。と、容量素子361以下、第1の容量素子という。と、容量素子362と以下、第2の容量素子という。、を有している図3B参照。また、上述した第6の入力端子301~第9の入力端子304、第2の出力端子305、及び第3の出力端子306に加え、第9の電源線329~第17の電源線337から第10のトランジスタ310~第19のトランジスタ319に信号が入力される。以下において、第10のトランジスタ310~第19のトランジスタ319をNチャネル型のトランジスタとして説明する。第10のトランジスタ310は、第1の端子が第9の電源線329と接続され、第2の端子が第2の出力端子305と接続されている。第11のトランジスタ311は、第1の端子が第2の出力端子305と接続され、第2の端子が第10の電源線330と接続されている。第12のトランジスタ312は、第1の端子が第7の入力端子302と接続され、第2の端子が第3の出力端子306と接続され、ゲートが第10のトランジスタ310のゲートと接続されている。第13のトランジスタ313は、第1の端子が第3の出力端子306と接続され、第2の端子が第11の電源線331と接続され、ゲートが第11のトランジスタ311のゲートと接続されている。第14のトランジスタ314は、第1の端子が第15のトランジスタ315の第1の端子と接続され、第2の端子が第10のトランジスタ310のゲートと接続され、ゲートが第12の電源線332と接続されている。第15のトランジスタ315は、第2の端子が第13の電源線333と接続され、ゲートが第11のトランジスタ311のゲートと接続されている。第16のトランジスタ316は、第1の端子が第14の電源線334と接続され、第2の端子が第15のトランジスタ315の第1の端子と接続され、ゲートが第8の入力端子303と接続されている。第17のトランジスタ317は、第1の端子が第15の電源線335と接続され、第2の端子が第11のトランジスタ311のゲートと接続され、ゲートが第6の入力端子301と接続されている。第18のトランジスタ318は、第1の端子が第16の電源線336と接続され、第2の端子が第11のトランジスタ311のゲートと接続され、ゲートが第9の入力端子304と接続されている。第19のトランジスタ319は、第1の端子が第11のトランジスタ311のゲートと接続され、第2の端子が第17の電源線337と接続され、ゲートが第8の入力端子303と接続されている。第1の容量素子361は、一方の端子が第10のトランジスタ310のゲートと接続され、他方の端子が第2の出力端子305と接続されている。第2の容量素子362は、一方の端子が第11のトランジスタ311のゲートと接続され、他方の端子が第18の電源線338と接続されている。なお、第12の電源線332、第14の電源線334~第16の電源線336には、第1の電位例えば、VDDが供給され、第11の電源線331、第13の電源線333、第17の電源線337、第18の電源線338には、第2の電位例えば、VSSが供給されるものとする。また、第1のセット用クロック信号SCLK1及び第2のセット用クロック信号SCLK2は、一定の間隔でHレベルとLレベルを繰り返す信号であるが、HレベルのときにVDD、LレベルのときにVSSであるとする。また、ここでは説明の簡略化のためVSS=0とするが、これに限られない。なお、VDDとVSSとの差分は、トランジスタのしきい値電圧よりも大きくなるものとし、すなわちトランジスタを導通状態オン状態にするものとする。また、第9の電源線329にはコモン電位TCOMHが供給され、第10の電源線330はコモン電位TCOMLが供給される。ここで、TCOMH>TCOMLとする。コモン線は、コモン電位TCOMH又はコモン電位TCOMLに保持される。次に、図1~図3で示したシフトレジスタの動作について、図4~図10を参照して説明する。なお、図4~図10において、入力端子、出力端子、及び配線の各々から出力される信号の電位がHレベルである場合にはH、Lレベルである場合にはLと表記している。具体的には、図4のタイミングチャートにおいて、第1の期間401~第6の期間406に分割して説明する。なお、以下の説明において、第1のトランジスタ221~第9のトランジスタ229及び第10のトランジスタ310~第19のトランジスタ319をNチャネル型のトランジスタとし、ゲートとソース間電圧Vgsがしきい値電圧Vthを上回ったときに導通状態オン状態になるものとする。第1の期間401において、リセットパルスRSPがHレベルになる。第1の期間401では、第4のリセット用クロック信号RCLK4、第1のセット用クロック信号SCLK1はHレベル、第1のリセット用クロック信号RCLK1~第3のリセット用クロック信号RCLK3、第2のセット用クロック信号SCLK2はLレベルである。また、セットパルスSSPはLレベルである。リセットパルスRSPがHレベルであるため、第1のリセット用パルス出力回路10_1において、第4の入力端子204にゲートが接続された、第1のトランジスタ221と第9のトランジスタ229が導通状態になる。このとき、第5のトランジスタ225のゲートには第1の電位VDDが印加されているため、第5のトランジスタ225も導通状態になっている。第1のトランジスタ221及び第5のトランジスタ225が導通状態であるため、第3のトランジスタ223は導通状態になる。よって、図5A中の点線矢印のように電流が流れ、第1の出力端子206からLレベルの信号が出力される。また、第1の期間401において、リセットパルスRSPがHレベルであるため、第1のセット用パルス出力回路20_1の第9の入力端子304にゲートが接続された第18のトランジスタ318が導通状態になる。第18のトランジスタ318が導通状態であるため、第11のトランジスタ311、第13のトランジスタ313、第15のトランジスタ315は導通状態になる。第11のトランジスタ311が導通状態であるため、図5B中の一点鎖線矢印のように電流が流れ、第2の出力端子305から、出力信号OUT1としてコモン電位TCOMLが出力される。また、第13のトランジスタ313が導通状態であるため、図5B中の点線矢印のように電流が流れ、第3の出力端子306からLレベルの信号が出力される。以上のように、第1の期間401において、リセットパルスRSPがHレベルであるため、第1のセット用パルス出力回路20_1の第2の出力端子305から、出力信号OUT1としてコモン電位TCOMLが出力される。次に、第2の期間402において、リセットパルスRSPがLレベルになる。第2の期間402では、第1のリセット用クロック信号RCLK1、第2のセット用クロック信号SCLK2はHレベル、第2のリセット用クロック信号RCLK2~第4のリセット用クロック信号RCLK4、第1のセット用クロック信号SCLK1はLレベルである。また、セットパルスSSPはLレベルである。リセットパルスRSPがLレベルであるため、第1のリセット用パルス出力回路10_1において、第4の入力端子204にゲートが接続された、第1のトランジスタ221と第9のトランジスタ229が非導通状態オフ状態になる。このとき、第2のリセット用パルス出力回路10_2の第1の出力端子206から第1のリセット用パルス出力回路10_1の第5の入力端子205に入力される信号がLレベルであるため、第8のトランジスタ228は非導通状態になる。第8のトランジスタ228と第9のトランジスタ229が非導通状態であるため、第2のトランジスタ222、第4のトランジスタ224は非導通状態を保持する。また、第1のトランジスタ221が非導通状態になるため、第3のトランジスタ223は導通状態を保持する。よって、図6A中の点線矢印のように電流が流れ、第1の出力端子206からHレベルの信号が出力される。また、第2の期間402において、リセットパルスRSPがLレベルであるため、第1のセット用パルス出力回路20_1の第9の入力端子304にゲートが接続された第18のトランジスタ318が非導通状態になる。このとき、第8の入力端子303に入力されるセットパルスSSPがLレベルであるため、第16のトランジスタ316及び第19のトランジスタ319も非導通状態である。第18のトランジスタ318及び第19のトランジスタ319が非導通状態なので、第11のトランジスタ311、第13のトランジスタ313、第15のトランジスタ315は、導通状態を保持する。第11のトランジスタ311が導通状態であることによって、図6B中の一点鎖線矢印のように電流が流れ、第2の出力端子305からコモン電位TCOMLが出力される。また、第13のトランジスタ313が導通状態であることにより、図6B中の点線矢印のように電流が流れ、第3の出力端子306からLレベルの信号が出力される。また、第1のリセット用パルス出力回路10_1の第1の出力端子206から出力される信号がHレベルであるため、第2のリセット用パルス出力回路10_2において、第4の入力端子204から第1のトランジスタ221のゲートと第9のトランジスタ229のゲートに第1の電位VDDが印加されて、第1のトランジスタ221と第9のトランジスタ229が導通状態になる。このとき、第5のトランジスタ225のゲートには第1の電位VDDが印加されているため、第5のトランジスタ225も導通状態になっている。第1のトランジスタ221及び第5のトランジスタ225が導通状態であるため、第3のトランジスタ223は導通状態になる。よって、図7A中の点線矢印のように電流が流れ、第1の出力端子206からLレベルの信号が出力される。また、第2の期間402において、第1のリセット用パルス出力回路10_1の第1の出力端子206から出力される信号が第1の電位VDDであるため、第2のセット用パルス出力回路20_2において、第9の入力端子304にゲートが接続された第18のトランジスタ318が導通状態になる。第18のトランジスタ318が導通状態であるため、第11のトランジスタ311、第13のトランジスタ313、第15のトランジスタ315は導通状態になる。第11のトランジスタ311が導通状態であるため、図7B中の一点鎖線矢印のように電流が流れ、第2の出力端子305から、出力信号OUT2としてコモン電位TCOMLが出力される。また、第13のトランジスタ313が導通状態であるため、図7B中の点線矢印のように電流が流れ、第3の出力端子306からLレベルの信号が出力される。以上のように、第2の期間402において、第2のセット用パルス出力回路20_2の第2の出力端子305から、出力信号OUT2としてコモン電位TCOMLが出力される。また、第3の期間403において、第1の期間401及び第2の期間402で述べたのと同様に、第3のセット用パルス出力回路20_3~第nのセット用パルス出力回路20_nの第2の出力端子305から、出力信号OUT3~OUTnとして、順次コモン電位TCOMLが出力される。次に、第4の期間404において、セットパルスSSPがHレベルになる。第4の期間404では、第1のリセット用クロック信号RCLK1、第2のセット用クロック信号SCLK2はHレベル、第2のリセット用クロック信号RCLK2~第4のリセット用クロック信号RCLK4、第1のセット用クロック信号SCLK1はLレベルである。また、リセットパルスRSPはLレベルである。よって、第1のトランジスタ221、第2のトランジスタ222、及び第4のトランジスタ224は非導通状態であるため、第3のトランジスタ223の導通状態が保持され、第1の出力端子206から第1の電位VDDが出力される図8A参照。また、セットパルスSSPがHレベルであるため、第1のセット用パルス出力回路20_1において、第8の入力端子303にゲートが接続された、第16のトランジスタ316と第19のトランジスタ319が導通状態になる。このとき、第14のトランジスタ314のゲートには第1の電位VDDが印加されているため、第14のトランジスタ314も導通状態になっている。第16のトランジスタ316及び第14のトランジスタ314が導通状態であるため、第10のトランジスタ310及び第12のトランジスタ312は導通状態になる。第10のトランジスタ310が導通状態であるため、図8B中の一点鎖線矢印のように電流が流れ、第2の出力端子305から、出力信号OUT1としてコモン電位TCOMHが出力される。また、第12のトランジスタ312が導通状態であるため、図8Bの点線矢印のように電流が流れ、第3の出力端子306からLレベルの信号が出力される。以上のように、第4の期間404において、セットパルスSSPがHレベルであるため、第1のセット用パルス出力回路20_1の第2の出力端子305から、出力信号OUT1としてコモン電位TCOMHが出力される。次に、第5の期間405において、セットパルスSSPがLレベルになる。第5の期間405では、第2のリセット用クロック信号RCLK2、第1のセット用クロック信号SCLK1はHレベル、第1のリセット用クロック信号RCLK1、第3のリセット用クロック信号RCLK3、第4のリセット用クロック信号RCLK4、第2のセット用クロック信号SCLK2はLレベルである。また、リセットパルスRSPはLレベルである。第1のリセット用パルス出力回路10_1において、第3の入力端子203に供給される第2のリセット用クロック信号RCLK2がHレベルであるため、第6のトランジスタ226は導通状態になる。第6のトランジスタ226が導通状態になるため、第2のトランジスタ222及び第4のトランジスタ224は導通状態になる。第4のトランジスタ224が導通状態であるため、図9A中の点線矢印のように電流が流れ、第1の出力端子206からLレベルの信号が出力される。また、第5の期間405において、セットパルスSSPがLレベルであるため、第1のセット用パルス出力回路20_1において、第8の入力端子303にゲートが接続された、第16のトランジスタ316と第19のトランジスタ319が非導通状態になる。よって、第10のトランジスタ310及び第12のトランジスタ312は導通状態に保持される。第10のトランジスタ310が導通状態であることによって、図9Bの一点鎖線矢印のように電流が流れ、第2の出力端子305から、出力信号OUT1としてコモン電位TCOMHが出力される。また、第12のトランジスタ312が導通状態であることによって、図9Bの点線矢印のように電流が流れ、第3の出力端子306からHレベルの信号が出力される。また、第1のリセット用パルス出力回路10_1の第1の出力端子206から出力される信号がLレベルであるため、第2のリセット用パルス出力回路10_2において、第4の入力端子204から第1のトランジスタ221のゲートと第9のトランジスタ229のゲートに第2の電位VSSが印加されて、第1のトランジスタ221と第9のトランジスタ229が非導通状態になる。よって、第1のトランジスタ221、第2のトランジスタ222、及び第4のトランジスタ224は非導通状態であるため、第3のトランジスタ223の導通状態が保持され、第1の出力端子206から第1の電位VDDが出力される図10A参照。また、第5の期間405において、第1のセット用パルス出力回路20_1の第3の出力端子306からの出力される信号が第1の電位VDDであるため、第2のセット用パルス出力回路20_2において、第8の入力端子303にゲートが接続された第16のトランジスタ316及び第19のトランジスタ319が導通状態になる。また、第14のトランジスタ314のゲートには第1の電位VDDが印加されているため、第14のトランジスタ314は導通状態である。第16のトランジスタ316及び第14のトランジスタ314が導通状態であるため、第12のトランジスタ312及び第10のトランジスタ310は導通状態になる。第10のトランジスタ310が導通状態であるため、図10B中の一点鎖線矢印のように電流が流れ、第2の出力端子305からコモン電位TCOMHが出力される。また、第12のトランジスタ312が導通状態であるため、図10B中の点線矢印のように電流が流れ、第3の出力端子306から第2の電位VSSが出力される。以上のように、第5の期間405において、第2のセット用パルス出力回路20_2の第2の出力端子305から、出力信号OUT2としてコモン電位TCOMHが出力される。また、第6の期間406において、第4の期間404及び第5の期間405で述べたのと同様に、第3のセット用パルス出力回路20_3~第nのセット用パルス出力回路20_nの第2の出力端子305から、出力信号OUT3~OUTnとして、順次コモン電位TCOMHが出力される。そして、コモン線駆動回路において、本実施の形態で説明したシフトレジスタがコモン電位を出力するタイミングと、画素部において、走査線GL1~GLnを選択するタイミングと、を同期させ、且つ、フレーム反転駆動することによって、信号線SL1~SLnに書き込まれる画像信号の振幅電圧を小さくすることができる。画像信号の振幅電圧を小さくすることができるため、液晶表示装置の消費電力の低減を図ることができる。また、画像信号の振幅電圧を小さくすることができるため、液晶素子を駆動するトランジスタの耐圧のマージンを低く設定できる。又は、画像信号の振幅電圧を小さくすることができ、走査線駆動回路の電圧を下げることができるため、液晶表示装置の消費電力の低減を図ることができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態2本実施の形態では、コモン線駆動回路に設けられるシフトレジスタであって、上記実施の形態1とは異なるシフトレジスタの構成について、以下に説明する。本実施の形態で示すシフトレジスタの構成について、図11を参照して説明する。シフトレジスタは、第1のリセット用パルス出力回路30_1~第nのリセット用パルス出力回路30_nnは2以上の自然数と、第1のセット用パルス出力回路20_1~第nのセット用パルス出力回路20_nと、を有している。リセット用パルス出力回路について、図12を参照して以下に説明する。上記実施の形態1では、図1に示すように、第1のリセット用パルス出力回路10_1~第n-1のリセット用パルス出力回路10_n-1nは2以上の自然数の第5の入力端子205が、一段後段のリセット用パルス出力回路の第1の出力端子206と接続されている構成を有している。一方、本実施の形態で示すリセット用パルス出力回路では、図11に示すように、第1のリセット用パルス出力回路30_1~第n-1のリセット用パルス出力回路30_n-1nは2以上の自然数が第5の入力端子を有していない。具体的には、第1のリセット用パルス出力回路30_1~第nのリセット用パルス出力回路30_nの各々は、第1の入力端子1201~第4の入力端子1204と、第1の出力端子1206と、を有している図12A参照。第1の入力端子1201は、リセット初期化信号線100と接続されている。リセット初期化信号線100にはリセット初期化信号INI_RESが入力される。第2の入力端子1202及び第3の入力端子1203の各々は、第1の信号線101~第4の信号線104のいずれかと接続されている。例えば、図11において、第1のリセット用パルス出力回路30_1は、第2の入力端子1202が第1の信号線101と接続され、第3の入力端子1203が第2の信号線102と接続されている。また、第2のリセット用パルス出力回路30_2は、第2の入力端子1202が第2の信号線102と接続され、第3の入力端子1203が第3の信号線103と接続されている。なお、ここでは、第nのリセット用パルス出力回路30_nの第2の入力端子1202と接続されている信号線が第2の信号線102であり、第3の入力端子1203と接続されている信号線が第3の信号線103である場合を示しているが、接続されている信号線は、nの値によって異なるものになる。このため、ここで示す構成はあくまでも一例に過ぎないことを付記する。第1の信号線101には第1のリセット用クロック信号RCLK1が入力され、第2の信号線102には第2のリセット用クロック信号RCLK2が入力され、第3の信号線103には第3のリセット用クロック信号RCLK3が入力され、第4の信号線104には第4のリセット用クロック信号RCLK4が入力される。リセット用クロック信号RCLKは、一定の間隔でHHighレベルとLLowレベルを繰り返す信号である。ここでは、第1のリセット用クロック信号RCLK1~第4のリセット用クロック信号RCLK4は、順に1/4周期分遅延している。本実施の形態では、第1のリセット用クロック信号RCLK1~第4のリセット用クロック信号RCLK4を利用して、第1のリセット用パルス出力回路30_1~第nのリセット用パルス出力回路30_nの駆動の制御等を行う。第1のリセット用パルス出力回路30_1の第4の入力端子1204は、第1の配線111と接続されている。第1の配線111にはリセットパルスRSPが入力される。また、第2のリセット用パルス出力回路30_2~第nのリセット用パルス出力回路30_nの第4の入力端子1204は、一段前段のリセット用パルス出力回路の第1の出力端子1206と接続されている。一段前段のリセット用パルス出力回路から、第2のリセット用パルス出力回路30_2~第nのリセット用パルス出力回路30_nの第4の入力端子1204に信号が出力される。次に、図11に示す第1のリセット用パルス出力回路30_1~第nのリセット用パルス出力回路30_nの具体的な構成について、以下に説明する。第1のリセット用パルス出力回路30_1~第nのリセット用パルス出力回路30_nの各々は、トランジスタ1211~トランジスタ1218以下、順に第1のトランジスタ~第8のトランジスタという。を有している図12B参照。また、上述した第1の入力端子1201~第4の入力端子1204及び第1の出力端子1206に加え、第1の電源線1221~第7の電源線1227から、第1のトランジスタ1211~第8のトランジスタ1218に信号が入力される。以下において、第1のトランジスタ1211~第8のトランジスタ1218をNチャネル型のトランジスタとして説明する。第1のトランジスタ1211は、第1の端子ソース又はドレインの一方の端子。以下同様。が第1の電源線1221と接続され、第2の端子ソース又はドレインの他方の端子。以下同様。が第5のトランジスタ1215の第1の端子と接続され、ゲートが第4の入力端子1204と接続されている。第2のトランジスタ1212は、第1の端子が第5のトランジスタ1215の第1の端子と接続され、第2の端子が第2の電源線1222と接続され、ゲートが第4のトランジスタ1214のゲートと接続されている。第3のトランジスタ1213は、第1の端子が第2の入力端子1202と接続され、第2の端子が第1の出力端子1206と接続され、ゲートが第5のトランジスタ1215の第2の端子と接続されている。第4のトランジスタ1214は、第1の端子が第1の出力端子1206と接続され、第2の端子が第3の電源線1223と接続されている。第5のトランジスタ1215は、ゲートが第4の電源線1224と接続されている。第6のトランジスタ1216は、第1の端子が第5の電源線1225と接続され、第2の端子が第4のトランジスタ1214のゲートと接続され、ゲートが第3の入力端子1203と接続されている。第7のトランジスタ1217は、第1の端子が第6の電源線1226と接続され、第2の端子が第4のトランジスタ1214のゲートと接続され、ゲートが第1の入力端子1201と接続されている。第8のトランジスタ1218は、第1の端子が第4のトランジスタ1214のゲートと接続され、第2の端子が第7の電源線1227と接続され、ゲートが第4の入力端子1204と接続されている。なお、第1の電源線1221、第4の電源線1224、第5の電源線1225、及び第6の電源線1226には、第1の電位例えば、VDDが供給され、第2の電源線1222、第3の電源線1223、第7の電源線1227には、第2の電位例えば、VSSが供給されるものとする。ここで、VDD>VSSとする。また、第1のリセット用クロック信号RCLK1~第4のリセット用クロック信号RCLK4は、一定の間隔でHレベルとLレベルを繰り返す信号であるが、HレベルのときにVDD、LレベルのときにVSSであるとする。また、ここでは説明の簡略化のためVSS=0とするが、これに限られない。なお、VDDとVSSとの差分は、トランジスタのしきい値電圧よりも大きくなるものとし、すなわちトランジスタを導通状態オン状態にするものとする。また、第1のセット用パルス出力回路20_1~第nのセット用パルス出力回路20_nの各々の構成は、実施の形態1で詳述した構成図3参照を採用することができるため、ここでは説明を省略する。また、本実施の形態で説明したシフトレジスタは、実施の形態1で説明した動作図4~図10参照と同様の動作をすることができるため、ここでは説明を省略する。コモン線駆動回路において、本実施の形態で説明したシフトレジスタがコモン電位を出力するタイミングと、画素部において、走査線GL1~GLnを選択するタイミングと、を同期させ、且つ、フレーム反転駆動することによって、信号線SL1~SLnに書き込まれる画像信号の振幅電圧を小さくすることができる。画像信号の振幅電圧を小さくすることができるため、液晶表示装置の消費電力の低減を図ることができる。また、画像信号の振幅電圧を小さくすることができるため、液晶素子を駆動するトランジスタの耐圧のマージンを低く設定できる。フレーム反転駆動の際、信号線に書き込まれる画像信号の振幅電圧を小さくすることによって、走査線駆動回路の電圧を下げることができるため、液晶表示装置の消費電力の低減を図ることができる。また、本実施の形態で示すリセット用パルス出力回路を採用することによって、シフトレジスタの配線数を削減できるため、配線の引き回し面積を小さくでき、シフトレジスタのレイアウト面積の縮小を図ることができる。また、配線数を削減できるため、シフトレジスタの歩留まりの向上を図ることができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態3本実施の形態では、コモン線駆動回路に設けられるシフトレジスタであって、上記実施の形態1~2とは異なるシフトレジスタの構成について、図13~図15を参照して説明する。本実施の形態では、コモン線駆動回路に第1のシフトレジスタと第2のシフトレジスタを設ける例を示す。はじめに、第1のリセット用パルス出力回路及び第1のセット用パルス出力回路を有する第1のシフトレジスタの構成について、以下に説明する。本実施の形態で示す第1のシフトレジスタの構成について、図13を参照して説明する。第1のシフトレジスタは、第1のリセット用パルス出力回路40_1~第2m-1のリセット用パルス出力回路40_2m-1mは2以上の自然数と、第1のセット用パルス出力回路50_1~第2m-1のセット用パルス出力回路50_2m-1mは2以上の自然数と、を有している。図13で示すリセット用パルス出力回路は、上記実施の形態1又は実施の形態2で説明したリセットパルス出力回路とは、第2の入力端子と第3の入力端子の、第1の信号線101~第4の信号線104に対する接続がそれぞれ異なっている。具体的には、図13において、第1のリセット用パルス出力回路40_1は、第2の入力端子202が第1の信号線101と接続され、第3の入力端子203が第2の信号線102と接続されている。また、第3のリセット用パルス出力回路40_3は、第2の入力端子202が第3の信号線103と接続され、第3の入力端子203が第4の信号線104と接続されている。なお、ここでは、第2m-1のリセット用パルス出力回路40_2m-1の第2の入力端子202と接続されている信号線が第3の信号線103であり、第3の入力端子203と接続されている信号線が第4の信号線104である場合を示しているが、接続されている信号線は、mの値によって異なるものになる。このため、ここで示す構成はあくまでも一例に過ぎないことを付記する。また、第1のセット用パルス出力回路50_1~第2m-1のセット用パルス出力回路50_2m-1の第2の出力端子305からは、それぞれ、出力信号OUT1~OUT2m-1mは2以上の自然数が出力される。なお、第1のシフトレジスタにおける第1の配線1311、第2の配線1312の各々は、図1又は図11の第1の配線111、第2の配線112に対応する。第1の配線1311には第1のリセットパルスRSP1が入力され、第2の配線1312には第1のセットパルスSSP1が入力される。次に、第2のリセット用パルス出力回路及び第2のセット用パルス出力回路を有する第2のシフトレジスタの構成について、以下に説明する。本実施の形態で示す第2のシフトレジスタの構成について、図14を参照して説明する。第2のシフトレジスタは、第2のリセット用パルス出力回路40_2~第2mのリセット用パルス出力回路40_2mmは2以上の自然数と、第2のセット用パルス出力回路50_2~第2mのセット用パルス出力回路50_2mmは2以上の自然数と、を有している。図14で示すリセット用パルス出力回路は、上記実施の形態1又は実施の形態2で説明したリセットパルス出力回路とは、第2の入力端子と第3の入力端子の、第1の信号線101~第4の信号線104に対する接続がそれぞれ異なっている。具体的には、図14において、第2のリセット用パルス出力回路40_2は、第2の入力端子202が第2の信号線102と接続され、第3の入力端子203が第3の信号線103と接続されている。また、第4のリセット用パルス出力回路40_4は、第2の入力端子202が第4の信号線104と接続され、第3の入力端子203が第1の信号線101と接続されている。なお、ここでは、第2mのリセット用パルス出力回路40_2mの第2の入力端子202と接続されている信号線が第4の信号線104であり、第3の入力端子203と接続されている信号線が第1の信号線101である場合を示しているが、接続されている信号線は、mの値によって異なるものになる。このため、ここで示す構成はあくまでも一例に過ぎないことを付記する。また、第2のセット用パルス出力回路50_2~第2mのセット用パルス出力回路50_2mの第2の出力端子305からは、それぞれ、出力信号OUT2~OUT2mmは2以上の自然数が出力される。なお、第2のシフトレジスタにおける第1の配線1411、第2の配線1412の各々は、図1又は図11の第1の配線111、第2の配線112に対応する。第1の配線1411には第2のリセットパルスRSP2が入力され、第2の配線1412には第2のセットパルスSSP2が入力される。なお、第1のシフトレジスタ及び第2のシフトレジスタの各々が有するリセット用パルス出力回路として、例えば、実施の形態1の図2で示したリセット用パルス出力回路や実施の形態2の図12で示したリセット用パルス出力回路を用いることができる。また、第1のシフトレジスタ及び第2のシフトレジスタの各々が有するセット用パルス出力回路として、例えば、実施の形態1の図3で示したセット用パルス出力回路を用いることができる。よってここでは、リセット用パルス出力回路とセット用パルス出力回路の具体的な構成の説明は省略する。次に、図13で示した第1シフトレジスタ及び図14で示した第2のシフトレジスタの動作について、図15を参照して説明する。具体的には、図15のタイミングチャートにおいて、第1の期間1501~第10の期間1510に分割して説明する。なお、以下の説明において、第1のシフトレジスタ及び第2のシフトレジスタが有するトランジスタをNチャネル型のトランジスタとし、ゲートとソース間電圧Vgsがしきい値電圧Vthを上回ったときに導通状態オン状態になるものとする。第1の期間1501では第1のリセットパルスRSP1がHレベルになり、第1のシフトレジスタは、実施の形態1の図4で示した第1の期間401と同様に動作する。具体的には、第1のセット用パルス出力回路50_1の第2の出力端子305から、出力信号OUT1としてコモン電位TCOMLが出力される。第2の期間1502では第2のセットパルスSSP2がHレベルになり、第2のシフトレジスタは、実施の形態1の図4で示した第4の期間404と同様に動作する。具体的には、第2のセット用パルス出力回路50_2の第2の出力端子305から、出力信号OUT2としてコモン電位TCOMHが出力される。第3の期間1503では、第1のシフトレジスタは、実施の形態1の図4で示した第2の期間402と同様に動作する。具体的には、第3のセット用パルス出力回路50_3の第2の出力端子305から、出力信号OUT3としてコモン電位TCOMLが出力される。第4の期間1504では、第2のシフトレジスタは、実施の形態1の図4で示した第5の期間405と同様に動作する。具体的には、第4のセット用パルス出力回路50_4の第2の出力端子305から、出力信号OUT4としてコモン電位TCOMHが出力される。第5の期間1505では、第1の期間1501~第4の期間1504で述べたのと同様に、第5のセット用パルス出力回路50_5~第2m-1のセット用パルス出力回路50_2m-1mは4以上の自然数の第2の出力端子305と、第6のセット用パルス出力回路50_6~第2mのセット用パルス出力回路50_2mmは4以上の自然数の第2の出力端子305から、出力信号OUT5~OUT2m-1mは4以上の自然数としてコモン電位TCOMLと、出力信号OUT6~OUT2mmは4以上の自然数としてコモン電位TCOMHとが、交互に出力される。第6の期間1506では第2のリセットパルスRSP2がHレベルになり、第2のシフトレジスタは、実施の形態1の図4で示した第1の期間401と同様に動作する。具体的には、第2のセット用パルス出力回路50_2の第2の出力端子305から、出力信号OUT2としてコモン電位TCOMLが出力される。第7の期間1507では第1のセットパルスSSP1がHレベルになり、第1のシフトレジスタは、実施の形態1の図4で示した第4の期間404と同様に動作する。具体的には、第1のセット用パルス出力回路50_1の第2の出力端子305から、出力信号OUT1としてコモン電位TCOMHが出力される。第8の期間1508では、第2のシフトレジスタは、実施の形態1の図4で示した第2の期間402と同様に動作する。具体的には、第4のセット用パルス出力回路50_4の第2の出力端子305から、出力信号OUT4としてコモン電位TCOMLが出力される。第9の期間1509では、第1のシフトレジスタは、実施の形態1の図4で示した第5の期間405と同様に動作する。具体的には、第3のセット用パルス出力回路50_3の第2の出力端子305から、出力信号OUT3としてコモン電位TCOMHが出力される。第10の期間1510では、第6の期間1506~第9の期間1509で述べたのと同様に、第5のセット用パルス出力回路50_5~第2m-1のセット用パルス出力回路502m-1mは4以上の自然数_の第2の出力端子305と、第6のセット用パルス出力回路50_6~第2mのセット用パルス出力回路50_2mmは4以上の自然数の第2の出力端子305から、出力信号OUT5~OUT2m-1mは4以上の自然数としてコモン電位TCOMHと、出力信号OUT6~、OUT2mmは4以上の自然数としてコモン電位TCOMLとが、交互に出力される。そして、コモン線駆動回路において、本実施の形態で説明したシフトレジスタがコモン電位を出力するタイミングと、画素部において、走査線GL1~GLnを選択するタイミングと、を同期させ、且つ、フレーム反転駆動することによって、信号線SL1~SLnに書き込まれる画像信号の振幅電圧を小さくすることができる。画像信号の振幅電圧を小さくすることができるため、液晶表示装置の消費電力の低減を図ることができる。また、画像信号の振幅電圧を小さくすることができるため、液晶素子を駆動するトランジスタの耐圧のマージンを低く設定できる。又は、ゲートライン反転駆動の際、信号線に書き込まれる画像信号の振幅電圧を小さくすることができ、走査線駆動回路の電圧を下げることができるため、液晶表示装置の消費電力の低減を図ることができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態4本実施の形態では、上記実施の形態1の図22で示した液晶表示装置が有する駆動回路の構成について、図16を用いて具体的に説明する。図16Aに、走査線駆動回路2204の構成を示す。走査線駆動回路2204は、シフトレジスタ1614及びバッファ1615を有する。なお、図16Aにおいて、複数の走査線GLをGL1~GLyyは任意の自然数で表している。図16Bに、コモン線駆動回路2205の構成を示す。コモン線駆動回路2205は、シフトレジスタ1618及びバッファ1619を有する。なお、図16Bにおいて、複数のコモン線CLをCL1~CLyyは任意の自然数で表している。上記実施の形態1~3で説明したシフトレジスタは、コモン線駆動回路2205のシフトレジスタ1618に適用することができる。図16Cに、信号線駆動回路2203の構成を示す。信号線駆動回路2203は、シフトレジスタ1611、第1のラッチ回路1612、第2のラッチ回路1613、及びバッファ1617を有する。なお、図16Cにおいて、複数の信号線SLをSL1~SLxxは任意の自然数で表している。上記実施の形態1~3で説明したシフトレジスタをコモン線駆動回路に適用することによって、アモルファスシリコンを用いたトランジスタでシフトレジスタを設けた場合であっても、コモン線駆動回路を高い周波数で動作させることができる。また、酸化物半導体を用いたトランジスタでコモン線駆動回路のシフトレジスタを設けることもできる。酸化物半導体を用いたトランジスタは、オフ電流を低減すると共に、オン電流及び電界効果移動度を高めることができ、またアモルファスシリコンと比べて劣化の度合いを低減することができる。そのため、コモン線駆動回路内の誤動作を低減し、より確度の高い動作を保証するコモン線駆動回路とすることができる。なお、信号線駆動回路、走査線駆動回路、及びコモン線駆動回路の構成は、図16に示した構成に限定されず、例えば、サンプリング回路やレベルシフタ等を具備していてもよい。また、上記駆動回路以外に、CPUやコントローラ等の回路を基板2207に一体形成してもよい。一体形成することによって、接続する外部回路ICの個数が減少し、軽量化、薄型化が図れるため、携帯端末等には特に有効である。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態5上記実施の形態1の図22に示す液晶表示装置は、交流駆動させることによって、液晶素子の劣化焼き付きを抑制することができる。本実施の形態では、上記実施の形態1~3で説明したシフトレジスタを用いて、図22に示す液晶表示装置を交流駆動させる場合の具体的な動作について、図17、図18を用いて説明する。まず、実施の形態1又は実施の形態2で説明したシフトレジスタを用いたフレーム反転駆動について、図17を用いて説明する。図17Aに、液晶表示装置を構成する画素部の回路図を示す。図17Aにおいて、複数の画素1701のそれぞれは、液晶素子1708と、液晶素子1708に印加する電圧を制御するトランジスタ1709を有する。また、複数の走査線GLをGL1~GLyyは任意の自然数、複数の信号線SLをSL1~SLxxは任意の自然数、複数のコモン線CLをCL1~CLyyは任意の自然数で表している。コモン線CL1~CLyは、コモン線駆動回路が有するシフトレジスタに接続されている。図17Bは、図17Aに示した回路をフレーム反転駆動する場合のタイミングチャートである。図17Bにおいて、第1の電極と第2の電極との間に印加される電圧の極性を、又は-で表記している。1フレームにおいて、複数の走査線GL1~GLyが順次選択される。また、図17Cに示す模式図は、連続するNフレーム目Nは任意の自然数とN1フレーム目とで、1フレーム毎に液晶素子1708の第1の電極と第2の電極との間に印加される電圧の極性が交互に切り替わる様子を示している。フレーム反転駆動を行う場合、信号線SLに書き込まれる画像信号の電位の極性を、液晶素子1708の第2の電極の電圧を基準として反転させる。フレーム反転駆動することによって、液晶素子の劣化を防ぐことができる。画像信号の電位の極性を反転させることによって、液晶素子1708の第1の電極画素電極ともいうの電位を変化させ、第1の電極と第2の電極との間に印加される電圧の極性を交互に切り替える。よって、信号線SLに書き込まれる画像信号に要する電位の幅は、フレーム反転駆動を行わない場合に比べて2倍となる。そこで、本実施の形態においては、画像信号の電位の極性の反転と同期して、第2の電極対向電極、コモン電極ともいうの電位を変化させる。具体的には、図17CのNフレーム目において、走査線GL1~GLyを選択するタイミングと、図4で説明した第1の期間401~第3の期間403において、シフトレジスタが出力信号OUT1~OUTyとしてコモン電位TCOMLを出力するタイミングとを、同期させる。また、図17CのN1フレーム目において、走査線GL1~GLyを選択するタイミングと、図4で説明した第4の期間404~第6の期間406において、シフトレジスタが出力信号OUT1~OUTyとしてコモン電位TCOMHを出力するタイミングとを、同期させる。上記のように、走査線GL1~GLyを選択するタイミングと、シフトレジスタがコモン電位を出力するタイミングとを同期させることによって、信号線SL1~SLxに書き込まれる画像信号の振幅電圧を小さくすることができる。これにより、液晶表示装置の消費電力の低減を図ることができる。次に、実施の形態3で説明したシフトレジスタを用いたゲートライン反転駆動について、図18を用いて説明する。図18Aに、液晶表示装置を構成する画素部の回路図を示す。図18Aにおいて、複数の画素1801のそれぞれは、液晶素子1808と、液晶素子1808に印加する電圧を制御するトランジスタ1809を有する。また、複数の走査線GLをGL1~GL2yyは任意の自然数、複数の信号線SLをSL1~SLxxは任意の自然数、複数のコモン線CLをCL1~CL2yyは任意の自然数で表している。コモン線CL1、CL3~CL2y-1yは任意の自然数は、コモン線駆動回路が有する第1のシフトレジスタに接続され、コモン線CL2、CL4~CL2yyは任意の自然数は、コモン線駆動回路が有する第2のシフトレジスタに接続されている。図18Bは、図18Aに示した回路をゲートライン反転駆動する際のタイミングチャートである。図18Bにおいて、第1の電極と第2の電極との間に印加される電圧の極性を、又は-で表記している。1フレームにおいて、走査線GL1~GL2yが順次選択される。また、図18Cに示す模式図は、連続するNフレーム目Nは任意の自然数とN1フレーム目とで、行毎に液晶素子1808の第1の電極と第2の電極との間に印加される電圧の極性が交互に切り替わる様子を示している。ゲートライン反転駆動を行う場合、信号線SLに書き込まれる画像信号の電位の極性を、液晶素子1808の第2の電極の電圧を基準として、1つの走査線GL選択期間毎に反転させる。これにより、隣り合う走査線GLに接続されている画素において、互いに逆の極性の画像信号が入力される。ゲートライン反転駆動することによって、液晶素子の劣化を防ぐとともに、ちらつきフリッカを低減することができる。画像信号の電位の極性を反転させることによって、液晶素子1808の第1の電極画素電極ともいうの電位を変化させ、第1の電極と第2の電極との間に印加される電圧の極性を交互に切り替える。よって、信号線SLに書き込まれる画像信号に要する電位の幅は、ゲートライン反転駆動を行わない場合に比べて2倍となる。そこで、本実施の形態においては、画像信号の電位の極性の反転と同期して、第2の電極対向電極、コモン電極ともいうの電位を変化させる。具体的には、図18CのNフレーム目において、走査線GL1~GL2yを選択するタイミングと、図15で説明した第1の期間1501~第5の期間1505において、シフトレジスタが出力信号OUT1~OUT2yとしてコモン電位TCOML又はコモン電位TCOMHを出力するタイミングとを、同期させる。また、図18CのN1フレーム目において、走査線GL1~GL2yを選択するタイミングと、図15で説明した第6の期間1506~第10の期間1510において、シフトレジスタが出力信号OUT1~OUT2yとしてコモン電位TCOMH又はコモン電位TCOMLを出力するタイミングとを、同期させる。上記のように、走査線GL1~GL2yを選択するタイミングと、シフトレジスタがコモン電位を出力するタイミングとを同期させることによって、信号線SL1~SLxに書き込まれる画像信号の振幅電圧を小さくすることができる。これにより、液晶表示装置の消費電力の低減を図ることができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態6本実施の形態では、液晶表示装置が有する表示パネルの画素の構成の一例について、図19を用いて説明する。図19Aは表示パネルが有する複数の画素の1つの平面図を示している。図19Bは図19Aの一点鎖線A-Bにおける断面図である。なお、画素とは、一つの色要素例えばR赤、G緑、及びB青のいずれか1つの明るさを制御できる表示単位に相当するものとする。従って、カラー表示する場合には、カラー画像の最小表示単位は、Rの画素とGの画素とBの画素との三画素から構成されるものとする。ただし、カラー画像を表示するための色要素は、三色に限定されず、三色以上を用いても良いし、RGB以外の色を用いても良い。図19Aにおいて、信号線となる配線層ソース電極層1901a又はドレイン電極層1901bを含むは、図中上下方向列方向に延伸するように配置されている。走査線となる配線層ゲート電極層1903を含むは、ソース電極層1901aに概略直交する方向図中左右方向行方向に延伸するように配置されている。容量配線層1904は、ゲート電極層1903に概略平行な方向であって、且つ、ソース電極層1901aに概略直交する方向図中左右方向行方向に延伸するように配置されている。図19Aにおいて、表示パネルの画素には、ゲート電極層1903を有するトランジスタ1905が設けられている。トランジスタ1905上には、絶縁膜1907及び層間膜1909が設けられている。図19に示す表示パネルの画素は、トランジスタ1905に接続される電極層として透明電極層1910を有する。また、コモン線1916に接続される透明電極層1911を有する。透明電極層1910及び透明電極層1911は、互いの櫛歯状の形状が噛み合うように、且つ離間して設けられている。トランジスタ1905上の絶縁膜1907及び層間膜1909には、開口コンタクトホールが形成されている。開口コンタクトホールにおいて、透明電極層1910とトランジスタ1905とが接続されている。図19に示すトランジスタ1905は、ゲート絶縁層1912を介してゲート電極層1903上に配置された半導体層1913を有し、半導体層1913に接してソース電極層1901a及びドレイン電極層1901bを有する。また、容量配線層1904、ゲート絶縁層1912、及びドレイン電極層1901bが積層して、容量素子1915を形成している。また、トランジスタ1905及び液晶層1917を間に挟んで、第1の基板1918と第2の基板1919とが重畳するように配置されている。なお、図19Bでは、トランジスタ1905としてボトムゲート構造の逆スタガ型トランジスタを用いる例を示したが、本明細書で開示する液晶表示装置に適用できるトランジスタの構造は特に限定されない。例えば、ゲート絶縁層を介してゲート電極層が半導体層の上側に配置されるトップゲート構造のトランジスタ、及び、ゲート絶縁層を介してゲート電極層が半導体層の下側に配置されるボトムゲート構造のスタガ型トランジスタ及びプレーナ型トランジスタ等を用いることができる。また、トランジスタ1905は、チャネル形成領域を1つ有するシングルゲート構造、2つ有するダブルゲート構造、及び3つ有するトリプルゲート構造のいずれかであっても良い。また、チャネル形成領域の上下にゲート絶縁層を介して配置された2つのゲート電極層を有する、デュアルゲート型でもよい。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態7本実施の形態では、本明細書で開示する液晶表示装置に適用できるトランジスタの構成の一例について、図20を用いて説明する。図20は、トランジスタの断面構造を示している。なお、図20に示すトランジスタは、半導体層として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、トランジスタのオン状態において高い電界効果移動度最大値で5cm2/Vsec以上、好ましくは最大値で10cm2/Vsec~150cm2/Vsecと、トランジスタのオフ状態において低い単位チャネル幅あたりのオフ電流例えば単位チャネル幅あたりのオフ電流が1aA/μm未満、好ましくは10zA/μm未満、且つ、85°Cにて100zA/μm未満と、が得られることである。図20Aに示すトランジスタ2010は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。トランジスタ2010は、絶縁表面を有する基板2000上に、ゲート電極層2001、ゲート絶縁層2002、酸化物半導体層2003、ソース電極層2005a、及びドレイン電極層2005bを含む。また、トランジスタ2010を覆い、酸化物半導体層2003に積層する絶縁層2007が設けられている。絶縁層2007上にはさらに保護絶縁層2009が形成されている。図20Bに示すトランジスタ2020は、チャネル保護型チャネルストップ型ともいうと呼ばれるボトムゲート構造の一つであり、逆スタガ型トランジスタともいう。トランジスタ2020は、絶縁表面を有する基板2000上に、ゲート電極層2001、ゲート絶縁層2002、酸化物半導体層2003、酸化物半導体層2003のチャネル形成領域を覆うチャネル保護層として機能する絶縁層2027、ソース電極層2005a、及びドレイン電極層2005bを含む。また、トランジスタ2020を覆い、保護絶縁層2009が形成されている。図20Cに示すトランジスタ2030はボトムゲート型のトランジスタであり、絶縁表面を有する基板2000上に、ゲート電極層2001、ゲート絶縁層2002、ソース電極層2005a、ドレイン電極層2005b、及び酸化物半導体層2003を含む。また、トランジスタ2030を覆い、酸化物半導体層2003に接する絶縁層2007が設けられている。絶縁層2007上にはさらに保護絶縁層2009が形成されている。トランジスタ2030においては、ゲート絶縁層2002は基板2000及びゲート電極層2001上に接して設けられ、ゲート絶縁層2002上にソース電極層2005a、ドレイン電極層2005bが接して設けられている。そして、ゲート絶縁層2002、ソース電極層2005a、及びドレイン電極層2005b上に酸化物半導体層2003が設けられている。図20Dに示すトランジスタ2040は、トップゲート構造のトランジスタの一つである。トランジスタ2040は、絶縁表面を有する基板2000上に、絶縁層2037、酸化物半導体層2003、ソース電極層2005a、ドレイン電極層2005b、ゲート絶縁層2002、及びゲート電極層2001を含む。ソース電極層2005a、ドレイン電極層2005bにそれぞれ配線層2036a、配線層2036bが接して設けられ接続している。本実施の形態では、上述のとおり、半導体層として酸化物半導体層2003を用いる。酸化物半導体層2003に用いる酸化物半導体としては、四元系金属酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体、In-Ga-O系酸化物半導体や、In-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体等を用いることができる。また、上記酸化物半導体はSiO2を含んでいてもよい。ここで、例えば、In-Ga-Zn-O系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物膜、という意味であり、その組成比はとくに問わない。また、InとGaとZn以外の元素を含んでいてもよい。また、酸化物半導体層2003として、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、ガリウムGa、アルミニウムAl、マンガンMn及びコバルトCoから選ばれた、一又は複数の金属元素を示す。例えば、Mとして、ガリウムGa、ガリウムGa及びアルミニウムAl、ガリウムGa及びマンガンMn、又はガリウムGa及びコバルトCo等がある。酸化物半導体層2003を用いたトランジスタ2010、2020、2030、2040は、オフ状態における電流値オフ電流値を低くすることができる。よって、画素において、画像信号等の電気信号を保持するための容量素子を小さく設計することができる。よって、画素の開口率の向上を図ることができる。また、開口率の向上により、低消費電力化を図ることができる。また、酸化物半導体層2003を用いたトランジスタ2010、2020、2030、2040は、オフ電流を少なくすることができる。よって、画素において、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、1フレーム期間の周期を長くすることができ、静止画像の表示期間でのリフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果をより高くできる。また、上記トランジスタは、同一基板上に駆動回路及び画素部を作り分けて作製することができるため、液晶表示装置の部品点数を削減することができる。絶縁表面を有する基板2000として使用することができる基板に大きな制限はない。基板2000として、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス等のガラス基板を用いることができる。ボトムゲート構造のトランジスタ2010、2020、2030において、下地膜となる絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能を有し、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、及び酸化窒化シリコン膜から選ばれた、一又は複数の膜による積層構造により形成することができる。ゲート電極層2001の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。ゲート絶縁層2002は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を、単層で又は積層して形成することができる。例えば、第1のゲート絶縁層としてプラズマCVD法により膜厚50nm以上200nm以下の窒化シリコン層SiNyy>0を形成し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上300nm以下の酸化シリコン層SiOxx>0を積層して、合計膜厚200nmのゲート絶縁層とする。ソース電極層2005a、ドレイン電極層2005bとしては、例えば、アルミニウムAl、クロムCr、銅Cu、タンタルTa、チタンTi、モリブデンMo、タングステンWからから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜等の導電膜を用いることができる。また、アルミニウムAl、銅Cu等の金属膜の下側及び上側の一方又は双方に、チタンTi、モリブデンMo、タングステンW等の高融点金属膜又はそれらの金属窒化物膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜を積層させた構成としても良い。ソース電極層2005a、ドレイン電極層2005bに接続する配線層2036a、配線層2036bのような導電膜も、ソース電極層2005a、ドレイン電極層2005bと同様な材料を用いることができる。また、ソース電極層2005a及びドレイン電極層2005bこれらと同じ層で形成される配線層を含むとなる導電膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては、酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する、酸化インジウム酸化亜鉛合金In2O3―ZnO、又はこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。酸化物半導体層の上方に設けられる絶縁層2007、絶縁層2027、下方に設けられる絶縁層2037として、代表的には、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜等の無機絶縁膜を用いることができる。また、酸化物半導体層の上方に設けられる保護絶縁層2009として、代表的には、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜等の無機絶縁膜を用いることができる。また、トランジスタに起因する表面の凹凸を低減するために、保護絶縁層2009上に平坦化のための絶縁膜を形成してもよい。平坦化のための絶縁膜としては、例えば、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化のための絶縁膜を形成してもよい。このように、本実施の形態を用いて作製した酸化物半導体層を用いたトランジスタは、オフ電流を少なくすることができる。よって、画素において、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、1フレーム期間の周期を長くすることができ、静止画表示期間でのリフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果をより高くできる。また、酸化物半導体層は、レーザ照射等の処理を経ることなく作製でき、大面積基板にトランジスタを形成することができるため、半導体層として用いるのに好適である。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態8本明細書で開示する液晶表示装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、又はテレビジョン受信機ともいう、コンピュータ用等のモニタ、デジタルカメラやデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機等の大型ゲーム機などが挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例について、図21を用いて説明する。図21Aは、電子書籍の一例を示している。図21Aに示す電子書籍は、筐体2100及び筐体2101の2つの筐体で構成されている。筐体2100及び筐体2101は、蝶番2104により一体になっており、開閉動作を行うことができる。このような構成により、書籍のような動作を行うことが可能となる。筐体2100には表示部2102が組み込まれ、筐体2101には表示部2103が組み込まれている。表示部2102及び表示部2103は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図21Aでは表示部2102に文章を表示し、左側の表示部図21Aでは表示部2103に画像を表示することができる。また、図21Aでは、筐体2100に操作部等を備えた例を示している。例えば、筐体2100は、電源入力端子2105、操作キー2106、スピーカ2107等を備えている。操作キー2106により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイス等を備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、USBケーブル等の各種ケーブルと接続可能な端子など、記録媒体挿入部等を備える構成としてもよい。さらに、図21Aに示す電子書籍は、電子辞書としての機能を持たせた構成としてもよい。図21Bは、液晶表示装置を用いたデジタルフォトフレームの一例を示している。例えば、図21Bに示すデジタルフォトフレームは、筐体2111に表示部2112が組み込まれている。表示部2112は、各種画像を表示することが可能であり、例えば、デジタルカメラ等で撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。なお、図21Bに示すデジタルフォトフレームは、操作部、外部接続用端子USB端子、USBケーブル等の各種ケーブルと接続可能な端子など、記録媒体挿入部等を備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部2112に表示させることができる。図21Cは、液晶表示装置を用いたテレビジョン装置の一例を示している。図21Cに示すテレビジョン装置は、筐体2121に表示部2122が組み込まれている。表示部2122により、映像を表示することが可能である。また、ここでは、スタンド2123により筐体2121を支持した構成を示している。表示部2122は、上記実施の形態に示した液晶表示装置を適用することができる。図21Cに示すテレビジョン装置の操作は、筐体2121が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部2122に表示される映像を操作することができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。図21Dは、液晶表示装置を用いた携帯電話機の一例を示している。図21Dに示す携帯電話機は、筐体2131に組み込まれた表示部2132の他、操作ボタン2133、操作ボタン2137、外部接続ポート2134、スピーカ2135、及びマイク2136等を備えている。図21Dに示す携帯電話機は、表示部2132がタッチパネルになっており、指等の接触により、表示部2132の表示内容を操作することができる。また、電話の発信、或いはメールの作成等は、表示部2132を指等で接触することにより行うことができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。