"スイッチトキャパシタノッチフィルタであって、共通ノードに結合されている第1入力ノードと、第2入力ノードと、前記フィルタの出力信号が供給される出力ノードとを有する演算増幅器と、第1スイッチによって入力信号に選択的に結合される第1端子を有し、第2スイッチによって前記共通ノードに選択的に結合される第2端子を有する第1サンプリングキャパシタと、第3スイッチによって前記入力信号に選択的に結合される第1端子を有し、第4スイッチによって前記共通ノードに選択的に結合される第2端子を有する第2サンプリングキャパシタと、前記第1サンプリングキャパシタの第2端子と基準ノードとの間に結合されている第1基準スイッチと、前記第1サンプリングキャパシタの第1端子と前記演算増幅器の前記出力ノードとの間に結合されている第2基準スイッチと、前記第2サンプリングキャパシタの第2端子と前記基準ノードとの間に結合されている第3基準スイッチと、前記第2サンプリングキャパシタの第1端子と前記演算増幅器の前記出力ノードとの間に結合されている第4基準スイッチと、第5スイッチによって前記入力信号に選択的に結合される第1端子を有し、第6スイッチによって前記共通ノードに選択的に結合される第2端子を有する第3サンプリングキャパシタと、第7スイッチによって前記入力に選択的に結合される第1端子を有し、第8スイッチによって前記共通ノードに選択的に結合される第2端子を有する第4サンプリングキャパシタと、前記第3サンプリングキャパシタの第2端子と前記基準ノードとの間に結合されている第5基準スイッチと、前記第3サンプリングキャパシタの第1端子と前記演算増幅器の前記出力ノードとの間に結合されている第6基準スイッチと、前記第4サンプリングキャパシタの第2端子と前記基準ノードとの間に結合されている第7基準スイッチと、前記第4サンプリングキャパシタの第1端子と前記演算増幅器の前記出力ノードとの間に結合されている第8基準スイッチと、を備えている、スイッチトキャパシタノッチフィルタ。請求項1記載のフィルタであって、更に、各クロックサイクルの第1部分の間前記第6スイッチ、前記第6基準スイッチ、前記第8スイッチ、および前記第8基準スイッチを閉じるために第1クロック信号を供給し、更に各クロックサイクルの第2部分の間前記第2スイッチ、前記第2基準スイッチ、前記第4スイッチ、および前記第4基準スイッチを閉じるために第2クロック信号を供給するクロック信号発生器を備えている、フィルタ。請求項2記載のフィルタにおいて、前記第1および第2クロック信号が非重複である、フィルタ。請求項2記載のフィルタにおいて、前記クロック信号発生器が、更に、前記第1スイッチおよび前記第1基準スイッチを閉じるために第3クロック信号を供給し、前記第3スイッチおよび前記第3基準スイッチを閉じるために第4クロック信号を供給し、前記第5スイッチおよび前記第5基準スイッチを閉じるために第5クロック信号を供給し、前記第7スイッチおよび前記第7基準スイッチを閉じるために第6クロック信号を供給し、前記第3および第4クロック信号が前記第1クロック信号と重複し、前記第5および第6クロック信号が前記第2クロック信号と重複する、フィルタ。請求項3記載のフィルタにおいて、前記第2クロック信号が、前記第1クロック信号の逆である、フィルタ。請求項4記載のフィルタであって、更に、各クロックサイクルの前記第2部分の間、前記共通ノードと前記演算増幅器の出力ノードとの間で、前記第1および第2サンプリングキャパシタと並列に結合されている第5サンプリングキャパシタおよび第6サンプリングキャパシタを備えており、更に、各クロックサイクルの前記第1部分の間、前記共通ノードと前記演算増幅器の出力との間で、前記第3サンプリングキャパシタおよび前記第4サンプリングキャパシタと並列に結合されている第7サンプリングキャパシタおよび第8サンプリングキャパシタを備えている、フィルタ。請求項6記載のフィルタにおいて、前記クロック信号発生器が、更に、前記第5サンプリングキャパシタを前記入力端子に結合するために第6クロック信号を供給し、前記第6サンプリングキャパシタを前記入力端子に結合するために第8クロック信号を供給し、前記第7サンプリングキャパシタを前記入力端子に結合するために第9クロック信号を供給し、前記第8サンプリングキャパシタを前記入力端子に結合するために第10クロック信号を供給し、前記第7および第8クロック信号が前記第1クロック信号と重複し、前記第9および第10クロック信号が前記第2クロック信号と重複する、フィルタ。請求項2記載のフィルタであって、更に、第5サンプリングキャパシタと、第6サンプリングキャパシタとを備えており、前記クロック信号発生器が、更に、各クロックサイクルの第3部分の間、前記共通ノードと前記演算増幅器の出力ノードとの間で、前記第5サンプリングキャパシタおよび前記第6サンプリングキャパシタを並列に結合するために、第3クロック信号を供給する、フィルタ。請求項8記載のフィルタにおいて、前記第1、第2、および第3クロック信号が非重複である、フィルタ。請求項1記載のフィルタにおいて、前記演算増幅器が、第2出力ノードと、基準ノードとを有し、前記フィルタが、更に、第1差動スイッチによって第2入力信号に選択的に結合される第1端子を有し、第2差動スイッチによって差動共通ノードに選択的に結合される第2端子を有する第1差動サンプリングキャパシタと、第3差動スイッチによって前記第2入力信号に選択的に結合される第1端子を有し、第4差動スイッチによって前記差動共通ノードに選択的に結合される第2端子を有する第2差動サンプリングキャパシタと、前記第1差動サンプリングキャパシタの第2端子と前記基準ノードとの間に結合されている第1差動基準スイッチと、前記第1差動サンプリングキャパシタの第1端子と前記演算増幅器の前記第2出力ノードとの間に結合されている第2差動基準スイッチと、前記第2差動サンプリングキャパシタの第2端子と前記基準ノードとの間に結合されている第3差動基準スイッチと、前記第2差動サンプリングキャパシタの第1端子と前記演算増幅器の前記第2出力ノードとの間に結合されている第4差動基準スイッチと、第5差動スイッチによって前記第2入力信号に選択的に結合される第1端子と、第6差動スイッチによって前記差動共通ノードに選択的に結合される第2端子を有する第3差動サンプリングキャパシタと、第7差動スイッチによって前記第2入力信号に選択的に結合される第1端子を有し、第8差動スイッチによって前記差動共通ノードに選択的に結合される第2端子を有する第4差動サンプリングキャパシタと、前記第3差動サンプリングキャパシタの第2端子と前記基準ノードとの間に結合されている第5差動基準スイッチと、前記第3差動サンプリングキャパシタの第1端子と前記演算増幅器の前記第2出力ノードとの間に結合されている第6差動基準スイッチと、前記第4差動サンプリングキャパシタの第2端子と前記基準ノードとの間に結合されている第7差動基準スイッチと、前記第4差動サンプリングキャパシタの第1端子と、前記演算増幅器の前記第2出力ノードとの間に結合されている第8差動基準スイッチと、を備えている、フィルタ。請求項10記載のフィルタであって、更に、各クロックの第1部分の間、前記第6差動スイッチ、前記第6差動基準スイッチ、前記第8差動スイッチ、および前記第8差動基準スイッチを閉じるために第1クロック信号を供給し、各クロックサイクルの第2部分の間、前記第2差動スイッチ、前記第2差動基準スイッチ、前記第4差動スイッチ、および前記第4差動基準スイッチを閉じるために第2クロック信号を供給するクロック信号発生器を備えている、フィルタ。請求項11記載のフィルタにおいて、前記第1および第2クロック信号が、非重複である、フィルタ。請求項11記載のフィルタにおいて、前記クロック信号発生器が、更に、前記第1差動スイッチおよび前記第1差動基準スイッチを閉じるために第3クロック信号を供給し、前記第3差動スイッチおよび前記第3差動基準スイッチを閉じるために第4クロック信号を供給し、前記第5差動スイッチおよび前記第5差動基準スイッチを閉じるために第5クロック信号を供給し、前記第7差動スイッチおよび前記第7差動基準スイッチを閉じるために第6クロック信号を供給し、前記第3および第4クロック信号が前記第1クロック信号と重複し、前記第5および第6クロック信号が前記第2クロック信号と重複する、フィルタ。請求項12記載のフィルタにおいて、前記第2クロック信号が、前記第1クロック信号の逆である、フィルタ。請求項13記載のフィルタであって、更に、各クロックサイクルの前記第2部分の間、前記差動共通ノードと前記演算増幅器の第2出力ノードとの間で、前記第1および第2差動サンプリングキャパシタと並列に結合されている第5差動サンプリングキャパシタおよび第6差動サンプリングキャパシタを備えており、更に、各クロックサイクルの前記第1部分の間、前記差動共通ノードと前記演算増幅器の第2出力ノードとの間で、前記第3差動サンプリングキャパシタおよび前記第4差動サンプリングキャパシタと並列に結合されている第7差動サンプリングキャパシタおよび第8差動サンプリングキャパシタを備えている、フィルタ。請求項15記載のフィルタにおいて、前記クロック信号発生器が、更に、前記第5差動サンプリングキャパシタを前記第2入力端子に結合するために第7クロック信号を供給し、前記第6差動サンプリングキャパシタを前記第2入力端子に結合するために第8クロック信号を供給し、前記第7差動サンプリングキャパシタを前記第2入力端子に結合するために第9クロック信号を供給し、前記第8サンプリングキャパシタを前記第2入力端子に結合するために第10クロック信号を供給し、前記第7および第8クロック信号が前記第1クロック信号と重複し、前記第9および第10クロック信号が前記第2クロック信号と重複する、フィルタ。請求項16記載のフィルタにおいて、前記第1および第2入力信号が、磁場センサ回路によって、前記ノッチフィルタに供給される、フィルタ。請求項17記載のフィルタにおいて、前記磁場検知回路が、スイッチトホール回路を含む、フィルタ。請求項10記載のフィルタであって、更に、第5差動サンプリングキャパシタと、第6差動サンプリングキャパシタとを備えており、前記クロック信号発生器が、更に、各クロックサイクルの第3部分の間前記差動共通ノードと前記演算増幅器の第2出力ノードとの間に、前記第5差動サンプリングキャパシタおよび前記第6差動サンプリングキャパシタを並列に結合するために第3クロック信号を供給する、フィルタ。請求項19記載のフィルタにおいて、前記第1、第2、および第3クロック信号が、非重複である、フィルタ。スイッチトキャパシタノッチフィルタであって、共通ノードに結合されている第1入力ノードと、第2入力ノードと、前記フィルタの出力信号が供給される出力ノードとを有する演算増幅器と、第1時間期間中入力信号を交互にサンプリングするために前記入力信号と基準ノードとの間に選択的に結合され、第2時間期間中前記共通ノードと前記演算増幅器の出力ノードとの間に結合される第1組の少なくとも2つのサンプリングキャパシタと、前記第2時間期間中前記入力信号を交互にサンプリングするために前記入力信号と基準ノードとの間に選択的に結合され、前記第1時間期間中前記共通ノードと前記演算増幅器の出力ノードとの間に結合される第2組の少なくとも2つのサンプリングキャパシタと、を備えている、スイッチトキャパシタノッチフィルタ。請求項21記載のノッチフィルタにおいて、前記ノッチフィルタへの前記入力信号が、磁場変換器によって供給される、ノッチフィルタ。請求項22記載のノッチフィルタにおいて、前記磁場変換器が、チョップトホールセンサである、ノッチフィルタ。請求項21記載のノッチフィルタにおいて、当該フィルタが、少なくとも8つのサンプリングキャパシタを備えている、ノッチフィルタ。0006ノッチフィルタを使用するときには、このノッチフィルタによって除去されないまたは生成される高周波残余成分を更に減衰させるために、ポストフィルタ段が必要となる場合がある。一例として、ポストフィルタ段は、ローパスフィルタのトポロジで実現することができる。このトポロジは、演算増幅器フィードバックネットワークにおいて固定キャパシタと並列な抵抗器で構成することができる。この抵抗器は、回路のサイズを縮小するために、スイッチトキャパシタトポロジで実現することができる。0007本発明によるスイッチトキャパシタノッチフィルタは、第1サンプリングキャパシタと、第2サンプリングキャパシタと、第3サンプリングキャパシタと、第4サンプリングキャパシタと、演算増幅器とを含む。各サンプリングキャパシタは、それぞれの1組のスイッチに結合されており、これらのスイッチは、第1時間期間中共通ノードと増幅器の出力ノードとの間に第3および第4スイッチングキャパシタが並列に接続されるように制御され、第2の非重複時間期間中共通ノードと増幅器の出力ノードとの間に第1および第2サンプリングキャパシタが並列に接続されるように制御される。更に、これらのスイッチは、第3時間期間中、第2サンプリングキャパシタがフィルタへの入力によって充電されるように制御され、第6時間期間中第4サンプリングキャパシタがそのフィルタ入力によって充電されるように制御される。0008更に特定すると、このようなスイッチトキャパシタノッチフィルタは、共通ノードに結合されている第1入力ノードと、第2入力ノードと、フィルタの出力信号が供給される出力ノードとを有する演算増幅器と、第1スイッチによって入力信号に選択的に結合される第1端子を有し、第2スイッチによって前記共通ノードに選択的に結合される第2端子を有する第1サンプリングキャパシタと、第3スイッチによって前記入力信号に選択的に結合される第1端子を有し、第4スイッチによって前記共通ノードに選択的に結合される第2端子を有する第2サンプリングキャパシタと、前記第1サンプリングキャパシタの第2端子と基準ノードとの間に結合されている第1基準スイッチと、前記第1サンプリングキャパシタの第1端子と前記演算増幅器の前記出力ノードとの間に結合されている第2基準スイッチと、前記第2サンプリングキャパシタの第2端子と前記基準ノードとの間に結合されている第3基準スイッチと、前記第2サンプリングキャパシタの第1端子と前記演算増幅器の前記出力ノードとの間に結合されている第4基準スイッチと、第5スイッチによって前記入力信号に選択的に結合される第1端子を有し、第6スイッチによって前記共通ノードに選択的に結合される第2端子を有する第3サンプリングキャパシタと、第7スイッチによって前記入力に選択的に結合される第1端子を有し、第8スイッチによって前記共通ノードに選択的に結合される第2端子を有する第4サンプリングキャパシタと、前記第3サンプリングキャパシタの第2端子と前記基準ノードとの間に結合されている第5基準スイッチと、前記第3サンプリングキャパシタの第1端子と前記演算増幅器の前記出力ノードとの間に結合されている第6基準スイッチと、前記第4サンプリングキャパシタの第2端子と前記基準ノードとの間に結合されている第7基準スイッチと、前記第4サンプリングキャパシタの第1端子と前記演算増幅器の前記出力ノードとの間に結合されている第8基準スイッチとを備えている。このフィルタは、更に、各クロックサイクルの第1部分の間第6スイッチ、第6基準スイッチ、第8スイッチ、および第8基準スイッチを閉じるために、第1クロック信号を供給し、更に各クロックサイクルの第2部分の間第2スイッチ、第2基準スイッチ、第4スイッチ、および第4基準スイッチを閉じるために第2クロック信号を供給するクロック信号発生器を備えることもでき、第1および第2クロック信号は非重複であるとよい。更に、クロック信号発生器は、第1スイッチおよび第1基準スイッチを閉じるために第3クロック信号を供給し、第3スイッチおよび第3基準スイッチを閉じるために第4クロック信号を供給し、第5スイッチおよび第5基準スイッチを閉じるために第5クロック信号を供給し、第7スイッチおよび第7基準スイッチを閉じるために第6クロック信号を供給することができ、第3および第4クロック信号は第1クロック信号と重複し、第5および第6クロック信号は第2クロック信号と重複する。0009一般に、前述のフィルタは、少なくとも2つのスイッチトキャパシタサンプリングネットワークを備えている少なくとも2つのサンプリングおよび平均化処理部を含み、このようなネットワークの各々は、それぞれのサンプリングキャパシタおよび付随するスイッチ、ならびに演算増幅器を備えている。実施形態の中には、このサンプリングおよび平均化処理部が、2つのスイッチトキャパシタサンプリングネットワークを含むとよく、一方他の実施形態では、このサンプリングおよび平均化処理部が、2つよりも多いスイッチトキャパシタサンプリングネットワークを含んでもよいものもある。0010このようなスイッチトキャパシタノッチフィルタは、共通ノードに結合されている第1入力ノードと、第2入力ノードと、フィルタの出力信号が供給される出力ノードとを有する演算増幅器と、第1時間期間中入力信号を交互にサンプリングするために、入力信号と基準ノードとの間に選択的に結合され、第2時間期間中共通ノードと演算増幅器の出力ノードとの間に結合される第1組の少なくとも2つのサンプリングキャパシタと、第2時間期間中入力信号を交互にサンプリングするために、入力信号と基準ノードとの間に選択的に結合され、第1時間期間中共通ノードと演算増幅器の出力ノードとの間に結合される第2組の少なくとも2つのサンプリングキャパシタとを備えている。ノッチフィルタへの入力信号は、磁場変換器によって供給されるとよく、この磁場変換器は、チョップトホールセンサであるとよい。一実施形態では、前述のフィルタは、少なくとも8つのサンプリングキャパシタを備えている。0011この構成では、第1組の少なくとも2つのサンプリングキャパシタからの電荷は、1回の時間期間中に同時に平均化され増幅器出力に転送され、一方、第1時間期間と重複する別の時間期間において、第2組の少なくとも2つのサンプリングキャパシタによって入力がサンプリングされる。更に、第2時間期間中、第2組の少なくとも2つのサンプリングキャパシタからの電荷が同時に平均化され増幅器出力に転送され、一方、第2時間期間と重複する別の時間期間において、第1組の少なくとも2つのサンプリングキャパシタによって入力がサンプリングされ、これによって平均化クロックサイクルの必要性、即ち、ノッチフィルタのサンプリング段および平均化段間における従来のバッファリングの必要性、ならびにそれに伴う欠点を排除する。0012他の実施形態では、第5および第6サンプリングキャパシタ、ならびに付随する1組の制御スイッチが前述のフィルタに追加され、第1および第2時間期間とは重複しない第3時間期間中に、共通ノードと増幅器の出力ノードとの間に第5および第6サンプリングキャパシタが並列に接続されるようになっている。更に、これらのスイッチは、第4時間期間中では第3および第5サンプリングキャパシタがフィルタへの入力によって充電され、第5時間期間中では第1および第6サンプリングキャパシタが、フィルタへの入力によって充電され、第6時間期間中では第2および第4サンプリングキャパシタがフィルタ入力によって充電されるように制御される。0013更に特定すると、第5および第6サンプリングキャパシタを有するこのようなフィルタは、更に、各クロックサイクルの第2部分の間、共通ノードと演算増幅器の出力ノードとの間で第1および第2サンプリングキャパシタと並列に結合されている第5サンプリングキャパシタおよび第6サンプリングキャパシタを備えており、更に、各クロックサイクルの第1部分の間、共通ノードと演算増幅器の出力との間で第3サンプリングキャパシタおよび第4サンプリングキャパシタと並列に結合されている第7サンプリングキャパシタおよび第8サンプリングキャパシタを備えている。クロック信号発生器は、更に、第5サンプリングキャパシタを入力端子に結合するために第6クロック信号を供給し、第6サンプリングキャパシタを入力端子に結合するために第8クロック信号を供給し、第7サンプリングキャパシタを入力端子に結合するために第9クロック信号を供給し、第8サンプリングキャパシタを入力端子に結合するために第10クロック信号を供給することができ、第7および第8クロック信号は第1クロック信号と重複し、第9および第10クロック信号は第2クロック信号と重複する。あるいは、第5および第6サンプリングキャパシタを有するこのようなフィルタにおいて、クロック信号発生器は、更に、各クロックサイクルの第3部分の間、共通ノードと演算増幅器の出力ノードとの間で第5サンプリングキャパシタおよび第6サンプリングキャパシタを並列に結合するために、第3クロック信号を供給することもでき、第1、第2、および第3クロック信号は非重複であるとよい。0014各サンプリングキャパシタの端子を基準ノードに選択的に結合するために、基準スイッチが設けられる。実施形態の中には、基準ノードにおいて共通の基準電圧が供給される場合がある。0015差動型の実施態様では、前述のスイッチトキャパシタノッチフィルタは、更に、第1差動サンプリングキャパシタと、第2差動サンプリングキャパシタと、第3差動サンプリングキャパシタと、第4差動サンプリングキャパシタと、差動演算増幅器とを含む。各サンプリングキャパシタおよび差動サンプリングキャパシタは、それぞれの1組のスイッチに結合されている。これらのスイッチは、第3および第4サンプリングキャパシタが、共通ノードと差動増幅器の第1出力ノードとの間に並列に接続され、第3および第4差動サンプリングキャパシタが、差動共通ノードと差動増幅器の第2出力ノードとの間に並列に接続されるように制御され、第1時間期間中および第2の非重複時間期間中、第1および第2サンプリングキャパシタが、共通ノードと差動増幅器の第1出力ノードとの間に並列に接続され、第1および第2差動サンプリングキャパシタが、差動共通ノードと差動増幅器の第2出力ノードとの間に並列に接続されるように制御される。更に、これらのスイッチは、第3時間期間中、第1サンプリングキャパシタおよび第1差動サンプリングキャパシタが、それぞれ、フィルタへの入力および差動入力によって充電されるように制御され、第4時間期間中、第2サンプリングキャパシタおよび第2差動サンプリングキャパシタが、それぞれ、フィルタへの入力および差動入力によって充電されるように制御され、第5時間期間中、第3サンプリングキャパシタおよび第3差動サンプリングキャパシタが、それぞれ、フィルタ入力および差動入力によって充電されるように制御され、第6時間期間中、第4サンプリングキャパシタおよび第4差動サンプリングキャパシタが、それぞれ、フィルタ入力および差動入力によって充電されるように制御される。0016更に特定すれば、このような差動スイッチトキャパシタノッチフィルタでは、演算増幅器が第2出力ノードと基準ノードとを有し、前述のフィルタは、更に、第1差動スイッチによって第2入力信号に選択的に結合される第1端子を有し、第2差動スイッチによって差動共通ノードに選択的に結合される第2端子を有する第1差動サンプリングキャパシタと、第3差動スイッチによって前記第2入力信号に選択的に結合される第1端子を有し、第4差動スイッチによって前記差動共通ノードに選択的に結合される第2端子を有する第2差動サンプリングキャパシタと、前記第1差動サンプリングキャパシタの第2端子と前記基準ノードとの間に結合されている第1差動基準スイッチと、前記第1差動サンプリングキャパシタの第1端子と前記演算増幅器の前記第2出力ノードとの間に結合されている第2差動基準スイッチと、前記第2差動サンプリングキャパシタの第2端子と前記基準ノードとの間に結合されている第3差動基準スイッチと、前記第2差動サンプリングキャパシタの第1端子と前記演算増幅器の前記第2出力ノードとの間に結合されている第4差動基準スイッチと、第5差動スイッチによって前記第2入力信号に選択的に結合される第1端子と、第6差動スイッチによって前記差動共通ノードに選択的に結合される第2端子を有する第3差動サンプリングキャパシタと、第7差動スイッチによって前記第2入力信号に選択的に結合される第1端子を有し、第8差動スイッチによって前記差動共通ノードに選択的に結合される第2端子を有する第4差動サンプリングキャパシタと、前記第3差動サンプリングキャパシタの第2端子と前記基準ノードとの間に結合されている第5差動基準スイッチと、前記第3差動サンプリングキャパシタの第1端子と前記演算増幅器の前記第2出力ノードとの間に結合されている第6差動基準スイッチと、前記第4差動サンプリングキャパシタの第2端子と前記基準ノードとの間に結合されている第7差動基準スイッチと、前記第4差動サンプリングキャパシタの第1端子と、前記演算増幅器の前記第2出力ノードとの間に結合されている第8差動基準スイッチとを備えている。クロック信号発生器は、各クロックの第1部分の間、前記第6差動スイッチ、前記第6差動基準スイッチ、前記第8差動スイッチ、および前記第8差動基準スイッチを閉じるために第1クロック信号を供給し、各クロックサイクルの第2部分の間、前記第2差動スイッチ、前記第2差動基準スイッチ、前記第4差動スイッチ、および前記第4差動基準スイッチを閉じるために第2クロック信号を供給することができ、第1および第2クロック信号は非重複であるとよい。このクロック信号発生器は、更に、前記第1差動スイッチおよび前記第1差動基準スイッチを閉じるために第3クロック信号を供給し、前記第3差動スイッチおよび前記第3差動基準スイッチを閉じるために第4クロック信号を供給し、前記第5差動スイッチおよび前記第5差動基準スイッチを閉じるために第5クロック信号を供給し、前記第7差動スイッチおよび前記第7差動基準スイッチを閉じるために第6クロック信号を供給することができ、前記第3および第4クロック信号は前記第1クロック信号と重複し、前記第5および第6クロック信号は前記第2クロック信号と重複し、前記第2クロック信号は前記第1クロック信号の逆であってもよい。更に、このフィルタは、各クロックサイクルの前記第2部分の間、前記差動共通ノードと前記演算増幅器の第2出力ノードとの間で、前記第1および第2差動サンプリングキャパシタと並列に結合されている第5差動サンプリングキャパシタおよび第6差動サンプリングキャパシタを備えることもでき、更に、各クロックサイクルの前記第1部分の間、前記差動共通ノードと前記演算増幅器の第2出力ノードとの間で、前記第3差動サンプリングキャパシタおよび前記第4差動サンプリングキャパシタと並列に結合されている第7差動サンプリングキャパシタおよび第8差動サンプリングキャパシタを備えることもできる。更に、クロック信号発生器は、前記第5差動サンプリングキャパシタを前記第2入力端子に結合するために第7クロック信号を供給し、前記第6差動サンプリングキャパシタを前記第2入力端子に結合するために第8クロック信号を供給し、前記第7差動サンプリングキャパシタを前記第2入力端子に結合するために第9クロック信号を供給し、前記第8サンプリングキャパシタを前記第2入力端子に結合するために第10クロック信号を供給することができ、前記第7および第8クロック信号は前記第1クロック信号と重複し、前記第9および第10クロック信号は前記第2クロック信号と重複する。第1および第2入力信号は、磁場センサ回路によって、前記ノッチフィルタに供給されるのであってもよく、この磁場検知回路は、スイッチトホール回路を含むこともできる。このフィルタは、第5差動サンプリングキャパシタと、第6差動サンプリングキャパシタとを備えることもでき、前記クロック信号発生器は、更に、各クロックサイクルの第3部分の間前記差動共通ノードと前記演算増幅器の第2出力ノードとの間に、前記第5差動サンプリングキャパシタおよび前記第6差動サンプリングキャパシタを並列に結合するために第3クロック信号を供給し、第1、第2、および第3クロック信号は非重複であるとよい。0017本発明の以上の特徴、および本発明自体は、以下の図面の詳細な説明から一層深く理解することができよう。0031図1を参照すると、シングルエンドスイッチトキャパシタノッチフィルタ100は、入力信号181図1Dを受けるように構成されている入力ノード111と、少なくとも2つのサンプリングおよび平均化処理部101、102と、共通ノード113と、増幅器105とを含む。増幅器105は、フィルタ出力ノードを設ける出力ノード105cと、共通ノード113に結合されている負入力ノード105aと、基準電圧に接続されている正入力ノード105bとを有する。基準電圧は、例えば、接地、または個々の回路設計に基づく接地よりも高い何らかの電圧値である。各サンプリングおよび平均化処理部101および102は、それぞれ、少なくとも2つのスイッチトキャパシタサンプリングネットワーク101a、101bおよび102a、102bを含む。各部101、102におけるサンプリングネットワークの数は、処理される例えば、平均化される入力信号サンプルの数に対応する。例えば、4つのサンプルの平均を取る場合、各サンプリング部101、102は、各々、4つのサンプリングネットワークを有し、フィルタにおけるサンプリングキャパシタは合計8つとなる。2つよりも多いサンプリングネットワークを内蔵するノッチフィルタのサンプリングおよび平均化処理部の例が、先に引用した米国特許出願第12/487,965号に記載されており、図1Eおよび図1Fと関連付けて以下で説明する。0032各スイッチトキャパシタサンプリングネットワーク101a、101b、102a、102bは、それぞれのサンプリングキャパシタと、付随するスイッチとを備えている。更に特定すると、第1スイッチトキャパシタサンプリングネットワーク101aは、第1サンプリングキャパシタ120aと、付随するスイッチ122、122R、124、および124Rとを含む。第2スイッチトキャパシタサンプリングネットワーク101bは、第2サンプリングキャパシタ120bと、付随するスイッチ126、126R、128、および128Rとを含む。第3スイッチトキャパシタサンプリングネットワーク102aは、第3サンプリングキャパシタ140aと、付随するスイッチ142、142R、144、および144Rとを含む。そして、第4スイッチトキャパシタサンプリングネットワーク102bは、第4サンプリングキャパシタ140bと、付随するスイッチ146、146R、148、および148Rとを含む。第1サンプリングキャパシタ120aは、当該第1サンプリングキャパシタを入力ノード111に選択的に結合するために第1スイッチ122に結合されている第1端子130aと、第1サンプリングキャパシタを共通ノード113に選択的に結合するために第2スイッチ124に結合されている第2端子132aとを有する。第1サンプリングキャパシタ120aの第2端子132aは、第1基準スイッチ122Rによって基準ノード117にも選択的に結合される。第1サンプリングキャパシタ120aの第1端子130aは、第2基準スイッチ124Rによって、増幅器105の出力ノード105cに選択的に結合される。0033第2サンプリングキャパシタ120bは、第2サンプリングキャパシタ120bを入力ノード111に選択的に結合するために第3スイッチ126に結合されている第1端子130bと、第2サンプリングキャパシタ120bを共通ノード113に選択的に結合するために第4スイッチ128に結合されている第2端子132bとを有する。第2サンプリングキャパシタ120bの第2端子132bは、第3基準スイッチ126によって、基準ノード117にも選択的に結合される。第2サンプリングキャパシタ120bの第1端子130bは、第4基準スイッチ128Rによって、増幅器105の出力ノード105cに選択的に結合される。0034第3サンプリングキャパシタ140aは、当該第3サンプリングキャパシタを入力ノード111に選択的に結合するために第5スイッチ142に結合されている第1端子150aと、第3サンプリングキャパシタ140aを共通ノード113に選択的に結合するために第6スイッチ144に結合されている第2端子152aとを有する。第3サンプリングキャパシタ140aの第2端子152aは、第5基準スイッチ142Rによって基準ノード117にも選択的に結合される。第3サンプリングキャパシタ140aの第1端子150aは、第6基準スイッチ144Rによって、増幅器105の出力ノード105cに選択的に結合される。0035第4サンプリングキャパシタ140bは、第4サンプリングキャパシタ140bを入力ノード111に選択的に結合するために第7スイッチ146に結合されている第1端子150bと、第4サンプリングキャパシタ140bを共通ノード113に選択的に結合するために第8スイッチ148に結合されている第2端子152bとを有する。第4サンプリングキャパシタ140bの第2端子152bは、第7基準スイッチ146Rによって、基準ノード117にも選択的に結合される。第2サンプリングキャパシタ140bの第1端子150bは、第8基準スイッチ148Rによって、増幅器105の出力ノード105cに選択的に結合される。0036フィルタ100は、更に、種々のスイッチを制御するためにクロック信号を供給するように構成されているクロック信号発生器107も含む。具体的には、第1クロック信号171は、各クロック信号の第1部分の間、第6スイッチ144、第6基準スイッチ144R、第8スイッチ148、および第8基準スイッチ148Rを閉じるために供給される。0037更に、クロック信号発生器107は、各クロックサイクルの第3部分の間第1スイッチ122および第1基準スイッチ122Rを閉じるために第2クロック信号172を供給し、各クロックサイクルの第4部分の間第3スイッチ126および第3基準スイッチ126Rを閉じるために第3の非重複クロック信号173を供給する。クロック信号172および173は、クロック信号171がアクティブである間、双方共アクティブである。0038更に、クロック信号発生器は、各クロックサイクルの第2部分の間、第2スイッチ124、第2基準スイッチ124R、第3スイッチ128、および第4基準スイッチ128Rを閉じるために第4クロック信号176を供給する。各クロックサイクルの第5部分の間第5スイッチ142および第5基準スイッチ142Rを閉じるために、第5クロック信号177を供給し、各クロック/サイクルの第6部分の間、第7スイッチ146および第7基準スイッチ146Rを閉じるために、第6の非重複クロック信号178を供給する。クロック信号177および178は、クロック信号176がアクティブである間、双方共アクティブである。0039動作において、各クロックサイクルの第1部分の間、サンプリングキャパシタ120a、102bが、非重複時間期間において交互に充電され、一方キャパシタ140a、140bは平均化され、それらの平均電荷がフィルタ出力に転送される。同様に、各クロックサイクルの第2部分の間第1部分に関して非重複である、サンプリングキャパシタ140a、104bは、非重複時間期間において交互に充電され、一方キャパシタ120a、120bにおける電荷は平均化され、それらの平均電荷はフィルタ出力に転送される。0040図1Aおよび図1Dを参照すると、例示的なスイッチ制御信号が、入力ノード111に結合する例示的なフィルタ入力信号181と、クロックサイクルの次の平均化フェーズの間に出力に転送される現周期の入力信号の平均182と、第5出力ノード105cにおいて供給される例示的なフィルタ出力信号187と共に示されている。0041各クロックサイクルTckの第1部分T1ここでは、第1時間期間の間、第1クロック信号171はある論理状態、ここではハイになっており、被制御スイッチ144、144R、148、148Rを閉じる。第3および第4サンプリングキャパシタ140a、140b上の電荷が平均化されつつ、同時に電荷がこれらのサンプリングキャパシタからフィルタ出力115に転送されるのは、第1時間期間T1の間である。言い換えると、この第1時間期間において、サンプリングキャパシタ140a、104bは、共通ノード113から増幅器出力115までの間で並列に結合されるので、演算増幅器105のフィードバックネットワークは、図1Bに示すように、増幅器の入力ノード105aと出力ノード105cとの間に結合されたサンプリングキャパシタ140a、140bを含むことになる。0042各クロックサイクルの第2部分T2ここでは、第2時間期間の間、第2クロック信号176はある論理状態、ここではハイになっており、被制御スイッチ124、124R、128、128Rを閉じる。第1および第2サンプリングキャパシタ120a、120b上の電荷が平均化されつつ、同時にこの電荷がこれらのサンプリングキャパシタからフィルタ出力115に転送されるのは、第2時間期間T2の間である。言い換えると、第2時間期間において、サンプリングキャパシタ120a、120bは共通ノード113から増幅器の出力115までの間で並列に結合されるので、演算増幅器105のフィードバックネットワークは、図1Cに示すように、増幅器の入力ノード105aと出力ノード105cとの間に結合されたサンプリングキャパシタ120a、120bを含むことになる。0043各クロックサイクルの第3部分T3ここでは、第3時間期間の間、第4クロック信号173はある論理状態、ここではハイになっており、被制御スイッチ126、126Rを閉じる。つまり、第4時間期間T3において、第1サンプリングキャパシタ120aは入力ノード111および基準ノード117に結合されている。0044各クロックサイクルTckの第4部分T4ここでは、第4時間期間の間、第4クロック信号173はある論理状態、ここではハイになっており、被制御スイッチ126、126Rを閉じる。このため、第4時間期間T4において、第2サンプリングキャパシタ120bは入力ノード111および基準ノード117に結合されている。したがって、第3時間期間T3において、サンプリングキャパシタ120aが入力信号181によって充電され、第4時間期間T4において、サンプリングキャパシタ120bが入力信号181によって充電される。0045第2時間期間T2中に現れる各クロックサイクルの第5部分T5ここでは、第5時間期間の間、クロック信号177はスイッチ142および142Rを閉じる。したがって、第5時間期間T5において、第3サンプリングキャパシタ140aは入力ノード111と基準ノード117との間に結合されている。0046各クロックサイクルTckの第6部分T6ここでは、第6時間期間の間、第6クロック信号178はある論理状態、ここではハイになっており、被制御スイッチ146、146Rを閉じる。このため、第6時間期間T6において、第4サンプリングキャパシタ140bは入力ノード111および基準ノード117に結合されている。したがって、第5時間期間T5において、サンプリングキャパシタ140aが入力信号181によって充電され、第6時間期間T6において、サンプリングキャパシタ140bが入力信号181によって充電される。0047以上で述べたノッチフィルタ100は、所定の周波数を有する信号の濾波を行う即ち、ノッチ機能ことに加えて、ローパスフィルタ特性も備えている。何故なら、サンプリングキャパシタは、時間期間T1およびT2において、出力ノードと基準電圧との間に接続されているからである。ローパスフィルタ特性は、フィルタ入力111の変化に対するフィルタ出力115の応答時間を最短にするためには、できるだけ広帯域にしなければならない。0048キャパシタ120a、120b、140a、および140bに対する典型的な容量値は、0.1~1pF程度である。本発明において使用するサンプリングキャパシタの容量値は、背景において論じた従来のキャパシタと比較して、小さくすることができ、その結果、典型的な二段階サンプリングおよび平均化回路よりも、面積の節約になる。何故なら、本発明におけるキャパシタは、スイッチトキャパシタに使用される浮遊容量不感応構成におけるように、フローティングであるからである。0049ノッチフィルタ100の動作周波数、平均周波数、またはノッチ周波数fckは、期間T1およびT2の頻度、即ち、1/T1または1/T2によって決定される。最大クロック周波数は、個々のフィルタの実施形態において使用されるサンプリングキャパシタの数と、付随するスイッチの静定時間とによって、各サンプリングキャパシタが入力をサンプリングし、次いで増幅器のフィードバックループに組み入れられる前に静定するように決定される。つまり、より多くのサンプリングキャパシタが追加される程、スイッチの静定時間が一定のままであるであるならば、最大クロック周波数は増々低下する。典型的な動作周波数、またはノッチフィルタ周波数、あるいは用途によっては変調周波数は、2kHz~2MHzの範囲であるとよいが、これらの周波数はフィルタ回路の正確な用途に応じて、高くなっても低くなってもよい。例示的な一実施形態では、フィルタ100の動作周波数は、約100kHz~400kHzとするとよい。クロックサイクル毎に4つのサンプルが得られる、即ち、サンプリングおよび平均化処理部101、102に4つのサンプリングキャパシタがあるこの特定的な実施形態では、有効サンプリング周波数は約400kHz~1600kHzとなる。ノッチフィルタ100が変調周波数において周波数成分を濾波する用途では、最低ノッチ周波数は、変調周波数によって制限される場合もある。最大ノッチ周波数は、通例、演算増幅器の利得-帯域幅の積によって制限され、利得-帯域幅の積は、回路を組み立てるために使用される製作技術に左右される。0050サンプリングおよび平均化に使用されるスイッチおよびキャパシタに伴う静定時間から、異なるパルス幅即ち、クロック信号171の時間期間T1、クロック信号172の時間期間T3、クロック信号173の時間期間T4、クロック信号176の時間期間T2、クロック信号177の時間期間T5、およびクロック信号178の時間期間T6の必要な長さが決定される。高調波歪みおよび利得損を最小限に抑えるためには、クロックパルスの幅以内で信号が99.9に静定するように、または個々のフィルタに許容できる誤差限度を得るために必要とされるいずれのパーセンテージにでも静定するように、スイッチおよびサンプリングキャパシタの抵抗の時定数の大きさを決めなければならない。クロックパルスの幅は、一旦サンプリングキャパシタおよびスイッチの大きさが所与のフィルタ設計において決められたなら、調節することができる。0051実施形態の中には、クロック信号171および176が互いの逆数であるとよい、例えば、クロック信号171を反転器に通過させることによってクロック信号176を生成するとよい場合がある。このような実施形態では、増幅器が不安定になるのを防止するために、キャパシタを増幅器のフィードバックループに入れるときの、反転器からのあらゆる時間遅延を十分に小さくすることが必要となる。スイッチがフィードバックパスを開いたままにする場合、またはフィードバックパスの中にサンプリングキャパシタがない場合、例えば、以上の例において171および176の双方がロー即ちOFF状態にある場合、あるいはサンプリングキャパシタへの双方の組のスイッチがクロックサイクルTckの相当な時間開いている即ちオフ状態にある場合、出力が不安定になる虞れがある。これは、前述のように、所与のフィルタの実施形態において、フィードバックパスが開いている時間を十分に短くすれば、回避することができる。他の実施形態では、双方のクロック信号171および176が同じ状態、例えば、ロー状態にある場合、増幅器は瞬時的にオープルループ構成で動作する可能性がある。これは、2つの信号が同じ状態にある例えば、171および176双方がロー状態にある時間期間が、数十ミリ秒未満の時間というように、十分に短ければ、容認できる。0052基準ノード117は、通例、接地に結合されていればよく、あるいは本発明のノッチフィルタを使用する所与の回路設計に適した他の基準電圧に結合されてもよい。0053他の実施形態では、サンプリングおよび平均化処理部101および102毎に、2つよりも多いスイッチトキャパシタサンプリングネットワークがあるのでもよい。図1におけるノッチフィルタ100のサンプリングおよび平均化処理部101および102は、n個のサンプリングキャパシタネットワークを有することができる。例えば、サンプリングおよび平均化処理部101を、図1Eに示すような、サンプリングキャパシタネットワーク101’a、101’b、...、101’n-1、および101’nを有するサンプリングおよび平均化処理部101’と置き換えることもできる。各サンプリングおよび平均化ネットワークは、非重複時間期間T174a~T174nの間、サンプリングキャパシタ120aを入力ノード111と基準ノード117との間に結合するために、スイッチ122a~122nおよび122aR~122nRを有する。これらの非重複時間期間は、図1のクロックT1がハイ即ちON状態にある時間に現れる。同様に、各サンプリングキャパシタ120a~120nは、1対のスイッチ124a~124nおよび124aR~124nRを有する。これらのスイッチは、図1Fにおける信号176によって表される時間期間T2中に、当該サンプリングキャパシタを出力ノード105cと共通ノード113との間に接続する。また、図1Eに示すサンプリングキャパシタの数に合わせて、回路102も同様に変更して、回路102’を作成する必要がある。図1Fにおける信号179a~179nは、回路102’のタイミング配列を表す。回路102’は、前述の回路101’について説明したのと同様に動作するが、信号176がハイになっている時間期間T2の間だけである。図1Gは、スイッチトキャパシタサンプリングネットワークが4つn=4ある場合の入力信号181の一例、入力の平均182の一例、および出力信号187を示す。0054本発明の他の実施形態には、移動平均バージョンがあり、サンプリングおよび平均化処理部101、102、101’、または102’におけるサンプリングキャパシタは、異なる時間期間中に充電され、異なる時間期間において平均化される。このような実施形態の一例を図1Hに示し、関連するタイミング図を図1Iに示す。回路101および102は、ノッチフィルタにおいて、回路101、102、および103と置き換えられている。回路101は、スイッチのタイミングが変更されていることを除いて、回路101と動作が似ている。クロック信号193は、第1時間期間TA中サンプリングキャパシタ120aおよび120bを共通ノード113および増幅器の出力に接続するスイッチを制御する。入力信号181は、ノード111を通って、回路部101によって2回の異なるサンプリング時点においてサンプリングされる。サンプリングキャパシタ120aは、信号198によって表される第5期間Tえ中入力ノード111に接続されており、サンプリングキャパシタ120bは、信号198によって表される第6時間期間Tf中入力ノードに接続されている。0055回路102のサンプリングキャパシタ140aおよび140bは、第2時間期間TBおよびその信号194の間、共通ノード113および出力ノード105cに接続されている。入力信号181は、ノード111を通って、回路部102によって2回の異なるサンプリング時点においてサンプリングされる。サンプリングキャパシタ140aは、信号196によって表される第4期間Td中入力ノード111に接続されており、サンプリングキャパシタ140bは、信号198によって表される第6時間期間Tf中入力ノードに接続されている。0056回路103のサンプリングキャパシタ160aおよび160bは、第3時間期間TCおよびその信号195の間、共通ノード113および出力ノード115に接続されている。入力信号181は、ノード111を通って、回路103によって2回の異なるサンプリング時点においてサンプリングされる。サンプリングキャパシタ160aは、信号196によって表される第4時間Td中入力ノード111に接続されており、サンプリングキャパシタ160bは、信号197によって表される第5時間期間Te中入力ノードに接続されている。スイッチ162、162R、164、164R、166、166R、168、および168Rは、サンプリングキャパシタネットワーク101および102について既に説明したスイッチと同様に動作するが、図1Hに示すように、異なるタイミングの入力195~197で動作する。0057このように、いずれの1つのサンプリング部分Td、Te、またはTfの間にも、2つのサンプリングキャパシタが入力ノード111によって充電される。平均化処理部分TA、TB、またはTCの間に、平均化されるサンプリングキャパシタは、異なる入力期間からノード115におけるノッチフィルタの出力までの間で平均化される。移動平均の実施形態は、全時間期間Tckの完了よりも早く、出力が部分的に更新されるという利点がある。ある種の実施形態では、1つの期間TA、TB、またはTCにおいて出力を変化させる。この期間は、期間Tckの約1/3である。0058本発明の更に別の態様によれば、差動実施態様のノッチフィルタ200が図2および図2Aに示されている。これらの図において、同様の要素は同様の参照番号で引用することとする。差動の実施形態では、演算増幅器105は、ノード115および215において差動出力を有する。ノード117は、基準ノードであり、例えば、接地またはVCC/2に等しい基準電圧である。ここで、VCCは回路への供給電圧である。フィルタ200は、図1Bに示した入力信号181と同様の入力信号を受けるように構成されている第2入力ノード211と、少なくとも2つの差動サンプリングおよび平均化処理部201、202と、演算増幅器105の入力105bに結合されている差動共通ノード213とを含む。各差動サンプリングおよび平均化処理部201および202は、それぞれ、少なくとも2つの差動スイッチトキャパシタサンプリングネットワーク201a、201b、202a、202bを含む。各部201、202におけるサンプリングネットワークの数は、処理される即ち、平均化される入力信号サンプルの数に対応する。0059各スイッチトキャパシタサンプリングネットワーク201a、201b、202a、202bは、それぞれの差動サンプリングキャパシタおよび付随する差動スイッチを備えている。更に特定すれば、第1差動スイッチトキャパシタサンプリングネットワーク201aは、第1差動サンプリングキャパシタ220aと、付随する差動スイッチ222、222R、224、および224Rとを含む。第2差動スイッチトキャパシタサンプリングネットワーク201bは、第2差動サンプリングキャパシタ220bと、付随する差動スイッチ226、226R、228、および228Rとを含む。第3差動スイッチトキャパシタサンプリングネットワーク202aは、第3差動サンプリングキャパシタ240aと、付随する差動スイッチ242、242R、244、および244Rとを含む。そして、第4差動スイッチトキャパシタサンプリングネットワーク202bは、第4差動サンプリングキャパシタ240bと、付随する差動スイッチ246、246R、248、および248Rとを含む。第1差動サンプリングキャパシタ220aは、当該第1差動サンプリングキャパシタを第2入力端子211に選択的に結合するために第1差動スイッチ222に結合されている第1端子230aと、第1差動サンプリングキャパシタを差動共通ノード213に選択的に結合するために第2差動スイッチ224に結合されている第2端子232aとを有する。第1差動サンプリングキャパシタ220aの第2端子232aは、第1差動基準スイッチ222Rによって、差動基準ノード217にも選択的に結合される。第1差動サンプリングキャパシタ220aの第1端子230aは、第2差動基準スイッチ224Rによって、増幅器105の第2出力ノード215に選択的に結合される。実施形態の中には、差動基準ノード217および基準ノード117が同じ電位になっているものもある。0060第2差動サンプリングキャパシタ220bは、第2差動サンプリングキャパシタ220bを第2入力端子211に選択的に結合するために第3差動スイッチ226に結合されている第1端子230bと、第2差動サンプリングキャパシタ220bを差動共通ノード213に選択的に結合するために第4差動スイッチ228に結合されている第2端子232bとを有する。第2差動サンプリングキャパシタ220bの第2端子232bは、第3差動基準スイッチ226Rによって、差動基準ノード217にも選択的に結合される。第2差動サンプリングキャパシタ220bの第1端子230bは、第4差動基準スイッチ228Rによって、増幅器105の第2出力ノード215に選択的に結合される。0061第3差動サンプリングキャパシタ240aは、当該第3差動サンプリングキャパシタを第2入力端子211に選択的に結合するために第5差動スイッチ242に結合されている第1端子250aと、第3差動サンプリングキャパシタ240aを差動共通ノード213に選択的に結合するために第6差動スイッチ244に結合されている第2端子252aとを有する。第3差動サンプリングキャパシタ240aの第2端子252aは、第5差動基準スイッチ242Rによって差動基準ノード217にも選択的に結合される。第3差動サンプリングキャパシタ240aの第1端子250aは、第6差動基準スイッチ244Rによって、増幅器105の第2出力ノード215に選択的に結合される。0062第4差動サンプリングキャパシタ240bは、第4差動サンプリングキャパシタ240bを第2入力端子211に選択的に結合するために、第7差動スイッチ246に結合されている第1端子250bと、第4差動サンプリングキャパシタ240bを差動共通ノード213に選択的に結合するために、第8差動スイッチ248に結合されている第2端子252bとを有する。第4差動サンプリングキャパシタ240bの第2端子252bは、第7差動基準スイッチ246Rによって、差動基準ノード217にも選択的に結合される。第2差動サンプリングキャパシタ240bの第1端子250bは、第8差動基準スイッチ248Rによって、増幅器105の第2出力ノード215に選択的に結合される。0063更に、フィルタ200は、図1Aと関連付けて先に示し説明した例示的な信号のような、種々のスイッチを制御するためのクロック信号を供給するように構成されているクロック発生器107も含む。具体的には、各クロックサイクルの第1部分の間、第6差動スイッチ244、第6差動基準スイッチ244R、第8差動スイッチ248、および第8差動基準スイッチ248Rを閉じるために、第1クロック信号171を供給する。0064更に、クロック信号発生器107は、各クロックサイクルの第3部分の間、第1差動スイッチ222および第1差動基準スイッチ222Rを閉じるために第2クロック信号172を供給し、各クロックサイクルの第4部分の間、第3差動スイッチ226および第3差動基準スイッチ226Rを閉じるために、第3の非重複クロック信号173を供給する。クロック信号172および173は、クロック信号171がアクティブである時間中、双方ともアクティブである。0065更に、クロック信号発生器107は、各クロックサイクルの第2部分の間、第2差動スイッチ224、第2差動基準スイッチ224R、第4差動スイッチ228、および第4差動基準スイッチ228Rを閉じるために第4クロック信号176を供給する。各クロックサイクルの第5部分の間、第5差動スイッチ242および第5差動基準スイッチ242Rを閉じるために、第5クロック信号177を供給し、各クロックサイクルの第6部分の間、第7差動スイッチ246および第7差動基準スイッチ246Rを閉じるために、第6の非重複クロック信号178を供給する。クロック信号177および178は、クロック信号176がアクティブである間、双方ともアクティブである。0066動作において、各クロックサイクルの第1部分の間、差動サンプリングキャパシタ220a、220bは、非重複時間期間中に交互に充電され、一方差動キャパシタ240a、240bは平均化され、それらの平均電荷がフィルタ出力に転送される。同様に、各クロックサイクルの第2部分第1部分に対して非重複であるの間、差動サンプリングキャパシタ240a、240bは、非重複時間期間中に交互に充電され、一方差動キャパシタ220a、220bにおける電荷が平均化されて、それらの平均化電荷がフィルタ出力に転送される。0067更に特定すると、各クロックサイクルTckの第1部分T1ここでは、第1時間期間の間、第1クロック信号171はある論理状態、ここではハイになっており、被制御差動スイッチ244、244R、248、248Rを閉じる。第3および第4差動サンプリングキャパシタ240a、240b上の電荷が平均化され、この電荷が同時に差動サンプリングキャパシタから第2フィルタ出力215に転送されるのは、第1時間期間T1中である。言い換えると、第1時間期間中に、差動サンプリングキャパシタ240a、240bは、差動共通ノード214から第2増幅器出力215までの間で並列に結合されるので、演算増幅器105のフィードバックネットワークは、増幅器の入力ノード105bと第2出力ノード105dとの間に結合された差動サンプリングキャパシタ240a、240bを含むことになる。0068各クロックサイクルの第2部分T2ここでは、第2時間期間の間、第2クロック信号176はある論理状態、ここではハイになっており、被制御差動スイッチ224、224R、228、228Rを閉じる。第1および第2差動差サンプリングキャパシタ220a、220b上の電荷が平均化され、この電荷が同時にこれらのサンプリングキャパシタから第2フィルタ出力215に転送されるのは、第2時間期間T2中である。言い換えると、第2時間期間中に、差動サンプリングキャパシタ220a、220bは、差動共通ノード213から第2増幅器出力215までの間で並列に結合されるので、演算増幅器105のフィードバックネットワークは、増幅器の入力ノード105bと第2出力ノード105dとの間に結合された差動サンプリングキャパシタ220a、220bを含むことになる。0069第1時間期間T1中に現れる各クロックサイクルの第3部分T3ここでは、第3時間期間の間、クロック信号172は差動スイッチ222および222Rを閉じる。このため、第3時間期間T3の間、第1差動サンプリングキャパシタ220aは、差動入力端子211と差動基準ノード217との間に結合されている。0070各クロックTckの第4部分T4ここでは、第4時間期間の間、第4クロック信号173はある論理状態、ここではハイになっており、被制御差動スイッチ226、226Rを閉じる。このため、第4時間期間T4中、第2差動サンプリングキャパシタ220bは、第2入力端子211および差動基準ノード217に結合されている。したがって、第3時間期間T3中、差動サンプリングキャパシタ220aが端子211における差動入力信号によって充電される。この入力信号は、図1Dまたは図1Gからの入力信号181と同様である。そして、第4時間期間T4中、差動サンプリングキャパシタ220bが端子211における差動入力信号によって充電される。0071第2時間期間T2中に現れる各クロックサイクルの第5部分T5ここでは、第5時間期間の間、クロック信号177は差動スイッチ242および242Rを閉じる。このため、第5時間期間T5中、第3差動サンプリングキャパシタ240aは、第2入力端子211と差動基準ノード217との間に結合されている。0072各クロックサイクルTckの第6部分T6ここでは、第6時間期間の間、第6クロック信号178はある論理状態、ここではハイになっており、被制御差動スイッチ246、246Rを閉じる。このため、第6時間期間T6中、第4差動サンプリングキャパシタ240bは、第2入力端子211および差動基準ノード217に結合されている。したがって、第5時間期間T5中、差動サンプリングキャパシタ240aが端子211における差動入力信号によって充電され、第6時間期間T6中、差動サンプリングキャパシタ240bが端子211における差動入力信号によって充電される。0073尚、差動ノッチフィルタの実施形態は、各入力端子111、211に結合されている2つのスイッチトキャパシタサンプリングネットワークを有するように示されているが、他の数のスイッチトキャパシタサンプリングネットワークを使用してもよいことは、当業者には認められよう。更に、各サンプリングネットワーク101a、101b、201a、201bは、2つのサンプリングキャパシタを含むように示されているが、各サンプリングネットワークでは、それよりの多いサンプリングキャパシタを使用できることは言うまでもない。0074周知のように、磁場検知エレメントには、ホール効果エレメントを含むがこれに限定されない種々のタイプがある。ホール効果エレメントには、例えば、平面ホールエレメントおよび垂直ホールエレメントが含まれる。ホール効果エレメントは、磁場に比例する出力電圧を発生する。ホールエレメントに使用される材料には、Si、GaAs、InGaAsP、InSb、InAs、Ge、SiGe、または他の半導体材料を含むことができるが、これらに限定されるのではない。0075磁場センサ、即ち、磁場検知エレメントを使用する回路は、種々の用途において使用される。これらの用途には、電流搬送導体によって搬送される電流によって発生する磁場を検知する電流センサ、磁場の強さに比例するアナログまたはディジタル出力を発生する線形磁気センサ、強磁性体の近接を検知する磁気スイッチ、強磁性物体、例えば、環状磁石の磁気領域の通過を検知する回転検出器、および磁場の磁場密度を検知する磁場センサが含まれるが、これらに限定されるのではない。0076ホール効果エレメントを含む多くの変換器は、種々の要因によってその精度が損なわれる傾向がある。その要因には、ホール効果エレメントからの出力信号のDCオフセットが含まれるが、これに限定されるのではない。DCオフセットがあると、ホール効果エレメントまたは磁気抵抗エレメントのようなその他の磁場は、ゼロの磁場があるときに、ゼロでない磁場を表す出力信号を発生する。特に、検知された磁場が小さい場合、このオフセットは重大な誤差を招く可能性がある。0077磁場検知エレメントに伴うDCオフセットを低減するために種々の技術が使用されており、例えば、1997年4月15日に発行され、ChoppedHallSensorwithSynchronouslyChoppedSampleandHoldCircuit同期チョップサンプルおよびホールド回路を有するチョップトホールセンサと題する米国特許第5,621,319号に記載されている技法、2008年9月16日に発行され、ChoppedHallEffectSensorチョップトホール効果センサと題する米国特許第7,425,821号に記載されている技法、2009年10月20日に発行され、ChopperStabilizedAmplifierandMagneticFieldSensorチョッパ安定化増幅器および磁場センサと題する米国特許第7,605,647号に記載されている技法に記載されている技法がある。これらの各々は本発明の譲受人に譲渡されており、これらの各々をここで引用したことにより、その全体が本願にも含まれるものとする。0078チョップトホール効果センサの性能を向上させるために、例えば、米国特許第7,425,821号に記載されているように、シンクフィルタ、またはノッチフィルタを使用することができる。本発明のノッチフィルタは、これまでのこのようなフィルタと比較すると、サイズを縮小することができるので、特に望ましい。このサイズ縮小は、キャパシタ電荷の同時平均化および転送によるものでありこれによって、バッファリング段の必要性を排除する、更に記載したノッチフィルタによって得られるローパスフィルタ機能で十分な用途では、恐らくはスムージングフィルタの排除によるものである。加えて、サンプリングおよび電荷平均化または転送が同時に行われるので、記載したノッチフィルタは、これまでに達成可能であった応答時間よりも速い応答時間を有することができる。サンプリングネットワーク201aおよび201bが入力をサンプリングしている時間中に、ネットワーク101a、101bは、電荷を転送するためにフィルタのフィードバックの中に置かれ、これによって1組のサンプリングネットワークによって入力のサンプリングが行われ、その間に別の1組のネットワークによって、電荷の転送および平均化が行われる。0079これより図3を参照すると、チョップトホール効果センサ300は、差動ノッチフィルタ200図2およびホールプレート回路301を含む。ここではホールエレメントとして示す変換器303は、平面ホールエレメントまたは垂直ホールエレメントを含むことができるが、これらに限定されるのではない。あるいは、このホールエレメントを磁気抵抗エレメント例えば、異方性磁気抵抗AMRエレメント、巨大磁気抵抗GMRエレメント、トンネリング磁気抵抗エレメントTMRを含むがこれらに限定されるのではない、または一般的な変換器例えば、加速度計、流量センサ、または圧力センサと置き換えることもできる。ホールエレメント303は、検知された磁場にしたがって変化する出力313を有し、ホール変調回路305は、出力313に応答して、変調回路出力信号を出力315に供給する。ホールエレメント303およびホール変調回路305が組み合わされて、スイッチトホールプレート306を形成する。変調回路出力信号315は、増幅段307の入力に結合されており、増幅段307はチョップト増幅器を含むことができる。実施形態の中には、増幅器の出力317と差動ノッチフィルタ200の入力111および211との間に、アンチエリアシングフィルタ309を結合するとよい場合もある。アンチエリアシングフィルタ309は、変調周波数よりも高い周波数成分を除去し、ノッチフィルタがノイズ信号に対してナイキスト規準を満たすことを保証する。ノッチフィルタ200のノッチ即ち動作周波数は、変調されたオフセット信号成分リップルを除去するように選択され、つまり、オフセット信号成分がノッチフィルタに到達したときにこれが変調される変調周波数に同調される。実施形態の中には、ホール変調回路305がオフセット信号成分ではなく磁気信号成分を変調するもののように、米国特許第7,425,821号に記載されているように、1組の復調スイッチ図示せずが、増幅器307とアンチエリアシングフィルタ309との間に必要となる場合もある。0080他の実施形態では、四相チョッパホール効果回路を実装することもできる。この場合、各サンプリングネットワーク101および201には、4つのスイッチトキャパシタサンプリングネットワークがあることになる。0081本明細書において引用した全ての引例は、引用したことによって、その内容全体が本願にも含まれるものとする。0082以上、本発明の好ましい実施形態について説明したので、その概念を組み込んだ他の実施形態も使用できることは、当業者には今や明白であろう。したがって、これらの実施形態を開示した実施形態に限定すべきではなく、添付した請求項の主旨および範囲によってのみ限定されるべきことと考える。"