"DC-DCコンバータであって、インダクタの第1の端子を受ける入力端子であって、前記インダクタは、入力電圧を受け取る第2の端子を有する、前記入力端子と、第1のノードに結合される第1の端子、第1の基準端子に結合される第2の端子、および制御端子を有する第1のスイッチと、前記第1のスイッチの前記制御端子に結合され、且つ前記第1のスイッチの伝導を調整する調整器と、前記第1のノードと出力端子との間に結合され、且つ前記第1のノードから前記出力端子までのみに電流を提供するダイオード手段と、前記第1のノードに結合される第1の端子、制御端子、および、前記出力端子に結合される第2の端子を有する第2のスイッチであって、該第2のスイッチは前記ダイオード手段を選択的に短絡化する、前記第2のスイッチと、前記第1のノードと第2の基準端子との間に結合される積分器であって、該積分器は出力を有する、前記積分器と、前記積分器の前記出力に結合される検出器手段であって、前記積分器の前記出力における電圧が基準電圧を超えるときを検出し、且つ出力を有する前記検出器手段と、前記検出器手段の前記出力に結合される入力と、前記第2のスイッチの前記制御端子に結合される出力とを有する論理回路であって、該論理回路は、前記第1のスイッチが非伝導性になるのに応答して前記第2のスイッチを伝導性にするとともに、前記検出器手段の前記出力に応答して前記第2のスイッチを非伝導性にする、前記論理回路とを備える、DC-DCコンバータ。前記第1のスイッチが最初に伝導性になるとき、前記基準電圧は前記積分器の前記出力における電圧である、請求項1に記載のDC-DCコンバータ。前記検出器手段は、電源電圧端子に結合される第1の電流電極、制御電極、および第2の電流電極を有する第1の伝導性タイプの第1のトランジスタと、前記第1のトランジスタの前記第2の電流電極に結合される第1の電流電極、前記第1のトランジスタの前記制御電極に結合される制御電極、および、接地端子に結合される第2の電流電極を有する、前記第1の伝導性タイプと反対の第2の伝導性タイプの第2のトランジスタと、前記第1のトランジスタの前記制御電極に結合される第1の電流電極、前記第1のトランジスタの前記第2の電流電極に結合される第2の電流電極、および、等化制御信号を受け取る制御電極を有する第3のトランジスタと、前記第1のトランジスタの前記第2の電流電極に結合される第1の入力、イネーブル信号を受け取る第2の入力、および、前記論理回路の前記入力に結合される出力を有する論理ゲートと、前記積分器の前記出力に結合される第1の電極、および、前記第1のトランジスタの前記制御電極に結合される第2の電極とを有するコンデンサとを備える、請求項1に記載のDC-DCコンバータ。前記第2のトランジスタの前記第2の電流電極に結合される第1の電流電極、前記調整器に結合される制御電極、および、前記接地端子に結合される第2の電流電極を有する前記第2の伝導性タイプの第4のトランジスタをさらに備える、請求項3に記載のDC-DCコンバータ。前記検出器手段は、前記基準電圧に結合される第1の入力、前記積分器の前記出力に結合される第2の入力、および、前記検出器手段の前記出力を提供する出力端子を有する比較器回路を備える、請求項1に記載のDC-DCコンバータ。前記論理回路は、前記調整器に結合されるクロック入力、電源電圧端子に結合されるデータ入力、前記検出器手段の前記出力に結合されるリセット入力、および、前記第2のスイッチの前記制御端子に結合される出力を有するフリップフロップ回路を含む、請求項1に記載のDC-DCコンバータ。前記積分器は、前記入力端子に結合される第1の端子を有するとともに第2の端子を有する抵抗器と、前記抵抗器の前記第2の端子に結合される第1の電極、および前記第2の基準端子に結合される第2の電極を有するコンデンサとを備える、請求項1に記載のDC-DCコンバータ。方法であって、インダクタを介して入力端子において入力電圧を受け取るステップと、前記入力電圧を積分器回路のコンデンサ上に蓄積するステップと、第1のスイッチを伝導性にするステップであって、該第1のスイッチは前記入力端子と接地との間に結合され、それによって前記インダクタに磁束を発生させる、前記伝導性にするステップと、前記コンデンサ上に蓄積されている前記入力電圧を前記積分器回路、および前記入力電圧の初期値によって決定される割合で降下させるステップと、或る期間の後に、前記第1のスイッチを非伝導性にするステップと、電流を前記インダクタからダイオードを通じて出力端子に流して、前記ダイオードの両端に第2のスイッチが伝導性になるまで出力電圧を提供するステップと、前記第2のスイッチが伝導性になるのに応答して、前記出力電圧-前記入力電圧に比例する割合で前記積分器の前記コンデンサ上に蓄積されている電圧を増大させるステップと、前記コンデンサに蓄積されている電圧を基準電圧と連続的に比較するステップと、前記コンデンサ上に蓄積されている前記電圧が前記基準電圧に達し、超え始めると前記第2のスイッチを非伝導性にするステップとを備える、方法。前記第2のスイッチが伝導性になるとダイオード電圧降下によって前記インダクタの両端の電圧を低減するステップをさらに備える、請求項8に記載の方法。前記第1のスイッチに結合される調整器回路によって前記期間を制御するステップをさらに備える、請求項8に記載の方法。前記連続的な比較のために、前記第1のスイッチを伝導性にする前に前記調整器回路からイネーブル信号を提供することによって、比較器をイネーブルするステップをさらに備える、請求項10に記載の方法。論理ゲートに結合されるインバータに結合されるオートゼロコンデンサを用いて前記連続的な比較を実施するステップをさらに備え、前記インバータは、該インバータのトリップ点電圧を前記入力電圧にセットするための、その入力と出力との間に選択的に結合される等化トランジスタを有する、請求項8に記載の方法。論理ゲートに結合される比較器回路を用いて前記連続的な比較を実施するステップをさらに備え、前記比較器回路は、前記基準電圧を受け取るために基準端子に結合される第1の入力、前記積分器回路の前記コンデンサに結合される第2の入力を有するとともに、前記論理ゲートに結合される出力を有する、請求項8に記載の方法。検出回路と前記第2のスイッチとの間にフリップフロップを結合するステップをさらに備え、前記コンデンサ上に蓄積されている電圧が前記基準電圧に達し、超えると、該フリップフロップはリセットされて、前記第2のスイッチをバイアスするための制御信号を提供する、請求項8に記載の方法。DC-DCコンバータであって、インダクタの第1の端子を受ける入力端子であって、前記インダクタは、入力電圧を受け取る第2の端子を有する、前記入力端子と、第1のノードに結合される第1の電流電極、接地端子に結合される第2の電流電極、および制御端子を有する第1のトランジスタスイッチと、前記第1のトランジスタスイッチの前記制御端子に結合される、前記第1のスイッチの伝導を調整する調整器と、前記第1のノードに結合されるカソード、および、出力端子に結合されるアノードを有する、前記第1のノードから前記出力端子までのみに電流を提供するダイオードと、前記ダイオードの前記カソードに結合される第1の電流電極、制御端子、および、前記ダイオードの前記アノードに結合される第2の電流電極を有する第2のトランジスタスイッチであって、該第2のトランジスタスイッチは前記ダイオードを選択的に短絡化する、前記第2のトランジスタスイッチと、前記第1のノードと前記接地端子との間に結合されるRC積分器であって、該RC積分器は出力を有する、前記RC積分器と、前記RC積分器の前記出力に結合される検出器であって、前記RC積分器の前記出力における電圧が基準電圧を超えるときを検出し、且つ出力を有する前記検出器と、前記検出器の前記出力に結合される入力、および、前記第2のトランジスタスイッチの前記制御端子に結合される出力を有するフリップフロップであって、該フリップフロップは、前記第1のトランジスタスイッチが非伝導性になるのに応答して前記第2のトランジスタスイッチを伝導性にするとともに、前記RC積分器内のコンデンサ電圧が前記基準電圧を超えるときが求められたのに応答して前記第2のトランジスタスイッチを非伝導性にする、前記フリップフロップとを備える、DC-DCコンバータ。前記検出器は、前記RC積分器の前記出力に結合される第1の電極を有するとともに、第2の電極を有するコンデンサと、電源電圧端子に結合される第1の電流電極、前記コンデンサの前記第2の電極に結合されるゲート、および、ノードに結合される第2の電流電極を有するPチャネルトランジスタと、前記ノードにおいて前記Pチャネルトランジスタの前記第2の電流電極に結合される第1の電流電極、前記Pチャネルトランジスタの前記ゲートに結合されるゲート、および、第2の電流電極を有する第1のNチャネルトランジスタと、前記第1のNチャネルトランジスタの前記第2の電流電極に結合される第1の電流電極、前記調整器に結合されるゲート、および、前記接地端子に結合される第2の電流電極を有する第2のNチャネルトランジスタと、前記ノードに結合される第1の入力、前記調整器に結合される第2の入力、および、前記フリップフロップのリセット入力に結合される出力を有する論理ゲートとを備える、請求項15に記載のDC-DCコンバータ。前記第1のスイッチが最初に伝導性になるとき、前記基準電圧は前記RC積分器の前記出力における電圧である、請求項15に記載のDC-DCコンバータ。前記検出器は、前記RC積分器の前記出力に結合される第1の入力、前記基準電圧を受け取る第2の入力、前記調整器に結合され、且つイネーブル信号を受け取る第3の入力、および出力を有する比較回路と、前記検出器の前記出力に結合される第1の入力、前記調整器に結合され、且つ前記イネーブル信号を受け取る第2の入力、および前記フリップフロップの前記入力に結合される出力を有する論理ゲートとを備える、請求項15に記載のDC-DCコンバータ。前記フリップフロップの前記入力はリセット入力である、請求項18に記載のDC-DCコンバータ。前記RC積分器は、前記入力端子に結合される第1の端子を有するとともに第2の端子を有する抵抗器と、該積分器の前記出力において前記抵抗器の前記第2の端子に結合される第1の電極を有するコンデンサであって、該コンデンサは、前記接地端子に結合される第2の電極を有する、コンデンサとを備える、請求項15に記載のDC-DCコンバータ。トランジスタが伝導性である時間が長すぎる場合、電流は実際には出力から逆にコンバータに流れる可能性がある。トランジスタがあまりに早く非伝導性になると、電力はダイオードによって浪費される。従って、DC-DC変換の実行における上記で提起した問題をなくすかまたは改善する必要がある。本発明は例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。1つの態様において、DC-DCコンバータは、効率を向上させるためにダイオードをバイパスするために使用される、ダイオードに並列なスイッチを有する。インダクタのための接続が存在し、ここで、電流が、インダクタを通過することになり、対応するエネルギーがインダクタ内に蓄積されることになり、これは、第1の持続時間にわたって存続する。電流の形態のこのエネルギーは、その後ダイオードを通じて結合され、非常に短い遅延の後、スイッチを通じて結合されて出力電圧において電流を提供する。スイッチが非伝導性になるタイミングがコンバータの効率にとって重要であり、これは、エネルギーがインダクタ内に蓄積される時間、およびインダクタが電流を出力に提供する時間の両方を計算するRC積分器を使用して達成される。これは、以下の記載および図面を参照することによってより良好に理解される。アサートまたはセットおよびネゲートまたはアサート停止もしくはクリアという用語は、本明細書においては、信号、ステータスビット、または類似の装置をそれぞれ、その論理的に真または論理的に偽の状態にレンダリングすることを指す場合に使用される。論理的に真の状態が論理レベル1である場合、論理的に偽の状態は論理レベル0である。そして、論理的に真の状態が論理レベル0である場合、論理的に偽の状態は論理レベル1である。図1には、調整器12と、Nチャネルトランジスタ14と、インダクタ16と、抵抗器17と、コンデンサ18と、コンデンサ20と、Nチャネルトランジスタ22と、Pチャネルトランジスタ24と、Nチャネルトランジスタ25と、Nチャネルトランジスタ26と、NANDゲート28と、Dフリップフロップ30と、インバータ32と、Pチャネルトランジスタ34と、ダイオード36と、コンデンサ38と、負荷40とを有するDC-DCコンバータ10が示されている。調整器12は、コンバータ10の出力Voに接続される入力と、ノード46に接続される第1の出力と、イネーブル信号ENを提供する第2の出力とを有する。トランジスタ14は、ノード46に接続される制御電極と、接地に接続されるソースと、ノード42に接続されるドレインとを有する。インダクタ16は、電源電圧Vinを受け取るための第1の端子と、ノード42に接続される第2の端子を有する。抵抗器17は、ノード42に接続される第1の端子と、ノード44に接続される第2の端子とを有する。コンデンサ18は、ノード44に接続される第1の端子と、接地に接続される第2の端子とを有する。コンデンサ20は、ノード44に接続される第1の端子と、ノード47に接続される第2の端子とを有する。トランジスタ22は、コンデンサの第2の端子に接続される第1の電流電極と、等化信号EQを受け取るための制御電極と、ノード45に接続される第2の電流電極とを有する。トランジスタ24は、電源端子VDDに接続されるソースと、コンデンサ20の第2の端子に接続される制御電極と、ノード45に接続されるドレインとを有する。トランジスタ25は、ノード45に接続されるドレインと、コンデンサ20の第2の端子に接続されるゲートと、ソースとを有する。トランジスタ26は、トランジスタ25のソースに接続されるドレインと、イネーブル信号を受け取るための制御電極と、接地に接続されるソースとを有する。NANDゲート28は、ノード45に接続される第1の入力と、イネーブル信号ENを受け取るための第2の入力と、出力とを有する。Dフリップフロップ30は、NANDゲート28の出力に接続されるリセットR入力と、電源端子VDDに接続されるD入力と、出力Qと、クロック入力Cとを有する。インバータ32は、ノード46に接続される入力と、Dフリップフロップ30のクロック入力Cに接続される出力とを有する。トランジスタ34は、フリップフロップ30の出力Qに接続されるゲートと、ノード42に接続される第1の電流電極と、出力Voに接続される第2の電流電極とを有する。ダイオードは、ノード42に接続されるアノード、および、出力Voに接続されるカソードを有する。コンデンサ38は、出力Voに接続される第1の端子と、接地に接続される第2の端子とを有する。負荷40は出力Voに接続される。動作中、インダクタ16は最初に、トランジスタ14が伝導性である間にエネルギーを蓄積し、その後その蓄積エネルギーに基づいて出力Voに電流を提供する。このプロセスは負荷40の電力需要に見合う割合で反復する。インダクタ16がエネルギーを蓄積する前の時点において、トランジスタ14および34は非伝導性である。この状態において、負荷40に対する電力は、コンデンサ38内に蓄積されている電荷によって供給されている。出力Voにおける電圧レベルを所望のレベルに維持するために、次の充電フェーズが調整器12によって開始され、当該調整器は、出力Voを検知してイネーブル信号ENを生成する。これは図2において時刻t1において発生するものとして示されている。生成されているイネーブル信号ENは、トランジスタ26を伝導性にし、NANDゲート28をその第1の入力に応答するようにする。トランジスタ24および25は、トランジスタ26が伝導性である場合にイネーブルされる反転増幅器を形成する。当該反転増幅器は検出器回路として使用される。イネーブル信号が生成されている前は、インダクタ16を通じて電流は流れておらず、それによって、ノード42はノード44と同じVinにある。イネーブル信号ENが時刻t1において生成されると、等化信号EQが応答して、ほぼ時刻t1において論理ローから論理ハイに遷移することによってイネーブルされる。論理ハイにおける等化信号EQは、トランジスタ22が伝導性になるようにし、それによって、ノード45および47が共に結合される。従って、ノード47における反転増幅器の入力およびノード45における反転増幅器の出力が等化される。入力に適用されている反転増幅器の出力のこの構成は、オートゼロと呼ばれる。この構成において、ノード45および47における電圧は反転増幅器のスイッチ点にあり、当該スイッチ点は、入力電圧における任意の増大が、入力が論理ハイとして認識される結果になり、入力電圧における任意の減少が、入力が論理ローとして認識される結果になる点である。ノード44における電圧は、ノード45および47が共に結合されることによって影響されている場合があり、それによって、等化信号EQは、ノード44が電源電圧Vinのレベル、すなわちノード42において電流が流れていない状態に達するのに十分長く論理ハイに維持される。この、ノード44がほぼ電圧Vinに達するのに十分な時間の後、等化信号EQは図2に示される時刻t2において、調整器12により論理ローに切り替えられ、トランジスタ22を非伝導性にしてノード47をフローティング状態のままにする。ノード44が電圧Vinにあり、かつノード47が検出回路のスイッチ点に予め充電されている状態において、コンデンサ20の両端において基準電圧が確立される。等化信号EQが論理ローに切り替わった後、調整器12は、図2おいて時刻t3において発生するものとして示されている、ノード46における励起信号を生成する。これによって、インバータ32が、Dフリップフロップ30のクロック入力に結合されるその出力を論理ハイから論理ローに遷移させる。Dフリップフロップ30はポジティブエッジトリガされ、従ってDフリップフロップ30はこの論理ハイから論理ローへの遷移に応答せず、それによって、ノード48における出力は、トランジスタ34を非伝導性のままにする論理ハイのままである。ノード46における論理ハイによって、トランジスタ14が伝導性になり、これによって、ノード42が図2に示されるように論理ローに切り替わる。ノード42が論理ローになることによって、電流がインダクタ16に供給され、ここでエネルギーが蓄積される。論理ローにあるノード42によって、抵抗器17のレジスタンスRおよびコンデンサ18のキャパシタンスCに基づく割合で電荷がコンデンサ18から流れ出るようになる。これは一般的にRC時定数と呼ばれる。従って、コンデンサ18はRC時定数に基づく割合で放電されている。図2においてほぼ時刻t3において始まって示されているようにノード44の電圧が減少するにつれて、フローティングしているノード47の電圧が同じ量だけ減少する。コンデンサ20の両端の電圧はほぼ一定のままであり、従って、オートゼロコンデンサとして機能し、それによって、ノード47はノード44と同じ割合でドロップする。これによって、ノード47がトランジスタ24および25から成る検出器のスイッチ点を下回ることが確実になる。従って、ノード45は論理ハイにあり、これは、Dフリップフロップ30のR入力が論理ローにあることを意味する。コンデンサ44は、調整器12がノード46における信号を論理ローに変更するまで放電し続けることになる。図2において時刻t4において発生するものとして示されている、ノード46における信号の論理ローへの遷移は、トランジスタ14が非伝導性になるようにし、インバータ32がDフリップフロップ30のクロック入力を論理ハイに遷移させるようにする。クロック入力のこのポジティブエッジによって、Dフリップフロップ30のQ出力が、そのD入力における信号の逆を出力するようになる。D入力は、正側電源端子VDDに接続されていることに起因して、論理ハイにある。従って、Q出力が論理ローに遷移し、それによって、トランジスタ34が伝導性になる。従ってトランジスタ34は、ダイオード36をバイパスして、順方向バイアスPN接合によって引き起こされる余計な電圧降下を回避するように作用する。トランジスタ34が伝導性になる前にトランジスタ46が非伝導性になるため、インダクタ16から供給される電流は最初はダイオード36を通過し、従って時刻t4におけるノード42の初期電圧は、出力電圧Voを上回るダイオードドロップである。インバータ32およびDフリップフロップ30を通じての必要な遷移の後、トランジスタ34はダイオード36をバイパスし、それによって、ノード42における電圧が出力電圧Voとほぼ同じになる。ノード42における電圧が出力電圧Voにあることによって、ノード44における電圧は、ほぼ図2に示される時刻t4において上昇し始める。ノード44における電圧は上昇し続け、これによって、ノード47も同じ割合で上昇するようになる。ノード44が電圧Vinのレベルに達すると、ノード47はトランジスタ24および25から成る検出器のスイッチ点に達する。ノード47はフローティングしているため、コンデンサ29の両端の電圧は変化しないままである。ノード47における電圧がスイッチ点に達するかまたは場合によってはわずかにそれを超えると、ノード45における検出器の出力は論理ハイから論理ローに切り替わる。NANDゲート28は、イネーブル信号ENが依然として論理ハイであることによって、その出力を論理ローから論理ハイに切り替える。この結果、フリップフロップ30のR入力が論理ハイに切り替わることになり、これによって、フリップフロップ30はそのQ出力を論理ローにリセットすることになる。フリップフロップ30からの論理ロー出力によって、トランジスタ36は非伝導性になる。インダクタ16内の任意の追加の蓄積エネルギーがダイオード36を通過する。好ましくはインダクタ16がダイオード36を通じて電流を供給していないような十分な所定時間の後、イネーブル信号ENが論理ローに遷移される。論理ローにあるイネーブル信号は検出器をディセーブルし、NANDゲート28が論理ハイ出力を提供するようにする。このような場合、Dフリップフロップ30はリセット状態に保持され、リセット状態は、論理ローがトランジスタ34に出力され、従って、トランジスタ34が非電動状態に保たれる状態である。コンデンサ18および抵抗器17は積分器として機能し、それによって、Vinからロー値、好ましくは接地への電圧変化が第1の積分として積分される。コンデンサ18および抵抗器17は完全な積分器ではないが、RC時定数が非常に良好な積分の近似を提供するよりも著しく短い時間にわたって動作する。従って、コンデンサ18のキャパシタンスおよび抵抗器17のレジスタンスは、これが当てはまることを確実にするように選択される。ノード42における電圧レベルが出力電圧Voのレベルにある場合、逆に第2の積分が実行される。両方の積分に対してインダクタ16に接続される同じレジスタンスおよびキャパシタンスを使用することによって、これらの値における変動によって導入される誤差は存在しない。第1の積分は、ノード42における電圧が接地にある時間に基づく、インダクタ16内を流れている電流の測度である。第2の積分は、負荷40に対するVoの出力電圧を維持するための出力に流れる電流の測度である。トランジスタ34が過度に長い間伝導性であり続ける場合、電流は実際は逆流してノード42に戻って流れ始め、これは電力の浪費である。ダイオード36は、トランジスタ34が非伝導性であることによって、この逆流を防止する。しかしながら、ダイオード36は、電流がノード42から当該ダイオードを通じて出力へ流れる場合、電力を浪費する。従って、電流がノード42から出力へ流れている限りトランジスタ34が伝導性であることが有益である。ノード44が電圧Vinのレベルに戻ることは、インダクタ電流がほぼゼロに達しており、従って、トランジスタ34を非伝導性にするときであることを示す。ノード44が電圧Vinのレベルに戻ったことは、ノード47においてトランジスタ24および25によって検出され、NANDゲート28を通じてフリップフロップ30に伝搬される。フリップフロップ30は、図2に示される時刻t5において応答してノード48における信号を論理ローから論理ハイに遷移させ、これによって、トランジスタ34は非伝導性になる。積分器に対してRC時定数を使用することに起因して、出力電圧が入力電圧よりも著しく大きいとき、第1の積分および第2の積分の正味の効果は、蓄積エネルギーが変換を完了するよりも少し前にノード42がVinのレベルに戻ることであり、これは、蓄積エネルギーのすべてが変換される前にトランジスタ34が非伝導性になっていることを容易に確実にする効果を有する。トランジスタ34が非伝導性になると、ノード42は図2に示されるわずかなリンギングによって反応することになる。トランジスタ24および25は、それらの2つのトランジスタによって形成されるとともにトランジスタ26によってイネーブルされる反転増幅器のスイッチ点にノード47が達しているときに関しては検出器として動作する。コンデンサ20はVinにおける電圧と反転増幅器のスイッチ点との間の差である電圧を蓄積する。その効果は、ノード47がスイッチ点において開始し、ノード44における電圧降下に続き、その後ノード44における電圧の上昇に続く、ということである。従って、ノード44がVinのレベルに戻ると、ノード47はスイッチ点に達する。従って、コンデンサ20ならびにトランジスタ24および25は、ノード44における電圧が電圧Vinのレベルに交わると、検出器として機能する。トランジスタ22は、Vinのレベルにわたるノード44の遷移を検出するための初期状態の確立に有用である。代替的な、そしておそらくより一般的な手法が図3に示されており、これは、トランジスタ22、24,25、および26ならびにコンデンサ20から成る検出器回路として機能することができる比較器50を含む。比較器50は、図1のノード44に結合される反転入力と、基準電圧Vrefに結合される非反転入力と、図1のイネーブル信号ENを受け取るためのイネーブル入力と、ノード45に結合される出力とを有する。基準電圧Vrefは電圧Vinであることができる。このような場合、ノード44がVinを下回り、かつイネーブル信号がアクティブであると、比較器50はノード45において論理ハイを出力する。ノード44が上昇し電圧Vinのレベルに達すると、比較器50はその出力を論理ローに遷移させる。これは、22、24、25、および26ならびにコンデンサ20から成る検出器回路と同じ機能的動作である。図3の比較器50に対して、電圧Vinのレベルと異なる基準電圧が有効であり得る。このように、DC-DCコンバータ10は、トランジスタ34の非常に効率的な制御を提供し、それによって、電流がダイオード36を通過するのにかかる時間はごくわずかとなる。ダイオード36は、トランジスタ34の伝導性のタイミングにいくらかの余裕を許容するためにノード42からVoへの電流経路が常に利用可能であることを確実にするために、有用であり続ける。これまでで、DC-DCコンバータが提供されたことが理解されるべきである。DC-DCコンバータは、インダクタの第1の端子を受けるための入力端子を含み、インダクタは、入力電圧を受け取るための第2の端子を有する。DC-DCコンバータは、第1のノードに結合される第1の端子、第1の基準端子に結合される第2の端子、および、制御端子を有する第1のスイッチをさらに含む。DC-DCコンバータは、第1のスイッチの制御端子に結合される、第1のスイッチの伝導を調整するための調整器をさらに含む。DC-DCコンバータは、第1のノードと出力端子との間に結合される、第1のノードから出力端子までのみに電流を提供するためのダイオード手段をさらに含む。DC-DCコンバータは、第1のノードに結合される第1の端子と、制御端子と、出力端子に結合される第2の端子とを有する第2のスイッチをさらに含み、第2のスイッチはダイオード手段を選択的に短絡化する。DC-DCコンバータは、第1のノードと第2の基準端子との間に結合される積分器をさらに含み、当該積分器は出力を有する。DC-DCコンバータは、積分器の出力における電圧が基準電圧を超えるときを検出するための、積分器の出力に結合されるとともに出力を有する検出器手段をさらに含む。DC-DCコンバータは、検出器手段の出力に結合される入力と、第2のスイッチの制御端子に結合される出力とを有する論理回路をさらに含み、当該論理回路は、第1のスイッチが非伝導性になるのに応答して第2のスイッチを伝導性にするとともに、検出器手段の出力に応答して第2のスイッチを非伝導性にする。DC-DCコンバータは、第1のスイッチが最初に伝導性になるとき、基準電圧が積分器の出力における電圧であることをさらに特徴とすることができる。DC-DCコンバータは、検出器手段が、電源電圧端子に結合される第1の電流電極、制御電極、および第2の電流電極を有する第1の伝導性タイプの第1のトランジスタと、第1のトランジスタの第2の電流電極に結合される第1の電流電極、第1のトランジスタの制御電極に結合される制御電極、および、接地端子に結合される第2の電流電極を有する、第1の伝導性タイプと反対の第2の伝導性タイプを有する第2のトランジスタと、第1のトランジスタの制御電極に結合される第1の電流電極、第1のトランジスタの第2の電流電極に結合される第2の電流電極、および、等化制御信号を受け取るための制御電極を有する第3のトランジスタと、第1のトランジスタの第2の電流電極に結合される第1の入力、イネーブル信号を受け取るための第2の入力、および、論理回路の入力に結合される出力を有する論理ゲートと、積分器の出力に結合される第1の電極、および、第1のトランジスタの制御電極に結合される第2の電極を有するコンデンサとを備えることをさらに特徴とすることができる。DC-DCコンバータは、第2のトランジスタの第2の電流電極に結合される第1の電流電極、調整器に結合される制御電極、および、接地端子に結合される第2の電流電極を有する第2の伝導性タイプの第4のトランジスタをさらに備えることができる。DC-DCコンバータは、検出器手段が、基準電圧に結合される第1の入力、積分器の出力に結合される第2の入力、および、検出器手段の出力を提供するための出力端子を有する比較器回路を含むことをさらに特徴とすることができる。DC-DCコンバータは、論理回路が、調整器に結合されるクロック入力、電源電圧端子に結合されるデータ入力、検出器手段の出力に結合されるリセット入力、および、第2のスイッチの制御端子に結合される出力を有するフリップフロップ回路を含むことをさらに特徴とすることができる。DC-DCコンバータは、積分器が、入力端子に結合される第1の端子を有するとともに第2の端子を有する抵抗器と、抵抗器の第2の端子に結合される第1の電極、および第2の基準端子に結合される第2の電極を有するコンデンサを備えることをさらに特徴とすることができる。方法も開示される。方法は、インダクタを介して入力端子において入力電圧を受け取るステップを含む。方法は、入力電圧を積分器回路のコンデンサ上に蓄積するステップも含む。方法は、第1のスイッチを伝導性にするステップであって、第1のスイッチは入力端子と接地との間に結合されており、それによってインダクタに磁束を発生させるfluxing、伝導性にするステップも含む。方法は、コンデンサ上に蓄積されている入力電圧を積分器回路、および入力電圧の初期値によって決定される割合で降下させるステップも含む。方法は、ダイオードにわたる第2のスイッチが伝導性になるまで出力電圧を提供するために、電流をインダクタからダイオードを通じて出力端子に流すステップも含む。方法は、第2のスイッチが伝導性になるのに応答して、出力電圧-入力電圧に比例する割合で積分器のコンデンサ上に蓄積されている電圧を増大させるステップも含む。方法は、コンデンサに蓄積されている電圧を基準電圧と連続的に比較するステップも含む。方法は、コンデンサ上に蓄積されている電圧が基準電圧に達し、超え始めると第2のスイッチを非伝導性にするステップも含む。方法は、第2のスイッチが伝導性になるとダイオード電圧降下によってインダクタの両端の電圧を低減するステップをさらに含むことができる。方法は、第1のスイッチに結合される調整器回路によって期間を制御するステップをさらに含むことができる。方法は、連続的な比較のために、第1のスイッチを伝導性にする前に調整器回路からイネーブル信号を提供することによって、比較器をイネーブルするステップをさらに含むことができる。方法は、論理ゲートに結合されるインバータに結合されるオートゼロコンデンサを用いて連続的な比較を実施するステップをさらに含むことができ、インバータは、当該インバータのトリップ点電圧を入力電圧にセットするための、その入力と出力との間に選択的に結合される等化トランジスタを有する。方法は、論理ゲートに結合される比較器回路による連続的な比較を実施するステップであって、比較器回路は、基準電圧を受け取るために基準端子に結合される第1の入力、積分器回路のコンデンサに結合される第2の入力を有するとともに、論理ゲートに結合される出力を有することをさらに特徴とすることができる。方法は、検出回路と第2のスイッチとの間にフリップフロップを結合するステップをさらに含むことができ、フリップフロップは、コンデンサ上に蓄積されている電圧が基準電圧に達し、超えると、第2のスイッチをバイアスするための制御信号を提供するためにリセットされる。インダクタの第1の端子を受けるための入力端子を有するDC-DCコンバータも開示され、インダクタは、入力電圧を受け取るための第2の端子を有する。DC-DCコンバータは、第1のノードに結合される第1の電流電極、接地端子に結合される第2の電流電極、および、制御端子を有する第1のトランジスタスイッチも含む。DC-DCコンバータは、第1のトランジスタスイッチの制御端子に結合される、第1のスイッチの伝導を調整するための調整器も含む。DC-DCコンバータは、第1のノードに結合されるカソード、および、出力端子に結合されるアノードを有する、第1のノードから出力端子までのみに電流を提供するためのダイオードも含む。DC-DCコンバータは、ダイオードのカソードに結合される第1の電流電極、制御端子、および、ダイオードのアノードに結合される第2の電流電極を有する第2のトランジスタスイッチも含み、第2のトランジスタスイッチはダイオードを選択的に短絡化する。DC-DCコンバータは、第1のノードと接地端子との間に結合されるRC積分器も含み、当該RC積分器は出力を有する。DC-DCコンバータは、RC積分器の出力における電圧が基準電圧を超えるときを検出するための、RC積分器の出力に結合されるとともに出力を有する検出器も含む。DC-DCコンバータは、検出器の出力に結合される入力、および、第2のトランジスタスイッチの制御端子に結合される出力を有するフリップフロップも含み、当該フリップフロップは、第1のトランジスタスイッチが非伝導性になるのに応答して第2のトランジスタスイッチを伝導性にするとともに、RC積分器内のコンデンサ電圧が基準電圧を超えるときが求められたのに応答して第2のトランジスタスイッチを非伝導性にする。DC-DCコンバータは、検出器が、RC積分器の出力に結合される第1の電極を有するとともに、第2の電極を有するコンデンサと、電源電圧端子に結合される第1の電流電極、コンデンサの第2の電極に結合されるゲート、および、ノードに結合される第2の電流電極を有するPチャネルトランジスタと、上記ノードにおいてPチャネルトランジスタの第2の電流電極に結合される第1の電流電極、Pチャネルトランジスタのゲートに結合されるゲート、および、第2の電流電極を有する第1のNチャネルトランジスタと、第1のNチャネルトランジスタの第2の電流電極に結合される第1の電流電極、調整器に結合されるゲート、および、接地端子に結合される第2の電流電極を有する第2のNチャネルトランジスタと、ノードに結合される第1の入力、調整器に結合される第2の入力、および、フリップフロップのリセット入力に結合される出力を有する論理ゲートとを備えることをさらに特徴とすることができる。DC-DCコンバータは、第1のスイッチが最初に伝導性になるとき、基準電圧がRC積分器の出力における電圧であることをさらに特徴とすることができる。DC-DCコンバータは、検出器が、RC積分器の出力に結合される第1の入力、基準電圧を受け取るための第2の入力、イネーブル信号を受け取るための、調整器に結合される第3の入力、および出力を有する比較器回路と、検出器の出力に結合される第1の入力、イネーブル信号を受け取るための、調整器に結合される第2の入力、およびフリップフロップの入力に結合される出力を有する論理ゲートとを備えることをさらに特徴とすることができる。DC-DCコンバータは、フリップフロップの入力がリセット入力であることをさらに特徴とすることができる。DC-DCコンバータは、RC積分器が、入力端子に結合される第1の端子を有するとともに第2の端子を有する抵抗器と、積分器の出力において抵抗器の第2の端子に結合される第1の電極を有するコンデンサとを備え、コンデンサは、接地端子に結合される第2の電極を有することをさらに特徴とすることができる。本明細書において、具体的な実施形態を参照して本発明を説明したが、添付の特許請求の範囲に明記されているような本発明の範囲から逸脱することなくさまざまな改変および変更を為すことができる。例えば、RC調整器が開示されたが、別の積分器が有効であり得る。さらに、ロジックの少なくとも或る部分は逆にしてもよく、その場合NANDゲート28はNORゲートのような何らかの他のタイプの論理ゲートであり得る。従って、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。本明細書において使用される場合、結合されているという用語は、直接結合または機械的結合に限定されるようには意図されていない。さらに、本明細書において使用される場合、1つaoranという用語は、1つまたは2つ以上として定義される。さらに、特許請求の範囲における少なくとも1つのおよび1つまたは複数ののような前置きの語句の使用は、不定冠詞1つのaoranによる別の請求項要素の導入が、このように導入された請求項要素を含む任意の特定の請求項を、たとえ同じ請求項が前置きの語句1つまたは複数のまたは少なくとも1つのおよび1つのaoranのような不定冠詞を含む場合であっても、1つだけのこのような要素を含む発明に限定することを暗示するように解釈されるべきではない。同じことが、定冠詞の使用についても当てはまる。別途記載されない限り、第1のおよび第2ののような用語は、そのような用語が説明する要素間で適宜区別するように使用される。従って、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。"