第1の電流入出力端子と、第2の電流入出力端子と、これら第1及び第2の電流入出力端子間の電流量を制御する電圧が印加される制御端子と、を備え、前記第2の入出力端子が容量性の負荷に接続されるトランジスタと、前記トランジスタの前記第2の電流入出力端子に接続され、当該第2の電流入出力端子に電流を供給する第1電流源と、前記制御端子に入力される前記電圧の大きさに応じて前記第1電流源の電流を制御する制御回路と、を備えたことを特徴とするトランジスタ回路。前記制御回路は、前記第2の電流入出力端子から出力された電流による電荷が前記容量性負荷に充電されるときよりも、前記容量性負荷から電荷が放電されるときに前記第2の電流入出力端子から出力された電流による電圧が大きくなるように、前記第1電流源の電流を制御することを特徴とする請求項1記載のトランジスタ回路。前記制御回路は、入力信号としての前記制御端子に入力される前記電圧を反転して出力する反転回路を備え、前記反転回路の出力に応じて、前記第1電流源の電流量を制御することを特徴とする請求項1または請求項2記載のトランジスタ回路。前記制御回路は、入力信号としての前記制御端子に入力される前記電圧を一の差動入力信号とした場合の他の差動入力信号に応じて、前記第1電流源の電流量を制御することを特徴とする請求項1または請求項2記載のトランジスタ回路。前記第1電流源が、前記トランジスタと同じ導電型の電流源用トランジスタを含み、前記制御回路は、前記電流源用トランジスタの制御端子と前記他の差動入力信号が供給される端子との間に接続された容量素子と、前記電流源用トランジスタの制御端子に所定の電圧を供給する電圧源と、前記電流源用トランジスタの制御端子と前記電圧源との間に接続された抵抗素子と、を備えることを特徴とする請求項3または請求項4記載のトランジスタ回路。前記第1電流源が、前記トランジスタと同じ導電型の電流源用トランジスタを含み、前記制御回路は、前記電流源用トランジスタの制御端子と前記他の差動入力信号が供給される端子との間に接続された容量素子と、前記電流源用トランジスタとともにカレントミラー回路を構成する制御用トランジスタと、この制御用トランジスタの電流入出力端子に電流を供給する第2電流源と、を備えることを特徴とする請求項3または請求項4記載のトランジスタ回路。前記抵抗素子は、抵抗値を変更することが可能であることを特徴とする請求項5に記載のトランジスタ回路。前記容量素子は、容量値を変更することが可能であることを特徴とする請求項5または請求項6に記載のトランジスタ回路。前記第2電流源は、前記制御用トランジスタの入力端子に供給する電流の電流量を変更することが可能であることを特徴とする請求項6に記載のトランジスタ回路。前記電流源用トランジスタの制御端子と並列に、前記電流源用トランジスタの出力端子と接続される第3電流源をさらに含むことを特徴とする請求項6に記載のトランジスタ回路。前記トランジスタは、バイポーラトランジスタまたはMOSトランジスタであることを特徴とする請求項1~10のいずれか1項に記載のトランジスタ回路。前記電流源用トランジスタは、バイポーラトランジスタまたはMOSトランジスタであることを特徴とする請求項5または6に記載のトランジスタ回路。前記制御用トランジスタは、バイポーラトランジスタまたはMOSトランジスタであることを特徴とする請求項6に記載のトランジスタ回路。しかしながら、バイポーラトランジスタ701のトランスコンダクタンスgmは、比較的大きいため、容量性負荷703に電荷をチャージする力がディスチャージする力よりも大きくなる。このため、エミッタフォロア回路では、出力電圧Voutに歪みが発生する。図17a、bは、出力電圧Voutの歪みを説明するための図である。図17a、bの縦軸は出力電圧Voutの信号レベル、横軸は時間を示している。図17aは、入力電圧Vinが高電圧に向かう場合と低電圧側に向かう場合とで出力電圧Voutの振幅が同じ状態になる場合を示している。図17bは、入力電圧Vinが高電圧に向かう場合と低電圧側に向かう場合とで出力電圧Voutの振幅が異なる場合を示している。図17bに示したVoutでは、出力電圧Voutの正弦波の下半分の振幅が小さくなり、3次の高調波歪みが発生している。図17bに示した歪みを解消するためには、エミッタフォロア回路、ソースフォロア回路のディスチャージの能力とチャージ能力とを近づける必要がある。エミッタフォロア回路、ソースフォロア回路のディスチャージ能力を高めるためには、電流源702から供給される電流量を多くすればよい。つまり、出力電圧Voutの歪み特性とエミッタフォロア回路、あるいはソースフォロア回路全体の電流量とは、トレードオフの関係にあるといえる。このようなエミッタフォロア回路、ソースフォロア回路は、いわば、チャージする力は十分であるにもかかわらず、ディスチャージする力が足りないために、トランジスタの特長高いトランスコンダクタンスを持っていることを最大限に利用していないと言える。本発明は、上記した点に鑑みてなされたものであって、少ない電流量で出力電圧の歪みを低減できるエミッタフォロア回路、ソースフォロア回路として構成される、トランジスタ回路を提供することを目的とする。以上の課題を解決するため、本発明のトランジスタ回路は、第1の電流入出力端子例えばエミッタまたはソースと、第2の電流入出力端子例えばコレクタまたはドレインと、これら第1及び第2の電流入出力端子間の電流量を制御する電圧が印加される制御端子例えばベースまたはゲートと、を備え、前記第2の入出力端子が容量性の負荷例えば図1に示した容量性負荷103に接続されるトランジスタ例えばバイポーラトランジスタ、またはMOSトランジスタと、前記トランジスタの前記第2の電流入出力端子に接続され、当該第2の電流入出力端子に電流を供給する第1電流源例えば図1に示した機能付電流源102と、前記制御端子に入力される前記電圧の大きさに応じて前記第1電流源の電流を制御する制御回路例えば図1に示したコントロール回路105と、を備えたことを特徴とする。また、本発明のトランジスタ回路は、上記した発明において、前記制御回路が、前記第2の電流入出力端子から出力された電流による電荷が前記容量性負荷に充電されるときよりも、前記容量性負荷から電荷が放電されるときに前記第2の電流入出力端子から出力された電流による電圧が大きくなるように、前記第1電流源の電流を制御することが望ましい。また、本発明のトランジスタ回路は、上記した発明において、前記制御回路が、入力信号としての前記制御端子に入力される前記電圧を反転して出力する反転回路例えば図2に示した反転回路301を備え、この反転回路の出力に応じて、前記第1電流源の電流量を制御することが望ましい。また、本発明のMOSトランジスタは、上記した発明において、前記制御回路が、入力信号としての前記制御端子に入力される前記電圧例えば図5に示した入力端子106aから入力される電圧を一の差動入力信号とした場合の他の差動入力信号例えば図5に示した入力端子106bから入力される電圧に応じて、前記第1電流源の電流量を制御することが望ましい。また、本発明のトランジスタ回路は、上記した発明において、前記第1電流源が、前記トランジスタと同じ導電型の電流源用トランジスタを含み、前記制御回路は、前記電流源用トランジスタの制御端子と前記他の差動入力信号が供給される端子との間に接続された容量素子例えば図7に示した容量素子712と、前記電流源用トランジスタの制御端子に所定の電圧を供給する電圧源例えば図7に示した電圧源715と、前記電流源用トランジスタの制御端子と前記電圧源との間に接続された抵抗素子例えば図7に示した可変抵抗素子714と、を備えることが望ましい。また、本発明のトランジスタ回路は、上記した発明において、前記第1電流源が、前記トランジスタと同じ導電型の電流源用トランジスタを含み、前記制御回路は、前記電流源用トランジスタの制御端子と前記他の差動入力信号が供給される端子との間に接続された容量素子と、前記電流源用トランジスタとともにカレントミラー回路を構成する制御用トランジスタ例えば図9に示したMOSトランジスタ903と、この制御用トランジスタの電流入出力端子に電流を供給する第2電流源例えば図9に示した機能付き電流源902と、を備えることが望ましい。また、本発明のトランジスタ回路は、上記した発明において、前記抵抗素子が、抵抗値を変更することが可能であることが望ましい。また、本発明のトランジスタ回路は、上記した発明において、前記容量素子が、容量値を変更することが可能であることが望ましい。また、本発明のトランジスタ回路は、上記した発明において、前記第2電流源が、前記制御用トランジスタの入力端子に供給する電流の電流量を変更することが可能であることが望ましい。また、本発明のトランジスタ回路は、上記した発明において、前記電流源用トランジスタの制御端子と並列に、前記電流源用トランジスタの出力端子と接続される第3電流源をさらに含むことが望ましい。また、本発明のトランジスタ回路は、上記した発明において、前記トランジスタは、バイポーラトランジスタまたはMOSトランジスタであることが望ましい。また、本発明のトランジスタ回路は、上記した発明において、前記電流源用トランジスタが、バイポーラトランジスタまたはMOSトランジスタであることが望ましい。また、本発明のトランジスタ回路は、上記した発明において、前記制御用トランジスタが、バイポーラトランジスタまたはMOSトランジスタであることが望ましい。上記した本発明によれば、入力電圧が低電圧側に向かう際に、エミッタフォロアもしくはソースフォロア回路の電流源に流す電流量を若干増やすことにより、ディスチャージする力を増やすことが可能となる。これにより、チャージする力とディスチャージする力が同じになるように調整することが出来、出力の歪みを低減することが可能となる。従来技術では電流源の電流量を増やすことでのみ歪みを抑えてきたが、本発明により、電流量を増やすことなく低歪みが実現できるため、エミッタフォロアもしくはソースフォロア回路全体の電力を大幅に低減することが可能となる。以下、本発明の実施形態1~6のトランジスタ回路を説明する。なお、実施形態1~6のトランジスタ回路は、いずれもエミッタフォロア回路またはソースフォロア回路として構成されている。本明細書では、エミッタフォロア回路として構成されたトランジスタ回路を、以降エミッタフォロア回路と記す。また、ソースフォロア回路として構成されたトランジスタ回路を、ソースフォロア回路と記す。実施形態1~6のエミッタフォロア回路とソースフォロア回路とは、エミッタフォロア回路がバイポーラトランジスタを含み、ソースフォロア回路がMOSトランジスタを含む点で相違している。また、バイポーラトランジスタのベース制御端子がMOSトランジスタのゲート制御端子に対応し、バイポーラトランジスタのコレクタ第1の電流入出力端子または第2の電流入出力端子がMOSトランジスタのドレイン第1の電流入出力端子または第2の電流入出力端子に対応し、バイポーラトランジスタのエミッタ第1の電流入出力端子または第2の電流入出力端子がMOSトランジスタのソース第1の電流入出力端子または第2の電流入出力端子に対応している。このため、本明細書では、エミッタフォロアトランジスタ回路について説明をし、エミッタフォロア回路と他の構成が同一のソースフォロア回路については図示をし、その説明を略すものとする。実施形態1図1は、本発明の実施形態1のエミッタフォロア回路100を説明するための図である。図1に示したエミッタフォロア回路100は、NPN型のバイポーラトランジスタ101を含んでいる。バイポーラトランジスタ101のベースには入力電圧Vinが入力されていて、入力電圧Vinが入力される端子106とバイポーラトランジスタ101のベースとの間にコントロール回路図中CNTと記す105が接続されている。また、バイポーラトランジスタ101のコレクタには図示しない正電源の端子104が接続されている。また、バイポーラトランジスタ101のエミッタからは出力電圧Voutが出力される。出力電圧Voutの出力端子にはノード107aが接続されていて、ノード107aには、エミッタフォロア回路100の外部に接続される容量性の負荷が接続されている。容量性の負荷によって生じる容量を、図1では、容量の記号を使って擬似的に示し、これを容量性負荷103と記す。また、出力電圧Voutの出力端子にはノード107bが接続され、ノード107bと負電源との間には機能付電流源102が接続されている。機能付電流源102は、供給される電流の値を変更できる、所謂可変電流源である。機能付電流源102によって供給される電流の値は、コントロール回路105によって制御されている。コントロール回路105は、入力電圧Vinの値が上昇する高電圧側に向かう場合には特に動作をすることがない。このため、機能付電流源102には、予め定められた一定電の電流Icが流れる。しかし、コントロール回路105は、入力電圧Vinの値が低下する低電圧側に向かう場合には、電流Icよりも大きな値の電流がバイポーラトランジスタ101のエミッタに供給されるように、機能付電流源102を制御する。このとき、コントロール回路105は、入力電圧Vinが上昇して容量性負荷103がチャージされるときに出力される出力電圧Voutと同程度のVoutが得られるように、機能付電流源102から供給される電流量を制御する。このようなコントロール回路105の制御によれば、図11bに示した出力電圧Voutのコモンから見た上下の振幅を同じにすることができる。このため、実施形態1のエミッタフォロア回路は、出力電圧の歪みを低減することができる。また、実施形態1は、上記したように、容量性負荷103がチャージされるときには電流量の制御を行わず、容量性負荷103がディスチャージされるときにのみ容量性負荷103がチャージされるときの出力電圧Voutが得られるように機能付電流源102から供給される電流量を制御する。このため、実施形態1は、出力電圧の歪みを修正するにあたって電流の増加を必要最小限度に抑えることができる。図2は、実施形態1のソースフォロア回路を示した図である。図2に示したソースフォロア回路は、図1に示したバイポーラトランジスタ101に代えてMOSトランジスタ201を備える点で図1のエミッタフォロア回路と相違する。なお、実施形態1では、入力電圧Vinが低下するときに容量性負荷103がディスチャージされる。このため、実施形態1のMOSトランジスタ201には、入力電圧Vinの低下時にコンダクタンスが低下する、n型MOSトランジスタが適用される。図2においては、図1に示した構成と同様の構成については同様の符号を付し、その説明を略す。以上説明した実施形態1は、エミッタフォロア回路のバイポーラトランジスタ101をNPN型のバイポーラトランジスタとし、ソースフォロア回路のMOSトランジスタ201をn型のMOSトランジスタとしている。しかし、実施形態1は、このような構成に限定されるものではない。すなわち、実施形態1は、エミッタフォロア回路にPNP型のバイポーラトランジスタを適用することもできる。また、ソースフォロア回路にp型のMOSトランジスタを適用することもできる。なお、エミッタフォロア回路にPNP型のバイポーラトランジスタを適用する場合には、入力電圧Vinの値が上昇する場合に、電流Icよりも大きな値の電流がバイポーラトランジスタ101のエミッタに供給されるように、機能付電流源102を制御する。また、ソースフォロア回路にp型のバイポーラトランジスタを適用する場合には、入力電圧Vinの値が上昇する場合に、電流Icよりも大きな値の電流がバイポーラトランジスタ101のソースに供給されるように、機能付電流源102を制御する。実施形態2次に、本発明の実施形態2のエミッタフォロア回路、ソースフォロア回路について説明する。図3は、実施形態2のエミッタフォロア回路300を説明するための図である。図3において、図1に示したエミッタフォロア回路100に含まれる構成については同様の符号を付し、その説明を一部略すものとする。実施形態2のエミッタフォロア回路300では、実施形態1のエミッタフォロア回路に加えて、入力電圧Vinが入力される端子とコントロール回路105との間に反転回路インバータ301が挿入されている。実施形態2のエミッタフォロア回路300においては、入力電圧Vinが反転されてコントロール回路105に入力される。コントロール回路105は、入力された信号を、機能付電流源102を制御する信号以下、制御信号と記すとして機能付電流源102に入力する。実施形態2では、機能付電流源102をバイポーラトランジスタ101と導電型が同じバイポーラトランジスタで構成する。そして、制御信号が、このバイポーラトランジスタのベースに入力されるものとする。このような場合、例えば、入力電圧Vinが低下するとき、機能付電流源102としてのバイポーラトランジスタのベースの電圧が高くなる。このため、実施形態2のエミッタフォロア回路では、機能付電流源102から供給される電流量が増加し、ディスチャージ時の出力電圧Voutを高めることができる。なお、実施形態2のエミッタフォロア回路は、コントロール回路105を、反転回路301を内蔵するように構成することによっても実現することができる。ただし、コントロール回路105の入力部分に反転回路301を挿入すれば、コントロール回路105内で信号を反転させる必要が無くなる。このため、図3に示したエミッタフォロア回路では、コントロール回路105内で信号を反転させる必要が無くなる。図4は、実施形態2のソースフォロア回路400を示した図である。実施形態2のソースフォロア回路400は、バイポーラトランジスタ101に代えて、MOSトランジスタ201を備えている点でのみ図3に示したエミッタフォロア回路300と相違する。また、図4に示したソースフォロア回路400では、機能付電流源102がMOSトランジスタ201と同じ導電型のMOSトランジスタを含み、コントローラ回路105から出力される制御信号が、このMOSトランジスタのゲートに入力されるものとする。実施形態3次に、本発明の実施形態3のエミッタフォロア回路、ソースフォロア回路について説明する。図5は、実施形態3のエミッタフォロア回路500を説明するための図である。図5において、図1に示したエミッタフォロア回路100に含まれる構成については同様の符号を付し、その説明を一部略すものとする。図5に示すエミッタフォロア回路500は、コントロール回路105が入力端子106aと差動の入力電圧-Vinが入力される入力端子106bに接続されている点で図1に示したエミッタフォロア回路100と異なっている。また、エミッタフォロア回路500においても、機能付電流源102がバイポーラトランジスタ101と同じ導電型のバイポーラトランジスタを含み、入力電圧-Vinは、このバイポーラトランジスタのベースに入力するものとする。実施形態3のエミッタフォロア回路500の構成によれば、図3に示した反転回路301を挿入することなく、コントロール回路105に入力電圧Vinを反転した信号を入力することができる。このため、コントロール回路105内で信号を反転させる必要がなくなる。図6は、実施形態3のソースフォロア回路600を示した図である。実施形態3のソースフォロア回路600は、バイポーラトランジスタ101に代えて、MOSトランジスタ201を備えている点でのみ図5に示したエミッタフォロア回路500と相違する。ソースフォロア回路600は、機能付電流源102がMOSトランジスタ201と同じ導電型のMOSトランジスタを含み、入力電圧-Vinは、このMOSトランジスタのゲートに入力するものとする。実施形態4次に、本発明の実施形態3のエミッタフォロア回路、ソースフォロア回路について説明する。図7は、実施形態4のエミッタフォロア回路710を説明するための図である。図7において、図5に示したエミッタフォロア回路500に含まれる構成については同様の符号を付し、その説明を一部略すものとする。実施形態4のエミッタフォロア回路は、容量がCpuの容量素子712、抵抗値が変更可能な可変抵抗素子714抵抗値をRcntと記す、電圧がVbの電圧源715、バイポーラトランジスタ711を備え、図5に示した機能付電流源102、コントロール回路105を備えていない点で実施形態3のエミッタフォロア回路と相違する。実施形態4のエミッタフォロア回路では、容量素子712、可変抵抗素子714、電圧源715が図5に示したコントロール回路105の機能を持つ。また、バイポーラトランジスタ711が、機能付電流源102として機能する。実施形態5のエミッタフォロア回路710において、入力電圧-Vinが入力される入力端子106bは、容量素子712を介してバイポーラトランジスタ711のベースが接続されているノード電圧Vcntが印加されている713と接続される。また、ノード713は、可変抵抗素子714を介して電圧源715に接続される。電源715の電圧Vbの値は、バイポーラトランジスタ711に合わせて設定される。このような実施形態4のエミッタフォロア回路710では、可変抵抗素子714の抵抗値Rcntを調整することにより、入力電圧-Vinからみた、ノード713におけるポール位置と位相変化とを調整し、ノード713における電圧Vcntの振幅及び位相を調整できる。例えば、可変抵抗素子714の抵抗値Rcntを小さくすれば、ポールは高周波側にシフトし、信号はより減衰し、位相はマイナス側にシフトする。入力電圧Vinが低下するときと、高まるときとのチャージ、ディスチャージのバランスが最適となるポールの位置周波数が存在する。このため、実施形態4では、可変抵抗素子714の抵抗値Rcntを調節することによってポールをチャージ、ディスチャージのバランスが最適にし、出力電圧Voutの歪みを最小限に抑えることが可能となる。なお、実施形態4の構成では、容量素子712の容量Cpuの容量値を変えることによってもポール位置の調整は可能である。図8は、実施形態4のソースフォロア回路810を示した図である。図8に示したソースフォロア回路810は、エミッタフォロア回路710のバイポーラトランジスタ101に代えてMOSトランジスタ201を備え、バイポーラトランジスタ711に代えてMOSトランジスタ811を備える点のみでエミッタフォロア回路710と相違する。実施形態5次に、本発明の実施形態5のエミッタフォロア回路、ソースフォロア回路について説明する。図9は、実施形態5のエミッタフォロア回路900を説明するための図である。図9において、図7に示したエミッタフォロア回路710に含まれる構成については同様の符号を付し、その説明を一部略すものとする。実施形態5のエミッタフォロア回路900は、エミッタフォロア回路710の可変抵抗素子714及び電圧源715を備えていない。そして、可変抵抗素子714、電圧源715の代わりに、バイポーラトランジスタ903と、バイポーラトランジスタ903のコレクタに接続される機能付電流源902とを備えている。バイポーラトランジスタ903は、カレントミラー元として使用される。バイポーラトランジスタ711、903のベースに接続されたノード713は、バイポーラトランジスタ903のベースとコレクタとをショートするように、バイポーラトランジスタ903にダイオード接続されている。また、ノード713には機能付電流源902も接続され、電流源902に接続される正電源の端子を端子901とする。このような実施形態5によれば、バイポーラトランジスタ903は、カレントミラーのミラー元として機能する。また、前述した実施形態4において、入力電圧-Vinから見るポールが、容量素子712の容量Cpu及び可変抵抗素子714の抵抗値Rcntで決まっていた。しかし、実施形態5において、入力電圧-Vinから見るポールは、バイポーラトランジスタ903のトランスコンダクタンスgm、すなわち、バイポーラトランジスタ903のサイズと機能付電流源902に流れる電流量Ic1によって決する。つまり、実施形態5は、電流源902の電流Ic1を調整することで、入力電圧-Vinからみた、ノード713における電圧Vcntのポール位置と位相変化を調整し、電圧Vcntの振幅及び位相を調整できる。例えば、電流Ic1を大きくすれば、バイポーラトランジスタ903のトランスコンダクタンスgmは大きくなり、ポールの位置は高周波側にシフトする。このとき、電圧Vcntはより減衰し、その位相はマイナス側にシフトする。ポールには、入力電圧Vinが低下するときと高まるときのチャージ、ディスチャージのバランスが最適となる位置周波数が存在する。このため、実施形態5では、電流源902の電流Ic1を調節し、出力電圧Voutの歪みを最小限に抑えることが可能となる。なお、実施形態5では、容量素子712の容量Cpuを変えることによってもポール位置の調整が可能である。図10は、実施形態5のソースフォロア回路110を示した図である。図10に示したソースフォロア回路110は、図9に示したバイポーラトランジスタ101に代えてMOSトランジスタ201を備え、バイポーラトランジスタ711に代えてMOSトランジスタ811を備え、バイポーラトランジスタ903に代えてMOSトランジスタ113を備える点でのみエミッタフォロア回路900と相違する。実施形態6次に、本発明の実施形態6のエミッタフォロア回路、ソースフォロア回路について説明する。図11は、実施形態6のエミッタフォロア回路120を説明するための図である。図11において、図9に示したエミッタフォロア回路900に含まれる構成については同様の符号を付し、その説明を一部略すものとする。実施形態6のエミッタフォロア回路120は、出力電圧Voutが出力されるノード107aに、電流Ic2を供給する電流源121を並列に接続した点でのみ実施形態5のエミッタフォロア回路900と相違する。実施形態6のエミッタフォロア回路120は、電流Ic2を供給する電流源121を接続したことによってチャージ、ディスチャージのバランス関係にオフセットを入れることができる。このため、実施形態5は、出力電圧Voutのバランスを最適な状態に調整することが可能になる。図12は、実施形態6のソースフォロア回路130を示した図である。ソースフォロア回路130は、図11に示したバイポーラトランジスタ101に代えてMOSトランジスタ201を備え、バイポーラトランジスタ711に代えてMOSトランジスタ811を備え、バイポーラトランジスタ903に代えてMOSトランジスタ113を備える点でのみエミッタフォロア回路120と相違する。以上説明した各実施形態は、例えば、各トランジスタの構成やサイズ、各コンデンサの容量及び接続位置等については本発明が理解、実施できる程度に概略的に示したものにすぎない。したがって、本発明は、以上の実施形態に限定されるものではなく、エミッタフォロア回路、ソースフォロア回路を構成するバッファ等の設計要素に合わせて、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。また、本発明の各実施形態は、バッファ単体としてではなく、例えばゲインアンプの出力バッファ部分に前述したエミッタフォロア回路、あるいはソースフォロア回路を使用することもできる。その他、各実施形態のエミッタフォロア回路、ソースフォロア回路は、様々な回路において適応可能な技術である。