"ゲート電極と、前記ゲート電極と接するゲート絶縁膜と、InaGabZncOda>0,b>0,c>0,abc=1,d>0で表され、下記式を満たす第1の領域及びInpGaqZnrOsq/pq>0.250,p>0,q>0,r>0,s>0で表され、前記ゲート電極に対して前記第1の領域よりも遠くに位置する第2の領域を含み、前記ゲート絶縁膜を介して前記ゲート電極に対向配置されている酸化物半導体層と、互い離間して配置されており、前記酸化物半導体層を介して導通可能なソース電極及びドレイン電極と、を有する薄膜トランジスタ。a≦37/60b≦91a/74-17/40b≧3a/7-3/14c≦3/5前記第1の領域が下記式で表される組成範囲内にある請求項1に記載の薄膜トランジスタ。b≦17a/23-28/115b≦-9a28/5b≧3a/7-3/14c≦3/5前記第1の領域が下記式で表される組成範囲内にある請求項1に記載の薄膜トランジスタ。b≦17a/23-28/115b≦-9a28/5b≧3a/37前記第2の領域は、q/pq≦0.875である請求項1~請求項3のいずれか1項に記載の薄膜トランジスタ。前記第2の領域の膜厚は、10nm超、70nm未満である請求項1~請求項4のいずれか1項に記載の薄膜トランジスタ。前記酸化物半導体層は非晶質である請求項1~請求項5のいずれか1項に記載の薄膜トランジスタ。前記薄膜トランジスタが、ボトムゲート-トップコンタクト型又はトップゲート-ボトムコンタクト型である請求項1~請求項6のいずれか一項に記載の薄膜トランジスタ。前記酸化物半導体層を構成する前記第1の領域を、成膜室内を第1の酸素分圧/アルゴン分圧比としてスパッタ法により成膜する工程と、前記酸化物半導体層を構成する前記第2の領域を、成膜室内を第2の酸素分圧/アルゴン分圧比としてスパッタ法により成膜する工程と、を有する請求項1~請求項7のいずれか1項に記載の薄膜トランジスタを製造する薄膜トランジスタの製造方法。前記第1の領域をスパッタ法により成膜する工程と、前記第2の領域をスパッタ法により成膜する工程と、前記第1の領域の成膜中及び/又は成膜後に、前記第1の領域の成膜面に酸素ラジカルを照射する工程と、を有する請求項1~請求項7のいずれか1項に記載の薄膜トランジスタを製造する薄膜トランジスタの製造方法。前記第1の領域をスパッタ法により成膜する工程と、前記第2の領域をスパッタ法により成膜する工程と、前記第1の領域の成膜中及び/又は成膜後に、オゾン雰囲気中にて前記第1の領域の成膜面に紫外線を照射する工程と、を有する請求項1~請求項7のいずれか1項に記載の薄膜トランジスタを製造する薄膜トランジスタの製造方法。前記第1の領域及び前記第2の領域を成膜する工程の間で大気に曝さずに成膜を行う請求項8~請求項10のいずれか1項に記載の薄膜トランジスタの製造方法。前記第1の領域及び前記第2の領域を成膜した後、300°C以上の温度でポストアニール処理を行う請求項8~請求項11のいずれか1項に記載の薄膜トランジスタの製造方法。前記第1の酸素分圧/アルゴン分圧比が、前記第2の酸素分圧/アルゴン分圧比よりも高い請求項8に記載の薄膜トランジスタの製造方法。請求項1~請求項7のいずれか1項に記載の薄膜トランジスタを備えた表示装置。請求項1~請求項7のいずれか1項に記載の薄膜トランジスタを備えたイメージセンサー。請求項1~請求項7のいずれか1項に記載の薄膜トランジスタを備えたX線センサー。請求項16に記載のX線センサーを備えたX線デジタル撮影装置。動画撮影が可能である請求項17に記載のX線デジタル撮影装置。特許文献1に開示さている薄膜トランジスタでは、オフ電流値が高く、待機中Vg=0Vの電力消費が大きい。また、電流パス層としてIZO系等を用いているために、IGZO系を用いた場合と比較して駆動時の電圧印加に対する特性劣化が大きい。特許文献2に開示されている表示基板では、量子井戸部であるキャリア走行層に酸化物半導体と比較して1桁程度移動度の低い非晶質シリコンを用いているために、十分な移動度が得られない。特許文献3に開示されている薄膜トランジスタでは、オフ電流値が高くなる場合があり、低消費電力とするには不十分である。また、非特許文献1では、高移動度を得るために、分子線エピタキシー法MBE法によるエピタキシャル成長により、ヘテロ構造電界効果トランジスタHEMTを作製しており、基板と半導体膜層との格子不整合を極めて小さくする必要がある。そのため基板温度を700°C超に加熱する必要があり、基材の選択性を著しく低下させる。即ち、低温で例えば400°C以下、高移動度例えば30cm2/Vs以上とノーマリーオフを両立することは困難であった。本発明は、400°C以下でも作製可能であり、20cm2/Vs以上の高い電界効果移動度と、ノーマリーオフとなる低いオフ電流を両立する薄膜トランジスタ及びその製造方法、並びに、低い消費電力により良好な特性を示す表示装置、イメージセンサー、X線センサー及びX線デジタル撮影装置を提供することを目的とする。上記目的を達成するため、以下の発明が提供される。<1>ゲート電極と、前記ゲート電極と接するゲート絶縁膜と、InaGabZncOda>0,b>0,c>0,abc=1,d>0で表され、下記式を満たす第1の領域及びInpGaqZnrOsq/pq>0.250,p>0,q>0,r>0,s>0で表され、前記ゲート電極に対して前記第1の領域よりも遠くに位置する第2の領域を含み、前記ゲート絶縁膜を介して前記ゲート電極に対向配置されている酸化物半導体層と、互い離間して配置されており、前記酸化物半導体層を介して導通可能なソース電極及びドレイン電極と、を有する薄膜トランジスタ。a≦37/60b≦91a/74-17/40b≧3a/7-3/14c≦3/5<2>前記第1の領域が下記式で表される組成範囲内にある<1>に記載の薄膜トランジスタ。b≦17a/23-28/115b≦-9a28/5b≧3a/7-3/14c≦3/5<3>前記第1の領域が下記式で表される組成範囲内にある<1>に記載の薄膜トランジスタ。b≦17a/23-28/115b≦-9a28/5b≧3a/37<4>前記第2の領域は、q/pq≦0.875である<1>~<3>のいずれかに記載の薄膜トランジスタ。<5>前記第2の領域の膜厚は、10nm超、70nm未満である<1>~<4>のいずれかに記載の薄膜トランジスタ。<6>前記酸化物半導体層は非晶質である<1>~<5>のいずれかに記載の薄膜トランジスタ。<7>前記薄膜トランジスタが、ボトムゲート-トップコンタクト型又はトップゲート-ボトムコンタクト型である<1>~<6>のいずれかに記載の薄膜トランジスタ。<8>前記酸化物半導体層を構成する前記第1の領域を、成膜室内を第1の酸素分圧/アルゴン分圧比としてスパッタ法により成膜する工程と、前記酸化物半導体層を構成する前記第2の領域を、成膜室内を第2の酸素分圧/アルゴン分圧比としてスパッタ法により成膜する工程と、を有する<1>~<7>のいずれかに記載の薄膜トランジスタを製造する薄膜トランジスタの製造方法。<9>前記第1の領域をスパッタ法により成膜する工程と、前記第2の領域をスパッタ法により成膜する工程と、前記第1の領域の成膜中及び/又は成膜後に、前記第1の領域の成膜面に酸素ラジカルを照射する工程と、を有する<1>~<7>のいずれかに記載の薄膜トランジスタを製造する薄膜トランジスタの製造方法。<10>前記第1の領域をスパッタ法により成膜する工程と、前記第2の領域をスパッタ法により成膜する工程と、前記第1の領域の成膜中及び/又は成膜後に、オゾン雰囲気中にて前記第1の領域の成膜面に紫外線を照射する工程と、を有する<1>~<7>のいずれかに記載の薄膜トランジスタを製造する薄膜トランジスタの製造方法。<11>前記第1の領域及び前記第2の領域を成膜する工程の間で大気に曝さずに成膜を行う<8>~<10>のいずれかに記載の薄膜トランジスタの製造方法。<12>前記第1の領域及び前記第2の領域を成膜した後、300°C以上の温度でポストアニール処理を行う<8>~<11>のいずれかに記載の薄膜トランジスタの製造方法。<13>前記第1の酸素分圧/アルゴン分圧比が、前記第2の酸素分圧/アルゴン分圧比よりも高い<8>に記載の薄膜トランジスタの製造方法。<14><1>~<7>のいずれかに記載の薄膜トランジスタを備えた表示装置。<15><1>~<7>のいずれかに記載の薄膜トランジスタを備えたイメージセンサー。<16><1>~<7>のいずれかに記載の薄膜トランジスタを備えたX線センサー。<17><16>に記載のX線センサーを備えたX線デジタル撮影装置。<18>動画撮影が可能である<17>に記載のX線デジタル撮影装置。本発明によれば、400°C以下で作製可能であり、20cm2/Vs以上の高い電界効果移動度と、ノーマリーオフとなる低いオフ電流を両立する薄膜トランジスタ及びその製造方法、並びに、低い消費電力により良好な特性を示す表示装置、イメージセンサー、X線センサー及びX線デジタル撮影装置を提供することができる。以下、添付の図面を参照しながら、本発明の実施形態に係る薄膜トランジスタ及びその製造方法、並びに本発明の実施形態に係る薄膜トランジスタを備えた表示装置、センサー及びX線センサーデジタル撮影装置について具体的に説明する。なお、図中、同一又は対応する機能を有する部材構成要素には同じ符号を付して適宜説明を省略する。<薄膜トランジスタ>本発明の薄膜トランジスタ適宜TFTと記すは、ゲート電極に電圧を印加して、酸化物半導体層に流れる電流を制御してソース電極とドレイン電極間の電流をスイッチングする機能を有するものであり、ゲート電極と、前記ゲート電極と接するゲート絶縁膜と、InaGabZncOda>0,b>0,c>0,abc=1,d>0で表され、下記式を満たす第1の領域及びInpGaqZnrOsq/pq>0.250,p>0,q>0,r>0,s>0で表され、前記ゲート電極に対して前記第1の領域よりも遠くに位置する第2の領域を含み、前記ゲート絶縁膜を介して前記ゲート電極に対向配置されている酸化物半導体層と、互い離間して配置されており、前記酸化物半導体層を介して導通可能なソース電極及びドレイン電極と、を有する。a≦37/60b≦91a/74-17/40b≧3a/7-3/14c≦3/5本発明に係る薄膜トランジスタは、20cm2/Vs以上の高い電界効果移動度を有するとともに、ノーマリーオフ好ましくはオフ電流1E-9A以下となる低いオフ電流を有し、特に30cm2/Vs以上の移動度と、ノーマリーオフを達成することも可能である。また、本発明の薄膜トランジスタの素子構造においては、キャリア走行層第1の領域が外気に晒されていないために、経時や、駆動環境に依存する素子特性劣化が低減される。また、同じIn、Ga、又はZnを母材とする酸化物半導体系を接合することによって、異種半導体を接合した場合の素子と比較して接合界面が良好となり、駆動時の電気ストレス等に対する素子劣化が抑制される。従来のIGZO単膜のTFTと比較しても、駆動安定性は良好である。本発明のTFTの素子構造としては、ゲート電極の位置に基づいた、いわゆるボトムゲート型逆スタガ構造とも呼ばれる及びトップゲート型スタガ構造とも呼ばれるのいずれの態様であってもよい。また、酸化物半導体層とソース電極及びドレイン電極適宜、ソースドレイン電極という。との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。トップゲート型とは、TFTが形成されている基板を最下層としたときに、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に活性層が形成された形態である。また、ボトムコンタクト型とは、ソースドレイン電極が活性層よりも先に形成されて活性層の下面がソースドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソースドレイン電極よりも先に形成されて活性層の上面がソースドレイン電極に接触する形態である。なお、本実施形態に係るTFTは、上記以外にも、様々な構成をとることが可能であり、適宜、活性層上に保護層や基板上に絶縁層等を備える構成であってもよい。以下、本発明の実施形態について図を参照して説明する。代表例として図1、図2に示すTFTについて具体的に説明するが、本発明は他の形態構造のTFTについても適用することができる。図1は本発明の第1の実施形態の薄膜トランジスタ1、図2は本発明の第2の実施形態の薄膜トランジスタ2の構成をそれぞれ模式的に示す断面図である。図1、図2の各薄膜トランジスタ1,2において、共通の要素には同一の符号を付している。図1に示す第1の実施形態の薄膜トランジスタ1は、ボトムゲート-トップコンタクト型のトランジスタであり、図2に示す第2の実施形態の薄膜トランジスタ2は、トップゲート-ボトムコンタクト型のトランジスタである。図1、図2に示す実施形態は、酸化物半導体層12に対するゲート電極16、ソース電極13及びドレイン電極14の配置が異なるが、同一符号を付与されている各要素の機能は同一であり、同様の材料を適応することができる。本発明の実施形態に係る薄膜トランジスタ1,2は、基板11上に、ゲート電極16と、ゲート絶縁膜15と、酸化物半導体層12と、ソース電極13と、ドレイン電極14とを有し、酸化物半導体層12は、膜厚方向にゲート電極16に近い側から第1の領域A1と第2の領域A2を備えている。酸化物半導体層12を構成する第1の領域A1と第2の領域A2は連続成膜されており、第1の領域A1及び第2の領域A2の間には、絶縁層、電極層等の酸化物半導体層以外の層は挿入されず、酸化物半導体膜から構成されている。以下、TFTが形成される基板も含め、本発明のTFTの各構成要素について詳述する。基板薄膜トランジスタを形成するための基板11の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板11の構造は単層構造であってもよいし、積層構造であってもよい。例えば、ガラスやYSZイットリウム安定化ジルコニウム等の無機材料、樹脂や樹脂複合材料等からなる基板を用いることができる。中でも軽量である点、可撓性を有する点から樹脂あるいは樹脂複合材料からなる基板が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂からなる基板が挙げられる。また、既述の合成樹脂等と酸化珪素粒子との複合プラスチック材料からなる基板、既述の合成樹脂等と金属ナノ粒子、無機酸化物ナノ粒子もしくは無機窒化物ナノ粒子等との複合プラスチック材料からなる基板、既述の合成樹脂等とカーボン繊維もしくはカーボンナノチューブとの複合プラスチック材料からなる基板、既述の合成樹脂等とガラスフェレーク、ガラスファイバーもしくはガラスビーズとの複合プラスチック材料からなる基板、既述の合成樹脂等と粘土鉱物もしくは雲母派生結晶構造を有する粒子との複合プラスチック材料からなる基板、薄いガラスと既述のいずれかの合成樹脂との間に少なくとも1回の接合界面を有する積層プラスチック基板、無機層と有機層既述の合成樹脂を交互に積層することで、少なくとも1回以上の接合界面を有するバリア性能を有する複合材料からなる基板、ステンレス基板又はステンレスと異種金属とを積層した金属多層基板、アルミニウム基板又は表面に酸化処理例えば陽極酸化処理を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。樹脂基板としては、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、及び低吸湿性等に優れていることが好ましい。樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。基板11の厚みは、フレキシブル基板を用いる場合には、50μm以上500μm以下であることが好ましい。基板11の厚みが50μm以上であると、基板自体の平坦性がより向上する。基板11の厚みが500μm以下であると、基板自体の可撓性がより向上し、フレキシブルデバイス用基板としての使用がより容易となる。なお、基板11を構成する材料によって、十分な平坦性及び可撓性を有する厚みは異なるため、基板材料に応じてその厚みを設定する必要があるが、概ねその範囲は50μm~500μmの範囲である。ゲート電極ゲート電極16としては、高い導電性を有するものであれば特に制限ない。例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al-Nd、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫ITO、酸化亜鉛インジウムIZO等の金属酸化物導電膜等を、単層又は2層以上の積層構造としてゲート電極を形成することができる。ゲート電極16を、上記金属又は金属酸化物により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性及び導電性等を考慮すると、その厚みは、10nm以上、1000nm以下とすることが好ましく、50nm以上、200nm以下とすることがより好ましい。ゲート絶縁膜ゲート絶縁膜15は、ゲート電極16と、酸化物半導体12、ソースドレイン電極13,14とを絶縁した状態に離間する層であり、高い絶縁性を有するものが好ましく、例えばSiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等の絶縁膜、又はこれらの化合物を二種以上含む絶縁膜等から構成することができる。なお、ゲート絶縁膜15はリーク電流の低下及び電圧耐性の向上のために十分な厚みを有する必要がある一方、厚みが大きすぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜15の厚みは、材質にもよるが、10nm~10μmが好ましく、50nm~1000nmがより好ましく、100nm~400nmが特に好ましい。酸化物半導体層酸化物半導体層12は、ゲート電極16に近い順から第1の領域A1と第2の領域A2とを含み、ゲート絶縁膜15を介してゲート電極16に対向配置されている。第1の領域A1は、InaGabZncOda≦37/60、b≦91a/74-17/40、b≧3a/7-3/14、c≦3/5、但し、a>0,b>0,c>0,d>0、abc=1とするで表されるIGZO層である。第2の領域A2は、InpGaqZnrOsq/pq>0.250,p>0,q>0,r>0,s>0で表され、第1の領域A1とは組成が異なる酸化物半導体膜であり、ゲート電極16に対して第1の領域A1よりも遠い側、すなわち、第1の領域A1のゲート絶縁膜15に接する面とは反対側に位置している。‐第1の領域‐図3は3元相図記法における第1の領域A1の組成範囲を示している。活性層を構成する酸化物半導体においては、一般的に電子キャリア濃度の増大と共に、電界効果移動度が増大する。即ち、本実施形態の薄膜トランジスタ1,2において、ゲート電極16に近く、正のゲート電圧を印加した状態下で電流走行層となる第1の領域A1は、ある程度のキャリア濃度を有する酸化物半導体層であることが望ましい。また、IGZOは伝導帯下端がInの5s軌道の重なりによって形成されていると考えられており、In含有率はIGZO系の特性に大きく影響を及ぼすことが知られている。本実施形態に係るTFTの酸化物半導体層12は、第1の領域A1においては、好ましくは、b≦17a/23-28/115、b≦-9a28/5、b≧3a/7-3/14、c≦3/5但しabc=1とするで表される組成範囲、すなわち、図4においてB及びCで示す領域にあると、電界効果移動度30cm2/Vs超でノーマリーオフの薄膜トランジスタが得られる。ここで、第1の領域A1において図4のBで表される組成範囲よりも、In含有量を増やしていくと、すなわちaを増大させていくと、キャリア濃度が過剰な状態となり、電界効果移動度30cm2/Vs超にはなるのの、ノーマリーオフの薄膜トランジスタを得難くなる。一方で、第1の領域A1において図4のBで表される組成範囲よりも、ZnやGa含有量を増やしていくと、相対的にIn含有率が低減することもあって、ノーマリーオフの薄膜トランジスタを得るのは容易であるが、キャリア濃度の低下によって電界効果移動度が減少し、30cm2/Vs超を両立し難くなる。本発明の薄膜トランジスタは、ゲート電極に近い側の第1の領域として、一般的に縮退伝導となりやすい高In含有率のIGZO層前記第1の領域の組成を制御することで、IGZOの高い移動度を保ちつつ、低いオフ電流を実現することができる。また、同じ組成のIGZO層単独を活性層に用いた場合には、低いオフ電流を実現することは困難であるが、IGZO層とは別に、更にゲート電極に対して第1の領域より遠くに位置する第2の領域の組成及び膜厚を制御することで、30cm2/Vs超の移動度と、1E-9A以下の低いオフ電流を両立することができる。また、本実施形態の薄膜トランジスタ1,2における酸化物半導体層は、電流パスとして第1の領域A1にIGZOを有しており、チャネル層となる第1の領域A1を例えばIZO等で作製した場合に比べ、特性の経時劣化を低減できるほか、駆動時の電圧印加ストレスに対する特性劣化を低減した、薄膜トランジスタを提供することができる。IGZO単膜と比較しても電気ストレスに対する安定性が良好である。また、本実施形態の薄膜トランジスタ1,2は、酸化物半導体層を構成する第1の領域A1及び第2の領域A2がIn、Ga、Zn、及びOを含む同種の材料で形成されていることから、実質的にチャネル層となる第1の領域A1が、Si系等の異種材料と接している場合に比べて界面での欠陥密度が低減され、均一性、安定性、信頼性の観点からも優れた薄膜トランジスタを提供することができる。特に、酸化物半導体IGZO単膜と比較して、電気ストレスに対する安定性が良好である。また、チャネル層となる第1の領域A1が外気に晒されていないために、経時や素子の置かれている環境下に依存する素子特性の劣化が低減される。酸化物半導体層の第1の領域A1の厚みは50nm以下であることが望ましく、好ましくは第1の領域A1の層厚が20nm以下であることが望ましい。更に好ましくは第1の領域A1の層厚が5nm以上10nm未満であることが望ましい。第1の領域A1の厚みが5nm以上であれば酸化物半導体層の均一性が高くなり、高い移動度が得やすくなり、10nm未満であればトータルのキャリア数が減少するためにピンチオフが容易になる。‐第2の領域‐酸化物半導体層12においてゲート電極16から遠い側の第2の領域A2は、ゲート電極16に対して第1の領域A1よりも遠い側、すなわち、第1の領域A1のゲート絶縁膜15に接する面とは反対側に位置している。第2の領域A2は、InpGaqZnrOsq/pq>0.250,p>0,q>0,r>0,s>0で表され、第1の領域A1と組成が異なる組成を有する。なお、本実施形態の薄膜トランジスタ1,2では、ソース電極13及びドレイン電極14は主に第2の領域A2を介して酸化物半導体層12と接続している。そのため、InpGaqZnrOsq/pq>0.250,p>0,q>0,r>0,s>0で表される第2の領域A2がq/pq>0.875即ち、Gaリッチであると、ソースドレイン電極13,14と酸化物半導体層12の接触抵抗が上昇し、電界効果移動度が減少する傾向がある。従って、高移動度の薄膜トランジスタを作製するためには、第2の領域A2はq/pq≦0.875であることが望ましい。第2の領域A2においてq/pq≦0.250であると、第2の領域A2においてフェルミ準位と伝導帯が相対的に近くなり、電子親和力が増大し、低抵抗化しやすい状態になる。この状態で第1の領域A1と接合させた酸化物半導体膜第2の領域A2を形成すると、第1の領域A1に加え、第2の領域A2のバルク中や、表面付近に伝導パスができやすい状態となり、オフ電流の増大を招く傾向がある。従って、InpGaqZnrOsp>0,q>0,r>0,s>0で表される第2の領域A2においてはq/pq>0.250であることが必要である。また、第2の領域A2の厚みは10nm超であることが望ましい。更には、第2の領域A2の厚みが70nm未満であることが望ましい。第2の領域A2の厚みが10nm超であると、S値の小さい、良好なトランジスタ特性が得られる。第2の領域A2の厚みが10nm以下であると、S値の劣化を引き起こし易い。特に、第2の領域が30nm以上であると、オフ電流の低減が期待できる。一方で、第2の領域A2の厚みが70nm以上であると、オフ電流の低減は期待でき、S値の観点からは問題ないが、ソースドレイン電極13,14と第1の領域A1の間に存在する抵抗成分第2の領域の抵抗が増大することになり、電界効果移動度が低減する傾向がある。従って、第2の領域A2の膜厚は、10nm超70nm未満であることが望ましい。なお、酸化物半導体層12全体の膜厚総膜厚は、膜の均一性、パターニング性の観点から、10~200nm程度であることが好ましく、15nm超、80nm未満がより好ましい。ソースドレイン電極ソース電極13及びドレイン電極14は、いずれも高い導電性を有するものであれば材料、構造に関して特に制限ない。例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al-Nd、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫ITO、酸化亜鉛インジウムIZO等の金属酸化物導電膜等を、単層又は2層以上の積層構造としてソースドレイン電極13,14を形成することができる。ソース電極13及びドレイン電極14を、上記金属又は金属酸化物により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性及び導電性等を考慮すると、その厚みは、10nm以上、1000nm以下とすることが好ましく、50nm以上、100nm以下とすることがより好ましい。<薄膜トランジスタの製造方法>次に、図1に示すボトムゲート-トップコンタクト型の薄膜トランジスタ1の製造方法について説明する。ゲート電極の形成まず、基板11を用意し、必要に応じて基板11上に薄膜トランジスタ1以外の層を形成した後、ゲート電極16を形成する。ゲート電極16は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。例えば、電極膜を成膜後、エッチング又はリフトオフ法により所定の形状にパターンニングし、ゲート電極16を形成する。この際、ゲート電極16及びゲート配線を同時にパターンニングすることが好ましい。ゲート絶縁膜の形成ゲート電極16を形成した後、ゲート絶縁膜15を形成する。ゲート絶縁膜15は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。例えば、ゲート絶縁膜15はフォトリソグラフィー及びエッチングによって所定の形状にパターンニングしてもよい。酸化物半導体層の形成次いで、酸化物半導体層12として、第1の領域A1、第2の領域A2の順にスパッタ法、CVD法、インクジェット法等の成膜手法により成膜する。具体的には、絶縁膜15上に第1の領域A1としてInaGabZncOda>0,b>0,c>0,d>0であり、a≦37/60、b≦91a/74-17/40、b≧3a/7-3/14、c≦3/5を満たす組成範囲内図3においてAで示される領域、好ましくは、b≦17a/23-28/115、b≦-9a28/5、b≧3a/7-3/14、c≦3/5を満たす組成範囲内図4においてB及びCで示される領域、あるいは、b≦17a/23-28/115、b≦-9a28/5、b≧3a/37を満たす組成範囲内図4においてBで示される領域のIGZO膜を成膜する。なお、第1の領域A1が図4のCで示される組成範囲内であれば、電圧ストレス時の特性安定性の点で有利である。次いで、第2の領域A2として、InpGaqZnrOsq/pq>0.250,p>0,q>0,r>0,s>0で表され、特に好ましくは0.250<q/pq≦0.875となるIGZO膜を成膜する。‐第1の領域の成膜‐例えば、第1の領域A1として、a=37/60,b=1/20,c=1/3となる膜を膜厚5nmとなるように形成する。上記のような金属元素の組成比となるように成膜する手法として、スパッタ成膜であれば、第1の領域A1は、In、Ga、Zn、またはこれらの酸化物若しくはこれらの複合酸化物のターゲットを組み合わせて用いた共スパッタであってもよいし、成膜したIGZO膜中の金属元素の組成比が上記となるような複合酸化物ターゲットをあらかじめ用意して単独スパッタを行ってもよい。成膜中の基板温度は基板に応じて任意に選択してもよいが、樹脂製のフレキシブル基板を用いる場合には、基板の変形等を防ぐため基板温度はより室温に近いことが好ましい。第1の領域A1のキャリア密度を高める場合は、成膜時の成膜室内の酸素分圧を相対的に低くして、膜中の酸素濃度を低くすればよい。例えば成膜時の酸素分圧/アルゴン分圧比を0.005とする。逆に電子キャリア密度を低くする場合は、成膜時の成膜室内の酸素分圧を相対的に高くする例えば成膜時の酸素分圧/アルゴン分圧比を0.067とする。か、成膜中または成膜後に酸素ラジカルを照射するか、オゾン雰囲気中にて該成膜面に紫外線を照射する等により膜中の酸素濃度を高めればよい。なお、本実施形態の薄膜トランジスタの製造方法においては、第1の領域A1をスッパタ成膜する際の第1の酸素分圧/アルゴン分圧比が、第2の領域A2をスパッタ成膜する際の第2の酸素分圧/アルゴン分圧比よりも高いことが好ましい。‐第2の領域の成膜‐第1の領域A1となるIGZO膜を形成した後、第2の領域A2となるIGZO膜の成膜を行う。第2の領域A2の成膜は、第1の領域A1の成膜後、一旦成膜を停止し、成膜室内の酸素分圧およびターゲットにかける電力を変更した後、成膜を再開する方法であってもよいし、成膜を停止せず成膜室内の酸素分圧およびターゲットにかける電力を速やかにまたは緩やかに変更する方法であってもよい。また、ターゲットは、第1の領域A1の成膜時に用いたターゲットをそのまま用い、投入電力を変化させる手法であってもよいし、第1の領域A1から第2の領域A2に成膜を切り替える際に、第1の領域A1の成膜に用いたターゲットへの電力投入を停止し、In、Ga、Znを含む異なるターゲットに電力印加を行う手法であってもよいし、第1の領域A1の成膜に用いたターゲットに加えて、更に複数のターゲットに追加で電力印加を行う手法であってもよい。例えば、第2の領域A2として、InpGaqZnrOsp>0,q>0,r>0,s>0、q/pq=0.750で表されるIGZO層を50nm成膜する。第2の領域A2を成膜する際の基板温度は基板に応じて任意に選択してもよいが、樹脂製のフレキシブル基板を用いる場合には、第1の領域A1と成膜時と同様、基板温度はより室温に近いことが好ましい。第2の領域A2のキャリア密度を高める場合は、成膜時の成膜室内の酸素分圧を相対的に低くして、膜中の酸素濃度を低くすればよい。例えば成膜時の酸素分圧/アルゴン分圧比を0.005とする。逆に電子キャリア密度を低くする場合は、成膜時の成膜室内の酸素分圧を相対的に高くする例えば成膜時の酸素分圧/アルゴン分圧比を0.067とする。か、成膜中または成膜後に酸素ラジカルを照射するか、オゾン雰囲気中にて該成膜基板表面に紫外線を照射する等により膜中の酸素濃度を高めればよい。酸素ラジカルの照射またはオゾン雰囲気中での紫外線照射により膜中の酸素濃度を高める際には、第1の領域A1および第2の領域A2の成膜中および成膜後の両方で行ってもよく、第2の領域A2の成膜後のみ行ってもよい。また、酸素ラジカル照射時の基板温度は基板に応じて任意に選択してもよいが、フレキシブル基板を用いる場合には基板温度はより室温に近いことが好ましい。各領域A1,A2をスパッタ法によって成膜する際、酸化物半導体層12は大気中に暴露されることなく連続して成膜されることが好ましい。酸化物半導体層12を大気に曝さずに成膜することにより、各領域A1,A2の間の不純物の混入を防ぐことが出来、結果として、より優れたトランジスタ特性を得ることができる。また、成膜工程数を削減できるため、製造コストも低減できる。なお、本実施形態においては、ボトムゲート型の薄膜トランジスタ1の製造時には、酸化物半導体層12は、第1の領域A1、第2の領域A2の順に成膜し、図2に示すトップゲート型の薄膜トランジスタ2の製造時には第2の領域A2、第1の領域A1の順に成膜すればよい。なお、酸化物半導体層12のキャリア濃度の制御は、第1の領域A1、第2の領域A2の組成変調によって行う他、成膜時の酸素分圧制御によっても行うことができる。酸化物半導体層12中の酸素濃度の制御は、具体的には第1の領域A1及び第2の領域A2における成膜時の酸素分圧をそれぞれ制御することによって行うことができる。例えば、酸化物半導体層12をスパッタ成膜する際、成膜室内を第1の酸素分圧/アルゴン分圧比として第1の領域A1を成膜し、成膜室内を第2の酸素分圧/アルゴン分圧比として第2の領域A2を成膜する。成膜時の酸素分圧を高めれば、キャリア濃度を低減させることができ、それに伴ってオフ電流の低減が期待できる。一方、成膜時の酸素分圧を低くすれば、キャリア濃度を増大させることができ、それに伴って電界効果移動度の増大が期待できる。また、第1の領域A1を成膜中及び/又は成膜した後に、第1の領域A1の成膜面に酸素ラジカルを照射するか、オゾン雰囲気中にて第1の領域A1の成膜面に紫外線を照射することによっても膜の酸化を促進し、第1の領域中の酸素欠損量を低減させることが可能である。また、第1の領域A1及び第2の領域A2からなる酸化物半導体層12のZnの一部を、よりバンドギャップの広がる元素イオンをドーピングすることによって、光学バンドギャップ増大に伴う光照射安定性を付与することができる。具体的には、Mgをドーピングすることにより膜のバンドギャップを大きくすることが可能である。例えば、第1の領域A1と第2の領域A2にそれぞれMgをドープすることで、In、Ga、Znのみの組成比を制御した系に比べて、積層膜のバンドプロファイルを保ったままバンドギャップの増大が可能である。例えば、有機エレクトロルミネッセンス有機ELに用いられる青色発光層はλ=450nm程度にピークを持つブロードな発光を示すことから、仮にIGZO膜の光学バンドギャップが比較的狭く、その領域に光学吸収を持つ場合には、トランジスタの閾値シフトが起こり易い。従って、特に有機EL駆動用に用いられる薄膜トランジスタとしては、活性層に用いる材料のバンドギャップが、より大きいことが好ましい。また、第1の領域A1及び第2の領域A2のキャリア密度はカチオンドーピングによっても任意に制御することができる。キャリア密度を増やしたい際には、相対的に価数の大きなカチオンになりやすい材料例えばTi、Zr、Hf、Ta等をドーピングすればよい。但し、価数の大きいカチオンをドーピングする場合は、酸化物半導体膜の構成元素数が増えるため、成膜プロセスの単純化、低コスト化の面で、酸素濃度酸素欠損量によりキャリア密度を制御することが好ましい。また、300°C以下の温度で成膜が可能であるという点から、酸化物半導体層12は非晶質であることが好ましい。例えば、非晶質のIGZO膜は基板温度200°C以下で成膜可能である。酸化物半導体層が非晶質であるかどうかは、X線回折測定により確認することができる。すなわち、X線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その酸化物半導体層は非晶質であると判断することができる。さらに、酸化物半導体層12の形成後にアニール処理を施してもよい。アニールの際の雰囲気は膜に応じて任意に選択することが可能であり、アニール温度は基板11に応じて任意に選択してもよいが、フレキシブル基板を用いる場合にはより低温例えば200°C以下でアニールすることが好ましい。一方、ガラス基板等の高い耐熱性を有する基板を用いる場合には、500°C近い高温でアニール処理を施してもよい。また、オーミックコンタクトの形成という点から、第1の領域及び第2の領域を成膜した後、300°C以上の温度でポストアニール処理を行うことが好ましい。図5は、Ga/InGa=0.75のIGZO膜とGa/InGa=0.25のIGZO膜を5層積層した積層膜の断面STEM像であり、同図Aは、積層直後アニール処理前、同図Bはアニール温度が600°Cで処理したものを示す。図5から、IGZO膜の積層構造において、600°Cでアニール処理されても積層構造を維持していることが確認できる。第1の領域A1と第2の領域A2が積層された酸化物半導体膜は、ゲート絶縁膜15を介してゲート電極16に対向配置されるようにパターンニングして酸化物半導体層12を形成する。パターンニングは例えばフォトリソグラフィー及びエッチングにより行うことができる。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、又は燐酸、硝酸及び酢酸の混合液等の酸溶液によりエッチングすることによりパターンを形成する。ソース電極及びドレイン電極の形成酸化物半導体層12を形成した後、酸化物半導体層12の上にソースドレイン電極13,14を形成するための金属膜を形成する。ソース電極13及びドレイン電極14はいずれも、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。例えば金属膜をエッチング又はリフトオフ法により所定の形状にパターンニングし、ソース電極13及びドレイン電極14を形成する。この際、ソースドレイン電極13,14これらの電極13,14に接続する配線不図示を同時にパターンニングすることが好ましい。以上の手順により、図1に示す薄膜トランジスタ1を作製することができる。本発明の薄膜トランジスタは、高移動度とノーマリーオフが両立したものであり、種々のデバイスに適用することができる。本発明の薄膜トランジスタを用いた本発明の表示装置及びセンサーは、いずれも低い消費電力により良好な特性を示す。なお、ここで言う特性とは、表示装置の場合には表示特性、センサーの場合には感度特性である。<液晶表示装置>図6に、本発明の薄膜トランジスタを備えた表示装置の一実施形態である液晶表示装置について、その一部分の概略断面図を示し、図7にその電気配線の概略構成図を示す。図6に示すように、本実施形態の液晶表示装置5は、図2に示したトップゲート-ボトムコンタクト型の薄膜トランジスタ2と、薄膜トランジスタ2のパッシベーション層54で保護されたゲート電極16上に画素下部電極55及びその対向上部電極56で挟まれた液晶層57と、各画素に対応させて異なる色を発色させるためのRGBカラーフィルタ58とを備え、TFT2の基板11側及びカラーフィルタ58上にそれぞれ偏光板59a、59bを備えた構成である。また、図7に示すように、本実施形態の液晶表示装置5は、互いに平行な複数のゲート配線51と、該ゲート配線51と交差する、互いに平行なデータ配線52とを備えている。ここでゲート配線51とデータ配線52は電気的に絶縁されている。ゲート配線51とデータ配線52との交差部付近に、薄膜トランジスタ2が備えられている。薄膜トランジスタ2のゲート電極16はゲート配線51に接続されており、薄膜トランジスタ2のソース電極13はデータ配線52に接続されている。また、薄膜トランジスタ2のドレイン電極14はゲート絶縁膜15に設けられたコンタクトホール19を介してコンタクトホール19に導電体が埋め込まれて画素下部電極55に電気的に接続されている。この画素下部電極55は、接地された対向電極56とともにコンデンサ53を構成している。図6に示した本実施形態の液晶装置においては、トップゲート型の薄膜トランジスタを備えるものとしたが、本発明の表示装置である液晶装置において用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。本発明の薄膜トランジスタは高い移動度を有するため、液晶表示装置において高精細、高速応答、高コントラスト等の高品位表示が可能となり、大画面化にも適している。また、特に活性層酸化物半導体層12が非晶質である場合には素子特性のバラツキを抑えることができ、大画面でムラのない優れた表示品位が実現される。しかも特性シフトが少ないため、ゲート電圧を低減でき、ひいては表示装置の消費電力を低減できる。また、本発明によると、活性層を構成する第1の領域A1及び第2の領域A2は、低温例えば200°C以下での成膜が可能な非晶質膜を用いて形成することができるため、基板としては樹脂基板プラスチック基板を用いることができる。従って、本発明によれば、表示品質に優れ、フレキシブルな液晶表示装置を提供することもできる。<有機EL表示装置>本発明のTFTを備えた表示装置の一実施形態として、アクティブマトリックス方式の有機EL表示装置について、図8にその一部分の概略断面図を示し、図9に電気配線の概略構成図を示す。有機EL表示装置の駆動方式には、単純マトリックス方式とアクティブマトリックス方式の2種類がある。単純マトリックス方式は低コストで作製できるメリットがあるが、走査線を1本ずつ選択して画素を発光させることから、走査線数と走査線あたりの発光時間は反比例する。そのため高精細化、大画面化が困難となっている。アクティブマトリックス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。本実施形態のアクティブマトリックス方式の有機EL表示装置6は、トップゲート-トップコンタクト型の薄膜トランジスタが、パッシベーション層61aを備えた基板60上に、駆動用TFT2a及びスイッチング用TFT2bとしてそれぞれ備えられている。薄膜トランジスタ2a,2b上には下部電極62及び上部電極63に挟まれた有機発光層64からなる有機発光素子65を備え、上面もパッシベーション層61bにより保護された構成となっている。また、図8に示すように、本実施形態の有機EL表示装置6は、互いに平行な複数のゲート配線66と、該ゲート配線66と交差する、互いに平行なデータ配線67及び駆動配線68とを備えている。ここでゲート配線66とデータ配線67、駆動配線68とは電気的に絶縁されている。スイッチング用薄膜トランジスタ2bのゲート電極16aは、ゲート配線66に接続されており、スイッチング用薄膜トランジスタ2bのソース電極13bはデータ配線67に接続されている。また、スイッチング用薄膜トランジスタ2bのドレイン電極14bは駆動用薄膜トランジスタ2aのゲート電極16aに接続されるとともに、コンデンサ69を用いることで駆動用薄膜トランジスタ2aをオン状態に保つ。駆動用薄膜トランジスタ2aのソース電極13aは駆動配線68に接続され、ドレイン電極14aは有機EL発光素子65に接続される。図8に示した本実施形態の有機EL装置においても、トップゲート型の薄膜トランジスタ2a,2bを備えるものとしたが、本発明の表示装置である有機EL装置において用いられる薄膜トランジスタは、トップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。本発明の薄膜トランジスタは高い移動度を有するため、低消費電力で且つ高品位な表示が可能となる。また、本発明によると、活性層を構成する第1の領域A1及び第2の領域A2は、低温例えば200°C以下での成膜が可能な非晶質膜を用いて形成することができるため、基板として樹脂基板プラスチック基板を用いることができる。従って、本発明によれば、表示品質に優れフレキシブルな有機EL表示装置を提供することができる。なお、図8に示した有機EL表示装置において、上部電極63を透明電極としてトップエミッション型としてもよいし、下部電極62及びTFT2a,2bの各電極を透明電極とすることによりボトムエミッション型としてもよい。<X線センサー>図10に、本発明のセンサーの一実施形態であるX線センサーについて、その一部分の概略断面図を示し、図11にその電気配線の概略構成図を示す。本実施形態のX線センサー7は基板11上に形成された薄膜トランジスタ2及びキャパシタ70と、キャパシタ70上に形成された電荷収集用電極71と、X線変換層72と、上部電極73とを備えて構成される。薄膜トランジスタ2上にはパッシベーション膜75が設けられている。キャパシタ70はキャパシタ用下部電極76とキャパシタ用上部電極77とで絶縁膜78を挟んだ構造となっている。キャパシタ用上部電極77は絶縁膜78に設けられたコンタクトホール79を介し、薄膜トランジスタ2のソース電極13及びドレイン電極14のいずれか一方図10においてはドレイン電極14と接続されている。電荷収集用電極71は、キャパシタ70におけるキャパシタ用上部電極77上に設けられており、キャパシタ用上部電極77に接している。X線変換層72はアモルファスセレンからなる層であり、薄膜トランジスタ2及びキャパシタ70を覆うように設けられている。上部電極73はX線変換層72上に設けられており、X線変換層72に接している。図11に示すように、本実施形態のX線センサー7は、互いに平行な複数のゲート配線81と、ゲート配線81と交差する、互いに平行な複数のデータ配線82とを備えている。ここでゲート配線81とデータ配線82は電気的に絶縁されている。ゲート配線81とデータ配線82との交差部付近に、薄膜トランジスタ2が備えられている。薄膜トランジスタ2のゲート電極16は、ゲート配線81に接続されており、薄膜トランジスタ2のソース電極13はデータ配線82に接続されている。また、薄膜トランジスタ2のドレイン電極14は電荷収集用電極71に接続されており、さらにこの電荷収集用電極71は、接地された対向電極76とともにキャパシタ70を構成している。本構成のX線センサー7において、X線は図10中、上部上部電極73側から照射され、X線変換層72で電子-正孔対を生成する。このX線変換層72に上部電極73によって高電界を印加しておくことにより、生成した電荷はキャパシタ70に蓄積され、薄膜トランジスタ2を順次走査することによって読み出される。本発明のX線センサーは、オン電流が高く、信頼性に優れた薄膜トランジスタ2を備えるため、S/Nが高く、感度特性に優れているため、X線デジタル撮影装置に用いた場合に広ダイナミックレンジの画像が得られる。特に本発明のX線デジタル撮影装置は、静止画撮影のみ可能なものではなく、動画による透視と静止画の撮影が1台で行えるX線デジタル撮影装置に用いるのが好適である。さらに薄膜トランジスタ2における活性層を構成する第1の領域A1及び第2の領域A2が非晶質である場合には均一性に優れた画像が得られる。なお、図10に示した本実施形態のX線センサーにおいては、トップゲート型の薄膜トランジスタを備えるものとしたが、本発明のセンサーにおいて用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。以下に実験例を説明するが、本発明はこれら実施例により何ら限定されるものではない。本発明者らは、本発明の薄膜トランジスタにおいて、酸化物半導体層を構成する第1の領域A1及び第2の領域について、特定の組成範囲において高移動度且つ、低オフ電流の素子が作製可能であることを以下の実験を行い実証した。<TFT特性の第1の領域組成依存性>まず、以下の様なボトムゲート、トップコンタクト型の薄膜トランジスタを実施例1~8及び比較例1~4として作製した。基板として、SiO2の酸化膜厚さ:100nmが表面上に形成され、高濃度ドープされたp型シリコン基板三菱マテリアル社製を用いた。酸化物半導体層は、まず第1の領域として、InaGabZncOd,a>0,b>0,c>0,d>0,abc=1を5nmの厚さにスパッタ成膜した。ここでは組成を以下の表2のように変調した。一方、第2の領域A2としては、InpGaqZnrOsp>0,q>0,r>0,s>0、q/pq=0.750で表されるIGZO膜を50nmの厚さにスパッタ成膜した。酸化物半導体層は各領域間で大気中に暴露することなく連続して成膜を行った。各領域のスパッタは、第1、第2の領域においてはIn2O3ターゲット、Ga2O3ターゲット、ZnOターゲットを用いた3元共スパッタを用いて行った。各領域の膜厚調整は成膜時間の調整にて行った。第1の領域の組成と、TFTの特性を以下の表2に示す。また、第1の領域における成膜条件は実施例1~8、比較例1~4で共通であり以下の通りである。第1の領域のスパッタ条件到達真空度;6×10-6Pa成膜圧力;4.4×10-1Pa成膜温度;室温酸素/アルゴン分圧;0.067また、第2の領域のスパッタ条件は以下の通りであり、上記実施例1~8及び比較例1~4について共通である。第2の領域のスパッタ条件到達真空度;6×10-6Pa成膜圧力;4.4×10-1Pa成膜温度;室温酸素分圧/アルゴン分圧;0.067In2O3、Ga2O3、ZnOターゲットの投入電力比;19.3:70.0:14.5スパッタによる前記2種類の酸化物半導体膜の積層後、メタルマスクを介した真空蒸着法により、Ti10nm/Au40nmから成る電極層を積層膜上に形成した。電極層形成後、300°C、酸素分圧100の雰囲気下でポストアニール処理を行った。以上により、チャネル長180μm、チャネル幅1mmのボトムゲート型薄膜トランジスタとして下記表2に示す実施例1~8及び比較例1~4の薄膜トランジスタを得た。作製した上記実施例1~8及び比較例1~4について、半導体パラメータアナライザー4156Cアジレントテクノロジー社製を用い、トランジスタ特性Vg-Id特性及び移動度μの測定を行った。Vg-Id特性の測定は、ドレイン電圧Vdを10Vに固定し、ゲート電圧Vgを-30V~30Vの範囲内で掃引し、各ゲート電圧Vgにおけるドレイン電流Idを測定することにて行った。オフ電流Ioffは、Vg-Id特性においてVg=0Vにおける電流値で定義した。また、移動度は、ドレイン電圧Vdを1Vに固定した状態でゲート電圧Vgを-30V~30Vの範囲内で掃引して得た、線形領域でのVg-Id特性から線形移動度を算出して記している。測定結果のうち代表的なVg-Idカーブ実施例1、比較例1、3を図12に示した。また、第1の領域の組成を変調した場合の特性についてまとめたものが、図13及び図14の三元相図である。図13の領域において、三角形で囲まれた領域Bに組成範囲があれば、ノーマリーオフと、30cm2/Vs超の高移動度を両立できる。この領域は、b≦17a/23-28/115,b≧3a/37,b≦-9a28/5但しabc=1とするで表される組成範囲に相当する。第1の領域組成が、図14の領域Aで表される領域内にある実施例1ではノーマリーオフで且つ、μ=42.8cm2/Vsの高移動度が得られている。一方、、実施例1よりも特にIn含有量を増大させた、比較例1~4ではキャリア濃度が過剰となり、高い移動度は得られるものの、ノーマリーオフ駆動が困難になる。実施例1~8、比較例1~4について下記表2に、第1の領域の組成比のほか、移動度、オフ電流の結果をまとめて示した。第2の領域の組成、成膜条件が同一の場合、トランジスタ特性は第1の領域の組成に大きく依存することが分かった。特に、b≦17a/23-28/115,b≧3a/37,b≦-9a28/5但しabc=1とするの範囲において、30cm2/Vs超の電界効果移動度と、ノーマリーオフId=1E-9、Vg=0V特性が両立することが明らかとなった。<TFT特性のIGZO層組成依存性>第2の領域の組成によってどのようにTFT特性が変化するか評価するため、以下の様なボトムゲート、トップコンタクト型の薄膜トランジスタを実施例9~13、比較例5、6として作製した。基本的なトランジスタの作製方法は実施例1と同様で第1の領域はIGZOa:b:c=37/60:3/60:20/60で固定し、第2の領域の組成のみを以下の表3のように変調した。第2の領域の成膜条件は、到達真空度、成膜圧力、成膜温度、酸素/アルゴン分圧は共通で、それぞれ、6×10-6Pa、4.4×10-1Pa、室温、0.067であり、カチオン組成比を以下の表3の通り変調して成膜を行った。成膜後、以下の条件でアニールを行った。ポストアニール条件アニール温度:300°Cアニール時間:1時間アニール雰囲気:酸素分圧100移動度、オフ電流を測定し、下記表3に示した。表3より、第2の領域がp=0、q/pq>0.875である比較例5の場合には、TFT動作しないことが分かる。これは、ソースドレイン電極と第2の領域の接触抵抗が増大したためであると考えられ、q/pq>0.875である場合には、高移動度のTFTを作製することが困難であることが分かる第2の領域の成膜時の酸素分圧を制御することで動作するTFTの作製は可能。従って、第1の領域の組成を同一のものとした場合、第2の領域におけるq/pqは、0.875以下であることが望ましいことがわかった。一方、q/pqを減少させていき、q/pq=0.250とした場合比較例6には閾値が大きくマイナスシフトし、オフ電流が大きく増大している様子が分かる。このようなオフ電流増大の要因としては、In含有率を増大させたことで第2の領域のキャリア濃度が相対的に高くなる事、電子親和力も比較的高くなること、が挙げられる。この時、第1の領域から第2の領域へのキャリア流入や、あるいは第2の領域中に伝導キャリアパスが生じると考えられ、大きく負のゲートバイアスを印加しないとピンチオフが困難になる。そのため、高移動度且つ、オフ電流の低いトランジスタを作製するためには、q/pq>0.250であることが必要である。従って、第1の領域の組成を同一のものとした場合には、第2の領域の組成を0.250<q/pq≦0.875とすると高移動度を保ちつつ、オフ電流の低いTFTを作製可能である。<TFT特性のIGZO層膜厚依存性>続いて、次に以下の様なボトムゲート、トップコンタクト型の薄膜トランジスタを実施例15~17として作製した。基本的な組成構成は実施例1と同様であるが、第1の領域の組成をIGZO1.85:0.15:1,実施例1と同じ組成にし、第2の領域の組成をIGZO0.5:1.5:1に固定した。第2の領域の膜厚を10nm,30nm,50nm,70nmと変化させ、第2の領域の膜厚がどのようにTFT特性に影響を与えるか評価した。トランジスタの構成とTFT特性を以下表4に示す。表4に示すように、いずれも高移動度、低オフ電流となっているが、第2の領域の膜厚が10nm以下の場合には移動度は高くなるものの、S値が悪化し、オフ電流が増大する傾向にあることが分かった。一方で、第2の領域の膜厚が30nm以上であれば、S値は良好でありオフ電流の低減が期待できる。従って、第1の領域の組成が同一の場合、第2の領域の膜厚は10nm超、できれば30nm以上であることが望ましい。また、第2の領域の膜厚が70nm以上であると移動度の若干の低下が見られることから、第2の領域の膜厚は70nm未満であることが更には望ましい。なお、前述の本実施例1~8では、第2の領域の膜厚は50nmであるが、いずれも高移動度とノーマリーオフを両立しており、S値も良好0.5V/decade以下である。本実施例1~8では第1の領域の組成が大きく異なるが、このことは第1の領域の組成が異なっても、上記傾向が適用可能であることを示唆している。従って、第1の領域組成を固定した場合、第2の領域の膜厚は10nm超、70nm未満であることが望ましいことが分かった。<トランジスタの駆動安定性>次に、実施例1のトランジスタについて、定電圧の継続印加による駆動安定性評価を行った。比較例として、実施例2と同様の作製法を用い、活性層部位のみをIGZOIn:Ga:Zn=1:1:1単膜膜厚50nmとした一般的なIGZO-TFT比較例7と、実施例1と同様の構成で第1の領域のみをIZOIn:Zn=1:1とした積層TFT比較例8を作製した。定電圧ストレスとして、Vg=15V,Vd=10Vを継続印加し、一定の時間が経過した後、Vgを掃引してVg-Id特性を評価し、Vg-Id特性の評価が終わった後に再び定電圧ストレスを継続印加した。ストレス時間に対する閾値のシフト量ΔVthを図15に示す。また、図15のΔVthのストレス時間依存性のデータ点から指数近似を用いて外挿し、108秒後の閾値シフト量を算出したものを表5に示す。ここではΔVth評価の際のVthは、Vg-Id曲線と規格化電流値W/L×10-9Aの交点から算出した。表5に実施例1、比較例7、8の電界効果移動度とΔVthについて示す。図15より、本発明のトランジスタは従来のIGZO-TFTと比較して、継続駆動に対する安定性が極めて高いことが明らかとなった。また、表5に示すように、特に電流パスとなる第1の領域においてIZOを用いた場合よりも、本実施例のようにIGZOを用いた場合の方が、駆動時の電圧印加ストレスに対する安定性が高くなる。本発明のトランジスタを用いることで電界効果移動度は従来のIGZO-TFTの2倍以上を実現しつつ、継続駆動に対する安定性も一桁以上向上していることが分かる。<TFT特性のアニール温度依存性>実施例1と同じ条件で第1の領域を形成した後、カチオン組成比を以下の表6の通り変調して成膜を行った。第2の領域の成膜条件は、到達真空度、成膜圧力、成膜温度、酸素/アルゴン分圧は共通で、それぞれ、6×10-6Pa、4.4×10-1Pa、室温、0.067である。成膜後、以下の条件でアニールを行った。ポストアニール条件アニール温度:400°Cアニール時間:1時間アニール雰囲気:大気移動度、オフ電流を測定し、下記表6に示した。表6に示すように、400°Cでアニールした場合でも、q/pq>0.250であれば、オフ電流が1E-9A以下となった。以上において説明した本発明の薄膜トランジスタの用途は特に限定されるものではないが、本発明の薄膜トランジスタは、例えば電気光学装置としての表示装置例えば液晶表示装置、有機ELElectroLuminescence表示装置、無機EL表示装置等における駆動素子として好適である。さらに、本発明の薄膜トランジスタは、樹脂基板を用いた低温プロセスで作製可能なフレキシブルディスプレイ等のデバイス、CCDChargeCoupledDevice、CMOSComplementaryMetalOxideSemiconductor等のイメージセンサー、X線センサー等の各種センサー、MEMSMicroElectroMechanicalSystem等、種々の電子デバイスにおける駆動素子駆動回路として、好適に用いられるものである。"