"第1の方向に平行に配置された走査電極及び維持電極の組からなる表示電極を有する前面板と、前記表示電極と交わる第2の方向に平行に配置され、誘電体層に覆われた書き込み電極を有する背面板とが対向配置されて画面を構成するプラズマディスプレイパネルであって、前記書き込み電極は、複数の電極が前記誘電体層を挟んで重なり合う多層構造を有するとともに、各層の電極が、他層の電極に覆われずに最上層となる領域を有することを特徴とするプラズマディスプレイパネル。前記書き込み電極は、最下層にある第1層書き込み電極よりも上層にある電極は、上層に移動するにつれて長さが短くなることを特徴とする請求項1に記載のプラズマディスプレイパネル。前記多層構造は二層構造であり、前記走査電極と前記各層の電極の最上層となる部分との間の静電容量が、全領域で等しくなるように前記複数枚の電極の面積が定められたことを特徴とする請求項2に記載のプラズマディスプレイパネル。前記書き込み電極は、2つに分割されているとともに、前記背面板の対向する2辺から中央に向かって延びるように設けられたことを特徴とする請求項3に記載のプラズマディスプレイパネル。請求項1乃至4のいずれか一項に記載のプラズマディスプレイパネルと、該プラズマディスプレイパネルの選択された走査電極にスキャンパルスを印加する走査駆動回路と、該プラズマディスプレイパネルの書き込み電極にデータパルスを印加する書き込み駆動回路と、該走査駆動回路及び該書き込み駆動回路を同期制御し、前記スキャンパルスを印加する前記走査電極を選択して前記スキャンパルスを印加させるともに、前記書き込み電極にもデータパルスを印加させ、前記走査電極と前記書き込み電極の交差点に存在する放電セルに書き込み放電を発生させる制御回路とを有し、該制御回路は、前記書き込み電極の積層数が異なる複数の領域に対して、同時に前記書き込み放電を発生させることを特徴とするプラズマディスプレイ装置。請求項1乃至4のいずれか一項に記載のプラズマディスプレイパネルの駆動方法であって、積層数が異なる複数の領域にある前記書き込み電極に同時にデータパルスを印加するとともに、該複数の領域内の前記書き込み電極と対向する走査電極に同時にスキャンパルスを印加し、該複数の領域で同時に書き込み放電を発生させることを特徴とするプラズマディスプレイパネルの駆動方法。しかしながら、上述のように単純なサブフィールド駆動法には、偽輪郭と呼ばれる画質劣化の問題があるため、通常は発光回数の多いサブフィールドを分割した構成が用いられる例えば、非特許文献1参照。例えば、サブフィールド数を10として256階調の表示を行う場合、各サブフィールドの発光回数の比を1:2:4:8:16:32:32:32:64:64のように、サブフィールド数を増やして発光重心が大きく変化しない重み付けをするように分割すれば、偽輪郭の主たる原因である発光回数の大きなサブフィールドがなくなり、画質劣化が抑制される。しかしこの場合、アドレス期間に要する時間は8.5ミリ秒程度となるため、表示期間とセットアップなどに掛けられる時間は8ミリ秒程度まで減少する。このように、サブフィールド駆動法を用いた映像表示を用いるに際しては、階調数や走査線数が増加すると、表示期間に掛けられる時間が減少し、輝度の低下などが問題になる。例えば、近年盛んに開発が進んでいるフィールドシーケンシャル方式の立体テレビでは、右目用と左目用の映像を時間方向に分割して表示するため、フィールド数が2倍に増加し、サブフィールド数が10の場合のアドレス期間に要する時間が17.28ミリ秒となり、そのままでは映像表示が不可能になる。更に、近年においては、ハイビジョンを越える高精細映像フォーマットも提案されており、例えばスーパーハイビジョンでは、7680×4320画素の超高精細映像が規格化されている例えば、非特許文献2参照。かかる超高精細映像をサブフィールド駆動法で表示するには、アドレス期間Taに要する時間が34.56ミリ秒となり、フレームレート60Hzでの映像表示が不可能となる。図3は、アドレス期間を短縮するために、従来提案されたプラズマディスプレイパネルのパネル構造を示した図である。短縮化が要求されるアドレス期間Taの問題に対し、図3に示すように、書込み電極をパネル上下で2分割し、パネル上部領域と下部領域それぞれの書込み電極161、162を上下に取り出したPDPが提案されている。図3に示されたパネル構造のPDPによれば、回路点数は増加するものの、パネル上下の各々において、書き込み対象となる走査ライン上にある放電セルに対して同時に書込み放電を行うことが可能となり、パネル全体では、2ライン同時にデータ転送を行うことができる。しかしながら、このような構成を採用しても、走査線数4320本のパネルにおけるアドレス期間Taの所要時間は17.28ミリ秒となるため、サブフィールド数を減少させる等の更なる措置が必要になる。このような課題に対しては、サブフィールド数や階調数を高めるための技術が応用可能である。例えば、隔壁を斜めに配置して偶数ラインと奇数ラインを分割し、それぞれの書込み電極に接続された放電セルへのデータ転送を同時に行う新しいパネル構造が提案されている例えば、特許文献2参照。しかしながら、特許文献2に記載の方法は、市松状に不灯セルを作ることと等価であるため高精細化が難しいという問題があった。一方、書込み電極構成や配置による改善手法も提案されており、縦方向1カラムに対して複数本の電力供給ラインを配置し、放電セルの書込み電極をいずれかの電力供給ラインに接続することで、電力供給ラインの数だけ同時にデータ転送を行う構成のPDPが提案されている例えば、特許文献3参照。しかしながら、かかる特許文献3に記載の構成では、上述の特許文献2に記載されたPDPと同様に、高精細化に困難を生じるという問題があった。あるいは、電力供給ラインの配置も変更して高精細化への問題を軽減した方法の提案もなされている例えば、特許文献4参照。しかしながら、かかる特許文献4に記載の方法では、電力供給ラインと書込み電極の接続部に余分な接触抵抗が発生するため信号波形に歪みが生じ、パネル全域で均一なデータ書込みを行うことが困難となり、映像表示品質が低下するという問題があった。これは、画素に供給される信号波形が歪んだ結果、書込み放電後に走査電極上へ蓄積される壁電荷にばらつきが生じ、続く表示期間における放電条件がパネル全体で一様にならないことが原因である。また、電極ラインを長くすると波形歪みは大きくなることが知られている例えば、特許文献5参照。この傾向は大画面パネルで顕著なため、特許文献2~4で示したような改善手法を大画面高精細パネルへ適用することは難しいと言える。そこで、本発明は、アドレス期間を短縮し、大画面高精細PDPに適用可能なプラズマディスプレイパネル、プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法を提供することを目的とする。上記目的を達成するため、本発明の一態様に係るプラズマディスプレイパネルは、第1の方向に平行に配置された走査電極及び維持電極の組からなる表示電極を有する前面板と、前記表示電極と交わる第2の方向に平行に配置され、誘電体層に覆われた書き込み電極を有する背面板とが対向配置されて画面を構成するプラズマディスプレイパネルであって、前記書き込み電極は、複数の電極が前記誘電体層を挟んで重なり合う多層構造を有するとともに、各層の電極が、他層の電極に覆われずに最上層となる領域を有することを特徴とする。また、前記書き込み電極は、最下層にある第1層書き込み電極よりも上層にある電極は、上層に移動するにつれて長さが短くなる構成を有してもよい。また、前記多層構造は二層構造であり、前記走査電極と前記各層の電極の最上層となる部分との間の静電容量が、全領域で等しくなるように前記複数枚の電極の面積が定められてもよい。また、前記書き込み電極は、2つに分割されているとともに、前記背面板の対向する2辺から中央に向かって延びるように設けられてもよい。また、本発明の他の態様に係るプラズマディスプレイ装置は、前記プラズマディスプレイパネルと、前記プラズマディスプレイパネルの選択された走査電極にスキャンパルスを印加する走査駆動回路と、前記プラズマディスプレイパネルの書き込み電極にデータパルスを印加する書き込み駆動回路と、該走査駆動回路及び該書き込み駆動回路を同期制御し、前記スキャンパルスを印加する前記走査電極を選択して前記スキャンパルスを印加させるともに、前記書き込み電極にもデータパルスを印加させ、前記走査電極と前記書き込み電極の交差点に存在する放電セルに書き込み放電を発生させる制御回路とを有し、該制御回路は、前記書き込み電極の積層数が異なる複数の領域に対して、同時に前記書き込み放電を発生させることを特徴とする。また、本発明の他の態様に係るプラズマディスプレイパネルの駆動方法は、前記プラズマディスプレイパネルの駆動方法であって、積層数が異なる複数の領域にある前記書き込み電極に同時にデータパルスを印加するとともに、該複数の領域内の前記書き込み電極と対向する走査電極に同時にスキャンパルスを印加し、該複数の領域で同時に書き込み放電を発生させることを特徴とする。本発明によれば、サブフィールドにおけるアドレス期間を短縮させ、高精細な画像を表示することができる。以下、図面を参照して、本発明を実施するための形態の説明を行う。図4は、本発明の実施形態に係るプラズマディスプレイパネルの一例を示した構成図である。図4において、本実施形態に係るプラズマディスプレイパネルは、前面板40と、背面板100とを有し、両者が対向配置されてパネル画面を構成する。前面板40は、前面ガラス基板10と、表示電極20と、誘電体層30を有する。ここで、表示電極20は、走査電極Xと、維持電極Yとを有する。また、背面板100は、背面ガラス基板50と、書き込み電極60と、誘電体層70と、隔壁80と、蛍光体層90とを有する。ここで、書き込み電極60は、第1層書き込み電極61と、第2層書き込み電極62とを有する。また、誘電体層70は、第1誘電体層71と、第2誘電体層72とを有する。図4に示すように、本実施形態に係るプラズマディスプレイパネルは、一般的な面放電構造のAC型プラズマディスプレイパネルと同様の前面板40を有する。すなわち、前面ガラス基板10上には、走査電極Xと維持電極Yからなる表示電極20の組がパネルの横方向又は水平方向に平行に多数配置され、かつこれらが誘電体層30及び誘電体保護膜図示せずによって覆われて構成される。なお、走査電極Xと維持電極Yは、対となって表示電極20を構成するため、表示電極対20と呼んでもよい。一方、前面板40と対向する背面板100は、表示電極20と直交する縦方向又は垂直方向に、平行に延在する複数の書き込み電極60を備える。ここで、書き込み電極60は、第1層書き込み電極61と第2層書き込み電極62が重なり合った多重構造又は多層構造を有しており、この点で一般的なプラズマディスプレイパネルと異なっている。図4に示されるように、書き込み電極60は、最下層の第1層書き込み電極61と、第1層書き込み電極61よりも上層に存在する第2層書き込み電極62の二層構造となっている。第1層書き込み電極61は、背面ガラス基板50上に形成された帯状の金属電極であり、従来から用いられている書き込み電極と同様の構成であってもよい。第1層書き込み電極61は、第1誘電体層71に覆われている。また、第1誘電体層71の表面には、第2層書き込み電極62が形成されている。第1層書き込み電極61と第2層書き込み電極62は、第1誘電体層71を介して互いに重なり合う構成を有し、第2層書き込み電極62が第1層書き込み電極61の一部を、第1誘電体層71を介して覆うような構成となっている。また、第2層書き込み電極62は、第2誘電体層72に覆われている。第2誘電体層72の表面上の、平行に隣り合う書き込み電極60同士の間の位置には、隔壁80が形成されている。上述の表示電極20と、書き込み電極60とが平面的に交差する領域には放電セルが形成されるが、隔壁80は、隣接する放電セルを縦方向に仕切る壁を形成している。蛍光体層90は、第2誘電体層72と隔壁80の表面を覆うように形成される。蛍光体層90は、放電セルで放電が発生して紫外線が照射されると励起し、基底状態に戻るときに発光する発光層である。蛍光体層90は、発光する色に応じて形成され、例えば、赤、緑、青の蛍光体層90が順に形成され、3色で1画素を構成する。次に、図5乃至7を用いて、本実施形態に係るプラズマディスプレイパネルの背面板100の構成についてより詳細に説明する。図5は、本実施形態に係るプラズマディスプレイパネルの背面板100の一例を示した拡大構成図である。図5に示すように、本実施形態に係るプラズマディスプレイパネルの背面板100は、背面ガラス基板50の表面上に第1層書き込み電極61が形成され、第1層書き込み電極61の上を第1誘電体層71が覆い、第1誘電体層71の上に第2層書き込み電極62が形成され、第2層書き込み電極62の上を第2誘電体層72が覆った構造となっている。つまり、第1層書き込み電極61と第2層書き込み電極62は、第1誘電体層71を挟んで重なり合った多層構造となっている。また、第2層書き込み電極62は、第1層書き込み電極61の総てに重なり合うのではなく、第1層書き込み電極61よりも短く構成されている。つまり、第2層書き込み電極62が第1層書き込む電極61の上に形成されている領域は、第2層書き込み電極62が最上層となるが、第1層書き込み電極61の上に第2層書き込み電極62が形成されていない領域は、第1層書き込み電極61が最上層となる。このように、本実施形態に係るプラズマディスプレイパネルにおいては、最下層にある第1層書き込み電極61が最上層となる領域を設け、この領域については、第1層書き込み電極61を用いて書き込み放電を行うようにする。一方、第2層書き込み電極62が最上層となっている領域では、第2層書き込み電極62を用いて書き込み放電を行うようにする。このような構成とすることにより、第1層書き込み電極61と第2層書き込み電極62に異なるデータ信号を供給することが可能となり、各々の領域で書き込み放電を同時に行うことが可能となる。ここで、第1層書き込み電極61の幅をW1、第2層書き込み電極62の幅をW2とすると、第1層書き込み電極61の幅W1は、隣接する第1層書き込み電極61とのクリアランスに支障をきたさない範囲で任意に決定できる。なお、第2層書き込み電極62の幅W2の設定方法については、後述する。図6は、本実施形態に係るプラズマディスプレイパネルの一例を示した断面構成図である。図6において、前面板40と背面100とが、間隔110を有して対向配置されている。前面板10は、前面ガラス基板10の下面に走査電極X及び維持電極Yからなる表示電極20が複数本形成され、誘電体層30で覆われている。表示電極20が複数示されていることから、図6は、縦方向においてプラズマディスプレイパネルを切断した断面図を示している。一方、背面板100は、第1層書込み電極61と第2層書込み電極62からなる2層の金属電極を有する領域Aと、第1層書込み電極61のみを有する領域Bに分割され、第1層書き込み電極61及び第2層書き込み電極62の双方が存在する領域Aと、第2層書き込み電極62が存在せず、第1層書き込み電極61のみが存在する領域Bとで断面構成が異なっている。領域Aにおいては、背面ガラス基板50の表面上に第1層書き込み電極61が形成され、その上を第1誘電体層71が覆い、第1誘電体層71上に第2層書き込み電極62が形成され、その上を第2誘電体層72が覆っている。また、領域Bにおいては、第1層書き込み電極61の上を、第1誘電体層71と第2誘電体層72の区別が無い誘電体層70が覆っている。このように、背面板100は、第2層書き込み電極62が存在する領域Aと存在しない領域Bが存在し、書き込み電極60の構造が異なる複数の領域A、Bを備えた構成となっている。ここで、各領域A、Bにおける書込み放電は、領域Aで第2層書込み電極62と走査電極X、領域Bで第1層書込み電極61と走査電極Xの間でそれぞれ発生させるため、領域Aに送るべきデータを第2層書込み電極62に、領域Bに送るべきデータを第1層書込み電極61に送ることで、領域Aと領域Bへ同時にデータ転送することが可能な構成となっている。図7は、本発明の実施形態に係るプラズマディスプレイパネル及びプラズマディスプレイ装置の一例を示した平面構成図である。図7において、本実施形態に係るプラズマディスプレイ装置は、プラズマディスプレイパネル120と、書き込み駆動回路130、131と、走査駆動回路140と、維持駆動回路150と、制御回路160とを備える。プラズマディスプレイパネル120の画面は、縦方向において、上部領域A、上部領域B、下部領域C及び下部領域Dの4つの領域に分割されている。また、プラズマディスプレイパネル120は、横方向に平行に延在する複数の走査電極Xと、走査電極Xに直交する上部領域書き込み電極60U及び下部領域書き込み電極60Lを有する。ここで、上部電極書き込み電極60Uは、上部領域A、Bに配置された書き込み電極であり、下部領域書き込み電極60Lは、下部領域A、Bに配置された書き込み電極である。上部領域A、Bと、下部領域C、Dとは、プラズマディスプレイパネルを縦方向に2分割した領域であり、画面の上下の領域の各々に独立した書き込み電極60U、60Lが設けられている。上部領域書き込み電極60Uは、上部領域第1層書き込み電極61Uと、下部領域第2層書き込み電極62Uとを備える。上部領域第1層書き込み電極61Uは、上部領域A、Bの全領域をカバーする長さを有して構成され、上部領域第2層書き込み電極62Uは、上部領域Aのみをカバーする長さを有して構成されている。これにより、上部領域Aは、上部領域第2層書き込み電極62Uが最上層となるが、上部領域Bは、上部領域第1層書き込み電極61Uが最上層となる。同様に、下部領域書き込み電極60Lも、下部領域第1層書き込み電極61Lと下部領域第2層書き込み電極62Lとを備える。下部領域第1層書き込み電極61Lは下部領域C、Dを総て縦方向に貫く長さを有し、下部領域第2層書き込み電極62Lは、下部領域Cの範囲のみを覆う長さを有する。これにより、下部領域Cは下部領域第2層書き込み電極62Lが最上層となり、下部領域Dは下部領域第1層書き込み電極61Lが最上層となる。書き込み駆動回路130は、上部領域書き込み電極60Uにデータパルスを印加し、上部領域書き込み電極60Uを駆動する上部領域書き込み駆動回路である。また、書き込み駆動回路131は、下部領域書き込み電極60Lにデータパルスを印加し、下部領域書き込み電極60Lを駆動する下部領域書き込み駆動回路である。上部領域A、Bにある上部領域書き込み電極60Uと、下部領域C、Dにある下部領域書き込み電極60Lとを各々独立の書き込み駆動回路130、131で制御することにより、上部領域A、Bと下部領域C、Dとに対し、同時にデータ書き込みを行うことができる。また、上部領域Aは上部第2層書き込み電極62Uと走査電極Xとの間で書き込み放電を行い、上部領域Bは上部第1層書き込み電極61Uと走査電極Xとの間で書き込み放電を行うことができるので、上部領域A、B間でも独立にデータ書き込みを行うことができ、これらの領域間でも同時にデータ書き込みを行うことができる。この点は、下部領域C、Dについても同様であり、下部領域Cについては下部領域第2層書き込み電極62Lと走査電極Xとの間で書き込み放電を行い、下部領域Dについては下部領域第1層書き込み電極61Lと走査電極Xとの間で書き込み放電を独立して行うことができるので、2つの領域で同時にデータ書き込みを行うことができる。つまり、本実施形態に係るプラズマディスプレイパネルにおいては、画面を4つの領域に分割し、4つの領域で同時にデータ書き込みを行うことができるので、書き込み放電に費やす時間を、従来の1/4に短縮することができる。一方、走査電極Xは、画面の横方向に延在して平行に配列され、X1、X2、XNNは自然数と配置される。上部領域A、B及び下部領域C、Dの4つの領域を含む画面全体で、ほぼ均一となるように走査電極Xは配置される。走査電極駆動回路140は、走査電極Xにスキャンパルスを印加し、走査電極Xを駆動する駆動回路である。書き込み放電を行う際には、データ書き込みを行う走査ラインを選択し、選択した走査ラインの走査電極Xにスキャンパルスを印加するとともに、書き込み電極にデータパルスを印加して書き込み放電を行うが、本実施形態に係るプラズマディスプレイ装置においては、上部領域A、B及び下部領域C、Dの4つの各領域から走査ラインを選択し、4本同時にデータ書き込みを行う。よって、走査駆動回路140は、上部領域A、B及び下部領域C、Dの各領域で選択された4本の走査電極Xに同時にスキャンパルスを印加する駆動を行う。図7においては、維持電極Yが示されていないが、実際には、今まで説明した通り、維持電極Yが走査電極Xと対をなして配置され、表示電極20を構成する。なお、維持駆動回路150は、維持電極Yにサステインパルスを印加し、維持電極Yを駆動する駆動回路である。書き込み放電において表示させる画素が選択されたら、走査電極Xと維持放電Yに交互にサステインパルスを印加して、表示放電が行われる。制御回路160は、書き込み駆動回路130、131と、走査駆動回路140と、維持駆動回路150を制御し、所望の放電駆動を行わせる制御手段である。画像信号は、制御回路160でサブフィールド変換され、各駆動回路130、131、140、150をサブフィールド駆動する。制御回路160は、書き込み放電においては、書き込み駆動回路130、131と走査駆動回路140とを同期制御し、データ書き込みを行う走査電極Xと、走査電極Xに対向する書き込み電極60U、60Lにパルスが同時に印加されるように駆動させる。また、表示放電においては、走査電極Xと維持電極Yに交互にパルスが印加されるようにタイミングを制御する。図8は、本発明の実施形態に係るプラズマディスプレイの駆動方法を説明するための駆動電圧波形図である。図8において、図7で示したプラズマディスプレイ装置の構成に対応させて、各電極のアドレス期間Ta及び表示期間Tsにおける駆動電圧波形が示されている。図8に示すように、上部領域第1層書き込み電極61U、上部領域第2層書き込み電極62U、下部領域第1層書き込み電極61L及び下部領域第2層書き込み電極62Lの各々においては、アドレス期間Taでは、データパルスが、スキャンパルス印加のタイミングに合わせて毎回連続的に印加される。各々の書き込み電極61U、62U、61L、62Lは、横方向に複数本並んで存在するため、印加するデータパルスのパターンは毎回異なるが、タイミング的には、データ書き込みのタイミングに合わせて毎回データパルスが供給される。走査電極Xについては、上部領域A、上部領域B、下部領域C及び下部領域Dの各々において、同じタイミングで走査対象となる走査電極Xにスキャンパルスが印加される。例えば、上部領域A、Bと下部領域C、Dが総て均等に4分割されているとすれば、走査電極Xは、各領域においてN/4本含まれていることになる。よって、この場合には、上領域Aの走査電極X1、上部領域Bの走査電極XN/41、下部領域Dの走査電極X2N/41、下部領域Cの走査電極X3N/41に同時に1個目のスキャンパルスが同時に印加され、以下、順次下側の走査電極Xにスキャンパルスが印加されることになる。このように、本実施形態に係るプラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法によれば、上部領域A、Bに属する第1層書込み電極61Uと第2層書込み電極62U、及び下部領域C、Dに属する第1層書込み電極61Lと第2層書込みで電極62Lは、それぞれ独立に制御することが可能である。よって、図8に示すように、異なるパルスを同時に送るとともに、所望のラインに相当する走査電極Xに電圧を印加することにより、パネル全体では4ライン同時に書込み放電を発生させることが可能であるので、アドレス期間Taは通常に比べて1/4に短縮される。次に、図6に戻り、本実施形態に係るプラズマディスプレイパネルの第1層書き込み電極61の幅W1と第2層書き込み電極62の幅W2の設定方法について説明する。図6において、前面板40の走査電極X及び維持電極Yの幅をWs、誘電体層30の厚さをT、比誘電率をεfとし、背面板100の第1層書き込み電極61の幅をW1、第2層書き込み電極62の幅をW2、誘電体層70の厚さをt、比誘電率をεr、第2誘電体層72の厚さをDとする。なお、第1の誘電体層71、第2の誘電体層72は、誘電体層70と比誘電率εrは等しいものとする。そうすると、第1層書込み電極61は、図6に示す厚みt-Dである第1誘電体層71で覆われることになる。ここで、第1誘電体層71の厚さt-Dは、第1層書込み電極61と第2書込み電極62との絶縁に十分な厚さを有するよう設定する。上述のように、誘電体層70の比誘電率はεrであり、前面板40に形成された誘電体層30の比誘電率εfと同じでもよいし、異なっていてもよい。背面板100に形成された誘電体層70の上には、さらに上部領域の上半分図7の上部領域Aに相当及び下部領域の下半分図7の下部領域Cに相当において、それぞれ縦方向に幅W2の金属からなる第2書込み電極62が互いに平行に配置される。第2書込み電極62が形成された領域および形成されない領域は、ともに厚さDの誘電体層70で覆われ、その上に一般的なプラズマディスプレイパネルと同様に隔壁80や蛍光体層90などが形成された構成となっている。ここで、第1層書込み電極61と第2層書込み電極62の幅W1、W2は、領域Aにおける第2層書込み電極62と走査電極X、領域Bにおける第1層書込み電極61と走査電極X、それぞれの間の静電容量が互いに等しくなるように定められることが好ましい。これにより、書込み放電終了後に各領域A、Bの走査電極X表面付近に蓄積される電荷の量が等しくなり、パネル全体での均一な映像表示を達成することができる。具体的には、本実施形態では、書込み電極60と走査電極Xとの間で発生する書き込み放電で生じる走査電極表面の電荷量を、パネル全域画面全体で一定とするために、第1書込み電極61の幅W1と第2書込み電極62の幅W2を下記の1式によって決定する。1式中の等式は、走査電極Xと書込み電極60の間で発生する書込み放電が、直線状の対向放電であることを利用し、2つの電極間の静電容量を放電路に沿って近似計算した結果から導出されるものであり、背面側誘電体層部分における静電容量をパネル全域でなるべく同一とすることに相当する。また、1式における不等号成分は、第2層書き込み電極62の端部形状の効果が静電容量に及ぼす影響が、第1層書き込み電極61による同様の効果よりも強いことにより、例えば高精細パネルや低誘電率材料を用いた場合には、より小さな値を使うことが好ましいことを示している。この結果、パネルの全領域において、書込み放電によって形成される電荷量を一定とすることが可能であり、本実施形態に係るプラズマディスプレイパネルによれば、大画面多画素パネルでの均一な映像表示が可能である。本発明の効果を検証するために、実施例として以下の数値計算実験を行った。なお、本実施例において、今まで説明した構成要素と同様の構成要素については、同一の参照符号を付してその説明を省略する。まず対象とする本実施例に係るプラズマディスプレイパネルは、一般的な面放電構造AC型であり、画面サイズ50インチのハイビジョンディスプレイに相当する大きさの画素R/G/Bの3つのサブピクセルで0.6mm×0.6mmを有する。表1は、本実施例に係るプラズマディスプレイパネルの諸元を示した表である。前面板10及び背面板100の各ガラス基板10、50には各々電極20、60と誘電体層30、70が配置され、表1に示すように、前面側の誘電体層30は厚さTが0.03mmで比誘電率εfが13、背面側の誘電体層70は厚みtが0.05mmで比誘電率εrが13である。電極構成は、表示電極対20の幅Wsが各々0.19mm、第1層書込み電極61の幅W1を0.1mmとし、第2層書き込み電極62は、背面側の誘電体層70の表面から0.02mm深い地点に配置されるため、第2誘電体層72の厚さDは0.02mmとなる。以下の実験では、第2層書込み電極62の幅W2をパラメータとして計算を行った。数値計算実験の実施に際しては、PDPの解析で一般的な多次元流体モデルに基づく放電シミュレーションプログラムを用いた。現在、広く用いられているアドレス放電を再現するために、計算は、走査電極Xと書込み電極60に電位差を与えたときに発生する対向放電を対象に行った。均一性の評価は、時間幅1μs、大きさ250Vの印加パルスで対向放電を発生させ、その結果生じる前面側の誘電体層30表面の電荷密度を計測することにより行った。図9は、本実施例に係るプラズマディスプレイパネルの数値計算実験結果を示した図である。図9において、前面板10の走査電極Xと維持電極Yの配置関係に対応させて上下を反対にした形式で、書き込み放電時における走査電極X上の誘電体層30の表面の電荷密度分布が示されている。また、図9のグラフにおいて、第2層書き込み電極62が存在せずに第1層書き込み電極61のみが存在する領域の電荷密度は曲線EW2=0、第1層書き込み電極61の上に幅W2=0.1mmの第2層書き込み電極62が存在する領域の電荷密度は曲線F、第1層書き込み電極61の上に幅W2=0.07mmの第2層書き込み電極62が存在する領域の電荷密度は曲線G、第1層書き込み電極61の上に幅W2=0.05mmの第2層書き込み電極62が存在する領域の電荷密度は曲線H、第1層書き込み電極61の上に幅W2=0.03mmの第2層書き込み電極62が存在する領域の電荷密度は曲線Jで各々表されている。電荷密度の計算結果は、図9のグラフに示す通り、第2層書込み電極62の存在しない領域において、第1層書込み電極61と走査電極Xとの間で発生した放電によって生ずる電荷密度分布Eに対し、第2層書込み電極62の幅W2が0.1mm、0.07mm、0,05mmと大きい場合には、第2層書込み電極62と走査電極Xとの間で発生した放電で生ずる電荷密度分布F、G、Hは明らかに大きい。ところが、第2層書込み電極62の幅W2が0.03mmの場合には、電荷密度分布Jは電荷密度分布Eとほぼ一致している。つまり、多層構造を有する領域の第2層書き込み電極62による放電の電荷密度が、多重構造を有しない第1層書き込み電極61のみの放電による電荷密度と一致しているので、第2層書き込み電極62の存在する領域が、第1層書き込み電極61のみが存在する領域と同一の静電容量を有することを示しており、本発明の効果を確認できる。ここで、W2=0.03mm、W1=0.1mm、D=0.02mm、t=0.05mmの場合には、W1D/t=0.1×0.02/0.05=0.1×0.4=0.04≧W2となり、確かに1式を満たしている。一方、電荷密度分布F、G、Hの場合のW2≧0.05mmの場合には、1式を満たしていない。このように、1式を満たすように第2層書き込み電極62の幅W2を設定することにより、第2層書き込み電極62をパネルの一部に部分的に設けて、複数領域での同時書き込みを可能としつつも、パネル全域での静電容量を均一に保つことができ、均一で高精細な画像を表示することが可能となる。以上、本発明の好ましい実施形態について詳説したが、本発明は、上述した実施形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。例えば、本実施形態に係るプラズマディスプレイパネルにおいては、書き込み電極を2層構造に積層して構成する例を挙げて説明したが、更に積層数を増加させ、3層構造、4層構造といった多層構造とすることも可能である。具体的には、3層構造の場合には、図7で説明した実施形態において、上部領域及び下部領域を、各々3層の書き込み電極で3つずつの領域に分割し、合計6つの領域で同時書き込みを行うことができる。その際、最上層、中間層、最下層の各層の書き込み電極が、他の層に覆われずに、最上層となる領域を有するように構成すればよい。かかる構成により、3層構造の場合には、更に短時間でアドレス期間を実行することができる。4層構造以上の場合にも、同様の考え方で本発明のプラズマディスプレイパネルを構成することができ、大画面に適した高精細な映像表示を行うことが可能となる。"