半導体基板の表面に複数の凹部を有するトレンチ構造を形成する工程と、前記トレンチ構造を形成した半導体基板を不活性ガス雰囲気又は還元性ガス雰囲気にて熱処理を行うことで、前記複数の凹部の表面部分を閉塞して前記表面部分に半導体層を形成すると共に、内部に空隙を形成する工程と、前記形成した半導体層の表面領域にフォトダイオード及びトランジスタからなる半導体素子部を形成する工程と、前記形成した半導体素子部上に多層構造の配線部を形成する工程と、前記形成した配線部上に支持基板を貼り合わせる工程と、前記空隙を終点検出部として前記半導体基板の裏面から前記空隙が除去される位置まで研削加工により前記半導体基板を薄膜化する工程と、前記研削加工を行った研削面に対して鏡面研磨を行う工程と、を備えることを特徴とする半導体装置の製造方法。前記形成する複数の凹部の各々の前記表面の開口面積は、5μm2以上30μm2以下であり、前記表面からの深さ方向の幅は10μm以上20μm以下であることを特徴とする請求項1に記載の半導体装置の製造方法。前記研削加工は、315以上1500以下の番手の砥粒を有するビトリファイド研削砥石により粗研削を行った後、2000以上の番手の砥粒を有するレジノイドボンド研削砥石により精研削を行い、前記精研削において前記空隙を終点検出部として前記半導体基板を薄膜化することを特徴とする請求項1又は2に記載の半導体装置の製造方法。表面からの深さが少なくとも5μmの半導体層には実質的に結晶欠陥が存在せず、かつ、前記半導体層より内部であるバルク層には、直径10μm以上20μm以下の球状の空隙が前記表面と平行な方向に複数設けられていることを特徴とする半導体基板。しかしながら、特許文献3に記載の技術は、前記終点検出部が半導体装置の製造後も残存するため、その領域には、前記半導体素子部を形成することができず、前記半導体素子部形成領域が縮小するという問題がある。また、前記終点検出部は、前記半導体基板と異なる材料の埋め込み層からなるため、前記半導体素子部の形成時や前記配線部の形成時の熱処理において前記埋め込み層から前記材料が拡散等してしまい、前記半導体素子部の半導体特性に悪影響を及ぼす可能性もある。本発明は、上述の事情に鑑みてなされたものであり、半導体装置製造後も終点検出部が残存することがなく、また、半導体基板と異なる材料の半導体素子部への拡散等の問題もなく、精度よく半導体基板の薄膜化を実現することができる半導体装置の製造方法それに用いられる半導体基板を提供することを目的とする。本発明に係る半導体装置の製造方法は、半導体基板の表面に複数の凹部を有するトレンチ構造を形成する工程と、前記トレンチ構造を形成した半導体基板を不活性ガス雰囲気又は還元性ガス雰囲気にて熱処理を行うことで、前記複数の凹部の表面部分を閉塞して前記表面部分に半導体層を形成すると共に、内部に空隙を形成する工程と、前記形成した半導体層の表面領域にフォトダイオード及びトランジスタからなる半導体素子部を形成する工程と、前記形成した半導体素子部上に多層構造の配線部を形成する工程と、前記形成した配線部上に支持基板を貼り合わせる工程と、前記空隙を終点検出部として前記半導体基板の裏面から前記空隙が除去される位置まで研削加工により前記半導体基板を薄膜化する工程と、前記研削加工を行った研削面に対して鏡面研磨を行う工程と、を備えることを特徴とする。前記形成する複数の凹部の各々の前記表面の開口面積は、5μm2以上30μm2以下であり、前記表面からの深さ方向の幅は10μm以上20μm以下であることが好ましい。前記研削加工は、315以上1500以下の番手の砥粒を有するビトリファイド研削砥石により粗研削を行った後、2000以上の番手の砥粒を有するレジノイドボンド研削砥石により精研削を行い、前記精研削において前記空隙を終点検出部として前記半導体基板を薄膜化することが好ましい。本発明に係る半導体基板は、表面からの深さが少なくとも5μmの半導体層には実質的に結晶欠陥が存在せず、かつ、前記半導体層より内部であるバルク層には、直径10μm以上20μm以下の球状の空隙が前記表面と平行な方向に複数設けられていることを特徴とする。本発明によれば、半導体装置製造後も終点検出部が残存することがなく、また、半導体基板と異なる材料の半導体素子部への拡散等の問題もなく、精度よく半導体基板の薄膜化を実現することができる半導体装置の製造方法それに用いられる半導体基板が提供される。以下、本発明の実施形態について図面等を参照して詳細に説明する。図1から図10は、本発明に係る半導体装置の製造方法の実施形態を説明するための各工程における工程概念図である。本発明の実施形態に係る半導体装置の製造方法は、最初に、図1に示すようなシリコン基板1例えば、直径8インチ、厚さ725μmのシリコンウェーハの表面1aに絶縁膜として厚さ200nm程度のシリコン窒化膜及び厚さ1μm程度のシリコン酸化膜図示せずを堆積し、レジストマスク図示せずを用いて、ドライエッチングにより前記絶縁膜をパターニングした後、前記レジストマスクを除去し、更に、前記絶縁膜をマスクとしてドライエッチングによりシリコン基板1の表面1aに複数の凹部3を形成し、その後、前記絶縁膜を除去する。これによりシリコン基板1の表面1aに複数の凹部3を有するトレンチ構造5を形成する図2参照。次に、前記トレンチ構造5を形成したシリコン基板1を不活性ガス雰囲気好ましくはアルゴンガス又は還元性ガス雰囲気好ましくは水素ガスにて熱処理を行う。これにより、前記複数の凹部3の表面部分を閉塞して前記表面部分に半導体層3aを形成すると共に、内部に空隙3bを形成する図3参照。この際、この空隙3bは球状となる。前記不活性ガス雰囲気又は還元性ガス雰囲気による熱処理は、1100°C以上1300°C以下の最高到達温度で、30分以上2時間以下で熱処理を行うことが好ましい。前記最高到達温度が1100°C未満である場合には、温度が低いため、シリコン基板1の表面1aの原子レベルの再配列が起こりにくくなるため、前記複数の凹部3の表面部分を閉塞して半導体層3aを形成することが難しい場合がある。前記最高到達温度が1300°Cを超える場合には、高温となるため、前記シリコン基板1にスリップ転位が発生する場合がある。前記形成する複数の凹部3の各々の前記表面1aの開口面積L1は、5μm2以上30μm2以下であり、前記表面1aからの深さ方向の幅L2は10μm以上20μm以下であることが好ましい。開口面積L1をこのような範囲とすることで、確実に、前記熱処理において前記複数の凹部3の表面部分を閉塞して半導体層3aを形成することができる。また、幅L2をこのような範囲とすることで、前記熱処理により空隙3bが形成される位置と後に半導体素子部が形成される半導体層3aの表面領域3aaデバイス形成領域:表面1aから深さ2μm以上5μm以下の領域との間に、空隙3bが形成されていない深さ領域幅L3:図4参照を形成することができる。次に、前記形成した半導体層3aの表面領域3aaに周知の半導体プロセスを用いてフォトダイオード及びトランジスタの一部を形成する。すなわち、シリコン基板1の撮像領域に各画素に対応してフォトダイオード7と複数のMOSトランジスタの一部ソースドレイン領域:図示せずを形成し、更に、周辺領域にCMOSトランジスタ9の一部ソースドレイン領域9aを形成する図4参照。これにより前記半導体層3aの表面領域3aaにフォトダイオード及びトランジスタからなる半導体素子部を形成する。次に、前記形成した半導体素子部上に周知の方法により層間絶縁膜11を介して多層構造の配線13を有する配線部15、前記複数のMOSトランジスタの他の一部ゲート領域及び前記CMOSトランジスタ9の他の一部ゲート領域9bを形成する図5参照。次に、前記層間絶縁膜11を介して形成された配線部15上に支持基板17を周知の方法により貼り合わせる図6参照。前記支持基板17は、例えば、直径8インチ、厚さ725μmのシリコンウェーハが用いられる。次に、前記空隙3bを終点検出部として前記半導体基板1の裏面1bから前記空隙3bが除去される位置まで周知の研削加工19を行う。この研削加工19により前記シリコン基板1を薄膜化する図7参照。前記空隙3bを終点として検出する方法は、前記研削加工において使用される研削砥石を回転させる回転ヘッドの負荷電流の変化を検出することで行うことができる。すなわち、研削加工19の際、空隙3bまで研削砥石が到達すると、前記空隙3bがシリコン基板1の裏面1b側に露出することになるが、その際、研削砥石と接触するシリコン基板1の表面積が前記空隙3b分減少することになる。そのため、研削加工19において研削砥石を回転させる回転ヘッドの負荷電流が低下することとなる。その後、研削加工19が継続し前記空隙3bが完全に除去されると研削砥石と接触するシリコン基板1の表面積が増加する前記空隙3bに到達するまでの研削加工の表面積と同じになるため、前記研削砥石を回転させる回転ヘッドの負荷電流が増加する。従って、この回転ヘッドの負荷電流の増加を検出することで、当該研削加工における加工終点を検出することができるため、前記空隙3bが除去される位置図7中P2で研削加工を終了させることができる。前記複数の凹部3は、シリコン基板1の表面1a全体に形成することが好ましい。このような構成とすることで、前述した研削加工における回転ヘッドの負荷電流の増加を検出しやすくなるため好ましい。前記研削加工19は、前記空隙3bが除去される位置図7中P2まで行うことが好ましい。前記研削加工19を、前記空隙3bが残存している位置図7中P2’で終了させる場合には、研削加工後の研削面において前記空隙3bに相当する部分に凹部が残存することとなる。なお、この場合は、前記研削加工の後工程である鏡面研磨後述において、この残存した凹部を除去しつつ、かつ、前記膜膜化したシリコン基板1の膜厚のばらつきを抑える方法を取らなければならず、鏡面研磨における負担が増加する。前記研削加工19は、315以上1500以下の番手の砥粒を有するビトリファイド研削砥石により粗研削を行った後、2000以上の番手の砥粒を有するレジノイドボンド研削砥石により精研削を行い、前記精研削において前記空隙3bを終点検出部として前記シリコン基板1を薄膜化することが好ましい。すなわち、前記空隙3bから例えば10μm厚い位置P1まで前記粗研削を行った後、前記空隙3bが除去される位置P2まで前記精研削を行うことが好ましい。通常、ビトリファイド研削砥石は、セラミックス質のボンディング材を用いて砥粒を結合した研削砥石であり、レジノイドボンド研削砥石は、樹脂質のボンディング材を用いて砥粒を結合した研削砥石である。従って、前記空隙3bによって終点を検出する際、前記研削加工においてシリコン基板1との摩擦係数が高いレジノイドボンド研削砥石を用いることで、前記回転ヘッドの負荷電流の変化を確実に検出することができるため好ましい。次に、前記研削加工19を行った研削面に対して周知の鏡面研磨21を行って、シリコン基板1を例えば500nm以下の薄膜図8中P3まで薄膜化する図8参照。これによって、シリコン基板1が薄膜化された半導体装置を製造することができる図9参照:シリコン基板1は不図示。前記鏡面研磨における研磨取代は、3μm以上5μm以下で行うことが好ましい。このような研磨取代とすることで、前記鏡面研磨におけるウェーハ面内の研磨取代バラツキを抑制することができ、更に、前記研削加工において発生する研削面の破砕層例えば、2000の番手の砥粒による研削で約1μm程度を除去することができるため好ましい。最後に、研磨加工21を行った研磨面に対して周知の方法にてパシベーション膜23となる例えばシリコン窒化膜25及びシリコン酸化膜27を各々積層して形成し、更に、半導体層3aの表面領域3aaの所要位置にパシベーション膜23からパッド開口部を形成して、層間絶縁膜11内の多層構造の配線13と接続する端子部を形成し図示せず、また、パシベーション膜23上のフォトダイオード7に対応した位置にカラーフィルタ29及びチップレンズ31を形成することで半導体装置を製造することができる。本発明は、このような方法により行われるため、半導体装置製造後も終点検出部が残存することがなく、また、半導体基板と異なる材料の半導体素子部への拡散等の問題もなく、精度よく半導体基板の薄膜化を実現することができる。次に、前述した半導体装置の製造方法に用いられる半導体基板について説明する。本発明に係わる半導体基板は、図3で説明した状態の半導体基板であり、表面1aからの深さが少なくとも5μmの半導体層3aには実質的に結晶欠陥が存在せず、かつ、前記半導体層3aより内部であるバルク層3cには、直径10μm以上20μm以下の球状の空隙3bが前記表面1aと平行な方向に複数設けられていることを特徴とする。このような半導体基板を用いることで、前述したような効果を有する半導体装置を製造することができる。前記球状の空隙3bの直径が10μm未満である場合には、空隙3bが小さくなるため、研削加工において終点を検出することができない場合がある。前記直径が20μmを超える場合には、前記半導体基板の強度が低下する恐れがある。以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により限定解釈されるものではない。実施例1直径8インチ、厚さ725μmのシリコンウェーハシリコン基板1を準備し、前記シリコン基板1の表面1a全体に開口面積L1が15μm2であり、深さ方向の幅L2が15μmである複数の凹部3を形成した後、アルゴンガス雰囲気にて、1200°C最高到達温度で、1時間熱処理を行った。この熱処理を行ったシリコン基板1を劈開して、シリコン基板1の表面1a側から前記劈開面をSEM観察したところ、表面1aから深さ10μmまでの領域は、凹部3の表面部分が閉塞した半導体層3aが形成されており、前記表面1aから深さ10μm~15μmの領域には、口径2~2.5μm程度の空隙3bが形成されていることが認められた。次に、図4から図10に示す工程フローにて、半導体装置を製造した。この際、支持基板17としては、直径8インチ、厚さ725μmのシリコンウェーハを用い、研削加工19においては、315の番手の砥粒を有するビトリファイド研削砥石により、前記空隙3bが形成された前記表面1aから深さ10μm~15μmの領域の手前10μmの位置まで粗研削を行った後、2000の番手の砥粒を有するレジノイドボンド研削砥石により、前記レジノイドボンド研削砥石を保持する回転ヘッドの負荷電流の変化を検出して前記空隙3bが除去される前記表面1aから深さ5μmの位置まで精研削を行った。最後に、前記精研削を行った研削面に対して鏡面研磨を行い、前記シリコン基板1を厚さ500nmまで薄膜化させた。前記薄膜化させた膜厚の面内の厚さバラツキをFT-IR株バイオロッド製を用いて、評価したところ、500nm±100nmの厚さバラツキを実現することができた。比較例1前記精研削を前記表面1aから深さ12μmの位置で精研削を終了し前記空隙3bを残存させて、その他は実施例1と同様な方法にて前記シリコン基板1を厚さ500nmまで薄膜化させて半導体装置を製造した。その結果、前記薄膜化させた表面には、複数の凹部が残存していることが認められた。