電極端子を有する半導体素子を搭載可能に構成され、下面に回路基板に実装するための実装用端子を備え、前記電極端子と前記実装用端子との間を接続する信号線、電源線またはグラウンド線からなる配線を備える配線基板を有するインターポーザであって、前記配線の少なくとも一つの配線の近傍に、無電解めっきにより形成されたフェライト膜が前記配線に沿って配置され、前記フェライト膜は、Ni-Zn系フェライトまたはMn-Zn系フェライトの少なくとも一方を有する膜厚1μm~20μmの膜であり、前記フェライト膜と前記配線とが0~50μmの間隔で配置されていることを特徴とするインターポーザ。前記フェライト膜と前記配線との間隔が10μm未満であり、かつ、前記フェライト膜の比抵抗が10Ωcm以上であることを特徴とする請求項1に記載のインターポーザ。前記フェライト膜と前記配線との間隔が10~50μmであり、かつ、前記フェライト膜の比抵抗が10Ωcm未満であることを特徴とする請求項1に記載のインターポーザ。前記フェライト膜は前記配線のうちの互いに隣接する少なくとも2つの配線の上側または下側を覆うように配置され、前記の互いに隣接する配線の間において前記フェライト膜が存在しないスリット状の部分を有することを特徴とする請求項1~3のいすれか1項に記載のインターポーザ。インターポーザにおいて電磁干渉対策を行う場合、特許文献1の方法では、インターポーザと、インターポーザの外部の部品や回路との間の電磁干渉対策としては効果が期待できない。さらに、フェライトはバルク状であるため、インターポーザの薄型化には対応できないという問題があった。また、特許文献2の方法は、主に直流や低い周波数における磁気シールドを対象とした技術であり、金属材料を用いることを想定しているため、高周波の電磁干渉対策としては効果が期待できない。さらに、高周波においてはその磁気シールドにより配線間のクロストークが増大してしまう危険性が高いという問題がある。また、特許文献3の方法は、インダクタを内蔵するインターポーザに関するものであること、および、非磁性の樹脂にフェライト粉末を混ぜたものを用いることを想定しているため磁気特性が劣ることから、電磁ノイズを磁性体の損失特性を利用して吸収する効果は期待できないという問題があった。すなわち、主なノイズ源である半導体パッケージの内部で電磁ノイズを吸収し、半導体パッケージ内の電磁干渉の抑制と、半導体パッケージとその近傍の部品や回路との間の電磁干渉の抑制を同時に実現することは、特許文献1~特許文献3の従来技術では困難である。そこで、本発明の課題は、半導体パッケージの内部で電磁ノイズを吸収し、半導体パッケージ内の電磁干渉、および半導体パッケージとその近傍の部品や回路との間の電磁干渉を抑制することが可能なインターポーザを提供することにある。上記の課題を解決するために、本発明のインターポーザは、電極端子を有する半導体素子を搭載可能に構成され、下面に回路基板に実装するための実装用端子を備え、前記電極端子と前記実装用端子との間を接続する信号線、電源線またはグラウンド線からなる配線を備える配線基板を有するインターポーザであって、前記配線の少なくとも一つの配線の近傍に、無電解めっきにより形成されたフェライト膜が前記配線に沿って配置され、前記フェライト膜は、Ni-Zn系フェライトまたはMn-Zn系フェライトの少なくとも一方を有する膜厚1μm~20μmの膜であり、前記フェライト膜と前記配線とが0~50μmの間隔で配置されていることを特徴とする。ここで、前記フェライト膜と前記配線との間隔が10μm未満であり、かつ、前記フェライト膜の比抵抗が10Ωcm以上であってもよい。また、前記フェライト膜と前記配線との間隔が10~50μmであり、かつ、前記フェライト膜の比抵抗が10Ωcm未満であってもよい。また、前記フェライト膜は前記配線のうちの互いに隣接する少なくとも2つの配線の上側または下側を覆うように配置され、前記の互いに隣接する配線の間において前記フェライト膜が存在しないスリット状の部分を有していてもよい。本発明において、前記フェライト膜と前記配線との間隔が10μmより小さい場合には、前記配線を伝搬する高周波伝導ノイズを効果的に除去し、かつ前記フェライト膜によるクロストーク増加などの悪影響を極力小さくするために、前記フェライト膜の比抵抗が10Ωcm以上であることが望ましい。また、前記フェライト膜と前記配線との間隔が10μm以上である場合には、前記配線を伝搬する高周波伝導ノイズを効果的に除去するためには、前記フェライト膜の比抵抗は10Ωcmより小さいこと、さらに、前記フェライト膜と前記配線との間隔が50μm以下であることが望ましい。前記フェライト膜が互いに隣接する2つの配線の上側または下側を覆うように配置される場合、前記の互いに隣接する配線の間に前記フェライト膜が存在しないスリット状の部分を設けることにより、前記フェライト膜による隣接する配線間のクロストークの増加を小さく抑えることができる。このスリットを設ける場合は、前記フェライト膜の比抵抗は10Ωcmより小さくても良い。スリットを設ける場合、そのスリットの幅は、クロストーク増加を抑えるためには10μm以上であることが望ましく、かつ、伝導ノイズ吸収効果を維持するためには、隣接する配線間の距離の2分の1以下が望ましい。本発明において、前記フェライト膜の比抵抗が10Ωcm以上である場合には、伝導ノイズ抑制効果を最大化するために、前記フェライト膜と前記配線との間隔は小さい方が良い。前記フェライト膜と前記配線とが接していてもよい。前記フェライト膜の比抵抗が10Ωcmより小さい場合には、伝導ノイズ抑制効果を最大化しかつ前記フェライト膜によるクロストーク増加などの悪影響を極力小さくするために、前記フェライト膜と前記配線との間隔は10~30μm程度が望ましい。本発明において、フェライト膜の厚さを1μm以上と規定したのは、十分な伝導ノイズ抑制効果を得るためである。また、フェライト膜の厚さを20μm以下と規定したのは、20μmより大きくなると、インターポーザを構成する基板の厚さが著しく増加してしまうからである。また、本発明においては、フェライト膜を、インターポーザを構成する基板の表面の配線上を覆うように配置すること、基板上の配線下に配置すること、基板の内層に配置すること、または、それらの組み合わせが可能であり、フェライト膜の厚さの合計が1~20μmであれば良い。さらに、フェライト膜をパターン化して、配線に沿うように配線の間に配置することも可能である。本発明において、前記フェライト膜が、信号線、電源線またはグラウンド線からなる配線の少なくとも一つの配線の近傍に配置される、としたのは、本発明で除去しようとする伝導ノイズは信号線、電源線およびグラウンド線のいずれにおいても発生し得るものであり、しかもインターポーザの動作環境により、伝導ノイズを除去すべき配線が異なるためである。前記の動作環境とは、例えばインターポーザを構成する基板の配線レイアウト、基板に搭載される半導体素子のクロック周波数、インターポーザが無線通信機器内に搭載される場合にはその通信周波数などである。本発明においては、全ての配線の近傍に前記フェライト膜を配置することもできるが、インターポーザの動作環境に応じて、マスキングなどの方法により、選択的にフェライト膜を配置しても良い。本発明に用いるフェライト膜は、無電解めっきにより形成されたフェライト膜、すなわちフェライトめっきにより形成されたフェライトめっき薄膜である。フェライトめっきは水溶液プロセスを用いた無電解めっきであり、本発明のインターポーザを構成するプリント配線基板等に直接成膜することができ、熱処理しなくても比較的高い比抵抗と優れた磁気特性を併せ持つ膜が得られる、という特長がある。フェライトめっき薄膜は、高周波数帯域でも高い透磁率を保つため、本発明のように電磁ノイズの発生源である半導体素子に限りなく近い配線上に直接成膜することにより、フェライトめっき薄膜の損失特性により電磁ノイズを効果的に吸収することができる。このように、電磁ノイズの発生源により近い位置でノイズを吸収し、半導体パッケージ内部あるいは電子機器内部での電磁干渉を抑制することができる。したがって、例えば携帯電話端末など無線通信機器においては、その端末内で発生する電磁ノイズにより通信品質が劣化する不具合を解消することができる。また、本発明に用いるフェライト膜の比抵抗が比較的高いので、基板の配線の近傍にフェライト膜を配置することによる悪影響、例えば、電磁ノイズの反射やクロストークの増大、電磁ノイズの再放射などが少なく、従来の金属などの導電性が高いシールド材料を用いた電磁干渉抑制対策よりもメリットが大きい。また、本発明に用いるフェライト膜は厚さ1~20μmでもノイズ抑制効果が高いため、フェライト膜による基板厚さの増加が少なくて済むので、従来のバルク状のフェライトを基板に付設したり、磁性粉末と樹脂の混合物を基板に付設したりする方法よりもメリットが大きい。本発明は、フェライト膜として使用するNi-Zn系フェライト膜またはMn-Zn系フェライト膜の組成を変えることによって、複素透磁率の周波数特性を調整し、伝導ノイズ抑制効果が所望の周波数で高くなるように調整することができる。以上のように、本発明により、半導体パッケージの内部で電磁ノイズを吸収し、半導体パッケージ内の電磁干渉、および半導体パッケージとその近傍の部品や回路との間の電磁干渉を抑制することが可能なインターポーザが得られる。以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。図1は、本発明によるインターポーザの第1の実施の形態の配線基板の一部を模式的に示す斜視図である。本実施の形態のインターポーザは、電極端子を有するICチップを搭載可能に構成され、下面に回路基板に実装するための実装用端子を備え、前記電極端子と前記実装用端子との間を接続する信号線、電源線またはグラウンド線からなる配線を備える配線基板を有するインターポーザであり、図1においては、そのインターポーザを構成する配線基板の一部を示している。すなわち、本実施の形態のインターポーザの配線基板の一部は、配線基体3と、配線基体3に設けた配線7の上に配置されたフェライト膜8とからなっている。図1のように、配線7は、小さな配線ピッチPIを有するICチップ用の電極端子と大きな配線ピッチPOを有する実装用端子側の電極端子を接続する配線であり、配線長がLであって、その両端部以外の部分にフェライト膜8が設けられており、そのフェライト膜長はLFである。また、本実施の形態においては、フェライト膜としてNi-Zn系フェライト膜を用いている。次に、本発明によるインターポーザの第2の実施の形態について説明する。本実施の形態のインターポーザの配線基板も図1に示した第1の実施の形態と同じ配線基体3を用い、配線7の上に同様にフェライト膜が配置されるが、フェライト膜の組成は第1の実施の形態とは異なるものである。すなわち、本実施の形態においては、フェライト膜としてMn-Zn系フェライト膜を用いている。次に、本発明によるインターポーザの第3の実施の形態について説明する。本実施の形態のインターポーザの配線基板においても、図1に示した第1の実施の形態と同じ配線基体3を用い、配線7の上にフェライト膜が配置されるが、本実施の形態においては、フェライト膜が配線7の上に絶縁膜を介して、配線7との間に一定の間隔を設けて配置される点が異なっている。実施例1次に、本実施の形態のインターポーザの配線基板の具体的な一実施例以下、実施例1とするについて説明する。配線基体3において、厚さ50μmのポリイミドフィルム6上に、銅の配線層をパターン化して作製された配線7が形成されている。本実施例においては、配線基体3の配線7の上に、直接、無電解めっきにより形成されたフェライト膜8が配置されている。また、本実施例においては、配線長Lは5mm、フェライト膜長LFは3mm、配線幅Wは6mm、配線ピッチPIは300μm、配線ピッチPOは650μmである。次に、実施例1のフェライト膜8の作製方法について説明する。図2は、本発明によるインターポーザの第1の実施の形態の配線基板に係わる実施例に用いるフェライト膜の製造方法を模式的に示す側面図である。図2に示すように、成膜装置の回転テーブル14の上に、配線が形成された配線基体3を設置し、回転テーブル14の中心軸10の周りに回転させながら脱酸素イオン交換水を供給しながら90°Cまで加熱した。ついで、装置内に窒素ガスを導入し脱酸素雰囲気を形成した。次に、脱酸素イオン交換水中にFeCl24H2O、NiCl26H2O、ZnCl2をそれぞれ所望の量溶かした反応液と、脱酸素イオン交換水中にNaNO2とCH3COONH4をそれぞれ所望の量溶かした酸化液とを、それぞれ反応液ノズル1と酸化液ノズル2より配線基体3に対してそれぞれ40ml/分の流量で供給した。その後、取り出した配線基体3には黒色のフェライト膜が形成されており、X線回折によりスピネル構造単相のフェライト膜であることを確認した。また、走査型電子顕微鏡SEM-EDSによりNi、Zn、Fe、Oを主成分とする組成Ni0.2Zn0.3Fe2.5O4のNi-Zn系フェライト膜であることを確認し、膜厚を求めた。また、得られた膜の複素透磁率の実部μ’は100MHz以下程度の低い周波数では周波数に対してほぼ一定であり、その値は約40であった。また、複素透磁率の虚部μは100MHz以下程度の低い周波数ではほぼ0であり、100MHz近傍から立ち上がり、約350MHzで最大値である約30となり、さらに高い周波数では、装置の測定周波数限界である3GHzまでなだらかに減少し、3GHzでも約10という比較的高い値を示した。得られた膜の比抵抗は1×103Ωcmであることを確認した。次に、フェライト膜の厚さを1μm、3μmおよび20μmとした配線基板の実施例、および0.5μmとした比較例を作製し、伝送特性S21を評価した。図1のように、配線7の中の中央の2本の配線の両端を、それぞれマイクロプローブを介してネットワークアナライザのポート1とポート2に接続して測定した。なお、ポート1、ポート2とも入力インピーダンスは50Ωである。図3は本発明によるインターポーザの第1の実施の形態の配線基板に係わる実施例および比較例の伝送特性の実測結果を示す図である。膜厚0.5μmの比較例ではフェライト膜なしの場合との顕著な差異は見られないが、膜厚1μm、3μmおよび20μmの実施例の場合にはフェライト膜なしの場合と比べて高周波数帯域での減衰が顕著に見られ、その減衰量は膜厚が大きくなるほど大きい。実施例2次に、本実施の形態のインターポーザの配線基板の具体的な一実施例以下、実施例2とするについて説明する。実施例2においても、配線基体3、配線7、フェライト膜8などの配置や形状は実施例1と同じであり、配線長Lは5mm、フェライト膜長LFは3mm、配線幅Wは6mm、配線ピッチPIは300μm、配線ピッチPOは650μmである。本実施例のフェライト膜の作製方法を以下に説明する。図2に示すように、実施例1と同様に、成膜装置の回転テーブル14の上に、配線基体3を設置し、回転させながら脱酸素イオン交換水を供給しながら90°Cまで加熱した。ついで、装置内に窒素ガスを導入し脱酸素雰囲気を形成した。脱酸素イオン交換水中にFeCl24H2O、MnCl24H2O、ZnCl2をそれぞれ所望の量溶かした反応液と、脱酸素イオン交換水中にCH3COONa、NH42CO3、NaNO2、NaOHをそれぞれ所望の量溶かした酸化液とを、それぞれ反応液ノズル1と酸化液ノズル2より、配線基体3に対して40ml/分の流量で供給した。その後、取り出した配線基体3には黒色のフェライト膜が形成されており、X線回折によりスピネル構造単相のフェライト膜であることを確認した。また、走査型電子顕微鏡SEM-EDSによりMn、Zn、Fe、Oを主成分とする組成Mn0.2Zn0.3Fe2.5O4のMn-Zn系フェライト膜であることを確認し、膜厚を求めた。また、得られた膜の複素透磁率の実部μ’は100MHz以下程度の低い周波数では周波数に対してほぼ一定で、その値は約40であった。また、複素透磁率の虚部μは100MHz以下程度の低い周波数ではほぼ0であり、100MHz近傍から立ち上がり、約350MHzで最大値である約30となり、さらに高い周波数では、装置の測定周波数限界である3GHzまでなだらかに減少し、3GHzでも約10という比較的高い値を示した。また、得られた膜の比抵抗は1×104Ωcmであることを確認した。フェライト膜の厚さを3μmとして配線基板を作製し、実施例1と同様な方法により、配線7の中の中央の2本の配線の両端間の伝送特性S21を測定した。図4は本発明によるインターポーザの第2の実施の形態に係わる実施例の配線基板の伝送特性の実測結果を示す図である。本実施例のMn-Zn系フェライト膜においても、Ni-Zn系フェライト膜の膜厚3μmの場合とほぼ同等の減衰が見られた。実施例3次に、本実施の形態のインターポーザの配線基板の具体的な一実施例以下、実施例3とするについて説明する。実施例3においても、フェライト膜が配線7の上に絶縁膜を介して配線7との間に一定の間隔を設けて配置される点以外の点においては、配線基体3、配線7、フェライト膜8などの配置や形状は実施例1と同じであり、配線長Lは5mm、フェライト膜長LFは3mm、配線幅Wは6mm、配線ピッチPIは300μm、配線ピッチPOは650μmである。本実施例の配線基板の作製方法は、配線基体3の配線7の上に先ず絶縁性のソルダーレジスト膜を成膜し、そのソルダーレジスト膜の上にフェライト膜を成膜した。フェライト膜は実施例1と同じNi-Zn系フェライト膜を実施例1と同じ製造方法で作製した。得られたフェライト膜は、実施例1のフェライト膜と同じ組成であり、同じ複素透磁率の周波数特性を有する膜であることを確認した。また、膜の比抵抗は1×103Ωcmであることを確認した。フェライト膜の厚さを3μmとし、ソルダーレジスト膜の厚さが10μm、50μmである配線基板の実施例とフェライト膜の厚さが60μmである配線基板の比較例を作製し、実施例1と同様な方法により、配線7の中の中央の2本の配線の両端間の伝送特性S21の評価を行った。図5は本発明によるインターポーザの第3の実施の形態に係わる実施例および比較例の配線基板の伝送特性の実測結果を示す図である。ソルダーレジスト膜の膜厚、すなわちフェライト膜と配線7との間隔が60μmの比較例の場合には、フェライトなしの場合との差異は顕著に見られないが、フェライト膜と配線7との間隔が10μmおよび50μmの実施例の場合にはフェライトなしの場合と比べて高周波数帯域での減衰が顕著に見られ、その減衰量はフェライト膜と配線7との間隔が小さくなるほど大きい。次に、上記の実施例1および実施例2のように、配線7上に直接フェライト膜を配置した場合について、配線基板の配線間に生ずるクロストークの評価を、有限要素法を用いた3次元電磁界シミュレーションにより行なった結果について説明する。図6は本発明によるインターポーザのクロストーク評価の対象とした模擬的な配線基板を示す斜視図である。配線基体4は、図1に示した配線基体3の裏面、すなわち厚さ50μmのポリイミドフィルム6の下に、グランドとして厚さ18μmの銅箔5を配置したものである。ポリイミドフィルム6の上には図1と同様に銅の配線7が形成され、配線7の上に直接、フェライト膜8が形成されている。配線基体3、配線7、フェライト膜8などの配置や形状は実施例1と同じであり、配線長Lは5mm、フェライト膜長LFは3mm、配線幅Wは6mm、配線ピッチPIは300μm、配線ピッチPOは650μmである。図6のように、配線7の中の中央の2本の配線の一方の一端と下面のグランド間、すなわちポート1に信号を入力した場合に、隣接する他方の一端と下面のグランド間、すなわちポート2にクロストークとなって漏れる信号の大きさを計算した。ポート1側またはポート2側にICチップが搭載されることを想定しており、それらの配線の他端は50Ω抵抗で終端している。図7は、本発明によるインターポーザのフェライト膜の比抵抗を変えた場合のクロストーク量を計算した結果の一例を示す図である。フェライト膜の膜厚を3μm、フェライト膜の比透磁率をμ’=40、μ=0、フェライト膜の比誘電率をε’=60、ε=0とし、フェライト膜の比抵抗を変えた場合のクロストーク量を計算した結果である。フェライト膜の比抵抗は、0.1Ωcm、1Ωcm、10Ωcm、1000Ωcmと変化させた。フェライト膜の比抵抗が低いほどクロストーク量が増加しているが、フェライト膜の比抵抗が10Ωcm以上あればクロストークの増加は少なく抑えられていることが分かる。次に、上記の実施例3のように、配線7上に間隔を設けてフェライト膜を配置した場合について、配線基板の配線間に生ずるクロストークの評価を、有限要素法を用いた3次元電磁界シミュレーションにより行なった結果について説明する。図8は本発明によるインターポーザのクロストーク評価の対象とした模擬的な配線基板を示す断面図である。配線基体4は、図6に示した配線基体4と同じであり、ポリイミドフィルム6の下に、グランドとして厚さ18μmの銅箔5を配置したものである。但し、ここでは、図8に示すように、配線7の上に空隙層9を介して、フェライト膜8が形成されているものとした。計算は図6と同様に、配線7の中の中央の2本の配線の一方の一端と下面のグランド間、すなわちポート1に信号を入力した場合に、隣接する他方の一端と下面のグランド間、すなわちポート2にクロストークとなって漏れる信号の大きさを計算した。ポート1およびポート2の他端は50Ω抵抗で終端している。図9は、本発明によるインターポーザの配線基体とフェライト膜との間の空隙層の大きさgapを変えた場合のクロストーク量を計算した結果の一例を示す図である。フェライト膜厚を3μm、フェライト膜の比抵抗を10-1Ωcm、フェライト膜の比透磁率をμ’=40、μ=0、フェライト膜の比誘電率をε’=60、ε=0とし、空隙層9の大きさを変えた場合のクロストーク量を計算した結果である。空隙層の大きさは、5μm、10μm、20μm、40μm、60μmとした。なお、空隙層の比透磁率は、μ’=1、μ=0、空隙層の比誘電率は、ε’=1、ε=0とした。図9に示すとおり、空隙層9の大きさが10μm以上では、フェライト膜によるクロストークの増加が低く抑えられている。次に、配線7上に直接フェライト膜を配置し、隣接する2つの配線の間にフェライト膜が存在しないスリット状の部分を設けた場合について、その配線間に生ずるクロストークの評価を、有限要素法を用いた3次元電磁界シミュレーションにより行なった結果について説明する。図10は本発明によるインターポーザのクロストーク評価の対象とした模擬的な配線基板を示す斜視図であり、図11は本発明によるインターポーザのクロストーク評価の対象とした模擬的な配線基板を示す断面図である。配線基体4は、図6に示した配線基体4と同じであり、ポリイミドフィルム6の下に、グランドとして厚さ18μmの銅箔5を配置したものである。フェライト膜18は直接、配線7上に配置されているが、但し、ここでは、フェライト膜18には、図10、図11に示すように、配線7の中の中央のポート1およびポート2を構成する配線間にスリット19を設けている。クロストークの計算は、上記の場合と同様に、ポート1に信号を入力した場合に、隣接するポート2にクロストークとなって漏れる信号の大きさを計算した。ポート1およびポート2の他端は50Ω抵抗で終端している。図12は、本発明によるインターポーザの配線基板のフェライト膜のスリットの幅を変えた場合のクロストーク量を計算した結果の一例を示す図である。フェライト膜厚を3μm、フェライト膜の比抵抗を10-1Ωcm、フェライト膜の比透磁率をμ’=40、μ=0、フェライト膜の比誘電率をε’=60、ε=0とし、フェライト膜19のスリット10の幅を変えた場合のクロストーク量を計算した結果である。スリット幅は、10μm、50μm、100μmと変化させた。図12に示すように、スリット10の幅が10μm以上では、フェライト膜によるクロストークの増加が低く抑えられている。なお、本発明は上記の実施例に限定されるものではないことはいうまでもなく、インターポーザに搭載する半導体素子や抑制の対象とするノイズなどに応じて設計変更可能である。例えば、インターポーザを構成する配線基板の形状、材料、構成、配線パターン、層構造、フェライト膜の設置場所や対象とする配線など任意に選択できる。