"第1の電源電圧が印加される第1の外部入力端子と、第2の電源電圧が印加される第2の外部入力端子と、第1の入力信号が印加される第3の外部入力端子と、第2の入力信号が印加される第4の外部入力端子と、接地電位が印加される第5の外部入力端子と、信号を出力するための外部出力端子と、前記第3の外部入力端子からの信号を入力し、入力信号の信号レベルを変換して出力するレベルシフト回路と、前記レベルシフト回路の出力信号を入力して前記外部出力端子に出力し、前記第2の入力信号に応じて出力をハイインピーダンス状態にすることが可能なトライステートバッファ回路と、を有し、前記レベルシフト回路は前段部分と後段部分から構成され、前記第1の電源電圧は前記前段部分の電源電圧として供給され、前記第2の電源電圧は前記後段部分および前記トライステートバッファ回路の電源電圧として供給され、前記接地電圧は前記レベルシフト回路および前記トライステートバッファ回路の接地電圧とされ、一つの半導体基板上に形成されていることを特徴とする半導体集積回路装置。前記レベルシフト回路は、第1の電源電圧と接地電圧が電源電圧として供給されるインバータ回路と、ソース側に接地電圧が供給される第1のNMOSトランジスタと、ソース側に第2の電源電圧が供給される第1のPMOSトランジスタと、ソース側に接地電圧が供給される第2のNMOSトランジスタと、ソース側に第2の電源電圧が供給される第2のPMOSトランジスタと、を有し、前記第1のNMOSトランジスタのゲート端子は前記インバータ回路の入力に接続されて第1のノードとされ、前記第1のノードに入力される電圧は接地電圧と第1の電源電圧の間の電圧とされ、前記第1のNMOSトランジスタのドレイン端子は前記第1のPMOSトランジスタのドレイン端子に接続されて第2のノードとされ、前記インバータ回路の出力は前記第2のNMOSトランジスタのゲート端子に接続されて第3のノードとされ、前記第2のNMOSトランジスタのドレイン端子は前記第2のPMOSトランジスタのドレイン端子が接続されて第4のノードとされ、前記第2のPMOSトランジスタのゲート端子は前記第2のノードが接続され、前記第4のノードには前記第1のPMOSトランジスタのゲート端子が接続されていることを特徴とする請求項1記載の半導体集積回路装置。第1の電源電圧によって動作する第1の半導体集積回路装置と、第2の電源電圧によって動作する第2の半導体集積回路装置と、前記第1の半導体集積回路装置と前記第2の半導体集積回路装置を接続するための複数のレベル変換用半導体集積回路装置と、を有するシステムであって、前記レベル変換用半導体集積回路装置として請求項1の半導体集積回路装置を有することを特徴とするシステム。従来提供されているレベル変換用半導体集積回路以下、レベル変換用ICと称するはレベル変換機能のみしかなかった。しかしながら、新たにマイクロコンピュータ応用システムを開発しようとする場合、2つの信号をレベル変換しつつ論理和や論理積をとってCPUへ入力したりその逆にCPUの2つの出力信号をレベル変換しつつ論理和や論理積をとって他のLSIへ供給したりしたい場合がある。従来このような場合には、別途提供されているロジックICとレベル変換用ICとを組み合わせるしかなかった。ところが、携帯電話やPDAPersonalDigitalAssistantsのような携帯用電子機器にあって小型軽量化に対する要求が高いため、上記のようにレベル変換用ICの他にロジックICを使用するとそれだけ部品点数が増加するためシステムの小型化の妨げとなる。また、従来提供されているロジックICは、複数の論理ゲートを内蔵しているものが一般的であり、入出力信号数の少ないレベル変換用ICと組み合わせた場合、使用しない無駄な論理を抱え込むことになり、このこともシステムの小型化の障害となっていた。この発明の目的は、論理機能を有しシステムの小型化を図ることが容易なレベル変換用ICを提供することにある。この発明の他の目的は、レベルの低い信号をレベルの高い信号に変換したい箇所とレベルの高い信号をレベルの低い信号に変換する箇所のいずれの箇所にも同一のICを使用することができしかもいずれの場合にも消費電流を増加させることがないレベル変換用ICを提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。すなわち、入力信号のレベルをシフトする複数のレベルシフト回路を有するレベル変換用ICに、レベルシフトされた信号の論理をとる論理機能を設けるとともに、入力信号のレベルに対応した第1の電源電圧を印加する第1の電源電圧端子と出力信号のレベルに対応した第2の電源電圧を印加する第2の電源電圧端子とを設けるようにしたものである。また、複数のレベルシフト回路の後段に所望の論理をとる論理回路を設ける場合、第1の電源電圧端子に印加された電源電圧はレベルシフト回路の前段部分に与え、第2の電源電圧端子に印加された電源電圧はレベルシフト回路の後段部分と論理回路に与えるようにする。上記した手段によれば、2つの信号をレベル変換しつつ論理和や論理積をとってCPU等へ入力したりその逆にCPUの2つの出力信号をレベル変換しつつ論理和や論理積をとって他のLSIへ供給したりしたい場合に、従来のようにレベル変換用ICにロジックICを組み合わせる必要がなく、1つのICで実現することができるため、システムの小型化を図ることが容易となる。また、2つの電源電圧端子を有するため、電源電圧端子に印加する電源電圧の関係を逆にすることで、レベルの低い信号をレベルの高い信号に変換したい箇所とレベルの高い信号をレベルの低い信号に変換する箇所のいずれの箇所にも同一のICを使用することができる。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、本発明に従うと、論理機能を有しシステムの小型化を図ることが容易なレベル変換用ICを実現することができる。また、レベルの低い信号をレベルの高い信号に変換したい箇所とレベルの高い信号をレベルの低い信号に変換する箇所のいずれの箇所にも同一のICを使用することができ、しかもいずれの場合にも消費電流を増加させることがないレベル変換用ICを実現することができる。以下、本発明の好適な実施例を図面に基づいて説明する。図1は、本発明に係るレベル変換機能と論理機能とを有する半導体集積回路の第1の実施例を示す論理構成図である。図1に示されているように、本実施例の半導体集積回路は、第1の入力信号IN1をレベルシフトする第1レベルシフト回路LS1と、第2の入力信号IN2をレベルシフトする第2レベルシフト回路LS2と、これらのレベルシフト回路LS1,LS2によりレベルシフトされた信号を入力としそれらの論理積をとった信号OUTを生成し出力する論理ゲート回路LGとから構成されている。そして、この半導体集積回路が形成された半導体チップには、第1の入力信号IN1が入力される外部端子Pin1と、第2の入力信号IN2が入力される外部端子Pin2と、論理ゲート回路LGにより生成された信号OUTをチップ外部へ出力するための外部端子Poutと、レベルシフト回路LS1,LS2の前段部へ供給されるべき電源電圧Vcc1が印加される電源端子Ps1と、レベルシフト回路LS1,LS2の後段部および論理ゲート回路LGへ供給されるべき電源電圧Vcc2が印加される電源端子Ps2と、上記レベルシフト回路LS1,LS2と論理ゲート回路LGに供給されるべき共通の接地電位GNDが印加される電源端子Ps3が設けられている。図2は、論理ゲート回路LGとして図1の半導体集積回路におけるANDゲートの代わりに2つの入力信号の論理和をとった信号を生成して出力するORゲートを用いたものである。同様にして、論理ゲート回路LGとしてNANDゲートやNORゲート、イクスクルーシブORゲート、インバータ、ハイレベルとロウレベルの他に出力ハイインピーダンス状態をとり得るスリーステートバッファなどを用いることも可能である。図3は、図1に示されているレベルシフト回路LS1,LS2の具体的な回路例を示す。なお、図3において、MOSトランジスタを表わす記号に外向きの矢印が付されているのはPチャンネルMOSFET、内向きの矢印が付されているのはNチャンネルMOSFETである。図3に示されているように、本実施例のレベルシフト回路LS1,LS2は、電源電圧端子Vcc1と接地点GNDとの間に直列に接続され入力信号IN1またはIN2がゲート端子に印加されるMOSトランジスタQ1,Q2からなるCMOSインバータ11と、該CMOSインバータ11の出力ノードN1の電位がゲート端子に印加されるMOSトランジスタQ3および該Q3のドレイン端子と電源電圧端子Vcc2との間に直列に接続されたMOSトランジスタQ4と、電源電圧端子Vcc1と接地点GNDとの間に直列に接続されCMOSインバータ11の出力ノードN1の電位がゲート端子に印加されるMOSトランジスタQ5,Q6からなる第2のCMOSインバータ12と、該CMOSインバータ12の出力ノードN3の電位がゲート端子に印加されるMOSトランジスタQ7および該Q7のドレイン端子と電源電圧端子Vcc2との間に直列に接続され前記トランジスタQ3とQ4の接続ノードN2の電位がゲート端子に印加されるMOSトランジスタQ8と、電源電圧端子Vcc2と接地点GNDとの間に直列に接続され前記トランジスタQ7とQ8の接続ノードN4の電位がゲート端子に印加されるMOSトランジスタQ9,Q10からなるCMOSインバータ13とから構成され、接続ノードN4の電位がMOSトランジスタQ4のゲート端子に印加されるように接続がなされている。この実施例のレベルシフト回路は、入力信号INがハイレベルからロウレベルに変化すると、インバータ11の出力ノードN1の電位がハイレベルVcc1となり、Q3がオン状態となってトランジスタQ8がオン状態となる。一方、ノードN1のハイレベルへの変化でインバータ12の出力ノードN3の電位がロウレベルGNDとなり、Q7がオフ状態となって前記Q8がオンすることによってノードN4の電位がハイレベルVcc2となる。これによって、Q4がオフ状態となりノードN2が完全にロウレベルになり貫通電流が防止されるとともに、ノードN4にはVcc1からVcc2にレベルシフトされた電位が現われる。この電位によってCMOSインバータ13の出力がロウレベルGNDとなる。また、逆に、入力信号INがロウレベルからハイレベルに変化すると、インバータ11の出力ノードN1の電位がロウレベルGNDとなり、Q3がオフ状態となる。一方、ノードN1の電位のロウレベルへの変化でインバータ12の出力ノードN3の電位がハイレベルVcc1となり、Q7がオン状態となってノードN4の電位がロウレベルGNDとなりトランジスタQ4がオン状態となる。これによって、ノードN2の電位がハイレベルVcc2となりQ8がオフされるとともに、CMOSインバータ13の出力がハイレベルVcc2となる。この実施例のレベルシフト回路は、電源電圧Vcc1が1.2Vのような低いレベルで、電源電圧Vcc2が3.6Vのような高いレベルの場合には、0~1.2Vの小振幅の入力信号INが0~3.6Vのような大きな振幅の信号に変換されて出力される。一方、電源電圧Vcc1が3.6Vのような高いレベルで、電源電圧Vcc2が1.2Vのような低いレベルの場合には、0~3.6Vの大振幅の入力信号INが0~1.2Vのような小さな振幅の信号に変換されて出力される。しかも、いずれの向きのレベルシフトの際にも、回路内では連続して貫通電流が流れることはない。図4は、本発明に係るレベル変換機能と論理機能とを有する半導体集積回路の第2の実施例を示す。図1の実施例では、2つのレベルシフト回路LS1,LS2の前段に供給される電源電圧を同一Vcc1にしているのに対し、この実施例は、2つのレベルシフト回路LS1,LS2の前段に供給される電源電圧を異ならせ、3つの電源電圧を用いるようにしたものである。この実施例によれば、例えば0~1.2Vの振幅の入力信号と0~2.5Vの振幅の入力信号のようにそれぞれ振幅の異なる2つの入力信号をレベルシフトして0~3.6Vのような大きな振幅の信号に変換しかつ論理をとって信号を生成して出力することができるようになる。図5は、本発明に係るレベル変換機能と論理機能とを有する半導体集積回路の第3の実施例を示す。この実施例は、レベル変換機能を有する双方向バッファに適用したものである。図5において、LS1,LS2はレベルシフト回路、BFF1,BFF2はスリーステートのバッファ回路で、DCSはいずれのバッファを動作状態にするかすなわち信号の伝送方向を指定するための制御信号である。制御信号DCSがバッファ回路BFF1を選択している場合、BFF2は出力ハイインピーダンス状態とされ、制御信号DCSがバッファ回路BFF2を選択している場合、BFF1は出力ハイインピーダンス状態とされる。本実施例の双方向バッファは、入力信号IN1またはIN2と制御信号DCSを2つの入力信号とみなした場合、図5の双方向バッファは入力信号と制御信号DCSの組み合わせによって出力信号OUTの状態が変わるので論理機能を有していると言える。なお、バッファ回路BFF1,BFF2の回路形式あるいは制御信号の与え方によっては、制御信号DCSをレベルシフトする回路を設けた方が良い場合もある。図6は、本発明に係るレベル変換機能と論理機能とを有する半導体集積回路を利用したマイクロコンピュータ応用システムの一例を示す。この実施例のシステムは、例えば1.8Vのような電源電圧Vcc1で動作するマイクロコンピュータないしはマイクロプロセッサCPU100と、3.6Vのような電源電圧Vcc2で動作する周辺LSI111~116及びチップセレクタ120とから構成されている。CPU100と周辺LSI111~116とは、バス130で接続され、バス130の途中には例えば図5に示されているような双方向トライステートバッファICからなるバスバッファ141が設けられている。また、周辺LSI111~116に対応してCPU100からのリード/ライト信号のような制御信号とチップイネーブル信号/CSとに基づいて、いずれかの周辺LSIを選択するための信号を生成するチップセレクタ120が設けられている。このチップセレクタ120は周辺LSI111~116と同じ電源電圧Vcc2で動作するものが使用されている。そこで、CPU100から出力される0~1.8Vの制御信号を、チップセレクタ120の入力に合わせて0~3.6Vの信号に変換するとともに、ANDやORなどの所望の論理をとってチップセレクタ120へ入力させるため例えば図1に示されているような論理機能付のレベル変換用IC142が設けられている。さらに、この実施例のシステムには、電源電圧Vcc2で動作する周辺LSI111~116から出力される割込み要求信号のような信号のORなどの所望の論理をとってCPU100へ入力させるため、例えば図2に示されているような論理機能付のレベル変換用IC143が設けられている。そして、上記バスバッファ141とレベル変換用IC142,143には、それぞれ電源電圧Vcc1とVcc2の2つの電源電圧が供給されている。ただし、レベル変換用IC142と143は、電源電圧の印加の仕方が逆である。すなわち、レベル変換用IC142は、信号入力側の電源電圧が1.8Vのような低いVcc1で、信号出力側の電源電圧が3.6Vのような高いVcc2であるのに対し、レベル変換用IC143は、信号入力側の電源電圧が3.6Vのような高いVcc2で、信号出力側の電源電圧が1.8Vのような低いVcc1である。ここで、着目すべきは、レベル変換用IC142と143は、電源電圧の印加の仕方が逆であるにもかかわらず、同一の構成つまり前記実施例のような構成のレベル変換用ICを共通に用いることができる点である。そして、このようにレベル変換用IC142と143に同一の構成のレベル変換用ICを用いたとしても、レベル変換用ICが2つの電源電圧端子を有する図3のようなICであれば、IC内で無駄な貫通電流が流れないという利点がある。すなわち、図3に示す実施例のような2つの電源電圧端子を有するレベル変換用ICであれば、貫通電流が流れるのを防止することができる。さらに、図4に示す実施例の様にVcc1、Vcc2Vcc3の3つの電源電圧端子を有するレベル変換用ICであれば、電源電圧Vcc1で動作するLSIから出力される信号と電源電圧Vcc3で動作するLSIから出力される信号との論理をとって、Vcc1またはVcc3で動作するLSIあるいはこれらと異なる電位の電源電圧Vcc2で動作するLSIへ入力させたい場合にも、不具合を生じさせることなく使用することができる。以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、レベルシフト回路の回路例を図3に示したが、レベルシフト回路は図3のものに限定されるものでなく、他の回路形式のものであっても良い。また、前記実施例では、2個のレベルシフト回路と1個の論理ゲートを有するレベル変換用ICを説明したが、3個以上のレベルシフト回路と2個以上の論理ゲートを設けたレベル変換用ICに適用することができる。前記実施例のレベル変換用ICでは、レベルシフト回路LS1,LS2と論理ゲートLGとで接地電位を共通にしているが、接地電位も分けるようにしても良い。さらに、前記実施例のレベル変換用ICでは、レベルシフト回路LS1,LS2と論理ゲートLGとを完全に別個の回路として構成したものを示したが、そのようなものに限定されず、例えば一方のレベルシフト回路の内部信号を他方のレベルシフト回路の内部ノードに入れて、レベルシフトを行なうのと同時に論理をとった信号を生成するような回路形式としても良い。また、前記実施例では、MOSトランジスタで構成されたレベル変換用ICを説明したが、本発明はバイポーラトランジスタで構成されたレベル変換用ICに適用することも可能である。さらに、前記実施例では、レベル変換用ICから論理をとってレベルシフトしたシングルの信号を出力するように構成されたものを示したが、差動の信号として出力するレベル変換用ICも可能である。"