"支持基板と、前記支持基板上に配置された導電層と、前記導電層上に配置された少なくとも1層のIII族窒化物半導体層とを含み、前記III族窒化物半導体層のうち前記導電層に隣接する導電層隣接III族窒化物半導体層は、n型導電性を有し、転位密度が1×107cm2以下であり、酸素濃度が5×1018cm3以下である半導体デバイス。前記導電層隣接III族窒化物半導体層の酸素濃度が5×1017cm3以下である請求項1に記載の半導体デバイス。前記導電層隣接III族窒化物半導体層は、III族窒化物を構成するIII族元素としてAlを含む請求項1または請求項2に記載の半導体デバイス。下地基板に第1のIII族窒化物半導体層が貼り合わされた第1の複合基板を準備する工程と、前記第1の複合基板の前記第1のIII族窒化物半導体層上に少なくとも1層の第2のIII族窒化物半導体層を成長させる工程と、前記第2のIII族窒化物半導体層に仮支持基板を貼り合わせて第2の複合基板を形成する工程と、前記第2の複合基板から前記下地基板を除去する工程と、前記第1のIII族窒化物半導体層上に導電層を形成する工程と、前記導電層に支持基板を貼り合わせて第3の複合基板を形成する工程と、前記第3の複合基板から前記仮支持基板を除去する工程と、を含み前記第1のIII族窒化物半導体層は、n型導電性を有し、転位密度が1×107cm2以下であり、酸素濃度が5×1018cm3以下である半導体デバイスの製造方法。下地基板に第1のIII族窒化物半導体層が貼り合わされた第1の複合基板を準備する工程と、前記第1の複合基板の前記第1のIII族窒化物半導体層上に少なくとも1層の第2のIII族窒化物半導体層を成長させる工程と、前記第2のIII族窒化物半導体層に仮支持基板を貼り合わせて第2の複合基板を形成する工程と、前記第2の複合基板から前記下地基板を除去する工程と、前記第1のIII族窒化物半導体層を除去する工程と、前記第2のIII族窒化物半導体層上に導電層を形成する工程と、前記導電層に支持基板を貼り合わせて第4の複合基板を形成する工程と、前記第4の複合基板から前記仮支持基板を除去する工程と、を含み前記第2のIII族窒化物半導体層のうち前記導電層に隣接する導電層隣接III族窒化物半導体層は、n型導電性を有し、転位密度が1×107cm2以下であり、酸素濃度が5×1017cm3以下である半導体デバイスの製造方法。しかしながら、上記の特開2010-212719号公報特許文献1、特開2007-158334号公報特許文献2および特開2010-232625号公報特許文献3において開示されている方法により製造される発光デバイスは、いずれも半導体層のうちp型半導体層が支持基板に接合されているp-down型の発光デバイスであり、n型半導体層から下地基板を分離するため、かかる分離によりn型半導体層が劣化しその表面が粗くなる。したがって、上記の特許文献1から特許文献3までに開示されている方法では、表面の粗いn型半導体層に支持基板を接合することが困難であるため、n型半導体層が支持基板に接合されているn-down型の半導体デバイスを製造することが困難という問題点がある。また、上記の特許文献2に開示されている方法では、下地基板と半導体層との間に特異な性質を有するエッチング停止層を介在させているために、半導体層上に成長させるn型GaN層、活性層およびp型GaN層の結晶性が低下することにより、半導体デバイスの特性が低下するという問題点がある。本発明は、上記の問題点を解決して、支持基板との接合性が高く結晶性の高い半導体層を有するn-down型の半導体デバイスを提供することを目的とする。本発明にかかる半導体デバイスは、支持基板と、支持基板上に配置された導電層と、導電層上に配置された少なくとも1層のIII族窒化物半導体層とを含み、III族窒化物半導体層のうち導電層に隣接する導電層隣接III族窒化物半導体層は、n型導電性を有し、転位密度が1×107cm2以下であり、酸素濃度が5×1018cm3以下である。本発明にかかる半導体デバイスにおいて、導電層隣接III族窒化物半導体層の酸素濃度を5×1017cm3以下とすることができる。また、導電層隣接III族窒化物半導体層は、III族窒化物を構成するIII族元素としてAlを含むことができる。本発明にかかる半導体デバイスの製造方法は、下地基板に第1のIII族窒化物半導体層が貼り合わされた第1の複合基板を準備する工程と、第1の複合基板の第1のIII族窒化物半導体層上に少なくとも1層の第2のIII族窒化物半導体層を成長させる工程と、第2のIII族窒化物半導体層に仮支持基板を貼り合わせて第2の複合基板を形成する工程と、第2の複合基板から下地基板を除去する工程と、第1のIII族窒化物半導体層上に導電層を形成する工程と、導電層に支持基板を貼り合わせて第3の複合基板を形成する工程と、第3の複合基板から仮支持基板を除去する工程と、を含み、第1のIII族窒化物半導体層は、n型導電性を有し、転位密度が1×107cm2以下であり、酸素濃度が5×1018cm3以下である。また、本発明にかかる半導体デバイスの製造方法は、下地基板に第1のIII族窒化物半導体層が貼り合わされた第1の複合基板を準備する工程と、第1の複合基板の第1のIII族窒化物半導体層上に少なくとも1層の第2のIII族窒化物半導体層を成長させる工程と、第2のIII族窒化物半導体層に仮支持基板を貼り合わせて第2の複合基板を形成する工程と、第2の複合基板から下地基板を除去する工程と、第1のIII族窒化物半導体層を除去する工程と、第2のIII族窒化物半導体層上に導電層を形成する工程と、導電層に支持基板を貼り合わせて第4の複合基板を形成する工程と、第4の複合基板から仮支持基板を除去する工程と、を含み、第2のIII族窒化物半導体層のうち導電層に隣接する導電層隣接III族窒化物半導体層は、n型導電性を有し、転位密度が1×107cm2以下であり、酸素濃度が5×1017cm3以下である。本発明によれば、支持基板との接合性が高く結晶性の高い半導体層を有するn-down型の半導体デバイスを提供することができる。[半導体デバイス]実施形態1図1を参照して、本発明の一実施形態である半導体デバイス5は、支持基板60と、支持基板60上に配置された導電層50と、導電層50上に配置された少なくとも1層のIII族窒化物半導体層200とを含み、III族窒化物半導体層200のうち導電層50に隣接する導電層隣接III族窒化物半導体層200cは、n型導電性を有し、転位密度が1×107cm2以下であり、酸素濃度が5×1018cm3以下である。本実施形態の半導体デバイス5は、導電層隣接III族窒化物半導体層200cがn型導電性であることからn-down型の半導体デバイスであり、転位密度が1×107cm2以下かつ酸素濃度が5×1018cm3以下であることから結晶性が高いため、かかる導電層隣接III族窒化物半導体層200cを含むIII族窒化物半導体層200は結晶性が高く、支持基板60との接合性に優れる。支持基板本実施形態の半導体デバイス5における支持基板60は、半導体デバイス5のIII族窒化物半導体層200を支持するのに適したものであれば特に制限はないが、光透過性が高い観点からはサファイア支持基板、スピネル支持基板などが好ましく、導電性である観点からはSi支持基板、III族窒化物支持基板などが好ましく、III族窒化物半導体層200の熱膨張係数と同一または近似する熱膨張係数を有する観点からはIII族窒化物支持基板、SiC支持基板などが好ましい。また、支持基板60は単結晶でも多結晶でもよい。また、支持基板60と後述の導電層50との接合強度を高める観点から、支持基板60の表面に表面導電層65が形成されていてもよい。ここで、表面導電層65と後述の導電層50とは、化学組成が同一または近似していることが好ましい。導電層本実施形態の半導体デバイス5における導電層50は、半導体デバイス5の電極となり得るものであれば特に制限はないが、接触抵抗を下げる観点から、Al層、W層、Hf層などの金属層、また透光性を持たせたい場合にはITOインジウムスズ酸化物層、ZnO亜鉛酸化物層などの導電性酸化物層などが好ましい。さらに、密着性の向上のためおよび/またはパッド電極の形成のために、Tiおよび/またはAuの金属層を含んでいてもよい。III族窒化物半導体層本実施形態の半導体デバイス5における少なくとも1層のIII族窒化物半導体層200は、その半導体デバイス5の機能を発現させるように形成されている。半導体デバイス5が電子デバイスの場合は、III族窒化物半導体層200は、たとえば、n型半導体層、n型半導体層などを含むことができる。また、半導体デバイス5が発光デバイスの場合は、III族窒化物半導体層200は、たとえば、発光層、電子ブロック層、コンタクト層などを含むことができる。また、III族窒化物半導体層200のうち導電層50に隣接する導電層隣接III族窒化物半導体層200cは、n型導電性を有し、転位密度が1×107cm2以下であり、酸素濃度が5×1018cm3以下である。導電層隣接III族窒化物半導体層200cがn型導電性を有することから、半導体デバイス5はn-down型の半導体デバイスである。導電層隣接III族窒化物半導体層200cは、転位密度が1×107cm2以下かつ酸素濃度が5×1018cm3以下と結晶性が高いことから、かかる導電層隣接III族窒化物半導体層200cを含むIII族窒化物半導体層200はその結晶性が高い。また、かかる導電層隣接III族窒化物半導体層200cは、導電層50と接合する表面の平坦性が高いことから導電層50との接合性がよい。ここで、転位密度が1×107cm2以下かつ酸素濃度が5×1018cm3以下の結晶性の高い導電層隣接III族窒化物半導体層200cは、それを形成するIII族窒化物と化学組成が同一でもなく近似でもない下地基板上にバッファ層を介在させてその上に成長させることによって得ることはできない。これは、上記の下地基板上にバッファ層を形成してその上にIII族窒化物半導体層を成長させると、成長の初期には、3次元成長非平面的な成長、たとえば主表面およびファセットを結晶成長表面とする成長、をいう。以下同じ。が起こるため、成長させるIII族窒化物半導体層は、転位密度が高くなり、また多くの酸素が取り込まれて酸素濃度が高くなるからである。このため、別の下地基板特に制限はないが、たとえば、形成するIII族窒化物と化学組成が同一または近似の下地基板を用いて成長させたIII族窒化物半導体インゴットから切り出された転位密度が1×107cm2以下かつ酸素濃度が5×1018cm3以下のIII族窒化物半導体基板を用いて導電層隣接III族窒化物半導体層200cを形成する必要がある。また、III族窒化物半導体層200の結晶性をより高め、また支持基板60との接合性をより高める観点から、導電層隣接III族窒化物半導体層200cの酸素濃度は5×1017cm3以下が好ましい。ここで、酸素濃度が5×1017cm3以下の導電層隣接III族窒化物半導体層200cは、それを形成するIII族窒化物と化学組成が同一または近似の下地基板上に直接成長させることは困難であり、かかる下地基板上に成長させたIII族窒化物半導体層上にさらに成長させることにより好適に得られる。また、III族窒化物半導体層は、その酸素濃度が低いほど3次元成長よりも2次元成長平面的な成長、たとえば主表面を結晶成長面とする成長、をいう。以下同じ。した度合いが高く、このために導電層50と接合する近傍の結晶性や表面の平坦性が高くなり、主表面に平行な面内で均一かつ良好なオーミック特性が得られやすい。また、導電層隣接III族窒化物半導体層200cは、製造の際のエッチングなどによるダメージを抑制する観点から、III族窒化物を構成するIII族元素としてAlを含むことが好ましい。Al-N結合がGa-N結合よりも強いことに起因して、ダメージを低減することが可能になる。[半導体デバイスの製造方法]実施形態2図2~3および6を参照して、本発明の別の実施形態である半導体デバイス5の製造方法は、下地基板10に第1のIII族窒化物半導体層210が貼り合わされた第1の複合基板1A,1Bを準備する工程図2~3および6におけるAと、第1の複合基板1A,1Bの第1のIII族窒化物半導体層210上に少なくとも1層の第2のIII族窒化物半導体層220を成長させる工程図2~3および6におけるBと、第2のIII族窒化物半導体層220に仮支持基板40を貼り合わせて第2の複合基板2を形成する工程図2~3および6におけるCと、第2の複合基板2から下地基板10を除去する工程図2~3および6におけるDと、第1のIII族窒化物半導体層210上に導電層50を形成する工程図2におけるE、図3および6におけるFと、導電層50に支持基板60を貼り合わせて第3の複合基板3を形成する工程図2におけるF、図3および6におけるGと、第3の複合基板3から仮支持基板40を除去する工程図2におけるG、図3および6におけるHと、を含む。ここで、上記の第1のIII族窒化物半導体層210は、n型導電性を有し、転位密度が1×107cm2以下であり、酸素濃度が5×1018cm3以下である。本実施形態の半導体デバイスの製造方法によれば、第1のIII族窒化物半導体層210はn型導電性を有し転位密度が1×107cm2以下かつ酸素濃度が5×1018cm3以下であるため、第1のIII族窒化物半導体層210上に少なくとも1層の結晶性の高い第2のIII族窒化物半導体層210を成長させることができるとともに、第1のIII族窒化物半導体層210から下地基板10を除去した後の第1のIII族窒化物半導体層210の表面の平坦性が高くなり第1のIII族窒化物半導体層210と導電層50との接合性を高くすることができる。第1の複合基板を準備する工程図2~3および6におけるAを参照して、第1の複合基板1A,1Bを準備する工程には、特に制限はないが、下地基板10と第1のIII族窒化物半導体層210との接合性を高めるとともに両者の分離を容易にする観点から、図7および図8のそれぞれに示すサブ工程を含むことが好ましい。第1の複合基板1Aの場合図7を参照して、第1の複合基板1Aを準備する工程について、以下に説明する。まず、図7Aを参照して、下地基板10上にSiO2層12aを形成するサブ工程と、III族窒化物半導体基板20の一方の主表面上にSiO2層12bを形成した後、上記主表面から一定の深さの面Pにイオンを注入して面Pの領域を脆化させるサブ工程と、を含む。ここで、下地基板10は、特に制限はないが、後工程において第1のIII族窒化物半導体層210上に第2のIII族窒化物半導体層220を成長させる際に第1のIII族窒化物半導体層210にクラックを発生させない観点から、第1のIII族窒化物半導体層210と化学組成が同一または近似のIII族窒化物基板であることが好ましい。また、後工程において、下地基板10をレーザリフトオフで剥離する場合には、レーザが下地基板10を透過し第1のIII族窒化物半導体層210で吸収されるようにするために、下地基板10はサファイア下地基板、スピネル下地基板、酸化ガリウム下地基板などが好ましい。また、SiO2層12a,12bを形成する方法は、特に制限はなく、プラズマCVD化学気相堆積法、スパッタ法、真空蒸着法などが好適に挙げられる。次に、図7Bを参照して、下地基板10上に形成されたSiO2層12aとIII族窒化物半導体基板20上に形成されたSiO2層12bとを貼り合わせるサブ工程を含む。かかる貼り合わせにより、2つのSiO2層12a,12bは一体化してSiO2層12となる。ここで、貼り合わせる方法は、特に制限はなく、貼り合わせる面の表面を洗浄して直接貼り合わせ、その後700°C~1000°Cに昇温して接合する直接接合法、金属膜を形成し、接触させつつ昇温することで金属膜の金属を合金化させることにより接合する合金接合法、プラズマやイオンなどで貼り合わせ面を活性化させ接合する表面活性化法、などが好ましく用いられる。次に、図7BおよびCを参照して、SiO2層12を介在させて下地基板10とIII族窒化物半導体基板20とが貼り合わされた基板に、熱および/または応力を加えることにより、III族窒化物半導体基板20をイオン注入より脆化された面Pにおいて第1のIII族窒化物半導体層210と残りのIII族窒化物半導体基板21とに分離して、下地基板10上にSiO2層12を介在させて第1のIII族窒化物半導体層210が貼り合わされた第1の複合基板1Aが得られる。第1の複合基板1Bの場合図8を参照して、第1の複合基板1Bを準備する工程について、以下に説明する。まず、図8Aを参照して、下地基板10上に第1のSiO2層14、アモルファスSi層16および第2のSiO2層18aを順次形成するサブ工程と、III族窒化物半導体基板20の一方の主表面上に第2のSiO2層18bを形成した後、上記主表面から一定の深さの面Pにイオンを注入して面Pの領域を脆化させるサブ工程と、を含む。ここで、下地基板10は、特に制限はないが、後工程において第1のIII族窒化物半導体層210上に第2のIII族窒化物半導体層220を成長させる際に第1のIII族窒化物半導体層210にクラックを発生させない観点から、第1のIII族窒化物半導体層210と化学組成が同一または近似のIII族窒化物基板であることが好ましい。また、第1のSiO2層14、アモルファスSi層16および第2のSiO2層18a,18bを形成する方法は、特に制限はなく、プラズマCVD化学気相堆積法、スパッタ法、真空蒸着法などが好適に挙げられる。次に、図8Bを参照して、下地基板10上に第1のSiO2層14、アモルファスSi層16を介在させて形成された第2のSiO2層18aとIII族窒化物半導体基板20上に形成された第2のSiO2層18bとを貼り合わせるサブ工程を含む。かかる貼り合わせにより、2つの第2のSiO2層18a,18bは一体化して第2のSiO2層18となる。ここで、貼り合わせる方法は、特に制限はなく、貼り合わせる面の表面を洗浄して直接貼り合わせ、その後700°C~1000°Cに昇温して接合する直接接合法、金属膜を形成し、接触させつつ昇温することで金属膜の金属を合金化させることにより接合する合金接合法、プラズマやイオンなどで貼り合わせ面を活性化させ接合する表面活性化法、などが好ましく用いられる。次に、図8BおよびCを参照して、第1のSiO2層14、アモルファスSi層16および第2のSiO2層18を介在させて下地基板10とIII族窒化物半導体基板20とが貼り合わされた基板に、熱および/または応力を加えることにより、III族窒化物半導体基板20をイオン注入より脆化された面Pにおいて第1のIII族窒化物半導体層210と残りのIII族窒化物半導体基板21とに分離して、下地基板10上に、第1のSiO2層14、アモルファスSi層16および第2のSiO2層18を介在させて第1のIII族窒化物半導体層210が貼り合わされた第1の複合基板1Bが得られる。ここで、上記の第1の複合基板1A,1Bにおける第1のIII族窒化物半導体層210は、n型導電性を有し、転位密度が1×107cm2以下かつ酸素濃度が5×1018cm3以下である。第1のIII族窒化物半導体層210がn型導電性を有するため、n型半導体層が支持基板に接合されたn-down型の半導体デバイスの製造が容易になる。第1のIII族窒化物半導体層210は、1×107cm2以下の転位密度および5×1018cm3以下の酸素濃度を有しているため、その上に結晶性の高い少なくとも1層の第2のIII族窒化物半導体層220を成長させることができる。このような転位密度が1×107cm2以下かつ酸素濃度が5×1018cm3以下の結晶性の高い第1のIII族窒化物半導体層210は、それを形成するIII族窒化物と化学組成が同一でもなく近似でもない下地基板上にバッファ層を介在させてその上に成長させる方法では得ることができない。これは、上記の下地基板上にバッファ層を形成してその上にIII族窒化物半導体層を成長させると、成長の初期には、3次元成長が起こるため、成長させるIII族窒化物半導体層は、転位密度が高くなり、また多くの酸素が取り込まれて酸素濃度が高くなるからである。III族窒化物結晶半導体層は、一般的に、その成長が進むにつれて、3次元成長から2次元成長が優勢になるため、成長の中後期には、転位密度および酸素濃度が低減する。したがって、別の下地基板特に制限はないが、たとえば、形成するIII族窒化物と化学組成が同一または近似の下地基板を用いて成長させたIII族窒化物半導体インゴットから切り出された転位密度が1×107cm2以下かつ酸素濃度が5×1018cm3以下のIII族窒化物半導体基板を本実施形態の下地基板10に貼り合わせることにより、本実施形態の第1の複合基板1A,1Bを作製する必要がある。第2のIII族窒化物半導体の成長工程図2~3および6におけるBを参照して、第2のIII族窒化物半導体層220の成長工程において、その成長方法は、第1のIII族窒化物半導体層210上に、少なくとも1層の第2のIII族窒化物半導体層220をエピタキシャル成長させることができる方法であれば特に制限はなく、MOVPE有機金属気相成長法、HVPEハイドライド気相成長法、MBE分子線成長法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などが好適に挙げられる。第2のIII族窒化物半導体層220の成長工程において得られる第2のIII族窒化物半導体層220は、転位密度が1×107cm2以下かつ酸素濃度が5×1018cm3以下の結晶性の高い第1のIII族窒化物半導体層210上にエピタキシャル成長されたものであるため、高い結晶性を有する。電極の形成工程第2のIII族窒化物半導体層220の成長工程の後、第2のIII族窒化物半導体層220の最外層上に、電極30を形成する工程電極の形成工程を含むことができる。第2の複合基板の形成工程図2~3および6におけるCを参照して、第2の複合基板の形成工程において、第2のIII族窒化物半導体層220と仮支持基板40とを貼り合わせる方法は、第2のIII族窒化物半導体層220を仮支持基板40で十分に支持することができかつ後工程で第2のIII族窒化物半導体層220から仮支持基板40を容易に除去できる方法であれば特に制限はなく、たとえば、ワックス42により貼り合わせる方法が好適に挙げられる。ワックス42などを用いることにより、第2のIII族窒化物半導体層220の最外層に電極30が形成されている場合であっても、第2のIII族窒化物半導体層220と仮支持基板40とを確実に貼り合わせることができる。ここで、仮支持基板40は、第2のIII族窒化物半導体層220を十分に支持することができるものであれば特に制限はなく、サファイア仮支持基板、Si仮支持基板、III族窒化物半導体仮支持基板などが好適に挙げられる。上記のようにして、第2のIII族窒化物半導体層220に仮支持基板40を貼り合わせることにより、第2の複合基板2が得られる。下地基板の除去工程図2~3ならびに6におけるCおよびDを参照して、下地基板の除去工程において、第2の複合基板2から下地基板10を除去する方法は、特に制限はないが、効率的に除去する観点から、レーザリフトオフ法が好ましい。レーザリフト法とは、レーザ光を複合基板に照射することにより、その複合基板を構成する一部の層の一部を分解することによりその複合基板の一部を分離する方法をいう。ここで、第2の複合基板2に含まれる第1の複合基板1A,1Bの構造の違いにより、レーザリフトオフに用いられるレーザ光の種類、ならびに分離位置および分離機構が異なる。以下、より詳しく説明する。第1の複合基板1Aを含む第2の複合基板2の場合図2Cを参照して、第1の複合基板1Aを含む第2の複合基板2は、下地基板10、SiO2層12、第1のIII族窒化物半導体層210および第2のIII族窒化物半導体層220がこの順に積層された構造を有する。かかる構造は、下地基板10が、第1および第2のIII族窒化物半導体層210,220が吸収する波長の光を吸収しない基板、たとえば、サファイア下地基板、スピネル下地基板、酸化ガリウム下地基板などである場合に好適に採用される。図2Dを参照して、たとえば、下地基板10としてサファイア下地基板を含む第1の複合基板1Aを含む上記第2の複合基板2について、下地基板10のリフトオフは以下のように行われる。かかる第2の複合基板2の下地基板10側から、下地基板10およびSiO2層12では吸収されないが、第1のIII族窒化物半導体層210で吸収される波長の光、たとえば、波長355nmのTHG第3高調波-YAGイットリウムアルミニウムガーネットレーザ光を照射する。THG-YAGレーザ光を吸収した第1のIII族窒化物半導体層210の一部が分解して、第1のIII族窒化物半導体層210から下地基板10およびSiO2層12がリフトオフされる。第1の複合基板1Bを含む第2の複合基板2の場合図3および6のCを参照して、第1の複合基板1Bを含む第2の複合基板2は、下地基板10、第1のSiO2層14、アモルファスSi層16、第2のSiO2層18、第1のIII族窒化物半導体層210および第2のIII族窒化物半導体層220がこの順に積層された構造を有する。かかる構造は、下地基板10が、第1および第2のIII族窒化物半導体層210,220が吸収する波長の光を吸収する基板、たとえば、III族窒化物下地基板などである場合に好適に採用される。図3および6のDを参照して、たとえば、下地基板10としてIII族窒化物下地基板を含む第1の複合基板1Bを含む上記第2の複合基板2について、下地基板10のリフトオフは以下のように行われる。かかる第2の複合基板2の下地基板10側から、下地基板10および第1および第2のSiO2層14,18では吸収されないが、アモルファスSi層16で吸収される波長の光、たとえば、波長532nmのSHG第2高調波-YAGイットリウムアルミニウムガーネットレーザ光を照射する。SHG-YAGレーザ光は、アモルファスSi層16で吸収され熱に変換され、かかる熱により第1のSiO層14に接する下地基板10の一部が分解して、第1のSiO層14から下地基板10がリフトオフされる。ここで、アモルファスSi層16で変換された熱により、第1のIII族窒化物半導体層210の一部を分解させることなく、下地基板10であるIII族窒化物下地基板の一部を分解させるためには、第2のSiO2層18に比べて第1のSiO2層14は厚さが小さいことが好ましい。上記に説明したように、第1の複合基板1Aを含む第2の複合基板2における下地基板の除去が第1のIII族窒化物半導体層210の一部の分解により行われるのに対し、第1の複合基板1Bを含む第2の複合基板2における下地基板10の除去は、下地基板10の一部分解により行われるため、第1のIII族窒化物半導体層210の高い結晶性を維持するのに好適である。かかる第1の複合基板1Bを含む第2の複合基板2においては、下地基板10は第1のSiO2層14からリフトオフされるため、第1のIII族窒化物半導体層210上に第2のSiO2層18、アモルファスSi層16および第1のSiO2層14が残存する。したがって、図3および6のDを参照して、次工程のために、第1のIII族窒化物半導体層210上に残存する第2のSiO2層18、アモルファスSi層16および第1のSiO2層14を除去する。これらの層を除去する方法には、特に制限はなく、フッ酸硝酸混合溶液などを用いるウェットエッチング、RIE反応性イオンエッチングなどのドライエッチングなどが好適に挙げられる。導電層の形成工程図2のEならびに図3および6のFを参照して、導電層の形成工程において、第1のIII族窒化物半導体層210上に導電層50を形成する方法には、導電層50の形成に適した方法であれば特に制限はなく、スパッタ法、真空蒸着法などが好適に挙げられる。ここで、導電層50は、特に制限はないが、接触抵抗を下げる観点から、Al層、W層、Hf層などの金属層、また透光性を持たせたい場合にはITOインジウムスズ酸化物層、ZnO亜鉛酸化物層などの導電性酸化物層などが好ましい。さらに、密着性の向上のためおよび/またはパッド電極の形成のためにTiおよび/またはAuの金属層を含んでいてもよい。たとえば、これらの金属層を複数積層したAl/Ti/Au層が好適に用いられる。第3の複合基板の形成工程図2のFならびに図3および6のGを参照して、第3の複合基板の形成工程において、導電層50に支持基板60を貼り合わせる方法には、導電層50と確実に接合して導電層50ならびに第1および第2のIII族窒化物半導体層210,220を十分に支持できる方法であれば特に制限はなく、たとえば、貼り合わせ面をはんだにより接合するはんだ接合法、貼り合わせる面の表面を洗浄して直接貼り合わせた後700°C~1000°Cに昇温して接合することによる直接接合法、プラズマやイオンなどで貼り合わせ面を活性化させ接合することによる表面活性化法などが好適に挙げられる。また、支持基板60は、導電層50と確実に接合して導電層50ならびに第1および第2のIII族窒化物半導体層210,220を十分に支持できる基板であれば特に制限はなく、光透過性および光取り出し効率が高い観点からはサファイア支持基板、スピネル支持基板などが好ましく、縦型の半導体デバイスに必要な導電性を有する観点からはSi支持基板、III族窒化物支持基板などが好ましく、第1および第2のIII族窒化物半導体層210,220の熱膨張係数と同一または近似する熱膨張係数を有する観点からはIII族窒化物支持基板、SiC支持基板などが好ましい。また、支持基板60は単結晶でも多結晶でもよい。ここで、支持基板60は、導電層50との接合性を高くする観点から、その表面に表面導電層65が形成されていることが好ましい。支持基板60の表面導電層65は、特に制限はないが、導電層50と化学組成が同一または近似であることが好ましい。また、縦型の半導体デバイスの場合は、支持基板60と表面導電層65がオーミック接合をなすことが好ましい。たとえば、導電層50がAl/Ti/Au層で支持基板60がSi支持基板のとき、表面導電層65はAl/Ti/Au層の合金層が好ましい。上記のようにして、導電層50に支持基板60を貼り合わせることにより、第3の複合基板3が得られる。仮支持基板の除去工程図2のGならびに図3および6のHを参照して、仮支持基板の除去工程において、第3の複合基板3から仮支持基板40を除去する方法には、特に制限はなく、たとえば、仮支持基板40がワックス42により第2のIII族窒化物半導体層220に貼り合わされている場合には、そのワックス42を融解させることにより、仮支持基板40を除去することができる。上記のようにして、第3の複合基板3から仮支持基板40を除去することにより、支持基板60と、支持基板60上に配置された導電層50と、導電層50上に配置された少なくとも1層のIII族窒化物半導体層200として第1および第2のIII族窒化物半導体層210,220が配置され、III族窒化物半導体層200のうち導電層50に隣接する導電層隣接III族窒化物半導体層200cである第1のIII族窒化物半導体層210は、n型導電性を有し、転位密度が5×1017cm2以下であり、酸素濃度が5×1018cm3以下である半導体デバイス5が得られる。実施形態3図4~5を参照して、本発明のさらに別の実施形態である半導体デバイス5の製造方法は、下地基板10に第1のIII族窒化物半導体層210が貼り合わされた第1の複合基板1Bを準備する工程図4~5におけるAと、第1の複合基板1Bの第1のIII族窒化物半導体層210上に少なくとも1層の第2のIII族窒化物半導体層220を成長させる工程図4~5におけるBと、第2のIII族窒化物半導体層220に仮支持基板40を貼り合わせて第2の複合基板2を形成する工程図4~5におけるCと、第2の複合基板2から下地基板10を除去する工程図4~5におけるDと、第1のIII族窒化物半導体層210を除去する工程図4~5におけるFと、第2のIII族窒化物半導体層220上に導電層50を形成する工程図4~5におけるGと、導電層50に支持基板60を貼り合わせて第4の複合基板4を形成する工程図4~5におけるHと、第4の複合基板4から仮支持基板40を除去する工程図4~5におけるIと、を含み、第2のIII族窒化物半導体層220のうち導電層50に隣接する導電層隣接III族窒化物半導体層200cは、n型導電性を有し、転位密度が1×107cm2以下であり、酸素濃度が5×1017cm3以下である。第1の複合基板の準備工程から下地基板の除去工程まで図4~5のA~Eを参照して、本発明のさらに別の実施形態である半導体デバイス5の製造方法における第1の複合基板1Bの準備工程、第2のIII族窒化物半導体層220の成長工程、第2の複合基板2の形成工程および下地基板10の除去工程は、それぞれ実施形態2の半導体デバイス5の製造方法における第1の複合基板1A,1Bの準備工程、第2のIII族窒化物半導体層220の成長工程、第2の複合基板2の形成工程および下地基板10の除去工程と同様である。図4~5においては第1の複合基板1Bのみが描かれているが、本実施形態の半導体デバイスの製造方法においては、実施形態2の半導体デバイスの製造方法と同様に、第1の複合基板1Bに替えて第1の複合基板1Aを用いることもできる。第1のIII族窒化物半導体層の除去工程図4~5のFを参照して、第1のIII族窒化物半導体層の除去工程において、第1のIII族窒化物半導体層210を除去する方法には、特に制限はなく、RIEなどのドライエッチングなどが好適に挙げられる。このように第1のIII族窒化物半導体層210を除去することにより、第2のIII族窒化物半導体層220を露出させて、この上に導電層50を形成することが可能となる。イオン注入のダメージを含む第1のIII族窒化物半導体層210を除去することにより、第2のIII族窒化物半導体層220と導電層50の電気的接合を好適なものにできる。導電層の形成工程図4~5のGを参照して、導電層の形成工程において、第2のIII族窒化物半導体層220上に導電層50を形成する方法は、導電層50の形成に適した方法であれば特に制限はなく、スパッタ法、真空蒸着法などが好適に挙げられる。ここで、導電層50は、特に制限はないが、接触抵抗を下げる観点から、Al層、W層、Hf層などの金属層、また透光性を持たせたい場合にはITOインジウムスズ酸化物層、ZnO亜鉛酸化物層などの導電性酸化物層などが好ましい。さらに、密着性の向上のためおよび/またはパッド電極の形成のためにTiおよび/またはAuの金属層を含んでいてもよい。たとえば、これらの金属層を複数積層したAl/Ti/Au層が好適に用いられる。第4の複合基板の形成工程図4~5のHを参照して、第4の複合基板の形成工程において、導電層50に支持基板60を貼り合わせる方法には、導電層50と確実に接合して導電層50および第2のIII族窒化物半導体層220を十分に支持できる方法であれば特に制限はなく、たとえば、貼り合わせ面をはんだにより接合するはんだ接合法、貼り合わせる面の表面を洗浄して直接貼り合わせた後700°C~1000°Cに昇温して接合することによる直接接合法、プラズマやイオンなどで貼り合わせ面を活性化させ接合することによる表面活性化法などが好適に挙げられる。また、支持基板60は、導電層50と確実に接合して導電層50および第2のIII族窒化物半導体層220を十分に支持できる基板であれば特に制限はなく、光透過性および光取り出し効率が高い観点からはサファイア支持基板、スピネル支持基板などが好ましく、縦型の半導体デバイスに必要な導電性を有する観点からはSi支持基板、III族窒化物支持基板などが好ましく、第2のIII族窒化物半導体層220の熱膨張係数と同一または近似する熱膨張係数を有する観点からはIII族窒化物支持基板、SiC支持基板などが好ましい。また、支持基板60は単結晶でも多結晶でもよい。ここで、支持基板60は、導電層50との接合性を高くする観点から、その表面に表面導電層65が形成されていることが好ましい。支持基板60の表面導電層65は、特に制限はないが、導電層50と化学組成が同一または近似であることが好ましい。また、縦型の半導体デバイスの場合は、支持基板60と表面導電層65がオーミック接合をなすことが好ましい。たとえば、導電層50がAl/Ti/Au層で支持基板60がSi支持基板のとき、表面導電層65はAl/Ti/Au層の合金層が好ましい。上記のようにして、導電層50に支持基板60を貼り合わせることにより、第4の複合基板4が得られる。仮支持基板の除去工程図4~5のIを参照して、仮支持基板の除去工程において、第4の複合基板4から仮支持基板40を除去する方法には、特に制限はなく、たとえば、仮支持基板40がワックス42により第2のIII族窒化物半導体層220に貼り合わされている場合には、そのワックス42を融解させることにより、仮支持基板40を除去することができる。上記のようにして、第4の複合基板4から仮支持基板40を除去することにより、支持基板60と、支持基板60上に配置された導電層50と、導電層50上に配置された少なくとも1層のIII族窒化物半導体層200として第2のIII族窒化物半導体層220が配置され、III族窒化物半導体層200である第2のIII族窒化物半導体層220のうち導電層50に隣接する導電層隣接III族窒化物半導体層200cは、n型導電性を有し、転位密度が5×1017cm2以下であり、酸素濃度が5×1017cm3以下である半導体デバイス5が得られる。ここで、第2のIII族窒化物半導体層220は、第1のIII族窒化物半導体層210上にエピタキシャル成長させたものであり、第1のIII族窒化物半導体層210に比べて酸素濃度をさらに低減することができるため、導電層隣接III族窒化物半導体層200cの酸素濃度を5×1017cm3以下とすることができる。実施例11.第1の複合基板の準備図2Aを参照して、直径2インチ5.08cmで厚さ400μmのサファイア下地基板下地基板10に厚さ200nmのSiO2層12を介在させてGaN層第1のIII族窒化物半導体層210が貼り合わされた第1の複合基板1Aを準備した。ここで、GaN層第1のIII族窒化物半導体層210は、転位密度が5×106cm2であり、酸素濃度が2×1018cm3であった。転位密度はCLカソードルミネッセンス法により測定し、酸素濃度はSIMS2次イオン質量分析法より測定した。かかる第1の複合基板1Aは、具体的には、以下のようにして準備された。まず、図7Aを参照して、直径2インチ5.08cmで厚さ400μmのサファイア下地基板下地基板10上に、プラズマCVD法により、厚さ100nmのSiO2層12aを形成した。また、転位密度が5×106cm2かつ酸素濃度が2×1018cm3のGaN基板III族窒化物半導体基板20の一方の主表面上に主表面上にプラズマCVD法により厚さ100nmのSiO2層12bを形成した後、上記主表面から約150nmの深さの面Pに水素イオンを注入した。次いで、図7Bを参照して、サファイア下地基板下地基板10に形成されたSiO2層12aとGaN基板III族窒化物半導体基板20に形成されたSiO2層12bとを、それらの表面をドライエッチング装置を用いた酸素プラズマ処理により清浄化した後、重ね合わせて、室温25°C中で7MPaの荷重で加圧することにより、貼り合わせた。こうして得られた貼り合わせ基板を、室温25°Cから300°Cまで3時間かけてゆっくりと昇温することにより、接合界面の接合強度を高めた。かかる接合により、2つのSiO2層12a,12bが一体化して厚さ200nmのSiO2層12が形成された。次いで、図7Cを参照して、上記の貼り合わせ基板を500°Cに加熱して基板の主表面に対して斜めに応力をかけた。GaN基板III族窒化物半導体基板20が上記の面Pにおいて分離することにより、サファイア下地基板下地基板10にSiO2層12を介在させて厚さ150nmのGaN層第1のIII族窒化物半導体層210が貼り合わされた第1の複合基板1Aが得られた。2.第2のIII族窒化物半導体層の成長図2Bを参照して、上記の第1の複合基板1AをアンモニアNH3ガスと水素H2ガスとの混合ガス中1050°Cで10分間サーマルクリーニングした。かかる第1の複合基板1AのGaN層第1のIII族窒化物半導体層210上に、MOVPE法により、1100°Cの条件で、第2のIII族窒化物半導体層220として、厚さ1μmでSi濃度が2×1018cm3のn型GaN層222および厚さが5μmでSi濃度が6×1015cm3のn型GaN層224ドリフト層を順次成長させた。さらに、n型GaN層224上に、真空蒸着法により、直径200μmのNi層厚さ50nm/Au層厚さ500nmを形成し、600°Cで2分間アニールすることにより合金化させることにより、ショットキー電極電極30を形成した。3.仮支持基板の貼り合わせによる第2の複合基板の形成図2Cを参照して、上記の第2のIII族窒化物半導体層220および電極30とサファイア仮支持基板仮支持基板40とをワックス42で貼り合わることにより、第2の複合基板2を得た。4.下地基板の除去図2Dを参照して、第2の複合基板2のサファイア下地基板下地基板10側から波長355nmのTHG-YAGレーザ光Lを照射して、レーザ光をGaN層第1のIII族窒化物半導体層210に吸収させ、GaN層第1のIII族窒化物半導体層210のサファイア下地基板下地基板10との界面近傍の部分を分解させることにより、サファイア下地基板下地基板10をリフトオフした。上記のリフトオフにより露出したGaN層第1のIII族窒化物半導体層210の表面のRMS二乗平均平方根粗さJISB0601-2001に規定するRqに相当する。以下同じ。は、100μm×100μmの範囲をAFM原子間力顕微鏡で測定したところ、200nmと小さかった。これは、GaN層第1のIII族窒化物半導体層210は、その結晶性が高いため、サファイア下地基板下地基板10との界面近傍の部分における分解が均一であり、その表面の平坦性が高くなったものと考えられる。5.導電層の形成図2Eを参照して、露出したGaN層第1のIII族窒化物半導体層210の主表面に、真空蒸着法により、Al層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmで構成されるオーミック電極導電層50を形成した。6.支持基板の貼り合わせによる第3の複合基板の形成図2Fを参照して、Si支持基板支持基板60の両主表面に、真空蒸着法によりAl層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmを形成し、400°Cで10分間アニールすることにより合金化させて表面導電層65を形成した基板を準備した。かかる基板の表面導電層65と、オーミック電極導電層50とを、AuSnはんだにより貼り合わせることにより、第3の複合基板3を形成した。7.仮支持基板の除去図2FおよびGを参照して、第3の複合基板3においてワックス42を融解することにより、第3の複合基板3からサファイア仮支持基板仮支持基板40が除去されて、半導体デバイス5として、両主表面にAl層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmの合金層が形成されたSi支持基板支持基板60上に、Al層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmで構成されるオーミック電極導電層50、GaN層第1のIII族窒化物半導体層210、n型GaN層222およびn型GaN層224ドリフト層第2のIII族窒化物半導体層220、ならびにNi層厚さ50nm/Au層厚さ500nmの合金で構成されるショットキー電極電極30がこの順に形成されたSBDショットキーバリアダイオードを得た。得られたSBD半導体デバイス5は、パラメータアナライザによりそのI-V電流-電圧特性を評価したところ、オン抵抗が1.4mΩcm2、電流密度1×103A/cm2における逆方向耐圧は400V、と高特性であった。比較例11.III族窒化物半導体層の成長図9Aを参照して、直径2インチ5.08cmで厚さ400μmのサファイア下地基板を水素H2ガス雰囲気中1100°Cで10分間サーマルクリーニングした。その後、MOVPE法により、525°Cの条件で、そのサファイア下地基板下地基板10上に厚さ25nmのGaNバッファ層III族窒化物バッファ層290を成長させた後、1100°Cの条件で、GaNバッファ層III族窒化物バッファ層290上に厚さ1μmでSi濃度が2×1018cm3のn型GaN層222および厚さが5μmでSi濃度が6×1015cm3のn型GaN層224ドリフト層を順次成長させた。ここで、n型GaN層222は、実施例1と同様に測定したところ、転位密度が1×109cm2、サファイア下地基板下地基板10との界面近傍の部分における酸素濃度が1×1019cm3であった。さらに、n型GaN層224上に、実施例1と同様にして、ショットキー電極電極30を形成することにより、複合基板1Rを得た。2.仮支持基板の貼り合わせ図9Bを参照して、この複合基板1Rのn型GaN層224およびショットキー電極電極30とサファイア仮支持基板仮支持基板40とを、実施例1と同様にワックス42で貼り合わることにより、複合基板2Rを得た。3.下地基板の除去図9Cを参照して、複合基板2Rのサファイア下地基板下地基板10側から実施例1と同様に波長355nmのTHG-YAGレーザ光Lを照射して、レーザ光をGaNバッファ層III族窒化物バッファ層290に吸収させて、これを分解させることにより、サファイア下地基板下地基板10をリフトオフした。上記のリフトオフにより露出したn型GaN層222の表面のRMS粗さは、実施例1と同様に測定したところ、650nmと大きかった。これは、GaNバッファ層III族窒化物バッファ層290およびn型GaN層222は、その結晶性が低く、加えてサファイア下地基板下地基板10との界面近傍の部分における酸素濃度が高いため、サファイア下地基板下地基板10との界面近傍の部分における分解が不均一であり、その表面の平坦性が低くなったものと考えられる。4.導電層の形成図9Dを参照して、露出したn型GaN層222の表面に、実施例1と同様にして、オーミック電極導電層50を形成した。5.支持基板の貼り合わせ図9Eを参照して、実施例1と同様にして、オーミック電極導電層50に、両主表面にAl層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmの合金層表面導電層65が形成されたSi支持基板支持基板60を貼り合わせることにより、複合基板3Rを得た。6.仮支持基板の除去図9EおよびFを参照して、実施例1と同様にして、複合基板3Rからサファイア仮支持基板仮支持基板40が除去することにより、半導体デバイス5Rとして、両主表面にAl層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmの合金層が形成されたSi支持基板支持基板60上に、Al層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmで構成されるオーミック電極導電層50、n型GaN層222およびn型GaN層224ドリフト層第2のIII族窒化物半導体層に対応、ならびにNi層厚さ50nm/Au層厚さ500nmの合金で構成されるショットキー電極電極30がこの順に形成されたSBDショットキーバリアダイオードを得た。得られたSBD半導体デバイス5Rは、そのI-V特性を実施例1と同様に評価したところ、オン抵抗が2.6mΩcm2、電流密度1×103A/cm2における逆方向耐圧は80V、と低特性であった。オン抵抗が高くなったのは、サファイア下地基板下地基板10のリフトオフ後に露出したn型GaN層222の表面の平坦性が低いためにオーミック電極導電層50とSi支持基板支持基板60の表面に形成されたAl層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmの合金層表面導電層65との接合性が低下したこと、および、上記のリフトオフの際に結晶性の低いn型GaN層222が受けるダメージが大きいこと、などの理由により、n型GaN層222とSi支持基板支持基板60との間のコンタクト特性が低下したことによるものと考えられる。また、逆方向耐圧が低くなったのは、n型GaN層222の転位密度が高かったことによるものと考えられる。実施例21.第1の複合基板の準備図3Aを参照して、直径2インチ5.08cmで厚さ400μmのGaN下地基板下地基板10に厚さ10nmの第1のSiO2層14、厚さ60nmのアモルファスSi層および厚さ230nmの第2のSiO2層18を介在させてGaN層第1のIII族窒化物半導体層210が貼り合わされた第1の複合基板1Bを準備した。ここで、GaN層第1のIII族窒化物半導体層210は、転位密度が5×106cm2であり、酸素濃度が2×1018cm3であった。かかる第1の複合基板1Bは、具体的には、以下のようにして準備された。まず、図8Aを参照して、直径2インチ5.08cmで厚さ400μmのGaN下地基板下地基板10上に、プラズマCVD法により、厚さ10nmの第1のSiO2層14、厚さ60nmのアモルファスSi層および厚さ130nmの第2のSiO2層18aを順次形成した。また、転位密度が5×106cm2かつ酸素濃度が2×1018cm3のGaN基板III族窒化物半導体基板20の一方の主表面上にプラズマCVD法により厚さ100nmの第2のSiO2層18bを形成した後、上記主表面から約150nmの深さの面Pに水素イオンを注入した。次いで、図8Bを参照して、GaN下地基板下地基板10に形成された第2のSiO2層18aとGaN基板III族窒化物半導体基板20に形成された第2のSiO2層18bとを、それらの表面をドライエッチング装置を用いた酸素プラズマ処理により清浄化した後、重ね合わせて、室温25°C中で7MPaの荷重で加圧することにより、貼り合わせた。こうして得られた貼り合わせ基板を、室温25°Cから300°Cまで3時間かけてゆっくりと昇温することにより、接合界面の接合強度を高めた。かかる接合により、2つの第2のSiO2層18a,18bが一体化して厚さ230nmの第2のSiO2層18が形成された。次いで、図8Cを参照して、上記の貼り合わせ基板を500°Cに加熱して基板の主表面に対して斜めに応力をかけた。GaN基板III族窒化物半導体基板20が上記の面Pにおいて分離することにより、GaN下地基板下地基板10に第1のSiO層14、アモルファスSi層16および第2のSiO2層18を介在させて厚さ150nmのGaN層第1のIII族窒化物半導体層210が貼り合わされた第1の複合基板1Bが得られた。2.第2のIII族窒化物半導体層の成長図3Bを参照して、実施例1同様に、上記の第1の複合基板1Bをサーマルクリーニングした後、かかる第1の複合基板1BのGaN層第1のIII族窒化物半導体層210上に、MOVPE法により、1100°Cの条件で、第2のIII族窒化物半導体層220として、厚さ1μmでSi濃度が2×1018cm3のn型GaN層222および厚さが5μmでSi濃度が6×1015cm3のn型GaN層224ドリフト層を順次成長させた。さらに、実施例1と同様にして、n型GaN層224上にショットキー電極電極30を形成した。3.仮支持基板の貼り合わせによる第2の複合基板の形成図3Cを参照して、実施例1と同様に、上記の第2のIII族窒化物半導体層220および電極30とサファイア仮支持基板仮支持基板40とをワックス42で貼り合わることにより、第2の複合基板2を得た。4.下地基板の除去図3Dを参照して、第2の複合基板2のGaN下地基板下地基板10側から波長532nmのSHG-YAGレーザ光Lを照射して、レーザ光LをアモルファスSi層16に吸収させて熱に変換させて、かかる熱によりGaN下地基下地基板10の第1のSiO2層14との界面近傍の部分を分解させることにより、GaN下地基板下地基板10をリフトオフした。ここで、第1のSiO2層14の厚さに比べて第2のSiO2層の厚さが十分に大きいため、GaN層第1のIII族窒化物半導体層210ではなくGaN下地基板下地基板10を選択的に分解することができる。図3Eを参照して、GaN層第1のIII族窒化物半導体層210上に残っている第1のSiO2層14、アモルファスSi層16および第2のSiO2層18をフッ酸硝酸混合溶液によるウェットエッチングにより除去した。上記のリフトオフにより露出したGaN層第1のIII族窒化物半導体層210の表面のRMS粗さは、実施例1と同様に測定したところ、40nmと極めて小さかった。これは、GaN層第1のIII族窒化物半導体層210は、その結晶性が高く、また、上記のリフトオフの際に分解を受けずに、エッチングによりその表面が露出されたものであるため、その表面の平坦性が高くなったものと考えられる。5.導電層の形成図3Fを参照して、露出したGaN層第1のIII族窒化物半導体層210の主表面に、実施例1と同様にして、オーミック電極導電層50を形成した。6.支持基板の貼り合わせによる第3の複合基板の形成図3Gを参照して、実施例1と同様にして、オーミック電極導電層50に、両主表面にAl層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmの合金層表面導電層65が形成されたSi支持基板支持基板60を貼り合わせることにより、第3の複合基板3を形成した。7.仮支持基板の除去図3GおよびHを参照して、実施例1と同様にして、第3の複合基板3からサファイア仮支持基板仮支持基板40が除去することにより、半導体デバイス5として、両主表面にAl層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmの合金層が形成されたSi支持基板支持基板60上に、Al層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmで構成されるオーミック電極導電層50、GaN層第1のIII族窒化物半導体層210、n型GaN層222およびn型GaN層224ドリフト層第2のIII族窒化物半導体層220、ならびにNi層厚さ50nm/Au層厚さ500nmの合金で構成されるショットキー電極電極30がこの順に形成されたSBDショットキーバリアダイオードを得た。得られたSBD半導体デバイス5は、そのI-V特性を実施例1と同様に評価したところ、オン抵抗が1.2mΩcm2、電流密度1×103A/cm2における逆方向耐圧は400V、と高特性であった。特に、本実施例においては、GaN層第1のIII族窒化物半導体層210ではなくGaN下地基板下地基板10を部分的に分解することによりGaN下地基板下地基板10をリフトオフしたことにより、GaN層第1のIII族窒化物半導体層210の受けるダメージがさらに低減してGaN層第1のIII族窒化物半導体層210と導電層50との接合性がさらに向上したため、実施例1のSBDに比べて、オン抵抗をより低くできたものと考えられる。実施例31.第1の複合基板の準備から下地基板の除去まで図4A~Eを参照して、実施例2と同様にして、第1の複合基板1Bを準備し、第2のIII族窒化物半導体層220の成長を成長させ、仮支持基板40を貼り合わせて第2の複合基板2を形成し、かかる第2の複合基板2から下地基板10を除去し、さらに、GaN層第1のIII族窒化物半導体層210上に残っている第1のSiO2層14、アモルファスSi層16および第2のSiO2層18をフッ酸硝酸混合溶液によるウェットエッチングにより除去した図4E。2.第1のIII族窒化物半導体層の除去図4Fを参照して、GaN層第1のIII族窒化物半導体層210をRIEにより除去した。かかるRIEにより、露出したn型GaN層222は、転位密度が5×106cm2、酸素濃度が5×1016cm3と結晶性が非常に高く、その表面のRMS粗さが40nmと小さく平坦であった。3.導電層の形成図4Gを参照して、露出したn型GaN層222の主表面に、実施例1と同様にして、オーミック電極導電層50を形成した。4.支持基板の貼り合わせによる第4の複合基板の形成図4Hを参照して、実施例1と同様にして、オーミック電極導電層50に、両主表面にAl層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmの合金層表面導電層65が形成されたSi支持基板支持基板60を貼り合わせることにより、第4の複合基板4を形成した。5.仮支持基板の除去図4HおよびIを参照して、実施例1と同様にして、第4の複合基板4からサファイア仮支持基板仮支持基板40が除去することにより、半導体デバイス5として、両主表面にAl層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmの合金層が形成されたSi支持基板支持基板60上に、Al層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmで構成されるオーミック電極導電層50、n型GaN層222およびn型GaN層224ドリフト層第2のIII族窒化物半導体層220、ならびにNi層厚さ50nm/Au層厚さ500nmの合金で構成されるショットキー電極電極30がこの順に形成されたSBDショットキーバリアダイオードを得た。得られたSBD半導体デバイス5は、そのI-V特性を実施例1と同様に評価したところ、オン抵抗が1.1mΩcm2、電流密度1×103A/cm2における逆方向耐圧は400V、と高特性であった。特に、本実施例においては、水素イオン注入のダメージを含むGaN層第1のIII族窒化物半導体層210を除去して、この層よりもさらに結晶性の高いn型GaN層222を導電層50と接合させることにより、半導体層と導電層とのコンタクト特性がさらに向上したため、実施例2のSBDに比べて、オン抵抗をさらに低くできたものと考えられる。実施例41.第1の複合基板の準備図5Aを参照して、実施例2と同様にして、第1の複合基板1Bを準備した。2.第2のIII族窒化物半導体層の成長図5Bを参照して、実施例1同様に、上記の第1の複合基板1Bをサーマルクリーニングした後、かかる第1の複合基板1BのGaN層第1のIII族窒化物半導体層210上に、第2のIII族窒化物半導体層220として、厚さ20nmでSi濃度が2×1018cm3のn型Al004Ga096N層221、厚さ1μmでSi濃度が2×1018cm3のn型GaN層222および厚さが5μmでSi濃度が6×1015cm3のn型GaN層224ドリフト層を順次成長させた。ここで、n型Al004Ga096N層221は、転位密度が5×106cm2、酸素濃度が8×1016cm3であった。さらに、実施例1と同様にして、n型GaN層224上にショットキー電極電極30を形成した。3.第2の複合基板の形成から仮支持基板の除去まで図5C~Iを参照して、実施例3と同様にして、仮支持基板40を貼り合わせて第2の複合基板2を形成し、かかる第2の複合基板2から下地基板10を除去し、さらに、第1のSiO2層14、アモルファスSi層16、第2のSiO2層18およびGaN層第1のIII族窒化物半導体層210を除去し、露出したn型Al004Ga096N層221の表面にオーミック電極導電層50を形成し、このオーミック電極導電層50にAl層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmの合金層表面導電層65が形成されたSi支持基板支持基板60を貼り合わせることにより第4の複合基板4を形成し、かかる第4の複合基板4からサファイア仮支持基板仮支持基板40を除去することにより、半導体デバイス5たるSBDを得た。得られたSBD半導体デバイス5は、両主表面にAl層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmの合金層が形成されたSi支持基板支持基板60上に、Al層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmで構成されるオーミック電極導電層50、n型Al004Ga096N層221、n型GaN層222およびn型GaN層224ドリフト層第2のIII族窒化物半導体層220、ならびにNi層厚さ50nm/Au層厚さ500nmの合金で構成されるショットキー電極電極30がこの順に形成されていた。得られたSBD半導体デバイス5は、そのI-V特性を実施例1と同様に評価したところ、オン抵抗が1.1mΩcm2、電流密度1×103A/cm2における逆方向耐圧は400V、と実施例3のSBDと同等に高特性であった。特に、本実施例のSBDは、実施例3のSBDのn型GaN層222とオーミック電極導電層50との間にn型Al004Ga096N層221が挿入された構造を有しており、GaN層に比べて高い化学結合性を有するAlxGa1xN層0<x≦1の存在により、SBDの製造においてGaN層第1のIII族窒化物半導体層210をエッチングする際に、n型Al004Ga096N層221、n型GaN層222およびn型GaN層224ドリフト層第2のIII族窒化物半導体層220にダメージが伝搬することを抑制することができたため、高い特性が得られたものと考えられる。実施例51.第1の複合基板の準備図6Aを参照して、実施例2と同様にして、第1の複合基板1Bを準備した。2.第2のIII族窒化物半導体層の成長図6Bを参照して、実施例1と同様に、上記の第1の複合基板1Bをサーマルクリーニングした後、かかる第1の複合基板1BのGaN層第1のIII族窒化物半導体層210上に、MOVPE法により、第2のIII族窒化物半導体層220として、厚さ2μmのn型GaN層225、厚さ100nmのn型In002Ga098N緩衝層226、厚さ3nmのIn015Ga085N井戸層と厚さ15nmのGaN障壁層で形成される3重の多重量子井戸MQW構造を有する発光層227、厚さ20nmのp型Al018Ga082N電子ブロック層228および厚さ50nmのp型GaNコンタクト層229を形成した。ここで、n型In002Ga098N緩衝層226およびGaN障壁層は840°Cで成長させ、In015Ga085N井戸層は780°Cで成長させ、その他の層は1100°Cで成長させた。さらに、p型GaNコンタクト層229上の一部に、真空蒸着法により、Ni層厚さ5nm/Au層厚さ10nmで構成される外形が0.8mm×0.8mm角で中央部に直径100μmの開口部を有するp電極電極30を形成した。p電極電極30の上記開口部を覆ってp型GaNコンタクト層229およびp電極電極30に接触するように、真空蒸着法により、Ti層厚さ50nm/Au層厚さ500nmで構成される直径が120μmのパッド電極33を形成した。3.第2の複合基板の形成から仮支持基板の除去まで図6C~Iを参照して、実施例2と同様にして、仮支持基板40を貼り合わせて第2の複合基板2を形成し、かかる第2の複合基板2から下地基板10を除去し、さらに、第1のSiO2層14、アモルファスSi層16および第2のSiO2層18を除去し、露出したGaN層第1のIII族窒化物半導体層210の表面にオーミック電極導電層50を形成し、このオーミック電極導電層50にAl層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmの合金層表面導電層65が形成されたSi支持基板支持基板60を貼り合わせることにより第4の複合基板4を形成し、かかる第4の複合基板4からサファイア仮支持基板仮支持基板40を除去し、1mm×1mm角1mm2の大きさにチップ化することにより、半導体デバイス5たるLED発光ダイオードを得た。得られたLED半導体デバイス5は、両主表面にAl層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmの合金層が形成されたSi支持基板支持基板60上に、Al層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmで構成されるオーミック電極導電層50、GaN層第1のIII族窒化物半導体層210、n型GaN層225、n型In002Ga098N緩衝層226、In015Ga085N井戸層とGaN障壁層で構成される3重の多重量子井戸MQW構造を有する発光層227、p型Al018Ga082N電子ブロック層228および厚さ50nmのp型GaNコンタクト層229、p電極電極30およびパッド電極33がこの順に形成されていた。比較例2図10を参照して、サファイア下地基板上に、MOVPE法により、厚さ5μmのn型GaN層225、厚さ100nmのn型In002Ga098N緩衝層226、厚さ3nmのIn015Ga085N井戸層と厚さ15nmのGaN障壁層で形成される3重の多重量子井戸MQW構造を有する発光層227、厚さ20nmのp型Al018Ga082N電子ブロック層228および厚さ50nmのp型GaNコンタクト層229を形成した。ここで、n型In002Ga098N緩衝層226およびGaN障壁層は840°Cで成長させ、In015Ga085N井戸層は780°Cで成長させ、その他の層は1100°Cで成長させた。さらに、p型GaNコンタクト層229上の一部に、真空蒸着法により、Ni層厚さ5nm/Au層厚さ10nmで構成され、外形が0.8mm×0.8mm角からn電極形成用領域部分が切り取られた形状であり、直径100μmの開口部を有するp電極電極30を形成した。p電極電極30の上記開口部を覆ってp型GaNコンタクト層229およびp電極電極30に接触するように、真空蒸着法により、Ti層厚さ50nm/Au層厚さ500nmで構成される直径が120μmのパッド電極33を形成した。次いで、p型GaNコンタクト層229、p型Al018Ga082N電子ブロック層228、発光層227およびn型In002Ga098N緩衝層226のそれぞれの一部上記p電極電極30のn電極形成用領域を含む外周領域に対応する部分をRIEによってメサエッチングし、n型GaN層225の一部を露出させた。n型GaN層225の露出部分のn電極形成用領域部分に、真空蒸着法によりAl層厚さ20nm/Ti層厚さ50nm/Au層厚さ500nmで構成されるn電極電極70を形成し、1mm×1mm角1mm2の大きさにチップ化することにより、半導体デバイス5RたるLED発光ダイオードを得た。比較例2のLED半導体デバイス5Rにおいては、サファイア下地基板が絶縁性であることから、n電極電極70をp電極電極30と同じ側に形成するため、比較例2のLED半導体デバイス5Rの発光面積は、実施例5のLED半導体デバイス5の発光面積に比べて15小さい。ここで、比較例2および実施例5のLEDにおいては、いずれも発光面積はp電極電極30においてパッド電極33が形成されていない部分の面積に等しい。上記の実施例5および比較例2のLED半導体デバイスの発光強度を、積分球により測定したところ、実施例5のLEDの輝度は、比較例2のLEDの輝度に対して約1.6倍と高かった。実施例5のLEDでは、n型GaN層225の下に存在するAl層が反射膜として働いていることと、縦型のデバイス構造によって発光面積を広く取ることができ、電流密度が高いほど顕著になる内部量子効率の低下が抑制されたことが有利に働いているものと考えられる。今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。"