光電変換装置であって、複数の画素出力線と、暗時の信号である第1信号および明時の信号である第2信号を連続的に前記複数の画素出力線のうち対応する画素出力線に出力する複数の画素と、前記複数の画素出力線に連続的に出力された前記第1信号および前記第2信号を増幅して、増幅された第1信号および増幅された第2信号を出力する複数の増幅部と、前記複数の画素出力線のうち対応する画素出力線を通して定電流を流す複数の定電流源と、前記増幅された第1信号を保持する第1保持容量および前記増幅された第2信号を保持する第2保持容量を含み、各々が前記複数の増幅部のうちの1つの増幅部に対応する複数の回路と、前記複数の回路の各々から前記第1保持容量に保持された前記増幅された第1信号が出力される第1水平出力線と、前記複数の回路の各々から前記第2保持容量に保持された前記増幅された第2信号が出力される第2水平出力線と、前記第1水平出力線に出力された前記増幅された第1信号と前記第2水平出力線に出力された前記増幅された第2信号とを差動増幅する出力アンプと、を備え、前記複数の画素は、増幅MOSFETを含み、前記増幅MOSFETと前記複数の定電流源のうち対応する定電流源とによってソースフォロワ回路が構成され、前記ソースフォロワ回路により前記第1信号および前記第2信号が前記複数の画素出力線のうち対応する画素出力線に出力され、前記複数の増幅部の各々は、前記複数の画素出力線のうち対応する画素出力線に連続的に出力された前記第1信号および前記第2信号を複数のゲインのうち選択されたゲインで増幅する可変増幅段と、前記可変増幅段から出力された信号を増幅して前記増幅された第1信号および前記増幅された第2信号を発生するバッファ段と、を含む、ことを特徴とする光電変換装置。前記可変増幅段は、帰還型の増幅回路を含み、帰還係数の変更によってゲインが変更されることを特徴とする請求項1に記載の光電変換装置。前記複数の回路の各々の前記第1保持容量と前記第1水平出力線との接続を制御するスイッチと、前記複数の回路の各々の前記第2保持容量と前記第2水平出力線との接続を制御するスイッチと、を更に備えることを特徴とする請求項1又は2に記載の光電変換装置。前記バッファ段は、電圧フォロワを含むことを特徴とする請求項1乃至3のいずれか1項に記載の光電変換装置。前記バッファ段は、ソースフォロワを含むことを特徴とする請求項1乃至3のいずれか1項に記載の光電変換装置。前記可変増幅段は、前記複数の画素出力線のうち対応する画素出力線に接続された第1端子、および、第2端子を有するクランプ容量と、前記第2端子に接続された第1入力端子、参照電圧が入力される第2入力端子、および、出力端子を有する演算増幅器と、第1容量値を有する第1容量および第1スイッチを直列に含み、前記第1入力端子と前記出力端子とを接続する第1経路と、第2容量値を有する第2容量および第2スイッチを直列に含み、前記第1入力端子と前記出力端子とを接続する第2経路と、前記第1入力端子と前記出力端子との間に配置されたクランプスイッチと、を含む、ことを特徴とする請求項1乃至5のいずれか1項に記載の光電変換装置。前記バッファ段の出力インピーダンスは、前記可変増幅段の出力インピーダンスよりも小さい、ことを特徴とする請求項1乃至6のいずれか1項に記載の光電変換装置。請求項1乃至7のいずれか1項に記載の光電変換装置と、前記光電変換装置から提供される信号を処理する処理回路と、を備えることを特徴とする撮像装置。一方、CMOSセンサの多画素化が進んでおり、同じフレームレートを実現するためには、読み出し速度の高速化が必要である。このため、画素から保持容量までの読み出しが行なわれる水平ブランキング期間の短縮が求められている。しかしながら、前述の列アンプでゲイン切り替えをする固体撮像装置においては、高速化において次のような課題がある。一般に増幅回路においては、ゲインが高くなるほど、列アンプの帯域は狭くなる。したがって、ゲインの切り替えにより列アンプの帯域が変化してしまい、特に高ゲイン設定時において帯域が低下し、応答性が悪化する。応答性を改善するためには、列アンプの出力部に接続されている保持容量を小さくし、帯域を広げることが考えられる。しかし、保持容量を小さくすると、保持容量間の容量値の相対ばらつきが増加するため、固定パターンノイズが増加する。このため、保持容量の容量値の下限は固定パターンノイズにより規定され、保持容量の容量値の上限は高感度設定時の応答性によって規定されることになる。高速化が進展すると、双方の要求が満たせないという問題が発生する。本発明は、上記の課題認識を契機としてなされたものであり、例えば、画素から画素信号線に出力された信号を増幅する増幅部のゲインを変更可能な構成において、固体パターンノイズを抑制しつつ読み出し速度の高速化を図ることを目的とする。本発明の第1の側面は、画素出力線と、前記画素出力線に信号を出力する画素と、前記画素出力線に出力された信号を増幅する増幅部と、前記増幅部から出力される信号を保持する保持容量とを備え、前記保持容量に保持された信号に基づいて画素信号を出力する光電変換装置に関する。前記光電変換装置において、前記増幅部は、前記画素出力線に出力された信号を複数のゲインのうち選択されたゲインで増幅する可変増幅段と、前記可変増幅段から出力される信号を増幅して前記保持容量に保持させるバッファ段とを含む。本発明の好適な実施形態において、前記可変増幅段は、帰還型増幅回路を含みうる。前記可変増幅段のゲインは、帰還係数の変更によって変更されうる。本発明の好適な実施形態において、複数の前記画素が2次元配列され、前記画素出力線、前記増幅部及び前記保持容量が列ごとに設けられうる。ここで、前記光電変換装置は、第2画素出力線と、各列の前記保持容量と前記第2画素出力線との接続を制御するスイッチと、前記第2画素出力線に出力される信号を増幅する出力アンプとを更に備えることができる。本発明の好適な実施形態において、前記バッファ段は、電圧フォロアを含みうる。本発明の好適な実施形態において、前記バッファ段は、ソースフォロアを含みうる。本発明の第2の側面は、撮像装置に係り、前記撮像装置は、上記の光電変換装置と、前記光電変換装置から提供される信号を処理する処理回路とを備える。本発明によれば、例えば、画素から画素信号線に出力された信号を増幅する増幅部のゲインを変更可能な構成において、固体パターンノイズを抑制しつつ読み出し速度の高速化を図ることができる。以下、添付図面を参照しながら本発明の好適な実施形態を説明する。[第1実施形態]図1は、本発明の第1実施形態の光電変換装置固体撮像装置10の概略構成を示すブロック図である。画素100は、フォトダイオード等の光電変換素子を含んでいて、入射光を光電変換して得られる信号に基づいて垂直出力線第1画素出力線106に信号を出力する。複数行×複数列に配列された画素100によって画素アレイAが構成される。行は、不図示の垂直走査回路によって選択され、列は、不図示の水平走査回路によって選択される。なお、図1では、簡単化のために、1行×複数列に配列された画素100が示されている。垂直出力線106に出力された信号は、列アンプ増幅部130に提供される。列アンプ130は、可変増幅段131と、その後段側に配置されたバッファ段132とを含む。可変増幅段131は、複数の電圧増幅率ゲインを選択的に設定することができる構成を有する。可変増幅段131の出力インピーダンスは、典型的には、高インピーダンスである。バッファ段132は、保持容量112を駆動するために十分に低い出力インピーダンスを有する。保持容量112は、列アンプ130で増幅された信号を一時的に保持する。保持容量112に保持された信号は、不図示の水平走査回路によって順次に水平出力線第2画素出力線116に読み出され、出力アンプ118によって差動増幅されて外部に画素信号として出力される。均一光量が画素アレイAの各画素100に入射した場合、列ごとの出力差、すなわち、固定パターンノイズが問題のないレベルとなるためには、複数の保持容量112の容量値の間において十分な相対精度が必要である。一般には、保持容量112の容量値が大きいほど、製造時の線幅の変動などによる誤差を受けにくくなる。その一方で、容量値が大きくなると、それを駆動する列アンプ130の応答性は制限を受ける。列アンプ130内の可変増幅段131は、光電変換装置10における感度の切り替えに必要な複数の電圧増幅率を提供する。ここで、感度とは、光電変換装置10に対して入射する光に対する感度であり、一般的には、ISO感度として表現される。ここで、比較例として、相対精度を確保するために十分に大きな容量値を有する保持容量112を可変増幅段131で駆動する構成を仮定する。このような構成では、可変増幅段131の帯域が保持容量112によって制限され、しかも電圧増幅率によって帯域が変化してしまう。例えば、可変増幅段131を負帰還型の増幅回路で構成し、帰還係数を切り替えることで電圧増幅率を変更する場合には、選択された電圧増幅率閉ループ利得に相当するが高くなるにつれて、帯域が低下する。これに対して、本発明の好適な実施形態の光電変換装置10では、バッファ段132によって保持容量112が駆動されるので、可変増幅段131に設定された増幅率選択された増幅率に関係なく、帯域は一定となる。よって、第1実施形態の光電変換装置10によれば、十分な相対精度を有する保持容量を用いることで固定パターンノイズを低減でき、かつ高い電圧増幅率が選択された時における列アンプの応答性の悪化が抑制され、読み出しの高速化が可能となる。[第2実施形態]図2は、本発明の第2実施形態の光電変換装置固体撮像装置20の概略構成を示す図である。画素アレイAは、複数列×複数行に配列された複数の画素100で構成される。これらの画素100には、ベイヤ配列にしたがった色フィルタR、Gr、Gb、Bが形成されている。画素アレイAには、2行×2列の画素で構成される基本単位が2次元的に配列されている。以下では、Rの色フィルタが形成された画素をR画素、Grの色フィルタが形成された画素をGr画素、Gbの色フィルタが形成された画素をGb画素、Bの色フィルタが形成された画素をB画素と呼ぶ。R画素、Gb画素の信号については、図2において、画素アレイAの下方に配置された読み出し回路によって読み出される。B画素、Gr画素の信号については、画素アレイAの上方に配置される読み出し回路不図示によって読み出される。図3は、1つの画素100の等価回路図である。転送スイッチ102は、転送パルスPTXによって駆動される。リセットスイッチ103は、リセットパルスPRESによって駆動される。行選択スイッチ105は、行選択パルスPSELによって駆動される。PTXは、PTX1~nnは、行数を代表する標記である。PRESは、PRES1~nを代表する標記である。PSELは、PSEL1~nを代表する標記である。図4は、図2に示す光電変換装置20の動作例を示すタイミング図である。以下、図2~図4を参照しながら光電変換装置20の動作例を説明する。読み出し動作に先立って、設定された露光時間で光電変換装置20が露光され、フォトダイオード101に光電荷が蓄積される。以下の説明は、垂直走査回路123が出力するPRES1、PTX1、PSEL1によって駆動される行が選択されているものとする。まず、画素リセットパルスPRESがハイレベルからローレベルとなり、増幅MOSFET104のゲート電極のリセットが解除される。このとき、該ゲート電極に接続された浮遊拡散部FDには、暗時に対応する電位が保持される。続いて、行選択パルスPSELがハイレベルとなると、増幅MOSFET104と定電流源107によって形成されているソースフォロワ回路によって浮遊拡散部FDの電位に対応する暗時出力が垂直出力線106に現れる。この状態でクランプパルスPC0Rがハイレベルに活性化されることによって、クランプスイッチ109がオンして可変増幅段131が電圧フォロワ状態となり、クランプ容量108の列アンプ側の電極が略VREF電圧となる。その後、クランプパルスPC0Rがハイレベルからローレベルに非活性化され、垂直出力線106上の暗時出力がクランプされる。続いて、蓄積パルスPTNがハイレベルに活性化され、列アンプ130から出力される増幅された暗時信号以下、N出力と呼ぶが転送ゲート110nを介して保持容量112nに記憶される。N出力は、列アンプ130のオフセットを含む。その後、転送パルスPTXがハイレベルに活性化されることによって転送スイッチ102が一定期間ハイレベルとなり、フォトダイオード101に蓄積された光電荷が増幅MOSFET104のゲート電極に転送される。ここでは、転送される電荷は電子であり、転送された電荷の量の絶対値をQ、浮遊拡散部FDの容量をCFDとすると、ゲート電位はQ/CFDだけ低下する。これに対応して、垂直出力線106上には明時出力が現れる。ソースフォロワゲインをGsfとすると、暗時出力から明時出力に切り替わることによる垂直出力線106の電位Vvlの変化分ΔVvlは、1式で表される。ΔVvl=-QGsf/CFD1この電位変化ΔVvlは、演算増幅器120、クランプ容量108及び帰還容量121によって構成される可変増幅段131によって電圧増幅され、可変増幅段131の出力Vctは、2式で表される。Vct=VREFQGsf/CFDC0/Cf2ここで、C0は、クランプ容量108の容量、Cfは、感度切り替えパルスx1、x2、x4が活性化されたときにそれぞれ選択される帰還容量121a、121b、121cの容量値を示している。例えば、C0=1pFである。帰還容量121aが選択されたときは、Cf=1pF、帰還容量121bが選択されたときは、Cf=0.5pF、帰還容量121cが選択されたときは、Cf=0.25pFである。-C0/Cfで表される電圧増幅率は、それぞれ-1倍、-2倍、-4倍となっている。すなわち、演算増幅器120に対して負帰還をかけている系において、複数の帰還容量121a~cのいずれを選択するかを切り替えることで、CfとC0との分圧比で決まる帰還係数を変化させ、電圧増幅率を切り替えることができる。なお、電圧増幅率に負の符号がついているのは、反転増幅回路であることを示している。2式で表される可変増幅段131からの出力Vctは、電圧フォロワで構成されるバッファ段132によってインピーダンス変換される。転送パルスが非活性化された後に蓄積パルスPTSがハイレベルに活性化され、このときの列アンプ130から出力されている明時出力以下、S出力と呼ぶが転送ゲート110sを介して保持容量112sに蓄積される。続いて、水平走査回路119が発生する走査パルスCOLSEL1、COLSEL2、によって列選択スイッチ114が順番に選択され、複数列の信号S出力、N出力が順番に水平出力線116に読み出される。ここで、可変増幅段131が保持容量112を直接に駆動する構成を仮定する。このような構成では、電圧増幅率を1倍、2倍、4倍と高くするにつれて、可変増幅段131の帯域が低下し高速化の障害となる。これに対して、本発明の好適な実施形態の光電変換装置20では、電圧フォロワによるバッファ段132が保持容量112を駆動するため、可変増幅段131に設定された増幅率に関係なく、帯域は一定となる。また、相対精度を確保するために十分な大きさの容量を有する保持容量112を使用することができるため、固定パターンノイズが低減することができる。更に、保持容量112から水平出力線116s、116nに電荷を読み出す形式の場合には、容量分割比を高く設定することができる。すなわち、保持容量112s、112nの各容量値をCT、水平出力線116の各容量値をCHとすると、容量分割比はCT/CTCHで表すことができ、CTが大きくなるほど、この比は上昇する。したがって、外部で必要な信号振幅を一定とすると、光電変換装置の他の部分でのゲインを下げることが可能になる。これにより、例えば、列アンプ130での電圧増幅率や、出力アンプ118の電圧増幅率を下げることができる、という副次的な効果が得られる。また、バッファ段132に電圧フォロワを利用していることで、レベルシフトが発生せず、保持容量112nに書き込まれるN出力を略VREFにすることができる。このため、設計が容易となるとともにバッファ段132を最も高速に動作させることができる。ただし、バッファ段132は、可変増幅段131の高出力インピーダンスの低出力インピーダンスに変換するという点が本質であるので、バッファ段132におけるゲインが1倍である必要はない。なお、図2の光電変換装置においては、可変増幅段131は、反転増幅回路によって構成されていたが、図5のように、非反転増幅回路で構成されてもよい。[第3実施形態]図6は、本発明の第3実施形態の光電変換装置固体撮像装置30の概略構成を示す図である。第3実施形態の光電変換装置30は、列アンプ130内のバッファ段132が、ソースフォロワで構成されている点で第2実施形態の光電変換装置20と異なる。第3実施形態の光電変換装置30の特徴としては、バッファ段132を構成する素子の数が少ないことを挙げることができる。また、飽和光量に対応した列アンプ出力で保持容量112に充電する際に、定電流値に制限されることなく、充電することが可能であるという特徴も有する。保持容量に書き込まれる信号が、光量の増大とともに高い電圧となる方向である場合は、バッファ段132を構成するソースフォロアは、NMOSによるソースフォロワが好適である。逆に光量の増大とともに低い電圧となる方向である場合は、PMOSによるソースフォロワが好適である。以上のことから、第3実施形態によれば、占有面積の少なく、かつ高速な列アンプを実現することができる。[応用例]図7は、本発明の好適な実施形態の撮像装置の概略構成を示す図である。撮像装置400は、第1、第2、第3実施形態の光電変換装置10、20、30に代表される固体撮像装置1004を備える。被写体の光学像は、レンズ1002によって固体撮像装置1004の撮像面に結像する。レンズ1002の外側には、レンズ002のプロテクト機能とメインスイッチを兼ねるバリア1001が設けられうる。レンズ1002には、それから出射される光の光量を調節するための絞り1003が設けられうる。固体撮像素子1004から複数チャンネルで出力される撮像信号は、撮像信号処理回路1005によって各種の補正、クランプ等の処理が施される。撮像信号処理回路1005から複数チャンネルで出力される撮像信号は、A/D変換器6でアナログ-ディジタル変換される。A/D変換器1006から出力される画像データは、信号処理部1007によって各種の補正、データ圧縮などがなされる。固体撮像素子1004、撮像信号処理回路1005、A/D変換器1006及び信号処理部1007は、タイミング発生部1008が発生するタイミング信号にしたがって動作する。ブロック1005~1008は、固体撮像素子1004と同一チップ上に形成されてもよい。撮像装置400の各ブロックは、全体制御演算部1009によって制御される。撮像装置400は、その他、画像データを一時的に記憶するためのメモリ部1010、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部1011を備える。記録媒体1012は、半導体メモリ等を含んで構成され、着脱が可能である。撮像装置400は、外部コンピュータ等と通信するための外部インターフェースI/F部1013を備えてもよい。次に、図7に示す撮像装置400の動作について説明する。バリア1001のオープンに応じて、メイン電源、コントロール系の電源、A/D変換器1006等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御演算部1009が絞り1003を開放にする。固体撮像装置1004から出力された信号は、撮像信号処理回路1005をスルーしてA/D変換器1006へ提供される。A/D変換器1006は、その信号をA/D変換して信号処理部1007に出力する。信号処理部1007は、そのデータを処理して全体制御演算部1009に提供し、全体制御演算部1009において露出量を決定する演算を行う。全体制御演算部1009は、決定した露出量に基づいて絞りを制御する。次に、全体制御演算部1009は、固体撮像装置1004から出力され信号処理部1007で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ1002を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ1002を駆動し測距を行う。そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像装置1004から出力された撮像信号は、撮像信号処理回路1005において補正等がされ、A/D変換器1006でA/D変換され、信号処理部1007で処理される。信号処理部1007で処理された画像データは、全体制御演算1009によりメモリ部1010に蓄積される。その後、メモリ部1010に蓄積された画像データは、全体制御演算部9の制御により記録媒体制御I/F部を介して記録媒体1012に記録される。また、画像データは、外部I/F部1013を通してコンピュータ等に提供されて処理されうる。