"内部回路用駆動電源に基づいて生成される第1の入出力切り替え制御信号に基づいて入出力の動作を切り替える入出力セル回路を備えた半導体装置において、前記内部回路用駆動電源とは異なる、入出力セル回路用駆動電源と、前記内部回路用駆動電源が投入されずに入出力セル回路用駆動電源が投入されている場合には、内部回路用駆動電源及び入出力セル回路用駆動電源により生成された第2の入出力切り替え制御信号が有効となり、前記入出力セル回路の出力端子をハイインピーダンス状態とするように制御する制御回路とを備えたことを特徴とする半導体装置。前記制御回路は、前記内部回路用駆動電源が正常に投入された場合には、前記第2の入出力切り替え制御信号はオフされて、前記第1の入出力切り替え制御信号が有効となり、前記第1の入出力切り替え制御信号により前記入出力セル回路の入出力切り替えを制御することを特徴とする請求項1記載の半導体装置。前記制御回路は、前記第2の入出力切り替え制御信号が有効か否かに基づいて、前記内部回路用駆動電源からの電圧を前記入出力セル回路の動作制御端子に出力するか否かを切り替えるスイッチ素子を備えたことを特徴とする請求項1又は2記載の半導体装置。前記第2の入出力切り替え制御信号を発生する発生回路は、前記内部回路用駆動電源に接続された抵抗と、前記抵抗の両端電圧を反転する複数段のインバータ回路とを備え、前記複数段のインバータ回路のうち最終段の前記インバータ回路は前記第2の入出力切り替え制御信号を出力することを特徴とする請求項1~3のうちのいずれか1つに記載の半導体装置。前記複数のインバータ回路のうちの1つのインバータ回路は、複数のPチャネルトランジスタとNチャネルトランジスタとを備えて構成されたことを特徴とする請求項4記載の半導体装置。請求項1~5のうちのいずれか1つに記載の半導体装置を備えたことを特徴とする電子機器。上述のように、端子数削減のためなどで、テストモード時には内部状態の外部出力を担う端子に兼用されることも少なくないが、そのような入出力兼用の端子では、入出力切り替え可能なIOセルが割り当てられ、内部回路がモード切り替えに応じて入出力切り替え制御信号を制御することになる。このとき、この入出力端子が通常使用状態では入力端子として動作し、例えば、テストモード時に出力端子として動作するような場合には、半導体集積回路装置への電源投入順は正確に守られる必要がある。すなわち、IOセル用駆動電源よりも内部回路用電源が先に投入される必要がある。なぜなら、入出力切り替え信号は内部回路が制御するため、内部回路の電源が投入されている必要があるからである。内部回路用電源が投入されていない状態でIOセル用駆動電源が投入されている場合には、入出力切り替え制御端子を制御できないために入力として動作するか、出力として動作するか確定できない場合がある。その場合、通常使用が入力端子である場合、誤って出力状態となったときには外部デバイスと衝突して貫通電流が流れ、デバイスの破壊につながる可能性が否定できなくなる。本発明の目的は以上の問題点を解決し、内部回路用電源とIOセル用電源の電源投入順を考慮しなくとも、外部デバイスとの間に好ましくない貫通電流が流れない半導体装置及びそれを用いた電子機器を提供することにある。第1の発明に係る半導体装置は、内部回路用駆動電源に基づいて生成される第1の入出力切り替え制御信号に基づいて入出力の動作を切り替える入出力セル回路を備えた半導体装置において、前記内部回路用駆動電源とは異なる、入出力セル回路用駆動電源と、前記内部回路用駆動電源が投入されずに入出力セル回路用駆動電源が投入されている場合には、内部回路用駆動電源及び入出力セル回路用駆動電源により生成された第2の入出力切り替え制御信号が有効となり、前記入出力セル回路の出力端子をハイインピーダンス状態とするように制御する制御回路とを備えたことを特徴とする。また、第2の発明に係る電子機器は、上記半導体装置を備えたことを特徴とする。従って、本発明によれば、IOセル用駆動電源と内部回路用駆動電源が異なる電源である場合に、その電源シーケンスに制約を持たせることなく、IOセルの入出力制御が可能となり、不要な貫通電流を防止した安全な半導体装置を提供できる。以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。図2は本発明に実施形態に係る入出力切り替え制御回路IOセル回路の構成を示す回路図であり、図3は図2の追加出力イネーブル信号OEB2を発生する発生回路の構成を示す回路図であり、図4は図2及び図3の回路における各信号の動作状態を示す表である。本実施形態に係る入出力切り替え制御回路は半導体集積回路装置などの半導体装置において実装され、図2に示すように、図1の従来例に係る入出力切り替え制御回路に比較して、IOセル用駆動電圧源IOVCCにより発生された追加出力イネーブル信号OEB2を入力するための端子7と、その端子7に接続されたゲートと内部回路用駆動電圧源VCCに接続されたドレインとを有するスイッチ素子であるNチャネルトランジスタQ1とをさらに備えたことを特徴としている。それ以外の構成は図1と同様であり、その詳細説明を省略する。図2において、追加出力イネーブル信号OEB2は、内部回路用駆動電圧源VCCが正常に立ち上がった場合にはLレベルとなる一方、内部回路用駆動電圧源VCCが立ち上がっていない場合にはHレベルとなる信号である。ここで、追加出力イネーブル信号OEB2がLレベルとなったとき、NチャネルトランジスタQ1がオフとされ、内部回路用駆動電圧源VCCの電圧はバッファアンプ5の動作制御端子に印加されない。一方、追加出力イネーブル信号OEB2がHレベルとなったとき、NチャネルトランジスタQ1がオンとされ、内部回路用駆動電圧源VCCの電圧はバッファアンプ5の動作制御端子に印加される。図2の回路は一例として例示したもので、優先順位の低いIOセル用駆動電圧源IOVCCによる切り替え制御信号である追加出力イネーブル信号OEB2を追加できればどのような構成でも良い。図3の発生回路は、内部回路用駆動電圧源VCC及びIOセル用駆動電圧源IOVCCからの各電圧に基づいて追加出力イネーブル信号OEB2を発生する回路であり、抵抗11と、ともにIOセル用駆動電圧源IOVCCにより駆動されかつ互いに縦続接続された3段のインバータ回路21,22,23とを備えて構成される。図3において、抵抗11の一端は内部回路用駆動電圧源VCCに接続され、その他端は接地され、抵抗11の両端電圧は1段目のインバータ回路21に入力される。インバータ回路21は、4個のPチャネルトランジスタP1と、NチャネルトランジスタN1とを備えて構成される。また、インバータ回路22はPチャネルトランジスタP2とNチャネルトランジスタN2とを備えて構成される。さらに、インバータ回路23はPチャネルトランジスタP3とNチャネルトランジスタN3とを備えて構成され、その出力電圧は追加出力イネーブル信号OEB2となる。なお、内部回路用駆動電圧源VCCの電圧は、IOセル用駆動電圧源IOVCCの電圧よりも低くなるように設定されている。図3の発生回路において、内部回路用駆動電圧源VCCがオフのとき、IOセル用駆動電圧源IOVCCに接続される4個のPチャネルトランジスタP1と、NチャネルトランジスタN2と、IOセル用駆動電圧源IOVCCに接続されるPチャネルトランジスタP3とがそれぞれオンされることになり、追加出力イネーブル信号OEB2は所定のHレベル電圧となる。図3の発生回路が出力する追加出力イネーブル信号OEB2がHレベル電圧を出力することによって、内部回路用駆動電圧源VCCが投入されていない状態でも図4の3番目の状態図2のバッファアンプ5が前記入力状態となり、その出力端子はハイインピーダンス状態となり、パッド端子4に接続された外部回路のドライバからの信号と衝突する心配がなく、外部回路からバッファアンプ5への貫通電流は発生しない。次いで、内部回路用駆動電圧源VCCが正常に投入されると、内部回路用駆動電圧源VCCの電圧はHレベル電圧となって、図3のNチャネルトランジスタN1、PチャネルトランジスタP2及びNチャネルトランジスタN3がオンされ、追加出力イネーブル信号OEB2はLレベルとなって、内部回路用駆動電圧源VCC生成されて端子1を介して入力される出力イネーブル信号OEBのみが意味を持つようになる。内部回路用駆動電圧源VCCがオンされれば、当該内部回路用駆動電圧源VCCから図3の抵抗11を介して接地側に定常的に電流が流れることになるが、抵抗11の抵抗値をコントロールすることでその電流量を抑えることができる。また、1段目のインバータ回路21本発明はこれに限らず、2段目の以降のインバータ回路22,23であってもよい。のPチャネルトランジスタP1の段数を多くすることでノイズに対する耐性を上げることと、IOセル用駆動電圧源IOVCCから内部回路用駆動電圧源VCCへの貫通電流を防止することができる。さらに、インバータ回路21,22,23の段数を増やすことで、内部回路用駆動電圧源VCCでのNチャネルトランジスタN1のしきい値電圧を下げることができる。それによって、内部回路用駆動電圧源VCCの電源の揺れによる誤動作を防止することができる。以上のように構成された入出力切り替え制御回路IOセル回路を備えた半導体集積回路装置は、例えば、携帯電話、パーソナルコンピュータなどの電子機器に備えて構成してもよい。以上説明したように、本実施形態によれば、内部回路用駆動電圧源VCCの電圧に基づいて生成される入出力切り替え制御信号である出力イネーブル信号OEBに基づいてバッファアンプ5の動作を切り替えて入出力を切り替えるIOセル回路において、内部回路用駆動電圧源VCCの電圧のみに基づいて生成された出力イネーブル信号OEBに加えて、内部回路用駆動電圧源VCC及びIOセル用駆動電圧源IOVCCの各電圧に基づいて追加出力イネーブル信号OEB2を発生する発生回路図3をさらに備え、内部回路用駆動電圧源VCCが投入されずにIOセル用駆動電圧源IOVCCが投入されている場合には、内部回路用駆動電圧源VCC及びIOセル用駆動電圧源IOVCCにより生成された入出力切り替え制御信号である追加出力イネーブル信号OEB2が有効となり、IOセル回路の出力端子をハイインピーダンス状態とする一方、内部回路用駆動電圧源VCCが正常に投入された場合には、前記追加出力イネーブル信号OEB2はオフされて、内部回路用駆動電圧源VCCの電圧のみに基づいて生成された出力イネーブル信号OEBが有効となり、前記出力イネーブル信号OEBによりIOセルの入出力切り替えを制御する制御回路を備えた。従って、IOセル用駆動電源と内部回路用駆動電源が異なる電源である場合に、その電源シーケンスに制約を持たせることなく、IOセルの入出力制御が可能となり、不要な貫通電流を防止することができる。なお、本発明と特許文献1及び2との相違点は以下の通りである。1本発明と特許文献1との相違点:特許文献1では、内部電源とIO電源の両方に対して、電源検出回路を設けそれぞれが所定の電圧レベルになるまで及び外部からのRES入力を検出できるまで所定の状態に制御するようにされているが、本発明の構成では内部電源にのみ着目しておりさらに簡単な構成で入出力制御が実現可能である。2本発明と特許文献2との相違点:特許文献2では、一時的な動作停止状態での低消費電力化を実現する技術が開示されて一方、本発明は、内部電源と入出力セル電源の電源投入順を考慮しなくとも、外部デバイスとの間に好ましくない貫通電流が流れない半導体装置を提供するものであり、本発明とは全く異なる目的の異なる技術を開示している。"