複数の巻線を並列接続させてコアに巻回して構成する高周波トランスにおいて、前記複数の巻線の少なくとも1個を一端から他端までのループ面積が他の巻線のループ面積に比べて小さくなるように前記高周波トランスから引き出すことを特徴とした高周波トランス。複数の巻線を並列接続させてコアに巻回し、前記複数の巻線の端をプリント基板の導体やボビン端子に接続する高周波トランスにおいて、前記複数の巻線のうち、コア内部のプリント基板側又はボビン側で巻回す巻線の両端を、プリント基板側又はボビン側からループ面積が他の巻線のループ面積に比べて小さくなるように引き出すことを特徴とした高周波トランス。複数の巻線を並列接続させてコアに巻回し、前記複数の巻線端をプリント基板の導体やボビン端子に接続する高周波トランスにおいて、前記複数の巻線のうち、コア内部の中心部で巻回す巻線の両端を、プリント基板側又はボビン側からループ面積が他の巻線のループ面積に比べて小さくなるように引き出すことを特徴とした高周波トランス。前記ループ面積が他の巻線のループ面積に比べて小さい巻線の断面積を他の巻線の断面積よりも小さく設定することを特徴とした請求項1~3のいずれか1項に記載の高周波トランス。上述のように、2次側の寄生インダクタンスが増加すると、2次側での電圧の低下に伴い1次巻数に対する2次巻数比を高くする必要が生じる。その結果、1次スイッチ回路での導通損失と1次巻線の銅損が増え、さらに2次回路スイッチ素子の高耐圧化に伴い、導通損失が増加する。従って、本願の課題は、2次側の配線インダクタンスを低減させた高周波トランスを提供し、装置の効率向上と低コスト化を実現することである。上述の課題を解決するために、第1の発明においては、複数の巻線を並列接続させてコアに巻回して構成する高周波トランスにおいて、前記複数の巻線の少なくとも1個を一端から他端までのループ面積が他の巻線のループ面積に比べて小さくなるように前記高周波トランスから引き出す。第2の発明においては、複数の巻線を並列接続させてコアに巻回し、前記複数の巻線の端をプリント基板の導体やボビン端子に接続する高周波トランスにおいて、前記複数の巻線のうち、コア内部のプリント基板側又はボビン側で巻回す巻線の両端を、プリント基板側又はボビン側からループ面積が他の巻線のループ面積に比べて小さくなるように引き出す。第3の発明においては、複数の巻線を並列接続させてコアに巻回し、前記複数の巻線端をプリント基板の導体やボビン端子に接続する高周波トランスにおいて、前記複数の巻線のうち、コア内部の中心部で巻回す巻線の両端を、プリント基板側又はボビン側からループ面積が他の巻線のループ面積に比べて小さくなるように引き出す。第4の発明においては、第1~第3のいずれかの発明における前記ループ面積が他の巻線のループ面積に比べて小さい巻線の断面積を他の巻線の断面積よりも小さく設定する。本発明では、複数の巻線が並列接続された2次巻線のうち少なくとも1個の巻線をループ面積が他に比べて小さくなるように引き出しているので、高周波トランスにおける2次側の配線インダクタンスを低減させることができ、1次側電圧と2次側電圧の遅延時間を短くすることができる。その結果、高周波トランスの変圧比を低減させることができ、装置の高効率化と低コスト化が可能になる。本発明の要点は、複数の巻線が並列接続された2次巻線のうち少なくとも1個の巻線をループ面積が他に比べて小さくなるように引き出している点である。図1に、本発明の第1の実施例を示す巻線構造図を、図2にそれを適用した高周波トランスの概観図を示す。図2aが正面図、図2bが図1aの左側面図である。図1は並列接続された2次巻線3におけるそれぞれの巻線3a、3b及び3cの巻線形状を示している。2次側の寄生インダクタンス漏れインダクタンス23~25と配線インダクタンス26~28との和において、配線インダクタンスが支配的である場合の実施例である。磁性体コア1は3脚で構成され、中脚に並列接続される3個の巻線3a、3b及び3cを各々1ターン巻回した構成である。3個の巻線はプリント板6上で並列接続される。即ち一方の端子S1、S2及びS3同士、及び他方の端子S4、S5及びS6同士が、各々プリント基板上で接続される。図1aは巻線3aの巻線構造を示す。巻線3aはコア1の中脚の上部プリント板側を下部と定義に1ターン巻き回され、各端子S1、S4は高周波トランスの上部プリント板側を下部と定義から引き出され、プリント板6の並列接続用導体に接続される。図1bは巻線3bの巻線構造を示す。巻線3bはコア1の中脚の中央部に1ターン巻回され、各端子S2、S5は高周波トランスの上部から引き出され、プリント板6の並列接続用導体に接続される。図1cは巻線3cの巻線構造を示す。巻線3cはコア1の中脚の下部に1ターン巻回され、各端子S3、S6は高周波トランスの下部から引き出され、プリント板6の並列接続用導体に接続される。図2a、図2bからわかるように、巻線3aと3bは上部から、巻線3cは下部から、各々引き出され、各々プリント板6の並列接続用導体に接続される。以上のような構成にすると、巻線3aと3bの引き出し線の一巡ループ面積に比べて、巻線3cの引き出し線の一巡ループ面積は小さくなる。この結果、巻線3aと3bの配線インダクタンスは大きく、巻線3cの配線インダクタンスは小さくなる。ここで、巻線3a、3b及び3cは全て並列接続されているため、巻線3cの配線インダクタンスのみが小さくなれば、2次側巻線全体の配線インダクタンスを低減させることができる。従って、図11と図12に示す遅延時間tdを短縮することができ、電力変換回路の高効率化、低コスト化が図れる。尚、ここでは引き出し線をプリント基板に直接接続する例を示しているが、ボビンの接続ピンを介してプリント基板に接続しても、他の導体を介して接続しても良い。ここで、各巻線の断面積を同じにした場合、一巡ループ面積を小さくした配線インダクタンスの小さい巻線は、抵抗値が小さくなり、高周波トランス4の2次巻線3a、3b及び3cのそれぞれに流れる電流値が異なることになり、各巻線に生じる銅損もアンバランスとなる。これを解決するために、一巡ループ面積を小さくした巻線は断面積を小さくして、抵抗値を大きくすることにより、電流をバランスさせることができる。図3に、本発明の第2の実施例を示す。第1の実施例との違いは、並列接続された3個の巻線の内、中脚の上部に巻回された巻線3aと中脚の下部に巻回された巻線3cは高周波トランスの上部から、中脚の中央部に巻回された巻線3bは下部から、各々引き出されている点である。2次側の寄生インダクタンス漏れインダクタンスと配線インダクタンスとの和において、漏れインダクタンスが支配的である場合の実施例である。以上のような構成にすると、巻線3aと3cの引き出し線の一巡ループ面積に比べて、巻線3bの引き出し線の一巡ループ面積は小さくなる。この結果、巻線3aと3cの配線インダクタンスは大きく、巻線3bの配線インダクタンスは小さくなる。ここで、巻線3a、3b及び3cは全て並列接続されているため、巻線3bの配線インダクタンスのみが小さくなれば、2次側巻線全体の配線インダクタンスを低減させることができる。従って、図11と図12に示す遅延時間tdを短縮することができ、電力変換回路の高効率化、低コスト化が図れる。このように、2次側の漏れインダクタンスが支配的である場合、寄生インダクタンス漏れインダクタンス23~25と配線インダクタンス26~28との和を低減させるには、図3に示すようにコア1の中心部の巻線3bについて、配線インダクタンスを低減させることが効果的である。図5からも明らかなように、コア中心部に位置する巻線3bが1次側のどの巻線からも物理的距離が短くなり、結合係数が高くなるので漏れインダクタスが小さい。従って、漏れインダクタンスの小さい巻線3bについて配線インダクタスを低減させることが、トータルの寄生インダクタンスを低減させることにつながる。そこで、2次側の配線インダクタンスが支配的である場合には、巻線3bの両端をプリント基板側から引き出し、一巡ループ面積を小さくすることで、寄生インダクタンスの低減が可能となる。尚、ここでは引き出し線をプリント基板に直接接続する例を示しているが、ボビンの接続ピンを介してプリント基板に接続しても、他の導体を介して接続しても構わない。ここで、各巻線の断面積を同じにした場合、一巡ループ面積を小さくした配線インダクタンスの小さい巻線は、抵抗値が小さくなり、高周波トランス4の2次巻線3a、3b及び3cのそれぞれに流れる電流値が異なることになり、各巻線に生じる銅損もアンバランスとなる。これを解決するために、一巡ループ面積を小さくした巻線は断面積を小さくして、抵抗値を大きくすることにより、電流をバランスさせる。また、上記実施例には3個の巻線を用いた例を示したが、巻線数は複数であれば良く、特に限定されない。