結晶アノードアレイ18及びセラミック基板14を備えるマクロピンハイブリッド相互接続アレイ10であって、前記アレイ18及び前記基板14が、1を超える大きい高さ対幅のアスペクト比を有する相互接続12幾何形状を介して共に接合され、前記相互接続12を前記結晶アノードアレイ18に固定する前記継手は、無はんだである、マクロピンハイブリッド相互接続アレイ10。前記相互接続12が、銅ピラー、金スタッドバンプ、金めっきピラー、及びそれらの組み合わせのうち1つ以上を含む、請求項1記載のマクロピンハイブリッド相互接続アレイ10。前記相互接続12を前記結晶アノードアレイ18に固定する前記継手が、ただ1つのほぼ平坦な単体のはんだ付け可能なバンプ下地金属構造16を備える、請求項1記載のマクロピンハイブリッド相互接続アレイ10。前記相互接続12を前記基板14に固定する前記継手が、はんだ継手、圧着継手、接着剤エポキシ樹脂継手、及びそれらの組み合わせのうち1つ以上を含む、請求項1記載のマクロピンハイブリッド相互接続アレイ10。結晶アノードアレイ18及びセラミック基板14を備えるマクロピンハイブリッド相互接続アレイ10であって、前記アレイ18及び前記基板14が、コンプライアントマイクロピンハイブリッド相互接続12構成を介して共に接合され、熱暴走中の前記アレイ18と前記相互接続12の間の力学的歪みが、結晶アノードアレイを相互接続に接合しマクロピンハイブリッド相互接続アレイを形成するためのはんだボンディングを用いて生じる歪みより低くとどまるようになっている、マクロピンハイブリッド相互接続アレイ10。前記相互接続12が、銅ピラー、金スタッドバンプ、金めっきピラー、及びそれらの組み合わせのうち1つ以上を含む、請求項5記載のマクロピンハイブリッド相互接続アレイ10。前記相互接続12を前記結晶アノードアレイ18に固定する前記継手が、ただ1つのほぼ平坦な単体のはんだ付け可能なバンプ下地金属構造16を備える、請求項5記載のマクロピンハイブリッド相互接続アレイ10。前記相互接続12を前記基板14に固定する前記継手が、はんだ継手、圧着継手、接着剤エポキシ樹脂継手、及びそれらの組み合わせのうち1つ以上を含む、請求項5記載のマクロピンハイブリッド相互接続アレイ10。前記相互接続12が、1を超える大きい高さ対幅のアスペクト比を有する、請求項5記載のマクロピンハイブリッド相互接続アレイ10。マクロピンハイブリッド相互接続アレイ10を形成する方法であって、ただ1つのほぼ平坦な単体のはんだ付け可能なバンプ下地金属UBM層16を備える結晶アノードアレイ18と、セラミック基板14とを用意し、前記アレイ18及び前記基板14が共に接合される各領域内で局所歪みを減少させるコンプライアントマイクロピンハイブリッド相互接続12構成を介して前記アレイ18及び前記基板14を共に接合し、熱暴走中の力学的歪みが、結晶アノードアレイを相互接続に接合しマクロピンハイブリッド相互接続アレイを形成するためのはんだボンディングを用いて生じる歪みより低くとどまるようになっていることを含んでなる方法。したがって、局所歪みが少なく、今日製造者が利用できる従来の取り付け方法に適合可能であるインターポーザにCZT及び/又はCdTeを相互接続するための構造を提供することが有益であろう。簡潔に言えば、一実施形態によれば、マクロピンハイブリッド相互接続アレイは、結晶アノードアレイ及びセラミック基板を備え、この結晶及び基板は、大きい高さ対幅のアスペクト比を有する相互接続幾何形状を介して共に接合され、相互接続を結晶アノードアレイに固定する継手は、無はんだである。別の実施形態によれば、マクロピンハイブリッド相互接続アレイは、結晶アノードアレイ及びセラミック基板を備え、このアレイ及び基板は、コンプライアントマイクロピンハイブリッド相互接続構成を介して共に接合され、熱暴走中のアレイと相互接続の間の力学的歪みが、結晶アノードアレイをセラミック基板に接合するために従来のはんだバンプボンディングを用いて生じる歪みより低くとどまるようになっている。更に別の実施形態によれば、マクロピンハイブリッド相互接続アレイを形成する方法は、結晶アノードアレイ及びセラミック基板を用意し、アレイ及び基板が共に接合される各領域内で局所歪みを減少させるコンプライアントマイクロピンハイブリッド相互接続構成を介してアレイ及び基板を共に接合し、熱暴走中のアレイと相互接続の間の力学的歪みが、結晶アノードアレイを相互接続に接合しマクロピンハイブリッド相互接続アレイを形成するためのはんだボンディングを用いて生じ得る歪みより低くとどまるようになっていることを含んでなる。本発明のこれら及び他の特徴、態様及び利点は、添付図面を参照して下記の詳細な説明を読むとより良く理解されよう。この図面では、図面全体を通じて、同じ符号が同じ部分を表している。上記図面の各図は、代替実施形態を説明するが、説明の中で言及したように本発明の他の実施形態も考えられる。どの場合も、本開示は、代表によって本発明の例示の実施形態を示すものであり、限定するものではない。当業者は、本発明の本原理の範囲及び精神の範囲内に入る多数の他の修正形態及び実施形態を考え出すことができる。図1は、一実施形態による、はんだ15を用いてセラミック基板14に取り付けられると共に、はんだを用いずに結晶アノードアレイ18の1つのアノードパッド16に更に取り付けられる銅スタッド又はピラー相互接続12を用いるマクロピンハイブリッド相互接続アレイ10を示す。一実施形態によるこのタイプの相互接続を作り出す好ましい方法は、まず、結晶アノードアレイ18を洗浄することを含む。結晶アノードアレイ18の洗浄に続いて、バンプ下地金属UBM:underbumpmetallization層Ti-W、Ni、Au又はTi-W、Cu、Ni、Auを付着して結晶にアノードパッド16を形成し、続いてこのアノードパッド16にフォトレジストシート20を施す。次いで、フォトレジストシート20をパターニングしてフォトレジストシート20に開口部22を形成する。開口部22を電解めっき又は無電解めっきによって銅Cuでめっきして、高さ対幅の高いアスペクト比のCuピラー12を形成する。次いで、残りのフォトレジスト20を除去して、結晶アノードアレイ18のアノードパッド16に今取り付けられているCuピラー12だけを残す。次いで、Cuピラー12と、セラミック基板14上の回路メタライゼーション24との取り付けが行われることになる領域内で、はんだペースト、例えばタイプ6、又はより微細なペーストを、基板14に施すことができる。次いで、はんだペーストをリフローして、はんだ付着物を形成する。本発明の一態様によれば、はんだ付着物は、各はんだ付着物がほぼ平坦でほぼ等しい高さであることを確かなものとするように圧印加工してもよい。次に、はんだフラックスを基板14全体にわたって塗布し、はんだ付着物を覆う。はんだフラックスの塗布に続いて、各Cuピラー12が基板14上の対応するはんだ付着物と位置合わせされるように、結晶アノードアレイ18に取り付けられたCuピラー12を配置する。再び、はんだをリフローして、はんだと対応するCuピラー12の間に金属継手15を形成する。結晶アノードアレイ18とセラミック基板14の自己整合は、このリフロープロセス中に起こる。得られたマクロピンハイブリッド相互接続アレイ10に残っている残留フラックスは、はんだフラックスが水溶性である場合、洗浄によって除去することができる。最後に、基板14は、本発明の一態様によるプラズマエッチング及び続くアンダーフィルの塗布によってコンディショニングすることができる。上記のようにはんだペーストをリフローしない場合、前述のはんだ付着物の形成は、必要とされない。更に、フラックスは、Cuピラー12の先端をフラックスの中に浸すことによって一態様による相互接続箇所にだけ塗布されてもよい。はんだとCuピラー12の間に金属継手15を形成するリフロープロセスの後に、得られたマクロピンハイブリッド相互接続アレイ10を試験することによって、相互接続の歩留まりを判定することができる。次いで、不十分な相互接続は、必要又は望ましいと分かった場合、手直しされてもよい。図2は、別の実施形態による、無はんだの圧着によってセラミック基板14と結晶アノードアレイ18の両方に取り付けられる金スタッドバンプ又はめっきピラー相互接続32を用いるマクロピンハイブリッド相互接続アレイ30を示す。スタッドバンプ又はめっきピラー32は、一実施形態による基板14上に貴金属めっきパッドをそれぞれ備えることができる1つ以上の基板パッド34に圧縮変位ボンディングプロセスcompressivedisplacementbondingprocessによって接合される。一実施形態による前述のボンディング作業中に硬化するインターポーザ32を封入する低温アンダーフィル36が、使用されてもよい。前述のボンディングプロセスは、室温で行われてもよく、それにより基板14は、過度の歪みをもたらすことなく結晶18とのより大きいCTEの不整合を有することが可能になる。マクロピンハイブリッド相互接続アレイ構造30を実現するためのあるボンディングプロセスは、まず、結晶アノードアレイ18の洗浄によって開始する。次に、金スタッドバンプ又はめっきピラー32を、図1に関連して本明細書に記載したプロセスのような圧縮変位ボンディングプロセス又は低温はんだ取り付けプロセスによって、アレイピクセルarraypixel上のUBMアノードパッドに施す。次いで、エポキシアンダーフィル36を基板14の表面に塗布して、金スタッドバンプ又はめっきピラー32を封入する。結晶アノードアレイ18は、バンプ又はピラー32が対応する基板パッド34と位置合わせするように配置される。バンプ又はピラー32を対応する基板パッド34と位置合わせした後に、圧力が、各バンプ又はピラー32とその対応する基板パッド34の間の圧縮変位接着力を実現するために加えられる。前述のボンディングプロセスの完了に続いて、アンダーフィル36を硬化するため必要な場合、熱が、エポキシアンダーフィル36に加えられてもよい。図3は、更に別の実施形態による、導電性エポキシ樹脂44の微細堆積物によってセラミック基板14に取り付けられ、はんだ又はエポキシ樹脂を用いずに結晶アノードアレイ18に更に取り付けられる金スタッドバンプ又はめっきピラー相互接続42を用いるマクロピンハイブリッド相互接続アレイ40を示す。各金スタッドバンプ又はめっきピラー42は、図示のように、各金スタッドバンプ又はめっきピラー42を基板14に取り付けるところで導電性エポキシ樹脂の微細堆積物に埋設される。好ましくは、各バンプ又はピラー42は、1を超える高さ対幅のアスペクト比を有する。マクロピンハイブリッド相互接続アレイ40は、まず、結晶アノードアレイ18を洗浄することによって、一実施形態により形成することができる。次いで、金めっき又はスタッドバンプを用いて、図1及び図2に関連して本明細書に記載したようなプロセスによって、金スタッドバンプ又はめっきピラー42を形成する。導電性接着剤ペースト44の微細堆積物は、例えばステンシル印刷又はシリンジ塗布プロセスを用いて、基板パッド34上へ塗布される。次いで、結晶アノードアレイ18に取り付けられたバンプ又はピラー42は、導電性エポキシ樹脂接着剤ペースト44の対応する付着物と位置合わせされ、所定の位置に押圧される。次いで、接着剤44は、温度で硬化され、必要があるときはプラズマエッチングが適用される。必要があるときは、図2に関連して説明したアンダーフィル36などのアンダーフィルが、特定の用途に適合するように用いられてもよい。本明細書に記載したマクロピンハイブリッド相互接続アレイは、各検出器基板電極ペアに施された単一の相互接続を用いて示されるが、本発明はそれに限定されず、各検出器基板電極ペアは、電極ごとに複数の小径相互接続を用いて同様に容易に実施できることを理解されよう。電極ごとに複数の小径相互接続を用いると、より大きい高さ対幅のアスペクト比のインターポーザを用いることが可能になり、応力除去がより大きくなり、信頼性を改善する。例えば、複数の小径相互接続とすると、接続の冗長性によって信頼性が高まる。要約を述べると、本明細書に記載した本原理によるマクロピンハイブリッド相互接続アレイの実施形態は、結晶アノードアレイ及びセラミック基板を含む。このアレイ及び基板は、大きい高さ対幅のアスペクト比を有する相互接続幾何形状を用いて共に接合される。相互接続を結晶アノードアレイに固定する継手は、無はんだである。本明細書に記載した本原理により実施されるマクロピンハイブリッド相互接続アレイは、検出器結晶にあるパッドがフラックスのはんだに直接さらされないので、リフローはんだプロセス中に非常に薄いAu電極の消耗に耐えるためにアノードパッドに対して複雑で独特なバンプ下地金属UBM構造を必要としないことで有利である。大きい高さ対幅のアスペクト比のバンプ又はピラー相互接続により、バンプ又はピラー相互接続がわずかに曲がって、はんだリフローに必要とされる熱サイクルの間に基板とのCTE不整合によって引き起こされる歪みを吸収することが可能になる。この特徴は、処理中に、検出器結晶の使用環境において割れやすい検出器結晶のひび割れを防ぐ。バンプ又はピラー相互接続が、CZTに形成されると、処理の残りは、広く普及している製造装置を用いて実施できることが有利である。更に、バンプ又はピラー相互接続を形成するときに用いるめっきプロセスは、高価な装置又は専用の装置を特に必要とはしない。検出器結晶は、本明細書に記載した本原理による処理中に最小限の機械的取扱いを受けることが有利である。更に、相互接続は、図1及び図2に関連して本明細書に記載したプロセスを利用するとき、アンダーフィルの前に手直しされてもよい。更に、有利には、本明細書に記載した本原理により実施されるマクロピンハイブリッド相互接続アレイは、約0.050mmのピッチまでの非常に微小なピッチのアノードアレイを与えることができる。この特徴を実現するために用いる既知のプロセスは、この既知のプロセスが、非常に高価であり、従来の処理装置及び処理方法と相性が良くないという点において不利である。本明細書に記載した本原理により実施されるマクロピンハイブリッド相互接続アレイは、例えば、有利なことに、リフロープロセス中に自己整合性であり、これにより基板上の結晶の位置合わせ及び配置に必要な精度を小さくする。本発明のいくつかの特徴だけを本明細書に例示及び記載したが、当業者は、多くの修正形態及び変更形態に想到するであろう。したがって、添付の特許請求の範囲は、本発明の本来の精神の範囲内に入るような修正形態及び変更形態の全てを対象として含むものであることが理解されよう。