2個以上の半導体パッケージが積層してなる積層型半導体装置であって、最上段に配置された半導体パッケージ以外の第1の半導体パッケージが、基板に搭載された半導体素子と前記基板上に形成された樹脂を有し、前記樹脂上面から前記基板上の接続ランドに至る複数の開口部を有し、前記基板の裏面に外部接続端子を有し、さらに前記開口部内に前記第1の半導体パッケージ上に積層される第2の半導体パッケージと接続するための導電体が形成されていることを特徴とする積層型半導体装置。前記開口部に形成されている導電体が半田ペーストであることを特徴とする請求項1に記載の積層型半導体装置。前記第1の半導体パッケージの上面と、前記第2の半導体パッケージの下面との間に接着剤を有し、前記半導体パッケージ相互が前記接着剤を介して固着されていることを特徴とする請求項1に記載の積層型半導体装置。前記第1の半導体パッケージの半導体素子がフリップチップ接続されている積層型半導体装置において、前記半導体素子の裏面と前記第2の半導体パッケージの下面の間に放熱機能を有する膜が形成されていることを特徴とする請求項1に記載の積層型半導体装置。前記膜が放熱ペーストであることを特徴とする請求項4に記載の積層型半導体装置。2個以上の半導体パッケージを積層する積層型の半導体装置の製造方法であって、最上段に配置される半導体パッケージ以外の第1の半導体パッケージが接続ランドを有する基板上に半導体素子を搭載する工程と、前記基板上に樹脂を形成する工程と、前記樹脂上面から前記接続ランドに至る複数の開口部を形成する工程と、前記基板の裏面に外部接続端子を形成する工程と前記第1の半導体パッケージ上に第2の半導体パッケージを積層接続する工程とを含むことを特徴とする積層型半導体装置の製造方法。前記第1の半導体パッケージ上に第2の半導体パッケージを積層接続する工程において、前記第2の半導体パッケージの裏面に形成された導電体を前記第2の半導体パッケージの開口部に適合させる工程を含むことを特徴とする請求項6に記載の積層型半導体装置の製造方法。前記第1の半導体パッケージ上に第2の半導体パッケージを積層接続する工程において、前記開口部に導電体を充填する工程を含むことを特徴とする請求項6に記載の積層型半導体装置の製造方法。前記開口部に充填される導電体が半田ペーストであることを特徴とする請求項8に記載の積層型半導体装置の製造方法。前記第1の半導体パッケージ上に第2の半導体パッケージを積層接続する工程において、第1の半導体パッケージの上面と第2の半導体パッケージの下面を接着剤により固着する工程を含むことを特徴とする請求項6乃至9のいずれかに記載の積層型半導体装置の製造方法。前記第1の半導体パッケージ上に第2の半導体パッケージを積層接続する工程において、前記接着材を前記第2の半導体パッケージ裏面の導電体が形成されている領域以外に塗布する工程を含むことを特徴とする請求項10に記載の積層型半導体装置の製造方法。前記第1の半導体パッケージ上に第2の半導体パッケージを積層接続する工程において、フリップチップ接続された半導体素子の裏面に放熱機能を有する膜を形成する工程を含むことを特徴とする請求項6乃至11のいずれかに記載の積層型半導体装置の製造方法。前記放熱機能を有する膜が放熱ペーストであることを特徴とする請求項12に記載の半導体装置の製造方法。上記従来技術においては、以下の問題が生じていた。PoPに求められる小型薄型化を実現するためには、パッケージの構成要素である基板や半導体素子を薄型化する必要がある。しかしながら、基板の剛性はその厚さに依存し、薄くなることで剛性が低くなる。基板の剛性が低くなると、反りが発生しやすくなる。なお、ここで用いる基板は複数の表面と裏面の接続端子とをつなぐ配線層を有するものを含み、さらにインターポーザも含むものとする。図11に従来技術における問題点を説明するための断面図を示す。図11は、積層接続する前の第1の半導体パッケージ100と第2の半導体パッケージ200を示す。ここで、第1の半導体パッケージは接続ランド14を有する基板11上に半導体素子12をフリップチップ接続し、基板11と半導体素子12の隙間はアンダーフィル樹脂13により充填される。第2の半導体パッケージは一例として、半導体素子12がワイヤーボンディングにより接続されたものを示している。一般に、半導体装置の製造工程では、半導体素子12の保護のためにその全体や外周を樹脂封止している。樹脂形成後の硬化工程において、収縮応力が発生し、図11aに示すように、第1の半導体パッケージ100の基板11において反りが生じてしまう。よって、第1の半導体パッケージ100において反りが生じているため、図11bに示すように、導電体、例えば半田バンプ19を介して第1の半導体パッケージ100と第2の半導体パッケージ200を積層接続した場合、導電性バンプ19と第1の半導体パッケージ100の接続ランド14との間に接続不良部27が発生する等の不具合が生じ、積層型半導体装置としての信頼性が著しく低下するという問題があった。本発明によれば、2個以上の半導体パッケージが積層してなる積層型半導体装置であって、最上段に配置された半導体パッケージ以外の第1の半導体パッケージが、基板に搭載された半導体素子と前記基板上に形成された樹脂を有し、前記樹脂上面から前記基板上の接続ランドに至る複数の開口部を有し、前記基板の裏面に外部接続端子を有し、さらに前記開口部内に前記第1の半導体パッケージ上に積層される第2の半導体パッケージと接続するための導電体が形成されていることを特徴とする積層型半導体装置が提供される。また、2個以上の半導体パッケージを積層する積層型の半導体装置の製造方法であって、最上段に配置される半導体パッケージ以外の第1の半導体パッケージが接続ランドを有する基板上に半導体素子を搭載する工程と、前記基板上に樹脂を形成する工程と、前記樹脂上面から前記接続ランドに至る複数の開口部を形成する工程と、前記基板の裏面に外部接続端子を形成する工程と、前記第1の半導体パッケージ上に第2の半導体パッケージを積層接続する工程を含むことを特徴とする積層型半導体装置の製造方法が提供される。本発明に係る積層型半導体装置およびその製造方法には、第1の半導体パッケージにおいて半導体素子が搭載された基板上に樹脂が形成され、かつ当該樹脂上面から基板上の接続ランドに至る開口部を有している。第1の半導体パッケージにおいて基板の反りの発生が抑制されるため、導電体を介して第2の半導体パッケージとの接合を行う場合に、当該バンプ接合部において接続不良等の不具合が生じることが避けられる。したがって、積層型半導体装置における接続信頼性が著しく向上する。本発明によれば、積層型半導体装置の反りが抑制され、信頼性に優れた積層型半導体装置およびその製造方法を提供することができる。以下、本発明の各実施の形態について、図面を用いて説明する。第1の実施の形態図1aはPoPの断面構造の一例である。第1の半導体パッケージ100と第2の半導体パッケージ200が積層接続された構造となっている。本実施の形態では、2層構造の半導体装置であるため、第2の半導体パッケージ200が最上段に配置された半導体パッケージとなる。ここで、第1の半導体パッケージ100は、基板11上にフリップチップ接続された半導体素子12を有し、基板11と半導体素子12の間にはアンダーフィル樹脂13が充填されている。半導体素子12の外周部には接合ランド14が設けられ、半導体素子12形成部を除く基板11全域が樹脂15により封止されている。樹脂15は半導体素子12部を含め基板11全域を覆うように形成されていてもよいが、積層型半導体装置としての薄型化を考慮した場合、図1aのように樹脂15は半導体素子12部を除く基板11上に形成し、半導体素子12の裏面は露出させる構成とした方が好ましい。また、樹脂15上面から接合ランド14に至る開口部16か形成されている。図では、開口部16はテーパ形状となっているが、形状はこれに限定されるものではなく、例えば開口部の上面と下面が略同じ径を有していてもよい。基板11の裏面には外部接続端子であるボール電極17が形成されている。なお、開口部16は必ずしも基板11上の全ての接続ランド14上に形成されている必要は無い。第2の半導体パッケージ200の構造は、特に限定されるものではなく、例えばフリップチップBGAボールグリッドアレイであってもよく、テープBGAであってもよい。第1の半導体パッケージ100と第2の半導体パッケージ200は第2の半導体パッケージ裏面の導電体、例えば半田バンプ19により接続されている。図1bは第1の半導体パッケージ100の平面図である。図2はPoPの断面構造の他例である。下段の第1の半導体パッケージ100は、図1を用いて説明した第1の半導体パッケージと同じである。第2の半導体パッケージ200は、基板11と半導体素子12をワイヤーボンディングにより接続した半導体装置である。第1の半導体パッケージ100と第2の半導体パッケージ200は、第1の半導体パッケージ100に形成される開口部16の導電体、例えば半田バンプ19により電気的に接続されている。なお、上段と下段のパッケージの種類や組合せまたは積層される半導体パッケージの個数はこれに限定されるものではなく、用途により適宜選択される。次に、本発明に係る半導体装置の製造方法について、図3を用いて説明する。図3aに示すように、第1の半導体パッケージ100の基板11上に半田ボール18を介しで、半導体素子12をフリップチップ接続により搭載する。なお、基板11上には接続ランド14が形成されている。さらに、図3bに示すように、基板11と半導体素子12との隙間をアンダーフィル樹脂13により充填する。次に、図3cに示すように、基板11上を樹脂15により封止する。なお、樹脂封止は、必ずしも図3bで説明したアンダーフィル樹脂13の充填とは別箇に行う必要はなく、一括して行っても良い。また、図3cに示すように、基板11全域を樹脂封止する際には、樹脂15上面から基板上の接合ランド14に至る開口部16を設ける。なお、開口部16は予め、上段に積層される第2の半導体パッケージ200裏面の接続部位置や大きさに適合するように配置、形成される。開口部16を設ける方法の一例としては、基板11上面への樹脂封止を金型によるトランスファ封止で行い、その際に金型の接続ランド部に所望の開口部の形状に相対した凸部を設けることで、当該凸部に樹脂が流れ込まないようにして、開口部を形成する方法がある。続いて、図3dに示すように、半導体装置の裏面に外部接続端子であるボール電極17を形成する。次に、図3eに示すように、第2の半導体パッケージ200を、裏面の導電体、例えば半田バンプ19を介して、第1の半導体パッケージ100の接続ランド14に接続する。第2の半導体パッケージ200の半田バンプ19は、第1の半導体パッケージ100の開口部16内にはめ込まれる。なお、ここで用いられる第2の半導体パッケージ200の構造は、特に限定されるものではなく、例えばフリップチップBGAであってもよく、テープBGAであってもよい。続いて、図3fに示すように、リフローを施すことにより、第2の半導体パッケージ200の半田バンプ19が溶融し、その形状が第1の半導体パッケージ100の開口部16の形状に適合する。第1の半導体パッケージ100と第2の半導体パッケージ200が電気的に接合され、PoPとして完成する。本実施形態によれば、第1の半導体パッケージ100において反りの発生が抑制されているため、導電体19を介して第2の半導体パッケージ200との接合を行う場合に、当該バンプ接合部において接続不良等の不具合が生じることが避けられる。さらに、接続強度が維持されているため、当該パッケージをマザーボードに実装する際の不具合も解消される。なお、一般に、このような半導体装置、特に第1の半導体パッケージ100を製造する場合には、基板としては半導体素子毎に用意された個片ではなく、格子状に配置されたマトリックス基板20が用いられる。図4、図4bはそれぞれ、従来のマトリクス基板20の平面図と断面図を示したものである。図に示したように、マトリックス基板20では、基板内に不良部位21が混在している場合がある。このような不良部位21はマトリクス基板20内にランダムに存在し、その部分には半導体素子12は搭載されない。なお、図4では、半導体素子をフリップチップ接続した例について示している。このような場合、図4bのように、基板全体としてみると、半導体素子の搭載部未搭載部に応じたランダムな凹凸が生じることになる。よって、外部接続端子であるボール電極の形成ボールマウントやマトリックス基板20から半導体パッケージに個片化する際には、特別に工夫を施した専用の冶工具を必要とする等、設備上の工夫をしなければならなかった。また、一般に、ボールマウントやパッケージを個片化する際には、マトリックス基板20は真空吸着により固定、保持される。しかし、マトリクス基板20内に不良部位21が有り、半導体素子12が搭載されない場合は、搭載されている部位との段差により、真空漏れが生じ、基板の安定保持が困難になる図4b参照。安定保持するためには、半導体素子が搭載されない領域を吸着する必要があり、高精度な加工が施された専用の吸着冶具が必要となる。さらに、半導体装置を個片化する場合には、半導体素子搭載部と未搭載部の間で段差が生じているため、切断の際には不具合の原因となる。本発明に係る半導体装置では、マトリックス基板において半導体素子が未搭載の部位がある場合においても、基板全域が平滑に樹脂封止されるため、ランダムに発生する基板上の不良部位の影響を受けることがない。図5、図5bはそれぞれ、本発明に係るマトリクス基板の平面図と断面図である。マトリクス基板20全域が樹脂15により封止されているため、半導体素子12の有無による凹凸は生じていない図5b。これにより、特別に工夫を施した専用の冶工具を準備する等の必要がないという製造上のメリットがある。第2の実施の形態本実施の形態は、第1の半導体パッケージがワイヤーボンディングにより形成されている点で、第1の実施例と異なる。本発明に係る半導体装置の製造方法について、図5を用いて説明する。図6に示すように、第1の半導体100の基板11上に半導体素子12が搭載され、ワイヤ-により接続されている。なお、基板11上には接続ランド14が形成されている。次に、基板11全域を樹脂15により封止する。図6bに示すように、基板11全域を樹脂封止する際には、樹脂15上面から基板上の接合ランド14に至る開口部16を設ける。なお、開口部16は予め、上段に積層される第2の半導体パッケージ200裏面の接続部位置や大きさに適合するように配置、形成される。開口部16を設ける方法の一例としては、第1の半導体パッケージの基板11上への樹脂封止を金型によるトランスファ封止で行い不図示、その際に金型の接続ランド部に所望の開口部の形状に相対した凸部を設けることで、当該凸部に樹脂が流れ込まないようにして、開口部を形成する方法がある。続いて、図6cに示すように、第1の半導体パッケージ100の裏面に外部接続端子であるボール電極17を形成する。次に、図6dに示すように、第2の半導体パッケージ200を、裏面の導電体、例えば半田バンプ19を介して、第1の半導体パッケージ100の接続ランド14に接続する。第2の半導体パッケージ200の半田バンプ19は、第1の半導体パッケージ100の開口部16内にはめ込まれる。なお、第2の半導体パッケージ200は、例えば、ワイヤーボンディングにより形成されている。続いて、図6eに示すように、リフローを施すことのより、第2の半導体パッケージ200の半田バンプ19が溶融し、その形状が第1の半導体パッケージ100の開口部16の形状に適合する。第1の半導体パッケージ100と第2の半導体パッケージ200が電気的に接合され、PoPとして完成する。第3の実施の形態本実施の形態は、第1の半導体パッケージ上に第2の半導体パッケージを積層する工程において特徴を有するものである。したがって、他の製造工程は第1の実施の形態、または第2の実施の形態と同様であるため、その説明を省略する。図7aに示すように、開口部16を有する第1の半導体パッケージ100上にスクリーンマスク22を介し、スキージ24を用いて、開口部16に半田ペースト23等の導電性材料を埋め込む。図7bに示すように、第2の半導体パッケージ200裏面の半田バンプ19を第1の半導体パッケージ100の開口部上に配置し、積層する。続いて、リフロー工程により、図7cに示すように、半田バンプ19と半田ペースト23が溶解し、当該接続部が一体化する。本実施の形態では、第1の半導体パッケージの開口部16に半田ペースト23等を埋め込むことで、その上部に位置する第2の半導体パッケージとの接合をより確実なものとし、PoPとしての実装歩留まり向上を図ることができる。第4の実施の形態本実施の形態は、第1の半導体パッケージ上に第2の半導体パッケージを積層する工程において特徴を有するものである。したがって、他の製造工程は第1の実施の形態、または第2の実施の形態と同様であるため、その説明を省略する。図8は第1の半導体パッケージ100と第2の半導体パッケージ200を積層したPoPの断面構造である。2個の半導体装置を積層する前に、第2の半導体パッケージの導電体、例えば半田バンプ19部を除く裏面に接着材、例えば熱硬化接着剤25が塗布されている。熱硬化接着材25は、第1半導体装置100と第2の半導体パッケージ200の積層界面に存することになり、両半導体装置を一体化させる働きを呈する。これにより、第2の半導体パッケージ200の半田バンプ19に着目すると、第1の半導体パッケージ100の樹脂15と熱硬化接着剤25により、あたかもアンダーフィル樹脂が注入された場合と同じ構造となり、半導体装置の接合信頼性の向上を図ることができる。第5の実施の形態本実施の形態は、第1の半導体パッケージ上に第2の半導体パッケージを積層する工程において特徴を有するものである。したがって、他の製造工程は第1の実施の形態、または第2の実施の形態と同様であるため、その説明を省略する。図9aに示すように、第1の半導体パッケージ100はフリップチップ接続された半導体素子12により構成されている。半導体素子12の裏面には放熱機能を有する膜、例えば放熱ペースト26が塗布される。図9bに示すように、第1の半導体パッケージ100上に第2の半導体パッケージ200を積層すると、第1の半導体パッケージ100から発生した熱が放熱ペースト26により、第2の半導体パッケージ200に放散される。すなわち、本実施の形態により、第2の半導体パッケージ200が第1の半導体パッケージ100の放熱板の機能を果たすことになる。よって、本実施の形態により、第1の半導体装置100で発生した熱を有効に放散することができ、接続信頼性をさらに高めることができる。