"一つの単一磁束量子パルスを複数に分配するスプリッタと、前記スプリッタの一方の出力側の終端に接続された第1の磁束量子回路と、前記スプリッタの他方の出力側に接続された第2の磁束量子回路とを少なくとも有し、前記第1の磁束量子回路は入力された単一磁束量子パルスを反射させる単一磁束量子パルス反射回路であることを特徴とする複数磁束量子出力ドライバ。前記第1の磁束量子回路が、終端を開放したジョセフソン伝送線路の終端のジョセフソン接合をアンダーダンピング状態にしたダブル磁束量子回路であることを特徴とする請求項1に記載の複数磁束量子出力ドライバ。前記複数磁束量子出力ドライバの外部の半導体回路と接続する出力回路が、ジョセフソン伝送線路或いは終端を開放したジョセフソン伝送線路の終端のジョセフソン接合をアンダーダンピング状態にしたダブル磁束量子回路のいずれかであることを特徴とする請求項1または請求項2に記載の複数磁束量子出力ドライバ。前記スプリッタの入力側に、前記反射された単一磁束量子パルスが逆流しないように逃すためのジョセフソン接合を有することを特徴とする請求項1乃至請求項3のいずれか1項に記載の複数磁束量子出力ドライバ。前記スプリッタと第1の磁束量子回路と第2の磁束量子回路とを、前段の第2の磁束量子回路と後段のスプリッタを接続することにより多段接続構造にしたことを特徴とする請求項1乃至請求項4のいずれか1項に記載の複数磁束量子出力ドライバ。少なくとも最終段の出力部が、終端を開放したジョセフソン伝送線路の終端のジョセフソン接合をアンダーダンピング状態にしたダブル磁束量子回路であることを特徴とする複数磁束量子出力ドライバ。請求項1乃至請求項6のいずれか1項に記載の複数磁束量子出力ドライバの出力端と、半導体回路の入力端とを接続したことを特徴とする電子デバイス。前記複数磁束量子出力ドライバの出力端と、半導体回路の入力端との間に、ローパスフィルタ或いは配線や半導体の入力回路からなる等価的なローパスフィルタのいずれかを接続したことを特徴とする請求項7に記載の電子デバイス。上述のように、従来の回路において課題となっている高速動作に関しては外部の半導体回路を動作させるに必要な電圧出力を得るためにSFQ回路に比べて動作速度が遅くならざるを得ないという本質的な問題がある。また、回路規模が大きくなり占有面積が増加したり或いはバイアス電流が増加するという問題がある。したがって、本発明は、占有面積やバイアス電流を増加することなく高速のデーターレートや広いパルス幅を有した出力信号を発生することを目的とする。開示する一観点からは、一つの単一磁束量子パルスを複数に分配するスプリッタと、前記スプリッタの一方の出力側の終端に接続された第1の磁束量子回路と、前記スプリッタの他方の出力側の接続された第2の磁束量子回路とを少なくとも有し、前記第1の磁束量子回路は入力された単一磁束量子パルスを反射させる単一磁束量子パルス反射回路であることを特徴とする複数磁束量子出力ドライバが提供される。また、開示する別の観点からは、少なくとも最終段の出力部が、終端を開放したジョセフソン伝送線路の終端のジョセフソン接合をアンダーダンピング状態にしたダブル磁束量子回路であることを特徴とする複数磁束量子出力ドライバが提供される。また、開示するさらに別の観点からは、上述の複数磁束量子出力ドライバの出力端と、半導体回路の入力端とを接続したことを特徴とする電子デバイスが提供される。開示の複数磁束量子出力ドライバ及び電子デバイスによれば、占有面積やバイアス電流を増加することなく高速のデーターレートや広いパルス幅を有した出力信号を発生することが可能になる。ここで、図1を参照して、本発明の実施の形態の複数磁束量子出力ドライバを説明する。SFQ単一磁束量子パルスの電圧を時間的に積分した値が、磁束量子Φ0=2.07×10-15Wbである。また、SFQ集積回路の動作速度を速めるために回路を構成するジョセフソン接合の臨界電流密度を高くするのに伴い、SFQパルスの電圧振幅は大きく且つパルス幅は狭くなる。即ち、スイッチング速度をτ、臨界電流をJc、SFQパルスの電圧振幅をVとすると、τ∝1/Jc1/2V∝Jc1/2である。したがって高速化した集積回路では、臨界電流Jcを高めることによりSFQパルスの電圧振幅Vを高くすることはできるので、半導体回路に信号を受け渡す出力ドライバではパルス幅を広くすることが特に重要になる。図1は、本発明の実施の形態の複数磁束量子MFQ出力ドライバの説明図である。図1aは概念的回路構成図であり、図1bは、単一磁束量子パルス反射回路の一例となる終端を開放したジョセフソン伝送線路の終端のジョセフソン接合をアンダーダンピング状態にしたダブル磁束量子回路の概念的回路構成図である。本発明の実施の形態のMFQ出力ドライバは、一つのSFQパルスを分岐するスプリッタ11と、スプリッタ11の一方の出力側の終端に接続された第1の磁束量子回路12と、スプリッタ11の他方の出力側に接続された第2の磁束量子回路13とを備えている。第1の磁束量子回路12は、入力されたSFQパルスを反射させる単一磁束量子SFQパルス反射回路である。図1bに示すように、このSFQパルス反射回路は、通常は、終端を開放したジョセフソン伝送線路の終端のジョセフソン接合をアンダーダンピング状態にしたダブル磁束量子DFQパルス発生回路からなる。第2の磁束量子回路13は、最初に分配されたSFQパルスと第1の磁束量子回路12で反射された反射SFQパルスとを合成して出力するDFQパルス発生回路或いはジョセフソン伝送線路JTLからなる。第2の磁束量子回路13をDFQパルス発生回路とした場合には、一つのSFQパルスに対して4つのSFQパルスが出力される。反射SFQパルスとあらかじめ分配されたSFQパルスがスプリッタ11で合成されて出力回路に伝わる。さらに、出力回路の終端もDFQ発生回路にすることで出力パルス数をさらに2倍にすることができる。したがって、この場合には、一つのSFQパルス入力に対して4つのSFQパルスが出力され、実効的にはパルス幅が広がったパルスを出力できる。或いは、スプリッタ11を用いることなく、出力回路の終端部にDFQパルス発生回路を設けるだけでも半導体回路に2つのSFQパルスを出力できる。このように、本発明の実施の形態では、一つのSFQパルスを分岐し、反射により発生したSFQパルスと合成することで、高速のデーターレートや広いパルス幅を有した出力信号を発生することが可能になる。また、それによって、システムの簡素化や安定化をはかることができる。また、必要に応じてこれらを多段N段接続することでSFQのパルス数をN個に増やすことができ、また、半導体に接続する出力回路部においてもSFQパルスを2倍に増やすことでSFQのパルス数を2N個に増やすことができる。次に、図2を参照して、本発明の実施例1のMFQ出力ドライバを説明するが、図2は、本発明の実施例1のMFQ出力ドライバの概念的回路構成図である。入力段のJTL21、スプリッタ22、スプリッタ22の一方の出力側に接続されたJTL23、JTL23に接続されたDFQパルス発生回路24、スプリッタ22の他方の出力側に接続されたJTL25、JTL25に接続されたDFQパルス発生回路26からなる。また、スプリッタ22の入力端及びDFQパルス発生回路26の入力端には、SFQパルスの逆流防止のためのエスケープ用ジョセフソン接合27,28が接続されている。なお、JTL21,23,25は、接合と並列に抵抗を接続した通常のクリティカルダンピングのJTLであり、以下においてJTLで表記する場合にも同様である。この実施例1においては、入力された1つのSFQパルスをスプリッタ22により2つに分配し、その一方の出力DFQパルス発生回路24で反射して反射SFQパルスを発生している。この反射SFQパルスはスプリッタ22を通して他方のスプリッタ出力に伝えることで当初に分配されたSFQパルスと合わせて二つのSFQパルスが出力に伝わる。この例では、半導体回路に接続する出力にもDFQ発生回路26を用いることで4つのSFQパルス出力を発生する。この回路動作においてDFQパルス発生回路24で反射したSFQ反射パルスは入力側にも戻りそのままでは正しい動作ができない。しかし、スプリッタ22の入力端にエスケープ用ジョセフソン接合27を接続しているので、SFQ反射パルスは消滅し正常に回路が動作する。また、DFQ発生回路26で反射される反射SFQパルスも、エスケープ用ジョセフソン接合28により消滅するので、反射SFQパルスが逆流することはない。なお、これらのSFQパルスの逆流防止の方法として、上記の非特許文献1に記載されているSFQ論理回路ファミリーで用いられているバッファ回路を使用しても良い。因みに、各回路要素を構成するジョセフソン接合をNb/AlOx/Al/Nbで形成した場合には、臨界電流密度は2.5kA/cm2でパルス電圧振幅は0.3mV、10kA/cm2で0.6mVとなる。次に、図3を参照して、本発明の実施例2のMFQ出力ドライバを説明する。図3は本発明の実施例2のMFQ出力ドライバの概念的回路構成図であり、ここでは、図2におけるスプリッタ22とJTL23及びJTL25を合わせたものをスプリッタ合成回路29として示している。図に示すように、スプリッタ合成回路291,292,を多段接続するとともに、各スプリッタ合成回路291,292、のスプリッタの一方の出力側に接続されるJTLにそれぞれDFQパルス発生回路301,302,を接続したものである。また、各スプリッタ合成回路291,292,の間には、反射SFQパルス逆流防止用のエスケープ用ジョセフソン接合311,312,を接続する。このエスケープ用ジョセフソン接合は、スプリッタとJTLの間の任意の位置に配置可能である。このように、本発明の実施例2においては、スプリッタを多段N段に接続しているので、2N個のSFQパルスからなるMFQパルス出力を得ることができる。なお、最終段のスプリッタ合成回路29にDFQパルス発生回路を接続することによって、4N個のSFQパルスからなるMFQパルス出力を得ることができる。次に、図4を参照して、本発明の実施例3のMFQ出力ドライバを説明する。図4は本発明の実施例3のMFQ出力ドライバの概念的回路構成図であり、ここでも、図2におけるスプリッタ22とJTL23及びJTL25を合わせたものをスプリッタ合成回路29として示している。この本発明の実施例3においては、入力段のスプリッタ22の両方の出力端に実施例2の回路構成を接続するとともに、両方の最終段のスプリッタ合成回路29Nの出力をパルス合成回路となるコンフルエンスバッファ32に入力したものである。この場合には、一つのSFQパルスを4N個のSFQパルスにしたMFQパルス出力を得ることができる。なお、ここでは、2つの回路の合成を示したが、さらに多くのパルスを合成することも可能である。次に、図5を参照して、本発明の実施例4のMFQ出力ドライバを説明する。図5は本発明の実施例3のMFQ出力ドライバの概念的回路構成図であり、スプリッタは使用せずに単にDFQパルス発生回路33の出力を外部の半導体回路に接続した例である。なお、この場合にも、入力側に反射SFQパルス逆流防止用のエスケープ用ジョセフソン接合34を接続する。例えば、InPを用いたHEMTやHBT等の高周波動作が可能な半導体増幅器などをたとえば低温環境で動作させて低ノイズ化をはかることにより、このような簡単な回路構成でも、DFQ出力パルスを十分大きな振幅およびパルス幅に変換することができる。次に、図6を参照して、本発明の実施例5のMFQ出力ドライバを説明する。図6は本発明の実施例5のMFQ出力ドライバの概念的回路構成図であり、実質的に実施例1のMFQ出力ドライバの最終出力段にローパスフィルタ35を設けて半導体回路36と接続したものである。この場合のローパスフィルタ35は、LR回路で実現できるものであり、コイルL及び抵抗Rは半導体チップの内部或いは外部に設けたローパスフィルタ専用のL及びRでも良い。或いは、半導体回路に備えられた抵抗をローパスフィルタの抵抗Rとして用いて、実効的なローパスフィルタとしても良い。なお、ローパスフィルタ35としてはLCやRCなどで構成することも可能である。"