"周辺回路を構成するトランジスターと、外部接続用端子に電気的に接続された定電位配線と、前記定電位配線と同一の配線層に、前記トランジスターのソース又はドレインと電気的に接続された電極と、前記定電位配線及び前記電極と異なる配線層に、当該定電位配線及び電極を電気的に接続する中継配線と、を備えたことを特徴とする電気光学装置。請求項1に記載の電気光学装置であって、複数の配線層を有し、前記定電位配線と前記中継配線との間には、1つ以上の配線層を有することを特徴とする電気光学装置。請求項1又は請求項2に記載の電気光学装置であって、前記トランジスターは、前記定電位配線が設けられた配線層と同じ配線層に設けられた前記電極を経由して接続されていることを特徴とする電気光学装置。請求項1乃至請求項3のいずれか一項に記載の電気光学装置であって、前記トランジスターを含む静電気保護回路を備えたことを特徴とする電気光学装置。請求項1乃至請求項3のいずれか一項に記載の電気光学装置であって、前記トランジスターを含むインバーター回路を備えたことを特徴とする電気光学装置。請求項1乃至請求項3のいずれか一項に記載の電気光学装置であって、前記トランジスターを含むNAND回路を備えたことを特徴とする電気光学装置。請求項1乃至請求項6のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。しかしながら、上記周辺回路だけでなく、電源と繋がる電源配線と接続されたトランジスターは、電源配線の平面的な面積が他の配線と比べて大きく電荷の帯電量が多いことから、電源配線などを形成する工程において、発生した静電気が電源配線を経由して該トランジスターに印加され、該トランジスターが静電破壊例えば、ゲート絶縁膜されるという課題があった。本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。[適用例1]本適用例に係る電気光学装置は、周辺回路を構成するトランジスターと、外部接続用端子に電気的に接続された定電位配線と、前記定電位配線と同一の配線層に、前記トランジスターのソース又はドレインと電気的に接続された電極と、前記定電位配線及び前記電極と異なる配線層に、当該定電位配線及び電極を電気的に接続する中継配線と、を備えたことを特徴とする。この構成によれば、トランジスターのソース又はドレインが、定電位配線及び電極と異なる配線層に設けられた中継配線を介して定電位配線及び電極と接続されているので、トランジスターと直接繋がる配線の平面的な面積を、従来と比較して小さくすることができる。よって、トランジスターと直接繋がる配線に帯電する電荷を小さくすることが可能となり、製造過程において定電位配線に発生した静電気によってトランジスターが静電破壊されることを抑えることができる。なお、定電位配線とは、電気光学装置を駆動するための駆動電位や基準電位などが与えられる配線である。[適用例2]上記適用例に係る電気光学装置において、複数の配線層を有し、前記定電位配線と前記中継配線との間には、1つ以上の配線層を有することが好ましい。この構成によれば、中継配線が、中継配線と定電位配線との間に1つ以上の配線層を挟んで上層に設けられていることにより、中継配線より下層の配線やコンタクトホールなどを製造する際に、定電位配線に発生した静電気からトランジスターを保護することができる。[適用例3]上記適用例に係る電気光学装置において、前記トランジスターは、前記定電位配線が設けられた配線層と同じ配線層に設けられた前記電極を経由して接続されていることが好ましい。この構成によれば、トランジスターが電極を介して接続されているので、中継配線から直接コンタクトホールを介してトランジスターに接続する場合と比較して、コンタクトホールを深く設ける必要がなく、製造工程における負荷を軽減することができる。[適用例4]上記適用例に係る電気光学装置において、前記トランジスターを含む静電気保護回路を備えたことが好ましい。この構成によれば、トランジスターの静電破壊を防ぐことにより、静電気保護回路を正常に動作させることができる。[適用例5]上記適用例に係る電気光学装置において、前記トランジスターを含むインバーター回路を備えたことが好ましい。この構成によれば、トランジスターの静電破壊を防ぐことにより、インバーター回路を正常に動作させることができる。[適用例6]上記適用例に係る電気光学装置において、前記トランジスターを含むNAND回路を備えたことが好ましい。この構成によれば、トランジスターの静電破壊を防ぐことにより、NAND回路を正常に動作させることができる。[適用例7]本適用例に係る電子機器は、上記に記載の電気光学装置を備えたことを特徴とする。この構成によれば、製造過程におけるトランジスターの静電破壊を防ぐことが可能となり、歩留まりよく製造可能な電気光学装置を備えているので、高いコストパフォーマンスを有する電子機器を提供することができる。以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。第1実施形態<マザー基板の構成>図1は、マザー基板の構成を示す模式平面図である。図2は、図1に示すマザー基板のA部を拡大して示す拡大平面図である。以下、マザー基板の構成を、図1及び図2を参照しながら説明する。図1に示すように、マザー基板100は、例えば、液晶装置11図3参照を製造するために用いられるものであり、液晶装置11を構成する一対の基板のうち一方の基板例えば、素子基板が複数個分、マトリクス状に面付けされる。マザー基板100の大きさは、例えば、8インチである。マザー基板100の厚みは、例えば、1.2mmである。マザー基板100の材質は、例えば、石英である。なお、マザー基板100は、平面的に円形であることに限定されず、円周の一部が切り欠かれたオリフラを有する形状であってもよい。図2に示すように、各液晶装置11には、表示領域19の周辺に、周辺回路としての信号線駆動回路22、走査線駆動回路24、及び外部接続用端子23が形成されている。信号線駆動回路22及び走査線駆動回路24と外部接続用端子23とは、互いに信号配線29によって、電気的に接続されている。以下、マザー基板100に処理を施し、最終的に形成される液晶装置11の構造について説明する。<電気光学装置の構成>図3は、電気光学装置としての液晶装置の構造を示す模式平面図である。図4は、図3に示す液晶装置のC-C線に沿う模式断面図である。以下、液晶装置の構造を、図3及び図4を参照しながら説明する。図3及び図4に示すように、液晶装置11は、例えば、薄膜トランジスター以下、TFTThinFilmTransistor素子と称する。を画素のスイッチング素子として用いたTFTアクティブマトリクス方式の液晶装置である。液晶装置11は、一対の基板を構成する素子基板200と対向基板300とが、平面視略矩形枠状のシール材14を介して貼り合わされている。素子基板200を構成する第1基板12及び対向基板300を構成する第2基板13は、例えば、ガラスや石英などの透光性材料から構成されている。液晶装置11は、シール材14に囲まれた領域内に液晶層15が封入された構成になっている。なお、シール材14には液晶を注入するための注入口16が設けられ、注入口16は封止材17により封止されている。液晶層15としては、例えば、正の誘電率異方性を有する液晶材料が用いられる。液晶装置11は、シール材14の内周近傍に沿って遮光性材料からなる平面視矩形枠状の額縁遮光膜18が第2基板13に形成されており、この額縁遮光膜18の内側の領域が表示領域19となっている。額縁遮光膜18は、例えば、遮光性材料であるアルミAlで形成されており、第2基板13側の表示領域19の外周を区画するように設けられている。表示領域19内には、画素領域21がマトリクス状に設けられている。画素領域21は、表示領域19の最小表示単位となる1画素を構成している。シール材14の外側の領域には、信号線駆動回路22及び外部接続用端子23が第1基板12の一辺図3における下側に沿って形成されている。また、シール材14の内側の領域には、この一辺に隣接する二辺に沿って走査線駆動回路24がそれぞれ形成されている。第1基板12の残る一辺図3における上側には、検査回路25が形成されている。第2基板13側に形成された額縁遮光膜18は、例えば、第1基板12上に形成された走査線駆動回路24及び検査回路25に対向する位置言い換えれば、平面的に重なる位置に形成されている。一方、対向基板300の各角部例えば、シール材14のコーナー部の4箇所には、素子基板200と対向基板300との間の電気的導通をとるための上下導通端子26が配設されている。また、図4に示すように、第1基板12の液晶層15側には、複数の画素電極27が形成されており、これら画素電極27を覆うように第1配向膜28が形成されている。画素電極27は、ITOIndiumTinOxide等の透明導電材料からなる導電膜である。一方、第2基板13の液晶層15側には、格子状の遮光膜BM:ブラックマトリクス図示せずが形成され、その上に平面ベタ状の共通電極31が形成されている。そして、共通電極31上には、第2配向膜32が形成されている。共通電極31は、ITO等の透明導電材料からなる導電膜である。液晶装置11は透過型であって、素子基板200及び対向基板300における光の入射側と出射側とにそれぞれ偏光板図示せず等が配置されて用いられる。なお、液晶装置11の構成は、これに限定されず、反射型や半透過型の構成であってもよい。図5は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の電気的な構成を、図5を参照しながら説明する。図5に示すように、液晶装置11は、表示領域19を構成する複数の画素領域21を有している。各画素領域21には、それぞれ画素電極27が配置されている。また、画素領域21には、TFT素子33が形成されている。TFT素子33は、画素電極27へ通電制御を行うスイッチング素子である。TFT素子33のソース側には、信号線34が電気的に接続されている。各信号線34には、例えば、信号線駆動回路22図3参照から画像信号S1,S2,...,Snが供給されるようになっている。また、TFT素子33のゲート側には、走査線35が電気的に接続されている。走査線35には、例えば、走査線駆動回路24図3参照から所定のタイミングでパルス的に走査信号G1,G2,...,Gmが供給されるようになっている。また、TFT素子33のドレイン側には、画素電極27が電気的に接続されている。走査線35から供給された走査信号G1,G2,...,Gmにより、スイッチング素子であるTFT素子33が一定期間だけオン状態となることで、信号線34から供給された画像信号S1,S2,...,Snが、画素電極27を介して画素領域21に所定のタイミングで書き込まれるようになっている。画素領域21に書き込まれた所定レベルの画像信号S1,S2,...,Snは、画素電極27と共通電極31図4参照との間で形成される液晶容量で一定期間保持される。なお、保持された画像信号S1,S2,...,Snがリークするのを防止するために、画素電極27と容量線36との間に蓄積容量37が形成されている。このように、液晶層15に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層15に入射した光が変調されて、画像光が生成されるようになっている。図6は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図6を参照しながら説明する。なお、図6は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。また、図6は、液晶装置を構成する素子基板及び対向基板のうち素子基板のみを示している。図6に示すように、液晶装置11は、素子基板200と、図示しない対向基板300とを有する。素子基板200の第1基板12上には、TiチタンやCrクロム等からなる下側遮光膜41が形成されている。下側遮光膜41は、平面的に格子状にパターニングされており、各画素領域21の開口領域を規定している。第1基板12及び下側遮光膜41上には、シリコン酸化膜等からなる下地絶縁膜42が形成されている。下地絶縁膜42上には、TFT素子33及び走査線35等が形成されている。TFT素子33は、例えば、LDDLightlyDopedDrain構造を有しており、ポリシリコン等からなる半導体層43と、半導体層43上に形成されたゲート絶縁膜44と、ゲート絶縁膜44上に形成されたポリシリコン膜等からなる走査線35とを有する。上記したように、走査線35は、ゲート電極として機能する。半導体層43は、チャネル領域43aと、低濃度ソース領域43bと、低濃度ドレイン領域43cと、高濃度ソース領域43dと、高濃度ドレイン領域43eとを備えている。チャネル領域43aは、走査線35からの電界によりチャネルが形成される。ゲート絶縁膜44上には、シリコン酸化膜等からなる第1層間絶縁膜45が形成されている。TFT素子33の高濃度ソース領域43dは、第1層間絶縁膜45上に形成された中継層46と、コンタクトホール47を介して電気的に接続されている。一方、高濃度ドレイン領域43eは、中継層46と同層に形成された中継層51に、コンタクトホール52を介して電気的に接続されている。中継層46は、第2層間絶縁膜53上に形成された信号線34と、コンタクトホール54を介して電気的に接続されている。一方、中継層51は、信号線34と同層に形成された中継層55に、コンタクトホール56を介して電気的に接続されている。中継層55は、更に、コンタクトホール56を介して、後述する容量電極57と同層に設けられた中継層58と電気的に接続されている。また中継層58は、コンタクトホール59を介して、画素電極27と電気的に接続されている。即ち、TFT素子33の高濃度ドレイン領域43eと画素電極27とは、中継層51、中継層55、及び中継層58を順に介して、電気的に中継接続されている。信号線34及び中継層55の上層側には、第3層間絶縁膜61を介して蓄積容量62が形成されている。蓄積容量62を液晶容量に並列に電気的に接続することで、画素電極27の電圧を、実際に画像信号が印加されている時間よりも、例えば3桁も長い時間だけ保持することが可能となり、液晶素子の保持特性が改善されるため、高コントラスト比を有する液晶装置11を実現することができる。容量電極57は、液晶容量に電気的に並列に接続された蓄積容量62の片方の電極として機能すると共に、固定電位に保持されている。容量電極57は、例えばITO等の透明電極によって構成されている。このため、容量電極57を、開口領域を含む表示領域19に重なるように形成しても、開口領域における光透過率が低下することを抑えることができる。容量電極57上には、誘電体膜63が形成されている。誘電体膜63は、容量電極57上を覆うようにベタ状に形成されている。尚、誘電体膜63は透明な誘電性材料である窒化シリコン等で構成されるため、誘電体膜63を、開口領域を含む表示領域19に広く形成しても、開口領域における光透過率が低下することを抑えることができる。尚、誘電体膜63の膜厚が薄いほうが、蓄積容量62の容量値を高めるためにはより好ましい。また容量電極57上には、蓄積容量62を画素間で分離するための容量分離膜64が形成されている。蓄積容量62の容量値は、容量分離膜64の面積を増減させることによって、調整することができる。容量分離膜64上には、画素電極27が形成されている。画素電極27は、信号線34及び走査線35によってマトリクス状に区分けされた画素毎に、島状に形成されている。尚、ここでの図示は省略しているが、画素電極27上には、液晶層15図4参照に含まれる液晶分子の配向状態を規制するための第1配向膜28図4参照が形成されている。蓄積容量62は、各々が透明な容量電極57、誘電体膜63及び画素電極27によって構成されているため、開口領域を狭めることもなく、画素のうち開口領域が占める割合である開口率を低下させることもない。加えて、このような蓄積容量62によれば、開口領域に蓄積容量62を形成可能であるため、非開口領域にのみ蓄積容量を形成する場合に比べてその容量値を増大させることが可能である。図示しないが、対向基板300における第2基板13の液晶層15に面する側には、アルミニウム等からなるブラックマトリクスBMが形成されており、その上には、シリコン酸化膜SiO2が形成されている。更に、シリコン酸化膜上には、透明な共通電極31図4参照が全面に形成されており、ITOなどからなる共通電極31を覆って第2配向膜32図4参照が形成されている。図7は、図2におけるマザー基板のB部周辺回路の電気的な構成を示す等価回路図である。図8は、周辺回路の一部の構造を示す模式図である。aは周辺回路の一部の構造を示す模式平面図であり、bは周辺回路の一部の構造を示す模式断面図である。以下、周辺回路の構造を、図7及び図8を参照しながら説明する。図7に示すように、液晶装置11の周囲には、例えば、検査回路に用いられる静電気保護回路71及びインバーター回路72が設けられている。静電気保護回路71は、PchトランジスターPchTFTと、NchトランジスターNchTFTとを有する。Pchトランジスターのソース及びゲートは、液晶装置11を駆動するための駆動電位や基準電位などが与えられる定電位配線としてのVDD電源配線73と接続されている。ドレインは、信号電位配線74と接続されている。Nchトランジスターのソース及びゲートは、定電位配線としてのVSS電源配線75GNDと接続されている。ドレインは、信号電位配線74と接続されている。なお、信号電位配線74は、信号端子23cに接続されている。インバーター回路72も同様に、Pchトランジスターと、Nchトランジスターとを有する。Pchトランジスターのソースは、VDD電源配線73と接続されている。ゲートは、信号電位配線74と接続されている。Nchトランジスターのソースは、VSS電源配線75GNDと接続されている。ゲートは、信号電位配線74と接続されている。VDD電源端子23aと接続されたVDD電源配線73、及びVSS電源端子23bと接続されたVSS電源配線75は、他の配線と比べて平面的な面積が大きく電荷の帯電量が多い。よって、VDD電源配線73とトランジスター例えば、静電気保護回路71のPchトランジスターとの間、及びVSS電源配線75とトランジスター例えば、静電気保護回路71のNchトランジスターとの間を、他の配線層の配線を介して接続することで、トランジスターと直接繋がる配線の平面的な面積を小さくすることが可能となり、配線に帯電する電荷を小さくすることができる。これにより、製造過程においてVDD電源配線73及びVSS電源配線75で発生した静電気によって、例えば、トランジスターのゲート絶縁膜が静電破壊することを抑えることができる。以下、図8を参照しながら、静電気保護回路71とインバーター回路72とのうち静電気保護回路71について、VDD電源配線73及びVSS電源配線75との接続方法について説明する。図8aに示すように、静電気保護回路71は、Pchトランジスター81及びNchトランジスター82と、VDD電源配線73及び電極としてのVDD接続配線83と、VSS電源配線75及び電極としてのVSS接続配線84とを有する。VDD電源配線73及びVSS電源配線75は、上記したように、外部接続用端子23VDD電源端子23a、VSS電源端子23bと繋がる電源配線であり、他の配線の平面的な面積と比較して大きな面積を有し、電荷の帯電量も他の配線と比較して多い。Pchトランジスター81のソース88a及びゲート88bと接続されるVDD接続配線83は、第1中継配線85aを介してVDD電源配線73と電気的に接続されている。また、Nchトランジスター82のソース88d及びゲート88eと接続されるVSS接続配線84は、第1中継配線85bを介してVSS電源配線75と電気的に接続されている。なお、ソース88a,88d及びドレイン88c,88fは、例えば、ポリシリコンからなる半導体層8686a,86bの一部を構成している。Nchトランジスター82を例に具体的に説明する。図8bに示すように、例えば、VSS電源配線75は、VSS電源配線75と配線層が異なる配線層第2層間絶縁膜53上に設けられた第1中継配線85bと、VSS電源配線75と同層に設けられたVSS接続配線84とを介して、Nchトランジスター82半導体層86bと電気的に接続されている。なお、上記した配線は、各コンタクトホール87a,87b,87cによって接続されている。つまり、製造過程において、VSS電源配線75とNchトランジスター82とは、電気的に接続されていない。よって、配線やコンタクトホールなどを形成する際、配線の平面的な面積が大きいVSS電源配線75からNchトランジスター82に静電気が流れることを防ぐことが可能となり、Nchトランジスター82が静電破壊することを防ぐことができる。また、VSS電源配線75とNchトランジスター82とは、後の製造工程において、第1中継配線85b及びVSS接続配線84を介して電気的に接続されることになるので、静電気保護回路71として正常に動作させることができる。また、VSS電源配線75、VSS接続配線84、第1中継配線85bは、アルミニウムなどの低抵抗材料が用いられるので、配線抵抗を著しく低下させることなく、静電気保護回路71の特性が低下することを抑えることができる。なお、静電気保護回路71のPchトランジスター81、また、インバーター回路72についても、上記した配線構造を適用することにより、同様の効果を得ることができる。<電子機器の構成>図9は、上記した液晶装置を備えた電子機器の一例として液晶プロジェクターの構成を示す模式図である。以下、液晶装置を備えた液晶プロジェクターの構成を、図9を参照しながら説明する。図9に示すように、液晶プロジェクター901は、上記した液晶装置11が採用された液晶モジュールを3つ配置し、それぞれRGB用のライトバルブ911R,911G,911Bとして用いた構造となっている。詳しくは、メタルハイドロランプ等の白色光源のランプユニット912から投射光が発せられると、3枚のミラー913及び2枚のダイクロイックミラー914によって、RGBの三原色に対応する光成分R,G,Bに分けられ、各色に対応するライトバルブ911R,911G,911Bにそれぞれ導かれる。特に光成分Bは、長い光路による光損失を防ぐために、入射レンズ915、リレーレンズ916、出射レンズ917からなるリレーレンズ系918を介して導かれる。ライトバルブ911R,911G,911Bによりそれぞれ変調された三原色に対応する光成分R,G,Bは、ダイクロイックプリズム919により再度合成された後、投射レンズ920を介して、スクリーン921にカラー画像として投射される。なお、上記したように、3つの液晶モジュールを配置した液晶プロジェクター901に限定されず、例えば、1つの液晶モジュールを配置した液晶プロジェクターに適用するようにしてもよい。このような構成の液晶プロジェクター901は、上記した液晶装置11が採用された液晶モジュールを介すことによって、かかるコストを抑え、効率よく組み立てることができる。なお、液晶装置11を備えた電子機器は、上記した液晶プロジェクター901の他、高精細EVFElectricViewFinder、携帯電話機、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、テレビ、ディスプレイ、車載機器、オーディオ機器、照明機器などの各種電子機器に用いることができる。以上詳述したように、第1実施形態の液晶装置11及び電子機器によれば、以下に示す効果が得られる。1第1実施形態の液晶装置11によれば、例えば、Nchトランジスター82のソース88dが、VSS電源配線75と異なる配線層に設けられた第1中継配線85bを介してVSS電源配線75と接続されているので、Nchトランジスター82と直接繋がる配線VSS接続配線84の平面的な面積を、従来と比較して小さくすることができる。よって、Nchトランジスター82と直接繋がるVSS接続配線84に帯電する電荷が小さくなるので、製造過程においてVSS電源配線75に発生した静電気によってNchトランジスター82が静電破壊されることを抑えることができる。2第1実施形態の液晶装置11によれば、Nchトランジスター82がVSS接続配線84を介して接続されているので、第1中継配線85bから直接コンタクトホールを介してNchトランジスター82に接続する場合と比較して、コンタクトホールを深く設ける必要がなく、製造工程における負荷を軽減することができる。3本実施形態の電子機器によれば、製造過程におけるNchトランジスター82の静電破壊を防ぐことが可能となり、歩留まりよく製造可能な液晶装置11を備えているので、高いコストパフォーマンスを有する電子機器を提供することができる。第2実施形態<電気光学装置の構成>図10は、第2実施形態の電気光学装置としての液晶装置の構成を示す模式図である。aは、液晶装置の周辺回路の構造を示す模式平面図である。bは、周辺回路の構造を示す模式断面図である。以下、第2実施形態の液晶装置の構成を、図10を参照しながら説明する。第2実施形態の液晶装置111は、配線層の数が多く設けられている点が上述の第1実施形態で説明した液晶装置11と異なっている。以下、第1実施形態と同じ構成部材には同一符号を付し、ここではそれらの説明を省略又は簡略化する。また、図10は、周辺回路の一つである静電気保護回路71から外部接続用端子23までの領域の断面図を示している。なお、上記したように、静電気保護回路71のうちNchトランジスター82を例に具体的に説明する。図10bに示すように、液晶装置111は、第1基板12図6参照上に静電気保護回路71を構成するトランジスターの一つ例えば、Nchトランジスター82が設けられている。Nchトランジスター82上には、第1層間絶縁膜45を介してVSS接続配線84及びVSS電源配線75が設けられている。VSS接続配線84及びVSS電源配線75上には、第2層間絶縁膜53を介して第1中継配線85c,85dが設けられている。第1中継配線85c,85d上には、第3層間絶縁膜61を介して第2中継配線91が設けられている。第1層間絶縁膜45~第3層間絶縁膜61は、例えば、シリコン酸化膜などによって構成されている。VSS電源配線75、VSS接続配線84、第1中継配線85c,85d、第2中継配線91は、例えば、アルミニウムなどの低抵抗材料によって構成されている。図10a、bに示すように、Nchトランジスター82のソース88dは、各コンタクトホール87d,87e,87f,87g,87hを介して、VSS接続配線84、第1中継配線85c、第2中継配線91、第1中継配線85d、VSS電源配線75の順に接続され、外部接続用端子23VSS電源端子23bと電気的に接続されている。このように、VSS電源配線75と電気的に接続されるNchトランジスター82が、VSS電源配線75と異なる配線層に設けられた第1中継配線85c,85d及び第2中継配線91を介して接続されているので、従来のように、VSS電源配線75とNchトランジスター82とが直接繋がる場合と比較して、Nchトランジスター82と直接繋がる配線VSS接続配線84の平面的な面積を小さくすることができる。そして、VSS接続配線84に帯電する電荷が小さいので、製造過程において発生したVSS電源配線75の静電気によってNchトランジスター82が静電破壊することを抑えることができる。なお、静電気保護回路71のPchトランジスター81、また、インバーター回路72についても、上記した配線構造を適用することにより、同様の効果を得ることができる。以上詳述したように、第2実施形態の液晶装置111によれば、上記した第1実施形態の1~3の効果に加えて、以下に示す効果が得られる。4第2実施形態の液晶装置111によれば、第2中継配線91が、第2中継配線91とVSS電源配線75との間に第1中継配線85c,85dを介して上層に設けられていることにより、第2中継配線91より下層の配線やコンタクトホールなどを製造する際に、VSS電源配線75に発生した静電気からNchトランジスター82を保護することができる。なお、実施形態は上記に限定されず、以下のような形態で実施することもできる。変形例1上記した第2実施形態のように、Nchトランジスター82とVSS電源端子23bとを、VSS接続配線84、第1中継配線85c、第2中継配線91、第1中継配線85d、VSS電源配線75の順に接続することに限定されず、以下のように接続するようにしてもよい。例えば、図11に示すように、Nchトランジスター82とVSS電源端子23bとを、VSS接続配線84a、第2中継配線91、VSS接続配線84b、第1中継配線85e、VSS電源配線75を介して電気的に接続するようにしてもよい。これによれば、第2実施形態と同様に、複数の配線層の配線第1中継配線85eや第2中継配線91などを経由して、Nchトランジスター82とVSS電源端子23bとが接続されているので、VSS電源配線75に帯電した静電気が直接Nchトランジスター82に流れることを防ぐことができる。よって、Nchトランジスター82が静電破壊することを防ぐことができる。変形例2上記したように、周辺回路におけるトランジスターを含む回路は、静電気保護回路71及びインバーター回路72であることに限定されず、例えば、図12に示すような、NAND回路95であってもよい。これによれば、NAND回路95を構成するトランジスターがVDD電源配線73やVSS電源配線75と直接繋がっておらず、VDD電源配線73やVSS電源配線75の配線層と異なる配線層を経由して接続されているので、VDD電源配線73やVSS電源配線75に帯電した静電気が直接トランジスターに流れることを防ぐことができる。よって、トランジスターが静電破壊することを抑えることができ、NAND回路95を正常に動作させることができる。変形例3上記したように、静電気保護回路71を構成するトランジスターのソースが電源配線VDD電源配線73、VSS電源配線75と接続されていることに代えて、ドレインが電源配線と接続される構成であってもよい。"