第1のCPUと第2のCPUと複数チャネルの不揮発性メモリとを有する半導体記憶装置であって、前記第1のCPUから発行される前記不揮発性メモリへのコマンド発行要求を格納するコマンドキューと、複数チャネルの不揮発性メモリ毎の消去動作用のアドレスからなる消去用アドレスリストを生成する手段と、前記コマンドキューからコマンド発行要求を取り出す制御部であって、要求されるコマンドが書き込みコマンドの場合は書き込み要求を1つずつ取り出し、消去コマンドの場合は前記消去用アドレスリストに記載のアドレスのチャネル数だけ同じ消去要求を取り出す制御部と、前記制御部により取り出された消去要求に応じて前記消去用アドレスリストに記載の各アドレスについての一連の消去動作コマンドを連続して発生する手段と、前記一連の消去動作コマンドを各アドレスに対応したチャネルの不揮発性メモリに与える手段と、を具備する半導体記憶装置。前記不揮発性メモリは書き込み動作の実行前に消去動作の実行が必要なメモリからなる請求項1記載の半導体記憶装置。前記消去用アドレスリストは複数チャネルの不揮発性メモリ毎の書き込み動作用のアドレスからなる書き込み用アドレスリストと同じである請求項1記載の半導体記憶装置。第1のCPUと第2のCPUと複数チャネルの不揮発性メモリとを有する半導体記憶装置の制御方法であって、前記第1のCPUから発行される前記不揮発性メモリへのコマンド発行要求をコマンドキューに格納することと、複数チャネルの不揮発性メモリ毎の消去動作用のアドレスからなる消去用アドレスリストを生成することと、前記コマンドキューからコマンド発行要求を取り出すことであって、要求されるコマンドが書き込みコマンドの場合は書き込み要求を1つずつ取り出し、消去コマンドの場合は前記消去用アドレスリストに記載のアドレスのチャネル数だけ同じ消去要求を取り出すことと、取り出された消去要求に応じて前記消去用アドレスリストに記載の各アドレスについての一連の消去動作コマンドを連続して発生することと、前記一連の消去動作コマンドを各アドレスに対応したチャネルの不揮発性メモリに与えることと、を具備する制御方法。このように特許文献1記載の装置は、複数のメモリバンクを有するマルチバンク形態のフラッシュメモリにおいて、複数のメモリバンクで並列に消去動作あるいは書き込み動作を行うことができる。特許文献1記載の装置は、消去要求、書き込み要求を発行するCPUは単一であることを前提としている。近年、メモリの集積度が増加し、容量が増大しているので、半導体記憶装置をサーバ用の記憶装置として応用する要望がある。サーバ用の記憶装置では、複数のCPUがマルチバンク形態の多数のフラッシュメモリに接続される。なお、複数のCPUが設けられるが、いずれか1つのCPUのみがメモリ管理を担当する。各バンク毎の消去動作を並列して実行するために、メモリ管理を担当するCPUが一連の消去コマンドを発生する。この一連の消去コマンドは消去動作を並列実行する効率を確保するためには、コマンドキューに連続して取り込まれることが好ましい。しかしながら、メモリ管理を担当するCPU以外のCPUから発行されたコマンドが割り込まれてコマンドキューに取り込まれることがある。他のコマンドの割り込みがあった場合、消去動作を並列実行する効率を確保するためには、複数のCPU同士で排他制御を考慮してセマフォを調停したり、コマンドキューからコマンドを取り出す際に順番を変えて割り込みコマンドを追い越して消去コマンドを取り出したりする必要があり、制御が複雑になり、コストがかかるという問題がある。本発明の目的は、消去要求を複数チャネルの不揮発性メモリに分配し、消去動作を並列実行する半導体記憶装置において、複数CPU間での排他制御を考慮する必要がなく、簡単な制御で、他の動作の割り込み無く複数チャネルの不揮発性メモリの消去動作を並列に実施することである。本発明の一態様は、第1のCPUと第2のCPUと複数チャネルの不揮発性メモリとを有する半導体記憶装置であって、前記第1のCPUから発行される前記不揮発性メモリへのコマンド発行要求を格納するコマンドキューと、複数チャネルの不揮発性メモリ毎の消去動作用のアドレスからなる消去用アドレスリストを生成する手段と、前記コマンドキューからコマンド発行要求を取り出す制御部であって、要求されるコマンドが書き込みコマンドの場合は書き込み要求を1つずつ取り出し、消去コマンドの場合は前記消去用アドレスリストに記載のアドレスのチャネル数だけ同じ消去要求を取り出す制御部と、前記制御部により取り出された消去要求に応じて前記消去用アドレスリストに記載の各アドレスについての一連の消去動作コマンドを連続して発生する手段と、前記一連の消去動作コマンドを各アドレスに対応したチャネルの不揮発性メモリに与える手段とを具備する。本発明の他の態様は、第1のCPUと第2のCPUと複数チャネルの不揮発性メモリとを有する半導体記憶装置の制御方法であって、前記第1のCPUから発行される前記不揮発性メモリへのコマンド発行要求をコマンドキューに格納することと、複数チャネルの不揮発性メモリ毎の消去動作用のアドレスからなる消去用アドレスリストを生成することと、前記コマンドキューからコマンド発行要求を取り出すことであって、要求されるコマンドが書き込みコマンドの場合は書き込み要求を1つずつ取り出し、消去コマンドの場合は前記消去用アドレスリストに記載のアドレスのチャネル数だけ同じ消去要求を取り出すことと、取り出された消去要求に応じて前記消去用アドレスリストに記載の各アドレスについての一連の消去動作コマンドを連続して発生することと、前記一連の消去動作コマンドを各アドレスに対応したチャネルの不揮発性メモリに与えることとを具備する。本発明の一態様によれば、1つのCPUからの単一の消去動作要求が発生されると、消去用アドレスリストに記載の複数のチャネルに対する複数の消去動作が、他の動作の割り込みがなく、連続して実施される。そのため、複数のCPU同士で排他制御を考慮してセマフォを調停したり、コマンドキューからコマンドを取り出す際に順番を変えて割り込みコマンドを追い越して消去コマンドを取り出したりする必要がなく、複数の消去動作を簡単な制御で低コストに実施できる。以下、図面を参照して本発明の実施の形態について詳細に説明する。図1は本発明による半導体記憶装置の一実施形態の構成をコマンド/データの流れとともに示すブロック図である。本実施形態は複数の不揮発性メモリ、例えば4つのNAND型フラッシュメモリ300、301、302、303を含む。NAND型フラッシュメモリ300、301、302、303は例えば半導体ドライブの記憶部のチャネル0、チャネル1、チャネル2、チャネル3を構成する。フラッシュメモリチャネルの個数は実際にはもっと多数であるが、説明の便宜上、4つのみ示す。NAND型フラッシュメモリ300、301、302、303の各々は例えば2~16個のメモリチップからなる。NAND型フラッシュメモリ300、301、302、303はメモリバス280、281、282、283を介してメモリコントローラ260、261、262、263に接続される。メモリコントローラ260、261、262、263はNAND型フラッシュメモリ300、301、302、303に接続され、アクセスを制御する。一方、ホストとして複数、ここでは説明の便宜上2つのCPU100、101が設けられている。CPU100、101は独自にフラッシュメモリ300、301、302、303への動作要求を発行するが、メモリ管理はいずれか1つのCPU、ここではCPU100が担当する。CPU100、101は共通のCPUバス12に接続される。CPUバス12にはメインメモリ42、ROM44、アドレスリストキュー14、コマンドキュー16、コマンド制御部18、アドレス生成部22が接続される。メインメモリ42は例えばDRAMからなる。ROM44にはファームウェアを含む。ファームウェアはCPU100、101を使用し、メモリコントローラ260、261、262、263内部へのI/OコマンドアクセスによりNAND型フラッシュメモリ300、301、302、303のリード動作、ライト動作等を制御する。コマンドキュー16はCPU100、101から発行されるコマンド発行要求をその発行順に取り込み、取り込んだ順に取り出すFIFO形式のレジスタである。アドレスリストキュー14はコマンドキュー16に取り込まれた要求毎にその要求の処理対象であるチャネル毎のフラッシュメモリのアドレスからなる消去用アドレスリストあるいは書き込み用アドレスリストを取り込むFIFO形式のレジスタである。アドレスリストはファームウェアにより作成される。アドレスリストキュー16はアドレスリスト毎に取り込まれるが、取り出しは個々のアドレス毎になり、その取り出しアドレスを制御するためにチャネルポインタchポインタ20が設けられている。コマンド制御部18はコマンドキュー16から要求を取り出し、その要求の動作を実行するためのコマンドを生成する。なお、コマンド制御部18はその要求が書き込み要求であるか消去要求であるかに応じて取り出し順序を切り替え、書き込み要求については1つずつ要求を取り出すが、消去要求についてはアドレスリストに記載のアドレスのチャネル分だけ同じ要求を繰り返し取り出す。アドレス生成部22はコマンド制御部18で取り出した要求を実現するコマンドにアドレスリストキュー14から読み出したアドレスを追加して消去コマンド、書き込みコマンドを発行する。発行されたコマンドは分配器24を介して所定のチャネルのメモリコントローラ260、261、262、263に供給される。次に実施形態の書き込み処理を説明する。図2はファームウェアの処理ステップの流れを示す。複数チャネル存在するメモリバスを並列に効率よく使用するために、ファームウェアは書き込みコマンド発行に先立って、チャネル毎のアドレスを指し示すアドレスリストを用意する。また、上述したように、フラッシュメモリにおいてはデータの書き込みの際に上書きができないので、データの書き込み動作を実行する前に書き込み対象となるアドレスと同一のアドレスに対して前もって消去動作を実行する必要がある。そのため、ファームウェアは書き込み要求を発行する前に、データを書き込むフラッシュメモリのチャネル毎のアドレスを指し示す書き込み用アドレスリストとデータを消去するフラッシュメモリのチャネル毎のアドレスを指し示す消去用アドレスリストからなるアドレスリスト4000を作成し、アドレスリストキュー16に投入するブロック12。なお、消去と書き込みは同じアドレスであるので、書き込み用アドレスリストだけを投入し、消去用アドレスリストは書き込み用アドレスリストで兼用してもよい。両方のアドレスリストをキュー16に投入する理由は、ファームウェアにおける書き込み要求とイレース要求の順序の要請によっては独立に持っていた方が好適な場合があるからである。ここでは、アドレスリスト4000はチャネル0用ライトアドレス400、チャネル1用ライトアドレス410、チャネル2用ライトアドレス420、チャネル3用ライトアドレス430と、チャネル0用イレースアドレス400、チャネル1用イレースアドレス410、チャネル2用イレースアドレス420、チャネル3用イレースアドレス430からなる。イレースアドレスはライトアドレスの末尾に配置される。次に、ブロック14に示すようにメモリ管理を担当するCPU100から消去要求イレースコマンド800を発行させる。消去要求800は消去すべきアドレスチャネルが複数であっても、単一の要求でよい。この後、ブロック16でCPU100、101からチャネル毎の書き込み要求ライトコマンドを適宜出力させる。この例では、CPU100からチャネル1、3の書き込み要求を出力させ、CPU101からチャネル0、2の書き込み要求を出力させる。図3はコマンド制御部18の制御フローを示す図である。ブロック22でコマンド制御部18は消去動作の継続中であるか否か判定する。消去動作中ではない場合は、ブロック24でコマンドキュー16にコマンド発行要求が存在するか否か判定する。存在しない場合は、終了する。コマンドキュー16にコマンド発行要求が存在する場合は、ブロック26でコマンドキュー16からコマンド発行要求を読み取る。ブロック28で読み取った要求の種類書き込みか消去かを判定する。書き込み要求の場合はブロック34でコマンドリストから書き込みコマンドを取り出し、ブロック36へ移る。消去要求の場合はブロック30でコマンドリストから消去コマンドを取り出し、ブロック32で消去フラグをセットした後、ブロック36へ移る。図1の例では、先ず消去要求800が取り出され、その後チャネル0、1、2、3に関する書き込み要求101、110、121、130が取り出される。コマンド制御部18は1つの消去要求800に対してチャネル毎の複数の消去コマンドをコマンドリストから取り出すが、書き込み要求に対しては要求毎に対応するチャネルの書き込みコマンドを取り出す。ブロック36でアドレスリストキュー14からアドレスを取得し、ブロック38でコマンドにアドレスを追加して、実際の動作命令ライト動作、イレース動作を発行する。アドレスリスト4000を走査するためのチャネルポインタ20は動作命令を発行する度にインクリメントされる。動作命令発行後にブロック40でチャネルポインタ20がキュー16の末尾を示しているか否か判定する。末尾でない場合はそのままブロック44へ移り、末尾である場合はブロック42で消去フラグをクリアしてからブロック44へ移る。ブロック44ではチャネルポインタ20がインクリメントされる。このようにコマンドキュー16から受け取った要求の種類書き込み要求、消去要求によってアドレスリストキュー14を走査するチャネルポインタ20の加算と、コマンドキュー16からの引き抜き順序を切り替えることによって消去動作命令700、710、720、730が発行される。複数の消去動作命令700、710、720、730は単一の消去要求800から連続して生成されるため、1回の書き込み動作に関する複数のページの消去動作は他の動作例えば、書き込み動作が途中に割り込むことなく連続的に実行される。これにより、図2に示したように最小限1回の消去コマンド発行要求の出力により、アドレスリスト4000に含まれる各チャネルに対する消去動作700~730を連続して実行することが可能となり、消去動作を並列実行する効率を向上することができる。本発明を使用しない場合、ファームウェアは図4に示すようにCPU100からチャネル毎の複数の消去要求800、801、802、803を発生させるため、その期間中に、CPU100以外のCPU101からの要求図4における書き込み要求101が発生する可能性がある。この場合、コマンドキュー16には消去要求800、810、820、書き込み要求101、消去要求830、書き込み要求110、...が格納され、一連の消去要求に他の要求が割り込む可能性がある。本発明ではCPU100からは単一の消去要求しか発生させないので、このように一連の消去要求に他の要求が割り込む可能性が無い。このように、本実施形態によれば、1つのCPUからの単一の消去動作要求が発生されると、消去用アドレスリストに記載の複数のチャネルに対する複数の消去動作が、他の動作の割り込みがなく、連続して実施される。そのため、複数のCPU同士で排他制御を考慮してセマフォを調停したり、コマンドキューからコマンドを取り出す際に順番を変えて割り込みコマンドを追い越して消去コマンドを取り出したりする必要がなく、複数の消去動作を簡単な制御で低コストに実施できる。なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。例えば、書き込み用アドレスリストと消去用アドレスリストとを独立してそれぞれアドレスリストキュー14に格納したが、両者は同じアドレスを指し示すので、書き込み用と消去用とで同じアドレスリストを共有してもよい。この場合は、アドレスリストキュー14には書き込み用アドレスリストのみを格納する。また、両者を格納する場合でも、ファームウェアが両リストを作成せずに、消去用アドレスリストを書き込み用アドレスリストのキューの末尾に自動的に追加してもよい。