"第1端子および第2端子の少なくとも2端子を備え、前記第2端子が電圧基準ノードとなり前記第1端子および前記第2端子間に第1電流が流れる第1回路と、第3端子および第4端子の少なくとも2端子を備え、前記第4端子が電圧基準ノードとなり前記第1回路の第2端子と共通接続された第2回路とを備え、前記第1回路の電圧降下が前記第2回路の電圧降下と同一の電圧降下を生じるときに、前記第1回路の前記第1端子および第2端子間に流れる第1電流が前記第2回路の前記第3端子および第4端子間に流れる第2電流に比例した電流量となり、前記第2回路の第2電流の量に応じて前記第1回路の第1端子および第2端子間の印加電圧を前記第2回路の第3端子および第4端子間の印加電圧とほぼ同一電圧とするように前記第1回路に通電する第1電流を制御する電流制御回路と、前記第1回路の第1電流もしくは前記第2回路の第2電流を検出する検出回路と、を備え、前記第1端子と前記第3端子の間に流れる電流を検出することを特徴とする電流検出回路。端子を通じて通電する第1電流通電要素と、前記第1電流通電要素の端子と同一機能の端子を有し、当該端子の通電電流が前記第1電流通電要素の通電電流に応じて流れる電流検出用の第2電流通電要素とを備え、前記第1端子が前記第1電流通電要素の端子に接続され、前記第3端子が前記第2電流通電要素の端子に接続されていることを特徴とする請求項1記載の電流検出回路。前記第1電流通電要素は、第1主電極、第2主電極、および、制御電極を有し、前記制御電極に与えられる印加信号に応じて第1主電極および第2主電極を通じて前記端子の通電電流の流通経路を開閉する開閉機能を有し、前記第2電流通電要素は、前記第1電流通電要素の第1主電極、第2主電極、および、制御電極とそれぞれ同一機能の第1主電極、第2主電極、および、制御電極を有し、前記第1電流通電要素の制御電極と前記第2電流通電要素の制御電極とが共通接続されると共に、前記第1電流通電要素の第1主電極と前記第2電流通電要素の第1主電極とが共通接続されていることを特徴とする請求項2記載の電流検出回路。前記電流制御回路は、前記第2回路の電流もしくは電圧を検出し、前記第2回路の電圧降下と等しい電圧が第1回路に印加された場合において、前記第2回路と前記第1回路のそれぞれに流れる電流の合計を、前記電圧基準ノードから引き抜くもしくは供給する機能により実現していることを特徴とする請求項1ないし3の何れかに記載の電流検出回路。前記第1電流通電要素および前記第2電流通電要素はそれぞれダイオードを含み、アノードもしくはカソードのどちらか一方が互いに接続された構成であることを特徴とする請求項2ないし4の何れかに記載の電流検出回路。前記第1回路および前記第2回路として共に抵抗を用い、前記第2回路の第2電流を検出するときには、当該第2回路の抵抗に生じる電圧に応じて電流検出することを特徴とする請求項1ないし5の何れかに記載の電流検出回路。前記第1回路および前記第2回路として共にダイオードもしくはダイオード接続されたトランジスタを用い、前記第2回路の電流を検出するときには第2回路の電圧降下に応じて電流検出することを特徴とする請求項1ないし5の何れかに記載の電流検出回路。前記電流制御回路は、前記第2回路の通電電流を入力電流とし、この入力電流を固定比率でミラーした出力電流を前記第1回路に通電する出力電流として制御する電流制御機能を備えたことを特徴とする請求項1ないし7の何れかに記載の電流検出回路。前記電流制御機能は、入力電流に対する出力電流のミラー比が1未満に設定されることで前記第2回路の入力電流より前記第1回路の出力電流を小さくすることを特徴とする請求項8記載の電流検出回路。前記電流制御回路は、前記第2回路の通電電流を入力電流とし、この入力電流をミラーした出力電流を取得する第1カレントミラー回路と、前記第1カレントミラー回路が取得した出力電流を入力電流とし、この入力電流をミラーした出力電流を前記第1回路に通電する出力電流として制御することで、前記第1回路の第1端子および第2端子間の印加電圧を前記第2回路の第3端子および第4端子間の印加電圧とほぼ同一電圧とする第2カレントミラー回路と、を備えたことを特徴とする請求項8もしくは9に記載の電流検出回路。前記第1カレントミラー回路の出力電流は第2電流通電要素から給電され、入力電流に対する出力電流のミラー比が1より高く設定されることで、前記第2回路の入力電流よりミラーした出力電流を大きくすることを特徴とする請求項10記載の電流検出回路。前記第2カレントミラー回路の出力電流は第2電流通電要素から給電され、入力電流に対する出力電流のミラー比が1未満に設定されることで、前記第2カレントミラー回路の出力電流より前記第1回路に通電する出力電流を小さくすることを特徴とする請求項10もしくは11記載の電流検出回路。前記第2回路の通電電流、前記第2回路の通電電流に比例した電流が流れる電流経路上の通電電流、前記電流制御回路が制御する第1回路の出力電流のいずれかを入力電流とし、この入力電流をミラーした出力電流を取得する第3カレントミラー回路を備え、前記検出回路は、前記第3カレントミラー回路の出力電流を検出することに応じて電流を検出することを特徴とする請求項1ないし12の何れかに記載の電流検出回路。前記第3カレントミラー回路は、入力電流に対する出力電流のミラー比が1未満に設定されていることを特徴とする請求項13記載の電流検出回路。前記第3カレントミラー回路の出力電流対入力電流のミラー比を切換える切換手段を備えたことを特徴とする請求項11ないし14の何れかに記載の電流検出回路。電流検出回路内の回路電流を検知し、当該電流が所定の電流値を超えた場合に、前記第2電流を制限する電流制限機能を有する請求項1ないし15の何れかに記載の電流検出回路。請求項1ないし16の何れかに記載の電流検出回路の少なくとも前記第1回路、前記第2回路および前記電流制御回路は、半導体要素を組み合わせて半導体集積回路として同一半導体基板上に集積されていることを特徴とする半導体集積回路装置。請求項2ないし17の何れかに記載の電流検出回路の第1電流流通要素、第2電流通電要素の通電を制御する駆動制御回路を備え、請求項2ないし17の何れかに記載の電流検出回路の少なくとも前記第1回路、前記第2回路および前記電流制御回路と、前記駆動制御回路とは、半導体回路要素を組み合わせて半導体集積回路として同一半導体基板上に集積されていることを特徴とする半導体集積回路装置。しかし、背景技術で説明した技術思想を適用した場合、次の2つの問題点が存在する。第1に、コンパレータCMP401はスイッチング素子Q93およびQ94のソース電位を比較するが、主スイッチング素子Q93は一般に電流容量が大きく、スイッチングの際には電流勾配dI1/dtが大きくなる。この大きな電流勾配を有する電流が配線に寄生するインダクタンスに印加されると、大きな誘導起電圧が発生するため、スイッチング素子Q93およびQ94のターンオフ/ターンオン時において、スイッチング素子Q93に接続されたコンパレータCMP401の入力端子電圧は大きく変動する。コンパレータCMP401は小信号アナログ部品であるため、電源電圧に比較して大きな変動を伴う電圧が入力端子に印加されると素子劣化しやすいという問題を生じる。そこで、図21に示すように、コンパレータCMP401の電源として入力端子電圧を基準とした両電源を用いることが考えられる。このように構成すると、スイッチング素子Q93のソース側に生じた寄生インダクタンスにより、コンパレータCMP401の端子電圧が大きく変動してもこの電圧変動に追随して電源電圧が変動するため、スイッチング素子Q93に接続されたコンパレータCMP401の入力端子が劣化することはない。ところが、コンパレータCMP401の反転入力端子はスイッチング素子Q94のソースに接続されているため、その電位は前記の電圧変動に追随しない。このため、スイッチング素子Q94に接続された反転入力端子が劣化する虞がある。この問題は、スイッチング素子Q94およびQ93のソースに直接コンパレータCMP401のハイインピーダンス入力端子を接続しているために生じる問題である。従来、スイッチング素子Q93のソースに大きな電圧変動が発生すると、コンパレータCMP401の両入力端子間に必然的に過大電圧が印加されることになり素子劣化に繋がる。また、第2に次のような問題がある。図22に示すように、2つの配線間に磁気誘導結合が生じると、コンパレータCMP401の入力端子電圧が増大し素子劣化が生じやすい。コンパレータCMP401の入力端子は、スイッチング素子Q93のソースに接続されているため、他の配線に比較して磁気誘導結合が大きくなる傾向にある。ここで、スイッチング素子Q93がスイッチング切換えされると大きな電流勾配di1/dtを生じる。配線間の磁気誘導結合が大きくなると、この電流変化を打ち消すようにコンパレータCMP401の両入力端子を経由し、図23に→で示す経路を通じて通電するが、コンパレータCMP401の入力端子はハイインピーダンス端子であるため端子間電圧が増大し、コンパレータCMP401の素子劣化を生じやすい。この問題の要因は、スイッチング素子Q93から負荷102を通じてグランドに至る経路とは別にコンパレータCMP401の両入力端子を通じてグランドに至る経路があるためである。通常動作するときには、コンパレータCMP401は入力インピーダンスが高いため電流が流れにくい。この種のコンパレータCMP401は小信号アナログ回路用の素子であるため、過大な電圧が入力端子に印加されることに脆弱である。このため、スイッチング素子Q93がスイッチング時に発生する電流に応じてコンパレータCMP401の入力端子に瞬間的に通電される虞があり、コンパレータCMP401が素子劣化する虞がある。したがって、特許文献1記載の技術では、主スイッチング素子Q93のスイッチング動作により発生した誘導起電圧や誘導電流に応じて、主スイッチング素子Q93に近接した電流検出回路の素子劣化が生じやすく、より良い製品に適用するため信頼性の向上が望まれている。本発明は、上記事情に鑑みてなされたもので、その目的は、誘導起電圧または誘導電流に応じて生じやすい過電圧や過電流から保護しながら電流検出できるようにした電流検出回路、および、この電流検出回路が組み込まれた半導体集積回路装置を提供することにある。請求項1記載の発明は、第1回路は第1端子および第2端子間に接続されており、第2回路は第3端子と第4端子の間に接続されている。そして第2端子と第4端子が互いに共通接続されている。第1端子および第2端子間に第1電流が流れると第1回路に電圧降下を生じる。電流制御回路は、第2回路の第2電流の量に応じて第1回路の第1端子および第2端子間の印加電圧を第2回路の第3端子および第4端子間の印加電圧とほぼ同一電圧とするように第1回路の第1電流を制御する。第1回路の電圧降下が第2回路の電圧降下と同一の電圧降下を生じるときには、第1端子および第2端子間に流れる第1電流が第2回路の第2電流に比例した電流量となる。したがって、検出回路は、電流制御回路が制御する第1回路の第1電流もしくは第2回路の第2電流を検出すれば第1端子と第3端子の間に流れる電流を検出推定できる。第1回路および第2回路を比較的低インピーダンスの回路で構成できるため、誘導起電圧や誘導電流に応じた過電圧や過電流から保護しながら電流を検出できる。請求項2記載の発明によれば、電流検出回路は第1電流通電要素と第2電流通電要素とを備える。第1電流通電要素は端子を通じて通電するが、電流検出用の第2電流通電要素には、第1電流通電要素に流れる電流に応じて通電される。したがって、第2電流通電要素の検出電流により第1電流通電要素の電流を推定できる。このため、例えば、第1電流通電要素について大電流を流す素子、第2電流通電要素について小電流を流す素子とすることで、大電流検出に伴う損失を低減し、かつ、誘導起電圧や誘導電流に応じた過電圧や過電流から保護しながら電流を検出できる。請求項3記載の発明によれば、第1電流通電要素および第2電流通電要素は、制御電極に与えられる印加信号に応じて第1主電極を通じて端子の通電電流の流通経路を開閉する開閉機能を有している。また、第1電流通電要素の制御電極と第2電流通電要素の制御電極とが共通接続されると共に、第1電流通電要素の第1主電極と第2電流通電要素の第1主電極とが共通接続されているため、第1電流通電要素の第2主電極と第2電流通電要素の第2主電極とが同電位であれば、第1電流通電要素と第2電流通電要素とは互いに比例する電流が流れる。これにより、制御端子を有する半導体スイッチ等において、大電流の検出に伴う損失を低減し、且つ、誘導起電圧や誘導電流に応じた過電圧や過電流から保護しながら電流を検出できる。請求項4記載の発明によれば、第1回路の第1電流を制御する制御回路は、第2回路の電流もしくは電圧を検出し、第2回路の電圧降下と等しい電圧が第1回路に印加された場合に第1回路と第2回路に流れる電流の合計を前記第2端子から引き抜くもしくは供給することで、第1回路の第1端子および第2端子間の印加電圧を第2回路の第3端子および第4端子間の印加電圧とほぼ同一電圧に制御する。引き抜くもしくは供給する電流は、検出した第2回路の電流に対して固定比率の電流比でよいため,上記制御が簡便に実現できる。請求項5記載の発明のように、第1電流通電要素および第2電流通電要素はそれぞれダイオードを含み、アノードもしくはカソードのどちらか一方が互いに接続された構成であっても良い。例えばこのダイオードを半導体スイッチの逆並列ダイオードとすることで、半導体スイッチに流れる正負電流を検出することができる。請求項6記載の発明のように、第1回路および第2回路として共に抵抗を用いたときには、第2回路の抵抗に生じる電圧に応じて第2回路の第2電流を検出すると良い。非線形素子に比べて抵抗のような線形素子は、電圧降下に対応する電流の検出精度が一般に高いため電流検出精度をより一層向上できる。また、請求項7記載の発明のように、第1回路および第2回路として共にダイオードもしくはダイオード接続されたトランジスタを用いたときには、ダイオードもしくはダイオード接続されたトランジスタの電圧降下に応じて第2回路の第2電流を検出すると良い。このような場合、第2回路の通電電流が大きく変動しても電圧降下の変動を小さく抑えることができ、たとえ電流検出回路の電源電圧が大きくなくても、電流検出のダイナミックレンジを広く取ることができる。請求項8記載の発明によれば、電流制御機能は、第2回路の通電電流を入力電流として固定比率でミラーした出力電流を第1回路に通電する出力電流として制御するため、電流制御機能を用いて電圧を制御でき、例えば半導体集積回路で同一半導体基板上に構成するには都合が良くなる。請求項9記載の発明によれば、第1回路の電流を小さく設定できるため、電流検出回路に通電される電流の総量が抑制され、半導体の構成面積の削減、消費電力を削減するのに都合が良くなる。請求項10記載の発明によれば、第1カレントミラー回路が第2回路の通電電流を入力電流としてミラーした出力電流を取得し、第2カレントミラー回路が第1カレントミラー回路の出力電流をミラーした出力電流を第1回路に通電する出力電流として制御することにより第1回路の第1端子および第2端子間の印加電圧を第2回路の第3端子および第4端子間の印加電圧とほぼ同一電圧とする。前述した請求項8に係る電流制御機能を、請求項10では第1カレントミラー回路と第2カレントミラー回路に分けて構成することで、平易なトランジスタ回路の組み合わせを主として電流制御機能の機能を実現できる。このため、トランジスタ以外の回路の作りこみが困難な半導体集積回路上においても構成が容易となる。請求項11記載の発明によれば、第1カレントミラー回路の出力電流が第2電流通電要素から給電される場合において、第1カレントミラー回路の出力電流を入力電流に比して大きく設定させることにより、電流検出回路に流れる電流の総量を抑制でき、半導体面積の削減、消費電力を削減するのに都合が良くなる。請求項12記載の発明によれば、第1カレントミラー回路の出力電流が第2電流通電要素から給電される場合において、第2カレントミラー回路の出力電流を入力電流に比して小さく設定することで、電流検出回路に流れる電流の総量を抑制することができ、半導体面積の削減、消費電力を削減するのに都合が良くなる。請求項13記載の発明によれば、第3カレントミラー回路は、第2回路の通電電流、第2回路の通電電流に比例した電流が流れる電流経路上の通電電流、または、電流制御回路が制御する第1回路の出力電流を入力電流とし、この入力電流をミラーした出力電流を取得し、検出回路は、第3カレントミラー回路の出力電流を検出することに応じて電流を検出するため、第3カレントミラー回路を用いて電流を検出でき、例えば半導体集積回路で同一半導体基板上に構成するのに都合が良くなる。請求項14記載の発明によれば、第3カレントミラー回路の出力電流は入力電流に対して小さく設定されるため、電流検出回路に流れる電流の総量を抑制することができ,半導体面積の削減、消費電力を削減するのに都合が良くなる。請求項15記載の発明によれば、切換手段により第3カレントミラー回路の出力電流対入力電流のミラー比を切換えできるため電流検出範囲を広くできる。請求項16記載の発明によれば、電流検出回路内の回路電流を検知し、当該電流が所定の電流値を超えた場合に、第2電流を制限する電流制限機能を有する。この場合、電流検出回路に過大な電流が流れることを抑制できるため、過大電流の通電に対する破壊を好適に回避できる。請求項17記載の発明によれば、第1回路、第2回路および電流制御回路は共に半導体要素を組み合わせて同一半導体基板上に集積されているため、ほぼ全体の構成を半導体集積回路で一体に構成できる。請求項18記載の発明によれば、第1電流通電要素と第2電流通電要素の駆動制御回路も同一半導体基板上に集積されることで半導体集積回路装置内に一体化できる。第1実施形態以下、本発明の第1実施形態について図1ないし図3を参照しながら説明する。図1は電力変換回路の電気的構成を示している。電力変換回路1の電力変換部1aは、非絶縁型昇圧チョッパ型の昇圧回路により構成されている。電力変換回路1の電力変換部1aは、マルチエミッタのIGBTInsulatedGateBipolarTransistorなどのパワー半導体スイッチング素子からなる主トランジスタQ1第1電流通電要素、第2電流通電要素に相当を主として構成されている。この主トランジスタQ1は、マルチエミッタタイプのIGBTであり、通常、一のエミッタ第1電流通電要素の第2主電極に相当は大電流を通電すると共に、他のエミッタ第2電流通電要素の第2主電極に相当はその数百~数千分の1程度の電流を通電する。直流電圧生成回路E1の直流電圧が与えられる主電源線N1と主電源線N2との間にはコンデンサC1が接続されている。直流電圧生成回路E1は主電源線N1およびN2間に直流電圧を出力する。主電源線N1と主トランジスタQ1の共通コレクタとの間には、インダクタL1が直列接続されている。主トランジスタQ1のコレクタと出力端子OUT1との間にはダイオードD1が順方向接続されている。出力端子OUT1と、主電源線N2が接続された出力端子OUT2との間にはコンデンサC2が接続されている。インダクタL1とダイオードD1のアノードの共通接続点と主電源線N2との間には主トランジスタQ1のコレクタ第1主電極に相当-一のエミッタ間が接続されている。駆動制御回路2は、主トランジスタQ1のゲート制御電極に相当に例えばPWM信号などのオンオフ制御信号を印加することに応じて直流電圧生成回路E1の直流電圧をDC/DC変換し出力端子OUT1-OUT2間に出力する。このような基本構成下において、マルチエミッタタイプの主トランジスタQ1は、この一のエミッタを主電源線N2に接続して大電力通電用に動作させると共に、他のエミッタを電流検出用に用いている。このため、当該他のエミッタを図1中下段に記載の電流検出回路3に接続して構成されている。この電流検出回路3は主電源線N2および副電源線N3間に与えられる直流電圧生成回路E2の直流電圧に応じて動作する。主電源線N2と副電源線N3との間にはコンデンサC3が接続されている。主トランジスタQ1の他のエミッタは電流検出用の抵抗Ra1第2回路に相当に接続され、主トランジスタQ1の一のエミッタは抵抗Rb2第1回路に相当に接続される。これらの抵抗Ra1およびRb2は共通接続ノード電圧基準ノードN4で共通接続され、抵抗Ra1の両端は計測アンプInstrumentationAmplifierAMP1に入力されている。この計測アンプAMP1は直流電圧生成回路E2の供給電力で動作する。ここで、抵抗Ra1およびRb2は、それぞれほぼ数十Ω程度に設定された電流検出用抵抗であり、主トランジスタQ1の一および他の各エミッタから電流検出回路3側を見たインピーダンスを低くできる。計測アンプAMP1は、抵抗Ra1の両端電圧を所定数倍に増幅しトランジスタQ3を通じて抵抗R4例えば数~数十Ω程度に通電する。したがって、抵抗Ra1の電圧降下ΔV1に比例した比例電流が抵抗R4に流れる。ここで計測アンプAMP1の増幅率は、電圧ΔV1が抵抗Ra1と抵抗Rb2に印加されたときに、その両者に流れる電流の合計が抵抗R4に流れるような倍率にあらかじめ設定されているものとする。これにより、計測アンプAMP1の出力電流に応じて抵抗Ra1およびRb2の通電電流を制御できる。計測アンプAMP1は、抵抗Ra1の電圧降下と抵抗Rb1の電圧降下が電圧降下ΔV1に等しくなるように、抵抗Ra1および抵抗Rb2に流れる合計の電流を抵抗R4に流す。このようにすることで、抵抗Ra1およびRb2の電圧降下は等しくなるため、結果として抵抗Ra1および抵抗Rb2の端子電圧が互いに同一電圧となるように制御されることになる。この場合、主トランジスタQ1の一のエミッタ電位と他のエミッタ電位とがほぼ同一電位ΔVE≒0となり、主トランジスタQ1の一および他のエミッタ電流を比例関係としている。ここで、抵抗Ra1および抵抗Rb2の電流は、抵抗比率に応じた比例定数によって比例するため、抵抗Ra1と抵抗Rb2の合計電流が流れる抵抗R4の端子電圧Vsを検出することで他のエミッタ電流を検出でき,他のエミッタ電流と比例関係にある一のエミッタ電流を推定でき、電力変換部1aの出力端子側に通電する電流を推定できる。<電気的ブロック回路構成の動作説明>以下、図1に示す回路の動作原理について図2を用いて説明する。本実施形態の特徴は、主トランジスタQ1の一および他のエミッタをほぼ同電位つまり電位差ΔVE≒0に制御することで、当該主トランジスタQ1のコレクタ-エミッタ間電圧を、それぞれコレクタと一および他のエミッタ間でほぼ同一電圧とし、主トランジスタQ1の一および他のエミッタ電流を比例関係としていることにある。主トランジスタQ1には、マルチエミッタタイプのIGBTが用いられるため、電流検出用セルと主回路用セルとは互いに物性上近くなり、I-V特性も互いにほぼ同等の特性となる。したがって、主トランジスタQ1のコレクタと一および他のエミッタ間が互いにほぼ等しい電圧降下を生じたときに、各エミッタ電流をほぼ比例関係にすることができる。説明の便宜上、図2の回路ブロックに示すように、マルチエミッタタイプの主トランジスタQ1を、大電力通電用のトランジスタQ1aと、電流検出用のトランジスタQsに分けて説明を行うが、図2には電力変換部1aを構成する回路要素のうち主トランジスタQ1の構成以外は省略している。図2に示すように、電流検出回路3は、回路2端子回路CA、回路2端子回路CB、制御回路CC、制御入力型電流源CD、直流電圧生成回路CE、および、検出回路Sを用いたブロックに置換えることができる。回路CAおよび回路CBは同一電圧が印加されたときに互いに比例した電流が流れるものとする。ここで、回路CAは、電流検出用トランジスタQsによるセンシング電流を引く。制御回路CCは、この回路CAの通電電流を検出し、検出電流に応じて制御入力型電流源CDの出力電流を制御する。制御入力型電流源CDは制御回路CCの制御に応じて、回路CAの電圧降下と同じ電圧が回路CAおよび回路CBに印加されると仮定した際の電流をそれぞれ回路CAおよび回路CBに流す。図2の回路ブロック図の場合、電流源CDの出力電流は、回路CAに発生する電圧降下がそれぞれ回路CAおよび回路CBに発生したとした場合に流れる電流の合計になる。したがって、制御回路CCは、電流源CDにより回路CAおよび回路CBの端子電圧を互いに同一電圧とするように制御していることとなる。図3に示すように、制御回路CCが、回路CA、回路CB、電流源CDを用いて大電力通電用のトランジスタQ1aおよび電流検出用のトランジスタQsのエミッタ間の電位差ΔVEをほぼ0に制御する。このとき、制御回路CCは、回路CAで発生する電圧降下ΔVAを検出し、回路CBに生じる電圧降下ΔVBが電圧降下ΔVAと互いにほぼ等しくなるように制御入力型電流源CDの出力電流を制御している。回路CAと回路CBの接続ノードは基準電位ノードN4で同一であるため、回路CAの電圧降下ΔVAと回路CBの電圧降下ΔVBが互いに同一となるときには、図3に示すように、大電力通電用のトランジスタQ1aおよび電流検出用トランジスタQsのエミッタ電位が互いにほぼ等しくなり、これらの電位差ΔVEはほぼ0となる。大電力通電用のトランジスタQ1aのエミッタ電流をI1とし、電流検出用のトランジスタQsのエミッタ電流をI2とすると、これらの電流I1と電流I2の関係は比例関係にあり、I1=KI2...2となる。また、図3の回路では、キルヒホッフの法則によって制御入力型電流源CDに流れる電流IDは、ID=I2IB...3で求められる。また、制御回路CCの制御により、ΔVA≒ΔVB、ΔVE≒0を実現しているため、回路CAに流れる電流I2、回路CBに流れる電流IBは互いに比例関係にあり、IB=JI2...4の関係があると共に、ID={1J/K}I1...5の関係があることになり、電流IDから電流I1を求めることができる。この原理に基づいて、検出回路Sは、制御入力型電流源CDの電流IDに応じて電流I1を検出推定できる。なお、比例係数K,Jはそれぞれ正の実数である。<本実施形態の特徴のまとめ>本実施形態によれば、電流検出回路3は、計測アンプAMP1により抵抗Ra1の両端電圧を検出し、この検出電圧が抵抗Ra1、Rb2の両方に印加したときに流れる電流の合計を抵抗R4に流すことにより、抵抗Rb2およびRa1の端子電圧をほぼ同一電圧とし、検出部Sa検出回路Sが抵抗R4の端子電圧となるセンス信号電圧Vsを検出することで、他のエミッタ電流を検出でき、他のエミッタ電流と比例関係にある一のエミッタから電力変換部1aの出力端子側に通電する電流を推定できる。電力変換部1aが、入力直流電圧を変換し、出力するときには、主トランジスタQ1がオンするときに入力直流電圧のエネルギーをインダクタL1に蓄積するが、このエネルギーは主トランジスタQ1がオフするときにインダクタL1からダイオードD1を通じて出力端子OUT1-OUT2側に伝達される。電流は、主トランジスタQ1がオンするときにはその一部が抵抗Ra1およびRb2に流れるものの、この電流量は他のエミッタが流す電流に過ぎないため、電流の主経路は、電力変換部1aの主電源線N1-N2から出力端子OUT1-OUT2側となり、電流検出回路3抵抗Ra1およびRb2側には電力変換部1a内の通電電流量に比較してわずかしか流れない。この場合、およそ数百~数千分の1程度に調整できる。このとき、主トランジスタQ1の他のエミッタから電流検出回路3側に通電する電流は、抵抗Ra1またはトランジスタQ3、抵抗R4、直流電圧生成回路E2を通じて出力端子OUT2側に戻る。このような回路を採用すると、計測アンプAMP1の電位差検出感度を高くすることで、抵抗Ra1およびRb2のインピーダンスをそれぞれ低く設定できる。したがって、低インピーダンスの回路CBが主電流の流れる主トランジスタQ1aのエミッタに接続されると共に低インピーダンスの回路CAが電流検出用のトランジスタQsのエミッタに接続されることになるため、トランジスタQ1aとQsのエミッタはそれぞれ低インピーダンスで互いに接続される上、計測アンプAMP1の両入力端子間は低インピーダンスで接続されるので、計測アンプAMP1の両入力端子に過大な電圧が与えられることなく電流を推定できる。すなわち、計測アンプAMP1の両入出力端子は低抵抗を介して両方とも他のエミッタに接続されているため両入力端子に過大電圧が印加される虞はない。誘導起電圧に応じて各素子が劣化する虞を極力抑制でき、信頼性の高い電流検出回路3を提供できる。また、二点目として、電流検出回路3は、大電力通電用のトランジスタQ1aのエミッタ以外には電力制御部1aに接続する部分が存在しない。従来回路では、電流検出回路はトランジスタQ1aのエミッタ以外のノードにおいても主回路とつながる経路を有していたため、トランジスタQ1がオフする際にトランジスタQ1aのエミッタに生じる寄生インダクタンスにより、トランジスタQ1aのエミッタから他の接続点にかけて誘導電流が流れる問題があった。しかし本実施形態の回路構成では、1点のノードのみでしか主回路と接続していないため、誘導電流は流れにくく、誘導電流に応じて素子劣化する虞がなくなり、信頼性の高い電流検出回路3を提供できる。第2実施形態以下、本発明の第2実施形態について図4を参照しながら説明する。前述実施形態と同一機能または類似機能を有する素子および回路については、同一符号または類似符号を付して必要に応じて説明を省略し、以下、本実施形態の特徴部分について前述実施形態と異なる部分を中心に説明を行う。図4は、本実施形態に係る電力変換回路の電気的構成を示している。電力変換部1aは前述実施形態と同様に非絶縁型昇圧チョッパ型の昇圧回路により構成されている。主電源線N2と副電源線N3の間には、直流電圧生成回路E2およびコンデンサC3が並列接続されており、主電源線N2と副電源線N5の間には直流電圧生成回路E3およびコンデンサC4が並列接続されている。電流検出回路3は、直流電圧生成回路E2およびE3から電圧供給されることにより動作する。主トランジスタQ1の一のエミッタとノードN4との間には、ダイオード接続されたトランジスタQb2および抵抗Rb2が直列接続されている。また、主トランジスタQ1の他のエミッタとノードN4との間には、ダイオード接続されたトランジスタQa1および抵抗Ra1が直列接続されている。抵抗Ra1およびRb2は、共通接続ノードN4で共通接続され、当該共通接続ノードN4からトランジスタQ5のコレクタ-エミッタ間、抵抗R4aを通じて副電源線N3に接続されている。抵抗Ra1およびRb2の共通接続ノードN4の電圧はオペアンプOP1の反転入力端子に与えられている。他方、直流電圧生成回路E3がコンデンサC4を並列接続して安定直流電圧を供給するように構成されており、この直流電圧生成回路E3およびE2による直流電圧はトランジスタQ4のコレクタ-エミッタ間、抵抗R6、トランジスタQ6のコレクタ-エミッタ間、抵抗R5の直列回路に与えられている。抵抗R6とトランジスタQ6のコレクタの共通接続ノードN6の電圧はオペアンプOP1の非反転入力端子に与えられている。主電源線N2および副電源線N3間には、抵抗R7およびダイオードD2が直列接続されており、抵抗R7およびダイオードD2には直流電圧生成回路E2から電流供給されている。この抵抗R7およびダイオードD2の共通接続ノードは、ダイオードD3を通じてトランジスタQ6、Q5のベースに接続されており、抵抗R7、ダイオードD2およびD3は、トランジスタQ5およびQ6のベース電流を印加するためのスタートアップ回路として動作する。スタートアップ回路は主トランジスタQ1がオフからオンに移行するときにトランジスタQ5およびQ6にベース電流を印加することによって電流検出回路3を起動させる。また、トランジスタQ6、Q5のベースには、制御電流がオペアンプOP1の出力からダイオードD4を通じて印加される。抵抗R4aの両端電圧は、オペアンプOP2、抵抗R8およびR9を組み合わせて構成された反転増幅器を通じてセンス信号電圧Vsとして出力され、検出部Saはこのセンス信号電圧Vsを検出する。上記構成の動作について説明する。抵抗R7、ダイオードD2およびD3によるスタートアップ回路が電流検出回路3を起動した後、オペアンプOP1はノードN4およびN6の電圧を比較し、この差分に応じた電流についてダイオードD4を通じてトランジスタQ6、Q5の制御電流として出力する。トランジスタQ5およびQ6は、このオペアンプOP1の出力制御電流が増加すると、ノードN4、N6から引く電流を増加する。逆にオペアンプOP1の出力制御電流が減少すると、ノードN4、N6から引く電流を減少させる。これにより、オペアンプOP1はノードN4およびN6を同電位に保つ。この状態において、抵抗Ra1と抵抗Rb2に同じ電圧降下が発生したと仮定したときに流れる電流値の合計が抵抗R4aに流れるように各抵抗値を設定する。具体的には、R5/R6=R4a×1/Ra11/Rb2...6となるように予め設計すると良い。このとき、ノードN4とノードN6を同電位に保つようにオペアンプOP1が制御する過程において、抵抗Ra1と抵抗Rb2の電圧降下を同一の電圧降下とするような電流が抵抗R4aに流れるため、抵抗Rb2の電圧降下を抵抗Ra1の電圧降下と一致させることができる。オペアンプOP1が、このようにしてトランジスタQ5およびQ6のコレクタ電流を制御することで、ダイオード接続トランジスタQa1および抵抗Ra1の電圧降下と、ダイオード接続トランジスタQb2および抵抗Rb2の電圧降下を同一電圧に制御できる。すると、主トランジスタQ1の一のエミッタ電位主電源線N2の電位:トランジスタQb2のコレクタ電位と他のエミッタ電位トランジスタQa1のコレクタ電位とを互いにほぼ同一電位に制御できる。このとき、抵抗R4aの端子電圧は、トランジスタQa1および抵抗Ra1に流れる電流に比例するので、オペアンプOP2および抵抗R8およびR9からなる反転増幅器がこの抵抗R4aの端子電圧を反転増幅し、検出部Saがこの増幅電圧をセンス検出電圧Vsとして検出することで主トランジスタQ1の一のエミッタ電流を推定検出できる。本実施形態の図4の回路構成は、図2および図3に照らし合わせると、ダイオード接続トランジスタQa1および抵抗Ra1を回路CA、ダイオード接続トランジスタQb2および抵抗Rb2を回路CBとして用いている。さらにトランジスタQ4と抵抗R6およびオペアンプOP1を制御回路CC、トランジスタQ5およびQ6、抵抗Ra4およびR5を電流源CDとして用いている。トランジスタQ5、抵抗R4a,R8,R9およびオペアンプOP2および検出部Saを検出回路Sとして用いている。この検出回路SのトランジスタQ5と抵抗R4aは制御入力型電流源CDの一部を構成している。このような回路構成を採用しても前述実施形態とほぼ同様の作用効果を奏する。第3実施形態以下、本発明の第3実施形態について図5を参照しながら説明する。前述実施形態と同一機能または類似機能を有する素子および回路については、同一符号または類似符号を付して必要に応じて説明を省略し、以下、本実施形態の特徴部分について前述実施形態と異なる部分を中心に説明を行う。図5は、本実施形態に係る電力変換回路の電気的構成を示している。電力変換部1aは、前述実施形態と同様に非絶縁型昇圧チョッパ型の昇圧回路により構成されている。主トランジスタQ1の一のエミッタ主電源線N2と副電源線N3の間には直流電圧生成回路E2およびコンデンサC3が並列接続されており、電流検出回路3は直流電圧生成回路E2から電圧供給されることにより動作する。主トランジスタQ1の一のエミッタには、ダイオード接続されたPNP形のトランジスタQ7が接続されている。また、主トランジスタQ1の他のエミッタにはダイオード接続されたPNP形のトランジスタQ8が接続されている。これらのトランジスタQ7およびQ8は、互いのコレクタおよびベースが共通接続ノードN4で接続されており、当該共通接続ノードN4からNPN形のトランジスタQ9およびQ10のコレクタ-エミッタの並列接続回路を通じて副電源線N3に接続されている。ここで、トランジスタQ8が回路CAに相当し、トランジスタQ7が回路CBに相当する。抵抗R7、ダイオードD2およびD3によるスタートアップ回路は、ダイオード接続されたトランジスタQ11に起動電流を印加する。すると、トランジスタQ11にカレントミラー接続されたトランジスタQ9およびQ10にも起動電流が流れる。他方、トランジスタQ8とQ12はカレントミラー接続されており、この出力電流はトランジスタQ11に通電されている。トランジスタQ11は、トランジスタQ13とカレントミラー接続されており、当該トランジスタQ11のコレクタ電流をトランジスタQ13にてミラーし、抵抗R10によるI/V変換回路を通じてセンス信号電圧Vsを出力し、検出部Saがこのセンス信号電圧Vsを検出する。ここで、各トランジスタQ12:Q7:Q8のミラー比エミッタ面積比をn:k:1とし、各トランジスタQ11:Q9:Q10のミラー比エミッタ面積比をn:k:1としている。また、トランジスタQ7、Q8およびQ12は、互いに同一特性のものを用いており、トランジスタQ9~Q11およびQ13は、互いに同一特性のものを用いている。ここで言う同一特性とは、例えば、2つの比較対象となるトランジスタがあったとき、ベース-エミッタ間電圧及びコレクタ-エミッタ間電圧をそれぞれ同一電圧だけ印加した場合においてエミッタ面積比にコレクタ-エミッタ間電流が比例するといったことである。ここで、nおよびkは任意の正の実数である。本実施形態の回路動作について説明する。直流電圧生成回路E2が抵抗R7およびダイオードD2およびD3に電流を供給し、当該スタートアップ回路がトランジスタQ11のベースに起動電流を印加する。起動後はダイオードD3が逆バイアスとなり起動電流が流れなくなることでスタートアップ回路はその役目を終える。トランジスタQ8とトランジスタQ12とはカレントミラー接続されているため、トランジスタQ8のコレクタ電流のn倍の電流がトランジスタQ12に流れる。また、ベース電流をコレクタ電流に比較して小さいとして無視することによって、キルヒホッフの第1法則よりトランジスタQ12とトランジスタQ11のコレクタ電流がほぼ等しくなる。さらに、トランジスタQ11とトランジスタQ9およびQ10とはカレントミラー接続されているため、トランジスタQ11のコレクタ電流のそれぞれk/n倍、1/n倍の電流がトランジスタQ9、Q10のそれぞれのコレクタ電流として流れる。ノードN4における電流収支が0になることを考慮すると、トランジスタQ7のコレクタ電流はトランジスタQ8のコレクタ電流のk倍に制御できる。したがって、トランジスタQ7は、トランジスタQ8と同一電圧を印加したときに流れる電流がトランジスタQ8のk倍となるトランジスタを用いる。具体的には、例えばトランジスタQ7をトランジスタQ8のk倍のエミッタ面積とすることで実現する。このようにすることで、トランジスタQ7のエミッタ-コレクタ間の電圧降下と、トランジスタQ8のエミッタ-コレクタ間の電圧降下をほぼ同一電圧に制御でき、主トランジスタQ1の一および他のエミッタ電位を互いにほぼ同一電位に制御できる。トランジスタQ13、および、抵抗R10によるI/V変換回路が、トランジスタQ11のコレクタ電流に応じたセンス信号電圧Vsを出力すると、検出回路Saがこのセンス信号電圧Vsを検出することに応じて主トランジスタQ1の通電電流を推定検出できる。なぜなら、トランジスタQ11のコレクタ電流はトランジスタQ10のn倍であり、トランジスタQ10のコレクタ電流はトランジスタQ8のコレクタ電流にほぼ等しいため、トランジスタQ11のコレクタ電流値を1/n倍にすることで、主トランジスタQ1の他のエミッタ電流を算出でき、ひいては主トランジスタQ1の一のエミッタ電流を算出できるためである。本実施形態の図6の回路構成は、図2および図3に照らし合わせると、ダイオード接続トランジスタQ8を回路CA、ダイオード接続トランジスタQ7を回路CBとして用いている。さらに、トランジスタQ11およびQ12を制御回路CC、トランジスタQ9およびQ10を電流源CDとして用いている。トランジスタQ13と抵抗R10と検出部Saを検出回路Sとして用いている。本実施形態によれば、トランジスタQ7およびQ8のエミッタ-コレクタ間電圧をほぼ同一電圧に制御できるため、前述実施形態とほぼ同様の作用効果を奏する。また、電流検出回路3は、トランジスタQ7~Q13等の半導体素子を主として構成されているため、他の線形素子例えば抵抗等の構成数を少なくでき、半導体集積回路装置として同一半導体基板上に構成するのに好適な態様となる。また、駆動制御回路2も半導体集積回路装置に組み込めばさらに集積性を向上できる。電流検出回路3を構成する各トランジスタQ7~Q13等のベースが、主トランジスタQ1の一のエミッタ主電流の流れる主電流経路と直接接続されないため、過電圧や過電流の影響を受けにくくなる。また、トランジスタQ9およびQ10は別々のトランジスタである必要はなく、一つにまとめても良い。ただしこの場合は、トランジスタQ11と、トランジスタQ9およびQ10を一つとしたトランジスタとの間のミラー比エミッタ面積比を調整すると良い。例えばトランジスタQ11とのミラー比エミッタ面積比がそれぞれn:kおよびn:1であるトランジスタQ9およびQ10の代わりに、トランジスタQ11とのミラー比エミッタ面積比がn:k1となるトランジスタを一つ設けても良い。なお、トランジスタQ1の他のエミッタ電流は所定の電流値となるので、nを大きく、kを小さく設定することで電流検出回路3の合計電流は小さくなる。このため、トランジスタQ11、Q12のエミッタ面積を大きく、トランジスタQ7およびQ9のエミッタ面積を小さく設計することで、消費電力を抑えることができると共に、電流検出回路3を半導体集積回路装置として同一半導体基板上に構成する場合には、半導体基板上の構成面積を低減できる。さらに、カレントミラー回路の電流値の総量が少なくなることで制御する電流の総量が減ることになるため、回路の応答性も向上する。第4実施形態以下、本発明の第4実施形態について図6を参照しながら説明する。前述実施形態と同一機能または類似機能を有する素子および回路については、同一符号または類似符号を付して必要に応じて説明を省略し、以下、本実施形態の特徴部分について前述実施形態と異なる部分のみ説明を行う。図6は、本実施形態に係る電流検出回路の構成を示している。電力変換部1aは、前述実施形態と同様に非絶縁型昇圧チョッパ型の昇圧回路により構成されている。直流電圧生成回路E2およびコンデンサC3が副電源線N3を基準電位ノードとして並列接続されており、直流電圧生成回路E2が副電源線N7および副電源線N3間に電圧供給することで電流検出回路3は動作する。主トランジスタQ1の他のエミッタはダイオード接続されたNPN形のトランジスタQ14を介して副電源線N3に接続されている。このトランジスタQ14はNPN形のトランジスタQ15にカレントミラー接続されており、このトランジスタQ15から副電源線N7に接続されたカレントミラー回路Q16,Q17を介してセンシング抵抗R11に接続されている。PNP形のトランジスタQ16はPNP形のトランジスタQ18およびQ19とカレントミラー接続されている。トランジスタQ16のコレクタ電流はトランジスタQ15のコレクタ電流とほぼ同一となり、トランジスタQ18およびQ19はそれぞれNPN形のトランジスタQ15に流れる電流をミラーする。副電源線N7および副電源線N3間には、トランジスタQ18のエミッタ-コレクタ間およびダイオード接続されたNPN形のトランジスタQ20が直列接続されている。トランジスタQ15:Q20:Q14間のミラー比はn:k:1に設定されている。トランジスタQ16:Q18:Q19のミラー比もそれぞれn:k:1に設定されている。また、トランジスタQ14,Q15およびQ20は互いに同一特性のトランジスタを用いている。ダイオードD2、D3および抵抗R7を含むスタートアップ回路は、直流電圧生成回路E2から電圧供給されると、トランジスタQ16のベース電流を引き、これにより起動電流を供給する。前述構成の動作について説明する。直流電圧生成回路E2は、抵抗R7およびダイオードD2およびD3を含んで構成されたスタートアップ回路に電流を供給すると、スタートアップ回路はトランジスタQ16のベースから起動電流を引く。起動後はダイオードD3電圧が逆方向電圧となり起動電流がストップすることでその役目を終える。主トランジスタQ1の他のエミッタ電流は、ダイオード接続されたトランジスタQ14に出力されるが、トランジスタQ14はトランジスタQ15とカレントミラー接続されているため、トランジスタQ14のコレクタ電流のn倍の電流がトランジスタQ15のコレクタ電流にミラーされる。そしてさらに、カレントミラー回路Q16,Q17がトランジスタQ15のコレクタ電流をミラーし、トランジスタQ17のコレクタ電流がミラー電流としてセンス抵抗R11に印加される。他方、トランジスタQ16と、トランジスタQ18およびQ19とはカレントミラー接続されているため、トランジスタQ18およびQ19にも互いの電流比がk:1となる電流が供給されることになる。したがって、トランジスタQ18のコレクタ電流と同一電流が流れるトランジスタQ20には、トランジスタQ14のk倍のコレクタ電流が流れる。このため、トランジスタQ20にトランジスタQ14と同一電圧を印加したときの電流がトランジスタQ14のk倍となるトランジスタ具体的には例えば、エミッタ面積がトランジスタQ14のk倍のトランジスタを用いることで、トランジスタQ14およびQ20のコレクタ-エミッタ間の電圧降下をほぼ同一電圧に制御でき、主トランジスタQ1の一および他のエミッタ電位を互いに同一に制御できる。また、主トランジスタQ1の他のエミッタ電流はトランジスタQ19から主電源線N2に戻る。検出部Saがセンス信号電圧Vsを検出することで主トランジスタQ1の電流を推定検出できる。本実施形態の図6の回路構成は、図2および図3に照らし合わせると、ダイオード接続トランジスタQ14を回路CA、ダイオード接続トランジスタQ20を回路CBとして用いている。さらにトランジスタQ15およびQ16を制御回路CC、トランジスタQ18およびQ19を制御入力型電流源CDとして用いている。トランジスタQ17と抵抗R11と検出部Saを検出回路Sとして用いている。この回路形態は、図2または図3の等価回路において制御入力型電流源CDと電圧源Vを入れ替えた構成に相当している。本実施形態においても前述実施形態とほぼ同様の作用効果を奏する。しかも、電流検出回路3は、主にトランジスタQ14~Q20等の半導体素子を主として構成されているため、他の素子例えば抵抗等の素子数を少なくできる。このため、半導体集積回路装置として同一半導体基板上に構成するのに好適な態様となっている。また、前述実施形態と同様に、電流検出回路3を構成する各トランジスタQ14~Q20等のベースは、主トランジスタQ1の一のエミッタ主電流の流れる主電流経路と接続されないため、過電圧や過電流の影響を受けにくくなる。また、第3実施形態と同様に、トランジスタQ18およびQ19は1つにまとめても良い。さらにnとkを小さく設定することで消費電力を抑えることができると共に電流検出回路3を半導体集積回路装置として同一半導体基板上に構成する場合において半導体基板の面積を低減することができ、さらに回路の応答性も向上する。第5実施形態以下、本発明の第5実施形態について図7を参照しながら説明する。第3実施形態と同一機能または類似機能を有する素子および回路については、同一符号または類似符号を付して必要に応じて説明を省略し、以下、本実施形態の特徴部分について前述実施形態と異なる部分を中心に説明を行う。図7は、本実施形態に係る電流検出回路の電気的構成を示している。電力変換部1aは、前述実施形態と同様に非絶縁型昇圧チョッパ型の昇圧回路により構成されている。また、電流検出回路3の母体も第3実施形態と同様に、抵抗R7、ダイオードD2およびD3を組み合わせたスタートアップ回路、トランジスタQ7~Q12を組み合わせたカレントミラー型の電流制御回路電流検出回路を備えており、第3実施形態で説明した回路とほぼ同等の回路構成を示している。ここで第3実施形態と異なるところは、第3実施形態のトランジスタQ13に代えて、入力電流対出力電流のミラー比を切換えることで電流増幅度を切換える切換回路切換手段SWGを備えたところにある。切換回路SWGは、複数のNPN形のトランジスタQ13a~Q13cおよびスイッチSW1~SW2を備える。トランジスタQ13a~Q13cはベースが互いに共通接続されており、コレクタはスイッチSW1およびSW2のオンオフ状態により互いに接続/非接続可能となっている。したがって、トランジスタQ13a~Q13cは、図示しない外部回路からスイッチSW1およびSW2をオン制御することで並列接続できるようになっており、カレントミラー回路Q11、Q13a~Q13cのミラー比をスイッチSW1およびSW2のオンオフ状態に応じて調整できる。すなわち、これらのトランジスタQ13a~Q13cのコレクタが互いに接続されるとコレクタ面積を増すことができI/V変換増幅度を増すことができ、逆にトランジスタQ13a~Q13cのコレクタを互いに切断すれば、動作トランジスタを少なくすることでI/V変換増幅度を低くできる。これにより、I/V変換増幅度を制御できる。本実施形態によれば、切換回路SWGがカレントミラー回路Q11、Q13a~Q13cの入力電流対出力電流のミラー比を切換えできるため、I/V変換増幅度を制御でき、電流検出範囲を広くできる。第6実施形態以下、本発明の第6実施形態について図8を参照しながら説明する。第4実施形態と同一機能または類似機能を有する素子および回路については、同一符号または類似符号を付して必要に応じて説明を省略し、以下、本実施形態の特徴部分について前述実施形態と異なる部分を中心に説明を行う。図8は、本実施形態に係る電力変換回路の電気的構成を示している。電力変換部1aは、前述実施形態と同様に非絶縁型昇圧チョッパ型の昇圧回路により構成されている。また、電流検出回路3の母体も第4実施形態と同様に、抵抗R7、ダイオードD2およびD3を組み合わせたスタートアップ回路、トランジスタQ14~Q20を組み合わせた回路であり、第4実施形態で説明した回路とほぼ同等の回路構成である。第4実施形態のトランジスタQ17に代えて、エミッタが副電源線N7で共通接続されたPNP形のトランジスタQ17a~Q17cが設けられている。これらのトランジスタQ17a~Q17cは、ベースが互いに共通接続されている。そして、これらのトランジスタQ17a~Q17cのコレクタがスイッチSW3、SW4により接続/非接続の選択可能となっている。すなわち、これらのトランジスタQ17a~Q17cのコレクタが互いに接続されるとコレクタ面積が増すため、I/V変換増幅度を増すことができ、逆にトランジスタQ17a~Q17cのコレクタを互いに切断すれば、動作トランジスタを少なくすることでI/V変換増幅度を低くすることができる。これによりI/V変換増幅度を制御できる。本実施形態によれば、切換回路SWGがカレントミラー回路Q16、Q17a~Q17cの入力電流対出力電流のミラー比を切換えできるため、I/V変換増幅度を制御でき、電流検出範囲を広くできる。第7実施形態以下、本発明の第7実施形態について図9を参照しながら説明する。第3実施形態と同一機能または類似機能を有する素子および回路については、同一符号または類似符号を付して必要に応じて説明を省略し、以下、本実施形態の特徴部分について前述実施形態と異なる部分を中心に説明を行う。図9は、本実施形態に係る電力供給装置を示している。この図9に示すように、バッテリBATから負荷LOに通ずる電力線にリレースイッチ機械スイッチRSW1が設けられている。このリレースイッチRSW1は、第3実施形態で説明した大電力通電用のトランジスタQ1aに対応するもので、例えば半導体スイッチよりも電流容量が大きく大電力を通電できる。このリレースイッチRSW1と並列に電流検出用のリレースイッチ機械スイッチRSW2が設けられている。このリレースイッチRSW2は、バッテリBATからの通電電流を電流検出回路3側の検出用電流経路に通電する。駆動制御回路2は、これらのリレースイッチRSW1をオン制御することで負荷LOに通電するが、このとき同時にリレースイッチRSW2をオン制御し、電流検出回路3によって電流検出する。このような回路態様であっても、前述実施形態第3実施形態と同様の作用によって電流を検出できる。第1~第6実施形態では、電力変換回路1における主トランジスタQ1の通電電流を検出した実施形態を示したが、本実施形態によれば、バッテリBATから負荷LOに通電する負荷通電回路4について、リレースイッチRSW1RSW2の通電電流を推定検出できる。図示していないが、検出部Saが駆動制御回路2と接続されていれば、検出部SaがリレースイッチRSW1の電流値を推定検出し、駆動制御回路2に推定電流値を出力し、駆動制御回路2が推定電流値と後段の負荷LOの定格電流値とを比較し、推定電流値が定格電流値を下回る閾値電流値を超えたことを検出すると、駆動制御回路2はこの検出結果に応じてリレースイッチRSW1をオフに制御できる。また、電流値を線形性良く検出できるため電力管理に用いることができる。例えば、バッテリBATの残量が少ない場合には、電力使用量の大きい負荷LOを特定し、当該特定負荷LOの通電電流量を制御することもできる。本実施形態では、大電力通電用リレースイッチRSW1の通電電流量と電流検出用リレースイッチRSW2の通電電流量との比はそれぞれのオン抵抗で決定される。したがって任意の電流比を得るため、各リレースイッチRSW1またはRSW2に直列に調整用抵抗を付加しても良い。電流の検出対象は前述実施形態に示した電力変換回路1主トランジスタQ1に限られず、負荷通電回路4などの回路にも適用できる。その他、電流を検出可能な対象回路であれば様々な回路を適用できる。第1~第7実施形態の技術的思想の変形例次に、前述した第1~第7実施形態で説明した回路態様およびその変形態様の電気的構成ブロックについて図10および図11を参照して説明する。前述した第1~第7実施形態で説明した回路は、図2を基本構成とする回路ブロックに置き換えることができる。また、その変形例を図10a~図10fに示している。図10a~図10fでは、電流源CDに比例した電流を供給する制御入力型電流源Gを設けた回路を示している。例えば、制御入力型電流源Gを、回路CA図10a、回路CB図10b、電流源CD図10c、電圧源V図10dのうち任意の部品回路に並列接続しても良い。ただし、電流源CDは電流源Gの電流を考慮した上で、回路CA、回路CBに等しい電圧降下をもたらす電流を出力するものとする。また、図10eに示すように、電圧源Vおよび電流源CDをこの順で直列接続して構成した場合、電流源G図10eを回路CAおよび電流源CDに並列接続しても良い。また、図10fに示すように、電流源CDおよび電圧源Vをこの順で直列接続して構成した場合、電流源G図10fを回路CAおよび電圧源Vに並列接続しても良い。さらに、この電流源Gとしては、制御回路CC、電圧源V直流電圧生成回路E2、E3の一部に使われている電流源を流用しても良い。電圧源Vも回路CBに動作用のバイアス電流を印加できる態様であれば、どのように接続した回路を適用しても良い。次に、主トランジスタQ1、回路CA、回路CB、制御回路CC、制御入力型電流源CD、電圧源V直流電圧生成回路E2、E3、および、検出回路Sの選定例について説明する。<主トランジスタQ1大電力通電用トランジスタQ1a、電流検出用トランジスタQsについて>主トランジスタQ1は、オンしたときにトランジスタQ1a、Qsのゲートエミッタ間に印加する電圧が同一電圧条件下で互いに比例したエミッタ電流端子電流が流れる関係とすることが望ましく、ここで、電流検出用トランジスタQsには大電力通電用トランジスタQ1aに比較して十分小さい電流例えば数百分の1~数千分の1程度が流れるように構成することが望ましい。また、電流検出用トランジスタQ1aのセル出力が1または複数のエミッタチャネル構造セル構造で構成され、大電力通電用トランジスタQsのセル出力がその残りの一部または全部のエミッタチャネル構造セル構造を用いて構成されていても良い。マルチエミッタタイプのIGBTはマルチチャネル構造で構成されているため、同一特性の素子Q1a,Qsを容易に製造でき、入力電流に対する出力電流の線形性を高くすることができる。また、コレクタ、ベースを共通に構成したマルチエミッタマルチチャネル型の主トランジスタQ1に代えて、図11aに示すように、個別のトランジスタを組み合わせて大電力通電用トランジスタQ1a、電流検出用トランジスタQsを構成しても良い。大電力通電用トランジスタQ1a、電流検出用トランジスタQsについて、それぞれIGBT、MOSFETMetalOxideSemiconductorFieldEffectTransistor、バイポーラトランジスタ、JFETJunctionFieldEffectTransistorなど、任意の半導体スイッチング素子を適用できる。また、半導体スイッチング素子に限らず、第7実施形態に示したようにリレースイッチRSW1,RSW2などの機械的な制御スイッチを適用しても良い。<電圧源V直流電圧生成回路E2、E3について>電圧源V直流電圧生成回路E2、E3は通常の直流電源回路に関わらず任意の定電圧回路を適用しても良い。図11bに示すように、直流電圧源と抵抗RおよびツェナーダイオードDを組み合わせた定電圧回路を適用しても良いし、図11cに示すように、ダイオード接続されたトランジスタQDを複数直列接続した定電圧回路に直流電圧源から電圧を供給し、当該低電圧回路から分圧して得られた直流電圧を用いても良い。この図11cに示す回路ではダイオードのみで構成できるため、半導体集積回路装置に組み込む上で集積化が容易となる。<回路CA第2回路、回路CB第1回路について>前述実施形態では、回路CAおよび回路CBはそれぞれ2端子回路により構成されている。回路CAの電圧降下ΔVAと回路CBの電圧降下ΔVBが同一の場合において互いに比例した電流が通電されれば、どのような形態の回路CA、CBを適用しても良い。例えば、第1実施形態では、回路CAが固定抵抗器Ra1、回路CBが固定抵抗器Rb2により構成された実施形態を示している。この場合、抵抗Ra1:Rb2の電流比nは、直流抵抗比の逆数に等しくなる。また、固定抵抗器に代えて同特性のダイオードをそれぞれ回路CA、CBとして適用しても良い。この場合、電流比nはダイオードの個数比や半導体基板上のPN接合面積比と等しくなる。また、回路CAと回路CBに流れる電流が互いに比例関係を有していれば、回路CAが固定抵抗器であり、回路CBが抵抗として作用するMOSFETを適用しても良い。他に、同一半導体基板上でpn接合の順方向バイアス電圧が同一であれば、回路CAとしてバイポーラトランジスタのダイオード接続を適用し、回路CBとしてダイオードを適用しても良い。また、回路CAおよび回路CBは、それぞれ何れも単一の電子部品、素子で構成されるものではなく、複数の電子部品、素子を組み合わせて構成しても良い。また、回路CAおよび回路CBは、それぞれ同一種類の部品、素子で構成されている実施形態を主に説明しているが、異なる種類の部品、素子を用いて構成しても良い。したがって、2端子以上の端子を備え、前記の機能を満たした回路であれば、どのような回路を適用しても良い。<電圧源V直流電圧生成回路E2、E3と制御入力型電流源CDについて>電圧源Vと制御入力型電流源CDは互いに直列接続されていれば、これらは互いに入れ替えて接続するようにしても良い。この具体例としては、第3実施形態および第4実施形態がそれにあたる。<制御回路CCについて>制御回路CCは、2端子の回路CAの電圧降下または通電電流を検出し、電流源CDに流れる電流を制御する。制御回路CCは、回路CBに回路CAと互いに等しい電圧降下をもたらすような電流を電流源CDに通電するよう制御する。この場合の制御処理は、アナログ処理であってもデジタル処理であっても良く、固定倍のミラー比を持つカレントミラー回路であってもよい。<検出回路Sについて>検出回路Sは、制御回路CCが出力する電流源CDの電流指令値に応じた信号出力を行う。ここでの信号処理もまたアナログ処理であってもデジタル処理であっても良い。このような様々な変形回路形態を適用できる。第8実施形態図12ないし図14は、本発明の第8実施形態を示すもので、前述実施形態と異なるところは、ダイオード特に転流ダイオード:FreeWheelingDiodeの通電電流について、前述実施形態で示した電流検出回路を用いて電流検出したところにある。前述実施形態と同一又は類似部分については同一または類似符号を付して説明を必要に応じて省略し、以下、異なる部分について説明を行う。図12a~図12cは、主トランジスタQ1と、この主トランジスタQ1に対し逆並列接続された転流ダイオードDpとが例えば同じパッケージ内に搭載されている場合、この転流ダイオードDpの通電電流を検出する電流検出回路の搭載例について示している。この図12aに示すように、主トランジスタQ1には転流ダイオードDpが逆並列接続されており、これらの主トランジスタQ1と転流ダイオードDpとがパッケージに一体で搭載されている。大電力用途の電力変換回路1では、この転流ダイオードDpに通電する電流を検出し、この検出電流値に基づくフィードバック制御を行うことで電力変換効率の向上に寄与している。そこで本実施形態では、電流検出回路3bがこの転流ダイオードDpの通電電流を検出するように構成している。この図12aの電流検出回路3は、前述実施形態において主トランジスタQ1の他のエミッタに接続された電流検出回路を示している。図12aに示す構成では、この電流検出回路3とは別体で電流検出回路3bを設けている。転流ダイオードDpは、主トランジスタQ1のエミッタからコレクタ側に順方向接続されているため、転流ダイオードDpの順方向電流の通電方向は主トランジスタQ1の通電方向とは逆方向となる。したがって、電流検出回路3に与えられるバイアス電圧E2とは逆方向にバイアス電圧E2bを電流検出回路3bに印加するように構成されている。図12a中に示す転流ダイオードDpは、ダイオードを複数並列接続した所謂マルチセルダイオードにより構成されている。図13aは、マルチセルダイオードの等価回路を示している。複数並列接続したダイオード要素は全てのカソードが共通接続されている。そして、転流ダイオードDpを構成するダイオード要素群の一部のアノードが電流検出用ダイオードDsのアノードとして設けられており、他の多数のアノードの並列接続ノードが大電流通電用ダイオードDGのアノードとして設けられている。また、図12bに示すように、電流検出用のアノードSAと大電流通電用のアノードAとが分離している場合、電流検出用のアノードSAと電流検出用のエミッタSEとを接続して構成しても良い。このように接続することで、パッケージから出力する出力端子の数を少なくできる。図13aに示したマルチセル構造のダイオード要素群は、そのカソード側が共通接続されているが、図13bのように電流検出用のカソードSKと大電流通電用のカソードKとに分離され、アノードA側が共通接続されていても良い。この場合、図12cのように、前述実施形態で説明した電流検出回路3が接続される。図14は、前述の第3実施形態の構成において、ダイオード電流を検出する電流検出回路に適用した場合の回路の具体例を示している。この図14に示すように、主トランジスタQ1の電流を検出する電流検出回路3は、図5に示した第3実施形態の電流検出回路とほぼ同様の構成であるため、その詳細説明を省略するが、出力段のI/V変換回路はトランジスタQ13および抵抗Rsを直列接続して構成されている。ダイオード電流を検出する電流検出回路3bもまた、前述の第3実施形態の電流検出回路3を基本構成としており、主トランジスタQ1のエミッタ側からコレクタ側に順方向接続された転流ダイオードDpの順方向電流を検出する。なお、前述の第3実施形態に示したスタートアップ回路は図14には省略している。図14には、電流検出回路3の構成トランジスタQ7~Q12、I/V変換回路を構成するトランジスタQ13と同一または類似機能を備えた構成トランジスタに添え字bを付している。また、回路CA、回路CB、制御回路CC、制御入力型電流源CD、検出回路Sを構成する機能部と同一または類似機能を備えた機能部に、それぞれ添え字bを付している。この図14に示す回路では、抵抗RsがトランジスタQ13に直列接続されており、トランジスタQ13のミラー電流を抵抗Rsに通電し、検出部Saは抵抗Rsの端子電圧を検出することで主トランジスタQ1の電流を推定検出している。他方、転流ダイオードDpの主アノードAには、ダイオード接続されたNPN形のトランジスタQ7bが接続されている。また、転流ダイオードDpのセンスアノードSAにはダイオード接続されたNPN形のトランジスタQ8bが接続されている。これらのトランジスタQ7bおよびQ8bは互いのコレクタベースが共通接続されており、当該共通接続ノードN4bからNPN形のトランジスタQ9bおよびQ10bのコレクタ-エミッタ間を通じて副電源線N8に接続されている。図示しないスタートアップ回路は、抵抗およびダイオードを組み合わせて構成され、ダイオード接続されたトランジスタQ11bのベースから起動電流を引くことでトランジスタQ9bおよびQ10bのベースからも起動電流を引く。他方、トランジスタQ8bおよびQ12bはカレントミラー接続されており、この出力電流はトランジスタQ11bにフィードバックされている。このトランジスタQ11bはトランジスタQ9b、Q10bおよびQ13bとカレントミラー接続されている。したがって、トランジスタQ11bのコレクタ電流と所定の割合で比例した電流をトランジスタQ9bおよびQ10bにそれぞれ流すことができ、トランジスタQ7bおよびQ8bのコレクタ-エミッタ間電圧を同一電圧にできる。他方、トランジスタQ11bのコレクタ電流はトランジスタQ13bでミラーされ、検出回路SがトランジスタQ13bに直列接続されたセンス抵抗Rsbの端子電圧を検出し、この検出電圧を転流ダイオードDpの通電電流の検出電流に依存した電圧値として出力する。このようにして転流ダイオードDpの順方向電流を検出することができる。<実施形態のまとめ>本実施形態によれば、主トランジスタQ1のエミッタ電流を推定検出できると共に、転流ダイオードDpの電流を推定検出できる。また、図14に示す回路構成を適用した場合、図12bに示すように、トランジスタQ1の電流検出用のエミッタSEとセンスアノードSAを接続しても同様の効果が得られる。そのため、パッケージ内でトランジスタQ1の電流検出用のエミッタSEとセンスアノードSAの端子を接続することで、同様の効果を得ながら、パッケージ外に出力する出力端子を図12aの回路構成に比べて少なくできる。第9実施形態図15は、本発明の第9実施形態を示すもので、前述実施形態と異なるところは、ベース電流補償回路付きのカレントミラー回路を用いたところにある。前述実施形態と同一または類似部分については同一または類似符号を付して説明を省略し、以下、異なる部分について説明を行う。図15は、第3実施形態に示した回路構成に、本実施形態の特徴回路を付加している。カレントミラー回路は、理想的な考慮をするときにはトランジスタの電流増幅率βFが無限であるため、各トランジスタQ7~Q12のベース電流量を無視できるが、実際のトランジスタQ7~Q12にはベース電流を印加する必要があるため、カレントミラー回路のミラー電流量も理想的な電流量より若干低下しカレントミラー回路の誤差要因となる。そこで、本実施形態では、ベース電流補償回路となるトランジスタQ24を設けている。このベース電流補償回路となるトランジスタQ24は、トランジスタQ11のコレクタ電流を電流増幅してトランジスタQ9~Q11、Q13のベース電流として供給する。これにより、トランジスタQ24は、トランジスタQ11等の電流増幅率βFが有限であることを補償できるため、カレントミラー回路の精度を向上できる。第10実施形態図16は、本発明の第10実施形態を示すもので、前述実施形態と異なるところは、カスコードカレントミラー回路を用いて構成したところにある。前述実施形態と同一または類似部分については同一または類似符号を付して説明を省略し、以下、異なる部分について説明を行う。図16は、第3実施形態の特徴的な回路構成に、本実施形態の特徴部分を付加した回路構成を示している。バイポーラトランジスタは活性領域で動作するときコレクタ-エミッタ間電圧が増加すると、コレクタ層とベース層の間にある空乏層領域の幅が広がりベース層の幅が短くなりアーリー効果を生じる。そこで、図16に示すように、直流電圧生成回路E2の出力電圧の大きさに応じてカスコードカレントミラー回路Q9a~Q11a、Q13aを採用すると良い。このカスコードカレントミラー回路Q9a~Q11a、Q13aは、通常のカレントミラー回路の構成トランジスタQ9~Q11およびQ13のコレクタ-エミッタ間の抵抗値が有限であることを補償する。すると、カレントミラー回路の誤差を小さくでき電流検出誤差を少なくできる。第11実施形態図17は、本発明の第11実施形態を示すもので、前述実施形態と異なるところは、電流検出回路内部に過電流が通電されることを抑制する機能を有するところにある。前述実施形態と同一または類似部分については同一または類似符号を付して説明を省略し、以下、異なる部分について説明を行う。図17は、第3実施形態の特徴的な回路構成において、ノードN4からトランジスタQ8のベースへの通電経路上に、電流の流通を阻止するスイッチQ30を配置した回路を採用している。スイッチQ30の制御端子およびノードN4間には抵抗R30が接続されている。本実施形態に係る図17において、スイッチQ30はNチャンネル型JFETを用いている。スイッチQ30がオンしている場合には、前述実施形態に説明した回路動作により、トランジスタQ1の他のエミッタ図2のトランジスタQsのエミッタはトランジスタQ1の一のエミッタ図2のトランジスタQ1aのエミッタとほぼ同電位に制御されるため、常にトランジスタQ1の一のエミッタに比例した電流が通電される。ただし、事故等による瞬間的なリアクトルの短絡など過渡的にトランジスタQ1の一のエミッタトランジスタQ1aのエミッタに過大電流が流れる場合があり、これと比例した電流が他のエミッタトランジスタQsのエミッタを経由して電流検出回路3を通過すると、過大電流の通電によって電流検出回路3が劣化する虞がある。大電流の通電を目的とするトランジスタQ1の一のエミッタトランジスタQ1aのエミッタは耐電流量が高い。しかしその反面、小信号回路で構成されることが多い電流検出回路3は耐電流量が低いため、トランジスタQ1の一のエミッタトランジスタQ1aのエミッタが耐えうる電流で劣化する虞がある。このため、電流検出回路3が前述のような過大な電流を検出した場合には、トランジスタQ1の電流検出用の他のエミッタトランジスタQsのエミッタに通電される電流を制限する機能を備えることが望ましい。本実施形態において、この機能は次のように実現される。検出部Saには制御回路CCzが接続されている。制御回路CCzは、検出部Saの検出電流が所定の電流値を超えない限り、スイッチQ30をオンに制御し、通常の電流検出動作を持続させる。他方、制御回路CCzは検出部Saの検出電流が所定の閾値を超えた場合にはスイッチQ30をオフにすることによって、主トランジスタQ1の他のエミッタトランジスタQsのエミッタの電流を抑制する。または、スイッチQ30の制御端子の制御信号を徐々に変化することでオン抵抗を徐々に増加させ、トランジスタQ8のベースコレクタ間抵抗を徐々に大きくすることで、主トランジスタQ1の他のエミッタ電流を抑制しても良い。スイッチQ30をオフすることでトランジスタQ1の他のエミッタ電流を抑制できる理由は次のようなものである。すなわち、スイッチQ30をオフすると、回路CBおよび回路CAの抵抗が増大し、これらの素子に通電されることによる電圧降下が増大する。このため、ノードN4の電位は著しく低下することになるが、電源電圧生成回路E2の電源電圧は有限であるため、ノードN4の電位は電源電圧生成回路E2の負側端子の電位以下にすることができない。このため、トランジスタQ1の一のエミッタトランジスタQ1aのエミッタと他のエミッタトランジスタQsのエミッタの電位を揃える回路動作が維持できなくなり、他のエミッタ電位が上昇し、結果として他のエミッタトランジスタQsのエミッタから流入する電流を抑制できることになる。なお、図17の制御回路CCzは、検出電流量が所定値以上にならないように、スイッチQ30の制御電極の電位をフィードバック制御する機能を有していても良い。他の実施形態本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。また、前述の実施形態で説明した各回路要素トランジスタ、ダイオードなどの能動素子、抵抗器、リアクトルなどの受動素子、電線またはヒューズなどの機構素子などは、前述実施形態に示した種類の回路要素に限定されるものではない。前述の実施形態では、トランジスタは主にバイポーラトランジスタを用いているがこれに限られず、MOSFETなどを適用しても良い。前述実施形態においては、第1電流通電要素に流れる大電流損失を発生させずに検出する用途から、第1電流通電要素と第2電流通電要素の両方を備える回路を適用したが、損失発生を問題にしない小電流を検出する用途として第1電流通電要素を持たずに第2電流通電要素のみを備え、第2電流通電要素に流れる小電流を検出する電流検出回路として構成してもよい。例えば、図18に示す構成は、第3実施形態の図5をベースとした回路構成となっているが、抵抗R40が電圧生成回路E4の正側端子とトランジスタQ8のエミッタとの間に接続されている。この抵抗R40が第2電流通電要素に相当し、図5において第1電流通電要素を持たない構成に相当する。この構成においては、第2電流通電要素抵抗R40にノードNAを経由して流れる電流を計測できる。例えば、電圧生成回路E4がノードNBとノードNAとの間に電圧を印加することで第2通電要素抵抗R40に電流を通電できるが、ノードNAはノードNBと同電位に維持されるため仮想的に第2電流通電要素抵抗R40の両端に電圧を印加した場合の電流値を測定できる。上記実施形態のいずれにおいても同様な方法により小電流用途の電流検出回路を構成してもよい。小電流の検出回路においても、その近傍に大電流をスイッチするような回路が敷設された場合には同様に誘導電流や誘導電圧による検出回路の破壊が生じる虞がある。このような用途に際しても本実施形態のような電流検出回路3を用いることで電流検出回路3の劣化を抑制できる。第9実施形態の図15、第10実施形態の図16に示すカレントミラー回路以外にも、ウィルソンカレントミラー回路、カスコードブートストラップウィルソンミラー回路やエミッタ抵抗付加型カレントミラーなどを適用しても良い。また、スタートアップ回路R7,D2,D3は一例を示すものであり、電流検出用のトランジスタQsがオフ状態からオン状態に移行する際に、バイアス回路を起動するための起動電流を印加する回路であれば他の構成を用いても良い。電流検出回路3、3bに直流電圧生成回路E2,E2bを組み込んだ形態で構成しているが、特に外部に構成しても何れでも良いことは言うまでもない。"