"印加電流、印加電圧及び印加磁場のうち少なくとも一つによって可変的な磁化方向を有する少なくとも1層の磁性層を含み、所定の周波数を有した発振信号を生成する発振部と、前記発振信号を差動増幅し、出力信号を提供する出力端子と、を含む発振器。前記出力端子は、前記発振部と同じ基板上に集積され、前記出力端子は、前記発振信号に対して同一位相を有する非反転増幅信号を生成する非反転増幅部と、前記発振信号に対して反転位相を有する反転増幅信号を生成する反転増幅部と、を含む第1増幅部と、前記非反転増幅信号及び前記反転増幅信号を差動増幅し、第1出力信号及び第2出力信号を生成し、前記第1出力信号及び第2出力信号を前記出力信号として提供する第2増幅部と、を含むことを特徴とする請求項1に記載の発振器。前記出力端子は、前記非反転増幅信号及び前記増幅信号が同じ電圧レベルを基準に発振するように、前記非反転増幅信号及び前記増幅信号の電圧レベルを調節し、第1バイアス信号及び第2バイアス信号を提供するバイアス回路をさらに含み、前記差動増幅部は、前記第1バイアス信号及び第2バイアス信号を差動増幅し、前記第1出力信号及び第2出力信号を生成することを特徴とする請求項2に記載の発振器。前記非反転増幅部は、前記発振信号が印加されるゲート、第1電圧端子に連結されるドレイン、及び前記非反転増幅信号を出力する非反転出力ノードに連結されるソースを有する第1トランジスタと、前記非反転出力ノードを介して、前記第1トランジスタと直列連結される第2トランジスタと、を含み、前記反転増幅部は、前記発振信号が印加されるゲート、第2電圧端子に連結されるソース、及び前記反転増幅信号を出力する反転出力ノードに連結されるドレインを有する第3トランジスタと、前記反転出力ノードを介して、前記第3トランジスタと直列連結される第4トランジスタと、を含むことを特徴とする請求項3に記載の発振器。前記バイアス回路は、前記非反転出力ノードと第1バイアス出力ノードとの間に連結された第1キャパシタ、及び前記第1バイアス出力ノードに連結された第1抵抗を含み、前記第1バイアス出力ノードで、前記第1バイアス信号を提供する第1バイアス回路と、前記反転出力ノードと第2バイアス出力ノードとの間に連結された第2キャパシタ、及び前記第2バイアス出力ノードに連結された第2抵抗を含み、前記第2バイアス出力ノードで、前記第2バイアス信号を提供する第2バイアス回路を含むことを特徴とする請求項4に記載の発振器。前記差動増幅部は、前記第1バイアス信号が印加されるゲート、及び第1出力ノードに連結されるドレインを有する第1トランジスタと、前記第2バイアス信号が印加されるゲート、及び第2出力ノードに連結されるドレインを有する第2トランジスタと、電源電圧端子と前記第1出力ノードとの間に連結される第1負荷と、前記電源電圧端子と前記第2出力ノードとの間に連結される第2負荷と、前記第1トランジスタのソース及び第2トランジスタのソースに共通して連結されるドレインを有し、前記第1トランジスタ及び第2トランジスタに電流を提供する第3トランジスタと、を含むことを特徴とする請求項3に記載の発振器。前記発振部は、前記印加電流を提供する電流源と、前記印加電流を基にして、前記発振信号を生成する少なくとも1つの発振素子と、を含むことを特徴とする請求項1に記載の発振器。前記少なくとも1つの発振素子は、前記印加電流、前記印加電圧及び前記印加磁場のうち少なくとも一つによって可変的な磁化方向を有する第1磁性層と、固定された磁化方向を有する第2磁性層と、前記第1磁性層と前記第2磁性層との間に配された非磁性層と、を含むことを特徴とする請求項7に記載の発振器。前記第1磁性層の磁気モーメントは、前記印加電流、前記印加電圧及び前記印加磁場のうち少なくとも一つによって歳差運動を行い、それによって、前記少なくとも1つの発振素子の抵抗が周期的に変更されることによって、前記少なくとも1つの発振素子は、前記発振信号を生成することを特徴とする請求項8に記載の発振器。前記第2磁性層は、前記非磁性層に隣接するように配され、第1磁化方向を有する第1固定層と、前記第1固定層に隣接するように配された分離層と、前記分離層に隣接するように配され、前記第1磁化方向と反対になる第2磁化方向を有する第2固定層と、を含むことを特徴とする請求項8に記載の発振器。前記第2磁性層は、前記非磁性層に隣接するように配された固定層と、前記固定層に隣接するように配される反強磁性層と、を含み、前記固定層の磁化方向は、前記反強磁性層の最上部磁気モーメントの方向に固定されることを特徴とする請求項8に記載の発振器。印加電流、印加電圧及び印加磁場のうち少なくとも一つによって可変的な磁化方向を有する少なくとも1層の磁性層を含み、所定の周波数を有した発振信号を生成する発振部と、前記発振部と同じ基板上に集積され、前記発振信号を増幅して出力信号を提供する出力端子と、を含み、前記出力端子は、前記発振信号を増幅して増幅信号を提供する第1増幅部と、前記増幅発振信号を増幅し、前記出力信号を提供する第2増幅部と、を含むことを特徴とする発振器。前記出力端子は、前記増幅信号の電圧レベルを調節してバイアス信号を提供するバイアス回路をさらに含み、前記第2増幅部は、前記バイアス信号を増幅し、前記出力信号を提供することを特徴とする請求項12に記載の発振器。前記第2増幅部は、前記バイアス信号が印加されるゲート、及び前記出力信号が提供される出力ノードに連結されるドレインを有する第1NMOSトランジスタと、前記第1NMOSトランジスタのソースと連結されるドレイン、及び接地電圧端子に連結されるソースを有する第2NMOSトランジスタと、電源電圧端子と前記出力ノードとの間に連結される抵抗と、を含むことを特徴とする請求項13に記載の発振器。前記第1増幅部は、前記発振信号に対して同一位相を有する非反転増幅信号を、前記増幅信号として提供することを特徴とする請求項12に記載の発振器。前記第1増幅部は、前記発振信号に対して反転位相で、反転増幅信号を前記増幅信号として提供することを特徴とする請求項12に記載の発振器。印加電流、印加電圧及び印加磁場のうち少なくとも一つによって可変的な磁化方向を有する少なくとも1層の磁性層を含む発振素子を含む発振器の動作方法であって、前記発振素子に所定方向を有した電流を印加する段階と、前記電流の方向を基として行われる前記磁性層の磁気モーメントの歳差運動を利用し、所定の周波数を有した発振信号を生成する段階と、前記発振器の出力端子を使用し、前記発振信号を差動増幅することによって出力信号を提供する段階と、を含む発振器の動作方法。前記出力端子は、前記発振部と同じ基板上に集積され、前記出力信号を提供する段階は、前記発振信号に対して同一位相を有する非反転増幅信号、及び前記発振信号に対して反転位相を有する反転増幅信号を生成する段階と、前記非反転増幅信号及び前記反転増幅信号を差動増幅し、第1出力信号及び第2出力信号を生成し、前記第1出力信号及び第2出力信号を、前記出力信号として提供する段階と、を含むことを特徴とする請求項17に記載の発振器の動作方法。前記出力信号を提供する段階は、前記非反転増幅信号及び前記増幅信号が同じ電圧レベルを基準に発振するように、前記非反転増幅信号及び前記増幅信号の電圧レベルを調節し、第1バイアス信号及び第2バイアス信号を提供する段階をさらに含み、前記第1出力信号及び第2出力信号を前記出力信号として提供する段階は、前記第1バイアス信号及び第2バイアス信号を差動増幅し、前記第1出力信号及び第2出力信号を生成することを特徴とする請求項18に記載の発振器の動作方法。前記発振信号に対する前記非反転増幅信号及び前記反転増幅信号の利得は、1であり、前記発振信号に対する前記第1出力信号及び第2出力信号の利得は、1より大きいことを特徴とする請求項18に記載の発振器の動作方法。本発明が解決しようとする課題は、出力信号の利得を向上させ、信号対ノイズ比signaltonoiseratioを上昇させ、高周波数領域で動作可能な発振器及びその動作方法を提供するところにある。前記課題を解決するための本発明の一実施形態による発振器は、印加電流、印加電圧及び印加磁場のうち少なくとも一つによって可変的な磁化方向を有する少なくとも1層の磁性層を含み、所定の周波数を有した発振信号を生成する発振部と、前記発振部と同じ基板上に集積され、前記発振信号を差動増幅し、出力信号を提供する出力端子と、を含む。一部の実施形態において、前記出力端子は、前記発振信号に対して同一位相を有する非反転増幅信号を生成する非反転増幅部、及び前記発振信号に対して反転位相を有する反転増幅信号を生成する反転増幅部を含む第1増幅部と、前記非反転増幅信号及び前記反転増幅信号を差動増幅し、第1出力信号及び第2出力信号を生成し、前記第1出力信号及び第2出力信号を前記出力信号として提供する第2増幅部と、を含むことができる。一部の実施形態において、前記出力端子は、前記非反転増幅信号及び前記増幅信号が同じ電圧レベルを基準に発振するように、前記非反転増幅信号及び前記増幅信号の電圧レベルを調節し、第1バイアス信号及び第2バイアス信号を提供するバイアス回路をさらに含み、前記差動増幅部は、前記第1バイアス信号及び第2バイアス信号を差動増幅し、前記第1出力信号及び第2出力信号を生成することができる。一部の実施形態において、前記非反転増幅部は、前記発振信号が印加されるゲート、第1電圧端子に連結されるドレイン、及び前記非反転増幅信号を出力する非反転出力ノードに連結されるソースを有する第1トランジスタと、前記非反転出力ノードを介して、前記第1トランジスタと直列連結される第2トランジスタと、を含み、前記反転増幅部は、前記発振信号が印加されるゲート、第2電圧端子に連結されるソース、及び前記反転増幅信号を出力する反転出力ノードに連結されるドレインを有する第3トランジスタと、前記反転出力ノードを介して、前記第3トランジスタと直列連結される第4トランジスタと、を含むことができる。一部の実施形態において、前記バイアス回路は、前記非反転出力ノードと第1バイアス出力ノードとの間に連結された第1キャパシタ、及び前記第1バイアス出力ノードに連結された第1抵抗を含み、前記第1バイアス出力ノードで、前記第1バイアス信号を提供する第1バイアス回路と、及び前記反転出力ノードと第2バイアス出力ノードとの間に連結された第2キャパシタ、及び前記第2バイアス出力ノードに連結された第2抵抗を含み、前記第2バイアス出力ノードで、前記第2バイアス信号を提供する第2バイアス回路と、を含むことができる。一部の実施形態において、前記差動増幅部は、前記第1バイアス信号が印加されるゲート、及び第1出力ノードに連結されるドレインを有する第1トランジスタと、前記第2バイアス信号が印加されるゲート、及び第2出力ノードに連結されるドレインを有する第2トランジスタと、電源電圧端子と前記第1出力ノードとの間に連結される第1負荷と、前記電源電圧端子と前記第2出力ノードとの間に連結される第2負荷と、前記第1トランジスタのソース及び第2トランジスタのソースに共通して連結されるドレインを有し、前記第1トランジスタ及び第2トランジスタに電流を提供する第3トランジスタと、を含むことができる。一部の実施形態において、前記発振部は、前記印加電流を提供する電流源と、前記印加電流を基にして、前記発振信号を生成する少なくとも1つの発振素子と、を含むことができる。一部の実施形態において、前記少なくとも1つの発振素子は、前記印加電流、前記印加電圧及び前記印加磁場のうち少なくとも一つによって可変的な磁化方向を有する第1磁性層と、固定された磁化方向を有する第2磁性層と、前記第1磁性層と前記第2磁性層との間に配された非磁性層と、を含むことができる。一部の実施形態において、前記第1磁性層の磁気モーメントは、前記印加電流、前記印加電圧及び前記印加磁場のうち少なくとも一つによって歳差運動を行い、それにより、前記少なくとも1つの発振素子の抵抗が周期的に変更されることによって、前記少なくとも1つの発振素子は、前記発振信号を生成することができる。一部の実施形態において、前記第2磁性層は、前記非磁性層に隣接するように配され、第1磁化方向を有する第1固定層と、前記第1固定層に隣接するように配された分離層と、前記分離層に隣接するように配され、前記第1磁化方向と反対になる第2磁化方向を有する第2固定層と、を含むことができる。一部の実施形態において、前記第2磁性層は、前記非磁性層に隣接するように配された固定層と、前記固定層に隣接するように配される反強磁性層と、を含み、前記固定層の磁化方向は、前記反強磁性層の最上部磁気モーメントの方向に固定することができる。また、前記課題を解決するための本発明の他の実施形態による発振器は、印加電流、印加電圧及び印加磁場のうち少なくとも一つによって可変的な磁化方向を有する少なくとも1層の磁性層を含み、所定の周波数を有した発振信号を生成する発振部と、前記発振部と同じ基板上に集積され、前記発振信号を増幅して出力信号を提供する出力端子と、を含み、前記出力端子は、前記発振信号を増幅して増幅信号を提供する第1増幅部と、前記増幅発振信号を増幅し、前記出力信号を提供する第2増幅部と、を含む。一部の実施形態において、前記出力端子は、前記増幅信号の電圧レベルを調節してバイアス信号を提供するバイアス回路をさらに含み、前記第2増幅部は、前記バイアス信号を増幅し、前記出力信号を提供できる。一部の実施形態において、前記第2増幅部は、前記バイアス信号が印加されるゲート、及び前記出力信号が提供される出力ノードに連結されるドレインを有する第1NMOSトランジスタと、前記第1NMOSトランジスタのソースと連結されるドレイン、及び接地電圧端子に連結されるソースを有する第2NMOSトランジスタと、電源電圧端子と前記出力ノードとの間に連結される抵抗と、を含むことができる。一部の実施形態において、前記第1増幅部は、前記発振信号に対して同一位相を有する非反転増幅信号を前記増幅信号として提供することができる。他の実施形態において、前記第1増幅部は、前記発振信号に対して反転位相で、反転増幅信号を前記増幅信号として提供することができる。また、前記課題を解決するための本発明の一実施形態による発振器の動作方法は、印加電流、印加電圧及び印加磁場のうち少なくとも一つによって可変的な磁化方向を有する少なくとも1層の磁性層を含む発振素子と、前記発振素子と同じ基板上に集積される出力端子と、を含む発振器の動作方法であって、前記発振素子に所定方向を有した電流を印加する段階と、前記電流の方向を基として行われる前記磁性層の磁気モーメントの歳差運動を利用し、所定の周波数を有した発振信号を生成する段階と、前記発振信号を差動増幅して出力信号を提供する段階と、を含む。一部の実施形態において、前記出力信号を提供する段階は、前記発振信号に対して同一位相を有する非反転増幅信号、及び前記発振信号に対して反転位相を有する反転増幅信号を生成する段階と、前記非反転増幅信号及び前記反転増幅信号を差動増幅し、第1出力信号及び第2出力信号を生成し、前記第1出力信号及び第2出力信号を前記出力信号として提供する段階と、を含むことができる。一部の実施形態において、前記出力信号を提供する段階は、前記非反転増幅信号及び前記増幅信号が同じ電圧レベルを基準に発振するように、前記非反転増幅信号及び前記増幅信号の電圧レベルを調節し、第1バイアス信号及び第2バイアス信号を提供する段階をさらに含み、前記第1出力信号及び第2出力信号を前記出力信号として提供する段階は、前記第1バイアス信号及び第2バイアス信号を差動増幅し、前記第1出力信号及び第2出力信号を生成することができる。一部の実施形態において、前記発振信号に対する前記非反転増幅信号及び前記反転増幅信号の利得は1であり、前記発振信号に対する前記第1出力信号及び第2出力信号の利得は1より大きくありうる。本発明によれば、発振部と出力端子とを含む発振器を同じ基板上に集積することによって、発振部と出力端子とをCMOScomplementarymetaloxidesemiconductor製造工程を利用して形成できるので、発振器の製造工程を単純化させることができる。さらに、発振部と出力端子との配線を短く具現することができるので、発振部と出力端子との信号干渉を最小化させることができる。また、本発明によれば、発振部で生成された発振信号を差動増幅して出力信号を提供することによって、出力信号の利得を向上させ、信号対ノイズ比を上昇させ、高周波数領域で動作可能に発振器を具現することができる。さらに、発振部で生成された発振信号を差動増幅することによって、シングルエンディド出力singleendedoutputを利用する場合より、測定誤差を低減させ、共通モード除去比CMRR:commonmoderejectionratioを上昇させることができる。また、本発明によれば、発振部で生成された発振信号をシングルエンディド出力を利用して出力する場合、NMOSトランジスタで増幅部を具現することによって、高速で動作可能に発振器を具現することができる。以下、添付した図面を参照しつつ、本発明による望ましい実施形態について説明することによって、本発明について詳細に説明する。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で具現されるものであり、ただ本実施形態は、本発明の開示を完全なものにし、当業者に発明の範疇を完全に知らせるために提供されるものである。図面で構成要素は、説明の便宜のためにその大きさが誇張されうる。図1は、本発明の一実施形態による発振器を概略的に示すブロック図である。図1を参照すれば、発振器oscillator1は、発振部oscillatingunit10、及び出力端子outputstage20を含むことができる。本実施形態で、発振部10及び出力端子20は、同じ基板上に集積されうる。それにより、発振部10及び出力端子20は、同じ基板上で、CMOScomplementarymetaloxidesemiconductor製造工程を利用して形成することができるので、発振器1の製造工程を単純化させることができる。また、発振部10と出力端子20との配線を短く具現することができるので、発振部10と出力端子20との信号干渉を最小化でき、これにより、出力端子20から出力される出力信号でノイズを低減させることができる。発振部10は、少なくとも1つの発振素子11及び電流源currentsource12を含むことができる。具体的には、発振部10は、印加電流、印加電圧及び印加磁場のうち少なくとも一つによって可変的な磁化方向を有する少なくとも1層の磁性層を含み、所定の周波数を有した発振信号OSCを生成することができる。発振部10の構成及び動作についての説明は、以下で、図2及び図3を参照しつつ詳述する。出力端子20は、発振部10で生成された発振信号OSCを所定レベルに増幅し、出力信号OUTを生成することができる。これにより、発振信号OSCに対する出力信号OUTの利得は、1より大きい値を有することができる。一実施形態で、出力端子20は、差動信号differentialsignaling法を利用して、発振信号OSCを差動増幅することができる。他の実施形態で、出力端子20は、シングルエンディド方法を利用して、発振信号OSCを増幅することもできる。図2は、図1の発振器に含まれた発振部の一例を示している。図2を参照すれば、発振部10Aは、少なくとも1つの発振素子11及び電流源12を含むことができる。本実施形態で、発振部10Aは、1つの発振素子11を含むと図示されているが、本発明はこれに限定されるものではなく、発振部10Aは、複数の発振素子を含むことができ、このとき、複数の発振素子は、互いに直列連結、並列連結または直列/並列連結を行うことができる。少なくとも1つの発振素子11は、第1磁性層111、非磁性層112及び第2磁性層113を含むスピンバルブspinvalveの形態で具現することができる。発振素子11で第1磁性層111は、第2磁性層113の上部に配され、これにより、発振素子11は、第2磁性層113、非磁性層112及び第1磁性層111が順次に積層された構造を有することができる。図示されていないが、第1磁性層111の上部及び第2磁性層113の下部には、電極層が配されうる。しかし、第1磁性層111または第2磁性層113の電気抵抗が十分に低い場合には、第1磁性層111または第2磁性層113自体を電極として使用することができるので、第1磁性層111または第2磁性層113上に、別途の電極層を配さないこともある。第1磁性層111は、印加電流、印加電圧及び印加磁場のうち少なくとも一つによって磁化方向が可変的な自由層freelayerでありうる。本実施形態で、発振素子11は、1層の第1磁性層111を含むが、本発明は、これに限定されるものではい。他の実施形態で、発振素子11は、少なくとも2層以上の第1磁性層111を含むことができ、このとき、少なくとも2層の第1磁性層111それぞれの間には、絶縁層または導電層のような分離層が配されうる。第1磁性層111は、垂直磁気異方性perpendicularmagneticanisotropyまたは水平磁気異方性inplanemagneticanisotropyを有することができる。第1磁性層111が垂直磁気異方性を有する場合、第1磁性層111は、例えば、CoPtまたはCoCrPtのような、コバルトCoを含む合金から形成された合金層であるか、コバルトCoまたはコバルトCo合金のうち少なくとも一つを含む層と、白金Pt、ニッケルNi及びパラジウムPdのうち少なくとも一つを含む層とが交互に積層された多層構造でありうる。一方、第1磁性層111が水平磁気異方性を有する場合、第1磁性層111は、例えば、CoFeBまたはNiFeのように、コバルトCo、ニッケルNi及び鉄Feのうち少なくとも一つを含む物質層でありうる。しかし、第1磁性層111の構成は、前述の例示に限定されるものではなく、一般的に磁性素子に適用される自由層物質は、第1磁性層111の物質として適用されうる。非磁性層112は、第1磁性層111と第2磁性層113との間に配され、導電層または絶縁層でもって具現されうる。非磁性層112が導電層でもって具現される場合、例えば、非磁性層112は、銅Cu、アルミニウムAl、金Au、銀Ag及びそれらの混合物のうち少なくとも一つを含む層であり、このとき、発振素子11は、GMRgiantmagnetroresistance構造を有することができる。一方、非磁性層112が絶縁層でもって具現される場合、例えば、非磁性層112は、マグネシウム酸化物MgOまたはアルミニウム酸化物AlOxのような酸化物を含む層であり、このとき、発振素子11は、TMRtunnelingmagnetroresistance構造を有することができる。第2磁性層113は、固定された磁化方向を有する固定層pinnedlayerでありうる。本実施形態で、第2磁性層113は、第1固定層113a、分離層113b及び第2固定層113cの積層構造を有することができる。このとき、第1固定層113aと第2固定層113cは、交換結合exchangecouplingをなし、これにより、第1固定層113aと第2固定層113cは、互いに反対方向に固定された磁化方向を有することができる。本実施形態で、第2固定層113cは、X軸の反対方向に固定された磁化方向を有し、それにより、第1固定層113aは、X軸方向に固定された磁化方向を有することができる。例えば、第1固定層113a及び第2固定層113cは、コバルトCo、鉄Fe及びニッケルNiのうち少なくとも一つを含む強磁性ferromagnetic物質から形成され、分離層113bは、ルテニウムRuまたはクロムCrのような導電物質から形成されうる。本実施形態で、第1固定層113a及び第2固定層113cは、コバルトCoを含み、分離層113bは、ルテニウムRuを含むことによって、第2磁性層113は、Co/Ru/Coの積層構造を有することができる。電流源12は、少なくとも1つの駆動トランジスタ12aを含むことができる。このとき、少なくとも1つの駆動トランジスタ12aは、発振素子11に連結されるドレイン、発振素子11の駆動を制御する制御信号CON1が印加されるゲート、及び接地端子に連結されたソースを有するNMOSnegativemetaloxidesemiconductorトランジスタでありうる。制御信号CON1が活性化されれば、駆動トランジスタ12aはターンオンされ、これにより、駆動トランジスタ12aは、発振素子11に電流を提供することができる。本実施形態で、駆動トランジスタ12aのドレインは、発振素子11の発振出力ノードN1、すなわち、第2磁性層113に連結されうる。以下では、少なくとも1つの発振素子11の動作について詳述する。本実施形態で、少なくとも1つの発振素子11は、電源電圧端子と発振出力ノードN1との間に連結されうる。具体的には、第1磁性層111は、電源電圧端子に連結され、第1磁性層111には、電源電圧が印加され、第2磁性層113の第2固定層113cは、発振出力ノードN1に連結されうる。それにより、電流Iは、Y軸の反対方向、すなわち、第1磁性層111から第2磁性層113の方向に印加され、電子e-は、Y軸方向、すなわち、第2磁性層113から第1磁性層111の方向に移動することができる。第2磁性層113を通過した電子e-は、第1固定層113aと同じスピン方向、すなわち、X軸方向のスピン方向を有することができ、それにより、第1磁性層111にX軸方向のスピントルクspintorqueを印加することができる。かようなスピントルクによって、第1磁性層111の磁気モーメントは、摂動perturbationすることができる。一方、発振素子11に、別途の外部磁場を印加せずとも、第1固定層113aによって、第1磁性層111には、X軸の反対方向の漏れ磁場strayfieldが印加されうる。かような漏れ磁場によって、第1磁性層111の磁気モーメントに、復元力restoringforceが印加されうる。このように、第1磁性層111には、X軸方向のスピントルクと、X軸の反対方向の漏れ磁場とが印加され、スピントルクによって、第1磁性層111の磁気モーメントが摂動しようとする力と、漏れ磁場によって、第1磁性層111の磁気モーメントが復元しようとする力とが均衡をなしつつ、第1磁性層111の磁気モーメントの軸は、特定軌道を描きつつ回転することができる。このとき、磁気モーメントの軸方向は、磁化方向と同じものであると見ることができ、磁気モーメントの歳差運動precessionは、磁化方向の回転と見ることができる。かような磁気モーメントの歳差運動によって、第1磁性層111の磁化方向と、第2磁性層113の磁化方向とがなす角度は、周期的に変更され、それによって、発振素子11の電気抵抗は、周期的に変更されうる。結果的に、発振素子11は、所定の周波数を有した発振信号OSCを生成することができる。かような発振素子11は、既存のLC発振器及びFBARfilmbulkacousticresonator発振器に比べ、小型に製造でき、高い品質係数を有し、周波数可変性を有するという長所がある。図3は、図1の発振器に含まれた発振部の他の例を示している。図3を参照すれば、発振部10Bは、少なくとも1つの発振素子11’及び電流源12を含むことができる。本実施形態による発振部10Bは、図2に図示されている発振部10Aの変形実施形態であり、以下では、図2に図示されている発振部10Aとの差異点を中心に説明する。具体的には、本実施形態による発振部10Aと、図2に図示されている発振部10Aの差異点は、発振素子11’の構成にある。従って、電流源12についての詳細な説明は省略する。発振素子11’は、第1磁性層111、非磁性層112及び第2磁性層113’を含むことができ、第2磁性層113’は、強磁性層113a及び反強磁性antiferromagnetism層113dを含むことができる。ここで、強磁性層113aは、図2に図示されている第1磁性層113aと実質的に同一に具現されうる。反強磁性層113dは、例えば、InMn、FeMnのようなマンガンMn系の物質を含むことができる。しかし、反強磁性層113dの構成は、マンガンMn系の物質に限定されるものではなく、反強磁性特性を有する物質であるならば、いずれのものでも、反強磁性層113dの物質として適用されうる。反強磁性層113dでの原子の磁気モーメントは、規則的にフォワード方向及びリバース方向に配列される特性を有するが、強磁性層113aの磁化方向は、隣接した反強磁性層113dの最上部磁気モーメント方向に固定されうる。本実施形態で、反強磁性層113dの最上部磁気モーメント方向は、X軸の反対方向であり、それによって、強磁性層113aの磁化方向は、X軸方向に固定されうる。図4は、図1の発振器の一実施形態を詳細に示すブロック図である。図4を参照すれば、発振器1Aは、発振部10及び出力端子20aを含み、出力端子20aは、第1増幅部21a、バイアス回路22a及び第2増幅部23aを含むことができる。ここで、発振部10は、図1ないし図3を参照しつつ説明したように具現されうるが、これについての詳細な説明は省略する。第1増幅部21aは、非反転増幅部211及び反転増幅部212を含むことができ、発振部10で生成された発振信号OSCを受信し、互いに反対になる極性を有する差動入力を生成することができる。具体的には、非反転増幅部211は、発振信号OSCに対して同一位相を有する非反転増幅信号nINVを生成でき、反転増幅部212は、発振信号OSCに対して反転位相を有する反転増幅信号INVを生成することができる。このとき、非反転増幅部211及び反転増幅部212は、ソースフォロワsourcefollowerとして動作することができ、非反転増幅部211及び反転増幅部212の利得は、1に近い値を有することができる。バイアス回路22aは、第1バイアス回路221及び第2バイアス回路222を含むことができ、非反転増幅信号nINV及び反転増幅信号INVが同じ電圧レベルを基準に発振するように、非反転増幅信号nINV及び反転増幅信号INVの電圧レベルを調節することができる。具体的には、第1バイアス回路221は、非反転増幅信号nINVの電圧レベルを調節し、第1バイアス信号BIAS1を生成でき、第2バイアス回路222は、反転増幅信号INVの電圧レベルを調節し、第2バイアス信号BIAS2を生成することができる。第2増幅部23aは、第1バイアス信号BIAS1及び第2バイアス信号BIAS2を受信し、受信された第1バイアス信号BIAS1及び第2バイアス信号BIAS2を所定レベルに差動増幅し、第1出力信号OUT1及び第2出力信号OUT2を生成することができる。このように、第2増幅部23aは、第1バイアス信号BIAS1及び第2バイアス信号BIAS2を差動増幅することによって、第1出力信号OUT1及び第2出力信号OUT2の利得を向上させ、信号対ノイズ比を上昇させ、発振器1Aが高周波数領域で動作可能に具現することができる。また、第2増幅部23aは、第1バイアス信号BIAS1及び第2バイアス信号BIAS2を差動増幅することによって、シングルエンディド出力を利用する場合と比較するとき、測定誤差を低減させることができ、共通モード除去比を上昇させることができる。図5は、図4の発振器の一例を示す回路図である。図6は、図5の発振器に含まれた発振部から出力される発振信号を示すタイミング図である。図7A及び図7Bは、図5の発振器に含まれた非反転増幅部及び反転増幅部から出力される非反転増幅信号及び反転増幅信号をそれぞれ示すタイミング図である。図8A及び図8Bは、図5の発振器に含まれた第1バイアス回路及び第2バイアス回路から出力される第1バイアス信号及び第2バイアス信号をそれぞれ示すタイミング図である。図9A及び図9Bは、図5の発振器に含まれた第2増幅部から出力される第1出力信号及び第2出力信号をそれぞれ示すタイミング図である。図10は、図5の発振器に含まれた第2増幅部から出力される第1出力信号と、第2出力信号との差を示すタイミング図である。図5ないし図10を参照すれば、発振部10は、少なくとも1つの発振素子11及び電流源12を含むことができる。少なくとも1つの発振素子11は、電源電圧端子と発振出力ノードN1との間に連結され、電流源12は、発振出力ノードN1と接地電圧端子との間に連結されうる。例えば、電源電圧端子の電圧レベルは、約1.2Vであり、電流源12に印加される制御信号CON1の電圧レベルは、約0.55Vでありうる。このとき、発振出力ノードN1での発振信号OSCは、図6に図示されているように発振することができ、例えば、約0.48Vを基準に発振することができる。出力端子20aは、非反転増幅部211、反転増幅部212、第1バイアス回路221、第2バイアス回路222及び第2増幅部23aを含むことができる。以下では、出力端子20aに含まれた各構成要素について詳述する。非反転増幅部211は、互いに直列連結された第1NMOSトランジスタNM1及び第2NMOSトランジスタNM2を含むことができる。第1NMOSトランジスタNM1は、発振部10の出力ノードN1に連結されるゲート、第1電圧端子に連結されるドレイン、及び非反転出力ノードN2に連結されるソースを有することができる。例えば、第1電圧端子の電圧レベルは、約1.0Vでありうる。第2NMOSトランジスタNM2は、制御信号CON2が印加されるゲート、非反転出力ノードN2に連結されるドレイン、及び第2電圧端子に連結されるソースを有することができる。例えば、第2電圧端子の電圧レベルは、約-1.0Vであり、制御信号CON2の電圧レベルは、約0.0Vでありうる。非反転増幅部211は、発振部10の発振出力ノードN1から発振信号OSCを受信し、発振信号OSCに対して同一位相を有する非反転増幅信号nINVを、非反転出力ノードN2で出力することができる。このとき、非反転増幅信号nINVは図7Aに図示されているように発振することができ、例えば、約-0.47Vを基準に発振することができる。反転増幅部212は、互いに直列連結されたPMOSpositivemetaloxidesemiconductorトランジスタPM及び第3NMOSトランジスタNM3を含むことができる。PMOSトランジスタPMは、発振部10の発振出力ノードN1に連結されるゲート、第3電圧端子に連結されるソース、及び反転出力ノードN3に連結されるドレインを有することができる。例えば、第3電圧端子の電圧レベルは、約1.8Vでありうる。第3NMOSトランジスタNM3は、制御信号CON3が印加されるゲート、反転出力ノードN3に連結されるドレイン、及び第4電圧端子に連結されるソースを有することができる。例えば、第4電圧端子は接地端子であり、制御信号CON3の電圧レベルは、約1.0Vでありうる。反転増幅部212は、発振部10の発振出力ノードN1から発振信号OSCを受信し、発振信号OSCに対して反転位相を有する反転増幅信号INVを、反転出力ノードN3で出力することができる。このとき、反転増幅信号INVは、図7Bに図示されているように発振することができ、例えば、約0.86Vを基準に発振することができる。第1バイアス回路221は、第1キャパシタC1及び第1抵抗R1を含むことができ、第1キャパシタC1及び第1抵抗R1は、第1バイアス出力ノードN4に共通して連結されうる。具体的には、第1キャパシタC1は、非反転出力ノードN2と、第1バイアス出力ノードN4との間に連結され、非反転増幅信号nINVから直流成分を除去することができる。第1抵抗R1は、第5電圧端子と第1バイアス出力ノードN4との間に連結され、所定の電圧レベルを基準に発振する第1バイアス信号BIAS1を提供することができる。第1バイアス回路221は、非反転出力ノードN2から非反転増幅信号nINVを受信し、非反転増幅信号nINVで基準電圧レベルが調節された第1バイアス信号BIAS1を、第1バイアス出力ノードN4で出力することができる。このとき、第1バイアス信号BIAS1は、図8Aに図示されているように発振することができる。第2バイアス回路222は、第2キャパシタC2及び第2抵抗R2を含むことができ、第2キャパシタC2及び第2抵抗R2は、第2バイアス出力ノードN5に共通して連結されうる。具体的には、第2キャパシタC2は、反転出力ノードN3と第2バイアス出力ノードN5との間に連結され、反転増幅信号INVから直流成分を除去することができる。第2抵抗R2は、第6電圧端子と第2バイアス出力ノードN5との間に連結され、所定の電圧レベルを基準に発振する第2バイアス信号BIAS2を提供することができる。このとき、第1抵抗R1及び第2抵抗R2は、同じ抵抗値を有することができ、第5電圧端子及び第6電圧端子は、同じ電圧レベルを有することができる。第2バイアス回路222は、反転出力ノードN3から反転増幅信号INVを受信し、反転増幅信号INVで基準電圧レベルが調節された第2バイアス信号BIAS2を、第2バイアス出力ノードN5で出力することができる。このとき、第2バイアス信号BIAS2は、図8Bに図示されているように発振することができる。第2増幅部23aは、第3抵抗R3及び第4抵抗R4、第4NMOSトランジスタNM4,第5NMOSトランジスタNM5及び第6NMOSトランジスタNM6を含み、第1バイアス信号BIAS1及び第2バイアス信号BIAS2を差動増幅し、第1出力信号OUT1及び第2出力信号OUT2を提供することができる。具体的には、第4NMOSトランジスタNM4は、第1バイアス出力ノードN4に連結され、第1バイアス信号BIAS1が印加されるゲート、及び第1出力ノードN6に連結されるドレインを有することができる。第5NMOSトランジスタNM5は、第2バイアス出力ノードN5に連結され、第2バイアス信号BIAS2が印加されるゲート、及び第2出力ノードN7に連結されるドレインを有することができる。第6NMOSトランジスタNM6は、第4NMOSトランジスタNM4のソース、及び第5NMOSトランジスタNM5のソースに共通して連結されるドレイン;制御信号CON4が印加されるゲート;接地端子に連結されるソース;を有し、第4NMOSトランジスタNM5及び第5NMOSトランジスタNM6に電流を提供することができる。第3抵抗R3は、第7電圧端子と第1出力ノードN6との間に連結され、第4抵抗R4は、第8電圧端子と第2出力ノードN7との間に連結されうる。このとき、第7電圧端子及び第8電圧端子の電圧レベルは、電源電圧レベルと同一でありうる。第2増幅部23aは、第1バイアス信号BIAS1を所定レベルに増幅し、第1バイアス信号BIAS1に対して反転位相を有する第1出力信号OUT1を、第1出力ノードN6で出力することができる。このとき、第1出力信号OUT1は、図9Aに図示されているように発振することができる。また、第2増幅部23aは、第2バイアス信号BIAS2を所定レベルに増幅し、第2バイアス信号BIAS2に対して反転位相を有する第2出力信号OUT2を、第2出力ノードN7で出力することができる。このとき、第2出力信号OUT2は、図9Bに図示されているように発振することができる。第1出力信号OUT1と第2出力信号OUT2との差に該当する出力電圧は、図10に図示されている通りである。発振部10から出力される発振信号OSCと前記出力電圧とを比較するとき、前記出力電圧で、利得が大きく向上していることが分かる。図11は、図1の発振器の他の実施形態を詳細に示すブロック図である。図11を参照すれば、発振器1Bは、発振部10及び出力端子20bを含むことができ、出力端子20bは、第1増幅部21b、バイアス回路22b及び第2増幅部23bを含むことができる。ここで、発振部10は、図1ないし3を参照しつつ説明したように具現され、これについての詳細な説明は省略する。第1増幅部21bは、発振部10で生成された発振信号OSCを受信し、増幅信号を生成することができる。一実施形態で、増幅信号は、発振信号OSCに対して反転位相を有することができ、他の実施形態で、増幅信号は、発振信号OSCに対して非反転位相を有することもできる。このとき、第1増幅部21bは、ソースフォロワとして動作することができ、第1増幅部21bの利得は、1に近い値を有することができる。一方、他の実施形態で、出力端子20bは、第1増幅部21bだけを含むこともできる。バイアス回路22bは、増幅信号の電圧レベルを調節することができる。具体的には、バイアス回路22bは、増幅信号の電圧レベルを調節し、バイアス信号を生成することができる。第2増幅部23bは、バイアス信号を受信し、受信されたバイアス信号を所定レベルに増幅し、出力信号OUTを生成することができる。本実施形態で、第2増幅部23bは、NMOSトランジスタを利用して具現され、これによって、第2増幅部23bは、高速で動作することができ、それによって、発振器1Bの動作速度を向上させることができる。図12は、図11の発振器の一例を示す回路図である。図13は、図11の発振器に含まれた発振部から出力される発振信号を示すタイミング図である。図14は、図11の発振器に含まれた第1増幅部から出力される増幅信号を示すタイミング図である。図15は、図11の発振器に含まれたバイアス回路から出力されるバイアス信号を示すタイミング図である。図16は、図11の発振器に含まれた第2増幅部から出力される出力信号を示すタイミング図である。図12ないし図16を参照すれば、発振部10は、少なくとも1つの発振素子11及び電流源12を含むことができる。少なくとも1つの発振素子11は、電源電圧端子と発振出力ノードN1との間に連結され、電流源12は、発振出力ノードN1と接地電圧端子との間に連結されうる。このとき、発振出力ノードN1での発振信号OSCは、図13に図示されているように発振することができる。第1増幅部21bは、互いに直列連結された第1NMOSトランジスタNM1及び第2NMOSトランジスタNM2を含むことができる。第1NMOSトランジスタNM1は、発振部10の発振出力ノードN1に連結され、発振信号OSCが印加されるゲート、第1電圧端子に連結されるドレイン、及び増幅ノードN2に連結されるソースを有することができる。例えば、第1電圧端子の電圧レベルは、約1.0Vでありうる。第2NMOSトランジスタNM2は、制御信号CON2が印加されるゲート、増幅ノードN2に連結されるドレイン、及び第2電圧端子に連結されるソースを有することができる。例えば、第2電圧端子の電圧レベルは、約-1.0Vであり、制御信号CON2の電圧レベルは、約0.0Vでありうる。第1増幅部21bは、発振部10の発振出力ノードN1から発振信号OSCを受信し、発振信号OSCに対して同一位相を有する非反転増幅信号nINVを、増幅ノードN2で出力することができる。このとき、非反転増幅信号nINVは、図13に図示されているように発振することができ、例えば、約-0.47Vを基準に発振することができる。バイアス回路22bは、キャパシタC及び第1抵抗R1を含むことができ、キャパシタC及び第1抵抗R1は、バイアス出力ノードN3に共通して連結されうる。具体的には、キャパシタCは、増幅ノードN2とバイアス出力ノードN3との間に連結され、非反転増幅信号nINVから直流成分を除去することができる。第1抵抗R1は、第3電圧端子とバイアス出力ノードN3との間に連結され、所定の電圧レベルを基準に発振するバイアス信号BIASを提供することができる。バイアス回路22bは、非反転出力ノードN2から非反転増幅信号nINVを受信し、非反転増幅信号nINVで基準電圧レベルが調節されたバイアス信号BIASを、バイアス出力ノードN3で出力することができる。このとき、バイアス信号BIASは、図14に図示されているように発振することができる。第2増幅部23bは、第2抵抗R2、第3NMOSトランジスタNM3及び第4NMOSトランジスタNM4を含み、バイアス信号BIASを所定レベルに増幅し、出力信号OUTを提供することができる。具体的には、第3NMOSトランジスタNM3は、バイアス出力ノードN3に連結され、バイアス信号BIASが印加されるゲート、及び出力ノードN4に連結されるドレインを有することができる。第4NMOSトランジスタNM4は、第3NMOSトランジスタNM3のソースに連結されるドレイン、制御信号CON3が印加されるゲート、及び接地端子に連結されるソースを有することができ、第3NMOSトランジスタNM3に電流を提供することができる。第2抵抗は、第4電圧端子と出力ノードN4との間に連結されうるが、このとき、第4電圧端子の電圧レベルは、電源電圧レベルと同一でありうる。第2増幅部23bは、バイアス信号BIASを所定レベルに増幅し、バイアス信号BIASに対して反転位相を有する出力信号OUTを、出力ノードN4で出力することができる。このとき、出力信号OUTは、図15に図示されているように発振することができる。図17は、図11の発振器の他の例を示す回路図である。図18は、図17の発振器に含まれた発振部から出力される発振信号を示すタイミング図である。図19は、図17の発振器に含まれた第1増幅部から出力される増幅信号を示すタイミング図である。図20は、図17の発振器に含まれたバイアス回路から出力されるバイアス信号を示すタイミング図である。図21は、図17の発振器に含まれた第2増幅部から出力される出力信号を示すタイミング図である。図17ないし図21を参照すれば、本実施形態による発振器1B’は、図12に図示されている発振器1Bの変形実施形態であって、具体的には、発振器1B’は、発振部10及び出力端子20b’を含むことができ、本実施形態による発振器1B’に含まれた第1増幅部21b’の構成は、図12に図示されている発振器1Bに含まれた第1増幅部21bと異なって具現することができる。従って、以下では、第1増幅部21b’の構成について詳述し、発振器1B’に含まれた他の構成要素についての詳細な説明は省略する。第1増幅部21b’は、互いに直列連結されたPMOSトランジスタPM及び第2NMOSトランジスタNM2を含むことができる。PMOSトランジスタPMは、発振部10の発振出力ノードN1に連結され、発振信号OSCが印加されるゲート、第1電圧端子に連結されるソース、及び増幅ノードN2に連結されるドレインを有することができる。例えば、第1電圧端子の電圧レベルは、約1.8Vでありうる。第2NMOSトランジスタNM2は、制御信号CON2が印加されるゲート、増幅ノードN2に連結されるドレイン、及び第2電圧端子に連結されるソースを有することができる。例えば、第2電圧端子の電圧レベルは、接地電圧であり、制御信号CON2の電圧レベルは、約1.0Vでありうる。第1増幅部21b’は、発振部10の発振出力ノードN1から発振信号OSCを受信し、発振信号OSCに対して反転位相を有する反転増幅信号INVを、増幅ノードN2で出力することができる。このとき、反転増幅信号INVは、図19に図示されているように発振することができ、例えば、約0.86Vを基準に発振することができる。バイアス回路22bは、キャパシタC及び第1抵抗R1を含むことができ、キャパシタC及び第1抵抗R1は、バイアス出力ノードN3に共通して連結されうる。具体的には、キャパシタCは、増幅ノードN2とバイアス出力ノードN3との間に連結され、反転増幅信号INVから直流成分を除去することができる。第1抵抗R1は、第3電圧端子とバイアス出力ノードN3との間に連結され、所定の電圧レベルを基準に発振するバイアス信号BIASを提供することができる。バイアス回路22bは、反転出力ノードN2から反転増幅信号INVを受信し、反転増幅信号INVで基準電圧レベルが調節されたバイアス信号BIASを、バイアス出力ノードN3で出力することができる。このとき、バイアス信号BIASは、図20に図示されているように発振することができる。第2増幅部23bは、第2抵抗R2、第3NMOSトランジスタNM3及び第4NMOSトランジスタNM4を含み、バイアス信号BIASを所定レベルに増幅し、出力信号OUTを提供することができる。具体的には、第3NMOSトランジスタNM3は、バイアス出力ノードN3に連結され、バイアス信号BIASが印加されるゲート、及び出力ノードN4に連結されるドレインを有することができる。第4NMOSトランジスタNM4は、第3NMOSトランジスタNM3のソースに連結されるドレイン、制御信号CON3が印加されるゲート、及び接地端子に連結されるソースを有することができ、第3NMOSトランジスタNM3に電流を提供することができる。第2抵抗は、第4電圧端子と出力ノードN4との間に連結されうるが、このとき、第4電圧端子の電圧レベルは、電源電圧レベルと同一でありうる。第2増幅部23bは、バイアス信号BIASを所定レベルに増幅し、バイアス信号BIASに対して反転位相を有する出力信号OUTを、出力ノードN4で出力することができる。このとき、出力信号OUTは、図21に図示されているように発振することができる。図22は、本発明の一実施形態による発振器の動作方法を示すフローチャートである。図22を参照すれば、本実施形態による発振器の動作方法は、図1ないし図21に図示されている発振器での動作方法を示している。従って、図1ないし図21を参照しつつ説明した内容は、本実施形態による発振器の動作方法に適用されうる。S10段階で、発振素子に所定方向を有した電流を印加する。ここで、発振素子は、印加電流、印加電圧及び印加磁場のうち少なくとも一つによって可変的な磁化方向を有する少なくとも1層の磁性層を含むことができる。S20段階で、印加された電流の方向を基として行われる磁性層の磁気モーメントの歳差運動を利用し、所定の周波数を有した発振信号を生成する。S30段階で、発振信号を差動増幅して出力信号を提供する。ここで、発振信号を差動増幅し、出力信号を提供する出力端子は、発振素子と同じ基板上に集積されうる。具体的には、発振信号に対して同一位相を有する非反転増幅信号、及び前記発振信号に対して反転位相を有する反転増幅信号を生成し、前記非反転増幅信号及び前記反転増幅信号を差動増幅し、第1出力信号及び第2出力信号を生成し、前記第1出力信号及び第2出力信号を、前記出力信号として提供することができる。このとき、発振信号に対する非反転増幅信号及び反転増幅信号の利得は、実質的に1に近く、発振信号に対する第1出力信号及び第2出力信号の利得は、1より大きくありうる。さらに、前記非反転増幅信号及び前記増幅信号が同じ電圧レベルを基準に発振するように、前記非反転増幅信号及び前記増幅信号の電圧レベルを調節し、第1バイアス信号及び第2バイアス信号を提供することもできる。このとき、前記第1バイアス信号及び第2バイアス信号を差動増幅し、前記第1出力信号及び第2出力信号を生成することができる。以上で説明した本発明が、前述の実施形態及び添付された図面に限定されるものではなく、本発明の技術的思想を外れない範囲内で、さまざまな置換、変形及び変更が可能であるということは、本発明が属する技術分野で当業者において明白である。"