"センサ領域および集積回路領域を有し、前記センサ領域の表層部直下に空洞が形成された半導体基板と、前記センサ領域に形成された静電容量型加速度センサと、前記集積回路領域に形成されたCMISトランジスタとを含み、前記静電容量型加速度センサが、前記空洞に対向する前記表層部を加工して形成され、互いに間隔を空けて噛み合う櫛歯状の固定電極および可動電極を含み、前記CMISトランジスタが、前記集積回路領域における前記半導体基板の表層部に形成され、P型ソース領域およびP型ドレイン領域を有するN型ウェル領域と、前記集積回路領域における前記半導体基板の表層部に形成され、N型ソース領域およびN型ドレイン領域を有するP型ウェル領域と、N型ウェル領域およびP型ウェル領域のそれぞれに対して、前記半導体基板の表面に形成されたゲート絶縁膜を介して対向するゲート電極とを含む、半導体装置。前記固定電極は、前記半導体基板の前記表層部に埋設された絶縁層によって前記固定電極の他の部分から絶縁された固定側電極部を含み、前記可動電極は、前記半導体基板の前記表層部に埋設された絶縁層によって前記可動電極の他の部分から絶縁された可動側電極部を含む、請求項1に記載の半導体装置。前記静電容量型加速度センサは、前記半導体基板の表面に沿って直交する2方向をX軸方向およびY軸方向とし、当該X軸およびY軸に直交する前記半導体基板の厚さ方向に沿う方向をZ軸方向としたときに、前記X軸方向に沿う加速度を検出するX軸センサと、前記Y軸方向に沿う加速度を検出するY軸センサと、前記Z軸方向に沿う加速度を検出するZ軸センサとを含み、前記X軸センサ、Y軸センサおよびZ軸センサが、それぞれ、前記固定電極および可動電極を含み、前記X軸センサの前記固定電極としてのX固定電極は、前記半導体基板に対して固定されており、前記X軸センサの前記可動電極としてのX可動電極は、前記半導体基板に対して前記X軸方向に沿って、前記X固定電極に対して進退するように構成されており、前記Y軸センサの前記固定電極としてのY固定電極は、前記半導体基板に対して固定されており、前記Y軸センサの前記可動電極としてのY可動電極は、前記半導体基板に対して前記Y軸方向に沿って、前記Y固定電極に対して進退するように構成されており、前記Z軸センサの前記固定電極としてのZ固定電極は、前記半導体基板に対して固定されており、前記Z軸センサの前記可動電極としてのZ可動電極は、前記半導体基板に対して前記Z軸方向に沿って、前記Z固定電極に対して進退するように構成されている、請求項1または2に記載の半導体装置。前記センサ領域が、前記半導体基板の中央部に配置されており、このセンサ領域を取り囲む周辺部に、前記集積回路領域が配置されている、請求項1~3のいずれか一項に記載の半導体装置。前記半導体基板の表面に積層された層間絶縁膜をさらに含み、前記CMISトランジスタは、前記層間絶縁膜上に積層された複数層のトランジスタ配線を有する多層配線構造を有しており、前記静電容量型加速度センサは、前記多層配線構造のいずれかの層に形成された前記トランジスタ配線と同一層に形成され、当該トランジスタ配線と同一材料からなるセンサ配線をさらに含む、請求項1~4のいずれか一項に記載の半導体装置。前記静電容量型加速度センサは、前記ゲート絶縁膜と同一層に形成された絶縁膜と、当該絶縁膜上に形成され、前記ゲート電極と同一材料からなるセンサ配線とをさらに含む、請求項1~4のいずれか一項に記載の半導体装置。前記半導体基板が、導電性シリコン基板である、請求項1~6のいずれか一項に記載の半導体装置。内部に空洞を有し、前記空洞に対して一方側の表面部および他方側の裏面部を有する半導体基板と、前記半導体基板の前記表面部に形成され、第1ベース部と、この第1ベース部から前記半導体基板の表面に沿って延び、互いに間隔を空けて櫛歯状に配列された複数の第1電極部とを含む固定電極と、前記半導体基板の前記表面部に形成され、第2ベース部と、この第2ベース部から複数の前記第1電極部の各間に向かって延び、前記第1電極部に対して間隔を空けて噛み合う櫛歯状に配列された複数の第2電極部とを含み、前記固定電極に対して上下動可能な可動電極と、前記第1ベース部における前記第2電極部に対向する対向部に形成され、前記第1ベース部の他の部分から絶縁された第1コンタクト部と、前記第2電極部の先端部に形成され、前記第2電極部の他の部分から絶縁された第2コンタクト部とを含む、静電容量型ジャイロセンサ。前記第2電極部が、前記固定電極の表面からはみ出すように前記空洞から離れる方向へ反っているか、または、前記固定電極の裏面からはみ出すように前記半導体基板の裏面へ向かう方向へ反っている、請求項8に記載の静電容量型ジャイロセンサ。前記第1ベース部の前記対向部の周囲を取り囲むように前記第1ベース部に埋め込まれ、当該対向部を前記第1ベース部の他の部分から分離する第1分離絶縁層をさらに含む、請求項8または9に記載の静電容量型ジャイロセンサ。前記第2電極部の前記先端部よりも基端部側に埋め込まれ、当該先端部を前記第2電極部の前記他の部分から分離する第2分離絶縁層をさらに含む、請求項8~10のいずれか一項に記載の静電容量型ジャイロセンサ。前記半導体基板が、導電性シリコン基板である、請求項8~11のいずれか一項に記載の静電容量型ジャイロセンサ。半導体基板のセンサ領域に静電容量型加速度センサを形成し、前記半導体基板の集積回路領域にCMISComplementaryMetalInsulatorSemiconductorトランジスタを形成する、半導体装置の製造方法であって、前記半導体基板の表面に対してN型不純物およびP型不純物を選択的に注入することにより、P型ソース領域およびP型ドレイン領域を有するN型ウェル領域と、N型ソース領域およびN型ドレイン領域を有するP型ウェル領域とを、当該半導体基板の前記集積回路領域の表層部に形成する工程と、前記半導体基板の前記センサ領域の表層部を選択的にエッチングして前記半導体基板の厚さ方向の途中部まで掘り下げた凹部を形成することにより、当該凹部を隔てて噛み合う櫛歯状の固定電極および可動電極を同時に形成する工程と、前記凹部の内面に保護膜を形成する工程と、前記凹部の底面上から前記保護膜を選択的に除去する工程と、前記保護膜の除去後、異方性エッチングにより前記凹部を掘り下げた後、等方性エッチングにより前記固定電極および可動電極の下方部を除去して空洞を形成する工程とを含む、半導体装置の製造方法。前記凹部の形成に先立って、前記半導体基板を選択的にエッチングすることにより、前記半導体基板の前記センサ領域の表層部にトレンチを形成する工程と、前記トレンチに絶縁材料を埋設することにより、前記トレンチ内に絶縁層を形成する工程とをさらに含み、前記凹部を形成する工程は、前記固定電極および前記可動電極の一部が、前記絶縁層により前記固定電極および前記可動電極の他の部分から絶縁されるように、前記半導体基板をエッチングする工程を含む、請求項13に記載の半導体装置の製造方法。前記トレンチを形成する工程および前記絶縁層を形成する工程は、前記N型ウェル領域および前記P型ウェル領域を形成する工程よりも前に行なわれる、請求項14に記載の半導体装置の製造方法。前記半導体基板上に絶縁膜を積層する工程と、前記絶縁膜上に金属材料を選択的に堆積させることにより、前記CMISトランジスタ用のトランジスタ配線と、前記静電容量型加速度センサ用のセンサ配線とを同一層に形成する工程とをさらに含む、請求項13~15のいずれか一項に記載の半導体装置の製造方法。前記金属材料を選択的に堆積させる工程は、前記固定電極および前記可動電極を形成すべき領域に当該金属材料を堆積させる工程を含み、前記凹部を形成する工程は、堆積された前記金属材料を含む層をマスクとするエッチングにより前記凹部を形成し、同時に前記固定電極および可動電極を形成する工程を含む、請求項16に記載の半導体装置の製造方法。加速度センサは、CMOS回路に代表される集積回路と同一半導体基板上に形成されて、1チップ化できれば好ましい。1チップ化されていれば、パッケージサイズを小型化でき、パッケージコストの低減を図ることができるためである。また、加速度センサと集積回路とを半導体基板上の配線を用いて接続できるので、センサと回路との間を接続するためのワイヤを省略できる。これにより、加速度検出時におけるワイヤノイズの発生を防止することが期待できる。しかしながら、従来の製造工程では、可動電極を形成するために、犠牲層上にポリシリコンをエピタキシャル成長させる工程が実行されるので、この際、半導体基板が700°C~1200°Cの高温度環境下に置かれる。そのため、半導体基板にCMOS素子などの微細なデバイスを形成しても、その構造を保持することが困難である。したがって、半導体基板上に設けられる集積回路素子としては、バイポーラトランジスタたとえば、素子サイズが2μm程度のような比較的大きなデバイスに制約される。その結果、パッケージサイズの小型化には限界がある。一方、SOISiliconOnInsulator基板を利用すれば、加速度センサおよびCMOS素子を同一の基板に搭載できるという余地がある。たとえば、SOI基板における絶縁膜よりも下層のSi層にCMOS素子を形成し、絶縁膜よりも上層のSi層を固定電極および可動電極として利用する手法によれば、エピタキシャル成長工程の実行を回避できるかもしれない。しかし、このような配置形態では、CMOSに電気的に接続するための下部配線を、下層のSi層に形成することが非常に困難であり、形成できてもその工程が複雑である。また、シーソー型のジャイロセンサを作製する前述の方法では、半導体基板上に幾つもの層ポリシリコン層、エピタキシャル層などを積み上げるので、作製されたセンサ全体の嵩が大きくなってしまう。また、犠牲層のパターニング、層材料ポリシリコンなどの堆積、材料層のCMPなどの処理を繰り返し行う必要があるため、製造工程が複雑になる。本発明の目的は、CMISトランジスタおよび静電容量型加速度センサを同一の半導体基板に単純な配置形態で搭載でき、パッケージコストの低減および加速度センサの検出精度の向上を図ることができる半導体装置およびその製造方法を提供することである。また、本発明の他の目的は、簡単に製造することができ、小型化を実現できる静電容量型ジャイロセンサを提供することである。また、本発明のさらに他の目的は、小型で、かつ検出精度に優れる静電容量型ジャイロセンサを提供することである。本発明の一の局面に係る半導体装置は、センサ領域および集積回路領域を有し、前記センサ領域の表層部直下に空洞が形成された半導体基板と、前記センサ領域に形成された静電容量型加速度センサと、前記集積回路領域に形成されたCMISComplementaryMetalInsulatorSemiconductorトランジスタとを含み、前記静電容量型加速度センサが、前記空洞に対向する前記表層部を加工して形成され、互いに間隔を空けて噛み合う櫛歯状の固定電極および可動電極を含み、前記CMISトランジスタが、前記集積回路領域における前記半導体基板の表層部に形成され、P型ソース領域およびP型ドレイン領域を有するN型ウェル領域と、前記集積回路領域における前記半導体基板の表層部に形成され、N型ソース領域およびN型ドレイン領域を有するP型ウェル領域と、N型ウェル領域およびP型ウェル領域のそれぞれに対して、前記半導体基板の表面に形成されたゲート絶縁膜を介して対向するゲート電極とを含んでいる。この半導体装置では、センサ領域および集積回路領域が同一の半導体基板に設けられており、これらの領域には、それぞれ、静電容量型加速度センサおよびCMISトランジスタが形成されている。つまり、静電容量型加速度センサおよびCMISトランジスタが同一の半導体基板に搭載されている。そのため、静電容量型加速度センサとCMISトランジスタとの1チップ化を達成することができる。これにより、半導体装置のパッケージサイズを小型化でき、パッケージコストを低減することができる。しかも、加速度センサの固定電極および可動電極、ならびにCMISトランジスタの不純物領域がいずれも半導体基板の表層部に形成された単純な配置形態であるため、半導体基板上に配線を形成することにより、これらの電極や不純物領域に、配線を簡単に電気的に接続することができる。また、半導体基板上に配線を形成することにより、静電容量型加速度センサとCMISトランジスタとを電気的に接続できるので、加速度センサとCMISトランジスタとを接続するためのボンディングワイヤなどを省略することができる。これにより、加速度検出時におけるワイヤノイズの発生を防止することができる。その結果、加速度を精密に検出することができる。前記固定電極は、前記半導体基板の前記表層部に埋設された絶縁層によって前記固定電極の他の部分から絶縁された固定側電極部を含み、前記可動電極は、前記半導体基板の前記表層部に埋設された絶縁層によって前記可動電極の他の部分から絶縁された可動側電極部を含むことが好ましい。これにより、固定電極の電極部および可動電極の電極部を各電極の他の部分から絶縁する場合に、半導体基板の表面を平坦に維持することができる。そのため、半導体基板の表面平坦面を、静電容量型加速度センサとCMISトランジスタとを電気的に接続するための配線などを引き回すためのスペースとして効率的に利用することができる。前記静電容量型加速度センサは、前記半導体基板の表面に沿って直交する2方向をX軸方向およびY軸方向とし、当該X軸およびY軸に直交する前記半導体基板の厚さ方向に沿う方向をZ軸方向としたときに、前記X軸方向に沿う加速度を検出するX軸センサと、前記Y軸方向に沿う加速度を検出するY軸センサと、前記Z軸方向に沿う加速度を検出するZ軸センサとを含み、前記X軸センサ、Y軸センサおよびZ軸センサが、それぞれ、前記固定電極および可動電極を含み、前記X軸センサの前記固定電極としてのX固定電極は、前記半導体基板に対して固定されており、前記X軸センサの前記可動電極としてのX可動電極は、前記半導体基板に対して前記X軸方向に沿って、前記X固定電極に対して進退するように構成されており、前記Y軸センサの前記固定電極としてのY固定電極は、前記半導体基板に対して固定されており、前記Y軸センサの前記可動電極としてのY可動電極は、前記半導体基板に対して前記Y軸方向に沿って、前記Y固定電極に対して進退するように構成されており、前記Z軸センサの前記固定電極としてのZ固定電極は、前記半導体基板に対して固定されており、前記Z軸センサの前記可動電極としてのZ可動電極は、前記半導体基板に対して前記Z軸方向に沿って、前記Z固定電極に対して進退するように構成されていてもよい。これにより、三次元空間において直交する3軸X軸、Y軸およびZ軸に作用する加速度を、1デバイスで測定することができる。また、前記センサ領域が、前記半導体基板の中央部に配置されており、このセンサ領域を取り囲む周辺部に、前記集積回路領域が配置されていることが好ましい。センサ領域が半導体基板の中央部に配置されている、すなわち、半導体基板の空洞が半導体基板中央部に形成されている。そのため、半導体基板の外形をなす周辺部を、半導体基板本来の厚さに維持することができる。これにより、半導体基板に応力が加わっても、それにより生じる歪みを小さくすることができる。また、半導体基板の表面に層間絶縁膜が積層される場合、前記CMISトランジスタは、前記層間絶縁膜上に積層された複数層のトランジスタ配線を有する多層配線構造を有しており、前記静電容量型加速度センサは、前記多層配線構造のいずれかの層に形成された前記トランジスタ配線と同一層に形成され、当該トランジスタ配線と同一材料からなるセンサ配線をさらに含むことが好ましい。一方、前記静電容量型加速度センサは、前記ゲート絶縁膜と同一層に形成された絶縁膜と、当該絶縁膜上に形成され、前記ゲート電極と同一材料からなるセンサ配線とをさらに含んでいてもよい。このように、静電容量型加速度センサの配線と、CMISトランジスタの配線またはゲート電極とを同一層に形成し、さらにそれらの材料を共通化することにより、加速度センサおよびCMISトランジスタの配線構造を簡素にでき、さらにそれらを同一工程で形成することができる。また、前記半導体基板は、導電性シリコン基板であってもよい。半導体基板が導電性シリコン基板であれば、所定の形状に成形された固定電極および可動電極に対して導電性を付与するための特別な処理を施さなくても、成形後の構造をそのまま電極として利用することができる。また、電極として利用される部分を除く部分を、配線として利用することができる。本発明の他の局面に係る静電容量型ジャイロセンサは、内部に空洞を有し、前記空洞に対して一方側の表面部および他方側の裏面部を有する半導体基板と、前記半導体基板の前記表面部に形成され、第1ベース部と、この第1ベース部から前記半導体基板の表面に沿って延び、互いに間隔を空けて櫛歯状に配列された複数の第1電極部とを含む固定電極と、前記半導体基板の前記表面部に形成され、第2ベース部と、この第2ベース部から複数の前記第1電極部の各間に向かって延び、前記第1電極部に対して間隔を空けて噛み合う櫛歯状に配列された複数の第2電極部とを含み、前記固定電極に対して上下動可能な可動電極と、前記第1ベース部における前記第2電極部に対向する対向部に形成され、前記第1ベース部の他の部分から絶縁された第1コンタクト部と、前記第2電極部の先端部に形成され、前記第2電極部の他の部分から絶縁された第2コンタクト部とを含んでいる。この静電容量型ジャイロセンサでは、1対の櫛歯状の電極固定電極および可動電極が互いに噛み合うことにより、固定電極の第1電極部と可動電極の第2電極部とが間隔を空けてストライプ状に交互に配列されている。そして、固定電極の第1電極部と、可動電極の第2電極部における先端部第2コンタクト部を除く部分とは、これらの間に一定電圧が印加され、その間隔の変化により静電容量が変化する容量素子検出部の電極を構成している。一方、第1および第2電極部の配列方向に直交する方向ストライプに沿う方向においては、個々の第2電極部の先端部に設けられた第2コンタクト部が、互いに隣接する第1電極部の基端部間に設けられた固定電極の第1コンタクト部と間隔を空けて対向している。固定電極の第1コンタクト部と、可動電極の第2コンタクト部とは、これらの間に駆動電圧が印加され、当該駆動電圧の電圧変化により発生するクーロン力により可動電極を振動させる。この静電容量型ジャイロセンサでは、固定電極および可動電極が、半導体基板の表面部において、半導体基板の一部を利用して形成されている。したがって、固定電極および可動電極を形成するために、半導体基板上に幾つもの層を積み上げる必要がない。その結果、センサ全体の厚さが基板の厚さ程度で済むので、センサの小型化を実現することができる。その上、固定電極および可動電極の形成にあたって、エピタキシャル成長、CMP、犠牲層エッチングなどの処理を繰り返して行う必要がなく、半導体基板をエッチングすればよい。半導体基板をエッチングすることにより、所定の形状の固定電極および可動電極を成形しつつ、これらの電極の下方半導体基板の裏面側に、可動電極の可動領域を確保するための空洞を形成することができる。よって、センサの製造工程を簡単にすることができる。次に、たとえば、上記可動電極をZ軸方向に駆動させて、X軸まわりに作用する角速度を検出する方法について説明する。固定電極の第1コンタクト部と可動電極の第2コンタクト部との間には、同極性/異極性の駆動電圧が交互に与えられる。これにより、第1コンタクト部固定電極-第2コンタクト部可動電極間にクーロン斥力/クーロン引力が交互に発生する。その結果、櫛歯状の可動電極が振り子であるかのように、同じく櫛歯状の固定電極を振動の中心として、固定電極に対してZ軸方向に沿って上下に振動駆動する。この状態において、可動電極がX軸を中心軸として回転すると、Y軸方向にコリオリ力が生じることになる。このコリオリ力により、第1電極部固定電極と第2電極部可動電極との距離電極間距離が変化する。そして、当該電極間距離の変化に起因する可動電極-固定電極間の静電容量の変化を検出することによって、X軸まわりの角速度を検出することができる。上述のように、この静電容量型ジャイロセンサでは、第1コンタクト部および第2コンタクト部が、第1および第2電極部の配列方向に直交する方向、すなわち、検出用容量素子の両電極の表面に沿う方向に対向しており、さらに第1および第2電極部から絶縁されている。そのため、第1および第2コンタクト部に駆動電圧を与えても、当該駆動電圧の印加により容量素子の両電極が引き合ったり反発したりすることを防止することができる。これにより、コリオリ力が働いて可動電極が振れる場合を除いて、両電極の距離を一定に保持することができる。その結果、微小な静電容量の変化までも検出することができるので、検出精度を向上させることができる。一方、可動電極に働くコリオリ力は、コリオリ力が働いたときの可動電極の位置によってそのベクトルが異なる。そのため、角速度の検出精度をより高めるのであれば、振動中の可動電極のZ軸方向における位置を把握し、コリオリ力のベクトルを正確に検出することが好ましい。上記のように、櫛歯状の可動電極は、振り子であるかのように、同じく櫛歯状の固定電極を振動の中心として上下に振動駆動する。振動中、検出用容量素子を形成する第2電極部と第1電極部との対向面積は、可動電極が振動の中心を通過するときに最大となり、可動電極が振動端に達したときに最小となるように、振動の周期と同周期で変化する。したがって、可動電極の駆動開始からコリオリ力が働くまでの間、対向面積の変化に起因する第1-第2電極部間の静電容量の変化をセンシングしておけば、コリオリ力が可動電極に働いたときに静電容量の変化履歴を検出することにより、可動電極の位置を把握することができる。しかしながら、第2電極部と第1電極部との対向面積は、第2電極部の位置が振動の中心固定電極から同距離であれば、可動電極が振動の中心に対して空洞から離れる側および近づく側のどちら側に変位しているかに関わらず、同じとなる。そのため、第2電極部が、第1電極部に対して空洞から離れる側および空洞へ近づく側のどちらに変位しているか見分けることが困難である。そこで、本発明の静電容量型ジャイロセンサでは、前記第2電極部が、前記固定電極の表面からはみ出すように前記空洞から離れる方向へ反っているか、または、前記固定電極の裏面からはみ出すように前記半導体基板の裏面へ向かう方向へ反っていることが好ましい。第2電極部が空洞から離れる方向へ反っていれば、可動電極の駆動開始時、第2電極部が空洞からさらに離れる方向へ変位すると、その変位に伴い、第2電極部と第1電極部との対向面積が小さくなって、第2電極部-第1電極部間の静電容量が減っていく。一方、第2電極部が空洞へ近づく方向へ変位すると、その変位に伴い、第2電極部と第1電極部との対向面積が大きくなって、第2電極部-第1電極部間の静電容量が増えていく。したがって、当該静電容量の変化傾向を検出することにより、静電容量が減少傾向であれば第2電極部が空洞から離れる方向へ変位しており、静電容量が増加傾向であれば第2電極部が空洞へ近づく方向へ変位しているということを容易に把握することができる。その結果、第2電極部が、可動電極の駆動開始時に、空洞から離れる方向および空洞へ近づく方向のどちら側に変位したかを確実に把握することができる。そのため、駆動後の第1-第2電極部間の静電容量の変化をセンシングすることにより、振動中の可動電極の位置を正確に把握することができる。よって、コリオリ力のベクトルを正確に検出できるので、検出精度を一層向上させることができる。なお、第2電極部が半導体基板の裏面へ向かう方向へ反っている場合も同様に、可動電極の位置を正確に把握することができる。つまり、この場合は、可動電極の駆動開始時、第2電極部が空洞からさらに離れる方向へ変位すると、その変位に伴い、第2電極部と第1電極部との対向面積が大きくなって、第2電極部-第1電極部間の静電容量が増えていく。一方、第2電極部が空洞へ近づく方向へ変位すると、その変位に伴い、第2電極部と第1電極部との対向面積が小さくなって、第2電極部-第1電極部間の静電容量が減っていく。したがって、当該静電容量の変化傾向を検出することにより、静電容量が増加傾向であれば第2電極部が空洞から離れる方向へ変位しており、静電容量が減少傾向であれば第2電極部が空洞へ近づく方向へ変位しているということを容易に把握することができる。また、本発明の静電容量型ジャイロセンサは、前記第1ベース部の前記対向部の周囲を取り囲むように前記第1ベース部に埋め込まれ、当該対向部を前記第1ベース部の他の部分から分離する第1分離絶縁層をさらに含んでいてもよい。また、本発明の静電容量型ジャイロセンサは、前記第2電極部の前記先端部よりも基端部側に埋め込まれ、当該先端部を前記第2電極部の前記他の部分から分離する第2分離絶縁層をさらに含んでいてもよい。第1分離絶縁層および/第2分離絶縁層が半導体基板に埋め込まれていれば、半導体基板の表面を、第1電極部、第1コンタクト部、第2電極部および第2コンタクト部に接続される配線を引き回すためのスペースとして効率的に利用することができる。また、本発明の静電容量型ジャイロセンサでは、前記半導体基板が、導電性シリコン基板であってもよい。半導体基板が導電性シリコン基板であれば、所定の形状に成形された固定電極および可動電極に対して導電性を付与するための特別な処理を施さなくても、成形後の構造をそのまま電極として利用することができる。また、電極として利用される部分を除く部分を、配線として利用することができる。本発明の一の局面に係る半導体装置の製造方法は、半導体基板のセンサ領域に静電容量型加速度センサを形成し、前記半導体基板の集積回路領域にCMISComplementaryMetalInsulatorSemiconductorトランジスタを形成する、半導体装置の製造方法であって、前記半導体基板の表面に対してN型不純物およびP型不純物を選択的に注入することにより、P型ソース領域およびP型ドレイン領域を有するN型ウェル領域と、N型ソース領域およびN型ドレイン領域を有するP型ウェル領域とを、当該半導体基板の前記集積回路領域の表層部に形成する工程と、前記半導体基板の前記センサ領域の表層部を選択的にエッチングして前記半導体基板の厚さ方向の途中部まで掘り下げた凹部を形成することにより、当該凹部を隔てて噛み合う櫛歯状の固定電極および可動電極を同時に形成する工程と、前記凹部の内面に保護膜を形成する工程と、前記凹部の底面上から前記保護膜を選択的に除去する工程と、前記保護膜の除去後、異方性エッチングにより前記凹部を掘り下げた後、等方性エッチングにより前記固定電極および可動電極の下方部を除去して空洞を形成する工程とを含んでいる。この方法によれば、静電容量型加速度センサの固定電極および可動電極が、半導体基板の選択的なエッチングにより、半導体基板の一部を利用して、半導体基板のセンサ領域の表層部に形成される。したがって、固定電極および可動電極を形成するために、半導体基板上に導電材料をエピタキシャル成長させる必要がない。その結果、半導体基板の集積回路領域の表層部に形成されたCMISトランジスタのN型およびP型ウェル領域の構造を、その形成後も維持することができる。その結果、静電容量型加速度センサおよびCMISトランジスタを同一の半導体基板に形成することができる。また、前記凹部の形成に先立って、前記半導体基板を選択的にエッチングすることにより、前記半導体基板の前記センサ領域の表層部にトレンチを形成する工程と、前記トレンチに絶縁材料を埋設することにより、前記トレンチ内に絶縁層を形成する工程とをさらに含み、前記凹部を形成する工程は、前記固定電極および前記可動電極の一部が、前記絶縁層により前記固定電極および前記可動電極の他の部分から絶縁されるように、前記半導体基板をエッチングする工程を含むことが好ましい。これにより、静電容量型加速度センサの固定電極および可動電極の電極として機能する部分を、各電極の他の部分から絶縁することができる。また、前記トレンチを形成する工程および前記絶縁層を形成する工程は、前記N型ウェル領域および前記P型ウェル領域を形成する工程よりも前に行なわれることが好ましい。たとえば、トレンチの内面を熱酸化することにより、トレンチ内に絶縁層を形成する場合には、半導体基板が1100°C~1200°C程度に加熱される。その場合でも、N型ウェル領域およびP型ウェル領域が当該加熱の後に形成されるのであれば、これらのウェル領域が高温に晒されることを防止することができる。また、本発明の半導体装置の製造方法では、前記半導体基板上に絶縁膜を積層する工程と、前記絶縁膜上に金属材料を選択的に堆積させることにより、前記CMISトランジスタ用のトランジスタ配線と、前記静電容量型加速度センサ用のセンサ配線とを同一層に形成する工程とをさらに含むことが好ましい。これにより、トランジスタ配線とセンサ配線とを同一工程で形成することができるので、製造工程を簡略にすることができる。また、前記金属材料を選択的に堆積させる工程は、前記固定電極および前記可動電極を形成すべき領域に当該金属材料を堆積させる工程を含み、前記凹部を形成する工程は、堆積された前記金属材料を含む層をマスクとするエッチングにより前記凹部を形成し、同時に前記固定電極および可動電極を形成する工程を含んでいてもよい。これにより、凹部を形成する際のマスクを形成する工程が省けるので、製造工程をより一層簡略にすることができる。以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。1第1の実施形態加速度センサと集積回路との1チップ化の実施例<半導体装置の全体構成>まず、図1を参照して、半導体装置の全体構成を説明する。図1は、本発明の第1実施形態に係る半導体装置の模式的な平面図である。なお、図1では、樹脂パッケージに封止されている部分の一部が透視した状態で表わされている。半導体装置1は、静電容量素子の容量の変化に基づいて加速度を検出するデバイスであり、樹脂パッケージ2により画成された直方体形状平面視四角形状のパッケージの外形を有している。半導体装置1は、平面視四角形状の半導体基板3を含む。半導体基板3は、その中央部に、加速度センサ4が配置されたセンサ領域70と、当該センサ領域70を取り囲む半導体基板3の周辺部に、集積回路5ASIC:ApplicationSpecificIntegratedCircuitが配置された集積回路領域71とを有している。加速度センサ4は、三次元空間において直交する3つの軸まわりの加速度をそれぞれ検出するセンサとして、X軸センサ6、Y軸センサ7およびZ軸センサ8を有している。なお、この実施形態では、半導体基板3の表面に沿って直交する2方向をX軸方向およびY軸方向とし、これらX軸およびY軸方向に直交する半導体基板3の厚さ方向に沿う方向をZ軸とする。集積回路5は、たとえば、各センサから出力された電気信号を増幅するチャージアンプ、当該電気信号の特定の周波数成分を取り出すフィルタ回路ローパスフィルタ:LPFなど、フィルタリング後の電気信号を論理演算する論理回路を含んでおり、CMOSトランジスタ含む。また、半導体装置1の表面には、この実施形態では、平面視で加速度センサ4を挟んで互いに対向する1対の縁部のそれぞれに5つずつ、電極パッド9が設けられている。電極パッド9は、互いに等間隔を空けて各縁部に沿って配列されている。これらの電極パッド9は、たとえば、加速度センサ4や集積回路5に電圧を印加するためのパッドを含んでいる。<X軸センサおよびY軸センサの構成>次に、図2~図4を参照して、X軸センサおよびY軸センサの構成を説明する。図2は、図1に示すセンサ部の模式的な平面図である。図3は、図2に示すX軸センサの要部平面図である。図4は、図2に示すX軸センサの要部断面図であって、図3の切断線A-Aでの断面図である。半導体基板3は、導電性シリコン基板たとえば、5mΩm~25mΩmの抵抗率を有する低抵抗基板からなる。この半導体基板3は、センサ領域70の表層部直下に平面視四角形状の空洞10を有しており、当該空洞10を表面側から区画する天面を有する半導体基板3の上壁11半導体基板の表層部にX軸センサ6、Y軸センサ7およびZ軸センサ8が形成されている。つまり、X軸センサ6、Y軸センサ7およびZ軸センサ8は半導体基板3の一部からなり、空洞10を裏面側から区画する底面を有する半導体基板3の底壁12に対して浮いた状態で支持されている。空洞10が形成された半導体基板3の厚さは、たとえば、空洞10が形成された中央部において、60μm~685μmであり、空洞10を取り囲む周辺部において、100μm~725μmである。また、半導体基板3の表面において、空洞10を挟んで対向する両側には、これらのセンサ6,7,8に含まれる配線の一部がパッド13として露出している。これらのパッド13は、樹脂パッケージ2によりパッケージングされた状態において、たとえば、ボンディングワイヤ図示せずなどにより電極パッド9と電気的に接続される。X軸センサ6およびY軸センサ7は、間隔を空けて互いに隣接して配置されており、これらX軸センサ6およびY軸センサ7のそれぞれを取り囲むようにZ軸センサ8が配置されている。この実施形態では、Y軸センサ7は、X軸センサ6を平面視で90°回転させたものとほぼ同様の構成を有している。したがって、以下では、Y軸センサ7の構成については、X軸センサ6の各部の説明の際に、当該各部に対応する部分を括弧書きで併記して、具体的な説明に代える。X軸センサ6とZ軸センサ8との間およびY軸センサ7とZ軸センサ8との間には、これらを浮いた状態で支持するための支持部14が形成されている。支持部14は、半導体基板3の空洞10を横側から区画する側面を有する一側壁15から、Z軸センサ8を横切ってX軸センサ6およびY軸センサ7へ向かって延びる直線部16と、X軸センサ6およびY軸センサ7を取り囲む環状部17とを一体的に含んでいる。X軸センサ6およびY軸センサ7は、個々の環状部17の内側に配置され、環状部17の内側壁における相対する2箇所において両持ち支持されている。Z軸センサ8は、直線部16の両側壁において両持ち支持されている。X軸センサ6Y軸センサ7は、空洞10内に設けられた支持部14に固定されたX固定電極21Y固定電極41と、X固定電極21に対して振動可能に保持されたX可動電極22Y可動電極42とを有している。X固定電極21およびX可動電極22は、同じ厚さで形成されている。X固定電極21Y固定電極41は、支持部14に固定された平面視四角環状のベース部23Y固定電極41のベース部43と、ベース部23の内壁に沿って等しい間隔を空けて櫛歯状に配列された複数組の固定側電極部としての電極部24Y固定電極41の電極部44とを含んでいる。一方、X可動電極22Y可動電極42は、X固定電極21の電極部24を横切る方向に延び、その両端が、当該方向に沿って伸縮自在なビーム部25Y軸センサ7のビーム部45を介してX固定電極21のベース部23に接続されたベース部26Y可動電極42のベース部46と、当該ベース部26から、互いに隣接するX固定電極21の電極部24間に向かって両側に延び、X固定電極21の電極部24に接触しないように噛み合う櫛歯状に配列された可動側電極部としての電極部27Y可動電極42の電極部47とを含んでいる。X軸センサ6では、X可動電極22に対してX軸方向の加速度が作用すると、ビーム部25が伸縮してX可動電極22のベース部26が半導体基板3の表面に沿って振動することによって、X固定電極21の電極部24に櫛歯状に噛み合ったX可動電極22の個々の電極部27が、X固定電極21の電極部24に対して近づく方向および遠ざかる方向に交互に振動する。X固定電極21のベース部23は、互いに平行に延びる直線状の主フレームを有しており、当該主フレームに沿って三角形の空間が繰り返されるように、主フレームに対して補強フレームが組み合わされたトラス状の骨組み構造を有している。また、X固定電極21の電極部24は、個々の基端部がベース部23に接続され、それらの先端部が互いに対向する平面視直線状の2つの電極部を1組として、それらが等しい間隔を空けて複数設けられている。個々の電極部24は、互いに平行に延びる直線状の主フレームと、当該主フレーム間に架設された複数の横フレームとを含む平面視梯子状の骨組み構造を有している。一方、X可動電極22のベース部26は、互いに平行に延びる複数この実施形態では、6本の直線状のフレームからなり、その両端がビーム部25に接続されている。ビーム部25は、X可動電極22のベース部26の両端に2つずつ設けられている。また、X可動電極22の電極部27は、ベース部26の各フレームを横切って互いに平行に延びる直線状の主フレームと、当該主フレーム間に架設された複数の横フレームとを含む平面視梯子状の骨組み構造を有している。また、X可動電極22では、個々の電極部27をY軸方向X軸方向に直交する方向に沿って2分割するライン上に、その表面から空洞10に至るまで、横フレームを横切る絶縁層28この実施形態では、酸化シリコンが埋め込まれている。この絶縁層28により、個々の電極部27が、X軸方向に沿って一方側および他方側の2つに絶縁分離されている。これにより、X可動電極22の電極部27が、X可動電極22において他の部分から絶縁され、それぞれ独立した電極として機能する。X固定電極21およびX可動電極22を含む半導体基板3の表面には、酸化シリコンSiO2からなる第1絶縁膜33および第2絶縁膜34が順に積層されており、この第2絶縁膜34上に、X第1センサ配線29Y第1センサ配線49およびX第2センサ配線30Y第2センサ配線50が形成されている。X第1センサ配線29は、2つに絶縁分離された個々の電極部27の一方側この実施形態では、図3の紙面左側から静電容量の変化に伴う電圧の変化を検出する。これに対し、X第2センサ配線30は、2つに絶縁分離された個々の電極部27の他方側この実施形態では、図3の紙面右側から静電容量の変化に伴う電圧の変化を検出する。X第1センサ配線29およびX第2センサ配線30は、この実施形態では、アルミニウムAlからなる。X第1センサ配線29およびX第2センサ配線30は、第1および第2絶縁膜33,34を貫通するコンタクトプラグ31,51を介して、個々の電極部27に電気的に接続されている。そして、X第1センサ配線29およびX第2センサ配線30は、X可動電極22のビーム部25、X固定電極21のベース部23を介して支持部14上に引き回され、その一部がパッド13として露出している。なお、X第1センサ配線29およびX第2センサ配線30は、それぞれX可動電極22のビーム部25を通過する区間においては、導電性の半導体基板3の一部からなるビーム部25自体を電流路として利用している。ビーム部25上にアルミニウム配線を設けないので、ビーム部25の伸縮性を保持することができる。また、支持部14には、X固定電極21の電極部24から静電容量の変化に伴う電圧の変化を検出するX第3センサ配線32Y第3センサ配線52が引き回されており、このX第3センサ配線32も他の配線29,30と同様に、その一部がパッド13として露出している。すなわち、このX軸センサ6では、X第1センサ配線29およびX第2センサ配線30が接続された電極部27と、X第3センサ配線32が接続された電極部24とが、互いに電極間距離dxを隔てて対向し、これらの間に一定電圧が印加され、その間隔dxや対向面積の変化により静電容量が変化する容量素子検出部の電極を構成している。半導体基板3において、X固定電極21およびX可動電極22の上面および側面は、第1絶縁膜33および第2絶縁膜34とともに、酸化シリコンSiO2からなる保護薄膜35で被覆されている。また、半導体基板3の表面における空洞10外の部分では、第2絶縁膜34上に、第3絶縁膜36、第4絶縁膜37、第5絶縁膜38および表面保護膜39が順に積層されている。すなわち、この半導体装置1では、センサ上に積層される絶縁膜の層数が、集積回路5に含まれる絶縁膜の層数よりも少なくされており、この実施形態では、センサの絶縁膜が第1絶縁膜33および第2絶縁膜34の2層構造であり、集積回路5の絶縁膜が第1~第5絶縁膜33,34,36~38および表面保護膜39の6層構造である。上記の構造のX軸センサ6では、X可動電極22に対してX軸方向の加速度が作用すると、ビーム部25が伸縮してX可動電極22のベース部26が半導体基板3の表面に沿って振動することによって、X固定電極21の電極部24に櫛歯状に噛み合ったX可動電極22の個々の電極部27が、X固定電極21の電極部24に対して近づく方向および遠ざかる方向に交互に振動する。これにより、互いに隣接するX固定電極21の電極部24と、X可動電極22の電極部27との対向距離dxが変化する。そして、当該対向距離dxの変化に起因するX可動電極22-X固定電極21間の静電容量の変化を検出することによって、X軸方向の加速度axが検出される。なお、この実施形態では、X軸方向の加速度axは、絶縁分離されたX可動電極22の一方および他方それぞれの電極部の検出値の差分をとることにより求められる。また、Y軸センサ7では、Y可動電極42に対してY軸方向の加速度が作用すると、ビーム部45が伸縮してY可動電極42のベース部46が半導体基板3の表面に沿って振動することによって、Y固定電極41の電極部44に櫛歯状に噛み合ったY可動電極42の個々の電極部47が、Y固定電極41の電極部44に対して近づく方向および遠ざかる方向に交互に振動する。これにより、互いに隣接するY固定電極41の電極部44と、Y可動電極42の電極部47との対向距離が変化する。そして、当該対向距離の変化に起因するY可動電極42-Y固定電極41間の静電容量の変化を検出することによって、Y軸方向の加速度ayが検出される。<Z軸センサの構成>次に、図2および図5~図7を参照して、Z軸センサの構成を説明する。図5は、図2に示すZ軸センサの要部平面図である。図6は、図2に示すZ軸センサの要部断面図であって、図5の切断線B-Bでの断面図である。図7は、図2に示すZ軸センサの要部断面図であって、図5の切断線C-Cでの断面図である。図2を参照して、導電性シリコンからなる半導体基板3は、上述したように、内部に空洞10を有している。半導体基板3の上壁11半導体基板の表層部には、X軸センサ6およびY軸センサ7のそれぞれを取り囲むように、半導体基板3の底壁12に対して浮いた状態で支持部14に支持されたZ軸センサ8が配置されている。Z軸センサ8は、空洞10内に設けられた支持部14直線部16に固定されたZ固定電極61と、Z固定電極61に対して振動可能に保持されたZ可動電極62とを有している。Z固定電極61およびZ可動電極62は、同じ厚さで形成されている。このZ軸センサ8では、Z可動電極62が支持部14の環状部17を取り囲むように配置されており、このZ可動電極62をさらに取り囲むように、Z固定電極61が配置されている。Z固定電極61およびZ可動電極62は、支持部14の直線部16の両側壁に一体的に接続されている。Z固定電極61は、支持部14に固定された平面視四角環状のベース部63と、当該ベース部63における、X軸センサ6Y軸センサ7に対して直線部16とは反対側の部分に設けられた櫛歯状の複数の固定側電極部としての電極部64とを含んでいる。一方、Z可動電極62は、平面視四角環状のベース部65と、当該ベース部65から、互いに隣接するZ固定電極61の櫛歯状の電極部64の各間に向かって延び、Z固定電極61の電極部64に接触しないように噛み合う櫛歯状の可動側電極部としての電極部66とを含んでいる。このZ可動電極62のベース部65は、互いに平行に延びる直線状の主フレームを有しており、当該主フレームに沿って三角形の空間が繰り返されるように、主フレームに対して補強フレームが組み合わされたトラス状の骨組み構造を有している。かかる構造のZ可動電極62のベース部65は、電極部66が配置される側とは反対側の部分において、補強フレームが省略されている区間を有しており、当該区間の主フレームがZ可動電極62を上下動可能にするためのビーム部67として機能する。すなわち、このZ軸センサ8では、Z可動電極62に対してZ軸方向の加速度が作用すると、ビーム部67が歪み、Z可動電極62のベース部65があたかも振り子であるかのように、ビーム部67を支点として空洞10に対して近づく方向および遠ざかる方向に回動振動することによって、Z固定電極61の電極部64に櫛歯状に噛み合ったZ可動電極62の電極部66が上下に振動する。Z固定電極61のベース部63は、互いに平行に延びる直線状の主フレームを有しており、当該主フレームに沿って三角形の空間が繰り返されるように、主フレームに対して補強フレームが組み合わされたトラス状の骨組み構造を有している。Z固定電極61の個々の電極部64は、基端部がZ固定電極61のベース部63に接続され、先端部がZ可動電極62へ向かって延び、ベース部の内壁に沿って等しい間隔を空けて櫛歯状に配列されている。また、個々の電極部64の基端部寄りの部分には、電極部64を幅方向に横切るように、その表面から空洞10に至るまで絶縁層68この実施形態では、酸化シリコンが埋め込まれている。この絶縁層68により、Z固定電極61の個々の電極部64が、Z固定電極61の他の部分から絶縁されている。一方、Z可動電極62の個々の電極部66は、基端部がZ可動電極62のベース部65に接続され、先端部がZ固定電極61の電極部64の各間へ向かって延び、Z固定電極61の電極部64に接触しないように噛み合う櫛歯状に配列されている。また、Z可動電極62の個々の電極部66の基端部寄りの部分には、電極部66を幅方向に横切るように、半導体基板3の表面から空洞10に至るまで絶縁層74この実施形態では、酸化シリコンが埋め込まれている。この絶縁層74により、Z可動電極62の個々の電極部66が、Z可動電極62の他の部分から絶縁されている。また、Z可動電極62の個々の電極部66は、Z固定電極61の電極部64の表面からはみ出すように半導体基板3の空洞10から離れる方向へ断面視円弧状に反っており、半導体基板3の表面から上方に突出した部分81を有している。Z固定電極61およびZ可動電極62を含む半導体基板3の表面には、上述したように、酸化シリコンSiO2からなる第1絶縁膜33および第2絶縁膜34が順に積層されている。第1絶縁膜33は、Z可動電極62の表面上においては、他の部分よりも厚くされている。これにより、Z可動電極62に相対的に大きな応力を与えることができ、Z可動電極62の電極部66を反らすことができる。そして、第2絶縁膜34上に、Z第1センサ配線75およびZ第2センサ配線77が形成されている。Z第1センサ配線75およびZ第2センサ配線77は、互いに隣接するZ固定電極61の電極部64およびZ可動電極62の電極部66にそれぞれ接続されている。すなわち、このZ軸センサ8では、Z第1センサ配線75が接続された電極部64と、Z第2センサ配線77が接続された電極部66とが、互いに電極間距離dzを隔てて対向し、これらの間に一定電圧が印加され、その間隔dzや対向面積Sの変化により静電容量が変化する容量素子検出部の電極を構成している。具体的には、Z第1センサ配線75は、Z固定電極61のベース部63に沿って形成され、Z固定電極61の個々の電極部64の絶縁層68を跨って電極部64の先端部へ向かって分岐するアルミニウム配線を含んでいる。その分岐されたアルミニウム配線は、電極部64の幅よりも狭い幅で形成されており、個々の電極部64における絶縁層68よりも先端側に、第1絶縁膜33および第2絶縁膜34を貫通するコンタクトプラグ79を介して電気的に接続されている。また、図2に示すように、Z第1センサ配線75は、Z固定電極61のベース部63を介して支持部14上に引き回され、その一部がパッド13として露出している。一方、Z第2センサ配線77は、Z可動電極62の電極部66から、静電容量の変化に伴う電圧の変化を検出する。このZ第2センサ配線77は、Z可動電極62のベース部65に沿って形成され、Z可動電極62の個々の電極部66の基端部寄りの絶縁層74を跨って電極部66へ向かって分岐するアルミニウム配線を含んでいる。その分岐されたアルミニウム配線は、電極部66の幅よりも狭い幅で形成されており、個々の電極部66に、第1絶縁膜33および第2絶縁膜34を貫通するコンタクトプラグ80を介して電気的に接続されている。また、図2に示すように、Z第2センサ配線77は、Z可動電極62のベース部65を介して支持部14上に引き回され、その一部がパッド13として露出している。半導体基板3において、Z固定電極61およびZ可動電極62の上面および側面は、第1絶縁膜33および第2絶縁膜34とともに、酸化シリコンSiO2からなる保護薄膜35で被覆されている。また、半導体基板3の表面における空洞10外の部分では、第2絶縁膜34上に、第3絶縁膜36、第4絶縁膜37、第5絶縁膜38および表面保護膜39が順に積層されている。当該部分において、Z第1センサ配線75およびZ第2センサ配線77と対向する部分には、これらをパッド13として露出させる開口82が、表面保護膜39から第5絶縁膜38、第4絶縁膜37および第3絶縁膜36を貫通して形成されている。そして、このZ軸センサ8では、Z可動電極62に対してZ軸方向の加速度が作用すると、櫛歯状のZ可動電極62が振り子であるかのように、同じく櫛歯状のZ固定電極61を振動の中心として、Z固定電極61に対してZ軸方向に沿って上下に振動する。これにより、互いに隣接するZ固定電極61の電極部64と、Z可動電極62の電極部66との対向面積Sが変化する。そして、当該対向面積Sの変化に起因するZ可動電極62-Z固定電極61間の静電容量の変化を検出することによって、Z軸方向の加速度azが検出される。なお、この実施形態では、Z軸方向の加速度azは、X軸センサ6を取り囲むZ軸センサ8の検出値と、Y軸センサ7を取り囲むZ軸センサ8の検出値との差分をとることにより求められる。差分は、たとえば、X軸センサ6を取り囲むZ軸センサ8の固定電極および可動電極と、Y軸センサ7を取り囲むZ軸センサ8の固定電極および可動電極との位置関係を反対にすることによって得ることができる。つまり、一方のZ軸センサ8において、前述のように、支持部14の環状部17を取り囲むようにZ可動電極62を配置し、このZ可動電極をさらに取り囲むように、Z固定電極61を配置する。これに対し、他方のZ軸センサ8においては、支持部14の環状部17を取り囲むようにZ固定電極61を配置し、このZ固定電極61をさらに取り囲むように、Z可動電極62を配置する。これにより、1対のZ軸センサ8間において、Z可動電極62の揺れ方が異なるので、差分が生じることとなる。また、一方および他方のZ軸センサ8の固定電極および可動電極の位置関係が同じ場合でも、可動電極の反り方向を反対にすることによって、差分を得ることができる。つまり、一方および他方のZ軸センサ8において、前述のように、支持部14の環状部17を取り囲むようにZ可動電極62を配置し、このZ可動電極62をさらに取り囲むように、Z固定電極61を配置した上で、他方のZ可動電極62の反り方向を、空洞10から離れる方向ではなく、当該Z可動電極62がZ固定電極61の裏面からはみ出すように、半導体基板3の裏面へ向かう方向とする。これにより、1対のZ軸センサ8間において、Z可動電極62が振動するときに容量差が生じるので、差分が生じることとなる。<集積回路の構成>次に、図8を参照して、集積回路の構成を説明する。図8は、図1に示す集積回路の模式断面図である。なお、図8は、前述の他の断面図図4、図6および図7とは縮尺が異なるため、同一符号が割り当てられた部分であっても、表現上の大きさが異なっている。上述したように、半導体基板3には、X軸センサ6、Y軸センサ7およびZ軸センサ8が形成されたセンサ領域70を取り囲むように集積回路領域71が形成されており、この集積回路領域71に集積回路5が形成されている。集積回路5は、CMOSデバイスを含む。より具体的には、集積回路5は、半導体基板3上に形成されたNチャネルMOSFET91およびPチャネルMOSFET92を含んでいる。NチャネルMOSFET91が形成されるNMOS領域93と、PチャネルMOSFET92が形成されるPMOS領域94とは、素子分離部95により、それぞれ周囲から絶縁分離されている。素子分離部95は、半導体基板3にその表面から比較的浅く掘り下がったトレンチシャロートレンチ96を形成し、そのシャロートレンチ96の内面に熱酸化法により熱酸化膜97を形成した後、CVDChemicalVaporDeposition:化学気相成長法により絶縁体98たとえば、酸化シリコンSiO2をシャロートレンチ96内に堆積させることにより形成されている。NMOS領域93には、P型ウェル99が形成されている。P型ウェル99の深さは、シャロートレンチ96の深さよりも大きい。P型ウェル99の表層部には、チャネル領域100を挟んで、N型のソース領域101およびN型のドレイン領域102が形成されている。ソース領域101およびドレイン領域102のチャネル領域100側の端部は、その深さおよび不純物濃度が小さくされている。すなわち、NチャネルMOSFET91では、LDDLightlyDopedDrain構造が適用されている。チャネル領域100上には、ゲート絶縁膜103が設けられている。このゲート絶縁膜103は、前述の第1絶縁膜33と同一層すなわち、半導体基板3の表面に接している。に形成されている。ゲート絶縁膜103上には、ゲート電極104が設けられている。ゲート電極104は、N型多結晶シリコンPoly-Siからなる。ゲート絶縁膜103およびゲート電極104の周囲には、サイドウォール105が形成されている。サイドウォール105は、窒化シリコンSiNからなる。ソース領域101、ドレイン領域102およびゲート電極104の表面には、それぞれシリサイド106~108が形成されている。PMOS領域94には、N型ウェル109が形成されている。N型ウェル109の深さは、シャロートレンチ96の深さよりも大きい。N型ウェル109の表層部には、チャネル領域110を挟んで、P型のソース領域111およびP型のドレイン領域112が形成されている。ソース領域111およびドレイン領域112のチャネル領域110側の端部は、その深さおよび不純物濃度が小さくされている。すなわち、PチャネルMOSFET92では、LDD構造が適用されている。チャネル領域110上には、ゲート絶縁膜113が形成されている。ゲート絶縁膜113は、酸化シリコンからなる。ゲート絶縁膜113上には、ゲート電極114が形成されている。ゲート電極114は、P型多結晶シリコンからなる。ゲート絶縁膜113およびゲート電極114の周囲には、サイドウォール115が形成されている。サイドウォール115は、SiNからなる。ソース領域111、ドレイン領域112およびゲート電極114の表面には、それぞれシリサイド116~118が形成されている。そして、半導体基板3上には、層間絶縁膜としての第2~第5絶縁膜34,36~38および表面保護膜39が順に積層され、個々の絶縁膜34,36,37上に後述するトランジスタ配線としての配線119~122,127が形成された多層配線構造が形成されている。これらの絶縁膜は、図4、図6および図7に示した第2~第5絶縁膜34,36~38および表面保護膜39と同じものである。最下層の第2絶縁膜34上には、ドレイン配線119,120およびソース配線121,122が形成されている。これらの配線は、アルミニウムAlからなり、前述したX軸センサ6、Y軸センサ7およびZ軸センサ8の配線X第1センサ配線29、Z第1センサ配線75などと同一層に形成されている。ソース配線121,122は、それぞれソース領域101およびソース領域111の上方に形成されている。ソース配線121とソース領域101との間、およびソース配線122とソース領域111との間において、第2絶縁膜34には、それらを電気的に接続するためのコンタクトプラグ123,124が貫通して設けられている。ドレイン配線119,120は、それぞれドレイン領域102およびドレイン領域112の上方に形成されている。ドレイン配線119とドレイン領域102との間、およびドレイン配線120とドレイン領域112との間において、第2絶縁膜34には、それらを電気的に接続するためのコンタクトプラグ125,126が貫通して設けられている。また、第3~第5絶縁膜36~38上にも、同様に配線127がそれぞれ形成されており、各層の絶縁膜の配線127は、コンタクトプラグ128を介して互いに電気的に接続されている。なお、最上層の第5絶縁膜38では、ドレイン配線129がドレイン領域102およびドレイン領域112に跨って形成されており、当該ドレイン配線129が、NチャネルMOSFET91のドレイン配線119とPチャネルMOSFET92のドレイン配線120の両方に接続されている。また、コンタクトプラグ123~126,128は、タングステンWからなる。また、表面保護膜39には、最上層の第5絶縁膜38上に形成されたドレイン配線129の一部をパッドとして露出させる開口130が形成されている。パッドとして露出したドレイン配線129は、樹脂パッケージ2によりパッケージングされた状態において、たとえば、ボンディングワイヤ図示せずなどにより電極パッド9と電気的に接続される。<半導体装置1の製造方法>次に、図9A~図36A、図9B~図36Bおよび図9C~図36Cを参照して、上述した半導体装置の製造工程を工程順に説明する。図9A~図36Aは、本発明の第1実施形態に係る半導体装置の製造工程を工程順に示す模式的な断面図であって、図4と同じ位置での切断面を示す。図9B~図36Bは、当該製造工程を工程順に示す模式的な断面図であって、図6と同じ位置での切断面を示す。図9C~図36Cは、当該製造工程を工程順に示す模式的な断面図であって、図8と同じ位置での切断面を示す。この半導体装置1を製造するには、まず、図9A~図9Cに示すように、導電性シリコンからなる半導体基板3の表面が熱酸化たとえば、温度1100~1200°C、膜厚5000Åされる。これにより、半導体基板3の表面に第1絶縁膜33が形成される。その際、Z可動電極62を形成すべき領域の酸化時間を他の部分の酸化時間よりも長くして、当該領域の膜厚を大きくする。次いで、図10Aおよび図10Bに示すように、公知のパターニング技術により、第1絶縁膜33がパターニングされ、X軸センサ6およびZ軸センサ8において絶縁層28,68,74を埋め込むべき領域に開口18が形成される。次いで、第1絶縁膜33をハードマスクとする異方性のディープRIEReactiveIonEtching:反応性イオンエッチングにより、具体的にはボッシュプロセスにより、半導体基板3が掘り下げられる。これにより、半導体基板3にトレンチ19が形成される。ボッシュプロセスでは、SF6六フッ化硫黄を使用して半導体基板3をエッチングする工程と、C4F8パーフルオロシクロブタンを使用してエッチング面に保護膜を形成する工程とが交互に繰り返される。これにより、高いアスペクト比で半導体基板3をエッチングすることができるが、エッチング面トレンチの内周面にスキャロップと呼ばれる波状の凹凸が形成される。この際、集積回路5を形成すべき領域は、図10Cに示すように、前工程終了後のままの状態が維持される。次いで、図11Aおよび図11Bに示すように、トレンチ19内部および半導体基板3の表面が熱酸化されたとえば、温度1100~1200°C、その後、酸化膜の表面がエッチバックされるたとえば、エッチバック後の膜厚が21800Å。これにより、トレンチ19を埋め尽くす絶縁層28,68,74が形成される。この際、集積回路5を形成すべき領域は、図11Cに示すように、前工程終了後のままの状態が維持される。次いで、図12A~図23Aおよび図12B~図23Bに示すように、加速度センサ4を形成すべき領域は、図12C~図23Cに示す工程により集積回路5を形成すべき領域にNチャネルMOSFET91およびPチャネルMOSFET92が形成されるまで、前工程終了後のままの状態が維持されるただし、図17Cにおけるエッチバック時を除く。集積回路5を形成すべき領域においては、加速度センサ4を形成すべき領域に絶縁層68,74が形成された後、図12Cに示すように、CVD法により、第1絶縁膜33上に窒化シリコン膜20が形成される。次いで、図13Cに示すように、公知のパターニング技術により、窒化シリコン膜20および第1絶縁膜33がパターニングされ、シャロートレンチ96を形成すべき領域に開口53が形成される。次いで、窒化シリコン膜20および第1絶縁膜33をハードマスクとするドライエッチングにより、半導体基板3が掘り下げられる。これにより、半導体基板3にシャロートレンチ96が形成される。次いで、窒化シリコン膜20および第1絶縁膜33を残した状態で熱酸化することにより、シャロートレンチ96の内面が酸化される。これにより、シャロートレンチ96の内面に熱酸化膜97が形成される。次いで、図14Cに示すように、CVD法により、半導体基板3上に酸化シリコンSiO2が堆積され、その後、エッチバックされる。これにより、シャロートレンチ96内を埋め尽くす絶縁体98が形成される。絶縁体98の形成後、窒化シリコン膜20が除去される。次いで、図15Cに示すように、PMOS領域94を選択的に露出させる開口を有するレジスト54が形成され、当該レジスト54をマスクとして、N型不純物たとえば、リンPイオンが注入インプランテーションされる。次いで、図16Cに示すように、NMOS領域93を選択的に露出させる開口を有するレジスト55が形成され、当該レジスト55をマスクとして、P型不純物たとえば、ボロンBイオンが注入インプランテーションされる。この後、半導体基板3が熱処理されることにより、注入されたイオンが活性化して、半導体基板3にN型ウェル109およびP型ウェル99が形成される。次いで、図17Cに示すように、エッチバックにより、第1絶縁膜33が薄くされて、ゲート絶縁膜103,113が形成される。次いで、図18Cに示すように、CVD法により、ゲート絶縁膜103,113上に多結晶シリコン層56が形成される。次いで、図19Cに示すように、ゲート電極104,114を形成すべき領域以外の領域に開口を有するレジスト57が形成され、当該レジスト57をマスクとして、多結晶シリコン層56がエッチングされる。これにより、ゲート電極104,114が形成される。ゲート電極104,114の形成後、当該レジスト57は除去される。次いで、公知のイオン注入技術により、ゲート電極104にN型不純物が注入され、ゲート電極114にP型不純物が注入される。この際、NMOS領域93およびPMOS領域94のそれぞれの表層部には、不純物イオンが薄い濃度で注入される。ゲート電極104,114にイオン注入後、図20Cに示すように、CVD法により、半導体基板3上に、窒化シリコン膜58が形成される。次いで、図21Cに示すように、窒化シリコン膜58がエッチバックされることにより、サイドウォール105,115が同時に形成される。次いで、図22Cに示すように、半導体基板3上に、NMOS領域93を選択的に露出させる開口を有するレジスト図示せずが形成され、当該レジストの開口を介して、半導体基板3にN型不純物が注入される。これにより、N型のソース領域101およびドレイン領域102が形成される。また、半導体基板3上に、PMOS領域94を選択的に露出させる開口を有するレジスト図示せずが形成され、当該レジストの開口を介して、半導体基板3にP型不純物が注入される。これにより、P型のソース領域111およびドレイン領域112が形成される。次いで、図23Cに示すように、ソース領域101,111、ドレイン領域102,112およびゲート電極104,114の表層部がシリサイド化されることにより、シリサイド106~108,116~118が形成される。次いで、図24A~図24Cに示すように、CVD法により、半導体基板3上に、酸化シリコンからなる第2絶縁膜34が積層される。次いで、図25A~図25Cに示すように、加速度センサ4のコンタクトプラグ31,51,79,80および集積回路5のコンタクトプラグ123~126,128を形成すべき領域に開口を有するレジスト図示せずが形成され、当該レジストの開口を介して第2絶縁膜34および第1絶縁膜33が連続してエッチングされる。これにより、コンタクトプラグを埋設するためのコンタクトホールが同時に形成される。次いで、図26A~図26Cに示すように、CVD法により、コンタクトホールを埋め尽くすタングステン膜が堆積され、堆積されたタングステン膜がCMPにより研磨される。これにより、タングステンからなる、加速度センサ4のコンタクトプラグ31,51,79,80および集積回路5のコンタクトプラグ123~126,128が同時に形成される。次いで、図27A~図27Cに示すように、スパッタ法により、第2絶縁膜34上に金属材料としてのアルミニウムが選択的に堆積たとえば、7000Åされ、そのアルミニウム堆積層がパターニングされる。これにより、第2絶縁膜34上に、加速度センサ4のセンサ配線X第1センサ配線29、Z第1センサ配線75などおよび集積回路5のトランジスタ配線ドレイン配線119,120、ソース配線121,122が、同一層第2絶縁膜34に係る層に同時に形成される。次いで、図28A~図28Cに示すように、CVD法により、第2絶縁膜34上に、第3絶縁膜36が積層される。その後、図29A~図29Cに示すように、CVD法による絶縁膜の堆積、コンタクトプラグの形成およびアルミニウム配線の形成が順に繰り返し行われて、第4絶縁膜37および第5絶縁膜38上のそれぞれに配線127が形成された多層配線構造が形成される。多層配線構造の形成後、表面保護膜39が形成される。次いで、図30Aおよび図30Bに示すように、半導体基板3の空洞10を形成すべき領域上の第3~第5絶縁膜36~38および表面保護膜39が、エッチングにより除去される。同時に、加速度センサ4の配線X第1センサ配線29、Z第1センサ配線75などをパッド13として露出させるための開口82と、集積回路5において、最上層のドレイン配線129をパッドとして露出させる開口130が、図30Cに示すように形成される。これにより、CMOSからなる集積回路5が得られる。したがって、図31C~図36Cに示すように、集積回路5を形成すべき領域は、図31A~図36Aおよび図31B~図36Bに示す工程により加速度センサ4を形成すべき領域に空洞10が形成されて、X軸センサ6、Y軸センサ7およびZ軸センサ8が形成されるまで、集積回路5が作製されたままの状態が維持される。加速度センサ4を形成すべき領域においては、空洞10を形成すべき領域の第3~第5絶縁膜36~38および表面保護膜39が除去された後、図31Aおよび図31Bに示すように、X固定電極21,Y固定電極41およびZ固定電極61、ならびにX可動電極22,Y可動電極42およびZ可動電極62を形成すべき領域以外の領域に開口を有するレジスト59が、第2絶縁膜34上に形成される。次いで、図32Aおよび図32Bに示すように、当該レジスト59をマスクとする異方性のディープRIEにより、具体的にはボッシュプロセスにより、半導体基板3が厚さ方向途中部まで掘り下げられる。これにより、半導体基板3の表面部が、それぞれX固定電極21,Y固定電極41およびZ固定電極61、ならびにそれぞれX可動電極22,Y可動電極42およびZ可動電極62の形状に成形され、同時に、それらの間に凹部としてのトレンチ60が複数形成される。ボッシュプロセスでは、SF6六フッ化硫黄を使用して半導体基板3をエッチングする工程と、C4F8パーフルオロシクロブタンを使用してエッチング面に保護膜を形成する工程とが交互に繰り返される。ディープRIE後、レジストが剥離される。次いで、図33Aおよび図33Bに示すように、熱酸化法またはPECVD法により、X固定電極21,Y固定電極41およびZ固定電極61、ならびにX可動電極22,Y可動電極42およびZ可動電極62の表面全域およびトレンチ60の内面全域つまり、トレンチ60を区画する側面および底面に、酸化シリコンSiO2からなる保護薄膜35が形成される。次いで、図34Aおよび図34Bに示すように、エッチバックにより、保護薄膜35におけるトレンチ60の底面上の部分が除去される。これにより、トレンチ60の底面が露出した状態となる。保護薄膜35の除去後、図35Aおよび図35Bに示すように、表面保護膜39をマスクとする異方性のディープRIEにより、複数のトレンチ60の底面がそれぞれ、さらに掘り下げられる。これにより、トレンチ60の底部に、半導体基板3の結晶面が露出した複数の凹部の下方部としての露出空間83が形成される。この異方性のディープRIEに引き続いて、図36Aおよび図36Bに示すように、等方性のRIEにより、トレンチ60の露出空間83に反応性イオンおよびエッチングガスが供給される。そして、その反応性イオンなどの作用により、半導体基板3が、各露出空間83を起点に半導体基板3の厚さ方向にエッチングされつつ、半導体基板3の表面に平行な方向にエッチングされる。これにより、互いに隣接する全ての露出空間83が一体化して、半導体基板3の内部に空洞10が形成されるとともに、空洞10内において、X固定電極21,Y固定電極41およびZ固定電極61、ならびにX可動電極22,Y可動電極42およびZ可動電極62が浮いた状態となる。以上の工程を経て、図1に示す半導体装置1が得られる。<半導体装置1の作用効果>この半導体装置1では、センサ領域70および集積回路領域71が同一の半導体基板3に設けられており、これらの領域70,71に、それぞれ、静電容量型の加速度センサ4および集積回路5CMOSトランジスタが形成されている。つまり、加速度センサ4および集積回路5が同一の半導体基板3に搭載されている。そのため、加速度センサ4と集積回路5との1チップ化を達成することができる。これにより、半導体装置1のパッケージサイズを小型化でき、パッケージコストを低減することができる。しかも、図4、図6および図8に示すように、加速度センサ4の各固定電極X固定電極21、Y固定電極41およびZ固定電極61および各可動電極X可動電極22、Y可動電極42およびZ可動電極62、ならびに集積回路5の各不純物領域P型ウェル99、N型ウェル109などが半導体基板3の上壁11半導体基板3の表層部に形成された単純な配置形態である。そのため、半導体基板3上に配線X第1センサ配線29、Y第1センサ配線49、Z第1センサ配線75、ドレイン配線119などを形成することにより、個々の電極や不純物領域に簡単に電気的に接続することができる。また、加速度センサ4の配線X第1センサ配線29、Z第1センサ配線75などおよび集積回路5の多層配線の一部ドレイン配線119、ソース配線121などが、第2絶縁膜34に形成されることにより、同一層で引き回されている。そのため、これらの配線を第2絶縁膜34上で電気的に接続することができる。その結果、これらの配線の材料を共通化でき、同一工程で形成できるので、加速度センサ4および集積回路5の配線構造を簡素にすることができる。これにより、加速度センサ4と集積回路5とを接続するためのボンディングワイヤなどを省略することができる。その結果、加速度検出時におけるワイヤノイズの発生を防止することができる。よって、加速度を精密に検出することができる。さらに、加速度センサ4が、X軸センサ6、Y軸センサ7およびZ軸センサ8を、1つの半導体基板3上に備えているので、三次元空間において直交する3軸X軸、Y軸およびZ軸に作用する加速度を、1デバイスで測定することができる。また、半導体基板3の一部からなる個々の電極において、電極部27,47,64,66を半導体基板3の他の部分からそれぞれ絶縁するために、絶縁層28,68,74が半導体基板3の表層部に埋め込まれている。これにより、各電極部27,47,64,66を個々の電極の他の部分から絶縁する場合に、半導体基板3の表面を平坦に維持することができる。そのため、半導体基板3の表面平坦面を、加速度センサ4と集積回路5とを電気的に接続するための配線などを引き回すためのスペースとして効率的に利用することができる。さらに、半導体基板3が導電性シリコン基板であるので、所定の形状に成形されたX固定電極21,Y固定電極41およびZ固定電極61、ならびにX可動電極22,Y可動電極42およびZ可動電極62に対して導電性を付与するための特別な処理を施さなくても、成形後の構造をそのまま電極として利用することができる。また、電極として利用される部分を除く部分を、配線X第1センサ配線29、Z第1センサ配線75などとして利用することができる。また、加速度センサ4が半導体基板3の中央部に配置されている、すなわち、半導体基板3の空洞10が基板中央部に形成されている。そのため、半導体基板3の外形をなす周辺部を、半導体基板3本来の厚さに維持することができる。これにより、半導体基板3に応力が加わっても、それにより生じる歪みを小さくすることができる。また、図30A~図36Aおよび図30B~図36Bに示すように、加速度センサ4の各固定電極X固定電極21、Y固定電極41およびZ固定電極61および各可動電極X可動電極22、Y可動電極42およびZ可動電極62が、半導体基板3の異方性ディープRIEおよび等方性のRIEにより、半導体基板3の一部を利用して形成される。したがって、各固定電極および各可動電極を形成するために、半導体基板3上に導電材料をエピタキシャル成長させる必要がない。その結果、図16Cに示す工程において半導体基板3の表層部に形成された集積回路5のP型ウェル99およびN型ウェル109の構造を、その形成後も維持することができる。その結果、加速度センサ4および集積回路5を同一の半導体基板3に形成することができる。また、図10A~図11Aおよび図10B~図11Bに示すように、絶縁層28,68,74を形成するためのトレンチ19を形成する工程および当該トレンチ19の内面を熱酸化する工程が、P型ウェル99およびN型ウェル109の形成工程図16Cよりも先に実行される。たとえば、トレンチ19の内面を熱酸化する際には、半導体基板3が1100°C~1200°C程度に加熱される。その場合でも、P型ウェル99およびN型ウェル109が当該加熱の後に形成されるのであれば、これらのウェルが高温に晒されることを防止することができる。また、この半導体装置1では、Z可動電極62の電極部66が、Z固定電極61の電極部64の表面からはみ出すように半導体基板3の空洞10から離れる方向へ断面視円弧状に反っている。この構造であれば、Z可動電極62にZ軸方向の加速度が作用した時、たとえば、Z可動電極62の電極部66が空洞10からさらに離れる方向へ変位すると、その変位に伴い、対向面積S図7参照が小さくなって、静電容量が減っていく。一方、Z可動電極62の電極部66が空洞10へ近づく方向へ変位すると、その変位に伴い、対向面積S図7参照が大きくなって、静電容量が増えていく。したがって、当該静電容量の変化傾向を検出することにより、静電容量が減少傾向であればZ可動電極62の電極部66が空洞10から離れる方向へ変位しており、静電容量が増加傾向であればZ可動電極62の電極部66が空洞10へ近づく方向へ変位しているということを容易に把握することができる。その結果、Z可動電極62に対して、空洞10から離れる方向に加速度が作用したのであるか、それとも、空洞10へ近づく方向に加速度が作用したのであるかを正確に検出できる。その結果、検出精度を一層向上させることができる。2第2の実施形態ジャイロセンサと集積回路との1チップ化の実施例<半導体装置の全体構成>まず、図37を参照して、半導体装置の全体構成を説明する。図37は、本発明の第2実施形態に係る半導体装置の模式的な平面図である。なお、図37では、樹脂パッケージに封止されている部分の一部が透視した状態で表わされている。半導体装置201は、静電容量素子の容量の変化に基づいて検出する静電容量型であり、たとえば、ビデオカメラやスチルカメラの手ぶれ補正、カーナビの位置検出、ロボットやゲーム機のモーション検出などの用途に用いられる。半導体装置201は、樹脂パッケージ202により画成された直方体形状平面視四角形状のパッケージの外形を有している。半導体装置201は、平面視四角形状の半導体基板203を含む。半導体基板203は、その中央部に、ジャイロセンサ204が配置されたセンサ領域287と、当該センサ領域287を取り囲む半導体基板203の周辺部に、集積回路205ASIC:ApplicationSpecificIntegratedCircuitが配置された集積回路領域288とを有している。ジャイロセンサ204は、三次元空間において直交する3つの軸まわりの角速度をそれぞれ検出するセンサとして、X軸センサ206、Y軸センサ207およびZ軸センサ208を有している。X軸センサ206は、X軸方向の振動Uxを利用して、半導体装置201が傾いた際にZ軸方向にコリオリ力Fzを発生させ、当該コリオリ力による静電容量の変化を検出することにより、Y軸まわりに作用する角速度ωyを検出する。また、Y軸センサ207は、Y軸方向の振動Uyを利用して、半導体装置201が傾いた際にX軸方向にコリオリ力Fxを発生させ、当該コリオリ力による静電容量の変化を検出することにより、Z軸まわりに作用する角速度ωzを検出する。また、Z軸センサ208は、Z軸方向の振動Uzを利用して、半導体装置201が傾いた際にY軸方向にコリオリ力Fyを発生させ、当該コリオリ力による静電容量の変化を検出することにより、X軸まわりに作用する角速度ωxを検出する。集積回路205は、たとえば、各センサから出力された電気信号を増幅するチャージアンプ、当該電気信号の特定の周波数成分を取り出すフィルタ回路ローパスフィルタ:LPFなど、フィルタリング後の電気信号を論理演算する論理回路を含んでおり、たとえば、CMOSデバイスにより構成されている。また、半導体装置201の表面には、この実施形態では、平面視でジャイロセンサ204を挟んで互いに対向する1対の縁部のそれぞれに5つずつ、電極パッド209が設けられている。電極パッド209は、互いに等間隔を空けて各縁部に沿って配列されている。これらの電極パッド209は、たとえば、ジャイロセンサ204や集積回路205に電圧を印加するためのパッドを含んでいる。<X軸センサおよびY軸センサの構成>次に、図38~図40を参照して、X軸センサおよびY軸センサの構成を説明する。図38は、図37に示すジャイロセンサの模式的な平面図である。図39は、図38に示すX軸センサの要部平面図である。図40は、図38に示すX軸センサの要部断面図であって、図39の切断線D-Dでの断面図である。半導体基板203は、導電性シリコン基板たとえば、5Ωm~500Ωmの抵抗率を有する低抵抗基板からなる。この半導体基板203は、センサ領域287の表層部直下に平面視四角形状の空洞210を有しており、当該空洞210を表面側から区画する天面を有する半導体基板203の上壁211表面部にX軸センサ206、Y軸センサ207およびZ軸センサ208が形成されている。つまり、X軸センサ206、Y軸センサ207およびZ軸センサ208は半導体基板203の一部からなり、空洞210を裏面側から区画する底面を有する半導体基板203の底壁212に対して浮いた状態で支持されている。また、半導体基板203の表面において、空洞210を挟んで対向する両側には、これらのセンサに含まれる配線の一部がパッド213として露出している。これらのパッド213は、樹脂パッケージ202によりパッケージングされた状態において、たとえば、ボンディングワイヤ図示せずなどにより電極パッド209と電気的に接続される。X軸センサ206およびY軸センサ207は、間隔を空けて互いに隣接して配置されており、これらX軸センサ206およびY軸センサ207のそれぞれを取り囲むようにZ軸センサ208が配置されている。この実施形態では、Y軸センサ207は、X軸センサ206を平面視で90°回転させたものとほぼ同様の構成を有している。したがって、以下では、Y軸センサ207の構成については、X軸センサ206の各部の説明の際に、当該各部に対応する部分を括弧書きで併記して、具体的な説明に代える。X軸センサ206とZ軸センサ208との間およびY軸センサ207とZ軸センサ208との間には、これらを浮いた状態で支持するための支持部214が形成されている。支持部214は、半導体基板203の空洞210を横側から区画する側面を有する一側壁215から、Z軸センサ208を横切ってX軸センサ206およびY軸センサ207へ向かって延びる直線部216と、X軸センサ206およびY軸センサ207を取り囲む環状部217とを一体的に含んでいる。X軸センサ206およびY軸センサ207は、個々の環状部217の内側に配置され、環状部217の内側壁における相対する2箇所において両持ち支持されている。Z軸センサ208は、直線部216の両側壁において両持ち支持されている。X軸センサ206Y軸センサ207は、空洞210内に設けられた支持部214に固定されたX固定電極221Y固定電極241と、X固定電極221に対して振動可能に保持されたX可動電極222Y可動電極242とを有している。X固定電極221およびX可動電極222は、同じ厚さで形成されている。X固定電極221Y固定電極241は、支持部214に固定された平面視四角環状のベース部223Y固定電極241のベース部243と、ベース部223の内壁に沿って等しい間隔を空けて櫛歯状に配列された複数組の電極部224Y固定電極241の電極部244とを含んでいる。一方、X可動電極222Y可動電極242は、X固定電極221の電極部224を横切る方向に延び、その両端が、当該方向に沿って伸縮自在なビーム部225Y軸センサ207のビーム部245を介してX固定電極221のベース部223に接続されたベース部226Y可動電極242のベース部246と、当該ベース部226から、互いに隣接するX固定電極221の電極部224間に向かって両側に延び、X固定電極221の電極部224に接触しないように噛み合う櫛歯状に配列された電極部227Y可動電極242の電極部247とを含んでいる。X軸センサ206では、ビーム部225が伸縮してX可動電極222のベース部226が半導体基板203の表面に沿って振動振動Uxすることによって、X固定電極221の電極部224に櫛歯状に噛み合ったX可動電極222の個々の電極部227が、X固定電極221の電極部224に対して近づく方向および遠ざかる方向に交互に振動する。X固定電極221のベース部223は、互いに平行に延びる直線状の主フレームを有しており、当該主フレームに沿って三角形の空間が繰り返されるように、主フレームに対して補強フレームが組み合わされたトラス状の骨組み構造を有している。また、X固定電極221の電極部224は、個々の基端部がベース部223に接続され、それらの先端部が互いに対向する平面視直線状の2つの電極部を1組として、それらが等しい間隔を空けて複数設けられている。個々の電極部224は、互いに平行に延びる直線状の主フレームと、当該主フレーム間に架設された複数の横フレームとを含む平面視梯子状の骨組み構造を有している。一方、X可動電極222のベース部226は、互いに平行に延びる複数この実施形態では、6本の直線状のフレームからなり、その両端がビーム部225に接続されている。ビーム部225は、X可動電極222のベース部226の両端に2つずつ設けられている。また、X可動電極222の電極部227は、ベース部226の各フレームを横切って互いに平行に延びる直線状の主フレームと、当該主フレーム間に架設された複数の横フレームとを含む平面視梯子状の骨組み構造を有している。また、X可動電極222では、個々の電極部227を振動方向Uxに直交する方向に沿って2分割するライン上に、その表面から空洞210に至るまで、横フレームを横切る絶縁層228この実施形態では、酸化シリコンが埋め込まれている。この絶縁層228により、個々の電極部227が、振動方向Uxに沿って一方側および他方側の2つに絶縁分離されている。これにより、分離されたX可動電極222の電極部227が、X可動電極222において、それぞれ独立した電極として機能する。X固定電極221およびX可動電極222を含む半導体基板203の表面には、酸化シリコンSiO2からなる第1絶縁膜233および第2絶縁膜234が順に積層されており、この第2絶縁膜234上に、X第1駆動/検出配線229Y第1駆動/検出配線249およびX第2駆動/検出配線230Y第2駆動/検出配線250が形成されている。X第1駆動/検出配線229は、2つに絶縁分離された個々の電極部227の一方側この実施形態では、図39の紙面左側に駆動電圧を供給するとともに、当該電極部227から静電容量の変化に伴う電圧の変化を検出する。これに対し、X第2駆動/検出配線230は、2つに絶縁分離された個々の電極部227の他方側この実施形態では、図39の紙面右側に駆動電圧を供給するとともに、当該電極部227から静電容量の変化に伴う電圧の変化を検出する。X第1および第2駆動/検出配線229,230は、この実施形態では、アルミニウムAlからなる。X第1および第2駆動/検出配線229,230は、第1および第2絶縁膜233,234を貫通するコンタクトプラグ231,251を介して、個々の電極部227に電気的に接続されている。そして、X第1およびX第2駆動/検出配線229,230は、X可動電極222のビーム部225、X固定電極221のベース部223を介して支持部214上に引き回され、その一部がパッド213として露出している。なお、X第1およびX第2駆動/検出配線229,230は、それぞれX可動電極222のビーム部225を通過する区間においては、導電性の半導体基板203の一部からなるビーム部225自体を電流路として利用している。ビーム部225上にアルミニウム配線を設けないので、ビーム部225の伸縮性を保持することができる。また、支持部214には、X固定電極221の電極部224から静電容量の変化に伴う電圧の変化を検出するX第3駆動/検出配線232が引き回されており、このX第3駆動/検出配線232も他の配線229,230と同様に、その一部がパッド213として露出している。半導体基板203において、X固定電極221およびX可動電極222の上面および側面は、第1絶縁膜233および第2絶縁膜234とともに、酸化シリコンSiO2からなる保護薄膜235で被覆されている。また、半導体基板203の表面における空洞210外の部分では、第2絶縁膜234上に、第3絶縁膜236、第4絶縁膜237、第5絶縁膜238および表面保護膜239が順に積層されている。すなわち、この半導体装置201では、センサ上に積層される絶縁膜の層数が、集積回路205に含まれる絶縁膜の層数よりも少なくされており、この実施形態では、センサの絶縁膜が第1絶縁膜233および第2絶縁膜234の2層構造であり、集積回路205の絶縁膜が第1~第5絶縁膜233,234,236~238および表面保護膜239の6層構造である。上記の構造のX軸センサ206では、X第1~X第3駆動/検出配線229,230,232を介してX固定電極221とX可動電極222との間に、同極性/異極性の駆動電圧が交互に与えられる。これにより、X固定電極221の電極部224-X可動電極222の電極部227間にクーロン斥力/クーロン引力が交互に発生する。その結果、櫛歯状のX可動電極222が、同じく櫛歯状のX固定電極221に対してX軸方向に沿って左右に振動振動Uxする。この状態において、X可動電極222がY軸を中心軸として回転すると、Z軸方向にコリオリ力Fzが生じることになる。このコリオリ力Fzにより、互いに隣接するX固定電極221の電極部224と、X可動電極222の電極部227との対向面積が変化する。そして、当該対向面積の変化に起因するX可動電極222-X固定電極221間の静電容量の変化を検出することによって、Y軸まわりの角速度ωyが検出される。なお、この実施形態では、Y軸まわりの角速度ωyは、絶縁分離されたX可動電極222の一方および他方それぞれの電極部の検出値の差分をとることにより求められる。また、Y軸センサ207では、Y第1~Y第3駆動/検出配線249,250,252を介してY固定電極241とY可動電極242との間に、同極性/異極性の駆動電圧が交互に与えられる。これにより、Y固定電極241の電極部244-Y可動電極242の電極部247間にクーロン斥力/クーロン引力が交互に発生する。その結果、櫛歯状のY可動電極242が、同じく櫛歯状のY固定電極241に対してY軸方向に沿って左右に振動振動Uyする。この状態において、Y可動電極242がY軸を中心軸として回転すると、X軸方向にコリオリ力Fxが生じることになる。このコリオリ力Fxにより、互いに隣接するY固定電極241の電極部244と、Y可動電極242の電極部247との対向面積が変化する。そして、当該対向面積の変化に起因するY可動電極242-Y固定電極241間の静電容量の変化を検出することによって、Z軸まわりの角速度ωzが検出される。<Z軸センサの構成>次に、図38および図41~図43を参照して、Z軸センサの構成を説明する。図41は、図38に示すZ軸センサの要部平面図である。図42は、図38に示すZ軸センサの要部断面図であって、図41の切断線E-Eでの断面図である。図43は、図38に示すZ軸センサの要部断面図であって、図41の切断線F-Fでの断面図である。図38を参照して、導電性シリコンからなる半導体基板203は、上述したように、内部に空洞210を有している。半導体基板203の上壁211表面部には、X軸センサ206およびY軸センサ207のそれぞれを取り囲むように、半導体基板203の底壁212に対して浮いた状態で支持部214に支持されたZ軸センサ208が配置されている。Z軸センサ208は、空洞210内に設けられた支持部214直線部216に固定されたZ固定電極261と、Z固定電極261に対して振動可能に保持されたZ可動電極262とを有している。Z固定電極261およびZ可動電極262は、同じ厚さで形成されている。このZ軸センサ208では、Z可動電極262が支持部214の環状部217を取り囲むように配置されており、このZ可動電極262をさらに取り囲むように、Z固定電極261が配置されている。Z固定電極261およびZ可動電極262は、支持部214の直線部216の両側壁に一体的に接続されている。Z固定電極261は、支持部214に固定された平面視四角環状の第1ベース部としてのベース部263と、当該ベース部263における、X軸センサ206Y軸センサ207に対して直線部216とは反対側の部分に設けられた第1電極部としての櫛歯状の複数の電極部264とを含んでいる。一方、Z可動電極262は、平面視四角環状の第2ベース部としてのベース部265と、当該ベース部265から、互いに隣接するZ固定電極261の櫛歯状の電極部264の各間に向かって延び、Z固定電極261の電極部264に接触しないように噛み合う櫛歯状の第2電極部としての電極部266とを含んでいる。このZ可動電極262のベース部265は、互いに平行に延びる直線状の主フレームを有しており、当該主フレームに沿って三角形の空間が繰り返されるように、主フレームに対して補強フレームが組み合わされたトラス状の骨組み構造を有している。かかる構造のZ可動電極262のベース部265は、電極部266が配置される側とは反対側の部分において、補強フレームが省略されている区間を有しており、当該区間の主フレームがZ可動電極262を上下動可能にするためのビーム部267として機能する。すなわち、このZ軸センサ208では、ビーム部267が歪み、Z可動電極262のベース部265があたかも振り子であるかのように、ビーム部267を支点として空洞210に対して近づく方向および遠ざかる方向に回動振動Uzすることによって、Z固定電極261の電極部264に櫛歯状に噛み合ったZ可動電極262の電極部266が上下に振動する。Z固定電極261のベース部263は、互いに平行に延びる直線状の主フレームを有しており、当該主フレームに沿って三角形の空間が繰り返されるように、主フレームに対して補強フレームが組み合わされたトラス状の骨組み構造を有している。Z固定電極261の個々の電極部264は、基端部がZ固定電極261のベース部263に接続され、先端部がZ可動電極262へ向かって延び、ベース部の内壁に沿って等しい間隔を空けて櫛歯状に配列されている。また、個々の電極部264の基端部寄りの部分には、電極部264を幅方向に横切るように、その表面から空洞210に至るまで絶縁層268この実施形態では、酸化シリコンが埋め込まれている。この絶縁層268により、Z固定電極261の個々の電極部264が、Z固定電極261の他の部分から絶縁されている。また、Z固定電極261のベース部263における、Z可動電極262の電極部266の先端部270後述に対向する部分対向部284の両側には、トラス構造の主フレームを幅方向に横切るように、半導体基板203の表面から空洞210に至るまで第1分離絶縁層としての絶縁層269が埋め込まれている。これにより、この絶縁層269およびトラス構造の三角形の空間で囲まれる対向部284は、Z固定電極261のベース部263の他の部分から絶縁されている。一方、Z可動電極262の個々の電極部266は、基端部271がZ可動電極262のベース部265に接続され、先端部270がZ固定電極261の電極部264の各間へ向かって延び、Z固定電極261の電極部264に接触しないように噛み合う櫛歯状に配列されている。また、Z可動電極262の個々の電極部266の先端部270寄りの部分には、電極部266を幅方向に横切るように、半導体基板203の表面から空洞210に至るまで第2分離絶縁層としての絶縁層273この実施形態では、酸化シリコンが埋め込まれている。また、Z可動電極262の個々の電極部266の基端部271寄りの部分には、電極部266を幅方向に横切るように、半導体基板203の表面から空洞210に至るまで絶縁層274この実施形態では、酸化シリコンが埋め込まれている。これらの絶縁層273,274により、個々の電極部266は、他の部分から絶縁された3つの部分先端部270、基端部271、および先端部270と基端部271との間の中間部272を有している。また、Z可動電極262の個々の電極部266は、Z固定電極261の電極部264の表面からはみ出すように半導体基板203の空洞210から離れる方向へ断面視円弧状に反っており、半導体基板203の表面から上方に突出した部分281を有している。Z固定電極261およびZ可動電極262を含む半導体基板203の表面には、上述したように、酸化シリコンSiO2からなる第1絶縁膜233および第2絶縁膜234が順に積層されている。第1絶縁膜233は、Z可動電極262の表面上においては、他の部分よりも厚くされている。これにより、Z可動電極262に相対的に大きな応力を与えることができ、Z可動電極262の電極部266を反らすことができる。そして、第2絶縁膜234上に、Z第1検出配線275、Z第1駆動配線276、Z第2検出配線277およびZ第2駆動配線278が形成されている。Z第1検出配線275およびZ第2検出配線277は、互いに隣接するZ固定電極261の電極部264およびZ可動電極262の中間部272にそれぞれ接続されている。すなわち、このZ軸センサ208では、Z第1検出配線275およびZ第2検出配線277が接続された、Z固定電極261の電極部264とZ可動電極262の中間部272とが、互いに電極間距離dを隔てて対向し、これらの間に一定電圧が印加され、その間隔dの変化により静電容量が変化する容量素子検出部の電極を構成している。具体的には、Z第1検出配線275は、Z固定電極261のベース部263に沿って形成され、Z固定電極261の個々の電極部264の絶縁層268を跨って電極部264の先端部へ向かって分岐するアルミニウム配線を含んでいる。その分岐されたアルミニウム配線は、個々の電極部264における絶縁層268よりも先端側に、第1絶縁膜233および第2絶縁膜234を貫通するコンタクトプラグ279を介して電気的に接続されている。また、図38に示すように、Z第1検出配線275は、Z固定電極261のベース部263を介して支持部214上に引き回され、その一部がパッド213として露出している。一方、Z第2検出配線277は、Z可動電極262の電極部266から、静電容量の変化に伴う電圧の変化を検出する。このZ第2検出配線277は、Z可動電極262のベース部265に沿って形成され、Z可動電極262の個々の電極部266の基端部271寄りの絶縁層274を跨って中間部272へ向かって分岐するアルミニウム配線を含んでいる。その分岐されたアルミニウム配線は、個々の電極部266の中間部272に、第1絶縁膜233および第2絶縁膜234を貫通するコンタクトプラグ280を介して電気的に接続されている。また、図38に示すように、Z第2検出配線277は、Z可動電極262のベース部265を介して支持部214上に引き回され、その一部がパッド213として露出している。また、Z第1駆動配線276およびZ第2駆動配線278は、容量素子を構成する電極の対向方向に直交する方向に向き合うZ固定電極261の対向部284第1コンタクト部およびZ可動電極262の先端部270第2コンタクト部にそれぞれ接続されている。すなわち、このZ軸センサ208では、Z固定電極261の対向部284と、Z可動電極262の先端部270とが、これらの間に駆動電圧が印加され、当該駆動電圧の電圧変化により発生するクーロン力によりZ可動電極262を振動させる駆動部を構成している。具体的には、Z第1駆動配線276は、Z固定電極261の対向部284に駆動電圧を供給する。Z第1駆動配線276は、第2絶縁膜234の表面を利用して絶縁層269の両側に跨り、第1絶縁膜233および第2絶縁膜234を貫通するコンタクトプラグ285を介して対向部284およびベース部263の対向部284を除く部分に電気的に接続されたアルミニウム配線を含んでおり、残りの部分が、導電性シリコンからなるZ固定電極261のベース部263を利用して構成されている。また、図38に示すように、Z第1駆動配線276は、支持部214上に引き回され、その一部がパッド213として露出している。一方、Z第2駆動配線278は、Z可動電極262の先端部270に駆動電圧を供給する。Z第2駆動配線278は、第2絶縁膜234の表面を利用して電極部266の先端部270と基端部271との間に跨り、第1絶縁膜233および第2絶縁膜234を貫通するコンタクトプラグ286を介して先端部270および基端部271に電気的に接続されたアルミニウム配線を含んでおり、残りの部分が、導電性シリコンからなるZ可動電極262のベース部265を利用して構成されている。また、図38に示すように、Z第2駆動配線278は、支持部214上に引き回され、その一部がパッド213として露出している。半導体基板203において、Z固定電極261およびZ可動電極262の上面および側面は、第1絶縁膜233および第2絶縁膜234とともに、酸化シリコンSiO2からなる保護薄膜235で被覆されている。また、半導体基板203の表面における空洞210外の部分では、第2絶縁膜234上に、第3絶縁膜236、第4絶縁膜237、第5絶縁膜238および表面保護膜239が順に積層されている。当該部分において、Z第1検出配線275、Z第1駆動配線276、Z第2検出配線277およびZ第2駆動配線278と対向する部分には、これらをパッド213として露出させる開口282が、表面保護膜239から第5、第4および第3絶縁膜236を貫通して形成されている。そして、このZ軸センサ208では、Z第1駆動配線276およびZ第2駆動配線278を介してZ固定電極261の対向部284とZ可動電極262の先端部270との間に、同極性/異極性の駆動電圧が交互に与えられる。これにより、Z固定電極261の対向部284-Z可動電極262の先端部270間にクーロン斥力/クーロン引力が交互に発生する。その結果、櫛歯状のZ可動電極262が振り子であるかのように、同じく櫛歯状のZ固定電極261を振動の中心として、Z固定電極261に対してZ軸方向に沿って上下に振動振動Uzする。この状態において、Z可動電極262がX軸を中心軸として回転すると、Y軸方向にコリオリ力Fyが生じることになる。このコリオリ力Fyにより、互いに隣接するZ固定電極261の電極部264と、Z可動電極262の電極部266の中間部272との対向面積Sが変化する。そして、当該電極間距離dの変化に起因するZ可動電極262-Z固定電極261間の静電容量Cの変化を、Z第1検出配線275およびZ第2検出配線277を介して検出することによって、X軸まわりの角速度ωxが検出される。なお、この実施形態では、X軸まわりの角速度ωxは、X軸センサ206を取り囲むZ軸センサ208の検出値と、Y軸センサ207を取り囲むZ軸センサ208の検出値との差分をとることにより求められる。差分は、たとえば、X軸センサ206を取り囲むZ軸センサ208の固定電極および可動電極と、Y軸センサ207を取り囲むZ軸センサ208の固定電極および可動電極との位置関係を反対にすることによって得ることができる。つまり、一方のZ軸センサ208において、前述のように、支持部214の環状部217を取り囲むようにZ可動電極262を配置し、このZ可動電極262をさらに取り囲むように、Z固定電極261を配置する。これに対し、他方のZ軸センサ208においては、支持部214の環状部217を取り囲むようにZ固定電極261を配置し、このZ固定電極261をさらに取り囲むように、Z可動電極262を配置する。これにより、1対のZ軸センサ208間において、Z可動電極262の揺れ方が異なるので、差分が生じることとなる。また、一方および他方のZ軸センサ208の固定電極および可動電極の位置関係が同じ場合でも、可動電極の反り方向を反対にすることによって、差分を得ることができる。つまり、一方および他方のZ軸センサ208において、前述のように、支持部214の環状部217を取り囲むようにZ可動電極262を配置し、このZ可動電極262をさらに取り囲むように、Z固定電極261を配置した上で、他方のZ可動電極262の反り方向を、空洞210から離れる方向ではなく、当該Z可動電極262がZ固定電極261の裏面からはみ出すように、半導体基板203の裏面へ向かう方向とする。これにより、1対のZ軸センサ208間において、Z可動電極262が振動するときに容量差が生じるので、差分が生じることとなる。<集積回路の構成>次に、図44を参照して、集積回路の構成を説明する。図44は、図37に示す集積回路の模式断面図である。なお、図44は、前述の他の断面図図40、図42および図43とは縮尺が異なるため、同一符号が割り当てられた部分であっても、表現上の大きさが異なっている。上述したように、X軸センサ206、Y軸センサ207およびZ軸センサ208が形成されたこの半導体基板203上には、これらを取り囲むように集積回路205が形成されている。集積回路205は、CMOSデバイスにより構成されており、半導体基板203上に形成されたNチャネルMOSFET291およびPチャネルMOSFET292を含んでいる。NチャネルMOSFET291が形成されるNMOS領域293と、PチャネルMOSFET292が形成されるPMOS領域294とは、素子分離部295により、それぞれ周囲から絶縁分離されている。素子分離部295は、半導体基板203にその表面から比較的浅く掘り下がったトレンチシャロートレンチ296を形成し、そのシャロートレンチ296の内面に熱酸化法により熱酸化膜297を形成した後、CVDChemicalVaporDeposition:化学気相成長法により絶縁体298たとえば、酸化シリコンSiO2をシャロートレンチ296内に堆積させることにより形成されている。NMOS領域293には、P型ウェル299が形成されている。P型ウェル299の深さは、シャロートレンチ296の深さよりも大きい。P型ウェル299の表層部には、チャネル領域300を挟んで、N型のソース領域301およびドレイン領域302が形成されている。ソース領域301およびドレイン領域302のチャネル領域300側の端部は、その深さおよび不純物濃度が小さくされている。すなわち、NチャネルMOSFET291では、LDDLightlyDopedDrain構造が適用されている。チャネル領域300上には、ゲート絶縁膜303が設けられている。このゲート絶縁膜303は、前述の第1絶縁膜233と同一層すなわち、半導体基板203の表面に接している。に形成されている。ゲート絶縁膜303上には、ゲート電極304が設けられている。ゲート電極304は、N型多結晶シリコンPoly-Siからなる。ゲート絶縁膜303およびゲート電極304の周囲には、サイドウォール305が形成されている。サイドウォール305は、窒化シリコンSiNからなる。ソース領域301、ドレイン領域302およびゲート電極304の表面には、それぞれシリサイド306~308が形成されている。PMOS領域294には、N型ウェル309が形成されている。N型ウェル309の深さは、シャロートレンチ296の深さよりも大きい。N型ウェル309の表層部には、チャネル領域310を挟んで、P型のソース領域311およびドレイン領域312が形成されている。ソース領域311およびドレイン領域312のチャネル領域310側の端部は、その深さおよび不純物濃度が小さくされている。すなわち、PチャネルMOSFET292では、LDD構造が適用されている。チャネル領域310上には、ゲート絶縁膜313が形成されている。ゲート絶縁膜313は、酸化シリコンからなる。ゲート絶縁膜313上には、ゲート電極314が形成されている。ゲート電極314は、P型多結晶シリコンからなる。ゲート絶縁膜313およびゲート電極314の周囲には、サイドウォール315が形成されている。サイドウォール315は、SiNからなる。ソース領域311、ドレイン領域312およびゲート電極314の表面には、それぞれシリサイド316~318が形成されている。そして、半導体基板203上には、第2~第5絶縁膜234,236~238および表面保護膜239が順に積層されている。これらの絶縁膜は、図40、図42および図43に示した第2~第5絶縁膜234,236~238および表面保護膜239と同じものである。最下層の第2絶縁膜234上には、ドレイン配線319,320およびソース配線321,322が形成されている。これらの配線は、アルミニウムAlからなり、前述したX軸センサ206、Y軸センサ207およびZ軸センサ208の配線X第1駆動/検出配線229、Z第1検出配線275などと同一層に形成されている。ソース配線321,322は、それぞれソース領域301およびソース領域311の上方に形成されている。ソース配線321とソース領域301との間、およびソース配線322とソース領域311との間において、第2絶縁膜234には、それらを電気的に接続するためのコンタクトプラグ323,324が貫通して設けられている。ドレイン配線319,320は、それぞれドレイン領域302およびドレイン領域312の上方に形成されている。ドレイン配線319とドレイン領域302との間、およびドレイン配線320とドレイン領域312との間において、第2絶縁膜234には、それらを電気的に接続するためのコンタクトプラグ325,326が貫通して設けられている。また、第3~第5絶縁膜236~238上にも、同様に配線327がそれぞれ形成されており、各層の絶縁膜の配線327は、コンタクトプラグ328を介して互いに電気的に接続されている。なお、最上層の第5絶縁膜238では、ドレイン配線329がドレイン領域302およびドレイン領域312に跨って形成されており、当該ドレイン配線329が、NチャネルMOSFET291のドレイン配線319とPチャネルMOSFET292のドレイン配線320の両方に接続されている。また、コンタクトプラグ323~326,328は、タングステンWからなる。また、表面保護膜239には、最上層の第5絶縁膜238上に形成されたドレイン配線329の一部をパッドとして露出させる開口330が形成されている。パッドとして露出したドレイン配線329は、樹脂パッケージ202によりパッケージングされた状態において、たとえば、ボンディングワイヤ図示せずなどにより電極パッド209と電気的に接続される。そして、上記した半導体装置201も、図9A~図36A、図9B~図36Bおよび図9C~図36Cを参照して説明した半導体装置1の製造工程と同様の方法により、集積回路205とジャイロセンサ204とを平行して製造することができる。<半導体装置201の作用効果>この実施形態に係る半導体装置201では、Z固定電極261およびZ可動電極262が、半導体基板203の表面部において、空洞210を有する半導体基板203の上壁211を利用して形成されている。したがって、Z固定電極261およびZ可動電極262を形成するために、半導体基板203上に、エピタキシャル層などの層を幾つも積み上げる必要がない。その結果、センサ全体の厚さが半導体基板203の厚さ程度で済むので、センサの小型化を実現することができる。その上、Z固定電極261およびZ可動電極262の形成にあたって、エピタキシャル成長、CMP、犠牲層エッチングなどの処理を繰り返して行う必要がなく、半導体基板203に、異方性のディープRIEにより複数のトレンチを形成し図32Aおよび図32Bのトレンチ60参照、その後、等方性のディープRIEにより複数のトレンチを60全て一体化させて空洞210を形成すればよい図36Aおよび図36B参照。半導体基板203をエッチングすることにより、所定の形状のZ固定電極261およびZ可動電極262を成形しつつ、これらの電極の下方半導体基板203の裏面側に、Z可動電極262の可動領域を確保するための空洞210を形成することができる。よって、センサの製造工程を簡単にすることができる。また、半導体装置201では、Z固定電極261の対向部284およびZ可動電極262の先端部270が、Z固定電極261の電極部264およびZ可動電極262の配列方向に直交する方向、すなわち、検出用の容量素子の両電極の表面に沿う方向に対向している。さらに、Z固定電極261の対向部284は、絶縁層268によりZ固定電極261のベース部263の他の部分から絶縁されており、Z可動電極262の先端部270は、絶縁層273により、Z可動電極262の電極部266の他の部分から絶縁されている。そのため、Z固定電極261の対向部284およびZ可動電極262の先端部270に駆動電圧を与えても、当該駆動電圧の印加により容量素子の両電極Z固定電極261の電極部264およびZ可動電極262の中間部272が引き合ったり反発したりすることを防止することができる。これにより、コリオリ力Fyが働いてZ可動電極262が振れる場合を除いて、両電極の距離dを一定に保持することができる。その結果、微小な静電容量Cの変化までも検出することができるので、検出精度を向上させることができる。一方、Z可動電極262に働くコリオリ力Fyは、コリオリ力Fyが働いたときのZ可動電極262の位置によってそのベクトルが異なる。そのため、角速度ωxの検出精度をより高めるのであれば、振動中のZ可動電極262のZ軸方向における位置を把握し、コリオリ力Fyのベクトルを正確に検出することが好ましい。上記のように、櫛歯状のZ可動電極262は、振り子であるかのように、同じく櫛歯状のZ固定電極261を振動の中心として上下に振動駆動する。振動中、検出用容量素子を形成するZ固定電極261の電極部264およびZ可動電極262の中間部272との対向面積Sは、Z可動電極262が振動の中心を通過するときに最大となり、Z可動電極262が振動端に達したときに最小となるように、振動の周期と同周期で変化する。したがって、Z可動電極262の駆動開始からコリオリ力Fyが働くまでの間、対向面積Sの変化に起因する、Z固定電極261の電極部264-Z可動電極262の中間部272間の静電容量Cの変化をセンシングする。こうすれば、コリオリ力FyがZ可動電極262に働いたときに静電容量Cの変化履歴を検出することにより、Z可動電極262のZ軸方向における位置を把握することができる。しかしながら、対向面積Sは、中間部272のZ軸方向における位置が振動の中心Z固定電極261から同距離であれば、Z可動電極262が振動の中心に対して空洞210から離れる側および近づく側のどちら側に変位しているかに関わらず、同じとなる。そのため、Z可動電極262の中間部272が、Z固定電極261の電極部264に対して空洞210から離れる側および空洞210へ近づく側のどちらに変位しているか見分けることが困難である。そこで、この半導体装置201では、Z可動電極262の電極部266が、Z固定電極261の電極部264の表面からはみ出すように半導体基板203の空洞210から離れる方向へ断面視円弧状に反らせている。この構造であれば、Z可動電極262の駆動開始時、たとえば、Z可動電極262の電極部266が空洞210からさらに離れる方向へ変位すると、その変位に伴い、対向面積S図43参照が小さくなって、静電容量Cが減っていく。一方、Z可動電極262の電極部266が空洞210へ近づく方向へ変位すると、その変位に伴い、対向面積S図43参照が大きくなって、静電容量Cが増えていく。したがって、当該静電容量Cの変化傾向を検出することにより、静電容量Cが減少傾向であればZ可動電極262の電極部266が空洞210から離れる方向へ変位しており、静電容量Cが増加傾向であればZ可動電極262の電極部266が空洞210へ近づく方向へ変位しているということを容易に把握することができる。その結果、Z可動電極262の駆動開始時に、Z可動電極262の電極部266が、空洞210から離れる方向および空洞210へ近づく方向のどちら側に変位したかを確実に把握することができる。そのため、駆動後の静電容量Cの変化をセンシングすることにより、振動中のZ可動電極262のZ軸方向における位置を正確に把握することができる。よって、コリオリ力Fyのベクトルを正確に検出できるので、検出精度を一層向上させることができる。また、Z固定電極261の対向部284や、Z可動電極262の基端部271、中間部272および先端部272を絶縁分離するための絶縁層268,269,273,274が半導体基板203に埋め込まれているので、半導体基板203の表面を、X第1駆動/検出配線229、Z第1検出配線275などのアルミニウム配線を引き回すためのスペースとして効率的に利用することができる。さらに、半導体基板203が導電性シリコン基板であるので、所定の形状に成形されたX固定電極221,Y固定電極241およびZ固定電極261、ならびにX可動電極222,Y可動電極242およびZ可動電極262に対して導電性を付与するための特別な処理を施さなくても、成形後の構造をそのまま電極として利用することができる。また、電極として利用される部分を除く部分を、配線X第1駆動/検出配線229、Z第1検出配線275などとして利用することができる。また、半導体装置201では、センサ領域287および集積回路領域288が同一の半導体基板203に設けられており、これらの領域287、88に、それぞれ、静電容量型のジャイロセンサ204および集積回路205CMOSトランジスタが形成されている。つまり、ジャイロセンサ204および集積回路205が同一の半導体基板203に搭載されている。そのため、ジャイロセンサ204と集積回路205との1チップ化を達成することができる。これにより、半導体装置201のパッケージサイズを小型化でき、パッケージコストを低減することができる。以上、本発明の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。たとえば、加速度センサ4の配線X第1センサ配線29、Z第1センサ配線75などは、第3絶縁膜36や第4絶縁膜37上に形成されていてもよい。この場合、これらの配線を、集積回路5の多層配線の一部配線127と同一層に形成することができる。また、加速度センサ4の配線X第1センサ配線29、Z第1センサ配線75などは、図45および図46に示すように、第1絶縁膜33上に形成されていてもよい。この場合、これらの配線29,75は、図19Cに示す工程において、多結晶シリコン層56をエッチングする際、多結晶シリコン層56の一部を配線29,75として残せばよい。これにより、加速度センサ4の配線X第1センサ配線29、Z第1センサ配線75などと、集積回路5のゲート電極104,114とを、同一材料でかつ同一工程で形成することができる。また、Z軸センサ8では、図47に示すように、Z第1センサ配線75がZ固定電極61と同一幅で形成され、Z第2センサ配線77がZ可動電極62と同一幅で形成されていてもよい。このような構造は、図27A~図27Cに示す工程において、堆積したアルミニウム堆積層を、Z固定電極61およびZ可動電極62を形成すべき領域に残るようにパターニングすればよい。これにより、残ったアルミニウム堆積層を、Z固定電極61およびZ可動電極62を成形する際のマスクとして利用することができる。よって、製造工程をより簡略にすることができる。また、集積回路5を構成するトランジスタのゲート絶縁膜103,113は、酸化シリコンに限られず、たとえば、窒化シリコンであってもよい。本発明の実施形態は、本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。また、本発明の各実施形態において表した構成要素は、本発明の範囲で組み合わせることができる。本出願は、2010年7月1日に日本国特許庁に提出された特願2010-151147号および2010年7月7日に日本国特許庁に提出された特願2010-155185号に対応しており、これらの出願の全開示はここに引用により組み込まれるものとする。"