"入力電圧を出力電圧に変換して出力するコンバータと、前記コンバータのスイッチング周波数を変調信号によって拡散させる周波数拡散器と、を有し、前記スイッチング周波数を拡散する電源装置において、前記周波数拡散器は、前記入力電圧に応じて前記スイッチング周波数の拡散量を変化させることを特徴とする電源装置。請求項1に記載の電源装置は更に、前記コンバータの前記スイッチング周波数の拡散機能を備え、前記周波数拡散器が出力する前記変調信号によって前記スイッチング周波数を拡散するスイッチング制御集積回路と、を有し、前記スイッチング制御集積回路は、前記入力電圧に応じて前記スイッチング周波数の拡散量を変化させることを特徴とする電源装置。前記周波数拡散器は、前記入力電圧が所定下限値よりも上昇した場合、前記入力電圧が所定上限値よりも下降した場合、前記入力電圧が所定範囲外から所定範囲内となった場合、の少なくとも1つの場合において前記スイッチング周波数の拡散を開始することを特徴とする請求項1または請求項2に記載の電源装置。前記スイッチング周波数の拡散の開始は、前記変調信号の接続、または/および、前記変調信号の出力開始によって行われることを特徴とする請求項3に記載の電源装置。前記周波数拡散器は、前記入力電圧が所定下限値よりも下降した場合、前記入力電圧が所定上限値よりも上昇した場合、前記入力電圧が所定範囲内から所定範囲外となった場合、の少なくとも1つの場合において前記スイッチング周波数の拡散を停止することを特徴とする請求項1または請求項2に記載の電源装置。前記スイッチング周波数の拡散の停止は、前記変調信号の遮断、または/および、前記変調信号の出力停止によって行われることを特徴とする請求項5に記載の電源装置。前記スイッチング周波数の拡散の停止により、前記スイッチング周波数は、所定周波数となることを特徴とする請求項6に記載の電源装置。前記所定周波数とは、周波数拡散の最大周波数、周波数拡散の最小周波数、主キャリア周波数のいずれかであることを特徴とする請求項7に記載の電源装置。前記スイッチング周波数の拡散を停止した場合に、前記スイッチング周波数は、徐々に前記所定周波数に収束することを特徴とする請求項7または請求項8に記載の電源装置。市販のスイッチング制御ICIntegratedCircuitでは、オンデューティ時間の最大値および最小値の制限がある。最大オンデューティ時間を超えると、トランスが磁気飽和する虞がある。最小オンデューティ時間未満であると、間欠発振の虞がある。そのため、周波数の拡散範囲が広く取れないという問題、または、入力電圧範囲が狭まるという問題があった。更に、スイッチング素子である電界効果トランジスタには、後述する最小オンデューティ時間以下では制御できないという問題があった。そこで、本発明は、オンデューティ時間の最大値および最小値の制限があるスイッチング制御ICや、オンデューティ時間の最小値の制限がある電界効果トランジスタを使用した場合でも、周波数の拡散範囲を広くし、かつ、入力電圧範囲を広くすることを可能とする電源装置を提供することを課題とする。前記課題を解決し、本発明の目的を達成するために、以下のように構成した。前記した課題を解決するため、請求項1に記載の発明は、入力電圧を出力電圧に変換して出力するコンバータと、前記コンバータのスイッチング周波数を変調信号によって拡散させる周波数拡散器とを有し、前記スイッチング周波数を拡散する電源装置において、前記周波数拡散器は、前記入力電圧に応じて前記スイッチング周波数の拡散量を変化させることを特徴とする電源装置とした。このようにすることで、本発明に係る電源装置によれば、オンデューティ時間の最小値の制限がある電界効果トランジスタを使用した場合でも、周波数の拡散範囲を広くし、かつ、入力電圧範囲を広くすることができる。請求項2に記載の発明は、請求項1に記載の電源装置に加えて更に、前記コンバータの前記スイッチング周波数の拡散機能を備え、前記周波数拡散器が出力する前記変調信号によって前記スイッチング周波数を拡散するスイッチング制御集積回路とを有し、前記スイッチング制御集積回路は、前記入力電圧に応じて前記スイッチング周波数の拡散量が変化することを特徴とする電源装置とした。このようにすることで、本発明に係る電源装置によれば、オンデューティ時間の最大値および最小値の制限があるスイッチング制御ICを使用した場合でも、周波数の拡散範囲を広くし、かつ、入力電圧範囲を広くすることができる。請求項3に記載の発明は、前記周波数拡散器は、前記入力電圧が所定下限値よりも上昇した場合、前記入力電圧が所定上限値よりも下降した場合、前記入力電圧が所定範囲外から所定範囲内となった場合、の少なくとも1つの場合において前記スイッチング周波数の拡散が開始することを特徴とする請求項1または請求項2に記載の電源装置とした。このようにすることで、本発明に係る電源装置によれば、スイッチング周波数の拡散を停止した状態に於いて、この入力電圧の変化によってオンデューティ時間の最大値および最小値の制限に抵触しなくなったとき、スイッチング周波数の拡散を開始することができる。請求項4に記載の発明は、前記スイッチング周波数の拡散の開始は、前記変調信号の接続、または/および、前記変調信号の出力開始によって行われることを特徴とする請求項3に記載の電源装置とした。このようにすることで、本発明に係る電源装置によれば、スイッチング周波数の拡散の開始をどのように行うかを明確にできる。請求項5に記載の発明は、前記周波数拡散器は、前記入力電圧が所定下限値よりも下降した場合、前記入力電圧が所定上限値よりも上昇した場合、前記入力電圧が所定範囲内から所定範囲外となった場合、の少なくとも1つの場合において前記スイッチング周波数の拡散を停止することを特徴とする請求項1または請求項2に記載の電源装置とした。このようにすることで、本発明に係る電源装置によれば、スイッチング周波数の拡散している状態に於いて、この入力電圧の変化によってスイッチング周波数の拡散を停止し、オンデューティ時間の最大値および最小値の制限に抵触することを抑止できる。請求項6に記載の発明は、前記スイッチング周波数の拡散の停止は、前記変調信号の遮断、または/および、前記変調信号の出力停止によって行われることを特徴とする請求項5に記載の電源装置とした。このようにすることで、本発明に係る電源装置によれば、スイッチング周波数の拡散の停止をどのように行うかを明確にできる。請求項7に記載の発明は、前記スイッチング周波数の拡散の停止により、前記スイッチング周波数は、所定周波数となることを特徴とする請求項6に記載の電源装置とした。このようにすることで、本発明に係る電源装置によれば、前記スイッチング周波数の拡散の停止により、スイッチング周波数が所定周波数となることを明確化可能である。請求項8に記載の発明は、前記所定周波数とは、周波数拡散の最大周波数、周波数拡散の最小周波数、主キャリア周波数のいずれかであることを特徴とする請求項7に記載の電源装置とした。このようにすることで、本発明に係る電源装置によれば、周波数拡散の変調信号を最大値、最小値、中間値のいずれかに収束させることが明確となる。入力電圧が所定下限値よりも下降した場合に、この変調信号を最大値に収束させることで、オンデューティ時間の最大値の制限に抵触することを抑止できる。入力電圧が所定上限値よりも上昇した場合に、この変調信号を最小値に収束させることで、オンデューティ時間の最小値の制限に抵触することを抑止できる。また、請求項9に記載の発明は、前記スイッチング周波数の拡散を停止した場合に、前記スイッチング周波数は、徐々に前記所定周波数に収束することを特徴とする請求項7または請求項8に記載の電源装置とした。このようにすることで、本発明係る電源装置によれば、周波数拡散を停止した場合、発振信号の周波数の急激な変化に伴う、スイッチング電源回路の出力電圧の急激な変動を抑止可能である。本発明によれば、オンデューティ時間の最大値および最小値の制限があるスイッチング制御ICや、オンデューティ時間の最小値の制限がある電界効果トランジスタを使用した場合でも、周波数の拡散範囲を広くし、かつ、入力電圧範囲を広くすることを可能とする電源装置を提供することが可能となる。以降、本発明を実施するための形態本実施形態というを、図等を参照して詳細に説明する。第1の実施形態の構成図1は、第1の実施形態に於ける周波数拡散スイッチング電源回路を示す図である。本実施形態のスイッチング電源回路40は、一次側電源が印加する入力電圧Vigを入力信号とし、スイッチング周波数を拡散する電源回路である。スイッチング電源回路40は、分圧抵抗R42H,R42Lと、リファレンス電源43と、エラーアンプ44と、抵抗R44と、変調信号停止回路70と、変調信号発振回路80と、発振器46と、コンパレータ47と、バッファ48,49と、電界効果トランジスタTR40と、トランス41と、整流ダイオードD40と、平滑コンデンサC40と、負荷Z40とを有している。上記のうち、リファレンス電源43と、エラーアンプ44と、発振器46と、コンパレータ47と、バッファ48とは、スイッチング制御IC42の内部に実装されている。スイッチング制御IC42は、トランス41を駆動するスイッチング周波数の拡散機能を備え、変調信号によってスイッチング周波数を拡散するスイッチング制御集積回路である。リファレンス電源43は、リファレンス電圧Vrefを印加する電圧源である。エラーアンプ44は、例えば演算増幅器であり、反転入力端子に印加された電圧と、非反転入力端子に印加された電圧を、所定の増幅率で増幅して出力端子に出力する機能を有している。変調信号停止回路70は、入力電圧Vigに応じて変調信号発振回路80の発振と停止とを切替える。この動作により、スイッチング電源回路40は、入力電圧Vigに応じてスイッチング周波数の拡散量が変化する。変調信号発振回路80は、入力信号に応じて変調信号の発振と停止とを切替える。変調信号発振回路80は、トランス41を駆動するスイッチング周波数を変調信号によって拡散する周波数拡散器である。発振器46は、入力信号に応じた周波数の三角波の発振信号を出力する機能を有している。入力信号が最も小さいときには、周波数拡散の最小周波数の発振信号を出力する。入力信号が最も大きいときには、周波数拡散の最大周波数の発振信号を出力する。入力信号が所定の値のときには、主キャリア周波数の発振信号を出力する。コンパレータ47は、例えば演算増幅器であり、反転入力端子に印加された電圧と、非反転入力端子に印加された電圧を比較して、比較結果を出力する機能を有している。反転入力端子に印加された電圧よりも、非反転入力端子に印加された電圧の方が高い場合には、Hレベルが出力される。反転入力端子に印加された電圧よりも、非反転入力端子に印加された電圧の方が低い場合には、Lレベルが出力される。電界効果トランジスタTR40は、バッファ49からゲート端子に印加された電圧に応じて、ドレイン端子とソース端子とを導通するか否かを切り換える機能を有している。電界効果トランジスタTR40は、トランス41に流れる電流を断続させるスイッチング素子である。トランス41は、一次巻線と二次巻線を磁心が共有し、一次巻線に流れるスイッチング信号を、二次巻線に流れるパルス電流に変換する機能を有している。これにより、トランス41は、入力電圧Vigを、出力電圧である二次側電圧Voに変換する。トランス41の二次巻線は、順方向に接続された整流ダイオードD40を介して平滑コンデンサC40と、負荷Z40とに並列接続されている。整流ダイオードD40のカソード端子には、このスイッチング電源回路40の出力電圧である二次側電圧Voが発生する。トランス41と、順方向に接続された整流ダイオードD40と、平滑コンデンサC40とは、入力電圧Vigを二次側電圧Voに変換して出力するコンバータである。スイッチング電源回路40の二次側電圧Voは、分圧抵抗R42H,R42Lで分圧され、エラーアンプ44の反転入力端子に入力されている。エラーアンプ44の反転入力端子は、更に、抵抗R44を介してエラーアンプ44の出力端子に接続されている。エラーアンプ44の非反転入力端子は、リファレンス電源43に接続されている。エラーアンプ44の出力端子は、コンパレータ47の非反転入力端子に接続されている。コンパレータ47の反転入力端子には、発振器46が接続され、コンパレータ47の出力端子は、バッファ48,49を介して、電界効果トランジスタTR40のゲート端子に接続されている。更に、変調信号停止回路70には入力電圧Vigを印加する一次側電源が接続され、変調信号停止回路70の出力側は、変調信号発振回路80に接続されている。変調信号発振回路80の出力側は、発振器46に接続されている。電界効果トランジスタTR40のドレイン端子は、トランス41の一次巻線を介して、入力電圧Vigを印加する一次側電源に接続され、電界効果トランジスタTR40のソース端子は、グランドに接続されている。図2は、第1の実施形態に於ける変調信号停止回路と変調信号発振回路を示す図である。変調信号停止回路70は、コンパレータ71,73と、リファレンス電圧VrefHを出力するリファレンス電源72と、リファレンス電圧VrefLを出力するリファレンス電源74と、論理和回路75とを有している。コンパレータ71,73には、電圧Vccを印加する図示しない正電源と、電圧‐Vccを印加する図示しない負電源とが接続されている。入力電圧Vigを印加する一次側電源は、コンパレータ71の非反転入力端子と、コンパレータ73の反転入力端子とに接続されている。リファレンス電源72は、コンパレータ71の反転入力端子に接続されている。リファレンス電源74は、コンパレータ73の非反転入力端子に接続されている。これにより、コンパレータ71の出力端子は、入力電圧Vigがリファレンス電圧VrefHよりも高いときにHレベルとなる。コンパレータ73の出力端子は、入力電圧Vigがリファレンス電圧VrefLよりも低いときにHレベルとなる。論理和回路75には、コンパレータ71の出力端子とコンパレータ73の出力端子とが接続されている。これにより、論理和回路75の出力信号は、入力電圧Vigがリファレンス電圧VrefLよりも低いか、または、入力電圧Vigがリファレンス電圧VrefHよりも高いときにHレベルとなる。論理和回路75の出力信号は、入力電圧Vigがリファレンス電圧VrefLよりも高く、かつ、入力電圧Vigがリファレンス電圧VrefHよりも低いときにLレベルとなる。変調信号発振回路80は、シュミットトリガ81と、抵抗R81と、コンデンサC81と、スイッチSW81とを有している。シュミットトリガ81は、入力電位の変化に対して出力状態がヒステリシスを持って変化する素子である。即ち、入力信号に対する2つの閾値を有し、入力信号の電位が高い閾値を超えたときにHレベル信号を出力し、逆に入力信号の電位が低い閾値を下回ったときにはLレベルの信号を出力する。このシュミットトリガ81には、電圧Vccを印加する図示しない正電源と、電圧-Vccを印加する図示しない負電源とが接続されている。変調信号発振回路80の入力は、スイッチSW81の制御端子に接続されている。スイッチSW81は、コンデンサC81と並列に接続されていると共に、シュミットトリガ81の入力端子に接続されている。シュミットトリガ81の入力端子と出力端子には、抵抗R81が接続されている。シュミットトリガ81の入力端子は、この変調信号発振回路80の出力端子に接続され、発振器46に接続されている。図3a,bは、入力電圧VigとMOSFETのスイッチング時間との関係を示す図である。図3aは、負荷が大きい場合を示す図である。図3bは、負荷が小さい場合を示す図である。図3a,bは、共に横軸が入力電圧Vig[V]であり、縦軸はMOSFETスイッチング時間[μs]である。図3aの正方形マーカは、負荷が大きい場合の入力電圧VigとMOSFETの関係を示している。この正方形マーカの上下の曲線は、周波数拡散量20に設定したときのMOSFETのスイッチング時間を示している。更に、最大オン時間約3.3μsecを示す破線と、最小オン時間約0.6μsecを示す破線とが、図の上下に示されている。図3bの菱形マーカは、負荷が小さい場合の入力電圧VigとMOSFETの関係を示している。この菱形マーカの上下の曲線は、周波数拡散量20に設定したときのMOSFETのスイッチング時間を示している。更に、最大オン時間約3.3μsecを示す破線と、最小オン時間約0.6μsecを示す破線とが、図の上下に示されている。図3aと図3bに共通の2本の二点鎖線間で示される領域は、MOSFETのスイッチング時間が最大オン時間から最小オン時間の間となり、よって制御可能である領域を示している。第1の実施形態の動作図4a~cは、MOSFETの最小オン時間を示す図である。図4aの縦軸は駆動パルスを示している。図4bの縦軸はMOSFET電界効果トランジスタTR40のゲート電圧を示している。図4cの縦軸はMOSFETのドレイン電圧を示している。図4a~cの横軸は共通する時間を示している。図4aは、図1のバッファ48が出力する駆動パルスを示している。駆動パルスは、時間t0以前はLレベルで、時間t0~t2ではHレベルで、時間t2~t4ではLレベルで、時間t4~t6ではHレベルで、時間t6以降はLレベルとなる。時間t0~t2のパルス幅は、時間t4~t6のパルス幅よりも広い。図4bは、図1の電界効果トランジスタTR40のゲート電圧を示している。時間t0に於いて、駆動パルスがHレベルになると、時間t0~t1に掛けて、電界効果トランジスタTR40のゲートの容量を充電するようにゲート電圧が上昇する。更に、時間t1になると、電界効果トランジスタTR40のミラー期間に於いて、ゲート電圧は所定電圧となる。ミラー期間が経過すると、再びゲート電圧は上昇する。このとき、図4cに於いて、電界効果トランジスタTR40はスイッチオンし、ドレイン電圧は下降する。時間t2に於いて、駆動パルスがLレベルになると、時間t2~t3に掛けて、電界効果トランジスタTR40のゲートの容量を放電するようにゲート電圧が下降する。更に、所定電圧までゲート電圧が下降すると、ミラー期間に於いて、ゲート電圧は所定電圧のままとなる。ミラー期間が経過し、時間t3になると、再びゲート電圧は下降する。このとき、図4cに於いて、電界効果トランジスタTR40はスイッチオフし、ドレイン電圧は上昇する。時間t4に於いて、駆動パルスがHレベルになると、時間t4~t5に掛けて、電界効果トランジスタTR40のゲートの容量を充電するようにゲート電圧が上昇する。更に、時間t5になると、電界効果トランジスタTR40のミラー期間に於いて、ゲート電圧は所定電圧となる。このとき、図4cに於いて、電界効果トランジスタTR40はスイッチオンし、ドレイン電圧は下降する。時間t6に於いて、駆動パルスがLレベルになると、時間t6~t7に掛けて、電界効果トランジスタTR40のゲートの容量を放電する。このとき、電界効果トランジスタTR40はミラー期間なので、ゲート電圧は所定電圧のままとなる。ミラー期間が経過し、時間t7になると、再びゲート電圧は下降する。このとき、図4cに於いて、電界効果トランジスタTR40はスイッチオフし、ドレイン電圧は上昇する。図4aの時間t4~t6に示す駆動パルスよりも、更にパルス幅を狭めると、ゲート電圧が上昇して電界効果トランジスタTR40のミラー期間に至るまえに、ゲート電圧が下降するようになり、電界効果トランジスタTR40のスイッチング動作が行われなくなる。これが、スイッチング電源回路40に於いて最小オン時間が発生する理由である。図1と図2を元に、本実施形態に於けるスイッチング電源回路40の動作を説明する。《変調信号停止回路の動作》図2に示す変調信号停止回路70のコンパレータ71は、リファレンス電圧VrefHと一次側電源が印加する入力電圧Vigとを比較し、入力電圧Vigがリファレンス電圧VrefHよりも高いとき、Hレベルを出力する。コンパレータ73は、入力電圧Vigとリファレンス電圧VrefLとを比較し、入力電圧Vigがリファレンス電圧VrefLよりも低いとき、Hレベルを出力する。コンパレータ71の出力信号とコンパレータ73の出力信号とは、論理和回路75によって論理和が演算されて出力される。論理和回路75の出力信号は、入力電圧Vigがリファレンス電圧VrefLよりも低いか、または、入力電圧Vigがリファレンス電圧VrefHよりも高いときにHレベルとなり、変調信号停止回路70の出力信号となる。変調信号停止回路70の上記動作により、入力電圧Vigが所定下限値のリファレンス電圧VrefLよりも下降した場合と、入力電圧Vigが所定上限値であるリファレンス電圧VrefHよりも上昇した場合、入力電圧Vigが所定範囲内から所定範囲外となった場合に於いて、それぞれスイッチング周波数の拡散が停止する。変調信号停止回路70の上記動作により、入力電圧Vigが所定下限値よりも上昇した場合と、入力電圧Vigが所定上限値よりも下降した場合、入力電圧Vigが所定範囲外から所定範囲内となった場合に於いて、それぞれスイッチング周波数の拡散が開始する。ここで、所定範囲内とは、リファレンス電圧VrefLからリファレンス電圧VrefHの間の範囲をいう。所定範囲外とは、リファレンス電圧VrefL未満の電圧と、リファレンス電圧VrefHを超えた電圧とをいう。《変調信号発振回路の動作》図2に示す変調信号発振回路80は、入力された信号がHレベルの場合には所定の電圧を出力し、入力された信号がLレベルの場合には、変調信号を出力する回路である。入力信号がHレベルの場合、スイッチSW81がオンしてコンデンサC81が放電し、出力は所定の電圧0Vとなり、変調信号の出力は停止する。入力信号がLレベルの場合、スイッチSW81はオフする。コンデンサC81は、最初Lレベルである。このとき、シュミットトリガ81の出力信号はHレベルとなり、抵抗R81を介してコンデンサC81を充電する。コンデンサC81の電圧がシュミットトリガ81の入力閾値電圧を超えたとき、シュミットトリガ81の出力信号はLレベルとなり、抵抗R81を介してコンデンサC81を放電する。これを繰り返すことにより、変調信号発振回路80は、コンデンサC81の充電と放電による三角波を出力する。すなわち、変調信号である三角波の出力を開始する。本実施形態のスイッチング電源回路40は、変調信号発振回路80が出力する三角波により、発振器46の発振周波数を拡散しているので、そのノイズパワーが特定周波数に集中していたものを拡散させ、EMIへの影響を軽減させることが可能である。《スイッチング電源回路のフィードバック制御の動作》図1に示す本実施形態のスイッチング電源回路40は、フィードバック制御によって二次側電圧Voを安定化している。以下に、スイッチング電源回路40のフィードバック制御の動作を説明する。電界効果トランジスタTR40のゲート端子には、スイッチングパルスであるPWM信号が印加されている。PWM信号は、電界効果トランジスタTR40のドレイン端子とソース端子の間のオン/オフ制御を行う。電界効果トランジスタTR40のドレイン端子とソース端子間のオン/オフに伴い、トランス41の一次巻線には、入力電圧Vigを印加する一次側電源からのスイッチング信号であるパルス電流が流れる。トランス41の一次巻線にスイッチング信号であるパルス電流が流れると共に、トランス41が駆動され、トランス41の二次巻線にもパルス電流が徐々に増大する。このパルス電流は、整流ダイオードD40と平滑コンデンサC40によって整流されて、二次側電圧Voを発生する。二次側電圧Voは、負荷Z40に印加されると共に、分圧抵抗R42H,R42Lによって分圧され、エラーアンプ44の反転入力端子に印加される。エラーアンプ44の出力端子には、二次側電圧Voの分圧値とリファレンス電圧Vrefとの差分であるエラー出力信号Verrが出力される。このエラー出力信号Verrは、コンパレータ47の非反転入力端子に印加される。コンパレータ47の反転入力端子には更に、発振器46が出力する三角波の発振信号が印加される。コンパレータ47の出力信号は、PWMPulseWidthModulation信号であり、エラー出力信号Verrに応じたオンデューティを有している。二次側電圧Voが増大すると、エラー出力信号Verrは減少して、PWM信号のオンデューティが減少する。これにより、二次側電圧Voの増大は抑止される。二次側電圧Voが減少すると、エラー出力信号Verrは増大して、PWM信号のオンデューティが増大する。これにより、二次側電圧Voの減少は抑止される。スイッチング電源回路40は、このようにフィードバック制御することにより、二次側電圧Voを安定化している。本実施形態のスイッチング電源回路40は更に、変調信号停止回路70により、入力電圧Vigに応じて、変調信号発振回路80が三角波を出力するか否か所定の電圧を出力するか否かを切替えている。これにより、入力電圧Vigが所定の範囲外のときに、三角波の発振を停止し、よって、電界効果トランジスタTR40のスイッチング時間が、最小オン時間から最大オン時間の間となるように制御している。これにより、オンデューティ時間の最大値および最小値の制限があるスイッチング制御IC42や、オンデューティ時間の最小値の制限がある電界効果トランジスタTR40を使用した場合でも、周波数の拡散範囲を広くし、かつ、入力電圧範囲を広くすることが可能となる。図7a,bは、変調信号が収束しなかった場合を示す図である。図7aの縦軸は変調信号を示している。図7bの縦軸は発振信号を示している。図7a,bの横軸は共通する時間を示している。図7は、第1の実施形態の変調信号発振回路80図2の動作を示す図である。図7aに示すように第1の実施形態の変調信号発振回路80図2は、時間t0にて停止信号が入力されると、スイッチSW81が閉じて、変調信号はすぐさま0Vに落ちる。それに伴い、図7bに示すように、発振器46の発振信号は、すぐさま所定の周波数に遷移する。後述する図6に示す第3の実施形態は、この問題に対して対処可能な例である。第1の実施形態の効果以上説明した第1の実施形態では、次のAのような効果がある。A入力電圧Vigが所定の範囲外のときに、変調信号発振回路80は三角波の発振を停止し、よって、電界効果トランジスタTR40のスイッチング時間が、最小オン時間から最大オン時間の間となるように制御している。これにより、スイッチング制御ICや電界効果トランジスタを使用した場合であっても、スイッチング周波数の拡散範囲を広くし、かつ、入力電圧の範囲を広くすることが可能となる。第2の実施形態の構成図5は、第2の実施形態に於ける変調信号停止回路と変調信号発振回路を示す図である。本実施形態の変調信号停止回路70Aは、図2に示す第1の実施形態の変調信号停止回路70とは異なり、論理和回路75を有していない他は、第1の実施形態の変調信号停止回路70と同様の構成を有している。本実施形態の変調信号停止回路70Aは、コンパレータ71の出力信号とコンパレータ73の出力信号とを、変調信号発振回路80Aに出力している。本実施形態の変調信号発振回路80Aは、図2に示す第1の実施形態の変調信号発振回路80に加えて更に、スイッチSW82を有している他は、第1の実施形態の変調信号発振回路80と同様の構成を有している。本実施形態の変調信号発振回路80Aは、第1の実施形態の変調信号発振回路80とは異なり、コンパレータ71の出力端子がスイッチSW81の制御端子に接続され、コンパレータ73の出力端子がスイッチSW82の制御端子に接続されている。更にスイッチSW82は、シュミットトリガ81の入力端子と、電圧Vccを印加する電源との間に接続されている。第2の実施形態の動作図5を元に、第2の実施形態に於ける変調信号停止回路と変調信号発振回路の動作を説明する。変調信号停止回路70Aのコンパレータ71は、リファレンス電圧VrefHと入力電圧Vigとを比較し、入力電圧Vigがリファレンス電圧VrefHよりも高いとき、Hレベルを出力する。コンパレータ73は、入力電圧Vigとリファレンス電圧VrefLとを比較し、入力電圧Vigがリファレンス電圧VrefLよりも低いとき、Hレベルを出力する。コンパレータ71の出力信号は、スイッチSW81に出力される。コンパレータ73の出力信号は、スイッチSW82に出力される。変調信号発振回路80Aは、スイッチSW81に入力された信号がHレベルの場合には所定の電圧である0Vを出力し、スイッチSW82に入力された信号がHレベルの場合には、所定の電圧であるVccを出力する。スイッチSW81への入力信号、および、スイッチSW82への入力信号がLレベルの場合、第1の実施形態の変調信号発振回路80と同様に、コンデンサC81がシュミットトリガ81によって充放電を繰り返し、三角波を出力する。本実施形態のスイッチング電源回路40は、変調信号発振回路80Aが出力する三角波により、発振器46の発振周波数を拡散しているので、そのノイズパワーが特定周波数に集中していたものを拡散させ、EMIへの影響を軽減させることが可能である。本実施形態のスイッチング電源回路40Aは更に、リファレンス電圧VrefLと一次側電源が印加する入力電圧Vigとを比較し、入力電圧Vigがリファレンス電圧VrefLよりも高いとき、変調信号発振回路80Aによって電圧Vccを出力し、発振器46が拡散範囲のうちで最も低い周波数を出力するよう制御している。このとき、図3a、bに示す拡散範囲の最も下側の関係となる。これにより、更に最大オン時間に対するマージンを取ることができ、よって、入力電圧Vigの制御領域を低い方に拡げることが可能である。第2の実施形態の効果以上説明した第2の実施形態では、次のBのような効果がある。B更に最大オン時間に対するマージンを取ることができ、よって、入力電圧Vigの制御領域を低い方に拡げることが可能である。第3の実施形態の構成図6は、第3の実施形態に於ける変調信号停止回路と変調信号発振回路を示す図である。図2に示す第1の実施形態の変調信号停止回路と変調信号発振回路と同様の構成には同一の符号を付与している。本実施形態の変調信号停止回路70は、第1の実施形態の変調信号停止回路70と同一の構成を有している。本実施形態の変調信号発振回路80Bは、第1の実施形態の変調信号発振回路80BのスイッチSW81を有さず、スイッチSW83と、コンデンサC82と、抵抗R82とを有している。スイッチSW83の制御端子には、変調信号停止回路70の出力側が接続されている。シュミットトリガ81の入力端子は、このスイッチSW83と抵抗R82とを介して発振器46に接続されている。更にスイッチSW83と抵抗R82との接続ノードには、コンデンサC82が接続されている。第3の実施形態の動作図8a,bは、変調信号が収束した場合を示す図である。図8aの縦軸は変調信号を示している。図8bの縦軸は発振信号を示している。図8a,bの横軸は共通する時間を示している。図8は、本実施形態の変調信号発振回路80B図6の動作を示す図である。図8aに示すように本実施形態の変調信号発振回路80B図6は、時間t0にて停止信号が入力されると、スイッチSW83が閉じて、コンデンサC82に蓄えられた電荷が抵抗R82を介して放電され、変調信号は徐々に0Vに収束する。それに伴い、図8bに示すように、発振器46の発振信号は、徐々に所定周波数に収束する。この所定周波数とは、周波数拡散の最小周波数である。しかし、これに限られず、コンデンサC82をグランドではなく、発振器46の最大入力電圧の電圧源に接続することによって変調信号を収束させ、発振器46の発振信号を、周波数拡散の最大周波数に収束させることが可能である。更に、コンデンサC82を発振器46の主キャリア電圧の電圧源に接続することによって変調信号を収束させ、発振器46の発振信号を、主キャリア周波数に収束させることが可能である。第3の実施形態の効果以上説明した第3の実施形態では、次のCのような効果がある。C入力電圧Vigが所定の電圧範囲から外れたとき、変調信号発振回路80Bが出力する変調信号は徐々に0Vに収束し、発振器46の発振信号は、徐々に所定周波数本実施形態では周波数拡散の最小周波数に収束する。これにより、発振信号の周波数の急激な変化に伴うスイッチング電源回路40の出力電圧の急激な変動を抑止可能である。第4の実施形態の構成図9は、第4の実施形態に於ける変調信号停止回路と変調信号発振回路を示す図である。図2に示す第1の実施形態の変調信号停止回路と同様の構成には同一の符号を付与している。本実施形態の変調信号停止回路70は、第1の実施形態の変調信号停止回路70と同一の構成を有している。本実施形態の変調信号発振回路80Cは、オペアンプ84,85と、抵抗R84,R85,R86と、コンデンサC85と、スイッチSW84とを有している。スイッチSW84の制御端子には変調信号停止回路70の出力側が接続され、更にオペアンプ84の非反転入力端子と電圧-Vloを印加する電源とをスイッチするように接続されている。オペアンプ84の反転入力端子はグランドに接続され、オペアンプ84の非反転入力端子は抵抗R84を介して出力端子と接続されている。オペアンプ84の出力端子は、抵抗R85を介してオペアンプ85の反転入力端子に接続されている。オペアンプ85の非反転入力端子はグランドに接続されている。オペアンプ85の反転入力端子は、コンデンサC85を介して出力端子と接続されている。この構成により、オペアンプ85は非反転入力端子に印加された信号を反転して積分する。更にオペアンプ85の出力端子は、抵抗R86を介してオペアンプ84の非反転入力端子と接続されている。この構成により、オペアンプ84は、オペアンプ85の出力端子から出力される信号を反転するシュミットトリガ回路として動作する。第4の実施形態の動作図9を元に、第4の実施形態の変調信号発振回路80Cの動作を説明する。スイッチSW84が開いた状態では、オペアンプ84は、オペアンプ85の出力端子から出力される信号と所定の閾値とを比較して反転出力する。オペアンプ85は、オペアンプ84の出力端子から出力される信号を反転して積分する。これにより、所定時間が経過すると、オペアンプ85の出力端子から出力される信号は、オペアンプ84と周辺回路からなるシュミットトリガ回路の閾値を超え、オペアンプ84の出力信号は反転する。これを繰り返すことにより、オペアンプ84の出力信号は所定周期の矩形波となり、オペアンプ85の出力信号は三角波となる。このとき、オペアンプ85とコンデンサC85によって積分しているので、コンデンサと抵抗による充放電波形に比べて、直線性の良い三角波が得られる。変調信号停止回路70が信号を出力し、スイッチSW84が閉じると、オペアンプ84の出力信号は固定される。オペアンプ84の出力信号を積分した変調信号発振回路80Cの出力信号は、所定電圧で飽和して一定となる。第4の実施形態の効果以上説明した第4の実施形態では、次のDのような効果がある。D積分回路とシュミットトリガ回路により、直線性の良い三角波を変調信号として出力している。これにより、電磁輻射ノイズの周波数は、更に均等に拡散する。第5の実施形態の構成図10は、第5の実施形態に於ける変調信号制限回路と変調信号発振回路の構成を示す図である。変調信号制限回路90は、Vig下限時振幅制限回路91と、Vig上限時振幅制限回路92と、乗算器93,94とを有している。Vig下限時振幅制限回路91とVig上限時振幅制限回路92とは、入力信号を閾値と比較する。サブキャリア発振器80Dは、所定の三角波を出力する。乗算器93,94は、2つの入力信号を乗算して出力する。入力電圧Vigと閾値Hは、Vig下限時振幅制限回路91に入力されている。入力電圧Vigと閾値Lは、Vig上限時振幅制限回路92に入力されている。Vig下限時振幅制限回路91の出力側と、Vig上限時振幅制限回路92の出力側は、乗算器93に接続されている。乗算器93の出力側とサブキャリア発振器80Dとは、乗算器94に接続されている。第5の実施形態の動作図11a~eは、第5の実施形態に於ける変調信号制限回路と変調信号発振回路の動作を示す図である。図11aの縦軸は、Vig下限時振幅制限回路91の出力信号を示している。図11bの縦軸は、Vig上限時振幅制限回路92の出力信号を示している。図11cの縦軸は、乗算器93の出力信号を示している。図11dの縦軸は、サブキャリア発振器80Dの出力信号を示している。図11eの縦軸は、振幅変調出力である変調信号制限回路90の出力信号を示している。図11a~eの横軸は、共通する入力電圧Vigを示している。図11aが示すように、Vig下限時振幅制限回路91は、入力電圧Vigが閾値L以上のときに所定の電圧を出力する。入力電圧Vigが閾値L未満のときには、閾値Lと入力電圧Vigとの差に応じて下降する電圧を出力する。図11bが示すように、Vig上限時振幅制限回路92は、入力電圧Vigが閾値H未満のときに所定の電圧を出力する。入力電圧Vigが閾値H以上のときには、閾値Hと入力電圧Vigとの差に応じて下降する電圧を出力する。図11cが示すように、乗算器93は、入力電圧Vigが閾値L~閾値Hのときに所定の電圧を出力する。入力電圧Vigが閾値H以上のときには、入力電圧Vigと閾値Hの差に応じて下降する電圧を出力する。入力電圧Vigが閾値L未満のときには、閾値Hと入力電圧Vigとの差に応じて下降する電圧を出力する。図11dが示すように、サブキャリア発振器80Dは、所定の周波数の三角波を出力する。図11eが示すように、変調信号制限回路90は、入力電圧Vigが閾値L~閾値Hのときに所定の周波数の三角波を出力する。入力電圧Vigが閾値H以上のときには、入力電圧Vigと閾値Hの差に応じてピークが減少する三角波を出力する。入力電圧Vigが閾値L未満のときには、閾値Hと入力電圧Vigとの差に応じてピークが減少する三角波を出力する。これらの三角波によって、周波数拡散を行っている。第5の実施形態の効果以上説明した第5の実施形態では、次のEのような効果がある。E入力電圧Vigが閾値H以上のときには、入力電圧Vigと閾値Hの差に応じてピークが減少する三角波を出力する。入力電圧Vigが閾値L未満のときには、閾値Hと電圧Vigとの差に応じてピークが減少する三角波を出力する。したがって、これらの三角波によって周波数拡散を行っているので、所定の電圧範囲を超えたときであっても、所定の電圧範囲を超えた度合いに応じた周波数拡散効果を得ることが可能である。第6の実施形態の構成図12は、第6の実施形態に於ける変調信号制限回路と変調信号発振回路の構成を示す図である。図10に示す第5の実施形態に於ける変調信号制限回路90と同一の構成には同一の符号を付与している。本実施形態の変調信号制限回路90Aは、第5の実施形態の変調信号制限回路90に加えて更に、反転器95と、加算器96とを有している。反転器95は入力信号の極性を反転して所定の電圧を加算する。加算器96は、2つの入力信号を加算する。反転器95と加算器96の詳細な動作は、後述する図13で説明する。本実施形態の変調信号制限回路90Aの乗算器93は更に、反転器95を介して加算器に接続されている。乗算器94は加算器96に接続されている。加算器96の出力端子は、本実施形態の変調信号制限回路90Aの出力側である。第6の実施形態の動作図13は、第6の実施形態に於ける変調信号制限回路と変調信号発振回路の動作を示す図である。図13aの縦軸は、Vig下限時振幅制限回路91の出力信号を示している。図13bの縦軸は、Vig上限時振幅制限回路92の出力信号を示している。図13cの縦軸は、乗算器93と反転器95の出力信号を示している。図13dの縦軸は、サブキャリア発振器80Dの出力信号を示している。図13eの縦軸は、乗算器94の出力信号を示している。図13fの縦軸は、振幅変調出力である変調信号制限回路90Aの出力信号を示している。図13a~fの横軸は、共通する入力電圧Vigを示している。図13aのVig下限時振幅制限回路91の出力信号は、図11aのVig下限時振幅制限回路91の出力信号と同様である。図13bのVig上限時振幅制限回路92の出力信号は、図11aのVig上限時振幅制限回路92の出力信号と同様である。図13cに於いて、実線で示される乗算器93の出力信号は、図11cの乗算器93の出力信号と同様である。破線で示される反転器95の出力信号は、入力電圧Vigが閾値L~閾値Hのときに0Vを出力する。入力電圧Vigが閾値H以上のときには、入力電圧Vigと閾値Hの差に応じて上昇する電圧を出力する。入力電圧Vigが閾値L未満のときには、閾値Lと入力電圧Vigとの差に応じて上昇する電圧を出力する。図13dのサブキャリア発振器80Dの出力信号は、図11dのサブキャリア発振器80Dの出力信号と同様である。図13eの乗算器94の出力信号は、図11dの変調信号制限回路90の出力信号と同様である。図13fが示すように、変調信号制限回路90Aは、入力電圧Vigが閾値L~閾値Hのときに所定の周波数の三角波を出力する。入力電圧Vigが閾値H以上のときには、入力電圧Vigと閾値Hの差に応じて振幅が減少し、かつ振幅の中心が変化しない三角波を出力する。入力電圧Vigが閾値L未満のときには、閾値Lと入力電圧Vigとの差に応じて振幅が減少し、かつ振幅の中心である主キャリア周波数が変化しない三角波を出力する。これらの三角波によって、周波数拡散を行っている。第6の実施形態の効果以上説明した第6の実施形態では、次のFのような効果がある。F入力電圧Vigが閾値H以上のときには、入力電圧Vigと閾値Hの差に応じて振幅が減少し、かつ振幅の中心が変化しない三角波を出力する。入力電圧Vigが閾値L未満のときには、閾値Lと入力電圧Vigとの差に応じて振幅が減少し、かつ振幅の中心が変化しない三角波を出力する。これらの三角波によって、周波数拡散を行っている。これにより、入力電圧Vigが閾値L~閾値Hの範囲外であっても、周波数拡散の中心周波数が変わらないので、更に閾値L~閾値Hの範囲を拡げることが可能である。または、周波数拡散の振幅を広くすることが可能である。第7の実施形態の構成図14は、第7の実施形態に於ける変調信号制限回路と変調信号発振回路の構成を示す図である。図12に示す第6の実施形態に於ける変調信号制限回路90Aと同一の構成には同一の符号を付与している。本実施形態の変調信号制限回路90Bは、第6の実施形態の変調信号制限回路90Aとは異なるVig下限時振幅制限回路91Bと、Vig上限時振幅制限回路92Bとを有し、更に乗算器97を有している。Vig下限時振幅制限回路91Bの第2の出力側と、Vig上限時振幅制限回路92Bの第2の出力側とは、乗算器97に接続されている。乗算器97の出力側は、加算器96に接続されている。Vig下限時振幅制限回路91Bと、Vig上限時振幅制限回路92Bの動作は、後述する図15で説明する。第7の実施形態の動作図15は、第7の実施形態に於ける変調信号制限回路と変調信号発振回路の動作を示す図である。図15aの縦軸は、Vig下限時振幅制限回路91Bの出力信号を実線で示し、第2の出力信号を破線で示している。図15bの縦軸は、Vig上限時振幅制限回路92Bの出力信号を実線で示し、第2の出力信号を破線で示している。図15cの縦軸は、乗算器93の出力信号を実線で示し、乗算器97の出力信号を破線で示している。図15dの縦軸は、サブキャリア発振器80Dの出力信号を示している。図15eの縦軸は、乗算器94の出力信号を示している。図15fの縦軸は、振幅変調出力である変調信号制限回路90Bの出力信号を示している。図15a~fの横軸は、共通する入力電圧Vigを示している。図15aに於いて、実線で示されるVig下限時振幅制限回路91Bの出力信号は、図13aのVig下限時振幅制限回路91の出力信号と同様である。破線で示されるVig下限時振幅制限回路91Bの第2の出力信号は、入力電圧Vigが閾値L以上のときには、Vig下限時振幅制限回路91Bの出力信号の約半分の電圧を出力し、閾値L未満のときには、閾値Lと入力電圧Vigとの差に応じて上昇する電圧を出力する。図15bに於いて、実線で示されるVig上限時振幅制限回路92Bの出力信号は、図13aのVig上限時振幅制限回路92の出力信号と同様である。破線で示されるVig上限時振幅制限回路92Bの第2の出力信号は、入力電圧Vigが閾値H未満のときにはVig上限時振幅制限回路92Bの出力信号の約半分の電圧を出力し、入力電圧Vigが閾値H以上のときには、入力電圧Vigと閾値Hの差に応じて下降する電圧を出力する。図15cに於いて、実線で示される乗算器93の出力信号は、図13cの乗算器93の出力信号と同様であり、更に破線で乗算器97の出力信号が示されている。乗算器97は、閾値L~閾値Hのときに、乗算器93の出力信号の約半分の電圧を出力する。入力電圧Vigが閾値H以上のときには、入力電圧Vigと閾値Hの差に応じて下降する電圧を出力する。入力電圧Vigが閾値L未満のときには、閾値Lと入力電圧Vigとの差に応じて上昇する電圧を出力する。図15dのサブキャリア発振器80Dの出力信号は、図13dのサブキャリア発振器80Dの出力信号と同様である。図15eは、乗算器94の出力信号は、図13dの乗算器94の出力信号と同様である。図15fが示すように、変調信号制限回路90Bは、入力電圧Vigが閾値L~閾値Hのときに所定の周波数の三角波を出力する。入力電圧Vigが閾値H以上のときには、入力電圧Vigと閾値Hの差に応じて振幅の中心が減少し、かつ三角波の下端が、発振器46の入力信号の最小である三角波を出力する。入力電圧Vigが閾値L未満のときには、閾値Hと入力電圧Vigとの差に応じて振幅の中心が増大し、かつ三角波の上端電圧が、発振器46の入力信号の最大である三角波を出力する。これらの三角波によって、周波数拡散を行っている。第7の実施形態の効果以上説明した第7の実施形態では、次のG,Hのような効果がある。G変調信号制限回路90Bは、入力電圧Vigが閾値L~閾値Hのときに所定の周波数の三角波を出力する。入力電圧Vigが閾値H以上のときには、入力電圧Vigと閾値Hの差に応じて振幅の中心が減少し、かつ三角波の下端が、発振器46の入力信号の最小である三角波を出力している。これらの三角波によって、周波数拡散を行っている。これにより、入力電圧Vigが閾値H以上のときには、周波数拡散の最小周波数側での制御、すなわち、MOSFETのスイッチング時間の最大側での制御が可能である。これにより、閾値Hを更に高くするか、または、周波数拡散の振幅を広くすることが可能である。H入力電圧Vigが閾値L未満のときには、閾値Hと入力電圧Vigとの差に応じて振幅の中心が増大し、かつ三角波の上端電圧が、発振器46の入力信号の最大である三角波し、周波数拡散を行っている。これにより閾値L未満のときには、周波数拡散の最大周波数側での制御が可能である。すなわち、MOSFETのスイッチング時間の最小側での制御が可能である。これにより、閾値Lを更に低くするか、または、周波数拡散の振幅を広くすることが可能である。変形例本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能である。この利用形態や変形例としては、例えば、次のa~dのようなものがある。a第1~第7の実施形態のスイッチング電源回路40は、フライバック方式のスイッチング電源である。しかし、これに限られず、シングルエンディッドフォワード方式、プッシュプル方式、ハーフブリッジ方式、フルブリッジ方式、降圧チョッパ方式、マグアンプ方式、昇圧チョッパ方式、極性反転チョッパ方式など、いずれの方式のスイッチング電源に本発明を適用しても良い。b第1~第4の実施形態のスイッチング電源回路40は、スイッチング周波数の拡散の開始を、変調信号の出力開始によって行っている。しかし、これに限られず、スイッチング周波数の拡散の開始を、変調信号の発振器への接続によって行っても良い。c第1~第4の実施形態のスイッチング電源回路40は、スイッチング周波数の拡散の停止を、変調信号の出力停止によって行っている。しかし、これに限られず、スイッチング周波数の拡散の停止を、変調信号の発振器への遮断によって行っても良い。d第3の実施形態のスイッチング電源回路40は、スイッチング周波数の拡散の停止により周波数拡散の最小周波数で動作する。しかし、これに限られず、スイッチング周波数の拡散の停止により周波数拡散の最大周波数、主キャリア周波数のいずれで動作しても良い。入力電圧が所定下限値よりも下降した場合に、この変調信号を最大値に収束させることで、オンデューティ時間の最大値の制限に抵触することを抑止できる。入力電圧が所定上限値よりも上昇した場合に、この変調信号を最小値に収束させることで、オンデューティ時間の最小値の制限に抵触することを抑止できる。"