外付けしたアンテナにより受信する時刻情報を含む長波標準電波からタイムコード信号を生成、出力する電波時計用受信回路であって、受信した長波標準電波信号に基づいて前記時刻情報を含む中間受信信号を取得するフィルタ回路と、前記中間受信信号を検波する検波手段と、この検波手段の前段または後段において受信信号をデジタル信号に変換するA/D変換回路と、変換されたデジタル信号を適宜な周波数でサンプリングされた多ビットのデータを含むタイムコード信号として出力する多値化手段とを備えることを特徴とする電波時計用受信回路。前記多値化手段に加えて、前記検波手段及び前記A/D変換回路の後段に設けた検波されたデジタル信号が入力する2値化手段を設け、この2値化手段からの2値化信号と前記多値化手段からの多ビット化信号が入力するパラレル/シリアル変換回路を設け、このパラレル/シリアル変換回路から、前記適宜な周波数でサンプリングされた多ビットのデータと、この多ビットのデータに対応する2値のデータとが連続するシリアルデータをタイムコード信号として出力するよう構成したことを特徴とする請求項1記載の電波時計用受信回路。前記パラレル/シリアル変換回路から出力されるシリアルデータと前記2値化手段から出力される2値化信号とのいずれかを選択してタイムコード信号として出力する切り替え回路を設けたことを特徴とする請求項2記載の電波時計用受信回路。しかし、これら従来の電波時計用受信回路は、アナログ回路で2値化処理し、2値化信号をマイコンなどの制御部に出力しているため、特定のスライスレベルでスライスした2値化信号では情報量が少なく、制御部における処理内容に限界があるという問題があった。また、アナログ処理の場合には、2値化の判定しきい値は、アナログ回路で作られその精度が求められるとともに、アナログ回路で作られるのでコストアップにつながり、さらに、2値化の判定しきい値を可変することが困難で固定とした場合、デューティ調整ができず、加えて、検波波形の振幅が判定しきい値を下回ると、2値化信号が出力されないという問題もあった。本発明は、このようなアナログ処理に起因する問題をデジタル処理を行なうことで解消し、特に、多値化信号をデジタル出力することによって、情報量が少ないという2値化信号出力の問題点を解消した電波時計用受信回路を提供することを目的とする。この目的を達成するため本発明に係る電波時計用受信回路は、外付けしたアンテナにより受信する時刻情報を含む長波標準電波からタイムコード信号を生成、出力する電波時計用受信回路であって、受信した長波標準電波信号に基づいて前記時刻情報を含む中間受信信号を取得するフィルタ回路と、前記中間受信信号を検波する検波手段と、この検波手段の前段または後段において受信信号をデジタル信号に変換するA/D変換回路と、変換されたデジタル信号を適宜な周波数でサンプリングされた多ビットのデータを含むタイムコード信号として出力する多値化手段とを備えるものである。前記多値化手段に加えて、前記検波手段及び前記A/D変換回路の後段に設けた検波されたデジタル信号が入力する2値化手段と、この2値化手段からの2値化信号と前記多値化手段からの多ビット信号が入力するパラレル/シリアル変換回路を備え、このパラレル/シリアル変換回路から、前記適宜な周波数でサンプリングされた多ビットのデータと、この多ビットのデータに対応する2値のデータとが連続するシリアルデータをタイムコード信号として出力するよう構成すると好適である。また、前記シリアルデータと前記2値化信号とのいずれかを選択してタイムコード信号として出力する切り替え回路を設けると好適である。さらに、中間受信信号を検波手段で検波した後、A/D変換回路でデジタル化して多値化手段に入力するよう構成してもよい。本発明に係る電波時計用受信回路によれば、デジタル処理を行なうことにより、従来のアナログ処理にともなう問題点を解消し、特に、多値化したデジタル信号を出力することで、多くの情報量を制御部に出力でき、より高度な復号アルゴリズムを採用することが可能になって、受信感度が向上する。以下、本発明の好適な実施形態を添付図面に基づいて説明する。図1に示すように、電波時計用受信回路は、アナログ部Aとデジタル部Bからなり、外付けしたアンテナ1の同調容量値を受信する電波信号の周波数、例えば40kHzに可変容量素子2で同調させ、前記アンテナ1で受信した電波信号が前記アナログ部Aに入力し、デジタル変換されてデジタル部Bに入力し、デジタル部Bで生成された2値化出力またはシリアルデータ出力のいずれかのタイムコード信号が選択されて制御部であるマイコン3に出力するよう構成している。アナログ部Aは、受信した電波信号を増幅するVGAVariableGainAmplifier:ゲイン可変アンプ4と、このVGA4の増幅信号から受信電波に含まれるノイズ周波数成分を除去して受信する長波標準電波の周波数40kHzのみからなる中間受信信号を取得するフィルタ回路5と、このフィルタ回路5を通過した前記中間受信信号をデジタル化するA/D変換回路6と、後述するデジタル部BのAGC11の出力信号をアナログ化して前記VGA4に出力するD/A変換回路7とからなる。前記フィルタ回路5は、第1のバッファ5aと第2のバッファ5bを備え、前記第1のバッファ5aの出力は、BPFバンドパスフィルタ5cを介して前記第2のバッファ5bへ入力するよう構成している。デジタル部Bは、1ビットのデジタル信号で表された前記中間受信信号を多ビット化する移動平均フィルタ8と、多ビット化した信号を検波する検波回路9と、検波回路9による検波で発生したスプリアス等のリップルを除去して平滑化するLPFローパスフィルタ10と、このLPF10から入力した信号に基づいて前記VGA4で受信した電波信号を増幅する際のゲインを制御する信号を出力するAGC11と、前記LPF10の出力を2値化処理してタイムコード信号として出力する2値化手段12と、前記LPF10の出力を多ビット化処理する多値化手段13と、前記移動平均フィルタ8、前記検波回路9、前記LPF10及び前記多値化手段13にそれぞれクロック信号を供給するクロック供給回路14と、前記多値化手段13、前記2値化手段12及び前記LPF10の各出力が入力し、多ビットのデータとこのデータにする2値のデータとが連続するシリアルデータをタイムコード信号として出力するパラレル/シリアル変換回路15と、このパラレル/シリアル変換回路15と前記2値化手段12の各出力であるタイムコード信号の一方を選択してマイコン3に出力する切り替え回路16とから構成される。続いて、上述した実施形態の動作を説明する。まず、可変容量素子2はアンテナ1の同調周波数をあらかじめ指定された受信する標準電波の周波数、例えば40kHzに同調させる。アンテナ1で受信された所定周波数40kHzの標準電波信号は、図2に示すように、40kHzの搬送波に振幅変調がかかったものであり、ノイズが重畳している。この受信した電波信号は、VGA4で増幅されて、フィルタ回路5に入力し、BPF5cでノイズを除去する。フィルタ回路5を通過した中間受信信号は、例えばΔΣADCのようなA/D変換回路6でデジタル変換され、図3に示すように、システムクロック信号の周波数でサンプリングされた分解能1ビットの粗密波のデジタル信号となる。なお、図3において密状態部分は、黒く示されている。そして、前記デジタル信号がデジタル部Bの移動平均フィルタ7に入力する。移動平均フィルタ8は、図3に示すデジタル信号を、図4に示すように、サンプリング周波数が変換された多ビットのデジタル信号として出力する。この移動平均フィルタ8のサンプリング周波数は、システムクロック信号を分周して生成したものである。前記移動平均フィルタ8の出力信号は、検波回路9で検波され、図5に示すような波形を持つ10ビットのデジタル信号として出力される。この検波回路9の出力信号は、図5に示すように、検波処理によるリップルが残ったものとなる。この残ったリップルは、LPF10によって除去され、図6に示すように、分解能10ビット、サンプルレート1kHzのきれいな復号波形となり、このLPF10から出力されたデジタル復号信号は、AGC11、2値化手段12、多値化手段13及びパラレル/シリアル変換回路15にそれぞれ入力する。AGC11は、その出力電圧をVGA4で受信信号を増幅する際のゲインを決定するデジタル信号として出力する。このデジタル信号は、任意の時定数に設定可能なので、高速に収束させることが可能である。そして、前記デジタル信号は、D/A変換回路7でアナログ信号に変換されて前記VGA4に入力し、アンテナ1で受信した信号が前記AGC11で決定された所定のゲインで増幅されて、フィルタ回路5に入力し、A/D変換回路6でデジタル信号化されて再度デジタル部Bに入力し、上述した処理がなされる。また、2値化手段12に入力したデジタル復号信号は、図7に示すように、分解能1ビットのデジタル信号として2値化される。この2値化処理においては、2値化手段12にスライスレベルを変更する機構を設けておけば、デューティ調整を容易に行なうことが可能となり、さまざまな検波波形に対して最適な復号信号を得ることができる。多値化手段13に入力したデジタル復号信号は、図8aに示すように、間引き処理を行うことによって、分解能7ビット、サンプルレート10Hzのデジタル信号として出力され、パラレル/シリアル変換回路15に入力する。前記サンプルレート10Hzは、システムクロック信号を分周して生成したものである。図8aのhが7ビットのデジタルデータ128階調で表され、1秒間にサンプルレートの回数分、すなわち10回サンプリングされて、図8bに示すように、それらがつながった8ビットのシリアルデータとして前記パラレル/シリアル変換回路15から出力される。このシリアルデータがタイムコード信号TCOであって、7ビットの復号データと1ビットの2値化データからなる。図8bに示す、CKOはサンプリング同期信号で、立ち上がりエッジでタイムコード信号に同期する。また、CKFはシリアル信号であるタイムコード信号をパラレル信号に変換するためのフレーム同期信号である。LPF10からパラレル/シリアル変化回路15に入力するデジタル復号信号は、上述のように、分解能10ビット、サンプルレート1kHzであるが、パラレル/シリアル変換回路15において、1秒間にサンプルレートの回数分、すなわち約1000回サンプリングされて、図9に示すように、それらがつながった16ビットのシリアルデータとして出力される。このシリアルデータがタイムコード信号TCOであって、10ビットの復号データと1ビットの2値化データ及び5ビットの空データからなる。図9に示す、CKOはサンプリング同期信号で、立ち上がりエッジでタイムコード信号に同期する。また、CKFはシリアル信号であるタイムコード信号をパラレル信号に変換するためのフレーム同期信号である。パラレル/シリアル変換回路15からのタイムコード信号であるシリアルデータ出力と2値化手段12からの2値出力は、切り替え回路16で一方が選択されてマイコン3に出力される。このマイコン3によって、シリアルデータ出力の2値化データまたは2値出力が時刻情報に変換され、この時刻情報が電波時計の時刻の修正に利用される。また、シリアルデータ出力の7ビットまたは10ビットの復号データがマイコン3に入力することによって、より高度な復号アルゴリズムを採用することが可能となり、加えて、アナログ的な検波波形を電波時計のディスプレイに表示するなど、多用途に応用できる。なお、本発明は上述の実施形態に限定されるものではなく、例えばアナログ信号のデジタル信号への変換は、検波処理の前に行なったが、この変換を検波処理の後で行なってもよく、多値化処理の前にデジタル信号化されていればよいものである。したがって、検波回路はデジタル信号を検波する検波回路9に限らず、また、検波回路の構成に応じて移動平均フィルタ8やLPF10に替えて、フィルタの構成も適宜選択すればよい。さらに、上述の実施形態では、受信する長波標準電波の信号を、フィルタ回路5を介して受信周波数40kHzのままA/D変換回路6に入力しているが、これに限らずスーパーへテロダイン方式の受信回路を用いることも可能である。すなわち、受信した40kHzの長波標準電波を、受信側で生成したローカル周波数の信号と混合することによって中間周波数の信号へと変換し、この中間周波数を持つ受信信号を、上述の実施形態における中間受信信号に対応させてA/D変換回路6に入力しても以後の信号処理は同じである。またさらに、切り替え回路16を設けず、パラレル/シリアル変換回路15から多値化されたシリアルデータのみをマイコン3に出力するよう構成してもよい。