"異なる導電性タイプのレイヤを備えた電力半導体デバイス1であって、これらのレイヤは、エミッタ側11のエミッタ電極2と、エミッタ側11の反対側に配置されたコレクタ側15のコレクタ電極25との間に配置され、-第一の異なる導電性タイプのドリフトレイヤ6を有し、このドリフトレイヤは、エミッタ側11とコレクタ側15との間に配置され、-第二の異なる導電性タイプの第一のベースレイヤ4を有し、この第一のベースレイヤは、ドリフトレイヤ6とエミッタ電極2との間に配置され、且つ、この第一のベースレイヤ4は、エミッタ電極2と電気的に直接接触する状態にあり、-第一の異なる導電性タイプの第一のソース領域5を有し、この第一のソース領域は、第一のベースレイヤ4の中に埋め込まれたエミッタ側11に配置され、エミッタ電極2と接触し、且つ、この第一のソース領域5は、ドリフトレイヤ6と比べて高いドーピング濃度を有し、-第一のゲート電極3を有し、この第一のゲート電極は、第一の絶縁レイヤ31により、第一のベースレイヤ4、第一のソース領域5及びドリフトレイヤ6から電気的に絶縁され、且つ、この第一のゲート電極3は、第一のベースレイヤ4と同一の平面の中に且つそれに対して横方向に配置され、ドリフトレイヤ6の中に、第一のベースレイヤ4と比べて深く伸び、チャネルが、エミッタ電極2、第一のソース領域5、第一のベースレイヤ4と、ドリフトレイヤ6との間に、形成可能であり、-当該電力半導体デバイスは、更に、第二の異なる導電性タイプの第二のベースレイヤ45、第一の異なる導電性タイプの第二のソース領域55、及び第二のゲート電極35を有していて、ここで、第二のゲート電極35は、エミッタ側11の上面に配置され、且つ、第二のゲート電極35は、第二の絶縁レイヤ36により、第二のベースレイヤ45、第二のソース領域55及びドリフトレイヤ6から電気的に絶縁され、第二のソース領域55は、第二のベースレイヤ45の中に埋め込まれたエミッタ側11に配置され、第二のゲート電極35の下側の領域の中に伸び、且つ、この第二のソース領域55は、ドリフトレイヤ6と比べて高いドーピング濃度を有している、電力半導体デバイス1において、第二のベースレイヤ45は、第一のベースレイヤ4と同一の平面の中に且つそれに対して横方向に配置されていること、及び、第二のソース領域55は、エミッタ電極2に対して直接接続されておらず、それによって、電荷キャリアが、エミッタ電極2から、第二のソース領域55、第二のベースレイヤ45の中を通って、ドリフトレイヤ6へ、その中を通って直接流れることが可能であるところのチャネルが、形成可能でないようになっていること、を特徴とする電力半導体デバイス1。下記特徴を有する請求項1に記載の電力半導体デバイス1、第一のゲート電極3と第二のゲート電極35は、電気的に接続されている。下記特徴を有する請求項1または2に記載の電力半導体デバイス1、ドリフトレイヤ6と比べて高いドーピング濃度を備えた、第一の異なる導電性タイプのバッファレイヤ8は、ドリフトレイヤ6とコレクタ電極25との間に配置されている。下記特徴を有する請求項1または2に記載の電力半導体デバイス1、当該電力半導体デバイスは、ドリフトレイヤ6とコレクタ電極25との間で、コレクタ側15に配置された、第二の異なる導電性タイプのコレクタレイヤ7を更に有し、または、当該電力半導体デバイスは、ドリフトレイヤ6と比べて高いドーピング濃度を備えた第一の異なる導電性タイプのバッファレイヤ8、及び第二の異なる導電性タイプのコレクタレイヤ7を更に有していて、このバッファレイヤ8は、ドリフトレイヤ6とコレクタ電極25との間で、コレクタ側15に配置され、このコレクタレイヤは、バッファレイヤ8とコレクタ電極25との間で、コレクタ側15に配置されている。下記特徴を有する請求項1から4の何れか1項に記載の電力半導体デバイス1、第二のソース領域55は、第一の絶縁レイヤ31まで伸びている。下記特徴を有する請求項1から4の何れか1項に記載の電力半導体デバイス1、第二のソース領域55は、第二のベースレイヤ45により、第一の絶縁レイヤ31から分離されている。下記特徴を有する請求項1から6の何れか1項に記載の電力半導体デバイス1、第二のソース領域55は、エミッタ電極2に対して電気的に接続されている。下記特徴を有する請求項1から6の何れか1項に記載の電力半導体デバイス1、第二のソース領域55は、エミッタ電極2から電気的に絶縁されている。下記特徴を有する請求項1から8の何れか1項に記載の電力半導体デバイス1、当該電力半導体デバイスは、第一の異なる導電性タイプの第一の領域75を更に有していて、この第一の領域は、コレクタレイヤ7に対して横方向にコレクタ側15に配置され、且つ、この第一の領域75は、ドリフトレイヤ6と比べて高いドーピング濃度を有している。下記特徴を有する請求項1から9の何れか1項に記載の電力半導体デバイス1、当該電力半導体デバイスは、第一の異なる導電性タイプのエンハンスメントレイヤ9,9’を更に有していて、このエンハンスメントレイヤは、ドリフトレイヤ6と、第一及び第二のベースレイヤ4,45の内の少なくとも一方または両方との間に配置され、それにより、それらを分離する。下記特徴を有する請求項10に記載の電力半導体デバイス1、当該電力半導体デバイスは、第二の異なる導電性タイプの第三のベースレイヤ49,49’を更に有していて、この第三のベースレイヤは、ドリフトレイヤ6と、第一のベースレイヤ4の下側のエンハンスメントレイヤ9、第二のベースレイヤ45、または、第一及び第二のベースレイヤ4,45の両方との間に配置され、それにより、それらを分離する。下記特徴を有する請求項1から11の何れか1項に記載の電力半導体デバイス1、当該電力半導体デバイスは、複数の第一のゲート電極3を有し、且つ、第一のソース領域5と第二のソース領域55は、接続ソース領域58により互い対して接続され、この接続ソース領域は、そのような二つの第一のゲート電極3の間に配置され、それにより、これら二つの第一のゲート電極3を分離する。下記特徴を有する請求項1から12の何れか1項に記載の電力半導体デバイス1、当該電力半導体デバイスは、複数の第一のゲート電極3を有し、且つ、第一のベースレイヤ4と第二のベースレイヤ45は、接続ベースレイヤ48により互い対して接続され、この接続ベースレイヤは、そのような二つの第一のゲート電極3の間に配置され、それにより、前記二つの第一のゲート電極3を分離する。下記特徴を有する請求項1から13の何れか1項に記載の電力半導体デバイス1、当該電力半導体デバイスは、第一のベースレイヤ4及び第二のベースレイヤ45と比べて高いドーピング濃度を備えた、第二の異なる導電性タイプのバー47を更に有していて、このバー47は、エミッタ側11に配置され、且つ、このバー47で、第一のソース領域5及び第二のソース領域55、ベースレイヤ4,45及び第一のゲート電極3を終結する。下記特徴を有する請求項14に記載の電力半導体デバイス1、前記バー47は、第二のゲート電極35により、少なくとも部分的にまたは完全に覆われている。本発明の主題は、以下のテキストにおいて、添付図面を参照しながら、より詳細に説明される。図面の中で使用されている参照符号及びそれらの意味は、参照符号のリストの中にまとめられている。一般的に、同様なまたは同様に機能する部分には、同一の参照符号が与えられている。説明された実施形態は、例として意図されていて、本発明を限定するものではない。図3は、四層構造を備えたpnpn絶縁ゲートバイポーラトランジスタIGBTの形態の、本発明の電力半導体デバイス1の第一の実施形態を示している。複数のレイヤが、エミッタ側11のエミッタ電極2と、エミッタ側11の反対側に配置されたコレクタ側15のコレクタ電極3との間に配置されている。このIGBTは、以下のレイヤを有している:-n-ドープされたドリフトレイヤ6、このドリフトレイヤは、エミッタ側11とコレクタ側15との間に配置されている;-Pドープされた第一のベースレイヤ4、この第一のベースレイヤは、ドリフトレイヤ6とエミッタ電極2の間に配置され、且つ、この第一のベースレイヤ4は、エミッタ電極2と電気的に直接接触する状態にある;-nドープされた第一のソース領域5、この第一のソース領域は、第一のベースレイヤ4の中に埋め込まれたエミッタ側11に配置され、エミッタ電極2と接触し、且つ、この第一のソース領域5は、ドリフトレイヤ6と比べて高いドーピング濃度を有している;-第一のゲート電極3、この第一のゲート電極は、第一の絶縁レイヤ31により、第一のベースレイヤ4、第一のソース領域5及びドリフトレイヤ6から電気的に絶縁され、且つ、この第一のゲート電極3は、第一のベースレイヤ4と同一の平面の中に且つそれに対して横方向に配置され、ドリフトレイヤ6の中に、第一のベースレイヤ4と比べて深く伸び、チャネルが、エミッタ電極2、第一のソース領域5、第一のベースレイヤ4と、ドリフトレイヤ6との間に、形成可能である;-第二のnドープされたソース領域55;-第二のゲート電極35、この第二のゲート電極は、エミッタ側11の上面に配置され、ここで、エミッタ側は、第二の絶縁レイヤ36により、第二のベースレイヤ45、第二のソース領域55及びドリフトレイヤ6から電気的に絶縁されている;第二のソース領域55は、第二のベースレイヤ45の中に埋め込まれたエミッタ側11に配置され、第二のゲート電極の下側の領域35の中に伸び、且つ、この第二のソース領域55は、ドリフトレイヤ6と比べて高いドーピング濃度を有している;このIGBTの特徴は、第二のベースレイヤ45が、第一のベースレイヤ4と同一の平面の中に且つそれに対して横方向に配置されていること、及び、第二のソース領域55が、エミッタ電極2に対して直接接続されておらず、それによって、電荷キャリアが、エミッタ電極2から、第二のソース領域55、第二のベースレイヤ45の中を通って、ドリフトレイヤ6へ、その中を通って直接流れることが可能であるところのチャネルが形成可能でないようになっている、と言うことである。第一のゲート電極3トレンチゲート電極でのチャネルは、エミッタ電極2、第一のソース領域5、第一のベースレイヤ4と、ドリフトレイヤ6との間に、形成可能であって、電力半導体デバイスの運転の間に形成される。第二のゲート電極35プレーナーゲート電極で、そのようなチャネルは形成されない。その理由は、エミッタ電極2が、第二のソース領域55に取り付けられていないからである。第一のゲート電極3及び第二のベースレイヤ45のために、先に言及した平面は、エミッタ側11に対して平行に伸びる平面である。もし、第二のソース領域55が、第一の絶縁レイヤ31まで伸びている場合には、第一のゲート電極3は、当然にまた、第二のベースレイヤ45から、及び第二のソース領域55から、電気的に絶縁される。図1の中に示されているように、電力半導体デバイスがIGBTである場合には、Pドープされたコレクタレイヤ7は、ドリフトレイヤ6とコレクタ電極25との間で、コレクタ側15に配置される。当然に、本発明のデバイスが、第二のゲート電極と異なる数の第一のゲート電極を有していると言うこともまた、可能である。本発明は、少なくとも一つの第一のトレンチゲート電極3及び少なくとも一つの第二のプレーナーゲート電極35を有しているデバイスに向けられている。典型的に、第三の絶縁レイヤ39が第二のゲート電極35の上側に配置され、この第三の絶縁レイヤ39により、ゲート電極35が覆われ、そしてそれにより、エミッタ電極2から電気的に絶縁される。第一のゲート電極3もまた、典型的に、第三の絶縁レイヤによりエミッタ側11で覆われる。図4の中に示されているように、このデバイス1は、ドリフトレイヤ6と比べて高いドーピング濃度を備えたnドープされたバッファレイヤ8を更に有していても良く、このバッファレイヤは、ドリフトレイヤ6とコレクタ電極25との間に配置されている。図4の中のデバイスなどのような、コレクタレイヤ7を備えたIGBTのために、バッファレイヤ8は、n-ドープされたドリフトレイヤ6と、Pドープされたコレクタレイヤ7との間に配置される。本発明のゲート電極のデザインは、図5の中に示されているように、逆伝導IGBTなどのような、複数の異なる半導体のタイプに適用されることが可能であって、その中で、第一のnドープされた領域75は、コレクタレイヤ7に対して横方向に且つそれと同一の平面の中で、コレクタ側15に配置され。ここで、同一の平面とは、コレクタ側15に対して平行な平面として理解されるべきである。第一の領域75は、ドリフトレイヤ6と比べて高いドーピング濃度を有している。それは、MOSFETに適用されることもまた可能であり、即ち、ドリフトレイヤ6と、オプションとしてバッファレイヤ8と、それから、コレクタ電極25と、を備えた即ち、コレクタレイヤを有していないデバイスに、適用されることもまた可能である。本発明の半導体デバイスは、一つのプレーナーゲート電極及び複数のトレンチゲート電極を備えた、ゲート電極のデザインを有していても良い。そのようなデバイスは、図4及び6の中に示されていて、一般的に、プレーナーゲート電極と比べて、多数のトレンチゲート電極を備えている。セル充填密度領域の中のセルの数は、複数のトレンチゲート電極を加えることにより、大幅に増大されることが可能であり、そして、プレーナーゲート電極の存在のポジティブな効果、例えば、良好なブロッキング容量、制御性及び低いスイッチング損失などが、依然として維持されることが可能である。第二のベースレイヤをエミッタ電極に接続することないことにより、トレンチチャネルがプレーナーチャネルから電荷を流出させることが回避される。図6から14は、本発明の半導体デバイスのエミッタ側11をより詳細に示している。図の簡潔性を確保するために、エミッタ電極2は図面の中に示されていない。図7から9は、他の代表的な実施形態を示していて、それらの中で、本発明のデバイスは、nドープされたエンハンスメントレイヤ9,9’を更に有していて、このは、ドリフトレイヤ6と比べて高いドーピング濃度を有している。エンハンスメントレイヤ9,9’は、ドリフトレイヤ6と、第一のベースレイヤ4図9の中に示されたエンハンスメントレイヤ9、第二のベースレイヤ45図8の中に示されたエンハンスメントレイヤ9’、または第一のベースレイヤ4並びに第二のベースレイヤ45図7の中に示されたエンハンスメントレイヤ9及び9’の何れかとの間に配置され、それによりそれらを分離する。そのようなエンハンスメントレイヤ9,9’に加えて、このデバイスは、Pドープされた第三のベースレイヤ49,49’を更に有していても良く、この第三のベースレイヤは、ドリフトレイヤ6と、第一のベースレイヤ4の下側のエンハンスメントレイヤ9、第二のベースレイヤ45、または、第一及び第二のベースレイヤ4,45の両方との間に配置され、それによりそれらを分離する。図10の中に示されているように、エンハンスメントレイヤ9,9’並びに第三のベースレイヤ49,49’は、ドリフトレイヤ6と、第一のベースレイヤ4並びに第二のベースレイヤ45との間に配置されでも良い。その代わりに、図11の中に示されているように、エンハンスメントレイヤ9のみが、第一のベースレイヤ4の下側に配置され、これに対して、エンハンスメントレイヤ9’並びに第三のベースレイヤ49’は、第二のベースレイヤ45の下側に配置される。他の代替形態において、図12の中に示されているように、エンハンスメントレイヤ9’のみが、第二のベースレイヤ45の下側に配置されても良く、これに対して、エンハンスメントレイヤ9並びに第三のベースレイヤ49は、第一のベースレイヤ4の下側に配置される。図13の中に示されているように、エンハンスメントレイヤ9’及び第三のベースレイヤ49’の何れもが、第二のベースレイヤ45の下側に配置されないこともまた、可能であり、これに対して、第一のベースレイヤ4の下側に、エンハンスメントレイヤ9並びに第三のベースレイヤ49が配置される。当然に、第一のベースレイヤ4の下側にレイヤ9、49を有さずに、第二のベースレイヤ45の下側に両方レイヤ9’,49’を有する、他の可能性もまた、実現されることが可能である。更に他の代表的な実施形態において、図14の中に示されているように、第二のソース領域55は、第二のベースレイヤ45により第一の絶縁レイヤ31から分離され、それによって、このデバイスは、半分のセル当り二つの導電性のチャネルを有するようになり、これに対して、例えば、図3または6の中に示されているようなデバイスにおいては、半分のセルが、半分のセル当り三つのチャネルを有している。それらのチャネルは、図3の中に、電子によりマークされた矢印により示されている。一個半のセルは、三つの右方向の矢印を有している。同様に、プレーナーチャネルが、ハーフセルの中で取り除かれることが可能であり、それは、例えば、ソース領域をプレーナーゲート電極の下側の領域まで引き伸ばすことなく、ソース領域をエミッタ電極までを接続することなく、または、プレーナーゲート電極へのチャネルに対して使用可能なソース領域を完全に省略することにより、実現される。図15は、上面に第二のゲート電極またはエミッタ電極が無い、エミッタ側11の上面図を示している図6の切断線D-Dに沿う図。図16の中にも、同様な図が示されているが、エミッタ電極2及び第二のゲート電極35が示されている。図の簡潔性を確保するため、第二及び第三の絶縁レイヤ36,39は、これらの図面の中に含まれていない。図17から21は、図16の切断線A-A,B-B及びC-Cに沿う、断面を示している。図17は、第一及び第二のソース領域5,55がその中で接続ソース領域58により接続される断面を示している。接続ソース領域58の領域の中に、第一のゲート電極が存在していない。それ故に、トレンチゲート電極は、複数の第一のゲート電極3に分割される。複数の第一のゲート電極3は、第一のベースレイヤ4と第二のベースレイヤ45との間で、一直線上に配置されても良く、そして、第一及び第二のソース領域5,55は、接続ソース領域58により互い対して接続され、それらの接続ソース領域は、そのような二つの第一のゲート電極3の間に配置され、それにより前記二つの第一のゲート電極3を分離する。第一のゲート電極の他の何れかの配置もまた、可能である。第一及び第二のベースレイヤ4,45もまた、同様なやり方で、この実施形態において接続されることが可能である。複数の第一のゲート電極3は、第一のベースレイヤ4と第二のベースレイヤ45との間に、一直線上に配置されることが可能でありあるいは他の何れかの配置、そして、第一及び第二のベースレイヤ4,45は、接続ベースレイヤ48により互い対して接続され、これらの接続ベースレイヤは、そのような二つの第一のゲート電極3の間に配置され、そしてそれにより前記二つの第一のゲート電極3を分割する。図18は、図16の線b-bに沿う断面を示している。第二のソース領域55は、デバイスの運転の間に導電性のチャネルが形成されることが可能であるように、第一の絶縁レイヤ31並びに第二の絶縁レイヤ36まで伸びている。その代わりに、図19の中に示されているように、第一のソース領域3が、第一のゲート電極の側に配置され、この第一のゲート電極は、更なるエミッタ電極2’に対して電気的に接続される。第二のソース領域55は、エミッタ電極2から分離され、典型的には、第二のソース領域55を覆う第三の絶縁レイヤにより、及び第二のベースレイヤ45により分離され、この第二のベースレイヤは、エミッタ側11の平面の中で、第二のソース領域55とエミッタ電極2’との間に配置され、且つこの第二のベースレイヤに対してエミッタ電極2’が接続される。これは、エミッタ電極2’からプレーナーゲート電極35の下側に、チャネルが形成可能でないと言うことを確保する。切断線C-Cに沿って、第一及び第二のゲート電極3,35は、互いに対して電気的に接続されても良いと言うことが、図20の中に示されている。そのような接続は、例えば、第二のゲート電極35を、切断線C-Cの領域の中で、第一のゲート電極3の上方の領域まで伸ばすことにより、作られることが可能であり、それによって、第二のゲート電極は、第一のゲート電極3の上方に突出し、そしてそれにより、第一のゲート電極3と接触するようになる。他の実施形態において、この領域の中の第一のゲート電極3の幅が、ゲート電極3,35が接触状態にあるように、伸ばされることもまた可能である。当然に、ゲート電極3,35の接触領域の中で電気的な接触を実現するために、絶縁レイヤ31,36は、この領域の中で、ゲート電極3,35の間に配置されることがない。第一及び第二のゲート電極3,35、ソース領域5,55及びベースレイヤ4,45は、必ずしも互い対して接続される必要は無い。第一及び第二のゲート電極3,35が互い対して接続される場合には、その接続は、先に詳しく説明したように、デバイスの中に作られることが可能であるが、その接続は、例えば配線により、電気的な接続としてデバイスの外側に作られることもまた可能である。これらの図面の中の実施形態は、接続を実現するための、そしてそれにより、第一及び第二のゲート電極3,35、ソース領域5,55と、ベースレイヤ4,45との間の電気的な接触を実現するための、例としてのみ理解されるべきである。本発明は、これらの例により限定されるべきでなく、そして、そのような電気的な接触を実現するため何れかのやり方は、含まれるべきである。図22は、更なる実施形態を示していて、その中で、半導体デバイス1は、第一及び第二のベースレイヤ4,45と比べて高いドーピング濃度を備えた、pドープされたバー47を有している。バー47は、エミッタ側11に配置され、このバー47で、第一及び第二のソース領域5,55、ベースレイヤ4,45及び第一のゲート電極3が終結する。バー47は、第二のゲート電極35により、少なくとも部分的にまたは完全に覆われていても良いが、他の実施形態において、第二のゲート電極35は、それがバー47の上方に突出しないように、終結されても良い。この実施形態において、エミッタ及びゲート電極は、先に述べた種類の内の何れかに基づく、ベースレイヤ及びソース領域に対して形成されることが可能である。エミッタ電極2及びゲート電極35は、平面の中の破線により、図22の中に示されていて、この破線に沿って、デバイスが、断面図に対して切断される。他の実施形態において、異なる導電性タイプが入れ替えられ、即ち、第一の異なる導電性タイプの全てのレイヤは、pタイプ例えば、ドリフトレイヤ6、第一及び第二のソース領域5,55であり、第二の異なる導電性タイプの全てのレイヤは、nタイプ例えば、第一及び第二のベースレイヤ4,45である。ここで留意すべきことは、~を有するcomprisingとの用語は、他の要素またはステップを排除しないと言うこと、また、不定冠詞aまたはanは、複数を排除しないと言うことである。また、異なる実施形態に関係して説明された要素が、結合されても良い。また、ここで留意すべきことは、請求項の中の参照符号は、請求項の範囲を限定するものとして解釈されるべきではないと言うことである。"