"第1電極、および前記第1電極との間に空隙を有した状態で配置され、前記第1電極との間の静電力によって振動可能な第2電極を備えたMEMS振動子の製造方法であって、基板の上方に前記第1電極を形成する工程と、前記第1電極を覆う被覆層を形成する工程と、前記被覆層の上方および前記基板の上方に半導体層を成膜する工程と、前記半導体層に不純物を注入する工程と、前記半導体層の上方に、平面視において前記被覆層と重なるマスク層を形成する工程と、前記マスク層をマスクとして、前記半導体層をエッチングする工程と、エッチングされた前記半導体層の側面にサイドウォールを形成する工程と、前記サイドウォールを形成する工程の後に、エッチングされた前記半導体層をパターニングして、前記第2電極を形成する工程と、前記被覆層を除去する工程と、を含み、前記マスク層を形成する工程において、前記マスク層は、平面視において、前記マスク層の外縁の内側に前記被覆層が位置するように形成され、前記サイドウォールの材質は、窒化シリコンまたは酸窒化シリコンである、MEMS振動子の製造方法。請求項1において、前記第1電極および前記第2電極を収容する空洞部を、前記基板の所定の領域に形成する工程をさらに含み、前記マスク層を形成する工程において、前記マスク層は、平面視において、前記マスク層の外縁の内側に前記所定の領域が位置するように形成される、MEMS振動子の製造方法。請求項1または2において、前記第1電極を形成する工程では、前記第1電極の側面は、前記基板の上面に対して傾斜するように形成される、MEMS振動子の製造方法。第1電極、および前記第1電極との間に空隙を有した状態で配置され、前記第1電極との間の静電力によって振動可能な第2電極を備えたMEMS振動子と、トランジスターとが同一基板上に形成された電子装置の製造方法であって、前記基板の上方に前記第1電極を形成する工程と、前記第1電極を覆う被覆層を形成する工程と、前記被覆層の上方および前記基板の上方に半導体層を成膜する工程と、前記半導体層に不純物を注入する工程と、前記半導体層の上方に、平面視において前記被覆層と重なるマスク層を形成する工程と、前記マスク層をマスクとして、前記半導体層をエッチングする工程と、エッチングされた前記半導体層の側面にサイドウォールを形成する工程と、前記サイドウォールを形成する工程の後に、エッチングされた前記半導体層をパターニングして、前記第2電極を形成する工程と、前記被覆層を除去する工程と、を含み、前記マスク層を形成する工程において、前記マスク層を、平面視において、前記マスク層の外縁の内側に前記被覆層が位置するように形成し、前記被覆層を形成する工程において、前記トランジスターのゲート絶縁膜を形成し、前記半導体層をエッチングする工程において、前記トランジスターのゲート電極を形成し、前記サイドウォールを形成する工程において、前記トランジスターのサイドウォールを形成し、前記サイドウォールの材質は、窒化シリコンまたは酸窒化シリコンである、電子装置の製造方法。ここで、特許文献1に開示された技術において、トランジスターのゲート電極のサイドウォールの材質として窒化シリコンまたは酸窒化シリコンを用いた場合、可動電極の側面にも窒化シリコンまたは酸窒化シリコンからなるサイドウォールが形成される。しかしながら、窒化シリコンや酸窒化シリコンは、リリース工程で用いられる緩衝フッ酸BHF等のエッチング液では容易に溶解しないため、可動電極の側面に形成されたサイドウォールは、残留物として空洞部開口空間内に残ってしまう。特に、犠牲層上に形成されたサイドウォールは、リリース工程で犠牲層が除去されると、自由な状態になるため、浮遊して可動電極と固定電極の間に挟まる場合がある。これにより、可動電極の動作が妨げられ、信頼性が低下してしまう場合がある。本発明のいくつかの態様に係る目的の1つは、高い信頼性を有するMEMS振動子の製造方法を提供することにある。また、本発明のいくつかの態様に係る目的の1つは、上述のMEMS振動子の製造方法を含む電子装置の製造方法を提供することにある。本発明に係るMEMS振動子の製造方法は、第1電極、および前記第1電極との間に空隙を有した状態で配置され、前記第1電極との間の静電力によって振動可能な第2電極を備えたMEMS振動子の製造方法であって、基板の上方に前記第1電極を形成する工程と、前記第1電極を覆う被覆層を形成する工程と、前記被覆層の上方および前記基板の上方に半導体層を成膜する工程と、前記半導体層に不純物を注入する工程と、前記半導体層の上方に、平面視において前記被覆層と重なるマスク層を形成する工程と、前記マスク層をマスクとして、前記半導体層をエッチングする工程と、エッチングされた前記半導体層の側面にサイドウォールを形成する工程と、前記サイドウォールを形成する工程の後に、エッチングされた前記半導体層をパターニングして、前記第2電極を形成する工程と、前記被覆層を除去する工程と、を含み、前記マスク層を形成する工程において、前記マスク層は、平面視において、前記マスク層の外縁の内側に前記被覆層が位置するように形成され、前記サイドウォールの材質は、窒化シリコンまたは酸窒化シリコンである。このようなMEMS振動子の製造方法によれば、サイドウォールが被覆層上に形成されることを防ぐことができる。そのため、リリース工程において、被覆層が除去されても、サイドウォールによって第2電極の動作が妨げられることを抑制することができる。したがって、信頼性の高いMEMS振動子を得ることができる。なお、本発明に係る記載では、上方という文言を、例えば、特定のもの以下、Aというの上方に他の特定のもの以下、Bというを形成するなどと用いる場合、A上に直接Bを形成するような場合と、A上に他のものを介してBを形成するような場合とが含まれるものとして、上方という文言を用いている。本発明に係るMEMS振動子の製造方法において、前記第1電極および前記第2電極を収容する空洞部を、前記基板の所定の領域に形成する工程をさらに含み、前記マスク層を形成する工程において、前記マスク層は、平面視において、前記マスク層の外縁の内側に前記所定の領域が位置するように形成されてもよい。このようなMEMS振動子の製造方法によれば、サイドウォールが、空洞部内に形成されることを防ぐことができる。したがって、サイドウォールによって第2電極の動作が妨げられることをより確実に抑制することができ、より信頼性の高いMEMS振動子を得ることができる。本発明に係るMEMS振動子の製造方法において、前記第1電極を形成する工程では、前記第1電極の側面は、前記基板の上面に対して傾斜するように形成されてもよい。このようなMEMS振動子の製造方法によれば、第1電極の形状を反映した半導体層の段差をなだらかにすることができるため、当該段差に、サイドウォールが形成されることを防ぐことができる。本発明に係る電子装置の製造方法は、第1電極、および前記第1電極との間に空隙を有した状態で配置され、前記第1電極との間の静電力によって振動可能な第2電極を備えたMEMS振動子と、トランジスターとが同一基板上に形成された電子装置の製造方法であって、前記基板の上方に前記第1電極を形成する工程と、前記第1電極を覆う被覆層を形成する工程と、前記被覆層の上方および前記基板の上方に半導体層を成膜する工程と、前記半導体層に不純物を注入する工程と、前記半導体層の上方に、平面視において前記被覆層と重なるマスク層を形成する工程と、前記マスク層をマスクとして、前記半導体層をエッチングする工程と、エッチングされた前記半導体層の側面にサイドウォールを形成する工程と、前記サイドウォールを形成する工程の後に、エッチングされた前記半導体層をパターニングして、前記第2電極を形成する工程と、前記被覆層を除去する工程と、を含み、前記マスク層を形成する工程において、前記マスク層を、平面視において、前記マスク層の外縁の内側に前記被覆層が位置するように形成し、前記被覆層を形成する工程において、前記トランジスターのゲート絶縁膜を形成し、前記半導体層をエッチングする工程において、前記トランジスターのゲート電極を形成し、前記サイドウォールを形成する工程において、前記トランジスターのサイドウォールを形成し、前記サイドウォールの材質は、窒化シリコンまたは酸窒化シリコンである。このような電子装置の製造方法によれば、製造工程の簡略化を図ることができる。以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。1.電子装置まず、本実施形態に係る電子装置について、図面を参照しながら説明する。図1は、本実施形態に係る電子装置100を模式的に示す断面図である。電子装置100は、図1に示すように、基板10と、MEMS振動子20と、トランジスター30を含む回路部3と、層間絶縁層50,52と、包囲壁60と、第1蓋部70と、第2蓋部72と、を含んで構成されている。基板10としては、シリコン基板等の半導体基板を用いることができる。基板10として、セラミックス基板、ガラス基板、サファイア基板、合成樹脂基板などの各種の基板を用いてもよい。基板10は、MEMS振動子20を収容する空洞部40が形成される第1領域A1と、トランジスター30が形成される第2領域A2と、を有している。第1下地層12は、基板10上に形成されている。第1下地層12としては、例えば、トレンチ絶縁層、LOCOSlocaloxidationofsilicon絶縁層、セミリセスLOCOS絶縁層を用いることができる。第1下地層12は、図示の例では、トランジスター30が形成される第2領域A2を除いた領域に形成されている。第1下地層12は、MEMS振動子20とトランジスター30とを電気的に分離することができる。第2下地層14は、第1下地層12上に形成されている。第2下地層14は、図示の例では、第1下地層12上であって、少なくとも空洞部40が形成される第1領域A1の上方に形成されている。第2下地層14の材質としては、例えば、窒化シリコンが挙げられる。第2下地層14は、後述するリリース工程においてエッチングストッパー層として機能することができる。MEMS振動子20は、空洞部40に収容されている。MEMS振動子20は、第1電極22と、第1電極22との間に空隙を有した状態で配置され、第1電極22との間の静電力によって振動可能な第2電極24とを有している。第1電極22は、第2下地層14上に配置されている。第1電極14の平面形状は、例えば、長方形である。第1電極22の側面25は、基板10の上面11に対して傾斜している。基板10の上面11に対する第1電極22の側面25の角度は、例えば、5°以上45°以下である。第2電極24は、片持ち梁状に形成されている。第2電極24は、第1電極22の上方に空隙を介して配置された梁部241と、第2下地層14上に配置され、梁部241を支持する支持部242とを有している。梁部241は、支持部242から延出し、第1電極22に対して対向配置されている。電極22,24間に電圧交番電圧が印加されると、梁部241は、電極22,24間に発生する静電力により、基板10の厚み方向に振動することができる。これにより、例えば、第1電極22から所定の周波数梁部241の固有振動数に応じた周波数の信号出力信号を出力することができる。図示の例では、第2電極24は、1つの第1電極22に対して2つ設けられている。この2つの第2電極24は、異なる固有振動数を有していてもよいし、同じ固有振動数を有していてもよい。なお、1つの第1電極22に対する第2電極24の数は、特に限定されず、1つの第1電極22に対して、1つの第2電極24が設けられていてもよい。第1電極22および第2電極24の材質は、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンである。回路部3は、例えば、MEMS振動子20を駆動させるための回路を含んで構成されている。具体的には、回路部3は、発振回路を含み、その出力部の一方がMEMS振動子20の第1電極22に電気的に接続され、出力部の他方が第2電極24に電気的に接続されている。回路部3は、トランジスター30を含む。トランジスター30は、基板10に形成されている。トランジスター30は、絶縁膜32と、ゲート電極34と、ソース領域36と、ドレイン領域37と、サイドウォール38と、を有するMOSトランジスターである。図示の例では、回路部3は、配線80,82を有している。配線80,82は、トランジスター30と回路部3を構成するその他の素子図示せずとを電気的に接続することができる。回路部3は、キャパシター図示せず等のトランジスター30以外の素子を含んでいてもよい。絶縁膜32は、基板10上に形成されている。絶縁膜32は、例えば、酸化シリコン層からなる。絶縁膜32の一部は、基板10とゲート電極34とに挟まれており、トランジスター30のゲート絶縁膜として機能する。ゲート電極34は、絶縁膜32上に形成されている。ゲート電極34の材質は、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンである。ソース領域36およびドレイン領域37は、基板10に形成されている。ソース領域36およびドレイン領域37は、基板10に所定の不純物をドーピングすることにより形成される。サイドウォール38は、ゲート電極34の側方に形成されている。サイドウォール38の材質は、例えば、窒化シリコンSiN、または、酸窒化シリコンSiON、Si3N4である。空洞部40は、MEMS振動子20を収容するための空間である。空洞部40は、図示の例では、第2下地層14、包囲壁60、蓋部70,72によって画成されている。空洞部40内は、例えば、減圧状態である。これにより機能素子20の動作精度の向上を図ることができる。層間絶縁層50は、第1下地層12上、第2下地層14上、および絶縁膜32上に形成されている。層間絶縁層52は、層間絶縁層50上に形成されている。電子装置100は、2層の層間絶縁層50,52を有しているが、その層数は特に限定されない。層間絶縁層50,52としては、例えば、酸化シリコン層を用いることができる。パッシベーション層54は、層間絶縁層52上に形成されている。パッシベーション層54としては、例えば、窒化シリコン層を用いることができる。包囲壁60は、空洞部40を画成している。包囲壁60は、平面視において、MEMS振動子20を囲む形状を有している。包囲壁60の平面形状は特に限定されず、例えば、円形状、多角形状などの任意の形状である。包囲壁60は、導電層62と、第1金属層64と、第2金属層66と、を含んで構成されている。図示の例では、基板10側から、導電層62、第1金属層64、第2金属層66の順で積層されている。導電層62としては、例えば、多結晶シリコン層を用いることができる。金属層64,66としては、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体を用いることができる。なお、図示の例では、包囲壁60は、2つの金属層64,66を有しているが、金属層の数は特に限定されず、1層でもよいし、3層以上でもよい。第1蓋部70は、空洞部40を覆うように配置されている。第1蓋部70には、貫通孔71が設けられている。図示の例では、貫通孔71は、2つ設けられているが、その数は限定されない。後述するように、空洞部40を形成するリリース工程において、貫通孔71を通して、エッチング液やエッチングガスを供給することができる。第1蓋部70としては、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体等の金属層を用いることができる。第1蓋部70は、第3金属層66と一体的に形成される。第2蓋部72は、第1蓋部70上に配置されている。第2蓋部72は、第1蓋部70に設けられた貫通孔71を塞いでいる。これにより、貫通孔71を通じて、外部から気体等が空洞部40内に侵入することを防ぐことができる。第2蓋部72としては、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体等の金属層を用いることができる。第1蓋部70および第2蓋部72は、空洞部40を上方から覆って、空洞部40を封止する封止部材として機能することができる。包囲壁60および第1蓋部70には、一定の電位例えば接地電位が与えられることが望ましい。これにより、包囲壁60および第1蓋部70を、電磁シールドとして機能させることができる。そのため、MEMS振動子20を、外部と電気的に遮蔽することができる。外縁部28は、空洞部40の外部に形成されている。外縁部28は、例えば、平面視において、包囲壁60に沿って形成されている。外縁部28は、後述するように、第2電極24を形成する工程で形成される。外縁部28の側面には、サイドウォール39が形成されている。2.電子装置の製造方法次に、本実施形態に係る電子装置100の製造方法について、図面を参照しながら説明する。図2~図12は、本実施形態に係る電子装置の製造工程を模式的に示す断面図である。図2に示すように、基板10上に第1下地層12を形成する。図示の例では、第1下地層12は、基板10の第2領域A2を除いた領域に形成される。第1下地層12は、例えば、LOCOS法により形成される。次に、第1下地層12上に第2下地層14を形成する。第2下地層14は、例えば、CVDChemicalVaporDeposition法、スパッタ法により成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。次に、第2下地層14上に第1電極22を形成する。具体的には、例えば、多結晶シリコン等の半導体層図示せずをCVD法やスパッタ法などにより成膜した後、フォトリソフラフィー技術およびエッチング技術などによりパターニングする。そして、パターニングされた半導体層に、リンPやボロンB等の不純物を注入して第1電極22を形成する。ここで、当該半導体層をパターニングする際に、サイドエッチングが大きくなる条件で当該半導体層のエッチングを行うことにより、第1電極22の側面25を、基板10の上面11に対して傾斜させることができる。例えば、塩素、六フッ化硫黄、臭化水素、および酸素、を含むガスを用いて所定の条件でエッチングを行うことにより、当該半導体層のサイドエッチング量を大きくして側面25を傾斜させることができる。図3に示すように、第1電極22を覆う被覆層犠牲層23および絶縁膜32を形成する。被覆層23および絶縁膜32は、例えば、酸化シリコン層である。被覆層23は、例えば、第1電極22が熱酸化されることにより形成される。絶縁膜32は、基板10が熱酸化されることにより形成される。第1電極22および絶縁膜32の熱酸化処理は、例えば、800°C以上1100°C以下の温度で行われる。本工程において、被覆層23および絶縁膜32を同一工程で形成することができる。被覆層23の膜厚と絶縁膜32の膜厚の関係は、第1電極22と基板10の結晶性や不純物濃度の関係を調整することにより、制御することができる。なお、被覆層23および絶縁膜32を、CVD法やスパッタ法を用いて形成してもよい。次に、被覆層23上および基板10の上方に半導体層24aを成膜する。具体的には、半導体層24aは、被覆層23上、第2下地層14上、第1下地層12上、絶縁膜32上に形成される。半導体層24aの成膜は、例えば、CVD法、スパッタ法により行われる。半導体層24aの材質は、例えば、多結晶シリコンである。次に、半導体層24aに不純物を注入する。これにより、半導体層24aに対して導電性を付与することができる。注入される不純物としては、例えば、リンPやボロンBが挙げられる。また、不純物を活性化するための熱処理を行ってもよい。なお、半導体層24aに不純物を注入する工程は、後述する半導体層24aをパターニングする工程の後に行ってもよい。図4に示すように、半導体層24a上にマスク層M1を形成する。マスク層M1は、平面視において基板10の上面11の垂線方向からみて、被覆層23と重なるように形成される。図5は、マスク層M1、被覆層23、第1領域A1の位置関係を示す図であり、図4の平面図である。なお、図5では、マスク層M1、被覆層23、第1領域A1以外の部材の図示を省略している。図4および図5に示すように、マスク層M1は、平面視において、マスク層M1の外縁の内側に被覆層23が位置するように形成される。そのため、後述する図6に示す半導体層24aをエッチングする工程において、半導体層24aのうちの被覆層23上に位置する部分半導体層24aのうちの平面視において被覆層23と重なる部分は、エッチングされない。すなわち、図6に示す半導体層24aをエッチングする工程において、被覆層23上に半導体層24aの側面が形成されない。図5の例では、マスク層M1は、平面視において、マスク層M1の外縁の内側に、空洞部40が形成される第1領域A1が位置するように形成される。そのため、後述する図6に示す半導体層24aをエッチングする工程において、半導体層24aのうちの第1領域A1の上方に位置する部分半導体層24aのうちの平面視において第1領域A1と重なる部分はエッチングされない。すなわち、図6に示す半導体層24aをエッチングする工程において、第1領域A1の上方に半導体層24aの側面が形成されない。さらに、マスク層M1は、図4に示すように、半導体層24a上であって第2領域A2の上方に形成される。この第2領域A2の上方に形成されたマスク層M1は、ゲート電極34を形成するために設けられる。マスク層M1は、例えば、フォトレジストを塗布し、露光、現像を行うことにより形成される。図6に示すように、マスクM1をマスクとして、半導体層24aをエッチングする。本工程により、半導体層24aは、平面視において、当該半導体層24aの外縁の内側に領域A1被覆層23が位置するようにパターニングされる。さらに、本工程により、ゲート電極34が形成される。本工程の後に、マスク層M1は除去される。次に、半導体層24aおよびゲート電極32の表面に酸化膜図示せずを形成する。当該酸化膜は、熱酸化処理により形成される。当該酸化膜は、例えば、後述する図8に示す窒化シリコン層38aをエッチングする工程において、半導体層24aおよびゲート電極32を保護するための保護膜として機能することができる。次に、基板10の第2領域A2に所定の不純物を注入して、第1不純物領域36aおよび第2不純物領域37aを形成する。図7に示すように、パターニングされた半導体層24a上および基板10上に窒化シリコン層38aを成膜する。具体的には、窒化シリコン層38aは、第1下地層12上、第2下地層14上、半導体層24a上、および絶縁膜32上に形成される。窒化シリコン層38aの成膜は、例えば、CVD法により行われる。図8に示すように、窒化シリコン層38aをドライエッチングによりエッチングする。これにより、ゲート電極34の側面にサイドウォール38が形成され、エッチングされた半導体層24aの側面にサイドウォール39が形成される。以上の工程により、トランジスター30が形成される。なお、本工程において、半導体層24aに形成された段差αには、サイドウォールが形成されない。上述したように、第1電極22の側面25を、基板10の上面11に対して傾斜するように形成したため、半導体層24aに形成された第1電極22の形状を反映した段差αはなだらかになる。そのため、段差αには、サイドウォールが形成されない。次に、サイドウォール38をマスクとして、所定の不純物を注入して、ソース領域36およびドレイン領域37を形成する。本工程によって、不純物が高濃度に添加される。これにより、LDDLightlydopeddrain構造を形成することができる。図9に示すように、半導体層24a上および基板10上にマスク層M2を形成する。具体的には、マスク層M2は、第1下地層12、第2下地層14、サイドウォール38,39上、半導体層24a上、絶縁膜32上、ゲート電極24上に形成される。マスク層M2は、例えば、フォトレジストを塗布し、露光、現像を行うことにより形成される。図10に示すように、マスク層M2を用いて、半導体層24aをエッチングする。これにより、半導体層24aがパターニングされて、第2電極24、導電層62、外縁部28、が形成される。本工程の後に、マスク層M2は、除去される。図11に示すように、層間絶縁層50を形成する。層間絶縁層50は、例えば、CVD法や塗布スピンコート法等により形成される。層間絶縁層50を形成した後に、層間絶縁層50の表面を平坦化する処理を行ってもよい。次に、導電層62上に第1金属層64を形成する。第1金属層64は、例えば、層間絶縁層50をパターニングして層間絶縁層50を貫通する溝を形成し、その溝にアルミなどの金属を埋め込むことによって形成される。次に、層間絶縁層52、第2金属層66、および第1蓋部70を形成する。層間絶縁層52は、層間絶縁層50と同様の工程で形成される。また、第2金属層66および第1蓋部70は、第1金属層64と同様の工程で形成される。なお、第1蓋部70は、例えば、第2金属層66と一体的に形成される。なお、回路部3を構成する配線80,82を、上述した包囲壁60や第1蓋部70を形成する工程と同一工程で形成してもよい。このように、包囲壁60や蓋部70と配線80,82等の製造工程を共通化することで、製造工程の簡略化を図ることができる。次に、層間絶縁層52上にパッシベーション層54を形成する。パッシベーション層54は、例えば、CVD法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。図12に示すように、貫通孔71にエッチング液またはエッチングガスを通して、第1電極22および第2電極24の上方の層間絶縁層50,52および被覆層23を除去し、空洞部40を形成するリリース工程。リリース工程は、例えば、フッ化水素酸や緩衝フッ酸フッ化水素酸とフッ化アンモニウムの混合液などを用いたウェットエッチング、フッ化水素系のガスなどを用いたドライエッチングなどにより行われる。包囲壁60および第1蓋部70は、リリース工程においてエッチングされない材料で形成されることにより、空洞部40が包囲壁60の外側へ拡がることを防止することができる。また、第2下地層14は、エッチングストッパー層として機能することができる。以上の工程により、MEMS振動子20が形成される。図1に示すように、第1蓋部70、およびパッシベーション層54上に第2蓋部72を形成する。第2蓋部72は、貫通孔71上に形成される。これにより、貫通孔71を塞ぐことができ、空洞部40を封止することができる。第2蓋部72は、例えば、スパッタ法、CVD法などの気相成長法により形成することができる。これにより、空洞部40を減圧状態のまま封止することができる。以上の工程により、電子装置100を製造することができる。本実施形態によれば、サイドウォール38,39を形成する工程図8参照の後に、マスク層M1によってエッチングされた半導体層24aをパターニングして、第2電極23を形成することができる図10参照。マスク層M1は、平面視において、マスク層M1の外縁の内側に被覆層23が位置するように形成されている。そのため、サイドウォール38,39を形成する工程において、サイドウォール39が、被覆層23上に形成されることを防ぐことができる。これにより、リリース工程において、被覆層23が除去されても、サイドウォールによって第2電極24の動作が妨げられることを抑制することができる。したがって、本実施形態によれば、信頼性の高いMEMS振動子を得ることができる。以下に、詳細に説明する。図13は、サイドウォールを形成する工程の前に、半導体層をパターニングして第2電極1024を形成した場合の製造工程を模式的に示す断面図である。図13に示すように、第2電極1024の側面にサイドウォール1039が形成される。図13に示すような場合には、サイドウォール1039は、被覆層1023上にも形成される。この被覆層1023上に形成されたサイドウォール1039は、リリース工程で被覆層1023が除去されると、自由な状態になるため、浮遊して第1電極1022と第2電極1024の間に挟まる場合がある。これにより、第2電極1024の動作が妨げられて、信頼性が低下してしまう場合がある。本実施形態によれば、サイドウォール39は、被覆層23上に形成されないため、このような問題が生じない。本実施形態によれば、マスク層M1は、平面視において、マスク層M1の外縁の内側に空洞部40が形成される領域A1が位置するように形成される。これにより、サイドウォール39が、空洞部40内に形成されることを防ぐことができる。したがって、サイドウォールによって第2電極24の動作が妨げられることをより確実に抑制することができ、より信頼性の高いMEMS振動子を得ることができる。本実施形態によれば、第1電極22を形成する工程では、第1電極22の側面25は、基板10の上面11に対して傾斜するように形成される。これにより、半導体層24aに形成された第1電極22の形状を反映した段差αを、なだらかにすることができるため、段差αに、サイドウォールが形成されることを防ぐことができる。本実施形態によれば、上述したように、被覆層23を形成する工程において、トランジスター30のゲート絶縁膜32を形成し、マスク層M1を用いて、半導体層24aをエッチングする工程において、トランジスター30のゲート電極34を形成し、サイドウォール39を形成する工程において、トランジスター30のサイドウォール38を形成することができる。このように、MEMS振動子20の製造工程と回路部3を構成するトランジスター30の製造工程を共通化することで、製造工程の簡略化を図ることができる。なお、上述した本実施形態では、サイドウォール38,39を、窒化シリコン層38aをパターニングすることにより形成したが、窒化シリコン層38aにかえて酸窒化シリコン層図示せずを用いてもよい。この場合も、上述した実施形態と同様の効果を奏することができる。3.発振器次に、本実施形態に係る電子装置100が発振器である場合について、図面を参照しながら説明する。図14は、本実施形態に係る電子装置発振器100を示す回路図である。電子装置100は、図14に示すように、本発明に係るMEMS振動子例えばMEMS振動子20と、反転増幅回路110と、を含んで構成されている。反転増幅回路110は、例えば、図1に示す回路部3に設けられている。MEMS振動子20は、第1電極22に電気的に接続された第1端子20aと第2電極24に電気的に接続された第2端子20bとを有している。MEMS振動子20の第1端子20aは、反転増幅回路110の入力端子110aと少なくとも交流的に接続する。MEMS振動子20の第2端子20bは、反転増幅回路110の出力端子110bと少なくとも交流的に接続する。図示の例では、反転増幅回路110は、1つのインバーターから構成されているが、所望の発振条件が満たされるように、複数のインバーター反転回路や増幅回路を組み合わせて構成されていてもよい。電子装置100は、反転増幅回路110に対する帰還抵抗を含んで構成されていてもよい。図14に示す例では、反転増幅回路110の入力端子と出力端子とが抵抗120を介して接続されている。電子装置100は、反転増幅回路110の入力端子110aと基準電位接地電位との間に接続された第1キャパシター130と、反転増幅回路110の出力端子110bと基準電位接地電位との間に接続された第2キャパシター132と、を含んで構成されている。これにより、MEMS振動子20とキャパシター130,132とで共振回路を構成する発振回路とすることができる。電子装置100は、この発振回路で得られた発振信号fを出力する。電子装置100は、図15に示すように、さらに、分周回路140を有していてもよい。分周回路140は、発振回路の出力信号Voutを分周し、発振信号fを出力する。これにより、電子装置100は、例えば、出力信号Voutの周波数よりも低い周波数の出力信号を得ることができる。本発明は、実施の形態で説明した構成と実質的に同一の構成例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。"