基板と、前記基板上方に形成された電子走行層と、前記電子走行層上方に形成された電子供給層と、を有し、前記基板の表面に、前記電子走行層よりも熱膨張係数が小さい第1の領域と、前記電子走行層よりも熱膨張係数が大きい第2の領域と、が混在することを特徴とする化合物半導体装置。前記基板は、前記電子走行層よりも熱膨張係数が小さい第1の基板材と、前記第1の基板材上に設けられ、前記電子走行層よりも熱膨張係数が大きい第2の基板材と、を有し、前記第2の基板材に、前記第1の基板材を露出する開口部が形成されていることを特徴とする請求項1に記載の化合物半導体装置。前記基板は、前記電子走行層よりも熱膨張係数が大きい第2の基板材と、前記第2の基板材上に設けられ、前記電子走行層よりも熱膨張係数が小さい第1の基板材と、を有し、前記第1の基板材に、前記第2の基板材を露出する開口部が形成されていることを特徴とする請求項1に記載の化合物半導体装置。前記第1の基板材は、シリコン基板材であることを特徴とする請求項1乃至3のいずれか1項に記載の化合物半導体装置。前記第2の基板材は、サファイア基板材であることを特徴とする請求項1乃至4のいずれか1項に記載の化合物半導体装置。前記電子走行層は、窒化物半導体を含有することを特徴とする請求項1乃至5のいずれか1項に記載の化合物半導体装置。前記第1の領域と前記第2の領域とが不規則に配置されていることを特徴とする請求項1乃至6のいずれか1項に記載の化合物半導体装置。請求項1乃至7のいずれか1項に記載の化合物半導体装置を有することを特徴とする電源装置。請求項1乃至7のいずれか1項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。基板上方に電子走行層を形成する工程と、前記電子走行層上方に電子供給層を形成する工程と、を有し、前記基板の表面に、前記電子走行層よりも熱膨張係数が小さい第1の領域と、前記電子走行層よりも熱膨張係数が大きい第2の領域と、が混在することを特徴とする化合物半導体装置の製造方法。本発明の目的は、材料の熱膨張係数の差に起因する反り等を抑制することができる化合物半導体装置及びその製造方法を提供することにある。化合物半導体装置の一態様には、基板と、前記基板上方に形成された電子走行層と、前記電子走行層上方に形成された電子供給層と、が設けられている。前記基板の表面に、前記電子走行層よりも熱膨張係数が小さい第1の領域と、前記電子走行層よりも熱膨張係数が大きい第2の領域と、が混在する。化合物半導体装置の製造方法では、基板上方に電子走行層を形成し、前記電子走行層上方に電子供給層を形成する。前記基板の表面に、前記電子走行層よりも熱膨張係数が小さい第1の領域と、前記電子走行層よりも熱膨張係数が大きい第2の領域と、が混在する。上記の化合物半導体装置等によれば、表面の熱膨張係数が適切な基板が用いられるため、材料の熱膨張係数の差に起因する反り等を抑制することができる。以下、実施形態について添付の図面を参照しながら具体的に説明する。第1の実施形態先ず、第1の実施形態について説明する。図1は、第1の実施形態に係るGaN系HEMT化合物半導体装置の構造を示す図である。第1の実施形態では、図1aに示すように、基板1上に、電子走行層2が形成され、電子走行層2上に電子供給層3が形成されている。また、電子供給層3上にゲート電極4g、ソース電極4s及びドレイン電極4dが、ソース電極4s及びドレイン電極4dがゲート電極4gを間に挟むようにして形成されている。本実施形態では、図1bに示すように、基板1の表面に、電子走行層2を構成する物質よりも熱膨張係数が大きい物質を含む大熱膨張係数領域1aと、電子走行層2を構成する物質よりも熱膨張係数が小さい物質を含む小熱膨張係数領域1bと、が混在する。このような本実施形態では、高温でのエピタキシャル成長により電子走行層2を形成する場合、大熱膨張係数領域1aと電子走行層2との接合面の上方では、電子走行層2に引張応力が作用し、小熱膨張係数領域1bと電子走行層2との接合面の上方では、電子走行層2に圧縮応力が作用する。従って、これらの応力が互いに相殺される。同様に、大熱膨張係数領域1aと電子走行層2との接合面の下方では、基板1に圧縮応力が作用し、小熱膨張係数領域1bと電子走行層2との接合面の下方では、基板1に引張応力が作用して、これらが互いに相殺される。このため、高温でのエピタキシャル成長により電子走行層2を形成するとしても、その際に基板1の反り及びクラック等は極めて生じにくい。なお、大熱膨張係数領域1a及び小熱膨張係数領域1bの形態は特に限定されない。例えば、図1cに示すように、電子走行層2よりも熱膨張係数が大きい大熱膨張係数基板材1cの表面に、大熱膨張係数基板材1cを露出する開口部が形成され、電子走行層2よりも熱膨張係数が小さい小熱膨張係数基板材1dが貼り付けられていてもよい。また、図1dに示すように、小熱膨張係数基板材1dの表面に、小熱膨張係数基板材1dを露出する開口部が形成された大熱膨張係数基板材1cが貼り付けられていてもよい。図1c及び図1dは、図1b中のI-I線に沿った断面を示している。また、図1bに示す例では、大熱膨張係数領域1a及び小熱膨張係数領域1bが市松模様のように配列しているが、大熱膨張係数領域1a及び小熱膨張係数領域1bの配列も特に限定されない。例えば、図2aに示すように、平面形状が正方形の小熱膨張係数領域1bがドット状に配列し、その周囲を大熱膨張係数領域1aが取り囲んでいてもよい。この場合も、図2bに示すように、大熱膨張係数基板材1cの表面に、小熱膨張係数基板材1dが貼り付けられていてもよく、小熱膨張係数基板材1dの表面に、大熱膨張係数基板材1cが貼り付けられていてもよい。図2b及び図2cは、図2a中のI-I線に沿った断面を示している。また、図2dに示すように、平面形状が正方形の小熱膨張係数領域1aがドット状に配列し、その周囲を小熱膨張係数領域1bが取り囲んでいてもよい。この場合も、図2eに示すように、大熱膨張係数基板材1cの表面に、小熱膨張係数基板材1dが貼り付けられていてもよく、小熱膨張係数基板材1dの表面に、大熱膨張係数基板材1cが貼り付けられていてもよい。図2e及び図2fは、図2d中のII-II線に沿った断面を示している。更に、大熱膨張係数領域1a及び小熱膨張係数領域1bの平面形状も特に限定されない。例えば、図3aに示すように、小熱膨張係数領域1bの平面形状が正六角形であってもよく、図3bに示すように、大熱膨張係数領域1aの平面形状が正六角形であってもよい。図3cに示すように、小熱膨張係数領域1bの平面形状が円形であってもよく、図3dに示すように、大熱膨張係数領域1aの平面形状が円形であってもよい。更にまた、大熱膨張係数領域1a及び小熱膨張係数領域1bの割合も特に限定されない。但し、大熱膨張係数領域1a及び小熱膨張係数領域1bの割合は、電子走行層2、大熱膨張係数領域1a、及び小熱膨張係数領域1bの各熱膨張係数及び厚さ等に応じて適宜決定することが好ましい。また、大熱膨張係数領域1a及び小熱膨張係数領域1bは規則的に配列しているよりも、不規則に配列していることが好ましい。基板1の表面に平行な各方向間での平均熱膨張係数のばらつきを抑制するためである。そして、大熱膨張係数領域1a及び小熱膨張係数領域1bの割合は、基板1の表面に平行な各方向間で均一であることが好ましく、例えば、この割合の平均値からのばらつきがいずれの方向においても10以内に収まっていることが好ましく、5以内に収まっていることがより好ましく、3以内に収まっていることがより一層好ましい。また、大熱膨張係数領域1a及び小熱膨張係数領域1bが規則的に配列している場合、そのピッチは小さいことが好ましく、最も密に配列する方向におけるピッチが1μm以下であることが好ましい。図2及び図3中の方向9が各例において大熱膨張係数領域1a及び小熱膨張係数領域1bが最も密に配列する方向に相当する。第2の実施形態次に、第2の実施形態について説明する。図4は、第2の実施形態に係るGaN系HEMT化合物半導体装置の構造を示す図である。第2の実施形態では、図4aに示すように、基板11上に、厚さが1μm~4μm程度例えば3μmのノンドープのi-GaN層12が形成され、その上に、厚さが1nm~30nm程度例えば5nmのノンドープのi-AlGaN層13aが形成され、その上に、厚さが3nm~30nm程度例えば30nmのn型のn-AlGaN層13bが形成されている。i-AlGaN層13a及びn-AlGaN層13bのAl組成は0.1~0.5程度例えば0.2である。n-AlGaN層13bには、Siが1×1018cm3~1×1020cm3程度例えば5×1018cm3ドーピングされている。n-AlGaN層13b上に、厚さが2nm~20nm程度例えば10nmのn型のn-GaN層21が形成されている。n-GaN層21には、Siが1×1018cm3~1×1020cm3程度例えば5×1018cm3ドーピングされている。n-GaN層21上に、ソース電極14s及びドレイン電極14dが形成されている。ソース電極14s及びドレイン電極14dはn-GaN層21にオーミック接触している。ソース電極14s及びドレイン電極14dには、例えば、Ti膜とその上に形成されたAl膜とが含まれている。n-GaN層21上には、ソース電極14s及びドレイン電極14dを覆うパッシベーション膜22も形成されている。パッシベーション膜22としては、例えばシリコン窒化膜が形成されている。パッシベーション膜22の、ソース電極14s及びドレイン電極14dの間に位置する部分に、ゲート電極用の開口部22aが形成されている。そして、開口部22aを介してn-GaN層21とショットキー接触するゲート電極14gが形成されている。ゲート電極14gには、例えば、Ni膜とその上に形成されたAu膜とが含まれている。パッシベーション膜22上に、ゲート電極14gを覆うパッシベーション膜23が形成されている。パッシベーション膜23としては、例えばシリコン窒化膜が形成されている。パッシベーション膜22及び23には、外部端子等の接続のための開口部が形成されている。第2の実施形態では、図4aに示すように、基板11に、シリコン基板材11b、及び、シリコン基板材11b上に形成され、開口部が設けられたサファイア基板材11aが含まれている。後述のように、i-GaN層12が電子走行層として機能し、シリコン基板材11bに含まれるシリコンの熱膨張係数はGaNよりも小さく、サファイア基板材11aに含まれるサファイアの熱膨張係数はGaNよりも大きい。つまり、基板11の表面に、GaNよりも熱膨張係数が大きいサファイアを含む大熱膨張係数領域と、GaNよりも熱膨張係数が小さいシリコンを含む小熱膨張係数領域と、が混在している。なお、基板11の表面側から見たレイアウトは、例えば図4bのようになる。つまり、ゲート電極14g、ソース電極14s及びドレイン電極14dの平面形状が櫛歯状となっており、ソース電極14s及びドレイン電極14dが交互に配置されている。つまり、複数のゲート電極14gがゲート配線24gにより共通接続され、複数のソース電極14sがソース配線24sにより共通接続され、複数のドレイン電極14dがドレイン配線24dにより共通接続されている。そして、これらの間にゲート電極14gが配置されている。このようなマルチフィンガーゲート構造を採用することにより、出力を向上させることができる。なお、図4aに示す断面図は、図4b中のI-I線に沿った断面を示している。また、活性領域30には、i-GaN層12、i-AlGaN層13a及びn-AlGaN層13b等が含まれており、活性領域30の周囲はイオン注入又はメサエッチング等により不活性領域とされている。このように構成された第2の実施形態では、i-GaN層12とi-AlGaN層13aとの間のヘテロ接合界面に、ピエゾ分極に伴う高濃度のキャリアが発生する。つまり、格子不整合に起因するピエゾ効果により、i-GaN層12のi-AlGaN層13aとの界面近傍に電子が誘起される。この結果、2次元電子ガス層2DEGが現れ、この部分が電子走行層チャネルとして機能する。また、i-AlGaN層13a及びn-AlGaN層13bが電子供給層として機能する。更に、第2の実施形態では、前述のように、基板11の表面に、GaNよりも熱膨張係数が大きいサファイアを含む大熱膨張係数領域と、GaNよりも熱膨張係数が小さいシリコンを含む小熱膨張係数領域と、が混在している。従って、第1の実施形態と同様に、高温でのエピタキシャル成長により、電子走行層として機能するi-GaN層12を形成するとしても、その際に基板11の反り及びクラック等を抑制することが可能である。次に、第2の実施形態に係るGaN系HEMT化合物半導体装置を製造する方法について説明する。図5A乃至図5Bは、第2の実施形態に係るGaN系HEMT化合物半導体装置の製造方法を工程順に示す断面図である。先ず、図5Aaに示すように、シリコン基板材11b上にサファイア基板材11aを貼り付ける。この貼り付けでは、例えば加熱による接着を行う。なお、シリコン基板材11aの表面に自然酸化膜が存在していてもよい。次いで、図5Abに示すように、サファイア基板材11a上に、開口部を形成する予定の領域を露出するレジストパターン26を形成する。その後、図5Acに示すように、レジストパターン26をマスクとして用いたエッチング、例えばウェットエッチングを行って、サファイア基板材11aにシリコン基板材11bの一部を露出する開口部を形成する。シリコン基板材11bの表面に自然酸化膜が存在していた場合には、この開口部の形成の際に、自然酸化膜のサファイア基板材11aの開口部に露出する部分を除去する。そして、図5Adに示すように、レジストパターン26を除去する。このようにして、基板11を得ることができる。続いて、図5Aeに示すように、基板11上にi-GaN層12を形成し、図5Bfに示すように、i-GaN層12上に、i-AlGaN層13a、n-AlGaN層13b及びn-GaN層21を形成する。i-GaN層12、i-AlGaN層13a、n-AlGaN層13b及びn-GaN層21の形成は、例えば有機金属気相成長MOVPE法等の結晶成長法により行う。この場合、原料ガスを選択することにより、これらの層を連続して形成することができる。アルミニウムAlの原料、ガリウムGaの原料としては、例えば、夫々トリメチルアルミニウムTMA、トリメチルガリウムTMGを使用することができる。また、窒素Nの原料として、例えばアンモニアNH3を使用することができる。また、n-AlGaN層13b及びn-GaN層21に不純物として含まれるシリコンSiの原料としては、例えばシランSiH4を使用することができる。i-GaN層12、i-AlGaN層13a、n-AlGaN層13b及びn-GaN層21は窒化物半導体を含む。本実施形態では、基板11の表面に、GaNよりも熱膨張係数が大きいサファイアを含む大熱膨張係数領域と、GaNよりも熱膨張係数が小さいシリコンを含む小熱膨張係数領域と、が混在しているため、これら窒化物半導体層を形成する際に基板11の反り及びクラック等を抑制することが可能である。n-GaN層21の形成後には、例えばリフトオフ法により、図5Bgに示すように、ソース電極14s及びドレイン電極14dをn-GaN層21上に形成する。ソース電極14s及びドレイン電極14dの形成では、ソース電極14s及びドレイン電極14dを形成する領域を開口するレジストパターンを形成し、Ti及びAlの蒸着を行い、その後、レジストパターン上に付着したTi及びAlをレジストパターンごと除去する。そして、窒素雰囲気中で400°C~1000°C例えば600°Cで熱処理を行い、オーミック接触を確立する。次いで、図5Bhに示すように、n-GaN層21上に、ソース電極14s及びドレイン電極14dを覆うようにしてパッシベーション膜22を形成する。パッシベーション膜22としては、例えばプラズマCVDchemicalvapordeposition法によりシリコン窒化膜を形成する。その後、開口部22aを形成する予定の領域を開口するレジストパターンを形成する。続いて、レジストパターンを用いたエッチングを行うことにより、パッシベーション膜22に開口部22aを形成する。次いで、開口部22aを介してn-GaN層21と接するゲート電極14gをリフトオフ法により形成する。ゲート電極14gの形成では、開口部22aを形成する際に用いたレジストパターンを除去した後、ゲート電極14gを形成する領域を開口する新たなレジストパターンを形成し、Ni及びAuの蒸着を行い、その後、レジストパターン上に付着したNi及びAuをレジストパターンごと除去する。その後、パッシベーション膜22上に、ゲート電極14gを覆うようにしてパッシベーション膜23を形成する。パッシベーション膜23としては、例えばプラズマCVD法によりシリコン窒化膜を形成する。続いて、複数のゲート電極14gを共通接続するゲート配線24g、複数のソース電極14sを共通接続するソース配線24s、及び複数のドレイン電極14dを共通接続するドレイン配線24d等を形成する図4b参照。このようにして、図4に示す構造のGaN系HEMTを得ることができる。なお、図6に示すように、n-GaN層21に、ソース電極14s及びドレイン電極14d用の開口部を設け、ソース電極14s及びドレイン電極14dをn-AlGaN層13bに接するようにして形成してもよい。この場合、開口部の深さに関し、n-GaN層21の一部を残してもよく、また、n-AlGaN層13bの一部を除去してもよい。つまり、開口部の深さがn-GaN層21の厚さと一致している必要はない。第3の実施形態次に、第3の実施形態について説明する。図7は、第3の実施形態に係るGaN系HEMT化合物半導体装置の構造を示す図である。第3の実施形態では、図7に示すように、サファイア基板材11aの開口部の内側に、シリコン基板材11bの露出部を覆うバッファ層31が形成されている。バッファ層31としては、例えば、厚さが10nm~300nm程度例えば100nmのAlN層又はAlGaN層が用いられる。他の構成は第2の実施形態と同様である。このような第3の実施形態によれば、バッファ層31により、シリコン基板材11bとi-GaN層12との間の歪等が緩和されるため、i-GaN層12の結晶性がより一層良好なものとなる。次に、第3の実施形態に係るGaN系HEMT化合物半導体装置を製造する方法について説明する。図8は、第2の実施形態に係るGaN系HEMT化合物半導体装置の製造方法を工程順に示す断面図である。先ず、図8aに示すように、第2の実施形態と同様にして、サファイア基板材11aへの開口部の形成までの処理を行う。次いで、図8bに示すように、全面にバッファ層31を形成する。バッファ層31の形成は、例えばMOVPE法等の結晶成長法により行う。その後、図8cに示すように、サファイア基板材11aの開口部の内側に、バッファ層31の一部を残存させつつ、バッファ層31の残部及びレジストパターン26を除去する。このようにして、基板11を得ることができる。その後、第2の実施形態と同様にして、図8dに示すように、i-GaN層12の形成からパッシベーション膜23の形成までの処理を行う。続いて、複数のゲート電極14gを共通接続するゲート配線24g、複数のソース電極14sを共通接続するソース配線24s、及び複数のドレイン電極14dを共通接続するドレイン配線24d等を形成する。このようにして、図7に示す構造のGaN系HEMTを得ることができる。第4の実施形態次に、第4の実施形態について説明する。ここでは、GaN系HEMT化合物半導体装置の構造については、その製造方法と共に説明する。図9A乃至図9Bは、第4の実施形態に係るGaN系HEMT化合物半導体装置の製造方法を工程順に示す断面図である。先ず、図9Aaに示すように、サファイア基板材41a上にシリコン基板材41bが設けられた基板を準備する。基板としては、シリコンオンサファイアSOS基板として流通しているものを用いてもよく、加熱による接着等によって基板を形成してもよい。次いで、図9Abに示すように、シリコン基板材41b上に、開口部を形成する予定の領域を露出するレジストパターン42を形成する。その後、図9Acに示すように、レジストパターン42をマスクとして用いたエッチング、例えばウェットエッチングを行って、シリコン基板材41bにサファイア基板材41aの一部を露出する開口部を形成する。そして、図9Adに示すように、レジストパターン42を除去する。このようにして、基板41を得ることができる。次いで、図9Beに示すように、全面にバッファ層43を形成する。バッファ層43としては、例えば、厚さが10nm~300nm程度例えば100nmのAlN層又はAlGaN層を形成する。その後、図9Bfに示すように、バッファ層43上に、第2の実施形態と同様にして、i-GaN層12を形成し、図9Bgに示すように、i-GaN層12上に、i-AlGaN層13a、n-AlGaN層13b及びn-GaN層21を形成する。バッファ層43の形成は、例えばMOVPE法等の結晶成長法により行う。i-GaN層12、i-AlGaN層13a、n-AlGaN層13b及びn-GaN層21は、バッファ層43と連続して形成することができる。本実施形態では、基板41の表面に、GaNよりも熱膨張係数が大きいサファイアを含む大熱膨張係数領域と、GaNよりも熱膨張係数が小さいシリコンを含む小熱膨張係数領域と、が混在しているため、これら窒化物半導体層を形成する際に基板41の反り及びクラック等を抑制することが可能である。その後、第2の実施形態と同様にして、同じく図9Bgに示すように、ソース電極14s及びドレイン電極14dの形成からパッシベーション膜23の形成までの処理を行う。続いて、複数のゲート電極14gを共通接続するゲート配線24g、複数のソース電極14sを共通接続するソース配線24s、及び複数のドレイン電極14dを共通接続するドレイン配線24d等を形成する。このようにして、GaN系HEMTを得ることができる。なお、図10に示すように、バッファ層43の形成を省略してもよい。第5の実施形態次に、第5の実施形態について説明する。図11は、第5の実施形態に係るGaN系HEMT化合物半導体装置の構造を示す図である。第5の実施形態では、図11a及びbに示すように、第2の実施形態において、サファイア基板材11aに、平面視でゲート電極14gと重なり合うように、チャネル応力調整部51が含まれている。他の構成は第2の実施形態と同様である。このような第5の実施形態によれば、ゲート電極14gの直下での2次元電子ガス層の発生が抑制され、ノーマリーオフ動作が可能となる。また、図11bに示すように、サファイア基板材11aにチャネル応力調整部51のみが含まれている場合には、ゲート電極14gの直下での2次元電子ガス層の発生を抑制しつつ、ゲート電極14gとソース電極14sとの間、及びゲート電極14gとドレイン電極14dとの間に十分な2次元電子ガス層を確保することができる。このような第5の実施形態の構成を第1、第3、第4の実施形態に適用してもよい。また、図6に示す第2の実施形態の変形例の構成を第1、第3~第5の実施形態に適用してもよい。また、抵抗体及びキャパシタ等をも基板11又は41上に実装してモノリシックマイクロ波集積回路MMICとしてもよい。これらの実施形態に係るGaN系HEMTは、例えば高出力増幅器として用いることができる。図12に、高出力増幅器の外観の例を示す。この例では、ソース電極に接続されたソース端子81sがパッケージの表面に設けられている。また、ゲート電極に接続されたゲート端子81g、及びドレイン電極に接続されたドレイン端子81dがパッケージの側面から延出している。また、これらの実施形態に係るGaN系HEMTは、例えば電源装置に用いることもできる。図13aは、PFCpowerfactorcorrection回路を示す図であり、図13bは、図13aに示すPFC回路を含むサーバ電源電源装置を示す図である。図13aに示すように、PFC回路90には、交流電源ACが接続されるダイオードブリッジ91に接続されたコンデンサ92が設けられている。コンデンサ92の一端子にはチョークコイル93の一端子が接続され、チョークコイル93の他端子には、スイッチ素子94の一端子及びダイオード96のアノードが接続されている。スイッチ素子94は上記の実施形態におけるHEMTに相当し、当該一端子はHEMTのドレイン電極に相当する。また、スイッチ素子94の他端子はHEMTのソース電極に相当する。ダイオード96のカソードにはコンデンサ95の一端子が接続されている。コンデンサ92の他端子、スイッチ素子94の当該他端子、及びコンデンサ95の他端子が接地される。そして、コンデンサ95の両端子間から直流電源DCが取り出される。そして、図13bに示すように、PFC回路90は、サーバ電源100等に組み込まれて用いられる。このようなサーバ電源100と同様の、より高速動作が可能な電源装置を構築することも可能である。また、スイッチ素子94と同様のスイッチ素子は、スイッチ電源又は電子機器に用いることができる。更に、これらの半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。いずれの実施形態においても、基板として、炭化シリコンSiC基板、サファイア基板、シリコン基板、GaN基板又はGaAs基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。また、ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。また、ゲート電極に対して熱処理を行ってもよい。また、各層の厚さ及び材料等も上述の実施形態のものに限定されない。以下、本発明の諸態様を付記としてまとめて記載する。付記1基板と、前記基板上方に形成された電子走行層と、前記電子走行層上方に形成された電子供給層と、を有し、前記基板の表面に、前記電子走行層よりも熱膨張係数が小さい第1の領域と、前記電子走行層よりも熱膨張係数が大きい第2の領域と、が混在することを特徴とする化合物半導体装置。付記2前記基板は、前記電子走行層よりも熱膨張係数が小さい第1の基板材と、前記第1の基板材上に設けられ、前記電子走行層よりも熱膨張係数が大きい第2の基板材と、を有し、前記第2の基板材に、前記第1の基板材を露出する開口部が形成されていることを特徴とする付記1に記載の化合物半導体装置。付記3前記基板は、前記電子走行層よりも熱膨張係数が大きい第2の基板材と、前記第2の基板材上に設けられ、前記電子走行層よりも熱膨張係数が小さい第1の基板材と、を有し、前記第1の基板材に、前記第2の基板材を露出する開口部が形成されていることを特徴とする付記1に記載の化合物半導体装置。付記4前記第1の基板材は、シリコン基板材であることを特徴とする付記1乃至3のいずれか1項に記載の化合物半導体装置。付記5前記第2の基板材は、サファイア基板材であることを特徴とする付記1乃至4のいずれか1項に記載の化合物半導体装置。付記6前記電子走行層は、窒化物半導体を含有することを特徴とする付記1乃至5のいずれか1項に記載の化合物半導体装置。付記7前記第1の領域と前記第2の領域とが不規則に配置されていることを特徴とする付記1乃至6のいずれか1項に記載の化合物半導体装置。付記8付記1乃至7のいずれか1項に記載の化合物半導体装置を有することを特徴とする電源装置。付記9付記1乃至7のいずれか1項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。付記10基板上方に電子走行層を形成する工程と、前記電子走行層上方に電子供給層を形成する工程と、を有し、前記基板の表面に、前記電子走行層よりも熱膨張係数が小さい第1の領域と、前記電子走行層よりも熱膨張係数が大きい第2の領域と、が混在することを特徴とする化合物半導体装置の製造方法。付記11前記基板は、前記電子走行層よりも熱膨張係数が小さい第1の基板材と、前記第1の基板材上に設けられ、前記電子走行層よりも熱膨張係数が大きい第2の基板材と、を有し、前記第2の基板材に、前記第1の基板材を露出する開口部が形成されていることを特徴とする付記10に記載の化合物半導体装置の製造方法。付記12前記基板は、前記電子走行層よりも熱膨張係数が大きい第2の基板材と、前記第2の基板材上に設けられ、前記電子走行層よりも熱膨張係数が小さい第1の基板材と、を有し、前記第1の基板材に、前記第2の基板材を露出する開口部が形成されていることを特徴とする付記10に記載の化合物半導体装置の製造方法。付記13前記第1の基板材は、シリコン基板材であることを特徴とする付記10乃至12のいずれか1項に記載の化合物半導体装置の製造方法。付記14前記第2の基板材は、サファイア基板材であることを特徴とする付記10乃至13のいずれか1項に記載の化合物半導体装置の製造方法。付記15前記電子走行層は、窒化物半導体を含有することを特徴とする付記10乃至14のいずれか1項に記載の化合物半導体装置の製造方法。付記16前記第1の領域と前記第2の領域とが不規則に配置されていることを特徴とする付記10乃至15のいずれか1項に記載の化合物半導体装置の製造方法。