アナログ映像信号をデジタル映像信号に変換するAD変換手段と、前記AD変換手段の量子化クロックの周波数と位相を設定できるクロック生成手段と、アナログ映像信号を任意のレベルでクランプするクランプ手段と、アナログ映像信号を任意の倍率で増幅するゲイン手段と、前記AD変換手段の出力から得られる隣接画素との階調変化のフレーム積算量の多寡から、量子化クロックの周波数及び位相の元アナログ映像信号に対する整合度合を算出する量子化クロック整合評価指数算出手段と、前記クロック生成手段が生成する量子化クロックの周波数を調整する量子化クロック手段を備え、前記量子化クロック手段は、量子化クロック要求を受けると、前記クランプ手段により低階調レベルを抑圧する処理と、前記ゲイン手段により高階調レベルを抑圧する処理の少なくとも一つ以上を実行し、アナログ映像信号の中間階調レンジのレベル遷移を際立たせた状態で、調整範囲となる量子化クロック周波数を順次変更した際の前記量子化クロック整合評価指数算出手段の結果から、量子化クロックの周波数を決定する事を特徴とした表示装置。前記AD変換手段の出力から有効領域内のRGB各色の最大値と最小値を取得する最大最小値取得手段を備えた請求項1記載の表示装置であって、前記量子化クロック手段における前記クランプ手段のクランプレベルの設定値、及び、前記ゲイン手段の倍率の設定値を、前記最大最小値取得手段による取得値によって変動させる事を特徴とした表示装置。アナログ映像信号をデジタル映像信号に変換するAD変換手段と、前記AD変換手段の量子化クロックの周波数と位相を設定できるクロック生成手段と、アナログ映像信号を任意のレベルでクランプするクランプ手段と、アナログ映像信号を任意の倍率で増幅するゲイン手段と、前記AD変換手段の出力から得られる隣接画素との階調変化のフレーム積算量の多寡から、量子化クロックの周波数及び位相の元アナログ映像信号に対する整合度合を算出する量子化クロック整合評価指数算出手段と、同期信号のタイミング情報を測定する同期信号属性測定手段と、複数の信号フォーマットの同期信号属性と量子化クロックの周波数を記憶しておく信号フォーマット記憶手段と、前記信号フォーマット記憶手段において同期信号属性が近接する複数の信号フォーマットをグループ化することにより、任意の信号フォーマットに対して同一グループに属する信号フォーマットを知る事ができるグループ信号フォーマット検索手段と、前記同期信号属性測定手段の結果より前記信号フォーマット記憶手段の中から所定の信号フォーマットを選び出す信号フォーマット選定手段を備え、前記信号フォーマット選定手段は、前記同期信号属性測定手段の結果を取得し、最も近い同期信号属性を持つ信号フォーマットを前記信号フォーマット記憶手段の中から検出する第一の制御処理、該信号フォーマットと同一グループの信号フォーマットを前記信号フォーマット検索手段から検出し、全候補信号フォーマットをリストアップする第二の制御処理、候補信号フォーマットが複数存在する場合には、前記クランプ手段により低階調レベルを抑圧する処理と、前記ゲイン手段により高階調レベルを抑圧する処理の少なくとも一つ以上を実行し、アナログ映像信号の中間階調レンジのレベル遷移を際立たせた状態で、全候補信号フォーマットの量子化クロック周波数を順次変更した際の前記量子化クロック整合評価指数算出手段の結果から、量子化クロックの周波数を決定する第三の制御処理を実行する事を特徴とした表示装置。しかしながら、コンピュータから出力される映像信号には、通常リンギングノイズが重畳されており、量子化クロックの設定によってはそれを信号として扱ってしまう場合がある。そのため、上述の特許文献1に開示された量子化クロック周波数の自動調整方法では、入力信号の映像パターンやリンギングノイズの周波数によっては最適値を誤って判定してしまう事があった。そこで、本発明の目的は、リンギングノイズが重畳たれた映像信号における量子化クロック周波数の自動調整精度を向上させることを可能とする表示装置を提供することである。上記目的を達成するために、本発明の表示装置は、アナログ映像信号をデジタル映像信号に変換するAD変換手段と、前記AD変換手段の量子化クロックの周波数と位相を設定できるクロック生成手段と、アナログ映像信号を任意のレベルでクランプするクランプ手段と、アナログ映像信号を任意の倍率で増幅するゲイン手段と、前記AD変換手段の出力から得られる隣接画素との階調変化のフレーム積算量の多寡から、量子化クロックの周波数及び位相の元アナログ映像信号に対する整合度合を算出する量子化クロック整合評価指数算出手段と、前記クロック生成手段が生成する量子化クロックの周波数を最適調整する量子化クロック最適化手段を備え、前記量子化クロック最適化手段は、量子化クロック最適化要求を受けると、前記クランプ手段により低階調レベルを抑圧する処理と、前記ゲイン手段により高階調レベルを抑圧する処理の少なくとも一つ以上を実行し、アナログ映像信号の中間階調レンジのレベル遷移を際立たせた状態で、調整範囲となる量子化クロック周波数を順次変更した際の前記量子化クロック整合評価指数算出手段の結果から、量子化クロックの最適周波数を決定する事を特徴とする。本発明によれば、クランプ手段により低階調レベルを抑圧する処理と、ゲイン手段により高階調レベルを抑圧する処理の少なくとも一つ以上を実行することで、低階調レベルまたは高階調レベルに分布するリンギングノイズを抑圧する事ができる。それにより、量子化クロック周波数の自動調整精度を向上させることができる。以下に、本発明の表示装置の実施例を図面に基づいて詳細に説明する。[実施例1]本発明に係る表示装置の第一の実施形態を説明する。まず、第一の実施形態における表示装置の構成と各部の機能について図3を用いて説明する。制御部1は、メモリ2に格納された各種プログラムに従い、表示装置内の各部を制御する。DSub15ピン端子3は、コンピュータ等のRGBアナログ映像信号用の入力端子である。すなわち、DSub15ピン端子3は、異なる信号フォーマットの映像信号が入力可能な端子である。同期信号検出部4は、同期信号の有無の判定と、水平同期信号の周期と、垂直同期信号一周期当たりの水平同期信号のカウント数垂直ライン数を検出する。また、垂直同期信号に同期した割り込み信号を制御部1に対して出力する。LPF5は、RGBアナログ映像信号から高周波ノイズ成分を減衰させるためのローパスフィルタ処理を行う。周波数特性が異なる複数のフィルターが存在し、制御部1により選択が可能である。クランプ6は、RGBアナログ映像信号のペデスタルレベルを基準に、制御部1により設定されるオフセットレベルを付加したレベルでクランプする。ゲイン7は、RGBアナログ映像信号の振幅を、制御部1により設定される倍率で増幅する。Clk生成部8は、水平同期信号を制御部1により設定される倍率で逓倍した量子化クロックを生成し出力する。また、その量子化クロックの位相も制御部1により設定できる。本実施形態では、位相は32段階の設定ができるものと仮定する。AD変換器9は、アナログ映像信号をClk生成部8より出力される量子化クロックでAD変換し、RGBデジタル映像信号とクロック信号を出力する。1Clk遅延10は、入力されたRGBデジタル映像信号を1クロック分遅延させる。差分演算器11は、入力された2種のRGBデジタル画素データから各色の絶対値を加算し、その演算結果を出力する。積算器12は、クロックに応じて、入力された値を足し込む演算を行う。垂直同期信号により0にリセットされ、制御部1からの積算値取得要求に対し、前フレームの積算結果を出力する。映像信号処理部13は、RGBデジタル映像信号に適切な変換処理を行い、図示していない表示部に対し出力し、そこで映像を表示する。次に、Clk生成器8に設定する逓倍率設定値、すなわち、量子化クロック周波数の自動調整手段について述べる。コンピュータからRGBアナログ映像信号がDSub15ピン端子3へ出力されており、同期信号が同期信号検出部4で検出された状態を開始点として、図1を用いて説明する。同期信号検出部4で検出される、水平同期信号周期HPmと、垂直ライン数VLmを取得f101する。検出された水平同期信号周期HPmと垂直ライン数VLmとを、メモリに格納されている信号フォーマットテーブル図4にある各信号タイミングの水平同期信号周期HPtnと垂直ライン数VLtnとを比較し、最も近い信号種SIDnを選び出すf102。垂直ラインの数の誤差が1ライン以上、または、水平同期信号周期の誤差が20ns以上f103でない場合は、f102で選ばれたSIDnと同一信号と見なし、選び出された信号種SIDnの水平総ドット数HDtnをClk生成器8の逓倍率として設定f109しf110の処理へ進む。一方、f103でYに分岐した場合は、メモリに格納されている信号フォーマットテーブル図4以外の信号が入力された可能性があるとして、量子化クロックの最適周波数を求める処理に入る。量子化クロックの最適周波数を求める処理では、f102の処理で選び出された信号種SIDnの水平総ドット数HDtnを基準とし、-10~10の範囲を調査対象とする。調査範囲の最大周波数となるHDtn×11をClk生成器8に設定した場合の量子化クロックの周波数に最適な透過帯域となるようにLPF5を設定する。ペデスタルレベルから15の階調が潰れるようにクランプ6を設定しf105、映像信号の高階調から低階調に遷移した際に生じるリンギングノイズを抑圧する。また、振幅が143倍となるようにゲイン7を設定しf106、低階調から高階調へと遷移した際に生じるリンギングノイズを抑圧する。図5に、コンピュータが出力しようとしている元映像信号を、表示装置のLPF5~ゲイン7の各部で変形していく様子を示す。通常、遷移する階調差が大きいほどリンギングノイズの振幅も大きくなるため、LPF5後に残る成分は低階調と高階調レベルに集中しやすく、その大部分がクランプ6とゲイン7で抑圧できる事が窺える。このように整形されたRGBアナログ信号に対して、後述する最適量子化クロック検出処理f107を実行する。その後クランプ5とゲイン6を元に戻しf108、LPF5の設定を量子化クロックの周波数に最適な透過帯域となるように設定しf110、自動調整を終了する。前述した最適量子化クロック検出処理f107の詳細に関して図2を用いて説明する。f102の処理で選び出された信号種SIDnの水平総ドット数HDtnを基準とし、-10~10の範囲を2ずつ増加偶数のみさせた中で評価変数が最大となる逓倍率を探し出し、最適値と決定する。f201において、各変数の初期化逓倍率ループ変数nHDtn20、最大評価変数x0、最適逓倍率yHDtn、最適位相z0を行う。f202~f211が逓倍率ループ変数nのループとなっており、f210において1ずつ増やしていきf211でnHDtn20となったところでループを終了する。逓倍率ループの処理は、Clk生成器8の逓倍率としてHDtn2nを設定f202する事と、位相ループ変数mを0に初期化f203する事と、f204~f209における位相ループ処理を行う事とである。f204~f209の位相ループ処理は、f208において1ずつ増やして行き、f209でm8となったところでループを終了する。位相ループの実処理f204~f207を説明する。f204でClk生成器8の位相として4mを設定し、積算器12の値がその量子化クロックの変更に反応するまでの期間を待つために、同期信号検出部4から出力される垂直同期割り込みを2回待つf205。積算器12から値を取得し、過去の量子化クロック設定における最大値である最大評価変数xと比較し、大きかった場合には、最大評価変数xとその時の逓倍率と位相で、最適逓倍率yと最適位相zを更新f207する。位相ループが終了したところで、最適逓倍率yと最適位相zを最適値として、Clk生成器8にそれぞれ設定f212する。上記のような逓倍率ループを行った場合、アナログ映像信号の画素毎のレベル遷移が終了した期間で確実に量子化処理を行えた時に最も積算器12の取得値が大きくなる。通常、アナログ映像信号でレベル遷移する際の応答時間は、量子化クロック周期の数10程度に相当し、遷移終了から次の遷移開始までの期間は量子化クロック周期より短い。そのため、コンピュータ側でアナログ映像信号を生成する際のクロック周波数と、表示装置側の量子化クロック周波数が一致し、位相が合った場合以外は遷移途中で量子化してしまうこととなり積算器12の取得値が最大化できない。以上のような考えが最適量子化クロック検出処理図2の基本的な考えになっているのだが、図5にあるLPF5後のアナログ映像信号波形のように、レベル遷移が終了しているはずの期間でレベル遷移が行われてしまった場合は先の前提が崩れる要因となる。具体的には、量子化クロックの周波数がずれていてもリンギングノイズで生じる山や谷で量子化が行えれば、積算器12の取得値は期待していた数値ほど小さくはならない。以上のような理由から、前述のようなLPF5やクランプ6、ゲイン7の制御を行い、映像信号のレベルが大きく遷移した場合に生じるリンギングノイズを抑圧することで、最適量子化クロック検出処理の精度を向上させることが可能となる。本実施形態では、LPF5、クランプ6、及び、ゲイン7をその順序で配置させているが、この形態は最も好ましい形でありこの順序に限定されるものではなく、最小の構成としては、クランプ6、または、ゲイン7の一つでも良い。[実施例2]本発明に係る表示装置の第二の実施形態を説明する。第二の実施形態における表示装置の構成を図6を用いて説明する。第一の実施形態である図3との違いは、最大最小値検出部14が付加された点のみである。最大最小値検出部14は、順次入力されるRGBデジタル画素データに対して、RGB各色の階調の最大値及び最小値の記憶を行う。記憶値の更新は、制御部1により設定される閾値に基づいて自動的に決定される有効領域内のデータに対してのみ行われる。有効領域は、同期信号が来てから初めて閾値を上回る位置が開始位置で、最後に閾値を上回っていた位置が終了位置として決定される。記憶される値は垂直同期信号によりリセットされ、制御部1からの取得要求に対しては、前フレームの最大値と最小値が出力される。第一の実施形態に対する動作の違いは、図1のf105とf106の設定方法のみである。第一の実施形態では映像信号の15~85が抽出されるように固定値を与えていたが、本実施形態では以降に示すように最大最小値検出部14の出力値によって変動させる。まず、閾値を最大階調の58bitであれば13と設定し、最大値と最小値を取得する。最小値と最大値の中心値が35~65の範囲に納まった場合は、クランプ6に対しては中心値-35のレベルが0となるように、ゲインに7に対しては中心値20のレベルが最大階調となるように設定する。中心値が35以下の場合は、最大値が最大階調となるようにゲイン7を設定する。中心値が65以上の場合は、最小値が0となるようにクランプ6を設定する。以上のように設定する事で、入力映像信号のレンジに即したAD変換器9に取り込むレンジの抽出ができているため、リンギングノイズの抑圧と共に、AD変換器9のレンジの有効活用が可能となり、最適量子化クロック検出処理の精度を向上させる事が可能となる。本実施形態では、最大値と最小値の中心を基準に70のレンジを抽出するように設定しているが、この数値に制限されるものではなく他の割合でもよい。[実施例3]本発明に係る表示装置の第三の実施形態を説明する。構成は第一の実施形態と同様であるため省略する。第一の実施形態と異なる点は、図7に示すように信号フォーマットテーブルにWSXGA01が追加されたため、信号種SIDnを決定する処理が変更された点である。追加されたWSXGA01の同期信号属性は、水平同期信号周期HPtnが15316、垂直ライン数VLtnが1089であり、SXGA01との差は水平同期信号周期が6ns違うのみである。通常、6nsという差は測定誤差の範囲であるため、判別に使うのは困難である。そこで、映像信号により以下のように判別する。コンピュータからRGBアナログ映像信号がDSub15ピン端子3へ出力されており、同期信号が同期信号検出部4で検知された状態を開始点として、図8を用いて説明する。同期信号検出部4で検出される、水平同期信号周期HPmと、垂直ライン数VLmを取得f801する。検出された水平同期信号周期HPmと垂直ライン数VLmとを、メモリに格納されている信号フォーマットテーブル図7にある各信号タイミングの水平同期信号周期HPtnと垂直ライン数VLtnとを比較し、最も近い信号種SIDnを選び出すf802。選び出された信号種SIDnが5のSXGA01または8のWSXGA01でない場合は、図1のf103からf110の処理を実行して終了する。一方、f802でYに分岐した場合は、SXGA01とWSXGA01の判別も加味した処理を行う。第一の実施形態同様にリンギングノイズの抑圧をとして、ペデスタルレベルから15の階調が潰れるようにクランプ6をf804、振幅が143倍となるようにゲイン7を設定f805する。垂直ライン数の誤差が1ライン以上、または、水平同期信号周期の誤差が20ns以上f806である場合は、SXGA01やWSXGA01ではない可能性も考慮して、量子化クロックの最適周波数をそれぞれのHDtnを中心に-10~10の範囲から調査する。すなわち、Clk生成器8の逓倍率を1678~2464の範囲から最適値を求める事となる。LPF5の設定は、最も高周波となる2464とした場合、すなわち、量子化クロック周波数が161MHzとなる場合に最適な透過帯域となるように設定f807する。以上のように整形されたRGBアナログ映像信号に対して、後述する近同期信号属性用最適量子化クロック検出処理f808を実行する。一方、f806でNに分岐した場合は、SXGA01またはWSXGA01の何れかであると判断し、そのどちらがより適切かの判定を行う。この場合、LPF5の設定は、高周波となる2240とした場合、すなわち、量子化クロック周波数が146MHzとなる場合に最適な透過帯域となるように設定f809する。以上のように整形されたRGBアナログ映像信号に対して、後述する近同期信号属性用SIDn判別処理f810を実行する。その後、クランプ6とゲイン7を元に戻しf811、LPF5を量子化クロックの周波数に最適な透過帯域となるように設定しf812、自動調整を終了する。前述した近同期信号属性用最適量子化クロック検出処理f808の詳細に関して図9を用いて説明する。上述の通り、SXGA01及びWSXGA01のそれぞれのHDtnを中心に-10~10が調査範囲となる。f901において、各変数の初期化SXGA01用評価変数x00、WSXGA01用評価変数x10、逓倍率y0、位相z0を行う。その後、第一にSIDn5と仮設定し、図2の最適量子化クロック検出処理を実行f902する。SXGA01のHDtnを中心に-10~10の範囲で最適化された設定値の一時保存として、x0、y、zに、それぞれ、積算器12の取得値、Clk生成器8の逓倍率の設定値、位相の設定値を代入するf903。第二に、SIDn8と仮設定し、図2の最適量子化クロック検出処理を実行f904する。WSXGA01のHDtnを中心に-10~10の範囲で最適化された時の積算器12の取得値をx1に代入するf905。x0≧x1であればf906、SIDn5と仮設定した時の方が評価値は高かったという事になるため、SXGAの近辺で最適化した時の量子化クロックの設定値であるy、zをClk生成器8に設定しf907、終了となる。一方、f906でNに分岐した場合は、SIDn8と仮設定した時の方が評価値は高かったという事になり、既にその設定はf904で行われているため何もしないで終了となる。前述した近同期信号属性用SIDn判別処理f810の詳細に関して図10を用いて説明する。ここでは、SXGA01及びWSXGA01のそれぞれのHDtnである、1864、2240のどちらが適しているかを判別する処理を行う。f1001において、各変数の初期化逓倍率ループ変数n0、SXGA01のHDtn値t01864、WSXGA01のHDtn値t12240、最大評価変数x0、最適逓倍率y1864、最適位相z0を行う。f1002~f1011が逓倍率ループ変数nのループとなっており、f1010において1ずつ増やしていきf1011でn1となったところでループを終了する。逓倍率ループの処理は、Clk生成器8の逓倍率としてtnを設定f1002する事と、位相ループ変数mを0に初期化f1003する事と、f1004~f1009における位相ループ処理を行う事とである。f1004~f1009の位相ループは、f1008において1ずつ増やしていきf1009でm8となったところでループを終了する。位相ループの実処理f1004~f1007は図2のf204~f207と同じ処理であるため説明を省略する。位相ループが終了したところで、最適逓倍率yと最適位相zを、Clk生成器8にそれぞれ設定f1012する。第一の実施形態で述べた通り、量子化クロックの周波数の最適値を選び出す処理では、リンギングノイズの山や谷により影響を受ける可能性があるため、レンジ操作によりリンギングノイズを抑圧する事で精度は向上する。そのため、本実施形態のように同期信号属性が近接する複数のフォーマットのフォーマット判別時や、フォーマットテーブル外信号の量子化クロック最適化処理時においても、LPF5、クランプ6、ゲイン7によるレンジ操作する事で精度の向上につながる。本実施形態では、クランプ6とゲイン7の設定は第一の実施形態と同様に固定値としたが、図6の構成がとれる場合には、第二の実施形態のように最大最小値検出部14の値により変動しても良い。以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、最適量子化クロック検出処理において、積算器12の取得値が最大となったケースを最適としたが、本発明はこの手段に限定されるものではなく、積算器12の取得値を使う類する手段であってもよい。