第1の伝導型を有する第1の炭化珪素層と、前記第1の炭化珪素層の中にあって前記第1の伝導型を有するソース領域であって、前記ソース領域は、前記第1の炭化珪素層のキャリア濃度よりも高いキャリア濃度を有し、前記第1の炭化珪素層の第1の表面まで延在し、前記第1の伝導型のドーパントと、前記第1の伝導型とは反対の第2の伝導型のドーパントとを有する前記ソース領域と、前記ソース領域の底部に隣接し、前記ソース領域の深さよりも深い前記第1の炭化珪素層の中の深さで、前記第1の炭化珪素層の中にある第2の伝導型の炭化珪素の埋込み領域と、前記ソース領域の第1の側の前記第1の炭化珪素層の中にあって、前記第1の炭化珪素層の前記第1の表面に向かって延在している前記第2の伝導型の炭化珪素のウェル領域と、前記ソース領域の前記第1の側に対向する前記ソース領域の第2の側にあって、前記第1の炭化珪素層の前記第1の表面まで延在している前記第2の伝導型の炭化珪素のプラグ領域と、を備えることを特徴とする炭化珪素パワー半導体デバイス。前記第1の炭化珪素層、前記ウェル領域、および前記ソース領域の上にあるゲート酸化膜と、前記ゲート酸化膜の上のゲート接点と、前記プラグ領域および前記ソース領域の上のソース接点と、前記第1の炭化珪素層の前記第1の表面に対向する前記第1の炭化珪素層の上のドレイン接点と、をさらに備えることを特徴とする請求項1に記載の炭化珪素パワー半導体デバイス。前記第1の伝導型はn型であり、前記第2の伝導型はp型であることを特徴とする請求項2に記載の炭化珪素パワー半導体デバイス。前記第1の炭化珪素層の中の第1の伝導型炭化珪素の閾値調整領域をさらに備え、該閾値調整領域は前記ソース領域と前記ウェル領域の共通平面の上を延在し、前記ウェル領域と前記第1の炭化珪素層の前記第1の面との間に配置されていることを特徴とする請求項2に記載の炭化珪素パワー半導体デバイス。前記閾値調整領域は、前記炭化珪素の第1の層の中へ0.01μmから0.5μmの深さまで延在し、1015から1019cm-3のキャリア濃度を有することを特徴とする請求項4に記載の炭化珪素パワー半導体デバイス。前記第1の炭化珪素層の前記第1の面の上で、前記ゲート酸化膜と前記第1の炭化珪素層との間にあり前記第1の炭化珪素層の前記第1の面の上に第1の炭化珪素エピタキシャル層をさらに備えることを特徴とする請求項2に記載の炭化珪素パワー半導体デバイス。前記第1の炭化珪素層は、6μmから200μmの厚みと、1×1014から約5×1016cm-3のキャリア濃度とを有することを特徴とする請求項6に記載の炭化珪素パワー半導体デバイス。前記第1の炭化珪素層の中にあって前記ソース領域から延在する第1の伝導型炭化珪素の閾値調整領域をさらに備え、前記閾値調整領域は、前記ウェル領域と前記炭第1の化珪素層の前記第1の面との間に配置されることを特徴とする請求項6に記載の炭化珪素パワー半導体デバイス。前記閾値調整領域は、前記第1の炭化珪素層の中へ0.01μmから0.5μmの深さまで延在し、1015から1019cm-3のキャリア濃度を有し、さらに前記第1の炭化珪素層は、6から200μmの厚みを有し、1×1014から5×1016cm-3のキャリア濃度を有することを特徴とする請求項8に記載の炭化珪素パワー半導体デバイス。前記炭化珪素の第1の層と前記ドレイン接点との間に配置された前記第1の伝導型の炭化珪素の第2の層をさらに備え、前記炭化珪素の第2の層は、前記炭化珪素の第1の層よりも高いキャリア濃度を有することを特徴とする請求項2に記載の炭化珪素パワー半導体デバイス。前記炭化珪素のウェル領域は前記炭化珪素プラグ領域と接していないことを特徴とする請求項2に記載の炭化珪素パワー半導体デバイス。しかしながら、炭化珪素の潜在的な利点にもかかわらず、パワーMOSFETを含むパワーデバイスを炭化珪素で製造することが困難であり得る。例えば、上述のように、DMOSFETは一般に、pベース領域がnソースよりも深く打ち込まれる二重拡散法を用いてシリコンで製造される。残念ながら、シリコンに較べて、炭化珪素では従来のp型およびn型ドーパントの拡散係数が小さく、したがって許容可能な拡散回数および温度を使用してpベース領域およびnソース領域の必要な深さを実現することが困難であり得る。pベースおよびnソースを注入するためにイオン注入を使用することもできる。例えば、非特許文献14参照本発明の実施形態は、第1の伝導型炭化珪素層の中に、第1の伝導型のソース領域、この第1の伝導型と反対の第2の伝導型の埋込み炭化珪素領域、および第2の伝導型のウェル領域を形成するための窓を設けるために、マスク層を連続的にパターン形成することによって、例えば、エッチングによって、炭化珪素半導体デバイスおよび炭化珪素半導体デバイスの製造方法を提供する。ソース領域および埋込み炭化珪素領域はマスク層の第1の窓を利用して形成される。次いで、ウェル領域がマスク層の第2の窓を利用して形成され、この第2の窓は第1の窓を引き続いて拡幅することによって設けられる。本発明の特定の実施形態では、第1の伝導はn型炭化珪素であり、第2の伝導型はp型炭化珪素である。このような実施形態では、埋込み炭化珪素領域は埋込みp型炭化珪素領域であり、ウェル領域はpウェル領域である。本発明の他の実施形態では、マスク層を連続的にパターン形成するステップ、ソース領域および埋込みp型炭化珪素領域を形成するステップ、ならびにpウェル領域を形成するステップが、第1のn型炭化珪素層の第1の表面上にマスク層を形成し、かつ第1の注入マスクを設けるためにこのマスク層をパターン形成するステップによって提供され、この第1の注入マスクは炭化珪素パワーデバイスのソース領域に対応する少なくとも1つの窓を有する。次いで、n型ソース領域を設けるために第1の注入マスクを利用してn型ドーパントが第1のn型炭化珪素層の中に注入される。このn型ソース領域は、第1のn型炭化珪素層の第1の表面に達し、第1のn型炭化珪素層よりも高いキャリア濃度を有する。n型ソース領域に隣接して埋込みp型領域を設けるために、第1の注入マスクを利用してp型ドーパントが同様に第1のn型炭化珪素の中に注入される。この埋込みp型領域は、n型ソース領域の深さよりも深い第1のn型炭化珪素層中の深さに配置される。次いで、第1の注入マスクは、第2の注入マスクを設けるために、例えば、等方性エッチングによって拡大される。この第2の注入マスクは、pウェル領域に対応し、かつ拡幅された第1の注入マスクの少なくとも1つの窓に対応する少なくとも1つの窓を有する。次いで、pウェル領域を設けるために、第2の注入マスクを利用してp型ドーパントが第1のn型炭化珪素層の中に注入され、このpウェル領域はp型埋込み領域に達する。本発明の追加的な実施形態では、第1のn型炭化珪素層の中に、ソース領域、埋込みp型炭化珪素領域、pウェル領域、および閾値調整領域を形成するための窓を設けるために、マスク層が連続的にパターン形成される。このような実施形態では、閾値調整領域はマスク層の第3の窓を利用して形成され、この第3の窓はマスク層の第2の窓を引き続いて拡大することによって設けられる。本発明のさらに他の実施形態では、マスク層を連続的にエッチングするステップ、ソース領域および埋込みp型炭化珪素領域を形成するステップ、ならびにpウェル領域を形成するステップは、マスク層を第1のn型炭化珪素層の上に形成し、かつ第1の注入マスクを設けるためにこのマスク層をパターン形成するステップによって提供される。この第1の注入マスクは、炭化珪素パワーデバイスのソース領域に対応する少なくとも1つの窓を有する。次いで、n型ソース領域を設けるために第1の注入マスクを利用してn型ドーパントが第1のn型炭化珪素層の中に注入される。このn型ソース領域は、第1のn型炭化珪素層の第1の表面に達し、第1のn型炭化珪素層よりも高いキャリア濃度を有する。n型ソース領域に隣接して埋込みp型領域を設けるために、第1の注入マスクを利用してp型ドーパントが同様に第1のn型炭化珪素層の中に注入される。このp型ドーパントは、n型ドーパントを第1のn型炭化珪素層の中に注入するために利用された注入エネルギーよりも高い注入エネルギーを利用して注入される。次いで、第1の注入マスクの第1の窓は、第2の注入マスクを設けるために、例えば、等方性エッチングによって拡大される。この第2の注入マスクは、pウェル領域に対応し、かつ拡幅された第1の注入マスクの少なくとも1つの窓に対応する少なくとも1つの窓を有する。pウェル領域を設けるために、この第2の注入マスクを利用してp型ドーパントが第1のn型炭化珪素層の中に注入される。p型ドーパントは、pウェル領域がp型埋込み領域に達するような注入エネルギーを利用して注入される。他の実施形態では、pウェル領域を設けるために第2の注入マスクを利用してp型ドーパントを第1のn型炭化珪素層の中に注入するステップが、埋込みp型炭化珪素層のキャリア濃度よりも低いpウェル領域のキャリア濃度が備わるように、第2の注入マスクを利用してp型ドーパントを第1のn型炭化珪素層の中に注入するステップによって提供される。本発明の追加的な実施形態では、pウェル領域を設けるために第2の注入マスクを利用してp型ドーパントを第1のn型炭化珪素層の中に注入するステップの後に、第3の注入マスクを設けるために、例えば、第2の注入マスクを等方性エッチングすることによって第2の注入マスクの少なくとも1つを拡大するステップが続く。この第3の注入マスクは、閾値調整領域に対応し、かつ拡幅された第2の注入マスクの少なくとも1つの窓に対応する少なくとも1つの窓を有する。次いで、閾値調整領域を設けるために、第3の注入マスクを利用してn型ドーパントが第1のn型炭化珪素層の中に注入される。さらには、閾値調整領域を設けるために、第3の注入マスクを利用してn型ドーパントを第1のn型炭化珪素層の中に注入するステップが、第3の注入マスクを利用してn型ドーパントを第1のn型炭化珪素層の中へ約0.01μmから約0.5μmの深さまで第1のn型炭化珪素層の中に注入するステップによって提供され得る。さらには、第3の注入マスクが除去可能であり、第4の注入マスクが形成可能である。この第4の注入マスクは、ソース領域に隣接する第1のn型炭化珪素層の第1の表面を露出させる窓を設けるためにパターン形成される。p型炭化珪素プラグ領域を設けるために、第4の注入マスクを利用してp型ドーパントが注入される。このプラグ領域は、第1のn型炭化珪素層の中に延びてp型埋込み領域に接触する。ゲート酸化膜が、第1のn型炭化珪素層の第1の表面の上に形成される。ゲート接点がこのゲート酸化膜の上に形成される。ソース接点がソース領域およびプラグ領域の上に形成され、ドレイン接点が第1の表面に対向する第1のn型炭化珪素層の上に形成される。第2のn型炭化珪素層が、同様に第1の表面に対向する第1のn型炭化珪素層の表面の上に形成され得る。この第2のn型炭化珪素層は、第1のn型炭化珪素層のキャリア濃度よりも高いキャリア濃度を有する。本発明のさらに他の実施形態では、閾値調整領域を設けるために第3の注入マスクを利用してn型ドーパントを第1のn型炭化珪素層の中に注入するステップの後に、第3の注入マスクを除去するステップと、n型炭化珪素エピタキシャル層を第1のn型炭化珪素層の第1の表面の上に形成するステップとが続く。このような実施形態では、n型炭化珪素エピタキシャル層を形成するステップの前に、第4の注入マスクを形成するステップが先行し、この第4の注入マスクはソース領域に隣接してn型炭化珪素エピタキシャル層の一部を露出させる窓を設けるためにパターン形成され、p型炭化珪素プラグ領域を設けるために第4の注入マスクを利用してp型ドーパントを注入するステップが先行し、このプラグ領域は第1のn型炭化珪素層の中に延びてp型埋込み領域に接触し、注入されたドーパントを活性化するステップが先行し得る。n型炭化珪素エピタキシャル層を形成するステップの後には、ゲート酸化膜をn型炭化珪素エピタキシャル層の上に形成するステップと、ゲート接点をゲート酸化膜の上に形成するステップと、ソース接点をソース領域およびプラグ領域の上に形成するステップと、ドレイン接点を第1の表面に対向する第1のn型炭化珪素層の上に形成するステップとが続く。本発明の特定の実施形態では、pウェル領域を設けるために第2の注入マスクを利用してp型ドーパントを第1のn型炭化珪素層の中に注入するステップの後に、第2の注入マスクを除去するステップと、n型炭化珪素エピタキシャル層を第1のn型炭化珪素層の第1の表面の上に形成するステップとが続く。このような実施形態では、n型炭化珪素エピタキシャル層を形成するステップの前に、第3の注入マスクを形成するステップが先行し、この第3の注入マスクはソース領域に隣接してn型炭化珪素エピタキシャル層の一部を露出させる窓を設けるためにパターン形成され、p型炭化珪素プラグ領域を設けるために第3の注入マスクを利用してp型ドーパントを注入するステップが先行し、このプラグ領域は第1のn型炭化珪素層の中に延びてp型埋込み領域に接触し、埋め込まれたドーパントを活性化するステップが先行し得る。n型炭化珪素エピタキシャル層を形成するステップの後には、ゲート酸化膜をn型炭化珪素エピタキシャル層の上に形成するステップと、ゲート接点をこのゲート酸化膜の上に形成するステップと、ソース接点をソース領域およびプラグ領域の上に形成するステップと、ドレイン接点を第1の表面に対向する第1のn型炭化珪素層の上に形成するステップとが続き得る。第2のn型炭化珪素層が、同様に第1の表面に対向する第1のn型炭化珪素層の表面の上に形成可能であり、この第2のn型炭化珪素層は、第1のn型炭化珪素層のキャリア濃度よりも高いキャリア濃度を有する。本発明の他の実施形態では、炭化珪素パワー半導体デバイスは、第1の伝導型を有する第1の炭化珪素層と、この第1の炭化珪素層の中にあって第1の伝導型を有するソース領域とを含む。このソース領域は、第1の炭化珪素層のキャリア濃度よりも高いキャリア濃度を有し、第1の炭化珪素層の第1の表面に達する。第2の伝導型の炭化珪素の埋込み領域は、ソース領域の底部に隣接し、ソース領域の深さよりも深い第1炭化珪素層の中の深さで、第1の炭化珪素層の中に設けられる。第2の伝導型の炭化珪素のウェル領域は、ソース領域の外側部分に隣接して第1の炭化珪素層の中に設けられ、第1の炭化珪素層の第1の表面に向かって延びる。このウェル領域は埋込み領域のキャリア濃度よりも低いキャリア濃度を有する。第2の伝導型の炭化珪素のプラグ領域は、ウェル領域に対向するソース領域の内側部分に隣接して設けられ、第1の炭化珪素層の第1の表面に達する。ゲート酸化膜は、第1の炭化珪素層、ウェル領域、およびソース領域の上にあり、ゲート接点がこのゲート酸化膜の上にある。ソース接点がプラグ領域およびソース領域の上にあり、ドレイン接点が第1の炭化珪素層の第1の表面に対向する第1の炭化珪素層の上にある。本発明の追加的な実施形態では、炭化珪素パワー半導体デバイスは、第1の伝導型を有する第1の炭化珪素層と、第1の炭化珪素層の中にあって第1の伝導型を有するソース領域とを含む。このソース領域は、第1の炭化珪素層のキャリア濃度よりも高いキャリア濃度を有して、第1の炭化珪素層の第1の表面に達し、ソース領域は、第1の伝導型のドーパントと、この第1の伝導型とは反対の第2の伝導型のドーパントとを有する。第2の伝導型の炭化珪素の埋込み領域は、ソース領域の底部に隣接し、ソース領域の深さよりも深い第1の炭化珪素層の中の深さで、第1の炭化珪素層の中に設けられる。第2の伝導型の炭化珪素のウェル領域は、ソース領域の外側部分に隣接して第1の炭化珪素層の中に設けられ、第1の炭化珪素層の第1の表面に向かって延びる。第2の伝導型の炭化珪素のプラグ領域が、ウェル領域に対向するソース領域の内側部分に隣接して設けられ、第1の炭化珪素層の第1の面に達する。ゲート酸化膜は、第1の炭化珪素層、ウェル領域、およびソース領域の上にあり、ゲート接点がこのゲート酸化膜の上にある。ソース接点はプラグ領域およびソース領域の上にあり、ドレイン接点が第1の炭化珪素層の第1の表面に対向する第1の炭化珪素層の上にある。本発明に係る炭化珪素パワー半導体デバイスの特定の実施形態では、ソース領域は第1の伝導型のドーパントと、この第1の伝導型とは反対の第2の伝導型のドーパントとを有する。さらには、第1の伝導型はn型でよく、第2の伝導型はp型でよい。本発明の追加的な実施形態では、第1の伝導型炭化珪素の閾値調整領域は、第1の炭化珪素層の中に設けられてソース領域から延びる。この閾値調整領域は、ウェル領域と炭化珪素の第1の層の第1の面との間に配置される。閾値調整領域は、炭化珪素の第1の層の中へ約0.01μmから約0.5μmの深さまで達し、約1015から約1019cm-3のキャリア濃度を有し得る。本発明の他の実施形態では、第1の炭化珪素エピタキシャル層も、第1の炭化珪素層の第1の面の上で、ゲート酸化膜と前記第1の炭化珪素エピタキシャル層との間に設けることができる。この第1の炭化珪素エピタキシャル層は、約0.05μmから約1μmの厚みと、約1015から約1017cm-3のキャリア濃度を有し得る。閾値調整領域および第1のエピタキシャル層の両方が設けられていれば、閾値調整領域は、炭化珪素の第1の層の中へ約0.01μmから約0.5μmの深さまで達して、約1015から約1019cm-3のキャリア濃度を有することが可能であり、第1の炭化珪素エピタキシャル層は、約0.05μmから約1μmの厚みを有して約1014から約1016cm-3のキャリア濃度を有し得る。本発明の追加的な実施形態では、第1の伝導型の炭化珪素の第2の層は、炭化珪素の第1の層とドレイン接点との間に配置される。炭化珪素の第2の層は、炭化珪素の第1の層よりも高いキャリア濃度を有する。さらには、この第2の半導体層は炭化珪素基板でよく、第1の半導体層は炭化珪素基板の上のエピタキシャル層でよい。ここで、本発明の好ましい実施形態が示されている添付の図面を参照して、以下に本発明をさらに十分に説明する。しかし、本発明は、多くの異なる形態で実施可能であり、したがって本明細書に記載する実施形態に限定されるものと解釈すべきではない。そうではなく、これらの実施形態は、本開示が完璧で完全なものになるように、かつ熟練の当業者に本発明の範囲を十分に伝えるために提示されている。図中に例示されるように、層または領域のサイズは例示目的のために誇張されており、したがって、それらは本発明の大まかな構造を例示するように提示されている。同じ数字が全体を通して同じ要素を指す。層、領域、または基板などの要素が別の要素の上にあると言及されるとき、それは他の要素の上に直接存在し得るか、または介在要素も存在し得ることが理解されよう。反対に、ある要素が別の要素の上に直接存在していると言及されるとき、介在要素は存在しない。さらには、本明細書で使用するように、nまたはp層または領域は、隣接するもしくは他のn型またはp型層または領域よりも高いキャリア濃度を有する層または領域を指す一方で、n-またはp-層は、隣接するもしくは他のn型またはp型層または領域よりも低いキャリア濃度を有する層または領域を指す。ここで、図2A~図2Mを参照して、本発明に係る炭化珪素パワーMOSFETを製造する方法を今から説明する。図2Aで理解されるように、n-SiCエピタキシャル層のような第1のn型炭化珪素層12が、第2のn型炭化珪素層10例えば、nSiC基板の上に設けられている。別法として、第1のn型炭化珪素層12はn型SiC基板であってもよく、第2のn型炭化珪素層10は注入されるかまたはエピタキシャル層であってもよい。SiC基板およびエピタキシャル層を形成する方法は熟練の当業者によく知られており、したがって本明細書ではこれ以上説明しない。本発明の特定の実施形態では、第1のn型炭化珪素層12が、約1014から約5×1016cm-3のキャリア濃度が備わるようにドープされて、約6から約200μmの厚みを有し得る。第2のn型炭化珪素層10は、ノースカロライナ州ダラム市Durham在の本件特許出願人によって提供されるようなSiC基板でよい。図2Bで理解されるように、マスク層200が、第1のn型炭化珪素層12の上に形成されている。このマスク層200は、二酸化珪素層のような酸化膜層でよく、堆積または酸化によって設けることができる。マスク層200は、本明細書で説明される連続マスクを設けるのに十分な厚みであり得る。本発明の特定の実施形態では、マスク層200は約1.5から約4μmの厚みであり得る。図2Cで理解されるように、マスク層200は、第1のマスク205を設けるためにパターン形成される。この第1のマスク205は、マスク層200をエッチングして第1のn型炭化珪素層12に達する窓206を空けることによって形成可能である。この窓206は、本発明の実施形態に係るMOSFETの1つまたは複数のソース領域を画定する。n型およびp型ドーパントの注入は、図2Dに例示するように第1のマスク205の窓206を介して実行される。本発明の幾つかの実施形態では、窓206は、約0.5μmから約10μmの幅があり、窓206の対応部分は約1μmから約10μmだけ離間される。n型ドーパントが、nソース領域14を設けるために注入される。適切なドーパントには、例えば、窒素および燐が含まれる。幾つかの実施形態では、n型ドーパントが、約5×1019cm-3のキャリア濃度が備わるように注入される。n型ドーパントは、第1のn型炭化珪素層12の第1の表面から第1のn型炭化珪素層12の中へ約0.1μmから約0.5μmの深さに達するnソース領域14を設けるために、約10から約360キロ電子ボルトの1つまたは複数の注入エネルギーによって注入可能である。本発明の幾つかの実施形態では、n型注入物は室温で実行されるが、より高い温度も利用可能である。nソース領域14は、注入が横方向に広がる結果として窓206よりも僅かに広がり得る。したがって、例えば、nソース領域14は約1μmから約12μmの幅になり、約0.1μmから約0.5μmの厚みを有し得る。p型ドーパントが、第1の埋込みp領域16を設けるために注入される。適切なドーパントには、例えば、アルミニウムおよびホウ素が含まれる。幾つかの実施形態では、p型ドーパントは約1019cm-3以上のキャリア濃度が備わるように注入される。p型ドーパントは、第1のn型炭化珪素層12の中へ約0.5μmから約1.2μmの深さに第1の埋込みp領域16を設けるために、約180から約360キロ電子ボルトの注入エネルギーによって注入可能である。本発明の幾つかの実施形態では、p型注入物は室温で実行されるが、より高い温度も利用可能である。第1の埋込みp領域16は、より高い注入エネルギーを使用することに起因して注入が横方向により大きく広がる結果として窓206およびnソース領域14よりも僅かに広くなり得る。したがって、例えば、第1の埋込みp領域16は、nソース領域14よりも約0.1から約0.2μm広くなって約1.2μmから約12.2μmの全幅を有し、約0.5μmから約1.2μmの厚みを有し得る。本発明の追加的な実施形態では、n型ドーパントを注入する前にp型ドーパントが注入される。図2Eで理解されるように、窓206は窓211を設けるために拡大される。例えば、等方性エッチングバッファード弗酸エッチングbufferedHFetchのようなを第1のマスク205に実行して窓206を広げ、窓211を有する第2の注入マスク210を設ける。窓206を拡幅する他の技法ドライエッチング技法のようなも使用可能である。本発明の幾つかの実施形態では、第1のマスク205のエッチングによって、窓206よりもそれぞれの辺が約0.5から約1.5μm広い窓211を設ける。したがって、第1のマスク205のエッチングは、第1のマスク205の約0.5から約1.5μmを除去して、これにより第2のマスク210を設ける。第2のマスク210の得られる厚みは、少なくとも約1.2μmであり得る。窓211は、本発明の実施形態に係るMOSFETの1つまたは複数のpウェル領域18を画定する。p型ドーパントの注入は、図2Fに例示するように、第2のマスク210の窓211を介して実行される。したがって、埋込みp領域16、ソース領域14、およびpウェル領域18は、第2の注入窓を設けるためにエッチングされる単一のマスク層の使用によって自己整合する。さらには、MOSゲート長がnソース注入物およびpウェル注入物によって画定される。したがって、本デバイスのMOSゲート長は、横方向エッチングおよびpウェル領域18を形成するためのp型注入物の注入のあらゆる広がりによって決定されることになる。図2Fで理解できるように、pウェル領域18を設けるためにp型ドーパントが注入されている。適切なドーパントには、例えば、アルミニウムおよびホウ素が含まれる。幾つかの実施形態では、p型ドーパントは約1016から約1017cm-3のキャリア濃度が備わるように注入される。p型ドーパントの濃度は、深さによって均一または不均一であり得る。例えば、本発明の幾つかの実施形態では、pウェル領域18中のp型ドーパントの濃度は深さと共に増大する。さらには、p型ドーパントの濃度は、nソース領域14の伝導率を大幅に変えないように十分に低くすべきである。したがって、nソース領域14は、その中にp型およびn型の両方の不純物が注入されているが、n型不純物がnソース領域14の伝導率に主として影響する。p型ドーパントは、第1のn型炭化珪素層12の第1の表面から第1のn型炭化珪素層12の中へ約0.5μmから約1.2μmの深さにpウェル領域18を設けるために、約30から約360キロ電子ボルトに亘る1つまたは複数の注入エネルギーによって注入可能である。本発明の幾つかの実施形態では、p型注入物は室温で実行されるが、より高い温度も利用可能である。上述のように、pウェル領域18は、より高い注入エネルギーを使用することに起因して注入が横方向に広がる結果として、窓211よりも僅かに広がり得る。したがって、例えば、pウェル領域18は、窓211の縁を越えて約0.2から約0.3μm広がって約0.7から約1.8μmの全幅を有し得る。図2Gで理解されるように、窓211は窓216を設けるために拡大される。例えば、第2の等方性エッチング第2のバッファード弗酸エッチングのようなを第1のマスク210に実施して窓211を広げ、窓216を有する第3の注入マスク215を設ける。本発明の幾つかの実施形態では、第2のマスク210のエッチングによって、窓211よりもそれぞれの辺が約0.3から約0.5μm広い窓216を設ける。したがって、第2のマスク211のエッチングは、第3のマスク215を設けるために第2のマスク210の約0.3から約0.5μmを除去可能である。第3のマスク215の得られる厚みは、少なくとも約0.6μmであり得る。窓216は、本発明の実施形態に係るMOSFETの1つまたは複数の閾値調整領域20を画定する。n型ドーパントの注入は、図2Hに示すように、第3のマスク215の窓216を介して実行される。したがって、埋込みp領域16、ソース領域14、pウェル領域18、およびチャネル閾値調整領域20は、第1の注入窓を設けるためにエッチングされ、この第1の注入窓は引き続いて第2の注入窓を設けるためにエッチングされ、この第2の注入窓も引き続いて第3の注入窓を設けるためにエッチングされる単一のマスク層を使用することによって自己整列する。図2Hは、閾値調整領域20を設けるためのn型ドーパントチャネル注入物の注入を例示する。適切なn型ドーパントには、例えば、窒素および燐が含まれる。幾つかの実施形態では、n型ドーパントは約1015から約1019cm-3のキャリア濃度が備わるように注入される。n型ドーパントは、第1のn型炭化珪素層12の第1の表面から第1のn型炭化珪素層12の中へ約0.01μmから約0.5μmの深さに達する閾値調整領域20を設けるために、約10から約360キロ電子ボルトの注入エネルギーによって注入可能である。本発明の幾つかの実施形態では、n型注入物は室温で実行されるが、より高い温度も利用可能である。閾値調整領域20は約2μmから約15μmの幅であり得る。図2Iに例示するように、閾値調整領域20を形成した後、第3のマスク215が除去され、第4の注入マスク220が、第2のマスク層を形成しかつ第2のマスク層をパターン形成することによって形成される。第4の注入マスクは、p型埋込み領域16に対するオーム接点となるpプラグ注入物を供給するために、nソース領域14の部分間に位置決めされた窓221を有する。図2Jで理解されるように、pプラグ領域22を設けるために、第4の注入マスク220の窓221を利用してp型ドーパントが注入される。適切なp型ドーパントには、例えば、アルミニウムおよびホウ素が含まれる。幾つかの実施形態では、p型ドーパントは、約5×1018から約1×1021cm-3のキャリア濃度が備わるように注入される。p型ドーパントの濃度は、深さによって均一または不均一であり得る。p型ドーパントは、第1のn型炭化珪素層12の第1の表面から第1のn型炭化珪素層12の中へ約0.5μmから約1.2μmの深さにpプラグ領域22を設けるために、約10から約360キロ電子ボルトに亘る1つまたは複数の注入エネルギーによって注入可能である。図2Jで理解されるように、pプラグ領域22はp型ウェル領域16に接触するのに十分な深さに達する。本発明の幾つかの実施形態では、p型注入物は室温で実行されるが、より高い温度も利用可能である。pプラグ領域22は、注入が横方向に広がる結果として窓221よりも僅かに広がり得る。したがって、例えば、pプラグ領域22は、窓221の縁を越えて約0.2μmから約0.4μm広がって約1μmから約20μmの全幅を有し得る。図2Kに例示するように、第4の注入マスクが除去され、得られる構造をアニールすることannealingによって注入物が活性化される。本発明の幾つかの実施形態では、アニールは約1400°Cよりも高い温度で実行される。活性化アニールの後、図2Kに例示するように、酸化膜層24’が、第1のn型炭化珪素層12の第1の表面上に形成される。任意選択的には、この構造をアニール時に保護するために、構造はSiO2またはSi3N4などの誘電層によって被覆可能である。別法として、SiC/SiO2境界面を改善するためにゲート酸化膜が形成後にアニールされる実施形態では、このようなアニールによって、このような不純物を活性化することができる。酸化膜層24’は、堆積、熱成長、またはそれらの組合せによって形成可能である。特定の実施形態では、酸化膜層24’は、約200から約2000オームストロングの厚みを有する。酸化膜層24’は単層または多層であり得る。本発明の特定の実施形態では、酸化膜層24’は窒化酸化膜として設けられるか、かつ/または他の酸化膜でもよい。窒化酸化膜は任意適切なゲート酸化膜であり得るが、幾つかの実施形態では、SiO2、オキシナイトライドoxynitride、または酸化膜/窒化膜/酸化膜ONOが利用される。SiC/酸化膜層境界面の欠陥密度を低減するために、酸化膜層24’またはONOゲート誘電体材料の初期酸化膜層の形成に続いてN2OまたはNO中でのアニールが行われる。特定の実施形態では、酸化膜層24’は、熱成長または堆積のいずれかによって形成され、次いで、約1100°Cよりも高い温度および約11から約45秒のN2Oの初期滞留時間を与え得る約2から約8標準リットル毎分の流量にあるN2O環境中でアニールされる。このような炭化珪素上における酸化膜層の形成およびアニールは、本出願人による、METHODOFN2OANNEALINGANOXIDELAYERONASILICONCARBIDELAYERと題する出願特許文献2、2001年5月30日出願のMethodofN2OGrowthofanoxidelayeronaSiliconCarbideLayerと題する仮出願特許文献3、2001年10月1日に出願のMETHODOFN2OGROWTHOFANOXIDEONASILICONCARBIDELAYERと題する出願特許文献4、および/または2001年10月26日出願のMETHODOFFABRICATINGANOXIDELAYERONASILICONCARBIDELAYERUTILIZINGANANNEALINAHYDROGENENVIRONMENTと題する出願特許文献5に説明されており、これらの開示は参照により完全に記載されたものとして本明細書に組み込まれる。さらには、N2O成長酸化膜が利用可能であることも説明されている例えば、非特許文献16参照。使用可能な技術も説明されている例えば、非特許文献17参照。別法として、熱成長酸化膜に関して、境界面トラップ密度を低減するために、熱成長SiO2層を引き続いてNOアニールし得ることも説明されている例えば、非特許文献18、19、20参照。オキシナイトライドを設け得ることも、2001年6月11日出願のHIGHVOLTAGE、HIGHTEMPERATURECAPACITORSTRUCTURESANDMETHODSOFFABRICATIONと題する出願に説明されており特許文献6、その開示は本明細書に完全に記載されたものとして参照により本明細書に組み込まれる。図2Lは、ゲート接点26の形成を例示する。このゲート接点26は、燐またはホウ素がドープされ、低圧化学蒸着法LPCVDを用いて堆積されたp型多結晶シリコンでもよいし、かつ/またはタングステンもしくはモリブデンなどの他の適切な接点材料でもよく、当業者に知られた技法を利用して形成されかつパターン形成され得る。別法として、図2Mに例示するソース接点28のための開口を設けかつゲート酸化膜24を設けるように、図2Lの酸化膜層24’およびゲート接点26を一緒に形成してパターン形成することができる。図2Mで理解されるように、酸化膜層24’はゲート酸化膜24を設けるためにパターン形成される。pプラグ領域22および閾値調整領域20の一部を露出させるために、窓が酸化膜層24’の中に空けられる。この窓の中に接点金属が付着されてオームソース接点28となる。第1のn型炭化珪素層12に対向する第2のn型層10に接する面の上にも接点金属が付着されてドレイン接点30となる。本発明の特定の実施形態では、ソース接点28および/またはドレイン接点30の接点金属は、ニッケルNi、チタンTi、プラチナPtもしくはアルミニウムAl、クロムCr、それらの組合せTi/Ni、Al/Ni、またはCr/Niの積層など、その合金NiCrなど、および/または他の適切な接点材料から形成され、オーム接点を設けるために、約600°Cから約1100°Cの温度例えば、825°Cでアニール可能である。ソース接点28およびドレイン接点30は、約150から約3000オームストロングの厚みを有し得る。ソース接点28および/またはドレイン接点30は、蒸着、スパッタリング、または当業者に知られた他のこのような技法によって形成可能である。図2Mに例示したように、本発明の幾つかの実施形態に係る半導体デバイスは、第1の伝導型を有する第1の炭化珪素層12を含む。ソース領域14は、第1の炭化珪素層12中に設けられ、第1の伝導型を有する。ソース領域14は、第1の炭化珪素層12のキャリア濃度よりも高いキャリア濃度を有し、第1の炭化珪素層12の第1の表面に達する。ソース領域14は、第1の伝導型のドーパントと、この第1の伝導型と反対の第2の伝導型のドーパントとを有することができる。第2の伝導型の炭化珪素の埋込み領域16が、ソース領域14の底部に隣接し、かつソース領域14の深さよりも深い第1の炭化珪素層12中の深さで第1の炭化珪素層12の中に設けられる。第2の伝導型の炭化珪素のウェル領域18が、ソース領域14の外側部分に隣接して第1の炭化珪素層中に設けられ、第1の炭化珪素層12の第1の表面に向かって延びる。ウェル領域18は、埋込み領域16のキャリア濃度よりも低いキャリア濃度を有する。第2の伝導型の炭化珪素のプラグ領域22が、ウェル領域18に対向するソース領域14の内側部分に隣接し、第1の炭化珪素層12の第1面に達する。ゲート酸化膜層24が、第1の炭化珪素層12、ウェル領域18、およびソース領域14の上にある。このゲート酸化膜層24の上にゲート接点26がある。ソース接点28が、プラグ領域22およびソース領域14の上にある。ドレイン接点30が、第1の炭化珪素層12の第1の表面と反対側の第1の炭化珪素層12の上にある。図2Mでさらに例示するように、第1の伝導型炭化珪素の閾値調整領域20が、第1の炭化珪素層12中に設けられ、ソース領域14から延びる。この閾値調整領域20は、ウェル領域18と炭化珪素の第1の層12の第1の表面との間に配置される。ここで、図3A~図3Gを参照して、本発明の他の実施形態に係る炭化珪素パワーMOSFETを製造する方法を今から説明する。図3A~図3Gに例示する本発明の実施形態は、図2A~図2Mに例示した実施形態の閾値調整領域20ではなく、n型エピタキシャル層を有する。図3A~図3Gに例示されたMOSFETの製造における最初の工程は、図1A~図2Eに例示したものと同じである。しかし、図2Eに例示した注入の後で、第2の注入マスク210が除去される。図3Aに例示するように、第2の注入マスク210の除去後に、第4の注入マスク220に関して上で説明したように、第2のマスク層を形成しかつこの第2のマスクをパターン形成することによって第3の注入マスク220’が形成される。この第3の注入マスク220’は、p型埋込み領域16に対するオーム接点となるpプラグ注入物を設けるために、nソース領域14の部分間に位置決めされた窓221’を有する。図3Bで理解されるように、第3の注入マスク220’の窓221’を利用してp型ドーパントが注入され、図3Bを参照して上で説明したようにpプラグ領域22を設ける。図3Cで理解されるように、上で説明した第3のマスク220’を除去し、注入物の活性化の後で、n型炭化珪素チャネルエピタキシャル層50’が、第1のn型炭化珪素層12の第1の表面の上に形成される。チャネルエピタキシャル層50’中の電荷は、上述の閾値調整領域20の電荷に接近し得る。本発明の特定の実施形態では、このチャネルエピタキシャル層50’は、約1015から約1017cm-3のキャリア濃度を有し、約0.05μmから約1μmの厚みを有する。図3Dに例示するように、酸化膜層54’がチャネルエピタキシャル層50’の上に形成される。この酸化膜層54’は、酸化膜層24’に関して上で説明したように形成可能である。図3Eは、ゲート接点26の形成を例示する。ゲート接点26は、図2Lに関連して上で説明したように形成可能である。図3Fは、チャネル領域50およびゲート酸化膜54を設けるために、チャネルエピタキシャル層50’および酸化膜層54’がパターン形成されるのを例示する。酸化膜層54’およびチャネルエピタキシャル層50’の中に窓が空けられ、pプラグ領域22およびnソース領域14の一部が露出される。図3Gに例示するように、この窓の中に接点金属が堆積されてオームソース接点28となる。接点金属が、第1のn型炭化珪素層12に対向する第2のn型層10に接する面の上にも堆積されてドレイン接点30となる。したがって、図3Gに例示するように、図2Mの炭化珪素半導体デバイスは、閾値調整領域20をチャネル領域50によって置き換えることができる。ここで図4A~図4Eを参照して、本発明の他の実施形態に係る炭化珪素パワーMOSFETを製造する方法を説明する。図4A~図4Eに例示する本発明の実施形態は、n型エピタキシャル層と、図2A~図2Mおよび図3A~図3Gに例示した実施形態の閾値調整領域20とを有する。図4A~図4Eに例示するMOSFETの製造における最初の工程は、図2A~図2Jに例示したものと同じである。しかし、酸化膜層24’の形成の前に、かつ図2Kの例示の後に、かつ注入物の活性化の後に、n型炭化珪素エピタキシャル層60’が図4Aに例示したように形成される。図4Aで理解されるように、そして上で説明したように注入物の活性化の後で、n型炭化珪素チャネルエピタキシャル層60’が、第1のn型炭化珪素層12の第1の表面上に形成される。このチャネルエピタキシャル層60’中の電荷は、上で説明した閾値調整領域20の電荷よりも低く、幾つかの実施形態では、遙かに低くなり得る。本発明の特定の実施形態では、チャネルエピタキシャル層60’は、約1014から約1016cm-3のキャリア濃度を有し、約0.05μmから約1μmの厚みを有する。図4Bに例示するように、酸化膜層64’がチャネルエピタキシャル層60’の上に形成される。この酸化膜層64’は、酸化膜層24’に関して上で説明したように形成可能である。図4Cは、ゲート接点26の形成を例示する。このゲート接点26は、図2Lを参照して上で説明したように形成可能である。図4Dは、チャネル領域60およびゲート酸化膜64を設けるために、チャネルエピタキシャル層64’および酸化膜層60’がパターン形成されるのを例示する。酸化膜層64’およびチャネルエピタキシャル層60’の中に窓が空けられ、pプラグ領域22および閾値調整領域20の一部を露出する。図4Eで例示するように、接点金属が窓の中に堆積されてオームソース接点28となる。接点金属が第1のn型炭化珪素層12に対向する第2のn型層10に接する面上にも堆積されてドレイン接点30となる。したがって、図3Gに例示したように、図2Mの炭化珪素半導体デバイスは、閾値調整領域20およびチャネル領域60を両方とも有することができる。図2M、図3G、および図4Eはディスクリートデバイスdiscretedeviceとして本発明の実施形態を例示するが、当業者によって理解されるように、図2M、図3G、および図4Eは、多セルを有するデバイスの単位セルと見なし得る。したがって、例えば、デバイスをそれらの中心軸図2M、図3G、および図4Eに例示に沿って分割し、この分割されたデバイスを図2M、図3G、および図4Eに例示したデバイスの周辺の軸図2M、図3G、および図4Eに例示した垂直縁部回りに回転させることによって、追加的な単位セルを図2M、図3G、および図4Eに例示したデバイスに組み込むことができる。したがって、本発明の実施形態は、図2M、図3G、および図4Eに例示したデバイスおよび図2M、図3G、および図4Eに例示した注入領域を組み込む複数の単位セルを有するデバイスのようなデバイスを包含する。特定の一連の動作の手順を参照しながら本発明の実施形態を説明してきたが、当業者には理解されるように、一連の手順の中で幾つかの動作の順序を変更することも可能であるが、依然として本発明の教示から利点が得られる。例えば、本発明の特定の実施形態では、酸化膜層54’の形成は、チャネルエピタキシャル層50’のパターン形成後に実施することも可能である。したがって、本発明は、本明細書の厳密な説明通りの動作順序に限定されるものと解釈されるべきではない。さらには、n型SiC層およびp型炭化珪素ウェルならびに埋込み層に関して本発明の実施形態を説明してきた。しかし、本発明の実施形態は、本明細書に説明した製造方法の対応する変型に相補的な構造を設けることも可能である。上で説明したように、本発明の実施形態は、ゲート長が、ソース領域およびウェル領域を形成するマスクのエッチングによって画定されるので、非常に小さいゲート長を作製することができる。したがって、MOSチャネル抵抗がデバイス中の主な抵抗であり得るので、得られる炭化珪素MOSFETの相対的に低い全オン抵抗を備えることができる。さらには、このマスクを使用することによって光リソグラフィ工程が排除可能であり、したがって、潜在的に従来の製造法に較べて処理時間および経費を減らすことができる。さらには、エピタキシャルチャネル層を組み込む本発明の実施形態では、ゲート酸化膜が熱酸化によって形成されていれば、nソース領域は酸化されない。したがって、得られる構造は、n注入領域上での酸化膜の成長に起因し得る多孔質で信頼性が低い酸化膜層を有する恐れがない。このような実施形態は、nソース領域からMOSゲート領域を経由してドレイン領域に至る連続チャネルも設けることができる。本図面および明細書には、本発明の典型的な好ましい実施形態が開示され、特定の用語が使用されているが、それらは一般的かつ説明的な意味でのみ使用されており、限定を目的とするものではなく、本発明の範囲は添付の特許請求の範囲において記載される。