複数の櫛歯画素電極を含む画素電極と、前記複数の櫛歯画素電極の間において、前記櫛歯画素電極と所定のスペースを置いて配置された複数の櫛歯共通電極を含む共通電極と、前記櫛歯画素電極と前記櫛歯共通電極との間において前記櫛歯画素電極および前記櫛歯共通電極に沿って設けられた凹部と、を備えた第1基板と、前記第1基板と対向して配置された第2基板と、前記第1基板と前記第2基板との間に挟持された液晶層と、を備えた液晶表示装置。前記第1基板は前記櫛歯画素電極および前記櫛歯共通電極の下地となる複数の絶縁層を備え、前記複数の絶縁層の少なくとも1層が前記凹部において除去されている請求項1記載の液晶表示装置。本発明の実施形態は、駆動電圧を低減するとともに表示品位の良好な液晶表示装置を提供することを目的とする。実施形態によれば、複数の櫛歯画素電極を含む画素電極と、前記複数の櫛歯画素電極の間において、記櫛歯画素電極と所定のスペースを置いて配置された複数の櫛歯共通電極を含む共通電極と、前記櫛歯画素電極と前記櫛歯共通電極との間において前記櫛歯画素電極および前記櫛歯共通電極に沿って設けられた凹部と、を備えた第1基板と、前記第1基板と対向して配置された第2基板と、前記第1基板と前記第2基板との間に挟持された液晶層と、を備えた液晶表示装置が提供される。以下、実施形態の液晶表示装置について、図面を参照して説明する。図1は、本実施形態の液晶表示装置1の一構成例を概略的に示す図である。本実施形態に係る液晶表示装置1は、ノーマリブラックのIPSモードの液晶表示装置であって、互いに対向する一対の基板、すなわち第1基板101および第2基板102と、第1基板101と第2基板102との間に挟持された液晶層図示せずと、マトリクス状に配置された表示画素PXを含む表示部110と、を備えている。第1基板101および第2基板102は、ガラス基板等の光透過性絶縁基板を含む。第1基板101は、表示部110において、表示画素PXが配列する行方向第2方向D2に沿って延びた複数の走査線GLと、表示画素PXが配列する列方向第1方向D1に沿って延びた複数の信号線SLと、走査線GLと信号線SLとの交差位置近傍に配置された画素スイッチSWと、各表示画素PXに配置された複数の画素電極PEと、複数の画素電極PEとの間に横電界を形成するように配置された共通電極CEと、を備えている。第1基板101上には、表示部110の周囲の領域にゲートドライバ121とソースドライバ122とが配置されている。複数の走査線GLは、表示部110の周囲の領域に延びてゲートドライバ121に接続されている。複数の信号線SLは、表示部110の周囲の領域に延びてソースドライバ122に接続されている。ゲートドライバ121は、複数の走査線GLを順次駆動して、走査線GLに接続された画素スイッチSWのソース-ドレイン間を導通させる。ソースドライバ122は、複数の信号線SLに映像信号を供給する。信号線SLに供給された映像信号は、対応する画素スイッチを介して画素電極PEに供給される。共通電極CEには、コモン配線COMを介して共通電圧が供給される。図2に、表示画素PXの一構成例を説明するための平面図を示す。画素スイッチSWは、例えばアモルファスシリコンの半導体層SCを含む薄膜トランジスタである。なお画素スイッチSWはポリシリコンの半導体層を含む薄膜トランジスタであってもよい。画素スイッチSWのゲート電極GEは、対応する走査線GLに電気的に接続されているあるいは一体に形成されている。画素スイッチSWのソース電極SEは、対応する信号線SLに電気的に接続されているあるいは一体に形成されている。本実施形態に係る液晶表示装置1では、画素スイッチSWが2つのソース電極を備えている。画素スイッチSWのドレイン電極DEは、コンタクトホールCH1を介して対応する画素電極PEに接続されている。画素電極PEは、列方向D1における一方に配置された走査線GLによりゲート電位を制御される画素スイッチSWにより信号線SLとの電気的接続が切替えられる。画素電極PEは例えばITOIndiumTinOxideやIZOIndiumZincOxide等の透明電極材料により櫛歯状に形成され、表示画素PXの配列する列方向D1と略平行に延びた複数の櫛歯画素電極PEAを備えている。複数の櫛歯画素電極PEAは表示画素PXの長手方向列方向D1の略中央部において屈曲し、>形状に延びている。共通電極CEは例えばITOIndiumTinOxideやIZOIndiumZincOxide等の透明電極材料により櫛歯状に形成され、表示画素PXの配列する列方向D1と略平行に延びた複数の櫛歯共通電極CEAを備えている。複数の櫛歯共通電極CEAは表示画素PXの長手方向列方向D1の略中央部において屈曲し、>形状に延びている。共通電極CEは、後述するコモン配線COMとコンタクトホールCH2において電気的に接続している。なお、図1において信号線SLは直線で記載されているが、図2に示すように信号線SLは画素電極PEの櫛歯画素電極PEAおよび共通電極CEの櫛歯共通電極CEAの形状と同様に、表示画素PXの長手方向の略中央部において屈曲して延びている。コモン配線COMは走査線GLと同じ層において走査線GLが延びる方向行方向D2と略平行に延びて配置されている。コモン配線COMは行方向D2に並ぶ複数の表示画素PXに配置された共通電極CEと電気的に接続され、これらの共通電極CEへコモン電圧を印加している。画素電極PEの櫛歯画素電極PEAと、共通電極CEの櫛歯共通電極CEAとは、表示画素PXの配列する行方向D2において、所定のスペースを置いて交互に配置されている。本実施形態では、櫛歯画素電極PEAと櫛歯共通電極CEAとの間には凹部200が設けられている。凹部200は、櫛歯画素電極PEAおよび櫛歯共通電極CEAに沿って延びている。第2基板102は、表示部110において、信号線SLおよび走査線GLと対向するように格子状に配置された遮光層図示せずと、表示部110を囲むように配置された遮光層図示せずと、を備えている。また、カラー表示タイプの液晶表示装置である場合には、第2基板102はカラーフィルタ層図示せずを備える。カラーフィルタ層は、赤色の主波長の光を透過する赤色カラーフィルタ図示せずと、緑色の主波長の光を透過する緑色カラーフィルタ図示せずと、青色の主波長の光を透過する青色カラーフィルタ図示せずと、を備えている。複数色のカラーフィルタは、それぞれが1つの画素電極PEと対向するように配置される。第1基板101および第2基板102上には、液晶層を介して対向した一対の配向膜図示せずが配置されている。配向膜の表面は、液晶層に含まれる液晶分子の初期配向状態を規制するために、所定の方向にラビング処理や光学配向処理等の配向処理が成されている。櫛歯画素電極PEAへ供給される映像信号と、櫛歯共通電極CEAへ供給される共通電圧との電位差により生じる横電界により、液晶層の配向状態が制御される。図3は、線III-IIIにおける第1基板101の一構成例を説明するための図である。第1基板101は、ガラス等の透明絶縁性基板101Aと、透明絶縁性基板101A上に配置された半導体層図示せずと、半導体層上に配置されたゲート絶縁層L1と、ゲート絶縁層L1に配置された走査線GLと、走査線GL上に配置された絶縁層L2と、絶縁層L2上に配置された信号線SLと、信号線SL上に配置された絶縁層L3と、絶縁層L3上に配置された櫛歯画素電極PEAおよび櫛歯共通電極CEAと、を備えている。絶縁層L1~L3は、例えばチッ化ケイ素やHRCにより形成される。絶縁層L3には、櫛歯画素電極PEAと櫛歯共通電極CEAとの間において除去されて凹部200が形成されている。凹部200を形成すると、櫛歯画素電極PEAと櫛歯共通電極CEAとの間に生じる電界の第1基板101側の成分を液晶の配向制御に利用することができる。なお、図3では、絶縁層L3を除去して凹部200を形成しているが、凹部200の深さXに応じて複数の絶縁層を除去してもよい。また、凹部200において絶縁層L1~l3の少なくとも1つが除去されていればよい。また、絶縁層L3上に櫛歯画素電極PEAと櫛歯共通電極CEAとの下地となる絶縁層をさらに形成して凹部200を形成してもよい。上記のように凹部200を形成した液晶表示装置につて、櫛歯画素電極PEAと櫛歯共通電極CEAとの間の電位差[V]に対する変調率と、応答速度とについてのシミュレーション結果の一例について説明する。このシミュレーションでは、配向膜を櫛歯画素電極PEAおよび櫛歯共通電極CEAが延びる方向に対して7°の角度を成して交差する方向にラビング処理し、液晶の誘電率異方性Δεを9.0、屈折率異方性Δnを0.103550[nm]とした。また、櫛歯画素電極PEAと櫛歯共通電極CEAとの電極の幅D1が3.0[μm]、電極間の幅D2が5.0[μm]、第1基板101と第2基板102との間の距離セルギャップYが3.4[μm]の液晶表示装置について、凹部200の深さXが0、0.25、0.50[μm]の3種類の場合のシミュレーションを行った。図4は、櫛歯画素電極PEAと櫛歯共通電極CEAとの間の電位差[V]に対する規格化した変調率のシミュレーション結果の一例を示す図である。このシミュレーション結果によれば、凹部200の深さXが0[μm]の場合凹部200がない場合では、凹部200の深さXが0.25[μm]の場合および0.50[μm]の場合よりもピークでの変調率は高かった。一方、変調率がもっとも高くなる電圧は凹部200の深さXが大きいほど小さく、櫛歯画素電極PEAと櫛歯共通電極CEAとの間の電位差[V]が4[V]までは凹部200を形成した場合の方が凹部200のない場合よりも変調率が高かった。これは、凹部200を形成した場合、櫛歯画素電極PEAと櫛歯共通電極CEAとの間に生じる電界のうち、第1基板101側の電界が液晶の変調に使用された結果、低電圧でより高い変調率となったものと考えられる。上記のように、凹部200を形成した場合には、凹部200が無い場合と比較して低電圧で駆動して同等の変調率を得ることが可能となる。図5は、規格化した透過率の時間変化のシミュレーション結果の一例を示す図である。図6は、図5に示すシミュレーション結果の、電圧オン時に透過率が0.1となってから0.9に到達するまでの時間τonと、電圧オフ時に透過率が0.9となってから0.1に到達するまでの時間τoffと、これらの和と、をまとめたものである。このシミュレーション結果によれば、凹部200の深さXが大きいほど電源オン時の時間τonと電源オフ時の時間τoffとが短くなり、液晶の応答が速くなっている。凹部200を形成したことにより時間τonが短くなるのは、櫛歯画素電極PEAと櫛歯共通電極CEAとの間に生じる電界のうち、第1基板101側の電界が液晶の変調に使用された結果、同じ電圧であっても液晶の変調に用いられる電界が強くなるためと考えられる。凹部200を形成したことにより時間τoffが短くなるのは、櫛歯画素電極PEAおよび櫛歯共通電極CEA上のセルギャップが小さくなったことと、凹部200の側壁のアンカリング効果によるものと推定される。なお、上記シミュレーションは、凹部200の底面から第2基板102までの距離Yを一定として凹部200の深さXを変更しているが、櫛歯画素電極PEAおよび櫛歯共通電極CEAの表面から第2基板102までの距離を一定として、凹部200の深さXを深くした場合についても検討する。この場合、凹部200の深さXが大きいほど、セルギャップの平均値が大きくなるため液晶のリタデーションΔndを一定にすると屈折率異方性Δnを小さくすることになる。一般に、液晶は屈折率異方性Δnが小さくなると粘度が下がる傾向があり、粘度が下がることにより応答時間が改善する。すなわち、本実施形態の液晶表示装置によれば、櫛歯画素電極PEAと櫛歯共通電極CEAとの間に生じる電界のうち、第1基板101側の電界が変調に寄与することにより、駆動電圧の低電圧化を実現するとともに、液晶の応答速度をより速くすることができる。したがって、本実施形態によれば、駆動電圧を低減するとともに表示品位の良好な液晶表示装置を提供することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。