複数の行配線と複数の列配線との各交点にそれぞれ配置された複数の駆動回路、及び、前記複数の駆動回路にそれぞれ接続された複数の表示素子を有する画像表示装置であって、前記駆動回路は、ソースが表示素子に接続されており、ゲートに印加される電圧に応じて前記表示素子に印加する駆動電圧を制御するトランジスタと、前記トランジスタのゲート-ソース間電圧を保持する第1の容量と、前記列配線に印加される映像信号と前記トランジスタのソース側電源との電位差に相当する変調電圧を保持する第2の容量と、前記表示素子を駆動するときに、前記第1の容量と前記第2の容量とを接続して、前記第1の容量に保持されたゲート-ソース間電圧と前記第2の容量に保持された変調電圧とが加算された電圧を前記トランジスタのゲートに印加する第1のスイッチと、を有することを特徴とする画像表示装置。前記駆動回路は、前記第1の容量に前記トランジスタのゲート-ソース間電圧を保持させるときに前記第1の容量と前記トランジスタのソースとを接続し、前記表示素子を駆動するときに前記第1の容量と前記トランジスタのソースを切り離す第2のスイッチをさらに有することを特徴とする請求項1に記載の画像表示装置。前記駆動回路は、前記第2の容量に前記変調電圧を保持させるときに、前記第2の容量と前記列配線とを接続して、前記第2の容量に前記映像信号を印加し、前記表示素子を駆動するときに前記第2の容量と前記列配線を切り離す第3のスイッチをさらに有することを特徴とする請求項1または2に記載の画像表示装置。前記駆動回路は、前記トランジスタのゲートと前記ソース側電源とを接続して、前記第1の容量と前記第2の容量を放電させることで前記表示素子の駆動を停止する第4のスイッチをさらに有することを特徴とする請求項1~3のうちいずれか1項に記載の画像表示装置。前記駆動回路は、少なくとも前記第1の容量に前記トランジスタのゲート-ソース間電圧を保持させるときに、前記列配線と前記トランジスタのゲートとを接続して、前記トランジスタのゲートに前記映像信号を印加する第5のスイッチをさらに有することを特徴とする請求項1~4のうちいずれか1項に記載の画像表示装置。前記表示素子は、電子放出素子であることを特徴とする請求項1~5のうちいずれか1項に記載の画像表示装置。複数の行配線と複数の列配線との各交点にそれぞれ配置された複数の駆動回路、及び、前記複数の駆動回路にそれぞれ接続された複数の表示素子を有する画像表示装置の制御方法であって、前記駆動回路は、ソースが表示素子に接続されたトランジスタ、第1の容量、及び、第2の容量を有しており、前記第1の容量に、前記トランジスタのゲート-ソース間電圧を充電するステップと、前記第2の容量に、前記列配線に印加される映像信号と前記トランジスタのソース側電源との電位差に相当する変調電圧を充電するステップと、前記第1の容量と前記第2の容量とを接続して、前記第1の容量に保持されたゲート-ソース間電圧と前記第2の容量に保持された変調電圧とが加算された電圧を前記トランジスタのゲートに印加することにより、前記表示素子を駆動するステップと、を有することを特徴とする画像表示装置の制御方法。従来、駆動トランジスタの閾値電圧のばらつきは、有機EL素子の寄生容量を用いて補正されていた。この構成は有機EL素子に最適化された補正手段といえる。すなわち、有機EL素子の寄生容量を用いて、ゲート印加電圧から閾値電圧分の電位を差し引く事により、閾値電圧のばらつきの影響を補正するものであった。従って、有機EL素子以外の表示素子、例えば電子放出素子を用いた表示装置にはこの構成をそのまま応用することが出来ず、新たな閾値電圧補正手段が必要となる。また、従来構成では、補正精度は寄生容量と保持容量の比に依存し、補正誤差を小さくするには寄生容量>>保持容量の条件が必要となる。本発明は上記実情に鑑みてなされたものであり、その目的は、さまざまな種類の表示素子の駆動回路に適用でき、かつ、安定した駆動を実現することのできる、閾値電圧の補正技術を提供することである。本発明の第1態様は、複数の行配線と複数の列配線との各交点にそれぞれ配置された複数の駆動回路、及び、前記複数の駆動回路にそれぞれ接続された複数の表示素子を有する画像表示装置であって、前記駆動回路は、ソースが表示素子に接続されており、ゲートに印加される電圧に応じて前記表示素子に印加する駆動電圧を制御するトランジスタと、前記トランジスタのゲート-ソース間電圧を保持する第1の容量と、前記列配線に印加される映像信号と前記トランジスタのソース側電源との電位差に相当する変調電圧を保持する第2の容量と、前記表示素子を駆動するときに、前記第1の容量と前記第2の容量とを接続して、前記第1の容量に保持されたゲート-ソース間電圧と前記第2の容量に保持された変調電圧とが加算された電圧を前記トランジスタのゲートに印加する第1のスイッチと、を有する画像表示装置を提供する。本発明の第2態様は、複数の行配線と複数の列配線との各交点にそれぞれ配置された複数の駆動回路、及び、前記複数の駆動回路にそれぞれ接続された複数の表示素子を有する画像表示装置の制御方法であって、前記駆動回路は、ソースが表示素子に接続されたトランジスタ、第1の容量、及び、第2の容量を有しており、前記第1の容量に、前記トランジスタのゲート-ソース間電圧を充電するステップと、前記第2の容量に、前記列配線に印加される映像信号と前記トランジスタのソース側電源との電位差に相当する変調電圧を充電するステップと、前記第1の容量と前記第2の容量とを接続して、前記第1の容量に保持されたゲート-ソース間電圧と前記第2の容量に保持された変調電圧とが加算された電圧を前記トランジスタのゲートに印加することにより、前記表示素子を駆動するステップと、を有する画像表示装置の制御方法を提供する。本発明によれば、閾値電圧の変動を補正し、表示素子の安定した駆動を実現することができる。また、本発明は、有機EL素子に限定されず、電子放出素子を含むあらゆる種類の表示素子に適用することができる。表示装置全体の構成例以下、本実施形態に係る画像表示装置について説明する。本実施形態に係る画像表示装置は、複数の行配線と複数の列配線の各交点に駆動回路と表示素子がそれぞれ配置された表示パネルを有する。この駆動回路は、アクティブマトリクス方式により表示素子をホールド駆動する回路であって、複数の薄膜トランジスタTFTと容量から構成される。本実施形態では、表示素子として電子放出素子冷陰極素子を例示するが、この駆動回路は電子放出素子に限らず、有機EL素子、無機EL素子など電圧駆動可能なあらゆる表示素子に適用できる。ただし、電子放出素子は寄生容量が小さいために従来の有機EL素子で用いられている閾値電圧補正方法を使用できないことから、電子放出素子を用いた電子線表示装置は本発明の好ましい実施形態の一つである。すなわち、以下に述べる駆動回路を用いることにより、電子放出素子を駆動するトランジスタの閾値電圧のばらつき変動を補正し、表示画面の面内輝度のユニフォーミティーを向上することができる。尚、電子放出素子として、FE型電子放出素子、MIM型電子放出素子、表面伝導型電子放出素子などの冷陰極素子が用いられる。図2は本実施形態に係る画像表示装置の構成の一例を示す図である。本実施形態に係る画像表示装置は、図2に示すように、表示パネル7、映像信号/電源出力回路2、制御信号出力回路3、駆動制御回路1を有している。表示パネル7は、ガラス基板上に行配線6と列配線5と電子源駆動回路4が配置されたマトリクスパネルと、マトリクスパネルに対向配置されるフェイスプレート不図示とを有し、マトリクスパネルとフェイスプレートの間の空間は真空に維持されている。電子源駆動回路4は、画素回路ともよばれ、表示素子としての電子放出素子と、電子放出素子をホールド駆動するための駆動回路とから構成されている。フェイスプレートは、ガラス基板上にRGBの蛍光体やアノード電極などが配置された構成である。この画像表示装置は、電子放出素子から放出された電子を、アノード電極に印加した10kV程度の高圧により加速し、蛍光体に衝突させることで、発光を得るものである。制御信号出力回路3は、電子源駆動回路4で電子放出素子を駆動するために必要な制御信号を出力する回路である。映像信号/電源出力回路2は、電子源駆動回路4の電子放出素子を駆動するためのTFTの電源を供給する機能と、映像信号に応じたアナログ電圧信号を信号ラインに出力する機能を有する。駆動制御回路1は、TV信号やビデオ信号の中から映像信号/電源出力回路2が必要とする映像信号と同期信号、制御信号出力回路3が必要とする同期信号を分離し、それぞれに送る機能を有する。実施形態1次に、実施形態1における電子源駆動回路の構成および動作について、図1を用いて説明する。図1に示すように、電子源駆動回路は、表示素子本実施形態では電子放出素子D1と、表示素子D1を電圧駆動する駆動回路を有する。駆動回路は、駆動トランジスタM1、Vgs保持容量オン/オフスイッチS1、ソース電圧検出スイッチS2、映像信号検出スイッチ1S3、リセットスイッチS4、映像信号検出スイッチ2S5、Vgs保持容量C1、Vf保持容量C2から構成される。以下、単に、トランジスタM1、スイッチS1~S5、容量C1~C2とも記載する。なお、スイッチS1、S2、S3、S4、S5がそれぞれ本発明の第1のスイッチ、第2のスイッチ、第3のスイッチ、第4のスイッチ、第5のスイッチに対応し、容量C1、C2がそれぞれ本発明の第1の容量、第2の容量に対応する。本実施形態では、トランジスタM1、スイッチS1~S5をNchMOS型の薄膜トランジスタTFTで構成しているが、これらを他の種類のトランジスタやその他のスイッチング素子などで構成することもできる。また図1において、信号ラインSignal、電源VDD、VSSは図2の列配線5に対応し、制御ラインdata_ena1、data_ena2、Vgs1、Vgs2、Resは図2の行配線6に対応する。トランジスタM1は表示素子D1に対し直列に接続される。具体的には、トランジスタM1のドレインがドレイン側電源VDD、ソースが表示素子D1のプラス電極にそれぞれ接続され、そして表示素子D1のマイナス電極がソース側電源VSSに接続される。また、トランジスタM1のゲートは、スイッチS5を介して信号ラインSignalに接続される。ここで、電源VDD、VSSには映像信号/電源出力回路2よりそれぞれ15V、-10Vの電圧が供給され、信号ラインSignalには映像信号/電源出力回路2より映像信号として0~10Vのアナログ電圧信号が供給される。詳しくは後述するが、容量C1によってトランジスタM1のゲート-ソース間電圧Vgsがキャンセルされるため、表示素子D1には映像信号とソース側電源VSSの電位差に相当する電圧が駆動電圧Vfとして印加される。すなわち、本実施形態では、表示素子D1に印加される駆動電圧Vfは、10V~20Vの範囲で制御される。10Vが黒表示最小輝度、20Vが白表示最大輝度に対応している。なお、電源VDD、VSSおよび映像信号の電圧値は、上記の値に限られず、表示素子D1の電圧-発光特性に応じて適宜設定すればよい。Vgs保持容量C1とVf保持容量C2は、トランジスタM1のゲートとソース側電源VSSの間に、スイッチS1を介して直列に接続されている。スイッチS1は容量C1とC2を接続するためのスイッチである。具体的には、容量C1のプラス電極がトランジスタM1のゲートに接続され、容量C1のマイナス電極と容量C2のプラス電極の間にスイッチS1が設けられ、容量C2のマイナス電極がソース側電源VSSに接続されている。スイッチS2は、トランジスタM1のソースと容量C1を接続するためのスイッチであり、容量C1のマイナス電極とトランジスタM1のソースとの間にスイッチS1を介して設けられている。スイッチS3は、容量C2と信号ラインSignalを接続するためのスイッチであり、信号ラインSignalと容量C2のプラス電極との間にスイッチS5を介して設けられている。スイッチS4は、容量C1のプラス電極をソース側電源VSSに接続するためのスイッチであり、スイッチS5は、信号ラインSignalとトランジスタM1のゲートとを接続するためのスイッチである。スイッチS1~S5はいずれもNchMOS型のTFTで構成されており、それぞれ、制御ラインVgs1、Vgs2、data_ena2、Res、data_ena1からゲートに印加される制御信号によって、オン接続/オフ切り離しが制御される。各制御信号は、制御信号出力回路3から行配線を介して供給されるディジタル信号であり、Hi10V/Lo-10Vの値をとる。スイッチS5はdata_ena1信号がHiの場合、信号ラインSignalをトランジスタM1のゲートと導通させる。スイッチS2はVgs2信号がHiの場合、トランジスタM1のソース電圧を取り込む。同時にVgs1信号をHiにしてスイッチS1をオンすることにより、容量C1にトランジスタM1のゲート-ソース間電圧Vgsを充電できる。スイッチS3は、data_ena2信号がHiのときに、容量C2に信号ラインSignalの映像信号を印加する。このときVgs1信号をLoにしてスイッチS1をオフすることで、容量C1はフローティング状態となり、容量C1はゲート-ソース間電圧を保持する。また、Vgs2信号をLoにしてスイッチS2をオフすることで、容量C2の電位は表示素子D1の影響を受けない。次に実施形態1の補正動作の過程を図3A~図3E及び図4を用いて詳しく説明する。なお、図4のA-P1~A-P5はそれぞれ図3A~図3Eに対応している。図3AA-P1の過程では、スイッチS1、S2、S5はオン、スイッチS3、S4はオフの状態となっている。トランジスタM1のドレインDはVDD、表示素子D1のマイナス側はVSSとなっている。この状態で、例えばトランジスタM1のゲートGにM1ゲート電位Vgを印加すると、トランジスタM1のソースSにはゲートGより数V低い電圧が出力される。このときのゲート-ソース間電圧Vgsは閾値電圧Vthのばらつきにより変動する。Vgs保持容量C1は、C1電位図4のように、ばらつきを含むトランジスタM1のゲート-ソース間電圧を記憶する。容量C1がゲート-ソース間電圧を記憶している間、Vf保持容量C2には図4のC2電位のように、M1ゲート電位Vg-VSS-ゲート-ソース間電圧Vgsの電圧が記憶される。次に、図3BA-P2の過程では、スイッチS3、S5はオン、スイッチS1、S2、S4はオフの状態となっている。容量C1は切り離されてフローティング状態となり、容量C1に記憶されたトランジスタM1のゲート-ソース間電圧Vgsは保持される。また図4のC2電位のように、容量C2には、映像信号とソース側電源VSSとの電位差に相当する変調電圧である、M1ゲート電位Vg-VSSの電圧が保持される。この変調電圧は、映像信号どおりに表示素子D1を駆動するために必要な駆動電圧Vfと等価である。結果として、容量C1にはばらつきを含むゲート-ソース間電圧Vgs、容量C2には駆動電圧Vfが保持される。次に、図3CA-P3の過程では、スイッチS1はオン、スイッチS2~S5はオフの状態となる。このとき、容量C1と容量C2は直列に接続され、容量C1に保持されている電圧と容量C2に保持されている電圧とが加算されるチャージポンプ動作。そして、トランジスタM1のゲートには、ソース側電源VSSから見て、駆動電圧Vfゲート-ソース間電圧Vgsの電圧が印加されることになる。その結果、トランジスタM1のソース電位は、およそゲート-ソース間電圧Vgs分上昇する。すなわち、ばらつきを含んでいるゲート-ソース間電圧Vgsがキャンセルされて、表示素子D1には所望の駆動電圧Vfと実質的に等しい電圧が印加されることとなる。これにより、映像信号どおりに表示素子D1を発光させることができる。なお、A-P1、A-P2においても過渡発光が生じるが、正規の発光はA-P3の期間に行われる。ところで、図4に示すように、周囲の寄生容量の影響により、容量C1、C2の保持電圧が下がり、その結果、M1ゲート電圧Vgは若干さがるが、容量C1、C2を寄生容量に対し十分大きく選ぶことにより、その影響を低減させることができる。次に、図3DA-P4の過程では、スイッチS1、S4はオン、スイッチS2、S3、S5はオフの状態となっている。この状態では、容量C1と容量C2は完全に放電し、図4のC1電位、C2電位共に0Vとなる。その結果、表示素子D1の両端の電位も0Vとなるため、発光は完全に停止する。次に、図3EA-P5の過程では、スイッチS1はオン、スイッチS2~S5はオフの状態となっている。この状態でトランジスタM1は他のスイッチと完全に切り離されるが、容量C1と容量C2が0Vを保持しているため、表示素子D1には0Vが印加され続け、発光停止したまま保持される。以上述べたように、本実施形態の駆動回路によれば、2つの容量C1、C2にそれぞれゲート-ソース間電圧Vgsと駆動電圧変調電圧Vfを保持させ、その保持電圧により駆動トランジスタM1を制御する。これにより、トランジスタM1の閾値電圧のばらつきの影響を受けるゲート-ソース間電圧Vgsをキャンセルすることができ、所望の駆動電圧で表示素子D1を発光させることができる。よって発光輝度のばらつきが抑制され、面内輝度のユニフォーミティーを向上することができる。また、本実施形態の駆動回路における閾値電圧補正は、表示素子の寄生容量を利用する方法ではないため、電子放出素子のような寄生容量の小さい表示素子にも適用が可能である。そして、従来の補正方法のような表示素子の寄生容量>>保持容量という制限を受けないため、駆動電圧を決める保持容量を大きくできる。その結果、駆動トランジスタM1の漏れ電流等による電位の変化が抑制され、表示素子D1が安定して駆動されることにより、均一で安定した映像表示が可能となる。なお、不図示であるが、表示素子D1のインピーダンスの110以下の抵抗を表示素子D1に対し並列に挿入することにより、出力電圧を安定させることができる。実施形態2実施形態2における電子源駆動回路の構成を図5に示す。スイッチS3の接続以外は実施形態1と同じ形態となっており、動作も実施形態1と同様であるため、回路構成の詳しい説明は省略する。実施形態2の補正動作の過程を図6A~図6F及び図7を用いて詳しく説明する。なお、図7のB-P1~B-P6はそれぞれ図6A~図6Fに対応している。初めに、図6AB-P1の過程では、スイッチS1、S2、S5はオン、スイッチS3、S4はオフの状態となっている。トランジスタM1のドレインDはVDD、表示素子D1のマイナス側はVSSとなっている。この状態で、例えばトランジスタM1のゲートGにM1ゲート電位Vgを印加すると、トランジスタM1のソースSにはゲートGより数V低い電圧が出力される。このときのゲート-ソース間電圧Vgsは閾値電圧Vthのばらつきにより変動する。Vgs保持容量C1は、C1電位図7のように、ばらつきを含むトランジスタM1のゲート-ソース間電圧を記憶する。容量C1がゲート-ソース間電圧を記憶している間、Vf保持容量C2には図7のC2電位のように、M1ゲート電位Vg-VSS-ゲート-ソース間電圧Vgsの電圧が記憶される。次に、図6BB-P2の過程では、スイッチS3、S5はオン、スイッチS1、S2、S4はオフの状態となっている。容量C1は切り離されてフローティング状態となり、容量C1に記憶されたトランジスタM1のゲート-ソース間電圧Vgsは保持される。また図7のC2電位のように、容量C2には、映像信号とソース側電源VSSとの電位差に相当する変調電圧である、M1ゲート電位Vg-VSSの電圧が保持される。この変調電圧は、映像信号どおりに表示素子D1を駆動するために必要な駆動電圧Vfと等価である。結果として、容量C1にはばらつきを含むゲートーソース間電圧Vgs、容量C2には駆動電圧Vfが保持される。次に、図6CB-P3の過程では、スイッチS1、S3はオン、スイッチS2、S4、S5はオフの状態となる。このとき、容量C1と容量C2は直列に接続され、容量C1に保持されている電圧と容量C2に保持されている電圧とが加算されるチャージポンプ動作。そして、トランジスタM1のゲートには、ソース側電源VSSから見て、駆動電圧Vfゲート-ソース間電圧Vgsの電圧が印加されることになる。しかしこのとき、容量C1は、寄生容量を充電しながら電位が変化するため、図7のC1電位が降下する。このときの電圧降下を抑えるために、容量C1は寄生容量に対し十分大きく選ぶ必要がある。一方、図7のC2電位はスイッチS3により信号ラインSignalの電圧に保持されているため、B-P3のVgセットの期間、寄生容量を充電しても電位変動することは無い。従って、容量C1については寄生容量に対し大きく選ぶ必要があるが、容量C2については規定期間即ちB-P4の発光期間のあいだ電圧を保持できる容量で十分となる。すなわち、実施形態2の回路構成の場合は、容量C2を小さくできるという利点がある。次に、図6DB-P4の過程では、スイッチS1はオン、スイッチS2~S5はオフの状態となっている。このとき、電位は既に安定しているため、寄生容量の充電のための電流は必要無い。従って、容量C1と容量C2の電位は保持されたままとなり、トランジスタM1のゲートには、ソース側電源VSSから見て、駆動電圧Vfゲート-ソース間電圧Vgsの電圧が印加され続ける。これにより、ばらつきを含んでいるゲート-ソース間電圧Vgsがキャンセルされて、表示素子D1には所望の駆動電圧Vfと実質的に等しい電圧が印加されることとなる。次に、図6EB-P5の過程では、スイッチS1、S4はオン、スイッチS2、S3、S5はオフの状態となっている。この状態では、容量C1と容量C2は完全に放電し、図7のC1電位、C2電位共に0Vとなる。その結果、表示素子D1の両端の電位も0Vとなるため、発光は完全に停止する。次に、図6FB-P6の過程では、スイッチS1はオン、スイッチS2~S5はオフの状態となっている。この状態でトランジスタM1は他のスイッチと完全に切り離されるが、容量C1と容量C2が0Vを保持しているため、表示素子D1には0Vが印加され続け、発光停止したまま保持される。以上述べたように、本実施形態の駆動回路によっても、実施形態1と同様の作用効果を得ることができる。