半導体層と、前記半導体層の上に形成された絶縁層と、前記絶縁層の上に形成された半導体の第1領域と、前記絶縁層の上に形成され、前記第1領域に隣接する半導体の第2領域と、前記絶縁層の上に形成され、前記第1領域の側面を覆うように取り囲み、前記第1領域と前記第2領域とが直接接続するように開口された開口部を有する絶縁体の第1絶縁壁とを具備する半導体装置。請求項1に記載の半導体装置であって、前記第1領域は、前記第1領域内に形成される素子に電力を供給する電源供給部を含み、前記電源供給部は、前記開口部から最も遠い位置の近傍に配置される半導体装置。請求項1又は2に記載の半導体装置であって、前記絶縁層の上に形成された絶縁体の第2絶縁壁を更に具備し、前記第2領域は、前記開口部の近傍において、前記第1領域に形成される素子よりも低い耐圧性能の低耐圧素子を含み、前記第2絶縁壁は、前記開口部と前記低耐圧素子とを結ぶ直線上に配置される半導体装置。請求項1乃至3の何れか一項に記載の半導体装置であって、前記半導体層と、前記第2領域とは電気的に接続される半導体装置。請求項1乃至4の何れか一項に記載の半導体装置であって、前記第1絶縁壁は、前記開口部が前記絶縁層の近傍に位置し、前記開口部の上方の前記第1領域と前記第2領域とが直接接続しないように絶縁する半導体装置。第1半導体層と、前記第1半導体層の上に形成された絶縁層と、前記絶縁層の上に形成された第2半導体層とを含むSOISiliconOnInsulatorウェハの前記第2半導体層に、前記第2半導体層の第1領域の側面を覆うように取り囲み、前記第1領域と前記第1領域に隣接する前記第2半導体層の第2領域とが直接接続するように開口された第1開口部を有する絶縁体の絶縁壁を形成する工程と、前記第1領域と前記第2領域とのそれぞれにイオン注入を行う工程とを具備する半導体装置の製造方法。請求項6に記載の半導体装置の製造方法であって、前記絶縁壁を形成する工程は、前記第2半導体層の上に、前記第1領域と前記第2領域との間に位置する分離領域の上方に第2開口部を有するマスクを形成する工程と、前記マスクは前記分離領域の中の一部である第1分離領域の上方は覆っており、前記第2開口部の下方に位置する前記第2半導体層の表面から、厚み方向に前記絶縁層までトレンチを形成する工程と、前記トレンチを絶縁体で埋める工程とを含む半導体装置の製造方法。請求項6に記載の半導体装置の製造方法であって、前記絶縁壁を形成する工程は、前記第2半導体層の上に、前記第1領域と前記第2領域との間に位置する分離領域の上方に第2開口部を有する第1マスクを形成する工程と、前記第1マスクは前記分離領域の中の一部である第1分離領域の上方は覆っており、前記第2開口部の下方に位置する前記第2半導体層の表面から、厚み方向に前記絶縁層まで第1トレンチを形成する工程と、前記第1マスクの上に、前記第1分離領域の上方に第3開口部を有する第2マスクを形成する工程と、前記第3開口部の下方に位置する前記第2半導体層の表面から、厚み方向に前記第1トレンチよりも浅い第2トレンチを形成する工程と、前記第2マスクを除去する工程と、前記第1トレンチ及び前記第2トレンチを絶縁体で埋める工程とを含む半導体装置の製造方法。高耐圧素子と低耐圧素子とを混載させる場合、各素子が形成される領域を絶縁体で囲んで電気的に分離するレイアウトが一般的である。これは高耐圧素子の領域と低耐圧素子の領域とを電気的に完全に分離することで、リーク電流に基づく影響を減少できるのと同時に、拡散層の空乏化を利用した分離と比較してチップ面積を小さくできるためである。SOIウェハに、高耐圧素子の領域と低耐圧素子の領域とを絶縁体で電気的に完全に分離するように形成した場合、分離されている領域はSOIウェハの支持基板から電気的にフローティングの状態となる。従って、SOIウェハに高耐圧素子の領域と低耐圧素子の領域とを絶縁体で電気的に完全に分離するように形成した後に、イオン注入など電荷がチャージされるようなプロセスを実行すると、電気的にフローティングの領域がチャージされてしまう。その結果、製造工程の中で、チャージされた半導体装置が作業ステージに静電吸着したり、異常放電を引き起こしたりするおそれがある。以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。本発明の半導体装置1は、半導体層2と、半導体層2の上に形成された絶縁層3と、絶縁層3の上に形成された半導体の第1領域10aと、絶縁層3の上に形成され第1領域10aに隣接する半導体の第2領域20と、絶縁層3の上に形成され、第1領域10aの側面を覆うように取り囲み、第1領域10aと第2領域20とが直接接続するように開口された開口部31aを有する絶縁体の第1絶縁壁30aとを具備する。本発明の半導体装置の製造方法は、第1半導体層2と、第1半導体層2の上に形成された絶縁層3と、絶縁層3の上に形成された第2半導体層4とを含むSOISiliconOnInsulatorウェハの第2半導体層4に、第2半導体層4の第1領域10aの側面を覆うように取り囲み、第1領域10aと第1領域10aに隣接する第2半導体層4の第2領域20とが直接接続するように開口された第1開口部31aを有する絶縁体の絶縁壁30aを形成する工程と、第1領域10aと第2領域20とのそれぞれにイオン注入を行う工程とを具備する。本発明の半導体装置は、SOIウェハに高耐圧素子の領域と低耐圧素子の領域とが形成された半導体装置であって、製造工程の中で、作業ステージに静電吸着したり、異常放電を引き起こしたりすることを抑えることができる。以下、添付図面を参照して本発明の実施の形態による半導体装置を説明する。第1の実施の形態本発明の第1の実施の形態を説明する。本発明の半導体装置は、SOISiliconOnInsulatorウェハに、高耐圧素子や低耐圧素子を含む所望の回路が形成されたものである。図1は、本発明の半導体装置1の内部の平面図である。図1の平面図では、半導体装置1の一部分が示されている。図2は、図1のA-A’に相当する断面図である。尚、図1の平面図は、図2のB-B’の位置に相当する半導体装置1の内部の平面図である。図1及び図2では、本発明の半導体装置1を説明するための主要な構成を示しており、高耐圧素子、低耐圧素子及び配線などは省略されている。図1及び図2を参照すると、半導体装置1は、支持基板2と、埋め込み酸化膜3と、回路形成層4とを具備する。支持基板2は、SOIウェハとして供給される支持基板である。支持基板2は、シリコンウェハの半導体層である。埋め込み酸化膜3は、SOIウェハとして供給される埋め込み酸化膜である。埋め込み酸化膜3は、支持基板2の一方の面の全面に形成されたシリコン酸化膜の絶縁層である。回路形成層4は、SOIウェハの活性基板として供給された半導体層に、高耐圧素子図示略、低耐圧素子図示略及び配線図示略などを含む所望の回路が形成された層である。回路形成層4は、複数の高耐圧領域1010a~10eと、低耐圧領域20と、複数の絶縁壁3030a~30eと、酸化膜40とを具備する。尚、図1では低耐圧領域20は1つが図示されているが、低耐圧領域20は複数であってもよい。複数の高耐圧領域1010a~10eの各々は、埋め込み酸化膜3の上に形成された半導体の領域であって、高耐圧素子図示略が形成されている領域である。複数の高耐圧領域1010a~10eの各々には、例えば25V以上の電圧が供給される。低耐圧領域20は、埋め込み酸化膜3の上に形成された半導体の領域であって、低耐圧素子図示略が形成されている領域である。低耐圧領域20には、例えば5V以下の電圧が供給される。複数の絶縁壁3030a~30eの各々は、埋め込み酸化膜3の上に形成されたシリコン酸化膜などの絶縁体である。複数の絶縁壁3030a~30eは、同様であるため絶縁壁30aを例にその詳細を説明する。絶縁壁30aは、高耐圧領域10aに供給される電圧が、隣接する低耐圧領域20に影響を与えないように、高耐圧領域10aの側面を覆うように取り囲む。絶縁壁30aは、取り囲んだ内側の高耐圧領域10aと、外側の低耐圧領域20とが電気的に直接接続するように開口された開口部31aを有する。つまり、絶縁壁30aは、図2の絶縁壁30bと同様に酸化膜40の下から埋め込み酸化膜3に渡って形成された部分と、酸化膜40の下から埋め込み酸化膜3に渡って開口された開口部31aとを有している。このように形成された絶縁壁30aは、高耐圧領域10aに供給される電圧が隣接する低耐圧領域20に影響を与えないように高耐圧領域10aの側面を覆うように取り囲みつつ、開口部31aによって高耐圧領域10aと低耐圧領域20とが電気的に完全に絶縁されないように作用する。酸化膜40は回路形成層4の上層に形成されたフィールド酸化膜である。本発明の半導体装置1は、高耐圧領域10aが、底面を埋め込み酸化膜3に覆われ、側面を絶縁壁30aに囲まれているが、開口部31aによって低耐圧領域20と電気的に接続される。高耐圧領域10aと接続された低耐圧領域20は、絶縁壁30eの開口部31eに基づいて外側の高耐圧領域10eとも接続されている。図示は省略されているが、高耐圧領域10eも更に外側の領域と接続され、最終的にウェハのエッジなどを介して支持基板2と接続される。このように、本発明の半導体装置1は、各絶縁壁3030a~30eの開口部に基づいて、高耐圧領域10a、高耐圧領域10b、高耐圧領域10c、高耐圧領域10d、高耐圧領域10e、低耐圧領域20、及び支持基板2が電気的に接続されている。このように形成された本発明の半導体装置1は、複数の絶縁壁3030a~30eに基づいて、異なる耐圧領域に供給される電圧の違いによる影響を抑えつつ、異なる耐圧領域同士を電気的に繋がった状態にすることができる。これによって、本発明の半導体装置1は、イオン注入工程にて受ける電荷のチャージを回路形成層4の全体及び支持基板2に分散させることが可能となり、チャージによる影響を回避することが出来る。即ち、製造工程のイオン注入後に、半導体装置1が作業ステージに静電吸着したり、異常放電を引き起こしたりすることを防げる効果を奏している。尚、複数の絶縁壁3030a~30eの各々は、複数の高耐圧領域1010a~10eの各々と低耐圧領域20とが電気的に繋がった状態となるような開口部を備えていればよいため、埋め込み酸化膜3と酸化膜40との間の一部が開口したような開口部であってもよい。また、複数の絶縁壁3030a~30eの各々は、複数の開口部を有していても良い。本発明の第1の実施の形態による半導体装置1の製造方法を説明する。図3A~図3Jは、半導体装置1の製造方法を示した図である。図3A~図3Jを参照しながら本発明の半導体装置1の製造方法を説明する。尚、図3A~図3Jは、図2の断面構造を製造する方法を示したものである。絶縁壁の形成工程:まず、支持基板2と、埋め込み酸化膜3と、回路が形成される前の活性基板である回路形成層4とを含むSOIウェハの回路形成層4に、絶縁壁30a及び絶縁壁30bが形成される。尚、半導体装置1のその他の絶縁壁30c~30eも同様の製造方法である。図3Aは、SOIウェハに、酸化膜40と、シリコン窒化膜50と、フォトレジスト60とが形成されたことを示す断面図である。図3Aを参照すると、SOIウェハの回路形成層4上に、熱酸化に基づいてシリコン酸化膜である酸化膜40が形成される。酸化膜40の上には、CVD化学気相成長に基づいてシリコン窒化膜50が形成される。シリコン窒化膜50の上には、高耐圧領域10aと低耐圧領域20との間、及び高耐圧素子10bと低耐圧素子20との間に位置する素子の分離領域70の上方を開口するようにフォトレジスト60が形成される。フォトレジスト60をマスクとして、シリコン窒化膜50はドライエッチングされる。ドライエッチング後、フォトレジスト60は除去される。図3Bは、分離領域70の上方に開口部を有するシリコン窒化膜50が形成されたことを示す断面図である。酸化膜40は、LOCOSLocalOxidationofSilicon法に基づいて膨張する。図3Cは、LOCOS法に基づいて酸化膜40が膨張したことを示す断面図である。シリコン窒化膜50はウェットエッチングで除去される。次に、酸化膜40の上に、トレンチ用マスクが形成される。図3Dは、酸化膜40の上に、トレンチ用マスクとなるシリコン窒化膜80が成膜されたことを示す断面図である。シリコン窒化膜80はCVD法によって形成される。シリコン窒化膜80の上に、高耐圧領域10aと低耐圧領域20との間、及び高耐圧領域10bと低耐圧領域20との間に位置する素子の分離領域70の上方を開口するようにフォトレジスト図示略が形成される。このとき、フォトレジストは、絶縁壁30aの開口部31aと、絶縁壁30bの開口部とを形成するために、分離領域70の中でそれらの位置の上方は開口せずに覆う。図3Dでは、フォトレジストは絶縁壁30aの開口部31aを形成するために、分離領域70の中の一部である分離領域70aの上方を開口せずに覆う。即ち、分離領域70aの位置が、開口部31aとなる領域である。フォトレジストをマスクとして、シリコン窒化膜80及び酸化膜40はドライエッチングされる。ドライエッチング後、フォトレジストは除去される。図3Eは、分離領域70の上方にトレンチ開口部81を有するトレンチ用マスクとしてのシリコン窒化膜80が形成されたことを示す断面図である。このようにして、回路形成層4の上に、高耐圧領域10aと低耐圧領域20との間、及び高耐圧領域10bと低耐圧領域20との間に位置する分離領域70の上方にトレンチ用開口部81を有するシリコン窒化膜80が形成される。但し、シリコン窒化膜80は、分離領域70の中の一部である分離領域70aの上方にはトレンチ用開口部81を有していない。図3Fは、トレンチ90が形成されたことを示す断面図である。シリコン窒化膜80をマスクとして、トレンチ用開口部81の下方に位置する回路形成層4の表面から、厚み方向に埋め込み酸化膜3までドライエッチングされ、トレンチ90が形成される。図3Gは、トレンチ90がトレンチ埋め込み用の絶縁体で埋められたことを示す断面図である。ここでは、減圧CVDなどの方法に基づいて、シリコン酸化膜100を埋め込む方法が例示される。図3Hは、不要なシリコン酸化膜100と、一部のシリコン窒化膜80とが除去され、平坦化されたことを示す断面図である。不要なシリコン酸化膜100と、シリコン窒化膜80とは、CMPChemicalMechanicalPolishingで研磨及び除去される。更に、表面の不要なシリコン窒化膜80は、ウェットエッチングによって除去される。図3Iは、回路形成層4に、絶縁壁30aの開口部31aと絶縁壁30bとが形成されたことを示す断面図である。このようにして、SOIウェハの回路形成層4に、開口部31aを有する絶縁壁30aと、同様の開口部を有する絶縁壁30bとを形成することができる。このとき、高耐圧領域10aは、底面を埋め込み酸化膜3に覆われ、側面を絶縁壁30aに囲まれているが、開口部31aによって低耐圧領域20と電気的に接続されている。そして、高耐圧領域10aと接続された低耐圧領域20は、更に外側の高耐圧領域と接続され、最終的に支持基板2と電気的に接続されている。素子形成工程イオン注入工程:高耐圧領域10a、高耐圧領域10b、及び、低耐圧領域20のそれぞれは、所定のイオン注入がなされ、高耐圧素子及び低耐圧素子などの各種素子が形成される。このとき、半導体装置1は、絶縁壁30aの開口部31a及び絶縁壁30bの開口部に基づいて、高耐圧領域10a、高耐圧領域10b、低耐圧領域20、及び支持基板2が電気的に接続されているため、イオン注入工程にて受ける電荷のチャージを回路形成層4の全体及び支持基板2に分散させることができる。その結果、イオン注入後に、半導体装置1が作業ステージに静電吸着したり、異常放電を引き起こしたりすることを防げる効果を奏している。配線形成工程:更に、高耐圧素子及び低耐圧素子と接続するための配線などが形成される。図3Jは、回路形成層4とそれに接続する配線110が形成されたことを示す断面図である。本発明の第1の実施の形態による半導体装置1の他の製造方法を説明する。図4A~図4Iは、半導体装置1の他の製造方法を示した図である。図4A~図4Iを参照しながら本発明の半導体装置1の製造方法を説明する。尚、前述と同じ構成には、同じ符号を用いて説明する。絶縁壁の形成工程:先程の製造方法と同様に、支持基板2と、埋め込み酸化膜3と、回路が形成される前の活性基板である回路形成層4とを含むSOIウェハの回路形成層4に、絶縁壁30a及び絶縁壁30bを形成する。尚、半導体装置1のその他の絶縁壁30c~30eも同様の製造方法である。まず、ディープトレンチ用のマスクが形成される。図4Aは、SOIウェハに、酸化膜140と、シリコン窒化膜150と、フォトレジスト160とが形成されたことを示す断面図である。図4Aを参照すると、SOIウェハの回路形成層4上に、熱酸化に基づいてシリコン酸化膜である酸化膜140が形成される。酸化膜140の上には、CVDに基づいてシリコン窒化膜150が形成される。シリコン窒化膜150の上には、高耐圧領域10aと低耐圧領域20との間、及び高耐圧素子10bと低耐圧素子20との間に位置する素子の分離領域70の上方を開口するようにフォトレジスト160が形成される。このとき、フォトレジスト160は、絶縁壁30aの開口部31aと、絶縁壁30bの開口部とを形成するために、分離領域70の中でそれらの位置の上方は開口せずに覆っている。図4Aでは、フォトレジスト160は絶縁壁30aの開口部31aを形成するために、分離領域70の中の一部である分離領域70aの上方を開口せずに覆う。即ち、分離領域70aの位置が、開口部31aとなる領域である。フォトレジスト160をマスクとして、シリコン窒化膜150はドライエッチングされる。ドライエッチング後、フォトレジスト160は除去される。図4Bは、分離領域70の上方にトレンチ開口部151を有するトレンチ用マスクとしてのシリコン窒化膜150が形成されたことを示す断面図である。このようにして、回路形成層4の上に、高耐圧領域10aと低耐圧領域20との間、及び高耐圧領域10bと低耐圧領域20との間に位置する分離領域70の上方にトレンチ用開口部151を有するシリコン窒化膜150が形成される。但し、シリコン窒化膜150は、分離領域70の中の一部である分離領域70aの上方にはトレンチ用開口部151を有していない。図4Cは、トレンチ190が形成されたことを示す断面図である。シリコン窒化膜150をマスクとして、トレンチ用開口部151の下方に位置する回路形成層4の表面から、厚み方向に埋め込み酸化膜3までドライエッチングされ、トレンチ190が形成される。次に、シャロートレンチ用のマスクが形成される。図4Dは、分離領域70aの上方にトレンチ開口部201を有するトレンチ用マスクとしてのフォトレジスト200が形成されたことを示す断面図である。まず、図4Cのシリコン窒化膜150の上及びトレンチ190の内部を埋めるように、フォトレジスト200が形成される。フォトレジスト200には、絶縁壁30aの開口部31aと、絶縁壁30bの開口部とを形成するために、分離領域70の中の一部である分離領域70aの上方にトレンチ用開口部201が形成される。フォトレジスト200をマスクとして、トレンチ用開口部201の下方に位置する回路形成層4の表面から、厚み方向に埋め込み酸化膜3に達しないようにドライエッチングされて、トレンチ210が形成される。ドライエッチング後、フォトレジスト200は除去される。図4Eは、トレンチ210が形成されたことを示す断面図である。図4Eに示すように、トレンチ210はトレンチ190よりも浅いトレンチである。図4Fは、トレンチ190及びトレンチ210がトレンチ埋め込み用の絶縁体で埋められたことを示す断面図である。ここでは、高密度プラズマ酸化膜CVDなどの方法に基づいて、シリコン酸化膜220を埋め込む方法が例示される。図4Gは、不要なシリコン酸化膜220が除去され、平坦化されたことを示す断面図である。不要なシリコン酸化膜220は、CMPで研磨及び除去される。更に、不要なシリコン酸化膜220及びシリコン窒化膜150は、ウェットエッチングによって除去される。図4Hは、回路形成層4に、絶縁壁30aの開口部31aと絶縁壁30bとが形成されたことを示す断面図である。このようにして、SOIウェハの回路形成層4に、開口部31aを有する絶縁壁30aと、同様の開口部を有する絶縁壁30bとを形成することができる。ここでも、高耐圧領域10aは、底面を埋め込み酸化膜3に覆われ、側面を絶縁壁30aに囲まれているが、開口部31aによって低耐圧領域20と電気的に接続されている。そして、高耐圧領域10aと接続された低耐圧領域20は、更に外側の高耐圧領域と接続され、最終的に支持基板2と電気的に接続されている。素子形成工程イオン注入工程:高耐圧領域10a、高耐圧領域10b、及び、低耐圧領域20のそれぞれは、所定のイオン注入がなされ、高耐圧素子及び低耐圧素子などの各種素子が形成される。このとき、半導体装置1は、絶縁壁30aの開口部31a及び絶縁壁30bの開口部に基づいて、高耐圧領域10a、高耐圧領域10b、低耐圧領域20、及び支持基板2が電気的に接続されているため、イオン注入工程にて受ける電荷のチャージを回路形成層4の全体及び支持基板2に分散させることができる。その結果、イオン注入後に、半導体装置1が作業ステージに静電吸着したり、異常放電を引き起こしたりすることを防げる効果を奏している。配線形成工程:更に、高耐圧素子及び低耐圧素子と接続するための配線などが形成される。図4Iは、回路形成層4とそれに接続する配線230などが形成されたことを示す断面図である。尚、本発明の半導体装置1は、SOIウェハに高耐圧領域と低耐圧領域とが形成された状態と、ウェハから切り出されて個別の半導体装置となった状態とを含むものとする。第2の実施の形態本発明の第2の実施の形態を説明する。本発明の第2の実施の形態の説明では、第1の実施の形態と同じ構成には同じ符号を用いて重複する説明を省略する。図5は、本発明の第2の実施の形態による半導体装置1aの内部の平面図である。図5の平面図では、半導体装置1aの一部分が示されている。尚、図5の平面図のC-C’に相当する断面図は、図2と同様である。従って、半導体装置1aは、支持基板2と、埋め込み酸化膜3と、回路形成層4とを具備している。複数の高耐圧領域1010a~10dの各々は、電源供給部300300a~300dを備えている。各電源供給部300300a~300dには、例えば25V以上の電圧が供給される。同様に、低耐圧領域20は、電源供給部310を備えている。電源供給部310には、例えば5V以下の電圧が供給される。電源供給部300300a~300d、及び、電源供給部310は、同様であるため電源供給部300aを例に詳細に説明する。電源供給部300aは、ノイズ源であると同時にリーク電流の供給源である。従って、電源供給部300aは、絶縁壁30aの開口部31aから最も遠い位置の近傍に配置される。このように配置されることによって、本発明の第2の実施の形態の半導体装置1aは、ある耐圧領域に基づくリーク電流が他の耐圧領域に及ぼす影響を最小限に抑える効果を奏している。本発明の第2の実施の形態の半導体装置1aは、第1の実施の形態の半導体装置1と同様に、複数の絶縁壁3030a~30eに基づいて、異なる耐圧領域に供給される電圧の違いによる影響を抑えつつ、異なる耐圧領域同士を電気的に繋がった状態にすることができる。これによって、本発明の半導体装置1aも、製造工程のイオン注入後に、半導体装置1が作業ステージに静電吸着したり、異常放電を引き起こしたりすることを防げる効果を奏している。本発明の第2の実施の形態の半導体装置1aの製造方法は、第1の実施の形態と同様に製造される。詳細には、回路形成層4に複数の絶縁壁3030a~30bを形成する方法は、図3A~図3I及び図4A~図4Hと同様である。その後、例えば、電源供給部300aが形成される段階において、電源供給部300aは絶縁壁30aの開口部31aから最も遠い位置に形成される。これらの工程を経ることによって、本発明の第2の実施の形態の半導体装置1aは製造される。第3の実施の形態本発明の第3の実施の形態を説明する。本発明の第3の実施の形態の説明では、第1の実施の形態と同じ構成には同じ符号を用いて重複する説明を省略する。図6は、本発明の半導体装置1bの内部の平面図である。図6の平面図では、半導体装置1bの一部分が示されている。図7は、図6のD-D’に相当する断面図である。尚、図6の平面図は、図7のE-E’の位置に相当する半導体装置1bの内部の平面図である。図6では、本発明の半導体装置1bを説明するための主要な構成を示しており、高耐圧素子及び配線などは省略されている。また、図7でも、高耐圧素子、低耐圧素子、及び配線などは省略されている。図6及び図7を参照すると、半導体装置1bは、支持基板2と、埋め込み酸化膜3と、回路形成層4とを具備する。回路形成層4は、複数の高耐圧領域1010a、10e、10fと、低耐圧領域20と、複数の絶縁壁3030a、30e、30fと、複数の絶縁壁3535a、35fと、酸化膜40とを具備する。尚、図6では低耐圧領域20は1つが図示されているが、低耐圧領域20は複数であってもよい。複数の高耐圧領域1010a、10e、10fの各々は、埋め込み酸化膜3の上に形成された半導体の領域であって、高耐圧素子図示略が形成されている領域である。複数の高耐圧領域1010a、10e、10fの各々には、例えば25V以上の電圧が供給される。低耐圧領域20は、埋め込み酸化膜3の上に形成された半導体の領域であって、低耐圧素子2121a、21fが形成されている領域である。低耐圧領域20には、例えば5V以下の電圧が供給される。複数の絶縁壁3030a、30e、30fの各々は、埋め込み酸化膜3の上に形成されたシリコン酸化膜などの絶縁体である。複数の絶縁壁3535a、35fの各々は、複数の絶縁壁3030a、30e、30fと同様に、埋め込み酸化膜3の上に形成されたシリコン酸化膜などの絶縁体である。複数の絶縁壁3535a、35fは、同様であるため絶縁壁35aを例にその詳細を説明する。絶縁壁35aは、高耐圧領域10aに供給される電圧が、低耐圧領域20の低耐圧素子21aに影響を与えないように形成される。詳細には、絶縁壁35aは、開口部31aと低耐圧素子21aとを結ぶ直線上に、その直線と直交する向きに配置される。このように形成された絶縁壁35aは、開口部31aを介して伝わる高耐圧領域10aのリーク電流が、低耐圧素子21aに影響を与えることを防ぐように作用する。図8Aは、絶縁壁35aが無い場合の、高耐圧領域10aと低耐圧素子20aとを示した図である。図8Aに示すように、開口部31aと低耐圧素子20aとの距離L1が短い場合、低耐圧素子21aは高耐圧領域10aからのリーク電流などの影響を受けやすい。図8Bは、絶縁壁35aが有る場合の、高耐圧領域10aと低耐圧領域20aとを示した図である。図8Bに示すように、開口部31aと低耐圧素子20aとを平面視したときの最短距離は距離L1であり図8Aと同じである。しかし、絶縁壁35aによって、開口部31aと低耐圧素子21aとは、半導体領域としては距離L1より長い距離L2離れて配置されることになる。その結果、本発明の半導体装置1bは、開口部31aから低耐圧素子21aまでの距離が十分にとれない場合でも、高耐圧領域10aと低耐圧領域20とに基づいて形成される半導体の空乏層によって分離幅長さを広げることが可能となる。即ち、本発明の半導体装置1bは、高耐圧領域10aと低耐圧素子21aとの距離が近い場合でも、耐圧性能を高く出来ると共に、チップ面積の増大も抑制することが可能である。本発明の第3の実施の形態の半導体装置1bは、第1の実施の形態と同様に、複数の絶縁壁3030a、30e、30fと、複数の絶縁壁3535a、35fに基づいて、異なる耐圧領域に供給される電圧の違いによる影響を抑えつつ、異なる耐圧領域同士を電気的に繋がった状態にすることができる。これによって、本発明の半導体装置1bも、製造工程のイオン注入後に、半導体装置1bが作業ステージに静電吸着したり、異常放電を引き起こしたりすることを防げる効果を奏している。本発明の第3の実施の形態の半導体装置1bの製造方法は、第1の実施の形態と同様に製造される。詳細には、回路形成層4に、複数の絶縁壁3030a、30e、30fを形成する方法は、図3A~図3I及び図4A~図4Hと同様である。複数の絶縁壁3535a、35fは、図3Fのトレンチ90や、図4Cのトレンチ190と同じタイミングで同様のトレンチが形成され、その後トレンチが絶縁体で埋められることで形成される。トレンチを形成するとき、例えば絶縁壁35aは、開口部31aが形成される箇所と、低耐圧素子21aが形成される箇所とを結ぶ直線上で、その直線と直交する向きにトレンチが形成される。その後の工程は、第1の実施の形態と同様である。尚、本発明の第1~第3の実施の形態は、矛盾の無い範囲で組み合わせることができる。