パタンプログラムを実行し、試験対象デバイスに印加するテストパタンを半導体試験装置に出力するパタンプログラム実行部と、前記テストパタンに同期して前記半導体試験装置から前記試験対象デバイスに供給される電圧値の変動を測定し、変動を少なくする電圧補正値と補正タイミングとを設定する電圧補正処理部と、所望の電圧値に対して、前記補正タイミングにおいて前記電圧補正値を用いて補正した電圧値を、前記半導体試験装置に設定する電圧制御部と、を備えたことを特徴とするテスタコントローラ。前記電圧補正処理部は、測定した電圧値の変動量が所定の基準を超える箇所に対して補正タイミングを設定することを特徴とする請求項1に記載のテスタコントローラ。前記電圧補正処理部は、前記補正タイミングの開始時を、測定した電圧値の変動量が所定の基準を超える箇所よりも前に設定することを特徴とする請求項2に記載のテスタコントローラ。前記電圧補正処理部は、測定した電圧値の変動量が所定の基準を超える箇所が複数箇所ある場合には、それぞれの箇所について電圧補正値と補正タイミングとを設定することを特徴とする請求項2または3に記載のテスタコントローラ。前記電圧補正処理部は、測定した電圧値の変動量が正の方向に所定の基準を超える箇所に対して、負の方向の電圧補正値を設定し、測定した電圧値の変動量が負の方向に所定の基準を超える箇所に対して、正の方向の電圧補正値を設定することを特徴とする請求項2~4のいずれか1項に記載のテスタコントローラ。パタンプログラムを実行し、試験対象デバイスに印加するテストパタンを半導体試験装置に出力するパタンプログラム実行部と、前記テストパタンに同期して前記半導体試験装置から前記試験対象デバイスに供給される電圧値の変動を測定し、変動を少なくする電圧補正値と補正タイミングとを設定する電圧補正処理部と、所望の電圧値に対して、前記補正タイミングにおいて前記電圧補正値を用いて補正した電圧値を、前記半導体試験装置に設定する電圧制御部としてコンピュータを動作させることを特徴とするコンピュータプログラム。電圧発生回路40からDUT80に流れる負荷電流をILとすると、図9a、図9bに示すように、テストパタンにおいて0/1が密に変化する箇所で、スイッチングによる消費電力が増加するため負荷電流ILの値が増加する。時刻t1で負荷電流ILの値が上昇すると、出力電圧Voutは、図9cに示すように、経路抵抗Rpathとオン抵抗Ronによる電圧降下で急激に低下する。そして、図9dに示すように、積分器43の時定数でフィードバックがかかり、設定電圧に戻る。その後、時刻t2で負荷電流ILの値が下降すると、出力電圧Voutは、図9cに示すように、急激に上昇する。そして、図9dに示すように、積分器43の応答時間でフィードバックがかかり、設定電圧に戻る。近年のDUT80は、低電圧化が進み、電源電圧の変動は、±10程度が要求されるようになっている。このため、負荷電流ILの変動に対する電源電圧の変動をより少なくすることが必要である。電源電圧の変動をより少なくするために、経路抵抗Rpathや出力リレー45のオン抵抗Ronを小さくしたり、電圧発生回路40の応答時間をより高速にしたり、バイパスコンデンサ81をより大きな値にすることが考えられる。しかしながら、経路抵抗Rpathやオン抵抗Ronを小さくするためには、出力リレー45を並列化したり、ケーブルの本数を増やす必要があり、実装面積の増大、ケーブル量増加等によるコストアップを招くことになる。また、電圧発生回路40の応答時間をより高速にすると、大容量負荷に対して発振しやすくなり不安定性が増すため、設計難易度が高くなることによるコストアップを招くことになる。さらに、バイパスコンデンサ81をより大きな値とすると、電圧発生回路40の応答時間が遅くなり、不安定性が増すのに加え、大容量コンデンサは実装面積が大きくなるとともに、起動時間が遅くなるという問題がある。そこで、本発明は、コストアップを招くことなく、簡易な構成で、負荷変動に対する出力電圧の変動を少なくすることを目的とする。上記課題を解決するため、本発明の第1の態様であるテスタコントローラは、パタンプログラムを実行し、試験対象デバイスに印加するテストパタンを半導体試験装置に出力するパタンプログラム実行部と、前記テストパタンに同期して前記半導体試験装置から前記試験対象デバイスに供給される電圧値の変動を測定し、変動を少なくする電圧補正値と補正タイミングとを設定する電圧補正処理部と、所望の電圧値に対して、前記補正タイミングにおいて前記電圧補正値を用いて補正した電圧値を、前記半導体試験装置に設定する電圧制御部と、を備えたことを特徴とする。ここで、前記電圧補正処理部は、測定した電圧値の変動量が所定の基準を超える箇所に対して補正タイミングを設定することができる。このとき、前記電圧補正処理部は、前記補正タイミングの開始時を、測定した電圧値の変動量が所定の基準を超える箇所よりも前に設定することができる。また、前記電圧補正処理部は、測定した電圧値の変動量が所定の基準を超える箇所が複数箇所ある場合には、それぞれの箇所について電圧補正値と補正タイミングとを設定するができる。また、前記電圧補正処理部は、測定した電圧値の変動量が正の方向に所定の基準を超える箇所に対して、負の方向の電圧補正値を設定し、測定した電圧値の変動量が負の方向に所定の基準を超える箇所に対して、正の方向の電圧補正値を設定することができる。上記課題を解決するため、本発明の第2の態様であるコンピュータプログラムは、パタンプログラムを実行し、試験対象デバイスに印加するテストパタンを半導体試験装置に出力するパタンプログラム実行部と、前記テストパタンに同期して前記半導体試験装置から前記試験対象デバイスに供給される電圧値の変動を測定し、変動を少なくする電圧補正値と補正タイミングとを設定する電圧補正処理部と、所望の電圧値に対して、前記補正タイミングにおいて前記電圧補正値を用いて補正した電圧値を、前記半導体試験装置に設定する電圧制御部としてコンピュータを動作させることを特徴とする。本発明によれば、コストアップを招くことなく、簡易な構成で、負荷変動に対する出力電圧の変動を少なくすることができる。本発明の実施の形態について図面を参照して説明する。半導体試験装置は、従来と同様とすることができ、同じ構成については同じ符号を付して説明を簡略化する。図1は、本実施形態に係るテスタコントローラ10を接続した半導体試験装置200に、試験対象の半導体デバイスであるDUTDeviceundertest80をセットした場合のブロック図である。半導体試験装置200は、DUT80に所望の電源電圧を供給する電圧発生回路40と、DUT80にテストパタンを印加するピンモジュール50とを備えている。電圧発生回路40は、DUT80に対して、出力電圧Voutを電源電圧として供給し、電圧発生回路40の出力端には、電圧レベルの安定化を目的に、バイパスコンデンサ81が、DUT80と並列に接続されている。電圧発生回路40は、DAC41を備えており、電源電圧として供給する所望の出力電圧値は、DAC41に対して設定する。そして、バッファアンプ46を介して検出した実際の出力電圧Voutの値と、DAC41の出力値との差を誤差検出回路42で誤差信号として検出する。この誤差信号を抵抗、コンデンサ、オペアンプから構成される積分器43で積分し、ボルテージフォロア44を介して出力電圧Voutとして出力することで、設定した電圧値を維持する動作を行なう。電圧発生回路40からDUT80までは、通常、ケーブルで接続され、このケーブルによる経路抵抗Rpathが存在する。また、経路中に出力リレー45を設けた場合には、出力リレー45のオン抵抗Ronが存在する。テスタコントローラ10は、EWSEngineeringWorkstation、PCPersonalComputer等を用いて構成することができ、電圧制御部11、パタンプログラム実行部12、パタンプログラム13、電圧補正処理部14を備えている。電圧制御部11、パタンプログラム実行部12、電圧補正処理部14は、EWS、PC等において、EWS、PC等をテスタコントローラ10として機能させるためのコンピュータプログラムを実行することにより構築することができる。電圧制御部11は、DAC41に対して、DUT80に供給する電圧値を設定する。この際に、電圧補正処理部14により指定される補正値を含んだ電圧値を指定されたタイミングで設定する。なお、電圧制御部11は、電圧発生回路40の制御部不図示を介してDAC41に電圧値を設定するようにしてもよい。パタンプログラム実行部12は、パタンプログラム13を実行し、パタンプログラム13にしたがったテストパタンをピンモジュール50に出力する。また、パタンプログラム13の実行に際しては、テストパタンに同期させるためのパタン同期トリガを電圧補正処理部14に出力する。電圧補正処理部14は、DUT80の試験に先立ち、パタンプログラム13実行による出力電圧の変動を測定し、出力電圧の変動を少なくするための補正データを設定する。ここで、補正データは、DAC41に設定する電圧値を補正するものであり、電圧補正値と補正タイミングとが含まれる。そして、電圧補正処理部14は、DUT80の試験実行時に、補正データに基づく補正値と補正タイミングとを電圧制御部11に指示する。すなわち、電圧補正処理部14は、補正データ作成モードと補正実行モードの2つのモードで動作を行なう。補正データ作成モードは、DUT80の製品試験に先立ち、DUT80についての最適な補正データを作成するモードである。補正実行モードは、量産されるDUT80に対して試験を行なう際に、半導体試験装置200に設定する出力電圧値を補正データに基づいて補正指示するモードである。図2は、電圧補正処理部14の構成例を示すブロック図である。本図に示すように、電圧補正処理部14は、パタンプログラム同期部141、電圧変動測定部142、補正データ設定部143、電圧補正指示部144を備えている。パタンプログラム同期部141は、パタンプログラム実行部12が出力するパタン同期トリガを入力し、パタンプログラム13の実行時におけるテストパタンと電圧補正処理部14との同期処理を行なう。テストパタンとの同期処理を行なうことで、パタンプログラム13の実行時に適切なタイミングで電圧補正を行なうことができるようになる。電圧変動測定部142は、半導体試験装置200が備える電圧発生回路40のバッファアンプ46からの電圧センス信号を入力し、DUT80に供給される出力電圧Voutの変動量を測定する。電圧変動測定部142は、電圧発生回路40の制御部不図示を介して出力電圧Voutの変動量を測定するようにしてもよい。補正データ設定部143は、補正データ作成モードにおいて、電圧変動測定部142によって測定される電圧変動が少なくなるように補正データ、すなわち、電圧補正値と補正タイミングとを設定する。補正データは、テストパタンに同期して作成される。電圧補正指示部144は、補正実行モードにおいて、補正データ設定部143によって設定された補正データによる補正を行なうように電圧制御部11に指示する。電圧補正指示部144による補正指示もテストパタンに同期して行なうようにする。次に、図3を参照して本実施形態の電圧補正の原理について説明する。図3abに示すように、テストパタンにおいて0/1が密に変化する時刻t1から時刻t2にかけて、負荷電流ILの値が増加する。負荷電流ILの増加により、時刻t1において出力電圧Voutが急激に低下することを防ぐために、図3c、図3dに示すようにDAC41の設定電圧を、時刻t1のΔta前からΔtb後にかけて通常の電圧値よりも高くなるように補正する。ここで、図3cは、補正データ設定部143が設定する補正データを示し、図3dは、補正データにより補正されたDAC41の設定電圧を示している。時刻t1のΔta前から補正するのは、積分器43の時定数等に応じて出力電圧Voutの応答変化が遅くなるためである。その結果、図3eに示すように、積分器43の出力電圧が、時刻t1のΔta前から時定数に応じて上昇し、図3fに示すように、出力電圧Voutの急激な低下が抑えられることになる。また、時刻t2において出力電圧Voutが急激に上昇することを防ぐために、図3c、図3dに示すようにDAC41の設定電圧を、時刻t2のΔta前からΔtb後にかけて通常の電圧値よりも低くなるように補正する。これにより、図3eに示すように、積分器43の出力電圧が、時刻t2のΔta前から時定数に応じて下降し、図3fに示すように、出力電圧Voutの急激な上昇が抑えられることになる。補正を行なうタイミングおよび補正値については、電圧補正処理部14が補正データ作成モードにおいて設定する。図4は、補正データ作成モードにおけるテスタコントローラ10の動作を説明するフローチャートである。なお、補正データは、負荷端の条件、変動する負荷電流値等によって最適な値が変化するため、パタンプログラム13、DUT80の種類、バイパスコンデンサ81の値毎に作成することが好ましい。補正データ作成モードでは、DUT80、バイパスコンデンサ81をセットした状態で、パタンプログラム実行部12がパタンプログラム13を実行するS11。補正データ作成モードの開始時には、電圧制御部11は、電源電圧としてDUT80に通常印加すべき電圧値をDAC41に設定する。また、電圧補正処理部14のパタンプログラム同期部141は、パタンプログラム実行部12から送られるパタン同期トリガによってテストパタンとの同期処理を行なう。パタンプログラム13が実行されると、電圧変動測定部142が、出力電圧Voutの変動を測定するS12。パタンプログラム13が終了すると、出力電圧Voutの変動量があらかじめ定められた基準値を超える場合S13:Noには、電圧補正値と補正タイミングとを設定しS14、その電圧補正値と補正タイミングを用いて再度パタンプログラムを実行するS11。出力電圧Voutの変動量が基準値を超える箇所が複数箇所ある場合には、それぞれの箇所について電圧補正値と補正タイミングとを設定する。出力電圧Voutの変動量があらかじめ定められた基準内に収まった場合S13:Yesには、その時に設定されている電圧補正値と補正タイミングとを電圧補正処理部14の内部あるいは外部に設けられた記憶領域に補正データとして記録しS15、補正データ作成モードの動作を終了する。図5は、補正データ作成モードにおける電圧補正値と補正タイミングを設定する処理S14の詳細な手順を示すフローチャートである。本処理では、まず電圧補正値と補正タイミングの設定対象とする電圧変動箇所を設定するS141。すなわち、電圧変動量が基準値を超える箇所が複数箇所ある場合には、順次設定対象箇所を設定していく。そして、設定対象となった電圧変動箇所のΔta時間前からΔtb時間後までを補正タイミングとして設定するS142。ΔtaおよびΔtbは、積分器43の時定数に応じあらかじめ設定しておいてもよいし、補正タイミングを変更しながら本処理を繰り返すことによって最適値を設定するようにしてもよい。次に、設定対象となった電圧変動箇所が正方向に変動している場合にはS143:Yes、補正電圧をその時に設定されている値に対して負方向に増加させるS144。一方、設定対象となった電圧変動箇所が負方向に変動している場合にはS143:No、補正電圧をその時に設定されている値に対して正方向に増加させるS145。増加させる量は、所定幅としてもよいし、変動幅の大きさに応じて変化させるようにしてもよい。他に電圧変動量が基準値を超える箇所がある場合S146:Yesには、補正対象変動箇所を変更してS141、同様の処理を繰り返す。一方、他に電圧変動量が基準値を超える箇所がない場合S146:Noには、本処理を終了する。次に、補正実行モードにおけるテスタコントローラ10の動作について図6のフローチャートを参照して説明する。電圧補正指示部144は、補正データ作成モードで作成した補正データを読み込むS21。補正データは、半導体試験に用いるパタンプログラム13、DUT80の種類、バイパスコンデンサ81の値に対応したものを読み込むようにする。そして、パタンプログラム実行部12がパタンプログラム13の実行を開始するS22。電圧制御部11は、補正前の電圧値として、DUT80に電源電圧として通常印加すべき電圧値をDAC41に設定する。また、電圧補正処理部14のパタンプログラム同期部141は、パタンプログラム実行部12から送られるパタン同期トリガによってテストパタンとの同期処理を行なう。電圧補正指示部144は、パタンプログラム13の実行中、補正タイミングになるとS23:Yes、その補正タイミングにおける補正値を電圧制御部11に指示するS24。電圧制御部11は、補正後の電圧値をDAC41に設定する。これにより、図3に示すように出力電圧Voutの急激な変動を防ぐことができる。以上の処理をパタンプログラムが終了するまでS25:Yes繰り返すことで、パタンプログラム実行中に負荷電流値ILが複数箇所で変動する場合にも、それぞれの箇所で出力電圧Voutの急激な変動を防ぐことができる。なお、上述の例では、電圧変動測定部142が、半導体試験装置200が備える電圧発生回路40のバッファアンプ46からの電圧センス信号を入力し、DUT80に供給される出力電圧Voutの変動量を測定するようにしていたが、図7に示すように、DAC41の設定電圧と、バッファアンプ46からの電圧センス信号とを入力し、測定電圧が設定電圧から所定範囲内に収まっているか否かを判定する比較器15を用いるようにしてもよい。比較器15は、測定電圧が設定電圧から所定範囲を下回る場合にUNDER信号を出力し、測定電圧が設定電圧から所定範囲を上回る場合にOVER信号を出力し、電圧補正処理部14に出力するように構成することで、演算時間を短縮することが可能となる。