"複数の画素を行列状に配列してなる画素アレイを有する固体撮像装置であって、該画素アレイを構成する画素行を選択する行選択部と、該画素アレイを構成する画素列を選択する列選択部と、該行選択部および該列選択部を制御する制御部とを備え、該制御部は、該画素アレイを構成する複数の画素をグループ分けして得られる複数の画素群から、各画素群毎に異なるタイミングで画素信号が読み出されるよう該行選択部および列選択部を制御する、固体撮像装置。請求項1に記載の固体撮像装置において、前記複数の画素群は、前記画素アレイを構成する複数の画素を2つのグループに分割して得られる第1および第2の画素群であり、該制御部は、奇数フレームで該第1の画素群の画素の画素信号が読み出され、偶数フレームで該第2の画素群の画素の画素信号が読み出されるよう、前記行選択部および前記列選択部を制御する、固体撮像装置。請求項2に記載の固体撮像装置において、前記第1の画素群は、隣接する2行2列の4つの画素を単位画素群として、前記画素アレイ内の画素を行方向および列方向に1単位画素群置きに選択して得られる画素群であり、前記第2の画素群は、該画素アレイにおける、前記第1の画素群に含まれる単位画素群以外の単位画素群からなる画素群である、固体撮像装置。請求項1に記載の固体撮像装置において、前記複数の画素群は、前記画素アレイを構成する複数の画素を4つのグループに分割して得られる第1~第4の画素群であり、該制御部は、4n-3番目nは整数のフレームで該第1の画素群の画素の画素信号が読みだれ、4n-2番目のフレームで該第2の画素群の画素の画素信号が読みだれ、4n-1番目のフレームで該第3の画素群の画素の画素信号が読み出され、4n番目のフレームで該第4の画素群の画素の画素信号が読み出されるよう、前記行選択部および前記列選択部を制御する、固体撮像装置。請求項4に記載の固体撮像装置において、前記第1の画素群は、前記画素アレイにおける隣接する2行2列の4つの画素を単位画素群として、前記画素アレイにおける奇数行および奇数列の単位画素群を選択して得られる画素群であり、前記第2の画素群は、前記画素アレイにおける奇数行および偶数列の単位画素群を選択して得られる画素群であり、前記第3の画素群は、前記画素アレイにおける偶数行および偶数列の単位画素群を選択して得られる画素群であり、前記第4の画素群は、前記画素アレイにおける偶数行および奇数列の単位画素群を選択して得られる画素群である、固体撮像装置。請求項1に記載の固体撮像装置において、前記制御部は、前記複数の画素群のうちの異なる画素群で露光時間が異なるよう、前記行選択部および前記列選択部を制御する、固体撮像装置。請求項6に記載の固体撮像装置において、前記画素は、入射光を光電変換して信号電荷を生成する光電変換部と、該光電変換部で生成された信号電荷を蓄積して、該信号電荷の蓄積量に応じた信号電圧を発生する電荷蓄積部と、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、該電荷蓄積部で発生する信号電圧を増幅して前記画素信号として読み出す増幅トランジスタとを有し、前記制御部は、前記複数の画素群のうちの異なる画素群では、該画素群を構成する画素の電荷蓄積部に蓄積された信号電荷をリセットするリセットタイミングが異なり、かつ該画素群を構成する画素から画素信号を読み出す読み出しタイミングが同一になるよう、前記行選択部を制御する、固体撮像装置。請求項7に記載の固体撮像装置において、前記画素信号として読み出されるアナログ画素信号をデジタル画素値に変換するAD変換部と、前記複数の画素群のうちの異なる画素群を構成する単位画素群である、互いに近接した単位画素群からのデジタル画素信号を、異なる画素群の間で比較する画素比較処理部とを備えた、固体撮像装置。請求項8に記載の固体撮像装置において、前記画素比較処理部は、前記互いに近接した複数の単位画素群の間で同色画素のデジタル画素値を比較する、固体撮像装置。請求項9に記載の固体撮像装置において、前記画素比較処理部は、前記デジタル画素値の比較結果に基づいて入射光量に適した最適デジタル画素値を判定し、該最適デジタル画素値を有する画素が属する画素群のデジタル画素値を、前記互いに近接した単位画素群の代表デジタル画素値として出力する、固体撮像装置。請求項9に記載の固体撮像装置において、前記画素比較処理部は、前記デジタル画素値の比較結果と入射光量とに基づいて、前記複数の画素群のうちの異なる画素群を構成する単位画素群である、互いに近接した単位画素群からのデジタル画素値に対する演算処理を行い、この演算処理により得られるデジタル画素値を、前記互いに近接した単位画素群の代表デジタル画素値として出力する、固体撮像装置。複数の画素を行列状に配列してなる画素アレイを有する固体撮像装置を駆動する方法であって、該画素アレイを構成する複数の画素をグループ分けして得られる複数の画素群の画素を該画素群毎に独立したタイミングで駆動し、各画素群毎に異なるタイミングで画素信号を読み出す、固体撮像装置の駆動方法。請求項12に記載の固体撮像装置の駆動方法において、前記複数の画素群のうちの異なる画素群で露光時間が異なるよう該複数の画素群を駆動する、固体撮像装置の駆動方法。請求項13に記載の固体撮像装置の駆動方法において、前記画素を、入射光を光電変換して信号電荷を生成する光電変換部と、該光電変換部で生成された信号電荷を蓄積して、該信号電荷の蓄積量に応じた信号電圧を発生する電荷蓄積部と、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、該電荷蓄積部で発生する信号電圧を増幅して前記画素信号として読み出す増幅トランジスタとを有するものとし、前記複数の画素群のうちの異なる画素群では、該画素群を構成する画素の電荷蓄積部に蓄積された信号電荷をリセットするリセットタイミングが異なり、かつ該画素群を構成する画素から画素信号を読み出す読み出しタイミングが同一になるよう、該複数の画素群を駆動する、固体撮像装置の駆動方法。請求項14に記載の固体撮像装置の駆動方法において、前記画素信号として読み出されるアナログ画素信号をデジタル画素値に変換し、前記複数の画素群のうちの異なる画素群を構成する単位画素群である、互いに近接した単位画素群からのデジタル画素信号を、異なる画素群の間で比較し、前記デジタル画素値の比較結果に基づいて入射光量に適した最適デジタル画素値を判定し、該最適デジタル画素値を有する画素が属する画素群のデジタル画素値を、前記互いに近接した単位画素群の代表デジタル画素値として出力する、固体撮像装置の駆動方法。請求項14に記載の固体撮像装置の駆動方法において、前記画素信号として読み出されるアナログ画素信号をデジタル画素値に変換し、前記複数の画素群のうちの異なる画素群を構成する単位画素群である、互いに近接した単位画素群からのデジタル画素信号を、異なる画素群の間で比較し、前記デジタル画素値の比較結果と入射光量とに基づいて、前記複数の画素群のうちの異なる画素群を構成する単位画素群である、互いに近接した単位画素群からのデジタル画素値に対する演算処理を行い、この演算処理により得られるデジタル画素値を、前記互いに近接した単位画素群の代表デジタル画素値として出力する、固体撮像装置の駆動方法。被写体の撮像を行う撮像部を備えた電子情報機器であって、該撮像部は、請求項1に記載の固体撮像装置である電子情報機器。ところで、このような従来のCMOSイメージセンサでは、動画像などの撮像時には、読み出し速度を上げるため、画素を間引いて画素信号を読み出す間引き処理や、複数の画素の画素信号を同時に読み出して画素値を加算する画素加算などの処理が行われる。図28はこのような読み出し速度を上げるための対策を説明する図であり、図28aは画素の間引き処理を示し、図28bは画素加算処理を示している。例えば、図28aは、8行8列の画素の配列、つまり、奇数行では左から緑色画素PGaと赤色画素PRが交互に配列され、偶数行では、左から青色画素PBと緑色画素PGbが交互に配列されている配列を示している。このような画素配列において、第1行目および第2行目の画素行における第1列目、第2列目の画素、つまり4つの画素PGa、PR、PB、PGbを1つのグループとして、8行8列の画素の配列の画素から、4つのグループG1~G4を選択することで、読み出し画素数を減らして、センサーアレイ全体の読み出し速度を高めている。この場合、感度については通常の全画素読み出しと同じである。また、図28bは、図28aに示す8行8列の画素の配列のうちの、4行4列の画素の配列を示している。ここで、第2行第1列の画素P21、第2行第3列の画素P23、第4行第1列の画素P41、第4行第3列の画素P43の画素値を加算して、図25bで示す4行4列の画素領域の青画素出力データとしている。ここで、画素P21、P23、P41、P43はすべて青色画素である。このように4つの画素を同時に選択し1回で読み出すことで、読み出し回数を減らし、センサーアレイ全体の読み出し速度を高めている。この場合、感度については4画素の電荷を集積するため、4倍の感度を得ることができる。このように動画撮影時に間引き処理や画素加算処理を行うことで、読み出し速度が高められるが、露光時間の上限がフレームレートによって制約されてしまうという問題がある。また、間引き処理では、露光時間の上限が制約されることによって、低照度時に露光時間が不足して画質が劣化する問題が生じる。一方、画素加算処理では感度が4倍になるため、間引き処理に比べて露光時間が問題になることは少ないが、複数の画素の画素値を加算するため、空間解像度が劣化する問題が生じる。本発明は、上記のような問題点を解決するためになされたものであり、空間解像度および感度の低下を抑えつつ、露光時間を増大することができる固体撮像装置およびその駆動方法、並びに電子情報機器を得ることを目的とする。本発明による固体撮像装置は、複数の画素を行列状に配列してなる画素アレイを有する固体撮像装置であって、該画素アレイを構成する画素行を選択する行選択部と、該画素アレイを構成する画素列を選択する列選択部と、該行選択部および該列選択部を制御する制御部とを備え、該制御部は、該画素アレイを構成する複数の画素をグループ分けして得られる複数の画素群から、各画素群毎に異なるタイミングで画素信号が読み出されるよう該行選択部および列選択部を制御するものであり、そのことにより上記目的が達成される。本発明は、上記固体撮像装置において、前記複数の画素群は、前記画素アレイを構成する複数の画素を2つのグループに分割して得られる第1および第2の画素群であり、該制御部は、奇数フレームで該第1の画素群の画素の画素信号が読み出され、偶数フレームで該第2の画素群の画素の画素信号が読み出されるよう、前記行選択部および前記列選択部を制御することが好ましい。本発明は、上記固体撮像装置において、前記第1の画素群は、隣接する2行2列の4つの画素を単位画素群として、前記画素アレイ内の画素を行方向および列方向に1単位画素群置きに選択して得られる画素群であり、前記第2の画素群は、該画素アレイにおける、前記第1の画素群に含まれる単位画素群以外の単位画素群からなる画素群であることが好ましい。本発明は、上記固体撮像装置において、前記複数の画素群は、前記画素アレイを構成する複数の画素を4つのグループに分割して得られる第1~第4の画素群であり、該制御部は、4n-3番目nは整数のフレームで該第1の画素群の画素の画素信号が読みだれ、4n-2番目のフレームで該第2の画素群の画素の画素信号が読みだれ、4n-1番目のフレームで該第3の画素群の画素の画素信号が読み出され、4n番目のフレームで該第4の画素群の画素の画素信号が読み出されるよう、前記行選択部および前記列選択部を制御することが好ましい。本発明は、上記固体撮像装置において、前記第1の画素群は、前記画素アレイにおける隣接する2行2列の4つの画素を単位画素群として、前記画素アレイにおける奇数行および奇数列の単位画素群を選択して得られる画素群であり、前記第2の画素群は、前記画素アレイにおける奇数行および偶数列の単位画素群を選択して得られる画素群であり、前記第3の画素群は、前記画素アレイにおける偶数行および偶数列の単位画素群を選択して得られる画素群であり、前記第4の画素群は、前記画素アレイにおける偶数行および奇数列の単位画素群を選択して得られる画素群であることが好ましい。本発明は、上記固体撮像装置において、前記制御部は、前記複数の画素群のうちの異なる画素群で露光時間が異なるよう、前記行選択部および前記列選択部を制御することが好ましい。本発明は、上記固体撮像装置において、前記画素は、入射光を光電変換して信号電荷を生成する光電変換部と、該光電変換部で生成された信号電荷を蓄積して、該信号電荷の蓄積量に応じた信号電圧を発生する電荷蓄積部と、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、該電荷蓄積部で発生する信号電圧を増幅して前記画素信号として読み出す増幅トランジスタとを有し、前記制御部は、前記複数の画素群のうちの異なる画素群では、該画素群を構成する画素の電荷蓄積部に蓄積された信号電荷をリセットするリセットタイミングが異なり、かつ該画素群を構成する画素から画素信号を読み出す読み出しタイミングが同一になるよう、前記行選択部を制御することが好ましい。本発明は、上記固体撮像装置において、前記画素信号として読み出されるアナログ画素信号をデジタル画素値に変換するAD変換部と、前記複数の画素群のうちの異なる画素群を構成する単位画素群である、互いに近接した単位画素群からのデジタル画素信号を、異なる画素群の間で比較する画素比較処理部とを備えていることが好ましい。本発明は、上記固体撮像装置において、前記画素比較処理部は、前記互いに近接した複数の単位画素群の間で同色画素のデジタル画素値を比較することが好ましい。本発明は、上記固体撮像装置において、前記画素比較処理部は、前記デジタル画素値の比較結果に基づいて入射光量に適した最適デジタル画素値を判定し、該最適デジタル画素値を有する画素が属する画素群のデジタル画素値を、前記互いに近接した単位画素群の代表デジタル画素値として出力することが好ましい。本発明は、上記固体撮像装置において、前記画素比較処理部は、前記デジタル画素値の比較結果と入射光量とに基づいて、前記複数の画素群のうちの異なる画素群を構成する単位画素群である、互いに近接した単位画素群からのデジタル画素値に対する演算処理を行い、この演算処理により得られるデジタル画素値を、前記互いに近接した単位画素群の代表デジタル画素値として出力することが好ましい。本発明に係る固体撮像装置の駆動方法は、複数の画素を行列状に配列してなる画素アレイを有する固体撮像装置を駆動する方法であって、該画素アレイを構成する複数の画素をグループ分けして得られる複数の画素群の画素を該画素群毎に独立したタイミングで駆動し、各画素群毎に異なるタイミングで画素信号を読み出すものであり、そのことにより上記目的が達成される。本発明は、上記固体撮像装置の駆動方法において、前記複数の画素群のうちの異なる画素群で露光時間が異なるよう該複数の画素群を駆動することが好ましい。本発明は、上記固体撮像装置の駆動方法において、前記画素を、入射光を光電変換して信号電荷を生成する光電変換部と、該光電変換部で生成された信号電荷を蓄積して、該信号電荷の蓄積量に応じた信号電圧を発生する電荷蓄積部と、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、該電荷蓄積部で発生する信号電圧を増幅して前記画素信号として読み出す増幅トランジスタとを有するものとし、前記複数の画素群のうちの異なる画素群では、該画素群を構成する画素の電荷蓄積部に蓄積された信号電荷をリセットするリセットタイミングが異なり、かつ該画素群を構成する画素から画素信号を読み出す読み出しタイミングが同一になるよう、該複数の画素群を駆動することが好ましい。本発明は、上記固体撮像装置の駆動方法において、前記画素信号として読み出されるアナログ画素信号をデジタル画素値に変換し、前記複数の画素群のうちの異なる画素群を構成する単位画素群である、互いに近接した単位画素群からのデジタル画素信号を、異なる画素群の間で比較し、前記デジタル画素値の比較結果に基づいて入射光量に適した最適デジタル画素値を判定し、該最適デジタル画素値を有する画素が属する画素群のデジタル画素値を、前記互いに近接した単位画素群の代表デジタル画素値として出力することが好ましい。本発明は、上記固体撮像装置の駆動方法において、前記画素信号として読み出されるアナログ画素信号をデジタル画素値に変換し、前記複数の画素群のうちの異なる画素群を構成する単位画素群である、互いに近接した単位画素群からのデジタル画素信号を、異なる画素群の間で比較し、前記デジタル画素値の比較結果と入射光量とに基づいて、前記複数の画素群のうちの異なる画素群を構成する単位画素群である、互いに近接した単位画素群からのデジタル画素値に対する演算処理を行い、この演算処理により得られるデジタル画素値を、前記互いに近接した単位画素群の代表デジタル画素値として出力することが好ましい。本発明に係る電子情報機器は、被写体の撮像を行う撮像部を備えた電子情報機器であって、該撮像部は、上述した本発明に係る固体撮像装置であり、そのことにより上記目的が達成される。次に作用について説明する。本発明においては、複数の画素を行列状に配列してなるセンサーアレイを有する固体撮像装置において、画素アレイを構成する画素行を選択する行選択部と、該画素アレイを構成する画素列を選択する列選択部と、該行選択部および該列選択部を制御するタイミング制御部とを備え、該タイミング制御部は、該画素アレイを構成する複数の画素をグループ分けして得られる複数の画素群から、各画素群毎に異なるタイミングで画素信号が読み出されるよう該行選択部および列選択部を制御するので、空間解像度および感度の低下を抑えつつ、露光時間を増大することができる。また、本発明においては、分割した領域、つまり各画素群ごとに異なる露光時間で撮影を行うので、露光時間がオーバーラップするため、得られる画素情報の同時性を高くすることができる。また、本発明においては、上記固体撮像装置において、リセットのみを各画素群で分割して行い、画像の読み込みを各画素群で同時に行うので、画素アレイの領域画素群によってリセットタイミングが異なることで、読み込みは同時でも露光時間は領域ごとに変えることができ、また、各画素群から得られる画素情報の同時性を高くすることができる。また、本発明においては、上記固体撮像装置において、各画素群から取得した画素情報を決められた計算式に基き演算して出力するので、異なる露光時間の画素値の合成によりダイナミックレンジを広げることもできる。以上のように、本発明によれば、空間解像度および感度の低下を抑えつつ、露光時間を増大することができる固体撮像装置およびその駆動方法、並びに電子情報機器を得ることができる効果がある。以下、本発明の実施形態について図面を参照しながら説明する。実施形態1図1は、本発明の実施形態1によるCMOSイメージセンサの概略構成を示す図である。この実施形態1のCMOSイメージセンサ固体撮像装置100は、複数の画素を行列状に配列してなるセンサーアレイ画素アレイ110と、該センサーアレイ110を構成する画素行を選択する行選択部130と、該画素アレイを構成する画素列を選択する列選択部140と、該センサーアレイ110から読み出されるアナログ画素信号をデジタル画素値画素出力OUTに変換して出力するAD変換部120と、該行選択部130および該列選択部140をそれぞれ制御信号TC1、TC2により制御するタイミング制御部150とを備えている。ここで、該タイミング制御部150は、該センサーアレイ110を構成する複数の画素をグループ分けして得られる複数の画素群から、各画素群毎に異なるタイミングで画素信号が読み出されるよう該行選択部130および列選択部140を制御するよう構成されている。図4は、本発明の実施形態1によるCMOSイメージセンサの動作を説明する図であり、図4aおよびbは、センサーアレイにおける画素のグループA群およびB群を示している。具体的には、この実施形態1では、タイミング制御部150は、奇数フレームで第1の画素群図4aに示すA群の画素の画素信号が読み出され、偶数フレームで第2の画素群図4bに示すB群の画素の画素信号が読み出されるよう、前記行選択部130および前記列選択部140を制御する。前記複数の画素群は、前記画素アレイを構成する複数の画素を2つのグループに分割して得られる第1および第2の画素群A群およびB群である図4aおよびb参照。ここで第1の画素群A群は、隣接する2行2列の4つの画素を単位画素群として、前記画素アレイ内の画素を行方向および列方向に1単位画素群置きに選択して得られる画素群であり、前記第2の画素群B群は、該画素アレイにおける、前記第1の画素群に含まれる単位画素群以外の単位画素群からなる画素群である。図4aは、8行8列の画素アレイにおける第1の画素群A群を示し、第1の画素群A群は、画素P11、P12、P15、P16、P21、P22、P25、P26、P33、P34、P37、P38、P43、P44、P47、P48、P51、P52、P55、P56、P61、P62、P65、P66、P73、P74、P77、P78、P83、P84、P87、P88であり、図中、右上がりのハッチングを付した画素は赤色画素であり、左上がりのハッチングを付した画素は青色画素であり、ドットを付した画素は緑色画素である。図4bは、8行8列の画素アレイにおける第2の画素群B群を示し、第2の画素群B群は、画素P13、P14、P17、P18、P23、P24、P27、P28、P31、P32、P35、P36、P41、P42、P45、P46、P53、P54、P57、P58、P63、P64、P67、P68、P71、P72、P75、P76、P81、P82、P85、P86であり、図中、右上がりのハッチングを付した画素は赤色画素であり、左上がりのハッチングを付した画素は青色画素であり、ドットを付した画素は緑色画素である。図2は、上記CMOSイメージセンサ100のセンサーアレイ110の構成を示すブロック図である。本実施形態1のセンサーアレイ110においても、画素P図2ではPmnm:1~5、n:1~4は図26に示す従来のCMOSイメージセンサにおけるものと同一の構成となっている。そして、本実施形態1のセンサーアレイ110では、このような画素Pがm行n列図2では5行×4列のマトリクス状に配列されている。例えば、第1行目の画素行には、赤色画素Rと緑色画素Gとが交互に配列されており、また、第2行目の画素行には、緑色画素Gと青色画素Bとが交互に配列されている。ここで、奇数行の画素行の画素配列は第1行目の画素行紙面では最も上の画素行の画素配列と同じであり、偶数行の画素行の画素配列は、第2行目の画素行の画素配列と同じである。なお、図22中、画素Pmnm:1~5、n:1~4は、第m行第n列の画素を示している。また、各画素列毎に読出し信号線L1~L4が設けられており、各画素列の選択トランジスタTsからの画素信号outputが、対応する読出し信号線L1~L4に読み出されるようになっている。また、各画素行の画素には、リセット信号ResetAおよびResetBのいずれか、転送信号Trans、選択信号Rowが供給されるようになっている。つまり、この実施形態1では、例えば、第1行目の画素P11~P14のうち、第1列および第2列の画素P11およびP12には、第1のリセット信号ResetA1が供給され、第1行目の画素P11~P14のうち、第3列および第4列の画素P13およびP14には、第2のリセット信号ResetB1が供給されている。つまり、センサーアレイ110の全体では、第4k-3列、第4k-2列の画素には、第1のリセット信号ResetAmが供給され、第4k-1列、第4k列の画素には、第2のリセット信号ResetBmが供給され、ここでkは自然数である。また、各読出し信号線L1~L4は、列選択トランジスタCTr1~CTr4の一端に接続され、これらの列選択トランジスタCTr1~CTr4の他端out1~out4は、AD変換部22の各読出し信号線に対応するAD変換器に接続されている。また、列選択トランジスタCTr1~CTr4のゲートは、列選択部140から出力される列選択信号col1~col4図1では、列選択信号colに接続されている。なお、各読出し信号線に対応するAD変換器は、前記AD変換部120の内部に設けられている。次に動作について説明する。このような構成の従来のCMOSイメージセンサ100では、タイミング制御部150からの制御信号TC1およびTC2により行選択部130、列選択部140およびAD変換部120が動作して、センサーアレイ110の各画素から画素信号が読み出される。図3は、本発明の実施形態1によるCMOSイメージセンサの動作を説明する図であり、各画素行の画素の電荷リセットを行うタイミングSa1、、San、Sb1、、Sbn、および画素の電荷を読み出すタイミングEa1、、Ean、Eb1、、Ebnをそれぞれ●印および○印で示している。例えば、図2に示すセンサーアレイの第1行目の画素列については、リセット信号ResetA1により、画素P11およびP12のリセットトランジスタTrがオンしタイミングSa1、電荷蓄積部FDがリセットされ、さらに、その後、行選択信号Row1により選択トランジスタTsがオンしタイミングEa1、電荷蓄積部に蓄積された信号電荷が増幅トランジスタAMPにより増幅されて選択トランジスタTsを介して読出し信号線L1およびL2に読み出される。ここでは、説明の簡略化のため、画素内の転送トランジスタの動作は省略しているが、選択トランジスタがオンする前には、電荷蓄積部FDに信号電荷が転送されるように動作するものとする図26参照。このとき、列選択部140の制御により列選択トランジスタCTr1、CTr2がオン状態となり、画素P11、P12の画素信号はAD変換部に出力され、一方、列選択部140の制御により列選択トランジスタCTr3、CTr4がオフ状態となり、画素P13、P14の画素信号はAD変換部には出力されない。また、第2行目の画素列においても、リセット信号ResetA2により、画素P21およびP22のリセットトランジスタTrがオンすると、電荷蓄積部FDがリセットされ、さらに、その後、行選択信号Row2により選択トランジスタTsがオンし、電荷蓄積部に蓄積された信号電荷が増幅トランジスタAMPにより増幅されて選択トランジスタTsを介して読出し信号線L1およびL2に読み出される。このとき、第1行目の画素列からの画素信号の読み出しと同様、画素P21、P22の画素信号はAD変換部に出力されるが、画素P23、P24の画素信号はAD変換部には出力されない。また、第3行目の画素列においては、リセット信号ResetB3により、画素P33およびP34のリセットトランジスタTrがオンし、電荷蓄積部FDがリセットされ、さらに、その後、行選択信号Row3により選択トランジスタTsがオンし、電荷蓄積部に蓄積された信号電荷が増幅トランジスタAMPにより増幅されて選択トランジスタTsを介して読出し信号線L3およびL4に読み出される。このとき、列選択部140の制御により列選択トランジスタCTr3、CTr4がオン状態となり、画素P33、P34の画素信号はAD変換部に出力され、一方、列選択部140の制御により列選択トランジスタCTr1、CTr2がオフ状態となり、画素P31、P32の画素信号はAD変換部には出力されない。また、第4行目の画素列においては、リセット信号ResetB4により、画素P43およびP44のリセットトランジスタTrがオンし、電荷蓄積部FDがリセットされ、さらに、その後、行選択信号Row4により選択トランジスタTsがオンし、電荷蓄積部に蓄積された信号電荷が増幅トランジスタAMPにより増幅されて選択トランジスタTsを介して読出し信号線L3およびL4に読み出される。このとき、第3行目の画素列からの画素信号の読み出しと同様、画素P43、P44の画素信号はAD変換部に出力されるが、画素P41、P42の画素信号はAD変換部には出力されない。このような画素信号の読み出し動作が第1行目から第n行目の画素列まで繰り返し行われることにより、センサーアレイにおけるA群の画素から画素信号が読み出される。また、このようなセンサーアレイにおけるA群の画素から画素信号の読み出し動作と平行して、B群の画素から画素信号の読み出し動作が行われる。B群からの読み出し動作では、A群の画素から画素信号の読み出し動作とは、リセット信号ResetAとリセット信号ResetBとによる読み出し動作が逆になる。つまり、図2に示すセンサーアレイの第1行目の画素列については、リセット信号ResetB1により、画素P13およびP14のリセットトランジスタTrがオンしタイミングSb1、電荷蓄積部FDがリセットされ、さらに、その後、行選択信号Row1により選択トランジスタTsがオンしタイミングEb1、電荷蓄積部に蓄積された信号電荷が増幅トランジスタAMPにより増幅されて選択トランジスタTsを介して読出し信号線L3およびL4に読み出される。このとき、列選択部140の制御により列選択トランジスタCTr3、CTr4がオン状態となり、画素P13、P14の画素信号はAD変換部に出力され、一方、列選択部140の制御により列選択トランジスタCTr1、CTr2がオフ状態となり、画素P11、P12の画素信号はAD変換部には出力されない。また、第2行目の画素列においても、リセット信号ResetB2により、画素P23およびP24のリセットトランジスタTrがオンすると、電荷蓄積部FDがリセットされ、さらに、その後、行選択信号Row2により選択トランジスタTsがオンし、電荷蓄積部に蓄積された信号電荷が増幅トランジスタAMPにより増幅されて選択トランジスタTsを介して読出し信号線L3およびL4に読み出される。このとき、第1行目の画素列からの画素信号の読み出しと同様、画素P23、P24の画素信号はAD変換部に出力されるが、画素P21、P22の画素信号はAD変換部には出力されない。また、第3行目の画素列においては、リセット信号ResetA3により、画素P31およびP32のリセットトランジスタTrがオンし、電荷蓄積部FDがリセットされ、さらに、その後、行選択信号Row3により選択トランジスタTsがオンし、電荷蓄積部に蓄積された信号電荷が増幅トランジスタAMPにより増幅されて選択トランジスタTsを介して読出し信号線L1およびL2に読み出される。このとき、列選択部140の制御により列選択トランジスタCTr1、CTr2がオン状態となり、画素P31、P32の画素信号はAD変換部に出力され、一方、列選択部140の制御により列選択トランジスタCTr3、CTr4がオフ状態となり、画素P33、P34の画素信号はAD変換部には出力されない。また、第4行目の画素列においては、リセット信号ResetA4により、画素P41およびP42のリセットトランジスタTrがオンし、電荷蓄積部FDがリセットされ、さらに、その後、行選択信号Row4により選択トランジスタTsがオンし、電荷蓄積部に蓄積された信号電荷が増幅トランジスタAMPにより増幅されて選択トランジスタTsを介して読出し信号線L1およびL2に読み出される。このとき、第3行目の画素列からの画素信号の読み出しと同様、画素P41、P42の画素信号はAD変換部に出力されるが、画素P43、P44の画素信号はAD変換部には出力されない。このような画素信号の読み出し動作が第1行目から第n行目の画素列まで繰り返し行われることにより、センサーアレイにおけるB群の画素から画素信号が読み出される。このように本実施形態1では、センサーアレイにおける画素がA群およびB群の2つのグループに分けて読み出され、しかもこれら2群の読み出しはオーバーラップして行うことが可能であり、フレームレートの高速化に対しても十分な露光時間を確保することが可能となる。実施形態1の変形例1図5は、本発明の実施形態1の変形例1によるCMOSイメージセンサの動作を説明する図であり、各画素行の画素の電荷リセットを行うタイミングSa1、、San-2、Sb1、、Sbn-2、Sc1、、Scn、Sd1、、Sdnおよび画素の電荷を読み出すタイミングEa1、、Ean-2、Eb1、、Ebn-2、Ec1、、Ecn、Ed1、、Ednをそれぞれ●印および○印で示している。図6は、本発明の実施形態1の変形例1によるCMOSイメージセンサの動作を説明する図であり、各画素行の画素の電荷リセットを行うタイミングおよび画素の電荷を読み出すタイミング図6a、および制御信号の波形図6bを示している。なお、図6では、図5に示すA群~D群の最初の画素行での画素の電荷リセットを行うタイミングSa1、Sb1、Sc1、Sd1および画素の電荷を読み出すタイミングEa1、Eb1を示している。図7は、本発明の実施形態1の変形例1によるCMOSイメージセンサの動作を説明する図であり、センサーアレイにおける画素のグループA群~D群を示している。この実施形態1の変形例1では、センサーアレイにおける画素がA群~D群の4つのグループに分けて読み出されるものであり、しかもこれら4群の読み出しはオーバーラップして行うことが可能であり、フレームレートの高速化に対しても十分な露光時間を確保することが可能となる。つまり、図7に示す8行8列画素アレイでは、A群の画素として、第1行目、第2行目、第5行目、第6行目の画素列において、それぞれ第1列、第2列、第5列、第6列の画素を選択する。このときのリセット信号ResetA1、行選択信号Row1、および列選択信号ColA、ColBは、図6bに示すとおりである。ここで、列選択信号ColAは、A群およびD群を選択する列選択信号であり、列選択信号ColBは、B群およびC群を選択する列選択信号である。以下、図7aに示す8行8列の画素アレイにおけるA郡の画素からの画素信号の読み出しについて具体的に説明する。8行8列の画素アレイの第1行目最初の行の画素列における画素P11、P12、P15、P16の電荷蓄積部FDの電位が、リセット信号ResetA1によりリセットされタイミングSa1、その後、行選択信号Row1により、これらの画素の電荷蓄積部に蓄積された信号電荷が対応する読出し信号線に読み出されるタイミングEa1。このとき、列選択信号ColAにより、これらの第1、第2、第5、第6列目の画素列の列選択トランジスタがオン状態となり、画素P11、P12、P15、P16の画素信号はAD変換部に出力され、一方、列選択信号ColBにより、第3、第4、第7、第8列目の画素列の列選択トランジスタがオフ状態となり、画素P13、P14、P17、P18の画素信号はAD変換部には出力されない。この第1行目の画素列における電荷リセットおよび電荷読み出しと同様にして、第2行、第5行、第6行の画素列における電荷リセットおよび電荷読み出しが行われて、A群における画素P11、P12、P15、P16、P21、P22、P25、P26、P51、P52、P55、P56、P61、P62、P65、P66の画素信号がAD変換部に出力される。また、B群の画素として、第1行目、第2行目、第5行目、第6行目の画素列において、それぞれ第3列、第4列、第7列、第8列の画素を選択する。このときのリセット信号ResetB1、行選択信号Row1、および列選択信号ColA、ColBは、図6bに示すとおりである。8行8列の画素アレイの第1行目最初の行の画素列における画素P13、P14、P17、P18の電荷蓄積部FDの電位が、リセット信号ResetB1によりリセットされタイミングSb1、その後、行選択信号Row1により、これらの画素の電荷蓄積部に蓄積された信号電荷が、対応する読出し信号線に読み出されるタイミングEb1。このとき、列選択信号ColBにより、これらの第3、第4、第7、第8列目の画素列の列選択トランジスタがオン状態となり、画素P13、P14、P17、P18の画素信号はAD変換部に出力され、一方、列選択信号ColAにより、第1、第2、第5、第6列目の画素列の列選択トランジスタがオフ状態となり、画素P11、P12、P15、P16の画素信号はAD変換部には出力されない。この第1行目の画素列における電荷リセットおよび電荷読み出しと同様にして、第2行、第5行、第6行の画素列における電荷リセットおよび電荷読み出しが行われて、B群における画素P13、P14、P17、P18、P23、P24、P27、P28、P53、P54、P57、P58、P63、P64、P67、P68の画素信号がAD変換部に出力される。また、C群の画素として、第3行目、第4行目、第7行目、第8行目の画素列において、それぞれ第3列、第4列、第7列、第8列の画素を選択する。このときのリセット信号ResetB1、行選択信号Row3、および列選択信号ColA、ColBは、図6bに示すとおりである。8行8列の画素アレイの第3行目の画素列における画素P33、P34、P37、P38の電荷蓄積部FDの電位が、リセット信号ResetB3によりリセットされタイミングSc1、その後、行選択信号Row3により、これらの画素の電荷蓄積部に蓄積された信号電荷が、対応する読出し信号線に読み出される。このとき、列選択信号ColBにより、第3、第4、第7、第8列目の画素列の列選択トランジスタがオン状態となり、画素P33、P34、P37、P38の画素信号はAD変換部に出力され、一方、列選択信号ColAにより、第1、第2、第5、第6列目の画素列の列選択トランジスタがオフ状態となり、画素P31、P32、P35、P36の画素信号はAD変換部には出力されない。この第3行目の画素列における電荷リセットおよび電荷読み出しと同様にして、第4行、第7行、第8行の画素列における電荷リセットおよび電荷読み出しが行われて、B群における画素P33、P34、P37、P38、P43、P44、P47、P48、P73、P74、P77、P78、P83、P84、P87、P88の画素信号がAD変換部に出力される。また、D群の画素として、第3行目、第4行目、第7行目、第8行目の画素列において、それぞれ第1列、第2列、第5列、第6列の画素を選択する。このときのリセット信号ResetA1、行選択信号Row3、および列選択信号ColA、ColBは、図6bに示すとおりである。8行8列の画素アレイの第3行目の画素列における画素P31、P32、P35、P36の電荷蓄積部FDの電位が、リセット信号ResetA3によりリセットされタイミングSd1、その後、行選択信号Row3により、これらの画素の電荷蓄積部に蓄積された信号電荷が対応する読出し信号線に読み出される。このとき、列選択信号ColAにより、これらの第1、第2、第5、第6列目の画素列の列選択トランジスタがオン状態となり、画素P31、P32、P35、P36の画素信号はAD変換部に出力され、一方、列選択信号ColBにより、第3、第4、第7、第8列目の画素列の列選択トランジスタがオフ状態となり、画素P33、P34、P37、P38の画素信号はAD変換部には出力されない。この第3行目の画素列における電荷リセットおよび電荷読み出しと同様にして、第4行、第7行、第8行の画素列における電荷リセットおよび電荷読み出しが行われて、D群における画素P31、P32、P35、P36、P41、P42、P45、P46、P71、P72、P75、P76、P81、P82、P85、P86の画素信号がAD変換部に出力される。このように本実施形態1の変形例1では、センサーアレイにおける画素がA群~D群の4つのグループに分けて読み出され、しかもこれら4群の読み出しはオーバーラップして行うことが可能であり、フレームレートの高速化に対しても十分な露光時間を確保することが可能となる。実施形態1の変形例2図8は、本発明の実施形態1の変形例2によるCMOSイメージセンサの動作を説明する図であり、センサーアレイにおける画素のグループA群~D群を示している。この実施形態1の変形例2では、実施形態1の変形例1とは、センサーアレイにおける画素のグループA群~D群における各画素の位置が異なるのみである。なお、センサーアレイを構成する複数の画素を4つのグループに分割する場合は、タイミング制御部は、4n-3番目nは整数のフレームで該第1の画素群の画素の画素信号が読みだれ、4n-2番目のフレームで該第2の画素群の画素の画素信号が読みだれ、4n-1番目のフレームで該第3の画素群の画素の画素信号が読みだされ、4n番目のフレームで該第4の画素群の画素の画素信号が読みだれるよう、前記行選択部および前記列選択部を制御する。実施形態2図9は、本発明の実施形態2によるCMOSイメージセンサを説明する図であり、各画素行の画素の電荷リセットを行うタイミングおよび画素の電荷を読み出すタイミング図9bを、比較例のもの図9aとともにそれぞれ●印および○印で示している。この実施形態2のCMOSイメージセンサは、前記実施形態1のCMOSイメージセンサにおいて、制御部が、第1および第2の画素群AおよびBのうちの異なる画素群で露光時間が異なるよう、前記行選択部および前記列選択部を制御するようにしたものである。以下、この実施形態2のCMOSイメージセンサの動作を、従来のCMOSイメージセンサの動作図9aと対比して、図9bを用いて説明する。同じ被写体を2種類の露光時間ELtEStで撮影する場合、従来のCMOSイメージセンサでは、フレームごとに露光時間を変えて連続して撮影する。例えば、1行目の画素列については、タイミングS1でリセットし、タイミングE1で読み出し、さらに、このタイミングE1ではリセットを兼ねるため、その後のタイミングEa1で読み出しを行うことで、図9aに示すように、長い露光時間ELtと短い露光時間EStとが生ずる。同様に各行の画素を読み出すことで、フレームごとに露光時間を変えて撮影することができるが、電荷読み出しを電荷リセットの代用としても2つの画像には短い露光時間ESt分の時間差が生じる。一方、本発明の実施形態2では、A群で長い露光時間ELtとB群で短い露光時間EStというように、露光時間を変えて撮影することにより、B群の露光時間分をオーバーラップさせることができるため、2つの画像の時間差はA群の画素読み込み時間まで小さくすることができる。このように従来技術でもフレーム単位で露光時間を変えて撮影できるが、本実施形態2では、分割した領域ごとに異なる露光時間で撮影を行うことで、露光時間がオーバーラップするため、撮像信号の同時性が高くなる。実施形態2の変形例1図10は、本発明の実施形態2の変形例1によるCMOSイメージセンサを説明する図であり、各画素行の画素の電荷リセットを行うタイミングSa1、、San-2、Sb1、、Sbn-2、Sc1、、Scn、Sd1、、Sdnおよび画素の電荷を読み出すタイミングEa1、、Ean-2、Eb1、、Ebn-2、Ec1、、Ecn、Ed1、、Ednをそれぞれ●印および○印で示している。図11は、本発明の実施形態2の変形例1によるCMOSイメージセンサを説明する図であり、各画素行の画素の電荷リセットを行うタイミングおよび画素の電荷を読み出すタイミング図11a、および制御信号の波形図11bを示している。なお、図11では、図10に示すA群~D群の最初の画素行での画素の電荷リセットを行うタイミングSa1、Sb1、Sc1、Sd1および画素の電荷を読み出すタイミングEa1、Eb1を示している。この実施形態2の変形例1では、実施形態2のCMOSイメージセンサにおいて、センサーアレイにおける画素がA群~D群の4つのグループに分けて読み出されるようにしたものである。ここでは、A群とC群とでは露光時間ELtを長くとり、B群とD群とでは露光時間EStを短くしている。この実施形態2の変形例1によるCMOSイメージセンサにおけるその他の構成は、実施形態2のCMOSイメージセンサと同様である。実施形態3図12は、本発明の実施形態3によるCMOSイメージセンサを説明する図であり、各画素行の画素の電荷リセットを行うタイミングSa1、、San、Sb1、、Sbnおよび画素の電荷を読み出すタイミングEa1、、Eanをそれぞれ●印および○印で示している。この実施形態3のCMOSイメージセンサは、前記実施形態1のCMOSイメージセンサ100において、タイミング制御部150が、第1および第2の画素群AおよびBで、リセットだけが別々に、つまりタイミングSa1、、San、Sb1、、Sbnで行われ、電荷読み出しは同時に、つまりタイミングEa1、、Eanで行われるよう、前記行選択部および前記列選択部を制御するようにしたものである。つまり、本発明の実施形態3では、図12に示すように、第1および第2の画素群AおよびBで、リセットだけが別々のタイミング例えば1行目の画素列ではタイミングSa1とSb1で行われ、電荷読み出しは同時例えば1行目の画素列ではタイミングEa1に行われる。このように本実施形態3では、リセットのみを各画素群AおよびBで分割して行い、画像の読み込みを、従来と同じように各行の画素列で同時に行う。このため、センサーアレイの領域によってリセットタイミングが異なることで、読み込みは同時でも露光時間は領域ごとに変えることができ、さらに画素信号の同時性を高めることができる。実施形態3の変形例1図13は、本発明の実施形態3の変形例1によるCMOSイメージセンサを説明する図であり、各画素行の画素の電荷リセットを行うタイミングおよび画素の電荷を読み出すタイミングをそれぞれ●印および○印で示している。図14は、本発明の実施形態3の変形例1によるCMOSイメージセンサを説明する図であり、各画素行の画素の電荷リセットを行うタイミングおよび画素の電荷を読み出すタイミング図14a、および制御信号の波形図14bを示している。この実施形態3の変形例1では、実施形態3のCMOSイメージセンサにおいて、センサーアレイにおける画素がA群~D群の4つのグループに分けて読み出されるようにしたものである。ここで、A群~D群は、図7a~dに示すA群~D群と同一である。ここで、図14aに示すタイミングは、図13に示すA,B,C,D群の最初の行のタイミングを取り出したものであり、図14bは、図14aに示すタイミングを行選択信号および列選択信号のタイミングに置き換えたものである。また、ここでは、全画素読み出しを行うため、列選択信号ColA,ColBは同時にHighになる。また、画素の電荷読み出しを1行目から4n行目まで飛ばさずに行っているので、画素群A~Dの画素の電荷を、センサアレイの同じ画素行では同時のタイミングで読み出しており、露光時間は、A群の画素が一番長くD群の画素が一番短くなるようにしている。つまり、A群~D群の画素の露光時間EA~EDとすると、EA>EB>EC>EDとなる。但し、露光時間の短くする順はこれに限るものではない。この実施形態3の変形例1によるCMOSイメージセンサにおけるその他の構成は、実施形態3のCMOSイメージセンサと同様である。また、図15は、本発明の実施形態3の変形例1によるCMOSイメージセンサを説明する図であり、各群の画素値レベルを示している。この実施形態3の変形例1のCMOSイメージセンサでは、図15に示すように、1画面に相当する画素情報は、4種類の露光時間の画素情報が混ざった状態で出力される。なお、図15で示す画素群Gaは、図7に示すA群図7aを構成する単位画素群であり、隣接する4つの画素左上の緑色画素、右上の赤色画素、左下の青色画素、右下の緑色画素から構成されている。同様に、図15で示す画素群Gb~Gdは、図7に示すB群~D群図7b~図7dを構成する単位画素群であり、それぞれの単位画素群は、隣接する4つの画素左上の緑色画素、右上の赤色画素、左下の青色画素、右下の緑色画素から構成されている。つまりA群を構成する単位画素群Gaの画素は、露光時間が最も長く、B群を構成する単位画素群Cbの画素は、露光時間が2番目に長く、C群を構成する単位画素群Gcの画素は露光時間が2番目に短く、D群を構成する単位画素群Cdの画素は露光時間が最も短い。このような異なる露光時間を有する複数群の画素値レベルの情報を処理することで、ダイナミックレンジを拡大することも可能である。実施形態4図16は、本発明の実施形態4によるCMOSイメージセンサの概略構成を示す図である。図17は、本発明の実施形態4によるCMOSイメージセンサを説明する図であり、各群の画素値レベルを示している。この実施形態4のCMOSイメージセンサ400は、実施形態3の変形例1のCMOSイメージセンサ100において、複数の画素群のうちの異なる画素群つまり、図7に示すA群~D群を構成する単位画素群である、互いに近接した単位画素群Ga~Gdからのデジタル画素信号を、異なる画素群の間で比較する画素比較処理部467を追加し、センサーアレイにおける画素の左右上下に隣接する4つの単位画素群からなる隣接画素領域RGの画素信号として、A群~D群の4つの組の1つの組の単位画素群の画素信号を選択してAD変換部へ読み出すようにしたものである。ここで、画素比較処理部467は、画素比較部460とラインメモリー470とを有し、A群およびB群からの画素情報をラインメモリー470に記憶し、C群とD群からの画素情報がセンサーアレイから得られると、画素比較部460にてA~Dの4群の画素情報を同色画素間で比較するものである。なお、ラインメモリーは行方向に画素群を分割しない場合は不要である。つまり、行方向に画素分割を行わない場合、比較を行う画素が同一行内の近接した場所に出現するので、R、Gr、B、Gb各色について、分割数分の記憶領域を持てば比較を行うことができる。図7を用いて具体的に示すと、行方向に画素群を分割しない場合は、A群図7aとD群図7dとが分割されておらず1つの群第1群を形成しており、B群図7bとC群図7cとが分割されておらず1つの群第2群を形成している場合であり、この場合は、異なる画素行の画素例えば画素P11に対する画素P31は、画素P11との比較の対象とはならず、比較の対象となる画素画素P11に対する画素P13は、画素P11と同じ行第1行内の近接した場所に出現する。従って、例えば、上記第1群の画素P11と比較すべき第2群の画素P13の画素信号が出力されるまで、画素P11の画素信号を保持するには、分割数分の記憶領域を持てば、画素信号の比較が可能となる。この場合は、ラインメモリーは不要である。一方、図7a~dに示すように、行方向に画素群を分割している場合は、異なる画素行の画素例えば画素P11に対する画素P31、P33も、画素P11との比較の対象となり、比較の対象となる画素画素P11に対する画素P31、P33は、画素P11と異なる行第3行に出現する。従って、上記A群の画素P11と比較すべきC群の画素P33の画素信号が出力されるまで、画素P11、P13の画素信号を保持するのに、ラインメモリーが必要となる。図18は、入力光量と画素出力値との関係図18a、画素出力値の選択処理図18b、入力光量に応じた画素出力値の選択方法図18cを説明する図である。このようなCMOSイメージセンサでは、画素比較部460で得られる各群の画素出力値と、撮影状況での入力光量との関係に基づいて、図18aに示すように入力光量に応じて適切な群の画素出力値を、図18bに示す選択式に基づいて選択することが可能となる。例えば、図18cに示すように入力光量が入力光量InAである場合を考えると、、A群およびB群の画素では露光時間が長いため、画素出力値が飽和レベルに達してしまい、入力光量InAの信号量を正しく測定することができない。一般的に入力光量InAの信号量を精度良く測定するには、測定範囲内でできるだけ信号レベル画素出力値が大きくなる方がよい。ただし、画素出力値が飽和レベルに近すぎるとリニアリティが失われる場合があるため、図18bに示す選択式では、実際の飽和レベルの90を飽和レベルの判断基準とみなしている。図18cに示すように、C群とD群の画素ではいずれも入力光量InAの信号量を正しく測定できているが、上記の理由からC群の画素の画素信号を選択し、この画素信号に、このC群に対応するゲインgainCをかけた値を画素出力値として出力する。このように画素情報にゲインをかけた値を画素出力値とするのは、いずれの群を選択しても、出力される画素出力値は同じレベルとなるようにするためである。具体的には、入力光量InBに注目すると、A群~D群の画素のAD変換部からのデジタル画素信号outA~outDをそのまま画素出力値にした場合、各群の露光時間の違いにより、同じ入力光量Inに対して画素出力値Outが異なってしまう。そこで、各信号にgainA~Dをそれぞれかけることで、どの信号を選択しても同じ画素出力InBが得られるように補正を行っている。例えば、各群の画素からの画素信号の信号レベルの比率が、それぞれの群の露光時間の差に応じて、8A群:4B群:2C群:1D群に設定されている場合、上記gainA~Dを、例えば上記信号レベルの比率に応じた値、つまり、gainA=1.5、gainB=3、gainC=6、gainD=12と設定する。この場合、入力光量InBに対するA群、B群、C群、D群の画素の画素出力値がそれぞれ、8、4、2、1であるとすると、それぞれの群の画素出力値に対応するgainをかけることで、入力光量InBに対する各群の画素出力値は、以下のとおり一定値となる。A群の画素出力値=outA×gainA=8×1.5=12B群の画素出力値=outB×gainB=4×3=12C群の画素出力値=outC×gainC=2×6=12D群の画素出力値=outD×gainD=1×12=12実施形態4の変形例1図19は、本発明の実施形態4の変形例1によるCMOSイメージセンサを説明する図であり、画素出力値に対する演算処理を示している。この実施形態4の変形例1は、実施形態4のように4群の画素出力値から適切な画素情報が得られる群を選択するのではなく、4群の画素出力値に対して所定の演算処理を行って得られる画素値を出力する点であり、その他の構成は実施形態4と同一である。また、前記各実施形態では、各群での露光時間は、撮像状況に応じてフィードバック制御するようにしてもよい。実施形態5図20は、本発明の実施形態5によるCMOSイメージセンサの概略構成を示す図である。図21は、本発明の実施形態5によるCMOSイメージセンサの動作を説明する図である。この実施形態5のCMOSイメージセンサ500は、実施形態1のCMOSイメージセンサ100において、AD変換部520から出力される画素出力値に基づいて露光時間を制御するようにしたものである。つまり、この実施形態5のCMOSイメージセンサ500は、被写体の撮像を行う撮像部500aと、該撮像部500から出力されるデジタル画素信号画素出力値に基づいて被写体の輝度レベルを判定し、判定結果に基づいてA群の画素およびB群の画素の露光時間を制御するデジタル信号処理部DSP500bとを備えている。上記撮像部500aは、実施形態1のCMOSイメージセンサ100と同様、複数の画素を行列状に配列してなるセンサーアレイ画素アレイ510と、該センサーアレイ510を構成する画素行を選択する行選択部530と、該画素アレイを構成する画素列を選択する列選択部540と、該センサーアレイ510から読み出されるアナログ画素信号をデジタル画素値画素出力OUTに変換して出力するAD変換部520と、該行選択部530および該列選択部540をそれぞれ制御信号TC1、TC2により制御するタイミング制御部550とを備えている。ここで、センサーアレイ画素アレイ510、行選択部530、列選択部540、およびAD変換部520は、実施形態1のCMOSイメージセンサにおけるものと同一のものであり、また、タイミング制御部は、デジタル信号処理部500bからの露光時間を制御するための露光時間データTexに基づいて、A群およびB群の画素のリセットタイミングが変更されるよう上記行選択部530を制御する構成となっている。また、上記デジタル信号処理部500bは、上記デジタル画素信号に基づいて輝度情報を算出する輝度積算部501と、該輝度積算部により得られた輝度情報に基づいて露光時間が変更されるようタイミング制御部550に露光時間データTexを出力する露光制御部502とを有している。なお、露光時間の制御はこのように一般的にデジタル信号処理部DSP500bなどにより行われるが、該DSP500bは、センサー撮像部500aと同じチップに搭載される場合もある。また、露光時間の制御にはパーソナルコンピュータなど汎用コンピュータのCPUが使用される場合もある。上記輝度積算部501は、画像処理の過程で、A群の全画素情報から、A群の輝度情報を算出し、輝度値の分布輝度ヒストグラムを求めるよう構成されており、また、露光制御部502は、輝度値の分布が目標の分布になっているか否かを評価し、輝度分布が高輝度側に寄っている場合は露光時間が短くなり、一方、その逆の場合は露光時間が長くなるよう、タイミング制御部550に対して露光時間の設定を行う構成となっている。次に動作について説明する。図21は、本発明の実施形態5によるCMOSイメージセンサの動作を説明する図であり、各画素行の画素の電荷リセットを行うタイミングSa1、、San、Sb1、、Sbn、および画素の電荷を読み出すタイミングEa1、、Ean、Eb1、、Ebnをそれぞれ●印および○印で示している。本実施形態5のCMOSイメージセンサでは、画素信号をA群およびB群の2つのグループに分けて読み出す動作は実施形態1のCMOSイメージセンサと同様に行われる。そして、本実施形態5では、デジタル信号処理部500bにより、A群の画素出力値に基づいてセンサアレイにおける露光時間のフィードバック制御が行われる。つまり、タイミングTaで、DSP部500bは、A群の画像情報つまり、A群のすべての画素の画素信号を全て読み込む。DSP部500bは、読み込んだ画像情報から輝度の積算を行い、画像情報を読み込んだA群の画像FA1の露光時間の評価を、上記のとおり、輝度の積算のより得られた輝度情報が目標輝度より高いか低いかによって行う。そして、このような輝度判定処理が完了したタイミングTbで、必要に応じて露光時間データTexにより露光時間をタイミング制御部550に設定する。なお、タイミングTaとTbの時間差はDSP部での処理時間に相当する。ところが、このタイミングTbでは、既にA群の画像FA2つまり、A群の画像FA1の次のフレームの画像の先頭行の画素は、露光を開始してしまっているタイミングTc。つまり、タイミングTcは、A群の第1行の画素列のリセットタイミングSa1である。このため、A群については、A群画像FA2の次のフレームから、撮像時の露光時間にA群の画像FA1の露光時間の評価結果が反映されることとなる。また、B群については、タイミングTbは、B群画像FB1が出力開始、つまり読み込みタイミングTdの直前のタイミングであるため、A群の画像FA1の露光時間の評価結果をB群の画像FB1へ反映することはできず、B群の画像FA1の次のフレームの画像FB2から反映される。また、仮にDSP部の処理が遅く、A群画像FA1の露光時間の評価完了がタイミングTbからタイミングTb’まで遅れた場合、A群については、上記同様に、A群画像FA2の次のフレームから、撮像時の露光時間にA群画像FA1の露光時間の評価結果が反映されることとなるが、B群については、A群画像FA1の露光時間の評価結果は、B群画像FB2の次のフレームの画像図示せずから反映されることとなる。これは、タイミングTb’はB群画像FB2の露光開始タイミングTeより前にあるが、タイミングTeは露光時間の設定によっては、タイミングTdまで前倒しされる可能性があるためである。なお、上記実施形態5では、A群,B群で同じ露光時間を設定する場合における、露光時間のフィードバック制御について示したが、A群,B群あるいはA群,B群,C群,D群で異なる露光時間を設定する場合には、DSP部500bは、A群,B群あるいはA群,B群,C群,D群の画像をそれぞれ評価し、A群,B群あるいはA群,B群,C群,D群のそれぞれの露光時間に反映するようにしてもよい。実施形態5の変形例1図22は、本発明の実施形態5の変形例1によるCMOSイメージセンサを説明する図であり、各群の画素値レベルを示している。この実施形態5のCMOSイメージセンサ500は、図13に示す実施形態3の変形例1のCMOSイメージセンサにおいて、AD変換部から出力される画素出力値に基づいて露光時間を制御するようにしたものである。この実施形態5の変形例1によるCMOSイメージセンサは、上記実施形態5によるCMOSイメージセンサと同様なデジタル信号処理部DSPを備えており、該撮像部500から出力されるデジタル画素信号画素出力値に基づいて被写体の輝度レベルを判定し、判定結果に基づいてA群~D群の画素での露光時間を制御する構成となっている。次に動作について説明する。本実施形態5の変形例1によるCMOSイメージセンサでは、画素信号をA群~D群の4つのグループに分けて読み出す動作は、実施形態3の変形例1のCMOSイメージセンサと同様に行われる。そして、本実施形態5の変形例1では、デジタル信号処理部DSP部により、A群の画素出力値に基づいてセンサアレイにおける露光時間のフィードバック制御が行われる。以下、DSP部が、A群画像F1の評価結果をフィードバックする場合の動作について具体的に説明する。DSP部は画像F1のデータを読み込みタイミングTa、読み込んだ画像データから露光時間の評価を行う。タイミングTbで評価結果に基づいて露光時間データをCMOSイメージセンサのタイミング制御部に設定する。ここで、タイミングTaとTbの時間差は、DSP部での露光時間評価の処理時間に相当する。このタイミングTbでは、画像F2におけるA群の画素により構成される部分は、露光を開始タイミングTcしているため、CMOSイメージセンサのタイミング制御部は、DSP部からの露光時間データにより設定された露光時間を、画像F2の次のフレームの画像から反映させる。A群の露光を開始するタイミングTcは、最も露光時間を長くした場合、タイミングTc’の位置まで前倒しされるため、基本的には、露光時間の設定は、露光時間評価を行ったフレームの2つ後のフレームに反映されることとなる。ただし、DSP部の処理が遅く、タイミングTa~Tbが1フレーム時間以上かかる場合、露光時間の評価結果を反映可能なフレームは、露光時間評価を行ったフレームからさらに離れることとなる。なお、上記実施形態5の変形例1では、露光時間データの設定は、A~D群それぞれについて行ってもよいが、あらかじめA群の露光時間:B群の露光時間:C群の露光時間:D群の露光時間=4:3:2:1のように、各群での露光時間の比率を決めておくことで、1つの露光時間を、設定することで4群の露光時間を同時に設定変更することも可能となる。さらに、上記実施形態1ないし5では、特に説明しなかったが、上記実施形態1ないし5あるいはこれらの実施形態の変形例による固体撮像装置の少なくともいずれかを撮像部に用いた、例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの、画像入力デバイスを有した電子情報機器について以下簡単に説明する。実施形態6図23は、本発明の実施形態6として、上記実施形態1ないし5あるいはその変形例によるCMOSイメージセンサ固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。図23に示す本発明の実施形態6による電子情報機器90は、本発明の上記実施形態1ないし5あるいはその変形例による固体撮像装置の少なくともいずれかを、被写体の撮影を行う撮像部91として備えたものであり、このような撮像部による撮影により得られた高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部92と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示部93と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信部94と、この画像データを印刷印字して出力プリントアウトする画像出力部95とのうちの少なくともいずれかを有している。以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。"