複数の画素ユニットが二次元状に配列された画素アレイを有する固体撮像装置であって、前記画素アレイは、複数の列信号線を有し、各画素ユニットは、少なくとも1つの光電変換素子と、前記光電変換素子で生じた電荷に応じた信号を前記列信号線に出力する増幅トランジスタとを有し、前記固体撮像装置は、カスコード接続された第1トランジスタおよび第2トランジスタを含み、前記増幅トランジスタに電流を供給するカスコード電流源と、前記第1トランジスタのゲートに接続された第1ノードの電圧を決定する第1バイアス回路と、前記第2トランジスタのゲートに接続された第2ノードの電圧を決定する第2バイアス回路と、を備え、前記増幅トランジスタと前記カスコード電流源とによってソースフォロア回路が構成され、前記第1バイアス回路は、前記カスコード電流源が動作状態であるとき及び前記カスコード電流源が非動作状態であるときにおける前記第1トランジスタの電流駆動能力が同じになるように前記第1ノードの電圧を決定し、前記第2バイアス回路は、前記カスコード電流源が動作状態であるときの前記第2トランジスタの電流駆動能力よりも前記カスコード電流源が非動作状態であるときの前記第2トランジスタの電流駆動能力が小さくなるように前記第2ノードの電圧を決定する、ことを特徴とする固体撮像装置。前記固体撮像装置は、第1電圧ラインと第2電圧ラインとの間に配置された第1電流源を更に備え、前記第1バイアス回路は、前記第1電流源と前記第2電圧ラインとの間に配置された第3トランジスタと、前記第1電流源と前記第3トランジスタとの間に配置された第4トランジスタとを含み、前記第3トランジスタのゲートおよび前記第1ノードが前記第1電流源と前記第4トランジスタとの間のノードに接続され、前記第4トランジスタのゲートには、前記第4トランジスタがオンする電圧が提供される、ことを特徴とする請求項1に記載の固体撮像装置。前記第1バイアス回路は、前記第4トランジスタのゲートが接続された第3ノードに与える電圧を保持する保持容量を含み、前記第2バイアス回路は、前記動作状態において前記第2ノードと前記第3ノードとを接続することによって前記保持容量を充電し、前記非動作状態において前記第2ノードと前記第3ノードとを切断する第5トランジスタを含む、ことを特徴とする請求項2に記載の固体撮像装置。前記第2バイアス回路は、前記動作状態において前記第2ノードの電圧を設定する第2ソースフォロア回路と、前記動作状態における前記第2トランジスタの電流駆動能力よりも前記動作状態における前記第2トランジスタの電流駆動能力が小さくなるように、前記第2ノードの電圧を設定する回路と、を含む、ことを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。前記第2ソースフォロア回路は、負荷回路として、前記動作状態における前記第2ノードの電圧がゲートに印加されるトランジスタを含む、ことを特徴とする請求項4に記載の固体撮像装置。前記第2ソースフォロア回路は、負荷回路として抵抗素子を含む、ことを特徴とする請求項4に記載の固体撮像装置。前記第2ソースフォロア回路は、負荷回路として定電流源を含む、ことを特徴とする請求項4に記載の固体撮像装置。前記第2トランジスタは、前記動作状態における飽和領域で動作する、ことを特徴とする請求項1乃至7のいずれか1項に記載の固体撮像装置。前記第1トランジスタおよび前記第2トランジスタは、NMOSトランジスタである、ことを特徴とする請求項1乃至8のいずれか1項に記載の固体撮像装置。前記第1トランジスタおよび前記第2トランジスタは、PMOSトランジスタである、ことを特徴とする請求項1乃至8のいずれか1項に記載の固体撮像装置。複数の画素ユニットが二次元状に配列された画素アレイを有する固体撮像装置であって、前記画素アレイは、複数の列信号線を有し、各画素ユニットは、少なくとも1つの光電変換素子と、前記光電変換素子で生じた電荷に応じた信号を前記列信号線に出力する増幅トランジスタとを有し、前記固体撮像装置は、カスコード接続された第1トランジスタおよび第2トランジスタを含み、前記増幅トランジスタに電流を供給するカスコード電流源と、前記第1トランジスタのゲートに接続された第1ノードの電圧を決定する第1バイアス回路と、前記第2トランジスタのゲートに接続された第2ノードの電圧を決定する第2バイアス回路と、を備え、前記増幅トランジスタと前記カスコード電流源とによってソースフォロア回路が構成され、前記第1バイアス回路は、前記カスコード電流源が動作状態であるときと前記カスコード電流源が非動作状態であるときとにおいて前記第1ノードの電圧を同一の大きさに設定し、前記第2バイアス回路は、前記カスコード電流源が動作状態であるときは前記第2トランジスタが飽和領域で動作し、前記カスコード電流源が非動作状態であるときは前記第2トランジスタがオフするか線形領域で動作するように前記第2ノードの電圧を設定する、ことを特徴とする固体撮像装置。複数の画素ユニットが二次元状に配列された画素アレイを有する固体撮像装置であって、前記画素アレイは、複数の列信号線を有し、各画素ユニットは、少なくとも1つの光電変換素子と、前記光電変換素子に蓄積された電荷に応じた信号を前記列信号線に出力する増幅トランジスタとを有し、前記固体撮像装置は、カスコード接続された第1トランジスタおよび第2トランジスタを含むカスコード電流源を有する差動増幅回路を含み、前記画素アレイから前記列信号線に出力される信号を読み出す読み出し回路と、前記第1トランジスタのゲートに接続された第1ノードの電圧を決定する第1バイアス回路と、前記第2トランジスタのゲートに接続された第2ノードの電圧を決定する第2バイアス回路と、を備え、前記第1バイアス回路は、前記読み出し回路を動作させる読み出し状態における前記第1トランジスタの電流駆動能力と前記読み出し回路を動作させない非読み出し状態における前記第1トランジスタの電流駆動能力とが同じになるように前記第1ノードの電圧を決定し、前記第2バイアス回路は、前記読み出し状態における前記第2トランジスタの電流駆動能力よりも前記非読み出し状態における前記第2トランジスタの電流駆動能力が小さくなるように前記第2ノードの電圧を決定する、ことを特徴とする固体撮像装置。複数の画素ユニットが二次元状に配列された画素アレイを有する固体撮像装置であって、前記画素アレイは、複数の列信号線を有し、各画素ユニットは、少なくとも1つの光電変換素子と、前記光電変換素子に蓄積された電荷に応じた信号を前記列信号線に出力する増幅トランジスタとを有し、前記固体撮像装置は、カスコード接続された第1トランジスタおよび第2トランジスタを含むカスコード電流源を有する差動増幅回路を含み、前記画素アレイから前記列信号線に出力される信号を読み出す読み出し回路と、前記第1トランジスタのゲートに接続された第1ノードの電圧を決定する第1バイアス回路と、前記第2トランジスタのゲートに接続された第2ノードの電圧を決定する第2バイアス回路と、を備え、前記第1バイアス回路は、前記読み出し回路を動作させる読み出し状態と前記読み出し回路を動作させない非読み出し状態とにおいて前記第1ノードの電圧を同一の大きさに設定し、前記第2バイアス回路は、前記読み出し状態では前記第2トランジスタが飽和領域で動作し、前記非読み出し状態では前記第2トランジスタがオフするか線形領域で動作するように前記第2ノードの電圧を設定する、ことを特徴とする固体撮像装置。請求項1乃至13のいずれか1項に記載の固体撮像装置と、前記固体撮像装置から出力される信号を処理する処理部と、を備えることを特徴とするカメラ。固体撮像装置では、画素数の増加にともなって画素アレイの列信号線およびこれに接続されている電流源の数も増加し、これによって消費電力が増加している。本発明は、消費電力の低減に有利な技術を提供するものである。本発明の1つの側面は、複数の画素ユニットが二次元状に配列された画素アレイを有する固体撮像装置に係り、前記画素アレイは、複数の列信号線を有し、各画素ユニットは、少なくとも1つの光電変換素子と、前記光電変換素子で生じた電荷に応じた信号を前記列信号線に出力する増幅トランジスタとを有し、前記固体撮像装置は、カスコード接続された第1トランジスタおよび第2トランジスタを含み、前記増幅トランジスタに電流を供給するカスコード電流源と、前記第1トランジスタのゲートに接続された第1ノードの電圧を決定する第1バイアス回路と、前記第2トランジスタのゲートに接続された第2ノードの電圧を決定する第2バイアス回路とを備え、前記増幅トランジスタと前記カスコード電流源とによってソースフォロア回路が構成され、前記第1バイアス回路は、前記カスコード電流源が動作状態であるとき及び前記カスコード電流源が非動作状態であるときにおける前記第1トランジスタの電流駆動能力が同じになるように前記第1ノードの電圧を決定し、前記第2バイアス回路は、前記カスコード電流源が動作状態であるときの前記第2トランジスタの電流駆動能力よりも前記カスコード電流源が非動作状態であるときの前記第2トランジスタの電流駆動能力が小さくなるように前記第2ノードの電圧を決定する。本発明によれば、消費電力の低減に有利な技術が提供される。図1を参照しながら本発明の第1実施形態の固体撮像装置100について説明する。固体撮像装置100は、複数の画素ユニットPUが二次元状に配列された画素アレイ1を有する。画素アレイ1は、複数の列信号線V図1ではV1~V3を有する。各画素ユニットPUは、少なくとも1つの光電変換素子D図1ではD11~D33と、光電変換素子Dで生じた電荷に応じた信号を列信号線Vに出力する増幅トランジスタM3図1ではM311~M333とを有する。ここで、図1では、各画素ユニットPUが1つの光電変換素子Dのみを含むが、各画素ユニットPUが複数の光電変換素子Dを含む場合には、該複数の光電変換素子PUによって1つの増幅トランジスタM3が共有されうる。1つの画素は、1つの光電変換素子Dを含んで構成され、1つの画素ユニットPUが複数の光電変換素子Dを含む場合には、1つの画素ユニットPUが複数の画素を含む。各画素ユニットPUは、光電変換素子Dで光電変換によって発生し蓄積された電荷を増幅トランジスタM3のゲートが接続されたノード該ノードは、フローティングディフュージョンあるいは電荷電圧変換部と呼ばれる。に転送する転送トランジスタM1図1ではM111~M133を含みうる。転送トランジスタM1による電荷の転送動作は、垂直走査回路2によって制御される。具体的には、転送信号PTX図1はPTX1~PTX3がアクティブレベルになることによって転送トランジスタM1は電荷を増幅トランジスタM3のゲートに転送する。各画素ユニットPUはまた、増幅トランジスタM3のゲートの電圧を所定電圧にリセットするリセットトランジスタM2図1ではM211~M233を含みうる。リセットトランジスタM2によるリセット動作は、垂直走査回路2によって制御される。具体的には、リセット信号PRES図1はPRES1~PRES3がアクティブレベルになることによってリセットトランジスタM2は増幅トランジスタM3のゲートの電圧をリセットする。各画素ユニットPUは、読み出しの対象行の画素を含む画素ユニットPUを選択するための選択トランジスタM4図1ではM411~M433を含みうる。読み出し対象行を含む画素ユニットPUの選択トランジスタM4は、垂直走査回路2によって制御される。具体的には、選択信号PSEL図1ではPSEL1~3がアクティブレベルになることによって、それに対応する画素ユニットPUの選択トランジスタM4がオンして、それに対応する画素ユニットPUの増幅トランジスタM3によって列信号線Vが駆動される。画素ユニットPUの選択は、リセットトランジスタM2によってリセットされる増幅トランジスタM3のゲートの電圧によって選択することもでき、この場合には選択トランジスタM4は不要である。具体的には、増幅トランジスタM3がオンする電圧にそのゲートの電圧をリセットすることによってそれが属する画素ユニットPUを選択状態にすることができる。また、増幅トランジスタM3がオフする電圧にそのゲートの電圧をリセットすることによってそれが属する画素ユニットPUを非選択状態にすることができる。固体撮像装置100は、更に、各列信号線Vについて、列信号線Vを流れる電流の大きさを規定するカスコード電流源3と、画素ユニットPUから列信号線Vに出力される信号を読み出す読み出し回路列アンプ6とを備えている。各カスコード電流源3は、それに対応する列信号線Vに接続された画素ユニットPUの増幅トランジスタM3に電流を供給する。各カスコード電流源3は、カスコード接続された第1トランジスタM31および第2トランジスタM32を含む。第1トランジスタM31および第2トランジスタM32は、カスコード電流源3が動作状態であるときは飽和領域で動作しうる。後段の読み出し回路6との関係では、第1トランジスタM31および第2トランジスタM32は、読み出し回路6を動作させる読み出し状態において飽和領域で動作しうる。ここで、カスコード電流源3が動作状態であるときとは、カスコード電流源3が画素ユニットPUの増幅トランジスタM3に対して当該増幅トランジスタM3が飽和領域で動作する電流を供給している状態である。カスコード電流源3が非動作状態であるときとは、動作状態における電流よりも小さい電流をカスコード電流源3が増幅トランジスタM3に供給している状態である。カスコード電流源3が非動作状態であるときとは、より好ましくは、カスコード電流源3が増幅トランジスタM3に供給する電流の大きさがゼロの状態である。以下では、動作状態とは、カスコード電流源3が動作状態であることを意味し、非動作状態とは、カスコード電流源3が非動作状態であることを意味するものとする。カスコード電流源3は、それを通して流れる電流の大きさの変動が小さい点で優れている。画素ユニットPUの増幅トランジスタM3とそれに対応するカスコード電流源3とによってフローティングディフュージョンの電圧に応じた信号を列信号線Vに出力するためのソースフォロア回路が構成されている。固体撮像装置100は、更に、第1トランジスタM31のゲートに接続された第1ノードN1の電圧を決定する第1バイアス回路4と、第2トランジスタM32のゲートに接続された第2ノードN2の電圧を決定する第2バイアス回路5とを備えている。第1バイアス回路4は、動作状態での第1トランジスタM31の電流駆動能力と非動作状態での第1トランジスタM31の電流駆動能力とが同じになるように第1ノードN1のゲート電圧を決定する。換言すると、第1バイアス回路4は、動作状態および非動作状態の双方において、第1ノードN1の電圧を同一の大きさに設定しうる。電流駆動能力は、トランジスタのソースドレイン間に流すことができる電流の大きさであって、当該トランジスタのゲートの電圧に依存する能力である。第2バイアス回路5は、動作状態での第2トランジスタM32の電流駆動能力よりも非動作状態での第2トランジスタM32の電流駆動能力が小さくなるように第2ノードN2の電圧を決定する。図1に示す例では、非動作状態において、ノードN2の電圧は、第2トランジスタM32をオフさせる電圧接地電圧に設定される。しかし、これは、動作状態における第2トランジスタM32の電流駆動能力よりも非動作状態における第2トランジスタM32の電流駆動能力を小さくする制御の一例に過ぎない。たとえば、非動作状態では、第2トランジスタM32が線形領域で動作するようにノードN2の電圧が設定されてもよい。この実施形態では、カスコード電流源3が動作状態であるときに、読み出し回路6も動作し、読み出し状態となる。カスコード電流源3を動作状態にするときは、不図示のコントローラから提供されるパワーセーブ信号PSAVEがインアクティブここではローレベルとなる。一方、カスコード電流源3が非動作状態であるときは、読み出し回路6も非読み出し状態であり、パワーセーブ信号PSAVEがアクティブここではハイレベルとなる。第1実施形態によれば、動作状態での第2トランジスタM32の電流駆動能力よりも非動作状態での第2トランジスタM32の電流駆動能力を小さくする。これにより、動作状態において列信号線Vカスコード電流源3を流れる電流よりも非動作状態において列信号線Vを流れる電流を小さくすることができる。したがって、非動作状態における消費電力を低減することができる。固体撮像装置100は、電源ライン第1電圧ラインと接地ライン第2電圧ラインとの間に配置された第1電流源43を備えている。第1バイアス回路4は、第1電流源43と接地ライン第2電圧ラインとの間に配置された第3トランジスタM41と、第1電流源43と第3トランジスタM41のドレインとの間に配置された第4トランジスタM42とを含みうる。第3トランジスタM41のゲートおよび第1ノードN1は、第1電流源43と第4トランジスタM42との間のノードに接続されうる。第4トランジスタM42のゲートには、第4トランジスタM42がオンする電圧が提供されうる。第1バイアス回路4は、第4トランジスタM42のゲートが接続された第3ノードN3に与える電圧を保持する保持容量C1を含みうる。第2バイアス回路5は、動作状態において第2ノードN2と第3ノードN3とを接続することによって保持容量C1を充電し、非動作状態において第2ノードN2と第3ノードN3とを切断する第5トランジスタM56を含みうる。第2バイアス回路5は、動作状態において第2ノードN2の電圧を設定する第2ソースフォロア回路SF2を含みうる。第2ソースフォロア回路SF2は、負荷回路として、例えば、動作状態において第5トランジスタM56を介して第2ノードN2の電圧がゲートに印加されるトランジスタM55を含みうる。ここで、動作状態においては、第5トランジスタM55は、ダイオード接続されたトランジスタとして機能する。第2バイアス回路5はまた、動作状態における第2トランジスタM32の電流駆動能力よりも非動作状態における第2トランジスタM32の電流駆動能力が小さくなるように第2ノードN2の電圧を設定する回路として、トランジスタM53を含みうる。固体撮像装置100はまた、ラインメモリ7と、水平走査回路8と、出力アンプ9とを備えている。ラインメモリ7は、読み出し回路6によって読み出された信号を保持する。水平走査回路8は、列を選択する列選択信号S図1ではS1~S3を発生する。出力アンプ9は、ラインメモリ7に保持された信号を出力アンプ9による列選択にしたがって順に出力する。以下、図2を参照しながら図1に示す固体撮像装置100の具体的な動作を例示的に説明する。時刻t0において、垂直走査回路2により選択信号PSEL1がローレベルからハイレベルに駆動され、選択トランジスタM411、M421、M431がオン状態導通状態になり、画素アレイ1の第1行の画素を含む画素ユニットPUが選択される。このとき、パワーセーブ信号PSAVEは、ハイレベル非動作状態からローレベル動作状態に切り替わる。これにより、NMOSトランジスタM53はオン状態導通状態からオフ状態非導通状態になり、NMOSトランジスタM54、M56はオフ状態からオン状態になる。その結果、第2電流源53からの電流が流れるソース接地NMOSトランジスタM51のドレイン電圧が上昇する。このとき、NMOSトランジスタM51のゲート電圧第2ノードN2の電圧が第2電流源53とNMOSトランジスタM51との間に配置されたNMOSトランジスタM54のゲート電圧より低い。したがって、NMOSトランジスタM51のドレイン電圧が急激に上昇する。その結果、第2ソースフォロア回路SF2を構成するNMOSトランジスタM52のゲート電圧が急激に上昇する。NMOSトランジスタM52は、ダイオード接続されたNMOSトランジスタM55を負荷として大電流を第2ノードN2に流し、これによって急激に第2ノードN2の電位が上昇する。第2ノードN2の電圧が上昇することによってNMOSトランジスタM51のゲート電圧が上昇し、NMOSトランジスタM51のドレイン電圧が低下する。これにより、NMOSトランジスタM52が流す電流が小さくなる。このようにして、第2ノードN2の電圧が負帰還によってある電圧に落ち着く。以上の動作により、カスコード電流源3は、非動作状態から動作状態に高速に復帰することができる。このとき、第2ノードN2の電圧が上昇しすぎると、NMOSトランジスタM51のドレイン電圧が低下し、NMOSトランジスタM52のソース電圧つまり第2ノードN2の電圧を低下させる方向への負帰還がかかる。第1バイアス回路4において、第4トランジスタM42のゲート電圧、即ち第3ノードN3の電圧は、動作状態において第5トランジスタM56がオンすることによって、動作状態における第2ノードN2の電圧に設定される。そして、この第3ノードN3の電圧は、保持容量C1によって保持される。第3トランジスタNMOSトランジスタM41のゲートは、第3トランジスタM41と直列に接続された第4トランジスタNMOSトランジスタM42のソースに接続されている。よって、第1ノードN1の電圧は、動作状態における第1ノードN1の電圧、および、第3トランジスタM41および第4トランジスタM42の特性によって定まる。時刻t0以前は、パワーセーブ信号がハイであり、非動作状態である。この非動作状態においても、前述のように第4トランジスタM42のゲート電圧が動作状態における第2ノードN2の電圧に保持されている。その結果、第1ノードN1の電圧も動作状態における電圧に維持される。よって、時刻t0で動作状態に以降したときに、カスコード電流源3を動作状態に高速に復帰させることができる。ここで、カスコード電流源3のノイズを減らすために、第3トランジスタM41および第1トランジスタM31のゲート電極の面積を大きくすることが好ましい。これは、第1ノードN1の寄生容量を増大させ、非動作状態における第1ノードN1の電圧を動作状態における第1ノードN1の電圧と同じ電圧に維持するために効果的である。時刻t1において、垂直走査回路2によりリセット信号PRES1がハイレベルからローレベルに駆動され、リセットトランジスタM211、M221、M231がオン状態になる。その結果、増幅トランジスタM311、M321、M331のゲートが接続されたノード、即ちフローティングディフュージョンがフローティング状態となり、リセット信号Nを読み出せる状態になる。この状態で、増幅トランジスタM311、M321、M331とカスコード電流源3とで構成されるソースフォロア回路により増幅されたフローティングディフュージョンの電圧、即ちリセット信号Nが列信号線V1、V2、V3に出力される。このリセット信号Nは、読み出し回路6を構成する増幅回路の入力容量Cinに書き込まれ、これによりリセット動作が終わる。次に、時刻t2において、垂直走査回路2により転送信号PTX1がローレベルからハイレベルに駆動され、転送トランジスタM111、M121、M131がオン状態になる。その結果、光電変換素子D11、21、31に蓄積されていた電荷電子がフローティングディフュージョンに転送される。これにより、フローティングディフュージョンの電圧が変化低下する。そして、増幅トランジスタM311、M321、M331とカスコード電流源3とで構成されるソースフォロア回路により増幅されたフローティングディフュージョンの電圧、即ち光信号Sが列信号線V1、V2、V3に出力される。この光信号Sからリセット信号Nが減算された信号が、読み出し回路を構成する増幅回路のフィードバック容量Cf1、Cf2、Cf3に書き込まれる。次に、時刻t3において、垂直走査回路2により転送信号PTX1がハイレベルからローレベルに駆動され、光電変換素子D11、21、31からフローティングディフュージョンへの電荷の転送が終了する。次に、時刻t4において、光信号Sからリセット信号Nを減じた信号、即ち相関2重サンプリングCDSされた信号S-Nが列アンプ6のフィードバック容量Cf1、Cf2、Cf3へ書き込まれる動作が終了する。読み出し回路6からは、信号S-Nが出力され、これがラインメモリ7に書き込まれる。時刻t4ではラインメモリ7への書き込み動作が終了するので、パワーセーブ信号PSAVEがローレベルからハイレベルに駆動され、カスコード電流源3は、非動作状態における電流駆動能力に変更される。パワーセーブ信号PSAVEがハイレベルになることによって、NMOSトランジスタM53はオン状態になり、NMOSトランジスタM54、M56はオフ状態になる。その結果、第2ノードN2が接地電圧まで低下し、カスコード電流源3の第2トランジスタM32がオフし、カスコード電流源3が非動作状態になる。このとき、パワーセーブ信号PSAVEがハイレベルであるのでNMOSトランジスタM56がオフしており、保持容量C1により、第1バイアス回路4の第4トランジスタM42のゲートの電圧は、動作状態における第2ノードN2の電圧に保持されている。よって、カスコード電流源3を非動作状態における電流駆動能力から動作状態に高速に復帰させることができる。時刻t5において、水平走査回路8により列選択信号S1が所定時間だけハイレベルに駆動され、ラインメモリ7に書き込まれていた第1列の信号S-Nが水平転送され、出力アンプ9から固体撮像装置100の外部に出力される。同様に、時刻t6において、水平走査回路8により列選択信号S2が所定時間だけハイレベルに駆動され、ラインメモリ7に書き込まれていた第2列の信号S-Nが水平転送され、出力アンプ9から固体撮像装置100の外部に出力される。同様に、時刻t7において、水平走査回路8により列選択信号S3が所定時間だけハイレベルに駆動され、ラインメモリ7に書き込まれていた第3列の信号S-Nが水平転送され、出力アンプ9から固体撮像装置100の外部に出力される。このような動作がラインメモリ7に書き込まれていた最終列の信号が出力されるまで繰り返される。時刻t8において、垂直走査回路2により選択信号PSEL2がローレベルからハイレベルに駆動され、選択トランジスタM412、M422、M432がオン状態導通状態になり、画素アレイ1の第2行の画素ユニットPU図1では画素が選択される。第2行についてのその後の動作は、および第3行以降の動作は、第1行の動作と同様である。以上のように、第1実施形態によれば、動作状態におけるカスコード電流源3の電流駆動能力よりも非動作状態におけるカスコード電流源3の電流駆動能力が小さくされる。これにより、動作状態に列信号線Vカスコード電流源3を流れる電流よりも非動作状態に列信号線Vを流れる電流を小さくすることができる。したがって、非動作状態における消費電力を低減することができる。また、第1実施形態において、カスコード電流源3のノイズを低減するために、第3トランジスタM41および第1トランジスタM31のゲート電極の面積を大きくすることが好ましい。この場合において、非動作状態において第1ノードN1の電圧が動作状態における第1ノードN1と同じ電圧に維持されることは、動作状態への復帰を高速化するために有利である。動作状態への復帰の高速化は、固体撮像装置100から1画面分の信号の読み出しを高速に行うために有利である。また、第1実施形態によれば、第1ノードN1と第2ノードN2とが独立しているので、第2バイアス回路5の寄生容量などを介した電位変動がカスコード電流源3を構成する第3トランジスタM31のゲート電圧に影響を与えにくい。これは、列信号線V1、V2、V3を流れる電流を一定に維持するために有利である。図3を参照しながら本発明の第2実施形態の固体撮像装置101について説明する。なお、第2実施形態として特に言及しない事項は、第1実施形態に従いうる。第2実施形態では、第1実施形態における第2ソースフォロア回路SF2における負荷回路NMOSトランジスタM55が抵抗素子R5で置き換えられている。このような構成においても第1実施形態と同様の効果が得られる。図4を参照しながら本発明の第3実施形態の固体撮像装置102について説明する。なお、第3実施形態として特に言及しない事項は、第1実施形態に従いうる。第3実施形態では、第1実施形態における第2ソースフォロア回路SF2における負荷回路NMOSトランジスタM55が、ゲートが第1ノードN1に接続されたNMOSトランジスタM57で置き換えられている。このような構成においても第1実施形態と同様の効果が得られる。NMOSトランジスタM57は、定電流源として機能する。図5を参照しながら本発明の第4実施形態の固体撮像装置について説明する。なお、第4実施形態として特に言及しない事項は、第1乃至第3実施形態のいずれかに従いうる。第4実施形態は、第1乃至第3実施形態における第1バイアス回路4、第2バイアス回路5によって駆動される第1ノードN1、第2ノードN2の電圧によって、読み出し回路列アンプ6を構成する差動増幅回路の電流源を制御するものである。読み出し回路6においても、電流源をカスコード電流源とした方が定電流の変動が少なく、スミアやリニアリティを確保す上で有利である。そこで、読み出し回路6の電流源として、NMOSトランジスタM61およびNMOSトランジスタM62をカスコード接続したカスコード電流源を使用する。そして、前述の第1バイアス回路4、第2バイアス回路5によって第1ノードN1、第2ノードN2の電圧によってNMOSトランジスタM61、NMOSトランジスタM62のゲートを駆動する。第4実施形態は、読み出し回路6における消費電力を低減しつつ画素アレイ1から高速に信号を読み出すために有利である。図6を参照しながら本発明の第5実施形態の固体撮像装置105について説明する。なお、第5実施形態として特に言及しない事項は、第1乃至実施形態のいずれかに従いうる。第5実施形態における第1バイアス回路4および第2バイアス回路5は、第4実施形態に適用されてもよい。第5実施形態では、第2バイアス回路5は、動作状態における第2トランジスタM32の電流駆動能力よりも非動作状態での第2トランジスタM32の電流駆動能力が小さくなるように第2ノードN2の電圧を決定する。ここで、第2バイアス回路5は、非動作状態においても第2トランジスタM32の電流駆動能力をゼロにはしない。非動作状態では、パワーセーブ信号PSAVEがハイレベルになり、NMOSトランジスタM59がオン状態になり、NMOSトランジスタM58、M59によってNMOSトランジスタM52のゲート電圧が決定される。そして、非動作状態における第2ノードN2の電圧は、動作状態における第2ノードN2の電圧よりも低くなるが、カスコード電流源3の第2トランジスタM32がオフする電圧にはならない。その結果、カスコード電流源3の第2トランジスタM32によって列信号線V1、V2、V3の電流の大きさが規定される。つまり、カスコード電流源3の第2トランジスタM32は線形領域で動作し、列信号線V1、V2、V3を流れる電流は、第1トランジスタM31ではなく、第2トランジスタM32によって規定される。例えば、非動作状態において列信号線V1、V2、V3を流れる電流は、動作状態において列信号線V1、V2、V3を流れる電流1/2以下に低減される。第5実施形態によれば、非動作状態から動作状態への復帰を更に高速化することができる。図7を参照しながら本発明の第6実施形態の固体撮像装置106について説明する。第1実施形態では、光電変換素子Dにおいて電荷として電子を蓄積するための構成が例示されている。第6実施形態では、光電変換素子SDにおいて電荷として正孔を蓄積するように第1実施形態を変更するとともに、それに応じて他の構成も変更されている。画素アレイ1は、第1実施形態における光電変換素子Dが正孔蓄積型の光電変換素子で置き換えられている。また、第1実施形態では、トランジスタM1、M2、M3、M4がNMOSトランジスタで構成されているが、第6実施形態では、トランジスタM1、M2、M3、M4がPMOSトランジスタで構成されている。カスコード電流源3、第1バイアス回路4および第2バイアス回路5を構成するトランジスタインバータなどのCMOS回路を構成するトランジスタを除くもNMOSトランジスタからPMOSトランジスタに変更されている。第1実施形態におけるNMOSトランジスタに対応する第6実施形態におけるPMOSトランジスタは、符号の末尾にpが付されている。固体撮像装置106は、接地ライン第1電圧ラインと電源ライン第2電圧ラインとの間に配置された第1電流源43を備えている。第1バイアス回路4は、第1電流源43と電源ライン第2電圧ラインとの間に配置された第3トランジスタM41pと、第1電流源43と第3トランジスタM41pのドレインとの間に配置された第4トランジスタM42pとを含みうる。第3トランジスタM41pのゲートおよび第1ノードN1は、第1電流源43と第4トランジスタM42pとの間のノードに接続されうる。第4トランジスタM42pのゲートには、第4トランジスタM42pがオンする電圧が提供されうる。第1バイアス回路4は、第4トランジスタM42pのゲートが接続された第3ノードN3に与える電圧を保持する保持容量C1を含みうる。第2バイアス回路5は、動作状態では第2ノードN2と第3ノードN3とを接続することによって保持容量C1を充電し、非動作状態では第2ノードN2と第3ノードN3とを切断する第5トランジスタM56pを含みうる。第2バイアス回路5は、動作状態において第2ノードN2の電圧を設定する第2ソースフォロア回路SF2を含みうる。第2ソースフォロア回路SF2は、負荷回路として、例えば、動作状態においてPMOSトランジスタ第5トランジスタM56pを介して第2ノードN2の電圧がゲートに印加されるPMOSトランジスタM55pを含みうる。ここで、動作状態では、PMOSトランジスタM55pは、ダイオード接続されたトランジスタとして機能する。第2バイアス回路5はまた、動作状態での第2トランジスタM32pの電流駆動能力よりも非動作状態での第2トランジスタM32pの電流駆動能力が小さくなるように第2ノードN2の電圧を設定する回路として、PMOSトランジスタM53pを含みうる。パワーセーブ信号PSAVEがハイレベル非動作状態からローレベル動作状態に切り替わると、PMOSトランジスタM53pはオン状態からオフ状態になり、PMOSトランジスタM54p、M56pはオフ状態からオン状態になる。その結果、第2電流源53への電流が流れるソース接地PMOSトランジスタM51pのドレイン電圧が低下する。このとき、PMOSトランジスタM51pのゲート電圧第2ノードN2の電圧は、第2電流源53とPMOSトランジスタM51pとの間に配置されたPMOSトランジスタM54pのゲート電圧より高い。したがって、PMOSトランジスタM51pのドレイン電圧が急激に低下する。その結果、第2ソースフォロア回路SF2を構成するPMOSトランジスタM52pのゲート電圧が急激に低下する。PMOSトランジスタM52pは、ダイオード接続されたPMOSトランジスタM55pを負荷として大電流を第2ノードN2に流し、これによって急激に第2ノードN2の電位が低下する。第2ノードN2の電圧が低下することによって、PMOSトランジスタM51pのゲート電圧が低下し、PMOSトランジスタM51pのドレイン電圧が上昇する。これにより、PMOSトランジスタM52pが流す電流が小さくなる。このようにして、第2ノードN2の電圧が負帰還によってある電圧に落ち着く。以上の動作により、カスコード電流源3は、非動作状態から動作状態に高速に復帰することができる。第1バイアス回路4において、第4トランジスタM42pのゲート電圧、即ち第3ノードN3の電圧は、動作状態においてPMOSトランジスタM56pがオンすることによって、動作状態における第2ノードN2の電圧に設定される。この第3ノードN3の電圧は、保持容量C1によって保持される。第3トランジスタPMOSトランジスタM41pのゲートは、第3トランジスタM41pと直列に接続された第4トランジスタPMOSトランジスタM42pのソースに接続されている。よって、第1ノードN1の電圧は、動作状態における第1ノードN1の電圧、第3トランジスタM41pおよび第4トランジスタM42pの特性によって定まる。以下、上記の各実施形態に係る固体撮像装置の応用例として、該固体撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置例えば、パーソナルコンピュータ、携帯端末も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、A/D変換器、および、該A/D変換器から出力されるデジタルデータを処理するプロセッサを含みうる。