一次巻線と二次巻線とを備え、前記一次巻線に供給された電流に基づく交流電圧が前記二次巻線を通じて出力されるトランスと、前記一次巻線への電流の供給を制御するスイッチング素子と、前記二次巻線から出力された交流電圧を直流電圧に変換する整流回路と、前記整流回路にて変換された直流電圧を検出する検出回路と、前記検出回路で検出された直流電圧が一方の入力とされ、前記整流回路の直流電圧を目標値にするための基準電圧が他方の入力とされ、これら入力電圧値の差分を出力する帰還増幅器と、前記帰還増幅器から出力される差分が無くなるように、前記スイッチング素子を制御する制御回路と、を有するスイッチング電源であって、前記検出回路は、抵抗値が固定の抵抗回路および抵抗素子との間に設けられ、通常動作よりも消費電力が小さい待機状態のときに前記抵抗回路と前記抵抗素子とを接続状態とするラッチリレー回路を備え、前記待機状態のときには該待機状態以外のときよりも高い電圧を出力する、スイッチング電源。請求項1に記載のスイッチング電源において、前記ラッチリレー回路は、前記待機状態の指示信号を受け付けた場合に電流が供給されるセットコイルと、前記待機状態の解除信号を受け付けた場合に電流が供給されるリセットコイルとを有し、前記指示信号を受け付けると、前記セットコイルへの電流の供給を停止してから前記リセットコイルに電流が供給される直前までの期間も前記接続状態にする、スイッチング電源。請求項1または2に記載のスイッチング電源において、前記抵抗回路は、前記二次巻線に接続された出力ライン間に並列に接続され、前記ラッチリレー回路は、前記指示信号を受け付けた場合に前記抵抗回路に前記抵抗素子を並列に接続し、前記解除信号を受け付けた場合には前記抵抗回路と前記抵抗素子との接続を切断する、スイッチング電源。前記抵抗回路は、複数の抵抗素子が直列に接続された直列抵抗回路を有し、前記直列抵抗回路内の所定抵抗素子は、前記出力ラインのうちの負極側ラインに接続され、前記ラッチリレー回路は、前記指示信号を受け付けた場合に前記所定抵抗素子以外の前記抵抗回路内の特定抵抗素子に前記抵抗素子を並列に接続し、前記検出回路は、前記抵抗回路と前記抵抗素子とのそれぞれの抵抗値の比に応じた分圧を前記帰還増幅器の一方の入力に供給する、スイッチング電源。請求項1から4のいずれか1項に記載のスイッチング電源において、前記一次巻線に供給された電流に基づく交流電圧を出力する少なくとも1つの別の二次巻線と、前記別の二次巻線から出力された交流電圧を直流電圧に変換する別の整流回路と、をさらに有する、スイッチング電源。スイッチング電源と、操作部と、通常動作から消費電力が前記通常動作よりも小さい待機モードへの移行を示す信号を前記操作部から受信すると、前記スイッチング電源に待機モード指令信号を供給する第1の制御回路と、を有し、前記スイッチング電源は、一次巻線と二次巻線とを備え、前記一次巻線に供給された電流に基づく交流電圧が前記二次巻線を通じて出力されるトランスと、前記一次巻線への電流の供給を制御するスイッチング素子と、前記二次巻線から出力された交流電圧を直流電圧に変換する整流回路と、前記整流回路にて変換された直流電圧を検出する検出回路と、前記検出回路で検出された直流電圧が一方の入力とされ、前記整流回路の直流電圧を目標値にするための基準電圧が他方の入力とされ、これら入力電圧値の差分を出力する帰還増幅器と、前記帰還増幅器から出力される差分が無くなるように、前記スイッチング素子を制御する制御回路と、を有し、前記検出回路は、抵抗値が固定の抵抗回路および抵抗素子との間に設けられ、前記待機モード指令信号を受け付けたときに前記抵抗回路と前記抵抗素子とを接続状態とするラッチリレー回路を備え、前記待機モード指令信号を受け付けたときには前記待機モード以外のときよりも高い電圧を出力する、電子機器。しかし、特許文献1および2に記載のものには、以下のような問題がある。一般に、スイッチング電源の一次側に用いられる部品は、高耐圧性能が要求される。高耐圧の部品は大型であり、安全上の配慮から部品の配置間隔をある程度大きくする必要がある。特許文献1に記載のものでは、省電力モード時に、制御回路に供給される電源電圧を下げるとともにスイッチング周波数を低下させるための高耐圧の回路を一次側に設ける必要がある。上述のとおり、高耐圧の回路は大型であり、配置間隔を大きくする必要があるため、高耐圧の回路を一次側に追加すると、実装面積が増加して、電源装置が大型のものになり、電源装置の重量も増加する。また、高耐圧の部品は高価であるため、電源装置の製造コストが増大する。特許文献2に記載のものは、一次側への部品の追加は不要であるが、ニ次側に、電圧レベル判定回路や重畳回路を設ける必要があるため、その分、電源装置の製造コストが増大する。加えて、以下のような問題もある。一般に、二次側の出力電圧に基づく一次側のスイッチング素子の制御を行うフィードバック制御型のスイッチング電源では、負荷に供給する負荷電流が極端に小さくなると、二次側の出力電圧の上昇量が、出力電圧を一定に維持することが可能な範囲を超えてしまう。このため、負荷電流が極端に小さい状況では、スイッチング素子がオーバードライブ状態となって余分なエネルギーが二次側に供給され、二次側の出力電圧が上昇する。待機時は、負荷電流が極端に減少するので、フィードバック制御が正常に行われず、出力電圧が増大し、その分、消費電力が増大する。特許文献2に記載のものは、検波整流回路の出力電圧レベルが所定レベル以下となると、出力電圧検出回路の入力電圧を所定の電圧分だけ変動させることで、スイッチング素子のスイッチング動作を間欠的に行わせるものである。この間欠的なスイッチング動作では、出力電圧が変動するため、負荷電流が極端に減少した場合の電圧変化を検出することが困難である。よって、待機時において負荷電流が極端に減少することに伴い出力電圧が増大して待機時の消費電力が増大することを抑制することは困難である。本発明の目的は、待機時の消費電力をより効率的に削減することが可能な、低コストかつ小型のスイッチング電源およびそのスイッチング電源を用いた電子機器を提供することにある。本発明のスイッチング電源は、一次巻線と二次巻線とを備え、前記一次巻線に供給された電流に基づく交流電圧が前記二次巻線を通じて出力されるトランスと、前記一次巻線への電流の供給を制御するスイッチング素子と、前記二次巻線から出力された交流電圧を直流電圧に変換する整流回路と、前記整流回路にて変換された直流電圧を検出する検出回路と、前記検出回路で検出された直流電圧が一方の入力とされ、前記整流回路の直流電圧を目標値にするための基準電圧が他方の入力とされ、これら入力電圧値の差分を出力する帰還増幅器と、前記帰還増幅器から出力される差分が無くなるように、前記スイッチング素子を制御する制御回路と、を有するスイッチング電源であって、前記検出回路は、抵抗値が固定の抵抗回路および抵抗素子との間に設けられ、通常動作よりも消費電力が小さい待機状態のときに前記抵抗回路と前記抵抗素子とを接続状態とするラッチリレー回路を備え、前記待機状態のときには該待機状態以外のときよりも高い電圧を出力する。本発明の電子機器は、スイッチング電源と、操作部と、通常動作から消費電力が前記通常動作よりも小さい待機モードへの移行を示す信号を、前記操作部から受信すると、前記スイッチング電源に待機モード指令信号を供給する第1の制御回路と、を有し、前記スイッチング電源は、一次巻線と二次巻線とを備え、前記一次巻線に供給された電流に基づく交流電圧が前記二次巻線を通じて出力されるトランスと、前記一次巻線への電流の供給を制御するスイッチング素子と、前記二次巻線から出力された交流電圧を直流電圧に変換する整流回路と、前記整流回路にて変換された直流電圧を検出する検出回路と、前記検出回路で検出された直流電圧が一方の入力とされ、前記整流回路の直流電圧を目標値にするための基準電圧が他方の入力とされ、これら入力電圧値の差分を出力する帰還増幅器と、前記帰還増幅器から出力される差分が無くなるように、前記スイッチング素子を制御する制御回路と、を有し、前記検出回路は、抵抗値が固定の抵抗回路および抵抗素子との間に設けられ、前記待機モード指令信号を受け付けたときに前記抵抗回路と前記抵抗素子とを接続状態とするラッチリレー回路を備え、前記待機モード指令信号を受け付けたときには前記待機モード以外のときよりも高い電圧を出力する。本発明によれば、低コストかつ小型のスイッチング電源の待機時における消費電力をより効率的に削減することが可能になる。以下、本発明の実施形態について図面を参照して説明する。図1は、本発明の一実施形態によるスイッチング電源の構成を示すブロック図である。通常動作よりも消費される電力が小さい待機モード待機状態を有するスイッチング電源100は、通常動作と待機モードとの切替えを行うための待機モード制御信号を電力供給先の電子機器負荷装置から受け付ける。なお、通常動作から待機モードへの移行を示す待機モード制御信号は、待機モード設定信号と呼ばれる。一方、待機モードから通常動作への移行を示す待機モード制御信号は待機モード解除信号と呼ばれる。スイッチング電源100は、多出力を有する1コンバータ方式のものであって、一次巻線10aと二次巻線10bおよび10cとを備えるトランス10を有する。トランス10の一次側には、整流平滑回路1と、メインスイッチング回路2が設けられている。整流平滑回路1は、ブリッジダイオードと平滑用コンデンサから構成されている。整流平滑回路1の2つの入力ラインはそれぞれ、入力端子101と入力端子102とに接続されている。整流平滑回路1の2つの出力ラインのうち、一方の出力ライン正極側ラインは、一次巻線10aの一方端に接続され、他方の出力ライン負極側ラインは、メインスイッチング回路2および一次巻線10aの他端に接続されている。メインスイッチング回路2は、一次巻線10aへの電力の供給を制御するスイッチング素子と、スイッチング素子のオンオフを制御する制御回路とを含む。スイッチング素子としては、例えば、MOSFETMetalOxideSemiconductorFieldEffectTransistor等が用いられる。制御回路は、フォトカプラ5からの入力帰還制御信号に従ってスイッチング素子を制御する。トランス10の二次側には、整流回路3、整流回路4、待機電力軽減回路12が設けられている。トランス10のニ次巻線10bの出力ラインには、整流回路3が接続されている。二次巻線10bは、一次巻線10aに供給された電圧に基づく交流電圧を出力する。整流回路3は、ダイオードおよびコンデンサから構成され、二次巻線10bから出力された交流電圧を直流電圧に変換する。トランス10の二次巻線10cの出力ラインは、整流回路4および待機電力軽減回路12に接続されている。二次巻線10cは、一次巻線10aに供給された電圧に基づく交流電圧を出力する。整流回路4は、ダイオードおよびコンデンサから構成され、二次巻線10cから出力された交流電圧を直流電圧に変換する。待機電力軽減回路12は、整流回路4にて変換された直流電圧を検出する。待機電力軽減回路12は、電圧検出回路9と負荷制御回路12から構成されている。電圧検出回路9の出力端子は、帰還増幅器6の一方の入カ端子正極側に接続され、帰還増幅器6の他方の入力端子負極側は、基準電圧Vrefが供給される信号線に接続されている。帰還増幅器6は、一方の入力端子正極側に供給された電圧の値と他方の入力端子負極側に供給された基準電圧の値との差分をとり、その差分値を増幅し、それを帰還制御信号として出力する。帰還増幅器6から出力される帰還制御信号は、二次側の出力電圧V2の変化を示す信号である。帰還増幅器6の一方の入力端子正極側に供給される電圧は、電圧検出回路9の出力である。帰還増幅器6からの帰還制御信号は、フォトカプラ5を介してメインスイッチング回路2に入力帰還制御信号として供給される。ニ次側の出力電圧の変化を一次側のメインスイッチング回路2にフィードバックするスイッチング電源100において、フォトカプラ5は、二次側回路と一次側回路とを絶縁するために用いられる。なお、図1に示した一次側回路は一般のスイッチング電源と同様であるため、簡略化している。スイッチング電源100は、トランス10のニ次側に、出力電圧V1と出力電圧V2の二系統の出力ラインを備えている。スイッチング電源100の他方の出力ライン出力電圧V2には、待機電力軽減回路12を備える。待機電力軽減回路12は、待機モード設定信号を受け付けると、待機モード設定信号が受け付けられる前に出力していた電圧よりも高い電圧を出力する。つまり、待機電力軽減回路12は、待機モードのときには、待機モード以外の通常動作モードのときよりも高い電圧を出力する。これにより、出力電圧V2が低下する。なお、待機電力軽減回路12は、一般的に検出回路と呼ぶことができる。電圧検出回路9は、二次巻線10cに接続された出力ライン間に並列に接続されている。電圧検出回路9は、接続端子202と接続端子203との間の電圧の大きさを検出する。電圧検出回路9は、その検出した整流回路4の出力電圧を帰還増幅器6の一方の入力端子に供給する。電圧検出回路9は、例えば、抵抗値が固定の抵抗回路および抵抗素子を含む。抵抗回路は、複数の抵抗素子が直列に接続された直列抵抗回路により構成される。負荷制御回路11は、待機モード設定信号を受け付けると、電圧検出回路9の抵抗値を小さくすることにより、電圧検出回路9から帰還増幅器6に出力される電圧を、通常動作時の電圧値よりも高くする。また、負荷制御回路11は、待機モード解除信号を受け付けると、電圧検出回路9の抵抗値を元の値に戻す。帰還増幅器6は、電圧検出回路9により検出された電圧の値と基準電圧の値との差分を示す帰還制御信号を、フォトカプラ5を介してメインスイッチング回路2に入力帰還制御信号として供給する。メインスイッチング回路2では、制御回路が入力帰還制御信号に従ってスイッチング素子を制御する。スイッチング素子のスイッチング周波数に応じた高周波のパルス電流が一次巻線10aに供給される。例えば、PWMPulseWidthModulation方式において、制御回路は、入カ帰還制御信号に従ってスイッチング素子に供給される駆動パルスの幅、すなわち、スイッチング素子のオン期間とオフ期間の比を制御する。これにより、スイッチング素子のスイッチング周波数が、出力電圧V2の変化に応じて変化する。この入力帰還制御信号に基づくスイッチング制御により、出力電流の増減に関係なく、出力電圧V2は一定となる。また、出力電圧V1も一定となる。RCCRingingChokeConvertor方式においては、一次巻線10aの一端に接続された正極側ラインが起動抵抗を介してスイッチング素子の制御端子に接続され、一次巻線10aの他端はスイッチング素子を介して負極側ラインに接続される。スイッチング素子がオン期間中に、一次巻線10aに電流が流れて電磁エネルギーが蓄積される。スイッチング素子がオフされると、蓄積された電磁エネルギーが二次巻線10bおよび10cを介して二次側に供給される。そして制御回路は、入力帰還制御信号に従ってスイッチング素子のオンオフを制御する。この入力帰還制御信号に基づくスイッチング制御により、出力電流の増減に関係なく、出力電圧V1と出力電圧V2とを一定とすることができる。次に、スイッチング電源100を用いた電子機器における、スイッチング電源100の動作を具体的に説明する。図2は、スイッチング電源100とこれに接続される電子機器側の主要回路負荷の構成を示す図である。電子機器300は、液晶ディスプレイ、プ口ジェクタ等の待機モードを備える機器であって、その主要部は、安定化回路301、負荷回路302、負荷回路303、スイッチ304、負荷回路305およびタイミング生成回路306からなる。タイミング生成回路306は、待機電力軽減回路12の駆動タイミングを制御する。タイミング生成回路306は、例えば、待機モード指令信号を受け付けると、待機モード設定信号を負荷制御回路11へ供給する。スイッチング電源100の出力端子201および202の出力ライン出力電圧V1には、負荷回路302が接続されている。負荷回路302は、例えば液晶パネルの駆動回路等である。出力電圧V1は、例えば20V程度であり、映像信号等に依らず、その負荷電流は概ね一定である。安定化回路301は、出力端子201と負荷回路302との間を接続する正極側ラインに設けられている。安定化回路301は、例えば三端子レギュレータ等である。安定化回路301は、待機モード指令信号を受信している期間において安定化回路301の出力が遮断されるように構成されている。よって、電子機器300に待機モードが使用者にて設定される期間において、出力電圧V1の負荷が遮断されるので負荷回路302での消費電力はゼ口となる。また、出力端子204および205の出力ラインには、負荷回路303および負荷回路305がそれぞれ並列に接続されている。接続端子202および203に接続された待機電力軽減回路12の出カは、負荷回路303に供給されるとともに、スイッチ304を経て負荷回路305に供給される。出カ電圧V2は、例えば5V程度であり、映像信号や電子機器300の動作条件等によって負荷電流は大きく変動する。スイッチ304は、通常動作モード時はオン状態短絡とされる。すなわち、図2では通常動作モード時のスイッチ304の接続状態が示されている。待機モード時は、待機モード指令信号がスイッチ304に供給される。スイッチ304は、待機モード指令信号を受信している期間は、オフ状態開放となる。負荷回路305は、映像信号処理回路や装置全体の制御回路等である。負荷回路303は、待機モードから通常動作モードへ復帰するのに必要な回路であって、通常動作モードおよび待機モードの両モードにおいて動作する。負荷回路303は、例えば、LEDLightEmittingDiode等の表示素子にて待機モードであることを示す表示を行わせる駆動回路や、リモートコントロール信号を受信するリモコン信号受信回路やボタン操作部からの入力信号を受け付けて通常動作モードへ復帰するためのモード復帰処理を行う制御回路等を含む。負荷回路303において、制御回路は、リモコン信号受信回路やボタン操作部から、通常動作モードから待機モードへ移行する旨の待機モード信号を受け付けると、待機モード指令信号を出力する。また、この制御回路は、リモコン信号受信回路やボタン操作部から、待機モードから通常動作モードへ移行する旨の通常動作モード信号を受け付けると、出力している待機モード指令信号を停止する。なお、待機モード指令信号を出力する制御回路は、一般的に第1の制御回路と呼ぶことができる。ボタン操作やリモコン操作により待機モードへの移行が指示されると、負荷回路303に含まれる制御回路が、待機モード指令信号を出力する。待機モード指令信号は、安定化回路301、スイッチ304およびタイミング生成回路306にそれぞれ供給される。待機モード指令信号が供給されると、安定化回路301の出力は停止し、かつ、スイッチ304がオフ状態となる。これにより、負荷回路302および負荷回路305への電圧供給が停止する。また、待機モード指令信号がタイミング生成回路306に供給されるとタイミング生成回路306は、待機モード設定信号を待機モード指令信号として負荷制御回路11に供給する。また、待機モード指令信号の供給が停止されるとタイミング生成回路306は、待機モード解除信号を負荷制御回路11に供給する。図3は、待機電力軽減回路12の詳細を示すブロック図である。待機電力軽減回路12は、抵抗値が固定の直列抵抗回路21aおよび抵抗20と、直列抵抗回路21aおよび抵抗20との間に設けられたラッチリレー23を含む。待機電力軽減回路12は、待機モードのときに直列抵抗回路21aと抵抗20とを接続状態とする。ラッチリレー23は、接点24および25と、操作コイルとしてセットコイル26およびリセットコイル27と、を有している。ラッチリレー23は、鉄心や鉄片の材料が、例えば半硬質磁性材料でできている。半硬質磁性材料とは、永久磁石に使用される硬質磁性材料に対し、比較的少ないエネルギーで着磁、消磁できる磁性材料をいう。通常のリレーでは、磁性体でできた鉄心に巻かれた操作コイルに電流を流すと、鉄心が電磁石となって鉄片を吸着する。操作コイルに供給した電流を取り除くと、鉄心は吸引力を失い、復帰バネの力により鉄片は鉄心から離れて復帰する。このように鉄片の吸着と復帰を利用して可動接点の開閉が行われる。一方、ラッチリレー23では、セットコイル26に電流を流すと半硬質磁性材料からできている鉄心が磁化され、鉄片が鉄心に吸着する。このため、鉄片と結合された可動接点は、開放状態から短絡状態へと変化する。この状態でセットコイル26の電流を取り除いても、半硬質磁性材料の残留磁束により鉄片は鉄心に吸着した状態を維持する。セットコイル26と逆方向に巻かれたリセットコイル27に電流を流すと、半硬質磁性材料の残留磁束が減少する。このため、鉄心の吸引力が弱くなり、復帰バネの力が鉄心の吸引力に打ち勝って鉄片は復帰し、接点24および25は開放状態となる。本実施形態では、セットコイル26は、待機モード設定信号を受け付けた場合に電流が供給される。待機モード設定信号は、以下、セットコイル駆動信号と称される。また、リセットコイル27は、待機モード解除信号を受け付けた場合に電流が供給される。待機モード解除信号は、以下、リセットコイル駆動信号と称される。このため、ラッチリレー23は、セットコイル駆動信号を受け付けると、セットコイル26への電流の供給が停止してからリセットコイル27に電流が供給される直前までの保持期間においても直列抵抗回路21aおよび抵抗20との間を接続状態にする。待機電力軽減回路12は、図1に示した電圧検出回路9と負荷制御回路11とから構成される。電圧検出回路9は、抵抗21と抵抗22とが直列に接続された直列抵抗回路21aを含む。なお、抵抗21と抵抗22は、それぞれ特定抵抗素子と所定抵抗素子と呼ぶことができる。本実施形態では、電圧検出回路9は、抵抗値が固定の抵抗素子である抵抗20ないし抵抗22と、ラッチリレー23内の接点24とから構成されている。二次巻線10cに接続された出力ラインのうち、二次巻線10cの一端に接続された正極側ラインの接続端子202には、抵抗20の一端と、直列抵抗回路21a内の抵抗21の一端とが接続されている。抵抗20の他端は、ラッチリレー23内の接点24を介して抵抗21の他端に接続され、抵抗21の他端は、帰還増幅器6の一方の入力端子と抵抗22の一端とに接続されている。抵抗22の他端は、二次巻線10cの他端に接続された負極側ラインの接続端子203に接続されている。負荷制御回路11は、ラッチリレー23内の接点25、セットコイル26およびリセットコイル27と、ラッチリレー23の駆動回路と、安定化回路34とから構成されている。ラッチリレー23の駆動回路は、セットコイル駆動回路32と、出力バッファー30と、リセットコイル駆動回路33と、出力バッファー31と、ダイオード28と、コンデンサ29とからなる。なお、負荷制御回路11は、ラッチリレー回路と呼ぶこともできる。負荷制御回路11では、セットコイル26の一端が接続端子202に接続され、セットコイル26の他端が出力バッファー30の出力端子に接続されている。また、ダイオード28のアノード端子が接続端子202に接続され、ダイオード28のカソード端子が、コンデンサ29の一端とリセットコイル27の一端とに接続され、リセットコイル27の他端が出力バッファー31の出力端子に接続されている。コンデンサ29の他端は接続端子203に接続されている。また、接続端子202と接続端子203との間には、セットコイル駆動回路32とリセット駆動回路32とがそれぞれ並列に接続されている。セットコイル駆動回路32の出力端子は、出力バッファー30の入力端子に接続され、リセットコイル駆動回路33の出力端子が出力バッファー31の入力端子に接続されている。さらに、安定化回路34の一端は、接続端子202に接続され、出力端子204の他端が出力端子204に接続されている。また、接続端子202は、接点25を介して出力端子204に接続されている。セットコイル駆動回路32と出力バッファー30は、図2に示したタイミング生成回路306からのセットコイル駆動信号により、セットコイル26を駆動する。リセットコイル駆動回路33と出力バッファー31は、タイミング生成回路306からのリセットコイル駆動信号により、リセットコイル27を駆動する。ダイオード28とコンデンサ29は、リセットコイル27を駆動するための電源電圧を生成するために用いられる。次に図3を参照して、電圧検出回路9と負荷制御回路11の動作をより詳細に説明する。通常動作モードでは、ラッチリレー23内の接点24および25はともに開放状態となる。すなわち、図3は通常動作時の状態を示している。電子機器300が通常動作モードから待機モードに変移すると、セットコイル駆動回路32は、タイミング生成回路306からセットコイル駆動信号を受信し、セットコイル26に電流を供給してセットコイル26を駆動する。上述のようにラッチリレー23では、セットコイル26への電流の供給を停止しても接点24および25の接続状態が維持される。よって、セットコイル26は、比較的短い通電時間例えば100m秒で、接点24および25を短絡状態にすることができる。抵抗21と抵抗22は、接続端子202と接続端子203にそれぞれ接続されており、通常動作時には、抵抗21と抵抗22により分割された電圧が帰還増幅器6へ供給される。すなわち、帰還増幅器6には、抵抗21と抵抗22のそれぞれの抵抗値の比に応じた分圧が供給される。電子機器300が通常動作モードから待機モードに変移すると、ラッチリレー23内のセットコイル26が駆動され、接点24と接点25はともに短絡状態となる。待機モード時は、ラッチリレー23は、接点24が短絡状態となり、直列抵抗回路21a内の抵抗21に抵抗20を並列に接続する。よって、抵抗20および抵抗21が合成された合成抵抗値と抵抗22の抵抗値とに応じた分圧が帰還増幅器6へ供給される。このため、待機モード時の電圧検出回路9は、通常動作モード時の第1の抵抗値よりも小さな第2の抵抗値となる。したがって、スイッチング電源100は、待機モード時に、電圧検出回路9の抵抗値を強制的に下げることで、二次巻線10bおよび10cから出力される出力電圧V1およびV2を低下させることができる。一方、電子機器300が待機モードから通常動作モードに変移するときは、待機モード指令信号の供給が停止され、タイミング生成回路306は、リセットコイル駆動信号を負荷制御回路11へ出力する。リセットコイル駆動信号を受け付けるとリセットコイル駆動回路33は、リセットコイル27に電流を供給してリセットコイル27を駆動する。このため、接点24と接点25は開放状態となる。図4は、待機モード指令信号とセットコイル駆動信号およびリセットコイル駆動信号とを供給するタイミングを示す図である。図4では、縦軸が電圧を、横軸が時間をそれぞれ表している。図4に示すように、図3に示したラッチリレー23内のセットコイル26およびリセットコイル27ともに比較的短い所定の通電時間例えば100m秒だけ電流を流すことによって、接点24および25の開閉が行われる。このため、セットコイル駆動信号を受け付けると待機電力軽減回路12は、セットコイル26に電流を供給し、その電流の供給が停止されてからリセットコイル27に電流が供給される直前までの保持期間においても接点24および25を短絡状態にする。よって、待機モード時には、所定の通電時間を除けば、接点24および25を短絡状態に維持するために電力を必要としないので、待機モード時の消費電力をさらに低減することができる。また、タイミング生成回路306は、負荷回路303に含まれる制御回路からの待機モード指令信号の供給開始をトリガーとしてセットコイル駆動信号の出力を開始し、また、待機モード指令信号の供給停止をトリガーとしてリセットコイル駆動信号の出力を開始する。このため、タイミング生成回路306としては、マルチバイブレータ等の論理回路が用いられる。図5は、本実施形態における通常動作時と待機モード時とで電圧検出回路9の抵抗値を変化させたときの、負荷電流と出カ電圧の関係を示す。また、図5との比較例として、図6に、電圧検出回路9の抵抗値を一定にしたときの、負荷電流と出力電圧の関係を示す。なお、電圧検出回路9の抵抗値が一定とされる構成は、例えば、電圧検出回路9を、図3に示した抵抗21のみで構成したものに対応する。図5および図6において、縦軸は出力電圧の値を示し、横軸は負荷電流の値を示す。出力電圧の値は、フィードバック制御により得られる電圧値であり、通常動作時の出力電圧の値はV2で保持される。通常動作領域は、通常動作時における負荷電流の変化範囲を示し、最小負荷時から最大負荷時までの範囲である。待機モード時の負荷電流は、待機動作時の負荷電流の値以下とされる。ここで、通常動作領域とは、例えば電子機器300として用いられるTVテレビジョンにおいて、映像が表示され、音声が出力されるような状態のときの負荷の変化範囲を規定するものである。最小負荷時は、映像信号が入力されていない状態、画面の輝度レべルを低くした状態、音声の出力レべルを最小値に設定した状態などに対応する。最大負荷時は、解像度の高いハイビジョン映像信号に基づく映像が表示されている状態、画面の輝度レベルを高くした状態、音声の出力レベルを最大値に設定した状態などに対応する。図6に示す例では、電圧検出回路9の抵抗値は一定である。通常動作時は、フィードバック制御により、負荷電流の大きさに関係なく、出力電圧値はV2で保持される。よって、スイッチング電源は安定化電源として機能する。一方、待機モード時は、負荷電流の値が通常動作領域の負荷電流の値に比較して極端に小さい。負荷電流の値が極端に小さな場合、メインスイッチング回路2がオーバードライブの状態となり、フィードバック制御が正常に行われなくなる。この場合、スイッチング電源は、安定化電源として機能せず、余分なエネルギーが2次側に供給されて出力電圧が上昇してしまう。すなわち、待機モード時は、出力電圧はV2よりも大きなV2となる。図5に示す例においても、待機モード時は、負荷電流の値が、通常動作領域の負荷電流の値に比較して極端に小さくなる。しかし、待機モード時には、電圧検出回路9の出力電圧値は、通常動作時に設定される第1の電圧値よりも大きな第2の電圧値に設定される。このため、フィードバック制御により得られる出力電圧値は、Vmin<V2となる。ここで、電圧値Vminは、図2に示した負荷回路303が動作するのに必要な最低電圧の値である。負荷回路303は、LED駆動回路やリモコン信号受信回路、装置に設けられたボタンの押下を検出する回路等、待機モードから通常動作モードへ復帰するための機能を含む。負荷回路303では、待機モードから通常動作モードへ復帰するための機能のみが実行されることになるので、制御回路CPUの動作電圧を、通常動作時の電圧すなわち、電圧V2よりも低く設定することも可能である。出力電圧V2の値は、図2に示した負荷回路303および305が動作するのに必要な電圧の値である。負荷回路305は、映像信号処理回路等を含むために、所定の動作速度等を確保するために必要となる電源電圧が決められている。この電源電圧の値が出力電圧V2の値に対応する。実際には、安定化回路34の入出力間電圧差の分だけ、V2は高く設定される。3端子レギュレータに代表される安定化回路は、負荷電流の変動に対して一定の電圧を維持するために、入力と出力間にある程度の入出力間電圧差Vioが必要となる。なお、低飽和タイプの3端子レギュレータの安定化回路では、入出力間電圧差Vioは、0.3Vから0.6V程度である。図3に戻って待機電力軽減回路12の動作について説明する。ラッチリレー23内の接点25は、安定化回路34の入力端子と出力端子に並列に接続されている。待機モード時には、接点25は短絡状態となるので、安定化回路34は短絡される。この結果、待機モード時には安定化回路34では、電力損失が発生しない。また、待機モード時には、ラッチリレー23内の接点24も短絡状態となり、電圧検出回路9の出力電圧は通常動作時よりも高くなるため、スイッチング電源100の出力電圧はV2よりも低くなるすなわちVminとなる。この状態で待機モードから通常動作モードに移行するので、図4に示したようにリセットコイル駆動信号の電圧は、セットコイル駆動信号の電圧V2に比べて小さくなる。したがって、ラッチリレー23内のリセットコイル27に十分な電流を流すために、負荷制御回路11にはダイオード28とコンデンサ29が設けられている。なお、リセット駆動回路33に供給される電源電圧がVminであってもリセットコイル27に十分な電流を流すことができる場合は、ダイオード28とコンデンサ29は不要である。この場合、リセットコイル27の一端は、セットコイル26と共通の電源ラインの接続端子202に接続すればよい。逆にVminでは不十分な場合は、さらに高い電圧ライン例えばV1にダイオード28のアノードを接続すればよい。あるいは、リセットコイル27には比較的短時間だけ電流を流せばよいので、バッテリー等の別の直流電源を用意してもよい。次に、図5および図6に示した例を参照し、本実施形態のスイッチング電源100における待機モード時の消費電力の削減効果について説明する。図6に示した例では、待機モード時の出力電圧の値はV2’>V2となる。この場合の消費電カP’は、安定化回路34の入出力間電圧差をVioとすると、式1で与えられる。なお、負荷回路303の負荷電流値をIaとする。P’=Ia×V2’式1一方、図5に示したスイッチング電源100の例では、待機モード時の出力電圧の値はVmin<V2となる。また接点25によって安定化回路34は短絡されるため、安定化回路34による消費電力はゼロである。この場合の消費電力Pは、式2で与えられる。P=Ia×Vmin式2また、スイッチング電源100での消費電力Pと、図5に示した例での消費電力P’との電力差△Pは、式3で表される。△P=P’-P=Ia×V2’-Vmin式3なお、前述したように、電力差ΔPには、安定化回路34での消費電力の削減分Ia×Vioも含まれていることになる。本実施形態のスイッチング電源100によれば、式3に示した電力差△P分だけ、待機モード時の消費電力を削減することができる。また、本実施形態のスイッチング電源100では、上述の待機モード時の消費電カの削減効果に加えて、以下のような効果を得ることもできる。既存のスイッチング電源において、トランスのニ次側回路内に、待機電力軽減回路12や、セットコイル駆動信号とリセットコイル駆動信号を供給するための配線などを設けるだけで、本実施形態のスイッチング電源100を実現することができる。一般に、一次側回路に比べてニ次側回路には耐圧性能の低い部品が用いられる。したがって、耐圧性能の低い部品、すなわち安価で小型軽量の部品を使用して本実施形態のスイッチング電源100を実現することが可能である。上述した本実施形態のスイッチング電源100および電子機器300は、本発明の一例であり、その構成は、発明の趣旨を逸脱しない範囲で適宜に変更することができる。例えば、図3に示した構成において、抵抗21の一端に抵抗20の一端が接続されているが、抵抗21に代えて抵抗22の一端に抵抗20の一端が接続されてもよい。この場合、抵抗22の他端が帰還増幅器6の一方の入力端子に接続される。また、図1に示した構成において、2つの二次巻線10bおよび10cを有するトランス10が用いられているが、二次巻線の数は2つに限定されるものではない。二次巻線は、1個または3個以上であってもよい。二次巻線が1個の場合には、図1に示した二次巻線10b側の回路を削除した構成となる。二次巻線が3個以上の場合は、いずれか1つの二次巻線に対して図1に示した二次巻線10c側の構成が適用される。さらに、図2に示した構成において、安定化回路301の出力とスイッチ304は、待機モード指令信号が供給されている間は遮断される。このため、待機モード時には電力が消費されないので、安定化回路301とスイッチ304としては機械スイッチおよび半導体スイッチのうちいずれが用いられてもよい。また、図3に示した接点25としては機械式スイッチが用いられる。接点25における入出力間電圧差をゼロに近づけるためである。さらに、接点24としては機械式スイッチを用いることが望ましい。半導体スイッチを用いた接点では、待機モード時に短絡状態を維持するのに微少とはいえ電力の消費が発生してしまう。さらに入出力間電圧差の温度依存性等に配慮が必要となる。そのため、待機モード時に接点を短絡状態に維持するための電力消費が少ないラッチリレーを使用することが望ましい。図7は、本発明の他の実施形態におけるスイッチング電源の構成を示すブロック図である。スイッチング電源60は、トランス61、スイッチング素子62、整流回路63、検出回路64、帰還増幅器65および制御回路66を備える。トランス61は、一次巻線と二次巻線とを備え、一次巻線に供給された電流に基づく交流電圧が前記二次巻線を通じて出力される。スイッチング素子62は、トランス61の一次巻線への電流の供給を制御する。整流回路63は、トランス61の二次巻線から出力された交流電圧を直流電圧に変換する。検出回路64は、整流回路63にて変換された直流電圧を検出する。帰還増幅器65は、検出回路64で検出された直流電圧が一方の入力とされ、整流回路63の直流電圧を目標値にするための基準電圧が他方の入力とされ、これら入力電圧値の差分を出力する。制御回路66は、帰還増幅器65から出力される差分が無くなるように、スイッチング素子62を制御する。検出回路64は、通常動作よりも消費電力が小さい待機状態のときに待機状態以外のときよりも高い電圧を帰還増幅器65へ出力する。検出回路64は、抵抗値が固定の抵抗回路および抵抗素子の間に設けられ、待機状態のときに抵抗回路と抵抗素子とを接続するラッチリレー回路64Aを備える。ラッチリレー回路64Aは、待機状態の指示信号として待機モード設定信号を受け付けた場合に電流が供給されるセットコイルと、待機状態の解除信号として待機モード解除信号を受け付けた場合に電流が供給されるリセットコイルと、を含む。なお、待機モード設定信号と待機モード解除信号とは、合わせて待機モード制御信号と呼ばれる。ラッチリレー回路64Aは、待機モード設定信号を受け付けると、セットコイルに電流を供給し、セットコイルへの電流の供給を停止してからリセットコイルに電流が供給される直前までの保持期間においても抵抗回路と抵抗素子とを接続状態とし、待機状態の指示信号が受け付けられる前に出力していた電圧よりも高い電圧を帰還増幅器65へ出力する。よって、スイッチング電源60は、待機状態において整流回路63の出力電圧が低下するので、待機時における消費電力を削減することができる。さらにスイッチング電源60は、待機状態に移行してから通常動作に移行する直前までの保持期間においてセットコイルに電流を供給することなく、高い電圧を帰還増幅器65に供給することができる。このため、スイッチング電源60は、待機時における消費電力をより効率的に削減することができる。例えば、スイッチング電源60では、抵抗回路は、複数の抵抗素子が直列に接続された直列抵抗回路を有し、二次巻線に接続された出力ライン間に並列に接続される。直列抵抗回路内の分圧抵抗素子所定抵抗素子は、二次巻線に接続された出力ラインのうちの負極側ラインに接続される。ラッチリレー回路64Aは、待機モード設定信号を受け付けた場合に、分圧抵抗素子以外の抵抗回路内の合成抵抗素子特定抵抗素子に抵抗素子を並列に接続する。また、ラッチリレー回路64Aは、待機モード解除信号を受け付けた場合に、合成抵抗素子と抵抗素子との接続を切断する。そして検出回路64は、抵抗回路と抵抗素子とのそれぞれの抵抗値の比に応じた分圧を帰還増幅器65の一方の入力に供給する。よって、スイッチング電源60は、保持期間において帰還増幅器65に出力する電圧を、通常動作時に出力していた電圧よりも高くすることができる。本発明の他の実施形態によれば、待機時の消費電力を効率的に削減することができる。特に、保持期間中にラッチリレー回路64A内のセットコイルに電力を供給することなく、検出回路64から出力される電圧を高く維持することができるので、待機状態における保持期間中の消費電力を削減することができる。よって、スイッチング電源60は、待機時の消費電力をより効率的に削減することが可能となる。また、各実施形態のスイッチング電源は、既存のスイッチング電源において、二次側の電圧検出回路の構成を検出回路64に変更し、セットコイル駆動信号とリセットコイル駆動信号を供給するための配線等を設けることで実現することができる。したがって、特許文献1および2に記載のものに比較して、製造コストを削減することができ、装置の小型化を図ることができる。