シリコン基板と、上記シリコン基板上に、希土類酸化物によって形成されたゲート絶縁膜と、上記ゲート絶縁膜上に、タングステン、タンタル又はモリブデンのうちのいずれか1つによって形成された第1のゲート電極と、上記第1のゲート電極上に、窒化タンタルによって形成された第2のゲート電極を備える半導体素子。上記ゲート絶縁膜と、上記第1のゲート電極と、上記第2のゲート電極とは、無酸素状態で形成され、上記形成後に無酸素状態で熱処理されることを特徴とする請求項1記載の半導体素子。上記希土類酸化物は、酸化ランタン、酸化セリウム、酸化プラセオジム、酸化ネオジム、酸化ガドリニウム、酸化ツリウム、酸化イッテルビウム、酸化ルテチウム、酸化スカンジウム、酸化イットリウムのうちのいずれか1つである請求項1又は2記載の半導体素子。上記第1のゲート電極は、タングステンによって形成され、該第1のゲート電極の厚さが1nm~20nmであることを特徴とする請求項1~3いずれか1項記載の半導体素子。非特許文献1に記載されているように、酸化ランタンLa2O3によるゲート絶縁膜とタングステンWによるゲート電極とを用いると、EOT=0.48nmが実現できるが、キャリア移動度が小さく、トランジスタとしての性能が低い。一方、ゲートスタック構造の形成後に500°Cで高温熱処理を行うことによって、キャリア移動度が向上することが非特許文献1に記載されている。しかしながら、この場合には、シリコンSiと酸化ランタンLa2O3の界面に誘電率の低い界面層が形成されてしまうことによって、EOTが1nm以上に増加してしまうという問題がある。そこで、本発明では、素子の電気特性の向上に必要な高温熱処理プロセスを行っても高誘電率絶縁膜とシリコン基板との直接接合が実現でき、また低EOT化も可能なゲートスタック構造の半導体素子を提供することを目的とする。上記課題を解決するために、本発明の半導体素子は、シリコン基板と、シリコン基板上に、希土類酸化物によって形成されたゲート絶縁膜と、ゲート絶縁膜上に、タングステン、タンタル又はモリブデンのうちのいずれか1つによって形成された第1のゲート電極と、第1のゲート電極上に、窒化タンタルによって形成された第2のゲート電極とを備える。好ましくは、ゲート絶縁膜と、第1のゲート電極と、第2のゲート電極とは、無酸素状態で形成され、これらの形成後に無酸素状態で熱処理される。本発明の半導体素子は、希土類酸化物によって形成されたゲート絶縁膜を備えているので、シリコン基板と直接接合することができ、低EOT化を達成することができる。また、ゲート絶縁膜、第1のゲート電極、第2のゲート電極の形成を無酸素状態で行い、これらの形成後に無酸素状態で熱処理を行うため、EOTを増加させることなく、半導体素子の電気特性の向上を実現することができる。以下、本発明の半導体素子について、図面を参照して詳細に説明する。[半導体素子の構成]図1に示すように、本発明の半導体素子1は、Si基板2と、Si基板2上に形成された希土類酸化物によるゲート絶縁膜3と、ゲート絶縁膜3上に形成された第1のゲート電極4と、第1のゲート電極4上に形成された第2のゲート電極5とを備える。第1のゲート電極4は、タングステンW、タンタルTa又はモリブデンMoのうちのいずれか1つによって形成される。第2のゲート電極5は、窒化タンタルTaNによって形成される。これらを備えるゲートスタック構造を形成後、熱処理工程が実行される。熱処理工程を含むこれらの製造工程のすべては、後述する設備を用いることによって、真空中又は無酸素雰囲気中で行われる。好ましくは、希土類酸化物によるゲート絶縁膜3は、酸化ランタンLa2O3、酸化セリウムCeO2、酸化プラセオジムPr2O3、酸化ネオジムNd2O3、酸化ガドリニウムGd2O3、酸化ツリウムTm2O3、酸化イッテルビウムYb2O3、酸化ルテチウムLu2O3、酸化スカンジウムSc2O3、酸化イットリウムY2O3のうちのいずれか1つによって形成される。さらに好ましくは、第1のゲート電極4の厚さの範囲は、1nm~20nmである。なお、Si基板2は、n型であってもよく、p型であってもよい。[半導体素子の製造方法]本発明の半導体素子1は、ゲート絶縁膜3の形成から熱処理工程までを真空中又は無酸素雰囲気中で製造される。半導体素子1の製造を真空中又は無酸素雰囲気中で行うために、図2に示すような薄膜堆積熱処理プロセス装置以下、Allin‐situ装置ともいう。を用いる。Allin‐situ装置は、複数の独立したチャンバとチャンバ内及びチャンバ間のウェハの移動、搬送を行うための搬送装置から構成される。すべてのチャンバ及び搬送装置の内部は、真空に引くことによって外気から遮断され、無酸素状態を実現する。複数のチャンバは、たとえば図2に示すように、ロードロックチャンバ12と、電子ビーム蒸着用チャンバ13と、スパッタ用チャンバ14と、熱処理用チャンバ15とを有する。ロードロックチャンバ12は、他のチャンバ内を真空に保持して大気に開放しないことを目的に、他のチャンバへの処理前、処理後の試料の出し入れを行うために設置される予備的なチャンバである。電子ビーム蒸着用チャンバ13では、ゲート絶縁膜3を形成する工程を行う。ゲート絶縁膜3を形成する場合には、たとえば移動可能マスク11を用いることによって、1回の酸化ランタンLa2O3の堆積工程によって、膜厚の異なる試料を作成することが可能である。移動可能マスク11は、Si基板2と蒸着源との間に配置し、一定の時間でSi基板2と蒸着源との間をさえぎるように移動させることによって、Si基板2に堆積される酸化ランタンLa2O3の膜厚を線形的に変化させることができる。スパッタ用チャンバ14では、Si基板2上に堆積された酸化ランタンLa2O3上にタングステンWがアルゴンArガスを用いたRFスパッタによって堆積される。その後、スパッタターゲットをタンタルTaに変更し、スパッタ用チャンバ14内に窒素N2ガスとアルゴンArガスを導入し、窒素N2ガスとアルゴンArガスの混合雰囲気中で反応性スパッタを実行する。これによって窒化タンタルTaNをタングステンW上に堆積させる。窒化タンタルTaNが堆積された試料は、熱処理用チャンバ15に移動されて、所定の温度で所定の時間だけ熱処理される。各チャンバ間の移動には搬送装置16が用いられる。図3に示すように、本発明の半導体素子1は、図2に示すようなAllin-situ装置を用いて、以下に説明するプロセスフローによって製造される。ステップS1において、所定の洗浄工程等を通過したSi基板2が電子ビーム蒸着用チャンバ13内に装着される。Si基板は、n型であってもよく、p型であってもよい。ステップS2において、真空中で電子ビーム蒸着法を用いて、Si基板2上に希土類酸化物、たとえば酸化ランタンLa2O3の薄膜を蒸着により形成する。上述のように移動可能マスク11を用いてもよく、成膜速度に応じて所望の膜厚としてもよい。電子ビーム蒸着用チャンバ12からスパッタ用チャンバ13に移動し、ステップS3において、酸化ランタンLa2O3の薄膜上に、たとえばタングステンWをRFスパッタにより堆積する。成膜速度に応じて所望の膜厚を得ることができる。ここで、タングステンWの膜厚として、1nm~20nmとすることが好ましい。ステップ4において、窒素N2ガス雰囲気で反応性スパッタによって、ステップ3において堆積したタングステンW薄膜上に窒化タンタルTaNを堆積する。熱処理用チャンバ15に移動して、ステップ5において、たとえば窒素N2ガスとフォーミングガス3H297N2との混合ガス雰囲気中でたとえば900°C、30分の熱処理を行う。上述したステップS1~ステップS5のすべての工程において、真空中又は無酸素雰囲気中において成膜等が行われる。上述の工程によって形成されたゲートスタック構造からMOSキャパシタ又はMOSFETに対するパターニング及び外部回路と接続するための配線工程等を別途実施する。上述においては、ゲート絶縁膜3として酸化ランタンLa2O3を、第1のゲート電極4としてタングステンWを、第2のゲート電極5として窒化タンタルTaNを用いる場合を説明したが、他の材料の組合せの場合も同様にして製造することができる。他の材料の組合せとは、ゲート絶縁膜3として、酸化セリウムCeO2、酸化プラセオジムPr2O3、酸化ネオジムNd2O3、酸化ガドリニウムGd2O3、酸化ツリウムTm2O3、酸化イッテルビウムYb2O3、酸化ルテチウムLu2O3、酸化スカンジウムSc2O3、酸化イットリウムY2O3を用いることができる。第1のゲート電極4として、タンタルTa又はモリブデンMoを用いることができる。これらの材料のすべての組合せについて、上述と同様に製造することができる。なお、ステップS1~S4において、成膜、堆積技術について上述の電子ビーム蒸着やRFスパッタ等は一例であって、これらに限定するものではなく、他の周知の成膜技術を用いることができるのは言うまでもない。[半導体素子の特性]ゲート絶縁膜3として酸化ランタンLa2O3を、第1のゲート電極4としてタングステンWを、第2のゲート電極5として窒化タンタルTaNを用いたゲートスタック構造を有する本発明の半導体素子1の特性の測定結果について説明する。[EOTの制御性]EOTの制御性を評価するために、上述した移動可能マスク11を用いて、n型のSi基板2上に蒸着によって形成した酸化ランタンLa2O3の膜厚を連続的に変化させたMOSキャパシタを試作して、それぞれの膜厚に対するEOTを測定した。EOTを評価するMOSキャパシタの試料では、Si基板2上に、膜厚を変化させた酸化ランタンLa2O3のゲート絶縁膜3を形成する。ゲート絶縁膜3上に、3nmの厚さにタングステンWの第1ゲート電極4を堆積し、第1ゲート電極4上に45nmの厚さに窒化タンタルTaNの第2ゲート電極5をスパッタによって堆積した試料を半導体素子1の評価用に製作した。熱処理工程では、900°Cのフォーミングガス雰囲気中で30分間行った。図4に示すように、酸化ランタンLa2O3の膜厚が1.3nm程度から3.2nm程度まで変化させた場合に、ほぼリニアリティをもって所望のEOTを得ることができた。酸化ランタンLa2O3の膜厚を2.2nm程度以下に制御すれば、EOTとして0.7nm以下を実現することができる。試作したMOSキャパシタ試料の最小のEOTは、0.51nmであった。[MOSFETの性能]図5に示すように、試作したゲートスタック構造を有するMOSFETは、トランジスタ動作することを確認した。評価に供するnチャネルMOSFETの試料には、あらかじめソース-ドレイン領域が形成されたp型のSi基板2上に、上述した製造方法によって、酸化ランタンLa2O3、タングステンW、窒化タンタルTaNを備えるゲートスタック構造を形成したものを用いた。図5Aは、900°Cのフォーミングガス3H297N2雰囲気中で、30分間の熱処理を行ったEOTが0.51nmのMOSFETのI-V特性である。なお、測定したnチャネルMOSFETのディメンジョンは、L/W=10μm/10μmであり、測定は室温300Kで行った。図5Bは、熱処理の温度を変えて、移動度を測定した結果をプロットした図である。nチャネルMOSFETのディメンジョンは、図5Aと同じL/W=10μm/10μmであり、室温300Kでの測定である。黒丸のプロットが熱処理温度900°Cであり、白丸のプロットが熱処理温度800°Cである。900°Cで熱処理した方が、800°Cで熱処理した場合よりも、移動度が大きくなることがわかる。移動度の最高値は、134cm2/Vsであった。図6に示すように、800°Cで熱処理したMOSFET図6Aでも、900°Cで熱処理したMOSFET図6Bでも断面の状態は変わらず、Si基板2とゲート絶縁膜3である酸化ランタンLa2O3との界面にSiOxの生成も認められていない。[プロセスパラメータによるEOTの評価]プロセスパラメータとして、熱処理時間を変化させた場合とタングステンWの膜厚を変化させた場合についてEOTの評価を行った。具体的には、n型のSi基板2上に、ゲート絶縁膜3として酸化ランタンLa2O3、第1のゲート電極4としてタングステンW、第2のゲート電極5として窒化タンタルTaNによるMOSキャパシタの試料を製作して容量―電圧特性C-V特性の評価を行った。図7Aには、900°Cで熱処理する時間を3分〇印、10分△印、30分□印と変えた場合のMOSキャパシタのC-V特性の測定値をプロットした。第1のゲート電極4としてタングステンWの厚さを3nm、第2のゲート電極4として窒化タンタルTaNの厚さを45nmとし、熱処理温度を900°Cとした。熱処理の時間が長くなってもMOSキャパシタの容量の変化は小さいとの結果が得られた。図7Bには、第1のゲート電極4としてタングステンWの厚さを2nm〇印とした場合、3nm△印とした場合、5nm□印とした場合のMOSキャパシタのC-V特性をプロットした。タングステンWの厚さを3nmとした場合に、容量Cgがもっとも大きく、したがってEOTが小さい。このときのEOTは0.52nmであった。タングステンWが2nmの場合には、EOTは0.65nmであり、タングステンWが5nmの場合は、EOTは0.57nmであった。なお、図示していないが、タングステンWの厚さを、1nm、20nmとした場合でも、0.7nm程度のEOTが得られ、タングステンWの厚さを制御することで、EOTを低く制御できるとの結果が得られた。上述より、第1のゲート電極4であるタングステンWの厚さを1nm~20nmとすることによって、素子の電気特性の改善に必要な熱処理を高温、長時間行っても、適切なEOTが得られることがわかる。[まとめ]以上説明したように、希土類酸化物をゲート絶縁膜に用い、ゲート電極として、第1のゲート電極のタングステンW及び第2のゲート電極の窒化タンタルTaNの積層構造を用いることによって、ゲート絶縁膜とシリコン基板との直接接合が可能になる。そして、ゲートスタック構造の形成工程及び熱処理工程を真空中又は無酸素雰囲気中で行うことによって、移動度の向上などの素子の電気特性の改善のために必要な熱処理を高温長時間行うことができ、低EOTの維持が可能である。以上の半導体素子は、具体例を説明するためのものであって、上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。