"液晶セルを含むメモリ内蔵の画素が行列状に配置された表示装置における各画素を駆動する駆動回路であって、階調データの各ビットに対応し、かつ対応ビットの重みに応じた期間となる複数のサブフィールドで1フレーム期間を分割する分割部と、互いに隣接する2つの画素に対応する階調データのビット配列が異なっている場合には、階調の高い方の階調データを、階調がより高くなるように補正する補正部と、各サブフィールドに対応するビットに従って画素の液晶セルをオンまたはオフすることで、1フレーム期間中のオン期間またはオフ期間の割合を制御するオンオフ期間制御部とを含む駆動回路。前記補正部は、フレームごとに、全画素に対応する階調データに対して、全画素共通の補正値を加算するとともに、補正値を周期的に変更する請求項1に記載の駆動回路。液晶セルを含むメモリ内蔵の画素が行列状に配置された表示領域と、各画素を駆動する駆動回路とを備え、前記駆動回路は、階調データの各ビットに対応し、かつ対応ビットの重みに応じた期間となる複数のサブフィールドで1フレーム期間を分割する分割部と、互いに隣接する2つの画素に対応する階調データのビット配列が異なっている場合には、階調の高い方の階調データを、階調がより高くなるように補正する補正部と、各サブフィールドに対応するビットに従って画素の液晶セルをオンまたはオフすることで、1フレーム期間中のオン期間またはオフ期間の割合を制御するオンオフ期間制御部とを有する表示装置。液晶セルを含むメモリ内蔵の画素が行列状に配置された表示装置の駆動方法であって、階調データの各ビットに対応し、かつ対応ビットの重みに応じた期間となる複数のサブフィールドで1フレーム期間を分割する分割ステップと、互いに隣接する2つの画素に対応する階調データのビット配列が異なっている場合には、階調の高い方の階調データを、階調がより高くなるように補正する補正ステップと、各サブフィールドに対応するビットに従って画素の液晶セルをオンまたはオフすることで、1フレーム期間中のオン期間またはオフ期間の割合を制御するオンオフ期間制御ステップとを含む表示装置の駆動方法。ところで、図8に示したように、階調のわずかな違いで白黒の位相が反転するような階調表示法が用いられている場合には、隣接する画素間に、横電界による液晶乱れが生じることがある。例えば、図10A,Bに示したように、垂直方向にグラデーションとなっている映像以下、単にグラデーション映像と称する。が表示されている場合、白黒の位相が反転する画素間に、液晶乱れが生じる。この液晶乱れは、例えば、図10Bに示したような黒い筋L1となって観察者に視認される。このような黒い筋L1は、映像品質を著しく損なう。本技術はかかる問題点に鑑みてなされたものであり、その第1の目的は、液晶乱れの生じにくい駆動回路およびそれを備えた表示装置を提供することにある。また、第2の目的は、液晶乱れの生じにくい表示装置の駆動方法を提供することにある。本技術による駆動回路は、液晶セルを含むメモリ内蔵の画素が行列状に配置された表示装置における各画素を駆動する回路である。駆動回路は、分割部と、補正部と、オンオフ期間制御部とを含んでいる。分割部は、階調データの各ビットに対応し、かつ対応ビットの重みに応じた期間となる複数のサブフィールドで1フレーム期間を分割するようになっている。補正部は、互いに隣接する2つの画素に対応する階調データのビット配列が異なっている場合には、階調の高い方の階調データを、階調がより高くなるように補正するようになっている。オンオフ期間制御部は、各サブフィールドに対応するビットに従って画素の液晶セルをオンまたはオフすることで、1フレーム期間中のオン期間またはオフ期間の割合を制御するようになっている。本技術による表示装置は、液晶セルを含むメモリ内蔵の画素が行列状に配置された表示領域と、各画素を駆動する駆動回路とを備えている。この表示装置において、駆動回路は、上記の分割部と同一の構成要素の分割部と、上記の補正部と同一の構成要素の補正部と、上記のオンオフ期間制御部と同一の構成要素のオンオフ期間制御部とを備えている。本技術による表示装置の駆動方法は、液晶セルを含むメモリ内蔵の画素が行列状に配置された表示装置の駆動方法である。この駆動方法は、以下の3つのステップを含んでいる。A階調データの各ビットに対応し、かつ対応ビットの重みに応じた期間となる複数のサブフィールドで1フレーム期間を分割する分割ステップB互いに隣接する2つの画素に対応する階調データのビット配列が異なっている場合には、階調の高い方の階調データを、階調がより高くなるように補正する補正ステップC各サブフィールドに対応するビットに従って画素の液晶セルをオンまたはオフすることで、1フレーム期間中のオン期間またはオフ期間の割合を制御するオンオフ期間制御ステップ本技術による駆動回路、表示装置、および表示装置の駆動方法では、互いに隣接する2つの画素に対応する階調データのビット配列が異なっている場合には、階調の高い方の階調データが、階調がより高くなるように補正される。これにより、液晶乱れが低減し、あるいは階調の高い方の画素の階調が高くなり、液晶乱れの輝度低下と相殺されて液晶乱れが目立たなくなる。本技術による駆動回路、表示装置、および表示装置の駆動方法によれば、液晶乱れが低減し、あるいは階調の高い方の画素の階調が高くなり、液晶乱れの輝度低下と相殺されて液晶乱れが目立たなくなるようにしたので、高い映像品質を得ることができる。以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.実施の形態表示装置2.変形例表示装置<1.実施の形態>[構成]図1は、本技術による一実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10と、表示パネル10を駆動する周辺回路20とを備えている。表示パネル10表示パネル10は、行方向に延在する複数の走査線WSLと、列方向に延在する複数のデータ線DTLとを有しており、走査線WSLとデータ線DTLとが互いに交差する箇所に対応して画素11を有している。表示パネル10内の複数の画素11は、表示パネル10の画素領域10A全面に渡って行方向および列方向に2次元配置されている。画素11は、表示パネル10上の画面を構成する最小単位の点に対応するものである。表示パネル10がカラー表示パネルである場合には、画素11は、例えば赤、緑または青などの単色の光を発する副画素に相当し、表示パネル10がモノクロ表示パネルである場合には、画素11は、単色光例えば白色光を発する画素に相当する。画素11は、図示しないが、電気光学素子を含むメモリ内蔵の画素である。電気光学素子の種類としては、液晶セルが挙げられる。メモリの種類としては、例えば、SRAMStaticRandomAccessMemoryやDRAMDynamicRandomAccessMemoryなどが挙げられる。画素11は、対応する1本の走査線WSLが選択されたとき、対応するデータ線DTLに供給された信号データビットの書込みに応じて発光状態または消光状態となり、その後、当該走査線WSLが非選択となっても、書込みによる発光状態または消光状態が継続するようになっている。そのため、周辺回路20は、画素11が発光状態となっている期間点灯期間、または画素11が消光状態となっている期間消灯期間の、1フレーム期間における割合を制御することにより、階調表示を実現している。画素11の点灯期間または消灯期間の単位としてサブフィールドという概念がある。サブフィールドとは、画素11の階調を規定する階調データの各ビットに対応し、かつ当該対応ビットの重みに応じた期間の単位を指している。例えば、5ビットからなる階調データによって32階調を表現する場合、例えば、図8に示したように、例えば数ms幅の1ビットのデータを単位として、期間の比が1:2:4:8:16の5つのデータが用意され、これら5つのデータの組み合わせにより32階調が表現される。本実施の形態の階調表示法では、図2に示したように、階調データの各ビット1bit~5bitに対応し、かつ対応ビットの重みに応じた期間となるサブフィールドSF1~SF5で、信号データが規定される。上記の階調表示法では、例えば、グラデーション映像が表示されている場合に、互いに隣接する2つの画素11に対応する階調データのビット配列が互いに異なっている部分が必ず存在する。例えば、図3に示したように、画素Aの階調が15となっており、画素Aに隣接する画素Bの階調が16となっている場合には、全てのビットにおいて位相白黒が互いに異なっている。このように、互いに隣接する画素において位相が互いに異なっている場合には、液晶乱れが生じてしまうことがある。そこで、階調の高い方の階調データが、階調がより高くなるように補正される。例えば、図3に示した例では、画素Bの方が画素Aよりも階調が高いので、画素Aに対応する階調データが、階調がより高くなるように補正される。これにより、液晶乱れが低減し、あるいは階調の高い方の画素の階調が高くなり、液晶乱れの輝度低下と相殺されて液晶乱れが目立たなくなる。周辺回路20次に、周辺回路20の構成についての説明を行う。周辺回路20は、例えば、図1に示したように、変換回路30、コントローラ40、垂直駆動回路50および水平駆動回路60を有している。コントローラ40は、図示しない上位装置から供給される同期信号20Bから、変換回路30、垂直駆動回路50、および水平駆動回路60の動作タイミングを制御する制御信号40A,40B,40Cを生成するものである。同期信号20Bとしては、例えば、垂直同期信号、水平同期信号、ドットクロック信号などが挙げられる。制御信号40A,40B,40Cとしては、例えば、クロック信号、ラッチ信号、フレーム開始信号、サブフィールド開始信号などが挙げられる。変換回路30は、例えば、図4に示したように、フレームメモリ31、書込回路32、読出回路33およびデコーダ34を含んでいる。フレームメモリ31は、少なくとも表示領域10Aの解像度よりも多い記憶容量を有する映像表示用メモリであり、例えば、行アドレスと、列アドレスと、行アドレスおよび列アドレスと関連付けられた各画素11の階調データとを記憶することができるようになっている。書込回路32は、同期信号20B利用して、映像信号20Aの書込アドレスWadを生成するとともに、同期信号20Bに同期してフレームメモリ31に出力するようになっている。書込みアドレスWadは、例えば、行アドレスおよび列アドレスを含んでいる。読出回路33は、制御信号40Aに基づいて、読出アドレスRadを生成し、フレームメモリ31に出力するようになっている。デコーダ34は、フレームメモリ31から出力された階調データを信号データ30Aとして出力するようになっている。垂直駆動回路50は、水平駆動回路60から入力される制御信号60A後述と、制御信号40Cから特定されるアドレスデータとに基づいて、各画素11を行単位で選択するための走査パルスを走査線WSLに出力するようになっている。垂直駆動回路50は、例えば、図8A~Dに示したように、SF1,SF2,SF3,SF4,SF5の並び順および期間に対応して、各走査線WSLに選択パルスを順次出力するようになっている。水平駆動回路60は、制御信号40Bと、信号データ30Aとに基づいて、画素11の電気光学素子をオンまたはオフすることで、1F中のオン期間またはオフ期間の割合を段階的に制御するようになっている。水平駆動回路60は、信号データ30A階調データのビット配列を、所望のビット配列に補正するようになっている。図5は、信号データ30Aのビット配列を、所望のビット配列に補正する手順の一例を表した流れ図である。図6は、信号データ30Aが垂直方向にグラデーションが生じている階調データとなっているときの上記の補正の一例を表したものである。まず、水平駆動回路60は、信号データ30Aにおいて互いに隣り合う2つの画素に対応する階調データにおいて、互いに共通するサブフィールドごとに、位相差の有無を検出するS101。ここで、位相差とは、ビットの相違、または白黒の相違を指している。その結果、水平駆動回路60は、位相差が無いと検出した場合には、上記の追加補正を行わず、終了する。一方、水平駆動回路60は、例えば、図6Aに示したように、位相差があると検出した場合には、階調の高い方の階調データに対する補正値を作成するS102。水平駆動回路60は、例えば、図6Bに示したように、補正値として、階調レベルが1の階調データを作成する。なお、補正値は、常に、階調レベルが1の階調データとは限らない。その後、水平駆動回路60は、階調の高い方の階調データの階調を補正するS103。水平駆動回路60は、例えば、図6Cに示したように、階調の高い方の階調データに対して、階調レベルが1の階調データを加算する。これにより、階調の高い方の階調データが、階調がより高くなるように補正される。その結果、液晶乱れが低減し、あるいは階調の高い方の画素の階調が高くなり、液晶乱れの輝度低下と相殺されて液晶乱れが目立たなくなる。また、水平駆動回路60は、補正後の信号データ30Aのサブフィールドの並び順および期間に対応した制御信号60Aを垂直駆動回路50に出力するようになっている。効果次に、従来の一般的なデジタル駆動と対比しつつ、本実施の形態の表示装置1の効果について説明する。従来の一般的なPWMのデジタル駆動では、5ビット32階調の場合を例にとると、例えば、図8に示したような階調表示法が用いられる。具体的には、図8に示したように、例えば数ms幅の1ビットのデータを単位として、期間の比が1:2:4:8:16の5つのデータを用意し、これら5つのデータの組み合わせにより32階調が表現される。図9は、従来の一般的なデジタル駆動における順次走査の信号データと、走査線に印加される選択パルスとの関係を表したものである。ここでは、説明の都合上、走査線が3本の場合を示している。図9からわかるように、従来の一般的なデジタル駆動の表示装置では、階調データの各ビット本例では、1bit~5bitに対応し、かつ対応ビットの重みに応じた期間となるサブフィールドSF1~SF5で1フレーム期間1Fが分割されている。そして、各サブフィールドSF1~SF5に対応するビットに従って画素の電気光学素子がオンまたはオフされることで、1F中のオン期間またはオフ期間の割合が段階的に制御される。さらに、走査線を介した画素へのデータ書込みは、サブフィールドSF1~SF5ごとに線順次走査で行われる。ところで、図8に示したように、階調のわずかな違いで白黒の位相が反転するような階調表示法が用いられている場合には、隣接する画素間に、横電界による液晶乱れが生じることがある。例えば、図10A,Bに示したように、グラデーション映像が表示されている場合、白黒の位相が反転する画素間に、液晶乱れが生じる。この液晶乱れは、例えば、図10Bに示したような黒い筋L1となって観察者に視認される。このような黒い筋L1は、映像品質を著しく損なう。一方、本実施の形態では、互いに隣接する2つの画素11に対応する階調データのビット配列が異なっている場合には、階調の高い方の階調データが、階調がより高くなるように補正される。これにより、液晶乱れが低減し、あるいは階調の高い方の画素の階調が高くなり、液晶乱れの輝度低下と相殺されて液晶乱れが目立たなくなる。その結果、高い映像品質を得ることができる。<2.変形例>変形例1ところで、上記実施の形態において、水平駆動回路60は、フレームごとに、全画素に対応する信号データ30Aに対して、全画素共通の補正値を加算するとともに、補正値を周期的に変更するようにしてもよい。例えば、図7A~Cに示したように、水平駆動回路60は、フレームごとに、全画素に対応する信号データ30Aに対して、100000000階調レベルを1上げる階調データ100000000階調レベルを1上げる階調データ-010000000階調レベルを-3下げる階調データ100000000階調レベルを1上げる階調データを、順番にかつ繰り返し加算するようにしてもよい。このようにした場合には、図7Cに示したように、液晶乱れによって生じる筋L1が映像表示面内で経時的に所定の振幅で振動するので、観察者によって筋L1が視認されにくくなる。これにより、高い映像品質を得ることができる。以上、実施の形態および変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、変換回路30、垂直駆動回路50および水平駆動回路60の駆動をコントローラ40が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、変換回路30、垂直駆動回路50および水平駆動回路60の制御は、ハードウェア回路で行われていてもよいし、ソフトウェアプログラムで行われていてもよい。"