プログラムメモリに格納されたプログラムを実行する複数の処理手段を備えるマルチプロセッサシステムであって、前記複数の処理手段によって共有される共有リソースと、該共有リソースの占有状態が書き込まれるリソース状態テーブルと、前記プログラムメモリにおける前記プログラムのファンクション毎のアドレス領域と前記共有リソースの占有予定とが対応付けられたリソース占有予定テーブルと、前記リソース状態テーブル及び前記リソース占有予定テーブルを用いて、前記複数の処理手段による前記共有リソースの占有を伴うファンクションの実行可否を決定する制御手段と、を備えるマルチプロセッサシステム。請求項1に記載のマルチプロセッサシステムであって、前記リソース占有予定テーブルは、ROMに格納された固定データであり、前記複数の処理手段に対応したプログラムカウンタを備え、前記制御手段は、前記プログラムカウンタの値と前記リソース占有予定テーブルにおけるアドレス領域を比較することにより、起床予定のファンクションによる前記共有リソースの占有予定を特定し、該特定した前記共有リソースの占有予定と前記リソース状態テーブルが示す前記共有リソースの占有状態を比較することにより、前記複数の処理手段による前記共有リソースの占有を伴うファンクションの実行可否を決定する手段である、マルチプロセッサシステム。請求項1又は2に記載のマルチプロセッサシステムであって、前記制御手段は、前記複数の処理手段による前記共有リソースの占有を伴うファンクションの実行を否定した際には、該実行を否定したファンクションをキューイングする手段である、マルチプロセッサシステム。請求項1ないし3のいずれか1項に記載のマルチプロセッサシステムであって、前記リソース状態テーブル及び前記リソース占有予定テーブルにおける共有リソースは、部品単位から共有リソース全体までの間の粒度で設定されていることを特徴とする、マルチプロセッサシステム。請求項1ないし4のいずれか1項に記載のマルチプロセッサシステムであって、前記リソース占有予定テーブルにおけるアドレス領域の範囲は、当該ファンクションがシングルプロセッサで実行されていた場合のDI割り込み禁止とEI割り込み許可の間の区間に相当する、マルチプロセッサシステム。前記複数の処理手段は、プロセッサコアであり、マルチコアプロセッサとして構成される、請求項1ないし5のいずれか1項に記載のマルチプロセッサシステム。ところで、近年、例えば車両に搭載される車載制御装置の分野では、ある車載機器を制御する制御装置と他の車載機器を制御する制御装置例えば変速機の制御装置とエンジンの制御装置等を統合して、コンピュータハードウエアを縮小し、コストや重量の低減を図る動きが見られる。このようなハードウエアの統合に際し、複数の処理手段を備えるマルチプロセッサシステムが好適に用いられる。この場合、シングルプロセッサとして構成された複数の制御装置において実行されていた各プログラムを、マルチプロセッサシステムが有する複数の処理手段がそれぞれ実行することになる。ここで、シングルプロセッサでは、一般的なソースコードの構成として、リソースRAM等のアクセス対象の一貫性を維持するために、当該リソースへの書き込み等のアクセスを行う間、DI割り込み禁止を実行している。図1は、シングルプロセッサにおけるファンクションA図ではFuncAがリソースにアクセスする間、割り込み禁止を行う様子を模式的に示す図である。本図において変数X、Y、Zは、例えばRAMに書き込まれるパラメータを示している。また、PEとは、ProcessorElementの略であり、CPUその他の処理手段の一例である。係る処理を、そのままマルチプロセッサシステムに適用しても、排他制御を実現することができない。PE1を割り込み禁止状態としても、他のPE2、3による共有リソースへのアクセスは可能だからである。図2は、PE1を割り込み禁止状態とした場合において、他のPE2、3による共有リソースへのアクセスが可能である様子を示す図である。本来、マルチプロセッサシステムにおいて共有リソースの排他制御を行うためには、ソフトウエア開発工程のシステム設計レベルで排他設計を行う必要がある。ところが、現実的な問題として、シングルプロセッサ上で動作している複雑な制御ソフトウエアに対して排他設計を当てはめるのは容易ではない。この点、図1で示したDI割り込み禁止とEI割り込み許可の間の区間を、PEによる共有リソースの占有区間にそのまま当てはめるのは容易である。しかしながら、この場合、共有リソースの区別が容易でなく、本来アクセス競合しないアクセス要求であるにも拘わらず、不要な待ち状態となるPEが生じうる。図3は、PE1のDI-EI間において共有リソースの占有が行われ、PE2のファンクションBが待ち状態となる様子を示す図である。本図の場合、ファンクションBはファンクションAがアクセスしない変数Zに対してアクセスを行うため、本来、ファンクションAのアクセスと並行して共有リソースへのアクセスを行うことが可能である。このように、複数のシングルプロセッサにおいて実行されていたプログラムを、マルチプロセッサシステムに移植した場合、排他制御の設計に伴うプログラムの修正が煩雑なものとなる。上記従来の各特許文献に記載のマルチプロセッサシステムでは、このような点についての考慮がなされておらず既にマルチプロセッサシステム用に出来上がったプログラムを想定している、シングルプロセッサからマルチプロセッサシステムへの移植に適した構成となっていない。また、これに伴い、新たなプログラム等が追加されて機能拡張が行われる場合に、プログラムの修正が煩雑なものとなってしまう。本発明はこのような課題を解決するためのものであり、シングルプロセッサからマルチプロセッサへの移植を容易にすると共に、新たなプログラム等の追加を簡便に行うことが可能なマルチプロセッサシステムを提供することを、主たる目的とする。上記目的を達成するための本発明の一態様は、プログラムメモリに格納されたプログラムを実行する複数の処理手段を備えるマルチプロセッサシステムであって、前記複数の処理手段によって共有される共有リソースと、該共有リソースの占有状態が書き込まれるリソース状態テーブルと、前記プログラムメモリにおける前記プログラムのファンクション毎のアドレス領域と前記共有リソースの占有予定とが対応付けられたリソース占有予定テーブルと、前記リソース状態テーブル及び前記リソース占有予定テーブルを用いて、前記複数の処理手段による前記共有リソースの占有を伴うファンクションの実行可否を決定する制御手段と、を備えるマルチプロセッサシステムである。この本発明の一態様によれば、シングルプロセッサからマルチプロセッサへの移植を容易にすると共に、新たなプログラム等の追加を簡便に行うことが可能なマルチプロセッサシステムを提供することができる。また、リソース状態テーブル及びリソース占有予定テーブルを用いて複数の処理手段による共有リソースの占有を伴うファンクションの実行可否を決定する制御手段を備えるため、複数の処理手段は、リソース占有を要求するための信号を送出する際に、共有リソースを特定するための情報を含める必要がなくなる。なお、本発明における複数の処理手段は、ハードウエアマルチスレッディングを行うマルチスレッド処理装置におけるスレッド等、仮想的な処理手段であっても構わない。本発明の一態様において、請求項1に記載のマルチプロセッサシステムであって、前記リソース占有予定テーブルは、ROMに格納された固定データであり、前記複数の処理手段に対応したプログラムカウンタを備え、前記制御手段は、前記プログラムカウンタの値と前記リソース占有予定テーブルにおけるアドレス領域を比較することにより、起床予定のファンクションによる前記共有リソースの占有予定を特定し、該特定した前記共有リソースの占有予定と前記リソース状態テーブルが示す前記共有リソースの占有状態を比較することにより、前記複数の処理手段による前記共有リソースの占有を伴うファンクションの実行可否を決定する手段であるものとしてもよい。また、本発明の一態様において、前記制御手段は、前記複数の処理手段による前記共有リソースの占有を伴うファンクションの実行を否定した際には、該実行を否定したファンクションをキューイングする手段であるものとしてもよい。また、本発明の一態様において、前記リソース状態テーブル及び前記リソース占有予定テーブルにおける共有リソースは、部品単位から共有リソース全体までの間の粒度で設定されていることを特徴とするものとしてもよい。また、本発明の一態様において、前記リソース占有予定テーブルにおけるアドレス領域の範囲は、当該ファンクションがシングルプロセッサで実行されていた場合のDI割り込み禁止とEI割り込み許可の間の区間に相当するものとしてもよい。また、本発明の一態様において、前記複数の処理手段は、プロセッサコアであり、マルチコアプロセッサとして構成されるものとしてもよい。本発明によれば、シングルプロセッサからマルチプロセッサへの移植を容易にすると共に、新たなプログラム等の追加を簡便に行うことが可能なマルチプロセッサシステムを提供することができる。以下、本発明を実施するための形態について、添付図面を参照しながら実施例を挙げて説明する。以下、図面を参照し、本発明の一実施例に係るマルチプロセッサシステム1について説明する。[構成]図4は、本発明の一実施例に係るマルチプロセッサシステム1のシステム構成例である。マルチプロセッサシステム1は、主要な構成として、プログラムメモリ10と、データメモリ12と、PEProcessorElement20A、20B、20C、20Dと、マイクロCPU30と、リソースアクセステーブル40と、リソースステータステーブル50と、INTC割り込みコントローラ60と、を備える、以下、PEを総称する際には、必要に応じて各PE等と表記する。プログラムメモリ10は、例えばROMReadOnlyMemoryやフラッシュROM、EEPROMElectricallyErasableandProgrammableReadOnlyMemory等であり、各PEにより実行される命令がファンクション単位で格納されている。プログラムメモリ10は、命令バス10Aを介して各PEに接続されている。データメモリ12は、例えばRAMRandomAccessMemoryであり、各PEの演算結果等が格納される。データメモリ12は、データバス12Aを介して各PEに接続されている。各PEは、プログラムカウンタ図では、PCと略記した20Aa、20Ba、20Ca、20Daの他、命令フェッチユニット、命令バッファ、命令デコーダ、演算器、LSULoadStoreUnit、内部レジスタ等を備えるマイクロコンピュータである。各PEは、それぞれのプログラムカウンタが示すプログラムメモリ10のアドレスに格納された命令をフェッチしてデコード解読し、四則演算等を行う。四則演算の結果は、内部レジスタに格納する他、必要に応じてデータメモリ12に出力して記憶させる。データメモリ12に格納された命令は、各PEによって参照可能となっており、各PEは、情報を共有しつつ独自の処理を行うことができる。また、プログラムカウンタ20Aa、20Ba、20Ca、20Daの示す値は、マイクロCPU30によって参照可能となっている。マイクロCPU30は、その内部機能として、リソースファサード31と、リソースロック制御部32と、通知部33と、セマフォレジスタ341~34nと、を備える。リソースロック制御部32は、リソース競合判断部32A、リソース取得/解放管理部32B、及びセマフォレジスタ管理部32Cを有する。セマフォレジスタ341~34nは、マルチプロセッサシステム1における共有リソースに対応して設けられている。リソースファサード31は、各PEから入力されるリソース獲得要求、及びリソース解放要求を受け取る。リソース競合判断部32Aは、プログラムカウンタ20Aa、20Ba、20Ca、20Daの値、リソースアクセステーブル40、及びリソースステータステーブル50を用いて対象リソースリソース獲得要求がなされた共有リソースの競合を判定し、判定結果をリソース取得/解放管理部32Bに出力する。リソース取得/解放管理部32Bは、リソース競合判断部32Aによる判定結果が競合ありの場合には、各PEから入力されたリソース獲得要求を図示しない待ちキューに登録する。待ちキューは、セマフォレジスタ341~34nに付随したものであってもよいし、独立したレジスタ等に設定されてもよい。一方、リソース取得/解放管理部32Bは、リソース競合判断部32Aによる判定結果が競合なしの場合は、セマフォレジスタ341~34nのうち対象リソースに対応するものに、リソース獲得要求を出力したPEを登録し、通知部33に対象リソースを通知する。リソース取得/解放管理部32Bは、更に、各PEからリソース解放要求が入力されたときに上記待ちキューを検索し、登録されたリソース獲得要求が存在する場合には、リソース獲得要求を出力したPEに対象リソースを確保する。すなわち、上記と同様に、セマフォレジスタ341~34nのうち対象リソースに対応するものに、リソース獲得要求を出力したPEを登録し、通知部33に対象リソースを通知する。一方、待ちキューに登録されたリソース獲得要求が存在しない場合は、該当するセマフォレジスタを解放する。セマフォレジスタ管理部32Cは、リソース取得/解放管理部32Bからの指示に応じて、セマフォレジスタ341~34nの書き換え等を行う。通知部33は、リソース獲得要求を出力したPEに対し、共有リソースが確保されたタイミングで、その旨を通知する。係る情報通知は、INTC60を介して割り込み通知として行われる。共有リソースが確保された旨を通知されたPEは、該当する共有リソースへのアクセスを開始する。[マイクロCPU30による競合判定等の処理]以下、リソースアクセステーブル40及びリソースステータステーブル50を用いた対象リソースの競合判定、及びこれに関連する処理について説明する。リソースアクセステーブル40は、例えばプログラムメモリ10その他のROMフラッシュROMやEEPROMを含んでよいに格納された固定データであり、プログラムメモリ10におけるプログラムのファンクション毎のアドレス領域と、共有リソースの占有予定とが対応付けられている。図4に示すように、リソースアクセステーブル40は、ファンクション毎に、開始アドレスと終了アドレスを含む排他区間、共有RAMや周辺I/O等の共有リソースの種別を示すリソースアクセス情報が規定されている。リソースアクセステーブル40によって、プログラムメモリ10上のどの命令ファンクションを実行した際に、どの共有リソースが占有される予定であるのかを把握することができる。なお、リソースアクセステーブル40は、実際には、ROMに格納されたデータがRAMやフラッシュメモリ、レジスタ等にロードされたものであってもよい。リソースステータステーブル50は、マイクロCPU30が内蔵するRAM、フラッシュメモリ、レジスタ等に領域設定され、随時書き換えられるデータであり、その時点における共有リソースの占有状態を示している。図4に示すように、リソースステータステーブル50は、その時点で実行されている共有リソースの占有を伴うファンクションを示すファンクションID毎に、排他区間、共有RAMや周辺I/O等の共有リソースの種別を示すリソースアクセス情報、当該ファンクションによって占有された共有リソースに対応したセマフォレジスタを特定するセマフォレジスタID等が書き込まれる。リソース競合判断部32Aは、各PEからリソース獲得要求が入力されたときに、まず、当該PEのプログラムカウンタが示す値を取得する。そして、当該プログラムカウンタが示す値を用いてリソースアクセステーブル40を検索し、対象リソースを特定する。更に、リソースステータステーブル50を参照し、特定した対象リソースが他のPEによって占有中であるか否かに基づいて、対象リソースの競合判定を行う。図5は、リソース競合判断部32Aによって共有リソースへのアクセス競合の有無が判定される様子を模式的に示す図である。図6は、マイクロCPU30により実行される処理の流れを示すフローチャートである。まず、ファンクションNからリソース獲得要求がなされると、リソースアクセステーブル40からリソースアクセス情報を取得するS100。そして、該当する共有リソースが他のPEによって占有されているか否かを判定するS102。該当する共有リソースが他のPEによって占有されていない場合は、ファンクションNに共有リソースへのアクセス権を取得させる処理を行うS104。一方、該当する共有リソースが他のPEによって占有されている場合は、他のPEから解放通知があるまでの間、ファンクションNを待ち状態とするS106、S108。解放通知は、他のPEが実行しているファンクションMがリソース解放要求を出力したときに、リソース解放処理S200、解放通知S202の手順で行われる。以下、より具体的に説明する。図7は、PE20AのファンクションAとPE20BのファンクションBが同じ共有リソースにアクセスしようとし、アクセス競合が発生する場面を示すシーケンス図である。図7における時刻T1において、PE20Aからリソース獲得要求が入力されると、マイクロCPU30は上記のように、PE20Aのプログラムカウンタが示す値を取得し、対象リソースを特定する。更に、マイクロCPU30は、リソースステータステーブル50を参照し、特定した対象リソースが他のPEによって占有中であるか否かに基づいて、対象リソースの競合判定を行う。ここでは、共有RAMに対するリソース獲得要求がなされ、リソースステータステーブル50に共有RAMが登録されていないため、ファンクションAに共有RAMの占有が許可される。図8は、共有RAMについての競合判定が行われたときの、リソースアクセステーブル40の該当部分とリソースステータステーブル50の状態を示す図である。この場合、リソースステータステーブル50にファンクションAに関する情報がコピーされると共に、セマフォレジスタ341~34nのうち共有RAMに対応するものにファンクションAが登録される。図9は、リソースステータステーブル50にファンクションAに関する情報がコピーされる様子を示す図である。図7における時刻T2において、PE20Bからリソース獲得要求が入力されると、マイクロCPU30は、PE20Bのプログラムカウンタが示す値を取得し、対象リソースを特定する。ここでは、共有RAM及び周辺I/Oに対するリソース獲得要求がなされ、リソースステータステーブル50に共有RAMが登録されているためロック中であるため、ファンクションBに共有RAM及び周辺I/Oの占有が許可されない。図10は、共有RAMについての競合判定が行われたときの、リソースアクセステーブル40の該当部分とリソースステータステーブル50の状態を示す図である。図7における時刻T3において、ファンクションAからリソース解放要求がなされると、マイクロCPU30は、セマフォレジスタ341~34nのうち共有RAMに対応するものからファンクションAを削除し、当該セマフォレジスタを解放する。そして、通知部33によってPE20Bに対して解放通知割り込みが発行される。この結果、PE20Bは、再度リソース獲得要求を出力することになる。図11は、PE20AのファンクションAとPE20BのファンクションBが異なる共有リソースにアクセスしようとし、アクセス競合が発生しない場面を示すシーケンス図である。図11における時刻T11において、PE20Aからリソース獲得要求が入力されると、マイクロCPU30は、上記のようにPE20Aのプログラムカウンタが示す値を取得し、対象リソースを特定する。更に、マイクロCPU30は、リソースステータステーブル50を参照し、特定した対象リソースが他のPEによって占有中であるか否かに基づいて、対象リソースの競合判定を行う。ここでは、共有RAMに対するリソース獲得要求がなされ、リソースステータステーブル50に共有RAMが登録されていないため、ファンクションAに共有RAMの占有が許可される。図12は、共有RAMについての競合判定が行われたときの、リソースアクセステーブル40の該当部分とリソースステータステーブル50の状態を示す図である。この場合、リソースステータステーブル50にファンクションAに関する情報がコピーされると共に、セマフォレジスタ341~34nのうち共有RAMに対応するものにファンクションAが登録される。図13は、リソースステータステーブル50にファンクションAに関する情報がコピーされる様子を示す図である。図11における時刻T12において、PE20Bからリソース獲得要求が入力されると、マイクロCPU30は、PE20Bのプログラムカウンタが示す値を取得し、対象リソースを特定する。ここでは、共有RAM2に対するリソース獲得要求がなされ、リソースステータステーブル50に共有RAM2が登録されていないためロック中でないため、ファンクションBに共有RAM2の占有が許可される。図14は、共有RAMについての競合判定が行われたときの、リソースアクセステーブル40の該当部分とリソースステータステーブル50の状態を示す図である。その後、ファンクションBからリソース解放要求がなされると、マイクロCPU30は、セマフォレジスタ341~34nのうち共有RAM2に対応するものからファンクションBを削除し、当該セマフォレジスタを解放する。また、ファンクションAからリソース解放要求がなされると、マイクロCPU30は、セマフォレジスタ341~34nのうち共有RAMに対応するものからファンクションAを削除し、当該セマフォレジスタを解放する。[マルチプロセッサシステムの構築]図15は、リソースアクセステーブル40がマルチプロセッサ1に搭載される過程を模式的に示す図である。リソースアクセステーブル40は、元々シングルプロセッサにより実行されていたプログラムのソースファイル70をアクセスアナライズツール80で処理することによってリソースアクセステーブルの元データ40が生成されビルドフェーズ、この元データ40がファイルロードツール90によってROM等に書き込まれることにより、マルチプロセッサ1に搭載される実行フェーズ。図16は、ソースファイル70からリソースアクセステーブル40が生成される様子を模式的に示す図である。図示するように、ソースファイルは、例えばファンクション定義、リソース取得命令、共有リソースの特定、リソース解放命令といった順に記述されている。アクセスアナライズツール80は、これにプログラムメモリ10におけるアドレスを付加してリソースアクセステーブル40を生成する。なお、ファンクションの範囲は、シングルプロセッサで実行されていた場合のDI割り込み禁止とEI割り込み許可の間の区間とすると好適である。[テーブルにおける共有リソースの粒度]このような態様で用いられるリソースアクセステーブル40及びリソースステータステーブル50における共有リソースの粒度は、システムの規模、要求される性能に応じて、部品単位から共有リソース全体までの間の粒度で設定され得る。図17は、共有リソース全体を一つの共有リソースとして取り扱う図ではGlobal空間と表記した場合のリソースアクセステーブル40及びリソースステータステーブル50の設定を示す図である。この場合、リソースアクセステーブル40及びリソースステータステーブル50は、CANControllerAreaNetwork、CSI、ADCAnalogDigitalController、PWMPulseWidthModulation等のGlobalIO領域ポート及びその制御をいうと、GlobalRAM領域とを含む。この場合、リソースアクセステーブル40が占有するROM上の領域、及びこれがRAM等に展開された場合の当該領域を小さくすることができるものの、アクセス競合の可能性が高くなり、処理速度が低下する場合がある。図18は、リソースアクセステーブル40及びリソースステータステーブル50における共有リソースの粒度を図17に比して小さくした場合の設定を示す図である。この場合、リソースアクセステーブル40が占有するROM上の領域、及びこれがRAM等に展開された場合の当該領域は大きくなるが、アクセス競合の可能性が低くなり、処理速度が向上する場合がある。図19は、リソースアクセステーブル40及びリソースステータステーブル50における共有リソースの粒度を図18に比して更に小さくした場合の設定を示す図である。本図は、複数の端子を備える同一の共有リソースを分割し、複数の共有リソースであるかのように扱っている。この場合、リソースアクセステーブル40が占有するROM上の領域、及びこれがRAM等に展開された場合の当該領域は更に大きくなるが、アクセス競合の可能性が更に低くなり、処理速度が向上する場合がある。[まとめ]以上説明した本実施例のマルチプロセッサシステム1によれば、シングルプロセッサからマルチプロセッサへの移植を容易にすると共に、新たなプログラム等の追加を簡便に行うことができる。また、リソースアクセステーブル40及びリソースステータステーブル50を用いて複数のPEによる共有リソースの占有を伴うファンクションの実行可否を決定するリソースロック制御部32を備えるため、複数のPEは、リソース獲得要求に共有リソースを特定するための情報を含める必要がなくなる。この結果、通信負荷やプログラムのサイズを低減することができる。以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。