c軸配向し、かつab面に垂直な方向から見て三角形状または六角形状の原子配列を有し、前記ab面において、a軸またはb軸の向きが異なる結晶を含むことを特徴とする酸化物材料。c軸配向し、かつ表面または界面に垂直な方向から見て三角形状または六角形状の原子配列を有し、前記c軸を中心に回転した結晶を含むことを特徴とする酸化物材料。c軸に垂直な方向から見て、金属原子、または金属原子および酸素原子が層状に原子配列することを特徴とする請求項1または請求項2に記載の酸化物材料。組成の異なる二種の膜からなる請求項1乃至請求項3のいずれか一に記載の酸化物材料。複数の金属酸化物層を有し、前記複数の金属酸化物層同士は、4配位の酸素原子を介して結合していることを特徴とする請求項1乃至請求項3のいずれか一に記載の酸化物材料。前記複数の金属酸化物層は、4配位の中心金属原子、5配位の中心金属原子、または5配位および6配位の両方をとる中心金属原子、を有することを特徴とする請求項5に記載の酸化物材料。窒素を1×1020atoms/cm3以上7原子未満含む請求項1乃至請求項6のいずれか一に記載の酸化物材料。ゲート電極と、前記ゲート電極と接するゲート絶縁膜と、前記ゲート電極は、少なくともc軸配向し、かつab面、表面または界面に垂直な方向から見て三角形状または六角形状の原子配列を有し、前記ab面において、a軸またはb軸の向きが異なる結晶を含む酸化物材料を有し、該酸化物材料が導電性を有することを特徴とする半導体装置。ゲート電極と、前記ゲート電極と接するゲート絶縁膜と、少なくともc軸配向し、かつab面に三角形状または六角形状の原子配列を有し、前記ab面において、a軸またはb軸の向きが異なる結晶を含む酸化物材料と、を有し、前記酸化物材料が前記ゲート絶縁膜に接し、前記酸化物材料が半導体であることを特徴とする半導体装置。請求項9において、前記酸化物材料が、一対の導電膜と接することを特徴とする半導体装置。請求項10において、前記一対の導電膜がトランジスタのソース電極およびドレイン電極として機能することを特徴とする半導体装置。本発明の一態様は、トランジスタ、ダイオード等の半導体用途に好適な材料を提供することを課題の一とする。また、マザーガラスのような大きな基板を用いて、信頼性が高く大量生産を行うことのできる半導体装置を提供することを課題の一とする。トランジスタの電気的特性は、酸化物半導体膜と、該酸化物半導体膜と接するゲート絶縁膜との界面の電子状態に影響されやすい。トランジスタの作製中または作製後において、酸化物半導体膜とゲート絶縁膜との界面が非晶質状態であると、界面の欠陥密度が大きく、トランジスタの電気的特性が不安定となりやすい。また、酸化物半導体膜をチャネルに用いたトランジスタは、可視光や紫外光を照射することで電気的特性が変化する。このような問題に鑑み、本発明の一態様は、酸化物半導体膜と該酸化物半導体膜と接するゲート絶縁膜との界面の電子状態が良好なトランジスタを有する半導体装置を提供することを課題の一とする。また、酸化物半導体膜をチャネルに用いたトランジスタに安定した電気的特性を付与し、信頼性の高い半導体装置を作製することを課題の一とする。c軸配向し、かつab面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ab面において、a軸またはb軸の向きが異なる結晶を含む酸化物材料を用いる。なお、前述の酸化物材料は亜鉛を含んでもよい。亜鉛を含むことにより、c軸配向し、かつab面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ab面において、a軸またはb軸の向きが異なる結晶を含む酸化物材料を形成しやすくなる。または、前述の酸化物材料は、インジウム、ガリウム、亜鉛、錫、チタンおよびアルミニウムから選ばれた二種以上の元素を含む材料からなる。前述の酸化物材料は、スパッタリング法、分子線エピタキシー法、原子層堆積法またはパルスレーザー蒸着法によって形成することができる。前述の酸化物材料は、組成の異なる二種の膜を積層すること、または積層後に熱処理することで結晶化させることにより、形成することができる。本発明の一態様は、複数の金属酸化物層を有し、金属酸化物層同士は、4配位の酸素原子以下、4配位のOを介して結合する酸化物材料である。また、一つの金属酸化物層は、4配位の中心金属原子、5配位の中心金属原子、または5配位および6配位の両方をとる中心金属原子、を有し、3配位の酸素原子以下、3配位のOまたは4配位のOを介して平面的に広がる層を形成する。前述の酸化物材料が導電性を有する場合、トランジスタのゲート電極の材料に用いることができる。なお、ゲート電極は、前述の酸化物材料からなる膜および金属膜を積層して形成してもよい。または、酸化物材料が導電性を有する場合、トランジスタのソース電極およびドレイン電極の材料に用いることができる。なお、ソース電極およびドレイン電極は、前述の酸化物材料からなる膜および金属膜を積層して形成してもよい。前述の酸化物材料が半導体性を有する場合、トランジスタの活性層に前述の酸化物材料からなる膜を用いることができる。その場合、例えば、トランジスタのソース電極およびドレイン電極として機能する導電膜、および絶縁膜と接して設ける。なお、前述の絶縁膜は、トランジスタのゲート絶縁膜、下地絶縁膜または層間絶縁膜として機能する。本発明の一態様により、優れた電気特性を有する半導体装置を作製することができる。また、マザーガラスのような大きな基板を用いて、信頼性の高い半導体装置の大量生産を行うことができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。以下、本発明の説明を行うが、本明細書で用いる用語について簡単に説明する。まず、トランジスタのソースとドレインについては、本明細書においては、一方をドレインと呼ぶとき他方をソースとする。すなわち、電位の高低によって、それらを区別しない。従って、本明細書において、ソースとされている部分をドレインと読み替えることもできる。また、電圧とは、ある電位と、基準の電位例えばグラウンド電位との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。本明細書においては、接続すると表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在している場合だけのこともある。なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。実施の形態1本実施の形態では、c軸配向し、かつab面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、c軸においては、金属原子が層状または金属原子と酸素原子とが層状に配列しており、ab面あるいは表面または界面においては、a軸またはb軸の向きが異なるc軸を中心に回転した結晶CAAC:CAxisAlignedCrystalともいう。を含む酸化物膜の形成方法について説明する。CAACを含む酸化物とは、広義に、非単結晶であって、そのab面に垂直な方向から見て、三角形、六角形、正三角形、または正六角形の原子配列を有し、かつ、c軸方向に垂直な方向から見て、金属原子が層状、または、金属原子と酸素原子が層状に配列した相を含む材料をいう。また、CAACを含む酸化物膜はグレインバウンダリーを有しうる新構造の膜であり、ab面に対しては必ずしも配列していない。CAACは単結晶ではない。また、CAACを含む酸化物膜は非晶質のみから形成されているものでもない。また、CAACを含む酸化物膜は結晶化した部分結晶部分を含むが、1つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。CAACを含む酸化物膜を構成する酸素の一部は窒素で置換されてもよい。また、CAACを構成する個々の結晶部分のc軸は一定の方向例えば、CAACを支持する基板面やCAACを含む酸化物膜の表面などに垂直な方向に揃っていてもよい。または、CAACを構成する個々の結晶部分のab面の法線は一定の方向例えば、CAACを支持する基板面やCAACを含む酸化物膜の表面などに垂直な方向を向いていてもよい。CAACを含む酸化物膜は、その組成等に応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成等に応じて、可視光に対して透明であったり不透明であったりする。このようなCAACを含む酸化物の例として、膜状に形成され、膜表面、基板面、または界面に垂直な方向から観察すると三角形状または六角形状の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子と酸素原子または窒素原子との層状配列が認められる材料を挙げることもできる。CAACについて図1を用いて詳細に説明する。なお、特に断りがない限り、図1は上方向をc軸方向とし、図1を示す平面と直交する面をab面とする。なお、単に上半分、下半分という場合、ab面を境にした場合の上半分、下半分をいう。図1Aに、1個の6配位の金属原子M_1と、金属原子M_1に近接の6個の4配位のOと、を有する構造を示す。このような金属原子1個に対して、近接の酸素原子のみ示した構造を、ここではサブユニットと呼ぶ。図1Aの構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図1Aの上側半分および下半分にはそれぞれ3個ずつ4配位のOがある。サブユニットは、代表的に一つの金属原子のみを示しているが、実際には複数のサブユニット同士が3配位のOまたは4配位のOを介して平面的に広がった金属酸化物層を形成する。図1Bは、1個の5配位の金属原子M_2と、金属原子M_2に近接の3個の3配位のOと、近接の2個の4配位のOと、を有する構造を示す。3配位のOは、いずれもab面に存在する。図1Bの上側半分および下半分にはそれぞれ1個ずつ4配位のOがある。図1Cは、1個の4配位の金属原子M_3と、金属原子M_3に近接の4個の4配位のOと、による構造を示す。図1Cの上側半分には1個の4配位のOがあり、下側半分には3個の4配位のOがある。これらの配位数を有する金属原子は、4配位のOを介して結合する。具体的には、4配位のOが足して4個のときに結合する。例えば、6配位の金属原子M_1が上側半分の4配位のOを介して結合する場合、4配位のOが3個であるため、5配位の金属原子M_2の上側半分の4配位のO、5配位の金属原子M_2の下側半分の4配位のOまたは4配位の金属原子M_3の上側半分の4配位のOのいずれかと結合することになる。また、このほかにも、層構造の合計の電荷が0となるようにサブユニット同士が結合する。ここで、3配位のOおよび4配位のOの場合、結合1本当たりの電荷はそれぞれ-0.667、-0.5と考えることができる。例えば、In6配位または5配位、Zn4配位、Ga5配位、Sn5配位または6配位の電荷は、それぞれ3、2、3、4であるため、Inからなるサブユニット、ZnからなるサブユニットおよびGaからなるサブユニットは、電荷が0となる。そのため、これらの組み合わせであれば層構造の合計の電荷は常に0となる。一方、Snからなるサブユニットは電荷が1となる。そのため、Snを含む層構造を形成するためには、電荷1を打ち消す電荷-1が必要となる。電荷-1をとる構造として、Znのサブユニットが二つ結合した構造が挙げられる。例えば、Snからなるサブユニットが1個に対し、Znのサブユニットが二つ結合した構造が1個あれば、電荷が打ち消されるため、層構造の合計の電荷を0とすることができる。図1DにIn-Sn-Zn-O系の層構造を示す。簡単のため、3配位のOは省略し、4配位のOは個数のみ示した。Inは5配位および6配位のいずれもとることができるものとする。図1Dに示した1周期分を繰り返す構造とすることで、In-Sn-Zn-O系の結晶In2SnZn3O8を得ることができる。なお、In-Sn-Zn-O系の層構造は、In2SnZn2O7ZnOmmは0または自然数。とする組成式で表すことができる。このほかにも、In-Sn-Ga-Zn-O系の材料、In-Ga-Zn-O系の材料、In-Si-Zn-O系の材料、In-Al-Zn-O系の材料、Sn-Ga-Zn-O系の材料、Al-Ga-Zn-O系の材料、Sn-Al-Zn-O系の材料や、In-Zn-O系の材料、Sn-Zn-O系の材料、Al-Zn-O系の材料、Zn-Mg-O系の材料、Sn-Mg-O系の材料、In-Mg-O系の材料、In-Ga-O系の材料や、In-O系の材料、Sn-O系の材料、Zn-O系の材料などを用いた場合も同様である。次に、CAACを含む酸化物膜の形成方法について説明する。まず、基板に第1の酸化物膜をスパッタリング法、分子線エピタキシー法、原子層堆積法またはパルスレーザー蒸着法によって成膜する。なお、成膜時に基板を加熱することで、非晶質領域に対する結晶領域の割合の多い酸化物膜とすることができる。例えば、基板温度が150°C以上450°C以下とすればよい。好ましくは、基板温度が200°C以上350°C以下とする。基板温度を高めることによって、CAACを含む酸化物膜をより結晶化させることができる。次に、基板に第1の熱処理を行ってもよい。第1の熱処理を行うことによって、より非晶質領域に対して結晶領域の割合の多い酸化物膜とすることができる。第1の熱処理は、例えば200°C以上基板の歪み点未満で行えばよい。好ましくは、250°C以上450°C以下とする。雰囲気は限定されないが、酸化性雰囲気、不活性雰囲気または減圧雰囲気で行う。処理時間は3分~24時間とする。処理時間を長くするほど非晶質領域に対して結晶領域の割合の多い酸化物膜を形成することができるが、24時間を超える熱処理は生産性の低下を招くため好ましくない。酸化性雰囲気とは酸化性ガスを含む雰囲気である。酸化性ガスとは、酸素、オゾンまたは亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、熱処理装置に導入する酸素、オゾン、亜酸化窒素の純度を、8N99.999999以上、好ましくは9N99.9999999以上即ち、不純物濃度が1ppm以下、好ましくは0.1ppm未満とする。酸化性雰囲気は、酸化性ガスを不活性ガスと混合して用いてもよい。その場合、酸化性ガスが少なくとも10ppm以上含まれるものとする。ここで、不活性雰囲気とは、窒素、希ガスヘリウム、ネオン、アルゴン、クリプトン、キセノンなどの不活性ガスを主成分とする雰囲気である。具体的には、酸化性ガスなどの反応性ガスが10ppm未満とする。第1の熱処理はRTARapidThermalAnneal装置を用いることができる。RTAを用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため、非晶質領域に対して結晶領域の割合の多い酸化物膜を形成するための時間を短縮することができる。酸化物として、化学式InMO3ZnOmm>0で表記される材料を用いてもよい。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えば、Mとして、Ga、GaおよびAl、GaおよびMnまたはGaおよびCoなどを用いてもよい。また、窒素を5×1019atoms/cm3以上、好ましくは1×1020atoms/cm3以上7原子未満含むIn-Ga-Zn-O系の材料はc軸配向した六方晶の結晶構造を含む酸化物となり、In-Oの結晶面インジウムと酸素を含む結晶面とIn-Oの結晶面インジウムと酸素を含む結晶面との間に、一層のGaおよびZnを有する層を備える。または、上述の範囲で窒素を含むIn-Ga-Zn-O系の酸化物材料において、In-Oの結晶面とIn-Oの結晶面との間に、複数層のGaおよびZnを有する層を備えても構わない。次に、第1の酸化物膜上に第2の酸化物膜を成膜し、酸化物積層体を形成してもよい。第1の酸化物膜と第2の酸化物膜は、同様の方法で成膜することができる。第2の酸化物膜を成膜する際、基板加熱しながら成膜することで、第1の酸化物膜を種結晶に、第2の酸化物膜を結晶化させることができる。このとき、第1の酸化物膜と第2の酸化物膜が同一の元素から構成されることをホモ成長という。または、第1の酸化物膜と第2の酸化物膜とが、少なくとも一種以上異なる元素から構成されることをヘテロ成長という。なお、第2の酸化物膜を成膜した後、第2の熱処理を行ってもよい。第2の熱処理は、第1の熱処理と同様の方法で行えばよい。第2の熱処理を行うことによって、非晶質領域に対して結晶領域の割合の多い酸化物積層体とすることができる。または、第2の熱処理を行うことによって、第1の酸化物膜を種結晶に、第2の酸化物膜を結晶化させることができる。このとき、第1の酸化物膜と第2の酸化物膜が同一の元素から構成されるホモ成長としても構わない。または、第1の酸化物膜と第2の酸化物膜とが、少なくとも一種以上異なる元素から構成されるヘテロ成長としても構わない。以上の方法で、CAACを含む酸化物膜を形成することができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態2本実施の形態では、実施の形態1で示したCAACを含む酸化物膜を用いた、トランジスタの一例について図2を用いて説明する。図2Aはトランジスタの上面図である。図2Aに示した一点鎖線A-Bおよび一点鎖線C-Dは、それぞれ図2Bに示すA-B断面および図2Cに示すC-D断面に対応する。ここでは、図2Bに示すA-B断面について詳細に説明する。A-B断面は、基板100と、基板100上のゲート電極104と、基板100およびゲート電極104を覆うゲート絶縁膜112と、ゲート絶縁膜112を介してゲート電極104上にある半導体膜106と、半導体膜106上にあり半導体膜106と一部が接する一対の電極116と、ゲート絶縁膜112、半導体膜106および一対の電極116を覆う層間絶縁膜118と、を有するトランジスタの断面である。ゲート電極104は、単層または積層構造とすればよく、Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、TaおよびW、それらの窒化物、酸化物ならびに合金から一以上選択して用いればよい。また、ゲート電極104は、実施の形態1に示したCAACを含む酸化物膜からなる導電膜酸化物導電膜を有する構成とすることができる。酸化物導電膜の組成によって仕事関数を制御することができる。酸化物導電膜をゲート電極104に用いる場合、酸化物導電膜は金属膜と比べて抵抗が高いため、ゲート電極104の抵抗を低減するためにシート抵抗が10Ω/sq以下となるよう前述の材料から選ばれた低抵抗膜と積層して用いると好ましい。ただし、酸化物導電膜がゲート絶縁膜112側になるように積層構造を選択する。なお、図2ではゲート電極104が半導体膜106よりも、上面図において縦および横ともに大きい形状にすることで半導体膜106の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。半導体膜106がゲート電極104よりも、上面図において縦および横ともに大きい形状としても構わない。基板100に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板100として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOISiliconOnInsulator基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板100として用いてもよい。また、基板100として、可撓性基板を用いてもよい。その場合は、可撓性基板上に直接トランジスタを作製することとなる。なお、可撓性基板上にトランジスタを設けるには、基板100として非可撓性のものを用いて、この上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板に転置する方法もある。その場合には、基板100とトランジスタとの間に剥離層を設けるとよい。半導体膜106は、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、炭化シリコン膜もしくは窒化ガリウム膜、または実施の形態1で示したCAACを含む酸化物膜からなる半導体膜酸化物半導体膜を用いればよい。酸化物半導体膜は、成膜が容易で、かつレーザービーム処理等行わなくても高い電界効果移動度を有するため、半導体膜106に用いる材料として好ましい。また、酸化物半導体膜と該酸化物半導体膜と接するゲート絶縁膜との界面の界面準位の少ないトランジスタを得ることができる。ゲート絶縁膜112および層間絶縁膜118は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリウムまたは酸化ジルコニウムなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、CVD法、スパッタリング法などで形成すればよい。ゲート絶縁膜112および層間絶縁膜118は、加熱により酸素放出する膜を用いてもよい。加熱により酸素放出する膜を用いることで、半導体膜106に生じる欠陥を修復することができ、トランジスタの電気特性の劣化を抑制できる。ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が50原子以上70原子以下、窒素が0.5原子以上15原子以下、珪素が25原子以上35原子以下、水素が0原子以上10原子以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が5原子以上30原子以下、窒素が20原子以上55原子以下、珪素が25原子以上35原子以下、水素が10原子以上25原子以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometryや、水素前方散乱法HFS:HydrogenForwardscatteringSpectrometryを用いて測定した場合のものである。また、構成元素の含有比率は、その合計が100原子を超えない値をとる。ゲート絶縁膜112および層間絶縁膜118は、一対の電極116の材料が半導体膜106に拡散し、トランジスタ特性に悪影響を与えることがある場合、一対の電極116の材料の拡散係数が小さい絶縁膜を用いればよい。層間絶縁膜118は、半導体膜106の保護膜として機能する。加熱により酸素放出するとは、TDSThermalDesorptionSpectroscopy:昇温脱離ガス分光法分析にて、酸素原子に換算しての酸素の放出量が1.0×1018atoms/cm3以上、好ましくは3.0×1020atoms/cm3以上であることをいう。ここで、TDS分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。TDS分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、測定したスペクトルの積分値と標準試料の基準値との比により、気体の放出量を計算することができる。標準試料の基準値は、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。例えば、標準試料である所定の密度の水素を含むシリコンウェハのTDS分析結果、および絶縁膜のTDS分析結果から、絶縁膜の酸素分子の放出量NO2は、数式1で求めることができる。ここで、TDS分析で得られる質量数32で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数32のものとしてほかにCH3OHがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数17の酸素原子および質量数18の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。NO2=NH2/SH2×SO2×α数式1NH2は、標準試料から脱離した水素分子を密度で換算した値である。SH2は、標準試料をTDS分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、NH2/SH2とする。SO2は、絶縁膜をTDS分析したときのスペクトルの積分値である。αは、TDS分析におけるスペクトル強度に影響する係数である。数式1の詳細に関しては、特開平6-275697公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置EMD-WA1000S/Wを用い、標準試料として1×1016atoms/cm3の水素原子を含むシリコンウェハを用いて測定した。また、TDS分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。なお、NO2は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の2倍となる。上記構成において、加熱により酸素放出する膜は、酸素が過剰な酸化シリコンSiOXX>2であってもよい。酸素が過剰な酸化シリコンSiOXX>2とは、シリコン原子数の2倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。ゲート絶縁膜112または層間絶縁膜118から酸化物半導体膜である半導体膜106に酸素が供給されることで、半導体膜106とゲート絶縁膜112との界面準位密度、または半導体膜106と層間絶縁膜118との界面準位密度を低減できる。この結果、トランジスタの動作などに起因して、半導体膜106とゲート絶縁膜112との界面、または半導体膜106と層間絶縁膜118との界面にキャリアが捕獲されることを抑制することができ、電気特性の劣化の少ないトランジスタを得ることができる。さらに、酸化物半導体膜の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を放出する。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。ゲート絶縁膜112または層間絶縁膜118から酸化物半導体膜である半導体膜106に酸素が十分に供給されることにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜の酸素欠損密度を低減することができる。即ち、ゲート絶縁膜112または層間絶縁膜118に、加熱により酸素放出する膜を設けることで、半導体膜106とゲート絶縁膜112との界面の界面準位密度、または半導体膜106と層間絶縁膜118との界面の界面準位密度、ならびに酸化物半導体膜である半導体膜106の酸素欠損密度を低減し、酸化物半導体膜である半導体膜106とゲート絶縁膜112または層間絶縁膜118との界面におけるキャリア捕獲の影響を小さくすることができる。一対の電極116は、ゲート電極104で示した金属、金属窒化物、金属酸化物または合金などを適宜用いればよい。一対の電極116にCuを含む膜を用いると、配線の抵抗を低減でき、大型表示装置などでも配線遅延等の発生を低減することができる。一対の電極116にCuを用いる場合、基板100の材質によっては密着性が悪くなるため、基板100と密着性のよい膜との積層構造にすることが好ましい。基板100と密着性のよい膜として、Ti、Mo、MnまたはAlなどを含む膜を用いればよい。例えば、Cu-Mn-Al合金を用いてもよい。以上のように、しきい値電圧の制御された、優れた電気特性を有するトランジスタを得ることができる。そのため、消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製することができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態3本実施の形態では、実施の形態2に示したトランジスタとは異なる構造のトランジスタについて説明する。図3は本発明の一態様であるトランジスタの上面図および断面図である。図3Aに示した一点鎖線A-Bおよび一点鎖線C-Dは、それぞれ図3Bに示すA-B断面および図3Cに示すC-D断面に対応する。以下に、図3Bに示すA-B断面について詳細に説明する。A-B断面は、基板100と、基板100上のゲート電極104と、基板100およびゲート電極104を覆うゲート絶縁膜112と、ゲート絶縁膜112上の一対の電極116と、ゲート絶縁膜112を介してゲート電極104上にある一対の電極116と一部が接する半導体膜106と、ゲート絶縁膜112、一対の電極116および半導体膜106を覆う層間絶縁膜118と、を有するトランジスタの断面である。本実施の形態においても、ゲート電極104および半導体膜106は実施の形態2と同様の構成とする。実施の形態1に示したCAACを含む酸化物膜を有するゲート電極を用いることで、仕事関数が制御され、トランジスタのしきい値電圧を制御することができる。また、半導体膜106に実施の形態1で示した酸化物半導体膜を用いることで、酸化物半導体膜と該酸化物半導体膜と接するゲート絶縁膜との界面の界面準位密度の低いトランジスタを得ることができる。図4は本発明の一態様であるトランジスタの上面図および断面図である。図4Aに示した一点鎖線A-Bおよび一点鎖線C-Dは、それぞれ図4Bに示すA-B断面および図4Cに示すC-D断面に対応する。以下に、図4Bに示すA-B断面について詳細に説明する。A-B断面は、基板100と、基板100上の下地絶縁膜102と、下地絶縁膜102上の半導体膜106と、半導体膜106上にあり半導体膜106と一部が接する一対の電極116と、半導体膜106および一対の電極116を覆うゲート絶縁膜112と、ゲート絶縁膜112を介して半導体膜106上にあるゲート電極104と、を有するトランジスタの断面である。下地絶縁膜102は、ゲート絶縁膜112および層間絶縁膜118と同様の構成とすることができる。図5は本発明の一態様であるトランジスタの上面図および断面図である。図5Aに示した一点鎖線A-Bおよび一点鎖線C-Dは、それぞれ図5Bに示すA-B断面および図5Cに示すC-D断面に対応する。以下に、図5Bに示すA-B断面について詳細に説明する。A-B断面は、基板100と、基板100上の下地絶縁膜102と、下地絶縁膜102上の一対の電極116と、一対の電極116上にあり一対の電極116と一部が接する半導体膜106と、半導体膜106および一対の電極116を覆うゲート絶縁膜112と、ゲート絶縁膜112を介して半導体膜106上にあるゲート電極104と、を有するトランジスタの断面である。なお、図3乃至図5ではゲート電極104が半導体膜106よりも縦、横ともに大きい形状にすることで半導体膜106の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。半導体膜106がゲート電極104よりも、上面図において縦および横ともに大きい形状としても構わない。図6は本発明の一態様であるトランジスタの上面図および断面図である。図6Aに示した一点鎖線A-Bおよび一点鎖線C-Dは、それぞれ図6Bに示すA-B断面および図6Cに示すC-D断面に対応する。以下に、図6Bに示すA-B断面について詳細に説明する。A-B断面は、基板100と、基板100上の下地絶縁膜102と、下地絶縁膜102上の領域126および領域121を有する半導体膜と、領域121上のゲート絶縁膜112と、ゲート絶縁膜112上のゲート電極104と、下地絶縁膜102、領域126、ゲート絶縁膜112およびゲート電極104を覆う層間絶縁膜118と、層間絶縁膜118に設けられた領域126を露出する開口部を介して領域126と接する一対の電極116と、を有するトランジスタの断面である。ここで、ゲート絶縁膜112およびゲート電極104は概略同一の上面形状としてもよい。この形状は、ゲート電極104およびゲート絶縁膜112を同一のマスクを用いて加工することで得られる。なお、ゲート電極104およびゲート絶縁膜112を形成後、プラズマ処理または薬液処理によってゲート電極104の幅を細くしても構わない。領域121は、ゲート絶縁膜112またはゲート電極104と概略同一の上面形状としてもよい。この形状は、ゲート絶縁膜112またはゲート電極104をマスクに半導体膜の領域126を形成することで得られる。例えば、ゲート絶縁膜112またはゲート電極104をマスクに、半導体膜に不純物ホウ素、リン、水素、希ガス、窒素などを導入し、低抵抗化された領域を領域126とすることができる。なお、領域121は、領域126が形成されていない半導体膜の領域である。領域121は、トランジスタのチャネル領域としての機能を有する。また、領域126は、トランジスタのソース領域およびドレイン領域としての機能を有する。図7は本発明の一態様であるトランジスタの上面図および断面図である。図7Aに示した一点鎖線A-Bおよび一点鎖線C-Dは、それぞれ図7Bに示すA-B断面および図7Cに示すC-D断面に対応する。以下に、図7Bに示すA-B断面について詳細に説明する。A-B断面は、基板100と、基板100上のゲート電極104と、ゲート電極104上のゲート絶縁膜112と、ゲート絶縁膜112を介してゲート電極104上にある領域126および領域121を有する半導体膜と、該半導体膜およびゲート絶縁膜112を覆う層間絶縁膜118と、層間絶縁膜118に設けられた領域126を露出する開口部を介して領域126と接する一対の電極116と、を有するトランジスタの断面である。図7は、ゲート絶縁膜112およびゲート電極104と領域121が概略同一の上面形状として図示されているが、これに限定されない。ゲート絶縁膜112およびゲート電極104と領域121の形状が異なっていても構わない。以上のように、しきい値電圧の制御された、優れた電気特性を有するトランジスタを得ることができる。そのため、消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製することができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態4本実施の形態では、実施の形態2または実施の形態3に示したトランジスタを用いて作製した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本発明の一形態を適用した例について説明するが、これに限定されるものではない。例えば、ELElectroluminescence表示装置に本発明の一形態を適用することも、当業者であれば容易に想到しうるものである。図8にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、ソース線SL_1乃至SL_a、ゲート線GL_1乃至GL_bおよび複数の画素200を有する。画素200は、トランジスタ230と、キャパシタ220と、液晶素子210と、を含む。こうした画素200が複数配列して液晶表示装置の画素部を構成する。なお、単にソース線またはゲート線を指す場合には、ソース線SLまたはゲート線GLと記載する。トランジスタ230は、実施の形態2または実施の形態3で示したトランジスタを用いる。本発明の一態様であるトランジスタを用いることで、消費電力が小さく、電気特性が良好かつ信頼性の高い表示装置を得ることができる。ゲート線GLはトランジスタ230のゲートと接続し、ソース線SLはトランジスタ230のソースと接続し、トランジスタ230のドレインは、キャパシタ220の一方の容量電極および液晶素子210の一方の画素電極と接続する。キャパシタ220の他方の容量電極および液晶素子210の他方の画素電極は、共通電極と接続する。なお、共通電極はゲート線GLと同一層かつ同一材料で設けてもよい。また、ゲート線GLは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態2または実施の形態3に示したトランジスタを含んでもよい。該トランジスタはしきい値電圧が制御されているため、オフ電流を小さくでき、またオンのための電圧を小さくすることができる。そのため、消費電力を低減することができる。また、ソース線SLは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態2または実施の形態3に示したトランジスタを含んでもよい。該トランジスタはしきい値電圧が制御されているため、オフ電流を小さくでき、またオンのための電圧を小さくすることができる。そのため、消費電力を低減することができる。なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基板上に形成し、COGChipOnGlass、ワイヤボンディング、またはTABTapeAutomatedBondingなどの方法を用いて接続してもよい。また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。ゲート線GLにトランジスタ230のしきい値電圧以上になるように電位を印加すると、ソース線SLから供給された電荷がトランジスタ230のドレイン電流となってキャパシタ220に電荷が蓄積される。1列分の充電後、該列にあるトランジスタ230はオフ状態となり、ソース線SLから電圧が掛からなくなるが、キャパシタ220に蓄積された電荷によって必要な電圧を維持することができる。その後、次の列のキャパシタ220の充電に移る。このようにして、1列~a列の充電を行う。なお、トランジスタ230はしきい値電圧が制御されたトランジスタであるため、キャパシタ220に保持された電荷が抜けにくく、キャパシタ220の容量を小さくすることが可能となるため、充電に必要な消費電力を低減することができる。また、トランジスタ230にオフ電流の小さなトランジスタ酸化物半導体膜を用いたトランジスタなどを用いる場合、電圧を維持する期間を長くすることができる。この効果によって、動きの少ない画像静止画を含む。では、表示の書き換え周波数を低減でき、さらなる消費電力の低減が可能となる。また、キャパシタ220の容量をさらに小さくすることが可能となるため、充電に必要な消費電力を低減することができる。以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さい液晶表示装置を得ることができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態5本実施の形態では、実施の形態2または実施の形態3に示したトランジスタを用いて、半導体記憶装置を作製する例について説明する。揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶するDRAMDynamicRandomAccessMemory、フリップフロップなどの回路を用いて記憶内容を保持するSRAMStaticRandomAccessMemoryがある。不揮発性半導体記憶装置の代表例としては、トランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該フローティングゲートに電荷を保持することで記憶を行うフラッシュメモリがある。上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態2または実施の形態3で示したトランジスタを適用することができる。まずは、実施の形態2または実施の形態3で示したトランジスタを適用した揮発性メモリについて図9を用いて説明する。メモリセルは、ビット線BLと、ワード線WLと、センスアンプSAmpと、トランジスタTrと、キャパシタCと、を有する図9A参照。。キャパシタCに保持された電圧の時間変化は、トランジスタTrのオフ電流によって図9Bに示すように徐々に低減していくことが知られている。当初V0からV1まで充電された電圧は、時間が経過するとdata1を読み出す限界点であるVAまで低減する。この期間を保持期間T_1とする。即ち、2値メモリセルの場合、保持期間T_1の間にリフレッシュをする必要がある。ここで、トランジスタTrに実施の形態2または実施の形態3で示したトランジスタを適用すると、しきい値電圧が制御されているため、保持期間T_1を長くすることができる。即ち、リフレッシュの頻度を少なくすることが可能となるため、消費電力を低減することができる。トランジスタTrにオフ電流の小さなトランジスタを用いる場合、電圧を維持する期間をさらに長くすることが可能となるため、さらに消費電力を低減することができる。例えば、高純度化されオフ電流が1×10-21A以下、好ましくは1×10-24A以下となった酸化物半導体膜を用いたトランジスタでDRAMを構成すると、電力を供給せずに数日間~数十年間に渡ってデータを保持することが可能となる。以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さい揮発性メモリを得ることができる。次に、実施の形態2または実施の形態3で示したトランジスタを適用した不揮発性メモリについて図10を用いて説明する。図10Aは、不揮発性メモリの回路図である。不揮発性メモリは、トランジスタTr_1と、トランジスタTr_1のゲートと接続するワード線WL_1と、トランジスタTr_1のソースと接続するソース配線SL_1と、トランジスタTr_2と、トランジスタTr_2のソースと接続するソース配線SL_2と、トランジスタTr_2のドレインと接続するドレイン配線DL_2と、キャパシタCと、キャパシタCの一端と接続する容量配線CLと、キャパシタCの他端、トランジスタTr_1のドレインおよびトランジスタTr_2のゲートと接続するフローティングゲートFGと、を有する。なお、本実施の形態に示す不揮発性メモリは、フローティングゲートFGの電位に応じて、トランジスタTr_2のしきい値電圧が変動することを利用したものである。例えば、図10Bは容量配線CLの電圧VCLと、トランジスタTr_2を流れるドレイン電流ID_2との関係を説明する図である。ここで、フローティングゲートFGは、トランジスタTr_1を介して、電圧を調整することができる。例えば、ソース配線SL_1の電位をVDDとする。このとき、ワード線WL_1の電位をトランジスタTr_1のしきい値電圧VthにVDDを加えた電位以上とすることで、フローティングゲートFGの電位をHIGHにすることができる。また、ワード線WL_1の電位をトランジスタTr_1のしきい値電圧Vth以下とすることで、フローティングゲートFGの電位をLOWにすることができる。そのため、FG=LOWで示したVCL-ID_2カーブと、FG=HIGHで示したVCL-ID_2カーブのいずれかを得ることができる。即ち、FG=LOWでは、VCL=0Vにてドレイン電流ID_2が小さいため、データ0となる。また、FG=HIGHでは、VCL=0Vにてドレイン電流ID_2が大きいため、データ1となる。このようにして、データを記憶することができる。ここで、トランジスタTr_1に実施の形態2または実施の形態3で示したトランジスタを適用すると、該トランジスタはオフ電流を極めて小さくすることができるため、フローティングゲートFGに蓄積された電荷がトランジスタTr_1のソースおよびドレイン間を意図せずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、本発明の一態様を用いることでトランジスタTr_1のしきい値電圧が制御されるため、書き込みに必要な電圧を低減することが可能となり、フラッシュメモリなどと比較して消費電力を低減することができる。なお、トランジスタTr_2に、実施の形態2または実施の形態3で示したトランジスタを適用しても構わない。次に、図10に示した不揮発性メモリにおいて、キャパシタを含まない構成について図11を用いて説明する。図11は、不揮発性メモリの回路図である。不揮発性メモリは、トランジスタTr_1と、トランジスタTr_1のゲートと接続するワード線WL_1と、トランジスタTr_1のソースと接続するソース配線SL_1と、トランジスタTr_2と、トランジスタTr_2のソースと接続するソース配線SL_2と、トランジスタTr_2のドレインと接続するドレイン配線DL_2と、トランジスタTr_1のドレインと接続するトランジスタTr_2のゲートと、を有する。トランジスタTr_1にオフ電流の小さなトランジスタを用いる場合、キャパシタを設けなくてもTr_1のドレインとTr_2のゲートの間に電荷を保持できる。キャパシタを設けない構成であるため、小面積化が可能となり、キャパシタを設けた場合と比べ集積化することができる。また、本実施の形態では、配線を4本または5本用いる不揮発性メモリを示したが、これに限定されるものではない。例えば、ソース配線SL_1とドレイン配線DL_2を共通にする構成としても構わない。以上のように、本発明の一態様によって、長期間の信頼性が高く、消費電力の小さい半導体記憶装置を得ることができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態6本実施の形態では、実施の形態2または実施の形態3を適用した電子機器の例について説明する。図12Aは携帯情報端末である。筐体300と、ボタン301と、マイクロフォン302と、表示部303と、スピーカ304と、カメラ305と、を具備し、携帯型電話機としての機能を有する。本発明の一態様は、表示部303およびカメラ305に適用することができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶回路に本発明の一態様を適用することもできる。図12Bは、ディスプレイである。筐体310と、表示部311と、を具備する。本発明の一態様は、表示部311に適用することができる。本発明の一態様を用いることで、表示部311のサイズを大きくしたときにも表示品位の高いディスプレイとすることができる。図12Cは、デジタルスチルカメラである。筐体320と、ボタン321と、マイクロフォン322と、表示部323と、を具備する。本発明の一態様は、表示部323に適用することができる。また、図示しないが、記憶回路またはイメージセンサに本発明の一態様を適用することもできる。本発明の一態様を用いることで、電子機器のコストを小さくすることができる。また表示品位の高い表示装置を得ることができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。CAACを含む酸化物の高角散乱環状暗視野走査透過電子顕微鏡法HAADF-STEM:High-AngleAnnularDarkFieldScanningTransmissionElectronMicroscopyで得られた平面像および断面像を、それぞれ図13Aおよび図13Bに示す。同様に、非晶質の酸化物のHAADF-STEMで得られた平面像および断面像を、それぞれ図14Aおよび図14Bに示す。サンプルはIn-Ga-Zn-O系の酸化物膜で、DCスパッタリング法によって石英基板上に成膜した。その他の成膜条件は、電力を0.5kW、成膜圧力を0.4Pa、成膜ガスとしてArが35sccm、O2が15sccm、ターゲット-基板間距離を60mmとした。ターゲットは、In-Ga-Zn-Oターゲットmol数比、In2O3:Ga2O3:ZnO=1:1:2を用いた。なお、厚さは100nmである。ここで、サンプル1は基板温度を400°C、サンプル2は基板温度を室温としており、成膜後に熱処理は行っていない。図13Aの領域1001および領域1002に示す平面像から、ab面、表面または界面の方向から見て三角形状または六角形状の原子配列を有することがわかった。また、図13Bに示す断面像から、矢印に示す方向に金属原子が並んでいることがわかった。即ち、金属原子、または金属原子と酸素原子とがc軸方向に層状に配列していることがわかった。即ち、サンプル1はCAACを含む酸化物膜であることがわかる。図14Aに示す平面像から、表面または界面の方向から見て三角形状または六角形状の原子配列は確認できなかった。また、図14Bに示す断面像から、金属原子、または金属原子と酸素原子とが層状に配列していないことがわかった。即ち、サンプル2はCAACを含む酸化物膜ではないことがわかる。以上のように、CAACを含む酸化物膜を得ることができた。本実施例では、CAACを含む酸化物膜の結晶状態を、X線回折XRD:X-RayDiffraction法によって評価した例について説明する。サンプルのIn-Ga-Zn-O系の酸化物膜で、DCスパッタリング法によって石英基板上に成膜した。その他の成膜条件は、電力を0.5kW、成膜圧力を0.4Pa、ターゲット-基板間距離を60mm、基板温度を400°Cとした。ターゲットは、In-Ga-Zn-Oターゲットmol数比、In2O3:Ga2O3:ZnO=1:1:2を用いた。なお、厚さは300nmである。ここで、サンプル3は、成膜ガスがO2=40sccmであり、サンプル4は成膜ガスがN2=40sccmである。図15および図16はoutofplane法で測定したXRDのスペクトルであり、図15が成膜後as-depo、図16が成膜後N2雰囲気にて450°C1時間の熱処理後を示す。ここで、実線1101および実線1103はサンプル3を、実線1102および実線1104はサンプル4のXRDスペクトルを示す。図15および図16より、いずれの条件でも009に相当するピークを有し、c軸に強く配向していることがわかった。即ち、サンプル3およびサンプル4はc軸配向であることがわかった。特に、サンプル4で009に相当するピーク強度が大きい傾向が見られた。また、サンプル3は、009に相当するピーク位置が低角度側にシフトしていることがわかった。図17および図18はinplane法で測定したXRDのスペクトルであり、図17が成膜後as-depo、図18が成膜後N2雰囲気にて450°C1時間の熱処理後を示す。ここで、実線1111および実線1113はサンプル3を、実線1112および実線1114はサンプル4のXRDスペクトルを示す。図17および図18より、いずれの条件でも009に相当するピークを有し、c軸に強く配向していることがわかった。また、110に相当するピークおよび119に相当するピークも有することがわかった。次に、図19および図20は、inplane法によって得られた110のピーク位置2θで光学系を固定し、試料面法線を軸として試料を回転させて得たXRDスペクトルである。ここで、実線1121および実線1123はサンプル3を、実線1122および実線1124はサンプル4のXRDスペクトルを示す。図19および図20より、いずれの条件でもピークは見られなかった。図15乃至図20より、測定したサンプルが非単結晶であり、かつ多結晶とも異なる性質を有するCAACの特徴を示すことがわかった。なお、本実施例ではIn-Ga-Zn-O系の酸化物膜について説明しているが、特にこの材料に限定されず、In-Sn-Zn-O系の酸化物膜においてもCAACを含む酸化物膜が得られる。600mm×720mmのガラス基板上に、CAACを含むIn-Ga-Zn-O系の酸化物膜膜厚35nmを用いてトランジスタを作製し、その初期特性を図21に示す。作製したトランジスタのチャネル長Lは3μm、チャネル幅Wは50μmであり、図2に示した構造のボトムゲート型トランジスタである。また、トランジスタのゲート絶縁膜の膜厚は100nmである。図21は基板内の20ポイントを測定したVg-Id曲線データVd=1V、Vd=10Vであるが、ほぼ同じ値がプロットされて重なっているため、この結果からCAACを含むIn-Ga-Zn-O系の酸化物膜を用いたトランジスタは良好な均一性を有している。図21中の上側のVg-Id曲線がVd=10Vの時の値であり、図21中の下側のVg-Id曲線がVd=1Vの時の値である。なお、これらのトランジスタのしきい値電圧Vthの平均値は、1.34V、電界効果移動度の平均値は、10.7cm2/Vsであった。なお、このしきい値電圧Vthは、Vdを10Vとして測定したVg-Id曲線のIdを、その平方根で表した曲線以下、√Id曲線ともいうを用いて算出した値である。また、トランジスタの信頼性を評価するため、新たにCAACを含むIn-Ga-Zn-O系の酸化物膜膜厚35nmを用いて5インチ基板上に複数のトランジスタを作製し、それらのトランジスタに対してBT試験を行った。作製したトランジスタのチャネル長Lは6μm、チャネル幅Wは50μmであり、図2に示した構造のボトムゲート型トランジスタである。また、トランジスタのゲート絶縁膜の膜厚は100nmである。BT試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、BT試験前後におけるトランジスタのしきい値電圧Vthの変化量は、信頼性を調べるための重要な指標となる。BT試験前後において、しきい値電圧Vthの変化量ΔVthが少ないほど、信頼性が高いトランジスタであるといえる。具体的には、トランジスタが形成されている基板の温度基板温度を一定に維持し、トランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは異なる電位を一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。また、ゲートに印加する電位がソースおよびドレインの電位よりも高い場合をBT試験といい、ゲートに印加する電位がソースおよびドレインの電位よりも低い場合を-BT試験という。BT試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間により決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲートと、ソースおよびドレインの電位差をゲート絶縁膜の厚さで除して決定される。例えば、厚さが100nmのゲート絶縁膜に印加する電界強度を2MV/cmとしたい場合は、電位差を20Vとすればよい。なお、電圧とは2点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー電気的な位置エネルギーのことをいう。ただし、一般的に、ある一点における電位と基準となる電位例えば接地電位との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。BT試験は、基板温度を80°C、ゲート絶縁膜に印加する電界強度を3MV/cm、印加時間ストレス時間とも呼ぶ。を100秒、200秒、500秒、1000秒、1500秒、2000秒とし、BT試験および-BT試験を行った。2000秒後のBT試験の結果を図22Aに示し、2000秒後の-BT試験の結果を図22Bに示す。図22Aにおいては、初期特性に比べてBT試験後のしきい値電圧Vthがプラス方向に0.63V変化しており、図22Bにおいて、初期特性に比べて-BT試験後のしきい値電圧Vthがプラス方向に0.02V変化している。どちらのBT試験においても、しきい値電圧Vthの変化量ΔVthは1V以下であり、CAACを含むIn-Ga-Zn-O系の酸化物膜を用いて作製したトランジスタの信頼性が高いことが確認できた。なお、BT試験に際しては、まだ一度もBT試験を行っていないトランジスタを用いて試験を行うことが重要である。例えば、一度BT試験を行ったトランジスタを用いて-BT試験を行うと、先に行ったBT試験の影響により、-BT試験結果を正しく評価することができない。また、一度BT試験を行ったトランジスタを用いて、再度BT試験を行った場合等も同様である。ただし、これらの影響を踏まえて、あえてBT試験を繰り返す場合はこの限りではない。また、LED光源照度10000ルクスの白色光を用い、光を照射しながら行ったBT試験の結果光正バイアス劣化ともいう。を図23A、LED光源を用い、光を照射しながら行った-BT試験の結果光負バイアス劣化ともいう。を図23Bに示す。図23Aにおいては、初期特性に比べてBT試験後のしきい値電圧Vthがプラス方向に0.27V変化しており、図23Bにおいて、初期特性に比べて-BT試験後のしきい値電圧Vthがマイナス方向に0.23V変化している。光照射時のどちらのBT試験においても、しきい値電圧Vthの変化量ΔVthは1V以下であり、CAACを含むIn-Ga-Zn-O系の酸化物膜を用いて作製したトランジスタの信頼性が高いことが確認できた。また、図24に各種ストレス条件におけるしきい値電圧Vthの変化量ΔVthの時間依存性を示す。縦軸は、しきい値電圧Vthの変化量ΔVthをリニアスケールで示しており、横軸はストレス時間をログスケールで示している。図25Aおよび図25Bに光負バイアス劣化のメカニズムを説明する模式図を示す。図25Aおよび図25Bは酸化物半導体とゲート絶縁膜の界面を表している。図25Aに示すようにトランジスタに光が当たると、ホールができる。このホールがトラップ、デトラップされる。そのホールは図25Bに示すように、ゲート絶縁膜に引き寄せられることで、固定電荷となり、しきい値電圧Vthをマイナスシフトさせる。よって、酸素欠損準位が無いことが、光負バイアス劣化を無くすために重要である。即ち、酸素欠損を低減することが、光負バイアス劣化を無くすことに有効である。非晶質表面よりも結晶表面のほうが酸素が抜けにくいため、CAACを含むIn-Ga-Zn-O系の酸化物膜を用いたトランジスタは高い信頼性を有する。また、酸素欠損を低減するため、ゲート絶縁膜および層間絶縁膜として、加熱により酸素放出する膜を用いることや、酸化性雰囲気下で加熱処理を行うことは信頼性を高める上で有効である。