"第1の面及び前記第1の面に対向する第2の面を有する半導体基板内の素子分離領域に囲まれた第1の素子形成領域と、前記素子分離領域内において前記第1の面側に設けられた上部素子分離層と、前記第2の面と前記上部素子分離層との間に設けられた下部素子分離層と、前記素子形成領域内に設けられた第1の不純物層を含む第1のフォトダイオードと、前記素子形成領域内に設けられたフローティングディフュージョンと、前記第1のフォトダイオードと前記フローティングディフュージョンとの間に配置され、前記第1の面上に設けられた第1のゲート電極を有するトランジスタと、を具備し、前記半導体基板の表面に対して水平方向において、前記第1の不純物層を挟んで前記トランジスタに対向する前記下部素子分離不純物層の側面は、その上方に位置する前記上部素子分離層の側面よりも前記トランジスタ側に突出している、ことを特徴とする固体撮像装置。前記上部素子分離層及び前記下部素子分離層は、不純物層である、ことを特徴とする請求項1に記載の固体撮像装置。前記上部素子分離層は、絶縁体であり、前記下部素子分離層は、不純物層である、ことを特徴とする請求項1に記載の固体撮像装置。前記フォトダイオードのポテンシャル分布の最深部の位置は、前記フォトダイオードの形成位置の中心よりも前記トランジスタ側へずれている、ことを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。前記下部素子分離不純物層の形成位置は、前記上部素子分離層の形成位置よりも前記トランジスタ側へずれている、ことを特徴とする請求項1乃至4のいずれか1項に記載の固体撮像装置。前記第2の面側に設けられるマイクロレンズをさらに具備することを特徴とする請求項1乃至5のいずれか1項に記載の固体撮像装置。前記素子分離領域を挟んで前記第1の素子形成領域に隣接する第2の素子形成領域と、前記第2の素子形成領域内に設けられた第2の不純物層を含む第2のフォトダイオードと、前記第2のフォトダイオードと前記フローティングディフュージョンとの間に配置され、前記第1の面上に設けられた第2のゲート電極を有する第2のトランジスタと、をさらに具備し、前記フローティングディフュージョンは、前記第1及び第2のフォトダイオードに共通に接続されている、ことを特徴とする請求項1乃至6のいずれか1項に記載の固体撮像装置。画質の劣化を抑制する技術を提案する。本実施形態の固体撮像装置は、第1の面及び前記第1の面に対向する第2の面を有する半導体基板内の素子分離領域に囲まれた第1の素子形成領域と、前記素子分離領域内において前記第1の面側に設けられた上部素子分離層と、前記第2の面と前記上部素子分離層との間に設けられた下部素子分離層と、前記素子形成領域内に設けられた第1の不純物層を含む第1のフォトダイオードと、前記素子形成領域内に設けられたフローティングディフュージョンと、前記第1のフォトダイオードと前記フローティングディフュージョンとの間に配置され、前記第1の面上に設けられた第1のゲート電極を有するトランジスタと、を具備し、前記半導体基板の表面に対して水平方向において、前記第1の不純物層を挟んで前記トランジスタに対向する前記下部素子分離不純物層の側面は、その上方に位置する前記上部素子分離層の側面よりも前記トランジスタ側に突出している。[実施形態]以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。1第1の実施形態図1乃至図8を用いて、第1の実施形態に係る固体撮像装置について説明する。a構造図1乃至図6を用いて、第1の実施形態に係る固体撮像装置の構造について、説明する。図1は、固体撮像装置以下、イメージセンサとよぶのチップのレイアウト例を示す模式図である。図2は、画素アレイ及びその近傍の回路構成を示す図である。図1に示されるように、本実施形態のイメージセンサにおいて、画素アレイ2及びそれを制御するための回路アナログ回路又はロジック回路8が、1つの半導体基板チップ10内に設けられている。画素アレイ2は、複数の単位セル20を含む。各単位セル20は、外部からの入射光を電気信号へ変換するための光電変換部以下では、画素ともよぶを含む。1つの単位セル20は、少なくとも1つの画素を含む。例えば、本実施形態におけるイメージセンサは、単板式の画素アレイ2を含む。単板式の画素アレイ2は、単一の画素アレイ2で複数の色情報を取得する。1つの画素にそれぞれ対応するように、赤、青及び緑のうち少なくとも1色のカラーフィルタが取り付けられている。互いに隣接する単位セル20及びそれに含まれる画素は、素子分離領域素子分離部5によって、分離されている。各単位セル20及び画素の形成領域は、素子分離領域5に取り囲まれている。図2は、画素アレイ2及びその近傍の回路の回路構成例を示す図である。複数の単位セル20は、画素アレイ2内に、マトリクス状に配置されている。各単位セル20は、読み出し信号線TRFと垂直信号線VSLとの交差位置に、設けられている。単位セル20は、例えば、光電変換部131及び信号走査回路部を含む。単位セル20の光電変換部画素131は、フォトダイオード131によって形成される。単位セルの信号走査回路部は、例えば、4つの電界効果トランジスタ132,133,134,135によって形成される。各電界効果トランジスタ132,133,134,135は、例えば、nチャネル型MOSトランジスタである。以下では、単位セル20に含まれる4つの電界効果トランジスタのことを、トランスファゲートリードトランジスタ132、アンプトランジスタ133、アドレストランジスタ134及びリセットトランジスタ135とそれぞれよぶ。フォトダイオード131において、カラーフィルタを通過してフォトダイオード131に入射した光の光量に応じて、フォトダイオード内部に電荷が発生し、フォトダイオードの端子間に電位差が生じる。フォトダイオード131は発生した電荷を蓄積できる。フォトダイオード131のアノードは接地されている。フォトダイオード131のカソードは、トランスファゲート132の電流経路を介して、信号検出部としてのフローティングディフュージョン浮遊拡散層FDに、接続されている。トランスファゲートリードトランジスタ132は、フォトダイオード131の信号電荷の蓄積及び放出を制御する。トランスファゲート132のゲートは読み出し信号線TRFに接続されている。トランスファゲート132のソースはフォトダイオード131のカソードに接続され、トランスファゲート132のドレインはフローティングディフュージョンFDに接続されている。アンプトランジスタ133は、フローティングディフュージョンFDからの信号を増幅する。アンプトランジスタ133のゲートは、フローティングディフュージョンFDに接続されている。アンプトランジスタ133のドレインは垂直信号線VSLに接続され、アンプトランジスタ133のソースはアドレストランジスタ134のドレインに接続されている。アンプトランジスタ133によって増幅された信号は、垂直信号線VSLに出力される。アンプトランジスタ133は、単位セル20内において、ソースフォロワとして機能する。リセットトランジスタ135は、アンプトランジスタ133のゲート電位フローティングディフュージョンFDの電位をリセットする。リセットトランジスタ135のゲートはリセット信号線RSTに接続されている。リセットトランジスタ135のドレインはフローティングディフュージョンFDに接続され、リセットトランジスタ135のソースは電源端子124に接続されている。電源端子124は、ドレイン電源に接続されている。アドレストランジスタ134のゲートは、アドレス信号線ADRに接続されている。アドレストランジスタ134のドレインはアンプトランジスタ133のソースに接続され、アドレストランジスタ134のソースは電源端子124に接続されている。本実施形態において、1つの単位セル20が、1つのフォトダイオード131から形成される回路構成のことを、1画素1セル構造とよぶ。垂直シフトレジスタ89は、読み出し信号線TRF、アドレス信号線ADR及びリセット信号線RSTに接続されている。垂直シフトレジスタ89は、読み出し信号線TRF、アドレス信号線ADR及びリセット信号線RSTの電位を制御することによって、画素アレイ2内の複数の単位セル20をロウ単位で制御及び選択する。垂直シフトレジスタ89は、各トランジスタ132,134,135のオン及びオフを制御するための制御信号電圧パルスを、各信号線TRF,ADR,RSTに出力する。AD変換回路80は、垂直信号線VSLに接続されている。AD変換回路80は、複数のCDSCorrectedDoubleSampling:相関二重サンプリングユニット85を含む。1つのCDSユニット85が、1本の垂直信号線VSLに接続されている。AD変換回路80は、垂直信号線VSLに出力された画素からの信号をデジタル値に変換する。AD変換回路80は、CDSユニット85によるCDS処理によって、各単位セル画素が含むノイズを除去する。負荷トランジスタ121は、垂直信号線VSLに対する電流源として用いられる。負荷トランジスタ121のゲートは選択信号線SFに接続されている。負荷トランジスタ121のドレインは、垂直信号線VSLを介して、アンプトランジスタ133のドレインに接続される。負荷トランジスタ121のソースは、制御信号線DCに接続されている。画素アレイ2の単位セル20からの信号電荷の読み出し動作は、次のようになっている。画素アレイ2の所定のロウが、垂直シフトレジスタ89によって選択される。選択されたロウに属するアドレストランジスタ134が、垂直シフトレジスタ89からのロウ選択パルスによって、オン状態になる。また、垂直シフトレジスタ89からのリセットパルスによって、リセットトランジスタ135が、オン状態になる。垂直信号線VSLの電位は、ソースフォロワを形成しているアンプトランジスタ133によって、フローティングディフュージョンFDの電位に近い電圧リセット電圧に、リセットされる。リセット電圧が垂直信号線VSLに出力された後、リセットトランジスタ135は、オフ状態になる。リセット電圧は、AD変換回路80に入力される。続いて、トランスファゲート132が、垂直シフトレジスタ89からの読み出しパルスによって、オン状態になり、フォトダイオード131に蓄積された電荷信号電荷が、フローティングディフュージョンFDに読み出される。フローティングディフュージョンFDの電位は、読み出された信号電荷数に応じて変調される。変調された電位信号電圧が、ソースフォロワを形成しているアンプトランジスタ133により垂直信号線VSLに読み出される。信号電圧は、AD変換回路80に入力される。リセット電圧及び信号電圧は、AD変換回路80によって、アナログ値からデジタル値へ順次変換される。これらの電圧値のAD変換とともに、リセット電圧及び信号電圧に対するCDS処理が、CDSユニット85によって実行される。リセット電圧と信号電圧との差分値が画素データDsigとして、後段の回路例えば、画像処理回路へ出力される。これによって、所定のロウに属する複数の単位セル画素からの信号の読み出し動作が、完了する。このような、画素アレイ2に対するロウ単位の読み出し動作が順次繰り返されて、所定の画像が形成される。尚、各画素2は、アドレストランジスタ134を含まなくともよい。この場合、単位セル20は、3つのトランジスタ132,133,135を含み、リセットトランジスタ135のドレインが、アンプトランジスタ133のソースに接続された構成となる。また、この場合、アドレス信号線ADRも設けられない。図3は、本実施形態における画素アレイ2の断面構造を示している。尚、図3において、図示の簡単化のため、単位セル20の構成要素として、フォトダイオード131及びトランスファゲート132のみが図示されている。半導体基板10の画素アレイ内に、複数の単位セル20が設けられている。フォトダイオード131は、例えば、P型の半導体基板10内に設けられている。フォトダイオード131は、例えば、P型の半導体基板10内に設けられた不純物層21を含んでいる。不純物層21は、たとえば、N型の導電型を有する。尚、半導体基板は、シリコン単結晶基板でもよいし、SOISiliconOnInsulator基板でもよい。また、表面シールド層59は、N型不純物層21内に設けられている。表面シールド層59は、例えば、P型不純物層である。表面シールド層59は、トランスファゲート132のチャネル領域から離間するように、N型不純物層21の表層部に形成されている。表面シールド層59の上面は、層間絶縁膜75に接触する。フローティングディフュージョンFDは、半導体基板10内に設けられたN型の不純物層39によって、形成されている。トランスファゲート132は、フォトダイオード131とフローティングディフュージョンFDとの間に設けられている。トランスファゲート132のゲート電極41は、ゲート絶縁膜例えば、酸化膜を介して、半導体基板10上に形成されている。フォトダイオード131の蓄積電荷を読み出す際に、オン状態のトランスファゲート132のゲート電極41下方の半導体基板10内即ち、チャネル領域内に、チャネルが形成される。このチャネルを経由して、N型不純物層21内の蓄積電荷が、フローティングディフュージョンFDに放出される。層間絶縁膜75は、半導体基板10上に形成されたトランジスタ132のゲート電極41を、覆っている。層間絶縁膜75内には、配線や遮光層としての複数のメタル層70が、設けられている。メタル層70は、多層配線技術によって、層間絶縁膜75内に形成されている。異なる配線レベルのメタル層70は、層間絶縁膜75内に埋め込まれたプラグ図示せずによって、接続されている。例えば、メタル層70は、アルミニウムAl或いは銅Cuを用いて、形成される。以下では、トランジスタのゲート電極41及び層間絶縁膜75が設けられた面を半導体基板10の表面とよび、それに対向する面を半導体基板10の裏面とよぶ。隣接する単位セル20は、半導体基板10内の素子分離領域素子分離部5によって、電気的に分離されている。本実施形態において、素子分離領域5内に、例えば、素子分離のための不純物層以下、素子分離不純物層とよぶが形成されている。素子分離領域5内には、上部素子分離不純物層上部素子分離層50A,50Bと下部素子分離不純物層51A,51Bとが設けられている。上部素子分離不純物層50A,50Bは、半導体基板10の表面側に設けられている。下部素子分離不純物層51A,51Bは、半導体基板10の裏面側に設けられ、基板表面に対して垂直方向において上部素子分離不純物層50A,50Bの下方に位置している。下部素子分離不純物層51A,51Bは、上部素子分離不純物層50A,50Bと半導体基板10の裏面との間に位置している。上部及び下部素子分離不純物層50A,50B,51A,51Bは、P型の不純物層である。図3に示されるように、本実施形態において、カラーフィルタCFは、半導体基板10上の層間絶縁膜75を介して、画素アレイ2上方に設けられている。カラーフィルタCFと層間絶縁膜75との間には、保護膜図示せずや接着層図示せずが設けられている。カラーフィルタCFは、例えば、赤R、緑G、青Bのうち、いずれか1つの色対応する波長帯域の光だけを透過するフィルタが、複数個配列されたパターンを有する。1つの画素に対して1色のフィルタが対応するように、複数のフィルタが配列されている。これによって、単板式のイメージセンサが形成される。尚、カラーフィルタCFは、赤、緑、青に加え、可視光の全波長域を透過させる白Wのフィルタを有してもよい。カラーフィルタCFは、例えば、ベイヤー配列や、WRGB配列などの配列パターンを有する。マイクロレンズアレイMLは、カラーフィルタCFを介して、画素アレイ2上方に設けられている。マイクロレンズアレイMLは、1つの画素フォトダイオードに対応する1つのマイクロレンズが、2次元に配列されることによって、形成されている。マイクロレンズアレイMLは、入射光を集光する。入射光は、マイクロレンズML、カラーフィルタCF及び層間絶縁膜75を経由して、単位セル画素、フォトダイオード20に照射される。本実施形態のように、半導体基板10表面上の層間絶縁膜75上に、マイクロレンズML及びカラーフィルタCFが設けられ、半導体基板10の表面側から入射した光が光電変換されるイメージセンサのことを、表面照射型イメージセンサとよぶ。尚、アナログ回路及びロジック回路が設けられた領域の上方において、層間絶縁膜75上に、パッド図示せずが設けられてもよい。パッドは、層間絶縁膜75内に設けられたプラグによって、配線70及び素子トランジスタに接続される。また、半導体基板10の裏面に、パッドが設けられてもよい。半導体基板10の裏面に設けられたパッドは、半導体基板10を貫通する電極貫通電極ともよばれるによって、配線70及び素子に接続される。パッドによって、イメージセンサを含むチップが、他のチップ例えば、ドライバチップ又は電源に、電気的に接続される。図4乃至図6を用いて、本実施形態のイメージセンサが含んでいる単位セル画素の構造について、より具体的に説明する。図4は、本実施形態のイメージセンサの画素アレイ及び画素の平面構造の一例を模式的に示す図である。図5は、本実施形態のイメージセンサの画素の断面構造の一例を示す模式的に示す図である。図5は、図4のV-V線に沿う断面構造を示している。図6は、本実施形態のイメージセンサにおけるフォトダイオード131のポテンシャル分布及び等電位線の分布の一例を説明するための模式図である。図4乃至図6において、単位セル20の構成要素として、図示の明確化のために、フォトダイオード131、トランスファゲートリードトランジスタ132及びフローティングディフュージョン39FDのみを図示している。また、図4乃至図6において、層間絶縁膜の図示を省略する。尚、単位セルに含まれる他のトランジスタ133,134,135は、互いに隣接する画素間に確保された領域内、又は、画素に隣接しない他の領域内に、設けられる。図4乃至図6に示される例において、単位セルが1画素1セル構造を有するように、複数の単位セル20が、半導体基板10上画素アレイ2内にレイアウトされている。図4及び図5に示されるように、フォトダイオード131、トランスファゲート132及びフローティングディフュージョンFDは、素子分離領域5によって区画された素子形成領域アクティブ領域内に設けられている。図4及び5に示されるように、複数のフォトダイオード131は、半導体基板10内にマトリクス状に配置されている。1つのフォトダイオード131は、電荷蓄積部としての不純物層21を含んでいる。尚、図5において、図示の簡単化のために、フォトダイオード131の構成要素として1つのN型不純物層21のみが図示されているが、フォトダイオード131の特性例えば、感度を向上させるために、基板の深さ方向において不純物濃度の異なる複数のN型及びP型不純物層が、フォトダイオード131の形成領域フォトダイオード形成領域とよぶ内に設けられてもよい。フローティングディフュージョンFDは、トランスファゲート132を挟んでフォトダイオード131に対向するように、半導体基板10内に設けられている。フォトダイオード131とフローティングディフュージョンFDとは、トランスファゲート132のチャネル長方向に配列している。フローティングディフュージョンFDは、半導体基板10内に形成されたN型の不純物層である。フローティングディシュージョンFDとしてのN型不純物層39の不純物濃度は、フォトダイオード12のN型不純物層21の不純物濃度より高い。トランスファゲート132は、フォトダイオード131とフローティングディフュージョンFD39とに隣接するように、半導体基板10上に配置されている。トランスファゲート132のゲート電極41は、ゲート絶縁膜42を介して、半導体基板10上に設けられている。フォトダイオード131の構成要素としてのN型不純物層21及びフローティングディフュージョンFDとしてのN型不純物層39が、トランスファゲート132のソース及びドレインとしてそれぞれ機能する。そして、半導体基板10内において、N型不純物層21とフローティングディフュージョンFDN型不純物層39との間の半導体領域が、トランスファゲート132のチャネル領域となる。トランスファゲート132のゲート電極41は、基板表面に対して水平方向においてフォトダイオードの配列方向x方向又はy方向に対して傾いている。つまり、トランスファゲート132のチャネル長方向及びチャネル幅方向は、x方向及びy方向に対して、所定の傾斜角を有している。この場合、図4に示されるように、フォトダイオードN型不純物層21の平面形状は、四角形の1つの角が欠けた平面形状となる。このように、トランスファゲートのゲート電極41をフォトダイオードに対して傾けて配置することで、所定の面積における単位セル画素の集積度を向上できる。また、トランスファゲートトランジスタのチャネル長方向又はチャネル幅方向と基板の結晶方位とを最適化することによって、トランスファゲートの動作特性を向上できる。この結果として、フォトダイオードからの電荷の読み出し特性を、向上できる。尚、フォトダイオード131とフローティングディフュージョンFD39との間にトランスファゲート132が配置されていれば、トランスファゲート132のチャネル長方向が、x方向又はy方向に一致してもよい。表面シールド層59は、N型不純物層21内に設けられている。表面シールド層59は、例えば、P型不純物層である。表面シールド層59は、トランスファゲート132のチャネル領域から離間するように、N型不純物層21の表層部に形成されている。表面シールド層59の上面は、層間絶縁膜75に接触する。上述のように、本実施形態において、素子分離領域5は、上部素子分離不純物層50と下部素子分離不純物層51とを含んでいる。下部素子分離不純物層51は、基板表面に対して垂直方向において、上部素子分離不純物層51の下方裏面側に設けられている。上部及び下部素子分離不純物層50,51は、例えば、P型不純物層である。図4に示されるように、下部素子分離不純物層51の形成位置形成位置の中心は、上部素子分離不純物層50の形成位置形成位置の中心よりもトランスファゲート側にずれている。換言すると、下部素子分離不純物層51Aの形成位置は、上部素子分離不純物層50Aの形成位置に対して、トランスファゲート132のチャネル長方向にずれている。例えば、図4に示されるように、x-y平面において、下部素子分離不純物層51の形成位置は、全体として、上部素子分離不純物層50の形成位置に対して斜め方向トランスファゲートのチャネル長方向にずれている。ここで、素子分離不純物層50,51の形成位置は、素子分離不純物層50,51の幅方向の中心を基準とする。図5に示されるように、トランスファゲート132のチャネル長方向において、フォトダイオード131のN型不純物層21は、素子分離不純物層50A,51Aとトランスファゲート132の形成領域との間の領域に設けられている。本実施形態において、フォトダイオード131の形成領域のことを、画素形成領域とよぶ場合もある。以下では、N型不純物層21において、上部素子分離不純物層50Aに隣接するN型不純物層21の部分25Aのことを、上部N型不純物層25Aとよび、下部素子分離不純物層51Aに隣接するN型不純物層21の部分25Bのことを、下部N型不純物層25Aとよぶ。図4及び図5に示されるように、トランスファゲート132のチャネル長方向において、N型不純物層21を挟んでトランスファゲート132に対向する下部素子分離不純物層51Aの側面は、上部素子分離不純物層50Aの側面よりも、トランスファゲート132フローティングディフュージョンFDに向かう側に突出している。トランスファゲート132と素子分離領域5との間のN型不純物層21において、基板表面に対して水平方向チャネル長方向における下部N型不純物層25Bの寸法Dbは、基板表面に対して水平方向における上部N型不純物層25Aの寸法Daより小さくなっている。下部N型不純物層25Bの不純物濃度は、上部N型不純物層25Aの不純物濃度と実質的に同じである。上部N型不純物層25Aの下端底部の一部は、下部素子分離不純物層51Bの上端上部に接触する。下部素子分離不純物層51Aの上端上部の一部は、上部素子分離不純物層50Aの下端底部の一部に接触している。素子分離不純物層50A,51Aに接触する側のN型不純物層21の側面において、下部素子分離不純物層51Aの突出によって、N型不純物層21の側面は段差を有し、N型不純物層21は階段状L字状の構造になっている。基板表面に対して水平方向において、例えば、下部素子分離不純物層51Aの幅W1は、上部素子分離不純物層50Aの幅W0と実質的に同じ大きさである。下部素子分離不純物層51Aの不純物濃度は、例えば、上部素子分離不純物層50Bの不純物濃度以下である。図5に示されるように、フローティングディフュージョンFDとしてのN型不純物層39は、上部素子分離絶縁不純物層50Bに隣接している。上部素子分離不純物層50Bの下方には、下部素子分離不純物層51Bが設けられている。N型不純物層39の下端底部は、上部素子分離不純物層50Bの下端底部の位置よりも上方基板表面側に位置している。換言すると、N型不純物層39の下端は、下部素子分離不純物層51Bの上端の位置よりも上方基板表面側に位置している。これによって、下部素子分離不純物層51A,51Bの形成位置が上部素子分離不純物層50A,50Bの形成位置に対して基板表面に対して水平方向にずれていても、その形成位置のずれが、N型不純物層39から形成されるフローティングディフュージョンFDの特性検出部の特性に悪影響を及ぼすことは、ほとんどない。上部素子分離不純物層50Bの下端の一部は半導体基板10に接触し、上部素子分離不純物層50Bの下端の残りの部分は下部素子分離不純物層51Bの上端の一部分に接触する。あるフォトダイオード画素を区画する素子分離領域において、フローティングディフュージョンFD側の下部素子分離不純物層51Bは、トランスファゲート側と反対側にずれている。但し、フォトダイオード形成領域に隣接する他のフォトダイオード形成領域において、その下部素子分離不純物層51Bは、フォトダイオードのN型不純物層に隣接し、トランスファゲート側にずれている。尚、本実施形態において、半導体基板がP型、フォトダイオード及びフローティングディフュージョンを形成するための不純物層がN型、素子分離不純物層がP型である場合を示しているが、これらの半導体領域の導電型は、それぞれ反対の導電型を示していてもよい。本実施形態のイメージセンサにおいて、フォトダイオード131のN型不純物層21を挟んでトランスファゲート132に対向する素子分離領域内の上部及び下部素子分離不純物層50A,51Aにおいて、その下部素子分離不純物層51Aの側面は、その上部素子分離不純物層50Aの側面よりも、トランスファゲート側へ突出している。下部素子分離不純物層51Aの形成位置は、上部素子分離不純物層50Aの形成位置よりも、トランスファゲート側へずれている。図6においてフォトダイオード131内の等電位線の分布200に示されるように、下部素子分離不純物層51Aの側面がトランスファゲート側へ突出することによって、フォトダイオード131の電位の中心は、トランスファゲート側へずれる。フォトダイオード131の電位の中心は、下部素子分離不純物層51Aの上部よりも基板表面側にずれ、例えば、上部N型不純物層25U内に位置している。フォトダイオード131内の等電位線は、半導体基板10の表面側において密な分布となり、半導体基板10の裏面側において表面側に比較して疎な分布となる。図6に示されるフォトダイオード131のポテンシャル分布250は、N型不純物層21の電位の中心のレベルA-A’線を基準としたポテンシャル分布を示している。この場合、図6に示されるように、フォトダイオード131の電荷蓄積部不純物層21のポテンシャル分布250は、フォトダイオードに隣接する素子分離領域50A,51Aからトランスファゲート側に向かって、徐々に深くなる。そして、基板表面に対して水平方向において、下部N型不純物層25B内に形成されるポテンシャル分布250の最深部ポテンシャルの中心の位置C1は、表面側におけるフォトダイオードの形成位置の中心C2よりも、トランスファゲート側へずれ、ポテンシャル分布250の最深部は、トランスファゲート132に近づく。すなわち、フォトダイオード131の不純物層21におけるポテンシャル分布250の最深部の位置C1とトランスファゲートとの間隔は、N型不純物21の形成位置の中心C2とトランスファゲートとの間隔よりも小さくなる。尚、本実施形態において、フォトダイオード131の形成位置の中心C2、より具体的には、N型不純物層21上部N型不純物層25Uの形成位置の中心C2は、N型不純物層21を経由して素子分離領域5からトランスファゲート132に至る直線例えば、トランスファゲートのチャネル長方向に沿う直線上において、上部素子分離不純物層50Aの形成位置の中心からトランスファゲート132のゲート電極41の側面まで範囲間隔の中心に設定されている。また、下部素子分離不純物層51Aが上部素子分離不純物層50AよりもN型不純物層21側へ突出することによって、N型不純物層21は、その不純物プロファイルの変化を含む場合がある。このように、本実施形態のイメージセンサにおいて、フォトダイオード131側の下部素子分離不純物層51Aの側面が、その上部素子分離不純物層50Aの側面よりも、トランスファゲート側へ突出することによって、フォトダイオード131フォトダイオードに含まれる不純物層21のポテンシャル分布250の最深部の位置が、トランスファゲート132に近くなる。従来のイメージセンサは、フォトダイオードに蓄積できる電荷量を確保するために、フォトダイオードに含まれる電荷蓄積部としてのN型不純物層の不純物濃度を高くしている。このN型不純物層の不純物濃度は、均一な面内分布を有する。このため、従来のフォトダイオードが含んでいるN型不純物層の形成位置の中心において、N型不純物層のポテンシャル分布が最も深くなっており、従来のイメージセンサは、基板表面に対して水平方向におけるN型不純物層の形成位置の中心とポテンシャル分布の中心とが一致する。この場合、フォトダイオードのポテンシャルの最深部とトランスファゲートとの間隔が大きいため、フォトダイオードに蓄積された電荷を読み出す際に、ポテンシャルの深い部分に蓄積された電荷の読み出しが困難になる。それゆえ、従来のフォトダイオードは、信号電荷の一部がN型不純物層に残存することに起因して、取得される画像に残像が発生する場合がある。また、従来のフォトダイオードにおいて、残像の発生を防止するために、フォトダイオードのN型不純物層の不純物濃度を低くすると、フォトダイオードに蓄積できる電荷量が減少し、イメージセンサのダイナミックレンジが低下する可能性がある。これに対して、本実施形態のイメージセンサは、トランスファゲート132のチャネル長方向において、N型不純物層21を挟んでトランスファゲート132に対向する下部素子分離不純物層51Aの側面は、上部素子分離不純物層50Aの側面よりも、トランスファゲート132及びフローティングディフュージョンFDに向かう側に突出している。これによって、本実施形態のイメージセンサは、基板表面に対して水平方向におけるフォトダイオード131のポテンシャル分布の最深部ポテンシャルの中心の位置は、フォトダイオード131のN型不純物層21の表層部上部N型不純物層25Aの形成位置の中心よりも、トランスファゲート側に近づく。すなわち、フォトダイオード131のポテンシャル分布の最深部とトランスファゲート132との間隔が、小さくなる。それゆえ、本実施形態のイメージセンサは、フォトダイオード131のポテンシャル分布の深部に蓄積された電荷の読み出しが容易になり、フォトダイオードからの電荷の読み出し特性を向上できる。これによって、本実施形態において、取得される画像における残像の発生を抑制できる。これに伴って、残像の発生を防止するためにフォトダイオード131を形成する不純物層21の不純物濃度を低減せずともよくなる。その結果として、イメージセンサのダイナミックレンジを所定のレベルに維持できる。したがって、本実施形態の固体撮像装置によれば、画質の劣化を抑制できる。b製造方法図3、図5、図7及び図8を用いて、第1の実施形態の固体撮像装置例えば、イメージセンサの製造方法について、説明する。図7及び図8は、本実施形態のイメージセンサの製造方法の一工程を示す断面図である。図7及び図8には、図4のV-V線に沿う断面における各工程が示されている。図7に示されるように、所定のウェル領域図示せずが形成された半導体基板例えば、P型シリコン基板の表面に、マスク材例えば、レジストが形成される。マスク材は、フォトリソグラフィ技術によって、パターニングが施される。このパターニングによって、素子分離領域が形成される位置において半導体基板10の表面が露出するように、開口部がマスク材内に形成される。これによって、所定のパターンを有するマスク層90Aが、半導体基板10上に形成される。図7に示される例では、下部素子分離不純物層の形成位置に、開口部が形成されている。マスク層90Aに覆われた半導体基板10に対して、所定の不純物イオンの加速エネルギーのイオン注入が実行される。このイオン注入法によって、マスク層90Aの開口部の位置に対応するように、下部素子分離不純物層51A,51Bが半導体基板10A内に形成される。下部素子分離不純物層51A,51Bが形成された後、マスク層90Aは除去される。図8に示されるように、図7に示される工程と実質的に同様の工程によって、開口部を有するマスク層90Bが、半導体基板10表面上に形成される。このマスク層90Bは、上部素子分離不純物層50A,50Bを形成するためのマスク層である。マスク層90Bの開口部は、下部素子分離不純物層51A,51Bの形成位置と基板表面に対して垂直方向において上下に完全に重ならない一致しない位置に、形成される。所定の素子形成領域210において、マスク層90Bの開口部の形成位置は、基板表面に対して水平方向においてトランスファゲート形成領域132X側とは反対側にずれている。マスク層90Bに形成される開口部の寸法は、マスク層90Aに形成される開口部の寸法と実質的に同じである。このマスク層90Bで覆われた半導体基板10に対して、所定の不純物イオンの加速エネルギーのイオン注入が実行される。これによって、マスク層90Bの開口部の位置に整合するように、上部素子分離不純物層50A,50Bが、半導体基板10内に形成される。上部素子分離不純物層50A,50Bを形成するためのイオン注入におけるイオンの加速エネルギーは、下部素子分離不純物層51A,51Bを形成するためのイオン注入における加速エネルギーより小さく設定される。これによって、上部素子分離不純物層50A,50Bは、下部素子分離不純物層51A,51Bと半導体基板10の表面との間の領域に形成される。下部素子分離不純物層51A,51Bを形成するためのマスク層90Bにおいて、そのマスク層90Bの開口部の形成位置は、上部素子分離不純物層50A,50Bの形成位置よりもトランスファゲート側にずれている。それゆえ、フォトダイオードの形成領域画素形成領域131Xを挟んでトランスファゲートの形成領域132Xに対向する素子分離不純物層50A,51Aにおいて、その下部素子分離不純物層51Aの形成位置は、上部素子分離不純物層50Aの形成位置よりもトランスファゲートの形成領域132X側へずれている。そして、下部素子分離不純物層51Aの側面は、上部素子分離不純物層50Aの側面よりも、フォトダイオード形成領域131X側トランスファゲート形成領域132X側に突出している。下部素子分離不純物層51Aの上部の一部分は、形成領域131Xに接触する。尚、素子分離不純物層51Bも、フォトダイオード形成領域131Xに隣接する他のフォトダイオード形成領域において、トランスファゲート形成領域側へずれている。上部素子分離不純物層50A,50Bが形成された後、マスク層90Bは除去される。このように、半導体基板10内に、素子形成領域210が区画される。素子分離不純物層50A,51A,50B,51Bが形成された後、例えば、熱酸化法により、半導体基板10の表面に、酸化膜が形成される。その酸化膜上に、導電体たとえば、ポリシリコン又はシリサイドが形成される。フォトリソグラフィ技術及びRIEReactiveIonEtching法によって、導電体が加工される。これによって、図5に示されるように、トランスファゲート132のゲート電極41が、半導体基板10上の酸化膜ゲート絶縁膜42上に形成される。そして、半導体基板10上に、所定のパターンのマスク層が順次形成され、フォトダイオードのN型不純物層21及びフローティングディフュージョンFDがそれぞれ形成される。例えば、図5に示されるように、マスク層図示せずを用いて、例えば、フォトダイオード形成領域内に、イオン注入によって、N型不純物層21が形成される。N型不純物層21は、共通のマスク層を用いた1度のイオン注入によって形成されてもよいし、異なるマスク層を用いて、上部N型不純物層25Uと下部N型不純物層25Bとに分けて、形成されてもよい。例えば、フローティングディフュージョンFDとしてのN型不純物層39が、所定の領域内に、イオン注入によって形成される。また、表面シールド層例えば、P型不純物層59が、イオン注入法によって、N型不純物層21の表層部に形成される。この後、層間絶縁膜及び所定のレイアウトの配線が、半導体基板10の表面上に、順次積層される。これによって、図3に示されるように、多層配線技術による配線70及び層間絶縁膜75が形成される。そして、層間絶縁膜75上に、カラーフィルタCF及びマイクロレンズアレイMLが順次取り付けられる。また、配線70に接続されるパッド図示せずが、層間絶縁膜75上又は半導体基板10の裏面側に形成される。以上の製造工程によって、本実施形態の固体撮像装置が作製される。尚、基板の深さ方向における素子分離不純物層の形成位置は、注入される不純物イオンの加速エネルギーを変えるイオン注入深さを変えることによって、制御できる。それゆえ、図7及び図8に示される工程とは反対に、上部素子分不純物層50A,50Bが形成された後に、下部素子分離不純物層51A,51Bが形成されてもよい。また、フォトダイオード131のN型不純物層21が形成された後に、上部及び下部素子分離不純物層50A,50B,51A,51Bが形成されてもよい。以上のように、本実施形態の固体撮像装置の製造方法によって、フォトダイオード131のN型不純物層を挟んでトランスファゲート132に対向する素子分離領域50A,50Bにおいて、下部素子分離不純物層51Aの形成位置が、上部素子分離不純物層50Aの形成位置よりもトランスファゲート側にずれるように、それらの素子分離不純物層50A,51Aが半導体基板10内に形成される。これによって、下部素子分離不純物層51Aの側面は、基板表面に対して水平方向において、上部素子分離不純物層50Aの側面よりもトランスファゲート側N型不純物層側へ突出する。この結果として、フォトダイオード131のポテンシャルの最深部ポテンシャル中心がトランスファゲート側にシフトしたイメージセンサを作製できる。それゆえ、本実施形態において、電荷の読み出し動作時において、ポテンシャルの深部における電荷の残存を低減でき、フォトダイオードから電荷の読み出しを容易に実行できる。また、N型不純物層の不純物層を低減せずに残像を抑制できるため、ダイナミックレンジが低下するのを抑制できる。上部及び下部素子分離不純物層50A,51Aの寸法及び平面レイアウトが同じ場合、マスク層90A,90Bに転写されるパターンを有するマスクレチクルは、上部素子分離不純物層と下部素子分離不純物層とで同じでよい。それゆえ、マスク層90A,90Bに対するパターンの転写位置をずらすことによって、下部素子分離不純物層51Aをトランスファゲート側に突出させ、フォトダイオード131のポテンシャル中心をトランスファゲートへ近づけることができる。それゆえ、本実施形態のイメージセンサの製造方法によれば、製造コストを増大させずに、比較的簡便な工程で、画質の劣化を抑制したイメージセンサを作製できる。したがって、本実施形態の固体撮像装置の製造方法によれば、画質の劣化を抑制できる固体撮像装置を提供できる。2第2の実施形態図9及び図10を用いて、第2の実施形態の固体撮像装置について、説明する。図9は、第2の実施形態の固体撮像装置イメージセンサの単位セル20Xの回路構成を示す等価回路図である。図10は、本実施形態のイメージセンサの画素アレイのレイアウト及び各画素の平面構造の一例を模式的に示す図である。尚、図9に示されるV-V線に沿う断面構造は、図5に示される構造と実質的に同じであるため、ここでの説明は省略する。第2の実施形態のイメージセンサは、画素アレイ2が含む単位セル20Xの構成が、第1の実施形態のイメージセンサと異なる。第2の実施形態のイメージセンサにおいて、単位セル20Xは、2画素1セル構造を有する。図9に示されるように、2画素1セル構造の単位セル20Xは、第1及び第2のフォトダイオード光電変換部131A,131Bを含む。また、単位セル20Xは、第1及び第2のトランスファゲート132A,132Bを含む。第1のフォトダイオード131Aは、第1のトランスファゲート132Aを経由して、フローティングディフュージョンFDに接続される。第2のフォトダイオード131Bは、第2のトランスファゲート132Bを経由して、フローティングディフュージョンFDに接続されている。フローティングディフュージョンFDは、2つのフォトダイオード131A,132Bに共通に接続されている。トランスファゲート132Aのゲートは、第1の読み出し信号線TRF1に接続され、トランスファゲート132Bのゲートは、第2の読み出し信号線TRF2に接続されている。単位セル20X内の2つのフォトダイオード131A,131Bは、互いに異なる画素に対応する。2画素1セル構造の単位セル20Xの読み出し動作は、1画素1セル構造の単位セルと実質的に同じ動作である。ただし、単位セル20X内の第1及び第2のトランスファゲート132A,132Bは、互いに異なるタイミングで、オン状態にされる。すなわち、信号電荷蓄積電荷の読み出し時、単位セルに含まれる2つのトランスファゲート132A,132Bのうち、例えば、一方のトランジスタ132Aがオン状態になり、他方のトランジスタ132Bがオフ状態にされる。そして、一方のトランスファゲート132Aに対応するフォトダイオード131Aから蓄積電荷が読み出された後、一方のトランスファゲート132Aがオフ状態にされ、他方のトランスファゲート132Bがオン状態にされる。そして、他方のトランスファゲート132Bに対応するフォトダイオード131Bの信号電荷が、フローティングでフュージョンFDに読み出される。図10は、本実施形態のイメージセンサの画素アレイ及び画素の平面構造の一例を模式的に示す図である。図10に示されるように、2画素1セル構造の単位セル20Xにおいて、フォトダイオード131A,131Bの電荷蓄積部としてのN型不純物層21A,21Bが、半導体基板10内に設けられる。N型不純物層21Aとフローティングディフュージョン39FDとの間に、トランスファゲート132Aのゲート電極41Aが、配置される。N型不純物層21Bとフローティングディフュージョン39FDとの間に、トランスファゲート132Bのゲート電極41Bが、配置される。図10に示される例では、y方向に隣接するN型不純物層21A,21Bが、1つのフローティングディフュージョン39FDに、共通に接続される。これによって、2画素1セル構造の単位セル20Xが形成される。単位セル20Xが2画素1セル構造を有する場合、下部素子分離不純物層51のx方向及びy方向にそれぞれ延在する部分のうち、y方向に延在する部分が、トランスファゲート側へずれている。下部素子分離不純物層51のx方向に延在する部分は、上部素子分離不純物層50のx方向に延在する部分と上下基板表面に対して垂直方向に重なるように、半導体基板10内に設けられている。y方向に隣接するフォトダイオードPD間の下部素子分離不純物層51の形成位置は、トランスファゲート側又は、y方向にずれていない。このように、2画素1セル構造の単位セル20Xの場合、単位セル20Xを形成する2つのフォトダイオードのN型不純物層21A,21B間に設けられた下部素子分離不純物層51の形成位置は、トランスファゲート側にずれていない。本実施形態のイメージセンサのように、単位セル20Xが2画素1セル構造を有する場合、画素にそれぞれ対応する2つのフォトダイオード131A,131Bに対して、フローティングディフュージョンFD、アンプトランジスタ、アドレストランジスタ、リセットトランジスタを共有できる。それゆえ、2画素1セル構造を用いることによって、画素アレイ内の単位セルの占有面積を縮小できる。また、本実施形態のイメージセンサのように、素子分離領域5内の下部素子分離不純物層51の一部分の形成位置が、上部素子分離不純物層50の形成位置よりもトランスファゲート側にずれた場合においても、その下部素子分離不純物層51の側面は、上部素子分離不純物50の側面よりもフォトダイオード131のN型不純物層21側に突出する。それゆえ、2画素1セル構造の単位セルを用いたイメージセンサにおいても、第1の実施形態と同様に、単位セル20Xに含まれる2つのフォトダイオード131A,131Bのポテンシャル分布の最深部ポテンシャル中心は、トランスファゲート側にずれる近づく。したがって、本実施形態のイメージセンサは、第1の実施形態と同様に、残像の発生や、ダイナミックレンジの低下を抑制できる。以上のように、第2の実施形態の固体撮像装置イメージセンサによれば、イメージセンサの画質の劣化を抑制できる。3第3の実施形態図11を参照して、第3の実施形態の固体撮像装置について、説明する。図11は、第3の実施形態の固体撮像装置イメージセンサの画素アレイ2の断面構造の一例を示している。尚、図11において、図示の簡単化のため、単位セルの構成要素として、フォトダイオード131及びトランスファゲート132のみが図示されている。第3の実施形態のイメージセンサは、裏面照射型イメージセンサである。図11に示されるように、半導体基板10の表面上に、トランスファゲートトランジスタ132のゲート電極41、配線70及び層間絶縁膜75が設けられている。半導体基板10の表面に対向する面、すなわち、半導体基板10の裏面上に、カラーフィルタCF及びマイクロレンズアレイMLが、単位セルに含まれている画素光電変換部に対応するように、設けられている。層間絶縁膜75には、支持基板19が取り付けられている。支持基板19には、例えば、半導体基板例えば、Si基板や絶縁性基板が用いられる。裏面照射型イメージセンサは、画像信号としての入射光が、カラーフィルタCF及びマイクロレンズMLが設けられた裏面側から照射される。すなわち、裏面照射型イメージセンサは、配線が設けられる基板表面とは反対側の基板裏面から光が入射される。そのため、画素に入射する光が、配線70に阻害されることなしに、基板内の受光領域フォトダイオード、光電変換部に到達し、微細な画素においても高い量子効率例えば、光電変換効率を実現できる。その結果として、画素が微細化された場合であっても、形成される画像の品質の劣化を抑制できる。尚、裏面照射型イメージセンサにおいて、単位セルの構造は、図2及び図4に示されるような1画素1セル構造でもよいし、図9及び図10に示されるような2画素1セル構造もよい。裏面照射型イメージセンサの製造方法は、単位セル画素の構成要素、層間絶縁膜及び配線の形成工程に関して、表面照射型イメージセンサの製造方法と実質的に同じである。それゆえ、ここでは、主に、裏面照射型及び表面照射型のイメージセンサの製造方法の相違点について、説明する。フォトダイオード131及び素子分離領域5が、半導体基板10内に形成される。半導体基板10表面に、トランジスタのゲート41、層間絶縁膜75及び配線70が順次形成される。層間絶縁膜75及び配線70上に、支持基板19が取り付けられる。支持基板19が取り付けられた後、例えば、CMPChemicalMechanicalPolishingやエッチング例えば、ウェットエッチングが半導体基板10の裏面側に施される。これによって、半導体基板10が薄くされる。そして、薄くされた半導体基板10の裏面に、カラーフィルタCF、マイクロレンズML及び保護膜図示せずなどが取り付けられる。これによって、本実施形態の裏面照射型イメージセンサが、作製される。裏面照射型イメージセンサにおいて、単位セルに含まれるフォトダイオード131、トランスファゲート132の構造及び素子分離領域5内の素子分離不純物層50A,51Aの構造は、図5に示される表面照射型イメージセンサの構造と実質的に同じである。それと同様に、フォトダイオード内の等電位線及びフォトダイオードのポテンシャル分布は、図6に示される等電位線及びポテンシャル分布と実質的に同じである。すなわち、本実施形態のような裏面照射型イメージセンサにおいて、第1及び第2の実施形態と同様に、フォトダイオード131のN型不純物層光電変換部21を挟んでトランスファゲートに対向する素子分離不純物層50A,51Aにおいて、裏面側の下部素子分離不純物層51Aの側面が、表面側の上部素子分離不純物層50Aの側面よりもトランスファゲート132側に突出している。下部素子分離不純物層51Aの形成位置は、上部素子分離不純物層50Aの形成位置よりもトランスファゲート側へずれている。そして、基板10表面に対して水平方向における下部素子分離不純物層51Aの側面からトランスファゲートのチャネル領域までの間隔Dbが、基板10表面に対して水平方向における上部素子分離不純物層50Aの側面からトランスファゲートのチャネル領域まで間隔Daよりも小さい。これによって、図6に示されるように、フォトダイオード131に含まれているN型不純物層21のポテンシャル分布の最深部ポテンシャル中心の位置が、表面側におけるフォトダイオードの形成位置の中心よりもトランスファゲート132側にずれる近づく。また、そのN型不純物層21内の等電位線の中心は、上部N型不純物層25U内に位置し、トランスファゲート側にずれる。第1の実施形態のような表面照射型イメージセンサは、下部素子分離不純物層51A,51Bの形成位置をトランスファゲート側へずらすことに伴って、基板表面に対して水平方向においてマイクロレンズMLの集光の中心とフォトダイオード131のポテンシャル分布の最深部の位置との間に、ずれが生じる。この場合、表面照射型イメージセンサは、下部素子分離不純物層51Aの形成位置をずらした分だけ、フォトダイオードの受光面積が小さくなる場合がある。画素サイズが小さくなると、形成位置のずれに起因する受光面積の縮小の影響は大きくなる。本実施形態のような裏面照射型のイメージセンサは、光の受光面が裏面側に設けられている。それゆえ、裏面側の下部素子分離不純物層51Aの形成位置が、トランスファゲート側にずれたことに起因して、フォトダイオード131に含まれるN型不純物層21のポテンシャル分布の最深部の位置がマイクロレンズの集光の中心からずれたとしても、入射光に対するフォトダイオード131の受光面積はほとんど変わらない。したがって、本実施形態のイメージセンサは、画素が微細化されたとしても、フォトダイオードの光電変換効率が劣化するのを、抑制できる。以上のように、第3の実施形態の固体撮像装置によれば、第1及び第2の実施形態と同様に、イメージセンサの画質の劣化を抑制できる。4第4の実施形態図12を参照して、第4の実施形態の固体撮像装置について、説明する。図12は、本実施形態の固体撮像装置イメージセンサの画素アレイ2の断面構造の一例を示している。図12に示されるように、半導体基板10内の素子分離領域5の表面側において、上部素子分離不純物層の代わりに、シリコン酸化膜などの絶縁体素子分離絶縁層55A,55Bが、互いに隣接する不純物層21を分離するために設けられてもよい。素子分離絶縁層55Aの下方裏面側に、P型の素子分離不純物層51A,51Bが設けられている。所定の素子形成領域内において、素子分離絶縁層55Aは、フォトダイオード131のN型不純物層21を挟んで、トランスファゲート132に対向する。素子分離絶縁層55Aは、上部N型不純物層25Uに隣接する。素子分離絶縁層55Aの底部の一部は、素子分離不純物層51Aの上部に接触する。所定の素子形成領域内において、素子分離絶縁層55Bは、フローティングディフュージョンFDとしてのN型不純物層39を挟んで、トランスファゲート132に対向する。本実施形態のイメージセンサの製造方法は、素子分離領域5の形成工程が、図7及び図8で述べた製造方法と異なる。例えば、下部素子分離不純物層51A,51Bが、イオン注入によって、半導体基板10内の所定の位置に形成される。そして、素子分離溝が、フォトリソグラフィ技術及びRIE法によって、半導体基板10内の表面側に形成される。フォトダイオード形成領域を挟んでトランスファゲート形成領域に対向する素子分離領域において、素子分離溝の形成位置は、下部素子分離不純物層51Aの形成位置よりもトランスファゲート側に対して反対側トランスファゲートから遠ざかる側へずれている。素子分離溝が形成された後、半導体基板10上及び溝内に、絶縁体例えば、酸化シリコンが、例えば、CVDChemicalVaporDeposition法によって、堆積される。そして、絶縁体が素子分離溝内に選択的に残存するように、エッチングやCMP法によって、半導体基板10の表面の絶縁体が除去される。これによって、素子分離不純物層51A,51Bの上方に、素子分離絶縁層55A,55Bが形成される。1つの画素内においてN型不純物層21を挟んでトランスファゲートに対向する素子分離領域において、素子分離絶縁層55Aの形成位置は、素子分離不純物層51Aの形成位置よりもトランスファゲート形成領域から遠ざかる側へずれている。その結果として、下部素子分離不純物層51Aの側面が素子分離不純物層55Aの側面よりもトランスファゲート側へ突出するように、下部素子分離不純物層51Aが、半導体基板10内に形成される。この後、上述の例と同様に、フォトダイオード131、トランスファゲート132、フローティングディフュージョン39などのイメージセンサの構成要素が、順次形成される。尚、素子分離絶縁層55A,55Bが形成されてから、下部素子分離不純物層51A,51Bが形成されてもよい。この場合、イオン注入による不純物イオンの加速エネルギーが、不純物イオンが素子分離絶縁層を貫通する大きさに設定される。このように、素子分離領域の表面側に絶縁体が用いられた場合、イメージセンサは、表面照射型でもよいし、裏面照射型でもよい。本実施形態のイメージセンサにおいても、裏面側の素子分離不純物層51Aの形成位置が、表面側の素子分離絶縁層55Aの形成位置よりも、基板表面に対して水平方向においてトランスファゲート側にずれ、下部素子分離不純物層51Aの側面が素子分離絶縁層55Aの側面よりもトランスファゲート側N型不純物層21側へ突出している。それゆえ、第1乃至第3の実施形態と同様に、フォトダイオード131のポテンシャルの最深部の位置が、フォトダイオード131の形成位置の中心に比較して、トランスファゲート132側に近づく。その結果として、フォトダイオード131のポテンシャルの深部に蓄積された電荷を、比較的容易に取り出せる。また、残像を防止するために、N型不純物層の不純物濃度を低くしなくともよいため、所定のダイナミックレンジを確保できる。したがって、第4の実施形態の固体撮像装置によれば、第1乃至第3の実施形態と同様に、イメージセンサの画質の劣化を抑制できる。5変形例図13及び図14を参照して、実施形態の固体撮像装置イメージセンサの変形例について、説明する。図13は、本変形例におけるイメージセンサの画素アレイの平面構造を示している。上述の実施形態において、トランスファゲートのチャネル長方向及びチャネル幅方向が、x方向及びy方向に対して傾いている例が示されている。但し、図13に示される変形例のように、トランスファゲートのチャネル長及びチャネル幅方向が、x方向及びy方向と平行になっていてもよい。図13のV-V線に沿う断面構造は、図5に示される構造と実質的に同じである。図13に示される構造においても、下部素子分離不純物層51Aの形成位置が、上部素子分離不純物層50Aの形成位置よりも、トランスファゲート側この例では、x方向にずれている。そして、下部素子分離不純物層51Aの側面が、上部素子分離不純物層50Aの側面よりも、トランスファゲート側へ突出している。それゆえ、図13に示される例においても、フォトダイオード131のポテンシャルの最深部はトランスファゲート側に近づく。また、図14は、図13に示される例とは異なる変形例が示されている。図14は、本変形例におけるイメージセンサの画素の断面構造を示している。図14に示されるように、基板表面に対して水平方向における下部素子分離不純物層51Xの寸法W1Xが、基板表面に対して水平方向における上部素子分離不純物層50Aの寸法W0より大きい。例えば、下部素子分離不純物層51Xの形成位置の中心は、上部素子分離不純物層50Aの形成位置の中心に一致している。図14に示される場合においても、裏面側の上部素子分離不純物層51Xの側面が、表面側の上部素子分離不純物層50Aの側面よりもトランスファゲート側N型不純物層側に突出している。それゆえ、図14に示される例においても、フォトダイオード131のポテンシャルの最深部はトランスファゲート側に近づく。このように、図13及び図14に示される変形例においても、第1乃至第4の実施形態の構造と実質的に同じ構造を形成できる。それゆえ、本変形例においても、フォトダイオードからの電荷の読み出し特性を向上できる。したがって、本変形例においても、第1乃至第4の実施形態と同様に、イメージセンサの画質の劣化を抑制できる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"