"X線を検出するX線センサと、前記X線センサで検出されたX線を増幅し且つ1ステップの波高値が入射X線のエネルギーに相当する階段波を出力する前置増幅器と、前記前置増幅器で増幅された信号をディジタル信号に変換するAD変換器と、前記AD変換器で変換されたディジタル信号を差動信号に変換して出力するディジタル処理回路と、を備えることを特徴とするX線検出器。前記前置増幅器の出力信号を差動増幅して差動増幅信号を前記AD変換器に出力する差動レシーバを備えることを特徴とする請求項1記載のX線検出器。互いに180°位相が異なる差動クロック信号を発生し、該差動クロック信号をサンプリング用クロックとして前記AD変換器に出力するクロック発生器を備えることを特徴とする請求項1又は請求項2記載のX線検出器。前記差動レシーバと前記AD変換器との間に、低域周波数を通過させる第1の低域フィルタを設けたことを特徴とする請求項1乃至請求項3のいずれか1項記載のX線検出器。前記ディジタル処理回路の出力側に、低域周波数を通過させる第2の低域フィルタを設けたことを特徴とする請求項1乃至請求項4のいずれか1項記載のX線検出器。前記差動レシーバにおいて、利得Gと帯域幅Bとの積が1.6MHz以上であることを特徴とする請求項1乃至請求項5のいずれか1項記載のX線検出器。前記クロック発生器の差動クロック信号の発振周波数が3.2MHz以上であることを特徴とする請求項2乃至請求項6のいずれか1項記載のX線検出器。しかしながら、ケーブル4のGND線で発生した放射ノイズを拾うことで発生したノイズ電流は、図4に示すノイズ経路より前置増幅器2のSGNDシグナルグランドに流れて、前置増幅器2の内部雑音になり、分解能が低下する。また、SGND線と電源GND、もしくはFGND間でGNDループが形成され、外部変動磁場の影響によりノイズ電流が発生し、アナログ信号の波形が劣化する。このため、ノイズ電流の影響を軽減するために、信号ゲインを大きくする対策が考えられる。しかし、アナログ信号の振幅は、AD変換器6の最大入力定格によって制限されているが、AD変換器6の低消費電力化及び高速化によって最大入力定格はあまり大きくとれないため、アナログ信号の振幅値も大きくとれない。このため、X線取得効率が低下する。本発明の課題は、放射ノイズ耐性と外部変動磁場に対する耐性とを向上することができるX線検出器を提供することにある。本発明に係るX線検出器は、上記課題を解決するために、X線を検出するX線センサと、前記X線センサで検出されたX線を増幅し且つ1ステップの波高値が入射X線のエネルギーに相当する階段波を出力する前置増幅器と、前記前置増幅器で増幅された信号をディジタル信号に変換するAD変換器と、前記AD変換器で変換されたディジタル信号を差動信号に変換して出力するディジタル処理回路とを備えることを特徴とする。本発明によれば、ディジタル処理回路を用い、出力信号の形式が差動型であるため、従来のケーブルにSGND線が不要となる。このため、前置増幅器に影響を及ぼすノイズ経路がなくなり、放射ノイズ耐性が向上する。また、X線検出器と外部の計測システムとの間に不要なGNDループがなくなり、外部変動磁場に対する耐性が向上する。以下、本発明のX線検出器の実施の形態を図面に基づいて詳細に説明する。図1は、実施例1のX線検出器の構成図である。図1に示す実施例1のX線検出器は、例えば、エネルギー型蛍光X線分析装置に用いられ、X線センサ1、前置増幅器10、差動レシーバ11、LPF12、クロック発生器13、ディジタル処理回路14、フィルタ15A,15a~15dを有している。X線センサ1は、X線を検出する。前置増幅器10は、低ノイズ用のJFET21とフィードバックキャパシタ22とアンプ23とで構成され、X線センサ1からの微小なアナログ信号を増幅し且つ1ステップの波高値が入射X線のエネルギーに相当する階段波を出力する。弁別回路8は、前置増幅器10の出力が所定値を超えたときにトランジスタTr1をオンさせる。差動レシーバ11は、一方の入力端子が前置増幅器10の出力端子に接続され、他方の入力端子がSGNDに接続され、前置増幅器10の出力信号を差動増幅する。差動レシーバ11のSGNDはJFET21のソース端子のSGNDに接続されている。LPF12は、低域周波数を通過させる低域フィルタであり、差動レシーバ11からの差動信号を低域フィルタリングする。クロック発生器13は、互いに180°位相が異なる差動クロック信号を発生し、該差動クロック信号をサンプリング用クロックとしてフィルタ15Aを介してAD変換器6に出力する。AD変換器6は、LPF12を介する差動レシーバ11で差動増幅された信号をクロック発生器13からのサンプリングクロックでサンプリングすることにより、ディジタル信号に変換する。ディジタル処理回路14は、AD変換器6で変換されたディジタル信号を差動信号に変換してフィルタ15a~15dを介してシリアル伝送する。図2は、実施例1のX線検出器内のクロック発生器の構成図である。図2に示すクロック発生器13において、トランジスタQ1のゲートとトランジスタQ2のゲートとがダイオードを介して接続され、この接続点に入力端子IN1が接続され、トランジスタQ1のエミッタとトランジスタQ2のエミッタとが接続され、この接続点に出力端子CLK1が接続されている。ダイオードがないとトランジスタがONOFF動作しないためトランジスタQ3のゲートとトランジスタQ4のゲートとがダイオードを介して接続され、この接続点に入力端子IN2が接続され、トランジスタQ3のエミッタとトランジスタQ4のエミッタとが接続され、この接続点に出力端子CLK2が接続されている。入力端子IN1と入力端子IN2とに交互にオン/オフ信号が入力されることにより、出力端子CLK1と出力端子CLK2とに互いに180°位相が異なる差動クロック信号が出力される。このように構成された実施例1のX線検出器によれば、X線センサ1で検出された微小信号は、前置増幅器10により増幅される。増幅された信号は、差動レシーバ11、LPF12を介してAD変換器6によりディジタル信号に変換される。変換されたディジタル信号は、ディジタル処理回路14により差動信号に変換されて外部にシリアル伝送される。即ち、ディジタル処理回路14を用い、出力信号の形式が差動型であるため、従来のケーブル4にSGND線が不要となる。このため、前置増幅器10に影響を及ぼすノイズ経路がなくなり、放射ノイズ耐性が向上する。また、X線検出器と外部の計測システムとの間に不要なGNDループがなくなり、外部変動磁場に対する耐性が向上する。また、弁別回路8、前置増幅器10、差動レシーバ11、LPF12、クロック発生器13、AD変換器6、ディジタル処理回路14及びフィルタ15A,15a~15dをシールド部16によりシールドしているので、外部の放射ノイズの侵入を阻止することができる。また、出力形式のディジタル化に伴い、AD変換器6、ディジタル処理回路14を前置増幅器10の基板と同一基板に搭載するため、AD変換器6及びディジタル処理回路14の各ノイズ源からノイズが前置増幅器10に回り込み、分解能などの性能が悪化するおそれがある。このため、各ノイズ源から前置増幅器10に回り込みを防止するために、実施例1では、差動レシーバ11、LPF12、クロック発生器13、フィルタ15a~15dを設けている。差動レシーバ11は、AD変換器6と前置増幅器10との間のバッファとして機能し、AD変換器6で発生したノイズの前置増幅器10への逆流を防止し、また、コモンモードノイズを除去する。これにより、AD変換器6やディジタル処理回路14で発生したノイズがSGNDからJFET21経由で前置増幅器10の内部雑音となる影響を軽減することができる。クロック発生器13は、差動クロック信号を出力する差動出力型を用いているので、AD変換器6で発生するノイズを低減することができる。また、AD変換器6の入力部にLPF12を設けているので、AD変換器6で発生するノイズの前置増幅器10への逆流を防止することができる。また、ディジタル処理回路14の出力側にはコイルなどのフィルタ15a~15dが設けられているので、出力信号線で発生する放射ノイズを低減することができる。これにより、前置増幅器10への放射ノイズの回り込みを抑制することができる。さらに、X線検出器の波形整形時間τは、図5bに示す1ステップの波高値whの最小値から最大値までに要する時間よりも僅かに大きい時間であり、具体的には0.1μs以上である。この波形整形時間を網羅するためには、前置増幅器10から出力されるX線信号の帯域幅W=2πτ-1から1.6MHz以上となる。このため、差動レシーバ11の信号の利得Gと帯域幅Bとの積GB積は、1.6MHz以上のものを用いる。また、クロック発生器13のサンプリング用クロックとしての差動クロック信号は、ナイキストのサンプリング定理から3.2MHz以上の周波数を用いる。"