第1のプロセッサと、前記第1のプロセッサにより電源のオンオフが制御され、圧縮された音声データをデコードする第2のプロセッサと、前記第2のプロセッサによりデコードされたデコード後データを格納する第1のメモリと、前記第1のメモリに格納されたデコード後データを格納順に転送するDMA転送部とを備え、前記DMA転送部は、前記第1のメモリに格納されている各フレームのうちの、現在転送されているフレームの格納順を示すフレーム番号を格納するDMA転送フレーム番号レジスタと、前記第1のメモリに格納された各フレームについて、該フレームのサイズと前記第1のメモリにおける格納順とを対応付けて格納するDMA転送フレームサイズレジスタと、転送中のフレームの先頭アドレスを格納するDMA転送中アドレスレジスタと、転送中に、通常再生とは異なる特殊再生が要求されたときに、前記第1のメモリに格納されたフレームのうちの、該フレームの転送が完了すると、前記第1のメモリに格納されたデコード後データの転送が停止される前記フレームである停止フレームの終端アドレスを格納するDMA転送停止アドレスレジスタとを有し、前記第2のプロセッサは、転送中に前記特殊再生が要求されたときに、前記DMA転送フレーム番号レジスタと、前記DMA転送フレームサイズレジスタとを参照し、前記DMA転送中アドレスレジスタに格納されたアドレスに所定バイト数を加算して得たアドレスにそのデコード後データが格納されたフレームを前記停止フレームとして、該停止フレームの終端アドレスを前記DMA転送停止アドレスレジスタに設定することを特徴とするオーディオ再生装置。DMA転送予約されたデコード後データを格納する第2のメモリをさらに備え、前記DMA転送部は、前記第1のメモリ内のデコード後データの転送を完了すると、前記第2のメモリに格納されたデコード後データの転送をするものであり、前記第2のメモリに格納された各フレームについて、該フレームのサイズと前記第2のメモリにおける格納順とを対応付けて格納するDMA転送予約フレームサイズレジスタとをさらに備えることを特徴とする請求項1に記載のオーディオ再生装置。前記第1のプロセッサは、前記第2のプロセッサがデコード処理をするタイミングで前記第2プロセッサの電源をオンにすることを特徴とする請求項1または2に記載のオーディオ再生装置。第1のプロセッサで電源のオンオフが制御される第2のプロセッサにより、圧縮された音声データをデコードし、デコードされたデコード後データをメモリに格納すると共に、前記メモリに格納された各フレームについて、該フレームのサイズと前記メモリにおける格納順とを対応付けて記憶し、DMA転送により前記メモリに格納されたデコード後データを格納順に転送すると共に、前記メモリに格納されている各フレームのうちの、現在転送されているフレームの格納順を示すフレーム番号と、転送中のフレームの先頭アドレスを記憶し、転送中に、通常再生とは異なる特殊再生が要求されたときに、前記フレーム番号と、前記格納順と対応付けて記憶された各前記フレームのサイズとを参照し、前記転送中フレームの先頭アドレスに所定バイト数を加算して得たアドレスにそのデコード後データが格納されたフレームを停止フレームとして、該停止フレームの終端アドレスを設定し、前記停止フレームは、前記メモリに格納されたフレームのうちの、該フレームの転送が完了すると、前記メモリに格納されたデコード後データの転送が停止される前記フレームであることを特徴とするオーディオ再生方法。音声データの再生中に、停止指示以外に、早送りや早戻しなどの通常再生とは異なる再生以下、特殊再生というが指示される場合もある。通常再生中と特殊再生の切り替えを可能にするために、特許文献1に開示されたオーディオ再生装置にDMA転送予約機能を持たせることが考えられる。なお、DMA転送予約とは、DMA転送切り替え時の音途切れを防止するために、DMA転送完了時に予約されたDMA転送があれば、プロセッサを動作させずに、DMA転送部が自発的に予約されているDMA転送を開始する機能である。この場合、誤再生が生じる可能性がある。これについて、図13、図14、図15を参照して説明する。なお、これらの図におけるメモリAとメモリBは、図1に示すオーディオ再生装置において、プロセッサ2によりデコードされ、まだDMA転送されていないデータを格納するメモリ3に対応する。メモリAには、DMA転送中のデータが格納されており、メモリBには、DMA転送が予約されたデータが格納されている。図13は、音声データの通常再生時に、メモリAとメモリB内のデータデコード後データの格納態様の例を示す。図13の例では、現在、メモリA内にフレーム1~5のデコード後データが格納されており、これらのデータに対して、PCM5へのDMA転送が行われている。また、メモリBにはフレーム6~10のデコード後データが格納され、DMA転送予約されている。図14は、メモリAに格納されたフレーム1~5のデコード後データのうちのフレーム3の転送中、早送り1フレーム再生、1フレーム破棄の指示がされた場合を説明するための図である。このとき、メモリAのDMA転送を停止して、メモリB内のデータを早送り用のデータ早送りデータに置き換えてメモリB内のデータを転送することにより、早送りを実現することができる。このとき、早送りデータを作成するために、メモリA内の、どのフレームでDMA転送が停止されたかを知る必要がある。各フレームのデコード後データのサイズが同様であれば、図14の左部に示すようにメモリAを5等分することにより現在DMA転送中のフレーム番号は3と推定することができる。そのため、DMA転送停止アドレスをフレーム3の終端に設定し、メモリBにはその続きのフレーム4からの早送りデータを格納するようにすれば、フレーム4から早送りが実現される。ところで、WMAWindowsMediaAudio等の符号化形式の場合に、1フレームのデコード後データのサイズが可変長である。この場合、上記の手法によれば、メモリA内のデータに対して推定したフレーム境界と実際のフレーム境界が異ってしまう。図15に示すように、フレーム1~4のデコード後データのサイズが小さく、フレーム5のデコード後データのサイズが大きい場合に、フレーム5の転送中に早送り指示がされた場合に、メモリAを5等分して推定すると、フレーム3が現在転送中のフレームとして推定される。そのため、メモリB内の早送りデータは、既に再生されたフレーム4から始まることになり、いわゆる誤再生が発生してしまう。本発明は、上記事情に鑑みてなされたものであり、DMA転送を用いるオーディオ再生装置に対して、消費電力を抑制すると共に、通常再生と特殊再生の切り替え時に誤再生を回避する技術を提供する。本発明の一つの態様は、オーディ再生方法である。この方法は、第1のプロセッサで電源のオンオフが制御される第2のプロセッサにより、圧縮された音声データをデコードする。そして、デコードされたデコード後データをメモリに格納すると共に、前記メモリに格納された各フレームについて、該フレームのサイズと前記メモリにおける格納順とを対応付けて記憶する。DMA転送により前記メモリに格納されたデコード後データを格納順に転送すると共に、前記メモリに格納されている各フレームのうちの、現在転送されているフレームの格納順を示すフレーム番号と、転送中のフレームの先頭アドレスを記憶する。転送中に、通常再生とは異なる特殊再生が要求されたときに、前記フレーム番号と、前記格納順と対応付けて記憶された各前記フレームのサイズとを参照し、前記転送中フレームの先頭アドレスに所定バイト数を加算して得たアドレスにそのデコード後データが格納されたフレームを停止フレームとして、該停止フレームの終端アドレスを設定する。なお、前記停止フレームは、前記メモリに格納されたフレームのうちの、該フレームの転送が完了すると、前記メモリに格納されたデコード後データの転送が停止されるフレームである。なお、上記態様の方法を装置やシステムに置き換えたものなども、本発明の態様としては有効である。本発明にかかる技術によれば、DMA転送を用いるオーディオ再生装置に対して、消費電力を抑制すると共に、通常再生と特殊再生の切り替え時に誤再生を回避することができる。以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、CPU、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。図1は、本発明の実施の形態にかかるオーディオ再生装置100を示す。オーディオ再生装置100は、第1のプロセッサとなるプロセッサA、第2のプロセッサとなるプロセッサB、メモリ101、DMA転送部104、PCM105、DACD/Cコンバータ106、切り替えスイッチ107を備える。該オーディオ再生装置100は、通常再生以外に、早送りや早戻しなどの特殊再生が可能である。分かりやすいように、以下において、特殊再生について早送りのみを例にする。プロセッサAは、オーディオ再生装置100全体を統括し、プロセッサBの電源制御を行う。プロセッサAは、切り替えスイッチ107からのDMA転送完了割り込み信号SA、外部からの早送り指示信号FW、プロセッサBからのレスポンス信号RESをそれぞれ入力とし、プロセッサBに要求指示信号INSを、切り替えスイッチ107に制御信号CTRをそれぞれ出力する。プロセッサBは、圧縮された音声データをデコードし、DMA転送部104の制御を行う。プロセッサBは、プロセッサAからの要求指示信号INS、切り替えスイッチ107からのDMA転送完了割り込み信号SBをそれぞれ入力とし、プロセッサAにレスポンス信号RESを出力する。また、プロセッサBは、デコードしたデータデコード後データをメモリ101に格納する。メモリ101は、プロセッサBからのデコード後データを格納すると共に、格納されたデコード後データをDMA転送部104に出力する。DMA転送部104は、DMA転送、すなわちプロセッサを介さずにデータの転送を行うものであり、メモリ101に格納されたデコード後データを順次PCM105に転送する。本実施の形態のオーディオ再生装置100は、DMA転送要約可能なものであり、DMA転送部104は、現在のDMA転送が完了したときに、DMA転送要約されていれば、要約されたDMA転送をする。なお、本実施の形態において、DMA転送部104は、9個のレジスタを有し、これらのレジスタは、DMA転送中アドレスレジスタ111、DMA転送停止アドレスレジスタ112、DMA転送サイズレジスタ113、DMA転送フレームサイズレジスタ114、DMA転送フレーム番号レジスタ115、DMA転送予約アドレスレジスタ116、DMA転送予約サイズレジスタ117、DMA転送予約フレームサイズレジスタ118である。PCM105は、DMA転送部104から入力されたデコード後データをDAC106に出力する。DAC106は、PCM105から入力されたデコード後データをアナログ信号に変換して外部のスピーカ等に出力する。切り替えスイッチ107は、DMA転送部104からのDMA転送完了割り込み信号Sの出力先をプロセッサAとプロセッサB間で切り替えるものであり、プロセッサAからの制御信号CTR、DMA転送部104からのDMA転送完了割り込み信号Sをそれぞれ入力とし、プロセッサAにDMA転送完了割り込み信号SAを出力し、プロセッサBにDMA転送完了割り込み信号SBを出力する。図2は、オーディオ再生装置100におけるプロセッサAの動作を示すフローチャートである。図2を参照して、プロセッサAの動作を説明するプロセッサAは、ユーザがボタンの押下などにより発行された早送り指示信号FWや、切り替えスイッチ107を介してDMA転送部104から送信されてきたDMA転送完了割り込み信号SAに応じて起動し、プロセッサBの電源をON状態にするS100。プロセッサAは、自身の起動要因がDMA転送完了割り込み信号SAの受信か、早送り指示信号FWの受信かを判断しS101、DMA転送完了割り込み信号SAであればS101:YesステップS102に進み、早送り指示信号FWであればS101:NoステップS103に進む。ステップS101において、起動要因がDMA転送完了割り込み信号SAである場合には、プロセッサAは、プロセッサBに対してデコードを指示する要求指示信号INSを送信するS101:Yes、S102。一方、ステップS101において、起動要因が早送り指示信号FWである場合には、プロセッサAは、プロセッサBに対して早送りを指示する要求指示信号INSを送信するS103。そして、プロセッサAは、切り替えスイッチ107に制御信号CTRを出力し、DMA転送完了割り込み信号Sの出力先をプロセッサBに切り替えるS106。プロセッサAは、プロセッサBの処理が終了したことを検出するために、プロセッサBからのデコード完了を通知するレスポンス信号RESを待つS104。プロセッサBからデコード完了を通知するレスポンス信号RESを受信すると、プロセッサAは、プロセッサBの電源をOFF状態にするS105。そして、プロセッサAは、再び切り替えスイッチ107に制御信号CTRを出力し、DMA転送完了割り込み信号Sの出力先をプロセッサAに切り替えるS107。図3は、オーディオ再生装置100におけるプロセッサBの動作を示すフローチャートである。図3を参照して、プロセッサBの動作を説明する。プロセッサBは、起動すると、起動要因がデコード要求受信割り込みか、早送り要求受信割り込みかを判断しS200、デコード要求受信割り込みであればS200:YesステップS201に進み、早送り要求受信割り込みであればS200:NoステップS208に進む。ステップS200において、起動要因がデコード要求受信割り込みであれば、プロセッサBは、フレームのデコードを行うS201。なお、このフレームは、後述するステップS203で更新したフレーム番号に対応するフレームである。プロセッサBは、ステップS201でデコードして得たデコード後データがメモリ101に格納できるかを判断しS202、格納できる場合S202:YesにはステップS203に進み、格納できない場合S202:NoにはステップS206に進む。ステップS202において、デコード後データをメモリ101に格納できる場合、プロセッサBは、次にデコードを行うフレーム番号を更新しS202:Yes、S203、デコード後データをメモリ101に格納するS204。そして、プロセッサBは、DMA転送中でなければDMA転送部104のDMA転送フレームサイズレジスタ114に、またDMA転送中ならDMA転送部104のDMA転送予約フレームサイズレジスタ118にフレーム毎のサイズを記憶させるため、ステップS204で格納したデコード後データのサイズを設定するS205。一方、ステップS202において、デコード後データをメモリ101に格納できない場合、プロセッサBは、ステップS206の処理を行う。このステップにおいて、プロセッサBは、DMA転送中でなければDMA転送中アドレスレジスタ111にメモリ101の先頭アドレスを、DMA転送サイズレジスタ113にメモリ101に格納したデコード後データの合計サイズを設定する。これにより、DMA転送が開始する。また、DMA転送中なら、プロセッサBは、DMA転送予約アドレスレジスタ116にメモリ101の先頭アドレスを、DMA転送予約サイズレジスタ117にメモリ101に格納したデコード後データの合計サイズを設定する。これにより、DMA転送が予約される。そして、プロセッサBは、DMA転送のためのデータのデコードが完了したことを通知するためにプロセッサAに対してデコード完了を示すレスポンス信号RESを送信するS207。ステップS200において、プロセッサBの起動要因が早送り要求受信割り込みの場合に、プロセッサBは、DMA転送フレーム番号レジスタ115の内容を読み出し、現在転送中のフレーム番号を取得するS208。プロセッサBは、ステップS208で取得したフレーム番号に、早送りデータ準備中の音途切れが発生しないサイズのディレイを加えた後のフレームの終端アドレスを、DMA転送停止アドレスレジスタ112に設定するS209。そして、プロセッサBは、DMA転送停止アドレスレジスタ112にその終端アドレスが設定されたフレームの次の1フレームのデコードを行うS210。プロセッサBは、ステップS210でデコードして得たデコード後データがメモリ101に格納できるかを判断しS211、メモリ101に格納できる場合S211:YesにはステップS212に進み、メモリ101に格納できない場合S212:NoにはステップS215に進む。ステップS211において、デコード後データをメモリ101に格納できる場合、プロセッサBは、デコードするフレーム番号を次に再生するフレームの番号に更新しS211:Yes、S212、S210にてデコードして得たデコード後データをメモリ101に格納するS213。例えば、プロセッサAからの指示が1フレーム再生、1フレーム破棄の早送り指示であった場合、プロセッサBは、ステップS212において、デコードするフレームの番号を、ステップS210でデコードしたフレームの2フレーム先のフレームの番号に更新する。そして、プロセッサBは、ステップ213でメモリ101に格納したデコード後データのサイズをDMA転送予約フレームサイズレジスタ118に設定するS214。ステップS211において、デコード後データをメモリ101に格納できない場合には、プロセッサBは、DMA転送が完了するまで待つS211:No、S215。そして、DMA転送が完了するとS215:Yes、プロセッサBは、DMA転送中アドレスレジスタ111にメモリ101の先頭アドレスを、DMA転送サイズレジスタ113にメモリ101に格納したデコード後データの合計サイズを、DMA転送フレームサイズレジスタ114にメモリ101に格納したデコード後データのサイズを設定するS216。これにより、DMA転送が開始する。そして、プロセッサBは、プロセッサAに対して、早送り処理の完了を示すレスポンス信号RESを送信するS217。図4は、プロセッサBからのデコード後データがメモリ101に格納される態様の例を示す図である。図3のフローチャートを参照して説明する。プロセッサBは、まず、フレームD1のデコード後データをメモリ101に書き込み図3におけるS204、フレームD1のデコード後データのサイズ1000を、DMA転送フレームサイズレジスタ114の1番目のキューF1に設定するS205。これにより、DMA転送部104は、メモリ101の1番目に格納されたフレームのサイズが1000バイトであることが分かる。メモリ101に空き領域が存在するので、プロセッサBは、引き続きフレームD2~Dn-1のデコードを順次メモリ101に書込む。また、書き込む度に、DMA転送フレームサイズレジスタ114の当該キューF2~Fn-1に当該デコード後データのサイズを設定する。プロセッサBは、フレームDnのデコード後データをメモリ101に書き込みS204、フレームDnのデコード後データのサイズ3000をDMA転送フレームサイズレジスタ114のキューFnに設定するS205。これにより、DMA転送部104は、メモリ101のn番目に格納されたフレームのサイズが3000バイトであることが分かる。ここで、メモリ101の空き領域が無くなったため、プロセッサBは、プロセッサBは、メモリ101の先頭アドレスをDMA転送中アドレスレジスタ111に設定すると共に、キューF1~Fnの合計値をDMA転送サイズレジスタ113に設定するS206。これにより、DMA転送が開始される。図5は、DMA転送開始時にメモリ101に格納されたデータと各レジスタの値を示す。図示のように、DMA転送開始時、転送中アドレスレジスタ111に格納された転送中アドレスは、メモリ101の先頭を指しており、DMA転送サイズレジスタ113には、DMA転送フレームサイズレジスタ114のキューF1~Fnの合計値、すなわちメモリ101に格納したデコード後データの合計サイズが設定されている。また、DMA転送フレーム番号レジスタ115には、DMA転送中であるメモリ101に1番目に格納されたフレームのデコード後データを示す1が設定されている。DMA転送部104は、DMA転送の進行に応じて、夫々のレジスタの値を更新する。例えば、DMA転送がフレームD2の先頭に達すると、DMA転送サイズレジスタ113にはキューF2~Fnの合計値が格納され、DMA転送フレーム番号レジスタ115にDMA転送中であるメモリ101に2番目に格納されたフレームのデコード後データを示す2が設定される。メモリ101に格納されたn-1番目のフレームフレームDn-1までDMA転送が進んだとき、転送中アドレスレジスタ111はフレームDnのデコード後データの先頭を指し、DMA転送サイズレジスタ113には、キューFnの値3000が格納される。また、DMA転送フレーム番号レジスタ115には、DMA転送中であるメモリ101のn番目に格納されたフレームフレームDnのデコード後データを示すnが設定される。図6は、DMA転送完了時の状態を示す図である。図示のように、DMA転送が完了時には、転送中アドレスレジスタ111はメモリ101の終端を指している。また、DMA転送が完了したため、DMA転送サイズレジスタ113、DMA転送フレーム番号レジスタ115、DMA転送フレームサイズレジスタ114のキューは、全て初期化される。本実施の形態のオーディオ再生装置100はDMA転送予約機能を有し、プロセッサBは、現在のDMA転送中に次のDMA転送のデコード後データをメモリ101に格納し、DMA転送部104は、現在のDMAが完了すると、予約されたDMA転送を開始する。プロセッサBによるデータの書き込み、及び書込みに伴う夫々のレジスタの設定、DMA転送中において、DMA転送部104によるレジスタの設定は、上述したのと同様である。なお、本実施の形態において、プロセッサBは、メモリ101を2つの領域に分け、2回今回と次回のDMA転送のデコード後データを夫々書込む。以下、この2つの領域をメモリ101A第1のメモリとメモリ101B第2のメモリで夫々表記する。図7は、早送り指示信号FWが発生する前の通常再生中の状態の例を示す。図示のように、メモリ101AにはDMA転送中のフレームD1~D10が格納されており、メモリ101Bには続きのフレームD11~D20が格納され、これらのデータはDMA転送予約されている。DMA転送フレームサイズレジスタ114には、現在DMA転送中のメモリ101Aの夫々のフレームのサイズが格納されている。例えば、メモリ101Aに1番目に格納されているフレームD1のデコード後データのサイズは、DMA転送フレームサイズレジスタ114のキューF1に格納されている1000バイトである。また、DMA転送予約フレームサイズレジスタ118には、DMA転送予約されているメモリ101Bの夫々のフレームのサイズが格納されている。例えば、メモリ101Bに1番目に格納されているフレームD11のデコード後データのサイズはDMA転送予約フレームレジスタ118のキューF1に格納されている3000バイトである。また、現在転送されているフレームがメモリ101Aに格納された3番目のフレームであるため、DMA転送中アドレスレジスタ111は、メモリ101Aの3番目を指しており、DMA転送フレーム番号レジスタ115には3が格納されている。図8は、図7に示す状態でプロセッサAがプロセッサBに早送り再生1フレーム再生、1フレーム破棄を指示する要求指示信号INSを送信した場合における各レジスタの態様を示す。プロセッサBは、DMA転送フレーム番号レジスタ115を参照することにより、転送中のフレームが、メモリ101Aの3番目に格納されているフレームフレーム3であることが分かる図3におけるS208。そのため、プロセッサBは、DMA転送中アドレスレジスタ111に格納されたデータアドレスからディレイ分のLバイト先のデコード後データを含むフレームの終端アドレスをDMA転送停止アドレスレジスタ112に設定するS209。説明上の便宜のため、この終端アドレスをフレームD3のアドレスLであるとする。また、プロセッサBは、メモリ101Bに格納されているフレームD11~D20のデコード後データを、早送りデータに置き換える。そのため、図示のように、転送停止位置のフレームD3のアドレスLの続きのフレームD4Lから1フレーム飛ばしに、フレームD6L、フレームD8L、フレームD10Lのデコード後データは、メモリ101Bが一杯になるまでメモリ101Bに格納されるS213。さらに、プロセッサBは、DMA転送予約フレームサイズレジスタ118の各値を、フレームD4L、フレームD6L、フレームD8L、フレームD10Lのフレームサイズに夫々書き換えるS214。DMA転送部104は、DMA転送中アドレスレジスタ111がDMA転送停止アドレスレジスタ112に格納されたアドレスに達するとメモリ101A内のデータの転送を停止し、メモリ101B内のデータの転送を開始する。同時に、DMA転送予約フレームサイズレジスタ118の値を全てDMA転送フレームサイズレジスタ114にロードするS216。また、その際、DMA転送停止アドレスレジスタ112の値を初期化する。図9は、早送り再生へ切り替えたときの状態を示す。図示のように、DMA転送中アドレスレジスタ111はメモリ101Bの先頭フレームD4Lを指している。また、DMA転送フレーム番号レジスタ115には、メモリ101Bの1番目に格納されているフレームの番号1が格納されている。また、DMA転送フレームサイズレジスタ114には、早送り再生へ切り替える前のDMA転送予約フレームサイズレジスタ118に格納された各フレームがロードされている。このように、DMA転送フレームサイズレジスタ114、DMA転送フレーム番号レジスタ115をDMA転送部104に設けることにより、通常再生と特殊再生の切り替え時に、メモリに格納されているデコード後データのフレーム境界を検出することができる。そのため、適切な早送り再生用データを生成することができる。つまり、フレームのデコード後データが可変長であっても、消費電力を抑制すると共に、通常再生と特殊再生の切り替え時に誤再生を回避することができる。以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、上述した実施の形態に対してさまざまな変更、増減を行ってもよい。これらの変更、増減が行われた変形例も本発明の範囲にあることは当業者に理解されるところである。例えば、本実施の形態において、メモリ101を2つの領域メモリ101Aとメモリ101Bに分けて、DMA転送と、予約されたDMA転送のデコード後データを夫々格納するようにしている。DMA転送と、予約されたDMA転送のデコード後データを夫々格納する2つのメモリを設けるようにしてもよい。