複数の行および複数の列のマトリクス状に配列された複数の画素電極と、それぞれが行方向に延びる複数のゲート配線と、それぞれがゲート、ソースおよびドレインを有する複数のスイッチング素子であって、前記複数のスイッチング素子のそれぞれの前記ドレインは対応する画素電極と電気的に接続されており、前記複数のスイッチング素子のそれぞれの前記ゲートは対応するゲート配線と電気的に接続されており、前記複数のスイッチング素子のうちの行方向に配列されたスイッチング素子の前記ソースは互いに電気的に接続されている、複数のスイッチング素子とを有する第1基板と、互いに電気的に独立した複数の信号電極を有する第2基板と、前記第1基板と前記第2基板との間に位置する液晶層とを備える液晶表示装置であって、前記第1基板は、前記ゲート配線に供給されるゲート信号を生成するゲートドライバをさらに有し、前記第2基板は、外部接続端子部をさらに有し、前記ゲートドライバには前記外部接続端子部を介して入力された信号が供給される、液晶表示装置。前記ゲートドライバは、ロー、ミドルおよびハイに変化するゲート信号を生成し、前記複数のスイッチング素子のそれぞれの前記ソースは、前記対応するゲート配線とは異なるゲート配線と電気的に接続されている、請求項1に記載の液晶表示装置。前記複数のスイッチング素子のそれぞれの前記ソースは、前記対応するゲート配線に隣接するゲート配線と電気的に接続されている、請求項2に記載の液晶表示装置。前記第2基板は、前記信号電極にビデオ信号を供給するソースドライバをさらに有する、請求項1から3のいずれかに記載の液晶表示装置。前記第1基板は、表示領域および前記表示領域の周囲に位置する額縁領域を有しており、前記ゲートドライバは、前記額縁領域のうちの、前記表示領域を介して行方向に対向する第1領域および第2領域にそれぞれ設けられた第1ゲートドライバおよび第2ゲートドライバを有する、請求項1から4のいずれかに記載の液晶表示装置。前記ゲートドライバは、前記複数のゲート配線に供給されるゲート信号をそれぞれ生成する複数のゲートドライバモジュールを有する、請求項1から5のいずれかに記載の液晶表示装置。前記複数のゲートドライバモジュールのそれぞれは、隣接するゲートドライバモジュールと互いに信号の入出力を行うステージ部と、バッファ部とを有する、請求項6に記載の液晶表示装置。前記ステージ部はブートストラップキャパシタを含み、前記ステージ部は前記ブートストラップキャパシタに接続された配線を介して信号を前記バッファ部に出力する、請求項7に記載の液晶表示装置。前記ゲートドライバは、複数のゲートクロック信号に基づいてゲート信号を生成し、前記ゲートドライバは、所定の期間、一部のゲートクロック信号をゲート信号として出力する、請求項1から8のいずれかに記載の液晶表示装置。前記複数のゲートクロック信号は、2水平走査期間ごとに反転する第1ゲートクロック信号と、前記第1ゲートクロック信号に対して位相が1水平走査期間シフトしている第2ゲートクロック信号と、前記第2ゲートクロック信号に対して位相が1水平走査期間シフトしている第3ゲートクロック信号と、前記第3ゲートクロック信号に対して位相が1水平走査期間シフトしている第4ゲートクロック信号と、所定の順番に4水平走査期間周期でロー、ミドルおよびハイに変化する第5ゲートクロック信号と、前記第5ゲートクロック信号に対して位相が1水平走査期間シフトしている第6ゲートクロック信号と、前記第6ゲートクロック信号に対して位相が1水平走査期間シフトしている第7ゲートクロック信号と、前記第7ゲートクロック信号に対して位相が1水平走査期間シフトしている第8ゲートクロック信号とを含む、請求項9に記載の液晶表示装置。前記第1ゲートクロック信号は前記第5ゲートクロック信号と同期して立ち上がる、請求項10に記載の液晶表示装置。前記第5ゲートクロック信号がミドルからハイに立ち上がるよりも先に、前記第6ゲートクロック信号がローからミドルに立ち上がる、請求項10または11に記載の液晶表示装置。前記第5ゲートクロック信号がハイからローに立ち下がった後に、前記第6ゲートクロック信号がミドルからハイに立ち上がる、請求項10から12のいずれかに記載の液晶表示装置。前記第5ゲートクロック信号、前記第6ゲートクロック信号、前記第7ゲートクロック信号および前記第8ゲートクロック信号のそれぞれにおけるハイおよびミドルの電位差は、前記信号電極の最大電位差と前記スイッチング素子の閾値電圧との和よりも大きい、請求項10から13のいずれかに記載の液晶表示装置。前記第5ゲートクロック信号、前記第6ゲートクロック信号、前記第7ゲートクロック信号および前記第8ゲートクロック信号のそれぞれにおけるミドルおよびローの電位差は、前記信号電極の最大電位差と前記スイッチング素子の閾値電圧との差よりも大きい、請求項10から14のいずれかに記載の液晶表示装置。前記第5ゲートクロック信号、前記第6ゲートクロック信号、前記第7ゲートクロック信号および前記第8ゲートクロック信号のそれぞれは、ロー、ミドルおよびハイの順番に変化する、請求項10から15のいずれかに記載の液晶表示装置。前記第5ゲートクロック信号、前記第6ゲートクロック信号、前記第7ゲートクロック信号および前記第8ゲートクロック信号のそれぞれは、ロー、ハイおよびミドルの順番に変化する、請求項10から15のいずれかに記載の液晶表示装置。本願発明者は、単純に作製した対向ソース構造の液晶表示装置では額縁領域の狭小化を図ることができないことを見い出した。本発明は、上記課題を鑑みてなされたものであり、その目的は、額縁領域の狭小化に適した液晶表示装置を提供することにある。本発明による液晶表示装置は、複数の行および複数の列のマトリクス状に配列された複数の画素電極と、それぞれが行方向に延びる複数のゲート配線と、それぞれがゲート、ソースおよびドレインを有する複数のスイッチング素子であって、前記複数のスイッチング素子のそれぞれの前記ドレインは対応する画素電極と電気的に接続されており、前記複数のスイッチング素子のそれぞれの前記ゲートは対応するゲート配線と電気的に接続されており、前記複数のスイッチング素子のうちの行方向に配列されたスイッチング素子の前記ソースは互いに電気的に接続されている、複数のスイッチング素子とを有する第1基板と、互いに電気的に独立した複数の信号電極を有する第2基板と、前記第1基板と前記第2基板との間に位置する液晶層とを備える液晶表示装置であって、前記第1基板は、前記ゲート配線に供給されるゲート信号を生成するゲートドライバをさらに有し、前記第2基板は、外部接続端子部をさらに有し、前記ゲートドライバには前記外部接続端子部を介して入力された信号が供給される。ある実施形態において、前記ゲートドライバは、ロー、ミドルおよびハイに変化するゲート信号を生成し、前記複数のスイッチング素子のそれぞれの前記ソースは、前記対応するゲート配線とは異なるゲート配線と電気的に接続されている。ある実施形態において、前記複数のスイッチング素子のそれぞれの前記ソースは、前記対応するゲート配線に隣接するゲート配線と電気的に接続されている。ある実施形態において、前記第2基板は、前記信号電極にビデオ信号を供給するソースドライバをさらに有する。ある実施形態において、前記第1基板は、表示領域および前記表示領域の周囲に位置する額縁領域を有しており、前記ゲートドライバは、前記額縁領域のうちの、前記表示領域を介して行方向に対向する第1領域および第2領域にそれぞれ設けられた第1ゲートドライバおよび第2ゲートドライバを有する。ある実施形態において、前記ゲートドライバは、前記複数のゲート配線に供給されるゲート信号をそれぞれ生成する複数のゲートドライバモジュールを有する。ある実施形態において、前記複数のゲートドライバモジュールのそれぞれは、隣接するゲートドライバモジュールと互いに信号の入出力を行うステージ部と、バッファ部とを有する。ある実施形態において、前記ステージ部はブートストラップキャパシタを含み、前記ステージ部は前記ブートストラップキャパシタに接続された配線を介して信号を前記バッファ部に出力する。ある実施形態において、前記ゲートドライバは、複数のゲートクロック信号に基づいてゲート信号を生成し、前記ゲートドライバは、所定の期間、一部のゲートクロック信号をゲート信号として出力する。ある実施形態において、前記複数のゲートクロック信号は、2水平走査期間ごとに反転する第1ゲートクロック信号と、前記第1ゲートクロック信号に対して位相が1水平走査期間シフトしている第2ゲートクロック信号と、前記第2ゲートクロック信号に対して位相が1水平走査期間シフトしている第3ゲートクロック信号と、前記第3ゲートクロック信号に対して位相が1水平走査期間シフトしている第4ゲートクロック信号と、所定の順番に4水平走査期間周期でロー、ミドルおよびハイに変化する第5ゲートクロック信号と、前記第5ゲートクロック信号に対して位相が1水平走査期間シフトしている第6ゲートクロック信号と、前記第6ゲートクロック信号に対して位相が1水平走査期間シフトしている第7ゲートクロック信号と、前記第7ゲートクロック信号に対して位相が1水平走査期間シフトしている第8ゲートクロック信号とを含む。ある実施形態において、前記第1ゲートクロック信号は前記第5ゲートクロック信号と同期して立ち上がる。ある実施形態において、前記第5ゲートクロック信号がミドルからハイに立ち上がるよりも先に、前記第6ゲートクロック信号がローからミドルに立ち上がる。ある実施形態において、前記第5ゲートクロック信号がハイからローに立ち下がった後に、前記第6ゲートクロック信号がミドルからハイに立ち上がる。ある実施形態において、前記第5ゲートクロック信号、前記第6ゲートクロック信号、前記第7ゲートクロック信号および前記第8ゲートクロック信号のそれぞれにおけるハイおよびミドルの電位差は、前記信号電極の最大電位差と前記スイッチング素子の閾値電圧との和よりも大きい。ある実施形態において、前記第5ゲートクロック信号、前記第6ゲートクロック信号、前記第7ゲートクロック信号および前記第8ゲートクロック信号のそれぞれにおけるミドルおよびローの電位差は、前記信号電極の最大電位差と前記スイッチング素子の閾値電圧との差よりも大きい。ある実施形態において、前記第5ゲートクロック信号、前記第6ゲートクロック信号、前記第7ゲートクロック信号および前記第8ゲートクロック信号のそれぞれは、ロー、ミドルおよびハイの順番に変化する。ある実施形態において、前記第5ゲートクロック信号、前記第6ゲートクロック信号、前記第7ゲートクロック信号および前記第8ゲートクロック信号のそれぞれは、ロー、ハイおよびミドルの順番に変化する。本発明によれば、額縁領域の狭小化に適した液晶表示装置を提供することができる。以下、図面を参照して、本発明による液晶表示装置の実施形態を説明する。ただし、本発明は、以下の実施形態に限定されるものではない。実施形態1以下、本発明による液晶表示装置の第1実施形態を説明する。図1aに、本実施形態の液晶表示装置100の模式的な斜視図を示し、図1bに、液晶表示装置100の等価回路を示す。本実施形態の液晶表示装置100は、基板10と、基板20と、基板10と基板20との間に位置する液晶層30とを備える。基板10は、ゲート配線Gと、画素電極11と、スイッチング素子12とを有している。例えば、スイッチング素子12として、薄膜トランジスタThinFilmTransistor:TFTが用いられる。基板10はアクティブマトリクス基板またはTFT基板と呼ばれることがあり、基板20は対向基板と呼ばれることがある。本明細書において、基板10、20をそれぞれ第1基板10、第2基板20と呼ぶことがある。複数の画素電極11は、複数の行および複数の列のマトリクス状に配列されている。複数のゲート配線Gのそれぞれは行方向に延びている。複数のスイッチング素子12のそれぞれはゲートg、ソースsおよびドレインdを有している。各スイッチング素子12のドレインdは対応する画素電極11と電気的に接続されており、各スイッチング素子12のゲートgは対応するゲート配線Gと電気的に接続されている。複数のスイッチング素子12のうちの行方向に配列されたスイッチング素子12のソースsは互いに電気的に接続されている。このため、同一行のスイッチング素子12のソースsの電位は互いに等しい。ただし、異なる行のスイッチング素子12のソースsの電位は互いに等しくなくてもよい。ここでは、スイッチング素子12のソースsはこのスイッチング素子12のゲートgに対応するゲート配線Gに隣接するゲート配線Gと電気的に接続されている。TFT12は、半導体層を含むMISまたはMOS構造を有している。半導体層は、アモルファス半導体層、多結晶半導体層または酸化物半導体層であってよい。例えば、半導体層はIGZOInGaZnOxを含んでもよく、これにより、低リークおよび駆動力の増大を図ることができ、補助容量配線を省略するとともに高速駆動が可能となる。あるいは、半導体層はアモルファスシリコンまたは多結晶シリコンを含んでいてもよい。また、TFT12はボトムゲート構造であってもよく、あるいは、トップゲート構造であってもよい。基板20は、それぞれが互いに電気的に独立した複数の信号電極21を有している。液晶表示装置100において、信号電極21はゲート配線Gとほぼ直交するように列方向に延びている。信号電極21は、その少なくとも一部が列方向に配列された画素電極11のそれぞれと対向するように配置されている。例えば、信号電極21はほぼ一定の幅で複数の画素電極11と対向するように列方向に延びている。あるいは、各信号電極21は、配線部と、配線部に接続されてそれぞれが列方向に配列された画素電極11と対向する複数の電極部とを有してもよい。信号電極21には階調電圧に相当するビデオ信号が供給される。信号電極21、ビデオ信号はそれぞれソース電極、ソース信号とも呼ばれる。液晶層30は、例えば、VAVerticalAlignmentモード、TNTwistedNematicモードまたはOCBOpticallyCompensatedBendモードであってもよい。あるいは、液晶層30はIPSInPlaneSwitchingモードまたはFFSFringeFieldSwitchingモードであってもよい。また、液晶表示装置100は透過型であってもよく、反射型であってもよい。あるいは、液晶表示装置100は透過反射両用型であってもよい。液晶表示装置100は、表示領域102および表示領域102の周囲に位置する額縁領域104を有している。画素電極11、TFT12および信号電極21は表示領域102に設けられる。液晶表示装置100では、基板10はゲートドライバ15をさらに有しており、基板20は外部接続端子部24およびソースドライバ25をさらに有している。外部接続端子部24には入力基板40が実装されている。入力基板40として、例えば、フレキシブル回路基板FlexiblePrintedCircuits:FPCが用いられる。例えば、ソースドライバ25はガラス基板上に実装される。ソースドライバ25は集積回路IntegratedCircuit:ICであってもよい。ソースドライバ25は、入力基板40から外部接続端子部24を介して入力された信号に基づいて信号電極21に供給されるビデオ信号を生成する。ゲートドライバ15はゲート配線Gに供給されるゲート信号を生成する。本実施形態の液晶表示装置100では、ゲートドライバ15には外部接続端子部24を介して入力された信号が供給される。具体的には、液晶表示装置100の額縁領域104において、基板10の端子部17と基板20の端子部27とを電気的に接続するコンタクト部60が設けられており、基板20には外部接続端子部24と端子部27とを電気的に接続する配線26が設けられており、基板10には端子部17とゲートドライバ15とを電気的に接続する配線16が設けられている。外部接続端子部24から入力された信号は、配線26、端子部27、コンタクト部60、端子部17および配線16を介してゲートドライバ15に入力され、ゲートドライバ15はこの信号に基づいて生成したゲート信号をゲート配線Gに供給する。ゲートドライバ15はモノリシックで基板10に形成されることが好ましい。ゲートドライバ15からゲート配線Gに供給されたゲート信号が選択される例えば、ゲート信号の電圧がハイになると、そのゲート配線Gと電気的に接続されたゲートgを有するTFT12がオン状態となる。TFT12がオン状態の期間に書き込みが行われる。具体的には、TFT12がオン状態の期間に、画素電極11と画素電極11に対向する信号電極21との間の液晶層30に、ビデオ信号に対応する電圧が印加され、適切な階調で表示が行われる。なお、TFT12がオン状態の期間に、画素電極11は基準電位となることが好ましい。基準電位は、例えば接地電位である。以下、比較例1および2の液晶表示装置と比較して本実施形態の液晶表示装置100の利点を説明する。まず、図2を参照して比較例1の液晶表示装置の構成を説明する。図2に比較例1の液晶表示装置800の模式的な斜視図を示す。液晶表示装置800は、基板810と、基板820と、基板810と基板820との間に位置する液晶層830とを備える。基板810は、ゲート配線Gと、画素電極811と、TFT812とを有している。基板820は、互いに電気的に独立した信号電極821を有している。液晶表示装置800では、基板810に、外部接続端子部814およびゲートドライバ815が設けられており、外部接続端子部814に入力基板840aが実装されている。ゲートドライバ815は、入力基板840aから外部接続端子部814を介して入力された信号に基づいてゲート信号を生成し、ゲート信号をゲート配線Gに供給する。また、基板820に、外部接続端子部824およびソースドライバ825が設けられており、外部接続端子部824に入力基板840bが実装されている。ソースドライバ825は、入力基板840bから外部接続端子部824を介して入力された信号に基づいてビデオ信号を生成し、ビデオ信号を信号電極821に供給する。次に、図3を参照して比較例2の液晶表示装置の構成を説明する。図3に比較例2の液晶表示装置900の模式的な斜視図を示す。液晶表示装置900は、基板910と、基板920と、基板910と基板920との間に位置する液晶層930とを備える。基板910は、ゲート配線Gと、画素電極911と、TFT912とを有している。基板920は、互いに電気的に独立された信号電極921を有している。液晶表示装置900では、基板920に、外部接続端子部924およびドライバ925が設けられており、外部接続端子部924に入力基板940が実装されている。ドライバ925は、入力基板940から外部接続端子部924を介して入力された信号に基づいてゲート信号およびビデオ信号を生成する。液晶表示装置900では、ドライバ925は、ゲートドライバおよびソースドライバの両方として機能する。液晶表示装置900の額縁領域において基板910の端子部917と基板920の端子部927とを電気的に接続するコンタクト部960が設けられており、基板920には外部接続端子部924と端子部927とを電気的に接続する配線926が設けられており、基板910の端子部917はゲート配線Gと電気的に接続されている。コンタクト部960はゲート配線Gの数に対応して設けられている。ドライバ925において生成されたビデオ信号は、配線928を介して信号電極921に供給される。一方、ドライバ925において生成されたゲート信号は、配線926、端子部927、コンタクト部960、端子部917を介してゲート配線Gに供給される。図2を参照して説明した比較例1の液晶表示装置800では、基板810、820にそれぞれ外部接続端子部814、824が設けられており、基板810、820のそれぞれの額縁領域を比較的大きくすることが必要となる。また、図3を参照して説明した比較例2の液晶表示装置900では、ドライバ925において生成されたゲート信号をゲート配線Gに伝達するためにゲート信号の数に対応する数のコンタクト部960を設ける必要があり、額縁領域を小さくできない。また、液晶表示装置900ではコンタクト部960を介して伝達するゲート信号の数が多いため、歩留まりが低下することがある。これに対して、本実施形態の液晶表示装置100では、ゲートドライバ15が基板20の外部接続端子部24を介して入力された信号に基づいてゲート信号を生成する。液晶表示装置100では、基板10に外部接続端子部を設けることなく、また、ゲート信号を生成するための信号がコンタクト部60を介して基板20から基板10に伝達されるため、額縁領域を小さくすることができる。また、本実施形態の液晶表示装置100ではコンタクト部60を介して伝達する信号の数を低減でき、歩留まりの低下を抑制できる。なお、液晶表示装置100では、液晶容量の電圧は、選択された画素に書き込みが行われてから次にその画素に書き込みが行われるまで実質的に維持されるが、画素電極11の電位は信号電極21の電位の変化に応じて変化する。したがって、特に何も制御されない場合、次に画素が選択されて液晶容量に所定の電圧が印加される際に、画素電極11の電位が基準電位から大きくずれていることがある。このため、画素が選択されて液晶容量に所定の電圧を印加する際に、画素電極11の電位を基準電位に設定することが好ましい。上述したように、スイッチング素子12のソースsがこのスイッチング素子12のゲートgに対応するゲート配線Gに隣接するゲート配線Gと電気的に接続されている場合、ゲート信号がローおよびハイだけでなく別のレベルに変化することにより、書き込み時に画素電極11の電位を基準電位に設定することができる。以下、図4を参照して、液晶表示装置100におけるゲート信号の電圧波形を説明する。図4aに液晶表示装置100の等価回路を示す。ゲートドライバ15は、ゲート配線Gごとに設けられたゲートドライバモジュール15mを含んでいる。本明細書においてゲートドライバモジュール15mを単にモジュール15mと呼ぶことがある。また、本明細書において、第p1行、第p2行、第p3行のゲート配線Gをそれぞれゲート配線Gp1、Gp2、Gp3と示すことがある。ゲート配線Gp1、Gp2、Gp3に供給されるゲート信号をゲート信号GLp1、GLp2、GLp3と示すことがあり、ゲート信号GLp1、GLp2、GLp3を生成するモジュール15mをモジュール15mp1、15mp2、15mp3と示すことがある。同様に、第p1行、第p2行、第p3行の画素電極11をそれぞれ画素電極11p1、11p2、11p3と示すことがあり、また、画素電極11p1、11p2、11p3に対応するスイッチング素子12をスイッチング素子12p1、12p2、12p3と示すことがある。また、本明細書において、第q1列、第q2列、第q3列の信号電極21をそれぞれ信号電極21q1、21q2、21q3と示すことがある。ゲート配線Gp1とゲート配線Gp2との間に画素電極11p1が配置されており、ゲート配線Gp2とゲート配線Gp3との間に画素電極11p2が配置されている。本実施形態の液晶表示装置100では、TFT12p1のゲートgはゲート配線Gp1に電気的に接続されており、TFT12p1のドレインdは画素電極11p1に電気的に接続されており、TFT12p1のソースsはゲート配線Gp2に電気的に接続されている。同様に、TFT12p2のゲートgはゲート配線Gp2に電気的に接続されており、TFT12p2のドレインdは画素電極11p2に電気的に接続されており、TFT12p2のソースsはゲート配線Gp3に電気的に接続されている。図4bに液晶表示装置100のゲート信号GLp1~GLp8の電圧波形を示す。ここでは、ゲート信号GLp1~GLp8は3ステートの信号であり、ゲート信号GLp1~GLp8のそれぞれの電圧はLロー、MミドルおよびHハイのレベルに変化する。ゲート信号GLp1~GLp8は、それぞれ、書き込み時にハイとなり、書き込み直前または書き込み直後にミドルとなり、他の期間はローとなる。ここでは、ゲート信号GLp1~GLp8は、書き込み直前にミドルとなり、書き込み時にハイとなり、その後、ローとなる。ゲート信号GLp2の位相はゲート信号GLp1に対して1水平走査期間遅れており、ゲート信号GLp3の位相はゲート信号GLp2に対して1水平走査期間遅れている。このように、ゲート信号GLp1~GLp8の位相は1水平走査期間ずつずれている。ここで、第p1行の画素すなわち、ゲート配線Gp1、ゲート信号GLp1、画素電極11p1およびTFT12p1、および、第p2行の画素すなわち、ゲート配線Gp2、ゲート信号GLp2、画素電極11p2およびTFT12p2に着目する。水平走査期間1において、ゲート信号GLp1およびゲート信号GLp2の両方がローである。この場合、TFT12p1、TFT12p2はいずれも非選択である。水平走査期間2において、ゲート信号GLp1はミドルとなり、ゲート信号GLp2はローのままである。ゲート信号GLp1はミドルであるが、この電圧はTFT12p1の閾値電圧よりも低いため、TFT12p1は非選択のままである。水平走査期間3において、ゲート信号GLp1がハイとなり、ゲート信号GLp2はミドルとなる。ゲート信号GLp1はハイであり、この電圧はTFT12p1の閾値電圧よりも高いため、TFT12p1は選択されて、書き込みが行われる。上述したように、TFT12p1のドレインdは画素電極11p1と接続されており、TFT12p1のソースsはゲート配線Gp2と接続されている。ゲート信号GLp2のミドルは基準電位に相当するため、画素電極11p1は基準電位に設定され、画素電極11p1と信号電極21との間の液晶層30には水平走査期間3における信号電極21の電位に対応する所定の電圧が印加される。水平走査期間4において、ゲート信号GLp1はローとなり、ゲート信号GLp2はハイとなる。ゲート信号GLp1はローであるため、TFT12p1は非選択であり、画素電極11p1と信号電極21との間の電圧は水平走査期間3における画素電極11と信号電極21との間の電圧に維持される。また、TFT12p2のドレインdは画素電極11p2と接続されており、TFT12p2のソースsはミドルであるゲート配線Gp3と接続されている。このため、画素電極11p2は基準電位に設定され、画素電極11p2と信号電極21との間の液晶層30には水平走査期間4における信号電極21の電位に対応する所定の電圧が印加される。以上のように、スイッチング素子12のソースsはこのスイッチング素子12のゲートgに対応するゲート配線Gに隣接するゲート配線Gと電気的に接続されており、また、ゲート信号はローおよびハイだけでなく中間のレベルに変化する。このため、書き込み時に画素電極11の電位を基準電位に設定でき、書き込みを適切に行うことができる。なお、このようなゲート信号は、例えばゲートクロック信号から生成される。例えば、一部のゲートクロック信号がゲート信号として出力される。以下、図5を参照して、液晶表示装置100におけるゲート信号の生成を説明する。図5aに液晶表示装置100の等価回路を示す。各モジュール15mは、ステージ部15sおよびバッファ部15tを有している。ステージ部15sにはゲートクロック信号GCK1~GCK4が入力され、ステージ部15sはゲートクロック信号GCK1~GCK4から選択信号を生成する。バッファ部15tにはゲートクロック信号GCK5~GCK8が入力され、バッファ部15tはステージ部15sの選択信号およびゲートクロック信号GCK5~GCK8からゲート信号GLp1~GLp8を生成する。具体的には、モジュール15mp1において、ステージ部15sはゲートクロック信号GCK1に基づいて選択信号を生成し、バッファ部15tはステージ部15sの選択信号およびゲートクロック信号GCK5に基づいてゲート信号GLp1を供給する。また、モジュール15mp2において、ステージ部15sはゲートクロック信号GCK2に基づいて選択信号を生成し、バッファ部15tはステージ部15sの選択信号およびゲートクロック信号GCK6に基づいてゲート信号GLp2を供給する。同様に、モジュール15mp3において、ステージ部15sはゲートクロック信号GCK3に基づいて選択信号を生成し、バッファ部15tはステージ部15sの選択信号およびゲートクロック信号GCK7に基づいてゲート信号GLp3を供給する。さらにモジュール15mp4において、ステージ部15sはゲートクロック信号GCK4に基づいて選択信号を生成し、バッファ部15tはステージ部15sの選択信号およびゲートクロック信号GCK8に基づいてゲート信号GLp4を供給する。このように、モジュール15m4xyxは0以上の整数、yは1以上4以下の整数において、ステージ部15sはゲートクロック信号GCKyに基づいて選択信号を生成し、バッファ部15tはステージ部15sの選択信号およびゲートクロック信号GCKy4に基づいてゲート信号GL4xyを生成する。図5bに液晶表示装置100のゲートクロック信号GCK1~GCK8およびゲート信号GLp1~GLp8の電圧波形を示す。ゲートクロック信号GCK1~GCK4はそれぞれ2水平走査期間ごとにローおよびハイに反転する。ゲートクロック信号GCK2の位相はゲートクロック信号GCK1に対して1水平走査期間遅れており、ゲートクロック信号GCK3の位相はゲートクロック信号GCK2に対して1水平走査期間遅れており、ゲートクロック信号GCK4の位相はゲートクロック信号GCK3に対して1水平走査期間遅れている。このように、ゲートクロック信号GCK1~GCK4の位相は1水平走査期間ずつずれている。ゲートクロック信号GCK5~GCK8は3ステートの信号であり、ゲートクロック信号GCK5~GCK8のそれぞれの電圧はLロー、MミドルおよびHハイのレベルに変化する。ゲートクロック信号GCK5~GCK8の電圧は4水平走査期間ごとに周期的に変化する。ゲートクロック信号GCK5~GCK8のそれぞれの電圧は、ロー、ミドルおよびハイを所定の順番に繰り返す。ここでは、ほぼ2水平走査期間ローの後、ほぼ1水平走査期間ミドルとなり、その後、ほぼ1水平走査期間ハイとなり、再び、ほぼ2水平走査期間ローとなる。ゲートクロック信号GCK6の位相はゲートクロック信号GCK5に対して1水平走査期間遅れており、ゲートクロック信号GCK7の位相はゲートクロック信号GCK6に対して1水平走査期間遅れており、ゲートクロック信号GCK8の位相はゲートクロック信号GCK7に対して1水平走査期間遅れている。このように、ゲートクロック信号GCK5~GCK8の位相も1水平走査期間ずつずれている。ゲートクロック信号GCK5~GCK8のうちのいずれか1つがハイとなる水平走査期間において、ゲートクロック信号GCK5~GCK8の他の1つはミドルになり、残りの2つはローを示す。具体的には、ゲートクロック信号GCK5がハイとなる水平走査期間において、ゲートクロック信号GCK6はミドルとなり、ゲートクロック信号GCK7、GCK8はローを示す。同様に、ゲートクロック信号GCK6がハイとなる水平走査期間において、ゲートクロック信号GCK7はミドルとなり、ゲートクロック信号GCK8、GCK5はローを示す。モジュール15mのバッファ部15tは、ステージ部15sから出力された選択信号に応じてゲートクロック信号GCK5、GCK6、GCK7およびGCK8をそれぞれゲート信号GLp1、GLp2、GLp3およびGLp4として出力する。選択信号によってバッファ部15tが選択されたときにゲートクロック信号GCK5~GCK8がローであると、ゲート信号はゲート配線Gの非選択に相当するオフ電圧を示す。このため、ゲート配線Gに対応する液晶容量の印加電圧は実質的に変化しない。選択信号によってバッファ部15tが選択されたときにゲートクロック信号GCK5~GCK8がミドルであると、ゲート信号は基準電位を示す。このため、このゲート信号を利用して隣接する行の画素電極11の電位を基準電位に設定することができる。選択信号によってバッファ部15tが選択されたときにゲートクロック信号GCK5~GCK8がハイであると、ゲート信号はゲート配線Gの選択に相当するオン電圧を示し、ゲート配線Gに対応する液晶容量にはそのときの信号電極21の電位に対応する電圧が印加される。ここで、モジュール15mp1およびモジュール15mp2に着目する。モジュール15mp1のステージ部15sは、ゲートクロック信号GCK1に基づいて選択信号を生成する。バッファ部15tは、選択信号およびゲートクロック信号GCK5に基づいてゲート信号GLp1を生成する。選択信号によって選択されると、バッファ部15tはゲートクロック信号GCK5をゲート信号GLp1として出力する。モジュール15mp2のステージ部15sは、ゲートクロック信号GCK2に基づいて選択信号を生成する。バッファ部15tは、選択信号およびゲートクロック信号GCK6に基づいてゲート信号GLp2を生成する。選択信号によって選択されると、バッファ部15tはゲートクロック信号GCK6をゲート信号GLp2として出力する。なお、上述した説明では、スイッチング素子12のソースsは隣接するゲート配線Gと電気的に接続されており、スイッチング素子12をオンする際に画素電極11の電位を基準電位に設定するために、このゲート配線Gの電位を基準電位として設定したが、本発明はこれに限定されない。スイッチング素子12のソースsが2行以上離れたゲート配線Gと電気的に接続されており、スイッチング素子12をオンする際に画素電極11の電位を基準電位に設定するために、このゲート配線Gの電位を基準電位として設定してもよい。あるいは、ゲート配線Gとは別に、電位が予め基準電位に設定された基準電位線図示せずを設けて、スイッチング素子12のソースが基準電位線と接続されてもよい。この場合、基準電位線は、ゲート配線Gと平行に設けられることが好ましい。ただし、基準電位線を設けることなく異なるゲート配線Gを利用することにより、開口率を増加させることができる。特に、隣接するゲート配線Gを利用することにより、開口率を効果的に増加させることができる。また、上述した説明では、ゲート信号は3つのレベルに変化したが、本発明はこれに限定されない。ゲート信号はミドルを介することなくローおよびハイのレベルに変化するものであってもよい。実施形態2以下、図6を参照して本発明による液晶表示装置の第2実施形態を説明する。本実施形態の液晶表示装置100はゲートドライバ15が分離されて額縁領域104の異なる位置に設けられている点を除いて実施形態1において上述した液晶表示装置と同様の構成を有しており、冗長を避けるために重複する説明を省略する。額縁領域104は、表示領域102を介して行方向に対向する領域104a、104bを有している。本明細書において、領域104a、104bをそれぞれ第1領域、第2領域と呼ぶことがある。本実施形態の液晶表示装置100においてゲートドライバ15は、領域104aに設けられたゲートドライバ15aと、領域104bに設けられたゲートドライバ15bとを有している。例えば、ゲートドライバ15aは、奇数行のゲート配線Gにゲート信号を供給し、ゲートドライバ15bは、偶数行のゲート配線Gにゲート信号を供給する。ゲートドライバ15aは、ゲートクロック信号GCK1、GCK3、GCK5、GCK7に基づいて奇数行のゲート配線Gに供給されるゲート信号を生成する。また、ゲートドライバ15bは、ゲートクロック信号GCK2、GCK4、GCK6、GCK8に基づいて偶数行のゲート配線に供給されるゲート信号を生成する。領域104aにはゲートクロック配線LGCK1、LGCK3、LGCK5、LGCK7が設けられており、領域104bにはゲートクロック配線LGCK2、LGCK4、LGCK6およびLGCK8が設けられている。本実施形態の液晶表示装置100では、モジュール15mは2つのゲートクロック信号に基づいてゲート信号を生成する。モジュール15mにおいて図5aを参照して説明したように、ステージ部15sはゲートクロック信号GCK1~GCK4のいずれかに基づいて選択信号を生成し、バッファ部15tはこの選択信号に応じてゲートクロック信号GCK5~GCK8のいずれかをゲート信号として出力する。ここで、ゲートドライバ15aのモジュール15mに着目する。モジュール15m2r1は、ゲートクロック信号GCK1およびGCK5に基づいて生成したゲート信号をゲート配線G2r1に供給する。モジュール15m2r3は、ゲートクロック信号GCK3およびGCK7に基づいて生成したゲート信号をゲート配線G2r3に供給する。同様に、モジュール15m2r5は、ゲートクロック信号GCK1およびGCK5に基づいて生成したゲート信号をゲート配線G2r5に供給する。モジュール15m2r7図示せずは、ゲートクロック信号GCK3およびGCK7に基づいて生成したゲート信号をゲート配線G2r7図示せずに供給する。このように、ゲートドライバ15aのモジュール15m4x1xは0以上の整数は、ゲートクロック信号GCK1およびGCK5に基づいてゲート信号を生成し、モジュール15m4x3は、ゲートクロック信号GCK3およびGCK7に基づいてゲート信号を生成する。次に、ゲートドライバ15bのモジュール15mに着目する。モジュール15m2r2は、ゲートクロック信号GCK2およびGCK6に基づいて生成したゲート信号をゲート配線G2r2に供給する。モジュール15m2r4は、ゲートクロック信号GCK4およびGCK8に基づいて生成したゲート信号をゲート配線G2r4に供給する。同様に、モジュール15m2r6は、ゲートクロック信号GCK2およびGCK6に基づいて生成したゲート信号をゲート配線G2r6に供給する。モジュール15m2r8図示せずは、ゲートクロック信号GCK4およびGCK8に基づいて生成したゲート信号をゲート配線G2r8図示せずに供給する。このように、ゲートドライバ15bのモジュール15m4x2xは0以上の整数はゲートクロック信号GCK2およびGCK6に基づいてゲート信号を生成し、モジュール15m4x4はゲートクロック信号GCK4およびGCK8に基づいてゲート信号を生成する。本実施形態の液晶表示装置100では、モジュール15mを異なる領域104a、104bに設けることにより、列方向に配列されるモジュール15mの間隔を増大させることができ、額縁領域104の列方向の長さの短縮が可能となる。また、各領域104a、104bのゲートクロック配線LGCK1~LGCK8の数が低減するため、ゲートクロック配線間の干渉を低減させることができる。なお、ここでは、各モジュール15mは2つのゲートクロック信号に基づいてゲート信号を生成したが、本発明はこれに限定されない。各モジュール15mは3つのゲートクロック信号に基づいてゲート信号を生成してもよい。例えば、ゲートドライバ15aのモジュール15m4x1xは0以上の整数は、ゲートクロック信号GCK1、GCK3およびGCK5に基づいてゲート信号を生成し、モジュール15m4x3は、ゲートクロック信号GCK1、GCK3およびGCK7に基づいてゲート信号を生成してもよい。また、ゲートドライバ15bのモジュール15m4x2xは0以上の整数はゲートクロック信号GCK2、GCK4およびGCK6に基づいてゲート信号を生成し、モジュール15m4x4はゲートクロック信号GCK2、GCK4およびGCK8に基づいてゲート信号を生成してもよい。実施形態3以下、図7~図9を参照して本発明による液晶表示装置の第3実施形態を説明する。図7に、本実施形態の液晶表示装置100の模式図を示す。本実施形態の液晶表示装置100は、モジュール15mが縦続接続されて、各モジュール15mが2つのゲートクロック信号および隣接するモジュール15mからの信号に基づいてゲート信号を生成する点を除いて実施形態2において上述した液晶表示装置と同様の構成を有しており、冗長を避けるために重複する説明を省略する。図7において、ゲートドライバ15は、奇数行のゲート配線Gにゲート信号を供給するモジュール15mを有するゲートドライバ15aと、偶数行のゲート配線Gにゲート信号を供給するモジュール15mを有するゲートドライバ15bとを有しており、ゲートドライバ15a、15bはそれぞれ額縁領域104の第1領域104a、第2領域104bに設けられている。本実施形態の液晶表示装置100では、モジュール15mが縦続接続されており、モジュール15mには隣接するモジュール15mからカスケード信号が入力され、また、このモジュール15mは隣接するモジュール15mにカスケード信号を出力する。図8に、ゲートドライバ15aのモジュール15m2r1、15m2r3、15m2r5のそれぞれの入力信号および出力信号の一例を示す。なお、上述したように、モジュール15mは、ステージ部15sと、バッファ部15tとを有している。以下の説明において、モジュール15m2r1、15m2r3、15m2r5のステージ部15sをそれぞれステージ部15s2r1、15s2r3、15s2r5と示すことがあり、モジュール15m2r1、15m2r3、15m2r5のバッファ部15tをそれぞれバッファ部15t2r1、15t2r3、15t2r5と示すことがある。モジュール15m2r1はゲートドライバ15aの第r1番目に位置しており、モジュール15m2r1、15m2r3はそれぞれゲートドライバ15aの第r番目、第r2番目に位置している。上述したように、あるモジュール15mから隣接するモジュール15mにカスケード信号が出力され、当該モジュール15mに隣接するモジュール15mからカスケード信号が入力される。以下の説明において、モジュール15m2r1から出力される信号をカスケード信号Zr1と示し、モジュール15m2r1、15m2r3から出力される信号をカスケード信号Zr、Zr2と示すことがある。まず、モジュール15m2r1に着目する。モジュール15m2r1において、ステージ部15s2r1にはゲートクロック信号GCK1およびカスケード信号Zr、Zr2が入力される。ステージ部15s2r1は、これらの信号に基づいてカスケード信号Zr1および信号VCを生成する。なお、カスケード信号Zr、Zr2はステージ部15s2r1、15s2r3から出力される信号である。バッファ部15t2r1にはゲートクロック信号GCK5、信号VC必要に応じてカスケード信号Zr2が入力される。バッファ部15t2r1は、これらの信号に基づいてゲート信号GL2r1を生成する。なお、信号VCが選択されている場合、バッファ部15t2r1は、ゲートクロック信号GCK5をゲート信号GL2r1として出力する。このため、信号VCは選択信号とも呼ばれる。次に、モジュール15m2r3に着目する。モジュール15m2r3において、ステージ部15s2r3にはゲートクロック信号GCK3およびカスケード信号Zr1、Zr3が入力される。ステージ部15s2r3は、これらの信号に基づいてカスケード信号Zr2、信号VCを生成する。バッファ部15t2r3にはゲートクロック信号GCK7、信号VC必要に応じてカスケード信号Zr3が入力される。バッファ部15t2r3は、これらの信号に基づいてゲート信号GL2r3を生成する。このようにモジュール15mのステージ部15sは隣接するモジュール15mのステージ部15sと信号の入出力を行う。このため、複数のモジュール15mのステージ部15sからシフトレジスタが構成される。ここで、図9aを参照してモジュール15m2r1の一例を説明する。上述したように、モジュール15m2r1はステージ部15s2r1およびバッファ部15t2r1を有している。また、モジュール15m2r1には、ゲートクロック信号GCK1、GCK5が入力される端子GCK1、GCK5と、カスケード信号Zr、Zr2が入力される端子Zr、Zr2と、ゲート信号GL2r1およびカスケード信号Zr1が出力される端子GL2r1、Zr1とが設けられている。図9aに示すように、ステージ部15s2r1は、プルアップ部151、プルダウン部152およびプルアップ駆動部153を含む。プルアップ部151は、NMOSトランジスタM1を有している。トランジスタM1は、端子GCK1に接続されたドレインと、ノードN1に接続されたゲートと、ノードN2に接続されたソースとを有している。ノードN2は端子Zr1に接続されている。プルダウン部152はNMOSトランジスタM2を有している。トランジスタM2は、ノードN2に接続されたドレインと、端子Zr2に接続されたゲートと、端子VSSに接続されたソースとを有している。端子VSSは、例えば、接地されている。プルアップ駆動部153は、キャパシタCおよびトランジスタM3、M4を有している。キャパシタCは、ノードN1とノードN2との間に配置されており、ブートストラップキャパシタとも呼ばれる。トランジスタM3は、端子Zrにそれぞれが接続されたドレインおよびゲートと、ノードN1に接続されたソースとを有している。トランジスタM4は、ノードN1に接続されたドレインと、端子Zr2に接続されたゲートと、端子VSSに接続されたソースとを有している。バッファ部15t2r1は、トランジスタM5、M6を有している。トランジスタM5は、端子GCK5に接続されたドレインと、ノードN1と接続されたゲートと、端子GL2r1に接続されたソースとを有している。トランジスタM6は、端子GL2r1に接続されたドレインと、端子Zr2に接続されたゲートと、端子VSSに接続されたソースとを有している。なお、ここでは、トランジスタM2、M4およびM6のソースは端子VSSに接続されているが、これらの端子VSSの電位は必ずしも等しくなくてもよい。図9bに、ゲートクロック信号GCK1、GCK3、GCK5、GCK7、カスケード信号Zr、選択信号VC、カスケード信号Zr1、ゲート信号GL2r1、カスケード信号Zr2の波形を示す。選択信号VCはノードN1の電位を示している。ゲートクロック信号GCK3の位相は、ゲートクロック信号GCK1に対してほぼ2水平走査期間ずれている。また、ゲートクロック信号GCK7の位相はゲートクロック信号GCK5に対してほぼ2水平走査期間ずれている。以下、図9aおよび図9bを参照して液晶表示装置100のモジュール15m2r1における信号の電圧の変化の一例を説明する。カスケード信号Zrがローからハイに立ち上がると、トランジスタM3がオン状態になり、信号VCがローからミドルに立ち上がり、これに伴い、トランジスタM5がオン状態になる。ここでは、カスケード信号Zrがローからハイに立ち上がるときにゲートクロック信号GCK5はローを示している。また、カスケード信号Zrの立ち上がりに応じてキャパシタCが充電され始める。キャパシタCの充電電圧がトランジスタM1のゲートソース間スレッショルド電圧以上に充電されると、トランジスタM1がオン状態になる。ここでは、カスケード信号Zrがローからハイに立ち上がるときにゲートクロック信号GCK1はローを示している。その後、カスケード信号Zrはハイからローに立ち下がるが、キャパシタCに起因してノードN1の電位すなわち、選択信号VCはミドルに維持される。次に、ゲートクロック信号GCK1がローからハイに立ち上がると、ノードN2およびカスケード信号Zr1がローからハイに変化する。また、ノードN2の電位の変化に応じてノードN1の電位および信号VCがミドルからハイに変化する。このようにゲートクロック信号GCK1によって信号VCがさらに立ち上がることはブートストラップとも呼ばれる。これにより、トランジスタM5のオン状態が確実に維持される。また、カスケード信号Zrがハイからローに立ち下がった後に、ゲートクロック信号GCK5はローからミドルを介してハイに立ち上がる。このとき、選択信号VCがミドルまたはハイを示すと、ゲートクロック信号GCK5は端子GL2r1からゲート信号GL2r1として出力される。このようにして、3ステートのゲート信号GL2r1が出力される。その後、ゲートクロック信号GCK1がハイからローに立ち下がると、選択信号VCはハイからミドルに立ち下がる。さらに、カスケード信号Zr2がローからハイに立ち上がることにより、トランジスタM2がオン状態となり、選択信号VCはミドルからローに立ち下がる。その後、次の書き込みまで、バッファ部15t2r1は選択されない。以上のようにしてゲート信号GL2r1が生成される。以上のように、ゲートクロック信号GCK5がミドルおよびハイを示す期間に選択信号VCの電位がブートストラップによって突き上げられると、バッファ部15t2r1においてゲートクロック信号GCK5を実質的に減衰させることなくゲート信号GL2r1として出力することができる。なお、上述した説明では、モジュール15m2r1のステージ部15s2r1およびバッファ部15t2r1について説明したが、領域104aの他のモジュール15mも同様の構成を有しており、また、領域104bのモジュール15mも同様の構成を有している。上述したように、モジュール15m2r1においてゲートクロック信号GCK1がローからハイに立ち上がるのに伴いカスケード信号Zr1はローからハイに立ち上がり、ゲートクロック信号GCK1がハイからローに立ち下がるのに伴いカスケード信号Zr1はハイからローに立ち下がる。同様に、モジュール15m2r3においてゲートクロック信号GCK3がローからハイに立ち上がるのに伴いカスケード信号Zr2はローからハイに立ち上がり、ゲートクロック信号GCK3がハイからローに立ち下がるのに伴いカスケード信号Zr2はハイからローに立ち下がる。また、モジュール15m2r1においてゲートクロック信号GCK1がローからハイに立ち上がるのに伴い、選択信号VCはミドルからハイに立ち上がり、ゲートクロック信号GCK5がゲート信号GL2r1として出力される。このとき、仮に、カスケード信号Zr2がハイであるとすると、ゲートクロック信号GCK5が端子VSSを介して出力されてしまうことになる。このため、選択信号VCがハイである場合すなわち、ゲートクロック信号GCK1がハイの場合、カスケード信号Zr2はローであるすなわち、ゲートクロック信号GCK3がローであることが好ましい。このように、ゲートクロック信号GCK1、GCK3が同時にハイにならないことが好ましい。具体的には、ゲートクロック信号GCK3がハイからローに立ち下がった後に、ゲートクロック信号GCK1がローからハイに立ち上がることが好ましい。同様に、ゲートクロック信号GCK1がハイからローに立ち下がった後に、ゲートクロック信号GCK3がローからハイに立ち上がることが好ましい。これにより、モジュール15mにおいてゲートクロック信号GCK5が端子VSSを介して出力されることを抑制することができる。なお、ここでは、ゲートドライバ15aのモジュール15mに着目して説明したが、ゲートドライバ15bのモジュール15mも同様である。例えば、ゲートクロック信号GCK4がハイからローに立ち下がった後に、ゲートクロック信号GCK2がローからハイに立ち上がることが好ましい。同様に、ゲートクロック信号GCK2がハイからローに立ち下がった後に、ゲートクロック信号GCK4がローからハイに立ち上がることが好ましい。なお、各モジュール15mがゲート信号を生成することを確実にするために、ゲートドライバ15a、15bのそれぞれのモジュール15mの両端にダミーモジュールここでは図示せずを設けてもよい。また、上述した説明では、ゲートドライバ15は、額縁領域104のうち表示領域102を介して行方向に対向する領域104a、104bにそれぞれ設けられたゲートドライバ15a、15bを有していたが、本発明はこれに限定されない。図1~図5を参照して上述した実施形態1と同様に、ゲートドライバ15は表示領域102に対して一方の側に設けられてもよい。この場合も、モジュール15m2r3には、モジュール15m2r1、15m2r5からのカスケード信号Z2r1、Z2r5が入力され、同様に、モジュール15m2r4には、モジュール15m2r2、15m2r6からのカスケード信号Z2r2、Z2r6が入力される。実施形態4以下、図10および図11を参照して本発明による液晶表示装置の第4実施形態を説明する。本実施形態の液晶表示装置100は、ゲートクロック信号GCK1~GCK8の立ち上がり、および、立ち下がりが所定の関係を満たしている点を除いて上述した液晶表示装置と同様の構成を有しており、冗長を避けるために重複する説明を省略する。図10aに、本実施形態の液晶表示装置100におけるゲートクロック信号GCK1~GCK8の波形図を示す。本実施形態の液晶表示装置100では、ゲートクロック信号GCK1はゲートクロック信号GCK5のローからミドルへの立ち上がりと同期してローからハイに立ち上がる。同様に、ゲートクロック信号GCK2はゲートクロック信号GCK6のローからミドルへの立ち上がりと同期してローからハイに立ち上がり、ゲートクロック信号GCK3はゲートクロック信号GCK7のローからミドルへの立ち上がりと同期してローからハイに立ち上がり、ゲートクロック信号GCK4はゲートクロック信号GCK8のローからミドルへの立ち上がりと同期してローからハイに立ち上がる。これにより、ブートストラップの突き上げ効率を向上できる。ここで、図10bを参照して、モジュール15m2r1においてゲートクロック信号GCK1の立ち上がりがゲートクロック信号GCK5のローからミドルへの立ち上がりと同期していることによる利点を説明する。図10bに、モジュール15m2r1の模式図を示す。なお、図10bは図9aと同様の構成を示しており、冗長を避けるために重複する説明を省略する。ゲートクロック信号GCK1の立ち上がりがゲートクロック信号GCK5と同期していない場合、ゲートクロック信号GCK1の立ち上がりに起因するノードN1の電位変化量ΔVCは、ΔVC=ΔGCK×CCCM1/CCCM1CM3CM4CM5と表される。ここで、ΔGCKは、GCK1がローからハイに変化する際の電位変化量を示し、CCはキャパシタCの容量値を示し、CM1~CM6はトランジスタM1~M6のそれぞれの容量値を示す。これに対して、ゲートクロック信号GCK1の立ち上がりがゲートクロック信号GCK5と同期している場合、ゲートクロック信号GCK1の立ち上がりに起因するノードN1の電位変化量ΔVCは、ΔVC=ΔGCK×CCCM1CM5/CCCM1CM3CM4CM5と表される。電位変化量ΔVCの比較から理解されるように、ゲートクロック信号GCK1、GC5が同期していることによって電位変化量ΔVCが増加するため、トランジスタM5の駆動力が増大し、これにより、ゲート信号GL2r1の立ち上がり時間を短縮できる。以上のように、ゲートクロック信号GCK1~GCK4のローからハイへの立ち上がりのタイミングが、同一のモジュール15mに入力されるGCK5~GCK8のローからミドルへの立ち上がりのタイミングと同期していることにより、ゲート信号の立ち上がり時間を短縮できる。なお、あるゲート配線Gのゲート信号の電圧がミドルからハイに立ち上がるよりも前に、隣接するゲート配線Gのゲート信号がローからミドルに立ち上がることが好ましい。また、あるゲート配線Gのゲート信号の電圧がハイからローに立ち下がった後に、隣接するゲート配線Gのゲート信号がミドルからハイに立ち上がることが好ましい。以下、図11を参照して、本実施形態の液晶表示装置100におけるゲート配線Gに供給されるゲート信号GLp1~GLp8およびゲートクロック信号GCK1~GCK8の電圧波形の関係を説明する。ここでも、ゲート信号GLp1~GLp8は3ステートの信号であり、ゲート信号GLp1~GLp8のそれぞれの電圧はLロー、Mミドル、Hハイのレベルに変化する。ゲート信号GLp1~GLp8は、それぞれ、書き込み時にハイとなり、書き込み直前または書き込み直後にミドルとなり、他の期間はローとなる。ここでは、ゲート信号GLp1~GLp8は、書き込み直前にミドルとなり、書き込み時にハイとなり、その後、ローとなる。ゲート信号GLp2の位相はゲート信号GLp1に対して1水平走査期間遅れており、ゲート信号GLp3の位相はゲート信号GLp2に対して1水平走査期間遅れている。このように、ゲート信号GLp1~GLp8の位相は1水平走査期間ずつずれている。まず、ゲート信号GLp1およびゲート信号GLp2に着目する。水平走査期間1において、ゲート信号GLp1およびゲート信号GLp2の両方がローである。この場合、TFT12p1、TFT12p2はいずれも非選択である。水平走査期間2において、ゲート信号GLp1はミドルとなり、ゲート信号GLp2はローのままである。ゲート信号GLp1はミドルであるが、この電圧はTFT12p1の閾値電圧よりも低いため、TFT12p1は非選択のままである。水平走査期間3において、ゲート信号GLp1がハイとなり、ゲート信号GLp2はミドルとなる。ゲート信号GLp1はハイであり、この電圧はTFT12p1の閾値電圧よりも高いため、TFT12p1は選択されて、書き込みが行われる。上述したように、TFT12p1のドレインdは画素電極11p1と接続されており、TFT12p1のソースsはゲート配線Gp2と接続されている。ゲート信号GLp2のミドルレベルは基準電位に相当するため、画素電極11p1は基準電位に設定され、画素電極11p1と信号電極21との間の液晶層30には水平走査期間3における信号電極21の電位に対応する所定の電圧が印加される。本実施形態の液晶表示装置100では、この水平走査期間3において、ゲート信号GLp1の電位がミドルからハイに変化するよりも前に、ゲート信号GLp2の電位がローからミドルに変化する。これにより、TFT12p1がオンしている期間に、画素電極11p1の基準電位の変動を抑制し、ノイズの影響を低減させることができる。水平走査期間4において、ゲート信号GLp1はローとなり、ゲート信号GLp2はハイとなる。ゲート信号GLp1はローであるため、TFT12p1は非選択であり、画素電極11p1と信号電極21との間の電圧は水平走査期間3における信号電極21と画素電極11との間の電圧に維持される。本実施形態の液晶表示装置100では、この水平走査期間4において、ゲート信号GLp1の電位がハイからローに立ち下がるよりも後に、ゲート信号GLp2の電位がミドルからハイに立ち上がる。これにより、TFT12p1がオンしている期間の画素電極11p1の基準電位の変動を抑制し、ノイズの影響を低減させることができる。このように、あるゲート配線Gのゲート信号の電圧がミドルからハイに立ち上がるよりも前に、隣接するゲート配線Gのゲート信号がローからミドルに立ち上がることが好ましい。また、あるゲート配線Gのゲート信号の電圧がハイからローに立ち下がった後に、隣接するゲート配線Gのゲート信号がミドルからハイに立ち上がることが好ましい。なお、上述したように、ゲートクロック信号GCK5~GCK8は、選択信号VCによって選択された期間において、ゲート信号として出力される。したがって、ゲートクロック信号GCK5がミドルからハイに立ち上がるよりも前に、ゲートクロック信号GCK6がローからミドルに立ち上がることが好ましい。また、ゲートクロック信号GCK5がハイからローに立ち下がった後に、ゲートクロック信号GCK6がミドルからハイに立ち上がることが好ましい。同様に、ゲートクロック信号GCK6がミドルからハイに立ち上がるよりも前に、ゲートクロック信号GCK7がローからミドルに立ち上がることが好ましく、ゲートクロック信号GCK6がハイからローに立ち下がった後に、ゲートクロック信号GCK7がミドルからハイに立ち上がることが好ましい。また、ゲートクロック信号GCK7がミドルからハイに立ち上がるよりも前に、ゲートクロック信号GCK8がローからミドルに立ち上がることが好ましく、ゲートクロック信号GCK7がハイからローに立ち下がった後に、ゲートクロック信号GCK8がミドルからハイに立ち上がることが好ましい。さらに、ゲートクロック信号GCK8がミドルからハイに立ち上がるよりも前に、ゲートクロック信号GCK5がローからミドルに立ち上がることが好ましく、ゲートクロック信号GCK8がハイからローに立ち下がった後に、ゲートクロック信号GCK5がミドルからハイに立ち上がることが好ましい。実施形態5以下、図12を参照して本発明による液晶表示装置の第5実施形態を説明する。本実施形態の液晶表示装置100は、ゲートクロック信号GCK5~GCK8のロー、ミドルおよびハイの電位が所定の関係を満たす点を除いて上述した液晶表示装置と同様の構成を有しており、冗長を避けるために重複する説明を省略する。ここでも、図5bを参照して上述したように、ゲートクロック信号GCK5、GCK6、GCK7およびGCK8のそれぞれの電圧は、ロー、ミドルおよびハイの順番に変化する。また、図4、図5、図7、図8および図9を参照して上述したように、ゲートクロック信号GCK5、GCK6、GCK7およびGCK8は、選択信号で選択された期間、ゲート信号として出力される。本実施形態の液晶表示装置100では、ゲートクロック信号GCK5、GCK6、GCK7およびGCK8のそれぞれにおいてハイおよびミドルの電位差は、信号電極21の最大電位差とスイッチング素子12の閾値電圧との和よりも大きい。ここで、ΔVSはビデオ信号の振幅の最大値を示し、Vtはスイッチング素子12の閾値電圧を示すとすると、ゲートクロック信号GCK5におけるハイおよびミドルの電位差はΔVSVt以上である。一般に、信号電極21の電位は基準電位に対して水平走査期間ごとに反転して、表示特性の低下を抑制している。信号電極21の電位と基準電位との関係は極性とも呼ばれ、極性が水平走査期間ごとに反転する。例えば、液晶表示装置100がノーマリブラックの場合、複数の水平走査期間にわたって白を表示するとき、信号電極21の電位の変化量は最大値を示す。基準電位を書込む際に、画素電極11の電位は最大でビデオ信号の振幅分高い側にある可能性があるが、ミドルおよびハイの電位差を以上のように設定することにより、スイッチング素子例えばTFT12を線形領域で確実に動作させることができる。また、ゲートクロック信号GCK5、GCK6、GCK7およびGCK8のそれぞれにおいて、ミドルおよびローの電位差は、信号電極21の最大電位差とスイッチング素子12の閾値電圧との差よりも大きいことが好ましい。すなわち、ミドルおよびローの電位差は、ΔVS-Vt以上である。ΔVS、Vtは、上述したように、それぞれ、ビデオ信号の振幅の最大値、および、スイッチング素子12の閾値電圧である。このように、ミドルおよびローの電位差を設定することにより、非選択時にスイッチング素子12をオフ状態に維持することができる。実施形態6以下、図13を参照して本発明による液晶表示装置の第6実施形態を説明する。本実施形態の液晶表示装置100は、画素電極、スイッチング素子およびゲート配線の配置関係ならびにゲートクロック信号GCK5~GCK8およびゲート信号のレベルの変化の順番が異なる点を除いて上述した液晶表示装置と同様の構成を有しており、冗長を避けるために重複する説明を省略する。図13aに本実施形態の液晶表示装置100の等価回路を示す。ゲート配線Gp1とゲート配線Gp2との間に画素電極11p2が配置されており、ゲート配線Gp2とゲート配線Gp3との間に画素電極11p3が配置されている。本実施形態の液晶表示装置100では、TFT12のソースsは上記TFT12のゲートgよりも前に選択されるゲート配線Gに接続されている。例えば、TFT12p2のドレインdは画素電極11p2に電気的に接続されており、TFT12p2のソースsはゲート配線Gp1に電気的に接続されている。また、各モジュール15mは、ステージ部15sおよびバッファ部15tを有している。ステージ部15sにはゲートクロック信号GCK1~GCK4が入力され、ステージ部15sはゲートクロック信号GCK1~GCK4から選択信号を生成する。バッファ部15tにはゲートクロック信号GCK5~GCK8が入力され、バッファ部15tはステージ部15sの選択信号およびゲートクロック信号GCK5~GCK8からゲート信号GLp1~GLp8を生成する。図13bに液晶表示装置100のゲートクロック信号GCK1~GCK8およびゲート信号GLp1~GLp8の電圧波形を示す。まず、ゲート信号GLp1~GLp8に着目する。ゲート信号GLp2の位相はゲート信号GLp1に対して1水平走査期間遅れており、ゲート信号GLp3の位相はゲート信号GLp2に対して1水平走査期間遅れている。このように、ゲート信号GLp1~GLp8の位相は1水平走査期間ずつずれている。ここで、第p2行の画素すなわち、ゲート配線Gp2、ゲート信号GLp2、画素電極11p2およびTFT12p2、および、第p3行の画素すなわち、ゲート配線Gp3、ゲート信号GLp3、画素電極11p3およびTFT12p3に着目する。水平走査期間1において、ゲート信号GLp2およびゲート信号GLp3の両方がローである。この場合、TFT12p2、TFT12p3はいずれも非選択である。水平走査期間2において、ゲート信号GLp2はハイとなり、ゲート信号GLp3はローのままである。ゲート信号GLp2はハイであり、この電圧はTFT12p2の閾値電圧よりも高いため、TFT12p2は選択されて、書き込みが行われる。TFT12p2のドレインdは画素電極11p2に接続されており、TFT12p2のゲートgはゲート配線Gp2に接続されており、TFT12p2のソースsはゲート配線Gp1に接続されている。このとき、ゲート配線Gp1はミドルである。ゲート信号GLp1のミドルレベルは基準電位に相当するため、画素電極11p2は基準電位に設定され、画素電極11p2と信号電極21との間の液晶層30には水平走査期間2における信号電極21の電位に対応する所定の電圧が印加される。水平走査期間3において、ゲート信号GLp2がミドルとなり、ゲート信号GLp3はハイとなる。ゲート信号GLp2はミドルであるが、この電圧はTFT12p2の閾値電圧よりも低いため、TFT12p2は非選択となる。ゲート信号GLp3はハイであり、この電圧はTFT12p3の閾値電圧よりも高いため、TFT12p3は選択されて、書き込みが行われる。上述したように、TFT12p3のドレインdは画素電極11p3と接続されており、TFT12p3のソースsはゲート配線Gp2と接続されている。ゲート信号GLp2のミドルレベルは基準電位に相当するため、画素電極11p3は基準電位に設定され、画素電極11p3と信号電極21との間の液晶層30には水平走査期間3における信号電極21の電位に対応する所定の電圧が印加される。水平走査期間4において、ゲート信号GLp2はローとなり、ゲート信号GLp3はミドルとなる。ゲート信号GLp2はローであるため、TFT12p2は非選択であり、画素電極11p2と信号電極21との間の電圧は水平走査期間2における信号電極21と画素電極11との間の電圧に維持される。なお、TFT12p4のドレインdは画素電極11p4と接続されており、TFT12p4のソースsはミドルであるゲート配線Gp3と接続されている。このため、画素電極11p4は基準電位に設定され、画素電極11p4と信号電極21との間の液晶層30には水平走査期間4における信号電極21の電位に対応する所定の電圧が印加される。次にゲートクロック信号GCK1~GCK8に着目する。ゲートクロック信号GCK1~GCK4はそれぞれ2水平走査期間ごとにローおよびハイに反転する。ゲートクロック信号GCK2の位相はゲートクロック信号GCK1に対して1水平走査期間遅れており、ゲートクロック信号GCK3の位相はゲートクロック信号GCK2に対して1水平走査期間遅れており、ゲートクロック信号GCK4の位相はゲートクロック信号GCK3に対して1水平走査期間遅れている。このように、ゲートクロック信号GCK1~GCK4の位相は1水平走査期間ずつずれている。ゲートクロック信号GCK5~GCK8は3ステートの信号であり、ゲートクロック信号GCK5~GCK8のそれぞれの電圧はLロー、Mミドル、Hハイのレベルに変化する。ゲートクロック信号GCK5~GCK8の電圧は4水平走査期間ごとに周期的に変化する。ゲートクロック信号GCK5~GCK8のそれぞれの電圧は、ロー、ミドルおよびハイを所定の順番に繰り返す。ここでは、ほぼ2水平走査期間ローの後、ほぼ1水平走査期間ハイとなり、その後、ほぼ1水平走査期間ミドルとなり、再び、ほぼ2水平走査期間ローとなる。ゲートクロック信号GCK6の位相はゲートクロック信号GCK5に対して1水平走査期間遅れており、ゲートクロック信号GCK7の位相はゲートクロック信号GCK6に対して1水平走査期間遅れており、ゲートクロック信号GCK8の位相はゲートクロック信号GCK7に対して1水平走査期間遅れている。このように、ゲートクロック信号GCK5~GCK8の位相も1水平走査期間ずつずれている。図9を参照して上述したように、選択信号によって選択されたとき、ゲートクロック信号GCK5~GCK8はゲート信号GLとして出力される。ここで、モジュール15mp2およびモジュール15mp3に着目する。モジュール15mp2のステージ部15sは、ゲートクロック信号GCK2に基づいて選択信号を生成する。バッファ部15tは、選択信号およびゲートクロック信号GCK6に基づいてゲート信号GLp2を生成する。選択信号によって選択されると、バッファ部15tはゲートクロック信号GCK6をゲート信号GLp2として出力する。モジュール15mp3のステージ部15sは、ゲートクロック信号GCK3に基づいて選択信号を生成する。バッファ部15tは、選択信号およびゲートクロック信号GCK7に基づいてゲート信号GLp3を生成する。選択信号によって選択されると、バッファ部15tはゲートクロック信号GCK7をゲート信号GLp3として出力する。本実施形態の液晶表示装置100では、ゲートクロック信号GCK1およびゲートクロック信号GCK5の立ち上がりにおいて、上述した実施形態1の液晶表示装置と比べて、ゲートクロック信号GCK5の電圧振幅を大きくできるので、ブートストラップの立ち上げ効果をより増大させることができ、ゲート信号の立ち上がり時間をより短縮することができる。なお、上述した説明では、スイッチング素子12のソースsは隣接するゲート配線Gと電気的に接続されており、スイッチング素子12をオンする際に画素電極11の電位を基準電位に設定するために、このゲート配線Gの電位を基準電位に設定したが、本発明はこれに限定されない。スイッチング素子12のソースsが2行以上離れたゲート配線Gと電気的に接続されており、スイッチング素子12をオンする際に画素電極11の電位を基準電位に設定するために、このゲート配線Gの電位を基準電位に設定してもよい。なお、冗長を避けるために、重複する説明を省略するが、ゲートドライバ15は、図6~図8を参照して上述したように、異なる領域104a、104bに設けられたゲートドライバ15a、15bを有してもよい。また、上述した説明では、8つのゲートクロック信号GC1~GCK8の少なくとも2つに基づいてゲート信号が生成されたが、本発明はこれに限定されない。ゲートクロック信号の種類は8種類でなくてもよい。