第1の電圧が入力される一端、及び第2の電圧を出力する他端を備える抵抗素子と、前記抵抗素子の他端に接続される反転入力端子、及び第3の電圧が入力される非反転入力端子を備える第1の増幅器と、前記第1の増幅器からの出力が入力される一端、及び前記抵抗素子の他端が接続される他端を備えるコンデンサと、を備え、前記第1の増幅器の出力、または前記抵抗素子の他端に接続される第2の増幅器の出力は、前記第1の電圧の積分値である第4の電圧であり、前記コンデンサ、及び前記第1の増幅器で構成されるミラー容量と、前記抵抗素子とによって、ローパスフィルタが構成されることを特徴とする電圧出力回路。受信した光信号を第1の電流として出力する光検出器と、前記第1の電流を前記第1の電圧に変換し、前記第4の電圧に比例して前記第1の電流の直流成分を減少させるトランスインピーダンス増幅器と、を更に備えることを特徴とする請求項1記載の電圧出力回路。前記トランスインピーダンス増幅器は、前記第1の電流を前記第1の電圧に変換する電流電圧変換部と、前記第4の電圧によって前記第1の電流を制御する電圧電流変換部と、を備えることを特徴とする請求項2記載の電圧出力回路。前記電流電圧変換部は、反転入力端子に前記第1の電流が入力される第3の増幅器と、前記第3の増幅器の前記反転入力端子及び出力端子の間に接続される第2の抵抗素子と、を備えることを特徴とする請求項3記載の電圧出力回路。請求項1乃至4の何れか一項の電圧出力回路を備えるコネクタ部と、前記コネクタ部に接続される光ファイバケーブルと、を備えることを特徴とするアクティブケーブル。面積及び消費電力を低減し、高精度に単相差動変換をすることができる電圧出力回路を提供する。実施形態の電圧出力回路は、入力電圧が入力される一端、及び第2の電圧を出力する他端を備える抵抗素子と、前記抵抗素子の他端に接続される反転入力端子、及び第3の電圧が入力される非反転入力端子を備える第1の増幅器と、前記第1の増幅器からの出力が入力される一端、及び前記抵抗素子の他端が接続される他端を備えるコンデンサと、を備え、前記第1の増幅器の出力、または前記抵抗素子の他端に接続される第2の増幅器の出力は、前記第1の電圧の積分値である第4の電圧であり、前記コンデンサ、及び前記第1の増幅器で構成されるミラー容量と、前記抵抗素子とによって、ローパスフィルタが構成される。以下、実施形態の詳細を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。また、以下の各実施形態では、光受信回路を用いたアクティブケーブルを例として用いて説明する。第1の実施形態<光ケーブルの概要>図1を用いて、第1の実施形態に係るアクティブケーブルの基本的な構成について概略的に説明する。図1は、第1の実施形態に係るアクティブケーブルの基本的な構成を模式的に示した図である。図1に示すように、アクティブケーブル光ケーブルは、2つのコネクタモジュールC/M:ConnectorModule10と、両端にコネクタモジュール10が接続された光ファイバOpticalfiberケーブル20とを有している。また、二つのコネクタモジュール10の中にはそれぞれ、光信号を電圧信号に変換する光受信回路後述で説明、及び電気から光へ変換を行う光送信回路図示せず等が組み込まれている。この際、このアクティブケーブルは双方向通信が可能となる。コネクタモジュール10の一つには、任意の電気信号が与えられ、これがコネクタモジュール10内の光送信回路にて光信号へと変換される。そして、光ファイバケーブル20を介してもう一方のコネクタモジュールへ到達し、光受信回路により電気信号へと変換される。逆方向への通信もまた可能である。また、本ケーブルは一方向通信用としても実現可能である。その場合は、2つあるコネクタモジュール10のうち、一方は光送信回路、もう一方は光受信回路を備えている。<コネクタモジュールの構成>次に、図2を用いて、コネクタモジュール10内の光受信回路100について概略的に説明する。図2は、第1の実施形態に係る光受信回路100を模式的に示したブロック図である。図2に示すように、光受信回路100は、トランスインピーダンス増幅器110、平均積分電圧出力回路120、及びリミッタ増幅器130を備える。図示するように、フォトダイオード11は、光ファイバケーブル20を介して入力された光信号を、該光信号の強度に応じた電気信号に変換し、入力電流Iinを供給する。トランスインピーダンス増幅器110は、入力電流Iinを入力電圧Vopに変換する。この際、トランスインピーダンス増幅器110は、平均積分電圧出力回路120から与えられる積分電圧Vdcocに基づいて、入力電流Iinの直流成分を減少させる。すなわちトランスインピーダンス増幅器110は、入力電流IinにつきDCオフセットキャンセルを行うことで、入力電流Iinのバイアス電流が変動することによって生じる電圧Vopのバイアス電圧の変動を除去する。平均積分電圧出力回路120は、入力電圧Vop及び参照電圧Vrefに基づいて、入力電圧Vopの積分電圧Vdcoc及び平均電圧Vomを発生する。リミッタ増幅器130は、入力電圧Vop及び平均電圧Vomを用いて、単相差動変換を行う。上記構成において、電圧Vopのバイアス電圧が参照電圧Vrefにほぼ一致するような負帰還がかかっている。<平均積分電圧出力回路の構成>次に、図3を用いて、光受信回路100の平均積分電圧出力回路120の構成について説明する。図3は、第1の実施形態に係る平均積分電圧出力回路120の構成を模式的に示した回路図である。図3に示すように、平均積分電圧出力回路120は、抵抗素子R1、容量素子コンデンサC1、演算増幅器単に増幅器、オペアンプまたはAmpとも称す121、及び増幅器122を備えている。抵抗素子R1は、その一端に電圧Vopが印加され、他端はコンデンサC1の一方電極、演算増幅器121の反転入力端子-、及び増幅器122の入力端子に接続されている。演算増幅器121は、その非反転入力端子に参照電圧Vrefが入力される。そして演算増幅器121は、反転入力端子及び非反転入力端子の電圧を比較増幅し、その比較結果を出力する。以下では、演算増幅器121の直流利得をAdcとする。コンデンサC1は、その他方電極に、演算増幅器121の出力が与えられる。増幅器122は、入力端子における電圧を増幅する。以下では、増幅器122の直流利得をA0とする。以上の構成において、抵抗素子R1、コンデンサC1、及び演算増幅器121によって積分回路が構成される。また、演算増幅器121の反転入力端子には、ミラー効果によってC11Adcの容量のミラー容量Cmirrorが見える。従って、このミラー容量Cmirrorと抵抗素子R1とによって、ローパスフィルタLPFが構成される。そして平均積分電圧出力回路120は、抵抗素子R1の他端すなわち、コンデンサC1の一方電極、演算増幅器121の反転入力端子、及び増幅器122の入力端子における電圧を、電圧Vomとして出力する。更に平均積分電圧出力回路120は、増幅器122の増幅結果を、電圧Vdcocとして出力する。なお、トランスインピーダンス増幅器110のDCオフセットキャンセル部に演算増幅器121の非反転出力端から積分電圧V ́dcocを出力しても良い。また、以後この積分電圧V ́dcocは、積分電圧Vdcocとは極性が逆とする。<平均積分電圧出力回路の動作>次に、図4を用いて、光受信回路100の平均積分電圧出力回路120の動作について説明する。ところで、伝達関数は、Vout/Vin=K1/1sτと表される。Kは、通過領域の利得であり、sはラプラス変換の変数であり、τは時定数である。また、この際の角周波数ωcは、ωc=1/τである。図4に示すように、入力電圧Vopから電圧Vomへの伝達特性は、Vom/Vop=1/{1s1AdcC1R1}となる。これにより、抵抗素子R1、演算増幅器121、及びコンデンサC1は、時定数が1AdcC1R1=τのローパスフィルタLPFとなる図中1の矢印を参照。このため、電圧Vomは入力電圧Vopの平均電圧以後、単に平均電圧Vomと称すとなる。次に、入力電圧Vopから積分電圧Vdcocへの伝達特性は、Vdcoc/Vop=A0/{1s1AdcC1R1}となる図中2の矢印を参照。ここで、A0、Adc>>1と近似すると、Vdcoc/Vop≒1/{sAdcC1R1/A0}となり、単位利得角周波数ωがω=A0/AdcC1R1の積分器を実現できる。また、入力電圧Vopから積分電圧V ́dcocへの伝達特性は、V ́dcoc/Vop=-1/{sC1R1}である図中3の矢印を参照。このように、仮想接地点である演算増幅器121の反転入力端子-の電圧が入力電圧Vopの平均電圧Vomとなり、同端子からさらに任意の利得を有する増幅器を介することで、積分電圧Vdcocを得る接続関係になっている。このとき、コンデンサC1と増幅器121はミラー容量Adc×C1を構成している。このように、本構成では、抵抗素子R1と、コンデンサC1と、演算増幅器121と、増幅器122のみで、ローパスフィルタ機能及びDCオフセットキャンセル機能とを実現することができる。<平均積分電圧出力回路の作用効果>上述した第1の実施形態によれば、平均積分電圧出力回路電圧出力回路120は、入力電圧Vopが入力される一端、及び入力電圧Vopの平均電圧Vomを出力する他端を備える抵抗素子R1と、抵抗素子R1の他端に接続される反転入力端子、及び参照電圧Vrefが入力される非反転入力端子を備える第1の演算増幅器121と、第1の演算増幅器121からの出力が入力される一端、及び抵抗素子R1の他端が接続される他端を備えるコンデンサC1と、を備える。そして、第1の増幅器121の出力、または抵抗素子R1の他端に接続される第2の増幅器122の出力は、第1の電圧Vopの積分値である第4の電圧VdcocまたはV ́dcocであり、コンデンサC1、及び第1の増幅器121で構成されるミラー容量と、抵抗素子R1とによって、ローパスフィルタが構成される。このため、一つの経路で積分電圧Vdcocと平均電圧Vomの生成することができるため小面積化が可能である。一般的に、抵抗素子やコンデンサのような受動素子を集積回路上に設ける場合、非常に多くの面積を占有してしまい、コストが増大してしまうという問題がある。しかし、本実施形態の平均積分電圧出力回路120を用いることで、上記問題を解決できる。さらに、コンデンサC1の容量Cはミラー効果により、実効的に1Adc倍されて見えるため、低い単位利得角周波数や大きな時定数を実現したい場合は、コンデンサC1の容量をより小さくすることができ、より低コスト化することができる。その結果、面積及び消費電力を低減し、高精度に単相差動変換をすることができる電圧出力回路を提供することができる。なお、図示して無いが、平均電圧Vomの端子とグランド端子との間に、任意の値をもつ容量を挿入することが望ましい場合がある。これは、演算増幅器の有限の利得帯域幅積に起因するもので、演算増幅器とコンデンサによるミラー容量の効果が得られないような周波数においても、有効にローパスフィルタとしての利得低減の傾き例えば-20dB/decを得られるようにするためである。これにより、積分電圧Vdcocや平均電圧Vomを、それぞれ入力電圧Vopに対応する高精度な積分電圧や平均電圧にすることができる。第2の実施形態次に、図5を用いて、第2の実施形態に係る平均積分電圧出力回路120の構成について説明する。図5は、第2の実施形態に係る平均積分電圧出力回路120の構成を模式的に示した回路図である。尚、基本的な構成及び基本的な動作は、上述した第1の実施形態と同様である。従って、上述した第1の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。また、第2の実施形態は、主に、増幅器を削除し、演算増幅器を全差動型に変えた点で、第1の実施形態とは異なっている。<第2の平均積分電圧出力回路の構成>図5に示すように、平均積分電圧出力回路120は、抵抗素子R2、コンデンサC2、C3、及び演算増幅器123を備えている。抵抗素子R2は、その一端に電圧Vopが印加され、他端は容量素子C2の一方電極、及び演算増幅器123の反転入力端子-に接続されている。演算増幅器123は、その非反転入力端子に参照電圧Vrefが入力される。そして演算増幅器123は、反転入力端子及び非反転入力端子の電圧を比較増幅し、その比較結果を出力する。以下では、演算増幅器123の直流利得をAdcとする。コンデンサC2は、その他方電極に、演算増幅器123の非反転出力が与えられる。コンデンサC3は、一方の電極に、演算増幅器123の非反転出力-が与えられ、他方の電極に、接地電位Vssが与えられる。以上の構成において、抵抗素子R2、コンデンサC2、及び演算増幅器123によって積分回路が構成される。また、演算増幅器123の反転入力端子には、ミラー効果によってC21Adcの容量のミラー容量Cmirrorが見える。従って、このミラー容量Cmirrorと抵抗素子R2とによって、ローパスフィルタLPFが構成される。なお、トランスインピーダンス増幅器110のDCオフセットキャンセル部に演算増幅器123の非反転出力端から積分電圧V ́dcocを出力しても良い。<第2の平均積分電圧出力回路の動作>次に、図6を用いて、光受信回路100の平均積分電圧出力回路120の動作について説明する。図6に示すように、平均積分電圧出力回路120は、トランスインピーダンス増幅器110から供給された入力電圧Vopに基づいて、平均電圧Vom、及び積分電圧Vdcocを生成する。入力電圧Vopから平均電圧Vomへの伝達特性は、コンデンサC2と演算増幅器123から成るミラー効果よりVom/Vop=1/{1s1AdcC2R2}となる。これにより、抵抗素子R2、演算増幅器123、及びコンデンサC2は、時定数が1AdcC2R2=τのローパスフィルタとなる図中1の矢印を参照。次に、入力電圧Vopから積分電圧Vdcocへの伝達特性は、Vdcoc/Vop=1/{sC2R2}となり、積分器の特性となる図中2の矢印を参照。ただし、演算増幅器123の利得Adcを、Adc>>1としている。また、入力電圧Vopから積分電圧V ́dcocへの伝達特性は、V ́dcoc/Vop=-1/{sC2R2}である図中3の矢印を参照。このように、仮想接地点である演算増幅器123の反転入力端子-の電圧が入力電圧Vopの平均電圧Vomとなり、本演算増幅器123を介することで、積分電圧Vdcocを得る接続関係になっている。このとき、コンデンサC2と増幅器123はミラー容量を構成している。このように、本構成では、抵抗素子R2と、コンデンサC2と、演算増幅器123とで、ローパスフィルタ機能及びDCオフセットキャンセル機能を同時に実現することができる。なお、コンデンサC3は、追加的オプショナルなコンデンサであり、差動出力間と-の負荷条件を揃えてCMRRを改善するために用いるものである。<第2の平均積分電圧出力回路の作用効果>上述した第2の実施形態では、第1の実施形態と比較して、増幅器が1つ減っているため、第1の実施形態に比べて消費電力を低減することができる。また、演算増幅器が、全差動型であるため、差動入出力端子間入力、出力それぞれの/-間での対称性が良い。このため、同相除去比CMRRCommonModeRejectionRation特性が第1の実施形態に比べて良好になる。そのため、精度よく入力電圧Vopのバイアス電圧を任意の参照電圧Vrefに設定することが可能となる。この結果、面積及び消費電力を低減し、高精度に単相差動変換をすることができる電圧出力回路を提供することができる。尚、図示して無いが、第1の実施形態と同様に、平均電圧Vomの端子とグランド端子との間に、任意の値をもつ容量を挿入することにより、積分電圧Vdcocや平均電圧Vomを、それぞれ入力電圧Vopに対応する高精度な積分電圧や平均電圧にすることができることがある。第3の実施形態次に、図7を用いて、第3の実施形態に係る平均積分電圧出力回路120の構成について説明する。図7は、第3の実施形態に係る平均積分電圧出力回路120の構成を模式的に示した回路図である。尚、基本的な構成及び基本的な動作は、上述した第1、及び第2の実施形態と同様である。従って、上述した第1、及び第2の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。また、第3の実施形態は、主に、抵抗素子を追加した点で、第2の実施形態とは異なっている。<第3の平均積分電圧出力回路の構成>図7に示すように、平均積分電圧出力回路120は、抵抗素子R3、R4、コンデンサC4、C5、及び演算増幅器124を備えている。抵抗素子R3は、その一端に電圧Vopが印加され、他端は容量素子C4の一方電極、及び演算増幅器124の反転入力端子-に接続されている。抵抗素子R4は、その一端に電圧Vrefが印加され、他端は容量素子C5の一方電極、及び演算増幅器124の非反転入力端子に接続されている。演算増幅器124は、反転入力端子及び非反転入力端子の電圧を比較増幅し、その比較結果を出力する。以下では、演算増幅器124の直流利得をAdcとする。コンデンサC4は、その他方電極に、演算増幅器124の非反転出力が与えられる。コンデンサC5は、他方の電極に、演算増幅器123の非反転出力-が与えられる。以上の構成において、抵抗素子R3、コンデンサC4、及び演算増幅器124によって積分回路が構成される。また、演算増幅器124の反転入力端子には、ミラー効果によってC41Adcの容量のミラー容量Cmirrorが見える。従って、このミラー容量Cmirrorと抵抗素子R3とによって、ローパスフィルタLPFが構成される。なお、トランスインピーダンス増幅器110のDCオフセットキャンセル部に演算増幅器124の非反転出力端から積分電圧V ́dcocを出力しても良い。<第3の平均積分電圧出力回路の動作>次に、図8を用いて、光受信回路100の平均積分電圧出力回路120の動作について説明する。図8に示すように、平均積分電圧出力回路120は、トランスインピーダンス増幅器110から供給された入力電圧Vopに基づいて、平均電圧Vom、積分電圧Vdcoc、及びV ́dcocを生成する。入力電圧Vopから平均電圧Vomへの伝達特性は、コンデンサC4と演算増幅器124から成るミラー効果よりVom/Vop=1/{1s1AdcC4R3}となる。これにより、抵抗素子R3、演算増幅器124、及びコンデンサC4は、時定数が1AdcC4R3=τのローパスフィルタとなる図中1の矢印を参照。次に、入力電圧Vopから積分電圧Vdcocへの伝達特性は、Vdcoc/Vop=1/{sC4R3}となり、積分器の特性となる図中2の矢印を参照。ただし、演算増幅器124の利得Adcを、Adc>>1としている。また、入力電圧Vopから積分電圧V ́dcocへの伝達特性は、V ́dcoc/Vop=-1/{sC4R3}である図中3の矢印を参照。このように、仮想接地点である演算増幅器124の反転入力端子-の電圧が入力電圧Vopの平均電圧Vomとなり、本演算増幅器124を介することで、積分電圧Vdcocを得る接続関係になっている。このとき、コンデンサC4と増幅器124はミラー容量を構成している。このように、本構成では、抵抗素子R3、R4と、コンデンサC4、C5と、演算増幅器124で、ローパスフィルタ機能及びDCオフセットキャンセル機能を同時に実現することができる。<第3の平均積分電圧出力回路の作用効果>上述した第3の実施形態は、第2の実施形態と比較すると、抵抗素子R4が追加されている。これにより、面積が増加するが、ミラー容量の効果でコンデンサの大きさを抑えることができる。また、演算増幅器周りの対称性がより良くなるため、CMRRが良好になり精度が向上する。この結果上述した第1の実施形態と同様に、面積及び消費電力を低減し、高精度に単相差動変換をすることができる電圧出力回路を提供することができる。尚、図示して無いが、第1の実施形態と同様に、平均電圧Vomの端子とグランド端子との間に、任意の値をもつ容量を挿入することにより、積分電圧Vdcocや平均電圧Vomを、それぞれ入力電圧Vopに対応する高精度な積分電圧や平均電圧にすることができることがある。第4の実施形態次に、図9を用いて、第4の実施形態に係るトランスインピーダンス増幅器110及び平均積分電圧出力回路120の構成について説明する。図9は、第4の実施形態に係るトランスインピーダンス増幅器110及び平均積分電圧出力回路120の構成を模式的に示した回路図である。尚、基本的な構成及び基本的な動作は、上述した第1の実施形態と同様である。従って、上述した第1の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。<トランスインピーダンス増幅器及び平均積分電圧出力回路の構成>図9に示すように、トランスインピーダンス増幅器110は、演算増幅器125、抵抗素子RL、及び電圧電流変換器M1を備えている。演算増幅器125は、その反転入力端子-に入力電流Iinが入力され、非反転入力端子に接地電位が印加される。そして、演算増幅器125は、反転入力端子及び非反転入力端子の電圧を比較増幅し、その比較結果を出力する。抵抗素子RLは、その一端に演算増幅器125の反転入力端子-が接続され、他端に演算増幅器125の出力端子、及び平均積分電圧出力回路120に接続される。電圧電流変換器M1は、その一端に演算増幅器125の反転入力端子-が接続され、他端に接地電位が接続される。そして、電圧電流変換器M1は、平均積分電圧出力回路120から積分電圧Vdcocが入力される。電圧電流変換器M1は、積分電圧Vdcocに基づいて、入力電流Iinの直流成分を減少させる。一方、平均積分電圧出力回路120は、抵抗素子R5、演算増幅器126、及びコンデンサC6を有している。抵抗素子R5は、その一端に電圧Vopが印加され、他端はコンデンサC6の一方電極、及び演算増幅器126の反転入力端子-に接続されている。演算増幅器126は、その非反転入力端子に参照電圧Vrefが入力される。そして演算増幅器126は、反転入力端子及び非反転入力端子の電圧を比較増幅し、その比較結果を出力する。以下では、演算増幅器126の直流利得をAdcとする。コンデンサC6は、その他方電極に、演算増幅器126の出力が与えられる。以上の構成において、抵抗素子R5、コンデンサC6、及び演算増幅器126によって積分回路が構成される。また、演算増幅器126の反転入力端子には、ミラー効果によってC61Adcの容量のミラー容量Cmirrorが見える。従って、このミラー容量Cmirrorと抵抗素子R5とによって、ローパスフィルタLPFが構成される。そして平均積分電圧出力回路120は、抵抗素子R5の他端すなわち、コンデンサC6の一方電極、及び演算増幅器126の反転入力端子における電圧を、電圧Vomとして出力する。更に平均積分電圧出力回路120は、増幅結果を、電圧Vdcocとして出力する。<トランスインピーダンス増幅器及び平均積分電圧出力回路の動作>次に、図10を用いて、トランスインピーダンス増幅器110及び平均積分電圧出力回路120の動作について説明する。図10に示すように、演算増幅器125及び抵抗素子RLの構成により、フォトダイオード11の電流Iinは電圧Vopに変換される。そして、この伝達特性はVop/Iin=-RLであり、Iinに対して極性が反転した出力電圧Vopとなる。トランスインピーダンス増幅器110におけるDCオフセットキャンセルは電圧電流変換器M1を介して以下のように行われる。ところで、電圧電流変換器M1の電流が一定であった場合を考える。フォトダイオード11の入力電流Iinのバイアス電流DCオフセットが変動した場合、トランスインピーダンス増幅器110の出力電圧Vopのバイアス電圧も変動し、出力電圧Vopが所望の動作範囲を逸脱してしまう可能性がある。ここで、図10に示すように、出力電圧Vopの積分電圧Vdcocを電圧電流変換器M1へと帰還して、電圧電流変換器M1の電流を適応的に変化させる構成にする。具体的には、平均積分電圧出力回路120は、抵抗素子R5、コンデンサC6、及び演算増幅器126からなる積分器を有している。そして、出力電圧Vopの直流成分を検出して増幅する該積分器を介して得られる積分電圧Vdcocを電圧電流変換器M1に出力する図中の矢印1参照。これにより、たとえ入力電流Iinのバイアス電流が増えて、出力電圧Vopのバイアス電圧が上昇しても、これに比例して積分電圧Vdcocも増大し、電圧電流変換器M1が入力電流Iinのバイアス電流を引き込む吸収するように動作負帰還する。このため、出力電圧Vopのバイアス電圧は、参照電圧Vrefへと収束する。ここで、VopからVdcocへの伝達特性はVdcoc/Vop=-1/{sR5C6}となる反転積分器ただし、演算増幅器126の利得Adcを、Adc>>1としている。この負帰還の流れの一例としては、例えば、i入力電流Iinのバイアス電流上昇により増幅器125の反転入力端子-の電圧も上昇ii出力電圧Vopのバイアス電圧低下iii積分電圧Vdcoc上昇iv電圧電流変換器M1の電流増加v増幅器125の反転入力端子-の電圧低下となる。また、一方で、平均積分電圧出力回路120の抵抗素子R5、コンデンサC6、及び演算増幅器126は、積分器の他にローパスフィルタとしても機能する。このため、このローパスフィルタにより、出力電圧Vopの平均電圧Vomも得られるため、後段に続くリミッタ増幅器130図10には不図示によって精度よく単相差動変換される図中の矢印2参照。<トランスインピーダンス増幅器及び平均積分電圧出力回路の作用効果>上述した第4の実施形態によれば、トランスインピーダンス増幅器110は、入力電流Iinを入力電圧Vopに変換し、反転入力端子に入力電流Iinが入力される第3の演算増幅器125と、第3の演算増幅器125の反転入力端子及び出力端子の間に接続される第2の抵抗素子RLと、を備える電流電圧変換部と、積分電圧Vdcocによって入力電流Iinを制御する電圧電流変換部M1と、を備えている。上述したようにトランスインピーダンス増幅器110が反転極性を有する場合、DCオフセットキャンセル機能のために、出力電圧Vopから積分電圧Vdcocへの極性を変えなければならない。換言すると、トランスインピーダンス増幅器110が反転特性を有するため、DCオフセットキャンセルの負帰還を安定させるためには帰還経路にもまた反転積分器を用いなければならない。このように、反転極性を有するトランスインピーダンス増幅器110を用いた場合でも、第4の実施形態で説明したような平均積分電圧出力回路120を用いることで、上述した第1の実施形態と同様の効果を得ることが可能である。第5の実施形態次に、図11を用いて、第5の実施形態に係るトランスインピーダンス増幅器110及び平均積分電圧出力回路120の構成について説明する。図11は、第5の実施形態に係るトランスインピーダンス増幅器110及び平均積分電圧出力回路120の構成を模式的に示した回路図である。尚、基本的な構成及び基本的な動作は、上述した第1~3の実施形態と同様である。従って、上述した第1~3の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。<トランスインピーダンス増幅器の構成>図11に示すように、トランスインピーダンス増幅器110は、電圧電流変換器M1、MOSトランジスタM2、及び負荷ZLを備えている。電圧電流変換器M1は、その電流経路の一端に入力電流Iinが入力され、電流経路の他端に接地電位が接続され、平均積分電圧出力回路120から積分電圧Vdcocが入力される。MOSトランジスタM2は、電流経路の一端に入力電流Iinが入力され、電流経路の他端に平均積分電圧出力回路120が接続され、ゲートに所定の電圧Vbが与えられるNMOSトランジスタである。負荷ZLは、電流経路の一端にMOSトランジスタM2の他端、及び平均積分電圧出力回路120が接続され、他端に電源VDDが供給されるノードN1が接続される。このように、トランスインピーダンス増幅器110は、NMOSトランジスタM2、任意のコンダクタンスを有する電流電圧変換器M1、負荷ZLから構成されるゲート接地型の構成となっている。一方、平均積分電圧出力回路120は、第1~3の実施形態で説明した回路構成図3~8を用いる。<トランスインピーダンス増幅器の動作>次に、図11を用いて、トランスインピーダンス増幅器110及び平均積分電圧出力回路120の動作について説明する。トランスインピーダンス増幅器110におけるDCオフセットキャンセルは電圧電流変換器M1を介して行われる。出力電圧Vopの積分電圧Vdcocを電圧電流変換器M1へと帰還して、電圧電流変換器M1の電流を適応的に変化させる構成にする。具体的には、平均積分電圧出力回路120は、出力電圧Vopの直流成分を検出して増幅する該積分器を介して得られる積分電圧Vdcocを電圧電流変換器M1に出力する。これにより、たとえ入力電流Iinのバイアス電流が増えて、出力電圧Vopのバイアス電圧が上昇しても、これに比例して積分電圧Vdcocも増大し、電圧電流変換器M1が入力電流Iinのバイアス電流を引き込むよう動作するため、出力電圧Vopの意図しない上昇を抑えることができる。このとき、出力電圧Vopのバイアス電圧は任意の参照電圧Vrefとほぼ一致する。また、一方で、平均積分電圧出力回路120積分器は、ローパスフィルタとしても機能する。このため、このローパスフィルタにより、出力電圧Vopの平均電圧Vomも得られるため、後段に続くリミッタ増幅器130図10には不図示によって精度よく単相差動変換される。<トランスインピーダンス増幅器の作用効果>上述した第5の実施形態によれば、トランスインピーダンス増幅器110は、MOSトランジスタM2をNMOSトランジスタとすることで、MOSトランジスタM2を増幅器の変わりと見なすことができるため、増幅器の利得を低減して電力を節約することができる。また、第5の実施形態で説明したトランスインピーダンス増幅器の構成ゲート接地型は、第1~3の実施形態の平均積分電圧出力回路120と組み合わせて用いることができる。このため、第1~3の実施形態と同様の効果を得ることが可能である。比較例1次に、図12を用いて、比較例1に係る平均積分電圧出力回路120の構成について説明する。図12は、比較例1に係る平均積分電圧出力回路120の構成を模式的に示した回路図である。図12に示すように、平均積分電圧出力回路120は、出力電圧Vopを入力電圧とする。平均積分電圧出力回路120は、抵抗素子R6、コンデンサC7、及び演算増幅器127にて出力電圧Vopの積分電圧Vdcocを出力する回路積分器と、一方、抵抗素子R7、及びコンデンサC8で出力電圧Vopの平均電圧Vomを出力する回路LPFとを備えている。積分電圧Vdcocを出力する経路は、例えば、DCオフセットキャンセルDCOC用の帰還パスなどに用いられ、そのフィードバック機能によりVopのバイアス電圧は演算増幅器127の非反転端子へ与えられる参照電圧Vrefとほぼ等しくなるよう動作する。また、平均電圧Vomは、例えば、出力電圧Vopと共に後段の完全差動入出量が差動の増幅器へ入力されることで、単相差動変換を行うために用いられる。平均積分電圧出力回路120は、積分電圧Vdcoc、平均電圧Vomを独立した経路でそれぞれを得る構成となっている。このように、図12の構成は、出力電圧Vopから所望の積分電圧Vdcocと平均電圧Vomをそれぞれ得られるが、抵抗素子R1、R2、コンデンサC1、C2の受動素子は一般に非常に大きな定数に設定されるため、集積回路上における占有面積が大きくなってしまいコストが増大してしまうという問題がある。比較例2次に、図13を用いて、比較例2に係る光受信回路100の構成について説明する。図13は、比較例1に係る光受信回路100の構成を模式的に示した回路図である。図13に示すように、光受信回路100は、トランスインピーダンス増幅器110と、レプリカトランスインピーダンス増幅器replicaTIAとも称す111と、リミッタ増幅器130と、を備えている。トランスインピーダンス増幅器110は、入力電流Iinが入力され、出力電圧Vopを出力する。レプリカトランスインピーダンス増幅器111は、平均電圧Vomを出力する。リミッタ増幅器130は、入力電圧Vop及び平均電圧Vomを用いて、単相差動変換を行う。しかしながら、DCオフセットキャンセル用の積分器と単相差動変換用のTIAの出力平均電圧を得るためのレプリカTIAを設けることで、面積と消費電力が大きくなってしまうという問題がある。さらに、出力電圧Vopと平均電圧Vomを精度よく一致させることが困難であるため、単相差動変換の際にジッターを生じてしまう、という問題もある。尚、上述した各実施形態は、光受信回路を用いたアクティブケーブルを例として用いて説明した。しかし、上述したトランスインピーダンス増幅器110及び平均積分電圧出力回路120は、アクティブケーブル以外にも用いることが可能である。また、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。