"入力信号を差動増幅する差動増幅回路と、前記差動増幅回路の出力信号の所定の低域成分のみを前記差動増幅回路へフィードバックし、前記出力信号の直流成分を除去をするオフセットキャンセル回路とを具備し、前記オフセットキャンセル回路は、前記所定の低域成分に対するカットオフ周波数を変化させることなく零点の周波数のみを可変可能に構成されてなることを特徴とする可変利得増幅器。前記オフセットキャンセル回路は、差動増幅を行うよう接続された2つのトランジスタからなる差動入力部と、前記差動入力部の反転入力端子と前記差動増幅回路の一方の出力端子の間に接続された第1の抵抗素子と、前記差動入力部の非反転入力端子と前記差動増幅回路の他方の出力端子の間に接続された第2の抵抗素子と、前記第1の抵抗素子とグランドとの間に接続された第1の固定容量素子と、前記第1の抵抗素子に並列に接続された第1の可変容量素子と、前記第2の抵抗素子とグランドとの間に接続された第2の固定容量素子と、前記第2の抵抗素子に並列に接続された第2の可変容量素子とを具備してなり、前記第1の可変容量素子の容量値は、前記第1の固定容量素子の容量値より小さく、かつ、前記第2の可変容量素子の容量値は、前記第2の固定容量素子の容量値より小さく、それぞれ設定されてなることを特徴とする請求項1記載の可変利得増幅器。しかしながら、上記従来回路においては、DC付近の電圧利得Avdcも変化しており、可変抵抗素子VR1の抵抗値VRが小さいほど電圧利得は大きくなるが、同時にDC付近の電圧利得Avdcも上昇し、オフセットキャンセル能力が低下するという問題がある。本発明は、上記実状に鑑みてなされたもので、オフセットキャンセル能力を維持し、かつ、電圧利得を可変可能とする可変利得増幅器を提供するものである。上記本発明の目的を達成するため、本発明に係る可変利得増幅器は、入力信号を差動増幅する差動増幅回路と、前記差動増幅回路の出力信号の所定の低域成分のみを前記差動増幅回路へフィードバックし、前記出力信号の直流成分を除去をするオフセットキャンセル回路とを具備し、前記オフセットキャンセル回路は、前記所定の低域成分に対するカットオフ周波数を変化させることなく零点の周波数のみを可変可能に構成されてなるものである。本発明によれば、オフセットキャンセル回路のカットオフ周波数は固定のままで、零点の周波数のみを可変することで、差動増幅回路の利得は一定でありながらオフセットキャンセル回路の零点の周波数変化による電圧利得の制限がなされるため、DC付近の電圧利得は一定のままでカットオフ周波数より十分高い周波数帯においては電圧利得の変更が可能な可変利得増幅器を提供することができるという効果を奏するものである。以下、本発明の実施の形態について、図1乃至図3を参照しつつ説明する。なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。最初に、本発明の実施の形態における利得可変増幅器の回路構成について、図1を参照しつつ説明する。この利得可変増幅回路は、差動増幅回路11と、オフセットキャンセル回路12と、コモンモードフィードバック回路図1においてはCMFBと表記103とに大別されて構成されたものとなっている。差動増幅回路11は、第1乃至第6のトランジスタ図1においては、それぞれM1、M2、M3、M4、M5、M6と表示1~6を主たる構成要素として構成されたものとなっている。なお、本発明の実施の形態においては、第1及び第2のトランジスタ1,2と、第5及び第6のトランジスタ5,6は、nチャネルMOSトランジスタが用いられており、第3及び第4のトランジスタ3,4は、pチャネルMOSトランジスタが用いられている。第1及び第2トランジスタ1,2は、差動入力部を構成するものとなっており、第1のトランジスタ1のゲートには、入力信号INが、第2のトランジスタ2のゲートには、入力信号IN-が、それぞれ印加されるようになっている。また、第1のトランジスタ1のドレインには、第3のトランジスタ3のドレインが接続されると共に、その接続点には出力端子22が接続される一方、第2のトランジスタ2のドレインには、第4のトランジスタ4のドレインが接続されると共に、その接続点には出力端子21が接続されている。さらに、第1のトランジスタ1のソースは、第5のトランジスタ5のドレイン及び後述するオフセットキャンセル回路12の第9のトランジスタ9のドレインに接続されている一方、第2のトランジスタ2のソースは、第6のトランジスタ6のドレイン及び後述するオフセットキャンセル回路12の第10のトランジスタ9のドレインに接続されている。そして、第1のトランジスタ1と第5のトランジスタ5の接続点と、第2のトランジスタ2と第6のトランジスタ6の接続点の間には、固定抵抗器図1においてはR1と表記15が接続されている。第3及び第4のトランジスタ3,4は、ゲートが相互に接続されると共に、後述するコモンモードフィードバック回路103の出力段に接続されている。また、第3及び第4のトランジスタ3,4はのソースには、電源電圧VDDが印加されるようになっている。かかる第3及び第4のトランジスタ3,4は、差動入力部を構成する第1及び第2のトランジスタ1,2に対して負荷抵抗として動作するものとなっている。一方、第5及び第6のトランジスタ5,6は、ゲートが相互に接続されて、バイアス電圧VB1が印加されるようになっている。また、第5及び第6のトランジスタ5,6のソースは、共にグランドに接続されている。かかる構成の差動増幅回路11において、入力信号IN,IN-に対する電圧利得Avは、第1及び第2のトランジスタ1,2のトランスコンダクタンスをgm、第3及び第4のトランジスタ3,4のソースドレイン間の抵抗をro、固定抵抗器15の抵抗値をRとすると、下記する式4により表すことができる。Av=gmro/1gmR式4式4より、差動増幅回路11の電圧利得は固定であることが理解できる。なお、固定抵抗器15は必ずしも必要ではなく、設けない構成としても良い。次に、オフセットキャンセル回路12は、差動入力部を構成する第9及び第10トランジスタ図1においては、それぞれM9、M10と表記9,10と、抵抗素子として機能する第7及び第8のトランジスタ図1においては、それぞれM7、M8と表記7,8と、2つの可変容量素子図1においては、それぞれVC1、VC2と表記18,19とを主たる構成要素として構成されたものとなっている。なお、本発明の実施の形態においては、第7乃至第10のトランジスタ7~10は、nチャネルMOSトランジスタが用いられている。まず、第9及び第10のトランジスタ9,10は、ソースが相互に接続され、その接続点とグランドとの間には、定電流源20が接続されている。また、第9のトランジスタ9のゲートとグランドとの間には、第1の固定容量素子図1においてはC1と表記16が、第10のトランジスタ10のゲートとグランドとの間には、第2の固定容量素子図1においてはC2と表記17が、それぞれ接続されている。さらに、第9のトランジスタ9のゲートと出力端子22との間には、第7のトランジスタ7が直列接続されて設けられている。すなわち、第7のトランジスタ7のドレインが出力端子22に、ソースが第9のトランジスタ9のゲートに、それぞれ接続されている。同様に、第10のトランジスタ10のゲートと出力端子21との間には、第8のトランジスタ8が直列接続されて設けられている。すなわち、第8のトランジスタ8のドレインが出力端子21に、ソースが第10のトランジスタ10のゲートに、それぞれ接続されている。そして、第7及び第8のトランジスタ7,8のゲートは相互に接続されて、バイアス電圧VB2が印加されるようになっている。さらに、第7のトランジスタ7のドレインと第9のトランジスタ9のゲートの間には、第1の可変容量素子図1においてはVC1と表記18が、第8のトランジスタ8のドレインと第10のトランジスタ10のゲートの間には、第2の可変容量素子図1においてはVC2と表記19が、それぞれ接続されている。かかる構成において、第7及び第8のトランジスタ7,8は、抵抗素子として作用し、第7のトランジスタ7と第1の固定容量素子16とが直列接続されてローパスフィルタとして動作する一方、第8のトランジスタ8と第2の固定容量素子17とが直列接続されてローパスフィルタとして動作するようになっている。第7及び第8のトランジスタ7,8の抵抗素子としての抵抗値は、1/{μnCoxW/LVgsVth}となる。ここで、μnは電子の移動度、Coxは単位面積当たりのゲート容量、Wはゲート幅、Lはゲート長、Vgsはゲートソース間電圧、Vthはしきい値電圧である。このオフセットキャンセル回路12においては、出力端子21,22に得られる出力信号OUT,OUT-の信号成分の内、ローパスフィルタされたDC成分が、接続点A1、B1図1参照に生じ、第9及び第10のトランジスタ9,10からなる差動入力部に入力される。そして、接続点A1、B1の電圧に応じた電流を、第9及び第10のトランジスタ9,10のドレインが、差動増幅回路11の差動入力部を構成する第1及び第2のトランジスタ1,2のソースから引き出すため、結果としてハイパスフィルタの特性を有するものとなり、DC成分をカットするオフセットキャンセルの機能を果たすものとなっている。なお、第1の可変容量素子18の最大容量値は、第1の固定容量素子16の容量値より小さい値に設定されており、同様に、第2の可変容量素子19の最大容量値は、第2の固定容量素子17の容量値より小さい値に設定されたものとなっている。次に、コモンモードフィードバック回路103は、従来同様の構成を有してなるものである。すなわち、コモンモードフィードバック回路103は、出力端子21,22におけるコモン出力レベルを、参照電圧Vrefで設定される所定電圧になるように、差動増幅回路11の第3及び第4のトランジスタ3,4のゲート電圧を調整するように構成されたものとなっている。次に、上述した本発明の実施の形態における利得可変増幅器の動作について、主に、オフセットキャンセル動作を中心に説明することとする。まず、オフセットキャンセル回路12におけるローパスフィルタの伝達関数は、下記する式5の如くとなる。Ts=1sRtVC/{1sRtVCC}式5ここで、Rtは第7及び第8のトランジスタ7,8の抵抗値、VCは可変容量素子18,19の容量値、Cは固定容量素子16,17の容量値である。かかる式5において、C≫VCの際、式5は下記する式6のように表される。Ts=1sRtVC/{1sRtC}式6かかる場合、カットオフ周波数は、1/2πRtCとなり、RtもCも固定であるため、当然の事ながらこのカットオフ周波数は固定となる。そして、零点の周波数は、1/2πRtVCとなり、VCを変化させることにより零点の周波数が可変できることとなる。図2には、第1及び第2の可変容量素子18,19の容量VCを変化させた際の出力電圧の変化特性、すなわち、第7のトランジスタ7と第1の固定容量素子16、及び、第8のトランジスタ8と第2の固定容量素子17のそれぞれで構成されるローパスフィルタの周波数特性を表した特性線図が示されており、以下、同図について説明する。同図において、横軸は対数表示による周波数を、縦軸は出力端子21,22における電圧レベルを、それぞれ表している。図2に示された特性から、次述する事が言える。まず、一般的に差動増幅回路11における電圧利得は十分大きく、その出力信号OUT,OUT-が、オフセットキャンセル回路12に構成されたローパスフィルタに入力されているため、カットオフ周波数より十分大きい周波数帯においては、先に述べたローパスフィルタの零点の周波数で電圧利得が制限されることとなる。一方、カットオフ周波数以下の周波数帯においては、先に説明したように差動増幅回路11の電圧利得Avは固定で、カットオフ周波数も固定である。また、オフセットキャンセル回路12の直流利得は、第9及び第10のトランジスタ9,10のトランスコンダクタンス値、及び、定電流源20の電流値I1によって決定され固定であるため、DC付近の電圧利得Avdcは固定である。そのため、可変容量素子18,19の容量値VCを変えることにより、オフセットキャンセル能力を低下させることなく電圧利得を変えることができる。さらに、カットオフ周波数を固定にすることにより、電圧利得を変化させても低域での余分な周波数成分例えば、低周波のノイズ成分などの電圧利得を抑えることができる。なお、可変容量素子18,19は、例えば、バラクタダイオードを用いても良いし、固定容量素子を複数並列に並べて、スイッチで切り替えるような構成としても良い。また、第7及び第8のトランジスタ7,8は、pチャネルのMOSトランジスタを用いても良い。次に、図3に示された本発明の実施の形態における可変利得増幅器の電圧利得特性のシミュレーション結果が示されており、以下、同図について説明する。同図は、可変容量素子18,19の容量値VCを変化させた場合における電圧利得の周波数特性に関するシミュレーション結果を示すものであり、同図において、横軸は対数表示による入力信号の周波数を、縦軸は出力信号OUTの無効電力のレベルを示すものとなっている。同図によれば、可変容量素子18,19の容量値VCを変えることにより、DC付近の電圧利得は変わることなく、カットオフ周波数よりも十分大きい周波数帯においては、電圧利得が可変可能であることが理解できる。すなわち、図3によれば、容量値VCが小さいほど、オフセットキャンセル回路12のローパスフィルタにより制限される値が小さくなるため、結果として無効電力が小、換言すれば、電圧利得が大となる一方、逆に容量値VCが大きいほど、オフセットキャンセル回路12のローパスフィルタにより制限される値が大きくなるため、結果として無効電力が大、換言すれば、電圧利得が小となることが理解できる。"