動作がモジュールクロック信号に基づいているモジュールを較正する方法であって、複数の較正期間の中のそれぞれの較正期間において、観察対象信号の周波数の計測値を取得するステップであって、前記観察対象信号は、前記モジュールクロック信号又は前記モジュールクロック信号に基づいて生成されたクロック信号である、ステップと、前記モジュールを較正するべく、取得した前記計測値に基づいて前記モジュールの動作に影響を付与するステップと、それぞれの前記較正期間について、前記観察対象信号の特定の特徴との関係においてその較正期間の終点の時間的な位置を考慮すると共に、その位置に基づいて後続の前記観察対象信号の前記特定の特徴との関係において後続の較正期間の開始点を遅延させるステップと、を有する方法。それぞれの前記較正期間について、その較正期間の前記開始点が、前記観察対象信号の前記特定の特徴との関係において遅延されるように、前記較正期間を時間的に配置するステップを有し、前記遅延は、先行する較正期間の終点とその終点よりも先行する前記観察対象信号の前記特定の特徴との間の期間に等しい、請求項1に記載の方法。それぞれの較正期間の持続時間が前記観察対象信号よりも高精度の時間信号との関係において決定される請求項1又は2に記載の方法。前記時間信号は、基準クロック信号である請求項3に記載の方法。前記基準クロック信号は、前記モジュールクロック信号又は前記観察対象信号のものよりも高いクロック周波数を具備する請求項4に記載の方法。それぞれの較正期間の前記持続時間は、前記基準クロック信号の所定数の特徴をカウントすることによって決定される請求項4又は5に記載の方法。連続した前記較正期間の間において、回路が前記基準クロック信号を利用しない低電力モードにおいて前記回路を動作させるステップを有する請求項4~6の何れか一項に記載の方法。前記較正期間を定期的に実装するステップを有する請求項1~7の何れか一項に記載の方法。1つの前記較正期間の終点と、前記終点に先行する前記観察対象信号の前記特定の特徴との間の遅延期間を計測するステップと、その開始点が後続の前記観察対象信号の前記特定の特徴との関係において遅延されるように、次の較正期間を開始するステップであって、前記遅延は、前記計測された遅延期間に等しい、ステップと、によって前記較正期間を時間的に配置するステップを有する請求項1~8の何れか一項に記載の方法。前記時間信号は、基準クロック信号であり、1つの前記較正期間の終点と、前記終点に先行する前記観察対象信号の前記特定の特徴との間の遅延期間を計測するステップと、その開始点が後続の前記観察対象信号の前記特定の特徴との関係において遅延されるように、次の較正期間を開始するステップであって、前記遅延は、前記計測された遅延期間に等しい、ステップと、によって前記較正期間を時間的に配置するステップと、前記基準クロック信号の特徴をカウントすることにより、それぞれの遅延期間を計測するステップと、を有する請求項3に記載の方法。それぞれの較正期間について、前記観察対象信号の特徴をカウントすることにより、前記観察対象信号の周波数の計測値を取得するステップを有する請求項1~10の何れか一項に記載の方法。前記影響を付与するステップは、前記モジュールによって利用される時間基準を設定するステップを有する請求項1~11の何れか一項に記載の方法。前記モジュールは、リアルタイムクロックユニットである請求項1~12の何れか一項に記載の方法。請求項1~13の何れか一項に記載の方法を実行するべく構成された回路。既存のモジュール例えば、RTCユニットの較正方法を改善することが望ましい。例えば、RTCユニットが、低精度のRTCユニットのクロック供給源を利用しつつ、長い動作期間にわたって高精度を具備することが望ましい。又、RTCユニットが、追加のセンサハードウェアを必要とすることなしに、ユニットクロックの周波数の変化に応答して自動的に較正されることが望ましい。尚、RTCユニットは、本発明を適用可能なモジュールの一例に過ぎないことを理解されたい。本発明の第1の態様によれば、動作がモジュールクロック信号に基づいているモジュールを較正する方法が提供され、この方法は、複数の較正期間の中のそれぞれの較正期間において、観察対象信号の周波数の計測値を取得するステップであって、観察対象信号は、モジュールクロック信号又はモジュールクロック信号に基づいて任意選択により、モジュールによって生成されたクロック信号である、ステップと、モジュールを較正するべく、取得した計測値に基づいてモジュールの動作に影響を付与するステップと、それぞれの前述の較正期間について、観察対象信号の特定の特徴との関係において較正期間の終点の時間的な位置を考慮すると共に、その位置に基づいて後続の観察対象信号の前述の特定の特徴との関係において後続の後の較正期間の開始点を遅延させるステップと、を有する。このようなモジュールは、例えば、リアルタイムクロックユニットであってよく、これは、マイクロコンピュータなどの更に大規模な装置の一部分であってよい。較正期間は、好ましくは、互いに同一の持続時間を具備するが、複雑な計算を実行するべく構成可能ないくつかの実施例においては、較正期間ごとに異なる持続時間を具備可能である。較正期間の間のインターバルは、好ましくは、互いに実質的に同一の持続時間を具備するが、複雑な計算を実行するべく構成可能ないくつかの実施例においては、較正期間の間のインターバルごとに異なる持続時間を具備可能である。モジュールの動作に対しては、好ましくは、次の較正期間までは、1つの較正期間から得られた計測値によって影響が付与され、次の較正期間においては、その時点で新しく得られた計測値が利用される。任意選択により、得られた計測値の組合せ例えば、平均化などの数学的操作が適用されたものを利用し、モジュールの動作に対して影響を付与可能である。任意選択により、任意の得られた計測値を利用し、モジュールの動作に対して影響を付与可能である。本方法は、それぞれの前述の較正期間について、較正期間の開始点が観察対象信号の前述の特定の特徴との関係において遅延されるように、前述の較正期間を時間的に配置するステップを有することが可能であり、遅延は、先行する較正期間の終点とその終点に先行する観察対象信号の前述の特定の特徴の間の期間に等しい。本方法は、時間の各部分を連結して較正期間の間の観察対象信号のその又はそれぞれのフルクロックサイクルを排除した場合に、連続した前述の較正期間が時間的に連続するように、前述の較正期間を時間的に配置するステップを有することが可能である。それぞれの較正期間の持続時間は、観察対象信号よりも精度が高い時間信号との関係において決定可能である。このような時間信号は、例えば、基準クロック信号であってよい。基準クロック信号は、モジュールクロック信号又は観察対象信号のものよりも高い例えば、格段に高いクロック周波数を具備可能である。それぞれの較正期間の持続時間は、基準クロック信号の既定数の特徴をカウントすることにより、決定可能である。例えば、基準クロック信号の立ち上がり及び/又は立ち下がりエッジをカウント可能である。本方法は、このような連続した較正期間の間において、回路が基準クロック信号を利用しない低電力モードにおいて回路を動作させるステップを有することができる。例えば、回路は、連続した較正サイクルの間において、このような低電力モードにおいて動作させることができる。回路は、較正期間及びそれらの期間に適用された遅延遅延期間以外の期間において、このような低電力モードにおいて動作させることができる。本方法は、回路が低電力モードにある際に基準クロック信号が有効にならないように基準クロック信号を無効化するステップを有することができる。較正期間又は、それらの較正期間を具備する較正サイクルは、定期的に実装可能である。この規則性は、前述の較正の恩恵を受ける時間信号などのモジュールの信号との関係において決定可能である。本方法は、1つの較正期間の終点と先行する観察対象信号の前述の特定の特徴の間の遅延期間を計測すると共に、その開始点が後続の観察対象信号の前述の特定の特徴との関係において遅延されるように、次の較正期間を開始することにより、較正期間を時間的に配置するステップを有することが可能であり、遅延は、計測された遅延期間に等しい。それぞれの遅延期間は、基準クロック信号の特徴をカウントすることによって計測可能である。較正期間は、互いに同一の持続時間を具備可能である。本方法は、それぞれの較正期間について、観察対象信号の特徴をカウントすることにより、観察対象信号の周波数の前述の計測値を取得するステップを有することができる。影響を付与するステップは、モジュールによって利用される時間基準を設定するステップを有することができる。影響を付与するステップは、それぞれの較正期間に続いて、その較正期間に関して得られた計測値に基づいてモジュールの動作に対して影響を付与するステップを有することができる。即ち、次の計測値が得られる時点まで、それぞれの得られた計測値をこのような影響を付与するステップにおいて利用することが可能であり、以下、同様である。それぞれの得られた計測値は、モジュール内において設定される時間基準値として直接的に利用可能である。カウント又は監視される対象である様々な信号の特徴は、立ち上がり及び/又は立ち下がりエッジであってよい。本方法は、例えば、カウンタを利用してこのようなカウントステップを実行することにより、ハードウェアにおいて実行可能である。モジュールは、リアルタイムクロックユニットであってよい。本明細書には、その動作がモジュールクロック信号に基づいているモジュールを較正する方法が開示されており、この方法は、観察対象信号を時間信号と比較するステップであって、観察対象信号は、モジュールクロック信号又はモジュールクロック信号に基づいてモジュールによって生成されたクロック信号であり、且つ、時間信号は、観察対象信号よりも正確である、ステップと、このような比較の結果に基づいて、モジュールによって利用される時間基準を調節するステップと、を有する。本明細書には、その動作がモジュールクロック信号に基づいているモジュールを較正する方法が開示されており、この方法は、複数の較正期間の中のそれぞれの較正期間において、観察対象信号の特徴をカウントするステップであって、観察対象信号は、モジュールクロック信号又はモジュールクロック信号に基づいてモジュールによって生成されたクロック信号である、ステップと、それぞれの較正期間に続いて、関係するカウントステップの結果に基づいて、モジュールの動作を構成するステップと、を有する。本発明の第2の態様によれば、例えば、本発明の前述の第1の態様に従って、前述の方法を実行するべく構成されたマイクロコントローラが提供される。本発明の第3の態様によれば、例えば、本発明の前述の第1の態様に従って、前述の方法を実行するべく構成された回路が提供される。このような回路は、前述のモジュールを有することができる。本発明の実施例は、例えば、モバイル端末、基地局、及び中継局などのモバイル通信装置内の、自動車内の、又は産業用ロボット内のマイクロコントローラの形態において利用可能である。以下、一例としてのみ、図面の簡単な説明の節に記述されている添付図面を参照することとする。図1は、本発明を実施する回路1の回路図である。回路1は、モジュール2と、較正手段4と、を有する。モジュール2は、入力されたモジュールクロック信号MCSに基づいて動作するべく構成されている。例示用の回路1においては、モジュール2は、入力されたMCSに基づいてモジュール出力信号MOSを出力するべく構成されている。従って、MOSは、MCSから生成されるか又はMCSに基づいて生成されるものと見なすことが可能であり、且つ、例えば、MCSを2で除算したバージョンであってよい。又、モジュール2は、後述するように較正によって影響が付与される即ち、較正される別の信号図示されてはいないをも出力可能である。較正手段4は、複数の較正期間の中のそれぞれの較正期間において、MCSの、又はMOSなどのMCSから生成された信号の、周波数の計測値を取得するべく構成されている。較正手段4に対するMCS及びMOSの入力は、いくつかの実施例においては1つのみを利用可能であることを示すべく、図1には、破線によって表されている。一実施例においては、MCSの周波数の計測値は、MCS又はMOS観察対象信号OSの特徴をカウントした結果であってよい。較正手段4は、内部で生成された正確な時間信号に基づいて、或いは、例えば、基準クロック信号RCSなどの図1に示されている外部から供給された正確な時間信号に基づいて、それぞれの較正期間の持続時間を制御するべく構成可能である。図1におけるRCSの入力は、この場合にも、それが内部で生成された正確な時間信号を利用可能であるという意味において任意選択であってよいことを示すべく、破線によって表されている。較正手段4によって利用されるRCS又はその他の時間信号は、それがMCSよりも正確であるという意味において正確であると見なすことができる。一実施例においては、較正手段4によって利用されるRCS又はその他の時間信号は、それが完全であるという意味において正確であると見なすことができる。較正手段4は、MCS又はMOS又はRCS又は別の信号に基づいて、或いは、このような信号の組合せに基づいて、較正期間又は、較正期間と、その較正期間に適用された遅延と、を有する較正サイクルを実行する時期を決定可能である。モジュール2も、利用可能なこれらの信号に基づいて較正期間又は、較正サイクルを実行する時期を決定可能である。実際には、例えば、このような信号を使用することにより、外部ハードウェア又はソフトウェアを利用して較正期間又は、較正サイクルを実行する時期を決定可能である。較正手段4は、一実施例においては、OSの特徴として、例えば、立ち上がり又は立ち下がりエッジ又は期間の長さをカウント可能である。一般に、任意の信号の特徴をカウント可能であることを理解されたい。それぞれの較正期間又は、較正サイクルに続いて、較正手段4は、較正信号CSをモジュール2に出力してモジュール2の動作に影響を付与するか又はこれを構成し、これにより、モジュールの動作を較正するべく、動作可能である。較正手段4は、例えば、先行する較正期間において取得した関係する計測値に基づいて、或いは、複数の先行する較正期間を考慮することにより、CSを生成する。取得する計測値は、前述のようにカウントステップの結果であってよい。明らかになるように、このような影響の付与又は較正ステップは、基準クロック信号との関係において観察対象信号の不正確さを補償するべく機能する。影響を付与するステップは、モジュール2によって利用される時間基準を調節又は設定するステップ、例えば、モジュールによって利用されるコンデンサのキャパシタンスを設定又は調節するステップ、或いは、モジュールによって利用される遅延ラインを制御するステップを伴うものであってよい。好適な実施例においては、影響を付与するステップは、時間基準を調節又は設定するステップを伴う。較正手段4は、連続した較正期間の間の時間インターバルの長さが、それぞれ、実質的に、OSの整数個のクロックサイクル即ち、1つ又は複数の全体クロックサイクルになるように、OSとの関係において較正期間を時間的に配置するべく構成されている。このような時間インターバルは、OSの立ち上がり又は立ち下がりエッジと共に開始又は終了する必要がないことを理解されたい。換言すれば、較正手段4は、連続した較正期間がOSの少なくとも1つ又は複数の中間フルクロックサイクルによって時間的に分離されるように、且つ、時間の各部分を連結してその又はそれぞれの前述の中間フルクロックサイクルを排除した場合にこれらのサイクルは、必ずしも、立ち上がり又は立ち下がりエッジと共に開始又は終了する必要はない、連続した前述の較正期間が互いに同一の時間的な関係を具備するように、OSとの関係において較正期間を時間的に配置するべく構成されている。このような時間的関係は、連続した較正期間が、連結の後に、実質的に隣り合うか、連続するか、又は接するというものであってよい。較正手段4は、RCS及びOSMCS、又はMOS、又はMCSに基づいた別の信号を利用し、較正期間を時間的に配置可能である。例えば、較正手段4は、OSを利用し、連続した較正期間がOSの少なくとも1つ又は複数の中間フルクロックサイクルによって時間的に分離されるようにすることができる。例えば、較正手段4は、OSのフルクロックサイクルをカウント可能である。較正手段4は、例えば、RCSを使用して1つの較正期間内のOSの最後の特徴例えば、立ち上がりエッジとその較正期間の終点の間の期間を計測し、次いで、その期間を次の較正期間を開始する前に後続のOSの特徴例えば、立ち上がりエッジとの関係における遅延としてRCSを使用して適用することにより、RCS及びOSを利用し、このような時間的な構成が存在するようにすることができる。適用された遅延と、後続の較正期間と、の組合せを較正サイクルと呼称可能である。較正サイクルは、例えば、複数のMCS図示されてはいないが供給され、且つ、MCSの間におけるスイッチングが望ましい場合には、外部的にトリガ可能であることを理解されたい。例えば、較正サイクルは、手動により、或いは、外部のソフトウェア又はハードウェアにより、トリガ可能である。図2は、本発明を実施する方法6を規定するフローチャートである。方法6は、ステップ8、ステップ10、ステップ12、ステップ14、及びステップ16を有する。ステップ8において、新しい較正期間を開始するかどうかを決定している。従って、方法6は、新しい較正期間を開始する時点まで事実上待機するステップ8のいいえ。新しい較正期間を開始する場合にはステップ8のはい、本方法は、ステップ10に進む。新しい較正期間が実際に始まる前に、先行する較正期間の終点の位置に基づいて遅延が適用されることを理解されたい。前述のように、適用された遅延と、後続の較正期間と、を総称し、較正サイクルと呼称可能である。関係する較正期間が実際に始まったと考えられるステップ10において、OSの周波数の計測値を得るための技法の一例として、OSの特徴をカウントする。ステップ12において、現在の較正期間が終了したかどうかを決定している。従って、方法6は、このようなステップ10におけるカウントステップを継続することにより、較正期間が終了する時点まで事実上待機するステップ12のいいえ。較正期間が終了した場合にはステップ12のはい、本方法は、ステップ14に進む。次の較正期間に対して適用する遅延を決定するべく、較正期間の終点の位置を記録する。ステップ14において、取得した計測値に基づいて、モジュール2の動作に対して影響を付与するか又は構成しており、この取得した計測値は、この例においては、ステップ10におけるカウントステップの結果である。次いで、本方法は、ステップ16に進む。ステップ16において、更なる較正期間又は、更なる構成サイクルを待つかどうか、即ち、更なる較正期間が存在するかどうかを決定している。更なる較正期間が存在しない場合、例えば、なんからの理由から更なる較正期間が不要であると決定された場合には、本方法は、終了するステップ16のいいえ。さもなければ、本方法は、ステップ8に戻りステップ16のはい、次の較正サイクルを開始するための正しい時期を待つことになる。明らかになるように、本明細書に開示される後続の実施例は、RTCユニットに関係するものであるが、本発明は、例えば、正確な時間の追跡の維持を必要とする任意のユニット、或いは、例えば、1つのクロック信号と同期して動作することを要するが、そのクロック信号を常に利用しているわけではない任意の装置などの、その動作がモジュールクロック信号に基づいているその他のユニットモジュールの較正にも適用される。以下、RTCユニットの自動較正用の実施例の概要について説明する。この実施例においては、RTCユニットの時間値が可能な限り厳密に正しい時間値を追随するように、RTCユニットクロック信号又はMCSに基づいて動作するRTCユニットの時間基準カウンタのリロード値を、周期的に、或いは、時々、調節している。相対的に高精度の基準クロック信号RCSを使用し、相対的に低精度のRTCユニットのクロック信号MCSを計測する。更に詳しく後述するように、特定の期間計測ウィンドウ又は較正期間について、2つのカウンタにより、MCSの立ち上がりエッジとの関係においてMCSのフルサイクルと、計測ウィンドウの終点におけるMCSの立ち上がりエッジとの関係においてMCSの期間残存値と、を、それぞれ、計測している。開示された実施例においては、RTCユニットの時間基準カウンタ用のリロード値として、フルサイクル値これは、カウントされた立ち上がりエッジの数であってよいを直接的に使用しているが、これは、例えば、別の値との関係において間接的に利用することも可能である。例えば、数値演算の一部として使用可能である例えば、望ましい時間基準に対して適合させるべく係数によって乗算する。このような時間基準カウンタは、一般に、クロックサイクルを、例えば、秒、分、及び時間などの有用な時間の単位に変換するべく利用される。例えば、時間基準カウンタのリロード値が大きいほど、例えば、一秒の時間を計測するべくカウントを要するクロックサイクルの数も大きくなる。以下の実施例においては、計測ウィンドウ較正期間の終点における期間残存値を使用し、MCSの立ち上がりエッジとの関係において次の計測ウィンドウ較正期間の開始点を遅延させている。この結果、明らかになるように、リロード値を最適な値に厳密に追随させるリロード値の変調が実現されるこの値は、モジュールクロック信号の不正確性を補償するべく時間と共に変化する。以下に開示される実施例回路、方法などを電子回路内において利用することにより、RCSを較正サイクルそれぞれのサイクルは、較正期間の開始点に対して適用された遅延と、その較正期間と、を有するの間においてスイッチオフできるようにし、低電力動作を可能にしつつ、高精度と、例えば、温度ドリフトに起因したMCSの不正確性に応答したRTCユニットの自動再較正を実現可能である。以下に開示される実施例は、好適には、電子装置の一例としてのマイクロコントローラの実行コードによる更なるやり取りを伴うことなしに動作するべく、構成されている。即ち、この実施例は、別のエンティティとのやり取り例えば、そのようなマイクロコントローラによる計算の必要性を伴うことなしに、較正の自律的な実行を提供する。この実施例は、当然のことながら、組み込まれたユニットRTCユニットなど及びデュアルクロック動作能力を有する電子装置に対して全般的に適用可能であり、マイクロコントローラがその1つの例示用のタイプである。前述のように、RTCユニットは、RTCモジュールクロック信号によってクロック処理されるリロードカウンタにより、その時間基準例えば、1秒の持続時間を生成可能である。リロード値が時間基準の長さを決定する。このリロード値を調節することにより、RTCの時間基準を較正可能である。フルクロックサイクルの刻みにおいてのみリロード値を調節する端数の値が破棄されることに起因し、システムの精度が限定されることになる。RTCクロック周波数及び時間基準の長さに応じて、残存誤差が迅速に蓄積し、月当たりに数分の逸脱になる可能性がある。しかしながら、本発明の実施例例えば、後続の実施例は、この潜在的な問題に対処しており、且つ、明らかになるようにリロード値の変調を生成している。この結果、結果的に得られるリロード値は、概ね、理想的な値に厳格に追随する傾向を有することができる。RTC較正システムにおける更なるの課題は、外部の影響例えば、温度、湿度などによって生じるRTCクロックの周波数ドリフトを検出及び再較正するというものである。例えば、後続の実施例などの本発明の実施例は、相対的に低速で発生する温度ドリフトなどの外部の影響を自動的に補正する。温度ドリフトとの関係において実現可能なRTC時間基準の精度は、基準クロック信号の品質と、較正インターバルと、によってのみ、実質的に左右されることになる。例えば、更なる温度センサに対するニーズは存在しない。明らかになるように、後続の実施例は、実現可能であるその高精度、周波数ドリフトを補償するための自動較正、更なるセンサ温度センサなどを必要としないこと、及び低実装負荷例えば、追加の数学的処理が不要であるに起因し、有利であると考えられる。図3は、本発明を実施するシステム100の回路図である。システム100は、RTCユニット120と、システム発振ユニットSOU140と、自動較正ユニットACU150と、を有する。システム100は、RTCクロック信号MCS110と、システムクロック信号RCS130と、を受信するべく動作可能である。図3に示されているように、ACU150は、システム100に内蔵されている。RTCクロック信号110Aがクロック供給源としてRTCユニット120に対して入力されている。RTCユニット120は、RTCクロック信号110Aの制御下においてカウントするべく構成されたリロードタイマ図示されてはいないにより、その時間基準を生成/制御するべく構成されている。従って、リロードタイマのリロード値がRTC時間基準の持続時間を設定する。図3に示されているように、このリロード値は、ACU150によって供給される信号Fによって設定又は制御可能である。システムクロック信号130Bは、SOU140に供給されており、このクロック信号は、この実施例においては、RTCクロック信号110Aよりも高速及び高精度である。SOU140は、システムクロック信号130Bに基づいて、導出された基準クロック信号EをACU150に対して供給するべく構成されている。従って、基準クロック信号Eは、システムクロック信号130と同一であるか又はこれに依存すると見なすことができる。SOU140は、システムクロック信号B及び/又はその導出された基準クロックEをスイッチオン/オフするべく動作可能である。ACU150は、供給された基準クロック信号Eによってクロック処理されるべく構成されている。又、明らかになるように、較正の実行及び/又はウェークアップ/スリープ信号Dの生成の際に使用されるべく、RTCクロック信号Aも、ACU150に入力されている。較正サイクル適用された遅延に較正期間を加えたものの後に、時間基準リロード値信号FがRTCユニット120に対して入力され、且つ、基準クロック信号Eの発振をスイッチオフするべく、スリープ信号Dがシステム発振ユニット140に対して出力される。時間基準リロード値信号Fは、現在の時間基準リロード値を維持又は変更することができることを理解されたい。RTCユニット120は、連続した較正サイクルの間のインターバルの持続時間を決定する際に使用されるように、即ち、較正インターバルの生成のために、ACU150に対してティック信号ticksignalCを供給するべく構成されている。ティック信号Cは、一例として、RTCユニット120の較正された時間基準によって変調されたRTCクロック信号Aの受信された立ち上がりエッジに基づいたものであってよい。較正インターバルが経過したら、これは、新しい較正サイクルが始まることを通知するものであり、メイン発振ユニットSOU140が、システムクロック信号B及び基準クロック信号Eの発振をスイッチオンするべく、ウェークアップされD、且つ、新しい較正サイクルが開始される。SOU140は、ウェークアップ/スリープ信号Dの制御下において、基準クロック信号E及びシステムクロック信号Bを同時にターンオン及びオフさせ、例えば、その両方がオフの際に電力を節約するべく、動作可能であってよいことを理解されたい。本システム100について更に詳細に説明する前に、まず、その動作の理論について説明することとする。本システム100は、それぞれの較正期間に基づいて、RTCユニット120の時間基準カウンタのリロード値を自動的に決定するべく構成されている。この時間基準カウンタは、RTCクロック信号110Aのサイクルをカウントするべく構成されており、この信号は、周波数fRTCを具備するものと見なすことができる。カウンタが再起動されるまでのサイクルの数は、時間基準time_base、即ち、モジュールがその最小時間単位の持続時間例えば、1秒であると見なすものを定義している。最適な時間基準リロード値reload_valueoptは、次のように表現可能である。reload_valueopt=fRTCtime_base結果的に得られる最適なリロード値は、通常、整数と小数値を有する浮動小数点数であってよい。しかしながら、実際には、時間基準カウンタは、フルクロックサイクルのみをカウント可能であり、即ち、RTCクロックサイクルの小数部分は考慮されない。時間基準をRTCクロック期間によって除算された商に応じて、小数値の値は、0~1の範囲となろう。時間基準カウンタがそうであるように、この小数値を無視した際には、RTCユニットのそれぞれのタイマティックは、小さな誤差を伴うことになり、そのような誤差は、時間と共に蓄積し、時間信号の逸脱を増大させる。例えば、RTCユニットが過剰な高速で稼働していると見えることになろう。本実施例においては、時間基準カウンタのリロード値を変調することにより、このような逸脱を防止又は補償可能である。このような変調は、本実施例においては、以下の原理に従って稼働するべく構成されたACU150によって自動的に提供される。この原理を理解するために有用なタイミング図である図4を参照されたい。図4のタイミング図は、較正期間が互いに同一の持続時間を具備することを示す等しい幅の一連の矩形として示されたそれぞれの個別の較正期間計測ウィンドウを有する連続した較正サイクルを示している。RTCクロック信号Aも、較正期間に並んで示されており、それぞれの信号の立ち上がりエッジが下方を指す矢印によって表されている。図4の場合には、後述する図5とは対照的に、連続した較正期間の間にギャップ又はブレークが存在していない。較正期間内においては、立ち上がりエッジとの関係におけるフルRTCクロックサイクル、即ち、立ち上がりエッジイベント、がカウントされる。図4に、一例として示されているように、第1較正期間においては、4つのエッジが、第2較正期間においては、3つのエッジが、そして、第3較正期間においては、4つのエッジがカウントされており、以下同様である。これらの較正期間は、基準クロック信号Eに基づいて生成されており、且つ、従って、RTCクロック信号Aよりも正確であるが、これに対して非同期状態にある。理論的には、図4に示されているように、1つの較正期間がギャップを伴うことなしにその前のものに後続している場合には、較正期間の連続した開始点は、RTCクロック信号Aとの関係においてシフトする。RTCクロック信号Aとの関係における較正期間の開始点のこの変化する相対位置に応じて、適宜、1つのエッジイベントがそれなりにカウントされる。このカウントされた値の変動は、RTC時間基準カウンタの時間基準リロード値信号Fによって制御されるリロード値の必要な変調を直接的に表している。時間基準リロード値信号Fは、カウントステップの結果自体を、或いは、例えば、アップ/ダウン増分信号を、保持可能であることを理解されたい。安定したRTCクロック信号Aの場合には、リロード値として直接的に使用可能であるカウント結果のシーケンスは、反復較正パターンと呼称可能な周期的な振る舞いを呈する。この較正パターンは、図4においては、4、4、3の反復パターンである。1つの期間内における値の平均図4の例においては、3.667は、最適な時間基準値reload_valueoptに非常に接近することになる。従って、実現可能な精度は、いまや、基準クロック信号Eの精度及び分解能にのみ限定される。電力を節約するべく時々システムクロック信号Bをスイッチオフすることができるように、連続した較正サイクルの間にギャップを具備することが望ましい。この観点において、図4のものに似たタイミング図ではあるが、連続した較正サイクルの間にRTCクロック信号の多数のサイクルに対応するものであってよいブレーク又はギャップを示す図5を参照されたい。一例として、一実施例においては、較正サイクルの較正期間は、250msの持続時間を具備可能であり、且つ、連続した較正サイクルの間のインターバルは、1分、或いは、場合によっては、10分の持続時間を具備可能である。連続した新しい較正期間の開始点をシフトさせる図4の振る舞いを維持するべく、本実施例においては、ACU150により、較正期間内のRTCクロック信号Aの最後の立ち上がりエッジと較正期間の終点の間の残っている時間残存期間を計測している。この残存期間は、次の較正サイクルにおいて適用するべき、即ち、RTCクロック信号の後続の立ち上がりエッジとの関係において次の較正期間の開始点を遅延させるための、望ましい遅延を表している図5を参照されたい。この手順を利用することにより、図4に示されているものと実質的に同一の振る舞いを維持しつつ、較正サイクルの間にシステムクロック信号B及び/又は基準クロック信号Eがスイッチオフされる時間ギャップ較正インターバルを挿入可能である。図6は、ACU150の例示用の実装を示す回路図である。ACU150は、較正インターバル生成器210と、エッジ検出器220と、計測ウィンドウ生成器230と、CNTRTCカウンタ240と、CNTDRCカウンタ250と、を有する。ACU150は、基準クロック信号E、RTCクロック信号A、及びティック信号Cに基づいて動作するべく構成されているが、わかりやすくするべく、図6には、様々な要素に対する基準クロック信号Eの入力は示されていない。較正サイクルの開始は、較正インターバル生成器210によって起動され、この較正インターバル生成器は、RTCユニット120から供給されるティック信号Cに基づいてRTCタイマティックをカウントするべく構成されている。このカウンタが満了した場合に、システムクロック信号Bと、従って、基準クロック信号Eと、をスイッチオンするべく、ウェークアップ信号DがSOU140に対して出力される。この結果、新しい較正サイクルが開始されることになる。較正サイクルの開始は、RTCクロック信号Aと同期している。このために、エッジ検出器220がRTCクロックの次の立ち上がりエッジにおいて開始信号Hを供給する。この開始信号Hは、計測ウィンドウ生成器230を起動する。計測ウィンドウ生成器230は、遅延カウンタ値Iのカウントダウンを開始し、この遅延カウンタ値は、以前の較正サイクルに基づいてCNTDRCカウンタ250から供給される。遅延値が0に到達するのに伴って、RTCクロックサイクルカウンタCNTRTCカウンタ240が図6に示されてはいないリセット信号に基づいて0に設定され、且つ、現在の較正サイクルの較正期間が開始される。較正期間計測ウィンドウが有効である限り、イネーブル信号Jも有効である。イネーブル信号Jが有効である限り、RTCクロックサイクルカウンタCNTRTCカウンタ240は、エッジ検出器220によって供給されるそれぞれの新しいエッジストローブ信号Kに伴ってカウントアップする。同時に、イネーブル信号Jが有効である限り、期間残存CNTDRCカウンタ250が、それぞれの基準クロック信号Fサイクルに伴ってカウントアップする。RTCクロック信号Aのそれぞれの立ち上がりエッジにおいて、エッジ検出器220は、リセット信号Lを出力し、残存期間カウンタCNTDRC250をクリアする。基準クロック信号Eを参照して計測ウィンドウ生成器230によって計測される較正期間時間の満了の際に、イネーブル信号Jがディスエーブルされ、この結果、カウンタCNTRTC240及びCNTDRC250は、動作を停止し、且つ、それぞれの値を保持する。リセット信号Lは、この時点においては、残存期間カウンタCNTDRC250をクリアしない。その較正サイクルの較正期間計測ウィンドウにおけるRTCクロック信号の立ち上がりエッジなどのエッジを基本的にカウントしたCNTRTC240のカウンタ値は、RTCユニット120の時間基準リロード値として、且つ、この実施例においては、直接的に時間基準リロード値信号Fとして、直接的に使用される。期間残存カウンタCNTDRC250が、その値を保持し、この値は、次の較正サイクルの遅延値Iとして使用される。次いで、計測ウィンドウ生成器230が終了信号Mを較正インターバル生成器210に対して出力し、この結果、スリープ信号DがSOU140対して出力される。相応して、システムクロック信号B及び基準クロック信号Eがスイッチオフされる。インターバルが経過し、且つ、新しい較正サイクルが開始される時点まで、RTCユニットのタイマティックCをカウントするべく、較正インターバル生成器210が再起動される。図7は、本発明を実施する方法300のフローチャートである。方法300は、ステップ302~ステップ328を有する。方法300は、先行する較正サイクルの終点に続いて、ステップ302において開始される。ステップ302において、較正サイクル間において電力を節約するべく、システムクロック信号B及び基準クロック信号Eをスイッチオフしている。次いで、ステップ304において、較正サイクルの間のインターバルを決定可能なように、較正インターバル生成器210のカウンタに読み込んでいる。ステップ306において、ティック信号CがRTCユニット120から受信された際に、この較正インターバル生成器201のカウンタに読み込まれた値を減分しており、この時点で、本方法は、ステップ308に進む。ステップ308において、較正インターバルが経過したかどうか、即ち、較正インターバル生成器210のカウンタに読み込まれた値がゼロに減分されたかどうかを決定している。方法300は、ステップ306に戻り、且つ、読み込まれた値を次のティック信号Cにおいて減分することにより、較正インターバル生成器210のカウンタに読み込まれた値がゼロに減分される時点で、事実上待機するステップ308のいいえ。値がゼロに減分されたらステップ308のはい、本方法は、新しい較正サイクルが開始されるのに伴って、ステップ310に進む。ステップ310において、システムクロック信号B及び基準クロック信号Eをスイッチオンしている。次いで、本方法は、ステップ312に進み、例示用のクロック信号の特徴としてのRTCクロック信号Aの立ち上がりエッジを待つステップ312のいいえ。このような立ち上がりエッジが検出されたらステップ312のはい、本方法は、ステップ314に進む。ステップ314において、カウンタ値CNTDRCが0に等しいかどうかを判断し、且つ、等しくない場合にはステップ314のいいえ、連続的にステップ316を通過することにより、0に等しくなる時点までステップ314のはい、基準クロック信号Eのサイクルごとに、値を減分する。この結果、較正サイクルの較正期間計測ウィンドウの開始点が、先行する較正サイクルから保持されたカウンタ値CNTDRCに従って、RTCクロック信号Aの立ち上がりエッジとの関係において遅延される。カウンタ値CNTDRCが0に到達したらステップ314のはい、本方法は、較正サイクルの較正期間の開始を象徴するステップ318に進む。ステップ318においては、カウンタ値CNTRTCを0に設定する。次いで、本方法は、較正期間計測ウィンドウ又は計測時間が満了していないという仮定の下にステップ322及びステップ324のいいえ、RTCクロック信号Aの次の立ち上がりエッジが検出される時点まで、ステップ320、ステップ322、及びステップ324を通じたループを循環する。このそれぞれのループにおいて、カウンタ値CNTDRCは、ステップ320において、基準クロック信号Eのサイクルごとに1だけ増分される。RTCクロック信号Aの立ち上がりエッジが検出されたらステップ322のはい、本方法は、ステップ326を介してステップ322及び324の間を通過するが、このステップにおいては、カウンタ値CNTRTCを増分してその立ち上がりエッジを正式にカウントすると共に、記録された遅延残存期間値を正式にゼロにするべく、カウンタ値CNTDRCを0にリセットする。相応して、計測時間較正期間が経過したと判明した際にはステップ324のはい、カウンタ値CNTRTCは、較正期間において検出されたRTCクロック信号Aの立ち上がりエッジの数を表しており、且つ、カウンタ値CNTDRCは、RTCクロック信号Aの最後の立ち上がりエッジと較正期間の終点の間の時間である基準クロック信号Eのクロックサイクル内の残存期間時間を表している。次いで、カウンタ値CNTRTCを使用し、RTCユニット120によって使用される時間基準を設定する。次いで、本方法は、ステップ302に戻り、システムを低電力動作モードに投入するべく、システムクロック信号B及び/又は基準クロック信号Eがスイッチオフされる。カウンタ値CNTDRCは、ステップ314及び316において次の較正期間をRTCクロック信号Aの立ち上がりエッジとの関係において遅延させるための遅延として使用されるべく保持される。付記1:本明細書には、RTCクロックAに基づいて動作し、時刻及び日付をカウントするRTCユニット120又は任意の類似したユニットと、RTCクロックを較正するべく、第2クロック基準クロック、Eに基づいて動作する自動較正ユニット150と、を有する電子装置用のリアルタイムクロック自動較正システムが開示されている。付記2:本明細書には、RTCクロックの信号入力A、基準クロックのクロック入力E、RTCユニットからの時間ティック信号の信号入力C、RTCユニットの時間基準用のリロード値を提供する値出力時間基準リロード値、F、及びシステムクロックをスイッチオン/オフして電力節約モードを提供するべくシステム発振ユニットを制御するウェークアップ及びスリープの信号出力Dという入力及び出力を有する前述のシステム付記1を参照されたいにおいて動作する自動較正ユニットが開示されている。付記3:前述の自動較正ユニット付記2を参照されたいは、較正インターバル及び制御信号生成用のユニット210、RTCクロックエッジ検出及び制御信号生成用のユニット220、計測ウィンドウ及び制御信号を生成するユニット230、RTCクロックサイクルをカウントするユニットCNTRTC、240、及び基準クロックサイクルをカウントするユニットCNTDRC、250を有することができる。付記4:本明細書には、RTC時間ティックイベントをカウントして較正インターバルを生成するステップと、較正インターバルが経過した際にウェークアップ信号を生成するステップと、終了信号Mの入力の際に較正インターバルを再開すると共にスリープ信号を出力するステップと、を有する前述のシステム付記3を参照されたいによって実行されるRTC自動較正を周期的に開始するための時間インターバルを生成する方法が開示されている。付記5:本明細書には、RTCクロックの立ち上がりエッジを検出するステップと、CNTDRCの以前のカウンタ値によって付与される遅延時間のカウントを開始するステップと、遅延時間の満了時にCNTRTCのカウンタ値をリセットするステップと、計測ウィンドウ時間が稼働している際に計測ウィンドウ時間のカウントを開始するステップと、カウンタCNTDRCによってRTCクロックサイクルをカウントするステップと、カウンタCNTDRCによってシステムクロックサイクルをカウントするステップと、RTCクロックのそれぞれの立ち上がりエッジの際にCNTDRC値を0にリセットするステップと、計測ウィンドウ時間の満了の際にカウンタCNTRTC及びCNTDRCを停止及び保持するステップと、CNTRTCのカウンタ値を出力するステップと、終了信号を出力するステップと、RTC時間基準リロード値としてCNTRTCのカウンタ値を使用するステップと、を有する前述のシステム付記3を参照されたい上において動作するRTC自動較正方法が開示されている。付記6:本明細書には、前述の較正インターバルの満了の際に付記4を参照されたい、前述のRTC自動較正ランを開始するステップ付記5を参照されたいと、前述の終了信号の出力の際に付記5を参照されたい、前出の較正インターバルランを開始するステップ付記4を参照されたいと、を有する前述のシステム付記3を参照されたい上において動作するRTC自動較正ルーチンを実行する方法が開示されている。付記7:本明細書には、前述の付記6の方法を周期的に反復するステップと、等距離の較正インターバルを使用し、且つ、これにより、時間の経過に伴ってRTC時間基準値の振る舞いの平均化を実現するステップと、を有する前述のシステム付記3を参照されたい上において動作するRTC自動ルーチンサイクルを実行する方法が開示されている。これらのシステム/方法は、ハードウェア又はソフトウェアにおいて実装可能である。これらのシステム及び方法をハードウェアにおいて実装することが望ましい。前述の態様のいずれのものにおいても、様々な特徴は、ハードウェアにおいて、或いは、1つ又は複数のプロセッサ上において稼動するソフトウェアモジュールとして実装可能である。1つの態様の特徴は、その他の態様の中の任意のものに対して適用可能である。又、本発明は、本明細書に記述されている方法の中の任意のものを実行するコンピュータプログラム又はコンピュータプログラムプロダクトと、本明細書に記述されている方法の中のいずれかのものを実行するプログラムがその上部に保存されているコンピュータ可読媒体と、をも提供する。本発明を実施するコンピュータプログラムは、コンピュータ可読媒体上に保存可能であり、或いは、例えば、インターネットのウェブサイトから提供されるダウンロード可能なデータ信号などの信号の形態を有することも可能であり、或いは、その他の形態を有することも可能であろう。