"入力映像信号に所定の信号処理を行って所定の伝送フォーマットの出力映像信号を映像信号線を経て伝送する映像信号処理回路であって、前記出力映像信号の前記伝送フォーマットに、前記入力映像信号を構成するデータに対応するデータのない無効ビットが存在する場合、前記入力映像信号の階調データの低レベル及び高レベルの数を計数して前記低レベルの数と前記高レベルの数との大小を比較判定し、この判定結果に基づいて前記無効ビットの極性を設定する無効ビット極性設定手段が設けられていることを特徴とする映像信号処理回路。前記無効ビット極性設定手段は、前記入力映像信号の階調データの前記低レベル及び高レベルの数を計数し、前記低レベルの数と前記高レベルの数との大小を比較判定して判定結果を出力する入力映像信号判定手段と、該入力映像信号判定手段による前記判定結果に基づいて前記無効ビットの極性を確定する無効ビット極性確定手段とから構成されていることを特徴とする請求項1記載の映像信号処理回路。前記入力映像信号判定手段は、前記無効ビットが存在する前記出力映像信号の一定周期内に対応する前記入力映像信号の階調データの前記低レベルの数と前記高レベルの数とを計数する構成とされ、前記無効ビット極性確定手段は、前記高レベルの数が半数より多い場合に前記無効ビットの極性を高レベルに確定する一方、前記低レベルの数が半数より多い場合に前記無効ビットの極性を低レベルに確定する構成とされていることを特徴とする請求項2記載の映像信号処理回路。前記無効ビット極性確定手段は、前記高レベルの数と前記低レベルの数とが同数の場合に前記無効ビットの極性を低レベルに確定する構成とされていることを特徴とする請求項3記載の映像信号処理回路。入力映像信号に所定の信号処理を行って所定の伝送フォーマットの出力映像信号を映像信号線を経て伝送する映像信号処理回路であって、前記出力映像信号の前記伝送フォーマットに、前記入力映像信号を構成するデータに対応するデータのない無効ビットが存在する場合、前記無効ビットが存在する前記出力映像信号に対して、前記無効ビットの極性を、時系列的に1つ前の有効データビットの極性と同一極性に設定する無効ビット極性設定手段が設けられていることを特徴とする映像信号処理回路。入力映像信号に所定の信号処理を行って所定の伝送フォーマットの出力映像信号を映像信号線を経て伝送する映像信号処理回路であって、当該映像信号処理回路は、複数のデータ記憶用デバイスを有すると共にアドレスをもつスレーブ側装置が前記映像信号線を介して接続され、一定周期毎に、前記スレーブ側装置に対するアドレス及び送信/受信要求を出力すると共に、前記出力映像信号を送信又は前記スレーブ側装置からデータを受信し、かつ、送信モード時において前記スレーブ側装置の前記各データ記憶用デバイスを選択するためのデバイス選択用ビットデータを出力するマスタ側装置として構成され、かつ、前記スレーブ側装置の前記各データ記憶用デバイスを選択しない受信モード時には無効ビットとなる前記デバイス選択用ビットデータに対して、前記スレーブ側装置から受信した前記データの低レベル及び高レベルの数を前記一定周期毎に計数して前記低レベルの数と前記高レベルの数との大小を比較判定し、この判定結果に基づいて極性を設定する無効ビット極性設定手段が設けられていることを特徴とする映像信号処理回路。前記無効ビット極性設定手段は、前記送信/受信要求に基づいて、当該映像信号処理回路の伝送モードが送信モードか受信モードかを前記一定周期毎に判定する伝送モード判定手段と、該伝送モード判定手段により前記伝送モードが受信モードと判定されたとき、前記スレーブ側装置から受信した前記データの低レベル及び高レベルの数を前記一定周期毎に計数する計数手段と、該計数手段により計数された前記データの低レベルの数と高レベルの数との大小を前記一定周期毎に比較判定し、この判定結果に基づいて前記無効ビットの極性を確定する無効ビット極性確定手段とを有することを特徴とする請求項6記載の映像信号処理回路。前記無効ビット極性確定手段は、前記高レベルの数が半数より多い場合に前記無効ビットの極性を高レベルに確定する一方、前記低レベルの数が半数より多い場合に前記無効ビットの極性を低レベルに確定する構成とされていることを特徴とする請求項7記載の映像信号処理回路。前記無効ビット極性確定手段は、前記高レベルの数と前記低レベルの数とが同数の場合に前記無効ビットの極性を低レベルに確定する構成とされていることを特徴とする請求項8記載の映像信号処理回路。入力映像信号に所定の信号処理を行って所定の伝送フォーマットの出力映像信号を映像信号線を経て伝送する映像信号処理回路であって、当該映像信号処理回路は、複数のデータ記憶用デバイスを有すると共にアドレスをもつスレーブ側装置が前記映像信号線を介して接続され、一定周期毎に、前記スレーブ側装置に対するアドレス及び送信/受信要求を出力すると共に、前記出力映像信号を送信又は前記スレーブ側装置からデータを受信し、かつ、送信モード時において前記スレーブ側装置の前記各データ記憶用デバイスを選択するためのデバイス選択用ビットデータを出力するマスタ側装置として構成され、かつ、前記スレーブ側装置の前記各データ記憶用デバイスを選択しない受信モード時には無効ビットとなる前記デバイス選択用ビットデータの極性を、時系列的に1つ前の有効データビットの極性と同一極性に設定する無効ビット極性設定手段が設けられていることを特徴とする映像信号処理回路。入力映像信号に所定の信号処理を行って所定の伝送フォーマットの出力映像信号を映像信号線を経て伝送する映像信号処理回路に用いられる映像信号処理方法であって、無効ビット極性設定手段が、前記出力映像信号の前記伝送フォーマットに、前記入力映像信号を構成するデータに対応するデータのない無効ビットが存在する場合、前記入力映像信号の階調データの低レベル及び高レベルの数を計数して前記低レベルの数と前記高レベルの数との大小を比較判定し、この判定結果に基づいて前記無効ビットの極性を設定する無効ビット極性設定処理を行うことを特徴とする映像信号処理方法。前記無効ビット極性設定処理では、入力映像信号判定手段が、前記入力映像信号の階調データの前記低レベル及び高レベルの数を計数し、前記低レベルの数と前記高レベルの数との大小を比較判定して判定結果を出力する入力映像信号判定処理と、無効ビット極性確定手段が、前記入力映像信号判定手段による前記判定結果に基づいて前記無効ビットの極性を確定する無効ビット極性確定処理とを行うことを特徴とする請求項11記載の映像信号処理方法。入力映像信号に所定の信号処理を行って所定の伝送フォーマットの出力映像信号を映像信号線を経て伝送する映像信号処理回路に用いられる映像信号処理方法であって、無効ビット極性設定手段が、前記出力映像信号の前記伝送フォーマットに、前記入力映像信号を構成するデータに対応するデータのない無効ビットが存在する場合、前記無効ビットが存在する前記出力映像信号に対して、前記無効ビットの極性を、時系列的に1つ前の有効データビットの極性と同一極性に設定する無効ビット極性設定処理を行うことを特徴とする映像信号処理方法。入力映像信号に所定の信号処理を行って所定の伝送フォーマットの出力映像信号を映像信号線を経て伝送する映像信号処理回路に用いられる映像信号処理方法であって、当該映像信号処理回路を、複数のデータ記憶用デバイスを有すると共にアドレスをもつスレーブ側装置が前記映像信号線を介して接続され、一定周期毎に、前記スレーブ側装置に対するアドレス及び送信/受信要求を出力すると共に、前記出力映像信号を送信又は前記スレーブ側装置からデータを受信し、かつ、送信モード時において前記スレーブ側装置の前記各データ記憶用デバイスを選択するためのデバイス選択用ビットデータを出力するマスタ側装置として構成し、無効ビット極性設定手段が、前記スレーブ側装置の前記各データ記憶用デバイスを選択しない受信モード時には無効ビットとなる前記デバイス選択用ビットデータに対して、前記スレーブ側装置から受信した前記データの低レベル及び高レベルの数を前記一定周期毎に計数して前記低レベルの数と前記高レベルの数との大小を比較判定し、この判定結果に基づいて極性を設定する無効ビット極性設定処理を行うことを特徴とする映像信号処理方法。前記無効ビット極性設定処理では、伝送モード判定手段が、前記送信/受信要求に基づいて、当該映像信号処理回路の伝送モードが送信モードか受信モードかを前記一定周期毎に判定する伝送モード判定処理と、計数手段が、前記伝送モード判定手段により前記伝送モードが受信モードと判定されたとき、前記スレーブ側装置から受信した前記データの低レベル及び高レベルの数を前記一定周期毎に計数する計数処理と、無効ビット極性確定手段が、前記計数手段により計数された前記データの低レベルの数と高レベルの数との大小を前記一定周期毎に比較判定し、この判定結果に基づいて前記無効ビットの極性を確定する無効ビット極性確定処理とを行うことを特徴とする請求項14記載の映像信号処理方法。入力映像信号に所定の信号処理を行って所定の伝送フォーマットの出力映像信号を映像信号線を経て伝送する映像信号処理回路に用いられる映像信号処理方法であって、当該映像信号処理回路を、複数のデータ記憶用デバイスを有すると共にアドレスをもつスレーブ側装置が前記映像信号線を介して接続され、一定周期毎に、前記スレーブ側装置に対するアドレス及び送信/受信要求を出力すると共に、前記出力映像信号を送信又は前記スレーブ側装置からデータを受信し、かつ、送信モード時において前記スレーブ側装置の前記各データ記憶用デバイスを選択するためのデバイス選択用ビットデータを出力するマスタ側装置として構成し、無効ビット極性設定手段が、前記スレーブ側装置の前記各データ記憶用デバイスを選択しない受信モード時には無効ビットとなる前記デバイス選択用ビットデータの極性を、時系列的に1つ前の有効データビットの極性と同一極性に設定する無効ビット極性設定処理を行うことを特徴とする映像信号処理方法。請求項1乃至10のいずれか一に記載の映像信号処理回路を有することを特徴とする画像表示装置。しかしながら、上記関連技術では、次のような課題があった。すなわち、特許文献1に記載された画像表示装置では、無効ビットをL又はHに固定した場合、入力される階調データによっては、伝送データに変化点H→L又はL→Hが発生する。伝送データに変化点があると、その周期でEMIノイズが発生するという問題点がある。たとえば、図13に示すように、画像表示装置において、映像信号の伝送フォーマットが、たとえば10ビットのmini-LVDSフォーマットで伝送される場合、1サイクル当たりの伝送すべき映像信号は、全部で10ビット×R赤,G緑,B青ビットすなわち、30ビットであり、4ペア8ビット周期の映像信号線で伝送すると2ビット分余る。この余りビットすなわち、無効ビットX1a,X2a,X1b,X2bは、通常は電力低減のために、極性以下、論理レベルともいうをLレベル0に固定することが多い。ところが、無効ビットX1a,X2a,X1b,X2bの論理レベルを固定する方法では、一定期間すなわち、Dataサイクル中に、固定した論理レベルと逆の論理レベルが多い映像信号が入力された場合に、映像信号線に起因するEMIピークノイズが多く発生することになる。EMIの観点から考えると、たとえば図14に示すように、映像信号線に0階調0000000000が入力された場合は、全ビットが同一極性のため、EMIピークノイズは発生しないが、図15に示すように、1023階調1111111111が入力された場合、無効ビットX1a,X2a,X1b,X2bはLレベル固定とされているため、無効ビットX1a,X2a,X1b,X2bの前後でレベルの変化が生じる。この場合、つまり、1023階調の画面が表示された場合、データD3±とデータD7±が4クロックCLK周期で変動することとなり、クロックの1/4の周期でデータに起因するEMIのピークノイズが発生するという課題がある。また、特許文献2に記載された表示装置では、ポラリティ信号は、液晶の極性反転信号であり、極性反転信号の極性と入力階調データに相関はない。たとえば、入力階調データが全てHのときも、液晶の交流化駆動のために極性反転が必要であり、極性反転を行うときにHからLに変化すると、伝送データに変化点が発生する。伝送データに変化点があると、その周期でEMIノイズが発生するという問題点がある。また、特許文献3に記載された装置では、上記Rデータを伝送する伝送フォーマットに無効ビットが存在しても、制御されないため、データに起因するEMIノイズが発生するという課題がある。この発明は、上述の事情に鑑みてなされたもので、出力映像信号の伝送フォーマットに無効ビットがある場合に、階調レベルに関わらず、EMIの放射レベルが軽減される映像信号処理回路、該処理回路に用いられる映像信号処理方法、及び画像表示装置を提供することを目的としている。上記課題を解決するために、この発明の第1の構成は、入力映像信号に所定の信号処理を行って所定の伝送フォーマットの出力映像信号を映像信号線を経て伝送する映像信号処理回路に係り、前記出力映像信号の前記伝送フォーマットに、前記入力映像信号を構成するデータに対応するデータのない無効ビットが存在する場合、前記入力映像信号の階調データの低レベル及び高レベルの数を計数して前記低レベルの数と前記高レベルの数との大小を比較判定し、この判定結果に基づいて前記無効ビットの極性を設定する無効ビット極性設定手段が設けられていることを特徴としている。また、この発明の第2の構成は、入力映像信号に所定の信号処理を行って所定の伝送フォーマットの出力映像信号を映像信号線を経て伝送する映像信号処理回路に用いられる映像信号処理方法に係り、無効ビット極性設定手段が、前記出力映像信号の前記伝送フォーマットに、前記入力映像信号を構成するデータに対応するデータのない無効ビットが存在する場合、前記入力映像信号の階調データの低レベル及び高レベルの数を計数して前記低レベルの数と前記高レベルの数との大小を比較判定し、この判定結果に基づいて前記無効ビットの極性を設定する無効ビット極性設定処理を行うことを特徴としている。この発明の構成によれば、出力映像信号の伝送フォーマットに無効ビットがある場合に、階調レベルに関わらず、EMIの放射レベルを軽減することができる。上記無効ビット極性設定手段入力映像信号判定部、無効ビット制御部が、上記入力映像信号の階調データ2進数の上記低レベル及び高レベルの数を計数し、上記低レベルの数と上記高レベルの数との大小を比較判定して判定結果を出力する入力映像信号判定手段入力映像信号判定部と、同入力映像信号判定手段による上記判定結果に基づいて上記無効ビットの極性を確定する無効ビット極性確定手段無効ビット制御部とから構成されている映像信号処理回路を実現する。また、上記入力映像信号判定手段は、上記無効ビットが存在する上記出力映像信号の一定周期内に対応する上記入力映像信号の階調データの上記低レベルの数と上記高レベルの数とを計数する構成とされ、上記無効ビット極性確定手段は、上記高レベルの数が半数より多い場合に上記無効ビットの極性を高レベルに確定する一方、上記低レベルの数が半数より多い場合に上記無効ビットの極性を低レベルに確定する構成とされている。また、上記無効ビット極性確定手段は、上記高レベルの数と上記低レベルの数とが同数の場合に上記無効ビットの極性を低レベルに確定する構成とされている。また、入力映像信号に所定の信号処理を行って所定の伝送フォーマットの出力映像信号を映像信号線を経て伝送する映像信号処理回路に係り、上記出力映像信号の上記伝送フォーマットに、上記入力映像信号を構成するデータに対応するデータのない無効ビットが存在する場合、上記無効ビットが存在する上記出力映像信号に対して、上記無効ビットの極性を、時系列的に1つ前の有効データビットの極性と同一極性に設定する無効ビット極性設定手段が設けられている。また、入力映像信号に所定の信号処理を行って所定の伝送フォーマットの出力映像信号を映像信号線を経て伝送する映像信号処理回路に係り、当該映像信号処理回路は、複数のデータ記憶用デバイスを有すると共にアドレスをもつスレーブ側装置が上記映像信号線を介して接続され、一定周期毎に、上記スレーブ側装置に対するアドレス及び送信/受信要求を出力すると共に、上記出力映像信号を送信又は上記スレーブ側装置からデータを受信し、かつ、送信モード時において上記スレーブ側装置の上記各データ記憶用デバイスを選択するためのデバイス選択用ビットデータを出力するマスタ側装置として構成され、かつ、上記スレーブ側装置の上記各データ記憶用デバイスを選択しない受信モード時には無効ビットとなる上記デバイス選択用ビットデータに対して、上記スレーブ側装置から受信した上記データの低レベル及び高レベルの数を上記一定周期毎に計数して上記低レベルの数と上記高レベルの数との大小を比較判定し、この判定結果に基づいて極性を設定する無効ビット極性設定手段が設けられている。また、上記無効ビット極性設定手段は、上記送信/受信要求に基づいて、当該映像信号処理回路の伝送モードが送信モードか受信モードかを上記一定周期毎に判定する伝送モード判定手段伝送モード判定回路と、該伝送モード判定手段により上記伝送モードが受信モードと判定されたとき、上記スレーブ側装置から受信した上記データの低レベル及び高レベルの数を上記一定周期毎に計数する計数手段カウンタ回路と、該計数手段により計数された上記データの低レベルの数と高レベルの数との大小を上記一定周期毎に比較判定し、この判定結果に基づいて上記無効ビットの極性を確定する無効ビット極性確定手段無効bit制御部とを有している。また、上記無効ビット極性確定手段無効bit制御部は、上記高レベルの数が半数より多い場合に上記無効ビットの極性を高レベルに確定する一方、上記低レベルの数が半数より多い場合に上記無効ビットの極性を低レベルに確定する構成とされている。また、上記無効ビット極性確定手段無効bit制御部は、上記高レベルの数と上記低レベルの数とが同数の場合に上記無効ビットの極性を低レベルに確定する構成とされている。また、入力映像信号に所定の信号処理を行って所定の伝送フォーマットの出力映像信号を映像信号線を経て伝送する映像信号処理回路に係り、当該映像信号処理回路は、複数のデータ記憶用デバイスを有すると共にアドレスをもつスレーブ側装置が上記映像信号線を介して接続され、一定周期毎に、上記スレーブ側装置に対するアドレス及び送信/受信要求を出力すると共に、上記出力映像信号を送信又は上記スレーブ側装置からデータを受信し、かつ、送信モード時において上記スレーブ側装置の上記各データ記憶用デバイスを選択するためのデバイス選択用ビットデータを出力するマスタ側装置として構成され、かつ、上記スレーブ側装置の上記各データ記憶用デバイスを選択しない受信モード時には無効ビットとなる上記デバイス選択用ビットデータの極性を、時系列的に1つ前の有効データビットの極性と同一極性に設定する無効ビット極性設定手段が設けられている。図1は、この発明の第1の実施形態である映像信号処理回路を有する画像表示装置の要部の電気的構成を示すブロック図である。この形態の画像表示装置は、同図に示すように、信号処理基板10と、表示装置駆動用ドライバ21と、表示装置走査用ドライバ22と、映像表示部30とから構成されている。信号処理基板10は、映像信号線11と、映像信号処理回路12と、映像信号線13と、信号線14,15とを有している。映像信号処理回路12は、外部から映像信号線11を経て与えられた入力映像信号inに所定の信号処理たとえば、映像信号の並び替え処理を行って、表示装置駆動用ドライバ21に対応して予め決められている所定の伝送フォーマットの出力映像信号vaを映像信号線13を経て表示装置駆動用ドライバ21へ伝送する。また、映像信号処理回路12は、制御信号ct1を信号線14を経て表示装置駆動用ドライバ21に与えると共に、制御信号ct2を信号線15を経て表示装置走査用ドライバ22に与える。上記制御信号ct1は、映像信号用クロック、R,G,Bなどの階調信号映像信号、各種制御信号水平同期信号、極性反転信号、データラッチ信号などで構成され、制御信号ct2は、垂直同期信号で構成されている。特に、この実施形態では、映像信号処理回路12は、出力映像信号vaの伝送フォーマットに、入力映像信号inを構成するデータに対応するデータのない余りビットを表す無効ビットが存在する場合、同入力映像信号inの階調データ2進数の0L、低レベル及び1H、高レベルの数を図示しないカウンタで計数して0の数と1の数との大小を比較判定し、この判定結果に基づいて無効ビットの極性0又は1を設定する無効ビット極性設定手段が設けられている。映像表示部30は、たとえば液晶パネルで構成され、図示しない所定行の走査線、所定列のデータ線、及び同走査線と同データ線との交差箇所に設けられている画素を有している。表示装置駆動用ドライバ21は、映像信号処理回路12から与えられた制御信号ct1に基づいて、映像信号線13を経て与えられた出力映像信号vaに基づく画素データを映像表示部30の各データ線に書き込む。表示装置走査用ドライバ22は、映像信号処理回路12から与えられた制御信号ct2に基づいて、映像表示部30の各走査線を所定の順序たとえば、線順次で駆動するための走査線駆動信号を出力する。図2は、図1中の信号処理基板10及び表示装置駆動用ドライバ21を抽出して示すと共に、映像信号処理回路12の内部の電気的構成を示すブロック図である。この映像信号処理回路12は、図2に示すように、信号処理部41と、入力映像信号判定部42と、無効ビットbit制御部43と、映像信号出力部44とを有している。信号処理部41は、入力映像信号inに上記信号処理映像信号の並び替え処理を行って映像信号vdを出力する。入力映像信号判定部42は、入力映像信号inの階調データ2進数の0及び1の数を計数し、0の数と1の数との大小を比較判定して判定結果daを出力する。無効ビットbit制御部43は、入力映像信号判定部42による判定結果daに基づいて、無効ビットの極性0又は1を確定するための無効ビット制御信号caを出力する。特に、この実施形態では、入力映像信号判定部42は、上記伝送フォーマットの無効ビットが存在する出力映像信号vaの一定周期内に対応する入力映像信号inの階調データの0の数と1の数とを計数する。無効ビット制御部43は、入力映像信号判定部42で計数された1の数が半数より多い場合に無効ビットの極性を1に確定する一方、0の数が半数より多い場合に無効ビットの極性を0に確定し、また、1の数と0の数とが同数の場合に無効ビットの極性を0に確定するための無効ビット制御信号caを出力する。映像信号出力部44は、無効ビット制御信号caに基づいて、映像信号vdの無効ビットの極性を設定して出力映像信号vaを出力する。上記入力映像信号判定部42及び無効ビット制御部43により、無効ビット極性設定手段が構成されている。図3は、図2中の映像信号処理回路12におけるmini-LVDS伝送フォーマットの映像信号処理の例を示す図、図4は、0階調入力時のmini-LVDSの信号配列の例を示す図、図5は、1023階調入力時のmini-LVDSの信号配列の例を示す図、及び図6が、有効ビットの1の数とその際の無効ビットの極性を示す図である。これらの図を参照して、この形態の映像信号処理回路に用いられる映像信号処理方法の処理内容について説明する。この映像信号処理回路12では、無効ビット極性設定手段入力映像信号判定部42及び無効ビット制御部43により、出力映像信号vaの伝送フォーマットに、入力映像信号inを構成するデータに対応するデータのない無効ビットが存在する場合、入力映像信号inの階調データの0及び1の数が計数されて0の数と1の数との大小が比較判定され、この判定結果に基づいて無効ビットの極性0又は1が設定される無効ビット極性設定処理。そして、無効ビットの極性が設定された出力映像信号vaが、映像信号線13を経て伝送される。上記無効ビット極性設定処理では、入力映像信号判定部42により、入力映像信号inの階調データの0及び1の数が計数され、0の数と1の数との大小が比較判定されて判定結果daが出力される入力映像信号判定処理。無効ビット制御部43により、入力映像信号判定部42による判定結果daに基づいて無効ビットの極性が確定される無効ビット極性確定処理。この場合、入力映像信号判定処理では、入力映像信号判定部42により、無効ビットが存在する出力映像信号vaの一定周期内に対応する入力映像信号inの階調データの0の数と1の数とが計数され、無効ビット極性確定処理では、無効ビット制御部43により、1の数が半数より多い場合に無効ビットの極性が1に確定される一方、0の数が半数より多い場合に無効ビットの極性が0に確定される。また、上記無効ビット極性確定処理では、無効ビット制御部43により、1の数と0の数とが同数の場合に無効ビットの極性が0に確定される。すなわち、映像信号処理回路12により、表示装置駆動用ドライバ21に対応して予め決められている所定のフォーマットに信号処理された出力映像信号vaが出力され、映像信号線13を経て伝送されて表示装置駆動用ドライバ21に入力される。この実施形態では、映像信号処理回路12と表示装置駆動用ドライバ21との間を接続する映像信号線13に伝送される出力映像信号vaに着目する。たとえば、液晶表示装置では、クロックや映像信号は、他の各種制御信号と比較して高速MHzオーダーで動作するため、映像信号が映像信号線13を伝送する際に、その伝送周波数に起因する不要ノイズが発生する原因となる。この不要ノイズが、EMIElectroMagneticInterferenceとなる。クロックは、通常、一定の周期で伝送されるため、クロック周波数たとえば、A[MHz]と、その高調波成分2A[MHz]、3A[MHz]、...、nA[MHz]とが、EMIのピークノイズ周波数スペクトルとして放射される。さらに、映像信号も同様に高速で伝送されるが、この周波数は表示画面や表示階調によって変化する。たとえば、10ビット階調入力の液晶表示装置において、0階調のラスタ画面ベタ画面を表示するためには、0階調を10ビットの2進数に換算した値0000000000が所定のフォーマットたとえば、LVDSフォーマットやCMOSフォーマットで映像信号処理回路に入力され、同映像信号処理回路にて液晶表示装置駆動用ドライバを駆動するための所定のフォーマットたとえば、CMOS伝送フォーマットやRSDS伝送フォーマットやmini-LVDS伝送フォーマットなどに変換処理されて映像信号線を伝送し、液晶表示装置駆動用ドライバに入力されて画面が表示される。ここで、液晶表示装置に10ビットの0階調ベタ画面の入力映像信号inが入力され、出力映像信号vaがmini-LVDSフォーマットで映像信号線13に伝送された場合、信号配列は、図3に示すように、データD00,D01,...,D09までの階調ビットで10ビットが表現され、そのペアが6個データD00,D10,D20,D30,D40,D50となる。この場合、4クロックCLKの期間において、10ビットデータが6ペアあるため、3ペアを、R,G,Bと割り当てると、R,G,Bの10ビットデータの2個分に相当する。つまり、4クロックCLKで2画素分R,G,Bペアで1画素とした場合のデータが伝送される。次に、データDataサイクルを考えると、この伝送フォーマットでは、4クロックCLKの期間中に64ビット伝送可能であるが、必要なビットは10ビット×RGB2画素分=60ビットなので、4ビット分の余りがある。この余りが無効ビットX1a,X2a,X1b,X2bである。これらの無効ビットX1a,X2a,X1b,X2bは、通常は電力低減のため、L0レベルに固定して設定されることが多い。このように設定したとき、0階調0000000000が入力された場合は、映像信号線13に伝送される波形は、図12に示す波形すなわち、映像信号線13上の全データがLレベルとなるが、一方、1023階調1111111111が入力された場合は、無効ビットX1a,X2a,X1b,X2bがLレベルに固定されているため、図13に示すように、無効ビットX1a,X2a,X1b,X2bの前後で伝送波形のレベルに変化が生じる。つまり、1023階調のベタ画面を表示した場合、無効ビットX1a,X2a,X1b,X2bをLに固定としたことで、データ線D3±上の伝送波形とデータ線D7±上の伝送波形とが4クロック周期で変動し、クロックCLKの1/4の周期[1/4]×A[MHz],[2/4]×A[MHz],[3/4]×A[MHz],...でデータ線D3±,D7±に起因するEMIのピークノイズが発生することとなる。この実施形態では、mini-LVDS伝送フォーマットなどにおいて、無効ビットがある場合に、0階調や1023階調が表示された場合でも、映像信号に起因するピークノイズを極力低減するようにする。この場合、表示装置駆動用ドライバ21へ入力される信号の伝送フォーマットに、図11で示したmini-LVDSフォーマットのように、無効ビットX1a,X2a,X1b,X2bがある場合、これらの無効ビットX1a,X2a,X1b,X2bをH又はLに固定して出力するのではなく、映像信号処理回路12に入力映像信号判定部42及び無効ビット制御部43を設け、入力映像信号inに応じて無効ビットX1a,X2a,X1b,X2bの極性を変化させる。すなわち、0階調の入力映像信号inが映像信号線11を経て入力された場合、映像信号処理回路12の入力映像信号判定部42にて0階調入力と判定されて判定結果daが出力され、無効ビット制御部43により、判定結果daに基づいて、無効ビットの極性を0に確定するための無効ビット制御信号caが出力される。そして、映像信号出力部44から、図4に示すように、無効ビットX1a,X2a,X1b,X2bがLレベルとなる伝送フォーマットの出力映像信号vaが出力される。出力映像信号vaは、映像信号線13を経て表示装置駆動用ドライバ21に入力される。また、1023階調の入力映像信号inが映像信号線11を経て入力された場合、映像信号処理回路12の入力映像信号判定部42にて1023階調入力と判定されて判定結果daが出力され、無効ビット制御部43により、判定結果daに基づいて、無効ビットの極性を1に確定するための無効ビット制御信号caが出力される。そして、映像信号出力部44から、図5に示すように、無効ビットX1a,X2a,X1b,X2bがHレベルとなる伝送フォーマットの出力映像信号vaが出力される。出力映像信号vaは、映像信号線13を経て表示装置駆動用ドライバ21に入力される。このように、入力映像信号inが0階調や1023階調の場合は、無効ビットX1a,X2a,X1b,X2bのレベルを制御することで、映像信号線13を伝送する出力映像信号vaのデータ波形が変化しなくなる。波形変化がなくなれば、出力映像信号vaに起因するEMIノイズは放射されない。また、入力映像信号inが0階調や1023階調以外の場合は、無効ビットX1a,X2a,X1b,X2bを含むデータ線D3±,D7±上に、既に有効な映像信号のデータとして1H又は0Lが複数現れる可能性がある。たとえば、図3では、無効ビットX1a,X2aを含むデータ線D3±上において有効ビットであるデータD08,D09,D18,D19,D28,D29の6つのビットが全て1又は0になるとは限らない。このような場合の無効ビットX1a,X2aのレベルの設定について説明する。まず、無効ビットX1a,X2aを含むデータ線D3±に着目する。ここで、一定周期Dataサイクル内での有効ビットの1の数が半数を超える場合、具体的には、データD08,D09,D18,D19,D28,D29の6つのビットのうち、4つ以上のビットが1Hである場合、無効ビットX1a,X2aが1Hとなるように制御する一方、1の数が3つ以下の場合は無効ビットX1a,X2aが0Lとなるように制御する。データ線D3±上における有効ビットの極性は、図6に示すように、64パターン有る。EMIの観点から考えた場合、このような無効ビットX1a,X2aのレベルの設定により、一定周期内において波形変化の回数が極力少なくなり、一定周期内においてパルスの幅が極力短くなり、伝送波形において振幅スペクトルが小さくなる。このように、入力映像信号inに応じて無効ビットX1a,X2aを制御することにより、無効ビットX1a,X2aを含んだ伝送フォーマットを用いて映像信号を伝送する際に、EMIノイズが極力低減される。また、データD08,D09,D18,D19,D28,D29の6つのビットのうち、3つのビットがHレベルの場合は、他の3つのビットはLレベルであるため、無効ビットX1a,X2aの極性は、H又はLのいずれでも良いが、この実施形態では、消費電流の観点からLレベルに設定する。ここで、図3中のデータD08,D09,D18,D19,D28,D29の6ビットの配列は、映像信号処理回路12にて表示装置駆動用ドライバ21の入力フォーマットに信号処理された後のフォーマットであるが、入力映像信号inのフォーマットと表示装置駆動用ドライバ21の入力フォーマットのビット配列は1対1で対応しているため、入力映像信号inにおいてデータ線D3±上のデータD08,D09,D18,D19,D28,D29の6ビットの配列がどこのビットであるかを予め知ることができ、そのビットの極性が0であるか1であるかを判定すれば良い。そして、無効ビット制御部43にて無効ビットの極性が決定された伝送フォーマットに従い、映像信号出力部44から出力映像信号vaが出力され、映像信号線13を伝送して表示装置駆動用ドライバ21へ入力される。図3中のデータ線D7±についても、同様に、データD38,D39,D48,D49,D58,D59の6ビットの配列において各ビットの極性1の数をカウントし、1の数が4個以上であれば、無効ビットX1b,X2bは1とし、1の数が3個以下であれば、無効ビットX1b,X2bは0となるように制御し、映像信号出力部44から出力する。図3中のデータサイクル期間のデータ線D0±,D1±,D2±,D3±が信号処理の最小単位と考えれば良く、ポート数が増えて、図示しないデータ線D8±以降が生じた場合も、同様の処理を行う。以上のように、この第1の実施形態では、入力映像信号inに応じて無効ビットX1a,X2aのレベルを制御することで、映像信号線13を伝送する映像信号の波形変化が必要最小限となる。たとえば、図4に示すように、0階調の入力映像信号inが入力された場合は、データ線D3±上のデータは常にLレベルとなり、波形の変化がない。また、図5に示すように、1023階調の入力映像信号inが入力された場合は、データ線D3±上のデータは常にHレベルとなり、波形の変化がない。このように、入力映像信号inが0階調の場合、及び1023階調の場合などで、入力映像信号inに応じて無効ビットX1a,X2aのレベルを制御することで、データ線D3±上のデータの波形の変化をなくすことができるため、出力映像信号vaに起因するノイズクロックの1/4の周波数成分をなくすことが可能となる。また、他の階調についても、図6に示すように、一定周期内Dataサイクルでの有効ビットの1の数が半数を超える場合、具体的には、データD08,D09,D18,D19,D28,D29の6つのビットのうち、4つ以上のビットが1Hである場合、無効ビットX1a,X2aが1Hとなるように制御し、それ以外1の個数が3つ以下では、0Lとなるように制御することで、一定周期内での波形変化の回数を極力少なくし、一定周期内でのパルスの幅は極力短くすることができる。上記0階調や1023階調の場合も、この法則に従っている。次に、一定周期内のデータ線において、上記のように無効ビットの極性を映像信号の極性0又は1の数が多い方に合わせると、EMIが良くなる理由について説明する。EMIの観点から考えた場合、一定周期内における波形変化の回数は極力少なくした方が良い。これは、上記0階調及び1023階調の例でも示したように、高速信号この実施形態では、映像信号の電圧波形に周期的な波形変化0と1があるということは、周期的な電流変化があることを意味しており、この電流変化が映像信号を伝送する映像信号線13の周りに電界と磁界を形成し、EMIとして放射される。よって、波形変化は、必要最小限としたほうがEMIは低減することとなる。これにより、0階調や1023階調のように、無効ビット以外の極性が全て同じものは、その極性に合わせる方が波形変化がなくなり、余分な周波数スペクトルがなくなるため、EMIが低減される。また、一定周期内においてデータのパルス幅は極力短くした方が良い。これは、伝送波形をフーリエ展開して周波数スペクトルを導出した際に、パルスのデューティが小さい方が振幅スペクトルが小さくなるためである。デューティは、理想的には0が良いが、これは、全ての極性が同じ特別な場合たとえば、0階調や1023階調のように、データ線D3±上の有効ビットが全て同じ場合であり、データ線D3±上の有効ビットの組み合わせは、図6に示すように、全部で64パターンの組み合わせがある。この組み合わせにおいて、一定周期内でのパルスの幅が短い方が振幅スペクトルの強度が小さくなるため、極力パルス幅が短くなるように、かつ波形変化が極力ないように考慮したものが、図6に示すデータ線D3±上の有効ビットの64パターンに対応した無効ビットX1a,X2aの極性である。このように、入力映像信号inに応じて無効ビットX1a,X2aを制御することによって、無効ビットX1a,X2aを含んだ伝送フォーマットを用いて出力映像信号vaを伝送する際にEMIノイズを極力低減することができる。EMIにおいて、周波数毎に不要電波の放射レベルの規格値が定められており、伝送波形に複数の周波数成分をもつということは、それだけ周波数スペクトルの数を増やすこととなり、EMIの放射レベルの規格値を超える可能性を多くしてしまうこととなる。よって、映像信号の伝送波形の周波数成分は極力最小限とすべきであり、発生する周波数スペクトルの数を減らすことで、本来不要なEMIスペクトルを排除でき、EMIの対策をする場合にも容易となる。EMIを評価する場合の表示パターンの明確な規定はないため、あらゆる表示パターンに対してEMIの放射レベルを小さくしておくことが望ましい。また、高精細化や大画面化などで映像信号のポート数が増えるほど、無効ビット部が増えることとなり、無効ビットを制御しない場合は、映像信号に起因する不要なピークノイズのレベルがさらに大きくなることを意味し、その対策をするために、シールド部材や部品の点数が増加する可能性がある。この実施形態では、上記の通り、映像信号線13を伝送する伝送フォーマットに無効ビットがある場合、表示画面の階調ある画素における階調や、その隣接画素の階調に応じて無効ビットの極性を変化させ、本来不要であるEMIのピークノイズの発生を極力少なくすることで、EMIが低減される。図7は、この発明の第2の実施形態である映像信号処理回路を有する画像表示装置の要部の電気的構成を示すブロック図である。この形態の画像表示装置では、図7に示すように、図1の画像表示装置の構成に加え、信号処理基板50が付加されている。信号処理基板50は、映像信号線51と、映像信号処理回路52とを有すると共に、映像信号線11を信号処理基板10と共有している。映像信号処理回路52は、外部から映像信号線51を経て与えられた入力映像信号inに所定の信号処理たとえば、映像信号の並び替え処理を行って、所定の伝送フォーマットたとえば、8ビットのmini-LVDSフォーマットの出力映像信号vbを映像信号線11を経て映像信号処理回路12へ伝送する。図8は、図7中の信号処理基板50及び信号処理基板10を抽出して示すと共に、映像信号処理回路52の内部の電気的構成を示すブロック図である。この映像信号処理回路52は、図8に示すように、信号処理部61と、入力映像信号判定部62と、無効ビットbit制御部63と、映像信号出力部64とを有している。信号処理部61は、図2中の信号処理部41と同様に、入力映像信号inに信号処理映像信号の並び替え処理を行って映像信号veを出力する。入力映像信号判定部62は、入力映像信号判定部42と同様に、入力映像信号inの階調データ2進数の0及び1の数を計数し、0の数と1の数との大小を比較判定して判定結果deを出力する。無効ビットbit制御部63は、無効ビット制御部43と同様に、入力映像信号判定部62による判定結果deに基づいて、無効ビットの極性0または1を確定するための無効ビット制御信号ceを出力する。映像信号出力部64は、無効ビット制御信号ceに基づいて、映像信号veの無効ビットの極性を設定して出力映像信号vbを出力する。図9は、図8中の映像信号処理回路52におけるLVDS伝送フォーマットの映像信号処理の例を示す図である。この図を参照して、この形態の映像信号処理回路に用いられる映像信号処理方法の処理内容について説明する。この映像信号処理回路52では、出力映像信号vbが、映像信号線11にて、たとえば8ビットのLVDS信号の伝送フォーマットで伝送される。この伝送フォーマットでの無効ビットは、たとえば図9に示すように、データ線D3±上のビットX3である。ここで、データ線D3±上の映像信号のデータに着目し、上記実施形態1と同様に、データD27,D26,D17,D16,D07,D06の6つのビットのうち、4つ以上のビットが1Hである場合、無効ビットX3が1Hとなるように制御し、それ以外1が3つ以下では0Lとなるように無効ビットX3を制御する。すなわち、入力映像信号inは、映像信号処理回路52にて映像信号処理回路12へ入力可能な伝送フォーマットに並び替えられる。この伝送フォーマットは、たとえば8ビットのLVDSフォーマットであるが、無効ビットを含む他のフォーマットでも良い。ここで、入力映像信号inは、階調が入力映像信号判定部62で判定される。入力映像信号inは0又は1のデジタル信号であるため、同入力映像信号inの伝送フォーマットを考慮して、一定周期内における0の数と1の数とを比較判定すれば良い。具体的には、図9中のデータサイクル期間中のデータ線D3±上のデータD27,D26,D17,D16,D07,D06の6ビットの配列において、各ビットの極性1の数をカウントし、1の数が4つ以上であれば、無効ビット制御部63により、無効ビットX3が1となり、1の数が3つ以下であれば、無効ビットX3が0となるように制御され、映像信号出力部64から出力される。ここで、図9中のデータ線D3±上のデータD27,D26,D17,D16,D07,D06の6ビットの配列は、映像信号処理回路52にて映像信号処理回路12の入力フォーマットに信号処理された後のフォーマットであるが、入力映像信号inのフォーマットと映像信号処理回路12の入力フォーマットのビット配列は1対1で対応しているため、入力映像信号inにおいてデータ線D3±上のデータD27,D26,D17,D16,D07,D06の6ビットの配列が、どこのビットであるか予め知ることができ、そのビットの極性が0であるか1であるかを判定すれば良い。上記のように、無効ビット制御部63にて無効ビットX3の極性が決定された伝送フォーマットに従い、映像信号出力部64から出力映像信号vbが出力され、映像信号線11を経て映像信号処理回路12へ入力される。実施形態1と同様に、図9中のデータサイクル期間のデータ線D0±,D1±,D2±,D3±が最小単位と考えれば良く、ポート数が増えて、図示しないデータ線D4±以降が生じた場合も、同様の処理を行う。以上のように、この第2の実施形態では、第1の実施形態と同様に、入力映像信号inに応じて無効ビットX3のレベルを制御することで、EMIが極力低減される。この発明の第3の実施形態の映像信号処理回路では、図2中の入力映像信号判定部42及び無効ビット制御部43からなる無効ビット極性設定手段に代えて、異なる機能を有する図示しない無効ビット極性設定手段が設けられている。この無効ビット極性設定手段は、無効ビットX1a,X2aが存在する出力映像信号vaに対して、1ビット分の比較器により、無効ビットX1a,X2aの極性を、時系列的に無効ビットX1aの1つ前の有効データビットの極性と同一極性に設定する。すなわち、上記実施形態1,2では、入力映像信号inの一定期間内における極性の数をカウントして無効ビットの極性が決定されていたが、波形変化の回数を少なくするという観点で、無効ビットの手前の有効データの極性を維持しても良い。たとえば、図3を用いて説明すると、無効ビットX1aの前のビットは有効ビットのデータD29であるので、データD29の極性がHである場合は無効ビットX1aがHとなるように制御する一方、データD29の極性がLである場合は無効ビットX1aがLとなるように制御する。このとき、当然、無効ビットX2aは、無効ビットX1aの極性を維持するため、データD29の極性がHである場合は、無効ビットX1aはHとし、無効ビットX1aがHであるので、無効ビットX2aもHとする。また、データD29の極性がLである場合は、無効ビットX1aはLであるので、無効ビットX2aもLとする。これにより、波形変化の回数が減少し、EMIが低減される。また、入力映像信号inの階調データの0及び1の数を計数するカウンタを必要としないため、回路構成も簡単になる。図10は、この発明の第4の実施形態である映像信号処理回路の要部の電気的構成及び同映像信号処理回路が用いられる通信システムの構成を示すブロック図である。この形態の映像信号処理回路は、図10に示すように、マスタ側装置70で構成され、同マスタ側装置70にスレーブ側装置80が映像信号線90を介して接続されている。これらのマスタ側装置70、スレーブ側装置80及び映像信号線90は、たとえば、図示しない信号処理基板上に設けられている。マスタ側装置70は、制御コントローラデータ送受信部71と、I2CInterIntegratedCircuitI/Fインタフェース部72と、伝送モード判定回路73と、カウンタ回路74と、無効bitビット制御部75とを有している。制御コントローラ71は、入力映像信号inに所定の信号処理を行い、たとえばI2CInterIntegratedCircuit通信フォーマットの出力映像信号vdを、I2CI/F部72及び映像信号線90を経て伝送する。特に、この実施形態では、制御コントローラ71は、一定周期毎に、複数のデータ記憶用デバイスを有するスレーブ側装置80に対するアドレス及び送信/受信要求R/Wを出力すると共に、出力映像信号vdを送信、又はスレーブ側装置80からデータを受信し、かつ、送信モード時において同スレーブ側装置80の上記各データ記憶用デバイスの任意のデバイスを選択するためのデバイス選択用ビットデータを映像信号線90を経て伝送する。伝送モード判定回路73は、上記送信/受信要求R/Wに基づいて、この映像信号処理回路の伝送モードが送信モードか受信モードかを一定周期毎に判定する。カウンタ回路74は、伝送モード判定回路73により上記伝送モードが受信モードと判定されたとき、スレーブ側装置80から受信したデータをI2CI/F部72から取り込み、同データの低レベル以下、0という及び高レベル以下、1というの数を一定周期毎に計数する。無効bit制御部75は、スレーブ側装置80の上記各データ記憶用デバイスを選択しない受信モード時には無効ビットとなる上記デバイス選択用ビットデータに対して、カウンタ回路74により計数された上記データの0の数と1の数との大小を一定周期毎に比較判定し、この判定結果に基づいて極性を確定する。この場合、無効bit制御部75は、1の数が半数より多い場合に上記無効ビットデバイス選択用ビットデータの極性を1に確定する一方、0の数が半数より多い場合に同無効ビットの極性を0に確定し、また、1の数と0の数とが同数の場合に同無効ビットの極性を0に確定する。これらの伝送モード判定回路73、カウンタ回路74及び無効bit制御部75により、無効ビット極性設定手段が構成されている。スレーブ側装置80は、I2CI/F部81と、レジスタDACregister82と、DACDigitalAnalogConverter83と、EEPROMElectricallyErasableandprogrammableReadOnlyMemory84とを有している。I2CI/F部81は、マスタ側装置70から出力映像信号vdを取り込み、上記デバイス選択用ビットデータに基づいて、データ記憶用デバイスであるレジスタ82又はEEPROM84へ送出する。レジスタDACregister82は、I2CI/F部81から送出される出力映像信号vdを記憶する。DAC83は、レジスタ82に記憶されている出力映像信号vdをデジタルからアナログに変換し、図示しない画像表示装置などに送出する。EEPROM84は、I2CI/F部81から送出される出力映像信号vdを記憶し、また、所定の操作が行われたときに消去する。図11は、図10の映像信号処理回路の動作を説明する図である。この図を参照して、この形態の映像信号処理回路に用いられる映像信号処理方法の処理内容について説明する。この映像信号処理回路では、一定周期毎に、スレーブ側装置80に対するアドレス及び送信/受信要求が出力されると共に、出力映像信号vdを送信、又はスレーブ側装置80からデータを受信し、かつ、送信モード時において同スレーブ側装置80の各データ記憶用デバイスの任意のデバイスを選択するためのデバイス選択用ビットデータが映像信号線90を経て伝送される。無効ビット極性設定手段伝送モード判定回路73、カウンタ回路74、無効bit制御部75により、受信モード時には無効ビットとなる上記デバイス選択用ビットデータに対して、スレーブ側装置80から受信したデータの0及び1の数が一定周期毎に計数されて0の数と1の数との大小が比較判定され、この判定結果に基づいて極性が設定される無効ビット極性設定処理。この無効ビット極性設定処理では、伝送モード判定回路73により、送信/受信要求R/Wに基づいて、この映像信号処理回路の伝送モードが送信モードか受信モードかが一定周期毎に判定される伝送モード判定処理。カウンタ回路74により、伝送モード判定回路73により上記伝送モードが受信モードと判定されたとき、スレーブ側装置80から受信したデータの0及び1の数が一定周期毎に計数される計数処理。無効bit制御部75により、スレーブ側装置80から受信されたデータの0の数と1の数との大小が一定周期毎に比較判定され、この判定結果に基づいて上記無効ビットデバイス選択用ビットデータの極性が確定される無効ビット極性確定処理。この無効ビット極性確定処理では、無効bit制御部75により、スレーブ側装置80から受信されたデータの1の数が半数より多い場合に無効ビットデバイス選択用ビットデータの極性が1に確定される一方、0の数が半数より多い場合に同無効ビットの極性が0に確定され、また、1の数と0の数とが同数の場合に同無効ビットの極性が0に確定される。すなわち、この映像信号処理回路では、図11aに示すように、マスタ側装置70の制御コントローラ71により、クロックSCLが1高レベル、HかつシリアルデータSDAが1のときに同シリアルデータSDAを0低レベル、Lとすることにより、スタートコンディションSTARTとなる。この後、クロックSCLが0のときにデータを遷移させることでシリアルデータSDAが送信され、たとえば7ビットのアドレスSLAVEADDRESS、1001111及び送信/受信要求R/Wのデータが送信される。そして、アドレスで指定されたスレーブ側装置80からアクノリッジ信号Ackがマスタ側装置70へ返送され、同スレーブ側装置80が、送信/受信要求R/Wに基づいてマスタ側装置70と通信を行う。送信/受信要求R/Wが送信モードWRITEのとき、マスタ側装置70から、出力映像信号vdに対応するデータDATA、6543210、I2C通信データビット及びデバイス選択用ビットデータPがスレーブ側装置80へ送信され、図11bに示すように、たとえば1ビットのPの値Pbitvalueが1のときにレジスタDACregister82に書き込まれ、また、Pの値が0のときにEEPROM84に書き込まれる。この後、スレーブ側装置80からアクノリッジ信号Ackがマスタ側装置70へ返送され、マスタ側装置70の制御コントローラ71により、クロックSCLが1HかつシリアルデータSDAが0のときに同シリアルデータSDAを1Hとすることにより、ストップコンディションSTOPとなる。一方、送信/受信要求R/Wが受信モードREADのとき、マスタ側装置70によりスレーブ側装置80からデータDATA、6543210、I2C通信データビットが受信されるが、図11bに示すように、デバイス選択用ビットデータPが無効ビットXDontcareとなる。このとき、カウンタ回路74により、スレーブ側装置80から受信されたデータDATAの0及び1の数が一定周期たとえば、スタートコンディションSTARTからストップコンディションSTOPまで毎に計数される計数処理。無効bit制御部75により、データDATAの0の数と1の数との大小が上記一定周期毎に比較判定され、この判定結果に基づいてデバイス選択用ビットデータPの極性が確定される。この場合、データDATAの1の数が4個以上の場合にデバイス選択用ビットデータPの極性が1に確定される一方、0の数が3個以下の場合に0に確定され、また、1の数と0の数とが同数の場合に0に確定される。以上のように、この第4の実施形態では、受信モードREADのとき、スレーブ側装置80から受信したデータの0及び1の数が一定周期毎に計数されて0の数と1の数との大小が比較判定され、この判定結果に基づいてデバイス選択用ビットデータP極性が設定されるので、波形変化の回数が減少し、EMIが低減される。特に、I2C通信フォーマットの周波数が高速化してきた場合のEMIノイズ低減に有効である。この発明の第5の実施形態の映像信号処理回路では、図10中の伝送モード判定回路73、カウンタ回路74及び無効bit制御部75からなる無効ビット極性設定手段に代えて、異なる機能を有する図示しない無効ビット極性設定手段が設けられている。この無効ビット極性設定手段は、スレーブ側装置80の上記各データ記憶用デバイスを選択しない受信モード時には無効ビットとなるデバイス選択用ビットデータPの極性を、時系列的に1つ前の有効データビットの極性と同一極性に設定する。この映像信号処理回路では、無効ビット極性設定手段により、受信モード時には無効ビットとなるデバイス選択用ビットデータPの極性が、時系列的に1つ前の有効データビットの極性と同一極性に設定される無効ビット極性設定処理。たとえば、デバイス選択用ビットデータPの極性は、1つ前のビットの極性が1であれば1とされ、1つ前のビットの極性が0であれば0とされる。これにより、波形変化の回数が減少し、EMIが低減される。また、スレーブ側装置80から受信したデータの0及び1の数を計数するカウンタを必要としないため、回路構成も簡単になる。以上、この発明の実施形態を図面により詳述してきたが、具体的な構成は同実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあっても、この発明に含まれる。たとえば、図2中の映像信号線13に伝送される出力映像信号va、及び、図8中の映像信号線11に伝送される出力映像信号vbは、無効ビットを含むフォーマットであれば良く、mini-LVDSフォーマットに限定されない。また、この発明の映像信号処理回路は、画像表示装置に用いることに限定されない。また、上記各実施形態の画像表示装置は、液晶表示装置に限定されず、たとえばプラズマ表示装置などでも良い。また、図10では、複数のスレーブ側装置がパーティーライン構成で設けられていても良い。また、図11a中のアドレスSLAVEADDRESSは、7ビットに限定されない。また、図11a中のデバイス選択用ビットデータPは、1ビットに限定されず、たとえば2ビットなど、複数ビットでも良い。また、図11aでは、送信/受信要求R/Wが送信モードWRITEのとき、マスタ側装置70から、出力映像信号vdに対応するデータDATAがスレーブ側装置80へ送信されるようになっているが、同スレーブ側装置80へ送信されるデータDATAには、同スレーブ側装置80を制御するための他の制御信号などが含まれていても良い。"