電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、データ書き込みのため選択メモリセルに書き込みパルス電圧を印加するとともに、前記選択メモリセルにそれぞれ隣接する第1の非選択メモリセル及び第2の非選択メモリセルに前記書き込みパルス電圧よりも電圧値の小さい中間電圧を印加する書き込み動作、前記データ書き込みが完了したか否かを確認する書き込みベリファイ動作、及び前記データ書き込みが完了しなかった場合に前記書き込みパルス電圧を第1のステップアップ値だけ上昇させるステップアップ動作を繰り返す制御を実行する制御部とを備え、前記制御部は、前記書き込みパルス電圧の印加回数が第1の回数より少ない第1期間では、前記中間電圧を一定の値に保ち、前記書き込みパルス電圧の印加回数が前記第1の回数以上である第2期間では、前記中間電圧を第2のステップアップ値だけ上昇させるように前記ステップアップ動作を制御し、且つ、前記第2のステップアップ値に基づき前記第1のステップアップ値を決定し、前記制御部は、前記第1及び第2の非選択メモリセルの前記第2のステップアップ値を互いに異なる値に設定し、前記制御部は、前記第2期間では、前記ステップアップ動作ごとに前記第2のステップアップ値に基づき前記第1のステップアップ値を決定し、前記第1期間の前記第1のステップアップ値に比して、前記第2期間の前記第1のステップアップ値は小さいことを特徴とする不揮発性半導体記憶装置。電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、データ書き込みのため選択メモリセルに書き込みパルス電圧を印加するとともに、前記選択メモリセルにそれぞれ隣接する第1の非選択メモリセル及び第2の非選択メモリセルに前記書き込みパルス電圧よりも電圧値の小さい中間電圧を印加する書き込み動作、前記データ書き込みが完了したか否かを確認する書き込みベリファイ動作、及び前記データ書き込みが完了しなかった場合に前記書き込みパルス電圧を第1のステップアップ値だけ上昇させるステップアップ動作を繰り返す制御を実行する制御部とを備え、前記制御部は、前記書き込みパルス電圧の印加回数が第1の回数より少ない第1期間では、前記中間電圧を一定の値に保ち、前記書き込みパルス電圧の印加回数が前記第1の回数以上である第2期間では、前記中間電圧を第2のステップアップ値だけ上昇させるように前記ステップアップ動作を制御し、且つ、前記第2のステップアップ値に基づき前記第1のステップアップ値を決定することを特徴とする不揮発性半導体記憶装置。前記制御部は、前記第1及び第2の非選択メモリセルの前記第2のステップアップ値を互いに異なる値に設定することを特徴とする請求項2記載の不揮発性半導体記憶装置。前記制御部は、前記第2期間では、前記ステップアップ動作ごとに前記第2のステップアップ値に基づき前記第1のステップアップ値を決定することを特徴とする請求項2又は3記載の不揮発性半導体記憶装置。前記第1期間の前記第1のステップアップ値に比して、前記第2期間の前記第1のステップアップ値は小さいことを特徴とする請求項2乃至4のいずれか記載の不揮発性半導体記憶装置。以下に記載の実施の形態が解決しようとする課題は、選択メモリセルに与える影響を緩和し、正確にデータを書き込むことのできる不揮発性半導体記憶装置を提供することである。一の実施の形態に係る不揮発性半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、データ書き込みのため選択メモリセルに書き込みパルス電圧を印加するとともに、選択メモリセルにそれぞれ隣接する第1の非選択メモリセル及び第2の非選択メモリセルに書き込みパルス電圧よりも電圧値の小さい中間電圧を印加する書き込み動作、データ書き込みが完了したか否かを確認する書き込みベリファイ動作、及びデータ書き込みが完了しなかった場合に書き込みパルス電圧を第1のステップアップ値だけ上昇させるステップアップ動作を繰り返す制御を実行する制御部とを備える。制御部は、書き込みパルス電圧の印加回数が第1の回数より少ない第1期間では、中間電圧を一定の値に保ち、書き込みパルス電圧の印加回数が第1の回数以上である第2期間では、中間電圧を第2のステップアップ値だけ上昇させるようにステップアップ動作を制御し、且つ、第2のステップアップ値に基づき第1のステップアップ値を決定する。次に、本発明の実施の形態を、図面を参照して詳細に説明する。[第1の実施の形態]図1は、第1の実施の形態に係る不揮発性半導体記憶装置の概略構成を示す図である。図1に示すように、NAND型フラッシュメモリ21は、メモリセルアレイ1と、センスアンプ回路2と、ロウデコーダ3と、コントローラ4と、入出力バッファ5と、ROMフューズ6と、電圧発生回路7から構成されている。コントローラ4は、メモリセルアレイ1に対する制御部を構成するものである。メモリセルアレイ1は、NANDセルユニット10がマトリクス配列されて構成されている。一つのNANDセルユニット10は、直列に接続された複数のメモリセルMCMC0、MC1、、MC31と、その両端に接続される選択ゲートトランジスタS1、S2により構成されている。図示は省略するが、1つのメモリセルMCは、周知の積層ゲート型の構造とすることができる。メモリセルMCは、ドレインとソースとの間に形成されたゲート絶縁膜トンネル絶縁膜上に形成された電荷蓄積層としての浮遊ゲート電極と、その浮遊ゲート電極上に、ゲート間絶縁膜を介して形成された制御ゲート電極とを有する。NANDセルユニット10内のメモリセルMCの制御ゲート電極はそれぞれ異なるワード線WLWL0、WL1、、WL31に接続されている。選択ゲートトランジスタS1のソースは共通ソース線CELSRCに接続され、選択ゲートトランジスタS2のドレインはビット線BLに接続されている。選択ゲートトランジスタS1、S2のゲート電極はワード線WLと並行する選択ゲート線SG1、SG2にそれぞれ接続されている。1本のワード線WLを共有するメモリセルMCの集合は、1ページを構成する。メモリセルMCが多値データを記憶する場合や、偶数番と奇数番のビット線を切り替えて制御する場合は、1本のワード線WLを共有するメモリセルMCの集合は2ページ以上の複数ページを構成することもある。図1に示すように、ワード線WLと選択ゲート線SG1、SG2を共有する複数のNANDセルユニット10の集合は、データ消去の単位となるブロックBLKを構成する。メモリセルアレイ1には、ビット線BL方向に複数のブロックBLKBLK0、BLK1、、BLKnが構成される。これらの複数のブロックを含むメモリセルアレイ1は、シリコン基板の一つのセルウェルCPWELL内に形成されている。メモリセルアレイ1のビット線BLには、複数のセンスアンプSAを有するセンスアンプ回路2が接続されている。センスアンプSAは、読み出しデータをセンスし書き込みデータを保持するためのページバッファを構成する。センスアンプ回路2はカラム選択ゲートを有する。ロウデコーダワード線ドライバWDRVを含む3は、ワード線WL及び選択ゲート線SG1、SG2を選択して駆動する。データ入出力バッファ5は、センスアンプ回路2と外部入出力端子との間でデータ授受を行う他、コマンドデータやアドレスデータを受け取る。コントローラ4は、書き込みイネーブル信号WEn、読み出しイネーブル信号REn、アドレスラッチイネーブル信号ALE、コマンドラッチイネーブル信号CLE等の外部制御信号を受けて、メモリ動作の全般の制御を行う。具体的に、コントローラ4は、コマンドインタフェースやアドレス保持転送回路を含み、供給されたデータが書き込みデータであるかアドレスデータであるかを判定する。この判定結果に応じて、書き込みデータはセンスアンプ回路2に転送され、アドレスデータはロウデコーダ3やセンスアンプ回路2に転送される。またコントローラ4は、外部制御信号に基づいて、読み出し、書き込み、又は消去動作のシーケンス制御、印加電圧の制御等を行う。電圧発生回路7は、コントローラ4からの制御信号に基づいて、所望のパルス電圧を発生させる。電圧発生回路7は、書き込み動作、消去動作、及び読み出し動作に必要な種々の電圧を発生させる。図2は、メモリセルMCに記憶されるデータと閾値電圧の関係を示す図である。2値データ記憶の場合、メモリセルMCが負の閾値電圧を有している場合を論理1データを保持する1セル、正の閾値電圧を有している場合を論理0データを保持する0セルと定義する。メモリセルMCを1データ状態にする動作を消去動作、0状態にする動作を書き込み動作とする。[消去動作]NAND型フラッシュメモリでは、データ消去動作は通常ブロック単位で行われる。データ消去動作では、セルウェルCPWELLに消去パルス電圧Vera10V~30V程度が、選択ブロック内の全ワード線WLに0Vが印加される。FNトンネル電流により各メモリセルMCの浮遊ゲート電極の電荷がセルウェル側に引き抜かれ、メモリセルMCの閾値電圧が低下する。この時、選択ゲートトランジスタS1、S2のゲート酸化膜が破壊されないようにするため、選択ゲート線SG1、SG2はフローティング状態とする。また、ビット線BL及びソース線CELSRCもフローティング状態とする。なお、消去動作後にメモリセルMCの閾値電圧が消去ベリファイ電圧Vev以下となったか否かを確認するベリファイ読み出し消去ベリファイ動作が行われる。消去ベリファイ動作の結果に従って、再度の消去動作が実行される。再度の消去動作時には、消去パルス電圧Veraは、電圧ΔVeraずつステップアップされ、そのステップアップ後の電圧VeraΔVeraを用いて消去動作が実行される。[書き込み動作]図3は、書き込み動作時にNANDセルユニット10に印加される電圧を説明する図である。書き込み動作は、ページ単位で実行される。書き込み動作中、選択ブロックBLK内の選択されたワード線WL1には書き込みパルス電圧Vpgm約10V~25Vを印加する。また、非選択ワード線WL0、WL2、WL3には中間電圧Vpass約5V~15Vを印加し、選択ゲート線SG2には、電圧Vddを印加する。この書き込み動作に先立って、ビット線BL及びNANDセルユニット10は、書き込みデータに応じてプリチャージされる。具体的には、0データを書き込む場合には、センスアンプ回路2からビット線BLに0Vが印加される。このビット線電圧は、選択ゲートトランジスタS2及び非選択メモリセルMCを介して選択ワード線WL1に接続されたメモリセルMCのチャネルまで転送される。従って、上述の書き込み動作条件下で選択メモリセルMCのチャネルから浮遊ゲート電極に電荷が注入され、メモリセルMCの閾値電圧が正側にシフトする0セル。1書き込み即ち選択メモリセルMCに0データを書き込まない、書き込み禁止の場合は、ビット線BLに電圧Vddが印加される。このビット線電圧Vddが、選択ゲートトランジスタS2の閾値電圧の値だけ低下してNANDセルユニットのチャネルに転送された後、チャネルはフローティング状態にされる。これにより、上述した書き込みパルス電圧Vpgmや中間電圧Vpassを印加したとき、チャネル電圧が容量結合によって上昇し、浮遊ゲート電極への電荷注入が行われない。従って、メモリセルMCは1データを保持する。消去動作と同様に、後述する書き込みベリファイ動作の結果に従って、再度の書き込み動作が実行される。再度の書き込み動作時には、書き込みパルス電圧Vpgmは、電圧ΔVpgmずつステップアップされ、そのステップアップ後の電圧VpgmΔVpgmを用いて書き込み動作が実行される。ここで、最初に与えられる書き込みパルス電圧は電圧Vpgm0である。[読み出し動作]データ読み出し動作は、NANDセルユニット10内の選択メモリセルMCが接続されたワード線WL選択ワード線WL1に読み出し電圧0Vを与える。また、非選択メモリセルMCが接続されたワード線WL非選択ワード線WL0、WL2、WL3には読み出しパス電圧Vread約3V~8V程度を印加する。このとき、NANDセルユニット10に電流が流れるか否かをセンスアンプ回路2で検出して、データの判定を行う。[書き込みベリファイ動作]データ読み出し時、設定された閾値電圧状態と読み出し電圧0Vとの間には、データの信頼性を保証するマージンが必要である。従って、データ消去動作及び書き込み動作において、0データの閾値電圧分布の下限値Vpv及び1データの閾値電圧分布の上限値Vevが、電圧0Vとの間で適切なマージンを有するような制御が必要となる図2参照。そのため、前述した書き込み動作において書き込みパルス電圧Vpgmを印加した後に、選択メモリセルMCの閾値電圧がその下限値Vpv以上になっていることを確認するためのベリファイ読み出し書き込みベリファイ動作を行う。図4は、書き込みベリファイ動作時にNANDセルユニット10に印加される電圧を説明する図である。書き込みベリファイ動作は、上述の読み出し動作とほぼ同様の動作である。すなわち、非選択メモリセルMCが接続されたワード線WL非選択ワード線WL0、WL2、WL3及び選択ゲート線SG1、SG2には読み出しパス電圧Vread約3V~8V程度を印加する。また、ビット線BLには電圧Vdd、共通ソース線CELSRCには0Vを印加する。ここで、選択メモリセルMCが接続されたワード線WL選択ワード線WL1に書き込みベリファイ電圧Vpvを与える。このとき、NANDセルユニット10に電流が流れるか否かをセンスアンプ回路2で検出して、データの判定を行う。選択メモリセルMCがデータ0状態に書き込まれていれば、上述の書き込みベリファイ動作によっても、NANDセルユニット10内には電流が流れない。一方、選択メモリセルMCの閾値電圧がデータ0状態の分布まで到達していないとき、NANDセルユニット10内には電流が流れる。選択メモリセルMCがデータ0状態に書き込まれていることが検出されたら、選択メモリセルMCの書き込みが十分に行われたことになり、書き込み動作を終了する。もし選択メモリセルMCがデータ0状態に書き込まれていなければ、選択メモリセルMCに対して、再度書き込み動作を行う。[ステップアップ動作]図5は、書き込みベリファイ動作後において再度書き込み動作を行う場合に、書き込みパルス電圧Vpgmがステップアップする様子を示す図である。再度書き込み動作を行う場合、書き込みパルス電圧Vpgmは、初期値Vpgm0よりもステップアップ値ΔVpgm>0だけ大きい電圧Vpgm0ΔVpgmに設定される図5参照。この再設定後の大きな書き込みパルス電圧Vpgm=Vpgm0ΔVpgmによっても書き込み不十分のメモリセルMCがある場合、更にステップアップ値ΔVpgmだけ書き込みパルス電圧を大きくするステップアップ動作を行うVpgm=Vpgm02×ΔVpgmとする。以下、データ書き込みが完了するまで書き込み動作、書き込みベリファイ動作、ステップアップ動作を繰り返す。繰り返し回数が多くなるほど、書き込みパルス電圧VpgmはΔVpgmずつステップアップする。なお、ステップアップ幅は均等にΔVpgmずつ増加させるものに限られず、書き込みパルス電圧Vpgmは1つ前の書き込みパルス電圧より大きくなるような値であればよい。選択メモリセルMCに対し書き込みパルス電圧Vpgmをステップアップさせて書き込み動作を行う際、非選択メモリセルMCに印加する中間電圧Vpassもステップアップさせることがある。このとき、中間電圧Vpassの影響により、選択メモリセルMCに対して過剰な電荷が注入されるおそれがある。以下、この中間電圧Vpassに起因する影響について、図6及び図7に示される比較例を参照して説明する。図6は、比較例の書き込みパルス電圧Vpgm及び中間電圧Vpassのステップアップ動作を説明したグラフである。図6には、書き込み動作時の書き込みパルス電圧Vpgm及び中間電圧Vpassの電圧を表すグラフと、書き込み動作時の選択メモリセルMCの閾値電圧Vthの変化を表すグラフとを並べて示している。図6の横軸は書き込み動作時のパルス印加回数を表している。また、図7は、書き込み動作において印加される書き込みパルス電圧Vpgm及び中間電圧VpassによるメモリセルMCへの影響を模式的に示す図である。図7は、メモリセルMCの断面図を模式的に示している。メモリセルMCは、セルウェルCPWELLと、セルウェルCPWELL上に形成された浮遊ゲート電極FG及び制御ゲート電極CGを有する。制御ゲート電極CGは紙面垂直方向に伸びるワード線WLの一部である。図6に示すように、まず書き込みパルス電圧Vpgmを電圧Vpgm0に設定して書き込み動作が開始される。ここで、グラフ上のドット部分が書き込みパルス電圧Vpgm及び中間電圧Vpassの印加を表し、ドットとドットの間に書き込みベリファイ動作が実行される。パルス印加回数が所定回数に達する前の期間第1期間において、書き込みパルス電圧Vpgmはステップアップ値ΔVpgm第1のステップアップ値ずつ上昇する。この第1期間において、中間電圧Vpassの値は一定の電圧値Vpass0のまま保たれる。この第1期間の書き込み動作において、選択メモリセルMCの閾値電圧Vthの変化値ΔVth0は以下の数1によって表される。[数1]ここで、関数fは、あるパラメータが選択メモリセルMCの閾値電圧Vthの変化に与える影響を表す関数である。関数fのパラメータとしては、書き込みパルス電圧Vpgm、中間電圧Vpass等が挙げられるVth=fVpgm、Vpass、etc。もちろん、関数fはその他のパラメータを含むこともできる。書き込みパルス電圧Vpgmのステップアップ動作が繰り返されると、選択ワード線WLに隣接する書き込み禁止メモリセルMCにおける制御ゲート電極とチャネルとの電位差が大きくなり、書き込み禁止メモリセルMCに誤ってデータが書き込まれるおそれがある。そこで、書き込み禁止メモリセルMCに対するデータの誤書き込みを防ぐため、中間電圧Vpassをステップアップさせて書き込み禁止メモリセルMCのチャネル電位を上昇させる。図6に示すように、書き込みパルス電圧Vpgmの印加回数が所定回数第1の回数に達した後の期間第2期間に、中間電圧Vpassがステップアップ動作を開始する。図6に示すように、比較例の書き込み動作では、中間電圧Vpassのステップアップ値がΔVpassに設定されている。また、書き込みパルス電圧Vpgmは、中間電圧Vpassがステップアップ動作をしているか否かに関らず、一定のステップアップ値ΔVpgmずつ上昇する。図7に示すように、選択メモリセルMCの浮遊ゲート電極FGに対しては、選択メモリセルMCに印加される書き込みパルス電圧Vpgmに加えて非選択メモリセルMCに印加される中間電圧Vpassによる影響が及ぶ。選択メモリセルMCの浮遊ゲート電極FGの電位は、選択ワード線WLnのみならず、中間電圧Vpassが印加される非選択ワード線WLnー1、WLn1との容量結合によっても上昇する。ここで、中間電圧Vpassが一定のステップアップ値ΔVpassずつ上昇した場合、書き込みパルス電圧Vpgmと、中間電圧Vpassとの影響により、浮遊ゲート電極FGの電位が大きく上昇する。そのため、想定されていた電荷量よりも多くの電荷が浮遊ゲート電極FGに注入される。この第2期間の書き込み動作において、選択メモリセルMCの閾値電圧Vthの変化値ΔVthは以下の数2によって表される。[数2]図6の閾値電圧変化のグラフに示すように、実際の選択メモリセルMCの閾値電圧Vthは、第1期間では変化値ΔVth0で変化し、第2期間では変化値ΔVthで変化する。変化値ΔVthは変化値ΔVth0よりも大きく、選択メモリセルMCの閾値電圧Vthは、望ましい値よりも大きく変化する。所望の値よりも大きく閾値電圧が変化すると、選択メモリセルMCに正確にデータを書き込むことができないという問題がある。この問題を解決するため、本実施の形態に係る不揮発性半導体記憶装置は、以下に示すような書き込み動作を実行する。[第1の実施の形態に係る不揮発性半導体記憶装置の動作]図8は、本実施の形態の書き込み動作において、メモリセルMCへ印加される書き込みパルス電圧Vpgm及び中間電圧Vpass、Vpass’を示す図である。図9は、書き込みパルス電圧Vpgmのステップアップ値ΔVpgmを変化させることを説明したグラフである。図8に示すように、中間電圧Vpass’は、非選択ワード線WLのうち選択ワード線WLnに隣接する非選択ワード線WLn-1、WLn1を除くワード線WLに印加される電圧である。本実施の形態の不揮発性半導体記憶装置は、第2期間において、書き込みパルス電圧Vpgmをステップアップ値ΔVpgmとは異なる値ΔVpgm’ずつ上昇させる。また、第2期間において、中間電圧Vpassをステップアップ値ΔVpassずつ上昇させる。なお、中間電圧Vpass’の値は一定の電圧値Vpass0のまま保たれる。本実施の形態の不揮発性半導体記憶装置では、第2期間において、書き込みパルス電圧Vpgmのステップアップ値ΔVpgm’を以下の数3に基づいて制御する。[数3]数3は、ステップアップ値ΔVpgm’と、ステップアップ値ΔVpassとが与える影響による選択メモリセルMCのしきい値電圧Vthの変化値が、所望の変化値ΔVth0となるステップアップ値ΔVpgm’を表している。このように、ステップアップ値ΔVpassを参照して、関数f及びステップアップ値ΔVpassに基づいてステップアップ値ΔVpgm’を決定することにより、選択メモリセルMCの閾値電圧Vthを、変化値ΔVth0だけ変化させることができる。本実施形態の場合、第2期間のステップアップ値ΔVpgm’は、第1期間のステップアップ値ΔVpgmよりも小さい値となる。ステップアップ値ΔVpgm’や、ステップアップ値ΔVpassの電圧値は、電圧発生回路7により制御することができる。例えば、電圧制御回路7内の昇圧回路の数を変化させることにより、ステップアップ値ΔVpgm’や、ステップアップ値ΔVpassの電圧値を制御することができる。[効果]本実施の形態に示すように書き込みパルス電圧Vpgmのステップアップ値ΔVpgm’を変化させることにより、第2期間において浮遊ゲート電極FGの電位の上昇が緩やかになる。そのため、過剰な電荷が浮遊ゲート電極FGに注入されることがない。その結果、図9の閾値電圧変化のグラフに示すように、選択メモリセルMCの閾値電圧の変化量は第1期間と第2期間とで略一定の値ΔVth0となる。選択メモリセルMCの閾値電圧が所望の値に達するように制御することが可能となり、選択メモリセルMCに正確にデータを書き込むことができる。なお、図9では、書き込みパルス電圧Vpgmは、第2期間の全体においてステップアップ値ΔVpgm’が一定であるように示されている。しかし、この書き込みパルス電圧Vpgmのステップアップ値ΔVpgm’は、上記の数3に基づいて、ステップアップ動作毎に互いに異なる値に変化させことができる。例えば、関数fがパルス印加回数に基づく変化を含むものであれば、第2期間のステップアップ動作においてステップアップ値ΔVpgm’の値は、互いに異なる値に変化することになる。[第2の実施の形態]次に、第2の実施の形態の不揮発性半導体記憶装置を、図10及び図11を参照して説明する。本実施の形態の不揮発性半導体記憶装置の全体構成は、第1の実施の形態と同様であり、その詳細な説明は省略する。また、第1の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。第1の実施の形態では、選択ワード線WLnに隣接する非選択ワード線WLn-1、WLn1の双方に同一の中間電圧Vpass及びステップアップ電圧ΔVpassを印加する例を説明した。これに対し、第2の実施の形態は、非選択ワード線WLn-1と、非選択ワード線WLn1とに異なる電圧を印加する点において第1の実施の形態と異なる。以下、第2の実施の形態に係る書き込み動作とステップアップ動作について説明する。[第2の実施の形態に係る不揮発性半導体記憶装置の動作]図10は、本実施の形態の書き込み動作において、メモリセルMCへ印加される書き込みパルス電圧Vpgm及び中間電圧Vpass1、Vpass2、Vpass’を示す図である。図11は、書き込みパルス電圧Vpgmのステップアップ値ΔVpgmを変化させることを説明したグラフである。図8に示すように、中間電圧Vpass1は、選択ワード線WLnに隣接する非選択ワード線WLn-1に印加される電圧であり、中間電圧Vpass2は、選択ワード線WLnに隣接する非選択ワード線WLn1に印加される電圧である。本実施の形態の不揮発性半導体記憶装置は、第2期間において、書き込みパルス電圧Vpgmをステップアップ値ΔVpgmとは異なる値ΔVpgm’ずつ上昇させる。また、第2期間において、非選択ワード線WLn-1、WLn1に印加される中間電圧Vpass1、Vpass2は、異なるステップアップ値ずつ上昇させる。非選択ワード線WLn-1に印加される中間電圧Vpass1はステップアップ値ΔVpass1ずつ上昇させ、非選択ワード線WLn1に印加される中間電圧Vpass2はステップアップ値ΔVpass2ずつ上昇させる。なお、中間電圧Vpass’の値は一定の電圧値Vpass0のまま保たれる。この第2期間の書き込み動作において、書き込みパルス電圧Vpgmのステップアップ値ΔVpgm’をステップアップ値ΔVpgmと同一の値にした場合、選択メモリセルMCの閾値電圧Vthの変化値ΔVthは以下の数4によって表される。[数4]図11の閾値電圧変化のグラフに示すように、この場合の変化値ΔVthは、第1期間の変化値ΔVth0よりも大きい。ここで、本実施の形態の不揮発性半導体記憶装置では、第2期間において、書き込みパルス電圧Vpgmのステップアップ値ΔVpgm’を以下の数5に基づいて制御する。[数5]数5は、ステップアップ値ΔVpgm’と、ステップアップ値ΔVpass1、ΔVpass2とが与える影響による選択メモリセルMCのしきい値電圧Vthの変化値が、所望の変化値ΔVth0となるステップアップ値ΔVpgm’を表している。このように、ステップアップ値ΔVpass1、ΔVpass2を参照して、関数f及びステップアップ値ΔVpass1、ΔVpass2に基づいてステップアップ値ΔVpgm’を決定することにより、選択メモリセルMCの閾値電圧Vthを、変化値ΔVth0だけ変化させることができる。本実施形態の場合、第2期間のステップアップ値ΔVpgm’は、第1期間のステップアップ値ΔVpgmよりも小さい値となる。[効果]本実施の形態に示すように書き込みパルス電圧Vpgmのステップアップ値ΔVpgm’を変化させることにより、第2期間において浮遊ゲート電極FGの電位の上昇が緩やかになる。そのため、過剰な電荷が浮遊ゲート電極FGに注入されることがない。その結果、図11の閾値電圧変化のグラフに示すように、選択メモリセルMCの閾値電圧の変化量は第1期間と第2期間とで略一定の値ΔVth0となる。選択メモリセルMCの閾値電圧が所望の値に達するように制御することが可能となり、選択メモリセルMCに正確にデータを書き込むことができる。本実施の形態に係るステップアップ動作では、選択ワード線WLnに隣接するワード線WLn-1、WLn1に対するステップアップ値ΔVpass1、ΔVpass2の影響を個別に考慮してステップアップ値ΔVpgm’を制御している。そのため、書き込みパルス電圧Vpgmのステップアップ値ΔVpgm’をより細かい条件で制御することができ、選択メモリセルMCに正確にデータを書き込むことができる。[その他]以上、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。例えば、上記実施の形態では、2値記憶方式1ビット/セルの不揮発性半導体装置を説明したが、本発明はこれに限定されるものではなく、4値記憶方式、8値記憶方式などより多ビットの記憶方式にも適用可能であることは言うまでもない。また、関数fには、選択ワード線に隣接しない非選択ワード線WLn-2、WLn2等に印加される中間電圧Vpass’や、中間電圧Vpassのステップアップ開始タイミング、メモリセルMCの劣化状態等の、種々のパラメータを含むこともできる。コントローラ4は、この情報に基づき書き込みパルス電圧Vpgmのステップアップ値ΔVpgm’を変化させることもできる。