USBインターフェースを介してUSB上位ユニットと接続されるセルフパワード方式のUSB下位ユニットであって、USB上位ユニットから供給されるVBUS電源のオフ時間長に基づいてUSB下位ユニットの一時的記憶内容のリセットまたはセルフパワー電源のオフを行うリセット/オフ制御部を有するUSB下位ユニットにおいて、USB上位ユニットから供給されるVBUS電源のオフからオンへの立ち上がりに基づいてセルフパワー電源のレジュームを行うレジューム制御部と、前記USB下位ユニット全体の動作を制御するユニットCPUとを有し、前記レジューム制御部は、VBUS電源を駆動電源としてセルフパワー電源をオフからオンに切り替えるスイッチ手段と、前記スイッチ手段によるセルフパワー電源のオフとオンを操作するセルフパワー電源制御器とを備え、前記セルフパワー電源制御器は、VBUS電源を駆動電源として、前記リセット/オフ制御部から出力されるセルフパワー電源のオフを指示する電源オフ指示信号と、VBUS電源のオフからオンへの立ち上がりとの排他制御で前記スイッチ手段を操作し、前記リセット/オフ制御部は、PLDやICの組み合わせによって構成されたコントロールロジックと、VBUS電源のオフ時間長を計測し、所定の時間でタイムアップするタイマとを備え、前記コントロールロジックは、VBUS電源のオン/オフを検出し、前記タイマが所定の時間でタイムアップする前にVBUS電源がオンするか否かに応じて、前記リセットを行うVBUSリセット信号または前記電源オフ指示信号を出力することを特徴とするUSB下位ユニット。前記コントロールロジックは、VBUS電源の立ち下がりを検出して前記タイマに計時開始の信号を出力し、前記タイマが所定の時間でタイムアップする前にVBUS電源がオンすると、前記タイマに計時停止の信号を出力して前記リセット信号を出力し、前記タイマが所定の時間でタイムアップしてタイムアップ信号を受け取ると、前記電源オフ指示信号を出力する請求項1に記載のUSB下位ユニット。前記スイッチ手段は、FETによって構成されている請求項1または2に記載のUSB下位ユニット。VBUS電源のオフからオンへの立ち上がりによってセルフパワー電源がオンされたことに基づいてUSB下位ユニットの一時的記憶内容の電源オン時リセットを行うリセットICを有する請求項1乃至3のいずれか1つに記載のUSB下位ユニット。前記レジューム制御部は、VBUS電源を駆動電源とするか、または、駆動電源不要で、VBUS電源の立ち上がりを遅延させて前記スイッチ手段に送出する遅延回路をさらに備えている請求項1に記載のUSB下位ユニット。前記リセット/オフ制御部から出力されるリセットを指示するリセット信号と、前記リセットICから出力される電源オン時リセットを指示する電源オン時リセット信号との排他制御を行うリセット制御器を有する請求項4に記載のUSB下位ユニット。前記遅延回路は、駆動電源不要なRC回路によって構成されている請求項5に記載のUSB下位ユニット。前記遅延回路は、VBUS電源を駆動電源とするリセットICによって構成されている請求項5に記載のUSB下位ユニット。前記USB下位ユニットは、プリンタである請求項1乃至8のいずれか一項に記載のUSB下位ユニット。請求項1乃至9のいずれか1つに記載のUSB下位ユニットと、前記USB上位ユニットとを有することを特徴とするUSBシステム。特許文献1に開示された技術において、USB下位ユニットは、VBUS電源の所定長のオフ時間に基づいて、省エネモードなるセルフパワー電源のオフ状態に移行可能である。しかし、この省エネモード時には、USB上位ユニットからのセルフパワー電源のレジューム省エネモードからの復旧を指示するVBUS電源入力の検知を待機するために、VBUSオン/オフ検知回路、機器制御回路、USBデバイスチップ等が必須に動作を持続している。これら動作を持続している回路には、セルフパワー電源を降圧させた電力が供給されている。つまり、USB下位ユニットのセルフパワー電源は、完全には遮断されない。USB上位ユニットからのセルフパワー電源のレジューム指示は不定期であるため、長時間に亘ってセルフパワー電源が完全には遮断されない状態を維持しなければならない場合もあり得、このことは、省エネルギの観点からは好ましくない。また、USB下位ユニットの電源が完全には遮断されていない状態、即ち、USB下位ユニットの負荷容量がゼロになっていない状態においては、過電流突入電流が発生するため、セルフパワー電源コネクタの活栓抜挿を行うことができない。それ故、本発明の課題は、USB上位ユニットから供給されるVBUS電源を利用してリセットおよびセルフパワー電源のオフやレジュームが可能であることに加え、電源オフ時の消費電力がゼロであるUSB下位ユニットを提供することである。本発明の他の課題は、そのようなUSB下位ユニットを有するUSBシステムを提供することである。本発明によれば、USBインターフェースを介してUSB上位ユニットと接続されるセルフパワード方式のUSB下位ユニットであって、USB上位ユニットから供給されるVBUS電源のオフ時間長に基づいてUSB下位ユニットの一時的記憶内容のリセットまたはセルフパワー電源のオフを行うリセット/オフ制御部を有するUSB下位ユニットにおいて、USB上位ユニットから供給されるVBUS電源のオフからオンへの立ち上がりに基づいてセルフパワー電源のレジュームを行うレジューム制御部と、前記USB下位ユニット全体の動作を制御するユニットCPUとを有し、前記レジューム制御部は、VBUS電源を駆動電源としてセルフパワー電源をオフからオンに切り替えるスイッチ手段と、前記スイッチ手段によるセルフパワー電源のオフとオンを操作するセルフパワー電源制御器とを備え、前記セルフパワー電源制御器は、VBUS電源を駆動電源として、前記リセット/オフ制御部から出力されるセルフパワー電源のオフを指示する電源オフ指示信号と、VBUS電源のオフからオンへの立ち上がりとの排他制御で前記スイッチ手段を操作し、前記リセット/オフ制御部は、PLDやICの組み合わせによって構成されたコントロールロジックと、VBUS電源のオフ時間長を計測し、所定の時間でタイムアップするタイマとを備え、前記コントロールロジックは、VBUS電源のオン/オフを検出し、前記タイマが所定の時間でタイムアップする前にVBUS電源がオンするか否かに応じて、前記リセットを行うVBUSリセット信号または前記電源オフ指示信号を出力することを特徴とするUSB下位ユニットが得られる。尚、前記スイッチ手段は、FETによって構成されていてもよい。また、前記レジューム制御部は、前記スイッチ手段によるセルフパワー電源のオフとオンを操作するセルフパワー電源制御器をさらに備えており、該セルフパワー電源制御器は、VBUS電源を駆動電源として、前記リセット/オフ制御部から出力されるセルフパワー電源のオフを指示する電源オフ指示信号と、VBUS電源のオフからオンへの立ち上がりとの排他制御で前記スイッチ手段を操作するものであってもよい。さらに、VBUS電源のオフからオンへの立ち上がりに基づいてUSB下位ユニットの一時的記憶内容の電源オン時リセットを行うリセットICを有していてもよい。また、前記レジューム制御部は、VBUS電源を駆動電源とするか、または、駆動電源不要で、VBUS電源の立ち上がりを遅延させて前記スイッチ手段に送出する遅延回路をさらに備えていてもよい。さらに、前記リセット/オフ制御部から出力されるリセットを指示するリセット信号と、前記リセットICから出力される電源オン時リセットを指示する電源オン時リセット信号との排他制御を行うリセット制御器を有していてもよい。また、本発明によれば、前記USB下位ユニットと、前記USB上位ユニットとを有することを特徴とするUSBシステムが得られる。本発明によるUSB下位ユニットは、USB上位ユニットから送出されるVBUS電源を利用してリセットおよびセルフパワー電源のオフやレジュームが可能であることに加え、電源オフ時の消費電力がゼロである。本発明によるUSB下位ユニットは、USBインターフェースを介してUSB上位ユニットと接続されるセルフパワード方式のUSB下位ユニットであって、USB上位ユニットから供給されるVBUS電源のオフ時間長に基づいてリセットならびにセルフパワー電源のオフを行うリセット/オフ制御部を有している。特に、本USB下位ユニットは、VBUS電源のオフからオンへの立ち上がりに基づいてセルフパワー電源のレジュームを行うレジューム制御部を有している。レジューム制御部は、オンになったVBUS電源を駆動電源としてセルフパワー電源をオフからオンに切り替えるスイッチ手段を備えている。このような構成により、本発明によるUSB下位ユニットは、USB上位ユニットから送出されるレジュームの指示に対して待機するときに電源を必要としない。よって、電源オフ時の消費電力がゼロである。以下、図面を参照して、本発明によるUSB下位ユニットおよびUSBシステムのより具体的な実施例を詳細に説明する。図1を参照すると、本発明の実施例によるUSBシステムは、POS端末であり、POS端末の動作を制御するマザーボードであるUSB上位ユニット10と、USBインターフェース50を介してUSB上位ユニット10に接続されたレシートプリンタであり、セルフパワード方式のUSB下位ユニット20とを有している。USB上位ユニット10およびUSB下位ユニット20は、共通の直流電源60から電源供給される。USB上位ユニット10、USB下位ユニット20、および直流電源60は、図示しない共通の筐体に収容されている。即ち、USB下位ユニット20は、一体型である。尚、符号UCはUSBコネクタを示し、符号PCはセルフパワー電源コネクタを示している。さらに図2を参照すると、本発明の実施例によるUSB下位ユニット20は、従来のUSB下位ユニットと同様に、USB下位ユニット20全体の動作を制御するユニットCPU21と、USBインターフェースに関連する動作を制御するUSBコントローラ22と、USB下位ユニット20内部のバスラインであるユニット内インターフェースCPUインターフェース23と、USBインターフェースにおけるD信号用のプルアップ抵抗Rの有効/無効を切り替えるFETFieldEffectTransistor24と、直流電源60から大電力要素に適した電圧例えば12Vで供給されるセルフパワー電源電源PLをユニットCPU21やUSBコントローラ22等のロジック回路に適した電圧例えば5Vの電源PSに降圧する降圧回路25と、レジューム時に電源オン時リセット信号S26を出力するリセットIC26と、USBコネクタUCと、セルフパワー電源コネクタPCと、図示しない電気モータや印字ヘッド等の大電力要素とを有している。USB下位ユニット20はまた、USB上位ユニット10から供給されるVBUS電源のオフ時間長に基づいてUSB下位ユニット20の一時的記憶内容のリセットまたはセルフパワー電源のオフを行うリセット/オフ制御部31と、リセット制御器32と、プルアップ制御器33とを有している。さらに図3を参照すると、リセット/オフ制御部31は、例えば、プリンタProgrammableLogicDeviceやICIntegratedCircuitの組み合わせによって構成されたコントロールロジック311と、VBUS電源のオフ時間長t1を計測するタイマ312とを備えている。コントロールロジック311は、VBUS電源のオフ/オン立ち下がり/立ち上がりを検出し、VBUS電源のオフ時間長により、VBUSリセット信号S31aまたは電源オフ指示信号S31bを出力する。VBUS電源を物理的リセット信号に生成し直すことをリセット/オフ制御部31で行う。タイマ312は、VBUS電源のオフ時間長t1を計時する。即ち、VBUS電源の立ち下がりでカウント開始し、VBUS電源の立ち上がりでカウントを停止する。しきい時間T1以内にコネクタUCからのVBUS電源の立ち上がりを検出した場合は、タイマ312を停止してVBUSリセット信号S31aを出力する。VBUSリセット信号S31aによりUSB下位ユニット20にリセットがかかる。尚、USB上位ユニット10のVBUS電源オン/オフ制御部11図1には、ユーザの操作に応じてリセット要求すべく、VBUS電源のオフ時間長がしきい時間T1以内となる様に設定されている。VBUS電源のオフ時間長がしきい時間T1を超過した場合、即ち、しきい時間T1以内にコネクタUCからのVBUS電源の立ち上がりを検出できなかった場合、電源オフ指示信号S31bを出力する。電源オフ指示を出力することにより電源コネクタPCからの電源供給を遮断し、USB下位ユニット20のセルフパワー電源をオフする。VBUS電源に連動して後述する遅延回路41から出力される遅延済VBUS電源S41は、電源オフ指示信号S31bと同様に、電源コネクタPCからの電源供給のオフオンを制御スイッチするための指示信号である。しきい時間T1は、一般的にUSB下位ユニット20において通信障害等となった場合にUSBケーブルの抜き差しによる復旧処理を行うが、その一般的な抜き差し時間以上に設定される。このため、しきい時間T1は秒単位となり、一例として、しきい時間T1は5秒とする。リセット要求のためのVBUS電源のオフ時間長は、例えば、3秒に設定される。尚、しきい時間T1は、レジスタ設定等によって変更可能に設定される。尚、従来と同様にUSBケーブルの抜き差しにおけるサスペンド/レジューム処理に対応するため、コネクタUCからのVBUS電源は、リセット/オフ制御部31だけではなく、USBコントローラ22にも入力される。また、D信号用のプルアップ抵抗Rの制御手段として、VBUS電源によるハードウエア制御のプルアップ制御器33だけではなく、ファームウエア制御が可能なソフトウェアコントローラ212も設けられている。さて、本発明によるUSB下位ユニット20は特に、USB上位ユニット10から供給されるVBUS電源のオフからオンへの立ち上がりに基づいてセルフパワー電源のレジュームを行うレジューム制御部40を有している。レジューム制御部40は、VBUS電源を駆動電源としてセルフパワー電源をオフからオンに切り替えるスイッチ手段としてのFET43を備えている。レジューム制御部40はまた、FET43によるセルフパワー電源のオフとオンを操作するセルフパワー電源制御器42を備えている。セルフパワー電源制御器42は、VBUS電源を駆動電源として、リセット/オフ制御部31から出力されるセルフパワー電源のオフを指示する電源オフ指示信号S31bと、VBUS電源のオフからオンへの立ち上がりとの排他制御でFET43を操作する。したがって、電源オフ指示信号S31bがアサートされていても、VBUS電源の立ち上がりがあれば、FET43がオンされる。つまり、セルフパワー電源制御器42は、遅延済VBUS電源S41と電源オフ指示信号S31bとが共にアサートのときにセルフパワー電源がオフとなる一方、どちらか一方の信号がアサートかつ他方の信号がネゲートのときにセルフパワー電源がオンとなるように、FET43を操作する。そして、USB下位ユニット20にセルフパワー電源が供給されると、電源PLがモータや印字ヘッドなどの消費電力が大きい構成要素に供給されると共に、降圧回路25を経た電源PSがリセットIC26や、ユニットCPU21、USBコントローラ22、プルアップ抵抗Rの吊り電圧点241、リセット/オフ制御部31、リセット制御器32、プルアップ制御器33等のロジック回路に供給される。レジューム制御部40はさらに、VBUS電源を駆動電源とするか、または、駆動電源不要で、VBUS電源の立ち上がりを遅延させてFET43に送出する遅延回路41を備えている。遅延回路41は、電源オフ処理とコネクタUCからのVBUS電源の立ち上がりが同時に発生した場合に、VBUS電源の立ち上がりを検出し損なって電源オンしない、または、電源オン時リセットしないことを防止するための構成である。電源オフ指示信号S31bによってUSB下位ユニット20への電源が確実にオフされる電源オン時リセットが発生するまでの時間以上の遅延時間を、遅延回路41は確保するものである。この遅延回路41により、遅延済VBUS電源S41による電源オンは、必ず電源オフ指示信号S31bによって電源オフされた後に電源オンするというタイミングシーケンスが確立される。さらに図4を参照すると、セルフパワー電源制御器42は、例えば、2つのFETによって構成される。また、遅延回路41は、図5aに示されるようなRC回路によって構成される遅延回路41。または、図5bに示されるようなVBUS電源を駆動電源とするリセットICによって構成される遅延回路41’。即ち、レジューム制御部40における遅延回路41、セルフパワー電源制御器42、およびスイッチ手段としてのFET43は、駆動電源が不要であるか、もしくは、オフからオンに立ち上がったVBUS電源を駆動電源として動作する回路である。このため、USB下位ユニット20は、USB上位ユニット10からレジュームを指示するVBUS電源の供給を待機する際、消費電力がゼロであり、完全に電源がオフにされる。よって、セルフパワー電源コネクタPCの活栓抜挿を行うことが可能である。尚、USB上位ユニット10図1からUSB下位ユニット20に対して通信を行おうとする場合、USB上位ユニット10からUSBインターフェース50を介してVBUS電源を供給してから、通信が開始される。前述のリセット制御器32は、リセット/オフ制御部31から出力されるリセットを指示するリセット信号S31aと、リセットIC26から出力される電源オン時リセット信号S26との排他制御を行う。つまり、リセット制御器32は、リセットIC26からの電源オン時リセット信号S26と、リセット/オフ制御部31からのVBUSリセット信号S31aとの論理和とする。尚、VBUSリセット信号S31aおよび電源オン時リセット信号S26のどちらも、一定時間長を持つパルス信号である。次に、USB下位ユニット20の動作を説明する。[1.VBUSリセットならびにセルフパワー電源オフ処理]図2、図6、ならびに図8および図9を参照すると、USB上位ユニット10のVBUS電源オン/オフ制御部11図1による制御により、USBインターゲース50およびUSBコネクタUCを介したVBUS電源がオフになるとステップn11、USBコントローラ22へのVBUS電源がオフになるステップn12。USBコントローラ22は、ユニットCPU21に対し、VBUS電源オフの旨をユニット内インテーフェース23を介して通知するステップn13。VBUS電源オフを通知されたユニットCPU21は、USBインターフェース50をデタッチするステップn14。ユニットCPU21のソウトウエアコントローラ212は、プルアップ信号S212を出力されるステップn15。VBUS電源オフを受けて、プルアップ制御器33は、FET24をオンからオフになるように操作するステップn16。FET24はオンからオフに切り替わり、プルアップ抵抗Rへの通電が遮断されるステップn17。リセット/オフ制御部31に供給されるVBUS電源もオフになるステップn18。このとき、リセット/オフ制御部31のコントロールロジック311は、VBUS電源の立ち下りを検出しステップn19、計時開始の旨のタイマ操作信号S311を出力するステップn20。タイマ操作信号S311を受け、リセット/オフ制御部31のタイマ312は、計時を開始するステップn21。[1-1.VBUSリセット処理]図2、図7、ならびに図8および図9を参照すると、VBUS電源がオンになるVBUS電源のオフ時間長t1≦しきい時間T1であるとステップn22、プルアップ制御器33の一方にVBUS電源が入力されると共にステップn31、コントロールロジック311が計時停止の旨のタイマ操作信号S311を出力するステップn23。タイマ操作信号S311を受け、タイマ312は、計時を停止すると共に、タイマクリアを実行するステップn24。リセット/オフ制御部31コントロールロジック311は、リセット信号S31aアサートを出力する。なおかつ、リセット/オフ制御部31のリセットが実行されるステップn25。リセット信号S31aアサートを受けたリセット制御器32からのリセット信号S32により、ユニットCPU21、USB制御器22のリセットが実行されるステップn26。リセット終了後、ユニットCPU21のソウトウエアコントローラ212は、プルアップ信号S212を出力するステップn27。プルアップ信号S212を受けたプルアップ制御器33は、FET24をオン操作するステップn28。よって、プルアップ抵抗Rへの通電が再開しステップn29、USB通信エミュレーションが開始されるステップn30。一方、ステップn22においてVBUS電源がオフのままであると、タイマ312がタイムカウントアップするステップn32。[1-2.セルフパワー電源オフ処理]VBUS電源のオフ時間t1がしきい時間1を超えるt1>T1とステップn33、タイマ312からのタイムアップ信号S312がコントロールロジック311に入力されるステップn34。タイムアップ信号S312を受け、リセット/オフ制御部31コントロールロジック311は、電源オフ指示信号S31bを出力するステップn35。電源オフ指示信号S31bを受けたセルフパワー電源制御器42は、FET43をオフ操作しステップn36、FET43がオフに切り替わるステップn37。FET43がオフに切り替わることにより、大電力電源PLと、降圧回路25を経た小電力電源PSとが遮断されるステップn38。よって、USB下位ユニット20の電源が完全オフになり、消費電力がゼロの状態になるステップn39。尚、図8および図9における※印が付されたシーケンスは、USB標準で規定された動作である。[2.セルフパワー電源レジューム処理][2A.セルフパワー電源レジューム処理]図2、図10、ならびに図11を参照すると、VBUS電源がオフの時に、USB上位ユニット10のVBUS電源オン/オフ制御部11図1による制御により、USBインターゲース50およびUSBコネクタUCを介したVBUS電源がオンになるとステップn41、VBUS電源S41を受けて、プルアップ制御器33がFET24をオン操作するステップn42。これと共に、VBUS電源オンを受けて、遅延回路41は、遅延済VBUS電源S41を出力するステップn43。遅延済VBUS電源S41を受けて、セルフパワー電源制御器42は、FET43をオン操作するステップn44。セルフパワー電源制御器42の操作により、操作FET43がオフからオンに切り替わり、大電力電源PL、小電力電源PSが供給再開されるステップn45。[2B.セルフパワー電源レジューム処理]小電力電源PSが供給されると、リセットIC26は、電源オン時リセット信号S26を出力するステップn46。電源オン時リセット信号S26を受けたリセット/オフ制御部31がリセットを実行する。具体的には、VBUSリセット信号をオフとすると共に、セルフパワー電源オフ指示信号をネゲートにするステップn47。電源オン時リセット信号S26を受け、リセット制御器32は、リセット信号S32を出力するステップn48。電源オン時リセット信号S26を受けたユニットCPU21、USBコントローラがリセットを実行するステップn49。リセット終了後、ソウトウエアコントローラ212がプルアップ信号S212を出力するステップn50。プルアップ信号S212を受けたプルアップ制御器33がFET24をオン操作するステップn51。よって、プルアップ抵抗Rへの通電が再開しステップn52、USB通信エミュレーションが開始されるステップn53。図11における※印が付されたシーケンスは、USB標準で規定された動作である。尚、以上の実施例において、本発明の実施例によるUSBシステムにおいて、USB上位ユニット10およびUSB下位ユニット20は共通の直流電源60から電源供給され、USB上位ユニット10、USB下位ユニット20、および直流電源60が図示しない共通の筐体に収容されていたが、本発明は、図12に示すように、USB上位ユニット10とUSB下位ユニット20とが個別のDC電源61とACアダプタ62とから電源供給され、USB上位ユニット10およびDC電源61と、USB下位ユニット20と、ACアダプタ60とが個別の筐体に収容されるものであってもよい。