"半導体基板の撮像領域内に設けられ、少なくとも1つの光電変換素子を含む単位セルと、前記半導体基板の黒基準領域内に設けられ、少なくとも1つの光電変換素子を含む黒基準セルと、前記半導体基板上の絶縁膜を介して、前記単位セルの上方に設けられるレンズと、前記絶縁膜上を介して、前記黒基準セルの上方に設けられ、表面に凸凹部を有する第1の遮光膜と、を具備することを特徴とする固体撮像装置。前記第1の遮光膜と前記黒基準セルとの間の前記絶縁膜内に、金属からなる第2の遮光膜が設けられている、ことを特徴とする請求項1に記載の固体撮像装置。前記第1の遮光膜は、透過性を有する材料を用いて形成される、ことを特徴とする請求項1又は2に記載の固体撮像装置。前記第1の遮光膜は、前記マイクロレンズに隣接している、ことを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。半導体基板の撮像領域内及び黒基準領域内に、光電変換素子を形成する工程と、前記半導体基板上に、絶縁膜を形成する工程と前記絶縁膜上に、パッドを形成する工程と、前記撮像領域及び前記黒基準領域内において、前記絶縁膜の上面及び前記パッドの上面を覆うオーバーコート層上に、透明膜を形成する工程と、前記撮像領域内の前記透明膜を加工して、前記撮像領域内の前記光電変換素子の上方に、レンズを形成する工程と、前記パッド上の前記透明膜を除去するのと同時に、前記黒基準領域内の前記透明膜の表面を粗雑化して、前記第1の遮光膜の上方に、表面に凹凸部を有する第1の遮光膜を形成する工程と、を具備することを特徴とする固体撮像装置の製造方法。前記絶縁膜内に、前記黒基準領域内の光電変換素子の上方を覆う金属からなる第2の遮光膜を形成する工程を、さらに具備することを特徴とする請求項5に記載の固体撮像装置の製造方法。形成される画像の画質を向上する技術を提案する。本実施形態の固体撮像装置は、半導体基板の撮像領域内に設けられ、少なくとも1つの光電変換素子を含む単位セルと、前記半導体基板の黒基準領域内に設けられ、少なくとも1つの光電変換素子を含む黒基準セルと、前記半導体基板上の絶縁膜を介して、前記単位セルの上方に設けられるレンズと、前記絶縁膜上を介して、前記黒基準セルの上方に設けられ、表面に凸凹部を有する第1の遮光膜と、を含む。[実施形態]以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。1第1の実施形態図1乃至図7を参照して、第1の実施形態に係る固体撮像装置及びその製造方法について説明する。a構造図1乃至図3を用いて、第1の実施形態に係る固体撮像装置の構造について、説明する。図1は、固体撮像装置以下、イメージセンサとよぶのチップのレイアウト例を示す模式図である。図1に示されるように、本実施形態のイメージセンサにおいて、画素アレイ2及びそれを制御するための回路アナログ回路又はロジック回路が、1つの半導体基板チップ10内に設けられている。半導体基板10内の画素アレイ2は、画像被写体に対応する光を取得するための撮像領域有効領域ともよばれる21を含んでいる。撮像領域21は、有効画素を含む単位セル3を複数個有する。以下では、有効画素を含む単位セル3のことを、単に、単位セルとよぶ。各単位セル3は、少なくとも1つの画素有効画素、光電変換部を含んでいる。光電変換部は、マイクロレンズ及びカラーフィルタを介して入射された光を電気信号へ変換する。光電変換部によって、CMOSセンサ或いはCCDセンサが形成される。互いに隣接する単位セル3及び互いに隣接する光電変換部は、素子分離領域によって、分離されている。画素アレイ2は、黒基準領域29を含んでいる。黒基準領域29は、光電変換された信号に対する基準電位暗電圧又はリセット電圧を形成するために、画素アレイ2内に設けられている。黒基準領域29は、OBOpticalBlack領域、遮光領域、あるいは、無効領域ともよばれる。黒基準領域29は、画素アレイ2内において、撮像領域21に隣接している。例えば、黒基準領域29は、撮像領域21の周囲を取り囲むように、画素アレイ2内にレイアウトされている。黒基準領域29は、複数の黒基準画素を含む単位セル4を有している。以下では、黒基準領域29内の黒基準画素を含む単位セル4のことを、単に、黒基準セル4とよぶ。黒基準セル4は、単位セル20と実質的に同じ構造を有し、画素を含んでいる。光の入射を遮る遮光膜が、黒基準セル4上方に、設けられていることによって、黒基準領域29が、形成される。尚、黒基準セル4は、ダミーセルとよばれる場合もある。半導体基板10内には、アナログ回路又はロジック回路を配置するための領域以下、周辺領域7が設けられている。周辺領域7は、画素アレイ2に隣接するように設けられている。例えば、イメージセンサチップと他の装置とを接続するためのパッド70は、周辺領域7上方に設けられている。パッド70は、半導体基板10上の層間絶縁膜上に設けられている。図2は、画素アレイ2及びその近傍の回路の回路構成の一例を示す図である。図2に示されるように、複数の単位セル20は、画素アレイ2内に、マトリクス状に配置されている。単位セル20は、光電変換部フォトダイオード5及び信号走査回路部を含む。セル20の信号走査回路部は、例えば、4つの電界効果トランジスタ132,133,134,135によって形成される。各電界効果トランジスタ132,133,134,135は、例えば、nチャネル型MOSトランジスタである。以下では、セル20に含まれる4つの電界効果トランジスタのことを、トランスファゲートリードトランジスタ132、アンプトランジスタ133、アドレストランジスタ134及びリセットトランジスタ135とそれぞれよぶ。図2に示される単位セル20において、フォトダイオード30のアノードは接地されている。フォトダイオード30のカソードは、トランスファゲート132の電流経路を介して、信号検出部としてのフローティングディフュージョン浮遊拡散層FDに、接続されている。トランスファゲート132は、フォトダイオード30の信号電荷の蓄積及び放出を制御する。トランスファゲート132のゲートは読み出し信号線TRFに接続されている。トランスファゲート132のソースは、フォトダイオード30のカソードに接続され、トランスファゲート132のドレインは、フローティングディフュージョンFDに接続されている。アンプトランジスタ133は、フローティングディフュージョンFDからの信号を増幅する。アンプトランジスタ133のゲートは、フローティングディフュージョンFDに接続されている。アンプトランジスタ133のドレインは、垂直信号線VSLに接続され、アンプトランジスタ133のソースは、アドレストランジスタ134のドレインに接続されている。アンプトランジスタ133によって増幅された信号は、垂直信号線VSLに出力される。アンプトランジスタ133は、単位セル20内において、ソースフォロワとして機能する。リセットトランジスタ135は、アンプトランジスタ133のゲート電位フローティングディフュージョンFDの電位をリセットする。リセットトランジスタ135のゲートは、リセット信号線RSTに接続されている。リセットトランジスタ135のドレインは、フローティングディフュージョンFDに接続され、リセットトランジスタ135のソースは、基準電位が印加される端子124に接続されている。以下では、この端子124のことを、基準電位端子とよぶ。アドレストランジスタ134のゲートは、アドレス信号線ADRに接続されている。アドレストランジスタ134のドレインは、アンプトランジスタ133のソースに接続され、アドレストランジスタ134のソースは、基準電位端子124に接続されている。1つの単位セル20が、1つのフォトダイオード30を含む回路構成は、1画素1セル構造とよばれる。これに対して、1つの単位セル20が、2つのフォトダイオードを含む回路構成は、2画素1セル構造とよばれる。2画素1セル構造の場合、2つのフォトダイオードは、それぞれ異なるトランスファゲートを経由して、共通のフローティングディフュージョンFDに接続される。2画素1セル構造において、2つのフォトダイオードは、アンプトランジスタ133、アドレストランジスタ134及びリセットトランジスタ135を共有する。尚、各単位セル20は、アドレストランジスタ134を含まなくともよい。この場合、セル20は、3つのトランジスタ132,133,135を含み、リセットトランジスタ135のドレインが、アンプトランジスタ133のソースに接続された構成となる。また、この場合、アドレス信号線ADRも設けられない。垂直シフトレジスタ89は、読み出し信号線TRF、アドレス信号線ADR及びリセット信号線RSTに接続されている。垂直シフトレジスタ89は、読み出し信号線TRF、アドレス信号線ADR及びリセット信号線RSTの電位を制御することによって、画素アレイ2内の複数の単位セル20をロウ単位で制御及び選択する。垂直シフトレジスタ89は、各トランジスタ132,134,135のオン及びオフを制御するための制御信号電圧パルスを、各信号線TRF,ADR,RSTに出力する。AD変換回路80は、垂直信号線VSLに接続されている。AD変換回路80は、複数のCDSCorrectedDoubleSampling:相関二重サンプリングユニット85を含む。1つのCDSユニット85が、1本の垂直信号線VSLに接続されている。AD変換回路80は、垂直信号線VSLに出力された単位セル20からの信号をデジタル値に変換する。AD変換回路80は、CDSユニット85によるCDS処理によって、各単位セル画素が含むノイズを除去する。負荷トランジスタ121は、垂直信号線VSLに対する電流源として用いられる。負荷トランジスタ121のゲートは選択信号線SFに接続されている。負荷トランジスタ121のドレインは、垂直信号線VSLを介して、アンプトランジスタ133のドレインに接続される。負荷トランジスタ121のソースは、制御信号線DCに接続されている。画素アレイ2のセル20からの信号電荷の読み出し動作は、次のように実行される。画素アレイ2の所定のロウが、垂直シフトレジスタ89によって選択され、選択されたロウに属する複数のセル20が活性化される。選択されたロウに属するアドレストランジスタ134が、垂直シフトレジスタ89からのロウ選択パルスによって、オン状態になる。また、垂直シフトレジスタ89からのリセットパルスによって、リセットトランジスタ135が、オン状態になる。これによって、基準電位端子124からの電位が、フローティングディフュージョンFD及び各トランジスタ133,134,135に印加される。垂直信号線VSLの電位は、ソースフォロワを形成しているアンプトランジスタ133によって、フローティングディフュージョンFDの電位に近い電圧リセット電圧に、リセットされる。単位セル20からのリセット電圧は、AD変換回路80に入力される。リセット電圧が垂直信号線VSLに出力された後、リセットトランジスタ135は、オフ状態にされる。続いて、トランスファゲート132が、垂直シフトレジスタ89からの読み出しパルスによってオン状態になり、フォトダイオード30に蓄積された電荷信号電荷が、オン状態のトランスファゲート132を経由して、フローティングディフュージョンFDに放出される。フローティングディフュージョンFDの電位は、フォトダイオードから出力された信号電荷に応じて変調される。変調された電位信号電圧が、ソースフォロワを形成しているアンプトランジスタ133によって垂直信号線VSLに出力される。信号電圧は、AD変換回路80に入力される。リセット電圧及び信号電圧は、AD変換回路80によって、アナログ値からデジタル値へ順次変換される。これらの電圧値のAD変換とともに、リセット電圧及び信号電圧に対するCDS処理が、CDSユニット85によって実行される。リセット電圧と信号電圧との差分値が画素データDsigとして、後段の回路例えば、画像処理回路へ出力される。これによって、所定のロウに属する複数のセル画素からの信号の読み出し動作が、完了する。このような、画素アレイ2に対するロウ単位の読み出し動作が順次繰り返されて、所定の画像が形成される。例えば、黒基準領域29からの電位が、リセット電圧を生成するために基準電位として、基準電位端子124から単位セル20に印加されたり、黒基準領域29からの電位に対応するデータ信号が、後段の画像処理回路によって画素データDsigと比較されたりする。このように、黒基準領域29の黒基準セルから出力される電位を用いて、画素データDsigによって形成される画像の色調が、判定される。図3は、本実施形態のイメージセンサの画素アレイ2の断面構造を示している。上述のように、単位セル3は、光電変換部として、少なくとも1つのフォトダイオード30PDを含む。フォトダイオード30において、入射光の光量に応じて、フォトダイオード内部に電荷が発生し、フォトダイオード30の端子間に電位差が生じる。フォトダイオード30は発生した電荷を蓄積できる。画素アレイ2の撮像領域21内において、単位セル3のフォトダイオード30は、半導体基板10内に形成されている。フォトダイオード30は、半導体基板10内に形成された少なくとも1つの不純物層拡散層30を含んでいる。例えば、半導体基板10が、P型の導電型を有する場合、不純物層30は、N型の導電型を有する。尚、フォトダイオードPDの特性例えば、感度を向上させるために、フォトダイオード30は、不純物濃度の異なる複数のN型及びP型不純物層を含んでいてもよい。複数のフォトダイオードPDは、半導体基板10内に設けられた素子分離層90によって、互いに電気的に分離されている。素子分離層90は、例えば、不純物層であってもよいし、STI構造の絶縁膜でもよい。尚、図3において、素子分離層90に囲まれた領域内において、図示の簡略化のため、フォトダイオード30のみが図示されているが、同じ領域内に、単位セルを構成するトランジスタ132,133,134,135やフローティングディフュージョン浮遊拡散層FDが設けられている。黒基準領域29の黒基準セル4は、撮像領域21内の単位セル3と実質的に同じ構造を有する。黒基準セル4は、少なくとも1つのフォトダイオード40を含む。単位セル3及び黒基準セル4内のフォトダイオード30,40を区別するために、黒基準セル4内のフォトダイオード40のことを、ダミーダイオードとよぶ。ダミーダイオード40は、フォトダイオード30と実質的に同じ構造を有し、半導体基板10内に形成された少なくとも1つの不純物層例えば、N型不純物層40によって形成される。ダミーダイオード40は、後述の遮光膜によって、ほとんど光が照射されない。ダミーダイオード40は、基準電位としての暗電圧暗電流を、生成及び出力する。ダミーダイオード40から出力される電圧に基づいて、リセット電圧が生成される。周辺領域7内において、電界効果トランジスタ例えば、MOSトランジスタTrは、半導体基板10内のウェル領域15内に設けられている。ウェル領域15内に、2つの拡散層不純物層53が設けられている。これらの2つの拡散層53は、トランジスタTrのソース/ドレインとして、機能する。2つの拡散層53間のウェル領域チャネル領域表面に、ゲート絶縁膜52を介して、ゲート電極51が設けられる。電界効果トランジスタTrが、Pチャネル型であるかNチャネル型であるかは、そのトランジスタTrが設けられるウェル領域15の導電型及びソース/ドレインとなる拡散層73の導電型によって、決まる。尚、図示の簡単化のために、周辺領域7内に形成される素子として、電界効果トランジスタTrのみが図示されているが、周辺領域7内に、抵抗素子、容量素子、ダイオード又はバイポーラトランジスタなどが、設けられている。半導体基板10上に、層間絶縁膜71が設けられている。層間絶縁膜71は、半導体基板10内に形成された素子を、覆っている。層間絶縁膜71を挟んで、画素アレイ2の上方に、カラーフィルタ65及びマイクロレンズ60が設けられている。層間絶縁膜71内に、複数の金属膜72,73,75が、設けられている。層間絶縁膜71及び金属膜72,73,75は、多層配線技術によって形成され、所定の配線レベル基板表面からの高さ内にそれぞれ設けられている。例えば、層間絶縁膜71は、酸化シリコンを用いて、形成される。金属膜72,73,75は、アルミニウムAl或いは銅Cuを用いて、形成される。撮像領域21内の金属膜72は、マイクロレンズ60及びカラーフィルタ65を透過した光が、マイクロレンズ60及びカラーフィルタ65に対応する画素30のみに入射されるように、隣接する画素間における光の漏れを防止するための遮光膜72として用いられる。黒基準領域29内において、黒基準セル4のダミーダイオード40に対する光の照射を防止するために、金属膜73は、遮光膜73として用いられている。遮光膜73の膜厚は、例えば、100nm~400nm程度である。尚、遮光膜72,73,75は、Al及びCu以外の金属によって、形成されてもよい。図3に示される例では、各配線レベルの遮光膜73は、例えば、黒基準領域29の全体を覆っている。ただし、遮光膜73は、黒基準領域29内の各配線レベルにそれぞれ設けられてもよいし、1つの配線レベルのみに設けられてもよい。また、複数の配線レベルのうち1つの配線レベルの遮光膜73が、黒基準領域29の全体を覆い、残りの配線レベルの遮光膜73は、撮像領域の遮光膜72と同じレイアウトを有していてもよい。なお、ある領域とその領域内のパターンここでは、金属膜との間に所定の面積比以下、被覆率とよぶが設定されている場合、所定の被覆率が満たされるように、1つの配線レベル内において金属膜が分割される。この場合、複数の遮光膜73が、各配線レベルにそれぞれ設けられる。周辺領域7内において、金属膜75は、主に、素子間を接続するための配線75として用いられている。形成される回路に応じて、所定の配線パターンを有する配線75が、複数の配線レベル内に設けられている。金属膜75は、被覆率を調整するためのダミー層であってもよい。異なる配線レベルの配線75は、層間絶縁膜71内に埋め込まれたプラグCP,79によって、接続されている。最下層の配線レベル内の配線75は、コンタクトプラグCPによって、半導体基板10内の拡散層53に接続される。ビアプラグ79は、上層の配線75と下層の配線75とを接続する。例えば、再配線形成技術によって、パッド70が層間絶縁膜71上に設けられる。ただし、層間絶縁膜71の最上層の配線75が、パッドとして用いられてもよい。パッド70は、層間絶縁膜71上の絶縁層例えば、樹脂層77に隣接する。また、半導体基板10を貫通するビア貫通ビアによって、層間絶縁膜が設けられた半導体基板10の面に対して反対側の面に、パッドが設けられてもよい。貫通ビア図示せずは、TSVThroughSubstrateVia技術によって、形成される。本実施形態において、層間絶縁膜75が設けられた面を、半導体基板10の表面とよび、層間絶縁膜75が設けられた面に対向する半導体基板10の面を、半導体基板10の裏面とよぶ。カラーフィルタ65,66及びマイクロレンズアレイMLは、半導体基板10の表面側において、画素アレイ2上方に設けられている。カラーフィルタ65は、平坦化層、保護層及び接着層の積層膜68を介して、層間絶縁膜71,77に貼り付けられている。以下では、平坦化層、保護層及び接着層を含む積層膜68のことを、オーバーコート層68とよぶ。オーバーコート層68は、フォトダイオード30に入射される光が低減劣化されないように、透過性の高い材料を用いて形成される。例えば、本実施形態におけるイメージセンサは、単板式のイメージセンサである。単板式のイメージセンサは、単一の画素アレイ2で複数の色情報を取得する。この場合、カラーフィルタ65は、取得される画像に対応する光が含む赤、青及び緑などの各波長帯域の少なくとも1つの色成分光を透過させる複数のフィルタF1,F2,F3を含む。例えば、単板式のイメージセンサに用いられるカラーフィルタ65の各色のフィルタF1,F2,F3の配列パターンとして、ベイヤー配列が用いられる。ベイヤー配列のカラーフィルタ65は、赤色R、緑色R及び青色BのフィルタF1,F2,F3から形成される。カラーフィルタ65に照射された被写体からの光において、各フィルタF1,F2,F3の色に応じた波長帯域波長成分の光が、フィルタF1,F2,F3を透過する。赤、青及び緑のうち1色のフィルタF1,F2,F3が、1つの画素フォトダイオード30にそれぞれ対応する。例えば、黒基準領域29内において、カラーフィルタ66が、オーバーコート層68上に設けられている。黒基準領域29内のフィルタ66のことを、ダミーフィルタ66とよぶ。黒基準領域29内のダミーフィルタ66は、黒基準セル4毎にフィルタの色を変えること無しに、例えば、単色のフィルタが、複数の黒基準セル4に対して共通に設けられている。例えば、ダミーフィルタ66は、青色のフィルタによって形成されている。複数のマイクロレンズ60は、オーバーコート層69を介して、カラーフィルタ65に貼り付けられている。マイクロレンズ60は、オーバーコート層69上において、2次元に配列されている。複数のマイクロレンズ60によって、マイクロレンズアレイが形成されている。マイクロレンズ60は、取得される画像に対応する光を集光する。マイクロレンズ60は、1対1の関係で各画素に対応するようにそれぞれ配列されている。尚、マイクロレンズ60及びオーバーコート層69は、フォトダイオード30に入射される光が低減しないように、高い透過性を有する材料を用いて、形成されている。オーバーコート層69は、平坦化層、保護層及び接着層を含む積層膜である。本実施形態において、取得される画像に対応する光は、半導体基板10の表面側から照射される。このように、半導体基板10の表面側から照射された光を画素フォトダイオードに取り込むイメージセンサは、表面照射型イメージセンサとよばれる。本実施形態のイメージセンサにおいて、黒基準領域29内の黒基準セル4フォトダイオード40の上方に、凹凸部を有する遮光膜61が設けられている。遮光膜61の凹凸部突起部62は、光の照射側に形成される。遮光膜61の凹凸部突起部62は、遮光膜61に照射される光を反射及び散乱させる。その遮光膜61は、例えば、マイクロレンズ60と同じ材料透明膜を用いて、層間絶縁膜71上方に、形成される。遮光膜61の表面の凹凸部62は、マイクロレンズ60を形成するための透明膜の表面を、例えば、エッチングを用いて、粗雑化することによって、形成される。この凹凸部62によって、遮光膜61の表面平坦度は、マイクロレンズ60の表面平坦度より低くなる。尚、図4において、遮光膜61の凹凸部62は、図示の簡単化のため均一性周期性を有するように図示されているが、これに限定されない。例えば、凹凸部62の形状は、ほとんど均一性を有さずに、ランダム不均一な形状を有している。凹凸部62を含む遮光膜61の最大膜厚は、基板表面に対して垂直方向におけるマイクロレンズ60の最大寸法最大膜厚よりも小さい。本実施形態において、遮光膜61は透明な材料を用いて形成されるため、光を透過させにくくするために、遮光膜61の表面粗さ凹凸の段差は、光を乱反射及び散乱させる大きさ及び密度に設定されている。例えば、遮光膜61における表面粗さは、例えば、マイクロレンズの厚さの10分の1程度の大きさを有している。例えば、マイクロレンズの膜厚が、4~7μmである場合、遮光膜61は、ナノメートルオーダー数百nm~数十nmの表面粗さを有する。黒基準領域29に対する光は、遮光膜61の表面の凹凸部62によって、反射又は散乱されるため、黒基準領域29において、遮光膜61の下方の層間絶縁膜71内に侵入する光は、低減する。金属膜は、その性質上、ピンホール微細な孔を含んでいる。さらに、イメージセンサチップ及びイメージセンサチップを含んでいるカメラモジュールは、装置のサイズの縮小が要求されているため、チップ及びモジュールは薄型化される傾向がある。そのため、イメージセンサチップを形成するための部材が薄くされ、それに伴って、遮光膜としての金属膜73の膜厚は、薄くなる。その結果として、遮光膜としての金属膜72,73に、ピンホールが、発生しやすくなっている。本実施形態のイメージセンサのように、光の照射される側の面が凸凹な粗雑な遮光膜61が層間絶縁膜71上に設けられていることによって、その凹凸部62による光の反射及び散乱が生じる。その結果として、凹凸部62を有する遮光膜61よりも下方に入射される光を低減でき、黒基準領域29に対する遮光性を向上できる。それゆえ、黒基準領域29内の遮光膜としての金属膜73が、ピンホールのような光が通過する可能性がある欠陥を含んでいたとしても、光が黒基準領域29内のフォトダイオードダミーダイオード40に入射されてしまうのを低減できる。これによって、黒基準領域29内の黒基準セル40から出力される基準電位が、遮光膜73を貫通した光をダミーダイオードが光電変換することによって変動するのを、抑制できる。したがって、本実施形態のイメージセンサは、画素データDsigによって形成される画像の色調が、より高精度で、入射光に対応する画像被写体の色調に再現できる。また、凹凸を有する遮光膜61の厚さは、マイクロレンズ60の厚さより薄く、且つ、遮光膜としての金属膜72,73を厚くせずとも、黒基準領域29の遮光性を向上できるので、薄型なイメージセンサチップを提供できる。黒基準領域29の遮光性を向上させるために、黒のフィルタや各色に対応する複数のフィルタが積層された膜が、黒基準領域29内に設けられる場合がある。後述するように、これらの場合、イメージセンサの製造工程の増加や、製造工程の加工難度の上昇が生じる。これに対して、本実施形態のイメージセンサにおいて、凹凸部62を有する遮光膜61は、基板表面に対して垂直方向においてマイクロレンズ60と同じ高さにおいて、マイクロレンズ60と同じ材料を用いて形成される。また、遮光膜61の凹凸部62は、パッド70の開口工程と実質的に同時に形成される。そのため、本実施形態のイメージセンサは、後述の製造方法によって、製造工程の増加や加工難度の上昇無しに、その表面が凸凹な遮光膜61を形成できる。それゆえ、製造コストや製造期間の増加無しに、色の再現性が向上したイメージセンサを形成できる。以上のように、本実施形態の固体撮像装置によれば、形成される画像の画質を向上できる。b製造方法図3乃至図7を用いて、第1の実施形態の固体撮像装置イメージセンサの製造方法について、説明する。図4乃至図7は、本実施形態のイメージセンサの製造方法の各工程における断面構造を示している。尚、本実施形態のイメージセンサの製造方法において、後述のイメージセンサの各構成要素の形成順序は、プロセスの整合性が確保されていれば、適宜変更されてもよい。図4に示されるように、半導体基板10、例えば、P型シリコン基板10内に、P型及びN型のウェル領域15や素子分離層90,91が、それぞれ形成される。尚、半導体基板10は、SOI基板でもよい。ウェル領域15及び素子分離不純物層は、フォトリソグラフィ技術によって形成されたマスクや、イオン注入における不純物イオンの加速エネルギーの制御によって、半導体基板10内の所定の位置に、形成される。素子分離溝が、フォトリソグラフィ技術及びRIEReactiveIonEtching法によって、半導体基板10内に形成される。素子分離溝内に、絶縁体が、CVDChemicalVaporDeposition法又は塗布法によって埋め込まれ、素子分離絶縁膜95が半導体基板10内の所定の位置に形成される。これによって、半導体基板10内に、隣接する素子を電気的に分離する素子分離領域絶縁膜又は不純物層が形成され、画素アレイ20とこれに隣接する周辺領域7とが、それぞれ半導体基板10内に区画される。また、画素アレイ2内において、単位セル形成領域が、形成された素子分離領域によって定義される。単位セル形成領域は、少なくとも1つの画素形成領域フォトダイオード形成領域を含み、画素形成領域も素子分離領域によって定義されている。フォトリソグラフィ技術によって、レジストマスク図示せずが半導体基板10上に、形成される。レジストマスクは、フォトダイオード形成領域に対応して、開口部が形成されている。そのレジストマスクを用いて、不純物層30,40が、イオン注入法によって半導体基板10内に、形成される。半導体基板10が、P型の半導体基板である場合、不純物層30,40は、例えば、少なくとも1つのN型の不純物層から形成される。フォトダイオードは、複数の不純物層によって形成されてもよい。これによって、イメージセンサの各画素に対応するフォトダイオード3,4が、画素アレイ2内に、形成される。尚、フォトダイオード3,4の特性を向上させるため、複数のP型及びN型の不純物層が、フォトダイオード形成領域内に、形成されてもよい。フローティングディフュージョンとしての不純物層図示せずが、フォトリソグラフィ技術及びイオン注入法によって、画素アレイ2のセル形成領域20内の所定の位置において、半導体基板10内に形成される。半導体基板10上に、ゲート絶縁膜52が、例えば、熱酸化法によって、半導体基板10上に形成される。ゲート絶縁膜52上に、シリコン層が、CVD法により、堆積される。そして、フォトリソグラフィ技術及びRIE法によって、所定のゲート長及びゲート幅のゲート電極51が、ゲート絶縁膜52を挟んで、半導体基板10の表面第1の面上に形成される。例えば、形成されたゲート電極51がマスクとして用いられ、イオン注入法によって、ソース及びドレインとしての不純物層53が、半導体基板10内に形成される。これによって、半導体基板10の表面上に、単位セルを形成するための電界効果トランジスタ及び周辺回路を形成するための電界効果トランジスタTrが、画素アレイ2内及び周辺領域7内にそれぞれ形成される。尚、単位セルの電界効果トランジスタ及び周辺回路の電界効果トランジスタTrは、同時の工程で形成されてもよいし、それぞれ別の工程で形成されてもよい。素子が形成された半導体基板10の表面第1の面上に、多層配線技術により、層間絶縁膜71、金属膜72,73,75及びプラグCP,76が、配線レベル毎に順次形成される。例えば、最下層の層間絶縁膜は、トランジスタTrのゲート電極51及びフォトダイオード30,40の上面を覆うように、CVDChemicalVaporDeposition法によって、堆積される。そして、堆積された層間絶縁膜の上面が、例えば、CMPChemicalMechanicalPolishing法を用いて平坦化される。ゲート電極の上部や不純物層ソース/ドレイン又はコンタクト領域の上部を露出させるように、コンタクトホールが、層間絶縁膜71内に、フォトリソグラフィ技術及びRIE法を用いて、形成される。コンタクトプラグCPは、形成されたコンタクトホール内に埋め込まれる。アルミニウムや銅などの金属膜が、例えば、スパッタ法によって、最下層の層間絶縁膜上及びコンタクトプラグCP上に堆積される。堆積された金属膜は、フォトリソグラフィ技術及びRIE法によって、コンタクトプラグCP1に接続されるように、所定の形状に加工される。これと実質的に同様の工程によって、各配線レベルにおいて、層間絶縁膜、ビアプラグ79及び複数の金属膜72,73,75が、多層配線技術によって、下層基板表面側の配線レベルから順次形成される。これによって、画素アレイ2内において、遮光膜72,73としての金属膜72,73が形成され、周辺領域7内において、配線75としての金属膜75が形成される。例えば、遮光膜金属膜72,73は、100nmから400nm程度の膜厚になるように、形成される。図5に示されるように、例えば、再配線形成技術によって、再配線層70が、配線75に接続されるように、層間絶縁膜72上に、形成される。再配線層70は、例えば、パッドとして用いられる。層間絶縁膜71上に、絶縁層例えば、樹脂層77が形成される。この後、オーバーコート層68Aが、再配線層70及び絶縁層77上に形成される。ここで、オーバーコート層68Aは、平坦化層、保護層及び接着層を含む積層膜である。そして、カラーフィルタ65が、画素アレイ2の撮像領域21内において、各画素30に対応するように、オーバーコート層68A上に形成される。例えば、単色のカラーフィルタダミーフィルタ66が、画素アレイ2の黒基準領域29内において、オーバーコート層68A上に形成される。パッドとしての再配線層70上方において、カラーフィルタは、形成されない。カラーフィルタ65,66上及びオーバーコート層68A上に、オーバーコート層69Aが、形成される。そして、マイクロレンズを形成するための透明膜以下、レンズ形成層とよぶが、オーバーコート層69A上に、形成される。レンズ形成層60,61Aは、高い透過性を有する材料が用いられ、例えば、有機膜又は樹脂が用いられる。ただし、レンズ形成層は、ガラスなどの無機化合物層でもよい。尚、オーバーコート層68A,69Aも透過性を有するのは、もちろんである。例えば、レンズ形成層の膜厚は、パッド70上のオーバーコート層68A,69Aの膜厚よりも厚い。例えば、レンズ形成層61Aは、その形成時において、1μmから10μm程度の膜厚を有する。画素アレイ2の撮像領域21上方において、そのレンズ形成層が、例えば、エッチングRIE法によって、半球状レンズ状に加工され、マイクロレンズ60が、各フォトダイオード30に対応するように、形成される。黒基準領域29内のレンズ形成層は、レジストマスクで覆われ、エッチングされない。尚、マイクロレンズを形成するための加工は、レンズ形成層の熱変化を利用した加工処理や成型処理モールド処理などによって、実行されてもよい。周辺領域7内のレンズ形成層は、例えば、マイクロレンズ60の形成とは別途の工程において、フォトリソグラフィ技術及びエッチングによって、選択的に除去される。図6に示されるように、マイクロレンズ60が形成された後、パッド70の開口のためのパターニングが、実行される。そのため、フォトリソグラフィ技術によって、マイクロレンズ60を覆うように、レジストマスク96が形成される。レジストマスク96は、パッド70の上方から選択的に除去され、パッド70を覆っているオーバーコート層69Aが露出される。この際、黒基準領域29内において、レジストマスクは除去される。又は、黒基準領域29内のレンズ形成層61A上のレジストマスク96X図6中において、破線で示すの膜厚が、ハーフトーンマスクレチクルによる中間露光によって、マイクロレンズ60を覆うレジストマスク96の膜厚より薄くされる。この場合、黒基準領域69内のレジストマスク96Xは、例えば、マイクロレンズ60を覆うレジストマスク96と、同時に形成される。マイクロレンズ60を覆うレジストマスク96が形成された後、図7に示されるように、エッチング例えば、RIE法が実行される。これによって、パッド70上のオーバーコート層が除去され、パッド70の上面が露出する。例えば、パッド70の上面のオーバーコート層を除去するためのエッチングは、酸素O系ガスとフッ素F系ガスとの混合ガスを用いて、1Torr1.33×102Paの真空度で、300秒から600秒の期間、実行される。尚、オーバーコート層の材料に応じて、フッ素系ガスが、酸素ガスに添加されない場合もある。また、エッチングのための電力例えば、RFパワーは、ガス圧やエッチング時間に応じて、適宜調整される。このパッド70の開口のためのエッチングの際、画素アレイ2に対しても、エッチングが施される。撮像領域21内のマイクロレンズ60は、レジストマスク96に覆われているので、エッチングされない。これに対して、黒基準領域29内において、レンズ形成層61は露出している。そのため、レンズ形成層61の表面はエッチングされる。また、レンズ形成層61がマイクロレンズ60を覆うマスク96より薄いレジストマスク96Xによって覆われている場合、レンズ形成層61がオーバーエッチングされる。つまり、黒基準領域29内において、レンズ形成層61を覆うレジストマスク96Xが除去された後、レンズ形成層61の表面がエッチングされる。エッチングによって、黒基準領域29内のレンズ形成層例えば、有機膜の表面が荒れ、凸凹な表面を有する遮光膜レンズ形成層61が形成される。例えば、マイクロレンズの膜厚が、4~7μmである場合、遮光膜61は、ナノメートルオーダー数百nm~数十nmの表面粗さを有する。エッチング荒れに起因する遮光膜61の表面の凹凸部62によって、黒基準領域29に対する光は、乱反射又は散乱され、遮光膜61の下方に侵入する光は、低減する。このように、遮光膜61の表面に形成された凸凹部62は、パッド70の開口と同時に形成されるため、遮光膜61が形成されても、製造工程が増加することはない。尚、レンズ形成層61の表面を粗くするための処理のみならば、エッチングの期間は、10秒から30秒程度でもよい。パッドの開口を行うためのエッチング条件は、オーバーコート層の材料や粗面化されるレンズ形成層の材料に応じて、適宜変更されるのは、もちろんである。パッド70の開口及び遮光膜61の表面の粗雑化の後、マイクロレンズ60上のレジストマスク60が除去される。以上の製造工程によって、図4に示される本実施形態のイメージセンサが作製される。遮光膜としての金属膜はピンホールを含む可能性があり、かつ、イメージセンサの薄型化に伴って、金属膜の膜厚が薄くされる傾向がある。本実施形態のイメージセンサのように、光が照射される側の面が凸凹な遮光膜61が黒基準領域29内に形成されることによって、黒基準領域29に照射される光は、遮光膜61の表面の凹凸部62によって、反射又は散乱され、遮光膜61の下方の層間絶縁膜71内に侵入する光は、低減する。すなわち、凹凸部62を有する遮光膜61によって、黒基準領域29に対する遮光性を向上できる。それゆえ、黒基準領域29内の遮光膜金属膜73がピンホールのような光が通過する可能性がある欠陥を含んでいたとしても、黒基準領域29内に漏れ込んだ光が、黒基準領域29内のフォトダイオードダミーダイオード40に入射されるのを低減できる。これによって、黒基準領域29内の黒基準セル40から出力される基準電位が、遮光膜73を貫通した光が光電変換されることによって変動するのを、抑制できる。したがって、本実施形態のイメージセンサの製造方法は、入射光に対応する画像被写体の色調をより高精度に再現できるイメージセンサを、形成できる。これにともなって、本実施形態は、金属の遮光膜73及びそれを覆う層間絶縁膜71の膜厚及び積層数が、遮光性を向上させるために増加するのを、抑制できる。それゆえ、本実施形態のイメージセンサの製造方法は、薄型化したイメージセンサを提供できる。黒基準領域29の遮光性を向上させるために、黒のフィルタや各色に対応する複数のフィルタが積層された膜が、黒基準領域29内に設けられる場合がある。黒のフィルタが黒基準領域29内に形成される場合、イメージセンサの製造工程が増加する。カラーフィルタが含む各色のフィルタの積層膜例えば、赤、青及び緑の3層膜が、黒基準領域29内に形成される場合、黒基準領域29と他の領域7,21との間に、積層されたフィルタに起因する大きな段差が生じ、マイクロレンズの形成やパッドの開口が、困難になる。これに対して、本実施形態のイメージセンサの製造方法は、凸凹な表面を有する遮光膜61を、例えば、マイクロレンズの形成部材のようなイメージセンサが含む通常の部材を用いて、マイクロレンズ及びパッドの開口と実質的に同時の工程で、形成できる。それゆえ、製造コストや製造期間の増加無しに、色の再現性が向上したイメージセンサを形成できる。以上のように、本実施形態の固体撮像装置の製造方法によれば、形成される画像の画質を向上できる。2第2の実施形態図8を参照して、第2の実施形態の固体撮像装置及びその製造方法について説明する。尚、第2の実施形態において、第1の実施形態と共通する部材及び製造工程に関する説明は、必要に応じて行う。第1の実施形態において、マイクロレンズ60を形成するためのレンズ形成層を用いて、凸凹な表面を有する遮光膜61が形成される。ただし、黒基準領域29内のフォトダイオード40及び金属の遮光膜73の上方に、表面が粗雑化された遮光膜が設けられていれば、遮光膜の材料及び基板表面に対して垂直方向における遮光膜の形成位置基板表面からの高さは、限定されない。例えば、図8に示されるように、カラーフィルタ65,66上のオーバーコート層69,69Xを用いて、凹凸部62を有する遮光膜69Xが形成されてもよい。この場合、遮光膜69Xは、オーバーコート層69と同じ材料からなり、透明性を有する材料透明膜を用いて形成される。遮光膜69Xは、基板表面に対して垂直方向において、オーバーコート層69と同じ高さに設けられている。尚、凸凹な表面を有する遮光膜は、カラーフィルタ66又はその下方のオーバーコート層68を用いて形成されてもよい。凸凹な表面を有する遮光膜69Xがオーバーコート層を用いて形成される場合、図5及び図6に示される工程において、例えば、黒基準領域29内のレンズ形成層61Aが除去される。そして、図7に示される工程と実質的に同じ工程によって、黒基準領域29内のオーバーコート層69Aの上面が露出される、或いは、オーバーコート層69A上に、マイクロレンズ60を覆うレジストマスクより薄いレジストマスクが形成される。ただし、プロセスの共通化のため、黒基準領域29内のレジストマスクの膜厚は、パッド70の開口のためのエッチング時に、黒基準領域19内のオーバーコート層69Aがオーバーエッチングされる膜厚であって、且つ、黒基準領域29内のオーバーコート層69Aがエッチングによって除去されない膜厚に設定されることが、好ましい。尚、オーバーコート層69Xをオーバーエッチングすることが可能であれば、図5及び図6に示される工程において、レンズ形成層を黒基準領域29内に残存させてもよい。このように、本実施形態のイメージセンサは、凹凸部62を有する遮光膜69Xが、オーバーコート層によって形成される。この場合でもあって、オーバーコート層からなる遮光膜69Xの凹凸部62による光の反射及び散乱によって、黒基準領域29内のダミーダイオード40に入射される光を低減できる。この結果として、ダミーダイオード40の光電変換に起因する基準電位の変動を抑制でき、形成される画像データの色調の再現性を向上できる。また、本実施形態のイメージセンサの製造方法において、オーバーコート層を用いて凹凸部62を有する遮光膜69Xが形成された場合であっても、形成部材及び形成プロセスの共通化によって、製造工程を増加させずに、本実施形態のイメージセンサを形成できる。以上のように、第2の実施形態の固体撮像装置及びその製造方法によれば、形成される画像の画質を向上できる固体撮像装置を提供できる。3変形例図9及び図10を用いて、本実施形態の固体撮像装置の変形例について説明する。尚、第1及び第2の実施形態の構成要素と共通の部材に関して、重複する説明は、必要に応じて行う。図9に示されるように、黒基準領域29内に、半球状の遮光膜60Xが設けられてもよい。遮光膜60Xは、マイクロレンズ60と同じ材料を用いて、マイクロレンズ60と共通の工程を用いて同時に形成される。遮光膜60Xは、レンズとして機能を有していてもよいし、上述のように、表面の粗雑化エッチング荒れによる凹凸部によって、レンズとしての機能が消失していていもよい。また、遮光膜60Xの上端が、平坦直線になっていてもよい。例えば、遮光膜60Xがレンズとしての機能を有している場合、半球状の遮光膜60Xによって、基板表面に対して斜め方向からの光が、配線及び遮光膜の隙間を通過して、黒基準領域29内のダミーダイオード40に直接入射されてしまうのを、抑制できる。図10に示されるように、本実施形態のイメージセンサは、裏面照射型イメージセンサでもよい。裏面照射型イメージセンサは、基板の裏面側が、被写体からの光の照射面となっている。裏面照射型イメージセンサは、素子例えば、トランジスタのゲート電極を覆う層間絶縁膜が設けられた面表面とは反対側の面裏面側に、カラーフィルタ65及びマイクロレンズ60が設けられている。本変形例のイメージセンサにおいて、裏面照射型イメージセンサの照射面側、すなわち、半導体基板10の裏面側に、凸凹な表面を有する遮光膜61が設けられる。この場合、金属膜からなる遮光膜72A,73Aが、半導体基板10の裏面上の絶縁膜89を介して、基板10の裏面側に、設けられている。金属膜からなる遮光膜73Aは、黒基準領域29内において、黒基準セル4と半導体基板10の裏面上の絶縁膜89との間に設けられている。遮光膜73Aは、黒基準セル4及び電界効果トランジスタTrの下方照射面側を覆っている。遮光膜72A,73Aは、絶縁膜67に覆われている。裏面照射型イメージセンサにおいて、支持基板19が、接着層18によって、基板表面側の層間絶縁膜71に貼り付けられている。例えば、パッド80は、半導体基板10の裏面側に設けられている。半導体基板10の表面側から裏面側へ貫通する貫通ビア81を介して、層間絶縁膜71内の配線75に接続される。貫通ビア81は、TSV技術によって形成される。貫通ビア81と半導体基板10との間には、絶縁膜88が設けられ、パッド80と半導体基板10との間には、絶縁膜89が設けられている。金属の遮光膜72A,73Aは、例えば、半導体基板10の裏面上に設けられたパッド80と実質的に同時の工程で形成される。本変形例の裏面照射型イメージセンサは、例えば、以下のように形成される。図4に示される工程と同様に、素子30,40,Tr、層間絶縁膜71及び配線パッド75,70が形成された半導体基板10内に対して、支持基板19が、接着層18を介して層間絶縁膜71に貼り付けられる。そして、ウェットエッチングやCMP法によって、半導体基板10の裏面側がエッチングされ、半導体基板10が薄くされる。TSV技術によって、貫通ホール及び貫通ビア81が形成される。この後、絶縁膜89、パッド80及び遮光膜72A,73Aが順次形成される。そして、パッド80及び遮光膜72A,73A上に、図5及び図6に示される工程と実質的に同じ工程によって、オーバーコート層68,69、カラーフィルタ65及びマイクロレンズ60が、半導体基板10の裏面側に、順次形成される。図7に示される工程と実質的に同様に、パッド80上のオーバーコート層がエッチングによって除去するのと同時に、レンズ形成層61又はオーバーコート層69が、エッチング条件下にさらされる。エッチング荒れによって、表面が凸凹な遮光膜61が、半導体基板10の裏面側に形成される。これによって、図10に示される変形例の裏面照射型イメージセンサが形成される。図9及び図10に示される変形例のイメージセンサにおいても、黒基準領域29に入射される光を低減でき、黒基準領域29に対する遮光性を向上できる。したがって、本実施形態の変形例のイメージセンサは、第1及び第2の実施形態と同様に、形成される画像の画質を向上できる。尚、黒基準領域に対する遮光性をさらに向上させるために、凹凸部62を有する遮光膜に加えて、黒基準領域29内に設けられるダミーフィルタに、黒のフィルタや複数のフィルタの積層膜を用いてもよい。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"