第1センサおよび第2センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置を設計するための設計支援装置であって、第1センサから入力される第1入力信号の入力周期、第2センサから入力される第2入力信号の入力周期、制御対象へ出力する制御信号の出力周期を、ユーザから受け付ける周期入力手段と、制御装置の設計情報をユーザから受け付ける設計情報入力手段と、第1入力信号と第2入力信号の信号周期を制御信号の出力周期にレート変換するフィルタ機能と、レート変換された第1入力信号と第2入力信号を入力として前記設計情報にしたがって制御対象へ出力する制御信号を演算するための演算機能と、を含むプログラムコードを出力するコード生成手段と、を備える設計支援装置。レート変換の変換比率ごとにフィルタ機能のプログラムコードを記憶するフィルタコード記憶手段を有し、前記コード生成手段は、前記フィルタコード記憶手段から、第1入力信号の入力周期と制御信号の出力周期の比率および第2の入力信号の入力周期と制御信号の出力周期の比率に応じたフィルタ機能のプログラムコードを選択して出力する、請求項1に記載の設計支援装置。前記周期入力手段は、第2の制御対象へ出力する制御信号の出力周期も、ユーザから受け付け、前記コード生成手段は、第2の制御対象へ出力する制御信号を、第2の制御対象への出力周期にレート変換するフィルタ機能も含むプログラムコードを出力する、請求項1または2に記載の設計支援装置。第1センサおよび第2センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置を設計するための設計支援方法であって、第1センサから入力される第1入力信号の入力周期、第2センサから入力される第2入力信号の入力周期、制御対象へ出力する制御信号の出力周期を、ユーザから受け付ける周期入力ステップと、制御装置の設計情報をユーザから受け付ける設計情報入力ステップと、第1入力信号と第2入力信号の信号周期を制御対象への出力周期にレート変換するフィルタ機能および、レート変換された第1入力信号と第2入力信号を入力として前記設計情報にしたがって制御対象への制御信号を演算するための演算機能を含むプログラムコードを出力するコード生成ステップと、を含む設計支援方法。前記コード生成ステップでは、レート変換の変換比率ごとにフィルタ機能のプログラムコードを記憶するフィルタコード記憶手段から、第1入力信号の入力周期と制御信号の出力周期の比率および第2の入力信号の入力周期と制御信号の出力周期の比率に応じたフィルタ機能のプログラムコードを選択して出力する、請求項4に記載の設計支援方法。前記周期入力ステップは、第2の制御対象へ出力する制御信号の出力周期も、ユーザから受け付け、前記コード生成ステップは、第2の制御対象へ出力する制御信号を、第2の制御対象への出力周期にレート変換するフィルタ機能も含むプログラムコードを出力する、請求項4または5に記載の設計支援方法。第1センサおよび第2センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置であって、第1センサから第1入力周期で第1入力信号を取得し、第2センサから第2入力周期で第2入力信号を取得する、信号取得手段と、第1入力信号と第2入力信号の信号周期を、制御対象への出力周期にレート変換するレート変換手段と、レート変換された第1入力信号と第2入力信号に基づいて制御対象に対する制御信号を演算し、制御対象へ出力する制御手段と、を備える制御装置。出力信号周期の異なる第1制御対象および第2制御対象へ制御信号を出力するものであり、前記レート変換手段は、第1入力信号と第2入力信号の信号周期を、第1制御対象の出力周期にレート変換し、前記制御手段は、レート変換された第1入力信号と第2入力信号に基づいて第1制御対象に対する第1制御信号および第2制御対象に対する第2制御信号を演算し、第1制御信号はレート変換せずに第1制御対象に出力し、第2制御信号は第2制御対象への出力周期にレート変換してから第2制御対象に出力する、請求項7に記載の制御装置。本発明は、入力信号間または入出力信号間で信号周期が異なる制御装置を簡易に設計できる技術を提供することを目的とする。上記の課題を解決するために、本発明にかかる設計支援装置は、第1センサおよび第2センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置を設計するための設計支援装置であって、第1センサから入力される第1入力信号の入力周期、第2センサから入力される第2入力信号の入力周期、制御対象への制御信号の出力周期を、ユーザから受け付ける周期入力手段と、制御装置の設計情報をユーザから受け付ける設計情報入力手段と、第1入力信号と第2入力信号の信号周期入力周期を制御信号の出力周期にレート変換するフィルタ機能と、レート変換された第1入力信号と第2入力信号を入力として前記設計情報にしたがって制御対象への制御信号を演算するための演算機能と、を含むプログラムコードを出力するコード生成手段と、を備える。ここで、入力信号の取得元である第1センサや第2センサが制御対象と同一であってもかまわない。また、第1入力信号の入力周期、第2入力信号の入力周期、制御信号の出力周期は、全て等しい場合を除けば、互いに等しくてもかまわない。なお、入力周期が出力周期と等しい入力信号についてはレート変換を行う必要がない。このように、入力周期の異なるセンサからの入力信号に基づいて制御を行う場合に、制御演算の周期と入力信号の周期を一致させることで、複雑なマルチレート制御方式を用いずに、簡易なシングルレートの制御方式が利用可能となる。また、制御信号の周期を所望の値に設定できるので、既存システムに対して新たな制御装置を設置する場合など制御信号の周期に制約がある場合であっても対応できる。また、ユーザは入力信号や制御信号の信号周期を入力するだけでよく、レート変換に関する機能は設計支援装置が自動的に設計するので、ユーザは制御装置の設計だけを考えれば良く、信号周期について煩わされることがない。本発明において、レート変換の変換比率ごとにフィルタ機能のプログラムコードを記憶するフィルタコード記憶手段を有し、前記コード生成手段は、前記フィルタコード記憶手段から、第1入力信号の入力周期と制御信号の出力周期の比率および第2の入力信号の入力周期と制御信号の出力周期の比率に応じたフィルタ機能のプログラムコードを選択して出力する、ことも好ましい。レート変換のためにはフィルタ設計が必要となるが、既存の設計を記憶しておきそれを流用することで、ユーザがフィルタ設計する必要がなくなる。本発明において、前記周期入力手段は、第2の制御対象への制御信号の出力周期も、ユーザから受け付け、前記コード生成手段は、第2の制御対象への制御信号を、第2の制御対象への出力周期にレート変換するフィルタ機能も含むプログラムコードを出力する、ことも好ましい。このようすれば、信号周期の異なる複数の制御対象を制御する場合も、シングルレートの制御方式が可能となる。なお、本発明は、上記手段の少なくとも一部を有する制御装置の設計支援装置として捉えることができる。また、本発明は、上記処理を実行する設計支援方法、あるいは上記処理をコンピュータに実行させるためのプログラムとして捉えることもできる。また、本発明は上記のようにして設計された制御装置として捉えることもできる。また、上記手段および処理の各々は可能な限り互いに組み合わせて本発明を構成することができる。例えば、本発明の一態様としての設計支援方法は、第1センサおよび第2センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置を設計するための設計支援方法であって、第1センサからの第1入力信号の入力周期、第2センサからの第2入力信号の入力周期、制御対象への制御信号の出力周期を、ユーザから受け付ける周期入力ステップと、制御装置の設計情報をユーザから受け付ける設計情報入力ステップと、第1入力信号と第2入力信号の信号周期を制御対象への出力周期にレート変換するフィルタ機能および、レート変換された第1入力信号と第2入力信号を入力として前記設計情報にしたがって制御対象への制御信号を演算するための演算機能を含むプログラムコードを出力するコード生成ステップと、を含む。また、本発明の一態様としての制御装置は、第1センサおよび第2センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置であって、第1センサから第1入力周期で第1入力信号を取得し、第2センサから第2入力周期で第2入力信号を取得する、信号取得手段と、第1入力信号と第2入力信号の信号周期を、制御対象への出力周期にレート変換するレート変換手段と、レート変換された第1入力信号と第2入力信号を入力として前記設計情報にしたがって制御対象に対する制御信号を演算し、制御対象へ出力する制御手段と、を備える。本発明によれば、入力信号間または入出力信号間で信号周期が異なる制御装置を簡易に設計できる。本発明にかかる設計支援装置は、制御対象へ制御信号を与える制御装置の設計を支援するための装置である。ここで、制御装置が入力する信号は、サンプルレートの異なる信号であることを想定する。本発明にかかる設計支援装置では、このような制御装置を設計する際にユーザ設計者の負担を軽減する。以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。図1は、本実施形態にかかる設計支援装置1のハードウェア的な構成を示す図である。設計支援装置1は通常のコンピュータと同様の構成であり、CPU中央演算処理装置10、RAMなどのメインメモリ11、他のコンピュータと通信を行うための通信処理部12、記憶部13、入力部14、出力部15を備えている。通信処理部12は、ネットワークやケーブル等の回線あるいは無線リンクを介して他のコンピュータと通信を行う。記憶部13はオペレーティングシステムOSやアプリケーションプログラム設計支援プログラムを記憶している。入力部14はCPU10へ情報を入力する手段であり、キーボードやマウス、タッチパネルなどのデバイス、メモリカードやDVD-ROM等の記憶媒体から情報を読み取るデバイスを有する。また、出力部15は、処理結果を出力する手段であり、処理結果等を表示する表示装置や、データを印刷するプリンタ等を有する。CPU10は、記憶部13からOSやアプリケーションプログラムをメインメモリ11に読み出し、読み出したOSやアプリケーションプログラムを実行する。なお、ここでは一台のコンピュータが、アプリケーションプログラムを実行するものとして説明する。ただし、全ての処理が一台のコンピュータによって実行される必要はなく、ネットワークを介して接続された複数のコンピュータから構成されるシステムによって上記処理が実行されても良い。また、全ての処理をソフトウェアによって実現する必要はなく、一部または全部の処理を専用のハードウェアによって実現してもかまわない。図2は、本実施形態にかかる設計支援装置の機能ブロックを示す図である。CPU10がOSやアプリケーションプログラムを実行することで、設計支援装置は図2に示すような各機能部として機能する。設計情報入力部101は、制御装置の制御アルゴリズムなどの設計を入力するための機能部である。設計情報入力部101には、従来の任意の技術を採用することができる。例えば、モデルベース開発手法によって設計を行う場合には、MathWorks社のMATLAB登録商標/Simulink登録商標によるブロック線図モデルなどの図式表現を用いた設計支援ツールを利用することが考えられる。信号周期入力部102は、設計対象の制御装置が取得する入力信号の信号周期および制御装置へ出力する制御信号の信号周期を、ユーザから受け付ける。制御装置は複数の入力信号に基づいて制御信号を演算するものであり、したがって入力信号の信号周期も複数取得する。また、制御対象の制御装置が複数である場合には、制御信号の信号周期も複数取得する。ここで、信号周期をユーザが入力する方法は、種々の方法が考えられる。例えば、ユーザが明示的に信号周期の値を入力することが考えられる。また、信号を取得する機器や制御の対象である機器の設計情報が既に存在する場合は、これらの機器またはその設計情報を指定することで、信号周期の入力とすることができる。コード生成部104は、ユーザによって入力された制御機器の設計情報および入出力信号の信号周期に基づいて、制御機器のプログラムコードを生成する。ここで、生成されるプログラムコードは任意の形態であって良い。例えば、生成されたプログラムコードを実際のECUElectronicControlUnit上で動作させる場合には、C言語などによるソースコードあるいはそれをコンパイルしたオブジェクトコードとしてプログラムコードを生成することが考えられる。また、FPGAFieldProgrammableGateArray上などで動作させる場合には、HDLHardwareDescriptionLanguageによるプログラムコードを生成する。また、生成されるプログラムは実機上で動作する必要はなく、MATLABやVerilogなどのシミュレーション環境上で動作してもよい。この場合、コード生成部104が生成するプログラムコードは、シミュレーション環境に応じたものとなる。コード生成部104は、制御用コード生成部105とレート変換フィルタコード生成部106から構成される。制御用コード生成部105は、設計情報入力部101を介してユーザから入力された、制御装置の中核的な制御を司る機能についてプログラムコードを生成する。この機能は、MATLAB/Simulinkなどの従来の設計支援ツールと同様である。レート変換フィルタコード生成部106は、信号周期入力部102から入力された、入力信号の信号周期および制御信号の信号周期に基づいて、各信号の信号周期を変換する機能レート変換フィルタのプログラムコードを生成する。上述のように、設計対象である制御装置は、複数の機器から信号を入力し、制御対象機器に対して制御信号を出力する。設計対象である制御装置は、信号周期入力部102で入力された固有の信号周期で入力信号を受け取る。そこで、制御装置内での信号周期が一定となるように、入力信号に対してレート変換を施して出力信号制御信号の信号周期と一致させる。ここで、入力信号の信号周期を制御信号の信号周期に一致させているが、信号周期の異なる複数の機器を制御対象とする場合には、いずれかの制御対象機器の信号周期に一致させる。そして、信号周期の異なる制御対象機器へ出力する制御信号について、制御対象機器の信号周期に一致させるようにするレート変換を施す。なお、入力信号の入力元センサと制御信号の出力先アクチュエータは同一の機器であることもあっても良い。また、入力信号と出力信号制御信号の信号周期が等しい場合には、入力信号のレート変換を行う必要はない。レート変換フィルタコード生成部106は、図3に示すように、L倍のアップサンプラ31とローパスフィルタ32と1/M倍のダウンサンプラ33によって、L/M倍のレート変換を行うプログラムコードを生成する。このフィルタのプログラムコードは変換比率に応じてレート変換フィルタコード生成部106が生成するようにしても良い。また、種々の変換比率について設計済みのフィルタをフィルタ設計記憶部107に記憶しておくことも好ましい。レート変換フィルタコード生成部106は、入力信号や制御信号に施すべきレート変換の変換比率に応じてフィルタ設計記憶部107から設計済みのフィルタ設計を選択して、それを元にプログラムコードを生成しても良い。図4は、本実施形態にかかる設計支援装置を用いて、制御装置の設計を行う方法を示すフローチャートである。ユーザは、設計対象の制御機器に入力される信号の信号周期を入力しS101、また、制御機器が出力する制御信号の信号周期を入力するS102。ここで、信号周期が異なる複数の制御対象を制御する場合には、制御機器内部においてどの信号周期に信号周期を一致させるかを、ユーザに指定させる。次に、ユーザはMATLAB/Simlinkなどの設計支援ツールを用いて制御機器の設計を行うS103。この際、入力信号の信号周期が全て制御信号の信号周期に一致しているため、単純なシングルレートの制御方式に基づいて制御演算を設計できる。制御機器の設計が完了したら、設計支援装置によってプログラムコードの生成を行うS104。生成されたコードを実機に載せて稼働させたり、シミュレーション環境内で実行させたりしてシミュレーションを行うことができる。制御装置設計の例として、車両の速度を制御するクルーズコントロール装置の例を示す。図5の例では、クルーズコントロール装置51は、周期的な入力信号として、車速センサ54から得られる自車速度およびエンジン制御マイコン55から得られるエンジン発生トルクを取得し、エンジン制御マイコン55に対するエンジントルク要求を演算して出力する。ここで、車速センサ54から得られる自車速度は、20ミリ秒周期で入力されるものとする。また、エンジン制御マイコン55から得られる発生トルクは、50ミリ秒で入力されるものとする。また、エンジン制御マイコン55に対する要求トルクは、50ミリ秒で出力するものとする。この場合、エンジン発生トルクはエンジン要求トルクと周期が一致しているため前処理レート変換が必要ではない。車速センサ54から得られる自車速度は20ミリ秒周期なので、1/5倍のダウンサンプラと2倍のアップサンプラおよび低域通過フィルタを組み合わせたレート変換処理を行い、50ミリ秒周期にレート変換した信号に基づいてエンジン要求トルクを演算する。本実施形態にかかる設計支援装置を用いた設計では、ユーザが車速センサの信号周期、エンジン制御の入出力信号の信号周期を入力すると、設計支援装置が制御信号の信号周期50ミリ秒と異なる信号周期を有する車速センサからの入力信号に対するレート変換器52を自動設計する。ユーザから入力された信号周期についての情報と、制御装置の制御アルゴリズムに関する設計情報を元に、設計支援装置は制御装置のプログラムコードを生成する。生成されるプログラムはECUやFPGAあるいはシミュレータにおいて実行されることで、車速センサ54から自車速度信号を取得する信号取得手段と、エンジン制御マイコンからエンジン発生トルク信号を取得する信号取得手段と、自車速度信号を50ミリ秒周期に変換するレート変換手段と、レート変換された自車速度信号とエンジン発生トルク信号からエンジン要求トルクを演算し、エンジン制御マイコン55へ出力する制御手段として機能する。図6は、図5と比較して入力及び出力が増えたクルーズコントロール装置アダプティブクルーズコントロール装置の例である。この例では図5の場合と比較して、レーダセンサ63から先行車の速度も取得すると共に、ブレーキ制御マイコン64に対しても制御信号を出力する。ここで、レーダセンサ63からの入力信号周期は60ミリ秒であり、ブレーキ制御マイコン64に対する信号出力周期は40ミリ秒とする。また、この例ではクルーズコントロール装置51内部では、エンジン制御マイコン55に対する信号出力周期である50ミリ秒に全ての信号周期を一致させて、制御信号の演算を行う。したがって、車速センサ53からの入力信号に2/5倍のレート変換を行って、20ミリ秒周期から50ミリ秒周期に変換する。同様に、レーダセンサ63からの入力信号に6/5倍のレート変換を行って、60ミリ秒周期から50ミリ秒周期に変換する。また、演算制御部53が演算するブレーキ制御マイコン64に対するブレーキ要求トルクも、4/5倍のレート変換を行って50ミリ秒周期から40ミリ秒周期に変換する。本実施形態の設計支援装置を用いた設計では、ユーザは、ユーザが車速センサ、レーダセンサ、エンジン制御マイコンおよびブレーキ制御マイコンの信号周期を入力する。ここで、制御対象の一つここではエンジン制御マイコンの信号周期を基準周期として選択する。すると、設計支援装置が、車速センサ54からの入力信号の信号周期を変換するレート変換器52、レーダセンサからの入力信号の信号周期を変換するレート変換器61、およびブレーキ制御マイコンへの制御信号の信号周期を変換するレート変換器62を自動的に設計する。ユーザから入力された信号周期についての情報と、制御装置の制御アルゴリズムに関する設計情報を元に、設計支援装置は制御装置のプログラムコードを生成する。生成されるプログラムはECUやFPGAあるいはシミュレータにおいて実行されることで、車速センサ54から自車速度信号を取得する信号取得手段と、エンジン制御マイコンからエンジン発生トルク信号を取得する信号取得手段と、レーダセンサ63から先行車速度信号を取得する信号取得手段と、自車速度信号および先行車速度信号を50ミリ秒周期に変換するレート変換手段と、レート変換された自車速度信号と先行車速度とエンジン発生トルク信号からエンジン要求トルクおよびブレーキ要求トルクを演算し、エンジン制御マイコン55へ出力する制御手段と、ブレーキ要求トルク信号を40ミリ秒周期にレート変換するレート変換手段として機能する。以上のように、本実施形態によれば、入力信号センサ入力の周期を出力信号制御出力に一致させ、周期を一致させた入力信号に基づいて、制御出力に同期した周期で制御演算を行う。これにより、従来の単純なシングルレートの制御方式が利用可能になる。この際、ユーザは入力信号や出力信号の信号周期を入力するだけで、レート変換に関する機能の設計は設計支援装置が自動設計するので、ユーザは信号周期について煩わされることなく制御アルゴリズム等の設計に専念できる。また、制御信号の周期を所望の値に設定できるので、既存のシステムに対して新たな制御装置を設置する場合など制御信号の周期に制約がある場合であっても対応可能である。レート変換によって信号周期を一致させる制御では、マルチレート制御のような複雑な制御は期待できないが、少ない労力で素早く設計できるため、開発初期段階におけるプロトタイプ試作やシミュレーションなどには特に有用であると考えられる。なお、上記の説明において制御装置が受け取る入力信号の数は2つあるいは3つであったが、その数は上記に限られない。また、制御装置を制御する装置の数は1つあるいは2つであったが、その数も上記に限られない。すなわち、制御装置が受け取る入力信号の数および出力する制御信号の数は任意であってかまわない。