"入力電圧が印加される1対の入力ノードと、出力電圧が出力される1対の出力ノードと、前記1対の入力ノード間、または、前記1対の入力ノードのうち高電位側の入力ノードと前記1対の出力ノードのうち高電位側の出力ノードとの間に直列に接続されたコイルおよびカスコード素子と、前記カスコード素子の導通状態を制御するドライブ信号を出力する制御回路とを備え、前記カスコード素子は、ノーマリオン型トランジスタとノーマリオフ型トランジスタとを中間点でカスコード接続したトランジスタであり、前記カスコード素子は、前記ドライブ信号が第1の状態および第2の状態の場合に、各々、導通状態および非導通状態に制御され、前記制御回路は、前記中間点から出力される中間点電位に応答して、前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、スイッチング電源回路。前記トランジスタは、ドレイン端子に前記ノーマリオン型トランジスタのドレインが接続され、前記中間点に前記ノーマリオン型トランジスタのソースおよび前記ノーマリオフ型トランジスタのドレインが接続され、ゲート端子に前記ノーマリオフ型トランジスタのゲートが接続され、ソース端子に前記ノーマリオン型トランジスタのゲートおよび前記ノーマリオフ型トランジスタのソースが接続され、前記中間点に中間点端子が接続される、請求項1記載のスイッチング電源回路。前記制御回路は、前記ドライブ信号を出力するドライブ信号出力回路を備え、前記ドライブ信号出力回路は、前記中間点電位に応答して、前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項1または請求項2記載のスイッチング電源回路。前記中間点電位は、前記ソース端子を基準とする電位をその値とする、請求項1ないし請求項3いずれか1項記載のスイッチング電源回路。前記制御回路は、第1の保護回路をさらに備え、前記第1の保護回路は、前記ドライブ信号が前記第1の状態にある期間、前記中間点電位に基づき第1の保護信号を出力し、前記ドライブ信号出力回路は、前記第1の保護信号に応答して前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項3または請求項4記載のスイッチング電源回路。前記制御回路は、第2の保護回路をさらに備え、前記第2の保護回路は、前記ドライブ信号が前記第2の状態にある期間、前記中間点電位に基づき第2の保護信号を出力し、前記ドライブ信号出力回路は、前記第2の保護信号に応答して前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項3または請求項4記載のスイッチング電源回路。前記制御回路は、前記第1の保護信号または前記第2の保護信号を所定時間保持するホールド回路をさらに備える、請求項5または請求項6記載のスイッチング電源回路。前記ドレイン端子は、前記1対の入力ノードのうち高電位側入力ノードと接続され、前記ソース端子は、前記コイルの一端に接続され、前記コイルの他端は、前記1対の出力ノードのうち高電位側出力ノードと接続され、前記コイルの一端および他端と前記1対の出力ノードのうち低電位側出力ノードに、各々接続された、ダイオードおよびコンデンサをさらに備える、請求項3ないし請求項7いずれか1項記載のスイッチング電源回路。前記制御回路は、前記出力電圧に基づき、出力電圧モニタ信号を生成する出力電圧モニタ回路と、前記中間点電位を所定の値にクリップしたクリップ電圧を出力するクリップ回路と、前記クリップ電圧および前記出力電圧モニタ信号を乗算する乗算回路を有する出力パワーモニタ回路と、をさらに備え、前記出力パワーモニタ回路は、前記乗算回路の出力に基づき第3の保護信号を出力し、前記ドライブ信号出力回路は、前記第3の保護信号に応答して前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項8記載のスイッチング電源回路。前記制御回路は、前記入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、前記ドライブ信号が前記第1の状態の期間における前記中間点の平均中間点電圧を出力する平均化回路と、前記前記平均中間点電圧および前記入力電圧モニタ信号を乗算する乗算回路とを有する平均入力パワーモニタ回路と、をさらに備え、前記平均入力パワーモニタ回路は、前記乗算回路の出力に基づき第4の保護信号を出力し、前記ドライブ信号出力回路は、前記第4の保護信号に応答して前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項8記載のスイッチング電源回路。前記コイルの一端は、前記1対の入力ノードのうち高電位側入力ノードと接続され、前記コイルの他端と前記1対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および前記1対の出力ノード間に接続されたコンデンサをさらに備え、前記コイルの他端および前記1対の入力ノードのうち低電位側入力ノードには、各々、前記ドレイン端子および前記ソース端子が接続されている、請求項3ないし請求項7いずれか1項記載のスイッチング電源回路。前記制御回路は、前記入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、前記中間点電位を所定の値にクリップした中間点クリップ電圧を出力するクリップ回路と、前記中間点クリップ電圧および前記入力電圧モニタ信号を乗算する乗算回路とを有する入力パワーモニタ回路と、をさらに備え、前記入力パワーモニタ回路は、前記乗算回路の出力に基づき第5の保護信号を出力し、前記ドライブ信号出力回路は、前記第5の保護信号に応答して前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項11記載のスイッチング電源回路。前記1対の入力ノードの低電位側入力ノードに対して、交流電圧を全波整流した前記入力電圧が前記1対の入力ノードの高電位側入力ノードに印加され、前記コイルの一端は、前記高電位側入力ノードと接続され、前記コイルの他端と前記1対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および前記1対の出力ノード間に接続されたコンデンサをさらに備え、前記コイルの他端および前記低電位側入力ノードには、各々、前記ドレイン端子および前記ソース端子が電気的に接続され、前記低電位側入力ノードと前記低電位側出力ノード間に接続され、前記低電位側入力ノードへ流れる電流値を電圧値に変換した電源電流信号を生成するセンス抵抗と、前記入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、前記出力電圧に基づき出力電圧モニタ信号を生成する出力電圧モニタ回路と、前記電源電流信号、前記入力電圧モニタ信号、および前記出力電圧モニタ信号に基づき、前記高電位側入力ノードの入力電流と前記入力電圧との力率を改善する電流連続モード力率改善回路とを、さらに備え、前記ドライブ信号出力回路は、前記電流連続モード力率改善回路の出力に応答して前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項3記載のスイッチング電源回路。前記1対の入力ノードの低電位側入力ノードに対して、交流電圧を全波整流した前記入力電圧が前記1対の入力ノードの高電位側入力ノードに印加され、前記コイルの一端は、前記高電位側入力ノードと接続され、前記コイルの他端と前記1対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および前記1対の出力ノード間に接続されたコンデンサをさらに備え、前記コイルの他端および前記低電位側入力ノードには、各々、前記ドレイン端子および前記ソース端子が接続され、前記コイルのゼロ電流を検出してゼロ電流検出信号を生成するゼロ電流検出コイルと、前記入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、前記出力電圧に基づき出力電圧モニタ信号を生成する出力電圧モニタ回路と、前記入力電圧モニタ信号、前記出力電圧モニタ信号、および前記中間点電位に基づき、前記高電位側入力ノードの入力電流と前記入力電圧との力率を改善する電流臨界モード力率改善回路とを、さらに備え、前記ドライブ信号出力回路は、前記電流臨界モード力率改善回路の出力に応答して前記ドライブ信号を前記第1の状態から前記第2の状態へ変化させる、請求項3記載のスイッチング電源回路。前記コイルはトランスであり、前記トランスの1次側の一端は、前記1対の入力ノードのうち高電位側入力ノードと接続され、前記トランスの1次側の他端と前記1対の入力ノードのうち低電位側入力ノード間には、各々、前記ドレイン端子と前記ソース端子が接続され、前記トランスの2次側の一端と前記1対の出力ノードのうち高電位側出力ノード間に接続されたダイオードと、前記1対の出力ノード間に接続されたコンデンサとをさらに備える、請求項3ないし請求項7いずれか1項記載のスイッチング電源回路。前記入力電圧は、前記1対の入力ノードの低電位側入力ノードに対して前記1対の入力ノードの高電位側入力ノードに印加される直流電圧である、請求項8ないし請求項12、または請求項15いずれか1項記載のスイッチング電源回路。特許文献2に開示されているとおり、従来のスイッチング電源回路では、スイッチング素子と抵抗との接続点の電位をスイッチング素子へフィードバックして、チョークコイルに流す電流を制御している。チョークコイルの電流は、スイッチング素子を経由して抵抗にも流れるため、抵抗で熱損失が発生する。この熱損失は、スイッチング電源回路全体の信頼性低下の要因となる。例えば、抵抗値が0.2Ωの抵抗に定常的に4Armsの電流が流れている場合、抵抗による熱損失は3.2Wとなる。また、このような発熱部品抵抗が存在することにより、スイッチング電源回路全体の放熱設計が難しくなる。電解コンデンサのように、温度上昇で故障率が上昇する部品がある場合、スイッチング電源回路全体の寿命低下の要因となるからである。本発明は、入力電圧が印加される1対の入力ノードと、出力電圧が出力される1対の出力ノードと、1対の入力ノード間、または、1対の入力ノードのうち高電位側の入力ノードと1対の出力ノードのうち高電位側の出力ノードとの間に直列に接続されたコイルおよびカスコード素子と、カスコード素子の導通状態を制御するドライブ信号を出力する制御回路とを備え、カスコード素子は、ノーマリオン型トランジスタとノーマリオフ型トランジスタとを中間点でカスコード接続したトランジスタであり、カスコード素子は、ドライブ信号が第1の状態および第2の状態の場合に、各々、導通状態および非導通状態に制御され、制御回路は、中間点から出力される中間点電位に応答して、ドライブ信号を第1の状態から第2の状態へ変化させる、スイッチング電源回路である。本発明のスイッチング電源回路において、トランジスタはドレイン端子にノーマリオン型トランジスタのドレインが接続され、中間点にノーマリオン型トランジスタのソースおよびノーマリオフ型トランジスタのドレインが接続され、ゲート端子にノーマリオフ型トランジスタのゲートが接続され、ソース端子にノーマリオン型トランジスタのゲートおよびノーマリオフ型トランジスタのソースが接続され、中間点に中間点端子が接続されることが望ましい。本発明のスイッチング電源回路において、制御回路は、前記ドライブ信号を出力するドライブ信号出力回路を備え、ドライブ信号出力回路は、中間点電位に応答して、ドライブ信号を第1の状態から第2の状態へ変化させることが望ましい。本発明のスイッチング電源回路において、中間点電位は、ソース端子を基準とする電位をその値とすることが望ましい。本発明のスイッチング電源回路において、制御回路は、第1の保護回路をさらに備え、第1の保護回路は、ドライブ信号が第1の状態にある期間、中間点電位に基づき第1の保護信号を出力し、ドライブ信号出力回路は、第1の保護信号に応答してドライブ信号を第1の状態から第2の状態へ変化させることが望ましい。本発明のスイッチング電源回路において、制御回路は、第2の保護回路をさらに備え、第2の保護回路は、ドライブ信号が第2の状態にある期間、中間点電位に基づき第2の保護信号を出力し、ドライブ信号出力回路は、第2の保護信号に応答してドライブ信号を第1の状態から第2の状態へ変化させることが望ましい。本発明のスイッチング電源回路において、制御回路は、第1の保護信号または第2の保護信号を所定時間保持するホールド回路をさらに備えることが望ましい。本発明のスイッチング電源回路において、ドレイン端子は、1対の入力ノードのうち高電位側入力ノードと接続され、ソース端子は、コイルの一端に接続され、コイルの他端は、1対の出力ノードのうち高電位側出力ノードと接続され、コイルの一端および他端と1対の出力ノードのうち低電位側出力ノードに、各々接続された、ダイオードおよびコンデンサをさらに備えることが望ましい。本発明のスイッチング電源回路において、制御回路は、出力電圧に基づき、出力電圧モニタ信号を生成する出力電圧モニタ回路と、中間点電位を所定の値にクリップしたクリップ電圧を出力するクリップ回路と、クリップ電圧および出力電圧モニタ信号を乗算する乗算回路を有する出力パワーモニタ回路と、をさらに備え、出力パワーモニタ回路は、乗算回路の出力に基づき第3の保護信号を出力し、ドライブ信号出力回路は、第3の保護信号に応答してドライブ信号を第1の状態から第2の状態へ変化させることが望ましい。本発明のスイッチング電源回路において、制御回路は、入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、ドライブ信号が第1の状態の期間における中間点の平均中間点電圧を出力する平均化回路と、平均中間点電圧および入力電圧モニタ信号を乗算する乗算回路とを有する平均入力パワーモニタ回路と、をさらに備え、平均入力パワーモニタ回路は、乗算回路の出力に基づき第4の保護信号を出力し、ドライブ信号出力回路は、第4の保護信号に応答してドライブ信号を第1の状態から第2の状態へ変化させることが望ましい。本発明のスイッチング電源回路において、コイルの一端は、1対の入力ノードのうち高電位側入力ノードと接続され、コイルの他端と1対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および1対の出力ノード間に接続されたコンデンサをさらに備え、コイルの他端および1対の入力ノードのうち低電位側入力ノードには、各々、ドレイン端子およびソース端子が接続されていることが望ましい。本発明のスイッチング電源回路において、制御回路は、入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、中間点電位を所定の値にクリップした中間点クリップ電圧を出力するクリップ回路と、中間点クリップ電圧および入力電圧モニタ信号を乗算する乗算回路とを有する入力パワーモニタ回路と、をさらに備え、入力パワーモニタ回路は、乗算回路の出力に基づき第5の保護信号を出力し、ドライブ信号出力回路は、第5の保護信号に応答してドライブ信号を第1の状態から第2の状態へ変化させることが望ましい。本発明のスイッチング電源回路において、1対の入力ノードの低電位側入力ノードに対して、交流電圧を全波整流した入力電圧が1対の入力ノードの高電位側入力ノードに印加され、コイルの一端は、1対の入力ノードのうち高電位側入力ノードと接続され、コイルの他端と1対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および1対の出力ノード間に接続されたコンデンサをさらに備え、コイルの他端および低電位側入力ノードには、各々、ドレイン端子およびソース端子が電気的に接続され、低電位側入力ノードと低電位側出力ノード間に接続され、低電位側入力ノードへ流れる電流値を電圧値に変換した電源電流信号を生成するセンス抵抗と、入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、出力電圧に基づき出力電圧モニタ信号を生成する出力電圧モニタ回路と、電源電流信号、入力電圧モニタ信号、および出力電圧モニタ信号に基づき、高電位側入力ノードの入力電流と入力電圧との力率を改善する電流連続モード力率改善回路とを、さらに備え、ドライブ信号出力回路は、電流連続モード力率改善回路の出力に応答してドライブ信号を第1の状態から第2の状態へ変化させることが望ましい。本発明のスイッチング電源回路において、1対の入力ノードの低電位側入力ノードに対して、交流電圧を全波整流した入力電圧が1対の入力ノードの高電位側入力ノードに印加され、コイルの一端は、高電位側入力ノードと接続され、コイルの他端と1対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および1対の出力ノード間に接続されたコンデンサをさらに備え、コイルの他端および低電位側入力ノードには、各々、ドレイン端子およびソース端子が接続され、コイルのゼロ電流を検出してゼロ電流検出信号を生成するゼロ電流検出コイルと、入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、出力電圧に基づき出力電圧モニタ信号を生成する出力電圧モニタ回路と、入力電圧モニタ信号、出力電圧モニタ信号、および中間点電位に基づき、高電位側入力ノードの入力電流と入力電圧との力率を改善する電流臨界モード力率改善回路とを、さらに備え、ドライブ信号出力回路は、電流臨界モード力率改善回路の出力に応答してドライブ信号を第1の状態から第2の状態へ変化させることが望ましい。本発明のスイッチング電源回路において、コイルはトランスであり、トランスの1次側の一端は、1対の入力ノードのうち高電位側入力ノードと接続され、トランスの1次側の他端と1対の入力ノードのうち低電位側入力ノード間には、各々、ドレイン端子とソース端子が接続され、トランスの2次側の一端と1対の出力ノードのうち高電位側出力ノード間に接続されたダイオードと、1対の出力ノード間に接続されたコンデンサとをさらに備えることが望ましい。本発明のスイッチング電源回路において、入力電圧は、1対の入力ノードの低電位側入力ノードに対して1対の入力ノードの高電位側に印加される直流電圧であることが望ましい。本発明によれば、高速応答かつ低損失という特徴を備えたカスコード素子をスイッチング素子として使用することにより、コンバータの小型化や低損失化を図りつつ、速やかなスイッチング電源回路の異常検出と保護動作が実現できる。以下、図面を参照しつつ、本発明の実施の形態について説明する。実施の形態の説明において、個数、量などに言及する場合、特に記載ある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。実施の形態の図面において、同一の参照符号や参照番号は、同一部分または相当部分を表わすものとする。また、実施の形態の説明において、同一の参照符号等を付した部分等に対しては、重複する説明は繰り返さない場合がある。<<実施の形態1>>図1を参照して、本発明の実施の形態1に係るスイッチング電源回路1の回路図を説明する。スイッチング電源回路1は、直流入力電圧Vdc直流入力電源Vdcを意味する場合もある。が印加される低電位側入力ノードN1以下、入力ノードN1とも記載する。および高電位側入力ノードN2以下、入力ノードN2とも記載する。と、直流入力電圧Vdcを降圧した直流出力電圧が出力され、負荷Loadが接続される低電位側出力ノードN3以下、出力ノードN3とも記載する。および高電位側出力ノードN4以下、出力ノードN4とも記載する。とを備える。カスコード素子CASのドレイン端子Dは、直流入力電圧Vdcが印加される入力ノードN2と接続される。出力ノードN3はスイッチング電源回路1の接地電位に接続される。カスコード素子CASのソース端子Sは、コイルLの一端と接続され、当該コイルLの他端は、出力ノードN4と接続される。コイルLの一端および出力ノードN3には、各々、ダイオードDiのカソードKおよびアノードAが接続される。出力ノードN3およびN4間には、コンデンサCと、出力電圧モニタ信号VO以下、信号名として付した符号は、その信号の値をも意味する。を生成する出力電圧モニタ回路VOMとが接続される。出力電圧モニタ回路VOMは、出力ノードN3およびN4の間に、抵抗R1および抵抗R2を直列に接続した構成を有し、その接続点から直流出力電圧を分圧した値を出力電圧モニタ信号VOとして出力する。スイッチング電源回路1は、さらに、制御回路10を備える。制御回路10は、入力端子10_VM、入力端子10_VS、および入力端子10_VOを有し、各々、カスコード素子CASの中間点端子Mから出力される中間点電位VM、カスコード素子CASのソース端子Sから出力されるソース電位VS、および出力電圧モニタ信号VOが印加される。制御回路10は、これら入力端子に印加された信号に基づきドライブ信号DRVを生成し、カスコード素子CASのゲート端子Gへ出力する。スイッチング電源回路1は、降圧コンバータを構成する。一例として、入力ノードN1およびN2間には、40Vの直流入力電圧が印加され、3Vに降圧された直流出力電圧が出力ノードN3およびN4間に出力される。なお、入力ノードN1およびN2間には、ダイオードブリッジとラインフィルタを介して、商用交流電源に接続されている場合もある。出力電圧モニタ回路VOMは、3Vに降圧された直流出力電圧を、例えば、1V程度の電圧に分圧して出力電圧モニタ信号VOとして出力する。図2を参照して、本発明の実施の形態1に係るカスコード素子の回路図を説明する。ノーマリオン型トランジスタTr_nonは、例えば、高耐圧のJFETJunctionFieldEffectTransistor、接合型FETや、GaNFETGalliumNitrideFET、窒化ガリウムFETである。ノーマリオフ型トランジスタTr_noffは、低耐圧のSiFETSiliconFieldEffectTransistor、シリコンFETである。ノーマリオン型トランジスタであるJFETやGaNFETは、ゲートG_nonとソースS_nonの電位が同じ場合は導通状態となり、ソースS_nonに対してゲートG_nonが負の電圧例えば、-1.5Vになった場合は非導通状態となる。つまり、ノーマリオン型トランジスタTr_nonは、-1.5Vの閾値を有する。これらJFETやGaNFETは、オン状態のときのドレイン-ソース間の抵抗であるオン抵抗が小さく、かつ、応答速度が高速であるため、大電流の高速スイッチングを少ないロスで行うことが可能なデバイスである。ノーマリオフ型トランジスタであるSiFETは、正の閾値を有するトランジスタである。ノーマリオン型トランジスタTr_nonおよびノーマリオフ型トランジスタTr_noffを中間点MPでカスコード接続したカスコード素子CASは、全体として、ドレイン端子D、ゲート端子G、ソース端子S、および中間点端子Mを備え、ノーマリオフ型トランジスタTr_noffの正の閾値を有するトランジスタとして動作する。カスコード素子CASのドレイン端子Dはノーマリオン型トランジスタTr_nonのドレインD_nonと、ゲート端子Gはノーマリオフ型トランジスタTr_noffのゲートG_noffと、ソース端子Sはノーマリオフ型トランジスタTr_noffのソースS_noffおよびノーマリオン型トランジスタTr_nonのゲートG_nonと、中間点端子Mはノーマリオフ型トランジスタTr_noffのドレインD_noffおよびノーマリオン型トランジスタTr_nonのソースS_nonと、各々接続される。カスコード素子CASのソース端子Sに対してゲート端子Gの電位が0Vである場合、カスコード素子CASはオフ状態となる。このとき、ノーマリオフ型トランジスタTr_noffとノーマリオン型トランジスタTr_nonは、ともにオフ状態である。このとき、ドレイン端子Dには直流入力電圧Vdcの40Vが印加されている。また、カスコード素子CASがオフ状態の時、ダイオードDiはオン状態であるので、ソース端子Sは0Vである。そして中間点端子M即ち、中間点MPの電位は、1.5Vとなる。カスコード素子CASは、オフ状態の時にはソースS_nonに対するゲートG_nonの電位は、ノーマリオン型トランジスタTr_nonの閾値-1.5V近傍の値で安定する。ゲートG_nonはソース端子Sと接続されているため、ソース端子Sに対する中間点端子Mは、上記の通り1.5Vとなる。カスコード素子CASのソース端子Sに対するゲート端子Gの電位を、ノーマリオフ型トランジスタTr_noffの閾値以上にすると、ノーマリオフ型トランジスタTr_noffはオン状態となり、そのドレインD_noffの電位はソース端子Sとほぼ等しくなる。その結果、ノーマリオン型トランジスタTr_nonのソースS_nonに対するゲートG_nonの電位は、ほぼ0Vとなり、その閾値-1.5Vより大きくなるため、ノーマリオン型トランジスタTr_nonは導通する。以上のとおり、カスコード素子CASは、高耐圧、低オン抵抗および高速応答の特徴を有するノーマリオフ型トランジスタとして動作することになる。図3を参照して、本発明の実施の形態1に係る制御回路10の回路図を説明する。尚、図1のDRV信号はソース端子Sの電位に対してゲート端子Gの電位を制御する。よって、厳密にはDRV信号は回路の接地電位に対して絶縁された構成とするが、ここでは説明を簡素化するために絶縁構成は省略している。制御回路10は、差動増幅回路AMP、第1の保護回路PTVM、出力電圧判定回路VOD、OR回路OR10、発振器OSC、インバータINV1、NOR回路NOR1、およびドライブ信号出力回路FF1で構成される。差動増幅回路AMPは、オペアンプOPm、抵抗Rm、Rs、Rg,およびRfで構成される一般的な回路であり、その入力端子10_VMおよび入力端子10_VSには、各々、中間点電位VMおよびソース電位VSが入力される。オペアンプOPmは、カスコード素子CASにおけるソース端子Sに対する中間点電位VMの電位を増幅し、中間点-ソース間電圧VMSとして出力する。中間点-ソース間電圧VMSの電圧は、次の通り計算される。VMSの電圧=r2/r1VM-VSここで、r1=Rm=Rs、r2=Rf=Rgであり、符号/およびは、各々、除算および乗算を意味する。上記の計算式の通り、中間点-ソース間電圧VMSは、カスコード素子CASのソース端子Sに対する中間点端子Mの電圧である。カスコード素子CASがオフ状態の時、接地電位基準に対するソース電位VSは0V、中間点電位VMは1.5Vであるので、中間点-ソース間電圧VMSは1.5Vにr2/r1の係数を乗じた電圧値が得られる。カスコード素子CASがオン状態の時は、接地電位基準に対するソース電位VSは略40Vとなる。また中間点電位VMは後述するように、ソース電位40Vに、カスコード素子CASに流れる電流に依存する電圧を加算した値となる。第1の保護回路PTVMは、スイッチSW1、コンパレータOP1、およびリファレンス電源Vref1を有する。スイッチSW1は、入力端子A、入力端子B、セレクタ端子Se、および出力端子を備える。セレクタ端子Seに印加されるドライブ信号DRVにより、入力端子Aまたは入力端子Bのいずれか一方に印加された信号が中間点-ソース間電圧VMS1として出力される。入力端子Aには中間点-ソース間電圧VMSが印加され、入力端子Bには接地電位が印加される。ドライブ信号DRVがハイレベルの場合は中間点-ソース間電圧VMSが、ロウレベルの場合は接地電位が、中間点-ソース間電圧VMS1として出力される。コンパレータOP1は、正端子に入力される中間点-ソース間電圧VMS1と負端子に入力されるリファレンス電源Vref1リファレンス電源Vref1等は、その電源の出力電圧値をも意味する。以下同様。とを比較し、その結果を第1の保護信号VM10として出力する。第1の保護信号VM10は2値の値を有し、中間点-ソース間電圧VMS1がリファレンス電源Vref1より大きい場合はハイレベル、小さい場合はロウレベルとなる。出力電圧判定回路VODは、コンパレータOPVOとリファレンス電源Vref_VOで構成される。コンパレータOPVOは、その正端子に入力される出力電圧モニタ信号VOと負端子に入力されるリファレンス電源Vref_VOの電圧とを比較し、その結果を出力電圧制御信号VOCとして出力する。出力電圧制御信号VOCは2値の値を有し、出力電圧モニタ信号VOがリファレンス電源Vref_VOより大きい場合はハイレベル、小さい場合はロウレベルとなる。この出力電圧モニタ信号VOは、スイッチング電源回路1の直流出力電圧を、出力電圧モニタ回路VOMで分圧した値を有する信号である。この出力電圧制御信号VOCにより、スイッチング電源回路1の直流出力電圧が所定の設定値を超えたことを検出できる。ここで、出力電圧判定回路VODは、直流出力電圧を一定の値に保つために、出力電圧モニタ信号VOにより負帰還フィードバック制御を行う。厳密には、出力電圧判定回路VODは、P比例制御やI積分制御を行い、目標値と出力電圧モニタ信号VOとの差分に対して比例定数や積分定数を演算し、出力電圧制御信号VOCを生成する。図3や以降の図面において示す出力電圧モニタ回路VOMでは、それらP制御やI制御等を実行する回路図を省略している。2入力OR回路OR10は、第1の保護信号VM10と出力電圧制御信号VOCとをOR処理し、ドライブリセット信号VRSTとして出力する。スイッチング電源回路1の直流出力電圧が所定の値を超えた場合、出力電圧判定回路VODから出力される出力電圧制御信号VOCは、ロウレベルからハイレベルに変化する。この変化は、2入力OR回路OR10から出力されるドライブリセット信号VRSTの値に反映される。ドライブ信号出力回路FF1は、RSラッチタイプのフリップフロップであり、セット端子Sおよびリセット端子Rへの2値入力信号に応答して、出力端子Qからドライブ信号DRVを出力する。ドライブ信号DRVは2値の値を有し、ハイレベルの場合はカスコード素子CASを導通状態とし、ロウレベルの場合はカスコード素子CASを非導通状態とする。ドライブ信号出力回路FF1の出力は、セット端子Sおよびリセット端子Rに印加される入力信号の立ち上がりエッジに応答して変化する。出力端子Qから出力されるドライブ信号DRVは、セット端子Sおよびリセット端子Rに入力信号の立ち上がりエッジが入力されない限り出力状態2値のいずれかの値を維持する。セット端子Sには、発振器OSCの出力が、インバータINV1および2入力NOR回路NOR1を経由して、入力される。この発振器OSCの出力に基づき、ドライブ信号出力回路FF1は、カスコード素子CASを導通状態とするドライブ信号DRVを出力し、スイッチング電源回路1の直流出力電圧を増加させる。この動作は、発振器OSCの周波数で決まる一定の周期間隔で行われる。インバータINV1および2入力NOR回路NOR1は、ドライブ信号出力回路FF1のセット端子Sおよびリセット端子Rが同時にハイレベルにならないための回路であり、ドライブリセット信号VRSTのハイレベルを優先し、その際の発振器OSCの立ち上がりエッジをキャンセルする。リセット端子Rには、2入力OR回路OR10から出力されるドライブリセット信号VRSTが入力される。ドライブリセット信号VRSTは2値の値を有し、第1の保護信号VM10または出力電圧制御信号VOCの少なくともいずれかがロウレベルからハイレベルに変化した場合、その立ち上がりエッジでドライブ信号出力回路FF1をリセットする。ドライブ信号出力回路FF1が出力電圧制御信号VOCによりリセットされる動作は、スイッチング電源回路1の正常時の動作である。この動作により、スイッチング電源回路1の出力電圧は、一定値となるように制御される。一方、スイッチング電源回路1に異常が発生した場合、ドライブ信号出力回路FF1は、第1の保護信号VM10によりリセットされる。この第1の保護信号VM10は、カスコード素子CASの中間点端子Mから出力される中間点電位VMに基づき生成される。図4を参照して、本発明の実施の形態1に係る制御回路10の動作を説明する。<正常時の動作>図4aは、ドライブ信号出力回路FF1が出力するドライブ信号DRVの波形を示す。ドライブ信号出力回路FF1は、時刻t1で発生した発振器OSCの出力に基づき、ハイレベルのドライブ信号DRVを出力する。カスコード素子CASは、ハイレベルにあるドライブ信号DRVにより導通状態となる。時刻t2において、直流出力電圧が設定値である3V以上になると、図3に示す出力電圧モニタ信号VOの値がリファレンス電源Vref_VOを超え、出力電圧制御信号VOCはロウレベルからハイレベルに変化する。この立ち上がりエッジがドライブ信号出力回路FF1のリセット端子Rに伝えられ、ドライブ信号DRVがハイレベルからロウレベルに変化し、カスコード素子CASは非導通状態となる。図4bは、カスコード素子CASのドレイン端子D-ソース端子S間の電圧Vdsの波形を示す。時刻t1から時刻t2の期間、カスコード素子CASのゲート端子Gには、ソース端子Sに対して15Vの電圧が印加され、カスコード素子CASを構成するノーマリオフ型トランジスタTr_noffおよびノーマリオン型トランジスタTr_nonは、ともに導通状態にあり、ドレイン端子D-ソース端子S間の電圧Vdsは略0Vとなる。時刻t2において、カスコード素子CASは非導通状態となり、そのドレイン端子Dとソース端子S間の電圧は直流入力電圧Vdcの40V近くの値まで上昇する。図4cは、コイルLを流れるコイル電流I_coilの波形を示す。時刻t1から時刻t2の期間、スイッチング電源回路1の入力ノードN2から、カスコード素子CASを経由して、コイルLへ電流が流入する。この期間にコイルLへ流入する電流は、カスコード素子CASのドレイン端子Dに流入するドレイン電流Idと等しい。ドレイン電流Idは、時刻t1での10Aから時刻t2には15Aまで、正の傾きを有する直線状に増加する。この時刻t1から時刻t2の期間、スイッチング電源回路1の直流出力電圧は上昇を続ける。時刻t2から時刻t3の期間、カスコード素子CASからコイルLへの電流供給は無くなる。しかし、コイルLの蓄積エネルギーにより、コンデンサCからダイオードDiにアノード電流Iaが流れる。このアノード電流Iaの値は、15Aから10Aへと直線状に減少する。図4dは、図3に示される差動増幅回路AMPが出力する中間点-ソース間電圧VMSの波形を示す。中間点-ソース間電圧VMSは、カスコード素子CASのソース端子Sに対する中間点電位VMの値を示す。即ち、ノーマリオフ型トランジスタTr_noffがドレイン電流Idを流している場合の、ソースS_noffとドレインD_noff間の電圧の測定結果が出力される。時刻t1にカスコード素子CASが導通状態となると、その中間点電位VMの値は、ノーマリオフ型トランジスタTr_noffのオン抵抗とドレイン電流との積となる。オン抵抗とは、トランジスタがオンの状態の際の、見かけ上のドレインーソース間の抵抗値である。例えば、そのオン抵抗を10mΩと仮定する。時刻t1から時刻t2にコイル電流I_coilが10Aから15Aに増加するとする。中間点-ソース間電圧VMSは、カスコード素子CASのソース端子Sに対する中間点端子Mの電位であるから、時刻t1から時刻t2の期間、中間点-ソース間電圧VMSは100mV=10mΩ10Aから150mV=10mΩ15Aに増加する。時刻t2から時刻t3の期間、カスコード素子CASは非導通状態となるため、中間点-ソース間電圧VMSは、ノーマリオン型トランジスタTr_nonの閾値電圧である1.5V近傍の値となる。この期間、コイルLは、ダイオードDiにアノード電流Iaを流す。このアノード電流Iaは、非導通状態にあるカスコード素子CASでは観測できない。時刻t2から時刻t3の期間、実際の中間点-ソース間電圧VMSの波形とは別に、0.15Vから0.1Vに変化する破線の中間点-ソース間電圧VMSの波形を示している。この破線の波形は、仮に、上記アノード電流Iaをカスコード素子CASに流した場合、中間点-ソース間電圧VMSとして想定される波形である。図4eは、図3に示される第1の保護回路PTVMが出力する第1の保護信号VM10の波形を示す。第1の保護回路PTVMにおいて、スイッチSW1のセレクタ端子Seへハイレベルのドライブ信号DRVが入力されているため、スイッチSW1の入力端子Aに印加されている中間点-ソース間電圧VMSが選択され、コンパレータOP1へ入力される。コンパレータOP1は、リファレンス電源Vref1本実施の形態1では、0.22Vに設定と中間点-ソース間電圧VMSとを比較する。時刻t1から時刻t2の期間、カスコード素子CASは、正常動作時に想定している範囲内でドレイン電流Idを流しているため、中間点-ソース間電圧VMSは、リファレンス電源Vref1の0.22Vより低い0.1Vから0.15Vの範囲内にある。従って、コンパレータOP1が出力する第1の保護信号VM10は、この時間、ロウレベルの値を維持する図4e。時刻t2から時刻t3の期間、ドライブ信号DRVはロウレベルであるため、図3の第1の保護回路PTVMが有するスイッチSW1は、入力端子Bに印加されている接地電位0Vを中間点-ソース間電圧VMS1としてコンパレータOP1へ入力する。リファレンス電源Vref1は0.22Vに設定してあるため、第1の保護信号VM10はロウレベルを維持する図4e。図4fは、図3に示される2入力OR回路OR10が出力するドライブリセット信号VRSTの波形を示す。ドライブリセット信号VRSTは、第1の保護信号VM10と出力電圧制御信号VOCとをOR処理したものである。時刻t1から時刻t2の期間、第1の保護信号VM10は、上記のとおり、ロウレベルを維持する。出力電圧制御信号VOCも、ロウレベルを維持する。スイッチング電源回路1の直流出力電圧が所定の値3Vより小さく、出力電圧モニタ信号VOがリファレンス電源Vref_VOより小さいからである。従って、ドライブ信号出力回路FF1は、ドライブリセット信号VRSTによりリセットされることはない。時刻t2から時刻t3の期間、第1の保護信号VM10は、上記のとおり、ロウレベルを維持する。一方、出力電圧制御信号VOCは、ロウレベルからハイレベルに変化する。これは、スイッチング電源回路1の直流出力電圧が所定の値を超えたため、コンパレータOPVOの出力が反転した結果である。従って、ドライブリセット信号VRSTは、ロウレベルからハイレベルに変化し、ドライブ信号DRVをロウレベルに遷移させる。<異常検出時の動作>図4を参照して、時刻t3から時刻t4の期間における、制御回路10の異常検出時の動作説明する。図4aに示すとおり、時刻t3に、ドライブ信号DRVのレベルは、発振器OSCの出力に基づき、ロウレベルからハイレベルに変化する。その後、時刻tsでスイッチング電源回路1の出力ノード間に接続されている負荷Loadが短絡したり、コイルLが発熱により飽和した場合を仮定する。図4cに示すとおり、負荷Loadの短絡やコイルの発熱により、時刻ts以降、カスコード素子CASのドレイン電流Idが急激に増大する。図4dに示すとおり、時刻tsに始まるドレイン電流Idの急激な増大は、図3に示す中間点電位VMの増大をもたらし、その結果、差動増幅回路AMPが出力する中間点-ソース間電圧VMSの値も急激に増加する。時刻t1から時刻t2の正常動作時の期間では、中間点-ソース間電圧VMSの値は0.1Vから0.15Vの範囲に収まっている。しかし、時刻ts以降急激に増加し、時刻teには中間点-ソース間電圧VMSの値は0.22Vに達する。時刻t3からドライブ信号DRVはハイレベルに設定されているため、図3に示す第1の保護回路PTVMのスイッチSW1は、中間点-ソース間電圧VMSを選択してコンパレータOP1へ出力する。図4eに示すとおり、第1の保護信号V10は、時刻teでロウレベルからハイレベルに変化する。時刻teで、中間点-ソース間電圧VMSがリファレンス電源Vref1を超えると、図3に示す第1の保護回路PTVMは、第1の保護信号VM10のレベルをロウレベルからハイレベルに変化させる。図4fに示すとおり、時刻teに第1の保護信号V10がハイレベルに変化すると、ドライブリセット信号VRSTもロウレベルからハイレベルに変化する。この結果、ドライブ信号出力回路FF1がリセットされる。ドライブ信号出力回路FF1はセット端子Sおよびリセット端子Rに入力される立ち上がりパルスで動作するので、パルス状に発生した保護信号VM10によってDRV信号はロウレベルとなる。次の発振器OSCの出力が入力されるまでロウレベルを維持する。結果、正常時であれば時刻t4でドライブ信号DRVがリセットされるべきものが、異常検出によってそれより前の時刻teでリセットされたことになる。図4aに示すとおり、時刻teにドライブリセット信号VRSTがハイレベルに変化すると、図3に示すドライブ信号出力回路FF1はリセットされ、ドライブ信号DRVはハイレベルからロウレベルに下げられる。図4bに示すとおり、時刻teにドライブ信号DRVがロウレベルに下がると、図1に示すカスコード素子CASは非導通状態となり、そのソース端子Sとドレイン端子D間の電圧は、直流入力電圧Vdcに近い40V程度まで上昇する。図4cに示すとおり、時刻teにカスコード素子CASが非導通状態になると、直流入力電源VdcからコイルLへのエネルギー供給が無くなる。なお、図4に示す各信号はアナログ回路やデジタル回路で処理されるため、各信号間にはそれら回路等に起因する遅延が発生する。しかしながら、説明を簡略化するため、図4aから図4fに示す信号は、同一の時刻で変化するように記載している。この簡略表現は、制御回路の動作を説明する他のタイミング図でも同様に採用する。以上説明の通り、負荷短絡などに起因するコイル電流I_coilの異常増加は、カスコード素子CASの中間点電位VMとして検出され、第1の保護回路PTVMが出力する第1の保護信号VM10により、ドライブ信号出力回路FF1へ伝えられる。これを受けて、ドライブ信号出力回路FF1により、導通状態にあるカスコード素子CASが強制的に非導通状態とされるため、負荷Loadやスイッチング電源回路1が保護される。カスコード素子CASは、高速応答かつ低損失という特長を備えたスイッチング素子として動作する。高速応答性能を有するカスコード素子により、スイッチング速度の高周波数化が図れる。その結果、コイルの小型化、さらにはコンバータの小型軽量化を実現できる。また、低損失性能を有するカスコード素子CASにより、従来必要であった異常電流検出用の抵抗が不要となり、コンバータの損失低減を実現できる。図4では、時刻tsにコイル電流I_coilの異常が発生した場合の制御回路10の動作を説明した。時刻t6以降においても、数回のコイル電流I_coilの異常が発生する場合もある。そのような場合でも、制御回路10はそれらの異常発生を中間点電位VMに基づき検出し、負荷Loadやスイッチング電源回路1の保護動作が行われる。<<実施の形態1の変形例1>>図5を参照して、本発明の実施の形態1の変形例1に係る制御回路11の回路図を説明する。制御回路11は、差動増幅回路AMP、第2の保護回路PTVMa、出力電圧判定回路VOD、OR回路OR11、発振器OSC、インバータINV1、NOR回路NOR1、ドライブ信号出力回路FF1、およびスイッチ制御回路FF2で構成される。スイッチ制御回路FF2は、RSラッチタイプのフリップフロップであり、セット端子Sおよびリセット端子Rへの2値入力信号に応答して、出力端子Qからスイッチ制御信号DRV2を出力する。セット端子Sおよびリセット端子Rへは、各々、NOR回路NOR1の出力信号およびドライブリセット信号VRSTが入力される。差動増幅回路AMP、出力電圧判定回路VOD、発振器OSC,インバータINV1、NOR回路NOR1、およびドライブ信号出力回路FF1は、図3に示される実施の形態1に係る制御回路10と同一の構成であり、それら構成や動作の説明は省略する。第2の保護回路PTVMaは、図3に示される第1の保護回路PTVMにおいて、中間点-ソース間電圧VMSとリファレンス電圧との比較を、ドライブ信号DRVがハイレベルの期間に加えてロウレベルの期間も行うようにしたものである。第2の保護回路PTVMaは、入力端子A、入力端子B、セレクタ端子Se、および出力端子を各々備えるスイッチSW1とスイッチSW2とを有する。スイッチSW1およびSW2は、セレクタ端子Seにハイレベルが印加されている期間、入力端子Aに入力される中間点-ソース間電圧VMSの値を、各々、中間点-ソース間電圧VMS1およびVMS2として出力する。また、スイッチSW1およびSW2とも、セレクタ端子Seにロウレベルが印加されている期間、入力端子Bに入力されている接地電位を、各々中間点-ソース間電圧VMS1およびVMS2として出力する。スイッチSW1のセレクタ端子Seにはスイッチ制御信号DRV2が、スイッチSW2のセレクタ端子SeにはインバータINVSWで反転されたスイッチ制御信号DRV2が、各々印加させる。つまり、スイッチ制御信号DRV2がハイレベルの期間は、スイッチSW1から中間点-ソース間電圧VMSが出力され、スイッチ制御信号DRV2がロウレベルの期間は、スイッチSW2から中間点-ソース間電圧VMSが出力される。図3に示される実施の形態1に係る制御回路10において、第1の保護回路PTVMは、ドライブ信号出力回路FF1から出力されるドライブ信号DRVで制御される。これに対し、実施の形態1の変形例1に係る制御回路11は、カスコード素子CASの導通状態を制御するドライブ信号出力回路FF1とは別に、第2の保護回路PTVMaを制御するスイッチ制御回路FF2を有する。中間点-ソース間電圧VMS1およびVMS2の値は、各々、コンパレータOPS1およびOPS2において、リファレンス電源Vref1およびVref2と比較される。リファレンス電源Vref1およびVref2とも、その電圧値は0.22Vとする。この値は、スイッチング電源回路1が正常に動作している場合に、カスコード素子CASが検出する中間点-ソース間電圧VMSの最大値である0.15Vに余裕を持たせた値である。コンパレータOPS1およびOPS2は、各々、2値の値を有する中間点-ソース間電圧VMS1およびVMS2を出力する。OR回路ORSWは、中間点-ソース間電圧VMS1およびVMS2をOR処理して第2の保護信号VM11を生成し、OR回路OR11へ出力する。第2の保護信号VM11は第2の保護回路PTVMaから出力される。図6を参照して、本発明の実施の形態1の変形例1に係る制御回路11の動作を説明する。<正常時の動作>図6において、カスコード素子CASが導通状態である時刻t1から時刻t2の期間、およびカスコード素子CASが非導通状態である時刻t2から時刻t3の期間における各信号の変化は、図4における対応する信号の変化と同じであり、説明は省略する。<異常検出時の動作>図6を参照して、時刻tsから時刻teの期間における、制御回路11の異常検出時の動作を説明する。スイッチング電源回路1の異常状態として、たとえば、ノイズ等の影響によりカスコード素子CASが誤ってオン状態になった場合を仮定する。図6aに示すとおり、時刻t4において、ドライブ信号DRVはハイレベルからロウレベルに変化する。これはスイッチング電源回路1の直流出力電圧が所定の値3Vを超えたため、図5に示す出力電圧制御信号VOCがロウレベルからハイレベルに変化したことによる。図6cに示すとおり、時刻t4以降、カスコード素子CASが非導通状態となり、直流入力電源VdcからコイルLへの電流供給が停止すると、以降、コイル電流I_coilは減少する。カスコード素子CASが非導通状態である時刻tsに誤点孤し図6aにおいて、破線で示すドライブ信号DRVがロウレベルからハイレベルに変化、コイル電流I_coilは、時刻teに21.5Aまで増加する。一方、中間点-ソース間電圧VMSは、ロウレベルを維持しているスイッチ制御信号DRV2によって、図5に示すスイッチSW2で選択されてコンパレータOPS2へ入力される。カスコード素子CASは、図5に示すドライブ信号出力回路FF1から離れて配置されている。その結果、ドライブ信号DRVは長くなり、ノイズの影響を受け易い。一方、スイッチ制御回路FF2および第2の保護回路PTVMaは制御回路11に含まれ、スイッチ制御信号DRV2は、ドライブ信号DRVと比較して、ノイズの影響を受けにくい。従って、カスコード素子CASの非導通状態の期間における異常動作を、スイッチ制御回路FF2と第2の保護回路PTVMaにより検出し保護動作を行うことが可能となる。図6dに示すとおり、時刻teにおいて、コンパレータOPS2は、その中間点-ソース間電圧VMSとリファレンス電源Vref2とを比較し、OR回路ORSWを経由して、第2の保護信号VM11をロウレベルからハイレベルへ変化させる。この信号の変化により、ドライブリセット信号VRSTはロウレベルからハイレベルに変化し、ドライブ信号出力回路FF1は、ドライブ信号DRVをロウレベルに変化させてカスコード素子CASを非導通状態とする。実施の形態1の変形例1に係るスイッチング電源回路1は、カスコード素子が非導通状態にある期間においても、スイッチング電源回路1の異常を検出し、システムの保護を実現する。図6では、説明を簡素化するために、時刻tsでの1回の異常発生時の動作を説明した。ノイズによる誤動作が繰り返し発生することを想定して、時刻tsのような異常の発生回数をカウントし、ある一定回数以上の発生でシステム全体を故障モードとして停止させてもよい。ここでシステムとして、例えば液晶テレビを想定し、スイッチング電源回路1は、液晶テレビのバックライトや液晶パネルに電力を供給するものとする。液晶テレビは、別途、待機系の省電力電源を備えており、液晶テレビを制御するシステムマイコンに電力を供給する。システムマイコンは、液晶テレビ全体の異常発生を管理し、スイッチング電源回路1の異常発生時には、液晶テレビが動作しないようにロックする。液晶テレビの異常は、その本体に備えられたLED等でユーザに示され、修理が必要であることを通知する。<<実施の形態1の変形例2>>図7を参照して、本発明の実施の形態1の変形例2に係る制御回路12の回路図を説明する。制御回路12は、差動増幅回路AMP、第1の保護回路PTVM、出力電圧判定回路VOD、OR回路OR12、発振器OSC、インバータINV1、NOR回路NOR1、ドライブ信号出力回路FF1、およびホールド回路HOLDで構成される。制御回路12において、ホールド回路HOLDを除く他の回路は、図3に示される実施の形態1に係る制御回路10と同一の構成であり、それら構成や動作の説明は省略する。ホールド回路HOLDは、保持回路SRおよびタイマTMRで構成される。保持回路SRは、その入力端子Sにハイレベルの第1の保護信号VM12以下、フラグ信号FLGとも記載する場合がある。が入力されると、その立ち上がり信号に応答して出力端子図示せずからハイレベルのロック信号LOCKを出力する。この動作はリセット端子Rに立ち上がりパルスが入力されるまでロック信号LOCKをハイレベルに維持する。タイマTMRは、ロック信号LOCKが入力されてから所定時間例えば、3秒間経過後にリセット信号RSTを保持回路SRへ出力する。保持回路SRのリセット端子Rへリセット信号RSTが入力されると、保持回路SRは、ロック信号LOCKをハイレベルからロウレベルに変化させる。つまり、ホールド回路HOLDは、ハイレベルの第1の保護信号VM12フラグ信号FLGが入力されると、所定時間3秒、ハイレベルのロック信号LOCKを出力し続ける。所定時間経過すると、ロック信号LOCKはハイレベルからロウレベルに変化する。このホールド回路により、第1の保護信号VM12によるドライブ信号出力回路FF1のリセット時間カスコード素子CASを非導通状態とする時間を、所定時間保持することが可能となる。図8を参照して、本発明の実施の形態1の変形例2に係る制御回路12の動作を説明する。<正常時の動作>図8において、カスコード素子CASが導通状態である時刻t1から時刻t2の期間、およびカスコード素子CASが非導通状態である時刻t2から時刻t3の期間における各信号の変化は、図4における対応する信号の変化と同じであり、説明は省略する。なお、図8における第1の保護信号V12は、図4における第1の保護信号V10と対応する。即ち、両保護信号とも第1の保護回路PTVMから出力される。<異常検出時の動作>図8を参照して、時刻tsから時刻teの期間における、制御回路12の異常検出時の動作を説明する。図8aに示すとおり、時刻t3に、ドライブ信号DRVのレベルは、発振器OSCの出力に基づき、ロウレベルからハイレベルに変化する。その後、時刻tsでスイッチング電源回路1の負荷Loadが短絡したり、コイルが飽和したと仮定する。図8cに示すとおり、負荷Loadの短絡やコイルの異常により、時刻ts以降、カスコード素子CASのドレイン電流Idが急激に増大する。図8dに示すとおり、時刻tsに始まるドレイン電流Idの急激な増大は、図3に示す中間点電位VMの増大をもたらし、その結果、差動増幅回路AMPが出力する中間点-ソース間電圧VMSの値も急激に増大する。時刻t1から時刻t2の正常動作時の期間では、中間点-ソース間電圧VMSの値は、0.1Vから0.15Vの範囲に収まっている。しかし、時刻ts以降急激に増加し、時刻teには中間点-ソース間電圧VMSの値は、0.22Vに達する。時刻t3から、ドライブ信号DRVはハイレベルに保持されているため、図7具体的回路構成は図3に示す第1の保護回路PTVMのスイッチSW1は、中間点-ソース間電圧VMSをコンパレータOP1へ出力する。図8eに示すとおり、第1の保護信号V12FLGは、時刻teでロウレベルからハイレベルに変化する。これは、中間点-ソース間電圧VMSの値が、リファレンス電源Vref1で設定している異常検出電圧0.22Vを超えたことに起因する。図8fに示すとおり、ホールド回路HOLDは、時刻teからタイマTMRで設定されたホールド時間t_HOLD3秒間に亘り、ハイレベルを維持したロック信号LOCKを出力する。図8gに示すとおり、ロック信号LOCKがハイレベルを維持する期間、ドライブリセット信号VRSTはハイレベルを維持する。その期間中、ドライブ信号出力回路FF1はロウレベルのドライブ信号DRVを出力し、カスコード素子CASの非導通状態を維持する。この間発生する発振器OSCの立ち上がりパルスは、INV1とNOR1によってキャンセルされて、ドライブ信号出力回路FF1に供給されることはない。2入力OR回路OR12の出力がハイレベルの期間、発振器OSCの出力のハイレベルは、インバータINV1でロウレベルとなり、2入力NOR回路NOR1は、ハイレベルとロウレベルの入力はロウレベルとなるからである。ロック信号LOCKがハイレベルを維持する期間中は、コイルLにエネルギーが蓄えられることはなくなり、スイッチング電源回路1の負荷Loadへ供給される電力も略ゼロとなり、負荷やスイッチング電源回路1が保護されることになる。さらに、ホールド回路HOLDで設定した期間に亘り、カスコード素子CASは非導通状態を維持する。その期間に、図示しないシステムマイコンによりスイッチング電源回路1を含むシステム全体の異常診断が可能となる。異常が検出された場合はシステムをシャットダウンし、異常が検出されなかった場合は、タイマTMRで設定した時間経過後にロック信号LOCKが解除ハイレベルからロウレベルへ遷移される。実施の形態1の変形例2は、第1の保護回路PTVMとホールド回路HOLDとを組合せた構成とした。しかし、第1の保護回路PTVMに換えて、第2の保護回路PTVMaとホールド回路HOLDとを組合わせた構成でも同様の作用効果を奏することが出来る。<<実施の形態1の変形例3>>図9を参照して、本発明の実施の形態1の変形例3に係る制御回路13の回路図を説明する。制御回路13は、図3に示す制御回路10に、出力パワーモニタ回路PTOCを追加した構成である。それに伴い、ドライブリセット信号VRSTを生成する2入力のOR回路OR10図3を3入力のOR回路OR13に置換している。出力パワーモニタ回路PTOCは、クリップ回路CLP、乗算回路MUL、コンパレータOPC、およびリファレンス電源Vrefcを有する。クリップ回路CLPは、中間点-ソース間電圧VMSの0.2V以上をクリップした中間点クリップ電圧VMCを生成する。乗算回路MULは、出力電圧モニタ信号VOと中間点クリップ電圧VMCの乗算値である出力パワー信号PWROを出力する。コンパレータOPCは、出力パワー信号PWROとリファレンス電源Vrefcとを比較し、2値の値を有する第3の保護信号OPMを出力する。図9に示す他の構成は、図3に示す同一の符号が付された対応する構成と同一であり、説明は省略する。出力パワーモニタ回路PTOCは、図1に示すカスコード素子CASを流れる電流とスイッチング電源回路1の直流出力電圧に基づき、スイッチング電源回路1が負荷Loadに供給する電力値を推定する。推定した電力が所定の値を超えた場合、カスコード素子CASは、導通状態から非導通状態へ遷移する。図10を参照して、本発明の実施の形態1の変形例3に係る制御回路13の動作を説明する。<正常時の動作>図10に示すとおり、時刻t1から時刻t2の期間、カスコード素子CASの導通により、コイルLのコイル電流I_coilは10Aから15Aまで増加する。この期間、中間点-ソース間電圧VMSは、おおよそ、0.1Vから0.15Vの範囲で増加する。従って、中間点-ソース間電圧VMSは、クリップ回路CLPでクリップされることなく、そのままの値が中間点クリップ電圧VMCとして出力される。この期間における出力パワー信号PWROの値は、P1からP2まで増加する。しかし、その値は、リファレンス電源Vrefcの値を超えることはなく、第3の保護信号OPMはロウレベルを維持する。図10cに示すとおり、時刻t2から時刻t3の期間、カスコード素子CASは非導通状態となる。この結果、カスコード素子CASのドレイン電流Idはゼロとなり、コイルLからダイオードDiに流れるアノード電流Iaは、15Aから10Aへ減少する。この期間、中間点-ソース間電圧VMSの値は、カスコード素子CASのノーマリオン型トランジスタTr_nonの閾値電圧である1.5V近傍の電圧となる。図10dに示すとおり、1.5Vの値を有する中間点-ソース間電圧VMSは、クリップ回路CLPで0.2Vを越える値がクリップされ、0.2Vの値を有する中間点クリップ電圧VMCとして乗算回路MULへ出力される。時刻t2から時刻t3において、実線で示す中間点クリップ電圧VMCとは別に、0.15Vから0.1Vに減少する破線が示されている。この破線は、仮に、ダイオードDiに流れるアノード電流Iaをカスコード素子CASで検出した場合の、中間点-ソース間電圧VMSの波形である。時刻t2から時刻t3の期間、中間点-ソース間電圧VMSにより、コイルLに流れる電流は正しく測定可能である。しかし、時刻t2から時刻t3の期間、非導通状態にあるカスコード素子CASの中間点電位VMは、フローティング状態となる。その中間点電位VMは、ノーマリオン型トランジスタTr_nonのソースS_nonに対するゲートG_nonの電位がノーマリオン型トランジスタTr_nonの閾値電圧付近で安定する。つまり、カスコード素子CASが非導通状態にある期間中、中間点電位VMの電位に基づき、コイルLの電流を正しく測定ことはできない。そこで、クリップ回路CLPにより、1.5V付近の値を示す中間点-ソース間電圧VMSの値を、例えば0.2Vにクリップする。このクリップ回路CLPにより、非導通状態にあるカスコード素子CASによりコイルLの電流を測定できないことによる誤差を極力排除する。中間点-ソース間電圧VMSは、コイルLに流れるコイル電流I_coilをカスコード素子CASにより電圧に変換したものである。カスコード素子が非導通状態にある期間、そのコイル電流I_coilは上記の破線で表される。本実施の形態では、この期間の中間点-ソース間電圧VMSの値をクリップ回路CLPでクリップし、0.2Vの値を有する中間点クリップ電圧VMCとする。この中間点クリップ電圧VMCは、この破線で表されるアノード電流Iaカスコード素子CASが非導通期間中のコイル電流I_coilを近似した値として設定される。この近似による測定誤差は、50程度であり、さらに測定精度が必要な場合は、クリップ電圧を、例えば0.17Vまで下げて調整すればよい。このクリップ電圧の最小値の設定は、カスコード素子CASの導通期間における中間点-ソース間電圧VMSの最大値を考慮して決定される。<異常検出時の動作>図10cに示すとおり、時刻t3でカスコード素子CASが再び導通状態になった後、時刻tsでコイルLが飽和し、時刻teに、コイル電流I_coilが21.5Aまで増大する。図10eに示すとおり、中間点-ソース間電圧VMSが正常時における最大値0.15Vを超えると、時刻teで、出力パワー信号PWROはリファレンス電源Vrefcの値を超える。その結果、出力パワーモニタ回路PTOCは、第3の保護信号OPMをロウレベルからハイレベルに変化させる図10f。この第3の保護信号OPMの変化により、ドライブリセット信号VRSTはドライブ信号出力回路FF1をリセットし、ドライブ信号DRVはカスコード素子CASを非導通状態とする図10g。図10e、f、およびgに示すとおり、コイル電流I_coilダイオードDiのアノード電流Iaが減少すると出力電圧モニタ信号VOが低下し、時刻trにおいて、出力パワー信号PWROはリファレンス電源Vrefc以下となる。すると、第3の保護信号OPMはハイレベルからロウレベルに変化し、ドライブリセット信号VRSTもハイレベルからロウレベルに変化して、通常の動作状態に復帰する。この出力パワーモニタ回路PTOCは、スイッチング電源回路1から負荷Loadへの異常な電力供給の有無を検出する。異常が検出されたとき、カスコード素子CASからコイルLへの電流供給が停止され、スイッチング電源回路1および負荷Loadが保護される。出力パワーモニタ回路PTOCによるスイッチング電源回路1の異常検出は、第1の保護回路PTVMに換えて、第2の保護回路PTVMaによる異常検出と並列して行うことが可能である。また、第1の保護回路PTVMまたは第2の保護回路PTVMaの出力を、図7に示すホールド回路HOLDへ入力し、ホールド回路HOLDが出力するロック信号LOCKでドライブ信号出力回路FF1をリセットするように構成してもよい。<<実施の形態1の変形例4>>図11を参照して、本発明の実施の形態1の変形例4に係るスイッチング電源回路1aの回路図を説明する。スイッチング電源回路1aは、図1に示すスイッチング電源回路1に対して、入力電圧モニタ信号VIを生成する入力電圧モニタ回路VIMを追加し、図1の制御回路10を制御回路14に置換した構成となっている。入力電圧モニタ回路VIMは、スイッチング電源回路1aの入力ノードN1およびN2間に直列に接続された抵抗R3と抵抗R4を有する。抵抗R3と抵抗R4の接続点から、入力ノードN1およびN2間に印加される直流入力電圧Vdc40Vが、例えば、1Vに分圧された入力電圧モニタ信号VIとして出力される。制御回路14は、図3に示す本発明の実施の形態1に係る制御回路10に対し、新たに、入力電圧モニタ信号VIが入力される入力端子15_VIを追加した構成となっている。図12を参照して、本発明の実施の形態1の変形例4に係る制御回路14の回路図を説明する。制御回路14が備える平均入力パワーモニタ回路PTIAは、平均化回路AVR、乗算回路MUL、コンパレータOPA、およびリファレンス電源Vrefaを有する。平均化回路AVRは、スイッチSW1が出力する中間点-ソース間電圧VMS1を平均化し、平均中間点電位VMAを出力する。乗算回路MULは、入力電圧モニタ信号VIと平均中間点電位VMAとの乗算結果を平均入力パワー信号PWRAIとして、コンパレータOPAへ出力する。コンパレータOPAは、平均入力パワー信号PWRAIとリファレンス電源Vrefaとを比較し、その比較結果を2値の値を有する第4の保護信号AIPMとして出力する。第4の保護信号AIPMは、第1の保護信号VM14、および出力電圧制御信号VOCとともに、3入力OR回路OR14に入力される。図12に示す他の構成は、図3に示す同一の符号が付された対応する構成と同一であり、説明は省略する。カスコード素子CASの中間点-ソース間電圧VMS1および入力電圧モニタ信号VIは、各々、スイッチング電源回路1aの入力電流および入力電圧に基づき生成される。平均入力パワーモニタ回路PTIAは、それら生成された各信号に基づき、スイッチング電源回路1aの平均入力パワーを算出する。その算出値が所定の値を超えた場合、第4の保護信号AIPMでドライブ信号出力回路FF1をリセットし、スイッチング電源回路1aを保護する。図11に示すスイッチング電源回路1aの入力電力は、入力電圧と入力電流との積として求められる。図12に示す通り、入力電圧は、入力電圧モニタ回路VIMが出力する入力電圧モニタ信号VIに変換される。入力電流は、カスコード素子CASに流れる電流に基づき生成される中間点-ソース間電圧VMS1に変換される。入力電圧モニタ信号VIは、カスコード素子CASの導通状態または非導通状態によらず、入力ノードN1およびN2間に印加される直流入力電圧Vdcに基づき生成される。一方、中間点-ソース間電圧VMS1は、カスコード素子CASが導通状態の場合は、ノーマリオフ型トランジスタTr_noffのオン抵抗ドレインD_noffとソースS_noff間の見かけ上の抵抗値とカスコード素子CASのドレイン電流Idの積である電圧が得られる。カスコード素子CASが導通状態の期間に流れる電流の平均が、スイッチング電源回路1aの入力電流に相当する。カスコード素子CASが非導通状態の場合は、図12において、ドライブ信号DRVがロウレベルの期間、スイッチSW1は接地電位0Vを出力するため、ゼロの値となる。つまり、乗算回路MULの出力が、スイッチング電源回路1aの入力電力の情報となる。スイッチング電源回路1aの正常動作時は、平均入力パワー信号PWRAIの値はリファレンス電源Vrefaの値を超えることがなく、カスコード素子CASの導通状態は出力電圧制御信号VOCおよび第1の保護信号VM14により制御される。一方、スイッチング電源回路1aの負荷短絡やコイルLの飽和が発生した場合、入力電流は異常に増大する。この入力電流の異常増加は、中間点-ソース間電圧VMS1の増加、さらには平均入力パワー信号PWRAIを増加させる。平均入力パワー信号PWRAIがリファレンス電源Vrefaを超えると第4の保護信号AIPMがロウレベルからハイレベルに変化し、ドライブ信号DRVをロウレベルに設定する。以上の通り、平均入力パワーモニタ回路PTIAはスイッチング電源回路1aへの異常な電力供給を検出する。異常検出された場合、カスコード素子CASは非導通状態に設定され、スイッチング電源回路1a、コイルL、または負荷Loadが保護される。<<実施の形態2>>図13を参照して、本発明の実施の形態2に係るスイッチング電源回路2の回路図を説明する。スイッチング電源回路2は、直流入力電圧Vdcが印加される入力ノードN1およびN2と、直流入力電圧Vdcを昇圧した直流出力電圧が出力され、負荷Loadが接続される出力ノードN3およびN4とを備える。コイルLの一端および他端は、各々、入力ノードN2およびカスコード素子のドレイン端子Dと接続される。カスコード素子CASのソース端子Sは入力ノードN1と接続される。スイッチング電源回路2は、昇圧コンバータを構成する。一例として、入力ノードN1およびN2間には100Vの直流入力電源が印加され、400Vに昇圧された直流出力電圧が出力ノードN3およびN4から出力される。なお、入力ノードN1およびN2間には、ダイオードブリッジとラインフィルタを介して、商用交流電源に接続されている場合もある。出力電圧モニタ回路VOMは、400Vに昇圧された直流出力電圧を、例えば、1V程度の電圧に分圧して出力電圧モニタ信号VOとして出力する。ダイオードDiのアノードAおよびカソードKは、各々、コイルLの他端および出力ノードN4と接続される。出力ノードN3およびN4間には、出力電圧モニタ信号VOを生成する出力電圧モニタ回路VOMが接続される。スイッチング電源回路2は、さらに、制御回路20を備える。制御回路20は、入力端子20_VM、入力端子20_VO、および出力端子20_DRVを有し、各々、カスコード素子CASの中間点端子Mから出力される中間点電位VM、および出力電圧モニタ信号VOが印加される。制御回路20は、これら入力端子に印加された信号に基づきドライブ信号DRVを生成し、カスコード素子CASのゲート端子Gへ出力する。なお、カスコード素子CASの構成は、図2に記載のとおりであり、説明は省略する。図14を参照して、本発明の実施の形態2に係る制御回路20の回路図を説明する。制御回路20の構成は、図7に示す、本発明の実施の形態1の変形例2に係る制御回路12から、差動増幅回路AMPを削除した構成となっている。実施の形態1では、カスコード素子CASのソース端子Sの電位は変化する。そのソース端子Sを基準とする中間点端子Mの電位を求めるため、差動増幅回路AMPが必要であった。しかし、実施の形態2では、ソース端子Sは接地電位であり、差動増幅回路AMPは不要である。第1の保護回路PTVMは、ドライブ信号DRVがハイレベルの期間、入力された中間点電位VMとリファレンス電源Vref1とを比較し、異常が発生した場合、第1の保護信号VM20をハイレベルにする。ホールド回路HOLDは、所定期間、ロック信号LOCKをハイレベルに維持し、ドライブ信号出力回路FF1をリセットしてドライブ信号DRVをロウレベルに維持する。ロック信号LOCKがハイレベルの期間は、インバータINV1、2入力NOR回路NOR1によって、発振器OSCの立ち上がりパルス情報はキャンセルされて、ドライブ信号出力回路FF1には供給されない。図13において、カスコード素子CASが導通期間中に、負荷Loadが短絡したりコイルLが飽和した場合の制御回路20の動作は、電圧値とオンデューティー時間時刻t1から時刻t2にいたる時間を置き換えれば図8に示す実施の形態1の変形例2と同じである。カスコード素子CASが導通状態の時の中間点電位VMは、カスコード素子CASのドレイン端子Dのドレイン電流Idと、ノーマリオフ型トランジスタTr_noffのオン抵抗の積で決まる電圧となる。この中間点電位VMの異常な電圧上昇は、負荷Loadの短絡やコイルLの飽和に起因するドレイン電流Idの異常を示す。従って、カスコード素子CASが導通状態の期間の中間点電位VMの電圧値を監視することで、スイッチング電源回路2を保護することが可能となる。以上のように、本発明の実施の形態は昇圧コンバータにも好適である。<<実施の形態2の変形例1>>図15を参照して、本発明の実施の形態2の変形例1に係るスイッチング電源回路2aの回路図を説明する。スイッチング電源回路2aは、図13に示すスイッチング電源回路2に対して、入力電圧モニタ信号VIを生成する入力電圧モニタ回路VIMを追加し、図13の制御回路20を制御回路21に置換した構成となっている。入力電圧モニタ回路VIMは、スイッチング電源回路2aの入力ノードN1およびN2間に直列に接続された抵抗R3と抵抗R4を有する。抵抗R3と抵抗R4の接続点から、入力ノードN1およびN2間に印加される直流入力電圧Vdc100Vが、例えば、1Vに分圧された入力電圧モニタ信号VIとして出力される。図16を参照して、本発明の実施の形態2の変形例1に係る制御回路21の回路図を説明する。制御回路21は、図14に示す制御回路20の構成に、入力パワーモニタ回路PTICを追加するとともに、それに伴い、2入力OR回路OR20を3入力OR回路OR21に置換した構成となっている。入力パワーモニタ回路PTICは、クリップ回路CLP、乗算回路MUL、コンパレータOPC、およびリファレンス電源Vrefcを有する。クリップ回路CLPは、中間点電位VMを所定の電圧にクリップした中間点クリップ電圧VMCを生成する。乗算回路MULは、入力電圧モニタ信号VIと中間点クリップ電圧VMCの乗算値を、入力パワー信号PWRIとして出力する。コンパレータOPCは、入力パワー信号PWRIとリファレンス電源Vrefcとを比較し、2値の値を有する第5の保護信号CIPMを出力する。図16に示す他の構成は、図14に示す同一符号が付された対応する構成と同一であり、説明を省略する。図17を参照して、本発明の実施の形態2の変形例1に係る制御回路21の動作を説明する。<正常時の動作>図17cおよびdに示すとおり、時刻t1から時刻t2の期間、カスコード素子CASの導通により、コイルLのコイル電流I_coilは2Aから3Aまで増加する。この期間、中間点-ソース間電圧VMSは、おおよそ、0.1Vから0.15Vまで増加する。従って、中間点-ソース間電圧VMSは、クリップ回路CLPでクリップされることなく、そのままの値が中間点クリップ電圧VMCとして出力される。この期間における中間点-ソース間電圧VMSは、カスコード素子CASが導通状態にある期間における、直流入力電源VdcからコイルLに供給される電源電流の値に対応する。時刻t2から時刻t3の期間、カスコード素子CASが非導通状態のため、中間点電位VMは1.5Vとなる。クリップ回路CLPは、中間点電位VMを0.2Vでクリップし、0.2Vの値を有する中間点クリップ電圧VMCとして乗算回路MULへ出力する図17d。時刻t2から時刻t3において、実線で示す中間点クリップ電圧VMCとは別に、0.15Vから0.1Vに減少する破線が示されている図17d。この破線は、コイルLからダイオードDiに流れるアノード電流Iaを、カスコード素子CASで検出した場合に想定される、中間点-ソース間電圧VMSの波形である。破線で示す中間点-ソース間電圧VMSは、カスコード素子CASが非導通状態の期間における、直流入力電源VdcからコイルLに供給される電源電流の値に対応する。クリップ回路CLPは、中間点-ソース間電圧VMSとして出力される1.5Vの電圧を0.2Vにクリップすることにより、破線で示される本来の値の近似値を出力する。この近似による測定誤差は、50程度であり、さらに測定精度が必要な場合は、クリップ電圧を、例えば0.17Vまで下げて調整すればよい。このクリップ電圧の最小値の設定は、カスコード素子CASの導通期間における中間点-ソース間電圧VMSの最大値を考慮して決定される。カスコード素子CASが導通状態にある時刻t1から時刻t2の期間、コイルLの電流は、中間点-ソース間電圧VMSに基づき正しく測定可能である。しかし、時刻t2から時刻t3の期間、非導通状態にあるカスコード素子CASの中間点電位VMは、フローティング状態となる。その期間中の中間点電位VMは、ノーマリオン型トランジスタTr_nonのソースS_nonに対するゲートG_nonの電位がノーマリオン型トランジスタTr_nonの閾値電圧付近で安定するため、中間点電位VMの電位に基づき、コイルLの電流を正しく測定ことはできない。そこで、クリップ回路CLPにより、1.5V付近の値を示す中間点-ソース間電圧VMSの値を、例えば0.2Vにクリップする。このクリップ回路CLPにより、非導通状態にあるカスコード素子CASによりコイルLの電流を測定できないことによる誤差を極力排除する。図17eおよびfに示すとおり、スイッチング電源回路2aが正常に動作している時刻t1から時刻t3の期間、入力パワー信号PWRIはP1時刻t1からP2時刻t2に増加し、その後P1まで減少する時刻t3。この期間に亘り、入力パワー信号PWRIの値は、リファレンス電源Vrefcの値を超えないため、第5の保護信号CIPMはロウレベル0Vを維持する。<異常検出時の動作>図17cに示すとおり、時刻t3でカスコード素子CASが再び導通状態になった後、時刻tsで負荷Loadに故障短絡が発生し、時刻teに、コイル電流I_coilが3.5Aまで増大する。図17dからgに示すとおり、時刻teで、中間点-ソース間電圧VMSが正常時における最大値0.15Vを超えると、入力パワー信号PWRIの値はリファレンス電源Vrefcの値に達する図17e。このとき、図16の入力パワーモニタ回路PTICは第5の保護信号CIPMをロウレベルからハイレベルに変化させ図17f、その信号の変化を受けて、ドライブリセット信号VRSTもハイレベルに変化する図17g。時刻teでドライブ信号DRVがロウレベルに変化すると図17a、コイル電流I_coilの値は3.5Aから減少に転じる図17c。時刻teに中間点-ソース間電圧VMSが0.15Vを越えてクリップ電圧0.2Vに達するまでの時間、入力パワー信号PWRIは増加し、その後減少に転じる。時刻trに、入力パワー信号PWRIがリファレンス電源Vrefcより小さくなると図17e、第5の保護信号CIPMはハイレベルからロウレベルに変化し、それに応答してドライブリセット信号VRSTもロウレベルに変化し、以降は通常動作モードに復帰する図17f、g。実施例2の変形例1に係るスイッチング電源回路2aは、カスコード素子CASの導通および非導通期間に亘り、その直流入力電圧Vdcおよびカスコード素子CASにより求めた入力電流に基づき、入力される電力を常時モニタする。これにより、スイッチング電源回路2aや負荷に不具合が発生した場合、速やかに電流供給が停止され、スイッチング電源回路2aや負荷が保護される。<<実施の形態3>>図18を参照して、本発明の実施の形態3に係るスイッチング電源回路3の回路図を説明する。スイッチング電源回路3は、電流連続モードの力率改善回路を備える昇圧コンバータ回路である。スイッチング電源回路3は、以下の点を除き、図15に示す実施の形態2の変形例1に係るスイッチング電源回路2aと同一である。スイッチング電源回路3は、抵抗R4と出力ノードN3との接続点と入力ノードN1との間にセンス抵抗RSを備え、センス抵抗RSの一端から電源電流信号CSを出力する。入力ノードN1および入力ノードN2間には、交流電源ACをダイオードブリッジDBで整流した入力電圧が印加される。この入力電圧の波形は、交流電源ACの正弦波電圧を全波整流した波形であり、100/120Hzの周期商用電源周波数50/60Hzの2倍で0Vから141V100Vrmsのルート2倍で変化する電圧波形である。さらに、図15に示す制御回路21と異なり、制御回路30の入力端子30_CSには電源電流信号CSが入力される。電源電流信号CSは、スイッチング電源回路3の接地側電源電流を電圧に変換したものであり、電源電流はコイルLを流れる電流とほぼ等しい。図18に示すスイッチング電源回路3の入力ノードN1および入力ノードN2間にはダイオードブリッジDBが接続され、交流電源ACの交流電圧を全波整流した電圧が入力ノードN1とN2間に印加される。図19を参照して、本発明の実施の形態3に係る制御回路30の回路図を説明する。制御回路30は、第1の保護回路PTVM、2入力OR回路OR30、発振器OSC、インバータINV1、2入力NOR回路NOR1、ドライブ信号出力回路FF1、および電流連続モードの力率改善回路CCMを構成要素として有している。第1の保護回路PTVMおよび電流連続モードの力率改善回路CCM以外の各構成要素は、図3等で同一符号を付した構成と同一であり、その構成や機能の説明を省略する。第1の保護回路PTVMが備えるスイッチSW1の入力端子Aには、カスコード素子CASの中間点端子Mの電位を示す中間点電位VMが印加される。ドライブ信号DRVで導通状態にあるカスコード素子CASの中間点電位VMは、カスコード素子CASのドレイン端子Dに流れるドレイン電流Idとノーマリオフ型トランジスタTr_nofのオン抵抗の積で決まる電圧であり、スイッチSW1から中間点-ソース間電圧VMS1として出力され、コンパレータOPS1で入力電圧モニタ信号VIと比較される。スイッチング電源回路3に異常が発生した場合、コンパレータOPS1が出力する第1の保護信号VM30aはロウレベルからハイレベルに変化し、カスコード素子CASを非導通状態にする。第1の保護回路PTVMが図3と異なる点は、コンパレータOPS1のリファレンスが入力電圧モニタ信号VIとなっている点である。入力電圧モニタ信号VIは入力電圧の全波整流正弦波の情報である。つまり、交流電源位相の電圧状態に合わせて理想的に異常状態を検知するためのものである。スイッチング電源回路3の入力である交流電源ACの力率を改善するためには、交流電源ACの電圧と、流れる電流の双方の波形を略一致させることが必要である。そこで、入力電圧モニタ信号VIがゼロに近い時にはカスコード素子CASのオン時間を短くして、コイルLに流す電流を小さくする。一方、入力電圧モニタ信号VIが大きい場合日本の100Vrmsの場合はピークは略140Vには、カスコード素子CASのオン時間を長くする。よって異常時の電流値の判断は交流電源ACの位相によって変化する。コンパレータOPS1のリファレンスを入力電圧モニタ信号VIとすることで理想的に異常電圧が検出可能となる。電流連続モードの力率改善回路CCMは、出力電圧判定回路VOD、乗算回路MUL、およびコンパレータOPCCMを有する。出力電圧判定回路VODは、出力電圧モニタ信号VOとリファレンス電源Vref_VOとを比較し、2値の値を有する出力電圧制御信号VOCを出力する。乗算回路MULは、この出力電圧制御信号VOCと入力電圧モニタ信号VIとの乗算演算を行い、その結果をコンパレータOPCCMへ出力する。ここで乗算回路MULの出力は、スイッチング電源回路3の現在の出力電圧が本来あるべき定格出力電圧に対してどれくらいの誤差を持っているか定格に対してどれくらい電圧が低いかという情報と、力率を改善するためにどの程度電流を流す必要があるか、という2つの情報を兼ね備えている。コンパレータOPCCMは、乗算回路MULの出力とセンス抵抗RSから出力される電源電流信号CSとを比較し、第1の力率制御信号VM30bを出力する。以上により、コイルLに流れる電流が、交流電源ACの電圧波形に合わせた電流波形となり、その結果力率が改善される。ドライブ信号出力回路FF1は、第1の力率制御信号VM30bに応答して、コイルL図18の電流波形が交流電源ACの電流波形と略一致するように、つまり力率が1に近づくように、カスコード素子CASの導通状態を制御する。2入力OR回路OR30には、第1の力率制御信号VM30b、および第1の保護信号VM30aが入力され、その出力はドライブ信号出力回路FF1のリセット端子Rに入力される。従って、電流連続モードの力率改善回路CCMを備えるスイッチング電源回路3に、コイルの飽和や負荷短絡等の異常が発生した場合、第1の保護信号VM30aに応答してカスコード素子CASは非導通状態となり、システムの破壊が防止される。以上のように、本発明の実施の形態は、力率改善機能がついた昇圧コンバータにも好適である。<<実施の形態4>>図20を参照して、本発明の実施の形態4に係るスイッチング電源回路4の回路図を説明する。スイッチング電源回路4は、電流臨界モードの力率改善回路を備える昇圧コンバータである。臨界モードとは、電流が略ゼロになったタイミングでカスコード素子CASをターンオンさせる動作を指す。このモードでは、カスコード素子CASのオン時間とオフ時間を加算したスイッチング周期が、交流電源ACの全波整流された正弦波の電圧値によって変化する。図1や図3等で説明したスイッチング電源回路では、発振器OSCに基づきカスコード素子CASのターンオンタイミングを固定タイミングで発生させていたため、スイッチング周期が固定だったが、本発明の実施の形態ではその周期は可変である。本発明の実施の形態は、このような可変周期、可変周波数でも好適である。スイッチング電源回路4は、以下の点を除き、図15に示す実施の形態2の変形例1に係るスイッチング電源回路2aと同一である。スイッチング電源回路4は、コイルLの電流を検出する電流検出コイルLdを備える。コイルLと電流検出コイルLdとはトランスの関係となっていて、磁気結合によってコイルLに流れる動作のコピーを電流検出コイルLdから取り出す。電流検出コイルLdの一端からゼロ電流検出信号ZCDを出力する。電流検出コイルLdの他端は、低位側電源配線接地レベルと接続される。さらに、図15に示す制御回路21と異なり、制御回路40の入力端子40_ZCDにはゼロ電流検出信号ZCDが入力される。図20に示すスイッチング電源回路4の入力ノードN1および入力ノードN2間にはダイオードブリッジDBが接続され、交流電源ACの交流電圧を全波整流した正弦波電圧が入力ノードN1とN2間に印加される。図21を参照して、本発明の実施の形態4に係る制御回路40の回路図を説明する。制御回路40は、第1の保護回路PTVM、2入力OR回路OR40、ドライブ信号出力回路FF1、および電流臨界モードの力率改善回路CRMを備える。電流臨界モードの力率改善回路CRM以外の各構成要素は、図3等で同一符号を付した構成と同一であり、その構成や機能の説明を省略する。第1の保護回路PTVMが備えるスイッチSW1の入力端子には、カスコード素子CASの中間点端子Mの電位を示す中間点電位VMが印加される。ドライブ信号DRVで導通状態にあるカスコード素子CASの中間点電位VMは、カスコード素子CASのドレイン端子Dに流れるドレイン電流Idとノーマリオフ型トランジスタTr_nofのオン抵抗の積で決まる電圧である。その中間点電位VMは、スイッチSW1から中間点-ソース間電圧VMS1として出力され、コンパレータOP1で入力電圧モニタ信号VIと比較される。スイッチング電源回路4に異常が発生した場合、コンパレータOP1が出力する第1の保護信号VM40aはロウレベルからハイレベルに変化し、カスコード素子CASを非導通状態にする。図3の第1の保護回路PTVMのコンパレータOP1は、中間点-ソース間電圧VMS1とリファレンス電源Vref1とを比較していた。これに対し、図21の第1の保護回路PTVMのコンパレータOP1は、中間点-ソース間電圧VMS1を入力電圧モニタ信号VIと比較して第1の保護信号VM40aを出力する。図21に示す第1の保護回路PTVMの構成は、図19に示す第1の保護回路PTVMと同様である。電流臨界モードの力率改善回路CRMは、出力電圧判定回路VOD、乗算回路MUL、およびコンパレータOPCRMを有する。出力電圧判定回路VODは、出力電圧モニタ信号VOとリファレンス電源Vref_VOとを比較し、2値の値を有する出力電圧制御信号VOCを出力する。乗算回路MULは、この出力電圧制御信号VOCと入力電圧モニタ信号VIとの乗算演算を行い、その結果をコンパレータOPCRMへ出力する。ここで乗算回路MULの出力は、スイッチング電源回路4の現在の出力電圧が本来あるべき定格出力電圧に対してどれくらいの誤差を持っているか定格に対してどれくらい電圧が低いかという情報と、力率を改善するためにどの程度電流を流す必要があるか、という2つの情報を兼ね備えている。コンパレータOPCRMは、乗算回路MULの出力と第1の保護回路PTVMから出力される中間点-ソース間電圧VMS1とを比較し、第2の力率制御信号VM40bを出力する。ドライブ信号出力回路FF1は、第2の力率制御信号VM40bに応答して、コイルL図20の電流波形が交流電源ACの電流波形と略一致するように、つまり力率が1に近づくように、カスコード素子CASの導通状態を制御する。交流電源ACが略0Vのときは、カスコード素子CASの導通状態の時間は短くなる。よってコイルLに流れる電流のピークが絞られる。一方、交流電源ACが略140Vのとき日本の100Vrmsの場合のピークで、100ルート2で求まるは、カスコード素子CASの導通状態の時間は長くなり、コイルLに流れる電流のピークは、0Vの時と比較すると相対的に電流値が大きくなる。このような動作により、交流電源ACの電圧と流れる電流が略同一の全波整流正弦波波形となり、結果力率が改善される。ドライブ信号出力回路FF1は、ゼロ電流検出信号ZCDに応答して、コイルLの電流がゼロになってからカスコード素子CASを導通状態とする。2入力OR回路OR40には、第2の力率制御信号VM40b、および第1の保護信号VM40aが入力され、その出力はドライブ信号出力回路FF1のリセット端子Rに入力される。スイッチング電源回路4の定常動作時は、カスコード素子CASは、入力電圧モニタ信号VIおよび出力電圧モニタ信号VOに基づき生成される第2の力率制御信号VM40bで決まるタイミングでターンオフされる。従って、コイルLの電流は交流電源ACの電圧波形によって制御され、かつ、出力電圧モニタ回路VOMによって検出された出力電圧の誤差正規の出力電圧との差によって制御される。この動作によって入力の力率が改善されて、出力の電圧が一定に保たれる。一方、スイッチング電源回路4の異常時例えば、コイルLの飽和や負荷Loadの短絡等が発生には、第1の保護信号VM40aに応答してカスコード素子CASは非導通状態となり、システムの破壊が防止される。以上のように、本願の実施の形態では、カスコード素子CASの中間点電位VMを使用することで、力率改善動作と異常時の保護動作が得られる。第1の保護信号VM40aによる保護動作は、入力電圧モニタ信号VIによって最適化されたリファレンス電圧で制御される。力率改善動作を行うために、交流電源ACの電圧によってコイルLに流れる電流のピーク値が変化する。よって、入力電圧モニタ信号VIをリファレンス電圧とすることで理想的に異常電流を検出可能となる。<<実施の形態5>>図22を参照して、本発明の実施の形態5に係るスイッチング電源回路5の回路図を説明する。スイッチング電源回路5は、絶縁型フライバックコンバータである。スイッチング電源回路5は、入力ノードN1、入力ノードN2、出力ノードN3、出力ノードN4、トランスTRS、カスコード素子CAS、ダイオードDi、コンデンサC、出力電圧モニタ回路VOM、および制御回路50を備える。一例として、スイッチング電源回路5は、入力ノードN1およびN2間に印加された40Vの直流入力電圧Vdcを降圧して、出力ノードN3およびN4間に3Vの直流出力電圧を生成する。なお、入力ノードN1およびN2間には、ダイオードブリッジとラインフィルタを介して、商用交流電源に接続されている場合もある。入力ノードN1およびN2間には、直流入力電圧Vdcが印加され、出力ノードN3およびN4間には、負荷Loadが接続される。トランスTRSの1次側コイルの一端および他端には、各々、入力ノードN2およびカスコード素子CASのダイオード端子Dが接続される。カスコード素子CASのソース端子Sは入力ノードN1が接続される。トランスTRSの2次側コイルの一端および他端には、ダイオードDiのアノードAおよび出力ノードN3が接続される。ダイオードDiのカソードKは出力ノードN4が接続される。出力ノードN3およびN4間には、コンデンサCが接続される。出力電圧モニタ回路VOMは、出力ノードN3およびN4間に直列接続された抵抗R1および抵抗R2、フォトカプラ制御回路PCC、フォトカプラPC、抵抗R5、および抵抗R6を有する。フォトカプラ制御回路PCCは、抵抗R1およびR2で分圧した直流出力電圧に応じた電流を、フォトカプラPCへ注入する。フォトカプラPCは、抵抗R5でフォトカプラPCの出力電流を出力電圧モニタ信号VOに変換して出力する。制御回路50は、カスコード素子CASの中間点端子Mの中間点電位VMが入力される入力端子50_VM、出力電圧モニタ回路VOMが生成する出力電圧モニタ信号VOが入力される入力端子50_VO、およびカスコード素子CASのゲート端子Gへドライブ信号DRVを出力する出力端子50_DRVを有する。図23を参照して、本発明の実施の形態5に係る制御回路50の回路図を説明する。制御回路50は、第1の保護回路PTVM、出力電圧判定回路VOD,2入力OR回路OR50、発振器OSC、インバータINV1、2入力NOR回路NOR1、およびドライブ信号出力回路FF1を有している。制御回路50および図3に示す実施の形態1の制御回路10において、同一の符号を付した各構成要素は、同一の構成や機能を有する。従って、それら各構成要素の説明を省略する。なお、図3に示す制御回路10における2入力OR回路OR10と、制御回路50における2入力OR回路OR50とも同一の機能を有する。<正常時の動作>図24を参照して、本発明の実施の形態5に係る制御回路50の動作を説明する。図24aに示すとおり、時刻t1から時刻t2の期間、制御回路50は15Vのドライブ信号DRVをカスコード素子CASのゲート端子Gに出力する。この期間、ドライブ信号DRVは、発振器OSCにより一定時間おきにロウレベルからハイレベルにセットされる。一方、時刻t2から時刻t3の期間、直流出力電圧が一定となるように、図23に示す出力電圧制御信号VOCにより、ドライブ信号DRVはロウレベルへ遷移する。図24bおよびcに示すとおり、時刻t1から時刻t2の期間、カスコード素子CASは導通状態となり、トランスTRSの1次側コイルの電流I_trsは、2Aから3Aに増加する。図22では、トランスTRSの2つの巻き線に対して、それぞれの黒い点が同極性と考える。よって、このとき2次側コイルはダイオードDiのアノードA側にマイナスの電圧が発生して、ダイオードDiによって電流の流れが阻止される。トランスTRSの1次側コイルの電流I_trsは磁気エネルギとしてトランスの磁性体コアに蓄積される。時刻t2から時刻t3の期間、カスコード素子CASは非導通状態へ遷移し、トランスTRSの1次側コイルの電流I_trsは、ゼロとなる。このとき、トランスTRSの2次側コイルはダイオードDiのアノードA側にプラスの電圧が発生するためダイオードDiを介して蓄えられたエネルギがコンデンサCに放出される。図24d、およびeに示すとおり、時刻t1で導通状態となったカスコード素子CASの中間点電位VMノーマリオフ型トランジスタTr_noffのドレイン-ソース電圧は、1.5Vから0.1Vまで低下する。時刻t1より前は、カスコード素子CASが非導通状態にあるため、中間点電位VMは、ソース端子Sの電位に対してノーマリオン型トランジスタTr_nonの閾値電圧分上昇した値となる。時刻t2には、増加したカスコード素子のドレイン電流Idにより、ノーマリオフ型トランジスタのオン抵抗で電圧降下が発生して、中間点電位VMは、0.15V程度まで上昇する。時刻t2から時刻t3の期間の中間点電位VMは、再び、時刻t1以前の値となる。図23に示すとおり、ドライブ信号がハイレベルとなる時刻t1から時刻t2の期間、第1の保護回路PTVMは、スイッチSW1で選択された中間点電位VMとリファレンス電源Vref1とを比較する。同様に、ドライブ信号がロウレベルとなる時刻t2から時刻t3の期間、スイッチSW1で選択された接地レベルとリファレンス電源Vref1とが比較される。時刻t1から時刻t3のいずれの時刻においても、スイッチSW1の出力はリファレンス電源Vref1を超えることがないため、第1の保護信号VM50は、ロウレベルを維持する。図24fに示すとおり、時刻t1から時刻t2の期間、ドライブリセット信号VRSTはロウレベルを維持する。これは、この期間、図23に示す出力電圧制御信号VOCがロウレベルを維持するためである。時刻t2から時刻t3の期間、ドライブリセット信号VRSTはハイレベルに遷移する。これは、出力電圧モニタ信号VOがリファレンス電源Vref_VOを超えるため、出力電圧制御信号VOCがハイレベルに遷移した結果である。<異常検出時の動作>図24c、d、e、およびfに示すとおり、時刻t3に開始したカスコード素子CASの導通期間中に、時刻tsでトランスTRSの1次側コイルが飽和した場合を想定する。時刻ts以降、1次側コイルの電流I_trsは急増する結果、中間点電位VMは時刻teでリファレンス電源Vref1の値を超える。すると、第1の保護回路PTVMは、第1の保護信号VM50をロウレベルからハイレベルに遷移させ、ドライブリセット信号VRSTがロウレベルからハイレベルに変化する。図24a、b、およびcに示すとおり、時刻teに、ドライブ信号出力回路FF1は、ドライブ信号DRVをハイレベルからロウレベルに変化させ、カスコード素子CASを導通状態から非導通状態にする。この結果、1次側コイルの電流I_trsの値はゼロに向かって急激に減少する。以上のとおり、フライバックコンバータで構成されたスイッチング電源回路5に異常が発生した場合、カスコード素子CASが出力する中間点電位VMに応答して制御回路50が出力するドライブ信号DRVにより、速やかにその異常の検出とスイッチング電源回路5の保護が行われる。スイッチング電源回路5は非絶縁型のコンバータでも実施の形態5と同様である。非絶縁型のコンバータの場合、フォトカプラPCを外して、出力電圧モニタ回路VOMが生成する出力電圧モニタ信号VOを制御回路50に渡してもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"