"第1電極、P型半導体層,N型半導体層、絶縁膜及び第1電極に印加する電位より高電位を印加すべき第2電極をこの順に備えることを特徴とする半導体可変容量素子。第1電極、N型半導体層、P型半導体層、絶縁膜及び第1電極に印加する電位より低電位を印加すべき第2電極をこの順に備えることを特徴とする半導体可変容量素子。第1図は本発明の半導体可変容量素子の断面構造図である。P型半導体層1及びN型半導体層2の積層体と絶縁膜3とが積層されており、その両側に電極4,5が配されている。この半導体可変容量素子は第2図に示すように逆方向に電圧を印加する。逆方向に電圧を印加することにより、公知のように、空乏層内に電子が発生しN型半導体層2へ注入される。N型半導体層2へ注入された電子はN型半導体層2と絶縁膜3との界面に至る。従ってこの電子、表面状態及び電極4からなるコンデンサができた状態になる。第3図に示すように容量は電圧の変化に対して増加する。次にリーク電流については、電極4,5間に絶縁膜3が存在するからこの電極4,5に電流は表面状態へのチャージアップのための電流の外は一切流れない。次にこのような半導体可変容量素子の製造方法について説明する。厚さ100μm程度、比抵抗1~6Ωcm、望ましくは2~8ΩcmのシリコンP型半導体基板をP型半導体層とし、これに比抵抗1~6Ωcm望ましくは1~5ΩcmのシリコンN型半導体を厚さ10μmに形成し、N型半導体層2とする。次にこの上に厚さ2000ÅのSiO2膜を熱酸化法によって形成し、絶縁膜3とする。この絶縁膜3の上面に電極4を蒸着形成し、一方P型半導体基板の表面に電極5を蒸着形成する。第3図の特性は電極4,5の面積が0.25cm2である場合の上記実施例の測定結果である。第4図はP型半導体層1及びN型半導体層2の絶縁膜に対する関係を第1図の実施例と逆にした他の実施例を示す。即ち電極5、N型半導体層2、P型半導体層1、絶縁膜3及び電極4がこの順に積層されている。この場合は第5図に示すように電極4側が-、電極5側が接地になるように電源を接続して逆方向の電圧を印加する。このような絶縁膜3とP型半導体層1との界面には、P-N接合の空乏層から注入された正孔が集まり、これと電極4との間に表面状態6を挟んだコンデンサが形成されることになる。特性は第1,2図の実施例の場合と全く同様であり、0に近いリーク電流が得られる。"