"第一の絶縁基板と、第二の絶縁基板と、前記第一の絶縁基板に搭載され、第一の主電極と第二の主電極を備える第一の半導体スイッチング素子と、前記第二の絶縁基板に搭載され、第三の主電極と第四の主電極を備える第二の半導体スイッチング素子と、前記第一の主電極と電気的に接続される第一の主端子と、前記第二の主電極と電気的に接続される第二の主端子と、前記第三の主電極が電気的に接続される第三の主端子と、前記第四の主電極が電気的に接続される第四の主端子と、を備えるパワー半導体モジュールにおいて、前記第一の主電極と前記第三の主電極とを電気的に接続する、少なくとも一つの導体部材を有することを特徴とするパワー半導体モジュール。請求項1に記載のパワー半導体モジュールにおいて、前記導体部材の一端が前記第一の主電極に接続され、前記導体部材の他端が前記第3の主電極に接続されることを特徴とするパワー半導体モジュール。請求項1に記載のパワー半導体モジュールにおいて、前記第一の絶縁基板上に設けられる第一の配線パターンと、前記第二の絶縁基板上に設けられる第二の配線パターンと、を備え、前記第一の主電極と前記第一の配線パターンとの間、前記第三の主電極と前記第二の配線パターンとの間、並びに前記第一の配線パターンと前記第二の配線パターンとの間が、前記導体部材によって電気的に接続されることを特徴とするパワー半導体モジュール。請求項1ないし3のいずれか一項に記載のパワー半導体モジュールにおいて、前記第一の絶縁基板上に設けられ、前記第二の主電極および前記第二の主端子と電気的に接続される第三の配線パターンと、前記第二の絶縁基板上に設けられ、前記第四の主電極および前記第四の主端子と電気的に接続される第四の配線パターンと、を備え、前記第一の配線パターンと前記第二の配線パターンとを電気的に接続する他の導体部材を備えることを特徴とするパワー半導体モジュール。請求項1ないし4のいずれか一項に記載のパワー半導体モジュールにおいて、前記第一の主端子と前記第三の主端子とが電気的に接続される第一の共通主端子と、前記第二の主端子と前記第四の主端子とが電気的に接続される第二の共通主端子と、を備えることを特徴とするパワー半導体モジュール。パワー半導体モジュールでは、複数の半導体素子を並列接続しているため、素子数が多くなるほど、外部電極から各半導体素子までの配線距離が異なり、寄生インダクタンスの差異が生じる。これと、各半導体素子の特性のバラツキにより、スイッチングのタイミングのずれが生じる。このため、電流がオフする直前で、半導体素子間に、半導体素子の容量と半導体素子間の寄生インダクタンスによる共振が発生する。このため、例えば、半導体素子がIGBTInsulatedGateBipolarTransistorの場合は、素子両端のコレクタ-エミッタ間、更には、ゲート-エミッタ間にも電圧振動が生じ、制御回路まで電圧振動が及ぶ。この時、電力変換回路と対地あるいは筐体とにより寄生容量を通じて形成される外部閉回路がアンテナとなり、パワー半導体モジュールに生じた電圧振動によって電磁波が発生し、インバータ自身や外部への電磁障害や誤動作を引き起こす。近年需要が増えてきている、効率の良い高電圧用の電力変換装置に使用される高電圧用パワーモジュールは、半導体素子が厚く、耐圧を持たせる半導体領域が長いため、空乏層が広がり、内部の電荷が排出されるまで時間がかかり、スイッチング時間が長い。また、電圧が高いため、半導体素子の寄生容量に蓄えられるエネルギーも大きい。このため、多くの半導体素子を使用した大電流高電圧用のパワー半導体モジュールでは、スイッチングのズレなどにより、寄生容量に蓄えられるエネルギーの差が生じ、半導体素子の寄生容量Cと、半導体素子間を結ぶ配線の寄生インダクタンスLによりLC共振が生じ、大きな電圧振動が発生する。本発明は、上記のような問題点を考慮してなされたものであり、その目的は電磁障害などの原因となる電圧振動の発生を低減できるパワー半導体モジュールを提供することである。本発明によるパワー半導体モジュールにおいては、複数の絶縁基板の各々に搭載されるIGBT等の半導体スイッチング素子の各主電極が導体部材により電気的に接続される。ここで、導体部材は、例えば、導線などである。これにより、半導体スイッチング素子の接合容量と寄生インダクタンスとによる共振電圧の発生を抑制することができる。本発明の一態様であるパワー半導体モジュールは、第一の絶縁基板と、第二の絶縁基板と、前記第一の絶縁基板に搭載され、第一の主電極と第二の主電極を備える第一の半導体スイッチング素子と、前記第二の絶縁基板に搭載され、第三の主電極と第四の主電極を備える第二の半導体スイッチング素子と、前記第一の主電極と電気的に接続される第一の主端子と、前記第二の主電極と電気的に接続される第二の主端子と、前記第三の主電極が電気的に接続される第三の主端子と、前記第四の主電極が電気的に接続される第四の主端子とを備えるパワー半導体モジュールにおいて、前記第一の主電極と前記第三の主電極とを電気的に接続する、少なくとも一つの導体部材を有する。例えば、第一および第二の半導体スイッチング素子はIGBTであり、第一及び第三の主電極はIGBTのエミッタ電極であり、第二及び第四の主電極はIGBTのコレクタ電極である。また、例えば、第一及び第三の主端子はエミッタ主端子であり、第二及び第四の主端子はコレクタ主端子である。本態様によれば、第一及び第二の半導体スイッチング素子の接合容量と寄生インダクタンスとによる共振電圧の発生を抑制することができる。なお、上記態様において、導体部材の一端が第一の主電極に接続され、導体部材の他端が前記第3の主電極に接続されても良い。また、第一及び第二の絶縁基板上にそれぞれ第一及び第二の配線パターンを設け、第一の主電極と第一の配線パターンとの間、第三の主電極と第二の配線パターンとの間、並びに第一の配線パターンと第二の配線パターンとの間が、導体部材によって電気的に接続されるようにしても良い。ここで、第一及び第二の配線パターンは、例えば、絶縁基板上に接合される銅薄膜などの金属膜である。また、第一の絶縁基板上に第三の配線パターンを設け、この第三の配線パターンに第二の主電極および第二の主端子と電気的に接続するとともに、第二の絶縁基板上に第四の配線パターンを設け、この第四の配線パターンに第四の主電極および第四の主端子を電気的に接続し、第一の配線パターンと第二の配線パターンとを導体部材により電気的に接続しても良い。ここで、第三及び第四の配線パターンは、例えば、絶縁基板上に接合される銅薄膜などの金属膜である。これらの態様によっても、第一及び第二の半導体スイッチング素子の接合容量と寄生インダクタンスとによる共振電圧の発生を抑制することができる。本発明によれば、パワー半導体モジュールにおいてスイッチング時に発生する電圧振動を低減することができる。図1は、本発明の第一の実施形態であるパワー半導体モジュールの内部構造の概略を示す。図中、符号の数字が同じものは、同じ構成要素を示す。放熱用の金属板10の上に、配線パターン22を上部に形成した二個の絶縁基板20,20′をはんだ等の接合材で接続する。なお、本実施形態において、絶縁基板20,20′上や周辺の構成はそれぞれ同様であり、以下の記載において、一方の絶縁基板に関して記述する内容は、他方の絶縁基板についても同様である。配線パターン22の上には、半導体素子として、MOSゲート型スイッチングデバイスのIGBT50,還流用のダイオード55,コレクタ主端子30がはんだ等の接合材で接続している。図1の実施形態においては、IGBTとダイオードを同様に搭載した二つの絶縁基板20,20′が、半導体素子すなわちIGBTおよびダイオード、これらの電極並びに配線パターンの配置が線対称となるように、樹脂ケース12内に格納される。これにより、IGBT50,50′が向き合うように配置される。従って、二つの絶縁基板20,20′間において、IGBT50のエミッタ電極52とIGBT50′のエミッタ電極52′とが、ほぼ最短経路、すなわち低インダクタンスおよび低抵抗で金属ワイヤ45によって電気的に接続される。ここで、ワイヤ45はエミッタ電極52,52′のそれぞれ一部に接続される。また、主電流のような大きな電流は流れないので、ワイヤ45の本数は、エミッタ主端子32,32′とエミッタ電極52,52′間を電気的に接続するワイヤ41,41′の本数よりも少なくてよく、本実施形態では1本である。また、ワイヤ45は、エミッタ電極52,52′間において、他の電極を介することなく、ワイヤ45の両端がそれぞれエミッタ電極52,52′に接合される。後に詳述するように、パワー半導体モジュール内において、導体のワイヤ45により、それぞれ異なる絶縁基板に搭載されるIGBT50,50′のエミッタ電極52,52′を電気的に接続することにより、ターンオフ後において、電荷が残留するIGBT50,50′の接合容量とIGBT50,50′周りの配線の寄生インダクタンスとによる共振電圧の発生を抑制することができる。なお、ワイヤ45としては、アルミワイヤや銅線など、線状の金属導体を用いることができる。また、銅バーなどの細長い棒状の導体を用いてもよい。IGBT50のエミッタ電極52は、ダイオード55を経由し、エミッタ主端子32と、アルミワイヤ41で接続している。IGBT50をスイッチングするゲート電極51は、アルミワイヤ42でゲート制御端子35と接続しており、ゲート電極51に電圧を加える基準電位を与えるために、エミッタ電極52は、エミッタ制御端子36とアルミワイヤ43で接続している。2つのIGBT50,50′をスイッチングするには、ゲート制御端子3535′に同時に15V程度の電圧を与えることで、IGBT5050′がオンし、コレクタ主端子30,エミッタ主端子32の間が導通し、主電流が流れる。本実施形態では、後述するように、IGBT50,50′の間をアルミワイヤ45で接続することで、スイッチングのオフ時の振動が、外部へ伝わることを抑制することができる。図2はインバータ回路、及び、本実施形態の等価回路図を示す。図中、破線の部分が本実施例のパワー半導体モジュールの等価回路を示しており、インバータ回路は、本実施例を直列に2つ接続し、接続中点部を負荷インダクタンス65に接続し、直列接続したものの両端を電源60に接続したハーフブリッジ回路である。例えば、3相交流モータなどでは、負荷インダクタンス65はモータコイルに相当し、ハーフブリッジ回路3つを並列に接続し、各接続中点がモータ3相入力のUVW各相に接続される。図示していないが、電源60には、スイッチング時に瞬時に電流を供給するため、寄生インダクタンスの低いコンデンサを並列接続する。パワー半導体モジュールのゲート制御端子3535′,エミッタ制御端子3636′には、ドライバ回路が接続され、オン時間を変化させることで負荷インダクタンス65へ流す電流を制御する。本等価回路では、LC共振回路を考えるため、寄生インダクタンスを主に示している。負荷インダクタンス65とパワー半導体モジュール100の間の接続ケーブル、パワー半導体モジュール100と電源60との接続ケーブル、パワー半導体モジュールどうしの接続ケーブルの寄生インダクタンスをそれぞれ70及び71,73及び74,75及び76で表している。また、パワー半導体モジュール100内のコレクタ主端子3030′,エミッタ主端子3232′,アルミワイヤ4141′,4242′,4343′の寄生インダクタンスを、それぞれ30L30L′,32L32L′,41L41L′,42L42L′,43L43L′で表している。ここでは、ハーフブリッジ回路を例にとり、ハーフブリッジ回路の上アームのパワー半導体モジュールのIGBT5050′がオンからオフになるときを考える。オンしているとき、IGBTのゲート制御端子3535′とエミッタ制御端子3636′の間に、ゲートドライバ62により約15Vの電圧を加えている。これにより、IGBTのゲート電極5151′とエミッタ電極5252′の間のゲート容量Cに電荷が蓄えられる。また、電流IがIGBT5050′,寄生インダクタンス30L,41L,32L30L′,41L′,32L′に流れている。これらの寄生インダクタンスLには、1/2×LI2のエネルギーが蓄えられている。オフ時には、ゲートドライバによりIGBTのゲート電極5151′とエミッタ電極5252′の間に0~-15Vの電圧を加え、ゲート容量に溜まった電荷を引き抜く。このとき、ゲート電極5151′からゲートドライバまでゲートのアルミワイヤ4242′を通り、ゲートドライバからエミッタ電極5252′まで制御用エミッタワイヤ4343′を通り電荷が移動、すなわち電流が流れる。ゲート電極5151′とエミッタ電極5252′の間のゲート電圧が、ゲート閾値電圧以下になると、電流Iが減衰し、IGBT内の電荷が、コレクタ電極,エミッタ電極を通して排出される。このときの、等価回路を図3に示す。等価回路は、低抵抗で導通していた状態から、図3に示すようにオフ時においては、コレクタ電極とエミッタ電極間の容量Cceに蓄えられた電荷が放出される回路に変わる。図3では、IGBT50は、コレクタエミッタ間の容量50Cce,コレクタエミッタ間の内部抵抗50Rce,ゲートエミッタ間の容量50Cgeで表される。コレクタエミッタ間の容量50Cceに蓄積された電荷が放出されている間、主電流は流れ続ける。また、電荷が少なくなるほど、内部抵抗50Rceは大きくなる。オフ時の初期は、急激に電荷が放出、つまり、急激な電流変化di/dtがあり、端子及びアルミワイヤの寄生インダクタンスLに電圧Ldi/dtが生じる。2つIGBTで構成した本実施形態では、これらの寄生インダクタンス,ゲート閾値電圧の差により、IGBTのコレクタ電極,エミッタ電極間に加わる電圧に差が生じるため、異なった基板にあるIGBT容量Cceに蓄えられた電荷量に差が生じる。次に初期の急激な電流変化が終わると、緩やかな電流変化が長く続くテール電流の期間になる。本実施形態では、ワイヤ45により、2つのIGBT容量50Cce,50Cce′の電荷の差を均等化することができる。このためワイヤ45には、主電流Iが流れないため、寄生インダクタンスLにエネルギー1/2×LI2が蓄えられず、また、オフ時の電流変化di/dtにより電圧が発生しない。また、ワイヤ45には、オフ時のゲート電流は流れない。このため、本ワイヤの電流は、ゲート電流に影響を及ぼさない。また、ワイヤ45の配線長は、制御エミッタ用のワイヤ4343′及びエミッタ制御端子を経由する回路の配線長より短いため、寄生インダクタンスを小さくすることができる。これにより、電荷の差を均等化する電流が、制御エミッタワイヤ4343′を通じてゲートドライバに流れることを防げ、ゲートドライバ回路の誤動作を防ぐことができる。つまり、オフ時に、2つのIGBTの寄生容量50Cce,50Cce′と、寄生インダクタンス41L,32L,32L′,41L′,30L′,30Lを含むLC回路、もしくは、2つのIGBTの寄生容量50Cce,50Cce′と寄生インダクタンス41L,43L,43L′,41L′,30L′,30Lを含むLC回路の経路よりも、2つのIGBTの寄生容量50Cce,50Cce′と寄生インダクタンス45L,30L′,30Lを含むLC回路の経路の配線長が短いので、43L,43L′の外部のゲート回路の経路におけるLC共振電流が流れることを防ぐことができる。このため、ゲート電圧の基準電位となる制御端子36,36′の電位振動が防止され、外部のゲートドライバへの電圧振動が伝わることが防止され、再びIGBTがオンするような誤動作を防止できる。図9は、従来のパワー半導体モジュール及び本実施形態を適用したパワー半導体モジュールのターンオフ波形例を示す。本実施形態により、従来に比べて、ゲート電圧及びコレクタ電圧の振動が低減されていることが分かる。図4は、本発明の第2の実施形態であるパワー半導体モジュールの内部構造の概略を示す。放熱用の金属板10の上に、コレクタ用配線パターン23,エミッタ用配線パターン24,ゲート用配線パターン25を有する絶縁基板20,20′を、はんだ等の接合材を用いて接続する。コレクタ用配線パターン23の上には、IGBT50を4個、ダイオード55を2個、はんだ等の接合材を用いて接続する。各IGBTのエミッタ電極52及び各ダイオードのアノード電極56とエミッタ用配線パターン24をアルミワイヤ41により接続する。コレクタ主端子30とコレクタ用配線パターン23,エミッタ主端子32とエミッタ用配線パターン24は、それぞれ、はんだ等の接合材により接続する。各IGBTのゲート電極51とゲート用配線パターン25はアルミワイヤ46で接続し、ゲート制御端子35とゲート用配線パターン25は、アルミワイヤ42で接続する。エミッタ制御端子36とエミッタ用配線パターン24は、アルミワイヤ43により接続する。絶縁基板20′も絶縁基板20と同様に各部が接続される。また、2つの絶縁基板におけるIGBTのエミッタ電極どうしは、アルミワイヤ45を用いて接続する。ここでは、絶縁基板20上の2個のIGBT50,1個のダイオード55を経由し、絶縁基板20′上の2個のIGBT50,1個のダイオード55とをアルミワイヤ45で接続している。このように接続することで、アルミワイヤの高さを低くでき、寄生インダクタンスを低くすることができる。図4の実施形態においては、4個のIGBTと2個のダイオードを同様に搭載した二つの絶縁基板20,20′が、前実施形態と同様に、IGBTおよびダイオード、これらの電極並びに配線パターンの配置が線対称となるように、樹脂ケース12内に格納される。なお、各絶縁基板においては、ワイヤおよび配線パターンによって、4個のIGBTどうし、並びに2個のダイオードどうしがそれぞれ並列に接続され、これにより図1の実施形態に比べてパワー半導体モジュールの電流容量を増大している。本実施形態においては、絶縁基板20の2個のIGBTおよび1個のダイオードと、絶縁基板20′の2個のIGBTおよび1個のダイオードとが、樹脂ケース12の一辺本図では長辺に沿って列をなしている。この一辺に平行な他辺においても、IGBTおよびダイオードが同様の列をなしている。これら半導体素子の列の一つにおいて、4個のIGBTのエミッタ電極の各一部と2個のダイオードの各アノード電極が、図1の実施形態と同様に一本のワイヤ45によって、橋渡しされるように、電気的に接続される。すなわち、絶縁基板20,20′間に跨るワイヤ45によって、絶縁基板20,20′に搭載されたIGBTのエミッタ電極とダイオードのアノード電極が互いに電気的に接続される。これにより、図1の実施形態と同様に、IGBT50,50′の接合容量とIGBT50,50′周りの配線の寄生インダクタンスとによる共振電圧の発生を抑制することができる。なお、本実施形態においては、他方の半導体素子列においても、同様に導体のワイヤによりIGBTのエミッタ電極の一部とダイオードのアノード電極とを接続しても良い。図5に本発明の第3の実施形態であるパワー半導体モジュールの内部構造の概略を示す。第2の実施形態と異なる点は、放熱用の金属板10の上に、コレクタ用配線パターン23,エミッタ用配線パターン24,ゲート用配線パターン25、及び、異なる絶縁基板上の半導体素子のエミッタ電極面,アノード電極面を接続する専用の絶縁基板間接続26が設けられた絶縁基板20,20′を用いたところにある。この絶縁基板において、IGBT50のエミッタ電極52と絶縁基板間接続26を、アルミワイヤ47で接続すると共に、ダイオード55のアノード電極と絶縁基板間接続26をアルミワイヤ48で接続する。そして、絶縁基板間接続26と26′をアルミワイヤ45で接続する。この絶縁基板を用いることで、製造時の不良を低減することができる。絶縁基板20,20′は、放熱用金属板10の上に、はんだ等の接合材で接続するため、絶縁基板20と絶縁基板20′の上の半導体素子の高さが僅かに異なる。このため、絶縁基板間を接続するアルミワイヤ45を半導体素子上に設けると、超音波などによるワイヤボンド時に、半導体素子の表面電極を傷つける可能性が有る。これに対し、本実施形態の絶縁基板を用いれば、半導体素子の表面電極の損傷を防ぐことができ、歩留まりを向上させることができる。図6に本発明の第4の実施形態であるパワー半導体モジュールの内部構造の概略を示す。第3の形態と異なる点は、コレクタ主端子30,エミッタ主端子32,ゲート制御端子35,エミッタ制御端子36を2つの絶縁基板20,20′で共通化した点である。これにより、端子どうしを接続するケーブルに、共振電流が流れるのを防ぎ、接続形態による共振回路の寄生インダクタンス図示せずを一定にすることができる。図7に本発明の第5の実施形態であるパワー半導体モジュールの内部構造の概略を示す。第4の実施形態と異なる点は、絶縁基板20のコレクタ用配線パターン23と、絶縁基板20′のコレクタ用配線パターン23′をアルミワイヤ49で接続したところにある。これにより、外部の端子を経由することなく最小の寄生インダクタンスで、異なる絶縁基板上の半導体素子のコレクタ電極間,エミッタ電極間をそれぞれ結ぶ回路が構成できる。図8に第5の実施形態のオフ時の等価回路を示す。ここで、絶縁基板内のIGBT,ダイオードの容量は50Cceで代表して表し、2つのIGBTの内部抵抗は50Rceで代表して表し、ゲート容量も50Cgeで代表して表している。図8に示すように、異なる絶縁基板上のコレクタ電極どうしはワイヤ49のインダクタンス49Lで、エミッタ電極どうしはワイヤ45のインダクタンス45Lで結ぶ閉回路が構成され、これらは、主電流が流れる各端子30L,30L′,32L,32L′,ワイヤ41L,41L′とは異なる。また、制御用のエミッタワイヤの寄生インダクタンス43L,43L′よりも寄生インダクタンスが低いため、ゲートドライバに与える影響も少ない。上記各実施形態により、多くの絶縁基板上に、多くの半導体素子を搭載した大電流高電圧用のパワーモジュールにおいて、スイッチング時に、外部に電圧振動を生じない、パワー半導体モジュールを提供することができる。さらに、本実施形態によれば、絶縁基板を小さくすることができ、絶縁基板の対角線の長さが短くなることで、絶縁基板と放熱用の金属板との接続部,絶縁基板とその上の導電体の配線との接続部の、温度変化時の異種材料間の線膨張係数差による応力が小さくなり、接続寿命が伸びる。また、絶縁基板のサイズが小さくなることによる、材料費のコストダウン,絶縁基板毎の中間検査を実施でき、完成物の歩留まりが向上し、コストダウンが実現できる。"