電源から負荷への導通経路を導通遮断するスイッチ手段と、前記スイッチ手段の入力電極と制御電極間に接続された時定数回路と、前記スイッチ手段に流れる所定値以上の電流を検出する過電流検出手段を有し、前記過電流検出手段の出力が前記スイッチ手段をオフにするように接続されたことを特長とする突入電流抑制回路。前記スイッチ手段がPチャネルMOSFETであり、前記時定数回路が、前記スイッチ手段の入力電極と制御電極に接続されたコンデンサと、前記コンデンサに並列に接続された抵抗と、前記スイッチ手段の制御電極に直列に接続された抵抗により構成され、前記過電流検出手段が前記MOSFETのソース側に接続された電流検出抵抗と、ベースとエミッタが前記電流検出抵抗に接続され、コレクタが前記制御電極に接続されたPNPトランジスタにより構成されていることを特徴とする請求項1に記載の突入電流抑制回路。前記過電流検出手段の出力と前記時定数回路の出力の間に抵抗器があり、前記過電流検出手段の出力の方が前記スイッチ手段の制御端子側に接続されていることを特長とする請求項2に記載の突入電流抑制回路。前記スイッチ手段がPチャネルMOSFETであり、前記時定数回路が、前記スイッチ手段の入力電極と制御電極に接続されたコンデンサと、前記コンデンサに並列に接続された抵抗と、前記スイッチ手段の制御電極に直列に接続された抵抗により構成され、前記過電流検出手段が前記MOSFETのドレインソース側に接続された差動増幅回路により構成されていることを特徴とする請求項1に記載の突入電流抑制回路。しかしながら第一の従来例では図9のようにVgsはV×に漸近する対数曲線を描くので、FETが線形領域で動作する区間Vthを比較的短時間で通過してしまう。この区間を越えるとドレインソース間はオン状態となり、電流は負荷容量を充電するため一気に増加する。流れる電流のピーク値に制限をかけているわけではないので、図5における電源部1の電圧が上昇した場合や、負荷部2に大きな容量成分が接続された場合に、この現象は顕著になり、図6のように電流のピーク値が大きくなりすぎる可能性がある。このピーク値を抑えるために電源電圧や負荷容量の最低値を想定して時定数を決定すると、通常時に必要以上にスイッチオンに時間がかかり、Q1の損失も大きくなり、負荷部2に加わる電圧の上昇が遅くなってしまう。R1及びR2の値を調整し、図9におけるVthの区間をV×側に移動させれば線形領域で動作させる時間を長くすることができるが、この方法で確実に突入電流を抑えるためには上記区間を極端にV×側へ移動させなくてはならず、SW1をオンしてからFETのターンオンまでの時間が長くなり、FETにて発生する損失も増加するため望ましくない。また、第二の従来例では一定値以上の電流が流れてからQ1を止めにかかる後追いの制御であり、実際にはQ1及びQ3のそれぞれのゲートソース間に寄生容量Cissがあるため、配線などの寄生抵抗Rpと合わせて時定数を持つ。Q1をオンしてから流れる電流も、C1を充電する経路はインピーダンスが低いためdidtの大きな電流となり、この僅かな制御の遅れの間に図8のようにスパイク状の電流が流れる。これらのように想定できない大きな電流が流れると、前段の電源回路の出力容量が小さかった場合には瞬間的な電圧降下が発生する可能性がある。特に、その出力がASICやCPU等に接続されている場合、瞬間的な電圧降下によってリセットがかかることがある。従って本発明の目的は、必要以上に大きな時定数の回路を用意することなく、かつスイッチオン時のスパイク状の電流を発生させないことにより、前段の電源回路の出力容量が小さい場合にも電圧降下を起こさないようにすることにある。上記目的を達成するため請求項1に記載の発明は、電源から負荷への導通経路を導通遮断するスイッチ手段と、前記スイッチ手段の入力電極と制御電極間に接続された時定数回路と、前記スイッチ手段に流れる所定電流以上の電流を検出する過電流検出手段を有し、前記過電流検出手段の出力が前記スイッチ手段をオフにするように接続されたことを特長とする。請求項2に記載の発明は、請求項1において前記スイッチ手段がPチャネルMOSFETであり、前記時定数回路が、前記スイッチ手段の入力電極と制御電極に接続されたコンデンサと、前記コンデンサに並列に接続された抵抗と、前記スイッチ手段の制御電極に直列に接続された抵抗により構成され、前記過電流検出手段が前記MOSFETのソース側に接続された電流検出抵抗と、ベースとエミッタが前記電流検出抵抗に接続され、コレクタが前記制御電極に接続されたPNPトランジスタにより構成されていることを特徴とする。請求項3に記載の発明は、請求項2において前記過電流検出手段の出力と前記時定数回路の出力の間に抵抗器があり、前記過電流検出手段の出力の方が前記スイッチ手段の制御端子側に接続されていることを特長とする。請求項4に記載の発明は、請求項1において前記スイッチ手段がPチャネルMOSFETであり、前記時定数回路が、前記スイッチ手段の入力電極と制御電極に接続されたコンデンサと、前記コンデンサに並列に接続された抵抗と、前記スイッチ手段の制御電極に直列に接続された抵抗により構成され、前記過電流検出手段が前記MOSFETのドレインソース側に接続された差動増幅回路により構成されていることを特徴とする。以上説明したように、本発明によれば、必要以上に大きな時定数の回路を用意することなく、かつスイッチオン時のスパイク状の電流を発生させないことにより、前段の電源回路の出力容量が小さい場合にも電圧降下を起こさないようにすることができる。[実施例1]本発明の第一の実施形態を図1に示す。図1において、1は電源部電圧245V、2は負荷部抵抗成分50Ω、容量成分1800uF、R1R2C1にて時定数回路を構成し、R4R3Q2にて電流制限回路を構成している。Q1が電界効果トランジスタであり、SW1にてQ1のオンオフを制御する。R4の値はQ2のしきい値電圧を06V、負荷に定常的に供給する電流をIop、とした場合、R4×Iop06になるような値に設定しておく。本実施例では定常電流をIop245÷50490mAとし、R4の値として06Ωを設定したR4×Iop0294V06V。今、SW1を閉じた時Q1は第一の従来例と同様に時定数回路の効果によって、線形領域で動作することにより、瞬間的な突入電流を抑える。この時のQ1ドレイン電流、ゲートソース間電圧、Q2コレクタ電流を表したのが図2である。図2の区間A部分がこの時の動作に当たり、Q1ゲートソース間電圧は第一の従来例のそれと同様の上昇を見せる。図9における時間tの経過に伴いドレイン電流がさらに増加してくるとR4の両端に発生する電圧も増加し、ドレイン電流がIopを超えた時Q2も動作状態になる。Q2のベース電流をIb、コレクタ電流をIc、増幅率をhfeとすると、であり、IcはIb×hfeであるため、Iopに比例してIcが変化する。IcはC1及びQ1のゲートに充電された電荷を抜く電流であるため、Iopが増えれば増えるほどC1の電圧を下げることになる。これは図9の時間tを0方向に戻す作業に等しく、Q1のゲートソース間電圧を再び低下させてドレインソース間に抵抗値を持たせ、電流を制限する。この様子が示されているのが図2の区間Bである。区間Bに入ると電流制限回路のQ2からコレクタ電流が流れ始め、時間と共に増加していたQ1ゲートソース間電圧の増加率を低下させる。従って増加しようとするQ1ドレイン電流に歯止めがかかり、第一の実施例に対して電流のピーク値が低く抑えられる。この動作は負荷部2の容量成分が充電されるまで続き、最終的にドレイン電流がIopになると、Q2は停止状態、C1は満充電状態となりQ1がオン状態となる。この状態が区間Cとなる。以上の動作により第一の実施例を用いた回路では突入電流のピーク値を120Aにすることができる。図1のR4R3Q2を除いた回路では突入電流のピーク値は219Aであり、図1のC1を除いた回路では206Aであるため、本発明により突入電流を45以上改善することが出来る。なおドレイン電流が定常電流Iopを超えている時間は第一の従来例で43msec、第二の従来例で36msecであるのに対し本発明では64msecと増加するが、この程度の増加であれば多くのFETにてASO、過渡熱抵抗共に大した影響を与えずに済む。また、本発明の目的である突入電流による瞬間的な電圧降下に関しては、電圧が最も落ちた点が第一の従来例で2230V、第二の従来例で2243Vだったのに対し本発明では2329Vに抑えることが出来る。[実施例2]本発明の第二の実施例を図3に示す。この回路は第一の実施例よりさらにピーク電流を抑えるようにした回路である。図1と違う点はR7が追加され、Q2のコレクタがこのR7とQ1ゲートとの間に接続されている点である。このような構成をとることによってQ1のゲートから見ればR1C1からなる時定数回路より、R3R4Q2からなる電流検出回路の方がインピーダンスが低くなるため、より後者の影響を受けやすくなる。動作としては、SW1をオンした直後はQ1のゲートソース間電圧は実施例1同様にQ1はゆっくり導通する。しかしドレイン電流がIopを超えると実施例1と同様のIcを流そうとするが、C1に対しては経路上にR7があるためC1×R7の時定数が発生してしまう。一方でQ1のゲート側には抵抗がないためIcのほとんどの電流をQ1のゲートから抜くことになり、実施例1より早くQ1を遮断することになる。このため、実施例1よりピーク電流を低く抑えることが出来る。R7を33kΩとした場合、第二の実施例を用いた回路では突入電流のピーク値を092Aに抑えることが出来る。[実施例3]本発明の第三の実施例を図4に示す。この回路は第一の実施例より電力損失を抑えた回路であり、負荷に対し大電流数A~数十Aを供給する場合に有効な回路である。第一の実施例と違う点は、電流検出抵抗R4を削除し、R8~R11及びOP1から成る差動増幅回路を追加した点にある。動作としては、SW1をオンした直後はQ1のゲートソース間電圧は実施例1同様にQ1はゆっくり導通する。しかしQ1のドレインソース間電流が増加するとQ1のオン抵抗によって両端にわずかな電位差が発生する。この電圧をR8~R11及びOP1により構成される差動増幅回路により増幅し、Q2を駆動して第一の実施例と同様の原理で止めにかかる。電流検出抵抗R4がないため電力損失を小さく抑えることができ、R8~R11の値の決め方次第でピーク電流の制限を任意の値に設定することが出来る。