少なくとも、電極端子を有する機能素子と、該機能素子の少なくとも電極端子面及び側面を被覆する被覆絶縁層と、を含む機能素子内蔵基板であって、前記機能素子の周囲であって前記被覆絶縁層の内部に、前記機能素子と前記被覆絶縁層の間の熱膨張係数を有する材料からなる第1の柱状構造体を有し、該第1の柱状構造体は、前記機能素子の側面から前記第1の柱状構造体の側面までの最短距離が前記機能素子の厚さより小さい位置に配置されていることを特徴とする機能素子内蔵基板。前記第1の柱状構造体は、前記機能素子の角の周辺に配置されている請求項1に記載の機能素子内蔵基板。前記第1の柱状構造体は、さらに、前記機能素子の側面に対向する位置にも配置されている請求項1又は2に記載の機能素子内蔵基板。さらに、前記被覆絶縁層の内部に、前記機能素子と前記被覆絶縁層の間の熱膨張係数を有する材料からなる第2の柱状構造体を有し、該第2の柱状構造体は、前記機能素子の側面から該第2の柱状構造体の側面までの最短距離が前記機能素子の厚さ以上となる位置に配置されている請求項1乃至3のいずれかに記載の機能素子内蔵基板。前記第1の柱状構造体及び前記第2の柱状構造体は、格子状又は千鳥状に配置されている請求項4に記載の機能素子内蔵基板。前記格子の間隔が、前記機能素子から遠いほど広い請求項5に記載の機能素子内蔵基板。前記第1の柱状構造体及び前記第2の柱状構造体の厚さは、前記機能素子から遠いほど高い請求項5又は6に記載の機能素子内蔵基板。前記第1の柱状構造体又は前記第2の柱状構造体の厚さは、前記機能素子の厚さ以上である請求項1乃至7のいずれかに記載の機能素子内蔵基板。前記第1の柱状構造体又は前記第2の柱状構造体は、前記被覆絶縁層を貫通して該被覆絶縁層と同じ厚さで形成されている請求項1乃至8のいずれかに記載の機能素子内蔵基板。前記第1の柱状構造体又は前記第2の柱状構造体は絶縁体材料からなる請求項1乃至9のいずれかに記載の機能素子内蔵基板。前記第1の柱状構造体又は前記第2の柱状構造体は導体材料からなる請求項1乃至9のいずれかに記載の機能素子内蔵基板。前記第1の柱状構造体又は前記第2の柱状構造体は円柱又は多角形柱である請求項1乃至11のいずれかに記載の機能素子内蔵基板。さらに、前記機能素子の前記電極端子面側に、前記電極端子と電気的に接続される表面側配線層を有する請求項1乃至12のいずれかに記載の機能素子内蔵基板。さらに、前記機能素子の前記電極端子面と反対側の面側に、少なくとも前記被覆絶縁層内に設けられた層間ビアを介して前記電極端子と電気的に接続される裏面側配線層を有する請求項1乃至13のいずれかに記載の機能素子内蔵基板。さらに、前記機能素子の前記電極端子面と反対側の面側に支持体を有する請求項1乃至13のいずれかに記載の機能素子内蔵基板。さらに、前記機能素子の前記電極端子面側に、前記電極端子と電気的に接続される表面側配線層と、前記機能素子の前記電極端子面と反対側の面側に、前記電極端子と電気的に接続される裏面側配線層とを有し、前記第1の柱状構造体のうち少なくとも1つは、あるいは前記第1の柱状構造体及び前記第2の柱状構造体の少なくとも1つは、前記表面側配線層と前記裏面側配線層とを電気的に接続する層間ビアとして機能する請求項11に記載の機能素子内蔵基板。前記第1の柱状構造体は、前記機能素子の側面からの距離が10×d1以内の範囲内の領域に形成されている請求項1乃至16のいずれかに記載の機能素子内蔵基板。前記第1の柱状構造体の熱膨張係数は5×10^-6~30×10^-6[1/°C]であり、前記被覆絶縁層の熱膨張係数は35×10^-6~70×10^-6[1/°C]である請求項1乃至17のいずれかに記載の機能素子内蔵基板。前記機能素子は半導体チップである請求項1乃至18のいずれかに記載の機能素子内蔵基板。前記半導体チップの厚さは50~200μmである請求項19に記載の機能素子内蔵基板。しかし、特許文献1乃至3に記載の機能素子内蔵基板において、反りを防止するためにはある程度の厚さを有するコア基板が必要であり、薄型化するためにコア基板を薄くすると反りが発生する場合がある。特許文献4に記載の機能素子内蔵基板においては、上下の配線層を電気的に接続する層間ビアを補強材内に形成することが困難である。また、補強材が配置される領域は基板の外周部であり、最も応力が集中する半導体チップの端面付近は補強されていない。そこで、本発明は、以上の課題に鑑みてなされたものであり、薄型化できかつ反りの発生を抑制できる機能素子内蔵基板を提供することを目的とする。上述の課題を解決すべく、本発明者らは鋭意検討したところ、機能素子内蔵基板では、熱膨張係数の差が大きい複数種類の材料を内蔵基板中に混在させるため、それらの材料の界面で応力が発生し、内蔵基板の反りや半導体チップの損傷につながることがわかった。そこで、本発明は、少なくとも、電極端子を有する機能素子と、該機能素子の少なくとも電極端子面及び側面を被覆する被覆絶縁層と、を含む機能素子内蔵基板であって、前記機能素子の周囲であって前記被覆絶縁層の内部に、前記機能素子と前記被覆絶縁層の間の熱膨張係数を有する材料からなる第1の柱状構造体を有し、該第1の柱状構造体は、前記機能素子の側面から前記第1の柱状構造体の側面までの最短距離が前記機能素子の厚さより小さい位置に配置されていることを特徴とする機能素子内蔵基板である。本発明では、所定の熱膨張係数を有する材料からなる柱状構造体を機能素子に近接して配置することにより、被覆絶縁層と機能素子との界面で生じる応力を緩和することができる。したがって、本発明の機能素子内蔵基板は反りの発生を低減することができる。本発明の機能素子内蔵基板は、少なくとも、電極端子を有する機能素子と、該機能素子の少なくとも電極端子面及び側面を被覆する被覆絶縁層と、を含む機能素子内蔵基板である。また、前記機能素子の周囲であって前記被覆絶縁層の内部に、前記機能素子と前記被覆絶縁層の間の熱膨張係数を有する材料からなる第1の柱状構造体を有する。該第1の柱状構造体は、前記機能素子から前記第1の柱状構造体までの最短距離d1が前記機能素子の厚さより小さい位置に配置されている。本発明において、機能素子と被覆絶縁層の間の熱膨張係数を有する材料からなる第1の柱状構造体を機能素子に近接して配置させる。このような構成により、第1の柱状構造体を含む領域の被覆絶縁層部分は熱膨張係数が減少したものとみなすことができ、被覆絶縁層と機能素子との熱膨張係数の差を実質的に小さくすることができる。そのため、被覆絶縁層と機能素子の界面で発生する応力を緩和することができ、反りの発生を抑制することができる。また、本発明の機能素子内蔵基板は、応力を緩和することで、半導体チップ等の機能素子の損傷を防ぐことができる。また、本発明の機能素子内蔵基板は、反りを低減できるため、製造歩留まりが向上する。以下、本発明の実施形態について図面を参照して詳細に説明する。なお、以下の実施形態では機能素子として半導体チップを用いた場合について説明するが、特に本発明はこれに限定されない。実施形態1図1は、本実施形態の機能素子内蔵基板について説明するための断面図である。また、図8は図1における矢印Aにおける水平断面の概略断面図である。図1において、機能素子100は裏面絶縁層101の上に電極端子を有する面を上側にして配置され、被覆絶縁層102にその電極端子面及び側面が被覆されている。裏面絶縁層101と機能素子100の間には接着剤不図示が配置されていてもよい。そして、被覆絶縁層102の内部に機能素子の側面に近接して第1の柱状構造体103が形成されている。第1の柱状構造体103は、図1及び11に示すように、機能素子100の側面に近接して被覆絶縁層102中に配置されており、機能素子100の側面から第1の柱状構造体の側面までの最短距離d1が機能素子100の厚さhより小さい位置に配置されている。なお、図11は図1の矢印Xにおける水平断面図である。なお、以下、機能素子から第1の柱状構造体までの最短距離をd1とも略す。被覆絶縁層102の上には配線層105が設けられている。また、配線層105と機能素子100を電気的に接続する素子用ビア104が被覆絶縁層102中に設けられている。配線層105は、信号配線、電源配線又はグランド配線等の配線を含む。なお、本明細書において、機能素子の電極端子面側に配置される配線層図1では配線層105を表面側配線層とも称す。配線層105は配線絶縁層106に被覆され、配線絶縁層106の上にはソルダーレジスト109が設けられている。ソルダーレジスト109内には外部基板等との接続に用いられる外部接続用端子108が設けられている。また、配線絶縁層106中には、配線層105と外部接続用端子108とを電気的に接続する配線ビア107が設けられている。外部接続用端子108は、例えばBGAボールが配置され、マザーボードなどの外部基板と接続される。また、外部接続用端子108は、信号配線やグランド配線がソルダーレジスト109に開口する構成であってもよい。つまり、配線絶縁層106の上にグランド配線や信号配線を有する第2の配線層を設け、該グランド配線及び信号配線の上にそれらの一部が開口するようにソルダーレジスト109を形成することができる。また、外部接続用端子は、例えば半田が流れないように表面を保護することができる。ここで、本発明において、第1の柱状構造体103は、機能素子100と被覆絶縁層102の間の熱膨張係数を有する材料からなる。また、上述のように、第1の柱状構造体103は、機能素子100の側面から第1の柱状構造体の側面までの最短距離d1が機能素子100の厚さhより小さい位置に配置される。このような構成とすることにより、第1の柱状構造体を含む領域の被覆絶縁層部分は熱膨張係数が減少したものとみなすことができ、被覆絶縁層と機能素子との熱膨張係数の差を実質的に小さくすることができる。そのため、被覆絶縁層と機能素子の界面で発生する応力を緩和することができ、反りの発生を抑制することができる。また、応力を緩和することで、半導体チップ等の機能素子の損傷を防ぐことができる。また、本発明は、前記第1の柱状構造体の他に、前記機能素子からの最短距離が前記機能素子の厚さより大きい第2の柱状構造体を被覆絶縁層中に有してもよい。また、第1の柱状構造体は、内蔵する機能素子100に応力が集中する箇所に配置することが効果的であるため、機能素子の角の周辺に配置することが好ましい。この際、機能素子の角の側面から第1の柱状構造体の側面までの最短距離d1は機能素子の厚さhよりも小さい。例えば、図12の水平断面図に示すように、半導体チップ等の機能素子の4隅に各1個ずつ第1の柱状構造体を配置することができる。角の周辺に第1の柱状構造体を配置することで、半導体チップ等の機能素子の角部に集中しやすい応力をより有効に緩和することができる。また、第1の柱状構造体は、図12に示すように、水平断面において機能素子100の対角線の延長線上に配置されることが好ましく、第1の柱状構造体103の中心が機能素子の対角線の延長線上にくるように配置されることがより好ましい。また、半導体チップの各角からそれぞれの第1の柱状構造体の側面までの距離d1はそれぞれ等しいことが好ましい。また、第1の柱状構造体は、機能素子の側面からの距離が10×d1以内の範囲内の領域に形成されていることが好ましく、7×d1以内の範囲内に形成されていることが好ましく、5×d1以内の範囲内に形成されていることがより好ましい。また、図1及び11では、柱状構造体は例として円柱状であるが、柱状構造体の形状はこれに制限されるものではない。柱状構造体は、例えば、円柱状、多角柱状とすることができる。また、柱状構造体は中空となっていてもよい。第1の柱状構造体が円柱状の場合、その水平断面の直径は例えば50~500μmであり、100~300μmが好ましい。また、第1の柱状構造体103は、図11に示すように、より応力を緩和するために、機能素子の側面にも対向するように複数を並行して配置させることが好ましい。例えば、図11に示すように、機能素子の角周辺のみならず、側面に対向する位置にも第1の柱状構造体を設けることができる。この際、機能素子の側面から第1の柱状構造体の側面までの最短距離d1は機能素子の厚さhよりも小さい。また、第1の柱状構造体が多角形柱である場合、第1の柱状構造体の一側面と機能素子の側面が並行になるように配置することが好ましい。上述のように、柱状構造体は、機能素子と絶縁層の間の熱膨張係数を有する材料からなる。柱状構造体としては、例えば、導体材料又は絶縁体材料を用いることができる。導体材料としては、例えば、Au、Cu、Al、Ag、Fe、Ti、Ni、Pt若しくはPd等の金属又はこれらの合金等が挙げられる。これらのうち、AuやCuが好ましく用いられる。また、SUSのような剛性の大きな導体も好ましい。柱状構造体の材料を導体とすれば、柱状構造体をビアとしても利用できる。また、柱状構造体はビア材料と同じものを用いることもできる。この場合、柱状構造体はビアの形成方法と同様にめっきにより形成することができる。この場合は、いわゆるフィルドビアと呼ばれる、ビア開口が金属導体で充填された構造が好ましい。他の形成方法としては、針金状のような細い金属棒を裁断するなどして、あらかじめ柱状構造体を機能素子側面に近接させて配置しておき、それらを樹脂中に埋設する方法が挙げられる。絶縁体材料としては、例えば樹脂やセラミック等が挙げられる。柱状構造体は剛性を有することが好ましいため、セラミックなどの剛性の大きな絶縁体を用いることが好ましい。柱状構造体の材料を絶縁体とすれば、被覆絶縁層の上に形成する配線層の配線設計を妨げずに柱状構造体を被覆絶縁層内に形成することができるため好ましい。また、機能素子としては主にシリコン等の半導体材料が用いられ、例えばLSIのような半導体チップはシリコンを用いて作製される。そのため、機能素子の熱膨張係数はシリコンの熱膨張係数とほぼ同じであり、その値はおよそ2~3×10^-6[1/°C]である。一方、機能素子を被覆する被覆絶縁層としては、流動性に優れた有機樹脂例えばエポキシ系樹脂が用いられ、そのような有機樹脂の熱膨張係数は例えば約50×10^-6[1/°C]である。したがって、柱状構造体の熱膨張係数は例えば5×10^-6~30×10^-6[1/°C]とすることができ、7×10^-6~20×10^-6[1/°C]であることが好ましく、8×10^-6~15×10^-6[1/°C]であることがより好ましい。金属の熱膨張係数はおよそ10~20×10^-6[1/°C]であるため、柱状構造体として好ましく用いることができる。例えば、Cuの熱膨張係数は約17×10^-6[1/°C]、Feの熱膨張係数は約12×10^-6[1/°C]、Ptの熱膨張係数は9×10^-6[1/°C]である。被覆絶縁層の材料としては、絶縁性を有する樹脂を用いることができ、通常の配線基板に用いられる絶縁体を用いることができる。被覆絶縁層の材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、又はポリノルボルネン樹脂等を挙げることができる。また、その他にも、BCBBenzocyclobutene、PBOPolybenzoxazole等を挙げることができる。これらの中でもポリイミド樹脂及びPBOは、膜強度、引張弾性率及び破断伸び率等の機械的特性に優れているため、高い信頼性を得ることができる。被覆絶縁層の材料は、感光性、非感光性のいずれであっても構わない。被覆絶縁層は複数層から形成されていても良いが、この場合は同じ材料を用いることが好ましい。また、被覆絶縁層の材料の熱膨張係数は、例えば、35×10^-6~70×10^-6[1/°C]であり、40×10^-6~60×10^-6[1/°C]であることが好ましい。被覆絶縁層としては機能素子を被覆するために流動性に優れた有機樹脂を用いることが好ましく、そのような有機樹脂の熱膨張係数は例えば約50×10^-6[1/°C]である。機能素子としては、半導体チップ等の能動部品やコンデンサ等の受動部品が挙げられる。半導体チップとしては、例えばトランジスタ、IC又はLSI等が挙げられる。半導体チップとして、特に制限されるものではないが、例えばCMOSComplementaryMetalOxideSemiconductorを選択することができる。機能素子の厚さとしては、半導体チップの場合、例えば50~200μmである。チップ型の受動部品の場合、例えば200~400μmである。また、薄膜形状の受動部品の場合、例えば100~200μmである。本発明では、機能素子として半導体チップを好ましく用いることができ、また、厚さが50~200μmの半導体チップをより好ましく用いることができる。例えば、半導体チップの厚さが50μmである場合、半導体チップの側面と第1の柱状構造体の側面との距離d1は40μm以下であることが好ましく、10μm以下であることがより好ましい。この際、第1の柱状構造体の直径は例えば100μmとすることができる。また、機能素子としての半導体チップは、その端子面が例えばフルグリッド又は周辺パッドのものを用いることができる。また、配線層との接続方法についても特に限定されるものではなく、フリップチップ接続、銅ポスト接続、レーザービア接続などを用いることができる。また、柱状構造体の厚さは、より有効に被覆絶縁層と機能素子の熱膨張係数の差による応力を低減するため、機能素子の厚み以上であることが好ましい。例えば、機能素子として半導体チップが選択される場合は、半導体チップの厚み以上であることが好ましい。また、柱状構造体の厚さは、被覆絶縁層の厚さ以下であることが好ましく、被覆絶縁層と同じ厚さであることがより好ましい。また、柱状構造体は被覆絶縁層を貫通して被覆絶縁層と同じ厚さで設けられることが好ましい。このような範囲の厚さにすることにより、反りを有効に抑制することができる。また、柱状構造体同士が接触して形成されていても構わない。配線層やビアに用いられる導体としては、特に制限されるものではないが、例えば、銅、銀、金、ニッケル、アルミニウムおよびパラジウムからなる群から選択される少なくとも1種を含む金属又はこれらを主成分とする合金を用いることができる。これらのうち、電気抵抗値及びコストの観点から、導体としてCuが好ましく用いられる。次に、図1に記載の機能素子内蔵基板の作製方法について、図8を参照して説明する。図8は、図1の実施形態の機能素子内蔵基板の製造工程を模式的に示した工程断面図である。以下の説明では機能素子として半導体チップを用いる。また、本発明は以下の製造方法に限定されるものではない。まず、図8aに示すように、支持体としての金属板800を用意し、金属板800の上に裏面絶縁層101を形成する。次に、図8bに示すように、裏面絶縁層101に、第1の柱状構造体103を形成する。この際、後工程で配置する半導体チップとの距離を考慮して第1の柱状構造体103を形成する。第1の柱状構造体103は、例えばめっき法を用いて形成することができる。次に、図8cに示すように、半導体チップ100を裏面絶縁層101の上であって第1の柱状構造体103の間に配置する。この際、半導体チップ100の側面と第1の柱状構造体103の側面との最短距離は半導体チップ100の厚さより小さくなるように半導体チップ100を配置する。また、半導体チップ100を電極端子不図示が上側になるように配置する。また、半導体チップ100と裏面絶縁層101との間に接着剤不図示を介して搭載してもよい。接着剤としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂などを用いることができる。次に、図8dに示すように、被覆絶縁層102を半導体チップ100及び裏面絶縁層101の上に配置する。続いて、図8eに示すように、第1の柱状構造体103が露出するまで被覆絶縁層102を研磨して平坦化する。次に、図8fに示すように、素子用ビア104、配線層105、配線絶縁層106、配線ビア107、外部接続用端子108及びソルダーレジスト109を形成する。配線絶縁層の形成方法は、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネート、スピンコート法、ダイコート法、カーテンコート法などで設けられる。下穴は、絶縁層に用いる材料が感光性を有する場合はフォトリソグラフィ法により形成することができる。絶縁層に用いる材料が非感光性の場合又はパターン解像度が低い場合、下穴は、レーザー加工法、ドライエッチング法又はブラスト法により形成することができる。また、素子用ビア又は配線ビアの形成方法としては、電解めっき、無電解めっき、印刷法、溶融金属吸引法等を用いることができる。また、半導体チップの電極端子に接続する素子用ビアとしては、電極端子上に予め通電用の金属ポストを設けておき、被覆絶縁層102を形成した後、研磨等により絶縁材料の表面を削って金属ポストの表面を露出させてビアを形成する方法でも構わない。研削方法は、例えば、バフ研磨、CMP等が挙げられる。配線層は、例えばサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により、例えばCu、Ni、Sn又はAu等の金属を用いて形成することができる。サブトラクティブ法は、例えば特開平10-51105号公報に開示されている。サブトラクティブ法は、基板又は樹脂上に設けられた銅箔を所望のパターンに形成したレジストをエッチングマスクとし、エッチング後にレジストを除去することにより、所望の配線パターンを得る方法である。セミアディティブ法は、例えば特開平9-64493号公報に開示されている。セミアディティブ法は、給電層を形成した後、所望のパターンにレジストを形成し、レジスト開口部内に電解めっきを析出させ、レジストを除去後に給電層をエッチングすることにより、所望の配線パターンを得る方法である。給電層は、例えば無電解めっき、スパッタ法、CVD法等で形成できる。フルアディティブ法は、例えば特開平6-334334号公報に開示されている。フルアディティブ法では、まず、基板又は樹脂の表面に無電解めっき触媒を吸着させた後にレジストでパターンを形成する。そして、このレジストを絶縁層として残したまま触媒を活性化して無電解めっき法により絶縁層の開口部に金属を析出させ、所望の配線パターンを得る。外部接続用端子108は、信号配線やグランド配線を兼ねていてもよく、この場合は該信号配線やグランド配線の一部を露出するようにソルダーレジストをエッチングすることで外部接続用端子を形成できる。次に、図8gに示すように、金属板800をエッチングなどのよって除去し、図1に記載の機能素子内蔵基板を得ることができる。実施形態2図1では、被覆絶縁層102のみを貫通する第1の柱状構造体を有する機能素子内蔵基板を示した。また、図2に示すように、本実施形態における第1の柱状構造体203は、裏面絶縁層201及び被覆絶縁層202の両方を貫通する構成とすることもできる。図2に記載の機能素子内蔵基板の作製方法について、図9を参照して説明する。図9は、図2の実施形態の機能素子内蔵基板の製造工程を模式的に示した工程断面図である。以下の説明では機能素子として半導体チップを用いる。まず、図9aに示すように、支持体としての金属板900を用意し、金属板900の上に裏面絶縁層201を形成する。次に、図9bに示すように、半導体チップ200を裏面絶縁層201の上に配置する。次に、図9cに示すように、被覆絶縁層202を半導体チップ200及び裏面絶縁層201の上に配置する。次に、図9dに示すように、第1の柱状構造体を形成するための開口を裏面絶縁層201及び被覆絶縁層202に形成する。この際、半導体チップ200の側面と得られる第1の柱状構造体200の側面との最短距離が半導体チップ200の厚さより小さくなるように前記開口を形成する。次に、図9eに示すように、前記開口内に第1の柱状構造体203を形成する。この際、第1の柱状構造体203の材料として、ビア材料を用いれば、めっき法などにより容易に形成することができる。次に、図9fに示すように、素子用ビア204、配線層205、配線絶縁層206、配線ビア207、外部接続用端子208及びソルダーレジスト209を形成する。次に、図9gに示すように、金属板900をエッチングなどのよって除去し、図2に記載の機能素子内蔵基板を得ることができる。図2に示す実施形態では、例えば下側にさらに配線層を設ける場合に、第1の柱状構造体203の少なくとも1つビアとして用いることができる。実施形態3図1では、裏面絶縁層101を有する形態について示したが、本発明はこれに限定されるものではなく、図3に示すように、裏面絶縁層を有さず、機能素子300及び被覆絶縁層302の裏面が露出する構成とすることもできる。図3に記載の機能素子内蔵基板の作製方法について、図10を参照して説明する。図10は、図3の実施形態の機能素子内蔵基板の製造工程を模式的に示した工程断面図である。以下の説明では機能素子として半導体チップを用いる。まず、図10aに示すように、支持体としての金属板1000を用意する。次に、図10bに示すように、金属板1000に、第1の柱状構造体303を形成する。この際、後工程で配置する半導体チップとの距離を考慮して第1の柱状構造体303を形成する。第1の柱状構造体303は、例えば、セミアディティブ法やサブトラクティブ法を用いて形成することができる。次に、図10cに示すように、半導体チップ300を金属板1000の上であって第1の柱状構造体303の間に配置する。この際、半導体チップ300の側面と第1の柱状構造体303の側面との最短距離は半導体チップ300の厚さより小さくなるように半導体チップ300を配置する。また、半導体チップ300を電極端子不図示が上側になるように配置する。次に、図10dに示すように、被覆絶縁層302を半導体チップ300及び金属板1000の上に配置する。続いて、図10eに示すように、第1の柱状構造体303が露出するまで被覆絶縁層302を研磨して平坦化する。次に、図10fに示すように、素子用ビア304、配線層305、配線絶縁層306、配線ビア307、外部接続用端子308及びソルダーレジスト309を形成する。次に、図10gに示すように、金属板1000をエッチングなどのよって除去し、図3に記載の機能素子内蔵基板を得ることができる。実施形態4また、本発明の機能素子基板は、図4に示すように、反りを抑制するために、支持体410を有しても良い。支持体410の材料としては、製造プロセスの容易性から、金属板を用いることが好ましいが、これに限定されるものではない。金属板の材料としては、特に制限されるものではないが、例えば、銅、銀、金、ニッケル、アルミニウムおよびパラジウムからなる群から選択される少なくとも1種を含む金属又はこれらを主成分とする合金を用いることができる。これらのうち、電気抵抗値及びコストの観点から、金属板の材料として銅を用いることが好ましい。また、金属板は、電磁シールドとしても機能するため、不要電磁放射を低減することが期待される。図4において、支持体410の上に、機能素子400と、該機能素子400を被覆する被覆絶縁層402が設けられている。また、被覆絶縁層402内には第1の柱状構造体403が層を貫通して設けられている。機能素子400と支持体410との間には接着剤が設けられていてもよい。実施形態5図1では、機能素子100の電極端子面側に形成される配線層表面側配線層が1層の形態について示したが、本発明はこれに限定されるものではなく、図5に示すように、機能素子500の電極端子面側に形成される表面側配線層を2層以上とすることもできる。図5において、被覆絶縁層502の上に第1の表面側配線層505が形成されている。第1の表面側配線層505は、被覆絶縁層502の内部に形成された素子用ビア504を介して機能素子500の電極端子と電気的に接続されている。第1の配線絶縁層506は第1の表面側配線層505を被覆するように形成されており、第1の配線絶縁層506の上には第2の表面側配線層511が形成されている。第2の表面側配線層511は第1の配線絶縁層506の内部に形成された第1の配線ビア507を介して第1の表面側配線層505と電気的に接続されている。第2の配線絶縁層512は第2の表面側配線層511を被覆するように形成されており、第2の配線絶縁層512の上には外部接続用端子508及びソルダーレジスト509が形成されている。外部接続用端子508は第2の配線絶縁層512の内部に形成された第2の配線ビア513を介して第2の表面側配線層511と電気的に接続されている。実施形態6また、本発明では、機能素子の電極端子面側だけでなく、例えば図6に示すように、電極端子と反対側の面側にも1層以上の配線層を設けることができる。なお、本明細書において機能素子の電極端子と反対側の面側に設けられる配線層を、裏面側配線層とも称す。機能素子600の表面側及び裏面側の両方向に配線層を設けることにより、配線設計の自由度を向上することができる。また、構造の対称性が向上するため、基板の反りをより低減することができる。図6は図3に記載の構成において、機能素子の電極端子面と反対側の面側、つまり裏面側に裏面側配線層615を1層設けた形態である。裏面側配線層615は、被覆絶縁層602内に設けられた層間ビア614及び第1の表面側配線層605を介して機能素子の電極端子と電気的に接続されている。また、機能素子の裏面側に配線層を設ける際、被覆絶縁層602内に上下の配線層を電気的に接続する層間ビアが必要になる。本実施形態において、第1の柱状構造体及び第2の柱状構造体の材料として金属を用いる場合、上述のように、柱状構造体の少なくとも1つを層間ビアとして代用することもできる。実施形態7また、柱状構造体は、被覆絶縁層を貫通するように設けられる必要なく、被覆絶縁層に埋没するように配置されてもよい。この際、より有効に絶縁層と機能素子の熱膨張係数の差による応力を低減するために、柱状構造体の垂直方向の厚さは、機能素子半導体チップの厚み以上で、かつ被覆絶縁層の厚み以下であることが好ましい。また、図7に示すように、柱状構造体として、第1の柱状構造体703と第2の柱状構造体703’及び703’’とが形成されている。これらの柱状構造体の下面は被覆絶縁層の下面と同一平面上であり、柱状構造体の上面は機能素子の上面より高い位置にある構成とすることが好ましい。また、さらに、図7に示すように、柱状構造体の高さは、機能素子から遠いものほど高くなることが好ましい。このような構成とすることで、被覆絶縁層の熱膨張係数が機能素子から基板外側に向かって段々と小さくなるとみなすことができため、好適である。つまり、熱膨張係数の差が大きく発生するところを少なくすることができ、より反りの発生を低減することができる。実施形態8図13に示すように、前記距離d1が機能素子の厚さhよりも小さい位置に配置される第1の柱状構造体以外にも、より応力を緩和して反りを低減するために、前記距離d1が機能素子の厚さh以上となる位置に配置される第2の柱状構造体を被覆絶縁層中に形成することができる。例えば、図13に示すように、第1の柱状構造体の外側に何重にも第2の柱状構造体を配置することができる。また、図13に示すように、第1の柱状構造体及び第2の柱状構造体を格子状に配置することができる。また、図14に示すように第1の柱状構造体及び第2の柱状構造体を千鳥状に配置することもできる。格子状又は千鳥状に柱状構造体を配置することで、絶縁層中に多くの柱状構造体を形成することができ、より有効に反りを低減することができる。実施形態9また、図15に示すように、実施形態3で説明した格子状に配置した柱状構造体を有する機能素子基板において、半導体チップから遠ざかるほど柱状構造体が配置される格子の間隔を大きくすることもできる。このような構成とすることで、被覆絶縁層の熱膨張係数が機能素子から外側に向かって段々と小さくなるとみなすことができため、好適である。つまり、熱膨張係数の差が大きく発生するところを少なくすることができ、より反りの発生を低減することができる。また、柱状構造体は、機能素子の水平断面の形状と相似の線の上になるように配置されることができる。ここで言う相似の線とはあくまで想定するものであり、機能素子内蔵基板の構成として含まれるものではない。この出願は、2010年3月16日に出願された日本出願特願2010-059316を基礎とする優先権を主張し、その開示の全てをここに取り込む。以上、実施形態及び実施例を参照して本願発明を説明したが、本願発明は上記実施形態及び実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。