"発光素子を駆動する第1トランジスタと、前記第1トランジスタのゲート-ソース間に直列に接続された複数の保持容量と、第1信号線と前記第1トランジスタのゲートとの間に設けられた第2トランジスタと、前記保持容量同士が互いに接続された箇所と第2信号線との間に設けられた第3トランジスタとを備えた画素回路。発光素子を駆動する第1トランジスタと、前記第1トランジスタのゲート-ソース間に接続された第1保持容量と、第1信号線と前記第1トランジスタのゲートとの間に設けられた第2トランジスタと、第2信号線と前記第1トランジスタのゲートとの間に設けられた第3トランジスタと、前記第3トランジスタのソースと前記第1トランジスタのゲートとの間に設けられた第2保持容量とを備えた画素回路。第1信号線および第2信号線の電圧をサンプリングするサンプリング回路と、前記サンプリング回路によってサンプリングされた電圧を保持する保持回路と、前記保持回路で保持された電圧に基づいて発光素子を駆動する駆動回路とを有する画素回路の駆動方法であって、前記第1信号線に階調を反映した電圧が印加されるとともに、前記第2信号線に基準電圧が印加されているときに、前記サンプリング回路によって前記第1信号線および前記第2信号線の電圧をサンプリングする第1サンプリングステップと、前記第1サンプリングステップにおけるサンプリングにより得られた電圧が前記保持回路で保持されているときであって、かつ前記第2信号線に階調を反映した電圧が印加されているときに、前記サンプリング回路によって前記第2信号線だけをサンプリングする第2サンプリングステップとを含む駆動方法。駆動方法。前記駆動回路は、固定電源線と前記発光素子との間に設けられた駆動トランジスタを有し、前記保持回路は、前記駆動トランジスタのゲート-ソース間に設けられるとともに互いに直列に接続された複数の保持容量を有し、前記第1サンプリングステップにおいて、前記サンプリング回路によってサンプリングされた前記第1信号線の電圧に対応する第1電圧を前記駆動トランジスタのゲートに書き込むとともに、前記サンプリング回路によってサンプリングされた前記第2信号線の電圧に対応する電圧を、前記保持容量同士が互いに接続された箇所に書き込み、前記第2サンプリングステップにおいて、前記サンプリング回路によってサンプリングされた前記第2信号線の電圧に対応する電圧を、前記保持容量同士が互いに接続された箇所に書き込むことにより、前記駆動トランジスタのゲート電圧を前記第1電圧よりも大きな第2電圧に上昇させ、前記駆動トランジスタをオンさせる請求項3に記載の駆動方法。前記駆動回路は、固定電源線と前記発光素子との間に設けられた駆動トランジスタを有し、前記保持回路は、前記駆動トランジスタのゲート-ソース間に設けられるとともに互いに直列に接続された第1保持容量と、前記駆動トランジスタのゲートに接続された第2保持容量とを有し、前記第1サンプリングステップにおいて、前記サンプリング回路によってサンプリングされた前記第1信号線の電圧に対応する第1電圧を前記駆動トランジスタのゲートに書き込むとともに、前記サンプリング回路によってサンプリングされた前記第2信号線の電圧に対応する電圧を、前記第2保持容量に書き込み、前記第2サンプリングステップにおいて、前記サンプリング回路によってサンプリングされた前記第2信号線の電圧に対応する電圧を、前記第2保持容量に書き込むことにより、前記駆動トランジスタのゲート電圧を前記第1電圧よりも大きな第2電圧に上昇させ、前記駆動トランジスタをオンさせる請求項3に記載の駆動方法。発光素子と、前記発光素子を駆動する画素回路とを含む複数の画素を備え、前記画素回路は、前記発光素子を駆動する第1トランジスタと、前記第1トランジスタのゲート-ソース間に直列に接続された複数の保持容量と、第1信号線と前記第1トランジスタのゲートとの間に設けられた第2トランジスタと、前記保持容量同士が互いに接続された箇所と第2信号線との間に設けられた第3トランジスタとを有する表示パネル。発光素子と、前記発光素子を駆動する画素回路とを含む複数の画素を備え、前記画素回路は、発光素子を駆動する第1トランジスタと、前記第1トランジスタのゲート-ソース間に接続された1または複数の第1保持容量と、第1信号線と前記第1トランジスタのゲートとの間に設けられた第2トランジスタと、第2信号線と前記第1トランジスタのゲートとの間に設けられた第3トランジスタと、前記第3トランジスタのソースと前記第1トランジスタのゲートとの間に設けられた1または複数の第2保持容量とを有する表示パネル。表示パネルと、前記表示パネルを駆動する駆動回路とを備え、前記表示パネルは、発光素子と、前記発光素子を駆動する画素回路とを含む複数の画素を有し、前記画素回路は、前記発光素子を駆動する第1トランジスタと、前記第1トランジスタのゲート-ソース間に直列に接続された複数の保持容量と、第1信号線と前記第1トランジスタのゲートとの間に設けられた第2トランジスタと、前記保持容量同士が互いに接続された箇所と第2信号線との間に設けられた第3トランジスタとを有する表示装置。前記駆動回路は、前記第1信号線に階調を反映した電圧が印加されるとともに、前記第2信号線に基準電圧が印加されているときに、前記第2トランジスタおよび前記第3トランジスタをオン、オフすることにより、前記第1信号線および前記第2信号線の電圧をサンプリングする第1サンプリングステップと、前記第1サンプリングステップにおけるサンプリングにより得られた電圧を前記保持容量で保持しているときであって、かつ前記第2信号線に階調を反映した電圧が印加されているときに、前記第3トランジスタをオン、オフすることにより、前記第2信号線だけをサンプリングする第2サンプリングステップとを実行するようになっている請求項8に記載の表示装置。表示パネルと、前記表示パネルを駆動する駆動回路とを備え、前記表示パネルは、発光素子と、前記発光素子を駆動する画素回路とを含む複数の画素を有し、前記画素回路は、発光素子を駆動する第1トランジスタと、前記第1トランジスタのゲート-ソース間に接続された1または複数の第1保持容量と、第1信号線と前記第1トランジスタのゲートとの間に設けられた第2トランジスタと、第2信号線と前記第1トランジスタのゲートとの間に設けられた第3トランジスタと、前記第3トランジスタのソースと前記第1トランジスタのゲートとの間に設けられた1または複数の第2保持容量とを有する表示装置。前記駆動回路は、前記第1信号線に階調を反映した電圧が印加されるとともに、前記第2信号線に基準電圧が印加されているときに、前記第2トランジスタおよび前記第3トランジスタをオン、オフすることにより、前記第1信号線および前記第2信号線の電圧をサンプリングする第1サンプリングステップと、前記第1サンプリングステップにおけるサンプリングにより得られた電圧を前記第1保持容量および前記第2保持容量で保持しているときであって、かつ前記第2信号線に階調を反映した電圧が印加されているときに、前記第3トランジスタをオン、オフすることにより、前記第2信号線だけをサンプリングする第2サンプリングステップとを実行するようになっている請求項10に記載の表示装置。表示装置を備え、前記表示装置は、表示パネルと、前記表示パネルを駆動する駆動回路とを有し、前記表示パネルは、発光素子と、前記発光素子を駆動する画素回路とを含む複数の画素を有し、前記画素回路は、前記発光素子を駆動する第1トランジスタと、前記第1トランジスタのゲート-ソース間に直列に接続された複数の保持容量と、第1信号線と前記第1トランジスタのゲートとの間に設けられた第2トランジスタと、前記保持容量同士が互いに接続された箇所と第2信号線との間に設けられた第3トランジスタとを有する電子機器。表示装置を備え、前記表示装置は、表示パネルと、前記表示パネルを駆動する駆動回路とを有し、前記表示パネルは、発光素子と、前記発光素子を駆動する画素回路とを含む複数の画素を有し、前記画素回路は、発光素子を駆動する第1トランジスタと、前記第1トランジスタのゲート-ソース間に接続された1または複数の第1保持容量と、第1信号線と前記第1トランジスタのゲートとの間に設けられた第2トランジスタと、第2信号線と前記第1トランジスタのゲートとの間に設けられた第3トランジスタと、前記第3トランジスタのソースと前記第1トランジスタのゲートとの間に設けられた1または複数の第2保持容量とを有する電子機器。ところで、図16に記載の画素では、信号線DTLに印加される電圧が大きくなるほど、有機EL素子D100から発せられる光の光量も大きくなる。図16に記載の画素において高輝度を得るためには、信号線DTLに大きな電圧を印加することが必要となる。しかし、信号線DTLに大きな電圧を印加するために、信号線DTLを駆動するドライバの出力を大きくした場合には、信号線DTLを充放電する際の電流量も大きくなってしまい、消費電力が増大してしまうという問題がある。また、ドライバの出力を大きくするために、高価な部品をドライバに使用することが必要となる場合もある。その場合には、部品コストが増大してしまうという問題がある。そのため、低消費電力および低コストの観点からは、ドライバの出力を小さくすることが望ましい。もっとも、ドライバの出力を小さくし過ぎると、有機EL素子D100に流れる電流量も小さくなってしまい、所望の輝度が得られなくなる虞がある。本発明はかかる問題点に鑑みてなされたものであり、その第1の目的は、消費電力を抑えつつ、高輝度を得ることの可能な画素回路を提供することにある。また、第2の目的は、上記の画素回路を有する表示パネルおよびそれを備えた表示装置を提供することにある。また、第3の目的は、上記の表示装置を備えた電子機器を提供することにある。本発明の第1の画素回路は、発光素子を駆動する第1トランジスタと、第1トランジスタのゲート-ソース間に直列に接続された複数の保持容量とを備えている。この画素回路は、さらに、第1信号線と第1トランジスタのゲートとの間に第2トランジスタを備えるとともに、保持容量同士が互いに接続された箇所と第2信号線との間に第3トランジスタを備えている。本発明の第1の表示パネルは、発光素子と、発光素子を駆動する画素回路とを含む複数の画素を備えている。この表示パネルに含まれる画素回路は、上記の第1の画素回路と同一の構成要素を有している。本発明の第1の表示装置は、表示パネルと、表示パネルを駆動する駆動回路とを備えている。この表示装置に含まれる表示パネルは、上記の第1の表示パネルと同一の構成要素を有している。本発明の第1の電子機器は上記の第1の表示装置を備えている。本発明の第1の画素回路、第1の表示パネル、第1の表示装置および第1の電子機器では、第1信号線の電圧が第2トランジスタによってサンプリングされるとともに第1トランジスタのゲートに書き込まれる。また、第2信号線の電圧が第3トランジスタによってサンプリングされるとともに前記保持容量同士が互いに接続された箇所に書き込まれる。これにより、第1トランジスタのゲート電圧を第1信号線の電圧よりも大きな電圧に上昇させ、第1トランジスタをオンさせることができる。本発明の第2の画素回路は、発光素子を駆動する第1トランジスタと、第1トランジスタのゲート-ソース間に接続された第1保持容量とを備えている。この画素回路は、さらに、第1信号線と第1トランジスタのゲートとの間に設けられた第2トランジスタと、第2信号線と第1トランジスタのゲートとの間に設けられた第3トランジスタと、第3トランジスタのソースと第1トランジスタのゲートとの間に設けられた第2保持容量とを備えている。本発明の第2の表示パネルは、発光素子と、発光素子を駆動する画素回路とを含む複数の画素を備えている。この表示パネルに含まれる画素回路は、上記の第2の画素回路と同一の構成要素を有している。本発明の第2の表示装置は、表示パネルと、表示パネルを駆動する駆動回路とを備えている。この表示装置に含まれる表示パネルは、上記の第2の表示パネルと同一の構成要素を有している。本発明の第2の電子機器は上記の第2の表示装置を備えている。本発明の第2の画素回路、第2の表示パネル、第2の表示装置および第2の電子機器では、第1信号線の電圧が第2トランジスタによってサンプリングされるとともに第1トランジスタのゲートに書き込まれる。また、第2信号線の電圧が第3トランジスタによってサンプリングされるとともに前記第2保持容量に書き込まれる。これにより、第1トランジスタのゲート電圧を第1信号線の電圧よりも大きな電圧に上昇させ、第1トランジスタをオンさせることができる。本発明の駆動方法は、第1信号線および第2信号線の電圧をサンプリングするサンプリング回路と、サンプリング回路によってサンプリングされた電圧を保持する保持回路と、保持回路で保持された電圧に基づいて発光素子を駆動する駆動回路とを有する画素回路の駆動方法である。この駆動方法は、以下の2つのステップを含んでいる。A第1信号線に階調を反映した電圧が印加されるとともに、第2信号線に基準電圧が印加されているときに、サンプリング回路によって第1信号線および第2信号線の電圧をサンプリングする第1サンプリングステップB第1サンプリングステップにおけるサンプリングにより得られた電圧が保持回路で保持されているときであって、かつ第2信号線に階調を反映した電圧が印加されているときに、サンプリング回路によって第2信号線だけをサンプリングする第2サンプリングステップ本発明の駆動方法では、第1信号線および第2信号線の電圧がサンプリングされた後、サンプリングにより得られた電圧が保持回路で保持されているときであって、かつ第2信号線に階調を反映した電圧が印加されているときに、サンプリング回路によって第2信号線だけがサンプリングされる。これにより、第1信号線の電圧よりも大きな電圧を保持回路に保持することが可能となり、そのような大きな電圧に基づいて発光素子を駆動することができる。本発明の第1および第2の画素回路、第1および第2の表示パネル、第1および第2の表示装置ならびに第1および第2の電子機器によれば、第1トランジスタのゲート電圧を第1信号線の電圧よりも大きな電圧に上昇させ、第1トランジスタをオンさせることができるようにしたので、信号線に大きな電圧を印加しなくても、発光素子の発光輝度を大きくすることができる。つまり、信号線に電圧を印加する信号ドライバの出力を大きくしたような効果が得られる。これにより、信号ドライバの消費電力を抑えつつ、高輝度を得ることができる。本発明の駆動方法によれば、第1信号線の電圧よりも大きな電圧を保持回路に保持し、そのような大きな電圧に基づいて発光素子を駆動することができるようにしたので、信号線に大きな電圧を印加しなくても、発光素子の発光輝度を大きくすることができる。つまり、信号線に電圧を印加する信号ドライバの出力を大きくしたような効果が得られる。これにより、信号ドライバの消費電力を抑えつつ、高輝度を得ることができる。以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.実施の形態表示装置2.変形例表示装置3.適用例電子機器<1.実施の形態>構成図1は、本発明の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、表示パネル10と、表示パネル10の周辺に形成された駆動回路20とを備えている。表示パネル10表示パネル10は、複数の表示画素14を表示パネル10の表示領域10A全面に渡って2次元配置したものである。表示パネル10は、各表示画素14をアクティブマトリクス駆動することにより、外部から入力された映像信号20Aに基づく画像を表示するものである。各表示画素14は、例えば、赤色用の画素13Rと、緑色用の画素13Gと、青色用の画素13Bとを含んでいる。以下では、画素13R,13G,13Bの総称として画素13を用いるものとする。画素13Rは、例えば、有機EL素子11Rと、画素回路12とを有している。画素13Gは、例えば、有機EL素子11Gと、画素回路12とを有している。画素13Bは、例えば、有機EL素子11Bと、画素回路12とを有している。有機EL素子11Rは赤色光を発する有機EL素子であり、有機EL素子11Gは緑色光を発する有機EL素子であり、有機EL素子11Bは青色光を発する有機EL素子である。以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を用いるものとする。なお、有機EL素子11R,11G,11Bは、本発明の発光素子の一具体例に相当する。有機EL素子11は、例えば、図示しないが、陽極アノード、有機層および陰極カソードが順に積層された構成を有している。有機層は、例えば、陽極の側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。画素回路12は、例えば、図2に示したように、トランジスタT1,T2,T3と、保持容量C1,C2とを有している。なお、トランジスタT1,T2が本発明のサンプリング回路の一具体例に相当し、トランジスタT3が本発明の駆動回路の一具体例に相当する。また、保持容量C1,C2が本発明の保持回路の一具体例に相当する。トランジスタT1は、信号線DTL1の電圧をサンプリングするとともにトランジスタT3のゲートに書き込むものである。トランジスタT2は、信号線DTL2の電圧をサンプリングするとともに、保持容量C1と保持容量C2との接続点Aに書き込むものである。トランジスタT3は、トランジスタT1,T2によって保持容量C1,C2に書き込まれた電圧に基づいて有機EL素子11を駆動する有機EL素子11に流れる電流を制御するものである。保持容量C1,C2は、トランジスタT1,T2によってサンプリングされた電圧を保持するものであり、トランジスタT3のゲート-ソース間に所定の電圧を保持するようになっている。トランジスタT1,T2,T3は、例えば、nチャネルMOS型の薄膜トランジスタTFTにより形成されている。なお、トランジスタT1,T2,T3は、pチャネルMOS型のTFTにより形成されていてもよい。表示パネル10は、行方向に延在する複数組の書込線WSL1,WSL2と、列方向に延在する複数組の信号線DTL1,DTL2と、行方向に延在する複数の電源線PSLと、電源線GNDとを有している。各信号線DTL1と各書込線WSL1との交差点近傍には、画素13が設けられている。各信号線DTL1は、後述の信号線駆動回路23の出力端図示せずと、トランジスタT1のソースまたはドレインとに接続されている。各信号線DTL2は、後述の信号線駆動回路23の出力端図示せずと、トランジスタT2のソースまたはドレインとに接続されている。各書込線WSL1は、後述の書込線駆動回路24の出力端図示せずと、トランジスタT1のゲートに接続されている。各書込線WSL2は、後述の書込線駆動回路24の出力端図示せずと、トランジスタT2のゲートに接続されている。各電源線PSLは、固定の電圧Vccを出力する電源の出力端図示せずと、トランジスタT3のソースまたはドレインに接続されている。電源線GNDは、基準電位に相当する電圧Vcat例えばグラウンド電位となっている配線図示せずと、有機EL素子11のカソードに接続されている。トランジスタT1のゲートは、書込線WSL1に接続されている。トランジスタT1のソースまたはドレインが信号線DTL1に接続され、トランジスタT1のソースおよびドレインのうち信号線DTL1に未接続の端子がトランジスタT3のゲートに接続されている。トランジスタT2のゲートは、書込線WSL2に接続されている。トランジスタT2のソースまたはドレインが信号線DTL2に接続され、トランジスタT2のソースおよびドレインのうち信号線DTL2に未接続の端子が接続点Aに接続されている。トランジスタT3のソースまたはドレインが電源線PSLに接続され、トランジスタT3のソースおよびドレインのうち電源線PSLに未接続の端子が有機EL素子11のアノードに接続されている。保持容量C1の一端がトランジスタT3のゲートに接続され、保持容量C1の他端が保持容量C2の一端に接続されている。保持容量C2の他端はトランジスタT3のソースおよびドレインのうち電源線PSLに未接続の端子に接続されている。つまり、保持容量C1,C2は、トランジスタT3のゲート-ソース間に直列に挿入されている。有機EL素子11のアノードはトランジスタT3のソースおよびドレインのうち電源線PSLに未接続の端子に接続され、有機EL素子11のカソードは電源線GNDに接続されている。駆動回路20駆動回路20は、例えば、図1に示したように、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、書込線駆動回路24および電源線駆動回路25を有している。タイミング生成回路21は、映像信号処理回路22、信号線駆動回路23、書込線駆動回路24および電源線駆動回路25が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて同期して、上述した各回路に対して制御信号21Aを出力するようになっている。映像信号処理回路22は、外部から入力されたデジタルの映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号をアナログに変換して信号線駆動回路23に出力するものである。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。映像信号処理回路22は、さらに、映像信号20Aから、信号線DTL1への出力用として映像信号22Aを生成するとともに、信号線DTL2への出力用として映像信号22Bを生成するようになっている。信号線駆動回路23は、映像信号処理回路22から入力された映像信号22Aを、制御信号21Aの入力に応じて同期して各信号線DTL1に出力するものである。また、信号線駆動回路23は、映像信号処理回路22から入力されたアナログの映像信号22Bを、制御信号21Aの入力に応じて同期して各信号線DTL2に出力するものである。信号線駆動回路23は、例えば、制御信号21Aの入力に応じて、3種類の電圧Vofs、Vsig1、Vsig2を出力可能となっている。具体的には、信号線駆動回路23は、信号線DTL1を介して、書込線駆動回路24により選択された画素13へ2種類の電圧Vofs、Vsig1を規則的に供給するようになっている。さらに、信号線駆動回路23は、信号線DTL2を介して、書込線駆動回路24により選択された画素13へ2種類の電圧Vofs、Vsig2を規則的に供給するようになっている。ここで、電圧Vofsは、基準電圧であり、有機EL素子11の閾値電圧よりも低い電圧値となっている。電圧Vofsは、Vofs-VssがトランジスタT3の閾値電圧Vthよりも大きくなるような値となっている。また、電圧Vsig1,Vsig2はともに、階調を反映した電圧値となっている。電圧Vsig1,Vsig2の最大値は、それぞれ、図16に示した従来タイプの画素回路100に対応して設けられた信号線DTLに対して出力される電圧の最大値よりも低くなっている。書込線駆動回路24は、制御信号21Aの入力に応じて同期して、複数の書込線WSL1を所定の単位ごとに例えば1本ずつ順次選択するとともに、複数の書込線WSL2を所定の単位ごとに例えば1本ずつ順次選択するものである。書込線駆動回路24は、例えば、制御信号21Aの入力に応じて、2種類の電圧Von、Voffを出力可能となっている。具体的には、書込線駆動回路24は、書込線WSL1を介して、駆動対象の画素13へ2種類の電圧Von、Voffを供給するとともに、書込線WSL2を介して、駆動対象の画素13へ2種類の電圧Von、Voffを供給するようになっている。ここで、電圧Vonは、トランジスタTr1,T2のオン電圧以上の値となっている。Voffは、トランジスタTr1,T2のオン電圧よりも低い値となっている。電源線駆動回路25は、制御信号21Aの入力に応じて同期して、2種類の電圧Vcc、Vssを出力可能となっている。具体的には、電源線駆動回路25は、電源線PSLを介して、駆動対象の画素13へ2種類の電圧Vcc、Vssを供給するようになっている。ここで、電圧Vssは、有機EL素子11の閾値電圧と、有機EL素子11のカソードの電圧とを足し合わせた電圧よりも低い電圧値である。電圧Vssは、Vofs-VssがトランジスタT3の閾値電圧Vthよりも大きくなるような値となっている。また、電圧Vccは、有機EL素子11の閾値電圧と、有機EL素子11のカソードの電圧とを足し合わせた電圧以上の電圧値である。[動作]次に、本実施の形態の表示装置1の動作消光から発光までの動作について説明する。本実施の形態では、有機EL素子11のI-V特性が経時変化したり、トランジスタT3の閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機EL素子11の発光輝度を一定に保つようにするために、有機EL素子11のI-V特性の変動に対する補償動作およびトランジスタT3の閾値電圧や移動度の変動に対する補正動作を組み込んでいる。図3は、表示装置1の一の画素13に印加される電圧波形の一例を表したものである。具体的には、電源線PSLに2種類の電圧Vcc、Vssが、信号線DTL1,DTL2に3種類の電圧Vofs、Vsig1、Vsig2が、書込線WSLに2種類の電圧Von、Voffが印加されている様子が示されている。さらに、図3には、電源線PSL、信号線DTLおよび書込線WSLへの電圧印加に応じて、トランジスタT3のゲート電圧Vgおよびソース電圧Vsと、接続点Aの電圧が時々刻々変化している様子が示されている。発光期間まず、発光時においてトランジスタT1,T2はオフしており、トランジスタT3は飽和領域で動作している。そのため、トランジスタT3のゲート-ソース間電圧に応じて有機EL素子11に電流が流れ、その電流の大きさに応じた輝度の光を有機EL素子11が発している。補正準備期間次に、閾値補正の準備を行う。具体的には、電源線駆動回路25が電源線PSLの電圧をVccからVssに下げるt1。すると、ソース電圧VsがVssとなり、有機EL素子11が消光する。次に、信号線駆動回路23が信号線DTL1の電圧をVsig1からVofsに切り替えるとともに、信号線DTL2の電圧をVsig2からVofsに切り替える。その後、電源線PSLの電圧がVssとなっている間に、書込線駆動回路24が書込線WSL1,WSL2の電圧をVoffからVonに上げるt2。すると、信号線DTL1がトランジスタT3のゲートに接続されるとともに、信号線DTL2が接続点Aに接続される。その結果、トランジスタT3のゲート電圧VgがVofsとなり、接続点Aの電圧もVofsとなる。このとき、トランジスタT3のゲート-ソース間電圧Vofs-VssはトランジスタT3の閾値電圧Vthよりも大きくなっている。閾値補正期間次に、閾値補正を行う。具体的には、信号線DTL1,DTL2の電圧がVofsとなっている間に、電源線駆動回路25が電源線PSLの電圧をVssからVccに上げるt3。すると、図4に示したように、トランジスタT3のドレイン-ソース間に電流Idsが流れ、トランジスタT3のソース電圧Vsが上昇する。一定時間経過後、トランジスタT3のゲート-ソース間電圧はVthという値となる。この時、有機EL素子11のアノード電圧をVelとすると、Vel=Vofs-Vth≦VcatVthelとなっている。ここで、Vcatは有機EL素子11のカソード電圧であり、Vthelは有機EL素子11の閾値電圧である。そのため、有機EL素子11はカットオフしている。その後、信号線駆動回路23が信号線DTL1の電圧をVofsからVsig1に切り替える前に、書込線駆動回路24が書込線WSL1,WSL2の電圧をVonからVoffに下げるt4。すると、トランジスタT3のゲートがフローティングとなり、閾値補正が一旦停止する。補正休止期間閾値補正が休止している期間中は、先の閾値補正を行った行画素13とは異なる他の行画素13において、信号線DTL1,DTL2の電圧のサンプリングが行われる。書き込み移動度補正期間補正休止期間が終了した後、1回目の書き込み移動度補正を行う。具体的には、信号線駆動回路23が信号線DTL1の電圧をVofsからVsig1に切り替えたのち、書込線駆動回路24が書込線WSL1,WSL2の電圧をVoffからVonに上げt5、トランジスタT3のゲートを信号線DTL1に接続する。このとき、信号線駆動回路23は、少なくとも、書込線駆動回路24が書込線WSL1,WSL2の電圧をVonからVoffに下げるまでの間、信号線DTL2の電圧をVofsのままとする。なお、1回目の書き込み移動度補正が、本発明の第1サンプリングステップの一具体例に相当する。すると、図5に示したように、トランジスタT3のゲートの電圧がVsig1となる。このとき、有機EL素子11のアノードの電圧はこの段階ではまだ有機EL素子11の閾値電圧よりも小さく、有機EL素子11はカットオフしている。そのため、電流Idsは有機EL素子11の素子容量図示せずに流れ、素子容量が充電されるので、トランジスタT3のソース電圧Vsが徐々に上昇してゆく。このとき、トランジスタT3のソース電圧Vsが有機EL素子11の閾値電圧と有機EL素子11のカソード電圧との和を超えなければつまり、有機EL素子11のリーク電流がトランジスタT3に流れる電流よりもかなり小さければ、トランジスタT3の電流は保持容量C2と有機EL素子11の寄生容量を充電するのに使用される。また、このとき、トランジスタT3の閾値補正は完了しているので、トランジスタT3を流れる電流はトランジスタT3の移動度μを反映したものとなる。その後、書込線駆動回路24が書込線WSL1,WSL2の電圧をVonからVoffに下げt6、トランジスタT1,T2をオフする。書き込み休止期間書き込みを休止している期間中に、信号線駆動回路23が信号線DTL2の電圧をVofsからVsig2に切り替える。このとき、信号線駆動回路23は、信号線DTL1の電圧をVsig1のままにする。ところで、トランジスタT1,T2がオフしている間、トランジスタT3のソース電圧Vsは上昇を続ける。このソース電圧Vsの上昇に伴って、保持容量C1,C2の接続点Aの電圧と、トランジスタT3のゲート電圧Vgも上昇する。この時の増加量をΔV1とする図6参照。この時、トランジスタT3のソース電圧Vsが有機EL素子11の閾値電圧と有機EL素子11のカソード電圧との和を超えなければ、有機EL素子11は発光しない。書き込み移動度補正期間書き込み休止期間が終了した後、2回目の書き込み移動度補正を行う。具体的には、書込線駆動回路24が書込線WSL2の電圧をVoffからVonに上げt7、保持容量C1,C2の接続点Aを信号線DTL2に接続する。このとき、書込線駆動回路24は、少なくとも、書込線WSL2の電圧をVonからVoffに下げるまでの間、書込線WSL1の電圧をVoffのままとする。なお、2回目の書き込み移動度補正が、本発明の第2サンプリングステップの一具体例に相当する。これにより、1回目の書き込み移動度補正においてトランジスタT3のゲートに書き込まれた電圧が保持容量C1で保持されているときにつまり、1回目の書き込み移動度補正の履歴が保持されているときに、接続点Aの電圧変化が保持容量C1を介してトランジスタT3のゲートに入力される。そのため、図7に示したように、トランジスタT3のゲート電圧Vgが、接続点Aの電圧変化量に応じてΔVだけ上昇し、Vsig1ΔVとなる。その結果、再度、トランジスタT3の移動度補正が始まり、トランジスタT3のソース電圧Vsが上昇する。発光期間一定時間経過後、書込線駆動回路24が書込線WSL2の電圧をVonからVoffに下げるt8。すると、トランジスタT3のゲートがフローティングとなり、トランジスタT3のドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子11が所望の輝度で発光する。なお、発光期間において、画素13に入力される信号振幅はVsig1ΔV-Vofsとなる。これはVsig1-Vofsよりも大きくなっている。[効果]次に、表示装置1の効果について説明する。本実施の形態では、信号線DTL1の電圧がトランジスタT2によってサンプリングされるとともにトランジスタT3のゲートに書き込まれる。さらに、信号線DTL2の電圧がトランジスタT2によってサンプリングされるとともに保持容量C1に書き込まれる。これにより、トランジスタT1のゲート電圧Vgを信号線DTL1の電圧よりも大きな電圧に上昇させ、トランジスタT1をオンさせることができる。その結果、上記の発光期間において、トランジスタT1のゲート-ソース間に入力される電圧を、Vsig1-Vofsよりも大きな電圧具体的にはVsig1ΔV-Vofsにすることができる。従って、仮にVsig1が信号線駆動回路23の最大出力電圧であった場合、画素13には信号線駆動回路23の最大出力電圧以上の電圧が入力されることとなる。換言すれば、画素回路12によって信号線駆動回路23の振幅を擬似的に大きくすることができる。つまり、信号線DTL1,DTL2に電圧を印加する信号線駆動回路23の出力を大きくしたような効果が得られる。これにより、信号線駆動回路23の消費電力を抑えつつ、高輝度を得ることができる。<2.変形例>[第1変形例]上記実施の形態では、2回目の書き込み移動度補正が、1回目の書き込み移動度補正を開始した時から1H経過する前に行われていたが、1回目の書き込み移動度補正を開始した時から1H経過した後に行われてもよい。このようにした場合であっても、上記実施の形態と同様、信号線DTL1,DTL2に電圧を印加する信号線駆動回路23の出力を大きくしたような効果が得られる。[第2変形例]例えば、図8に示したように、上記実施の形態において、トランジスタT3のゲートを保持容量C1,C2の接続点Aに接続し、トランジスタT1のゲートを書込線WSL2に接続し、トランジスタT2のゲートを書込線WSL1に接続するようにしてもよい。さらに、図8に示したように、トランジスタT1のソースおよびドレインのうち保持容量C1に未接続の端子に信号線DTL2を接続し、トランジスタT2のソースおよびドレインのうちトランジスタT3のゲートに未接続の端子に信号線DTL1を接続するようにしてもよい。[動作]次に、本変形例に係る表示装置1の動作消光から発光までの動作について説明する。図9は、本変形例に係る表示装置1の一の画素13に印加される電圧波形の一例を表したものである。具体的には、電源線PSLに2種類の電圧Vcc、Vssが、信号線DTL1,DTL2に3種類の電圧Vofs、Vsig1、Vsig2が、書込線WSLに2種類の電圧Von、Voffが印加されている様子が示されている。さらに、図9には、電源線PSL、信号線DTLおよび書込線WSLへの電圧印加に応じて、トランジスタT3のゲート電圧Vgおよびソース電圧Vsと、接続点Bの電圧が時々刻々変化している様子が示されている。発光期間まず、発光時においてトランジスタT1,T2はオフしており、トランジスタT3は飽和領域で動作している。そのため、トランジスタT3のゲート-ソース間電圧に応じて有機EL素子11に電流が流れ、その電流の大きさに応じた輝度の光を有機EL素子11が発している。補正準備期間次に、閾値補正の準備を行う。具体的には、電源線駆動回路25が電源線PSLの電圧をVccからVssに下げるt1。すると、ソース電圧VsがVssとなり、有機EL素子11が消光する。次に、信号線駆動回路23が信号線DTL1の電圧をVsig1からVofsに切り替えるとともに、信号線DTL2の電圧をVsig2からVofsに切り替える。その後、電源線PSLの電圧がVssとなっている間に、書込線駆動回路24が書込線WSL1,WSL2の電圧をVoffからVonに上げるt2。すると、信号線DTL1がトランジスタT3のゲートに接続されるとともに、信号線DTL2がトランジスタT1と保持容量C1との接続点Bに接続される。その結果、トランジスタT3のゲート電圧VgがVofsとなり、接続点Bの電圧もVofsとなる。このとき、トランジスタT3のゲート-ソース間電圧Vofs-VssはトランジスタT3の閾値電圧Vthよりも大きくなっている。閾値補正期間次に、閾値補正を行う。具体的には、信号線DTL1,DTL2の電圧がVofsとなっている間に、電源線駆動回路25が電源線PSLの電圧をVssからVccに上げるt3。すると、トランジスタT3のドレイン-ソース間に電流Idsが流れ、トランジスタT3のソース電圧Vsが上昇する。一定時間経過後、トランジスタT3のゲート-ソース間電圧はVthという値となる。この時、有機EL素子11のアノード電圧をVelとすると、Vel=Vofs-Vth≦VcatVthelとなっている。そのため、有機EL素子11はカットオフしている。その後、信号線駆動回路23が信号線DTL1の電圧をVofsからVsig1に切り替える前に、書込線駆動回路24が書込線WSL1,WSL2の電圧をVonからVoffに下げるt4。すると、トランジスタT3のゲートがフローティングとなり、閾値補正が一旦停止する。補正休止期間閾値補正が休止している期間中は、先の閾値補正を行った行画素13とは異なる他の行画素13において、信号線DTL1,DTL2の電圧のサンプリングが行われる。書き込み移動度補正期間補正休止期間が終了した後、1回目の書き込み移動度補正を行う。具体的には、信号線駆動回路23が信号線DTL1の電圧をVofsからVsig1に切り替えたのち、書込線駆動回路24が書込線WSL1,WSL2の電圧をVoffからVonに上げt5、トランジスタT3のゲートを信号線DTL1に接続する。このとき、信号線駆動回路23は、少なくとも、書込線駆動回路24が書込線WSL1,WSL2の電圧をVonからVoffに下げるまでの間、信号線DTL2の電圧をVofsのままとする。なお、1回目の書き込み移動度補正が、本発明の第1サンプリングステップの一具体例に相当する。すると、トランジスタT3のゲート電圧VgがVsig1となる。このとき、有機EL素子11のアノードの電圧はこの段階ではまだ有機EL素子11の閾値電圧よりも小さく、有機EL素子11はカットオフしている。そのため、電流Idsは有機EL素子11の素子容量図示せずに流れ、素子容量が充電されるので、トランジスタT3のソース電圧Vsが徐々に上昇してゆく。このとき、トランジスタT3のソース電圧Vsが有機EL素子11の閾値電圧と有機EL素子11のカソード電圧との和を超えなければつまり、有機EL素子11のリーク電流がトランジスタT3に流れる電流よりもかなり小さければ、トランジスタT3の電流は保持容量C2と有機EL素子11の寄生容量を充電するのに使用される。また、このとき、トランジスタT3の閾値補正は完了しているので、トランジスタT3を流れる電流はトランジスタT3の移動度μを反映したものとなる。その後、書込線駆動回路24が書込線WSL1,WSL2の電圧をVonからVoffに下げt6、トランジスタT1,T2をオフする。書き込み休止期間書き込みを休止している期間中に、信号線駆動回路23が信号線DTL2の電圧をVofsからVsig2に切り替える。このとき、信号線駆動回路23は、信号線DTL1の電圧をVsig1のままにする。ところで、トランジスタT1,T2がオフしている間、トランジスタT3のソース電圧Vsは上昇を続ける。このソース電圧Vsの上昇に伴って、接続点A,Bの電圧も上昇する。この時の増加量をΔV1とする。この時、トランジスタT3のソース電圧Vsが有機EL素子11の閾値電圧と有機EL素子11のカソード電圧との和を超えなければ、有機EL素子11は発光しない。書き込み移動度補正期間書き込み休止期間が終了した後、2回目の書き込み移動度補正を行う。具体的には、書込線駆動回路24が書込線WSL2の電圧をVoffからVonに上げt7、接続点Bを信号線DTL2に接続する。このとき、書込線駆動回路24は、少なくとも、書込線WSL2の電圧をVonからVoffに下げるまでの間、書込線WSL1の電圧をVoffのままとする。なお、2回目の書き込み移動度補正が、本発明の第2サンプリングステップの一具体例に相当する。これにより、1回目の書き込み移動度補正においてトランジスタT3のゲートに書き込まれた電圧が保持容量C2で保持されているときにつまり、1回目の書き込み移動度補正の履歴が保持されているときに、接続点Bの電圧変化が保持容量C1を介してトランジスタT3のゲートに入力される。そのため、トランジスタT3のゲート電圧が、接続点Bの電圧変化量に応じてΔVだけ上昇し、Vsig1ΔVとなる。その結果、再度、トランジスタT3の移動度補正が始まり、トランジスタT3のソース電圧Vsが上昇する。発光期間一定時間経過後、書込線駆動回路24が書込線WSL2の電圧をVonからVoffに下げるt8。すると、トランジスタT3のゲートがフローティングとなり、トランジスタT3のドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子11が所望の輝度で発光する。なお、発光期間において、画素13に入力される信号振幅はVsig1ΔV-Vofsとなる。これはVsig1-Vofsよりも大きくなっている。以上のように、本変形例においても、上記実施の形態の表示装置1の動作とほとんど同様の動作をする。従って、本変形例でも、上記実施の形態と同様、信号線DTL1,DTL2に電圧を印加する信号線駆動回路23の出力を大きくしたような効果が得られる。これにより、信号線駆動回路23の消費電力を抑えつつ、高輝度を得ることができる。<3.適用例>以下、上記実施の形態およびその変形例で説明した表示装置1以下、上記実施の形態等の表示装置1と称する。の適用例について説明する。上記実施の形態等の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。モジュール上記実施の形態等の表示装置1は、例えば、図10に示したようなモジュールとして、後述する第1適用例~第5適用例などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板2の一辺に、表示部30を封止する部材図示せずから露出した領域210を設け、この露出した領域210に、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、書込線駆動回路24および電源線駆動回路25の配線を延長して外部接続端子図示せずを形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板FPC;FlexiblePrintedCircuit220が設けられていてもよい。第1適用例図11は、上記実施の形態等の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態に係る表示装置3により構成されている。第2適用例図12は、上記実施の形態等の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置3により構成されている。第3適用例図13は、上記実施の形態等の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態に係る表示装置3により構成されている。第4適用例図14は、上記実施の形態等の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態に係る表示装置3により構成されている。第5適用例図15は、上記実施の形態等の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態に係る表示装置3により構成されている。以上、実施の形態、変形例および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路12の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路12に追加してもよい。例えば、図2において、トランジスタT3のゲート-ソース間に、3つ以上の容量素子を設けてもよい。また、例えば、図8において、トランジスタT3のゲートとトランジスタT1のソースとの間に2つ以上の容量素子を設けたり、トランジスタT3のゲート-ソース間に、2つ以上の容量素子を設けたりしてもよい。"