交流入力を整流する第1整流部と、前記第1整流部の出力間に挿入され、第1のスイッチング回路を構成する直列接続された第1のスイッチング素子および第2のスイッチング素子と、前記第1整流部の出力間に挿入され、第2のスイッチング回路を構成する直列接続された第3のスイッチング素子および第4のスイッチング素子と、一次巻線の一方が前記第1のスイッチング素子および前記第2のスイッチング素子の接続部に接続されており、前記一次巻線の他方が前記第3のスイッチング素子および前記第4のスイッチング素子の接続部に接続される電力変換用トランスと、前記電力変換用トランスの出力を整流する第2整流部と、前記第2整流部からの出力電流または出力電圧を検出する出力検出部と、予め出力電流または出力電圧を設定するための出力設定部と、前記出力検出部からの信号と前記出力設定部からの信号との誤差を求めて出力する誤差増幅部と、前記誤差増幅部からの信号に基づいて、前記第1のスイッチング回路および前記第2のスイッチング回路の動作を制御する信号を出力するインバータ制御部と、を備え、前記インバータ制御部は、前記第1のスイッチング回路を構成する前記第1のスイッチング素子および前記第2のスイッチング素子を交互に導通させるための駆動信号を出力する第1のスイッチング回路制御部と、前記第2のスイッチング回路を構成する前記第3のスイッチング素子および前記第4のスイッチング素子を交互に導通させるための駆動信号を出力する第2のスイッチング回路制御部と、を有し、前記第2のスイッチング回路制御部は、前記誤差増幅部からの信号に基づいて、前記第3のスイッチング素子および前記第4のスイッチング素子を導通させる時間である導通幅を生成して出力するパルス幅変調部と、前記パルス幅変調部が出力した駆動信号の前部に付加する駆動信号を出力する追加駆動パルス生成部と、前記パルス幅変調部の出力および前記追加駆動パルス生成部の出力を合成する合成部と、を含むインバータ制御装置。しかし、従来のPWM方式のインバータ制御溶接機や、片側ブリッジ固定導通幅パルス幅変調方式によるインバータ制御溶接機では、上述のようなパルス幅変調を行う。しかしながら、インバータ導通幅を1μs程度の微小パルス幅で制御しようとする場合に、インバータ制御部29とスイッチング素子間の駆動経路上の遅延時間、特に、駆動回路における遅延時間やスイッチング素子の動作遅れ時間が生じる。これにより、実際にはスイッチング素子を駆動できず、小出力時に高精度な制御を行うことができないという課題を有していた。ここで、図10A、Bにおいて、インバータ制御部29から出力された駆動波形信号は、図10Aに示すA点、B点を介してスイッチング素子3を動作させる。しかし、その際、駆動回路23の回路部品の遅延動作や第3のスイッチング素子3のゲート入力容量33により、各部における波形は図10Bに示すように変形する。図10Bに示すように、A点の波形に対して、C点における第3のスイッチング素子3の導通波形は、遅延するだけでなく、導通幅も短縮する。そして、図10Cに示すようにインバータ制御部29からの駆動信号幅が狭くなると、スイッチング素子3は導通しない。これは、PWM制御を行う溶接機の動作例を示す図14Aにおいて、最小出力時にスイッチング素子が導通していない状態である。このことは、特にTIG溶接機のような出力電流を数アンペアで安定制御する必要がある場合に、課題とされてきた。この現象は、最小の駆動幅付近において、スイッチング素子のゲート駆動電力が不足して、スイッチング素子が充分に駆動されず、素子の発熱や、トランス電流の不安定によるトランス飽和を引き起こすという課題も有していた。また、図9Bに示すように、片側ブリッジ固定導通幅パルス幅変調方式による最小電流付近での動作は、スナバーコンデンサへの充電電流により、トランス6に1次電流が流れ、トランスの2次側には意図しない出力が発生する。このため、スナバーコンデンサの容量が大きい場合、低出力時の制御が困難となり、溶接機の出力電流または出力電圧が最低出力まで下がらないという課題を有していた。また、従来の位相制御方式のインバータ制御溶接機では、スイッチング素子の駆動パルス幅を伸縮する必要がないため、駆動経路上の遅延時間の影響を受けず、小出力時も高精度に制御できるという特性を有している。しかし、第1のスイッチング回路25を構成するスイッチング素子と第2のスイッチング回路26を構成するスイッチング素子とが同時に導通する時間が比較的長い。そのため回生電流が大きくなり、スイッチング素子に内蔵される回生用ダイオードの発熱とトランジスタ部のスイッチング損失が大きくなるという課題を有していた。以上のように、位相制御方式では、回生電流が大きくなり、機器の発熱を抑制することが困難であり、一方、PWM制御方式では、微小電流の制御を精度良く行うことが困難であるという課題があった。本発明は、上記課題を解決するもので、インバータ制御装置の誤差増幅信号などの信号が、どのような大きさであっても、回生電流の発生を抑えて発熱を抑制し、出力電流を精度良く制御できるインバータ制御装置を提供する。本発明のインバータ制御装置は、交流入力を整流する第1整流部と、第1整流部の出力間に挿入され、第1のスイッチング回路を構成する直列接続された第1のスイッチング素子および第2のスイッチング素子と、第1整流部の出力間に挿入され、第2のスイッチング回路を構成する直列接続された第3のスイッチング素子および第4のスイッチング素子と、一次巻線の一方が第1のスイッチング素子および第2のスイッチング素子の接続部に接続されており、一次巻線の他方が第3のスイッチング素子および第4のスイッチング素子の接続部に接続される電力変換用トランスと、電力変換用トランスの出力を整流する第2整流部と、第2整流部からの出力電流または出力電圧を検出する出力検出部と、予め出力電流または出力電圧を設定するための出力設定部と、出力検出部からの信号と出力設定部からの信号との誤差を求めて出力する誤差増幅部と、誤差増幅部からの信号に基づいて、第1のスイッチング回路および第2のスイッチング回路の動作を制御する信号を出力するインバータ制御部と、を備え、インバータ制御部は、第1のスイッチング回路を構成する第1のスイッチング素子および第2のスイッチング素子を交互に導通させるための駆動信号を出力する第1のスイッチング回路制御部と、第2のスイッチング回路を構成する第3のスイッチング素子および第4のスイッチング素子を交互に導通させるための駆動信号を出力する第2のスイッチング回路制御部と、を有し、第2のスイッチング回路制御部は、誤差増幅部からの信号に基づいて、第3のスイッチング素子および第4のスイッチング素子を導通させる時間である導通幅を生成して出力するパルス幅変調部と、パルス幅変調部が出力した駆動信号の前部に付加する駆動信号を出力する追加駆動パルス生成部と、パルス幅変調部の出力および追加駆動パルス生成部の出力を合成する合成部と、を含む構成からなる。この構成により、インバータ制御装置において、PWM制御方式と位相制御方式の2つの制御ができる。したがって、誤差増幅信号が予め決めた閾値より大きい場合には、PWM制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができる。また、誤差増幅信号が予め決めた閾値以下の場合には、位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。以上のように、本願発明によれば、PWM制御方式と位相制御方式の2つの制御が可能であり、誤差増幅信号が予め決めた閾値より大きい場合にはPWM制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができ、誤差増幅信号が予め決めた閾値以下の場合には位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。以下、本発明の一実施の形態について図面を参照しながら説明する。以下の図面においては、同じ構成要素については同じ符号を付しているので説明を省略する場合がある。なお、この実施の形態によって本発明が限定されるものではない。実施の形態1本実施の形態1のインバータ制御装置を用いたアーク溶接機について、図1および図2A~Cを用いて説明する。図1は、本実施の形態1におけるアーク溶接機の要部の概略構成を示す図である。図2A~Cは、本実施の形態1のアーク溶接機の構成部材の動作を示す模式図である。図2A~Cは、アーク溶接機の動作を説明するための図であり、溶接出力が小出力の場合図2A、中出力の場合図2Bおよび大出力の場合図2Cにおける、スイッチング素子の動作、インバータ導通期間およびトランス1次電流波形をそれぞれ示している。なお、溶接出力における小出力、中出力および大出力の区別は、例えば、後述する誤差増幅部11からの誤差増幅信号の大きさに基づいて行っている。すなわち、誤差増幅信号が予め定めた第1の閾値以下である場合を小出力とし、誤差増幅信号が予め定めた第1の閾値より大きく予め定めた第2の閾値以下である場合を中出力とし、誤差増幅信号が予め定めた第2の閾値より大きい場合を大出力としている。そして、第1の閾値や第2の閾値は、例えば、実際に溶接を行った結果などから定めることができる。図1に示すように、アーク溶接機のインバータ制御装置は、第1整流部5と、第1のスイッチング素子1および第2のスイッチング素子2と、第3のスイッチング素子3および第4のスイッチング素子4と、電力変換用のトランス6と、第2整流部7と、電圧検出部20などの出力検出部と、出力設定部12と、誤差増幅部11と、インバータ制御部29と、を備えている。ここで、第1整流部5は、交流入力を整流する。第1のスイッチング素子1および第2のスイッチング素子2は、第1整流部5の出力間に挿入され、第1のスイッチング回路25を構成して直列接続されている。第3のスイッチング素子3および第4のスイッチング素子4は、第1整流部5の出力間に挿入され、第2のスイッチング回路26を構成して直列接続されている。電力変換用のトランス6は、一次巻線の一方が、第1のスイッチング素子1と第2のスイッチング素子2の接続部に接続され、一次巻線の他方が、第3のスイッチング素子3と第4のスイッチング素子4の接続部に接続されている。トランス6の一次巻線には、コンデンサ10が直列に挿入されている。第2整流部7は、トランス6の出力を整流する。出力検出部は、電圧検出部20や電流検出部9を含んでいる。電圧検出部20は、第2整流部7からの出力電圧を検出する。電流検出器8は、第2整流部7からの出力電流を検出する。電流検出部9は、電流検出器8の信号をフィードバック信号に変換する。誤差増幅部11は、溶接出力電流を設定するための出力設定部12と電流検出部9からの出力電流検出信号と出力電流設定部12からの出力設定信号との誤差を求めて増幅する。インバータ制御部29は、誤差増幅部11からの誤差増幅信号に応じて第1のスイッチング回路25と第2のスイッチング回路26の動作を制御する。そして、インバータ制御部29は、第1のスイッチング回路制御部27と第2のスイッチング回路制御部28とを有している。ここで、第1のスイッチング回路制御部27は、第1のスイッチング素子1と第2のスイッチング素子2を交互に導通させるための駆動信号を発生する。第2のスイッチング回路制御部28は、第3のスイッチング素子3と第4のスイッチング素子4を交互に導通させるための駆動信号を発生する。第1のスイッチング回路制御部27は、第1のスイッチング素子1と第2のスイッチング素子2を一定導通幅で駆動するインバータ駆動基本パルス生成部13を備えている。インバータ駆動基本パルス生成部13は、予め決められた導通時間を指示するものであり、例えば、半周期全ての時間からスイッチング素子のデッドタイムを除いた時間を導通時間として指示するものである。第2のスイッチング回路制御部28は、パルス幅変調部14と、位相制御部15と、信号切換部19と、を含んでいる。ここで、パルス幅変調部14は、第1のスイッチング回路制御部27のインバータ駆動基本パルス生成部13から入力した駆動信号と誤差増幅部11から入力した誤差増幅信号に応じた導通幅を生成して出力する。位相制御部15は、第1のスイッチング回路制御部27のインバータ駆動基本パルス生成部13から入力した駆動信号と誤差増幅部11から入力した誤差増幅信号に応じた位相差の駆動信号を生成する。信号切換部19は、パルス幅変調部14の出力信号と位相制御部15の出力信号を切り換えて第3の駆動回路23と第4の駆動回路24に出力する。そして、第1の駆動回路21は、第1のスイッチング素子1の駆動を制御するものであり、第2の駆動回路22は、第2のスイッチング素子2の駆動を制御するものである。第3の駆動回路23は、第3のスイッチング素子3の駆動を制御するものであり、第4の駆動回路24は第4のスイッチング素子4の駆動を制御するものである。この構成により、後述するように、インバータ制御装置において、PWM制御方式と位相制御方式の2つの制御ができる。したがって、誤差増幅信号が予め決めた閾値より大きい場合には、PWM制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができる。また、誤差増幅信号が予め決めた閾値以下の場合には、位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。また、図2A~Cは、本実施の形態におけるインバータの動作状態を表したものである。図2A~Cにおいて、図2Aは小出力時すなわちインバータ導通期間が短い場合の動作状態を表している。図2Bは中出力時すなわちインバータ導通期間が中領域での動作状態を表しており、図2Cは大出力時すなわちインバータ導通期間が大きい場合の動作状態を表している。そして、図2A、図2B、図2Cは、それぞれの出力時に、第1のスイッチング素子1から第4のスイッチング素子4までの導通状態と、インバータ回路の導通期間と、トランス6の1次電流波形を模式的に表している。また、図2Aから図2Cにおいて、第1のスイッチング素子1から第4のスイッチング素子4の動作波形に矢印を付加した部分は、出力制御時の波形変化の様子を表している。なお、波形のエッジ部立ち下がり部であり、黒丸を付した部分に付加した矢印は、エッジ部が前後に移動して動作し、動作波形が伸縮してインバータ導通期間で示されるように出力を制御することを示している。また、波形の上部に付加した矢印は、動作波形の伸縮はせず動作波形全体が前後に移動して動作する。これにより、動作波形の位相が変化して、インバータ導通期間で示されるように出力を導通期間で制御することを示している。また、トランス1次電流波形において、横縞線の部分は、背景技術で説明したように回生電流を表している。以上のように構成されたアーク溶接機について、その動作を説明する。図1において、第1整流部5で整流された三相または単相交流入力は、第1のスイッチング素子1から第4のスイッチング素子4で構成されるフルブリッジインバータ回路で周波数の高い交流に変換され、トランス6の1次側に入力される。トランス6の2次側出力は、第2整流部7にて整流され、アーク溶接機の出力端子38と出力端子39を通してアーク負荷部である図示しない電極と母材に供給される。アーク溶接機の出力電流は、電流検出器8で検出され、電流検出器8から電流検出部9を介して出力電流に比例した帰還信号が誤差増幅部11に入力される。誤差増幅部11では、出力設定部12からの出力電流設定値と電流検出部9からの帰還信号とが比較され、両者の誤差増幅信号を出力する。なお、この誤差増幅信号は、パルス幅変調部14と、位相制御部15と、信号切換部19に入力される。インバータ駆動基本パルス生成部13では、第1のスイッチング回路25を構成する第1のスイッチング素子1と第2のスイッチング素子2を交互に固定導通幅で駆動するためのインバータ駆動基本パルスが出力される。なお、このインバータ駆動基本パルスは、例えば、第1のスイッチング素子1と第2のスイッチング素子2が最大の導通幅となるようなパルス信号である。このインバータ駆動基本パルスは、第1の駆動回路21と第2の駆動回路22において、第1のスイッチング素子1と第2のスイッチング素子2を駆動するのに適した信号に変換され、第1のスイッチング素子1と第2のスイッチング素子2に入力される。パルス幅変調部14では、インバータ駆動基本パルス生成部13で生成されたインバータ駆動用の基本パルス波形を入力する。この基本パルス波形を基準に、誤差増幅部11からの誤差増幅信号レベルに応じた幅の駆動パルスが生成される。この駆動パルスは、1パルスおきに第3の駆動回路23用と第4の駆動回路24用との2系統に分離され、インバータ駆動用の2系統の駆動信号として、信号切換部19に入力される。また、位相制御部15では、インバータ駆動基本パルス生成部13で生成されたインバータ駆動用の基本パルス波形を入力する。この基本パルス波形に対して、誤差増幅信号レベルに応じた位相差を有する駆動パルスが生成される。この駆動パルスは、1パルスおきに第3の駆動回路23用と第4の駆動回路24用の2系統に分離され、インバータ駆動用の2系統の駆動信号として、信号切換部19に入力される。信号切換部19は、誤差増幅部11からの誤差増幅信号レベルに応じて、パルス幅変調部14から入力した駆動信号と位相制御部15から入力した駆動信号を切り換え、すなわち選択して、第3の駆動回路23と第4の駆動回路24に出力する。この信号切換部19から出力された駆動信号は、第3の駆動回路23と第4の駆動回路24において第3のスイッチング素子3と第4のスイッチング素子4を駆動するのに適した信号に変換され、第3のスイッチング素子3と第4のスイッチング素子4に入力される。第1のスイッチング素子1の導通期間と第4スイッチング素子4の導通期間が重なる期間に、トランス6に第1のスイッチング素子1から第4のスイッチング素子4の方向へ1次電流が流れる。第2のスイッチング素子2の導通期間と第3のスイッチング素子3の導通期間が重なる期間に、トランス6に第3のスイッチング素子3から第2のスイッチング素子2の方向へ1次電流が流れる。このようにして、第1整流部5の出力は交流電流に変換され、トランス6の2次巻線より溶接に適した出力に変換されて出力される。そして、トランス6の2次巻線の出力は、第2整流部7で直流に変換され、溶接出力として溶接機より出力される。信号切換部19において、誤差増幅信号の大きさが予め決定されている閾値より大きい場合、すなわち、トランス電流導通幅が大なる場合に、パルス幅変調部14からの駆動信号を出力し、誤差増幅信号レベルが予め決定されている閾値より以下の場合、すなわち、トランス電流導通幅が小なる場合、位相制御部15からの駆動信号を出力するように設定する。このようにすれば、第2のスイッチング回路26を構成する第3のスイッチング素子3と第4のスイッチング素子4は、大出力時にはパルス幅変調方式で駆動され、小出力時には位相制御方式にて駆動される。従って、大出力時には位相制御方式と比べて回生電流を抑制することができ、小出力時にはPWM方式の場合と比べて小さい電流の制御を精度良く行うことができる。なお、位相制御方式を行う際のパルス幅は、例えば、パルス幅変調方式から位相制御方式に切り換わる際のパルス幅変調方式を行っているときのパルス幅とする。なお、第1のスイッチング回路25を構成する第1のスイッチング素子1と第2のスイッチング素子2は、出力に関係なく、インバータ駆動基本パルス生成部13からの信号に基づいて、第1の駆動回路21と第2の駆動回路22により固定導通幅で交互に動作する。次に、図2A~Cを用いて、本実施の形態1のアーク溶接機のインバータ制御装置の動作について説明する。図2A~Cは、アーク溶接機の構成部材の動作の例、すなわちインバータ制御装置の回路動作の例を示したものである。最小導通幅付近を含む小出力時の制御動作を示す図2Aと中出力時の制御動作を示す図2Bでは、第1のスイッチング回路25に対して第2のスイッチング回路26が位相制御方式で制御されて動作している例を示している。図2Cは、パルス幅変調方式で制御されて動作している例を示している。なお、図2Aと図2Bの位相制御された駆動信号の駆動パルス幅を、図2Cのパルス幅変調動作から図2Bの位相制御動作へ切り換わる時点の駆動信号幅に設定する。これにより、パルス幅変調動作から位相制御動作へ連続的に制御が移行するように設定されている。また、パルス幅変調動作から位相制御動作へ切り換わる時点の駆動信号幅とは、例えば、最大導通幅を100とした場合、50より小さい駆動信号幅とする。また、図1に示すように、トランス6の一次巻線に直列にコンデンサ10が設けられている。これにより、図2A、図2B、図2Cのトランス1次電流波形の横縞線に示すように、コンデンサ10により回生電流を低減することができる。したがって、位相制御方式で制御を行う場合であっても、従来の位相制御方式のように回生電流によりスイッチング素子が発熱してしまうことを抑制することができる。なお、コンデンサ10の容量は、350A出力クラスのアーク溶接機で数μFに設定することが、回生電流の抑制に対して最も効果的である。このことは、実験的に確かめられている。また、第1のスイッチング回路25の動作を最大導通幅付近に設定することで、トランス1次電流の遮断は、第3のスイッチング素子3と第4のスイッチング素子4が行うことになる。これにより、第1のスイッチング素子1と第2のスイッチング素子2は電流を遮断しないため、第1のスイッチング素子1と第2のスイッチング素子2のスイッチング損失を大幅に低減し、発熱を抑制することができる。以上のように、本実施の形態1のインバータ制御装置を用いたアーク溶接機によれば、片側のスイッチング回路である第1のスイッチング回路25を固定導通幅で駆動し、他方のスイッチング回路である第2のスイッチング回路26を大出力時にはパルス幅変調方式で駆動し、小出力時には位相制御方式で駆動する。さらに、トランス6の1次側に直列に接続したコンデンサ10により回生電流を抑制する。これらのことにより、パルス幅変調方式と位相制御方式の長所を融合したインバータ制御装置を実現でき、スイッチング素子の発熱を大幅に抑制しつつ、小出力時の高精度な制御を可能とするインバータ制御装置を用いたアーク溶接機を実現することができる。なお、パルス幅変調方式と位相制御方式との切り換えについては、誤差増幅部11からの信号が予め決められた閾値より大きい場合にはパルス幅変調方式とし、小さい場合には位相制御方式とする。また、本実施の形態1において、出力電流検出器8と出力電流検出部9を用いた電流制御について述べたが、出力電流検出器を出力電圧検出部20に置き変えて、電圧制御を行う場合も同様の動作を行うことは言うまでもない。消耗電極式の溶接においては電圧制御が適しており、非消耗電極式の溶接においては電流制御が適している。また、実施の形態において、インバータ制御部29として、CPUやDSPやFPGA等のプログラム可能な論理集積素子を用いるようにしてもよい。実施の形態2本実施の形態2のインバータ制御装置を用いたアーク溶接機について、図3と図4A~Cを用いて説明する。図3は、本実施の形態2におけるアーク溶接機のインバータ制御装置の要部の概略構成を示す図である。図4A~Cは、本実施の形態2のアーク溶接機のインバータ制御装置の動作を説明するための図である。溶接出力が小出力の場合図4A、中出力の場合図4Bおよび大出力の場合図4Cのインバータ制御装置における、スイッチング素子の動作と、インバータ導通期間と、トランス1次電流波形を示している。なお、本実施の形態において、実施の形態1と同様の構成や同様の箇所については同一の符号を付して詳細な説明を省略する。実施の形態1と異なる主な点は、インバータ制御部29の構成であり、後述するように、駆動パルス幅変更部17を備えた点である。また、信号切換部19が、パルス幅変調部14の出力信号と、位相制御部15の出力信号と、駆動パルス幅変更部17からの出力信号と、を切り換えて第3の駆動回路23と第4の駆動回路24に出力するようにした点である。図3のアーク溶接機のインバータ制御装置において、インバータ制御部29を構成する第2のスイッチング回路制御部28は、位相制御部15からの駆動パルス幅を変更する駆動パルス幅変更部17を備えている。このように、駆動パルス幅変更部17は、位相制御部15からの駆動パルス幅を変更するので、駆動パルス幅変更部17の出力は結局、位相とパルス幅の両方を変更した信号となる。また、図4A~Cは、本実施の形態2におけるインバータ制御装置の動作状態を表したものである。図4Aは、小出力時すなわちインバータ導通期間が短い場合の動作状態を表している。図4Bは、中出力時すなわちインバータ導通期間が中領域での動作状態を表している。図4Cは、大出力時すなわちインバータ導通期間が大きい場合の動作状態を表している。そして、それぞれ第1のスイッチング素子1から第4のスイッチング素子4までの導通状態と、インバータ回路の導通期間と、トランス1次電流波形をそれぞれ模擬的に表している。また、図4A、図4B、図4Cにおいて、第1のスイッチング素子1から第4のスイッチング素子4までの動作波形に矢印を付加した部分は、出力制御時の波形変化の様子を表している。動作波形のエッジ部に付加した矢印は、エッジ部波形の立ち下り部が前後に動作して動作波形が伸縮することを示している。動作波形の上部に付加した矢印は、動作波形全体が前後に移動して動作し、動作波形の位相が変化して、インバータ導通期間で示されるように出力を導通期間で制御することを示している。また、トランス1次電流波形で横縞線の部分は、回生電流を表している。以上のように構成されたアーク溶接機のインバータ制御装置について、その動作を説明する。図3において、図1と同一の符号で表された箇所は実施の形態1と同じ動作であるため、詳細な説明を省略する。誤差増幅部11から第2のスイッチング回路制御部28に入力された誤差増幅信号は、パルス幅変調部14と位相制御部15に入力される。パルス幅変調部14では、インバータ駆動基本パルス生成部13で生成されたインバータ駆動用の基本パルス波形を基準に、誤差増幅信号レベル大きさに基づいた幅の駆動パルスが生成される。この駆動パルスは1パルスおきに2系統に分離され、インバータ駆動用の2系統の駆動信号として出力される。位相制御部15では、インバータ駆動基本パルス生成部13で生成されたインバータ駆動用の基本パルス波形に対して、誤差増幅信号レベルに基づいた位相差を有する駆動パルスが生成される。この駆動パルスは1パルスおきに2系統に分離され、インバータ駆動用の2系統の駆動信号として、信号切換部19に入力されるとともに、駆動パルス幅変更部17にも入力される。駆動パルス幅変更部17では、誤差増幅信号のレベルに基づいて位相制御部15から入力した駆動信号の幅が変更され、信号切換部19に入力される。なお、駆動パルス幅変更部17において、誤差増幅信号レベルの大きさに反比例するように駆動信号幅を変更するように設定する。これにより、誤差増幅信号レベルが小さい場合には、すなわちインバータ出力が減少するとともに、駆動信号幅が拡大し、通常の位相制御動作に近づく。例えば、図4Aに示すように、第1のスイッチング回路25を構成するスイッチング素子の立ち上がり時よりも時間的に前の部分の幅が拡大する。信号切換部19では、誤差増幅信号レベルに基づいて、パルス幅変調部14からの駆動信号と、位相制御部15からの駆動信号と、駆動パルス幅変更部17からの駆動信号を切り換えて出力する。このようにすれば、第2のスイッチング回路26を構成する第3のスイッチング素子3と第4のスイッチング素子4は、大出力時にはパルス幅変調方式で駆動され、中出力時には比較的短い駆動パルス幅の位相制御方式で駆動される。さらに、小出力時には位相制御方式で動作しつつ駆動パルス幅が出力の減少に応じて拡大し、最小出力時には通常の位相制御方式と同状態となるように動作させることができる。なお、誤差増幅信号が、予め定めた第1の閾値以下である場合には駆動パルス幅変更部17からの駆動信号を出力する。また、誤差増幅信号が、予め定めた第1の閾値より大きく、予め定めた第2の閾値以下である場合には位相制御部15からの駆動信号を出力する。また、誤差増幅信号が、予め定めた第2の閾値より大きい場合にはパルス幅変調部14からの駆動信号を出力する。そして、第1の閾値や第2の閾値は、例えば、実際に溶接を行った結果などから、その溶接に適した所定の値に定めることができる。すなわち、本発明の実施の形態1におけるインバータ制御方法は、上述の本実施の形態1および2のインバータ制御装置のインバータ制御方法であって、インバータ制御部29を用いた方法として、パルス幅変更制御ステップと、制御ステップと、を有した方法からなる。ここで、パルス幅変更制御ステップは、誤差増幅部11からの信号に基づいて、第3のスイッチング素子3および第4のスイッチング素子4を導通させる時間を変更するステップである。また、位相制御ステップは、誤差増幅部11からの信号に基づいて、第1のスイッチング素子1および第2のスイッチング素子2の導通時間に対して、位相差を有するように第3のスイッチング素子3および第4のスイッチング素子4の導通時間を変更するステップである。そして、本実施の形態1および2のインバータ制御方法は、誤差増幅信号の大きさが、予め定めた第1の範囲内の大きさである場合にはパルス幅制御ステップを行い、誤差増幅信号の大きさが、前記第1の範囲よりも小さい、予め定めた第2の範囲内の大きさである場合には、少なくとも位相制御ステップを行う方法からなる。この方法により、インバータ制御方法において、PWM制御方式と位相制御方式の2つの制御ができる。したがって、誤差増幅信号が予め決めた閾値より大きい場合には、PWM制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができる。また、誤差増幅信号が予め決めた閾値以下の場合には、位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。また、誤差増幅信号の大きさが第2の範囲よりも小さい、予め定めた第3の範囲の大きさである場合には、インバータ制御部は、パルス幅制御ステップおよび位相制御ステップの両方を行う方法としてもよい。この方法により、誤差増幅信号が予め決めた閾値より大きい場合には、PWM制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができる。また、誤差増幅信号が予め決めた閾値以下の場合には、位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。また、第1の範囲と第2の範囲とは連続しており、誤差増幅信号の大きさが第2の範囲内の大きさである場合に行われる位相制御ステップは、誤差増幅信号が前記第1の範囲の最小の大きさであるときのパルス幅に固定して行われる方法としてもよい。この方法により、誤差増幅信号が予め決めた閾値より大きい場合には、PWM制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができる。また、誤差増幅信号が予め決めた閾値以下の場合には、位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。信号切換部19から出力された駆動信号は、第3の駆動回路23と第4の駆動回路24で第3のスイッチング素子3と第4のスイッチング素子4を駆動するのに適した信号に変換され、第3のスイッチング素子3と第4のスイッチング素子4に入力される。なお、信号切換部19から出力される信号の切り換えは、誤差増幅部11が出力する信号に基づいて行われる。第1のスイッチング素子1の導通期間と第4のスイッチング素子4の導通期間が重なる期間に、トランス6に第1のスイッチング素子1から第4のスイッチング素子4の方向へ1次電流が流れる。そして、第2のスイッチング素子2の導通期間と第3のスイッチング素子3の導通期間が重なる期間に、トランス6に第3のスイッチング素子3から第2のスイッチング素子2の方向へ1次電流が流れる。このようにして、第1整流部5の出力は交流電流に変換されて、トランス6の2次巻線から溶接に適した出力に変換されて出力される。トランス6の2次巻線の出力は、第2整流部7で直流に変換され、溶接出力として溶接機から出力される。図4A~Cは、本実施の形態2のアーク溶接機のインバータ制御装置の動作例を示したものである。図4Aは小出力時の制御動作を表しておいる。図4Aに示すように、小出力状態から最小出力状態に移行するにしたがって、第2のスイッチング回路26は、第1のスイッチング回路25に対して位相がずれながら駆動パルス幅が拡大する。そして、第2のスイッチング回路26は、最終的にゼロ出力時には従来の位相制御方式と同状態となっていることを示している。図4Bは中出力時の制御動作を表しており、第2のスイッチング回路26は第1のスイッチング回路25に対して、一定の導通幅を維持しながら位相制御動作していることを示している。図4Cは大出力時の制御動作を表しており、第2のスイッチング回路26は第1のスイッチング回路25に対してパルス幅変調方式で動作していることを示している。また、本実施の形態2のインバータ制御装置によれば、図3に示すようにトランス6の一次巻線に直列にコンデンサ10を設けているので、図4A~Cのトランス1次電流波形の横縞線に示すようにコンデンサ10を設けていない場合に比べて回生電流を低減することができる。図4Aから図4Cまでのいずれの状態でも、回生電流を低減することができる。このことは、従来の位相制御方式において回生電流により発生していたスイッチング素子の発熱を、大幅に抑制することができることを示している。また、第1のスイッチング回路25の動作を最大導通幅付近に設定する。これにより、トランス1次電流の遮断は第3のスイッチング素子3と第4のスイッチング素子4が行うことになる。したがって、第1のスイッチング素子1と第2のスイッチング素子2は電流を遮断しないため、第1のスイッチング素子1と第2のスイッチング素子2のスイッチング損失を大幅に低減して発熱を抑制することが可能となる。また、最小出力時に従来の位相制御動作と同様の動作を行うことで、第2のスナバーコンデンサ36への充電電流によるトランス電流通電を防止することができる。以上のように、本実施の形態2のインバータ制御装置によれば、片側のスイッチング回路である第1のスイッチング回路25を固定導通幅で駆動する。そして、他方のスイッチング回路である第2のスッチング回路26を大出力時にはパルス幅変調方式で駆動し、中出力時には位相制御方式で駆動し、トランス1次側に直列に接続したコンデンサ10で回生電流を抑制する。これにより、パルス幅変調方式と位相制御方式の長所を融合した、すなわち、スイッチング素子の発熱を大幅に抑制しつつ、小出力時の高精度な制御を可能とするインバータ溶接機を実現できる。また、小出力時には、位相制御方式とパルス幅変調方式の両方を行い、その結果、パルス幅変調方式で出力する駆動信号の時間的に前の部分に駆動信号を付加したものと同様の駆動信号となる。これにより、微小導通幅時にもスイッチング素子の導通を安定化することができる。また、本実施の形態2のインバータ制御装置において、出力電流検出器8と出力電流検出部9を用いた電流制御について述べた。この電流制御において、出力電流検出器を出力電圧検出部20に置き変えて、電圧制御を行う場合も同様の動作を行うことは言うまでもない。また、実施の形態において、インバータ制御部29として、CPUやDSPやFPGA等のプログラム可能な論理集積素子を用いてもよい。実施の形態3本実施の形態3のアーク溶接機のインバータ制御装置について、図5から図7を用いて説明する。図5は、本実施の形態3におけるアーク溶接機のインバータ制御装置の要部の概略構成を示す図である。図6A~Cは、本実施の形態のアーク溶接機のインバータ制御装置の動作を説明するための模式図である。溶接出力が小出力の場合図6A、中出力の場合図6Bおよび大出力の場合図6Cにおける、スイッチング素子の動作と、インバータ導通期間と、トランス1次電流波形をそれぞれ示している。図7A、Bは、インバータ動作の説明図で動作状態の変化を表している。図7Aは1周期分の波形全体を表し、図7Bは図7AにおけるT1からT5で表す時間領域のそれぞれの部分でのスイッチング素子導通状態と回路電流の動作状態を表したものである。図7Aにおいて、実線の楕円で囲んだ部分L1はスイッチング損失が発生し、破線の楕円で囲んだ部分L2はスイッチング損失が発生しないことを示している。本実施の形態3において、実施の形態1や実施の形態2と同様の構成および箇所については同一の符号を付して詳細な説明を省略する。本実施の形態3のアーク溶接機のインバータ制御装置は、図5に示すように、インバータ制御部29は、パルス幅変調部14と、追加駆動パルス生成部16と、パルス幅変調部14の出力と追加駆動パルス生成部16の出力を合成する第1の合成部40と第2の合成部41とを備えている。また、図6A~Cは、本実施の形態3におけるインバータ制御装置の動作状態を表したものである。図6Aは、小出力時すなわちインバータ導通期間が短い場合の動作状態を表している。図6Bは中出力時すなわちインバータ導通期間が中領域での動作状態を表している。図6Cは大出力時すなわちインバータ導通期間が大きい場合の動作状態を表している。そして、図6Aから図6Cにおいて、第1のスイッチング素子1から第4のスイッチング素子4までの導通状態と、インバータ回路の導通期間と、トランス1次電流波形と、をそれぞれ模式的に表している。また、図6Aから図6Cにおいて、第1のスイッチング素子1から第4のスイッチング素子4までの動作波形に矢印を付加した部分は、出力制御時の波形変化の様子を表している。動作波形のエッジ部黒丸を付した立ち下り部に付加した矢印は、エッジ部が前後に移動して動作し、動作波形が伸縮することを示している。また、トランス1次電流波形で横縞線の部分は回生電流を表している。以上のように構成されたアーク溶接機のインバータ制御装置について、その動作を説明する。誤差増幅部11から第2のスイッチング回路制御部28に入力された誤差増幅信号は、パルス幅変調部14に入力される。パルス幅変調部14では、インバータ駆動基本パルス生成部13で生成されたインバータ駆動用の基本パルス波形を基準に、誤差増幅信号レベルに応じた幅の駆動パルスが生成される。この駆動パルスは1パルスおきに2系統に分離され、インバータ駆動用の2系統の駆動信号として出力される。追加駆動パルス生成部16では、パルス幅変調部14から出力された駆動パルスの直前に一定時間の駆動パルスを付加するための信号を出力する。追加駆動パルス生成部16の出力とパルス幅変調部14の出力は、第1の合成部40と第2の合成部41で合成され、パルス幅変調部14からの駆動パルスを拡張した駆動信号として出力される。この駆動信号は、第3の駆動回路23と第4の駆動回路24で第3のスイッチング素子3と第4のスイッチング素子4を駆動するのに適した信号に変換され、第3のスイッチング素子3と第4のスイッチング素子4に入力される。第1のスイッチング素子1から第4のスイッチング素子4までの構成回路で交流に変換された電流は、トランス6の1次巻線に入力され、溶接に適した出力に変換されてトランス6の2次巻線より出力される。トランス6の2次巻線の出力は、第2整流部7で直流に変換され、溶接出力として溶接機より出力される。図6Aは小出力時の制御動作を表しておいる。追加駆動パルス生成部16によってパルス幅変調部14から出力された駆動パルスの直前に一定時間の駆動パルスが付加される。これにより、最小出力およびゼロ出力時にも第2のスイッチング回路26への駆動パルスがゼロではなく、ある時間確保されている。そのため、第1のスイッチング回路25の駆動と第2のスイッチング回路26の駆動から決まる導通幅は、連続的にゼロまで変化する。すなわち、パルス幅変調方式のみでは困難な微小電流まで制御することができる。図6Bと図6Cは、中出力および大出力時の制御動作を表している。第2のスイッチング回路26は第1のスイッチング回路25に対してパルス幅変調方式で動作していることを示している。また、本実施の形態3のインバータ制御装置によれば、図6のトランス1次電流波形の横縞線に示すように、コンデンサ10で回生電流が低減する。このため、図6Aから図6Cのいずれの状態でも、回生電流が急峻に低減する。このことは、回生電流によるスイッチング素子の発熱を大幅に抑制できることを示している。また、第1のスイッチング回路25の動作を最大導通幅付近に設定することで、トランス1次電流の遮断は第3のスイッチング素子3と第4のスイッチング素子4が行うことになる。したがって、第1のスイッチング素子1と第2のスイッチング素子2は電流を遮断しないため、第1のスイッチング素子1と第2のスイッチング素子2のスイッチング損失を大幅に低減して発熱を抑制することが可能となる。図7A、Bは、本実施の形態3におけるアーク溶接機のインバータ制御装置の動作状態の変化を表した図である。図7Aは1周期の波形全体を表し、図7Bは図7Aにおいて、T1からT5で表す時間領域のそれぞれの部分のスイッチング素子導通状態と回路電流を表したものである。図7Aにおいて、実線で囲んだ部分L1はスイッチング損失が発生し、破線で囲んだ部分L2はスイッチング損失が発生しないことを示している。図7Aにおいて、Q1で示される第1のスイッチング素子1は、トランス電流を遮断することは無く、また、回生電流が急峻に低減するため、オフ損失は発生しない。また、図7BのT3とT4に示すように回生電流は発生しない。そして、図7AのQ4で表される第4のスイッチング素子4の波形に示すように、駆動信号のA点直前に付加した駆動信号により、Q4で表される第4のスイッチング素子4がQ1で表される第1のスイッチング素子1に対して、早く導通する。このため、Q4で表される第4のスイッチング素子4のオン時の損失も低減できる。以上のように、本実施の形態3のインバータ制御装置によれば、片側のスイッチング回路である第1のスイッチング回路25を固定導通幅で駆動し、他方のスイッチング回路である第2のスイッチング回路26をパルス幅変調方式で駆動する。これとともに、駆動信号の直前に短い期間の駆動信号を付加することで、微小導通幅時にもスイッチング素子の導通を安定化することができる。すなわち、本実施の形態3のインバータ制御装置によれば、PWM方式で制御を行うものであるが、パルス幅変調部14が出力する駆動信号に追加駆動パルス生成部16が出力する駆動信号を追加するものである。なお、溶接出力が最小出力付近である場合、パルス幅変調部14が出力する駆動信号は非常に短いものである。これだけでは課題でも述べたように出力が不安定となり、駆動回路の特性による遅れなどにより出力がゼロになってしまうなど、微小電流を精度良く制御することができない。しかし、本実施の形態3のインバータ制御装置では、パルス幅変調部14が出力する駆動追加駆動パルス生成部16が出力する駆動信号を追加して合成する。これにより、溶接出力が最小出力付近でパルス幅変調部14の駆動信号が短い場合でも、追加駆動パルス生成部16の駆動信号を合成したものはある程度の長さをもつことになる。これにより、最小出力付近でも出力電流がゼロになることはなく、微小電流の制御も可能となる。また、本実施の形態3のインバータ制御装置において、出力電流検出器8と出力電流検出部9を用いた電流制御について述べたが、出力電流検出器を出力電圧検出部20に置き変えて、電圧制御を行う場合も同様の動作を行う。また、本実施の形態3において、インバータ制御部29を、CPUやDSPやFPGA等のプログラム可能な論理集積素子を用いてもよい。なお、上述した実施の形態1から3において、トランス6の1次巻線とコンデンサ10に直列にリアクトルを接続し、スイッチング素子1からスイッチング素子4の各々に並列にコンデンサを接続する。これにより、共振現象を応用したソフトスイッチング回路と組み合わせて、本実施の形態1から3を使用することも可能である。また、上述した実施の形態1から3では、第1のスイッチング回路25を駆動するためにインバータ駆動基本パルス生成部13から出力される駆動信号を固定導通幅とした。しかしながら、インバータ駆動基本パルス生成部13から出力される駆動信号は、第2のスイッチング回路26用の駆動信号のオフのタイミングに対して遅れてオフする信号であれば、本実施の形態1から3の効果と同様の効果を得ることができる。従って、インバータ駆動基本パルス生成部13から出力される駆動信号は、第2のスイッチング回路26用の駆動信号のオフのタイミングから第1のスイッチング回路25の最大導通幅までの間で導通幅が変化する駆動信号でもよい。また、上述した実施の形態1から3において、第2整流部7に極性反転機能を付加することで、本実施の形態1から3を交流出力のアーク溶接機に適用することも可能である。