制御対象の動作を制御するマイクロコンピュータを有する電子制御装置と、前記マイクロコンピュータとデータ通信可能に設けられたトランシーバ回路と、前記トランシーバ回路と高速データ通信可能に設けられた開発用外部装置とを具備し、前記電子制御装置は、前記マイクロコンピュータに電力を供給する電源装置を備え、前記トランシーバ回路は、前記電源装置と異なる外部電源装置から供給される電力で動作するデバッグシステム。請求項1に記載のデバッグシステムにおいて、前記マイクロコンピュータは、前記電子制御装置の試験時に前記トランシーバ回路とのデータ通信を実行するデバッグ回路を備え、前記デバッグ回路は、前記トランシーバ回路から供給される電力に応じて動作するデバッグシステム。請求項2に記載のデバッグシステムにおいて、前記トランシーバ回路は、前記外部電源装置から供給される電力に応じて前記デバッグ回路に供給する電力を生成する内蔵電源装置を備え、前記デバッグ回路は、前記マイクロコンピュータに電力を供給する前記電源装置からの電力に依存することなく、前記内蔵電源装置から供給される電力で動作するデバッグシステム。請求項1から3の何れか一項に記載のデバッグシステムにおいて、さらに、前記トランシーバ回路と前記開発用外部装置とを接続する長距離配線を具備し、前記外部電源装置は、前記開発用外部装置に設けられ、前記トランシーバ回路は、前記長距離配線を介して前記開発用外部装置の前記外部電源装置から供給される電力で動作するデバッグシステム。請求項1から4の何れか一項に記載のデバッグシステムにおいて、前記トランシーバ回路は、前記電子制御装置を構成する筺体の内部に配置されるデバッグシステム。請求項1から4の何れか一項に記載のデバッグシステムにおいて、さらに、前記電子制御装置を格納する筺体を具備し、前記トランシーバ回路は、前記筺体の外部に配置されるデバッグシステム。請求項1から4の何れか一項に記載のデバッグシステムにおいて、前記マイクロコンピュータは、単一のマイクロコンピュータチップで構成され、前記トランシーバ回路は、単一のトランシーバ回路チップで構成され、前記電子制御装置は、前記マイクロコンピュータチップと前記トランシーバ回路チップとを有するSiPsysteminpackageモジュールで構成されるデバッグシステム。請求項1から7の何れか一項に記載のデバッグシステムにおいて、前記トランシーバ回路は、前記マイクロコンピュータと前記開発用外部装置との間の通信性能を確保するためのバッファ回路を具備するデバッグシステム。請求項1から7の何れか一項に記載のデバッグシステムにおいて、前記トランシーバ回路は、前記マイクロコンピュータに接続される短距離用入出力バッファと、前記開発用外部装置に接続される長距離用トランシーバと前記短距離用入出力バッファと前記長距離用トランシーバとの間に設けられたFIFOバッファとを具備するデバッグシステム。請求項9に記載のデバッグシステムにおいて、前記トランシーバ回路は、さらに、プロトコル変換制御回路を具備し、前記プロトコル変換制御回路は、前記マイクロコンピュータから供給されるデータを、長距離通信に最適な長距離通信プロトコルに変換し、前記長距離通信プロトコルで送られてきたデータを、前記マイクロコンピュータに最適な通信プロトコルに変換するデバッグシステム。請求項2から10の何れか一項に記載のデバッグシステムにおいて、前記デバッグ回路は、前記マイクロコンピュータに設けられたCPUの動作を直接読み出すTrace部と、前記開発用外部装置と、前記マイクロコンピュータ間でデバッグ作業に必要とされる通信を実現し、前記デバッグ回路の制御を行うJTAG部と、前記マイクロコンピュータに設けられたRAMのデータを読み出すRAMモニタ部とを具備するデバッグシステム。制御対象の動作を制御するマイクロコンピュータと、前記マイクロコンピュータと開発用外部装置との間に設けられ、前記開発用外部装置と高速データ通信を実行するトランシーバ回路と、前記マイクロコンピュータに電力を供給する電源装置とを具備し、前記マイクロコンピュータは、試験時に前記トランシーバ回路とのデータ通信を実行するデバッグ回路を備え、前記トランシーバ回路は、前記電源装置と異なる外部電源装置から供給される電力で動作する電子制御装置。請求項12に記載の電子制御装置において、前記デバッグ回路は、前記トランシーバ回路から供給される電力に応じて動作する電子制御装置。請求項13に記載の電子制御装置において、前記トランシーバ回路は、前記外部電源装置から供給される電力に応じて前記デバッグ回路に供給する電力を生成する内蔵電源装置を備え、前記デバッグ回路は、前記マイクロコンピュータに電力を供給する前記電源装置からの電力に依存することなく、前記内蔵電源装置から供給される電力で動作する電子制御装置。請求項12から14の何れか一項に記載の電子制御装置において、前記トランシーバ回路は、前記トランシーバ回路と前記開発用外部装置とを接続する長距離配線を介して前記開発用外部装置から供給される電力で動作する電子制御装置。請求項12から15の何れか一項に記載の電子制御装置において、前記トランシーバ回路は、前記電子制御装置を構成する筺体の内部に配置される電子制御装置。請求項12から15の何れか一項に記載の電子制御装置において、前記マイクロコンピュータは、単一のマイクロコンピュータチップで構成され、前記トランシーバ回路は、単一のトランシーバ回路チップで構成され、前記電子制御装置は、前記マイクロコンピュータチップと前記トランシーバ回路チップとを有するSiPsysteminpackageモジュールで構成される電子制御装置。請求項12から17の何れか一項に記載の電子制御装置において、前記トランシーバ回路は、前記マイクロコンピュータと前記開発用外部装置との間の通信性能を確保するためのバッファ回路を具備する電子制御装置。請求項12から17の何れか一項に記載の電子制御装置において、前記トランシーバ回路は、前記マイクロコンピュータに接続される短距離用入出力バッファと、前記開発用外部装置に接続される長距離用トランシーバと前記短距離用入出力バッファと前記長距離用トランシーバとの間に設けられたFIFOバッファとを具備する電子制御装置。請求項12から17の何れか一項に記載の電子制御装置において、前記トランシーバ回路は、さらに、プロトコル変換制御回路を具備し、前記プロトコル変換制御回路は、前記マイクロコンピュータから供給されるデータを、長距離通信に最適な長距離通信プロトコルに変換し、前記長距離通信プロトコルで送られてきたデータを、前記マイクロコンピュータに最適な通信プロトコルに変換する電子制御装置。請求項13から20の何れか一項に記載の電子制御装置において、前記デバッグ回路は、前記マイクロコンピュータに設けられたCPUの動作を直接読み出すTrace部と、前記開発用外部装置と、前記マイクロコンピュータ間でデバッグ作業に必要とされる通信を実現し、前記デバッグ回路の制御を行うJTAG部と、前記マイクロコンピュータに設けられたRAMのデータを読み出すRAMモニタ部とを具備する電子制御装置。マイクロコンピュータに電力を供給する電源装置から供給される電力を受ける第1電源端子と、前記電源装置と異なる他の電源装置から供給される電力を受ける第2電源端子と、前記第1電源端子を介して供給される電力で動作する内部回路と、前記マイクロコンピュータとデータ通信可能に設けられたトランシーバ回路に接続され、試験時に前記トランシーバ回路とのデータ通信を実行するデバッグ回路と、前記デバッグ回路に供給する電力を生成するデバッグ用電源回路と、を具備し、前記デバッグ用電源回路は、前記第2電源端子から供給される電力に応答して、前記デバッグ回路に供給する電力を生成し、前記デバッグ回路は、前記マイクロコンピュータに電力を供給する前記電源装置からの電力に依存することなく、前記デバッグ用電源回路から供給される電力で動作する情報処理装置。請求項22に記載の情報処理装置において、さらに、前記第1電源端子を介して供給される電力に応じて動作する第1I/Oバッファを備える第1I/O領域と、前記第2電源端子を介して供給される電力に応じて動作する第2I/Oバッファを備える第2I/O領域とを具備し、前記デバッグ用電源回路は、前記第2I/Oバッファの動作に必要な電力を生成する情報処理装置。マイクロコンピュータチップと、前記マイクロコンピュータチップとデータ通信可能に設けられたトランシーバ回路チップとを具備し、前記マイクロコンピュータチップは、前記マイクロコンピュータチップに電力を供給する電源装置から供給される電力を受ける第1電源端子と、前記電源装置と異なる他の電源装置から供給される電力を受ける第2電源端子と、前記第1電源端子を介して供給される電力で動作する内部回路と、試験時に前記トランシーバ回路チップとのデータ通信を実行するデバッグ回路と、前記デバッグ回路に供給する電力を生成するデバッグ用電源回路と、を具備し、前記トランシーバ回路チップは、外部電源装置から供給される電力に応じて前記デバッグ回路に供給する電力を生成する内蔵電源装置を備え、前記内蔵電源装置は、前記第2電源端子を介して、前記デバッグ用電源回路に接続され、前記デバッグ用電源回路は、前記第2電源端子から供給される電力に応答して、前記デバッグ回路に供給する電力を生成し、前記デバッグ回路は、前記マイクロコンピュータチップに電力を供給する前記電源装置からの電力に依存することなく、前記デバッグ用電源回路から供給される電力で動作する半導体パッケージ。マイクロコンピュータと開発用外部装置との間の通信性能を確保するためのトランシーバ部と、前記開発用外部装置から供給される電力に応じて前記トランシーバ部に供給する電力を生成する内蔵電源装置とを備え、前記内蔵電源装置は、前記トランシーバ部に供給する電力を生成するとともに、前記マイクロコンピュータのデバッグ回路に供給する電力を生成するトランシーバ回路。請求項25に記載のトランシーバ回路において、前記トランシーバ部は、前記マイクロコンピュータに接続される短距離用入出力バッファと、前記開発用外部装置に接続される長距離用トランシーバと前記短距離用入出力バッファと前記長距離用トランシーバとの間に設けられたFIFOバッファとを具備するトランシーバ回路。請求項26に記載のトランシーバ回路において、前記トランシーバ部は、さらに、プロトコル変換制御回路を具備し、前記プロトコル変換制御回路は、前記マイクロコンピュータから供給されるデータを、長距離通信に最適な長距離通信プロトコルに変換し、前記長距離通信プロトコルで送られてきたデータを、前記マイクロコンピュータに最適な通信プロトコルに変換するトランシーバ回路。自動車のパワートレイン系の試験を行う場合、制御対象エンジンやモータと電子制御装置ECUとがベンチ室などの空間に設置される。また、作業者が操作や測定を行う制御室は、そのベンチ室から離れた場所に設けられる。そのため、電子制御装置ECUと制御室に設けられた開発用外部装置との距離は5m以上も離れてしまう場合がある。また、実車での走行試験においては、電子制御装置ECUはエンジンルーム内に設置される。しかし、開発用外部装置は乗車スペースや荷室に設置されるため、ベンチ室と制御室との距離が離れていることと同様に、電子制御装置ECUと開発用外部装置の間を接続する配線は非常に長くなる。自動車の電子制御装置ECUは、車載バッテリー二次電池で動作するため、消費電力を抑えるように設計されている。したがって、電子制御装置ECUに実装されるマイコンにも、低消費電力化が求められている。マイコン内部のデバッグ回路は高速動作をする必要があるため、デバッグ回路を使用していない時と比べて消費電力が大きくなってしまう。また、デバッグ回路の高速動作に合わせて、デバッグ情報を高速かつ長距離にわたって転送しようとすると、消費電力が大きく回路面積も大きいトランシーバ回路が必要となる。一般に高速な通信を長距離にわたって実現するトランシーバ回路は、消費電力が大きくなることが知られている。近年の自動車では限られた二次電池から様々な車載電子機器を動作させる必要があり、測定や動作確認の用途のためのみに追加の電力余裕を考慮することが困難である。また、高速なトランシーバ回路は微細化が難しく、チップサイズと消費電力を増加させる。さらに、量産される完成品の電子制御装置ECUにおいては、デバッグ回路や高速トランシーバは、不要な機能となることが多い。このような、将来的に未使用となる機能に対し、追加の電力を計上することは、非常に困難である。電子制御装置と開発用外部装置間の通信性能を維持しつつ、将来的に未使用となる機能に対する余分な電力の供給を抑制することが求められる。上記の課題を解決するために、制御対象の動作を制御するマイクロコンピュータを有する電子制御装置と、マイクロコンピュータとデータ通信可能に設けられたトランシーバ回路と、トランシーバ回路と高速データ通信可能に設けられた開発用外部装置とを具備するデバッグシステムを構築する。ここにおいて、その電子制御装置は、マイクロコンピュータに電力を供給する電源装置を備えるものとする。そしてトランシーバ回路は、その電源装置と異なる外部電源装置から供給される電力で動作するものとする。電子制御装置と開発用外部装置間の通信に必要な電力やデバッグに必要な電力が、車載バッテリー以外から供給されている。そのため、最終製品に極めて近い構成でデバッグや測定、試験を実施可能となる。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、電子制御装置が二次電池と言った電源で動作する場合、電子制御装置本体の機能と別に余剰な電力供給能力を二次電池側に求めることを回避可能である。換言すると、マイクロコンピュータと直接接続する開発用外部装置、または、マイクロコンピュータが組み込まれた電子制御装置と接続する開発用外部装置を、離れた場所に設置可能にしたいという要求がある時、安定した通信を実現可能とする。安定した高速、長距離通信では、一般に消費電力が大きくなる。この時、マイクロコンピュータ自身が長距離通信に使用可能な消費電力に制限がある場合や、半導体製造技術に依存して通信回路の性能や規模に制約を受ける場合であっても、適切な試験データを得ることが可能となる。以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施形態では、本願発明の理解を容易にするために、車両に搭載される複数の電子制御装置ECUの試験を行う場合を例示して、本願発明の説明を行う。[第1実施形態]図1は、本願発明の情報処理装置を開発するためのデバッグシステム1の構成を例示するブロック図である。図1は、開発対象のエンジンなどを実車完成車に搭載する前に行われる試験におけるシステムの構成を例示している。図1を参照すると、実車にエンジンを搭載する前の試験を行うデバッグシステム1には、エンジンテストベンチ室2とテスト制御室3とを備えている。エンジンテストベンチ室2には、エンジン制御対象4とECU電子制御装置5が備えられている。テスト制御室3には、開発用外部装置6とホストコンピュータ7とが備えられている。図1に示されているように、エンジンテストベンチ室2とテスト制御室3は、長距離配線8によって接続され、その長距離配線8を介してデバッグや測定用途のデータの送受信が行われている。本実施形態において、エンジン制御対象4とECU電子制御装置5とが備えられたエンジンテストベンチ室2と、作業者が試験や測定を行うテスト制御室3との間の長さは、エンジン制御対象4とECU電子制御装置5との長さよりもはるかに長い長さ例えば5m以上である。また、ECU電子制御装置5と開発用外部装置6の間における通信は、数Mbpsから数百Mbpsでの高速通信であり、長距離配線8は、そのような高速のデータ通信を可能にする。図2は、本願発明の情報処理装置を開発するためのデバッグシステム1の他の構成を例示するブロック図である。図2は、開発対象のエンジンを、実車完成車に搭載した後の試験を行うためのシステムの構成を例示している。図2に示されているように、エンジンを実車完成車に搭載した後の試験を行うデバッグシステム1は、車両9の内部に構成されている。その車両9は、車載バッテリー11を備えている。車両9の内部に構成されたECU電子制御装置5は、車載バッテリー11から電力が供給されている。車両9の各部に配置されたECU電子制御装置5は、車両9に配置された開発用外部装置6と長距離配線8によって接続されている。車両9に長距離配線8を設ける場合、配線を通せる場所に制約がある。そのため、図1で例示したデバッグシステム1と同様に、ECU電子制御装置5と開発用外部装置6との間の長さは、エンジン制御対象4とECU電子制御装置5との長さよりもはるかに長い例えば、1m以上長さとなる。図3は、第1実施形態のデバッグシステム1の具体的な構成を例示するブロック図である。図3には、本願発明の理解を容易にするために、開発対象の複数のECU電子制御装置5のうちの任意の一つを図示している。第1実施形態のデバッグシステム1において、ECU5は、ターゲットマイコンマイクロコンピュータ12と、トランシーバ回路13と、電源回路14とを備えている。また、開発用外部装置6は、外部電源31と開発用の各種ツールを備えている。ECU5の電源回路14は、車載バッテリー11に接続されている。電源回路14は、車載バッテリー11から供給される電力に基づいて、ターゲットマイコン12を駆動するための電力を生成し、その電力をターゲットマイコン12に供給している。なお、本実施形態において、ECU5が、トランシーバ回路13に対し、複数のターゲットマイコン12を備えるような構成であっても良い。図3に示されているように、ターゲットマイコン12は、CPU中央演算処理装置21と、DMACDirectMemoryAccessController22と、RAMRandomAccessMemory23と、Flashメモリ24と、ERAMEmulationRAM25とを備えている。また、それらは、バス26を介して接続されている。CPU21は、ターゲットマイコン12において中心的な演算処理を行う機能ブロックである。RAM23は、半導体素子によって構成され、CPU21から直接的なアクセスが可能な記憶装置である。RAM23は、ターゲットマイコン12においてのメインメモリ主記憶装置としての機能を提供している。DMAC22は、CPUを介さずにRAM23と周辺機器との間のデータ転送を行うための機能を提供する機能ブロックである。Flashメモリ24は、CPU21に実行させるためのコンピュータプログラムを保持している。ERAM25は、Flashメモリ24に保持されているコンピュータプログラムを修正する場合に、Flashメモリ24を直接書き換えることなく、一時的に修正プログラムや修正データ値などを記憶するメモリである。また、ターゲットマイコン12は、デバッグ回路27を備えている。そのデバッグ回路27は、Trace28と、JTAG29と、RAMMonitor30とを備えている。Trace28は、ターゲットマイコン12のCPU21上で実行された命令のトレースをとる機能ブロックである。Trace28は、専用の高速インタフェースを備え、CPU21の動作を直接的に読みだし、CPU21の動作を追跡するための大容量のデータを開発用外部装置6に供給する。JTAG29は、ターゲットマイコン12内部に搭載されたデバッグ機能と、開発用外部装置6との間の通信を、標準的な通信規格に従って行うインタフェース機能ブロックである。JTAG29は、開発用外部装置6とターゲットマイコン12の間の基本的なデータ通信を実現し、コンピュータプログラムをターゲットマイコン12に送信したり、デバッグ回路27の制御レジスタ設定を行う。RAMMonitor30は、ターゲットマイコン12の動作試験を行う場合に、ターゲットマイコン12のRAM23の中に格納されているデータ値を読み出す機能ブロックである。RAMMonitor30は、専用の高速インタフェースを備え、RAM23に格納されているデータを直接的に読みだしてそのデータを開発用外部装置6に供給する。本実施形態のトランシーバ回路13は、ターゲットマイコン12の内部情報をデバッグ回路27から受け取り、その受け取った信号を開発用外部装置6に送信している。また、トランシーバ回路13は、開発用外部装置6から供給される信号を、ターゲットマイコン12に送信している。一般的なターゲットマイコン12は、1m未満の短距離であれば、直接開発用外部装置6のエミュレータや測定機器との通信が可能な機能を備えている。しかしながら、ターゲットマイコン12の内蔵機能が実現できない高速、長距離通信を可能にするためは、トランシーバ回路13をターゲットマイコン12に接続する必要がある。このトランシーバ回路13は、目標性能を達成するためにCPU、メモリ、論理回路、アナログ回路等などで構成可能である。図3に示されているように、本実施形態のトランシーバ回路13は、開発用外部装置6の外部電源31から供給される電力で動作している。なお、上述の通信と電力供給を同時に実現する技術には、一例として、パワーオーバーイーサネットPoEと言う標準技術が適用可能である。PoEは、イーサネット登録商標のアクセスポイントに電源がない場合等に、低コストで通信回線と電源を同時に提供する技術である。図4Aは、本実施形態のトランシーバ回路13の構成を例示するブロック図である。図4Aに示されているように、本実施形態のトランシーバ回路13は、トランシーバ用電源回路32を備えている。そのトランシーバ用電源回路32は、開発用外部装置6の外部電源31から供給された電力を、そのトランシーバ回路に適切な電圧、電流となるように調整する機能を備え、トランシーバ用電力を生成する。トランシーバ回路13は、開発用外部装置6から電力供給を受けることにより、顧客システムであるECU5がトランシーバ回路13に電力を追加供給する機能を削減することができる。また、図4Aに例示されているトランシーバ回路13は、ターゲットマイコン12と開発用外部装置6の間の通信性能を確保するためのトランシーバ部33を備えている。トランシーバ部33は、送信器として動作するトランスミッタと受信器として動作するレシーバとで構成された回路である。本実施形態のデバッグシステム1では、双方向の通信を行うインタフェースと、出力のみでよい単方向の通信インタフェースが必要に応じて使用される。図4Aの例示されるトランシーバ回路13において、JTAGデバッグ制御用信号と、RAMモニタ用信号は、トランシーバ部33を介した双方向の通信によって送受信されている。また、ターゲットマイコン12から出力のみが行われるトレース用信号に対しては、トランシーバ部33を介して単方向に出力されている。なお、トランシーバ部33に適用する回路は、目的とする性能を達成することが出来れば、任意の回路設計を適用できる。図4Bは、本実施形態のトランシーバ回路13の、他の構成を例示するブロック図である。図4Bに例示するトランシーバ回路13は、開発用外部装置6から供給された電力をうけるトランシーバ用電源回路32と、ターゲットマイコン12とトランシーバ回路13の間の通信性能を確保するための短距離用入出力バッファマイコン側入出力バッファ34と、トランシーバ回路13と開発用外部装置6の間の通信性能を確保するための長距離用トランシーバ外部装置側入出力バッファ35とを備えている。また、短距離用入出力バッファ34と長距離用トランシーバ35との間には、メモリやF/Fなどの記憶素子で構成されたFIFOバッファ36が設けられている。さらに、このバッファを制御するために、制御回路37が内蔵されている。なお、この制御回路37は、専用の論理回路で構成されていても良いし、CPUによるソフトウェア制御であっても良い。図4Bに例示するトランシーバ回路13のように、FIFOバッファ36を使用すると、ターゲットマイコン12と開発用外部装置6との間で転送されるデータ量が変化しても、データ転送速度の変動を吸収できるようになる。FIFOバッファ36は、ターゲットマイコン12のインタフェースごとに分割して実装しておくと、各インタフェースのプロトコルに最適な設計を行うことが出来る。例えば、デバッグ回路27のTrace28からは、大量のデータが高速に出力される。従って、高速な動作に対応した設計であることが好ましい。また、Trace28はデータ出力のみであるため、ターゲットマイコン12から開発用外部装置6への一方向のFIFOバッファで良い。JTAG29やRAMMonitor30では双方向に通信が行われるため、FIFOバッファ36の構成は、開発用外部装置6からターゲットマイコン12方向と、ターゲットマイコン12から開発用外部装置6方向の二つが必要になる。さらに、FIFOバッファ36がCPUで制御可能なものであれば、トランシーバ回路のうち未使用である部分を停止することや、トランシーバ用電源回路32に指示を行い、電源供給制御を行うことが可能になる。図4Cは、本実施形態のトランシーバ回路13の、さらに他の構成を例示するブロック図である。図4Cに例示するトランシーバ回路13は、図4Bに例示するトランシーバ回路13に、さらに、プロトコル変換制御回路38が追加された構成である。図4Cのトランシーバ回路13では、そのトランシーバ回路13と開発用外部装置6との間に最適な通信方式を用いることが可能となる。図4Aないし図4Cのそれぞれトランシーバ回路13はターゲットマイコン12とは別個の単一の半導体デバイスICチップにより構成される。上述したように、本実施形態のデバッグシステム1は、トランシーバ回路13によって行われる長距離通信を、高速に行うことを目的の一つにしている。ターゲットマイコン12が持っている通信プロトコルは、長距離通信プロトコルとしては、電気的特性や雑音耐性の面で不安定な場合がある。図4Cに例示するトランシーバ回路13では、ターゲットマイコン12と開発用外部装置6との間の通信を、マイコン側のインタフェースプロトコルも含めた形で長距離通信に最適な通信プロトコルのデータとする。例えば、ターゲットマイコン12にJTAG29のインタフェースがある場合、JTAG規格上のどの様なシーケンスを用いて、どのようなデータ転送をしたかをひとつのデータの塊とみなし、これを長距離通信プロトコルの入力データとする。長距離通信プロトコルでは、誤り訂正情報などが転送情報に付加されて転送されるので、不安定なJTAG通信を安定した転送路で確実に転送できる。反対に長距離通信プロトコルで送られてきたデータから、JTAGのシーケンス動作と転送データを復元することも可能である。長距離通信プロトコルには様々なものが適用できるが、PoEを適用したならば、通信と共に電源供給制御も同時に実現可能である。また、PoEはイーサネットの拡張であるため、通信の性能は100mにわたり100Mbpsの速度を獲得できる。トランシーバ回路の消費電力が増える可能性があるが、本実施形態のトランシーバ回路13の電源はPoEとして供給可能なので問題にならない。上述のように、ECU5の内部には、開発対象のターゲットマイコン12と、そのターゲットマイコン12と接続されたトランシーバ回路13と、ターゲットマイコン12に電力を供給する電源回路14が含まれている。ターゲットマイコン12の電源には、通常用いられる車載バッテリー11が使われている。一方で、トランシーバ回路13はターゲットマイコン12とは異なり、開発用外部装置6から直接電力が供給されている。第1実施形態のデバッグシステム1では、ターゲットマイコン12、及びターゲットマイコン12を内蔵したECU5は、自動車の制御を行いながら、トランシーバ回路13を通じて外部装置開発用外部装置6、ホストコンピュータ7と通信を行う。通信の内容は、プログラムの動作検証や制御パラメータを格納しているメモリを参照するなど、複数の通信が行われている。上述の図3に示されているように、本実施形態のデバッグシステム1を、上述の様な構成にすることよって、ターゲットマイコン12の内部に長距離の高速通信をするための回路トランシーバ回路13を実装する必要がなくなる。また、トランシーバ回路13は、自分自身が動作するための電力を、開発用外部装置6のような外部装置から得ている。そのため、ECU5は、長距離高速通信の目的のみに使用する電力を、ECU5内の電源回路電源回路14から取得する必要がなくなる。すなわち本実施形態のデバッグシステム1は、通信用のトランシーバ回路13に必要な電力を、車載バッテリー11から得る必要が無い。そのため、極めて最終製品に近い消費電力状態でデバッグや測定をすることが可能となる。また、長距離配線8に対し、PoE技術を応用すれば、安価に100Mbpsの通信速度と最大100mの配線が可能となる。電源面では、定格48V、最大350mA約15wを供給可能である。そのため、トランシーバ回路13やターゲットマイコン12に内蔵のデバッグ回路や測定回路に十分な電力供給を行える。また、これら複数の機能を、1本のイーサネットケーブルに集約できることから、使い勝手も向上する。なお、PoE技術の適用は、イーサネット準拠のプロトコルで通信する場合の一例であり、条件を満たすならばその他の技術を適用することを否定しない。例えば、USBなども通信と電力供給を同時に実現できる技術である。なお、イーサネットケーブルは、イーサネットのネットワークケーブル以外の用途に流用できる。イーサネットケーブルは8本の電線を組み合わせて作られており、単に電源配線と通信配線を割り当てる手段とみなすことが可能である。[第2実施形態]以下に、本願発明の第2実施形態について説明を行う。図5は、第2実施形態のデバッグシステム1の構成を例示するブロック図である。図5に示されているように、第2実施形態のデバッグシステム1では、ECU5の外部にトランシーバ回路13が設けられている。ECU5が筺体として提供される場合、そのECU筐体には、ターゲットマイコン12だけでなく様々なデバイスが搭載される。このようなECU筐体には、通信用のトランシーバ回路13の設置スペースを確保できない場合がある。第2実施形態のデバッグシステム1は、この様な場合に対応し、トランシーバ回路を外付け部品とする。ターゲットマイコン12とトランシーバ回路13の間には距離が出来るため、ターゲットマイコン12にとって通信性能を維持する負担が増える場合があるが、数十センチ程度の範囲内であれば、一般的な設計、製造技術で対応可能である。第2実施形態のデバッグシステム1においても、トランシーバ回路13と開発用外部装置6との間の通信は、長距離通信となる。しかしながら、そのトランシーバ回路13が必要とする電力は、開発用外部装置6側の外部電源31から供給されているため、ターゲットマイコン12や電源回路14に対しての負荷は発生しない。また、第2実施形態のデバッグシステム1において、トランシーバ回路13の内部の構成に制限はなく、第1実施形態と同様に、上述の図4A~図4Cに例示した回路で構成することが可能である。[第3実施形態]以下に、本願発明の第3実施形態について説明を行う。図6は、第3実施形態のデバッグシステム1の構成を例示するブロック図である。第3実施形態のデバッグシステム1では、ECU5の内部に搭載されるターゲットマイコン12が、SIPSystemInPackageで作られている。図6に示されているように、第3実施形態のターゲットマイコン12において、マイコンチップ15は、単一の半導体デバイスICチップで構成されている。同様に、トランシーバ回路チップ16は、マイコンチップ15とは別個の単一の半導体デバイスICチップで構成されている。第3実施形態のデバッグシステム1において、ターゲットマイコン12がSIPとして提供されているため、トランシーバ回路チップ16を別のパッケージに封止する工程を行う必要が無い。さらに、この構成では、マイコンチップ15とトランシーバ回路チップ16とは、異なる半導体デバイスICチップとして製造することができる。したがって、それぞれの機能に合わせて最適な設計、製造技術を適用することが可能である。この構成においても、マイコンチップ15とトランシーバ回路チップ16の電源は分離可能である。そのため、上述の第1、第2実施形態と同様の効果を得ることが可能である。また、SIPとするため、マイコンチップ15とトランシーバ回路チップ16の距離は極めて短距離となり、電気的特性に優れた実装が可能になる。また、第3実施形態のデバッグシステム1において、トランシーバ回路チップ16の内部の構成に制限はなく、第1実施形態と同様に、上述の図4A~図4Cに例示した回路で構成することが可能である。[第4実施形態]以下に、本願発明の第4実施形態について説明を行う。図7は、第4実施形態のデバッグシステム1の構成を例示するブロック図である。図7に示されているように、第4実施形態のデバッグシステム1において、ECU5は、ターゲットマイコンマイクロコンピュータ41と、トランシーバ回路42とを備えている。そのターゲットマイコン41は、デバッグ回路43を含んでいる。また、トランシーバ回路42は、電源回路44を備えている。ターゲットマイコン41のデバッグ回路43は、高速で動作するため、デバッグ回路43を含まないターゲットマイコン41よりも消費電力が大きくなる。第4実施形態のECU5において、トランシーバ回路42を適用することでターゲットマイコン41の消費電力増加を抑制することが可能である。図7に示されているように、ターゲットマイコン41は電源の構成が分割されている。具体的には、ターゲットマイコン41は、本体機能の電源と、デバッグ回路43の電源とが分離された設計となっている。デバッグ回路43が必要とする電力は、トランシーバ回路42の電源回路44から供給されている。トランシーバ回路42の電源回路44は、トランシーバ回路自身が使用する電力と、デバッグ回路43に供給する電力を生成する機能を備えている。この様なターゲットマイコン41とトランシーバ回路42とを構成することで、デバッグ回路43を使用していない場合の消費電力が削減され、ターゲットマイコン41が必要としている電力のみを、ECU内部の電源回路14から供給すればよくなる。トランシーバ回路42が、開発用外部装置6から電力供給を受けることにより、顧客システムであるECU5は、トランシーバ回路42に電力を追加供給する機能を削減することができる。また、トランシーバ回路42は、外部から供給された電力を、さらにターゲットマイコン41に内蔵されている測定回路やデバッグ回路へ供給する機能を持っている。こうしたトランシーバ回路42を使用することで、ターゲットマイコン41自身やECU5の電気的な負担を軽減し、ひいては自動車のバッテリー車載バッテリー11に対する負担を軽減することが出来る。図8A、図8B、図8Cは、第4実施形態のトランシーバ回路42の構成を例示するブロック図である。第4実施形態のトランシーバ回路42において、電源回路44は、複数の回路の電源として作用する機能を備えている。トランシーバ回路42に設けられた電源回路44は、開発用外部装置6の外部電源31から供給された電力を、そのトランシーバ回路に適切な電圧、電流となるように調整する機能を備えている。こうした電源回路は、半導体の内部に一般的に内蔵されており、例えばマイコンの内蔵電源回路を設計する技術をもとにすることが出来る。この電源回路は、特定の単一電源出力に限らないことが多く、複数の電源電圧を生成可能であることが多い。図8A、図8B、図8Cに示されているように、電源回路44は、ターゲットマイコン41に対して電力を供給することが可能になる。電源回路44は、開発用外部装置6からの電力を受電すると共に、ターゲットマイコン41のような他の装置に送電する機能を備えている。ターゲットマイコン41へ送られる電力は、デバッグ回路43の動作に使用される。なお図8Aないし図8Cのトランシーバ回路42のその他の構成はそれぞれ図4Aないし図4Cのものと同一である。図9Aは、第4実施形態のターゲットマイコン41の具体的な構成を例示するブロック図である。図9Aに示されているように、第4実施形態のターゲットマイコン41は、デジタルI/O領域45と、アナログI/O領域46と、デバッグ用電源回路47と、デジタル回路部I/O電源回路48とを備え、単一の半導体デバイスICチップにより構成されている。また、ターゲットマイコン41の本体機能のブロックとデバッグ回路43との間には、アイソレータ49が設けられている。アイソレータ49はデバッグ回路43を停止して電源供給を停止する際、ターゲットマイコン41の本体機能のブロックとデバッグ回路43との間に流れる貫通電流を抑制する。さらに、ターゲットマイコン41は、デバッグ用電力供給電源端子51と、デジタル用電源端子52と、アナログ用電源端子53と、PLL用電源端子54と、デバッグ回路専用I/O端子55を備えている。デジタル用電源端子52と、アナログ用電源端子53と、PLL用電源端子54とは、電源回路14に接続されている。デバッグ用電力供給電源端子51は、トランシーバ回路42の電源回路44に接続されている。その電源回路44は、デバッグ用電源供給回路44aとトランシーバ用電源供給回路44bとを含んでいる。デバッグ用電源供給回路44aは、デバッグ用電力供給電源端子51を介してマイコン内蔵デバッグ回路用電力をデバッグ用電源回路47に供給している。デジタル回路部I/O電源回路48は、デジタル用電源端子52を介して受け取る電力に応じて、ターゲットマイコン41内部の各回路ブロックに供給する電力を生成する。デジタルI/O領域45は、そのデジタル回路部I/O電源回路48から供給される電力に応じて動作している。そのデジタルI/O領域45の一部は、デバッグ回路43用のI/Oバッファとして機能している。デバッグ回路専用I/O端子55は、そのデバッグ回路43用のI/Oバッファとトランシーバ回路42とを接続している。図9Aに例示するターゲットマイコン41において、デバッグ回路43専用のI/Oバッファを設けることなく、一般的なデジタルI/O領域45を使用して、データの送受信を行っている。汎用のデジタルI/O領域45を使用し、デバッグ機能の端子と、ターゲットマイコン41の本体機能の端子とを多重化させることで、実装品に、デバッグ回路43を内蔵することが可能となる。このような構成によって、消費電力が大きいデバッグ回路43との電力を外部から受け取るとともに、デジタル回路部I/O電源回路48からの電力で動作するデジタルI/O領域45を有するターゲットマイコン41を実現することができる。図9Bは、第4実施形態のターゲットマイコン41の他の構成を例示するブロック図である。図9Bに示されているように、そのターゲットマイコン41は、デバッグ回路専用I/Oバッファ56を備えている。デバッグ回路専用I/Oバッファ56はデバッグ回路43の高速動作に対応するための専用の特性を有するI/Oバッファである。また、図9Bに例示するターゲットマイコン41において、デバッグ用電源回路47は、デバッグ回路43に電力を供給するとともに、そのデバッグ回路専用I/Oバッファ56に対応した電力を供給している。さらに、アイソレータ49はデバッグ回路43を停止して電源供給を停止する際、ターゲットマイコン41の本体機能のブロックとデバッグ回路43との間に流れる貫通電流を抑制するとともに、デジタルI/O領域45やアナログI/O領域46と、デバッグ回路専用I/Oバッファ56との間の貫通電流を抑制する。図9Bに例示するターゲットマイコン41において、デバッグ回路43に専用のI/Oバッファを設けることで端子の多重化が不要になり、ターゲットマイコン41の本体機能の端子と区別されている。そのため、デバッグ回路43の機能とターゲットマイコン41の本体機能とを電気的に完全に分離することが可能である。[第5実施形態]以下に、本願発明の第5実施形態について説明を行う。図10は、第5実施形態のデバッグシステム1の構成を例示するブロック図である。図10に示されているように、第5実施形態のデバッグシステム1では、ECU5の外部にトランシーバ回路42が設けられている。さらに、第5実施形態のトランシーバ回路42は、第4実施形態のトランシーバ回路42と同様に、他の回路に電力を供給する機能を有する電源回路44を備えている。ECU5が筺体として提供される場合、そのECU筐体には、ターゲットマイコン41だけでなく様々なデバイスが搭載される。このようなECU筐体には、通信用のトランシーバ回路42の設置スペースを確保できない場合がある。第5実施形態のデバッグシステム1は、この様な場合に対応し、トランシーバ回路を外付け部品とする。ターゲットマイコン41とトランシーバ回路42の間には距離が出来るため、ターゲットマイコン12にとって通信性能を維持する負担が増える場合があるが、数十センチ程度の範囲内であれば、一般的な設計、製造技術で対応可能である。第5実施形態のデバッグシステム1においても、トランシーバ回路42と開発用外部装置6との間の通信は、長距離通信となる。しかしながら、そのトランシーバ回路42が必要とする電力は、開発用外部装置6側の外部電源31から供給されているため、ターゲットマイコン41や電源回路14に対しての負荷は発生しない。トランシーバ回路42の電源回路44は、トランシーバ回路自身が使用する電力と、デバッグ回路43に供給する電力を生成する機能を備えている。この様なターゲットマイコン41とトランシーバ回路42とを構成することで、デバッグ回路43を使用していない場合の消費電力が削減され、ターゲットマイコン41が必要としている電力のみを、ECU内部の電源回路14から供給すればよくなる。なお、第5実施形態のデバッグシステム1において、トランシーバ回路42の内部の構成に制限はなく、第4実施形態と同様に、上述の図8A~図8Cに例示した回路で構成することが可能である。[第6実施形態]以下に、本願発明の第6実施形態について説明を行う。図11は、第6実施形態のデバッグシステム1の構成を例示するブロック図である。第6実施形態のデバッグシステム1では、ECU5の内部に搭載されるターゲットマイコン41が、SIPSystemInPackageで作られている。図11に示されているように、第6実施形態のターゲットマイコン41において、マイコンチップ57は、単一の半導体デバイスICチップで構成されている。同様に、トランシーバ回路チップ58は、単一の半導体デバイスICチップで構成されている。さらに、第6実施形態のトランシーバ回路チップ58は、第4実施形態のトランシーバ回路42と同様に、他の回路に電力を供給する機能を有する電源回路44を備えている。第6実施形態のデバッグシステム1において、ターゲットマイコン41がSIPとして提供されているため、トランシーバ回路チップ58を別のパッケージに封止する工程を行う必要が無い。さらに、この構成では、マイコンチップ57とトランシーバ回路チップ58とは、異なる半導体デバイスICチップとして製造することができる。したがって、それぞれの機能に合わせて最適な設計、製造技術を適用することが可能である。この構成においても、マイコンチップ57とトランシーバ回路チップ58の電源は分離可能である。具体的には、トランシーバ回路チップ58の電源回路44は、トランシーバ回路自身が使用する電力と、デバッグ回路43に供給する電力を生成する。この様なマイコンチップ57とトランシーバ回路チップ58とを有するターゲットマイコン41を構成することで、デバッグ回路43を使用していない場合の消費電力が削減され、ターゲットマイコン41が必要としている電力のみを、ECU内部の電源回路14から供給すればよくなる。そのため、上述の第4、第5実施形態と同様の効果を得ることが可能である。また、ターゲットマイコン41がSIPとして提供されているため、マイコンチップ57とトランシーバ回路チップ58の距離は極めて短距離となり、電源供給経路においてわずかに消費される電力も削減でき、電気的特性に優れた実装が可能になる。なお、第6実施形態のデバッグシステム1において、トランシーバ回路チップ58の内部の構成に制限はなく、第4実施形態と同様に、上述の図8A~図8Cに例示した回路で構成することが可能である。以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。