"第1のMISトランジスタと第2のMISトランジスタとを備えた半導体装置であって、前記第1のMISトランジスタは、半導体基板における第1の活性領域上に形成された第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に形成された第1のゲート電極と、前記第1の活性領域における前記第1のゲート電極の側方下に位置する領域に形成された第1導電型の第1のエクステンション領域と、前記第1の活性領域における前記第1のエクステンション領域の下に形成された第2導電型の第1のポケット領域と、前記第1の活性領域における前記第1のポケット領域の下に形成された拡散抑制不純物を含む第1の拡散抑制領域とを備え、前記第2のMISトランジスタは、前記半導体基板における第2の活性領域上に形成された第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に形成された第2のゲート電極と、前記第2の活性領域における前記第2のゲート電極の側方下に位置する領域に形成された第1導電型の第2のエクステンション領域と、前記第2の活性領域における前記第2のエクステンション領域の下に形成された第2導電型の第2のポケット領域とを備え、前記第1の活性領域における前記第1のゲート電極の直下に位置する領域の表面から前記第1のポケット領域の下面までの拡散深さは、前記第2の活性領域における前記第2のゲート電極の直下に位置する領域の表面から前記第2のポケット領域の下面までの拡散深さに比べて浅いことを特徴とする半導体装置。請求項1に記載の半導体装置において、前記第2のMISトランジスタは、前記第1のMISトランジスタよりも高い閾値電圧を有することを特徴とする半導体装置。請求項1又は2に記載の半導体装置において、前記第1の活性領域における前記第1のゲート電極の下に位置する領域に形成された第2導電型の第1のチャネル領域と、前記第2の活性領域における前記第2のゲート電極の下に位置する領域に形成された第2導電型の第2のチャネル領域とをさらに備え、前記第1の活性領域における、前記第1のゲート電極におけるゲート長方向の両端部の下に位置する領域には、前記第1のチャネル領域と前記第1のポケット領域とが重なっている第1の重なり部分が形成され、前記第2の活性領域における、前記第2のゲート電極におけるゲート長方向の両端部の下に位置する領域には、前記第2のチャネル領域と前記第2のポケット領域とが重なっている第2の重なり部分が形成されていることを特徴とする半導体装置。請求項3に記載の半導体装置において、前記第1の重なり部分における第2導電型の不純物の不純物濃度は、前記第2の重なり部分における第2導電型の不純物の不純物濃度に比べて低いことを特徴とする半導体装置。請求項3又は4に記載の半導体装置において、前記第1の重なり部分のゲート長方向の幅は、前記第2の重なり部分のゲート長方向の幅に比べて小さいことを特徴とする半導体装置。請求項3~5のうちいずれか1項に記載の半導体装置において、前記第1のポケット領域の幅は、前記第2のポケット領域の幅に比べて小さいことを特徴とする半導体装置。請求項3~6のうちいずれか1項に記載の半導体装置において、前記第1のチャネル領域における前記第1のポケット領域と重なっていない部分における第2導電型の不純物の不純物濃度は、前記第2のチャネル領域における前記第2のポケット領域と重なっていない部分における第2導電型の不純物の不純物濃度と同程度であることを特徴とする半導体装置。請求項1~7のうちいずれか1項に記載の半導体装置において、前記第1のポケット領域は、前記拡散抑制不純物を含んでいることを特徴とする半導体装置。請求項1~8のうちいずれか1項に記載の半導体装置において、前記第1のエクステンション領域は、前記拡散抑制不純物を含んでいることを特徴とする半導体装置。請求項1~9のうちいずれか1項に記載の半導体装置において、前記拡散抑制不純物は、導電性を持たない不純物であることを特徴とする半導体装置。請求項1~9のうちいずれか1項に記載の半導体装置において、前記第2導電型はp型であり、前記拡散抑制不純物は、窒素、炭素及びフッ素のうちの少なくとも1つの不純物であることを特徴とする半導体装置。請求項1~9のうちいずれか1項に記載の半導体装置において、前記第2導電型はn型であり、前記拡散抑制不純物は、アルゴン、ゲルマニウム及びシリコンのうちの少なくとも1つの不純物であることを特徴とする半導体装置。請求項1~12のうちいずれか1項に記載の半導体装置において、前記第2の活性領域における前記第2のポケット領域の下には、前記拡散抑制不純物を含む拡散抑制領域は形成されていないことを特徴とする半導体装置。請求項1~12のうちいずれか1項に記載の半導体装置において、前記第2の活性領域における前記第2のポケット領域の下に形成された前記拡散抑制不純物を含む第2の拡散抑制領域をさらに備え、前記第2の拡散抑制領域における前記拡散抑制不純物の不純物濃度は、前記第1の拡散抑制領域における前記拡散抑制不純物の不純物濃度に比べて低いことを特徴とする半導体装置。半導体基板における第1の活性領域上に設けられた第1のMISトランジスタと、前記半導体基板における第2の活性領域上に設けられた第2のMISトランジスタとを備えた半導体装置の製造方法であって、前記第1の活性領域上に第1のゲート絶縁膜を介して第1のゲート電極を形成すると共に、前記第2の活性領域上に第2のゲート絶縁膜を介して第2のゲート電極を形成する工程aと、前記第1の活性領域における前記第1のゲート電極の側方下に位置する領域に、第1導電型の第1のエクステンション領域と第2導電型の第1のポケット領域と拡散抑制不純物を含む第1の拡散抑制領域とを形成する一方、前記第2の活性領域における前記第2のゲート電極の側方下に位置する領域に、第1導電型の第2のエクステンション領域と第2導電型の第2のポケット領域とを形成する工程bとを備え、前記工程bでは、前記第1のエクステンション領域の下に前記第1のポケット領域が形成され、前記第1のポケット領域の下に前記第1の拡散抑制領域が形成され、前記第2のエクステンション領域の下に前記第2のポケット領域が形成され、前記第1の活性領域における前記第1のゲート電極の直下に位置する領域の表面から前記第1のポケット領域の下面までの拡散深さは、前記第2の活性領域における前記第2のゲート電極の直下に位置する領域の表面から前記第2のポケット領域の下面までの拡散深さに比べて浅いことを特徴とする半導体装置の製造方法。請求項15に記載の半導体装置の製造方法において、前記工程aの前に、前記第1の活性領域の上部に、第2導電型の第1のチャネル領域を形成すると共に、前記第2の活性領域の上部に、第2導電型の第2のチャネル領域を形成する工程cをさらに備えることを特徴とする半導体装置の製造方法。請求項15又は16に記載の半導体装置の製造方法において、前記工程bは、前記第1の活性領域における前記第1のゲート電極の側方下に位置する領域に前記拡散抑制不純物をイオン注入して第1の拡散抑制注入領域を形成する工程b1と、前記第1の活性領域における前記第1のゲート電極の側方下に位置する領域に第1導電型の第1の不純物をイオン注入して第1のエクステンション注入領域を形成すると共に、前記第2の活性領域における前記第2のゲート電極の側方下に位置する領域に前記第1の不純物をイオン注入して第2のエクステンション注入領域を形成する工程b2と、前記第1の活性領域における前記第1のゲート電極の側方下に位置する領域に第2導電型の第2の不純物をイオン注入して第1のポケット注入領域を形成すると共に、前記第2の活性領域における前記第2のゲート電極の側方下に位置する領域に前記第2の不純物をイオン注入して第2のポケット注入領域を形成する工程b3と、前記工程b1、前記工程b2及び前記工程b3の後に、前記半導体基板に対して熱処理を行う工程b4とを有することを特徴とする半導体装置の製造方法。請求項15又は16に記載の半導体装置の製造方法において、前記工程bは、前記第2の活性領域における前記第2のゲート電極の側方下に位置する領域に、前記拡散抑制不純物を含む第2の拡散抑制領域を形成する工程をさらに含み、前記工程bでは、前記第2のポケット領域の下に前記第2の拡散抑制領域が形成されることを特徴とする半導体装置の製造方法。請求項18に記載の半導体装置の製造方法において、前記工程bは、前記第1の活性領域における前記第1のゲート電極の側方下に位置する領域に第1の拡散抑制不純物をイオン注入する工程b1と、前記第1の活性領域における前記第1のゲート電極の側方下に位置する領域に第1導電型の第1の不純物をイオン注入して第1のエクステンション注入領域を形成すると共に、前記第2の活性領域における前記第2のゲート電極の側方下に位置する領域に前記第1の不純物をイオン注入して第2のエクステンション注入領域を形成する工程b2と、前記第1の活性領域における前記第1のゲート電極の側方下に位置する領域に第2導電型の第2の不純物をイオン注入して第1のポケット注入領域を形成すると共に、前記第2の活性領域における前記第2のゲート電極の側方下に位置する領域に前記第2の不純物をイオン注入して第2のポケット注入領域を形成する工程b3と、前記第1の活性領域における前記第1のゲート電極の側方下に位置する領域に第2の拡散抑制不純物をイオン注入すると共に、前記第2の活性領域における前記第2のゲート電極の側方下に位置する領域に前記第2の拡散抑制不純物をイオン注入する工程b4と、前記工程b1、前記工程b2、前記工程b3及び前記工程b4の後に、前記半導体基板に対して熱処理を行う工程b5とを有し、前記工程b1及び前記工程b4の後では、前記第1の拡散抑制不純物及び前記第2の拡散抑制不純物を含む第1の拡散抑制注入領域が形成され、前記第2の拡散抑制不純物を含む第2の拡散抑制注入領域が形成されることを特徴とする半導体装置の製造方法。しかしながら、従来の半導体装置では、以下に示す問題がある。従来では、図6に示すように、レジストパターンRe1をマスクとして、注入角度が25°のイオン注入条件で、活性領域101aにp型不純物をイオン注入して、注入ドーズ量が相対的に少ないp型ポケット注入領域108aを形成する。その後、図7に示すように、レジストパターンRe2をマスクとして、注入角度が25°のイオン注入条件で、活性領域101bにp型不純物をイオン注入して、注入ドーズ量が相対的に多いp型ポケット注入領域110bを形成する。このため、シャドウイングshadowing効果が発生する。シャドウイング効果とは、レジストパターンの側方に位置する部分が、影シャドウの部分、即ち、イオンの注入が遮られる部分となって、該部分にイオンが注入されないことをいう。このため、シャドウイング効果の発生を考慮して、レジストパターンRe1,Re2を活性領域101a,101bから離間させる必要があり、素子分離領域102における活性領域101aと活性領域101bとの間に位置する素子分離部102Xに、レジストパターンRe1,Re2を活性領域101a,101bから離間させるための第1,第2の離間部分を設ける必要がある。具体的には、図6に示すように、p型ポケット注入領域108aの注入角度をθ1とし、レジストパターンRe1の膜厚をt1とした場合、レジストパターンRe1のゲート長方向の側面から距離d1までの部分が、影の部分となる。よって、レジストパターンRe1のゲート長方向の側面を、活性領域101aのゲート長方向の一端から、少なくとも距離d1だけ離間する必要がある。言い換えれば、素子分離部102Xに、レジストパターンRe1によるシャドウイング効果の発生を考慮した第1の離間部分を設け、第1の離間部分のゲート長方向の第1の幅が、少なくとも距離d1以上を有する必要がある第1の幅≧距離d1。距離d1は、以下の数式1で表される。なお、注入角度θ1とは、図6から判るように、活性領域101aにおけるゲート電極106aの直下に位置する領域の表面の法線点線参照に対して傾斜する角度をいう。d1=t1×tanθ1数式1図7に示すように、p型ポケット注入領域110bの注入角度をθ2とし、レジストパターンRe2の膜厚をt2とした場合、レジストパターンRe2のゲート長方向の側面から距離d2までの部分が、影の部分となる。よって、レジストパターンRe2のゲート長方向の側面を、活性領域101bのゲート長方向の一端から、少なくとも距離d2だけ離間する必要がある。言い換えれば、素子分離部102Xに、レジストパターンRe2によるシャドウイング効果の発生を考慮した第2の離間部分を設け、第2の離間部分のゲート長方向の第2の幅が、少なくとも距離d2以上を有する必要がある第2の幅≧距離d2。距離d2は、以下の数式2で表される。なお、注入角度θ2とは、図7から判るように、活性領域101bにおけるゲート電極106bの直下に位置する領域の表面の法線点線参照に対して傾斜する角度をいう。d2=t2×tanθ2数式2従って、素子分離部102Xに、第1の幅が少なくとも距離d1以上を有する第1の離間部分、及び第2の幅が少なくとも距離d2以上を有する第2の離間部分を設ける必要がある。例えば、ゲート電極106a,106bのゲート長が、45nmである場合、膜厚t1,t2は、300nmであり、注入角度θ1,θ2は、25°である。よって、距離d1,d2は、140nm=300nmxtan25°であり、第1,第2の幅は、少なくとも140nm以上である。このため、素子分離部102Xのゲート長方向の幅を、少なくとも280nm=140nm140nm以上にする必要がある。このように、素子分離部102Xのゲート長方向の幅を、活性領域101a及び活性領域101bの加工マージン電気特性的なマージンが考慮された必要な最小分離幅例えば50nmよりも遙かに大きい幅にせざるを得ず、素子分離部102Xに、ゲート長方向の幅が例えば230nm=280nmー50nmの余分なマージン余白が必要とされる。以上説明したように、従来では、素子分離部102Xに、レジストパターンRe1,Re2によるシャドウイング効果の発生を考慮した第1,第2の離間部分を設ける必要がある。このため、素子分離部102Xのゲート長方向の幅を、活性領域101a及び活性領域101bの加工マージン電気特性的なマージンが考慮された必要な最小分離幅よりも大きい幅にせざるを得ず、素子分離部102Xに、余分なマージンが必要とされる。このため、素子分離領域102を縮小化することができず、半導体装置を微細化することができないという問題がある。前記に鑑み、本発明の目的は、第1のMISトランジスタ及び第2のMISトランジスタを備えた半導体装置において、素子分離領域を縮小化しつつ、第1のMISトランジスタの閾値電圧を、第2のMISトランジスタの閾値電圧に比べて低くすることである。前記の目的を達成するため、本発明に係る半導体装置は、第1のMISトランジスタと第2のMISトランジスタとを備えた半導体装置であって、第1のMISトランジスタは、半導体基板における第1の活性領域上に形成された第1のゲート絶縁膜と、第1のゲート絶縁膜上に形成された第1のゲート電極と、第1の活性領域における第1のゲート電極の側方下に位置する領域に形成された第1導電型の第1のエクステンション領域と、第1の活性領域における第1のエクステンション領域の下に形成された第2導電型の第1のポケット領域と、第1の活性領域における第1のポケット領域の下に形成された拡散抑制不純物を含む第1の拡散抑制領域とを備え、第2のMISトランジスタは、半導体基板における第2の活性領域上に形成された第2のゲート絶縁膜と、第2のゲート絶縁膜上に形成された第2のゲート電極と、第2の活性領域における第2のゲート電極の側方下に位置する領域に形成された第1導電型の第2のエクステンション領域と、第2の活性領域における第2のエクステンション領域の下に形成された第2導電型の第2のポケット領域とを備え、第1の活性領域における第1のゲート電極の直下に位置する領域の表面から第1のポケット領域の下面までの拡散深さは、第2の活性領域における第2のゲート電極の直下に位置する領域の表面から第2のポケット領域の下面までの拡散深さに比べて浅い。本発明に係る半導体装置によると、第1のポケット領域の下には、第1の拡散抑制領域が形成されている。これにより、熱処理時に、第1の拡散抑制注入領域に含まれる拡散抑制不純物により、第1のポケット注入領域に含まれる第2導電型の不純物が拡散することを抑制することができる。このため、第1の重なり部分における第2導電型の不純物の不純物濃度を、第2の重なり部分における第2導電型の不純物の不純物濃度に比べて低くすることができる。従って、第1のMISトランジスタの閾値電圧を、第2のMISトランジスタの閾値電圧に比べて低くすることができる。第1の重なり部分とは、第1のゲート電極におけるゲート長方向の両端部の下に位置し、且つ、第1のポケット領域と第1のチャネル領域とが重なっている部分をいう。第2の重なり部分とは、第2のゲート電極におけるゲート長方向の両端部の下に位置し、且つ、第2のポケット領域と第2のチャネル領域とが重なっている部分をいう。さらに、第1のポケット注入領域と第2のポケット注入領域とを、同一のイオン注入により形成することができる。このため、素子分離領域における第1の活性領域と第2の活性領域との間に位置する素子分離部に、従来のようにレジストパターンによるシャドウイング効果の発生を考慮した離間部分を設ける必要がない。このため、素子分離部のゲート長方向の幅を、第1の活性領域及び第2の活性領域の加工マージン電気特性的なマージンが考慮された必要な最小分離幅にして、小さくすることができる。従って、素子分離領域を縮小化することができ、半導体装置を微細化することができる。以上のように、素子分離領域を縮小化しつつ、第1のMISトランジスタの閾値電圧を、第2のMISトランジスタの閾値電圧に比べて低くすることができる。本発明に係る半導体装置において、第2のMISトランジスタは、第1のMISトランジスタよりも高い閾値電圧を有することが好ましい。本発明に係る半導体装置において、第1の活性領域における第1のゲート電極の下に位置する領域に形成された第2導電型の第1のチャネル領域と、第2の活性領域における第2のゲート電極の下に位置する領域に形成された第2導電型の第2のチャネル領域とをさらに備え、第1の活性領域における、第1のゲート電極におけるゲート長方向の両端部の下に位置する領域には、第1のチャネル領域と第1のポケット領域とが重なっている第1の重なり部分が形成され、第2の活性領域における、第2のゲート電極におけるゲート長方向の両端部の下に位置する領域には、第2のチャネル領域と第2のポケット領域とが重なっている第2の重なり部分が形成されていることが好ましい。本発明に係る半導体装置において、第1の重なり部分における第2導電型の不純物の不純物濃度は、第2の重なり部分における第2導電型の不純物の不純物濃度に比べて低いことが好ましい。本発明に係る半導体装置において、第1の重なり部分のゲート長方向の幅は、第2の重なり部分のゲート長方向の幅に比べて小さいことが好ましい。本発明に係る半導体装置において、第1のポケット領域の幅は、第2のポケット領域の幅に比べて小さいことが好ましい。本発明に係る半導体装置において、第1のチャネル領域における第1のポケット領域と重なっていない部分における第2導電型の不純物の不純物濃度は、第2のチャネル領域における第2のポケット領域と重なっていない部分における第2導電型の不純物の不純物濃度と同程度であってもよい。本発明に係る半導体装置において、第1のポケット領域は、拡散抑制不純物を含んでいることが好ましい。本発明に係る半導体装置において、第1のエクステンション領域は、拡散抑制不純物を含んでいてもよい。本発明に係る半導体装置において、拡散抑制不純物は、導電性を持たない不純物であることが好ましい。本発明に係る半導体装置において、第2導電型はp型であり、拡散抑制不純物は、窒素、炭素及びフッ素のうちの少なくとも1つの不純物であることが好ましい。本発明に係る半導体装置において、第2導電型はn型であり、拡散抑制不純物は、アルゴン、ゲルマニウム及びシリコンのうちの少なくとも1つの不純物であることが好ましい。本発明に係る半導体装置において、第2の活性領域における第2のポケット領域の下には、拡散抑制不純物を含む拡散抑制領域は形成されていなくてもよい。本発明に係る半導体装置において、第2の活性領域における第2のポケット領域の下に形成された拡散抑制不純物を含む第2の拡散抑制領域をさらに備え、第2の拡散抑制領域における拡散抑制不純物の不純物濃度は、第1の拡散抑制領域における拡散抑制不純物の不純物濃度に比べて低いことが好ましい。前記の目的を達成するため、本発明に係る半導体装置の製造方法は、半導体基板における第1の活性領域上に設けられた第1のMISトランジスタと、半導体基板における第2の活性領域上に設けられた第2のMISトランジスタとを備えた半導体装置の製造方法であって、第1の活性領域上に第1のゲート絶縁膜を介して第1のゲート電極を形成すると共に、第2の活性領域上に第2のゲート絶縁膜を介して第2のゲート電極を形成する工程aと、第1の活性領域における第1のゲート電極の側方下に位置する領域に、第1導電型の第1のエクステンション領域と第2導電型の第1のポケット領域と拡散抑制不純物を含む第1の拡散抑制領域とを形成する一方、第2の活性領域における第2のゲート電極の側方下に位置する領域に、第1導電型の第2のエクステンション領域と第2導電型の第2のポケット領域とを形成する工程bとを備え、工程bでは、第1のエクステンション領域の下に第1のポケット領域が形成され、第1のポケット領域の下に第1の拡散抑制領域が形成され、第2のエクステンション領域の下に第2のポケット領域が形成され、第1の活性領域における第1のゲート電極の直下に位置する領域の表面から第1のポケット領域の下面までの拡散深さは、第2の活性領域における第2のゲート電極の直下に位置する領域の表面から第2のポケット領域の下面までの拡散深さに比べて浅い。本発明に係る半導体装置の製造方法によると、第1のポケット領域の下に、第1の拡散抑制領域を形成する。これにより、熱処理時に、第1の拡散抑制注入領域に含まれる拡散抑制不純物により、第1のポケット注入領域に含まれる第2導電型の不純物が拡散することを抑制することができる。このため、第1の重なり部分における第2導電型の不純物の不純物濃度を、第2の重なり部分における第2導電型の不純物の不純物濃度に比べて低くすることができる。従って、第1のMISトランジスタの閾値電圧を、第2のMISトランジスタの閾値電圧に比べて低くすることができる。さらに、第1のポケット注入領域と第2のポケット注入領域とを、同一のイオン注入により形成することができる。このため、素子分離領域における第1の活性領域と第2の活性領域との間に位置する素子分離部に、従来のようにレジストパターンによるシャドウイング効果の発生を考慮した離間部分を設ける必要がない。このため、素子分離部のゲート長方向の幅を、第1の活性領域及び第2の活性領域の加工マージン電気特性的なマージンが考慮された必要な最小分離幅にして、小さくすることができる。従って、素子分離領域を縮小化することができ、半導体装置を微細化することができる。以上のように、素子分離領域を縮小化しつつ、第1のMISトランジスタの閾値電圧を、第2のMISトランジスタの閾値電圧に比べて低くすることができる。本発明に係る半導体装置の製造方法において、工程aの前に、第1の活性領域の上部に、第2導電型の第1のチャネル領域を形成すると共に、第2の活性領域の上部に、第2導電型の第2のチャネル領域を形成する工程cをさらに備えることが好ましい。本発明に係る半導体装置の製造方法において、工程bは、第1の活性領域における第1のゲート電極の側方下に位置する領域に拡散抑制不純物をイオン注入して第1の拡散抑制注入領域を形成する工程b1と、第1の活性領域における第1のゲート電極の側方下に位置する領域に第1導電型の第1の不純物をイオン注入して第1のエクステンション注入領域を形成すると共に、第2の活性領域における第2のゲート電極の側方下に位置する領域に第1の不純物をイオン注入して第2のエクステンション注入領域を形成する工程b2と、第1の活性領域における第1のゲート電極の側方下に位置する領域に第2導電型の第2の不純物をイオン注入して第1のポケット注入領域を形成すると共に、第2の活性領域における第2のゲート電極の側方下に位置する領域に第2の不純物をイオン注入して第2のポケット注入領域を形成する工程b3と、工程b1、工程b2及び工程b3の後に、半導体基板に対して熱処理を行う工程b4とを有することが好ましい。本発明に係る半導体装置の製造方法において、工程bは、第2の活性領域における第2のゲート電極の側方下に位置する領域に、拡散抑制不純物を含む第2の拡散抑制領域を形成する工程をさらに含み、工程bでは、第2のポケット領域の下に第2の拡散抑制領域が形成されることが好ましい。本発明に係る半導体装置の製造方法において、工程bは、第1の活性領域における第1のゲート電極の側方下に位置する領域に第1の拡散抑制不純物をイオン注入する工程b1と、第1の活性領域における第1のゲート電極の側方下に位置する領域に第1導電型の第1の不純物をイオン注入して第1のエクステンション注入領域を形成すると共に、第2の活性領域における第2のゲート電極の側方下に位置する領域に第1の不純物をイオン注入して第2のエクステンション注入領域を形成する工程b2と、第1の活性領域における第1のゲート電極の側方下に位置する領域に第2導電型の第2の不純物をイオン注入して第1のポケット注入領域を形成すると共に、第2の活性領域における第2のゲート電極の側方下に位置する領域に第2の不純物をイオン注入して第2のポケット注入領域を形成する工程b3と、第1の活性領域における第1のゲート電極の側方下に位置する領域に第2の拡散抑制不純物をイオン注入すると共に、第2の活性領域における第2のゲート電極の側方下に位置する領域に第2の拡散抑制不純物をイオン注入する工程b4と、工程b1、工程b2、工程b3及び工程b4の後に、半導体基板に対して熱処理を行う工程b5とを有し、工程b1及び工程b4の後では、第1の拡散抑制不純物及び第2の拡散抑制不純物を含む第1の拡散抑制注入領域が形成され、第2の拡散抑制不純物を含む第2の拡散抑制注入領域が形成されることが好ましい。本発明に係る半導体装置及びその製造方法によると、素子分離領域を縮小化しつつ、第1のMISトランジスタの閾値電圧を、第2のMISトランジスタの閾値電圧に比べて低くすることができる。以下に、本発明の実施形態について図面を参照しながら説明する。なお、本発明は、以下の実施形態に限定されない。具体的には、材料、膜厚、成膜方法及びイオン注入条件等は、以下の実施形態に記載された具体例に限定されない。一実施形態以下に、本発明の一実施形態に係る半導体装置について、図1を参照しながら説明する。図1は、本実施形態に係る半導体装置の構成を示すゲート長方向の断面図である。図1及び後述の図2~図3において、左側に示すLvt領域とは、閾値電圧が相対的に低いN型MISトランジスタが形成される領域を示し、右側に示すHvt領域とは、閾値電圧が相対的に高いN型MISトランジスタが形成される領域を示している。本実施形態に係る半導体装置は、N型MISトランジスタTrlと、N型MISトランジスタTrhとを備えている。N型MISトランジスタTrlの閾値電圧は、N型MISトランジスタTrhの閾値電圧に比べて低い。例えば、N型MISトランジスタTrlの閾値電圧は、0.2Vであり、N型MISトランジスタTrhの閾値電圧は、0.3Vである。N型MISトランジスタTrlは、半導体基板1における活性領域1a上に形成されたゲート絶縁膜5aと、ゲート絶縁膜5a上に形成されたゲート電極6aと、活性領域1aにおけるゲート電極6aの下に位置する領域に形成されたp型チャネル領域4aと、活性領域1aにおけるゲート電極6aの側方下に位置する領域に形成されたn型エクステンション領域8Aと、活性領域1aにおけるn型エクステンション領域8Aの下に形成されたp型ポケット領域9Aと、活性領域1aにおけるp型ポケット領域9Aの下に形成された拡散抑制不純物を含む拡散抑制領域7Aと、ゲート電極6aの側面上に形成されたサイドウォール11Aと、活性領域1aにおけるサイドウォール11Aの外側方下に形成されたn型ソースドレイン領域12Aと、n型ソースドレイン領域12Aの上に形成されたシリサイド膜図示省略と、ゲート電極6aの上に形成されたシリサイド膜図示省略とを備えている。N型MISトランジスタTrhは、半導体基板1における活性領域1b上に形成されたゲート絶縁膜5bと、ゲート絶縁膜5b上に形成されたゲート電極6bと、活性領域1bにおけるゲート電極6bの下に位置する領域に形成されたp型チャネル領域4bと、活性領域1bにおけるゲート電極6bの側方下に位置する領域に形成されたn型エクステンション領域8Bと、活性領域1bにおけるn型エクステンション領域8Bの下に形成されたp型ポケット領域9Bと、ゲート電極6bの側面上に形成されたサイドウォール11Bと、活性領域1bにおけるサイドウォール11Bの外側方下に形成されたn型ソースドレイン領域12Bと、n型ソースドレイン領域12Bの上に形成されたシリサイド膜図示省略と、ゲート電極6bの上に形成されたシリサイド膜図示省略とを備えている。サイドウォール11Aは、断面形状がL字状の内側サイドウォール10a、及び外側サイドウォール11aを有している。サイドウォール11Bは、断面形状がL字状の内側サイドウォール10b、及び外側サイドウォール11bを有している。活性領域1bにおけるp型ポケット領域9Bの下には、拡散抑制領域7Aに含まれる拡散抑制不純物を含む拡散抑制領域は形成されていない。活性領域1aにおける、ゲート電極6aにおけるゲート長方向の両端部の下に位置する領域には、p型チャネル領域4aとp型ポケット領域9Aとが重なっている第1の重なり部分が形成されている。活性領域1bにおける、ゲート電極6bにおけるゲート長方向の両端部の下に位置する領域には、p型チャネル領域4bとp型ポケット領域9Bとが重なっている第2の重なり部分が形成されている。p型ポケット領域9Aの拡散深さは、p型ポケット領域9Bの拡散深さに比べて浅い。例えば、p型ポケット領域9Aの拡散深さは、p型ポケット領域9Bの拡散深さに比べて、5nmだけ浅い。例えば、n型ソースドレイン領域12Aと接する位置でのp型ポケット領域9Aの拡散深さDaは、10nmであり、n型ソースドレイン領域12Bと接する位置でのp型ポケット領域9Bの拡散深さDbは、15nmである。本明細書において、p型ポケット領域9Aの拡散深さとは、活性領域1aにおけるゲート電極6aの直下に位置する領域の表面から、p型ポケット領域9Aの下面までの最大深さをいう。詳細には、図1から判るように、活性領域1aにおけるゲート電極6aの直下に位置する領域の表面を通る線から、p型ポケット領域9Aの下面までの、垂直方向活性領域1aにおけるゲート電極6aの直下に位置する領域の表面に対して垂直な方向の最大深さをいう。p型ポケット領域9Bの拡散深さとは、活性領域1bにおけるゲート電極6bの直下に位置する領域の表面から、p型ポケット領域9Bの下面までの最大深さをいう。詳細には、図1から判るように、活性領域1bにおけるゲート電極6bの直下に位置する領域の表面を通る線から、p型ポケット領域9Bの下面までの、垂直方向活性領域1bにおけるゲート電極6bの直下に位置する領域の表面に対して垂直な方向の最大深さをいう。第1の重なり部分のゲート長方向の第1の幅は、第2の重なり部分のゲート長方向の第2の幅に比べて小さい。例えば、第1の幅は、第2の幅に比べて、5nmだけ小さい。p型ポケット領域9Aの幅Waは、p型ポケット領域9Bの幅Wbに比べて小さい。本明細書において、p型ポケット領域9Aの幅とは、n型エクステンション領域8Aの接合面下面から、p型ポケット領域9Aの下面までの幅をいう。p型ポケット領域9Bの幅とは、n型エクステンション領域8Bの接合面下面から、p型ポケット領域9Bの下面までの幅をいう。第1の重なり部分におけるp型不純物の第1の不純物濃度は、第2の重なり部分におけるp型不純物の第2の不純物濃度に比べて低い。本明細書において、第1の重なり部分におけるp型不純物の第1の不純物濃度とは、第1の重なり部分におけるp型チャネル領域4aに由来するp型不純物の不純物濃度と、第1の重なり部分におけるp型ポケット領域9Aに由来するp型不純物の不純物濃度とを合計した不純物濃度である。第2の重なり部分におけるp型不純物の第2の不純物濃度とは、第2の重なり部分におけるp型チャネル領域4bに由来するp型不純物の不純物濃度と、第2の重なり部分におけるp型ポケット領域9Bに由来するp型不純物の不純物濃度とを合計した不純物濃度である。p型チャネル領域4aにおけるp型ポケット領域9Aと重なっていない部分におけるp型不純物の不純物濃度は、p型チャネル領域4bにおけるp型ポケット領域9Bと重なっていない部分におけるp型不純物の不純物濃度と同程度である。p型ポケット領域9A、n型エクステンション領域8A及びn型ソースドレイン領域12Aは、それぞれ、拡散抑制領域7Aに含まれる拡散抑制不純物を含んでいる。拡散抑制領域7Aに含まれる拡散抑制不純物は、導電性を持たない不純物であることが好ましい。例えば、MISトランジスタTrl,Trhの導電型がN型の場合、拡散抑制不純物は、窒素N、炭素C及びフッ素Fのうちの少なくとも1つの不純物であることが好ましい。以下に、本発明の一実施形態に係る半導体装置の製造方法について、図2~及び図3~を参照しながら説明する。図2~図3は、本実施形態に係る半導体装置の製造方法を工程順に示すゲート長方向の断面図である。まず、図2に示すように、例えば埋め込み素子分離ShallowTrenchIsolation:STI法により、例えばシリコンからなる半導体基板1の上部に、トレンチ内に絶縁膜が埋め込まれた素子分離領域2を選択的に形成する。これにより、半導体基板1におけるLvt領域には、素子分離領域2によって囲まれた活性領域1aが形成され、半導体基板1におけるHvt領域には、素子分離領域2によって囲まれた活性領域1bが形成される。素子分離領域2は、活性領域1aと活性領域1bとの間に位置する素子分離部を有する。素子分離部のゲート長方向の幅は、例えば50nmである。その後、半導体基板1に、例えばホウ素B等のp型不純物をイオン注入する。これにより、半導体基板1におけるLvt領域に、p型ウェル領域3aを形成する。それと共に、半導体基板1におけるHvt領域に、p型ウェル領域3bを形成する。p型ウェル領域3a,3bを形成するためのイオン注入条件は、例えば、注入エネルギーが180keV、注入ドーズ量が1.5×1013cm2である。その後、半導体基板1に、例えばB等のp型不純物をイオン注入する。これにより、半導体基板1におけるLvt領域に、p型パンチスルーストッパ図示省略を形成する。それと共に、半導体基板1におけるHvt領域に、p型パンチスルーストッパ図示省略を形成する。p型パンチスルーストッパを形成するためのイオン注入条件は、例えば、注入エネルギーが80keV、注入ドーズ量が1.5×1013cm2である。その後、活性領域1a及び活性領域1bに、例えばB等のp型不純物をイオン注入する。これにより、活性領域1aの上部に、p型チャネル領域4aを形成する。それと共に、活性領域1bの上部に、p型チャネル領域4bを形成する。p型チャネル領域4a,4bを形成するためのイオン注入条件は、例えば、注入エネルギーが10keV、注入ドーズ量が1×1013cm2である。その後、例えば熱酸化法により、活性領域1aの上及び活性領域1bの上に、例えば酸化シリコンからなるゲート絶縁膜用膜5を形成する。ゲート絶縁膜用膜5の膜厚は、例えば2nmである。その後、ゲート絶縁膜用膜5の上に、例えばポリシリコンからなるゲート電極用膜6を形成する。ゲート電極用膜6の膜厚は、例えば100nmである。次に、図2に示すように、ゲート電極用膜6の上に、ゲートパターン形状を有するレジストパターン図示省略を形成する。その後、レジストパターンをマスクとして、例えばドライエッチングにより、ゲート電極用膜6及びゲート絶縁膜用膜5を順次パターニングする。これにより、活性領域1aの上には、ゲート絶縁膜5a及びゲート電極6aが順次形成され、活性領域1bの上には、ゲート絶縁膜5b及びゲート電極6bが順次形成される。ゲート電極6a,6bのゲート長は、例えば45nmである。その後、レジストパターンを除去する。ゲート電極6a,6bのゲート長とは、ゲート電極6a,6bのゲート長方向の幅をいう。次に、図2に示すように、Lvt領域を露出し且つHvt領域を覆うレジストパターンReを形成する。その後、ゲート電極6a及びレジストパターンReをマスクとして、活性領域1aに、例えば窒素N等の拡散抑制不純物をイオン注入する。これにより、活性領域1aにおけるゲート電極6aの側方下に位置する領域に、拡散抑制注入領域7aを形成する。拡散抑制注入領域7aを形成するためのイオン注入条件は、例えば、注入角度が0°、注入エネルギーが10keV、注入ドーズ量が1.2×1014cm2である。その後、レジストパターンReを除去する。本実施形態では、拡散抑制不純物として、例えばNを用いた場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、例えばN、C及びFのうちの少なくとも1つの不純物を用いることが好ましい。これにより、拡散抑制不純物を、活性領域1aに深く注入することができるため、後述の通り、拡散抑制注入領域7aの注入深さを、p型ポケット注入領域9aの注入深さよりも深くすることができる。次に、図3に示すように、ゲート電極6aをマスクとして、活性領域1aに、例えばヒ素As等のn型不純物をイオン注入する。それと共に、ゲート電極6bをマスクとして、活性領域1bに、As等のn型不純物をイオン注入する。これにより、活性領域1aにおけるゲート電極6aの側方下に位置する領域に、n型エクステンション注入領域8aを形成する。それと共に、活性領域1bにおけるゲート電極6bの側方下に位置する領域に、n型エクステンション注入領域8bを形成する。n型エクステンション注入領域8a,8bを形成するためのイオン注入条件は、例えば、注入角度が0°、注入エネルギーが1.5keV、注入ドーズ量が1×1015cm2である。n型エクステンション注入領域8aの注入深さは、拡散抑制注入領域7aの注入深さよりも浅い。その後、ゲート電極6aをマスクとして、活性領域1aに、例えばB等のp型不純物をイオン注入する。それと共に、ゲート電極6bをマスクとして、活性領域1bに、例えばB等のp型不純物をイオン注入する。これにより、活性領域1aにおけるゲート電極6aの側方下に位置する領域に、p型ポケット注入領域9aを形成する。それと共に、活性領域1bにおけるゲート電極6bの側方下に位置する領域に、p型ポケット注入領域9bを形成する。p型ポケット注入領域9a,9bを形成するためのイオン注入条件は、例えば、注入角度が25°、注入エネルギーが7keV、注入ドーズ量が4×1013cm2である。p型ポケット注入領域9aの注入深さは、拡散抑制注入領域7aの注入深さよりも浅く、且つ、n型エクステンション注入領域8aの注入深さよりも深い。p型ポケット注入領域9bの注入深さは、n型エクステンション注入領域8bの注入深さよりも深い。本実施形態では、p型ポケット注入領域9a,9bの注入角度が、例えば25°である場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、注入角度は、5°以上で且つ40°以下であることが好ましく、15°以上で且つ40°以下であることがより好ましい。なお、本明細書において、拡散抑制注入領域7aの注入深さとは、活性領域1aにおけるゲート電極6aの直下に位置する領域の表面から、拡散抑制注入領域7aの下面までの深さをいう。n型エクステンション注入領域8a,8bの注入深さとは、活性領域1a,1bにおけるゲート電極6a,6bの直下に位置する領域の表面から、n型エクステンション注入領域8a,8bの下面接合面までの深さをいう。p型ポケット注入領域9a,9bの注入深さとは、活性領域1a,1bにおけるゲート電極6a,6bの直下に位置する領域の表面から、p型ポケット注入領域9a,9bの下面までの深さをいう。次に、図3に示すように、例えばCVDChemicalVaporDeposition法により、半導体基板1上の全面に、例えば酸化シリコンからなる第1の絶縁膜及び例えば窒化シリコンからなる第2の絶縁膜を順次形成する。第1の絶縁膜の膜厚は、例えば10nmであり、第2の絶縁膜の膜厚は、例えば30nmである。その後、第2の絶縁膜及び第1の絶縁膜に対して、例えば異方性エッチングを順次行う。これにより、ゲート電極6aの側面上に、サイドウォール11Aを形成する。それと共に、ゲート電極6bの側面上に、サイドウォール11Bを形成する。サイドウォール11Aは、酸化シリコンからなる内側サイドウォール10a及び窒化シリコンからなる外側サイドウォール11aを有する。サイドウォール11Bは、酸化シリコンからなる内側サイドウォール10b及び窒化シリコンからなる外側サイドウォール11bを有する。次に、図3に示すように、ゲート電極6a及びサイドウォール11Aをマスクとして、活性領域1aに、例えばAs等のn型不純物をイオン注入する。それと共に、ゲート電極6b及びサイドウォール11Bをマスクとして、活性領域1bに、例えばAs等のn型不純物をイオン注入する。これにより、活性領域1aにおけるサイドウォール11Aの外側方下に位置する領域に、n型ソースドレイン注入領域12aを形成する。それと共に、活性領域1bにおけるサイドウォール11Bの外側方下に位置する領域に、n型ソースドレイン注入領域12bを形成する。n型ソースドレイン注入領域12a,12bを形成するためのイオン注入条件は、例えば、注入エネルギーが20keV、注入ドーズ量が4×1015cm2である。次に、例えば1050°Cの下、半導体基板1に対して、例えばスパイクRTARapidThermalAnnealing処理等の熱処理を行う。熱処理により、拡散抑制注入領域7aに含まれる拡散抑制不純物を拡散させて、拡散抑制領域7Aを形成する。それと共に、熱処理により、n型エクステンション注入領域8a及びn型エクステンション注入領域8bに含まれるn型不純物を電気的に活性化させると共に拡散させて、n型エクステンション領域8A及びn型エクステンション領域8Bを形成する。それと共に、熱処理により、p型ポケット注入領域9a及びp型ポケット注入領域9bに含まれるp型不純物を電気的に活性化させると共に拡散させて、p型ポケット領域9A及びp型ポケット領域9Bを形成する。それと共に、熱処理により、n型ソースドレイン注入領域12a及びn型ソースドレイン注入領域12bに含まれるn型不純物を電気的に活性化させると共に拡散させて、n型ソースドレイン領域12A及びn型ソースドレイン領域12Bを形成する。本実施形態では、熱処理時に、拡散抑制注入領域7aに含まれる拡散抑制不純物により、p型ポケット注入領域9aに含まれるp型不純物が拡散することを抑制することができる。このため、p型ポケット領域9Aの拡散深さを、p型ポケット領域9Bの拡散深さに比べて浅くすることができる。例えば、p型ポケット領域9Aの拡散深さを、p型ポケット領域9Bの拡散深さに比べて、5nmだけ浅くすることができる。例えば、p型ポケット領域9Aの拡散深さDa図1参照は、10nmであり、p型ポケット領域9Bの拡散深さDb図1参照は、15nmである。さらに、第1の重なり部分のゲート長方向の第1の幅を、第2の重なり部分のゲート長方向の第2の幅に比べて小さくすることができる。例えば、第1の幅を、第2の幅に比べて、5nmだけ小さくすることができる。既述の通り、第1の重なり部分とは、ゲート電極6aにおけるゲート長方向の両端部の下に位置し、且つ、p型ポケット領域9Aとp型チャネル領域4aとが重なっている部分をいう。第2の重なり部分とは、ゲート電極6bにおけるゲート長方向の両端部の下に位置し、且つ、p型ポケット領域9Bとp型チャネル領域4bとが重なっている部分をいう。さらに、第1の重なり部分におけるp型不純物の第1の不純物濃度を、第2の重なり部分におけるp型不純物の第2の不純物濃度に比べて低くすることができる。これは、以下の理由による。一般に、熱処理によって注入領域に含まれる不純物が拡散されることにより、熱処理後の拡散領域の表面濃度は、図4に示すように、熱処理前の注入領域の表面濃度に比べて高くなる。一方、拡散領域のピーク濃度は、注入領域のピーク濃度に比べて低くなる。図4に示す表面とは、活性領域1a,1bにおけるゲート電極6a,6bの直下に位置する領域の表面をいう。本実施形態では、上述の通り、熱処理時に、拡散抑制注入領域7aに含まれる拡散抑制不純物により、p型ポケット注入領域9aに含まれるp型不純物が拡散することを抑制することができる。このため、熱処理後のp型ポケット領域9Aにおけるp型不純物の不純物濃度は、図4に示す熱処理前の曲線に近似した曲線を描く。一方、活性領域1bにおけるゲート電極6bの側方下に位置する領域には、拡散抑制注入領域が形成されていないため、p型ポケット注入領域9bに含まれるp型不純物の拡散が抑制されることはない。このため、熱処理後のp型ポケット領域9Bにおけるp型不純物の不純物濃度は、図4に示す熱処理後の曲線と同様の曲線を描く。よって、p型ポケット領域9Aにおけるp型不純物の表面濃度は、p型ポケット領域9Bにおけるp型不純物の表面濃度に比べて低くなる。一方、p型ポケット領域9Aにおけるp型不純物のピーク濃度は、p型ポケット領域9Bにおけるp型不純物のピーク濃度に比べて高くなる。本実施形態では、上記の通り、p型ポケット領域9Aにおけるp型不純物の表面濃度を、p型ポケット領域9Bにおけるp型不純物の表面濃度に比べて低くすることができるため、第1の重なり部分におけるp型不純物の第1の不純物濃度を、第2の重なり部分におけるp型不純物の第2の不純物濃度に比べて低くすることができる。次に、例えばスパッタリング法により、半導体基板1上の全面に、例えばニッケルNiからなるシリサイド用金属膜図示省略を形成する。シリサイド用金属膜の膜厚は、例えば10nmである。その後、例えば窒素雰囲気中、320°Cの下、半導体基板1に対して、1回目のRTA処理を行う。これにより、n型ソースドレイン領域12A,12Bに含まれるシリコンと、シリサイド用金属膜に含まれるニッケルとを反応させて、n型ソースドレイン領域12Aの上及びn型ソースドレイン領域12Bの上に、それぞれ、例えばニッケルシリサイドからなるシリサイド膜図示省略を形成する。それと共に、ゲート電極6a,6bに含まれるシリコンと、シリサイド用金属膜に含まれるニッケルとを反応させて、ゲート電極6aの上及びゲート電極6bの上に、それぞれ、例えばニッケルシリサイドからなるシリサイド膜図示省略を形成する。その後、硫酸と過酸化水素水との混合液からなるエッチング液中への浸漬により、素子分離領域2の上及びサイドウォール11A,11Bの上等に残存する未反応のシリサイド用金属膜を除去する。その後、1回目のRTA処理での温度よりも高い温度例えば550°Cの下、半導体基板1に対して、2回目のRTA処理を行う。これにより、シリサイド膜のシリサイド組成比を安定化させる。以上のようにして、本実施形態に係る半導体装置、即ち、N型MISトランジスタTrlと、N型MISトランジスタTrhとを備えた半導体装置を製造することができる。N型MISトランジスタTrlの閾値電圧は、例えば0.2Vであり、N型MISトランジスタTrhの閾値電圧は、例えば0.3Vである。本実施形態によると、図3に示すように、p型ポケット注入領域9aの下には、拡散抑制注入領域7aが形成されている。これにより、熱処理時に、拡散抑制注入領域7aに含まれる拡散抑制不純物により、p型ポケット注入領域9aに含まれるp型不純物が拡散することを抑制することができる。このため、p型ポケット領域9Aにおけるp型不純物の表面濃度を、p型ポケット領域9Bにおけるp型不純物の表面濃度に比べて低くすることができるため、第1の重なり部分におけるp型不純物の第1の不純物濃度を、第2の重なり部分におけるp型不純物の第2の不純物濃度に比べて低くすることができる。従って、N型MISトランジスタTrlの閾値電圧を、N型MISトランジスタTrhの閾値電圧に比べて低くすることができる。さらに、図3に示すように、p型ポケット注入領域9aとp型ポケット注入領域9bとを、同一のイオン注入により形成することができる。このため、素子分離領域2における活性領域1aと活性領域1bとの間に位置する素子分離部に、従来のようにレジストパターンRe1,Re2によるシャドウイング効果の発生を考慮した第1,第2の離間部分を設ける必要がない。このため、素子分離部のゲート長方向の幅を、活性領域1a及び活性領域1bの加工マージン電気特性的なマージンが考慮された必要な最小分離幅例えば50nmにして、小さくすることができる。従って、素子分離領域2を縮小化することができ、半導体装置を微細化することができる。さらに、図2に示すように、拡散抑制注入領域7aの注入角度を0°にする。このため、レジストパターンReによるシャドウイング効果が発生することはない。このため、素子分離部に、レジストパターンReによるシャドウイング効果の発生を考慮した離間部分を設ける必要がない。以上説明したように、本実施形態では、余分なマージンを必要とすることなく、N型MISトランジスタTrlの閾値電圧を、N型MISトランジスタTrhの閾値電圧に比べて低くすることができる。なお、本実施形態では、本発明の効果を有効に得るために、p型ポケット領域9Aの下に拡散抑制領域7Aを形成する場合、言い換えれば、p型ポケット領域9Aの拡散深さを、拡散抑制領域7Aの拡散深さよりも深くする場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。第1に例えば、p型ポケット領域9Aの拡散深さを、拡散抑制領域7Aの拡散深さと同程度にしてもよい。第2に例えば、p型ポケット領域9Aの拡散深さを、拡散抑制領域7Aの拡散深さよりも浅くしてもよい。いずれの場合も、活性領域1aにおけるゲート電極6aの側方下に位置する領域に、拡散抑制領域7Aが形成されている。このため、熱処理時に、拡散抑制注入領域7aに含まれる拡散抑制不純物により、p型ポケット注入領域9aに含まれるp型不純物が拡散することを抑制することができる。なお、本実施形態では、図3に示すように、n型エクステンション注入領域8a,8b及びp型ポケット注入領域9a,9bを順次形成する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。n型エクステンション注入領域8a,8b及びp型ポケット注入領域9a,9bの形成順は、順不同である。なお、本実施形態では、図2に示すように、レジストパターンReをマスクとして拡散抑制注入領域7aを形成した後に、図3に示すように、n型エクステンション注入領域8a,8b及びp型ポケット注入領域9a,9bを形成する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、レジストパターンReをマスクとして拡散抑制注入領域7aを形成する前に、n型エクステンション注入領域8a,8b及びp型ポケット注入領域9a,9bを形成してもよい。なお、本実施形態では、MISトランジスタTrl,Trhの導電型がN型である場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、MISトランジスタの導電型がP型であってもよい。このようにすると、拡散抑制領域を有するP型MISトランジスタの閾値電圧を、拡散抑制領域を有さないP型MISトランジスタの閾値電圧に比べて低くすることができる。この場合、拡散抑制領域に含まれる拡散抑制不純物は、導電型を持たない不純物であることが好ましく、MISトランジスタの導電型がP型の場合、例えばアルゴンAr,ゲルマニウムGe及びシリコンSiのうちの少なくとも1つの不純物であることが好ましい。なお、本実施形態では、例えば、注入角度が25°、注入エネルギーが7keV、注入ドーズ量が4×1013cm2のイオン注入条件で、p型ポケット注入領域9a,9bを形成し、p型ポケット領域9Aの拡散深さDaを、10nmとし、p型ポケット領域9Bの拡散深さDbを、15nmとする場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、注入角度が25°、注入エネルギーが9.3keV、注入ドーズ量が4×1013cm2のイオン注入条件で、p型ポケット注入領域9a,9bを形成し、p型ポケット領域9Aの拡散深さDaを、15nmとし、p型ポケット領域9Bの拡散深さDbを、20nmとしてもよい。一般に、p型ポケット領域9A,9Bの拡散深さは、p型ポケット注入領域9a,9bの注入エネルギーに依存する。このため、p型ポケット注入領域9a,9bの注入エネルギーを大きくすることにより、p型ポケット領域9A,9Bの拡散深さを大きくすることができる。いずれのイオン注入条件の場合も、p型ポケット領域9Aの拡散深さを、p型ポケット領域9Bの拡散深さに比べて、5nmだけ浅くすることができる。一実施形態の変形例以下に、本発明の一実施形態の変形例に係る半導体装置の製造方法について、図5及びを参照しながら説明する。図5及びは、本変形例に係る半導体装置の製造方法を工程順に示すゲート長方向の断面図である。図5及びにおいて、一実施形態の構成要素と同様の構成要素には、図2~図3及び図1に示す符号と同一の符号を付す。従って、本変形例では、一実施形態と同様の説明を適宜省略する。まず、図2及びに示す工程と同様の工程を順次行い、図2に示す構成と同様の構成を得る。次に、図2に示す工程と同様の工程を行う。具体的には、レジストパターンReを形成する。その後、ゲート電極6a及びレジストパターンReをマスクとして、活性領域1aに、例えばN等の第1の拡散抑制不純物を注入する。なお、第1の拡散抑制不純物を注入するためのイオン注入条件は、一実施形態における拡散抑制注入領域7aを形成するためのイオン注入条件と同一である。例えば、第1の拡散抑制不純物を注入するためのイオン注入条件は、注入角度が0°、注入エネルギーが10keV、注入ドーズ量が1.2×1014cm2である。その後、レジストパターンReを除去する。次に、図3に示す工程と同様の工程を行う。これにより、n型エクステンション注入領域8a,8b及びp型ポケット注入領域9a,9bを順次形成する。次に、図5に示すように、ゲート電極6aをマスクとして、活性領域1aに、例えばN等の第2の拡散抑制不純物を注入する。それと共に、ゲート電極6bをマスクとして、活性領域1bに、例えばN等の第2の拡散抑制不純物を注入する。これにより、活性領域1aにおけるゲート電極6aの側方下に位置する領域に、第1の拡散抑制不純物及び第2の拡散抑制不純物を含む拡散抑制注入領域17aを形成する。それと共に、活性領域1bにおけるゲート電極6bの側方下に位置する領域に、第2の拡散抑制不純物を含む拡散抑制注入領域17bを形成する。第2の拡散抑制不純物を注入するためのイオン注入条件は、第1の拡散抑制不純物を注入するためのイオン注入条件と同一である。例えば、第2の拡散抑制不純物を注入するためのイオン注入条件は、注入角度が0°、注入エネルギーが10keV、注入ドーズ量が1.2×1014cm2である。例えば、拡散抑制注入領域17aの注入ドーズ量は、2.4×1014cm2=1.2×1014cm21.2×1014cm2であり、拡散抑制注入領域17bの注入ドーズ量は、1.2×1014cm2である。拡散抑制注入領域17aの注入ドーズ量は、拡散抑制注入領域17bの注入ドーズ量に比べて、1.2×1014cm2だけ多い。次に、図3に示す工程と同様の工程を行う。次に、図3に示す工程と同様の工程を行う。次に、図5に示すように、例えば1050°Cの下、半導体基板1に対して、例えばスパイクRTA処理等の熱処理を行う。熱処理により、拡散抑制注入領域17aに含まれる第1,第2の拡散抑制不純物を拡散させて、拡散抑制領域17Aを形成する。それと共に、熱処理により、拡散抑制注入領域17bに含まれる第2の拡散抑制不純物を拡散させて、拡散抑制領域17Bを形成する。それと共に、熱処理により、n型エクステンション領域8A,8B、p型ポケット領域9A,9B及びn型ソースドレイン領域12A,12Bを形成する。本変形例では、熱処理時に、拡散抑制注入領域17aに含まれる第1,第2の拡散抑制不純物により、p型ポケット注入領域9aに含まれるp型不純物が拡散することを抑制することができる。同様に、熱処理時に、拡散抑制注入領域17bに含まれる第2の拡散抑制不純物により、p型ポケット注入領域9bに含まれるp型不純物が拡散することを抑制することができる。上述の通り、拡散抑制注入領域17aの注入ドーズ量は、拡散抑制注入領域17bの注入ドーズ量に比べて多い。このため、p型ポケット注入領域9aに含まれるp型不純物の拡散抑制効果は、p型ポケット注入領域9bに含まれるp型不純物の拡散抑制効果に比べて高い。このため、p型ポケット領域9Aの拡散深さを、p型ポケット領域9Bの拡散深さに比べて浅くすることができる。例えば、拡散抑制注入領域17aの注入ドーズ量を、拡散抑制注入領域17bの注入ドーズ量に比べて、1.2×1014cm2だけ多くする。これにより、p型ポケット領域9Aの拡散深さを、p型ポケット領域9Bの拡散深さに比べて、5nmだけ浅くすることができる。なお、一実施形態では、拡散抑制注入領域7aのみを形成し、拡散抑制注入領域7aの注入ドーズ量を、1.2×1014cm2とする。これにより、p型ポケット領域9Aの拡散深さを、p型ポケット領域9Bの拡散深さに比べて、5nmだけ浅くすることができる。さらに、第1の重なり部分のゲート長方向の第1の幅を、第2の重なり部分のゲート長方向の第2の幅に比べて小さくすることができる。例えば、第1の幅を、第2の幅に比べて、5nmだけ小さくすることができる。さらに、p型ポケット領域9Aにおけるp型不純物の表面濃度を、p型ポケット領域9Bにおけるp型不純物の表面濃度に比べて低くすることができるため、第1の重なり部分におけるp型不純物の第1の不純物濃度を、第2の重なり部分におけるp型不純物の第2の不純物濃度に比べて低くすることができる。次に、n型ソースドレイン領域12Aの上及びn型ソースドレイン領域12Bの上に、それぞれ、シリサイド膜図示省略を形成する。それと共に、ゲート電極6aの上及びゲート電極6bの上に、それぞれ、シリサイド膜図示省略を形成する。以上のようにして、本変形例に係る半導体装置を製造することができる。本変形例と一実施形態との相違点は、以下に示す点である。一実施形態では、図1に示すように、活性領域1aにおけるp型ポケット領域9Aの下には、拡散抑制不純物を含む拡散抑制領域7Aが形成されている。活性領域1bにおけるp型ポケット領域9Bの下には、拡散抑制領域7Aに含まれる拡散抑制不純物を含む拡散抑制領域は形成されていない。p型ポケット領域9A、n型エクステンション領域8A及びn型ソースドレイン領域12Aは、それぞれ、拡散抑制領域7Aに含まれる拡散抑制不純物を含んでいる。一方、p型ポケット領域9B、n型エクステンション領域8B及びn型ソースドレイン領域12Bは、それぞれ、拡散抑制領域7Aに含まれる拡散抑制不純物を含んでいない。これに対し、本変形例では、図5に示すように、活性領域1aにおけるp型ポケット領域9Aの下には、拡散抑制不純物具体的には、第1の拡散抑制不純物及び第2の拡散抑制不純物を含む拡散抑制領域17Aが形成されている。活性領域1bにおけるp型ポケット領域9Bの下には、拡散抑制領域17Aに含まれる拡散抑制不純物具体的には、第2の拡散抑制不純物を含む拡散抑制領域17Bが形成されている。拡散抑制領域17Bにおける拡散抑制不純物の不純物濃度は、拡散抑制領域17Aにおける拡散抑制不純物の不純物濃度に比べて低い。p型ポケット領域9A、n型エクステンション領域8A及びn型ソースドレイン領域12Aは、それぞれ、拡散抑制領域17Aに含まれる拡散抑制不純物具体的には、第1の拡散抑制不純物及び第2の拡散抑制不純物を含んでいる。p型ポケット領域9B、n型エクステンション領域8B及びn型ソースドレイン領域12Bは、それぞれ、拡散抑制領域17Aに含まれる拡散抑制不純物具体的には、第2の拡散抑制不純物を含んでいる。本変形例によると、一実施形態と同様の効果を得ることができる。さらに、以下に示す効果を得ることが可能である。一般に、半導体装置の微細化が進行するに伴い、p型ポケット領域9A,9Bの拡散深さを浅くする必要がある。p型ポケット領域9A,9Bの拡散深さを、所定の拡散深さ以下にする必要がある。本変形例によると、熱処理時に、拡散抑制注入領域17aに含まれる第1,第2の拡散抑制不純物により、p型ポケット注入領域9aに含まれるp型不純物の拡散を抑制制御することができる。同様に、熱処理時に、拡散抑制注入領域17bに含まれる第2の拡散抑制不純物により、p型ポケット注入領域9bに含まれるp型不純物の拡散を抑制制御することができる。このため、半導体装置の微細化が進行することがあっても、p型ポケット領域9A,9Bの拡散深さを、所定の拡散深さ以下にしながら、p型ポケット領域9Aの拡散深さを、p型ポケット領域9Bの拡散深さに比べて浅くすることができる。なお、本変形例では、第1の拡散抑制不純物として、例えばNを用い、第2の拡散抑制不純物として、例えばNを用いる場合、即ち、第1の拡散抑制不純物と第2の拡散抑制不純物とが、同一の拡散抑制不純物である場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、第1の拡散抑制不純物と第2の拡散抑制不純物とが、異なる拡散抑制不純物であってもよい。なお、本変形例では、図3に示すように、n型エクステンション注入領域8a,8b及びp型ポケット注入領域9a,9bを順次形成し、その後、図5に示すように、第2の拡散抑制不純物を注入する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。n型エクステンション注入領域8a,8bの形成、p型ポケット注入領域9a,9bの形成及び第2の拡散抑制不純物の注入の順は、順不同である。なお、本変形例では、図2に示すように、レジストパターンReをマスクとした第1の拡散抑制不純物の注入を行った後に、図3及び図5に示すように、n型エクステンション注入領域8a,8bの形成、p型ポケット注入領域9a,9bの形成及び第2の拡散抑制不純物の注入を行う場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、レジストパターンReをマスクとした第1の拡散抑制不純物の注入を行う前に、n型エクステンション注入領域8a,8bの形成、p型ポケット注入領域9a,9bの形成及び第2の拡散抑制不純物の注入を行ってもよい。"