シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料をチャネル形成領域に含んでおり、第1のゲート電極に加えて、前記チャネル形成領域を間に挟んで前記第1のゲート電極と向かい合う第2のゲート電極を有するトランジスタと、前記トランジスタのオンとオフの時間の比を制御する出力電圧制御回路と、前記トランジスタにより入力電圧の供給が制御され、前記時間の比に見合った高さの出力電圧を生成する定電圧生成部と、前記定電圧生成部が出力する電力の大きさに従って、前記第2のゲート電極に与える電位の高さを定めるバックゲート制御回路と、を有するDCDCコンバータ。シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料をチャネル形成領域に含んでおり、第1のゲート電極に加えて、前記チャネル形成領域を間に挟んで前記第1のゲート電極と向かい合う第2のゲート電極を有するトランジスタと、前記トランジスタのオンとオフの時間の比を制御する出力電圧制御回路と、前記トランジスタにより入力電圧の供給が制御され、前記時間の比に見合った高さの出力電圧を生成する定電圧生成部と、前記定電圧生成部が第1の電力を出力すると、前記第2のゲート電極に第1の電位を与え、前記定電圧生成部が前記第1の電力よりも大きい第2の電力を出力すると、前記第2のゲート電極に前記第1の電位よりも高い第2の電位を与えるバックゲート制御回路と、を有するDCDCコンバータ。シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料をチャネル形成領域に含んでおり、第1のゲート電極に加えて、前記チャネル形成領域を間に挟んで前記第1のゲート電極と向かい合う第2のゲート電極を有するトランジスタと、前記トランジスタのオンとオフの時間の比を制御する出力電圧制御回路と、前記トランジスタにより入力電圧の供給が制御され、前記時間の比に見合った高さの出力電圧を生成する定電圧生成部と、バックゲート制御回路と、を有し、前記バックゲート制御回路は、前記定電圧生成部から出力される電流の大きさを検知する電流検出回路と、前記電流検出回路によって検知された前記電流の大きさと、前記定電圧生成部で生成される前記出力電圧とを用いて、前記第2のゲート電極に与える電位の高さを定める電力電圧変換回路とを有するDCDCコンバータ。請求項1乃至請求項3のいずれか1項において、前記半導体材料は、酸化物半導体であるDCDCコンバータ。請求項4において、前記酸化物半導体は、In-Ga-Zn-O系の酸化物半導体であるDCDCコンバータ。請求項4または請求項5において、前記チャネル形成領域の水素濃度は、5×1019/cm3以下であるDCDCコンバータ。請求項1乃至請求項6のいずれか1項において、前記トランジスタのオフ電流密度は、100yA/μm以下であるDCDCコンバータ。請求項1乃至請求項7のいずれか1項に記載の前記DCDCコンバータと、整流回路とを有する電源回路。請求項1乃至請求項7のいずれか1項に記載の前記DCDCコンバータを有する半導体装置。ところで、DCDCコンバータは、入力電圧の値に係わらず、一定の出力電圧を得ることができる定電圧回路であり、整流回路などと共に電源回路に用いられている。特に、スイッチング方式のDCDCコンバータを用いた電源回路は、スイッチング電源またはスイッチングレギュレータと呼ばれている。スイッチング方式のDCDCコンバータは、スイッチング素子により入力電圧からパルス状の波形を有する電圧を形成し、当該電圧をコイルや容量素子などにおいて平滑化或いは保持することで、所望の大きさの出力電圧を得るものである。スイッチング方式の場合、抵抗による電圧降下を利用するリニア方式の場合よりも、DCDCコンバータにおける電力の内部損失を理論的に小さくすることができるため、電力変換効率が高く、電力損失に伴う発熱量を小さく抑えることができる。そのため、マイクロプロセッサなどの大きな出力電圧を必要とする半導体装置では、スイッチング方式のDCDCコンバータを用いた電源回路が多用されている。しかし、スイッチング方式のDCDCコンバータは、リニア方式のものより高い電力変換効率が得られるが、半導体装置の低消費電力化を図るためにはさらなる電力変換効率の向上が要求される。特に、一次電池、二次電池などの各種電池や、キャパシタなどに蓄積された電力を用いる携帯型電子機器の場合、電池またはキャパシタなどから出力される電圧を最適な大きさに変換するためには、DCDCコンバータを用いる必要がある。DCDCコンバータの電力変換効率を向上させることは、半導体装置の消費電力を小さく抑え、延いては上記半導体装置を用いた携帯型電子機器の連続使用時間を長く確保することに繋がる。上述の課題に鑑み、本発明は、電力変換効率の向上を実現するDCDCコンバータ、及び上記DCDCコンバータを用いた電源回路の提供を目的の一とする。或いは、本発明は、DCDCコンバータを用いた半導体装置の、消費電力の低減を目的の一とする。本発明者らは、DCDCコンバータの電力変換効率が、出力電力を制御するためのスイッチング素子として機能するトランジスタの、オン抵抗またはオフ電流に左右されることに着目した。そして、DCDCコンバータの出力電力が小さい場合には、トランジスタのオン抵抗による電力損失よりも、トランジスタのオフ電流による電力損失の方が、電力変換効率の低減に繋がると考えた。また、DCDCコンバータの出力電力が大きい場合には、トランジスタのオフ電流による電力損失よりも、トランジスタのオン抵抗による電力損失の方が、電力変換効率の低減に繋がると考えた。そこで、本発明の一態様に係るDCDCコンバータは、スイッチング素子として機能するトランジスタが、通常のゲート電極に加えて、チャネル形成領域を間に挟んで上記ゲート電極と向かい合い、閾値電圧を制御するためのバックゲート電極を備えるものとする。そして、DCDCコンバータから出力される出力電力の大きさに従って、バックゲート電極に与える電位の高さを制御するための、バックゲート制御回路を備える。バックゲート制御回路により、バックゲート電極に与える電位を制御することで、出力電力が大きい場合所定の値を超えた場合にはオン抵抗が下がるように閾値電圧を調整し、出力電力が小さい場合所定の値以下の場合にはオフ電流が下がるように閾値電圧を調整することができる。さらに、本発明の一態様に係るDCDCコンバータでは、スイッチング素子として機能するトランジスタが、オフ電流の極めて小さい絶縁ゲート電界効果型トランジスタ以下、単にトランジスタとするであることを特徴とするものである。上記トランジスタは、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料を、チャネル形成領域に含むことを特徴とする。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧であるトランジスタを実現することができる。このような半導体材料としては、例えば、シリコンの約3倍の大きなバンドギャップを有する酸化物半導体が挙げられる。上記構成を有するトランジスタをスイッチング素子として用いることで、出力電力が大きい場合は高電圧の印加によるスイッチング素子の劣化を防ぐことができ、出力電力が小さい場合はオフ電流を著しく低く抑えることができる。なお、電子供与体ドナーとなる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることで高純度化された酸化物半導体purifiedOSは、i型真性半導体又はi型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。具体的に、高純度化された酸化物半導体は、二次イオン質量分析法SIMS:SecondaryIonMassSpectrometryによる水素濃度の測定値が、5×1019/cm3以下、好ましくは5×1018/cm3以下、より好ましくは5×1017/cm3以下、さらに好ましくは1×1016/cm3以下とする。また、ホール効果測定により測定できる酸化物半導体膜のキャリア密度は、1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満とする。また、酸化物半導体のバンドギャップは、2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減されることで高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及び導電膜中の水素濃度測定は、SIMSで行う。SIMSは、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をSIMSで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の極大値または極小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域において、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。具体的に、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が1×106μmでチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電圧ドレイン電圧が1Vから10Vの範囲において、オフ電流ゲート電極とソース電極間の電圧を0V以下としたときのドレイン電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10-13A以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、100zA/μm以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が3Vの場合に、数十yA/μmという、さらに低いオフ電流密度が得られることが分かった。したがって、本発明の一態様に係る半導体装置では、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、100yA/μm以下、好ましくは10yA/μm以下、更に好ましくは1yA/μm以下にすることができる。従って、高純度化された酸化物半導体膜を活性層として用いたトランジスタは、オフ電流密度が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。なお、酸化物半導体は、四元系金属酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体、In-Ga-O系酸化物半導体や、In-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。なお、本明細書においては、例えば、In-Sn-Ga-Zn-O系酸化物半導体とは、インジウムIn、錫Sn、ガリウムGa、亜鉛Znを有する金属酸化物、という意味であり、その組成比は特に問わない。また、上記酸化物半導体は、珪素を含んでいてもよい。或いは、酸化物半導体は、化学式InMO3ZnOmm>0、mは自然数であるとは限らないで表記することができる。ここで、Mは、Zn、Ga、Al、Mn及びCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。本発明の一態様では、上記構成により、出力電力が大きい場合にはトランジスタのオン抵抗を下げ、出力電力が小さい場合にはトランジスタのオフ電流を下げることができる。したがって、出力電力の大きさにより、電力損失に繋がる主な要因が異なることを見極めて、その要因に合わせて電力損失を抑える対策を施すことで、DCDCコンバータ及び上記DCDCコンバータを用いた電源回路の電力変換効率を向上させることができる。或いは、DCDCコンバータの電力変換効率を向上させることで、DCDCコンバータを用いた半導体装置の消費電力を抑えることができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、マイクロプロセッサ、画像処理回路などの集積回路や、RFタグ、記憶媒体、太陽電池、発光素子を用いた照明装置、半導体表示装置など、DCDCコンバータまたは電源回路を用いることができるありとあらゆる半導体装置が、本発明の範疇に含まれる。また、半導体表示装置には、液晶表示装置、有機発光素子OLEDに代表される発光素子を備えた発光装置、電子ペーパー、DMDDigitalMicromirrorDevice、PDPPlasmaDisplayPanel、FEDFieldEmissionDisplayなど、DCDCコンバータまたは電源回路を有している半導体表示装置が、その範疇に含まれる。実施の形態1図1に、本発明の一態様に係るDCDCコンバータの構成を、図1Aに一例として示す。図1Aに示すDCDCコンバータ100は、入力端子INに与えられる電圧入力電圧を用いて、一定の電圧出力電圧を生成し、出力端子OUTから出力する電力変換回路101を有する。電力変換回路101は、スイッチング素子として機能するトランジスタ102と、定電圧生成部103とを有する。トランジスタ102は、オンのときに定電圧生成部103への入力電圧の供給を行い、オフのときにその供給を停止する。また、トランジスタ102がオフすると、定電圧生成部103にはグラウンドなどの固定電圧が与えられる。そのため、トランジスタ102のスイッチングに従って、入力電圧と固定電圧が交互に出現するパルス状の信号が、定電圧生成部103に供給される。定電圧生成部103は、コイル、容量素子、ダイオードのいずれか一つまたは複数を有している。定電圧生成部103は、パルス状の信号が供給されると、上記信号の電圧を平滑化或いは保持することで、一定の出力電圧を生成する。さらに、図1Aに示すDCDCコンバータ100は、トランジスタ102のオンの時間とオフの時間の比を制御するための出力電圧制御回路104を有する。出力電圧制御回路104において、トランジスタ102のオンの時間とオフの時間の比を制御することで、定電圧生成部103に供給されるパルス状の信号において、パルスが出現する期間の割合、すなわちデューティ比を制御することができる。トランジスタ102のスイッチングは、ゲート電極とソース電極間の電圧Vgsにより、制御することができる。出力電圧制御回路104は、ゲート電圧Vgsの時間変化を制御することで、トランジスタ102のオンの時間とオフの時間の比を制御する。デューティ比が変化すると、出力電圧の値も変化する。具体的には、入力電圧を有するパルスの出現する期間の割合が大きいほど、出力電圧と固定電圧の差は大きくなる。逆に、入力電圧によるパルスの出現する期間の割合が小さいほど、出力電圧と固定電圧の差は小さくなる。なお、本発明の一態様において、トランジスタ102は、通常のゲート電極に加えて、閾値電圧を制御するためのバックゲート電極を備えることを特徴とする。具体的に、トランジスタ102は、活性層として機能する半導体膜と、ゲート電極と、半導体膜を間に挟んでゲート電極と重なる位置に存在するバックゲート電極とを有する。さらに、トランジスタ102は、ゲート電極と半導体膜の間に形成された絶縁膜と、バックゲート電極と半導体膜の間に形成された絶縁膜と、半導体膜に接するソース電極及びドレイン電極とを有する。そして、図1Aに示すDCDCコンバータは、トランジスタ102のバックゲート電極に与える電位を制御するための、バックゲート制御回路105を備える。トランジスタ102の閾値電圧は、バックゲート電極とソース電極間のバックゲート電圧Vbgsを調整することで、制御することができる。そして、バックゲート制御回路105は、DCDCコンバータ100から出力される電力出力電力の大きさに従って、バックゲート電極に与える電位を制御することでバックゲート電圧Vbgsを調整し、トランジスタ102の閾値電圧を出力電力の大きさに合わせて制御する。具体的に、バックゲート制御回路105は、出力電力が大きい場合所定の値を超えた場合には、バックゲート電圧Vbgsを高くして、閾値電圧をマイナス方向にシフトさせることで、トランジスタ102のオン抵抗を小さくする。また、バックゲート制御回路105は、出力電力が小さい場合所定の値をより小さい場合には、バックゲート電圧Vbgsを低くして、閾値電圧をプラス方向にシフトさせることで、トランジスタ102のオフ電流を小さくする。上記構成により、DCDCコンバータ100の出力電力が小さい場合には、トランジスタ102のオン抵抗による電力損失よりも、トランジスタ102のオフ電流による電力損失を優先的に小さく抑えることで、電力変換効率の低減を防ぐことができる。また、DCDCコンバータ100の出力電力が大きい場合には、トランジスタ102のオフ電流による電力損失よりも、トランジスタ102のオン抵抗による電力損失を優先的に小さく抑えることで、電力変換効率の低減を防ぐことができる。なお、特に断りがない限り、本明細書でオフ電流とは、nチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が0以下であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、pチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が0以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。また、本発明の一態様に係るDCDCコンバータ100は、トランジスタ102が有する半導体膜に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低いワイドギャップ半導体材料を用いることを特徴とする。ワイドギャップ半導体の一例として、炭化珪素SiC、窒化ガリウムGaNなどの化合物半導体、酸化亜鉛ZnOなどの金属酸化物でなる酸化物半導体などを適用することができる。ただし、炭化シリコンや窒化ガリウムなどの化合物半導体は単結晶であることが必須で、単結晶材料を得るためには、酸化物半導体のプロセス温度よりも著しく高い温度による結晶成長であるとか、特殊な基板上のエピタキシャル成長が必要であるとか、作製条件が厳しく、いずれも入手が容易なシリコンウェハや低い耐熱温度のガラス基板上への成膜は難しい。しかし、酸化物半導体は、スパッタリング法や湿式法印刷法などにより作製可能であり、量産性に優れるといった利点がある。また、酸化物半導体は室温でも成膜が可能なため、ガラス基板上への成膜、或いは半導体素子を用いた集積回路上への成膜が可能であり、基板の大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中でも、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性能例えば電界効果移動度を向上させるために結晶性の酸化物半導体を得ようとする場合でも、200°Cから800°Cの熱処理によって結晶性の酸化物半導体を得ることができる。以下の説明では、バンドギャップが大きい半導体として、上記のような利点を有する酸化物半導体を用いる場合を例に挙げている。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧であるトランジスタ102を実現することができる。そして、上記構成を有するトランジスタ102をスイッチング素子として用いることで、出力電力が大きい場合は高電圧の印加によるスイッチング素子の劣化を防ぐことができ、出力電力が小さい場合はオフ電流を著しく低く抑えることができる。図1Bに、チャネルエッチ構造を有するトップゲート型のトランジスタ102の構造を、一例として断面図で示す。図1Bに示すトランジスタ102は、絶縁表面を有する基板120上にゲート電極110と、ゲート電極110上の絶縁膜111と、絶縁膜111を間に挟んでゲート電極110と重なっている半導体膜112と、半導体膜112上のソース電極113及びドレイン電極114と、半導体膜112、ソース電極113及びドレイン電極114上の絶縁膜115と、絶縁膜115を間に挟んで半導体膜112と重なっているバックゲート電極116とを有している。さらに、バックゲート電極116は絶縁膜117に覆われており、トランジスタ102は絶縁膜117をその構成要素に加えても良い。図1Bに示すトランジスタ102は、ボトムゲート型であり、なおかつ、ソース電極113とドレイン電極114の間に位置する半導体膜112の一部、すなわち、ソース電極113とドレイン電極114と重なっていない半導体膜112の一部が、エッチングされたチャネルエッチ構造である場合を例示している。なお、図1Bでは、トランジスタ102がシングルゲート構造である場合を例示しているが、トランジスタ102は、電気的に接続された複数のゲート電極110を有することで、チャネル形成領域を複数有する、マルチゲート構造であっても良い。また、酸素を含む酸化珪素、酸化窒化珪素などの無機材料を半導体膜112に接している絶縁膜115に用いることで、水分または水素を低減させるための加熱処理により半導体膜112中に酸素欠損が発生していたとしても、半導体膜112に絶縁膜115から酸素を供給し、ドナーとなる酸素欠損を低減して半導体材料の化学量論的組成比を満たす構成とすることが可能である。また、半導体膜112には化学量論的組成を超える量の酸素が含まれていることが好ましい。よって、半導体膜112をi型に近づけることができ、酸素欠損によるトランジスタ102の電気特性のばらつきを軽減し、電気特性の向上を実現することができる。また、酸素雰囲気下で半導体膜112に加熱処理を施すことで、酸化物半導体に酸素を添加し、半導体膜112中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば100°C以上350°C未満、好ましくは150°C以上250°C未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち酸素中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。或いは、イオン注入法またはイオンドーピング法などを用いて、半導体膜112に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、2.45GHzのマイクロ波でプラズマ化した酸素を半導体膜112に添加すれば良い。なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。次いで、電力変換回路101の具体的な構成の一例について説明する。なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。また、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、nチャネル型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与えられる電極がドレイン電極と呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼ばれる。以下、ソース電極とドレイン電極のいずれか一方を第1端子、他方を第2端子とし、DCDCコンバータの構成について説明する。本発明の一態様に係るDCDCコンバータは、入力電圧に対して大きい出力電圧が得られる昇圧型であっても良いし、入力電圧に対して小さい出力電圧が得られる降圧型であっても良い。図2Aに、降圧型のDCDCコンバータの構成を示す。図2Aに示すDCDCコンバータは、定電圧生成部103がダイオード130、コイル131、容量素子132を有する。また、図2Aに示すDCDCコンバータは、入力電圧の与えられる入力端子IN1と、固定電圧の与えられる入力端子IN2と、出力端子OUT1と、出力端子OUT2とを有している。トランジスタ102は、入力端子IN1とダイオード130が有する陰極との間の接続を制御している。具体的に、トランジスタ102は、その第1端子が入力端子IN1に接続されており、その第2端子がダイオード130の陰極に接続されている。コイルが有する一対の端子は、一方がダイオード130の陰極に接続され、他方がDCDCコンバータの出力端子OUT1に接続されている。入力端子IN2は、ダイオード130の陽極と出力端子OUT2に接続されている。そして、容量素子132が有する一対の電極は、一方が出力端子OUT1に接続され、他方が出力端子OUT2に接続されている。図2Aに示すDCDCコンバータでは、トランジスタ102がオンになると、入力端子IN1と出力端子OUT1との間に電位差が生じるので、コイル131に電流が流れる。コイル131は、上記電流が流れることで磁化すると共に、自己誘導により電流の流れとは逆向きの起電力が生じる。そのため、出力端子OUT1には、入力端子IN1に与えられる入力電圧を降圧することで得られる電圧が与えられる。すなわち、容量素子132が有する一対の電極間には、入力端子IN2から与えられる固定電圧と、入力電圧を降圧することで得られる電圧との差分に相当する電圧が、与えられる。次いで、トランジスタ102がオフになると、入力端子IN1と出力端子OUT1の間に形成されていた電流の経路が遮断される。コイル131では、上記電流の変化を妨げる方向、すなわち、トランジスタ102がオンのときに生じた起電力とは逆の方向の起電力が生じる。そのため、コイル131を流れる電流は、上記起電力によって生じた電圧により、維持される。すなわち、トランジスタ102がオフのときには、入力端子IN2または出力端子OUT2と、出力端子OUT1の間にコイル131とダイオード130を介した電流の経路が形成される。よって、容量素子132が有する一対の電極間に与えられている電圧は、ある程度保持される。なお、容量素子132に保持されている電圧は、出力端子OUT1から出力される出力電圧に相当する。上記動作において、トランジスタ102がオンである期間の比率が高いほど、容量素子132に保持される電圧は固定電圧と入力電圧の差分に近くなる。よって、入力電圧により近い大きさの出力電圧が得られるように、降圧することができる。逆に、トランジスタ102がオフである期間の比率が高いほど、容量素子132に保持される電圧は固定電圧との差分が小さくなる。よって、固定電圧により近い大きさの出力電圧が得られるように、降圧することができる。次いで、図2Bに、昇圧型のDCDCコンバータの構成を示す。図2Bに示すDCDCコンバータは、定電圧生成部103がダイオード130、コイル131、容量素子132を有する。また、図2Bに示すDCDCコンバータは、入力電圧の与えられる入力端子IN1と、固定電圧の与えられる入力端子IN2と、出力端子OUT1と、出力端子OUT2とを有している。コイル131が有する一対の端子は、一方が入力端子IN1に接続され、他方がダイオード130の陽極に接続されている。トランジスタ102は、上記コイル131とダイオード130の間のノードと、入力端子IN2または出力端子OUT2との間の接続を制御している。具体的に、トランジスタ102は、その第1端子がコイル131とダイオード130間のノードに接続されており、その第2端子が入力端子IN2及び出力端子OUT2に接続されている。また、ダイオード130の陰極は出力端子OUT1に接続されている。容量素子132が有する一対の電極は、一方が出力端子OUT1に接続され、他方が出力端子OUT2に接続されている。図2Bに示すDCDCコンバータでは、トランジスタ102がオンになると、入力端子IN1と入力端子IN2の間に生じる電位差により、コイル131に電流が流れる。コイル131は、上記電流が流れることで磁化する。なお、コイル131は、自己誘導により電流の流れとは逆向きの起電力が生じるため、上記電流は徐々に上昇する。次いで、トランジスタ102がオフになると、入力端子IN1と入力端子IN2の間に形成されていた電流の経路が遮断される。コイル131では、上記電流の変化を妨げる方向、すなわち、トランジスタ102がオンのときに生じた起電力とは逆の方向の起電力が生じる。そのため、コイル131が有する一対の端子間には、トランジスタ102がオンのときにコイル131に流れていた電流に準じた大きさの電圧が生じる。そして、コイル131を流れる電流は、端子間に生じた電圧によって維持される。すなわち、トランジスタ102がオフのときには、入力端子IN1と出力端子OUT1の間に、コイル131とダイオード130を介した電流の経路が形成される。このとき、出力端子OUT1には、入力端子IN1に与えられている入力電圧に、コイル131の端子間に生じた電圧が加算された電圧が与えられ、この電圧が出力電圧としてDCDCコンバータから出力される。上記出力端子OUT1の電圧と、固定電圧との差分に相当する電圧は、容量素子132の電極間において保持される。上記動作において、トランジスタ102がオンである期間の比率が高いと、コイル131に流れる電流が高くなる。そのため、トランジスタ102がオフになったときにコイル131の端子間に生じる電圧が大きくなるので、出力電圧と入力電圧の差が大きくなるように昇圧することができる。逆に、トランジスタ102がオフである期間の比率が高いほど、コイル131に流れる電流は低くなる。そのため、トランジスタ102がオフになったときにコイル131の端子間に生じる電圧が小さくなるので、出力電圧と入力電圧の差が小さくなるように昇圧することができる。なお、図1と図2では、定電圧生成部103はスイッチング素子として機能するトランジスタ102を一つだけ有する構成を示しているが、本発明はこの構成に限定されない。本発明の一態様では、複数のトランジスタが一のスイッチング素子として機能していても良い。一のスイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。いずれの場合においても、複数のトランジスタのいずれか1つまたは複数において、バックゲート電極に与えられる電位を制御し、スイッチング素子のオフ電流またはオン抵抗を、出力電力の大きさに合わせて調整することで、電力変換効率を高めることができる。なお、本明細書において、トランジスタが直列に接続されている状態とは、例えば、第1のトランジスタの第1端子と第2端子のいずれか一方のみが、第2のトランジスタの第1端子と第2端子のいずれか一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第1のトランジスタの第1端子が第2のトランジスタの第1端子に接続され、第1のトランジスタの第2端子が第2のトランジスタの第2端子に接続されている状態を意味する。また、トランジスタ102のスイッチングは、パルス幅制御PWM:PulseWidthModulationcontrolにより行っても良いし、パルス周波数制御PFM:PulseFrequencyModulationcontrolにより行っても良い。図3Aに、パルス幅制御を用いた場合の、トランジスタ102のゲート電圧Vgsの時間変化を一例として示す。図3Aでは、ゲート電圧Vgsがパルス状の電圧であり、なおかつ、そのパルス幅Tonを時間の経過に伴い大きくしている場合を示している。パルス幅制御の場合、パルスの出現するタイミングの時間間隔Tpが一定に保たれており、パルス幅Tonを可変とする。図3Bに、図3Aに示したゲート電圧Vgsの変化に従ってトランジスタ102をスイッチングさせたときに、得られる出力電力Woutの時間変化を示す。図3Bに示すように、パルス幅Tonを大きくするに伴い、大きい出力電力Woutが得られる。なお、本発明の一態様では、出力電力Woutの大きさに従って、バックゲート電極に与える電位を制御することで、バックゲート電極とソース電極間のバックゲート電圧Vbgsを調整することを特徴とする。図3Bに示すように出力電力Woutを時間変化させた場合における、バックゲート電圧Vbgsの時間変化を、図3Cに一例として示す。図3Cでは、バックゲート電圧Vbgsを段階的に高くしている。すなわち、出力電力Woutが小さい場合には、バックゲート電圧Vbgsは低くなっており、出力電力Woutが大きい場合には、バックゲート電圧Vbgsが高くなっている。よって、出力電力Woutが小さい場合にバックゲート電圧Vbgsを低くして、トランジスタ102の閾値電圧をプラス方向にシフトさせることで、トランジスタ102のオフ電流による電力損失を優先的に小さく抑え、電力変換効率の低減を防ぐことができる。また、出力電力Woutが大きい場合にはバックゲート電圧Vbgsを高くして、トランジスタ102の閾値電圧をマイナス方向にシフトさせることで、トランジスタ102のオン抵抗による電力損失を優先的に小さく抑え、電力変換効率の低減を防ぐことができる。なお、図3Cではバックゲート電圧Vbgsの大きさを7段階に設定しているが、本発明はこの構成に限定されない。バックゲート電圧Vbgsの大きさを、段階的に設定できるのであれば、上記効果を得ることができる。また、図3Bに示すように出力電力Woutを時間変化させた場合における、バックゲート電圧Vbgsの時間変化の別の一例を、図3Dに示す。図3Dでは、バックゲート電圧Vbgsを時間の経過に合わせて直線的に高くなるように変化させている。或いは、バックゲート電圧Vbgsが、トランジスタ102のゲート電圧Vgsのように、パルス状に変化していても良い。この場合、ゲート電圧Vgsのパルスの出現している期間と、バックゲート電圧Vbgsのパルスの出現している期間とが重なるように、バックゲート電圧Vbgsを制御することが望ましい。また、図4Aに、パルス周波数制御を用いた場合の、トランジスタ102のゲート電圧Vgsの時間変化を一例として示す。図4Aでは、ゲート電圧Vgsにパルス状の電圧が印加されており、なおかつ、そのパルスの出現するタイミングの時間間隔Tpを時間の経過に伴い小さくしている場合を示している。パルス周波数制御の場合、パルス幅Tonが一定に保たれており、パルスの出現するタイミングの時間間隔Tpを可変とする。図4Bに、図4Aに示したゲート電圧Vgsに従ってトランジスタ102をスイッチングさせたときに、得られる出力電力Woutの時間変化を示す。図4Bに示すように、パルスの出現するタイミングの時間間隔Tpを時間の経過に従って小さくするに伴い、大きい出力電力Woutが得られる。なお、本発明の一態様では、パルス幅制御とパルス周波数制御とを組み合わせて、トランジスタ102のスイッチングによる出力電力の調整を行っても良い。例えば、出力電力が小さい場合は、パルス周波数制御を用いた方がトランジスタ102のスイッチングの周波数を低く抑えることができ、トランジスタ102のスイッチングによる電力損失を小さく抑えることができる。逆に、出力電力が大きい場合は、パルス幅制御を用いた方がトランジスタ102のスイッチングの周波数を低く抑えることができ、トランジスタ102のスイッチングによる電力損失を小さく抑えることができる。よって、出力電力の大きさに合わせて、パルス幅制御とパルス周波数制御を切り替えることで、電力変換効率の向上を図ることができる。実施の形態2本実施の形態では、本発明のDCDCコンバータが有するトランジスタの構成及びその特性と、上記トランジスタを用いたDCDCコンバータの電力変換効率の測定について説明する。図5Aに、本発明の一態様に係るDCDCコンバータが有するトランジスタの、上面図の一例を示す。また、図5Bに、図5Aに示した上面図の、破線A1―A2における断面図を示す。図5A及び図5Bに示すトランジスタは、ガラス基板500上に、絶縁膜501と、絶縁膜501上のバックゲート電極502と、バックゲート電極502上の絶縁膜503と、絶縁膜503を間に挟んでバックゲート電極502と重なっている半導体膜504と、半導体膜504上のソース電極505及びドレイン電極506と、半導体膜504、ソース電極505及びドレイン電極506を覆っている絶縁膜507と、絶縁膜507上においてバックゲート電極502及び半導体膜504と重なっているゲート電極508とを有する。なお、図5Aでは、トランジスタの構造を明確に示すために、絶縁膜501、絶縁膜503、絶縁膜507を省略している。具体的に、絶縁膜501は、酸化窒化珪素を含んでおり、その膜厚は約100nmである。バックゲート電極502は、タングステンを含んでおり、その膜厚は150nmである。絶縁膜503は、酸化窒化珪素を含んでおり、その膜厚は100nmである。半導体膜504はIn-Ga-Zn-O系酸化物半導体を含んでおり、その膜厚は50nmである。ソース電極505及びドレイン電極506は、チタンを含んでおり、その膜厚は150nmである。絶縁膜507は、酸化珪素を含んでおり、その膜厚は300nmである。ゲート電極508は、酸化珪素を含む酸化インジウムスズITSOを含んでおり、その膜厚は150nmである。なお、チャネル形成領域は、図5Bに示すように、半導体膜504のうち、ゲート電極508と重なっており、なおかつソース電極505とドレイン電極506の間に挟まれた領域510に形成される。図6に、図5Aに示したトランジスタの、チャネル形成領域付近の拡大図を示す。ただし、図6では、バックゲート電極502を省略して示している。図6に示すように、本実施の形態で示すトランジスタでは、上部から観察したソース電極505及びドレイン電極506の輪郭が、それぞれ櫛歯状の、基板500の表面に平行な凹凸を含む形状を有している。そして、ソース電極505とドレイン電極506は、その櫛歯状の凹凸が互いに噛み合うように、なおかつ一定のチャネル長Lを保つように配置されている。また、チャネル幅Wは、キャリアが流れる方向に対して垂直な方向におけるチャネル形成領域の長さであり、図6では破線W1-W2の長さに相当する。本実施の形態では、チャネル長Lを3μm、チャネル幅Wを10cmに設定した。図7に、図5、図6に示した構造を有するトランジスタの、ゲート電圧VgsVに対するドレイン電流IdAの測定値を示す。測定において、ソース電極505とドレイン電極506間の電圧Vdsは5Vとした。また、図7では、トランジスタのバックゲート電極とソース電極間のバックゲート電圧Vbgsを、それぞれ-2.5V、0V、5V、10Vにそれぞれ設定した場合における、各測定値を示している。図7に示すように、バックゲート電圧Vbgsが低くなるほど、トランジスタの閾値電圧がプラス側にシフトし、オフ電流が低減されるのが分かる。また、バックゲート電圧Vbgsが高くなるほど、トランジスタの閾値電圧がマイナス側にシフトし、オフ電流が増加する、すなわちオン抵抗が低下するのが分かる。次いで、上記トランジスタをスイッチング素子として用いたDCDCコンバータの、電力変換効率を測定した。測定に用いたDCDCコンバータが有する電力変換回路は、図2Bに示したDCDCコンバータが有する電力変換回路101と同じ構成を有している。トランジスタ102のスイッチングは、そのゲート電圧Vgsを0Vまたは5Vとすることで制御した。また、デューティ比はパルス幅制御を用いて調整し、パルスの出現するタイミングの周波数を97Hzとした。なお、デューティ比は、トランジスタ102のゲート電圧Vgsが5Vである期間、すなわち、トランジスタ102がオンである期間の、一定期間に占める割合に相当する。また、入力端子IN1に与えられる入力電圧を5V、出力端子OUT1に与えられる出力電圧を10Vに固定した。そして、当該デューティ比を40から68まで変化させ、出力電力WoutWと電力変換効率の関係を測定により求めた。図8に、測定の結果得られた、出力電力WoutWと電力変換効率の関係を示す。図8から、出力電力Woutが小さい場合には、バックゲート電圧Vbgsが低くなるに従って高い電力変換効率が得られた。一方、出力電力Woutが大きくなるに従って、いずれの場合も電力変換効率は増大するが、バックゲート電圧Vbgsが低い場合には、電力変換効率の増大が飽和し、その後低下する。対照的に、バックゲート電圧Vbgsが5V、10Vのように高い場合には、このような電力変換効率の増大の飽和は観測されず、バックゲート電圧Vbgsが-2.5V、0Vのように低い場合と比較して高い電力変換効率が得られた。したがって、本発明の一態様では、出力電力が大きい場合に、バックゲート電圧Vbgsを高くし、出力電力が小さい場合には、バックゲート電圧Vbgsを低くするという上記構成により、図8に示した測定結果からもわかるように、高い電力変換効率を有するDCDCコンバータ、或いは電源回路を得ることができる。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。実施の形態3本実施の形態では、パルス幅制御を用いる場合の、出力電圧制御回路の構成の一例について説明する。図9に、出力電圧制御回路の構成の一例を模式的に示す。図9に示す出力電圧制御回路104は、抵抗200、抵抗201、誤差増幅器202、位相補償回路203、コンパレータ204、三角波発振器205、バッファ206を有している。抵抗200と抵抗201は直列に接続されており、抵抗200の一方の端子に、DCDCコンバータの出力端子OUT1からの出力電圧が与えられている。また、抵抗201の一方の端子には、グラウンドなどの固定電圧が与えられている。そして、抵抗200の他方の端子と、抵抗201の他方の端子とが接続されているノードが、誤差増幅器202の反転入力端子-に接続されている。よって、出力端子OUT1から与えられる出力電圧は、抵抗200と抵抗201によって抵抗分割され、誤差増幅器202の反転入力端子-に与えられる。誤差増幅器202の非反転入力端子には基準電圧Vref1が与えられている。誤差増幅器202では、反転入力端子-に与えられた電圧と、基準電圧Vref1とを比較し、その誤差を増幅して誤差増幅器202の出力端子から出力する。誤差増幅器202から出力された電圧は、位相補償回路203に与えられる。位相補償回路203では、誤差増幅器202から出力された電圧の位相を制御する。位相補償回路203による電圧の位相の制御により、誤差増幅器202またはコンパレータ204などのアンプの出力電圧が発振するのを防ぎ、DCDCコンバータの動作を安定化させることができる。位相補償回路203から出力された電圧は、コンパレータ204の非反転入力端子に与えられる。また、コンパレータ204の反転入力端子-には、三角波発振器205から出力される、三角波、或いはノコギリ波の信号が与えられる。そして、コンパレータ204では、周期が一定であり、なおかつパルス幅が非反転入力端子に与えられる電圧の大きさに従って変化する、矩形波の信号を生成する。コンパレータ204から出力された矩形波の信号は、バッファ206を介して出力電圧制御回路104から出力され、トランジスタ102のゲート電極に入力される。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。実施の形態4本実施の形態では、バックゲート制御回路の構成の一例について説明する。図10に、バックゲート制御回路の構成の一例を模式的に示す。図10に示すバックゲート制御回路105は、出力端子OUT1から出力される電流の大きさを検知する電流検出回路210と、電流検出回路210で検知された電流の大きさと、出力端子OUT1からの出力電圧とを用いて、バックゲート電極の電位を定める電力電圧変換回路216とを有している。具体的に、図10では、電流検出回路210が、CTセンサカレントトランスセンサ211と、整流器212と、積分回路213とを有する場合を例示している。CTセンサ211は、出力端子OUT1に電流を供給する配線などの導体に隣接して設置されている。そして、上記導体に電流が流れることで導体の周囲に磁束が発生すると、トランスの原理に従って、上記電流の大きさに見合った高さの電流が、CTセンサ211において生成される。例えば、出力端子OUT1を流れる電流をI0、CTセンサ211において生成される電流をIctとすると、I0:Ict=N:1N>>1となる。すなわち、CTセンサ211は、電流I0に比例した微少な電流Ictを生成することができる。整流器212は、CTセンサ211において生成された電流を整流した後、積分回路213に送る。積分回路213は、整流器212と固定電圧の与えられているノードの間において、並列に接続されている抵抗214と容量素子215とを有しており、ローパスフィルターとして機能する。よって、積分回路213は、整流器212において整流された電流を電圧に変換し、平均化して出力する。積分回路213から出力された電圧Vctは、電力電圧変換回路216に与えられる。図10では、電力電圧変換回路216が、コンパレータ217と、インバータ220と、電源221と、スイッチング素子として機能するトランジスタ218及びトランジスタ219とを有する場合を例示している。コンパレータ217の非反転入力端子には、積分回路213から出力された電圧Vctが与えられ、反転入力端子-には、出力端子OUT1の出力電圧、或いは出力端子OUT1の電圧に見合った高さの電圧が基準電圧Vref2として与えられる。コンパレータ217は、入力された電圧Vctと基準電圧Vref2を比較し、電圧Vct>基準電圧Vref2の場合はハイレベルの電圧を出力し、電圧Vct≦基準電圧Vref2の場合はローレベルの電圧を出力する。コンパレータ217から出力される電圧は、トランジスタ219のゲート電極に与えられる。さらに、コンパレータ217から出力される電圧は、インバータ220において極性が反転させられ、トランジスタ218のゲート電極に与えられる。よって、コンパレータ217から出力される電圧がハイレベルの場合、トランジスタ218はオフ、トランジスタ219はオンになるため、電源221からの電位Vbg1が、電力電圧変換回路216から出力される。コンパレータ217から出力される電圧がローレベルの場合、トランジスタ218はオン、トランジスタ219はオフになるため、グラウンドの電位Vbg2が、電力電圧変換回路216から出力される。なお、本実施の形態では、電位Vbg2がグラウンドである場合を例示しているが、電位Vbg2はグラウンド以外の電位であっても良い。電力電圧変換回路216から出力された電位Vbg1または電位Vbg2は、バックゲート制御回路105から出力されて、例えば図1Aに示したトランジスタ102のバックゲート電極に与えられる。すなわち、バックゲート制御回路105により、DCDCコンバータの出力電力に従って、トランジスタ102のバックゲート電極に与えられる電位を変えることができる。本発明の一態様では、出力端子OUT1における電流と、出力電圧に応じて、バックゲート電極に与える電位を変えることで、出力電力が大きい場合にはトランジスタ102のオン抵抗が下がるように閾値電圧を調整し、出力電力が小さい場合にはトランジスタ102のオフ電流が下がるように閾値電圧を調整することができる。よって、DCDCコンバータの電力変換効率を向上させることができる。そして、本発明の一態様のように、DCDCコンバータの出力電力をモニターし、上記出力電力に従ってバックゲート電極の電位を制御することで、DCDCコンバータの出力電圧だけをモニターする場合に比べて、バックゲート電極の電位をより適切な値に設定することができ、その結果、電力変換効率をより高めることができる。また、上記DCDCコンバータを用いることで、電源回路の電力変換効率を向上させることができる。或いは、DCDCコンバータの電力変換効率を向上させることで、DCDCコンバータを用いた半導体装置の消費電力を抑えることができる。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。実施の形態5本実施の形態では、図2に示したDCDCコンバータとは、電力変換回路101の構成が異なる、DCDCコンバータの一形態について説明する。図11Aに、フライバック式のDCDCコンバータの構成を示す。図11Aに示すDCDCコンバータは、定電圧生成部103がダイオード130、容量素子132、トランス133を有する。また、図11Aに示すDCDCコンバータは、入力電圧の与えられる入力端子IN1と、固定電圧の与えられる入力端子IN2と、出力端子OUT1と、出力端子OUT2とを有している。トランス133は、その中心に共通のコアが設けられた、一次コイルと二次コイルを有している。トランジスタ102は、入力端子IN2と、トランス133の一次コイルが有する一方の端子との、間の接続を制御している。具体的に、トランジスタ102は、その第1端子が入力端子IN2に接続されており、その第2端子が、トランス133の一次コイルが有する一方の端子に接続されている。また、トランス133の一次コイルが有する他方の端子は、入力端子IN1に接続されている。また、トランス133が有する二次コイルは、一対の端子のいずれか一方がダイオード130の陽極に接続されており、他方の端子が出力端子OUT2に接続されている。ダイオード130の陰極は、出力端子OUT1に接続されている。容量素子132が有する一対の電極は、一方が出力端子OUT1に接続されており、他方が出力端子OUT2に接続されている。また、図11Bに、フォワード式のDCDCコンバータの構成を示す。図11Bに示すDCDCコンバータは、定電圧生成部103がダイオード130、ダイオード134、コイル131、容量素子132、トランス135を有する。また、図11Bに示すDCDCコンバータは、入力電圧の与えられる入力端子IN1と、固定電圧の与えられる入力端子IN2と、出力端子OUT1と、出力端子OUT2とを有している。トランス135は、図11Aに示したトランス133と同様に、その中心に共通のコアが設けられた、一次コイルと二次コイルを有している。ただし、トランス133は、一次コイルと二次コイルの巻き始めの位置が逆側に配置されているのに対し、トランス135は、一次コイルと二次コイルの巻き始めの位置が同じ側に配置されている。トランジスタ102は、入力端子IN2と、トランス135の一次コイルが有する一方の端子との、間の接続を制御している。具体的に、トランジスタ102は、その第1端子が入力端子IN2に接続されており、その第2端子が、トランス135の一次コイルが有する一方の端子に接続されている。また、トランス135の一次コイルが有する他方の端子は、入力端子IN1に接続されている。また、トランス135が有する二次コイルは、一対の端子のいずれか一方がダイオード130の陽極に接続されており、他方の端子が出力端子OUT2に接続されている。ダイオード130の陰極は、ダイオード134の陰極及びコイル131の一方の端子に接続されている。ダイオード134の陽極は、出力端子OUT2に接続されている。コイル131の他方の端子は、出力端子OUT1に接続されている。容量素子132が有する一対の電極は、一方が出力端子OUT1に接続されており、他方が出力端子OUT2に接続されている。なお、本実施の形態では、フライバック式のDCDCコンバータと、フォワード式のDCDCコンバータの構成について示したが、本発明の一態様に係るDCDCコンバータは、これらに限定されない。本発明の一態様に係るDCDCコンバータは、スイッチング素子のデューティ比により出力電圧の大きさを調整することができるスイッチング方式であれば良い。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。実施の形態6本実施の形態では、本発明の一態様に係る半導体装置の一つである、照明装置の一形態について説明する。図12に、照明装置の構成を一例として示す。図12に示す照明装置は、交流電源301と、スイッチ302と、整流回路303と、DCDCコンバータ100と、発光素子304とを有している。整流回路303及びDCDCコンバータ100が、電源回路を構成している。図12に示すDCDCコンバータ100は、図2Aに示す降圧型のDCDCコンバータと同じ構成を有する。本発明の一態様に係る照明装置は、図2Aに示したDCDCコンバータ100を必ずしも用いる必要はなく、それ以外の本発明の一態様に係るDCDCコンバータを用いることも可能である。具体的に、図12に示す照明装置では、交流電源301からの交流電圧が、スイッチ302を介して整流回路303に与えられ、整流される。整流されることで得られた直流電圧は、DCDCコンバータ100に入力され、その大きさが調整されて出力される。DCDCコンバータ100の詳しい動作については、実施の形態1における図2Aの記載を参照することができる。本実施の形態では、DCDCコンバータ100において、入力された電圧が降圧され、出力される。そして、DCDCコンバータ100から出力された電圧が、発光素子304に与えられることで、発光素子304は発光する。発光素子304には、発光ダイオードLED、有機発光素子OLEDなど、様々な光源を用いることができる。なお、図12では、電源として交流電源301を用いている照明装置の構成を示しているが、本発明はこの構成に限定されない。電源として交流電源ではなく直流電源を用いていても良い。ただし、直流電源を用いる場合は、整流回路303を設けなくとも良い。また、図12では、電源である交流電源301を有している照明装置の構成を示しているが、本発明の一態様に係る照明装置は、必ずしも電源をその構成要素に含める必要はない。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。実施の形態7本実施の形態では、本発明の一態様に係る半導体装置の一つである、太陽電池の一形態について説明する。図13に、太陽電池の構成を一例として示す。図13に示す太陽電池は、フォトダイオード350と、スイッチ351と、容量素子352と、DCDCコンバータ100と、パルス幅変調回路353と、インバータ354と、バンドパスフィルタ355とを有している。図13に示すDCDCコンバータ100は、図2Bに示す昇圧型のDCDCコンバータと同じ構成を有する。本発明の一態様に係る太陽電池は、図2Aに示したDCDCコンバータ100を必ずしも用いる必要はなく、それ以外の本発明の一態様に係るDCDCコンバータを用いることも可能である。具体的に、図13に示す太陽電池では、フォトダイオード350に光が照射されると電圧が生じる。上記電圧は、容量素子352において平滑化された後、スイッチ351を介して、DCDCコンバータ100に入力される。なお、容量素子352を設けることで、スイッチ351のスイッチングによって生じるパルス状の電流が、フォトダイオード350に流れ込むのを防ぐことができる。そして、DCDCコンバータ100に入力された電圧は、DCDCコンバータ100においてその大きさが調整されてから、出力される。DCDCコンバータ100の詳しい動作については、実施の形態1における図2Bの記載を参照することができる。本実施の形態では、DCDCコンバータ100において、入力された電圧が昇圧され、出力される。DCDCコンバータ100の出力端子OUT1から出力された電圧は直流電圧である。インバータ354は、DCDCコンバータ100から出力された直流電圧を交流電圧に変換し、出力する。図13では、インバータ354が4つのトランジスタ356~トランジスタ359と、4つのダイオード360~ダイオード363とで構成されている例を示している。具体的に、トランジスタ356は、その第1端子がDCDCコンバータ100の出力端子OUT1に接続されており、その第2端子がトランジスタ357の第1端子に接続されている。トランジスタ357の第2端子は、DCDCコンバータ100の出力端子OUT2に接続されている。トランジスタ358は、その第1端子がDCDCコンバータ100の出力端子OUT1に接続されており、その第2端子がトランジスタ359の第1端子に接続されている。トランジスタ359の第2端子は、DCDCコンバータ100の出力端子OUT2に接続されている。ダイオード360~ダイオード363は、トランジスタ356~トランジスタ359と、それぞれ並列に接続されている。具体的には、トランジスタ356~トランジスタ359の第1端子にダイオード360~ダイオード363の陽極がそれぞれ接続され、トランジスタ356~トランジスタ359の第2端子にダイオード360~ダイオード363の陰極がそれぞれ接続されている。また、パルス幅変調回路353には、DCDCコンバータ100から出力された電圧が与えられている。パルス幅変調回路353は、上記電圧が与えられることで動作し、トランジスタ356~トランジスタ359のスイッチングを制御する信号を生成する。パルス幅変調回路353からの上記信号に従ってトランジスタ356~トランジスタ359がスイッチングを行うことで、インバータ354が有する、トランジスタ356の第2端子とトランジスタ357の第1端子が接続されているノードと、トランジスタ358の第2端子とトランジスタ359の第1端子が接続されているノードとから、PWM波形を有する交流電圧が出力される。そして、バンドパスフィルタ355を用いて、インバータ354から出力された交流の電圧の高周波成分を除去することで、正弦波を有する交流電圧を得ることができる。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。実施の形態8本実施の形態では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタとを有する、本発明の一態様に係る半導体装置の作製方法について説明する。なお、本発明の一態様では、少なくとも、DCDCコンバータの出力電力を制御するためのスイッチング素子として機能するトランジスタに、酸化物半導体を用いていれば良い。上記スイッチング素子として機能するトランジスタ以外のトランジスタは、ゲルマニウム、シリコン、シリコンゲルマニウムや、単結晶炭化シリコンなどを用いた、通常のCMOSプロセスを用いて形成することができる。例えば、シリコンを用いたトランジスタは、シリコンウェハなどの単結晶半導体基板、SOI法により作製されたシリコン薄膜、気相成長法により作製されたシリコン薄膜などを用いて形成することができる。まず、図14Aに示すように、基板700の絶縁表面上に、公知のCMOSの作製方法を用いて、nチャネル型トランジスタ704、pチャネル型トランジスタ705を形成する。本実施の形態では、単結晶の半導体基板から分離された単結晶半導体膜を用いて、nチャネル型トランジスタ704、pチャネル型トランジスタ705を形成する場合を例に挙げている。具体的な単結晶半導体膜の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板に、電界で加速されたイオンでなるイオンビームを注入し、半導体基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、半導体基板と、絶縁膜701が形成された基板700とを、間に当該絶縁膜701が挟まるように貼り合わせる。貼り合わせは、半導体基板と基板700とを重ね合わせた後、半導体基板と基板700の一部に、1N/cm2以上500N/cm2以下、好ましくは11N/cm2以上20N/cm2以下の圧力を加える。圧力をある部分に加えると、その部分から半導体基板と絶縁膜701とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドが膨張して結合し、大きな体積を有するボイドを与える。その結果、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から分離する。上記加熱処理の温度は、基板700の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜702、島状の半導体膜703を形成することができる。nチャネル型トランジスタ704は、絶縁膜701上の島状の半導体膜702を用いて形成されており、pチャネル型トランジスタ705は、絶縁膜701上の島状の半導体膜703を用いて形成されている。また、nチャネル型トランジスタ704はゲート電極706を有しており、pチャネル型トランジスタ705はゲート電極707を有している。そして、nチャネル型トランジスタ704は、島状の半導体膜702とゲート電極706の間に、絶縁膜708を有する。pチャネル型トランジスタ705は、島状の半導体膜703とゲート電極707の間に、絶縁膜708を有する。基板700として使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板700には、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730°C以上のものを用いると良い。また、ステンレス基板を含む金属基板またはシリコン基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、本実施の形態では、単結晶の半導体膜を用いてnチャネル型トランジスタ704とpチャネル型トランジスタ705を形成する例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜701上に気相成長法を用いて形成された多結晶、微結晶の半導体膜を用いても良いし、上記半導体膜を公知の技術により非晶質半導体を結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、950°C程度の高温アニール法を組み合わせた結晶化法を用いても良い。また、図14Aでは、絶縁膜708上に導電膜を形成した後、上記導電膜をエッチング等により所望の形状に加工することで、ゲート電極706及びゲート電極707と共に、配線711を形成する。次いで、図14Aに示すように、nチャネル型トランジスタ704、pチャネル型トランジスタ705、配線711を覆うように、絶縁膜712を形成する。なお、本実施の形態では、単層の絶縁膜712を用いる場合を例示しているが、上記絶縁膜712は単層である必要はなく、2層以上の絶縁膜を積層させて絶縁膜712として用いても良い。絶縁膜712は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜712として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウムなどを用いるのが望ましい。絶縁膜712は、その表面をCMP法などにより平坦化させても良い。次いで、図14Aに示すように、絶縁膜712上に、ゲート電極713を形成する。ゲート電極713の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。例えば、二層の積層構造を有するゲート電極713として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。3層の積層構造を有するゲート電極713としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。また、ゲート電極713に酸化インジウム、酸化インジウム酸化スズ混合酸化物、酸化インジウム酸化亜鉛混合酸化物、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。ゲート電極713の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により150nmのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工パターニングすることで、ゲート電極713を形成する。なお、形成されたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。次いで、図14Bに示すように、ゲート電極713上に、ゲート絶縁膜714を形成する。ゲート絶縁膜714は、プラズマCVD法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜714は、水分や水素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。不純物を除去し、酸素欠損を低減することによりi型化又は実質的にi型化された酸化物半導体高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、高純度化された酸化物半導体とゲート絶縁膜714との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜GIは、高品質化が要求される。例えば、μ波周波数2.45GHzを用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。もちろん、ゲート絶縁膜714として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜714を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜714内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。例えば、第1のゲート絶縁膜としてスパッタリング法により膜厚50nm以上200nm以下の窒化珪素膜SiNyy>0を形成し、第1のゲート絶縁膜上に第2のゲート絶縁膜として膜厚5nm以上300nm以下の酸化珪素膜SiOxx>0を積層して、膜厚100nmのゲート絶縁膜714としても良い。ゲート絶縁膜714の膜厚は、トランジスタに要求される特性によって適宜設定すればよく350nm乃至400nm程度でもよい。本実施の形態では、スパッタ法で形成された膜厚50nmの窒化珪素膜上に、スパッタ法で形成された膜厚100nmの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜714を形成する。なお、ゲート絶縁膜714は後に形成される酸化物半導体と接する。酸化物半導体は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜714は水素、水酸基および水分が含まれないことが望ましい。ゲート絶縁膜714に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極713が形成された基板700を予備加熱し、基板700に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100°C以上400°C以下、好ましくは150°C以上300°C以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。次いで、ゲート絶縁膜714上に膜厚2nm以上200nm以下、好ましくは膜厚3nm以上50nm以下、さらに好ましくは膜厚3nm以上20nm以下の酸化物半導体膜を形成する。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス例えばアルゴン雰囲気下、酸素雰囲気下、又は希ガス例えばアルゴン及び酸素混合雰囲気下においてスパッタ法により形成することができる。なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜714の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。酸化物半導体膜には、上述したように、四元系金属酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、In-Hf-Zn-O系酸化物半導体、In-La-Zn-O系酸化物半導体、In-Ce-Zn-O系酸化物半導体、In-Pr-Zn-O系酸化物半導体、In-Nd-Zn-O系酸化物半導体、In-Pm-Zn-O系酸化物半導体、In-Sm-Zn-O系酸化物半導体、In-Eu-Zn-O系酸化物半導体、In-Gd-Zn-O系酸化物半導体、In-Tb-Zn-O系酸化物半導体、In-Dy-Zn-O系酸化物半導体、In-Ho-Zn-O系酸化物半導体、In-Er-Zn-O系酸化物半導体、In-Tm-Zn-O系酸化物半導体、In-Yb-Zn-O系酸化物半導体、In-Lu-Zn-O系酸化物半導体や、二元系金属酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体、In-Ga-O系酸化物半導体や、In-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。本実施の形態では、Inインジウム、Gaガリウム、及びZn亜鉛を含むターゲットを用いたスパッタ法により得られる膜厚30nmのIn-Ga-Zn-O系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の組成比を有するターゲットを用いる。また、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の組成比を有するターゲット、またはIn2O3:Ga2O3:ZnO=1:1:4[mol数比]を有するターゲットを用いることができる。また、In、Ga、及びZnを含むターゲットの充填率は90以上100以下、好ましくは95以上100未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。なお、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=1.5:1~15:1モル数比に換算するとIn2O3:ZnO=3:4~15:2とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。Znの比率を上記範囲に収めることで、移動度の向上を実現することができる。本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板700上に酸化物半導体膜を成膜する。成膜時に、基板温度を100°C以上600°C以下、好ましくは200°C以上400°C以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水H2Oなど水素原子を含む化合物より好ましくは炭素原子を含む化合物も等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流DC電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜714までが形成された基板700を予備加熱し、基板700に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100°C以上400°C以下、好ましくは150°C以上300°C以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に行われる絶縁膜723の成膜前に、電極716~電極718まで形成した基板700にも同様に行ってもよい。次いで、図14Bに示すように、酸化物半導体膜をエッチングなどにより所望の形状に加工パターニングし、ゲート絶縁膜714上のゲート電極713と重なる位置に、島状の酸化物半導体膜715を形成する。島状の酸化物半導体膜715を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、島状の酸化物半導体膜715を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス塩素系ガス、例えば塩素Cl2、三塩化硼素BCl3、四塩化珪素SiCl4、四塩化炭素CCl4などが好ましい。また、フッ素を含むガスフッ素系ガス、例えば四弗化炭素CF4、六弗化硫黄SF6、三弗化窒素NF3、トリフルオロメタンCHF3など、臭化水素HBr、酸素O2、これらのガスにヘリウムHeやアルゴンArなどの希ガスを添加したガス、などを用いることができる。ドライエッチング法としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等を適宜調節する。ウェットエッチングに用いるエッチング液として、ITO-07N関東化学社製を用いてもよい。また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化を図ることができる。なお、次工程の導電膜を形成する前に逆スパッタを行い、島状の酸化物半導体膜715及びゲート絶縁膜714の表面に付着しているレジスト残渣などを除去することが好ましい。なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減するために、酸化物半導体膜715に対して、窒素、酸素、超乾燥空気、または希ガスアルゴン、ヘリウムなどの雰囲気下において、酸化物半導体膜715に加熱処理を施す。上記ガスは、水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下であることが望ましい。酸化物半導体膜715に加熱処理を施すことで、酸化物半導体膜715中の水分または水素を脱離させることができる。具体的には、300°C以上700°C以下、好ましくは300°C以上500°C以下で加熱処理を行えば良い。例えば、500°C、3分間以上6分間以下程度で行えばよい。加熱処理にRTA法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。本実施の形態では、加熱処理装置の一つである電気炉を用いる。なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。以上の工程により、酸化物半導体膜715中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、耐圧性が高く、オンオフ比の高いトランジスタを作製することができる。なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にc軸配向した単結晶体であることが好ましい。また、単結晶体でなくとも、各結晶が、酸化物半導体膜の表面に対して略垂直にc軸配向した多結晶体であることが好ましい。そして、上記多結晶体は、c軸配向している事に加えて、各結晶のab面が一致するか、a軸、或いは、b軸が一致していることが好ましい。なお、酸化物半導体膜の下地表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り平坦であることが望まれる。次に、絶縁膜708、絶縁膜712、ゲート絶縁膜714を部分的にエッチングすることで、島状の半導体膜702、島状の半導体膜703、配線711に達するコンタクトホールを形成する。そして、酸化物半導体膜715を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、図14Cに示すように、ソース電極、ドレイン電極、または配線として機能する電極716~電極718を形成する。なお、電極716及び電極717は、島状の半導体膜702に接している。電極717及び電極718は、島状の半導体膜703に接している。電極719は、配線711及び酸化物半導体膜715に接している。電極720は、酸化物半導体膜715に接している。電極716~電極718となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。また、導電膜は、単層構造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、Ti膜と、そのTi膜上に重ねてアルミニウム膜を積層し、さらにその上にTi膜を成膜する3層構造などが挙げられる。また、電極716~電極718となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ混合酸化物、酸化インジウム酸化亜鉛混合酸化物または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。なお、導電膜のエッチングの際に、酸化物半導体膜715がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体膜715の露出した部分が一部エッチングされることで、溝部凹部が形成されることもある。本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液アンモニア過水を用いて、選択的に導電膜をウェットエッチングすることができるが、酸化物半導体膜715も一部エッチングされる。具体的には、31重量の過酸化水素水と、28重量のアンモニア水と、水とを、体積比5:2:2で混合したアンモニア過水を用いる。或いは、塩素Cl2、三塩化硼素BCl3などを含むガスを用いて、導電膜をドライエッチングしても良い。なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。次いで、N2O、N2、またはArなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。なお、プラズマ処理を行った後、図14Dに示すように、電極716~電極718と、酸化物半導体膜715とを覆うように、絶縁膜723を形成する。絶縁膜723は、水分や、水素、酸素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜723に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、酸化物半導体膜のバックチャネル部が低抵抗化n型化してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜723はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁膜723には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜715に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、電極716~電極718及び酸化物半導体膜715と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜715内、ゲート絶縁膜714内、或いは、酸化物半導体膜715と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜715に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜715に接するのを防ぐことができる。本実施の形態では、スパッタ法で形成された膜厚200nmの酸化珪素膜上に、スパッタ法で形成された膜厚100nmの窒化珪素膜を積層させた構造を有する、絶縁膜723を形成する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では100°Cとする。なお、絶縁膜723を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガスアルゴン、ヘリウムなどの雰囲気下において、好ましくは200°C以上400°C以下、例えば250°C以上350°C以下で行う。上記ガスは、水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で250°C、1時間の加熱処理を行う。或いは、電極716~電極720を形成する前に、水分または水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のRTA処理を行っても良い。酸素を含む絶縁膜723が設けられた後に、加熱処理が施されることによって、酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体膜715に酸素欠損が発生していたとしても、絶縁膜723から酸化物半導体膜715に酸素が供与される。そして、酸化物半導体膜715に酸素が供与されることで、酸化物半導体膜715において、ドナーとなる酸素欠損を低減し、化学量論的組成比を満たすことが可能である。その結果、酸化物半導体膜715をi型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜723の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体膜715をi型に近づけることができる。また、酸素雰囲気下で酸化物半導体膜715に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体膜715中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば100°C以上350°C未満、好ましくは150°C以上250°C未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち酸素中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。或いは、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜715に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、2.45GHzのマイクロ波でプラズマ化した酸素を酸化物半導体膜715に添加すれば良い。次いで、図14Dに示すように、絶縁膜723上に導電膜を形成した後、該導電膜をパターニングすることで、酸化物半導体膜715と重なる位置にバックゲート電極725を形成する。そして、バックゲート電極725を形成した後、バックゲート電極725を覆うように絶縁膜726を形成する。バックゲート電極725は、ゲート電極713、或いは電極716~電極718と同様の材料、構造を用いて形成することが可能である。バックゲート電極725の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工パターニングすることで、バックゲート電極725を形成すると良い。以上の工程により、トランジスタ724が形成される。トランジスタ724は、ゲート電極713と、ゲート電極713上のゲート絶縁膜714と、ゲート絶縁膜714上においてゲート電極713と重なっている酸化物半導体膜715と、酸化物半導体膜715上に形成された一対の電極719または電極720と、酸化物半導体膜715上に形成された絶縁膜723と、絶縁膜723上において酸化物半導体膜715と重なっているバックゲート電極725とを有する。さらに、トランジスタ724は、絶縁膜726を、その構成要素に含めても良い。図14Dに示すトランジスタ724は、電極719と電極720の間において、酸化物半導体膜715の一部がエッチングされたチャネルエッチ構造である。なお、トランジスタ724はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極713を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。実施の形態9本実施の形態では、実施の形態8とは異なる構造を有する、酸化物半導体膜を用いたトランジスタについて説明する。図15Aに示す半導体装置では、実施の形態8と同様に、nチャネル型トランジスタ704と、pチャネル型トランジスタ705とを有している。そして、図15Aでは、nチャネル型トランジスタ704と、pチャネル型トランジスタ705上に、酸化物半導体膜を用いたチャネル保護構造の、ボトムゲート型のトランジスタ724が形成されている。トランジスタ724は、絶縁膜712上に形成されたゲート電極730と、ゲート電極730上のゲート絶縁膜731と、ゲート絶縁膜731上においてゲート電極730と重なっている酸化物半導体膜732と、ゲート電極730と重なる位置において島状の酸化物半導体膜732上に形成されたチャネル保護膜733と、酸化物半導体膜732上に形成された電極734、電極735と、電極734、電極735及びチャネル保護膜733上に形成された絶縁膜736と、酸化物半導体膜732と重なる位置において絶縁膜736上に形成されたバックゲート電極737とを有する。さらに、トランジスタ724は、バックゲート電極737上に形成された絶縁膜738を、その構成要素に含めても良い。チャネル保護膜733を設けることによって、酸化物半導体膜732のチャネル形成領域となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による膜減りなどのダメージを防ぐことができる。従ってトランジスタの信頼性を向上させることができる。チャネル保護膜733には、酸素を含む無機材料酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化アルミニウム、または酸化窒化アルミニウムなどを用いることができる。チャネル保護膜733は、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いて形成することができる。チャネル保護膜733は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャネル保護膜733を形成する。酸素を含む無機材料をチャネル保護膜733に用いることで、水分または水素を低減させるための加熱処理により酸化物半導体膜732中に酸素欠損が発生していたとしても、酸化物半導体膜732にチャネル保護膜733から酸素を供給し、ドナーとなる酸素欠損を低減して化学量論的組成を満たす構成とすることが可能である。よって、チャネル形成領域を、i型に近づけることができ、酸素欠損によるトランジスタ724の電気特性のばらつきを軽減し、電気特性の向上を実現することができる。図15Bに示す半導体装置は、実施の形態8と同様に、結晶性シリコンを用いたnチャネル型トランジスタ704と、pチャネル型トランジスタ705を有している。そして、図15Bでは、nチャネル型トランジスタ704と、pチャネル型トランジスタ705上に、酸化物半導体膜を用いたボトムコンタクト型のトランジスタ724が形成されている。トランジスタ724は、絶縁膜712上に形成されたゲート電極741と、ゲート電極741上のゲート絶縁膜742と、ゲート絶縁膜742上の電極743、電極744と、ゲート絶縁膜742を間に挟んでゲート電極741と重なっている酸化物半導体膜745と、酸化物半導体膜745上に形成された絶縁膜746と、酸化物半導体膜745と重なる位置において絶縁膜746上に形成されたバックゲート電極747とを有する。さらに、トランジスタ724は、バックゲート電極747上の絶縁膜748を、その構成要素に含めても良い。本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。実施の形態10本実施の形態では、トランジスタのオフ電流の算出例について説明する。まず、オフ電流の算出に用いた特性評価用回路の構成について、図16を用いて説明する。本実施の形態では、特性評価用回路が、互いに並列に接続された複数の測定系801を備える。具体的に図16では、8つの測定系801が並列に接続されている特性評価用回路を例示している図16では2つの測定系のみを図示。測定系801は、トランジスタ811と、トランジスタ812と、容量素子813と、トランジスタ814と、トランジスタ815とを含む。トランジスタ811は、電荷注入用トランジスタである。そして、トランジスタ811は、その第1端子が、電位V1の与えられているノードに接続されており、その第2端子が、トランジスタ812の第1端子に接続されている。トランジスタ811のゲート電極は、電位Vext_aの与えられているノードに接続されている。トランジスタ812は、リーク電流評価用トランジスタである。なお、本実施の形態においてリーク電流とは、トランジスタのオフ電流を含んでいる。そして、トランジスタ812は、その第1端子が、トランジスタ811の第2端子に接続されており、その第2端子が、電位V2の与えられているノードに接続されている。トランジスタ812のゲート電極は、電位Vext_bの与えられているノードに接続されている。容量素子813の第1の電極は、トランジスタ811の第2端子及びトランジスタ812の第1端子に接続されている。容量素子813の第2の電極は、電位V2の与えられているノードに接続されている。トランジスタ814は、その第1端子が、電位V3の与えられているノードに接続されており、その第2端子が、トランジスタ815の第1端子に接続されている。トランジスタ814のゲート電極は、トランジスタ811の第2端子、トランジスタ812の第1端子、容量素子813の第1の電極に接続されている。なお、このトランジスタ814のゲート電極が接続されている箇所を、ノードAとする。トランジスタ815は、その第1端子が、トランジスタ814の第2端子に接続されており、その第2端子が、電位V4の与えられているノードに接続されている。トランジスタ815のゲート電極は、電位Vext_cの与えられているノードに接続されている。そして、測定系801は、トランジスタ814の第2端子と、トランジスタ815の第1端子が接続されているノードの電位を、出力信号の電位Voutとして出力する。そして、本実施の形態では、トランジスタ811として、酸化物半導体を活性層に含み、なおかつ、活性層に含まれるチャネル形成領域のサイズがチャネル長L=10μm、チャネル幅W=10μmであるトランジスタを用いた。なお、チャネル形成領域とは、半導体膜のうち、ソース電極とドレイン電極の間において、ゲート絶縁膜を間に挟んでゲート電極と重なる領域に相当する。また、トランジスタ814及びトランジスタ815として、酸化物半導体を活性層に含み、なおかつ、活性層に含まれるチャネル形成領域のサイズがチャネル長L=3μm、チャネル幅W=100μmであるトランジスタを用いた。また、トランジスタ812として、酸化物半導体を活性層に含み、活性層の上部にソース電極及びドレイン電極が接し、ソース電極及びドレイン電極と、ゲート電極とが重なるオーバーラップ領域を設けず、幅1μmのオフセット領域を有するボトムゲート構造のトランジスタを用いた。オフセット領域を設けることにより、寄生容量を低減することができる。さらに、トランジスタ812として、活性層に含まれるチャネル形成領域が、下記の表1の条件1から条件6に示すような、異なるサイズを有するトランジスタを用いた。なお、電荷注入用トランジスタ811を測定系801に設けない場合には、容量素子813への電荷注入の際に、リーク電流評価用トランジスタ812を一度オンにする必要がある。この場合、リーク電流評価用トランジスタ812が、オンからオフの定常状態となるまでに時間を要するような素子だと、測定に時間を要する。図16に示すように、電荷注入用トランジスタ811と、リーク電流評価用トランジスタ812とを別々に測定系801に設けることにより、電荷注入の際に、リーク電流評価用トランジスタ812を常にオフに保つことができる。よって、測定に要する時間を短縮化することができる。また、電荷注入用トランジスタ811と、リーク電流評価用トランジスタ812とを測定系801に両方設けることにより、それぞれのトランジスタを適切なサイズとすることができる。また、リーク電流評価用トランジスタ812のチャネル幅Wを、電荷注入用トランジスタ811のチャネル幅Wよりも大きくすることにより、リーク電流評価用トランジスタ812のリーク電流以外の、特性評価回路内のリーク電流成分を相対的に小さくすることができる。その結果、リーク電流評価用トランジスタ812のリーク電流を高い精度で測定することができる。同時に、電荷注入の際に、リーク電流評価用トランジスタ812を一度オンとする必要がないため、チャネル形成領域の電荷の一部がノードAに流れ込むことによるノードAの電位変動の影響もない。一方、電荷注入用トランジスタ811のチャネル幅Wを、リーク電流評価用トランジスタ812のチャネル幅Wよりも小さくすることにより、電荷注入用トランジスタ811のリーク電流を相対的に小さくすることができる。また、電荷注入の際に、チャネル形成領域の電荷の一部がノードAに流れ込むことによるノードAの電位変動の影響も小さい。また、図16に示すように、複数の測定系801を並列に接続させた構造にすることにより、より正確に特性評価回路のリーク電流を算出することができる。次に、図16に示す特性評価回路を用いた、トランジスタのオフ電流の具体的な算出方法について説明する。まず、図16に示す特性評価回路のリーク電流測定方法について、図17を用いて説明する。図17は、図16に示す特性評価回路を用いたリーク電流測定方法を説明するためのタイミングチャートである。図16に示す特性評価回路を用いたリーク電流測定方法は、書き込み期間及び保持期間に分けられる。それぞれの期間における動作について、以下に説明する。なお、書き込み期間及び保持期間の両期間において、電位V2及び電位V4を0V、電位V3を5V、電位Vext_cを0.5Vとした。まず、書き込み期間において、電位Vext_bを、トランジスタ812がオフとなるような電位VL-3Vに設定する。また、電位V1を書き込み電位Vwに設定した後、電位Vext_aを、一定期間トランジスタ811がオンとなるような高さの電位VH5Vに設定する。上記構成により、ノードAに電荷が蓄積され、ノードAの電位は、書き込み電位Vwと同等の値になる。次いで、電位Vext_aを、トランジスタ811がオフとなるような電位VLに設定する。その後、電位V1を電位VSS0Vに設定する。次に、保持期間において、ノードAが保持する電荷量の変化に起因して生じるノードAの電位の変化量の測定を行う。電位の変化量から、トランジスタ812の第1の端子と第2の端子の間を流れる電流値を算出することができる。以上により、ノードAの電荷の蓄積とノードAの電位の変化量の測定とを行うことができる。ノードAの電荷の蓄積及びノードAの電位の変化量の測定蓄積及び測定動作ともいうは、繰り返し行う。まず、第1の蓄積及び測定動作を15回繰り返し行った。第1の蓄積及び測定動作では、書き込み期間に書き込み電位Vwとして5Vの電位を入力し、保持期間に1時間の保持を行った。次に、第2の蓄積及び測定動作を2回繰り返し行った。第2の蓄積及び測定動作では、書き込み期間に書き込み電位Vwを3.5Vとし、保持期間に50時間の保持を行った。次に、第3の蓄積及び測定動作を1回行った。第3の蓄積及び測定動作では、書き込み期間に書き込み電位Vwを4.5Vとし、保持期間に10時間の保持を行った。蓄積及び測定動作を繰り返し行うことにより、測定した電流値が、定常状態における値であることを確認することができる。言い換えると、ノードAを流れる電流IAのうち、過渡電流測定開始後から時間経過とともに減少していく電流成分を除くことができる。その結果、より高い精度でリーク電流を測定することができる。一般に、ノードAの電位VAは、出力信号の電位Voutの関数として次式のように表すことができる。また、ノードAの電荷QAは、ノードAの電位VA、ノードAに接続される容量CA、定数constを用いて、次式のように表される。ノードAに接続される容量CAは、容量素子813の容量値と、容量素子813以外の容量が有する容量値の和である。ノードAの電流IAは、ノードAに流れ込む電荷またはノードAから流れ出る電荷の時間微分であるから、ノードAの電流IAは次式のように表現される。例えば、Δtを約54000secとする。ノードAに接続される容量CAと、出力信号の電位Voutから、ノードAの電流IAを求めることができるため、特性評価回路のリーク電流を求めることができる。次に、上記特性評価回路を用いた測定方法による出力信号の電位Voutの測定結果及び該測定結果より算出した特性評価回路のリーク電流の値を示す。図18に、一例として、条件1、条件2及び条件3における上記測定第1の蓄積及び測定動作に係る経過時間Timeと、出力信号の電位Voutとの関係を示す。図19に、上記測定に係る経過時間Timeと、該測定によって算出されたリーク電流との関係を示す。測定開始後から出力信号の電位Voutが変動しており、定常状態に到るためには10時間以上必要であることがわかる。また、図20に、上記測定により見積もられた条件1乃至条件6におけるノードAの電位とリーク電流の関係を示す。図20では、例えば条件4において、ノードAの電位が3.0Vの場合、リーク電流は28yA/μmである。リーク電流にはトランジスタ812のオフ電流も含まれるため、トランジスタ812のオフ電流も28yA/μm以下とみなすことができる。以上のように、チャネル形成層としての機能を有し、高純度化された酸化物半導体層を含むトランジスタを用いた特性評価用回路において、リーク電流が十分に低いため、該トランジスタのオフ電流が十分に小さいことがわかる。本発明の一態様に係る半導体装置を用いることで、消費電力の低い電子機器を提供することが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、本発明の一態様に係る消費電力の低い半導体装置をその構成要素に追加することにより、連続使用時間が長くなるといったメリットが得られる。本発明の一態様に係る半導体装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置代表的にはDVD:DigitalVersatileDisc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、デジタルオーディオプレイヤー等、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機ATM、自動販売機などが挙げられる。これら電子機器の具体例を図21に示す。図21Aは携帯型ゲーム機であり、筐体7031、筐体7032、表示部7033、表示部7034、マイクロホン7035、スピーカー7036、操作キー7037、スタイラス7038等を有する。本発明の一態様に係る半導体装置は、携帯型ゲーム機の駆動を制御するための集積回路に用いることができる。携帯型ゲーム機の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、消費電力の低い携帯型ゲーム機を提供することができる。なお、図21Aに示した携帯型ゲーム機は、2つの表示部7033と表示部7034とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。図21Bは携帯電話であり、筐体7041、表示部7042、音声入力部7043、音声出力部7044、操作キー7045、受光部7046等を有する。受光部7046において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る半導体装置は、携帯電話の駆動を制御するための集積回路に用いることができる。携帯電話の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、消費電力の低い携帯電話を提供することができる。図21Cは携帯情報端末であり、筐体7051、表示部7052、操作キー7053等を有する。図21Cに示す携帯情報端末は、モデムが筐体7051に内蔵されていても良い。本発明の一態様に係る半導体装置は、携帯情報端末の駆動を制御するための集積回路に用いることができる。携帯情報端末の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、消費電力の低い携帯情報端末を提供することができる。図21Dは照明装置であり、筐体7081、光源7082等を有する。光源7082には、発光素子が設けられている。本発明の一態様に係る半導体装置は、光源7082の駆動を制御するための集積回路に用いることができる。照明装置の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、消費電力の低い照明装置を提供することができる。本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。