"本体部と前記本体部の一面に形成された第一の固定基板とその反対面に形成された第二の固定基板からなる半導体素子と、前記半導体素子が収納された表面実装型のパッケージとを備え、前記半導体素子には可動電極が設けられ、前記第一の固定基板には固定電極が前記可動電極と対向するように設けられ、当該電極間の電気信号を検出する静電容量型MEMSデバイスであって、両電極上のそれぞれには両電極が近接した際に互いに接触する接触部が対向して設けられており、前記接触部の材料は帯電列における正負順序が可動電極側と固定電極側とで異なり、前記正負順序の正負の向きは検出電界の正負の向きと逆であることを特徴とする静電容量型MEMSデバイス。前記両電極上のそれぞれの接触部の材料は互いに帯電列が異なる同一の材料であることを特徴とする請求項1記載の静電容量型MEMSデバイス。対となる前記固定電極および前記可動電極上に設けられた前記接触部の材料はいずれか一方がn型半導体であり、他方の材料はp型半導体であり、両接触部のいずれか少なくとも一方は絶縁層を介して前記電極に配置されていることを特徴とする請求項2に記載の静電容量型MEMSデバイス。前記絶縁層は前記可動電極上に設けられたことを特徴とする請求項3に記載の静電容量型MEMSデバイス。前記絶縁層上の接触部は該絶縁層が設けられた前記電極と電気的に接続されている高抵抗体からなる接続部を有することを特徴とする請求項3または4に記載の静電容量型MEMSデバイス。前記絶縁層は高抵抗体からなることを特徴とする請求項3または4に記載の静電容量型MEMSデバイス。前記絶縁層上の接触部は高抵抗体からなることで前記絶縁層と一体に形成されたことを特徴とする請求項6に記載の静電容量型MEMSデバイス。ところで、上記従来のMEMSデバイスは前記検出質量体が浮遊部となっている。このような構成では、前記固定電極と前記可動電極が直接接触することを防止する為に接触部を設けた場合、前記接触部での接触帯電によって、静電気が発生し、可動部である可動電極が静電気の影響を受けて特性異常が起こる。本願発明は上記事情に鑑みてなされたものであり、その目的は、接触部での接触帯電を起こりにくくし、可動部の特性異常をもたらす静電気の影響を緩和するMEMSデバイスを提供することにある。本願発明の静電容量型MEMSデバイスは、本体部と前記本体部の一面に形成された第一の固定基板とその反対面に形成された第二の固定基板からなる半導体素子と、前記半導体素子が収納された表面実装型のパッケージとを備え、前記半導体素子には可動電極が設けられ、前記第一の固定基板には固定電極が前記可動電極と対向するように設けられ、当該電極間の電気信号を検出する静電容量型MEMSデバイスであって、両電極上のそれぞれには両電極が近接した際に互いに接触する接触部が対向して設けられており、前記接触部の材料は帯電列における正負順序が可動電極側と固定電極側とで異なり、前記正負順序の正負の向きは検出電界の正負の向きと逆であることを特徴とする。またこの静電容量型MEMSデバイスにおいては、前記両電極上のそれぞれの接触部の材料は互いに帯電列が異なる同一の材料であることが好ましい。またこの静電容量型MEMSデバイスにおいては、対となる前記固定電極および前記可動電極上に設けられた前記接触部の材料はいずれか一方がn型半導体であり、他方の材料はp型半導体であり、前記両接触部のいずれか少なくとも一方は絶縁層を介して前記電極に配置されていることが好ましい。またこの静電容量型MEMSデバイスにおいては、前記絶縁層は前記可動電極上に設けられていることが好ましい。またこの静電容量型MEMSデバイスにおいては、前記絶縁層上の接触部は該絶縁層が設けられている前記電極と電気的に接続されている高抵抗体からなる接続部を有することが好ましい。またこの静電容量型MEMSデバイスにおいては、前記絶縁層は高抵抗体からなることが好ましい。またこの静電容量型MEMSデバイスにおいては、前記絶縁層上の接触部は高抵抗体からなることで前記絶縁層と一体に形成されたことが好ましい。本願発明の静電容量型MEMSデバイスは、接触部において接触材料の帯電列の正負の順序が検出電界の向きと逆になるように設定することで接触帯電を起こりにくくし、静電気の影響による静電容量型MEMSデバイスの固着スティクションを生じにくくすることができ、長寿命化を実現することができる。以下、図面を参照しながら本願発明の実施形態について説明する。実施形態1図1~7は実施形態1にかかる静電容量型MEMSデバイスを示している。この静電容量型MEMSデバイスは本体部1と本体部1の一面に形成された第一の固定基板2とその反対面に形成された第二の固定基板3からなる半導体素子Aと、半導体素子Aが収納された表面実装型のパッケージ101とを備え、半導体素子Aには可動電極4が設けられ、第一の固定基板3には固定電極5が可動電極4と対向するように設けられ、当該両電極間の電気信号を検出する静電容量型MEMSデバイスであって、両電極上のそれぞれには両電極が近接した際に互いに接触する接触部6a、6bが対向して設けられており、接触部6a、6bの材料は帯電列における正負順序が可動電極4側と固定電極5側とで異なり、前記正負順序の正負の向きは検出電界の正負の向きと逆である。また、前記両電極上のそれぞれの接触部6a、6bの材料は互いに帯電列が異なる同一の材料本実施形態では半導体である。また、対となる固定電極5および可動電極4上に設けられた接触部6a、6bのいずれか一方の材料はn型半導体であり、他方の材料はp型半導体であり、前記両電極上に設けられた接触部6a、6bのいずれか少なくとも一方本実施形態では接触部6bは絶縁層7を介して電極4または5本実施形態では電極5に配置されている。また、絶縁層7は可動電極4上に設けられている。また、絶縁層7上の接触部6bは該絶縁層7が設けられた電極4と電気的に接続されている高抵抗体からなる接続部10を有する。以下、実施形態1のより具体的な説明を行う。本実施形態の静電容量型MEMSデバイスは、図1および図2に示すように、MEMSチップの一種である加速度センサチップからなる半導体素子Aと、半導体素子Aが収納された表面実装型のパッケージ101とを備えている。パッケージ101は、一面図1bにおける上面が開放された箱状に形成されるとともに半導体素子Aに電気的に接続される複数のリード112のアウタリード112bが外側面から導出された中空のプラスチックパッケージ本体102と、プラスチックパッケージ本体102の上記一面を閉塞する形でプラスチックパッケージ本体102に気密的に接合されるパッケージ蓋リッド103とで構成されている。なお、パッケージ蓋103の適宜部位には、レーザマーキング技術により製品名称や製造日時などを示す表記113が形成されている。半導体素子Aは、静電容量型の加速度センサチップであって、図3ないし図5に示すように、半導体基板であるSOI基板を用いて形成された本体部1と、ガラス基板を用いて形成され本体部1の一表面側図5における上面側に固定された第一の固定基板2と、ガラス基板を用いて形成され本体部1の他表面側に固定された第二の固定基板3とを備えている。ここにおいて、本体部1および各固定基板2,3の外周形状は矩形状であり、各固定基板2,3は本体部1と同じ外形寸法に形成されている。また、本実施形態では、半導体基板として、シリコン基板からなる支持基板上のシリコン酸化膜からなる絶縁層埋込酸化膜上にn形のシリコン層活性層を有するSOI基板を用いているが、SOI基板に限らず、例えば、シリコン基板を用いてもよい。また、各固定基板2,3が、ガラス基板を用いて形成されているが、ガラス基板に限らず、シリコン基板を用いて形成してもよい。本体部1は、2つの平面視矩形状の開口窓12が上記一表面に沿って並設されたフレーム部11と、フレーム部11の各開口窓12の内側において各固定基板2,3から離間して配置された2つの平面視矩形状の重り部13と、フレーム部11の各開口窓12の内側で重り部13を挟む形で配置され上記一表面側においてフレーム部11と重り部13とを連結した各一対の支持ばね部14とを備えており、フレーム部11が各固定基板2,3と接合されている。なお、半導体素子Aは、フレーム部11の周部が全周に亘って各固定基板2,3の周部と接合されており、フレーム部11と各固定基板2,3とで、チップサイズパッケージが構成されている。ところで、本体部1のフレーム部11には、各開口窓12それぞれに連通する平面視矩形状の窓孔17が2つの開口窓12と同じ方向に並設されており、各窓孔17の内側には、それぞれ2つの固定子16が一対の支持ばね部14の並設方向に沿って配置されている。各固定子16は、窓孔17の内周面との間、重り部13の外周面との間、および隣り合う固定子16との間に隙間が形成されており、互いに分離独立して電気的に絶縁されており、フレーム部11とも電気的に絶縁されている。ここにおいて、各固定子16は、両固定基板2,3と接合されている。また、本体部1の上記一表面側において、各固定子16には、金属薄膜例えば、Al-Si膜からなる円形状のパッド18が形成され、フレーム部11において隣り合う窓孔17の間の部位にも、金属薄膜例えば、Al-Si膜からなる円形状のパッド18が形成されている。また、第一の固定基板2には、各パッド18を各別に露出させる複数ここでは、5つのテーパ状の貫通孔28が形成されている。ここで、第一の固定基板2は、各貫通孔28を、本体部1から離れるにつれて開口面積が徐々に大きくなるテーパ状に形成してあり、本体部1において各パッド18それぞれの外周縁から離れた各部位に各貫通孔28の周部が接合されるように開口面積を設定してある。本実施形態における半導体素子Aは、静電容量型の加速度センサチップであり、各固定子16に形成された各パッド18は後述の各固定電極5に電気的に接続され、フレーム部11に形成されたパッド18は後述の各可動電極4に電気的に接続されている。以上説明した複数のパッド18は、半導体素子Aの矩形状の外周形状の1辺に沿って配置されている。なお、半導体素子Aは、各パッド18を、第一の固定基板2における本体部1側とは反対側の表面において当該半導体素子Aの矩形状の外周形状の1辺に沿って配置して適宜の配線により各固定電極5および各可動電極4と電気的に接続するようにしてもよい。以下、図3の左側に示した直交座標系のように、重り部13が並ぶ方向をy軸方向、本体部1の上記一表面に沿う面内でy軸方向に直交する方向をx軸方向、x軸方向とy軸方向とに直交する方向つまり、本体部1の厚み方向をz軸方向として説明する。半導体素子Aにおける各支持ばね部14は、ねじれ変形が可能なトーションばねトーションバーであって、フレーム部11および重り部13に比べて薄肉に形成されており、重り部13は、フレーム部11に対して一対の支持ばね部14の回りで変位可能となっているy軸方向の軸回りで可動可能となっている。つまり、一対の支持ばね部14は、フレーム部11に対して重り部13が揺動自在となるようにフレーム部11と重り部13とを連結している。言い換えれば、フレーム部11の開口窓12の内側に配置される重り部13は、当該重り部13から相反する2方向へ延長された2つの支持ばね部14を介してフレーム部11に揺動自在に支持されている。ここにおいて、フレーム部11は、SOI基板の支持基板11a、絶縁層11b、シリコン層11cそれぞれを利用して形成してある。これに対して、支持ばね部14は、SOI基板におけるシリコン層を利用して形成してあり、フレーム部11よりも薄肉となっている。また、重り部13は、上述のSOI基板の支持基板11a、絶縁層11b、シリコン層11cそれぞれを利用して形成してある。半導体素子Aの本体部1は、バルクマイクロマシニング技術などを利用して形成してある。また、各固定子16は、SOI基板の支持基板11a、絶縁層11b、シリコン層11cそれぞれを利用して形成してあり、SOI基板に適宜加工を施してから当該SOI基板を第二の固定基板3に陽極接合により接合した後に、フレーム部11から分離されている。ところで、半導体素子Aは、本体部1の上記一表面側に接合される第一の固定基板2側への重り部13の変位空間を確保するために、重り部13、各支持ばね部14、およびフレーム部11における開口窓12の周部それぞれに対応する各部位におけるシリコン層11cの厚みを薄くしてあるが、これら各部位の厚みを薄くせずに、第一の固定基板2の基礎となる第一のガラス基板における本体部1との対向面に重り部13の変位空間形成用凹部を形成し、当該変位空間形成用凹部の内底面に固定電極5を形成するようにしてもよい。また、半導体素子Aは、本体部1の上記他表面側に接合される第二の固定基板3側への重り部13の変位空間を確保するために、重り部13およびフレーム部11における開口窓12の周部それぞれに対応する各部位における支持基板11aの厚みを薄くしてあるが、これら各部位の厚みを薄くせずに、第二の固定基板3の基礎となる第二のガラス基板30における本体部1との対向面に重り部13の変位空間形成用凹部を形成するようにしてもよい。なお、本実施形態では、SOI基板を用いて半導体素子Aを形成しているので、シリコン基板を用いて形成する場合に比べて、各支持ばね部14の厚み寸法の精度を高めることができる。また、固定電極5、固定電極4および本体部1上には、重り部13の過度の変位を規制する接触部6a、6b、6c図5参照が設けられている。しかして、重り部13の過度の変位による支持ばね部14の破損や各固定基板2,3の破損などを防止することができる。ここで図6を参照して接触部6a、6bの構造について詳しく説明する。本実施形態において、第一の固定電極51は対向する可動電極4との関係において正となるように検出電界が設定されており、第一の固定電極51上にはp型半導体からなる接触部6a61pが設けられている。これに対向する形で、可動電極4上には絶縁層7を介してn型半導体からなる接触部6b61nが設けられている。ここで両者が接触した時、接触部6b61nは第一の固定電極51との関係において負となる可動電極4上に設けられているため接触帯電によって負に帯電しやすい環境におかれている。また、接触部6a61pについても同様の理由から正に帯電しやすい環境におかれている。一方でn型半導体とp型半導体は半導体という同じ材料でありながら帯電列が異なり、両者が接触した時、電荷の移動によりそれぞれ正と負に帯電しやすい性質を持つ。そこで正に帯電しやすいn型半導体を用いて、可動電極2上に接触部6b61nを設け、さらに負に帯電しやすいp型半導体からなる接触部6a61pを対向させることによって、接触部6a61p,6b61n間で接触帯電を起こりにくくし、静電気の影響による特性異常を軽減することができる。また、第二の固定電極52は対向する可動電極4との関係において負となるように検出電界が設定されており、第二の固定電極52上にはn型半導体からなる接触部6a62nが設けられている。これに対向する形で、可動電極4上には絶縁層7を介してp型半導体からなる接触部6b62pが設けられている。絶縁層7は例えば、Si酸化物からなる。ここで接触部6b62pは第一の固定電極5bとの関係において正となる可動電極4上に設けられているため接触帯電によって正に帯電しやすい環境におかれている。また、接触部6a62nについても同様の理由から負に帯電しやすい環境におかれている。そこで負に帯電しやすいp型半導体を用いて、可動電極4上に接触部6b62pを設け、さらに正に帯電しやすいn型半導体からなる接触部6a62nを対向させることによって、接触部6a62n,6b62p間で接触帯電を起こりにくくし、静電気の影響による特性異常を軽減することができる。一方、接触部6cは、SOI基板の一部により構成してもよいし、別途に形成したシリコン酸化膜をパターニングすることにより構成してもよい。なお、このような接触部6cは、本体部1に設けずに、各固定基板2,3それぞれにおける重り部13との対向面に設けてもよい。また、第二の固定基板3における重り部13との対向面には、金属薄膜例えば、Al-Si膜などにより構成され重り部13の付着を防止する付着防止膜35が形成されている。さらに、ここにおいて、本実施形態の静電容量型MEMSデバイスは、半導体素子Aの各接触部を接触させるに十分な静電界を印加するバイアスユニット8を備えたチップ検査測定部9を有するICチップBが、半導体素子Aとともにパッケージ101に収納されている。なお、本実施形態はあくまで一例であり、バイアスユニット8を用いることなくチップ検査測定部9を構成してもよい。また、製造時点においてチップ検査を行う場合、チップ検査部9は必ずしも有する必要はない。ICチップBは、ASICApplicationSpecificICであり、シリコン基板を用いて形成されており、裏面全面がシリコーン系樹脂を用いて接着されている。また、ICチップBには半導体素子Aの出力信号を信号処理する信号処理回路も形成されている。なお、ICチップBの機能は、半導体素子Aの機能に応じて適宜設計すればよく、半導体素子Aと協働するものであればよい。また、ICチップBは、必ずしも、半導体素子Aと同一のパッケージ101に収納する必要はなく、この場合は、半導体素子Aの各パッド18に一端部が接続されるボンディングワイヤWの他端部をプラスパッケージ本体102のリード112のインナリード112aに接続すればよい。ただし、ICチップBを半導体素子Aと同じパッケージ101に収納した場合のほうが、異なるパッケージに収納する場合に比べて、静電容量型MEMSデバイス全体の小型化および低コスト化を図れるとともに加速度の検出精度の向上を図れる。本実施形態では、ICチップBが1枚のシリコン基板を用いて形成されているのに対して、半導体素子AがSOI基板と2つのガラス基板とを用いて形成されており、半導体素子Aの厚みがICチップBの厚みに比べて大きくなっているので、上述のプラスチックパッケージ本体102の底部において半導体素子Aを搭載する搭載面をICチップBの搭載部位よりも凹ませてあるしたがって、半導体素子Aを搭載する部位は底部の肉厚が他の部位に比べて薄くなっている。なお、本実施形態では、プラスチックパッケージ本体102の外形を10mm×7mm×3mmの直方体としてあるが、この数値は一例であり、半導体素子AやICチップBの外形、リード112の本数やピッチなどに応じて適宜設定すればよい。ここで可動電極4上の接触部6bの構造について図7を参照して詳細に説明する。接触部6bは絶縁層7を介して可動電極4上に設けられていると同時に不純物をドープすることで抵抗値を制御した半導体等からなる高抵抗体によって形成した接続部10によって可動電極4と電気的に接続されている。このとき、最適な接続部10の抵抗値は設定される検出電界と、測定周波数によって異なり、その値の一例を示したグラフが図8である。このような抵抗値を持つ高抵抗体によって電気的に接続することで、より帯電を起こりにくくし、静電気の影響による特性異常を軽減することができる。なお、絶縁層7と接続部10は固定電極5と接触部6aの間に設けることによっても同様に電流が流れることを回避しつつ帯電を起こりにくくし、静電気の影響による特性異常を軽減することができる。しかし、可動電極4と接触部6bの間に設けることでより製造容易とすることが可能となる。本実施形態における半導体素子Aは、上述の説明から分かるように、各重り部13がy軸方向に沿って延長された一対の支持ばね部14を介してフレーム部11に連結され、第一の固定基板2において各重り部13それぞれに対向する部位ごとにx軸方向に沿って金属薄膜例えば、Al-Si膜などからなる2つの固定電極51、52が並設されるとともに、各重り部13に可動電極4が設けられており、z軸方向において対向して対をなす可動電極4と固定電極5との対の間に空隙が形成されている。ここで、各一対の支持ばね部14は、平面視における重り部13のy軸方向に沿った中心線の延長線上に形成されている。また、本体部1の重り部13は、上記他表面側において重り部13のy軸方向の中心線ここでは、一対の支持ばね部14を結ぶ直線に一致するにおけるx軸方向の両側に、矩形状に開口され互いに大きさの異なる凹部13a,13bが形成されており、当該両側の部分で平面サイズが同じであるにもかかわらず互いに質量が異なっている。また、本体部1は、重り部13において開口サイズの大きな凹部13b内に、凹部13bの矩形状の内底面の2つの対角線に沿ったX字状の補強壁19が、凹部13bの内底面と内側面とに連続する形で形成されている。また、本体部1は、隣り合う開口窓12それぞれに配置された2つの重り部13に関して、当該本体部1の上記一表面に沿った面内において一方の重り部13が他方の重り部13を180°回転させた形で形成されている。半導体素子Aは、上述の説明から分かるように、対となる可動電極4と固定電極5とを有する構造を二つ有している。よって本体部1に設けられた可動電極4と第一の固定基板2に設けられた固定電極5との対を4対有しており、可動電極4と固定電極5との対ごとに可変容量コンデンサが構成されている。要するに、半導体素子Aは、重り部13が振動することにより、対をなす固定電極5と可動電極4との対向面積が変化し、可変容量コンデンサの静電容量が変化する。なお、以下では、説明の便宜上、4個の固定電極5について、図3における左上の固定電極5の符号を5Aa、左下の固定電極5の符号を5Ab、右上の固定電極5の符号を5Ba、右下の固定電極5の符号を5Bbとし、2個の可動電極4について、図3における左側の可動電極4の符号を4A、右側の可動電極4の符号を4Bとして説明する。ここにおいて、図3において4つの固定子16それぞれに形成された4つのパッド18について、左側から順に符号を18Aa,18Ab,18Ba,18Bbとすれば、各パッド18Aa,18Ab,18Ba,18Bbは、それぞれ、固定子16、および第二の固定基板2において固定電極5と連続一体に形成された金属配線26図5参照を介して固定電極5Aa,5Ab,5Ba,5Bbと電気的に接続されている。ここで、本体部1は、各固定子16における重り部13側の端部の表面を本体部1の上記一表面よりも後退させてあり各固定子16における当該端部のシリコン層11cの厚みを薄くしてあり、固定子16における当該端部の表面に、第二の固定基板2の金属配線26が圧接される連絡用導体部16d図4aおよび図5参照が形成されている。また、フレーム部11に形成されたパッド18は、可動電極4A,5Bの両方と電気的に接続されている。ここで、半導体素子Aの基本的な動作例について説明する。いま、半導体素子Aに加速度がかかっていない状態で、半導体素子Aに対してx軸方向x軸の正方向の加速度がかかって各重り部13が一対の支持ばね部14を回動軸として回動して各可変容量コンデンサの静電容量が変化する。ここにおいて、半導体素子Aに加速度がかかっていない状態での各可変容量コンデンサの静電容量をC0とし、x軸方向の加速度がかかったときの、各可変容量コンデンサの静電容量の変化分をΔC、可動電極4Aと固定電極5Aaとで構成される可変容量コンデンサの静電容量をCAa、可動電極4Aと固定電極5Abとで構成される可変容量コンデンサの静電容量をCAb、可変電極4Bと固定電極5Baとで構成される可変容量コンデンサの静電容量をCBa、可変電極4と固定電極5Bbとで構成される可変容量コンデンサの静電容量をCBbとすれば、CAa=C0ΔCCAb=C0-ΔCCBa=C0ΔCCBb=C0-ΔCとなる。ここで、一方の重り部13側の2個の可変容量コンデンサの静電容量の差分値=CAa-CAbと、他方の重り部13側の2個の可変容量コンデンサの静電容量の差分値=CBa-CBbとの和は4ΔCとなる。また、同様に、半導体素子Aにz軸方向の加速度がかかったときの、各可変容量コンデンサの静電容量の変化分をΔC、可動電極4Aと固定電極5Aaとで構成される可変容量コンデンサの静電容量をCAa、可動電極4Aと固定電極5Abとで構成される可変容量コンデンサの静電容量をCAb、可変電極4Bと固定電極5Baとで構成される可変容量コンデンサの静電容量をCBa、可変電極4Bと固定電極5Bbとで構成される可変容量コンデンサの静電容量をCBbとすれば、CAa=C0ΔCCAb=C0-ΔCCBa=C0-ΔCCBb=C0ΔCとなる。ここで、一方の重り部13側の2個の可変容量コンデンサの静電容量の差分値=CAa-CAbと、他方の重り部13側の2個の可変容量コンデンサの静電容量の差分値=CBb-CBaとの和は4ΔCとなる。しかして、{CAa-CAbCBa-CBb}の静電容量の変化に基づいて、半導体素子Aのx軸方向に作用した加速度を検出することができ、{CAa-CAbCBb-CBa}の静電容量の変化に基づいて、半導体素子Aのz軸方向に作用した加速度を検出することができる。本実施形態によれば、接触部6a、6bの材料の帯電列における正負順序が異なり、前記正負順序の正負の向きは検出電界の正負の向きと逆であるため、接触帯電を起こりにくくし、静電気の影響による固着スティクションを生じにくくすることができ、特性異常を軽減することができる。また、対向する接触部同士は互いに帯電列が異なる同一の材料であるため、製造容易となる。また、接触部6a、6bのいずれか少なくとも一方は絶縁層7を介して設けられているのでn型半導体とp型半導体からなる接触部6a、6b同士が接触しても電流が流れることを回避することができる。また、絶縁層7を可動電極4上に設けることでより製造容易とすることができる。また、高抵抗体からなる接続部10を設けることでより帯電を起こりにくくし、静電気の影響による特性異常を軽減することができる。実施形態2図9は実施形態2にかかる静電容量型MEMSリレーを示している。この静電容量型MEMSリレーの絶縁層7は高抵抗体からなる。また、絶縁層7上の接触部6bは該絶縁層7が設けられた前記電極と電気的に接続されている高抵抗体からなる接続部10を有していない点で、実施形態1に記載した接点構造と相違するがその他の構成は同様である。以下、実施形態2のより具体的な説明を行う。接触部6bは不純物をドープすることで抵抗値を制御した半導体等からなる絶縁層7を介して可動電極4上に設けられている。このとき、同時に高抵抗体によって絶縁層7が形成されているため接触部6bは可動電極4と電気的に接続されている。このとき、最適な絶縁層7の抵抗値は設定される検出電界と、測定周波数によって異なり、その値の一例を示したグラフが図8である。本実施形態によれば、抵抗値を持つ高抵抗体によって絶縁層7を介して接触部6bが電気的に接続することで、より接触部6bの帯電を起こりにくくし、静電気の影響による特性異常を軽減しつつ、部品点数の削減を図ることができ、製造容易とすることができる。実施形態3図10は実施形態3にかかる静電容量型MEMSリレーを示している。この静電容量型MEMSリレーの絶縁層7上の接触部6bは高抵抗体からなることで絶縁層7と一体に形成された点で、実施形態2に記載した接点構造と相違するがその他の構成は同様である。以下、実施形態3のより具体的な説明を行う。接触部6bは絶縁層7とともに不純物をドープすることで抵抗値を制御したp型半導体、またはn型半導体によって一体に可動電極4上に形成されている。このとき、接触部6bは可動電極4と電気的に接続されている。なお、最適な接触部6bおよび絶縁層7の抵抗値は設定される検出電界と、測定周波数によって異なり、その値の一例を示したグラフが図8である。本実施形態によればこのような抵抗値を持つ高抵抗体によって絶縁層7を介して接触部6bが電気的に接続することで、より接触部6bの帯電を起こりにくくし、静電気の影響による特性異常を軽減しつつ、構造容易とすることができ製造プロセスの簡略化を図ることができる。"