"次段回路で基準電圧として用いられる定電圧を生成する基準電圧回路を備え、前記基準電圧回路は、降伏電圧が正の温度特性を持つツェナーダイオードと、前記ツェナーダイオードのカソードの側に直列接続されておりそれぞれの順方向電圧が負の温度特性を持つ複数のダイオードと、前記ツェナーダイオードおよび前記複数のダイオードをバイアスする定電流源と、前記複数のダイオードのうちで最も高電位側のダイオードのアノードと前記複数のダイオードのうちで最も低電位側のダイオードのカソードとの間に、前記複数のダイオードに対して並列的に設けられた分圧回路とを含み、前記分圧回路は、前記最も高電位側のダイオードの側に設けられた高電位側分圧抵抗と、前記最も低電位側のダイオードの側に設けられた低電位側分圧抵抗と、前記高電位側分圧抵抗と前記低電位側分圧抵抗との間に設けられており、フィードバックループに接続されることなく前記次段回路へ接続されることにより前記次段回路へ前記基準電圧である前記定電圧を出力する分圧点とを有し、前記分圧点における前記定電圧が平坦な温度特性を持つように前記高電位側分圧抵抗および前記低電位側分圧抵抗の抵抗値が設定されていることを特徴とする半導体装置。請求項1に記載の半導体装置であって、前記高電位側分圧抵抗と前記最も高電位側のダイオードとの間に介在する高電位側バッファ回路と、前記低電位側分圧抵抗と前記最も低電位側のダイオードとの間に介在する低電位側バッファ回路とのうちの少なくとも一方のバッファ回路をさらに備えることを特徴とする半導体装置。請求項2に記載の半導体装置であって、前記高電位側バッファ回路と前記低電位側バッファ回路の両方を備え、前記高電位側バッファ回路と前記低電位側バッファ回路とは同じ導電型のトランジスタを利用して構成されていることを特徴とする半導体装置。請求項3に記載の半導体装置であって、前記同じ導電型のトランジスタはNPNトランジスタであり、前記高電位側バッファ回路を構成する前記NPNトランジスタは、ベースが前記最も高電位側のダイオードの前記アノードに接続され、コレクタが電源電位に接続され、エミッタが前記高電位側分圧抵抗に接続された形態で設けられており、前記低電位側バッファ回路を構成する前記NPNトランジスタは、ベースおよびコレクタが前記低電位側分圧抵抗に接続され、エミッタが前記最も低電位側のダイオードの前記カソードに接続された形態で設けられていることを特徴とする半導体装置。請求項1ないし請求項4のうちのいずれか1項に記載の半導体装置であって、前記次段回路としての比較器をさらに備え、前記比較器は、前記分圧点の前記定電圧が前記基準電圧として入力されるとともに比較対象電圧が入力され、前記基準電圧と前記比較対象電圧の電圧レベルを比較して比較結果を出力することを特徴とする半導体装置。次段回路で基準電圧として用いられる定電圧を生成する基準電圧回路を備え、前記基準電圧回路は、低電位出力点と高電位出力点との間に所定の定電圧を生成する定電圧生成回路と、前記低電位出力点と前記高電位出力点との間に前記定電圧生成回路に対して並列的に設けられた分圧回路とを含み、前記分圧回路は、フィードバックループに接続されることなく前記次段回路へ接続されることにより前記次段回路へ前記基準電圧である前記定電圧を出力する分圧点を有し、前記低電位出力点と前記高電位出力点とのうちの一方の出力点の電圧が正の温度特性を示し、前記低電位出力点と前記高電位出力点とのうちの他方の出力点の電圧が負の温度特性を示し、前記分圧点における前記定電圧が平坦な温度特性を持つように前記分圧回路の分圧比が設定されていることを特徴とする半導体装置。第1の従来技術に係る基準電圧回路10図7参照では、ツェナーダイオード12の製造ばらつきによって、ツェナーダイオード12による上記安定化電圧や、基準電圧回路10から出力される基準電圧が、製品個体ごとにばらついてしまうという問題がある。第1の従来技術に係る基準電圧回路10図7参照では、ツェナーダイオード12の降伏電圧が持つ正の温度特性を、ダイオード20,22の順方向電圧が持つ負の温度特性によって緩和する。このため、温度特性を十分に緩和するため、さらには完全に相殺するためには、ツェナーダイオード12による正の温度特性の大きさと、ダイオード20,22による負の温度特性の大きさとを、揃える必要がある。しかし、ダイオード12,20,22のそれぞれが固有の温度特性を持つので、そのような固有の温度特性を組み合わせても、大きさが同じつまり相殺し合う正および負の温度特性を選定できるとは限らない。また、ツェナーダイオード12およびダイオード20,22の製造ばらつきも考慮すると、上記の正および負の温度特性の大きさを揃えるのは、さらに難しい。また、第2の従来技術に係る定電圧回路50については、当該定電圧回路50を集積回路上に適用しようとする場合に問題が生じる。すなわち、一般的な集積回路に集積可能なツェナーダイオードの降伏電圧は例えば6~7Vと比較的高い。上記のように、降伏電圧が5V以上のツェナーダイオードでは、アバランシェ降伏が支配的であり、その温度特性は正を示す。具体的な数値例を挙げると、ダイオードの順方向電圧の温度特性は約-2mV/°C程度であるのに対し、降伏電圧が6~7V程度のツェナーダイオードの温度特性は2.5~3mV/°C程度である。このため、定電圧回路50を集積回路上に構成しようとしても、特許文献1の上記式12、すなわち|ΔVz|≦|ΔVd|という関係式を満たすことができない。つまり、定電圧回路50の集積回路化は実現することができない。仮にツェナー電圧が5V近辺になるような特別なウエハプロセスを実現したとしても、ツェナー電圧の製造ばらつきによってツェナー電圧が6V程度まで上振れしてしまうと上記式12を満たさなくなってしまう。この場合、歩留まり低下等に繋がる。また、定電圧回路50は、いわゆるセルフバイアス構造になっている。すなわち、差動増幅器100の出力によってダイオード203やツェナーダイオード104を駆動し、そしてそれらに発生する電圧が差動増幅器100の入力にフィードバックされる。一般に、セルフバイアス構造は電源投入時等のように出力が零ボルト近辺でも安定動作してしまうので、起動回路を別途用意する必要がある。このため、回路規模が大きくなりがちである。また、定電圧回路50はフィードバックループによるセルフバイアスを利用するので、負荷変動や電源電圧変動といった外来要因に対する応答性は、差動増幅器100の応答特性に依存する。一般に差動増幅器の応答性と安定性はトレードオフの関係にあるため、差動増幅器の適切な設計、選択等を行わなければ、定電圧の安定性が低くなってしまう。さらには、回路全体が発振してしまう恐れがある。また、差動増幅器100自体のオフセットや温度ドリフトも、定電圧性や回路安定性に影響を及ぼす場合がある。また、一般に差動増幅器の電流出力能力はせいぜい数10mA程度であるので、定電圧回路50は重い負荷の駆動には向かないと考えられる。本発明は、ツェナーダイオードの製造ばらつき等が出力定電圧次段回路で基準電圧として用いられるの温度特性に及ぼす影響を低減可能であるとともに、当該出力定電圧の温度特性の平坦性を向上可能な基準電圧回路を提供することを目的とする。また、本発明は、回路規模の増大を抑制しつつ優れた起動性、応答性および安定性を実現可能な基準電圧回路を提供することを目的とする。本発明の一態様によれば、次段回路で基準電圧として用いられる定電圧を生成する基準電圧回路を含んだ半導体装置が提供される。前記基準電圧回路は、降伏電圧が正の温度特性を持つツェナーダイオードと、前記ツェナーダイオードのカソードの側に直列接続されておりそれぞれの順方向電圧が負の温度特性を持つ複数のダイオードと、前記ツェナーダイオードおよび前記複数のダイオードをバイアスする定電流源と、前記複数のダイオードのうちで最も高電位側のダイオードのアノードと前記複数のダイオードのうちで最も低電位側のダイオードのカソードとの間に、前記複数のダイオードに対して並列的に設けられた分圧回路とを含む。前記分圧回路は、前記最も高電位側のダイオードの側に設けられた高電位側分圧抵抗と、前記最も低電位側のダイオードの側に設けられた低電位側分圧抵抗と、前記高電位側分圧抵抗と前記低電位側分圧抵抗との間に設けられており、フィードバックループに接続されることなく前記次段回路へ接続されることにより前記次段回路へ前記基準電圧である前記定電圧を出力する分圧点とを有する。前記分圧点における前記定電圧が平坦な温度特性を持つように前記高電位側分圧抵抗および前記低電位側分圧抵抗の抵抗値が設定されている。上記の一態様によれば、分圧回路の出力電圧次段回路で基準電圧として用いられるが平坦な温度特性を持つように分圧比が設定されている。ここで、分圧回路は、ツェナーダイオードと複数のダイオードとの直列接続構造に対して並列的に設けられているのではなく、複数のダイオードに対して並列的に設けられている。このため、ツェナーダイオードの降伏電圧が持つ正の温度特性を、複数のダイオードの順方向電圧が持つ負の温度特性によって、相殺する必要がない。つまり、上記の正および負の温度特性の大きさを揃える必要がない。したがって、ツェナーダイオードの製造ばらつき等の影響を低減することができる。また、複数のダイオードのうちで最も低電位側すなわちツェナーダイオードに最も近い側のダイオードのカソード電圧は、ツェナーダイオードの降伏電圧と同様に、正の温度特性を示す。他方、複数のダイオードのうちで最も高電位側のダイオードのアノード電圧は、各ダイオードの順方向電圧が持つ負の温度特性の合計によって、負の温度特性を示す。したがって、分圧回路は、正の温度特性を持つ電圧と負の温度特性を持つ電圧との間で、分圧出力電圧を生成することになる。つまり、分圧出力電圧の温度特性は、分圧比の選定によって、負値から正値までの範囲しかもこの範囲は連続的であるの中で選定可能である。このため、分圧出力電圧の温度特性を精度良く零に設定することができる。換言すれば、出力電圧の温度特性の平坦性を向上することができる。また、分圧点はフィードバックループに接続されることなく次段回路へ接続される。すなわち、上記の一態様に係る基準電圧回路はセルフバイアス構造を採用していない。このため、セルフバイアス構造に比べて起動性に優れる。また、セルフバイアス構造に設けられる起動回路が必要ないので、回路規模が小さくて済む。また、セルフバイアス構造で用いられる差動増幅器に起因した問題、すなわち応答性と安定性の問題が生じない。つまり、セルフバイアス構造に比べて優れた応答性と安定性が得られる。本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。<実施の形態1>図1に、実施の形態1に係る基準電圧回路300の回路図を例示する。基準電圧回路300は所定の定電圧V0を生成して出力する回路であり、ここでは基準電圧回路300の一部または全部が半導体集積回路として形成される場合を例示する。このとき、基準電圧回路300はそれ単独で、あるいは他の半導体部品基準電圧回路300とともに同じ半導体基板に形成されていてもよいし、基準電圧回路300とは別の同じ半導体基板に形成されていてもよいとともに、半導体装置を構成する。基準電圧回路300の出力定電圧V0は例えば各種電圧のレベルを判別するための基準電圧として利用される。より具体的には、当該基準電圧V0は、例えばパワーMOS-FETやIGBTの駆動を制御する回路に設けられる異常検出回路、保護回路等において、判定基準値を提供する。そのような応用例は実施の形態4で後述する。図1に例示の基準電圧回路300は、ツェナーダイオード302と、直列接続された複数のダイオードここでは3つのダイオードが例示される304,306,308と、定電流源310と、NPNトランジスタ314と、抵抗316,318とを含んでいる。特に、ツェナーダイオード302の降伏電圧は正の温度特性を持ち、ダイオード304,306,308のそれぞれの順方向電圧は負の温度特性を持っている。図1の例によれば、ツェナーダイオード302のアノードはGND電位に接続されており、ツェナーダイオード302のカソードはダイオード304のカソードに接続されている。図1の例では、ダイオード304は、NPNトランジスタのコレクタとベースを互いに接続することによって構成されるPN接合ダイオードで以て、具現化されている。ダイオード306,308も同様に、いわゆるダイオード接続されたNPNトランジスタで構成されている。なお、ダイオード304,306,308のうちの一部または全部を、いわゆる通常のPN接合ダイオードで構成することも可能である。ダイオード304のアノードはダイオード306のカソードに接続されており、ダイオード306のアノードはダイオード308のカソードに接続されている。ダイオード308のアノードは定電流源310の電流出力端に接続されており、定電流源310の電流入力端は電源電位312以下、電源312とも称するに接続されている。また、電源312および定電流源310の電流入力端はNPNトランジスタ314のコレクタに接続されている。NPNトランジスタ314のベースは定電流源310の電流出力端およびダイオード308のアノードに接続されており、NPNトランジスタ314のエミッタは抵抗316の一端に接続されている。抵抗316の他端は抵抗318の一端に接続されており、抵抗318の他端はダイオード304のカソードおよびツェナーダイオードのカソードに接続されている。抵抗316,318の接続点zの電圧が、出力定電圧すなわち基準電圧V0として、基準電圧回路300から出力される。ここで、抵抗316,318の接続点zはフィードバックループより具体的には、ダイオード302,304,306,308のバイアスをフィードバック制御するための経路に接続されることなく次段回路へ接続される後述の図6参照。すなわち、基準電圧回路300はセルフバイアス構造を採用していない。上記構成において、ツェナーダイオード302は定電流源310によって逆バイアスで駆動されこれにより定電圧素子として利用される、ダイオード304,306,308は定電流源310によって順バイアスで駆動される。つまり、定電流源310はこれらのダイオード302,304,306,308のバイアス回路である。ツェナーダイオード302とダイオード304,306,308と定電流源310との直列接続回路330は、基準電圧回路300が出力する定電圧V0の素になる定電圧を生成する回路である。このため以下、当該回路330を定電圧生成回路330と称する場合もある。定電圧生成回路330では、図1中のs点とt点との間の電圧が、定電圧V0の素になる定電圧として取り出される。ここで、s点は、ツェナーダイオード302とダイオード304直列接続された3つのダイオード304,306,308のうちで最も低電位側に位置しているとの接続点である。また、t点は、ダイオード308直列接続された3つのダイオード304,306,308のうちで最も高電位側に位置していると定電流源310との接続点である。以下、前者の接続点sを低電位出力点sと称し、後者の接続点tを高電位出力点tと称する場合もある。抵抗316,318の直列接続回路332は、当該回路332の両端に印加される電圧を抵抗316,318の抵抗値に応じて分圧する。このため以下、当該回路332を分圧回路332と称する場合もある。分圧回路332によって分圧された電圧、より具体的には抵抗316,318の接続点換言すれば分圧点zにおける電圧が、基準電圧回路300の出力である定電圧V0になる。なお、以下では、抵抗316を分圧抵抗316または高電位側分圧抵抗316と称し、抵抗318を分圧抵抗318または低電位側分圧抵抗318と称する場合もある。分圧抵抗316は1つの抵抗体で構成されてもよいし、複数の抵抗体直列、並列またはそれらの組み合わせで以て互いに接続されるで構成されてもよい。分圧抵抗318についても同様である。図1の例において分圧回路332は、NPNトランジスタ314が介在するものの、高電位出力点tと低電位出力点sとの間に設けられており、ダイオード304,306,308の直列接続構造に対して換言すれば定電圧生成回路330に対して並列的に設けられている。なお、図2に例示する基準電圧回路300Bのように、低電位側分圧抵抗318の上記他端換言すれば分圧回路332の低電位側接続点yを低電位出力点sに直接接続し、高電位側分圧抵抗316の上記一端換言すれば分圧回路332の高電位側接続点xを高電位出力点tに直接接続することも可能である。図1の例に戻り、NPNトランジスタ314は、ダイオード308と分圧抵抗316との間にエミッタフォロア回路334、換言すればバッファ回路334を構成している。このため、ダイオード308のアノード電圧換言すれば接続点tの電圧は、エミッタフォロア回路334によって電流増幅されて、分圧抵抗316に印加される。なお、図2の例では分圧回路332は、ダイオード304のカソードとダイオード308のアノードとの間の電圧換言すれば定電圧生成回路300の出力点s,tの間の電圧を分圧する。これに対し、図1の例では分圧回路332は、ダイオード304のカソードとNPNトランジスタ314のエミッタとの間の電圧を分圧する。しかし、エミッタフォロア回路334による電圧増幅率は約1倍であるので、図1および図2の例において分圧回路332に印加される電圧値はほぼ同じである。かかる点に鑑みれば、図1の例についても、分圧回路332は定電圧生成回路300の出力点s,tの間の電圧を分圧する、と表現可能である。ここで、分圧比が同じ場合、分圧回路332に印加される電圧が大きくなるほど、分圧出力電圧V0が大きくなる。分圧回路332への印加電圧は、例えば各ダイオード304,306,308の順方向電圧を大きく設計するほど、大きくすることが可能である。あるいは、例えば3つのダイオード304,306,308に代えて4つ以上のダイオードを用いることによっても、分圧回路332への印加電圧を大きくすることが可能である。図1の基準電圧回路300を図7の従来の基準電圧回路10と比較すれば分かるように、図1の基準電圧回路300では低電位側分圧抵抗318の上記他端換言すれば分圧回路332の低電位側接続点yが、GND電位ではなく、ツェナーダイオード302と最も低電位側のダイオード304との接続点sに接続されている。このため、分圧回路332の低電位側接続点yの電圧は、ツェナーダイオード302の降伏電圧と同様に、正の温度特性を示す。他方、高電位側分圧抵抗316の上記一端換言すれば分圧回路332の高電位側接続点xは、最も高電位側のダイオード308と定電流源310との接続点tに接続されている。このため、分圧回路332の高電位側接続点xの電圧は、ツェナーダイオード302の降伏電圧の温度特性と3つのダイオード304,306,308の順方向電圧の温度特性との合算に応じた温度特性を持つ。特に、高電位側接続点xの電圧が負の温度特性を示すように、換言すれば各ダイオード304,306,308の順方向電圧の温度特性の合計の絶対値が、ツェナーダイオード302の降伏電圧の温度特性の絶対値よりも大きいという条件を満たすように、ダイオード302,304,306,308が選定されている。なお、3つのダイオード304,306,308に代えて、例えば直列接続された2つまたは4つ以上のダイオードを用いることによって、上記条件を満たすようにしてもよい。図1の構成について具体的な数値例を挙げると、ツェナーダイオード302の降伏電圧の温度特性は約2.5~3mV/°Cである。他方、各ダイオード304,306,308の順方向電圧の温度特性が約-2mV/°Cであるとして、ダイオード304,306,308の直列接続構造の全体の温度特性は約-6mV/°C程度になる。ここで、ダイオード304,306,308を構成するNPNトランジスタと、バッファ回路334を構成するNPNトランジスタ314とが、同じ形成プロセスによって半導体集積回路に形成される場合、これらのNPNトランジスタは同じ温度特性を示す。この場合、NPNトランジスタ314の入出力電圧差ベース-エミッタ間電圧分の温度特性によって、ダイオード304,306,308の直列接続構造による温度特性のうちでダイオード1段分の温度特性がキャンセルされることになる。しかし、そのキャンセル分を考慮しても、高電位側接続点xの電圧は低電位側接続点yの電圧を基準にして約-4mV/°Cの温度特性を持っている。さらに、低電位側接続点yの電圧の温度特性はツェナーダイオード302の降伏電圧の温度特性約2.5~3mV/°Cに等しい点も考慮すると、高電位側接続点xの電圧は負の温度特性を示すことになる。このように分圧回路332の低電位側接続点yの電圧は正の温度特性を示し、分圧回路332の高電位側接続点xの電圧は負の温度特性を示すので、分圧回路332は正の温度特性を持つ上記電圧と負の温度特性を持つ上記電圧との間の電圧範囲で、分圧出力電圧V0を生成することになる。つまり、分圧出力電圧V0の温度特性は、分圧比の選定によって、負値から正値までの範囲しかもこの範囲は連続的であるの中で選定可能である。なお、図3に分圧出力電圧V0の温度特性を概説するグラフを示す。したがって、分圧比の選定によって、分圧点zの電圧の温度特性を零換言すれば平坦にすることも可能である。そこで基準電圧回路300では、分圧点zに平坦な温度特性を持つ定電圧が生じるように分圧比が設定され、得られた定電圧が出力定電圧V0として出力される。つまり、温度依存性が抑制された安定的な基準電圧V0が出力される。なお、図2に例示した基準電圧回路300Bにおいても同様の観点から分圧比が設定される。また、基準電圧回路300によれば、上記のように、出力電圧V0の温度特性は負値から正値まで連続的に調整可能である図3参照。このため、温度特性の調整範囲が零を含まない場合や温度特性を離散的にしか調整できない場合に比べて、出力電圧V0の温度特性を精度良く零に設定することができる。換言すれば、出力電圧V0の温度特性の平坦性を向上することができる。ここで、従来の基準電圧回路10図7参照では、上記のように、ツェナーダイオード12の降伏電圧が持つ正の温度特性をダイオード20,22の順方向電圧が持つ負の温度特性によって相殺するためには、これらの正および負の温度特性の大きさを揃える必要がある。これに対し、基準電圧回路300は複数のダイオード304,306,308に対して並列的に設けられているツェナーダイオード302と複数のダイオード304,306,308との直列接続構造に対して並列的に設けられているのではないので、ツェナーダイオード302の降伏電圧が持つ正の温度特性を、複数のダイオード304,306,308の順方向電圧が持つ負の温度特性によって、相殺する必要がない。つまり、上記の正および負の温度特性の大きさを揃える必要がない。したがって、ツェナーダイオード302の製造ばらつき等の影響を低減することができる。その結果、歩留まり向上にも資する。なお、分圧抵抗316,318の一方または両方を複数の抵抗体直列、並列またはそれらの組み合わせで以て互いに接続されるで構成する場合、そのような複数の抵抗体の接続状態を変形することによって、分圧比を調整可能である。抵抗体の接続状態の変形は、例えばヒューズ技術やアンチヒューズ技術を利用すれば、半導体集積回路の製造後においても実施可能である。例えばダイオード302,304,306,308の各種特性の出来具合に応じて分圧比を調整することによって、歩留まりを向上させることができる。また、基準電圧回路300は、従来の定電圧回路50図8参照とは異なり、セルフバイアス構造を採用していない。このため、セルフバイアス構造に比べて起動性に優れる。また、セルフバイアス構造に設けられる起動回路が必要ないので、回路規模が小さくて済む。また、セルフバイアス構造で用いられる差動増幅器定電圧回路50の差動増幅器100を参照に起因した問題、すなわち応答性と安定性の問題が生じない。つまり、セルフバイアス構造に比べて優れた応答性と安定性が得られる。なお、上記の種々の効果は図2に例示した基準電圧回路300Bによっても得られる。また、基準電圧回路300は、バッファ回路334が組み込まれているので、重い負荷も駆動可能である。なお、上記ではバッファ回路334をNPNトランジスタ314によるエミッタフォロアで構成する例を説明したが、例えばNチャネルMOSトランジスタいわゆるNchMOSによるソースフォロア回路で以てバッファ回路334を構成してもよい。<実施の形態2>図4に、実施の形態2に係る基準電圧回路300Cの回路図を例示する。図4に例示の基準電圧回路300Cは、実施の形態1に係る基準電圧回路300図1参照に、PNPトランジスタ350を追加した構成を有している。より具体的には、PNPトランジスタ350のエミッタは、分圧抵抗318の上記他端換言すれば分圧回路332の低電位側接続点yに接続されている。また、PNPトランジスタ350のベースは、ツェナーダイオード302のカソードおよびダイオード304のカソードに接続されている換言すれば両ダイオード302,304の接続点sに接続されている。また、PNPトランジスタ350のコレクタは、ツェナーダイオード302のアノードに接続されているしたがってGND電位に接続されている。基準電圧回路300Cのその他の構成は基準電圧回路300図1参照と同様である。PNPトランジスタ350は、ダイオード302,304と分圧抵抗318との間にエミッタフォロア回路336、換言すればバッファ回路336を構成している。つまり、基準電圧回路300Cは、基準電圧回路300と同様に分圧回路332の高電位側換言すれば上側にバッファ回路334を有しているだけでなく、分圧回路332の低電位側換言すれば下側にもさらにバッファ回路336を有している。実施の形態1に係る基準電圧回路300図1参照では、定電流源310の出力電流が分圧回路332へ分流するので、定電圧生成回路300におけるバイアス電流が変化する。かかるバイアス電流の変化は、生成する定電圧に影響を及ぼし、動作品質を低下させる場合がある。これに対し、実施の形態2に係る基準電圧回路300Cによれば、定電圧生成回路330から分圧回路332へ流れる電流を、トランジスタ350,314の電流増幅率hFEに応じて減ずることができる。これにより、定電圧生成回路330の出力精度、換言すれば安定性を高めることができる。また、基準電圧回路300Cは、分圧回路332の低電位側にもバッファ回路336を有している。このため、電流吐き出し能力だけでなく電流吸込み能力も基準電圧回路300図1参照に比べて向上し、これにより負荷の変動に対してさらに安定性を高めることができる。なお、バッファ回路336を、PNPトランジスタ350に代えて、例えばPチャネルMOSトランジスタいわゆるPchMOSによるソースフォロア回路で以て構成することも可能である。なお、低電位側のバッファ回路336を設ける一方で高電位側のバッファ回路334を省略することも可能であるが、両方のバッファ回路334,336を設けることによって上記の各種効果を得ることができる。<実施の形態3>図5に、実施の形態3に係る基準電圧回路300Dの回路図を例示する。図5に例示の基準電圧回路300Dは、実施の形態2に係る基準電圧回路300C図4参照においてPNPトランジスタ350をNPNトランジスタ352NPNトランジスタ314と同じ導電型のトランジスタであるに代えた構成を有している。換言すれば、基準電圧回路300Dは、実施の形態1に係る基準電圧回路300図1参照に、NPNトランジスタ352を追加した構成を有している。より具体的には、NPNトランジスタ352のコレクタおよびベースは、分圧抵抗318の上記他端換言すれば分圧回路332の低電位側接続点yに接続されている。また、NPNトランジスタ352のエミッタは、ツェナーダイオード302のカソードおよびダイオード304のカソードに接続されている換言すれば両ダイオード302,304の接続点sに接続されている。基準電圧回路300Dのその他の構成は基準電圧回路300,300C図1および図4参照と同様である。NPNトランジスタ352は、ダイオード302,304と分圧抵抗318との間にエミッタフォロア回路338、換言すればバッファ回路338を構成している。当該バッファ回路338は、実施の形態2に係るバッファ回路336図4参照と同様に機能し、同様の効果をもたらす。実施の形態2に係る基準電圧回路300C図4参照では、PNPトランジスタ350とNPNトランジスタ314の両方が用いられている。一般にPNPトランジスタとNPNトランジスタのではPN接合の順方向電圧の温度特性が異なるので、出力電圧V0の温度特性が実際の製品において設計値から外れる場合がある。これに対し、実施の形態3に係る基準電圧回路300Dによれば、PNPトランジスタとNPNトランジスタが混在していないので順方向電圧の温度特性が揃い、これにより出力電圧V0の温度特性の精度を高めることができる。なお、バッファ回路338を、NPNトランジスタ352に代えて、例えばNチャネルMOSトランジスタによるソースフォロア回路で以て構成することも可能である。<実施の形態4>図6に、実施の形態4に係る比較回路400の回路図を例示する。図6に例示の比較回路400は、実施の形態1に係る基準電圧回路300と、当該基準電圧回路300の次段回路にあたる比較器402とを含んでいる。なお、基準電圧回路300の代わりに、基準電圧回路300B~300Dを適用することも可能である。より具体的には、比較器402の反転入力端は基準電圧回路300の出力端上記定電圧V0が出力されるが接続されている。比較器402の非反転入力端には、比較処理の対象とする電圧V1が入力される。比較器402からの出力電圧V2が、比較回路400による比較結果を提供する。つまり、基準電圧回路300の出力電圧V0を基準電圧として利用し、当該基準電圧V0と比較対象電圧V1との電圧レベル換言すれば信号レベルの比較結果が出力電圧V2として出力される。なお、比較結果に係る電圧V2の電圧値は離散的であってもよいし、あるいは連続的であってもよい。なお、図6の例では、比較器402の出力電圧V2は、基準電圧回路300にフィードバックされることなく、さらなる次段回路図示略へ向けて出力される。比較回路400は、例えば、比較対象電圧V1が基準電圧V0よりも大きければ第1レベルの電圧を出力電圧V2として出力し、比較対象電圧V1が基準電圧V0以下であれば上記第1レベルとは異なる第2レベルの電圧を出力電圧V2として出力する、信号レベル判別回路として利用可能である。但し、信号レベル判別回路の動作はこの例に限定されるものではない。また、信号レベル判別回路の応用例として、例えば、比較対象電圧V1が監視対象に関連した信号であり、比較対象信号V1と基準電圧V0とのレベル比較によって監視対象の異常を検出し、その異常発生を出力電圧V2のレベル変化によって通知する、異常検出回路として利用可能である。但し、異常検出回路の構成はこの例に限定されるものではない。なお、上記例に鑑みれば、基準電圧V0を、比較しきい値電圧V0、判別しきい値電圧V0、検出しきい値電圧V0等と称してもよい。上記のように基準電圧回路300が出力する基準電圧V0は従来に比べて温度特性が平坦であるので、比較回路400によれば使用温度範囲を拡大することができる。例えばパワーMOSFETやIGBTの短絡電流保護回路について、従来の比較回路を適用した場合の使用温度が一般に-25°Cから125°Cまでの範囲であるのに対し、実施の形態4に係る比較回路400を適用すれば-50°C以下の温度下限温度から150°C以上の温度上限温度までの使用温度範囲を実現することが可能である。本発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。"