トランスを有する絶縁型スイッチング電源であって、前記トランスの2次巻線に生じた電圧を整流する整流素子と、キャパシタを含んで構成されるスナバ回路と、を備え、前記トランスの2次巻線は、第1の2次巻線と、当該第1の2次巻線の他端に一端が接続された第2の2次巻線と、を備え、前記スナバ回路および前記整流素子を介して、前記第1の2次巻線の一端と他端とが接続されるとともに、前記第2の2次巻線の一端と他端とが接続されることを特徴とする絶縁型スイッチング電源。前記スナバ回路は、前記キャパシタに直列接続された抵抗を含んで構成されることを特徴とする請求項1に記載の絶縁型スイッチング電源。前記スナバ回路と前記整流素子と前記第1の2次巻線とを含んで構成される閉回路と、前記スナバ回路と前記整流素子と前記第2の2次巻線とを含んで構成される閉回路とには、予め定められた閾値以上のインダクタンス成分を有する素子は含まれないことを特徴とする請求項1または2に記載の絶縁型スイッチング電源。絶縁型スイッチング電源100、200のような従来の絶縁型スイッチング電源では、低コスト化および小型化が要請されていた。上述の課題に鑑み、本発明は、絶縁型スイッチング電源の低コスト化および小型化を実現することを目的とする。本発明者らは、上述の目的を達成すべく鋭意検討を行った。その結果、スナバ回路および整流素子を介して、第1の2次巻線の一端と他端とを接続するとともに、第2の2次巻線の一端と他端とを接続すると、2次側回路に発生する電圧サージを低減できることを見出し、本発明を完成させるに至った。1本発明は、トランス例えば、図1のトランスTに相当を有する絶縁型スイッチング電源であって、前記トランスの2次巻線に生じた電圧を整流する整流素子例えば、図1のダイオードDa、Dbに相当と、キャパシタ例えば、図1のキャパシタCxに相当を含んで構成されるスナバ回路例えば、図1のスナバ回路10に相当と、を備え、前記トランスの2次巻線は、第1の2次巻線例えば、図1の第1の2次巻線T2に相当と、当該第1の2次巻線の他端に一端が接続された第2の2次巻線例えば、図1の第2の2次巻線T3に相当と、を備え、前記スナバ回路および前記整流素子を介して、前記第1の2次巻線の一端と他端とが接続されるとともに、前記第2の2次巻線の一端と他端とが接続されることを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、スナバ回路および整流素子を介して、第1の2次巻線の一端と他端とを接続するとともに、第2の2次巻線の一端と他端とを接続したので、2次側回路に発生する電圧サージを低減することができる。このため、従来の絶縁型スイッチング電源と比べて、スナバ回路の数を減らすことができるので、部品点数を削減することができ、低コスト化および小型化を実現することができる。ここで、図7に示した従来例に係る絶縁型スイッチング電源100では、スナバ回路110aおよびスナバ回路110bのそれぞれは、第1の2次巻線T2と第2の2次巻線T3とを直列接続したものの両端に接続されている。このため、スナバ回路110aおよびスナバ回路110bには、それぞれ、第1の2次巻線T2に発生した起電力と、第2の2次巻線T3に発生した起電力と、の和が印加されることとなる。また、図8に示した従来例に係る絶縁型スイッチング電源200においても、絶縁型スイッチング電源100と同様に、スナバ回路211~214のそれぞれには、第1の2次巻線T2に発生した起電力と、第2の2次巻線T3に発生した起電力と、の和が印加されることとなる。これに対して、1の絶縁型スイッチング電源では、スナバ回路は、第1の2次巻線と整流素子とを直列接続したものの両端に接続されるとともに、第2の2次巻線と整流素子とを直列接続したものの両端に接続される。このため、1の絶縁型スイッチング電源では、絶縁型スイッチング電源100や絶縁型スイッチング電源200と比べて、スナバ回路に印加される電圧を半分に低減することができる。したがって、1の絶縁型スイッチング電源では、絶縁型スイッチング電源100や絶縁型スイッチング電源200と比べて、スナバ回路が備えるキャパシタおよび抵抗を、耐圧の低い素子で構成することができるので、さらなる低コスト化および小型化を実現することができるとともに、スナバ回路における損失を低減することができる。2本発明は、1の絶縁型スイッチング電源について、前記スナバ回路は、前記キャパシタに直列接続された抵抗例えば、図1の抵抗Rxに相当を含んで構成されることを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、スナバ回路に、キャパシタに直列接続された抵抗を設けた。このため、スナバ回路に抵抗を設けていない場合と比べて、2次側回路に発生する電圧サージをさらに低減することができる。3本発明は、1または2の絶縁型スイッチング電源について、前記スナバ回路と前記整流素子と前記第1の2次巻線とを含んで構成される閉回路と、前記スナバ回路と前記整流素子と前記第2の2次巻線とを含んで構成される閉回路とには、予め定められた閾値以上のインダクタンス成分を有する素子は含まれないことを特徴とする絶縁型スイッチング電源を提案している。ここで、本発明者らは、スナバ回路と整流素子と第1の2次巻線とを含んで構成される閉回路と、スナバ回路と整流素子と第2の2次巻線とを含んで構成される閉回路とに、予め定められた閾値以上のインダクタンス成分を有する素子が存在していない方が、存在している場合と比べて、2次側回路に発生する電圧サージをさらに低減できることを見出した。そこで、この発明によれば、スナバ回路と整流素子と第1の2次巻線とを含んで構成される閉回路と、スナバ回路と整流素子と第2の2次巻線とを含んで構成される閉回路とに、予め定められた閾値以上のインダクタンス成分を有する素子を含めないこととした。このため、上述の2つの閉回路が上述のインダクタンス成分を有する素子を含んでいる場合と比べて、2次側回路に発生する電圧サージをさらに低減することができる。本発明によれば、絶縁型スイッチング電源の低コスト化および小型化を実現できる。以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。<第1実施形態>[絶縁型スイッチング電源1の構成]図1は、本発明の第1実施形態に係る絶縁型スイッチング電源1の2次側回路の回路図である。絶縁型スイッチング電源1は、図7に示した従来例に係る絶縁型スイッチング電源100とは、スナバ回路110a、110bの代わりにスナバ回路10を備える点が異なる。なお、絶縁型スイッチング電源1において、絶縁型スイッチング電源100と同一構成要件については、同一符号を付し、その説明を省略する。スナバ回路10は、キャパシタCxと、キャパシタCxに直列接続された抵抗Rxと、を備えており、スナバ回路10およびダイオードDaを介して、第1の2次巻線T2の一端と他端とが接続されるとともに、スナバ回路10およびダイオードDbを介して、第2の2次巻線T3の一端と他端とが接続される。具体的には、抵抗Rxの一端には、第1の2次巻線T2の他端と、第2の2次巻線T3の一端と、が接続される。抵抗Rxの他端には、キャパシタCxの一方の電極が接続され、キャパシタCxの他方の電極には、ダイオードDaのアノードと、ダイオードDbのアノードと、が接続される。[絶縁型スイッチング電源1の動作]以上の構成を備える絶縁型スイッチング電源1は、図示しない制御部により1次巻線T1の両端電圧を制御することで、第1の2次巻線T2および第2の2次巻線T3に起電力を発生させる。これら第1の2次巻線T2および第2の2次巻線T3に発生した起電力は、ダイオードDa、Dbで整流され、インダクタLおよびキャパシタCで平滑された後、負荷Loadに供給される。また、2次側回路に発生する電圧サージは、スナバ回路10により低減される。以上の絶縁型スイッチング電源1によれば、以下の効果を奏することができる。絶縁型スイッチング電源1では、スナバ回路10およびダイオードDaを介して、第1の2次巻線T2の一端と他端とが接続されるとともに、スナバ回路10およびダイオードDbを介して、第2の2次巻線T3の一端と他端とが接続される。このため、絶縁型スイッチング電源1は、2次側回路に発生する電圧サージを低減することができる。したがって、図7に示した従来例に係る絶縁型スイッチング電源100と比べて、スナバ回路の数を1つ減少させることができるので、部品点数を削減することができ、低コスト化および小型化を実現することができる。ここで、図7に示した従来例に係る絶縁型スイッチング電源100では、スナバ回路110aおよびスナバ回路110bのそれぞれは、第1の2次巻線T2と第2の2次巻線T3とを直列接続したものの両端に接続されている。このため、スナバ回路110aおよびスナバ回路110bには、それぞれ、第1の2次巻線T2に発生した起電力と、第2の2次巻線T3に発生した起電力と、の和が印加されることとなる。これに対して、絶縁型スイッチング電源1では、スナバ回路10は、第1の2次巻線T2とダイオードDaとを直列接続したものの両端に接続されるとともに、第2の2次巻線T3とダイオードDbとを直列接続したものの両端に接続される。このため、絶縁型スイッチング電源1では、絶縁型スイッチング電源100と比べて、スナバ回路に印加される電圧を半分に低減することができる。したがって、絶縁型スイッチング電源1では、絶縁型スイッチング電源100と比べて、スナバ回路が備えるキャパシタおよび抵抗を、耐圧の低い素子で構成することができるので、さらなる低コスト化および小型化を実現することができるとともに、スナバ回路における損失を低減することができる。また、絶縁型スイッチング電源1は、スナバ回路10に、キャパシタCxだけでなく抵抗Rxも設けている。このため、スナバ回路10に抵抗Rxが設けられていない場合と比べて、2次側回路に発生する電圧サージをさらに低減することができる。<第2実施形態>[絶縁型スイッチング電源1Aの構成]図2は、本発明の第2実施形態に係る絶縁型スイッチング電源1Aの2次側回路の回路図である。絶縁型スイッチング電源1Aは、図1に示した本発明の第1実施形態に係る絶縁型スイッチング電源1とは、スナバ回路10の接続される位置が異なる。なお、絶縁型スイッチング電源1Aにおいて、絶縁型スイッチング電源1と同一構成要件については、同一符号を付し、その説明を省略する。スナバ回路10とキャパシタCとダイオードDaとを介して、第1の2次巻線T2の一端と他端とが接続されるとともに、スナバ回路10とキャパシタCとダイオードDbとを介して、第2の2次巻線T3の一端と他端とが接続される。すなわち、絶縁型スイッチング電源1Aでは、絶縁型スイッチング電源1と比べて、第1の2次巻線T2の一端と他端との間と、第2の2次巻線T3の一端と他端との間とに、キャパシタCが追加されている。以上の絶縁型スイッチング電源1Aによれば、絶縁型スイッチング電源1が奏することのできる上述の効果と同様の効果を奏することができる。<第3実施形態>[絶縁型スイッチング電源1Bの構成]図3は、本発明の第3実施形態に係る絶縁型スイッチング電源1Bの2次側回路の回路図である。絶縁型スイッチング電源1Bは、図1に示した本発明の第1実施形態に係る絶縁型スイッチング電源1とは、インダクタLと、キャパシタCと、ダイオードDa、Dbと、スナバ回路10と、の接続される位置が異なる。なお、絶縁型スイッチング電源1Bにおいて、絶縁型スイッチング電源1と同一構成要件については、同一符号を付し、その説明を省略する。第1の2次巻線T2の一端には、ダイオードDaのアノードが接続され、第2の2次巻線T3の他端には、ダイオードDbのアノードが接続される。ダイオードDaのカソードと、ダイオードDbのカソードとには、インダクタLを介して負荷Loadの一端が接続されるとともに、インダクタLおよびキャパシタCを介して負荷Loadの他端が接続される。第1の2次巻線T2の他端と、第2の2次巻線T3の一端とには、負荷Loadの他端が接続される。スナバ回路10およびダイオードDaを介して、第1の2次巻線T2の一端と他端とが接続されるとともに、スナバ回路10およびダイオードDbを介して、第2の2次巻線T3の一端と他端とが接続される。以上の絶縁型スイッチング電源1Bによれば、絶縁型スイッチング電源1が奏することのできる上述の効果と同様の効果を奏することができる。<第4実施形態>[絶縁型スイッチング電源1Cの構成]図4は、本発明の第4実施形態に係る絶縁型スイッチング電源1Cの2次側回路の回路図である。絶縁型スイッチング電源1Cは、図3に示した本発明の第3実施形態に係る絶縁型スイッチング電源1Bとは、スナバ回路10の接続される位置が異なる。なお、絶縁型スイッチング電源1Cにおいて、絶縁型スイッチング電源1Bと同一構成要件については、同一符号を付し、その説明を省略する。スナバ回路10とダイオードDaとキャパシタCとを介して、第1の2次巻線T2の一端と他端とが接続されるとともに、スナバ回路10とダイオードDbとキャパシタCとを介して、第2の2次巻線T3の一端と他端とが接続される。すなわち、絶縁型スイッチング電源1Cでは、絶縁型スイッチング電源1Bと比べて、第1の2次巻線T2の一端と他端との間と、第2の2次巻線T3の一端と他端との間とに、キャパシタCが追加されている。以上の絶縁型スイッチング電源1Cによれば、絶縁型スイッチング電源1Bが奏することのできる上述の効果と同様の効果を奏することができる。<第5実施形態>[絶縁型スイッチング電源1Dの構成]図5は、本発明の第5実施形態に係る絶縁型スイッチング電源1Dの2次側回路の回路図である。絶縁型スイッチング電源1Dは、図8に示した従来例に係る絶縁型スイッチング電源200とは、スナバ回路211~214の代わりにスナバ回路10を備える点が異なる。なお、絶縁型スイッチング電源1Dにおいて、絶縁型スイッチング電源200と同一構成要件については、同一符号を付し、その説明を省略する。スナバ回路10およびダイオードD2を介して、第1の2次巻線T2の一端と他端とが接続されるとともに、スナバ回路10およびダイオードD4を介して、第2の2次巻線T3の一端と他端とが接続される。以上の絶縁型スイッチング電源1Dによれば、以下の効果を奏することができる。絶縁型スイッチング電源1Dでは、スナバ回路10およびダイオードD2を介して、第1の2次巻線T2の一端と他端とが接続されるとともに、スナバ回路10およびダイオードD4を介して、第2の2次巻線T3の一端と他端とが接続される。このため、絶縁型スイッチング電源1Dは、2次側回路に発生する電圧サージを低減することができる。したがって、図8に示した従来例に係る絶縁型スイッチング電源200と比べて、スナバ回路の数を3つ減少させることができるので、部品点数を削減することができ、低コスト化および小型化を実現することができる。ここで、図8に示した従来例に係る絶縁型スイッチング電源200では、スナバ回路211~214のそれぞれは、第1の2次巻線T2と第2の2次巻線T3とを直列接続したものの両端に接続されている。このため、スナバ回路211~214には、それぞれ、第1の2次巻線T2に発生した起電力と、第2の2次巻線T3に発生した起電力と、の和が印加されることとなる。これに対して、絶縁型スイッチング電源1Dでは、スナバ回路10は、第1の2次巻線T2とダイオードD2とを直列接続したものの両端に接続されるとともに、第2の2次巻線T3とダイオードD4とを直列接続したものの両端に接続される。このため、絶縁型スイッチング電源1Dでは、絶縁型スイッチング電源200と比べて、スナバ回路に印加される電圧を半分に低減することができる。したがって、絶縁型スイッチング電源1Dでは、絶縁型スイッチング電源200と比べて、スナバ回路が備えるキャパシタおよび抵抗を、耐圧の低い素子で構成することができるので、さらなる低コスト化および小型化を実現することができるとともに、スナバ回路における損失を低減することができる。また、絶縁型スイッチング電源1Dは、スナバ回路10に、キャパシタCxだけでなく抵抗Rxも設けている。このため、スナバ回路10に抵抗Rxが設けられていない場合と比べて、2次側回路に発生する電圧サージをさらに低減することができる。<第6実施形態>[絶縁型スイッチング電源1Eの構成]図6は、本発明の第6実施形態に係る絶縁型スイッチング電源1Eの2次側回路の回路図である。絶縁型スイッチング電源1Eは、図5に示した本発明の第5実施形態に係る絶縁型スイッチング電源1Dとは、スナバ回路10の接続される位置が異なる。なお、絶縁型スイッチング電源1Eにおいて、絶縁型スイッチング電源1Dと同一構成要件については、同一符号を付し、その説明を省略する。スナバ回路10とキャパシタCとダイオードD2とを介して、第1の2次巻線T2の一端と他端とが接続されるとともに、スナバ回路10とキャパシタCとダイオードD4とを介して、第2の2次巻線T3の一端と他端とが接続される。すなわち、絶縁型スイッチング電源1Eでは、絶縁型スイッチング電源1Dと比べて、第1の2次巻線T2の一端と他端の間と、第2の2次巻線の一端と他端との間とに、キャパシタCが追加されている。以上の絶縁型スイッチング電源1Eによれば、絶縁型スイッチング電源1Dが奏することのできる上述の効果と同様の効果を奏することができる。本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、上述の各実施形態では、整流素子としてダイオードを用いたが、これに限らず、例えばMOSFETやIGBTやBJTといったスイッチ素子を用いてもよい。また、上述の第1実施形態および上述の第3実施形態では、スナバ回路10と、整流素子としてのダイオードDaと、第1の2次巻線T2と、で閉回路を構成するとともに、スナバ回路10と、整流素子としてのダイオードDbと、第2の2次巻線T3と、で閉回路を構成した。また、上述の第5実施形態では、スナバ回路10と、整流素子としてのダイオードD2と、第1の2次巻線T2と、で閉回路を構成するとともに、スナバ回路10と、整流素子としてのダイオードD4と、第2の2次巻線T3と、で閉回路を構成した。また、上述の第2実施形態および上述の第4実施形態では、スナバ回路10と、整流素子としてのダイオードDaと、第1の2次巻線T2と、キャパシタCと、で閉回路を構成するとともに、スナバ回路10と、整流素子としてのダイオードDbと、第2の2次巻線T3と、キャパシタCと、で閉回路を構成した。また、上述の第6実施形態では、スナバ回路10と、整流素子としてのダイオードD2と、第1の2次巻線T2と、キャパシタCと、で閉回路を構成するとともに、スナバ回路10と、整流素子としてのダイオードD4と、第2の2次巻線T3と、キャパシタCと、で閉回路を構成した。しかしこれに限らず、例えば、上述の各閉回路に、容量成分を有する素子や、抵抗成分を有する素子を含めてもよい。ただし、2次側回路に発生する電圧サージを効率的に低減するために、予め定められた閾値以上のインダクタンス成分を有する素子は、含めないことが好ましい。