バックコンバータ回路であって、このバックコンバータ回路の入力端における高電圧をこのバックコンバータ回路の出力端における低電圧に変換する当該バックコンバータ回路において、このバックコンバータ回路が、前記入力端及び出力端間に配置された制御スイッチのデューティサイクルを制御するように構成した制御回路と、前記出力端及び接地点間に配置された同期スイッチとを具え、前記制御スイッチ及び前記同期スイッチはデプレションモードのIII族窒化物スイッチを有しているバックコンバータ回路。請求項1に記載のバックコンバータ回路において、前記制御スイッチ及び前記同期スイッチのうちの少なくとも一方のスイッチが、デプレションモードのGaN高電子移動度トランジスタを有しているバックコンバータ回路。請求項1に記載のバックコンバータ回路において、このバックコンバータ回路は更に、前記制御回路がパワーアップされていない間、電流が前記制御スイッチを流れ得ないように構成された保護回路を有しているバックコンバータ回路。請求項3に記載のバックコンバータ回路において、前記保護回路はこのバックコンバータ回路の前記入力端と前記制御スイッチとの間に結合されているバックコンバータ回路。請求項3に記載のバックコンバータ回路において、前記保護回路は、前記バックコンバータ回路の前記入力端を前記制御スイッチから分断することにより、電流がこの制御スイッチを流れ得ないようにするバックコンバータ回路。請求項3に記載のバックコンバータ回路において、前記保護回路はエンハンスメントモードのトランジスタを有しているバックコンバータ回路。請求項6に記載のバックコンバータ回路において、前記保護回路はシリコンpチャネルトランジスタを有しているバックコンバータ回路。請求項6に記載のバックコンバータ回路において、前記保護回路はシリコンnチャネルトランジスタを有しているバックコンバータ回路。請求項1に記載のバックコンバータ回路において、このバックコンバータ回路は更に、前記制御回路がパワーアップされていない間、電流が前記同期スイッチを流れ得ないようにするように構成されている保護スイッチを有しているバックコンバータ回路。バックコンバータ回路であって、このバックコンバータ回路の入力端における高電圧をこのバックコンバータ回路の出力端における低電圧に変換する当該バックコンバータ回路において、このバックコンバータ回路が、前記入力端と前記出力端との間に配置されたデプレションモードのIII族窒化物制御スイッチ及び前記出力端と前記入力端との間に配置されたデプレションモードのIII族窒化物同期スイッチと、前記制御スイッチのデューティサイクルを制御するように構成された制御回路と、前記制御回路がパワーアップされていない間、電流が前記制御スイッチを流れ得ないようにするように構成されているトランジスタを有する保護回路とを具えているバックコンバータ回路。請求項10に記載のバックコンバータ回路において、前記制御スイッチ及び前記同期スイッチのうちの少なくとも一方のスイッチが、デプレションモードのGaN高電子移動度トランジスタを有しているバックコンバータ回路。請求項10に記載のバックコンバータ回路において、このバックコンバータ回路がエンハンスメントモードのシリコンpチャネルトランジスタを有しているバックコンバータ回路。請求項10に記載のバックコンバータ回路において、前記トランジスタがエンハンスメントモードのシリコンnチャネルトランジスタを有しているバックコンバータ回路。請求項10に記載のバックコンバータ回路において、このバックコンバータ回路は更に、前記制御回路がパワーアップされていない間、電流が前記同期スイッチを流れ得ないようにするように構成されている他のトランジスタを有している保護スイッチを具えているバックコンバータ回路。バックコンバータ回路であって、このバックコンバータ回路の入力端における高電圧をこのバックコンバータ回路の出力端における低電圧に変換する当該バックコンバータ回路において、このバックコンバータ回路が、前記入力端と前記出力端との間に配置されたデプレションモードのGaN制御スイッチ及び前記出力端と前記入力端との間に配置されたデプレションモードのGaN同期スイッチと、前記制御スイッチのデューティサイクルを制御するように構成された制御回路と、前記制御回路がパワーアップされていない間、電流が前記制御スイッチを流れ得ないように、前記入力端と前記制御スイッチとの間に結合されているエンハンスメントモードのシリコントランジスタとを具えているバックコンバータ回路。請求項15に記載のバックコンバータ回路において、前記エンハンスメントモードのシリコントランジスタがシリコンpチャネルトランジスタを有しているバックコンバータ回路。請求項15に記載のバックコンバータ回路において、前記エンハンスメントモードのシリコントランジスタがシリコンnチャネルトランジスタを有しているバックコンバータ回路。請求項15に記載のバックコンバータ回路において、前記エンハンスメントモードのシリコントランジスタが前記バックコンバータ回路の前記入力端と前記制御スイッチとの間に結合されているバックコンバータ回路。従って、電圧変換技術において、制御回路が完全にパワーアップされていない際に生じるおそれのある短絡により生ぜしめられる損傷を回避するとともに、費用効率の高いデプレションモードのIII族窒化物トランジスタを用いうる電圧変換回路が必要となる。本発明は、少なくとも1つの図面に関しほぼ図示してある又は説明した或いは図示及び説明した、より完全には請求の範囲に記載した、デプレションモードのIII族窒化物トランジスタを有する直流電圧変換器を提供する。本発明は、デプレションモードのIII族窒化物トランジスタを有する直流電圧変換器の種々の実施例を提供する。以下の説明には、本発明の実施に関連する特定の情報が含まれるものである。当業者にとって明らかなように、本発明は本明細書に具体的に説明したのとは異なる方法で実施しうるものである。更に、本発明を不明瞭にしないように、本発明の特定の細部の幾つかの説明を省略した。本発明の図面及びそれに付随する詳細な説明は、単に本発明の代表的な実施例に向けられたものにすぎないものである。簡潔さを維持するために、本発明の他の実施例を具体的に説明せずしかも図示していない。本明細書及び特許請求の範囲において、III族窒化物は、窒素と少なくとも1つのIII族元素とを有する化合物半導体、例えば、GaN、AlGaN、InN、AlN、InGaN、InAlGaN等を参照するものであるが、これらの例に限定されるものではない。図1は、本発明の一実施例による代表的な電圧変換回路の回路線図を示す。電圧変換回路100は、直流電力変換に用いうる同期式バックコンバータを有する。図1に示すように、電圧変換回路100は、制御スイッチ102と、同期スイッチ104と、制御回路106と、出力回路108と、保護回路110と、キャパシタC1及びC2とを有する。図1では、電圧変換回路100は、入力電圧、例えば、高直流入力電圧を出力電圧、例えば、低直流出力電圧に変換するように構成されている。従って、入力電圧Vinを電圧変換回路100に与えると、この電圧変換回路100は出力電圧Voutを、例えば出力回路108の両端間の負荷に供給しうるようになる。一実施例では、電圧変換回路100をキャパシタC1の両端間の整流器に接続することにより入力電圧Vinを得るようにすることができ、キャパシタC1は、整流器からの未調整の直流電圧のフィルタリングを行うことができる。図1に更に示すように、電圧変換回路100は、同期スイッチ104を有するバックコンバータ回路において制御スイッチ102のデューティサイクルを制御することにより、切換ノードSWに切換電圧を生ぜしめうるようにする制御回路106を具えている。この制御回路106は、例えば駆動電圧Vdrを用いることにより制御スイッチ102及び同期スイッチ104を駆動するように構成されている。制御スイッチ102及び同期スイッチ104を駆動することにより、制御回路106が切換ノードSWにおける電圧を制御し、これにより電圧変換回路100の出力電圧Voutを制御するようにしうる。電圧変換回路100では、制御スイッチ102がデプレションモードDモードトランジスタQ1を具えており、このトランジスタQ1は制御スイッチ102を駆動するためのゲートG1を有している。同様に、同期スイッチ104がDモードトランジスタQ2を具えており、このトランジスタQ2は同期スイッチ104を駆動するためのゲートG2を有している。図1に示すように、制御回路106は、制御スイッチ102におけるDモードトランジスタQ1のゲートG1及び同期スイッチ104におけるDモードトランジスタQ2のゲートG2にそれぞれ結合されている。この制御回路106は、制御信号をゲートG1及びG2にそれぞれ供給してDモードトランジスタQ1及びQ2をそれぞれ制御し、これにより制御スイッチ102及び同期スイッチ104を選択的に作動又は不作動としうる。一実施例では、制御回路106が出力電圧Voutの測定値を用いて、制御スイッチ102及び同期スイッチ104のデューティサイクルを変えるためのゲートG1及びG2への制御信号のタイミングを調整し、これにより出力電圧Voutを調整するようにしうる。例えば、制御回路106により、入力電圧Vinの変化にかかわらず予め決定した固定の出力電圧を維持するようにこの出力電圧Voutを調整するようにしうる。特に、DモードトランジスタQ1及びQ2は双方共、デプレションモードのIII族窒化物トランジスタを有する。更に、DモードトランジスタQ1及びQ2の一方又は双方がデプレションモードの窒化ガリウムGaNトランジスタ、例えば、GaN高電子移動度トランジスタHEMTを有するようにしうる。III族窒化物トランジスタとしては、DモードトランジスタQ1及びQ2が、これらをバックコンバータに用いた場合に所望の性能特性を有するようになりうる。例えば、III族窒化物HEMTのようなIII族窒化物トランジスタは、同様なシリコンベースのトランジスタに比べて寄生キャパシタを低減させ、スイッチング周波数を高くすることができる。更に、デプレションモードのIII族窒化物トランジスタは、同様なエンハンスメントモードのIII族窒化物トランジスタに比べてより一層廉価に且つ有効に大量生産しうる。従って、デプレションモードのGaNトランジスタのようなデプレションモードのIII族窒化物トランジスタを用いることにより、電圧変換回路100を廉価で効率的に形成しうる。電圧変換回路100は更に、切換ノードSWに結合されて同期スイッチ104の両端間に結合された出力回路108を有し、この出力回路により出力電圧Voutを、例えばこの出力回路108の両端間の負荷に与える。図1に示すように、出力回路108はインダクタL及びキャパシタC3を有する。動作に当たっては、電圧変換回路100は、インダクタLと入力電圧Vinの点とを接続してエネルギーをこのインダクタLに蓄積するのと、インダクタLを負荷に放電させるのとを交互に行いうる。更に具体的に言うと、制御回路106が制御スイッチ102及び同期スイッチ104を駆動して、エネルギーをインダクタLに蓄積させる際に、DモードトランジスタQ1をオン状態にするとともにDモードトランジスタQ2をオフ状態にし、インダクタLを放電させる際に、DモードトランジスタQ1をオフ状態にするとともにDモードトランジスタQ2をオン状態としうるようにする。又、図1においては、電圧変換回路100が保護回路110を有しており、制御回路106が電力供給状態にされてなく且つこの制御回路106が制御スイッチ102を駆動するように動作していない際に、この保護回路110を用いて、電気素子を電気的な損傷から保護するようにしうる。例えば、保護回路110は、制御回路106のパワーアップ中に制御スイッチ102を不作動にすることにより電気素子に対する保護を行うことができる。特に、保護回路110が存在しないと、制御スイッチ102を駆動するためにVdrにより制御回路106を起動しうる前に、電気的な損傷が生じるおそれがある。例えば、制御スイッチ102はノーマリーオンとなるDモードトランジスタQ1を有しており、同期スイッチ104もノーマリーオンとなるDモードトランジスタQ2を有している。従って、保護回路110が存在しないで、例えばVdrを用いて電圧変換回路100に電力が供給されると、入力電圧VinがDモードトランジスタQ1を経て切換ノードSW及び出力回路108に且つDモードトランジスタQ2を経て接地点に直接与えられ、これにより、電圧変換回路100とこの電圧変換回路100に接続された負荷との双方又は何れか一方を損傷させるおそれがある。保護回路110は更に、制御回路106のパワーダウン中に制御スイッチ102を不作動にすることにより電気素子に対する保護を達成しうる。例えば、保護回路110が存在しないで、制御スイッチ102及び同期スイッチ104を駆動するために、例えばVdrにより制御回路106にもはや電力を供給できないと、電気素子に対する損傷を生ぜしめるおそれがある。従って、本発明の実施例では、制御回路106のパワーアップ中にもそのパワーダウン中にも保護回路110により電気素子を電気的な損傷から保護しうるようにする。図1に示す実施例では、保護回路110が入力電圧Vinの点と制御スイッチ102との間に接続されており、この入力電圧Vinの点を制御スイッチ102に接続したりこの制御スイッチ102から分断したり、従って、電圧変換回路100に接続したり、この電圧変換回路100から分断したりしうる。他の実施例では、保護回路110を他の個所に、例えば制御スイッチ102と切換ノードSWとの間に配置しうること明らかである。従って、制御回路106に電力が供給されておらず且つこの制御回路106が制御スイッチ102を駆動するように動作していない場合には、保護回路110は電流が制御スイッチ102を流れるのを無効にし、これにより短絡を回避しうる。図2は、本発明の一実施例による電圧変換回路に用いうる代表的な保護回路210を示す回路線図である。この保護回路210は、図1の保護回路110に相当させることができ、図1と同様に電気素子を短絡から保護しうるものである。図2に示すように、保護回路210は、バッファ212及びイネーブル信号Enにより駆動されるゲートG3を有するエンハンスメントモードEモードトランジスタQ3を具える。このEモードトランジスタQ3は、シリコンpチャネルトランジスタ、例えばシリコン金属酸化物半導体電界効果トランジスタMOSFETとするのが好ましい。図3は、本発明の一実施例による電圧変換回路に用いうる代表的な保護回路310を示す回路線図である。この保護回路310は、図1の保護回路110に相当させることができ、図1と同様に電気素子を短絡から保護しうるものである。図3に示すように、保護回路310は、バッファ312及びイネーブル信号Enにより駆動されるゲートG4を有するエンハンスメントモードEモードトランジスタQ4を具える。このEモードトランジスタQ4は、シリコンnチャネルトランジスタ、例えばシリコンMOSFETとするのが好ましい。保護回路210及び310においては、それぞれEモードトランジスタQ3及びQ4がシリコンベースのエンハンスメントモードトランジスタを有するが、保護回路110は図2及び3における実施例に限定されるものではない。例えば、EモードトランジスタQ3及びQ4はシリコンベースの半導体装置を有するが、他の実施例では、これらのEモードトランジスタQ3及びQ4がIII族窒化物半導体装置を有することができる。しかし、シリコンベースの半導体装置はこれらに匹敵しうるIII族窒化物装置に比べて費用及び寸法において低減させることができる。シリコンベースの半導体装置自体は保護スイッチ110に対し用いるのが好ましい。図4は、本発明の一実施例による代表的な電圧変換回路400を示す回路図である。この電圧変換回路400は、図2における保護回路210に相当する保護回路410を有する。この電圧変換回路400自体は、図2における保護回路210を保護回路110として用いた図1の電圧変換回路100に相当する。従って、電圧変換回路400は図1の電圧変換回路100と同様に機能しうる。電圧変換回路400では、保護回路410のEモードトランジスタQ3が入力電圧Vinの点と制御スイッチ402との間に接続されている。特に、EモードトランジスタQ3のソースが入力電圧Vinの点に接続され、このEモードトランジスタQ3のドレインが制御スイッチ402に接続されている。従って、このEモードトランジスタQ3が不作動になると、電流は制御スイッチ402を流れることができない。その理由は、電流がEモードトランジスタQ3を流れることができない為である。従って、このEモードトランジスタQ3は、入力電圧Vinの点を、制御スイッチ402に接続したり制御スイッチ402から分断したりし、これにより電圧変換回路400に接続したり電圧変換回路400から分断したりしうる。図5は、本発明の一実施例による代表的な電圧変換回路500を示す回路図である。この電圧変換回路500は、図3における保護回路310に相当する保護回路510を有する。この電圧変換回路500自体は、図3における保護回路310を保護回路110として用いた図1の電圧変換回路100に相当する。従って、電圧変換回路500は図1の電圧変換回路100と同様に機能しうる。電圧変換回路500では、EモードトランジスタQ4が入力電圧Vinの点と制御スイッチ502との間に接続されている。特に、EモードトランジスタQ4のドレインが入力電圧Vinの点に接続され、このEモードトランジスタQ4のソースが制御スイッチ502に接続されている。従って、このEモードトランジスタQ4が不作動になると、電流は制御スイッチ502を流れることができない。その理由は、電流がEモードトランジスタQ4を流れることができない為である。従って、このEモードトランジスタQ4は、入力電圧Vinの点を、制御スイッチ502に接続したり制御スイッチ502から分断したりし、これにより電圧変換回路500に接続したり電圧変換回路500から分断したりしうる。保護回路510は、ゲートG4に電圧が存在しないと導通しえない。その理由は、EモードトランジスタQ4はノーマリーオフ型のトランジスタである為である。保護回路510を導通させるには、入力電圧Vinよりも1つのしきい値降下分だけ大きい電圧がEモードトランジスタQ4のゲートG4に必要となる。その理由は、EモードトランジスタQ4はnチャネルトランジスタである為である。従って、EモードトランジスタQ4を駆動して、例えば制御スイッチ502を動作しうるようにするために、保護回路510はイネーブル信号Enとバッファ512とを有する。本発明の一実施例では、制御回路506によりイネーブル信号Enを与えることができる。従って、制御回路506に電力が供給されておらず、この制御回路506が動作状態にない間は、EモードトランジスタQ4を不作動にし、これにより制御スイッチ502を不作動にする。しかし、制御回路506に電力が供給され且つこの制御回路506が制御スイッチ502を駆動するように動作すると、この制御回路506は、EモードトランジスタQ4を動作させることにより制御スイッチ502を動作可能状態としうる。従って、保護回路510は、制御回路506に電力が供給されておらずこの制御回路506が動作状態にない間は、制御スイッチ502に電流が流れるのを阻止する。電圧変換回路500における保護回路510を動作させるには、入力電圧Vinよりも1つのしきい値降下分だけ大きい電圧がEモードトランジスタQ4のゲートG4に必要となる。その理由は、このEモードトランジスタQ4が、nチャネルトランジスタである為である。しかし、電圧変換回路400における保護回路410を動作させるには、入力電圧Vinよりも1つのしきい値降下分だけ小さい電圧がEモードトランジスタQ3のゲートG3に必要となる。その理由は、このEモードトランジスタQ3が、pチャネルトランジスタである為である。従って、保護回路410は、構成するのが容易となりうる。その理由は、入力電圧Vinよりも大きい電圧を得るには、入力電圧Vinよりも小さい電圧を得る場合よりも複雑な回路例えば、電荷ポンプ回路を必要とする為である。図6は、本発明の一実施例による代表的な電圧変換回路600を示す回路図である。この電圧変換回路600は、制御スイッチ602と、同期スイッチ604と、制御回路606と、出力回路608と、保護回路610と、入力電圧Vinと、出力電圧Voutと、駆動電圧Vdrと、切換ノードSWと、キャパシタC2と、キャパシタC1とを有し、これらは、図1における制御スイッチ102と、同期スイッチ104と、制御回路106と、出力回路108と、保護回路110と、入力電圧Vinと、出力電圧Voutと、駆動電圧Vdrと、切換ノードSWと、キャパシタC2と、キャパシタC1とにそれぞれ相当する。電圧変換回路600自体は、図1における電圧変換回路100と同様に機能しうる。電圧変換回路600は更に、この電圧変換回路600に対する追加の保護を達成するように構成した保護スイッチ620を有する。この保護スイッチ620は例えば、電圧変換回路600を、プリバイアス状態による、すなわち、パワーアップ中の部分的な出力電圧Voutの存在による電気的な損傷から保護しうる。図6に示すように、保護スイッチ620は同期スイッチ604と接地点との間に接続されている。しかし、他の実施例では、この保護スイッチ620を電圧変換回路600内の他の個所に接続することができる。例えば、この保護スイッチ620を切換ノードSWと同期スイッチ604との間に、或いは切換ノードSWとインダクタLとの間に、或いはインダクタLと出力電圧Voutの点との間に、或いはこの保護スイッチ620が電気素子をプリバイアス状態から保護しうる他の個所に接続することができる。電圧変換回路600では、保護スイッチ620が、シリコンベースの半導体装置、例えば、シリコンベースのパワーMOSFETを有しうるEモード装置Q5を具えている。図6では、保護スイッチ620がnチャネルトランジスタを有するが、他の実施例では、保護スイッチ620がpチャネルトランジスタを有するようにしうる。Eモード装置Q5は、バッファ614及びプリバイアスイネーブル信号Enにより駆動されるゲートG5を有している。本発明の一例では、プリバイアスイネーブル信号PBENを制御回路606により得るようにしうる。従って、制御回路606に電力が供給されていない間、EモードトランジスタQ5が不作動にされ、これにより同期スイッチ604に電流が流れないようにして接地点への短絡を回避する。しかし、制御回路606に電力が供給されて同期スイッチ604を駆動するように動作すると、制御回路606はEモードトランジスタQ5を動作しうるようにする。従って、保護スイッチ620は、制御回路606に電力が供給されずこの制御回路が動作し得ない場合に、電流が同期スイッチ604を流れるのを阻止しうる。従って、上述したように、図1~6の実施例では、本発明により、デプレションモードのIII族窒化物制御スイッチ及びデプレションモードのIII族窒化物同期スイッチを有する同期バックコンバータを実現する。本発明によれば、デプレションモードのIII族窒化物制御スイッチ及びデプレションモードのIII族窒化物同期スイッチを含めることにより、III族窒化物スイッチを用いた廉価で有効なバックコンバータを提供しうる。更に、バックコンバータは、保護回路を含めるとともに、例えば、このバックコンバータに設けられた電圧入力端に対する制御スイッチの接続及び分断を選択的に行うことにより、電流が制御スイッチを流れないようにしうる。従って、バックコンバータによれば、制御回路がパワーアップされていない間に、電気素子を損傷から保護しうる。本発明の上述した説明から明らかなように、本発明の範囲を逸脱することなく、本発明の概念を実行するのに種々の技術を用いることができる。更に、ある実施例を特別に参照して本発明を説明したが、当業者にとって明らかなように、本発明の精神及び範囲を逸脱することなく、本発明の形態及び細部を変更しうるものである。従って、上述した実施例は、あらゆる点において、例示的なものであり、限定的なものではない。又、本発明は、上述した特定の実施例に限定されるものではなく、本発明の範囲を逸脱することなく、多くの再配置、変更及び置換を行うことができる。