無線通信を行う無線通信装置であって、所定のベースクロック周波数の整数倍のサンプリングレートによって動作するBBICと、前記BBICと電気的に接続されて、前記BBICのベースクロック周波数とは異なるベースクロック周波数の整数倍のサンプリングレートによって動作するデジタルシリアルインターフェースと、前記デジタルシリアルインターフェースと電気的に接続されて、前記BBICのベースクロック周波数と同じベースクロック周波数の整数倍のサンプリングレートによって動作するRFICとを備え、前記RFICは、DTXによる送信停止要求があった際に、ネットワーク側から与えられたUE_DTX_cycleの値が予め定められたしきい値よりも大きい場合には動作を停止し、前記UE_DTX_cycleの値が前記しきい値よりも小さい場合には動作を停止しないIQデータ処理部を有する無線通信装置。前記RFICは、DTXによる送信停止要求があった際に、ネットワーク側から与えられたUE_DTX_cycleの値が予め定められたしきい値よりも大きい場合には動作を停止し、前記UE_DTX_cycleの値が前記しきい値よりも小さい場合には動作を停止しないインターフェースを更に有する請求項1に記載の無線通信装置。デジタルシリアルインターフェースと電気的に接続されて、BBICのベースクロック周波数と同じベースクロック周波数の整数倍のサンプリングレートによって動作するRFICであって、DTXによる送信停止要求があった際に、ネットワーク側から与えられたUE_DTX_cycleの値が予め定められたしきい値よりも大きい場合には動作を停止し、前記UE_DTX_cycleの値が前記しきい値よりも小さい場合には動作を停止しないIQデータ処理部を備えるRFIC。RFICからの無線信号の送信開始タイミング制御は、BBICとRFIC間のデジタルシリアルインターフェース規格DigRFを使う場合、TASを用いて行われる。ここで、DigRFインターフェースのシンボル伝送クロック124.8MHz等は、BBICクロック3.84MHzの整数倍、122.88MHz等や1Chip3.84MHzの整数倍とはならないため、クロック載せ替えにともなう数十nsのタイミング劣化が生じる。HSPAでは、Release7以降においてDTX、DRXDiscontinuousReceptionが加わったにもかかわらず、UETransmitTiming規定[25.133]7.1は変わっていないため、初期送信タイミングエラーとして±1.5Chip~391ns以内、タイミング変化量として1/4Chip~65ns以内が求められている。図9は、UETransmitTimingchange既定の一例を示す。特に、タイミング変化量としては、0~200ms間は0~±65ns以内に押さえなければならない。例えばDTXが1subframe2msの場合には、±0.65nsと非常に厳しい値である図9では、UEとテストシステムのタイミングエラー0.1ppm相当が含まれているため±0.85nsとなる。DTXサイクルにあわせて送信のオン/オフを行う場合、このTAS揺らぎによるタイミング劣化を抑える仕組みが必要となる。上記課題を解決するために、本発明の第1の形態によると、無線通信を行う無線通信装置であって、所定のベースクロック周波数の整数倍のサンプリングレートによって動作するBBICと、BBICと電気的に接続されて、BBICのベースクロック周波数とは異なるベースクロック周波数の整数倍のサンプリングレートによって動作するデジタルシリアルインターフェースと、デジタルシリアルインターフェースと電気的に接続されて、BBICのベースクロック周波数と同じベースクロック周波数の整数倍のサンプリングレートによって動作するRFICとを備え、RFICは、DTXによる送信停止要求があった際に、ネットワーク側から与えられたUE_DTX_cycleの値が予め定められたしきい値よりも大きい場合には動作を停止し、UE_DTX_cycleの値がしきい値よりも小さい場合には動作を停止しないIQデータ処理部を有する。本発明の第2の形態によると、デジタルシリアルインターフェースと電気的に接続されて、BBICのベースクロック周波数と同じベースクロック周波数の整数倍のサンプリングレートによって動作するRFICであって、DTXによる送信停止要求があった際に、ネットワーク側から与えられたUE_DTX_cycleの値が予め定められたしきい値よりも大きい場合には動作を停止し、UE_DTX_cycleの値がしきい値よりも小さい場合には動作を停止しないIQデータ処理部を備える。なおまた、上記のように発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となり得る。以上の説明から明らかなように、この発明は、無線通信端末において、短時間送信しない場合のタイミング劣化を避けることができる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は、特許請求の範囲にかかる発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、一実施形態に係る携帯電話100のブロック構成の一例を示す。携帯電話100は、無線通信を利用した、持ち歩ける電話機である。携帯電話100は、この発明における無線通信装置の一例であってよい。携帯電話100は、BBIC110、デジタルシリアルインターフェース120、RFIC130、増幅器140、及びアンテナ150を備える。BBIC110は、ベースバンド信号を扱う集積回路である。RFIC130は、高周波の信号を処理する集積回路である。BBIC110とRFIC130とは、デジタルシリアルインターフェース120を介して接続されている。また、RFIC130は、増幅器140、及びアンテナ150ともそれぞれ電気的に接続されている。また、増幅器140は、アンテナ150とも電気的に接続されている。一般にHSPAを扱う無線通信装置の場合、RFIC、BBICは3.84MHzの整数倍の周波数で動作している。ここでは、RFIC130は8倍の30.72MHz、BBIC110は32倍の122.88MHzとする。ここで、RFIC130とBBIC110を接続しているデジタルシリアルインターフェース120は3.84MHzとは違う周波数で動いている場合がある。ここでは、DigRFv4規格の1248Mbpsであるとする。デジタルシリアルインターフェース120が124.8Mbpsであるので、実際のデータを送信するタイミングはシンボル単位となる。DigRFでは8B10B変換を行うので、シンボルレートは1/10の124.8MSymbol/sとなる。8B10B変換は、1Byte=8bit分の情報を10bitに拡張して送る変換である。これにより、0や1の連続が決められた回数以下に抑えられるため、比較的頻繁にデータエッジが来るようになり、エッジからクロックのタイミングを抽出することができる。この場合、BBIC110から発せられる送信開始タイミングは、122.88MHz→124.8MHzのクロック載せ替え最悪約8nsのタイミング劣化、124.8MHz→30.72MHzのクロック載せ替え最悪約33nsのタイミング劣化により、最悪の場合約41nsのタイミング劣化遅れが発生する。図9のタイミング規定にあてはめると、41/65200=126ms以下の送信停止の場合には、タイミング規定違反の可能性が出てきてしまう。ここで、タイミング劣化量はクロックスピードの逆数になるため、劣化をできるだけ避けるには、RFIC130及びBBIC110のクロックスピードを速める対策もとり得る。しかしながら、一般にクロックスピードを速めることは消費電力の増加に繋がる。また、デジタルシリアルインターフェース120のスピードを3.84MHzの整数倍にする手法もとり得るが、その場合デジタルシリアルインターフェース120から放出されるノイズが無線周波数や内部回路に干渉しない設計とするのが難しくなる。ところで、すでに述べたように、HSPAのDTXのパターンはsubframe単位で決まっている。1subframeは2ms3.84MHzの7680サイクル分に相当する。図2は、RFIC130のブロック構成の一例を示す。RFIC130では、デジタルシリアルインターフェース120から受け取ったデータやコマンドに従って、IQデータ処理部132や出力電力制御部133を動作させる。このうち、IQデータ処理部132について、ここでは30.72MHzで動作していると仮定している。この部分は、3.84MHzの整数倍で動作しているので、この部分でタイミングが管理されている限り、図9のタイミング規定は守れるものとする。図2の出力電力処理部133は、30.72MHzで動作しているとは限らない。図3は、DTX用の送信オン/オフ電力の電プレートの一例を示す。出力電力処理部133は、図3に示すような送信オン/オフ時のタイミングを管理している。ここで、図3の規定は、±25usと、図9に比べて緩いため、既知の制御でも出力電力管理上の問題は生じない。問題となるのは、IQデータのタイミングのみである。図4は、RFIC130の動作フローの一例を示す。DTXによる送信停止要求があった場合S101、ネットワーク側で与えられたUE_DTX_cycleの値と、予めプログラムされたしきい値を比較するS102。UE_DTX_cycleがしきい値より小さい場合はS102:No、出力電力制御部133によって出力をオフするが、インターフェース131及びIQデータ処理部132は動作させたままとするS103。IQデータ処理部132が動作したままであるので、送信データのタイミングが劣化することはない。インターフェース131を動作させたままとして、この間0データを送り続けることにより、BBIC110とRFIC130のタイミング関係を維持する。UE_DTX_cycleがしきい値より大きい場合はS102:Yes、既知の無線通信装置と同じように、送信停止時にインターフェース131も停止するS104。長時間停止する場合にインターフェース131を動かしておくと、無駄な電力が必要になるためである。UE_DTX_cycle時間が経過したときはS105:Yes、元の通り送信を開始するS106。図5は、UE_DTX_cycleがしきい値より大きい場合のI/Fの様子の一例を示す。パケット化されたIQデータが定常的におくられている中で、停止要求があった場合、停止コマンドとTASを送り、IQデータも止めてしまう。RFIC130側では出力電力制御部133が出力をオフし、IQデータ処理部132が停止する。これにより、長時間送信しない場合の無駄なインターフェース131の電力消費を避けることができる。図6は、UE_DTX_cycleがしきい値より小さい場合のI/Fの様子の一例を示す。送信停止要求があった場合、出力をオフするコマンド及びTASを送るが、0データを送り続ける。RFIC130側では出力電力制御部133が出力をオフするが、IQデータ処理部132は動いたままである。これにより、短時間送信しない場合のタイミング劣化を避けることができる。第1の効果は、短時間送信しない場合のタイミング劣化を避けることができることにある。その理由は、BBIC110とRFIC130のタイミング関係が維持されているためである。第2の効果は、第1の効果と両立しながら、消費電力の増加を抑えることができることにある。その理由は、長時間送信しない場合にはインターフェース131を止めることができ、またRFIC130やBBIC110のクロック速度を速める必要がないためである。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は、上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。