基板と、前記基板の上方に形成された複数の量子ドット層と、前記複数の量子ドット層間に位置する中間層と、を有し、前記量子ドット層に含まれる量子ドットの組成が、InxGa1xAsySb1y0<x≦1、0<y≦1で表わされ、前記中間層は、組成がInaGa1aAsbP1b0<a<1、0<b<1で表わされ、厚さが10nm以上40nm以下のInGaAsP層と、前記InGaAsP層の底面から10nm以上40nm未満の高さに位置し、厚さが0.3nm以上2nm以下のInP層と、を有することを特徴とする光半導体素子。基板と、前記基板の上方に形成された複数の量子ドット層と、前記複数の量子ドット層間に位置する中間層と、を有し、前記量子ドット層に含まれる量子ドットの組成が、InxGa1xAsySb1y0<x≦1、0<y≦1で表わされ、前記中間層は、組成がInaGa1aAsbP1b0<a<1、0<b<1で表わされ、厚さが10nm以上40nm以下のInGaAsP層と、前記InGaAsP層上に形成され、厚さが0.3nm以上2nm以下のInP層と、を有することを特徴とする光半導体素子。前記量子ドットの組成がInAsで表わされることを特徴とする請求項1又は2に記載の光半導体素子。前記複数の量子ドット層を含むストライプ状のメサ構造が形成されており、前記メサ構造の周囲にpn埋め込み型の電流狭窄構造が設けられて導波路が形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の光半導体素子。前記複数の量子ドット層を含むストライプ状のメサ構造が形成されており、前記メサ構造の周囲に高抵抗埋め込み型の電流狭窄構造が設けられて導波路が形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の光半導体素子。前記基板がInP基板であることを特徴とする請求項1乃至5のいずれか1項に記載の光半導体素子。請求項1乃至6のいずれか1項に記載の光半導体素子を有することを特徴とする光半導体モジュール。基板の上方に、複数の量子ドット層、及び、前記複数の量子ドット層間に位置する中間層を形成する工程を有し、前記量子ドット層に含まれる量子ドットの組成が、InxGa1xAsySb1y0<x≦1、0<y≦1で表わされ、前記中間層を形成する工程は、組成がInaGa1aAsbP1b0<a<1、0<b<1で表わされ、厚さが10nm以上40nm以下のInGaAsP層、及び、前記InGaAsP層の底面から10nm以上40nm未満の高さに位置し、厚さが0.3nm以上2nm以下のInP層を形成する工程を有することを特徴とする光半導体素子の製造方法。基板の上方に、複数の量子ドット層、及び、前記複数の量子ドット層間に位置する中間層を形成する工程を有し、前記量子ドット層に含まれる量子ドットの組成が、InxGa1xAsySb1y0<x≦1、0<y≦1で表わされ、前記中間層を形成する工程は、組成がInaGa1aAsbP1b0<a<1、0<b<1で表わされ、厚さが10nm以上40nm以下のInGaAsP層を形成する工程と、前記InGaAsP層上に、厚さが0.3nm以上2nm以下のInP層を形成する工程と、を有することを特徴とする光半導体素子の製造方法。前記量子ドットの組成がInAsで表わされることを特徴とする請求項8又は9に記載の光半導体素子の製造方法。本発明の目的は、高い光利得を得ながら閾値電流値を低減することができる光半導体素子及びその製造方法を提供することにある。光半導体素子の一態様には、基板と、前記基板の上方に形成された複数の量子ドット層と、前記複数の量子ドット層間に位置する中間層と、が設けられている。前記量子ドット層に含まれる量子ドットの組成が、InxGa1xAsySb1y0<x≦1、0<y≦1で表わされる。前記中間層には、組成がInaGa1aAsbP1b0<a<1、0<b<1で表わされ、厚さが10nm以上40nm以下のInGaAsP層と、前記InGaAsP層の底面から10nm以上40nm未満の高さに位置し、厚さが0.3nm以上2nm以下のInP層と、が含まれている。光半導体素子の他の一態様には、基板と、前記基板の上方に形成された複数の量子ドット層と、前記複数の量子ドット層間に位置する中間層と、が設けられている。前記量子ドット層に含まれる量子ドットの組成が、InxGa1xAsySb1y0<x≦1、0<y≦1で表わされる。前記中間層には、組成がInaGa1aAsbP1b0<a<1、0<b<1で表わされ、厚さが10nm以上40nm以下のInGaAsP層と、前記InGaAsP層上に形成され、厚さが0.3nm以上2nm以下のInP層と、が含まれている。光半導体素子の製造方法の一態様では、基板の上方に、複数の量子ドット層、及び、前記複数の量子ドット層間に位置する中間層を形成する。前記量子ドット層に含まれる量子ドットの組成が、InxGa1xAsySb1y0<x≦1、0<y≦1で表わされる。前記中間層を形成する際には、組成がInaGa1aAsbP1b0<a<1、0<b<1で表わされ、厚さが10nm以上40nm以下のInGaAsP層、及び、前記InGaAsP層の底面から10nm以上40nm未満の高さに位置し、厚さが0.3nm以上2nm以下のInP層を形成する。光半導体素子の製造方法の他の一態様では、基板の上方に、複数の量子ドット層、及び、前記複数の量子ドット層間に位置する中間層を形成する。前記量子ドット層に含まれる量子ドットの組成が、InxGa1xAsySb1y0<x≦1、0<y≦1で表わされる。前記中間層を形成する際には、組成がInaGa1aAsbP1b0<a<1、0<b<1で表わされ、厚さが10nm以上40nm以下のInGaAsP層を形成し、前記InGaAsP層上に、厚さが0.3nm以上2nm以下のInP層を形成する。上記の光半導体素子等によれば、量子ドット層間に適切な中間層が設けられているため、量子ドット層間での量子ドットの面密度のばらつきを抑えて、高い光利得を得ながら閾値電流値を低減することができる。本願発明者は、従来の技術において、閾値電流値の低減が困難になっている原因について鋭意検討を行った。この結果、以下のような事項が判明した。InGaAsP中間層を用いる場合には、InGaAsP中間層の形成の際に組成分離が生じるため、InGaAsP中間層の組成は均一にならず、InAs量子ドット上方の領域でInAsリッチに、他の領域ではGaPリッチになる。組成分離が生じるのは、既に量子ドット層が形成されていて、表面の歪及び形状の局所的な分布による表面エネルギーの相違が存在するためである。そして、InAsの方がGaPより格子定数が大きいため、InGaAsP中間層のInAsリッチの領域にGaPリッチの領域よりも突出した部分が発生してしまう。つまり、InGaAsP中間層の表面に凹凸が生じることとなる。本願発明者が非特許文献3に記載された内容を精査したところ、図1aに示すように、InGaAsP中間層が厚くなるほど凹凸が小さくなるものの、InGaAsP中間層を40nm程度と厚くしたとしても、1MLモルレイヤー以下の凹凸原子ステップが存在することが明らかになった。このため、量子ドット層の下地に着目すると、最も基板側に位置する量子ドット層は平坦な面上に形成されるのに対し、それよりも基板から離間して位置する量子ドット層はInGaAsP中間層の凹凸が存在する表面上に形成されることになる。更に、本願発明者が非特許文献4に記載された内容をも精査したところ、InGaAsP中間層の表面に凹凸が存在する場合には、基板から離間するほどInAs量子ドットのサイズが大きくなり、図1bに示すように、量子ドット層の数が増加するほど、InAs量子ドットの密度が減少し、フォトルミネッセンスPLの半値幅が増大することが明らかになった。例えば、図1bに示す結果が得られた条件下では、量子ドット層が4層の場合には、1層の場合と比較して、量子ドットの密度が40程度低く、PLの半値幅が12程度高いことが明らかになった。なお、図1bに示す傾向は、InGaAsP中間層の厚さが30nmの場合のものである。このような傾向があるため、従来のInAs量子ドットの量子ドット層を複数含む活性層を備えた半導体レーザでは、閾値電流値が高くなっているのである。なお、InGaAsP中間層を厚くすれば凹凸を緩和することは可能であるが、InGaAsP中間層を厚くするほど、活性層内の量子ドットの密度が低下するため、縦高次伝播モードが発生しやすくなる。以下、これらの知見に基づいて想到した実施形態について添付の図面を参照しながら具体的に説明する。第1の実施形態先ず、第1の実施形態について説明する。図2は、第1の実施形態に係る光半導体素子半導体レーザの構造を示す断面図である。なお、図2bは、図2a中のI-I線に沿った断面を示している。第1の実施形態では、図2に示すように、基板1上にバッファ層2、活性層3及びクラッド層4が形成され、これらがエッチングされてメサ構造102が形成されている。基板1としては、例えば、表面の方位が001のn型InP基板が用いられる。バッファ層2としては、例えば、n型ドーパントが5.0×1017cm3の濃度でドーピングされ、厚さが500nmのn型InP層が用いられる。活性層3については後述する。クラッド層4としては、例えば、p型ドーパントが5.0×1017cm3の濃度でドーピングされ、厚さが200nmのp型InP層が用いられる。そして、メサ構造102の周囲に埋め込み層103及びブロック層104が形成されている。埋め込み層103としては、例えば、p型InP層が用いられ、ブロック層104としては、例えば、n型InP層が用いられる。更に、ブロック層104上に、クラッド層4と接するクラッド層5が形成され、クラッド層5上にコンタクト層6が形成されている。クラッド層5としては、例えば、p型不純物が5.0×1017cm3の濃度でドーピングされたp型InP層が用いられ、コンタクト層6としては、例えば、p型不純物が1.0×1019cm3の濃度でドーピングされたp型InGaAs層が用いられる。コンタクト層6上にp側電極7Pが形成され、基板1の裏面にn側電極7Nが形成されている。そして、メサ構造102の一方の端面を覆うように低反射膜8Lが形成され、他方の端面を覆うように高反射膜8Hが形成されている。ここで、活性層3について説明する。図3は、第1の実施形態における活性層3の構造を示す断面図である。第1の実施形態では、図3に示すように、活性層3に、バッファ層2上に形成された光閉じ込めSCH:separatedconfinementheterostructure層11が含まれている。光閉じ込め層11としては、例えば、組成波長が1.15μm、歪量が0、厚さが30nmのノンドープInGaAsP層が用いられる。この光閉じ込め層11上に量子ドット層12が形成されている。量子ドット層12には、複数の自己形成型S-KStranskiKrastanovモードのInAs量子ドット12aが含まれている。例えば、InAs量子ドット12aの面密度は4.0×1010cm2程度であり、PL発光波長は1.55μmである。量子ドット層12上に、下側InGaAsP層13、挿入層14及び上側InGaAsP層15が形成されている。下側InGaAsP層13としては、例えば、組成波長が1.15μm、無歪、厚さが10nmのInGaAsP層が用いられる。下側InGaAsP層13には、量子ドット12a上方に位置するInAsリッチ領域13a、及び、他の部分InAs量子ドット12aのウェット層上方に位置するGaPリッチ領域13bが含まれている。下側InGaAsP層13の表面には、InAsリッチ領域13a及びGaPリッチ領域13bにおける格子定数の相違に伴う、例えば0.175nm程度の凹凸が存在する。挿入層14としては、例えば、厚さが2nmのInP層が用いられる。挿入層14は下側InGaAsP層13の表面に存在する凹凸を引き継がず、挿入層14の表面は平坦である。上側InGaAsP層15としては、例えば、組成波長が1.15μm、無歪、厚さが20nmのInGaAsP層が用いられる。挿入層14の表面が平坦であるため、上側InGaAsP層15の表面も平坦である。下側InGaAsP層13及び上側InGaAsP層15の組成はInaGa1aAsbP1b0<a<1、0<b<1で表わされ、互いに共通していてもよく、下側InGaAsP層13及び上側InGaAsP層15の間で組成が相違していてもよい。本実施形態では、下側InGaAsP層13、挿入層14及び上側InGaAsP層15の積層体が、中間層の一例である。そして、上側InGaAsP層15上に、上記のような量子ドット層12、下側InGaAsP層13、挿入層14及び上側InGaAsP層15の積層体が2つ形成されている。更に、最上部に位置する上側InGaAsP層15上に量子ドット層12が形成され、その上に光閉じ込めSCH:separatedconfinementheterostructure層16が形成されている。光閉じ込め層16としては、光閉じ込め層11と同様に、例えば、組成波長が1.15μm、歪量が0、厚さが30nmのノンドープInGaAsP層が用いられる。つまり、活性層3に、合計で4つの量子ドット層12が含まれている。本実施形態では、最も基板1側に位置する量子ドット層12も、それよりも上方に位置する3つの量子ドット層12も、すべて平坦な面上に形成されている。このため、4つの量子ドット層12の間では、量子ドット12aのサイズ及び面密度が均一なものとなっている。従って、InGaAsP中間層の厚さが30nmで挿入層が用いられていない光半導体素子参考例の特性を示す図1bを考慮すると、本実施形態によれば、挿入層14が用いられていない場合と比較して、量子ドットの面密度を約40向上し、PLの半値幅を約12低減することができるといえる。そして、光利得は量子ドットの面密度に比例し、PL半値幅に反比例するため、挿入層14が用いられていない場合と比較して、光利得は1.6倍程度増加し、閾値電流値を約38低減することができる。次に、第1の実施形態に係る光半導体素子半導体レーザの製造方法について説明する。図4A~図4Bは、第1の実施形態に係る光半導体素子の製造方法を工程順に示す断面図である。先ず、表面の方位が001のn型InPの基板1を有機金属気相エピタキシMOVPE:metalorganicvaporphaseepitaxy成長炉に装備し、PV族元素の原料であるフォスフィンPH3雰囲気下にて成長温度基板温度を630°Cまで昇温する。次いで、InIII族元素の原料であるトリメチルインジウムTMIn及びSin型のドーパントの原料であるモノシランSiH4を供給して、図4Aaに示すように、n型InPのバッファ層2を形成する。その後、バッファ層2上に活性層3を形成する。ここで、活性層3を形成する方法について説明する。図5A~図5Bは、第1の実施形態において活性層3を形成する方法を工程順に示す断面図である。バッファ層2の形成後には、TMIn及びSiH4の供給を停止し、PH3雰囲気下で成長温度を480°Cまで下げる。次いで、雰囲気をPH3雰囲気からPH3及びAsV族元素の原料であるアルシンAsH3の混合ガス雰囲気に切り替える。その後、TMIn及びGaIII族の原料であるトリエチルガリウムTEGaを更に供給して、図5Aaに示すように、ノンドープInGaAsPの光閉じ込め層11を形成する。続いて、TMIn及びAsH3の供給を継続し、TEGa及びPH3の供給を停止して、図5Abに示すように、第1層目のInAsの量子ドット層12を形成する。量子ドット層12の形成では、例えば、成長温度が480°C、InAsの供給量が2.5ML相当、成長速度が0.1μm/h、V/III比が30という条件の下で成長を行う。このような条件下で、面密度が4.0×1010cm2程度、PL発光波長が1.55μmのS-K量子ドット12aを含む量子ドット層12が形成される。次いで、光閉じ込め層11の形成時と同様の条件下で、図5Acに示すように、量子ドット層12上にInGaAsPの下側InGaAsP層13を形成する。このとき、組成分離に伴って、下側InGaAsP層13には、InAsリッチ領域13a及びGaPリッチ領域13bが含まれることとなり、下側InGaAsP層13の表面に、これらの格子定数の相違に伴う、例えば0.175nm程度の凹凸が形成される。その後、成長温度を480°Cに維持しつつ、TMIn及びPH3の供給を継続し、TEGa及びAsH3の供給を停止して、図5Adに示すように、InPの挿入層14を形成する。挿入層14は下側InGaAsP層13の表面に存在する凹凸を引き継がず、挿入層14の表面は平坦なものとなる。続いて、下側InGaAsP層13の形成時と同様の条件下で、図5Beに示すように、挿入層14上にInGaAsPの上側InGaAsP層15を形成する。挿入層14の表面が平坦であるため、上側InGaAsP層15の形成時には組成分離が生じず、上側InGaAsP層15の表面は平坦なものとなる。次いで、第1層目のInAsの量子ドット層12の形成時と同様の条件下で、図5Bfに示すように、第2層目のInAsの量子ドット層12を上側InGaAsP層15上に形成する。上側InGaAsP層15の表面が、光閉じ込め層11の表面と同様に平坦であるため、第2層目のInAsの量子ドット層12における量子ドット12aの面密度は、第1層目のものと同等になる。以降、上記のものと同様の条件下での下側InGaAsP層13、挿入層14、上側InGaAsP層15及び量子ドット層12の形成を2回繰り返す。その後、光閉じ込め層11の形成時と同様の条件下で、第4層目の量子ドット12上にInGaAsPの光閉じ込め層16を形成する。このようにして4つの量子ドット層12を含む活性層3を形成することができる。活性層3の形成後には、PH3雰囲気下で成長温度を630°Cまで昇温する。次いで、Znp型のドーパントの原料であるジエチルジンクDEZn、TMIn及びPH3を供給して、図4Aaに示すように、p型InPのクラッド層4を形成する。その後、例えば、[110]方向に延伸する長さが300μm、幅が1.5μmの誘電体のマスク101をパターニングする。続いて、マスク101をエッチングマスクとして用いてドライエッチングを行って、図4Abに示すように、ストライプ状のメサ構造102を形成する。次いで、マスク101を選択成長マスクとして用いたpn埋め込み成長により、図4Bcに示すように、p型InPの埋め込み層103及びn型InPのブロック層104をメサ構造102の両脇に形成する。つまり、ストライプメサpn埋め込み型の電流狭窄構造により導波路を形成する。その後、図4Bdに示すように、マスク101をウエットエッチングで除去し、ブロック層104及びクラッド層4上に、p型InPのクラッド層5、及びp型InGaAsのコンタクト層6を形成する。なお、これらのMOCVD法による結晶成長では、例えば、キャリアガスとして水素H2を用い、成長圧力は50Torrとする。そして、p側電極7Pをコンタクト層6上に形成し、n側電極7Nを基板1の裏面に形成し、メサ構造102の一方の端面前側端面に低反射膜8Lを形成し、他方の端面後側端面に高反射膜8Hを形成する。このようにして、第1の実施形態に係る光半導体素子半導体レーザを製造することができる。第2の実施形態次に、第2の実施形態について説明する。第1の実施形態では、pn埋め込み成長により電流狭窄構造が形成されているのに対し、第2の実施形態では、Feドープ高抵抗SI埋め込み成長により電流狭窄構造が形成されている。第2の実施形態に係る光半導体素子半導体レーザの構造については、その製造方法と共に説明する。図6A~図6Bは、第2の実施形態に係る光半導体素子の製造方法を工程順に示す断面図である。先ず、第1の実施形態と同様にして、図6Aaに示すように、クラッド層4の形成までの処理を行う。次いで、クラッド層4上にコンタクト層6を形成する。その後、第1の実施形態と同様にして、コンタクト層6上にマスク101を形成する。続いて、マスク101をエッチングマスクとして用いてドライエッチングを行って、図6Abに示すように、ストライプ状のメサ構造102を形成する。次いで、マスク101を選択成長マスクとして用いたFeドープ高抵抗SI埋め込み成長により、図6Bcに示すように、Feがドープされた高抵抗の埋め込み層105をメサ構造102の両脇に形成する。つまり、ストライプメサSI埋め込み型の電流狭窄構造により導波路を形成する。以降、第1の実施形態と同様にして、p側電極7P、n側電極7N、低反射膜8L及び高反射膜8Hを形成する。このようにして、第2の実施形態に係る光半導体素子半導体レーザを製造することができる。なお、第1及び第2の実施形態において、厚さ方向で隣り合う量子ドット層12間に位置する一組の下側InGaAsP層13及び上側InGaAsP層15の厚さは、合計で10nm以上40nm以下である。合計の厚さが10nm未満であると、厚さ方向で隣り合う量子ドット層12間で波動関数の結合が発生することがある。合計の厚さが40nmを超えていると、活性層3内の量子ドット12aの個数密度が低く、縦高次元伝播モードが発生することがある。また、下側InGaAsP層13の厚さは10nm以上である。つまり、挿入層14はその直下に位置する量子ドット層12から厚さ方向で10nm以上離間している。下側InGaAsP層13の厚さは10nm未満であると、量子ドット層12のサイズ分布によって挿入層14への波動関数の広がり程度が異なるため、エネルギー準位の分布の拡大によりPL半値幅が増大し、光利得が低下してしまう。第3の実施形態次に、第3の実施形態について説明する。第3の実施形態では、活性層3の構成が第1の実施形態と相違している。他の構造は第1の実施形態と同様である。図7は、第3の実施形態における活性層3の構造を示す断面図である。第3の実施形態では、図7に示すように、活性層3に、バッファ層2上に形成された光閉じ込め層21が含まれている。光閉じ込め層21としては、例えば、組成波長が1.2μm、歪量が0、厚さが30nmのノンドープInGaAsP層が用いられる。この光閉じ込め層21上に挿入層24が形成されている。挿入層24としては、例えば、厚さが2nmのInP層が用いられる。そして、挿入層24上に量子ドット層12が形成されている。量子ドット層12には、複数のInAs量子ドット12aが含まれており、例えば、InAs量子ドット12aの面密度は3.0×1010cm2程度であり、PL発光波長は1.55μmである。量子ドット層12上にInGaAsP層23が形成されている。InGaAsP層23としては、例えば、組成波長が1.2μm、無歪、厚さが20nmのものが用いられる。InGaAsP層23には、量子ドット12a上方に位置するInAsリッチ領域23a、及び、他の部分InAs量子ドット12aのウェット層上方に位置するGaPリッチ領域23bが含まれている。InGaAsP層23の表面には、InAsリッチ領域23a及びGaPリッチ領域23bにおける格子定数の相違に伴う、例えば0.1nm程度の凹凸が存在する。更に、このようなInGaAsP層23上に挿入層24が形成されている。この挿入層24はInGaAsP層23の表面に存在する凹凸を引き継がず、挿入層24の表面は平坦である。InGaAsP層23の組成はInaGa1aAsbP1b0<a<1、0<b<1で表わされる。本実施形態では、InGaAsP層23及び挿入層24の積層体が、中間層の一例である。そして、この基板1側から第2番目の挿入層24上に、上記のような量子ドット層12、InGaAsP層23、及び挿入層24の積層体が2つ形成されている。更に、最上部に位置する挿入層24上に量子ドット層12が形成され、その上に光閉じ込め層26が形成されている。光閉じ込め層26としては、光閉じ込め層21と同様に、例えば、組成波長が1.2μm、歪量が0、厚さが30nmのノンドープInGaAsP層が用いられる。つまり、活性層3に、合計で4つの量子ドット層12が含まれている。本実施形態でも、最も基板1側に位置する量子ドット層12も、それよりも上方に位置する3つの量子ドット層12も、すべて平坦な面上に形成されている。このため、4つの量子ドット層12の間では、量子ドット12aのサイズ及び面密度が均一なものとなっている。従って、第1の実施形態と同様に、高い光利得を得ながら、閾値電流値を低減することができる。次に、第3の実施形態に係る光半導体素子半導体レーザの製造方法について説明する。但し、第3の実施形態が第1の実施形態と相違する点は活性層3の構造であるため、ここでは、第3の実施形態における活性層3を形成する方法について説明する。図8A~図8Bは、第3の実施形態において活性層3を形成する方法を工程順に示す断面図である。第3の実施形態では、バッファ層2の形成後に、TMIn及びSiH4の供給を停止し、PH3雰囲気下で成長温度を480°Cまで下げる。次いで、雰囲気をPH3雰囲気からPH3及びAsH3の混合ガス雰囲気に切り替える。その後、TMIn及びTEGaを更に供給して、図8Aaに示すように、ノンドープInGaAsPの光閉じ込め層21を形成する。続いて、成長温度を480°Cに維持しつつ、TMIn及びPH3の供給を継続し、TEGa及びAsH3の供給を停止して、InPの挿入層24を形成する。光閉じ込め層21の表面が平坦であるため、挿入層24の表面は平坦なものとなる。次いで、TMIn及びAsH3を供給して、図8Abに示すように、第1層目のInAsの量子ドット層12を形成する。量子ドット層12の形成では、例えば、成長温度が480°C、InAsの供給量が2.5ML相当、成長速度が0.1μm/h、V/III比が30という条件の下で成長を行う。このような条件下で、面密度が3.0×1010cm2程度、PL発光波長が1.55μmのS-K量子ドット12aを含む量子ドット層12が形成される。次いで、光閉じ込め層21の形成時と同様の条件下で、図8Acに示すように、量子ドット層12上にInGaAsPのInGaAsP層23を形成する。このとき、組成分離に伴って、InGaAsP層23には、InAsリッチ領域23a及びGaPリッチ領域23bが含まれることとなり、InGaAsP層23の表面に、これらの格子定数の相違に伴う、例えば0.1nm程度の凹凸が形成される。その後、TMIn及びPH3の供給を継続し、TEGa及びAsH3の供給を停止して、図8Bd基板1側から第2層目のInPの挿入層24を形成する。この挿入層24はInGaAsP層23の表面に存在する凹凸を引き継がず、挿入層24の表面は平坦なものとなる。続いて、第1層目のInAsの量子ドット層12の形成時と同様の条件下で、図5Bdに示すように、第2層目のInAsの量子ドット層12を第2層目の挿入層24上に形成する。この挿入層24の表面が、光閉じ込め層21の表面と同様に平坦であるため、第2層目のInAsの量子ドット層12における量子ドット12aの面密度は、第1層目のものと同等になる。以降、上記のものと同様の条件下でのInGaAsP層23、挿入層24及び量子ドット層12の形成を2回繰り返す。その後、光閉じ込め層21の形成時と同様の条件下で、第4層目の量子ドット12上にInGaAsPの光閉じ込め層26を形成する。このようにして4つの量子ドット層12を含む活性層3を形成することができる。このようにして、第3の実施形態に係る光半導体素子半導体レーザを製造することができる。なお、第3の実施形態において、厚さ方向で隣り合う量子ドット層12間に位置するInGaAsP層23の厚さは、10nm以上40nm以下である。この厚さが10nm未満であると、厚さ方向で隣り合う量子ドット層12間で波動関数の結合が発生することがある。この厚さが40nmを超えていると、活性層3内の量子ドット12aの個数密度が低く、縦高次元伝播モードが発生することがある。また、第3の実施形態では、第1の実施形態と同様に、pn埋め込み成長により電流狭窄構造が形成されているが、第2の実施形態と同様に、Feドープ高抵抗SI埋め込み成長により電流狭窄構造が形成されていてもよい。また、最も基板1側に位置する挿入層24が設けられていなくてもよい。つまり、最も基板1側に位置する量子ドット層12が光閉じ込め層21上に直接形成されていてもよい。光閉じ込め層21の表面が平坦だからである。また、第1~第4の実施形態において、最も基板1側に位置する量子ドット層12よりも上方の挿入層14、24の厚さは0.3nm以上2nm以下である。挿入層14、24の厚さが0.3nm1ML未満であると、その下の下側InGaAsP層13又はInGaAsP層23の表面に存在する凹凸の影響が当該挿入層14、24の表面にも及び、挿入層14、24の表面にも凹凸が現れてしまう。また、挿入層14、24の厚さが2nmを超えていると、素子抵抗が高くなり過ぎて光出射効率が不足する。実際に、本願発明者が第1の実施形態と同様の活性層3に関して、次のような実験を行ったところ、挿入層の厚さが2nmを超えると、素子抵抗が増大することが確認された。この実験では、下側InGaAsP層/InP挿入層/上側InGaAsP層の厚さが、それぞれ、10nm/0nm/20nm、10nm/1nm/19nm、10nm/2nm/18nm、10nm/3nm/17nmの4種の厚さの組み合わせを採用して、組み合わせ毎に、InAs量子ドット層を4層成長させた活性層を形成した。そして、これら活性層を用いた4種の半導体レーザを作製した。なお、各半導体レーザでは、ストライプメサ幅を1.5μm、共振器長を300μmとした。このような半導体レーザの素子抵抗を測定した結果、10nm/0nm/20nm、10nm/1nm/19nm、10nm/2nm/18nmの活性層を用いた3種の半導体レーザでは、抵抗値が6Ω程度であったのに対して、10nm/3nm/17nmの活性層を用いた半導体レーザでは、抵抗値が10Ωと非常に高かった。このような挿入層の厚さの増加に伴う素子抵抗の増加は、バンドギャップの高いInP層を適用することでキャリアの注入が阻害されることに起因していると考えられる。従って、挿入層14、24の厚さは、キャリア注入が阻害されない2nm以下とする。また、第1~第4の実施形態において、構造パラメータ、構成材料、デバイス構造は上記のものに限定されるものではない。例えば、InAs量子ドットの供給量、並びに、InGaAsPバリア層の組成波長、厚さ及び歪量は上記の値に限定されるものではない。また、量子ドットの材料としてInAs以外のものを用いてもよい。例えば、InSb、InGaAs、InGaAsSb等の、組成がInxGa1xAsySb1y0<x≦1、0<y≦1で表わされるものを用いることができる。但し、量子ドットの面内の対称性が小さいという観点でInAsが好ましい。また、基板1として、pドープInP001基板、高抵抗SIInP001基板等を用いてもよい。これらの場合、埋め込み構造を適宜変更することが好ましい。第4の実施形態次に、第4の実施形態について説明する。第4の実施形態は、第1~第3の実施形態のいずれかの光半導体素子半導体レーザを含む光半導体モジュールに関する。図9は、第4の実施形態に係る光半導体モジュールの構成を示す図である。本実施形態に係る光半導体モジュールでは、図9に示すように、第1~第3の実施形態のいずれかの半導体レーザ31が、一対のリードピン36及び一対のリードピン37を有する同軸型のパッケージ33に搭載されている。また、バックモニタ用の受光素子32が、半導体レーザ31の後端面側に設置されている。一対のリードピン36は半導体レーザ31に接続され、一対のリードピン37は受光素子32に接続されている。そして、リードピン端子36は、半導体レーザ31を駆動する電気信号源に接続される。一方、リードピン37は、半導体レーザ31の出力を監視するモニタ装置に接続される。また、半導体レーザ31の前端面から出射されたレーザ光31Lを集光して、光ファイバに入射させるレンズ35が、キャップ34に設けられている。ここで、レンズ35は、半導体レーザ31が出射する信号光を出力する光出力ポートとして機能する。以下、本発明の諸態様を付記としてまとめて記載する。付記1基板と、前記基板の上方に形成された複数の量子ドット層と、前記複数の量子ドット層間に位置する中間層と、を有し、前記量子ドット層に含まれる量子ドットの組成が、InxGa1xAsySb1y0<x≦1、0<y≦1で表わされ、前記中間層は、組成がInaGa1aAsbP1b0<a<1、0<b<1で表わされ、厚さが10nm以上40nm以下のInGaAsP層と、前記InGaAsP層の底面から10nm以上40nm未満の高さに位置し、厚さが0.3nm以上2nm以下のInP層と、を有することを特徴とする光半導体素子。付記2基板と、前記基板の上方に形成された複数の量子ドット層と、前記複数の量子ドット層間に位置する中間層と、を有し、前記量子ドット層に含まれる量子ドットの組成が、InxGa1xAsySb1y0<x≦1、0<y≦1で表わされ、前記中間層は、組成がInaGa1aAsbP1b0<a<1、0<b<1で表わされ、厚さが10nm以上40nm以下のInGaAsP層と、前記InGaAsP層上に形成され、厚さが0.3nm以上2nm以下のInP層と、を有することを特徴とする光半導体素子。付記3前記量子ドットの組成がInAsで表わされることを特徴とする付記1又は2に記載の光半導体素子。付記4前記複数の量子ドット層を含むストライプ状のメサ構造が形成されており、前記メサ構造の周囲にpn埋め込み型の電流狭窄構造が設けられて導波路が形成されていることを特徴とする付記1乃至3のいずれか1項に記載の光半導体素子。付記5前記複数の量子ドット層を含むストライプ状のメサ構造が形成されており、前記メサ構造の周囲に高抵抗埋め込み型の電流狭窄構造が設けられて導波路が形成されていることを特徴とする付記1乃至3のいずれか1項に記載の光半導体素子。付記6前記基板がInP基板であることを特徴とする付記1乃至5のいずれか1項に記載の光半導体素子。付記7前記中間層は、前記InGaAsP層及び前記InP層から構成されていることを特徴とする付記1乃至6のいずれか1項に記載の光半導体素子。付記8付記1乃至7のいずれか1項に記載の光半導体素子を有することを特徴とする光半導体モジュール。付記9基板の上方に、複数の量子ドット層、及び、前記複数の量子ドット層間に位置する中間層を形成する工程を有し、前記量子ドット層に含まれる量子ドットの組成が、InxGa1xAsySb1y0<x≦1、0<y≦1で表わされ、前記中間層を形成する工程は、組成がInaGa1aAsbP1b0<a<1、0<b<1で表わされ、厚さが10nm以上40nm以下のInGaAsP層、及び、前記InGaAsP層の底面から10nm以上40nm未満の高さに位置し、厚さが0.3nm以上2nm以下のInP層を形成する工程を有することを特徴とする光半導体素子の製造方法。付記10基板の上方に、複数の量子ドット層、及び、前記複数の量子ドット層間に位置する中間層を形成する工程を有し、前記量子ドット層に含まれる量子ドットの組成が、InxGa1xAsySb1y0<x≦1、0<y≦1で表わされ、前記中間層を形成する工程は、組成がInaGa1aAsbP1b0<a<1、0<b<1で表わされ、厚さが10nm以上40nm以下のInGaAsP層を形成する工程と、前記InGaAsP層上に、厚さが0.3nm以上2nm以下のInP層を形成する工程と、を有することを特徴とする光半導体素子の製造方法。付記11前記量子ドットの組成がInAsで表わされることを特徴とする付記9又は10に記載の光半導体素子の製造方法。付記12前記複数の量子ドット層を含むストライプ状のメサ構造を形成する工程と、前記メサ構造の周囲にpn埋め込み型の電流狭窄構造を設けて導波路を形成する工程と、を有することを特徴とする付記9乃至11のいずれか1項に記載の光半導体素子の製造方法。付記13前記複数の量子ドット層を含むストライプ状のメサ構造を形成する工程と、前記メサ構造の周囲に高抵抗埋め込み型の電流狭窄構造を設けて導波路を形成する工程と、を有することを特徴とする付記9乃至11のいずれか1項に記載の光半導体素子の製造方法。付記14前記基板がInP基板であることを特徴とする付記9乃至13のいずれか1項に記載の光半導体素子の製造方法。付記15前記中間層を、前記InGaAsP層及び前記InP層から構成することを特徴とする付記9乃至14のいずれか1項に記載の光半導体素子の製造方法。