"データを送受信する伝送機能部と、前記伝送機能部が受信した信号を格納する入力アドレスメモリ部と、前記入力アドレスメモリ部に格納される信号に基づいて制御演算をする制御演算部と、前記制御演算部が演算した結果を格納する出力アドレスメモリ部と、前記出力アドレスメモリ部に格納されている信号を前記出力アドレスメモリ部とは別に格納する前回値メモリ部と、出力端と接続され、前記出力アドレスメモリ部および前記前回値メモリ部に格納される信号の一方を受け取り格納する出力バッファ部と、選択されたモードに基づいて、前記出力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納することを許可するか否かと、前記出力バッファ部と前記出力アドレスメモリ部とを接続する第1の信号経路および前記出力バッファ部と前記前回値メモリ部とを接続する第2の信号経路の何れを選択するかとを判定し、判定結果に応じて、前記前回値メモリ部に許可を与えて前記出力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納する一方、前記第1の信号経路および第2の信号経路のうち選択した信号経路に信号経路を切り替える許可をスイッチに与えて当該スイッチを切り替える切替許可部と、を具備することを特徴とするデジタル制御装置。前記切替許可部は、前記第1の信号経路を選択する第1のモードと、前記前回値メモリ部に許可を与えて前記出力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納するとともに、前記第2の信号経路を選択する第2のモードとを有することを特徴とする請求項1記載のデジタル制御装置。データを送受信する伝送機能部と、前記伝送機能部が受信した信号を格納する入力アドレスメモリ部と、前記入力アドレスメモリ部に格納されている信号を前記入力アドレスメモリ部とは別に格納する前回値メモリ部と、前記入力アドレスメモリ部に格納される信号および前記前回値メモリ部に格納される信号の一方に基づいて制御演算をする制御演算部と、前記制御演算部が演算した結果を格納する出力アドレスメモリ部と、選択されたモードに基づいて、前記入力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納することを許可するか否かと、前記入力アドレスメモリ部と前記制御演算部とを接続する第1の信号経路および前記前回値メモリ部と前記制御演算部とを接続する第2の信号経路の何れを選択するかとを判定し、判定結果に応じて、前記前回値メモリ部に許可を与えて前記入力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納する一方、前記第1の信号経路および第2の信号経路のうち選択した信号経路に信号経路を切り替える許可をスイッチに与えて当該スイッチを切り替える切替許可部と、を具備することを特徴とするデジタル制御装置。前記切替許可部は、前記第1の信号経路を選択する第1のモードと、前記前回値メモリ部に許可を与えて前記入力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納するとともに、前記第2の信号経路を選択する第2のモードとを有することを特徴とする請求項3記載のデジタル制御装置。信号取り合いをする他のデジタル制御装置と接続されており、インターロック試験およびデータ伝送試験を含む現地試験を実施する際に、自デジタル制御装置が更新対象であるか、既に更新済みであるかに応じて、前記第1のモード又は前記第2のモードの一方を選択可能に構成されたことを特徴とする請求項2又は4記載のデジタル制御装置。前記制御演算部の演算結果を受けて、前記出力端と接続可能な補機の動作に関わる模擬信号を生成するシミュレータを接続可能に構成したことを特徴とする請求項1乃至5のいずれか1項に記載のデジタル制御装置。前記出力アドレスメモリ部へ模擬値を与える機能と、前記出力アドレスメモリ部に格納される信号を読み出す機能と、前記入力アドレスメモリ部に格納される信号を読み出す機能と、を有する試験装置を接続可能に構成されることを特徴とする請求項1乃至6のいずれか1項に記載のデジタル制御装置。相互に信号伝送可能に接続され、自デジタル制御装置と信号取り合いをする他のデジタル制御装置に接続される試験装置が前記他のデジタル制御装置の入力アドレスメモリ部に格納される信号を読み出した結果を受信する機能と、前記他のデジタル制御装置に接続される試験装置から受信した結果をユーザへ提示する機能と、前記自デジタル制御装置が具備する出力アドレスメモリ部へ模擬値を与えるとともに当該出力アドレスメモリ部に格納される信号を読み出す機能と、を有する試験装置を接続可能に構成されることを特徴とする請求項1乃至7のいずれか1項に記載のデジタル制御装置。前記試験装置は、データを記憶する領域を有するデータ記憶部をさらに備えたことを特徴とする請求項1乃至8のいずれか1項に記載のデジタル制御装置。請求項1乃至9の何れか1項に記載のデジタル制御装置の何れかを少なくとも二台データ伝送可能に接続して構成されることを特徴とするデジタル制御システム。アナログ制御装置からデジタル制御装置への更新または、デジタル制御装置から新規デジタル制御装置への更新を実施する際には、更新したデジタル制御装置およびデジタル制御システム全体が適切に動作しているかを確認する現地試験が実施される。現地試験には、データ伝送試験の他にも、インターロック試験がある。インターロック試験では、運転監視操作盤からネットワーク上の制御装置に運転指令信号を伝送し、伝送された運転指令信号により制御装置内で演算処理が実行され、その処理による補機の動作が正常か否かを確認している。アナログ制御装置からデジタル制御装置への更新、または、デジタル制御装置から新規デジタル制御装置への更新を実施する際には、長時間のプラント停止を避けるために、系統により優先順位をつけて更新を行っている。すなわち、更新の対象となっていないデジタル制御装置および当該デジタル制御装置については稼働中である。そのため、データ伝送試験のみならず、インターロック試験においても、運転監視操作盤からの運転指令信号による制御装置内の演算結果が信号取り合いのある制御装置に対して運転指示信号となり、コントローラ内で入力信号としてそのまま演算されることになるので、すでに稼働中である更新済みの制御装置の出力端を動作させる場合がある。しかしながら、上述したような特許文献1記載のデジタル制御装置を含む従来のデジタル制御装置では、専用ツールを使用しないインターロック試験実施時において、更新済みの制御装置の出力端補機の動作に与える影響を考慮して、更新済みの制御装置側で、ジャンパまたはリフトによるハードアイソレーションを行っているという課題がある。本発明は、上述した課題を解決するためになされたものであり、インターロック試験を含む現地試験実施時に、更新対象の制御装置に模擬信号を入力しても、更新済みの制御装置ではその模擬信号で演算されることなく出力端に影響を与えることのないデジタル制御装置および当該デジタル制御装置を備えたデジタル制御システムを提供することを目的とする。本発明の実施形態に係るデジタル制御装置は、上述した課題を解決するため、データを送受信する伝送機能部と、前記伝送機能部が受信した信号を格納する入力アドレスメモリ部と、前記入力アドレスメモリ部に格納される信号に基づいて制御演算をする制御演算部と、前記制御演算部が演算した結果を格納する出力アドレスメモリ部と、前記出力アドレスメモリ部に格納されている信号を前記出力アドレスメモリ部とは別に格納する前回値メモリ部と、出力端と接続され、前記出力アドレスメモリ部および前記前回値メモリ部に格納される信号の一方を受け取り格納する出力バッファ部と、選択されたモードに基づいて、前記出力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納することを許可するか否かと、前記出力バッファ部と前記出力アドレスメモリ部とを接続する第1の信号経路および前記出力バッファ部と前記前回値メモリ部とを接続する第2の信号経路の何れを選択するかとを判定し、判定結果に応じて、前記前回値メモリ部に許可を与えて前記出力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納する一方、前記第1の信号経路および第2の信号経路のうち選択した信号経路に信号経路を切り替える許可をスイッチに与えて当該スイッチを切り替える切替許可部と、を具備することを特徴とする。また、本発明の実施形態に係るデジタル制御装置は、上述した課題を解決するため、データを送受信する伝送機能部と、前記伝送機能部が受信した信号を格納する入力アドレスメモリ部と、前記入力アドレスメモリ部に格納されている信号を前記入力アドレスメモリ部とは別に格納する前回値メモリ部と、前記入力アドレスメモリ部に格納される信号および前記前回値メモリ部に格納される信号の一方に基づいて制御演算をする制御演算部と、前記制御演算部が演算した結果を格納する出力アドレスメモリ部と、選択されたモードに基づいて、前記入力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納することを許可するか否かと、前記入力アドレスメモリ部と前記制御演算部とを接続する第1の信号経路および前記前回値メモリ部と前記制御演算部とを接続する第2の信号経路の何れを選択するかとを判定し、判定結果に応じて、前記前回値メモリ部に許可を与えて前記入力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納する一方、前記第1の信号経路および第2の信号経路のうち選択した信号経路に信号経路を切り替える許可をスイッチに与えて当該スイッチを切り替える切替許可部と、を具備することを特徴とする。本発明の実施形態に係るデジタル制御システムは、上述した課題を解決するため、上記デジタル制御装置の何れかをネットワークでデータ伝送可能に接続して構成されることを特徴とする。本発明によれば、現地試験実施時に、更新対象の制御装置に模擬信号を入力しても、更新済みの制御装置ではその模擬信号で演算されることなく出力端に影響を与えることがなく、インターロック試験実施時においても、更新済みの制御装置側のジャンパまたはリフトによるハードアイソレーションを不要とすることができる。以下、本発明の実施形態に係るデジタル制御装置およびデジタル制御システムについて、添付の図面を参照して説明する。[第1の実施形態]図1は、本発明の第1の実施形態に係るデジタル制御装置の一例である第1の制御装置20aおよび第2の制御装置20bおよびこれらのデジタル制御装置20a,20bを具備して構成される第1のデジタル制御システム10Aの構成を示す概略図である。第1のデジタル制御システム10Aは、ネットワーク11を介して、例えば、二台等の複数のデジタル制御装置2020a,20bと、デジタル制御装置2020a,20bの運転状況の監視および制御を行う運転監視操作部40とをデータ伝送可能に接続して構成される。ここで、第1の制御装置20aは既に更新済みのデジタル制御装置であり、第2の制御装置20bは今回の更新によって更新されたデジタル制御装置更新対象である。なお、第1の制御装置20aおよび第2の制御装置20bは、更新済みのデジタル制御装置であるか、更新対象のデジタル制御装置であるかの点を除き、実質的に異ならないため、以下の説明において、第1の制御装置20aと第2の制御装置20bとを特に区別して説明する必要がない内容については、符号にa,bを付さずデジタル制御装置20としてひとまとめに説明する。また、伝送機能部2121a,21b等の各デジタル制御装置20a,20bの構成要素についても、特に区別して説明する必要がない内容については、符号にa,bを付さずにひとまとめにして説明する。デジタル制御装置20は、ネットワーク11との伝送を可能とするための伝送機能部21と、伝送機能部21が受信した伝送信号を処理するためのコントローラ22とを備え、コントローラ22の出力端には被制御対象となる補機23が接続される。コントローラ22は、入力アドレスメモリ部25と、切替許可部27と、スイッチ28と、制御演算部29と、出力アドレスメモリ部30と、出力アドレスメモリ部30に格納される出力アドレス前回値を格納する前回値メモリ部26と、出力バッファ部31とを備える。入力アドレスメモリ部25は、データを記憶する記憶領域を有し、この記憶領域に伝送機能部21から受け取った伝送信号を格納する。また、前回値メモリ部26は、データを記憶する記憶領域を有し、この記憶領域に出力アドレスメモリ部30に格納される前回値今回伝送信号を受け取る直前の伝送信号を格納する。切替許可部27は、現地試験実施時のモード試験モードと通常時のモード通常モードとを切り替えるモード切替要求を受け付けるモード切替要素を有し、モード切替要素で選択されたモードが何れであるかに応じて、スイッチ28を何れに切り替えるかを制御する。また、切替許可部27は、試験モードが選択された場合に、出力アドレスメモリ部30に格納されている出力アドレス前回値を前回値メモリ部26へ格納するコピー許可信号S1と、後段の出力バッファ部31へ与えるデータの格納元を切り替える切替許可信号S2を生成する。スイッチ28は、切替許可部27から送られる切替許可信号S2に基づいて、後段の出力バッファ部31へ与えるデータの格納元を出力アドレスメモリ部30とするか前回値メモリ部26とするかを切り替える。すなわち、スイッチ28の切り替えによって、出力アドレスメモリ部30に格納される出力アドレスおよび前回値メモリ部26に格納される出力アドレス前回値の一方が後段の出力バッファ部31へ与えられる。スイッチ28は、試験モードが選択された場合、後段の出力バッファ部31へ与えるデータの格納元を前回値メモリ部26とする一方、普通モードが選択された場合、後段の出力バッファ部31へ与えるデータの格納元を出力アドレスメモリ部30に切り替える。制御演算部29は、入力アドレスメモリ部25から信号を受け取り、受け取った信号に基づいて制御演算を行う。そして、制御演算部29は、制御演算を行った演算結果を出力アドレスメモリ部30へ与える。出力アドレスメモリ部30は、データを記憶する記憶領域を有し、この記憶領域に制御演算部29から受け取った演算結果を格納する。また、出力バッファ部31は、データを記憶する記憶領域を有し、出力アドレスメモリ部30または前回値メモリ部26から送られた信号を格納し、補機23へ出力する。続いて、運転監視操作部40から第2の制御装置更新対象20bへのインターロック試験を行う場合について説明する。運転監視操作部40から第2の制御装置20bへのインターロック試験を行う場合、まず、第2の制御装置20bと信号取り合いをしている更新済みの第1の制御装置20aに影響を与えないようにするため、既に更新済みの第1の制御装置20aの切替許可部27aを試験モードにし、更新対象の第2の制御装置20bの切替許可部27bを通常モードにして試験を開始する。すなわち、更新対象となる第2の制御装置20bでは、スイッチ28bによって、出力アドレスメモリ部30bと出力バッファ部31bとを接続する信号経路を接続して前回値メモリ部26bと出力バッファ部31bとを接続する信号経路を切り離しておく一方、既に更新済みの第1の制御装置20aでは、スイッチ28aによって、前回値メモリ部26aと出力バッファ部31aとを接続する信号経路を接続して出力アドレスメモリ部30aと出力バッファ部31aとを接続する信号経路を切り離しておく。インターロック試験の開始要求が運転監視操作部40から第2の制御装置20bへ与えられると、運転監視操作部40から伝送された運転指令信号は、第2の制御装置20bの伝送機能部21bを経由して入力アドレスメモリ部25bに格納される。第2の制御装置20bでは、制御演算部29bが、入力アドレスメモリ部25bから受け取った信号に基づいて演算処理を行い、その演算結果は、出力アドレスメモリ部30bへ与えられ格納される。出力アドレスメモリ部30bに格納された演算結果は、出力アドレスメモリ部30bからスイッチ28bによって接続される出力バッファ部31bへ与えられる。出力バッファ部31bは、出力アドレスメモリ部30bから与えられた演算結果を格納するとともに、格納した信号によって、補機23bを動作させる。補機23bの動作確認を行うことで、第2の制御装置更新対象20bにおけるインターロック試験の良否判定を行う。一方、第2の制御装置20bと信号取り合いをしている更新済みの第1の制御装置20aにおいては、インターロック試験開始前に切替許可部27aを試験モードにしているため、切替許可部27aからのコピー許可信号S1によって、前回値メモリ部26aに出力アドレスメモリ部30aの現状データが格納されているとともに、切替許可部27aからの切替許可信号S2によって、スイッチ28aが前回値メモリ部26a側へ切り替えられている。更新済みの第1の制御装置20aでは、更新対象である第2の制御装置20bでの演算結果が第1の制御装置20aに対して運転指示信号となり、コントローラ22a内へ入力信号として入力されることになるが、スイッチ28aによって、出力アドレスメモリ部30aと出力バッファ部31aとを接続する信号経路は切り離されているので、第2の制御装置20bでの演算結果が第1の制御装置20aに対して運転指示信号になるとしても、当該運転指示信号が出力バッファ部31aへ与えられることはない。一方、出力バッファ部31aは、前回値メモリ部26aから受け取った信号、すなわち、出力アドレスメモリ部30aが格納していた出力アドレスの前回値を受け取り、格納する。この結果、第1の制御装置20aでは、第2の制御装置20bでの演算結果が運転指示信号として補機23aへ与えられることはなく、出力バッファ部31aが格納した信号出力アドレスの前回値が補機23aへ与えられる。このように構成されるデジタル制御装置20および例えば二台等の複数台のデジタル制御装置20a,20bを接続して構成される第1のデジタル制御システム10Aによれば、更新対象である第2の制御装置20bに運転指令信号を入力しても、更新済みの第1の制御装置20aでは、試験モードにすることによって、前回値メモリ部26aと出力バッファ部31aとを接続する信号経路を接続する一方、出力アドレスメモリ部30aと出力バッファ部31aとを接続する信号経路を切り離すので、更新済みである第1の制御装置20aではその模擬信号第2の制御装置20bでの演算結果で演算されることはなく、出力端である補機23aに影響を与えることはない。すなわち、更新対象である第2の制御装置20bに運転指令信号を入力しても、更新済みである第1の制御装置20aでは、補機23aへ信号を与える出力バッファ部31bが入力された模擬信号に基づいて演算した結果を受け取ることはないので、出力端である補機23aに影響を与えることはない。従って、従来のインターロック試験実施前に行っていた人間系によるジャンパまたはリフトを使用したハードアイソレーションの作業が不要となり、試験時間を短縮することができる。なお、図1に一例として示した第1のデジタル制御システム10Aでは、更新済みの第1の制御装置20aと更新対象の第2の制御装置20bとが同じ構成のデジタル制御装置であったが、必ずしも、両制御装置20a,20bが同じ構成のデジタル制御装置であることを要しない。例えば、更新済みの第1の制御装置20aである場合に、更新対象の第2の制御装置20bの代わりに他の実施形態で説明後述する第2の制御装置20b1,20b2の何れかでも良い。逆に、更新対象の第2の制御装置20bである場合に、更新済みの第1の制御装置20aの代わりに他の実施形態で説明した第2の制御装置20a1,20a2の何れかでも良い。[第2の実施形態]図2は、本発明の第2の実施形態に係るデジタル制御装置の一例であるデジタル制御装置20a1,20b1を具備する第2のデジタル制御システム10Bの構成を示した概略図である。第2のデジタル制御システム10Bは、第1のデジタル制御システムに対して、デジタル制御装置20a,20bの代わりに、デジタル制御装置20a1,20b1を具備する点で相違する。そこで、本実施形態の説明では、当該相違点を中心に説明し、同じ構成要素については同じ符号を付して説明を省略する。第2のデジタル制御システム10Bは、ネットワーク11を介して、例えば、二台等の複数のデジタル制御装置2020a1,20b1と、デジタル制御装置2020a1,20b1の運転状況の監視および制御を行う運転監視操作部40とをデータ伝送可能に接続して構成される。ここで、第1の制御装置20a1は既に更新済みのデジタル制御装置であり、第2の制御装置20b1は今回の更新によって更新されたデジタル制御装置更新対象である。デジタル制御装置20a1,20b1は、デジタル制御装置20a,20bに対して、コントローラ22a,22bの代わりに、コントローラ22a1,22b1を備える点で相違する。以下の説明では、コントローラ22a1,22b1を区別して説明する必要がない内容については、一方のコントローラ22a1についてのみ説明し、他方のコントローラ22b1についての説明は省略する。また、符号a,bの扱いについては、デジタル制御装置20a,20bの場合と同様とする。コントローラ22a1は、入力アドレスメモリ部25と、切替許可部27と、スイッチ28と、制御演算部29と、出力アドレスメモリ部30と、出力アドレスメモリ部30に格納される出力アドレス前回値を格納する前回値メモリ部26と、出力バッファ部31とを備える。また、出力アドレスメモリ部30は、接続端子を有し、制御演算部29の演算結果を受けて、補機23の動作に関わる模擬信号であって第2の制御装置20b1へ送られる模擬信号打ち返し模擬信号を生成するシミュレータ32を接続可能に構成される。続いて、運転監視操作部40から第2の制御装置更新対象20b1へのインターロック試験を行う場合について説明する。運転監視操作部40から第2の制御装置20b1へのインターロック試験を行う場合、まず、第2の制御装置20b1と信号取り合いをしている更新済みの第1の制御装置20a1に影響を与えないようにするため、既に更新済みの第1の制御装置20a1の切替許可部27aを試験モードにし、更新対象の第2の制御装置20b1の切替許可部27bを通常モードにして試験を開始する。すなわち、更新対象となる第2の制御装置20b1では、スイッチ28bによって、出力アドレスメモリ部30bと出力バッファ部31bとを接続する信号経路を接続して前回値メモリ部26bと出力バッファ部31bとを接続する信号経路を切り離しておく一方、既に更新済みの第1の制御装置20a1では、スイッチ28aによって、前回値メモリ部26aと出力バッファ部31aとを接続する信号経路を接続して出力アドレスメモリ部30aと出力バッファ部31aとを接続する信号経路を切り離しておく。インターロック試験の開始要求が運転監視操作部40から第2の制御装置20b1へ与えられると、運転監視操作部40から伝送された運転指令信号は、第2の制御装置20b1の伝送機能部21bを経由して入力アドレスメモリ部25bに格納される。第2の制御装置20b1では、制御演算部29bが、入力アドレスメモリ部25bから受け取った信号に基づいて演算処理を行い、その演算結果は、出力アドレスメモリ部30bへ与えられ格納される。出力アドレスメモリ部30bに格納された演算結果は、出力アドレスメモリ部30bからスイッチ28bによって接続される出力バッファ部31bへ与えられる。出力バッファ部31bは、出力アドレスメモリ部30bから与えられた演算結果を格納するとともに、格納した信号によって、補機23bを動作させる。補機23bの動作確認を行うことで、第2の制御装置更新対象20bにおけるインターロック試験の良否判定を行う。一方、第2の制御装置20b1と信号取り合いをしている更新済みの第1の制御装置20a1においては、インターロック試験開始前に切替許可部27aを試験モードにしているため、切替許可部27aからのコピー許可信号S1によって、前回値メモリ部26aに出力アドレスメモリ部30aの現状データが格納されているとともに、切替許可部27aからの切替許可信号S2によって、スイッチ28aが前回値メモリ部26a側へ切り替えられている。更新済みの第1の制御装置20a1では、更新対象である第2の制御装置20b1での演算結果が第1の制御装置20a1に対して運転指示信号となり、コントローラ22a1内へ入力信号として入力されることになるが、スイッチ28aによって、出力アドレスメモリ部30aと出力バッファ部31aとを接続する信号経路は切り離されているので、第2の制御装置20b1での演算結果が第1の制御装置20a1に対して運転指示信号になるとしても、当該運転指示信号が出力バッファ部31aへ与えられることはない。一方、出力バッファ部31aは、前回値メモリ部26aから受け取った信号、すなわち、出力アドレスメモリ部30aが格納していた出力アドレスの前回値を受け取り、格納する。この結果、第1の制御装置20a1では、第2の制御装置20b1での演算結果が運転指示信号として補機23aへ与えられることはなく、出力バッファ部31aが格納した信号出力アドレスの前回値が補機23aへ与えられる。また、出力アドレスメモリ部30aと接続されるシミュレータ32は、更新済みの第1の制御装置20a1の制御演算部29aの演算結果を受けた補機23aの動作に関わる模擬信号を生成し、第2の制御装置20b側へ出力する。このように構成されるデジタル制御装置20a1,20b1および例えば二台等の複数台のデジタル制御装置20a1,20b1を接続して構成される第2のデジタル制御システム10Bによれば、更新対象である第2の制御装置20b1に運転指令信号を入力しても、更新済みの第1の制御装置20a1では、試験モードにすることによって、前回値メモリ部26aと出力バッファ部31aとを接続する信号経路を接続する一方、出力アドレスメモリ部30aと出力バッファ部31aとを接続する信号経路を切り離すので、更新済みである第1の制御装置20a1ではその模擬信号第2の制御装置20b1での演算結果で演算されることはなく、出力端である補機23aに影響を与えることはない。すなわち、更新対象である第2の制御装置20b1に運転指令信号を入力しても、更新済みである第1の制御装置20a1では、補機23aへ信号を与える出力バッファ部31bが入力された模擬信号に基づいて演算した結果を受け取ることはないので、出力端である補機23aに影響を与えることはない。従って、従来のインターロック試験実施前に行っていた人間系によるジャンパまたはリフトを使用したハードアイソレーションの作業が不要となり、試験時間を短縮することができる。また、更新済みの第1の制御装置20a1の制御演算部29aの演算結果を受けた補機23aの動作に関わる第2の制御装置20b1への打ち返し模擬信号を生成するシミュレータ32を接続可能に構成したことによって、シミュレータ32を接続すれば、シミュレータ32が更新済みの第1の制御装置20a1の制御演算部29aの演算結果を受けた補機23aの動作に関わる模擬信号を伝送機能部21aへ与えて、伝送機能部21aからネットワーク11を経由して第2の制御装置20b1へ送信するので、より実際のプラント運転に近い状態でのインターロック試験を行うことができる。なお、図2に一例として示した第2のデジタル制御システム10Bでは、更新済みの第1の制御装置20a1と更新対象の第2の制御装置20b1とが同じ構成のデジタル制御装置であったが、必ずしも、両制御装置20a1,20b1が同じ構成のデジタル制御装置であることを要しない。例えば、更新済みの第1の制御装置20a1である場合に、更新対象の第2の制御装置20b1の代わりに他の実施形態で説明した第2の制御装置20b,20b2の何れかでも良い。逆に、更新対象の第2の制御装置20b1である場合に、更新済みの第1の制御装置20a1の代わりに他の実施形態で説明した第2の制御装置20a,20a2の何れかでも良い。[第3の実施形態]図3は、本発明の第3の実施形態に係るデジタル制御装置の一例であるデジタル制御装置20a2,20b2を具備する第3のデジタル制御システム10Cの構成を示した概略図である。第3のデジタル制御システム10Cは、第1のデジタル制御システム10Aに対して、デジタル制御装置20a,20bの代わりに、デジタル制御装置20a2,20b2を具備する点で相違する。そこで、本実施形態の説明では、当該相違点を中心に説明し、同じ構成要素については同じ符号を付して説明を省略する。第3のデジタル制御システム10Cは、ネットワーク11を介して、例えば、二台等の複数のデジタル制御装置2020a2,20b2と、デジタル制御装置2020a2,20b2の運転状況の監視および制御を行う運転監視操作部40とをデータ伝送可能に接続して構成される。ここで、第1の制御装置20a2は既に更新済みのデジタル制御装置であり、第2の制御装置20b2は今回の更新によって更新されたデジタル制御装置更新対象である。デジタル制御装置20a2,20b2は、デジタル制御装置20a,20bに対して、コントローラ22a,22bの代わりに、コントローラ22a2,22b2を備える点で相違する。以下の説明では、コントローラ22a2,22b2を区別して説明する必要がない内容については、一方のコントローラ22a2についてのみ説明し、他方のコントローラ22b2についての説明は省略する。また、符号a,bの扱いについては、デジタル制御装置20a,20bの場合と同様とする。コントローラ22a2は、入力アドレスメモリ部25と、入力アドレスメモリ部25に格納される入力アドレス前回値を格納する前回値メモリ部26と、切替許可部27と、スイッチ28と、制御演算部29と、出力アドレスメモリ部30とを備える。コントローラ22a2における前回値メモリ部26は、自己の記憶領域に入力アドレスメモリ部25に格納される前回値今回伝送信号を受け取る直前の伝送信号を格納する。また、切替許可部27は、試験モードが選択された場合に、入力アドレスメモリ部25に格納されている入力アドレス前回値を前回値メモリ部26へ格納するコピー許可信号S1と、後段の制御演算部29へ与えるデータの格納元を切り替える切替許可信号S2を生成する。コントローラ22a2におけるスイッチ28は、切替許可部27から送られる切替許可信号S2に基づいて、後段の制御演算部29へ与えるデータの格納元を入力アドレスメモリ部25とするか前回値メモリ部26とするかを切り替える。すなわち、試験モードが選択された場合、後段の制御演算部29へ与えるデータの格納元を前回値メモリ部26とする一方、普通モードが選択された場合、後段の制御演算部29へ与えるデータの格納元を入力アドレスメモリ部25に切り替える。また、コントローラ22a2における制御演算部29は、入力アドレスメモリ部25または前回値メモリ部26から信号を受け取り、受け取った信号に基づいて制御演算を行う。そして、制御演算部29は、制御演算を行った演算結果を出力アドレスメモリ部30へ与える。続いて、運転監視操作部40から第2の制御装置更新対象20b2へのインターロック試験を行う場合について説明する。運転監視操作部40から第2の制御装置20bへのインターロック試験を行う場合、まず、第2の制御装置20bと信号取り合いをしている更新済みの第1の制御装置20aに影響を与えないようにするため、既に更新済みの第1の制御装置20aの切替許可部27aを試験モードにし、更新対象の第2の制御装置20bの切替許可部27bを通常モードにして試験を開始する。すなわち、更新対象となる第2の制御装置20b2では、スイッチ28bによって、入力アドレスメモリ部25bと制御演算部29bとを接続する信号経路を接続して前回値メモリ部26bと制御演算部29bとを接続する信号経路を切り離しておく一方、既に更新済みの第1の制御装置20aでは、スイッチ28aによって、前回値メモリ部26aと制御演算部29aとを接続する信号経路を接続して入力アドレスメモリ部25aと制御演算部29aとを接続する信号経路を切り離しておく。インターロック試験の開始要求が運転監視操作部40から第2の制御装置20b2へ与えられると、運転監視操作部40から伝送された運転指令信号は、第2の制御装置20b2の伝送機能部21bを経由して入力アドレスメモリ部25bに格納される。第2の制御装置20b2では、スイッチ28bによって、入力アドレスメモリ部25bと制御演算部29bとを接続する信号経路が接続される一方、前回値メモリ部26bと制御演算部29bとを接続する信号経路は切り離されているため、入力アドレスメモリ部25bに格納される信号が制御演算部29bへ与えられる。制御演算部29bでは、入力アドレスメモリ部25bから受け取った信号に基づいて演算処理が行われ、その演算結果が出力アドレスメモリ部30bへ送られる。出力アドレスメモリ部30bは、制御演算部29bで演算された演算結果を格納するとともに、格納した信号によって、補機23bを動作させる。補機23bの動作確認を行うことで、第2の制御装置更新対象20b2におけるインターロック試験の良否判定を行う。一方、第2の制御装置20b2と信号取り合いをしている更新済みの第1の制御装置20a2においては、インターロック試験開始前に切替許可部27aを試験モードにしているため、切替許可部27aからのコピー許可信号S1によって、前回値メモリ部26aに入力アドレスメモリ部25aの現状データが格納されているとともに、切替許可部27aからの切替許可信号S2によって、スイッチ28aが前回値メモリ部26a側へ切り替えられている。更新済みの第1の制御装置20a2では、更新対象である第2の制御装置20b2での演算結果が第1の制御装置20a2に対して運転指示信号となり、コントローラ22a内へ入力信号として入力されることになるが、スイッチ28aによって、入力アドレスメモリ部25aと制御演算部29aとを接続する信号経路は切り離されているので、第2の制御装置20b2での演算結果が第1の制御装置20a2に対して運転指示信号になるとしても、当該運転指示信号が制御演算部29aへ与えられることはない。一方、制御演算部29aは、前回値メモリ部26aから受け取った信号、すなわち、入力アドレスメモリ部25aが格納していた入力アドレスの前回値に基づいて制御演算を行い、その演算結果を出力アドレスメモリ部30aへ与える。そして、出力アドレスメモリ部30aは制御演算部29aから与えられた演算結果を格納する。このように構成されるデジタル制御装置20a2,20b2および例えば二台等の複数台のデジタル制御装置20a2,20b2を接続して構成される第3のデジタル制御システム10Cによれば、更新対象である第2の制御装置20b2に運転指令信号を入力しても、更新済みの第1の制御装置20a2では、試験モードにすることによって、入力アドレスメモリ部25aと制御演算部29aとを接続する信号経路を切り離す一方、前回値メモリ部26aと制御演算部29aとを接続する信号経路を接続するため、更新済みである第1の制御装置20a2ではその模擬信号第2の制御装置20b2での演算結果で演算されることはなく、出力端である補機23aに影響を与えることはない。すなわち、更新対象である第2の制御装置20b2に運転指令信号を入力しても、更新済みである第1の制御装置20a2では、制御演算部29aが入力された模擬信号に基づいて演算することはなく、前回値メモリ部26aに格納された入力アドレス前回値に基づいて演算するため、出力端である補機23aに影響を与えることはない。従って、従来のインターロック試験実施前に行っていた人間系によるジャンパまたはリフトを使用したハードアイソレーションの作業が不要となり、試験時間を短縮することができる。なお、図3に一例として示した第3のデジタル制御システム10Cでは、更新済みの第1の制御装置20a2と更新対象の第2の制御装置20b2とが同じ構成のデジタル制御装置であったが、必ずしも、両制御装置20a2,20b2が同じ構成のデジタル制御装置であることを要しない。例えば、更新済みの第1の制御装置20a2である場合に、更新対象の第2の制御装置20b2の代わりに他の実施形態で説明した第2の制御装置20b,20b1の何れかでも良い。逆に、更新対象の第2の制御装置20b2である場合に、更新済みの第1の制御装置20a2の代わりに他の実施形態で説明した第2の制御装置20a,20a1の何れかでも良い。[第4の実施形態]図4は、本発明の第4の実施形態に係るデジタル制御システムの一例である第4のデジタル制御システム10Dの構成を示した概略図である。第4のデジタル制御システム10Dは、第1のデジタル制御システム10Aに対して、デジタル制御装置20a,20bに、データ伝送試験の実施に使用する試験装置35a,35bを接続可能に構成される点で相違する。そこで、本実施形態の説明では、当該相違点を中心に説明し、同じ構成要素については同じ符号を付して説明を省略する。なお、図4においては、データ伝送試験に関与しない運転監視操作部40を省略している。また、符号a,bの扱いについては、上述の実施形態と同様とする。第4のデジタル制御システム10Dは、ネットワーク11を介して、例えば、二台等の複数のデジタル制御装置2020a,20bが接続される。ここで、第1の制御装置20aは既に更新済みのデジタル制御装置であり、第2の制御装置20bは今回の更新によって更新されたデジタル制御装置更新対象である。また、第4のデジタル制御システム10Dは、第1の制御装置20aにデータ伝送試験の実施に使用する試験装置35aが、第2の制御装置20bに試験装置35bが接続される。第1の制御装置20aに接続される試験装置35aは、データ伝送試験の結果を表示する機能を有する。試験装置35aは、入力アドレスメモリ部25aと接続されており、入力アドレスメモリ部25aに格納される信号入力アドレス値を表示する。また、第2の制御装置20bに接続される試験装置35bは、模擬値を与える機能と、データ伝送試験の結果を表示する機能を有する。試験装置35bは、出力アドレスメモリ部30bと接続されており、出力アドレスメモリ部30bに模擬値を与えるとともに、出力アドレスメモリ部30bに格納される信号出力アドレス値を表示する。続いて、第4のデジタル制御システム10Dにおいて、更新対象となる第2の制御装置20bから更新済みの第1の制御装置20aへのデータ伝送試験を行う場合について説明する。まず、データ伝送試験を行うに当たり、第2の制御装置20bと信号取り合いをしている更新済みの第1の制御装置20aに影響を与えないようにするため、既に更新済みの第1の制御装置20aの切替許可部27aを試験モードにし、更新対象の第2の制御装置20bの切替許可部27bを通常モードにする。すなわち、更新対象となる第2の制御装置20bでは、スイッチ28bによって、出力アドレスメモリ部30bと出力バッファ部31bとを接続する信号経路を接続して前回値メモリ部26bと出力バッファ部31bとを接続する信号経路を切り離しておく一方、既に更新済みの第1の制御装置20aでは、スイッチ28aによって、前回値メモリ部26aと出力バッファ部31aとを接続する信号経路を接続して出力アドレスメモリ部30aと出力バッファ部31aとを接続する信号経路を切り離しておく。この状態でデータ伝送試験を開始する。更新対象となる第2の制御装置20bでは、試験装置35bと接続される出力アドレスメモリ部30bに対して試験装置35bからデータ伝送試験用の模擬値を与える。出力アドレスメモリ部30bに与えられた模擬値は伝送機能部21bを経由してネットワーク11へ伝送される。一方、第1の制御装置20aでは、ネットワーク11から伝送機能部21aを経由してコントローラ22a内の入力アドレスメモリ部25aに格納される。既に更新済みの第1の制御装置20aでは、試験装置35aを用いて、入力アドレスメモリ部25aの当該アドレス状態を確認し、第2の制御装置20bの出力アドレスメモリ部30aの模擬値と一致しているか否かを確認することでデータ伝送試験の良否判定を行う。このように構成される第4のデジタル制御システム10Dによれば、データ伝送試験において、更新対象の第2の制御装置20bに模擬信号を入力しても、更新済みの第1の制御装置20aではその模擬信号で演算されることなく、出力端の補機23に影響を与えることはないため、人間系によりジャンパもしくはリフトを使用したハードアイソレーションの作業が不要となり、試験時間の短縮が可能となる。すなわち、既に更新済みの第1の制御装置20aが、前回値メモリ部26aを備え、前回値メモリ部26aと制御演算部29aとを接続する信号経路を接続する一方、入力アドレスメモリ部25aと制御演算部29aとを接続する信号経路を切り離し可能に構成されるため、従来の制御装置アナログ制御装置またはデジタル制御装置からデジタル制御装置2020b,20b1,20b2への更新時におけるインターロック試験と同様の効果をデータ伝送試験においても得ることができる。なお、第4のデジタル制御システム10Dを構成するデジタル制御装置20は、必ずしも、図4に示される第4のデジタル制御システム10Dのように、デジタル制御装置20a,20bを接続して構成されるシステムに限定されない。すなわち、デジタル制御装置20a,20bの代わりに、デジタル制御装置20a1,20b1,20a2,20b2であっても良い。また、デジタル制御装置20を構成する際には、試験装置35を組み込んで構成しても良い。[第5の実施形態]図5は、本発明の第5の実施形態に係るデジタル制御システムの一例である第5のデジタル制御システム10Eの構成を示した概略図である。第5のデジタル制御システム10Eは、第4のデジタル制御システム10Dに対して、機能試験の実施に使用する試験装置35a,35bの代わりに、試験装置36a,36bを接続して構成される点で相違する。そこで、本実施形態の説明では、当該相違点を中心に説明し、同じ構成要素については同じ符号を付して説明を省略する。なお、図4においては、機能試験に関与しない運転監視操作部40を省略している。また、符号a,bの扱いについては、上述の実施形態と同様とする。第5のデジタル制御システム10Eは、ネットワーク11を介して、例えば、二台等の複数のデジタル制御装置2020a,20bが接続される。ここで、第1の制御装置20aは既に更新済みのデジタル制御装置であり、第2の制御装置20bは今回の更新によって更新されたデジタル制御装置更新対象である。また、第5のデジタル制御システム10Eは、第1の制御装置20aにデータ伝送試験の実施に使用する試験装置36aが、第2の制御装置20bに試験装置36bが接続される。試験装置36aは、入力アドレスメモリ部25aおよび切替許可部27aと接続されており、入力アドレスメモリ部25aに格納される入力アドレス値を表示するとともに切替許可部27aへモード切替指令を与える。また、試験装置36bは、出力アドレスメモリ部30bおよび切替許可部27aと接続されており、出力アドレスメモリ部30bに模擬値を与えて出力アドレスメモリ部30bに格納される出力アドレス値を表示するとともに切替許可部27bへモード切替指令を与える。試験装置36は、データ伝送試験の実行を担う伝送試験部37と、入出力アドレスの模擬、制御状態および試験結果等の情報をユーザへ視覚的に提示表示するモニタ38と、データを記憶するデータ記憶部39とを備える。伝送試験部37は、データ伝送試験の実行用に予め作成されたプログラムを保持しており、当該プログラムを実行することで、データ伝送試験の実行を担う。伝送試験部37aは、入力アドレスメモリ部25aに格納される入力アドレス値をモニタ38に表示させるとともに切替許可部27aへモード切替指令を与える。また、伝送試験部37bは、出力アドレスメモリ部30bに模擬値を与えて、出力アドレスメモリ部30bに格納される出力アドレス値をモニタ38bに表示し、切替許可部27bへモード切替指令を与える。モニタ38は、ユーザへ視覚的に情報を提示する情報提示機能を有し、例えば、出力アドレスメモリ30bへ与えた模擬値、入力アドレスメモリ部25aに格納された入力アドレス値、データ制御装置20a,20bの制御状態およびデータ伝送試験結果等の情報をユーザへ表示する。データ記憶部39は、記憶領域を有し、この記憶領域にデータ伝送試験等の試験結果を記憶することができる。続いて、第5のデジタル制御システム10Eにおいて、更新対象となる第2の制御装置20bから更新済みの第1の制御装置20aへのデータ伝送試験を行う場合について説明する。まず、データ伝送試験を開始するに当たって、ユーザ試験員は試験装置36bにデータ伝送試験を開始する旨を入力すると、試験装置36bおよび試験装置36aは、試験プログラムを実行する。試験プログラムを実行すると、まず、伝送試験部37bが更新対象となる第2の制御装置20bデータ送信元の出力アドレスメモリ部30のアドレスを設定し、伝送試験部37aが既に更新済みの第1の制御装置20aデータ受信先の入力アドレスメモリ部25のアドレスを設定する。第2の制御装置20bデータ送信元の出力アドレスメモリ部30および第1の制御装置20aデータ受信先の入力アドレスメモリ部25のアドレスの設定は、例えば、試験範囲アドレスを指定する、または、試験範囲アドレスを設定したデータベースを使用することにより行うことができる。また、伝送試験部37a,37bは、第2の制御装置20bと信号取り合いをしている更新済みの第1の制御装置20aに影響を与えないようにするため、既に更新済みの第1の制御装置20aの切替許可部27aを試験モードにし、更新対象の第2の制御装置20bの切替許可部27bを通常モードにする。伝送試験部37が切替許可部27のモードを切り替えることで、第2の制御装置20bでは、スイッチ28bによって、出力アドレスメモリ部30bと出力バッファ部31bとを接続する信号経路を接続して前回値メモリ部26bと出力バッファ部31bとを接続する信号経路を切り離しておく一方、既に更新済みの第1の制御装置20aでは、スイッチ28aによって、前回値メモリ部26aと出力バッファ部31aとを接続する信号経路を接続して出力アドレスメモリ部30aと出力バッファ部31aとを接続する信号経路を切り離す。続いて、試験装置36bの伝送試験部37bは、更新対象となる第2の制御装置20bの出力アドレスメモリ部30bの試験範囲アドレスに対して模擬値を入力する。一方、試験装置36aの伝送試験部37aは、入力アドレスメモリ部25aの試験範囲アドレスの信号状態入力アドレス値を受け取り、受け取った入力アドレス値を試験装置36b伝送試験部37bへ送る。伝送試験部37bは、第1の制御装置20aにおける入力アドレスメモリ部25aの試験範囲アドレスの信号状態入力アドレス値と、伝送試験部37bに設定した試験範囲アドレスの模擬状態とが一致していることを自動的に確認し、データ伝送試験の良否判定を行い、良否判定結果をモニタ38bに表示する。なお、伝送試験部37bは、良否判定結果のみならず、設定した試験範囲アドレスの模擬状態等のユーザまたは試験プログラムによって指定された情報をモニタ38bに表示することができる。また、試験装置36bは、良否判定結果を含むデータ伝送試験の試験データをデータ記憶部39bに記録する。この結果、データ記憶部39には、入力アドレスメモリ部25aの試験範囲アドレスの信号状態入力アドレス値、伝送試験部37bに設定した試験範囲アドレスの模擬状態、および、入力アドレスメモリ部25aの入力アドレス値と伝送試験部37bに設定した模擬値との一致不一致等の試験データが記憶される。このように構成される第5のデジタル制御システム10Eによれば、第4のデジタル制御システム10Dと同様の効果を奏するのに加えて、模擬値の出力やデータ伝送試験結果の良否判定を試験装置36が自動で行うことができる。また、試験装置36にデータ記憶部39を備えるので、データ記憶部39にデータ伝送試験の試験データを記憶することができ、記憶したデータの帳票印刷等を実施することができる。従って、データ伝送試験の試験時間を短縮することができ、データ伝送試験の報告書作成等の編集作業を容易化することができる。なお、第5のデジタル制御システム10Eを構成するデジタル制御装置20は、必ずしも、図5に示される第5のデジタル制御システム10Eのように、デジタル制御装置20a,20bを接続して構成されるシステムに限定されない。すなわち、デジタル制御装置20a,20bの代わりに、デジタル制御装置20a1,20b1,20a2,20b2であっても良い。また、試験装置36にデータ伝送試験の試験データを記憶する機能を持たせなくても良い場合には、データ記憶部39を備えない試験装置36を構成しても良い。さらに、デジタル制御装置20を構成する際には、試験装置36を組み込んで構成しても良い。さらにまた、モニタ38はユーザへ情報を提示する情報提示手段の一例であって、表示以外の他の方法を採用した情報提示手段とすることができる。以上、デジタル制御装置20および複数台のデジタル制御装置20を接続して構成されるデジタル制御システム10A~10Eによれば、更新済みである第1の制御装置20a,20a1,20a2では、その模擬信号更新対象である第2の制御装置20b,20b1,20b2での演算結果で演算されることはなく、更新済みである第1の制御装置20a,20a1,20a2の出力端である補機23aに影響を与えることはないので、従来のインターロック試験実施前に行っていた人間系によるジャンパまたはリフトを使用したハードアイソレーションの作業が不要となり、試験時間を短縮することができる。また、第2のデジタル制御システム10Bによれば、更新済みである第1の制御装置20a1にシミュレータ32を接続してインターロック試験を行うことにより、実際のプラント運転に近い状態でのインターロック試験を行うことができる。さらに、第4のデジタル制御システム10Dによれば、インターロック試験時のみならず伝送試験時においても、更新済みである第1の制御装置20a,20a1,20a2の出力端である補機23aに影響を与えることのないデジタル制御システムを提供することができる。さらにまた、第5のデジタル制御システム10Eによれば、試験装置36が、伝送送信元アドレスへの信号模擬およびデータ伝送試験結果の良否判定を自動で行うことができるため、データ伝送試験時間の短縮が図れる。また、試験装置36にはデータ伝送試験の試験データ結果を記憶することができるので、データの記憶および帳票印刷等を実施することができ、編集作業等を容易にすることができ、データ伝送試験時間の短縮が図れる。なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階では、上述した実施例以外にも様々な形態で実施することが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行なうことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"