外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生するパルス発生手段と、磁電変換素子と、前記パルスに基づいて前記磁電変換素子への前記間欠電源信号の電源オン時間内の信号印加時間を制御するスイッチと、を有する磁気センサ。前記磁電変換素子は、外部の磁界の有無により信号レベルの大小関係の異なる2つの検知信号を出力するMR素子であり、前記2つの検知信号を増幅するアンプと、増幅された2つの検出信号を比較するコンパレータと、を有する請求項1に記載の磁気センサ。前記間欠電源信号の電源オン時間より短いパルス幅とされた、前記コンパレータからの出力を、前記外部間欠電源のオンの時間と同じとなるような出力波形とする出力波形回復回路を有する請求項2に記載の磁気センサ。前記MR素子、前記パルス発生手段、前記スイッチ、前記アンプ、前記コンパレータは一体化されていることを特徴とする請求項2に記載の磁気センサ。外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生させ、前記パルスに基づいて磁電変換素子への前記間欠電源信号の電源オン時間内の信号印加時間を制御する、ことを特徴とする磁気センサの駆動方法。前記磁電変換素子は、外部の磁界の有無により信号レベルの大小関係の異なる2つの検知信号を出力するMR素子であり、前記2つの検知信号を増幅し、増幅された2つの検出信号をコンパレータで比較することを特徴とする請求項5に記載の磁気センサの駆動方法。前記間欠電源信号の電源オン時間より短いパルス幅とされた、前記コンパレータからの出力を、前記外部間欠電源のオンの時間と同じとなるような出力波形とすることを特徴とする請求項6に記載の磁気センサの駆動方法。磁気センサとして機能させるコンピュータに、外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生させる手順と、前記パルスに基づいて磁電変換素子への前記間欠電源信号の電源オン時間内の信号印加時間を制御する手順と、を実行させることを特徴とするコンピュータプログラム。近年、MRセンサの小型化によりMR素子製膜の面積が小さくなり、面積と比例する抵抗値も小さくなり、逆にMR素子の消費電力が大きくなっている。外部電源の間欠制御により、MR素子の平均消費電流を一定程度に小さくできる。但し、外部制御用部品例えば、マイコンなどの速度、または消費電力の制限により、外部間欠電源ONの時間を短くするのは限界がある。本発明の目的は、磁気センサ内部の消費電力、特に磁電変換素子の消費電力を抑制することにある。本発明に係る磁気センサは、磁電変換素子と、外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生するパルス発生手段と、前記パルスに基づいて前記磁電変換素子の電源信号のオンオフを制御するスイッチと、を有することを特徴とする。本発明に係る磁気センサの駆動方法は、外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生させ、前記パルスに基づいて磁電変換素子への前記間欠電源信号の電源オン時間内の信号印加時間を制御する、ことを特徴とする。本発明によれば以下の効果を得ることができる。1.外部間欠電源制御により、MRセンサの全体消費電力を小さくできる。2.磁気センサ内部で磁電変換素子の電源ON用パルスを発生し、パルス幅を短くして、磁電変換素子での消費電力を小さくできる。以下、本発明の典型的な実施形態について図面を用いて詳細に説明する。以下に説明する磁気センサは、磁電変換素子がMR素子であるMRセンサを一例として説明するが、ホール素子等のMR素子以外の磁電変換素子を用いた磁気センサにも本発明を適用することができる。図1は本発明に係るMRセンサの概略構成を示すブロック図である。図2はVCCに入力する外部間欠電源信号の波形である。図3はMR素子ON時間を示す波形である。図4は外部磁界がある時のOUT波形である。図1に示すように、VCCからの間欠電源からの間欠電源信号を各電気回路に与える。パルス発生回路100はバッファー35、バッファー36、抵抗34、コンデンサ33、AND回路32、およびNOT回路31で構成され、間欠電源信号のONを利用して、MR素子ON用パルスを発生する。パルス幅は抵抗34の抵抗値Rとコンデンサ33の容量値Cとの時定数で決定する。MR素子10は、抵抗11、14及び可変抵抗12、13で構成される。抵抗11、14の抵抗値はR1、R4であり、可変抵抗12、13の抵抗値はR2、R3である。MR素子10の電源はNchMOSFETNチャネル金属酸化膜半導体電界効果トランジスタ70でON、OFFさせる。NchMOSFET70のゲートはNOT回路31の出力端子と接続され、パルス発生回路100からのパルスがMR素子10の電源をON、OFFさせる。NchMOSFET70は、MR素子10への間欠電源信号の電源オン時間内の信号印加時間を制御するスイッチとなる。出力波形回復回路40は、DFF回路D-フリップフロップで構成され、CLEARピンはパルス発生回路100のAND回路32の出力端子と接続される。パルス幅の時間帯に、DFF回路がクリアされ、QB出力端子がHIGHレベルになり、MRセンサのOUTピンがLOWレベルになる。この出力波形回復回路40により、磁界がある時のHIGHレベル出力波形幅が外部間欠電源波形のON時間幅とほとんど変わらなくなる。DFF回路の機能表は下表の通りである。MRセンサの出力部はCMOSComplementaryMetalOxideSemiconductor;相補型金属酸化膜半導体回路であり、具体的には、電源側のPchMOSFET50とGND側のNchMOSFET60で構成される。MR素子10の抵抗11と抵抗12の中間点はアンプAMP回路20のIN-と接続される。MR素子の抵抗13と抵抗14の中間点はアンプ20のINと接続される。アンプ20の両出力がコンパレータCOMP回路30COMP:Comparatorの両入力端子と接続される。コンパレータ30の出力がNOT回路21を経由してDFF回路のCLKCLOCKピンと接続される。さらに、バッファー回路22を経由してDFF回路のCLKBCLOCKBピンと接続される。外部磁界がない場合外部磁界の磁界強度がMR素子の感度閾値以下の場合、抵抗11と抵抗12の中間点電位が、抵抗13と抵抗14の中間点電位より高く設定されており、アンプ20のINとIN-の負電位差が発生し、アンプ20と接続したコンパレータ30の出力がLOWレベルになり、NOT回路21を経由して、CLK信号がHIGHレベルのまま、QB出力信号がクリアされてHIGHレベルのままである。MRセンサのOUTピンがLOWレベルのままである。外部磁界がある場合外部磁界の磁界強度がMR素子の感度閾値を超えた場合、抵抗12と抵抗13の抵抗値R2、R3が小さくなり、抵抗11と抵抗12の中間点電位が低くなり、抵抗13と抵抗14の中間点電位が高くなる。そして、アンプ20のINとIN-の正電位差が発生し、アンプ20と接続されるコンパレータ30の出力がHIGHレベルになる。MR素子の電源OFFより、コンパレータ30の出力パルスの立下りが発生する。この立下りがNOT回路21により、CLK信号の立上りになる。QB信号がCLK信号の立上りにより、HIGHレベルからLOWレベルに変わり、MRセンサのOUTピンがLOWレベルからHIGHレベルに変わる。外部間欠電源のOFFまで続ける。MR素子10と、その周辺回路アンプ20、コンパレータ30、DFF回路40、パルス発生回路100、スイッチ70、NOT回路31、NOT回路21、バッファー回路22、PchMOSFET50及びNchMOSFET60のうちの一部又は全部は一体化することができ、一体化によりMRセンサの小型化ができる。さらに、MR素子による特性のバラツキも抑えることができる。ここで、外部間欠電源でのMRセンサの平均消費電流を計算してみる。外部間欠電源波形は、図2で示している。MR素子ON時間の波形は、図3で示している。ここで、図2に示す、外部間欠電源波形において、周期周期1、周期2をCycle、ON時間をTon1、OFF時間=Toff1とする。電気回路の常時電源時の消費電流をIcircuit、MR素子の常時電源時の消費電流をImrとする。また、図3に示す、MR素子ON時間の波形において、周期周期1、周期2をCycle、ON時間をTon2、OFF時間をToff2とする。外部間欠電源でのMRセンサの平均消費電流Iは下式で表される。I=Icircuit×Ton1/CycleImr×Ton2/Cycle以下、外部間欠電源でのMRセンサの平均消費電流を実際に計算した一例を示す。外部間欠電源波形は、図2で示している。周期Cycleを10mS、ON時間Ton1を10uS、電気回路の常時電源時の消費電流Icircuitを300uA、MR素子の常時電源時の消費電流Imr=1.5mAとする。MR素子ON時間の波形は、図3で示している。周期Cycleを10mS、ON時間Ton2を1uSとする。外部間欠電源でのMRセンサの平均消費電流Iは、I=Icircuit×Ton1/CycleImr×Ton2/Cycle=300uA×10uS/10mS1.5mA×1uS/10mS=0.45uA動作の説明図5、図6および図7を用いて、図1における外部間欠電源制御MRセンサの一連の動作およびタイミングを説明する。図5は動作フローチャートである。図6は外部磁界がある時の動作タイミングチャートである。図7は外部磁界がない時の動作タイミングチャートである。図6と図7において、Ton2はMR素子ON時間である。ΔtはアンプAMP回路20、コンパレータCOMP回路30およびNOT回路21による遅延時間である。図5に示すように、ステップS501において、VCCから外部間欠電源を入力する。電源波形は図6及び図7において、T601、T701で示している。ステップS502において、パルス発生回路100が入力電源のONからMR素子ON用パルス、またはDFF回路のClear用LOWレベル電位を発生する。図6及び図7におけるT602及びT702は電源波形がバッファー回路35を経由して、AND回路32に入力されるIN波形である。T603及びT703は電源波形がバッファー回路36とRC回路を経由して、AND回路32に入力されるIN-波形である。T604及びT704はAND回路32の出力波形である。T604及びT704はDFF回路のClear用波形でもある。ステップS503、S504において、DFF回路はパルス発生回路100からのClear信号を利用して、パルス回路発生したパルス幅の時間帯にQB信号をクリアする。この時間幅は図6と図7のTon2である。この間に、OUT出力はLOWレベルである。ステップS505において、MR素子がパルス発生回路からのパルスで電源をONさせる。電源ON時間は、図6と図7のTon2である。ステップS507からS511までは、外部磁界がある時に関するフローチャートである。ステップS506でMR素子が磁界信号から電気信号に変更する。外部磁界がある場合は、抵抗12と抵抗13の抵抗値R2、R3が小さくなり、抵抗11と抵抗12の中間点電位が低くなり、抵抗13と抵抗14の中間点電位が高くなる。すると、ステップS507に示すように、アンプ20のINの電位がIN-の電位より高くなり、ステップS508で、コンパレータ30がHIGHレベル信号を出力する。出力波形は図6のT606で示してある。ステップS509からS511までは、外部磁界がある時のDFF回路と出力部の動作を示している。MR素子の電源OFFより、コンパレータ30の出力パルスの立下りが発生する。この立下りがNOT回路21により、CLK信号の立上りになるステップS509。QB信号がCLK信号の立上りにより、HIGHレベルからLOWレベルに変わりステップS510、MRセンサのOUTピンがLOWレベルからHIGHレベルに変わる。外部間欠電源のOFFまで続けるステップS511。タイミングチャートは図6のT607からT609まで示してある。ステップS512からS516までは、外部磁界がない時に関するフローチャートである。S506はMR素子が磁界信号から電気信号に変更する。外部磁界がない場合、抵抗11と抵抗12の中間点電位が、抵抗13と抵抗14の中間点電位より高く設定されている。したがって、ステップS512に示すように、アンプ20のINの電位がIN-の電位より低くなり、ステップS513でコンパレータ30がLOWレベル信号を出力する。出力波形は図7のT706で示してある。S514からS516までは、外部磁界がない時のDFF回路と出力部の動作を示している。CLK信号がHIGHレベルのままでステップS514、QB出力信号がクリアされてHIGHレベルのままであるステップS515。MRセンサのOUTピンがLOWレベルのままである。外部間欠電源のOFFまで続けるステップS516。タイミングチャートは図7のT707からT709まで示してある。なお、本実施形態の磁気センサは、MR素子以外の回路の全部又は一部をコンピュータを用いてソフトウェアで実現することができる。例えば、図1に示す、アンプAMP回路20、コンパレータCOMP回路30、出力波形回復回路40、パルス発生回路100の動作フローを示す図5の動作をプログラムで記述し、このプログラムをROM等の記憶部に記憶し、演算に必要な情報をRAM等のメモリに記憶し、CPUで当該プログラムを動作させることで、本実施形態の磁気センサの機能をプログラムで実現することができる。上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下の構成には限られない。付記1外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生するパルス発生手段と、磁電変換素子と、前記パルスに基づいて前記磁電変換素子への前記間欠電源信号の電源オン時間内の信号印加時間を制御するスイッチと、を有する磁気センサ。付記2前記磁電変換素子は、外部の磁界の有無により信号レベルの大小関係の異なる2つの検知信号を出力するMR素子であり、前記2つの検知信号を増幅するアンプと、増幅された2つの検出信号を比較するコンパレータと、を有する付記1に記載の磁気センサ。付記3前記間欠電源信号の電源オン時間より短いパルス幅とされた、前記コンパレータからの出力を、前記外部間欠電源のオンの時間と同じとなるような出力波形とする出力波形回復回路を有する付記2に記載の磁気センサ。付記4前記MR素子、前記パルス発生手段、前記スイッチ、前記アンプ、前記コンパレータは一体化されていることを特徴とする付記2に記載の磁気センサ。付記5外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生させ、前記パルスに基づいて磁電変換素子への前記間欠電源信号の電源オン時間内の信号印加時間を制御する、ことを特徴とする磁気センサの駆動方法。付記6前記磁電変換素子は、外部の磁界の有無により信号レベルの大小関係の異なる2つの検知信号を出力するMR素子であり、前記2つの検知信号を増幅し、増幅された2つの検出信号をコンパレータで比較することを特徴とする付記5に記載の磁気センサの駆動方法。付記7前記間欠電源信号の電源オン時間より短いパルス幅とされた、前記コンパレータからの出力を、前記外部間欠電源のオンの時間と同じとなるような出力波形とすることを特徴とする付記6に記載の磁気センサの駆動方法。付記8磁気センサとして機能させるコンピュータに、外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生させる手順と、前記パルスに基づいて磁電変換素子への前記間欠電源信号の電源オン時間内の信号印加時間を制御する手順と、を実行させることを特徴とするコンピュータプログラム。