Iデジタル同相I信号およびデジタル直交Q信号を量子化I信号へ変換し、並びに、IIデジタルQ信号を量子化Q信号へ変換し、前記量子化I信号および前記量子化Q信号はサンプル毎に所望の量子化ビット数で量子化される少なくとも1つのオーバーサンプリングノイズシェーピング変調器と、前記量子化I信号および前記量子化Q信号をアナログI信号およびアナログQ信号へそれぞれ変換する、少なくとも1つのデジタル-アナログコンバータDACと、フィルタリングされたI信号およびQ信号を形成するために、前記アナログI信号および前記Q信号のノイズ成分を所定のレベルに低減する少なくとも1つのフィルターと、前記フィルタリングされたI信号およびQ信号、並びに、局部発信器信号を送信出力信号に変換するアナログ直交変調器であって、前記送信出力信号は無線受信機へ送信される前記アナログ直交変調器と、を含む装置。入力信号を受信し、および、前記入力信号をデジタル同相I信号およびデジタル直交Q信号へ変換する同相/直交位相I/Qコンバータさらに含む請求項1に記載の装置。前記入力信号は、無線オーディオ機器で受信される請求項2に記載の装置。前記無線オーディオ機器は、無線マイクロフォンを含む請求項3に記載の装置。前記少なくとも1つのオーバーサンプリングノイズシェーピング変調器は、シグマ-デルタ変調器を含む請求項1に記載の装置。前記シグマ-デルタ変調器は、N-ビット量子化器と、前記デジタルI信号から前記量子化I信号を減算し、和信号を形成する信号結合器であって、前記N-ビット量子化器から前記量子化I信号が得られる前記信号結合器と、伝達関数に従って和信号をフィルタリングし、フィルタリングされた信号を得る変調器フィルターと、N量子化ビットに従って前記フィルタリングされた信号を量子化して、前記量子化I信号を形成する前記N-ビット量子化器を含む請求項5に記載の装置。前記前記シグマ-デルタ変調器は、伝達関数によって特徴付けられる変調器フィルターと、前記デジタルI信号と、前記変調器フィルターからのフィルタリングされた信号を加算して、第1の和信号を形成する第1の信号結合器と、N量子化ビットに従って第1の和信号を量子化して前記量子化I信号を形成するN-ビット量子化器と、前記第1の和信号から前記量子化I信号を減算し第2の和信号を形成する第2の信号結合器と、前記伝達関数に従って前記第2の和信号をフィルタリングして前記第2の和信号のノイズレベルを低減し、前記フィルタリングされた信号を得る変調器フィルターと、を含む請求項5に記載の装置前記少なくとも1つのオーバーサンプリングノイズシェーピング変調器、および、前記I/Qコンバータは、同一電子デバイスに含まれる請求項2に記載の装置。前記少なくとも1つのDAC、前記少なくとも1つのフィルター、および前記アナログ直交変調器は、同一電子デバイスに含まれる請求項1に記載の装置。前記同一電子デバイスは、フィールドプログラマブルゲートアレイFPGAで構成される請求項8に記載の装置。前記アナログ直交変調器は、前記局部発信器信号から同相局部発信器信号および直交位相局部発信器信号を形成するディスクリート位相分割器と、フィルタリングされたI信号を前記同相局部発信器信号と混合し、第1の混合信号を形成する第1のディスクリートミキサと、フィルタリングされたQ信号を前記直交位相局部発信器信号と混合し、第2の混合信号を形成する第2のディスクリートミキサと、前記第1の混合信号と前記第2の混合信号を加算し、前記送信出力信号を形成するディスクリート加算器とを含む請求項1に記載の装置。コンピュータ実行可能な命令が記憶されたコンピュータ読取可能な記憶媒体であって、前記コンピュータ実行可能な命令が実行されるとプロセッサに、デジタル同相I信号およびデジタル直交Q信号をオーバサンプリングして振幅分解能を大きくする工程、並びに、デジタルI信号を量子化I信号に変換し、及び、デジタルQ信号を量子化Q信号へ変換する工程であって、前記量子化I信号および前記量子化Q信号は、サンプル毎に所望の量子化ビット数で量子化される工程と、前記量子化I信号および前記量子化Q信号をアナログI信号およびアナログQ信号へそれぞれ変換する工程と、フィルタリングされたI信号およびQ信号を形成するために、前記アナログI信号および前記アナログQ信号のノイズ成分を所定のレベルに低減する工程と、前記フィルタリングされたI信号およびQ信号、並びに、局部発信器信号を送信出力信号に変換する工程であって、前記送信出力信号は無線受信機へ送信される工程と、を実施させるコンピュータ読取可能な記憶媒体。無線マイクロフォンシステムで入力信号を受信する工程、および、前記入力信号を前記デジタル同相I信号およびデジタル直交位相Q信号に変換する工程をさらに含む請求項12に記載のコンピュータ読取可能な記憶媒体。前記デジタルI信号および前記量子化I信号を加算して和信号を形成する工程と、前記和信号をフィルタリングして前記和信号のノイズレベルを低減し、フィルタリングされた信号を得る工程と、N量子化ビットに従って前記フィルタリングされた信号を量子化して、前記量子化I信号を形成する工程をさらに含む請求項12に記載のコンピュータ読取可能な記憶媒体。前記デジタルI信号およびフィルタリングされた信号を加算して第1の和信号を形成する工程と、N量子化ビットに従って前記第1の和信号を量子化して前記量子化I信号を形成する工程と、前記第1の和信号から前記量子化I信号を減算し第2の和信号を形成する工程と、前記第2の和信号をフィルタリングして前記第2の和信号のノイズレベルを低減し、前記フィルタリングされた信号を得る工程をさらに含む請求項12に記載のコンピュータ読取可能な記憶媒体。デジタル同相I信号およびデジタル直交Q信号をオーバサンプリングして振幅分解能を大きくする工程、並びに、前記デジタルI信号を量子化I信号に変換し、及び、前記デジタルQ信号を量子化Q信号へ変換する工程であって、前記量子化I信号および前記量子化Q信号は、サンプル毎に所望の量子化ビット数で量子化される工程と、前記量子化I信号および前記量子化Q信号をアナログI信号およびアナログQ信号へそれぞれ変換する工程と、フィルタリングされたI信号およびQ信号を形成するために、前記アナログI信号および前記アナログQ信号のノイズ成分を所定のレベルに低減する工程と、前記フィルタリングされたI信号およびQ信号、並びに、局部発信器信号を送信出力信号に変換する工程であって、前記送信出力信号は無線受信機へ送信される工程と、を含む方法。無線マイクロフォンシステムで入力信号を受信する工程、および、前記入力信号を前記デジタル同相I信号およびデジタル直交位相Q信号に変換する工程をさらに含む請求項16に記載の方法;前記デジタルI信号および前記量子化I信号を加算して和信号を形成する工程と、前記和信号をフィルタリングして前記和信号のノイズレベルを低減し、フィルタリングされた信号を得る工程と、N量子化ビットに従って前記フィルタリングされた信号を量子化して前記量子化出力信号を形成する工程をさらに含む請求項16に記載の方法。前記デジタルI信号およびフィルタリングされた信号を加算して第1の和信号を形成する工程と、N量子化ビットに従って前記第1の和信号を量子化して前記量子化I信号を形成する工程と、前記第1の和信号から前記量子化I信号を減算し第2の和信号を形成する工程と、前記第2の和信号をフィルタリングして前記第2の和信号のノイズレベルを低減し、前記フィルタリングされた信号を得る工程をさらに含む請求項16に記載の方法。無線マイクロフォンシステムの入力信号を受信し、および、前記入力信号をデジタル同相I信号およびデジタル直交位相Q信号に変換する同相/直交位相I/Qコンバータと、前記デジタルI信号および前記デジタルQ信号を量子化I信号に変換し、および、デジタルQ信号を量子化Q信号に変換する、少なくとも1つのオーバーサンプリングノイズシェーピング変調器であって、前記量子化I信号および前記量子化Q信号は、サンプル毎に1つの量子化ビットに量子化される前記1つのオーバーサンプリングノイズシェーピング変調器と、前記量子化I信号および前記量子化Q信号をアナログI信号およびアナログQ信号へそれぞれ変換する少なくとも1つのデジタル-アナログコンバータDACと、フィルタリングされたI信号およびQ信号を形成するために、前記アナログI信号および前記アナログQ信号のノイズ成分を所定のレベルに低減する少なくとも1つのフィルターと、前記フィルタリングされたI信号およびQ信号、並びに、局部発信器信号を送信出力信号に変換し、前記送信出力信号が無線受信機へ送信されるアナログ直交変調器とを含む無線マイクロフォンシステム。前記少なくとも1つのオーバーサンプリングノイズシェーピング変調器は、シグマ-デルタ変調器を含む請求項20に記載のシステム。前記アナログI信号は差動出力であって、前記差動出力は3つの異なる状態のうちの1つの状態を有し、前記3つの異なる状態の1つは高インピーダンス状態に対応する請求項1に記載の装置。前記シグマ-デルタ変調器は、2次ではないN次シグマ-デルタ変調器を含む請求項5に記載の装置。前記シグマ-デルタ変調器は、複数の1次シグマ-デルタ変調器を含む請求項5に記載の装置。通信システムは直交変調器システムを組み込み、従来のアプローチに比べて消費電力を低減し、および、すべての二次元デジタル技術をサポートできる。直交変調器システムは、デジタル-アナログ変換回路、ベースバンドフィルター、および直交変調器を含む異なるサブシステムを含む。離散時間サンプルを連続信号に変換するデジタル-アナログ変換回路、および、シグマ-デルタ変調器などのオーバーサンプリングノイズシェーピング変調器をさらに含む。ベースバンドフィルターは、サンプリング画像および量子化ノイズに含まれる帯域外エネルギーを除去する。実施形態は、無線マイクロフォンおよびオーディオボディパックaudiobodypacksを含む、異なるタイプの無線オーディオ機器を支援できる。開示の別の態様では、オーバーサンプリングノイズシェーピング変調器は、デジタル同相I信号およびデジタル直交Q信号を量子化I信号に変換し、および、デジタルQ信号を量子化Q信号にそれぞれ変換する。ここで、量子化信号は、サンプル毎に所望の量子化ビット数で量子化される。次にデジタル-アナログコンバータDACが、量子化信号を対応するアナログ信号に変換し、アナログ信号はさらにフィルタリングされて、ノイズ信号成分を低減する。次に直交変調器は、フィルタリングされた信号および局部発信器信号を、無線受信機に伝送される送信出力信号に変換する。開示の別の態様では、いくつかの電子部品は、直交変調器システムでの消費電力を低減させるディスクリートデバイスを含むことができる。開示の別の態様では、電子部品の一部または全部を、同一の電子デバイスに組み込むことができる。たとえば、同相/直交位相I/Qコンバータおよびオーバーサンプリングノイズシェーピング変調器を、1つのフィールドプログラマブルゲートアレイに実装することができる。例示的な実施形態本発明およびその利点のより完全な理解は、同様の参照番号は同様の特徴部を示す添付図面を考慮した以下の記載を参照することによって得られるであろう。実施形態の一部を構成する添付図面を参照し、および、本発明を実施できる種々の実施形態を参照して、多様な例示的な実施形態を以下に説明する。本発明の範囲から逸脱しない範囲内で、他の実施形態を利用することができ、並びに、構造上の変更および機能変更が可能であることが理解されるべきである。図1は、無線チャンネル153および無線チャンネル154で、それぞれ、無線受信および信号処理装置103と通信する無線マイクロフォンを有する、開示の態様による通信システム101および102を示す。いくつかの実施形態では、2つ以上の無線マイクロフォンたとえば、いくつかのミュージカル劇作品には40個以上の無線マイクロフォンがパフォーマンスグループの異なるメンバー入力信号151および152に対応するをサポートするために使用されてもよい。該場合には、無線装置103は、ラック構成の半分に収容されてもよく、その結果2つの装置をラックシステムに一緒に収容できる。図1は、無線マイクロフォン101、無線マイクロフォン102並びに無線受信および信号処理装置103の間で、たった1つの通信チャンネルを示す。しかし、いくつかの実施形態では、ロバスト性を向上させるために、各マイクロフォンからの伝送を複数のチャンネルで受信するダイバーシティ受信機をサポートしてもよい。実施形態は、ユーザに取り付けられたとえば、ボディパック、および、分離したマイクロフォンから得られる入力信号を処理するる無線オーディオ機器をサポートできる。限られた帯域幅が存在する、UHF帯しばしばTV用ホワイトスペースと呼ばれるで動作させるためにスペクトル効率bps/Hzが重要な条件である場合には、スペクトル的に効率的な複素変調が使用されてもよい。複素変調は、通信チャンネル153および154で、送信された搬送信号を同時に振幅変調および位相変調させる。したがって、たとえば、周波数変調などのアナログ変調と比較して、複素変調では変調器が典型的には複雑となる。従来のFMシステムは、電池寿命すなわち、消費電力、および、産業的にある種の期待感を抱かせる金銭的コストの点で高度に最適化されている。さらに議論されるように、いくつかの実施形態では、デジタル搬送波変調をサポートするために。経費検討に取り組むたとえば、電力、金銭、およびサイズ。無線マイクロフォン101は、デジタルI/Qコンバータ104、オーバーサンプリングノイズシェーピング変調器105a、低分解能デジタル-アナログコンバータDAC105b、フィルター106、および、アナログ直交変調器107を含む。オーバーサンプリングノイズシェーピング変調器105aおよびDAC105bは、図1では2つの構成要素として示されているが、オーバーサンプリングノイズシェーピング変調器105aはいくつかの共通する特徴をDAC105bと共有してもよく、および、部分的に1つの電子デバイスに実装されてもよい。該電子デバイスは、たとえば、デジタル信号プロセッサDSP、マイクロプロセッサ、特定用途向け集積回路ASIC、またはフィールドプログラマブルゲートアレイFPGAである。デジタル変調された波形を二次元で表現するために、デジタルI/Qコンバータ104は、入力信号151アナログ波形に対応するを、同相I信号成分および直交位相Q信号成分I信号成分に対して90度位相が変位するを含むデジタル変調された波形に変換する。次に、デジタル変調された波形は、直交変調システム108によって処理される。直交変調システム108には、オーバーサンプリングノイズシェーピング変調器105a、低分解能デジタル-アナログコンバータDAC105b、フィルター106、およびアナログ直交変調器107が含まれる。いくつかの実施形態では、さらに議論されるように、直交変調システム108は消費電力を最適化する。直交変調システム108は、デジタル変調された波形I信号成分およびQ信号成分を含むを処理し、および、式1で表現されるアナログ変調搬送波を形成する。st=Reejwt×ItJQt式1無線受信および信号処理装置103は、チャンネル153および154を介して受信された信号を処理し、および、信号155を形成し、この信号は記録媒体に記録され、または、音響システムたとえば、スピーカシステムを介して演奏されてもよい。図2は、開示の態様による直交変調器システム200を示す。直交変調器システム200は、サブシステムの集合体であって、最適直交変調器を生成する。ここでは従来のシステムと比較した、電力コスト、製造コスト、および、サイズコストが重要な基準である。いくつかの実施形態では、構成要素のいくつかは、たとえば、フィールドプログラマブルゲートアレイFPGAあるいは特定用途向け集積回路ASIC等の電子デバイス201に実装されてもよい。従来のシステムでは、外部高速電流動作デジタル-アナログコンバータ集積回路がしばしば使用される。しかしながら、いくつかの実施形態では、直交変調器システム200は、I成分のためにシグマ-デルタ変調器203および低分解能DAC204を使用し、並びに、Q成分のためにシグマ-デルタ変調器206および低分解能DAC207を使用する。さらに議論されるように、シグマ-デルタ変調器203および206、並びに、低分解能DAC204および207は、同一フィールドプログラマブルロジックアレイFPGAあるいは特定用途向け集積回路ASICに実装されてもよい。これらは無線オーディオ機器の入力信号の離散時間処理を実施するために使用される場合が多い。シグマ-デルタ変調器203は、パルス密度変調を使用して高分解能信号を低分解能信号に符号化するために、シグマ-デルタΣΔしばしばデルタ-シグマΔΣと称される変調をサポートする。シグマ-デルタ変調を使用すると、直交変調システム200は、典型的には、従来のデジタル-アナログコンバータと比較して、消費電力が小さくなり、および、コストが低減される。たとえば、高速電流動作DAC集積回路を使用する従来のシステムと比較して、直交変調システム200は、消費電力が約70少なくなり、コストが約50低減され、および、サイズコストが約30低減される。加えて、直交変調システム200の一部または全部は、既存の無線システム101である既存のデジタルロジックたとえば、ASICまたはFPGAに含ませることができ、それらのコストおよび電力をさらに低減する。さらに従来のシステムで多用される外部DACを置き換え、DACを同一電子チップに取り込みむことで、前述のデジタル処理のように、直交変調システム200はデジタル配線I/O要求を低減させることに対応するも低減する。実施形態では、異なるオンーオフチップの組み合わせを取り入れてもよい。たとえば、直交変調システム200のすべての機能がワンチップ電子デバイスに組み込まれてもよい。あるいは、いくつかの実施形態では、デジタルI/Q発生器、オーバーサンプリングノイズシェーピング変調器、および、デジタル-アナログコンバータだけをワンチップに取り込んでもよい。他の実施形態では、ベースバンドフィルターをチップの外部に設け、デジタルI/Q発生器、オーバーサンプリングノイズシェーピング変調器、デジタル-アナログコンバータ、および、アナログ直交変調器をワンチップに取り込んでもよい。他の実施形態では、ベースバンドフィルターおよびアナログ直交変調器を第2のチップに位置させ、デジタルI/Q発生器、オーバーサンプリングノイズシェーピング変調器、およびデジタル-アナログコンバータをワンチップに取り込んでもよい。クロック208によってサンプリングが駆動される、直交変調システム200は、デジタル-アナログ変換回路213、ベースバンドフィルター209、およびアナログ直交変調器212を含む3つの電子部品サブシステムを含む。離散時間サンプルを連続信号に変換するデジタル-アナログ変換回路213は、さらに、オーバーサンプリングノイズシェーピング変調器たとえば、シグマ-デルタ変調器203およびDAC204を含む。次にベースバンドBBフィルター209は、サンプリング画像、量子化ノイズ、およびその他に含まれる帯域外エネルギーを除去する。いくつかの実施形態では、フィルター209は、能動フィルターを含む。フィルター次数、フィルター形状、および、フィルターカットオフ周波数は、典型的には、シグマ-デルタ変調器の仕様によって異なる。たとえば、特定のシグマ-デルタ変調器がモデル化され、および、スペクトル密度プロットが形成される。スペクトル密度プロットから、振幅周波数応答は、帯域外ノイズレベルが所望のレベルに低減されるように規定できる。この振幅周波数応答から、適切な次数、形状たとえば、バターワース、チェビシェフ等、および、カットオフ周波数を有するフィルターを選択できる。電子部品202~204および209はI信号処理に関連しているが、類似の電子部品205~207および210はQ信号処理に関連している。アナログ直交変調器212は、同相Iおよび直交位相Q波形が生成されたアナログ信号と、式1によるRF発信器211に基づく所望の搬送波周波数のアナログ複素正弦波を乗算する。直交変調システム200は、搬送波を振幅および位相の両方で同時にすなわち同相および直交位相を等価に変調でき、実現されるべきすべての二次元変調デジタルスキームを支援する。それらには、デジタル直交振幅変調QAM、位相シフトキーイングPSK、直交周波数分割多重OFDM、および連続位相変調CPMが挙げられる。直交変調システム200は、無線マイクロフォンシステムを含む異なる有線および無線通信システムに組み込まれてもよい。デジタルアップコンバータDUCs202および205は、追加のサンプルをデジタルI信号251およびデジタルQ信号252に、それぞれ加える。たとえば、それぞれのサンプルはサンプルレートが増大するように繰り返される。オーバーサンプリングノイズシェーピング変調器203では、入力信号をオーバーサンプリングすることによって、時間分解能が振幅分解能すなわち、量子化レベルと交換される。いくつかの実施形態では、オーバーサンプリングノイズシェーピング変調器203は、シグマ-デルタ変調器デルタ-シグマ変調器とも称するを含んでもよい。ベースバンドフィルター209および210は、アナログIおよびQ信号を、それぞれフィルタリングし、サンプリング画像ノイズおよび帯域外量子化ノイズを低減する。ベースバンドフィルター209および210は、インダクタの大きさが極めて大きい低バンド幅フィルターを形成するために、能動フィルター構成が想定される。アナログ直交変調器212のディスクリート実装によって、消費電力を最小化することが促進される。これによって、アナログ直交変調器212の各素子を最適化することができる。主な素子には、図8に示すように、平衡ミキサ801および802、位相分割器803、および、アナログ加算器804が挙げられる。アナログ直交変調器212はRF出力信号257を形成する図1に示すように、通信チャンネル153および154を介して搬送される送信信号に対応する。いくつかの実施形態では、いくつかのサブシステムは差動信号を使用して接続253~256間で相互に接続されてもよく、その中で送信出力信号は、信号混入を低減するために、対応する非反転信号および反転信号を含む。図3は、開示の態様によるオーバーサンプリングノイズシェーピング変調器として使用される、シグマ-デルタ変調器301のブロック図図2に示すシグマ-デルタ変調器203に対応するを示す。上述したように、シグマ-デルタ変調器301は、先行する処理ロジックたとえば、デジタルI/Qコンバータ104と同一電子回路たとえば、FPGA201内に位置してもよい。さらに、低分解能DAC306の一部または全部は、同一の電子デバイスに組み込まれることができる。変調器フィルター303の伝達関数であるHz、および、量子化器304に関する量子化器ビット数は、シグマ-デルタ変調器301の主要な調整可能なパラメータである。変調器フィルター303の伝達関数Hzは、ノイズ伝達関数NTFおよび信号伝達関数STFによって決定できる。NTF=Yz/Nz=1/1Hz式2STF=Yz/Xz=Hz/1Hz式3たとえば、NTF=1-z-12=1-2z-1z-2の場合の二次フィルター伝達関数Hzは以下の式である。Hz=1-NTF/NTF=2z-1-z-2/1-2z-1z-2式4上記のNTFは2次のHzとなり、性能と複雑度との間で良好な妥協点を低供する。高次変調器は安定性に問題がある。低次数では量子化ノイズとの相関性が高いすなわち、音である。シグマ-デルタ変調器301は、信号結合器加算器と称する302、変調器フィルター303、および、量子化器304を含む。図3に示すように、信号結合器302は、デジタルアップコンバータ202からのデジタルI信号図2に示すようにから、量子化器304の量子化出力を減算する。デジタルI信号がMビットたとえば、図2に示すように12ビットを有するように記載され、および、量子化器304からの量子化I信号がN量子化ビットを有するように記載されていると、信号-デルタ変調器301は、量子化器304からのビット数をデジタルI信号に関するビット数と一致するように調節するので、信号結合器302は二つの数字を減算できる。たとえば、量子化ビット数がNに等しい場合には、量子化状態の数は2Nに等しい。デジタルI信号のビット数は、量子化器304からのビット数に一致するように低減できる。シグマ-デルタ変調器301は離散時間で実行されるので、デジタルロジックに実装することができる。量子化器のビット数が1すなわち、N=1に選択されると、シグマ-デルタ変調器301の出力と結合する低分解能DAC306の設計はたった2つの量子化状態しか持たないので単純化され、および、標準デジタルロジックI/Oを使用して図5に示すような低分解能DACを実装してもよい。シグマ-デルタ変調器301からの量子化器状態数が2より大きい場合であっても、いくつかのデジタルI/O回路が組み合わされて、3つの状態よりも大きい状態を形成できる。シグマ-デルタ変調器301およびDAC306を同一電子デバイス内に取り込むと、関連コストは著しく低減できる。図4は、開示の態様によるオーバーサンプリングノイズシェーピング変調器として使用されるシグマ-デルタ変調器401のブロック図を示し、ここでブロック図401は、図2に示すシグマ-デルタ変調器203の代替実施形態である。変調器フィルター405の伝達関数であるHfz、および、量子化器403に関する量子化器ビット数は、シグマ-デルタ変調器401の主要な調整可能なパラメータである。変調器フィルター405の伝達関数Hfzは、ノイズ伝達関数NTFおよび信号伝達関数STFから決定できる。NTF=Yz/Nz=1-Hfz式5たとえば、NTF=1-z-12=1-2z-1z-2の場合の二次フィルター伝達関数Hfzは以下の式で表される。Hfz=1-NTF=2z-1-z-2式6シグマ-デルタ変調器401は、第1の信号結合器加算器402、N-ビット量子化器403、第2の結合器加算器404、および、変調器フィルター405を含む。第1の信号結合器402は、変調器フィルター405からのフィルタリングされた信号と、デジタルアップコンバータ202からのデジタルI信号図2に示すとを加算する。次に第2の信号結合器404は、第1の信号結合器402の出力から量子化出力を減算する。これまでの議論と一致するように、信号-デルタ変調器401は量子化器403からのビット数を調節して、デジタルアップコンバータ202からのデジタルI信号図2に示すようにに関するビット数と一致させる。いくつかの実施形態では二次シグマ-デルタ変調器を組み込むことができるが、他の実施形態ではN次シグマ-デルタ変調器を組み込むことができ、ここで次数は2よりも大きくまたは小さい。高次変調器では、バンド中の信号対ノイズ比SNRを増加させることができる。シグマ-デルタ変調器301および401それぞれ図3および図4に示すようには、単一段を含むが、他の実施形態では多段ノイズシェーピングMASH構成を使用することができ、ここで一次シグマ-デルタ変調器は、カスケード接続されて、高次ノイズシェーピングを形成する。高次単一段シグマ-デルタ変調器は不安定な特性を招くが、各一次ループが安定なので多段一次シグマ-デルタ変調器構成で安定性が確保される。図5は、開示の態様による低分解能デジタル-アナログコンバータDAC204のブロック図を示す。DAC204は、非反転出力551および反転出力552から差動出力を提供する。非反転出力551および反転出力552は、それぞれレジスタ501および502から得られ、ここでレジスタはDACクロック208によってクロックされ図2に示すように、および、レジスタ502への入力はインバータ503によって反転される。DAC204は、1量子化器ビットに対応する2つの量子化器状態すなわち、’1’に等しい出力551/’0’に等しい出力552、および、’0’に等しい出力551/’1’に等しい出力552サポートできるが、さらにDAC204は、バッファ504および505を高インピーダンス状態に活性化することで、第3の状態をサポートする。トライステートバッファでは、第3の状態はHi-Z高インピーダンス状態である。各出力バッファが高インピーダンス、および、外部回路がバイアスを生成しない場合には、差動出力Yt=P1-P2は‘0’になる。したがって異なる状態の集合は1、-1、および0である。このアプローチによって、シグマ-デルタ変調器の動作に有用なもう1つのレベル2状態に比べて3状態が量子化器で可能になる。能動フィルターへの入力ノードフィルター209またはフィルター210が、能動フィルターを含む場合が加算ノードである場合、能動フィルターの前で複数の異なる入力信号が一緒に加算される。二進数DAC、すなわちいわゆるR-2RDACが実装される場合には、複数の信号が抵抗を介して加算ノード能動フィルターに固有に接続されることができる。図6は、開示の態様による、シグマ-デルタ変調器203のローパス二次スペクトル密度応答600を示す。しかしながら、デジタル-アナログ変換回路213すなわち、図2に示すようにDAC204と協働するシグマ-デルタ変調器203に対応する応答は、零次ホールド補間を組み込んだ場合と類似し、ここでデジタル-アナログ変換回路213は帯域外量子化ノイズを形成する。図6は、フルスケールトーンおよびオーバサンプリングレート=960での、ローパス2次単一ビットシグマ-デルタ変調器の電力スペクトル密度プロットを示す。ベースバンドフィルター209および210図2に示すようには増大した帯域外ノイズを除去するので、典型的なナイキストDACが使用されるたとえば、従来のシステムに使用される高速電流動作DAC場合よりも、より積極的なフィルター要件が要求される。フィルター209および210のベースバンドフィルター要件は、典型的には、対象とする用途、および、他のシステムパラメータによって異なる。たとえば、シグマ-デルタ変調器203およびDAC204のオーバサンプリングレートOSRが2の倍数で増加すると、ベースバンドフィルターコーナ周波数も2の倍数で移動する。極めて効率の良い抵抗-コンデンサRC、インダクタ-コンデンサLC、および能動フィルターを要求に応じて設計できる。コーナ周波数が1MHz以下になると、LCフィルターの大きなインダクタサイズのために、能動フィルタリングが概して好ましくなる。図7は、開示の態様による、図6に示されるスペクトル密度の拡大版700を示す。図6は、12MHzを超えるスペクトル密度を示すが、拡大版700は2MHzに及ぶ。無線マイクロフォンチャンネルの典型的なバンド幅は約200KHzであり、ここではIおよびQ成分は、0から100KHzの間で有意義な情報である。従って、高忠実度の領域は0から100KHzであり、これはプロット700の左側である。残りの信号エネルギーすなわち、100KHzよりも大きい周波数は、フィルター209および210によって除去される。図8は、開示の態様による、ディスクリート直交変調器たとえば、図2に示すアナログ直交変調器212のブロック図800を示す。従来のシステムでは、アナログ直交変調器は、典型的には、いくつかの製造業者から集積回路として供給されていた。多くの入手可能な変調器は、高性能およびしたがって高電力が必要とされる携帯電話インフラ市場をターゲットとしている。加えて、携帯通信向けの周波数バンドは、典型的にはUHF470MHz~900MHzバンドである。たとえば、従来の直交変調器の消費電力が約126mWだとすると、ディスクリート直交変調器の消費電力は約36mWである。これによって、電池寿命を測定可能なほど節約できるいくつかの無線マイクロフォンシステムで約2時間。ディスクリート直交変調器800の主な構成要素は、極めて高効率のダブル平衡ミキサ801および802、並びに、90度位相分割器803である。しかしながら、他のミキサたとえば、能動ミキサ、受動ミキサ、シングル平衡ミキサ等が、いくつかの実施形態に取り込まれてもよい。ミキサのRFポートで、局部発信器LO805の成分を減衰させることが望ましい場合には、平衡ミキサが考慮に入れられるべきである。直交変調器800のLO除去は、各ミキサ801および802自体がLO信号をどのようにうまく除去するかに関連する。従って、直交結合はLO成分信号を除去しない。直交変調器800はディスクリート構成であるので、各ミキサ801および802のバイアス点受動ミキサのLO駆動レベルは特定の用途に対して調整できるので、ミキサの性能と消費電力との関係が存在する。ディスクリート加算器804は、ミキサ801および802からのミキサ出力を結合させて、図2に示すRF出力257に対応するRF出力信号を形成する。いくつかの実施形態では、位相分割器803は受動位相分割器であり、コストを低減できることが多い。それぞれが関連特性を有する受動位相分割器を構成するには様々な方法がある。位相分割器803の1つの重要なパラメータは、位相分割器の動作バンド幅を決定する位相バランスである。振幅バランスも重要であるが、LO駆動レベルを変化させるにはミキサゲインによる感度が鈍いので、概してそれほどの重要性はない。いくつかの実施形態ではディスクリート形態の少なくともいくつかの構成要素を示すが、他の実施形態では同一電子デバイスに複数の構成要素が含まれてもよい。図9は、入力信号を処理し、および、無線チャンネルを通じて処理信号を開示の態様による無線受信および信号処理装置へ送信する装置900を示す。処理デバイス901は、コンピュータ読み取り可能な媒体からのコンピュータ実行可能な命令を実施でき、たとえば、メモリ903は、データ送信プロセス本明細書に記載の送信プロセスのいずれか、または、全部を順番に実施する。コンピュータ記憶媒体には、コンピュータ読み取り可能な命令、データ構造、プログラムモジュールまたは他のデータなどの情報を記憶するすべての方法または技術に実装される、揮発性および不揮発性、取り外し可能および固定式媒体が含れる。コンピュータ記憶媒体には、これらに限定されるわけではないが、ランダムアクセスメモリRAM、読み取り専用メモリROM、電気的に消却プログラム可能型読み取り専用メモリEEPROM、フラッシュメモリまたは他のメモリ技術、CD-ROM、デジタル多用途ディスクDVDまたは他の光ディスク記憶媒体、磁気カセット、磁気テープ、磁気ディスク記憶デバイスまたは他の磁気記憶デバイス、若しくは、所望の情報を記憶するために使用でき、および処理デバイス901がアクセスできる他のいずれかの媒体が挙げられる。実行可能な命令は、本明細書に記載のすべてまたはいずれかの方法のステップを実施できる。いくつかの実施形態では、処理デバイス901は、1つまたは複数のプロセッサを含んでもよい。たとえば、1つの密閉技術し、別のマイクロプロセッサには別の密閉技術を実施する、1つまたは複数のコアを使用するデジタル信号プロセッサDSPまたは他のマイクロプロセッサを処理デバイス901は含んでもよい。いくつかの実施形態では、装置900は、非順次および/または平行処理を実行する1つまたは複数の処理デバイスとして実装されてもよく、それらには、本明細書に記載の実施形態の1つまたは複数に記載されている動作を実行するための、プログラム可能ロジックデバイスPLDs、フィールドプログラマブルロジックアレイFPGAs、特定用途向け集積回路ASICs、または、他の集積回路などが挙げられる。前記命令は、機械読み取り可能な媒体に記憶されているソフトウェアおよび/またはファームウェア命令であってもよく、並びに/若しくは、1つまたは複数の集積回路および/または他の回路要素と組み合わせた1つまたは複数の集積回路の一連のロジックゲートおよび/またはステートマシン回路でハードコーディングされてもよい。本発明は本発明を実施する本明細書に記載のモードを含む特定の実施例に関して記載されたが、添付の特許請求の範囲に記載の本発明の例示的な実施形態の精神および範囲内で、上述のシステムおよび技術には多くの変形形態および置換形態があることを当業者であれば理解するであろう。