半導体膜上にチャネル保護膜が設けられ、前記チャネル保護膜を含む前記半導体膜上に一対のオーミックコンタクト層が設けられ、前記各オーミックコンタクト層上にソースドレイン電極が設けられた薄膜トランジスタにおいて、前記チャネル保護膜は、前記半導体膜上に設けられた透明な絶縁材料からなる第1のチャネル保護膜と、前記第1のチャネル保護膜の上面両側に設けられた遮光性金属からなる第2のチャネル保護膜とからなることを特徴とする薄膜トランジスタ。請求項1に記載の発明において、前記一対のオーミックコンタクト層は、前記各第2のチャネル保護膜の上面およびその両側における前記半導体膜の上面に設けられていることを特徴とする薄膜トランジスタ。請求項1に記載の発明において、前記第2のチャネル保護膜は、前記ソースドレイン電極を形成する金属と同時にウェットエッチング可能な遮光性金属によって形成されていることを特徴とする薄膜トランジスタ。請求項3に記載の発明において、前記第2のチャネル保護膜は前記ソースドレイン電極と同一の遮光性金属によって形成されていることを特徴とする薄膜トランジスタ。半導体膜上にチャネル保護膜が設けられ、前記チャネル保護膜を含む前記半導体膜上に一対のオーミックコンタクト層が設けられ、前記各オーミックコンタクト層上にソースドレイン電極が設けられた薄膜トランジスタにおいて、前記チャネル保護膜は、前記半導体膜上に設けられた透明な絶縁膜からなる第1のチャネル保護膜と、前記第1のチャネル保護膜の上面両側に設けられた、前記半導体膜と同一の材料からなる第2のチャネル保護膜とからなることを特徴とする薄膜トランジスタ。請求項5に記載の発明において、前記一対のオーミックコンタクト層は、前記各第2のチャネル保護膜の上面およびその両側における前記半導体膜の上面に設けられていることを特徴とする薄膜トランジスタ。請求項5に記載の発明において、前記第2のチャネル保護膜の膜厚は前記半導体膜の膜厚との差が50以内であることを特徴とする薄膜トランジスタ。半導体膜上にチャネル保護膜が設けられ、前記チャネル保護膜を含む前記半導体膜上に一対のオーミックコンタクト層が設けられ、前記各オーミックコンタクト層上にソースドレイン電極が設けられた薄膜トランジスタにおいて、前記チャネル保護膜は、前記半導体膜上の2箇所に設けられた遮光性金属からなることを特徴とする薄膜トランジスタ。請求項8に記載の発明において、前記一対のオーミックコンタクト層は、前記各チャネル保護膜の上面およびその両側における前記半導体膜の上面に設けられていることを特徴とする薄膜トランジスタ。請求項8に記載の発明において、前記チャネル保護膜は、前記ソースドレイン電極を形成する金属と同時にウェットエッチング可能な遮光性金属によって形成されていることを特徴とする薄膜トランジスタ。請求項10に記載の発明において、前記チャネル保護膜は前記ソースドレイン電極と同一の遮光性金属によって形成されていることを特徴とする薄膜トランジスタ。請求項8に記載の発明において、前記半導体膜の上面に薄い酸化膜が設けられていることを特徴とする薄膜トランジスタ。請求項1~12のいずれかに記載の発明において、前記ソースドレイン電極を覆うオーバーコート膜を有することを特徴とする薄膜トランジスタ。請求項13に記載の発明において、前記オーバーコート膜上に画素電極が前記一方のソースドレイン電極に接続されて設けられていることを特徴とする薄膜トランジスタ。半導体膜上にチャネル保護膜が設けられ、前記チャネル保護膜を含む前記半導体膜上に一対のオーミックコンタクト層が設けられ、前記各オーミックコンタクト層上にソースドレイン電極が設けられた薄膜トランジスタの製造方法であって、成膜された半導体膜形成用膜上に透明な絶縁材料からなる第1のチャネル保護膜および遮光性金属からなる第2のチャネル保護膜を積層して形成する工程と、前記第2のチャネル保護膜を含む前記半導体膜形成用膜上にオーミックコンタクト層形成用膜を成膜する工程と、前記オーミックコンタクト層形成用膜および前記半導体膜形成用膜をプラズマエッチングによりパターニングして、前記一対のオーミックコンタクト層および前記半導体膜を形成する工程と、前記一対のオーミックコンタクト層間における前記第2のチャネル保護膜を除去して、当該第2のチャネル保護膜を2つに分離する工程と、前記一対のオーミックコンタクト層上に前記ソースドレイン電極を形成する工程と、を含むことを特徴とする薄膜トランジスタの製造方法。請求項15に記載の発明において、前記第2のチャネル保護膜を2つに分離する工程は、前記ソースドレイン電極を形成する工程と同時に、ウェットエッチングにより行なうことを特徴とする薄膜トランジスタの製造方法。半導体膜上にチャネル保護膜が設けられ、前記チャネル保護膜を含む前記半導体膜上に一対のオーミックコンタクト層が設けられ、前記各オーミックコンタクト層上にソースドレイン電極が設けられた薄膜トランジスタの製造方法であって、成膜された半導体膜形成用膜上に透明な絶縁材料からなる第1のチャネル保護膜および前記半導体膜形成用膜と同一の材料からなる第2のチャネル保護膜を積層して形成する工程と、前記第2のチャネル保護膜を含む前記半導体膜形成用膜上にオーミックコンタクト層形成用膜を成膜する工程と、プラズマエッチングにより、前記オーミックコンタクト層形成用膜および前記半導体膜形成用膜をパターニングして、前記一対のオーミックコンタクト層および前記半導体膜を形成するとともに、前記一対のオーミックコンタクト層間における前記第2のチャネル保護膜を除去して、当該第2のチャネル保護膜を2つに分離する工程と、前記一対のオーミックコンタクト層上に前記ソースドレイン電極を形成する工程と、を含むことを特徴とする薄膜トランジスタの製造方法。請求項17に記載の発明において、前記第2のチャネル保護膜の膜厚は前記半導体膜形成用膜の膜厚とほぼ同じであることを特徴とする薄膜トランジスタの製造方法。請求項17に記載の発明において、前記第1、第2のチャネル保護膜は、裏面露光を含む工程により形成することを特徴とする薄膜トランジスタの製造方法。半導体膜上にチャネル保護膜が設けられ、前記チャネル保護膜を含む前記半導体膜上に一対のオーミックコンタクト層が設けられ、前記各オーミックコンタクト層上にソースドレイン電極が設けられた薄膜トランジスタの製造方法であって、成膜された半導体膜形成用膜上に遮光性金属からなるチャネル保護膜を形成する工程と、前記チャネル保護膜を含む前記半導体膜形成用膜上にオーミックコンタクト層形成用膜を成膜する工程と、前記オーミックコンタクト層形成用膜および前記半導体膜形成用膜をプラズマエッチングによりパターニングして、前記一対のオーミックコンタクト層および前記半導体膜を形成する工程と、前記一対のオーミックコンタクト層間における前記チャネル保護膜を除去して、当該チャネル保護膜を2つに分離する工程と、前記一対のオーミックコンタクト層上に前記ソースドレイン電極を形成する工程と、を含むことを特徴とする薄膜トランジスタの製造方法。請求項20に記載の発明において、前記チャネル保護膜を2つに分離する工程は、前記ソースドレイン電極を形成する工程と同時に、ウェットエッチングにより行なうことを特徴とする薄膜トランジスタの製造方法。請求項20に記載の発明において、成膜された前記半導体膜形成用膜の上面に薄い酸化膜を形成する工程を有することを特徴とする薄膜トランジスタの製造方法。請求項15~22のいずれかに記載の発明において、前記ソースドレイン電極を覆うオーバーコート膜を形成する工程を有することを特徴とする薄膜トランジスタの製造方法。請求項23に記載の発明において、前記オーバーコート膜上に画素電極を前記一方のソースドレイン電極に接続させて形成する工程を有することを特徴とする薄膜トランジスタの製造方法。ところで、上記従来の薄膜トランジスタの製造方法では、プラズマエッチングを行なう際、ゲート絶縁膜上に半導体膜形成用膜およびオーミックコンタクト層形成用膜が形成されているのに対し、チャネル保護膜上にオーミックコンタクト層形成用膜のみが形成されているので、レジストパターン下以外の領域におけるチャネル保護膜上のオーミックコンタクト層形成用膜がすべて除去されてもプラズマエッチングが続行され、レジストパターン下以外の領域におけるチャネル保護膜の部分において大きなオーバーエッチングが行なわれることになる。この場合、チャネル保護膜は、このオーバーエッチングから、半導体膜のチャネル領域を保護するためのものである。しかしながら、チャネル保護膜は窒化シリコンからなる透明膜であるため、エッチング源のプラズマからの紫外線やX線等の放射を防ぐことができず、チャネル保護膜下の半導体膜のチャネル領域が放射ダメージを受けてしまう。この放射ダメージは、薄膜トランジスタの初期特性劣化および信頼性低下特性シフトの増加を増大される一因となっとしまう。この結果、薄膜トランジスタをスイッチング素子として用いた液晶表示装置では、劣化した特性でも駆動できるように、駆動電圧振幅を大きくしなければならないという問題があった。また、薄膜トランジスタを構成素子としたシフトレジスタ等の電気回路では、特性シフトによって回路動作が不安定になる寿命が確保できないという問題があった。そこで、この発明は、半導体膜のチャネル領域が放射ダメージを受けないようにすることができる薄膜トランジスタおよびその製造方法を提供することを目的とする。この発明は、上記目的を達成するため、例えば、成膜された半導体膜形成用膜上に透明な絶縁材料からなる第1のチャネル保護膜および遮光性金属からなる第2のチャネル保護膜を積層して形成し、前記第2のチャネル保護膜を含む前記半導体膜形成用膜上にオーミックコンタクト層形成用膜を成膜し、前記オーミックコンタクト層形成用膜および前記半導体膜形成用膜をプラズマエッチングによりパターニングして、一対のオーミックコンタクト層および半導体膜を形成することを特徴とするものである。この発明によれば、透明な絶縁材料からなる第1のチャネル保護膜上に遮光性金属からなる第2のチャネル保護膜を形成しているので、遮光性金属からなる第2のチャネル保護膜によってエッチング源のプラズマからの紫外線やX線等の放射を防ぐことができ、したがって半導体膜のチャネル領域が放射ダメージを受けないようにすることができる。この場合、遮光性金属からなる第2のチャネル保護膜は、後工程で2つに分離される。第1実施形態図1はこの発明の第1実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の断面図を示す。この液晶表示装置はガラス基板絶縁基板1を備えている。ガラス基板1の上面の所定の箇所にはクロムやアルミニウム等からなるゲート電極2が設けられている。ゲート電極2を含むガラス基板1の上面には窒化シリコンからなるゲート絶縁膜3が設けられている。ゲート電極2上におけるゲート絶縁膜3の上面の所定の箇所には真性アモルファスシリコンからなる半導体膜4が設けられている。半導体膜4の上面の所定の箇所には窒化シリコン透明な絶縁材料からなる第1のチャネル保護膜5が設けられている。第1のチャネル保護膜5の上面両側にはクロムやアルミニウム等の遮光性金属からなる第2のチャネル保護膜6、6が設けられている。第2のチャネル保護膜6、6の各上面およびその両側における半導体膜4の上面にはn型アモルファスシリコンからなるオーミックコンタクト層7、7が設けられている。オーミックコンタクト層7、7の各上面にはクロムやアルミニウム等からなるソースドレイン電極8、8が設けられている。そして、ゲート電極2、ゲート絶縁膜3、半導体膜4、第1のチャネル保護膜5、第2のチャネル保護膜6、6、オーミックコンタクト層7、7およびソースドレイン電極8、8により、ボトムゲート型の薄膜トランジスタ9が構成されている。薄膜トランジスタ9を含むゲート絶縁膜3の上面には窒化シリコンからなるオーバーコート膜10が設けられている。一方のソースドレイン電極8の所定の箇所に対応する部分におけるオーバーコート膜10にはコンタクトホール11が設けられている。オーバーコート膜10の上面の所定の箇所にはITO等の透明導電材料からなる画素電極12がコンタクトホール11を介して一方のソースドレイン電極8に接続されて設けられている。次に、この液晶表示装置の製造方法の一例について説明する。まず、図2に示すように、ガラス基板1の上面の所定の箇所に、スパッタ法により成膜されたクロムやアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極2を形成する。次に、ゲート電極2を含むガラス基板1の上面に、プラズマCVD法により、窒化シリコンからなるゲート絶縁膜3、真性アモルファスシリコンからなる半導体膜形成用膜21および窒化シリコン透明な絶縁材料からなる第1のチャネル保護膜形成用膜22を連続して成膜する。次に、第1のチャネル保護膜形成用膜22の上面に、スパッタ法により、クロムやアルミニウム等の遮光性金属からなる第2のチャネル保護膜形成用膜23を成膜する。次に、第2のチャネル保護膜形成用膜23の上面のチャネル保護膜形成領域に、印刷法等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジストパターン24を形成する。次に、レジストパターン24をマスクとして、第2、第1のチャネル保護膜形成用膜23、22を順次エッチングすることにより、図3に示すように、レジストパターン24下に第2、第1のチャネル保護膜6、5を積層して形成する。次に、レジストパターン24をレジスト剥離液を用いて剥離する。次に、図4に示すように、第2のチャネル保護膜6を含む半導体膜形成用膜21の上面に、プラズマCVD法により、n型アモルファスシリコンからなるオーミックコンタクト層形成用膜25を成膜する。次に、オーミックコンタクト層形成用膜25の上面の各オーミックコンタクト層形成領域に、印刷法等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジストパターン26、26を形成する。次に、レジストパターン26、26および第2のチャネル保護膜6をマスクとしたプラズマエッチングにより、オーミックコンタクト層形成用膜25および半導体膜形成用膜21をパターニングし、図5に示すように、レジストパターン26、26下にオーミックコンタクト層7、7を形成し、さらに、オーミックコンタクト層7、7および第1のチャネル保護膜5下に半導体膜4を形成する。この場合、図4に示すように、第1のチャネル保護膜5下以外の領域におけるゲート絶縁膜3上に半導体膜形成用膜21およびオーミックコンタクト層形成用膜25が形成されているのに対し、第2のチャネル保護膜6上にオーミックコンタクト層形成用膜25のみが形成されているので、レジストパターン26、26下以外の領域における第2のチャネル保護膜6上のオーミックコンタクト層形成用膜25がすべて除去されてもプラズマエッチングが続行され、レジストパターン26、26下以外の領域における第2のチャネル保護膜6の部分において大きなオーバーエッチングが行なわれる。しかし、第2のチャネル保護膜6はクロムやアルミニウム等の遮光性金属によって形成されているので、この第2のチャネル保護膜6によってエッチング源のプラズマからの紫外線やX線等の放射を防ぐことができ、したがって半導体膜4のチャネル領域が放射ダメージを受けることはない。この結果、薄膜トランジスタ9の初期特性劣化および信頼性低下特性シフトの増加を抑制することができる。次に、レジストパターン26、26をマスクとしたエッチングにより、一対のオーミックコンタクト層7、7間における第2のチャネル保護膜6を除去して、当該第2のチャネル保護膜6を2つに分離すると、図6に示すように、レジストパターン26、26下において第1のチャネル保護膜5の上面両側に第2のチャネル保護膜6、6が残存される。この場合のエッチングは、半導体膜4のチャネル領域への放射ダメージを防止するため、ウェットエッチングであることが望ましい。次に、レジストパターン26、26をレジスト剥離液を用いて剥離する。次に、図7に示すように、オーミックコンタクト層7、7等を含むゲート絶縁膜3の上面に、スパッタ法により、クロムやアルミニウム等からなるソースドレイン電極形成用膜27を成膜する。次に、ソースドレイン電極形成用膜27の上面のソースドレイン電極形成領域に、印刷法等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジストパターン28、28を形成する。次に、レジストパターン28、28をマスクとしたウェットエッチングにより、ソースドレイン電極形成用膜27をパターニングし、図8に示すように、レジストパターン28、28下においてオーミックコンタクト層7、7の上面にソースドレイン電極8、8を形成する。次に、レジストパターン28、28をレジスト剥離液を用いて剥離する。次に、図1に示すように、ソースドレイン電極8、8等を含むゲート絶縁膜3の上面に、プラズマCVD法により成膜された窒化シリコン膜をフォトリソグラフィ法によりパターニングすることにより、一方のソースドレイン電極8の所定の箇所に対応する部分にコンタクトホール11を有するオーバーコート膜10を形成する。次に、オーバーコート膜10の上面の所定の箇所に、スパッタ法により成膜されたITO膜等からなる透明導電膜をフォトリソグラフィ法によりパターニングすることにより、画素電極12をコンタクトホール11を介して一方のソースドレイン電極8に接続させて形成する。かくして、図1に示す薄膜トランジスタ9を備えた液晶表示装置が得られる。なお、第2のチャネル保護膜6、6は、ソースドレイン電極8、8と同一の遮光性金属材料あるいはソースドレイン電極8、8と同一のエッチャントによりウェットエッチング可能な遮光性金属によってエッチングによるパターニングを行うようにしてもよい。このような場合の製造方法は、図5に示すオーミックコンタクト層7、7および半導体膜4形成工程後に、図6に示す第2のチャネル保護膜6分離工程を行なわずに、レジストパターン26、26を剥離し、図7に示すソースドレイン電極形成用膜27を成膜し、レジストパターン28、28を形成し、図8に示すように、レジストパターン28、28をマスクとしたウェットエッチングにより、ソースドレイン電極8、8を形成すると同時に、第2のチャネル保護膜6を2つに分離する。第2実施形態次に、この発明の第2実施形態としての薄膜トランジスタを備えた液晶表示装置について説明する。第2実施形態の薄膜トランジスタの構造は第1実施形態を示す図1と同一の構造を有するものであるが、この第2実施形態では、図1を参照して説明すると、第2のチャネル保護膜6、6は半導体膜4と同じ材料真性アモルファスシリコンによって形成されている点において相違する。そして、この場合、第2のチャネル保護膜6、6の膜厚は半導体膜4の膜厚とほぼ同じとなっている。次に、この第2実施形態の製造方法の一例について第1実施形態の製造方法の説明に用いた図面に基づき説明するが、この場合、第2実施形態の製造方法では、以下に示すように図5を除く図2~図8のみが関連することに留意されたい。まず、図2に示すように、ゲート電極2を形成した後に、プラズマCVD法により、窒化シリコンからなるゲート絶縁膜3、真性アモルファスシリコンからなる半導体膜形成用膜21、窒化シリコンからなる第1のチャネル保護膜形成用膜22および真性アモルファスシリコンからなる第2のチャネル保護膜形成用膜23を連続して成膜する。この場合、第2のチャネル保護膜形成用膜23の膜厚は半導体膜形成用膜21の膜厚とほぼ同じとする。ここで、限定する意味ではないが、ほぼ同じ厚さの範囲を検討すると、後述する理由により、第2のチャネル保護膜形成用膜23の膜厚は半導体膜形成用膜21の膜厚との差の大きさが、プラズマエッチングにより半導体薄膜が受ける紫外線やX線等の放射量に比例するものであるため、この差は20程度とすることが望ましいが、50程度でも十分な効果を得ることができるものである。次に、レジストパターン24を形成する。次に、図3に示すように、レジストパターン24下に第2、第1のチャネル保護膜6、5を形成する。次に、レジストパターン24を剥離する。次に、図4に示すように、プラズマCVD法により、オーミックコンタクト層形成用膜25を成膜する。次に、レジストパターン26、26を形成する。次に、図6に示すように、プラズマエッチングにより、レジストパターン26、26下にオーミックコンタクト層7、7を形成し、また、オーミックコンタクト層7、7下の第1のチャネル保護膜5の上面両側に第2のチャネル保護膜6、6を残存させ、さらに、オーミックコンタクト層7、7および第1のチャネル保護膜5下に半導体膜4を形成する。この場合、図4に示すように、第1のチャネル保護膜5下以外の領域におけるゲート絶縁膜3上に半導体膜形成用膜21およびオーミックコンタクト層形成用膜25が形成され、第1のチャネル保護膜5上に真性アモルファスシリコンからなる第2のチャネル保護膜6およびオーミックコンタクト層形成用膜25が形成され、しかも、真性アモルファスシリコンからなる第2のチャネル保護膜6の膜厚が半導体膜形成用膜21の膜厚とほぼ同じである。したがって、レジストパターン26、26下以外の領域におけるゲート絶縁膜3上のオーミックコンタクト層形成用膜25および半導体膜形成用膜21のエッチングと、レジストパターン26、26下以外の領域における第1のチャネル保護膜5上のオーミックコンタクト層形成用膜25および真性アモルファスシリコンからなる第2のチャネル保護膜6のエッチングとは、ほぼ同時に終了する。この結果、レジストパターン26、26下以外の領域における第1のチャネル保護膜5の部分におけるオーバーエッチングは最小で済み、第1のチャネル保護膜5下の半導体膜4のチャネル領域が受ける放射ダメージを極小とすることができ、薄膜トランジスタ9の初期特性劣化および信頼性低下特性シフトの増加を抑制することができる。また、ブラズマエッチング中は、レジストパターン26、26下以外の領域における第1のチャネル保護膜5上に第2のチャネル保護膜6が存在するので、エッチング源のプラズマからの紫外線やX線等の放射が第2のチャネル保護膜6に吸収され、第1のチャネル保護膜5下の半導体膜4のチャネル領域に吸収されるのを少なくすることができる。以下、上記第1実施形態の場合と同様の工程を経ると、第2実施形態としての薄膜トランジスタ9を備えた液晶表示装置が得られる。ところで、第2実施形態では、図2を参照して説明すると、第2のチャネル保護膜形成用膜23を透明な真性アモルファスシリコンによって形成しているので、レジストパターン24を形成する際の露光を、ゲート電極2をマスクとしたガラス基板1の下面側からの裏面露光とすることもできる。この結果、薄膜トランジスタ9の小型化や加工バラツキの低減等を図ることができる。第3実施形態図9はこの発明の第3実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の断面図を示す。この液晶表示装置において、図1に示す場合と異なる点は、オーミックコンタクト層7、7下における半導体膜4の上面の所定の2箇所にクロムやアルミニウム等の遮光性金属からなるチャネル保護膜5、5のみを設けた点である次に、この液晶表示装置の製造方法の一例について簡単に説明する。まず、図10に示すように、ゲート電極2を形成した後に、プラズマCVD法により、窒化シリコンからなるゲート絶縁膜3および真性アモルファスシリコンからなる半導体膜形成用膜21を連続して成膜する。次に、スパッタ法により、クロムやアルミニウム等の遮光性金属からなるチャネル保護膜形成用膜22を成膜する。次に、レジストパターン24を形成する。ここで、半導体膜形成用膜21の上面に直接クロム等の金属からなるチャネル保護膜形成用膜22を成膜すると、その界面に金属シリサイドのような中間層が形成され、リーク電流の原因となることが多い。そこで、これを回避するため、この第3実施形態では、成膜された半導体膜形成用膜21の上面に、酢酸処理のようなウェット酸化処理により、薄い酸化膜図示せずを形成する。次に、図11示すように、レジストパターン24下にチャネル保護膜5を形成する。次に、レジストパターン24を剥離する。次に、図12に示すように、プラズマCVD法により、n型アモルファスシリコンからなるオーミックコンタクト層形成用膜25を成膜する。次に、レジストパターン26、26を形成する。次に、図13に示すように、プラズマエッチングにより、レジストパターン26、26下にオーミックコンタクト層7、7を形成し、さらに、オーミックコンタクト層7、7およびチャネル保護膜5下に半導体膜4を形成する。この場合、図12に示すように、チャネル保護膜5下以外の領域におけるゲート絶縁膜3上に半導体膜形成用膜21およびオーミックコンタクト層形成用膜25が形成されているのに対し、チャネル保護膜5上にオーミックコンタクト層形成用膜25のみが形成されているので、レジストパターン26、26下以外の領域におけるチャネル保護膜5上のオーミックコンタクト層形成用膜25がすべて除去されてもプラズマエッチングが続行され、レジストパターン26、26下以外の領域におけるチャネル保護膜5の部分において大きなオーバーエッチングが行なわれる。しかし、チャネル保護膜5はクロムやアルミニウム等の遮光性金属によって形成されているので、このチャネル保護膜5によってエッチング源のプラズマからの紫外線やX線等の放射を防ぐことができ、したがって半導体膜4のチャネル領域が放射ダメージを受けることはない。この結果、薄膜トランジスタ9の初期特性劣化および信頼性低下特性シフトの増加を抑制することができる。次に、レジストパターン26、26をマスクとしたエッチングにより、一対のオーミックコンタクト層7、7間におけるチャネル保護膜5を除去して、当該チャネル保護膜5を2つに分離すると、図14に示すように、レジストパターン26、26下において半導体膜2の上面の所定の2箇所にチャネル保護膜5、5が残存される。この場合のエッチングは、半導体膜4のチャネル領域への放射ダメージを防止するため、ウェットエッチングであることが望ましい。次に、レジストパターン26、26を剥離する。以下、上記第1実施形態の場合と同様の工程を経ると、図9に示す薄膜トランジスタ9を備えた液晶表示装置が得られる。なお、上記第1実施形態の場合と同様に、図13に示すオーミックコンタクト層7、7および半導体膜4形成工程後に、図14に示すチャネル保護膜5分離工程を行なわずに、レジストパターン26、26を剥離し、ウェットエッチングにより、ソースドレイン電極8、8を形成すると同時に、チャネル保護膜5を2つに分離するようにしてもよい。その他の実施形態上記各実施形態では、薄膜トランジスタをスイッチング素子として用いた液晶表示装置について説明したが、この発明は、これに限らず、薄膜トランジスタを構成素子としたシフトレジスタ等の電気回路にも適用可能である。また、MISMOS構造のフォトトランジスタ等にも適用することができる。