基板と、前記基板上に設けられた第1導電型の第1半導体層と、前記第1半導体層上に設けられた活性層と、前記活性層上に設けられた第2導電型の第2半導体層と、平面視で対向するように劈開により形成された2つの第1端面と、平面視で前記第1端面と直交する方向に2つの前記第1端面まで延在するとともに、底部が少なくとも前記活性層の下面よりも下まで位置する、2つの溝部と、前記第1端面と直交する方向で、かつ、前記溝部よりも外側に形成され、レーザによるスクライブによって形成された第2端面と、を備えるIII族窒化物半導体からなる半導体発光素子。請求項1に記載の半導体発光素子において、前記基板は、第1導電型のGaN基板である半導体発光素子。請求項1または2に記載の半導体発光素子において、前記第1半導体層は、前記基板上に設けられた第1導電型の第1クラッド層と、前記第1クラッド層上に設けられた第1導電型の第1光閉じ込め層と、を備え、前記活性層は、多重量子井戸構造を有し、前記第2半導体層は、前記活性層上に設けられた第2導電型の第2光閉じ込め層と、前記第2光閉じ込め層上に設けられた第2導電型の第2クラッド層と、を備える半導体発光素子。請求項3に記載の半導体発光素子において、前記溝部の底部は、前記第1クラッド層内に設けられた半導体発光素子。請求項3または4に記載の半導体発光素子において、前記第2クラッド層は、平面視で2つの前記溝部で挟まれた領域内に形成され、前記第1端面まで延在するように、ストライプ状のリッジの形状に形成された半導体発光素子。請求項5に記載の半導体発光素子において、平面視で前記溝部から前記第2クラッド層の前記リッジまでの距離は、前記第2クラッド層の前記リッジの幅以上である半導体発光素子。請求項5または6に記載の半導体発光素子において、前記溝部の幅をWg、2つの前記第2端面の間の距離をWp、前記第2クラッド層の前記リッジの幅をWsとしたとき、下記式2を満たす半導体発光素子。請求項5~7のいずれか一項に記載の半導体発光素子において、前記溝部は、平面視で中央から前記第1端面の方向に延在する第1側面と、前記第1端面と接する発光抑止部と、を備え、前記発光抑止部は、前記第1端面と接し、前記第1側面よりも前記第2クラッド層の前記リッジ側に位置する第2側面と、前記第1側面および前記第2側面と接する第3側面と、を備える半導体発光素子。請求項8に記載の半導体発光素子において、前記第3側面は、前記第1端面と平行である半導体発光素子。請求項8または9に記載の半導体発光素子において、前記第2側面は、前記第1端面から5μm以上10μm以下の位置まで形成された半導体発光素子。請求項1~10のいずれか一項に記載の半導体発光素子において、前記第2半導体層の上、および前記溝部の内側に接するように設けられ、平面視で二つの前記溝部で挟まれた領域に前記第2半導体層の一部を露出する開口部を有する保護層と、前記開口部に露出した前記第2半導体層の一部と接するとともに、前記保護層上に設けられた電極と、をさらに備え、前記電極は、前記溝部の内部まで形成されている半導体発光素子。請求項1~11のいずれか一項に記載の半導体発光素子において、前記溝部の開口部から前記底部までの深さは、総厚の10以下である半導体発光素子。請求項1~12のいずれか一項に記載の半導体発光素子において、総厚は、平面視での2つの前記第1端面の間の距離の80以下である半導体発光素子。請求項1~13のいずれか一項に記載の半導体発光素子において、総厚は、平面視での2つの前記第2端面の間の距離の80以下である半導体発光素子。請求項1~14のいずれか一項に記載の半導体素子において、前記溝部の幅は、1μm以上である半導体発光素子。請求項1~15のいずれか一項に記載の半導体素子において、2つの前記第2端面の間の距離をWp、前記第2端面から前記溝部までの距離をW2としたとき、W2≧0.2Wpである半導体発光素子。基板上に第1導電型の第1半導体層を形成する第1半導体層形成工程と、前記第1半導体層上に活性層を形成する活性層形成工程と、前記活性層上に第2導電型の第2半導体層を形成する第2半導体層形成工程と、平面視で劈開面と直交する方向に延在するとともに、底部が少なくとも前記活性層の下面よりも下まで位置する、2つの溝部を形成する工程と、平面視で対向するように、2つの前記劈開面を劈開することにより第1端面を形成する第1端面形成工程と、前記第1端面と直交する方向で、かつ、2つの前記溝部で挟まれた領域内に、レーザによるスクライブによって、第2端面を形成する第2端面形成工程と、を備えるIII族窒化物半導体からなる半導体発光素子の製造方法。請求項17に記載の半導体発光素子の製造方法において、前記溝部形成工程の後で、かつ前記第1端面形成工程の後に、前記第2端面形成工程を行う半導体発光素子の製造方法。請求項18に記載の半導体発光素子の製造方法において、前記第2端面形成工程において、前記レーザによって、前記第1端面よりも内側にブレイクラインを形成する半導体発光素子の製造方法。請求項17~19に記載の半導体発光素子の製造方法において、前記第1端面形成工程において、前記レーザによって、平面視で前記劈開面の方向と平行の方向に、かつ2つの前記溝部で挟まれた領域内に、劈開導入ラインを形成する半導体発光素子の製造方法。請求項17~20のいずれか一項に記載の半導体発光素子の製造方法において、前記第1半導体層形成工程は、前記基板上に第1導電型の第1クラッド層を形成する工程と、前記第1クラッド層上に第1導電型の第1光閉じ込め層を形成する工程と、を備え、前記活性層形成工程において、多重量子井戸構造を有する前記活性層を形成し、前記第2半導体層形成工程は、前記活性層上に第2導電型の第2光閉じ込め層を形成する工程と、前記第2光閉じ込め層上に第2クラッド層を形成する工程と、を備える半導体発光素子の製造方法。請求項21に記載の半導体発光素子の製造方法において、前記溝部形成工程において、前記溝部の底部が前記第1クラッド層内に位置するように、前記溝部を形成する半導体発光素子の製造方法。請求項21または22に記載の半導体発光素子の製造方法において、前記第2半導体層形成工程において、平面視で2つの前記溝部で挟まれた領域内に、前記第2クラッド層を前記劈開面の方向に延在するストライプ状のリッジに形成する半導体発光素子の製造方法。請求項23に記載の半導体発光素子の製造方法において、前記溝部形成工程において、前記溝部のうち、平面視で中央から前記劈開面の方向に延在する第1側面と、平面視で前記劈開面と重なる発光抑止部と、を形成し、前記発光抑止部は、平面視で前記劈開面と重なるように、前記第1側面よりも前記第2クラッド層の前記リッジ側に位置する第2側面と、前記第1側面および前記第2側面と接する第3側面と、を備える半導体発光素子の製造方法。請求項24に記載の半導体発光素子の製造方法において、前記第3側面を、前記第1端面と平行になるように形成する半導体発光素子の製造方法。窒化物半導体からなる半導体素子の製造工程において、レーザによるスクライブによって基板を分割する際に、ブレイクラインに形成された半導体の溶融部を介して、半導体素子の電流リークなどの不良が発生する可能性があった。しかし、発明者は、上記2つの特許文献のように、素子分離のための溝部の底部に、レーザによってブレイクラインを形成する方法を用いても、上記不良の発生を充分に抑制することはできないことを見出した。本発明によれば、基板と、前記基板上に設けられた第1導電型の第1半導体層と、前記第1半導体層上に設けられた活性層と、前記活性層上に設けられた第2導電型の第2半導体層と、平面視で対向するように劈開により形成された2つの第1端面と、平面視で前記第1端面と直交する方向に2つの前記第1端面まで延在するとともに、底部が少なくとも前記活性層の下面よりも下まで位置する、2つの溝部と、前記第1端面と直交する方向で、かつ、前記溝部よりも外側に形成され、レーザによるスクライブによって形成された第2端面と、を備えるIII族窒化物半導体からなる半導体発光素子が提供される。本発明によれば、基板上に第1導電型の第1半導体層を形成する第1半導体層形成工程と、前記第1半導体層上に活性層を形成する活性層形成工程と、前記活性層上に第2導電型の第2半導体層を形成する第2半導体層形成工程と、平面視で劈開面と直交する方向に延在するとともに、底部が少なくとも前記活性層の下面よりも下まで位置する、2つの溝部を形成する工程と、平面視で対向するように、2つの前記劈開面を劈開することにより第1端面を形成する第1端面形成工程と、前記第1端面と直交する方向で、かつ、2つの前記溝部で挟まれた領域内に、レーザによるスクライブによって、第2端面を形成する第2端面形成工程と、を備えるIII族窒化物半導体からなる半導体発光素子の製造方法が提供される。本発明によれば、2つの溝部は、平面視で第1端面と直交する方向に、2つの第1端面まで延在している。また、溝部の底部は、少なくとも活性層の下面よりも下まで位置している。さらに、第2端面860は、第1端面840と直交する方向で、かつ、溝部820よりも外側に形成され、レーザによるスクライブによって形成されている。これにより、レーザによるスクライブによって、電流リークなどの不良が発生することを抑制することができる。したがって、レーザスクライブによる不良が無く、所望の形状を有する半導体発光素子を提供することができる。本発明によれば、レーザスクライブによる不良が無く、所望の形状を有する半導体発光素子を提供することができる。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。以下の実施の形態において、第1導電型がn型、第2導電型がp型である場合を例として示す。ただし、これらは一例であり、それぞれ逆の導電型とすることもできる。第1の実施形態図1および図2を用い、第1の実施形態に係る半導体素子10について説明する。図1は、第1の実施形態に係る半導体発光素子10の構成を示す断面図である。また、図2は、第1の実施形態に係る半導体発光素子10の構成を示す平面図である。III族窒化物半導体からなる半導体素子10は、以下の構成を備えている。基板100上には、n型の第1半導体層200、活性層300、p型の第2半導体層400が順に設けられている。また、2つの第1端面840は、平面視で対向するように劈開により形成されている。また、2つの溝部820は、平面視で第1端面840と直交する方向に、2つの第1端面840まで延在している。さらに、溝部820は、底部が少なくとも活性層300の下面よりも下まで位置している。また、第2端面860は、第1端面840と直交する方向で、かつ、溝部820よりも外側に形成され、レーザによるスクライブによって形成されている。以下、詳細を説明する。ここでいう半導体発光素子10には、発光ダイオードLED、LightEmittingDiode、またはレーザダイオードLD、LaserDiodeのいずれも含まれるものとする。第1の実施形態での半導体発光素子10は、たとえば、LDである。図1は、劈開面である第1端面840から見た図である。図1のように、半導体発光素子10は、基板100を備えている。基板100は、III族窒化物半導体をエピタキシャル成長させるための単結晶基板である。具体的には、基板100は、たとえば、n型GaN基板である。この基板100は、半導体発光素子10を製造する工程において、研磨されている。基板100上には、たとえば、Siがドープされたn型GaN層120が設けられている。このn型GaN層120は、さらにエピタキシャル成長をして積層していくためのバッファ層の機能を有している。n型GaN層120の厚さは、たとえば、1μmである。なお、n型GaN層120は、設けられていなくてもよい。n型GaN層120上には、n型の第1半導体層200が設けられている。この第1半導体層200は、一層で形成されていてもよく、複数層で形成されていてもよい。ここでは、第1半導体層200は、n型GaN層120上に設けられたn型の第1クラッド層220と、第1クラッド層220上に設けられたn型の第1光閉じ込め層240と、を備えている。第1クラッド層220としては、たとえば、n型Al0.1Ga0.9N層である。第1クラッド層220の厚さは、たとえば、2μmである。また、第1光閉じ込め層240としては、たとえば、Siドープn型GaN層である。第1光閉じ込め層240の厚さは、たとえば、0.1μmである。第1半導体層200上には、活性層300が設けられている。活性層300は、多重量子井戸MQW、MultiQuantumWell構造を有している。具体的には、活性層300としては、たとえば、In0.15Ga0.85Nからなる井戸層厚さ3nmと、SiドープIn0.01Ga0.99Nからなるバリア層厚さ4nmと、を3周期形成されたMQW構造を備えている。活性層300上には、p型の第2半導体層400が設けられている。この第2半導体層400は、一層で形成されていてもよく、複数層で形成されていてもよい。ここでは、第2半導体層400は、活性層300上に設けられたp型のキャップ層420と、キャップ層420上に設けられたp型の第2光閉じ込め層440と、第2光閉じ込め層440上に設けられたp型の第2クラッド層460と、第2クラッド層460上に設けられたp型のコンタクト層480と、を備えている。キャップ層420としては、たとえば、Mgドープp型Al0.2Ga0.8N層である。キャップ層420の厚さは、たとえば、10nmである。また、第2光閉じ込め層440としては、たとえば、Mgドープp型GaN層である。第2光閉じ込め層440の厚さは、たとえば、0.1μmである。また、第2クラッド層460としては、たとえば、p型Al0.1Ga0.9N層である。第2クラッド層460の厚さは、たとえば、0.5μmである。また、コンタクト層480としては、たとえば、Mgドープp型GaN層である。コンタクト層480の厚さは、たとえば、20nmである。また、第2クラッド層460およびコンタクト層480は、たとえば、ストライプ状のリッジ20の形状に形成されている。これにより、リッジ20の幅Wsに電流を集中させることができる。ここで、平面視で第2クラッド層460を含むリッジ20の外側には、2つの溝部820が形成されている。この溝部820は、底部が少なくとも活性層300の下面よりも下まで位置している。これにより、レーザによるスクライブによって、電流リークなどの不良が発生することを抑制することができる。溝部820の効果については、詳細を後述する。溝部820の底部符号不図示は、少なくとも活性層300の下面よりも下まで位置していればよく、当該位置よりも深く形成されていてもよい。溝部820の底部を活性層300よりも深く形成することにより、レーザによるスクライブによって、熱ダメージによる特性劣化や、溶融部を介した電流リークなどを確実に抑制することができる。ただし、第1光閉じ込め層240は一般に薄いため、溝部820の底部を第1光閉じ込め層240内に形成することは、製造工程上困難である。また、溝部820の底部が基板100まで達している場合は、エピタキシャル成長させた層ここでいうn型GaN層120と基板100との界面で結晶欠陥が生じやすいため、好ましくない。したがって、溝部820の底部は、第1クラッド層220内に設けられていることが好ましい。これにより、安定的に、溝部820が形成され、上記した電流リークなどの不良が発生することがない。溝部820の開口部符号不図示から底部までの深さをDg、半導体発光素子10の総厚をtとしたとき、当該深さDgは、たとえば、総厚tの10以下である。ここでいう総厚tとは、後述する研磨工程後の半導体発光素子10の底面から上面までの厚さをいう。したがって、ここでは、総厚tは、後述する第1電極620の下面から、カバー電極660の上面までの厚さのことをいう。溝部820の深さDgが上記範囲内であることにより、劈開または分割により、溝部820の第1側面822に沿って伝搬する不良を抑制することができる。また、溝部820の断面形状は、限定されるものではなく、適宜好適な形状を選択することができる。具体的には、溝部820の断面形状は、たとえば、長方形である。ほかには、溝部820の断面形状は、逆三角形であり、底辺が開口部を形成していてもよい。また、溝部820の断面形状は、逆台形であり、底辺が開口部を形成していてもよい。また、第2端面860は、溝部820よりも外側に形成され、レーザによるスクライブによって形成されている。このため、第2端面860には、レーザによって半導体が溶出した溶融部不図示が形成されている。溶融部には、半導体の材料に起因した金属が付着している。このため、この溶融部が形成された導電性の異なる半導体層は、短絡する可能性がある。また、第2半導体層400の上、および溝部820の内側に接するように、保護層700が設けられている。保護層700には、平面視で2つの溝部820で挟まれた領域に、第2半導体層400の一部を露出する開口部を有している。ここでいう第2半導体層400の一部を露出する開口部とは、第2半導体層400のうち、コンタクト層480の上面に形成されている開口部のことである。上記した保護層700としては、半導体発光素子10の表面を酸化させない材料で形成されていることが好ましい。具体的には、保護層700としては、たとえば、SiO2層である。保護層700の開口部には、第2電極640が形成されている。第2電極640は、p型GaN層とオーミック接続する材料で形成されている。具体的には、第2電極640としては、たとえば、Pd/Ptである。また、第2電極640は、溝部820の第1側面後述822に接しないように形成することが好ましい。特に発光面となる第1端面840に、第2電極640が形成されていないことが好ましい。これにより、端面非注入構造とすることができ、端面の臨界光出力を向上させることができる。ここで、半導体発光素子10の総厚tは、平面視での2つの第1端面840の間の距離後述する共振器長Lの80以下であることが好ましい。また、半導体発光素子10の総厚tは、平面視での2つの第2端面860の間の距離後述する素子幅Wpの80以下であることが好ましい。一方、半導体発光素子10の総厚tの下限値は、特に限られるものではないが、ウエハ割れ等の不良が起こらない程度の剛性を有していることが好ましい。具体的には、素子幅Wpは、90μm以上1000μm以下である。したがって、半導体発光素子10の総厚tは、50μm以上150μm以下である。さらには、半導体発光素子10の総厚tは、70μm以上120μm以下であることが好ましい。半導体発光素子10の総厚tが上記範囲内であることにより、製造工程において、安定的に第1端面840および第2端面860を形成することができる。さらに、半導体発光素子10の剛性を保つことができる。第2電極640上には、カバー電極660が形成されている。カバー電極660の直上には、ボンディングワイヤー不図示が接続される。これにより、半導体発光素子10を、他の基板不図示などに実装することができる。カバー電極660としては、たとえば、第2電極640側から順にTi/Pt/Auである。カバー電極660とボンディングワイヤー不図示との間には、Auめっきにより、ボンディングパッド不図示が形成されていてもよい。さらに、基板100は、第1半導体層200等が形成されている面と反対の裏面から研磨されている。基板100の裏面には、第1電極620が形成されている。第1電極620は、n型GaN層とオーミック接続する材料で形成されている。第1電極620としては、たとえば、基板100がGaN基板である場合、基板100側から順にTi/Al/Ti/Auである。また、カバー電極660は、ボンディングワイヤー680によりリード端子不図示などに接続されていてもよい。さらに、半導体発光素子10を覆うように、半導体発光素子10の光を透過させる蓋付き円筒状のキャップが設けられていても良い。次に、図2を用い、半導体発光素子10の平面視での構成を説明する。図2は、半導体素子10を上面から見た図である。なお、図2のハッチングは、図の視認性を良くするために設けたものであり、図1のハッチングと相関はない。ここで、2つの第2端面860の間の距離半導体発光素子10の素子幅をWp、第2クラッド層460のリッジ20の幅Ws、溝部820から第2クラッド層460のリッジ20までの距離をW1、溝部820の幅をWg、溝部820から第2端面860までの距離をW2とする。また、2つの第1端面840の間の距離共振器長をLとする。図2のように、2つの第1端面840は、平面視で対向するように劈開により形成されている。ここでいう劈開とは、結晶の特定方向のうち、割れやすい方向に分割することをいう。また、以下で用いる劈開面とは、上記劈開によって形成された結晶面であり、レーザの共振器面となるものをいう。ここで、上記劈開の方向は、たとえば、基板100が0001面GaN基板である場合、<11-20>方向である。2つの第1端面840の間の距離共振器長Lは、レーザの共振器長である。この2つの第1端面840の間隔共振器長Lは、レーザの発振波長、活性層300の屈折率、用途等に基づいて、決定される。具体的には、共振器長Lは、たとえば、800μmである。また、2つの溝部820は、平面視で第1端面840と直交する方向に、2つの第1端面840まで延在している。ここでいう第1端面840と直交する方向とは、劈開面と直交する方向と同一である。ここでは、第1端面840と直交する方向は、たとえば、基板100が0001面GaN基板であり、劈開の方向が<11-20>方向である場合、<1-100>方向である。平面視で2つの溝部820で挟まれた領域には、半導体発光素子10の発光領域が形成されている。ここでいう発光領域とは、第1半導体層200側から注入されたホールと、第2半導体層400側から注入された電子とが再結合して発光する領域のことをいう。第2クラッド層460およびコンタクト層480は、平面視で2つの溝部820で挟まれた領域内に形成されている。さらに、第2クラッド層460は、第1端面840まで延在するように、ストライプ状のリッジ20の形状に形成されている。したがって、本実施形態における平面視での発光領域は、このリッジ20の幅Wsに基づいて決定される。また、上述のように、2つの溝部820は、2つの第1端面840まで延在している。すなわち、2つの溝部820は、連続して2つの第1端面840まで形成されている。これにより、第2端面形成工程において、第2端面860からの熱ダメージが発光領域まで伝達することがない。また、溝部820から第2クラッド層460のリッジ20までの距離W1は、第2クラッド層のリッジ20の幅Ws以上である。上記距離W1がリッジ20の幅Ws未満である場合、平面視での発光領域に悪影響を及ぼす可能性がある。第1の実施形態では、特に横方向の光閉じ込め効果に対して悪影響を及ぼす可能性がある。したがって、上記距離W1がリッジ20の幅Ws以上であることにより、安定的に発光領域を形成することができる。また、溝部820から第2端面860までの距離W2は、2つの第2端面860の間の距離Wpの20以上である。すなわち、溝部820から第2端面860までの距離W2は、2つの第2端面860の間の距離Wpを用いて、W2≧0.2Wpと表される。具体的には、距離W2は、たとえば、5μm以上である。これにより、レーザによるスクライブを歩留りよく行うことができる。溝部820の幅Wgは、Wp、Ws、W1およびW2を用いて、以下の式1で表される。上述のように、W1≧Ws、およびW2≧0.2Wpであることから、溝部820の幅Wgは、下記式2を満たす。これにより、発光領域に悪影響を及ぼさず、かつ、第2端面形成工程において、第2端面860からの熱ダメージが発光領域まで伝達することがない。一方で、溝部820の幅Wgは、たとえば、1μm以上である。溝部820の幅Wgが上記下限値以上であることにより、安定的に溝部820を形成することができる。また、溝部820の幅Wgが上記下限値以上であることにより、第2端面形成工程において、熱ダメージが発光領域まで伝達することがない。また、劈開面である第1端面840の一方には、低反射AR、Anti-Reflecting膜が形成されていてもよい。一方、第1端面840の他方には、高反射HR、High-Reflecting膜が形成されていてもよい。具体的には、低反射膜としては、たとえば、Al2O3膜である。また、高反射膜としては、たとえば、SiO2とZrO2の多層膜である。製造方法次に、図3~15を用い、第1の実施形態に係る半導体発光素子10の製造方法について説明する。図3~12および図15は、第1の実施形態に係る半導体発光素子10の製造方法を説明するための断面図である。また、図13および図14は、第1の実施形態に係る半導体発光素子10の製造方法を説明するための平面図である。第1の実施形態に係るIII族窒化物半導体からなる半導体発光素子10の製造方法は、以下の工程を備えている。まず、基板100上に、n型の第1半導体層200を形成する第1半導体層形成工程。次いで、第1半導体層200上に、活性層300を形成する活性層形成工程。次いで、活性層300上に、p型の第2半導体層400を形成する第2半導体層形成工程。次いで、平面視で劈開面と直交する方向に延在するとともに、底部が少なくとも活性層300の下面よりも下まで位置する、2つの溝部820を形成する。次いで、平面視で対向するように、2つの劈開面を劈開することにより第1端面840を形成する第1端面形成工程。次いで、第1端面840と直交する方向で、かつ、溝部820よりも外側に、レーザによるスクライブによって、第2端面860を形成する第2端面形成工程。以下、詳細を説明する。以下で説明する半導体発光素子10の製造方法は、たとえば、有機金属気層成長法MOVPE、MetalOrganicVaporPhaseEpitaxyにより行う。また、MOVPE装置のチャンバ不図示の圧力は、減圧下で行うことが好ましい。ここでは、チャンバの圧力は、たとえば、300hPaである。また、MOVPEに用いられるキャリアガスは、H2水素またはN2窒素である。さらに、それぞれのIII族窒化物半導体を形成するためのIII族原料としては、Ga原料は、たとえば、トリメチルガリウムTMGである。Al原料は、たとえば、トリメチルアルミニウムTMAである。In原料は、たとえば、トリメチルインジウムTMIである。また、n型ドーパントとしては、たとえば、シランSiH4である。また、p型ドーパントとしては、たとえば、ビスシクロペンタジエニルマグネシウムCp2Mgである。図3のように、基板100をMOVPE装置に投入し、各層をエピタキシャル成長させる。まず、基板100上に、Siをドープしたn型GaN層120を形成する。次いで、n型GaN層120上に、n型の第1半導体層200を形成する第1半導体層形成工程。第1半導体層形成工程において、まず、基板100上にp型の第1クラッド層220を形成する。n型の第1クラッド層220として、たとえば、n型Al0.1Ga0.9N層を成長させる。次いで、第1クラッド層220上に、p型の第1光閉じ込め層240を形成する。n型の第1光閉じ込め層として、たとえば、Siドープn型GaN層を成長させる。次いで、第1半導体層200上に、活性層300を形成する。具体的には、活性層300として、たとえば、In0.15Ga0.85Nからなる井戸層と、SiドープIn0.01Ga0.99Nからなるバリア層と、を3周期形成されたMQW構造を形成する。次いで、活性層300上に、p型の第2半導体層400を形成する第2半導体層形成工程。第2半導体層形成工程において、まず、活性層300上に、p型のキャップ層420を形成する。p型のキャップ層420として、たとえば、Mgドープp型Al0.2Ga0.8N層を成長させる。次いで、キャップ層420上に、p型の第2光閉じ込め層440を形成する。p型の第2光閉じ込め層440として、たとえば、Mgドープp型GaN層を成長させる。次いで、第2光閉じ込め層440上に、p型の第2クラッド層460を形成する。p型の第2クラッド層460として、たとえば、p型Al0.1Ga0.9N層を形成する。次いで、第2クラッド層460上に、p型のコンタクト層480を形成する。p型のコンタクト層480として、たとえば、Mgドープp型GaN層を成長させる。次いで、図4のように、コンタクト層480上に、スパッタにより第1マスク層720を成膜する。第1マスク層720として、たとえば、SiO2層を成膜する。次いで、第1マスク層720上に、フォトレジスト膜不図示を形成する。次いで、露光および現像により、平面視でストライプ状のリッジ20となる部分が残存するように、フォトレジスト膜をパターニングする。次いで、RIEReactiveIonEtchingにより、第1マスク層720をパターニングする。次いで、マスクに用いたフォトレジスト膜をウエット洗浄またはアッシング等により除去する。次いで、図5のように、第1マスク層720をマスクとして、ドライエッチングにより、コンタクト層480および第2クラッド層460をパターニングする。以上により、平面視で2つの溝部820で挟まれた領域内に、第2クラッド層460を劈開面に垂直な方向に延在するストライプ状のリッジ20に形成する。次いで、図6のように、第1マスク層720を除去した後、第2光閉じ込め層440上、および第2クラッド層460並びにコンタクト層480を含むリッジ20を覆うように、第2マスク層740を成膜する。次いで、第2マスク層740として、たとえば、SiO2層を成膜する。次いで、第2マスク層740上に、フォトレジスト膜不図示を形成する。次いで、露光および現像により、平面視で溝部820となる部分を除去するように、フォトレジスト膜をパターニングする。次いで、RIEにより、第2マスク層740をパターニングする。次いで、マスクに用いたフォトレジスト膜をウエット洗浄またはアッシング等により除去する。次いで、図7のように、第2マスク層740をマスクとして、ドライエッチングにより、第2光閉じ込め層440、キャップ層420、活性層300、第1光閉じ込め層240および第1クラッド層220の一部を除去することにより、溝部820を形成する溝部形成工程。このようにして、溝部820の底部が第1クラッド層220内に位置するように、溝部820を形成する。したがって、比較的厚い第1クラッド層220までエッチングすることにより、再現性良く、安定的に溝部820を形成することができる。次いで、図8のように、RIEにより、マスクに用いた第2マスク層740を除去する。次いで、溝部820の底部並びに側面、第2光閉じ込め層440上および第2クラッド層460並びにコンタクト層480を含むリッジ20を覆うように、保護層700を形成する。保護層700として、たとえば、SiO2層を成膜する。次いで、図9のように、保護層700上に、フォトレジスト膜不図示を形成する。次いで、露光および現像により、少なくともコンタクト層480の上面の一部が露出するように、フォトレジスト膜をパターニングする。次いで、ウエットエッチングにより、保護層700をパターニングする。次いで、上記開口部上のみに、フォトレジスト膜不図示をパターン形成する。次いで、保護層700およびフォトレジスト膜上に、第2電極640となる薄膜を成膜する。第2電極640の材料として、たとえば、電子ビーム蒸着により、Pd/Ptを成膜する。次いで、ウエット洗浄等によってフォトレジスト膜を当該フォトレジスト膜上に成膜されたPd/Pt膜とともに、除去するリフトオフする。これにより、第2電極640をパターニングする。次いで、マスクに用いたフォトレジスト膜をアッシングにより除去する。以上により、第2電極640を形成する。次いで、図10のように、保護層700上、第2電極640およびリッジ20を覆うように、カバー電極660となる薄膜を成膜する。カバー電極660の材料として、たとえば、スパッタにより、Ti/Pt/Auの順で成膜する。次いで、カバー電極660となる薄膜上に、フォトレジスト膜不図示を形成する。次いで、露光および現像により、少なくとも第2電極640上のカバー電極660となる部分が残存するように、フォトレジスト膜を形成する。次いで、イオンミリングにより、カバー電極660をパターニングする。次いで、マスクに用いたフォトレジスト膜を、ウエット洗浄またはアッシング等により除去する。以上により、カバー電極660を形成する。次いで、図11のように、基板100の裏面側から、研磨を行う。さらに、基板100の研磨した裏面に、第1電極620を形成する。第1電極620として、たとえば、スパッタにより、基板100側から順にTi/Al/Ti/Auを成膜する。次いで、レーザによるスクライブを行う。ここで、スクライブに用いられるレーザは、GaNのバンドギャップ3.4eVよりも大きいエネルギーを有するものが用いられる。レーザ光の波長域としては、たとえば、266nm以上355nm以下である。このような波長域を有するレーザとしては、たとえば、YAGやYVO4等の固体レーザ波長1064nmの3倍または4倍の高調波を用いることができる。また、レーザの照射パワーとしては、たとえば、1以上1000J/cm2以下である。この工程に用いるレーザスクライブ装置としては、たとえば、基板100の表面に集光させたレーザ光を、ガルバノミラーや、基板100を載置するステージなどによって走査する機能を備えているものが用いられる。図12のように、レーザによるスクライブにより、第1端面840となる劈開面と平行の方向に、かつ2つの溝部820で挟まれた領域内に、劈開導入ライン920を形成する。ここで、劈開導入ライン920とは、劈開面である第1端面840を形成するために、レーザによってスクライブされた直線状の加工領域のことをいう。この劈開導入ライン920は、後述するブレイクライン940と同じく、半導体層をレーザにより溶融させることにより形成される。また、劈開導入ライン920に第1端面840が形成されるように、2つの劈開導入ライン920の間の距離を、共振器長Lとなるように形成する。また、劈開面と平行の方向として、たとえば、<11-20>方向に劈開導入ライン920を形成する。なお、2つの溝部820で挟まれた領域とは2つ存在するが、ここでの当該領域は、発光領域を含まない領域で、かつ後述する第2端面860が形成される領域のことをいう。発光領域とは、上述のように、リッジ20によって決定される。したがって、ここでは、劈開導入ライン920を、リッジ20が形成されていない領域内に形成する。また、劈開導入ライン920の幅は、たとえば、1μm以上10μm以下である。劈開導入ライン920の長さをWlsとしたとき、当該長さWlsは、溝部820に達しないように形成することが好ましい。すなわち、Wls<2W2を満たすことが好ましい。また、Wls≧0.3Wpを満たすことが好ましい。このように劈開導入ライン920を形成することにより、安定的に劈開面である第1端面840を形成することができる。また、劈開導入ライン920の深さをDls1としたとき、当該深さDls1は、たとえば、半導体素子10の総厚tに対して、10以上50以下である。レーザの照射パワーなどの条件を調整することにより、深さDls1を上記範囲となるように制御する。これにより、安定的に劈開面である第1端面840を形成することができる。次いで、図12のように、劈開導入ライン920が形成されたB-B線に沿って、基板100を分割する。これにより、B-B線断面、すなわち劈開面である第1端面840を形成することができる以上、第1端面形成工程。次いで、第1端面形成工程の後に、第1端面840の一方に、低反射膜不図示を形成してもよい。一方、第1端面840の他方に、高反射膜不図示を形成してもよい。具体的には、低反射膜として、たとえば、Al2O3で膜を形成する。また、高反射膜として、たとえば、SiO2とZrO2の多層膜を形成する。次いで、上記した溝部形成工程の後で、かつ第1端面形成工程の後に、以下のように、第2端面形成工程を行う。ここで、特に六方晶系の結晶構造を有するGaN系半導体素子の場合、結晶面と平行に分割する第1端面形成工程よりも、結晶面と直交する第2端面860を形成することの方が難しい。このため、第1端面形成工程よりも後に、第2端面形成工程を行うことが好ましい。また、溝部形成工程によって、溝部820が形成された状態で、第2端面形成工程において、レーザによるスクライブを行う。これにより、レーザによる熱ダメージが、発光領域まで伝達することを抑制することができる。図13のように、レーザによるスクライブによって、第1端面840と直交する方向で、かつ、2つの溝部820で挟まれた領域内に、ブレイクライン940を形成する。ここで、第1端面840と直交する方向として、たとえば、<1-100>方向に、ブレイクライン940を形成する。また、ブレイクライン940を形成する領域は、2つ存在する2つの溝部820で挟まれた領域のうち、上記した劈開導入ライン920を形成した領域である。すなわち、ここでは、ブレイクライン940を、リッジ20が形成されていない領域内に形成する。なお、ブレイクライン940を、2つの溝部820で挟まれた中央部に形成することが好ましい。これにより、安定的に分割することができる。図13に示されているように、レーザによって、第1端面840よりも内側にブレイクライン940を形成する。したがって、ブレイクライン940の長さをLlsとしたとき、当該長さLlsは、共振器長Lよりも小さい。ここで、第1端面840までブレイクライン940を形成した場合、ブレイクライン940を形成する際にデブリdebrisが発生する可能性がある。なお、デブリとは、レーザによって半導体や保護膜等が溶融または蒸発した際に生じる破片または飛散物のことである。このデブリが発生し、第1端面840に付着した場合、半導体発光素子10の発光特性が劣化してしまう。そのため、上記のように、第1端面840よりも内側にブレイクライン940を形成することにより、ブレイクライン940を形成する際に、第1端面840にデブリが付着することを抑制することができる。また、ブレイクライン940の端部から第1端面840までの距離をΔLls=L-Llsとしたとき、たとえば、0<ΔLls≦20μmである。ΔLls>0であることにより、第1端面840にデブリが付着することを抑制することができる。また、ΔLls≦20であることにより、分割する際に、ブレイクライン940が形成されていない部分においても、ブレイクライン940に沿って分割することができる。次いで、図14は、図13のC-C線断面図である。図14のように、保護層700の上面側から、レーザによるスクライブによって、ブレイクライン940を形成する。ここで、ブレイクライン940の深さをDls2としたとき、当該深さDls2は、たとえば、半導体素子10の総厚tに対して、30以上70以下である。さらには、深さDls2は、基板100まで到達していることが好ましい。劈開導入ライン920を形成するときと同様にして、レーザの照射パワーなどの条件を調整することにより、深さDls2を上記範囲となるように制御する。これにより、安定的に第2端面860を形成することができる。次いで、ブレイクライン940が形成されたA-A線に沿って、基板100を分割する。これにより、第2端面860を形成する以上、第2端面形成工程。その後、適宜、カバー電極660を、ボンディングワイヤー680により、リード端子不図示などに接続してもよい。さらに、半導体発光素子10を覆うように、半導体発光素子10の光を透過させる蓋付き円筒状のキャップ不図示を形成してもよい。以上により、半導体発光素子10を得る。次に、図15を用い、比較例と対比しながら、第1の実施形態の効果について説明する。図15は、第1の実施形態の効果を説明するための図である。図15aは、比較例1として、溝部820が形成されていない場合を示している。図15bは、比較例2として、溝部820にブレイクライン940を形成した場合を示している。また、図15cは、比較例3として、溝部820の底部が活性層300よりも上に位置している場合を示している。一方、図15dは、図1と同様にして、第1の実施形態に係る半導体発光素子10を示している。以下では、特に断りのない限り、比較例1~3の構成は、第1の実施形態と同様とする。まず、図15aを用い、比較例1として、溝部820が形成されていない場合を考える。比較例1では、第2端面形成工程において、溝部820が無い状態で、レーザによるスクライブが行われる。ブレイクライン940が形成された第2端面860には、半導体の溶融部不図示が形成されている。この溶融部は、半導体発光素子10を構成する半導体の金属元素が残存したものである。そのため、この溶融部は、導電性を有している。したがって、この溶融部を介して、導電性の異なる第1半導体層200と第2半導体層400とが短絡し、電流リークが発生する可能性がある。また、比較例1では、ブレイクライン940が形成された第2端面860と、活性層300の発光領域との間に、溝部820が形成されていない。このため、第2端面形成工程において、レーザによる熱ダメージによって生じた転位等の結晶欠陥が、活性層300の発光領域に伝達してしまう可能性がある。したがって、半導体発光素子10の発光特性が劣化する可能性がある。次に、図15bを用い、比較例2として、溝部820にブレイクライン940を形成した場合を考える。比較例2では、溝部820の側面とブレイクライン940とが接近している。このため、第2端面形成工程において、レーザ光が溝部820の側面で散乱されてしまう。このように、レーザ光が散乱された場合、レーザ光を、所望の位置に所望の照射パワーで照射することができない。したがって、レーザ光が所望の位置に照射されないため、溝部820の側面に沿って割れてしまう可能性がある。また、レーザ光が所望の照射パワーで照射されないため、ブレイクライン940が浅くなったり、細くなったりする可能性がある。さらに、比較例2において、レーザ光が所望の照射パワーで照射されない場合、所望の照射パワーとするために、さらにレーザパワーを強くすることが考えられる。しかし、レーザ照射パワーを過剰に強くした場合、溝部820の側面が損傷されたり、熱ダメージによって生じた結晶欠陥が発光領域に伝達してしまったりする可能性がある。したがって、比較例2では、レーザの加工精度や条件によって、溝部820の幅Wgを大きくしなければならない。よって、基板100一枚当たりの半導体発光素子10の収量が制限されてしまう。次に、図15cを用い、比較例3として、溝部820の底部が活性層300よりも上に位置している場合を考える。比較例3では、溝部820の底部が、たとえば、活性層300上の第2半導体層400のキャップ層420内に位置している。このため、平面視で、第2端面860から溝部820の内側まで、第2半導体層400は繋がっている。したがって、比較例1と同様にして、レーザによる半導体の溶融部を介して、導電性の異なる第1半導体層200と第2半導体層400とが短絡し、電流リークが発生する可能性がある。また、比較例3では、活性層300内には、ブレイクライン940が形成された第2端面860と、活性層300の発光領域との間に、溝部820が形成されていない。このため、比較例1と同様にして、第2端面形成工程において、レーザによる熱ダメージによって生じた結晶欠陥が、活性層300の発光領域に伝達してしまう可能性がある。したがって、半導体発光素子10の発光特性が劣化する可能性がある。一方、図15dを用い、第1の実施形態に係る半導体発光素子10について考える。第1の実施形態によれば、2つの溝部820は、平面視で第1端面840と直交する方向に、2つの第1端面840まで延在している。また、溝部820の底部は、少なくとも活性層300の下面よりも下まで位置している。ここで、第1の実施形態の場合においても、ブレイクライン940が形成された第2端面860には、半導体の溶融部が形成されている。しかし、当該溶融部は、平面視で2つの溝部820で挟まれた領域内の第2半導体層400から、溝部820によって離間されている。これにより、導電性の異なる第1半導体層200と第2半導体層400との間で電流リークを生じさせることが無い。また、ブレイクライン940が形成された第2端面860と、活性層300の発光領域との間に、溝部820が形成されている。これにより、第2端面形成工程において、レーザによる熱ダメージが、直接、活性層300の発光領域に伝達することがない。したがって、半導体発光素子10の発光特性が劣化することを抑制することができる。また、上記のようにして、溝部820が形成されていることにより、レーザによる不良が物理的に抑制されるため、レーザスクライブ条件等に制限されることなく、半導体発光素子10の素子幅Wpを、比較例1~3よりも狭くすることができる。以上のように、第1の実施形態によれば、レーザスクライブによる不良が無く、所望の形状を有する半導体発光素子を提供することができる。第2の実施形態図16は、第2の実施形態に係る半導体発光素子の構成を示す平面図である。第2の実施形態は、以下の点を除いて、第1の実施形態と同様である。溝部820は、平面視で中央から第1端面840の方向に延在する第1側面822と、第1端面840と接する発光抑止部880と、を備えている。また、発光抑止部880は、第1端面840と接し、第1側面822よりも第2クラッド層460のリッジ20側に位置する第2側面824と、第1側面822および第2側面824と接する第3側面826と、を備えている。以下、詳細を説明する。図16aは、平面視での半導体発光素子10の全体像を示している。図16aのように、第1の実施形態と同様に、2つの溝部820は、平面視で対向するように劈開により形成されている。また、2つの溝部820は、平面視で第1端面840と直交する方向に、2つの第1端面840まで延在している。この溝部820のうち、第1端面840と接する部分に発光抑止部880が形成されている。発光抑止部880とは、第1端面840から出射される発光の形状を整えるために形成されている。発光抑止部880は、たとえば、溝部820のうち、第1端面840と接する一部が、平面視でリッジ20側に接近している領域のことである。ここで、溝部820におけるリッジ20側の側面のうち、平面視で中央から第1端面840の方向に延在する部分を、第1側面822とする。第1側面822は、平面視で中央から発光抑止部880まで延在している。図16bは、図16aのD部を拡大した図である。図16bのように、発光抑止部880は、第1端面840と接し、第1側面822よりも第2クラッド層460のリッジ20側に位置する第2側面824と、第1側面822および第2側面824と接する第3側面826と、を備えている。第2側面824は、たとえば、第1端面840と垂直の方向に形成されている。一方、第3側面826は、第1端面840と平行である。これにより、第1端面形成工程において、劈開導入ライン920とともに、劈開をガイドすることができる。したがって、より劈開位置精度を向上させることができる。ここで、第1端面840と接する部分において、第2端面860から溝部820までの距離をW2e、溝部820の第2端面860側の側面から第2側面824までの距離をWge、第2側面824からリッジ20までの距離をW1eとする。なお、第1端面840から素子中央側の符号W2、WgおよびW1eは、第1の実施形態と同様とする。溝部820における第2端面860側の側面は、第1端面840と接する部分において、リッジ20側に接近していることが好ましい。すなわち、W2e>W2であることが好ましい。これにより、劈開導入ライン920の長さWlsを長く形成することができる。なお、劈開導入ライン920の長さWlsを充分に長く形成できる場合、溝部820における第2端面860側の側面は、素子中央側から第1端面840まで同一面に形成されていてもよい。すなわち、W2e=W2であってもよい。上述のように、第2側面824は、第1側面822よりもリッジ20側に位置している。すなわち、W1e<W1である。これにより、リッジ20による導波路から漏れた光非導波光が端面から出射されることを防止することができる。具体的には、第2側面824からリッジ20までの距離W1eとしては、たとえば、20μm以下である。さらには、W1eとしては、たとえば、5μm以下であることが好ましい。W1eが上記範囲内であることにより、非導波光が導波光と干渉して生じるビーム形状の乱れを抑制することができる。また、第2側面824は、たとえば、第1端面840から5μm以上10μm以下の位置まで形成されている。これにより、安定的に劈開を導入することができる。次に、図17~図19を用い、第2の実施形態に係る半導体発光素子10の製造方法について説明する。図17~図19は、第2の実施形態に係る半導体発光素子10の製造方法を説明するための平面図である。第2の実施形態の半導体素子10の製造方法は、以下の点を除いて、第1の実施形態と同様である。溝部形成工程において、溝部820のうち、平面視で中央から劈開面の方向に延在する第1側面822と、平面視で劈開面と重なる発光抑止部880と、を形成する。以下、詳細を説明する。まず、第1の実施形態と同様にして、図5の状態まで形成する。次いで、図17のように、溝部形成工程を行う。溝部820の一部に、平面視で劈開面と重なる発光抑止部880を形成する。すなわち、劈開面である第1端面840が形成される位置B-B線の位置に、発光抑止部880を形成する。発光抑止部880として、平面視で劈開面と重なるように、第1側面822よりも第2クラッド層460のリッジ20側に位置する第2側面824と、第1側面822および第2側面824と接する第3側面826と、を形成する。このとき、第3側面826を、第1端面840と平行になるように形成する。これにより、発光抑止部880に、劈開を導入することができる。次いで、図18のように、レーザによるスクライブによって、劈開導入ライン920を形成する。上述のように、発光抑止部880において、W2e>W2であることにより、劈開導入ライン920の長さWlsを長く形成することができる。なお、発光抑止部880が、劈開を導入するために十分な形状を有している場合は、劈開導入ライン920は無くてもよい。次いで、図19のように、第1端面形成工程において、劈開により、第1端面840を形成する。次いで、レーザによるスクライブによって、ブレイクライン940を形成する。以降の工程は、第1の実施形態と同様である。次に、第2の実施形態の効果について、説明する。ここで、半導体発光素子10の活性層300において、電子とホールの再結合によって生じた発光は、第1端面840から出射される。このとき、第2電極640から注入されたホールは、平面視でリッジ20から幅広に拡散して活性層300で電子と再結合する。このため、第1端面840からの発光は、リッジ20の幅Wsよりも幅広に出射される。第2の実施形態によれば、溝部820には、第1端面840と接する発光抑止部880が設けられている。発光抑止部880には、第1端面840と接し、第1側面822よりも第2クラッド層460のリッジ20側に位置する第2側面824が形成されている。これにより、第2側面824から第2端面860側に、発光が漏れることを防止することができる。したがって、第1端面840からの発光形状を整えることができる。第3の実施形態図20および図21は、第3の実施形態に係る半導体発光素子10の構成を示す平面図である。第3の実施形態は、以下の点を除いて、第1の実施形態と同様である。第2半導体層400の上、および溝部820の内側に接するように、保護層700が設けられている。この保護層700は、平面視で2つの溝部820で挟まれた領域に、第2半導体層400の一部を露出する開口部符号不図示を有している。また、電極第2電極640およびカバー電極660は、上記した開口部に露出した第2半導体層400の一部と接するとともに、保護層700上に設けられている。また、電極カバー電極660は、溝部820の内部まで形成されている。以下、詳細を説明する。第3の実施形態において、電極とは、第2電極640およびカバー電極660を含む。電極が、第2半導体層400およびボンディングワイヤ680の両方とオーミック接触を形成する場合は、一方の電極のみで形成されていてもよい。図20のように、第2半導体層400の上、および溝部820の内側に接するように、保護層700が設けられている。これにより、第3の実施形態におけるカバー電極660と溝部820の内部の半導体層と絶縁することができる。保護層700は、平面視で2つの溝部820で挟まれた領域に、第2半導体層400の一部を露出する開口部符号不図示を有している。開口部に露出した第2半導体層400の一部と接するように、第2電極640が形成されている。第2電極640上には、カバー電極660が形成されている。カバー電極660は、リッジ20を覆うように形成されている。さらに、カバー電極660は、溝部820の内部まで形成されている。言い換えれば、カバー電極660は、平面視で溝部820と重なる部分を有している。したがって、第3の実施形態のカバー電極660は、第1の実施形態よりも幅広に形成されている。ここで、カバー電極660の形成範囲は、特に限定されるものではなく、第2端面860よりも内側であればよい。これにより、第2端面形成工程において、カバー電極660は、第2端面860の形成を阻害することがない。図20の場合では、たとえば、溝部820の内部は、カバー電極660によって埋め込まれている。なお、カバー電極660は、溝部820の底面および側面に接していればよく、溝部820の内部を埋め込んでいなくてもよい。また、カバー電極660は、溝部820の側面先述の第1側面822のみに接していてもよい。図21は、リード端子不図示などに接続するために、カバー電極660上に、ボンディングワイヤ680を接続した状態を示している。図21のように、たとえば、ボンディングワイヤ680がボールボンディングされている。また、ボンディングワイヤ680は、溝部820上に接続されている。言い換えれば、平面視で溝部820と重なる位置において、ボンディングワイヤ680がカバー電極660に接続されている。これにより、ボンディングのときの衝撃によって、半導体発光素子10の結晶性が悪化することを抑制することができる。次に、第3の実施形態の効果について、説明する。第3の実施形態によれば、カバー電極660は、溝部820の内部まで形成されている。これにより、ボンディングワイヤ680を、確実にカバー電極660に接続することができる。また、ボンディングワイヤ680を、溝部820上に接続することができる。これにより、ボンディングのときの衝撃によって、半導体発光素子10の結晶性が悪化することを抑制することができる。第4の実施形態図22は、第4の実施形態に係る半導体発光素子10の構成を示す平面図である。第4の実施形態は、インナーストライプ型である点を除いて、第1の実施形態と同様である。以下、詳細を説明する。図22のように、第4の実施形態に係る半導体発光素子10は、たとえば、インナーストライプ型のLDである。ここでいうインナーストライプ型とは、第1の実施形態のリッジ20を有する構造とは異なり、後述する電流狭窄層500が素子内部に埋め込まれた構造のことをいう。基板100側から、第2半導体層400のうち、第2光閉じ込め層440までの構成は、第1の実施形態と同様である。第2光閉じ込め層440上には、素子中央部に開口部符号不図示を有する電流狭窄層500が設けられている。電流狭窄層500は、たとえば、第2半導体層400と反対の導電型を有する半導体層からなる層である。具体的には、電流狭窄層500としては、たとえば、n型もしくはアンドープのAlN層である。電流狭窄層500に設けられた開口部は、第2電極640から注入されたホールを集中させるために設けられている。当該開口部は、平面視で、第1端面840と垂直の方向に、2つの第1端面840まで延在している。電流狭窄層500上、および開口部に露出した第2光閉じ込め層440と接するように、第2クラッド層460が設けられている。第2クラッド層460上には、コンタクト層480が設けられている。2つの溝部820は、平面視で電流狭窄層500の開口部よりも外側に設けられている。また、溝部820は、底部が少なくとも活性層300の下面よりも下まで位置している。すなわち、第4の実施形態では、溝部820は、電流狭窄層500を貫通して設けられている。また、コンタクト層480上、および溝部820の内側には、保護層700が設けられている。保護層700には、平面視で電流狭窄層500と重なる領域に、開口部不図示が設けられている。保護層700の開口部は、電流狭窄層500の開口部以上の幅で形成されていることが好ましい。保護層700の開口部に露出されたコンタクト層480上には、第2電極640が設けられている。また、第2電極640上には、カバー電極660が設けられている。第4の実施形態によれば、インナーストライプ型の半導体発光素子10であっても、第1の実施形態と同様の効果を得ることができる。なお、第1の実施形態で示した各寸法については、第1の実施形態におけるリッジ20の幅Wsを、第4の実施形態における電流狭窄層500の開口部の幅として置き換えることにより、規定することができる。第5の実施形態図23は、第5の実施形態に係る半導体発光素子10の構成を示す平面図である。第5の実施形態は、利得導波型である点を除いて、第1の実施形態または第4の実施形態と同様である。以下、詳細を説明する。図23のように、第5の実施形態に係る半導体発光素子10は、たとえば、利得導波型のLEDまたはLDである。ここでいう利得導波型とは、第1の実施形態のリッジ20を有する構造とは異なり、少なくとも一方のキャリア注入の形状がストライプ状である構造をいう。第5の実施形態は、電流狭窄層500が設けられていない点を除いて、第4の実施形態と同様である。なお、リッジ20または電流狭窄層500等が無いため、レーザ発振をするためには、電流密度を大きくする必要がある。第4の実施形態によれば、利得導波型の半導体発光素子10であっても、第1の実施形態と同様の効果を得ることができる。なお、第1の実施形態で示した各寸法については、第1の実施形態におけるリッジ20の幅Wsを、第5の実施形態における保護層700の開口部の幅として置き換えることにより、規定することができる。実施例1第1の実施形態と同様にして、以下のようにして実施例1に係る半導体発光素子10を作製した。基板100として、n型GaN0001基板を用いた。各半導体層の形成工程には、300hPaの減圧MOVPE装置を用いた。各原料についは、上述のものと同様の原料を用いた。基板100をMOVPE装置に投入した後、NH3を供給しながら、基板100を昇温した。次いで、成長温度まで達した時点で、下記のように成長を開始した。まず、Siドープn型GaN層120Si濃度4×1017cm-3、厚さ1μmを成長させた。次いで、第1半導体層200として、Siドープn型Al0.1Ga0.9NSi濃度4×1017cm-3、厚さ2μmからなるn型の第1クラッド層220、Siドープn型GaN層Si濃度4×1017cm-3、厚さ0.1μmからなるn型の第1光閉じ込め層240を成長させた。次いで、In0.15Ga0.85N厚さ3nmからなる井戸層と、SiドープIn0.01Ga0.99NSi濃度1×1018cm-3、厚さ4nmバリア層と、からなる3周期のMQW構造を有する活性層300を成長させた。次いで、第2半導体層400として、Mgドープp型Al0.2Ga0.8NMg濃度2×1019cm-3、厚さ10nmからなるキャップ層420を成長させた。次いで、Mgドープp型GaNMg濃度2×1019cm-3、厚さ0.1μmからなるp型の第2光閉じ込め層440を成長させた。次いで、Mgドープp型Al0.1Ga0.9NMg濃度1×1019cm-3、厚さ0.5μmからなるp型の第2クラッド層460を成長させた。次いで、Mgドープp型GaNMg濃度1×1020cm-3、厚さ20nmからなるコンタクト層480を成長させた。以上のGaN層の成長は、基板温度1080°C、TMG供給量58μmol/min、NH3供給量0.36mol/minにて行った。また、AlGaN層の成長は、基板温度1080°C、TMA供給量36μmol/min、TMG供給量58μmol/min、NH3供給量0.36mol/minにて行った。また、活性層300の成長は、基板温度800°C、TMG供給量8μmol/min、NH3供給量0.36mol/minにて行った。なお、TMI供給量は、井戸層の成長において48μmol/min、バリア層の成長において3μmol/minとした。次いで、ドライエッチングにより、第2クラッド層460およびコンタクト層480をストライプ状のリッジ20に形成した。次いで、RIEにより、溝部820を形成した。溝部820の形状については、後述する。次いで、保護層700として、スパッタにより、SiO2層を形成した。次いで、保護層700のうち、リッジ20の上部に開口部を形成した。次いで、リッジ20の上部に、電子ビーム蒸着により、Pd/Ptを形成した。次いで、窒素雰囲気中600°Cで30秒のRTARapidThermalAnnealingを行い、第2電極640を形成した。次いで、スパッタにより、Ti50nm、Pt100nm、Au2μmを順に成膜して、カバー電極660とした。上記カバー電極660を形成した後、基板100の裏面の研磨を行い、基板100の厚さを100μm厚まで薄膜化した。次いで、基板100の裏面側に、真空蒸着により、Ti5nm、Al20nm、Ti10nm、Au500nmを順に成膜して、第1電極620とした。次いで、レーザスクライブにより、劈開導入ライン920を形成した。次いで、劈開により、第1端面840を形成した。次いで、第1端面840の一面に、Al2O3からなる低反射膜を形成した。次いで、ECRスパッタにより、反対側の第1端面840に、SiO2とZrO2の多層膜からなる高反射膜を形成した。低反射膜、高反射膜の反射率はそれぞれ5、90とした。次いで、レーザスクライブにより、ブレイクライン940を形成した。次いで、ブレイクライン940で分割することにより、半導体発光素子10を形成した。以上の実施例1の半導体発光素子10は、以下のような形状で形成した。共振器長L=800μm、素子幅Wp=200μm、リッジ20の幅Ws=1.3μm、溝部820の幅Wg=54μm、溝部820からリッジ20までの距離W1=15.35μm、溝部820から第2端面860までの距離W2=30μm。実施例2実施例2は、第2の実施形態と同様の形態である。また、溝部820に発光抑止部880が設けられている点を除いて、各半導体層の構成については実施例1と同様に作製した。以下のように、半導体発光素子10の形状を形成した。なお、共振器長L、素子幅Wpおよびリッジ20の幅Wsについては、実施例1と同様である。実施例2の溝部820の形状は、以下のように形成した。溝部820の中央部の幅Wg=54μm、第1側面822からリッジ20までの距離W1=15.35μm、第2側面824からリッジ20までの距離W1e=3.35μm、第1側面822から第2端面860までの距離W2=30μm、第1端面840と接する側面から第2端面860までの距離W2e=80μm。比較例1比較例1は、第1の実施形態で説明した比較例1と同様に、溝部820が形成されていない。その他の形状は、実施例1と同様である。比較例2比較例2は、第1の実施形態で説明した比較例2と同様に、溝部820にブレイクライン940を形成した。比較例2の溝部820の形状は、以下のように形成した。共振器長L=800μm、素子幅Wp=200μm、リッジ20の幅Ws=1.3μm、溝部820からリッジ20までの距離W1=45.35μm。結果まず、走査型電子顕微鏡ScaningElectronMicroscopy、SEMにより、半導体発光素子10の形状を観察した。溝部820にブレイクライン940を形成した比較例2に関して、第2端面860の一部がブレイクライン940から逸脱して、溝部820の側面に沿っている半導体発光素子10が複数確認された。第2端面形成工程において、レーザ光が溝部820の側面で散乱されてしまったことが原因であると考えられる。実施例1および2に関しては、半導体素子10の全体にわたって、良好な第1端面840および第2端面860が形成されていた。次に、得られた半導体発光素子10について、光出力―電流特性L-I、逆バイアスリーク電流Ir、水平/垂直遠視野像FFP評価を行った。その結果、溝部820の無い比較例1に関しては、L-I特性に分布が生じていた。また、FFP形状が乱れた素子が複数確認された。また、Irが増加していた。ここで、比較例1において、さらに原因を検証するため、同じ基板100をダイヤモンドスクライバーにより素子分割を行った半導体発光素子10を作製した。この素子についても同様な評価をおこなったところ、Irの増加は認められなかった。このことから、比較例1においては、レーザスクライブを起因として、電流リークが生じていたことが考えられる。すなわち、レーザースクライバーにより、ブレイクライン940に半導体の溶融部が形成されたことが原因と考えられる。また、素子幅Wpが200と小さく、カバー電極660とブレイクライン940との間隔が小さかったため、より顕在化したものと思われる。また、比較例2の構造に関しても、比較例1と同様にして、L-I特性の分布やFFP形状の乱れ、および一部でIrの高い素子が確認された。半導体素子10の形状が乱れていたことが原因と考えられる。一方、実施例1および2に関しては、Ir増加は認められなかった。また、良好なL-I特性を示していた。さらに、実施例2においては、良好なFFP形状を有していた。以上のように、実施例1および2においては、レーザスクライブによる不良が無く、所望の形状を有する半導体発光素子10が得られた。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。