"金属製導体に固定したセラミックス基板に半導体素子を装着して前記金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置であって、前記半導体素子は前記セラミックス基板に装着する側の面にNiメタライズ層が形成されており、該半導体素子の前記Niメタライズ層が形成された面と前記セラミックス基板とが母相の平均結晶粒径が20μm以上のSn系はんだで接合されていることを特徴とする半導体装置。前記セラミックス基板は、前記半導体素子と接合する面にNi系メタライズ層が形成されていることを特徴とする請求項1記載の半導体装置。半導体素子の両面をそれぞれ金属製導体と接続して該それぞれ金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置であって、前記半導体装置の一方の面の側は母相の平均結晶粒径が20μm以上のSn系はんだで第1の金属製導体と接合されており、前記半導体装置の他方の面の側はSn系はんだもしくはその他の接合材料により第2の金属製導体と接合されていることを特徴とする半導体装置。前記第1の金属製導体は、前記半導体素子と接合する面にNi系メタライズ層が形成されていることを特徴とする請求項3記載の半導体装置。前記半導体素子と前記Sn系はんだとの界面、及び前記セラミックス基板又は前記第1の金属製導体と前記Sn系はんだとの界面には、厚さが5μm以下の金属間化合物層が形成されていることを特徴とする請求項1又は3に記載の半導体装置。前記半導体素子と前記Sn系はんだとの界面、及び前記セラミックス基板又は前記第1の金属製導体と前記Sn系はんだとの界面には、厚さが5μm以下のNiSn系化合物層が形成されていることを特徴とする請求項1又は3に記載の半導体装置。前記半導体素子と前記Sn系はんだの接合界面、及び前記セラミックス基板又は前記第1の金属製導体と前記Sn系はんだの接合界面に形成された金属間化合物層を除き、前記半導体素子と前記セラミックス基板又は前記第1の金属製導体との間のはんだ接合部の母相がSnであり、該接合部の析出物の体積分率が0以上、10以下であることを特徴とする請求項1又は3に記載の半導体装置。前記半導体素子と前記Sn系はんだの接合界面、及び前記セラミックス基板又は前記第1の金属製導体とSn系はんだの接合界面に形成された金属間化合物層を除き、前記半導体素子と前記セラミックス基板又は前記第1の金属製導体との間のはんだ接合部はSn母相とNiSn化合物の2相で構成され、NiSn化合物の体積分率が0以上、10以下であることを特徴とする請求項1又は3に記載の半導体装置。前記半導体素子と前記Sn系はんだの接合界面、及び前記セラミックス基板又は前記第1の金属製導体とSn系はんだの接合界面に形成された金属間化合物層を除く前記はんだ接合部の固相線温度が225°C以上であり、前記はんだ接合部の液相線温度が227°C以上であることを特徴とする請求項1又は3に記載の半導体装置。前記半導体素子がパワー半導体素子であり、前記半導体装置がパワー半導体モジュールであることを特徴とする請求項1又は3に記載の半導体装置。前記パワー半導体素子がIGBTであることを特徴とする請求項10記載の半導体装置。金属製導体に固定したセラミックス基板に半導体素子を装着して前記金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置の製造方法であって、前記セラミックス基板に装着する側の面にNiメタライズ層が形成された前記半導体素子の該Niメタライズ層が形成された面と前記セラミックス基板とをSn系はんだで接合する工程と、該接合する工程で接合したSn系はんだを該Sn系はんだの溶融温度よりも低い温度でアニールして該Sn系はんだの母相の平均結晶粒径を20μm以上に成長させるアニール工程を含むことを特徴とする半導体装置の製造方法。前記接合する工程において、225°C以上の固層線温度を有するSn系はんだを用いて前記半導体素子のNiメタライズ層が形成された面と前記セラミックス基板とを接合し、前記アニール工程において、前記接合する工程で接合したSn系はんだを該Sn系はんだの溶融温度よりも低い温度でアニールして前記半導体素子と前記Sn系はんだとの界面、及び前記セラミックス基板と前記Sn系はんだとの界面に厚さが5μm以下の金属間化合物層を形成することを特徴とする請求項12記載の半導体装置の製造方法。半導体素子の両面をそれぞれ金属製導体と接続して該それぞれ金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置の製造方法であって、前記半導体装置の一方の面の側をSn系はんだで第1の金属製導体と接合する工程と、前記半導体装置の他方の面の側はSn系はんだもしくはその他の接合材料により第2の金属製導体と接合する工程と、前記半導体装置の一方の面の側と前記第1の金属製導体とを接合する工程で接合したSn系はんだを該Sn系はんだの溶融温度よりも低い温度でアニールして該Sn系はんだの母相の平均結晶粒径を20μm以上に成長させるアニール工程とを含むことを特徴とする半導体装置の製造方法。前記接合する工程において、225°C以上の固層線温度を有するSn系はんだを用いて前記半導体装置の一方の面の側をSn系はんだで第1の金属製導体と接合し、前記アニール工程において、前記接合する工程で接合したSn系はんだを該Sn系はんだの溶融温度よりも低い温度でアニールして前記半導体素子の一方の面の側と前記Sn系はんだとの界面、及び前記第1の金属製導体と前記Sn系はんだとの界面に厚さが5μm以下の金属間化合物層を形成することを特徴とする請求項14記載の半導体装置の製造方法。前記アニール工程において、前記Sn系はんだを該Sn系はんだの溶融温度よりも低い温度の200°Cでアニールすることを特徴とする請求項12乃至15の何れかに記載の半導体装置の製造方法。上記SnAg系はんだ、SnCu系はんだの場合、従来のPbSn系はんだの融点が約300°Cであるのに対し、融点が約220°Cと低く耐熱性が低い。そのため、通電のオン/オフを繰返して素子を加熱/冷却するパワーサイクル試験、TFT熱疲労試験において、はんだ接合部1中に図1のような空隙2が生成する。これは、図2に示す一般的な熱疲労によるはんだ接合部1からのクラック4とは異なる破壊モードである。所謂、はんだ接合時の巻込みボイドとは異なるため、空隙の形状は球にならない。はんだ接合部の結晶粒界に沿って形成する。この空隙は、はんだ接合部に導入された空孔が、温度勾配、応力勾配によって拡散して凝集するものである。尚、図1において、3は、はんだ接続部1の中に析出した析出物、図2において、5は半導体素子、6は金属製導体を示している。Sn系はんだは、PbSn系のはんだに比べて、融点が低いため、高温下で導入される空孔量が多く、更に高温下での拡散も速い。そのため、はんだ接合部の温度が高くなると、空隙生成が加速し、パワーモジュールの寿命を律則するようになる。パワーモジュールの高信頼化には、この空隙生成抑制が不可欠となっている。上記の従来技術においては、以下の点について配慮がなされておらず、IGBTモジュール等のパワー半導体モジュールへの適用は困難であった。課題となっている空隙は、上記特許文献1に記載されているように、金属間化合物とはんだ母相のSnとの界面にも生成するため、特許文献1のように、界面の金属間化合物の移動を抑制する方法でも僅かな効果は得られる。しかしながら、大部分の空隙ははんだ母相の結晶粒界に沿って生成しており、特許文献1の技術では、はんだ母相において空隙生成抑制を行うことが考慮されていない。そのために、特許文献1に記載されている方法では、パワー半導体モジュールの寿命を大きく向上させることが難しい。本発明の目的は、Sn系はんだ接合部の母相の空隙生成を抑制すること、接合時に接合界面に形成する金属間化合物の形状を規定することにより、高温環境下において動作安定性を確保すると共に高電流負荷に耐えうるSn系はんだを用いたパワー半導体モジュールなどの半導体装置およびその製造方法を提供することにある。上記した課題を解決するために、本発明では、金属製導体に固定したセラミックス基板に半導体素子を装着して金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置において、半導体素子はセラミックス基板に装着する側の面にNiメタライズ層が形成されており、半導体素子のNiメタライズ層が形成された面とセラミックス基板とが母相の平均結晶粒径が20μm以上のSn系はんだで接合されている構成とした。また、上記した課題を解決するために、本発明では、半導体素子の両面をそれぞれ金属製導体と接続して該それぞれ金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置において、半導体装置の一方の面の側は母相の平均結晶粒径が20μm以上のSn系はんだで第1の金属製導体と接合されており、半導体装置の他方の面の側はSn系はんだもしくはその他の接合材料により第2の金属製導体と接合されている構成とした。更に、上記した課題を解決するために、本発明では、金属製導体に固定したセラミックス基板に半導体素子を装着して金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置の製造方法において、セラミックス基板に装着する側の面にNiメタライズ層が形成された半導体素子のNiメタライズ層が形成された面とセラミックス基板とをSn系はんだで接合する工程と、この接合する工程で接合したSn系はんだをこのSn系はんだの溶融温度よりも低い温度でアニールしてSn系はんだの母相の平均結晶粒径を20μm以上に成長させるアニール工程を含むようにした。更にまた、上記した課題を解決するために、本発明では、半導体素子の両面をそれぞれ金属製導体と接続してこのそれぞれ金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置の製造方法において、半導体装置の一方の面の側をSn系はんだで第1の金属製導体と接合する工程と、半導体装置の他方の面の側をSn系はんだもしくはその他の接合材料により第2の金属製導体と接合する工程と、半導体装置の一方の面の側と第1の金属製導体とを接合する工程で接合したSn系はんだをこのSn系はんだの溶融温度よりも低い温度でアニールしてこのSn系はんだの母相の平均結晶粒径を20μm以上に成長させるアニール工程とを含むようにした。以上説明したように本発明によれば、半導体素子接合部のはんだ母相の結晶粒径を制御すること、接合界面の金属間化合物層の形状を制御することで、通電のオン/オフによるはんだ接合部の空隙生成を抑制でき、高い接合信頼性を得ることができる。以下に、本発明を図を用いて説明する。本発明では、電極にNi系メタライズ層を有する半導体素子と金属製導体をSn系はんだで接合した半導体装置において、Sn系はんだ接合部のはんだ母相の平均結晶粒径が20μm以上であるように構成して上記した従来技術の課題を解決した。上記したように、空隙ははんだ接合部の結晶粒界の現象により発生する。そこで、結晶粒径の大きさの異なるSn系はんだ接合部を有する直径6mmのダイオード接合サンプルについて、TFT-40°C⇔200°C、900サイクルを実施し、結晶粒径と空隙生成領域の割合の関係を調査した。調査の方法は、TFTを実施したダイオードの接合サンプルを切断してその断面を金属顕微鏡で観察して写真を撮り、その写真の結晶の像及び空隙部分の像からそれぞれの代表的な箇所の寸法を求め、この求めた寸法を用いて結晶粒径と空隙生成領域の割合の関係を調べた。図3に示すように、空隙生成領域2の割合は、はんだ接合領域の寸法長さAに対する空隙生成領域Bの長さの割合と定義した。Sn系はんだの母相の平均結晶粒径と空隙生成領域の割合を図4に示す。ここで、平均結晶粒径は、上記した金属顕微鏡で観察して撮像した写真の結晶の像から求めた各結晶の代表的な箇所の寸法の平均値として求めた。Sn系はんだの平均結晶粒径が20μmを境にして、空隙生成領域の割合が減少することが分かる。図5は、Sn系はんだの母相について、一定体積に占める結晶粒界の規格化した面積と空隙生成領域の割合の関係を示すグラフである。空隙生成領域の割合が、結晶粒界の面積にほぼ比例することが分かる。すなわち、Sn系はんだの母相の結晶粒径を粗大化して結晶粒界の面積を低減することが、空隙生成の抑制に効果的であることを示している。空隙は、はんだ接合部に平衡状態として導入された空孔が、通電試験時のオン/オフに伴う温度勾配、応力勾配によって、結晶粒界の三重点や曲線的な粒界に凝集することで生成する。また、結晶粒が微細なほど、試験時に母相の結晶粒成長が進むため、それに伴う組織変化により、空孔が凝集する場合もある。そのため、結晶粒径が大きくて空孔密度が高くなる結晶粒界が少ないほど、すなわち空隙の起点になる結晶粒界が少ないほど、空隙が生成しにくくなる。空隙が形成された場合、結晶粒界が微細なほど、図1のように水平方向に空隙2が連結しやすくなる。この場合、一般的な熱疲労によるはんだクラックと同様に、放熱パスが減少することになる。一方、結晶粒径が大きい場合、空隙ができた場合にも、図6に示すようにSn系はんだ接合部1において空隙2の連結が発生しにくく、放熱特性は劣化しにくい。特に、接合部を純Snのような単相金属で形成した場合、結晶粒径を粗大化することができ、効果的に空隙生成を抑制することができる。また本発明では、両面に電極としてNi系メタライズ層を有する半導体素子5の一方の側をSn系はんだで金属接合し、反対側をSn系はんだもしくはその他の接合材料により金属接合したパワー半導体モジュールにおいて、Sn系はんだ接合部のはんだ母相の平均結晶粒径を20μm以上であるように形成した。空隙生成を抑制することについては、上記と同様にSn系はんだ接合部の母相を平均結晶粒径20μm以上にすることで、大きな効果が得られる。近年、パワーモジュールのパワー密度の向上に伴い、図7に示すような素子両面から放熱できるパワーモジュール構造が必要となっている。両面放熱構造の場合、半導体素子5の両面を接合材料7で接合するため、半導体素子5に生じる応力が大きくなる。そのため、熱衝撃に耐えられず半導体素子が破壊する場合がある。図8に、接合材料7としてSn3Ag05Cuを用いて半導体素子5の両面を接合して熱衝撃試験した結果を示す。半導体素子5にクラック9が発生して割れている。接合材料7であるSn3Ag05Cuは、AgSn化合物が析出して母相の成長が抑制される。そのため、平均結晶粒径約が小さく、また析出物による析出効果の影響もあり、はんだ接合部が硬くなり、応力緩衝できないことが原因である。一方、接合材料7として純Snのような単相のはんだを用いた場合、はんだ接合部の母相の結晶が成長して粗大化することにより結晶粒径が大きく軟らかいため、図9のように半導体素子5に割れは生じない。このような両面放熱構造において、平均結晶粒径の大きなはんだを用いることで、半導体素子の破壊を抑止することができる。また、AgやCuによる焼結金属接合した場合、又は接合部を全て金属間化合物化する拡散接合した場合、又はZnAl合金を用いて半導体素子の片面を接合した場合、接合材料7として上記Sn3Ag05Cuを用いた場合に比べて、何れも硬い材料であるため、更に半導体素子5への応力が大きくなる。そのため、そのような接合材で半導体素子5の片側を接合する場合、反対側の接合を母相の平均結晶粒径が20μm以上のSn系はんだを用いることで、応力緩衝能を付与することができる。この際、用いるSn系はんだのビッカース硬度は10以下であることが望ましい。また、半導体素子とはんだ接続する金属製導体の表面にNi系メタライズ層が形成された金属製導体を用いることによって、半導体素子と金属製導体とをはんだ接続する際にSn系はんだ中に金属製導体の成分が溶出する量を抑制することができる。これにより、Sn系はんだから析出するSnと、金属導体からの溶出成分とが反応して形成される金属間化合物量の増加を抑制し、結晶粒径の微細化を抑制できる。金属導体のNi系メタライズは、Ni、NiP、NiBの何れでも良い。また、Ni、NiP、NiBの上にフラッシュAu、厚さ1μm以下のAgメタライズが施されていても良い。Ni系メタライズ上のAu、Agは、接合時にはんだ中に拡散して固溶、あるいは金属間化合物として析出するが、非常に微量なため、はんだ母相の結晶粒径にほぼ影響しない。また、半導体素子とSn系はんだの接合界面および金属製導体パターンとSn系はんだの接合界面に形成される金属間化合物層の厚さが5μm以下となるようにした。接合界面の金属間化合物層は、はんだ接合時にはんだと被接合材の成分が反応して形成される。このとき、金属間化合物層が5μmより厚くなると、図6でも傾向がみられるように、接合界面の金属間化合物層10,11に形成された金属間化合物の凹凸が大きくなり、金属間化合物周辺のはんだ母相12の結晶粒径が影響を受けて微細となる傾向になる。その場合、通電のオン/オフの繰返しにより発生する空隙が接合界面近傍に生成しやすくなるため、信頼性が低下する場合がある。金属製導体6の表面がCuの場合、金属間化合物層11はCuSn系化合物となり、金属製導体6が表面にNi系メタライズを有する場合、金属間化合物層11はNiSn系化合物となる。また、本発明では、半導体素子5とSn系はんだ接合部1の接合界面および金属製導体パターン6とSn系はんだ接合部1の接合界面に、金属間化合物層10及び11として厚さ5μm以下のNiSn系化合物層を形成するようにした。NiSn系化合物は、CuSn系化合物に比べて、金属間化合物の成長が遅いため、金属間化合物層10及び11の凹凸が大きくなりにくい性質がある。図10は、接合界面に形成されたCuSn系化合物13の形状を確認するために、はんだ部分を酸で溶融させたものである。CuSn系化合物13が柱状であることが分かる。このような形状の場合、接合界面の化合物層の形状が凹凸になりやすい。同様に、NiSn化合物14を観察した結果を図11に示す。NiSn化合物14は塊状であるため、大きな凹凸ができにくい。信頼性においても、特許文献1に記載されているような通電試験のオン/オフの繰返しによる金属間化合物の移動が、CuSn化合物13に比べて、NiSn化合物14の方が起きにくいため、金属間化合物の移動に伴う空隙生成も抑制できる。これは、Snに対してCuよりもNiの方が固溶しにくいためである。また、本発明では、半導体素子5とSn系はんだの接合界面に形成された金属間化合物層10および金属製導体パターン6とSn系はんだの接合界面に形成された金属間化合物層11を除き、はんだ接合部の母相がSnであるようにし、析出物の体積分率が0以上、10以下であるようにした。はんだ接合部1に析出物3がある場合、析出物3が結晶粒成長を抑制するため、母相12の結晶粒径が微細化しやすい。そのため、はんだ接合部1の析出物3の体積分率は低いほど望ましい。体積分率が10より高くなると析出物3による結晶粒成長を抑制する効果が大きくなり、通電のオン/オフによる空隙生成を効果的に抑制する結晶粒径20μm以上に制御することが、パワーモジュールの組立工程において困難になる。また、本発明では、半導体素子5とSn系はんだ接合部1の接合界面に形成された金属間化合物層10、および金属製導体パターン6とSn系はんだ接合部1の接合界面に形成された金属間化合物層11を除き、はんだ接合部1のSn母相とNiSn化合物の2相で構成され、NiSn化合物の体積分率が0以上、10以下であるようにした。被接合材にNi系メタライズがある場合、接合時のはんだ中へのNi溶出が、Cuに比べて少ないため、組成が変動しにくい。その結果、一般的な組立プロセスにおいて、はんだ接合部のNiSn化合物の体積分率は0以上、10以下に抑えることができる。ただし、接合に用いるSn中にAgやCuが含まれる場合、AgSn化合物、CuSn化合物の析出により、はんだ母相が微細化する恐れがあるため、はんだ接合部の析出物はNiSn化合物のみにすることが望ましい。また、本発明では、半導体素子とSn系はんだの接合界面および金属製導体パターンとSn系はんだの接合界面に形成された金属間化合物層を除く、はんだ接合部の固相線温度が225°C以上、液相線温度が227°C以上であるようにした。接合界面に形成された金属間合物層を除く、はんだ接合部の融点を、一般的なSn3Ag05Cuの融点217°Cより高い、固相線温度225°C以上、液相線温度が227°C以上にすることで、Sn系はんだ接合部の反応を抑制することができる。図12に、1例としてはんだが完全に溶融する400°Cおける、融点217°CのSn3Ag05Cuおよび融点232°CのSnとNiの反応厚さを示す。このことから、融点が高いほど、はんだ接合時の反応を抑制できることが分かる。また、本発明では、半導体素子と金属製導体を、225°C以上の固相線温度を有し、母相がSnで析出物の体積分率が0以上、10以下のSn系はんだで接合するようにした。母相がSnで析出物の体積分率が0以上、10以下のSn系はんだで接合することにより、半導体装置を組立てるときに、はんだ接合部の母相の平均結晶粒径を20μm以上にすることが容易になる。また、一般的なSn3Ag05Cuに比べて融点の高い225°C以上の固相線温度を有するはんだを用いて接合することで、被接合材との反応を抑制することができ、界面の金属間化合物層の厚さを5μm以下に抑制することが容易となる。また、本発明は、半導体素子と金属製導体を、225°C以上の固相線温度を有する単相のSn系はんだで接合するようにした。純SnやSnの固溶限界より少ないGe、Ni、Siといった元素を含むはんだで接合した場合、析出物により結晶粒成長を抑制されないため、はんだ接合部の母相の平均結晶粒径を20μm以上に制御することが容易になる。また、225°C以上の固相線温度を有することで、一接合時に被接合材との反応を抑制することができる。また、本発明では、半導体素子と金属製導体を、Snで接合するようにした。Snを用いることで、はんだ接合部の母相の平均結晶粒径を20μm以上に制御することを容易にする。それだけでなく、不純物による固溶強化等が無いため、接合部が極めて軟らかくなり、半導体素子の両面接合に求められる応力緩衝能を得ることが容易となる。また、本発明では、半導体素子と金属製導体を、SnCu系はんだあるいはSnNi系はんだで接合し、はんだ接合部の溶融温度以下でアニールすることで、Sn系はんだ接合部のはんだ母相の平均結晶粒径が20μm以上になるようにした。単相のSn系はんだ合金を用いない場合にも、SnCu系はんだやSnNi系はんだで接合した後、はんだ接合部の溶融温度以下でアニールをすることで、平均結晶粒径を20μm以上にすることができる。これにより、通電のオン/オフの繰返しによる空隙の生成を抑制できる。また、本発明では、半導体素子と金属製導体を、20μm以上の平均結晶粒径を有するSn系はんだを用いて、固相接合するようにした。圧接、常温接合といった固相接合により、接合前のはんだの結晶粒径を変えることなく接合ができる。接合前のはんだを単結晶にしておくことで、接合部を単結晶化することもできる。以上に説明した本発明の実施例とその比較例を以下に説明する。第1-6実施形態以下、本発明を片面冷却タイプのパワー半導体モジュールに適用した実施例について、図13A及び図13Bを用いて説明する。図13Aは、片面冷却タイプのパワー半導体モジュール201の一例の概略の構成を示す。図13Aに示した片面冷却タイプのパワー半導体モジュール201は、半導体素子21がセラミックス基板23に接合材料7で接合され、セラミックス基板23はベースプレート22にはんだ箔25で接続され、ベースプレート22には放熱用のヒートシンク221が固定されている。また、セラミックス基板23の表面に形成された回路パターンの一部には端子241が固定されており、半導体素子21の間および半導体素子21と端子241との間はワイヤボンディング24により電気的に接続されている。尚、実際の片面冷却タイプのパワー半導体モジュールは外側を樹脂でモールドされて金属のケースに収納されているが、図13Aではそれらを省略した。図13Aのベースプレート22とセラミックス基板23及び半導体素子21を接続する構成の詳細を図13Bを用いて説明する。図13Bにおいて、窒化珪素の上面231にCu配線、下面232にCu板をロウ付けし、Cu板表面にNiめっきを施した40mm×20mmセラミックス基板23上に、表1の素子接合材料の欄に記載した仕様のSn系はんだ箔71を置き、その上に、接合面の側セラミック基板23と対向する面にTi/Ni/Auのメタライズ層が形成された10mm×10mmの半導体素子21を積層し、H2還元雰囲気中で、ピーク温度280°C5minで接合を行った。その後、必要に応じて素子接合部7のはんだ母相の平均結晶粒径が20μm以上になるように200°Cで所望の時間アニールを実施した。その後、ワイヤボンディング24を行った素子付基板20セラミック基板23に半導体素子21を積層し、ワイヤボンディング24で接続した状態のものをSnAgCuIn系はんだ箔25でベース22に接合し、接合部周辺を樹脂封止図示せずすることにより、パワー半導体モジュールを作製した。これらのパワー半導体モジュールに、電流550Aを通電し、通電のオン/オフを繰返し、半導体素子接合部7の温度をオン時に150°C、オフ時に50°Cとなる条件で信頼性試験を実施した。オン/オフを30000サイクル繰り返した後、空隙生成量を断面観察により調査した。その結果、接合断面において、図6で説明したような空隙2が生成されている領域の割合が接合断面のはんだ接合領域の10未満であるときを○、10以上のときを×として表1の右端の欄に示す。空隙生成領域の割合は、図3を用いて説明したように、はんだ接合領域長さAに占める空隙生成領域Bの長さの合計の割合と定義した。実施例16について、これらを評価した結果、表1のように、何れにおいても空隙生成領域の割合が10未満となった。特に、実施例1及び2に示したように、純Snで接合した場合、最も空隙生成量が少なくなった。これは、純Snで接合した場合に結晶粒径が50μm以上と大きく成長すること、接合界面に形成される金属間化合物層図6の10及び11に相当が薄く金属間化合物層の凹凸が小さいことによると考えられる。比較例1-6表1の実施例1-6と同じはんだを用いて、上記の実施例1-6と同じ形状のパワー半導体モジュールを作製した。ただし、この際、Sn系はんだの母相の平均結晶粒径が20μm以上になるような制御所定の温度で、所定の時間のアニール処理は行わなかった。信頼性試験後の空隙生成領域の割合を表1に示す。何れの場合も空隙生成領域が10以上となった。一般的なSn3Ag05Cuの場合比較例4及び5、空隙が連結してクラック状の形状となっていた。また、Sn5Cuで接合した場合比較例2、接合界面の金属間化合物周辺に空隙が集中して生成していた。第7-12実施形態以下、本発明を両面冷却タイプのパワー半導体モジュールに適用した実施例について、図14A及び図14Bを用いて説明する。図14Aは、両面冷却タイプのパワー半導体モジュールの一例の概略の構成を示す。図14Aに示した両面冷却タイプのパワー半導体モジュールは、半導体素子21の両面がベースプレート26及び27に接合材料7又は27で接続されている。ベースプレート26及び27にはそれぞれ放熱用のヒートシンク261及び271が固定されている。また、半導体素子21は端子291にワイヤボンディング294で接続され、ベースプレート26及び27はそれぞれ端子293及び294が接続されている。さらに、端子291,292および293は、モールド部材295により一定の間隔に維持されている。図14Aでは省略しているが、ベースプレート26と27との間には樹脂が充填されており、その外側を金属ケースで覆われているが、図14Aではそれらを省略している。図14Aに示した構成において、ベースプレート26と27との間に半導体素子21を挟んで接続する構成の詳細を図14Bを用いて説明する。図14Bで、NiめっきCu製リードフレーム22に、表2の実施例7-12の素子下接合材料の欄に示した仕様の接合材で、下面にTi/Ni/Auのメタライズ、上面にNi/Auのメタライズを有する10mm×10mmの半導体素子21の下面を接合し、更に表2の実施例7-12の素子上接合材料の欄に示した仕様のSn系はんだで半導体素子21の上面にNiめっきCu製リードフレーム26を、H2還元雰囲気中で、ピーク温度280°C5minで接合した。その後、必要に応じて素子接合部のはんだ母相の平均結晶粒径が20μm以上になるように200°Cでアニールを実施し、接合部周辺を樹脂封止することにより、パワー半導体モジュールを作製した。これらのパワー半導体モジュールについて、組立後の接合状況を調査し、電流550Aを通電し、通電のオン/オフを繰返し、半導体素子接合部の温度をオン時に150°C、オフ時に50°Cとなる条件で信頼性試験を実施した。オン/オフを30000サイクル繰り返した後、空隙生成量を断面観察により調査した。その結果、接合断面において、空隙生成領域が接合断面のはんだ接合領域の10未満であるときを○、10以上のときを×として表2の右端の欄に示す。空隙生成領域の割合は、図3を用いて説明したように、はんだ接合領域の長さAに占める各空隙生成領域の長さBの合計の割合と定義した。また、半導体素子の割れ発生状態も同時に確認した。実施例7-12について、これらを評価した結果を表2に示す。何れにおいても空隙生成領域が10未満となった。特に純Snで、Niメタライズを施した部材を接合した場合、最も空隙生成量が少なく、ほとんど空隙が生成しなかった。また、何れの場合にも半導体素子の割れは発生しなかった。比較例7-12表2の実施例7-12と同じはんだを用いて、上記の実施例7-12と同じ形状のパワー半導体モジュールを作製した。ただし、この際、Sn系はんだの母相の平均結晶粒径が20μm以上になるような制御所定の温度で、所定の時間のアニール処理は行わなかった。信頼性試験後の空隙生成領域の割合を表2に示す。何れの場合も空隙生成領域が10以上となった。一般的なSn3Ag05Cuの場合比較例10乃至12、空隙が連結してクラック状の形状となっていた。また、半導体素子のわれも発生していた。Sn5Cu比較例7乃至9で接合した場合には、接合界面の金属間化合物周辺に空隙が集中して生成していた。ただし、Sn3Ag05Cuのような半導体素子の割れは発生しなかった。以上、本発明者によってなされた発明を実施の形態を用いて説明すると共に、具体的な実験例比較例を説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。"