"第1入出力端子と第2入出力端子とを接続する主線路の電極パターンに接続されるインダクタンス素子であって、該主線路の電極パターンから所定距離離間して、該主線路の電極パターンと平行に配設された第1電極パターンと、前記主線路の電極パターンと前記第1電極パターンとを接続する導電性ワイヤと、を備え、前記第1電極パターンは、第1端が他の回路素子に接続されておらず、第2端が他の回路素子に接続されており、前記導電性ワイヤは、前記主線路の電極パターンと前記第1電極パターンとの所定位置にそれぞれの端部がボンディングされている、インダクタンス素子。前記導電性ワイヤは複数本である、請求項1に記載のインダクタンス素子。第1入出力端子と第2入出力端子とを接続する主線路の電極パターンに接続されるインダクタンス素子であって、前記主線路の電極パターンから所定距離離間して、前記主線路の電極パターンと平行に配設された第1電極パターンと、前記主線路の電極パターンと前記第1電極パターンとの間に配設された第2電極パターンと、前記主線路の電極パターンと前記第2電極パターンとを接続する第1導電性ワイヤと、前記第1電極パターンと前記第2電極パターンとを接続する第2導電性ワイヤと、を備え、前記第1電極パターンは、第1端が他の回路素子に接続されておらず、第2端が他の回路素子に接続されており、前記第2電極パターンは、両端が他の回路素子に接続されておらず、前記第1導電性ワイヤは、前記主線路の電極パターンと前記第2電極パターンとの所定位置にそれぞれの端部がボンディングされており、前記第2導電性ワイヤは、前記第1電極パターンと前記第2電極パターンとの所定位置にそれぞれの端部がボンディングされている、インダクタンス素子。請求項1乃至請求項3のいずれかに記載のインダクタンス素子と、該インダクタンス素子の前記第1入出力端子と前記第2入出力端子の少なくとも一方に接続された他のインダクタンス素子またはキャパシタンス素子と、を備える整合回路モジュール。請求項4に記載の整合回路モジュールで実現される整合回路と、該整合回路によってインピーダンス整合される高周波増幅回路と、を備えた高周波回路モジュール。しかしながら、特許文献1に記載のインダクタンス素子は、導電性ワイヤで接続する電極パターンを切り替えることで、インダクタンスを変化させているため、インダクタンスを離散的にしか調整できない。これにより、インダクタンスを微調整することができず、所望のインダクタンスを実現できない場合が生じてしまう。したがって、本発明の目的は、インダクタンスの調整の自由度が高く、所望のインダクタンスを確実に得られるインダクタンス素子を実現することにある。この発明のインダクタンス素子は、第1入出力端子と第2入出力端子とを接続する主線路の電極パターンと、該主線路の電極パターンから所定距離離間して、主線路の電極パターンと平行に配設された第1電極パターンと、主線路の電極パターンと第1電極パターンとを接続する導電性ワイヤと、を備える。第1電極パターンは、第1端が他の回路素子に接続されておらず、第2端が他の回路素子に接続されている。導電性ワイヤは、主線路の電極パターンと第1電極パターンとの所定位置にそれぞれの端部がボンディングされている。この構成では、導電性ワイヤのボンディング位置によって、第1電極パターンにおけるボンディング位置から他の回路素子までの距離が変化する。これにより、第1電極パターンに接続する他の回路素子と主線路の電極パターンとの間の導体長が変化し、インダクタンスが変化する。すなわち、ボンディング位置に応じて、離散的段階的ではなく、無段階でインダクタンスを調整できる。また、この発明のインダクタンス素子では、導電性ワイヤは複数本にすることもできる。この構成では、導電性ワイヤ数を複数にすることで、インダクタンスの取り得る範囲を、さらに広げることができる。また、この発明のインダクタンス素子は、次の構成であってもよい。インダクタンス素子は、第1入出力端子と第2入出力端子とを接続する主線路の電極パターンと、該主線路の電極パターンから所定距離離間して主線路の電極パターンと平行に配設された第1電極パターンと、主線路の電極パターンと第1電極パターンとの間に配設された第2電極パターンと、主線路の電極パターンと第2電極パターンとを接続する第1導電性ワイヤと、第1電極パターンと第2電極パターンとを接続する第2導電性ワイヤと、を備える。第1電極パターンは、第1端が他の回路素子に接続されておらず、第2端が他の回路素子に接続されている。第2電極パターンは、両端が他の回路素子に接続されていない。第1導電性ワイヤは、主線路の電極パターンと第2電極パターンとの所定位置にそれぞれの端部がボンディングされている。第2導電性ワイヤは、第1電極パターンと第2電極パターンとの所定位置にそれぞれの端部がボンディングされている。この構成では、インダクタンスの取り得る範囲を、さらに広げることができる。この発明の整合回路モジュールは、上述のいずれかのインダクタンス素子と、該インダクタンス素子の第1入出力端子と第2入出力端子の少なくとも一方に接続された他のインダクタンス素子またはキャパシタンス素子と、を備える。この構成では、上述のインダクタンスが調整可能なインダクタンス素子を含む整合回路を実現できる。そして、上述のインダクタンス素子を用いることで、無段階にインピーダンス調整を行うことができる。また、この発明の高周波回路モジュールは、上述の整合回路モジュールで実現される整合回路と、該整合回路によってインピーダンス整合される高周波増幅回路と、を備える。この構成では、上述の整合回路を備えることで、高周波増幅回路のインピーダンス整合と適切に行うことができ、高周波増幅回路と他の高周波回路との間での高周波信号の伝送損失を低減できる。この発明によれば、所望のインダクタンスを確実に得られるインダクタンス素子を実現できる。本発明の第1の実施形態に係るインダクタンス素子について、図を参照して説明する。図1Aは、本発明の第1の実施形態に係るインダクタンス素子100の構成図である。図1Bは図1Aに示したインダクタンス素子よりもインダクタンスを大きくしたい場合のインダクタンス素子100Hの構成図である。図1Cは図1Aに示したインダクタンス素子よりもインダクタンスを小さくしたい場合のインダクタンス素子100Lの構成図である。インダクタンス素子100は、第1電極パターン10と、導電性ワイヤ30とを備える。インダクタンス素子100は、同じく絶縁性基板図示せずの表面に形成された主線路の電極パターン20に接続されている。主線路の電極パターン20は、高周波信号の主伝送路となる線状の導体パターンである。主線路の電極パターン20は、銅Cu等の導電性が高い材質によって形成されており、所定の電極幅および電極厚みで形成されている。電極幅および電極厚みは、仕様に応じて適宜設定すればよい。ただし、電極幅は、導電性ワイヤがボンディング可能な幅に形成されている。主線路の電極パターン20は、一方端が第1入出力端子PortAに接続し、他方端が第2入出力端子PortBに接続されている。主線路の電極パターン20は、図1に示すように、少なくとも第1電極パターン10と平行に配設する範囲において、直線状であることが好ましい。第1電極パターン10は、主線路の電極パターン20と同様に、銅Cu等の導電性が高い材質によって形成されている。第1電極パターン10は、所定の電極長、電極幅および電極厚みで形成されている。電極長、電極幅および電極厚みは、仕様に応じて適宜設定すればよい。ただし、電極幅は、導電性ワイヤがボンディング可能な幅に形成されている。第1電極パターン10は、主線路の電極パターン10の上述の直線状に形成された部分と略平行に形成されている。第1電極パターン10の第1端部101は接地されている。第1電極パターン10の第2端部102長さ方向において第1端部101と反対側の端部には、他の回路素子等、なにも接続されていない。すなわち、第1電極パターン10の第2端部102は、電極パターンの単なる物理的な終端となっている。言い換えれば、第1電極パターン10の第2端部102は、高周波信号的には開放端となっている。導電性ワイヤ30は、第1電極パターン10と主線路の電極パターン20とを接続するようにボンディングされている。導電性ワイヤ30の一方端は主線路の電極パターン20にボンディングされている。導電性ワイヤ30の他方端は第1電極パターン10にボンディングされている。この際、導電性ワイヤ30は、絶縁性基板に投影したラインが、主線路の電極パターン20および第1電極パターン10の延びる方向と略直交するように、ボンディングされている。導電性ワイヤ30は、銅Cuや金Au等を材質とする。導電性ワイヤ30は、主線路の電極パターン20と第1電極パターン10の表面が銅Cuであれば銅Cuワイヤを用いることが好ましく、表面が金Auめっきされていれば金Auワイヤを用いることが好ましい。このような構成とすることで、主線路の電極パターン20に一端が接続し、他端が接地されたインダクタンス素子100を実現することができる。このような構成において、図1B,Cに示すように、導電性ワイヤ30のボンディング位置を変化させる。図1Bに示すように、導電性ワイヤ30を、第1電極パターン10の第1端部101から距離DL1だけ離れた位置にボンディングする。これにより、主線路の電極パターン20から、第1電極パターン10の第1端部101までの導体長は、導電性ワイヤ30のワイヤ長DWと、第1電極パターン10のボンディング位置から第1端部101までの距離DL1との加算値DWDL1となる。したがって、主線路の電極パターン20に接続するインダクタンス素子100Hのインダクタンスは、加算した導体長DWDL1に応じた値となる。図1Cに示すように、導電性ワイヤ30を、第1電極パターン10の第1端部101から距離DL2<DL1だけ離れた位置にボンディングする。これにより、主線路の電極パターン20から、第1電極パターン10の第1端部101までの導体長は、導電性ワイヤ30のワイヤ長DWと、第1電極パターン10のボンディング位置から第1端部101までの距離DL2との加算値DWDL2となる。したがって、主線路の電極パターン20に接続するインダクタンス素子100Lのインダクタンスは、加算した導体長DWDL2に応じた値となる。そして、この図1Cに示す構成のインダクタンス素子100Lの導体長DWDL2は、図1Bに示す構成のインダクタンス素子100Hの導体長DWDL1よりも低くなる。このように、本実施形態の構成を用いれば、導電性ワイヤ30のボンディング位置を適宜設定することで、インダクタンス素子100のインダクタンスを、所定の範囲内で無段階に調整することができる。すなわち、インダクタンスの調整自由度が高いインダクタンス素子を実現することができる。このようなインダクタンス素子100は、図2、図3に示すような高周波回路モジュール110に適用される。図2は本発明の第1の実施形態に係る高周波回路モジュール110の回路図である。図3は本発明の第1の実施形態に係る高周波回路モジュール110の構成図である。高周波回路モジュール110は、モード切り替えタイプPA40、整合回路42H、スイッチ素子60を備える。モード切り替えタイプPA40は、ハイパワーアンプ41H、ミドルパワーアンプ41M、ローパワーアンプ41Lを備える。ハイパワーアンプ41H、ミドルパワーアンプ41M、ローパワーアンプ41Lの入力端は、高周波回路モジュール110の入力端子Pinに接続されている。ハイパワーアンプ41Hの出力端は、整合回路42Hを介してスイッチ素子60に接続されている。ミドルパワーアンプ41Mの出力端は、整合回路42Mを介してスイッチ素子60に接続されている。ローパワーアンプ41Lの出力端は、整合回路42Lを介して、スイッチ素子60に接続されている。スイッチ素子60は、高周波回路モジュール110の出力端子Poutに接続されている。スイッチ素子60は、外部からの制御信号によって、ハイパワーアンプ41H、ミドルパワーアンプ41M、ローパワーアンプ41Lの出力端のいずれかを、高周波回路モジュール110の出力端子Poutに接続する。整合回路42Hは、インダクタンス素子100,51、キャパシタンス素子52,53,54を備える。インダクタンス素子51は、ハイパワーアンプ41Hとスイッチ素子60との間に接続されている。インダクタンス素子51のハイパワーアンプ41H側の端部は、インダクタンス素子100とキャパシタンス素子53との直列回路を介して接地されている。インダクタンス素子51のハイパワーアンプ41H側の端部は、キャパシタンス素子52を介して接地されている。インダクタンス素子51のスイッチ素子60側の端部は、キャパシタンス素子54を介して接地されている。このような回路構成において、図3に示すように、ハイパワーアンプ41H、ミドルパワーアンプ41M、ローパワーアンプ41Lを備えるモード切り替えタイプPA40は、実装型の半導体パッケージ部品によって実現される。モード切り替えタイプPA40を実現する半導体パッケージ部品には、整合回路42M,42L、およびキャパシタンス素子53も内蔵されている。スイッチ素子60も実装型の半導体パッケージ部品によって実現される。整合回路42Hを構成するインダクタンス素子51、キャパシタンス素子52,54は実装型チップ部品によって実現される。そして、これら、モード切り替えタイプPA40の半導体パッケージ部品、スイッチ素子60の半導体パッケージ部品、インダクタンス素子51、キャパシタンス素子52,54となる各実装型チップ部品は、上述のインダクタンス素子100を形成する絶縁性基板上に実装される。そして、これらの回路素子を接続し、図2に示す回路構成を実現するための電極パターンも絶縁性基板に形成されている。なお、電極パターンは、絶縁性基板の表面のみでなく、内層や裏面に設けてもよい。このような構成とすることで、整合回路42Hのインダクタンス素子100が可変インダクタンス素子となるので、整合回路42Hは、インピーダンス可変型の整合回路モジュールとして機能する。そして、上述のインダクタンス素子100を用いることで、インダクタンスを無段階に調整できるため、インピーダンスを無段階に調整できる整合回路を実現できる。これにより、ハイパワーアンプ41Hとスイッチ素子60との間のインピーダンス整合を、高精度に行うことができる。そして、このように高精度なインピーダンスが実現できることで、ハイパワーアンプ41Hとスイッチ素子60との間での伝送損失を低減できる。これにより、低損失な高周波増幅回路モジュールを実現することができる。なお、本実施形態では、高周波増幅回路のモジュールを例に説明したが、他の高周波回路モジュールにも、上述の構成を適用することができる。次に、第2の実施形態に係るインダクタンス素子について、図を参照して説明する。図4は、本発明の第2の実施形態に係るインダクタンス素子100Aの構成図である。本実施形態のインダクタンス素子100Aは、第1の実施形態に示したインダクタンス素子100に対して、導電性ワイヤが二本ボンディングされたものである。したがって、異なる箇所のみを詳細に説明し、他の箇所の説明は省略する。主線路の電極パターン20と、第1電極パターン10とは、導電性ワイヤ301,302によって接続されている。導電性ワイヤ301,302は、所定の間隔をおいて、略平行にボンディングされている。このような構成では、第1端部101に近い導電性ワイヤ301のボンディング位置によって、第1電極パターン10のインダクタンスが決定される。そして、導電性ワイヤ301のインダクタンスと、導電性ワイヤ302のインダクタンスは、並列接続された回路構成となる。これにより、インダクタンス素子100Aのインダクタンスは、導電性ワイヤ301のインダクタンスと導電性ワイヤ302とが近接してボンディングされていれば、導電性ワイヤ301のインダクタンスと導電性ワイヤ302のインダクタンスの並列インダクタンスと、第1電極パターン10のインダクタンスとの直列インダクタンスとなる。すなわち、導電性ワイヤ301のインダクタンスL301と導電性ワイヤ302のインダクタンスL302の並列インダクタンスLL301//L302と、第1電極パターン10のインダクタンスL10とを加算したものになる。この場合、合成インダクタンスは、LL301//L302L10となる。また、導電性ワイヤ301のインダクタンスと導電性ワイヤ302とが離間してボンディングされていれば、次のように算出されるインダクタンスとなる。第1電極パターン10の導電性ワイヤ301,302間の電極によるインダクタンスをL312とすれば、導電性ワイヤ301のインダクタンスL301とインダクタンスL312とを加算する。そして、この合成インダクタンスと導電性ワイヤ302のインダクタンスL302の並列インダクタンスLL301L312//L302が得られ、この並列インダクタンスLL301L312//L302に第1電極パターン10のインダクタンスL10が加算されたものになる。この場合、合成インダクタンスは、LL301L312//L302L10となる。このように、導電性ワイヤの本数を複数にすることで、導電性ワイヤが一本の場合では取り得ない小さいインダクタンスに設定することが可能になる。これにより、インダクタンス素子の取り得るインダクタンスの範囲を、さらに広くすることができる。なお、本実施形態では、導電性ワイヤを二本用いた例を示したが、三本以上であってもよい。また、上述の説明では、二本の導電性ワイヤ301,302の間隔を特に指定していない。しかし、導電性ワイヤ301,302の間隔を調整することでも、上述のように、第1電極パターン10における導電性ワイヤ301のボンディング位置と導電性ワイヤ302のボンディング位置との間の電極部分の長さが変化し、導電性ワイヤ302によるインダクタンスに直列接続されるインダクタンスを調整できるので、さらに広範囲なインダクタンスの調整に利用することができる。すなわち、必要なインダクタンスに応じて、適宜間隔を設定すればよい。次に、第3の実施形態に係るインダクタンス素子について、図を参照して説明する。図5は、本発明の第3の実施形態に係るインダクタンス素子100Bの構成図である。本実施形態のインダクタンス素子100Bは、第1の実施形態に示したインダクタンス素子100に対して、さらに第2電極パターン11を追加したものである。したがって、異なる箇所のみを詳細に説明し、他の箇所の説明は省略する。主線路の電極パターン20と、第1電極パターン10との間には、第2電極パターン11が形成されている。第2電極パターン11は、第1電極パターン10と同様に、所定の電極長からなる直線状の電極パターンである。第2電極パターン11は、第1電極パターン10に対して略平行になるように、形成されている。第2電極パターン11は、両端部103ともに他の回路素子等に接続されていない。すなわち、第2電極パターン11の両端部103は、電極パターンの単なる物理的な終端となっている。言い換えれば、第2電極パターン11の両端部103は、高周波信号的には開放端となっている。主線路の電極パターン20と第2電極パターン11は、第1導電性ワイヤ30Aによって、接続されている。第1導電性ワイヤ30Aの主線路の電極パターン20と第2電極パターン11に対するボンディング位置は、所望とするインダクタンスによって決定されている。第2電極パターン11と第1電極パターン10は、第2導電性ワイヤ30Bによって、接続されている。第2導電性ワイヤ30Bの第2電極パターン11と第1電極パターン10に対するボンディング位置は、所望とするインダクタンスによって決定されている。このような構成とすることで、さらに広い範囲のインダクタンスを無段階で実現することができる。なお、本実施形態では、第2電極パターン11は一つであるが、複数であってもよい。第2電極パターン11が複数の場合には、順次導電性ワイヤで複数の電極パターン11を直列に接続していけばよい。また、本実施形態の構成に、第2の実施形態の構成をさらに適用してもよい。すなわち、いずれかの電極パターンに接続する導電性ワイヤを、複数本にしてもよい。これにより、さらに取り得るインダクタンスの範囲を広くすることができる。次に、第4の実施形態に係るインダクタンス素子について、図を参照して説明する。図6は、本発明の第4の実施形態に係るインダクタンス素子100Cの構成図である。本実施形態のインダクタンス素子100Cは、第3の実施形態に示したインダクタンス素子100Bに対して、さらに導電性ワイヤCを追加したものである。したがって、異なる箇所のみを詳細に説明し、他の箇所の説明は省略する。主線路の電極パターン20と、第1電極パターン10とは、導電性ワイヤ30Cによって接続されている。導電性ワイヤ30Cの主線路の電極パターン20と第1電極パターン10に対するボンディング位置は、所望とするインダクタンスによって決定されている。この構成とすることで、さらに広い範囲のインダクタンスを無段階で実現することができる。なお、上述の各実施形態に示す、第1電極パターン10の第2端部102側を、高周波信号の高調波の波長の1/4にすれば、第1電極パターン10の第2端部102側をオープンスタブとして機能させることも可能である。この場合、さらにスプリアスの低減効果も得られる。"