無線信号を増幅する電力増幅器と、前記無線信号のエンベロープ信号が入力される、負帰還がかけられたリニアアンプと、インダクタを介して前記電力増幅器の電源端子及び前記リニアアンプの出力端子と接続され、前記無線信号のエンベロープ信号から生成された制御信号に応じてパルス電流を出力するパルス電流変調器と、を備え、前記パルス電流変調器は、DC電流源と、アノードが前記DC電流源の出力端子と接続され、カソードが当該パルス電流変調器の出力端子と接続されるダイオードと、前記DC電流源の前記出力端子と接地電位との間に挿入され、前記制御信号により制御されるスイッチ素子と、を備える、電源変調器。前記電力増幅器の前記電源端子及び前記リニアアンプの前記出力端子と、前記パルス電流変調器との間に挿入されるフィルタ回路を備えることを特徴とする、請求項1に記載の電源変調器。前記パルス電流変調器は、前記DC電流源、前記ダイオード及び前記スイッチ素子からなる組をNNは2以上の整数組備え、kkは、2以上N以下の整数番目の組の前記DC電流源が出力する電流値は、k-1番目の組の前記DC電流源が出力する電流値の2倍であり、Nビットのデジタル信号である前記制御信号のそれぞれのビットに応じて、前記N組のスイッチ素子のそれぞれが制御されることを特徴とする、請求項1又は2に記載の電源変調器。前記パルス電流変調器は、アナログ信号である前記制御信号をMMは2以上の整数ビットのデジタル信号に変換するADコンバータと、前記DC電流源、前記ダイオード及び前記スイッチ素子からなる組をM組備え、jjは、2以上M以下の整数番目の組の前記DC電流源が出力する電流値は、j-1番目の組の前記DC電流源が出力する電流値の2倍であり、前記Mビットのデジタル信号のそれぞれのビットに応じて、前記M組のスイッチ素子のそれぞれが制御されることを特徴とする、請求項1又は2に記載の電源変調器。前記DC電流源は、可変電圧源と、前記可変電圧源と接続されるインダクタと、前記インダクタに流れる電流を検出する電流センサと、前記電流センサにより検出された前記インダクタを流れる電流の値が所定値となるように、前記可変電圧源の出力電圧値を制御する比較制御器と、を備えることを特徴とする、請求項1乃至4のいずれか一項に記載の電源変調器。前記電流センサは、前記インダクタを流れる電流が供給される抵抗と、前記抵抗の両端の差電圧を増幅し、増幅した信号を前記比較制御器に出力する差動増幅器を備えることを特徴とする、請求項5に記載の電源変調器。前記可変電圧源は、電源電圧を出力する第1の電源と接地電位を出力する第2の電源との間に直列に挿入され、前記比較制御器により制御される第3及び第4のスイッチ素子を備え、前記第3のスイッチ素子は、前記第4のスイッチ素子に対して相補的に開閉することを特徴とする、請求項5又は6に記載の電源変調器。前記比較制御器は、前記電流センサにより検出された前記インダクタを流れる電流の値と前記所定値とを比較し、比較結果に基づいて、前記第3及び第4のスイッチ素子を相補的に開閉させることを特徴とする、請求項7に記載の電源変調器。前記スイッチ素子は、電界効果トランジスタ又はバイポーラトランジスタにより構成されることを特徴とする、請求項1乃至8のいずれか一項に記載の電源変調器。負帰還がかけられたリニアアンプに無線信号のエンベロープ信号を入力し、パルス電流変調器からの電流を、無線信号を増幅する電力増幅器の電源端子及び前記リニアアンプの出力端子に出力し、前記パルス電流変調器は、アノードがDC電流源の出力端子と接続され、カソードが当該パルス電流変調器の出力端子と接続されるダイオードを介して、前記DC電流源からの電流を出力し、前記無線信号のエンベロープ信号から生成された制御信号により、DC電流源の前記出力端子と接地電位との間に挿入されるスイッチ素子が制御される、電源変調器の制御方法。しかしながら、発明者は、上述の例では、以下の課題が生じることを見出した。実際には、可変電圧源21の電流のみでエンベロープ信号ESを再生することは難しく、リニアアンプ22により、ある程度の熱損失が生じる。この場合、電源変調器200の電源効率ηvは、ηdmaxよりも小さな値になる。図9は、一般的な可変電圧源21の構成を示すブロック図である。可変電圧源21は、電源電位と接地電位との間に、2つのN型FET31及び32が直列に接続されて構成される。2つのN型FET31及び32のゲートには、専用ドライバICを介して、制御信号が入力される。すなわち、電源VDD側のN型FET31のゲート端子には、ハイサイドゲートドライバHSD33を介して制御信号が入力される。接地側のN型FET32のゲート端子には、ローサイドゲートドライバLSD34を介して制御信号が入力される。これらの制御信号により、常に、2つのN型FETの一方がON状態となり、他方がOFF状態となる。可変電圧源21の出力電位は、電源VDD側のN型FETがON状態の場合には、電源電位となる。また、可変電圧源21の出力電位は、接地側のN型FETがON状態の場合には、接地電位になる。可変電圧源21が100W級の電力増幅器に電流を供給する必要がある場合、N型FET31及び32のゲート幅は、通常、数mm程度となる。この場合のゲート入力容量は数100pFになる。そのため、2つのN型FET31及び32を駆動するには、瞬間的に大きな駆動電流が供給可能な専用ドライバICHSD33及びLSD34が用いられる。可変電圧源21で再生できる信号の帯域は、ナイキスト周波数スイッチング速度の半分程度である。現状、市場で入手可能なシリコン系素材を用いたHSDのスイッチング速度は、1MHz程度である。また、LSDのスイッチング速度は、それよりも数倍高い8MHz程度である。可変電圧源21のスイッチング速度の限界は、最も遅い構成要素であるハイサイドゲートドライバHSDで決定される。よって、可変電圧源21のスイッチング速度の限界は、現状、1MHz程度である。すなわち、現状の一般的な可変電圧源で再生できる信号の帯域は、500kHz程度である。これに対し、携帯電話向け無線規格であるW-CDMAやLTEについては、エンベロープ信号の帯域が20MHz程度である。そのため、一般的な可変電圧源では、エンベロープ信号を再生することができない。よって、リニアアンプの消費電力が増加し、電源変調器の効率が低下し、その結果、システム全体の効率が低下してしまう。本発明は上記の課題に鑑みて為されたものである。本発明の目的は、良好な雑音特性を有する電力効率に優れた電源変調器及びその制御方法を提供することにある。本発明の一態様である電源変調器は、無線信号を増幅する電力増幅器と、前記無線信号のエンベロープ信号が入力される、負帰還がかけられたリニアアンプと、インダクタを介して前記電力増幅器の電源端子及び前記リニアアンプの出力端子と接続され、前記無線信号のエンベロープ信号から生成された制御信号に応じてパルス電流を出力するパルス電流変調器と、を備え、前記パルス電流変調器は、直流電流源と、アノードが前記直流電流源の出力端子と接続され、カソードが当該パルス電流変調器の出力端子と接続されるダイオードと、前記直流電流源の前記出力端子と接地電位との間に挿入され、前記制御信号により制御されるスイッチ素子と、を備えるものである。本発明の一態様である電源変調器の制御方法は、負帰還がかけられたリニアアンプに無線信号のエンベロープ信号を入力し、パルス電流変調器からの電流を、無線信号を増幅する電力増幅器の電源端子及び前記リニアアンプの出力端子に出力し、前記パルス電流変調器は、アノードが直流電流源の出力端子と接続され、カソードが当該パルス電流変調器の出力端子と接続されるダイオードを介して、前記直流電流源からの電流を出力し、前記無線信号のエンベロープ信号から生成された制御信号により、直流電流源の前記出力端子と接地電位との間に挿入されるスイッチ素子が制御されるものである。本発明によれば、良好な雑音特性を有する電力効率に優れた電源変調器及びその制御方法を提供することができる。以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。実施の形態1まず、本発明の実施の形態1にかかる電源変調器ついて説明する。図1は、実施の形態1に係る電源変調器100の構成を示すブロック図である。電源変調器100は、パルス電流変調器1、リニアアンプ2及び電力増幅器3により構成される。パルス電流変調器1の出力端子は、リニアアンプ2の出力端子と接続される。パルス電流変調器1の出力端子は、インダクタLを介して、さらに電力増幅器3の電源端子と接続される。リニアアンプ2は、負端子に出力信号が帰還された、差動入力型の演算増幅器で構成される。リニアアンプ2の利得をAvとすると、リニアアンプ2の差動入力信号Vinと出力信号Voutの間には、式3に示す関係が成立する。Vout=AvVin3リニアアンプ2は、負帰還を施された演算増幅器である。そのため、利得Avを用いると、リニアアンプの出力電圧Vout_laと入力信号Vin_laとの間には、式4に示す関係が成立する。Vout_la=Av/1AvVin_la4利得Avを、1よりも十分に大きな値とすることで、式4は近似的に以下の式5に示すように簡略化される。Vout_la=Vin_la5すなわち、リニアアンプ2は、入力電圧信号を、その値のまま、出力電圧信号として出力する。パルス電流変調器1は、DC電流源11及び電流スイッチ12により構成される。電流スイッチ12は、制御信号に応じて、接地端子及び電流スイッチ12の出力端子のいずれかを、入力電流の出力先として選択する。パルス電流変調器1は、制御信号がハイの場合、接地端子を選択する。パルス電流変調器1は、ローの場合、出力端子を選択する。パルス電流変調器1から出力される電流値の時間平均値は、DC電流源11の電流値と、電流スイッチ12が入力電流の出力先として出力端子を選択している時間の割合と、の積に等しい。電源変調器100では、電力増幅器3には無線信号WSが入力される。リニアアンプ2には無線信号のエンベロープ信号ESが入力される。また、パルス電流変調器1は、上記エンベロープ信号ESを1bit信号に変換した1bitエンベロープ信号が入力される。1bitエンベロープ信号は、エンベロープ信号ESと任意の参照電圧との大小比較により生成することができる。具体的には、参照電圧として、エンベロープ信号ESの平均値を選択する。また、1bitエンベロープ信号は、エンベロープ信号を前もってフィルタ回路を介することで帯域制限をしたのち、1bit信号に変換して得ることもできる。1bitエンベロープ信号は、電流スイッチ12のON/OFF制御信号として用いられる。1bitエンベロープ信号がローの場合、パルス電流変調器1からはDC電流源11のDC値が出力される。1bitエンベロープ信号がハイの場合、パルス電流変調器1から電流は出力されない。すなわち、パルス電流変調器1からは、1bitエンベロープのパルス波形が、そのままの形で、パルス電流として出力される。パルス電流変調器1の出力端子には、接地容量Cgを接続して、パルス電流変調器1から出力される高調波成分を抑圧することができる。接地容量Cgを用いた場合、パルス電流変調器1から出力されるパルス電流は、高調波成分が抑圧され、リニアアンプ2の出力端子においてアナログ波形の電流として再生される。リニアアンプ2は、入力信号であるエンベロープ信号が出力信号として再生されるように、パルス電流変調器1から出力される電流と、エンベロープ信号ESを再生するために必要な電流と、の差分電流を出力する。パルス電流変調器1により再生可能な信号帯域幅は、パルス電流変調器1の電流スイッチ12のスイッチング速度の半分程度である。電流スイッチ12は、図9に示した接地側N型FET32に相当する。現行のデバイス性能を考慮すると、電流スイッチ12のスイッチング周波数は、8MHz程度となる。よって、パルス電流変調器1で再生可能な信号帯域幅は、4MHz程度となる。これは、一般的な値500kHz程度より、約8倍大きい。W-CDMAなどの無線信号は、エンベロープ信号の帯域が20MHz程度ある。W-CDMAのエンベロープ信号を、図8に示す一般的な電源変調器200に入力した場合、電源変調器内の可変電圧源は、DCから500kHzまでの成分を再生する。よって、リニアアンプが補正すべき帯域は、500kHzから20MHzまでとなる。一方、本実施の形態に係る電源変調器100にエンベロープ信号を入力した場合、パルス電流変調器1は、DCから4MHzまでの成分を再生する。よって、リニアアンプ2が補正すべき帯域は、4MHzから20MHzまでとなる。以上、本実施の形態に係る電源変調器100のリニアアンプ2から出力される電流の帯域は、一般的なリニアアンプに比べて小さい。すなわち、電源変調器100によれば、リニアアンプ2がする仕事量は、一般的な電源変調器よりも小さくなる。よって、式1より、電源変調器の効率は、一般的な電源変調器の効率よりも高くなる。なお、パルス電流変調器1とリニアアンプ2の出力端子との間には、フィルタ回路4を挿入することができる。これにより、パルス電流変調器1から出力される電流の高調波成分を、さらに抑圧することができる。図2は、フィルタ回路4の構成例を示す回路図である。フィルタ回路4は、2つの端子間にインダクタL1及びL2が直列に接続される。インダクタL2の一端は、容量C1を介して接地電位と接続される。インダクタL2の他端は、容量C2を介して接地電位と接続される。以下では、本実施の形態にかかる電源変調器100の回路ブロックの具体例について説明する。図3は、パルス電流変調器1を構成する電流スイッチ12の構成例を示すブロック図である。電流スイッチ12は、ダイオードDsと、スイッチ素子SWとで構成される。スイッチ素子SWは、ダイオードのアノード側端子と接地電位または任意のDC電位との間に挿入される。ダイオードDsのアノード側端子は、さらに端子Aと接続される。ダイオードDsのカソード側端子は、端子Bと接続される。スイッチ素子SWが開放状態の場合には、端子Aに入力された電流は、ダイオードDsを経由して、端子Bに出力される。スイッチ素子SWが短絡状態の場合には、端子Aに入力された電流は、電流スイッチ素子SWを介して、接地電位に出力される。図4Aは、スイッチ素子SWの動作を示す構成図である。スイッチ素子SWは、制御端子T1、信号端子T2及び信号端子T3を有する。制御端子T1にハイ信号が入力されると、信号端子T2と信号端子T3とが短絡状態ON状態となる。制御端子T1にロー信号が入力されると、信号端子T2と信号端子T3とが無接続状態OFF状態となる。図4Bは、スイッチ素子SWの構成例を示す回路図である。スイッチ素子SWは、電界効果トランジスタFET又はバイポーラトランジスタを用いて実現することができる。制御端子T1は、FETのゲート端子又はバイポーラトランジスタのベース端子に対応する。信号端子T2は、FETのソース端子又はバイポーラトランジスタのエミッタ端子に対応する。信号端子T3は、FETのドレイン端子又はバイポーラトランジスタのコレクタ端子に対応する。続いて、パルス電流変調器1を構成するDC電流源11について説明する。図5は、DC電流源11の構成例を示すブロック図である。DC電流源11は、可変DC電圧源41、インダクタ42、電流センサ43及び比較制御器44から構成される。可変DC電圧源41から出力される電流は、インダクタ42及び電流センサ43を介して出力される。電流センサ43は、電流センサ43を流れる電流の大きさを検出する。比較制御器44は、電流センサ43で検出された電流値が所望の値となるように、可変DC電圧源41の電圧を制御する。ここで、可変DC電圧源41の電圧値をVdcとする。インダクタ42のインダクタンスをLaddとする。DC電流源Ivnの出力端子に接続される負荷抵抗の値をRloadとする。DC電流源Ivnの出力電流をIoutとする。電圧値Vdcを入力信号、Ioutを出力信号とした伝達関数Fsは、以下の式6で表される。Fs=Rload/sLaddRload6上式は、伝達関数Fsが、3dB-カットオフ周波数がRload/2πLaddで与えられる、ローパスフィルタの伝達関数であることを表している。可変DC電圧源41に与える制御信号を、上述のカットオフ周波数よりも十分速い速度で更新することにより、出力電流Ioutの変動特性を最小限に抑えることができる。DC電流源11の構成について更に説明する。図6は、DC電流源11の構成の具体例を示すブロック図である。可変DC電圧源41は、DC電圧源51と接地端子との間に、スイッチ素子Sv1及びSv2が縦列に挿入されている。スイッチ素子Sv1及びSv2は、例えば図3に示す構成とすることができる。電源側のスイッチ素子Sv1と接地側のスイッチ素子Sv2とは、は相補的な開閉動作を行う。つまり、スイッチ素子Sv1及びSv2のどちらか一方がONの場合には、もう一方はOFFとなる。スイッチ素子Sv1がONの場合には、可変DC電圧源41の出力電圧は電源電圧に等しい。一方、スイッチ素子Sv2がONの場合には、可変DC電圧源41の出力電圧は接地電位に等しい。電流センサ43は、抵抗Rs及び差動入力型増幅器AMPにより構成される。差動入力型増幅器AMPは、抵抗Rsの両端子ノードの電圧情報を入力とする。入力電流が抵抗Rsを流れると、抵抗Rsの両端には、電流と抵抗値との積に等しい電圧差が発生する。差動入力型増幅器AMPは、本電圧差を増幅して出力する本実施の形態では、増幅率は正の値とする。なお、抵抗Rsの両端の電圧差と差動入力型増幅器AMPの出力値とは、1:1に対応する。すなわち、この電流センサ43は、入力電流の電流値を電圧値に変換して出力することができる。比較制御器44は、電圧比較器52とコーダ53から構成される。電圧比較器52は、電流センサ43から出力される電圧値と内部参照値とを比較する。電流センサ43からの出力が内部参照値よりも大きい場合、電流センサ43を流れる電流量は所望値よりも大きいことを意味する。この場合、コーダ53は、可変DC電圧源41を構成する接地側のスイッチ素子Sv2をON状態にするとともに、電源側のスイッチ素子Sv1をOFF状態にする制御信号を出力する。これにより、可変DC電圧源41から出力される電流は減少する。一方、電流センサ43からの出力が内部参照値よりも小さい場合、電流センサ43を流れる電流量は所望値よりも小さいことを意味する。この場合、コーダ53は、可変DC電圧源41を構成する接地側のスイッチ素子Sv2をOFF状態にするとともに、電源側のスイッチ素子Sv1をON状態にする制御信号を出力する。これにより、可変DC電圧源41から出力される電流は増加する。また、比較制御器44は、外部クロック信号源CLKOからの外部クロック信号に同期して動作する。すなわち、電圧比較器52における比較動作及び可変DC電圧源41へ与える制御信号を更新する周期は、外部クロック信号源CLKOの周期に等しい。DC電流源Ivnに接続される負荷が時間的に変動しても、それよりも十分短い早い周期のクロック信号を発生するクロック信号源を用いて比較制御器を動作させることにより、可変DC電圧源41に対する制御信号は、負荷の変動周期よりも短い周期で更新される。以上の動作により、DC電流源Ivnは、所望の電流をほぼ一定に出力し続けることができる。続いて、パルス電流変調器1の他の構成例について説明する。図7は、パルス電流変調器1の他の構成例を示す回路図である。図7のパルス電流変調器1は、デコーダ211及び多値パルス電流変調器212により構成される。多値パルス電流変調器212は、1以上のDC電流源Iv1~IvNと、DC電流源Iv1~IvNの出力端子に接続された電流スイッチS1~SNにより構成される。電流スイッチSnnは1以上の整数は、DC電流源Ivnから出力される電流の出力先を、接地ノード又は多値パルス電流変調器212の出力ノードに切り替える。多値パルス電流変調器212から出力される電流は、電流スイッチを介して多値パルス電流変調器212の出力ノードに接続されたDC電流源から出力される電流の合計と等しい。電流スイッチS1~SNは、例えば図3に示す構成とすることができる。DC電流源Iv1~IvNは、例えば図6に示す構成とすることができる。デコーダ211には、エンベロープ信号ESが入力される。エンベロープ信号ESがNビットのデジタル信号である場合、多値パルス電流変調器212には、DC電流源Iv1~IvNが設けられる。DC電流源Ivnの電流値Inは、2のべき乗の重みづけがされており、具体的にはI0×2-nである。ここで、I0は、任意の値である。具体的には、I0は、DC電流源Iv1~IvNのすべての電流が多値パルス電流変調器212から出力された場合、必要なエンベロープ信号の最大値となるように設定される。デコーダ211は、DC電流源Iv1~IvNに接続される電流スイッチS1~SNの制御信号として、Nビットのデジタルの信号の上位ビットから順々に割り当てる。なお、エンベロープ信号がアナログ信号の場合には、このアナログ信号はNビットのデジタル信号にAD変換される。そして、AD変換により生成されたデジタル信号が、デコーダ211へ入力される。本構成例にかかるパルス電流変調器から出力される電流のとりうる値が、図6に示すDC電流源11を有する別の構成例にかかるパルス電流変調器から出力される電流のとりうる値0か内部DC電流源の電流値かの2値に比較して大きくなる。そのため、エンベロープ信号の再生精度が向上する。よって、リニアアンプ2で補正する電流量が少なくなる。従って、式2における消費電力Plaを小さくして、電源変調器100の効率を大きくすることができる。上記の実施の形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。付記1無線信号を増幅する電力増幅器と、前記無線信号のエンベロープ信号が入力される、負帰還がかけられたリニアアンプと、インダクタを介して前記電力増幅器の電源端子及び前記リニアアンプの出力端子と接続され、前記無線信号のエンベロープ信号から生成された制御信号に応じてパルス電流を出力するパルス電流変調器と、を備え、前記パルス電流変調器は、DC電流源と、アノードが前記DC電流源の出力端子と接続され、カソードが当該パルス電流変調器の出力端子と接続されるダイオードと、前記DC電流源の前記出力端子と接地電位との間に挿入され、前記制御信号により制御されるスイッチ素子と、を備える、電源変調器。付記2前記電力増幅器の前記電源端子及び前記リニアアンプの前記出力端子と、前記パルス電流変調器との間に挿入されるフィルタ回路を備えることを特徴とする、付記1に記載の電源変調器。付記3前記フィルタ回路は、インダクタ素子と容量素子との組み合わせにより構成されることを特徴とする、付記2に記載の電源変調器。付記4前記パルス電流変調器は、前記DC電流源、前記ダイオード及び前記スイッチ素子からなる組をNNは2以上の整数組備え、kkは、2以上N以下の整数番目の組の前記DC電流源が出力する電流値は、k-1番目の組の前記DC電流源が出力する電流値の2倍であり、Nビットのデジタル信号である前記制御信号のそれぞれのビットに応じて、前記N組のスイッチ素子のそれぞれが制御されることを特徴とする、付記1乃至3のいずれか一項に記載の電源変調器。付記5前記パルス電流変調器は、アナログ信号である前記制御信号をMMは2以上の整数ビットのデジタル信号に変換するADコンバータと、前記DC電流源、前記ダイオード及び前記スイッチ素子からなる組をM組備え、jjは、2以上M以下の整数番目の組の前記DC電流源が出力する電流値は、j-1番目の組の前記DC電流源が出力する電流値の2倍であり、前記Mビットのデジタル信号のそれぞれのビットに応じて、前記M組のスイッチ素子のそれぞれが制御されることを特徴とする、付記1乃至3のいずれか一項に記載の電源変調器。付記6前記DC電流源は、可変電圧源と、前記可変電圧源と接続されるインダクタと、前記インダクタに流れる電流を検出する電流センサと、前記電流センサにより検出された前記インダクタを流れる電流の値が所定値となるように、前記可変電圧源の出力電圧値を制御する比較制御器と、を備えることを特徴とする、付記1乃至5のいずれか一項に記載の電源変調器。付記7前記電流センサは、前記インダクタを流れる電流が供給される抵抗と、前記抵抗の両端の差電圧を増幅し、増幅した信号を前記比較制御器に出力する差動増幅器を備えることを特徴とする、付記6に記載の電源変調器。付記8前記可変電圧源は、電源電圧を出力する第1の電源と接地電位を出力する第2の電源との間に直列に挿入され、前記比較制御器により制御される第3及び第4のスイッチ素子を備え、前記第3のスイッチ素子は、前記第4のスイッチ素子に対して相補的に開閉することを特徴とする、付記6又は7に記載の電源変調器。付記9前記比較制御器は、前記電流センサにより検出された前記インダクタを流れる電流の値と前記所定値とを比較し、比較結果に基づいて、前記第3及び第4のスイッチ素子を相補的に開閉させることを特徴とする、付記8に記載の電源変調器。付記10前記スイッチ素子は、電界効果トランジスタ又はバイポーラトランジスタにより構成されることを特徴とする、付記1乃至9のいずれか一項に記載の電源変調器。付記11負帰還がかけられたリニアアンプに無線信号のエンベロープ信号を入力し、パルス電流変調器からの電流を、無線信号を増幅する電力増幅器の電源端子及び前記リニアアンプの出力端子に出力し、前記パルス電流変調器は、アノードがDC電流源の出力端子と接続され、カソードが当該パルス電流変調器の出力端子と接続されるダイオードを介して、前記DC電流源からの電流を出力し、前記無線信号のエンベロープ信号から生成された制御信号により、DC電流源の前記出力端子と接地電位との間に挿入されるスイッチ素子が制御される、電源変調器の制御方法。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。この出願は、2010年8月3日に出願された日本出願特願2010-174454を基礎とする優先権を主張し、その開示の全てをここに取り込む。