"差動信号の入力に応じて発光素子の駆動電流を増減する駆動回路であって、前記差動信号の正相成分が入力される第1の信号端子と、前記差動信号の逆相成分が入力される第2の信号端子と、前記発光素子が備える駆動電流の入力端子に接続されている接続端子と、前記第1の信号端子に接続されて、前記正相成分に対応する第1の電圧及び前記正相成分の逆相に対応する第2の電圧を生成する正相信号処理回路と、前記第2の信号端子に接続されて、前記逆相成分に対応する第3の電圧及び前記逆相成分の逆相に対応する第4の電圧を生成する逆相信号処理回路と、前記正相信号処理回路から前記第1の電圧が入力され、前記逆相信号処理回路から前記第4の電圧が入力され、前記接続端子に接続されている第1の電圧制御電流源回路と、前記逆相信号処理回路から前記第3の電圧が入力され、前記正相信号処理回路から前記第2の電圧が入力され、前記接続端子に接続されている第2の電圧制御電流源回路と、を備え、前記第1の電圧制御電流源回路は、前記第1の信号端子に入力する前記正相成分に応じて、前記駆動電流を増加するように前記接続端子を介して前記駆動電流を制御し、前記第2の電圧制御電流源回路は、前記第2の信号端子に入力する前記逆相成分に応じて、前記駆動電流を減少するように前記接続端子を介して前記駆動電流を制御する、ことを特徴とする駆動回路。前記第1の電圧制御電流源回路は、前記第1の電圧及び前記第4の電圧の重畳電圧で駆動されるプッシュトランジスタを有し、前記第2の電圧制御電流源回路は、前記第2の電圧及び前記第3の電圧の重畳電圧で駆動されるプルトランジスタを有し、前記プッシュトランジスタの一方の電流端子と前記プルトランジスタの一方の電流端子とが前記接続端子に接続されている、請求項1に記載の駆動回路。前記正相信号処理回路は、前記正相成分を制御端子に受ける第1のトランジスタを含み、前記逆相信号処理回路は、前記逆相成分を制御端子に受ける第2のトランジスタを含み、前記プッシュトランジスタは、前記第1のトランジスタの正相出力と、前記第2のトランジスタの逆相出力との重畳信号により駆動され、前記プルトランジスタは、前記第1のトランジスタの逆相出力と、前記第2のトランジスタの正相出力との重畳信号により駆動される、請求項2に記載の駆動回路。前記第1のトランジスタの逆相出力、及び前記第2のトランジスタの逆相出力は、それぞれ、バッファ回路を介して、前記第2のトランジスタの正相出力、及び第1のトランジスタの正相出力と重畳される、請求項3に記載の駆動回路。前記第1のトランジスタの正相出力、及び前記第2のトランジスタの正相出力は、それぞれ、遅延回路を介して、前記第2のトランジスタの逆相出力、及び第1のトランジスタの逆相出力と重畳される、請求項3又は4に記載の駆動回路。駆動電流の入力に応じて光信号を出力する発光素子と、請求項1~5の何れか一項に記載の駆動回路と、を備え、前記駆動回路の前記接続端子は、前記発光素子が備える駆動電流の入力端子に接続されている、ことを特徴とする光送信装置。従来では、駆動回路にシャント方式が用いられる場合がある。しかし、シャント方式では、変調電流振幅を大きくする相互コンダクタンスを高くすることは容易ではない。相互コンダクタンスが大きいと前段のドライバ回路が必要とされる駆動能力が小さくて済むので、相互コンダクタンスが大きいことが望まれる。しかし、シャント方式では、NMOSトランジスタntypeMetalOxideSemiconductorFieldEffectTransistorを使用した場合、相互コンダクタンスを増やすためにNMOSトランジスタのゲート幅を大きくせねばならず、入出力寄生容量の増加や出力抵抗の減少により高速応答性が損なわれる場合がある。NPNトランジスタを用いた場合は、NMOSトランジスタを用いた場合に比べて同じ高速応答性に対して高い相互コンダクタンスを得ることができるが、レーザアノードとの接続に使用される金ワイヤの寄生インダクタンスによって電流変調時引き抜き時にコレクタ電圧が低下し、コレクタベース間が一瞬順バイアスされてしまうことでコレクタベース間容量が増大して大信号応答としての高速応答性が劣化し波形が乱れてしまう場合がある。このことは、並列接続されるLDlaserdiodeのフォワード電圧がそれほどには高くない事1.2V~1.5V程度も原因であり、シャント方式でこの類の問題を回避することは容易ではない。また、変調電流が大きくなればなるほどワイヤインダクタンスによるコレクタ電圧の低下は大きくなってしまい、NPNトランジスタの高速応答性が失われることになる。そこで、本発明の目的は、上記の事項を鑑みてなされたものであり、変調信号の大きさ及び応答速度を向上可能な駆動回路及び光送信装置を提供することである。本発明に係る駆動回路は、差動信号の入力に応じて発光素子の駆動電流を増減する駆動回路であって、差動信号の正相成分が入力される第1の信号端子と、差動信号の逆相成分が入力される第2の信号端子と、発光素子が備える駆動電流の入力端子に接続されている接続端子と、第1の信号端子に接続されて、正相成分に対応する第1の電圧及び正相成分の逆相に対応する第2の電圧を生成する正相信号処理回路と、第2の信号端子に接続されて、逆相成分に対応する第3の電圧及び逆相成分の逆相に対応する第4の電圧を生成する逆相信号処理回路と、正相信号処理回路から第1の電圧が入力され、逆相信号処理回路から第4の電圧が入力され、接続端子に接続されている第1の電圧制御電流源回路と、逆相信号処理回路から第3の電圧が入力され、正相信号処理回路から第2の電圧が入力され、接続端子に接続されている第2の電圧制御電流源回路と、を備え、第1の電圧制御電流源回路は、第1の信号端子に入力する正相成分に応じて、駆動電流を増加するように接続端子を介して駆動電流を制御し、第2の電圧制御電流源回路は、第2の信号端子に入力する逆相成分に応じて、駆動電流を減少するように接続端子を介して駆動電流を制御する。本発明の駆動回路によれば、第1及び第2の電圧制御電流源回路の相互コンダクタンスの和が駆動回路の全体の相互コンダクタンスを与えるので、全体の相互コンダクタンスが比較的大きく、よって、変調信号の大きさが増加可能となる。また、第1及び第2の電圧制御電流源回路のそれぞれの相互コンダクタンスを増加させなくとも、駆動回路の全体の相互コンダクタンスが増加可能となるので、相互コンダクタンスの増加に伴って生じる応答速度の劣化が抑制される。さらに、正相信号処理回路で生成された正相成分に対応する電圧に逆相信号処理回路で生成された逆相成分の逆相に対応する電圧が重畳されて第1の電圧制御電流源回路が駆動され、逆相信号処理回路で生成された逆相成分に対応する電圧に正相信号処理回路で生成された正相成分の逆相に対応する電圧が重畳されて第2の電圧制御電流源回路が駆動される。これにより、駆動回路の周波数特性にピーキングをかけて高速動作を可能にすると共に、変調信号の大きさを大きくすることができる。第1の電圧制御電流源回路は、第1の電圧及び第4の電圧の重畳電圧で駆動されるプッシュトランジスタを有し、第2の電圧制御電流源回路は、第2の電圧及び第3の電圧の重畳電圧で駆動されるプルトランジスタを有し、プッシュトランジスタの一方の電流端子とプルトランジスタの一方の電流端子とが接続端子に接続されている、ことが好適である。かかる構成を採れば、プルトランジスタ及びプッシュトランジスタの相互コンダクタンスの和が駆動回路の全体の相互コンダクタンスを与えるので、全体の相互コンダクタンスが比較的大きく、よって、変調信号の大きさが増加可能となる。また、プルトランジスタ及びプッシュトランジスタのそれぞれの相互コンダクタンスを増加させなくとも、駆動回路の全体の相互コンダクタンスが増加可能となるので、相互コンダクタンスの増加に伴って生じる応答速度の劣化が抑制される。また、正相信号処理回路は、正相成分を制御端子に受ける第1のトランジスタを含み、逆相信号処理回路は、逆相成分を制御端子に受ける第2のトランジスタを含み、プッシュトランジスタは、第1のトランジスタの正相出力と、第2のトランジスタの逆相出力との重畳信号により駆動され、プルトランジスタは、第1のトランジスタの逆相出力と、第2のトランジスタの正相出力との重畳信号により駆動されることも好適である。この場合、駆動回路の入力側が、寄生容量の比較的大きな電圧制御電流源回路から分離されるので、駆動回路の入力側における周波数帯域の劣化が抑制可能となる。またさらに、第1のトランジスタの逆相出力、及び第2のトランジスタの逆相出力は、それぞれ、バッファ回路を介して、第2のトランジスタの正相出力、及び第1のトランジスタの正相出力と重畳されることも好適である。こうすれば、第1及び第2のトランジスタの逆相出力に対して他の抵抗成分が影響してしまうことを防止できるため、逆相出力の波形を安定化させることができる。さらにまた、第1のトランジスタの正相出力、及び第2のトランジスタの正相出力は、それぞれ、遅延回路を介して、第2のトランジスタの逆相出力、及び第1のトランジスタの逆相出力と重畳されることも好適である。この場合、第1及び第2のトランジスタの逆相出力の遅延に対して、第1及び第2のトランジスタの正相出力の波形を整合させることができるので、発光素子の変調信号の歪を低減できる。或いは、本発明の光送信装置は、駆動電流の入力に応じて光信号を出力する発光素子と、上述した駆動回路と、を備え、駆動回路の接続端子は、発光素子が備える駆動電流の入力端子に接続されている。本発明の光送信装置によれば、発光素子に供給する変調信号の大きさが増加可能となる。また、駆動回路の全体の相互コンダクタンスが増加可能となるので、それぞれのトランジスタの相互コンダクタンスの増加に伴って生じる光信号の応答速度の劣化が抑制される。本発明によれば、変調信号の大きさ及び応答速度を向上可能な駆動回路及び光送信装置を提供することができる。以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。本実施形態に係る光送信装置1は、外部装置から入力される電気信号を受けると、この電気信号に応じて光信号を出力するTOSATransmitterOpticalSubAssemblyである。光送信装置1は、プッシュプル方式を用いて光信号の出力を行うプッシュプル構成を有する駆動回路3を備える。光送信装置1に用いられているプッシュプル方式の基本的な概念を、図1を参照して説明する。図1に示すように、光送信装置1は、発光素子LD及び駆動回路3を主に備える。発光素子LDはレーザダイオードである。駆動回路3は、プッシュプル方式に基づいて発光素子LDに変調電流を供給する回路である。駆動回路3は、電圧制御電流源回路VCCS1及び電圧制御電流源回路VCCS2VCCS:VoltageControlledCurrentSourceを含む。電圧制御電流源回路VCCS1は電源VCC側に設けられ、電圧制御電流源回路VCCS2はグラウンドGND側に設けられている。発光素子LDには、図示しない光データリンク内のAPC回路によって制御された直流のバイアス電流Ibiasが供給される。バイアス電流Ibiasは、Highレベルのバイアス電流を用いるシャント駆動方式の場合と異なり、Middleレベルである。発光素子LDのカソードは、GNDに接続されている。発光素子LDのアノードは、ボンディングワイヤB1を介して電圧制御電流源回路VCCS1及び電圧制御電流源回路VCCS2に接続されている。電圧制御電流源回路VCCS1は、正相信号Vinp差動信号の正相成分が入力されると、正相信号Vinpの入力に応じて電流Ipを出力する。電流Ipは、ボンディングワイヤB1を介して、発光素子LDに入力する。発光素子LDに入力される駆動電流ILDは、電流Ipによって、バイアス電流Ibias及び電流Ipからなる。よって、発光素子LDの駆動電流ILDはバイアス電流Ibiasよりも増加する。電圧制御電流源回路VCCS2は、逆相信号Vinn差動信号の逆相成分が入力されると、逆相信号Vinnの入力に応じて電流Inを流す。電流Inは、ボンディングワイヤB1を介して、発光素子LDから引き抜かれる。発光素子LDに入力される駆動電流ILDは、電流Inによって、バイアス電流Ibiasから電流Inが差し引かれたものとなる。よって、発光素子LDの駆動電流ILDはバイアス電流Ibiasよりも減少する。図2Aに入力信号Vin正相信号Vinp及び逆相信号Vinnと発光素子LDに流れる駆動電流ILDとの関係を示す。電流Ipは、正相信号Vinpのオンオフに応じて、オンオフされる。電流Inは、逆相信号Vinnのオンオフに応じて、オンオフされる。正相信号VinpがHigh逆相信号VinnはLowのとき、電流IpがボンディングワイヤB1を介して発光素子LDに流れ込むので、発光素子LDに流れる駆動電流ILDは、バイアス電流Ibias電流Ip、となる。逆相信号VinnがHighのときは、電流InがボンディングワイヤB1を介して発光素子LDから引き抜かれるので、発光素子LDに流れる駆動電流ILDは、バイアス電流Ibias-電流In、となる。このように、電流Ip及び電流Inによって発光素子LDに流れる駆動電流ILDは変調されるので、図2Bに示すように、駆動電流ILDと発光素子LDからの光出力Lとの関係に沿って、光信号の1レベルHighと0レベルLowとが生成される。図3に、光送信装置1の構成を示す。光送信装置1は、駆動回路3、発光素子LD、及び、光検出素子PDを備える。光送信装置1は、TOSAであり、駆動回路3、発光素子LD、及び、光検出素子PDは、光送信装置1のパッケージ内に実装される。駆動回路3は、正相信号Vinp及び逆相信号Vinnの入力を受けて電流Ipと電流Inとを発生させる。発光素子LDはレーザダイオードである。光検出素子PDは、発光素子LDの光出力をモニタする。光送信装置1は、端子T1~T6を備える。端子T1には、光データリンク基板上のLD駆動ICから正相信号Vinpが入力される。端子T2には、光データリンク基板上のLD駆動ICから逆相信号Vinnが入力される。端子T3は、駆動回路3の電源VCCに接続されている。端子T4は、GNDに接続されている。端子T5は、光送信器の外部、光データリンク基板からインダクタ例えば図1に示すボンディングワイヤB1であり、以下同様。を介してバイアス電流Ibiasが加えられる。端子T6は発光素子LDの発光パワーをモニタするために用いられる端子であり、APC回路に接続されている。発光素子LDのカソードは、駆動回路3のGNDとともに光送信器内の共通GNDに接続されている。駆動回路3は、差動信号の入力に応じて発光素子LDの駆動電流ILDを増減する。駆動回路3は、差動信号に基づいて発光素子LDに供給される駆動電流ILDの変調成分を制御する。駆動回路3は、端子T1a,T2a,T3a,T4a,T5aを有する。端子T1aは、端子T1に接続されている。端子T2aは、端子T2に接続されている。端子T1a及び端子T2aは、差動信号の入力端子信号端子となっている。端子T1aは、差動信号の正相信号Vinpが入力される。端子T2aは、差動信号の逆相信号Vinnが入力される。端子T3aは、端子T3に接続されている。端子T4aは、端子T4に接続されている。端子T5aは、端子T5に接続されている。端子T5aは、発光素子LDが備える駆動電流ILDの入力端子アノード端子にも接続されており、発光素子LDに対し駆動電流ILDの変調成分を出力する端子接続端子である。駆動回路3は、正相信号処理回路、及び、逆相信号処理回路、を有する。正相信号処理回路は、端子T1a及び端子T5aに接続されている。正相信号処理回路は、端子T1aに入力する正相信号Vinpに応じて、駆動電流ILDを増加するように端子T5aを介して駆動電流ILDを制御する。正相信号処理回路は、端子T1aに入力される正相信号Vinpに応じて駆動電流ILDを増加する電圧制御電流源回路VCCS1と、電圧制御電流源回路VCCS1と端子T1aとの間に設けられているエミッタフォロワ回路とを有する。電圧制御電流源回路VCCS1は、正相信号処理回路のエミッタフォロワ回路と端子T5aとに接続されている。正相信号処理回路のエミッタフォロワ回路は、端子T1aと電圧制御電流源回路VCCS1とに接続されている。逆相信号処理回路は、端子T2a及び端子T5aに接続されている。逆相信号処理回路は、端子T2aに入力する逆相信号Vinnに応じて、駆動電流ILDを減少するように端子T5aを介して駆動電流ILDを制御する。逆相信号処理回路は、端子T2aに入力される逆相信号Vinnに応じて駆動電流ILDを減少する電圧制御電流源回路VCCS2と、電圧制御電流源回路VCCS2と端子T2aとの間に設けられているエミッタフォロワ回路と、を有する。電圧制御電流源回路VCCS2は、逆相信号処理回路のエミッタフォロワ回路と端子T5aとに接続されている。逆相信号処理回路のエミッタフォロワ回路は、端子T2aと電圧制御電流源回路VCCS2とに接続されている。従来のシャント方式等を用いた駆動回路は1つの入力端子及び1つの入出力端子を具備する構成を有するが、駆動回路3は、上述のように、差動信号の入力端子端子T1a及び端子T2a及び1つの入出力端子端子T5aを具備するプッシュプル方式の構成プッシュプル構成を有する。このように、光送信装置1は、差動信号が用いられ、かつ駆動回路3が相互コンダクダンスを持つために入力振幅が小さくて済むので低EMIが実現される。また、光送信装置1は、発光素子LDのカソードを共通GNDに接続できるので実装性に優れている。また、駆動回路3は、差動信号によるプッシュプル方式の構成を有するので、出力電流がLD変調電流の半分で済むことになり、よって、出力電流がLD変調電流分だけ必要となる一般的なLD駆動ICを使用する場合に比べて、消費電力を低減できる。また、光送信装置1は、比較的大きな相互コンダクタンスを有するので、例えばNMOSトランジスタを有する駆動回路の場合のように、相互コンダクタンスを増加させるために、このNMOSトランジスタのゲート幅を大きくして入力帯域の減少を招くことがない。次に、駆動回路3の具体的な構成を説明する。駆動回路3は、具体的には、例えば、図5及び図6に示す駆動回路3a,3bの何れかである。まず、これらの駆動回路3a,3bを構成する修正されたエミッタフォロア回路の構成を、図4を参照しながら説明する。駆動回路3a,3bは、電圧制御電流源回路VCCS1と端子T1aとの間、及び電圧制御電流源回路VCCS2と端子T2aとの間に設けられているエミッタフォロワ回路として、図4に示すような修正されたエミッタフォロア回路を有している。電圧制御電流源回路VCCS1と端子T1aとの間の修正されたエミッタフォロア回路は、NPNトランジスタであるトランジスタQ0を有し、このトランジスタQ0のベース制御端子が端子T1aに接続されることにより、トランジスタQ0のベースにおいて正相信号Vinpを受ける。また、このトランジスタQ0のエミッタ電流端子は、抵抗素子R6を介して接続端子T4aを経由してGNDに接続され、トランジスタQ0のコレクタ電流端子は、抵抗素子R4を介して接続端子T3aを経由して電源VCCに接続されている。電圧制御電流源回路VCCS2と端子T2aとの間のエミッタフォロア回路も同様な構成を有し、トランジスタQ1のベースにおいて逆相信号Vinnを受ける。このような構成のエミッタフォロア回路では、ベースバイアス電流がコレクタ電流に比較し十分小さいとすると、コレクタに流入した電流は全てエミッタから流出することになる。この電流が増加するとコレクタ抵抗での電流降下が大きくなるのでコレクタ電位は低下する。一方、エミッタ抵抗での電圧降下が大きくなるのでエミッタ電位は上昇する。コレクタ電位の低下度合いとエミッタ電位の上昇度合いは、共通の電流に起因する量であるので同等となり、両電位の位相は180度異なるものとなる。すなわち、修正されたエミッタフォロア回路では、トランジスタQ0のエミッタに正相出力である電圧信号Ve1を生成し、トランジスタQ0のコレクタにエミッタの電圧信号Ve1とは逆相の電圧信号Vc1を生成することが可能になる。この逆相信号Vc1の大きさは、抵抗R4,R6の抵抗値の比によって決まり、Vc1=Ve1×R4/R6となる。次に、駆動回路3aの全体構成を、図5を参照しながら説明する。駆動回路3aは、端子T1a~端子T5aを有する。駆動回路3aは、抵抗素子R0~R7,Re、キャパシタ容量素子C0,C1,C3,C4、及びトランジスタQ0~Q2を有する。トランジスタQ0~Q2は、何れも、NPNトランジスタである。また、駆動回路3aは、トランジスタM0及びトランジスタM1を有する。トランジスタM0は、NMOSトランジスタntypeMetalOxideSemiconductorFieldEffectTransistorであり、トランジスタM1は、PMOSトランジスタptypeMetalOxideSemiconductorFieldEffectTransistorである。さらに、駆動回路3aは、電源Vcom,Vbias1,Vgpを有する。駆動回路3aの正相信号処理回路は、トランジスタQ0、抵抗素子R4,R6、キャパシタC0,C3を含む。この正相信号処理回路は、上述した修正されたエミッタフォロワ回路を構成する。また、駆動回路3aの逆相信号処理回路は、トランジスタQ1、抵抗素子R5,R7、キャパシタC1,C4を含む。この逆相信号処理回路も、修正されたエミッタフォロワ回路を構成する。また、駆動回路3aの電圧制御電流源回路VCCS1は、トランジスタM0、トランジスタM1、抵抗素子R2、及び、電源Vgpを含む。駆動回路3aの電圧制御電流源回路VCCS2は、トランジスタQ2、抵抗素子R3,Re、電源Vbias1を含む。トランジスタQ0のベース端子は端子T1a及び抵抗素子R0に接続されている。トランジスタQ0のコレクタ端子は抵抗素子R4を介して端子T3aに接続され、キャパシタC3を介してトランジスタQ1のエミッタ端子にAC接続されている。トランジスタQ0のエミッタ端子は抵抗素子R6を介して端子T4aに接続されており、キャパシタC0を介してトランジスタM0のゲート端子にAC接続されている。トランジスタQ1のベース端子は端子T2a及び抵抗素子R1に接続されている。トランジスタQ1のコレクタ端子は抵抗素子R5を介して端子T3aに接続され、キャパシタC4を介してトランジスタQ0のエミッタ端子にAC接続されている。トランジスタQ1のエミッタ端子は抵抗素子R7を介して端子T4aに接続されており、キャパシタC1を介してトランジスタQ2のベース端子にAC接続されている。抵抗素子R0と抵抗素子R1とは、端子T1a及び端子T2aの間で直列に接続され、抵抗素子R0と抵抗素子R1との間に電源Vcomが接続されている。電源Vcomは、抵抗素子R0を介してトランジスタQ0のベース端子に接続さるとともに、抵抗素子R1を介してトランジスタQ1のベース端子に接続されている。これにより、トランジスタQ0,Q1のベース端子に、入力差動終端抵抗抵抗素子R0及び抵抗素子R1の間の電源Vcomを有する駆動部トランジスタM0,M1,Q2と入力部とを分離して入力終端抵抗部抵抗素子R0及び抵抗素子R1における帯域を損なわないようにする役目を果たしている。また、正相信号処理回路及び逆相信号処理回路のそれぞれに修正されたエミッタフォロワ回路を有することで、トランジスタM0、及びトランジスタQ2に印加される正相信号Vinp又は逆相信号Vinnに対応する電圧の大きさを大きくして駆動回路3aを高速動作させることを可能にする。すなわち、プッシュトランジスタM0には、正相信号処理回路から正相信号Vinpに対応する電圧が入力されるとともに、逆相信号処理回路から逆相信号Vinnの逆相に対応する電圧が入力される。これにより、プッシュトランジスタM0は、両電圧が重畳された電圧によって駆動される。また、プルトランジスタQ2には、逆相信号処理回路から逆相信号Vinnに対応する電圧が入力されるとともに、正相信号処理回路から正相信号Vinpの逆相に対応する電圧が入力される。これにより、プルトランジスタQ2は、両電圧が重畳された電圧によって駆動される。また、トランジスタM0とトランジスタQ2に対しそれぞれ個別に適切なゲートバイアス電圧が加えられる必要がある。このため、電源VCCが供給する電圧をVcc’、電源Vbias1が供給する電圧をVbias1’、電源Vgpが供給する電圧をVgp’とすると、抵抗素子R2を介してトランジスタM0のゲート端子に電圧Vcc’が印加され、抵抗素子R3を介してトランジスタQ2のベース端子に電圧Vbias1’が印加され、トランジスタM1のゲート端子には電圧Vgp’が印加されている。電圧Vcc’が印加されるトランジスタM0のゲート端子は、キャパシタC0によって、駆動回路3aのIC内において正相信号処理回路のエミッタフォロワ回路とAC結合されている。電圧Vbias1’が印加されるトランジスタQ2のベース端子は、キャパシタC1によって、駆動回路3aのIC内において逆相信号処理回路のエミッタフォロワ回路とAC結合されている。電源Vbias1及び電源Vgpは駆動回路3aのICの内部で生成される。電源Vbias1及び電源Vgpは、駆動回路3aのICの外部にあっても良いが、TOSAの端子が更に必要となり、サイズ及びコストの面で適さない。また、抵抗素子R2及び抵抗素子R3はメガオームmegaohmのオーダーの大きな抵抗でなければならない。なぜなら、光通信で用いる為には10~100kHz前後の低域カットオフが必要であるが、駆動回路3aのIC内部で作るキャパシタC0及びキャパシタC1の容量の大きさには限界があるからである。トランジスタM0のゲート端子及びトランジスタQ2のベース端子での低域カットオフ周波数は、概ね、2×π×抵抗素子R2の抵抗値×キャパシタC0の容量-1=2×π×抵抗素子R3の抵抗値×キャパシタC1の容量-1、の計算式で得られる量によって決まるので、キャパシタC0及びキャパシタC1をIC内で作製可能な数pFとすると、抵抗素子R2及び抵抗素子R3は数メガオームでなければならない。トランジスタM1はPMOSトランジスタであり、トランジスタM1のゲート端子には駆動回路3aのIC内部で生成される電圧Vgp’が加えられ、トランジスタM0のソースに直列に接続されている。このため、プッシュ側正相信号処理回路の出力インピーダンスは比較的高い。これは、トランジスタM0がドレイン接地回路ソースフォロワを構成しており、トランジスタM0の出力インピーダンスが低いので、トランジスタQ2が発光素子LDからではなく端子T3a電源Vccに接続されている端子から電流を引き、発光素子LDを変調できなくなることを防ぐためである。消費電力に関しては、変調電流を供給する為のトランジスタM0、トランジスタM1及びトランジスタQ2に流す一定の電流と、エミッタフォロワ回路に流す電流とが必要であるが、バイアス電流Ibiasが従来のシャント方式の約半分となるので、結局、光送信装置1としては、従来のシャント方式の場合の消費電力と略同等である。駆動回路3aの相互コンダクタンスが比較的高い分、光データリンク基板上のLD駆動ICの消費電力をさらに削減可能である点は優位である。なお、駆動回路3aにおいて、端子T1a及び端子T2aは、差動終端ではなくそれぞれが独立に終端されていてもよい。次に、図6に示す駆動回路3bについて説明する。駆動回路3bは、図5に示す駆動回路3aの構成において、正相信号処理回路においてトランジスタQ3及び電流源I0を含むエミッタフォロア回路バッファ回路が付加されるとともに、トランジスタQ0のエミッタ端子とトランジスタM0のゲート端子との間に遅延回路Delay回路D0が付加されている。同様に、駆動回路3bは、図5に示す駆動回路3aの構成において、逆相信号処理回路においてトランジスタQ4及び電流源I1を含むエミッタフォロア回路バッファ回路が付加されるとともに、トランジスタQ1のエミッタ端子とトランジスタQ2のゲート端子との間に遅延回路Delay回路D1が付加されている。このエミッタフォロア回路は、正相信号処理回路及び逆相信号処理回路の生成する電圧の波形を安定化させるために設けられている。例えば、トランジスタQ0のコレクタ側に抵抗素子R7,R3等の抵抗素子R4以外の影響が及ばないようにしている。さらに、遅延回路D0は、トランジスタQ1のコレクタ端子の出力電圧において上記エミッタフォロア回路の影響で生じた遅延に対して、トランジスタQ0のエミッタ端子の出力電圧の位相を合わせるために設けられる。また、遅延回路D1は、トランジスタQ0のコレクタ端子の出力電圧において上記エミッタフォロア回路の影響で生じた遅延に対して、トランジスタQ1のエミッタ端子の出力電圧の位相を合わせるために設けられる。詳細には、トランジスタQ3のベース端子は、トランジスタQ0のコレクタ端子に接続され、トランジスタQ3のコレクタ端子は端子T3aに接続されている。また、トランジスタQ3のエミッタ端子は電流源I0を介して、端子T4aに接続されている。トランジスタQ4のベース端子は、トランジスタQ1のコレクタ端子に接続され、トランジスタQ4のコレクタ端子は端子T3aに接続されている。また、トランジスタQ4のエミッタ端子は電流源I1を介して、端子T4aに接続されている。これらのトランジスタQ3,Q4としては、例えば、NPNトランジスタが用いられる。次に、駆動回路3a,3bを用いた場合にLDを流れる駆動電流ILDの透過信号帯域を評価した。この場合、図7に示すような透過信号帯域比較用のテストベンチを用いた。TLine1~TLine4は伝送線路であり、それぞれ、20GHzで0.5dB程度の損失を含んでいる。入力信号である正相信号Vinp及び逆相信号Vinnとして正弦波の電圧信号が与えられ、入力信号は伝送線路を通って駆動回路3a,3bに入力される。駆動回路3a,3bは入力電圧信号に応じた電流信号Ip,Inを出力し、駆動電流ILDが変調される。この駆動電流ILDの帯域を、比較例と比較した結果を、図8に示している。比較例としては、図5に示した構成に対して、トランジスタM0のゲート端子にトランジスタQ0のエミッタ出力のみをキャパシタC0を介して印加するようにし、トランジスタQ2のベース端子にトランジスタQ1のエミッタ出力のみを直接印加するように変更した構成を想定した。また、駆動回路3aにおいては、R4=R5=50Ω、C3=C4=300fFを想定し、駆動回路3aにおいては、R4=R5=60Ω、C3=C4=140fF、遅延回路D0,D1の遅延時間=2psを想定した。この結果から、-3dB帯域は、比較例において11.86GHzであるのに対して、駆動回路3aにおいては13.11GHz、駆動回路3bにおいては14.23GHzとなっており、駆動回路3a,3bにおいて比較例に対して約1.3~2.4GHzの広帯域化が実現できている。以上説明した本実施形態に係る光送信装置1は、駆動回路3駆動回路3a,3bが、差動信号を用いて変調信号を制御するプッシュプル構成を有しているので、消費電力及びEMIが低減され、高い変調能力比較的大きな相互コンダクタンス及び広帯域性、を有しており、更に、実装が容易である。駆動回路3の全体の相互コンダクタンスmA/Vを、プル側の相互インダクタンスを増やさずに帯域劣化なし、駆動回路3の全体の相互コンダクタンスを増やすことが可能となる。相互コンダクタンスが比較的大きいので、変調信号を比較的大きくすることができる。また、トランジスタ1つ当たりのgm相互コンダクタンスを増やさずに済むので、高速応答性が損なわれることがない。高速応答性は、トランジスタの相互コンダクタンスが大きい程、損なわれる。さらに、正相信号処理回路で生成された正相成分に対応する電圧に逆相信号処理回路で生成された逆相成分の逆相に対応する電圧が重畳されて電圧制御電流源回路VCCS1が駆動され、逆相信号処理回路で生成された逆相成分に対応する電圧に正相信号処理回路で生成された正相成分の逆相に対応する電圧が重畳されて電圧制御電流源回路VCCS2が駆動される。これにより、駆動回路の周波数特性にピーキングをかけて高速動作を可能にすると共に、変調信号の大きさを大きくすることができる。その結果、信号透過帯域を拡げることができる。また、駆動回路3bにおいては、トランジスタQ0,Q1の逆相出力に対して他の抵抗成分が影響してしまうことを防止できるため、逆相出力の波形を安定化させることができる。さらに、遅延回路D0,D1を用いることで、トランジスタQ0,Q1の逆相出力の遅延に対して、トランジスタQ1,Q0のそれぞれの正相出力の波形を整合させることができるので、LDの変調電流ILDの歪を低減できる。以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。"