"振動子を共振器として使用して発振出力を生成する発振出力生成回路と、前記発振出力の振幅を検出する振幅検出回路と、前記振幅検出回路の出力に応じて前記発振出力をブーストするブースト回路とを有する発振回路であって、前記振幅検出回路は、前記発振出力が入力される絶対値回路と、前記絶対値回路の出力を入力とするローパスフィルタと、前記ローパスフィルタの出力を入力とするコンパレータとを備えることを特徴とする、発振回路。前記絶対値回路は、前記絶対値回路の出力部に共通接続された第1のトランジスタ及び第2のトランジスタを備え、前記第1のトランジスタのゲートが、前記振動子の入力側に接続され、前記第2のトランジスタのゲートが、前記振動子の出力側に接続される、請求項1に記載の発振回路。前記第1のトランジスタ及び前記第2のトランジスタは、前記発振出力生成回路及び前記ブースト回路に給電する同一の電源から給電される、請求項2に記載の発振回路。前記発振出力生成回路が、前記振動子に並列接続される第1のCMOSインバータを含み、前記ブースト回路が、前記発振出力をブーストする第2のCMOSインバータを含み、前記第1のCMOSインバータの出力部は、ダンピング抵抗を介して前記振動子の出力側の容量素子に接続され、前記第2のCMOSインバータの出力部は、ダンピング抵抗を介さずに前記容量素子に接続される、請求項1から3のいずれか一項に記載の発振回路。前記第2のCMOSインバータを構成するトランジスタのサイズは、前記第1のCMOSインバータを構成するトランジスタのサイズよりも小さい、請求項4に記載の発振回路。ところが、振動子の特性はその種類や個体差によって変わりうる。そのため、タイマー回路によりカウントされた発振開始からの時間が一定値を超えると発振出力のブーストを停止させる上述の従来技術では、タイマー回路の設定によっては、発振出力が安定する前に発振出力のブーストが停止してしまうおそれがある。そこで、そのような弊害を避けるため、検出された発振出力の振幅が一定値を超えると発振出力のブーストを停止させる方法が考えられる。この方法を実現するには、発振出力のブーストを停止させるため、発振出力の振幅が十分に大きくなった時点で変化する信号Vsを出力する振幅検出回路が必要となる。図1に、信号Vsを出力する振幅検出回路の一例を示す。図1の振幅検出回路は、パルス幅検出回路を用いて信号Vsを出力するものである。初段のコンパレータ4は、発振出力の振幅をVinとして閾値電圧Vbiasと直接比較する回路である。このように高周波の発振振幅をコンパレータでモニターする場合、入力される発振振幅の変化に追従できるように、高スルーレートが要求される。ところが、スルーレートは、コンパレータの出力電圧をVout、コンパレータ内の容量のキャパシタンスをC、その容量を充放電する電流をIとすると、SR=dVout/dt=I/C1で定義される。そのため、1に示されるように、スルーレートを高くするためには、電流Iの大きくしなければならず、コンパレータの消費電力が増加してしまう。そこで、本発明は、コンパレータの消費電力を抑えつつ、高周波の発振出力の振幅を検出できる、発振回路の提供を目的とする。上記目的を達成するため、本発明に係る発振回路は、振動子を共振器として使用して発振出力を生成する発振出力生成回路と、前記発振出力の振幅を検出する振幅検出回路と、前記振幅検出回路の出力に応じて前記発振出力をブーストするブースト回路とを有する発振回路であって、前記振幅検出回路は、前記発振出力が入力される絶対値回路と、前記絶対値回路の出力を入力とするローパスフィルタと、前記ローパスフィルタの出力を入力とするコンパレータとを備えることを特徴とするものである。本発明によれば、コンパレータの消費電力を抑えつつ、高周波の発振出力の振幅を検出できる。以下、図面を参照しながら、本発明を実施するための形態の説明を行う。図2は、本発明の実施形態例である発振回路100の構成図である。発振回路100は、水晶振動子1を共振器として使用してOSCOUT端子から出力される発振出力Vxを生成する発振出力生成回路11と、発振出力Vxの振幅を検出する振幅検出回路15と、振幅検出回路15の出力信号Vsに応じて発振出力Vxをブーストするブースト回路16とを有するものである。振幅検出回路15は、発振出力Vxが入力される絶対値回路12と、絶対値回路12の出力信号Vabsを入力とするローパスフィルタ13と、ローパスフィルタ13の出力信号を入力信号Vinとするコンパレータ14とを備えるものである。したがって、このような構成を備える発振回路100によれば、発振出力Vxの絶対値として絶対値回路12から出力された高周波の出力信号Vabsは図4b参照、ローパスフィルタ13によって低周波の信号に変換され、コンパレータ14の入力信号Vinとして入力される図4c参照。高周波の発振出力Vxを低周波信号に変換することで、コンパレータ14のスルーレートが低くても、高周波の発振出力Vxの振幅を正しく検出できる。したがって、コンパレータ内の寄生容量を充電する電流を小さく設定できるため、コンパレータの消費電力を抑えることができる。次に、発振回路100の構成について更に具体的に説明する。図2において、発振回路100は、半導体集積回路ICで構成された発振器である。発振回路100は、発振出力生成回路11と、振幅検出回路15と、ブースト回路16とを備えている。発振出力生成回路11に接続される水晶振動子1は、入力側のXT1端子と出力側のXT2端子を介して発振回路100に外付けされている。発振出力生成回路11と、振幅検出回路15と、ブースト回路16は、共通の電源2から供給される一定の基準電圧Vrefを電源電圧として動作する。なお、各図に示されるトランジスタは、例えば、MOSFETMOS電界効果トランジスタを表す。発振出力生成回路11は、CMOSインバータS1と、容量素子C11と、容量素子C12と、帰還抵抗R1とを備え、OSCOUT端子から出力される一定の発振周波数の発振出力Vxを生成する。CMOSインバータS1は、PチャネルのトランジスタM1とNチャネルのトランジスタM2から構成され、電源2によって生成される一定の基準電圧Vrefを電源電圧として動作する。CMOSインバータS1は、水晶振動子1に並列接続されている。容量素子C11は、CMOSインバータS1の入力部であるノードaとグランドとの間に接続されている。ノードaは、XT1端子に接続されている。容量素子C12は、CMOSインバータS1の出力部であるノードbとグランドとの間に接続される。ノードbは、XT2端子に接続されている。容量素子C12は、CMOSインバータS1の出力部であるノードbとグランドとの間に、ダンピング抵抗R2を介して接続されてもよい。ダンピング抵抗R2が挿入されている場合、ダンピング抵抗R2と容量素子C12との接続点であるノードcが、XT2端子に接続されている。ダンピング抵抗R2を追加することによって、意図しないスプリアス発振を抑制できるとともに、発振出力Vxの振幅が過剰に大きくなること防止できる。帰還抵抗R1は、CMOSインバータS1に並列接続され、ノードaとノードbとの間に挿入されている。水晶振動子1の両端のDC電圧は帰還抵抗R1により同電位である。また、コルビッツの容量素子C11,C12を調整することで、水晶振動子1の両側の電圧Vx1とVx2は、同じ振幅に調整できる。振幅検出回路15は、絶対値回路12と、ローパスフィルタ13と、コンパレータ14とを備えている。絶対値回路12は、発振出力Vxを絶対値化する回路である。水晶の両端電圧発振出力Vx1、Vx2の電圧を入力として、それぞれ発振中心に対して正側部分のみを取り出し、発振出力Vxの振幅の大きさに応じて変化する信号として、発振出力Vxを絶対値化した信号Vabsを出力する。ローパスフィルタ13は、振幅変動の大きい出力信号Vabsを所定のフィルタ定数によって平均値化する事で振幅変動の小さい信号に整流し、コンパレータ14の入力信号Vinを生成する。コンパレータ14は、入力信号Vinを所定の閾値電圧Vbiasと比較して、その比較結果を信号Vsとして出力する。コンパレータ14は、入力信号Vinが閾値電圧Vbiasよりも小さいとき、ローレベルの信号Vsを出力し、入力信号Vinが閾値電圧Vbiasよりも大きいとき、ハイレベルの信号Vsを出力する。入力信号Vinは整流によって発振波形よりも振幅が減衰する為、コンパレータの閾値は減衰量に合わせて比例的に調整される。図3は、振幅検出回路15の一例である。図3には、絶対値回路12と、ローパスフィルタ13と、コンパレータ14の詳細な構成が示されている。絶対値回路12は、絶対値回路12の出力ノードにソースが共通接続されたNチャネルのトランジスタM11,M12を備えている。トランジスタM11のゲートが、水晶振動子1の入力側のXT1端子図2参照に接続され、トランジスタM12のゲートが、水晶振動子1の出力側のXT2端子図2参照に接続されている。このように接続されていることによって、絶対値回路12は、図4aに示されるように、水晶振動子1の両側の電圧Vx1とVx2が互いに逆位相であることを利用して、図4bに示されるように、発振出力Vxの絶対値信号Vabsを出力できる。また、このように接続されていることによって、トランジスタM11,M12は、発振出力生成回路11及びブースト回路16と同じタイミングで電源2から電流を引っ張ることになる。そのため、トランジスタM11,M12のドレインが、発振出力生成回路11及びブースト回路16に給電する同一の電源2から供給される基準電圧Vrefに接続されていても、トランジスタM11,M12のオン/オフが、発振出力生成回路11及びブースト回路16の動作に与える影響を、図1の回路に比べて、抑えることができる。その結果、発振出力の停止等の不具合が生じる可能性を抑制できる。例えば図1の回路構成では、発振出力Vxと異なるデューティ比のパルスが生成されるため発振出力Vxのデューティ比は約50、電流源8は、発振出力生成回路11及びブースト回路16と異なるタイミングで電源2から電流を引っ張る。そのため、基準電圧Vrefに余分な脈動が生じやすく、発振出力生成回路11及びブースト回路16の動作に影響を与えるおそれがある。ローパスフィルタ13は、容量素子C1と抵抗R4から構成されるCRフィルタである。抵抗R4の一端が、絶対値回路12の出力ノードに接続されている。抵抗R4と容量素子C1との接続ノードは、基準電圧Vrefを動作電源電圧とするカレントミラーの出力トランジスタM14のドレインに接続されている。このように接続されることによって、ローパスフィルタ13は、図4cに示されるように、絶対値信号VabsからCRフィルタで高周波成分を取り除いた信号Vinを出力できる。また、このカレントミラーは、容量素子C1のディスチャージ量を制限するとともに、絶対値回路12の電流を制限する。なお、抵抗R4は、絶対値回路12とカレントミラーとの間ではなく、絶対値回路12とカレントミラーとの間の接続点と、容量素子C1との間に配置してもよい。コンパレータ14は、差動対とカレントミラーから構成される。差動対の一方のトランジスタM18のゲートに入力信号Vinが入力され、差動対のもう一方のトランジスタM19のゲートに閾値電圧Vbiasが入力される。コンパレータ14は、低周波の入力信号Vinを閾値電圧Vbiasと比較するため、スルーレートが低くてもよい。したがって、コンパレータ14内の寄生容量を充電する電流I1,I2を小さく設定できるので、消費電力を低減できる。また、コンパレータ14は、閾値電圧Vbiasにヒステリシスを設けるヒステリシス回路を備えている。ヒステリシス回路は、コンパレータ14の出力ノードにゲートが接続されたNチャネルのトランジスタM24を備える。トランジスタM24のオン/オフにより、抵抗の分圧比が変化することによって、閾値電圧Vbiasが変化する。これにより、入力信号Vinに含まれる平滑化しきれなかったリップルの影響による誤動作を防止する。図2において、ブースト回路16は、コンパレータ14によって発振出力Vxの振幅が所定の基準値を超えることが検出されることにより、発振出力Vxをブーストすることを停止する。すなわち、ブースト回路16は、入力信号Vinが閾値電圧Vbiasを超えたことを表すハイレベルの信号Vsが入力されることにより、発振出力Vxをブーストすることを停止する。ブースト回路16は、発振出力VxをブーストするCMOSインバータS2と、CMOSインバータS2の動作を停止させる停止回路反転回路3、並びにPチャネルのトランジスタM5及びNチャネルのトランジスタM6を備えている。トランジスタM5は、ゲートがコンパレータ14の出力ノードに接続され、ソースが基準電圧Vrefに接続され、ドレインがCMOSインバータS2のトランジスタM3のソースに接続されている。トランジスタM6は、ゲートが反転回路3を介してコンパレータ14の出力ノードに接続され、ソースがグランドに接続され、ドレインがCMOSインバータS2のトランジスタM4のソースに接続されている。このように接続されていることによって、コンパレータ14の出力信号Vsに応じて、ブースト回路16のCMOSインバータS2によるブースト動作とそのブースト動作の停止を制御できる。CMOSインバータS2は、PチャネルのトランジスタM3とNチャネルのトランジスタM4から構成され、基準電圧Vrefを電源電圧として動作する。CMOSインバータS2の入力部すなわち、トランジスタM3,M4のゲートは、CMOSインバータS1の入力部に接続されている。CMOSインバータS2の出力部すなわち、トランジスタM3,M4のドレインは、CMOSインバータS1の出力部に接続されている。CMOSインバータS2の出力部は、容量素子C12とXT2端子に接続されている。図2の場合、CMOSインバータS2は、ダンピング抵抗R2を介して、CMOSインバータS1と並列に接続されている。CMOSインバータS1の出力部であるノードbは、ダンピング抵抗R2を介して容量素子C12に接続され、CMOSインバータS2の出力部であるノードcは、ダンピング抵抗を介さずに容量素子C12に直接接続されている。ダンピング抵抗R2は意図しないスプリアス発振抑制のため挿入されるが、損失として働くため、負性抵抗を低下させてしまう。負性抵抗は大きいほど、発振出力Vxの振幅の増大速度が速くなる。そのため、起動時のみに動作するブースト回路16のCMOSインバータS2のノードcが、ダンピング抵抗を介さずに容量素子C12及びXT2端子に接続されていることにより、ダンピング抵抗を介して接続される場合に比べて、発振出力Vxの振幅の増大速度を速くできる。すなわち、発振が安定するまでの時間を短縮できる。また、ブースト回路16を構成するトランジスタM3,M4,M5,M6のサイズは、発振出力生成回路11のCMOSインバータS1を構成するトランジスタM1,M2のサイズよりも小さくする。これにより、トランジスタM3,M4,M5,M6の寄生容量を抑えるとともに、発振の種となる初期ノイズとして、フリッカノイズを大きくできるため、発振出力Vxの振幅の増大速度を速くできる。なお、トランジスタのサイズは、ゲート長とゲート幅によって決められる。トランジスタM3,M4,M5,M6のゲート長は、例えば、トランジスタM1,M2のゲート長の0.05倍~0.15倍が好ましい。トランジスタM3,M4,M5,M6のゲート幅は、例えば、トランジスタM1,M2のゲート幅の0.06倍~0.2倍が好ましい。図5,6に、発振出力Vxが安定するまでの起動時間のシミュレーション結果を示す。図5は、図2の発振回路100に対して、振幅検出回路15とブースト回路16とダンピング抵抗R2とが無い回路についてのシミュレーション結果である。図6は、図2の発振回路100についてのシミュレーション結果である。図5,6は、基準電圧Vrefを1.6Vとし、基準電圧Vrefの投入時から発振出力Vxの振幅が定常時の90に到達する時点までの起動時間を測定した結果である。図5,6に示されるように、ブースト回路16等を備える図2の発振回路100によれば、ブースト回路16等が無い場合に比べて、起動時間を約40短縮できる。以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形、改良及び置換を加えることができる。例えば、発振出力を生成するための共振器は、水晶振動子に限らず、セラミック振動子などでもよい。"