"基板上に導電膜を成膜し、前記導電膜の表面に対して他の層を積層する前に、酸素をプラズマ化したプラズマアッシング処理を施し、前記表面処理した前記導電膜上に、当該導電膜をパターン形成するためのマスクパターンを形成し、前記マスクパターンを用いて前記導電膜をウェットエッチングによりパターン形成する導電膜パターンの形成方法。前記基板は、半導体基板であることを特徴とする請求項1に記載の導電膜パターンの製造方法。前記導電膜を成膜する前に、前記基板上に絶縁膜を成膜し、前記導電膜は、前記絶縁膜上に成膜することを特徴とする請求項1又は2に記載の導電膜パターンの製造方法。しかしながら、本発明者が鋭意検討を重ねたところ、配線層203aに粒子レベルの欠けが生じやすいことがわかった。この欠けは、配線パターンが細線化するにつれて断線等の問題が生じやすくなるので深刻となる。なお、上記においては、配線パターンにおける問題点について述べたが、基板上に形成する配線以外の電極パッド等の導電膜パターン全般において同様の課題が生じ得る。本発明は、上記問題点に鑑みてなされたものであり、その目的とするところは、信頼性の高い導電膜パターンの製造方法を提供することである。本発明に係る導電膜パターンの形成方法は、基板上に導電膜を成膜し、前記導電膜の表面に対して他の層を積層する前に、酸素をプラズマ化したプラズマアッシング処理を施し、前記表面処理した前記導電膜上に、当該導電膜をパターン形成するためのマスクパターンを形成し、前記マスクパターンを用いて前記導電膜をウェットエッチングによりパターン形成するものである。前記基板の好ましい例は、半導体基板である。また、導電膜を成膜する前に、前記基板上に絶縁膜を成膜し、前記導電膜は、前記絶縁膜上に成膜されたものとしてもよい。本発明によれば、プラズマアッシング処理を行うことにより、成膜された導電膜の表面を酸化し、粒子間の隙間中に存在する酸素、窒素等のガスがプラズマの酸素と結合して導電膜外に放出される。このため、導電膜の粒子間を密にして、ウェットエッチング時にエッチャントが粒子間に侵入するのを防止できる。また、本発明の基板の好適な例は、半導体基板である。また、本発明は、上記態様において、前記導電膜を成膜する前に前記基板上に絶縁膜を成膜し、前記絶縁膜上に前記導電膜を成膜するようにしてもよい。本発によれば、信頼性の高い導電膜パターンの製造方法、及び半導体装置の製造方法を提供することができるという優れた効果を奏する。以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは異なる。また、同一の要素には、同一の符号を付し、適宜その説明を省略する。図1に、本発明に係る導電膜パターンの形成方法のフローチャート図を、図2に、本発明に係る導電膜パターンの形成方法の製造工程断面図を示す。本発明に係る導電膜パターンの形成方法は、図1に示すように、少なくとも以下のステップを有する。まず、ステップ1として、基板10上に導電膜21を成膜する図2a参照。次いで、ステップ2として、導電膜21上に他の積層膜を形成する前に、導電膜21表面にプラズマアッシング処理を施す図2b参照。その後,ステップ3として、プラズマアッシング処理後に、導電膜の表面に当該導電膜をパターン形成するためのマスクパターン30を形成する図2c参照。そして、ステップ4として、形成したマスクパターン30を用いて導電膜を等方性ウェットエッチングによりパターン形成する図2d。以上の工程を経て、導電膜パターン20を得る。基板10は、特に限定されないが、通常、シリコンウェハ等の半導体基板や、ガラス基板、プラスチック基板等の絶縁性基板である。基板10は、板状の他、シート状、フィルム状であってもよく、また、平面状の他、曲面状でもよい。基板10は、通常、導電膜21を成膜する前に、洗浄して表面を清浄化する。基板10の厚みは、任意でよいが、各種の成膜やプロセスの熱履歴等によって基板のひずみが生じて、パターニング精度が低下することのないよう厚みを考慮する。導電膜パターン20は、例えば、配線、電極パッド、ゲート電極、ソース電極、ドレイン電極などである。導電膜パターン20の材料は、特に限定されないが、アルミニウム、銅、銀、金、タンタル、チタン、モリブテン、クロム,又はこれらの金属を主成分とする合金等が挙げられる。また、ITO等の導電膜であってもよい。導電膜21の成膜方法は、スパッタリング法等の公知の技術を制限なく利用できる。膜厚は、用途に応じて、適宜選定可能である。例えば、10~500nm程度である。導電膜21は、単層でもよいし、複数層の積層体であってもよい。例えば、導電膜21は、その下層に、基板と導電膜パターン間の相互拡散を防止するためのバリアメタル例えば、TiN、WN、Ti、TaN、Taなどを設けた積層構造としてもよい。導電膜パターン20のパターン形成は、フォトリソグラフィー工程によって行う。具体的には、フォトレジスト材料を塗布して乾燥した後に、所定のパターンが形成されたフォトマスクを通して露光し、現像することで所定のパターンを塗膜に転写する。得られたフォトレジストのマスクパターン30は、通常、加熱して硬化させる。導電膜パターン20は、マスクパターン30越しにウェットエッチングすることにより得られる。導電膜パターン20を形成した後は、通常、マスクパターン30は、除去する。なお、マスクパターン30を除去せずに保護膜等として残しておいてもよい。導電膜パターン20を形成するためのウェットエッチング処理の用いる薬液エッチャントは、公知の材料を制限なく利用できる。例えば、フッ酸:フッ化アンモニウムを含有した純水や、リン酸、酢酸、硝酸を主成分とした溶液、第2硝酸セリウムアンモン及び硝酸が混合されてなる水溶液等が挙げられる。なお、導電膜パターン20の上層の被覆性が問題となる場合には、パターンエッジがテーパー形状となるようにすることが好ましい。なお、本発明の趣旨を逸脱しない範囲において、上記ステップ以外の他の工程が含まれていてもよい。例えば、上記ステップ4の後、必要に応じて導電膜パターン20の上層に保護膜、絶縁膜、層間絶縁膜、半導体層などを積層してもよい。本発明に係る導電膜パターン20は、半導体集積回路や薄膜トランジスタアレイ基板等の素子を構成する種々の配線、電極等に利用できる。例えば、図3aに示すように、基板10上であって、導電膜パターン20aの下層に絶縁膜40を形成してもよい。絶縁膜を設けることにより、導電膜パターン20aと基板10間に大きな寄生容量が生じるのを防止できる。絶縁膜としては、公知の材料を制限なく利用できる。酸化シリコン、BPSGBoronPhosphorusSiliconGlass、誘電率の高いHigh-k材料、誘電率の低いLow-k材料などが挙げられる。絶縁膜40は、単層であってもよいし、複数層の積層体であってもよい。また、導電膜パターン20aを被覆する保護膜50が形成されていてもよい。保護膜50は、SiNや、ポリイミド膜等の公知の材料を制限なく利用できる。また、本発明に係る導電膜パターンは、図3bに示すように、多層配線構造の配線や電極の導電膜パターン20aとして利用してもよい。層間絶縁膜としては、特に限定されないが、誘電率の低いLow-k材料などが挙げられる。図3bの例では、導電膜パターン20aの上層に、層間絶縁膜51を介して第2導電膜パターン20bが、第2導電膜パターン20b上に層間絶縁膜52を介して第3導電膜パターン20cが積層されている。さらに、本発明に係る導電膜パターンは、図3cに示すように、薄膜トランジスタアレイ基板の薄膜トランジスタ構造のゲート電極、ゲート配線等の導電膜パターン20d、ソース電極、ソース配線等の導電膜パターン20eとして利用してもよい。図3cにおいて、例えば、基板10はラス等の絶縁性基板であり、符号61は半導体層、符号62はオーミックコンタクト層である。本発明の導電膜パターンは、上述した例以外にも種々の導電膜パターンの製造に利用することができる。次に、本発明に係る導電膜パターンの形成方法によって品質の高い導電膜パターンが得られる理由について、比較例を参照しつつ説明する。<比較例>比較例に係る導電膜パターンの形成方法は、上述した図1のステップ2の工程を省略した以外は、図1、図2を用いて説明した方法と同様である。すなわち、比較例に係る導電膜パターンは、図2bに示すプラズマアッシング工程を行わずに導電膜パターンを形成したものである。図8は、比較例に係る導電膜パターンの模式的断面図である。比較例に係る導電膜パターン120は、本発明者が鋭意検討を重ねたところ、図8に示すように、ウェットエッチングプロセスの際に粒子ごと欠け123が生じて不良品となりやすいことがわかった。これは、ウェットエッチング処理の際に用いる薬液が、マスクパターン130と導電膜パターン120の界面や、導電膜パターン120の粒子グレイン境界に染み込み、グレインごと消失してしまうためである。このため、所定の導電膜パターンを確保することができない。導電膜パターン120が細線の配線である場合には、上述の欠け123は、配線の一部の消失につながり断線となってしまう。これに対し、本発明に係る導電膜パターンの形成方法によれば、プラズマアッシング処理ステップ2を行っているので、導電膜パターン20の品質を向上させることができる。これは、プラズマアッシング処理を行う前には、図4aに示すように、導電膜21の粒子間に隙間が存在して酸素等のガスが存在しているが、プラズマアッシング処理後には、図4bに示すように、粒子間隔を狭めることができるためである。これは、プラズマアッシング処理によって、成膜された導電膜21の表面を酸化し、粒子間の隙間22中に存在する酸素、窒素等のガスがプラズマの酸素と結合して外に放出されるからである。酸素等を放出させることによって、粒子間を密にし、ウェットエッチング時にエッチャントが粒子間に侵入するのを防止できる。また、導電膜パターン20の粒子間を密にすることによって、その上層に形成するマスクパターン30と導電膜パターン20との間に隙間部ができるのを防止することができる。すなわち、導電膜パターン20とマスクパターン30との密着性を良好に保つことができる。その結果、ウェットエッチング時にエッチャントが導電膜パターン20とマスクパターン30の界面に侵入するのを防止して、導電膜パターンの欠けや一部が消失することを防止できる。本発明によれば、品質の高い導電膜パターンが得られるので、細線の配線等において特に有用である。<実施例>図5は、実施例に係る導電膜パターンの一例を示す模式的断面図である。基板10上に、絶縁膜40、配線を形成するための導電膜パターン20がこの順で積層されている。基板10は、半導体基板である。絶縁膜40は、酸化シリコンとし、導電膜パターン20は、アルミニウムとする。次に、本実施例に係る導電膜パターンの製造方法の一例について図6を用いつつ説明する。まず、基板10として半導体基板を用意して洗浄し、その上層に絶縁膜40として酸化シリコンをスパッタリング法により成膜する。次いで、導電膜パターン20を形成するために導電材料としてAlをPVDPhysicalVaporDepositionスパッタリング法により成膜する図6a参照。次いで、導電膜21中の酸素等のガスを除去するように、当該導電膜21表面に酸素をプラズマ化したプラズマアッシング処理を施す図6b参照。その後、フォトレジスト膜を成膜し、フォトリソグラフィー工程によってマスクパターン30を形成する図6c参照。そして、ウェットエッチング処理エッチャント:リン酸、酢酸、硝酸を主成分とした溶液によって導電膜パターン20を形成する図6d参照。その後、マスクパターン30をプラズマ処理等の公知の方法により除去する不図示。これにより、図5に示すアルミニウムからなる配線構造である導電膜パターン20を得る。本実施例によれば、アルミ配線の不良となる欠けや消失といった不具合を防止することができる。なお、実施例においては、導電膜21の材料としてアルミニウムの例を挙げたが、これに代えて銅、金、銀等や、これらを主成分とする合金を用いてもよい。また、図5の上記絶縁膜40は、用途に応じてバリアメタル等の他の層に変更してもよい。また、基板上に導電膜21のパターンを直接形成してもよい。"