複数のメモリセルと、論理値1を第1の参照セルに書き込むための第1の書込み回路と、論理値0を第2の参照セルに書き込むための第2の書込み回路と、列デコーダ回路と、行デコーダ回路とを含み、前記参照セルの各々が、前記行デコーダ回路および前記列デコーダ回路の出力に基づいて、書込み動作のために選択可能である、不揮発性メモリ。前記複数のメモリセルの各々が、抵抗ベースの記憶素子を含む、請求項1に記載のメモリ。前記複数のメモリセルの各々が、磁気抵抗ランダムアクセスメモリ回路、相変化ランダムアクセスメモリ回路、またはスピントルク注入MRAM回路を含む、請求項2に記載のメモリ。前記参照セルの各々が、前記参照セルの別の1つに隣接して位置する、請求項1に記載のメモリ。メモリセルのデータ値を、前記第1の参照セルおよび前記第2の参照セルに基づく参照データ値と比較するように構成される、センス増幅器をさらに含む、請求項1に記載のメモリ。前記参照データ値が、前記第1の参照セルと関連付けられる論理値1の第1の電圧よりも小さく、かつ前記第2の参照セルと関連付けられる論理値0の第2の電圧よりも大きな、参照電圧に対応する、請求項5に記載のメモリ。少なくとも1つの半導体ダイに組み込まれた、請求項1に記載のメモリ。セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに含み、前記デバイスに組み込まれる、請求項1に記載のメモリ。複数のメモリセルおよび参照線を含むメモリアレイを含む、不揮発性メモリであって、前記参照線の少なくとも1つが、書込み命令を受け取ったことに応答して、かつ専用の参照セル書込み命令を必要とせずに、前記メモリアレイ内の前記複数のメモリセルの1つの書込み動作と同時に設定可能な、参照セルと関連付けられる、不揮発性メモリ。前記参照セルに結合される列デコーダ回路をさらに含み、前記参照セルが、前記列デコーダ回路の出力に少なくとも一部基づく書込み動作のために選択可能である、請求項9に記載のメモリ。前記複数のメモリセルの1つのデータ値を、第1の参照セルおよび第2の参照セルに基づく参照データ値と比較するように構成される、センス増幅器をさらに含む、請求項9に記載のメモリ。前記第1の参照セルが論理値1と関連付けられ、前記第2の参照セルが論理値0と関連付けられる、請求項11に記載のメモリ。前記参照データ値が、参照電圧に対応し、前記参照電圧が、前記第1の参照セルと関連付けられる論理値1に対応する第1の電圧よりも小さく、かつ前記第2の参照セルと関連付けられる論理値0に対応する第2の電圧よりも大きい、請求項12に記載のメモリ。前記メモリセルの各々が抵抗ベースの記憶素子を含み、前記参照セルの各々が抵抗ベースの記憶素子を含む、請求項13に記載のメモリ。前記抵抗ベースの記憶素子の各々が、スピントルク注入磁気抵抗ランダムアクセスメモリの磁気トンネル接合素子を含む、請求項14に記載のメモリ。4つの参照セルをさらに含み、前記4つの参照セルの各々が2つの参照線と関連付けられ、前記4つの参照セルの各々が、前記参照セルの別の1つに隣接して位置する、請求項9に記載のメモリ。少なくとも1つの半導体ダイに組み込まれた、請求項9に記載のメモリ。セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに含み、前記デバイスに組み込まれる、請求項9に記載のメモリ。複数のメモリセルと、論理値1を第1の参照セルに書き込むための第1の書込み回路であって、前記第1の参照セルが、第1の抵抗ベースの記憶素子を含む、第1の書込み回路と、論理値0を第2の参照セルに書き込むための第2の書込み回路であって、前記第2の参照セルが、第2の抵抗ベースの記憶素子を含む、第2の書込み回路と、列デコーダ回路と、行デコーダ回路とを含み、前記参照セルの各々が、前記行デコーダ回路の第1の出力および前記列デコーダ回路の第2の出力に基づいて、書込み動作のために選択可能であり、書き込み命令を受け取ったことに応答して、かつ専用の参照セル書込み命令を必要とせずに、前記複数のメモリセルの1つの書込み動作と同時に設定可能である、不揮発性メモリ。前記複数のメモリセルの1つのデータ値を、参照データ値と比較するように構成されるセンス増幅器をさらに含み、前記参照データ値が、前記第1の参照セルと関連付けられた論理値1に対応する第1の電圧よりも小さく、前記第2の参照セルと関連付けられた論理値0に対応する第2の電圧よりも大きな、参照電圧に対応する、請求項19に記載のメモリ。少なくとも1つの半導体ダイに組み込まれた、請求項19に記載のメモリ。セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに含み、前記デバイスに組み込まれる、請求項19に記載のメモリ。行デコーダ回路の第1の出力と、列デコーダ回路の第2の出力とに基づいて、書込み動作のために参照回路を選択するステップと、書込み命令を受け取ったことに応答し、かつ専用の参照回路書込み命令を必要とせずに、メモリアレイの複数のメモリセルの少なくとも1つの書込み動作と同時に、前記参照回路を設定するステップとを含む、方法。前記少なくとも1つのメモリセルからデータ信号を受け取るステップであって、前記少なくとも1つのメモリセルが抵抗ベースの記憶素子を含む、ステップと、第1の参照セルおよび第2の参照セルを含む前記参照回路から参照信号を受け取るステップであって、前記第1の参照セルと前記第2の参照セルの各々が抵抗ベースの記憶素子を含む、ステップと、前記少なくとも1つのメモリセルから受け取られた前記データ信号と、前記参照回路から受け取られた前記参照信号を比較するステップであって、前記参照信号が、前記第1の参照セルの論理値1と関連付けられる第1の電圧よりも小さく、前記第2の参照セルの論理値0と関連付けられる第2の電圧よりも大きな、参照電圧に対応する、ステップとをさらに含む、請求項23に記載の方法。前記抵抗ベースの記憶素子の各々が、磁気トンネル接合デバイスを含む、請求項24に記載の方法。メモリを含む装置であって、前記メモリが、行デコーダ回路の第1の出力と、列デコーダ回路の第2の出力とに基づいて、書込み動作のために参照回路を選択するための手段と、書込み命令を受け取ったことに応答し、かつ専用の参照回路書込み命令を必要とせずに、メモリアレイの複数のメモリセルの少なくとも1つの書込み動作と同時に、前記参照回路を設定するための手段とを含む、装置。少なくとも1つの半導体ダイに組み込まれる、請求項26に記載の装置。セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに含み、前記メモリが前記デバイスに組み込まれる、請求項26に記載の装置。行デコーダ回路の第1の出力と、列デコーダ回路の第2の出力とに基づいて、書込み動作のために参照回路を選択するための第1のステップと、書込み命令を受け取ったことに応答し、かつ専用の参照回路書込み命令を必要とせずに、メモリアレイの複数のメモリセルの少なくとも1つの書込み動作と同時に、前記参照回路を設定するための第2のステップとを含む、方法。前記第1のステップおよび前記第2のステップが、電子デバイスに組み込まれたプロセッサにより実行される、請求項29に記載の方法。プロセッサにより実行可能な命令を記録するコンピュータ可読記録媒体であって、前記命令が、行デコーダ回路の第1の出力と、列デコーダ回路の第2の出力とに基づいて、書込み動作のために参照回路を選択し、書込み命令を受け取ったことに応答し、かつ専用の参照回路書込み命令を必要とせずに、メモリアレイの複数のメモリセルの少なくとも1つの書込み動作と同時に、前記参照回路を設定するように、前記プロセッサにより実行可能な命令を含む、コンピュータ可読記録媒体。前記プロセッサが、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定位置データユニット、および前記コンピュータからなる群から選択されるデバイスに組み込まれる、請求項31に記載のコンピュータ可読記録媒体。半導体デバイスの少なくとも1つの物理的な特性を表す設計情報を受け取るステップであって、前記半導体デバイスが、複数のメモリセルおよび参照線を含むメモリアレイであって、前記参照線の少なくとも1つが、書込み命令を受け取ったことに応答して、かつ専用の参照セル書込み命令を必要とせずに、前記メモリアレイ内の前記複数のメモリセルの1つの書込み動作と同時に設定可能な、参照セルと関連付けられる、メモリアレイを含む、ステップと、前記設計情報を変換してファイルフォーマットに適合させるステップと、前記変換された設計情報を含むデータファイルを生成するステップとを含む、方法。前記データファイルがGDSIIフォーマットを含む、請求項33に記載の方法。半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、前記設計情報に従って、前記半導体デバイスを製造するステップであって、前記半導体デバイスが、複数のメモリセルおよび参照線を含むメモリアレイを含み、前記参照線の少なくとも1つが、書込み命令を受け取ったことに応答して、かつ専用の参照セル書込み命令を必要とせずに、前記メモリアレイ内の前記複数のメモリセルの1つの書込み動作と同時に設定可能な、参照セルと関連付けられる、ステップとを含む、方法。前記データファイルがGDSIIフォーマットを有する、請求項35に記載の方法。パッケージングされた半導体デバイスの回路基板上での物理的な位置情報を含む設計情報を受け取るステップであって、半導体メモリを含む前記パッケージングされた半導体デバイスが、複数のメモリセルおよび参照線を含むメモリアレイであって、前記参照線の少なくとも1つが、書込み命令を受け取ったことに応答して、かつ専用の参照セル書込み命令を必要とせずに、前記メモリアレイ内の前記複数のメモリセルの1つの書込み動作と同時に設定可能な、参照セルと関連付けられる、メモリアレイを含む、ステップと、前記設計情報を変換して、データファイルを生成するステップとを含む、方法。前記データファイルがGERBERフォーマットを有する、請求項37に記載の方法。パッケージングされた半導体デバイスの回路基板上での物理的な位置情報を含む設計情報を含むデータファイルを受け取るステップと、前記設計情報に従って、前記パッケージングされた半導体デバイスを受け取るように構成された前記回路基板を製造するステップであって、前記パッケージングされた半導体デバイスが、複数のメモリセルおよび参照線を含むメモリアレイを含む構造を含み、前記参照線の少なくとも1つが、書込み命令を受け取ったことに応答して、かつ専用の参照セル書込み命令を必要とせずに、前記メモリアレイ内の前記複数のメモリセルの1つの書込み動作と同時に設定可能な、参照セルと関連付けられる、ステップとを含む、方法。前記データファイルがGERBERフォーマットを有する、請求項39に記載の方法。前記回路基板を、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込むステップをさらに含む、請求項39に記載の方法。前述のポータブルパーソナルコンピューティングデバイスは、特定のデバイスの使用および動作に関連するデータを記憶するための、メモリを含む。スピントルク注入磁気ランダムアクセスメモリのような、抵抗ベースのメモリは、高密度で、高速で、長期の不揮発性のデータ記憶を実現する。抵抗ベースのメモリの各参照セルに対する、参照セルの書込みは、時間のかかる作業であることがあり、専用の参照セル書込み命令を必要とし得る。専用の外部の参照セル書込み命令は、システムのコストを上げる可能性がある。本開示の実施形態は、抵抗ベースのメモリのメモリセルにおいてデータ値を書き込むと同時に、抵抗ベースのメモリの参照セルにおいてデータ値を書き込む、装置および方法を提供する。参照セルの各々は、行デコーダ回路の出力および列デコーダ回路の出力に基づいて、書込み動作のために選択可能であるので、参照セルを、データセルの設定と同時に、かつそれに応答して、設定できるようになる。その結果、参照セルの設定は、より好都合に遂行され得る。ある特定の実施形態では、不揮発性メモリが開示される。不揮発性メモリは、複数のメモリセルを含む。不揮発性メモリはまた、論理値1を第1の参照セルに書き込むための第1の書込み回路と、論理値0を第2の参照セルに書き込むための第2の書込み回路とを、含み得る。不揮発性メモリはまた、列デコーダ回路および行デコーダ回路も含む。参照セルの各々は、行デコーダ回路および列デコーダ回路の出力に基づいて、書込み動作のために選択可能である。別の特定の実施形態では、不揮発性メモリが開示される。不揮発性メモリは、複数のメモリセルおよび参照線を含む、メモリアレイを含む。参照線の少なくとも1つは、書込み命令を受け取ったことに応答して、かつ専用の参照セル書込み命令を必要とせずに、メモリアレイ内の複数のメモリセルの1つの書込み動作と同時に設定可能な、参照セルと関連付けられる。別の特定の実施形態では、不揮発性メモリが開示される。不揮発性メモリは、複数のメモリセルを含む。複数のメモリセルの各々は、抵抗ベースの記憶素子を含む。不揮発性メモリは、論理値1を第1の参照セルに書き込むための、第1の書込み回路を含む。第1の参照セルは、第1の抵抗ベースの記憶素子を含む。不揮発性メモリは、論理値0を第2の参照セルに書き込むための、第2の書込み回路を含む。第2の参照セルは、第2の抵抗ベースの記憶素子を含む。不揮発性メモリはまた、列デコーダ回路および行デコーダ回路も含む。参照セルの各々は、行デコーダ回路の第1の出力と、列デコーダ回路の第2の出力とに基づいて、書込み動作のために選択可能である。各参照セルは、書込み命令を受け取ったことに応答して、かつ専用の参照セル書込み命令を必要とせずに、複数のメモリセルの1つの書込み動作と同時に設定可能である。別の特定の実施形態では、方法が開示される。方法は、行デコーダ回路の第1の出力と、列デコーダ回路の第2の出力とに基づいて、書込み動作のために参照回路を選択するステップを含む。方法はさらに、書込み命令を受け取ったことに応答し、かつ専用の参照回路書込み命令を必要とせずに、メモリアレイの複数のメモリセルの少なくとも1つの書込み動作と同時に、参照回路を設定するステップを含む。開示された実施形態の少なくとも1つにより提供される1つの具体的な利点には、STTMRAMセルのような抵抗ベースのメモリの参照セルにおいて、専用の参照セル書込み命令を必要とすることなく、確実にデータ値を書き込むことによって、抵抗ベースの記憶デバイスの性能が改善できるということがある。参照セルの設定に専用の参照セル書込み命令が必要とされないことで、参照セルの設定はより迅速に遂行され得る。図1を参照すると、参照セルを伴い列デコーダを有する抵抗ベースのメモリ回路の、ある特定の例示的な実施形態が示され、全体的に100と表される。抵抗ベースのメモリ100は、メモリアレイ102およびメモリアレイ102に結合される行デコーダ回路104を含む。メモリアレイ102は、複数のメモリセルまたはデータセル110~116と、複数の参照セル118、120を含む。メモリアレイ102は、読取り書込み回路108および列デコーダ回路106に結合される。読取り書込み回路108は、参照書込み回路126を含む。参照書込み回路126は、第1の書込み回路128および第2の書込み回路130を含む。行デコーダ回路104の出力および列デコーダ回路106の出力に応答して、書込み動作が参照セル118、120において実行され得るように、列デコーダ回路106は読取り書込み回路108に結合されるので、参照セル118、120を、データセル110~116の設定と同時に、かつそれに応答して、設定できるようになる。その結果、参照セルの設定は、より迅速に遂行され得る。ある特定の実施形態では、メモリアレイ102は、磁気抵抗ランダムアクセスメモリ、相変化ランダムアクセスメモリ、またはスピントルク注入MRAMのような、抵抗ベースのメモリである。データセル110~116および参照セル118、120は各々、磁気トンネル接合デバイスのような抵抗ベースの記憶素子を含む。動作中、読取り書込み回路108は、論理値1または論理値0のようなデータ値を、データセル110~116の各々に、個別に、または、選択された行および列に基づいて組み合わせて、書き込むようになされる。参照書込み回路126は、第1の書込み回路128を介して、論理値1を第1の参照セル118に書き込むようになされ、第2の書込み回路130を介して、論理値0を第2の参照セル120に書き込むようになされる。参照セル118、120の各々は、行デコーダ回路104の第1の出力と、列デコーダ回路106の第2の出力とに基づいて、書込み動作のために選択可能である。参照セル118、120の少なくとも1つは、読取り書込み回路108からの書込み命令を受け取ったことに応答して、かつ、外部のソースから受け取られる専用の参照回路書込み命令を必要とせずに、データセル110~116の少なくとも1つの書込み動作の間、データセル110~116の1つと同時に設定可能である。その結果、専用の書込み命令に応答してデータセルとは別に参照セルを設定するシステムよりも、参照セルの設定を、より迅速に遂行することができる。加えて、データの書込みにより参照の書込みをトリガすることによって、参照セルの経時効果がデータセルをより綿密に監視することができ、信頼性の向上が実現する。図2を参照すると、メモリセルのデータ値と参照回路の参照データ値を比較するように構成されるセンス増幅器を含む、抵抗ベースのメモリ回路のある例示的な実施形態が示され、全般的に200と表される。抵抗ベースのメモリ200は、第1の参照経路210および第2の参照経路220を有する、参照回路202を含む。抵抗ベースのメモリ200は、データ経路240も含む。参照経路210、220、およびデータ経路240は、一般に、メモリセル部分206に負荷要素を提供して、第2のセンス増幅器部分207で比較するための出力信号を生成する、第1のセンス増幅器部分204を有するものとして、指定される。ある特定の実施形態では、抵抗ベースのメモリ200は、磁気抵抗ランダムアクセスメモリ、相変化ランダムアクセスメモリ、またはスピントルク注入MRAMである。第1の参照経路210は、pチャネル金属酸化膜半導体電界効果トランジスタ負荷212のような、負荷デバイスを含む。PMOS負荷212は、第1の参照ノード260に結合され、そして第1の参照ノード260は、クランプトランジスタ214に結合される。第1の読取り選択トランジスタ215が、クランプトランジスタ214に結合される。抵抗ベースの記憶素子216の論理値1の状態に対応する、抵抗R1を有する抵抗ベースの記憶素子216は、第1の読取り選択トランジスタ215に結合され、書込み選択トランジスタ213にも結合される。抵抗ベースの記憶素子は、論理値1に対応する第1の抵抗および論理値0に対応する第2の抵抗を有するデバイスであり、たとえば、説明のための非限定的な例として、磁気トンネル接合デバイスまたはPRAMメモリセルである。アクセストランジスタ218が、抵抗ベースの記憶素子216に結合される。第2の読取り選択トランジスタ265が、アクセストランジスタ218に結合される。第2の書込み選択トランジスタ267が、アクセストランジスタ218に結合される。第2の参照経路220は、PMOS負荷222のような負荷デバイスを含む。PMOS負荷222は、第1の参照ノード260に結合され、そして第1の参照ノード260は、クランプトランジスタ224に結合される。第3の読取り選択トランジスタ225が、クランプトランジスタ224に結合される。抵抗ベースの記憶素子226の論理値0の状態に対応する、抵抗R0を有する抵抗ベースの記憶素子226は、読取り選択トランジスタ225に結合され、第3の書込み選択トランジスタ223にも結合される。アクセストランジスタ228が、抵抗ベースの記憶素子226に結合される。第4の読取り選択トランジスタ261が、アクセストランジスタ228に結合される。第4の書込み選択トランジスタ263が、アクセストランジスタ228に結合される。第1の参照セル219は、第1の参照経路210の、抵抗ベースの記憶素子216およびアクセストランジスタ218を含む。第2の参照セル221は、第2の参照経路220の、抵抗ベースの記憶素子226およびアクセストランジスタ228を含む。データ経路240は、PMOS負荷242のような負荷デバイスを含む。PMOS負荷242は、第2の参照ノード264に結合され、そして第2の参照ノード264は、クランプトランジスタ244に結合される。第1の読取り選択トランジスタ245が、クランプトランジスタ244に結合される。抵抗ベースの記憶素子246の論理状態に対応する、抵抗Rを有する抵抗ベースの記憶素子246は、第1の読取り選択トランジスタ245に結合され、第1の書込み選択トランジスタ243にも結合される。アクセストランジスタ248が、抵抗ベースの記憶素子246に結合される。第2の読取り選択トランジスタ266が、アクセストランジスタ248に結合される。第2の書込み選択トランジスタ268が、アクセストランジスタ248に結合される。データセル229は、データ経路240の、抵抗ベースの記憶素子246およびアクセストランジスタ248を含む。一般に、経路210、220、240の各々の対応するコンポーネントは、同様の構成を有してもよく、実質的に同様の方式で動作してもよい。クランプトランジスタ214、224、および244の各々は、信号Vclamp254に基づいて、それぞれの経路210、220、および240を通る電流および電圧を制限するように機能する。信号Vclamp254は、クランプトランジスタ214、224、および244が、クランプトランジスタとして機能することを可能にする、共通のゲート電圧を表す。アクセストランジスタ218、228、および248の各々は、アクセストランジスタ218、228、および248への共通のゲート電圧を表す共通の信号VWLに基づいて、それぞれの経路210、220、および240を電流が流れるのを、選択的に可能にする。PMOS負荷デバイス212、222、および242の各々は、ゲート電圧が第1の参照ノード260における電圧Vrefに等しくなるように第1の参照ノード260に結合される、ゲート端子を有する。抵抗ベースの記憶素子226および抵抗ベースの記憶素子246は、論理値0が抵抗ベースの記憶素子246に記憶されるべきときに同時に書き込まれてよく、または、抵抗ベースの記憶素子216および抵抗ベースの記憶素子246は、論理値1が抵抗ベースの記憶素子246に記憶されるべきときに同時に書き込まれてもよい。ある特定の実施形態では、抵抗ベースの記憶素子216と抵抗ベースの記憶素子226の両方が、適切な電圧を、書込み選択トランジスタ213、第2の書込み選択トランジスタ267、第3の書込み選択トランジスタ223、および第4の書込み選択トランジスタ263に与えることにより、抵抗ベースの記憶素子246と同時に設定され得る。ある特定の実施形態では、書込み選択トランジスタ213および書込み選択トランジスタ267は、第1の書込み回路を含み、第3の書込み選択トランジスタ223および第4の書込み選択トランジスタ263は、第2の書込み回路を含む。第2のセンス増幅器部分207は電圧センス増幅器であり、第2の参照ノード264における電圧に対応するデータ信号datainを受け取るように結合されるデータトランジスタ209を含む。第2のセンス増幅器部分207は、第1の参照ノード260における電圧に対応する参照信号refinを受け取るようにも結合される、参照トランジスタ211も含む。ある特定の実施形態では、第1の参照ノード260における電圧は、抵抗ベースの記憶素子R1216と関連付けられる論理値1よりも小さく、抵抗ベースの記憶素子R0226と関連付けられる論理値0よりも大きな、参照電圧に対応する参照データ値である。たとえば、参照データ値は、抵抗ベースの記憶素子R1216と関連付けられる論理値1と関連付けられる参照電圧と、抵抗ベースの記憶素子R0226と関連付けられる論理値0と関連付けられる参照電圧との、実質的に中点であってよい。データ信号datainは、それぞれの電圧値に基づいて参照信号refinと比較され、参照セルの状態を決定する。第2のセンス増幅器部分207は、データ信号datainと参照信号refinの比較に応答して、出力Sao201、Saob203を生成するように構成される。図3を参照すると、書込み動作のために参照回路を選択する方法の、第1の例示的な実施形態の流れ図が示され、全体的に300と表される。方法300は、図1のシステム100のコンポーネント、図2のシステム200のコンポーネント、他の抵抗ベースのメモリデータ感知システムもしくはデバイス、またはこれらの任意の組合せによって、実行され得る。302において、参照回路が、行デコーダ回路および列デコーダ回路の出力に基づいて、書込み動作のために選択される。ある特定の実施形態では、参照回路は図1の参照セル118、120を含み、行デコーダ回路は図1の行デコーダ回路104であり、列デコーダ回路は図1の列デコーダ回路106である。304において、参照回路は、外部の参照回路書込み命令を必要とすることなく、メモリアレイの中の複数のメモリセルの少なくとも1つの書込み動作と同時に、設定される。たとえば、抵抗ベースの記憶素子226および抵抗ベースの記憶素子246は、論理値0が抵抗ベースの記憶素子246に記憶されるべきときに同時に書き込まれてよく、または、抵抗ベースの記憶素子216および抵抗ベースの記憶素子246は、論理値1が抵抗ベースの記憶素子246に記憶されるべきときに同時に書き込まれてもよい。ある特定の実施形態では、抵抗ベースの記憶素子216と抵抗ベースの記憶素子226の両方が、適切な電圧を、書込み選択トランジスタ213、第2の書込み選択トランジスタ267、第3の書込み選択トランジスタ223、および第4の書込み選択トランジスタ263に与えることにより、抵抗ベースの記憶素子246と同時に設定され得る。抵抗ベースの記憶デバイスの性能は、専用の参照セル書込み命令を必要とすることなく、MRAMセルのような抵抗ベースのメモリの参照セルにおいてデータ値を確実に書き込むことによって、向上し得る。なぜなら、参照セルの設定は、より迅速に遂行され得るからである。加えて、データの書込みにより参照の書込みをトリガすることによって、参照セルの経時効果がデータセルをより綿密に監視することができ、信頼性の向上が実現する。図4を参照すると、書込み動作のために参照回路を選択する方法の、第2の例示的な実施形態の流れ図が示され、全体的に400と表される。方法400は、図1のシステム100のコンポーネント、図2のシステム200のコンポーネント、他の抵抗ベースのメモリデータ感知システムもしくはデバイス、またはこれらの任意の組合せによって、実行され得る。402において、参照回路が、行デコーダ回路および列デコーダ回路の出力に基づいて、書込み動作のために選択される。ある特定の実施形態では、参照回路は図1の参照セル118、120を含み、行デコーダ回路は図1の行デコーダ回路104であり、列デコーダ回路は図1の列デコーダ回路106である。404において、参照回路は、書込み命令を受け取ったことに応答し、かつ外部のソースから受け取られる専用の参照回路書込み命令を必要とせずに、メモリアレイの複数のメモリセルの少なくとも1つの書込み動作と同時に、設定される。406において、少なくとも1つのメモリセルからのデータ信号が受け取られ、少なくとも1つのメモリセルは、抵抗ベースの記憶素子を含む。ある特定の実施形態では、メモリセルは、図1のデータセル110~116と図2のデータセル206のうちの1つであり、抵抗ベースの記憶素子は、磁気トンネル接合デバイスである。408において、参照信号が、第1の参照セルおよび第2の参照セルを含む参照回路から受け取られ、ここで第1の参照セルと第2の参照セルの各々は、抵抗ベースの記憶素子を含む。ある特定の実施形態では、第1の参照セルは図1の参照セル116であり、第2の参照セルは図1の参照セル118である。410において、少なくとも1つのメモリセルから受け取られるデータ信号が、参照回路から受け取られる参照信号と比較される。ある特定の実施形態では、参照信号は、第1の参照セルと関連付けられる論理値1よりも小さく、かつ第2の参照セルと関連付けられる論理値0よりも大きな、参照電圧に対応する。その結果、専用の書込み命令に応答してデータセルとは別に参照セルを設定するシステムよりも、参照セルの設定を、より迅速に遂行することができる。加えて、データの書込みにより参照の書込みをトリガすることによって、参照セルの経時効果がデータセルをより綿密に監視することができ、信頼性の向上が実現する。図5を参照すると、参照セルを伴いビット線選択回路を有する、抵抗ベースのメモリ回路のメモリレイアウトのある特定の例示的な実施形態のブロック図が示され、全体的に500と表される。抵抗ベースのメモリ回路500は、抵抗ベースのメモリ回路500のメモリセルと関連付けられた、複数のワード線502および複数のビット線504~510を含む。ビット線504~510の各グループは、それぞれのビット線選択回路514~520と、それぞれのセンス増幅器回路534~540とに結合される。たとえば、ビット線504は、ビット線選択回路514およびセンス増幅器回路534に結合され、ビット線506は、ビット線選択回路516およびセンス増幅器回路536に結合され、以下同様である。ビット線選択回路514~520は、列デコーダ信号に応答してもよい。書込みドライバ回路524~530は、抵抗ベースのメモリ回路500のメモリセルと関連付けられる。抵抗ベースのメモリ回路500はさらに、抵抗ベースのメモリ回路500の複数の参照セルと関連付けられた、複数のビット線530を含む。参照セルの各々は、ビット線530と結合される。ある特定の実施形態では、参照セルの各々は、参照セルの別の1つと隣接して位置し、2つのビット線と結合され、一方のビット線は論理値1と関連付けられ、他方のビット線は論理値0と関連付けられる。参照セルの各々は、書込みドライバ回路519およびビット線選択回路521に結合される。各書込みドライバ回路519は、参照電流感知回路515に結合される。動作中、参照セルの各々は、ビット線選択回路521の第1の出力と、書込みドライバ回路519の第2の出力とに基づいて、書込み動作のために選択可能である。参照セルの少なくとも1つは、書込み命令を受け取ったことに応答して、かつ専用の参照回路書込み命令を必要とせずに、複数のデータセルの少なくとも1つの書込み動作の間に、複数のデータセルの少なくとも1つと同時に設定可能である。たとえば、列アドレスの最下位3ビット20が、各ビット線選択回路514~520において受け取られ、8つのビット線のうちの1つを選択することができ、ビット線選択回路521において受け取られ、参照セルの1つに結合される参照ビット線530の少なくとも1つを選択することができる。メモリ書込み動作が起きるときには常に、参照セルが書き込まれ得るので、外部のソースから受け取られた専用の参照セル書込み命令を介して参照セルを一度書き込む場合と比較して、書込み電流は増加し得る。しかし、データの書込みにより参照の書込みをトリガすることによって、参照セルの経時効果がデータセルをより綿密に監視することができ、信頼性の向上が実現する。図6を参照すると、メモリセルの書込み動作と同時の参照セルの設定を示す、参照セルを伴い列デコーダ回路を有する抵抗ベースのメモリ回路のある特定の例示的な実施形態の図が示され、全体的に600と表される。図6に示されるのは、書込みイネーブル信号602、列デコーダ回路信号604、行デコーダ回路信号606、メモリセル書込み信号608、および参照セル書込み信号610である。図6に示されるように、書込みイネーブル信号602に応じて、列デコーダ回路信号604および行デコーダ信号606がアクティブになり、メモリセル書込み信号608および参照セル書込み信号610が同時にアクティブになり、ここで参照セルは、メモリセルの書込み動作と同時に設定可能である。図7を参照すると、本明細書で説明されたような、参照セルを伴い列デコーダ回路を有する、抵抗ベースのメモリ回路を含む、ワイヤレス電話のような電子デバイスのある特定の例示的な実施形態のブロック図が示され、全体的に700と表される。デバイス700は、メモリ732に結合され、かつ、参照セルを伴い列デコーダ回路を有する抵抗ベースのメモリ回路764にも結合される、デジタルシグナルプロセッサ710のようなプロセッサを含む。ある説明のための例では、参照セルを伴い列デコーダ回路を有する抵抗ベースのメモリ回路764は、図1に示される抵抗ベースのメモリ100、または図2に示される抵抗ベースのメモリ200を含む。ある特定の実施形態では、参照セルを伴い列デコーダ回路を有する抵抗ベースのメモリ回路764は、スピントルク注入磁気抵抗ランダムアクセスメモリ記憶デバイスを含む。図7は、デジタルシグナルプロセッサ710およびディスプレイ728に結合されたディスプレイコントローラ726も示す。コーダデコーダ734も、デジタルシグナルプロセッサ710に結合され得る。スピーカー736およびマイクロフォン738がコーデック734に結合され得る。図7は、デジタルシグナルプロセッサ710およびワイヤレスアンテナ742に結合され得るワイヤレスインターフェース740も示す。ある特定の実施形態では、DSP710、ディスプレイコントローラ726、メモリ732、コーデック734、ワイヤレスインターフェース740、および、参照セルを伴い列デコーダ回路を有する抵抗ベースのメモリ回路764は、システムインパッケージまたはシステムオンチップ722に含まれる。ある特定の実施形態では、入力デバイス730および電源744はシステムオンチップシステム722に結合される。その上、ある特定の実施形態では、図7に示すように、ディスプレイ728、入力デバイス730、スピーカー736、マイクロフォン738、ワイヤレスアンテナ742、および電源744は、オンチップシステム722の外部にある。しかし、これらの各々は、インターフェースまたはコントローラのような、オンチップシステム722のコンポーネントに結合されてもよい。ある特定の実施形態では、DSP710は、メモリ732に記憶される命令790のような、プロセッサ可読媒体からのプロセッサ可読プログラム命令を実行する。たとえば、メモリ732は、DSP710により可読であってよく、命令790は、図4の方法400を実行するようにDSP710により実行可能な、動作命令であってよい。たとえば、命令790は、参照セルを伴い列デコーダ回路を有する抵抗ベースのメモリ回路764の、行デコーダ回路および列デコーダ回路の出力に基づいて、書込み動作のために参照回路を選択するように、DSP710により実行可能な命令を含み得る。たとえば、参照回路は図1の参照セル118、120であってよく、行デコーダ回路は図1の行デコーダ回路104であってよく、列デコーダ回路は図1の列デコーダ回路106であってよい。命令790はさらに、メモリアレイの複数のメモリセルの少なくとも1つの書込み動作と同時に、かつ、外部の参照回路書込み命令を必要とせずに、参照回路を設定するように、DSP710により実行可能な命令を含み得る。命令790はさらに、少なくとも1つのメモリセルからデータ信号を受け取るように、DSP710により実行可能な命令を含んでもよく、少なくとも1つのメモリセルは、抵抗ベースの記憶素子を含む。たとえば、メモリセルは、図1のデータセル110~116と図2のデータセル206のうちの1つであってよく、抵抗ベースの記憶素子は、磁気トンネル接合デバイスである。命令790はさらに、第1の参照セルおよび第2の参照セルを含む参照回路から参照信号を受け取るように、DSP710により実行可能な命令を含み得る。第1の参照セルと第2の参照セルの各々は、抵抗ベースの記憶素子を含む。ある特定の実施形態では、第1の参照セルは図1の参照セル116であり、第2の参照セルは図1の参照セル118である。命令790はさらに、少なくとも1つのメモリセルからデータ信号を受け取り、参照回路から受け取られた参照信号とそのデータ信号を比較するように、DSP710により実行可能な命令を含み得る。ある特定の実施形態では、参照信号は、第1の参照セルと関連付けられる論理値1よりも小さく、かつ第2の参照セルと関連付けられる論理値0よりも大きな、参照電圧に対応する。前述の開示されたデバイスおよび機能は、コンピュータ可読媒体に記憶されるコンピュータファイルになるように、設計かつ構成され得る。そのようなファイルの一部または全てが、そのようなファイルに基づいてデバイスを製造する製造担当者に与えられ得る。得られる製品は半導体ウェハを含み、このウェハは次いで、半導体ダイに切断され、半導体チップにパッケージングされる。そして、このチップが、上で説明されたデバイスで利用される。図8は、電子デバイス製造プロセス800の、ある特定の例示的な実施形態を示す。物理デバイス情報802は、製造プロセス800において、たとえば研究用コンピュータ806などで受信される。物理的なデバイス情報802は、図1のシステム100、図2のシステム200、またはこれらの任意の組合せにおいて用いられるデバイスコンポーネントのような、半導体デバイスの少なくとも1つの物理的な特性を表す設計情報を含み得る。たとえば、物理デバイス情報802は、物理的なパラメータ、材料特性、および研究用コンピュータ806に結合されたユーザインターフェース804を介して入力される構造情報を含み得る。研究用コンピュータ806は、メモリ810のようなコンピュータ可読媒体に結合された、1つまたは複数のプロセシングコアのようなプロセッサ808を含む。メモリ810は、プロセッサ808に、ファイルフォーマットに適合するように物理的なデバイス情報802を変換させ、ライブラリファイル812を生成させるように実行可能な、コンピュータ可読命令を記憶することができる。ある特定の実施形態では、ライブラリファイル812は、変換された設計情報を含む少なくとも1つのデータファイルを含む。たとえば、ライブラリファイル812は、図1のシステム100、図2のシステム200、またはこれらの任意の組合せのコンポーネントで用いられ得る、半導体デバイスを表す設計ファイルのライブラリを含んでもよく、このライブラリは、電子設計自動化ツール820とともに用いるために提供される。ライブラリファイル812は、メモリ818に結合される1つまたは複数のプロセシングコアのようなプロセッサ816を含む、設計用コンピュータ814において、EDAツール820とともに用いられ得る。EDAツール820は、設計用コンピュータ814のユーザが、図1のシステム100、図2のシステム200、または、参照セルを伴い列デコーダ回路を有する抵抗ベースのメモリ回路764を含む電子デバイス700のような、参照セルを伴い列デコーダ回路を有する抵抗ベースのメモリ回路を含む回路を、設計できるようにするために、プロセッサ実行可能命令としてメモリ818に記憶され得る。たとえば、設計用コンピュータ814のユーザは、設計用コンピュータ814と結合されるユーザインターフェース824を介して、回路設計情報822を入力することができる。回路設計情報822は、図1のシステム100、図2のシステム200、参照セルを伴い列デコーダ回路を有する抵抗ベースのメモリ回路764を含む電子デバイス700、またはこれらの任意の組合せにおいて用いられるデバイスコンポーネントのような、半導体デバイスの少なくとも1つの物理的な特性を表す設計情報を含み得る。例示すると、回路設計の特性は、回路設計における特定の回路の識別および他の要素との関係、位置情報、形状サイズ情報、相互接続情報、または、半導体デバイスの物理的な特性を表す他の情報を含み得る。設計用コンピュータ814は、回路設計情報822を含む設計情報を、ファイルフォーマットに従うように変換するように構成され得る。例示すると、ファイル形式は、平面的な幾何形状、文字列の標識、および、GraphicDataSystemファイルフォーマットのような階層的なフォーマットでの回路レイアウトについての他の情報を表す、データベースのバイナリファイルのフォーマットを含み得る。設計用コンピュータ814は、図1のシステム100、図2のシステム200、またはこれらの任意の組合せにおいて用いられるデバイスコンポーネントを説明する情報を、他の回路または情報に加えて含む、GDSIIファイル826のような変換された設計情報を含むデータファイルを、生成するように構成され得る。例示すると、データファイルは、内部にさらなる電子回路およびコンポーネントも含む、図7の電子デバイス700を含むシステムオンチップに対応する情報を含んでもよい。GDSIIファイル826は、図1のシステム100、図2のシステム200、図7の電子デバイス700のコンポーネント、またはこれらの任意の組合せにおいて用いられるデバイスコンポーネントを、GDSIIファイル826の中の変換された情報に従って製造するために、製造プロセス828において受け取られ得る。たとえば、デバイス製造プロセスは、代表的なマスク832として図示される、フォトリトグラフィ処理に使用されるマスクのような、1つまたは複数のマスクを作るために、GDSIIファイル826をマスク製造業者830に提供するステップを含み得る。マスク832は、製造プロセスの間に用いられ、1つまたは複数のウェハ834を生成することができ、ウェハ834は検査されて、代表的なダイ836のようなダイに分割され得る。ダイ836は、図1のシステム100、図2のシステム200、図7の電子デバイス700、またはこれらの任意の組合せにおいて用いられるデバイスコンポーネントを含む、回路を含む。ダイ836を、パッケージングプロセス838に提供することができ、パッケージングプロセス838において、ダイ836は代表的なパッケージ840に組み込まれる。たとえば、パッケージ840は、システムインパッケージ構成のような、単一のダイ836または複数のダイを含み得る。パッケージ840は、電子機器技術評議会規格のような、1つまたは複数の規格または仕様を遵守するように構成され得る。パッケージ840に関する情報は、たとえばコンピュータ846に記憶されるコンポーネントライブラリを介して、様々な製品設計者に配布され得る。コンピュータ846は、メモリ850に結合される、1つまたは複数のプロセシングコアのようなプロセッサ848を含み得る。ユーザインターフェース844を介してコンピュータ846のユーザから受け取られたPCB設計情報842を処理するために、プリント回路基板ツールが、メモリ850にプロセッサ実行可能命令として記憶され得る。PCB設計情報842は、パッケージングされた半導体デバイスの回路基板上での物理的な位置情報を含み得る。パッケージングされた半導体デバイスは、図1のシステム100、図2のシステム200、図7の電子デバイス700、またはこれらの任意の組合せにおいて用いられるデバイスコンポーネントを含む、パッケージ840に対応し得る。コンピュータ846は、PCB設計情報842を変換して、パッケージングされた半導体デバイスの回路基板上での物理的な位置情報とともに、配線およびビアのような電気的な接続のレイアウトを含む、GERBERファイル852のようなデータファイルを生成するように構成されてもよく、パッケージングされた半導体デバイスは、図1のシステム100、図2のシステム200、図7の電子デバイス700、またはこれらの任意の組合せにおいて用いられるデバイスコンポーネントを含む、パッケージ840に対応する。他の実施形態では、変換されたPCB設計情報により生成されたデータファイルは、GERBERフォーマット以外のフォーマットを有してもよい。GERBERファイル852は、基板組立プロセス854において受け取られ、GERBERファイル852内に記憶される設計情報に従って製造される、代表的なPCB856のようなPCBを作成するために、用いられ得る。たとえば、GERBERファイル852は、PCB製造プロセスの様々なステップを実行するための1つまたは複数の機械に、アップロードされ得る。PCB856は、代表的なプリント回路アセンブリ858を形成するためにパッケージ840を含む電子部品が搭載され得る。PCA858は、製品製造プロセス860において受け取られ、第1の代表的な電子デバイス862および第2の代表的な電子デバイス864のような、1つまたは複数の電子デバイスとなるように統合され得る。例示的、非限定的な例として、第1の代表的な電子デバイス862、第2の代表的な電子デバイス864、またはその両方は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定位置データユニット、およびコンピュータのグループから選択され得る。別の例示的かつ非限定的な例として、電子デバイス862および864の1つまたは複数は、携帯電話、携帯用パーソナル通信システムユニット、携帯情報端末のような持ち運び可能なデータユニット、全地球測位システム対応デバイス、ナビゲーションデバイス、計測装置のような固定位置データユニット、または、データもしくはコンピュータ命令を記憶しもしくは取り出す任意の他のデバイス、またはこれらの任意の組合せのような、遠隔ユニットであってよい。図1~8の1つまたは複数は、本開示の教示に従った遠隔ユニットを示し得るが、本開示は、これらの例示的な示されたユニットには限定されない。本開示の実施形態は、試験および特性評価のための、メモリおよびオンチップ回路を含む能動的な集積回路を含む、任意のデバイスにおいて適切に利用され得る。したがって、図1のシステム100、図2のシステム200、図7の電子デバイス700、またはこれらの任意の組合せにおいて用いられるデバイスコンポーネントは、例示的なプロセス800で説明されるように、製造され、プロセスされ、電子デバイスに組み込まれ得る。図1~8に関して開示される実施形態の1つまたは複数の態様は、ライブラリファイル812、GDSIIファイル826、GERBERファイル852内などに、様々なプロセスの段階で含まれてもよく、また、研究用コンピュータ806のメモリ810、設計用コンピュータ814のメモリ818、コンピュータ846のメモリ850、基板組立プロセス854のような様々な段階で用いられる1つまたは複数の他のコンピュータまたはプロセッサのメモリに記憶されてもよく、また、マスク832、ダイ836、パッケージ840、PCA858、プロトタイプ回路もしくはデバイスのような他の製品、またはこれらの任意の組合せなどの1つまたは複数の他の物理的実施形態に組み込まれてもよい。物理的なデバイス設計から最終製品までの製造の様々な代表的な段階が示されるが、他の実施形態では、より少数の段階が用いられてもよく、または追加の段階が含まれてもよい。同様に、プロセス800は、単一のエンティティによって、または、プロセス800の様々な段階を実行する1つもしくは複数のエンティティによって実行されてもよい。本明細書で開示される実施形態とともに説明される様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムのステップは、電子的なハードウェア、プロセッサにより実行されるコンピュータソフトウェア、またはこれら両方の組合せとして実装され得ることが、当業者にはさらに理解されよう。様々な例示的なコンポーネント、ブロック、構成、モジュール、回路、およびステップが、全般にそれらの機能に関して、上で説明されてきた。そのような機能をハードウェアとして実装するか、プロセッサにより実行されるソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈すべきではない。本明細書で開示する実施形態に関して説明する方法またはアルゴリズムのステップは、直接ハードウェアで実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその2つの組合せで実施され得る。ソフトウェアモジュールは、ランダムアクセスメモリ、フラッシュメモリ、読取り専用メモリ、プログラマブル読取り専用メモリ、消去可能プログラマブル読取り専用メモリ、電気消去可能プログラマブル読取り専用メモリ、磁気抵抗ランダムアクセスメモリ、相変化ランダムアクセスメモリ、スピントルク注入MRAM、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ、または当技術分野で知られている任意の他の形態の記憶媒体中に存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替的には、記憶媒体はプロセッサと一体であり得る。プロセッサおよび記憶媒体は、特定用途向け集積回路に存在し得る。ASICは、コンピューティングデバイスまたはユーザ端末に存在し得る。代替的には、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末の中に、個別のコンポーネントとして存在し得る。開示された実施形態の上記の説明は、任意の当業者が開示された実施形態を製作または使用できるようにするために提供されている。これらの実施形態への様々な修正が、当業者には容易に明らかであり、本明細書で定義される原理は、本開示の範囲から逸脱することなく、他の実施形態に適用され得る。したがって、本開示は、本明細書で示される実施形態に限定されることは意図されず、以下の特許請求の範囲で定義されるような原理および新規の特徴と矛盾しない、可能な最大の範囲を認められるべきである。