複数の内部要素をそれぞれ含む複数の階層ブロックを、内部要素を割り当て可能な内部要素リソースが配置された実装領域に対して、互いに重なり合うことを許容しつつレイアウトするレイアウト方法であって、第1の階層ブロックと第2の階層ブロックとが重複領域において重なり合う場合に、該第1の階層ブロックの内部要素のうちの該重複領域に含まれる第1の内部要素の個数と、該第2の階層ブロックの内部要素のうちの該重複領域に含まれる第2の内部要素の個数との合計が、該重複領域に含まれる内部要素リソースの個数以下となるように、該第1の階層ブロックおよび該第2の階層ブロックを配置する配置工程と、前記第1の内部要素の個数と前記第2の内部要素の個数との比に応じて、前記重複領域に含まれる内部要素リソースを、前記第1の階層ブロックと前記第2の階層ブロックに割り当てる割り当て工程と、を含むことを特徴とするレイアウト方法。前記内部要素は、配置要素と配線要素を含み、前記内部要素リソースは、前記配置要素を割り当て可能な配置リソースと、前記配線要素を割り当て可能な配線リソースを含むことを特徴とする、請求項1に記載のレイアウト方法。前記配置工程において、前記第1の階層ブロックの配置要素のうちの前記重複領域に含まれる第1の配置要素の個数と、前記第2の階層ブロックの配置要素のうちの前記重複領域に含まれる第2の配置要素の個数との合計が、前記重複領域に含まれる配置リソースの個数以下となるようにするとともに、前記第1の階層ブロックの配線要素のうちの前記重複領域に含まれる第1の配線要素の個数と、前記第2の階層ブロックの配線要素のうちの前記重複領域に含まれる第2の配線要素の個数との合計が、前記重複領域に含まれる配線リソースの個数以下となるように、前記第1の階層ブロックおよび前記第2の階層ブロックを配置することを特徴とする、請求項2に記載のレイアウト方法。前記割り当て工程において、前記第1の配置要素の個数と前記第2の配置要素の個数との比に応じて、前記重複領域に含まれる配置リソースを前記第1の階層ブロックと前記第2の階層ブロックに割り当てるとともに、前記第1の配線要素の個数と前記第2の配線要素の個数との比に応じて、前記重複領域に含まれる配線リソースを前記第1の階層ブロックと前記第2の階層ブロックに割り当てることを特徴とする、請求項3に記載のレイアウト方法。前記割り当て工程において、前記第1の階層ブロックに割り当てられた配置リソースと前記第2の階層ブロックに割り当てられた配置リソースとの比が、前記重複領域の各部において均一となるように、前記重複領域に含まれる配置リソースを前記第1の階層ブロックと前記第2の階層ブロックに割り当てることを特徴とする、請求項4に記載のレイアウト方法。前記割り当て工程において、前記第1の階層ブロックに割り当てられた配線リソースと前記第2の階層ブロックに割り当てられた配線リソースとの比が、前記重複領域の各部において均一となるように、前記重複領域に含まれる配線リソースを前記第1の階層ブロックと前記第2の階層ブロックに割り当てることを特徴とする、請求項4または5に記載のレイアウト方法。複数の内部要素をそれぞれ含む複数の階層ブロックを、内部要素を割り当て可能な内部要素リソースが配置された実装領域に対して、互いに重なり合うことを許容しつつレイアウトするレイアウト装置であって、第1の階層ブロックと第2の階層ブロックとが重複領域において重なり合う場合に、該第1の階層ブロックの内部要素のうちの該重複領域に含まれる第1の内部要素の個数と、該第2の階層ブロックの内部要素のうちの該重複領域に含まれる第2の内部要素の個数との合計が、該重複領域に含まれる内部要素リソースの個数以下となるように、該第1の階層ブロックおよび該第2の階層ブロックを配置する配置部と、前記第1の内部要素の個数と前記第2の内部要素の個数との比を算出する重なり情報抽出部と、前記重複領域に含まれる内部要素リソースを、前記比に応じて前記第1の階層ブロックと前記第2の階層ブロックに割り当てるリソース分割部と、を備えることを特徴とするレイアウト装置。前記内部要素は、配置要素と配線要素を含み、前記内部要素リソースは、前記配置要素を割り当て可能な配置リソースと、前記配線要素を割り当て可能な配線リソースを含むことを特徴とする、請求項7に記載のレイアウト装置。前記配置部は、前記第1の階層ブロックの配置要素のうちの前記重複領域に含まれる第1の配置要素の個数と、前記第2の階層ブロックの配置要素のうちの前記重複領域に含まれる第2の配置要素の個数との合計が、前記重複領域に含まれる配置リソースの個数以下となるようにするとともに、前記第1の階層ブロックの配線要素のうちの前記重複領域に含まれる第1の配線要素の個数と、前記第2の階層ブロックの配線要素のうちの前記重複領域に含まれる第2の配線要素の個数との合計が、前記重複領域に含まれる配線リソースの個数以下となるように、前記第1の階層ブロックおよび前記第2の階層ブロックを配置することを特徴とする、請求項8に記載のレイアウト装置。前記重なり情報抽出部は、前記第1の配置要素の個数と前記第2の配置要素の個数との比を第1の比として算出するとともに、前記第1の配線要素の個数と前記第2の配線要素の個数との比を第2の比として算出し、前記リソース分割部は、前記重複領域に含まれる配置リソースを、前記第1の比に応じて前記第1の階層ブロックと前記第2の階層ブロックに割り当てるとともに、前記重複領域に含まれる配線リソースを、前記第2の比に応じて前記第1の階層ブロックと前記第2の階層ブロックに割り当てることを特徴とする、請求項9に記載のレイアウト装置。複数の内部要素をそれぞれ含む複数の階層ブロックを、内部要素を割り当て可能な内部要素リソースが配置された実装領域に対して、互いに重なり合うことを許容しつつレイアウトする処理をコンピュータに実行させるプログラムであって、第1の階層ブロックと第2の階層ブロックとが重複領域において重なり合う場合に、該第1の階層ブロックの内部要素のうちの該重複領域に含まれる第1の内部要素の個数と、該第2の階層ブロックの内部要素のうちの該重複領域に含まれる第2の内部要素の個数との合計が、該重複領域に含まれる内部要素リソースの個数以下となるように、該第1の階層ブロックおよび該第2の階層ブロックを配置する処理と、前記第1の内部要素の個数と前記第2の内部要素の個数との比に応じて、前記重複領域に含まれる内部要素リソースを、前記第1の階層ブロックと前記第2の階層ブロックに割り当てる割り当て処理と、をコンピュータに実行させることを特徴とするプログラム。以下の分析は、本発明者によってなされたものである。特許文献1に記載されたフロアプラン装置1に基づいて、階層レイアウト設計を行なうと、論理回路全体半導体集積回路のレイアウトに必要となる設計期間が長くなるという問題がある。その理由は、次のとおりである。特許文献1に記載されたフロアプラン装置1による階層レイアウト設計において、コモンエリア内の内部要素の物理的な干渉を解決するためには、少なくとも一つの内部要素の位置を変更する必要がある。しかしながら、内部要素の位置変更に起因して設計制約違反が発生するための修正工程が必要となり、全体の設計期間が長くなってしまうからである。内部要素が階層ブロック内のインスタンスである場合には、インスタンスの位置を変更することにより、インスタンスに接続される配線の配線長および負荷容量が変動する。ここで、設計制約は、セットアップタイミングおよびホールドタイミングを含むタイミング制約と、シグナルインテグリティを含むデザインルールから成り、配線長および負荷容量に依存している。したがって、位置変更前の設計制約に設計マージンが存在しない場合には、配線長および負荷容量の変動により、設計制約の違反が発生する。このとき、配線に対するインスタンスの追加、インスタンスの削減、インスタンスの移動とインスタンスの駆動能力変更等の修正を、設計制約違反が収束するまで継続的に実施しなければならなくなる。ゆえに、設計期間が長くなってしまう。一方、内部要素が階層ブロック内の配線である場合には、配線の位置を変更することによりインスタンスに接続される配線の配線長および負荷容量が変動する。したがって、内部要素が階層ブロック内のインスタンスである場合と同様に、設計期間が長くなってしまう。そこで、複数の階層ブロックが互いに重なり合うことを許容しつつレイアウト設計を行う際に、設計期間の長期化を防ぐことが課題となる。本発明の第1の視点に係るレイアウト方法は、複数の内部要素をそれぞれ含む複数の階層ブロックを、内部要素を割り当て可能な内部要素リソースが配置された実装領域に対して、互いに重なり合うことを許容しつつレイアウトするレイアウト方法であって、第1の階層ブロックと第2の階層ブロックとが重複領域において重なり合う場合に、該第1の階層ブロックの内部要素のうちの該重複領域に含まれる第1の内部要素の個数と、該第2の階層ブロックの内部要素のうちの該重複領域に含まれる第2の内部要素の個数との合計が、該重複領域に含まれる内部要素リソースの個数以下となるように、該第1の階層ブロックおよび該第2の階層ブロックを配置する配置工程と、前記第1の内部要素の個数と前記第2の内部要素の個数との比に応じて、前記重複領域に含まれる内部要素リソースを、前記第1の階層ブロックと前記第2の階層ブロックに割り当てる割り当て工程と、を含む。本発明の第2の視点に係るレイアウト装置は、複数の内部要素をそれぞれ含む複数の階層ブロックを、内部要素を割り当て可能な内部要素リソースが配置された実装領域に対して、互いに重なり合うことを許容しつつレイアウトするレイアウト装置であって、第1の階層ブロックと第2の階層ブロックとが重複領域において重なり合う場合に、該第1の階層ブロックの内部要素のうちの該重複領域に含まれる第1の内部要素の個数と、該第2の階層ブロックの内部要素のうちの該重複領域に含まれる第2の内部要素の個数との合計が、該重複領域に含まれる内部要素リソースの個数以下となるように、該第1の階層ブロックおよび該第2の階層ブロックを配置する配置部と、前記第1の内部要素の個数と前記第2の内部要素の個数との比を算出する重なり情報抽出部と、前記重複領域に含まれる内部要素リソースを、前記比に応じて前記第1の階層ブロックと前記第2の階層ブロックに割り当てるリソース分割部と、を備える。本発明の第3の視点に係るプログラムは、複数の内部要素をそれぞれ含む複数の階層ブロックを、内部要素を割り当て可能な内部要素リソースが配置された実装領域に対して、互いに重なり合うことを許容しつつレイアウトする処理をコンピュータに実行させるプログラムであって、第1の階層ブロックと第2の階層ブロックとが重複領域において重なり合う場合に、該第1の階層ブロックの内部要素のうちの該重複領域に含まれる第1の内部要素の個数と、該第2の階層ブロックの内部要素のうちの該重複領域に含まれる第2の内部要素の個数との合計が、該重複領域に含まれる内部要素リソースの個数以下となるように、該第1の階層ブロックおよび該第2の階層ブロックを配置する処理と、前記第1の内部要素の個数と前記第2の内部要素の個数との比に応じて、前記重複領域に含まれる内部要素リソースを、前記第1の階層ブロックと前記第2の階層ブロックに割り当てる割り当て処理と、をコンピュータに実行させる。本発明に係るレイアウト装置、レイアウト方法およびプログラムによると、複数の階層ブロックが互いに重なり合うことを許容しつつレイアウト設計を行う際に、設計期間の長期化を防ぐことが可能となる。はじめに、本発明の概要について説明する。なお、この概要に付記する図面参照符号は、専ら理解を助けるための例示であり、本発明を図示の態様に限定することを意図するものではない。図1を参照すると、本発明に係るレイアウト方法は、複数の内部要素をそれぞれ含む複数の階層ブロックを、内部要素を割り当て可能な内部要素リソースが配置された実装領域に対して、互いに重なり合うことを許容しつつレイアウトするレイアウト方法であって、第1の階層ブロックと第2の階層ブロックとが重複領域において重なり合う場合に、第1の階層ブロックの内部要素のうちの重複領域に含まれる第1の内部要素の個数と、第2の階層ブロックの内部要素のうちの重複領域に含まれる第2の内部要素の個数との合計が、重複領域に含まれる内部要素リソースの個数以下となるように、第1の階層ブロックおよび第2の階層ブロックを配置する配置工程ステップS11と、第1の内部要素の個数と第2の内部要素の個数との比に応じて、重複領域に含まれる内部要素リソースを、第1の階層ブロックと第2の階層ブロックに割り当てる割り当て工程ステップS12と、を含む。ここで、内部要素とは、半導体装置を論理的に構成する回路、配線等の要素をいい、内部要素リソースとは、半導体装置の実装基板上において、これらの回路、配線等を実装するための物理的なリソース資源をいう。内部要素は配置要素と配線要素を含み、内部要素リソースは、配置要素を割り当て可能な配置リソースと、配線要素を割り当て可能な配線リソースを含んでいてもよい。このとき、配置工程ステップS11において、第1の階層ブロックの配置要素のうちの重複領域に含まれる第1の配置要素の個数と、第2の階層ブロックの配置要素のうちの重複領域に含まれる第2の配置要素の個数との合計が、重複領域に含まれる配置リソースの個数以下となるようにするとともに、第1の階層ブロックの配線要素のうちの重複領域に含まれる第1の配線要素の個数と、第2の階層ブロックの配線要素のうちの重複領域に含まれる第2の配線要素の個数との合計が、重複領域に含まれる配線リソースの個数以下となるように、第1の階層ブロックおよび前記第2の階層ブロックを配置することが好ましい。また、割り当て工程ステップS12において、第1の配置要素の個数と第2の配置要素の個数との比に応じて、重複領域に含まれる配置リソースを第1の階層ブロックと第2の階層ブロックに割り当てるとともに、第1の配線要素の個数と第2の配線要素の個数との比に応じて、重複領域に含まれる配線リソースを第1の階層ブロックと第2の階層ブロックに割り当てることが好ましい。また、割り当て工程ステップS12において、第1の階層ブロックに割り当てられた配置リソースと第2の階層ブロックに割り当てられた配置リソースとの比が、重複領域の各部において均一となるように、重複領域に含まれる配置リソースを第1の階層ブロックと第2の階層ブロックに割り当てることが好ましい。さらに、割り当て工程ステップS12において、第1の階層ブロックに割り当てられた配線リソースと第2の階層ブロックに割り当てられた配線リソースとの比が、重複領域の各部において均一となるように、重複領域に含まれる配線リソースを第1の階層ブロックと第2の階層ブロックに割り当てることが好ましい。図2を参照すると、本発明に係るレイアウト装置10は、複数の内部要素をそれぞれ含む複数の階層ブロックを、内部要素を割り当て可能な内部要素リソースが配置された実装領域に対して、互いに重なり合うことを許容しつつレイアウトするレイアウト装置であって、第1の階層ブロックと第2の階層ブロックとが重複領域において重なり合う場合に、第1の階層ブロックの内部要素のうちの重複領域に含まれる第1の内部要素の個数と、第2の階層ブロックの内部要素のうちの重複領域に含まれる第2の内部要素の個数との合計が、重複領域に含まれる内部要素リソースの個数以下となるように、第1の階層ブロックおよび第2の階層ブロックを配置する配置部13と、第1の内部要素の個数と前記第2の内部要素の個数との比を算出する重なり情報抽出部14と、重複領域に含まれる内部要素リソースを、前記比に応じて第1の階層ブロックと第2の階層ブロックに割り当てるリソース分割部15と、を備える。また、図3を参照すると、レイアウト装置99は、機能毎に分割された複数の階層ブロックから構成される半導体集積回路のレイアウト装置であって、少なくとも2つ以上の階層ブロックが互いに重なりあって重複領域を形成するように階層ブロックを配置する配置部130と、重複領域を領域の一部に含む階層ブロックの内部要素の配置配線混載率を算出して重なり情報として出力する重なり情報抽出部140と、前記重なり情報より重複領域の配置リソースと配線リソースを分割するリソース分割部150とを有し、配置部130は、複数の階層ブロックの互いの一部の分割領域を重ねて重複領域を発生させ、重複領域の内部要素リソースの総数と重複領域内の全内部要素数の総数を算出して内部要素リソースの総数が全内部要素数を上回るように重複領域の位置を調整し、重なり情報抽出部140は、重複領域を形成した際の分割領域内の内部要素数から抽出した内部要素混載率を重なり情報として出力し、リソース分割部150は、重複領域に対して重なり情報に記述されている内部要素混載率に従ってリソース分割するようにしてもよい。本発明に係るレイアウト方法、レイアウト装置およびプログラムによると、内部要素の干渉を防ぎ、内部要素の位置変更に起因する設計制約違反を修正する期間の増加を抑制することができる。したがって、本発明に係るレイアウト装置、レイアウト方法およびプログラムによると、複数の階層ブロックが互いに重なり合うことを許容しつつレイアウト設計を行う際に、設計期間の長期化を防ぐことが可能となる。実施形態実施形態に係るレイアウト装置について、図面を参照して説明する。図3は、本実施形態に係るレイアウト装置99の構成を一例として示すブロック図である。図3を参照すると、レイアウト装置99は、データベース2、表示部3、表示制御部4、入力部5、フロアプラン部100、配置配線部200、および、重なり情報ファイル300を備えている。データベース2は、分割階層設計によって設計された配置対象物に関するデータ配置対象物情報やフロアプラン対象としている半導体集積回路のネットリスト等を保持する。ここで、配置対象物情報は、少なくとも、設計対象の半導体集積回路における配置対象物の寸法、形状、他の配置対象物等との接続関係に関する情報や、当該配置対象物の内部要素に関する情報内部要素の数量、種類、寸法、接続関係等を含む。表示部3は、フロアプラン部100および配置配線部200による配置対象物の配置処理と配線処理にかかる情報やフロアプラン部100によって出力された重なり情報ファイル300の内容を表示する。表示制御部4は、表示部3の表示内容を制御する。入力部5は、レイアウト装置99のユーザが、フロアプラン部100と、配置配線部200に対して条件を入力するためのものである。フロアプラン部100は、内部要素概略配置部110、内部要素概略配線部120、配置部130、重なり情報抽出部140、および、リソース分割部150を備えている。内部要素概略配置部110は、階層ブロック毎に内部要素の概略配置を行い、タイミング制約とデザインルールで構成される設計制約を緩和した状態での配置を行う。設計完了時点で満たすべき設計制約に従うことなく配置を行うことで、内部要素概略配置部110によると、設計制約を満たすように配置する場合と比較して、非常に短い処理時間で配置を行うことができる。内部要素概略配線部120は、階層ブロック毎に内部要素の概略配線を行い、タイミング制約とデザインルールで構成される設計制約を緩和した状態での配線をすることができ、設計完了時点で満たされているべき設計制約を満たさずに配線して良いために、設計制約を満たして配線する場合と比較して処理時間が非常に短い。配置部130は、複数の階層ブロックの少なくとも2つ以上が互いに重なり合って重複領域を形成するように前記階層ブロックを実装領域上に配置する。このとき、配置部130は、重複領域内に含まれるすべての階層ブロックの配置数の合計値が重複領域の配置リソースの合計値を下回り、かつ、重複領域内に含まれるすべての階層ブロックの配線数の合計値が重複領域の配線リソースの合計値を下回るように重複領域を形成する。配置リソースとは、任意の領域において最小単位のインスタンスが配置可能な予約領域であり、任意の領域内のあらゆる位置は、必ずいずれかの配置リソースを有しているので、前記領域は配置リソースの集合体として表現することができ、例えば、任意の領域が100個の配置リソースの集合体である場合、当該領域には、最小単位のインスタンスが最大で100個配置可能であることを表している。また、配線リソースとは、任意の領域において最小単位の配線が配置可能な予約領域であり、任意の領域内のあらゆる位置は、必ずいずれかの配線リソースを有しているので、前記領域は、配線リソースの集合体として表現することができ、例えば、任意の領域が100個の配線リソースの集合体である場合に当該領域には、最小単位の配線が最大で100個配置可能であることを表している。重なり情報抽出部140は、配置部130で発生させた重複領域を認識し、重なり情報を抽出し、重なり情報ファイル300に出力する。リソース分割部150は、重なり情報抽出部140で抽出した重なり情報ファイル300を入力として、各階層ブロック内の重複領域の内部要素リソースを分割し、リソース分割された情報を、データベース2に保存する。配置配線部200は、内部要素配置部210および内部要素配線部220を備えている。内部要素配置部210は、各階層ブロック内の内部要素の配置を、タイミング制約とデザインルールから成る設計制約を守るように実施する。内部要素配置部210は、リソース分割部150で分割されてデータベース2に保存された内部要素リソースの情報に従って、配置を実施する。内部要素配線部220は、各階層ブロック内の内部要素の配線を、タイミング制約とデザインルールから成る設計制約を守るように実施する。内部要素配線部220は、リソース分割部150で分割されてデータベース2に保存された内部要素リソースの情報に従って、配線を実施する。図8は、レイアウト装置99による重なり情報ファイル300のフォーマットを示す模式図であり、記載情報は図7の本発明のレイアウト装置99による階層ブロックBLK_Aと階層ブロックBLK_Bの一部領域を重ねて配置し、重複領域OVER_AREA_01を発生させた模式図の重なり情報ファイル300の一例である。図8は、重複領域の名称と、重複領域の位置と、重複領域を領域の一部に含む階層ブロックの階層ブロック名と、重複領域内のすべての階層ブロックの内部要素の混載率とを含む。重複領域の名称は、複数の重複領域を個々に区別できるようにユーザが入力部5を用いて任意に指定する。重複領域の位置は、実装領域上の座標を用いて重複領域の頂点の座標で表し、重複領域の位置、重複領域を領域の一部に含む階層ブロックの階層ブロック名、重複領域内のすべての階層ブロックの内部要素の混載率を前記重複領域の位置に合わせてそれぞれ記載する。重複領域を領域の一部に含む階層ブロックの階層ブロック名は、重複領域の名称毎に記載する。内部要素混載率は、階層ブロック名とその階層ブロックの内部要素が、重複領域内のすべての内部要素に対して占める割合として配置と配線の混載率を個別に記載する。図9は、レイアウト装置99の動作を一例として示すフローチャートである。内部要素概略配置部110は、対象の半導体集積回路が有するすべての階層ブロックの内部要素の概略配置を実施し、概略配置結果をデータベース2に保存するステップS101。内部要素概略配線部120は、対象の半導体集積回路が有するすべての階層ブロックの内部要素の概略配線を実施し、概略配線結果をデータベース2に保存するステップS102。配置部130は、階層ブロックの少なくとも2つ以上が互いに重なり合って配置されるよう、重複領域内に含まれるすべての階層ブロックの内部要素数の合計値が、前記重複領域の内部要素リソースの合計値を下回るように階層ブロックの配置を実施するステップS103。配置時の内部要素数は、ステップS101およびS102によりデータベース2に保存された概略配置結果と概略配線結果を用いて決定され、概略配置と概略配線が実行された各階層ブロックのすべての領域を任意の大きさで分割例えば、分割の大きさおよび分割数は、ユーザが入力部5より任意に設定する。重なり情報抽出部140は、ステップS103で生成された重複領域における重なり情報を抽出し、重なり情報ファイル300に出力するステップS104。リソース分割部150は、ステップS104で出力された重なり情報ファイル300を入力として、重複領域内の全内部要素リソースを抽出し、内部要素リソースを各階層ブロックの内部要素混載率に応じて分割することにより重複領域のリソース分割を行い、データベース2にリソース分割情報として保存するステップS105。内部要素配置部210は、対象の半導体集積回路が有するすべての階層ブロックの内部要素の配置をデータベース2に保存された重複領域のリソース分割結果を用いて実施するステップS106。内部要素配線部220は、対象の半導体集積回路が有するすべての階層ブロックの内部要素の配線をデータベース2に保存された重複領域のリソース分割結果を用いて実施するステップS107。上記実施形態に係るレイアウト装置99の動作について、図面を参照しつつ、具体的な実施例に基づいて説明する。図4aは、ステップS103において、階層ブロックAの領域を5行5列の25個の分割領域に分割した場合を示す。また、図4bは、階層ブロックBの領域を5行5列の25個の分割領域に分割した場合を示す。ここでは、一例として、分割した個々の分割領域内の配置リソースを10とし、配線リソースを10とする。次に、分割した領域内の内部要素数を算出する。このとき、領域内の配置と配線の数を抽出すればよいため、物理的位置は必要とされない。図5aは、ステップS103における、階層ブロックAの分割領域ごとの配置数と配線数を表す。また、図5bは、階層ブロックBの分割領域ごとの配置数と配線数を表す。図5aにおいて、例えば、分割領域内に9/1と表記されている場合には、分割領域には配置が9個、配線が1個存在していることを示している。次に、配置部130は、階層ブロックAと階層ブロックBの互いの一部の分割領域を重ねて、重複領域を発生させる。このとき、配置部130は重複領域の内部要素リソースの総数と重複領域内の全内部要素数の総数を算出し、内部要素リソースの総数が全内部要素数を上回るように重複領域の位置を調整する。図6aは、ステップS103における、階層ブロックAの領域および分割領域毎の内部要素数を表す。また、図6bは、階層ブロックBの領域および分割領域毎の内部要素数を表す。さらに、図6cは、前記階層ブロックAと前記階層ブロックBの位置を変更して、互いの一部の分割領域を重ねて重複領域を発生させたことを表す。図6a~図6cの斜線部は、重複領域が発生する際に重複領域となる領域を示している。図6cは、階層ブロックAと階層ブロックBそれぞれの3×3=9個の分割領域を重ねており、当該重複領域の内部要素の総リソース数は10×9=90である。一方、当該重複領域内のすべての分割領域に含まれる内部要素を合計すると、配置の総数は89個であり、配線の総数は83個である。したがって、配置も配線も、内部要素の総リソース数よりも少ない。図7は、ステップS103において、レイアウト装置99により、階層ブロックBLK_Aと階層ブロックBLK_Bの一部領域を重ねて配置し、重複領域OVER_AREA_01を発生させた例を示す。重複領域OVER_AREA_01の位置は、各頂点の座標であるX1、Y1とX2、Y2とX3、Y3とX4、Y4で一意に表現される。なお、重複領域が多角形等の複雑な形状となる場合であっても、すべての頂点の座標を用いて重複領域の位置を表現することができる。重複領域を領域の一部に含む階層ブロックを、階層ブロックBLK_AおよびBLK_Bとする。ステップS104において、内部要素混載率は、重なり情報抽出部140において重複領域を形成した際の分割領域内の内部要素数から抽出される。図4に与えられた数値について、具体的に混載率を計算すると、配置に関しては階層ブロックBLK_Aが70/89、階層ブロックBLK_Bが19/89、配線に関しては階層ブロックBLK_Aが27/83、階層ブロックBLK_Bが56/83となる。ここでは、説明の簡単化のために、重複領域OVER_AREA_01において、配置に関しては階層ブロックBLK_Aが60、階層ブロックBLK_Bが40、配線に関しては階層ブロックBLK_Aが40、階層ブロックBLK_Bが60であると仮定する。ステップS105において、重複領域OVER_AREA_01のすべての内部要素リソースに対して、すべての配置リソースを、階層ブロックBLK_A用配置リソースが60、階層ブロックBLK_B用配置リソースが40となるように分割する。次に、すべての配線リソースを、階層ブロックBLK_A用配線リソースが40、BLK_B用配線リソースが60となるように分割する。図8は、ステップS105において、任意の重複領域の内部要素リソースに対して、配置領域をROWの集合体として表し、配線リソースをTRACKの集合体として表した例である。ステップS106において、内部要素配置部210が配置処理を行う際は、ROW上にインスタンスを配置する。一方、ステップS107において、内部要素配線部220が配線処理を行う際には、TRACK上に配線を配置する。配置リソースは、ROW1~ROW10の合計10個のROWの集合体であり、10個のROWのすべてにインスタンスが配置された時点ですべての配置リソースが使用されたことになる。一方、配線リソースはTRACK1~TRACK5の合計5個のTRACKの集合体であり、5個のTRACKのすべてに配線が配置された時点ですべての配線リソースが使用されたことになる。ステップS105において、リソース分割部150は、重複領域に対して定義したROWとTRACKを、重なり情報ファイル300に記述されている内部要素混載率に従って分割する。例えば、重複領域OVER_AREA_01において、階層ブロックBLK_Aの配置混載率が60、階層ブロックBLK_Bの配置混載率が40、階層ブロックBLK_Bの配線混載率が40、階層ブロックBの配線混載率が60である場合には、リソース分割部150は、当該混載率に応じて、ROW1、ROW2、ROW4、ROW5、ROW7およびROW8を階層ブロックBLK_A用配置リソースとして割り当てる。次に、リソース分割部150は、ROW3、ROW6、ROW9およびROW10を階層ブロックBLK_B用配置リソースとして割り当てる。リソース分割部150は、個々のROWを階層ブロックBLK_Aと階層ブロックBLK_Bのいずれの配置リソースに割り当てるかを、総合的に混載率が守られていれば任意に決定してよい。しかしながら、配置リソースのみが割り振られ、配線リソースが割り振られていない場合には、割り振られた配置リソースは無駄となる。同様に、配線リソースのみが割り振られ、配置リソースが割り振られていない場合には、割り振られた配線リソースは無駄となる。そこで、リソース分割部150は、局所的な領域に一方の内部要素リソース配線リソースまたは配置リソースが偏らないように、可能な限り均一に割り振ることが好ましい。このように割り振ることで、重複領域において、一方の階層ブロックに対して配線リソースおよび配置リソースのうちの一方のみが割り振られて、リソースが無駄に消費されることを防ぐことができる。また、配線リソースに関しても、配置リソースと同じ分割方法でTRACK1とTRACK2とTRACK4を階層ブロックBLK_A用配線リソースとして割り当て、TRACK3とTRACK5を階層ブロックBLK_B用配線リソースとして割り当てる。本実施形態のレイアウト装置99は、階層ブロックの内部要素の配置と配線を実施する前に、重複領域の内部要素混載率に応じて内部要素リソースを排他的に分割する。このとき、内部要素の配置と配線を実施した後に重複領域において各階層ブロック内の互いの内部要素が干渉することがなく、干渉の解消を目的とした内部要素の位置の変更と位置の変更に伴う設計制約違反が発生しない。したがって、レイアウト装置99によると、設計制約違反を修正する工程分の設計期間の増大が抑制でき、論理回路全体半導体集積回路のレイアウトに必要となる設計期間の増大を抑制することができる。なお、上記の特許文献等の先行技術文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。