"亜鉛を含む酸化物半導体層と、前記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を備える半導体装置。前記酸化物半導体層は、非晶質である請求項1に記載の半導体装置。前記酸化物絶縁体層を2つ備えており、一の前記酸化物絶縁体層が前記酸化物半導体層の一方の面に積層され、他の前記酸化物絶縁体層が前記酸化物半導体層の他方の面に積層されている請求項1又は2に記載の半導体装置。前記酸化物絶縁体層の厚さは、2nm~5nmの範囲にある請求項1~3の何れか一項に記載の半導体装置。絶縁体基板と、前記絶縁体基板上に配置されたチャネル層と、前記チャネル層上に間隔をあけて配置されたソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記チャネル層上に配置されたゲート絶縁体層と、前記ゲート絶縁体層上に配置されたゲート電極と、を備え、前記チャネル層は、亜鉛を含む酸化物半導体層と、前記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を有する半導体装置。絶縁体基板と、前記絶縁体基板上に配置されたゲート電極と、前記ゲート電極上に配置されたゲート絶縁体層と、前記ゲート絶縁体層上に配置されたチャネル層と、前記チャネル層上に間隔をあけて配置されたソース電極及びドレイン電極と、を備え、前記チャネル層は、亜鉛を含む酸化物半導体層と、前記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を有する半導体装置。前記酸化物絶縁体層と、前記ゲート絶縁体層とは、同一の金属元素を含む請求項5又は6に記載の半導体装置。亜鉛を含む酸化物半導体層を、絶縁体基板上に積層し、亜鉛を含む酸化物絶縁体層を、前記酸化物半導体層上に積層する、半導体装置の製造方法。一方、a-IGZOを含む酸化物半導体では、構造中に酸素欠陥が生じやすく、その欠陥に起因してキャリアが生成される。これは、例えばn型の酸化物半導体では、酸素欠陥があると、金属原子から供給される電子を受け取る酸素原子がいないので、欠陥起因の電子がキャリアとして生成されるためである。例えば、a-IGZOでは、表面から数nmまでの深さの領域に1020cm-3以上のキャリア濃度を有する酸素欠乏領域が存在するという報告がある。従って、酸化物半導体を用いた電界効果型トランジスタでは、酸素欠陥に起因したキャリアの生成を抑制することが求められる。また、電界効果型トランジスタの絶縁破壊電圧を向上するために、ゲート絶縁体層の物理的な厚さを厚くすることが可能なHigh-k材料を用いることがある。High-k材料を含むゲート絶縁体層を室温で形成した場合には、通常、多結晶のゲート絶縁体層が得られる。そして、多結晶のゲート絶縁体層が、非晶質の酸化物半導体層上に形成された場合、ゲート絶縁体層と酸化物半導体層との間の界面には、酸素欠陥に起因したキャリアトラップが生成される。このキャリアトラップよって、トランジスタのヒステリシスの発生、オンオフ比の低下、又はノーマリーオン等の不具合が生じる場合がある。本明細書では、上述した問題を解決し得る半導体装置を提供することを目的とする。本明細書に開示する半導体装置の一形態によれば、亜鉛を含む酸化物半導体層と、上記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を備える。また、本明細書に開示する半導体装置の一形態によれば、絶縁体基板と、上記絶縁体基板上に配置されたチャネル層と、上記チャネル層上に間隔をあけて配置されたソース電極及びドレイン電極と、上記ソース電極と上記ドレイン電極との間の上記チャネル層上に配置されたゲート絶縁体層と、上記ゲート絶縁体層上に配置されたゲート電極と、を備え、上記チャネル層は、亜鉛を含む酸化物半導体層と、上記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を有する。更に、本明細書に開示する半導体装置の一形態によれば、絶縁体基板と、上記絶縁体基板上に配置されたゲート電極と、上記ゲート電極上に配置されたゲート絶縁体層と、上記ゲート絶縁体層上に配置されたチャネル層と、上記チャネル層上に間隔をあけて配置されたソース電極及びドレイン電極と、を備え、上記チャネル層は、亜鉛を含む酸化物半導体層と、上記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を有する。更にまた、本明細書に開示する半導体装置の製造方法の一形態によれば、亜鉛を含む酸化物半導体層を、絶縁体基板上に積層し、亜鉛を含む酸化物絶縁体層を、上記酸化物半導体層上に積層する。上述した本明細書に開示する半導体装置の一形態によれば、酸化物半導体層の表面近傍の酸素欠陥の形成が防止されるので、酸素欠陥に起因したキャリアの生成が低減する。また、上述した本明細書に開示する半導体装置の一形態によれば、ゲート絶縁体層と酸化物半導体層とが、酸化物絶縁体層を介在して配置されるので、酸素欠陥に起因したキャリアトラップの生成が防止される。更に、上述した本明細書に開示する半導体装置の製造方法の一形態によれば、酸素欠陥に起因したキャリアトラップの生成が防止された半導体装置が形成される。本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。以下、本明細書で開示する半導体装置の好ましい実施形態を、図面を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。図1は、本明細書に開示する半導体装置の第1実施形態を示す図である。半導体装置10aは、絶縁体基板11と、絶縁体基板11上に積層される亜鉛を含む酸化物絶縁体層12と、酸化物絶縁体層12上に積層される亜鉛を含む酸化物半導体層13と、酸化物半導体層13上に積層される亜鉛を含む酸化物絶縁体層14と、を備える。半導体装置10aは、例えば、電界効果型トランジスタのチャネル領域を有するチャネル層等に用いられ得る構造を有する。酸化物半導体層13は、キャリアの供給源として、In又はGa等の亜鉛以外の金属元素も有していても良い。亜鉛を含む酸化物半導体層13は、本実施形態では、非晶質である。亜鉛を含む酸化物半導体層13は、非晶質であっても、同じ非晶質のシリコン半導体と比べてキャリアの移動度が高い。また、非晶質であれば、酸化物半導体層13を室温で形成することも容易である。なお、酸化物半導体層13は、多結晶又は単結晶であっても良い。亜鉛を含む酸化物半導体は、通常、表面近傍に酸素欠陥が生じやすく、その欠陥に起因してキャリアが生成される。これは、例えばn型の酸化物半導体では、酸素欠陥があると、金属原子から供給される電子を受け取る酸素原子がいないので、欠陥起因の電子がキャリアとして生成され得るためである。そこで、半導体装置10aは、酸化物半導体層13における酸素欠陥を防止するために、酸化物半導体層13の一方の面に積層される酸化物絶縁体層12及び他方の面に積層される酸化物絶縁体層14を備える。酸化物絶縁体層12,14は、半導体装置10aの製造過程において、例えば、酸素雰囲気中の加熱処理において、酸化物半導体層13の表面に酸素原子を供給して表面近傍の酸素欠陥の形成を防止する。従って、酸化物半導体層13では、酸素欠陥に起因して生成されるキャリアが低減されており、酸化物半導体層13内のキャリアは、主に金属元素から供給される。上述した観点から、酸化物絶縁体層は、酸化物半導体層13の少なくとも一方の面に積層される。酸化物絶縁体層が酸化物半導体層13の一方の面のみに積層された場合、酸化物絶縁体層が積層された酸化物半導体層13の一方の面近傍の酸素欠陥の形成が防止される。しかし、酸化物絶縁体層が積層されない酸化物半導体層13の他方の面には、酸素欠陥及び酸素欠陥に起因するキャリアの生成が起きる。従って、酸化物絶縁体層は、本実施形態のように、酸化物半導体層13の両面に積層されることが好ましい。酸化物絶縁体層12,14は、酸化物半導体層13内にキャリアを閉じ込めると共に、酸化物半導体層13の電気的特性に影響を与えないように電気的絶縁性を有する。酸化物絶縁体層12,14は、非晶質又は多結晶又は単結晶であっても良い。本明細書では、電気的絶縁性を有するとは、キャリア濃度が、1013cm-3以上、1015cm-3未満の範囲にあることをいう。また、電気的に半導体であるとは、キャリア濃度が、1015cm-3以上、1019cm-3未満の範囲にあることをいう。また、酸化物半導体層13内のキャリアが、酸化物絶縁体層12,14へ移動することを防止する観点から、酸化物半導体層13及び酸化物絶縁体層12,14が次の関係を満足することが好ましい。まず、酸化物半導体層13がn型の導電性を有する場合には、酸化物半導体層13の伝導帯の下端のエネルギー準位が、酸化物絶縁体層12,14の伝導帯の下端のエネルギー準位よりも、室温での熱エネルギーより大きいことが好ましい。酸化物絶縁体層12,14は、電気絶縁体であるので、その価電子帯の上端と伝導帯の下端との間のエネルギーギャップの大きさは、室温での熱エネルギーよりも大きい。しかし、酸化物絶縁体層12,14の伝導帯の下端のエネルギー準位と、酸化物半導体層13の伝導帯とが重なっていると、電子が酸化物半導体層13から酸化物絶縁体層12,14へ移動するおそれがある。そこで、酸化物半導体層13から酸化物絶縁体層12,14への電子の移動を防止する観点から、上述した関係が求められる。室温での熱エネルギーを、具体例を用いて以下に説明する。例えば、室温が300ケルビン27°Cである場合には、室温での熱エネルギーは、kT=4.14E-21J=25.88meVとなる。ここで、小数第3位を四捨五入している。なお、室温には、半導体装置の動作時の温度も含まれる。一方、酸化物半導体層13がp型の導電性を有する場合には、酸化物半導体層13の価電子帯の上端のエネルギー準位が、酸化物絶縁体層12,14の価電子帯の上端のエネルギー準位よりも、室温での熱エネルギーより大きいことが好ましい。これは、同様の理由により、酸化物半導体層13から酸化物絶縁体層12,14へのホールの移動を防止するためである。伝導帯の下端又は価電子帯の上端のエネルギー準位を調整する方法として、酸化物絶縁体層12,14に含まれる金属元素の組成比を調整することがある。ただし、金属元素の組成比を調整すると、酸化物絶縁体層12,14の格子定数も変化するので、酸化物絶縁体層12,14と酸化物半導体層13との間の格子整合性に留意しつつ、金属元素の組成比を調整することが好ましい。酸化物絶縁体層が非晶質又は多結晶であっても、単位格子の格子定数が、酸化物絶縁体層12,14と酸化物半導体層13との間で近いことが、密着性を向上する観点から好ましいためである。酸化物絶縁体層12,14の厚さは、酸化物半導体層13の表面近傍に存在する酸素欠陥領域に酸素を供給できるだけの厚さとすることが好ましい。上述したように、酸化物半導体層13は、n型又はp型の導電性を有し得る。n型の酸化物半導体層13としては、例えば、In-Ga-Zn-O、In-Al-Zn-O、In-Sn-Zn-O、In-Cu-Zn-O、In-Ta-Zn-O又はIn-Hf-Zn-Oの組成を用いることができる。p型の酸化物半導体層13の形成材料としては、例えば、Nが添加されたZnO又はAgが添加されたZnOを用いることができる。酸化物絶縁体層12,14の形成材料としては、例えば、ZnMgO,ZnAlO,ZnSnO,ZnCuO,ZnTaO、ZnHfOを用いることができる。酸化物半導体層13の導電性、キャリア濃度、又はキャリア移動度等の電気的特性は、組成比を調整することにより調整され得る。酸化物半導体層13と、酸化物絶縁体層12,14とは、亜鉛以外にも同一の金属元素を含むことが、密着性を向上させる観点から好ましい。絶縁体基板11は、酸化物半導体層13以外にキャリアの流れを防止する観点から電気絶縁性を有する。絶縁体基板11の形成材料としては、半導体装置10aの製造工程中に受ける熱処理に耐えられる材料であれば、特に制限なく用いることができる。特に、絶縁体基板11の形成材料として、可視光透過性を有するものを用いると、パネルディスプレイ装置等の可視光透過性が求められる用途に用いることができる観点から好ましい。上述した本実施形態の半導体装置10aによれば、酸化物半導体層13の表面近傍の酸素欠陥の形成が防止されるので、酸素欠陥に起因したキャリアの生成を低減できる。従って、制御不能なキャリアの生成を防止して、酸化物半導体層13の電気的特性を、組成比等に基づいて設計できる。次に、上述した半導体装置の他の実施形態を、図2~図5を参照しながら以下に説明する。他の実施形態について特に説明しない点については、上述の第1実施形態に関して詳述した説明が適宜適用される。また、同一の構成要素には同一の符号を付してある。図2は、本明細書に開示する半導体装置の第2実施形態を示す図である。本実施形態の半導体装置10bは、電界効果型トランジスタである。半導体装置10bは、ゲート電圧の印加時に反転領域が形成されるチャネル領域を含むチャネル層15が、上述した第1実施形態の半導体装置と同様の構造を有する。本実施形態の半導体装置10bは、絶縁体基板11と、絶縁体基板11上に配置されたチャネル層15と、チャネル層15上に間隔をあけて配置されたソース電極16及びドレイン電極17と、を備える。また、半導体装置10bは、ソース電極16とドレイン電極17との間のチャネル層15の部分の上に配置されたゲート絶縁体層18と、ゲート絶縁体層18上に配置されたゲート電極19と、を備える。チャネル層15は、絶縁体基板11上に積層される亜鉛を含む酸化物絶縁体層12と、酸化物絶縁体層12上に積層される亜鉛を含む酸化物半導体層13と、酸化物半導体層13上に積層される亜鉛を含む酸化物絶縁体層14と、を有する。ゲート絶縁体層18が積層されたチャネル層15の酸化物絶縁体層14の部分がチャネル領域となる。また、ソース電極16は、チャネル層15の一方の端部から外方に延出して、絶縁体基板11上に延びている。同様に、ドレイン電極17は、チャネル層15の他方の端部から外方に延出して、絶縁体基板11上に延びている。ゲート絶縁体層18は、ソース電極16とドレイン電極17との間のチャネル層15の部分から両外方に延出して、ソース電極16及びドレイン電極17それぞれの上を覆うように形成される。ゲート電極19に閾値以上の電圧が印加されると、ソース電極16とドレイン電極17との間のチャネル層15の部分には、反転領域が形成されるチャネル領域が形成されて、ソース電極16とドレイン電極17との間にキャリアが導通可能となる。ゲート絶縁体層18と酸化物半導体層13との間に配置される酸化物絶縁体層14の厚さは、ソース電極16及びドレイン電極17それぞれと酸化物半導体層13との間で、トンネル効果によりキャリアの移動が可能な厚さとすることが好ましい。この観点から、酸化物絶縁体層14の厚さの上限値は、5nmであることが好ましい。一方、酸化物絶縁体層14の厚さの下限値は、酸化物半導体層13の表面近傍に存在する酸素欠陥領域に酸素を供給する観点から決定されることが好ましい。例えば、酸化物絶縁体層14の厚さの下限値は、2nmとすることができる。ゲート絶縁体層18の形成材料としては、各種材料を用いることができるが、半導体装置10aの耐電圧特性を向上させる観点からは、MgO、Al2O3、HfO2、Ta2O5、Y2O3等のHigh-k材料を用いることが好ましい。また、酸化物絶縁体層14と、ゲート絶縁体層18とは、同一の金属元素を含むことが、両層の密着性を向上する観点から好ましい。このように、酸化物絶縁体層14が、ゲート絶縁体層18と酸化物半導体層13との間に配置されることにより、両層の密着性が向上すると共に、ゲート絶縁体層18と酸化物半導体層13とが直接接合して、両層の間の界面に酸素欠陥に起因したキャリアトラップが生成されることが防止される。酸化物半導体層13と絶縁体基板11との間に配置される酸化物絶縁体層12の形成材料は、酸化物絶縁体層14とは異なっていても良いが、同じ形成材料を用いることが、半導体装置10bを製造する観点からは好ましい。上述した本実施形態の半導体装置10bによれば、ゲート絶縁体層18と酸化物半導体層13とが、酸化物絶縁体層14を介在して配置されるので、酸素欠陥に起因したキャリアトラップの生成が防止される。また、チャネル層15では、酸化物半導体層13の表面近傍の酸素欠陥の形成が防止されるので、酸素欠陥に起因したキャリアの生成を低減される。従って、半導体装置10bでは、酸化物半導体層13の酸素欠陥に起因するキャリアの生成が低減されるのでオフ時にドレイン電極-ソース電極間に流れるリーク電流が抑えられるため、高いオンオフ比が得られる。また、ソース電極及びドレイン電極間のリーク電流が抑えられるので、高い絶縁破壊電圧が得られる。更に、酸素欠陥の減少によって、キャリアの散乱が防止されるので、高い移動度が得られる。次に、上述した第2実施形態の半導体装置10bの変型例1及び変型例2を、図面を参照して以下に説明する。図3Aは、第2実施形態の変型例1を示す図である。図3Bは、第2実施形態の変型例2を示す図である。変型例1の半導体装置10cは、ゲート絶縁体層18と酸化物半導体層13との間の酸化物絶縁体層14のみを有しており、絶縁体基板11と酸化物半導体層13との間には、酸化物絶縁体層を有していない。変型例2の半導体装置10dは、絶縁体基板11と酸化物半導体層13との間の酸化物絶縁体層12のみを有しており、ゲート絶縁体層18と酸化物半導体層13との間には、酸化物絶縁体層を有していない。図4は、本明細書に開示する半導体装置の第3実施形態を示す図である。本実施形態の半導体装置10eは、絶縁破壊電圧を高めるために、ゲート絶縁体層18の厚さが、上述した第2実施形態よりも厚くなっている。これにより、ゲート電極-ドレイン電極間に流れるリーク電流が抑えられるので、より高い絶縁破壊電圧が得られることになる。ゲート絶縁体層18の形成材料としては、物理的な厚さを増加しつつ、電気的な厚さを抑える観点から、High-k材料を用いることが好ましい。また、半導体装置10eは、ゲート絶縁体層18とチャネル層15との間に、バッファ層20が配置される。このバッファ層20が配置される理由を以下に説明する。例えば、ゲート絶縁体層18をスパッタリング法で形成する場合には、スパッタリングに使用するプラズマによって、ゲート絶縁体18の下に位置する層の表面が損傷する。本実施形態では、厚いゲート絶縁体層18を形成するので、スパッタリングの時間がより長くなるため、ゲート絶縁体18の下に位置する層の損傷も大きくなる。ここで、第2実施形態のように、ゲート絶縁体18の下に位置する層が酸化物絶縁体層14のみであると、ゲート絶縁体18を形成する際に、酸化物絶縁体層14の損傷が進んで、酸化物半導体層13にも損傷が及ぶおそれがある。そこで、本実施形態では、バッファ層20を酸化物絶縁体層14の上に配置して、ゲート絶縁体18の形成時に、酸化物半導体層13が損傷することを防止している。バッファ層20の形成材料は、酸化物絶縁体層14とは異なっていても良いが、同じ形成材料を用いることが、半導体装置10eを製造する観点から好ましい。上述した本実施形態の半導体装置10eによれば、より高い絶縁破壊電圧が得られるので、耐圧性が更に向上する。また、上述した第2実施形態と同様の効果が得られる。図5は、本明細書に開示する半導体装置の第4実施形態を示す図である。本実施形態の半導体装置10fは、上述した第2及び第3実施形態と同様に、電界効果型トランジスタであるが、ゲート電極19が、チャネル層15に対して、絶縁体基板11側に配置される点が異なっている。半導体装置10fは、絶縁体基板11と、絶縁体基板11上に配置されたゲート電極19と、ゲート電極19上に配置されたゲート絶縁体層18と、ゲート絶縁体層18上に配置されたチャネル層15と、を備える。また、半導体装置10fは、チャネル層15上に間隔をあけて配置されたソース電極16及びドレイン電極17と、を備える。チャネル層15は、ゲート絶縁体層18上に積層される亜鉛を含む酸化物絶縁体層12と、酸化物絶縁体層12上に積層される亜鉛を含む酸化物半導体層13と、酸化物半導体層13上に積層される亜鉛を含む酸化物絶縁体層14と、を有する。なお、本明細書では、絶縁体基板は、ゲート絶縁体層のような絶縁体層を含む意味である。ゲート絶縁体層18は、ゲート電極19の両側それぞれから外方に延出して、絶縁体基板11上に延びている。チャネル層15は、ゲート絶縁体層18の上を覆うように形成される。また、ソース電極16は、チャネル層15の一方の端部から外方に延出して、絶縁体基板11上に延びている。同様に、ドレイン電極17は、チャネル層15の他方の端部から外方に延出して、絶縁体基板11上に延びている。このように、半導体装置10fは、いわゆるボトムゲート型の電界効果型トランジスタである。上述した本実施形態の半導体装置10fは、ゲート電極19と、ソース電極16又はドレイン電極17との間にゲート絶縁体18又はチャネル層15等が介在しているので、ゲート電極19とソース電極16又はドレイン電極17との間に放電が生じることが防止される。従って、半導体装置10fでは、ゲート電極19又はソース電極16又はドレイン電極17により高い電圧を印加することが可能である。また、半導体装置10fは、上述した第2及び第3実施形態と同様の効果を奏する。次に、上述した各半導体装置の製造方法の好ましい実施形態を、図面を参照しながら、以下に説明する。まず、図1に示す半導体装置の製造方法の好ましい一実施形態を以下に説明する。まず、図6Aに示すように、絶縁体基板11が用意される。絶縁体基板11としては、例えば、表面に酸化膜が形成されたシリコン基板を用いることができる。次に、図6Bに示すように、亜鉛を含む酸化物絶縁体層12が、絶縁体基板11上に積層される。酸化物絶縁体層12の形成方法としては、例えば、スパッタリング法を用いることができる。スパッタリング法としては、高周波スパッタリング法を用いることが、電気絶縁体の形成には好ましい。スパッタリング条件としては、例えば、スパッタリングチャンバ内の基本真空度を3×10-5Paとして、チャンバ内にアルゴンガスを30sccmの流量で導入し、チャンバ内の圧力が1.0Paなるようにすることができる。絶縁体基板11が載置されるステージの温度としては、室温とすることができる。酸化物絶縁体層12の組成は、ターゲットの組成に対応して決定され得る。次に、図6Cに示すように、亜鉛を含む酸化物半導体層13が、酸化物絶縁体層12上に積層される。酸化物半導体層13の形成方法としては、酸化物絶縁体層12と同様に、スパッタリング法を用いることができる。酸化物半導体層13の組成は、ターゲットの組成に対応して決定され得る。また、酸化物半導体層13を形成する際に、上述したアルゴンガスと共に酸素ガスを導入することにより、酸化物半導体層13中のキャリア濃度を調整することができる。次に、図6Dに示すように、亜鉛を含む酸化物絶縁体層14が、酸化物半導体層13上に積層される。酸化物絶縁体層14は、酸化物絶縁体層12と同様に形成され得る。上述した図6B~図6Dの工程は、多元カソードをチャンバ内に有するスパッタリング装置を用いて、インサイチュウ法で形成することが、層間等に不純物が混入することを防止する上で好ましい。そして、酸化物半導体層13及び酸化物絶縁体層12,14が積層された絶縁体基板11が、酸素雰囲気中で加熱される。この加熱処理により、酸化物半導体層13の表面近傍に存在する酸素欠陥に対して、雰囲気又は酸化物絶縁体層12,14から酸素が供給される。この加熱処理には、例えば、赤外線加熱炉を用いることができる。加熱処理の条件としては、例えば、加熱炉内の基本真空度を1×10-2Paとして、加熱炉内に酸素ガスを200sccmの流量で導入し、チャンバ内の圧力が1.0Paなるようにすることができる。加熱処理の温度としては、例えば、200°C~400°Cの範囲内にすることができる。この温度が高い程、酸化物半導体層13中のキャリア移動度が高くなる傾向がある。一方、温度が低い方が、絶縁体基板11への熱の影響が小さくなる。加熱処理の時間としては、例えば、温度が400°Cの場合に、1時間とすることができる。この加熱処理は、独立した工程としても良いし、後工程における他の工程における加熱処理と同時に行っても良い。このようにして、図1に示す半導体装置が形成される。上述した本実施形態の半導体装置の製造方法によれば、スパッタリング法を用いることにより、室温で薄膜の酸化物半導体層及び酸化物絶縁体層を形成することができるので、大面積の半導体装置を大量生産することが容易である。次に、図2に示す半導体装置の製造方法の好ましい一実施形態を以下に説明する。まず、図7Aに示すように、絶縁体基板11上に、フォトリソグラフィ技術を用いて、パターニングされた一対のレジスト層30が間隔をあけて形成される。次に、図7Bに示すように、上述した図6B~図6Dを用いて説明したのと同様にして、酸化物絶縁体層12及び酸化物半導体層13及び酸化物絶縁体層14が、順番にレジスト層30及び絶縁体基板11上に積層される。次に、図7Cに示すように、リフトオフ技術を用いて、一対のレジスト層30及びこのレジスト層30上の酸化物絶縁体層12及び酸化物半導体層13及び酸化物絶縁体層14が、絶縁体基板11上から取り除かれて、チャネル層15が形成される。そして、上述した図6Dを用いて説明された加熱処理と同様の処理が、チャネル層15が積層された絶縁体基板11に対して行われる。次に、図8Dに示すように、フォトリソグラフィ技術及びリフトオフ技術を用いて、パターニングされたソース電極16及びドレイン電極17が間隔をあけてチャネル層15上に形成される。ソース電極16及びドレイン電極17の形成方法としては、各種の蒸着方法を用いることができる。例えば、電子線蒸着法を用いることができる。次に、図8Eに示すように、ゲート絶縁体層18が、チャネル層15上に形成される。チャネル層の形成方法としては、酸化物絶縁体層又は酸化物半導体層と同様に、スパッタリング法を用いることができる。この際、ゲート絶縁体層18と酸化物半導体層13との間に酸化物絶縁体層14が配置されているので、ゲート絶縁体層18がスパッタリング法を用いて形成される際に、プラズマにより酸化物半導体層13の表面が損傷することが防止される。そして、ゲート電極19が、ゲート絶縁体層18上に形成される。ゲート電極19の形成方法としては、ソース電極16及びドレイン電極17と同様にすることができる。このようにして、図2に示す半導体装置が形成される。上述した本実施形態の半導体装置の製造方法によれば、スパッタリング法を用いることにより、室温で薄膜の半導体装置を形成することができるので、大面積の半導体装置を大量生産することが容易である。次に、図4に示す半導体装置の製造方法の好ましい一実施形態を以下に説明する。まず、図7A~図8Dを用いて説明したのと同様にして、図9Aに示す構造が絶縁体基板11上に形成される。次に、図9Bに示すように、バッファ層20が、チャネル層15上に形成される。バッファ層20の形成は、上述したチャネル層15の形成と同様に、多元カソードをチャンバ内に有するスパッタリング装置を用いて行うことができる。バッファ層20の厚さは、後述するゲート絶縁体層18を形成する際に、バッファ層20が削られて消失しない厚さとすることが好ましい。次に、図10Cに示すように、ゲート絶縁体層18が、バッファ層20上に形成される。ゲート絶縁体層18の形成は、バッファ層20と同様に多元カソードをチャンバ内に有するスパッタリング装置を用いて、インサイチュウ法で形成することが、層間等に不純物が混入することを防止する上で好ましい。このようにして、図4に示す半導体装置が形成される。次に、図5に示す半導体装置の製造方法の好ましい一実施形態を以下に説明する。まず、図11Aに示すように、フォトリソグラフィ技術及びリフトオフ技術を用いて、パターニングされたゲート電極19が、絶縁体基板11上に形成される。次に、図11Bに示すように、フォトリソグラフィ技術を用いて、パターニングされた一対のレジスト層31が、間にゲート電極19が位置するように、間隔をあけて形成される。次に、図12Cに示すように、上述した図6B~図6Dを用いて説明したのと同様にして、ゲート絶縁体層18及び酸化物絶縁体層12及び酸化物半導体層13及び酸化物絶縁体層14が、順番にレジスト層31及びゲート電極19及び絶縁体基板11上に積層される。次に、図12Dに示すように、リフトオフ技術を用いて、一対のレジスト層31及びこのレジスト層30上のゲート絶縁体層18及び酸化物絶縁体層12及び酸化物半導体層13及び酸化物絶縁体層14が、絶縁体基板11上から取り除かれて、ゲート電極19及び絶縁体基板11上にチャネル層15が形成される。そして、上述した図6Dを用いて説明された加熱処理と同様の処理が、ゲート電極19及びチャネル層15が積層された絶縁体基板11に対して行われる。そして、フォトリソグラフィ技術及びリフトオフ技術を用いて、パターニングされたソース電極16及びドレイン電極17が間隔をあけてチャネル層15上に形成されて、図5に示す半導体装置が形成される。以下、本明細書に開示する半導体装置について、実施例を用いて更に説明する。ただし、本発明の範囲はかかる実施例に制限されるものではない。実施例1図1に示す半導体装置を、図6A~図6Dを用いて説明したのと同様にして作製し、実施例1とした。絶縁体基板11の形成材料として、表面に300nmの厚さで熱酸化膜が形成されたシリコン基板を用いた。酸化物絶縁体層12、14は、高周波スパッタリング法を用いて、ZnO-MgO焼結体ZnO:MgO=60:40mol比の粉末焼結体をターゲットとして形成した。酸化物半導体層13は、高周波スパッタリング法を用いて、In2O3-Ga2O3-ZnO焼結体株式会社高純度化学研究所製のIn2O3:Ga2O3:ZnO=1:1:2mol比の粉末焼結体をターゲットとして形成した。酸化物半導体層12のバンドギャップが約3eVであるので、酸化物絶縁体層12,14のバンドギャップをこれよりも大きく約4eVとするために、Zn1-xMgxOの組成比xは0.4とした。酸化物半導体層13の厚さは25nmであり、酸化物絶縁体層12,14の厚さは4nmであった。このようにして、実施例1の半導体装置を形成した。実施形態1の半導体装置10aのキャリア濃度は、1.8×1017cm-3であり、ホール移動度は26.4cm2/Vsであった。実施例2図2に示す半導体装置を、図7A~図8Eに示す製造方法を用いて作製し、実施例2とした。絶縁体基板11の形成材料として、表面に300nmの厚さで熱酸化膜が形成されたシリコン基板を用いた。酸化物半導体層12、14は、高周波スパッタリング法を用いて、ZnO-MgO焼結体ZnO:MgO=60:40molの粉末焼結体をターゲットとして形成した。ゲート絶縁体層18は、高周波スパッタリング法を用いて、酸化物絶縁体層14と同じMgを含むHigh-k材料であるMgOをターゲットとして形成した。また、ソース電極16及びドレイン電極17及びゲート電極19として、Pt/Ti=100nm/10nmの積層体を形成し、実施例2の半導体装置を形成した。酸化物半導体層13の厚さは25nmであり、酸化物絶縁体層12,14の厚さは4nmであった。ゲート絶縁体層18の厚さは35nmであった。チャネル幅は100μmであり、チャネル長は1.5μmであり、ゲート電極とドレイン電極との間の距離は20μmであった。図13Aは、第2実施形態の半導体装置のオンオフ比を説明する図であり、図13Bは、電流電圧特性を説明する図である。図13Aに示すように、半導体装置10bのオフ時の電流値Idとオン時の電流値Idとの比であるオンオフ比は、約107であった。電界効果移動度は、27.5cm2/Vsであった。また、半導体装置がオフ状態Vgs=-2.0Vにおける絶縁破壊電圧Vdsは約50Vであった。実施例3図4に示す半導体装置を、図9A~図10Cに示す製造方法を用いて作製し、実施例3とした。絶縁体基板11の形成材料として、表面に300nmの厚さで熱酸化膜が形成されたシリコン基板を用いた。酸化物半導体層12、14及びバッファ層20は、高周波スパッタリング法を用いて、ZnO-MgO焼結体ZnO:MgO=60:40molの粉末焼結体をターゲットとして形成した。ゲート絶縁体層18は、高周波スパッタリング法を用いて、酸化物絶縁体層14と同じMgを含むHigh-k材料であるMgOをターゲットとして形成した。また、ソース電極16及びドレイン電極17及びゲート電極19として、Pt/Ti=100nm/10nmの積層体を形成して、実施例3の半導体装置を形成した。酸化物半導体層13の厚さは25nmであり、酸化物絶縁体層12,14の厚さは4nmであった。バッファ層20の厚さは20nmであった。ゲート絶縁体層18の厚さは60nmであった。チャネル幅は100μmであり、チャネル長は1.5μmであり、ゲート電極とドレイン電極との間の距離は20μmであった。図14Aは、実施例3の半導体装置のオンオフ比を説明する図であり、図14Bは、耐電圧特性を説明する図である。図14Aに示すように、半導体装置10bのオフ時の電流値Idとオン時の電流値Idとの比であるオンオフ比は、約1010であった。電界効果移動度は、6.3cm2/Vsであった。また、図14Bに示すように、半導体装置がオフ状態Vgs=-20Vにおける絶縁破壊電圧Vbは約240Vであった。実施例4図5に示す半導体装置を、図11A~図12Dに示す製造方法を用いて作製し、実施例4とした。絶縁体基板11の形成材料として、表面に300nmの厚さで熱酸化膜が形成されたシリコン基板を用いた。酸化物半導体層12、14は、高周波スパッタリング法を用いて、ZnO-MgO焼結体ZnO:MgO=60:40molの粉末焼結体をターゲットとして形成した。ゲート絶縁体層18は、高周波スパッタリング法を用いて、酸化物絶縁体層14と同じMgを含むHigh-k材料であるMgOをターゲットとして形成した。また、ソース電極16及びドレイン電極17及びゲート電極19として、Pt/Ti=100nm/10nmの積層体を形成し、実施例2の半導体装置を形成した。酸化物半導体層13の厚さは25nmであり、酸化物絶縁体層12,14の厚さは4nmであった。ゲート絶縁体層18の厚さは35nmであった。チャネル幅は100μmであり、チャネル長は1.5μmであり、ゲート電極とドレイン電極との間の距離は20μmであった。図15Aに示すように、半導体装置10bのオフ時の電流値Idとオン時の電流値Idとの比であるオンオフ比は、約109であった。電界効果移動度は、0.4cm2/Vsであった。また、半導体装置がオフ状態Vgs=-5.0Vにおける絶縁破壊電圧Vbは約250Vであった。本発明では、上述した実施形態の半導体装置及び半導体装置の製造方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。以上の上述した各実施形態に関し、更に以下の付記を開示する。付記1亜鉛を含む酸化物半導体層と、前記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を備える半導体装置。付記2前記酸化物半導体層は、非晶質である付記1に記載の半導体装置。付記3前記酸化物絶縁体層を2つ備えており、一の前記酸化物絶縁体層が前記酸化物半導体層の一方の面に積層され、他の前記酸化物絶縁体層が前記酸化物半導体層の他方の面に積層されている付記1又は2に記載の半導体装置。付記4前記酸化物半導体層と、前記酸化物絶縁体層とは、亜鉛以外の同一の金属元素を含む付記1~3の何れか一項に記載の半導体装置。付記5前記酸化物絶縁体層の伝導帯の下端と、前記酸化物半導体層の伝導帯の下端との間のエネルギーギャップは、室温での熱エネルギーよりも大きい付記1~4の何れか一項に記載の半導体装置。付記6前記酸化物絶縁体層の厚さは、2nm~5nmの範囲にある付記1~4の何れか一項に記載の半導体装置。付記7絶縁体基板と、前記絶縁体基板上に配置されたチャネル層と、前記チャネル層上に間隔をあけて配置されたソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記チャネル層上に配置されたゲート絶縁体層と、前記ゲート絶縁体層上に配置されたゲート電極と、を備え、前記チャネル層は、亜鉛を含む酸化物半導体層と、前記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を有する半導体装置。付記8絶縁体基板と、前記絶縁体基板上に配置されたゲート電極と、前記ゲート電極上に配置されたゲート絶縁体層と、前記ゲート絶縁体層上に配置されたチャネル層と、前記チャネル層上に間隔をあけて配置されたソース電極及びドレイン電極と、を備え、前記チャネル層は、亜鉛を含む酸化物半導体層と、前記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を有する半導体装置。付記9前記酸化物絶縁体層と、前記ゲート絶縁体層とは、同一の金属元素を含む付記7又は8に記載の半導体装置。付記10前記酸化物絶縁体層が、前記ゲート絶縁体層と前記酸化物半導体層との間に配置される付記7~9の何れか一項に記載の半導体装置。付記11亜鉛を含む酸化物半導体層を、絶縁体基板上に積層し、亜鉛を含む第1の酸化物絶縁体層を、前記酸化物半導体層上に積層する、半導体装置の製造方法。付記12亜鉛を含む第2の酸化物絶縁体層を、前記絶縁体基板上に積層し、前記酸化物半導体層を、前記第2の酸化物絶縁体層上に積層する、付記11に記載の半導体装置の製造方法。付記13亜鉛を含む第1の酸化物絶縁体層を、絶縁体基板上に積層し、亜鉛を含む酸化物半導体層を、前記第1の酸化物絶縁体層上に積層する、半導体装置の製造方法。付記14亜鉛を含む第2の酸化物絶縁体層を、前記酸化物半導体層上に積層する、付記13に記載の半導体装置の製造方法。付記15前記酸化物半導体層及び前記第1の酸化物絶縁体層及び前記第2の酸化物絶縁体層が積層された前記絶縁体基板を、酸素雰囲気中で加熱する付記12又は14に記載の半導体装置の製造方法。"