半導体基板を有する半導体装置であって、半導体基板が、半導体素子が形成されているアクティブ領域と、アクティブ領域と半導体基板の端面との間の外周領域、を有しており、外周領域の少なくとも一部の上部に、導電性粒子を含有する第1絶縁層が形成されていることを特徴とする半導体装置。第1絶縁層と半導体基板の間に、導電性粒子を含有しない第2絶縁層が介在していることを特徴とする請求項1に記載の半導体装置。半導体基板内であって、外周領域とアクティブ領域の境界に位置するとともに半導体基板の上面に露出する範囲に、p型領域が形成されており、半導体基板内であって、半導体基板の上面及び半導体基板の端面に露出する範囲に、n型領域が形成されており、半導体基板内であって、p型領域とn型領域の間に位置するとともに半導体基板の上面に露出する範囲に、p型領域及びn型領域よりも不純物濃度が低いp型低濃度領域と、p型領域及びn型領域よりも不純物濃度が低いn型低濃度領域が形成されており、p型低濃度領域及びn型低濃度領域の全体の上部に、第1絶縁層が形成されていることを特徴とする請求項1または2に記載の半導体装置。上述したフィールドプレートを用いる技術では、アクティブ領域と半導体基板の端面との間の電位差が、外周領域上のフィールドプレート群に印加される。このため、より多くのフィールドプレートを設置した方が、フィールドプレート間の電位差が小さくなり、外周領域内の電界がより均一化される。すなわち、より多くのフィールドプレートを設置した方が、半導体装置の耐電圧特性が向上する。一方、フィールドプレートは、通常、フォトリソグラフィ技術によりパターニングされる。外周領域上に多くのフィールドプレートを形成するためには、フィールドプレートの幅をより小さくする必要がある。しかしながら、フォトリソグラフィ技術では、フィールドプレートの微細化に限界がある。このため、特許文献1の技術では、半導体装置の耐電圧特性の向上に限界があった。したがって、本明細書では、耐電圧特性がより高い半導体装置を提供する。本明細書が開示する半導体装置は、半導体基板を有する。半導体基板は、半導体素子が形成されているアクティブ領域と、アクティブ領域と半導体基板の端面との間の外周領域を有している。外周領域内の少なくとも一部の上部に、導電性粒子を含有する第1絶縁層が形成されている。なお、本明細書において、導電性粒子とは、最も幅が広い部分の幅が10nm以上、かつ、100μm以下の導電性の粒子を意味する。また、本明細書において、絶縁体とは、電気低効率が1014Ωm以上の物質を意味する。この半導体装置の外周領域の上部には、第1絶縁層が形成されている。第1絶縁層は導電性粒子を含有しているので、アクティブ領域と半導体基板の端面との間の電位差は、導電性粒子に印加される。導電性粒子は微小であるため、第1絶縁層中に多数の導電性粒子を含有させることができる。したがって、第1絶縁層によれば、その下部の外周領域内の電界分布を、従来のフィールドプレートよりも均一化することができる。このため、この半導体装置は、従来の半導体装置よりも、耐電圧特性が高い。上述した半導体装置は、第1絶縁層と半導体基板の間に、導電性粒子を含有しない第2絶縁層が介在していることが好ましい。このような構成によれば、外周領域内の電界をより緩和することができる。上述した半導体装置は、半導体基板内であって、外周領域とアクティブ領域の境界に位置するとともに半導体基板の上面に露出する範囲に、p型領域が形成されていてもよい。半導体基板内であって、半導体基板の上面及び半導体基板の端面に露出する範囲に、n型領域が形成されていてもよい。半導体基板内であって、p型領域とn型領域の間に位置するとともに半導体基板の上面に露出する範囲に、p型領域及びn型領域よりも不純物濃度が低いp型低濃度領域と、p型領域及びn型領域よりも不純物濃度が低いn型低濃度領域が形成されていてもよい。p型低濃度領域及びn型低濃度領域の全体の上部に、第1絶縁層が形成されていてもよい。p型低濃度領域及びn型低濃度領域は空乏層が広がる領域であるため、これらの領域には高い電圧が印加される。上記の構成によれば、高い電圧が印加されるこれらの領域全体において、電界を緩和することができる。図1に示す半導体装置10は、半導体基板12と、半導体基板12の上面及び下面に形成されている電極、絶縁層等によって構成されている。半導体基板12は、アクティブ領域20と、外周領域50を有している。アクティブ領域20には、IGBTが形成されている。アクティブ領域20は、半導体基板12を上面側から見たときに、半導体基板12の略中央部に形成されている。外周領域50は、アクティブ領域20と半導体基板12の端面外周面12aとの間の領域である。したがって、半導体基板12を上方から平面視した場合には、アクティブ領域20は外周領域50に囲まれている。アクティブ領域20の上面にはトレンチが形成されている。トレンチの内面は、ゲート絶縁膜に覆われている。トレンチ内には、ゲート電極28が形成されている。アクティブ領域20の上面にはエミッタ電極22が形成されている。半導体基板12の下面には、コレクタ電極34が形成されている。なお、半導体装置10の上面側の電極例えば、エミッタ電極22、図示しないゲート電極パッド各ゲート電極28に接続されているパッド、及び、その他の信号取出用電極は、はんだ等のろう材や、ワイヤーボンディングや、導電性ペースト等によって、外部の導電部材に接続される。アクティブ領域20内には、n型のエミッタ領域24、p型のボディ領域26、n型のドリフト領域30、p型のコレクタ領域32が形成されている。エミッタ領域24は、半導体基板12の上面に露出する範囲に形成されている。エミッタ領域24は、ゲート絶縁膜に接する範囲に形成されている。エミッタ領域24は、エミッタ電極22に対してオーミック接続されている。ボディ領域26は、エミッタ領域24の側方及びエミッタ領域24の下側に形成されている。ボディ領域26は、エミッタ領域24の下側でゲート絶縁膜に接している。2つのエミッタ領域24の間のボディ領域26は、p型不純物濃度が高く、エミッタ電極22に対してオーミック接続されている。ドリフト領域30は、ボディ領域26の下側に形成されている。ドリフト領域30は、ボディ領域26によってエミッタ領域24から分離されている。ドリフト領域30は、トレンチの下端部のゲート絶縁膜と接している。コレクタ領域32は、ドリフト領域30の下側に形成されている。コレクタ領域32は、p型不純物濃度が高く、コレクタ電極34に対してオーミック接続されている。上述した各電極及び各半導体領域によって、アクティブ領域20内にIGBTが形成されている。外周領域50内には、ディープp型領域52、リサーフ領域56、及び、端部n型領域62が形成されている。ディープp型領域52は、アクティブ領域20と外周領域50の境界に位置している。ディープp型領域52は、半導体基板12の上面に露出する範囲に形成されている。ディープp型領域52は、ボディ領域26と接している。ディープp型領域52は、アクティブ領域20内のゲート電極28よりも深い深さまで形成されている。ディープp型領域52は、高濃度にp型不純物を含有しており、ディープp型領域52上に形成されている電極54に対してオーミック接続されている。リサーフ領域56は、ディープp型領域52に隣接している。リサーフ領域56は、半導体基板12の上面に露出する範囲に形成されている。リサーフ領域56は、ディープp型領域52よりも浅い深さにまで形成されている。リサーフ領域56のp型不純物濃度は、ディープp型領域52よりも低い。また、リサーフ領域56のp型不純物濃度は、端部n型領域62のn型不純物濃度よりも低い。端部n型領域62は、半導体基板12の端面12aに露出するとともに半導体基板12の上面に露出する範囲に形成されている。端部n型領域62は、比較的高濃度にn型不純物を含有しており、端部n型領域62上に形成されている電極64に対してオーミック接続されている。ディープp型領域52、リサーフ領域56、及び、端部n型領域62の下側には、上述したドリフト領域30が形成されている。すなわち、ドリフト領域30は、アクティブ領域20から外周領域50まで広がっている。また、ドリフト領域30は、リサーフ領域56と端部n型領域62の間の範囲にも存在しており、その範囲内で半導体基板12の上面に露出している。以下では、リサーフ領域56と端部n型領域62の間のドリフト領域30を、周辺ドリフト領域30aという。ドリフト領域30のn型不純物濃度は、ディープp型領域52のp型不純物濃度よりも低く、端部n型領域62のn型不純物濃度よりも低い。外周領域50内においても、ドリフト領域30の下側にコレクタ領域32が形成されている。外周領域50上には、絶縁層58と絶縁層60が形成されている。絶縁層58は、リサーフ領域56と周辺ドリフト領域30aの上面に形成されている。絶縁層60は、絶縁層58上に形成されている。絶縁層60は、リサーフ領域56と周辺ドリフト領域30aと端部n型領域62の上部に形成されている。絶縁層60は、多数の導電性粒子を含有している。すなわち、図2に示すように、絶縁層60は、導電性粒子60aと、導電性粒子60aの周囲に存在する絶縁材料60bによって構成されている。導電性粒子60aは、例えば、Cuやポリシリコンによって構成されている。導電性粒子60aは、最も幅広の部分の幅が10nm~100μmの粒子である。なお、導電性粒子60aの前記幅は10μm以下であることがより好ましい。例えば、粒径が10μm以下の導電性粒子が好ましい。しかしながら、導電性粒子60aが線状の粒子である場合には、導電性粒子60aの前記幅すなわち、導電性粒子の長さは100μm以下であればよい。導電性粒子60aは、絶縁材料60bの中に分散して配置されている。このため、絶縁層60は絶縁性を有している。他方、絶縁層58の内部には、導電性粒子は存在していない。アクティブ領域20内のIGBTがターンオフすると、コレクタ電極34とエミッタ電極22の間に高い電圧Vceが印加される。このとき、端部n型領域62は、コレクタ電極34と略同じ電位となる。また、ディープp型領域52は、エミッタ電極22と略同じ電位となる。したがって、端部n型領域62とディープp型領域52の間には、電圧Vceと略等しい電圧V1が印加される。すると、ディープp型領域52から端部n型領域62に向かって空乏層が広がる。リサーフ領域56は、この空乏層の伸びを促進する。このため、空乏層が、リサーフ領域56と周辺ドリフト領域30aの略全体に広がる。このように広がった空乏層によって、端部n型領域62とディープp型領域52の間の絶縁性が確保される。このため、IGBTがオフしている状態では、図1の点線に示すように半導体基板12内に等電位線が分布する。端部n型領域62とディープp型領域52の間の電圧V1は、絶縁層60にも印加される。絶縁層60の内部には、多数の導電性粒子60aが存在しているので、各導電性粒子60aの間に、電圧V1を分割した電圧が印加される。導電性粒子60aは略均一に分散しているので、各導電性粒子60aの間の各電位差は互いに略等しくなる。このため、図3の点線に示すように、リサーフ領域56内において略均等間隔で等電位線が分布する。このように、絶縁層60内に導電性粒子60aが含有されていると、リサーフ領域56内の電界が均一化され、リサーフ領域56内で局所的な高電界が発生することが抑制される。なお、周辺ドリフト領域30aもリサーフ領域56と同様に空乏化される。また、周辺ドリフト領域30aの上部にも、絶縁層60が形成されている。したがって、絶縁層60内の導電性粒子の影響によって、リサーフ領域56と同様に、周辺ドリフト領域30a内の電界も均一化される。すなわち、周辺ドリフト領域30a内でも局所的な高電界が発生することが抑制される。図1に示すように、外周領域50の表面に、外来電荷90例えば、Na、Cu、Cl等の可動イオンが付着することがある。従来の半導体装置では、このように付着した外来電荷により生じる電界によって、外周領域内の電界が乱され、電界集中が生じることがあった。しかしながら、本実施例の半導体装置10では、外周領域50の表面に多数の導電性粒子を含有する絶縁層60が形成されている。絶縁層60内の導電性粒子のシールド効果によって、外来電荷90から生じる電界が外周領域50内の電界に影響を及ぼすことが抑制される。このように、この半導体装置10では、外来電荷90の付着により外周領域50内で局所的な高電界が発生することも抑制することができる。本実施例の半導体装置10では、絶縁層60が、リサーフ領域56と周辺ドリフト領域30aの全体の上部を覆うように形成されている。すなわち、外周領域50内において空乏層が伸びる領域すなわち、電位差が生じる領域全体において、絶縁層60によって、電界集中が緩和される。したがって、半導体装置10は、耐電圧特性が優れている。なお、上述した外周領域内の電界を均一化する効果、及び、外来電荷の影響を抑える効果は、特許文献1等のフィールドプレートを用いることでも得ることができる。しかしながら、フィールドプレートの様なサイズの大きい導体を外周領域上に配置するよりも、上述した導電性粒子のようによりサイズの小さい導体をより多く外周領域上に配置するほうが、上記の何れの効果もが大きくなることが分かっている。したがって、本実施例の半導体装置10は、フィールドプレートを有する従来の半導体装置よりも、耐電圧特性が高い。また、このように外周領域内の耐電圧特性を向上できるため、本実施例の構造によれば、従来よりも外周領域の幅を狭くしても、十分な耐電圧特性を確保することができる。したがって、本実施例の構造によれば、より小型な半導体装置を提供することができる。次に半導体装置10の製造方法について説明する。なお、絶縁層60以外の半導体装置10の構造は、従来公知の方法で形成することができる。したがって、ここでは、絶縁層60の形成方法についてのみ説明する。絶縁層60を形成する方法として、流動性材料を塗布する方法と、テープを貼り付ける方法と、スパッタリングが考えられる。流動性材料を塗布する方法では、図4に示すように、絶縁層60が形成されていない外周領域50上に、流動性材料80を塗布する。流動性材料80は、流動性のバインダ中に導電性粒子を分散させることによって構成されたものである。外周領域50上に流動性材料80を塗布したら、加熱により流動性材料80すなわち、バインダを硬化させる。硬化したバインダは、図2に示す絶縁材料60bとなる。これによって、絶縁層60が形成される。なお、バインダとして、樹脂例えば、ポリイミド樹脂等、SiO2、SOG等を用いることができる。テープを貼り付ける方法では、図5に示すように、絶縁層60が形成されていない半導体基板の外周領域50上に、絶縁テープ82を貼り付ける。絶縁テープ82は、絶縁性樹脂によって構成されたテープ基材と、テープ基材の中に分散配置されている導電性粒子によって構成されている。すなわち、テープ基材は、上述した絶縁材料60bとして機能する。テープ基材には、ポリイミド樹脂等の有機樹脂を用いることができる。スパッタリングでは、図6に示すように、絶縁材料中に導電性粒子を分散させることによって構成されているターゲット84を用いて、絶縁層60が形成されていない半導体基板の外周領域50上に絶縁層60を成長させる。スパッタリングでは、絶縁材料60bとして、SiNやSiO2等を用いることができる。以上に説明した何れの方法でも、絶縁層60を簡単に形成することができる。なお、フィールドプレートを有する従来の半導体装置を製造する場合には、フォトリソグラフィ技術を用いてフィールドプレートを形成する必要がある。フォトリソグラフィ技術は、金属層や絶縁層を成長させる工程、マスクを形成する工程、露光工程、エッチング工程等、多数の工程を必要とする。したがって、フォトリソグラフィ技術によりフィールドプレートを形成する技術では、半導体装置を製造するためのプロセスコストが高くなる。特に、特許文献1等のように多層のフィールドプレートを形成する場合には、プロセスコストが極めて高くなる。これに対し、上述した方法によれば、外周領域内の電界を緩和する構造を、従来よりも簡単に形成することができ、プロセスコストを安くすることができる。また、上述した方法では、工程が簡単になるので、工程の管理が容易となり、製造される半導体装置の特性のばらつきを抑えることができる。また、上述した方法を用いる場合には、フォトリソグラフィ技術を用いる場合に比べて、設計の自由度が向上する。なお、上述した実施例では、導電性粒子を含有する絶縁層60と半導体基板12の間に、導電性粒子を含有しない絶縁層58が介在していた。しかしながら、図7に示すように、導電性粒子を含有する絶縁層60が半導体基板12上に直接形成されていてもよい。このような構造でも、外周領域50内における高電界の発生を抑制することができる。但し、絶縁層60を半導体基板12上に直接形成すると、導電性粒子と半導体基板12との距離が極めて近くなる。このため、導電性粒子に近い範囲内の半導体層が導電性粒子の電位に固定され、その範囲内の電位が略一定となる。このため、電位が略一定となっている範囲に隣接する半導体層において電界が強くなる傾向がある。このため、上述した実施例のように、絶縁層60と半導体基板12の間に絶縁層58が介在している方が、より効果的に電界を抑制することができる。なお、半導体基板12に対して垂直に全ての導電性粒子60aを見た場合に、導電性粒子60aの隙間が少ない方が、上述した導電性粒子60aによるシールド効果が高くなることが分かっている。したがって、上述した実施例においては略球形であった導電性粒子60aを、図8に示す形状としてもよい。図8では、導電性粒子60aが偏平形状であり、半導体基板12に沿って配置されているすなわち、導電性粒子60aの厚み方向が、半導体基板12の厚み方向と略一致するように配置されている。このような構成によれば、半導体基板12に対して垂直に全ての導電性粒子60aを見た場合に、導電性粒子60aの隙間がより少なくなる。したがって、半導体装置の耐電圧特性をより向上させることができる。また、上述した実施例では、外周領域50内にリサーフ領域56が形成されていたが、リサーフ領域56が形成されていなくてもよい。また、リサーフ領域56に代えて、FLR等の別の構造が形成されていてもよい。また、外周領域50内の半導体基板12の上部に、絶縁層60に加えて、フィールドプレートが形成されていてもよい。また、上述した実施例では、アクティブ領域20内にIGBTが形成されていたが、アクティブ領域20内に他の半導体素子が形成されていてもよい。例えば、MOSFETやダイオード等が形成されていてもよい。以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。