第1領域および第2領域を有する半導体基板と、前記半導体基板の前記第1領域の上に配置された第1絶縁膜と、前記第1絶縁膜の上に配置された第2絶縁膜と、前記第2絶縁膜の上に配置された第3絶縁膜と、前記半導体基板の前記第2領域の上に配置された第4絶縁膜と、前記第4絶縁膜の上に配置された第5絶縁膜と、前記第5絶縁膜の上に配置された第6絶縁膜と、を有する構造体を準備する工程と、前記第1絶縁膜、前記第2絶縁膜および前記第3絶縁膜を貫通する第1コンタクトホールを形成する第1開口工程と、前記第4絶縁膜、前記第5絶縁膜および前記第6絶縁膜を貫通する第2コンタクトホールを形成する第2開口工程と、を含み、前記第1絶縁膜、前記第3絶縁膜、前記第4絶縁膜および前記第6絶縁膜は、第1組成を有し、前記第2絶縁膜および前記第4絶縁膜は、前記第1組成とは異なる第2組成を有し、前記第1開口工程では、前記第2絶縁膜をエッチングストッパとして前記第3絶縁膜をエッチングした後に、前記第2絶縁膜および前記第1絶縁膜を互いに異なるエッチング条件でエッチングすることによって前記第1コンタクトホールを形成し、前記第2開口工程では、前記第5絶縁膜をエッチングストッパとして前記第6絶縁膜をエッチングした後に、前記第5絶縁膜および前記第4絶縁膜を同一のエッチング条件で連続的にエッチングすることによって前記第2コンタクトホールを形成する、ことを特徴とする半導体装置の製造方法。前記第2開口工程は、前記第1コンタクトホールにコンタクトプラグが形成された後に実施される、ことを特徴とする請求項1に記載の半導体装置の製造方法。前記第1開口工程は、前記第2コンタクトホールにコンタクトプラグが形成された後に実施される、ことを特徴とする請求項1に記載の半導体装置の製造方法。前記第1絶縁膜、前記第3絶縁膜、前記第4絶縁膜および前記第6絶縁膜は、シリコン酸化膜であり、前記第2絶縁膜および前記第4絶縁膜は、シリコン窒化膜である、ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。前記第1開口工程は、前記第3絶縁膜の上に形成された第1フォトレジストパターンを使って前記第3絶縁膜をエッチングして前記第3絶縁膜に開口を形成する工程と、前記第3絶縁膜のエッチングの後に前記第1フォトレジストパターンを除去する工程と、前記第1フォトレジストパターンを除去した後に前記第3絶縁膜に形成された前記開口を通して前記第2絶縁膜および前記第1絶縁膜を互いに異なるエッチング条件でエッチングする工程と、を含む、ことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。前記第2開口工程は、前記第6絶縁膜の上に形成された第2フォトレジストパターンを使って前記第6絶縁膜をエッチングして前記第6絶縁膜に開口を形成する工程と、前記第6絶縁膜のエッチングの後に前記第2フォトレジストパターンを除去する工程と、前記第2フォトレジストパターンを除去した後に前記第6絶縁膜に形成された前記開口を通して前記第5絶縁膜および前記第4絶縁膜を同一のエッチング条件で連続的にエッチングする工程と、を含む、ことを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。前記第2開口工程では、シリサイド化された金属、または、金属を露出させるように前記第2コンタクトホールを形成する、ことを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。前記半導体装置は、固体撮像装置を含み、前記第1領域は、光電変換部を含む画素を有する画素領域を含み、前記第2領域は、前記画素から信号を読み出すための周辺回路領域を含む、ことを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。特許文献2に記載されたように半導体基板の上にシリコン酸化膜を形成し、その上にシリコン窒化膜を形成し、その上に層間絶縁膜シリコン酸化膜を形成し、その後にコンタクトホールを形成する技術が知られている。ここで、層間絶縁膜に形成された開口を通してシリコン窒化膜およびその下のシリコン酸化膜を同一のエッチング条件で連続的にエッチングする場合、半導体基板に対するエッチング選択比を十分に高くすることができない。即ち、シリコン窒化膜およびシリコン酸化膜の双方のエッチングに適したエッチング条件では、半導体基板に対するエッチング選択比が不十分である。よって、半導体基板の表面が過度にエッチングされうる。これは、例えばリーク電流を増大させるなど、半導体装置の性能の低下をもたらしうる。そこで、シリコン窒化膜およびその下のシリコン酸化膜を互いに異なるエッチング条件でエッチングすることによって、半導体基板に対するシリコン酸化膜のエッチング選択比を十分に高くするべきであるかもしれない。しかしながら、この場合、エッチング条件の変更のための時間を要するので、スループットが低下しうる。本発明は、高い性能を有する半導体装置を高いスループットで製造するために有利な製造方法を提供することを目的とする。本発明の1つの側面は、半導体装置の製造方法に係り、該製造方法は、第1領域および第2領域を有する半導体基板と、前記半導体基板の前記第1領域の上に配置された第1絶縁膜と、前記第1絶縁膜の上に配置された第2絶縁膜と、前記第2絶縁膜の上に配置された第3絶縁膜と、前記半導体基板の前記第2領域の上に配置された第4絶縁膜と、前記第4絶縁膜の上に配置された第5絶縁膜と、前記第5絶縁膜の上に配置された第6絶縁膜と、を有する構造体を準備する工程と、前記第1絶縁膜、前記第2絶縁膜および前記第3絶縁膜を貫通する第1コンタクトホールを形成する第1開口工程と、前記第4絶縁膜、前記第5絶縁膜および前記第6絶縁膜を貫通する第2コンタクトホールを形成する第2開口工程と、を含み、前記第1絶縁膜、前記第3絶縁膜、前記第4絶縁膜および前記第6絶縁膜は、第1組成を有し、前記第2絶縁膜および前記第4絶縁膜は、前記第1組成とは異なる第2組成を有し、前記第1開口工程では、前記第2絶縁膜をエッチングストッパとして前記第3絶縁膜をエッチングした後に、前記第2絶縁膜および前記第1絶縁膜を互いに異なるエッチング条件でエッチングすることによって前記第1コンタクトホールを形成し、前記第2開口工程では、前記第5絶縁膜をエッチングストッパとして前記第6絶縁膜をエッチングした後に、前記第5絶縁膜および前記第4絶縁膜を同一のエッチング条件で連続的にエッチングすることによって前記第2コンタクトホールを形成する。本発明によれば、高い性能を有する半導体装置を高いスループットで製造するために有利な製造方法が提供される。本発明に係る半導体装置は、第1領域および第2領域を含む。本発明に係る半導体装置が固体撮像装置に適用される場合において、典型的には、第1領域は、光電変換素子を含む画素を有する画素領域を含み、第2領域は、画素から信号を読み出すための周辺回路領域を含む。あるいは、本発明に係る半導体装置がデジタル信号処理回路およびアナログ信号処理回路を含む場合において、典型的には、第1領域は、アナログ信号処理回路が配置された領域であり、第2領域は、デジタル信号処理回路が配置された領域である。第1領域は、素子例えばトランジスタなどの特性に対する要求が相対的に厳しい領域であり、第2領域は、素子例えばトランジスタの特性に対する要求が相対的に厳しくない領域でありうる。あるいは、第1領域は、シリサイド層または金属層を有しない領域であり、第2領域は、シリサイド層または金属層を有する領域でありうる。金属層としては、例えば固体撮像装置の場合には遮光用の金属層などが挙げられる。第1領域と第2領域は、要求に応じて任意に設定可能である。以下、本発明に係る半導体装置の製造方法の1つの実施形態として、固体撮像装置100の製造方法を例示的に説明する。まず、図1を参照しながら固体撮像装置100の概略構成を説明する。固体撮像装置100は、第1領域として、光電変換部を含む画素605を有する画素領域101を含み、第2領域として、画素領域601の画素605から信号を読み出すための周辺回路領域102を含む。周辺回路領域102は、画素領域101の他の領域である。画素領域101には、典型的には、複数の画素が複数行および複数列を構成するように配列されうる。周辺回路領域102には、画素領域101における画素605を選択する走査回路603、および、選択された画素605から出力される信号を処理する処理回路読出回路604が配置されうる。以下の例では、画素領域101には、シリサイド層高融点金属化合物層が形成されず、周辺回路領域102には、シリサイド層高融点金属化合物層が形成される。次に、図2~図18を参照しながら固体撮像装置100の製造方法を説明する。以下、説明の簡略化のため、加工される前の部材と加工された後の部材とを同一の符号を付して説明する。まず、図2に例示されるような構造体ST1を準備する。構造体ST1は、第1領域としての画素領域101と、第2領域としての周辺回路領域102とを有する半導体基板SUBを有する。なお、図2~図18では、図示の簡単化のために、画素領域101の一部と周辺回路領域102の一部とが示されている。画素領域101の素子および周辺回路領域102の素子は、同一の半導体基板SUB上にCMOS製造プロセスによって製造されうる。ここでは、具体例を提供するために、信号電荷が電子である場合の構成を説明するが、信号電荷を正孔とすることもできる。半導体基板SUBは、例えばn型半導体領域よりなるシリコン単結晶基板でありうる。半導体基板SUBにおいて、素子光電変換部、トランジスタなどは、素子分離104によって相互に分離されうる。画素領域101には、p型不純物領域で構成される画素領域ウエル106が配置されている。画素領域ウエル106には、n型不純物領域で構成される電荷蓄積領域105が配置され、電荷蓄積領域105の上には、表面p型半導体層107が配置されうる。画素領域ウエル106、電荷蓄積領域105および表面p型半導体層107によって、光電変換部として、埋め込み型のフォトダイオードが構成されている。画素領域ウエル106にはまた、n型不純物領域で構成されたフローティングディフュージョン103が配置されている。電荷蓄積領域105とフローティングディフュージョン103との間の領域の上方には、電荷蓄積領域105とフローティングディフュージョン103との間にチャネルを形成するためのゲート電極109が配置されている。ゲート電極109、電荷蓄積領域105およびフローティングディフュージョン103は、MOSトランジスタの構成を有し、転送用のMOSトランジスタとして考えることができる。画素領域ウエル106にはまた、ゲート電極110とともにn型MOSトランジスタのソースドレイン領域を構成する拡散領域不純物領域111が配置されている。画素領域ウエル106は、要求されるフォトダイオードの特性に応じて、その深さや不純物濃度などが決定されうる。半導体基板SUBは、シリコン単結晶基板に限定されるものではなく、他の種類の基板であってもよいし、エピタキシャル層を有する半導体基板であってもよい。周辺回路領域102には、p型不純物領域で構成される周辺回路領域ウエル108が配置されている。図示されていないが、周辺回路領域102には、p型のウエル領域の他に、p型MOSトランジスタが形成されたn型のウエル領域も配置されている。周辺回路領域102に配置されたMOSトランジスタは、典型的には、LDDLightlyDopedDrain構造、即ち、図18に例示されるように、拡散領域116と、拡散領域116よりも不純物濃度が低い拡散領域111とを有する。また、周辺回路領域102に配置されたMOSトランジスタは、LDD構造を形成するためのサイドスペーサ114をゲート電極の側面に有しうる。画素領域101に配置されるMOSトランジスタとしては、例えば、前述のような電荷を転送するためのMOSトランジスタの他、増幅用のトランジスタ、リセット用のトランジスタ、選択用のトランジスタを挙げることができる。他にも、電荷を保持する容量へ電荷を転送するためのMOSトランジスタや、隣接する光電変換部と接続するためのMOSトランジスタ等がある。周辺回路領域102に配置されるトランジスタとしては、前述の走査回路603および処理回路604を構成するトランジスタを挙げることができる。次に、図3に示すように、画素領域101および周辺回路領域102の双方に、シリコン酸化膜からなる絶縁膜第1絶縁膜112を形成し、その上に、シリコン窒化膜からなる絶縁膜第2絶縁膜113を形成する。絶縁膜112は、絶縁膜113によって生じる応力を緩和するために有用である。絶縁膜113は、画素領域101にコンタクトホールを形成する際にエッチングストッパとして使用される。次に、周辺回路領域102の絶縁膜113を露出させる一方で画素領域101の絶縁膜113を覆うように形成されたフォトレジストマスクを形成する。そして、当該フォトレジストマスクをエッチングマスクとして使って、図4に示すように、周辺回路領域102の絶縁膜113および絶縁膜112をドライエッチングする。これにより、周辺回路領域102では、ゲート電極110の側面に絶縁膜113および絶縁膜112によるサイドスペーサ114を残しながら、他の部分の絶縁膜113および絶縁膜112が除去される。一方、画素領域101には、絶縁膜113および絶縁膜112が残る。次に、図5に示すように、半導体基板SUBにn型不純物を注入する。この際に、拡散領域111のうちサイドスペーサ114の外側の領域に対してより多くのn型不純物が注入され、これにより、拡散領域111よりも不純物濃度が高い拡散領域116を有するLDD構造のソース領域およびドレイン領域が形成される。一方、画素領域101は絶縁膜113で覆われているので、画素領域101にはLDD構造は形成されない。次に、CVD法またはPVD法などにより、画素領域101および周辺回路領域102の双方に、シリコン窒化膜、シリコン酸化膜またはシリコン酸窒化膜のような絶縁膜を形成する。そして、画素領域101のみを残して選択的に周辺回路領域102の当該絶縁膜を除去し、図6に示すように阻止層117を形成する。ここで、阻止層117は、画素領域101に限らず、後にシリサイド層を形成しない部分を覆うように残される。画素領域101以外にシリサイド層を形成しない部分とは、例えば周辺回路領域102の抵抗用の素子等がある。また、画素領域101の一部にシリサイド層が形成されていてもよい。次に、図7に示すように、CVD法またはスパッタ法などにより、画素領域101および周辺回路領域102の双方に、高融点金属としてのコバルトと該高融点金属の酸化防止膜としての窒化チタンとで構成される積層膜118を形成する。ここで、高融点金属としては、コバルトのほかに、チタン、ニッケル、タングステン、モリブデン、タンタル、クロム、パラジウム、プラチナ等を挙げることができる。また、高融点金属の酸化防止膜としては、窒化チタンのほかに、ニッケルやチタン等を挙げることができる。次に、高融点金属を含む積層膜118を熱処理する。この熱処理により、周辺回路領域102のMOSトランジスタのゲート電極110、ソース領域およびドレイン領域を構成しているシリコンと高融点金属とが反応する高融点金属のシリサイド化。これにより、図8に示すように、周辺回路領域102のMOSトランジスタのソース領域およびドレイン領域ならびにゲート電極の上部に高融点金属のシリサイド層高融点金属の半導体化合物層119が形成される。高融点金属の半導体化合物の例としては、以下のものが考えられる。それらは、チタンシリサイド、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、モリブデンシリサイド、タンタルシリサイド、クロムシリサイド、パラジウムシリサイド、プラチナシリサイドである。この熱処理において、阻止層117はシリサイド化の阻止層として働くため、画素領域101では、高融点金属のシリサイド層が形成されない。続いて、未反応の高融点金属を含む積層膜118を酸溶液に浸して除去する。次に、図9に示すように、画素領域101および周辺回路領域102の双方にシリコン酸化膜からなる絶縁膜第4絶縁膜120を形成し、その上に、シリコン窒化膜からなる絶縁膜第5絶縁膜121を形成する。絶縁膜120は、絶縁膜121によって生じる応力を緩和するために有用である。絶縁膜121は、周辺回路領域102にコンタクトホールを形成する際にエッチングストッパとして使用される。次に、図10に示すように、周辺回路領域102のみを残して選択的に画素領域101の絶縁膜120、121を除去する。続いて、図11に示すように、例えば、シリコン酸化膜、あるいは、ボロン、リンを含んだシリコン酸化膜からなる絶縁膜122を形成する。絶縁膜122は層間絶縁膜として機能する。ここで、画素領域101における絶縁膜122を第3絶縁膜として考え、周辺回路領域102における絶縁膜122を第6絶縁膜として考える。第3絶縁膜と第6絶縁膜とは、上記のように同時に形成されてもよいし、別々に形成されてもよい。以上の工程により、構造体ST2が得られる。構造体ST2は、第1領域としての画素領域101および第2領域としての周辺回路領域102を有する半導体基板SUBと、第1絶縁膜~第6絶縁膜とを有する。第1領域としての画素領域101の上に第1絶縁膜としての絶縁膜112が配置され、その上に第2絶縁膜としての絶縁膜113が配置され、その上に第3絶縁膜としての絶縁膜122が配置されている。第2領域としての周辺回路領域102の上に第4絶縁膜としての絶縁膜120が配置され、その上に第5絶縁膜としての絶縁膜121が配置され、その上に第6絶縁膜としての絶縁膜122が配置されている。第1絶縁膜、第3絶縁膜、第4絶縁膜および第6絶縁膜は、第1組成を有し、上記の例では、シリコン酸化膜である。第2絶縁膜および第4絶縁膜は、第1組成とは異なる第2組成を有し、上記の例では、シリコン窒化膜である。同じ組成とは、同じ組成式からなる材料をさし、それらの割合が異なる場合や、多少の不純物が混入している場合も含む。この実施形態の製造方法は、第1絶縁膜、第2絶縁膜および第3絶縁膜を貫通する第1コンタクトホールを形成する第1開口工程と、第4絶縁膜、第5絶縁膜および第6絶縁膜を貫通する第2コンタクトホールを形成する第2開口工程とを含む。以下では、図12~図14を参照しながら第1開口工程を説明し、図16、図17を参照しながら第2開口工程を説明する。ここで、第2開口工程は、第1開口工程で形成された第1コンタクトホール124-2にコンタクトプラグ125が形成充填された後に実施されることが好ましい。あるいは、第1開口工程は、第2開口工程で形成された第2コンタクトホール128にコンタクトプラグ129が形成充填された後に実施されることが好ましい。あるいは、第1開口工程は、第2開口工程で形成された第2コンタクトホールがフォトレジストパターンで覆われた状態で実施されることが好ましい。つまり、第1開口工程は、第2開口工程で形成された第2コンタクトホールが露出した状態では行われない。これによれば、第1コンタクトホール124-2の底部と第2コンタクトホール128の底部とが同時に露出することがない。また、第2コンタクトホール128の後に第1コンタクトホール124-2の工程がないことで、第2コンタクトホール128形成時の反応物による汚染の可能性を抑制できる。よって、第2コンタクトホール128の底部のエッチングによって生じる半導体化合物またはその反応物が第1コンタクトホール124-2の底部のフローティングディフュージョン103および拡散領域111を汚染することを防止することができる。以下、図12~図18を参照しながら具体的な製造の流れを説明する。まず、図12~図14を参照しながら第1開口工程を説明する。図12に示すように、第1コンタクトホールを形成すべき位置に開口を有する第1フォトレジストパターン134を絶縁膜122の上に形成する。そして、第2絶縁膜としての絶縁膜113をエッチングストッパとして、第3絶縁膜としての絶縁膜122をエッチングして開口123を形成する。なお、阻止層117が絶縁膜113と同一の組成を有する場合などにおいては、阻止層117がエッチングストッパとして機能する。この場合には、阻止層117と絶縁膜113とを後続の工程で連続的にエッチングする。次に、図13に示すように、開口123を通して絶縁膜第2絶縁膜113をエッチングして開口124-1を形成する。この工程は、絶縁膜第1絶縁膜112のエッチングレートよりも絶縁膜第2絶縁膜113のエッチングレートが十分に高い即ち、エッチング選択比が十分に高いエッチング条件で実施される。次に、図14に示すように、開口124-1を通して絶縁膜第1絶縁膜112をエッチングし、第1コンタクトホール124-2を形成する。この工程は、半導体基板SUBに形成されたフローティングディフュージョン103および拡散領域111のエッチングレートよりも絶縁膜第1絶縁膜112のエッチングレートが十分に高い即ち、エッチング選択比が十分に高いエッチング条件で実施される。つまり、画素領域101に第1コンタクトホール124-2を形成する際、絶縁膜第2絶縁膜113と絶縁膜第1絶縁膜112とは、互いに異なるエッチング条件でエッチングされる。これによって、半導体基板SUBに形成されたフローティングディフュージョン103および拡散領域111が過度にエッチングされることを防止することができる。これにより、例えば、フローティングディフュージョン103および拡散領域111がエッチングされることによる不利益、例えばリーク電流の増大を防止することができる。ここで、エッチング条件について詳述する。一例として、絶縁膜第2絶縁膜113がシリコン窒化膜であり、絶縁膜第1絶縁膜112がシリコン酸化膜であり、半導体基板SUBがシリコン基板である場合を考える。この場合、絶縁膜第2絶縁膜113のエッチングには、エッチングガスとしてCH2F2またはCF4を主成分とする混合ガスを使用することが好ましい。また、絶縁膜第1絶縁膜112のエッチングには、エッチングガスとしてC4F8またはC4F6を主成分とする混合ガスを使用することが好ましい。ここで、絶縁膜112をエッチングするエッチング条件におけるシリコン半導体基板SUBの構成材料のエッチングレートをR1、絶縁膜113をエッチングする際のエッチング条件におけるシリコンのエッチングレートをR2とする。このとき、R1<R2が成り立つべきであり、これにより。半導体基板SUBに形成されたフローティングディフュージョン103および拡散領域111が過度にエッチングされることを防止することができる。一般に、絶縁膜第2絶縁膜113および絶縁膜第1絶縁膜112の双方のエッチングに有利なエッチング条件におけるシリコンのエッチングレートはR1より大きい。絶縁膜122への開口123の形成が終了した時点、即ち絶縁膜第2絶縁膜113および絶縁膜第1絶縁膜112をエッチングする前に第1フォトレジストパターン134を除去することが好ましい。これはフォトレジストパターン134が残った状態で絶縁膜113、112をエッチングすると、フォトレジストパターン134から揮発した物質やその反応物がフローティングディフュージョン103および拡散領域111を汚染する可能性があるからである。第1コンタクトホール124-2の形成の後、図15に示すように、CVD法などにより単層あるいは多層の金属膜を堆積し、CMP法などにより余分な金属膜を除去することで、コンタクトプラグ125を形成する。ここで、コンタクトプラグ125の形成前に、コンタクトホール124-2を洗浄液で洗浄してもよい。また、コンタクトプラグ125の形成前に、コンタクトホール124-2を介して半導体基板SUBに不純物を注入して不純物領域126を形成することにより、コンタクト抵抗を安定化させてもよい。次に、図16、図17を参照しながら第2開口工程を説明する。図16に示すように、第2コンタクトホールを形成すべき位置に開口を有する第2フォトレジストパターン135を絶縁膜122の上に形成する。そして、第5絶縁膜としての絶縁膜121をエッチングストッパとして、第6絶縁膜としての絶縁膜122をエッチングして開口127を形成する。次に、図17に示すように、開口127を通して絶縁膜第5絶縁膜121および絶縁膜第4絶縁膜120を同一のエッチング条件で連続的にエッチングして、第2コンタクトホール128を形成する。したがって、周辺回路領域102の第2コンタクトホール128を形成する工程は、画素領域101の第1コンタクトホール124-2を形成する工程絶縁膜第2絶縁膜113と絶縁膜第1絶縁膜112とを互いに異なるエッチング条件でエッチングする。に比べて処理時間が短縮されうる。絶縁膜122への開口127の形成が終了した時点、即ち絶縁膜第5絶縁膜121および絶縁膜第4絶縁膜120をエッチングする前に第2フォトレジストパターン135を除去することが好ましい。これは第2フォトレジストパターン135が残った状態で絶縁膜121および絶縁膜120をエッチングすると、フォトレジストパターン135から揮発した物質やその反応物がシリサイド層119を汚染する可能性があるからである。絶縁膜121および絶縁膜120を同一のエッチング条件で連続的にエッチングすることは、絶縁膜121および絶縁膜120をエッチングする前に第2フォトレジストパターン135を除去する場合においてより有用である。これは、前述のように、第4絶縁膜としての絶縁膜120と第6絶縁膜としての絶縁膜122とは同一の組成を有するからである。つまり、絶縁膜120のエッチングレートが高いエッチング条件で絶縁膜120をエッチングすると、その際に絶縁膜122も多量にエッチングされてしまうからである。一般に、絶縁膜120および絶縁膜121の双方のエッチングが可能なエッチング条件では、絶縁膜120のエッチングレートが小さく、したがって、絶縁膜122のエッチングレートも小さくなる。また、本実施例のように、コンタクトホール128によってシリサイド層あるいは金属層などが露出している場合には、コンタクトホール128は洗浄液での洗浄を実施しないことが望ましい。洗浄液によってシリサイド層等がダメージを受けるためである。ここで、コンタクトホール128に対して、スパッタ等のドライエッチングを行うことで、コンタクトホール形成時の飛散物を除去することが出来る。次に、図18に示すように、CVD法などにより単層あるいは多層の金属膜を堆積し、CMP法などにより余分な金属膜を除去することで、コンタクトプラグ129を形成する。その後、最後にアルミや銅などの金属による配線パターン130を画素領域101および周辺回路領域102に形成する。更に、絶縁膜131、ビアプラグ132、配線パターン133、マイクロレンズ136を形成する。ここで、必要に応じてカラーフィルタを形成してもよい。以上の工程によって、固体撮像装置100が完成する。