"LDD構造のトランジスタを回路構成素子として有し、前記トランジスタは、LDD領域の幅がチャネル領域の幅に比べて狭い表示装置。前記LDD構造のトランジスタを有する回路は画素回路であり、前記画素回路は、信号電圧を画素内に書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた信号電圧に応じて電気光学素子を駆動する駆動トランジスタとを有し、前記書込みトランジスタ及び前記駆動トランジスタの少なくとも一方は、LDD構造のトランジスタである請求項1に記載の表示装置。前記画素回路は、前記駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続され、前記書込みトランジスタによって書き込まれた信号電圧を保持する保持容量を有し、前記駆動トランジスタのゲート電極がフローティング状態にあるときに、前記保持容量によって保持された前記駆動トランジスタのゲート-ソース間電圧を保ったまま、当該駆動トランジスタのゲート電極の電位及び前記一方のソース/ドレイン電極の電位が上昇するブートストラップ動作を行う請求項2に記載の表示装置。前記書込みトランジスタは、前記信号電圧を供給する信号線に一方のソース/ドレイン電極が接続され、前記駆動トランジスタのゲート電極に他方のソース/ドレイン領域が接続されており、当該他方のソース/ドレイン領域側のLDD領域の幅がチャネル領域の幅に比べて狭い請求項3に記載の表示装置。前記書込みトランジスタのゲート電極と他方のソース/ドレイン領域との間に存在する寄生容量は、前記ブートストラップ動作のゲインを決めるパラメータの一つである請求項4に記載の表示装置。前記駆動トランジスタは、電源が供給される他方のソース/ドレイン領域側のLDD領域の幅がチャネル領域の幅に比べて狭い請求項3に記載の表示装置。前記駆動トランジスタのゲート電極と他方のソース/ドレイン領域との間に存在する寄生容量は、前記ブートストラップ動作のゲインを決めるパラメータの一つである請求項6に記載の表示装置。前記駆動トランジスタの前記他方のソース/ドレイン電極は、第1電源電位と当該第1電源電位よりも低い第2電源電位とを選択的に供給する電源供給線に接続されており、前記第1電源電位は、前記有機EL素子を発光駆動する駆動電流を前記駆動トランジスタに供給するための電源電位であり、前記第2電源電位は、前記有機EL素子に対して逆バイアスを掛けるための電源電位である請求項6に記載の表示装置。LDD構造のトランジスタを回路構成素子として有し、前記トランジスタは、LDD領域の幅がチャネル領域の幅に比べて狭い表示装置を有する電子機器。上述した有機EL表示装置等のアクティブマトリクス方式の表示装置において、画素回路や周辺回路を構成するトランジスタには、ゲート電極-ソース/ドレイン領域間などに少なからず寄生容量が存在する。そして、トランジスタに付く寄生容量の容量値が大きいと、画素回路や周辺回路が実行する回路動作に悪影響が及ぶことになる。従って、トランジスタの寄生容量としては、できるだけ容量値が小さいものが好ましい。そこで、本発明は、トランジスタの寄生容量の容量値の低減を図ることにより、画素回路や周辺回路が実行する回路動作を確実に行うことができるようにした表示装置、及び、当該表示装置を有する電子機器を提供することを目的とする。上記の目的を達成するために、本発明は、LDD構造のトランジスタを回路構成素子として有する表示装置において、前記トランジスタのLDD領域の幅をチャネル領域の幅に比べて狭く設定する構成を採っている。上記構成の表示装置において、トランジスタのLDD領域の幅をチャネル領域の幅よりも狭く設定することで、LDD領域-ゲート電極間に形成される寄生容量の容量値を、LDD領域の幅がチャネル領域の幅と等しい場合の容量値に比べて小さくできる。加えて、トランジスタの導通状態では、LDD抵抗に比べて、トランジスタのオン抵抗の方が十分に大きいため、LDD領域の幅が狭くなることによるトランジスタの特性の低下はかなり少ない。すなわち、トランジスタのLDD領域の幅をチャネル領域の幅よりも狭く設定することにより、トランジスタの特性低下を最小限に抑えつつ、当該トランジスタに付く寄生容量の容量値を低減できる。本発明によれば、LDD構造のトランジスタを有する表示装置において、当該トランジスタに付く寄生容量の容量値を低減できるため、当該寄生容量による悪影響を最小限に抑えつつ、画素回路や周辺回路が実行する回路動作を確実に行うことができる。以下、発明を実施するための形態以下、実施形態と記述するについて図面を用いて詳細に説明する。なお、説明は以下の順序で行う。1.本発明が適用される有機EL表示装置1-1.システム構成1-2.基本的な回路動作1-3.ブートストラップ動作1-4.トランジスタの寄生容量に起因する不具合2.実施形態の説明2-1.実施形態に係るトランジスタ構造2-2.実施形態の作用、効果3.適用例4.電子機器<1.本発明が適用される有機EL表示装置>[1-1.システム構成]図1は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、TFT薄膜トランジスタが用いられる。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を、画素画素回路の発光素子として用いるアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。図1に示すように、本適用例に係る有機EL表示装置10は、有機EL素子を含む複数の画素20と、当該画素20が行列状に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置される駆動回路部とを有する構成となっている。駆動回路部は、書込み走査回路40、電源供給走査回路50及び信号出力回路60等からなり、画素アレイ部30の各画素20を駆動する。ここで、有機EL表示装置10がカラー表示対応の場合は、カラー画像を形成する単位となる1つの画素単位画素は複数の副画素サブピクセルから構成され、この副画素の各々が図1の画素20に相当することになる。より具体的には、カラー表示対応の表示装置では、1つの画素は、例えば、赤色Red;R光を発光する副画素、緑色Green;G光を発光する副画素、青色Blue;B光を発光する副画素の3つの副画素から構成される。但し、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素に更に1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色White;W光を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。画素アレイ部30には、m行n列の画素20の配列に対して、行方向画素行の画素の配列方向に沿って走査線311~31mと電源供給線321~32mとが画素行毎に配線されている。更に、m行n列の画素20の配列に対して、列方向画素列の画素の配列方向に沿って信号線331~33nが画素列毎に配線されている。走査線311~31mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線321~32mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線331~33nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型フラット型のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、図1に示すように、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60についても、画素アレイ部30を形成する表示パネル基板70上に実装することができる。書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト転送するシフトレジスタ回路等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の信号電圧書込みに際して、走査線31311~31mに対して書込み走査信号WSWS1~WSmを順次供給することによって画素アレイ部30の各画素20を行単位で順番に走査線順次走査する。電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniとで切り替わることが可能な電源電位DSDS1~DSmを電源供給線32321~32mに供給する。後述するように、電源電位DSのVccp/Viniの切替えにより、画素20の発光/非発光の制御が行なわれる。信号出力回路60は、信号供給源図示せずから供給される輝度情報に応じた映像信号の信号電圧以下、単に信号電圧と記述する場合もあるVsigと基準電圧Vofsとを選択的に出力する。ここで、基準電圧Vofsは、映像信号の信号電圧Vsigの基準となる電位例えば、映像信号の黒レベルに相当する電位であり、後述する閾値補正処理の際に用いられる。信号出力回路60から出力される信号電圧Vsig/基準電圧Vofsは、信号線33331~33nを介して画素アレイ部30の各画素20に対して、書込み走査回路40による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行ライン単位で書き込む線順次書込みの駆動形態を採っている。画素回路図2は、画素画素回路20の具体的な回路構成の一例を示す回路図である。画素20の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21から成る。図2に示すように、画素20は、有機EL素子21と、有機EL素子21に電流を流すことによって当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線所謂、ベタ配線された共通電源供給線34にカソード電極が接続されている。有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23、保持容量24、及び、補助容量25を有する構成となっている。駆動トランジスタ22及び書込みトランジスタ23としてNチャネル型のTFTを用いることができる。但し、ここで示した、駆動トランジスタ22及び書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。ここで、画素20内のトランジスタ、即ち、駆動トランジスタ22及び書込みトランジスタ23の少なくとも一方、好ましくは、両方のトランジスタ22,23として、周知のLDD構造のトランジスタが用いられる。LDD構造によれば、ドレイン領域の近傍での電界集中が小さくなるため、ホットキャリアの発生を抑えることが可能になる。駆動トランジスタ22は、一方の電極ソース/ドレイン電極が有機EL素子21のアノード電極に接続され、他方の電極ソース/ドレイン電極が電源供給線32321~32mに接続されている。書込みトランジスタ23は、一方の電極ソース/ドレイン電極が信号線33331~33nに接続され、他方の電極ソース/ドレイン電極が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31311~31mに接続されている。駆動トランジスタ22及び書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極、及び、有機EL素子21のアノード電極に接続されている。補助容量25は、一方の電極が有機EL素子21のアノード電極に、他方の電極が共通電源供給線34にそれぞれ接続されている。この補助容量25は、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量25は必須の構成要素ではなく、有機EL素子21の等価容量が十分に大きい場合は省略可能である。ここでは、補助容量25の他方の電極を共通電源供給線34に接続するとしているが、他方の電極の接続先としては、共通電源供給線34に限られるものではなく、固定電位のノードであればよい。補助容量25の他方の電極を固定電位のノードに接続することで、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される、輝度情報に応じた映像信号の信号電圧Vsigまたは基準電圧Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電圧Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。駆動トランジスタ22は、電源供給線32321~32mの電源電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。駆動トランジスタ22は更に、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間非発光期間を設け、有機EL素子21の発光期間と非発光期間の割合デューティを制御することができる。このデューティ制御により、1表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vccp,Viniのうち、第1電源電位Vccpは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Viniは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Viniは、基準電圧Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs-Vthよりも低い電位、好ましくは、Vofs-Vthよりも十分に低い電位に設定される。[1-2.基本的な回路動作]続いて、上記構成の有機EL表示装置10の基本的な回路動作について、図3のタイミング波形図を基に図4及び図5の動作説明図を用いて説明する。尚、図4及び図5の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。図3のタイミング波形図には、走査線31の電位書込み走査信号WS、電源供給線32の電位電源電位DS、信号線33の電位Vsig/Vofs、駆動トランジスタ22のゲート電位Vg及びソース電位Vsのそれぞれの変化を示している。前表示フレームの発光期間図3のタイミング波形図において、時刻t11以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線32の電位DSが第1電源電位以下、高電位と記述するVccpにあり、また、書込みトランジスタ23が非導通状態にある。このとき、駆動トランジスタ22は飽和領域で動作するように設計されている。これにより、図4Aに示すように、駆動トランジスタ22のゲート-ソース間電圧Vgsに応じた駆動電流ドレイン-ソース間電流Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。従って、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。閾値補正準備期間時刻t11になると、線順次走査の新しい表示フレーム現表示フレームに入る。そして、図4Bに示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電圧Vofsに対してVofs-Vthよりも十分に低い第2電源電位以下、低電位と記述するViniに切り替わる。ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位カソード電位をVcathとする。このとき、低電位ViniをVini<VthelVcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。次に、時刻t12で走査線31の電位WSが低電位側から高電位側に遷移することで、、図4Cに示すように、書込みトランジスタ23が導通状態となる。このとき信号出力回路60から信号線33に対して基準電圧Vofsが供給された状態にあるために、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電圧Vofsよりも十分に低い電位、即ち、低電位Viniにある。このとき、駆動トランジスタ22のゲート-ソース間電圧VgsはVofs-Viniとなる。ここで、Vofs-Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs-Vini>Vthなる電位関係に設定する必要がある。このように、駆動トランジスタ22のゲート電位Vgを基準電圧Vofsに固定し、かつ、ソース電位Vsを低電位Viniに固定して確定させて初期化する処理が、後述する閾値補正処理閾値補正動作を行う前の準備閾値補正準備の処理である。従って、基準電圧Vofs及び低電位Viniが、駆動トランジスタ22のゲート電位Vg及びソース電位Vsの各初期化電位となる。閾値補正期間次に、時刻t13で、図4Dに示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。ここでは、便宜上、駆動トランジスタ22のゲート電位Vgの初期化電位Vofsを基準とし、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電位Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート-ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。尚、閾値補正処理を行う期間閾値補正期間において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。次に、時刻t14で、走査線31の電位WSが低電位側に遷移することで、図5Aに示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート-ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。従って、駆動トランジスタ22にドレイン-ソース間電流Idsは流れない。信号書込み移動度補正期間次に、時刻t15で、図5Bに示すように、信号線33の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t16で、走査線31の電位WSが高電位側に遷移することで、図5Cに示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。この書込みトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigになる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。このとき、有機EL素子21は、カットオフ状態ハイインピーダンス状態にある。従って、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流ドレイン-ソース間電流Idsは、有機EL素子21の等価容量及び補助容量25に流れ込む。これにより、有機EL素子21の等価容量及び補助容量25の充電が開始される。有機EL素子21の等価容量及び補助容量25が充電されることにより、駆動トランジスタ22のソース電位Vsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきがキャンセルされており、駆動トランジスタ22のドレイン-ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。尚、駆動トランジスタ22の移動度μは、当該駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度である。ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率、即ち、書込みゲインGが1理想値であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs-VthΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig-VofsVth-ΔVとなる。すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧Vsig-VofsVthから差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用する。換言すれば、ソース電位Vsの上昇分ΔVは、保持容量24に対して負帰還がかけられたことになる。従って、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。このように、駆動トランジスタ22に流れるドレイン-ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン-ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正処理である。より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin=Vsig-Vofsが高い程ドレイン-ソース間電流Idsが大きくなるため、負帰還の帰還量ΔVの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔVは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。発光期間次に、時刻t17で、走査線31の電位WSが低電位側に遷移することで、図5Dに示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート-ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、換言すれば、保持容量24に保持されたゲート-ソース間電圧Vgsを保ったまま、ゲート電位Vg及びソース電位Vsが上昇する動作がブートストラップ動作である。このブートストラップ動作の詳細については後述する。駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン-ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。そして、有機EL素子21のアノード電位がVthelVcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち、駆動トランジスタ22のソース電位Vsの上昇に他ならない。そして、駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。このとき、ブートストラップゲインが1理想値であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ22のゲート‐ソース間電圧Vgsは、Vsig-VofsVth-ΔVで一定に保持される。そして、時刻t18で信号線33の電位が映像信号の信号電圧Vsigから基準電圧Vofsに切り替わる。以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み信号書込み、及び、移動度補正の各処理動作は、1水平走査期間1Hにおいて実行される。また、信号書込み及び移動度補正の各処理動作は、時刻t16-t17の期間において並行して実行される。分割閾値補正尚、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平走査期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって1水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。従って、1水平走査期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。閾値キャンセルの原理ここで、駆動トランジスタ22の閾値キャンセル即ち、閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式1で与えられる一定のドレイン-ソース間電流駆動電流Idsが供給される。Ids=1/2μW/LCoxVgs-Vth2......1ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。図6Aに、駆動トランジスタ22のドレイン-ソース間電流Ids対ゲート-ソース間電圧Vgsの特性を示す。図6Aの特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきに対するキャンセル処理補正処理を行わないと、閾値電圧VthがVth1のときに、ゲート-ソース間電圧Vgsに対応するドレイン-ソース間電流IdsがIds1になる。これに対して、閾値電圧VthがVth2Vth2>Vth1のとき、同じゲート-ソース間電圧Vgsに対応するドレイン-ソース間電流IdsがIds2Ids2<Ids1になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート-ソース間電圧Vgsが一定であってもドレイン-ソース間電流Idsが変動する。一方、上記構成の画素画素回路20では、先述したように、発光時の駆動トランジスタ22のゲート-ソース間電圧VgsはVsig-VofsVth-ΔVである。従って、これを式1に代入すると、ドレイン-ソース間電流Idsは、次式2で表される。Ids=1/2μW/LCoxVsig-Vofs-ΔV2......2すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン-ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化等により、駆動トランジスタ22の閾値電圧Vthが画素毎に変動したとしても、ドレイン-ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。移動度補正の原理次に、駆動トランジスタ22の移動度補正の原理について説明する。図6Bに、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に対して、例えば両画素A,Bに同レベルの信号振幅Vin=Vsig-Vofsを書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン-ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン-ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン-ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティ一様性が損なわれる。ここで、先述した式1のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン-ソース間電流Idsが大きくなる。従って、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図6Bに示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。そこで、移動度補正処理によって駆動トランジスタ22のドレイン-ソース間電流Idsに応じた帰還量ΔVでゲート-ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン-ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン-ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン-ソース間電流Ids1と画素Bのドレイン-ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン-ソース間電流Idsの減少量が大きくなる。従って、駆動トランジスタ22のドレイン-ソース間電流Idsに応じた帰還量ΔVで、ゲート-ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン-ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流ドレイン-ソース間電流Idsに応じた帰還量補正量ΔVで、駆動トランジスタ22のゲート-ソース間電圧Vgsに対して、即ち、保持容量24に対して負帰還をかける処理が移動度補正処理となる。[1-3.ブートストラップ動作]先述したように、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、保持容量24に保持されたゲート-ソース間電圧Vgsを保ったまま、ゲート電位Vg及びソース電位Vsが上昇するブートストラップ動作が行われる。ここで、このブートストラップ動作について、図7を用いて詳細に後述する。信号書込み移動度補正期間が終了した時点t17で、駆動トランジスタ22のゲート電極には信号電圧Vsigが書き込まれておりVg=Vsig、ソース電位Vsは、閾値補正完了時t16からそれぞれの移動度μに応じた電位上昇量ΔVだけ上昇した電位Vs1にある。電位Vs1は、Vs1=Vofs-VthΔVなる式で与えられる。ここで、書込みトランジスタ23が非導通状態になると、駆動トランジスタ22のゲート-ソース間電圧Vgsは保持容量24によって保持されるため、ソース電位Vsは駆動トランジスタ22のドレイン-ソース間電流Idsに応じた電位Voledまで上昇する。ソース電位Vsの上昇に伴い、ゲート電位Vgも保持容量24を介して上昇する。このときの上昇量は、理想的には、ソース電位Vsの上昇量Voled-Vs1と同じである。[1-4.トランジスタの寄生容量に起因する不具合]ところで、画素20を構成するトランジスタ、即ち、駆動トランジスタ22や駆動トランジスタ23には、ゲート電極-ソース/ドレイン領域間などに少なからず寄生容量が存在する。そして、駆動トランジスタ22や駆動トランジスタ23に存在する寄生容量の容量値が大きいと、画素20が実行する回路動作に悪影響が及ぶことになる。例えば、ブートストラップ動作の場合、寄生容量の容量値が大きいと、ソース電位Vsの上昇量よりもゲート電位Vgの上昇量が少なくなる。図8に、駆動トランジスタ22及び駆動トランジスタ23に存在する寄生容量を示す。駆動トランジスタ22には、ゲート電極と一方のソース/ドレイン領域との間に寄生容量Cgsが存在し、ゲート電極と他方のソース/ドレイン領域との間に寄生容量Cgdが存在する。書込みトランジスタ23には、ゲート電極と駆動トランジスタ22側の他方のソース/ドレイン領域との間に寄生容量Cwsが存在する。これら寄生容量Cgs,Cgd,Cwsが存在することで、駆動トランジスタ22のソース電位Vsが電位Vs1から電位Vs2に上昇したとすると、ゲート電位Vgは、CsCgs/CsCgsCgdCws×Vs2-Vs1しか上昇しない。ここで、Csは保持容量24を表わしている。このときの係数CsCgs/CsCgsCgdCwsは必ず1以下になるため、ゲート電位Vgの上昇量は、ソース電位Vsの上昇量よりも小さくなる。この係数をブートストラップゲインGbと呼ぶことにする。すなわち、ブートストラップゲインGbは、次式3で表わされる。Gb=CsCgs/CsCgsCgdCws......3そして、式3から明らかなように、駆動トランジスタ22のゲート電極とソース/ドレイン領域との間に存在する寄生容量Cgs,Cgdや、書込みトランジスタ23のゲート電極と他方のソース/ドレイン領域との間に存在する寄生容量Cwsは、ブートストラップゲインGbを決めるパラメータの一つとなっている。このように、画素20内のトランジスタに寄生容量が存在した場合、ブートストラップ動作によって、駆動トランジスタ22のゲート電位Vgの上昇量がソース電位Vsの上昇量よりも少なくなる。そのため、ブートストラップ動作により、駆動トランジスタ22のゲート-ソース間電圧Vgsが移動度補正完了時点のゲート-ソース間電圧Vgsよりも小さくなってしまう。従って、画素20内のトランジスタの寄生容量、特に、駆動トランジスタ22の寄生容量Cgd及び書込みトランジスタの寄生容量Cwsが大きく、ブートストラップゲインGbが小さい場合は所望の発光輝度が得られないという不具合が発生する。また、図9のタイミング波形図に示すように、駆動トランジスタ22の閾値電圧VthがVtha,VthbVthb>Vthaと異なる場合を考えると、閾値補正完了後には、閾値電圧Vthが異なる2つのトランジスタのゲート-ソース間電圧Vgsの差はVthb-Vthaとなる。そして、移動度補正動作でもソース電位Vsの上昇量は閾値電圧Vthに依存しないため、ゲート-ソース間電圧Vgsの差はVthb-Vthaを維持している。しかし、ブートストラップ動作時は、駆動トランジスタ22のドレイン-ソース間電流Idsで決まる電圧Voledまでソース電位Vsが上昇するために、2つのトランジスタのソース電位Vsの上昇量ΔVsaと上昇量ΔVsbとは、閾値電圧Vthの差Vthb-Vthaだけ異なる。このとき、ゲート電位Vgの上昇量はソース電位Vsの上昇量によって決まる。従って、図9に示すように、ブートストラップ動作後のゲート-ソース間電圧Vgsの差分は、CsCgs/CsCgsCgdCws×Vthb-Vthaになり、閾値補正後よりも小さくなってしまう。その結果、閾値補正処理を行ったにも拘わらず、駆動トランジスタ22の閾値電圧Vthにばらつきが発生してしまう。そして、画素20内のトランジスタの寄生容量、特に、駆動トランジスタ22の寄生容量Cgd及び書込みトランジスタの寄生容量Cwsが大きい場合は、閾値電圧Vthのばらつき変化量も大きくなるため、輝度むら発生の原因となり、画品位を低下させることになる。一方、有機EL素子21が劣化した場合には、図10Aに示すように、有機EL素子21の両端電圧Voledが高電圧化する。図10Aでは、有機EL素子21の劣化前の両端電圧をVoled1として表わし、劣化後の両端電圧をVoled2として表わしている。ここで、有機EL素子21が劣化した場合について考える。有機EL素子21が劣化していない画素では、ブートストラップ動作時の駆動トランジスタ22のソース電位Vsの上昇量はΔVsaである。これに対して、有機EL素子21が劣化した画素のソース電位Vsの上昇量ΔVsbは、ΔVsb=ΔVsaVoled2-Voled1になる。従って、ゲート電位Vgの上昇量ΔVgbは、図10Bに示すように、ΔVgb=GbΔVsaVoled2-Voled1になる。そして、駆動トランジスタ22のゲート-ソース間電圧VgsもCgdCws/CsCgsCgdCws×Voled2-Voled1だけ小さくなってしまう。その結果、画素20内のトランジスタの寄生容量、特に、駆動トランジスタ22の寄生容量Cgd及び書込みトランジスタの寄生容量Cwsの容量値が大きいと、駆動トランジスタ22のゲート-ソース間電圧Vgsの低下量も大きくなる。つまり、駆動トランジスタ22のドレイン-ソース間電流Idsが低下してしまうため、焼付きの原因になってしまう。<2.実施形態の説明>そこで、本実施形態では、回路構成素子としてLDD構造のトランジスタを有する有機EL表示装置10において、トランジスタの寄生容量の容量値の低減を図るために、トランジスタのLDD領域の幅をチャネル領域の幅に比べて狭く設定する構成を採るようにする。トランジスタのLDD領域の幅をチャネル領域の幅よりも狭く設定することで、LDD領域-ゲート電極間に形成される寄生容量の容量値を、LDD領域の幅がチャネル領域の幅と等しい場合の容量値に比べて小さくできる。加えて、トランジスタの導通状態では、LDD抵抗に比べて、トランジスタのオン抵抗の方が十分に大きいため、LDD領域の幅が狭くなることによるトランジスタの特性の低下はかなり少ない。すなわち、トランジスタのLDD領域の幅をチャネル領域の幅よりも狭く設定することにより、トランジスタの特性低下を最小限に抑えつつ、当該トランジスタに存在する寄生容量の容量値を低減できる。従って、トランジスタに付く寄生容量による悪影響を最小限に抑えつつ、画素回路や周辺回路が実行する回路動作を確実に行うことができる。以下では、LDD構造のトランジスタを有する回路が画素回路画素20である場合を例に挙げて説明するが、これに限られるものではない。すなわち、画素回路以外にも、画素部の周辺回路、具体的には、ブートストラップ動作を行う、LDD構造のトランジスタを有する回路全般に対して適用可能である。[2-1.実施形態に係るトランジスタ構造]前にも述べたように、本発明の適用例に係る有機EL表示装置10において、画素20を構成する駆動トランジスタ22及び書込みトランジスタ23の少なくとも一方、好ましくは、両方のトランジスタ22,23として、LDD構造のトランジスタを用いる構成を採っている。周知の通り、LDD構造は、ソース/ドレイン領域とチャネル領域との間に低濃度の不純物領域を設けて、ここに電界が集中しないようにした構造である。駆動トランジスタ22及び書込みトランジスタ23の一方、または、両方として用いられるLDD構造のトランジスタ以下、画素トランジスタ80と記述するの具体的な構造について、図11を用いて説明する。図11において、Aはソース/ドレイン電極の配線を除いたトランジスタの平面図を示し、Bは図11AのX-X ́線に沿った矢視断面図である。図11に示すように、画素トランジスタ80は、例えば、ボトムゲート型の薄膜トランジスタTFTである。すなわち、画素トランジスタ80は、透明絶縁基板、例えば、ガラス基板71の上にゲート電極81が形成され、当該ゲート電極81の上に絶縁膜ゲート酸化膜72を介してポリシリコンからなる半導体層82が形成された構造となっている。ゲート電極81は、モリブデンMo等の電極材料によって形成されている。この画素トランジスタ80では、半導体層82のゲート電極81と対向する領域がチャネル領域i層83となり、両端の領域が一方のソース/ドレイン領域n層84及び他方のソース/ドレイン領域n層85となっている。そして、チャネル領域83とソース/ドレイン領域84,85との間に、低濃度の不純物領域n層、即ち、ソース/ドレイン領域84,85に比べて濃度が低いLDD領域86,87が形成されている。画素トランジスタ80を含むTFT回路の上には絶縁平坦化膜73が形成されて基板全体の平坦化が図られている。絶縁平坦化膜73のソース/ドレイン領域84,85に対応する部位にはコンタクトホール74,75が開孔されている。そして、絶縁平坦化膜73の上にはソース/ドレイン電極88,89が形成され、当該ソース/ドレイン電極88,89は、ソース/ドレイン領域84,85に対してコンタクトホール74,75を介して電気的に接続されている。ソース/ドレイン電極88,89及びその配線層は、アルミニウムAl等の配線材料によって形成されている。上記構成の画素トランジスタ80において、本実施形態では、LDD領域86,87のうち、例えば一方のLDD領域87の幅W1をチャネル領域83の幅W2に比べて狭く設定する構成を採るようにしている。LDD領域87の幅W1をチャネル領域83の幅W2に比べてどの程度狭く設定するかは任意である。他方のLDD領域86の幅はチャネル領域83の幅W2と同じ幅に設定されている。因みに、典型的なLDD構造のトランジスタにあっては、製造プロセスの簡略化の観点から、図12に示すように、LDD領域86,87は同じ幅に、即ち、チャネル領域83の幅W2と同一に設定されている。図12において、図11と同等部位には同一符号を付して示しており、Aはソース/ドレイン電極の配線を除いたトランジスタの平面図を示し、Bは図11AのY-Y ́線に沿った矢視断面図である。[2-2.実施形態の作用、効果]上述したように、画素20を構成するトランジスタ、即ち、画素トランジスタ80のLDD領域87の幅W1をチャネル領域83の幅W2よりも狭く設定することにより、次のような作用、効果を得ることができる。すなわち、LDD領域87-ゲート電極81間に形成される寄生容量の容量値を、図12に示すように、LDD領域87の幅W1がチャネル領域83の幅W2と等しい場合の容量値に比べて小さくできる。加えて、画素トランジスタ80の導通状態では、LDD抵抗に比べて、画素トランジスタ80のオン抵抗の方が十分に大きいため、LDD領域87の幅が狭くなることによるトランジスタの特性の低下はかなり少ない。従って、画素トランジスタ80のLDD領域87の幅W1をチャネル領域83の幅W2よりも狭くすることで、画素トランジスタ80の特性低下を最小限に抑えつつ、当該トランジスタ80に付く寄生容量、即ち、LDD領域87-ゲート電極81間に形成される寄生容量の容量値を低減できる。このように、画素トランジスタ80に存在する寄生容量の容量値を低減できることで、当該寄生容量による画素回路に対する悪影響を最小限に抑えることができるため、画素20が実行する回路動作を確実に行うことができる。以下に、画素トランジスタ80が画素20を構成する書込みトランジスタ23の場合、駆動トランジスタ22の場合の作用、効果についてより具体的に説明する。書込みトランジスタ23の場合先ず、画素トランジスタ80が書込みトランジスタ23の場合について説明する。この場合は、図2の画素回路との対比において、ソース/ドレイン電極88が信号線33に接続される一方のソース/ドレイン電極となり、ソース/ドレイン電極89が駆動トランジスタ22のゲート電極に接続される他方のソース/ドレイン電極となる。そして、書込みトランジスタ23にあっては、チャネル領域83の幅W2よりも幅W1を狭くするLDD領域87を、駆動トランジスタ22のゲート電極に接続されるソース/ドレイン電極側のソース/ドレイン領域とする。このように、駆動トランジスタ22のゲート電極に接続されるソース/ドレイン電極89側のLDD領域87の幅W1をチャネル領域83の幅W2よりも狭くすることにより、図8の等価回路図において、書込みトランジスタ23の寄生容量Cwsの容量値を小さくできる。この寄生容量Cwsは、先述したように、ブートストラップゲインGbを決めるパラメータの一つである。そして、式3から明らかなように、寄生容量Cwsの容量値が小さくなることで、ブートストラップゲインGbを向上できる。ブートストラップゲインGbを向上できるということは、ブートストラップゲインGbが1理想値に近づくことを意味する。これにより、画素20の回路動作における補正能力を向上できるため、書込みトランジスタ23に存在する寄生容量の影響による発光輝度の低下を抑制できるとともに、焼付きの低減を図ることができる。駆動トランジスタ22の場合続いて、画素トランジスタ80が駆動トランジスタ22の場合について説明する。この場合は、図2の画素回路との対比において、ソース/ドレイン電極88が有機EL素子21のアノード電極に接続される一方のソース/ドレイン電極となり、ソース/ドレイン電極89が電源供給線32に接続される他方のソース/ドレイン電極となる。そして、駆動トランジスタ22にあっては、チャネル領域83の幅W2よりも幅W1を狭くするLDD領域87を、電源供給線32に接続されるソース/ドレイン電極側のソース/ドレイン領域とする。このように、電源供給線32に接続される、即ち、電源が供給されるソース/ドレイン電極89側のLDD領域87の幅W1をチャネル領域83の幅W2よりも狭くすることにより、図8の等価回路図において、駆動トランジスタ22の寄生容量Cgdの容量値を小さくできる。この寄生容量Cgdは、先述したように、ブートストラップゲインGbを決めるパラメータの一つである。そして、式3から明らかなように、寄生容量Cgdの容量値が小さくなることで、寄生容量Cwsの場合と同様に、ストラップゲインGbを向上できる、即ち、ブートストラップゲインGbを1理想値に近づけることができる。これにより、画素20の回路動作における補正能力を向上できるため、駆動トランジスタ22に存在する寄生容量の影響による発光輝度の低下を抑制できるとともに、焼付きの低減を図ることができる。<3.適用例>上記実施形態では、画素回路20が駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタを有する回路構成の場合を例に挙げて説明したが、画素回路20としてはこの回路構成のものに限られるものではない。すなわち、本発明は、駆動トランジスタ22のゲート電極に繋がるトランジスタを更に有する3つ以上のトランジスタからなり、そのうちの少なくとも1つのトランジスタがLDD構造を持つ画素回路に対しても適用可能である。また、本発明は、画素回路への適用に限られるものではなく、画素回路以外にも、画素アレイ部の周辺回路、具体的には、ブートストラップ動作を行う、LDD構造のトランジスタを回路構成素子として含む周辺回路を有する有機EL表示装置全般に対して適用可能である。更に、上記実施形態では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子発光素子を用いた表示装置全般に対して適用可能である。<4.電子機器>以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部表示装置に適用できる。一例として、図13~図17に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示部に適用することが可能である。このように、あらゆる分野の電子機器の表示部として本発明による表示装置を用いることにより、各種の電子機器の表示品位を高めることができる。すなわち、先述した実施形態の説明から明らかなように、本発明による表示装置は、トランジスタの寄生容量の影響による発光輝度の低下を抑制できるとともに、焼付きの低減を図ることができるため、各種の電子機器において、品位の高い、良好な表示画像をことができる。本発明による表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPCフレキシブルプリントサーキット等が設けられていてもよい。以下に、本発明が適用される電子機器の具体例について説明する。図13は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作製される。図14は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、Aは表側から見た斜視図、Bは裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。図15は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。図16は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。図17は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、Aは開いた状態での正面図、Bはその側面図、Cは閉じた状態での正面図、Dは左側面図、Eは右側面図、Fは上面図、Gは下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部ここではヒンジ部143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。"