各ノズルからインクを吐出して記録を行なう記録ヘッドを有し、該記録ヘッドに対して複数の記録データ線を介して記録データ信号を同時に転送する記録装置であって、前記複数の記録データ線を介して前記記録データ信号を各転送タイミングで順次シリアル転送する転送手段と、連続する2つの転送タイミングでシリアル転送される記録データ信号についての各記録データ線に対応した信号の中に位相が反転した信号が含まれている場合に、該位相が反転した信号を転送する記録データ線において前記連続する2つの転送タイミングのうちの後のタイミングで転送される記録データ信号の前記転送タイミングを変更する変更手段とを具備することを特徴とする記録装置。前記転送タイミングを補正する補正値を格納アドレスに対応付けて保持するメモリを更に具備し、前記変更手段は、前記複数の記録データ線における前記連続する2つの転送タイミングでシリアル転送される記録データ信号が示すアドレスを用いて、前記メモリから当該アドレスに対応する補正値を取得する補正値取得手段と、前記転送タイミングに対して前記取得された補正値を加算又は減算する補正手段とを具備することを特徴とする請求項1記載の記録装置。前記変更手段は、前記位相が反転した信号を転送する記録データ線において前記連続する2つの転送タイミングのうちの後のタイミングで転送される記録データ信号の前記転送タイミングを早くすることを特徴とする請求項1又は2記載の記録装置。前記記録ヘッドは、インク色に対応して複数設けられ、前記記録データ線は、前記複数の記録ヘッドそれぞれに対応して設けられることを特徴とする請求項1から3のいずれか1項に記載の記録装置。各ノズルからインクを吐出して記録を行なう記録ヘッドを有し、該記録ヘッドに対して複数の記録データ線を介して記録データ信号を同時に転送する記録装置の処理方法であって、転送手段が、前記複数の記録データ線を介して前記記録データ信号を各転送タイミングで順次シリアル転送する工程と、変更手段が、連続する2つの転送タイミングでシリアル転送される記録データ信号についての各記録データ線に対応した信号の中に位相が反転した信号が含まれている場合に、該位相が反転した信号を転送する記録データ線において前記連続する2つの転送タイミングのうちの後のタイミングで転送される記録データ信号の前記転送タイミングを変更する工程とを含むことを特徴とする記録装置の処理方法。記録装置においては、記録速度の高速化や記録画像の高画質化が望まれている。例えば、記録速度の高速化は、吐出ノズル数を増加させることにより図られている。この場合、H_LATCHの間隔は、更に短くなり、また、HCLKには、更に高い周波数が用いられる。ここで、図12を用いて、2本の記録データ信号HData間で生じるクロストークノイズの影響について説明する。符号601に示す信号の波形は、記録装置の本体側で生成された信号の波形であり、符号602に示す信号の波形は、記録ヘッド側で実際に受信される信号の波形である。t1~t6は、記録データ信号を切り替えるタイミングを示している。t1においては、HData0とHData1とがともにローレベルからハイレベルに変化し、t2においては、HData0のみハイレベルからローレベルに変化している。t6のタイミングまで順番に参照していくと、t3及びt4においては、HData0とHData1との信号の位相が反転しており、符号602に示すように、記録ヘッド側で実際に受信される信号の波形に乱れが生じている。ここで、図13Aは、2本の記録データ信号HDataの位相が反転していないタイミングでの記録ヘッド側における信号の波形を示している。この場合、HCLKのハイレベル期間の中心及びHCLKのローレベル期間の中心を示すt_dcにおいて、HDataの位相が切り替えられている。HCLKからの立上り/立下り位置から必要となる時間を示すセットアップ時間T_Setup及びホールド時間T_Holdは、HDataの波形に乱れが生じていないため、必要な時間、確保されている。図13Bは、2本の記録データ信号HDataの位相が反転したタイミングでの記録ヘッド側における信号の波形を示している。この場合、HDataの立上り/立下り波形に乱れが生じており、T_Holdが長くなり、T_Setupが短くなっている。両信号の位相が反転した場合であっても、図13Cに示すように、セットアップ時間T_Setup及びホールド時間T_Holdが同じ時間確保されるのが望ましい。T_Hold及びT_Setup時間は、一般に、記録ヘッドを構成する半導体プロセスに依存して、その時間の大小が決まる。必要となる時間が満足に確保されずに記録ヘッドに向けて記録データ信号が転送されると、16ビットシフトレジスタ303への記録データの格納が確実に行なわれず、その結果、記録画質に劣化が生じてしまう。本発明は、上記課題に鑑みてなされたものであり、記録ヘッド側の回路規模の増大や記録速度の低下を招かずに、従来よりも確実性の高いデータを記録ヘッドに転送できるようにした技術を提供することを目的とする。上記課題を解決するため、本発明の一態様は、各ノズルからインクを吐出して記録を行なう記録ヘッドを有し、該記録ヘッドに対して複数の記録データ線を介して記録データ信号を同時に転送する記録装置であって、前記複数の記録データ線を介して前記記録データ信号を各転送タイミングで順次シリアル転送する転送手段と、連続する2つの転送タイミングでシリアル転送される記録データ信号についての各記録データ線に対応した信号の中に位相が反転した信号が含まれている場合に、該位相が反転した信号を転送する記録データ線において前記連続する2つの転送タイミングのうちの後のタイミングで転送される記録データ信号の前記転送タイミングを変更する変更手段とを具備する。本発明によれば、記録ヘッド側の回路規模の増大や記録速度の低下を招かずに、従来よりも確実性の高いデータを記録ヘッドに転送できる。以下、本発明の実施形態について図面を参照して詳細に説明する。なお、この明細書において、記録とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行なう場合も表す。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。また、記録媒体とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチックフィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表す。また、インクとは、上記記録の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。また更に、ノズルとは、特に断らない限り吐出口乃至これに連通する液路及びインク吐出に利用されるエネルギーを発生する素子を総括して言う。実施形態1図1は、本発明の一実施の形態に係わるインクジェット記録装置1の外観構成の一例を示す斜視図である。インクジェット記録装置以下、記録装置と呼ぶ1は、インクジェット方式に従ってインクを吐出して記録を行なうインクジェット記録ヘッド以下、記録ヘッドと呼ぶ3をキャリッジ2に搭載し、キャリッジ2を所定方向に往復移動させて記録を行なう。なお、キャリッジ2は、プーリ6及びタイミングベルト7を介してキャリッジモータ5の駆動力を受けることでガイド軸3に沿った往復移動を行なう。記録ヘッド1は、各色に対応して複数設けられており、記録方式として、熱エネルギを利用してインクを吐出するインクジェット方式が採用されている。そのため、各記録ヘッド1には、電気熱変換体が備えられている。電気熱変換体は、各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加する。これにより、対応する吐出口からインクが吐出される。各記録ヘッド1は、各色に対応したインクタンク1C、1M、1Y、1Kと一体構成されている。キャリッジ2上には、シアンインクタンク1C、マゼンタインクタンク1M、イエローインクタンク1Y及びブラックインクタンク1Kの4色のインクタンクが設けられている。各インクタンク1C、1M、1Y、1Kは、ガイド軸3に沿って配列された状態でキャリッジ2に搭載されている。キャリッジ2は、軸受け部2aを介してガイド軸3に沿って移動する。このキャリッジ2の移動中に当該キャリッジ2に搭載された記録ヘッド1は、各吐出口からインクを吐出する。このようにして記録ヘッド1による1走査分の記録が終了すると、記録装置20は、搬送モータ9を駆動し、1走査分に相当する長さ分、記録媒体4を搬送した後、再度、記録ヘッド1を走査させ、記録を行なう。このような記録走査と搬送動作とを繰り返すことにより、記録媒体4に画像が記録される。また、キャリッジ2の往復移動の範囲外記録領域外には、記録ヘッド1の吐出不良を回復する回復ユニット10が設けられている。回復ユニット10が設けられる位置は、いわゆるホームポジションなどと呼ばれ、記録動作が行なわれていない間、記録ヘッド1はこの位置で静止する。回復ユニット10には、記録ヘッド1の吐出口のキャッピングが可能なキャップ11や、記録ヘッド1のインク吐出面を拭うワイパ12、及び記録ヘッド1の吐出ノズルからインクを吸引する吸引ポンプ不図示等が設けられている。その他、記録装置20には、エンコーダスケール13及びエンコーダ14も設けられている。記録装置20は、エンコーダスケール13及びエンコーダ14を用いてキャリッジ2の移動速度を検出し、キャリッジモータ5の駆動時にそのフィードバック制御を行なう。また、エンコーダスケール13の位置情報をエンコーダ14により読み取ることで、記録ヘッド1のインク吐出タイミング以下、ヒートタイミングと呼ぶが決められる。以上が、記録装置20の外観構成の一例についての説明である。なお、記録ヘッド1の構成は、従来例で説明した図10と同様となるため、本実施形態においては、その説明については省略する。次に、図2を用いて、図1に示す記録装置20における制御系の構成の一例について説明する。記録装置20には、その機能的な構成として、タイミング制御回路101と、記録データバッファ102と、転送シフトレジスタ103と、記録データ制御回路104と、タイミング変更回路105とが設けられる。また、記録装置20には、信号生成回路106、ヒート信号生成回路107、I/F部108、データ展開部109、CPU110も具備される。CPU110は、クロック発生回路不図示により生成されたシステムクロックに従って、図2に示す各構成を統括制御する。I/F部108は、ホスト装置30から記録データを受信する通信インターフェースとして機能する。なお、ホスト装置30は、例えば、パーソナルコンピュータや、デジタルカメラ、外部メモリ等で実現され、記録装置20に対して記録データを供給する。データ展開部109は、I/F部108を介して受信した記録データを各色毎の記録データに展開する。記録データバッファ102は、この展開後の記録データを保持する。タイミング制御回路101は、エンコーダからの情報エンコーダ信号に基づいて、記録開始信号とヒートタイミング信号とを生成する。なお、ヒートタイミング信号は、記録ヘッド1のインク吐出タイミングを示す信号である。記録データ制御回路104は、記録開始信号とヒートタイミング信号とに基づいて、記録データバッファ102から記録データを読み出す。また、記録データ制御回路104は、この読み出した所定単位の記録データ本実施形態においては、16ビット分の記録データを転送シフトレジスタ103及びタイミング変更回路105に出力する。転送シフトレジスタ103は、ヒートタイミング信号に従って16ビット分の記録データを保持する。そして、データシフトタイミング値又は補正後シフトタイミング値に従って、当該保持したデータをシリアルデータ化して記録ヘッド1側に記録データ信号HDataとして転送する。すなわち、転送シフトレジスタ103においては、所定単位16ビット分の記録データを保持するとともに、当該記録データ内に含まれる各データを所定の転送タイミング毎に順次シリアル転送する。なお、記録装置20の本体と複数の記録ヘッド1との間には、複数の記録ヘッド1に対応してそれぞれ設けられた記録データ線を介して接続されており、記録データ信号HDataは、当該記録データ線を介して記録ヘッド側に転送される。タイミング変更回路105は、記録ヘッド1側に複数の記録データ線を介して同時に転送される複数の記録データ信号の位相の変化に基づいて、転送シフトレジスタ103による記録データ信号の転送タイミングを変更する。タイミング変更回路105においては、CPU110により設定されたデータシフトタイミング値を補正した補正後シフトタイミング値を転送シフトレジスタ103に出力することにより転送タイミングの変更を行なう。この他、タイミング変更回路105は、HCLK信号の生成タイミングを示すHCLK信号生成タイミング値を信号生成回路106に出力する。信号生成回路106は、HCLK生成タイミング値に応じてヒータクロック信号HCLKを生成する。このHCLKの生成タイミングは、ヒートタイミング信号を起点にしてHCLK生成タイミング値を適用することにより決められる。なお、ヒータクロック信号は、システムクロックよりも長い周期を持つ。また、信号生成回路106は、HCLKの生成の他、ブロック信号Block_Sig、ラッチ信号H_LATCHの生成も行なう。Block_Sigは、駆動対象となるヒータが属するブロックを選択する役割を果たす。H_LATCHは、16ビットシフトレジスタ303に保持された記録データを、記録ヘッド1内部図10参照の16ビットラッチ302にラッチするタイミングを規定する役割を果たす。ヒート信号生成回路107は、ヒート信号Heat_Sigを生成する。Heat_Sigは、ヒータの駆動時間を規定する役割を果たす。次に、図3を用いて、図2に示すタイミング変更回路105における構成の一例について説明する。タイミング変更回路105には、その機能的な構成として、レジスタ201と、第1のバッファ202と、補正回路203と、第2のバッファ204と、補正値取得回路205と、SRAM206とが具備される。レジスタ201は、データシフトタイミング値やHCLK生成タイミング値を保持する。なお、このレジスタ201に保持される値は、例えば、CPU110により書き込まれる。第1のバッファ202は、16ビット分の記録データをヒートタイミング信号に従って取り込む。そして、転送シフトレジスタ103から送られてくるシフトタイミング毎に取り込んだ記録データをシフトする。これにより、シフトされた先頭のデータは、第2のバッファ204に保持される。具体的には、図4に示すように、第1のバッファ202に保持された16ビットの記録データが、b15からb0の方向にシフトされる。上述した通り、このシフトは、シフトタイミング毎に行なわれる。また、当該シフトされたb0が第2のバッファ204に保持される。なお、第1のバッファ202及び第2のバッファ204は、記録データ信号HDataの本数分設けられ、HDataの本数は、記録ヘッドの数に対応して設けられる。例えば、4色YMCKに対応して記録ヘッドが設けられる場合には、Hdataの本数は、4本となる。補正値取得回路205は、複数の記録データ信号Hdataの位相の変化に基づいて、SRAM206に格納された各記録データ信号の転送タイミングを補正するためのタイミング補正値を取得する。SRAMStaticRandomAccessMemory206は、各記録データ信号の転送タイミングを補正するためのタイミング補正値を保持するメモリである。図5には、SRAM206において保持されるタイミング補正値の一例が示される。ここでは、HDataが2本設けられている場合のタイミング補正値が示されているすなわち、各色インク色に対応した記録ヘッドが2つ設けられる場合について説明する。まず、HData0の前状態第2のバッファの値及び次状態第1のバッファの先頭と、HData1の前状態第2のバッファの値及び次状態第1のバッファの先頭のデータ4ビットのデータが補正値取得回路205に入力される。すると、補正値取得回路205は、この4ビットのデータをSRAM206のメモリ領域内のアドレス格納アドレスとしてSRAM206からタイミング補正値を取得する。例えば、HData0の前状態及び次状態がそれぞれ0、1であり、HData1の前状態及び次状態がそれぞれ1、0である場合には、図5に示すテーブルの上から7段目に対応するアドレス0110が得られる。すなわち、このアドレスは、各データの信号値を繋ぎ合わせることにより得られる。この場合、アドレス0110に保持されるタイミング補正値は、HData0及びHData1ともに、1となる。このようにSRAM206においては、上述したアドレスに対応付けてタイミング補正値が保持される。なお、図5のタイミング補正値の一例では、HData0及びHData1のタイミング補正値がそれぞれ1ビットで保持されている。そのため、SRAM206は、アドレス4ビット及びデータ2ビットの構成で実現されるが、これに限られず、例えば、タイミング補正値が、各2ビットのデータに割り当てられても良い。この場合、0~3までの補正制御が行なえる。補正回路203は、補正値取得回路205により取得されたタイミング補正値を用いて、レジスタ201に保持されたデータシフトタイミング値を補正する。より具体的には、レジスタ201に保持されたデータシフトタイミング値に対してタイミング補正値を加算/減算する。そして、補正後のシフト転送タイミングを示す補正後シフトタイミング値を転送シフトレジスタ103に向けて出力する。これにより、転送シフトレジスタ103は、この補正後シフトタイミング値に従って記録ヘッド1側にデータの転送シフトを行なう。次に、図6を用いて、図1に示す記録装置20における処理の流れの一例について説明する。ここでは、シフトタイミングの補正制御処理データシフトタイミング値を補正する際の処理の流れについて説明する。記録装置20は、I/F部108において、ホスト装置30から記録データを受信するとS101でYES、この処理を開始する。この処理が開始すると、記録装置20は、データ展開部109において、当該受信した記録データを各色毎の記録データに展開し、記録データバッファ102において、それを保持するS102。続いて、記録装置20は、タイミング制御回路101において、エンコーダからの情報エンコーダ信号に基づいて、記録開始信号とヒートタイミング信号とを生成するS103。そして、記録データ制御回路104において、記録開始信号とヒートタイミング信号とに基づいて記録データバッファ102から16ビット分の記録データを読み出し、それを転送シフトレジスタ103に出力する。転送シフトレジスタ103は、ヒートタイミング信号に従って16ビット分の記録データを保持するS104。記録装置20は、転送シフトレジスタ103において、当該保持したデータをシリアルデータ化して記録ヘッド1側に記録データ信号例えば、HData0、HData1として転送する。このとき、転送シフトレジスタ103は、最初の1ビット分のデータを記録ヘッド1に向けて転送するS105。ここで、記録装置20は、補正値取得回路205において、連続する2つの転送タイミングでシリアル転送される記録データ信号についての各記録データ線に対応した信号の位相を判断する。より具体的には、先のタイミングで転送される転送データとその次のタイミングで転送される転送データとについての各記録データ線に対応した信号の位相を判断するS106。補正値取得回路205においては、この判断結果に基づいて補正後シフトタイミング値を求めるS107。補正後シフトタイミング値が求められると、記録装置20は、転送シフトレジスタ103において、この補正後シフトタイミング値に従って、記録ヘッド1に向けて記録データ信号を転送シフトするS108。より具体的には、連続する2つの転送タイミングのうちの後のタイミングで転送される記録データ信号1ビット分のデータの転送タイミングを変更して転送する。その後、記録装置20は、補正値取得回路205において、全てのデータ16ビット分の転送が終わったか否かを判断する。すなわち、補正値取得回路205においては、位相判断を行なったデータの個数をカウントしており、16ビット分のデータの判断を行なったか否かを監視をしている。そして、未転送のデータがあればS109でNO、再度、S106~108の処理を繰り返し実施する。なお、未転送のデータがなければS109でYES、この処理は終了する。ここで、図7を用いて、シフトタイミングの補正制御を行なう前と行なった後との信号の波形の一例について説明する。なお、符号401に示す信号の波形は、記録装置の本体側で生成された信号の波形を示し、符号402に示す信号の波形は、記録ヘッド側で実際に受信される信号の波形である。t1においては、HData0及びHData1はともに、ローレベルからハイレベルへ変化している。そのため、このタイミングでは、両信号の波形に乱れは生じていないので、シフトタイミングの補正は行なわれない。すなわち、SRAM206への読出制御は、アドレス0101に対して行なわれる。このアドレス0101は、図5の上から6段目の欄に対応し、タイミング補正値00が取得されることになる。なお、t2、t5及びt6のタイミングでも、t1と同様に、シフトタイミングの補正は行なわれない。一方、t3においては、HData0がローレベルからハイレベルへ変化し、HData1がハイレベルからローレベルへ変化している。そのため、このタイミングでは、両信号が互いに干渉クロストークし、信号の波形に乱れが生じている。この場合、SRAM206への読出制御は、アドレス0110に対して行なわれ、図5の上から7段目の欄のタイミング補正値11が取得されることになる。これにより、符号402に示すt3及びt4においては、システムCLK×N個分例えば、1個分データのシフト転送タイミングが補正前よりも早く変更されている。このようなシフトタイミングの補正により、図13Cに示すように、HData信号の波形は、HCLKのエッジからHDataの変化点までの時間を示すセットアップ時間T_Setup及びホールド時間T_Holdが同じ時間確保される。以上説明したように本実施形態によれば、複数の記録データ線を介して記録データ信号を転送する構成において、同時に転送される記録データ信号の中に位相が反転した信号が含まれている場合に、その記録データ信号に対する転送タイミングを変更する。これにより、記録データを同時に転送した際に生じるクロストークノイズの影響を受けたとしても、T_Hold/T_Setup時間を満足させることができるため、記録速度を低下させずに、従来よりも確実性の高いデータを記録ヘッド側に転送できる。また、記録ヘッド側の回路構成の追加も必要ないため、記録ヘッド側の回路規模の増大も招かない。実施形態2次に、実施形態2について説明する。実施形態1においては、説明を分かり易くするために、記録データ信号HDataが2本である場合について説明したが、HDataは、勿論、3本以上設けられていても良い。実施形態2においては、HDataは、3本以上設けられている場合の制御の一例として、HDataが3本設けられている場合を例に挙げて説明する。なお、実施形態2に係わる記録装置20の構成は、実施形態1を説明した図1~図4と同様であるため、その説明については省略し、ここでは主に、実施形態1との相違点について説明する。ここで、実施形態2に係わるSRAM206においては、図8に示す構成のタイミング補正値が保持される。すなわち、タイミング補正値として、各記録データ信号3本に対応したアドレス6ビットと、データ3ビットの構成で保持される。なお、実施形態1同様に、アドレス領域やデータ領域のサイズは、これに限られず、適宜変更できる。なお、実施形態2においては、記録データ信号HDataが3本であるため、第1のバッファ202及び第2のバッファ204の組が3つ設けられることになる。次に、図9を用いて、シフトタイミングの補正制御を行なう前と行なった後との信号の波形の一例について説明する。なお、符号501に示す信号の波形は、記録装置の本体側で生成された信号の波形を示し、符号502に示す信号の波形は、記録ヘッド側で実際に受信される信号の波形である。t1においては、HData0、HData1及びHData2はともに、ローレベルからハイレベルへ変化している。そのため、これら信号の波形に乱れは生じていないので、シフトタイミングの補正は行なわれない。SRAM206への読出制御は、アドレス010101に対して行なわれ、図8に示すように、タイミング補正値000が取得されることになる。一方、t3においては、HData0がローレベルからハイレベルへ変化し、HData1がハイレベルからローレベルへ変化し、HData2がローレベルからハイレベルへ変化している。そのため、このタイミングでは、これら信号が互いに干渉クロストークし、信号の波形に乱れが生じている。この場合、SRAM206への読出制御は、アドレス011001に対して行なわれ、図8に示すように、タイミング補正値111が取得されることになる。なお、t4のタイミングでも、t3と同様に、逆位相への変化が2信号で発生しているため、タイミング補正値は111が取得される。これにより、符号502に示すt3及びt4においては、システムCLK×N個分例えば、1個分データのシフト転送タイミングが補正前よりも前に変更されている。このようなシフトタイミングの補正により、図13Cに示すように、HData信号の波形は、HCLKのエッジからHDataの変化点までの時間を示すセットアップ時間T_Setup及びホールド時間T_Holdが同じ時間確保される。以上説明したように実施形態2によれば、記録データ信号HDataが3本以上設けられる場合であっても、実施形態1同様の効果が得られる。以上が本発明の代表的な実施形態の例であるが、本発明は、上記及び図面に示す実施形態に限定することなく、その要旨を変更しない範囲内で適宜変形して実施できるものである。例えば、上述した実施形態1及び2においては、記録媒体の搬送方向に直交する方向に走査して記録を行なう記録ヘッドを例に挙げて説明したが、記録ヘッドの構成はこれに限られない。例えば、記録媒体の搬送方向に直交する方向に沿って複数の吐出口が配置された長尺記録ヘッドを有し、当該記録ヘッドを用いた1回の記録走査により所定の記録幅の画像の記録を完成させる記録装置に適用しても構わない。また、記録ヘッドは、必ずしも複数設けられる必要はない。すなわち、記録ヘッドと記録装置本体との間に複数の記録データ線が設けられ、当該複数の記録データ線を用いて同時に記録データが転送されるような構成であれば、上述した処理を適用することができる。