主表面に導電領域を有する半導体基板と、前記半導体基板の主表面上に形成され、かつ開口部を有する絶縁層と、前記導電領域に電気的に接続され、かつ前記開口部の側壁および底壁に沿い、かつ互いに間隔をあけて配置された複数の結晶粒を表面に有するキャパシタの下部電極と、前記下部電極上を覆い、かつ前記下部電極の表面の前記結晶粒の間隔の1/2未満の膜厚を有するキャパシタ誘電体層とを備えた、キャパシタを有する半導体装置。前記下部電極と前記開口部の側壁との間に、前記キャパシタ誘電体層を介して前記下部電極と対向するように形成された前記キャパシタの上部電極をさらに備えた、請求項1に記載のキャパシタを有する半導体装置。前記絶縁層は、下層のシリコン酸化膜と上層のシリコン窒化膜とを有し、前記上部電極は前記下部電極と前記シリコン酸化膜の側壁との間に形成されており、前記下部電極と前記シリコン窒化膜の側壁とは接している、請求項2に記載のキャパシタを有する半導体装置。半導体基板の主表面に導電領域を形成する工程と、前記半導体基板の主表面上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜上に、不純物を含む第1のシリコン酸化膜を形成する工程と、前記第1のシリコン酸化膜上に、実質的に不純物を含まない前記第2のシリコン酸化膜を形成する工程と、前記シリコン窒化膜と前記第1および第2のシリコン酸化膜とに開口部を形成する工程と、前記導電領域に電気的に接続され、かつ前記開口部の側壁および底壁に沿うキャパシタの下部電極を形成する工程と、フッ酸水溶液によるエッチングを施す工程と、前記エッチング後に前記下部電極を覆うようにキャパシタ誘電体層を形成する工程とを備えた、キャパシタを有する半導体装置の製造方法。表面の複数の結晶粒が互いに間隔をあけて位置するように前記下部電極に粗面処理が施され、前記キャパシタ誘電体層形成後の前記下部電極表面の前記結晶粒の粒径は、前記粗面処理が施された直後の前記下部電極表面の前記結晶粒の粒径以下であり、かつ前記下部電極表面の前記結晶粒が前記下部電極から剥がれる粒径よりも大きい、請求項4に記載のキャパシタを有する半導体装置の製造方法。前記第1のシリコン酸化膜は、有機系材料を原料としてリンおよびボロンを含むように形成され、前記第2のシリコン酸化膜は、有機系材料を原料として実質的に不純物を含まないように形成される、請求項4または5に記載のキャパシタを有する半導体装置の製造方法。半導体基板の主表面に導電領域を形成する工程と、前記半導体基板の主表面上に、開口部を有する絶縁層を形成する工程と、前記導電領域に電気的に接続され、かつ前記開口部の側壁および底壁に沿うように前記絶縁層上に導電層を形成する工程と、前記開口部内のみにマスク層を形成する工程と、等方性エッチングを施して前記導電層の前記マスク層から露出した部分を除去することで、前記開口部側壁に沿う部分の上端部が前記絶縁層の上面よりも下方に位置するキャパシタの下部電極を前記導電層から形成する工程とを備えた、キャパシタを有する半導体装置の製造方法。半導体基板の主表面に導電領域を形成する工程と、前記半導体基板の主表面上に、開口部を有する絶縁層を形成する工程と、前記導電領域に電気的に接続され、かつ前記開口部の側壁および底壁に沿うキャパシタの下部電極を形成する工程と、リンを加えたフッ酸水溶液を用いて前記下部電極にエッチングを施す工程とを備えた、キャパシタを有する半導体装置の製造方法。半導体基板の主表面に導電領域を形成する工程と、前記半導体基板の主表面上に、開口部を有する絶縁層を形成する工程と、前記導電領域に電気的に接続され、かつ前記開口部の側壁および底壁に沿い、かつ複数の結晶粒を表面に有するキャパシタの下部電極を形成する工程と、前記下部電極の表面の複数の結晶粒の間隔を制御するためのエッチングを施す工程と、前記下部電極上を覆い、かつ前記下部電極の表面の結晶粒の間隔の1/2未満の膜厚を有するキャパシタ誘電体層を形成する工程とを備えた、キャパシタを有する半導体装置の製造方法。前記下部電極は複数の孔を有するように形成され、前記複数の孔を通じて前記絶縁層の側壁をエッチングすることにより、前記下部電極と前記絶縁層の側壁との間に隙間を形成する工程と、前記キャパシタ誘電体層を介在して前記下部電極と対向するようにキャパシタの上部電極を前記隙間内に形成する工程とをさらに備えた、請求項9に記載のキャパシタを有する半導体装置の製造方法。前記絶縁層を形成する工程は、シリコン酸化膜を形成する工程と、前記シリコン酸化膜上にシリコン窒化膜を形成する工程とを有し、前記隙間は、前記下部電極と前記シリコン酸化膜の側壁との間に形成される、請求項10に記載のキャパシタを有する半導体装置の製造方法。従来のキャパシタを有する半導体装置には、信頼性が低いという問題点があった。以下、そのことについて詳細に説明する。1上述したように粗面化処理されたストレージノード101は、図29に示すようにドープトポリシリコンよりなる下地層101a上にシリコンの結晶粒101bが成長した構成を有している。この状態で、従来例では、自然酸化膜除去のためにBHFによるエッチングが施される。しかし、このBHFはフッ酸とフッ化アンモニウムの混合液を含んでおり、このフッ化アンモニウムによってシリコンがエッチングされる。このため、図29において結晶粒101bが下地層101aから容易に剥がれ、その剥がれた結晶粒101bが図30に示すようにBPTEOS膜104a上面に付着するおそれがある。この場合、再付着した結晶粒101bにより、隣り合うストレージノード101同士がショートされる可能性があるため、半導体装置の信頼性が低くなる。2また従来、図27と図28との工程におけるエッチバックは異方性エッチングにより行なわれていた。この異方性エッチングでは、エッチングの異方性によりパターンの側壁に沿って残渣が生じる。このため、エッチバック後には、図31に示すようにストレージノード101の上端部は側壁に沿った鋭利な先端部101cとなる。この後、自然酸化膜除去のためにBHFによるエッチングを行なうと、図32および図33に示すようにBPTEOS膜104の上面が除去されて、先端部101cがBPTEOS膜104上面から突出する。このように突出した先端部101cは、後工程の洗浄時の振動などで容易に折れて剥がれる。剥がれた先端部101cは、BPTEOS膜104上面に付着するおそれがある。この場合、上記1と同様、ストレージノード101間のショートが生じ、半導体装置の信頼性が低下する。3また、自然酸化膜除去にBHFのかわりにフッ酸水溶液HFH2Oを用いることも考えられる。しかし、この場合、導電性付与のためにストレージノード101中に含まれていたPリンが図34に示すようにストレージノード101表面からリン酸PO3となってフッ酸水溶液中に溶出する。これによりストレージノード101の導電性が低下するため、キャパシタ容量の低下が生じ、半導体装置の信頼性が低下する。4また、図35に示すようにストレージノード101表面の結晶粒101b同士の間隔が狭い場合、この結晶粒101b間にセルプレート103が十分に入り切らない。このため、ストレージノード101とセルプレート103との対向面積が減少してキャパシタ容量の低下が生じ、半導体装置の信頼性が低下する。それゆえ本発明の目的は、信頼性の高い半導体装置およびその製造方法を提供することである。本発明の一の局面に従うキャパシタを有する半導体装置は、半導体基板と、シリコン窒化膜と、第1のシリコン酸化膜と、第2のシリコン酸化膜と、キャパシタの下部電極とを備えている。半導体基板は主表面に導電領域を有している。シリコン窒化膜は、半導体基板の主表面上に形成されている。第1のシリコン酸化膜は、シリコン窒化膜上に形成されており、不純物を含んでいる。第2のシリコン酸化膜は、第1のシリコン酸化膜上に形成され、かつ実質的に不純物を含まないように形成されている。シリコン窒化膜と第1および第2のシリコン酸化膜とには開口部が形成されている。キャパシタの下部電極は、導電領域に電気的に接続され、かつ開口部の側壁および底壁に沿って形成されている。本発明の一の局面に従うキャパシタを有する半導体装置では、第1のシリコン酸化膜上に形成された第2のシリコン酸化膜は、第1のシリコン酸化膜とは異なり、リンやボロンなどの不純物を実質的に含んでいない。このため、第2のシリコン酸化膜は第1のシリコン酸化膜よりもフッ酸水溶液にエッチングされにくく、エッチングストッパの役割をなす。このため、下部電極表面の自然酸化膜の除去にフッ酸水溶液を用いることができる。このフッ酸によるエッチングでは、フッ化アンモニウムを含むバッファフッ酸によるエッチングよりもシリコンがエッチングされにくい。よって、下部電極のシリコン結晶粒がシリコンの下地層から剥がれることを防止でき、下地電極間のショートを防止できるため、半導体装置の信頼性が向上する。上記局面において好ましくは、下部電極の上端部は、第2のシリコン酸化膜の上面より下側に位置している。これにより、第2のシリコン酸化膜の上面から突出した下部電極の上端部が折れることによる下部電極間のショートが防止され、半導体装置の信頼性が向上する。上記局面において好ましくは、下部電極はシリコンを含む材質よりなっている。下部電極には導電性を与える不純物がシリコンの固溶限度の不純物濃度で導入されている。これにより、下部電極は高い導電性を有するため、大きなキャパシタ容量を確保でき、半導体装置の信頼性がより向上する。上記局面において好ましくは、第1のシリコン酸化膜は、有機系材料を原料としてリンおよびボロンを含むように形成されており、第2のシリコン酸化膜は、有機系材料を原料として実質的に不純物を含まないように形成されている。これにより、第2のシリコン酸化膜を第1のシリコン酸化膜よりもフッ酸水溶液にエッチングされにくくすることができる。本発明の他の局面に従うキャパシタを有する半導体装置は、半導体基板と、絶縁層と、キャパシタの下部電極と、キャパシタ誘電体層とを備えている。半導体基板は、主表面に導電領域を有している。絶縁層は、半導体基板の主表面上に形成され、かつ開口部を有している。キャパシタの下部電極は、導電領域に電気的に接続され、かつ開口部の側壁および底壁に沿い、かつ互いに間隔をあけて配置された複数の結晶粒を表面に有している。キャパシタ誘電体層は、下部電極上を覆い、かつ下部電極の表面の結晶粒の間隔の1/2未満の膜厚を有している。本発明の他の局面に従うキャパシタを有する半導体装置では、キャパシタ誘電体層が、下部電極表面の結晶粒の間隔の1/2未満の膜厚を有するため、この結晶粒間を完全に埋込むことはない。このため、下部電極の結晶粒間に上部電極が入り込むことができ、下部電極と上部電極との対向面積が大きくなるため、大きいキャパシタ容量が確保でき、半導体装置の信頼性が向上する。上記局面において好ましくは、下部電極と開口部の側壁との間に、キャパシタ誘電体層を介して下部電極と対向するように形成されたキャパシタの上部電極がさらに備えられている。これにより、下部電極の絶縁層側表面およびその反対側表面の双方において上部電極と対向させることができるため、キャパシタ容量を増大でき、半導体装置の信頼性がより向上する。上記局面において好ましくは、絶縁層は、下層のシリコン酸化膜と上層のシリコン窒化膜とを有している。上部電極は下部電極とシリコン酸化膜の側壁との間に形成されており、下部電極とシリコン窒化膜の側壁とは接している。このシリコン窒化膜が下部電極上端部と密着しているため、下部電極の開口部側壁に沿う部分が製造工程時に倒れることを防止することができる。本発明の一の局面に従うキャパシタを有する半導体装置の製造方法は以下の工程を備えている。まず半導体基板の主表面に導電領域が形成される。そして半導体基板の主表面上に、シリコン窒化膜が形成される。そしてシリコン窒化膜上に、不純物を含む第1のシリコン酸化膜が形成される。そして第1のシリコン酸化膜上に、実質的に不純物を含まない第2のシリコン酸化膜が形成される。そしてシリコン窒化膜と第1および第2のシリコン酸化膜とに開口部が形成される。そして導電領域に電気的に接続され、かつ開口部の側壁および底壁に沿うキャパシタの下部電極が形成される。そしてフッ酸水溶液によるエッチングが施される。そしてエッチング後に下部電極を覆うようにキャパシタ誘電体層が形成される。本発明の一の局面に従うキャパシタを有する半導体装置の製造方法では、第1のシリコン酸化膜上に形成された第2のシリコン酸化膜は、第1のシリコン酸化膜とは異なり、リンやボロンなどの不純物を実質的に含んでいない。このため、第2のシリコン酸化膜は、第1のシリコン酸化膜よりもフッ酸水溶液にエッチングされにくくエッチングストッパの役割をなす。よって、下部電極表面の自然酸化膜除去にフッ酸水溶液を用いることができる。このフッ酸によるエッチングでは、フッ化アンモニウムを含むバッファフッ酸によるエッチングよりもシリコンがエッチングされにくい。よって、下部電極のシリコン結晶粒がシリコンの下地層から剥がれることを防止でき、下部電極間のショートを防止できるため、半導体装置の信頼性が向上する。上記局面において好ましくは、表面の複数の結晶粒が互いに間隔をあけて位置するように下部電極には粗面処理が施される。キャパシタ誘電体層形成後の下部電極表面の結晶粒の粒径は、粗面処理が施された直後の下部電極表面の結晶粒の粒径以下であり、かつ下部電極表面の結晶粒が下部電極から剥がれる粒径よりも大きい。これにより、下部電極表面の結晶粒の剥がれを防止でき、下部電極間のショートを防止できる。なお、本願において下部電極の結晶粒が下部電極から剥がれる粒径とは、粗面処理が施された直後の下部電極表面の結晶粒の粒径の1000分の1未満の粒径のことである。本発明の他の局面に従うキャパシタを有する半導体装置の製造方法は、以下の工程を備えている。まず、半導体基板の主表面に導電領域が形成される。そして半導体基板の主表面上に、開口部を有する絶縁層が形成される。そして導電領域に電気的に接続され、かつ開口部の側壁および底壁に沿うように絶縁層上に導電層が形成される。そして開口部内のみにマスク層が形成される。そして等方性エッチングを施して導電層のマスク層から露出した部分を除去することで、開口部側壁に沿う部分の上端部が絶縁層の上面よりも下方に位置するキャパシタの下部電極が導電層から形成される。本発明の他の局面に従うキャパシタを有する半導体装置の製造方法では、上端面が絶縁層の上面よりも下方に位置するようキャパシタが形成される。このため、絶縁層の上面から突出した下部電極の上端部が折れることによる下部電極間のショートを防止でき、半導体装置の信頼性が向上する。本発明の他の局面に従うキャパシタを有する半導体装置の製造方法は、以下の工程を備えている。まず半導体基板の主表面に導電領域が形成される。そして半導体基板の主表面上に、開口部を有する絶縁層が形成される。そして導電領域に電気的に接続され、かつ開口部の側壁および底壁に沿うキャパシタの下部電極が形成される。そしてリンを加えたフッ酸水溶液を用いて下部電極にエッチングが施される。本発明の他の局面に従うキャパシタを有する半導体装置の製造方法では、リンを加えて飽和させたフッ酸水溶液を用いることで、フッ酸水溶液中の水と下部電極中のリンとの反応が防止される。このため、下部電極中からリンが溶出することが防止され、キャパシタの導電性を良好に維持できるため、大きなキャパシタ容量を確保でき、半導体装置の信頼性が向上する。本発明の他の局面に従うキャパシタを有する半導体装置の製造方法は以下の工程を備えている。まず半導体基板の主表面に導電領域が形成される。そして半導体基板の主表面上に、開口部を有する絶縁層が形成される。そして導電領域に電気的に接続され、かつ開口部の側壁および底壁に沿い、かつ複数の結晶粒を表面に有するキャパシタの下部電極が形成される。そして下部電極の表面の複数の結晶粒の間隔を制御するためのエッチングが施される。そして下部電極上を覆い、かつ下部電極の表面の結晶粒の間隔の1/2未満の膜厚を有するキャパシタ誘電体層が形成される。本発明の他の局面に従うキャパシタを有する半導体装置の製造方法では、キャパシタ誘電体層が、下部電極表面の結晶粒の間隔の1/2未満の膜厚を有するため、この結晶粒間を完全に埋込むことはない。このため、下部電極の結晶粒間に上部電極が入り込むことができ、下部電極と上部電極との対向面積が大きくなるため、大きいキャパシタ容量を確保でき、半導体装置の信頼性が向上する。上記局面において好ましくは、下部電極は複数の孔を有するように形成される。複数の孔を通じて絶縁層の側壁をエッチングすることにより、下部電極と絶縁層の側壁との間に隙間が形成される。その隙間内においてキャパシタ誘電体層を介在して下部電極と対向するようにキャパシタの上部電極が形成される。これにより、下部電極の絶縁層側表面およびその反対側表面の双方にて上部電極と対向させることができるため、キャパシタ容量を増大でき、半導体装置の信頼性がより向上する。上記局面において好ましくは、絶縁層を形成する工程は、シリコン酸化膜を形成する工程と、シリコン酸化膜上にシリコン窒化膜を形成する工程とを有している。隙間は、下部電極とシリコン酸化膜の側壁との間に形成される。このシリコン窒化膜が下部電極上端部と密着しているため、製造工程時に下部電極の開口部側壁に沿う部分が倒れることを防止することができる。本発明の一の局面に従うキャパシタを有する半導体装置では、第1のシリコン酸化膜上に形成された第2のシリコン酸化膜は、第1のシリコン酸化膜とは異なり、リンやボロンなどの不純物を実質的に含んでいない。このため、第2のシリコン酸化膜は、第1のシリコン酸化膜よりもフッ酸水溶液にエッチングされにくく、エッチングストッパの役割をなす。このため、下部電極表面の自然酸化膜の除去にフッ酸水溶液を用いることができる。このフッ酸によるエッチングでは、フッ化アンモニウムを含むバッファフッ酸によるエッチングよりもシリコンがエッチングされにくい。よって、下部電極のシリコン結晶粒がシリコンの下地層から剥がれることを防止でき、下地電極間のショートを防止できるため、半導体装置の信頼性が向上する。上記局面において好ましくは、下部電極の上端部は、第2のシリコン酸化膜の上面より下側に位置している。これにより、第2のシリコン酸化膜の上面から突出した下部電極の上端部が折れることによる下部電極間のショートが防止され、半導体装置の信頼性が向上する。上記局面において好ましくは、下部電極はシリコンを含む材質よりなっている。下部電極には導電性を与える不純物がシリコンの固溶限度の不純物濃度で導入されている。これにより、下部電極は高い導電性を有するため、大きなキャパシタ容量を確保でき、半導体装置の信頼性がより向上する。上記局面において好ましくは、第1のシリコン酸化膜は、有機系材料を原料としてリンおよびボロンを含むように形成されており、第2のシリコン酸化膜は、有機系材料を原料として実質的に不純物を含まないように形成されている。これにより、第2のシリコン酸化膜を第1のシリコン酸化膜よりもフッ酸水溶液にエッチングされにくくすることができる。本発明の他の局面に従うキャパシタを有する半導体装置では、キャパシタ誘電体層が、下部電極表面の結晶粒の間隔の1/2未満の膜厚を有するため、この結晶粒間を完全に埋込むことはない。このため、下部電極の結晶粒間に上部電極が入り込むことができ、下部電極と上部電極との対向面積が大きくなるため、大きいキャパシタ容量が確保でき、半導体装置の信頼性が向上する。上記局面において好ましくは、下部電極と開口部の側壁との間に、キャパシタ誘電体層を介して下部電極と対向するように形成されたキャパシタの上部電極がさらに備えられている。これにより、下部電極の絶縁層側表面およびその反対側表面の双方において上部電極と対向させることができるため、キャパシタ容量を増大でき、半導体装置の信頼性がより向上する。上記局面において好ましくは、絶縁層は、下層のシリコン酸化膜と上層のシリコン窒化膜とを有している。上部電極は下部電極とシリコン酸化膜の側壁との間に形成されており、下部電極とシリコン窒化膜の側壁とは接している。このシリコン窒化膜が下部電極上端部と密着しているため、製造工程時に下部電極の開口部側壁に沿う部分が倒れることを防止することができる。本発明の一の局面に従うキャパシタを有する半導体装置の製造方法では、第1のシリコン酸化膜上に形成された第2のシリコン酸化膜は、第1のシリコン酸化膜とは異なり、リンやボロンなどの不純物を実質的に含んでいない。このため、第2のシリコン酸化膜は、第1のシリコン酸化膜よりもフッ酸水溶液にエッチングされにくくエッチングストッパの役割をなす。よって、下部電極表面の自然酸化膜除去にフッ酸水溶液を用いることができる。このフッ酸によるエッチングでは、フッ化アンモニウムを含むバッファフッ酸によるエッチングよりもシリコンがエッチングされにくい。よって、下部電極のシリコン結晶粒がシリコンの下地層から剥がれることを防止でき、下部電極間のショートを防止できるため、半導体装置の信頼性が向上する。上記局面において好ましくは、表面の複数の結晶粒が互いに間隔をあけて位置するように下部電極には粗面処理が施される。キャパシタ誘電体層形成後の下部電極表面の結晶粒の粒径は、粗面処理が施された直後の下部電極表面の結晶粒の粒径以下であり、かつ下部電極表面の結晶粒が下部電極から剥がれる粒径よりも大きい。これにより、下部電極表面の結晶粒の剥がれを防止でき、下部電極間のショートを防止できる。上記局面において好ましくは、第1のシリコン酸化膜は、有機系材料を原料としてリンおよびボロンを含むように形成され、第2のシリコン酸化膜は、有機系材料を原料として実質的に不純物を含まないように形成される。これにより、第2のシリコン酸化膜を第1のシリコン酸化膜よりもフッ酸水溶液にエッチングされにくくすることができる。本発明の他の局面に従うキャパシタを有する半導体装置の製造方法では、上端面が絶縁層の上面よりも下方に位置するようキャパシタが形成される。このため、絶縁層の上面から突出した下部電極の上端部が折れることによる下部電極間のショートを防止でき、半導体装置の信頼性が向上する。本発明の他の局面に従うキャパシタを有する半導体装置の製造方法では、リンを加えて飽和させたフッ酸水溶液を用いることで、フッ酸水溶液中の水と下部電極中のリンとの反応が防止される。このため、下部電極中からリンが溶出することが防止され、キャパシタの導電性を良好に維持できるため、大きなキャパシタ容量を確保でき、半導体装置の信頼性が向上する。本発明の他の局面に従うキャパシタを有する半導体装置の製造方法では、キャパシタ誘電体層が、下部電極表面の結晶粒の間隔の1/2未満の膜厚を有するため、この結晶粒間を完全に埋込むことはない。このため、下部電極の結晶粒間に上部電極が入り込むことができ、下部電極と上部電極との対向面積が大きくなるため、大きいキャパシタ容量を確保でき、半導体装置の信頼性が向上する。上記局面において好ましくは、下部電極は複数の孔を有するように形成される。複数の孔を通じて絶縁層の側壁をエッチングすることにより、下部電極と絶縁層の側壁との間に隙間が形成される。その隙間内においてキャパシタ誘電体層を介在して下部電極と対向するようにキャパシタの上部電極が形成される。これにより、下部電極の絶縁層側表面およびその反対側表面の双方にて上部電極と対向させることができるため、キャパシタ容量を増大でき、半導体装置の信頼性がより向上する。上記局面において好ましくは、絶縁層を形成する工程は、シリコン酸化膜を形成する工程と、シリコン酸化膜上にシリコン窒化膜を形成する工程とを有している。隙間は、下部電極とシリコン酸化膜の側壁との間に形成される。このシリコン窒化膜が下部電極上端部と密着しているため、製造工程時に下部電極の開口部側壁に沿う部分が倒れることを防止することができる。以下、本発明の実施の形態について図に基づいて説明する。実施の形態1図1は、本発明の実施の形態1におけるキャパシタを有する半導体装置の構成を概略的に示す断面図である。図1を参照して、トレンチ分離23により電気的に分離されたシリコン基板11の表面には、MOSトランジスタ20が形成されている。なおトレンチ分離23は、シリコン基板の表面に形成された溝内を絶縁層などで埋め込んだ構成を有している。このMOSトランジスタ20は、1対のソース/ドレイン領域12と、ゲート絶縁層13と、ゲート電極層14とを有している。1対のソース/ドレイン領域12は、LDD構造を有しており、互いに所定の距離を隔てて配置されている。ゲート電極層14は、1対のソース/ドレイン領域12に挟まれる領域上にゲート絶縁層13を介して形成されている。ゲート絶縁層13は、たとえばシリコン酸化膜よりなっている。ゲート電極層14は、たとえばドープトポリシリコン層14aとタングステンシリサイド層14bとの2層構造よりなっている。ゲート電極層14上にはシリコン窒化膜15が形成されており、その周囲はたとえばシリコン酸化膜よりなる絶縁層16により覆われている。1対のソース/ドレイン領域の一方にはパッド層17aが、他方にはビット線17bが各々に接続されている。これらのパッド層17a、ビット線17bおよびMOSトランジスタ20を覆うように表面全面に層間絶縁層18が形成されている。この層間絶縁層18に設けられた孔18aには、プラグ層19がパッド層17aと接するように埋込まれている。このプラグ層19に電気的に接続するようにキャパシタ10が形成されている。層間絶縁層18上には、シリコン窒化膜Si3N424と、有機系材料であるTEOSTetraEtyleOrthoSilicateを原料としてBボロン、Pリンを有するように形成されたシリコン酸化膜以下、BPTEOS膜と称する4と、TEOSを原料として実質的に不純物を含まないように形成されたシリコン酸化膜以下、TEOS膜と称する5とが積層されている。シリコン窒化膜24はたとえば30~50nm、BPTEOS膜4はたとえば1~2μm、TEOS膜5はたとえば100~400nmの厚みで各々形成されている。これらのシリコン窒化膜24とBPTEOS膜4とTEOS膜5とには、層間絶縁層18の上表面に達する開口部6が形成されている。キャパシタ10は、ストレージノード1と、キャパシタ誘電体層2と、セルプレート3とを有しており、そのストレージノード1は粗面構造を持つ抜き型円筒キャパシタ構造を有している。ストレージノード1は、開口部6の側壁および底壁に沿って形成され、かつ粗面を有している。このストレージノード1の粗面は、図2に示すように多結晶シリコンよりなる下地層1a上にシリコンの結晶粒1bが成長した構成を有する。キャパシタ誘電体層2はこのストレージノード1上を覆うように形成され、たとえばシリコン酸化膜とシリコン窒化膜との積層構造よりなっている。セルプレート3は、このキャパシタ誘電体層2を挟んでストレージノード1と対向するように形成され、たとえばドープトポリシリコンよりなっている。次に本実施の形態の製造方法について説明する。図3~図7は、本発明の実施の形態1におけるキャパシタを有する半導体装置の製造方法を工程順に示す概略断面図である。図3を参照して、トレンチ分離23が形成されたシリコン基板11の表面に、たとえばシリコン酸化膜よりなるゲート絶縁層13が形成される。このゲート絶縁層13上に、ドープトポリシリコン層14aとタングステンシリサイド層14bとシリコン窒化膜15とシリコン酸化膜16aとが積層して形成された後、通常の写真製版技術およびエッチング技術によりパターニングされる。これにより、ドープトポリシリコン層14a、タングステンシリサイド層14bとからゲート電極層ワード線14が形成される。この後、ゲート電極層14などをマスクとしてシリコン基板11に不純物を注入することにより、比較的低濃度の不純物領域が形成される。ゲート電極14の側壁を覆うように、たとえばシリコン酸化膜よりなるサイドウォールスペーサ状のシリコン酸化膜16bが形成される。この後、ゲート電極層14およびシリコン酸化膜16bなどをマスクとしてシリコン基板11に不純物を注入することにより、比較的高濃度の不純物領域が形成される。この比較的高濃度の不純物領域と前述の比較的低濃度の不純物領域とにより、LDD構造をなす1対のソース/ドレイン領域12が形成される。この後、1対のソース/ドレイン領域12の各々に接するようにパッド層17aおよびビット線17bが形成される。このパッド層17a、ビット線17bおよびMOSトランジスタ20を覆うように層間絶縁層18が形成される。この層間絶縁層18には、通常の写真製版技術およびエッチング技術により、パッド層17aの上面を露出する孔18aが形成される。この孔18a内を埋込むようにプラグ層19が形成される。この後、シリコン窒化膜24がたとえば30~50nmの厚みで形成され、BPTEOS膜4がたとえば1~2μmの厚みで形成され、TEOS膜5がたとえば100~400nmの厚みで形成される。図4を参照して、通常の写真製版技術およびエッチング技術たとえばドライエッチングにより、シリコン窒化膜24、BPTEOS膜4およびTEOS膜5がパターニングされ、層間絶縁層18およびプラグ層18の上面を露出するストレージノード用の開口部6が形成される。なお、シリコン窒化膜24は、BPTEOS膜4およびTEOS膜5のエッチングの際にエッチングストッパーの役割をなす。図5を参照して、表面全面にドープトアモルファスシリコン層1が形成される。この後、シアン化ガスを吹き付けることにより、ドープトアモルファスシリコン層1を結晶化させるとともに表面に粒成長を行なわしめて粗面のドープトポリシリコン層1が形成される。図6を参照して、開口部6内にフォトレジスト31が埋込まれる。この状態で、フォトレジスト31をマスクとして、TEOS膜5の上面が露出するまでエッチバックが施される。この後、フォトレジスト31がたとえばアッシングにより除去される。図7を参照して、このエッチバックにより、TEOS膜5の上面が露出し、粗面のドープトポリシリコン層よりなるストレージノード1が形成される。この後、フッ酸水溶液を用いてエッチングをすることにより、自然酸化膜が除去される。そして図1に示すようにたとえばシリコン酸化膜とシリコン窒化膜との積層構造よりなるキャパシタ誘電体層2と、たとえばドープトポリシリコン層よりなるセルプレート3とが各々CVD法により形成されて、キャパシタ10を有する半導体装置が完成する。本実施の形態では、図7に示すようにBPTEOS膜4上にTEOS膜5が形成されている。このTEOS膜5はBPTEOS膜4よりもフッ酸にエッチングされにくい材質である。このため、フッ酸水溶液を用いてストレージノード1の自然酸化膜をエッチングする場合でも、TEOS膜5の上面がエッチングにより大幅に後退することは防止できる。またフッ酸はBHFのようにフッ化アンモニウムを含んでいないためシリコンをほとんどエッチングしない。このため、フッ酸水溶液によるエッチングでは、ストレージノード1表面の結晶粒が下地のシリコン層から剥がれることが防止される。よって、ストレージノード1間のショートが防止されて信頼性の高い半導体装置を得ることができる。なお、この自然酸化膜除去のためのフッ酸水溶液によるエッチングでは、ストレージノード1のシリコンはほとんどエッチングされない。このため、図1、図2に示すキャパシタ誘電体層2形成後のストレージノード1表面の結晶粒の大きさ粒径Aは、図5に示す粗面化処理直後のストレージノード1表面の結晶粒の大きさと実質的に同じかそれよりも少し小さい程度であり、その結晶粒が下地のシリコン層から剥がれない程度の粒径にすることができる。ここで、ストレージノード1表面の結晶粒が下地のシリコン層から剥がれない程度の粒径とは、粗面化処理直後のストレージノード1表面の結晶粒の粒径の1000分の1以上である。つまり、粗面化処理直後のストレージノード1表面の結晶粒の粒径をdとすると、キャパシタ誘電体層2形成後のストレージノード1表面の結晶粒の粒径Aは、d≧A≧d/1000を満たす。実施の形態2図8は本発明の実施の形態2におけるキャパシタを有する半導体装置の構成を概略的に示す断面図であり、図9は図8のストレージノードの上端部付近を拡大して示す図である。図8および図9を参照して、本実施の形態では、図1に示す実施の形態1の構成と比較して、ストレージノード1の上端部がTEOS膜5の上面よりも図中下側へ後退している点において異なる。なお、これ以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。次に本実施の形態の製造方法について説明する。図10は、本発明の実施の形態2におけるキャパシタを有する半導体装置の製造方法を示す概略断面図である。本実施の形態の製造方法は、まず図3~図6に示す実施の形態1と同様の工程を経る。そして図6を参照して、フォトレジスト31を開口部6に埋込んだ状態で、等方性エッチングが表面全面に施される。この等方性エッチングとしては、たとえばNH4OHなどのウエットエッチングが用いられる。図10を参照して、この等方性エッチングでは、エッチングが等方的に行なわれるため、パターンの側壁などに残渣が生じることは防止される。これにより、BPTEOS膜4およびTEOS膜5の側壁にストレージノード1の鋭利な先端部が残存することはない。またこれにより、ストレージノード1の上端はTEOS膜5の上面よりも図中下側へ後退した形状となる。この後、フォトレジスト31が除去され、さらに実施の形態1と同様の後工程を経て、図8および図9に示す本実施の形態のキャパシタ10を有する半導体装置が完成する。本実施の形態では、図10に示すようにストレージノード1形成のためのエッチングが等方性により行なわれる。このため、BPTEOS膜4およびTEOS膜5の側壁に図32および図33に示すような鋭利な先端部101が生ずることはない。したがって、このような鋭利な先端部101が折れることによってストレージノード1同士がショートされることはなく、信頼性の高い半導体装置を得ることができる。実施の形態3本実施の形態のキャパシタを有する半導体装置の構成は、図8および図9に示す実施の形態2の構成と比較して、ストレージノード1中の不純物濃度において異なる。つまり本実施の形態では、ストレージノード1中には、シリコンの固溶限度の濃度1×1021cm3程度で、たとえばリンが導入されている。なお、ストレージノード1中に含まれる不純物はリンに限られず、As砒素、Bボロンが固溶限度の不純物濃度で導入されていてもよい。なお、これ以外の構成については、上述した実施の形態2の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。次に本実施の形態の製造方法について説明する。図11は、本発明の実施の形態3におけるキャパシタを有する半導体装置の製造方法を示すストレージノード部分の概略断面図である。本実施の形態の製造方法は、まず図3~図6に示す実施の形態1と同様の工程を経た後、図10に示す実施の形態2と同様の工程を経る。これにより、粗面のドープトポリシリコンよりなるストレージノード1が形成される。この状態からフォトレジスト31が除去された後、図11に示すようにフッ酸水溶液にリンを加えた溶液HFH2OPを用いたエッチングにより自然酸化膜が除去される。この溶液中では、予めリンが飽和するように加えられており、そのリンが水溶液中の水分と反応してリン酸PO3を予め形成している。つまり、溶液中の水分が既にリンと反応しているため、この溶液を用いてもストレージノード1中のリンがリン酸として溶液中へ溶出することは防止される。この後、実施の形態2と同様の後工程を経ることにより、図8および図9に示す本実施の形態のキャパシタ10を有する半導体装置が完成する。本実施の形態では、上述したように、フッ酸水溶液に予めリンが加えられた溶液を用いて、自然酸化膜除去のためのエッチングが行なわれる。このため、ストレージノード1中のリンがリン酸となって溶液中に溶出することは防止され、ストレージノード1においてリンをシリコンの固溶限度の不純物濃度で維持することができる。これにより、ストレージノード1は高い導電性を有するため、大きなキャパシタ容量を確保することができ、信頼性の高い半導体装置を得ることができる。実施の形態4図12は本発明の実施の形態4におけるキャパシタを有する半導体装置の構成を概略的に示す断面図であり、図13は図12のストレージノードの上端部を拡大して示す図である。図12および図13を参照して、本実施の形態の構成は、図8および図9に示す実施の形態2または3の構成と比較して、ストレージノード1表面の結晶粒の間隔とキャパシタ誘電体層2の膜厚とについて異なる。つまり本実施の形態では、図13に示すストレージノード1表面の結晶粒1bの間隔Bとキャパシタ誘電体層2の膜厚Cとの関係は、B>2×Cを満たす。これにより、表面の結晶粒1bの間にセルプレート3が入り込み、この部分においてもストレージノード1とセルプレート3とが対向する。なお、これ以外の構成については、上述した実施の形態2または3の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。次に本実施の形態の製造方法について説明する。本実施の形態の製造方法は、図3~図6に示す実施の形態1と同様の工程を経た後、図10に示す実施の形態2と同様の工程を経る。これにより、粗面のドープトポリシリコンよりなるストレージノード1が形成される。この状態からフォトレジスト31が除去された後、BHFによってストレージノード1をエッチングすることにより、ストレージノード1表面の結晶粒1bの間隔が制御される。その後、フッ酸水溶液またはリンを含むフッ酸水溶液により自然酸化膜が除去された後、図12および図13に示すようにストレージノード1の表面を覆うようにキャパシタ誘電体層2がCVD法により形成される。このキャパシタ誘電体層2の膜厚Cは、ストレージノード1表面の結晶粒1bの間隔Bとの間で、B>2×Cの関係を満たす膜厚とされる。この後、ドープトポリシリコンよりなるセルプレート3がCVD法により形成されて本実施の形態のキャパシタ10を有する半導体装置が完成する。本実施の形態では、キャパシタ誘電体層2が、ストレージノード1表面の結晶粒1bの間隔Bの1/2未満の膜厚を有するため、この結晶粒1b間を完全に埋込むことはない。このため、結晶粒1b間にセルプレート3が入り込むことができ、ストレージノード1とセルプレート3との対向面積を大きくすることができる。これにより、大きいキャパシタ容量を確保できるため、信頼性の高い半導体装置を得ることができる。実施の形態5図14は本発明の実施の形態5におけるキャパシタを有する半導体装置の構成を概略的に示す断面図であり、図15は図14のストレージノード部分を拡大して示す図である。図14および図15を参照して、本実施の形態の構成は、図12および図13に示す実施の形態4の構成と比較して、ストレージノード1に孔が形成されている点、BPTEOS膜4上にシリコン窒化膜21が形成されている点、およびストレージノード1とBPTEOS膜4の側面との間にキャパシタ誘電体層2およびセルプレート3が位置している点において異なる。つまり、本実施の形態の構成では、ストレージノード1は、孔を有しながらも、それぞれ図示しない領域で下地層1aまたは結晶粒1bが互いに接続されてストレージノード1を構成している。この結晶粒1bの間隔Bとキャパシタ誘電体層2の膜厚Cとの関係は、B>2×Cを満たしている。これにより、結晶粒1bの間にはセルプレート3も位置している。またストレージノード1とBPTEOS膜4との間には間隔があいており、その間の領域にも、キャパシタ誘電体層2を介在してストレージノード1と対向するようにセルプレート3が形成されている。ストレージノード1の上端部はシリコン窒化膜21の側面に接している。またBPTEOS膜4上に形成されたシリコン窒化膜21の膜厚は、たとえば100~400nmである。なお、これ以外の構成については、上述した実施の形態4の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。次に、本実施の形態の製造方法について説明する。図16~図22は、本発明の実施の形態5におけるキャパシタを有する半導体装置の製造方法を工程順に示す概略断面図である。まず図16を参照して、実施の形態1と同様、MOSトランジスタ20、パッド層17a、ビット線17bなどを覆うように層間絶縁層18が形成され、さらにプラグ層19が形成される。この後、シリコン窒化膜24が30~50nmの厚みで形成され、シリコン窒化膜24上にBPTEOS膜4が1~2μmの厚みで形成され、BPTEOS膜4上にシリコン窒化膜21が100~400nmの厚みで形成される。図17を参照して、通常の写真整版技術およびエッチング技術により、シリコン窒化膜24、BPTEOS膜4およびシリコン窒化膜21がパターニングされて、ストレージノード用の開口部6が形成される。図18を参照して、ドープトアモルファスシリコン層1が表面全面に形成される。この後、シアン化ガスを吹き付けることによりドープトアモルファスシリコン層1が多結晶化するとともに、結晶粒が成長して粗面化されたドープトポリシリコン層1が形成される。図19を参照して、開口部6にフォトレジスト31が埋込まれる。この状態で、フォトレジスト31をマスクとしてシリコン窒化膜21の上面が露出するまでエッチバックが施される。この後、フォトレジスト31が、たとえばアッシングにより除去される。図20を参照して、上記のエッチバックにより、ドープトポリシリコン層1が開口部6内にのみ残されてストレージノード1が形成される。この後、BHFによってストレージノード1がエッチングされる。図21を参照して、これにより、ストレージノード1表面の結晶粒1bの間隔が制御される。なお、ストレージノード1には、粗面化処理が施された時点から孔が存在しているが、このBHFのエッチングによってその孔の径は拡大する。この後、フッ酸水溶液またはリンを含むフッ酸水溶液によるエッチングが施される。図22を参照して、このエッチングにより、自然酸化膜が除去されるとともに、ストレージノード1の孔からエッチング液が浸透し、BPTEOS膜4の側壁も100~200nmの膜厚分だけ除去される。これにより、ストレージノード1とBPTEOS膜4の側壁との間に隙間が生じる。この際、ストレージノード1の上端部はシリコン窒化膜21の側壁と密着しているため、ストレージノード1の円筒部が倒れることが防止される。この後、図14および図15に示すようにキャパシタ誘電体層2が形成される。このキャパシタ誘電体層2は、その膜厚Cとストレージノード1表面の結晶粒1bの間隔Bとの関係がB>2×Cとなるように形成される。このキャパシタ誘電体層2を介してストレージノード1の円筒部内周面および外周面の双方と対向するようにドープトポリシリコンよりなるセルプレート3が形成されて、本実施の形態のキャパシタ10を有する半導体装置が完成する。本実施の形態では、図14および図15に示すようにセルプレート3がストレージノード1の円筒部の内周面および外周面の双方と対向している。このため、大きなキャパシタ容量を確保することができ、信頼性の高い半導体装置を得ることができる。またBPTEOS膜4上に形成されたシリコン窒化膜21は、フッ酸水溶液によってエッチングされにくい材質である。このため、図22に示すようにBPTEOS膜4の側壁をエッチングした際にも、シリコン窒化膜21の側壁はストレージノード1の上端部と密着している。このため、ストレージノード1の円筒部分の倒れを防止することができる。また、フッ酸水溶液によってシリコン窒化膜21の上面が大幅にエッチング除去されることも防止できる。なお、上記実施の形態1~5においては、有機系材料を原料としてリンおよびボロンを含むように形成された第1のシリコン酸化膜4はBPTEOS膜として説明したが、これ以外の材質であってもよい。また有機系材料を原料として実質的に不純物を含まないように形成された第2のシリコン酸化膜5はTEOS膜として説明したが、これ以外の材質であってもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。