遅延素子を用いた複数の発振回路を有する検出回路と、前記検出回路に接続され、前記発振回路の発振数を一定の期間カウントするカウンタ回路と、前記カウンタ回路に接続され、前記カウンタ回路を制御する制御信号を出力する制御回路と、前記制御回路に接続され、前記制御信号の基準となるタイマ信号を前記制御回路に対して出力するタイマ回路と、前記カウンタ回路に接続され、前記カウンタ回路のカウント結果を演算する演算回路と、を有し、前記検出回路は第1発振回路を有し、前記タイマ回路は前記カウンタ回路が前記第1発振回路の発振数を前記一定の期間カウントした後に所定の期間をおいて前記タイマ信号を出力し、前記カウンタ回路は前記タイマ信号に基づき前記第1発振回路の発振数を前記一定の期間カウントし、前記演算回路は前記第1発振回路における複数のカウント結果を統計演算することを特徴とする半導体集積回路装置。請求項1において、前記複数の発振回路は、さらに第2発振回路を有し、前記演算回路は、前記第1発振回路および前記第2発振回路における、前記カウンタ回路のカウント結果を統計演算することを特徴とする半導体集積回路装置。請求項2において、前記カウンタ回路に接続され、前記複数回動作させた前記カウンタ回路から出力される、複数のカウント結果を保持するレジスタ回路と、を有する、ことを特徴とする半導体集積回路装置。請求項3において、前記演算回路は、前記レジスタ回路に接続され、前記複数のカウント結果を統計演算する演算回路であることを特徴とする半導体集積回路装置。請求項4において、前記演算回路は前記カウント結果により統計演算されるばらつき電圧と、前記ばらつき電圧を補償する電源電圧と、前記外部電源に対する制御信号値と、が対応付けられている情報が保持されていることを特徴とする半導体集積回路装置。請求項5において、前記演算回路は外部電源に対して電圧を可変させる信号を出力し、前記半導体集積回路装置は前記外部電源より前記可変の電圧を供給されることを特徴とする半導体集積回路装置。請求項4において、前記演算部は複数のカウント結果における互いの差分を求める差分検出回路と、前記差分に基づき、標準偏差または分散を求める二乗和計算回路と、を有することを特徴とする半導体集積回路装置。請求項2において、前記第2発振回路は前記第1発振回路の近傍に設置されていることを特徴とする半導体集積回路装置。請求項1において、前記複数の発振回路は、インバータ回路を有するリングオシレータであることを特徴とする半導体集積回路装置。請求項9において、前記第1発振回路に入力される電圧は前記リングオシレータにおける前段のインバータ回路の入力信号の入力電圧よりも高い電圧が入力されることを特徴とする半導体集積回路装置。請求項9において、前記第1発振回路に入力される電圧は前記リングオシレータにおける前段のインバータ回路の入力信号の入力電圧よりも低い電圧が入力されることを特徴とする半導体集積回路装置。しかしながら、ある時刻でのモニタ情報を基にばらつきを検出する背景技術の手法では、半導体集積回路内の場所空間的なばらつき量は検出できても、時間的に変動するばらつき量に対しては、その検出、及び、補償ができない。なぜなら、ばらつきの経時情報を検出、及び、算出する機構を備えていないからである。そして、チップ製造後におけるばらつき現象に対しても、その影響を低減しなければ半導体の微細化によって生じる問題を解決できないといえる。次に、時間的にばらつき量が変動するものの一例として、微細化プロセスでその影響が顕著となる図2に示すRTNRandomTelegraphNoiseと呼ばれる現象がある。RTNは原子レベルのわずかな構造欠陥によって、トランジスタしきい値電圧が時間的に変動する現象である。また、その時間変動はランダムな特性を持つ。従来技術では、時間的に変動するばらつきを検出できないため、そのばらつき量を正確に把握することができない。従って、集積回路の設計では、時間的に変動するばらつき量を予想し、それをマージンとして設計することになるが、この設計手法では過大なマージンを見込んだ設計となる。そのため、集積回路の消費電力の増大やコストの悪化を招くという問題が生じる。本発明はこのような問題を解決するためになされたものであり、その目的の一つは、時間で変動する半導体集積回路の特性ばらつきを検出する回路を提供することである。本発明の前記ならびにそれ以外の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、概要を説明すれば次のとおりである。すなわち、本発明は、遅延素子を用いた複数の発振回路を有する検出回路と、前記検出回路に接続され、前記発振回路の発振数を一定の期間カウントするカウンタ回路と、前記カウンタ回路に接続され、前記カウンタ回路を制御する制御信号を出力する制御回路と、前記制御回路に接続され、前記制御信号の基準となるタイマ信号を前記制御回路に対して出力するタイマ回路と、前記カウンタ回路に接続され、前記カウンタ回路のカウント結果を演算する演算回路と、を有し、前記検出回路は第1発振回路を有し、前記タイマ回路は前記カウンタ回路が前記第1発振回路の発振数を前記一定の期間カウントした後に所定の期間をおいて前記タイマ信号を出力し、前記カウンタ回路は前記タイマ信号に基づき前記第1発振回路の発振数を前記一定の期間カウントし、前記演算回路は前記第1発振回路における複数のカウント結果を統計演算することを特徴とする。本願により、時間的に変動する集積回路のばらつきを管理することが可能となる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、各実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、各実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。まず、各実施の形態の説明に先立ち、本発明のばらつき検出回路に関する構成を簡単に説明する。本実施の形態によるばらつき検出回路は、LSIの空間的または時間的ばらつき情報を検出する検出回路と、検出回路において検出されたばらつき情報に統計演算処理を施すことによりLSI全体のばらつきを計算する演算回路と、を備える構成となっている。上記構成により、空間的あるいは時間的に変動する集積回路のばらつきを把握することが可能となる。そして更に、ばらつき情報をLSI電源の制御電圧値に変換するばらつき電圧変換回路と、を備える構成としてもよい。これによって、トランジスタの特性ばらつきによるLSIの動作速度や消費電力などの特性変動を、設計時の標準状態に補償することが可能となる。ここで、LSIの空間的または時間的ばらつき情報を検出する検出回路は、より具体的には、遅延素子を用いた発振回路を備える。例えば、インバータ回路等の遅延素子を多段に接続して構成するリングオシレータ回路である。このリングオシレータ回路は、一個あるいは複数個がLSI内に配置され、発振信号を出力する。このリングオシレータ回路を構成するインバータ回路の入力端子には、入力信号の接続、遮断を制御するトランジスタと、入力端子を前段の入力信号の電圧よりも高い電圧、例えば電源電圧あるいはそれ以上の電圧に固定するトランジスタと、入力端子を前段の入力信号の電圧よりも低い電圧、例えば接地電位に固定するトランジスタとが接続される。このようにして、発振動作と入力信号の電源あるいは接地電位への固定を切り替える可能な構成となっている。なお、入力端子を前段の入力信号の電圧よりも高い電圧に固定するトランジスタは、検出対象における時間的ばらつきを増加させ、時間的ばらつきの検出を容易にする効果がある加速試験。また、入力端子を前段の入力信号の電圧よりも低い電圧に固定するトランジスタは、検出対象における時間的ばらつきを減少させ、相対的に場所的ばらつきの検出を容易にする効果がある。また、LSI全体のばらつきを計算する演算回路は、より具体的には、例えば、前記検出回路の検出結果を選択する第1選択回路と、この第1選択回路の検出結果をデジタル信号に変換するカウンタ回路と、このデジタル信号を記憶するレジスタと、このレジスタを選択する第2選択回路と、このレジスタに記憶されたデジタル信号を統計処理する統計演算回路と、検出回路と演算回路の動作時間間隔を計測するタイマ回路と、検出回路と第1および第2選択回路とカウンタ回路と統計演算回路とを制御する制御回路と、で構成されたものとなっている。上記は、1つあるいは複数の空間的または時間的なばらつきの検出結果を、カウンタ回路で計測したカウント数に変換してレジスタに格納することが可能な構成となっている。前記演算回路内の統計演算回路は、より具体的には、例えば、リングオシレータ回路の発振周波数または複数のリングオシレータの発振周波数の差分を計算し、その二乗和を演算する構成となっている。これによって、LSIのばらつきを検出することが可能となる。前記ばらつき電圧変換回路は、より具体的には、例えば、ばらつき量と制御されるLSIの電源電圧値の関係がテーブルとして格納されている構成となっている。ばらつき電圧変換回路にて得られたばらつき量に対応した電源電圧をLSIに供給することによって、トランジスタばらつきによって変動したLSIの動作速度や消費電力などの特性を、設計時の標準状態に補償できる。上述したテーブルの一例として、ばらつきによる電圧変化と、その電圧変化を補償するための最適な電源電圧と、電源IC403に対する制御信号値と、が対応付けられているテーブルが挙げられる。次にこれらの構成を含んだばらつき検出回路のより具体的な構成に関し、以下に説明する。図1は、本発明の実施の形態1によるばらつき検出回路において、その構成例を示すブロック図である。図1を説明する前に、図1に示すばらつき検出回路が適用されるLSIとそのシステム構成の一例を図4に示す。図4に示すシステム構成では、トランジスタの空間的時間的な特性ばらつきによるLSIの特性ばらつきを、そのLSIの電源電圧を制御することによって補償する。LSI401と、LSI401の外部に配置され電源電圧を生成する電源IC403とから構成される。LSI401内には、1個または複数の検出回路400とリングオシレータ回路104の検出結果から電源IC403を制御するコントローラ402が配置される。コントローラ402では、検出回路400にて検出されたばらつき情報を演算処理し、その演算処理されたばらつき情報を基にLSIの動作電圧を決定する。更に、コントローラ402では、電源IC403の制御信号を出力し、コントローラ402によって決定した動作電圧を電源IC403出力するように制御する。なお、コントローラ402で実現される機能は必ずしも同一LSI内に存在する必要はなく、外部のチップからの入出力によって代えることも出来る。図3は本発明に先立ち、発明者が検討を行った図面である。すなわち、あるLSIのトランジスタの特性ばらつきによるLSI動作速度の分布を示した図である。波形300は、LSIの空間的ばらつきによる速度分布である。波形301は、LSIの空間的ばらつきに加えて、時間的にばらつくトランジスタ特性例えば、RTNなどによる変動を考慮した速度分布である。波形301の分布は、時間で変化するばらつきを含むので、波形300の分布よりもばらつきが大きくなる。そこで、LSIの電源電圧を制御することにより、例えば波形302に示すような分布に変化させ、所望の動作速度を満足させるように、LSIの特性ばらつきを補償することができる。波形302の制御は、動作速度の低いLSIについては電源に高い電圧を供給し、動作速度の高いLSIについては低い電圧を供給した結果である。以上、トランジスタの特性ばらつき補償について、LSIの動作速度の補償を例に電圧制御を説明したが、消費電力の補償の観点から電源電圧を制御してもよい。また、電源電圧は動作速度と消費電力の補償のみに限るものではない。図1に示すばらつき検出回路は、検出回路100、演算回路101、ばらつき電圧変換回路113とから構成される。検出回路100は1つまたは複数のリングオシレータ回路104から構成される。リングオシレータ回路104は、イネーブル信号ROENにより回路の動作及び停止が制御される。リングオシレータ回路104は、動作時には自励発振し、その発信信号は演算回路101に送られる。検出回路100では、LSIの空間的または時間的なばらつきを検出する。時間的なばらつきを検出する場合は、同一のリングオシレータ回路104を時間をおいて複数回動作させて、その動作結果を利用する。空間的なばらつきを検出する場合は、LSI内に配置された複数のリングオシレータ回路104の動作結果を用いる。ここで、時間的なばらつきを検出するために複数回動作を行う時間の間隔は、LSI動作速度を適正値に補償できる観点で定めるとよい。時間的なトランジスタの特性ばらつきは、個々の時間隔が大きいためである。演算回路101は、リングオシレータ回路104の発振信号を選択する第1選択回路108と、リングオシレータ回路104の発振信号の一つである第1選択回路の出力信号の周期を計測し、デジタル信号に変換するカウンタ109と、このデジタル化された周期情報を格納する1つまたは複数のレジスタ111と、周期情報をどのレジスタ111に格納するかを選択する第2選択回路110と、周期情報を統計処理する統計演算回路112と、検出回路100および演算回路101の動作時間間隔を計測するタイマ回路106と、検出回路100と第1選択回路108および第2選択回路110と統計演算回路112とを制御する制御回路107と、から構成される。制御回路107は、制御回路107に入力されるイネーブル信号COUNTENにより動作、停止が制御される。制御回路107はイネーブル信号CONTENにより動作を開始し、タイマ回路106のイネーブル信号TENを出力する。タイマ回路106は、任意の時間を設定できるものである。タイマ回路106は、設定された時間を計測し、設定時間後に制御回路107の動作開始タイミングを規定するトリガ信号TRGを出力する。制御回路107は、タイマ回路106よりトリガ信号TRGを受けて動作を開始し、リングオシレータ回路104のイネーブル信号ROEN、第1および第2選択回路108、110の選択信号SSEL1、SSEL2、カウンタ回路109のイネーブル信号CEN、統計演算回路112のイネーブル信号STATCALCENを出力する。リングオシレータ回路104はイネーブル信号ROENにより発振動作を開始し、発振信号を第1選択回路108に送信する。第1選択回路108では、選択信号SSEL1により、発振信号を一つ選択する。カウンタ回路109は、イネーブル信号CENにより、カウント動作を開始する。選択された発振信号は、カウンタ回路109において、発振周波数がデジタル信号であるカウント数に変換される。第2選択回路110では、選択信号SSEL2によりどのレジスタ111に書き込むかを選択し、カウント数はレジスタ111に格納される。時間的に変動するばらつきを検出する際は、一つのリングオシレータ回路104を一定の時間間隔をおいて連続動作させ、リングオシレータ回路104の発振周波数の時間変動をレジスタ111に格納する。ここで、複数あるリングオシレータのうち、同じリングオシレータから検出される周波数のカウント値を時間を変化させて比較すれば、時間による変動を判別することができる。すなわち、対象のリングオシレータにおけるランダムばらつきの発生の有無が分かる。さらに、検出する時間の間隔をタイマ回路により変化させれば、ランダムばらつきの発生の有無から、どの程度の時間間隔によって発生するのか判別することができる。また、同じリングオシレータから検出される、周波数のカウント値における時間分布を計算することで、対象のリングオシレータにおけるランダムばらつきの電圧変動幅がどの程度であるか求めることが出来る。したがって、レジスタに格納する場合は、リングオシレータの配置されている場所や測定された時間が分かるように格納するとよい。ばらつきの検出からレジスタへの書き込みまでのこの一連の処理の完了後、制御回路107はタイマ回路106のイネーブル信号TENを、タイマ回路106に送信し、タイマ回路の時間カウントを再び開始する。リングオシレータ回路104の結果をレジスタ111に格納する処理は、詳細に後述するアルゴリズムに従って、1回または複数回の規定回数だけ繰り返される。LSI内の空間的なばらつきを検出する際は、複数のリングオシレータ回路104での検出結果を順番にレジスタ111に格納する。時間的なばらつきと空間的なばらつきの両方を検出する際は、両方の処理フローを組み合わせて実施する。なお、空間的なばらつきだけでなく時間的なばらつきも、その性質上、設計ルールや動作環境によってばらつく頻度が変動する。すなわち、どちらのばらつきが支配的になるか、設計時や動作時において変動することから、両方を検出する構成を備えることにより、与えられた動作環境に対して柔軟な補償を行うことが出来る。検出回路100で検出した全ての結果がレジスタ111に格納された後、イネーブル信号STATCALCENにより、統計演算回路112において動作が開始される。そして、レジスタ111に格納されたカウント数に対して統計演算がなされる。これにより、LSIの特性ばらつきを検出できる。統計演算回路112では、レジスタ111に格納された1つまたは複数のカウント数各リングオシレータ回路104での検出結果を示すの統計処理を行い、LSIのばらつきを検出する。統計演算回路112は、カウント数の標準偏差や分散などの分布の広がりを示す統計値を算出し、その結果をばらつき電圧変換回路113に送付する。ばらつき電圧変換回路113では、統計演算回路112で演算されたLSIのばらつき情報を、LSIの電源電圧情報に変換する。この電源電圧情報は、LSIのばらつきを補償するのに最適な電圧、すなわち回路の動作速度を安定させる電圧に決定される。ばらつき電圧変換回路113では、決定された電源電圧をLSI外部の電源IC403が出力するための制御信号を生成する。LSIのばらつき情報を電源IC403の制御信号に変換する具体的な方法は、例えばばらつき量と制御信号値とを対応付けたテーブルで実現してもよいが、これに限るものではない。これによって、トランジスタばらつきによって変動するLSIの動作速度や消費電力などの特性を、設計時の標準状態に補償することが可能となる。図5は、リングオシレータ回路104での時間的に変動するばらつき検出から統計演算回路112での統計解析までの処理フローを示したものである。タイマ回路106で予め規定した時間間隔毎において、ある一つのリングオシレータ回路104の発振周波数を規定回数計測する。この回数は統計処理の結果を得るために、ばらつきが傾向として表れる程度の回数で定めると良い。具体的には、概ね数十回から数百回程度である場合が多いが、この限りではない。次に、リングオシレータ回路104ここでは1番目のリングオシレータ回路を選択し、その回路での計測を例とするの発振周波数をカウント数に変換した結果をレジスタ111に格納する。そして、上述した規定回数に達したかどうかを判断し、達していなければタイマ回路106で計測した時間後、すなわち規定の間隔で待機し、始めのリングオシレータ回路104でのばらつき検出処理に戻る。一方、規定した回数に達した場合は、統計演算回路112での統計処理および解析に移行し、LSIのばらつきを検出する。図6は、リングオシレータ回路104の回路図の一例である。リングオシレータ回路104は、NAND回路500と複数段のインバータ回路501とから構成される。NAND回路500は、イネーブル信号ROENによりリングオシレータ回路104の動作と停止を切り替えるために挿入されている。リングオシレータ回路104の発振信号出力は信号ROUTとして出力される。ROENをHighにすると回路動作し、Lowで停止する。インバータ回路501には、制御信号ACCが接続される。制御信号ACCは、インバータ回路501の入力を前段の出力に接続するか、または、入力を固定電位に接続するかを選択する信号である。すなわち、前段の出力に接続すれば検出動作を行うことができ、入力を任意の固定電位にすればばらつきの発生頻度を変動させることが出来る。図7は、図6に示すインバータ回路501の詳細回路の一例である。インバータ回路501は、インバータ回路603と、入力信号INの接続、遮断を制御するトランジスタ601と、入力端子を電源電圧あるいはそれ以上の第3の電圧に固定するトランジスタ602と、から構成される。この第3の電圧を電源に直結し、第3の電圧を電源電圧としてもよい。また、トランジスタ601を制御する信号ACCとインバータ回路604によってその反転信号が生成される。なお、トランジスタ601は素子のサイズを大きくすることで時間的ばらつきに対する影響を低減することができる。制御信号ACCをHighにすると入力信号INはインバータ回路603に接続される。制御信号ACCをLowにすると入力信号INはインバータ回路603とは切断される。その際、トランジスタ602によってインバータ回路603の入力信号は、電源電圧あるいはそれ以上の電圧に固定される。その理由として、時間変動するばらつきの発生頻度はトランジスタに印加される電圧に依存することが知られていることが挙げられる。したがって、インバータ回路603の入力信号を電源電圧あるいはそれ以上の電圧に固定すると、時間的に変動するばらつき現象の発生頻度を高めることが可能である。図6および図7では、ROENとACCを分離しているが、接続してもよい。その場合は、リングオシレータ回路104を停止させている場合は、常にインバータ回路501の入力は第3の電圧に固定されることになり、時間的に変動するばらつき現象の発生頻度が高い状態を維持する効果がある。図8は、図6に示すインバータ回路501の別の構成の一例である。インバータ回路501は、インバータ回路803と、入力信号INの接続、遮断を制御するトランジスタ800と、入力端子を電源電圧あるいはそれ以上の第3の電圧に固定するトランジスタ801と、入力端子を接地電位に固定するトランジスタ802と、トランジスタ800、801、802を制御する制御信号生成部804とから構成される。この第3の電圧を電源に直結し、第3の電圧を電源電圧としてもよい。図7で示した回路とは、インバータ回路803の入力信号が接地電位に固定できる点において、異なった構成を有する。制御信号ACCをHighにすると入力信号INはインバータ回路803に接続される。制御信号ACCをLowにすると、接続遮断を制御するトランジスタ800によって入力信号INはインバータ回路803とは切断される。その際、インバータ回路803の入力信号は、トランジスタ801、802およびそれらへの入力信号である信号HLによって、第3の電圧か接地電位のどちらかに固定される。つまり、インバータ803の入力電位は、信号HLがHighの場合はトランジスタ802が導通して接地電位となり、信号HLがLowの場合はトランジスタ602が導通し、第3の電位となる。インバータ回路803の入力信号を電源電圧あるいはそれ以上の電圧に固定するのは、時間的に変動するばらつき現象の発生頻度を高めるためである。また、接地電位に固定するのは時間変動するばらつきの発生頻度を最も低く抑えるためである。空間的なばらつきを検出する際には、時間的なばらつきの発生頻度を可能な限り抑えておく必要がある。よって、リングオシレータ回路104を動作させる前に、インバータ回路803の入力を接地電位に固定しておく。以上のように、検出回路100でLSIの特性ばらつきを検出し、演算回路101でLSIの空間的、あるいは時間的なばらつきを求めることにより、LSIのばらつきを精度よく把握することが可能である。また、検出したLSIのばらつき情報を基に、ばらつき電圧変換回路113で制御電源電圧値を決定し、外部電源IC403を制御することにより、LSIのばらつきを補償することが可能である。このように、演算回路の後段に検出したばらつき情報をLSI電源の制御電圧値に変換する機構を備えることによって、LSIのばらつき補償も可能となっている。したがって、把握したばらつき情報に基づき、集積回路の電源電圧を制御することにより、ばらつきによって変動した集積回路の動作速度や消費電力などの特性を、設計時の標準状態に補正することが可能になる。さらに、本実施の別の形態による検出回路は、前述したような構成を備えつつ、2つ以上のリングオシレータ回路がお互いに近傍に配置される。これらリングオシレータ回路の特性差を用いることによって、システマティックではないLSI内のランダムなばらつきを検出することが可能となる。図9は、本発明による実施の形態2のばらつき検出回路において、その構成例を示すブロック図である。図9に示すばらつき検出回路は、あるばらつき傾向をもったシステマティックなばらつきだけでなく、ばらつきの傾向に相関がないランダムなばらつきを検出することを可能とするものである。はらつき検出回路は、第1の検出回路1000と、第2の検出回路1001と、第1のセレクタ回路1002と、第2のセレクタ回路1003と、演算回路1006と、ばらつき電圧変換回路1007とから構成される。第1の検出回路1000、及び、第2の検出回路1001は、1つまたは複数のリングオシレータ回路1008、1009から構成される。リングオシレータ回路1008、1009は、図6に示す実施例1のリングオシレータ回路と同様の構成であるため、その説明は省略する。リングオシレータ回路1008と1009は、前述したような構成を備えつつ、お互いに近傍にペアで配置される。このペアで配置されたリングオシレータ回路1008、1009が、LSI内に一つあるいは複数セット配置される。本構成によって、電源からの距離による電圧の変動、およびレイアウトパターンの相互作用による影響を低減することができる。第1のセレクタ回路1002では、第1の検出回路1000の出力信号を選択し、第2のセレクタ回路1003では、第2の検出回路1001の出力信号を選択する。第1と第2のセレクタ回路1002、1003では、ペアで配置されたリングオシレータ回路1008と1009との発振信号出力を選択する。演算回路1006は、周波数差分検出回路1004と二乗和演算回路1005とから構成される。第1及び第2のセレクタ回路1002、1003で選択された発振信号は、周波数差分検出回路1004に入力される。周波数差分検出回路は、発振信号の発振周波数をカウント数に変換し、2つのカウント数の差分を演算する。求めたカウント数の差分信号を、二乗和演算回路1005に出力する。二乗和演算回路1005では、差分信号の二乗和を計算し、標準偏差や分散などの分布の広がりを示す統計値を算出する。近傍に配置されたペアのリングオシレータ回路1008、1009の発振周波数特性の差分を検出し、統計処理を行うことにより、ある傾向をもったシステマティックなばらつきではなく、LSI内のランダムなばらつきを検出することが可能となる。また、リングオシレータ回路の発振周波数そのものではなく、その差分信号を統計処理することにより、カウント数のビット数を低下させることができ、演算量を大幅に低減した補償をすることが可能である。尚、周波数差分検出回路1004において、2つのリングオシレータ回路1008、1009の発振信号の発振周波数カウント数の差分ではなく、どちらかのリングオシレータ回路1008または1009の発振周波数カウント数を統計処理することにより、上記ランダムばらつきを含んだLSI内全体の空間的なばらつきを検出することができる。ばらつき電圧変換回路1007では、統計演算回路112で演算されたLSIのばらつき情報を、LSIの電源電圧情報に変換する。この電源電圧情報は、LSIのばらつきを補償するのに最適な電圧に決定される。ばらつき電圧変換回路1007では、決定された電源電圧をLSI外部の電源IC403が出力するための制御信号を生成する。LSIのばらつき情報を電源IC403の制御信号に変換する具体的な方法は、実施例1と同様に、例えばばらつき量と制御信号値とを対応付けたテーブルで実現してもよいが、これに限るものではない。これによって、トランジスタばらつきによって変動するLSIの動作速度や消費電力などの特性を、設計時の標準状態に補償することが可能となる。以上のように、検出回路1000、及び、検出回路1001でLSIの特性ばらつきを検出し、演算回路1006でLSIのランダムばらつきを含む空間的なばらつきを求めることにより、LSIのばらつきを精度よく把握することが可能である。また、検出したLSIのばらつき情報を基に、ばらつき電圧変換回路1007で制御電源電圧値を決定し、外部電源IC403を制御することにより、LSIのばらつきを補償することが可能である。なお、周波数差分検出回路1004、二乗和演算回路1005、演算回路1006、ばらつき電圧変換回路1007で実現される機能は必ずしも同一LSI内に存在する必要はなく、外部のチップからの入出力によって代えることも出来ることは言うまでもない。以上、実施の各形態によるばらつき検出回路及びその補償方法は、例えばマイコンやプロセッサなどの論理回路主体の半導体集積回路に適用して特に有益な技術である。またこれに限らず、特性ばらつきの補償が必要な半導体集積回路に対して広く適用可能である。