"スイッチング素子の制御電極に対して制御電圧を出力する出力部と、前記制御電圧と前記制御電極の電圧との電圧差を監視し、前記制御電圧が出力し始めてからの前記電圧差の変化に基づいて、前記スイッチング素子の過電流を推定する推定部とを備える、スイッチング素子駆動回路。前記推定部は、前記制御電圧が出力し始めてからの前記電圧差が所定値以上になるか否かに応じて、前記スイッチング素子の過電流を推定する、請求項1に記載のスイッチング素子駆動回路。前記推定部は、前記過電流の推定結果に応じて、前記過電流の流れを制限する制限部を備える、請求項1又は2に記載のスイッチング素子駆動回路。前記制限部は、前記スイッチング素子がオフするように前記制御電極の電圧を変化させる、請求項3に記載のスイッチング素子駆動回路。前記制限部は、前記制御電極の電圧を前記制御電圧によって変化させる、請求項4に記載のスイッチング素子駆動回路。前記電圧差は、前記制御電極と前記出力部との間の抵抗を用いて監視される、請求項1から5のいずれか一項に記載のスイッチング素子駆動回路。前記推定部は、前記制御電圧が出力し始めてからの前記電圧差の変化と、前記スイッチング素子の2つの主電極のうち低電位側の主電極の電圧変化とに基づいて、前記スイッチング素子の過電流を推定する、請求項1から6のいずれか一項に記載のスイッチング素子駆動回路。スイッチング素子に対して制御電圧を出力する出力部と、前記制御電圧と前記スイッチング素子のミラー電圧との電圧差を監視し、前記電圧差に基づいて、前記スイッチング素子の過電流を推定する推定部とを備える、スイッチング素子駆動回路。スイッチング素子の制御電極に対して制御電圧を出力する出力部と、前記制御電圧と前記制御電極の電圧との電圧差を監視し、前記制御電圧が出力し始めてからの前記電圧差の変化に基づいて、前記スイッチング素子の電流を制限する制限部とを備える、スイッチング素子駆動回路。請求項1から9のいずれか一項に記載のスイッチング素子駆動回路と、前記スイッチング素子とを備える、駆動装置。しかしながら、上述の従来技術では、ドレイン電圧が高くなる環境下では、ドレイン電圧を監視する検出回路の耐圧を上げなければならない。そこで、本発明は、回路の耐圧を上げなくても過電流を検出できる、スイッチング素子駆動回路及びそれを備える駆動装置の提供を目的とする。上記目的を達成するため、本発明は、スイッチング素子の制御電極に対して制御電圧を出力する出力部と、前記制御電圧と前記制御電極の電圧との電圧差を監視し、前記制御電圧が出力し始めてからの前記電圧差の変化に基づいて、前記スイッチング素子の過電流を推定する推定部とを備える、スイッチング素子駆動回路を提供するものである。また、上記目的を達成するため、本発明は、スイッチング素子に対して制御電圧を出力する出力部と、前記制御電圧と前記スイッチング素子のミラー電圧との電圧差を監視し、前記電圧差に基づいて、前記スイッチング素子の過電流を推定する推定部とを備える、スイッチング素子駆動回路を提供するものである。また、上記目的を達成するため、本発明は、スイッチング素子の制御電極に対して制御電圧を出力する出力部と、前記制御電圧と前記制御電極の電圧との電圧差を監視し、前記制御電圧が出力し始めてからの前記電圧差の変化に基づいて、前記スイッチング素子の電流を制限する制限部とを備える、スイッチング素子駆動回路を提供するものである。また、上記目的を達成するため、本発明は、前記スイッチング素子駆動回路と、前記スイッチング素子とを備える、駆動装置を提供するものである。本発明によれば、回路の耐圧を上げなくても過電流を検出できる。以下、本発明の実施形態を図面に従って説明する。図1は、本発明の第1の実施形態であるスイッチング素子駆動回路1の構成図である。スイッチング素子駆動回路1は、IGBT等のスイッチング素子14が過電流によって破壊することを防ぐため、スイッチング素子14に流れる過電流を検出した場合、その過電流の流れを遮断する機能を有している。スイッチング素子14に流れる過電流は、例えば、スイッチング素子14自体又はスイッチング素子14の周辺回路が短絡することによって発生する。なお、過電流の検出過電流の推定ともいうには、その過電流の一因である短絡を検出推定することが含まれてよい。スイッチング素子駆動回路1は、シャント抵抗26による電流検出のみではスイッチング素子14に流れる過電流の発生を誤検出するおそれがあるため、スイッチング素子14がオンする過程で生ずるゲート電圧Vgの変化も利用することによって、過電流の誤検出を防止している。図2は、スイッチング素子14が正常時にオンする時のゲート電圧Vgの波形である。図3は、スイッチング素子14が短絡時にオンする時のゲート電圧Vgの波形である。ΔVは、スイッチング素子14のゲートに対して出力される制御電圧Voutとゲート電圧Vgとの電圧差を表している。図2に示されるように、過電流がスイッチング素子14に流れることのない正常時には、制御電圧Voutがタイミングt1でスイッチング素子14のゲートに対して出力されると、ゲート電圧Vgは、一定の電圧Vmまで一旦上昇してから、制御電圧Voutとほぼ同一の電圧まで上昇する。ゲート電圧Vgが一定の電圧Vmで経過するt2からt3までの期間Tmを、ミラー期間といい、一定の電圧Vmをミラー電圧という。一方、図3に示されるように、過電流がスイッチング素子14に流れる短絡時は、スイッチング素子14の見かけ上のゲート容量が減るため、ゲート電圧Vgは、ミラー期間Tmを経ることなく、制御電圧Voutよりも僅かに低い電圧まで上昇する。なお、ゲート電圧Vgが制御電圧Voutに所定の電圧範囲内まで収束したときの電圧差ΔVは、正常時よりも短絡時の方が大きい。図4は、制御電圧Voutが13Vのときにスイッチング素子14に流れるコレクタ電流Iとミラー電圧Vmとの関係を示したグラフである。図4に示されるように、スイッチング素子14に流れるコレクタ電流Iとミラー電圧Vmは相関し、ミラー電圧Vmは、コレクタ電流Iが増えるほど高くなるという関係がある。言い換えれば、制御電圧Voutとミラー電圧Vmとの電圧差ΔVは、スイッチング素子14に流れるコレクタ電流Iが増えるほど小さくなるという関係がある。図4の場合、正常時のコレクタ電流Iは200A程度であり、コレクタ電流Iが200Aのときの制御電圧Voutとミラー電圧Vmとの電圧差ΔVは、約3Vである。コレクタ電流Iが増えるほど、その電圧差ΔVは3Vよりも小さくなるため、スイッチング素子14がオン動作中の過渡期の電圧差ΔVが所定値例えば、2V以上になることが検出されないとき、異常過電流の発生と判定することができる。本発明の一実施形態であるスイッチング素子駆動回路1は、スイッチング素子14のオン過程での制御電圧Voutとゲート電圧Vgとの電圧差ΔVの大きさが正常時と短絡時との間でこのような違いがあることを利用して、スイッチング素子14の過電流の発生を推定する推定部を有している。この推定部は、電圧差ΔVを監視し、制御電圧Voutが出力し始めてからの電圧差ΔVの変化に基づいて、スイッチング素子14の過電流の発生を推定する。スイッチング素子駆動回路1の推定部は、例えば、制御電圧Voutが出力し始めてからの電圧差ΔVが所定値以上になるか否かに応じて、スイッチング素子14の過電流の発生を推定する。この推定部は、例えば、図2に示されるように、制御電圧Voutが出力し始めてからゲート電圧Vgが制御電圧Voutに収束するまでの電圧差ΔVが所定値以上になるとき、スイッチング素子14に過電流が流れていないと推定し、図3に示されるように、制御電圧Voutが出力し始めてからゲート電圧Vgが制御電圧Voutに収束するまでの電圧差ΔVが所定値以上にならないとき、スイッチング素子14に過電流が流れていると推定する。次に、図1のスイッチング素子駆動回路1の構成について具体的に説明する。スイッチング素子駆動回路1は、制御回路11と、ゲート駆動回路12と、過電流推定回路13とを備えている。制御回路11は、スイッチング素子駆動回路1の外部に構成された回路でもよい。制御回路11は、スイッチング素子14を所望のタイミングでオン/オフさせる駆動制御信号S1を駆動回路12に対して供給する制御部である。制御回路11は、例えば、駆動制御信号S1を生成可能な回路を備えている。駆動制御信号S1の生成回路の具体例として、マイクロコンピュータが挙げられる。ゲート駆動回路12は、制御回路11から供給される駆動制御信号S1に従って、スイッチング素子14のゲートに対して制御電圧Voutを出力する出力部である。ゲート駆動回路12は、スイッチング素子14のゲート電圧Vgをスイッチング素子14の閾値電圧Vth以上にする制御電圧Voutを出力することによって、スイッチング素子14をオンさせ、ゲート電圧Vgを閾値電圧Vth未満にする制御電圧Voutを出力することによって、スイッチング素子14をオフさせる。スイッチング素子14は、例えば、IGBT,パワーMOSFETなどの絶縁ゲート型の電圧制御半導体素子である。スイッチング素子14は、ゲートに相当する制御電極と、コレクタ又はドレインに相当する第1の主電極と、エミッタ又はソースに相当する第2の主電極とを有している。スイッチング素子14のゲート電圧Vgは、スイッチング素子14の制御電極と第2の主電極との間の電圧に相当する。スイッチング素子14の第1の主電極と第2の主電極との間には、ダイオード15が並列に接続されている。なお、ダイオード15は、スイッチング素子14の第1の主電極と第2の主電極との間に形成される寄生ダイオードでもよい。過電流推定回路13は、制御電圧Voutとゲート電圧Vgとの電圧差ΔVを監視し、制御電圧Voutが出力し始めてからゲート電圧Vgが制御電圧Voutに収束するまでの電圧差ΔVの変化に基づいて、スイッチング素子14に流れる過電流の発生を推定する推定部である。過電流推定回路13は、オペアンプ22と、コンパレータ23と、コンパレータ27と、判定回路25とを備えている。オペアンプ22及びコンパレータ23が、制御電圧Voutとゲート電圧Vgとの電圧差ΔVの変化を監視する回路である。オペアンプ22は、ゲート抵抗21の両端に発生する電圧差ΔVを増幅する回路である。ゲート抵抗21は、ゲート駆動回路12の制御電圧Voutの出力部とスイッチング素子14のゲートとの間を結ぶゲート信号経路29に挿入されている。電圧差ΔVの微小な変化を正確に検出する必要があるため、電圧差ΔVはオペアンプ22等の増幅回路によって増幅されることが好ましい。コンパレータ23は、オペアンプ22によって増幅された電圧差ΔVを、基準電圧源24の基準電圧Vref2と比較する。コンパレータ23は、オペアンプ22によって増幅された電圧差ΔVが基準電圧Vref2以上になれば、スイッチング素子14に流れる過電流を検出していないことを表す過電流非検出信号図1の場合、ハイレベルの信号を出力する。一方、コンパレータ23は、オペアンプ22によって増幅された電圧差ΔVが基準電圧Vref2以上にならなければ、スイッチング素子14に流れる過電流を検出したことを表す過電流検出信号図1の場合、ローレベルの信号を出力する。一方、コンパレータ27は、スイッチング素子14の2つの主電極のうち低電位側の第2の主電極の電圧変化を監視することによって、スイッチング素子14に流れるコレクタ電流Iを検出する手段である。コンパレータ27は、スイッチング素子14の第1の主電極と第2の主電極との間のセンス素子に流れるセンス電流I1をシャント抵抗26でモニタすることによって、スイッチング素子14の第1の主電極と第2の主電極との間の主電流素子に流れる主電流I2を検出する。これにより、コンパレータ27は、スイッチング素子14の第1の主電極と第2の主電極との間を流れるコレクタ電流I=I1I2を検出できる。コンパレータ27は、検出電圧Vsiと基準電圧源28の基準電圧Vref1とを比較することによって、スイッチング素子14の第1の主電極と第2の主電極との間に流れる過電流を検出する。検出電圧Vsiは、センス電流I1がシャント抵抗28に流れることによって発生する。コンパレータ27は、検出電圧Vsiが基準電圧Vref1よりも大きい場合、スイッチング素子14に流れる過電流を検出したことを表す過電流検出信号図1の場合、ハイレベルの信号を出力する。一方、コンパレータ27は、検出電圧Vsiが基準電圧Vref1よりも小さい場合、スイッチング素子14に流れる過電流を検出していないことを表す過電流非検出信号図1の場合、ローレベルの信号を出力する。判定回路25は、スイッチング素子14のオン動作中に、コンパレータ27とコンパレータ23の両方から過電流検出信号が入力されることによって、スイッチング素子14に過電流が流れている異常状態と判定する。一方、判定回路25は、コンパレータ27とコンパレータ23の少なくとも一方から過電流非検出信号が入力された場合、スイッチング素子14に過電流が流れていない正常状態と判定する。判定回路25は、CPUが構成されているマイクロコンピュータによって実現されてもよいし、CPUが構成されていない論理回路によって実現されてもよい。判定回路25は、制御回路11から駆動制御信号S1を取得してもよい。判定回路25は、例えば、スイッチング素子14をオンさせる駆動制御信号S1が入力されてから所定期間経過するまでにコンパレータ27とコンパレータ23から入力される信号に基づいて、スイッチング素子14の過電流の発生有無を判定してもよい。これにより、スイッチング素子14のオン動作中の信号をコンパレータ27とコンパレータ23から正確に取得できるので、過電流の発生有無の判定精度を上げることができる。判定回路25は、スイッチング素子14に流れる過電流が発生しているか否かの判定結果に応じて、スイッチング素子14に流れる過電流の流れを制限する制限部を備えていると好適である。図5は、判定回路25の制限部によって過電流の流れが制限される方法の一例を示したフローチャートである。ステップS10において、ゲート駆動回路12は、制御回路11からの駆動制御信号S1に従って、制御電圧Voutを出力する。制御電圧Voutの出力によって、スイッチング素子14はオンするステップS20。ステップS30において、過電流推定回路13の判定回路25は、スイッチング素子14に流れる電流の大きさが所定の閾値A以上かつ電圧差ΔVが所定の閾値B以下である場合、スイッチング素子14に過電流が流れている異常状態と判定し、スイッチング素子14をオフさせるステップS40。これにより、スイッチング素子14が過電流によって破壊することを防止できる。例えば、判定回路25の制限部は、コンパレータ27とコンパレータ23の両方から過電流検出信号が入力されることによって、スイッチング素子14をオフさせる制御電圧Voutを出力させる強制オフ制御信号をゲート駆動回路12に対して出力する。ゲート駆動回路12は、判定回路25から強制オフ制御信号が入力されたとき、制御回路11からの駆動制御信号S1にかかわらず、スイッチング素子14をオフさせる制御電圧Voutを出力する。一方、ステップS30において、過電流推定回路13の判定回路25は、スイッチング素子14に流れる電流の大きさが所定の閾値A以上かつ電圧差ΔVが所定の閾値B以下ではない場合、スイッチング素子14に過電流が流れていない正常状態と判定し、スイッチング素子14のオンを継続させるステップS50。例えば、判定回路25の制限部は、コンパレータ27とコンパレータ23の両方から過電流検出信号が入力されないとき、強制オフ制御信号をゲート駆動回路12に対して出力しないようにする。したがって、制御電圧Voutとゲート電圧Vgとの電圧差ΔVを監視する図1の構成によれば、スイッチング素子14のゲートの電圧は、スイッチング素子14のコレクタ又はドレインに相当する第1の主電極の電圧よりも低いため、スイッチング素子14の過電流を検出するための回路の耐圧を上げずに、スイッチング素子14の過電流を検出することができる。図6は、本発明の第2の実施形態であるスイッチング素子駆動回路2の構成図である。上述の実施形態と同様の構成及び効果については、その説明を省略する。スイッチング素子駆動回路2は、図1のスイッチング素子駆動回路1のオペアンプ22を、PNPトランジスタ31及び抵抗32に置き換えた回路である。PNPトランジスタ31は、ベースが、ゲート抵抗21とスイッチング素子14のゲートとの間に接続され、エミッタが、ゲート抵抗21とゲート駆動回路12との間に接続され、コレクタが、抵抗32を介してグランドに接続されている。PNPトランジスタ31のコレクタと抵抗32との接続点が、コンパレータ23の非反転入力端子に接続されている。スイッチング素子14に過電流が流れない正常時は、制御電圧Voutとゲート電圧Vgとの電圧差ΔVが大きくなることにより、PNPトランジスタ31はオンする。これにより、PNPトランジスタ31のコレクタと抵抗32との接続点の電圧Vsvは上昇する。スイッチング素子14に過電流が流れる異常時は、制御電圧Voutとゲート電圧Vgとの電圧差ΔVが小さくなることにより、PNPトランジスタ31はオフする。これにより、電圧Vsvが減少する。コンパレータ23は、電圧Vsvが基準電圧Vref2以上になれば、スイッチング素子14に流れる過電流を検出していないことを表す過電流非検出信号図6の場合、ハイレベルの信号を出力する。一方、コンパレータ23は、電圧Vsvが基準電圧Vref2以上にならなければ、スイッチング素子14に流れる過電流を検出したことを表す過電流検出信号図6の場合、ローレベルの信号を出力する。したがって、図6の構成によれば、スイッチング素子14の過電流を検出するための回路の耐圧を上げなくなくても、シンプルな構成で過電流を検出できる。また、スイッチング素子14の過電流を安価に検出することができる。図7は、本発明の第3の実施形態であるスイッチング素子駆動回路3の構成図である。上述の実施形態と同様の構成及び効果については、その説明を省略する。スイッチング素子駆動回路3の判定回路25は、スイッチング素子14に過電流が流れていると判定した場合、スイッチング素子14の第2の主電極に接続されたスイッチ41をオフにする電流制限部を有している。つまり、この電流制限部は、スイッチング素子14がオフする電圧にゲート電圧Vgが変化するように制御電圧Voutの出力を制限するのではなく、コレクタ電流Iが流れる電流経路を遮断するものである。スイッチ41のオフにより、スイッチング素子14に過電流が流れることを防止できる。スイッチ41の具体例として、トランジスタ等の半導体素子、リレーなどが挙げられる。図8は、本発明に係る駆動装置の一実施形態であるインバータ装置100の構成図である。インバータ装置100は、直流電力を交流電力に変換する装置であり、例えば、コンデンサ111に蓄電されて平滑化された直流電力に基づいて3相交流電流を生成し、生成した3相交流電流をモータ112に供給して、モータ112を駆動する装置である。インバータ装置100は、3相交流電流の生成回路として、電源ライン113とアースライン114との間に直列に接続された2つのスイッチング素子から構成される直列回路を3つ並列に備えている。また、インバータ装置100は、モータ112で発生した交流電力を直流電力に変換して、コンデンサ111に供給してもよい。インバータ装置100に接続されるモータ112は、例えば、車両を走行させる駆動トルクを発生させる走行用モータである。また、モータ112は、エンジンを始動させるスタータでもよいし、発電機でもよい。コンデンサ111は、電源ライン113とアースライン114との間に配置され、3つの直列回路に並列に接続されている蓄電装置である。コンデンサ111は、インバータ装置100の内部に構成されてもよいし、外部に構成されてもよい。また、コンデンサ111は、バッテリでもよい。インバータ装置100は、スイッチング素子駆動回路101~106を備えている。ローサイドのスイッチング素子Q2,Q4,Q6を駆動するスイッチング素子駆動回路102,104,106が、上述の過電流推定回路13を備えているとよい。ハイサイドのスイッチング素子Q1,Q3,Q5を駆動するスイッチング素子駆動回路101,103,105が、上述の過電流推定回路13を備えてもよい。以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に対して、種々の変形、置換、組み合わせを行うことができる。例えば、過電流推定回路13は、シャント抵抗26の電圧降下による過電流検出機能を用いずに、制御電圧Voutとゲート電圧Vgの電圧差ΔVの監視結果を用いて、スイッチング素子14の過電流の発生を推定してもよい。また、過電流推定回路13は、制御電圧Voutとミラー電圧Vmとの電圧差ΔVが所定値以上のとき、スイッチング素子14に過電流が流れていない正常状態であると判定し、制御電圧Voutとミラー電圧Vmとの電圧差ΔVが所定値未満のとき、スイッチング素子14に過電流が流れている異常状態であると判定してもよい図2参照。すなわち、ミラー電圧Vmが正常時よりも上昇することによって、制御電圧Voutとミラー電圧Vmとの電圧差ΔVが所定値未満になっているときには、過電流が流れているものとみなして、異常状態と判定してもよい。また、過電流推定回路13は、スイッチング素子14に過電流が流れていると判定した場合、上述の実施例のように出力電圧Voutを制限するのではなく、駆動制御信号S1を制限することによって、スイッチング素子14をオフさせる制限部を有するものでもよい。また、上述の実施形態では、スイッチング素子14がNチャネル型の場合を例示したが、本発明は、Pチャネル型のスイッチング素子を駆動するスイッチング素子駆動回路にも適用できる。また、本発明に係る駆動装置の具体例として、モータを駆動するインバータ装置を挙げたが、DC-DCコンバータなどのスイッチング電源装置でもよい。"