"所定のスイッチ信号に基づいて遊技者に有利な遊技状態を発生させるか否かを抽選決定して遊技動作を中心的に制御する主制御部と、前記主制御部が出力する制御コマンドに基づいて、表示装置における一連の画像演出を実行した上で、抽選決定された内容に対応した報知を行う画像制御部と、を有して構成された遊技機であって、前記画像制御部は、表示装置における画像演出を総括的に管理するCPUと、前記CPUからの指令に基づいて表示装置の描画動作を制御する表示制御プロセッサと、を中心に構成され、画像演出は、キャラクタの連続的な移動を含んで動的に変化する動画と、背景画像を含んで通常は静止状態を維持する静止画と、を組み合わせ可能に構成され、前記表示制御プロセッサは、画像演出を構成する基本情報を不揮発的に記憶する外付けROMをアクセスして、表示装置に表示すべき静止画と動画を含んだ描画情報をリアルタイムに構築して、静止画の画像情報を内蔵RAMに一時的に記憶する一方、動画の画像情報を外付けRAMに一時的に記憶するよう構成されており、表示制御プロセッサ、外付けROM、及び、外付けRAMは、電源投入時の給電動作を電源シーケンス回路に基づいて、時間順次に動作を開始するよう構成されていることを特徴とする遊技機。表示制御プロセッサは、前記CPUと同期してリセット信号を受けるよう構成され、リセット信号に対応して、内蔵回路のリセット動作を開始するよう構成されている請求項1に記載の遊技機。電源シーケンス回路は、内蔵RAMへの給電を、内蔵されたデジタル回路への給電と共に、最初に開始するよう構成されている請求項1又は2に記載の遊技機。内蔵RAM及び前記デジタル回路の電源電圧は、1.5V以下に設定されている請求項3に記載の遊技機。電源シーケンス回路は、外付けROMへの給電が開始されている状態で、外付けRAMへの給電を開始するよう構成されている請求項1~4の何れかに記載の遊技機。外付けRAMは、SDRAMSynchronousDynamicRandomAccessMemoryで構成されている請求項1~5の何れかに記載の遊技機。前記CPUを構成する汎用プロセッサの第1電源の電源電圧は、前記外付けROMの電源電圧と同一値であって、3.5V以下に設定されている請求項1~6の何れかに記載の遊技機。前記CPUを構成する汎用プロセッサの第2電源の電源電圧は、画像演出を総括的に管理する制御プログラムを記憶するフラッシュメモリの電源電圧と同一値であって、1.5V以下に設定されている請求項1~7の何れかに記載の遊技機。前記汎用プロセッサの第1電源と、前記汎用プロセッサの第2電源と、フラッシュメモリの電源とは、電源シーケンス回路によってほぼ同一タイミングで機能を開始するよう構成されている請求項8に記載の遊技機。前記表示制御プロセッサの第1電源の電源電圧は、前記CPUを構成する汎用プロセッサの第1電源の電源電圧と同一値であって、3.5V以下に設定されている請求項1~9の何れかに記載の遊技機。前記表示制御プロセッサの第2電源の電源電圧は、外付けRAMの第1電源の電源電圧と同一値であって、2V以下に設定されている請求項1~10の何れかに記載の遊技機。上記した演出動作は、液晶表示装置での画像演出が中心となるが、この画像演出に連動して、各種のランプを点滅させるランプ演出や、遊技者を盛り上げる音声を出力する音声演出や、可動物が移動する可動演出などが実行される。そして、これらの遊技演出を豊富化すればするほど、消費電力が増加傾向となるので、各演出動作について、可能な限り消費電力を抑制できる回路構成が必要となる。特に、画像演出は、最も遊技者に着目されるので、画像の高画質化や、円滑かつ高速に移動可能な動画演出が望まれるが、適切な構成を採らないと、いたずらに消費電力が増加するだけでなく、円滑に制御動作を開始することもできない。本発明は、上記の問題点に鑑みてなされたものであって、円滑かつ高速に移動可能な動画演出を含んだ画像演出を適切に実行できる遊技機を提供することを目的とする。上記の目的を達成するため、本発明は、所定のスイッチ信号に基づいて遊技者に有利な遊技状態を発生させるか否かを抽選決定して遊技動作を中心的に制御する主制御部と、前記主制御部が出力する制御コマンドに基づいて、表示装置における一連の画像演出を実行した上で、抽選決定された内容に対応した報知を行う画像制御部と、を有して構成された遊技機であって、前記画像制御部は、表示装置における画像演出を総括的に管理するCPUと、前記CPUからの指令に基づいて表示装置の描画動作を制御する表示制御プロセッサと、を中心に構成され、画像演出は、キャラクタの連続的な移動を含んで動的に変化する動画と、背景画像を含んで通常は静止状態を維持する静止画と、を組み合わせ可能に構成され、前記表示制御プロセッサは、画像演出を構成する基本情報を不揮発的に記憶する外付けROMをアクセスして、表示装置に表示すべき静止画と動画を含んだ描画情報をリアルタイムに構築して、静止画の画像情報を内蔵RAMに一時的に記憶する一方、動画の画像情報を外付けRAMに一時的に記憶するよう構成されており、表示制御プロセッサ、外付けROM、及び、外付けRAMは、電源投入時の給電動作を電源シーケンス回路に基づいて、時間順次に動作を開始するよう構成されている。本発明は、電源投入時の給電動作を制御する電源シーケンス回路を有して構成されているので、各部の電源電圧を限界まで抑制して低電力化を図っても、各電子素子の動作を正常に開始させることができ、円滑かつ高速に移動可能な動画演出を含んだ画像演出を適切に実行することができる。本発明の表示制御プロセッサは、前記CPUと同期してリセット信号を受けるよう構成され、リセット信号に対応して、内蔵回路のリセット動作を開始するよう構成されているのが好ましい。このような構成を採ると、電源投入時に、表示制御プロセッサの初期処理を円滑化できるだけでなく、CPUの異常リセット時にも、画像制御動作を素早く初期化することができる。電源シーケンス回路は、好ましくは、内蔵RAMへの給電を、内蔵されたデジタル回路への給電と共に、最初に開始するよう構成されている。これらの素子の電源電圧は、好ましくは、1.5V以下とされる。このような構成を採ると、電源電圧が低いことと相まって、表示制御プロセッサの初期動作を素早く完了させることができる。電源シーケンス回路は、外付けROMへの給電が開始されている状態で、外付けRAMへの給電を開始するよう構成されるのが好適であり、外付けRAMは、SDRAMSynchronousDynamicRandomAccessMemoryで構成されるのが更に好ましい。このような構成を採ると、低い電源電圧で高速処理が可能となり、しかも、内蔵RAMではなく、外付けRAMであるので、必要に応じてメモリ空間を広げることができ、画質を極限的に精密化することができる。CPUを構成する汎用プロセッサ実施例ではワンチップマイコンの第1電源の電源電圧は、前記外付けROMの電源電圧と同一値であって、3.5V以下に設定されているのが好ましく、前記汎用プロセッサの第2電源の電源電圧は、画像演出を総括的に管理する制御プログラムを記憶するフラッシュメモリの電源電圧と同一値であって、1.5V以下に設定されているのが低電力化と、迅速円滑な初期動作の観点から好適である。同様の意味において、汎用プロセッサの第1電源と、汎用プロセッサの第2電源と、フラッシュメモリの電源とは、電源シーケンス回路によってほぼ同一タイミングで機能を開始するよう構成されているのが好適であり、前記表示制御プロセッサの第1電源の電源電圧は、汎用プロセッサの第1電源の電源電圧と同一値であって、3.5V以下に設定されているのが好適である。また、前記表示制御プロセッサの第2電源の電源電圧は、外付けRAMの第1電源の電源電圧と同一値であって、2V以下に設定されているのが好適である。上記した通り、本発明の遊技機によれば、円滑かつ高速に移動可能な動画演出を含んだ画像演出を適切に実行できる遊技機を実現することができる。以下、実施例に基づいて本発明を詳細に説明する。図1は、本実施例のパチンコ機GMを示す斜視図である。このパチンコ機GMは、島構造体に着脱可能に装着される矩形枠状の木製外枠1と、外枠1に固着されたヒンジ2を介して開閉可能に枢着される前枠3とで構成されている。この前枠3には、遊技盤5が、裏側からではなく、表側から着脱自在に装着され、その前側には、ガラス扉6と前面板7とが夫々開閉自在に枢着されている。ガラス扉6の外周には、LEDランプなどによる電飾ランプが、略C字状に配置されている。一方、ガラス扉6の上部左右位置と下側には、全3個のスピーカが配置されている。上部に配置された2個のスピーカは、各々、左右チャネルR,Lの音声を出力し、下側のスピーカは重低音を出力するよう構成されている。前面板7には、発射用の遊技球を貯留する上皿8が装着され、前枠3の下部には、上皿8から溢れ出し又は抜き取った遊技球を貯留する下皿9と、発射ハンドル10とが設けられている。発射ハンドル10は発射モータと連動しており、発射ハンドル10の回動角度に応じて動作する打撃槌によって遊技球が発射される。上皿8の外周面には、チャンスボタン11が設けられている。このチャンスボタン11は、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル10から右手を離すことなくチャンスボタン11を操作できる。このチャンスボタン11は、通常時には機能していないが、ゲーム状態がボタンチャンス状態となると内蔵ランプが点灯されて操作可能となる。なお、ボタンチャンス状態は、必要に応じて設けられるゲーム状態である。上皿8の右部には、カード式球貸し機に対する球貸し操作用の操作パネル12が設けられ、カード残額を3桁の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。図2に示すように、遊技盤5の表面には、金属製の外レールと内レールとからなるガイドレール13が環状に設けられ、その略中央には、中央開口HOが設けられている。そして、中央開口HOの下方には、不図示の可動演出体が隠蔽状態で収納されており、可動予告演出時には、その可動演出体が上昇して露出状態となることで、所定の信頼度の予告演出を実現している。ここで、予告演出とは、遊技者に有利な大当り状態が招来することを不確定に報知する演出であり、予告演出の信頼度とは、大当り状態が招来する確率を意味している。中央開口HOには、大型の液晶カラーディスプレイLCDで構成されたメイン表示装置DS1が配置され、メイン表示装置DS1の右側には、小型の液晶カラーディスプレイで構成された可動式のサブ表示装置DS2が配置されている。メイン表示装置DS1は、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この表示装置DS1は、中央部に特別図柄表示部Da~Dcと右上部に普通図柄表示部19とを有している。そして、特別図柄表示部Da~Dcでは、大当り状態の招来を期待させるリーチ演出が実行されることがあり、特別図柄表示部Da~Dc及びその周りでは、適宜な予告演出などが実行される。サブ表示装置DS2は、通常時には、その表示画面が遊技者に見やすい角度に傾斜した静止状態で画像情報を表示している。但し、所定の予告演出時には、遊技者に見やすい角度に傾斜角度を変えながら、図示の左側に移動する共に、所定の予告画像を表示するようになっている。すなわち、実施例のサブ表示装置DS2は、単なる表示装置ではなく、予告演出を実行する可動演出体としても機能している。ここで、サブ表示装置DS2による予告演出は、その信頼度が高く設定されており、遊技者は、大きな期待感をもってサブ表示装置DS2の移動動作に注目することになる。遊技球が落下移動する遊技領域には、第1図柄始動口15a、第2図柄始動口15b、第1大入賞口16a、第2大入賞口16b、普通入賞口17、及び、ゲート18が配設されている。これらの入賞口15~18は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。第1図柄始動口15aの上部には、導入口INから進入した遊技球がシーソー状又はルーレット状に移動した後に、第1図柄始動口15に入賞可能に構成された演出ステージ14が配置されている。そして、第1図柄始動口15に遊技球が入賞すると、特別図柄表示部Da~Dcの変動動作が開始されるよう構成されている。第2図柄始動口15bは、左右一対の開閉爪を備えた電動式チューリップで開閉されるように構成され、普通図柄表示部19の変動後の停止図柄が当り図柄を表示した場合には、所定時間だけ、若しくは、所定個数の遊技球を検出するまで、開閉爪が開放されるようになっている。なお、普通図柄表示部19は、普通図柄を表示するものであり、ゲート18を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート18の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止する。第1大入賞口16aは、前後方向に進退するスライド盤を有して構成され、第2大入賞口16bは、下端が軸支されて前方に開放する開閉板を有して構成されている。第1大入賞口16aや第2大入賞口16bの動作は、特に限定されないが、この実施例では、第1大入賞口16aは、第1図柄始動口15aに対応し、第2大入賞口16bは、第1図柄始動口15bに対応するよう構成されている。すなわち、第1図柄始動口15aに遊技球が入賞すると、特別図柄表示部Da~Dcの変動動作が開始され、その後、所定の大当り図柄が特別図柄表示部Da~Dcに整列すると、第1大当りたる特別遊技が開始され、第1大入賞口16aのスライド盤が、前方に開放されて遊技球の入賞が容易化される。一方、第2図柄始動口15bへの遊技球の入賞によって開始された変動動作の結果、所定の大当り図柄が特別図柄表示部Da~Dcに整列すると、第2大当りたる特別遊技が開始され、第2大入賞口16bの開閉板が開放されて遊技球の入賞が容易化される。なお、特別遊技大当り状態の遊技価値は、整列する大当り図柄などに対応して種々相違するが、何れの遊技価値が付与されるかは、遊技球の入賞タイミングに応じた抽選結果に基づいて予め決定される。典型的な大当り状態では、大入賞口16の開閉板が開放された後、所定時間が経過し、又は所定数例えば10個の遊技球が入賞すると開閉板が閉じる。このような動作は、最大で例えば15回まで継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部Da~Dcの変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別遊技の終了後のゲームが高確率状態確変状態となるという特典が付与される。図3は、上記した各動作を実現するパチンコ機GMの全体回路構成を示すブロック図であり、図4はその一部を詳細に図示したものである。図3に示す通り、このパチンコ機GMは、AC24Vを受けて各種の直流電圧や、電源異常信号ABN1、ABN2やシステムリセット信号電源リセット信号SYSなどを出力する電源基板20と、遊技制御動作を中心統括的に担う主制御基板21と、主制御基板21から受けた制御コマンドCMDに基づいてランプ演出及び音声演出を実行する演出制御基板22と、演出制御基板22から受けた制御コマンドCMD’に基づいて表示装置DS1,DS2を駆動する画像制御基板23と、主制御基板21から受けた制御コマンドCMDに基づいて払出モータMを制御して遊技球を払い出す払出制御基板24と、遊技者の操作に応答して遊技球を発射させる発射制御基板25と、を中心に構成されている。但し、この実施例では、主制御基板21が出力する制御コマンドCMDは、コマンド中継基板26と演出インタフェイス基板27を経由して、演出制御基板22に伝送される。また、演出制御基板22が出力する制御コマンドCMD’は、演出インタフェイス基板27と画像インタフェイス基板28を経由して、画像制御基板23に伝送され、主制御基板21が出力する制御コマンドCMDは、主基板中継基板32を経由して、払出制御基板24に伝送される。制御コマンドCMD,CMD’,CMDは、何れも16ビット長であるが、主制御基板21や払出制御基板24が関係する制御コマンドは、8ビット長毎に2回に分けてパラレル送信されている。一方、演出制御基板22から画像制御基板23に伝送される制御コマンドCMD’は、16ビット長をまとめてパラレル伝送されている。そのため、可動予告演出を含む予告演出を、多様化して多数の制御コマンドを連続的に送受信するような場合でも、迅速にその処理を終えることができ、他の制御動作に支障を与えない。ところで、本実施例では、演出インタフェイス基板27と演出制御基板22とは、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されて二枚の回路基板が積層されている。同様に、画像インタフェイス基板28と画像制御基板23についても、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されて二枚の回路基板が積層されている。そのため、各電子回路の回路構成を複雑高度化しても基板全体の収納空間を最小化できると共に、接続ラインを最短化することで耐ノイズ性を高めることができる。これら主制御基板21、演出制御基板22、画像制御基板23、及び払出制御基板24には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。そこで、これらの制御基板21~24とインタフェイス基板27~28に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部21、演出制御部22’、画像制御部23’、及び払出制御部24と言うことがある。すなわち、この実施例では、演出制御基板22と演出インタフェイス基板27とで演出制御部22’を構成し、画像制御基板23と画像インタフェイス基板28とで画像制御部23’を構成している。なお、演出制御部22’、画像制御部23’、及び払出制御部24の全部又は一部がサブ制御部である。また、このパチンコ機GMは、図3の破線で囲む枠側部材GM1と、遊技盤5の背面に固定された盤側部材GM2とに大別されている。枠側部材GM1には、ガラス扉6や前面板7が枢着された前枠3と、その外側の木製外枠1とが含まれており、機種の変更に拘わらず、長期間にわたって遊技ホールに固定的に設置される。一方、盤側部材GM2は、機種変更に対応して交換され、新たな盤側部材GM2が、元の盤側部材の代わりに枠側部材GM1に取り付けられる。なお、枠側部材1を除く全てが、盤側部材GM2である。図3の破線枠に示す通り、枠側部材GM1には、電源基板20と、払出制御基板24と、発射制御基板25と、枠中継基板35とが含まれており、これらの回路基板が、前枠3の適所に各々固定されている。一方、遊技盤5の背面には、主制御基板21、演出制御基板22、画像制御基板23が、表示装置DS1,DS2やその他の回路基板と共に固定されている。そして、枠側部材GM1と盤側部材GM2とは、一箇所に集中配置された接続コネクタC1~C4によって電気的に接続されている。電源基板20は、接続コネクタC2を通して、主基板中継基板32に接続され、接続コネクタC3を通して、電源中継基板33に接続されている。電源基板20には、交流電源の投入と遮断とを監視する電源監視部MNTが設けられている。電源監視部MNTは、交流電源が投入されたことを検知すると、所定時間だけシステムリセット信号SYSをLレベルに維持した後に、これをHレベルに遷移させる。また、電源監視部MNTは、交流電源の遮断を検知すると、電源異常信号ABN1,ABN2を、直ちにLレベルに遷移させる。なお、電源異常信号ABN1,ABN2は、電源投入後に速やかにHレベルとなる。ところで、本実施例のシステムリセット信号は、交流電源に基づく直流電源によって生成されている。そのため、交流電源の投入通常は電源スイッチのONを検知してHレベルに増加した後は、直流電源電圧が異常レベルまで低下しない限り、Hレベルを維持する。したがって、直流電源電圧が維持された状態で、交流電源が瞬停状態となっても、システムリセット信号SYSがCPUをリセットすることはない。なお、電源異常信号ABN1,ABN2は、交流電源の瞬停状態でも出力される。主基板中継基板32は、電源基板20から出力される電源異常信号ABN1、バックアップ電源BAK、及びDC5V,DC12V,DC32Vを、そのまま主制御部21に出力している。一方、電源中継基板33は、電源基板20から受けたシステムリセット信号SYSや、交流及び直流の電源電圧を、そのまま演出インタフェイス基板27に出力している。演出インタフェイス基板27は、受けたシステムリセット信号SYSを、そのまま演出制御部22’と画像制御部23’に出力している。一方、払出制御基板24は、中継基板を介することなく、電源基板20に直結されており、主制御部21が受けると同様の電源異常信号ABN2や、バックアップ電源BAKを、その他の電源電圧と共に直接的に受けている。電源基板20が出力するシステムリセット信号SYSは、電源基板20に交流電源24Vが投入されたことを示す電源リセット信号であり、この電源リセット信号によって演出制御部22’と画像制御部23’のワンチップマイコンは、その他のIC素子と共に電源リセットされるようになっている。但し、このシステムリセット信号SYSは、主制御部21と払出制御部24には、供給されておらず、各々の回路基板21,24のリセット回路RSTにおいて電源リセット信号CPUリセット信号が生成されている。そのため、例えば、接続コネクタC2がガタついたり、或いは、配線ケーブルにノイズが重畳しても、主制御部21や払出制御部24のCPUが異常リセットされるおそれはない。演出制御部22’と画像制御部23’は、主制御部21からの制御コマンドに基づいて、従属的に演出動作を実行することから、回路構成の複雑化を回避するために、電源基板20から出力されるシステムリセット信号SYSを利用している。ところで、主制御部21や払出制御部24に設けられたリセット回路RSTは、各々ウォッチドッグタイマを内蔵しており、各制御部21,24のCPUから、定時的なクリアパルスを受けない限り、各CPUは強制的にリセットされる。また、この実施例では、RAMクリア信号CLRは、主制御部21で生成されて主制御部21と払出制御部24のワンチップマイコンに伝送されている。ここで、RAMクリア信号CLRは、各制御部21,24のワンチップマイコンの内蔵RAMの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチSWのON/OFF状態に対応した値を有している。主制御部21及び払出制御部24は、電源基板20から電源異常信号ABN1,ABN2を受けることによって、停電や営業終了に先立って、必要な終了処理を開始するようになっている。また、バックアップ電源BAKは、営業終了や停電により交流電源24Vが遮断された後も、主制御部21と払出制御部24のワンチップマイコンの内蔵RAMのデータを保持するDC5Vの直流電源である。したがって、主制御部21と払出制御部24は、電源遮断前の遊技動作を電源投入後に再開できることになる電源バックアップ機能。このパチンコ機では少なくとも数日は、各ワンチップマイコンのRAMの記憶内容が保持されるよう設計されている。図3に示す通り、主制御部21は、主基板中継基板32を経由して、払出制御部24に制御コマンドCMDを送信する一方、払出制御部24からは、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号CONや、動作開始信号BGNを受信している。ステイタス信号CONには、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。動作開始信号BGNは、電源投入後、払出制御部24の初期動作が完了したことを主制御部21に通知する信号である。また、主制御部21は、遊技盤中継基板31を経由して、遊技盤5の各遊技部品に接続されている。そして、遊技盤上の各入賞口16~18に内蔵された検出スイッチのスイッチ信号を受ける一方、電動式チューリップなどのソレノイド類を駆動している。ソレノイド類や検出スイッチは、主制御部21から配電された電源電圧VB12Vで動作するよう構成されている。また、図柄始動口15への入賞状態などを示す各スイッチ信号は、電源電圧VB12Vと電源電圧Vcc5Vとで動作するインタフェイスICで、TTLレベル又はCMOSレベルのスイッチ信号に変換された上で、主制御部21に伝送される。先に説明した通り、演出制御基板22と演出インタフェイス基板27とはコネクタ連結によって一体化されており、演出制御部22’は、電源中継基板33を経由して、電源基板20から各レベルの直流電圧5V,12V,32Vと、システムリセット信号SYSを受けている図3及び図4参照。また、演出制御部22’は、コマンド中継基板26を経由して、主制御部21から制御コマンドCMDとストローブ信号STBとを受けている図3及び図4参照。そして、演出制御部22’は、ランプ駆動基板29にランプ駆動信号を出力することで多数のLEDランプや電飾ランプで構成されたランプ群を駆動している。また、モータ/ランプ駆動基板30に、ランプ駆動信号及びモータ駆動信号を出力することで、ランプ群を駆動すると共に、複数のステッピングモータで構成された演出モータ群M1~Mnを駆動している。なお、ランプ駆動信号とモータ駆動信号は、何れもシリアル信号であり、演出内容を豊富化するべくランプ個数や演出モータ個数を如何に増やしても、配線ケーブルが増加することがなく、機器構成が簡素化される。ランプ群は、ほぼ定常的にランプ演出を実現する一方、演出モータ群は、突然動作を開始して、可動演出体による可動予告演出を実現している。前記した通り、可動演出体には、サブ表示装置DS2が含まれる。また、演出制御部22’は、画像制御部23’に対して、制御コマンドCMD’及びストローブ信号STB’と、電源基板20から受けたシステムリセット信号SYSと、2種類の直流電圧12V,5Vとを出力している図3及び図4参照。そして、画像制御部23’では、制御コマンドCMD’に基づいてメイン表示装置DS1を駆動して各種の画像演出を実行している。図4に示す通り、メイン表示装置DS1は、LEDバックライトによって発光しており、画像インタフェイス基板28から5対のLVDS低電圧差動伝送Lowvoltagedifferentialsignaling信号と、バックライト電源電圧12Vとを受けて駆動されている。メイン表示装置DS1のバックライト光は、PWM制御による輝度が制御可能に構成されている。また、画像制御部23’は、制御コマンドCMD’に基づく予告演出として、サブ表示装置DS2において適宜な予告演出を実行している。サブ表示装置DS2も、バックライト光によって発光しており、そのON/OFF状態が制御可能に構成されている。サブ表示装置DS2は、画像インタフェイス基板28からバックライト電源電圧5Vと、V-by-One登録商標信号とを受ける中継基板36によって駆動されており、予告演出時には、演出制御部22’に制御される演出モータMiが同期して駆動されて可動演出が実行される。なお、LVDS信号とV-by-One信号については図7~図11に関して後で詳述する。続いて、図4に基づいて、上記した演出制御部22’と画像制御部23’の構成を更に詳細に説明する。図4に示す通り、演出インタフェイス基板27は、電源中継基板33を経由して、電源基板20から3種類の直流電圧5V,12V,32Vを受けている。ここで、直流電圧5Vは、デジタル論理回路の電源電圧として、演出インタフェイス基板27、ランプ駆動基板29、モータ/ランプ駆動基板30、画像インタフェイス基板28、及び画像制御基板23に配電されて各デジタル回路を動作させている。但し、演出制御基板22には、直流電圧5Vが配電されておらず、12VからDC/DCコンバータで降圧された直流電圧3.3Vと、3.3VからDC/DCコンバータで更に降圧された直流電圧1.8Vだけが、演出インタフェイス基板27から演出制御基板22に配電されている。このように、本実施例の演出制御基板22は、全ての回路が、電源電圧3.3V又はそれ以下の電源電圧で駆動されているので、電源電圧を5Vで動作する場合と比較して大幅に低電力化することができ、仮に、演出制御基板22の直上に演出インタフェイス基板27を配置して積層しても放熱上の問題が生じない。但し、実施例では、演出また、演出インタフェイス基板27が、電源基板20から受けた直流電圧12Vは、そのままデジタルアンプ46の電源電圧として使用されると共に、モータ/ランプ駆動基板30とランプ駆動基板29に配電されて各ランプ群の電源電圧となる。一方、電源基板20から受けた直流電圧32Vは、演出インタフェイス基板のDC/DCコンバータにおいて直流電圧13Vに降圧されて、モータ/ランプ駆動基板30に配電されている。図4に示すように、演出制御部22’は、音声演出ランプ演出演出可動体による予告演出データ転送などの処理を実行するワンチップマイコン40と、ワンチップマイコン40の制御プログラムなどを記憶するフラッシュメモリflashmemory41と、ワンチップマイコン40からの指示に基づいて音声信号を再生して出力する音声合成回路42と、再生される音声信号の元データである圧縮音声データを記憶する音声用メモリ43とを備えて構成されている。ここで、ワンチップマイコン40、フラッシュメモリ41、及び音声用メモリ43は、電源電圧3.3Vで動作しており、また、音声合成回路42は、電源電圧3.3V及び電源電圧1.8Vで動作しており大幅な省電力化が実現されている。ここで、1.8Vは、音声合成回路のコンピュータコア部の電源電圧であり、3.3Vは、I/O部の電源電圧である。ワンチップマイコン40には、複数のパラレル入出力ポートPIOが内蔵されている。そして、第1入力ポートPO1には、主制御部21からの制御コマンドCMD及びストローブ信号STBが入力され、第2入力ポートPO2からは、制御コマンドCMD’及びストローブ信号STB’が出力されるよう構成されている。具体的には、第1入力ポートPO1には、主制御基板21から出力された制御コマンドCMDとストローブ信号割込み信号STBとが、演出インタフェイス基板27のバッファ44において、電源電圧3.3Vに対応する論理レベルに変換されて8ビット単位で供給される。割込み信号STBは、ワンチップマイコンの割込み端子に供給され、受信割込み処理によって、演出制御部22’は、制御コマンドCMDを取得するよう構成されている。演出制御部22’が取得する制御コマンドCMDには、1異常報知その他の報知用制御コマンドなどの他に、2図柄始動口への入賞に起因する各種演出動作の概要特定する制御コマンド変動パターンコマンドや、図柄種別を指定する制御コマンド図柄指定コマンドが含まれている。ここで、変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当たり抽選における当否結果とが含まれている。また、図柄指定コマンドには、大当たり抽選の結果に応じて、大当たりの場合には、大当たり種別に関する情報15R確変、2R確変、15R通常、2R通常などを特定する情報が含まれ、ハズレの場合には、ハズレを特定する情報が含まれている。変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当り抽選における当否結果とが含まれている。なお、これらに加えて、リーチ演出や予告演出の有無などを含めて変動パターンコマンドで特定しても良いが、この場合でも、演出内容の具体的な内容は特定されていない。そのため、演出制御部22’では、変動パターンコマンドを取得すると、これに続いて演出抽選を行い、取得した変動パターンコマンドで特定される演出概要を更に具体化している。例えば、リーチ演出や予告演出について、その具体的な内容が決定される。そして、決定された具体的な遊技内容にしたがい、LED群などの点滅によるランプ演出や、スピーカによる音声演出の準備動作を行うと共に、画像制御部23’に対して、ランプやスピーカによる演出動作に同期した画像演出に関する制御コマンドCMD’を出力する。このような演出動作に同期した画像演出を実現するため、演出制御部22’は、第2入力ポートPO2を通して、画像制御部23’に対するストローブ信号割込み信号STB’と共に、16ビット長の制御コマンドCMD’を演出インタフェイス基板27に向けて出力している。なお、演出制御部22’は、図柄指定コマンドや、表示装置DS1に関連する報知用制御コマンドや、その他の制御コマンドを受信した場合は、その制御コマンドを、16ビット長に纏めた状態で、割込み信号STB’と共に演出インタフェイス基板27に向けて出力している。上記した演出制御基板22の構成に対応して、演出インタフェイス基板27には出力バッファ45が設けられており、16ビット長の制御コマンドCMD’と1ビット長の割込み信号STB’を画像インタフェイス基板28に出力している。そして、これらのデータCMD’,STB’は、画像インタフェイス基板28を経由して、画像制御基板23に伝送される。また、演出インタフェイス基板27には、音声合成回路42から出力される音声信号を受けるデジタルアンプ46が配置されている。先に説明した通り、音声合成回路42は、3.3Vと1.8Vの電源電圧で動作しており、また、デジタルアンプ46は、電源電圧12VでD級増幅動作しており、消費電力を抑制しつつ大音量の音声演出を可能にしている。そして、デジタルアンプ46の出力によって、遊技機上部の左右スピーカと、遊技機下部のスピーカとを駆動している。そのため、音声合成回路42は、3チャネルの音声信号を生成する必要があり、これをパラレル伝送すると、音声合成回路42とデジタルアンプ46との配線が複雑化する。そこで、本実施例では、音質の劣化を防止すると共に、配線の複雑化を回避するため、音声合成回路42とデジタルアンプ46との間は、4本の信号線で接続されており、具体的には、転送クロック信号SCLKと、チャネル制御信号LRCLKと、2ビット長のシリアル信号SDATA1,SDATA2との合計4ビットの信号線に抑制されている。なお、何れの信号も、その振幅レベルは3.3Vである。ここで、SDATA1は、遊技機上部に配置された左右スピーカのステレオ信号R,Lを特定するPCMデータについてのシリアル信号であり、SDATA2は、遊技機下部に配置された重低音スピーカのモノラル信号を特定するPCMデータについてのシリアル信号である。そして、音声合成回路342は、チャネル制御信号LRCLKをLレベルに維持した状態で、左チャネルの音声信号Lを伝送し、チャネル制御信号LRCLKをHレベルに維持した状態で、右チャネルの音声信号Rを伝送する。なお、重低音スピーカは本実施例では1個であるので、モノラル音声信号が伝送されているが、ステレオ音声信号として伝送できるのは勿論である。何れにしても本実施例では、4種類の音声信号を4本のケーブルで伝送可能であるので、最小のケーブル本数によってノイズによる音声劣化のない信号伝達が可能となる。すなわち、シリアル伝送であるのでパラレル伝送より圧倒的にケーブル本数が少な。なお、アナログ伝送を採る場合には、ケーブル本数は同数であるが、3.3V振幅のアナログ信号に、少なからずノイズが重畳して、音質が大幅に劣化する。一方、振幅レベルを上げると、電源配線が複雑化する上に消費電力が増加する。このようなシリアル信号SDATA1,SDATA2は、クロック信号SCLKの立上りエッジに同期して、デジタルアンプ46に取得される。そして、デジタルアンプ46内部で、所定ビット長毎にパラレル変換され、DA変換後にD級増幅されて各スピーカに供給されている。デジタルアンプ46の内部構成は適宜であるが、図5は、デジタルアンプとしてYDA171YAMAHAを使用した場合の内部構成図を示している。このような内部構成に限定されないが、何れにしても、本実施例では、音声合成回路42とデジタルアンプ46とをシリアル回線で接続するので、PCMデータ音声データのビット長を如何に増やして高音質化を実現しても配線ケーブルその他を変更する必要がなく、回路構成の簡素化を維持することができる。また、演出インタフェイス基板27には、ワンチップマイコン40から出力されるシリアルデータを出力するバッファ回路47,48が設けられている。ここで、出力バッファ47は、ワンチップマイコン40から伝送されたランプ駆動信号シリアル信号を、ランプ駆動基板29に配置されたシフトレジスタ回路に転送している。そして、ランプ駆動基板29のシフトレジスタ回路不図示では、ランプ駆動信号をパラレル信号に変換してLEDランプ群を駆動している。もう一方のバッファ回路48は、入出力バッファとして機能しており、ワンチップマイコン40から伝送されたシリアル信号をモータ/ランプ駆動基板30に、そのまま転送する一方、一群の演出モータM1~Mnの原点位置を示す原点センサ信号シリアル信号をワンチップマイコン40に転送している。本実施例の場合、ワンチップマイコン40からバッファ回路48に伝送されたシリアル信号は、ランプ群を点灯させるためのランプ駆動信号シリアル信号と、演出モータを回転させるためのモータ駆動信号シリアル信号とが連続するよう構成されている。そして、モータ/ランプ駆動基板30では、これら一連のシリアル信号を16ビット長毎に分断すると共に、各16ビット長をパラレル信号に変換して、ランプ演出と可動予告演出を実行している。具体的には、制御コマンドCMDに対応して抽選決定された演出動作として、一連のランプ演出を実行すると共に、モータ駆動信号を受信した場合には、演出モータM1~Mnを回転させて適宜な可動予告演出を実行している。図6aは、モータ/ランプ駆動基板30の回路構成を、具体的に示すブロック図である。図示の通り、モータ/ランプ駆動基板30は、演出モータM1~Mnの原点センサ信号をシリアル変換するPS変換部50と、PS変換部51への制御信号をワンチップマイコン40から受ける入力バッファ51と、直流電圧13Vを12Vに降圧する降圧部52と、ランプ駆動信号やモータ駆動信号をワンチップマイコン40から受ける入力バッファ53と、ランプ群や演出モータ群を駆動制御する駆動制御部54,55と、各演出モータの駆動電流を受けるシンクドライバ56とを有して構成されている。なお、PS変換部50、入力バッファ51,53、駆動制御部54、及び、シンクドライバ56は、直流電圧5Vを電源電圧として動作している。原点センサ信号は、演出モータM1~Mnが原点に位置するか否かを検出する原点センサの出力であり、各原点センサは、直流電圧12V又は5Vを電源電圧としている。これら各1ビットで全nビットの原点センサ信号は、ワンチップマイコン40が出力する保持信号LOADに同期して、PS変換部51に取得され、PS変換部51は、ワンチップマイコン40から受ける転送クロックCKに同期して、原点センサ信号をシリアル信号に変換してワンチップマイコン40に伝送している。このように、本実施例では、各演出モータM1~Mnが原点に位置しているか否かを、ワンチップマイコン40が適宜に把握できるよう構成されている。なお、各原点センサの電源電圧として、電磁ノイズが重畳する可能性のある電源ライン13Vとは別系統の直流電圧12V,5Vを使用することで誤判定の可能性を大幅に低減させている。次に、降圧部52は、その入力側13Vが各ランプの駆動電源として使用され、出力側12Vが演出モータM1~Mnの駆動電源として使用され、電源ラインが互いに分離されている。また、先に説明した通り、入力バッファ53や、駆動制御部54,55は、直流電圧13Vとは全く別系統に生成された直流電圧5Vを電源電圧としている。そのため、大型の演出モータ群M1~Mnが突発的に動作を開始しても、各ランプのランプ駆動信号に電源ノイズなどの影響が及ぶ可能性が極めて低い。同様に、各ランプを高輝度で激しく点滅させても、各演出モータM1~Mnのモータ駆動信号に電源ノイズなどの影響が及ぶ可能性の極めて低い。ところで、演出モータ用の駆動制御部54と、ランプ用の駆動制御部55は、何れも同一構成であり、ワンチップマイコン40から、動作制御信号ENと、シリアル信号DATAと、転送クロック信号CKとを共通に受けて動作している。なお、シリアル信号DATAには、ランプ駆動信号とモータ駆動信号とが含まれている。この駆動制御部54,55は、例えば、5ビット長のアドレス端子A0-A4を有して、適宜にアドレスが付番可能に構成されている。この実施例では、5ビット長のアドレス端子A0-A4は、ハードウェア構成として、予めHレベル又はLレベルに固定的に付番されている。また駆動制御部54,55は、内部の多数の制御レジスタR1~Rmを有して構成され、各制御レジスタR1~Rmに制御データDi8ビット長を設定する書込むことで、16ビット長の出力端子の各出力が適宜に制御されるようになっている。制御レジスタR1~Rmのレジスタ番号は8ビット長である。また、5ビット長のアドレス端子A0-A4は、この実施例では、予め、H/Lレベルに設定されており、各素子54,55のアドレスADRiは固定値となる。各制御レジスタR1~Rmに制御データDiを設定することで実現される動作内容としては、各出力端子のON/OFF状態だけでなく、ON/OFF状態に至るまでのフェード動作fadeinoutの有無、ON状態の出力端子のPWM制御におけるduty比0~99.6などが可能である。そのため、輝度制御時やfadeinout演出時に、ワンチップマイコン40は、ランプ駆動信号シリアルデータを、わざわざPWM制御用に変更する必要がなく、単に、該当レジスタRiの制御データを設定変更するだけでよいので、制御負担が大幅に軽減される。もっとも、ランプ駆動信号をPWM制御することで、固定的なフェード動作とは異なるfadeinout演出時を実施できるのは勿論であり、要するに、本実施例によれば、多様なランプ演出が可能となる。このような多様なランプ演出を実行すると、駆動制御部55の出力信号に、かなりの高周波ノイズが重畳することが懸念されるが、その影響が演出モータM1~Mnに及びにくいことは前記した通りである。ところで、図6bは、ワンチップマイコン40と、複数の駆動制御部54,5555との間の通信プロトコルを示すタイムチャートである。図示の通り、ワンチップマイコン40は、先ず、動作制御信号ENをON状態Hレベルに設定した状態で、1制御データDiを書込むべき駆動制御部54~55のアドレス番号ADRi8ビット長、2その駆動制御部における制御データDiを書込むべき制御レジスタR1~Rmの番号8ビット長、3その制御レジスタRiに書込むべき制御データDi8ビット長の設定値を、転送クロック信号CKに同期させてシリアル信号として出力する。なお、一連の制御レジスタR1~Rmについて、その先頭レジスタ番号Riを指定すれば、その後に連続する制御データ設定値D1,D2,R3は、Ri,Ri1,Ri2の制御データであると駆動制御部54,55に認識されて自動的に取得される。したがって、必ずしも、全ての制御レジスタRiに設定値を設定する必要は無く、例えば、一連M個の制御レジスタRi~RiM-1への書込み処理であれば、制御データM個と、アドレスデータ2個とで、合計8×M2ビット長の出力処理で足りる。そして、全てのデータの出力を終えると、ワンチップマイコン40は、動作制御信号ENをON状態からOFF状態に戻せばよく、この動作に対応して、アドレス番号ADRiで特定された駆動制御部では、一連の制御レジスタRiRiM-1に取得した制御データD1に対応する動作を開始する。演出モータM1~Mnは、可動予告演出として稼働されるので、通常は隠蔽状態で原点位置に待機している。したがって、駆動制御部54は、OFF状態の制御データを保持したままであり、通常は、ワンチップマイコン40から、制御データの転送を受ける必要がない。しかし、この本実施例の制御駆動部は、アドレス番号ADRiを特定して制御データDiを受けるので、繰り返しシリアル信号が転送されても、アドレス番号で指定されない駆動制御部54には何の影響も与えない。したがって、本発明の構成によれば、動的なランプ演出を継続的に繰り返すランプ制御用の駆動制御部5555と、稀にしか予告動作を開始しない可動予告演出用の駆動制御部54とを同一構成とすることができる。しかも、ワンチップマイコン40は、モータ駆動信号をランプ駆動信号に付加するか否かを判定する以外は、モータ駆動信号とランプ駆動信号とを同列に扱うことができるので、ワンチップマイコン40の制御負担を軽減することができる。また、ランプ制御用の駆動制御部5555の全部又は一部を、同一アドレス値に設定することで、多数のランプに関する点灯データ制御データの転送処理を纏めることができ、演出制御部22の制御負担が軽減される。例えば、遊技機の右側と左側のランプ群を、常に、同一態様で発光させる場合には、右側のランプ群を駆動する駆動制御部55Rと、左側のランプ群を駆動する駆動制御部55Lとを、同一アドレス値に設定するだけで、点灯データの転送処理を一回で終えることができる。図7は、画像制御部23’画像インタフェイス基板28と画像制御基板23について、その周りの基板も含めて詳細に図示した回路ブロック図である。先に説明した通り、画像制御部23’は、演出制御部22’から制御コマンドCMD’とストローブ信号STB’とシステムリセット信号SYSとを受けて動作している。また、演出制御部を経由して2種類の直流電圧5V,12Vを受けている。図示の通り、画像制御部23’は、演出インタフェイス基板27を経由して制御コマンドを受信して画像制御動作を実行するワンチップマイコン60と、ワンチップマイコン60の制御プログラムなどを記憶するフラッシュメモリ61と、ワンチップマイコン60の指示に基づき表示装置DS1,DS2を駆動するVDPVideoDisplayProcessor62と、画像演出用の画像圧縮データを記憶するグラフィックROMCGROM63と、VDP62の作業領域VideoRAMとして機能するSDRAMSynchronousDynamicRandomAccessMemory64と、ワンチップマイコン60を強制リセットさせるウォッチドッグタイマWDTなどを有して構成されている。図示の通り、ウォッチドッグタイマWDTの出力は、システムリセット信号SYSと共にOR回路の供給されており、OR回路への入力信号の何れかがアクティブレベルになると、ワンチップマイコン60とVDP62とが同期してリセットされるようになっている。したがって、ワンチップマイコン60のプログラム暴走などに起因して制御動作が初期化されると、これに対応して、VDP62の動作を初期化されることになり、矛盾した不自然な画像演出が実行されることがない。また、本実施例では、消費電力を可能な限り抑制するべく、各素子の電源電圧を最小化しており、各素子の電源電圧は、1ワンチップマイコン60が3.3Vと1.25V、2フラッシュメモリ61が1.25V、3VDP62が3.3Vと1.8Vと1.1V、4CGROM63が3.3V、5SDRAM64が1.8Vとなっている。このように本実施例では、省電力化のために多数の直流電圧が必要となり、しかも、複数の電源電圧を有する回路素子については、その供給タイミングを最適化する必要がある。一方、演出制御部22’と画像制御部23’との間の配線ケーブル数を抑制する趣旨から2種類の直流電圧しか配電されていない。そこで、制御端子を有する複数のDC/DCコンバータを配置すると共に、電源シーケンサ65を設けることで、多数の直流電圧を最適なタイミングで各素子に供給している。図8は、電源シーケンサ65の一例としてLM3881nationalsemiconductorの内部構成aと、電源シーケンサ65を使用した場合にも実行される動作タイムチャートbを図示したものである。図8aの電源シーケンサ65の場合には、INV端子がLレベルであると、Hレベルの動作開始指令ENを受けて動作を開始し、TADJ端子に接続されるキャパシタンスで規定されるクロック信号Clockの9周期後に第一制御信号PCNT1が立上り、クロック信号の8周期後に第二制御信号PCNT2が立上り、クロック信号の更に8周期後に第三制御信号PCNT3が立上がる。一方、動作開始指令ENがLレベルに遷移すると、クロック信号の9周期後に第三制御信号PCNT3が立下り、クロック信号の8周期後に第二制御信号PCNT2が立下り、クロック信号の更に8周期後に第三制御信号PCNT3が立下がる。本実施例では、図7に示す通り、動作開始指令ENは、演出制御部22’演出インタフェイス基板27から供給される2種類の直流電圧のAND論理出力となっている。そして、第一制御信号PCNT1は、1.1V生成用のDC/DCコンバータV1の動作イネーブル端子ENに供給され、第二制御信号PCNT2は、3.3V生成用のDC/DCコンバータV2の動作イネーブル端子ENに供給されている。また、第三制御信号PCNT3は、3.3VとのAND論理出力に変換されて、1.8V生成用のDC/DCコンバータV3の動作イネーブル端子ENに供給されている。上記した各DC/DCコンバータは、動作イネーブル端子ENがHレベルとなることを条件に電圧変換動作を開始する。そのため、図8bに示す通り、演出制御部22’から配電される5Vに基づいてDC/DCコンバータV1が最初に機能して、直流電圧1.1Vが生成される。この直流電圧1.1Vは、VDP62に内蔵されたデジタル回路及び内蔵VRAM用の電源電圧であり、他の内蔵回路より先に動作を開始することで、電源投入後のVDP62の正常な動作開始シーケンスが担保される。上記の動作の後に、第二制御信号PCNT2がHレベルになるので、演出制御部22’から配電される12Vを受けるDC/DCコンバータV2が機能して直流電圧3.3Vが生成される。直流電圧3.3Vは、1.25V用のDC/DCコンバータV4に供給されているが、このコンバータV4には、動作イネーブル端子が存在しないので、直ちに、動作を開始して、直流電圧1.25Vが生成される。これら第二制御信号PCNT2に制御されて生成される2種類の直流電圧3.3V,1.25Vは、ワンチップマイコン60、フラッシュメモリ61、及びCGROM63に、ほぼ同タイミングで供給されるので、前記の各回路素子は、電源投入後に遅滞なく動作開始の準備が完了することになる。なお、このタイミングでは、システムリセット信号SYSがLレベルであり、このレベルがしばらく維持された後に、Hレベルに変化するよう電源基板の電源回路が動作しているので、ワンチップマイコン60は、正しく電源リセットされることになる。最後に第三制御信号PCNT3がHレベルに変化すると、第三制御信号PCNT3と3.3VのAND論理出力が、DC/DCコンバータV3に供給されて直流電圧1.8Vが生成される。この直流電圧1.8Vは、VDP62と、DDRSRAM64と、DDRSRAM用の電源回路68とに、ほぼ同タイミングで供給されるので、DDRSRAM64と、VDP62内部のDDRSRAMインタフェイス回路が同期して動作可能状態となる。したがって、システムリセット信号SYSがHレベルに変化すると、VDP62は、円滑に初期設定動作を開始することができる。図9は、VDP62の内部構成と、SDRA64、CGROM63、及びワンチップマイコンとの接続関係を示すブロック図である。VDP62は、ワンチップマイコン60からの指示に基づき、メイン表示装置DS1で実行される一連の変動演出用の画像データ群と、サブ表示装置DS2で実行される予告演出用の画像データ群とを別々に生成して出力する。変動演出用の画像データ群は、ディスプレイコントローラ78aによって最終生成されてLVDSI/F部75に出力され、予告演出用の画像データ群は、ディスプレイコントローラ78bによって最終生成されてDRGBI/F部76に出力されるよう構成されている。ここで、変動演出用の画像データ群と予告演出用の画像データ群は、何れも、連続的に変化する動画データと、連続的には移動しない静止画データとを組合せて構成している。また、変動演出用の画像データ群を構成するRGB画素は、各々8ビット長256階調であって、メイン表示装置DS1での高画質の画像演出を実現している。一方、サブ表示装置DS2では専ら予告演出が実行されるので、通信データ量を抑制して制御負担やケーブル配線などの省スペース化を図るべく、RGB画素を各々6ビット長64階調としている。図示の通り、ワンチップマイコン60とVDP62は、CPUI/F部を経由して接続されており、コマンドメモリ70には、一連の画像演出を特定する多数のコマンドリストが予め格納されている。コマンドリストは、変動演出用と予告演出用に区別されると共に、各々、多種類のリストが用意して演出バリエーションの豊富化を図っている。そして、ワンチップマイコン60は、必要時にシステム制御レジスタ71をアクセスして、実行を開始すべき一連の画像演出を特定する所定のコマンドリストの開始アドレスを設定する。すると、コマンドパーサ構文解析器72は、システム制御レジスタ71で指定されるコマンドリストを解析して、解析結果に対応する内部コードを、動画デコーダ73や静止画デコーダ74などの内部モジュールに渡す。すると、各内部モジュールが動作を開始して、VRAMVideoRAMエリアに必要な画像データを確保すると共に、フレーム画像データを、所定時間毎にLVDSIF部LVDS送信部75やDRGBIF部76に出力する。LVDSIF部75は、フレーム画像データをLVDS信号に変換して出力する部分であり、DRGBIF部76は、デジタルRGB信号を水平/垂直同期信号などの制御信号と共に出力する部分である。なお、DRGBIF部76は、デジタルRGB信号を各8ビット長で出力するが、本実施例では、通信データ量を抑制するべく、下位2ビットを除いた6ビット長のデジタルRGB信号だけを伝送している。したがって、VDP62の内部動作としては、敢えて6ビット長のデジタルRGB信号を生成する必要なく、制御負担が増加することはない。ところで、本実施例では、VDP62による一連の描画動作を高速且つ円滑化するため、CGROM63には、高速に変化する一連の動画を特定する動画圧縮データと、静止画像を特定する静止圧縮データと、が区別して記憶している。そして、CGROM63から、ROMI/F部やCGメモリコントローラを経由して読み出された静止圧縮データは、静止画デコーダ74において伸張されて内蔵VRAM77に一時記憶されるようになっている。一方、CGROM63から読み出された動画圧縮データは、動画デコーダ73において伸張されてSDRAM64に一時記憶されるよう構成されている。すなわち、本実施例では、外付けのSDRAM64をVRAMとして使用するので、内蔵RAMを使用する場合のようにメモリ容量に制限がなく、したがって、例えば、変動演出と予告演出の2系統について、一連の動画圧縮データを連続的にデコードして、SDRAMに先行して確保することもでき、画像処理を高速に実現することができる。また、本実施例のRAM63は、特に、DDRS2DRAMDoubleDataRate2SDRAMで構成されており、SDRAMより高速のデータ転送を実現しており、共通しない2系統の画像データを高速に生成することができる。このようにしてVRAMエリア64,77に確保された画像データは、ディスプレイコントローラ78a,78bに読み出されて、ガンマ補正などの後にLVDS/IF部75やDRGB/IF部76から出力される。図10は、上記した内部構成のVDP62と、メイン表示装置DS1との接続関係について、図7や図9の該当部分LVDS送信部75をより詳細に図示したものである。図示の通り、本実施例のメイン表示装置DS1は、VDP62のLVDS送信部LVDSI/F75に対応するLVDS受信部LVDSI/F81を内蔵して構成されている。図10aに示す通り、LVDSI/F部LVDS送信部75は、RGBデータ24ビットを含んだパラレルデータを、LVDSlowvoltagedifferentialsignaling信号に変換する部分である。LVDSとは、RGBデータなどを低ノイズ、低電力で高速伝送するための低電圧差動伝送方式を意味し、本実施例では、一対の信号伝送ライン1本のツイストペア線に数mAの程度の低レベルの信号電流を送信側から供給する一方、この信号電流を受信側に設けた100Ω程度の終端抵抗で受ける構成を採っている。したがって、電圧振幅は、数100mV程度の低レベルであるが、論理レベルH/Lに対応して電流方向を代えることで確実な信号伝送を実現している。そして、この実施例では、図10aに示す通り、全24ビット長のRGB信号各8ビット長と、水平/垂直同期信号とを含んだ合計28ビット長のパラレルデータTA0~TA6,TB0~TB6,TC0~TC6,TD0~TD6を、LVDS送信部75において、4対の差動信号に変換している。そして、これに、一対の転送クロックの差動信号を加えて、5本のツイストペア線でメイン表示装置DS1に伝送している。なお、図7や図10aでは、これら4対の差動信号を、メイン表示装置DS1の立場から評価して、RXIN0,RXIN0-、RXIN1,RXIN1-、RXIN2,RXIN2-、RXIN3,RXIN3、RXCLK,RXCLK-と記載している。図10bに示すように、転送クロックRXCLKの一周期の間に、ツイストペア線RXIN0,RXIN0-では、G0→R5→R4→R3→R2→R1→R0をシリアル転送し、ツイストペア線RXIN1,RXIN1-では、B1→B0→G5→G4→G3→G2→G1をシリアル転送し、ツイストペア線RXIN2,RXIN2-では、DE→VS→HS→B5→B4→B3→B2をシリアル転送し、ツイストペア線RXIN3,RXIN3-では、NA→B7→B6→G7→G6→R7→R6をシリアル転送している。ここで、R0~R7は、赤色画素の輝度を示す8ビット長データ、G0~G7は、緑色画素の輝度を示す8ビット長データ、B0~B7は、青色画素の輝度を示す8ビット長データである。また、VSやHSは、垂直同期タイミング、水平同期タイミングであることを示し、DEは、DATAENABLEを意味している。なお、NAは未使用である。上記した4対の差動信号を受けるメイン表示装置DS1には、VDP62のLVDS送信部75に対応するLVDS受信部81が設けられている。そして、一連のシリアルデータがパラレル変換されて、4組のパラレルデータRA0~RA6,RB0~RB6,RC0~RC6,RD0~RD6となる。図10bに示すシリアルデータ列から明らか通り、パラレルデータRA0~RA6は、具体的には、R0~R5と、G0の7ビットであり、その他のパラレルデータも、図10bに示すシリアルデータに対応したものである。そして、メイン表示装置は、これらから抽出されるRGB階調データに基づいて画面表示を実現する。このように本実施例では、画素データが、RGB各8ビット256階調であってフルカラーの画像演出を実現することができる。しかも、VDP62とメイン表示装置DS1との信号伝送にLVDS信号を使用するので、電圧振幅が低レベルで足り数100mV、その分だけデジタル信号の立上り時間や立下り時間が短いので、高速通信を実現することができ、高速度に推移する画像演出を滑らかに実現することができる。しかも、コモンモードノイズの影響を受けないので、不自然な画素が生じることもない。また、ケーブル本数が少ないので、省スペース化や低コスト化が実現され、低レベルの電圧によって信号伝送ができるので省電力化を図ることができる。そのため、これらの利点を活用して、より多くの可動演出体を配置して遊技演出を豊富化することができる。因みに、本実施例では、余裕のできたスペースとコストと電力消費を活用して、サブ表示装置を含む多数の可動演出体を搭載し、LEDランプの個数も大幅に増加させている。なお、ツイストペア線RXIN3,RXIN3-では、NA→B7→B6→G7→G6→R7→R6をシリアル転送する構成を採っているので、ツイストペア線RXIN3,RXIN3-を使用しないか、或いは、ツイストペア線RXIN3,RXIN3-でNULLデータをシリアル転送することで、RGB各々6ビットの64階調に抑制することも容易である。ところで、図7に示す通り、メイン表示装置DS1には、上記したLVDS信号とは別に、画像インタフェイス基板28から、2種類の直流電圧12V,3.3VとPWM制御信号VBRとが伝送されている。ここで、直流電圧3.3Vは、LVDS受信部81を含む表示装置DS1の電子回路の電源電圧であり、低い電源電圧によって低電力化を図っている。一方、直流電圧12Vは、LEDランプで構成された液晶バックライト部BLの電源電圧である。本実施例では、複数個が直列接続されたLEDランプによってバックライト部BLを構成し、冷陰極管を使用しないので、回路構成の簡素化と低電力化と高性能化を実現することができる。すなわち、冷陰極管を使用するには、直流32V程度の高電圧を、周波数30kHz~45kHz程度で1000V程度の交流電圧に変換するインバータ回路が必要であり、設置スペースが大きく、消費電力が高い上に数W程度、ノイズ源となっていたが、本実施例では、これらの問題が全て解消される。すなわち、本実施例のバックライト部BLは、12Vの直流駆動であるのでノイズ源とならず、また、インバータ回路も不要であり、消費電力も半分以下に低減される。また、本実施例の表示装置DS1には、12Vの直流電圧を受けて複数のLEDランプに40~65mA程度の駆動電流を供給する駆動回路が内蔵されている。この駆動回路は、PWM制御信号VBRによって、LEDランプの調光を制御可能に構成されており、例えば、遊技客が着席していない遊技機については、バックライトを消灯させることもでき、この意味でも省電力化が実現される。なお、実施例のPWM制御信号VBRは、3.3Vレベルの電圧振幅を有し、デューティ比を0~100の範囲で任意に設定できるよう構成されている。そして、通電状態のLEDに、規定電流40~65mAを流した状態で、デューティ比を適宜に変化させることで、バックライトの輝度を所望レベルに変更することができる。図11は、VDP62と、サブ表示装置DS2との接続関係について、図7や図9の該当部分76,66、80をより詳細に図示したものである。具体的には、VDP62のDRGBI/F部76の他に、画像インタフェイス基板28に配置されたV-by-One方式の送信部66と、中継基板36に配置されたV-by-One方式の受信部80とが記載されている。特に限定されるものではないが、この実施例では、送信部66として、THCV213を使用し、受信部80としてTHCV214を使用している。図11に示す通り、VDP62のDRGBI/F部76は、18ビット長のデジタルRGBデータD17~D0と、水平/垂直同期信号などの3ビット長の制御信号SYCと、イネーブル信号DEとを出力するよう構成されている。ここで、イネーブル信号DEは、これがHレベルであると、デジタルRGBデータD17~D0が出力中であることを示し、イネーブル信号DEがLレベルであると、制御信号SYCが出力中であることを示している。ところで、本実施例では、RGBデータを、各8ビット構成とするのではなく、敢えて、各6ビット長64階調とするのは、伝送データ量を抑制して伝送速度を高めると共に、VDP62と送信部66との配線などの機器構成や、制御動作の簡易化を図ったためである。本実施例では、サブ表示装置DS2を使用して可動演出や予告演出を実行するので、階調レベルを落としても問題がなく、上記の構成を採ることで、他の遊技部材を豊富化することができる。図11には、送信部66THCV213と、受信部80THCV214の内部構成と、両素子の接続関係が示されている。図示の通り、送信部66と受信部80とは、1対のツイストペア線TXOUT,TXOUT-だけ画素データの伝送を実現しており、転送クロックを伝送していない。そのため、ケーブル配線数やコネクタ端子数を低減化することができ、コスト低減と省スペース化を実現できる。また、転送クロックの伝送に伴う高周波ノイズが発生しない利点もある。また、この実施例では、受信部80のLOCKN出力を、送信部66のINIT端子に入力を採ることでハンドシェイクhandshake機能を自動的に実現している。すなわち、データ伝送中で無い状態では、LOCKN出力がLレベルとなって、送信部66に所定個数のシリアルデータを送信すべきことを通知し、これに対応して、送信部66は伝送処理を実行する。伝送処理は、VDP62から受けたRGBデータD17~D0や制御信号SYCをシリアル変換し、これにイネーブル信号DEを付加してツイストペア線TXOUT,TXOUT-にシリアル出力することで実現される。そして、このシリアル信号を受けた受信部80では、RGBデータD17~D0や制御信号SYCをパラレル変換し、イネーブル信号DEと共に、サブ表示装置DS2に出力して適宜な画像演出を実行する。本実施例では、64階調のRGBデータ各8ビットを伝送すれば足りるので、それほどの高速伝送が必要でなく、上記したハンドシェイク動作によって安定したシリアル通信を実現することができる。したがって、予告演出において、キャラクタが不自然に変形したり、サブ表示装置DS2の表示画面にノイズが表示されるなどのおそれがない。また、受信部80は、クロックデータリカバリCDR機能を有しており、具体的には、転送されるシリアルデータのエッジを検出することで、転送クロックを使用することなく、各シリアルデータを正確に取得しているので、この意味でも安定したシリアル通信が実現される。ところで、図11に示すとおり、画像インタフェイス基板28は中継基板36に対して二種類の直流電圧5V,3.3Vを出力している。そして、直流電圧3.3Vは、受信部80やサブ表示装置DS2の論理回路の電源電圧として使用される。一方、直流電圧5Vは、中継基板36に配置されたLEDドライバを経由して、サブ表示装置DS2のLEDバックライトBLを発光させている。LEDドライバは、直流電圧5Vを25~35V程度に昇圧して、LEDランプ群に供給している。そして、バックライトBLは、直列接続された10個程度のLEDランプによって構成されており、各LEDランプは、15~25mA程度の駆動電流によって発光している。但し、必ずしも、LEDランプを直列接続する必要はなく、全てのLEDランプを並列接続する構成、或いは、LEDランプの直列接続と並列接続とを組み合わせる構成を採ることもできる。このような場合には、必ずしも、直流電圧5Vを昇圧する必要がなく、LEDドライバを省略又は簡素化することができる。このように本実施例では、サブ表示装置DS2のバックライトBLについても冷陰極管を使用せず、LEDバックライトBLを使用するので、回路構成の簡素化と低電力化を実現することができる。なお、LEDドライバを制御することで、バックライト光をPWM制御することもできる。以上本発明の実施例について詳細に説明したが、具体的な記載内容は、特に本発明を限定するものではない。例えば、実施例では、VDPと62と、メイン表示装置DS1に、LVDS送信部75とLVDS受信部81とを各々内蔵させたが図12a参照、これに代えて、図12b~図12dの構成を採ることもできる。すなわち、LVDS送信部75とLVDS受信部81の全部又は一部を外付け回路とするのも好ましい。何れの場合も伝送路は、LVDS信号路で構成されるので、回路構成の簡素化は維持される。但し、特に、図12aと、図12cの構成が望ましい。また、例えば、実施例では、V-by-One用の送信部66と受信部80を外付け回路としたが図13a参照、これに代えて、図13b~図13dの構成を採ることもできる。すなわち、送信部66と受信部80の全部又は一部をVDP62やサブ表示装置DS2に内蔵させるのも好ましい。何れの場合も伝送路は、V-by-One信号路で構成されるので、回路構成の極限的な簡素化が達成される。また、本実施例のサブ表示装置DS2は、遊技盤に設けられるものに限定されず、枠側部材の所定箇所、例えば、上皿8の所定箇所やガラス扉6の所定箇所等に設けるようにしてもよい。この場合、遊技盤裏側の制御基板上に設けられたVDP62からの信号伝送経路がメイン表示装置DS1への伝送経路よりも長くなり、伝送経路が長くなるとノイズの影響を受ける可能性も高まるが、本件のV-by-One方式を採用することで回路構成の簡素化のみならず、耐ノイズ性能を高めることができ、ノイズに起因した誤動作を抑制し安定した描画を行なうことができる。なお、本発明の適用は、必ずしも、弾球遊技機に限定されないのは勿論である。"