"孔が形成された絶縁性あるいは半導体の層と、前記層の前記孔内に設けられた貫通電極とを備えた半導体装置であって、前記貫通電極は、前記孔の底面を覆うととともに、前記孔の側面のうち、前記孔の開口から、前記孔の開口と前記孔の底面との間の所定の位置までの第1の領域を未被覆とし、前記所定の位置から、前記孔の底面までの第2の領域を覆うシード層と、めっき層とを備え、前記めっき層は、前記シード層と、前記第1の領域の少なくとも一部とを覆う半導体装置。請求項1に記載の半導体装置において、前記孔の側面は、孔の外側に向かって突出している半導体装置。請求項1に記載の半導体装置において、前記孔の側面には、孔の周方向に沿ったリング状の溝が複数形成されている半導体装置。請求項1乃至3のいずれかに記載の半導体装置において、前記シード層は、前記孔の側面に対し、間欠的に設けられている半導体装置。請求項4に記載の半導体装置において、前記孔の側面には、孔の周方向に沿ったリング状の溝が複数形成されており、前記溝のうち、孔の底面側の部分に前記シード層が形成されている半導体装置。請求項1乃至5のいずれかに記載の半導体装置において、前記孔の開口の径をLとした場合、前記孔の開口から前記孔の底面に向かってL/10以上の位置までの領域が前記第1の領域とされる半導体装置。請求項6に記載の半導体装置において、前記孔の開口の径をLとした場合、前記孔の開口から前記孔の底面に向かってL/2以上の位置までの領域が前記第1の領域とされる半導体装置請求項1乃至7のいずれかに記載の半導体装置において、前記めっき層は、前記孔内部を埋め込むとともに、前記孔の開口から突出しないように設けられ、前記めっき層上には、導体材料が配置される半導体装置。請求項1乃至7のいずれかに記載の半導体装置において、前記めっき層は、前記孔内部を埋め込むとともに、前記孔の開口から突出している半導体装置。請求項1乃至9に記載の半導体装置において、前記孔の側面は絶縁膜、あるいは、絶縁膜および金属の拡散を防止するためのバリア膜からなる多層膜で覆われており、前記絶縁膜、あるいは、前記多層膜上に前記シード層が形成されている半導体装置。請求項1乃至10に記載の半導体装置において、前記孔が形成される前記層は、半導体基板である半導体装置。絶縁性あるいは半導体の層に孔を形成する工程と、前記孔の底面を覆うととともに、前記孔の側面のうち、前記孔の開口から、前記孔の開口と前記孔の底面との間の所定の位置までの第1の領域を未被覆とし、前記所定の位置から、前記孔の底面までの第2の領域を覆うシード層を形成する工程と、前記シード層と、前記第1の領域のうち少なくとも一部とを覆うめっき層を形成する工程とを備える半導体装置の製造方法。請求項12に記載の半導体装置の製造方法において、シード層を形成する前記工程では、前記孔の底面および側面を覆うシード層を形成した後、前記シード層のうち、前記孔の開口側から、前記孔の開口と前記孔の底面との間の所定の位置までの領域を選択的に除去し、前記シード層により覆われていない前記第1の領域を形成する半導体装置の製造方法。しかしながら、特許文献1に記載された方法では、Au膜805が貫通孔の底面にのみ設けられており、貫通電極がボトムアップで成長していくため、貫通電極の形成に時間を要するという課題がある。また、特許文献2に記載された方法では、シード層が孔901の内壁全面に形成されているため、無電解めっきを行うと、孔901の開口付近のめっき成長が孔901の内部のめっき成長に比べて速くなる。これは、孔901の開口付近では、めっき液の交換が頻繁に行われるためである。そのため、孔901の開口がめっき層で埋まってしまい、孔901内部にボイドが発生してしまうという課題がある。本発明によれば、孔が形成された絶縁性あるいは半導体の層と、前記層の前記孔内に設けられた貫通電極とを備えた半導体装置であって、前記貫通電極は、前記孔の底面を覆うととともに、前記孔の側面のうち、前記孔の開口から、前記孔の開口と前記孔の底面との間の所定の位置までの第1の領域を未被覆とし、前記所定の位置から、前記孔の底面までの第2の領域を覆うシード層と、めっき層とを備え、前記めっき層は、前記シード層と、前記第1の領域の少なくとも一部とを覆う半導体装置が提供される。ここで、本発明の半導体装置は、半導体デバイスが搭載された半導体チップであってもよく、また、半導体デバイスが搭載されていないものたとえば、一対の半導体チップ間に設置されるシリコンスペーサであってもよい。また、シード層は、第2の領域全面を覆っていてもよく、第2の領域の一部を覆うものであってもよい。さらに、めっき層は、第1の領域の少なくとも一部を覆うものであればよく、第1の領域全面を覆うものであってもよい。このような本発明によれば、孔の側面のうち、孔の開口から、孔の開口と孔の底面との間の所定の位置までの領域は、シード層により覆われていない第1の領域とされている。従って、孔の開口付近でめっき液の交換が頻繁に行われても、孔の開口部分に直接めっき層が析出することがないので、孔内にボイドが形成された状態で、孔の開口付近がめっき層で埋まってしまうことを防止できる。また、本発明では、孔の底面および側面の一部にシード層が形成されているので、孔の底面にのみシード層を形成する場合にくらべ、めっき層を速く形成することができる。これにより、貫通電極の形成時間を短縮することができる。また、本発明によれば、上述した半導体装置の製造方法も提供することができる。すなわち、本発明によれば、絶縁性あるいは半導体の層に孔を形成する工程と、前記孔の底面を覆うととともに、前記孔の側面のうち、前記孔の開口から、前記孔の開口と前記孔の底面との間の所定の位置までの第1の領域を未被覆とし、前記所定の位置から、前記孔の底面までの第2の領域を覆うシード層を形成する工程と、前記シード層と、前記第1の領域のうち少なくとも一部とを覆うめっき層を形成する工程とを備える半導体装置の製造方法も提供することができる。本発明によれば、貫通電極の形成に時間を要さず、貫通電極内でのボイドの発生を抑制できる半導体装置、およびこの半導体装置の製造方法を提供することができる。以下、本発明の実施形態を図面に基づいて説明する。第一実施形態図1には、本実施形態の半導体装置1が示されている。まず、本実施形態の半導体装置1の概要について説明する。なお、尚、以下の説明では、既に説明した部分と同一の部分については、同一符号を付してその説明を省略する。半導体装置1は、孔111が形成された絶縁性あるいは半導体の層11と、層11の孔111内に設けられた貫通電極12と、を備えるものである。貫通電極12は、シード層121と、めっき層122と、を備える。シード層121は、孔111の底面111Aを覆う。また、シード層121は、孔111の側面111Bのうち、孔111の開口から、孔111の開口と孔111の底面111Aとの間の所定の位置までの第1の領域を未被覆とし、この第1の領域以下、未被覆領域という111B1を除いた領域前記所定の位置から、前記孔111の底面111Aまでの第2の領域を被覆している。めっき層122は、シード層121と、未被覆領域111B1の少なくとも一部具体的には、未被覆領域111B1のうち、少なくとも前記所定の位置から、前記所定の位置と前記孔111の開口との間の位置までの領域と、を覆う。次に、半導体装置1について、詳細に説明する。本実施形態の半導体装置1は、半導体の層11としての半導体基板11と、貫通電極12と、配線層13と、電極14とを備える。半導体基板11は、たとえば、シリコン基板であり、この半導体基板11には、表裏面を貫通する孔111が形成されている。本実施形態では、孔111の径は、半導体基板11の裏面側から表面側まで略一定であり、たとえば、孔111は円柱形状となっている。この孔111の側面および、半導体基板11の裏面図1では、上面に位置する面を覆うように、絶縁膜15が設けられている。この絶縁膜15は、半導体基板11の孔111の側面および、半導体基板11の裏面を直接覆っている。絶縁膜15としては、たとえば、SiO2、SiN、SiONの単層膜、または、それらの積層構造である。本実施形態では、図示しないが、絶縁膜15上に、この絶縁膜15を覆うバリア膜が設けられていてもよい。絶縁膜15と前記バリア膜で多層膜が形成される。バリア膜は、金属の拡散を防止するためのものであり、たとえば、TiN、TaN、TiW、Ti、Ta、Crの単層膜または積層構造である。半導体基板11の表面側には、半導体基板11の表面を覆うように配線層13が設けられている。この配線層13を貫通するように電極プラグ16が設けられており、配線層13および電極プラグ16が孔111の半導体基板11の表面側の開口から露出する。すなわち、配線層13および電極プラグ16が孔111の底面を構成している。なお、電極プラグ16としては、たとえば、タングステン等の材料を使用することができる。貫通電極12は、シード層121と、めっき層122と、バンプ123とを備える。シード層121は、導体層であり、たとえば、絶縁膜15上、および孔111の底面111A上に直接設けられたTi膜と、このTi膜上に設けられたCu膜とを有するものである。なお、シード層121は、Ti膜と、Cu膜の積層膜に限らず、たとえば、Al、Pd等の膜であってもよい。このシード層121は、孔111の底面111Aおよび孔111の側面111Bの一部を覆う。より詳細に説明すると、シード層121は、孔111の底面111Aおよび、側面111Bのうち底面111Aから、底面111Aと孔111の半導体基板11裏面側の開口との間の所定位置までの領域の全面を一体的に覆っており、図1に示すように、断面略コ字型となっている。換言すると、シード層121は、孔111の側面111Bのうち、孔111の半導体基板11の裏面側の開口から孔111の深さ方向に沿った所定の位置孔111の半導体基板11の裏面側の開口から、前記開口と孔111の底面111Aとの間の所定の位置までの領域を覆っておらず、この領域は、未被覆領域111B1となっている。ここで、孔111の開口の径をLとした場合、開口から孔111の底面111Aに向かってL/10以上の領域、さらに好ましくは、L/2以上の位置までの領域が未被覆領域111B1とされているすなわち、図1に示すHがL/10以上、好ましくはL/2以上である。また、未被覆領域111B1の長さ図1に示すHは、側面111Bの開口から底面111Aまでの長さの50~80であることが好ましい。めっき層122は、たとえば、Cu、Ni、Auの単層あるいは積層構造であり、シード層121および未被覆領域111B1の全面を覆っている。このめっき層122は、孔111内部を充填する柱状となっている。また、めっき層122は、孔111の開口から突出しないように設けられている。ここでは、めっき層122の半導体基板11裏面側の表面は、孔111の開口の位置と略一致している。また、めっき層122の半導体基板11裏面側の表面の中心部は、孔111の内側に向かって若干窪んでいる。バンプ123は、めっき層122上に設けられた導体材料であり、半導体基板11の裏面から突出している。このバンプ123は半田バンプである。なお、半田ぬれ性を向上させるために、めっき層122と、バンプ123との間にAu膜を設けてもよい。電極14は、半導体基板11の表面側に設けられており、配線層13上に設けられている。電極14は、配線層13を貫通する電極プラグ16にも接触している。この電極14は、たとえば、半田バンプである。次に、本実施形態の半導体装置1の製造方法について説明する。はじめに、本実施形態の半導体装置1の製造方法の概要について説明する。半導体装置1の製造方法は、半導体基板11に孔111を形成する工程と、孔111の底面111Aを覆うととともに、孔111の側面111Bのうち、孔111の開口から、孔111の開口と孔111の底面111Aとの間の所定の位置までの第1の領域を未被覆とし、この第1の領域未被覆領域111B1を除いた領域前記所定の位置から、前記孔の底面までの第2の領域を覆うシード層121を形成する工程と、シード層121と、前記未被覆領域111B1の少なくとも一部とを覆うめっき層122を形成する工程とを備える。以下に、図2,3を参照して、本実施形態の半導体装置1の製造方法について詳細に説明する。まず、図2Aに示すように、あらかじめ配線層13、電極プラグ16、電極14を設けた半導体基板11の裏面を研削し、薄化する。この際、配線層13側にシリコン、ガラス、テープ等の支持体を貼りあわせておくことが望ましい。ここで、半導体基板11は、ウェハの状態でも個片化されたチップの状態でも良い。次に、図2Bに示すように、半導体基板11に孔111を形成する。具体的には、半導体基板11の裏面にSi酸化膜を形成し、フォトリソグラフィー技術を用いて、Si酸化膜の所定の位置に開口を形成する。開口が形成されたSi酸化膜をマスクとして、ドライエッチングを行い、半導体基板11の一部を選択的に除去することにより、孔111を形成する。ドライエッチングのエッチャントとしては、たとえば、フルオロカーボン、SF6等のガスを使用することができる。その後、Si酸化膜を除去する。本実施形態では、孔111の形状は、半導体基板11の表面側から裏面側までの径が略一定である形状いわゆるストレート形状であるが、このような形状の孔111は、温度、エッチャント、時間等のエッチング条件を調整することで、形成することが可能である。次に、半導体基板11の裏面上および孔111の内部を覆う絶縁膜15を設ける。半導体基板11の裏面と、孔111の側面、孔111の底面111Aを覆うように、絶縁膜15をCVD等により形成する。その後、孔111の底面111Aの絶縁膜15をドライエッチングにより、選択的に除去する図2C。孔111の底面の絶縁膜15を除去する際に、半導体基板11裏面上に設けられた絶縁膜15が消失した場合は、孔111を除いた部分に、フォトリソグラフィー技術とCVD等の技術を使用して再度絶縁膜15を形成してもよい。次に、孔111内部にシード層121を形成する。シード層121の形成方法としては、たとえば、スパッタ、蒸着法等があげられる。次に、半導体基板11の裏面全面および孔111の底面111A、側面111B全面に対し、フォトレジストを塗布する。フォトレジストの塗布方法としては、スピンコート、印刷、ラミネート等が例示できる。その後、このフォトレジストに対し、光を照射する。ここで、光の照射方法としては、全面露光孔111の上方から半導体基板11に対し垂直に光を照射する方法あるいは斜め露光孔111の上方から半導体基板11に対し斜めに光を照射する方法が例示できる。このとき孔111の底面111Aおよび孔111の側面111Bのうち所定の高さ位置までの領域までは、光が届きにくい。そのため、露光量、露光時間等の条件を調整することにより、フォトレジストのうち、孔111の底面111Aおよび孔111の側面111Bのうち所定の高さ位置までの領域までを覆う部分は、露光されず、現像を行った際に、フォトレジストが選択的に残ることとなる。すなわち、現像を行うと、半導体基板11の裏面全面および、孔111の側面111Bのうち、孔111の半導体基板11の裏面側の開口側から孔111の深さ方向に沿った所定の位置までの領域を覆うフォトレジストが選択的に除去され、シード層が露出することとなる。シード層のうち、露出したシード層をエッチングにより選択的に除去する。その後、フォトレジストを除去する。これにより図3Aに示すようなシード層121が得られるとともに、未被覆領域111B1が形成されることとなる。次に、図3Bに示すように、めっき層122を形成する。孔111の内部を充填するように、無電解めっき法により、めっき層122を形成する。なお、シード層121がCuの場合は、Pd触媒処理によりCu上のみにPd層を形成しておき、無電解めっき法でCuまたはNiを析出させることが好ましい。また、シード層121がAlの場合は、ジンケート処理によりZn層を形成しておき、無電解めっき法でNiを析出させることがこのましい。ここで、孔111の開口付近には、未被覆領域111B1が形成されており、シード層121が設けられていないが、めっき層122は孔111の開口まで成長する。このとき、未被覆領域111B1からは、直接、めっき層122は成長しない。なお、めっき層122は、孔111の開口から突出しないように形成するが、これは、めっき層122のめっき時間、めっき温度等を調整することで、可能となる。その後、めっき層122上に、はんだディッピング法、はんだペースト印刷法、はんだ堆積法等によって、バンプ123を形成する。以上のような工程により、図1に示される半導体装置1を得ることができる。以下に、本実施形態の作用効果について説明する。本実施形態においては、図1に示すように、孔111の側面のうち、半導体基板11の裏面側の開口から、この開口と孔111の底面111Aとの間の所定の位置までの領域は、シード層121により覆われていない未被覆領域111B1とされている。未被覆領域111B1がなく、側面111B全面がシード層121で覆われている場合には、図9に示すように、孔の開口がめっき層122で埋まってしまい、孔内部に大きなボイドBが発生してしまう。これは、孔の開口付近では、めっき液の交換が頻繁に行われるため、孔の開口付近のめっき成長が孔の内部のめっき成長に比べて速くなるからである。これに対し、本実施形態では、未被覆領域111B1を設けているため、孔111の開口付近でめっき液の交換が頻繁に行われても、孔111の開口部分に直接めっき層122が析出することがないので、孔111内にボイドが形成された状態で、孔111の開口付近がめっき層122で埋まってしまうことを防止できる。また、本実施形態では、孔111の底面111Aおよび側面111Bの一部にシード層121が形成されているので、孔111の底面111Aにのみシード層を形成する場合にくらべ、めっき層122を速く形成することができる。これにより、貫通電極12の形成時間を短縮することができる。また、孔の側面全面をシード層で覆ってしまうと、めっき層は等方的に成長するため、図9に示したように、孔から大きく突出することとなる。そのため、バンプを形成する前段で、CMP等による平坦化処理を行う必要がある。これに対し、本実施形態では、シード層121により覆われていない未被覆領域111B1を形成しているため、めっき層122が孔111から突出する前にめっき層122の成長を止め、孔111からめっき層122が突出してしまうことを防止することができる。これにより、CMP等の平坦化処理が不要となるため、半導体装置1の製造にかかるコストの低減を図ることができる。また、本実施形態では、孔111の開口径をL図1参照とした場合、孔111の開口から孔111の底面111Aに向かってL/10以上の領域を未被覆領域111B1としている。これにより、めっき層122が孔111の開口から突出してしまうことを容易に防止できる。すなわち、未被覆領域111B1がL/10未満である場合には、めっき層122が孔111の開口から突出しないように、めっき層122を精度よく形成しなければならないが、L/10以上とすることで、めっき層122をより緩やかな条件で成長させることができる。また、未被覆領域111B1をL/10未満とし、めっき層122が孔111の開口から突出しないようにした場合には、シード層121上に形成されるめっき層122の厚みが薄くなる。そのため、バンプ123を形成する際のめっき層122のはんだによる食われに対して、十分な耐性がないおそれがある。これに対し、本実施形態では、未被覆領域111B1をL/10以上としているので、シード層121上に形成されるめっき層122の厚みを確保することができ、バンプ123を形成する際のはんだによる食われに対して、めっき層122の耐性を十分なものとすることができる。さらに、本実施形態では、孔111の開口径をLとした場合、孔111の開口から孔111の底面111Aに向かってL/2以上の領域を未被覆領域111B1とすることもできる。この場合には、めっき層122は、孔111の側面111Bから中心に向かってL/2の距離だけ成長した時点で中心部まで充填される。また、めっき層122は、等方的に成長するため、シード層121上端からも、孔111の開口へ向かってL/2の距離だけ成長する。以上より、開口側から孔111の深さ方向に沿ってL/2以上の領域を未被覆領域111B1とすれば、めっき層122中のボイド量を最小限に抑え、さらに、めっき層122を、孔111の開口よりも凸形状にならないように制御できる。第二実施形態図4を参照して、本発明の第二実施形態について説明する。前記実施形態では、半導体装置1の孔111の径は、半導体基板11の裏面側から表面側まで略一定であり、孔111の形状は、いわゆるストレート形状であった。これに対し、本実施形態では、図4A、Bに示すように、孔211の側面211Bは、孔211の外側に向かって突出している。孔211の形状は、いわゆるボウイング形状である。本実施形態では、孔211の側面211Bは孔211の外側に向かって円弧状に突出している。孔211の径は、孔211の深さ方向の略中央部分で最も大きくなっており、孔211の半導体基板11表面側の開口と、半導体基板11裏面側の開口とは径が略等しくなっている。その他の点においては、本実施形態の半導体装置2と、半導体装置1とは同じである。このような半導体装置2は、図4A、Bに示すように、第一実施形態の半導体装置1と同様の方法で製造することができる。なお、図4Aは、シード層121を形成した工程を示すものであり、図4Bは、完成した状態の半導体装置2を示すものである。孔211をボウイング形状に形成する際には、孔211をドライエッチングで形成する際に、イオンの直進性を低下させ、散乱性を向上させて、半導体基板11の厚み方向と、基板面内方向とにエッチングが進むようにすればよい。具体的には、ドライエッチングを行う際に、真空度を下げるとともに、温度を上げ、エッチング条件を適宜調整すればよい。このような本実施形態によれば、前記実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。本実施形態では、孔211がボウイング形状であるため、めっき層122が孔211から抜けてしまうことを防止できる。めっき層122と、シード層121が設けられていない未被覆領域111B1との密着性は良好でない。そのため、貫通電極12に引っ張る力が加わったり、半導体基板11が変形して、貫通電極12に力が加わったりした場合に、めっき層122が孔211から抜けやすくなる。しかしながら、本実施形態では、孔211が開口の径が深さ方向の中心部の径よりも小さいボウイング形状となっているのでめっき層122の抜けを確実に防止できる。また、孔211の形状をボウイング形状とすることで、第一実施形態のようにストレート形状の孔111を形成する場合にくらべ、半導体基板11のエッチング条件を緩和することができる。すなわち、孔211をボウイング形状とすることで、孔211の形成が容易となる。第三実施形態図5を参照して、本発明の第三実施形態について説明する。本実施形態では、半導体基板11の孔311の側面311Bには、孔311の周方向に沿ったリング状の溝311Cが複数形成されている。また、第一および第二実施形態では、シード層121が孔111の側面111Bおよび底面111Aに対し連続的に設けられていたが、本実施形態のシード層321は、孔311の側面311Bに対し、間欠的に設けられている。その他の点は、第一実施形態と同様である。以下に、本実施形態の半導体装置3について詳細に説明する。図5Dに示すように、半導体基板11の孔311はいわゆるスキャロップ形状となっている。溝311Cの側面は略円弧状に湾曲している。溝311Cは隙間なく配列されており、複数、たとえば、4本設けられている。この複数の溝311Cの全面を覆うように絶縁膜15が設けられている。本実施形態の貫通電極32は、前記実施形態と同様のバンプ123と、めっき層122と、シード層321とを備える。シード層321は、孔311の底面全面および、側面311Bの一部を覆うように設けられている。具体的には、シード層321は、孔311の底面全面および、溝311Cのうち、孔311の底面111A側の部分たとえば、溝311Cを構成する面のうち、底面111A側から2/3以下の領域のみを覆う。シード層321は、孔311の側面311Bに対し、間欠的に設けられているのである。また、シード層321は、全ての溝311C上に設けられているのではなく、複数の溝311Cのうち、孔311の開口と孔311の底面111Aとの中心部分近傍の溝311C上のみに設けられている。本実施形態では、シード層321は、半導体基板11の裏面側から2番目の溝311Cと、3番目の溝311Cの孔311の底面側の部分を覆っている。換言すると、本実施形態では、孔311の側面311Bのうち、半導体基板11裏面側の開口から、開口と孔311の底面111Aとの間の所定の位置までの領域第一番目の溝311Cの表面および第二番目の溝311Cの開口側の部分がシード層321により覆われていない未被覆領域311B1となっている。これに加え、第三番目の溝311Cの開口側の部分と、第四番目の溝311Cの表面略全面も、シード層321により覆われていない未被覆領域となっている。従って、本実施形態では、複数の未被覆領域が点在して設けられていることとなる。なお、シード層321は、前記各実施形態のシード層121と同様の材料で構成される。次に、図5を参照して、本実施形態の半導体装置3の製造方法について説明する。半導体基板11に孔311を形成する。この孔311はいわゆるボッシュ法により形成することができる。具体的には、まず、配線層13、電極プラグ16、電極14が設けられた半導体基板11上に開口が形成されたマスクを設ける。そして、ドライエッチングにより、第一番目の溝311Cを形成する図5A。次に、図5Bに示すように、第一番目の溝311Cを覆うように、保護膜38を形成する。保護膜38は、フッ化物であり、フッ素系のハロゲンガス等を供給することで形成される。次に、再度ドライエッチングを行うことで、第二番目の溝311Cを形成する。その後、第二番目の溝311Cを覆うように、保護膜38不図示を形成する。このような操作を繰り返すことで、複数の溝311Cが完成する。次に、保護膜38を洗浄により除去し、溝311Cの表面を露出させる。その後、前記実施形態と同様に絶縁膜15を設ける。次に、シード層321をスパッタ法により形成する。スパッタ法を用いた場合、孔311の半導体基板11裏面側の開口から見て影となる部分は膜が形成されない。従って、図5Cに示すように、孔311の底面と、溝311Cのうち孔311の開口側からみえる部分にのみシード層321が形成されることとなる。その後、前記各実施形態と同様の方法でめっき層122、バンプ123を設ける。以上の工程により、図5Dに示すような半導体装置5が得られる。なお、本実施形態では、フォトレジストを使用せずに、孔311の底面と、溝311Cのうち孔311の開口側からみえる部分にのみシード層321を形成したが、シード層321の形成方法は、このような方法に限られない。第一実施形態、第二実施形態と同様に、孔311の側面全面にシード層を形成し、その後、フォトレジストを塗布する。次に、光を照射して孔の側面の所定の高さ位置までフォトレジストを選択的に残す。そして、このフォトレジストをマスクとして未被覆領域のシード層をエッチングすることにより、シード層321を形成してもよい。だたし、本実施形態のように、フォトレジストを使用せずに、孔311の底面と、溝311Cのうち孔311の開口側からみえる部分にのみシード層321を形成することで、シード層321を簡便に形成することができる。このような本実施形態によれば、前記各実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。本実施形態では、孔311の形状がスキャロップ形状となっているので、めっき層122の抜けを防止できる。特に、本実施形態では、シード層321が断続的に設けられているため、めっき層122の孔311に対する密着性が低くなるが、孔311の形状をスキャロップ形状としているので、めっき層122の抜けを効果的に防止できる。さらに、本実施形態では、シード層321は、溝311Cのうち、孔311の底面側の部分のみを覆うように孔311の側面311Bに対し、間欠的に設けられている。このようにシード層321を間欠的に設けることで、連続したシード層を形成する場合に比べて、シード層321で発生する内部応力を低減させることができる。シード層で大きな内部応力が発生した場合、半導体基板11にクラックが発生することがあるが、本実施形態では、シード層321で発生する内部応力を低減させることができるので、半導体基板11でのクラックの発生を確実に抑制することができる。また、孔311をスキャロップ形状とし、孔311の側面311Bに対し連続的にシード層を形成してしまうと、めっき層にボイドが発生する可能性がある。めっき層は、シード層の形状を保ったまま、成長するため、孔311の側面311Bに対し連続的にシード層を形成してしまうと、めっき層にボイドが発生してしまうことがあると考えられるのである。これに対し、本実施形態のように、孔311をスキャロップ形状とし、孔311の側面311Bに対し、シード層321を間欠的に設けることで、めっき層122中でのボイドの発生を抑制することができる。第四実施形態図6を参照して、本発明の第四実施形態について説明する。第一乃至第三実施形態では、めっき層122の表面は、孔111,211,311の開口の位置と略一致していたのに対し、本実施形態の半導体装置4では、図6Bに示すように、めっき層422の表面が孔111の開口よりも孔111の内部側に存在する。めっき層422は、未被覆領域111B1の全面を覆っておらず、未被覆領域111B1のうち、シード層121上の位置から、シード層121と孔111の半導体基板11裏面側の開口との間の途中位置までを覆っている。なお、めっき層422とめっき層122とは同様の材料で構成される。他の点は、第一実施形態と同様である。このような本実施形態では、図6Aに示すように、めっき層422を形成する際に、孔111の内部側でめっき層422の成長を止めればよい。このような本実施形態によれば、第一実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。めっき層422の成長にばらつきがあっても、バンプ123により貫通電極42の高さを容易に揃えることができる。第五実施形態図7を参照して、本発明の第五実施形態について説明する。第一乃至第四実施形態では、めっき層122,422は、孔111,211,311の内部を埋め込むように柱状に設けられていた。これに対し、本実施形態では、図7に示すように、めっき層522は、膜状となっている。本実施形態の貫通電極52は、シード層121と、めっき層522と、はんだ523とを備える。本実施形態の半導体装置5は、貫通電極52の構造が異なる点以外は、第一実施形態の半導体装置1と同じである。めっき層522は、シード層121を覆うとともに、未被覆領域111B1のうち、シード層121上の位置から、シード層121と孔111の開口との間の途中位置までを覆っている。めっき層522の内側の空隙には、導電材料であるはんだ523が埋め込まれている。このはんだ523は、めっき層522の内側に配置された柱状部と、この柱状部上に設けられ孔111の開口から突出した突出部とを備える。このような半導体装置5は、めっき層522を形成する時間を短くすることにより、第一実施形態と同様の方法で製造することができる。具体的には、図7Aに示すようにシード層121を形成した後、図7Bに示すように、シード層121上に膜状のめっき層522を形成する。その後、図7Cに示すように、めっき層522の内側の空隙を埋め込むように、はんだ523を設ける。はんだ523は、はんだディッピング法、はんだ堆積法等により設けることができる。このような本実施形態によれば、第一実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。本実施形態では、めっき層522を膜状に設けているため、めっき層522の成長に時間を要しない。第六実施形態図8を参照して、本発明の第六実施形態について説明する。第一乃至第五実施形態では、めっき層122,422,522は、孔111,211,311の開口から突出していなかった。これに対し、本実施形態のめっき層622は、孔111の開口から突出している。本実施形態の貫通電極62は、シード層121と、めっき層622とを備えるものとなる。他の点は、第一実施形態と同様である。めっき層622は、シード層121および未被覆領域111B1を覆うとともに、孔111の内部を埋め込む柱状部と、この柱状部上に設けられ、孔111の開口から突出した突出部とを備える。突出部上には、Au層等を設けてもよく、また、突出部上にはんだ層を設けてもよい。このような半導体装置6は、めっき層622の成長時間を長くすることにより、第一実施形態と略同様の方法で製造することができる。なお、本実施形態における絶縁膜のうち、半導体基板11の裏面上の絶縁膜の膜厚は数100~数1000Å以上あることが好ましいが、孔111の側面を覆う絶縁膜の膜厚は、自然酸化膜程度であってもよい。このような本実施形態によれば、第一実施形態と略同様の効果を奏することができるうえ、以下の効果を奏することができる。本実施形態では、孔111の内部を埋め込む柱状部と、この柱状部上に設けられ、孔111の開口から突出した突出部とを備えるめっき層622が設けられているので、貫通電極62を形成する際に、はんだバンプを設ける必要がない。これにより、貫通電極62の形成に必要な製造工程を短縮することができる。なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。たとえば、前記各実施形態では、孔111、211,311の開口の径をLとした場合、開口側から孔の深さ方向に沿ってL/10以上の位置までの領域を未被覆領域111B1としたが、これに限られるものではない。さらに、前記各実施形態では、絶縁膜15上に直接シード層121,321を形成したが、これに限らず、絶縁膜を覆うバリア膜を設け、バリア膜上にシード層121,321を直接形成してもよい。また、第二実施形態では、孔211の底面111Aおよび側面211Bの全面を覆うようにシード層121を形成した後、シード層上にフォトレジストを設け、シード層の一部をエッチングにより除去したが、シード層121の形成方法は、これに限られない。たとえば、孔211の側面211Bが大きく湾曲しているような場合において、スパッタ法によりシード層121を形成すると、シード層121は、孔211の底面111Aと、孔211の側面211Bのうち、底面111A側の部分にのみ形成されることとなる。従って、このようにしてシード層121を形成すればフォトレジストを設ける必要がなく、シード層121を簡便に形成することができる。さらに、前記各実施形態では、孔111.211,311の形状を、それぞれいわゆるストレート形状、ボイウング形状、スキャロップ形状としたが、これに限らず、たとえば、孔の形状を孔の径が底面側に向かって小さくなる順テーパ形状、孔の径が開口側から底面側に向かって大きくなる逆テーパ形状としてもよい。孔の形状を順テーパ形状とすれば、孔の側面にシード層を形成しやすくなる。また、半導体基板に複数の孔を設ける場合に、孔の配列ピッチが狭くても対応することが可能となる。一方、孔の形状を逆テーパ形状とすれば、めっき層の抜けを確実に防止できる。さらに、前記第一実施形態、第二実施形態、第四実施形態~第六実施形態では、孔111,211の側面111B,211Bに対し、連続的に形成されたシード層121が設けられていたが、これに限らず、孔111,211の側面111B、211Bに対し間欠的にシード層を設けてもよい。また、前記各実施形態では、孔111,211,311の底面111A全面を覆うように、シード層121,321が設けられていたが、これに限らず、底面111Aの一部にシード層により覆われない領域が形成されていてもよい。ただし、前記各実施形態のように孔の底面全面を覆うようにシード層を形成した方が、めっき層の成長速度を速めることができるとともに、めっき層の孔からの抜けを確実に防止できる。また、前記各実施形態では、貫通電極12,32,42,52,62は、半導体基板11を貫通するものであったが、これに限らず、たとえば、半導体基板上に設けられた絶縁性の層を貫通するものであってもよい。さらには、前記各実施形態では、半導体装置1~6の半導体基板11の表面には配線層13が設けられていたが、配線層はなくてもよい。たとえば、本発明にかかる半導体装置を、半導体チップ間に設置され、半導体チップ同士を電気的に接続するシリコンスペーサとしてもよい。"