主面を有する基板と、前記主面上に配置された溝部と、前記基板上の前記溝部を跨いで配置された固定素子部と、を有し、前記溝部の内部には、前記固定素子部に平面視で重複する位置に前記基板および前記固定素子部の少なくとも一方を用いて形成された凸部が設けられ、前記凸部は接合面を有し、該接合面側に配線が配置され、前記配線を介して前記基板と前記固定素子部とが接続されたことを特徴とする機能素子。前記凸部は、前記基板を用いて形成され、前記凸部の前記接合面は、前記基板の前記主面と同一平面にあることを特徴とする請求項1に記載の機能素子。前記基板と前記固定素子部との間には、前記凸部の接合面以外の少なくとも一部に絶縁膜が設けられたことを特徴とする請求項1または2に記載の機能素子。前記固定素子部は、固定電極部を含み、前記基板上には、可動部が配置され、前記可動部は、前記固定電極部に対向する位置に可動電極部を設けたことを特徴とする請求項1乃至3のいずれか1項に記載の機能素子。前記基板は絶縁材料で構成され、前記固定素子部は半導体で構成されたことを特徴とする請求項1乃至4のいずれか1項に記載の機能素子。請求項1乃至5のいずれか1項に記載の機能素子を備えたことを特徴とするセンサー素子。請求項1乃至5のいずれか1項に記載の機能素子を備えたことを特徴とする電子機器。基板の主面上に溝部と、前記溝部の内部の少なくとも一部に凸部と、形成する工程と、前記溝部の内部、及び前記凸部の接合面に配線を形成する工程と、前記接合面の上方に前記配線を介して固定素子部を接合する工程と、を含み、前記配線を形成する工程後において、前記凸部の前記接合面上に形成された前記配線の表面は、前記基板の前記主面よりも突出していることを特徴とする機能素子の製造方法。前記配線を形成する工程後において、前記凸部の前記接合面に形成された前記配線上にバッファ膜を形成する工程を含むことを特徴とする請求項8に記載の機能素子の製造方法。前記配線を形成する工程後において、前記基板の前記主面上に絶縁膜を形成し、少なくとも前記凸部の前記接合面の部分の前記絶縁膜を除去する絶縁膜形成工程を含み、前記絶縁膜形成工程後において、前記凸部の前記接合面に形成された前記配線の表面は、前記基板の前記主面に形成された前記絶縁膜の表面よりも突出していることを特徴とする請求項8または9に記載の機能素子の製造方法。前記基板はアルカリ金属イオンを含む材料で構成され、前記固定素子部は半導体材料で構成され、前記固定素子部を接合する工程は、前記基板と前記固定素子部とを陽極接合により接合することを特徴とする請求項8乃至10のいずれか1項に記載の機能素子の製造方法。しかしながら、特許文献1、特許文献2においては、単層の半導体基板において絶縁分離した可動構造体をドライエッチング等で空洞を形成して浮かせる構成となるため、可動構造の厚みや形状に制約があり、高感度化や耐衝撃性の点で問題があった。特に、特許文献1に記載の物理量センサー素子では、固定電極及び可動電極の各々が導通しないように電極指を個別に絶縁分離する必要があり、製造効率が低下するという問題がある。さらにSOI基板は一般的に高価であり、製品コストが大きくなる問題があった。そこで、本発明は、上記問題点に着目し、製造効率の低下を抑制した機能素子、センサー素子、電子機器、および機能素子の製造方法を提供することを目的とする。本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。[適用例1]主面を有する基板と、前記主面上に配置された溝部と、前記基板上の前記溝部を跨いで配置された固定素子部と、を有し、前記溝部の内部には、前記固定素子部に平面視で重複する位置に前記基板および前記固定素子部の少なくとも一方を用いて形成された凸部が設けられ、前記凸部は接合面を有し、該接合面側に配線が配置され、前記配線を介して前記基板と前記固定素子部とが接続されたことを特徴とする機能素子。上記構成により、配線を溝部内に配置するので、基板上に配置する他の構成要素との短絡を回避することができる。また溝部に凸部を形成し、溝部に配置された配線を凸部の接合面に配置した状態で、基板上に配置された固定素子部と接続させることにより、配線の固定素子部に接続する部分の厚みを厚くすることなく配線と固定素子部とを接続することができる。これにより、配線の厚み方向の平坦性を維持した状態で固定素子部とを接着させることができるため、配線と固定素子部との電気的接続の信頼性を高めた機能素子となる。[適用例2]前記凸部は、前記基板を用いて形成され、前記凸部の前記接合面は、前記基板の前記主面と同一平面にあることを特徴とする適用例1に記載の機能素子。上記構成により、凸部の強度は基板の強度で確保できるので、配線と固定素子部との電気的接続の信頼性を高めることができる。[適用例3]前記基板と前記固定素子部との間には、前記凸部の接合面以外の少なくとも一部に絶縁膜が設けられたことを特徴とする適用例1または2に記載の機能素子。上記構成により、配線と基板上の他の構成要素との絶縁性が確保することができる。この場合、固定素子部と前記絶縁膜とを接続することになるが、固定素子部と基板上の他の構成要素との絶縁性も確保することができる。[適用例4]前記固定素子部は、固定電極部を含み、前記基板上には、可動部が配置され、前記可動部は、前記固定電極部に対向する位置に可動電極部を設けたことを特徴とする適用例1乃至3のいずれか1例に記載の機能素子。上記構成により、可動部は加速度等を受けることにより固定電極との相対位置が変化するが、この相対位置の変化により可動部に設けた可動電極部と固定電極部との間の静電容量が変化する。したがって、静電容量の変化をモニターすることにより、機能素子に印加された加速度等の物理量を検出するセンサーを実現することができる。[適用例5]前記基板は絶縁材料で構成され、前記固定素子部は半導体で構成されたことを特徴とする適用例1乃至4のいずれか1例に記載の機能素子。上記構成により、基板と固定素子部とを容易に絶縁分離することができる。[適用例6]適用例1乃至5のいずれか1例に記載の機能素子を備えたことを特徴とするセンサー素子。上記構成により、基板と固定素子部との接続の信頼性を高めるとともに、固定素子部と基板上の他の構成要素との絶縁の信頼性を高めたセンサー素子となる。[適用例7]適用例1乃至5のいずれか1例に記載の機能素子を備えたことを特徴とする電子機器。上記構成により、基板と固定素子部との接続の信頼性を高めるとともに、固定素子部と基板上の他の構成要素との絶縁の信頼性を高めた電子機器となる。[適用例8]基板の主面上に溝部と、前記溝部の内部の少なくとも一部に凸部と、形成する工程と、前記溝部の内部、及び前記凸部の接合面に配線を形成する工程と、前記接合面の上方に前記配線を介して固定素子部を接合する工程と、を含み、前記配線を形成する工程後において、前記凸部の前記接合面上に形成された前記配線の表面は、前記基板の前記主面よりも突出していることを特徴とする機能素子の製造方法。上記方法により、基板と固定素子部との接続の信頼性を高めるとともに、固定素子部と基板上の他の構成要素との絶縁の信頼性を高めることができる。また、配線を形成する工程後において、凸部の接合面上に形成された配線の表面は、基板の主面よりも突出しているので、基板上に固定素子部を接合したときに凸部と固定素子部とを強固に接合することができる。[適用例9]前記配線を形成する工程後において、前記凸部の前記接合面に形成された前記配線上にバッファ膜を形成する工程を含むことを特徴とする適用例8に記載の機能素子の製造方法。上記方法により、配線と固定素子部との間にバッファ膜を入れることで、凸部の接合面上に形成された配線の表面を基板の主面よりも突出させることができる、また突出量をバッファ膜で調整することができ、凸部と固定素子部とをより強固に接合することができる。[適用例10]前記配線を形成する工程後において、前記基板の前記主面上に絶縁膜を形成し、少なくとも前記凸部の前記接合面の部分の前記絶縁膜を除去する絶縁膜形成工程を含み、前記絶縁膜形成工程後において、前記凸部の前記接合面に形成された前記配線の表面は、前記基板の前記主面に形成された前記絶縁膜の表面よりも突出していることを特徴とする適用例8または9に記載の機能素子の製造方法。上記方法により、配線と基板上の他の構成要素との絶縁性を確保することができる。この場合、固定素子部と前記絶縁膜とを接続することになるが、固定素子部と基板上の他の構成要素との絶縁性も確保することができる。また、前記絶縁膜を形成する工程後において、前記凸部の前記接合面の前記接合面に形成された前記配線の表面は、前記基板の前記主面に形成された前記絶縁膜の表面よりも突出しているので、基板上に固定素子部を接合したときに凸部と固定素子部とを強固に接合することができる。[適用例11]前記基板はアルカリ金属イオンを含む材料で構成され、前記固定素子部は半導体材料で構成され、前記固定素子部を接合する工程は、前記基板と前記固定素子部とを陽極接合により接合することを特徴とする適用例8乃至10のいずれか1例に記載の機能素子の製造方法。上記方法により、基板と固定素子部とを強固に接合することができる。また、基板をアルカリ金属イオンを含む絶縁性のガラス基板とすれば、基板と固定素子部とを容易に絶縁分離することができる。以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。図1に、本実施形態に係る機能素子の平面図を示し、図2に本実施形態に係る機能素子の斜視図を示す。本実施形態の機能素子10は、基板12上に半導体基板66図5、図9参照を積層し、この積層された半導体基板66から、可動部68と、固定素子部第1の固定電極指78、第2の固定電極指80と、をエッチングにより型抜きしたのち、リッド64で封止した構成を有している。基板12は、半導体基板66と接合する主面16を有し、主面16は、主面16の平面視で半導体基板66の外周となる領域であってリッド64が接合される枠型の外周部18と、後述する端子電極を備える端子部20とを有する。また基板12の主面16の平面視で半導体基板66の内側となる位置には、凹部22が配置されている。凹部22は、後述の可動部68と基板12との干渉を回避するためのものである。よって凹部22は主面16内であって可動部68と対向する位置に形成される。なお、後述のように、基板12の主面16には絶縁層62図5等参照が形成され、絶縁層62の表面が半導体基板66と接合する接合面14となる。また凹部22の外周に沿って第1の溝部24が配置され、第1の溝部24の外周に沿って離間した位置には第2の溝部26が配置されている。また第1の溝部24及び第2の溝部26とは離間した位置には第3の溝部28が配置されている。第1の溝部24、第2の溝部26、第3の溝部28は、それぞれ主面16の外周部18の内側となる領域から端子部20に亘って配置される。図1において、第1の溝部24、第2の溝部26は図1においては全体としてU字型に配置されているが、各溝は互いに離間した形状であれば他の形状であってもよい。基板12の構成材料としては、具体的には、高抵抗なシリコン材料、ガラス材料を用いるのが好ましく、特に、半導体基板66がシリコン材料を主材料として構成されている場合、アルカリ金属イオン可動イオンを含むガラス材料例えば、パイレックス登録商標のような硼珪酸ガラスを用いるのが好ましい。これにより、半導体基板66がシリコンを主原料として構成されている場合、基板12と半導体基板66とを陽極接合することができる。また、基板12をアルカリ金属イオンを含む絶縁性のガラス基板とすれば、基板12と半導体基板66とを容易に絶縁分離することができる。なお、基板12は、必ずしも絶縁性を有さなくても良く、例えば低抵抗シリコン材からなる導電性基板であっても良い。その場合は、基板12と半導体基板66との間に絶縁膜を挟んで双方を絶縁分離する。さらに、第1の溝24、第2の溝26、第3の溝28の壁面にも絶縁膜を形成した上で、第1の配線30、第2の配線36、第3の配線42を配置し、各配線間の短絡を防止する。また、基板12の構成材料は、半導体基板66の構成材料との熱膨張係数差ができるだけ小さいのが好ましく、具体的には、基板12の構成材料と半導体基板66の構成材料との熱膨張係数差が3ppm/°C以下であることが好ましい。これにより、基板12と半導体基板66との間の残留応力を低減することができる。また、第1の溝部24の底面には第1の溝部24に沿って第1の配線30が配置され、第2の溝部26の底面には第2の溝部26に沿って第2の配線36が配置され、第3の溝部28の底面には第3の溝部28に沿って第3の配線42が配置されている。第1の配線30は、後述の第1の固定電極指78と電気的に接続する配線である。第2の配線36は、後述の第2の固定電極指80と電気的に接続する配線である。第3の配線42は、後述の固定部76と電気的に接続する配線である。なお、第1の配線30、第2の配線36、第3の配線42の端部端子部20に配置される端部は、それぞれ第1の端子電極34、第2の端子電極40、第3の端子電極46となる。第1の配線30、第2の配線36、第3の配線42の構成材料としては、それぞれ導電性を有するものであれば、特に限定されず、各種電極材料を用いることができるが、例えば、ITOIndimTinOxide、IZOIndiumZincOxide、In3O3、SnO2、Sb含有SnO2、Al含有ZnO等の酸化物透明電極材料、Au、Pt、Ag、Cu、Alまたはこれらを含む合金等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。中でも、前述の各配線の構成材料としては、透明電極材料特にITOを用いることが好適である。各配線がそれぞれ透明導電材料で構成されていると、基板12が透明であった場合、半導体基板66から型抜きされる固定素子部を構成する固定電極部第1の固定電極指78、第2の固定電極指80の面上に存在する異物等を基板12の固定電極指とは反対の面から容易に視認することができ、機能素子10の検査を容易に行うことができる。可動部68は、半導体基板66からエッチングにより型抜されて形成されたものであり、アーム70、可動電極指72、可撓部74、固定部76により構成されている。このうち、アーム70、可動電極指72、可撓部74は、基板12の凹部22に対向する位置、すなわちZ軸方向から見て凹部22に囲まれる位置に配置される。図1に示すように、アーム70は、X軸方向に長手方向を有するものであり、その長手方向の両端に可撓部74が配置されている。可動電極指72は、アーム70の長手方向X軸方向の側面において、アーム70の長手方向に一定の間隔でアーム70の長手方向に垂直な方向Y軸方向に延出するように櫛歯状に複数配置されたものである。可撓部74はX軸方向からの力を受けてX軸方向に撓み変形するものである。固定部76は、可撓部74の端部に接続されるとともに基板12に接合するものである。また固定部68の一方は、基板12上の第3の溝部28を跨ぐ位置に配置されている。第1の固定電極指78は、基板12上の第1の溝部24及び第2の溝部26を跨ぐ位置に配置される。また第1の固定電極指78は、Z軸方向から見て凹部22と一部が重なるように配置される。また第2の固定電極指80は、第1の固定電極指80と平行に配置され、基板12上の第1の溝部24及び第2の溝部26を跨ぐ位置に配置される。そして、第2の固定電極指80は、第1の固定電極指78と同様に、Z軸方向から見て凹部22と一部が重なるように配置される。そして第1の固定電極指78、第2の固定電極指80は、櫛歯状に配置された可動電極指72の間に挟まれる位置ごとに配置される。図3に、図1に示される第1の固定電極指、第2の固定電極指等を含む領域の拡大図を示し、図3aは平面図、図3bは図3aのA-A線断面図、図3cは図3aのB-B線断面図を示す。また、図4に、図1に示される固定部等を含む領域の拡大図を示し、図4aは平面図、図4bは図4aのC-C線断面図を示す。図3に示すように、第1の溝部24の第1の固定電極指78に対向する位置第1の固定電極指78に平面視で重複する位置には凸部54が形成されている。そして第1の配線30は、第1の溝部24の内部から凸部54の上面接合面54a上にかけて配置される。よって凸部54の上面54aの部分は第1の固定電極指78と接続する接続部32となる。この接続部32と第1の固定電極指78とが接続することにより、第1の端子電極34は、第1の配線30接続部32を介して第1の固定電極指78と電気的に接続する。また第1の配線30の厚み寸法は、第1の溝部24の深さ寸法より小さいため、第1の配線30が、主面16から露出することはなく、第2の固定電極指80と接続することはない。図3に示すように、第2の溝部26の第2の固定電極指80に対向する位置第2の固定電極指80に平面視で重複する位置には凸部56が形成されている。そして第2の配線36は、第2の溝部26の内部から凸部56の上面接合面56aにかけて配置される。よって凸部56の上面56aの部分は第2の固定電極指80と接続する接続部38となる。この接続部38と第2の固定電極指80とが接続することにより、第2の端子電極40は、第2の配線36接続部38を介して第2の固定電極指80と電気的に接続する。また第2の配線36の厚み寸法は、第2の溝部26の深さ寸法より小さいため、第2の配線36が、主面16から露出することはなく、第1の固定電極指78と接続することはない。図4に示すように、第3の溝部28の固定部76に対向する位置固定部76に平面視で重複する位置には凸部58が形成されている。そして第3の配線42は、第3の溝部28の内部から凸部58の上面接合面58aにかけて配置される。よって凸部58の上面58aの部分は固定部76と接続する接続部44となる。この接続部44と固定部76とが接続することにより、第3の端子電極46は、第3の配線42接続部44、固定部76、可撓部74、アーム70を介して可動電極指72と電気的に接続する。よって、上記構成において、第1の固定電極指78と、第1の固定電極指78に-X軸方向から対向する可動電極指72と、の間で第1のコンデンサーを形成し、第2の固定電極指80と、第2の固定電極指80にX軸方向から対向する可動電極指72との間で第2のコンデンサーを形成する。この状態で機能素子10が、例えば-X軸方向に加速度を受けると、アーム70及び可動電極指72は慣性の力を受けて機能素子10を基準としてX軸方向に相対変位する。このとき第1の固定電極指78と、第1の固定電極指78に-X軸方向から対向する可動電極指72との間隔は狭くなるので第1のコンデンサーの静電容量は増加する。また第2の固定電極指80と、第2の固定電極指80にX軸方向から対向する可動電極指72との間隔は広くなるので第2のコンデンサーの静電容量は減少する。一方、アーム70及び可動電極指72が機能素子10を基準として-X軸方向に変位すると、第1のコンデンサーの静電容量は減少し、第2のコンデンサーの静電容量は増加する。したがって、第1の端子電極34と第3の端子電極46との間で検出される第1のコンデンサーの静電容量の変化と、第2の端子電極40と第3の端子電極46との間で検出される第2のコンデンサーの静電容量の変化と、の差分をモニターすることにより機能素子10に印加される加速度等の物理量の大きさとその向きを検知することができる。そして本実施形態のように2つのコンデンサーの静電容量の変化の差分をモニターするので、高い感度で加速度等の物理量を検知するセンサー素子として用いることができる。なお、図3、図4に示すように、基板12上には絶縁層62が積層されている。この絶縁層62は、第1の配線30が第1の固定電極指78と接続する位置接続部32、図3b参照、第2の配線36が第2の固定電極指80と接続する位置接続部38、図3c参照、第3の配線42が固定部76と接続する位置接続部44、図4b参照において取り払われ、それらの部分において各配線を露出させている。また絶縁層62は、各端子電極上では取り払われ、各端子電極は露出している。よって絶縁膜62は、基板12の主面16のうち、凸部54、56、58の接合面上面54a、56a、58a、および各端子電極以外の領域に配置されることになる。図5に、溝部に配置された配線及び凸部の詳細図を示す。図5の左図は、第1の溝部24、第2の溝部26、第3の溝部28の内部に、それぞれ凸部54、56、58を形成した箇所の断面図を示し、右図は第1の溝24、第2の溝26、第3の溝28の内部にそれぞれ凸部54、56、58を形成していない箇所の断面図を示している。第1の溝部24、第2の溝部26、第3の溝部28は、図5の右図に示すような形状となっており、半導体基板66第1の固定電極指78、第2の固定電極指80、固定部76がこれらを跨ぐように基板12上に配置されている。第1の配線30、第2の配線36、第3の配線42は、図5の右図に示すように、第1の溝部24、第2の溝部26、第3の溝部28に配置されている。なお各配線の幅は、各溝部の底面の幅よりも狭く設計され、かつ各配線の幅方向の中央を通過するように配置されている。一方、図5の左図に示すように、第1の溝部24の第1の固定電極指78に対向する位置、第2の溝部26の第2の固定電極指80に対向する位置、第3の溝部28の固定部76に対向する位置には凸部54、56、58が形成されている。よって、第1の配線30、第2の配線36、第3の配線42は、図5の左図に示すように、それぞれ凸部54、56、58の端面82接合面及び側面84を覆うように配置される。また、凸部54、56、58の端面82上面54a、56a、58aは、基板12の主面16と同一平面を形成する。したがって、各配線の凸部54、56、58の端面82に配置される部分が上述の接続部32、38、44となる。さらに接続部32、38、44上には接点層60が配置されている。接点層60は、半導体基板66がシリコンで形成されている場合は、シリコンと共晶を形成する材料で形成することが好適であり、Au等が好適であり、またAl等も好適である。この接点層60を設けることにより、半導体基板66第1の固定電極指78、第2の固定電極指80、固定部76と各配線との間の接触抵抗を低減することができる。また上述のように、各配線と半導体基板66との間にバッファ膜として接点層60を入れることで、凸部54、56、58の接合面上に形成された各配線の表面を基板12の主面16よりも突出させることができる、また突出量を接点層60で調整することができ、凸部と半導体基板66とをより強固に接合することができる。また上述のように、基板12には、接続部32、38、44および各端子電極が形成された部分を除いて絶縁層62が配置されている。本実施形態においては、この絶縁層62の表面が半導体基板66と接合する接合面14を形成する。そしてこの絶縁層62の厚みは、接続部32、38、44と接点層60とを足し合わせた厚みと同程度もしくは、それよりもやや薄い厚みとなるように形成される。ここで絶縁層62をSiO2で形成することにより、半導体基板66と基板12とを絶縁層62を介して陽極接合することができる。基板12上の溝に配置された各配線と基板12上に配置された半導体基板66固定電極指等と電気的に接続する場合は、各配線の半導体基板66に対向する位置にAu等のバンプを配置して、バンプを押しつぶしつつ、半導体基板66を基板12に接合する方法も考えられる。しかしこのような方法を用いた場合、各配線、バンプにより形成され溝中の配線から半導体基板に至る電気的接続を行なう部材配線バンプの厚みが増すことになるため、厚み方向の剛性が低下し、各配線と半導体基板66との電気的接続の信頼性が低下する。しかし、本実施形態のように、各配線が凸部54、56、58の端面82上面54a、56a、58a及び側面84に配置する構成を適用し、各配線の一部を形成し凸部54、56、58の端面82に形成された接続部32、38、44を半導体基板66に接続する構成とする。これにより、各配線の厚みを厚くすることなく各配線と半導体基板66第1の固定電極指78、第2の固定電極指80、固定部76との電気的接続が行なえるため、半導体基板66と電気的に接続する部材配線の厚み方向の剛性を確保することができる。さらに各配線を薄く形成できるので、各配線接続部32、38、44の凸部54、56、58の端面82上での平坦性を維持することができる。これにより各配線と半導体基板66との電気的接続の信頼性を高めることができる。また、本実施形態では、凸部54、56、58の端面82を、基板12の主面16と同一平面を形成するように配置している。これにより、後述のように、凸部54、56、58の形成を各溝部の形成と同時に行うことができるので、製造工程を簡略化することができる。さらに、凸部54、56、58の強度は、基板12の強度で確保できるので、各配線と半導体基板66との電気的接続の信頼性を高めることができる。図6に、本実施形態の機能素子の製造工程を示し、図6aは溝部及び凸部を形成する工程、図6bは基板に配線材料を積層する程、図6cはエッチングにより配線を形成する工程を示す。また図7に、本実施形態の機能素子の製造工程を示し、図7aは基板に接点層材料を積層する工程、図7bはエッチングにより接点層を形成する工程、図7cは基板に絶縁膜を積層する工程を示す。さらに図8に、本実施形態の機能素子の製造工程を示し、図8aはエッチングにより接点層及び配線を露出させる工程、図8bは基板と半導体基板とを接合する工程、図8cは半導体基板を薄膜化する工程を示す。そして、図9に、本実施形態の機能素子の製造工程を示す図であり、半導体基板の薄膜化後エッチング前の平面図を示す。本実施形態の機能素子10の製造工程について図6乃至図9を用いて説明する。なお、図6乃至図8の左図は各溝部の内部に凸部を形成した箇所の断面図を示し、右図は各溝部の内部に凸部を形成していない箇所の断面図を示す。先ず図6aに示すように、基板12の主面16において、ウェットエッチングまたはドライエッチング等のエッチング処理により、第1の溝部24、第2の溝部26、第3の溝部28を形成する。また各溝部を形成する前に基板12の主面16に凹部22図6~図8にて不図示を形成する。このとき、第1の溝部24の第1の固定電極指78に対向する位置、第2の溝部26の第2の固定電極指80に対向する位置、第3の溝部28の固定部76に対向する位置では凸部54、56、58の外形を残す形でエッチングを行なう。これにより、端面82及び側面84を有する凸部54、56、58が形成されるが、端面82は主面16と同一平面となる。そして、図6bに示すように、スパッタ等により配線材料例えばITOを基板12上に堆積させ、図6cに示すように、第1の配線30、第2の配線36、第3の配線42となる部分を残して配線材料のエッチングを行なう。これにより各配線が形成されるとともに、凸部54には接続部32が、凸部56には接続部38が、凸部58には接続部44が形成される。次に、図7aに示すように、スパッタ等によりバッファ層としての接点層の材料例えばAuを基板12上に堆積させ、図7bに示すように、接点層60を形成する位置を残して接点層材料のエッチングを行なう。これにより接続部32、38、44上に接点層60が形成される。このとき、接点層60の上面が基板12の主面16に対し突出している。そして図7cに示すように、低温CVDやスパッタ等により絶縁層62例えばSiO2を基板12上に堆積させる。このとき、絶縁層62の厚みが各配線接続部32、38、44と接点層60とを足し合わせた厚みと同程度か、それよりもやや薄くなる程度に堆積させる。そして、図8aに示すように、絶縁層62の接点層60及びその周囲の配線を覆う部分のエッチングを行い、接点層60接続部32、38、44を露出させる。この状態で、接点層60の半導体基板66との接続面86は、基板12上に配置された絶縁層62の半導体基板66との接合面14と同一平面を形成するか、絶縁層62の接合面14よりやや半導体基板66側に位置するように出っ張る形となる。そして、後述の出っ張る形の方が半導体基板66との導電接合をより強固にできる。そして、図8bに示すように半導体基板66を基板12上に載置し、陽極接合法により基板12と半導体基板66とを接合する。上述のように接点層60接続部32、38、44が絶縁層62より半導体基板66側に出っ張っている場合は、接点層60接続部32、38、44が半導体基板66に圧接され、接続部32、38、44と半導体基板66とが接点層60を介して電気的に接続する。次に、図8cに示すように、必要に応じて半導体基板66を研磨等により薄膜化する。このような工程を経ることにより、図9に示すように、基板12上に、固定電極指や可動部68が型抜きされる前の半導体基板66が接合した状態となる。最後に、第1の固定電極指78、第2の固定電極指80、可動部68アーム70、可動電極部72、可撓部74、固定部76の外形に倣ったエッチングを半導体基板66に行ない、リッド64を外周部18に接続して固定電極指や可動部68を封止することにより、本実施形態の機能素子10が形成される。なお、本実施形態では、基板12の主面16に絶縁層62を形成し、その絶縁層62の表面を半導体基板66と接合する接合面14としているが、絶縁層62を形成しなくても本実施形態の機能素子10を実現することができる。このとき、基板14の主面16が接合面14となる。そして基板12を絶縁層62と同一材料SiO2で形成した場合、基板12と半導体基板66とを陽極接合により接合することができる。図10に本実施形態の機能素子の変形例を示す。変形例に示す機能素子90は、上述の機能素子10と類似するが、半導体基板66と各配線とを電気的に接続させるための凸部54、56、58は設けず、半導体基板66側に凸部92を設けた点で相違する。よって、凸部92は、半導体基板66において、第1の固定電極指78となる部分であって第1の配線30に対向する位置、第2の固定電極指80となる部分であって第2の配線36に対向する位置、固定部76となる部分であって第3の配線42に対向する位置、にそれぞれ形成される。この凸部92はドライエッチングやウェットエッチング等により形成することができる。一方、基板12上に配置された絶縁層62の凸部92に対向する部分をエッチングすることにより第1の配線30、第2の配線36、第3の配線42が露出され、各配線の露出した部分には接点層60が形成されている。変形例における機能素子90において、基板12上の第1の溝部24、第2の溝部26、第3の溝部28、第1の配線30、第2の配線36、第3の配線42、絶縁層62、接点層60等の製造工程は上述同様であるので、説明を省略する。いずれの実施形態に係る機能素子10、90においても、機能素子10、90を駆動する集積回路IC等に接続して物理量センサーを構築することが可能である。例えばICを角速度検出回路や加速検出回路、圧力検出回路として形成することにより、ジャイロセンサー、加速度センサー、圧力センサーとして構成することができる。またいずれの実施形態に係る機能素子10、90を、デジタルカメラ、パーソナルコンピュータ、携帯電話機、医療機器、各種測定機器等に搭載した電子機器を構築することができる。