"被処理物を、表面に凹部が形成され、当該凹部を含む表面にCu膜が形成されたものとし、Cu膜を流動させて凹部内をCuで埋め込むリフロー方法において、被処理物を、吸着電極を有する静電チャック部に当該吸着電極に設定電圧を印加して吸着保持する工程と、静電チャック部を支持する基台を加熱し、当該基台からの伝熱で被処理物を設定温度で加熱する工程と、を含み、被処理物が設定温度に達するまでに吸着電極への印加電圧を設定電圧まで上昇させ、設定電圧に到達すると、一定の電圧降下速度で印加電圧を減少させて電圧の印加を停止し、被処理物を設定温度で加熱することを特徴とするリフロー方法。前記設定温度を100°C~300°Cの範囲の温度とすることを特徴とする請求項1記載のリフロー方法。前記Cu膜の流動が開始された後、Cu原子及びCuイオンの少なくとも一方を被処理物表面に供給することを特徴とする請求項1または請求項2記載のリフロー方法。請求項1~4のいずれか1項に記載のリフロー方法を利用した半導体装置の製造方法であって、被処理物を半導体基板の一方の面側に有する絶縁膜中にパターニング形成した溝部とし、この被処理物を真空中で加熱する脱ガス工程と、前記被処理物を水素プラズマに曝して不純物を除去する不純物除去工程と、前記溝部内面にバリア層を形成するバリア層形成工程と、前記バリア膜を覆うようにCu膜を形成するCu膜形成工程と、を含み、この溝部を含む表面にCu膜が形成されたものに対し、上記リフロー方法を実施することを特徴とする半導体装置の製造方法。前記バリア膜は、Ta,Ti,W,Ru,V,Co,Nbのうち、少なくとも一種を含む材料で構成されることを特徴とする請求項4項記載の半導体装置の製造方法。本発明は、以上の点に鑑み、被処理物表面に形成した微細な凹部の内部に、その全体に亘って隙間無くかつ効率よく導電材料たるCuを埋め込み形成でき、導電性に優れた配線を得ることに最適なリフロー法及び半導体装置の製造方法を提供することをその課題とするものである。上記課題を解決するために、被処理物を、表面に凹部が形成され、当該凹部を含む表面にCu膜が形成されたものとし、Cu膜を流動させて凹部内をCuで埋め込むリフロー方法は、被処理物を、吸着電極を有する静電チャック部に当該吸着電極に設定電圧を印加して吸着保持する工程と、静電チャック部を支持する基台を加熱し、当該基台からの伝熱で被処理物を設定温度で加熱する工程と、を含み、被処理物が設定温度に達するまでに吸着電極への印加電圧を設定電圧まで上昇させ、設定電圧に到達すると、一定の電圧降下速度で印加電圧を減少させて電圧の印加を停止し、被処理物を設定温度で加熱することを特徴とする。本発明によれば、静電チャック部に被処理物を載置した後、吸着電極に所定の電圧を印加すると共に、基台の加熱を開始する。印加する電圧は、基台の温度上昇に応じて連続的または段階的に増加させる。この場合、設定電圧まで連続して電圧を増加する場合、基台、ひいては、被処理物の温度が設定温度に達するまでに印加電圧が設定電圧に達するように、電圧上昇速度が設定される。次に、設定電圧に到達すると、印加する電圧を一定の電圧降下速度で減少させ、吸着電極への電圧印加を停止する。このとき、基台、ひいては、被処理物の温度が設定温度の近傍まで達しているようにする。そして、静電チャック部で被処理物を吸着することなく、一定の時間、設定温度で被処理物を加熱処理する。この場合、一定の電圧上昇速度で設定電圧まで吸着電極に電圧を印加し、一定の電圧降下速度で減少させて吸着電極への電圧印加を停止するまでの時間は、吸着電極への電圧印加を停止した後の加熱時間の50以下の範囲に設定することが望ましい。これにより、被処理物表面にパターニング形成した微細な凹部の内部にその全体に亘って隙間無くかつ効率よく導電材料たるCuを埋め込み形成できる。この場合、一定の電圧上昇速度で設定電圧まで吸着電極に電圧を印加し、一定の電圧降下速度で減少させて吸着電極への電圧印加を停止するだけであるので、被処理物の温度を考慮して吸着電極への電圧印加をオンオフ制御し、または、逆電圧を印加したりする上記従来例のように複雑な制御を必要としない。なお、本発明において、前記設定温度を100°C~300°Cの範囲の温度とすれば、Cuが凹部の隅々まで空洞を生じることなく確実に行き渡らせることが確認された。ところで、Cu膜の形成に先立って、凹部内面がバリア膜で覆われているような場合、リフロー処理でこのCu膜を流動させると、金属または金属化合物からなるバリア膜とCuとの濡れ性がよく、かつ、密着性が高いので、特にバリア膜側のCuが流動し難くなる。結果として、溝部内での流動性が異なることで埋め込み特性が悪化、つまり、トレンチ内部に空洞が生じた状態でCuが固化する。このような場合には、前記Cu膜の流動が開始された後、Cu原子及びCuイオンの少なくとも一方を被処理物表面に供給することが好ましい。これにより、予め形成された被処理物から流動するCuに、Cu原子またはCuイオンが更に付着し、流動するCuと共に凹部内へと埋め込まれることで、一度のリフロー処理で、凹部内に空洞が生じることなくCuが埋め込まれる。また、上記課題を解決するために、請求項1~4のいずれか1項に記載のリフロー方法を利用した本発明の半導体装置の製造方法は、被処理物を半導体基板の一方の面側に有する絶縁膜中にパターニング形成した溝部とし、この被処理物を真空中で加熱する脱ガス工程と、前記被処理物を水素プラズマに曝して不純物を除去する不純物除去工程と、前記溝部内面にバリア層を形成するバリア層形成工程と、前記バリア膜を覆うようにCu膜を形成するCu膜形成工程と、を含み、この溝部を含む表面にCu膜が形成されたものに対し、上記リフロー方法を実施することを特徴とする。これによれば、溝部内に、隙間無くかつ効率よく導電材料たるCuが埋め込まれ、導電性に優れた配線層を持つ半導体装置を得ることができる。この場合、バリア膜は、Ta,Ti,W,Ru,V,Co,Nbのうち、少なくとも一種を含む材料からなるものとすればよい。以下、図面を参照して、被処理物を、シリコンウエハ等の半導体基板であってその表面に形成した絶縁膜中に凹部たる溝部トレンチを形成したものとし、この溝部内にCu配線層を形成する場合を例に、本発明の実施形態のCu層形成方法及びこれを利用した半導体装置の製造方法を説明する。図1を参照して、Sは、本発明の実施形態の製造方法を実施してCu層が埋め込み形成される半導体装置である。半導体装置Sは、トランジスタ等の素子が形成されたシリコンウエハからなる基板11の素子形成面側に、例えばSiO2からなる層間絶縁膜12を形成した後、基板11に達する状態の接続孔13が形成され、接続孔13内に、例えばタングステンからなる配線層14が埋め込み形成される。その後、層間絶縁膜12上に、例えばSiO2からなる他の層間絶縁膜15が形成される。そして、層間絶縁膜15上に図示省略のレジストパターンが形成され、このレジストパターンをマスクとし、ドライエッチングにより層間絶縁膜15に、配線用の溝部16が形成される図1a参照。ここで、溝部16は、その底部の幅Wが例えば10nm~40nm程度になるように形成され、その深さDは、例えば80nm~200nm程度になるように形成されたものである。そして、このような溝部16の内部に、例えば半導体素子の配線材料となる導電体たるCuが埋め込み形成される。以下に、Cu層形成方法を具体的に説明する。図2を参照して、2は、Cu層形成方法を実施する真空処理装置を示している。真空処理装置2は、中央の搬送室21を備え、搬送室21には、上記基板11を搬送する搬送ロボットRが設置されている。搬送ロボットRは、回転及び上下動自在な回転軸22aと、回転軸22aの上端に連結した水平方向に伸縮自在なフロッグレッグ式の一対のロボットアーム22bと、両ロボットアーム22bの先端に取り付けた、基板11を支持するロボットハンド22cとを備えている。搬送室21の周囲前側図2中、下側には、2つのロードロック室L1,L2が左右対称に設けられている。そして、ロードロック室L1,L2を起点として反時計まわりに、脱ガス処理を行う第1真空処理室F1と、水素プラズマを用いたクリーニング処理を行う第2真空処理室F2と、基板11を冷却する第3真空処理室F3と、バリア膜の形成を行う第4真空処理室F4と、Cuシート層の形成を行う第5真空処理室F5と、リフロー処理を行う第6真空処理室F6とが配置されている。これら各ロードロック室L1,L2及び各処理室F1~F6には、搬送ロボットRによりゲートバルブGVを介して基板11が搬入、搬出される。第1真空処理室F1としては、特に図示して説明しないが、基板11を保持するステージと、基板を所定温度に加熱する赤外線ランプ等を備えたものが利用され、第2真空処理室F2としては、例えば誘導結合型のプラズマを発生させる機構を備えるものが利用され、第3真空処理室F3としては、基板が載置されるステージに冷媒循環機構を内蔵して熱交換で基板11を冷却するものが利用され、これらは、公知のものであるため、ここでは、詳細な説明を省略する。また、バリア膜の形成及びCuシード層の形成第4及び第5の真空処理室には、公知の構造のマグネトロンスパッタリング装置が利用でき、これらもまた公知のものであるため、ここでは、成膜条件を含め、詳細な説明を省略する。なお、バリア膜の形成及びCuシード層の形成方法を上記に限定されるものではなく、蒸着装置やCVD装置を用いることもできる。図3を参照して、3は、本実施形態のリフロー方法を実施する、第6真空処理室F6を構成するリフロー装置を示している。リフロー装置3は、第6真空処理室F6を画成する真空チャンバ31を備え、その天井部にはカソードユニットが取付けられている。以下においては、図3中、真空チャンバ31の天井部側を向く方向を上とし、その底部側を向く方向を下として説明する。カソードユニットは、ターゲットTと、このターゲットTの上方に配置された磁石ユニットMgとから構成されている。ターゲットTは、Cu製で、基板11の輪郭より大きな表面積でかつ公知の方法で平面視円形や矩形に形成されたものであり、バッキングプレートBPに装着した状態で、そのスパッタ面T1を下方にして絶縁体Iを介して真空チャンバ31の上部に取り付けられる。また、ターゲットTは、DC電源E1に接続され、Cu原子やCuイオンを供給する際にターゲットTに負の電位を持った電力が投入される。ターゲットTの上方に配置される磁石ユニットMgは、ターゲットTのスパッタ面T1の下方空間に磁場を発生させ、スパッタ時にスパッタ面T1の下方でのプラズマ密度を高める公知の閉鎖磁場若しくはカスプ磁場構造を有するものであり、ここでは詳細な説明を省略する。なお、磁石ユニットMgは、一定のT-S間距離の下、未使用状態のターゲットTにて、所定条件圧力、ターゲットTへの投入電力等で基板11に対して成膜したときに、基板11表面における膜厚分布がその全面に亘って均等になるように設計されている。第6真空処理室F6内には、導電性を有するアノードシールド32d,32uが配置され、その底部には、ターゲットTに対向させてステージ33が絶縁体Iを介して設けられている。ステージ33は、熱伝導のよい金属製の基台33aと、その上面に設けられた、正負の吸着電極Cp,Cpが埋設されたセラミックスプレート33bとで構成され、正負の吸着電極Cp,Cpに吸着用電源E2から所定の電圧を印加することで、静電チャック部を構成するセラミックスプレート33b表面に基板11が吸着保持される。この場合、吸着電源E2の作動は、真空処理装置2の作動を統括制御するコンピュータ等で構成される図外の制御手段により制御される。また、基台33aには、抵抗加熱式ヒータ等の加熱手段34が内蔵され、ステージ33に吸着された基板11を所定温度例えば、100°C~300°Cに加熱保持できるようになっている。なお、加熱手段34はこれに限定されるものではなく、他の公知の方法を利用できる。また、特に図示して説明しないが、ステージ33に高周波電源を接続し、Cu原子やCuイオンを供給する際に基板11にバイアス電圧を印加する構造にしてもよい。真空チャンバ31の側壁には、所定のガスを導入するガス管35が接続され、このガス管35がマスフローコントローラ35aを介して図示省略のガス源35bに連通する。この場合、本実施形態では、アルゴンガスが導入されるようになっているが、窒素やヘリウム等の他の不活性ガスを用いることもできる。真空チャンバ31の側壁にはまた、ターボ分子ポンプやロータリポンプなどからなる図示省略の真空排気装置に通じる排気管の接続口36が形成されている。以下に、再び図1及び図2を参照して、本実施形態のCu層形成を具体的に説明する。以下では、基板11は、上記の如く、半導体装置Sとして層間絶縁膜15中に配線用の溝部16が形成されたものとし、基板11は、各処理が施された後のものを指す場合があるものとする。先ず、搬送ロボットRにより一方のロードロック室L1から第1真空処理室F1に未処理の基板11を搬送し、第1真空処理室F1で脱ガス処理を施す。この場合、脱ガス処理では、基板を100°C~200°Cに所定時間1min加熱保持する。そして、脱ガス処理済みの基板11を第2真空処理室F2に搬送し、水素プラズマでクリーニング処理を施す。そして、第3真空処理室F3にクリーニング済みの基板11を搬送し、基板11を100°C以下の温度まで冷却する。冷却完了後、第4真空処理室F4に基板11を搬送し、溝部16の内面をその全体に亘って覆うように、スパッタリング法によりバリア層バリアメタル17が形成される図1b参照。バリア層17は、例えば、Taタンタル窒化物、Ta珪化物、Ta炭化物、Tiチタン窒化物、Ti珪化物、Ti炭化物、Wタングステン窒化物、W珪化物、W炭化物、Ruルテニウム、およびRu酸化物、Vバナジウム酸化物、Coコバルト酸化物,Nbニオブ酸化物などから構成される。この場合、バリア層17をTaで構成する場合、その厚みが2nm~7nm程度になるように形成される。バリア層17が形成されると、第5真空処理室F5にバリア層17形成済みの基板11を搬送し、バリア層17を覆うように、スパッタリング法によりCu膜Cuシード層18が形成される図1c参照。この場合、スパッタリングによる成膜中、基板11を、室温以下の温度、好ましくは-20°Cに保持する。これにより、膜中のグレインサイズが小さいCu膜を形成することができ、また、凝集を抑制することができるという利点がある。Cu膜18が形成されると、第6真空処理室F6にCu膜形成済みの基板11を搬送し、リフロー処理が施される。第6真空処理室F6では、図4に示すように、真空下の第6真空処理室F6内に不活性ガス、好ましくはアルゴンガスを導入し、不活性ガス雰囲気中でセラミックスプレート33bに基板11を載置した後、吸着電極33に所定の電圧を印加すると共に、加熱手段34を稼働して基台33aの加熱を開始する。第6処理室内の圧力が0.1Pa~0.2Paの範囲に設定され、印加する電圧は、被処理物に応じて適宜設定され、本実施形態では、例えば0.6kVに設定され、また、基台の温度上昇に応じて連続的または段階的に増加される。この場合、設定電圧まで連続して電圧を増加する場合、基台33a、ひいては、基板11の温度が設定温度例えば、275°Cに達するまでに設定電圧に達するように、電圧上昇速度例えば、0.12kV/secが設定される。次に、設定電圧に到達すると、印加する電圧を一定の電圧降下速度例えば0.086kV/secで減少させ、吸着電極Cp,Cpへの電圧印加を停止する。この場合、電圧降下速度は、電圧上昇速度と同等以下であることが好ましい。このとき、つまり、吸着電極Cp,Cpへの電圧印加を停止するとき、基台33a、ひいては、基板11の温度が設定温度の近傍まで達しているようにする。そして、セラミックスプレート33bで基板11を吸着することなく、一定の時間、設定温度で基板11を加熱処理する。この場合、一定の電圧上昇速度で設定電圧まで吸着電極に電圧を印加し、一定の電圧降下速度で減少させて吸着電極への電圧印加を停止するまでの時間は、吸着電極への電圧印加を停止した後の加熱時間の50以下のの範囲に設定することが望ましい。他方、昇温速度は、20°C/sec~40°C/secの範囲、好ましくは40°C/secに設定される。この場合、基板温度は、100~300°Cの範囲、好ましくは300°Cに設定される。100°Cより低い温度ではCuの流動が起きず、また、300°Cより高い温度では、凝集の発生や製品素子へのダメージが生じる。そして、基板11が上記温度に達すると、Cu膜18が流動し始める。Cu膜18が流動し始めると、ターゲットTに所定電力2kW~5kWを投入し、既に導入しているアルゴンガスのイオンでターゲットTをスパッタリングする。これにより、ターゲットTのスパッタリングで生じたCu原子やCu,Cu2といったCuイオンが、流動しているCu膜18に供給される図1d参照。この場合、ターゲットTのスパッタリングレートを、Cu膜の流動速度より低く設定する。基板温度を275°Cに設定する場合、スパッタリングレートは1~2nm/secに設定すればよい。これにより、溝部16内にCuが隙間なく埋め込まれ、当該溝部16内にCu配線層19が形成される図1e参照。上記実施形態によれば、基板11全面に亘って、パターニング形成した溝部16の内部に隙間無くかつ効率よく導電材料たるCuを埋め込み形成できる。この場合、一定の電圧上昇速度で設定電圧まで吸着電極Cp,Cpに電圧を印加し、一定の電圧降下速度で減少させて吸着電極Cp,Cpへの電圧印加を停止するだけであるので、基板の温度を考慮して吸着電極への電圧印加をオンオフ制御し、または、逆電圧を印加したりする上記従来例のように複雑な制御を必要としない。また、リフロー処理時、溝部16の内面でのCuの流動性が異なる場合でも、その途中でスパッタリング法にて強い直進性を持ってCu原子またはCuイオンを供給するようにしたため、被処理物から流動するCu膜18に、Cu原子またはCuイオンが更に付着しながら流動するCu膜18と共に溝部16内へと埋め込まれることで、上記の如く、吸着電極Cp,Cpへの印加電圧を制御することと相俟って、一度のリフロー処理で、基板11全面に亘って、凹部16内に空洞が生じることなく確実にCuが埋め込まれていく。これにより、溝部16が高アスペクト比のものであっても、上記従来例のものと比較して低い温度で、Cuが溝部16の隅々まで空洞を生じることなく行き渡って、溝部16に隙間無く導電材料たるCuを埋め込み形成でき、その結果、局所的な断線部分のない高精度なCu配線層19が得られ、導電性に優れた配線を持つ半導体装置Sとなる。ところで、上記のような真空処理装置2を用いる場合、いずれかの真空処理室F1~F6やロードロック室L1,L2でプロセス異常や搬送不良が生じた場合、異常のない各真空処理室F1~F6での処理が終了した後、大気開放を適宜行い、復帰操作が行われる。このとき、上記従来の如く、Cuシード層の形成とリフロー処理とを繰り返してCuを埋め込み形成するような場合には、最終的にCuが埋め込まれた基板11のみが製品となり得るが、その他の基板11は製品不良として扱われる。それに対して、上記実施形態では、一度の処理でCuの埋め込み形成が行われるので、第6真空処理室F6でプロセス異常が生じた場合のみ製品不良となるだけであり、製品歩留まりを高める上で有利である。次に、上記効果を確認するために次の実験を行った。被処理物を、厚み0.775mmのシリコン酸化膜付シリコン基板11の一方の面に、フォトリソグラフィーによるエッチング加工により、深さ100nmの溝部をパターニング形成し、当該溝部の内壁面含むシリコン基板11表面に、スパッタリング法にて厚みの3nmのTaからなるバリア層17を形成したものとした。そして、公知のスパッタリング装置を用い、バリア層17を覆うように厚み15nmのCuからなるCu膜18を形成した。このとき、シリコン基板11の温度を-20°Cに制御した。以上の如く、溝部16にバリア層17及びCu膜18が形成されたシリコン基板11に対して、上記リフロー装置3を用いてリフロー処理を行った。この場合、真空雰囲気内の第6真空処理室内F6で、正負の電極Cp,Cpに印加する設定電圧を0.6kVに設定し、当該設定電圧まで0.12kV/secの速度で電圧を印加すると共に、当該設定電圧から0.086kV/secの速度で電圧を減少させて停止した。また、基板11を加熱するときの設定温度を300°Cに設定し、全体のリフロー処理時間を40secに設定した。また、昇温速度を40°C/secとした。加熱開始と共に、第6真空処理室内にアルゴンガスを15sccmの流量で導入し、圧力を0.1Paとした。そして、基板の加熱開始から基板温度が300°Cに到達すると、ターゲットに2.5kWの直流電力を投入し、ターゲットTをスパッタリングすることとした。この場合のスパッタレートは、約1nm/secであった。そして、スパッタリング開始後、30sec間、Cu原子やCuイオンを供給しながらシリコン基板11に対してリフロー処理を施した発明実験。比較実験として、溝部にバリア層及びCuシード層が形成されたシリコン基板に対して、上記リフロー装置を用いてリフロー処理を施した。この場合、基板の加熱温度を300°Cに設定した。また、基板加熱に先立ち、0.6kVの電圧で基板を吸着すると共に、リフロー時にCu原子やCuイオンの供給は行わず、4nm/secで成膜した。以上の実験により夫々作製したものに対して、走査型電子顕微鏡SEMを用いて、溝部16の充填率溝部がCuで充填されている割合、体積を確認したところ、比較実験のものは、一度の処理では、その充填率が80未満であり、また、SEM像を模式的に示す図5の如く、基板面内のうち、特に吸着電極で吸着されていない領域における溝部の中央領域にボイド空洞Vが発生しているものが多いことが確認された。それに対して、発明実験のものでは、一度の処理で、充填率が略100になり、SEM像で確認すると、図1eに示すように、基板全面に亘ってパターニングされた溝部16にCuが埋め込まれていることが確認された。以上、本発明の実施形態について説明したが、本発明は上記のものに限定されるものではない。上記実施形態では、半導体基板に形成した溝部にCuを埋め込み形成するものを例に説明したが、他の用途にもの本発明は適用できる。また、上記実施形態では、リフロー処理中のCu原子またはCuイオンの供給をスパッタリング法で行うものを例に説明したが、これに限定されるものではなく、蒸着法やCVD法等の他の方法を用いることができる。"