"演算増幅器と抵抗とコンデンサとを有し入力電圧を積分する積分器と、前記積分器の出力電圧を基準電圧と比較するコンパレータと、前記コンパレータの後段に設けられ一定周期のクロックパルスをカウントしカウント値を出力するカウンタと、前記カウンタから出力される前記カウント値を前記積分器の出力電圧の振幅に応じたディジタル値に変換して出力する変換回路と、前記積分器の出力電圧の振幅に応じたディジタル値を出力する比較型A/D変換器と、前記変換回路と前記比較型A/D変換器との一方からのディジタル値を選択的に出力する選択回路と、前記積分器、前記コンパレータ、前記カウンタ、前記比較型A/D変換器および前記選択回路それぞれの動作を制御するタイミング制御回路とを備え、前記タイミング制御回路は、前記積分器を積分動作させる一定時間の積分期間の終了直前の所定時までに前記コンパレータの出力が反転しない場合には、前記比較型A/D変換器を動作させ前記比較型A/D変換器から出力されるディジタル値を前記選択回路から出力させ、前記所定時までに前記コンパレータの出力が反転した場合には、前記変換回路から出力されるディジタル値を前記選択回路から出力させることを特徴とするA/D変換装置。前記タイミング制御回路から出力される基本クロックパルスを第1の分周比で分周し前記クロックパルスとして前記カウンタへ与える第1の分周器と、前記基本クロックパルスを第2の分周比で分周して前記比較型A/D変換器へ与える第2の分周器とを備えることを特徴とする請求項1記載のA/D変換装置。前記第1の分周比および前記第2の分周比を各別に変更可能であることを特徴とする請求項2記載のA/D変換装置。前記選択回路から出力されるディジタル値を補正する補正制御回路を備え、前記補正制御回路は、前記比較型A/D変換器から前記選択回路を通して出力されるディジタル値の最大値と前記変換回路から前記選択回路を通して出力されるディジタル値の最小値とが等しくなるように前記選択回路を通して出力されたディジタル値を補正するための補正係数を用いて、前記選択回路から出力されたディジタル値を補正することを特徴とする請求項1ないし請求項3のいずれか1項に記載のA/D変換装置。前記タイミング制御回路は、前記積分期間内において前記コンパレータの出力が立ち上がる度に前記カウンタのカウント値を前記変換回路でディジタル値に変換させて前記選択回路から出力させ、前記カウンタをリセットさせるとともに前記積分器の出力電圧をリセットさせることを特徴とする請求項1記載のA/D変換装置。前記カウンタと前記変換回路との間に設けられ、前記積分期間において前記コンパレータの出力が立ち上がる度に前記カウンタから入力されるカウント値を累算して累算値を求めて前記累算値を累算回数で除した値を前記カウンタの平均のカウント値として出力する平均化回路を備え、前記タイミング制御回路は、前記積分期間内において前記コンパレータの出力が立ち上がる度に前記カウンタのカウント値を前記平均化回路へ出力させるとともに前記積分器の出力電圧をリセットさせることを特徴とする請求項1記載のA/D変換装置。前記積分器が、前記演算増幅器と前記抵抗と前記コンデンサとを有する反転積分器と、前記反転積分器の出力の符号を反転して出力する符号反転回路とを有する非反転積分器であり、前記演算増幅器の非反転入力端子にグランド電圧とオフセット電圧とを選択的に入力させる切替部を備え、前記タイミング制御回路は、前記非反転入力端子がグランド電圧となるように前記切替部を制御した第1状態で前記変換回路から出力されるディジタル値に基づいて前記積分器の入力電圧が予め区分した複数の信号範囲のうちのいずれにあるかを特定した後、当該特定した信号範囲に基づいて前記オフセット電圧を設定し、前記非反転入力端子が前記オフセット電圧となるように前記切替部を制御した第2状態で、前記第1状態において前記積分器での積分開始から前記コンパレータの出力が反転するまでの時間に比べて短い時間の経過後に前記比較型A/D変換器から出力されるディジタル値を前記選択回路から出力させることを特徴とする請求項1記載のA/D変換装置。ところで、特許文献1に記載された集積回路装置においては、入力信号が急激に小さくなるような変化を生じた場合、ゲインの調整が間に合わず、適正なディジタル値が得られない懸念がある。また、特許文献2に記載された一重積分型A/D変換器においては、ダイナミックレンジの広範囲化を図ると、入力信号が小さい場合に精度が低下してしまう。本発明は上記事由に鑑みて為されたものであり、その目的は、積分器の前段に増幅回路を追加することなく、ダイナミックレンジの広範囲化および高精度化が可能なA/D変換装置を提供することにある。本発明のA/D変換装置は、演算増幅器と抵抗とコンデンサとを有し入力電圧を積分する積分器と、前記積分器の出力電圧を基準電圧と比較するコンパレータと、前記コンパレータの後段に設けられ一定周期のクロックパルスをカウントしカウント値を出力するカウンタと、前記カウンタから出力される前記カウント値を前記積分器の出力電圧の振幅に応じたディジタル値に変換して出力する変換回路と、前記積分器の出力電圧の振幅に応じたディジタル値を出力する比較型A/D変換器と、前記変換回路と前記比較型A/D変換器との一方からのディジタル値を選択的に出力する選択回路と、前記積分器、前記コンパレータ、前記カウンタ、前記比較型A/D変換器および前記選択回路それぞれの動作を制御するタイミング制御回路とを備え、前記タイミング制御回路は、前記積分器を積分動作させる一定時間の積分期間の終了直前の所定時までに前記コンパレータの出力が反転しない場合には、前記比較型A/D変換器を動作させ前記比較型A/D変換器から出力されるディジタル値を前記選択回路から出力させ、前記所定時までに前記コンパレータの出力が反転した場合には、前記変換回路から出力されるディジタル値を前記選択回路から出力させることを特徴とする。このA/D変換装置において、前記タイミング制御回路から出力される基本クロックパルスを第1の分周比で分周し前記クロックパルスとして前記カウンタへ与える第1の分周器と、前記基本クロックパルスを第2の分周比で分周して前記比較型A/D変換器へ与える第2の分周器とを備えることが好ましい。このA/D変換装置において、前記第1の分周比および前記第2の分周比を各別に変更可能であることが好ましい。このA/D変換装置において、前記選択回路から出力されるディジタル値を補正する補正制御回路を備え、前記補正制御回路は、前記比較型A/D変換器から前記選択回路を通して出力されるディジタル値の最大値と前記変換回路から前記選択回路を通して出力されるディジタル値の最小値とが等しくなるように前記選択回路を通して出力されたディジタル値を補正するための補正係数を用いて、前記選択回路から出力されたディジタル値を補正することが好ましい。このA/D変換装置において、前記タイミング制御回路は、前記積分期間内において前記コンパレータの出力が立ち上がる度に前記カウンタのカウント値を前記変換回路でディジタル値に変換させて前記選択回路から出力させ、前記カウンタをリセットさせるとともに前記積分器の出力電圧をリセットさせることが好ましい。このA/D変換装置において、前記カウンタと前記変換回路との間に設けられ、前記積分期間において前記コンパレータの出力が立ち上がる度に前記カウンタから入力されるカウント値を累算して累算値を求めて前記累算値を累算回数で除した値を前記カウンタの平均のカウント値として出力する平均化回路を備え、前記タイミング制御回路は、前記積分期間内において前記コンパレータの出力が立ち上がる度に前記カウンタのカウント値を前記平均化回路へ出力させるとともに前記積分器の出力電圧をリセットさせることが好ましい。このA/D変換装置において、前記積分器が、前記演算増幅器と前記抵抗と前記コンデンサとを有する反転積分器と、前記反転積分器の出力の符号を反転して出力する符号反転回路とを有する非反転積分器であり、前記演算増幅器の非反転入力端子にグランド電圧とオフセット電圧とを選択的に入力させる切替部を備え、前記タイミング制御回路は、前記非反転入力端子がグランド電圧となるように前記切替部を制御した第1状態で前記変換回路から出力されるディジタル値に基づいて前記積分器の入力電圧が予め区分した複数の信号範囲のうちのいずれにあるかを特定した後、当該特定した信号範囲に基づいて前記オフセット電圧を設定し、前記非反転入力端子が前記オフセット電圧となるように前記切替部を制御した第2状態で、前記第1状態において前記積分器での積分開始から前記コンパレータの出力が反転するまでの時間に比べて短い時間の経過後に前記比較型A/D変換器から出力されるディジタル値を前記選択回路から出力させることが好ましい。本発明のA/D変換器においては、積分器の前段に増幅回路を追加することなく、ダイナミックレンジの広範囲化および高精度化が可能となる。実施形態1以下、本実施形態のA/D変換装置について図1~図11に基づいて説明する。A/D変換装置は、入力電圧Vinを積分する積分器1を備えている。このA/D変換装置は、積分器1の後段に設けられたコンパレータ2と、コンパレータ2の後段に設けられたカウンタ3と、カウンタ3から出力されるカウント値を積分器1の出力電圧Voutの振幅に応じたディジタル値に変換して出力する変換回路4とを備えている。また、A/D変換装置は、積分器1の後段に設けられた比較型A/D変換器5を備えている。さらに、A/D変換装置は、変換回路4と比較型A/D変換器5との一方からのディジタル値を選択的に出力する選択回路6と、積分器1、コンパレータ2、カウンタ3、変換回路4、比較型A/D変換器5および選択回路6それぞれの動作を制御するタイミング制御回路7とを備えている。上述の入力電圧Vinとしては、例えば、図示しないセンサ例えば、赤外線センサなどの出力電圧をプリアンプ図示せずなどにより増幅して得られた電圧信号がある。なお、センサは赤外線センサに限らず、例えば、赤外線センサ以外の物理量センサや、化学量センサなどでもよい。積分器1は、演算増幅器OP1を備え、演算増幅器OP1の反転入力端子に抵抗入力抵抗Rが接続されるとともに、演算増幅器OP1の反転入力端子と出力端子との間にコンデンサCが接続されている。また、積分器1は、演算増幅器OP1の非反転入力端子をグラウンドに接地してある。要するに、積分器1は、演算増幅器OP1と抵抗RとコンデンサCとを用いた反転積分器10を備えている。また、積分器1は、反転積分器10の出力の符号を反転して出力する符号反転回路11を備えており、符号反転回路11の出力が出力電圧Voutとなる。結局、積分器1は、反転積分器10と符号反転回路11とを有する非反転積分器である。符号反転回路11は、例えば、図1bに示すように、演算増幅器OP2と2つの抵抗R1,R2とを用いた反転増幅器において、2つの抵抗R1,R2の抵抗値を等しくすることによって構成することができる。すなわち、2つの抵抗R1,R2の抵抗値が等しい反転増幅器は、利得が-1となるので、符号反転回路11として用いることができる。また、積分器1は、コンデンサCに、リセット用スイッチSW1が並列接続されている。したがって、積分器1は、リセット用スイッチSW1がオンのときに、コンデンサCの残留電荷を放電させることができる。リセット用スイッチSW1は、アナログスイッチである。リセット用スイッチSW1としてのアナログスイッチは、nチャネルMOSトランジスタにより構成することが好ましく、これにより、pチャネルMOSトランジスタにより構成する場合に比べて、オン抵抗を低減できるとともに、高速動作が可能となる。リセット用スイッチSW1は、上述のタイミング制御回路7からの第1のリセット信号図2cおよび図3c参照によってオンされる。積分器1は、積分動作する積分期間T1図2、図3参照に、入力電圧VinとコンデンサCの容量値と抵抗Rの抵抗値とで決まる電流が流れてコンデンサCが充電される。要するに、積分器1の積分期間T1は、一定時間である。また、積分器1は、第1のリセット信号が入力されているリセット期間T0図2、図3参照に、リセット用スイッチSW1がオンとなるので、コンデンサCの電荷が放電される。積分器1は、リセット期間T0、積分期間T1がサイクリックに繰り返されるように、タイミング制御回路7によって制御される。積分期間T1は、タイミング制御回路7によって管理されており、第1のリセット信号の立ち下りのタイミングと、次の第1のリセット信号の立ち上がりとの間の期間となる。なお、積分期間T1は、例えば、積分器1のコンデンサCの容量値と抵抗Rの抵抗値とで決まる時定数を考慮して予め設定すればよい。コンパレータ2は、積分器1の出力電圧Voutを基準電圧Vrefと比較する。ここで、コンパレータ2は、マイナス入力端子が、基準電圧Vrefを出力する基準電圧発生回路図示せずに接続され、プラス入力端子が、積分器1の出力端に接続されている。したがって、コンパレータ2は、マイナス入力端子に基準電圧Vrefが入力され、プラス入力端子に積分器1の出力電圧Voutが入力される。したがって、コンパレータ2の出力Vcpは、図2、図3に示すように、積分器1の出力電圧Voutが基準電圧Vrefよりも高い場合にHレベル、低い場合にLレベルとなる。カウンタ3は、タイミング制御回路7から出力される一定周期のクロックパルス以下、第1のクロックパルスと称するをカウントするものであり、カウント値を出力することが可能となっている。このカウンタ3は、積分器1のリセット期間T0に、タイミング制御回路7からの第2のリセット信号が入力されることによって、カウント値がリセットされる。そして、カウンタ3は、タイミング制御回路7からのカウント開始信号によって積分期間T1の開始と同時に動作カウント動作が開始され、その後にコンパレータ2の出力Vcpが変化反転したときにタイミング制御回路7からの停止信号によって動作カウント動作が終了される。要するに、タイミング制御回路7は、積分期間T1にカウンタ3のカウント動作を開始させ、積分期間T1においてコンパレータ2の出力Vcpが反転したときにカウンタ3のカウント動作を停止させる機能を有している。したがって、カウンタ3は、積分器1の出力電圧Voutが基準電圧Vrefに達するまで第1のクロックパルスをカウントすることにより得たカウント値を、出力することが可能である。カウンタ3としては、8ビットのカウンタを用いている。なお、カウンタ3は、8ビットのカウンタに限らず、例えば、12ビットのカウンタや16ビットのカウンタなどを用いてもよい。ところで、積分器1の出力電圧Voutは、積分期間T1においては入力電圧Vinの値平均値に比例した傾きで増加する。さらに説明すれば、積分期間T1の終了時における積分器1の出力電圧Voutは、となる。したがって、カウンタ3のカウント値は、入力電圧Vinに比例した値となる。積分器1の出力電圧Voutが0から基準電圧Vrefまで増加するのに、積分開始時点t0図2、図3参照から要する時間をT2図3のt0からt2までの時間とすると、となる。したがって、カウンタ3のカウント値は、入力電圧Vinに反比例した値となる。ここで、2式を変形すれば、入力電圧Vinは、となるから、時間T2を測定すれば、演算により入力電圧Vinを求めることが可能となる。変換回路4は、カウンタ3から出力されたカウント値を積分器1の出力電圧Voutの振幅に応じたディジタル値に変換して出力するディジタル回路により構成すればよい。ここで、変換回路4は、例えば、下記4式からなる変換式の演算を行うことにより、カウント値をディジタル値に変換するようにすればよい。この変換式では、xが、入力値カウンタ3のカウント値、yが、出力値ディジタル値であり、a,bが、それぞれ定数である。ここで、3式と4式とを比較すれば分かるように、定数aは、CRVrefの値に依存する値である。ただし、コンデンサCの容量値、抵抗Rの抵抗値それぞれの誤差や温度係数などによる変換精度の低下を抑制するために、定数a,bの値は、A/D変換装置の出荷前やA/D変換装置の使用時において動的に行われるキャリブレーションによって決定することが好ましい。このキャリブレーションでは、定数a,bを未知数として、互いに異なる2つの出力値yをそれぞれ規定できる2つの入力値xを入力し、1対1で対応する入力値xと出力値yとを4式に入力することにより得た連立方程式から、定数a,bを算出する。上述の変換式の演算を行う変換回路4は、定数aをカウント値xで除することにより第1項のa/xを求める除算器図示せずと、a/xに第2項の定数bを加算する加算器とを有するマイクロコンピュータで構成することができる。また、変換回路4は、上述の演算を行う構成に限らず、例えば、カウント値とディジタル値とを1対1で対応付けた対応表を格納した不揮発性メモリ例えば、EEPROMなどからなる記憶部を有するディジタル回路により構成し、カウンタ3からカウント値が入力されたときに、記憶部を参照して当該カウント値に対応付けられたディジタル値を出力するようにしてもよい。比較型A/D変換器5は、積分器1の出力電圧VoutをA/D変換することにより、積分器1の出力電圧Voutの振幅に応じたディジタル値を出力することが可能なものである。比較型A/D変換器5としては、例えば、フラッシュ型A/D変換器flashtypeanalogtodigitalconvertorなどの無帰還比較型A/D変換器や、逐次比較型A/D変換器successiveapproximationtypeanalogtodigitalconvertorなどの帰還比較型A/D変換器を用いればよい。比較型A/D変換器5としては、カウンタ3よりもビット数の多いものが好ましく、16ビットのものを用いているが、これに限らず、例えば、12ビットのものを用いてもよい。なお、比較型A/D変換器5には、タイミング制御回路7から第2のクロックパルスが与えられる。また、比較型A/D変換器5は、タイミング制御回路7から変換開始信号が与えられと、積分器1の出力電圧VoutをA/D変換する。また、比較型A/D変換器5は、タイミング制御回路7から第3のリセット信号が与えられると、リセットされる。選択回路6は、変換回路4と比較型A/D変換器5との一方からのディジタル値を選択的に出力することが可能となっている。この選択回路6は、2入力1出力のディジタルマルチプレクサにより構成されている。なお、選択回路6の等価回路図は、図1cに示すようになる。すなわち、選択回路6は、等価回路的には、比較型A/D変換器5が接続された入力端と当該選択回路6の出力端との間に設けられたスイッチSW61と、変換回路4が接続された入力端と当該選択回路6の出力端との間に設けられたスイッチSW62とを有していることとなる。選択回路6は、コンパレータ2の出力Vcpが選択信号として入力され、タイミング制御回路7からの読み出しタイミング信号が入力される度に、比較型A/D変換器5からのディジタル値あるいは変換回路4からのディジタル値を出力する。ここにおいて、選択回路6は、選択信号がHレベルの場合には、変換回路4からのディジタル値を出力させ、選択信号がLレベルの場合には、比較型A/D変換回路5からのディジタル値を出力させる。タイミング制御回路7は、例えば、発振器や基準クロックパルス発生回路などにより構成される基準クロック発生部図示せずから出力される基準クロックを分周器8図4参照によって分周することにより得られる基本クロックパルスに基づいて第1のクロックパルスおよび第2のクロックパルスを生成する機能を有している。ただし、基準クロック発生部は、タイミング制御回路7に設けてもよい。分周器8は、基準クロックの周波数を1/NNは自然数に変換する回路であり、例えば、トグル型フリップフロップ回路ToggletypeFlipFlopcircuit:T-FFを用いて構成することができる。なお、タイミング制御回路7は、基本クロックパルスをカウントするカウンタを備えている。タイミング制御回路7は、積分期間T1において当該積分期間T1の終了直前の所定時t10図2参照までにコンパレータ2の出力Vcpが反転しない場合には、直ちに比較型A/D変換器5に変換開始信号を与えてA/D変換を行わせ、比較型A/D変換器5から出力されるディジタル値を選択回路6から出力させる。ここで、タイミング制御回路7が積分器1の出力電圧Voutの振幅を比較型A/D変換器5によりA/D変換させ、ディジタル値を選択回路6から出力させるモード以下、振幅基準モードと称するでは、A/D変換装置において利用される構成は図5aのようになり、積分器1が前置増幅器プリアンプとしての役割を果たすこととなる。したがって、振幅基準モードでは、A/D変換装置の精度が、比較型A/D変換器5の精度により決まる。また、タイミング制御回路7は、積分期間T1において所定時t10までにコンパレータ2の出力Vcpが反転した場合には、直ちにカウンタ3のカウント動作を停止させてカウント値を変換回路4によってディジタル値に変換させ、変換回路4から出力されるディジタル値を選択回路6から出力させる。ここで、タイミング制御回路7がカウンタ3のカウント値を変換回路4により変換させ、ディジタル値を選択回路6から出力させるモード以下、時間基準モードと称するでは、A/D変換装置において利用される構成は図5bのようになり、積分器1が、一重積分型A/D変換器の一部として動作する。したがって、時間基準モードでは、A/D変換装置の精度が、一重積分型A/D変換器の精度により決まる。ところで、積分器1での積分開始時点t0からの時間経過時間と積分器1の出力電圧Voutとの関係としては、例えば、図6のパターンA1,A2,A3,A4,A5,A6などがある。ここにおいて、入力電圧Vinの大小関係は、A1<A2<A3<A4<A5<A6となっている。そして、パターンA1、A2,A3の場合は、振幅基準モードとなり、選択回路6から出力されるディジタル値の大小関係が、A1<A2<A3となる。また、パターンA4,A5,A6の場合は、時間基準モードとなり、選択回路6から出力されるディジタル値の大小関係が、A4<A5<A6となる。上述の所定時t10は、タイミング制御回路7において、積分期間T1毎に設定される。この所定時t10は、積分期間T1の終了時点t11よりも規定時間Tpre≪T1だけ前の時点である。タイミング制御回路7は、積分期間T1に基づいて終了時点t11および所定時t10を決定する。ここにおいて、タイミング制御回路7は、基本クロックパルスをカウントするカウンタの出力に基づいて所定時t10、終了時点t11を管理する。なお、本実施形態では、リセット期間T0を0.3msec、積分期間T1を2msecとし、規定時間Tpreを25μsecに設定してあるが、これらの数値は一例であり、特に限定するものではない。タイミング制御回路7は、適宜のプログラムを搭載したマイクロコンピュータなどにより構成してもよいし、それぞれ所望の機能を実現するように設計した複数の回路を組み合わせたディジタル回路などにより構成してもよい。上述の説明から明らかなように、選択回路6からは、入力電圧Vinに応じたディジタル値が出力される。ここにおいて、入力電圧Vinと選択回路6から出力されるディジタル値との関係は、略線形例えば、図7b,d参照となる。以上説明したように、本実施形態のA/D変換装置は、上述の、積分器1と、コンパレータ2と、カウンタ3と、変換回路4と、比較型A/D変換器5と、選択回路6と、タイミング制御回路7とを備えている。そして、本実施形態のA/D変換装置は、タイミング制御回路7が、積分器1を積分動作させる一定時間の積分期間T1の終了直前の所定時t10までにコンパレータ2の出力Vcpが反転しない場合には、比較型A/D変換器5から出力されるディジタル値を選択回路6から出力させ、所定時t10までにコンパレータ2の出力Vcpが反転した場合には、変換回路4から出力されるディジタル値を選択回路6から出力させる。しかして、本実施形態のA/D変換装置では、入力電圧Vinが急激に小さくなるような変化を生じた場合でも、適正なディジタル値を得ることが可能となるから、積分器1の前段に増幅回路を追加することなく、ダイナミックレンジの広範囲化および高精度化が可能となる。また、本実施形態のA/D変換装置では、高精度化を図りつつダイナミックレンジの広範囲化を図れるので、入力電圧Vinが急激に大きくなるような変化が生じた場合でも、出力値であるディジタル値が飽和するのを抑制することが可能となり、適正なディジタル値を得ることが可能となる。ところで、A/D変換装置の精度は、振幅基準モードの場合、比較型A/D変換器5の精度により決まり、時間基準モードの場合、一重積分型A/D変換器の精度により決まる。ここで、本実施形態のA/D変換装置では、A/D変換装置の精度が比較型A/D変換器5の精度により決まる入力電圧Vinの範囲を第1の入力電圧範囲と称し、一重積分型A/D変換器の精度により決まる入力電圧Vinの範囲を第2の入力電圧範囲と称することにすれば、第1の入力電圧範囲と第2の入力電圧範囲との合計がフルスケールとなる。本実施形態のA/D変換装置では、積分時間T1の長さを変えることで積分開始時点t0から所定時t10までの時間以下、所定時間と称するT3を変えることによって、第1の入力電圧範囲と第2の入力電圧範囲との境界となる入力電圧Vinの値以下、境界値と称するを変えることができる。要するに、積分器1での積分開始時点t0からの時間と積分器1の出力電圧Voutとの関係が、図7aの場合と、図7cの場合とでは、境界値が異なる。ただし、図7aと図7cとは、横軸のスケールが同じで、縦軸のスケールも同じである。例えば、所定時間T3が図7aの場合のA/D変換装置の入出力特性入力電圧Vinと選択回路6から出力されるディジタル値との関係が図7bであり、境界値がVinbであるとする。これに対して、所定時間T3を短縮した図7cの場合のA/D変換装置の入出力特性は、図7dである。図7bと図7dとは、横軸のスケールが同じで、縦軸のスケールも同じである。したがって、境界値Vinbは、図7bに比べて、図7dの方が大きくなる。結果として、図7dでは、図7bに比べて、第1の入力電圧範囲が広くなり、第2の入力電圧範囲が狭くなる。これにより、図7a,bでは、パターンA1~A5の場合に振幅基準モードとなり、パターンA6~A8の場合に時間基準モードとなるのに対して、図7c,dでは、パターンA1~A6の場合に振幅基準モードとなり、パターンA7~A8の場合に時間基準モードとなる。ところで、本実施形態のA/D変換装置では、タイミング制御回路7において所定時間T3が決定される。つまり、A/D変換装置は、積分器1へ積分開始信号を与える積分開始時点t0、コンパレータ2の出力Vcpの反転の有無を確認する所定時t10、積分器1へ第1のリセット信号を与える終了時点t11などを決めるタイミング制御回路7において、所定時間T3、積分期間T1などを管理している。したがって、A/D変換装置は、積分期間T1の長さをタイミング制御回路7の外部から設定可能な積分期間設定手段を備えることが好ましい。本実施形態のA/D変換装置では、積分期間設定手段を備えることにより、所望の変換時間や精度に基づいて、積分期間T1の長さを変えることが可能となる。積分期間設定手段としては、例えば、タイミング制御回路7に接続されたマイクロコンピュータなどを用いることができる。ここにおいて、タイミング制御回路7において、リセット期間T0に、積分期間設定手段により設定された積分期間T1の長さに基づいて、所定時t10、終了時点t11を決める基本クロックパルスのカウント数の設定を変更するようにすれば、積分期間T1の過渡的な変化を防止することができる。また、積分期間設定手段は、例えば、図8に示すように、直流電源Vddの両端間に可変抵抗器VR21と抵抗R21との直列回路を接続した第1の電圧設定回路21により構成してもよい。この場合は、ユーザなどが手動で可変抵抗器VR21の操作部図示せずを操作することで可変抵抗器VR21と抵抗R21との接続点の電位V21を変えることによって、積分期間T1の長さを変えるようにすればよい。また、タイミング制御回路7からカウンタ3に与える第1のクロックパルスのクロック周期、タイミング制御回路7から比較型A/D変換器5に与える第2のクロックパルスのクロック周期は、A/D変換装置に要求される変換時間や精度などの仕様に応じて適宜設定すればよい。また、A/D変換装置は、分周器8の分周比を調整することによって、精度を変えることができる。ここにおいて、分周器8の分周比を調整する分周比調整手段としては、タイミング制御回路7とは別に分周器8に接続され分周器8の分周比を設定するマイクロコンピュータなどを用いることができる。また、分周比調整手段は、例えば、図9に示すように、直流電源Vddの両端間に抵抗R31と可変抵抗器VR31との直列回路を接続した第2の電圧設定回路31により構成してもよい。この場合は、ユーザなどが手動で可変抵抗器VR31の操作部図示せずを操作することで抵抗R31と可変抵抗器VR31との接続点の電位V31を変えることによって、分周器8の分周比を変えるようにすればよい。すなわち、抵抗R31と可変抵抗器VR31との接続点の電位V31を、分周器8の分周比設定電圧とすればよい。ところで、本実施形態のA/D変換装置では、コンパレータ2のマイナス入力端子へ入力する基準電圧Vrefを設定可能な基準電圧設定手段を備えることが好ましい。本実施形態のA/D変換装置では、基準電圧設定手段を備えることにより、所望の変換時間や精度に基づいて基準電圧Vrefを変えることが可能となる。基準電圧設定手段は、例えば、図10に示すように、直流電源Vddの両端間に接続された可変抵抗器VR41により構成してもよい。この場合は、ユーザなどが手動で可変抵抗器VR41の操作部図示せずを操作することで基準電圧Vrefを所望の値に変えるようにすればよい。また、基準電圧設定手段は、例えば、図11に示すように、ディジタルの設定値をアナログの基準電圧Vrefに変換するD/A変換器51により構成してもよい。この場合には、設定値を変えることによって、基準電圧Vrefを任意の値に設定することが可能となる。なお、設定値は、例えば、適宜のプログラムを搭載した外部のコンピュータマイクロコンピュータなどからD/A変換器51へ与えるようにすればよい。実施形態2以下、本実施形態のA/D変換装置について、図12を参照しながら説明するが、実施形態1と同様の構成要素には同一の符号を付して説明を適宜省略する。本実施形態のA/D変換装置は、実施形態1と略同じ構成であり、タイミング制御回路7から出力される基本クロックパルスを第1の分周比で分周し第1のクロックパルスとしてカウンタ3へ与える第1の分周器9aと、基本クロックパルスを第2の分周比で分周し第2のクロックパルスとして比較型A/D変換器5へ与える第2の分周器9bとを備えている点などが相違する。ところで、本実施形態のA/D変換装置では、第1の分周比および第2の分周比を各別に変更可能となっている。ここにおいて、第1の分周器9aおよび第2の分周器9bは、図示しないマイクロコンピュータから各別に与えられる設定信号に基づいて分周比を各別に設定することができるようになっている。また、本実施形態のA/D変換装置では、実施形態1のA/D変換装置と同様に、入力電圧Vinが急激に小さくなるような変化を生じた場合でも、適正なディジタル値を得ることが可能となるから、積分器1の前段に増幅回路を追加することなく、ダイナミックレンジの広範囲化および高精度化が可能となる。さらに、本実施形態のA/D変換装置では、第1の分周器9aの第1の分周比を変更することにより、積分型A/D変換器の精度を変えることができる。また、本実施形態のA/D変換装置では、第2の分周器9bの第2の分周比を変更することにより、比較型A/D変換器5の精度を変えることができる。要するに、本実施形態のA/D変換装置では、第2の入力電圧範囲の入力電圧Vinに対する変換精度と第1の入力電圧範囲の入力電圧Vinに対する変換精度とを各別に変えることができる。実施形態3以下、本実施形態のA/D変換装置について、図13を参照しながら説明するが、実施形態1と同様の構成要素には同一の符号を付して説明を適宜省略する。本実施形態のA/D変換装置は、実施形態1と略同じであり、選択回路6から出力されるディジタル値を補正する補正制御回路15を備えている点などが相違する。ところで、実施形態1のA/D変換装置においては、入力電圧Vinと選択回路6から出力されるディジタル値との関係が、例えば図7bに示したように略線形となることが好ましい。しかし、図14aに示すように、振幅基準モードとなる入力電圧Vinの最大値積分開始時点t0からの時間と出力電圧Voutとの関係はパターンA3と時間基準モードとなる入力電圧Vinの最大値積分開始時点t0からの時間と出力電圧Voutとの関係はパターンA4とが異なる場合、比較型A/D変換器5から選択回路6を通して出力されるディジタル値の最大値と変換回路4から選択回路6を通して出力されるディジタル値の最小値とが異なる。このため、図14bに示すように、A/D変換装置の入出力特性に値飛びが生じてしまう可能性がある。そこで、図15aに示すように、振幅基準モードとなる入力電圧Vinの最大値積分開始時点t0からの時間と出力電圧Voutとの関係はパターンA3と時間基準モードとなる入力電圧Vinの最大値積分開始時点t0からの時間と出力電圧Voutとの関係はパターンA4とが異なる場合でも、A/D変換装置の入出力特性が図15bに示すように線形となることが好ましい。ここにおいて、本実施形態のA/D変換装置は、A/D変換装置の入出力特性が線形となるように、上述の補正制御回路15が、選択回路6から出力されたディジタル値を適宜、補正する。この補正制御回路15は、選択回路6から出力されるディジタル値のうち、変換回路4から出力されたディジタル値と、比較型A/D変換器5から出力されたディジタル値とのいずれかを補正して出力することが好ましい。ここで、補正制御回路15は、比較型A/D変換器5から選択回路6を通して出力されるディジタル値の最大値と変換回路4から選択回路6を通して出力されるディジタル値の最小値とが等しくなるように、選択回路6から出力されたディジタル値を補正する補正係数などを記憶したメモリ図示せずを備えている。この補正制御回路15の動作タイミングは、タイミング制御回路7によって制御される。以下、予め補正係数を求める方法について図16を参照しながら説明する。まず、積分器1の入力電圧Vinを境界値VinbとするS1。次に、積分器1の出力電圧Voutを比較型A/D変換器5で変換つまり、振幅基準モードで変換してディジタル値D1を得るS2。その後、積分器1の出力電圧Voutを変換回路4で変換つまり、時間基準モードで変換してディジタル値D2を得るS3。そして、振幅基準モードで得られたディジタル値D1と時間基準モードで得られたディジタル値D2とを比較して両者が等しくなるように補正係数を決定するS4。ここで、S1において用いる境界値Vinbを求める方法の一例について図17に示す構成のA/D変換装置を参照しながら説明する。図17に示した例では、積分器1に入力電圧Vinと参照電圧Vref2との1つを択一的に入力させる入力切替部70を備えており、タイミング制御回路7が、積分器1に参照電圧Vref2が入力されるように入力切替部70を制御し、所定時t10にコンパレータ2の出力Vcpが反転するような参照電圧Vref2を境界値Vinbとして求める。このため、図17に示した例では、タイミング制御回路7から与えられるディジタルの参照電圧設定値をアナログの参照電圧Vref2に変換して出力するD/A変換器80を設けてある。したがって、タイミング制御回路7は、参照電圧Vref2を調整する機能を有している。入力切替部70は、積分器1への入力電圧Vinの入力経路に設けられたアナログスイッチSW71と、積分器1への参照電圧Vref2の入力経路に設けられたアナログスイッチSW72とを備えている。したがって、タイミング制御回路7が、入力切替部70のアナログスイッチSW71をオンに制御することによって、積分器1に、入力電圧Vinを入力させることができ、入力切替部70のアナログスイッチSW72をオンに制御することによって、積分器1に、参照電圧Vref2を入力させることができる。各アナログスイッチSW71,SW72は、nチャネルMOSトランジスタにより構成することが好ましく、これにより、pチャネルMOSトランジスタにより構成する場合に比べて、オン抵抗を低減できるとともに、高速動作が可能となる。タイミング制御回路7は、所定時t10にコンパレータ2の出力Vcpが反転するような参照電圧Vref2を求めるために、コンパレータ2の出力Vcpをモニタしながら、D/A変換器80へ与える参照電圧設定値を調整し、所定時t10にコンパレータ2の出力Vcpが反転するような参照電圧Vref2を求める。つまり、タイミング制御回路7は、所定時t10に積分器1の出力電圧Voutが基準電圧Vrefとなるような参照電圧Vref2を求める機能を有している。なお、所定時t10については、本実施形態のA/D変換装置の変換時間や精度などの仕様に応じて適宜決めればよい。補正制御回路15は、上述のメモリと、当該メモリに記憶されたディジタル値や補正係数を用いて適宜の演算を行う演算器図示せずとを備えている。ここにおいて、補正制御回路15は、タイミング制御回路7からの読み出しタイミング信号が入力される度に、選択回路6からのディジタル値について補正が必要な値であれば補正を行って出力し、補正が不要な値であれば補正を行わずに出力する。補正制御回路15は、例えば、選択回路6から出力されたディジタル値が、上述のディジタル値D1以下の場合つまり、比較型A/D変換器5にてA/D変換されたディジタル値である場合のみ補正を行うようにすればよい。ここにおいて、タイミング制御回路7は、選択回路6の選択信号を監視することで、選択回路6から出力されるディジタル値が変換回路4からのディジタル値であるか、比較型A/D変換器5からのディジタル値であるか認識することができるから、タイミング制御回路7が、補正制御回路15に補正を指示するようにすればよい。比較型A/D変換器5から出力されるディジタル値を補正する方法については、図18に示すように、ディジタル値D2とディジタル値D1との差分に相当する値を、比較型A/D変換器5から出力されるディジタル値図18中に一点鎖線で示す直線上のディジタル値に加算することで、図18中に実線で示す直線上のディジタル値に補正する方法がある。また、比較型A/D変換器5から出力されるディジタル値を補正する方法については、図19に示すように、比較型A/D変換器5から出力されるディジタル値図19中に一点鎖線で示す直線上のディジタル値が大きくなるにつれて加算値を増加することで、図19中に実線で示す直線上のディジタル値に補正する方法がある。また、図17の構成の代わりに、図20に示すように、参照電圧Vref2を一定値に固定し、コンパレータ2のマイナス入力端子に入力する基準電圧Vrefをタイミング制御回路7によって制御可能とした構成を採用してもよい。なお、図20において図17と同様の構成要素には同一の符号を付してある。図20に示した構成のA/D変換装置は、所定時t10にコンパレータ2の出力Vcpが反転するような基準電圧Vrefを境界値Vinbとして求める。このため、図20に示した例では、タイミング制御回路7から与えられるディジタルの基準電圧設定値をアナログの基準電圧Vrefに変換して出力するD/A変換器18を設けてある。したがって、タイミング制御回路7は、基準電圧Vrefを調整する機能を有している。タイミング制御回路7は、所定時t10にコンパレータ2の出力Vcpが反転するような基準電圧Vrefを求めるために、コンパレータ2の出力Vcpをモニタしながら、D/A変換器18へ与える基準電圧設定値を調整し、所定時t10にコンパレータ2の出力Vcpが反転するような基準電圧Vrefを境界値Vinbとして求める。なお、所定時t10については、本実施形態のA/D変換装置の変換時間や精度などの仕様に応じて適宜決めればよい。図17や図20に示した構成に、図13のA/D変換装置における補正制御回路15を付加してもよく、この場合には、ユーザが外部のマイクロコンピュータなどからタイミング制御回路7へ補正係数を求める処理の開始を指示する指示信号トリガ信号などを与えることにより、補正係数を求めることが可能となる。また、タイミング制御回路7に接続したセンサの出力をトリガ信号とすることも可能となる。なお、本実施形態2のA/D変換装置に、本実施形態で説明した補正制御回路15などを付加してもよい。実施形態4本実施形態のA/D変換装置について、基本構成は、図1に示した実施形態1のA/D変換装置と同じなので、図示および説明を省略する。本実施形態のA/D変換装置におけるタイミング制御回路7は、図21に示すように、積分期間T1内においてコンパレータ2の出力Vcpが立ち上がる度にカウンタ3のカウント値を変換回路4でディジタル値に変換させて選択回路6から出力させ、リセット期間T0とは関係なくカウンタ3をリセットさせるとともに積分器1の出力電圧Voutをリセットさせる。したがって、時間基準モードでは、入力電圧Vinの大きさによっては、積分器1の出力電圧Voutの波形が、図21に示すような鋸歯状の波形となる。すなわち、積分器1の出力電圧Voutは、積分器1での積分が開始されると、時間の経過に伴って増加し、このときの傾きが入力電圧Vinにより決まる。そして、積分器1の出力電圧Voutが基準電圧Vrefを超えると、コンパレータ2の出力VcpがHレベルとなり、リセット用スイッチSW1がオンされて、積分器1の出力電圧Voutが0にリセットされる。そして、コンパレータ2の出力VcpがLレベルになると、再び、積分器1での積分が開始され、積分器1の出力電圧Voutが時間の経過に伴って増加する。要するに、積分器1での積分による出力電圧Voutの増加と積分器1の出力電圧Voutのリセットによる減少とが交互に繰り返される。本実施形態のA/D変換装置では、実施形態1のA/D変換装置と同様に、入力電圧Vinが急激に小さくなるような変化を生じた場合でも、適正なディジタル値を得ることが可能となるから、積分器1の前段に増幅回路を追加することなく、ダイナミックレンジの広範囲化および高精度化が可能となる。また、本実施形態のA/D変換装置では、時間基準モードで動作する際に積分器1の出力電圧が0から基準電圧Vrefに達するまでの時間が所定時間T3=t10-t0の1/nただし、nは2以上の整数になると、出力レートがn倍となり、より多くの情報ディジタル値を得ることが可能となる。実施形態5以下、本実施形態のA/D変換装置について、図22aを参照しながら説明するが、実施形態1と同様の構成要素には同一の符号を付して説明を適宜省略する。本実施形態のA/D変換装置は、基本構成が実施形態1と略同じであり、カウンタ3と変換回路4との間に平均化回路20が設けられている点などが相違する。ここにおいて、平均化回路20は、タイミング制御回路7によって制御される。本実施形態のA/D変換装置におけるタイミング制御回路7は、図23に示すように、積分期間T1内においてコンパレータ2の出力Vcpが立ち上がる度にカウンタ3のカウント値を平均化回路20へ出力させ、リセット期間T0とは関係なくカウンタ3をリセットさせるとともに積分器1の出力電圧Voutをリセットさせる。平均化回路20は、積分期間T1においてコンパレータ2の出力Vcpが立ち上がる度にカウンタ3から入力されるカウント値を累算して累算値を求めて当該累算値を累算回数で除した値をカウンタ3の平均のカウント値として出力する機能を有している。ここで、平均化回路20は、例えば、図22bに示すように、カウント値を累算する累算器20aと、累算器20aから出力される累算値を累算回数で割り算する割算器20bとで構成することができるが、平均化回路20の構成は特に限定するものではない。なお、累算回数は、タイミング制御回路7において計数され、タイミング制御回路7から割算器20bへ与えられるようにしているが、平均化回路20が、累算回数を計数する機能を備えていてもよい。平均化回路20は、タイミング制御回路7から所定時t10に出力される読み出しタイミング信号が入力される度に、割算器20bにおいて上述の平均値を求める演算が行われ、求められた平均値をディジタル値として出力する。なお、図23dは、累算器20aにおける累算値を示し、図23eは、割算器20bの出力つまり、平均化回路20の出力を示している。本実施形態のA/D変換装置では、実施形態1のA/D変換装置と同様に、入力電圧Vinが急激に小さくなるような変化を生じた場合でも、適正なディジタル値を得ることが可能となるから、積分器1の前段に増幅回路を追加することなく、ダイナミックレンジの広範囲化および高精度化が可能となる。また、本実施形態のA/D変換装置では、時間基準モードで動作する際に積分器1の出力電圧が0から基準電圧Vrefに達するまでの時間が所定時間T3=t10-t0の1/nただし、nは2以上の整数以下となるような場合に、ランダムノイズに起因した精度の低下を抑制することが可能となる。実施形態6以下、本実施形態のA/D変換装置について、図24を参照しながら説明するが、実施形態1と同様の構成要素には同一の符号を付して説明を適宜省略する。本実施形態のA/D変換装置は、実施形態1と略同じであり、演算増幅器OP1の非反転入力端子にグランド電圧Vgndとオフセット電圧Vosとを選択的に入力させる切替部13と、タイミング制御回路7から与えられるディジタルのオフセット電圧設定値をアナログのオフセット電圧Vosに変換して出力するD/A変換器14とを備えている点などが相違する。切替部13は、積分器1における演算増幅器OP1の非反転入力端子とD/A変換器14との間に設けられたアナログスイッチSW13aと、演算増幅器OP1の非反転入力端子とグランドとの間に設けられたアナログスイッチSW13bとを備えている。したがって、タイミング制御回路7が、入力切替部13のアナログスイッチSW13aをオンに制御することによって、演算増幅器OP1の非反転入力端子の電圧をオフセット電圧Vosとすることができ、切替部13のアナログスイッチSW13bをオンに制御することによって、演算増幅器OP1の非反転入力端子の電圧をグランド電圧Vgndとすることができる。各アナログスイッチSW13a,SW13bは、nチャネルMOSトランジスタにより構成することが好ましく、これにより、pチャネルMOSトランジスタにより構成する場合に比べて、オン抵抗を低減できるとともに、高速動作が可能となる。本実施形態のA/D変換装置では、タイミング制御回路7が、演算増幅器OP1の非反転入力端子がグランド電圧Vgndとなるように切替部13を制御した第1状態図25a参照で、コンパレータ2の出力Vcpの立ち上がりを検出すると、変換回路4から出力されるディジタル値を取得する図27のS11。そして、A/D変換装置は、タイミング制御回路7が、その取得したディジタル値に基づいて積分器1の入力電圧Vinが予め区分した複数の信号範囲のうちのいずれにあるかを特定する図26a、および図27のS12,S13。その後、タイミング制御回路7が、当該特定した信号範囲に基づいてオフセット電圧Vosを設定し、演算増幅器OP1の非反転入力端子がオフセット電圧Vosとなるように切替部13を制御した第2状態図25b参照で積分器1の積分を行わせ、時間T2=t2-t0よりも短い時間T4図28参照の経過後に比較型A/D変換器5にA/D変換を行わせて比較型A/D変換器5から出力されるディジタル値図26b参照を選択回路6から出力させる。しかして、本実施形態のA/D変換装置では、比較型A/D変換器5のビット数の低減を図りながらも高精度のA/D変換を行うことが可能となる。積分器1における演算増幅器OP1の非反転入力端子にオフセット電圧Vosを与える構成は、上述のD/A変換器14に限らず、例えば、図29に示すように、直流電源Vddの両端間に接続された複数の抵抗Ra,Rb,Rcの直列回路からなる抵抗分圧回路91と、抵抗分圧回路91からオフセット電圧を出力するためのアナログマルチプレクサ92と、タイミング制御回路7図24参照から与えられるディジタル制御値に基づいてアナログマルチプレクサ92を制御する選択回路90とを備えた構成としてもよい。なお、図29に示した例では、説明を簡単にするために、抵抗分圧回路91が3つの抵抗Ra,Rb,Rcを備え、アナログマルチプレクサ92が2つのアナログスイッチSWa,SWbを備えた構成について例示したが、これらの数は特に限定するものではなく、数が多いほど、オフセット電圧Vosの選択の自由度が高くなる。"