"不揮発性メモリと、画素とを有し、前記不揮発性メモリは、絶縁表面を有する基板上に設けられた第1の半導体活性層と、前記第1の半導体活性層上に設けられた第1の絶縁膜と、前記第1の絶縁膜上に設けられたフローティングゲイト電極と、前記フローティングゲイト電極上に設けられた酸化膜と、前記酸化膜上に設けられたコントロールゲイト電極と、を備え、前記画素は、薄膜トランジスタと画素電極とを有し、前記薄膜トランジスタは、前記絶縁表面を有する基板上に設けられた第2の半導体活性層と、前記第2の半導体活性層上に設けられた第2の絶縁膜と、前記第2の絶縁膜上に設けられたゲイト電極と、前記第2の半導体活性層と接続された配線と、を備え、前記不揮発性メモリ及び前記薄膜トランジスタ上に有機樹脂膜を有し、前記有機樹脂膜上に前記画素電極を有することを特徴とする半導体装置。近年、アクティブマトリクス型液晶表示装置がノート型のパーソナルコンピュータに多用されてきている。パーソナルコンピュータにおいては、複数のソフトウエアを同時に起動したり、デジタルカメラからの映像を取り込んで加工したりと、多階調の液晶表示装置が要求されている。また、ハイビジョン信号などのテレビ信号を写すことができる、大画面に対応した液晶プロジェクタの需要が高まってきている。この場合も、階調表示をいかに細かくできるか、かつ信号の高速処理ができるかなどが提供される画像の良否にかかっている。階調表示の方法としては、ソース線にビデオ信号やテレビジョン信号などのアナログ信号を供給する場合アナログ階調と、パーソナルコンピュータなどからのデータ信号などのデジタル信号を供給する場合デジタル階調とがある。アナログ階調では、上述したようにソースドライバからの信号により、画像信号線に供給されるアナログ画像信号が順次選択され、対応するソース線に所定の画像信号が供給される。デジタル階調では、画像信号線に供給されるデジタル信号が順次選択され、D/A変換された後、対応するソース線に所定の画像信号が供給される。液晶表示装置の場合、いずれの階調表示を用いる場合でも、液晶に印加する電圧Vと透過光強度との間には、図20の点線で示されるような関係がある。ただし、液晶表示装置は、TNツイストネマチックモードで電圧が印加されていない時に明状態となるノーマリホワイトモードを用いているものとする。図20からもわかるように液晶に印加される電圧と透過光強度との間には、非線型の関係があり、印加する電圧に応じた階調表示を行うことが難しい。上記のことを補うために、ガンマ補正という手段が取られている。ガンマ補正とは、画像信号をゲインさせ、印加電圧に応じて、透過光強度が線形的に変化するように補正するものであり、良好な階調表示を得屡ことができる。ガンマ補正を施した場合の、印加電圧と透過光強度との関係は図20の実線で示される。しかし、従来画像信号にガンマ補正を施すには、信号処理回路やメモリ回路などを備えたICチップが別途必要である。また、大画面の表示を行うために、その他の補正回路および信号処理回路、およにそれに伴うメモリ回路が必要になってくる。上記の信号処理回路やメモリなどは、従来は、液晶パネルの外部にICチップを設けることによって増設しなければならなかった。よって、商品の小型化が事実上不可能であった。発明に至る背景図22および図23Bを参照する。図22は、PチャネルTFTの基板温度とゲイトリーク電流との関係を示したグラフである。また、図23Bは、PチャネルTFTの基板温度とゲイトリーク電流のピークとの関係を示したグラフである。なお、VDはドレイン電圧、IDはドレイン電流、VGはゲイト電圧である。このとき、ゲイトリーク電流値には、ピーク値IGpeakと示すが存在する。基板温度が上昇すると、ゲイトリーク電流のピークが小さくなっていくことがわかる。これは、基板の温度が上昇すると、ゲイト電極に蓄積されていた電荷電子の放電が促進されることを示すものと思われる。ゲイトリーク電流はゲイト電極に電子が注入されることによって観測される電流であることがわかっており、この絶対量IGピークが減るということは注入された電子が温度上昇で活性化して放電されていることを意味している。この現象はいわゆるコンデンサと同じであり、電荷の充放電が可能であることを示唆するものと考えられる。そこで、本願発明者は、この現象をフローティングゲイトを有する不揮発性メモリに適用させうることを見出した。そこで本発明は、上記の事情を鑑みて、大画面で良好な階調表示が行える、小型化が可能な半導体表示装置、特に液晶表示装置を提供することを課題とする。本発明のある実施態様によると、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面および側面に接して形成されるコントロールゲイト電極と、を少なくとも備えた不揮発性メモリが提供される。このことによって上記目的が達成される。前記半導体活性層のチャネル形成領域では、不対結合手の数がソースドレイン領域よりも少なくてもよい。本発明のある実施態様によると、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面のみに接して形成されるコントロールゲイト電極と、を少なくとも備えた不揮発性メモリが提供される。このことによって上記目的が達成される。前記半導体活性層のチャネル形成領域では、不対結合手の数がソースドレイン領域よりも少なくてもよい。本発明のある実施態様によると、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面および側面に接して形成されるコントロールゲイト電極と、を少なくとも備えた不揮発性メモリであって、前記半導体活性層のチャネル領域とソースドレイン領域は、直接接している不揮発性メモリが提供される。このことによって上記目的が達成される。前記半導体活性層のチャネル形成領域では、不対結合手の数がソースドレイン領域よりも少なくてもよい。本発明のある実施態様によると、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面のみに接して形成されるコントロールゲイト電極と、を少なくとも備えた不揮発性メモリであって、前記半導体活性層のチャネル領域とソースドレイン領域は、直接接している不揮発性メモリが提供される。このことによって上記目的が達成される。前記半導体活性層のチャネル形成領域では、不対結合手の数がソースドレイン領域よりも少なくてもよい。本発明のある実施態様によると、絶縁基板上に複数の画素TFTがマトリクス状に配置された画素回路と、前記複数の画素TFTを駆動するTFTで構成された駆動回路と、不揮発性メモリと、を少なくとも備えた半導体装置であって、前記不揮発性メモリは、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面および側面に接して形成されるコントロールゲイト電極と、を少なくとも備えており、前記画素回路と前記駆動回路と前記不揮発性メモリとは、前記絶縁基板上に一体形成される半導体装置が提供される。このことによって上記目的が達成される。本発明のある実施態様によると、基板上に複数の画素TFTがマトリクス状に配置された画素回路と、前記複数の画素TFTを駆動するTFTで構成された駆動回路と、不揮発性メモリと、を少なくとも備えた半導体装置であって、前記不揮発性メモリは、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面のみに接して形成されるコントロールゲイト電極と、を少なくとも備えており、前記画素回路と前記駆動回路と前記不揮発性メモリとは、前記絶縁基板上に一体形成される半導体装置が提供される。このことによって上記目的が達成される。前記半導体装置は、液晶表示装置であることを特徴としていてもよい。本発明によると、不揮発性メモリが、画素TFT、ドライバ回路、その他の周辺回路と同時に一体形成されるので、液晶表示装置の小型化、高性能化を図ることができる。また、作製した不揮発性メモリを、ガンマ補正を行うためのデータを記憶させておくこともでき、階調表示の良好な液晶表示装置が実現できる。本実施例では、信号処理の際使用するデータを記憶させておく不揮発性メモリをSOISliconOnInsulator技術を用いて絶縁基板上に、他の回路と共に一体形成した半導体表示装置について説明する。半導体表示装置の中でも、液晶表示装置について説明する。ここでいうシリコンは単結晶、あるいは実質的に単結晶である。図1を参照する。図1には、本実施例の不揮発性メモリの回路図が示される。本実施例の不揮発性メモリは、複数のメモリセルとXおよびYアドレスデコーダ101、102、および周辺回路103、104によって構成されている。図1に示されるように、各ビット情報が記録されるメモリセル記憶セルは、2個のTFTによって構成され、1つはフローティングゲイトを有するPチャネルFAMOSFloatinggateAvalancheinjectionMOS型TFTTr1であり、もう一つはNチャネルスイッチングTFTTr2である。2個のTFTTr1およびTr2は、ドレイン電極が互いに直列に接続されており、この直列接続回路によって1ビットのメモリセルを構成する。本実施例の不揮発性メモリには、このメモリセルが縦64個×横64個マトリクス状に配列されている。各メモリセルは1ビットの情報を記憶することができるので、本実施例の不揮発性メモリは、4096ビット=約4kビットの記憶容量を有する。周辺回路103、104は、他の信号処理回路である。各列に配置されているメモリセルは、A0、B0~A63、B63によって構成される信号線に、その両端が接続されている。また、各行に配列されているメモリセルは、信号線C0、D0~C63、D63に各メモリセルのゲイト電極が接続されている。なお図1に示されるように、本実施例では、不揮発性メモリを構成するメモリセルに0、0、1、0、63、63といった符号が付けられている。各信号線A0、B0~A63、B63、およびC0、D0~C63、D63は、それぞれYアドレスデコーダ102、およびXアドレスデコーダ101に接続されている。このXアドレスデコーダ101およびYアドレスデコーダ102によって、メモリセルのアドレスが指定され、データの書き込みあるいは読み出しが行われる。次に、不揮発性メモリの動作について、メモリセル1、1を例にとって説明する。まず、メモリセル1、1にデータを書き込む場合、信号線C1には50Vの高電圧が印加される。また、信号線D1は5Vの電圧が印加される。そこで信号線B1をGNDにおとし、A1に5Vの電圧を印加すると、Tr1のフローティングゲイトに電荷が蓄積される。Tr1のフローティングゲイトに蓄積された電荷は保持される。次に、メモリセル1、1からデータを読み出す場合、信号線C1には0Vが印加され、D1には-5Vが印加される。そしてB1をGNDにおとすと、記憶されていた信号がA1から読み出される。以上の動作を下の表にまとめる。なお、メモリセルに記憶されている記憶内容は、X線、紫外線、あるいは電子線などを不揮発性メモリに照射するか、あるいは熱をかけることによって消去できる。次に、本実施例の不揮発性メモリを備えた半導体装置の作製方法について説明する。半導体装置の中でも、特に液晶表示装置の作製方法について説明する。なお、以下に示す液晶表示装置では、本実施例の不揮発性メモリが、ガンマ補正のデータを記憶する記憶手段として用いられている。本実施例では絶縁表面を有する基板上に複数のTFTを形成し、画素領域のマトリクス回路とドライバ回路を含む周辺回路とをモノリシックに構成する例を図2~図5に示す。なお、本実施例では、ガンマ補正データを記憶する不揮発性メモリは、フローティングゲイトを有するPチャネルFAMOS回路とそのスイッチング素子を含んでおり、この不揮発性メモリと画素TFTの作製工程について説明する。なお、ドライバ等の周辺回路に代表的に用いられるCMOS回路も同様に作製され得る。なお、本実施例では、Pチャンネル型とNチャンネル型とがそれぞれ1つのゲイト電極を備えた回路について、その作製工程を説明するが、ダブルゲイト型のような複数のゲイト電極を備えた回路も同様に作製することができる。図2を参照する。まず、絶縁表面を有する基板として石英基板201を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板を用いても良い。202は非晶質珪素膜であり、最終的な膜厚熱酸化後の膜減りを考慮した膜厚が10~100nm好ましくは20~80nmとなる様に調節する。こうすることによって、FAMOS型TFTにおいて、インパクトイオナイゼイションが起こりやすくなり、フローティングゲイトにキャリアの注入がされやすくなる。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。なお、FAMOS型TFTのは非晶質珪素膜の最終的な膜厚が10~400nm、他のTFTの最終的な膜厚が20~80nmとしてもよい。この場合、選択酸化法などによって、それぞれの所望の膜厚を得ることができる。本実施例の場合、非晶質珪素膜202中において代表的な不純物であるC炭素、N窒素、O酸素、S硫黄の濃度はいずれも5×1018atoms/cm3未満好ましくは1×1018atoms/cm3以下となる様に管理している。各不純物がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。なお、非晶質珪素膜202中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜202の成膜は減圧熱CVD法であることが好ましい。なお、成膜条件を最適化することでプラズマCVD法を用いることも可能である。次に、非晶質珪素膜202の結晶化工程を行う。結晶化の手段としては特開平7-130652号公報記載の技術を用いる。同公報の実施例1および実施例2のどちらの手段でも良いが、本実施例では、同広報の実施例2に記載した技術内容特開平8-78329号公報に詳しいを利用するのが好ましい。特開平8-78329号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜403を形成する。マスク絶縁膜203は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置を調整することによって結晶領域の位置を決定することができる。そして、非晶質珪素膜202の結晶化を助長する触媒元素としてニッケルNiを含有した溶液をスピンコート法により塗布し、Ni含有層204を形成する。なお、触媒元素としてはニッケル以外にも、コバルトCo、鉄Fe、パラジウムPd、白金Pt、銅Cu、金Au等を用いることができる図2A。また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。次に、触媒元素の添加工程が終了したら、450°Cで1時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において500~700°C代表的には550~650°Cの温度で4~24時間の加熱処理を加えて非晶質珪素膜202の結晶化を行う。本実施例では窒素雰囲気で570°Cで14時間の加熱処理を行う。この時、非晶質珪素膜202の結晶化はニッケルを添加した領域205および206で発生した核から優先的に進行し、基板201の基板面に対してほぼ平行に成長した結晶領域207および208が形成される。この結晶領域207および208を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある図2B。なお、上述の特開平7-130652号公報の実施例1に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。結晶化のための加熱処理が終了したら、マスク絶縁膜203を除去してパターニングを行い、横成長領域207および208でなる島状半導体層活性層209、210、および211を形成する図2C。ここで209はPチャネルFAMOS型TFTの活性層、210はNチャネルスイッチングTFTの活性層、211は画素マトリクス回路を構成するN型TFT画素TFTの活性層である。活性層209、210、および211を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜212を成膜する。このゲイト絶縁膜の厚さは、10~200nmとする。なお、FAMOS型TFTのゲイト絶縁膜の厚さは、10~50nmとし、他のゲイト絶縁膜の厚さは、50~200nmとしてもよい。なお、このゲイト絶縁膜には、SiO2、SiON、SiNなどが用いられてもよい。そして、次に図2Dに示す様に触媒元素ニッケルを除去または低減するための加熱処理触媒元素のゲッタリングプロセスを行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を700°Cを超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。そのため本実施例ではこの加熱処理を700°Cを超える温度で行い、好ましくは800~1000°C代表的には950°Cとし、処理時間は0.1~6hr、代表的には0.5~1hrとする。なお、本実施例では酸素雰囲気中に対して塩化水素HClを0.5~10体積本実施例では3体積の濃度で含有させた雰囲気中において、950°Cで、30分の加熱処理を行う例を示す。HCl濃度を上記濃度以上とすると、活性層209、210、および211の表面に膜厚程度の凹凸が生じてしまうため好ましくない。また、ハロゲン元素を含む化合物してHClガスを用いる例を示したが、それ以外のガスとして、代表的にはHF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。この工程においては活性層209、210、および211中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。そして、この工程により活性層209、210、および211中のニッケルの濃度は5×1017atoms/cm3以下にまで低減される。なお、5×1017atoms/cm3という値はSIMS質量二次イオン分析の検出下限である。本発明者らが試作したTFTを解析した結果、1×1018atoms/cm3以下好ましくは5×1017atoms/cm3以下ではTFT特性に対するニッケルの影響は確認されなかった。ただし、本明細書中における不純物濃度は、SIMS分析の測定結果の最小値でもって定義される。また、上記加熱処理により活性層209、210、および211とゲイト絶縁膜212の界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜212の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体/絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良エッジシニングを防ぐ効果もある。さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で950°Cで1時間程度の加熱処理を行なうことで、ゲイト絶縁膜212の膜質の向上を図ることも有効である。なお、SIMS分析により活性層209、210、および211中にはゲッタリング処理に使用したハロゲン元素が、1×1015atoms/cm3~1×1020atoms/cm3の濃度で残存することも確認されている。また、その際、活性層209、210、および211と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがSIMS分析によって確かめられている。また、他の元素についてもSIMS分析を行った結果、代表的な不純物であるC炭素、N窒素、O酸素、S硫黄はいずれも5×1018atoms/cm3未満典型的には1×1018atoms/cm3以下であることが確認された。次に、図3を参照する。図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型213、214、および215を形成する。本実施例では2wtのスカンジウムを含有したアルミニウム膜を用いる図3A。なお、後に213の一部は、PチャネルFAMOS型TFTのフローティングゲイトとなる。次に、特開平7-135318号公報記載の技術により多孔性の陽極酸化膜216、217、および218、無孔性の陽極酸化膜219、220、および221、ゲイト電極222、223、および224を形成する図3B。こうして図3Bの状態が得られたら、次にゲイト電極222、223、および224、多孔性の陽極酸化膜216、217、および218をマスクとしてゲイト絶縁膜212をエッチングする。そして、多孔性の陽極酸化膜216、217、および218を除去して図3Cの状態を得る。なお、図3Cにおいて225、226、および227で示されるのは加工後のゲイト絶縁膜である。次に、ゲイト電極422分断し、フローティングゲイトを作製する図3D。次に図4を参照する。図4に示す工程では、一導電性を付与する不純物元素の添加を行う。不純物元素としてはN型ならばPリンまたはAs砒素、P型ならばBボロンを用いれば良い。本実施例では、不純物添加を2回の工程に分けて行う。まず、1回目の不純物添加本実施例ではPリンを用いるを高加速電圧80keV程度で行い、n領域を形成する。このn領域は、Pイオン濃度が1×1017atoms/cm3以上好ましくは1×1018atoms/cm3以上となるように調節する。さらに、2回目の不純物添加を低加速電圧10keV程度で行い、n領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このn領域は、シート抵抗が500Ω以下好ましくは300Ω以下となるように調節する。以上の工程を経て、N型TFTのソース領域228、ドレイン領域229、低濃度不純物領域230、チャネル形成領域231が形成される。また、画素TFTを構成するN型TFTのソース領域232、ドレイン領域233、低濃度不純物領域234、チャネル形成領域235が確定する図4A。本実施例では、半導体活性層のチャネル形成領域では、不対結合手の数がソースドレイン領域よりも少ない。これは、チャネル形成領域が、単結晶、あるいは実質的に単結晶となっていると考えられる。なお、図4Aに示す状態ではP型TFTの活性層もN型TFTの活性層と同じ構成となっている。次に、図4Bに示すように、N型TFTを覆ってレジストマスク236を設け、P型を付与する不純物イオン本実施例ではボロンを用いるの添加を行う。ボロンの他に、Ga、Inなどを用いてもよい。この工程も前述の不純物添加工程と同様に2回に分けて行うが、N型をP型に反転させる必要があるため、前述のPイオンの添加濃度の数倍程度の濃度のBボロンイオンを添加する。このp領域は、Pイオン濃度が1×1017atoms/cm3以上好ましくは1×1018atoms/cm3以上となるように調節する。こうしてP型TFTのソース領域237、ドレイン領域238、低濃度不純物領域239、チャネル形成領域240が形成される図4B。この低濃度不純物領域は、Pイオン濃度が1×1017atoms/cm3以上好ましくは1×1018atoms/cm3以上となるように調節する。こうすることによって、インパクトイオナイゼイションが起こりやすくなる場合がある。以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。次に、PチャネルFAMOS型TFTのコントロールゲイト電極241を作製する。このコントロールゲイト電極241は、無孔性の陽極酸化膜219の上面および側面に接するように形成される。よって、コントロールゲイト電極241とフローティングゲイト電極222’は、絶縁性が保持されている。次に、層間絶縁膜242として酸化珪素膜と窒化珪素膜との積層膜を形成した図4D。図4DのFAMOS型TFTを上面から見た図を図4Eに示す。次に図5を参照する。層間絶縁膜242にコンタクトホールを形成した後、ソース電極243、244、および245、ドレイン電極246、247を形成して図5Aに示す状態を得る。次に、有機性樹脂膜でなる第2の層間絶縁膜249を0.5~3μmの厚さに形成する図5B。この有機性樹脂膜としてはポリイミド、アクリル、ポリアミド、ポリイミドアミドなどが用いられ得る。この第2の層間絶縁膜249に有機性樹脂膜を用いることの利点は、1成膜方法が簡単であること、2膜厚を容易に厚くできること、3比誘電率が低いので寄生容量を低減できること、4平坦性に優れていること、などが挙げられる。次に、ブラックマスク250を形成する図5B。次に、酸化珪素膜、窒化珪素膜、有機性樹脂膜のいずれかあるいはこれらの積層膜からなる第3の層間絶縁膜251を0.1~0.3μmの厚さに形成する。そして、層間絶縁膜251にコンタクトホールを形成し、成膜した導電膜をパターニングすることにより画素電極252を形成する。本実施例は、透過型の液晶表示装置を例に示すため画素電極252を構成する導電膜としてITO等の透明導電膜を用いる。図5Bの構成では、層間絶縁膜251を介して、画素電極252とブラックマスク250とが重畳する領域で補助容量が形成される。なお、図5Bに示すような構成では、広い面積を占めやすい補助容量をTFTの上に形成することで開口率の低下を防ぐことが可能である。また、誘電率の高い窒化珪素膜を適切な厚さで用いると、少ない面積で非常に大きな容量を確保することが可能である。次に、基板全体を350°Cの水素雰囲気で1~2時間加熱し、素子全体の水素化を行うことで膜中特に活性層中のダングリングボンド不対結合手を補償する。以上の工程を経て同一基板上にCMOS回路および画素マトリクス回路を作製することができる。次に、図5Cを参照しながら、上記の工程によって作製されたアクティブマトリクス基板をもとに、液晶パネルを作製する工程を説明する。図5Bの状態のアクティブマトリクス基板に配向膜253を形成する。本実施例では、配向膜253には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板254、透明導電膜255、配向膜256とで構成される。なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。なお、対向基板には必要に応じてブラックマスクやカラーフィルタなどが形成されるが、ここでは省略する。次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ図示せずなどを介して貼り合わせる。その後、両基板の間に液晶材料257を注入し、封止剤図示せずによって完全に封止する。よって、図5Cに示すような透過型の液晶パネルが完成する。なお、本実施例では、液晶パネルが、TNモードによって表示を行うようにした。そのため、1対の偏光板図示せずがクロスニコル1対の偏光板が、それぞれの偏光軸を直交させるような状態で、液晶パネルを挟持するように配置された。よって、本実施例では、液晶パネルの画素TFTに電圧が印加されていないとき明状態となる、ノーマリホワイトモードで表示を行うことが理解される。図6にFAMOS型TFTを含むメモリセル、画素TFT、ロジック回路が、同一基板上に一体形成されている様子を示す。また、本実施例の液晶パネルの外観を図7に簡略化して示す。図7において、701は石英基板、702は画素マトリクス回路、703はソース信号線側ドライバ回路、704はゲイト信号線側ドライバ回路、705は信号処理回路などのロジック回路および不揮発性メモリ回路である。706は対向基板、707は、FPCFlexiblePrintCircit端子である。一般的に、液晶モジュールと呼ばれるのはFPCを取り付けた液晶パネルである。ロジック回路705は広義的にはTFTで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、ドライバ回路と呼ばれている回路と区別するため、それ以外の信号処理回路を指す。なお、本実施例の不揮発性メモリには、画像信号にガンマ補正する為のデータが記憶されている。これは、液晶表示装置固有のデータであり、製造後ガンマ補正のデータを作成する際に不揮発性メモリに書き込まれる。また、不揮発性メモリに用いられているFAMOS型TFTのフローティングゲイト、および/またはコントロールゲイトにSiを用いた場合にも、不揮発性メモリは周辺回路やロジック回路と同一構造を有し、本発明が適用できる。本実施例の不揮発性メモリは、フローティングゲイト電極を作製する際に生じた無孔性の陽極酸化膜を介して、コントロールゲイト電極が形成されている。図8に示すようにコントロールゲイト電極-フローティング電極間の容量をC1、印加される電圧をV1、フローティング電極-活性層間の容量をC2、ゲイト電圧をVc、ドレイン電圧をVdとし、ソースをGNDにおとすと、フローティングゲイト電極には、容量分割電圧Vfが発生し、Vfは下記の数式で表される。本実施例ではフローティングゲイト-コントロールゲイト間の容量C3が大きので、Vfが大きくなり、フローティングゲイト電極にキャリアが注入されやすい。本実施例では、FAMOS型TFTのコントロールゲイト電極の作製工程が実施例1とは異なる。その他の工程は同じであるので、実施例1を参照し、本実施例では説明を省略する。なお、本実施例の液晶表示装置では、本実施例の不揮発性メモリが、ガンマ補正のデータを記憶する記憶手段として用いられている。なお、ドライバ等の周辺回路に代表的に用いられるCMOS回路も同様に作製され得る。なお、本実施例では、Pチャンネル型とNチャンネル型とがそれぞれ1つのゲイト電極を備えた回路について、その作製工程を説明するが、ダブルゲイト型のような複数のゲイト電極を備えた回路も同様に作製することができる。図9を参照する。実施例1の図4Bの工程を終えた状態が図9Aに示される。図9Aに示される以前の工程については、実施例1を参照することができる。図9Aにおいて、901は下地基板、903はPチャネルFAMOS型TFTののソース領域、902はドレイン領域、904は低濃度不純物領域、905はチャネル形成領域、906はゲイト絶縁膜、907はフローティングゲイト電極、908は無孔性の陽極酸化膜である。また、909はNチャネル型TFTのソース領域、910はドレイン領域、911は低濃度不純物領域、912はチャネル形成領域、913はゲイト絶縁膜、914はゲイト電極、915は無孔性の陽極酸化膜である。また、916は画素TFTを構成するNチャネル型TFTのソース領域、917はドレイン領域、918は低濃度不純物領域、919はチャネル形成領域、920はゲイト絶縁膜、921はゲイト電極、922は無孔性の陽極酸化膜である。図9Bに示すように、層間絶縁膜923として酸化珪素膜と窒化珪素膜との積層膜を形成する。次に図9Cを参照する。層間絶縁膜923にコンタクトホールを形成した後、ソース電極924、925、および926、ドレイン電極927および928、およびPチャネルFAMOS型TFTのコントロールゲイト電極929を形成する。PチャネルFAMOS型TFTのコントロールゲイト電極は、無孔性の陽極酸化膜908に接続されている。以後、実施例1の工程に従って、有機性樹脂膜でなる第2の層間絶縁膜図示せずを形成する。以後の工程についても、実施例1の工程に従うものとする。本実施例の方法に従うと、FAMOS型TFTを含む不揮発性メモリを有する液晶表示装置は、工程を増やすことなく作製され得る。図21および図23を参照する。図21には、本実施例1で作製されたTFTの第1回目のボロンドーズ量を変化させた時のゲイトリーク電流IGの変化が示されている。なお、VDはドレイン電圧、IDはドレイン電流、VGはゲイト電圧である。図21より、図21A~Eでは、第1回目のボロンのドーズ量を0~6×1013atoms/cm2とした場合のグラフである。このとき、ゲイトリーク電流値には、ピーク値IGpeakと示すが存在する。これらのグラフより、第1回目のボロンのドーズ量が多くなると、ゲイトリーク電流のピーク値が大きくなっていることがわかる。よって、低濃度不純物領域が無い方が、ゲイトリーク電流が多くなり、フローティングゲイト電極にキャリアが注入されやすいことがわかる。なお、図23Aは、第1回目のボロンのドーズ量と、ゲイトリーク電流のピークとの関係を示すグラフである。本実施例では、第1回目のボロンのドーズ量が多い時に、ゲイトリーク電流が大きくなることより、FAMOS型TFTに低濃度不純物領域を設けないようにすることにした。本実施例では、FAMOS型TFTの不純物イオンの添加工程が実施例1とは異なる。なお、以下に示す液晶表示装置では、本実施例の不揮発性メモリが、ガンマ補正のデータを記憶する記憶手段として用いられている。なお、ドライバ等の周辺回路に代表的に用いられるCMOS回路も同様に作製され得る。図10を参照する。実施例1の図3Dの工程フローティングゲイトの作製を終えた状態が図10Aに示される。図9Aに示される以前の工程については、実施例1を参照することができる。図10Aにおいて、1001は下地基板、1002、1003、および1004は島状半導体層活性層、1005、1006、および1007はゲイト絶縁膜、1008、1009、および1010はゲイト電極ただし、1008はFAMOS型TFTのフローティングゲイト、1011、1012、および1013は無孔性の陽極酸化膜である。まず、FAMOS型TFTの不純物添加を行う。不純物の添加には、本実施例ではBボロンを用いる。その他、Ga、In等を用いてもよい。加速電圧80keV程度で不純物の添加を行うことによって、ソース領域1014、ドレイン領域1015、およびチャネル領域1016が形成される。またこの時、他の部分にはレジストマスク1017が存在するようにしておくことによって、他の領域には不純物の添加が行われないようにする。次に、PチャネルFAMOS型TFT以外に不純物の添加を行う。本実施例では、不純物添加を2回の工程に分けて行う。まず、1回目の不純物添加本実施例ではPリンを用いるを高加速電圧80keV程度で行い、n領域を形成する。このn領域は、Pイオン濃度が1×1018atoms/cm3~1×1019atoms/cm3となるように調節する。さらに、2回目の不純物添加を低加速電圧10keV程度で行い、n領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このn領域は、シート抵抗が500Ω以下好ましくは300Ω以下となるように調節する。以上の工程を経て、N型TFTのソース領域1019、ドレイン領域1020、低濃度不純物領域1021、チャネル形成領域1022が形成される。また、画素TFTを構成するN型TFTのソース領域1023、ドレイン領域1024、低濃度不純物領域1025、チャネル形成領域1026が確定する図10C。なお、図10Cに示す状態ではP型TFTの活性層もN型TFTの活性層と同じ構成となっている。次に、図10Dに示すように、N型TFTを覆ってレジストマスク1027を設け、P型を付与する不純物イオン本実施例ではボロンを用いるの添加を行う。なお、図10DにはFAMOS型TFT以外のPチャネル型TFTは図示されていない。この工程も前述の不純物添加工程と同様に2回に分けて行うが、N型をP型に反転させる必要があるため、前述のPイオンの添加濃度の数倍程度の濃度のBボロンイオンを添加する。こうしてP型TFTのソース領域、ドレイン領域、低濃度不純物領域、およびチャネル形成領域が形成される図10D。以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。次に、PチャネルFAMOS型TFTのコントロールゲイト電極1028を作製する。このコントロールゲイト電極1028は、無孔性の陽極酸化膜1011を囲むように作製される図11A。よって、コントロールゲイト電極1028とフローティングゲイト電極1008は、絶縁性が保持されている。次に、層間絶縁膜1029として酸化珪素膜と窒化珪素膜との積層膜を形成した図11B。次に図11Cを参照する。層間絶縁膜1029にコンタクトホールを形成した後、ソース電極1030、1031、および1032、ドレイン電極1033、1034を形成して図11Cに示す状態を得る。以後は、実施例1の図5B以降に示された工程を行う。完成した本実施例の液晶パネルの断面図を図12に示す。図12には、FAMOS型TFTを含むメモリセル、画素TFT、ロジック回路が、同一基板上に一体形成されている様子が示されている。なお、ロジック回路は実施例1と同様CMOS回路が代表的に示されている。図12にも示されているように、メモリセルPチャネルFAMOS型TFTの半導体活性層領域には、低濃度不純物領域が形成されていない他のTFTには低濃度不純物領域1201、1202、1203、および1204が形成されている。よって、フローティングゲイト電極にキャリアの注入が起こりやすくなり、優れたメモリの機能が実現される。本実施例では、メモリセルを構成するFAMOS型TFTとスイッチングTFTとの両方をPチャネル型TFTで作製した。なお、メモリのデコーダ部や他のロジック回路を構成するTFTは、Nチャネル型およびPチャネル型で構成される。なお、説明を省略する工程に関しては、実施例1を参照することができる。図13を参照する。まず、絶縁表面を有する基板として石英基板1301を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板を用いても良い。1302は非晶質珪素膜であり、最終的な膜厚熱酸化後の膜減りを考慮した膜厚が10~100nm好ましくは20~80nmとなる様に調節する。こうすることによって、FAMOS型TFTにおいて、インパクトイオナイゼイションが起こりやすくなり、フローティングゲイトにキャリアの注入がされやすくなる。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。なお、FAMOS型TFTのは非晶質珪素膜の最終的な膜厚が10~400nm、他のTFTの最終的な膜厚が20~80nmとしてもよい。この場合、選択酸化法などによって、それぞれの所望の膜厚を得ることができる。本実施例の場合、非晶質珪素膜1302中において代表的な不純物であるC炭素、N窒素、O酸素、S硫黄の濃度はいずれも5×1018atoms/cm3未満好ましくは1×1018atoms/cm3以下となる様に管理している。各不純物がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。なお、非晶質珪素膜1302中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜1302の成膜は減圧熱CVD法であることが好ましい。なお、成膜条件を最適化することでプラズマCVD法を用いることも可能である。次に、非晶質珪素膜1302の結晶化工程を行う。結晶化の手段としては特開平7-130652号公報記載の技術を用いる。同公報の実施例1および実施例2のどちらの手段でも良いが、本実施例では、同広報の実施例2に記載した技術内容特開平8-78329号公報に詳しいを利用するのが好ましい。特開平8-78329号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜1303を形成する。マスク絶縁膜1303は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置を調整することによって結晶領域の位置を決定することができる。そして、非晶質珪素膜1302の結晶化を助長する触媒元素としてニッケルNiを含有した溶液をスピンコート法により塗布し、Ni含有層1304を形成する。なお、触媒元素としてはニッケル以外にも、コバルトCo、鉄Fe、パラジウムPd、白金Pt、銅Cu、金Au等を用いることができる図13A。また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。次に、触媒元素の添加工程が終了したら、450°Cで1時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において500~700°C代表的には550~650°Cの温度で4~24時間の加熱処理を加えて非晶質珪素膜1302の結晶化を行う。本実施例では窒素雰囲気で570°Cで14時間の加熱処理を行う。この時、非晶質珪素膜1302の結晶化はニッケルを添加した領域1305および1306で発生した核から優先的に進行し、基板1301の基板面に対してほぼ平行に成長した結晶領域横成長領域1307および1308が形成される。この結晶領域207および208を横成長領域と呼ぶ図13B。結晶化のための加熱処理が終了したら、マスク絶縁膜1303を除去してパターニングを行い、横成長領域1307および1308でなる島状半導体層活性層1309および1310を形成する図13C。ここで1309はPチャネルFAMOS型TFTおよびスイッチングTFTの活性層、1310は画素マトリクス回路を構成するN型TFT画素TFTの活性層である。活性層1309および1310を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜1311を成膜する。なお、FAMOS型TFTのゲイト絶縁膜の厚さは、100~500とし、他のゲイト絶縁膜の厚さは、500~2000としてもよい。なお、このゲイト絶縁膜には、SiO2、SiON、SiNなどが用いられてもよい。そして、次に図13Dに示す様に触媒元素ニッケルを除去または低減するための加熱処理触媒元素のゲッタリングプロセスを行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を700°Cを超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。そのため本実施例ではこの加熱処理を700°Cを超える温度で行い、好ましくは800~1000°C代表的には950°Cとし、処理時間は0.1~6hr、代表的には0.5~1hrとする。なお、本実施例では酸素雰囲気中に対して塩化水素HClを0.5~10体積本実施例では3体積の濃度で含有させた雰囲気中において、950°Cで、30分の加熱処理を行う例を示す。HCl濃度を上記濃度以上とすると、活性層1309および1310の表面に膜厚程度の凹凸が生じてしまうため好ましくない。また、ハロゲン元素を含む化合物してHClガスを用いる例を示したが、それ以外のガスとして、代表的にはHF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で950°Cで1時間程度の加熱処理を行なうことで、ゲイト絶縁膜1311の膜質の向上を図ることも有効である。なお、SIMS分析により活性層1309および1310中にはゲッタリング処理に使用したハロゲン元素が、1×1015atoms/cm3~1×1020atoms/cm3の濃度で残存することも確認されている。また、その際、活性層1309および1310と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがSIMS分析によって確かめられている。また、他の元素についてもSIMS分析を行った結果、代表的な不純物であるC炭素、N窒素、O酸素、S硫黄はいずれも5×1018atoms/cm3未満典型的には1×1018atoms/cm3以下であることが確認された。次に、図14を参照する。図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型1312、1313、および1314を形成する。本実施例では2wtのスカンジウムを含有したアルミニウム膜を用いる図14A。なお、後に1312の一部は、PチャネルFAMOS型TFTのフローティングゲイトとなる。次に、特開平7-135318号公報記載の技術により多孔性の陽極酸化膜1315、1316、および1317、無孔性の陽極酸化膜1318、1319、および1320、ゲイト電極1321、1322、および1323図14B。こうして図14Bの状態が得られたら、次にゲイト電極1321、1322、および1323、多孔性の陽極酸化膜1315、1316、および1317をマスクとしてゲイト絶縁膜1311をエッチングする。そして、多孔性の陽極酸化膜1315、1316、および1317を除去して図14Cの状態を得る。なお、図14Cにおいて1321、1322、および1323で示されるのは加工後のゲイト絶縁膜である。次に、ゲイト電極1321を分断し、フローティングゲイト電極1321’を作製する図14D。次に図15を参照する。図15に示す工程では、一導電性を付与する不純物元素の添加を行う。不純物元素としてはN型ならばPリンまたはAs砒素、P型ならばBボロンを用いれば良い。本実施例では、不純物添加を2回の工程に分けて行う。まず、1回目の不純物添加本実施例ではPリンを用いるを高加速電圧80keV程度で行い、n領域を形成する。このn領域は、Pイオン濃度が1×1018atoms/cm3~1×1019atoms/cm3となるように調節する。さらに、2回目の不純物添加を低加速電圧10keV程度で行い、n領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このn領域は、シート抵抗が500Ω以下好ましくは300Ω以下となるように調節する。以上の工程を経て、N型TFTのソース領域、ドレイン領域、低濃度不純物領域、チャネル形成領域いずれも図示せずが形成され、画素TFTを構成するN型TFTのソース領域1324、ドレイン領域1325、低濃度不純物領域1326、およびチャネル形成領域1327が確定する図15A。なお、図15Aに示す状態ではP型TFTの活性層もN型TFTの活性層と同じ構成となっている。次に、図15Bに示すように、N型TFTを覆ってレジストマスク1328を設け、P型を付与する不純物イオン本実施例ではボロンを用いるの添加を行う。この工程も前述の不純物添加工程と同様に2回に分けて行うが、N型をP型に反転させる必要があるため、前述のPイオンの添加濃度の数倍程度の濃度のBボロンイオンを添加する。こうしてP型TFTのソースドレイン領域1329、1330、および1331、低濃度不純物領域1332および1333、およびチャネル形成領域1332、1333が形成される図15B。以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。次に、層間絶縁膜1336として酸化珪素膜と窒化珪素膜との積層膜を形成した図15C。次に、層間絶縁膜1336にコンタクトホールを形成した後、ソースドレイン電極1337、1338、1339、および1340,およびPチャネルFAMOS型TFTのコントロールゲイト電極1341を形成する。PチャネルFAMOS型TFTのコントロールゲイト電極は、無孔性の陽極酸化膜1318の上面に接続されている。以後、実施例1の工程に従って、有機性樹脂膜でなる第2の層間絶縁膜図示せずを形成する。以後の工程についても、実施例1の工程に従うものとする。ここで、図16Aに、本実施の不揮発性メモリの回路図を示す。図16Bは、図16AにおけるA-A’の断面図を示し、図16Cは、図16Aの等価回路図を示す。図16Aにおいて、1301~1304は半導体層であり、TFTTr1~Tr8を構成している。1305~1308は第1の配線層であり、Tr2、Tr4、Tr6、およびTr8のゲイト電極、ゲイト信号線の配線、およびTr1、Tr3、Tr5、Tr7のゲイト信号線の配線として利用している。なお、Tr1、Tr3、Tr5、およびTr7のフローティングゲイト電極1313~1316は、第1の配線層と同時に形成され、パターンニングされたのちにフローティングの状態となる。なお、1309~1312は、Tr2、Tr4、Tr6、およびTr8のゲイト電極である。1317~1324は第2の配線層であり、各Trのソースドレイン領域に接続される信号線として、またTr1、Tr3、Tr5、およびTr7のコントロールゲイト電極として用いられる。また、図中において、1325で示したように黒く塗りつぶされている部分は、その下部の配線あるいは半導体層とコンタクトをとっていることを示している。なお、図中において同一柄の配線は全て同一の配線層である。なお、本実施例の不揮発性メモリの動作について、図16Cを参照して説明する。なお、本実施例の不揮発性メモリも、実施例1に示したような、マトリクス状に配置された構造を有する。また、図16Cでは、信号線にはA0、B0、C0、D0、A1、B1、C1、およびD1という符号が付けられている。また、メモリセルには、0、0~1、1の符号が付けられている。ここでは、メモリセル1、1を例にとって、その動作を説明する。まず、メモリセル1、1にデータを書き込む場合、信号線C1には50Vの高電圧が印加される。また、信号線D1は-5Vの電圧が印加される。そこで信号線B1をGNDにおとし、A1に-5Vの電圧を印加すると、Tr1のフローティングゲイトに電荷が蓄積される。Tr1のフローティングゲイトに蓄積された電荷は保持される。次に、メモリセル1、1からデータを読み出す場合、信号線C1には0Vが印加され、D1には-5Vが印加される。そしてB1をGNDにおとすと、記憶されていた信号がA1から読み出される。以上の動作を下の表にまとめる。なお、メモリセルに記憶されている記憶内容は、X線、紫外線、あるいは電子線などを不揮発性メモリに照射することによって消去できる。本実施例では、メモリに蓄積されたキャリアを電気的に消去できる、EEPROMについて述べる。図18を参照する。図18Aには、本実施例のEEPROMの構成が示されている。1901は、P型TFTのチャネル領域、1902、1903は、ソースドレイン領域、1904はゲイト絶縁膜、1905はフローティングゲイト電極、1906は陽極酸化膜、1907はソース電極、1908はコントロール電極、1909はスイッチングTFTの低濃度不純物領域、1920はチャネル領域、1921はゲイト絶縁膜、1923はゲイト電極、1924は陽極酸化膜、1926は層間膜である。本実施例のEEPROMをマトリクス状に配置したメモリを、図18Bに示す。1927、1928は、それぞれアドレスデコーダである。本実施例のメモリの動作を下記の表に示す。なお、本実施例のメモリは、上記実施例1~5で説明したような、半導体表示装置に用いられる。本実施例では、実施例1で説明した作製において、ゲイト電極にTaタンタルまたはTa合金を用いた場合について説明する。TaまたはTa合金をゲイト電極に用いると、約450°Cから約600°Cで熱酸化することができ、Ta2O3等の膜質の良い酸化膜がゲイト電極上に形成される。この酸化膜は、上記実施例1で説明した、Alアルミニウムをゲイト電極として用いたときに形成される酸化膜よりも膜質は良いことがわかっている。このことは、絶縁膜の耐圧評価の一つであるJ-E特性電流密度-電界強度特性において、TaまたはTa合金の酸化膜がAlの酸化膜よりも良い特性を有することによってわかった。また、Ta2O3は、比誘電率が11.6前後であり、フローティングゲイト-コントロールゲイト間の容量C3実施例1の数式参照が大きいので、Alをゲイト電極に用いた場合に比較してフローティングゲイトに電荷が注入されやすいという利点もある。また、Taをゲイト電極に用いた場合、上記実施例で行ったように陽極酸化することもできる。なお、上記実施例1~5においてゲイト電極にTaまたはTa合金を用いることができる。上記実施例1~6で説明した液晶表示装置は、液晶表示装置を組み込んだ半導体表示装置に用いられる。このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末モバイルコンピュータ、携帯電話などなどが挙げられる。それらの一例を図17に示す。図17Aはモバイルコンピュータであり、本体1701、カメラ部1702、受像部1703、操作スイッチ1704、液晶表示装置1705で構成される。図17Bはヘッドマウントディスプレイであり、本体1801、液晶表示装置1802、バンド部1803で構成される。図17Cは、フロント型プロジェクタであり、本体1901、光源1902、液晶表示装置1903、光学系1904、スクリーン1905で構成される。図17Dは携帯電話であり、本体2001、音声出力部2003、音声入力部2003、液晶表示装置2004、操作スイッチ2005、アンテナ2006で構成される。図17Eはビデオカメラであり、本体2101、液晶表示装置2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106で構成される。なお、上記実施例1~7では、表示媒体として液晶を用いる場合について説明してきたが、本発明の半導体表示装置に、液晶と高分子との混合層を用い、いわゆる高分子分散型液晶表示装置とすることもできる。また、本発明を、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を備えた表示装置に用いてもよい。例えば、エレクトロルミネセンス素子などを表示媒体として備えた表示装置に用いてもよい。この場合も、メモリや周辺回路などを含むアクティブマトリクス基板の作製には、実施例1で説明した工程が利用される。また、実施例6で説明したように、ゲイト電極にタンタルまたはタンタル合金を用いてもよい。ここで、上記実施例1~4の作製方法によって作製され半導体薄膜について説明する。上記実施例1~4の作製方法によると、非晶質珪素膜を結晶化させて、連続粒界結晶シリコンいわゆるContinuousGrainSilicon:CGSと呼ばれる結晶シリコン膜を得ることができる。上記実施例1~4の作製方法によって得られた半導体薄膜の横成長領域は棒状または偏平棒状結晶の集合体からなる特異な結晶構造を示す。以下にその特徴について示す。活性層の結晶構造に関する知見上述の実施例1~4の作製工程に従って形成した横成長領域は、微視的に見れば複数の棒状または偏平棒状結晶が互いに概略平行に特定方向への規則性をもって並んだ結晶構造を有する。このことはTEM透過型電子顕微鏡法による観察で容易に確認することができる。また、本発明者らは上述の実施例1~4の作製方法によって得られた半導体薄膜の結晶粒界をHR-TEM高分解能透過型電子顕微鏡法を用いて800万倍に拡大し、詳細に観察した図24A。ただし、本明細書中において結晶粒界とは、断りがない限り異なる棒状結晶同士が接した境界に形成される粒界を指すものと定義する。従って、例えば別々の横成長領域がぶつかりあって形成される様なマクロな意味あいでの粒界とは区別して考える。ところで前述のHR-TEM高分解能透過型電子顕微鏡法とは、試料に対して垂直に電子線を照射し、透過電子や弾性散乱電子の干渉を利用して原子分子配列を評価する手法である。同手法を用いることで結晶格子の配列状態を格子縞として観察することが可能である。従って、結晶粒界を観察することで、結晶粒界における原子同士の結合状態を推測することができる。本出願人らが得たTEM写真図24Aでは異なる二つの結晶粒棒状結晶粒が結晶粒界で接した状態が明瞭に観察された。また、この時、二つの結晶粒は結晶軸に多少のずれが含まれているものの概略{110}配向であることが電子線回折により確認されている。ところで、前述の様なTEM写真による格子縞観察では{110}面内に{111}面に対応する格子縞が観察された。なお、{111}面に対応する格子縞とは、その格子縞に沿って結晶粒を切断した場合に断面に{111}面が現れる様な格子縞を指している。格子縞がどの様な面に対応するかは、簡易的には格子縞間の距離により確認できる。この時、本出願人らは上述した実施例1~4の作製方法によって得られた半導体薄膜のTEM写真を詳細に観察した結果、非常に興味深い知見を得た。写真に見える異なる二つの結晶粒ではどちらにも{111}面に対応する格子縞が見えていた。そして、互いの格子縞が明らかに平行に走っているのが観察されたのである。さらに、結晶粒界の存在と関係なく、結晶粒界を横切る様にして異なる二つの結晶粒の格子縞が繋がっていた。即ち、結晶粒界を横切る様にして観測される格子縞の殆どが、異なる結晶粒の格子縞であるにも拘らず直線的に連続していることが確認できた。これは任意の結晶粒界で同様であり、全体の90以上典型的には95以上の格子縞が結晶粒界で連続性を保っている。この様な結晶構造正確には結晶粒界の構造は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。換言すれば、結晶粒界において結晶格子に連続性があるとも言える。なお、図24Bに、本出願人らはリファレンスとして従来の多結晶珪素膜いわゆる高温ポリシリコン膜についても電子線回折およびHR-TEM観察による解析を行った。その結果、異なる二つの結晶粒において互いの格子縞は全くバラバラに走っており、結晶粒界で整合性よく連続する様な接合は殆どなかった。即ち、結晶粒界では格子縞が途切れた部分が多く、結晶欠陥が多いことが判明した。このような部分では、未結合手が存在することになり、トラップ準位としてキャリアの移動を阻害する可能性が高い。本出願人らは、上述した実施1~4の作製方法で得られる半導体薄膜の様に格子縞が整合性良く対応した場合の原子の結合状態を整合結合と呼び、その時の結合手を整合結合手と呼ぶ。また、逆に従来の多結晶珪素膜に多く見られる様に格子縞が整合性良く対応しない場合の原子の結合状態を不整合結合と呼び、その時の結合手を不整合結合手又は不対結合手と呼ぶ。本願発明で利用する半導体薄膜は結晶粒界における整合性が極めて優れているため、上述の不整合結合手が極めて少ない。本発明者らが任意の複数の結晶粒界について調べた結果、全体の結合手に対する不整合結合手の存在割合は10以下好ましくは5以下、さらに好ましくは3以下であった。即ち、全体の結合手の90以上好ましくは95以上、さらに好ましくは97以上が整合結合手によって構成されているのである。また、前述の実施例1~4の作製方法に従って作製した横成長領域を電子線回折で観察した結果を図25Aに示す。なお、図25Bは比較のために観察した従来のポリシリコン膜高温ポリシリコン膜と呼ばれるものの電子線回折パターンである。なお、図25Aおよび図25Bは電子線の照射スポットの径を135μmとして測定を行っているため、格子縞レベルに比べて十分マクロな領域の情報を拾っていると考えてよい。また、図25Cは単結晶シリコンの{110}面に垂直に電子線を照射した場合の電子線回折パターンである。通常、この様な電子線回折パターンと観測結果とを見比べ、観察試料の配向性が何であるかを推測する。図25Aの場合、図25Cに示す様な110入射に対応する回折斑点が比較的きれいに現れており、結晶軸が110軸である結晶面が{110}面であることが確認できる。なお、各斑点は同心円状の広がりを僅かにもっているが、これは結晶軸まわりにある程度の回転角度の分布をもつためと予想される。その広がりの程度はパターンから見積もっても5°以内である。また、多数観測するうちには回折斑点が部分的に見えない場合があった図25Aでも一部分の回折斑点が見えない。おそらくは概略{110}配向であるものの、わずかに結晶軸がずれているために回折パターンが見えなくなっているものと思われる。本出願人らは、結晶面内に殆ど必ず{111}面が含まれるという事実を踏まえ、おそらく111軸まわりの回転角のずれがその様な現象の原因であろうと推測している。一方、図25Bに示す電子線回折パターンの場合、回折斑点には明瞭な規則性が見られず、ほぼランダムに配向していることが確認できる。即ち、{110}面以外の面方位の結晶が不規則に混在すると予想される。これらの結果が示す様に、本願発明の結晶性珪素膜の特徴は殆ど全ての結晶粒が概略{110}面に配向しており、かつ、結晶粒界において格子に連続性を有することにある。この特徴は、従来のポリシリコン膜にはないものである。以上の様に、前述の実施例1~4の作製工程で作製された半導体薄膜は従来の半導体薄膜とは全く異なる結晶構造正確には結晶粒界の構造を有する半導体薄膜であった。本発明者らは本願発明で利用する半導体薄膜について解析した結果を特願平955633号、同9165216号、同9212428号でも説明している。なお、本出願人らは特開平7321339号公報に記載した手法に従ってX線回折を行い、上述の作製方法の結晶性珪素膜について配向比率を算出した。同公報では下記数2に示す様な算出方法で配向比率を定義している。ここで上述の半導体薄膜の配向性をX線回折で測定した結果の一例を図28に示す。なお、X線回折パターンには220面に相当するピークが現れているが、{110}面と等価であることは言うまでもない。この測定の結果、{110}面が主たる配向であり、配向比率は0.7以上典型的には0.9以上であることが判明した。以上に示してきた通り、上述の実施例1~4の作製方法による結晶性珪素膜と従来のポリシリコン膜とは全く異なる結晶構造結晶構成を有していることが判る。この点からも本願発明の結晶性珪素膜は全く新しい半導体膜であると言える。なお、この半導体薄膜を形成するにあたって結晶化温度以上の温度でのアニール工程は、結晶粒内の欠陥低減に関して重要な役割を果たしている。その事について説明する。図26Aは上述の実施例1~4の結晶化工程までを終了した時点での結晶シリコン膜を25万倍に拡大したTEM写真であり、結晶粒内黒い部分と白い部分はコントラストの差に起因して現れるに矢印で示される様なジグザグ状に見える欠陥が確認される。この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。図26Aは{111}面に平行な欠陥面を有する積層欠陥と思われる。その事は、ジグザグ状に見える欠陥が約70°の角をなして折れ曲がっていることから推測できる。一方、図26Bに示す様に、同倍率で見た上述の実施例1~4の作製方法による結晶シリコン膜は、結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが確認できる。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することができる。即ち、図26Bに示す結晶シリコン膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になりえないため、単結晶または実質的に単結晶と見なせる。この様に、図26Aと図26Bとの写真に示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。上述の実施例1~4の作製方法による結晶シリコン膜が図26Aに示した結晶シリコン膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。こうして得られた上述の実施例1~4の作製方法による結晶シリコン膜図26Bは、単に結晶化を行っただけの結晶シリコン膜図26Aに較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。この欠陥数の差は電子スピン共鳴分析ElectronSpinResonance:ESRによってスピン密度の差となって現れる。現状では上記実施例1~4の作製方法による結晶シリコン膜のスピン密度は少なくとも5×1017spinscm3以下好ましくは3×1017spinscm3以下であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。以上の様な結晶構造および特徴を有する上述の実施例1~4の作製方法によるの結晶シリコン膜を、本出願人は、連続粒界結晶シリコンContinuousGrainSilicon:CGSと呼んでいる。従来の半導体薄膜では結晶粒界がキャリアの移動を妨げる障壁として機能していたのだが、上述の実施例1~4の作製方法による半導体薄膜ではその様な結晶粒界が実質的に存在しないので高いキャリア移動度が実現される。そのため、上記実施例1~4の作製方法による半導体薄膜を用いて作製したTFTの電気特性は非常に優れた値を示す。この事については以下に示す。TFTの電気特性に関する知見上述の実施例1~4の作製方法による半導体薄膜は実質的に単結晶と見なせる実質的に結晶粒界が存在しないため、それを活性層とするTFTは単結晶シリコンを用いたMOSFETに匹敵する電気特性を示す。本出願人らが試作したTFTからは次に示す様なデータが得られている。1TFTのスイッチング性能オン/オフ動作の切り換えの俊敏性の指標となるサブスレッショルド係数が、Nチャネル型TFTおよびPチャネル型TFTともに60~100mVdecade代表的には60~85mVdecadeと小さい。2TFTの動作速度の指標となる電界効果移動度μFEが、Nチャネル型TFTで200~650cm2Vs代表的には250~300cm2Vs、Pチャネル型TFTで100~300cm2Vs代表的には150~200cm2Vsと大きい。3TFTの駆動電圧の指標となるしきい値電圧Vthが、Nチャネル型TFTで05~15V、Pチャネル型TFTで15~05Vと小さい。以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。なお、CGSを形成するにあたって前述した結晶化温度以上の温度700~1100°Cでのアニール工程は、結晶粒内の欠陥低減に関して重要な役割を果たしている。そのことについて以下に説明する。以上のことから、CGSを作製するにあたって、触媒元素のゲッタリングプロセスは必要不可欠な工程であることが判る。本発明者らは、この工程によって起こる現象について次のようなモデルを考えている。まず、図26Aに示す状態では結晶粒内の欠陥主として積層欠陥には触媒元素代表的にはニッケルが偏析している。即ち、SiNiSiといった形の結合が多数存在していると考えられる。しかしながら、触媒元素のゲッタリングプロセスを行うことで欠陥に存在するNiが除去されるとSiNi結合は切れる。そのため、シリコンの余った結合手は、すぐにSiSi結合を形成して安定する。こうして欠陥が消滅する。勿論、高い温度での熱アニールによって結晶シリコン膜中の欠陥が消滅することは知られているが、ニッケルとの結合が切れて、未結合手が多く発生するためのシリコンの再結合がスムーズに行われると推測できる。また、本発明者らは結晶化温度以上の温度700~1100°Cで加熱処理を行うことで結晶シリコン膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルも考えている。TFT特性とCGSの関係に関する知見上述の様な優れたTFT特性は、TFTの活性層として、結晶粒界において結晶格子に連続性を有する半導体薄膜を利用している点によるところが大きい。その理由について以下に考察する。結晶粒界における結晶格子の連続性は、その結晶粒界が平面状粒界と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、CharacterizationofHighEfficiencyCastSiSolarCellWafersbyMBICMeasurement;RyuichiShimokawaandYutakaHayashi,JapaneseJournalofAppliedPhysicsvol27,No5,pp751758,1988に記載されたPlanarboundaryである。上記論文によれば、平面状粒界には{111}双晶粒界、{111}積層欠陥、{221}双晶粒界、{221}twist粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。特に{111}双晶粒界はΣ3の対応粒界、{221}双晶粒界はΣ9の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。本出願人が上述の実施例1~4の作製方法による半導体薄膜を詳細にTEMで観察した結果、結晶粒界の殆ど90以上、典型的には95以上がΣ3の対応粒界、即ち{111}双晶粒界であることが判明した。二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が{110}である場合、{111}面に対応する格子縞がなす角をθとすると、θ=705°の時にΣ3の対応粒界となることが知られている。従って、図24AのTEM写真に示された結晶粒界では、隣接する結晶粒の各格子縞が約70°の角度で連続しており、この結晶粒界は{111}双晶粒界であると容易に推察することができる。なお、θ=389°の時にはΣ9の対応粒界となるが、この様な他の結晶粒界も存在した。この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、上述の実施例1~4の作製方法による半導体薄膜は面方位が概略{110}で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうるのである。この特徴は、面方位が不規則な他のポリシリコン膜ではあり得ることではない。ここで、上述の実施例1~4の作製方法による半導体薄膜を1万5千倍に拡大したTEM写真暗視野像を図27Aに示す。白く見える領域と黒く見える領域とが存在するが、同色に見える部分は配向性が同一であることを示している。図27Aで特筆すべきはこれだけ広範囲の暗視野像において、白く見える領域がかなりの割合で連続的にまとまっている点である。これは配向性の同じ結晶粒がある程度の方向性をもって存在し、隣接する結晶粒同士で殆ど同一の配向性を有していることを意味している。他方、従来の高温ポリシリコン膜を1万5千倍に拡大したTEM写真暗視野像を図27Bに示す。従来の高温ポリシリコン膜では同一面方位の部分はばらばらに点在するのみであり、図27Aに示す様な方向性のあるまとまりは確認できない。これは隣接する結晶粒同士の配向性が全く不規則であるためと考えられる。また、本出願人は図27に示した測定点以外にも多数の領域に渡って観察と測定を繰り返し、TFTを作製するのに十分な広い領域において、結晶粒界における結晶格子の連続性が保たれていることを確認している。"