成膜室の内部をフッ素化合物系ガスによりクリーニングを行った後、前記成膜室にて基板上に絶縁膜を形成する第1の工程と、前記成膜室に水素で希釈したシランガスを導入しプラズマを発生させて、フッ素濃度が1×1018atoms/cm3以下である非晶質シリコン膜を前記絶縁膜に接して形成する第2の工程と、を有し、前記第1の工程の後、大気に触れることなく前記第2の工程が行われることを特徴とする半導体装置の作製方法。成膜室の内部をフッ素化合物系ガスによりクリーニングを行い、前記成膜室の内部にコーティング膜を成膜した後、前記成膜室にて基板上に絶縁膜を形成する第1の工程と、前記成膜室に水素で希釈したシランガスを導入しプラズマを発生させて、フッ素濃度が1×1018atoms/cm3以下である非晶質シリコン膜を前記絶縁膜に接して形成する第2の工程と、を有し、前記第1の工程の後、大気に触れることなく前記第2の工程が行われることを特徴とする半導体装置の作製方法。請求項2において、前記コーティング膜は、酸化シリコン、窒化シリコン、酸化窒化シリコン、及びシリコンから選ばれた一種又は複数種を有することを特徴とする半導体装置の作製方法。請求項1乃至請求項3のいずれか一項において、前記第2の工程における前記シランガスの流量と前記水素の流量との比は、1:2~1:20であることを特徴とする半導体装置の作製方法。請求項1乃至請求項4のいずれか一項において、前記フッ素化合物系ガスは、ClF3又はNF3を有することを特徴とする半導体装置の作製方法。請求項1乃至請求項5のいずれか一項において、前記絶縁膜は、少なくとも2つの層を有することを特徴とする半導体装置の作製方法。請求項1乃至請求項6のいずれか一項において、前記非晶質シリコン膜の形成時の前記成膜室内の圧力は、13Pa以上160Pa以下であることを特徴とする半導体装置の作製方法。請求項1乃至請求項7のいずれか一項において、前記非晶質シリコン膜の形成時の前記成膜室内の温度は、300°C以上400°C以下であることを特徴とする半導体装置の作製方法。基板上の絶縁膜と、前記絶縁膜上に接して設けられた、フッ素濃度が1×1018atoms/cm3以下である非晶質シリコン膜と、を有する半導体装置。一般的に、これらの下地膜を形成する場合、原料ガスとして酸素系のガス、或いは窒素系のガスを用いるのに対し、非晶質シリコン膜を形成する場合は、シランSiH4ガスのみを原料ガスとしている。従って、良質な非晶質シリコン膜を得るためには、下地膜を成膜する成膜室と、非晶質シリコン膜を成膜室とに分けて積層形成する必要がある。そのため、成膜室或いは成膜装置を複数用意し、それぞれの膜専用の成膜室にて膜形成を行うことになり、基板を搬送する分、処理時間の増加や搬送トラブルによる歩留まり低下等の問題が生じていた。また、下地膜形成から非晶質シリコン膜形成までを同一成膜室にて連続形成大気に触れることなく連続的に成膜して積層形成ができたとしても、同一成膜室にて形成された非晶質シリコン膜は結晶化を阻害する原因となる酸素、窒素やフッ素等の不純物を多く含んでいるので、公知の結晶化技術を用いて良好な結晶質シリコン膜を得ることが困難となっていた。本発明は、下地膜形成から非晶質シリコン膜形成までを同一の成膜室にて連続形成を行い、非晶質シリコン膜を公知の結晶化の方法により結晶化することで、良好な結晶質シリコン膜を得ることを課題とする。上記課題を解決するために、本発明は、非晶質シリコン膜形成の原料ガスとして、水素希釈したSiH4ガスシランガス、或いはモノシランガスと呼ばれるを用いることを特徴とする。また、シランガスに代えてジシランガスやトリシランガスを用いることもできる。本発明では、プラズマCVD法を用い、同一成膜室にて、下地酸化窒化シリコン膜A、下地酸化窒化シリコン膜B及び非晶質シリコン膜の3層連続成膜を行う。下地酸化窒化シリコン膜Aは、窒化シリコン膜の長所であるガラス基板からのアルカリ金属イオン等に高いブロッキング効果を示す。一方、下地酸化窒化シリコン膜Bは、広いバンドギャップ、高い絶縁性や低いトラップ準位等の酸化シリコン膜の長所を示す。下地酸化窒化シリコン膜Aと下地酸化窒化シリコン膜Bの成膜条件を同一とし、従来のSiH4ガスのみで非晶質シリコン膜を形成した場合条件1と、本発明の水素希釈したSiH4ガスで非晶質シリコン膜を形成した場合条件2とを比較する実験を行った。それぞれの成膜条件を表1に示す。次いで、これらの条件に従って形成した非晶質シリコン膜を結晶化するために、結晶化を助長する触媒元素であるニッケルNiを添加した。添加方法としては、スピナーによるNi添加Ni含有水溶液とプラズマ法によるNi添加をそれぞれ行った。その後、500~600°C、4時間ほど加熱処理を行い、それぞれラマン分光分析を行った。図3は、プラズマ法によりNi添加を行って結晶化させた試料の結果を示す。本発明の条件2に従って膜形成した試料は、図3Bに示したように、結晶質シリコンのシャープなピーク520cm1付近のみ現れ、十分に結晶化が起こっていることが確認できる。一方、従来の条件1に従って膜形成した試料は、図3Aに示したように、結晶質シリコンのシャープなピーク520cm1付近と非晶質シリコンのブロードのピーク480cm1付近の両方が現れ、結晶化が不十分であることが読み取れる。これらの実験結果から、結晶化によって良好な結晶質シリコン膜を得るためには、非晶質シリコン膜形成において水素希釈したSiH4ガスを用いる本発明が有効であることが確認できた。ここでは図示しなかったが、スピナーによりNi添加したものについては、どちらの条件で膜形成したものでも十分な結晶化は起こらなかった。つまり、添加方法としては、プラズマ法によるNi添加が結晶化に有効である。従って、本発明は、非晶質シリコン膜の結晶化を助長する元素Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種をプラズマ法により添加することが望ましい。また、非晶質シリコン膜の結晶化を助長する金属元素Niなどをターゲットとしたスパッタ法により添加してもよい。また、二次イオン質量分析SIMS分析により、条件1、条件2でそれぞれ形成した非晶質シリコン膜中の酸素、窒素及びフッ素元素濃度を調べた結果を図4に示す。条件1、条件2ともに酸素濃度は1.5×1020~4.5×1020atoms/cm3の範囲内に、窒素濃度は2×1019~4×1019atoms/cm3の範囲内にあり、これらの元素に関しては両条件の違いはほとんど見られなかった。条件1と条件2で大きな違いが見られたものは、フッ素元素濃度である。条件1では、9×1018atoms/cm3程度であるのに対し、条件2では、およそ4×1017atoms/cm3と、条件1に比べて一桁ほど低い値を示した。また、比較のため、非晶質シリコン膜を下地酸化窒化シリコン膜と別の成膜室にて形成した場合図示せずと上記実験結果とを比べてみると、酸素元素及び窒素元素は、下地酸化窒化シリコン膜と別の成膜室にて非晶質シリコン膜を形成した方が一桁~二桁程度低い濃度を示した。一方、フッ素元素に関しては、下地酸化窒化シリコン膜と非晶質シリコン膜を別々の成膜室にて形成した場合も条件2に従って同一成膜室にて形成した場合もほぼ同じくらいの濃度であった。これらの結果より、本発明者らは、非晶質シリコン膜を結晶化する際、非晶質シリコン膜中の酸素元素や窒素元素の含有量はあまり大きな問題ではなく、結晶化に大きな影響を与えるのはフッ素元素の含有量であることを見出した。一般的に、シリコン系の膜を形成するための成膜室は、ClF3やNF3等のフッ素化合物系ガスを用いてクリーニングを行う。従って、成膜室の内壁等にフッ素が吸着して残ってしまう。この残留フッ素が膜中にとり込まれるのを防ぐために、膜形成前に成膜室内をコーティングするのが一般的である。今回の実験でも、3μm以上コーティングした状態で膜形成を行っているが、非晶質シリコン膜形成をSiH4ガスのみで行ったものは非晶質シリコン膜中に取り込まれるフッ素の量が多かった。しかし、本発明により、水素希釈したSiH4ガスを用いて非晶質シリコン膜を形成することで、膜中に取り込まれるフッ素の量を抑えることができる。そして、その非晶質シリコン膜を結晶化すれば、十分に結晶化したシリコン膜を得られる。従って、本発明によれば、クリーニング後のコーティング処理時間を短縮することが可能となり、工程時間の短縮も期待できる。本明細書で開示する本発明は、成膜室の内部をフッ素化合物系ガスによりクリーニングを行った後、前記成膜室にて基板上に絶縁膜を形成する第1の工程と、前記成膜室に水素で希釈したシランガスを導入し、プラズマを発生させて前記絶縁膜上にフッ素濃度が1×1018atoms/cm3以下である非晶質シリコン膜を形成する第2の工程と、前記非晶質シリコン膜に対して該非晶質シリコン膜の結晶化を助長する元素を添加する第3の工程と、前記非晶質シリコン膜を加熱処理して結晶化する第4の工程とを有し、前記第1の工程の後、大気に触れることなく前記第2の工程が行われることを特徴とする半導体装置の作製方法である。また、上記構成において、前記第4の工程の後に結晶化したシリコン膜にレーザー光を照射する第5の工程を加えてもよい。また、上記構成において、前記第2の工程におけるシランガス流量と水素ガス流量との比は、1:2~1:20であることを特徴としている。また、上記構成において、前記第3の工程は、非晶質シリコン膜の結晶化を助長する金属元素からなる電極を用いてプラズマを発生させて行うことを特徴としている。また、上記構成において、前記第1の工程におけるクリーニングを行った後、成膜室の内部に酸化シリコン、窒化シリコン、酸化窒化シリコン、シリコンから選ばれた一種または複数種からなるコーティング膜を成膜することを特徴としている。また、前記コーティング膜の膜厚は、1μm以上であることを特徴としている。また、上記構成において、前記非晶質シリコン膜の結晶化を助長する元素は、Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種であることを特徴としている。本発明により、非晶質半導体膜形成を下地膜形成から同一成膜室にて連続形成しても良好な結晶質半導体膜を得ることができ、TFT作製工程が大幅に短縮される。そのために、大量生産も可能となる。また、本発明により搬送回数を削減することができ、搬送時における被膜界面の汚染を防ぐことができるとともに、搬送トラブル等も減少するため、歩留り低下を抑えることが可能となる。本発明の実施の形態を以下に説明する。図1は、本実施の形態を示すものである。ガラスや石英等の基板100上に下地酸化窒化シリコン膜A101a、下地酸化窒化シリコン膜B101b及び非晶質シリコン膜102を同一の成膜室にて連続形成する。図21に、本発明で用いたプラズマCVD装置の成膜室を示した。成膜室401には、電極402、サセプタ403があり、電極には高周波電源405が、サセプタにはヒーター404が接続されている。また、ガス系406と排気系407が接続されている。ガス系は、使用するガス種414、マスフローコントローラーMFC412及びバルブ413からなる。また排気系は、ゲートバルブ408、オートプレッシャーコントローラーAPC409、ターボ分子ポンプ410及びドライポンプ411からなる。まず、サセプタ403上に基板415を置き、SiH4ガス、N2Oガス、NH3ガス及びH2ガスを成膜室に導入し、プラズマを発生させて下地酸化窒化シリコン膜A101aを50nmの厚さに形成する。成膜室内に残っているガスを全て排気した後、SiH4ガスとN2Oガスを成膜室に導入しプラズマを発生させて下地酸化窒化シリコン膜B101bを50nmの厚さに形成する。再び成膜室内に残っているガスを全て排気した後、最後に、SiH4ガスとH2ガスを成膜室に導入しプラズマを発生させて非晶質シリコン膜102を54nmの厚さに形成する。成膜時の成膜室内の圧力は、13~160Pa、基板温度は300~400°Cの範囲が好ましい。用いる高周波電源周波数は13.56MHz~120MHzの範囲とする。本発明に適したプラズマCVD装置を図2に示す。図2のように成膜室を複数有する装置を用いることで、プラズマ法を用いてNiを添加することができるので、下地膜形成からNi添加までを連続処理することが可能になる。ここで図示したプラズマCVD装置は、ロードロック室201、搬送室202、成膜室204a、204bからなり、ロードロック室201にセットされた基板は、搬送室202に設置されている搬送ロボット203によって各成膜室204a、204bに搬送される。成膜室204aと204bにはそれぞれプラズマ発生手段205a、205b、ガス導入手段206a、206b及び排気手段207c、207dが設けられている。また、ロードロック室201と搬送室202には、それぞれ排気手段207a、207bが設けられている。成膜室204aでは、下地酸化窒化シリコン膜から非晶質シリコン膜までを連続形成する。また、成膜室204bの電極は、Niを含む材料からできており、成膜室204b内にアルゴンガスや窒素ガス等を導入してプラズマを発生させることにより、成膜室204aにて形成された膜にNiを添加することができる。ここで添加されるNiの面内濃度は、1×1010~1×1013atoms/cm2であることが望ましい。Ni添加を行った後に非晶質シリコン膜を500~600°Cにて熱結晶化する。必要であれば、レーザーアニールを加えても良い。本発明の実施例を図5~図10により説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFTnチャネル型TFT及びpチャネル型TFTを同時に作製する方法について詳細に説明する。基板500は、ガラス基板、石英基板、セラミック基板等を用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度で使用可能な耐熱性を有するプラスチック基板を用いることも可能である。次いで、図5Aに示すように、基板500上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜501と下地膜501上に非晶質半導体膜502を連続形成する。本実施例では下地膜501として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜501の一層目としては、SiH4、NH3、N2O及びH2を反応ガスとして成膜される酸化窒化シリコン膜501aを50~100nm形成する。次いで、下地膜501のニ層目としては、SiH4及びN2Oを反応ガスとして成膜される酸化窒化シリコン膜501bを100~150nmの厚さに積層形成する。また、非晶質半導体膜として、SiH4ガス及びH2ガスを用いて、非晶質シリコン膜502を30~60nmの厚さで形成する。勿論、非晶質半導体膜の材料に限定はなく、他にシリコンゲルマニウム合金でも良い。ここで、下地膜501及び非晶質半導体膜502の連続形成を行う成膜室は、成膜前に、NF3ガスによるクリーニングを行った後、下地膜である酸化窒化シリコン膜501a、酸化窒化シリコン膜b及び非晶質シリコン膜の順で1μm以上、好ましくは3μm以上のコーティングを行っている事を追記しておく。次いで、非晶質半導体膜502にNi等の触媒元素をプラズマ法により添加した後、500°Cにて1時間の脱水素化、続けて550°Cにて4時間の熱結晶化を行い、更に結晶化を改善するためのレーザー処理を行って結晶質半導体膜503形成する。そして、この結晶質半導体膜にフォトリソグラフィ法を用いたパターニング処理を行い、島状半導体層504~508を形成する。また、ここで形成した結晶質半導体膜に、nチャネル型TFTのしきい値Vthを制御するためにp型を付与する不純物元素を添加してもよい。半導体に対してp型を付与する不純物元素としては、ボロンB、アルミニウムAl、ガリウムGaなど周期律第13族元素が知られている。また、レーザー処理は、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いる。これらのレーザーは、レーザー発振器から放出されたレーザー光を光学系で線状に集光し、半導体膜に照射する方法を用いる。結晶化の条件は、実施者が適宜選択すればよい。次いで、島状半導体層504~508を覆うゲート絶縁膜509を形成する。ゲート絶縁膜509は、プラズマCVD法やスパッタ法で形成し、その厚さを40~150nmとしてシリコンを含む絶縁膜で形成する。勿論、このゲート絶縁膜は、シリコンを含む絶縁膜を単層或いは積層構造として用いることができる。酸化シリコン膜を用いる場合には、プラズマCVD法でTEOSTetraethylOrthosilicateとO2を混合し、反応圧力40Pa、基板温度300~400°Cとし、高周波13.56MHz電力密度0.5~0.8W/cm2で放電させて形成することができる。このようにして形成される酸化シリコン膜は、形成後400~500°Cの加熱処理によりゲート絶縁膜として良好な特性を得ることができる。次いで、ゲート絶縁膜509上に膜厚20~100nmの第1の導電膜TaN510と、膜厚100~400nmの第2の導電膜W511とを積層形成する。ゲート導電膜は、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、第1の導電膜をタンタルTa膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタルTaN膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜を窒化タンタルTaN膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。次に、フォトリソグラフィ法を用いてレジストからなるマスク512~517を形成し、電極及び配線を形成するための第1のエッチング処理を行う。本実施例ではICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10sccmとし、1Paの圧力でコイル型の電極に500WのRF13.56MHz電力を投入してプラズマを生成してエッチングを行う。基板側試料ステージにも150WのRF13.56MHz電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。この後、レジストからなるマスク512~517を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30sccmとし、1Paの圧力でコイル型の電極に500WのRF13.56MHz電力を投入してプラズマを生成して約30秒程度のエッチングを行う。基板側試料ステージにも20WのRF13.56MHz電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10~20程度の割合でエッチング時間を増加させると良い。上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15~45°となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層519~524第1の導電層519a~524aと第2の導電層519b~524bを形成する。518はゲート絶縁膜であり、第1の形状の導電層519~524で覆われない領域は20~50nm程度エッチングされ薄くなった領域が形成される。そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層にn型を付与する不純物元素を添加する図6B。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1×1013~5×1015atoms/cm2とし、加速電圧を60~100keVとして行う。n型を付与する不純物元素として15族に属する元素、典型的にはリンPまたは砒素Asを用いる。この場合、導電層519~524がn型を付与する不純物元素に対するマスクとなり、自己整合的に第1の不純物領域527~531が形成される。第1の不純物領域527~531には1×1020~1×1021atoms/cm3の濃度範囲でn型を付与する不純物元素を添加する。次に、レジストからなるマスクを除去せずに図6Cに示すように第2のエッチング処理を行う。エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10sccmとし、1Paの圧力でコイル型の電極に500WのRF13.56MHz電力を投入してプラズマを生成してエッチングを行う。基板側試料ステージには20WのRF13.56MHz電力を投入し、第1のエッチング処理に比べ低い自己バイアス電圧を印加する。この第3のエッチング条件によりW膜をエッチングする。こうして、上記第3のエッチング条件によりW膜を異方性エッチングして第2の形状の導電層531~536を形成する。W膜やTaN膜に対するCF4とCl2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。WとTaNのフッ化物と塩化物の蒸気圧を比較すると、Wのフッ化物であるWF6が極端に高く、その他のWCl5、TaF5、TaCl5は同程度である。従って、CF4とCl2の混合ガスではW膜及びTaN膜共にエッチングされる。しかし、この混合ガスに適量のO2を添加するとCF4とO2が反応してCOとFになり、FラジカルまたはFイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いW膜のエッチング速度が増大する。一方、TaNはFが増大しても相対的にエッチング速度の増加は少ない。また、TaNはWに比較して酸化されやすいので、O2を添加することでTaNの表面が多少酸化される。TaNの酸化物はフッ素や塩素と反応しないため、さらにTaN膜のエッチング速度は低下する。従って、W膜とTaN膜とのエッチング速度に差を作ることが可能となりW膜のエッチング速度をTaN膜よりも大きくすることが可能となる。次いで、レジストからなるマスクを除去せずに図6Cに示すように第2のドーピング処理を行う。この場合、第1のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてn型を付与する不純物元素をドーピングする。例えば、加速電圧を70~120keV、本実施例では90keVの加速電圧とし、3.5×1012atoms/cm2のドーズ量で行い、図6Bで形成された第1の不純物領域より内側の半導体層に新たな不純物領域を形成する。ドーピングは、第2の形状の導電層531~535を不純物元素に対するマスクとして用い、第2の導電層531a~535aの下部における半導体層にも不純物元素が添加されるようにドーピングする。こうして、第2の導電層531a~535aと重なる第2の不純物領域537~541と、第1の不純物領域527~531とを形成する。n型を付与する不純物元素は、第2の不純物領域で1×1017~1×1019atoms/cm3の濃度となるようにする。次いで、レジストからなるマスクを除去せずに図7Aに示すようにゲート絶縁膜のエッチングを行う。ゲート絶縁膜エッチング中に第2の導電層531a~536aも同時にエッチングされ、第3の形状の導電層542~547が形成される。これにより、第2の不純物領域を、第2の導電層542a~546aと重なる領域537b~541bと重ならない領域537a~541aに区別することができる。そして、レジストからなるマスクを除去した後、新たにレジストからなるマスク553~555を形成して図7Bに示すように、第3のドーピング処理を行う。この第3のドーピング処理により、pチャネル型TFTの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された第4の不純物領域556~561を形成する。第3の形状の導電層543、546を不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に第4の不純物領域を形成する。本実施例では、不純物領域556~561はジボランB2H6を用いたイオンドープ法で形成する。この第3のドーピング処理の際には、nチャネル型TFTを形成する半導体層はレジストからなるマスク553~555で覆われている。第1のドーピング処理及び第2のドーピング処理によって、不純物領域556~561にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度を2×1020~2×1021atoms/cm3となるようにドーピング処理することにより、pチャネル型TFTのソース領域及びドレイン領域として機能するために何ら問題は生じない。以上までの工程でそれぞれの半導体層に不純物領域が形成される。半導体層と重なる第3の形状の導電層542~546がゲート電極として機能する。また、547はソース配線、546は保持容量を形成するための第2の電極として機能する。次いで、レジストからなるマスク553~555を除去し、全面を覆う第1の層間絶縁膜562を形成する。この第1の層間絶縁膜562としては、プラズマCVD法またはスパッタ法を用い、厚さを100~200nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化シリコン膜を形成する。勿論、第1の層間絶縁膜562は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。次いで、図8Aに示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いて加熱処理を行う。加熱処理における雰囲気は、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400~700°C、代表的には500~550°Cで行えばよい。なお、このような加熱処理の他に、レーザーアニール法、またはラピッドサーマルアニール法RTA法を適用することができる。なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域548、550、551、556、559にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。また、第1の層間絶縁膜562を形成する前に活性化処理を行っても良い。ただし、542~547に用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜シリコンを主成分とする絶縁膜、例えば窒化シリコン膜を形成した後で活性化処理を行うことが好ましい。さらに、3~100の水素を含む雰囲気中で、300~550°Cで1~12時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化プラズマにより励起された水素を用いるを行っても良い。また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやYAGレーザー等のレーザー光を照射することが望ましい。次いで、第1の層間絶縁膜562上に有機絶縁物材料から成る第2の層間絶縁膜563を形成する。次いで、ソース配線547に達するコンタクトホールと各不純物領域548、550、551、556、559に達するコンタクトホールを形成するためのパターニングを行う。そして、駆動回路706において、第1の不純物領域または第4の不純物領域とそれぞれ電気的に接続する配線564~569を形成する。なお、これらの配線は、膜厚50nmのTi膜と、膜厚500nmの合金膜AlとTiとの合金膜との積層膜をパターニングして形成する。また、画素部707においては、画素電極572、ゲート導電膜571、接続電極570を形成する図8B。この接続電極570によりソース配線547は、画素TFT704と電気的な接続が形成される。また、ゲート導電膜571は、第1の電極第3の形状の導電層545と電気的な接続が形成される。また、画素電極572は、画素TFTのドレイン領域と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層と電気的な接続が形成される。また、画素電極572としては、AlまたはAgを主成分とする膜、またはそれらの積層膜等、反射性の優れた材料を用いることが望ましい。以上の様にして、nチャネル型TFT701、pチャネル型TFT702、nチャネル型TFT703を有する駆動回路706と、画素TFT704、保持容量705とを有する画素部707を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。駆動回路706のnチャネル型TFT701はチャネル形成領域573、ゲート電極を形成する第3の形状の導電層542と重なる第3の不純物領域537bGOLD領域、ゲート電極の外側に形成される第2の不純物領域537aLDD領域とソース領域またはドレイン領域として機能する第1の不純物領域548を有している。pチャネル型TFT702にはチャネル形成領域574、ゲート電極を形成する第3の形状の導電層543と重なる第4の不純物領域558、ゲート電極の外側に形成される第4の不純物領域557、ソース領域またはドレイン領域として機能する第4の不純物領域556を有している。nチャネル型TFT703にはチャネル形成領域575、ゲート電極を形成する第3の形状の導電層544と重なる第3の不純物領域539bGOLD領域、ゲート電極の外側に形成される第2の不純物領域539aLDD領域とソース領域またはドレイン領域として機能する第1の不純物領域550を有している。画素部の画素TFT704にはチャネル形成領域576、ゲート電極を形成する第3の形状の導電層545と重なる第3の不純物領域540bGOLD領域、ゲート電極の外側に形成される第2の不純物領域540aLDD領域とソース領域またはドレイン領域として機能する第1の不純物領域551を有している。また、保持容量705の一方の電極として機能する半導体層559~561には第4の不純物領域と同じ濃度で、それぞれp型を付与する不純物元素が添加されている。保持容量705は、絶縁膜ゲート絶縁膜と同一膜を誘電体として、第2の電極546と、半導体層559~561とで形成している。本実施例で作製するアクティブマトリクス基板の画素部の上面図を図9に示す。なお、図5~図9に対応する部分には同じ符号を用いている。図9中の鎖線A-A’は図8中の鎖線A―A’で切断した断面図に対応している。また、図9中の鎖線B-B’は図8中の鎖線B―B’で切断した断面図に対応している。このように、本実施例の画素構造を有するアクティブマトリクス基板は、一部がゲート電極の機能を果たす第1の電極545とゲート導電膜571とを異なる層に形成し、ゲート導電膜571で半導体層を遮光することを特徴としている。また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。また、本実施例の画素電極の表面を公知の方法、例えばサンドブラスト法やエッチング法等により凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが望ましい。上述の画素構造とすることにより大きな面積を有する画素電極を配置でき、開口率を向上させることができる。また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を5枚半導体層パターンマスク、第1配線パターンマスク第1の電極545、第2の電極546、ソース配線547を含む、p型TFTのソース領域及びドレイン領域形成のパターンマスク、コンタクトホール形成のパターンマスク、第2配線パターンマスク画素電極572、接続電極570、ゲート導電膜571を含むとすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。図10には透過型の液晶表示装置に適したアクティブマトリクス基板の断面図を示す。第2の層間膜形成までは、上記の反射型のものと同じである。画素部710の第2の層間膜上に透明導電膜を形成する。そして、透明導電膜層580を形成するためにパターニングを行う。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、駆動回路706において第1の不純物領域又は第4の不純物領域とそれぞれで電気的に接続する配線564~569を形成する。なお、これらの配線は、膜厚50nmのTi膜と、膜厚500nmの合金AlとTiとの合金膜との積層膜をパターニングして形成する。また、画素部710においては、画素電極581、582、ゲート導電膜571、接続電極570を形成する。このようにして、画素TFT708と保持容量709からなる画素部710が形成される。以上のように、マスク枚数を1枚増やして透過型の液晶表示装置に適したアクティブマトリクス基板を作製することができる。本実施例では、実施例1で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図11を用いる。まず、実施例1に従い、図8Bの状態のアクティブマトリクス基板を作製した後、図8Bのアクティブマトリクス基板上に配向膜601を形成しラビング処理を行う。なお、本実施例では配向膜601を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ606を所望の位置に形成する。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。次いで、対向基板603上に着色層604、605、平坦化膜607を形成する。赤色の着色層604と青色の着色層605とを一部重ねて、第2遮光部を形成する。なお、図11では図示しないが、赤色の着色層と緑色の着色層とを一部重ねて、第1遮光部を形成する。次いで、対向電極610を画素部に形成し、対向基板の全面に配向膜608を形成し、ラビング処理を施した。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤602で貼り合わせる。シール剤602にはフィラーが混入されていて、このフィラーと柱状スペーサ606によって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤図示せずによって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図11に示すアクティブマトリクス型液晶表示装置が完成する。本実施例では、実施例1に示す基板を用いている。従って、実施例1の画素部の上面図を示す図9では、少なくともゲート配線571と画素電極572、579の間隙と、ゲート配線571と接続電極570の間隙と、接続電極570と画素電極572の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に第1遮光部と第2遮光部が重なるように対向基板を貼り合わせた。本実施例では同一基板上に画素部と、画素部の周辺に駆動回路を形成するTFTnチャネル型TFT及びpチャネル型TFTを同時に作製する方法について図12~14を用いて説明する。まず、図12Aに示すように、コーニング社の7059ガラスや1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板1201上に、好適には、モリブデンMo、タングステンW、タンタルTaから選ばれた一種または複数種を成分とする導電膜からゲート電極1202~1204、ソース配線1206、1207、画素部の保持容量を形成するための容量配線1205を形成する。例えば、低抵抗化と耐熱性の観点からはMoとWの合金は適している。また、アルミニウムを用い、表面を酸化処理してゲート電極を形成しても良い。第1のフォトマスクにより作製されるゲート電極は、その厚さを200~400nm、好ましくは250nmの厚さで形成し、その上層に形成する被膜の被覆性ステップカバレージを向上させるために、端部をテーパー形状となるように形成する。テーパー部の角度は5~30°、好ましくは15~25°で形成する。テーパー部はドライエッチング法で形成され、エッチングガスと基板側に印加するバイアス電圧により、その角度を制御する。次いで、図12Bで示すように、ゲート電極1202~1204、ソース配線1206、1207、画素部の保持容量を形成するための容量配線1205を覆う第1の絶縁層1208と第1の絶縁層1208上に非晶質半導体膜1209を連続形成する。本実施例では第1の絶縁層1208として2層構造を用いるが、酸化シリコン膜、窒化シリコン膜或いは酸化窒化シリコン膜の単層膜または2層以上積層させた構造を用いても良い。第1の絶縁層1208の一層目としては、SiH4、NH3、N2O及びH2を反応ガスとして成膜される酸化窒化シリコン膜1208aを50~100nm形成する。次いで、第1の絶縁層1208のニ層目としては、SiH4及びN2Oを反応ガスとして成膜される酸化窒化シリコン膜1208bを100~150nmの厚さに積層形成する。また、非晶質半導体膜1209は、30~60nmの厚さで形成する。非晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム合金等で形成すると良い。本実施例では、SiH4ガス及びH2ガスを用いて、非晶質シリコン膜1209を形成する。ここで、下地膜501及び非晶質半導体膜502の連続形成を行う成膜室は、成膜前に、NF3ガスによるクリーニングを行った後、下地膜である酸化窒化シリコン膜501a、酸化窒化シリコン膜501b及び非晶質シリコン膜の順で1μm以上、好ましくは3μm以上のコーティングを行っている事を追記しておく。第1の絶縁層1208は、その上層に半導体層を形成して、ゲート絶縁膜として用いるものであるが、基板1201からアルカリ金属などの不純物が半導体層に拡散するのを防ぐブロッキング層としての機能も有している。次いで、形成した非晶質半導体膜を公知の結晶化技術により結晶化する。結晶質半導体膜を得る方法は、実施例1を参考にすれば良い。得られた結晶質半導体膜は、第2のフォトマスクを用いて所定のパターンに形成する。図12Cは島状に形成された半導体層1210~1213を示す。半導体層1210~1212は、ゲート電極1202、1204と一部が重なるように形成する。その後、島状半導体層1210~1213上に酸化シリコンまたは窒化シリコンから成る絶縁膜を100~200nmの厚さに形成する。図12Dは、ゲート電極をマスクとする裏面からの露光プロセスにより、自己整合的にチャネル保護膜とする第3の絶縁層1214~1218を島状半導体層1210~1212上に形成する。そして、nチャネル型TFTのLDD領域を形成するための第1のドーピング工程を行う。ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。n型の不純物ドナーとしてリンPを添加し、第3の絶縁層1215~1218をマスクとして形成される第1の不純物領域1219~1222を形成する。この領域のドナー濃度は1×1016~2×1017/cm3の濃度とする。第2のドーピング工程は、nチャネル型TFTのソース領域及びドレイン領域を形成する工程であり、図13Aで示すように第3のフォトマスクを用いて、レジストによるマスク1223~1225を形成する。マスク1224、1225は、nチャネル型TFTのLDD領域を覆って形成され、第2の不純物領域1226~1228には、1×1020~1×1021/cm3の濃度範囲でドナー不純物を添加する。この第2のドーピング工程に前後して、マスク1223~1225が形成された状態でフッ酸によるエッチング処理を行い、第3の絶縁層1214、1218を除去しておくと好ましい。pチャネル型TFTのソース領域及びドレイン領域は、図13Bに示すように第3のドーピング処理により行い、イオンドープ法やイオン注入法でp型の不純物アクセプタを添加して第3の不純物領域1230、1231を形成する。この領域のp型の不純物濃度は2×1020~2×1021/cm3となるようにする。この工程において、半導体層1213にもp型の不純物を添加しておく。次に、図13Cに示すように、半導体層上に第2の絶縁層を形成する。好適には、第2の絶縁層を複数の絶縁膜で形成する。半導体層上に形成する第2の絶縁層の第1層目1232は水素を含有する窒化シリコン膜または窒化酸化シリコン膜から成る無機絶縁物で50~200nmの厚さに形成する。その後、それぞれの半導体層に添加された不純物を活性化する工程を行う。この工程はファーネスアニール炉を用いて加熱処理により行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法RTA法を適用することができる。加熱処理をする場合は窒素雰囲気中で400~600°C、代表的には450~500°Cで、1~4時間の熱処理を行う。この熱処理により、不純物元素の活性化と同時に第2の絶縁層の第1層目1232の窒化シリコン膜または窒化酸化シリコン膜の水素が放出され、半導体層の水素化を行うことができる。この工程は水素により半導体層のダングリングボンドを終端する工程である。水素化をより効率よく行う手段として、第2の絶縁層の第1層1232を形成する前にプラズマ水素化プラズマにより励起された水素を用いるを行っても良い。図14Aで示す第2の絶縁層の第2層目1233は、ポリイミド、アクリルなどの有機絶縁物材料で形成し表面を平坦化する。勿論、プラズマCVD法でTEOSTetraethylOrthosilicateを用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。次いで、第5のフォトマスクを用いてコンタクトホールを形成する。そして、第6のフォトマスクを用いてアルミニウムAl、チタンTi、タンタルTaなどを用いて、駆動回路1305において接続電極1234及びソースまたはドレイン配線1235~1237を形成する。また、画素部1306において、画素電極1240、ゲート配線1239、接続電極1238を形成する。こうして、同一の基板上にpチャネル型TFT1301とnチャネル型TFT1302を有する駆動回路1305と、画素TFT1303と保持容量1304を有する画素部1306が形成される。駆動回路1305のpチャネル型TFT1301には、チャネル形成領域1307、第3の不純物領域から成るソースまたはドレイン領域1308が形成されている。nチャネル型TFT1302には、チャネル形成領域1309、第1の不純物領域から成るLDD領域1310、第2の不純物領域から成るソースまたはドレイン領域1311が形成されている。画素部1306の画素TFT1303は、マルチゲート構造であり、チャネル形成領域1312、LDD領域1313、ソースまたはドレイン領域1314、1316が形成される。LDD領域の間に位置する第2の不純物領域1315は、オフ電流を低減するために有用である。保持容量1304は、容量配線1205と半導体層1213とその間に形成される第1の絶縁層とから形成されている。画素部1306においては、接続電極1238によりソース配線1207は、画素TFT1303のソースまたはドレイン領域1314と電気的な接続が形成される。また、ゲート配線1239は、第1の電極と電気的な接続が形成される。また、画素電極1240は、画素TFT1303のソースまたはドレイン領域1316及び保持容量1304の半導体層1213と接続している。図14Bはゲート電極1204とゲート配線1239のコンタクト部を説明する図である。ゲート電極1204は隣接する画素の保持容量の一方の電極を兼ね、画素電極1245と接続する半導体層1244と重なる部分で容量を形成している。また、図14Cはソース配線1207と画素電極1240及び隣接する画素電極1246との配置関係を示し、画素電極の端部をソース配線1207上に設け、重なり部を形成することにより、迷光を遮り遮光性を高めている。尚、本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。TFTを逆スタガ型で形成することの利点の一つは、nチャネル型TFTにおいてゲート電極とオーバーラップするLDD領域を裏面露光のプロセスにより自己整合的に形成できることにあり、ゲート絶縁膜と半導体層を連続形成できる特徴と相まってTFTの特性ばらつきを小さくすることができる。図14に示した画素構造は、反射型の液晶表示装置に適したのものであるが、実施例1と同様に、透明導電膜を用いることで、透過型の液晶表示装置に適した画素構造を持つものも作製できる。本実施例では、実施例1及び3で作製したアクティブマトリクス基板で、EL表示装置を作製する例について説明する。図15AはそのEL表示パネルの上面図を示す。図15Aにおいて、10は基板、11は画素部、12はソース側駆動回路、13はゲート側駆動回路であり、それぞれの駆動回路は配線14~16を経てFPC17に至り、外部機器へと接続される。図15AのA-A線に対応する断面図を図15Bに示す。このとき少なくとも画素部の上方、好ましくは駆動回路及び画素部の上方に対向板80を設ける。対向板80はシール材19でTFTとEL材料を用いた自発光層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤19にはフィラー図示せずが混入されていて、このフィラーによりほぼ均一な間隔を持って2枚の基板が貼り合わせられている。さらに、シール材19の外側とFPC17の上面及び周辺は封止剤81で密封する構造とする。封止剤81はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。このように、シール剤19によりアクティブマトリクス基板10と対向基板80とが貼り合わされると、その間には空間が形成される。その空間には充填剤83が充填される。この充填剤83は対向板80を接着する効果も合わせ持つ。充填剤83はPVCポリビニルクロライド、エポキシ樹脂、シリコーン樹脂、またはEVAエチレンビニルアセテートなどを用いることができる。また、自発光層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤83の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、自発光層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜82を形成し、充填剤83に含まれるアルカリ元素などによる腐蝕を防ぐ構造としている。また、図15Bにおいて基板10、下地膜21の上に駆動回路用TFT22但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している。及び画素部用TFT23但し、ここではEL素子への電流を制御するTFTだけ図示している。が形成されている。実施例1及び3で作製したアクティブマトリクス基板からEL表示装置を作製するには、ソース配線、ドレイン配線上に樹脂材料からなる層間絶縁膜平坦化膜26を形成し、その上に画素部用TFT23のドレインと電気的に接続する透明導電膜でなる画素電極27を形成する。透明導電膜には酸化インジウムと酸化スズとの化合物ITOと呼ばれるまたは酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極27を形成したら、絶縁膜28を形成し、画素電極27上に開口部を形成する。次に、自発光層29を形成する。自発光層29は公知のEL材料正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、EL材料には低分子系材料と高分子系ポリマー系材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。自発光層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層赤色発光層、緑色発光層及び青色発光層を形成することで、カラー表示が可能となる。その他にも、色変換層CCMとカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることもできる。自発光層29を形成したら、その上に陰極30を形成する。陰極30と自発光層29の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層29と陰極30を連続して形成するか、自発光層29を不活性雰囲気で形成し、大気解放しないで真空中で陰極30を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式クラスターツール方式の成膜装置を用いることで上述のような成膜を可能とする。そして陰極30は、31で示される領域において配線16に接続される。配線16は陰極30に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料32を介してFPC17に接続される。FPC17上にはさらに樹脂層81が形成され、この部分の接着強度を高めている。31に示された領域において陰極30と配線16とを電気的に接続するために、層間絶縁膜26及び絶縁膜28にコンタクトホールを形成する必要がある。これらは層間絶縁膜26のエッチング時画素電極用コンタクトホールの形成時や絶縁膜28のエッチング時自発光層形成前の開口部の形成時に形成しておけば良い。また、絶縁膜28をエッチングする際に、層間絶縁膜26まで一括でエッチングしても良い。この場合、層間絶縁膜26と絶縁膜28が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。また、配線16はシール材19と基板10との間を隙間但し封止剤81で塞がれている。を通ってFPC17に電気的に接続される。なお、ここでは配線16について説明したが、他の配線14、15も同様にしてシーリング材18の下を通ってFPC17に電気的に接続される。ここで画素部のさらに詳細な断面構造を図16に、上面構造を図17に示す。図16Aにおいて、基板2401上に設けられたスイッチング用TFT2402は実施例1の図8Bの画素TFT704と同じ構造で形成する。本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。また、電流制御用TFT2403は、ドレイン側にのみゲート電極とオーバーラップするLDDが設けられた構造であり、ゲートとドレイン間の寄生容量や直列抵抗を低減させて電流駆動能力を高める構造となっている。また、電流制御用TFTはEL素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用TFTにゲート電極と一部が重なるLDD領域を設けることでTFTの劣化を防ぎ、動作の安定性を高めることができる。このとき、スイッチング用TFT2402のドレイン線35は配線36によって電流制御用TFTのゲート電極37に電気的に接続されている。また、38で示される配線は、スイッチング用TFT2402のゲート電極39a、39bを電気的に接続するゲート線である。本実施例では電流制御用TFT2403をシングルゲート構造で図示しているが、複数のTFTを直列につなげたマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。また、図17に示すように、電流制御用TFT2403のゲート電極37となる配線は2404で示される領域で、電流制御用TFT2403のドレイン線40と絶縁膜を介して重なる。このとき、2404で示される領域ではコンデンサが形成される。このコンデンサ2404は電流制御用TFT2403のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線40は電流供給線電源線2501に接続され、常に一定の電圧が加えられている。スイッチング用TFT2402及び電流制御用TFT2403の上には第1パッシベーション膜41が設けられ、その上に樹脂絶縁膜でなる平坦化膜42が形成される。平坦化膜42を用いてTFTによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。43は反射性の高い導電膜でなる画素電極EL素子の陰極であり、電流制御用TFT2403のドレインに電気的に接続される。画素電極43としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜好ましくは樹脂で形成されたバンク44a、44bにより形成された溝画素に相当するの中に発光層が形成される。なお、ここでは一画素しか図示していないが、R赤、G緑、B青の各色に対応した発光層を作り分けても良い。発光層とする有機EL材料としては、ポリパラフェニレンビニレンPPV系、ポリビニルカルバゾールPVK系、ポリフルオレン系などのπ共役ポリマー系材料を用いる。本実施例では発光層45の上にPEDOTポリチオフェンまたはPAniポリアニリンでなる正孔注入層46を設けた積層構造の自発光層としている。そして、正孔注入層46の上には透明導電膜でなる陽極47が設けられる。本実施例の場合、発光層45で生成された光は上面側に向かってTFTの上方に向かって放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。図16Bは自発光層の構造を反転させた例を示す。電流制御用TFT2601は図8のpチャネル型TFT702と同じ構造で形成する。作製プロセスは実施例1を参照すれば良い。本実施例では、画素電極陽極50として透明導電膜を用いる。そして、絶縁膜でなるバンク51a、51bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層52が形成される。その上にはカリウムアセチルアセトネートacacKと表記されるでなる電子注入層53、アルミニウム合金でなる陰極54が形成される。この場合、陰極54がパッシベーション膜としても機能する。こうしてEL素子2602が形成される。本実施例の場合、発光層53で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用TFT2601はpチャネル型TFTで形成することが好ましい。本発明を実施して作製されたTFTは様々な電気光学装置代表的にはアクティブマトリクス型液晶ディスプレイ等に用いることができる。即ち、それら電気光学装置や半導体回路を部品として組み込んだ電子機器全てに本発明を実施できる。その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクターリア型またはフロント型、ヘッドマウントディスプレイゴーグル型ディスプレイ、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末機器モバイルコンピュータ、携帯電話または電子書籍等などが挙げられる。それらの一例を図18、図19及び図20に示す。図18Aはパーソナルコンピュータであり、本体1801、画像入力部1802、表示部1803、キーボード1804等を含む。本発明を画像入力部1802、表示部1803やその他の駆動回路に適用することができる。図18Bはビデオカメラであり、本体1805、表示部1806、音声入力部1807、操作スイッチ1808、バッテリー1809、受像部1810等を含む。本発明を表示部1806やその他の駆動回路に適用することができる。図18Cはモバイルコンピュータモービルコンピュータであり、本体1811、カメラ部1812、受像部1813、操作スイッチ1814、表示部1815等を含む。本発明は表示部1815やその他の駆動回路に適用できる。図18Dはゴーグル型ディスプレイであり、本体1816、表示部1817、アーム部1818等を含む。本発明は表示部1817やその他の駆動回路に適用することができる。図18Eはプログラムを記録した記録媒体以下、記録媒体と呼ぶを用いるプレーヤーであり、本体1819、表示部1820、スピーカ部1821、記録媒体1822、操作スイッチ1823等を含む。なお、このプレーヤーは記録媒体としてDVDDigitalVersatileDisc、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部1820やその他の駆動回路に適用することができる。図18Fはデジタルカメラであり、本体1824、表示部1825、接眼部1826、操作スイッチ1827、受像部図示しない等を含む。本発明を表示部1825やその他の駆動回路に適用することができる。図19Aはフロント型プロジェクターであり、投射装置1901、スクリーン1902等を含む。本発明は投射装置1901の一部を構成する液晶表示装置1914やその他の駆動回路に適用することができる。図19Bはリア型プロジェクターであり、本体1903、投射装置1904、ミラー1905、スクリーン1906等を含む。本発明は投射装置1904の一部を構成する液晶表示装置1914やその他の駆動回路に適用することができる。なお、図19Cは、図19A及び図19B中における投射装置1901、1904の構造の一例を示した図である。投射装置1901、1904は、光源光学系1907、ミラー1908、1910~1912、ダイクロイックミラー1909、プリズム1913、液晶表示装置1914、位相差板1915、投射光学系1916で構成される。投射光学系1916は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図19C中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。また、図19Dは、図19C中における光源光学系1907の構造の一例を示した図である。本実施例では、光源光学系1907は、リフレクター1918、光源1919、レンズアレイ1920、1921、偏光変換素子1922、集光レンズ1923で構成される。なお、図19Dに示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。ただし、図19に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置の適用例は図示していない。図20Aは携帯電話であり、表示用パネル2001、操作用パネル2002、接続部2003、センサー内蔵ディスプレイ2004、音声出力部2005、操作キー2006、電源スイッチ2007、音声入力部2008、アンテナ2009等を含む。本発明をセンサー内蔵ディスプレイ2004、音声出力部2005、音声入力部2008やその他の駆動回路に適用することができる。図20Bは携帯書籍電子書籍であり、本体2011、表示部2012、記憶媒体2013、操作スイッチ2014、アンテナ2015等を含む。本発明は表示部2012、記憶媒体2013やその他の駆動回路に適用することができる。図20Cはディスプレイであり、本体2016、支持台2017、表示部2018等を含む。本発明は表示部2018に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上特に30インチ以上のディスプレイには有利である。以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。