少なくとも1つの光電変換層を備えた光電変換素子であって、前記光電変換層は、p型半導体層、2層以上のi型半導体層、およびn型半導体層が順に積層されて構成され、前記2層以上のi型半導体層のうち前記n型半導体層に接するi型半導体層のバンドギャップエネルギーは、前記n型半導体層に接するi型半導体層以外のi型半導体層のバンドギャップエネルギーよりも小さい光電変換素子。前記n型半導体層に接するi型半導体層の厚みは、前記i型半導体層の合計の厚みの0.01倍以上0.2倍以下である請求項1に記載の光電変換素子。2つ以上の前記光電変換層を備え、隣り合う前記光電変換層は、コンタクト層を介して設けられている請求項1または2に記載の光電変換素子。p型半導体層、2層以上のi型半導体層、およびn型半導体層を有する光電変換層を少なくとも1つ備えた光電変換素子を製造する方法であって、前記p型半導体層と前記n型半導体層との間に位置するように前記2層以上のi型半導体層を形成する工程を備え、前記2層以上のi型半導体層を形成する工程は、プラズマ化された原料ガスを用いて前記n型半導体層に接するi型半導体層を形成する工程を有し、前記n型半導体層に接するi型半導体層の形成工程は、前記原料ガスをプラズマ化するための電力を間欠的に供給する第1の工程と、前記電力を供給しない第2の工程とを有し、前記第1の工程において前記電力を供給しない期間と前記第2の工程を行なう期間とは長さが異なる光電変換素子の製造方法。前記第1の工程において前記電力を供給しない期間は、5μ秒以上500μ秒以下であり、前記第2の工程を行なう期間は、0.1m秒以上100秒以下である請求項4に記載の光電変換素子の製造方法。前記電力を間欠的に供給する第1の工程と前記電力を供給しない第2の工程とを複数の周期に同期させて切り替えて行なう請求項4または5に記載の光電変換素子の製造方法。間欠放電プラズマCVD法にて製造されたi型半導体層を備えた光電変換素子は、連続放電プラズマCVD法にて製造されたi型半導体層を備えた光電変換素子に比べれば変換効率に優れるが、依然として欠陥密度が高いために光電変換素子の光電変換効率に悪影響を与える。本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、光電変換効率に優れた光電変換素子を提供することである。本発明に係る光電変換素子は、少なくとも1つの光電変換層を備える。光電変換層は、p型半導体層、2層以上のi型半導体層、およびn型半導体層が順に積層されて構成される。2層以上のi型半導体層のうちn型半導体層に接するi型半導体層のバンドギャップエネルギーは、n型半導体層に接するi型半導体層以外のi型半導体層のバンドギャップエネルギーよりも小さい。n型半導体層に接するi型半導体層の厚みは、i型半導体層の合計の厚みの0.01倍以上0.2倍以下であることが好ましい。2つ以上の光電変換層を備えることが好ましい。隣り合う光電変換層は、コンタクト層を介して設けられることが好ましい。本発明に係る光電変換素子の製造方法は、p型半導体層とn型半導体層との間に位置するように2層以上のi型半導体層を形成する工程を備える。2層以上のi型半導体層を形成する工程は、プラズマ化された原料ガスを用いてn型半導体層に接するi型半導体層を形成する工程を有する。n型半導体層に接するi型半導体層の形成工程は、原料ガスをプラズマ化するための電力を間欠的に供給する第1の工程と、電力を供給しない第2の工程とを有する。第1の工程において電力を供給しない期間と第2の工程を行なう期間とは長さが異なる。第1の工程において電力を供給しない期間は5μ秒以上500μ秒以下であることが好ましく、第2の工程を行なう期間は0.1m秒以上100秒以下であることが好ましい。電力を間欠的に供給する第1の工程と電力を供給しない第2の工程とを複数の周期に同期させて切り替えて行なうことが好ましい。本明細書では、微結晶は、結晶の粒径が数十~数千Å程度の微細な結晶から構成されていることを意味するが、シリコン系薄膜を有する光電変換素子の技術分野において通常用いられているように非晶質アモルファスとの混合状態を含むものをも意味する。本発明に係る光電変換素子は、光電変換効率に優れている。また、本発明に係る光電変換素子では、光電変換効率に優れた光電変換素子を提供できる。以下、本発明に係る光電変換素子およびその製造方法について図面を用いて説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表すものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。<光電変換素子の構成>図1は、本発明に係る光電変換素子の一例を示す概略断面図である。図2は、本発明におけるi型半導体層の光学バンドギャップの位置依存性を示す模式図である。本発明に係る光電変換素子では、絶縁性基板1上に、導電層2、光電変換層3、反射膜4、および裏面電極5が順に積層されている。<絶縁性基板>絶縁性基板1は一般に光電変換素子の絶縁性基板として使用可能な基板であれば良く、その材料および厚みなどは特に限定されない。しかし、絶縁性基板1が光電変換素子の受光面となる場合には、絶縁性基板1に光透過性が要求される。よって、絶縁性基板1は、たとえばソーダガラス、溶融石英ガラス、または結晶石英ガラスなどのガラス基板であることが好ましく、可撓性フィルムなどの耐熱性樹脂板であっても良い。可撓性フィルム以下、フィルムともいうを構成する材料としては、たとえばテトラアセチルセルロースTAC、ポリエチレンテレフタレートPET、ポリフェニレンスルファイドPPS、ポリカーボネートPC、ポリアリレートPA、ポリエーテルイミドPEI、フェノキシ樹脂、またはポリテトラフルオロエチレンPTFEなどが挙げられる。ただし、絶縁性基板1を光電変換素子の受光面として使用する場合であっても、絶縁性基板1は光電変換層3で光電変換される光を実質的に透過すれば良く、全ての波長の光に対する透過性を必要としない。絶縁性基板1の厚みは特に限定されないが、光透過性などを考慮すれば0.2mm~5mm程度であることが好ましい。<導電層>導電層2は一般に光電変換素子の導電層として使用可能な導電層であれば良く、その材料および厚みなどは特に限定されない。しかし、絶縁性基板1が光電変換素子の受光面となる場合には、導電層2に光透過性が要求される。よって、導電層2は、たとえば、インジウム錫複合酸化物ITO、フッ素をドープした酸化錫FTO、または酸化亜鉛ZnOなどからなることが好ましい。導電層2は、これら何れかの材料からなる単層であっても良いし、単層が積層されて構成されても良い。ただし、導電層2は、絶縁性基板1と同じく光電変換層3で光電変換される光を実質的に透過すれば良く、全ての波長の光に対する透過性を必要としない。導電層2の厚みは、特に限定されないが、膜抵抗などを考慮すれば0.02~5μm程度であることが好ましい。導電層2の表面は、光閉じ込め効果に有効なテクスチャー構造で構成されていることが好ましい。より好ましくは、導電層2の表面のうち光電変換層3が形成される面が光閉じ込め効果に有効なテクスチャー構造で構成されていることである。<光電変換層>光電変換層3では、導電層2上にp型半導体層31と第1のi型半導体層32Aと第2のi型半導体層32B特許請求の範囲におけるn型半導体層に接するi型半導体層に相当とn型半導体層33とが順に積層されており、pin接合が構成されている。-p型半導体層-p型半導体層31は、p型不純物がドープされたシリコン層であることが好ましい。シリコン層としては、微結晶シリコン層、またはアモルファスシリコン層であることが好ましい。p型不純物としては、ホウ素、アルミニウムまたはガリウムなどを用いることができる。p型半導体層31の膜厚は特に限定されないが、5nm以上50nm以下であれば良く、好ましくは10nm以上30nm以下である。-n型半導体層-n型半導体層33は、n型不純物がドープされたシリコン層であることが好ましい。シリコン層としては、微結晶シリコン層、またはアモルファスシリコン層であることが好ましい。n型不純物としては、リン、窒素または酸素などを用いることができる。n型半導体層33の膜厚は特に限定されないが、5nm以上100nm以下であれば良く、好ましくは10nm以上30nm以下である。-i型半導体層-第1のi型半導体層32Aは、p型半導体層31上に設けられている。第2のi型半導体層32Bは、i型半導体層32A上に設けられてn型半導体層33に接しており、図2に示すようにi型半導体層32Aよりも小さな光学バンドギャップエネルギーを有する。光学バンドギャップの変化点の近くでは、局所的な電位勾配が発生する。この局所的な電位勾配による電界は、光学バンドギャップが均一なi型半導体層内にて得られる内蔵電界よりも大きく、i型半導体層で生成される電子光生成キャリアがn型半導体層33へ移動する際の加速電界として有効に機能する。その結果、光学バンドギャップが均一なi型半導体層を備えた光電変換素子よりも、多くの光生成キャリアがn型半導体層33またはp型半導体層31へ移動する。よって、光電変換素子の光電変換効率の改善に効果がある。第1のi型半導体層32Aおよび第2のi型半導体層32Bを構成する各材料は、特に限定されず、微結晶シリコン、またはアモルファスシリコンであれば良い。受光により起電力が生じるのであれば、第1のi型半導体層32Aまたは第2のi型半導体層32Bは微量のn型不純物またはp型不純物を含んでも良い。第1のi型半導体層32Aおよび第2のi型半導体層32Bの各膜厚は特に限定されない。しかし、第2のi型半導体層32Bの厚みが大きくなると、光学バンドギャップの変化点近くにおける、局所的な電位勾配にて得られたキャリアの移動速度が低下する恐れがある。よって、第2のi型半導体層32Bの厚みは第1のi型半導体層32Aの厚みよりも小さいことが好ましく、具体的には第1のi型半導体層32Aの膜厚と第2のi型半導体層32Bの膜厚との合計に対して0.01倍以上0.2倍以下であれば良い。ここで、各半導体層の光学バンドギャップエネルギーは、吸収係数からタウツプロットにて算出できる。但し、各半導体層が微結晶シリコン層である場合、微結晶シリコンはアモルファスシリコンと結晶シリコンとの中間的な光学的特性を示すので、微結晶シリコンのタウツプロットは丸みを帯び、そのプロットには直線部分があまりなく、よって、光学バンドギャップエネルギーを明確に定義できない。微結晶シリコン層の光学バンドギャップエネルギーとしては、吸収係数が104cm1になるエネルギーE04を用いることができる。第2のi型半導体層32Bの光学バンドギャップエネルギーを第1のi型半導体層32Aの光学バンドギャップエネルギーよりも小さくするためには、下記<光電変換素子の製造方法>で示す方法にしたがって第2のi型半導体層32Bを製造すればよい。<反射膜>反射膜4の材料は特に限定されず、反射率に優れる材料たとえばZnO、ITO、SnO2、またはTiO2などであることが好ましい。反射膜4は、これらいずれかの材料からなる単層であっても良いし、単層が積層されて構成されても良い。また、反射膜4の膜厚は特に限定されず、20nm以上200nm以下であれば良い。本発明では、反射膜4は設けられていなくても良い。しかし、反射膜4が設けられていれば、絶縁性基板1から入射してn型半導体層33を透過した光は、反射膜4がない場合に比べてより効率的に反射されて第1のi型半導体層32Aおよび第2のi型半導体層32Bへ再入射される。これにより、光電変換効率がさらに向上するので、反射膜4は設けられていることが好ましい。<裏面電極>裏面電極5の材料は特に限定されず、導電性材料たとえば銀またはアルミニウムなどであることが好ましい。裏面電極5は、これらいずれかの材料からなる単層であっても良いし、単層が積層されて構成されても良い。また、裏面電極5の膜厚は特に限定されず、50nm以上500nm以下であれば良い。<光電変換素子の製造方法>本発明に係る光電変換素子の製造方法は、図1に示す光電変換素子を製造する方法であって、p型半導体層31、第1のi型半導体層32A、第2のi型半導体層32B、およびn型半導体層33を順に積層して光電変換層3を形成する方法に関する。本発明に係る光電変換素子の製造方法では、光電変換層3を導電層2上に形成することが好ましく、光電変換層3上に反射膜4および裏面電極5を順に形成することが好ましい。以下、具体的に示す。まず、絶縁性基板1上に導電層2を形成する。導電層2の形成方法は、特に限定されず、スパッタ法、CVD法、電子ビーム蒸着法、ゾルゲル法、スプレー法または電析法などの公知の方法であれば良い。なお、絶縁性基板1上に導電層2を形成する代わりに、導電層2が形成された絶縁性基板1を準備しても良い。次に、たとえばCVD法により、導電層2上に、p型半導体層31、第1のi型半導体層32A、第2のi型半導体層32B、およびn型半導体層33を順に形成する。p型半導体層31を形成するときには、シリコンの原料ガスとp型不純物の原料ガスとをCVD装置に供給すれば良い。シリコンの原料ガスはシリコンの原料ガスとして公知なガスであれば良く、14族元素を含む水素化合物またはその誘導体であれば良く、たとえばSiH4である。シリコンの原料ガスの供給量は、p型半導体層31の膜厚に応じて適宜設定されれば良く、たとえば1sccm以上50sccm以下である。p型不純物の原料ガスはp型不純物の原料ガスとして公知なガスであれば良く、たとえばB2H6である。同じく、n型半導体層33を形成するときには、シリコンの原料ガスとn型不純物の原料ガスとをCVD装置に供給すれば良い。シリコンの原料ガスはシリコンの原料ガスとして公知なガスであれば良く、14族元素を含む水素化合物またはその誘導体であれば良く、たとえばSiH4である。シリコンの原料ガスの供給量は、n型半導体層33の膜厚に応じて適宜設定されれば良く、たとえば1sccm以上50sccm以下である。n型不純物の原料ガスはn型不純物の原料ガスとして公知なガスであれば良く、たとえばPH3である。第1のi型半導体層32Aおよび第2のi型半導体層32Bは、以下で示すように、間欠プラズマ放電CVD法により作製されれば良い。続いて、n型半導体層33上に反射膜4および裏面電極5を順に形成する。反射膜4および裏面電極5の各形成方法は特に限定されず、スパッタ法、CVD法、電子ビーム蒸着法、ゾルゲル法、スプレー法または電析法などの公知の方法であれば良い。このようにして図1に示す光電変換素子が作製される。<第1のi型半導体層および第2のi型半導体層の作製>図3および図4を用いて、第1のi型半導体層32Aおよび第2のi型半導体層32Bの作製方法を示す。図3には、第1のi型半導体層32Aの作製時において原料ガスをプラズマ化するための電力以下では単に電力と記すの供給波形を示し、図4には、第2のi型半導体層32Bの作製時における電力の供給の供給波形を示す。第1のi型半導体層32Aを形成するさいには、図3に示すように、電力を供給するステップ期間Tonと電力を供給しないステップ期間Toffとを繰り返す。ここで、TonおよびToffの各長さは特に限定されないが、Tonは例えば10μsec以上1msec以下であれば良く、Toffは例えば10μsec以上10msec以下であれば良い。また、電力を供給するステップと電力を供給しないステップとの繰り返し周期の数は、第1のi型半導体層32Aの厚みなどに応じて適宜設定されれば良く、たとえば90以上50000以下であれば良い。第2のi型半導体層32Bを形成するさいには、図4に示すように、電力を間欠的に供給するステップ第1の工程と電力を供給しないステップ第2の工程とを繰り返す。電力を間欠的に供給するステップでは、電力を供給するステップと、電力を供給しないステップとを繰り返す。ここで、電力を間欠的に供給するステップを行なう期間図4における第1の期間、電力を供給しないステップを行なう期間図4における第2の期間、電力を間欠的に供給するステップにおいて電力を供給する期間図4における第3の期間、および電力を間欠的に供給するステップにおいて電力を供給しない期間図4における第4の期間はいずれも特に限定されないが、第1の期間は例えば100μ秒以上100秒以下であることが好ましい。第2の期間は例えば0.1m秒以上100秒以下であることが好ましく、より好ましくは1m秒以上10秒以下である。第3の期間は例えば10μ秒以上1m秒以下であることが好ましい。第4の期間は例えば5μ秒以上500μ秒以下であることが好ましく、より好ましくは20μ秒以上200μ秒以下である。また、以下に示す理由から、電力を供給しないステップを行なう期間第2の期間は電力を間欠的に供給するステップにおいて電力を供給しない期間第4の期間とは異なることが好ましく、より好ましくは第4の期間よりも長いことである。本発明者らは、図3に示す方法にしたがって電力を供給してアモルファスシリコン膜を作製し、また図4に示す方法にしたがって電力を供給してアモルファスシリコン膜を作製し、得られたアモルファスシリコン膜のそれぞれの光学バンドギャップエネルギーを求めた。その結果を表1に示す。表1に示すように、図4に示す方法にしたがって電力を供給して作製されたアモルファスシリコン膜は、図3に示す方法にしたがって電力を供給して作製されたアモルファスシリコン膜に比べて、光学バンドギャップエネルギーが小さかった。この理由として、以下に示すことが考えられる。図3または図4に示す方法にしたがって電力を供給して製膜する場合、欠陥生成の要因となるプラズマ中の活性ラジカル例えは、Si-H2はオフ状態電力供給が休止する状態で消滅する。そのため、電力を間欠的に供給して製膜すれば、形成された膜中に取り込まれるプラズマ中の活性ラジカル量が減少するので、形成された膜中の欠陥密度が低減すると考えられる。さらに、欠陥密度の低減には、水素化アモルファスシリコン膜における原子状ネットワークの構造緩和促進も効果的であると考えられる。ここで、プラズマ中の活性ラジカルの消滅時間に対して、原子状ネットワークの構造緩和促進に必要な時間は十分に長い。そのため、図3に示す方法にしたがって電力を供給して製膜する場合、原子状ネットワークの構造緩和促進に必要な期間、放電を休止するとつまり、図3におけるToffを原子状ネットワークの構造緩和促進に必要な期間に設定すると、膜堆積速度が極端に低下するため、プラズマCVD装置のスループットの大幅な低下を招く。しかし、図4に示すように電力を間欠的に供給するステップにおいて電力を供給しない期間第4の期間よりも電力を供給しないステップを行なう期間第2の期間が長ければ、第4の期間ではプラズマ中の活性ラジカルの消滅を図ることができ、第2の期間では水素化アモルファスシリコン膜における原子状ネットワークの構造緩和促進を図ることができる。よって、図3に示す方法にしたがって作製されたアモルファスシリコン膜よりも図4に示す方法にしたがって作製されたアモルファスシリコン膜の方が欠陥密度が低下する。詳細には、図4に示す方法では、まず、電力を間欠的に供給するステップを行なう。このステップにおける電力の供給により数原子層~数十原子層が堆積され第3の期間、このステップにおける電力の供給停止によりプラズマ中の活性ラジカルの含有量が低減する第4の期間。数原子層~数十原子層が堆積すると、電力を供給しないステップを行なう。ここで、このステップを行なう期間第2の期間は、電力を間欠的に供給するステップにおいて電力を供給しない期間第4の期間よりも長い。そのため、電力を供給しないステップでは、原子状ネットワークの構造緩和促進が図られ、形成された膜の最表面での構造緩和を促進させる。このように、図4に示す方法にしたがって電力を供給して製膜すれば、形成された膜における原子状ネットワークの構造緩和促進も図ることができるので、図3に示す方法にしたがって電力を供給して製膜する場合よりも緻密な膜が得られる。それだけでなく、プラズマ中の活性ラジカルの含有量を低減させる期間第4の期間とは別に原子状ネットワークの構造緩和を促進させる期間第2の期間を設けるため、プラズマCVD装置のスループットの低下を抑制できる。電力を間欠的に供給するステップと電力を供給しないステップとを複数の周期に同期させて切り替えることが好ましい。これにより、第2のi型半導体層32Bの作製途中において第1の期間、第2の期間、第3の期間および第4の期間の少なくとも1つの期間を変更した場合であっても、作製を中断することなく第2のi型半導体層32Bを作製することができる。ここで、形成された膜の緻密さは屈折率で評価され、膜の屈折率が大きいほど緻密な膜と言える。また、屈折率と光学バンドギャップとには相関関係があり、屈折率が大きいほど光学バンドギャップエネルギーは小さい。本発明では、第1のi型半導体層32Aは図3に示す方法にしたがって電力を供給することにより形成されるため、原子状ネットワークの構造緩和促進を十分に図ることが難しい。しかし、第2のi型半導体層32Bは図4に示す方法にしたがって電力を供給することにより形成されるため、原子状ネットワークの構造緩和促進を図ることができる。以上のことから、第2のi型半導体層32Bは第1のi型半導体層32Aよりも緻密であり、よって、第1のi型半導体層32Aよりも光学バンドギャップエネルギーが小さくなる。したがって、i型半導体層内において光学バンドギャップエネルギーが変化することとなる。光学バンドギャップの変化点の近くでは、局所的な電位勾配が発生する。この局所的な電位勾配による電界は光学バンドギャップが均一なi型半導体層内にて得られる内蔵電界よりも大きいので、局所的に大きな加速電界をi型半導体層内に実現することができる。よって、局所的に大きな加速電界は、i型半導体層で生成される電子光生成キャリアがn型導電層へ移動する際の加速電界として有効に機能する。その結果、光学バンドギャップが均一なi型半導体層を備えた光電変換素子よりも、多くの光生成キャリアをp型半導体層31またはn型半導体層33へ移動させることができ、よって、光電変換効率を改善させることができる。通常、異なる光学バンドギャップエネルギーを有する半導体層を作製する方法としては、ガス流量などのプラズマパラメータの変更が挙げられる。しかし、この方法では、プラズマパラメータを変更してから所望の物性値を有する半導体膜が得られるまでに、プラズマパラメータの過渡応答を考えて一定の時間を必要とする。そのため、この方法で製膜すると、急峻な光学バンドギャップエネルギーの変化は得られにくい。一方、本発明では、i型半導体層の形成途中に電力供給方法を切り替える。このように放電パルスの波形の変更のみで光学バンドギャップエネルギーの制御が可能であるため、光学バンドギャップエネルギーの変化をより急峻にすることができる。その結果、局所的な電位勾配が大きくなり、キャリアの移動がより促進され、光電変換素子の変換効率改善に有効である。なお、第1のi型半導体層32Aおよび第2のi型半導体層32Bを形成するときには、シリコンの原料ガスをCVD装置に供給すれば良い。シリコンの原料ガスはシリコンの原料ガスとして公知なガスであれば良く、14族元素を含む水素化合物またはその誘導体であれば良く、たとえばSiH4である。シリコンの原料ガスの供給量は、第1のi型半導体層32Aおよび第2のi型半導体層32Bの膜厚に応じて適宜設定されれば良く、たとえば5sccm以上100sccm以下である。なお、本発明に係る光電変換素子は、図5に示すように、2つ以上の光電変換層を備えていても良い。図5は、本発明の別の実施形態に係る光電変換素子の概略断面図である。図5に示す光電変換素子では、光電変換層3と第2の光電変換層13とがコンタクト層14を介して設けられている。第2の光電変換層13は、光電変換層3と同じく、p型半導体層31と第1のi型半導体層32Aと第2のi型半導体層32Bとn型半導体層33とがコンタクト層14上に順に積層されて構成されている。ここで、第2のi型半導体層32Bの光学バンドギャップエネルギーは、第1のi型半導体層32Aの光学バンドギャップエネルギーよりも小さい。よって、図5に示す光電変換素子では、図1に示す光電変換素子と同じく、開放電圧および形状因子が改善され、さらには短絡電流密度も改善される。ここで、コンタクト層14の材料および厚みは特に限定されない。たとえば、コンタクト層14は、ZnO、ITOまたはSnO2などからなれば良く、20nm以上200nm以下の厚みを有していれば良い。また、第2の光電変換層13の作製方法は特に限定されず、光電変換層3の作製方法と同様であれば良い。なお、図5に示す光電変換素子では、第2の光電変換層13と裏面電極5との間に反射膜が設けられていても良い。これにより、第2の光電変換層13のn型半導体層33を透過した光を反射膜で反射させて第2の光電変換層13または光電変換層3へ再入射させることができる。よって、光電変換効率の更なる改善が図られる。また、本発明に係る光電変換素子では、第1のi型半導体層は2層以上のi型半導体層が積層されて構成されていても良い。この場合であっても、第2のi型半導体層がn型半導体層に接していれば、図1または図5に示す光電変換素子が奏する効果と略同一の効果が得られる。なお、第1のi型半導体層を構成する2層以上のi型半導体層は、同一の光学バンドギャップエネルギーを有していても良く、相異なる光学バンドギャップエネルギーを有していても良い。第1のi型半導体層を構成する2層以上のi型半導体層が相異なる光学バンドギャップエネルギーを有する場合、第1のi型半導体層を構成する2層以上のi型半導体層の積層順序は特に限定されない。また、本発明における光電変換層では、絶縁性基板側から順に、n型半導体層、第2のi型半導体層、第1のi型半導体層、およびp型半導体層が積層されていても良い。以下、実施例を挙げて本発明をより詳細に説明するが、本発明は以下に示す実施例に限定されない。<実施例>本発明の実施例では、図1に示す光電変換素子を作製した。具体的には、透光性の絶縁性基板1上に導電層2を形成してから、基板温度200°Cの下で導電層2上にp型半導体層31、第1のi型半導体層32A、第2のi型半導体層32B、およびn型半導体層33をそれぞれプラズマCVD法により順次積層した。各半導体層の形成条件としては、RFパワーは10W~50Wであり、圧力は01~50Torrであり、ガス流量条件は表2に示す通りであった。各半導体層を順次積層した後、スパッタ法にてZnOからなる反射膜4および銀からなる裏面電極5をそれぞれ形成した。このようにして実施例に係る光電変換素子が作製された。図3に示す方法にしたがって電力を供給することにより第1のi型半導体層32Aを形成し、図4に示す方法にしたがって電力を供給することにより第2のi型半導体層32Bを形成した。表3には、第1のi型半導体層32Aを形成するさいの電力供給のオン時間Tonおよびオフ時間Toffを示し、表4には、第2のi型半導体層32Aを形成するさいの第1~第4の期間を示す。得られた光電変換素子にAM1.5Gの擬似太陽光照射強度:100mW/cm2を照射して、短絡電流密度Jsc、開放電圧Voc、形状因子FF、および光電変換効率Efficiencyを測定した。その結果を表5に示す。<比較例>比較例では、第2のi型半導体層32Bを形成しなかったことを除いては上記実施例と同様の方法にしたがって、図6に示す光電変換素子を作製した。具体的には、導電層2上にp型半導体層61、i型半導体層62、およびn型半導体層63をそれぞれプラズマCVD法により順次積層した。各半導体層の形成条件としては、RFパワーは10W~50Wであり、圧力は01~50Torrであり、ガス流量条件は表1に示すとおりであった。つまり、p型半導体層61は上記実施例におけるp型半導体層31と略同一の方法にしたがって作製され、n型半導体層63は上記実施例におけるn型半導体層33と略同一の方法にしたがって作製された。また、i型半導体層62は上記実施例における第1のi型半導体層32Aと略同一の方法にしたがって作製され、つまり、i型半導体層62を形成するさいの電力供給のオン時間Tonおよびオフ時間Toffは表3に示すとおりであった。また、i型半導体層62の膜厚は400nmであった。得られた光電変換素子にAM1.5Gの擬似太陽光照射強度:100mW/cm2を照射して、短絡電流密度Jsc、開放電圧Voc、形状因子FF、および光電変換効率Efficiencyを測定した。その結果を表5に示す。表5に示すように、実施例における短絡電流密度、開放電圧、および形状因子はそれぞれ比較例における短絡電流密度、開放電圧、および形状因子を上回っており、その結果、実施例に係る光電変換素子の変換効率は比較例における光電変換素子の変換効率よりも改善された。その理由としては、第2のi型半導体層の光学バンドギャップエネルギーを第1のi型半導体層の光学バンドギャップエネルギーよりも小さくすることで、i型半導体層内部で光学バンドギャップの変化による局所的に大きな電界が形成され、この局所的に発生する電界によってi型半導体層で生成された電子光生成キャリアが加速され、導電層へ移動し易くなったからであると考えられる。今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。