整流回路からの交流電圧を受け、直流電圧に変換して出力ラインに接続される負荷に供給する力率改善回路であって、1次巻線および2次巻線を有するトランスと、前記トランスの前記1次巻線の第1端子と固定電圧端子の間に設けられた第1キャパシタと、前記トランスの前記1次巻線の第2端子と前記整流回路の出力端子との間に設けられた第1スイッチと、前記トランスの前記1次巻線の前記第2端子と固定電圧端子の間に設けられた第2スイッチと、前記トランスの前記2次巻線の第1端子と前記出力ラインの間に設けられる整流素子と、前記出力ラインと固定電圧端子の間に設けられる第2キャパシタと、前記出力ラインに生ずる直流電圧に応じたフィードバック信号と、前記整流回路からの交流電圧に応じた電圧検出信号と、前記第2スイッチに流れる電流に応じた電流検出信号と、を受け、前記直流電圧が所定の目標値に近づくように、かつ前記電流検出信号の波形が前記電圧検出信号の波形に近づくように、前記第2スイッチをスイッチングするとともに、前記第2スイッチと相補的に前記第1スイッチをスイッチングする制御回路と、を備えることを特徴とする力率改善回路。前記フィードバック信号は、前記直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であり、前記制御回路は、前記電圧検出信号と前記フィードバック信号を乗算し、電流ピーク信号を生成する乗算器と、前記電流検出信号を前記電流ピーク信号を比較し、前記電流検出信号が前記電流ピーク信号に達するとアサートされるリセット信号を生成するコンパレータと、前記リセット信号がアサートされるたびにオフレベルに遷移し、所定の周期ごとにオンレベルに遷移するパルス信号を生成するパルス生成部と、前記パルス信号が前記オンレベルのとき、前記第1スイッチをオフ、前記第2スイッチをオンし、前記パルス信号が前記オフレベルのとき、前記第1スイッチをオン、前記第2スイッチをオフするドライバ回路と、を備えることを特徴とする請求項1に記載の力率改善回路。前記フィードバック信号は、前記直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であり、前記制御回路は、前記電圧検出信号と前記フィードバック信号を乗算し、電流ピーク信号を生成する乗算器と、前記電流検出信号を前記電流ピーク信号を比較し、前記電流検出信号が前記電流ピーク信号に達するとアサートされるリセット信号を生成するコンパレータと、前記リセット信号がアサートされるたびにオフレベルに遷移し、それから所定のオフ時間経過後にオンレベルに遷移するパルス信号を生成するパルス生成部と、前記パルス信号が前記オンレベルのとき、前記第1スイッチをオフ、前記第2スイッチをオンし、前記パルス信号が前記オフレベルのとき、前記第1スイッチをオン、前記第2スイッチをオフするドライバ回路と、を備えることを特徴とする請求項1に記載の力率改善回路。前記フィードバック信号は、前記直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であり、前記制御回路は、前記電圧検出信号と前記フィードバック信号を乗算する乗算器と、前記乗算器の出力電圧と前記電流検出信号の誤差を増幅し、誤差電圧を生成する誤差増幅器と、所定の周波数を有するのこぎり波、あるいは三角波の周期電圧を生成するランプ波形生成部と、前記誤差電圧と前記周期電圧を比較し、前記誤差電圧が前記周期電圧に達するとアサートされるリセット信号を生成するコンパレータと、前記リセット信号がアサートされるたびにオフレベルに遷移し、それから所定のオフ時間経過後にオンレベルに遷移するパルス信号を生成するパルス生成部と、前記パルス信号が前記オンレベルのとき、前記第1スイッチをオフ、前記第2スイッチをオンし、前記パルス信号が前記オフレベルのとき、前記第1スイッチをオン、前記第2スイッチをオフするドライバ回路と、を備えることを特徴とする請求項1に記載の力率改善回路。前記フィードバック信号は、前記直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であり、前記制御回路は、前記電圧検出信号と前記フィードバック信号を乗算する乗算器と、前記乗算器の出力電圧と前記電流検出信号の誤差を増幅し、誤差電圧を生成する誤差増幅器と、所定の周波数を有するのこぎり波、あるいは三角波の周期電圧を生成するランプ波形生成部と、前記誤差電圧と前記周期電圧を比較し、前記誤差電圧が前記周期電圧に達するとアサートされるリセット信号を生成するコンパレータと、前記リセット信号がアサートされるたびにオフレベルに遷移し、それから所定のオフ時間経過後にオンレベルに遷移するパルス信号を生成するパルス生成部と、前記パルス信号が前記オンレベルのとき、前記第1スイッチをオフ、前記第2スイッチをオンし、前記パルス信号が前記オフレベルのとき、前記第1スイッチをオン、前記第2スイッチをオフするドライバ回路と、を備えることを特徴とする請求項1に記載の力率改善回路。前記トランスの2次巻線側に設けられ、前記直流電圧に応じた電圧と所定の基準電圧の誤差を増幅する第2誤差増幅器と、前記第2誤差増幅器の出力信号を前記フィードバック信号として前記トランスの1次巻線側に伝送するフォトカプラと、をさらに備えることを特徴とする請求項2から5のいずれかに記載の力率改善回路。商用交流電圧を整流する整流回路と、前記整流回路の出力電圧を受ける請求項1から6のいずれかに記載の力率改善回路と、を備えることを特徴とする電源装置。商用交流電圧を整流する整流回路と、負荷回路と、前記整流回路の出力電圧を受け、直流電圧を前記負荷に供給する請求項1から6のいずれかに記載の力率改善回路と、を備えることを特徴とする電子機器。図1は、本発明者らが検討した電源装置2rを備える電子機器1rのブロック図である。電子機器1rは、電源装置2rと、マイコン3およびその他の信号処理回路4を備える。マイコン3は、電子機器1全体を統合的に制御する。信号処理回路4は、特定の信号処理を行うブロックであり、たとえば外部機器との通信を行うインタフェース回路や、ディスプレイパネルや、そのドライバ、オーディオ処理回路や画像処理回路などが例示される。現実の電子機器1においては、その機能に応じて複数の信号処理回路4が設けられることはいうまでもない。電源装置2rは、マイコン3および信号処理回路4に直流の電源電圧VDDを供給する。電源装置2rは、ヒューズ6と、フィルタ8と、整流回路10と、力率改善回路PFC回路200r、絶縁型DC/DCコンバータ100rを備える。電子機器1は、DC/DCコンバータ100rの絶縁トランスを境界として、1次側と2次側が電気的に絶縁されている。フィルタ8は、商用交流電圧VACからノイズを除去する。整流回路10は、たとえばダイオード整流回路であり、商用交流電圧VACを受け、それを全波整流して交流電圧VAC’を生成する。PFC回路200rは、整流回路10からの全波整流された交流電圧VAC’を受け、出力電圧VDCを生成する昇圧型のDC/DCコンバータスイッチングレギュレータである。PFC回路200rは、交流電圧VACと入力電流IACの位相を一致させることにより力率を改善する。DC/DCコンバータ100rは、PFC回路200rの出力電圧VDCを受け、これを負荷であるマイコン3や信号処理回路4に適した電圧レベルの電源電圧VDDに降圧する。図1の電源装置2rは、PFC回路200rとDC/DCコンバータ100rの2段構成となっているため部品点数が多く、それによりコストが高く、あるいは実装面積が大きいという問題がある。本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、力率改善回路を有する電源装置の部品点数を削減にある。本発明のある態様は、整流回路からの交流電圧を受け、直流電圧に変換して出力ラインに接続される負荷に供給する力率改善回路に関する。力率改善回路は、1次巻線および2次巻線を有するトランスと、トランスの1次巻線の第1端子と固定電圧端子の間に設けられた第1キャパシタと、トランスの1次巻線の第2端子と整流回路の出力端子との間に設けられた第1スイッチと、トランスの1次巻線の第2端子と固定電圧端子の間に設けられた第2スイッチと、トランスの2次巻線の第1端子と出力ラインの間に設けられる整流素子と、出力ラインと固定電圧端子の間に設けられる第2キャパシタと、出力ラインに生ずる直流電圧に応じたフィードバック信号と、整流回路からの交流電圧に応じた電圧検出信号と、第2スイッチに流れる電流に応じた電流検出信号と、を受け、直流電圧が所定の目標値に近づくように、かつ電流検出信号の波形が電圧検出信号の波形に近づくように、第2スイッチをスイッチングするとともに、第2スイッチと相補的に、第1スイッチをスイッチングする制御回路と、を備える。この態様によると、DC/DCコンバータを有する力率改善回路と当該力率改善回路の出力電圧をレベル変換する絶縁DC/DCコンバータの2段構成の電源装置に比べて、コイルおよび整流素子を削減することができる。フィードバック信号は、直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であってもよい。制御回路は、電圧検出信号とフィードバック信号を乗算し、電流ピーク信号を生成する乗算器と、電流検出信号を電流ピーク信号を比較し、電流検出信号が電流ピーク信号に達するとアサートされるリセット信号を生成するコンパレータと、リセット信号がアサートされるたびにオフレベルに遷移し、所定の周期ごとにオンレベルに遷移するパルス信号を生成するパルス生成部と、パルス信号がオンレベルのとき、第1スイッチをオフ、第2スイッチをオンし、パルス信号がオフレベルのとき、第1スイッチをオン、第2スイッチをオフするドライバ回路と、を備えてもよい。フィードバック信号は、直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であってもよい。制御回路は、電圧検出信号とフィードバック信号を乗算し、電流ピーク信号を生成する乗算器と、電流検出信号を電流ピーク信号を比較し、電流検出信号が電流ピーク信号に達するとアサートされるリセット信号を生成するコンパレータと、リセット信号がアサートされるたびにオフレベルに遷移し、それから所定のオフ時間経過後にオンレベルに遷移するパルス信号を生成するパルス生成部と、パルス信号がオンレベルのとき、第1スイッチをオフ、第2スイッチをオンし、パルス信号がオフレベルのとき、第1スイッチをオン、第2スイッチをオフするドライバ回路と、を備えてもよい。フィードバック信号は、直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であってもよい。制御回路は、電圧検出信号とフィードバック信号を乗算する乗算器と、乗算器の出力電圧と電流検出信号の誤差を増幅し、誤差電圧を生成する誤差増幅器と、所定の周波数を有するのこぎり波、あるいは三角波の周期電圧を生成するランプ波形生成部と、誤差電圧と周期電圧を比較し、誤差電圧が周期電圧に達するとアサートされるリセット信号を生成するコンパレータと、リセット信号がアサートされるたびにオフレベルに遷移し、それから所定のオフ時間経過後にオンレベルに遷移するパルス信号を生成するパルス生成部と、パルス信号がオンレベルのとき、第1スイッチをオフ、第2スイッチをオンし、パルス信号がオフレベルのとき、第1スイッチをオン、第2スイッチをオフするドライバ回路と、を備えてもよい。フィードバック信号は、直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であってもよい。制御回路は、電圧検出信号とフィードバック信号を乗算する乗算器と、乗算器の出力電圧と電流検出信号の誤差を増幅し、誤差電圧を生成する誤差増幅器と、所定の周波数を有するのこぎり波、あるいは三角波の周期電圧を生成するランプ波形生成部と、誤差電圧と周期電圧を比較し、誤差電圧が周期電圧に達するとアサートされるリセット信号を生成するコンパレータと、リセット信号がアサートされるたびにオフレベルに遷移し、それから所定のオフ時間経過後にオンレベルに遷移するパルス信号を生成するパルス生成部と、パルス信号がオンレベルのとき、第1スイッチをオフ、第2スイッチをオンし、パルス信号がオフレベルのとき、第1スイッチをオン、第2スイッチをオフするドライバ回路と、を備えてもよい。ある態様の力率改善回路は、トランスの2次巻線側に設けられ、直流電圧に応じた電圧と所定の基準電圧の誤差を増幅する第2誤差増幅器と、第2誤差増幅器の出力信号をフィードバック信号としてトランスの1次巻線側に伝送するフォトカプラと、をさらに備えてもよい。本発明の別の態様は、電源装置に関する。電源装置は、商用交流電圧を整流する整流回路と、整流回路の出力電圧を受ける上述の何れかの態様の力率改善回路と、を備えてもよい。本発明の別の態様は、電子機器に関する。電子機器は、商用交流電圧を整流する整流回路と、負荷回路と、整流回路の出力電圧を受け、直流電圧を負荷に供給する力率改善回路と、を備えてもよい。なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明のある態様によれば、力率改善回路を有する電源装置の部品点数を削減できる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。本明細書において、部材Aが、部材Bと接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、部材Cが、部材Aと部材Bの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。図2は、実施の形態に係る電源装置2を備える電子機器1の構成を示す回路図である。電子機器1は、たとえばテレビや冷蔵庫、エアコンなどの家電製品やコンピュータである。電子機器1は、マイコン3、信号処理回路4および電源装置2を備える。電子機器1は、PFC回路200の絶縁トランス不図示を境界として、互いに絶縁される1次側と2次側に分けられている。マイコン3は、電子機器1全体を統合的に制御する。信号処理回路4は、特定の信号処理を行うブロックであり、たとえば外部機器との通信を行うインタフェース回路や、画像処理回路、音声処理回路などが例示される。現実の電子機器1においては、その機能に応じて複数の信号処理回路4が設けられることはいうまでもない。電源装置2は、マイコン3および信号処理回路4に直流の電源電圧VDDを供給する。電源装置2は、ヒューズ6と、フィルタ8と、整流回路10と、力率改善回路PFC回路200を備える。整流回路10は、たとえばダイオード整流回路であり、商用交流電圧などの交流電圧VACを受け、それを全波整流して交流電圧VAC’を生成する。PFC回路200は、整流回路10からの交流電圧VAC’を受け、直流電圧出力電圧ともいうVDDを生成し、出力ラインOUTに接続される負荷3、4に供給する。PFC回路200は、交流電圧VACと入力電流IACの位相を一致させることにより力率を改善する。PFC回路200は、トランスT1、第1キャパシタC1、第2キャパシタC2、第1スイッチSW1、第2スイッチSW2、整流ダイオードD2、フィードバック回路220、フォトカプラPCを備える。トランスT1は、1次巻線W1および2次巻線W2を有する。第1キャパシタC1は、トランスT1の1次巻線W1の第1端子と固定電圧端子接地端子の間に設けられる。第1スイッチSW1は、トランスT1の1次巻線W1の第2端子と整流回路10の出力端子12との間に設けられる。第2スイッチSW2は、1次巻線W1の第2端子と接地端子の間に設けられる。整流ダイオードD2は、2次巻線W2の第1端子と出力ラインOUTの間に、カソードが出力ラインOUT側となる向きで設けられる。第2キャパシタC2は、出力ラインOUTと接地端子の間に設けられる。制御回路210は、第1スイッチSW1および第2スイッチSW2をスイッチングすることにより、出力ラインOUTに直流電圧VDDを発生させる。制御回路210はひとつの半導体基板上に一体集積化された機能ICである。フィードバック回路220は、直流電圧VDDに応じたフィードバック信VFBを生成する。フォトカプラ222は、フィードバック信号VFBを、トランスT1の2次側から1次側へと伝送する。フィードバック信号VFBは、制御回路210のフィードバック端子FB端子へ入力される。制御回路210の電圧検出端子ACには、整流された交流電圧VAC’に応じた波形を有する電圧検出信号V1が入力される。電圧検出信号V1は、交流電圧VAC’を分圧した電圧であってもよいし、整流回路10の前段の交流電圧VACをダイオードを用いて整流した信号であってもよい。さらに制御回路210の電流検出端子CSには、第2スイッチSW2に流れる電流IM2に応じた電流検出信号V2が入力される。制御回路210は、電圧検出信号V1、電流検出信号V2、フィードバック信号VFBにもとづいて、第1スイッチSW1、第2スイッチSW2のスイッチングのデューティ比を調節する。制御回路210の基本動作は、図1に示すPFC回路200rにおける制御回路と同様であり、出力電圧VDDが目標電圧に近づくように、そして、電流検出信号V2の波形が電圧検出信号V1の波形と一致するように、第2スイッチSW2をスイッチングする。第2スイッチSW2の制御に関しては、ピーク電流モード、平均電流モードをはじめとする公知の技術を用いればよく、特に限定されない。そして制御回路210は、第2スイッチSW2と相補的に、第1スイッチSW1をスイッチング可能に構成される。つまり制御回路210は、公知の、あるいは将来利用可能なPFC回路の制御回路に、第1スイッチSW1を駆動する回路を追加して構成することができる。図3aは、図2の制御回路210の第1の構成例を示す回路図である。図3aにおいて、フィードバック信号VFBは、出力電圧VDDに応じた検出電圧VDD’と所定の基準電圧VREFの誤差を増幅した信号である。たとえばフィードバック回路220は、出力電圧VDDを分圧する抵抗R1、R2と、分圧された出力電圧VDDと、基準電圧VREFの誤差を増幅する第2誤差増幅器224を備える。たとえば第2誤差増幅器224は、シャントレギュレータであってもよい。第2誤差増幅器シャントレギュレータ224の出力レベルV5は、検出電圧VDD’が基準電圧VREFと一致するように調節される。フォトカプラ222は、第2誤差増幅器224の出力信号V5を、フィードバック信号VFBとしてトランスの1次巻線側に伝送する。フォトカプラ222の発光ダイオードは、第2誤差増幅器224の出力信号に応じた輝度で発光する。フォトカプラ222のフォトトランジスタには、発光ダイオードの輝度に応じたフィードバック信号VFBが発生する。検出抵抗Rsは、第2スイッチSW2の経路上に設けられる。検出抵抗Rsには、第2スイッチSW2に流れる電流IM2に比例した電圧降下電流検出信号V2が発生する。制御回路210の電流検出端子CSには、電流検出信号V2が入力される。制御回路210は、ピーク電流モードの制御回路であり、乗算器20、コンパレータ30、パルス生成部40、ドライバ回路50を備える。乗算器20は、電圧検出信号V1とフィードバック信号VFBを乗算し、電流ピーク信号IPEAKを生成する。コンパレータ30は、電流検出信号V2を電流ピーク信号IPEAKを比較し、電流検出信号V2が電流ピーク信号IPEAKに達するとアサートハイレベルされるリセット信号SRSTを生成する。パルス生成部40は、リセット信号SRSTがアサートされるたびにオフレベルたとえばローレベルに遷移し、所定の周期ごとにオンレベルたとえばハイレベルに遷移するパルス信号SDRVを生成する。具体的には、パルス生成部40は、オシレータ42、SRフリップフロップ44を備える。オシレータ42は、所定の周波数で発振し、一定周期ごとにアサートハイレベルされるセット信号SSETを生成する。SRフリップフロップ44のセット端子Sには、セット信号SSETが、リセット端子Rにはリセット信号SRSTが入力される。SRフリップフロップ44の出力信号SDRVは、一定周期Tpごとにハイレベルに遷移し、リセット信号SRSTがアサートされるたびにローレベルに遷移する。ドライバ回路50は、パルス信号SDRVにもとづいて、第1スイッチSW1および第2スイッチSW2を駆動する。具体的にはドライバ回路50の第1ドライバDR1は、パルス信号SDRVがオンレベルハイレベルのとき、第1スイッチSW1をオフ、パルス信号SDRVがオフレベルローレベルのとき、第1スイッチSW1をオンする。第2ドライバDR2は、パルス信号SDRVがオンレベルのとき第2スイッチSW2をオンし、オフレベルのとき第2スイッチSW2をオフする。第1スイッチSW1と第2スイッチSW2の同時オンに起因する貫通電流を防止するために、デッドタイム生成部52によって、第1スイッチSW1と第2スイッチSW2が両方オフとなるデッドタイムを挿入してもよい。以上がPFC回路200の構成である。続いてその動作を説明する。図4a、bは、図2の電源装置2の動作を示す波形図である。図4aは、全波整流された交流電圧VAC’を、図4bは、PFC回路200の動作を示す。図4bは、図4aの一部分の期間の動作を時間方向に拡大して示す。なお、図4bの波形図では、デッドタイムは省略されている。時刻t0以前、PFC回路200は停止しており、第1スイッチSW1、第2スイッチSW2はともにオフしている。また第1キャパシタC1の電圧は0Vである。時刻t0にPFC回路200の起動が指示されると、ある起動期間τの間、パルス信号SDRVはローレベルとなり、ドライバ回路50は、第1スイッチSW1をオン、第2スイッチSW2をオフする。これにより、第1キャパシタC1が交流電圧VAC’で充電され、第1キャパシタC1の電位は、交流電圧VAC’と等しくなる。起動期間τ経過後の時刻t1に、パルス信号SDRVがオンレベルとなり、第2スイッチSW2がオン、第1スイッチSW1がオフする。その結果、第1キャパシタC1からトランスT1の1次巻線W1、第2スイッチSW2を介して電流IM2が流れる。電流IM2は時間とともに上昇し、時刻t2に電流ピーク信号IPEAKに達すると、リセット信号SRSTがアサートされる。その結果、パルス信号SDRVがオフレベルに遷移する。時刻t1から所定の期間Tp経過後の時刻t3に、セット信号SSETがアサートされると、パルス信号SDRVがオンレベルに遷移する。PFC回路200はこの動作を繰り返す。ここで、電流ピーク信号IPEAKのレベルは、交流電圧VAC’の波形に応じて変化する。つまり、第2スイッチSW2に流れる電流IM2の包絡線は、交流電圧VAC’に応じた波形となる。このPFC回路200によれば、出力電圧VDDを目標値に保ちつつ、PFC回路200の入力電流IACの位相と、入力電圧VAC’の位相を一致させることができ、力率を1に近づけることができる。図2のPFC回路200によれば、図1の電源装置2rに比べて、電源装置2rのコイルL1および整流ダイオードD1の2個の部品を削減することができる。コイルL1および整流ダイオードD1は、制御回路210に外付けされるチップ部品、あるいはディップ部品であるため、それらを削減することにより、コストおよび回路面積を削減することができる。以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。図3bは、パルス生成部の変形例を示す回路図である。パルス生成部40aは、オシレータ42に代えて、オフ時間設定部46を備える。オフ時間設定部46は、リセット信号SRSTがアサートされた後、所定のオフ時間TOFF経過後にアサートされるセット信号SSETを生成する。オフ時間設定部46はタイマー回路や遅延回路で構成することができる。図3aのパルス生成部40を用いた場合、パルス信号SDRVの周期が固定され、オン時間およびオフ時間が可変となるのに対して、図3bのパルス生成部40aを用いた場合、第2スイッチSW2のオフ時間が固定され、スイッチング周波数が可変となる。図5は、図2の制御回路210の第2の構成例を示す回路図である。図5の制御回路210aは、平均電流モードの制御回路である。乗算器20は、電圧検出信号V1とフィードバック信号VFBを乗算する。誤差増幅器32は、乗算器20の出力電圧V3と電流検出信号V2の誤差を増幅し、誤差電圧VERRを生成する。誤差増幅器の出力端子CS_OUTと、電流検出端子CSの間には、位相補償用のキャパシタや抵抗が設けられる。ランプ波形生成部34は、所定の周波数を有するのこぎり波、あるいは三角波の周期電圧VOSCを生成する。コンパレータ36は、誤差電圧VERRと周期電圧VOSCを比較し、誤差電圧VERRが周期電圧VOSCに達するとアサートされるリセット信号SRSTを生成する。パルス生成部40およびドライバ回路50の構成は、図3のそれらと同様である。この制御回路210aによれば、第2スイッチSW2に流れる電流IM2の平均値の波形が、電圧検出信号V1の波形と一致するように、第1スイッチSW1および第2スイッチSW2がスイッチングされる。図5の制御回路210aと図3bのパルス生成部40aを組み合わせてもよい。また、図3および図5では、トランスT1の2次側に設けられたフィードバック回路220によって、出力電圧VDDに応じた電圧と基準電圧の誤差を増幅しているが、この増幅処理を、トランスT1の1次側で行ってもよい。上述の説明から明らかなように、当業者によれば、制御回路210の構成には、図3、図の他にもさまざまな変形例が存在することが理解される。そして、本発明の範囲には、ここでは説明していないその他の変形例も含まれる。実施の形態では、DC/DCコンバータ100が電子機器1に搭載される場合を説明したが、本発明はそれに限定されず、さまざまな電源装置に適用することができる。たとえばPFC回路200は、電子機器に電力を供給するACアダプタにも適用可能である。この場合の電子機器としては、ラップトップ型コンピュータ、デスクトップ型コンピュータ、携帯電話端末、CDプレイヤなどが例示されるが、特に限定されない。実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。