"高周波の受信信号と所定周波数帯域の第1ローカル信号とを基に、I系統ベースバンド信号を生成する第1周波数変換部と、前記高周波の受信信号と、前記第1ローカル信号と90°位相が異なる第2ローカル信号とを基に、Q系統ベースバンド信号を生成する第2周波数変換部と、前記生成されたI系統ベースバンド信号を増幅する第1可変増幅部と、前記生成されたQ系統ベースバンド信号を増幅する第2可変増幅部と、前記増幅されたI系統ベースバンド信号をディジタル信号に変換する第1AD変換部と、前記増幅されたQ系統ベースバンド信号をディジタル信号に変換する第2AD変換部と、前記第1AD変換部のオーバーレンジを検出する第1オーバーレンジ検出部と、前記第2AD変換部のオーバーレンジを検出する第2オーバーレンジ検出部と、前記オーバーレンジ、前記I系統ベースバンド信号、又は前記Q系統ベースバンド信号の検出情報を基に、前記第1可変増幅部及び第2可変増幅部に設定する利得を選択する自動利得制御部と、前記選択された利得に所定のオフセットを与えた利得を、前記第1可変増幅部又は前記第2可変増幅部に設定するオフセット設定部と、を備える自動利得制御装置。請求項1に記載の自動利得制御装置であって、前記自動利得制御部は、前記I系統ベースバンド信号又は前記Q系統ベースバンド信号がオーバーレンジしている場合、前記第1可変増幅部及び第2可変増幅部に設定する共通の利得を選択する自動利得制御装置。例えば、60GHzの周波数帯域におけるミリ波の通信では、上述した特許文献1を含む従来の自動利得制御装置を用いると、次に示す様な課題が存在する。具体的には、ミリ波の通信は、プリアンブル期間が、例えば1.2μ秒程度と非常に短い。例えば、プリアンブル期間において、自動利得制御、自動周波数調整、及び同期確立を実施するミリ波の通信では、自動利得制御に、最も制御時間が必要であり、プリアンブル期間のうち、約50に相当する600n秒程度を用いて制御する。しかしながら、ミリ波の通信は、無線LANにおいて受信信号強度を示すRSSI信号を用いていないことが多い。このため、ミリ波の通信は、自動利得制御において、受信信号のI信号及びQ信号を基に利得を制御する必要がある。従って、利得の制御に時間がかかり、プリアンブル期間の殆どの期間が自動利得制御に費やされる場合があり、自動周波数調整及び同期確立が不十分となる。本発明は、上述した従来の事情に鑑みてなされたものであり、自動利得制御処理の粗調整において、自動利得制御に要する時間を低減する自動利得制御装置を提供することを目的とする。本発明は、上述した自動利得制御装置であって、高周波の受信信号と所定周波数帯域の第1ローカル信号とを基に、I系統ベースバンド信号を生成する第1周波数変換部と、前記高周波の受信信号と、前記第1ローカル信号と90°位相が異なる第2ローカル信号とを基に、Q系統ベースバンド信号を生成する第2周波数変換部と、前記生成されたI系統ベースバンド信号を増幅する第1可変増幅部と、前記生成されたQ系統ベースバンド信号を増幅する第2可変増幅部と、前記増幅されたI系統ベースバンド信号をディジタルデータに変換する第1AD変換部と、前記増幅されたQ系統ベースバンド信号をディジタルデータに変換する第2AD変換部と、前記第1AD変換部のオーバーレンジを検出する第1オーバーレンジ検出部と、前記第2AD変換部のオーバーレンジを検出する第2オーバーレンジ検出部と、前記オーバーレンジ、前記I系統ベースバンド信号、又は前記Q系統ベースバンド信号の検出情報を基に、前記第1可変増幅部及び第2可変増幅部に設定する利得を選択する自動利得制御部と、前記選択された利得に所定のオフセットを与えた利得を、前記第1可変増幅部又は前記第2可変増幅部に設定するオフセット設定部と、を備える。本発明によれば、自動利得制御処理の粗調整において、自動利得制御に要する時間を低減することができる。以下、本発明に係る自動利得制御装置の実施の形態を説明する。本発明に係る自動利得制御装置は、例えば受信機に含まれ、受信用のアンテナを介して入力された受信信号の信号電力を増幅するための利得をVGAvariablegainamplifierゲイン制御値と記載する。但し、本発明に係る自動利得制御装置は、受信機以外にも、送信機にも含まれる。なお、受信機は、例えばBPSK変調された信号を受信する。本発明に係る自動利得制御装置の実施の形態を説明する前に、以下、実施の形態の前提となる自動利得制御装置を、図1及び図2を参照して説明する。図1は、実施の形態1の前提となる自動利得制御装置1の内部構成を示すブロック図である。図2は、実施の形態1の前提となる自動利得制御装置1のVGAゲイン制御値の制御の一例を示す説明図である。次に、自動利得制御装置1の構成を説明する。自動利得制御装置1は、図1に示す様に、LNAlownoiseamplifier100、ミキサ回路200及び300、移相器PSC、I系統用VGA210、Q系統用VGA310、ADCanalogdigitalconvertor220及び320、オーバーレンジ検出部240及び340、並びに自動利得制御部400を備える。自動利得制御部400は、制御部401、電力計算部402、タイマ403及びOR回路404を有する。次に、図1に示す自動利得制御装置1の動作を説明する。不図示の受信用のアンテナを介して入力された高周波の受信信号RFは、LNA100に入力されて増幅される。増幅された受信信号RFは、I系統用ミキサ回路200とQ系統用ミキサ回路300とにそれぞれ入力される。I系統用ミキサ回路200には、自動利得制御装置1を含む受信機の発振器不図示から、所定周波数帯域のローカル信号Loが入力されている。所定周波数帯域は、例えばミリ波の通信においては約600MHzである。I系統用ミキサ回路200は、入力された受信信号RFのうち同相成分I成分と、ローカル信号Loとを用いて、受信信号RFのI信号成分をベースバンド信号にダウンコンバート周波数変換する。Q系統用ミキサ回路300には、自動利得制御装置1を含む受信機の発振器不図示から、移相器PSCを介してローカル信号Loの位相が90度ずれた信号が入力されている。Q系統用ミキサ回路300は、入力された受信信号RFのうち直交成分Q成分と、ローカル信号Loの位相が90度異なる信号とを用いて、受信信号RFのQ信号成分をベースバンド信号にダウンコンバート周波数変換する。以下、I系統用ミキサ回路200によりダウンコンバートされたベースバンド信号を、I系統ベースバンド信号と記載する。また、Q系統用ミキサ回路300によりダウンコンバートされたベースバンド信号を、Q系統ベースバンド信号と記載する。ダウンコンバートされたI系統ベースバンド信号は、I系統用VGA210に入力される。ダウンコンバートされたQ系統ベースバンド信号は、Q系統用VGA310に入力される。第1可変増幅部としてのI系統用VGA210は、入力されたI系統ベースバンド信号に、自動利得制御部400により設定されたVGAゲイン制御値を乗じることにより、I系統ベースバンド信号を増幅する。I系統用VGA210において用いられるVGAゲイン制御値は、VGAゲイン制御値に応じて自動利得制御部400から出力されたVGAゲイン制御信号により設定される。第2可変増幅部としてのQ系統用VGA310は、入力されたQ系統ベースバンド信号に、自動利得制御部400により設定されたVGAゲイン制御値を乗じることにより、Q系統ベースバンド信号を増幅する。Q系統用VGA310において用いられるVGAゲイン制御値は、VGAゲイン制御値に応じて自動利得制御部400から出力されたVGAゲイン制御信号により設定される。I系統VGA210により増幅されたI系統ベースバンド信号は、ADC220に入力される。Q系統VGA310により増幅されたQ系統ベースバンド信号は、ADC320に入力される。ADC220は、入力されたアナログのI系統ベースバンド信号を、ディジタル信号に変換する。変換されたI系統ベースバンド信号230は、自動利得制御装置1の後段ブロックに出力され、更に、オーバーレンジ検出部240及び自動利得制御部400に入力される。なお、ADC220において、粗調整されたI系統ベースバンド信号230は、更に、精調整に用いられる。ADC320は、入力されたアナログのQ系統ベースバンド信号を、ディジタル信号に変換する。変換されたQ系統ベースバンド信号330は、自動利得制御装置1の後段ブロックに出力され、更に、オーバーレンジ検出部340及び自動利得制御部400に入力される。なお、ADC320において、粗調整されたI系統ベースバンド信号330は、更に、精調整に用いられる。なお、粗調整とは、入力されるIQ信号が、ADC220,320において、オーバーレンジしないレベルでかつ、所定の微小な基準レベル以上になっているVGAゲイン制御値となるように調整することである。また、粗調整が完了すると、I信号及びQ信号が適切に検出できる状態になっている。精調整では、粗調整の完了状態から、更に、ADC220,320に入力されるIQ信号の平均電力が、事前に決められた基準レベルと同じ一定のレベルに収束する状態を指す様に制御するフェーズである。粗調整では、入力されるIQ信号の平均電力と、事前に決められた基準レベルとの差を算出し、その差がゼロになるようにVGAゲイン制御値が制御される。オーバーレンジ検出部240は、ADC220により変換されたI系統ベースバンド信号230を入力する。オーバーレンジ検出部240は、入力されたI系統ベースバンド信号230がオーバーレンジしているか否かを判定する。具体的には、オーバーレンジ検出部240は、ADC220からの出力信号であるI系統ベースバンド信号230が所定の上限値以上又は所定の下限値以下であると、I系統ベースバンド信号230がオーバーレンジしていることを検出する。所定の上限値又は下限値は、例えば図6の点線に示す様に、ADCからの出力信号がオーバーレンジしているか否かを判別するためのしきい値であり、以下の説明においても同様である。オーバーレンジ検出部240は、ADC220からの出力信号がオーバーレンジしていると、オーバーレンジを検出したことを示す検出情報を自動利得制御部400に出力する。オーバーレンジ検出部340は、ADC320により変換されたQ系統ベースバンド信号330を入力する。オーバーレンジ検出部340は、入力されたQ系統ベースバンド信号330がオーバーレンジしているか否かを判定する。具体的には、オーバーレンジ検出部340は、ADC320からの出力信号であるQ系統ベースバンド信号330が所定の上限値以上又は所定の下限値以下であると、Q系統ベースバンド信号330がオーバーレンジしていることを検出する。オーバーレンジ検出部340は、ADC320からの出力信号がオーバーレンジしていると、オーバーレンジを検出したことを示す検出情報を自動利得制御部400に出力する。電力計算部402は、ADC220,320により変換されたI系統,Q系統ベースバンド信号230,330を入力する。電力計算部402は、制御部401の制御の下、タイマ403において計測された一定期間の間に入力されたI系統,Q系統ベースバンド信号230,330を基に平均電力を計算する。平均電力は、例えば、I系統,Q系統ベースバンド信号230,330の2乗平均和により計算可能である。一定期間は、ADC220,320における1~数サンプリング時間に相当する時間を示す。電力計算部402は、計算された平均電力を制御部401に出力する。OR回路404は、入力されたI系統ベースバンド信号230又はQ系統ベースバンド信号330がオーバーレンジしていると、オーバーレンジ検出部240又は340により出力された検出情報を入力する。I系統ベースバンド信号230又はQ系統ベースバンド信号330がオーバーレンジしていると、自動利得制御部400は、ADC220又はADC320からの出力信号がオーバーレンジしていることを認知可能である。制御部401は、I系統ベースバンド信号230及びQ系統ベースバンド信号330がオーバーレンジしていない場合は、電力計算部402により出力された平均電力を基に、平均電力と予め規定されている目標の信号電力との差を計算する。制御部401は、計算された平均電力の差を基に、次に設定するべきVGAゲイン制御値を選択する。なお、制御部401には、複数のVGAゲイン制御値が予め規定されている図2参照。制御部401は、選択された同一のVGAゲイン制御値をI系統用VGA210及びQ系統用VGA310に設定するため、VGAゲイン制御信号を、I系統用VGA210及びQ系統用VGA310に出力する。自動利得制御部401は、この制御を複数回繰り返すことによって、電力計算部402により計算された平均電力と目標の信号電力との差がゼロになる様に、VGAゲイン制御値を調整する。制御部401は、I系統ベースバンド信号230又はQ系統ベースバンド信号330がオーバーレンジしている場合は、電力計算部402の計算結果に拘わらず、複数のVGAゲイン制御値のうち他のVGAゲイン制御値を選択する。なお、選択されるVGAゲイン制御値は、ADC220及び320に入力されるI系統ベースバンド信号及びQ系統ベースバンド信号の信号電力が、より小さくなる様に、現在のVGAゲイン制御値より小さいVGAゲイン制御値が選択される。次に、自動利得制御部400のVGAゲイン制御値の選択方法を説明する。2種類のVGAゲイン制御値の選択方法について説明する。ミリ波の通信では、従来の無線LANに用いられるADCよりも高速に動作させるために、受信信号のI信号及びQ信号をそれぞれAD変換するADCの有効ビット数が、従来の無線LANを用いて通信する場合のADCの有効ビット数と比べて、小さい。このため、自動利得制御装置において検出可能な受信信号のレベルの範囲が10dB~20dBと狭い。以下、I系統用VGA210及びQ系統用VGA310に入力されるI系統ベースバンド信号及びQ系統ベースバンド信号の信号電力の範囲は、例えば-20dBm~-80dBmとする。更に、ADC220及び320において検出可能な信号電力の有効範囲は、10dBmとする。この有効範囲は、ADC220,320の分解能に相当する有効ビット数に依存する。図2に示す様に、パラメータα1~α6はVGAゲイン制御値であり、パラメータα1が最大の値であり、順番に値が小さくなり、パラメータα6が最小の値である。-70dBm~-80dBmの信号電力を有する信号がADC220,320において検出された場合、自動利得制御部400は、I系統ベースバンド信号及びQ系統ベースバンド信号を増幅するためのVGAゲイン制御値として、パラメータα1を選択する。なお、パラメータα1は、-70dBm~-80dBmの信号電力を有する信号がADC220,320において飽和しない程度に増幅されるためのVGAゲイン制御値利得である。-60dBm~-70dBmの信号電力を有する信号がADC220,320において検出された場合、自動利得制御部400は、I系統ベースバンド信号及びQ系統ベースバンド信号を増幅するためのVGAゲイン制御値として、パラメータα2を選択する。なお、パラメータα2は、-60dBm~-70dBmの信号電力を有する信号がADC220,320において飽和しない程度に増幅されるためのVGAゲイン制御値利得である。-50dBm~-60dBmの信号電力を有する信号がADC220,320において検出された場合、自動利得制御部400は、I系統ベースバンド信号及びQ系統ベースバンド信号を増幅するためのVGAゲイン制御値として、パラメータα3を選択する。なお、パラメータα3は、-50dBm~-60dBmの信号電力を有する信号がADC220,320において飽和しない程度に増幅されるためのVGAゲイン制御値利得である。-40dBm~-50dBmの信号電力を有する信号がADC220,320において検出された場合、自動利得制御部400は、I系統ベースバンド信号及びQ系統ベースバンド信号を増幅するためのVGAゲイン制御値として、パラメータα4を選択する。なお、パラメータα4は、-40dBm~-50dBmの信号電力を有する信号がADC220,320において飽和しない程度に増幅されるためのVGAゲイン制御値利得である。-30dBm~-40dBmの信号電力を有する信号がADC220,320において検出された場合、自動利得制御部400は、I系統ベースバンド信号及びQ系統ベースバンド信号を増幅するためのVGAゲイン制御値として、パラメータα5を選択する。なお、パラメータα5は、-30dBm~-40dBmの信号電力を有する信号がADC220,320において飽和しない程度に増幅されるためのVGAゲイン制御値利得である。-20dBm~-30dBmの信号電力を有する信号がADC220,320において検出された場合、自動利得制御部400は、I系統ベースバンド信号及びQ系統ベースバンド信号を増幅するためのVGAゲイン制御値として、パラメータα6を選択する。なお、パラメータα6は、-20dBm~-30dBmの信号電力を有する信号がADC220,320において飽和しない程度に増幅されるためのVGAゲイン制御値利得である。先ず、1つ目のVGAゲイン制御値の選択方法、即ち、最大VGAゲイン制御値選択方式について説明する。制御部401は、最初のVGAゲイン制御値として、VGAゲイン制御値の最大値α1を選択する。制御部401は、選択されたVGAゲイン制御値α1を設定するため、選択値α1に応じたVGAゲイン制御信号を、I系統用VGA210及びQ系統用VGA310にそれぞれ出力する。制御部401は、オーバーレンジ検出部240及び340によりオーバーレンジの検出情報が出力されない限り、電力計算部402により出力された平均電力を基に、VGAゲイン制御値を選択する。制御部401は、オーバーレンジ検出部240又は340によりオーバーレンジの検出情報が出力された場合、現在選択されているVGAゲイン制御値α1の次に小さいVGAゲイン制御値α2を選択する。制御部401は、選択されたVGAゲイン制御値α2を設定するため、選択値α2に応じたVGAゲイン制御信号を、I系統用VGA210及びQ系統用VGA310にそれぞれ出力する。制御部401は、VGAゲイン制御値α2がI系統用VGA210及びQ系統用VGA310に設定された後でもオーバーレンジ検出部240又は340によりオーバーレンジの検出情報が出力された場合、次に小さいVGAゲイン制御値α3を選択する。制御部401は、選択されたVGAゲイン制御値α3を設定するため、選択値α3に応じたVGAゲイン制御信号を、I系統用VGA210及びQ系統用VGA310にそれぞれ出力する。制御部401は、VGAゲイン制御値の設定後に再度オーバーレンジの検出情報が出力された場合、同様にVGAゲイン制御値の選択を繰り返す。上述した方法を用いた自動利得制御では、ADC220,320の出力信号が-20dBm~-30dBmの信号電力であると、自動利得制御の粗調整においてVGAゲイン制御値の選択回数が最大6回となる。自動利得制御の粗調整に要する時間を低減させるためには、VGAゲイン制御値の選択回数を少なくすることが要求される。なお、オーバーレンジ検出部240又は340によりオーバーレンジの検出情報が出力されなくても、ADC220又は320の出力信号の信号電力が小さいことがあり得る。制御部401は、電力計算部402により出力された平均電力を基に、現在選択されているVGAゲイン制御値より大きいVGAゲイン制御値を選択する。制御部401は、選択されたVGAゲイン制御値を設定するため、選択値に応じたVGAゲイン制御信号を、I系統用VGA210及びQ系統用VGA310にそれぞれ出力する。次に、2つ目のVGAゲイン制御値の選択方法、即ち、バイナリサーチ方式について説明する。この選択方法は、バイナリサーチの概念を用いている。制御部401は、最初のVGAゲイン制御値として、VGAゲイン制御値の最大値α1を選択し、選択されたVGAゲイン制御値α1を設定するため、選択値α1に応じたVGAゲイン制御信号を、I系統用VGA210及びQ系統用VGA310にそれぞれ出力する。制御部401は、オーバーレンジ検出部240及び340によりオーバーレンジの検出情報が出力されない限り、電力計算部402により出力された平均電力を基に、VGAゲイン制御値を選択する。制御部401は、オーバーレンジ検出部240又は340によりオーバーレンジの検出情報が出力された場合、全てのVGAゲイン制御値α1~α6のうち、中央の値として、VGAゲイン制御値α3を選択する。なお、図2においては、中央の値として、α4を選択してもよい。制御部401は、選択されたVGAゲイン制御値α3を設定するため、選択値α3に応じたVGAゲイン制御信号を、I系統用VGA210及びQ系統用VGA310にそれぞれ出力する。VGAゲイン制御値α3がI系統用VGA210及びQ系統用VGA310に設定された後でもオーバーレンジ検出部240又は340によりオーバーレンジの検出情報が出力されたとする。制御部401は、残りの全てのVGAゲイン制御値α4~α6のうち、中央の値としてVGAゲイン制御値α5を選択する。制御部401は、オーバーレンジ検出部240及び340によりオーバーレンジの検出情報が出力されない限り、電力計算部402により出力された平均電力を基に、VGAゲイン制御値を選択する。なお、電力計算部402により出力された平均電力が微小な場合、制御部401は、ADC220及び320の出力信号の信号電力に対して小さいVGAゲイン制御値α5を選択したことになる。このため、制御部401は、ADC220及び320の出力信号の信号電力を大きくするため、より大きいVGAゲイン制御値α4を選択する。また、オーバーレンジ検出部240又は340によりオーバーレンジの検出情報が出力された場合、又は電力計算部402により計算された平均電力がADC220及び320の計測可能範囲図6点線参照を超えていた場合、制御部401は、現在選択されているVGAゲイン制御値α5の次に小さいVGAゲイン制御値α6を選択する。この様に、VGAゲイン制御値をバイナリサーチのアルゴリズムを用いて選択することにより、自動利得制御の粗調整においてVGAゲイン制御値の選択回数が4回となる。次に、本発明に係る自動利得制御装置の実施の形態を、図3~図6を参照して説明する。図3は、実施の形態1の自動利得制御装置10の内部構成を示すブロック図である。図4及び図5は、実施の形態1の自動利得制御装置10の動作を説明するフローチャートである。図6は、実施の形態1の自動利得制御装置10のVGAゲイン制御値の制御の一例を示す説明図である。なお、図6に示す個別オフセット方式は、最初の利得制御において、I系統用VGA210、Q系統用VGA310に異なるVGAゲイン制御値を与えることで、制御回数の低減を図る方式である。次に、自動利得制御装置10の構成を説明する。なお、図3に示す自動利得制御装置10において、図1に示す自動利得制御装置1の各部と同一の構成及び動作のものには同一の符号が付与されている。以下、自動利得制御装置1の各部と同一の構成及び動作の説明は省略し、異なる構成及び動作を説明する。自動利得制御装置10は、図3に示す様に、LNA100、ミキサ回路200及び300、移相器PSC、I系統用VGA210、Q系統用VGA310、ADC220及び320、オーバーレンジ検出部240及び340、自動利得制御部410並びにオフセット設定部500を備える。自動利得制御部410は、制御部405、電力計算部402、タイマ403並びに振幅検出部406及び407を有する。次に、図3に示す自動利得制御装置10の動作を、図4~図6を参照して説明する。なお、I系統様VGA210及びQ系統用VGA310にI信号及びQ信号が入力されるまでの動作は、上述した図1に示す自動利得制御装置1の動作と同様である。制御部405は、同一のVGAゲイン制御値をI系統用VGA210とQ系統用VGA310とに設定するため、同一のVGAゲイン制御値を選択する。制御部405は、選択された同一のVGAゲイン制御値をI系統用VGA210に設定するため、選択値に応じたVGAゲイン制御信号をオフセット設定部500に出力する。オフセット設定部500は、制御部405により出力されたVGAゲイン制御信号に応じて、制御部405により選択されたVGAゲイン制御値に所定のVGAゲイン制御値のオフセットを与える。即ち、オフセット設定部500は、制御部405により選択されたVGAゲイン制御値とは異なるVGAゲイン制御値オフセットされたVGAゲイン制御値を選択する。例えば、VGAゲイン制御信号がVGAゲイン制御値α1を示している場合に、オフセット設定部500は、オフセットされたVGAゲイン制御値として、VGAゲイン制御値α3を選択する。オフセット設定部500は、オフセットされたVGAゲイン制御値をI系統用VGA210に設定するため、オフセットされたVGAゲイン制御値に応じたVGAゲイン制御信号をI系統用VGA210に出力するS11。また、オフセット設定部500は、2回目以降のVGAゲイン制御値の設定利得制御においては、制御部405により出力されたVGAゲイン制御信号に応じたVGAゲイン制御値と同一のVGAゲイン制御値をI系統用VGA210に設定する。即ち、オフセット設定部500は、1回目の利得制御においてオフセットされたVGAゲイン制御値をI系統用VGA210に設定した後は、2回目以降の利得制御において制御部405により選択されたVGAゲイン制御値のオフセットを与えない。制御部405は、I系統用VGA210に設定するために選択されたVGAゲイン制御値と同一のVGAゲイン制御値をQ系統用VGA310に設定するため、選択値に応じたVGAゲイン制御信号をQ系統用VGA310に出力する。制御部405は、VGAゲイン制御信号に応じて、選択されたVGAゲイン制御値をQ系統用VGA310に設定するS11。ステップS11により、例えば、1回目の利得制御として、I系統用VGA210にはVGAゲイン制御値α3が設定され、Q系統用VGA310にはVGAゲイン制御値α1が設定されたとするS11、図5参照。なお、図3に示す様に、オフセット設定部500は、自動利得制御部410とI系統用VGA210との間に接続される様に構成されているが、自動利得制御部410とQ系統用VGA310との間に接続される様に構成されていても良い。ステップS11の後、自動利得制御部410は、タイマ403のカウンタをリセットS12してから一定期間が経過するまで、ADC220及び320の出力信号を検出するS13。なお、一定期間は、図7bに示す様に、BPSK変調された受信信号の半周期以上に相当する時間を示す。図7は、I信号,Q信号の計測期間を説明するための説明図である。同図aは、BPSK変調されたI信号I系統ベースバンド信号の半周期未満を計測期間とした波形図である。同図bは、BPSK変調されたI信号の半周期以上を計測期間とした波形図である。図7a及びbにおける点線は、例えばオーバーレンジ検出部240がADC220の出力信号がオーバーレンジしているか否かを判定する場合のしきい値を示す。図7aに示す様に、自動利得制御部405は、ステップS13においてBPSK変調されたI信号の半周期未満に相当する計測時間しか、ADC220の出力信号を検出しないとする。自動利得制御部405は、図7aに示した計測期間では、ADC220,320の出力信号がオーバーレンジしていても、オーバーレンジしていることに気付かないことがあり得る。一方、図7bに示す様に、自動利得制御部405は、ステップS13においてBPSK変調されたI信号の半周期以上に相当する計測時間の間、ADC220の出力信号を検出するとする。自動利得制御部405は、計測期間によらずに、ADC220の出力信号がオーバーレンジしていることを確実に検出可能である。なお、図7a及びbには、BPSK変調されたI信号の波形を示しているが、BPSK変調されたQ信号の波形ADC320の出力信号がオーバーレンジしているか否かの計測期間として、半周期以上が必要であることは同様である。ADC220及び320の出力信号のうち、例えばI系統ベースバンド信号がオーバーレンジしている場合はS18、YES、制御部405は、2回目の利得制御として、I系統用VGA210及びQ系統用VGA310に設定するための同一のVGAゲイン制御値α5を選択する図5参照。なお、ステップS14においてI系統ベースバンド信号がオーバーレンジしていると、Q系統ベースバンド信号もオーバーレンジしていると考えられる。このため、制御部405は、I系統用VGA210及びQ系統用VGA310に、1回目の利得制御ために個別に設定されている各VGAゲイン制御値よりも、小さい共通のVGAゲイン制御値α5を2回目の利得制御のために選択する。なお、2回目以降の利得制御においては、オフセット設定部500は、VGAゲイン制御信号に対して、オフセットを設定しない。制御部405は、VGAゲイン制御信号に応じて、選択された共通のVGAゲイン制御値α5を、I系統用VGA210及びQ系統用VGA310にそれぞれ設定するS19。ADC220及び320の出力信号がオーバーレンジしていないとS14、NO、振幅検出部406及び407は、ADC220及び320の出力信号の振幅情報を算出するS15。振幅検出部406,407は、振幅情報を制御部405に出力する。なお、振幅情報は、自動利得制御装置10における粗調整後の精調整にも用いられ、制御部405において一時的に記憶される。ステップS15の後、タイマ403のカウンタをリセットしてから一定期間が経過した場合S16、YES、ステップS18の処理に進む。ステップS15の後、タイマ403のカウンタをリセットしてから一定期間が経過していない場合S16、NO、タイマ403は、カウンタをインクリメントするS17。その後、一定期間が経過するまで、ステップS13~ステップS16の処理が繰り返される。また、ステップS19の後、自動利得制御部410は、タイマ403のカウンタをリセットS20してから一定期間が経過するまで、ADC220及び320の出力信号を検出するS21。なお、ステップS21における一定期間は、ADC220及び320における1~数サンプリング時間に相当する時間を示す。ADC220及び320の出力信号のうちI系統ベースバンド信号又はQ系統ベースバンド信号がオーバーレンジしている場合にS22、YES、制御部405は、3回目の利得制御として、I系統用VGA210及びQ系統用VGA310に設定するためのVGAゲイン制御値α6を選択するS27、図5参照。制御部405は、選択されたVGAゲイン制御値α6をI系統用VGA210及びQ系統用VGA310に設定するため、選択値α6に応じたVGAゲイン制御信号を、I系統用VGA210及びQ系統用VGA310に出力する。自動利得制御装置10の動作粗調整の処理は終了する。ADC220及び320の出力信号がオーバーレンジしていない場合にS22、NO、電力計算部402は、ADC220及び320の出力信号の信号電力を取得する。電力計算部402は、信号電力からI系統ベースバンド信号及びQ系統ベースバンド信号の平均電力、または一定間隔毎の瞬時電力を計算して制御部405に出力するS23。なお、平均電力情報は、自動利得制御装置10における粗調整後の精調整にも用いられ、制御部405において一時的に記憶される。ステップS23の後、タイマ403のカウンタをリセットしてから一定期間が経過した場合S24、YES、ステップS26の処理に進む。ステップS23の後、タイマ403のカウンタをリセットしてから一定期間が経過していない場合S24、NO、タイマ403は、カウンタをインクリメントするS25。その後、一定期間が経過するまで、ステップS21~ステップS24の処理が繰り返される。ステップS26において、制御部405は、電力計算部402の平均電力が信号検出のために予め規定されているしきい値を超えているか、又は、瞬時電力が信号検出のために予め規定されているしきい値を一定期間以上超えているか否かを判定するS26。なお、ステップS23においては、電力計算部402が計算した平均電力又は瞬時電力を用いたが、振幅検出部406,407の少なくともいずれか一方が振幅情報を計算し、ステップS26において、振幅検出部406、407が信号検出の判断することもできる。これは、I系統用VGA210及びQ系統用VGA310がステップS19において、同じVGAゲイン制御値α4に設定されているためである。具体的には、ADC220及び320の出力信号がしきい値を超えているとS26、YES、制御部405は、ステップS19において設定されたVGAゲイン制御値を維持するS28。自動利得制御装置10の動作粗調整の処理は終了する。また、ADC220又は320の出力信号がしきい値を超えていないとS26、NO、制御部405は、3回目の利得制御として、I系統用VGA210及びQ系統用VGA310に設定するためのVGAゲイン制御値α4を選択するS29。制御部405は、選択されたVGAゲイン制御値α4をI系統用VGA210及びQ系統用VGA310に設定するため、選択値α4に応じたVGAゲイン制御信号を、I系統用VGA210及びQ系統用VGA310に出力する。自動利得制御装置10の動作粗調整の処理は終了する。一方、ステップS18においてADC220の出力信号がオーバーレンジしていない場合にS18、NO、振幅検出部406は、ADC220の出力信号が信号検出のために予め規定されているしきい値を超えているか否かを判定するS30。具体的には、ステップS30においてADC220の出力信号がしきい値を超えている場合にS30、YES、制御部405は、2回目の利得制御として、I系統用VGA210及びQ系統用VGA310に設定するためのVGAゲイン制御値α3を選択するS31。制御部405は、選択されたVGAゲイン制御値α3をI系統用VGA210及びQ系統用VGA310に設定するため、選択値α3に応じたVGAゲイン制御信号を、I系統用VGA210及びQ系統用VGA310に出力する。自動利得制御装置10の動作粗調整の処理は終了する。また、ステップS30においてADC220の出力信号がしきい値を超えていない場合にS30、NO、自動利得制御部410は、ADC320の出力信号がオーバーレンジしているかどうかを判定するS32。具体的には、ステップS32においてADC320の出力信号がオーバーレンジしている場合にS32、YES、制御部405は、2回目の利得制御として、I系統用VGA210及びQ系統用VGA310に設定するためのVGAゲイン制御値α2を選択するS33。制御部405は、選択されたVGAゲイン制御値α2をI系統用VGA210及びQ系統用VGA310に設定するため、選択値α2に応じたVGAゲイン制御信号を、I系統用VGA210及びQ系統用VGA310に出力する。自動利得制御装置10の動作粗調整の処理は終了する。ステップS32においてADC320の出力信号がオーバーレンジしていない場合にS32、NO、振幅検出部407は、ADC320の出力信号が信号検出のために予め規定されているしきい値を超えているか否かを判定するS34。具体的には、ステップS34においてADC320の出力信号がしきい値を超えているとS34、YES、制御部405は、2回目の利得制御として、I系統用VGA210及びQ系統用VGA310に設定するためのVGAゲイン制御値α1を選択するS30。制御部405は、選択されたVGAゲイン制御値α1をI系統用VGA210及びQ系統用VGA310に設定するため、選択値α1に応じたVGAゲイン制御信号を、I系統用VGA210及びQ系統用VGA310に出力する。自動利得制御装置10の動作粗調整の処理は終了する。また、ステップS34においてADC320の出力信号がしきい値を超えていない場合にS34、NO、自動利得制御部410は、タイマ403のカウンタをリセットしてから一定期間が経過するまで、ADC220,320の出力信号を検出するS12。即ち、ステップS34においてADC320の出力信号がしきい値を超えていない場合にS34、NO、ステップS12以降の処理が繰り返される。以上により、実施の形態1の自動利得制御装置10によれば、I系統用VGA210及びQ系統用VGA310に対するVGAゲイン制御値の設定回数を最大3回によって粗調整することができる。即ち、自動利得制御装置10によれば、自動利得制御処理の粗調整において、自動利得制御に要する時間を低減することができる。更に、自動利得制御装置10は、自動利得制御を高速に粗調整することができ、自動利得制御の処理に割当可能なプリアンブル信号を短くすることができる。即ち、自動利得制御以外の他の同期確立又はAFCautofrequencycontrolの少なくとも1つ以上を含む処理において、プリアンブル信号をより長く割当可能となり、ミリ波の通信においても通信性能を向上することができる。以上、図面を参照しながら各種の実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。なお、実施の形態1では、I系統用VGA210,Q系統用VGA310に設定される異なる各VGAゲイン制御値の設定タイミングは、図5に示すフローチャートの最初の時点であった。但し、どの時点において各VGAゲイン制御値が設定されても良い。ただ、本発明に係る自動利得制御装置10は、自動利得制御の粗調整においてI系統用VGA210,Q系統用VGA310に設定するための異なる各VGAゲイン制御値を用いる。従って、自動利得制御の粗調整後の精調整においては、I系統用VGA210,Q系統用VGA310には同一のVGAゲイン制御値が設定された状態において平均電力が計算される必要があるため、図4に示すフローチャートの最初の時点において個別に設定されることが好ましい。また、実施の形態1において説明したI系統ベースバンド信号,Q系統信号ベースバンド信号の信号電力の範囲及びADC220,320の分解能10dBmは一例であって、特に限定されるものではない。なお、BPSKを用いて説明したが、I成分、Q成分を含むベースバンド信号であれば、QPSK、8PSK、16QAMでも同様に用いることが出来る。"