第一の半導体チップ及び第二の半導体チップを備える半導体装置であって、前記第一の半導体チップは、回路が形成された第一の半導体基板と、前記第一の半導体基板の回路形成面から前記第一の半導体基板の回路形成面の反対面である裏面を貫通する貫通電極と、を有し、前記第二の半導体チップは、回路が形成された第二の半導体基板と、前記第二の半導体基板の回路形成面に形成された層間絶縁膜と、前記層間絶縁膜上に形成された金属柱と、前記金属柱上に形成されたバンプと、を有し、前記バンプは、前記第一の半導体基板の裏面であって前記貫通電極が形成されていない領域に接触し、前記第一の半導体基板とは電気的に接続していないことを特徴とする半導体装置。前記第一の半導体基板の裏面であって前記貫通電極が形成されていない領域に突起部が形成されており、前記バンプは、前記突起部を覆うようにして、前記第一の半導体基板の裏面であって前記貫通電極が形成されていない領域に接触し、前記第一の半導体基板とは電気的に接続していないことを特徴とする請求項1に記載の半導体装置。前記バンプは、少なくとも熱伝導粒子又は表面がめっき処理された熱伝導粒子を有する半田であることを特徴とする請求項1又は2に記載の半導体装置。前記バンプは、表面がNiめっき処理された熱伝導粒子を有するSn含有半田であることを特徴とする請求項1又は2に記載の半導体装置。図36A、図36B及び図36Cは、積層型の半導体装置100の一例を示す図である。図36Aは、半導体装置100の断面図である。図36Aに示すように、半導体装置100は、半導体チップ101及び102を有しており、半導体チップ101及び102が積層されて、配線基板103上に搭載されている。図36Bは、半導体チップ101の断面図であり、図36Cは、半導体チップ101の上面図である。図36B及び図36Cに示すように、半導体チップ101では、半導体基板104を貫通するTSV105が回路106の周囲に形成されている。半導体チップ101で発生した熱はTSV105を介して半導体チップ102に伝達され、外部に放熱される。TSV105は半導体基板104を貫通するように形成されるため、回路106の直上の領域107にはTSV105を形成することができない。そのため、図36Aに示すように、回路106の直上の領域107においては、半導体チップ101と半導体チップ102とをバンプを介して接合することができず、半導体装置100の効率的な放熱が困難となる。本件は、半導体装置の効率的な放熱を可能にすることを目的とする。本件の一観点による半導体装置は、第一の半導体チップ及び第二の半導体チップを備える半導体装置であって、前記第一の半導体チップは、回路が形成された第一の半導体基板と、前記第一の半導体基板の回路形成面から前記第一の半導体基板の回路形成面の反対面である裏面を貫通する貫通電極と、を有し、前記第二の半導体チップは、回路が形成された第二の半導体基板と、前記第二の半導体基板の回路形成面に形成された層間絶縁膜と、前記層間絶縁膜上に形成された金属柱と、前記金属柱上に形成されたバンプと、を有し、前記バンプは、前記第一の半導体基板の裏面であって前記貫通電極が形成されていない領域に接触し、前記第一の半導体基板とは電気的に接続していない。本件によれば、半導体装置の効率的な放熱を行うことが可能となる。以下、図面を参照して、発明を実施するための形態以下、実施形態というに係る半導体装置について実施例を挙げて説明する。以下の実施例の構成は例示であり、本実施形態は実施例の構成に限定されない。図1から図27を参照して、実施例1に係る半導体装置1及びその製造方法について説明する。図1は、半導体装置1の断面図である。図2は、半導体装置1の断面図であって、図1の一点鎖線で示す領域Aの拡大図である。半導体装置1は、配線基板2上に設けられた半導体チップ10及び半導体チップ11を有する積層型半導体装置である。図2に示すように、下層の半導体チップ10は、半導体基板20、回路21、TSVThroughSiliconVia22、配線層23、シード層24及び電気的接続用バンプ25を有している。半導体基板20は、例えば、シリコンSi基板である。回路21は、例えば、トランジスタやメモリ等である。TSV22は、半導体基板20の回路形成面回路21が形成されている面から半導体基板20の裏面回路形成面の反対面を貫通する貫通電極である。TSV22の側面には、絶縁膜例えば、SiO2膜が形成されており、半導体基板20とTSV22との絶縁性が確保されている。配線層23は、半導体基板20の回路形成面に形成されている。シード層24は、配線層23上に形成されている。電気的接続用バンプ25は、シード層24上に形成されている。配線層23は、層間絶縁膜26、ビア27及配線28を有している。半導体基板20の回路形成面から露出しているTSV22の端部はビア27に電気的に接続している。ビア27と配線28とが電気的に接続している。シード層24、ビア27及び配線28を介して、TSV22と電気的接続用バンプ25とが電気的に接続している。電気的接続用バンプ25は、配線基板2上に形成されたパッド3に接合されており、電気的接続用バンプ25とパッド3とが電気的に接続している。上層の半導体チップ11は、半導体基板30、回路31、配線層32、シード層33、金属ポスト34、放熱用バンプ35及び電気的接続用バンプ36を有している。配線層32は、半導体基板30の回路形成面回路31が形成されている面に形成されている。シード層33は、配線層32上に形成されている。金属ポスト34及び電気的接続用バンプ36は、シード層33上に形成されている。半導体基板30の裏面回路形成面の反対面には、図示しないヒートシンクが搭載される。配線層32は、層間絶縁膜37、ビア38及び配線39を有している。半導体基板20の裏面から露出しているTSV22の端部は電気的接続用バンプ36に接合されており、TSV22と電気的接続用バンプ36とが電気的に接続している。回路31は、ビア38に電気的に接続している。ビア38と配線39とが電気的に接続している。シード層33、ビア38及び配線39を介して、回路31と電気的接続用バンプ36とが電気的に接続している。放熱用バンプ35は、半導体基板20の裏面であって、TSV22が形成されていない領域以下、TSV未形成領域と表記するに接触している。そのため、半導体チップ10で発生する熱が、金属ポスト34及び放熱用バンプ35を介して半導体チップ11に伝達することにより、半導体チップ10で発生する熱を効率的に放熱することができる。なお、半導体チップ11に伝達された熱や半導体チップ11で発生する熱は、半導体チップ11に搭載されるヒートシンクを介して放熱される。半導体基板20の裏面に絶縁膜を形成するようにしてもよい。半導体基板20の裏面に絶縁膜を形成することにより、半導体基板20と放熱用バンプ35とが電気的に接続することをより抑制することができる。半導体基板20の裏面に形成される絶縁膜は、例えば、SiO2膜、ベンゾシクロブテン、ポリイミド等の有機膜である。SiO2膜は、ChemicalVaporDepositionCVD法を用いて形成してもよい。ベンゾシクロブテン、ポリイミド等の有機膜は、スピンコート法を用いて形成してもよい。半導体基板20の裏面に形成された絶縁膜は、半導体基板20の裏面から露出しているTSV22を覆っていない。半導体基板20の裏面から露出しているTSV22を絶縁膜が覆わないことにより、TSV22と電気的接続用バンプ36との電気的な接続が確保される。例えば、半導体基板20の裏面に金属パターンを形成し、放熱用バンプ35と半導体基板20の裏面に形成された金属パターンとを接合する。この場合、半導体チップ10には、放熱用バンプ35と半導体基板20の裏面に形成された金属パターンとを接合することによる応力がかかる。実施例1に係る半導体装置1は、半導体基板20の裏面と放熱用バンプ35とが接合されずに、半導体基板20の裏面と放熱用バンプ35とが接触した状態になっている。したがって、放熱用バンプ35と半導体基板20の裏面に形成された金属パターンとを接合した場合と比較して、実施例1に係る半導体装置1は、半導体チップ10に係る応力を緩和することができる。ここで、半導体基板30の回路形成面にシード層33、金属ポスト34、放熱用バンプ35及び電気的接続用バンプ36を形成する工程を、図3から図17を参照して説明する。図3は、配線層32上にシード層33が形成された場合の半導体チップ11の断面図である。例えば、スパッタリング法を用いて薄膜のCu銅を成膜することによって、配線層32上にシード層33を形成する。シード層33を形成した後、図4に示すように、シード層33上にフォトレジスト膜50を形成する。例えば、スピンコート法を用いてフォトレジスト液をシード層33上に塗布することによって、シード層33上にフォトレジスト膜50を形成する。図4は、シード層33上にフォトレジスト膜50が形成された場合の半導体チップ11の断面図である。フォトレジスト膜50を形成した後、図5に示すように、マスク51を用いてフォトレジスト膜50を露光することによって、フォトレジスト膜50にフォトマスクパターンを転写する。図5は、フォトレジスト膜50にフォトマスクパターンが転写された場合の半導体チップ11の断面図である。フォトレジスト膜50にフォトマスクパターンを転写した後、フォトレジスト膜50に現像液を滴下現像処理することによって、図6に示すように、シード層33上にレジストパターン52を形成する。図6は、シード層33上にレジストパターン52が形成された場合の半導体チップ11の断面図である。図6に示すように、レジストパターン52には、金属ポスト34及び放熱用バンプ35の形成領域に開口が形成されている。レジストパターン52を形成した後、図7に示すように、シード層33上に金属ポスト34を形成する。例えば、電気めっき法を用いてシード層33上にCu銅をめっきすることによって、シード層33上に金属ポスト34を形成する。図7は、シード層33上に金属ポスト34が形成された場合の半導体チップ11の断面図である。シード層33上に金属ポスト34を形成した後、図8に示すように、金属ポスト34上に半田ペースト53を形成する。例えば、印刷法を用いてレジストパターン52の開口に半田ペースト53を埋め込み形成することにより、金属ポスト34上に半田ペースト53を形成する。図8は、金属ポスト34上に半田ペースト53が形成された場合の半導体チップ11の断面図である。半田ペースト53は、例えば、Sn及びPbを主成分とするSn-Pb半田ペースト、Sn及びAgを主成分とするSn-Ag半田ペースト、Sn及びBiを主成分とするSn-Bi半田ペースト等である。金属ポスト34上に半田ペースト53を形成した後、リフロー加熱処理を行うことによって、図9に示すように、金属ポスト34上に放熱用バンプ35を形成する。半田ペースト53に対してリフローが行われ、半田ペースト53が半球形状になることにより、金属ポスト34上に放熱用バンプ35が形成される。図9は、金属ポスト34上に放熱用バンプ35が形成された場合の半導体チップ11の断面図である。金属ポスト34上に放熱用バンプ35を形成した後、アッシング灰化処理を行うことによって、図10に示すように、レジストパターン52を除去する。図10は、レジストパターン52が除去された場合の半導体チップ11の断面図である。レジストパターン52を除去した後、図11に示すように、金属ポスト34及び放熱用バンプ35を覆うようにして、シード層33上にフォトレジスト膜54を形成する。例えば、スピンコート法を用いてフォトレジスト液をシード層33上に塗布することによって、シード層33上にフォトレジスト膜54を形成する。図11は、シード層33上にフォトレジスト膜54が形成された場合の半導体チップ11の断面図である。シード層33上にフォトレジスト膜54を形成した後、図12に示すように、マスク55を用いてフォトレジスト膜54を露光することによって、フォトレジスト膜54にフォトマスクパターンを転写する。図12は、フォトレジスト膜54にフォトマスクパターンが転写された場合の半導体チップ11の断面図である。フォトレジスト膜54にフォトマスクパターンを転写した後、フォトレジスト膜54に現像液を滴下現像処理することによって、図13に示すように、シード層33上にレジストパターン56を形成する。図13は、シード層33上にレジストパターン56が形成された場合の半導体チップ11の断面図である。図13に示すように、レジストパターン56には、電気的接続用バンプ36の形成領域に開口が形成されている。レジストパターン56を形成した後、図14に示すように、シード層33上に半田めっき57を形成する。例えば、電気めっき法を用いてシード層33上に半田をめっきすることによって、シード層33上に半田めっき57を形成する。図14は、シード層33上に半田めっき57が形成された場合の半導体チップ11の断面図である。半田めっき57は、例えば、Sn及びPbを主成分とするSn-Pb半田めっき、Sn及びAgを主成分とするSn-Ag半田めっき、Sn及びBiを主成分とするSn-Bi半田めっき等である。シード層33上に半田めっき57を形成した後、アッシング灰化処理を行うことによって、図15に示すように、レジストパターン56を除去する。図15は、レジストパターン56が除去された場合の半導体チップ11の断面図である。レジストパターン56を除去した後、リフロー加熱処理を行うことによって、図16に示すように、シード層33上に電気的接続用バンプ36を形成する。半田めっき57に対してリフローが行われ、半田めっき57が半球形状になることにより、シード層33上に電気的接続用バンプ36が形成される。図16は、シード層33上に電気的接続用バンプ36が形成された場合の半導体チップ11の断面図である。シード層33上に電気的接続用バンプ36を形成した後、放熱用バンプ35及び電気的接続用バンプ36をマスクにして異方性エッチングを行うことにより、図17に示すように、シード層33を部分的に除去する。図17は、シード層33が部分的に除去された場合の半導体チップ11の断面図である。シード層33を部分的に除去した後、半導体チップ10の裏面半導体基板20の裏面と、半導体チップ11の表面半導体基板30の回路形成面とが向かい合うように、半導体チップ10及び11を配置する。この場合、放熱用バンプ35が半導体基板20の裏面のTSV未形成領域上に位置するとともに、電気的接続用バンプ36が半導体TSV22上に位置するように、半導体チップ10及び11の位置合わせを行う。そして、リフロー加熱処理を行うことにより、放熱用バンプ35及び電気的接続用バンプ36を溶融させた後、放熱用バンプ35を半導体基板20の裏面のTSV未形成領域に接触接続させ、電気的接続用バンプ36をTSV22に接合接続させる。すなわち、放熱用バンプ35は、半導体基板20の裏面のTSV未形成領域に非電気的に接続され、電気的接続用バンプ36は、TSV22に電気的に接続される。したがって、放熱用バンプ35は、半導体基板20の裏面のTSV未形成領域に接触しているが、半導体基板20とは電気的に接続されていない。なお、半導体基板20の裏面に絶縁膜を形成する場合、放熱用バンプ35は、半導体基板20の裏面に形成された絶縁膜に接触するが、半導体基板20及び絶縁膜とは電気的に接続されない。放熱用バンプ35の放熱性を向上させるために、熱伝導粒子を半田ペースト53に添加するようにしてもよい。熱伝導粒子を半田ペースト53に添加することによって、放熱用バンプ35の放熱性を向上させることができる。熱伝導粒子は、例えば、Cu銅粒子、Au金粒子及びAlアルミニウム粒子等である。実施例1に係る半導体装置1は、半導体基板20の裏面と放熱用バンプ35とが接合されずに、半導体基板20の裏面と放熱用バンプ35とが接触した状態になっている。放熱用バンプ35が半導体基板20の裏面に接合されている場合と比較して、実施例1に係る半導体装置1は、放熱用バンプ35の放熱性が低下する。実施例1に係る半導体装置1においては、熱伝導粒子を半田ペースト53に添加することによって、放熱用バンプ35の放熱性の向上させることができる。すなわち、放熱用バンプ35を、熱伝導粒子を含む半田とすることによって、放熱用バンプ35の放熱性の向上させることができる。また、表面が半田めっき処理された熱伝導粒子又は表面がNiめっき処理された熱伝導粒子を半田ペースト53に添加するようにしてもよい。表面が半田めっき処理された熱伝導粒子又は表面がNiめっき処理された熱伝導粒子を半田ペースト53に添加することによって、放熱用バンプ35の放熱性を向上させることができる。すなわち、放熱用バンプ35を、表面が半田めっき処理された熱伝導粒子を含む半田とすることによって、放熱用バンプ35の放熱性の向上させることができる。放熱用バンプ35を、表面がNiめっき処理された熱伝導粒子を含む半田とすることによって、放熱用バンプ35の放熱性の向上させることができる。半田ペースト53がSnを含む場合、表面がNiめっき処理された熱伝導粒子を半田ペースト53に添加することによって、熱伝導粒子とSnとの合金化を抑制することができ、放熱用バンプ35の耐久性を向上させることができる。すなわち、放熱用バンプ35を、表面がNiめっき処理された熱伝導粒子を含むSn含有半田とすることによって、放熱用バンプ35の放熱性及び耐久性を向上させることができる。更に、熱伝導粒子、表面が半田めっき処理された熱伝導粒子又は表面がNiめっき処理された熱伝導粒子を組み合わせて、半田ペースト53に添加するようにしてもよい。上記では、シード層33上に電気的接続用バンプ36を形成する場合について説明した。実施例1に係る半導体装置1では、図18に示すように、シード層33上に金属ピラー60を形成し、金属ピラー60上に電気的接続用バンプ61を形成するようにしてもよい。図18は、半導体装置1の断面図であって、図1の一点鎖線で示す領域Aの拡大図である。電気的接続用バンプ61は、熱伝導粒子、表面が半田めっき処理された熱伝導粒子又は表面がNiめっき処理された熱伝導粒子が添加されている。そのため、電気的接続用バンプ61の放熱性が向上している。熱伝導粒子は、例えば、Cu銅粒子、Au金粒子及びAlアルミニウム粒子等である。半導体基板30の回路形成面にシード層33、金属ポスト34、放熱用バンプ35、金属ピラー60及び電気的接続用バンプ61を形成する工程を、図19から図27を参照して説明する。図19は、配線層32上にシード層33が形成された場合の半導体チップ11の断面図である。例えば、スパッタリング法を用いて薄膜のCu銅を成膜することによって、配線層32上にシード層33を形成する。シード層33を形成した後、図20に示すように、シード層33上にフォトレジスト膜70を形成する。例えば、スピンコート法を用いてフォトレジスト液をシード層33上に塗布することによって、シード層33上にフォトレジスト膜70を形成する。図20は、シード層33上にフォトレジスト膜70が形成された場合の半導体チップ11の断面図である。フォトレジスト膜70を形成した後、図21に示すように、マスク71を用いてフォトレジスト膜70を露光することによって、フォトレジスト膜70にフォトマスクパターンを転写する。図21は、フォトレジスト膜70にフォトマスクパターンが転写された場合の半導体チップ11の断面図である。フォトレジスト膜70にフォトマスクパターンを転写した後、フォトレジスト膜70に現像液を滴下現像処理することによって、図22に示すように、シード層33上にレジストパターン72を形成する。図22は、シード層33上にレジストパターン72が形成された場合の半導体チップ11の断面図である。図22に示すように、レジストパターン72には、金属ポスト34及び放熱用バンプ35の形成領域と金属ピラー60及び電気的接続用バンプ61の形成領域に開口が形成されている。レジストパターン72を形成した後、図23に示すように、シード層33上に金属ポスト34及び金属ピラー60を形成する。例えば、電気めっき法を用いてシード層33上にCu銅をめっきすることによって、シード層33上に金属ポスト34及び金属ピラー60を形成する。図23は、シード層33上に金属ポスト34及び金属ピラー60が形成された場合の半導体チップ11の断面図である。シード層33上に金属ポスト34及び金属ピラー60を形成した後、図24に示すように、金属ポスト34及び金属ピラー60上に半田ペースト73を形成する。例えば、印刷法を用いてレジストパターン72の開口に半田ペースト73を埋め込み形成することにより、金属ポスト34上に半田ペースト73を形成する。図24は、金属ポスト34及び金属ピラー60上に半田ペースト73が形成された場合の半導体チップ11の断面図である。半田ペースト73は、例えば、Sn及びPbを主成分とするSn-Pb半田ペースト、Sn及びAgを主成分とするSn-Ag半田ペースト、Sn及びBiを主成分とするSn-Bi半田ペースト等である。半田ペースト73には、熱伝導粒子、表面が半田めっき処理された熱伝導粒子又は表面がNiめっき処理された熱伝導粒子が添加されている。熱伝導粒子は、例えば、Cu銅粒子、Au金粒子及びAlアルミニウム粒子等である。半田ペースト73に、熱伝導粒子、表面が半田めっき処理された熱伝導粒子又は表面がNiめっき処理された熱伝導粒子を添加することによって、放熱用バンプ35及び電気的接続用バンプ61の放熱性を向上させることができる。すなわち、放熱用バンプ35及び電気的接続用バンプ61を、熱伝導粒子を含む半田とすることによって、放熱用バンプ35及び電気的接続用バンプ61の放熱性を向上させることができる。放熱用バンプ35及び電気的接続用バンプ61を、表面が半田めっき処理された熱伝導粒子を含む半田とすることによって、放熱用バンプ35及び電気的接続用バンプ61の放熱性を向上させることができる。放熱用バンプ35及び電気的接続用バンプ61を、表面がNiめっき処理された熱伝導粒子を含む半田とすることによって、放熱用バンプ35及び電気的接続用バンプ61の放熱性を向上させることができる。半田ペースト73がSnを含む場合、表面がNiめっき処理された熱伝導粒子を半田ペースト73に添加することによって、熱伝導粒子とSnとの合金化を抑制することができ、放熱用バンプ35及び電気的接続用バンプ61の耐久性を向上させることができる。すなわち、放熱用バンプ35及び電気的接続用バンプ61を、表面がNiめっき処理された熱伝導粒子を含むSn含有半田とすることによって、放熱用バンプ35及び電気的接続用バンプ61の放熱性及び耐久性を向上させることができる。更に、熱伝導粒子、表面が半田めっき処理された熱伝導粒子又は表面がNiめっき処理された熱伝導粒子を組み合わせて、半田ペースト73に添加するようにしてもよい。金属ポスト34及び金属ピラー60上に半田ペースト73を形成した後、リフロー加熱処理を行うことによって、図25に示すように、金属ポスト34上に放熱用バンプ35を形成し、金属ピラー60上に電気的接続用バンプ61を形成する。半田ペースト73に対してリフローが行われ、半田ペースト73が半球形状になることにより、金属ポスト34上に放熱用バンプ35が形成され、金属ピラー60上に電気的接続用バンプ61が形成される。図25は、金属ポスト34上に放熱用バンプ35が形成され、金属ピラー60上に電気的接続用バンプ61が形成された場合の半導体チップ11の断面図である。金属ポスト34上に放熱用バンプ35を形成し、金属ピラー60上に電気的接続用バンプ61を形成した後、アッシング灰化処理を行うことによって、図26に示すように、レジストパターン72を除去する。図26は、レジストパターン72が除去された場合の半導体チップ11の断面図である。レジストパターン72を除去した後、放熱用バンプ35及び電気的接続用バンプ61をマスクにして異方性エッチングを行うことにより、図27に示すように、シード層33を部分的に除去する。図27は、シード層33が部分的に除去された場合の半導体チップ11の断面図である。シード層33を部分的に除去した後、半導体チップ10の裏面半導体基板20の裏面と、半導体チップ11の表面半導体基板30の回路形成面とが向かい合うように、半導体チップ10及び11を配置する。この場合、放熱用バンプ35が半導体基板20の裏面のTSV未形成領域上に位置するとともに、電気的接続用バンプ61が半導体TSV22上に位置するように、半導体チップ10及び11の位置合わせを行う。そして、リフロー加熱処理を行うことにより、放熱用バンプ35及び電気的接続用バンプ61を溶融させた後、放熱用バンプ35を半導体基板20の裏面のTSV未形成領域に接触接続させ、電気的接続用バンプ61をTSV22に接合接続させる。すなわち、放熱用バンプ35は、半導体基板20の裏面のTSV未形成領域に非電気的に接続され、電気的接続用バンプ61は、TSV22に電気的に接続される。したがって、放熱用バンプ35は、半導体基板20の裏面のTSV未形成領域に接触しているが、半導体基板20とは電気的に接続されていない。図28から図35を参照して、実施例2に係る半導体装置1及びその製造方法について説明する。なお、実施例1と同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。図28は、半導体装置1の断面図であって、図1の一点鎖線で示す領域Aの拡大図である。実施例2に係る半導体装置1では、実施例1に係る半導体装置1と比較して、半導体基板20の裏面のTSV未形成領域に突起部80が形成されている点が異なっている。実施例2に係る半導体装置1では、放熱用バンプ35が、突起部80を覆うようにして半導体基板20の裏面のTSV未形成領域に接触している。また、実施例2に係る半導体装置1では、放熱用バンプ35は、半導体基板20の裏面のTSV未形成領域に接触しているが、半導体基板20とは電気的に接続されていない。半導体基板20の裏面のTSV未形成領域に突起部80を設けることによって、放熱用バンプ35と半導体基板20の裏面との接触面積が大きくなり、放熱用バンプ35の放熱性を向上させることができる。なお、実施例2に係る半導体装置1では、実施例1と同様に、シード層33上に金属ピラー60を形成し、金属ピラー60上に電気的接続用バンプ61を形成するようにしてもよい。半導体基板20の裏面のTSV未形成領域に突起部80を形成する工程を、図29から図33を参照して説明する。図29は、半導体基板20の裏面上にフォトレジスト膜81が形成された場合の半導体チップ10の断面図である。例えば、スピンコート法を用いてフォトレジスト液を半導体基板20の裏面上に塗布することによって、半導体基板20の裏面上にフォトレジスト膜81を形成する。半導体基板20の裏面上にフォトレジスト膜81を形成した後、図30に示すように、マスク82を用いてフォトレジスト膜81を露光することによって、フォトレジスト膜81にフォトマスクパターンを転写する。図30は、フォトレジスト膜81にフォトマスクパターンが転写された場合の半導体チップ10の断面図である。フォトレジスト膜81にフォトマスクパターンを転写した後、フォトレジスト膜81に現像液を滴下現像処理することによって、図31に示すように、半導体基板20の裏面のTSV未形成領域上にレジストパターン83を形成する。図31は、半導体基板20の裏面のTSV未形成領域上にレジストパターン83が形成された場合の半導体チップ10の断面図である。レジストパターン83を形成した後、レジストパターン83をマスクにして異方性エッチングを行うことにより、図32に示すように、半導体基板20の裏面のTSV未形成領域に突起部80を形成する。半導体基板20の裏面のTSV未形成領域に突起部80を形成する際の異方性エッチングにより、半導体基板20の裏面からTSV22が露出する。図32は、半導体基板20の裏面のTSV未形成領域に突起部80が形成された場合の半導体チップ10の断面図である。半導体基板20の裏面のTSV未形成領域に突起部80を形成した後、アッシング灰化処理を行うことによって、図33に示すように、レジストパターン83を除去する。図33は、レジストパターン83が除去された場合の半導体チップ10の断面図である。レジストパターン83を除去した後、半導体基板20の裏面に絶縁膜を形成してもよい。半導体基板20の裏面に形成される絶縁膜は、例えば、SiO2膜、ベンゾシクロブテン、ポリイミド等の有機膜である。SiO2膜は、ChemicalVaporDepositionCVD法を用いて形成してもよい。ベンゾシクロブテン、ポリイミド等の有機膜は、スピンコート法を用いて形成してもよい。絶縁膜は、半導体基板20の裏面全体を覆うように形成される。すなわち、絶縁膜は、半導体基板20の裏面に形成された突起部80を覆うとともに、半導体基板20の裏面から露出したTSV22を覆う。半導体基板20の裏面に絶縁膜を形成した後、半導体基板20の裏面にレジストパターンを形成する。レジストパターンをマスクとして異方性エッチングを行うことにより、TSV22を覆う絶縁膜を除去する。TSVを覆う絶縁膜を除去するのは、TSV22と電気的接続用バンプ36との電気的な接続を確保するためである。半導体基板20の裏面に絶縁膜を形成することにより、半導体基板20と放熱用バンプ35とが電気的に接続することをより抑制することができる。半導体基板20の裏面に絶縁膜を形成する場合、放熱用バンプ35は、突起部80を覆うようにして半導体基板20の裏面に形成された絶縁膜に接触する。また、半導体基板20の裏面に絶縁膜を形成する場合、放熱用バンプ35は、半導体基板20の裏面に形成された絶縁膜に接触するが、半導体基板20及び絶縁膜とは電気的に接続されない。図34及び図35は、突起部80の形状及び配置の一例を示す図である。図34のAは、半導体チップ10及び11の断面図であって、一つの放熱用バンプ35に対して一つの突起部80を配置した場合の例である。図34のB及びCは、半導体チップ10の裏面の平面図である。図34のBに示すように、半導体基板20の裏面のTSV未形成領域に四角柱形状の突起部80が形成されている。図34のCに示すように、半導体基板20の裏面のTSV未形成領域に円柱形状の突起部80が形成されている。図35のAは、半導体チップ10及び11の断面図であって、一つの放熱用バンプ35に対して複数の突起部80を配置した場合の例である。図35のAに示すように、放熱用バンプ35が、複数の突起部80を覆うようにして半導体基板20の裏面のTSV未形成領域に接触している。図35のB及びCは、半導体チップ10の裏面の平面図である。図35のBに示すように、半導体基板20の裏面のTSV未形成領域に、複数の四角柱形状の突起部80が密集して形成されている。図35のCに示すように、半導体基板20の裏面のTSV未形成領域に、複数の円柱形状の突起部80が密集して形成されている。図35のB及びCに示すように、一つの放熱用バンプ35が複数の突起部80と接触するように、半導体基板20の裏面のTSV未形成領域に複数の突起部80が密集して配置されている。