プロセッサと、複数の外部記憶装置を制御する、前記複数の外部記憶装置に対応し、かつ、それぞれ所定アドレス領域がマッピングされた複数の記憶装置コントローラと、前記プロセッサから、前記複数の記憶装置コントローラにそれぞれマッピングされた各前記所定アドレス領域内のアドレス値を示すアドレス信号を受けると、前記プロセッサと前記アドレス値を含む前記所定アドレス領域に対応する記憶装置コントローラとの間の接続を許可する接続許可部と、起動時に前記プロセッサにより実行され、前記複数の記憶装置コントローラを介して前記複数の外部記憶装置を制御するための起動プログラムであり、前記複数の記憶装置コントローラにそれぞれマッピングされた各前記所定アドレス領域とは別のアドレス領域である起動用アドレス領域を指定する起動プログラムを記憶する起動プログラム記憶部と、を備え、前記接続許可部は、前記複数の記憶装置コントローラの内の何れかの選択を示す選択信号を受けた場合、さらに、前記プロセッサから、前記起動用アドレス領域内のアドレス値を示すアドレス信号を受けると、前記プロセッサと前記選択信号で示される記憶装置コントローラとの間の接続を許可する、ことを特徴とする情報処理装置。ユーザによる操作を受け付け、受け付けた操作内容に基づいて、前記選択信号を生成し、前記接続許可部に出力する選択操作部をさらに備える、ことを特徴とする請求項1に記載の情報処理装置。外部装置から出力された前記選択信号を入力し、入力された前記選択信号を前記接続許可部に出力する選択信号入力部をさらに備える、ことを特徴とする請求項1又は2に記載の情報処理装置。前記各記憶装置コントーラが制御する外部記憶装置が、NAND型のフラッシュメモリである、ことを特徴とする請求項1乃至3の何れか1項に記載の情報処理装置。プロセッサと、複数の外部記憶装置を制御する、前記複数の外部記憶装置に対応し、かつ、それぞれ所定アドレス領域がマッピングされた複数の記憶装置コントローラと、前記プロセッサから、前記複数の記憶装置コントローラにそれぞれマッピングされた各前記所定アドレス領域内のアドレス値を示すアドレス信号を受けると、前記プロセッサと前記アドレス値を含む前記所定アドレス領域に対応する記憶装置コントローラとの間の接続を許可する接続許可部と、起動時に前記プロセッサにより実行され、前記複数の記憶装置コントローラを介して前記複数の外部記憶装置を制御するための起動プログラムを記憶する起動プログラム記憶部と、を備える情報処理装置の起動方法であって、前記起動プログラムでは、前記複数の記憶装置コントローラにそれぞれマッピングされた各前記所定アドレス領域とは別のアドレス領域である起動用アドレス領域が指定されており、前記複数の記憶装置コントローラの内の何れかの選択を示す選択信号を受け付けるステップと、前記プロセッサが、前記起動プログラム記憶部から前記起動プログラムを読み込むステップと、前記プロセッサが、前記起動プログラムに従って、前記起動用アドレス領域内のアドレス値を示す起動用アドレス信号を出力するステップと、前記接続許可部が、前記プロセッサからの前記起動用アドレス信号を受けると、前記プロセッサと前記選択信号で示される記憶装置コントローラとの間の接続を許可するステップと、を有する、ことを特徴とする情報処理装置の起動方法。しかしながら、特許文献1に開示される技術は、起動の際、ブート用のATAカードが接続されたPCカードスロット以外のPCカードスロットも使用できるようにするための技術であり、上述した問題の解決を提示するものではない。本発明は、上記従来の問題を解決するためになされたものであり、複数の外部記憶装置と接続可能な情報処理装置において、起動時に実行する外部記憶装置用のプログラムのサイズを削減することのできる情報処理装置及びその起動方法を提供することを目的とする。上記目的を達成するため、本発明に係る情報処理装置は、プロセッサと、複数の外部記憶装置を制御する、前記複数の外部記憶装置に対応し、かつ、それぞれ所定アドレス領域がマッピングされた複数の記憶装置コントローラと、前記プロセッサから、前記複数の記憶装置コントローラにそれぞれマッピングされた各前記所定アドレス領域内のアドレス値を示すアドレス信号を受けると、前記プロセッサと前記アドレス値を含む前記所定アドレス領域に対応する記憶装置コントローラとの間の接続を許可する接続許可部と、起動時に前記プロセッサにより実行され、前記複数の記憶装置コントローラを介して前記複数の外部記憶装置を制御するための起動プログラムであり、前記複数の記憶装置コントローラにそれぞれマッピングされた各前記所定アドレス領域とは別のアドレス領域である起動用アドレス領域を指定する起動プログラムを記憶する起動プログラム記憶部と、を備え、前記接続許可部は、前記複数の記憶装置コントローラの内の何れかの選択を示す選択信号を受けた場合、さらに、前記プロセッサから、前記起動用アドレス領域内のアドレス値を示すアドレス信号を受けると、前記プロセッサと前記選択信号で示される記憶装置コントローラとの間の接続を許可することを特徴とする。上記情報処理装置は、ユーザによる操作を受け付け、受け付けた操作内容に基づいて、前記選択信号を生成し、前記接続許可部に出力する選択操作部をさらに備える構成であってもよい。また、上記情報処理装置は、外部装置から出力された前記選択信号を入力し、入力された前記選択信号を前記接続許可部に出力する選択信号入力部をさらに備える構成であってもよい。また、上記情報処理装置において、前記各記憶装置コントーラが制御する外部記憶装置が、NAND型のフラッシュメモリであってもよい。また、上記目的を達成するため、本発明に係る情報処理装置の起動方法は、プロセッサと、複数の外部記憶装置を制御する、前記複数の外部記憶装置に対応し、かつ、それぞれ所定アドレス領域がマッピングされた複数の記憶装置コントローラと、前記プロセッサから、前記複数の記憶装置コントローラにそれぞれマッピングされた各前記所定アドレス領域内のアドレス値を示すアドレス信号を受けると、前記プロセッサと前記アドレス値を含む前記所定アドレス領域に対応する記憶装置コントローラとの間の接続を許可する接続許可部と、起動時に前記プロセッサにより実行され、前記複数の記憶装置コントローラを介して前記複数の外部記憶装置を制御するための起動プログラムを記憶する起動プログラム記憶部と、を備える情報処理装置の起動方法であって、前記起動プログラムでは、前記複数の記憶装置コントローラにそれぞれマッピングされた各前記所定アドレス領域とは別のアドレス領域である起動用アドレス領域が指定されており、前記複数の記憶装置コントローラの内の何れかの選択を示す選択信号を受け付けるステップと、前記プロセッサが、前記起動プログラム記憶部から前記起動プログラムを読み込むステップと、前記プロセッサが、前記起動プログラムに従って、前記起動用アドレス領域内のアドレス値を示す起動用アドレス信号を出力するステップと、前記接続許可部が、前記プロセッサからの前記起動用アドレス信号を受けると、前記プロセッサと前記選択信号で示される記憶装置コントローラとの間の接続を許可するステップと、を有することを特徴とする。本発明によれば、複数の外部記憶装置と接続可能な情報処理装置において、起動時に実行する外部記憶装置用のプログラムのサイズを削減することが可能になる。以下、本発明の一実施形態について図面を参照して詳細に説明する。図1は、本発明の実施形態に係る情報処理装置1の構成を示すブロック図である。この情報処理装置1は、CPUCentralProcessingUnit10と、ROMReadOnlyMemory11と、RAMRandomAccessMemory12と、接続許可部13と、記憶装置コントローラ14と、記憶装置コントローラ15と、記憶装置16と、記憶装置17と、選択操作部18と、を備える。CPU10、ROM11、RAM12、接続許可部13は、アドレス/データバス30と接続されている。アドレス/データバス30は、命令やデータを転送するための伝送経路である。CPU10プロセッサは、ROM11や記憶装置16、17等に記憶されている各種のプログラムを実行することで、情報処理装置1全体の動作制御を行う。ROM11には、起動時において、CPU10が実行するプログラム起動プログラム110が少なくとも予め格納されている。この起動プログラム110は、CPU10が、アドレス/データバス30を介して、それぞれ所定のアドレス領域にマッピングされている記憶装置コントローラ14又は記憶装置コントローラ15の何れかを制御して、記憶装置16又は記憶装置17の何れかにアクセスし、所定のプログラム例えば、OSOperatingSystem等を読み込む等の所定処理を実行するためのプログラムである。なお、本実施形態では、所定のアドレス領域として、記憶装置コントローラ14には200h~2FFh、記憶装置コントローラ15には300h~3FFhがマッピングされているとする。但し、これは一例であり、マッピングされるアドレス領域はどのような範囲でもよいことはいうまでもない。RAM12は、CPU10が各処理を実行する際の作業領域として使用されるメモリである。接続許可部13は、詳細は後述するが、選択操作部18からの起動選択信号に基づいて、CPU10と、記憶装置コントローラ14又は15との間の接続を許可するか否かを決定する。CPU10は、アドレス/データバス30を介して、記憶装置コントローラ14又は15と接続すると、これを制御することで、対応する記憶装置16又は17にアクセスし、データの読み書き等の処理を実行する。記憶装置コントローラ14は、記憶装置16と接続し、CPU10からの指令に基づいて、記憶装置16にアクセスして、各種の処理データの読み込みや書き込み等を行う。同様に、記憶装置コントローラ15は、記憶装置17と接続し、CPU10からの指令に基づいて、記憶装置17にアクセスして、データの読み込みや書き込み等の処理を行う。本実施形態では、記憶装置コントローラ14と記憶装置コントローラ15は、同一の性能を有する。記憶装置16及び17は、専用のコントローラ及びコマンドを使用して、データの読み書きを行う必要のある記憶装置であり、本実施形態では、NAND型のフラッシュメモリである。選択操作部18は、例えば、ディップスイッチ等の外部スイッチを含んで構成され、ユーザ操作に応じた信号起動選択信号を生成し、それを信号線で接続された接続許可部13に出力する。続いて、上述した接続許可部13の構成及び機能について、図2を参照して詳細に説明する。図2に示すように、接続許可部13は、第1~第3アドレスデコーダ130~132と、切替部133と、を備える。第1~第3アドレスデコーダ130~132は、CPU10からの、それぞれに対応したアドレス値を示すアドレス信号を入力すると、それぞれ後続のデバイスここでは、切替部133、記憶装置コントローラ14又は15と、CPU10との間を通信可能に接続する。第1アドレスデコーダ130は、CPU10から出力されたアドレス信号のアドレス値が100h~1FFhを示す場合に限り、CPU10と切替部133との間を通信可能に接続する。この際、切替部133において、第1アドレスデコーダ130側の端子1331と、第2アドレスデコーダ131側の端子1332とが接続されている場合図3参照、結果として、CPU10と記憶装置コントローラ14との間が通信可能に接続されることになる。また、上記の際、切替部133において、第1アドレスデコーダ130側の端子1331と、第3アドレスデコーダ132側の端子1333とが接続されている場合図4参照、結果として、CPU10と記憶装置コントローラ15との間が通信可能に接続されることになる。切替部133は、起動選択信号の内容に基づいて、端子1331を端子1332又は端子1333の何れかと接続させたり、あるいは、端子1331を端子1332及び端子1333の何れとも接続させない開放状態にするスイッチング回路である。例えば、起動選択信号の内容が、記憶装置コントローラ14の選択を指示するものである場合、切替部133は、端子1331と端子1332とを接続させる図3参照。また、起動選択信号の内容が、記憶装置コントローラ15の選択を指示するものである場合、切替部133は、端子1331と端子1333とを接続させる図4参照。図5は、この情報処理装置1の起動時における処理の流れを示すフローチャートである。以下、本例では、起動時において、CPU10に記憶装置16へのアクセスを実行させたいケースについて説明する。ユーザは、情報処理装置1が備えるディップスイッチ等の外部スイッチを操作して、記憶装置16が接続する記憶装置コントローラ14の選択を指示する入力を行う。そして、ユーザは、外部スイッチを操作して、情報処理装置1の電源をON、又は、CPU10のリセットを行う。これにより、CPU10が起動し、以下の処理が実行される。接続許可部13の切替部133は、選択操作部18から出力される起動選択信号の内容に基づいて、第1アドレスデコーダ130側の端子1331を第2アドレスデコーダ131側の端子1332又は第2アドレスデコーダ132側の端子1333の何れかと接続させるステップS101。本例では、切替部133は、第1アドレスデコーダ130側の端子1331を第2アドレスデコーダ131側の端子1332と接続させる図3参照。CPU10は、ROM11に記憶されている起動プログラム110を読み込むステップS102。起動プログラム110には、CPU10がアクセスすべきデバイスのアドレスとして100h~1FFhが指定されている。CPU10は、起動プログラム110に従って、指定されたアドレス値を示すアドレス信号を出力するステップS103。ここでは、CPU10は、100h~1FFhのうち何れかを示すアドレス信号を出力する。接続許可部13の第1アドレスデコーダ130は、CPU10から100h~1FFhのうち何れかを示すアドレス信号を入力すると、CPU10と切替部133との間を通信可能に接続するステップS104。これにより、CPU10と記憶装置コントローラ14は、互いに通信可能に接続されることになる。CPU10は、接続した記憶装置コントローラここでは、記憶装置コントローラ14を介して、当該記憶装置コントローラの制御対象である記憶装置ここでは、記憶装置16を制御するステップS105。これにより、CPU10による記憶装置16へのアクセスが実行され、データの読み込み等の処理が行われる。このように、本実施形態の情報処理装置1は、複数の外部記憶装置、即ち、記憶装置16及び記憶装置17と接続する構成であるが、起動時に実行する外部記憶装置用のプログラムとして、100h~1FFhを指定する起動プログラム110のみ用意するだけで済む。つまり、ROM11には、100h~1FFhを指定する起動プログラム110を記憶させておくだけで、起動時において、CPU10に、ユーザの所望する記憶装置コントローラ14200~2FFhにアドレスマッピングされている又は記憶装置コントローラ15300~3FFhにアドレスマッピングされているの何れか、即ち、ユーザの所望する記憶装置16又は17の何れかにアクセスさせることが可能である。例えば、図6に示すような、従来のこの種の情報処理装置1000では、起動時において、CPU10Aは、選択操作部18からの起動選択信号の内容に基づいて、記憶装置コントローラ14又は15の何れが選択されているかを判定し、対応する起動プログラム200h~2FFhを指定する第1起動プログラム110A又は300h~3FFhを指定する第2起動プログラム110Bを実行する必要があった。つまり、起動プログラムとして、記憶装置コントローラ14及び15のそれぞれに対応する第1起動プログラム110A及び第2起動プログラム110Bを予めROM11Aに記憶させておく必要があった。しかしながら、上述したように、本実施形態の情報処理装置1は、100h~1FFhを指定する1つの起動プログラム起動プログラム110を記憶させておくだけで済むため、従来に比べ、起動に係るプログラムサイズを削減でき、ROM等におけるメモリ消費量を低減させることが可能となる。なお、本発明は、上記実施形態に限定されず、本発明の要旨を逸脱しない範囲での種々の変更は勿論可能である。例えば、上記実施形態では、情報処理装置1は、ディップスイッチ等の外部スイッチを含んで構成される選択操作部18を備えていた。そして、ユーザにより選択操作部18を介して所望する記憶装置コントローラを選択するための所定の操作が行われると、選択操作部18から起動選択信号が出力され、接続許可部13に入力される構成であった。しかし、本発明は、かかる構成のみに限定されることはない。例えば、本発明の情報処理装置が、選択操作部18に代えて、あるいはこれと併用して、他の装置から出力された起動選択信号を入力する起動選択信号入力部を備える構成であってもよい。また、上記実施形態の情報処理装置1は、2つの外部記憶装置記憶装置16及び17を備える構成であったが、本発明の情報処理装置は、3つ以上の外部記憶装置を備える構成であってもよい。さらには、本発明の情報処理装置は、複数の外部記憶装置を接続可能な構成、即ち、複数の記憶装置コントローラを備える構成であればよく、実装する外部記憶装置は1つであってもよい。以下、図7~図9を参照して、3つの外部記憶装置を備える情報処理装置1Aについて、説明する。図7に示すように、この情報処理装置1Aは、実施形態1の情報処理装置1に対して、さらに、400~4FFhがアドレスマッピングされた記憶装置コントローラ19と記憶装置20が追加された構成となっている。また、接続許可部13が接続許可部13Aに変更されている。接続許可部13Aは、選択操作部18からの起動選択信号に基づいて、CPU10と、記憶装置コントローラ14、15又は19との間の接続を許可するか否かを決定する。この接続許可部13Aの構成及び機能について、図8を参照して詳細に説明する。図8に示すように、接続許可部13Aは、接続許可部13の構成に対して、さらに、第4アドレスデコーダ134が追加された構成になっている。また、切替部133が切替部133Aに変更されている。第1~第3アドレスデコーダ130~132は、実施形態1と同様、CPU10からの、それぞれに対応したアドレス値100h~1FFh、200h~2FFh、300h~3FFhを示すアドレス信号を入力すると、それぞれ後続のデバイス切替部133、記憶装置コントローラ14又は15と、CPU10との間を通信可能に接続する。例えば、起動選択信号の内容が、記憶装置コントローラ19の選択を指示するものである場合、切替部133Aは、第1アドレスデコーダ130側の端子1331と第4アドレスデコーダ134側の端子1334とを接続させる図9参照。これにより、起動時において、CPU10と記憶装置コントローラ20との間が通信可能に接続されることになる。本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。つまり、本発明の範囲は、実施形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。