"バイアス電流が供給されて直流光を出射するDFBレーザ素子と、前記直流光を変調する光吸収型の光変調素子とを駆動する回路であって、バイアス電圧印加用の2つの電源端子間において前記DFBレーザ素子を挟んで直列に接続されたバイアス電流源及びスイッチング素子を備えており、前記スイッチング素子は、前記光変調素子に並列に接続された第1の抵抗素子及び第1のトランジスタが直列に接続された第1の回路部と、第2のトランジスタを含む第2の回路部とが並列に接続されて構成されており、前記第1のトランジスタ及び前記第2のトランジスタは、相補的な差動信号によって駆動される、ことを特徴とする外部変調型レーザ素子の駆動回路。前記第2の回路部は、前記第2のトランジスタに直列に接続されたダイオード素子をさらに含む、ことを特徴とする請求項1記載の外部変調型レーザ素子の駆動回路。前記第1の回路部は、前記第1のトランジスタをバイパスする第1の電流源をさらに含む、ことを特徴とする請求項1又は2記載の外部変調型レーザ素子の駆動回路。前記第2の回路部は、前記第2のトランジスタをバイパスする第2の電流源をさらに含む、ことを特徴とする請求項1~3のいずれか1項に記載の外部変調型レーザ素子の駆動回路。前記DFBレーザ素子に並列に接続されたコンデンサ素子をさらに備える、ことを特徴とする請求項1~4のいずれか1項に記載の外部変調型レーザ素子の駆動回路。バイアス電流が供給されて直流光を出射するDFBレーザ素子と、前記直流光を変調する光吸収型の光変調素子とを駆動する回路であって、該DFBレーザ素子には、前記バイアス電流を定常的に供給し、前記光変調素子に並列接続された抵抗素子に間欠的に前記バイアス電流を供給して、前記抵抗素子に生じる変調電圧信号により前記光変調素子を変調し、前記光変調素子及び前記抵抗素子に対して並列に接続された並列回路部を有しており、前記並列回路部に前記変調電圧信号とは逆位相の前記バイアス電流を間欠的に供給する、ことを特徴とする外部変調型レーザ素子の駆動回路。上記のような従来のEA-DFB用の駆動方式では、直接変調型に比較して大きな電力を必要とする傾向にあった。それは、外部変調器EA部を駆動するために駆動回路に大きな出力電圧の振幅が要求されることと、光吸収電流フォトカレントが外部変調器EA部と並列に配置されている抵抗に流れることが原因である。そこで、本発明は、かかる課題に鑑みて為されたものであり、低消費電力を実現する外部変調型レーザ素子の駆動回路を提供することを目的とする。上記課題を解決するため、本発明の外部変調型レーザ素子の駆動回路は、バイアス電流が供給されて直流光を出射するDFBレーザ素子と、直流光を変調する光吸収型の光変調素子とを駆動する回路であって、バイアス電圧印加用の2つの電源端子間においてDFBレーザ素子を挟んで直列に接続されたバイアス電流源及びスイッチング素子を備えており、スイッチング素子は、光変調素子に並列に接続された第1の抵抗素子及び第1のトランジスタが直列に接続された第1の回路部と、第2のトランジスタを含む第2の回路部とが並列に接続されて構成されており、第1のトランジスタ及び第2のトランジスタは、相補的な差動信号によって駆動される。このような外部変調型レーザ素子の駆動回路によれば、第1のトランジスタ及び第2のトランジスタに相補的な差動信号が与えられることにより光変調素子に変調信号が印加されて、DFBレーザ素子から出射される直流光が変調される。このとき、光変調素子は差動信号によって駆動され、それに対応する差動電流信号が光変調素子と第1の抵抗素子を流れることになるので、駆動回路への入力電圧振幅を小さくすることができる。その結果、消費電力を低減することができる。ここで、第2の回路部は、第2のトランジスタに直列に接続されたダイオード素子をさらに含む、ことが好ましい。この場合、第1のトランジスタと第2のトランジスタのドレイン―ソース間電圧がおおよそ等しくなり、第1のトランジスタと第2のトランジスタの動作点を揃えることができる。また、第1の回路部は、第1のトランジスタをバイパスする第1の電流源をさらに含む、ことも好ましい。そうすれば、スイッチング素子によって光変調素子に印加される差動信号が調整され、安定した光信号を出力させることができる。さらに、第2の回路部は、第2のトランジスタをバイパスする第2の電流源をさらに含む、ことも好ましい。そうすれば、スイッチング素子によって光変調素子に印加される差動信号が調整され、安定した光信号を出力させることができる。またさらに、DFBレーザ素子に並列に接続されたコンデンサ素子をさらに備える、ことも好ましい。かかるコンデンサ素子を備えれば、DFBレーザ素子に与えられるバイアス電流を安定化させることができ、安定した光信号を出力させることができる。或いは、本発明の外部変調型レーザ素子の駆動回路は、バイアス電流が供給されて直流光を出射するDFBレーザ素子と、直流光を変調する光吸収型の光変調素子とを駆動する回路であって、該DFBレーザ素子には、バイアス電流を定常的に供給し、光変調素子に並列接続された抵抗素子に間欠的にバイアス電流を供給して、抵抗素子に生じる変調電圧信号により光変調素子を変調し、光変調素子及び抵抗素子に対して並列に接続された並列回路部を有しており、並列回路部に変調電圧信号とは逆位相のバイアス電流を間欠的に供給する。このような外部変調型レーザ素子の駆動回路によれば、光変調素子は差動信号によって駆動され、それに対応する差動電流信号が光変調素子と抵抗素子を流れることになるので、駆動回路からの出力電圧振幅を小さくすることができる。その結果、消費電力を低減することができる。本発明の外部変調型レーザ素子の駆動回路によれば、低消費電力を実現することができる。以下、添付図面を参照しながら本発明による外部変調型レーザ素子の駆動回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。図1は、本発明の好適な一実施形態に係る外部変調型レーザ素子用駆動回路の基本構成を示す回路図である。この駆動回路1は、外部変調型光発光素子EA-DFBを構成する半導体レーザ部DFBレーザ素子3及び光吸収型の光変調素子であるEA部5を駆動するために回路である。図1に示されるように、駆動回路1は、バイアス電圧VCCが印加される電源端子7とバイアス電圧VSSが印加される電源端子9との間において、DFBレーザ素子3を挟んで直列に接続されたバイアス電流源11及びスイッチング素子13を有している。バイアス電流源11は、その出力端子がDFBレーザ素子3のアノードに接続され、DFBレーザ素子3及びスイッチング素子13にバイアス電流Ibiasを供給する。スイッチング素子13は、2つの直列回路部15,17が並列に接続されて構成されている。この直列回路部15は、EA部5に並列に接続された抵抗素子19と、EA部5及び抵抗素子19を含む並列回路に直列に接続された第1のトランジスタであるN型MOSFET21とによって構成される。また、直列回路部17は、ダイオード接続されたN型MOSFET23と、そのN型MOSFET23に直列に接続されたN型MOSFET25とによって構成される。このN型MOSFET23はダイオード素子として機能する。詳細には、抵抗素子19はEA-DFBのカソード端子ComC端子とアノード端子EAA端子の間に接続され、MOSFET21のドレイン端子がEA-DFBのEAA端子に接続され、MOSFET21のソース端子が電源端子9に接続される。また、MOSFET23のゲート端子及びドレイン端子が、EA-DFBのComC端子に接続され、MOSFET23のソース端子が、MOSFET25のドレイン端子に接続され、MOSFET25のソース端子が電源端子9に接続される。これらのMOSFET21,25は、それぞれのゲート端子に位相が反転した相補的な電圧信号である差動信号が与えられることによって差動駆動される。図2は、DFBレーザ素子3及びEA部5を含むEA-DFBチップの概略構造及びその発光状態を示す断面図である。DFBレーザ素子3のアノード端子DFBA端子にバイアス電流源11からバイアス電流Ibiasが供給され、DFBレーザ素子3からEA部5に向けて直流光SDCが出射される。EA部5のComC端子とEAA端子の間には、抵抗素子19の電圧降下によって生じる逆バイアス電圧Vbiasが印加される。DFBレーザ素子3から出射する直流光SDCはEA部5に結合され、EA部5では逆バイアス電圧Vbiasに応じて結合された直流光SDCの一部を吸収し残余の部分を光出力SOUTとして外部に出力する。このとき、EA部5が吸収した光は光電流に変換され、その光電流がComC端子とEAA端子の間を流れる。光出力SOUTを変調するためにスイッチング素子13によってComC端子とEAA端子の間に変調された電圧信号が印加され、それによってEA部5の光吸収量が変調されて光出力の0と1が生成される。図3は、図2のEA-DFBチップの基本特性を示している。図3aには、DFBレーザ素子3に関するバイアス電流と光出力強度との関係が示され、DFBレーザ素子3は、ある閾値以上のバイアス電流Ibiasに対しては、その大きさに比例する強度の直流光SDCを生成する。また、図3bには、EA部5のカソードに対するアノード電位Veaaと光出力強度及び光電流量との関係を示している。EA部5においては、アノード電位Veaaが上がると光出力SOUTの強度が増加、すなわち、光吸収量が減少し、アノード電位Veaaが下がると光出力SOUTの強度が減少、すなわち、光吸収量が増加し、ある程度逆バイアス電圧Vbiasが増加又は減少すると、光出力SOUTの強度は飽和する。EA部5において生成される光電流は、吸収光によって発生するものであるので、光出力強度とはほぼ逆の変化特性を有している。図1に戻って、駆動回路1の動作について説明する。ここで、説明の簡単化のためにMOSFET21,25のそれぞれのゲート端子に、MOSFET21,25を完全にオン/オフさせるような差動信号VINN,VINPが入力されるものとする。差動信号VINN,VINPがMOSFET21がオフ、MOSFET25がオンとなる状態の時には、バイアス電流Ibiasは全てMOSFET25側に流れMOSFET21側には流れないので、抵抗素子19の両端に電位は発生しない。その結果、EA部5には逆バイアス電圧Vbiasが印加されないので、DFBレーザ素子3からの直流光SDCが全てEA部5で透過される。その一方で、差動信号VINN,VINPがMOSFET21がオン、MOSFET25がオフとなる状態の時には、バイアス電流Ibiasは、全てEA部5と抵抗素子19との並列回路側に流れ、EA部5の実効抵抗と抵抗素子19の抵抗値に反比例してEA部5及び抵抗素子19に分配される。その結果、抵抗素子19において電流が流れて逆バイアス電圧Vbiasが発生し、EA部5において光吸収が生じる。これによってEA部5で光電流Iphotoが生成されてMOSFET21を流れるので、MOSFET21にはIbiasIphotoの電流量が流れる。このとき、EA部5で光吸収が生じるのでSOUTの強度は減少する。このようにして、駆動回路1によればEA-DFBの変調動作を実現する。実施例図4には、本実施形態の駆動回路1の具体的な実施例の回路構成を示している。同図に示すように、駆動回路1は、EA-DFBチップを構成するDFBレーザ素子3及びEA部5を駆動するために、レーザ駆動回路部27とトランスコンダクタンスアンプ部29とを備える。トランスコンダクタンスアンプ部29は、半導体集積回路ICであり、EA-DFBチップと共に光送信器パッケージ内に実装される。このように、トランスコンダクタンスゲインを持つトランスコンダクタンスアンプ部29を用いることで、出力電圧振幅の小さい、しかも消費電力が小さいレーザ駆動回路部27をEA-DFBの駆動に使用できるようになる。詳細には、DFBレーザ素子3のアノード端子は、インダクタ31,33及びチョークコイル35を介してバイアス電流源11の一端に接続されており、バイアス電流源11の他端にはバイアス電圧VCCが印加される。インダクタ33とチョークコイル35の間に表されている容量39は、パッケージ上のライン等による寄生容量である。また、インダクタ31及びDFBレーザ素子3に対して並列にDFBレーザ素子3の電圧安定化のためのコンデンサ素子37が接続されている。さらに、EA部5に並列に接続された抵抗素子19の一端は、インダクタ41を介して、トランスコンダクタンスアンプ部29の正相出力と電流源43に接続されている。この電流源43は、MOSFET25に流れ込む電流をバイパスするために設けられている。そして、抵抗素子19の他端は、インダクタ45を介して、トランスコンダクタンスアンプ部29の逆相出力と電流源47に接続されている。この電流源47は、MOSFET21に流れ込む電流をバイパスするために設けられている。また、この抵抗素子19の他端は、インダクタ49を介して、EA部5のアノード端子にも接続されている。抵抗素子19は、EA部5の寄生容量と並列に存在する抵抗値を下げてCR時定数を小さくして高速変調を可能にする役割と、電圧降下によってEA部5のアノードとカソード間にバイアス電圧をかける役割とを担う。トランスコンダクタンスアンプ部29は、差動入力、差動出力を実現する回路部であり、レーザ駆動回路部27から出力される差動信号を受け、それに比例した差動電流信号を負荷である抵抗素子19及びEA部5に対して出力する。トランスコンダクタンスアンプ部29の2つの入力には、それぞれ、バイアス電圧Vgが抵抗素子51,53及び伝送線路T0,T1を介して印加される。この抵抗素子51,53は十分に高い抵抗値例えば、10kΩ以上に設定されているが、高周波遮断用のチョークコイルに置き換えられてもよい。レーザ駆動回路部27は、その2つの差動出力がそれぞれコンデンサ55,57及び伝送線路T0,T1を介してトランスコンダクタンスアンプ部29の差動入力に接続され、その2つの入力に互いに相補的な入力電圧信号が入力される。このレーザ駆動回路部27は、入力電圧信号を増幅してトランスコンダクタンスアンプ部29の2つの差動入力に差動信号として入力させる。ここで、上記構成の駆動回路1においては、電流連続の定理により、EA-DFBの周辺の電流値の関係に関して下記式;Ibias=I0IopIroIphoto,IroIphoto=I1Ionが成立する。なお、I0、I1は、それぞれ、電流源43,47の電流値、Iop、Ionは、それぞれ、トランスコンダクタンスアンプ部29の2つの差動出力に流れ込む電流値、Iroは、抵抗素子19を流れる電流値である。図5は、駆動回路1を構成するトランスコンダクタンスアンプ部29の詳細構成を示す回路図であり、基本構成は図1に示した構成と同一である。このトランスコンダクタンスアンプ部29の2つの入力端子VINP,VINNの間には、2つの入力終端用の抵抗59A,59Bが接続され、それぞれの抵抗値は例えば50Ωである。また、バイアス電圧VSSはグラウンド電位に設定される。MOSFET25と正相出力端子OUTPとの間には、ダイオード接続された2つのMOSFET23A,23Bが接続されている。これは、図4の駆動回路1においては正相出力端子OUTPが逆相出力端子OUTNに対してEA部5で必要なバイアス電圧分1.5~1.8V高くなるので、MOSFET25のソース-ドレイン間電圧を下げるためである。上記のトランスコンダクタンスアンプ部29の正相出力端子OUTPと逆相出力端子OUTNにかかるDC電圧は、主に電流値I0,I1と抵抗素子19の抵抗値roによって決定される。実際には抵抗値roは固定値であるので、電流値I0,I1が調整される。具体的には、I0=19mA、I1=27mA、ro=50Ωの時には、EA部5のComC端子の電圧Vcomc=3.2V、EA部5のEAA端子の電圧Veaa=1.44Vとなり、逆バイアス電圧Vbias=Vcomc-Veaa=1.76Vとなる。ところで、MOSFET21,25のゲートに印加されるバイアス電圧Vgが調整されると、出力電流Iop、Ionの直流成分が変わるため、電流値I0,I1の調整値に影響を及ぼすが、バイアス電圧VgにはMOSFET21,25の動作点の観点から最適値が存在するため、例えば固定値0.95Vに設定される。次に、図6には、トランスコンダクタンスアンプ部29への入力と光出力との関係を示す。図6aに示すように、トランスコンダクタンスアンプ部29の出力電流Iop-Ionは差動入力VINP-VINNに対して比例して増加する。また、図6bに示すように、差動入力VINP-VINNが増加すると、出力電流Iop-Ionが増大する、すなわち、出力電流Iopが増え出力電流Ionが減ると、電流Iroは減少することになる。さらに、図6cに示すように、電流Iroが減少すると、EA部5に印加される逆バイアス電圧Vcomc-Veaaが減少し、その結果、図6dに示すように、光出力SOUTが増加し1を示すようになる。一方、差動入力VINP-VINNが減少するときは上記とは逆の動作となり、光出力SOUTは0を示す。上述した構成の外部変調型レーザ素子用駆動回路1の消費電力を見積もる。バイアス電流IbiasはEA-DFBチップの特性に対応して設定されるが、ここでは85mAとする。バイアス電圧VCCは、上記のDC動作例におけるVcomc=3.2V、DFBレーザ素子3の順方向電圧約1.3V、及びバイアス電流源11に必要な電圧約0.5Vを加えて、約5.0Vに設定される。このように、EA-DFBの共通カソードであるComC端子をフロートにしている分比較的高い電源電圧となる。その一方で、出力振幅の小さいレーザ駆動回路部27の消費電力は約170mWである。従って、光電流Iphotoは別電源を流れずにバイアス電流Ibiasに含まれることになるため、トータルの消費電力は5.0×85170=595mWとなる。図7には、外部変調型レーザ素子用駆動回路1の周波数特性と出力光波形のシミュレーション結果を示す。ここでは、図5の構成に含まれるNMOSデバイスとしては0.18μmプロセスのモデルを使用した。図7aに示す周波数特性から、-3dB帯域は約14.7GHzである。周波数特性の19GHz付近には、容量39とインダクタ33との共振による大きなディップが見られており、15Gb/s以上の高速動作にはこの部分の改善が必要である。図7bには、11.3Gb/sでの光出力波形を示している。トランスコンダクタンスアンプ部29への片相の入力振幅が500mVppにおいて消光比約10dBが得られ、アイ開口も十分な結果が得られている。以上説明した外部変調型レーザ素子用駆動回路1によれば、DFBレーザ素子3にバイアス電流Ibiasが定常的に供給され、EA部5に並列接続された抵抗素子19に間欠的にバイアス電流を供給して、抵抗素子19に生じる変調電圧信号によりEA部5を変調し、EA部5及び抵抗素子19に対して並列に接続されたMOSFET23,25を含む並列回路部に変調電圧信号とは逆位相のバイアス電流が間欠的に供給される。これにより、EA部5に変調信号が印加されて、DFBレーザ素子3から出射される直流光が変調される。このとき、EA部5と抵抗素子19には、トランスコンダクタンスアンプ部29によって差動電流信号が供給されるので、レーザ駆動回路部27はトランスコンダクタンスアンプ部29を駆動するだけで良いため、出力電圧振幅を小さくすることができる。その結果、消費電力を低減することができる。これに対して、図10には、本実施形態に対する比較例である駆動回路901の構成を示している。同図に示す駆動回路901においては、EA-DFBの共通カソードであるComC端子はグラウンドに接続され、DFBレーザ素子3のDFBA端子はインダクタ931を介してバイアス電流源11の一端に接続されている。バイアス電流Ibiasは、インダクタ931を介してDFBレーザ素子3に流れ込み、ComC端子からグラウンドに流れ出る。また、50Ωの終端抵抗919がEA部5と並列に接続されており、この終端抵抗919はEAA端子とはインダクタ949を介して接続されている。さらに、EA部5のEAA端子は、インダクタ945、特性インピーダンス50Ωの伝送線路T0、及びAC結合用コンデンサ955を介してレーザ駆動回路部927の正相出力に接続されている。レーザ駆動回路部927の逆相出力は、AC結合用コンデンサ957を介して50Ωの終端抵抗951で終端されている。この終端抵抗951は、EA-DFBを搭載するセラミックキャリア上にシート抵抗で実現されるのが一般的である。EA部5のEAA端子には、負のバイアス電圧Vg0が高周波遮断用のチョークコイル953、伝送線路T0、及びインダクタ945を介して印加される。レーザ駆動回路部927は、2つの入力に互いに相補的な入力電圧信号が入力され、それに対応した信号を出力し、EA部5のEAA端子の電圧を変調する。EA部5のアノード電圧が変調されることで、光出力も変調される。上記構成の駆動回路901に関してバイアス電圧VCC=3.3Vと仮定した場合の消費電力を見積もる。まず、レーザ駆動回路部927は、単相2V以上の出力振幅が要求されるために変調電流として80mAが必要である。これは、2Vppの信号を50Ωの抵抗両端に発生させるには22/50=80mAの電流を必要とするためである。その他増幅段の電源電流50~60mAを見込むと、レーザ駆動回路部927での総消費電力は約450mWとなる。次に、DFBレーザ素子3へのバイアス電流Ibiasは85mA程度であり、このバイアス電流Ibiasはバイアス電圧VCCの電源側からグラウンドに流れるので、約264mWを消費する。最後に、約20mAの光電流IphotoがグラウンドからEAA端子に流れるので約30mWを消費する。これらを合計すると、駆動回路901の総消費電力は約744mWとなる。近年では、EA-DFB用の駆動回路が利用される光データリンクの小型低消費電力化要求が高まり、光データリンクとして最大消費電力1W以下の要求も出始めている。この要求を満足するためには、より一層の駆動回路の低消費電力化が重要である。本実施形態の駆動回路1は比較例の駆動回路901に比較して150mW、約20もの低消費電力化を実現できる。ここで、駆動回路1のようにEA-DFBを差動駆動する場合には、DFBレーザ素子3の動作を安定化させるために、そのカソード電位を安定化させる必要がある。そのためには、EA部5と抵抗素子19を含む並列回路に生じる電圧降下と、MOSFET23のドレイン-ソース間電圧とを同様の値にする必要がある。前者の電圧降下は抵抗素子19を流れる電流値で決まり、簡単にはIbias×roで決定され光電流Iphotoは電圧降下にほとんど寄与しない。そこで、駆動回路1に電流源43,47を設けることでIbias×roとMOSFET23のドレイン-ソース間電圧とを等しくなるように設定することができる。その結果、DFBレーザ素子3の動作を安定化させ、安定した光信号を出力させることができる。また、駆動回路1には、MOSFET25に直列に接続されたMOSFET23A.23B23が設けられているので、MOSFET25とMOSFET21のドレイン―ソース間電圧がおおよそ等しくなり、MOSFET25とMOSFET21の動作点を揃えることができる。。さらに、DFBレーザ素子3に並列に接続されたコンデンサ素子37をさらに備えることで、DFBレーザ素子3に与えられるバイアス電流を安定化させることができ、より一層安定した光信号を出力させることができる。なお、本発明は、前述した実施形態に限定されるものではない。すなわち、トランスコンダクタンスアンプ部29の構成としては様々な変形例を採用することができる。例えば、図8に示すトランスコンダクタンスアンプ部129のように、入力部にエミッタフォロア回路によるバッファ部が追加されてもよい。このようなバッファ部はSiGeプロセスを採用することでMOSに加えてNPNトランジスタを作製することで実現される。トランスコンダクタンスアンプ部では駆動電流を扱うためにMOSFET21,25のサイズが大きくなり、寄生容量Cgs,Cgd,Coxも大きくなる。50Ω×2の終端抵抗59A,59BとMOSFET21,25のゲートを直接つなぐとこの寄生容量によって帯域劣化を招くことがある。NPNトランジスタ123A,123Bを含むエミッタフォロア回路を介して終端抵抗59A,59BとMOSFET21,25のゲートを接続することでこのような帯域劣化を防ぐことができる。また、DFBレーザ素子3のカソード電位を安定化させるために、カソードとグラウンド或いはバイアス電圧VCCの電源端子7との間にバイパスキャパシタを挿入してもよい。または、カソード電位を検知してMOSFET21或いはMOSFET25のゲートバイアスに帰還をかけ、帰還をかけないMOSFET21,25のゲートバイアスをDFBレーザ素子3のカソード電位を所定の値に調整するために事前に設定してもよい調整後は一定に維持する。"