基板上に複数のストライプ形状の下層銅配線を形成する工程Aと、導電体から構成される前記下層銅配線の表面のみに金属薄膜が析出し、絶縁体上には金属薄膜が析出しない無電解選択成長めっきによって、各前記下層銅配線の表面上に前記ストライプ形状の電極シード層を形成する工程Bと、前記電極シード層上及び前記基板上に層間絶縁層を形成する工程D2と、前記層間絶縁層に、前記層間絶縁層を貫通して前記電極シード層まで到達する複数のメモリセルホールを形成する工程E2と、前記無電解めっきによって、各前記メモリセルホール内に露出している前記電極シード層の表面上に貴金属電極層を形成する工程C2と、各前記メモリセルホール内に、前記貴金属電極層に接続される抵抗変化層を形成する工程Fと、前記層間絶縁層及び前記抵抗変化層上に、前記抵抗変化層に接続され、かつ各前記下層銅配線と交差する複数のストライプ形状の上層銅配線を形成する工程Gとを含む抵抗変化型不揮発性記憶装置の製造方法。各前記貴金属電極層として白金、又はパラジウムを含む金属層を形成する請求項1に記載の抵抗変化型不揮発性記憶装置の製造方法。各前記電極シード層としてニッケル、ニッケル-リン合金、又はニッケル-ホウ素合金のいずれかを含む金属層を形成し、かつ各前記貴金属電極層として白金、又はパラジウムを含む金属層を形成する請求項1に記載の抵抗変化型不揮発性記憶装置の製造方法。各前記電極シード層として前記貴金属電極層よりもイオン化傾向が大きい金属又は合金からなる金属層を形成する請求項1に記載の抵抗変化型不揮発性記憶装置の製造方法。各前記電極シード層として亜鉛、鉄、又はパラジウムのいずれかを含む金属層を形成し、かつ各前記貴金属電極層として白金を含む金属層を形成する請求項1に記載の抵抗変化型不揮発性記憶装置の製造方法。各前記電極シード層として亜鉛、又は鉄のいずれかを含む金属層を形成し、かつ各前記貴金属電極層としてパラジウムを含む金属層を形成する請求項1に記載の抵抗変化型不揮発性記憶装置の製造方法。前記工程Fと前記工程Gとの間に、各前記抵抗変化層上に当該抵抗変化層に接続されるダイオード素子を形成する工程Hを含む請求項1に記載の抵抗変化型不揮発性記憶装置の製造方法。前記上層銅配線を新たな下層銅配線として用いて、前記工程B、D2、E2、C2、F、H及びGをさらに実行することにより、前記上層銅配線上に、新たな電極シード層、新たな貴金属電極層、新たな抵抗変化層、新たなダイオード素子及び新たな上層銅配線を形成する請求項7に記載の抵抗変化型不揮発性記憶装置の製造方法。前記工程Fは、各前記メモリセルホール内に、前記貴金属電極層に接続される第1抵抗変化層を形成する工程F1と、各前記メモリセルホール内の前記第1抵抗変化層上に第2抵抗変化層を形成する工程F2とを含み、前記第1抵抗変化層と前記第2抵抗変化層とは同種の金属酸化物からなり、前記第1抵抗変化層の酸素含有率は前記第2抵抗変化層の酸素含有率よりも高い請求項1に記載の抵抗変化型不揮発性記憶装置の製造方法。基板と、前記基板上に形成された複数のストライプ形状の下層銅配線と、各前記下層銅配線の表面上のみに形成された前記ストライプ形状の電極シード層と、前記電極シード層上及び前記基板上に形成された層間絶縁層と、前記層間絶縁層を貫通して前記電極シード層まで到達する複数のメモリセルホール領域内のそれぞれにおいて、前記電極シード層の表面上のみに平坦に形成され、前記電極シード層に接続された貴金属電極層と、各前記メモリセルホール領域内に形成され、前記貴金属電極層に接続された抵抗変化層と、前記層間絶縁層上及び前記抵抗変化層上に形成され、複数の前記抵抗変化層に接続され、かつ各前記下層銅配線と交差する複数のストライプ形状の上層銅配線とを備える抵抗変化型不揮発性記憶装置。前記貴金属電極層が白金、又はパラジウムを含む請求項10に記載の抵抗変化型不揮発性記憶装置。前記電極シード層がニッケル、ニッケル-リン合金、又はニッケル-ホウ素合金のいずれかを含み、かつ前記貴金属電極層が白金、又はパラジウムのいずれかを含む請求項10に記載の抵抗変化型不揮発性記憶装置。前記電極シード層が前記貴金属電極層よりも大きなイオン化傾向を示す金属、又は合金からなる請求項10に記載の抵抗変化型不揮発性記憶装置。前記電極シード層が亜鉛、鉄、又はパラジウムのいずれかを含み、かつ前記貴金属電極層が白金を含む請求項10に記載の抵抗変化型不揮発性記憶装置。前記電極シード層が亜鉛、又は鉄のいずれかを含み、かつ前記貴金属電極層がパラジウムを含む請求項10に記載の抵抗変化型不揮発性記憶装置。前記抵抗変化層上に前記抵抗変化層に接続されたダイオード素子をさらに備える請求項10に記載の抵抗変化型不揮発性記憶装置。前記下層銅配線、前記電極シード層、前記層間絶縁層、前記貴金属電極層、前記抵抗変化層、前記ダイオード素子及び前記上層銅配線からなる構成単位と同等の構成単位をさらに1層以上積層し、2層目以降の前記構成単位の前記下層銅配線を1層下の前記構成単位の前記上層銅配線が兼ねている請求項16に記載の抵抗変化型不揮発性記憶装置。各前記抵抗変化層は、前記メモリセルホール領域内に前記貴金属電極層に接続されるように形成された第1抵抗変化層と、前記メモリセルホール領域内の前記第1抵抗変化層上に形成された第2抵抗変化層とを有し、前記第1抵抗変化層と前記第2抵抗変化層とは同種の金属酸化物からなり、前記第1抵抗変化層の酸素含有率は前記第2抵抗変化層の酸素含有率よりも高い請求項10に記載の抵抗変化型不揮発性記憶装置。上記特許文献1、特許文献2及び特許文献3等に記載のメモリセル構造は、ビット線とワード線との交点部分に抵抗変化型記憶素子とダイオード素子とを形成したものである。そのようなメモリセルを構成するため、例えば、ビット線を抵抗変化型記憶素子の下部電極として共用し、ワード線をダイオード素子の上部電極として共用し、さらに抵抗変化型記憶素子の上部電極とダイオード素子の下部電極を共用したとしても、抵抗変化型記憶素子を構成する抵抗変化層と、電極層、及びダイオード素子を構成する、電極以外のダイオード層の少なくとも3層以上の積層構成が必要である。そのようなメモリセルは、例えば、次のような製造方法に従って製造することができる。すなわち、図16aのように、ビット線1上に、抵抗変化層2と、中間電極層3、及びダイオード層4をこの順に成膜して積層膜を形成した後に、図16bのようにリソグラフィとドライエッチングを用いて当該積層膜をピラー形状に加工する。図16bでは、1つのピラーのみが示されているが、実用には、各メモリセルに対応する多数のピラーが互いに隣接して形成される。その後、図16cに示すように、ピラー形状に加工された積層膜を層間絶縁層8によって埋め込み、最後に、層間絶縁層8上にダイオード層4に接続するワード線5を形成する。ここで、ビット線1、抵抗変化層2及び中間電極層3からなる積層体が、抵抗変化素子6として機能し、中間電極層3、ダイオード層4ここでは、半導体層及びワード線5からなる積層体が、金属-半導体-金属MSMダイオード素子7として機能する。抵抗変化素子6とダイオード素子7とが1つのメモリセルを構成する。ところで、メモリセルを構成する抵抗変化素子6とダイオード素子7との各厚さを変えずに設計ルールを微細化しようとすると、つまり縦方向はそのままで横方向にのみ微細化しようとすると、メモリセルのアスペクト比が高くなる。前述した方法に従って、ドライエッチングにて高アスペクト比のピラー形状のメモリセルを形成しようとすると、エッチング時にマスクパターン層が消耗するために、メモリセルがテーパー形状になりやすくなる。マスクパターン層を厚く設けることでマスクパターン層の耐久性を向上できるが、厚いマスクパターン層によって微細パターンの精度が損なわれるという別の問題が生じる。このように、ドライエッチングにより高アスペクト比のピラー形状のメモリセルを形成する方法は微細化に適さないため、そのような方法によって大容量の抵抗変化型不揮発性記憶装置を実現することは困難である。また、配線や電極にしばしば用いられる材料である、例えば銅Cuは蒸気圧が低く、また例えば白金PtやパラジウムPd等の貴金属材料は蒸気圧及び反応性が共に低い。このような材料自体の性質もドライエッチングによる微細なパターン形成を困難にしている。そこで、微細化への有力なアプローチとして、層間絶縁層を先に形成し、層間絶縁層に設けたメモリセルホール内に抵抗変化素子やダイオード素子を形成する方法が考えられる。この方法では、メモリセルホール内に抵抗変化材料や電極材料、半導体材料を埋め込み形成することでメモリセルが形成される。しかし、この方法には、メモリセルホール内に抵抗変化層や電極層、ダイオード層等を平坦に成膜して図16cに示されるような形状を得ることが困難であるという大きな課題がある。すなわち、図17に示すように、スパッタリングや化学気相成長CVDを用いてホール9の底部に、金属薄膜層10を成膜しようとすると、金属薄膜層10は必ずホール9の側壁やホール9の外部の層間絶縁層8上といった所望しない領域にも成膜されてしまう。そのため、金属薄膜層10の非所望の部分を除去し、所望の部分のみをホール9の底部に平坦に残す必要がある。ところが、特に金属薄膜層10が貴金属材料を含む場合、貴金属材料は反応性が低く酸化されにくいため、一般的な酸化剤及び固体研磨砥粒等からなる金属用研磨液による化学機械研磨CMPを用いて、金属薄膜層10の非所望の部分を除去することは非常に困難である。また、研磨液に含まれる微粒子の機械的研磨作用により、金属薄膜層10を物理的に研磨できたとしても、層間絶縁層8に傷が付くスクラッチが発生しやすくなり、配線ショートによる歩留低下を引き起こす要因となる。さらに、金属薄膜層10が貴金属材料を含む場合、金属薄膜層10の非所望の部分を、エッチバックを用いて除去しようとしても、上述のように、貴金属材料は蒸気圧及び反応性が共に低くドライエッチングによる加工が困難なため、パターン形状のくずれやエッチング残渣、さらにエッチングされた貴金属材料が再びウェハー表面に落ちてくるパーティクルなどの問題で、配線ショートが起こりやすく、歩留低下を引き起こす要因となる。このように、貴金属材料をCMPやエッチバックにてパターニングすることは、抵抗変化型不揮発性記憶装置の生産効率上および品質上の問題の要因となり得る。そこで、本発明は、上記従来の課題を解決するためになされたものであり、抵抗変化素子がメモリセルホール内に埋め込み形成される抵抗変化型不揮発性記憶装置を、貴金属材料をCMPやエッチバックにてパターニングすることなく製造する方法、およびそのような製造方法に適した構造を有する抵抗変化型不揮発性記憶装置を提供することを目的とする。上記課題を解決するために、本発明の抵抗変化型不揮発性記憶装置の製造方法の1つの態様は、基板上に複数のストライプ形状の下層銅配線を形成する工程Aと、導電体から構成される前記下層銅配線の表面のみに金属薄膜が析出し、絶縁体上には金属薄膜が析出しない無電解めっきによって、各前記下層銅配線の表面上に前記ストライプ形状の電極シード層を形成する工程Bと、前記電極シード層上及び前記基板上に層間絶縁層を形成する工程D2と、前記層間絶縁層に、前記層間絶縁層を貫通して前記電極シード層まで到達する複数のメモリセルホールを形成する工程E2と、前記無電解めっきによって、各前記メモリセルホール内に露出している前記電極シード層の表面上に貴金属電極層を形成する工程C2と、各前記メモリセルホール内に、前記貴金属電極層に接続される抵抗変化層を形成する工程Fと、前記層間絶縁層及び前記抵抗変化層上に、前記抵抗変化層に接続され、かつ各前記下層銅配線と交差する複数のストライプ形状の上層銅配線を形成する工程Gとを含む。ここで、前記無電解めっきには、めっき膜の膜質や膜厚制御性の観点から、めっき浴に含まれる還元剤の酸化反応を利用してめっき膜を析出させる化学めっき自己触媒めっき又は非触媒めっきとも呼ばれるが好適に用いられる。また、前記無電解めっきには、イオン化傾向の違いによる酸化還元反応を利用して、被めっき物とめっき浴に含まれる金属イオンとを置換することによって、めっき膜を析出させる置換めっき浸漬めっきを用いてもよい。化学めっきも置換めっきもともに、被めっき物表面における酸化還元反応を利用して、めっき浴に含まれる金属イオンを析出させるため、被めっき物表面のみに選択的に金属薄膜層を成膜することができる。したがって、このような製造方法によれば、工程Bでは、下層銅配線上のみに電極シード層が形成され、層間絶縁層上に非所望の電極シード層が析出することはない。また、工程C2では、メモリセルホール底部に露出した電極シード層上のみに貴金属電極層が析出する。また、層間絶縁層上や層間絶縁層からなるメモリセルホール側壁ではめっき浴の酸化還元反応が起こらないため、非所望の貴金属電極層が析出することはない。このように、無電解めっきを用いることで、電極シード層は下層銅配線上のみに選択的に析出し、貴金属電極層はメモリセルホール底部に露出した電極シード層上のみに選択的に析出するため、CMPやエッチングなどによる形状加工を行わなくても、下層銅配線と同様のストライプ形状の電極シード層及びメモリセルホールごとのドット形状の貴金属電極層を形成することができる。その結果、エッチングによる加工では困難だった微細化が実現できる。また、貴金属電極層を電極シード層上の全面に、無電解めっきによって貴金属電極層を形成する場合、電極シード層及び貴金属電極層を形成後の電極シード層及び貴金属電極層を含む下層銅配線の配線幅が電極シード層及び貴金属電極層の膜厚分だけ太くなる。そのため、隣接する下層銅配線間の間隔が狭くなることでショート不良が発生しやすくなる。しかし、メモリセルホール底部のみに貴金属電極層を形成する場合は、貴金属電極層を電極シード層上の全面に形成する場合と比べて、下層銅配線の配線幅の増加分は電極シード層の膜厚分だけで済むため、隣接配線間のショート不良が起こりにくくなる。さらに、メモリセルホール底部のみに貴金属電極層を形成する場合は、貴金属電極層を電極シード層上の全面に形成する場合と比べて、貴金属材料の使用量を減らすことができ、低コストで大容量の抵抗変化型不揮発性記憶装置を製造することが可能になる。さらに、微細化しやすいメモリセルホール内に貴金属電極層及び抵抗変化層を埋め込み形成するので、大容量の抵抗変化型不揮発性記憶装置を製造することが可能になる。さらに、下層銅配線と貴金属電極層との間に設けた電極シード層にニッケル、亜鉛、鉄又はそれらの合金などの触媒性を有する金属材料を用いることで、銅表面において触媒活性を示さない還元剤を含有する無電解めっき浴を用いても貴金属電極層を形成することができる。そのため、めっき浴に用いる還元剤の選択肢の幅を広げることができる。また、電極シード層に銅や貴金属よりもイオン化傾向が大きい金属、又は合金を用いることで、イオン化傾向の違いを利用して被めっき物に貴金属を析出させる置換めっきによって貴金属電極層を形成する場合、より安定的に電極シード層とめっき浴に含まれる貴金属イオンとの置換反応が起こり、より均質な貴金属皮膜を析出することができる。また、めっき浴に含まれる還元剤の酸化反応を利用する化学めっきを用いると、めっき処理中に水素ガスや窒素ガスが発生し、このガスの気泡が被めっき面や析出しためっき膜の表面に付着すると、めっき膜中にピンホールが発生するという課題がある。それに対して、このような製造方法において、ダマシンプロセスによって層間絶縁層中に埋め込み形成された下層銅配線上に、無電解めっきによって電極シード層を形成すれば、非常に平坦な面上に無電解めっき処理を施すことができる。そして、被めっき面が非常に平坦なため、めっき浴の攪拌や基板に低周波の振動を加えることで、気泡が被めっき面に留まることを抑制できることから、めっき膜中のピンホールの発生を抑制することができ、高い信頼性を有する抵抗変化型不揮発性記憶装置を製造することができる。また、このような製造方法によれば、電極シード層と貴金属電極層を無電解めっきによって連続して形成することができる。そのため、電極シード層を無電解めっきによって形成した後、電極シード層の表層が酸化や変質するような工程が入らないため、貴金属電極層を無電解めっきで形成する工程前に電極シード層表層の洗浄処理や改質処理などを省略でき、貴金属電極層を安定的に形成することができる。また、製造工程の短縮も可能で、めっきプロセスを用いることから、ダマシンプロセスを用いた銅配線形成工程との親和性もよい。また、このような製造方法によれば、メモリセルホール内に抵抗変化素子を埋め込み形成するため、ドライエッチングによるパターニング工程を用いない。そのため、エッチングガスとの反応や酸化還元ダメージ、チャージによるダメージが懸念されるエッチングを原理的に回避して、抵抗変化層を形成することができる。また、上記の工程Fは、各前記メモリセルホール内に、前記貴金属電極層に接続される第1抵抗変化層を形成する工程F1と、各前記メモリセルホール内の前記第1抵抗変化層上に第2抵抗変化層を形成する工程F2とを含み、前記第1抵抗変化層と前記第2抵抗変化層とは同種の金属酸化物からなり、前記第1抵抗変化層の酸素含有率は前記第2抵抗変化層の酸素含有率よりも高い。このような方法で製造された抵抗変化型不揮発性記憶装置によれば、第1抵抗変化層と貴金属電極層との界面領域で確実に抵抗変化を起こさせることができるので、所望の方向の抵抗変化高抵抗化または低抵抗化のために印加すべき電気パルスの極性が一意に定まり、記憶装置としての安定な動作特性を得ることができる。抵抗変化動作は、抵抗変化層の電極近傍における酸化還元反応によって生じるため、抵抗変化層と貴金属電極層との界面近傍部分に酸化還元に寄与できる酸素を多く有している第1抵抗変化層を設けることで、安定的な抵抗変化動作が可能になるからである。さらに、上記の工程Fと工程Gとの間に、各前記抵抗変化層上に前記当該抵抗変化層に接続されるダイオード素子を形成する工程Hを含んでもよい。このような製造方法で製造された抵抗変化型不揮発性記憶装置によれば、目的のメモリセルに対して抵抗変化層の抵抗状態を変化させまた検出するための十分な電流を流しながら、他のメモリセルへのクロストークをダイオード素子によって防止することができるので、抵抗変化特性の再現性に優れ、かつ高信頼性の抵抗変化型不揮発性記憶装置を製造することが可能になる。上記課題を解決するために、本発明の抵抗変化型不揮発性記憶装置の1つの態様は、基板と、前記基板上に形成された複数のストライプ形状の下層銅配線と、各前記下層銅配線の表面上のみに形成された前記ストライプ形状の電極シード層と、前記電極シード層上及び前記基板上に形成された層間絶縁層と、前記層間絶縁層を貫通して前記電極シード層まで到達する複数のメモリセルホール領域内のそれぞれにおいて、前記電極シード層の表面上のみに平坦に形成され、前記電極シード層に接続された貴金属電極層と、各前記メモリセルホール領域内に形成され、前記貴金属電極層に接続された抵抗変化層と、前記層間絶縁層上及び前記抵抗変化層上に形成され、複数の前記抵抗変化層に接続され、かつ各前記下層銅配線と交差する複数のストライプ形状の上層銅配線とを備える。このような構成によれば、微細化しやすいメモリセルホールに抵抗変化層を埋め込み形成するので、大容量かつ高集積化に適した抵抗変化型の抵抗変化型不揮発性記憶装置を実現できる。また、下層銅配線を覆うように下層銅配線と同様のストライプ形状の電極シード層を設け、電極シード層は密度が高く融点が高く、銅の拡散速度が遅いニッケルなどで構成することで、電極シード層が、下層銅配線に含まれる銅が層間絶縁層や貴金属電極層へ拡散することを抑制するトップキャップ層としても機能する。さらに、銅と貴金属とは密着性が悪いため、下層銅配線と貴金属電極層との間に、銅との密着性がよく、また貴金属との密着性もよいニッケルなどからなる電極シード層を設けることにより、電極シード層が下層銅配線と貴金属電極層との密着層としても機能する。したがって、電極シード層を設けることで、下層銅配線が層間絶縁層へ拡散することによる絶縁不良や配線断線不良、下層銅配線が貴金属電極層へ拡散することによる抵抗変化特性の劣化を防止できる。さらに、電極シード層を設けることで、下層銅配線と貴金属電極層との膜はがれを防止できることから、高信頼性を有する抵抗変化型不揮発性記憶装置を実現することができる。また、上記構成において、各前記抵抗変化層は、前記メモリセルホール領域内に前記貴金属電極層に接続されるように形成された第1抵抗変化層と、前記メモリセルホール領域内の前記第1抵抗変化層上に形成された第2抵抗変化層とを有し、前記第1抵抗変化層と前記第2抵抗変化層とは同種の金属酸化物からなり、前記第1抵抗変化層の酸素含有率は前記第2抵抗変化層の酸素含有率よりも高い。このような構成によれば、第1抵抗変化層と貴金属電極層との界面領域で確実に抵抗変化を起こさせることができるので、所望の方向の抵抗変化高抵抗化または低抵抗化のために印加すべき電気パルスの極性が一意に定まり、記憶装置としての安定な動作特性を得ることができる。抵抗変化動作は、抵抗変化層の電極近傍における酸化還元反応によって生じるため、抵抗変化層と貴金属電極層との界面近傍部分に酸化還元に寄与できる酸素を多く有している第1抵抗変化層を設けることで、安定的な抵抗変化動作が可能になるからである。さらに、上記構成において、前記抵抗変化層上に前記抵抗変化層に接続されたダイオード素子をさらに備えてもよい。このような構成によれば、読み込み時あるいは書き込み時において十分な電流を流しながら、隣接するメモリセルとのクロストークを防止することができるので、抵抗変化特性の再現性に優れ、かつ高信頼性の抵抗変化型不揮発性記憶装置を実現できる。本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。なお、請求の範囲及び明細書の記載において、抵抗変化層に接続するとは抵抗変化層と電気的に接続することを意味し、直接的に接続すなわち、接触する態様及び他の導電層等を介して間接的に接続する態様の何れも含む概念である。上記で説明したように、本発明の製造方法によれば、抵抗変化素子がメモリセルホール内に埋め込み形成される、微細化かつ大容量化に適した構造の抵抗変化型不揮発性記憶装置を、貴金属材料をCMPやエッチバックにてパターニングすることなく製造できる。そのため、貴金属材料をCMPやエッチバックにてパターニングする工程があるために生じ得る、生産効率上および品質上の問題を原理的に排除できるという効果を奏する。以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素については同じ符号を付しており説明を省略する場合がある。また、トランジスタや抵抗変化素子等の形状については模式的なものであり、その個数等についても図示しやすい個数としている。準備として、本発明の基礎となる基本的な抵抗変化型不揮発性記憶装置の構成、製造方法、及び効果について、まず説明する。ここで説明される基本的な抵抗変化型不揮発性記憶装置は、本発明の抵抗変化型不揮発性記憶装置の特徴の一部を含んでいる。この説明と、その後の実施の形態の説明とによって、本発明の抵抗変化型不揮発性記憶装置の特徴的な構造、製造方法、及び効果が十分に記述される。本発明の基礎となる抵抗変化型不揮発性記憶装置図1a、図1bは、本発明の基礎となる抵抗変化型不揮発性記憶装置100の構成を説明する図で、図1aは平面図、図1bは図1aに示す1A-1A線に沿う断面を矢印方向に見た断面図を示す。また、図2は、抵抗変化素子25の構成を示すための要部を拡大した断面図である。図1a、図1b及び図2に示すように、抵抗変化型不揮発性記憶装置100は、基板11と、基板11上に形成された第2の層間絶縁層16と、第2の層間絶縁層16内に形成された銅で構成された複数の埋め込み導体17及び複数のストライプ形状の下層銅配線18と、各下層銅配線18の表面上のみに形成された複数の前記ストライプ形状の電極シード層21と、各電極シード層21の表面上のみに形成された複数の前記ストライプ形状の貴金属電極層22と、貴金属電極層22上に形成された第3の層間絶縁層19と、第3の層間絶縁層19を貫通して貴金属電極層22の表面まで到達する複数のメモリセルホール20内にそれぞれ形成され、貴金属電極層22に接続された抵抗変化層23と、第3の層間絶縁層19上に形成された第4の層間絶縁層26と、第4の層間絶縁層26中でかつ層間絶縁層19上及び抵抗変化層23上に形成され、複数の抵抗変化層23に接続され、かつ各下層銅配線18と交差する複数のストライプ形状の上層銅配線24とを備えている。本明細書における基板11とは、シリコン単結晶基板11aを用いてトランジスタ等の能動素子12を集積し、第1の層間絶縁層13を設けた半導体回路基板を指している。図1bでは、能動素子12として、ソース領域12a、ドレイン領域12b、ゲート絶縁膜12c及びゲート電極12dからなるトランジスタを例示しているが、基板11に設けられる能動素子12は、このようなトランジスタに限られるものではなく、一般にDRAM等のメモリ回路に必要な素子が含まれる。各下層銅配線18は、ストライプ形状に形成されていて、当該ストライプ形状の幅方向に互いに間隔を置いて配置されている。下層銅配線18上に形成された電極シード層21と貴金属電極層22は、それぞれ積層して形成されていて、両者は、積層方向から見て、実質的に互いに重なり合う形状下層銅配線18と同じストライプ形状に形成されている。貴金属電極層22は、1つの種類の貴金属で構成されていてもよいが、2種類以上の金属の積層、又は1つの種類の貴金属に他の金属がドープされている構成でもよい。貴金属電極層22に用いる材料に抵抗変化層23にマイグレーションしやすい電極材料とマイグレーションしにくい電極材料を含む2種類以上の金属の合金を用いることにより、抵抗変化現象を安定的に発現させ、かつ貴金属電極層22が抵抗変化層23にマイグレーションして界面形状が平坦でなくなることを防止できる。貴金属電極層22の電極材料が抵抗変化層23にマイグレーションして界面形状が平坦でなくなると、貴金属電極層22の突起部に電界が集中して抵抗変化特性に大きなばらつきが生じることがあるためである。抵抗変化型不揮発性記憶装置100には、さらに、複数の上層銅配線24が、層間絶縁層19上に、下層銅配線18に対して交差する方向例えば、直交する方向にストライプ形状で形成されている。各上層銅配線24は、ストライプ形状に形成されていて、当該ストライプ形状の幅方向に互いに間隔を置いて配置されている。そして、立体交差する複数の上層銅配線24と複数の下層銅配線18の各交点には複数のメモリセルホール20が形成されている。メモリセルホール20は、それぞれの下層銅配線18及び電極シード層21上に形成された貴金属電極層22の表面がメモリセルホール20の底部で開口するように複数形成されている。そして、各メモリセルホール20を埋めるようにして抵抗変化層23が形成されていて、この抵抗変化層23と、この抵抗変化層23に接続する貴金属電極層22と上層銅配線24とにより抵抗変化素子25を構成している。抵抗変化層23としては、酸素不足型の遷移金属酸化物膜もしくはペロブスカイト系酸化膜が用いられ得る。酸素不足型の遷移金属酸化物膜として、例えば、タンタル酸化膜TaOx、ニッケル酸化膜NiOx、ハフニウム酸化膜HfOx、鉄酸化膜FeOx、バナジウム酸化膜VOx、亜鉛酸化膜ZnOx、ニオブ酸化膜NbOx、チタン酸化膜TiOx、タングステン酸化膜WOx又はコバルト酸化膜CoOx又は銅酸化膜CuOx等が用いられ得る。ペロブスカイト系酸化膜として、例えば、PrCaMnO3、LaCaMnO3又はSrTiO3等を用いることができる。ここで、酸素不足型の酸化物とは、化学量論的組成を有する酸化物と比較して、総酸素原子数に対し不足する酸素原子数の割合である原子比以下では簡単に、酸素不足度と言うが大きい酸化物をいう。例えば、タンタル酸化物の例では、化学量論的な組成を有するタンタル酸化物Ta2O5は、タンタル原子の2.5倍の数の酸素原子を含んでいる。酸素不足度が、Ta2O5と表されるタンタル酸化物と比べて大きいタンタル酸化物、すなわちTaOxと表した場合に0<x<2.5を満足する非化学量論的な組成を有するタンタル酸化物を、酸素不足型のタンタル酸化物と呼ぶ。例えば、タンタル酸化物の場合、その化学量論的組成はTa2O5であり、その場合、酸素不足度は0となる。酸素不足型のタンタル酸化物をTaOxと定義し、x=1.5のタンタル酸化物の場合の酸素不足度は2.5-1.5/2.5=40となる。これらのうち、酸素不足型タンタル酸化物TaOxは、抵抗変化特性の安定性や作製の再現性等の面から好ましく、以下では抵抗変化層23が酸素不足型タンタル酸化物TaOxで構成される例を示す。ここで、酸素不足型とは、TaOxと記したときに、TaとOの組成比に関して、化学量論的組成よりも酸素量が少ない組成を意味している。TaOxにおけるxの範囲としては、0<x<2.5の範囲が好ましく、さらに好ましくは0.8≦x≦1.9である。前記抵抗変化層は、酸素不足度が異なる2種類の遷移金属酸化物層で構成されてもよい図1bでは図示せず。ここで、2種類の遷移金属酸化物層は、同一の遷移金属で構成される第1の遷移金属酸化物層と第2の遷移金属酸化物層とによる積層構造としてもよい。また、第1の遷移金属で構成される第1の遷移金属酸化物層と、第1の遷移金属とは異なる第2の遷移金属で構成される第2の遷移金属酸化物層とによる積層構造を用いてもよい。第2の遷移金属酸化物層以下、第2の酸化物層と略記の酸素不足度は、第1の遷移金属酸化物層以下、第1の酸化物層と略記の酸素不足度よりも小さい。言い換えると、第2の酸化物層の抵抗値は、第1の酸化物層の抵抗値よりも高い。このような構成とすることにより、抵抗変化時に抵抗変化素子の下部電極図1bでは貴金属電極層22及び上部電極図1bでは上層銅配線24間に印加された電圧は、第2の遷移金属酸化物層に、より多くの電圧が分配され、第2の遷移金属酸化物層中で発生する酸化還元反応をより起こしやすくすることができる。ここで、第2の酸化物層は貴金属電極層22と接するように配置され、第1の酸化物層は上層銅配線24と接するように配置される。また、第1の遷移金属と第2の遷移金属とが互いに異なる材料を用いる場合、第2の遷移金属の標準電極電位は、第1の遷移金属の標準電極電位より小さい方が好ましい。抵抗変化現象は、抵抗が高い第2の酸化物層中に形成された微小なフィラメント導電パス中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられるからである。例えば、第1の酸化物層に、酸素不足型のタンタル酸化物を用い、第2の酸化物層にチタン酸化物TiO2を用いることにより、安定した抵抗変化動作が得られる。チタン標準電極電位=-1.63eVはタンタル標準電極電位=-0.6eVより標準電極電位が低い材料である。標準電極電位は、その値が大きいほど酸化しにくい特性を表す。第2の酸化物層に第1の酸化物層より標準電極電位が小さい遷移金属酸化物を配置することにより、第2の酸化物層中でより酸化還元反応が発生しやすくなる。上記の各材料の積層構造の抵抗変化膜における抵抗変化現象は、いずれも抵抗が高い第2の酸化物層中に形成された微小なフィラメント中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられる。つまり、第2の酸化物層側の貴金属電極層22に、上層銅配線24を基準にして正の電圧を印加したとき、抵抗変化膜中の酸素イオンが第2の酸化物層側に引き寄せられて第2の酸化物層中に形成された微小なフィラメント中で酸化反応が発生して微小なフィラメントの抵抗が増大すると考えられる。逆に、第2の酸化物層側の貴金属電極層22に、上層銅配線24を基準にして負の電圧を印加したとき、第2の酸化物層中の酸素イオンが第1の酸化物層側に押しやられて第2の酸化物層中に形成された微小なフィラメント中で還元反応が発生して微小なフィラメントの抵抗が減少すると考えられる。酸素不足度がより小さい第2の酸化物層に接続されている貴金属電極層22は、例えば、白金Pt、イリジウムIr、パラジウムPdなど、第2の酸化物層を構成する遷移金属及び上層配線24を構成する材料と比べて標準電極電位がより高い材料で構成することが好ましい。このような構成とすることにより、貴金属電極層22と第2の酸化物層の界面近傍の第2の酸化物層中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。なお、図1aに示すように、上層銅配線24は、抵抗変化素子25がマトリクス状に形成された領域外まで延在されている。また、下層銅配線18及び上層銅配線24は、抵抗変化素子25が形成されたマトリクス領域とは異なる領域において能動素子12にそれぞれ接続正確には電気的に接続されている。すなわち、図1bにおいては、下層銅配線18は、埋め込み導体17、配線15及び埋め込み導体14を介して能動素子12のソース領域12aに接続されている。なお、上層銅配線24についても、埋め込み導体27図1a参照を介して別の能動素子に接続されていてもよい図1bには図示せず。また、第3の層間絶縁層19及び第4の層間絶縁層26としては、CVDによる酸化シリコンSiO2や、オゾンO3とテトラエトキシシラTEOSを用いてCVDにより形成したTEOS-SiO2膜、低誘電率材料であるシリコン炭酸化膜SiOC膜あるいはシリコンフッ素酸化膜SiOF膜等を用いてもよい。また、第3の層間絶縁層19中のメモリセルホール形成を容易にするために、第3の層間絶縁層19の下層側にC4F8やC5F8などのフルオロカーボン系エッチングガスを用いたドライエッチングに対し、エッチング耐性を有する膜、具体的には、CVDにより形成したシリコン窒化SiN膜、シリコン酸窒化SiON膜やシリコン炭窒化SiCN膜等を用い、上層には上記のSiN、SiON以外の膜種の絶縁性酸化物材料を用いて層間絶縁層を複数構成にしてもよい。次に、抵抗変化素子25を構成する抵抗変化層23は、前述した酸素不足型遷移金属酸化物を用い、遷移金属酸化物を構成する遷移金属からなるターゲットを、酸素を含む雰囲気中でスパッタする反応性スパッタリング等で形成することができる。このような酸素不足型遷移金属酸化物材料は、ある閾値以上の電圧又は電流が印加されたときに特定の抵抗状態に遷移し、その抵抗状態は新たに別の閾値以上の電圧又は電流が印加されるまでは、その抵抗状態を維持し続ける。図3a~図3d、図4a~図4c、及び図5a~図5cを用いて、抵抗変化型不揮発性記憶装置100の基本的な製造方法について説明する。なお、図3a~図3d、図4a~図4c、及び図5a~図5cにおいては、図面の簡単化のために下層銅配線18を含む第2の層間絶縁層16から上部の構成のみを示している。図3a~図3dは、第2の層間絶縁層16中に埋め込み形成された下層銅配線18上に、無電解めっきによって電極シード層21及び貴金属電極層22を形成後、さらにその上に第3の層間絶縁層19を形成するまでの工程を示す図である。初めに、図3aでは、下層銅配線18は第2の層間絶縁層16中に埋め込み形成されている。これは以下のようにすれば形成できる。まず、第2の層間絶縁層16に下層銅配線18を埋め込むためのストライプ形状の配線溝を形成する。これについては、一般的な半導体プロセスで用いられているフォトリソグラフィ及び絶縁膜エッチング技術を用いれば容易に形成することができる。このような配線溝を形成し、当該配線溝をスパッタリングやCVD、電解めっきを用いて銅などで充填することによって、下層銅配線18となる導体膜を形成した後、例えばCMPを行うことで、図3aに示すような形状の下層銅配線18を埋め込み形成することができる。なお、下層銅配線18は、層間絶縁層への銅の拡散を抑制するために、銅層の下層側にバリアメタル層や、銅層の上層側にトップキャップ層を有する積層構造を用いてもよい。銅配線のバリアメタル層やトップキャップ層には、一般的には、コバルト-タングステン-リンCoWP合金やチタン-タングステン窒化物TiWN、チタンTiや窒化チタンTiN、タンタルTaや窒化タンタルTaN等が用いられる。なお、図1aに示したように、第2の層間絶縁層16中には下層銅配線18のほかにも埋め込み導体17が埋め込み形成される。第2の層間絶縁層16中の埋め込み導体17と下層銅配線18とは、デュアルダマシンプロセスを用いて同時に形成してもよく、またシングルダマシンプロセスを用いて別々に形成してもよい。また、第2の層間絶縁層16については、配線間の寄生容量の低減のためにフッ素含有酸化物例えば、SiOFやカーボン含有窒化物例えば、SiCNあるいは有機樹脂材料例えば、ポリイミド等が用いられている。図3bに示す工程では、各下層銅配線18の表面上に無電解めっきによって電極シード層21を形成する。無電解めっきを用いることで、下層銅配線18の表面上に選択的に電極シード層21が形成され、第2の層間絶縁層16上には電極シード層21が形成されない。また、電極シード層21は、下層銅配線18表面を覆うように形成されることから、後の工程で下層銅配線18上に層間絶縁層を形成した後に、銅が層間絶縁層へ拡散することを防止するトップキャップ層としても機能する。電極シード層21は、ニッケル-リンNi-P合金を用い、無電解めっきによって形成される。このニッケル-リン合金の無電解めっきには、次亜リン酸塩次亜リン酸ナトリウムなどを還元剤として含むニッケルめっき浴を用いるとよい。この場合、無電解めっき処理前に、銅表面をあらかじめ塩化パラジウム水溶液に数秒間浸漬し、パラジウムPd触媒層を付与するとよい。これは、次亜リン酸水溶液は鉄Fe、ニッケル、コバルトCo、パラジウムなどの鉄族元素や白金族元素の金属を含浸することにより、金属表面が触媒となり、次亜リン酸イオンの酸化反応が起こるためである。また、電極シード層21の形成には、上述の還元剤として次亜リン酸塩を用いるニッケルめっき浴の他に、ジメチルアミンボランDMABを還元剤に用いるニッケルめっき浴、又はヒドラジンを還元剤に用いるニッケルめっき浴を用いてもよい。ジメチルアミンボランを還元剤として用いるニッケルめっき浴を用いると、ニッケル-ホウ素合金が析出する。また、銅はジメチルアミンボランの酸化反応に対して触媒性を示すため、前述のようなパラジウム触媒付与処理をする必要がないという利点がある。しかし、次亜リン酸塩やジメチルアミンボランを還元剤として用いるニッケルめっき浴では、めっき処理中に水素ガスが発生するという欠点がある。また、ヒドラジンを還元剤として用いるニッケルめっき浴を用いると、析出するめっき膜の組成はほぼニッケル金属のみである。また、ヒドラジンを含むめっき浴ではめっき処理中に水素ガスが発生しないという利点がある。しかし、次亜リン酸塩などと比べると、ヒドラジンは還元力が弱く、強アルカリ性溶液で使用する必要があり、めっき速度がめっき浴のpH値により変動しやすく、めっき浴が不安定になりやすいという欠点がある。したがって、めっき浴の調製や管理、めっき浴の安定性という観点から見ると、次亜リン酸塩を還元剤として用いるニッケルめっき浴が最も優れている。また他のニッケルめっき浴よりも安価なため、量産性やコスト面でも優れている。また、電極シード層21を形成する際には、層間絶縁層16中にダマシンプロセスによって埋め込み形成された非常に平坦な下層銅配線18上に無電解めっき処理を施すことになる。そのため、被めっき面が非常に平坦なため、めっき浴の攪拌や低周波の振動を加えることで、めっき処理中に発生する水素ガスの気泡が被めっき面などに付着することを抑制でき、めっき膜中のピンホールの発生を抑制することができる。次に、図3cに示す工程では、電極シード層21の表面上に無電解めっきによって貴金属電極層22を形成する。ここで、抵抗変化層23に酸素不足型タンタル酸化物TaOxを用いるため、貴金属電極層22にはTaOxの抵抗変化特性を向上させる電極材料である白金Pt、又はパラジウムPdが好適に用いられる。貴金属電極層22を形成するための無電解めっきに用いるめっき浴としては、ヒドラジンや蟻酸塩を還元剤として使用するパラジウムめっき浴、又は白金めっき浴が好適である。ここで、抵抗変化層23に酸素不足型タンタル酸化物を用い、貴金属電極層22に白金、又はパラジウムを用いる。その理由は、酸素不足型タンタル酸化物が酸化還元反応によって抵抗変化動作を示すためには、タンタルの酸化還元のしやすさを示す標準電極電位よりも十分に大きな標準電極電位をもつ電極材料を接続させる必要があるからである。したがって、タンタルの標準電極電位VTa=-0.6Vよりも十分に大きい標準電極電位をもつ白金VPt=1.188VやパラジウムVPd=0.915Vを貴金属電極層22に用いている。貴金属電極層22に不純物が混入し、標準電極電位が小さくなると、抵抗変化層23の酸化還元反応が鈍化し、抵抗変化率の低下や、エンデュランス特性書き込み耐性の低下といった特性劣化を生じる可能性がある。したがって、析出するめっき皮膜中に不純物が含まれないヒドラジンや蟻酸塩を還元剤として使用する貴金属めっき浴を用いることが好適である。また、析出するめっき皮膜中に2~8のリンが含まれるが、次亜リン酸塩を還元剤として用いるパラジウムめっき浴を用いてもよい。めっき膜中のリン濃度の測定には、エネルギー分散形X線分光器を使ったX線分光法やモリブデン酸発光法などを用いるとよい。次に、図3dに示す工程では、下層銅配線18と電極シード層21、及び貴金属電極層22を含む基板11上に、例えばCVDを用いてTEOS-SiO2からなる第3の層間絶縁層19を形成する。なお、第3の層間絶縁層19としては、先述したように種々の材料を用いることができる。図4a~図4cは、第3の層間絶縁層19の所定の位置に、貴金属電極層22まで到達するメモリセルホール20を形成し、メモリセルホール20内に抵抗変化層23を埋め込み形成するまでの工程を示す図である。図4aは、第3の層間絶縁層19に、各貴金属電極層22の表面まで貫通する複数のメモリセルホール20を形成する。メモリセルホール20は、例えば、下層銅配線18と電極シード層21、及び貴金属電極層22の長さ方向に沿った一定の配列ピッチで形成される。このメモリセルホール20は、下層銅配線18と電極シード層21、及び貴金属電極層22の幅より小さな外形としている。なお、図1aでは四角形状としているが、円形状でも楕円形状でも、あるいはさらに他の形状であってもよい。次に、図4bに示す工程では、メモリセルホール20を含む第3の層間絶縁層19上に、抵抗変化層23となる抵抗薄膜層23aを形成する。抵抗変化層23は、例えば、酸素不足型タンタル酸化物をスパッタリングにより形成される。なお、成膜方法としては、スパッタリングだけでなく、CVDやALDAtomicLayerDeposition等を用いてもよい。また、金属Ta膜を形成した後、Ta膜を熱酸化やプラズマ酸化処理してTaOxを形成してもよい。続いて、図4cに示す工程では、CMPプロセスを用いて層間絶縁層19上の抵抗薄膜層23aを除去する。このようにして、貴金属電極層22に接続するようにメモリセルホール20内に抵抗変化層23を埋め込み形成する。なお、このように抵抗薄膜層23aを除去する方法としては、CMPだけでなくエッチバックする方法でもよい。図5a~図5cは、抵抗変化層23及び層間絶縁層19上に層間絶縁層26を形成し、層間絶縁層19上に抵抗変化層23に接続するように上層銅配線24を形成するまでの工程を示す図である。図5a~図5cに示す工程では、下層銅配線18を形成した方法と同じようにして、抵抗変化層23及び第3の層間絶縁層19上の第4の層間絶縁層26中に抵抗変化層23に接続するように上層銅配線24を形成する。この上層銅配線24は第3の層間絶縁層19上に、少なくともメモリセルホール20より大きな形状で、かつ下層銅配線18と交差するストライプ形状に形成する。上層銅配線24として、例えば、下層銅配線18と同様の材料を用いることができる。なお、上層銅配線24を形成するときに、所定のメモリセルホールに導体材料を充填するなどして、上層銅配線24に接続される埋め込み導体27図1に示されるも同時に形成する。上層銅配線24は、埋め込み導体27を介して図示しない能動素子に電気的に接続されていてもよい。このようにして、図1a、図1b及び図2に示すような抵抗変化型不揮発性記憶装置100を製造することができる。以下では、本発明の基礎となるこのような抵抗変化型不揮発性記憶装置100の構成及び製造方法を適宜参照しながら、本発明のいくつかの実施の形態に係る抵抗変化型不揮発性記憶装置について説明する。第1の実施の形態図6は、本発明の第1の実施の形態に係る抵抗変化型不揮発性記憶装置200の構成を説明する図で、抵抗変化素子25の構成を示すための要部を拡大した断面図である。本実施の形態の抵抗変化型不揮発性記憶装置200は、前述の抵抗変化型不揮発性記憶装置100と基本構成は同じであるが、貴金属電極層29がメモリセルホール20内の底部でかつ電極シード層21の表面上のみに平坦に形成されていることが抵抗変化型不揮発性記憶装置100と異なる。次に、図7a~図7d、及び図8a~図8cを用いて、本実施の形態の製造方法について説明する。なお、図7a~図7d、及び図8a~図8cにおいては、図面の簡単化のために層間絶縁層16から上部の構成のみを示している。図7a~図7dは、第2の層間絶縁層16中に、ダマシンプロセスによってストライプ形状に埋め込み形成された複数の下層銅配線18上に電極シード層21を積層形成し、下層銅配線18及び電極シード層21を含む第2の層間絶縁層16上にさらに第3の層間絶縁層19を形成後、電極シード層21に接続するメモリセルホール20を形成するまでの工程を示す図である。初めに、図7aに示すように、第2の層間絶縁層16中に、複数の下層銅配線18をストライプ形状に形成し、さらに、図7bに示すように、電極シード層21を、下層銅配線18の表面上のみに、下層銅配線18と同様のストライプ形状に積層形成する。このような工程が本発明の工程A及びBの一例である。本実施の形態においても、前述した基本的な製造方法と同様に、電極シード層21を無電解めっきによって形成する。また、電極シード層21には、ニッケル-リン合金、ニッケル-ボロン合金、又はニッケルを用いることが好適である。このように、無電解めっきを用いることで、第2の層間絶縁層16中にダマシンプロセスによって埋め込み形成された下層銅配線18の表面上のみに選択的に電極シード層21が形成され、第2の層間絶縁層16上には電極シード層21が形成されない。このため、電極シード層21は下層銅配線18上に、下層銅配線18と同様のストライプ形状に形成される。また、電極シード層21は、下層銅配線18表面を覆うように形成されることから、後の工程で下層銅配線18上に層間絶縁層を形成した後に、銅が層間絶縁層へ拡散することを防止するトップキャップ層としても機能する。さらに、貴金属の無電解めっき浴の還元剤に対して触媒性を示すが、銅上に無電解めっきによって成膜することが困難な金属材料、例えば、亜鉛Znや鉄Fe等を電極シード層に使用したい場合には、スパッタリングによる成膜、露光プロセスやエッチングなどを用いた形状加工を用いて、電極シード層21を各下層銅配線18に積層するようにストライプ形状に形成してもよい。次に、図7cに示す工程では、CVD等を用いてTEOS-SiO等からなる第3の層間絶縁層19を形成する。この場合にも、第3の層間絶縁層19は、第3の層間絶縁層19中にメモリセルホール20の形成を容易にするために、第3の層間絶縁層19の下層側にエッチングストッパ層として機能するSiNやSiON、あるいはSiCN等を挿入して、第3の層間絶縁層19を複数層からなる積層構造にしてもよい。さらに、第3の層間絶縁層19の上層側に、このTEOS-SiO2よりもCMPにおいて硬質の、例えばSiON膜を形成してもよい。第3の層間絶縁層19の上層側にSiON膜を形成することで、後の抵抗変化層23をメモリセルホール20中に埋め込み形成する際のCMPプロセスを容易に、かつ確実に行うことができる。このような工程が本発明の工程D2の一例である。次に、図7dに示す工程では、第3の層間絶縁層19に、電極シード層21の表面まで貫通する複数のメモリセルホール20を形成する。メモリセルホール20は、下層銅配線18及び電極シード層21の長さ方向に沿って一定の配列ピッチで形成される。このメモリセルホール20は、下層銅配線18及び電極シード層21の幅より小さな外形としており、図1で説明した形状と同様である。このような工程が本発明の工程E2の一例である。図8a~図8cは、無電解めっきを用いて、メモリセルホール20の底部のみに貴金属電極層29を形成し、さらにメモリセルホール20中に抵抗変化層23を埋め込み形成するまでの工程を示す図である。初めに、図8aに示す工程では、メモリセルホール20の底部に露出した電極シード層21の表面上に無電解めっきを用いて、平坦な貴金属電極層29を形成する。ここで言う平坦とは、貴金属電極層29が、メモリセルホール20の底部に露出した電極シード層21の表面上にのみ、無電解めっきで制御可能な範囲内の厚さに一様に形成され、かつ当該厚さの範囲の上限よりも高い位置例えば、メモリセルホール20の側壁を構成している第3の層間絶縁層19の表面に形成されていないことと定義する。そのような厚さの範囲は、例えば5nm以上100nm以下である。貴金属電極層29には白金、又はパラジウムを用いる。貴金属の無電解めっき浴に用いる還元剤としては、ヒドラジン、蟻酸塩、次亜リン酸塩やジメチルアミンボラン等を用いることができるが、めっき膜に不純物が含まれないヒドラジンや蟻酸塩を用いることが好適である。無電解めっき浴に含まれる還元剤が、メモリセルホール20の底部に露出した電極シード層21上でのみ酸化反応を起こし、めっき浴中の貴金属を含む陽イオンが還元されて析出するため、電極シード層21上にのみ選択的に貴金属めっき膜が析出する。そのため、メモリセルホール20の側壁を構成している第3の層間絶縁層19の表面には、貴金属めっき膜が成膜されない。したがって、メモリセルホール20の側壁を構成している第3の層間絶縁層19の表面に電極材料が成膜された場合に起こり得る、当該電極材料による上下の配線間でのリークが、無電解めっきを用いることで回避される。また、メモリセルホール20の底部にのみ貴金属電極を形成され、層間絶縁層上には成膜されないため、CMPやエッチバックなどによる層間絶縁層上に成膜された電極材料を除去する工程が必要ない。特に、貴金属材料は反応性が低いため、CMPによる除去は困難である。したがって、無電解めっきを用いることで、CMPによるダマシンプロセスが不要になるため工数の削減が可能で、しかも、メモリセルホール底部にのみ成膜でき、余計な部分には成膜されないことから、貴金属の使用量を減らすことができ、コスト面でも優れている。このような工程が本発明の工程C2の一例である。次に、図8bに示す工程では、メモリセルホール20を含む第3の層間絶縁層19上に、抵抗変化層23となる抵抗薄膜層23aを形成する。抵抗変化層23は、例えば、酸素不足型タンタル酸化物TaOxをスパッタリングにより形成される。なお、成膜方法としては、スパッタリングだけでなく、CVDやALD等を用いてもよい。続いて、図8cに示す工程では、CMPプロセスを用いて第3の層間絶縁層19上の抵抗薄膜層23aを除去する。このようにして、貴金属電極層29に接続するようにメモリセルホール20内に抵抗変化層23を埋め込み形成する。なお、このように抵抗薄膜層23aを除去する方法としては、CMPだけでなくエッチバックする方法でもよい。このような工程が本発明の工程Fの一例である。図8c以降、図5a~図5cに示す前述した製造方法と同様の工程を用いて、抵抗変化層23及び第3の層間絶縁層19上に第4の層間絶縁層26を形成し、第3の層間絶縁層19上に抵抗変化層23に接続するように上層銅配線24を形成する。このような工程が本発明の工程Gの一例である。また、本発明の第1の実施の形態において、貴金属電極層を形成するために、還元剤を含有しためっき浴による無電解めっきを用いるが、イオン化傾向の違いを利用した置換めっき浸漬めっきを用いてもよい。イオン化傾向の小さい金属のイオンを含むめっき浴に、イオン化傾向がより大きい金属からなる被めっき物を入れた場合、めっき浴に被めっき物を溶かす性質があれば被めっき物表層はめっき浴中に溶解し、イオン化し電子を放出する。そして、被めっき物表層において、そのとき放出された電子の授受によって、めっき浴中の金属イオンが金属となって被めっき物表層に析出する。ここで、白金族の標準単極電位は、白金が1.188V、パラジウムが0.915Vと、金についでイオン化傾向が小さい金属であるため、置換析出、及び還元析出が容易である。また、貴金属の浸漬めっき浴には、白金塩化物水溶液やパラジム塩化物水溶液を用いるとよい。置換めっきによって貴金属電極層を形成する場合の電極シード層には、貴金属よりも大きなイオン化傾向を示す金属、例えば、アルミニウムAlや亜鉛、鉄、ニッケル、錫Sn、鉛Pbを用いるとよい。また、置換めっきは、被めっき物がめっき皮膜で覆われた時点で反応が停止するため、膜厚が薄い貴金属電極層が得られる。また、置換めっきで形成しためっき皮膜中にはピンホールが形成されやすいため、例えば、アンモニア水溶液に浸すなどの封孔処理を施すことでピンホールを埋めて耐食性を向上させる場合もある。第2の実施の形態図9は、本発明の第2の実施の形態に係る抵抗変化型不揮発性記憶装置300の構成を説明する図で、抵抗変化素子25の構成を示すための要部を拡大した断面図である。本実施の形態の抵抗変化型不揮発性記憶装置300は、第1の実施の形態の抵抗変化型不揮発性記憶装置200と基本構成は同じであるが、メモリセルホール内部に埋め込み形成される抵抗変化層23が貴金属電極層29に接続するように形成された第1抵抗変化層231と、第1抵抗変化層231上に形成された第2抵抗変化層232の積層構成からなり、第1抵抗変化層231及び第2抵抗変化層232は同種の金属酸化物で、第1抵抗変化層231の酸素含有率は第2抵抗変化層232の酸素含有率より高いことが抵抗変化型不揮発性記憶装置200と異なる。このような構成によれば、貴金属電極層29に接続し、酸素含有率の高い第1抵抗変化層231をメモリセルホール20底部側に配置し、その上部に酸素含有率の低い第2抵抗変化層232を配置することで、第1抵抗変化層231と貴金属電極層29との界面領域で確実に抵抗変化を起こさせることができる。その結果、抵抗変化層23を抵抗変化高抵抗化または低抵抗化させるために印加すべき電気パルスの極性が一意に定まり、記憶装置としての安定な動作特性を得ることができる。抵抗変化動作は、抵抗変化層23の電極近傍における酸化還元反応によって生じるため、抵抗変化層23と貴金属電極層29との界面近傍部分に酸化還元に寄与できる酸素が多い第1抵抗変化層231を設けることで、安定的な抵抗変化動作が可能になるからである。なお、図9において、第1抵抗変化層231はメモリセルホール20の側壁にも形成されているが、少なくとも貴金属電極層29と接する部分メモリセルホール20の底部に形成されていればよい。次に、図10a~図10dを用いて、本実施の形態の製造方法について説明する。なお、図10a~図10dにおいては、図面の簡単化のために第2の層間絶縁層16から上部の構成のみを示している。また、図10aに示すように、本発明の第1の実施の形態に係る抵抗変化型不揮発性記憶装置200で説明した製造方法を用いて、無電解めっきによって第3の層間絶縁層19中のメモリセルホール20底部のみに貴金属電極層29を形成した後の工程について説明する。初めに、図10bに示すように、メモリセルホール20を含む第3の層間絶縁層19上に第1抵抗変化層となる第1抵抗薄膜層231aを形成する。本実施の形態においても、抵抗変化層には酸素不足型タンタル酸化物TaOxを用いると、第1抵抗薄膜層231aの形成には、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いる。その酸素含有率は、65~75atm、その抵抗率は107mΩcm以上、膜厚は3~10nmが好ましい。ここでは、反応性スパッタを用いて形成する例を示したが、プラズマ酸化処理などで表層を酸化して、酸素含有率が高い遷移金属酸化物層を形成してもかまわない。スパッタ法では、化学量論的組成以上に酸素を含有させることは困難であるが、プラズマ酸化処理を行うと、酸素がタンタル酸化物の粒界、欠陥などに注入され、より高い酸素含有率を有する遷移金属酸化物層を形成することができるので、リーク電流の抑制に効果がある。また、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよい。また、第1抵抗変化層231をメモリセルホール20内に形成するために、無電解めっきを用いることもできる。すなわち、メモリセルホール20底部に形成した貴金属電極層29上にのみ選択成長するように無電解めっきを用いて、金属薄膜層ここでは、タンタルを形成する。但し、無電解めっきを用いると、図10bとは異なり、貴金属電極層22上のみに選択的に金属薄膜層が析出し、メモリセルホール20の側壁を構成している層間絶縁層19の表面上や、メモリセルホール20外の層間絶縁層19の表面上には金属薄膜層が析出しない。このタンタル薄膜層を酸素雰囲気中400~450°Cで酸化してタンタル酸化物からなる第1抵抗変化層231を形成する。このとき、タンタルは、完全に酸化するので、その酸素含有率は、Ta2O5の化学量論的組成に近い71atm程度となる。なお、この工程では金属から金属酸化物に完全に酸化させるために、効率の良い熱酸化を用いることが好ましい。このような工程が本発明の工程F1の一例である。続いて、図10cに示すように、第1抵抗薄膜層231a上に、第1抵抗薄膜層231aよりも酸素含有率が低い第2抵抗変化層となる第2抵抗薄膜層232aを積層形成する。第2抵抗薄膜層232aの形成も、第1抵抗薄膜層231aと同様に、反応性スパッタ法によって酸素不足型タンタル酸化物をメモリセルホール20が完全に充填するまで形成する。その酸素含有率としては、50~65atm、その抵抗率は2~50mΩcmである。このような工程が本発明の工程F2の一例である。次に、図10dに示すように、CMPプロセスを用いて第3の層間絶縁層19上の第1抵抗薄膜層231a及び第2抵抗薄膜層232aを除去する。このようにして、貴金属電極層29に接続するようにメモリセルホール20内に第1抵抗変化層231及び第2抵抗変化層232の積層構成からなる抵抗変化層23を埋め込み形成する。なお、抵抗薄膜層を除去する方法としては、CMPだけでなくエッチバックする方法でもよい。その後、本発明の他の実施の形態の製造方法と同様にして、抵抗変化層23及び第3の層間絶縁層19上に第4の層間絶縁層26を形成し第4の層間絶縁層26中に抵抗変化層23に接続するように上層銅配線24を形成することによって、本実施の形態の抵抗変化型不揮発性記憶装置300を製造することができる。第3の実施の形態図11は、本発明の第3の実施の形態に係る抵抗変化型不揮発性記憶装置400の構成を説明する図で、aは断面図、bは抵抗変化素子25とダイオード素子33の構成を示すための要部を拡大した断面図である。本実施の形態の抵抗変化型不揮発性記憶装置400は、上述した抵抗変化型不揮発性記憶装置100と基本構成は類似しているが、抵抗変化素子25と直列に接続されるダイオード素子33を備えることが抵抗変化型不揮発性記憶装置100と異なる。具体的には、それぞれの下層銅配線18上に、無電解めっきによって電極シード層21及び貴金属電極層22が順に積層形成され、メモリセルホール20内部に抵抗変化層23及び中間電極層30が順に積層されて形成されている。そして、貴金属電極層22、抵抗変化層23、及び中間電極層30が抵抗変化素子25を構成している。貴金属電極層22及び抵抗変化層23には、抵抗変化型不揮発性記憶装置100の貴金属電極層22及び抵抗変化層23とそれぞれ同じ材料が用いられる。ダイオード素子33は、ここでは、金属-半導体-金属ダイオードMSMDiodeを用いている。MSMダイオードは、双方向正電圧側と負電圧側の両方で電流をオンオフできる特性と、抵抗変化時に必要な大電流を流すことができる特性を有している。ダイオード素子33を構成する中間電極層30には、TaN、TiN、又はWを用いるとよい。中間電極層30は、ダイオード素子33の下部電極として機能するが、これらの材料は抵抗変化素子用の電極材料として必要とされる条件をも満たす。そして、第3の層間絶縁層19上に形成された第4の層間絶縁層26に配線溝が形成されていて、この配線溝の内部に、半導体層31と上部電極32、及び上層銅配線24とが順に積層されて埋め込み形成されている。そして、中間電極層30、半導体層31、及び上部電極32がダイオード素子33の一例であるMSMダイオードを構成している。ダイオード素子33としては、このように半導体層31とこの半導体層31を挟む中間電極層30及び上部電極32との3層の積層構成からなるMSMダイオードの他にも、絶縁体層とこの絶縁体層を挟む金属電極体層との3層の積層構成からなるMIMダイオード、p型半導体とn型半導体との2層の積層構成からなるpn接合ダイオード、又は半導体層と金属電極体層との2層の積層構成からなるショットキーダイオードなど、非線形のスイッチング特性を有する素子を、抵抗変化素子25の抵抗変化特性に応じて用いるとよい。以上説明したように、抵抗変化型不揮発性記憶装置400は、抵抗変化型不揮発性記憶装置100にダイオード素子33を追加して構成されている。抵抗変化層23に対して直列にダイオード素子33を挿入することにより、抵抗変化型不揮発性記憶装置400において、下層銅配線18例えばビット線と上層銅配線24例えばワード線とがクロスした交点に形成されている抵抗変化層23の抵抗値の読み取りや書き込み時のクロストークを低減することができる。なお、このような効果を得るために、実施の形態1又は2で説明した抵抗変化型不揮発性記憶装置200又は300にダイオード素子33を追加した変形例を考えることもできる。同様の効果は、ダイオード素子33と、抵抗変化型不揮発性記憶装置200又は300とを組み合わせてなる抵抗変化型不揮発性記憶装置図示せずによっても得られる。次に、図12a~図12c、図13a~図13c、及び図14a~図14bを用いて、本実施の形態の抵抗変化型不揮発性記憶装置400の製造方法について説明する。なお、図12a~図12c、図13a~図13c、及び図14a~図14bにおいては、図面の簡単化のために、下層銅配線18を含む第2の層間絶縁層16から上部の構成のみを示している。ここでは、図12aに示すような、抵抗変化型不揮発性記憶装置100で説明した製造方法を用いて、貴金属電極層22に接続するメモリセルホール20中に抵抗変化層23を埋め込み形成した後の工程について説明する。図12a~図12cは、メモリセルホール20中に埋め込み形成された抵抗変化層23の表層側に凹部を形成し、その凹部にダイオード素子33の下部電極として機能する中間電極層30になる金属薄膜層30aを成膜するまでの工程を示す図である。初めに、図12bに示すように、CMPによってメモリセルホール20中に抵抗変化層23を埋め込み形成する際にオーバポリッシュを行い、抵抗変化層23と第3の層間絶縁層19の研磨レートの違いを利用して、メモリセルホール20中の抵抗変化層23の表層側の一部のみを除去する。なお、このように抵抗変化層23の一部を除去する方法としては、CMPだけでなくエッチバックする方法でもよい。図12cに示す工程では、メモリセルホール20を含む第3の層間絶縁層19上に、抵抗変化素子25の上部電極として機能し、かつダイオード素子33の下部電極として機能する中間電極層30となる金属薄膜層30aを形成する。本実施の形態においては、金属薄膜層30aとして窒化タンタルTaN、窒化チタンTiN、又はタングステンWからなる膜をスパッタリングにより形成している。図13a~図13cは、第3の層間絶縁層19上の金属薄膜層30aを除去して、メモリセルホール20上層部に中間電極層30を埋め込み形成し、さらにその上に第4の層間絶縁層26を形成し、その第4の層間絶縁層26中に中間電極層30と接続し、ダイオード素子33を埋め込み形成するための配線溝28を形成するまでの工程を示す図である。図13aに示すように、CMPプロセスを用いて第3の層間絶縁層19上の金属薄膜層30aを除去して、メモリセルホール20中に中間電極層30を埋め込み形成する。次に、図13bに示すように、中間電極層30及び第3の層間絶縁層19上に、さらにCVDなどを用いて第4の層間絶縁層26を形成する。次に、図13cに示す工程では、第4の層間絶縁層26に、ダイオード素子33の一部となる半導体層31と上部電極32、さらに上層銅配線24を埋め込み形成するための配線溝28を形成する。本実施の形態では、半導体層31、上部電極32、及び上層銅配線24を下層銅配線18と交差するストライプ形状に形成するために、配線溝28を下層銅配線18と交差するストライプ形状に形成している。また、配線溝28を形成するには、一般的な半導体プロセスで用いられている技術により容易に形成することができる。図14a、図14bは、第4の層間絶縁層26中に形成された配線溝28中にダイオード素子33の一部となる半導体層31と上部電極32、さらに上層銅配線24を埋め込み形成するまでの工程を示す図である。図14aに示す工程では、配線溝28を含む第4の層間絶縁層26上にダイオード素子33の半導体層31となる半導体薄膜層31aと、上部電極32となる金属薄膜層32aを積層形成する。このような工程が本発明の工程Gの一例である。そして、さらに上層銅配線24となる銅薄膜層24aを積層形成する。また、本実施の形態では、半導体層31の材料として窒素不足型シリコン窒化物SiNy、上部電極32の材料として窒化タンタル、窒化チタン、又はタングステンを用い、半導体層31とそれを挟む中間電極層30及び上部電極32とによりMSMダイオードを形成している。なお、このような半導体特性を有するSiNy膜は、例えばSiターゲットを用いた窒素ガス雰囲気中でのリアクティブスパッタリングにより形成することができる。例えば、室温条件で、チャンバーの圧力を0.1Pa~1Paとし、Ar流量に対するN2流量を調整して作製すればよい。半導体特性を有するSiNyy=0.3を上記の条件で、かつ10nmの厚みで作製した場合には、2.0Vの電圧印加で5×104A/cm2の電流密度が得られ、1.0Vの電圧印加では1×103A/cm2の電流密度が得られる。したがって、これらの電圧を基準として用いる場合には、オン/オフ比は10以上となり、抵抗変化型不揮発性記憶装置のダイオード素子として充分使用可能であることが分かる。また、上層銅配線24には下層銅配線18と同様の材料を用いることができる。次に、図14bに示す工程では、第4の層間絶縁層26上の半導体薄膜層31aと金属薄膜層32a及び銅薄膜層24aをCMPにより除去することで、配線溝28中にダイオード素子33の半導体層31と上部電極32、及び上層銅配線24を埋め込み形成する。上層銅配線24は、上部電極32、半導体層31、及び中間電極層30を介して、抵抗変化層23と電気的に接続される。このような工程により、貴金属電極層22、抵抗変化層23及び中間電極層30により抵抗変化素子25が構成され、中間電極層30、半導体層31及び上部電極32によりダイオード素子33が構成される。これにより、本実施の形態の製造方法による抵抗変化型不揮発性記憶装置400を作製することができる。なお、上述したダイオード素子を形成する工程は、図8cに示すような抵抗変化型不揮発性記憶装置200の製造過程に引き続いて行ってもよく、また、図10dに示すような抵抗変化型不揮発性記憶装置300の製造過程に引き続いて行ってもよい。そのような製造方法によって、抵抗変化型不揮発性記憶装置200又は300にダイオード素子33を追加してなる抵抗変化型不揮発性記憶装置、すなわち、貴金属電極層29がメモリセルホール20内のみに形成された特徴構造とダイオード素子とを組み合わせた抵抗変化型不揮発性記憶装置を製造することができる。本実施の形態では、ダイオードに最適な下部電極を形成するため、中間電極層30をメモリセルホール内の抵抗変化層23の上部に形成する事例を示したが、抵抗変化層23の材料と半導体層31の材料との組み合わせによっては、抵抗変化層23の上部に直接半導体層31を形成してもよい。また、本実施の形態では、ダイオード素子としてMSMダイオードを用いたが、他にも、絶縁体層と、絶縁体層を両側から挟む金属電極体層との3層の積層構成からなるMIMダイオードや、p型半導体層とn型半導体層との2層の積層構成からなるpn接合ダイオード、半導体層と金属電極体層との2層の積層構成からなるショットキーダイオードを形成してもよい。第4の実施の形態図15は、本発明の第4の実施の形態に係る抵抗変化型不揮発性記憶装置500の構成を示す断面図である。この抵抗変化型不揮発性記憶装置500は、図11aに示す第3の実施の形態の抵抗変化型不揮発性記憶装置400を基本構成としており、下層銅配線上に形成される電極シード層、抵抗変化素子、ダイオード素子、及び上層銅配線とを1つの構成単位として、この構成単位をこの基本構成の上にさらに2層積層した構成からなる。このように積層することにより、さらに大容量の抵抗変化型不揮発性記憶装置を実現することができる。以下、本実施の形態の抵抗変化型不揮発性記憶装置500の構成を説明する。なお、この抵抗変化型不揮発性記憶装置500では、抵抗変化素子とダイオード素子とがそれぞれ3段ずつ積層されているので、第1段目、第2段目及び第3段目のそれぞれの構成を理解しやすくするために、第1段目の構成要素については第1、第2段目の構成要素については第2、第3段目の構成要素については第3なる文言をそれぞれの名称の頭部に付して、それぞれの段の構成要素を互いに区別して表記する。第1上層銅配線24上に、第2電極シード層36が第1上層銅配線24と同様のストライプ形状に形成されている。さらにその上に第5の層間絶縁層35が形成されている。この第5の層間絶縁層35には、第1抵抗変化素子25を含む第1段目の各抵抗変化素子に対応する位置にそれぞれメモリセルホールが設けられ、各メモリセルホール中に第2貴金属電極層37、第2抵抗変化層38、及び第2抵抗変化素子40の上部電極かつ第2ダイオード素子43の下部電極として機能する第2中間電極層39とが形成されている。そして、第2中間電極層39を含む第5の層間絶縁層35上に第2ダイオード素子43と第2上層銅配線44を埋め込み形成するための第6の層間絶縁層46が形成され、第2中間電極層39に接続し、第1上層銅配線24に交差するストライプ形状に第2ダイオード素子43の第2半導体層41と第2上部電極42、および第2上層銅配線44が第6の層間絶縁層46中に埋め込み形成されている。次に、第2上層銅配線44上に、第3電極シード層48が形成されている。さらに、その上に第7の層間絶縁層47が形成されている。この第7の層間絶縁層47に第1抵抗変化素子25を含む第1段目の各抵抗変化素子及び第2抵抗変化素子40を含む第2段目の各抵抗変化素子に対応する位置にメモリセルホールが設けられ、各メモリセルホール中に第3貴金属電極層49と第3抵抗変化層50と、第3中間電極層51とが形成されている。そして、第3中間電極層51を含む第7の層間絶縁層47上に第8の層間絶縁層57が形成され、この第8の層間絶縁層57中に、第3中間電極層51に接続し、第2上層銅配線44に交差するストライプ形状に第3ダイオード素子55の第3半導体層53及び第3上部電極54と第3上層銅配線56が第8の層間絶縁層57中に埋め込み形成されている。なお、第1貴金属電極層22、第1抵抗変化層23、及び第1中間電極層30で第1抵抗変化素子25を構成している。また、第1中間電極層30、第1半導体層31、及び第1上部電極32で第1ダイオード素子33を構成している。また、第2貴金属電極層37、第2抵抗変化層38、及び第2中間電極層39で第2抵抗変化素子40を構成している。また、第2中間電極層39、第2半導体層41、及び第2上部電極42で第2ダイオード素子43を構成している。また、第3貴金属電極層49、第3抵抗変化層50、及び第3中間電極層51で第3抵抗変化素子52を構成している。また、第3中間電極層51、第3半導体層53、及び第3上部電極54で第3ダイオード素子55を構成している。下層銅配線18は、埋め込み導体17と配線15および埋め込み導体14とを介して能動素子12のソース領域12aに接続している。また、第1上層銅配線24についても同様に、埋め込み導体と半導体電極配線とを介して別の能動素子に接続されている図示省略。さらに、第2上層銅配線44は、図15に示すように、埋め込み導体45、埋め込み導体34、埋め込み導体17、配線15および埋め込み導体14を介して別の能動素子12のソース領域12aに接続されている。また、第3上層銅配線56についても、第1上層銅配線24と同様に埋め込み導体と半導体電極配線とを介して別の能動素子に接続されている図示省略。第1段目の下層銅配線18と第1上層銅配線24とは、それぞれビット線又はワード線のいずれかとなり、また、第1上層銅配線24と第2上層銅配線44とは、同様にそれぞれビット線又はワード線のいずれかとなる。ただし、第1段目において、第1上層銅配線24がビット線を構成している場合には、第2段目においてもビット線を構成し、第2上層銅配線44はワード線を構成するように設計されている。さらに、第2上層銅配線44がワード線を構成する場合には、第3上層銅配線56はビット線を構成するように設計されている。以上のように、本実施の形態の抵抗変化型不揮発性記憶装置500の場合には、それぞれの段に設けた抵抗変化素子25、第2抵抗変化素子40、及び第3抵抗変化素子52に対して個別にそれぞれダイオード素子33、第2ダイオード素子43、及び第3ダイオード素子55がそれぞれ設けられているので、それぞれの段に設けられている抵抗変化素子25、第2抵抗変化素子40、及び第3抵抗変化素子52の書き込みと読み出しを安定に、かつ確実に行うことができる。このような2段以上の多段構造の抵抗変化素子とダイオード素子を有する抵抗変化型不揮発性記憶装置500の製造工程は、基本的には第4の形態の抵抗変化型不揮発性記憶装置400において説明した製造工程を繰り返せばよい。以上、基本構成としての抵抗変化型不揮発性記憶装置400を複数積層してなる抵抗変化型不揮発性記憶装置500について説明したが、積層される基本構成は、抵抗変化型不揮発性記憶装置400には限定されない。例えば、第3の実施の形態において抵抗変化型不揮発性記憶装置400の変形例として説明した、抵抗変化型不揮発性記憶装置200又は300にダイオード素子33を追加してなる抵抗変化型不揮発性記憶装置を複数積層して、抵抗変化型不揮発性記憶装置500の変形例を構成することもできる。