"1画面表示期間のうち、信号ハイ期間にハイ電圧となり、前記信号ハイ期間以外の期間である信号ロー期間にロー電圧となるゲート信号を、対応するゲート信号線に出力する、シフトレジスタ基本回路を、複数備える、ゲート信号線駆動回路であって、各前記シフトレジスタ基本回路は、前記信号ハイ期間に応じてオン状態となり、対応するゲート信号線に前記ハイ電圧を印加する、ゲート線ハイ電圧印加回路と、前記信号ロー期間に応じてオン状態となり、対応するゲート信号線に前記ロー電圧を印加する、ゲート線ロー電圧印加回路と、前記ゲート線ハイ電圧印加回路がオフされてから、前記ゲート線ロー電圧印加回路がオンされるまでの期間の、少なくとも一部においてオン状態となり、対応するゲート信号線に前記ロー電圧を印加する、第2のゲート線ロー電圧印加回路と、を備える、ゲート信号線駆動回路。各前記シフトレジスタ基本回路の前記第2のゲート線ロー電圧印加回路のスイッチに、後段のゲート信号が入力される、ことを特徴とする、請求項1に記載のゲート信号線駆動回路。各前記シフトレジスタ基本回路は、前段の前記シフトレジスタ基本回路の前記ゲート線ロー電圧印加回路のスイッチに印加される制御電圧がオフ電圧からオン電圧に変化するタイミングに応じて、前記ゲート線ハイ電圧印加回路のスイッチにオフ電圧を印加する、ハイ電圧印加オフ制御回路、をさらに備える、請求項1に記載のゲート信号線駆動回路。各前記シフトレジスタ基本回路は、所定の周期であり互いに位相が異なる2相のクロック信号が入力するとともに、該2相のうち一方のクロック信号が前記ロー電圧から前記ハイ電圧となるタイミングで、前記ゲート線ロー電圧印加回路のスイッチに印加される制御電圧をオン電圧に昇圧する、ロー電圧印加オン制御回路を、さらに備え、該2相のうち前記一方とは他方のクロック信号が、前記ゲート線ハイ電圧印加回路に入力される、ことを特徴とする、請求項1に記載のゲート信号線駆動回路。各前記シフトレジスタ基本回路は、オン状態にあっては、前記ゲート線ハイ電圧印加回路のスイッチにオフ電圧を印加する、ハイ電圧印加駆動オフ制御回路と、オン状態にあっては、前記ゲート線ロー電圧印加回路のスイッチにオフ電圧を印加する、ロー電圧印加駆動オフ制御回路と、を備える、ことを特徴とする、請求項1乃至請求項4のいずれかに記載のゲート信号線駆動回路。各前記シフトレジスタ基本回路において、前記ハイ電圧印加駆動オフ制御回路のスイッチと、前記ロー電圧印加駆動オフ制御回路のスイッチに、該シフトレジスタ基本回路が駆動しない場合に、前記ロー電圧より高く前記ハイ電圧より低い中間電圧が印加されて、前記ハイ電圧印加駆動オフ制御回路、及び前記ロー電圧印加駆動オフ制御回路がそれぞれ、オンされる、ことを特徴とする、請求項5に記載のゲート信号線駆動回路。前記中間電圧とは、接地電圧である、ことを特徴とする、請求項6に記載のゲート信号線駆動回路。各前記シフトレジスタ基本回路において、前記ハイ電圧印加駆動オフ制御回路、及び前記ロー電圧印加駆動オフ制御回路は、該シフトレジスタ基本回路が駆動しない場合に、1画面表示期間のうち、前記複数のゲート信号線の電圧がすべて前記ロー電圧となる帰線期間の少なくとも一部において、ともにオフされ、それ以外の期間において、それぞれ、オンされる、ことを特徴とする、請求項5に記載のゲート信号線駆動回路。各前記シフトレジスタ基本回路は、前記ハイ電圧印加駆動オフ制御回路のスイッチ及び前記ロー電圧印加駆動オフ制御回路のスイッチに、オン電圧を供給する、スイッチング制御回路、をさらに備える、請求項5に記載のゲート信号線駆動回路。各前記シフトレジスタ基本回路の前記スイッチング制御回路のスイッチに、前記ロー電圧より高く前記ハイ電圧より低い中間電圧が印加され、前記スイッチング制御回路はオンされる、ことを特徴とする、請求項9に記載のゲート信号線駆動回路。各前記シフトレジスタ基本回路の前記スイッチング制御回路は、該シフトレジスタ基本回路が駆動しない場合に、1画面表示期間のうち、前記複数のゲート信号線の電圧がすべて前記ロー電圧となる帰線期間の少なくとも一部において、オフ電圧を供給し、それ以外の期間において、オン電圧を供給する、ことを特徴とする、請求項9に記載のゲート信号線駆動回路。各前記シフトレジスタ基本回路において、前記スイッチング制御回路がオン電圧を供給する際、前記スイッチング制御回路に前記ハイ電圧が入力される、ことを特徴とする、請求項10に記載のゲート信号線駆動回路。請求項1乃至請求項12のいずれかに記載のゲート信号線駆動回路を備える表示装置。例えば、特許文献1に記載のシフトレジスタ基本回路において、信号ハイ期間にオン状態となり、ゲート信号線にハイ電圧を印加するゲート線ハイ電圧印加回路トランジスタ93,94のスイッチに、信号ハイ期間の後に、後段のシフトレジスタ基本回路の内部信号によって、オフ電圧が印加され、ゲート線ハイ電圧印加回路がオフされている。また、ゲート信号線駆動回路に備えられるシフトレジスタ基本回路が、信号ハイ期間以外の期間である信号ロー期間に、ゲート信号線に安定的にロー電圧を出力するよう、信号オフ期間に応じてオン状態となり、ゲート信号線にロー電圧を印加するゲート線ロー電圧印加回路をさらに備える場合がある。その場合、ゲート線ロー電圧印加回路のスイッチを、同様に、制御する必要がある。そのためには、ゲート線ハイ電圧印加回路のスイッチやゲート線ロー電圧印加回路のスイッチに印加する電圧を制御する制御回路が必要であり、当該制御回路を制御する制御信号を、シフトレジスタ基本回路の外部より取得する必要があるので、シフトレジスタ基本回路の回路規模の増大を招くことになってしまう。本発明の目的は、このような課題を鑑みて、回路規模の増大を抑制しつつ、ゲート信号線に出力するゲート信号の電圧品質が向上される、ゲート信号線駆動回路、及び、それを用いた表示装置の提供にある。1上記課題を解決するために、本発明に係るゲート信号線駆動回路は、1画面表示期間のうち、信号ハイ期間にハイ電圧となり、前記信号ハイ期間以外の期間である信号ロー期間にロー電圧となるゲート信号を、対応するゲート信号線に出力する、シフトレジスタ基本回路を、複数備える、ゲート信号線駆動回路であって、各前記シフトレジスタ基本回路は、前記信号ハイ期間に応じてオン状態となり、対応するゲート信号線に前記ハイ電圧を印加する、ゲート線ハイ電圧印加回路と、前記信号ロー期間に応じてオン状態となり、対応するゲート信号線に前記ロー電圧を印加する、ゲート線ロー電圧印加回路と、前記ゲート線ハイ電圧印加回路がオフされてから、前記ゲート線ロー電圧印加回路がオンされるまでの期間の、少なくとも一部においてオン状態となり、対応するゲート信号線に前記ロー電圧を印加する、第2のゲート線ロー電圧印加回路と、を備える。2上記1に記載のゲート信号線駆動回路であって、各前記シフトレジスタ基本回路の前記第2のゲート線ロー電圧印加回路のスイッチに、後段のゲート信号が入力されてもよい。3上記1に記載のゲート信号線駆動回路であって、各前記シフトレジスタ基本回路は、前段の前記シフトレジスタ基本回路の前記ゲート線ロー電圧印加回路のスイッチに印加される制御電圧がオフ電圧からオン電圧に変化するタイミングに応じて、前記ゲート線ハイ電圧印加回路のスイッチにオフ電圧を印加する、ハイ電圧印加オフ制御回路、をさらに備えていてもよい。4上記1に記載のゲート信号線駆動回路であって、各前記シフトレジスタ基本回路は、所定の周期であり互いに位相が異なる2相のクロック信号が入力するとともに、該2相のうち一方のクロック信号が前記ロー電圧から前記ハイ電圧となるタイミングで、前記ゲート線ロー電圧印加回路のスイッチに印加される制御電圧をオン電圧に昇圧する、ロー電圧印加オン制御回路を、さらに備え、該2相のうち前記一方とは他方のクロック信号が、前記ゲート線ハイ電圧印加回路に入力されてもよい。5上記1乃至4のいずれかに記載のゲート信号線駆動回路であって、各前記シフトレジスタ基本回路は、オン状態にあっては、前記ゲート線ハイ電圧印加回路のスイッチにオフ電圧を印加する、ハイ電圧印加駆動オフ制御回路と、オン状態にあっては、前記ゲート線ロー電圧印加回路のスイッチにオフ電圧を印加する、ロー電圧印加駆動オフ制御回路と、を備えていてもよい。6上記5に記載のゲート信号線駆動回路であって、各前記シフトレジスタ基本回路において、前記ハイ電圧印加駆動オフ制御回路のスイッチと、前記ロー電圧印加駆動オフ制御回路のスイッチに、該シフトレジスタ基本回路が駆動しない場合に、前記ロー電圧より高く前記ハイ電圧より低い中間電圧が印加されて、前記ハイ電圧印加駆動オフ制御回路、及び前記ロー電圧印加駆動オフ制御回路がそれぞれ、オンされてもよい。7上記6に記載のゲート信号線駆動回路であって、前記中間電圧とは、接地電圧であってもよい。8上記5に記載のゲート信号線駆動回路であって、各前記シフトレジスタ基本回路において、前記ハイ電圧印加駆動オフ制御回路、及び前記ロー電圧印加駆動オフ制御回路は、該シフトレジスタ基本回路が駆動しない場合に、1画面表示期間のうち、前記複数のゲート信号線の電圧がすべて前記ロー電圧となる帰線期間の少なくとも一部において、ともにオフされ、それ以外の期間において、それぞれ、オンされてもよい。9上記5に記載のゲート信号線駆動回路であって、各前記シフトレジスタ基本回路は、前記ハイ電圧印加駆動オフ制御回路のスイッチ及び前記ロー電圧印加駆動オフ制御回路のスイッチに、オン電圧を供給する、スイッチング制御回路、をさらに備えてもよい。10上記9に記載のゲート信号線駆動回路であって、各前記シフトレジスタ基本回路の前記スイッチング制御回路のスイッチに、前記ロー電圧より高く前記ハイ電圧より低い中間電圧が印加され、前記スイッチング制御回路はオンされてもよい。11上記9に記載のゲート信号線駆動回路であって、各前記シフトレジスタ基本回路の前記スイッチング制御回路は、該シフトレジスタ基本回路が駆動しない場合に、1画面表示期間のうち、前記複数のゲート信号線の電圧がすべて前記ロー電圧となる帰線期間の少なくとも一部において、オフ電圧を供給し、それ以外の期間において、オン電圧を供給してもよい。12上記10に記載のゲート信号線駆動回路であって、各前記シフトレジスタ基本回路において、前記スイッチング制御回路がオン電圧を供給する際、前記スイッチング制御回路に前記ハイ電圧が入力されてもよい。13本発明に係る表示装置は、上記1乃至12のいずれかに記載のゲート信号線駆動回路を備えていてもよい。本発明により、回路規模の増大を抑制しつつ、ゲート信号におけるノイズが抑制されるゲート信号線駆動回路、及び、それを用いた表示装置が提供される。[第1の実施形態]本発明の第1の実施形態に係る表示装置は、たとえば、IPSInPlaneSwitching方式の液晶表示装置1であって、図1に示す当該実施形態に係る液晶表示装置1の全体斜視図の通り、TFT基板12と、当該TFT基板12に対向し、カラーフィルタが設けられたフィルタ基板11と、当該両基板に挟まれた領域に封入された液晶材料と、TFT基板12のフィルタ基板11側とは反対側に接して配置されるバックライト13と、を含んで構成されている。ここで、TFT基板12には、後述する通り、ゲート信号線105、映像信号線107、画素電極110、コモン電極111、及び、TFT109などが配置される図3参照。図2は、当該実施形態に係る液晶表示装置1のTFT基板12の構成を示すブロック構成図である。TFT基板12に、FPC20フレキシブルプリント基板が圧着により接続されており、FPC20を介して、外部より制御信号がTFT基板12に入力される。TFT基板12に、表示部27、ドライバIC21、ゲート信号線駆動回路22、RGB選択回路24、プリチャージ回路25、及び検出回路26が、備えられている。ゲート信号線駆動回路22は、表示部27の両側それぞれに配置されており、図には、表示部27の右側に配置されるゲート信号線駆動回路22Rと、表示部27左側にゲート信号線駆動回路22Lとして、それぞれ示されている。ゲート信号線駆動回路22に、ドライバIC21より制御信号が入力される。図3は、当該実施形態に係るTFT基板12主要部の等価回路の概念図である。図3に示す通り、TFT基板12において、ゲート信号線駆動回路22に接続された複数のゲート信号線105が、互いに等間隔をおいて図中横方向に延びている。ゲート信号線駆動回路22には、複数のゲート信号線105それぞれに対応して、シフトレジスタ基本回路SRが複数備えられている。例えば、ゲート信号線105が854本存在しているとき、同じく、シフトレジスタ基本回路SRが854個、ゲート信号線駆動回路22に備えられる。ドライバIC21から入力される制御信号により、各シフトレジスタ基本回路SRは、1画面を表示する期間である1フレーム期間TF1画面表示期間のうち、対応する信号ハイ期間にハイ電圧となり、それ以外の期間である信号ロー期間にロー電圧となるゲート信号を、対応するゲート信号線105に出力している。なお、ここでは、ドライバIC21が出力する制御信号115により、ゲート信号線駆動回路22に備えられる複数のシフトレジスタ基本回路SRをドライバIC21が制御しているとしたが、この例に限られない。例えば、ゲート信号線駆動回路22に、シフトレジスタ制御回路を設け、出力する制御信号により、複数のシフトレジスタ基本回路SRをシフトレジスタ制御回路が制御してもよい。この場合、外部よりFPC20を介して制御信号がシフトレジスタ制御回路に入力され、シフトレジスタ制御回路が、複数のシフトレジスタ基本回路SRへ出力する制御信号を生成する。また、RGB選択回路24に接続された複数の映像信号線107が互いに等間隔をおいて図中縦方向に延びている。そして、これらゲート信号線105及び映像信号線107により碁盤状に並ぶ表示ドットがそれぞれ区画されている。また、各ゲート信号線105と平行にコモン信号線108が図中横方向に延びている。なお、コモン信号線108が、映像信号線107と同様に、図中縦方向に延びていてもよい。ゲート信号線105及び映像信号線107により区画される各表示ドットの隅には、TFT109が形成されており、映像信号線107と画素電極110に接続されている。また、TFT109のゲート電極は、ゲート信号線105と接続されている。各表示ドットには、画素電極110に対向してコモン電極111が形成されている。以上の回路構成において、各表示ドットのコモン電極111にコモン信号線108を介して基準電圧COMが印加される。また、ゲート信号線駆動回路22より、対応するゲート信号線105にゲート信号が出力され、ゲート信号線105に接続される複数のTFT109のゲートにゲート信号の電圧が印加される。ゲート信号のハイ電圧が印加された複数のTFT109はオン状態となり、ドライバIC21がRGB選択回路24を介して対応する映像信号線107に供給する映像信号の電圧が、オン状態となるTFT109を介して、対応する画素電極110に印加される。なお、画素電極110に映像信号の電圧が供給される動作を、表示ドットに映像データを書き込むという。これにより、画素電極110とコモン電極111との間に電位差が生じ、液晶分子の配向などを制御し、それにより、バックライト13からの光を遮蔽の度合を制御し、画像を表示することとなる。図3では、簡単の説明のために、ゲート信号線駆動回路22は、図3において、表示部27の左側にのみ図示されているが、実際には、ゲート信号線駆動回路22は、表示部27の両側に配置されている。図4は、当該実施形態に係るゲート信号線駆動回路22に備えられる複数のシフトレジスタ基本回路SRのブロック図である。図には、1個のダミー回路SR0と、4個のシフトレジスタ基本回路SRが示されているが、実際には、例えば、ゲート信号線駆動回路22は、表示部27の両側にそれぞれに備えられるゲート信号線駆動回路22R,22Lからなり、それぞれがダミー回路の他に854個のシフトレジスタ基本回路SRを有しており、各シフトレジスタ基本回路SRが、対応するゲート信号線105へ、ゲート信号を出力している。ここでは、後述する順方向駆動をする複数のシフトレジスタ基本回路SRについて示しており、上から順に、1番目のシフトレジスタ基本回路SR1、2番目のシフトレジスタ基本回路SR2、3番目のシフトレジスタ基本回路SR3とし、一般には、n番目のシフトレジスタ基本回路SRnとする。当該実施形態に係るゲート信号線駆動回路22において、1番目、2番目、3番目、854番目のシフトレジスタ基本回路SRが、1フレーム期間TFのうち、上から順に、ハイ電圧となるゲート信号を、対応するゲート信号線105へそれぞれ出力している。すなわち、1番目のゲート信号G1、2番目のゲート信号G2、3番目のゲート信号G3、854番目のゲート信号G854は、1フレーム期間TFのうち、この順に、ハイ電圧となる信号ハイ期間が続いている。これを、順方向駆動とすると、当該実施形態に係るゲート信号線駆動回路22は、順方向駆動を行うことが出来る。図2に示す通り、表示部27の右側にゲート信号線駆動回路22Rが、表示部27の左側にゲート信号線駆動回路22Lが、配置されており、ともに、順方向駆動のみを行うことが出来る。それゆえ、ゲート信号線駆動回路22Rに備えられる854個のシフトレジスタ基本回路SRと、ゲート信号線駆動回路22Lに備えられる854個のシフトレジスタ基本回路SRとは、ともに、順方向駆動を行い、それぞれに備えられるn番目のシフトレジスタ基本回路SRnは、同じ信号ハイ期間にハイ電圧となる同じゲート信号Gnを、表示部27へ出力する。ゲート信号線駆動回路22R,22Lが、表示部27の両側にそれぞれ配置されることにより、各シフトレジスタ基本回路SRにかかる負荷を半分にすることが出来る。また、各シフトレジスタ基本回路SRにかかる負荷が問題にならないときには、ゲート信号線駆動回路22を、表示部27の片側にのみ配置すればよい。ドライバIC21がゲート信号線駆動回路22へ入力する制御信号115とは、2相のクロック信号VCK1,VCK2と、ロー電圧電源線VGLと、緩衝電圧電源線VDDと、1画面フレーム表示のトリガとなるスタート信号VRESなどである。ここで、一般に、m相のクロック信号について説明する。m相のクロック信号は、ともに、所定の周期Tで、互いに位相が異なるクロック信号である。クロック信号の周期をTとして、m相のクロック信号の場合、1周期Tは、T/mの期間に細分化することが出来る。T/mの期間を1クロックと呼ぶこととすると、1周期Tは、mクロックからなっている。m相のクロック信号は、順番にハイ電圧になるよう、並んでいる。あるクロックを第1クロックとして、第1クロックにハイ電圧となるクロック信号を、クロック信号VCK1とする。クロック信号VCK1は、第1クロックにハイ電圧となり、それ以外のクロックにはロー電圧となっている。ある1周期Tの期間において、クロック信号VCK1,VCK2,VCK3,VCKmは、第1クロック、第2クロック、第3クロック、、第mクロックに、順にハイ電圧になっている。ここで、隣り合う2個のクロック信号がそれぞれハイ電圧となっている期間の間に、ともにロー電圧となっている期間が存在していてもよい。すなわち、あるクロック信号がハイ電圧となっているクロックに、一部、当該クロック信号がロー電圧である期間が含まれていてもよい。また、各クロック信号のロー電圧を、ロー電圧電源線VGLと同じ電圧とし、各クロック信号のハイ電圧を、ハイ電圧電源線VGH図示せずと同じ電圧とする。次に、各シフトレジスタ基本回路SRの入力端子及び出力端子について説明する。n番目のシフトレジスタ基本回路SRnは、4個の入力端子IN1,IN2,IN3,IN4と、3個の出力端子OUT1,OUT2,OUT3とを有し、さらに、n番目のシフトレジスタ基本回路SRnに入力する2相のクロック信号VCK1,VCK2の一方がVnと、他方がVn1として示されている。ここで、一般に、m相のクロック信号が入力されるとき、Vnm=Vn=Vn-mであるとし、当該実施形態に係るゲート信号線駆動回路22では、2相m=2のクロック信号VCK1,VCK2が入力されているので、Vn2=Vn=Vn-2,Vn1=Vn-1である。n番目のシフトレジスタ基本回路SRnの出力端子OUT1よりゲート信号Gnが、出力端子OUT2より、後述するノードNBnが、出力端子OUT3より、後述するノードNCnが、それぞれ出力する。出力端子OUT1は、対応するゲート信号線105に接続されている。そして、n番目のシフトレジスタ基本回路SRnの入力端子IN1へは、n1番目のシフトレジスタ基本回路SRn1より出力されるn1番目のゲート信号Gn1が、2個の入力端子IN2,IN3へは、n-1番目のシフトレジスタ基本回路SRn-1の出力端子OUT2,OUT3よりそれぞれ出力されるノードNBn-1,NCn-1が、入力端子IN4へはスタート信号VRESが、それぞれ入力される。ここで、順方向の順に、ハイ電圧となるゲート信号を出力する複数のシフトレジスタ基本回路SRのうち、一般に、n番目のシフトレジスタ基本回路SRnにとって、前段のシフトレジスタ基本回路SRとは、n-1番目のシフトレジスタ基本回路SRn-1を指し、後段のシフトレジスタ基本回路SRとは、n1番目のシフトレジスタ基本回路SRn1を指している。奇数番目のシフトレジスタ基本回路SRのVnにはクロック信号VCK1が、Vn1にはクロック信号VCK2が、それぞれ入力される。他方、偶数番目のシフトレジスタ基本回路SRのVnにはクロック信号VCK2が、Vn1にはクロック信号VCK1が、それぞれ入力される。すなわち、nが奇数のとき、Vnとはクロック信号VCK1であり、Vn1とはクロック信号VCK2であり、nが偶数のときは、Vnとはクロック信号VCK2であり、Vn1とはクロック信号VCK1である。なお、1番目のシフトレジスタ基本回路SR1の前段に、ダミー回路SR0が配置されている。ダミー回路SR0の入力端子IN2には、スタート信号VRESが入力される。ダミー回路SR0は、入力端子IN1,IN3,IN4及び出力端子OUT1は必ずしも必要ではなく、省略することができる。図5は、当該実施形態に係るゲート信号線駆動回路22のn番目のシフトレジスタ基本回路SRnの回路図である。図5に示す通り、ゲート線ハイ電圧印加回路トランジスタT1のスイッチゲートに印加される電圧がノードNAであり、次段制御信号出力回路トランジスタT14とトランジスタT3が出力する信号電圧がノードNBであり、ゲート線ロー電圧印加回路トランジスタT9のスイッチゲートに印加される電圧制御電圧がノードNCである。ここでは、n番目のシフトレジスタ基本回路SRnのノードNA,NB,NCであることを明らかにするために、それぞれノードNAn,NBn,NCnと、図5に示されている。なお、図5に示すトランジスタは、n型TFTであり、当該トランジスタに用いられる半導体は、低温ポリシリコンLowTemperaturePolySilicon:以下、LTPSである。LTPSは、例えば、基板上に成膜したアモルファスシリコン膜を100~600°C程度の低温で溶解した後、結晶化させることにより、形成される。LTPSの移動度は、10~600cm2/Vs程度である。LTPSを用いたトランジスタのソースドレイン間の耐圧は、比較的低く、トランジスタがオフ状態のときに、ソースとドレインの間に、もれ電流リーク電流が流れるという問題がある。当該実施形態に係るトランジスタは、直列に接続される2個のトランジスタとすることにより、オフ状態におけるリーク電流を抑制している。しかし、当該トランジスタは、直列に接続される2個のトランジスタに限定されることはなく、各トランジスタのソースドレイン間の耐圧が使用する電圧に対して十分に大きいときには1個のトランジスタでもあってもよいし、逆に、各トランジスタのソースドレイン間の耐圧が使用する電圧に対してさらに小さいときには、直列に接続される3個以上のトランジスタであってもよいし、それ以外の構造であってもよい。また、ここでは、当該トランジスタに用いられる半導体は、LTPSとしたが、これに限定されることがないのはいうまでもない。n型TFTは、ゲート電位がソース電位と比べて、閾値電圧VTHより高くなるとき、オン状態となる。n型TFTをオン状態とする電圧が、オン電圧である。また、同様に、オフ状態とする電圧が、オフ電圧である。なお、ここでは、当該実施形態に係るトランジスタを、n型TFTとして説明しているが、本発明をp型TFTに適用することは可能である。ただし、p型TFTは、ゲート電位がソース電位と比べて、閾値電圧VTHより低くなるとき、オン状態となる。その電圧をオン電圧として、同様に、オフ状態とする電圧をオフ電圧とすればよい。本発明の特徴は、シフトレジスタ基本回路SRが、オン状態にあって出力端子OUT1に対してロー電圧を出力する第2のゲート線ロー電圧印加回路トランジスタT10を備えている点にある。n番目のシフトレジスタ基本回路SRnにおいて、ゲート線ハイ電圧印加回路トランジスタT1が、信号ハイ期間に、出力端子OUT1にハイ電圧を印加する。そして、ゲート線ハイ電圧印加回路がオフされてから、ゲート線ロー電圧印加回路トランジスタT9がオンされるまでの期間の、少なくとも一部において、第2のゲート線ロー電圧印加回路はオン状態となり、出力端子OUT1にロー電圧を印加する。これにより、第2のゲート線ロー電圧印加回路がオン状態となっている期間、出力端子OUT1に対して安定的にロー電圧が印加され、n番目のシフトレジスタ基本回路SRnは、より高品質のゲート信号Gnを出力することが出来る。次に、図5に示す、当該実施形態に係るゲート信号線駆動回路22のn番目のシフトレジスタ基本回路SRnの回路図の構成について、説明する。トランジスタT1は、ゲート線ハイ電圧印加回路である。2相のクロック信号VCK1,VCK2のいずれかである、クロック信号Vnが、トランジスタT1の入力側に接続され、出力端子OUT1が、トランジスタT1の出力側に接続されている。トランジスタT1のゲートに印加される電圧が、ノードNAnである。信号ハイ期間に応じて、ノードNAnがオン電圧となり、ノードNAnがオン電圧であるとき、トランジスタT1はオン状態となり、トランジスタT1は、入力されるクロック信号Vnを、出力端子OUT1に印加する。クロック信号Vnは、信号ハイ期間にハイ電圧となっているので、出力端子OUT1より出力されるゲート信号Gnは、信号ハイ期間にハイ電圧となっている。トランジスタT2は、電圧緩衝回路であり、急激な電圧変化を緩衝する役割を担っている。トランジスタT2のゲートには、緩衝電圧電源線VDDの電圧である緩衝電圧が接続されている。ここで、緩衝電圧とは、ハイ電圧とロー電圧の間にあるいずれかの電圧であり、ロー電圧に対してトランジスタがオンされるのに十分な電圧である。例えば、ハイ電圧が10Vであり、ロー電圧が-7Vであるとき、緩衝電圧は、-7Vより高く10Vより低い適当な電圧を選択すればよく、例えば、5Vである。さらに、緩衝電圧を接地電圧GND=0Vとすると、とくに電圧源を必要とせず、消費電力の低減が実現出来る。トランジスタT2は、入力端子IN2と、ノードNAnの間に、配置されている。ここでは、便宜上、トランジスタT2の入力側が入力端子IN2と、トランジスタT2の出力側がノードNAnと接続されているとする。よって、トランジスタT2は、ノードNAnがロー電圧であるとき、緩衝電圧によりオン状態となっている。入力端子IN2に緩衝電圧より高い電圧が入力するとき、該高い電圧を降圧して、トランジスタT2は、緩衝電圧をノードNAnに印加する。すなわち、ノードNAnのオン電圧とは、緩衝電圧となっている。また、後述する通り、ノードNAnは、ブートストラップ効果により、通常のオン電圧より高い電圧となる場合が生じるが、この場合に、トランジスタT2は、入力端子IN2の電圧が、緩衝電圧より上昇するのを抑制する。トランジスタT2の入力側に、入力端子IN2と並列に、トランジスタT8の出力側が接続されている。トランジスタT8は、ハイ電圧印加オフ制御回路である。トランジスタT8の入力側には、ロー電圧電源線VGLが接続されており、トランジスタT8のゲートには、入力端子IN3が接続されている。よって、入力端子IN3にオン電圧が印加されるとき、トランジスタT8はオン状態となり、トランジスタT8は、トランジスタT2の入力側に、ロー電圧電源線VGLのロー電圧オフ電圧を印加する。このとき、トランジスタT2のゲートに印加される緩衝電圧電源線VDDの緩衝電圧によりオン状態となっており、トランジスタT2は、ノードNAnにオフ電圧を印加する。すなわち、オン状態にあって、トランジスタT8は、ノードNAnにオフ電圧を印加する、ハイ電圧印加オフ制御回路である。トランジスタT14及びトランジスタT3は、次段制御信号出力回路である。トランジスタT14の入力側には、クロック信号Vnが接続され、トランジスタT14のゲートには、ノードNAnが接続されている。トランジスタT14の出力側には、トランジスタT3の入力側とゲートが接続されており、ダイオード接続となっている。トランジスタT3の出力側には、出力端子OUT2が接続されている。よって、ノードNAnがオン電圧となるとき、トランジスタT1同様に、トランジスタT14はオン状態となり、トランジスタT14は、入力されるクロック信号Vnを出力側より出力する。クロック信号Vnは、前述の通り、信号ハイ期間にハイ電圧となっているので、信号ハイ期間に、トランジスタT3はオン状態となり、トランジスタT3は、出力端子OUT2に、クロック信号Vnのハイ電圧を印加する。なお、出力端子OUT2の電圧が、ノードNBnである。また、トランジスタT3はダイオード接続されているので、トランジスタT3の出力側が入力側より高い電圧となっているとき、トランジスタT3はオフ状態となる。トランジスタT9は、ゲート線ロー電圧印加回路である。ロー電圧電源線VGLが、トランジスタT9の入力側に接続され、出力端子OUT1が、トランジスタT9の出力側に接続されている。トランジスタT9のゲートに印加される電圧が、ノードNCnであり、出力端子OUT3には、ノードNCnが印加される。ノードNCnがオン電圧であるとき、トランジスタT9はオン状態となり、トランジスタT9は、ロー電圧電源線VGLのロー電圧を、出力端子OUT1に印加する。トランジスタT7は、オン状態にあっては、ノードNCにオフ電圧を印加する、ロー電圧印加オフ制御回路である。トランジスタT7の入力側には、ロー電圧電源線VGLが接続されており、トランジスタT7の出力側には、ノードNCnが接続されており、トランジスタT7のゲートには、入力端子IN2及びトランジスタT8の出力側が接続されている。よって、入力端子IN2がハイ電圧となっているとき、トランジスタT7はオン状態となり、トランジスタT7は、ノードNCnに、ロー電圧電源線VGLのロー電圧オフ電圧を印加する。さらに、トランジスタT8がオン状態となり、トランジスタT7のゲートにロー電圧オフ電圧が印加されると、トランジスタT7はオフされる。ロー電圧印加オン制御回路29は、トランジスタT4、トランジスタT5、トランジスタT6、及び、容量C1を含んで構成されており、ノードNCをオン電圧に昇圧する、昇圧回路である。トランジスタT4の入力側とゲートが、クロック信号Vn1に接続されており、ダイオード接続となっている。トランジスタT4の出力側と、トランジスタT6の入力側の間には、トランジスタT5が配置されている。トランジスタT5は、トランジスタT2と同様に電圧緩衝回路であり、トランジスタT5のゲートには、緩衝電圧電源線VDDが接続されている。トランジスタT6のゲートと入力側との間に、容量C1が配置されている。トランジスタT6のゲートには、クロック信号Vnが接続されており、トランジスタT6の出力側がノードNCnに接続されている。なお、容量C1の図中上側の電極を第1電極、図中下側の電極を第2電極とする。クロック信号Vnがロー電圧であり、クロック信号Vn1がハイ電圧であるとき、トランジスタT4はオン状態となっており、トランジスタT4の出力側はハイ電圧となる。このとき、オン状態となっているトランジスタT5によって降圧され、トランジスタT5の出力側は、緩衝電圧電源線VDDの緩衝電圧オン電圧となっている。よって、トランジスタT6の入力側及び容量C1の第1電極はオン電圧となっている。また、トランジスタT6のゲート及び容量C1の第2電極はロー電圧となっており、トランジスタT6はオフ状態となっているとともに、容量C1は、第1電極が第2電極より高くなるよう充電されている。そして、クロック信号Vn1がハイ電圧からロー電圧へ変化し、その後、クロック信号Vnがロー電圧からハイ電圧へ変化する。クロック信号Vn1がハイ電圧からロー電圧に変化することにより、トランジスタT4はオフされる。また、クロック信号Vnがロー電圧からハイ電圧に変化することにより、容量C1の第2電極がハイ電圧となるとともに、容量C1のカップリングにより、容量C1の第1電極の電圧が上昇する。それゆえ、トランジスタT6がオンされ、容量C1の第1電極に蓄えられた正電荷が、オン状態となっているトランジスタT6を介してノードNCnへ移動することにより、ノードNCnが昇圧される。すなわち、クロック信号Vnがロー電圧からハイ電圧となるタイミングで、ロー電圧印加オン制御回路29は、ノードNCnをオン電圧に昇圧する。そして、クロック信号Vnがハイ電圧からロー電圧へ変化し、その後、クロック信号Vn1がロー電圧からハイ電圧へ変化する。トランジスタT6がオフ状態となり、容量C1が再び充電される。これを繰り返すことにより、ノードNCnは、オン電圧に維持されることとなる。トランジスタT10は、第2のゲート線ロー電圧印加回路である。トランジスタT9と同様に、ロー電圧電源線VGLが、トランジスタT10の入力側に接続され、出力端子OUT1が、トランジスタT10の出力側に接続されている。すなわち、トランジスタT10は、出力端子OUT1に対して、トランジスタT9と並列に配置される。トランジスタT10のゲートには、入力端子IN1が接続される。入力端子IN1にオン電圧が印加されると、トランジスタT10はオン状態となり、トランジスタT10は、ロー電圧電源線VGLのロー電圧を、出力端子OUT1に印加する。トランジスタT11は、リセット回路である。トランジスタT11の入力側とゲートには、入力端子IN4が接続されており、ダイオード接続となっている。そして、入力端子IN4に、スタート信号VRESが入力される。また、トランジスタT11の出力側には、ノードNCnが接続されている。スタート信号VRESは、1フレーム期間TFのスタート時にオン電圧となり、それ以外の期間において、オフ電圧となっている。よって、スタート信号VRESがオン電圧となっているとき、スタート信号VRESに接続される各シフトレジスタ基本回路SRのトランジスタT11は、一斉にオン状態となり、各シフトレジスタ基本回路SRのノードNCに、オン電圧を印加する。これにより、ロー電圧印加オン制御回路29に加えて、トランジスタT11により、ノードNCnは、信号ロー期間に応じて、安定的にオン電圧に維持され、オン状態となるトランジスタT9が、出力端子OUT1にロー電圧を安定的に印加する。図6は、当該実施形態に係るゲート信号線駆動回路22の駆動を示す図である。図6には、n番目のシフトレジスタ基本回路SRnが、奇数番目のシフトレジスタ基本回路SRである場合について示されており、クロック信号Vnは、クロック信号VCK1であり、クロック信号Vn-1は、クロック信号VCK2である。図6には、スタート信号VRESと、クロック信号Vn-1,Vnと、n-1番目及びn番目のシフトレジスタ基本回路SRn-1,SRnそれぞれのノードNA及びNCと、n-1番目からn1番目のゲート信号Gn-1,Gn,Gn1とが、時間経過とともに示されている。図に示す期間クロックを、それぞれP1,P2,P3,P4,P5と、図に示す時刻をそれぞれt1,t2,t3とする。なお、前述の通り、2相のクロック信号がともにロー電圧となっている期間が存在しているので、例えば、期間P1は、クロック信号Vnがハイ電圧となっている期間に加えて、クロック信号Vnがロー電圧となっている期間を含んでいる。なお、n番目のシフトレジスタ基本回路SRnのノードNBnは、n1番目のシフトレジスタ基本回路SRn1のノードNAn1がオン電圧となっている期間と同じ期間に、オン電圧以上になっている。n番目のシフトレジスタ基本回路SRnの入力端子IN2には、n-1番目のシフトレジスタ基本回路SRn-1のノードNBn-1が入力され、同様に、n番目のシフトレジスタ基本回路SRnの入力端子IN3には、ノードNCn-1が入力される。また、各シフトレジスタ基本回路SRの入力端子IN4には、スタート信号VRESが入力される。図6に示す通り、スタート信号VRESがロー電圧からハイ電圧に変化してから、再びロー電圧からハイ電圧に変化するまで期間を、1フレーム期間TFとする。よって、スタート信号VRESは、1フレーム期間TFの始まりを定義する信号でもある。前述の通り、1フレーム期間TFのスタート時に、スタート信号VRESがオン電圧となり、各シフトレジスタ基本回路SRのリセット回路トランジスタT11は、ノードNCにオン電圧を印加する。そして、期間P1において、ノードNAn-1はオン電圧であり、ノードNCn-1はオフ電圧ロー電圧である。また、期間P1において、n-1番目のゲート信号Gn-1はロー電圧であり、後述する通り、ノードNBn-1はロー電圧である。ここで、n番目のシフトレジスタ基本回路SRnにおける駆動について説明する。期間P1において、入力端子IN2に入力されるノードNBn-1がロー電圧となっており、さらに、入力端子IN3に入力されるノードNCn-1はオフ電圧となっていることにより、トランジスタT8がオフ状態となっている。それゆえ、トランジスタT2の入力側はロー電圧オフ電圧であり、オン状態となっているトランジスタT2を介して、ノードNAnは、オフ電圧に維持されている。ノードNAnがオフ電圧となっていることにより、トランジスタT1及びトランジスタT14はオフ状態である。よって、ノードNBnはロー電圧に維持されている。また、ノードNCnは、ロー電圧印加オン制御回路29によって、オン電圧に維持されている。時刻t1に、クロック信号Vn-1がロー電圧からハイ電圧に変化する。ゲート信号Gn-1がロー電圧からハイ電圧に変化するのに伴い、ノードNBn-1は、ロー電圧からハイ電圧に変化する。よって、オン状態となっているトランジスタT2を介して、ノードNAnがオフ電圧からオン電圧へ変化する。なお、トランジスタT8はオフ状態で維持される。また、トランジスタT7のゲートがロー電圧からハイ電圧へ変化するので、トランジスタT7がオンされ、ノードNCnがオン電圧からオフ電圧へ変化する。以上により、期間P2において、ノードNAnはオン電圧であり、ノードNCnはオフ電圧である。なお、ノードNAnがオン電圧となっていることにより、トランジスタT1及びトランジスタT14はオン状態である。しかし、期間P2において、クロック信号Vnはロー電圧となっているので、トランジスタT1は出力端子OUT1に、クロック信号Vnのロー電圧を印加するので、ゲート信号Gnはロー電圧で維持される。また、同様に、トランジスタT14はトランジスタT3のゲートと入力側にロー電圧を印加し、トランジスタT3はオフ状態となる。よって、後述する通り、ゲート信号Gnと同様に、ノードNBnはロー電圧で維持される。期間P3一部を除くに、クロック信号Vnはハイ電圧となっており、クロック信号Vnがハイ電圧となっている期間、オン状態となっているトランジスタT1が、クロック信号Vnのハイ電圧を、出力端子OUT1に、ハイ電圧を印加する。すなわち、期間P3にクロック信号Vnがハイ電圧となっている期間が、信号ハイ期間であり、信号ハイ期間の間、出力端子OUT1より出力されるゲート信号Gnはハイ電圧となっている。同様に、信号ハイ期間に、オン状態となっているトランジスタT14が、クロック信号Vnのハイ電圧を出力し、オン状態となっているトランジスタT3を介して、出力端子OUT2に印加される電圧であるノードNBnはハイ電圧となる。ここで、実際には、期間P2において、ノードNAnはオン電圧であり、クロック信号Vnのハイ電圧より低い電圧となっている。この電圧では、期間P3において、トランジスタT1を十分にオンすることが出来ないが、トランジスタT1のゲートと出力側の間には、寄生容量C図示せずが発生するように、トランジスタT1は形成されている。期間P2に、ノードNAnの電圧はオン電圧となっており、この電圧が寄生容量Cに充電されている。期間P3の始まりの時刻において、ノードNAnはオン電圧に維持され、トランジスタT1はオン状態で維持される。オン状態のトランジスタT1の入力側に、ハイ電圧となるクロック信号Vnが入力され、トランジスタT1出力側の電圧が上昇する。その際、寄生容量Cの容量カップリングにより、出力側の電圧に寄生容量Cの電圧を加えた電圧に、ノードNAnは昇圧される。これを、ブートストラップ効果と呼んでいる。これにより、トランジスタT1は十分にオン状態となり、出力端子OUT1より出力されるゲート信号Gnは、入力されるクロック信号Vnのハイ電圧とほぼ同電圧に昇圧される。図6には、期間P3にゲート信号Gnがハイ電圧となっている期間、ノードNAnの電圧がブートストラップ効果によって昇圧されている状態が示されている。なお、トランジスタT1において、ゲートと出力側の間に生じる寄生容量が大きく、ゲートと入力側の間に生じる寄生容量が小さくなるよう、トランジスタT1を形成するのが望ましい。また、ゲートと出力側の間に存在する寄生容量が十分に大きくない場合は、ゲートと出力側の間に、容量を配置すればよい。ブートストラップ効果により、ノードNAnはオン電圧より高い電圧に昇圧される場合であっても、オン状態となってるトランジスタT2が緩衝電圧に降圧することにより、入力端子IN2の電圧は、オン電圧となる。すなわち、期間P3に、入力端子IN2に接続されるノードNBn-1は、オン電圧となる。時刻t2に、クロック信号Vn-1がロー電圧からハイ電圧に変化する。これに伴い、n-1番目のシフトレジスタ基本回路SRn-1のロー電圧印加オン制御回路29により、ノードNCn-1は、オフ電圧からオン電圧に変化する。よって、ノードNCn-1が入力される入力端子IN3に接続されているトランジスタT8のゲートがオフ電圧からオン電圧に変化し、トランジスタT8はオンされ、トランジスタT8は、ロー電圧電源線VGLのロー電圧オフ電圧を、トランジスタT2の入力側に印加する。オン状態のトランジスタT2を介して、ノードNAnがオン電圧からオフ電圧に変化する。すなわち、ノードNCn-1がオフ電圧からオン電圧に変化するタイミングに応じて、オンされるトランジスタT8により、ノードNAnにオフ電圧が印加され、トランジスタT1及びトランジスタT14がオフされる。同時に、オンされたトランジスタT8により、トランジスタT7のゲートがオン電圧からオフ電圧に変化するので、トランジスタT7がオフされる。よって、期間P4に、ノードNAnがオフ電圧となっており、トランジスタT1及びトランジスタT14はオフ状態となる。また、期間P4には、クロック信号Vnがロー電圧となっているので、トランジスタT6はオフ状態となっており、ノードNCnはオフ電圧に維持されている。その結果、トランジスタT9はオフ状態で維持される。よって、期間P4には、トランジスタT1及びトランジスタT9がともに、オフ状態となっているので、もしもトランジスタT10がないとすると、出力端子OUT1はフロート状態となってしまう。しかし、トランジスタT10のゲートと接続される入力端子IN1に、n1番目のゲート信号Gn1が入力されており、時刻t2に、ゲート信号Gn1がロー電圧からハイ電圧へ変化し、トランジスタT10がオンされる。よって、n1番目のゲート信号Gn1の信号ハイ期間に、トランジスタT10がオン状態となり、トランジスタT10が、ロー電圧電源線VGLのロー電圧を、出力端子OUT1に印加している。図6には、期間P4に、ノードNCnはオフ電圧に維持されているが、ゲート信号Gn1がハイ電圧となり、トランジスタT10がオン状態となっている期間が、ノードNCnの電圧に重ねて、斜線で示している。すなわち、トランジスタT10は、ノードNAnがオン電圧からロー電圧に変化して、ノードNCnがオフ電圧からオン電圧に変化するまでの期間の、少なくとも一部においてオン状態となっており、オン状態となっている期間が、斜線で示される期間である。クロック信号Vn-1がハイ電圧からロー電圧に変化した後、時刻t3に、クロック信号Vnがロー電圧からハイ電圧に変化し、ロー電圧印加オン制御回路29によって、ノードNCnはオフ電圧からオン電圧に変化する。よって、期間P5に、ノードNCnはオン電圧となり、期間P5後も、ロー電圧印加オン制御回路29が周期的に2クロック毎にノードNCnをオン電圧に昇圧するので、ノードNCnはオン電圧で維持される。なお、時刻t2に、ノードNCn-1がオフ電圧からオン電圧に変化することにより、トランジスタT8はオンされ、トランジスタT8は、ロー電圧電源線VGLのロー電圧を、トランジスタT2の入力側とともに、入力端子IN2に印加する。よって、入力端子IN2に接続されているn-1番目のシフトレジスタ基本回路SRn-1のノードNBn-1は、オン電圧からロー電圧オフ電圧となる。その後、ノードNCn-1がオン電圧に維持されるので、その間、ノードNBn-1はロー電圧で維持されることとなる。同様に、時刻t3に、ノードNCnがオフ電圧からオン電圧に変化することにより、ノードNBnは、オン電圧からロー電圧オフ電圧となり、その後、ロー電圧で維持される。また、時刻t1にノードNCnがオン電圧からオフ電圧に変化することにより、n1番目のシフトレジスタ基本回路SRn1のトランジスタT8はオフ状態となるが、期間P2に、n1番目のシフトレジスタ基本回路SRn1の入力端子IN2はロー電圧で維持され、ノードNBnは同様に、ロー電圧で維持される。それゆえ、ノードNBnは、期間P3と期間P4に、オン電圧以上となっており、この期間は、ノードNAn1がオン電圧となっている期間と等しい。ここで、n番目のシフトレジスタ基本回路SRnの入力端子IN2に、ノードNBn-1が入力されるとしている。これにより、n番目のゲート信号Gnが、n1番目次段の入力端子IN2の電圧変化の影響を直接受けることがなく、ゲート信号Gnの品質向上に寄与している。しかし、当該実施形態に係るゲート信号線駆動回路22のように、順方向のみ駆動する場合には、ノードNBn-1へ、n-1番目前段のゲート信号Gn-1が入力されるとしてもよい。この場合、トランジスタT8が出力する電圧やノードNAnの電圧により、n-1番目のゲート信号Gn-1が影響を受けるのを抑制するために、トランジスタT3を、入力端子IN2と、トランジスタT2の入力側トランジスタT8の出力側と、の間に設ける必要がある。この場合、トランジスタT14を新たに設ける必要がなくなり、回路規模が縮小される。また、ここで、ゲート信号線駆動回路22に入力されるクロック信号は、2相のクロック信号VCK1,VCK2としている。2相のクロック信号VCK1,VCK2を用いることにより、ロー電圧印加オン制御回路29が2クロック毎にノードNCnをオン電圧に昇圧している。それゆえ、図6に示す通り、時刻t2に、ノードNAnがオン電圧からオフ電圧に変化した後、1クロック後である時刻t3に、ロー電圧印加オン制御回路29がノードNCnをオフ電圧からオン電圧に変化させている。すなわち、ロー電圧印加オン制御回路29は、外部から制御信号を必要とせず、2相のクロック信号によって、時刻t3に、ノードNCnをオフ電圧からオン電圧に変化させている。これにより、外部から制御信号を必要としないことにより、回路規模の縮小が実現出来ている。さらに、ゲート信号線駆動回路22に入力されるクロック信号は、2相のクロック信号VCK1,VCK2に限られず、一般に、m相mは2以上のクロック信号がゲート信号線駆動回路22に入力されていてもよい。各シフトレジスタ基本回路SRにおいて、ノードNAがオン電圧からオフ電圧に変化するタイミングと、ロー電圧印加オン制御回路29がノードNCを昇圧するタイミングとの間に、期間が存在する時間差が生じる場合に、この期間の少なくとも一部において、第2のゲート線ロー電圧印加回路トランジスタT10がオン状態となり、第2のゲート線ロー電圧印加回路が、出力端子OUT1にロー電圧を印加すればよい。なお、図4に示すダミー回路SR0には、トランジスタT8及びトランジスタT11を配置しなくてもよい。このように、1番目のシフトレジスタ基本回路SR1の前段に1以上のダミー回路を配置することにより、外部から新たに制御信号を入力しなくても、必要なクロックが生成可能となる。また、例えばシフトレジスタ基本回路が854個ある場合、854番目のシフトレジスタ基本回路SR854の次に、ダミー回路SR855を設け、当該ダミー回路SR855が出力するダミーのゲート信号G855が、854番目のシフトレジスタ基本回路SR854の入力端子IN1に入力されるように接続すればよい。同様に、ダミー回路SR855により、外部から新たな制御信号を入力しなくても、必要なクロックが生成可能となる。[第2の実施形態]本発明の第2の実施形態に係る表示装置は、第1の実施形態に係る表示装置と、基本的には同じ構成をしている。第1の実施形態に係る表示装置との主な違いは、当該実施形態に係るゲート信号線駆動回路22は、双方向駆動が可能であり、順方向駆動又は逆方向駆動のいずれかを選択して駆動することが出来る点にある。第1の実施形態に係るゲート信号線駆動回路22は、図2の右側に示すゲート信号線駆動回路22Rと、図2の左側に示すゲート信号線駆動回路22Lとが、ともに、順方向駆動を行っている。これに対して、当該実施形態に係るゲート信号線駆動回路22においては、例えば、図2の右側に示すゲート信号線駆動回路22Rが駆動すると、図2の左側に示すゲート信号線駆動回路22Lは駆動しない。このとき、ゲート信号線駆動回路22Rは、ハイ電圧となるゲート信号を、順方向の順に、対応するゲート信号線105に出力する順方向駆動をする。また、図2の左側に示すゲート信号線駆動回路22Lが駆動すると、図2の右側に示すゲート信号線駆動回路22Rは駆動しない。このとき、ゲート信号線駆動回路22Lは、ハイ電圧となるゲート信号を、上記順方向とは逆となる順逆方向の順に、対応するゲート信号線105に出力する逆方向駆動をする。そして、例えば、ゲート信号線105が854本ある場合、順方向駆動を行うゲート信号線駆動回路22R、及び逆方向駆動を行うゲート信号線駆動回路22Lは、それぞれ、854個のシフトレジスタ基本回路SRとを、備えている。図4に示す複数のシフトレジスタ基本回路SRのブロック図は、順方向駆動を行う場合について示してあり、順方向駆動を行うゲート信号線駆動回路22Rに備えられる複数のシフトレジスタ基本回路SRに対応している。ここで、図4に示す、2相のクロック信号VCK1,VCK2、及び、スタート信号VRESを、それぞれ、右側のゲート信号線駆動回路22Rに接続されていることを明らかとするために、2相のクロック信号VCK1R,VCK2R、及び、スタート信号VRESRとし、同様に、逆方向駆動を行うゲート信号線駆動回路22Lに接続されていることを明らかにするために、2相のクロック信号VCK1L,VCK2L、及び、スタート信号VRESLとする。当該実施形態に係るゲート信号線駆動回路22R,22Lには、それぞれ、駆動方向制御線VDRR,VDRLがさらに接続されている。なお、逆方向駆動を行うゲート信号線駆動回路22Lにおいて、n番目のシフトレジスタ基本回路SRnの入力端子IN2,IN3には、n1番目のシフトレジスタ基本回路SRn1の出力端子OUT2,OUT3よりそれぞれ出力されるノードNBn1,ノードNCn1がそれぞれ入力される。また、n番目のシフトレジスタ基本回路SRnの入力端子IN1には、n-1番目のゲート信号Gn-1が入力される。逆方向の順に、ハイ電圧となるゲート信号を出力する複数のシフトレジスタ基本回路SRのうち、一般に、n番目のシフトレジスタ基本回路SRnにとって、前段のシフトレジスタ基本回路SRとは、n1番目のシフトレジスタ基本回路SRn1を指し、後段のシフトレジスタ基本回路SRとは、n-1番目のシフトレジスタ基本回路SRn-1を指している。また、854番目のシフトレジスタ基本回路SR854の前段に、ダミー回路SR855が配置され、図4に示すダミー回路SR0と同様に、入力端子IN2に、スタート信号VRESが入力される。1番目のシフトレジスタ基本回路SR1の後段に、ダミー回路SR0が配置され、1番目のシフトレジスタ基本回路SR1の入力端子IN1に、ダミー回路SR0が出力するダミーのゲート信号G0が入力される。図7は、当該実施形態に係る順方向駆動を行うゲート信号線駆動回路22Rのn番目のシフトレジスタ基本回路SRnの回路図である。図5に示す第1の実施形態に係るn番目のシフトレジスタ基本回路SRnとの主な違いは、図7に示す当該実施形態に係るn番目のシフトレジスタ基本回路SRnは、駆動方向制御線VDRをさらに備え、ハイ電圧印加駆動オフ制御回路トランジスタT12及びロー電圧印加駆動オフ制御回路トランジスタT13をさらに備えている点にある。トランジスタT12は、駆動方向が異なる場合に、オン状態となって、ノードNAにオフ電圧を印加する、ハイ電圧印加駆動オフ制御回路である。トランジスタT12のゲートには、駆動方向制御線VDRが接続されており、トランジスタT12の入力側には、ロー電圧電源線VGLが接続されており、トランジスタT12の出力側は、トランジスタT2の入力側と接続されている。同様に、トランジスタT13は、駆動方向が異なる場合に、オン状態となって、ノードNCにオフ電圧を印加する、ロー電圧印加駆動オフ制御回路である。トランジスタT13のゲートには、駆動方向制御線VDRが接続されており、トランジスタT13の入力側には、ロー電圧電源線VGLが接続されており、トランジスタT13の出力側には、ノードNCnが接続されている。順方向駆動を行うゲート信号線駆動回路22Rに接続される、駆動方向制御線VDRRは、順方向駆動時にはロー電圧となり、逆方向駆動を行うときには、中間電圧VMとなっている。すなわち、駆動方向制御線VDRは、双方向のうち選択される駆動方向が、接続されるゲート信号線駆動回路が担う駆動方向と、同じ場合にはオフ電圧となり、異なる場合には、中間電圧VMとなっている。ここで、中間電圧VMは、緩衝電圧電源線VDDの電圧である緩衝電圧と同様に、ハイ電圧とロー電圧の間にあるいずれかの電圧であり、ロー電圧に対してトランジスタがオンされるのに十分な電圧である。例えば、ハイ電圧が10Vであり、ロー電圧が-7Vであるとき、中間電圧VMは、-7Vより高く10Vより低い適当な電圧を選択すればよい。中間電圧VMは、緩衝電圧電源線VDDの緩衝電圧と等しくとると、駆動方向制御線VDRの電圧を生成するのに、新たな電圧源を必要とせず、消費電力の低減が実現出来る。さらに、中間電圧VMを、接地電圧GNDとすると、さらに消費電力の低減が実現出来る。順方向駆動時には、駆動方向制御線VDRRはロー電圧となっているので、トランジスタT12及びトランジスタT13それぞれのゲートにはロー電圧オフ電圧が印加され、トランジスタT12及びトランジスタT13はともにオフ状態で維持される。逆方向駆動時には、駆動方向制御線VDRRは中間電圧VMとなっているので、トランジスタT12及びトランジスタT13それぞれのゲートにはオン電圧となる中間電圧VMが印加され、トランジスタT12及びトランジスタT13はともにオン状態で維持される。オン状態となっているトランジスタT12は、トランジスタT2の入力側に、ロー電圧電源線VGLのロー電圧を印加するので、オン状態となっているトランジスタT2を介して、ノードNAnがオフ電圧に維持される。すなわち、トランジスタT12がオン状態となることにより、ノードNAnにオフ電圧が印加される。このとき、トランジスタT1はオフ状態で維持されるので、トランジスタT1がクロック信号Vnを出力端子OUT1に印加することはない。トランジスタT14はオフ状態に維持されるので、出力端子OUT2により出力されるノードNBnがハイ電圧となることはない。同様に、オン状態となっているトランジスタT13は、ノードNCnに、ロー電圧電源線VGLのロー電圧オフ電圧を印加するので、トランジスタT9がオフ状態で維持される。図8は、当該実施形態に係るゲート信号線駆動回路22の順方向駆動を示す図である。順方向駆動を行う場合、順方向駆動を行うゲート信号線駆動回路22Rに接続される、スタート信号VRESR、クロック信号VCK1R,VCK2Rは、図6に示す駆動と同じである。また、前述の通り、駆動方向制御線VDRRは、ロー電圧に維持されており、トランジスタT12及びトランジスタT13はオフ状態で維持されている。これに対して、逆方向駆動を行うゲート信号線駆動回路22Lに接続される、スタート信号VRESL、クロック信号VCK1L,VCK2Lは、ロー電圧に維持され、駆動方向制御線VDRLは、中間電圧VMに維持されている。ここでは、中間電圧VMが接地電圧GNDである場合が示されている。前述の通り、駆動方向制御線VDRLが中間電圧VMに維持されているとき、逆方向駆動を行うゲート信号線駆動回路22Lの各シフトレジスタ基本回路SRにおいて、トランジスタT12及びトランジスタT13はオン状態であり、ノードNA及びノードNCはともにオフ電圧に維持されるため、各シフトレジスタ基本回路SRは出力端子OUT1への出力に全く寄与しない。なお、当該実施形態に係るゲート信号線駆動回路22が、逆方向駆動を行う場合、逆方向駆動を行うゲート信号線駆動回路22Lに接続される、スタート信号VRESL、クロック信号VCK1L,VCK2L、駆動方向制御線VDRLが、図8に示す、スタート信号VRESR、クロック信号VCK1R,VCK2R、駆動方向制御線VDRRと同じ駆動を、それぞれ行う。これに対して、順方向駆動を行うゲート信号線駆動回路22Rに接続される、スタート信号VRESR、クロック信号VCK1R,VCK2R、駆動方向制御線VDRRが、図8に示す、スタート信号VRESL、クロック信号VCK1L,VCK2L、駆動方向制御線VDRLと同じ駆動を、それぞれ行う。例えば、図8に示す通り、順方向駆動を行う場合は、逆方向駆動を行うゲート信号線駆動回路22Lは駆動していない。このとき、駆動方向制御線VDRLは中間電圧VMに維持されており、ゲート信号線駆動回路22Lに備えられる各シフトレジスタ基本回路SRのトランジスタT12のゲート及びトランジスタT13のゲートには、ともに、駆動方向制御線VDRLの中間電圧VMが印加されており、トランジスタT12及びトランジスタT13は、ともにオン状態で維持される。一般に、トランジスタのゲートにDCストレスを長時間印加した場合、トランジスタの閾値電圧VTHは、製造工程におけるNa汚染などの影響により、負側にシフトしてしまう。しかし、ここで、トランジスタT12のゲート及びトランジスタT13のゲートに印加する電圧を、ハイ電圧より低い、中間電圧VMとすることにより、トランジスタT12及びトランジスタT13の閾値電圧VTHの負側へのシフトは抑制され、ゲート信号線駆動回路22の信頼性を向上させる。中間電圧VMを接地電圧GNDとすることで、消費電力の低減が実現出来るのは前述の通りである。[第3の実施形態]本発明の第3の実施形態に係る表示装置は、第2の実施形態に係る表示装置と、基本的には同じ構成をしている。当該実施形態に係るゲート信号線駆動回路22は、第2の実施形態に係るゲート信号線駆動回路22と同様に、双方向駆動が可能であり、順方向駆動又は逆方向駆動のいずれかを選択して駆動することが出来る。そして、第2の実施形態に係る表示装置との主な違いは、シフトレジスタ基本回路SRの構成にある。図9は、当該実施形態に係る順方向駆動を行うゲート信号線駆動回路22Rのn番目のシフトレジスタ基本回路SRnの回路図である。図7に示す第2の実施形態に係るn番目のシフトレジスタ基本回路SRnの回路図と比較して、当該実施形態に係るn番目のシフトレジスタ基本回路SRnは、スイッチング制御回路トランジスタT15をさらに備えている。トランジスタT15は、スイッチング制御回路であり、ハイ電圧印加駆動オフ制御回路トランジスタT12やロー電圧印加駆動オフ制御回路トランジスタT13それぞれのスイッチゲートに制御電圧を供給している。トランジスタT15のゲートには、緩衝電圧電源線VDDが接続されており、トランジスタT15のゲートにはオン電圧が印加されている。トランジスタT15の入力側には、駆動方向制御線VDRが接続されており、トランジスタT15の出力側は、トランジスタT12及びトランジスタT13のゲートに接続されている。オン状態となっているトランジスタT15を介して、トランジスタT12及びトランジスタT13のゲートに、駆動方向制御線VDRの電圧が制御電圧として印加されている。なお、駆動方向制御線VDRの電圧が緩衝電圧電源線VDDの緩衝電圧より高い場合には、トランジスタT15により、駆動方向制御線VDRの電圧が緩衝電圧に降圧され、その電圧が制御電圧となる。図10は、当該実施形態に係るゲート信号線駆動回路22の順方向駆動を示す図である。順方向駆動を行う場合、順方向駆動を行うゲート信号線駆動回路22Rに接続される、スタート信号VRESR、クロック信号VCK1R,VCK2Rは、図8に示す駆動と同じである。また、前述の通り、駆動方向制御線VDRRは、ロー電圧に維持されている。逆方向駆動を行うゲート信号線駆動回路22Lに接続される、スタート信号VRESL、クロック信号VCK1L,VCK2Lは、図8と同様に、ロー電圧に維持される。図8との違いは、駆動方向制御線VDRLの電圧は、クロック信号と同じく、ハイ電圧VGHとロー電圧VGLを繰り返している。ここで、1フレーム期間TFのうち、帰線期間TBの少なくとも一部の期間に、駆動方向制御線VDRLはロー電圧となっており、それ以外の期間には、ハイ電圧となっている。なお、帰線期間TBとは、1フレーム期間TFのうち、いずれのゲート信号もロー電圧となっている期間をいう。すなわち、帰線期間TBにおいて、いずれのゲート信号もハイ電圧となっていない信号ハイ期間となっていない。駆動方向制御線VDRの電圧を、クロック信号と同様に、ハイ電圧とロー電圧とを繰り返すことにより、2相のクロック信号VCK1,VCK2を生成するのに必要な電圧源を用いて、駆動方向制御線VDRを生成することが可能であり、新たな電圧源を必要としない。図10に示す通り、1フレーム期間TFのうち、順方向駆動を行うゲート信号線駆動回路22Rが出力する複数のゲート信号のいずれかがハイ電圧となっている期間において、駆動方向制御線VDRLがハイ電圧に維持されている。よって、この期間、逆方向駆動を行うゲート信号線駆動回路22Lの各シフトレジスタ基本回路SRにおいて、トランジスタT15の入力側には、駆動方向制御線VDRLの電圧であるハイ電圧が印加されるが、トランジスタT15のゲートには、緩衝電圧電源線VDDの緩衝電圧が印加されているので、トランジスタT15の出力側から、ハイ電圧より降圧された緩衝電圧が出力され、トランジスタT12のゲート及びトランジスタT13のゲートに緩衝電圧がオン電圧として印加される。さらに、図10に示す通り、1フレーム期間TFのうち、帰線期間TBの少なくとも一部において、駆動方向制御線VDRLがロー電圧に維持されている。よって、この期間、逆方向駆動を行うゲート信号線駆動回路22Lの各シフトレジスタ基本回路SRにおいて、トランジスタT15の入力側には、駆動方向制御線VDRLの電圧であるロー電圧が印加され、トランジスタT15は、トランジスタT12のゲート及びトランジスタT13のゲートにロー電圧を印加する。よって、トランジスタT12及びトランジスタT13はオフ状態となる。なお、当該実施形態に係るゲート信号線駆動回路22が、逆方向駆動を行う場合、逆方向駆動を行うゲート信号線駆動回路22Lに接続される、スタート信号VRESL、クロック信号VCK1L,VCK2L、駆動方向制御線VDRLが、図10に示す、スタート信号VRESR、クロック信号VCK1R,VCK2R、駆動方向制御線VDRRと同じ駆動を、それぞれ行う。反対に、順方向駆動を行うゲート信号線駆動回路22Rに接続される、スタート信号VRESR、クロック信号VCK1R,VCK2R、駆動方向制御線VDRRが、図10に示す、スタート信号VRESL、クロック信号VCK1L,VCK2L、駆動方向制御線VDRLと同じ駆動を、それぞれ行う。例えば、図10に示す通り、順方向駆動を行う場合は、逆方向駆動を行うゲート信号線駆動回路22Lは駆動していない。駆動が行われない複数のシフトレジスタ基本回路SRのトランジスタT12及びトランジスタT13は、駆動方向制御線VDRがハイ電圧となっているときに、オン状態となっているが、駆動方向制御線VDRの電圧がハイ電圧となっているにもかかわらず、トランジスタT12のゲート及びトランジスタT13のゲートに印加される電圧は、緩衝電圧電源線VDDの緩衝電圧まで降下されており、トランジスタT12及びトランジスタT13の閾値電圧VTHの負側へのシフトは抑制される。このとき、トランジスタT15のゲートには緩衝電圧が印加されているが、入力側のハイ電圧より低い電圧となっており、トランジスタT15の閾値電圧VTHの負側へのシフトは抑制される。1フレーム期間TFのうち、帰線期間TBの少なくとも一部において、トランジスタT12のゲート及びトランジスタT13のゲートにロー電圧を印加し、トランジスタT12及びトランジスタT13をオフ状態とすることにより、トランジスタT12及びトランジスタT13が長期間に亘ってオン状態となっているときに比べて、トランジスタT12及びトランジスタT13の閾値電圧VTHの負側へのシフトはさらに抑制され、ゲート信号線駆動回路22の信頼性を向上させる。ここで、駆動方向制御線VDRの電圧は、ハイ電圧とロー電圧の繰り返しとしたが、これに限定されることはない。第2の実施形態と同様に、ハイ電圧の代わりに中間電圧VMとして、駆動方向制御線VDRの電圧を、中間電圧VMとロー電圧の繰り返しとしてもよい。そして、中間電圧VMを緩衝電圧電源線VDDの緩衝電圧と同じにしてもよく、さらに、中間電圧VMを接地電圧GNDとしてもよい。また、第2の実施形態において、駆動が行われない複数のシフトレジスタ基本回路SRに接続される駆動方向制御線VDRの電圧は、中間電圧VMに維持されるとしているが、第3の実施形態と同様に、1フレーム期間TFのうち、帰線期間TBの少なくとも一部に、駆動方向制御線VDRの電圧をロー電圧としてもよい。トランジスタT12及びトランジスタT13が長期間に亘ってオン状態となっているときに比べて、トランジスタT12及びトランジスタT13の閾値電圧VTHの負側へのシフトはさらに抑制され、ゲート信号線駆動回路22の信頼性を向上させる。[第4の実施形態]本発明の第4の実施形態に係る表示装置は、たとえば、IPS方式の液晶表示装置1であって、第1乃至第3のいずれかの実施形態に係るゲート信号線駆動回路22を備えている。そして、当該実施形態に係る液晶表示装置1のTFT基板12の構成は、図2に示すブロック図と同じである。表示部27に規則的に表示ドットが配置されており、赤色の表示ドットRと、緑色の表示ドットG、青色の表示ドットBの3個の表示ドットが図2の横方向に順に並んでおり、3個の表示ドットで1つの画素を構成している。さらに、当該実施形態に係る液晶表示装置1はドット反転駆動によって画像表示を行っている。ここで、ドット反転駆動とは、ある1フレーム期間TFにおいて、図2に示す表示部27の複数の表示ドットの画素電極110に供給される映像信号の電圧の符号は、チェスボード又は、市松模様のように、互いに隣り合う表示ドットにおいて異なるように、ドライバIC21が各表示ドットの画素電極110に映像信号の電圧を供給している。図11は、当該実施形態に係るプリチャージ回路25、RGB選択回路24、及び検出回路26の概略回路図である。前述の通り、表示部27の複数の表示ドットに対して、ドット反転駆動によって、それぞれ映像信号の電圧が供給されている。例えば、横方向1行に並ぶ画素を、左から順に、第1画素、第2画素、第3画素、第4画素とする。前述の通り、各画素は、赤色、緑色、及び青色の3個の表示ドットがこの順で並んでいる。よって、第1画素は、第1R表示ドット、第1G表示ドット、第1B表示ドットからなり、他の画素についても同様である。あるフレーム期間TFにおいて、ドット反転駆動により、ドライバIC21が第1R表示ドットへ供給する映像信号の電圧の符号が、正であるとき、第1G表示ドットへ供給する映像信号の電圧の符号は、負である。このとき、第1R表示ドットから順に、左方向に、映像信号の電圧の符号は、正、負、正、負と、互いに異なっている。プリチャージ回路25は、複数の映像信号線107図示せずに対応してそれぞれ配置される複数のスイッチング素子トランジスタを備え、左から数えて奇数番目のトランジスタのゲートには、奇プリチャージ制御線PRG1が、左から数えて偶数番目のトランジスタのゲートには、偶プリチャージ制御線PRG2が、接続されている。また、各スイッチング素子の入力側には、プリチャージ電圧線PRNが接続されている。スイッチング素子の出力側は、対応する映像信号線107に接続しており、左から順に、第1R表示ドット、第1G表示ドット、第1B表示ドット、第2R表示ドット、第2G表示ドット、第2B表示ドット、に、オン状態にあっては、各スイッチング素子は、プリチャージ電圧線PRNのプリチャージ電圧を供給する。各スイッチング素子の出力側の端子は、第1R表示ドット、第1G表示ドット、第1B表示ドット、に対応する映像信号線107に接続されるので、DR1,DG1,DB1,と示されている。奇プリチャージ制御線PRG1又は偶プリチャージ制御線PRG2がオン電圧となるとき、それぞれ接続される複数のトランジスタのゲートにオン電圧が印加され、オン状態となっているトランジスタを介して、対応する表示ドットの画素電極110に、プリチャージ電圧線PRNのプリチャージ電圧が供給される。後述する通り、当該実施形態に係る液晶表示装置1において、各ゲート信号の信号ハイ期間水平期間Hに映像データの書き込みを行う表示ドットのうち、供給される映像信号の電圧の符号が正となる表示ドットに対して、映像信号が供給される前に、プリチャージ駆動を行う。それゆえ、各ゲート信号の信号ハイ期間水平期間Hの始まりに、すなわち、信号ハイ期間の開始に応じて、映像信号の電圧の符号が正となる表示ドットの画素電極110に対応して、奇プリチャージ制御線PRG1又は偶プリチャージ制御線PRG2のいずれかの電圧がオン電圧となり、対応する複数のトランジスタのゲートにオン電圧が印加され、オン状態となっているトランジスタを介して、対応する表示ドットの画素電極110に、プリチャージ電圧線PRNのプリチャージ電圧が供給される。プリチャージ電圧は、対応する映像信号線107に供給される、映像信号の電圧の最小値よりも、さらに低い電圧である。なお、映像信号の電圧の最小値とは、映像信号の電圧の符号が負であり、基準電圧に対する映像信号の電圧の絶対値が最大となっているときの値である。RGB選択回路24は、複数の映像信号線107に対応してそれぞれ配置される複数のスイッチング素子トランジスタを備え、2個の画素6個の表示ドットを1組にして、左から1番目と4番目の赤色の表示ドット用トランジスタのゲートに、第1スイッチ制御線ASW1が、2番目と5番目の緑色の表示ドット用トランジスタのゲートに、第2スイッチ制御線ASW2が、3番目と6番目の青色の表示ドット用トランジスタのゲートに、第3スイッチ制御線ASW3が、それぞれ接続されている。また、1番目、3番目、5番目奇数番目のトランジスタの入力側に、第1データ電圧供給線SIG1奇データ電圧供給線が、2番目、4番目、6番目偶数番目のトランジスタの入力側に、第2データ電圧供給線SIG2偶データ電圧供給線が、それぞれ接続されている。1フレーム期間TFにおいて、ゲート信号線駆動回路22が、対応するゲート信号線105に出力するゲート信号の信号ハイ期間水平期間Hが、対応するゲート信号線105に接続される1行に並ぶ各画素に映像データを書き込む期間である。1水平期間Hの間に、第1スイッチ制御線ASW1、第2スイッチ制御線ASW2、及び、第3スイッチ制御線ASW3が、順にオン電圧となり、オン状態のトランジスタを介して、対応する表示ドットに映像データが順に書き込まれる。前述の通り、当該実施形態に係る液晶表示装置1は、ドット反転駆動を行っているので、隣り合う表示ドットに供給される映像信号の電圧の符号は異なっている。例えば、第1画素の各表示ドットに供給される映像信号の電圧の符号は、第1R表示ドット、第1G表示ドット、第1B表示ドットの順に、正、負、正となる。ある1水平期間Hに、映像信号の電圧の符号が正となる表示ドットが、第1R表示ドット、第1B表示ドット、第2G表示ドットとする。なお、これらの表示ドットを、奇表示ドットとする。これに対して、この1水平期間Hに、映像信号の電圧の符号が負となる表示ドットは、第1G表示ドット、第2R表示ドット、第2B表示ドットであり、これらの表示ドットを、偶表示ドットとする。第1及び第2画素の表示ドットのうち、3個の奇表示ドットは、対応するトランジスタを介して、奇データ電圧供給線である第1データ電圧供給線SIG1に、3個の偶表示ドットは、対応するトランジスタを介して、偶データ電圧供給線である第2データ電圧供給線SIG2に、それぞれ接続されている。RGB選択回路24がかかる構成をしていることにより、各データ電圧供給線が、各水平期間Hに映像データを書き込む3個の表示ドットに供給する、映像信号の電圧の符号はすべて等しくなっており、各水平期間Hに3個の表示ドットに、映像信号を供給する際にかかるドライバIC21への負荷は軽減される。検出回路26は、複数のデータ電圧供給線に対応してそれぞれ配置される複数のスイッチング素子トランジスタを備えている。奇データ電圧供給線に接続されるスイッチング素子を奇スイッチング素子奇トランジスタとし、偶データ電圧供給線に接続されるスッチング素子を偶スイッチング素子偶トランジスタとする。左から数えて奇数番目のトランジスタ奇トランジスタの入力側には、第1検出電圧供給線QDS1奇検出電圧供給線が、左から数えて偶数番目のトランジスタ偶トランジスタの入力側には、第2検出電圧供給線QDS2偶検出電圧供給線が、それぞれ接続されている。また、各スイッチング素子のゲートには、検出制御線QDGが接続されている。検出回路26は、当該実施形態に係る液晶表示装置1のTFT基板12を製造後、TFT基板12の性能や歩留まりを検出テストするために用いる。当該検出テストを行う際、ゲート信号線駆動回路22に対して、例えば、順方向駆動を行うよう、制御信号を出力し、ゲート信号線駆動回路22は、順方向の順に、信号ハイ期間となるゲート信号を出力する。各水平期間Hに、検出制御線QDGにオン電圧を供給し、検出回路26の各スイッチング素子をオン状態にする。また、対応する表示ドットに対して検出電圧例えば、最大階調値の映像データの電圧を、第1検出電圧供給線QDS1及び第2検出電圧供給線QDS2それぞれに供給する。これにより、オン状態となっている各スイッチング素子を介して、対応する表示ドットの画素電極110に、検出電圧が供給される。この際、各水平期間Hに、各データ電圧供給線より、対応する3個の表示ドットに検出電圧が供給されるよう、各水平期間Hに、第1スイッチ制御線ASW1、第2スイッチ制御線ASW2、及び、第3スイッチ制御線ASW3が、順にオン電圧となり、オン状態となっているRGB選択回路24の複数のトランジスタを介して、順に、対応する表示ドットの画素電極110に、検出電圧が供給される。前述の通り、当該液晶表示装置1は、ドット反転駆動によって画像表示を行っているので、検出回路26及びRGB選択回路24がかかる構成をしていることにより、各データ電圧供給線が、各水平期間Hに3個の表示ドットに供給する、検出電圧の符号はすべて等しくなっており、各水平期間Hに3個の表示ドットに検出電圧を供給する。図12は、当該実施形態に係るプリチャージ回路25及びRGB選択回路24の駆動を示す図である。図12には、n番目とn1番目のゲート信号Gn,Gn1と、奇プリチャージ制御線PRG1と、プリチャージ電圧線PRNと、第1乃至第3スイッチ制御線ASW1,ASW2,ASW3と、第1データ電圧供給線SIG1に供給する映像信号の電圧と、第1データ電圧供給線SIG1に接続される3本の映像信号線107のうち第1R表示ドットに接続される映像信号線107に印加される電圧とが、時間経過とともに示されている。当該実施形態に係る液晶表示装置1の駆動の特徴は、映像信号の電圧の符号が正となる表示ドットに対して、映像信号が供給される前に、プリチャージ駆動を行う点にある。図には、このプリチャージ駆動を、PRNプリチャージ駆動41として示されている。ここで、あるフレーム期間TFにおいて、順方向の順にn行目に並ぶ第1画素及び第2画素において、第1データ電圧供給線SIG1に接続される第1R表示ドット、第1B表示ドット、及び第2G表示ドットにそれぞれ供給される映像信号の電圧の符号はともに負であり、n1行目に並ぶ第1R表示ドット、第1B表示ドット、及び第2G表示ドットにそれぞれ供給される映像信号の電圧の符号はともに正である。それゆえ、第1データ電圧供給線SIG1に供給される映像信号の電圧の符号は、図の左に示す、n番目のゲート信号Gnがハイ期間となる水平期間Hnに負であり、図の右に示す、n1番目のゲート信号Gn1がハイ電圧となる水平期間Hn1に正である。それゆえ、水平期間Hnには、第1データ電圧供給線SIG1に供給される映像信号の電圧の符号が負となっており、奇プリチャージ制御線PRG1はオフ電圧で維持され、水平期間Hn1には、映像信号の電圧の符号が正となっており、水平期間Hn1の始まりに、水平期間Hn1の開始に応じて奇プリチャージ制御線PRG1はオン電圧となる。図には、当該プリチャージ駆動が、PRNプリチャージ駆動41として示されており、水平期間Hn1の始まりに、奇プリチャージ制御線PRG1がオン電圧となっている。なお、これに対して、水平期間Hnの始まりに、偶プリチャージ制御線PRG2はオン電圧となり、水平期間Hn1には、偶プリチャージ制御線PRG2はオフ電圧で維持される。プリチャージ電圧線PRNに印加されるプリチャージ電圧は、前述の通り、映像信号線107に供給される、映像信号の電圧の最小値より、さらに低い電圧である。奇プリチャージ制御線PRG1がオン電圧となっているとき、図11の左から数えて奇数番目のトランジスタがオン状態となり、オン状態となっているトランジスタを介して、プリチャージ電圧線PRNのプリチャージ電圧が、対応する映像信号線107に印加される。ここでは、第1画素及び第2画素において、第1R表示ドット、第1B表示ドット、及び、第2G表示ドットの画素電極110に接続される映像信号線107にプリチャージ電圧が印加される。次に、GNDプリチャージ駆動42を行う。当該実施形態に係る液晶表示装置1はドット反転駆動によって表示を行っており、隣り合う表示ドットの画素電極110に供給される映像信号の電圧の符号は互いに異なっている。そして、ある水平期間Hにおいて、ある表示ドットの画素電極110に供給される映像信号の電圧の符号が負正であるとき、次に続く水平期間Hにおいて、当該表示ドットの画素電極110に供給される映像信号の電圧の符号は正負となる。当該表示ドットに接続される映像信号線107に印加される電圧を、ドライバIC21により負から正正から負へ変化させようとすると、ドライバIC21にかかる負荷が大きくなる。それゆえ、ゲート信号がハイ電圧となっているゲート信号線105に接続される1行の表示ドットすべてに対してGNDプリチャージ駆動42を行い、複数の映像信号線107及び当該行の表示ドットの画素電極110の電圧を接地電圧GNDに変化させる。具体的には、ドライバIC21は、第1乃至第3スイッチ制御線ASW1,ASW2,ASW3すべてをオン電圧とし、さらに、複数のデータ電圧供給線すべてに接地電圧GNDを供給する。この際、PRNプリチャージ駆動41と異なり、GNDプリチャージ駆動42は、各水平期間Hにおいて行うこととし、図には、GNDプリチャージ駆動42として、示されている。なお、前の水平期間Hにおいて、隣り合う映像信号線107に供給される電圧の符号は互いに異なっているので、GNDプリチャージ駆動42を行うことにより、複数の映像信号線107を接地電圧GNDにする際に、ドライバIC21にかかる負荷は軽減されることとなる。GNDプリチャージ駆動42を行った後、各表示ドットに映像データの書き込みを行う。前述の通り、第1スイッチ制御線ASW1、第2スイッチ制御線ASW2、及び、第3スイッチ制御線ASW3が、順にオン電圧となり、オン状態のトランジスタを介して、対応する表示ドットに映像データを書き込む。ここで、第1データ電圧供給線SIG1は、第1画素及び第2画素の奇表示ドットに映像データを書き込む。第1データ電圧供給線SIG1を介して、第1R表示ドット、第2G表示ドット、第1B表示ドットの順に、画素電極110に映像信号の電圧が印加される。図12には、第1データ電圧供給線SIG1に供給される映像信号が示されており、水平期間Hnに、対応する3個の表示ドットに供給される映像信号の電圧の符号は負であり、水平期間Hn1に、対応する3個の表示ドットに供給される映像信号の電圧の符号は正である。なお、第2データ電圧供給線SIG2は、偶表示ドットに映像データを書き込んでおり、第2データ電圧供給線SIG2に供給される映像信号の電圧の符号は、第1データ電圧供給線SIG1に供給される映像信号の電圧の符号と、常に異なっている。そして、各水平期間Hに、第2R表示ドット、第1G表示ドット、第2B表示ドットの順に、画素電極110に映像信号の電圧が印加される。図12の最下段には、第1データ電圧供給線SIG1と接続される第1R表示ドットの映像信号線107に印加される電圧が模式的に示されている。以下、第1データ電圧供給線SIG1と接続される第1R表示ドットの映像信号線107に印加される電圧を、簡単のために、単に、映像信号線107に印加される電圧と記す。n-1番目のゲート信号Gn-1がハイ電圧となる水平期間Hn-1図示せずにおいて、第1データ電圧供給線SIG1は、n-1行目に並ぶ第1画素及び第2画素のうち、奇表示ドットに映像信号の電圧を供給しており、当該電圧の符号は正である。よって、映像信号線107に印加される電圧の符号は正となっている。水平期間Hnにおいて、n行目に並ぶ奇表示ドットに供給される映像信号の電圧の符号は負である。よって、当該表示ドットに対してはPRNプリチャージ駆動41を行わず、図12に示す通り、映像信号線107に印加される電圧は、n-1番目の行に並ぶ奇表示ドットの映像信号の電圧となっており、正の電圧SIGHighとして、図に示されている。次に、GNDプリチャージ駆動42を行うが、これにより、第1データ電圧供給線SIG1及び接続される3本の映像信号線107に印加される電圧は、接地電圧GNDとなる。さらに、各表示ドットに映像データの書き込みが行われるが、n行目に並ぶ奇表示ドットに供給する映像信号の電圧の符号は負であるので、図12に示す通り、映像信号線107に印加される電圧は、n番目の行に並ぶ奇表示ドットの映像信号の電圧になっており、負の電圧SIGLowとして、図に示されている。水平期間Hn1において、n1行目に並ぶ奇表示ドットに供給される映像信号の電圧の符号は正である。よって、当該表示ドットに対しては、PRNプリチャージ駆動41を行う。図12に示す通り、映像信号線107に印加される電圧は、プリチャージ電圧線PRNのプリチャージ電圧となっており、PRNとして、図に示されている。その後は、水平期間Hnと同様に、GNDプリチャージ駆動42によって、第1データ電圧供給線SIG1及び接続する映像信号線107に印加される電圧は接地電圧GNDとなり、さらに、当該表示ドットに対して映像データを書き込むことにより、映像信号線107に印加される電圧は、正の電圧SIGHighとして、図に示されている。以上、当該実施形態に係る液晶表示装置1の駆動について説明した。表示装置がドット反転方式によって表示を行う場合、1フレーム期間TFにおいて、各水平期間H毎に、映像信号線107に印加される映像信号の電圧の符号は異なることとなる。すなわち、映像信号線107に印加される電圧の符号が正と負に繰り返し変動することとなる。映像信号線107とコモン信号線108の間には、容量カップリングが存在しており、映像信号線107に印加される電圧が変動するのに伴い、容量カップリングによって、コモン信号線108コモン電極111に印加される基準電圧が変動してしまう。映像信号線107に印加される電圧が負の方向へ変化する際に生じる、コモン信号線108の変動と、映像信号線107に印加される電圧が正の方向へ変化する際に生じる、コモン信号線108の変動とが、等しく、対称的であるとする。この場合、1フレーム期間TFにおいて、ある水平期間Hにおいて、映像信号線107に印加される電圧が負から正へ正の方向へ変化した後、次の水平期間Hにおいて、当該電圧は正から負へ負の方向へ変化するので、1フレーム期間TFにおいて、コモン信号線108の変動の影響は打ち消されるものと考えられる。また、隣り合う映像信号線に印加される電圧の符号は互いに異なっているので、ある水平期間Hにおいて、ある映像信号線107に印加する電圧が負から正へ正の方向へ変化すると、隣に位置する映像信号線107に印加する電圧が正から負へ負の方向へ変化するので、コモン信号線108の変動の影響は打ち消されるものと考えられる。しかし、映像信号の電圧の符号が負となる書込み前にPRNプリチャージ駆動41を実施すると、プリチャージ電圧が映像信号の電圧の最小値よりも低いことから、コモン信号線108は正の方向へ変動し、映像信号の電圧の符号が正となる書込み時も、コモン信号線108は正の方向へ変動することにより、コモン信号線108の変動の影響は打ち消されなくなる。発明者らは研究を通して、映像信号電圧の符号が負となる書込み後、映像信号電圧の符号が正となる書込み前に、PRNプリチャージ駆動41を実施することで、コモン信号線108の変動の影響を打ち消すことが可能であることを発見した。よって、当該実施形態に係る液晶表示装置1の駆動を、図12に示す駆動とすることとする。当該実施形態に係る液晶表示装置1の駆動の特徴は、前述の通り、映像信号の電圧の符号が正となる表示ドットに対して、映像信号が供給する前に、PRNプリチャージ駆動41を行う点にある。図12に示す通り、PRNプリチャージ駆動41を行うことにより、映像信号線107に印加される電圧を、n番目の行の表示ドットの映像信号の電圧負の電圧より、さらに低いプリチャージ電圧線PRNのプリチャージ電圧へ下げることにより、映像信号線107に印加される電圧を、負の方向へ変化させる。この際に、容量カップリングにより、コモン信号線108は、負の方向へ変動する。その後、映像信号線107に印加される電圧を、通常通り、正の方向へ変化させ、この際に、容量カップリングにより、コモン信号線108は、正の方向へ変動する。PRNプリチャージ駆動41により、映像信号線107に印加される電圧が負から正へ変化する際に生じる、コモン信号線108の変動の影響を弱めることが出来る。これにより、ある映像信号線107の隣り合う水平期間Hにおける異なる変動や、同じ水平期間Hにおける隣り合う映像信号線107の異なる変動によって、コモン信号線108の変動の影響は打ち消し合い、表示異常が抑制されることとなる。[第5の実施形態]本発明の第5の実施形態に係る表示装置は、第4の実施形態に係る液晶表示装置1と、基本的な構成は同じである。当該実施形態に係る液晶表示装置1は、プリチャージ回路25、RGB選択回路24、及び検出回路26の構造が、第4の実施形態に係る液晶表示装置1と、異なる。図13は、当該実施形態の一例に係るプリチャージ回路25、RGB選択回路24、及び検出回路26の概略回路図である。図11に示す、第4の実施形態に係るRGB選択回路24において、2個の画素のうち、3個の奇表示ドットと、第1データ電圧供給線SIG1奇データ電圧供給線とが接続し、3個の偶表示ドットと、第2データ電圧供給線SIG2偶データ電圧供給線とが接続するように、複数のスイッチング素子トランジスタが配置されている。これに対して、当該実施形態に係るRGB選択回路24において、各画素の3個の表示ドットと、各データ電圧供給線とが接続するように、各画素に対応する複数のスイッチング素子トランジスタが配置されている。すなわち、例えば、第1画素の3個の表示ドット第1R表示ドット、第1G表示ドット、及び第1B表示ドットが、第1データ電圧供給線SIG1と接続されている。前述の通り、ドライバIC21は、ある水平期間Hに、各データ電圧供給線に接続される3個の表示ドットのうち、隣り合う2個の表示ドットに供給される映像信号の電圧の符号は異なっている。このような場合であっても、ドライバIC21の駆動能力に余裕があるときは、図13に示すRGB選択回路24とすることにより、回路規模の軽減がなされる。図11に示す当該実施形態に係る検出回路26は、当該実施形態に係るRGB選択回路24に対応して、複数のデータ電圧供給線それぞれに対応して配置される複数のスイッチング素子トランジスタを備えている。液晶表示装置1の性能や歩留まりを検出テストを行う際、各水平期間Hに、第1乃至第3スイッチ制御線ASW1,ASW2,ASW3が順にオン電圧になるのに伴い、各データ電圧供給線に対して、対応する3個の表示ドットの画素電極110に、順に、検出電圧を供給する、この際、当該3個の表示ドットのうち、隣り合う2個の表示ドットに供給される検出電圧の符号は異なっている。この場合であっても、図12に示す第4の実施形態における駆動と同様に、供給する映像信号の電圧が正となる表示ドットに対して、映像信号を供給する前に、PRNプリチャージ駆動41を行うことにより、表示異常が抑制される。図14は、当該実施形態の他の例に係る検出回路26の概略回路図である。図13に示す場合と異なり、RGB選択回路24及びプリチャージ回路25が、ドライバIC21に内蔵されており、ドライバIC21より、直接、映像信号線107に対して、映像信号の電圧が供給される。検出回路26は、各列に並ぶ複数の表示ドットに接続される映像信号線107毎に配置される。各画素の3個の表示ドットそれぞれと、スイッチング素子トランジスタが、対応する映像信号線107を介して接続されている。各スイッチング素子トランジスタのスイッチゲートには、検出制御線QDGが接続されている。さらに、複数のスイッチング素子トランジスタの入力側には、赤、緑、青の順に、それぞれ、第1検出電圧供給線QDS1、第2検出電圧供給線QDS2、第3検出電圧供給線QDS3が接続されている。この場合であっても、同様に、供給する映像信号の電圧の符号が正となる表示ドットに対して、対応する映像信号線107に映像信号を供給する前に、映像信号線107に対して、PRNプリチャージ駆動41を行うことにより、表示異常が抑制される。[第6の実施形態]本発明の第6の実施形態に係る表示装置は、第4の実施形態に係る表示装置と、基本的な構成は同じである。第4の実施形態に係る液晶表示装置1が、ドット反転駆動により、画像表示を行っているのに対して、当該実施形態に係る液晶表示装置1は、ライン反転駆動によって、画像表示を行っている。ここで、ライン反転駆動とは、表示部27に備えられる複数の表示ドットそれぞれに供給される映像信号の電圧の符号が、例えば図3に示す縦方向に対して、互いに隣り合う表示ドットにおいて異なり、横方向に対して同じである駆動をいう。当該実施形態に係るTFT基板12は、図2に示すTFT基板12と異なり、プリチャージ回路25の代わりに、イコライズ回路35を備えている。図15は、当該実施形態に係るイコライズ回路35、RGB選択回路24、及び検出回路26の概略回路図である。イコライズ回路35は、複数のトランジスタ素子トランジスタを備えており、各映像信号線107図示せずに対して、並列に配置される2個のスイッチング素子トランジスタが配置される。一方のトランジスタのゲートには、イコライズ制御線EQGが接続され、入力側にコモン信号線108に供給される基準電圧COMが入力される。もう一方のトランジスタのゲートには、ディスチャージ制御線VSSが接続され、入力側にはディスチャージ電圧線DISが接続される。イコライズ制御線EQGがオン電圧となると、オン状態となるトランジスタを介して、複数の映像信号線107に、コモン信号線108に供給される基準電圧COMが印加される。これにより、後述する通り、イコライズ駆動43を行う。また、ディスチャージ制御線VSSは、液晶表示装置1の駆動時、常時オフ電圧であるが、バッテリなど液晶表示装置1の供給源を取り外したときにオン電圧となり、オン状態となるトランジスタを介して、複数の映像信号線107に、ディスチャージ電圧線DISの電圧が印加される。ディスチャージ電圧線DISの電圧とは例えば接地電圧GNDである。これにより、ディスチャージ駆動を行い、液晶表示装置1の表示部27に溜まった電荷を放電する。横方向1行に並ぶ表示ドットを、左から順に、第1R表示ドット、第1G表示ドット、第1B表示ドット、第2R表示ドット、第2G表示ドット、第2B表示ドットとすると、各スイッチング素子の出力側は、対応する映像信号線107に接続しており、図11に示すプリチャージ回路25と同様に、図15には、左から順に、DR1,DG1,DB1,と示されている。なお、図15に示すRGB選択回路24及び検出回路26は、図13に示すRGB選択回路24及び検出回路26と同じ構成である。図16は、当該実施形態に係るイコライズ回路35及びRGB選択回路24の駆動を示す図である。図16には、n番目とn1番目のゲート信号Gn,Gn1と、イコライズ制御線EQGと、基準電圧COMと、第1乃至第3スイッチ制御線ASW1,ASW2,ASW3と、第1データ電圧供給線SIG1に供給する映像信号の電圧と、第1データ電圧供給線SIG1に接続される3本の映像信号線107のうち第1R表示ドットに接続される映像信号線107に印加される電圧とが、時間経過とともに示されている。当該実施形態に係る液晶表示装置1の駆動の特徴は、各水平期間Hの始まりにおいて、イコライズ駆動を行う点にある。図16には、イコライズ駆動43として示されている。前述の通り、映像信号線107とコモン信号線108の間には、容量カップリングが存在しているので、コモン信号線108の電圧が変動するのに伴い、容量カップリングによって、映像信号線107に印加される電圧が変動してしまう。イコライズ駆動43とは、映像信号線107とコモン信号線108をショートさせる駆動をいい、イコライズ駆動43により、コモン信号線108の電圧の変動に伴う、映像信号線107の変動を抑制することができる。前述の通り、各水平期間Hの始まりに、イコライズ駆動43を行う。よって、水平期間Hnの始まりにおいても、水平期間Hn1の始まりにおいても、イコライズ制御線EQGはオン電圧となっており、イコライズ駆動43をおこなっている。水平期間Hnの始まりにおいて、コモン信号線108に供給される基準電圧COMは、負の符号の電圧から正の符号の電圧に変化する。これに伴い、イコライズ駆動43を行わないと、容量カップリングにより、映像信号線107に印加される電圧が、正の方向へ変動してしまうところ、イコライズ駆動43により、映像信号線107に印加される電圧は、正の符号を有する基準電圧COMとなっている。図15には、簡単のため、映像信号の電圧が正の符号を有する電圧と、基準電圧COMが正の符号を有する電圧とが、等しい場合について示しており、映像信号線107に印加される電圧は一定に維持されている。イコライズ駆動43の後に、図12に示す駆動と同様に、各表示ドットに映像データの書き込みを行う。すなわち、前述の通り、第1スイッチ制御線ASW1、第2スイッチ制御線ASW2、及び、第3スイッチ制御線ASW3が、順にオン電圧となり、オン状態のトランジスタを介して、対応する表示ドットに映像データを書き込む。水平期間Hn1の始まりにおいて、基準電圧COMは、正の符号の電圧から負の符号の電圧に変化する。これに伴い、イコライズ駆動43を行わないと、容量カップリングにより、映像信号線107に印加される電圧が、負の方向へ変動してしまうところ、イコライズ駆動43により、映像信号線107に印加される電圧は、負の符号を有する基準電圧COMとなっている。イコライズ駆動43の後に、同様に、各表示ドットに映像データの書き込みを行う。当該実施形態に係る液晶表示装置1において、図14と同様に、RGB選択回路24及びイコライズ回路35が、ドライバIC21に内蔵されていてもよい。本発明の実施形態に係る表示装置において、上記では、図2に示す通り、IPS方式の液晶表示装置について説明しているが、本発明に係る表示装置は、VAVerticallyAligned方式やTNTwistedNematic方式等、その他の駆動方式の液晶表示装置であってもよいし、有機EL表示装置など、他の表示装置であってもよい。図17は、VA方式及びTN方式の液晶表示装置に備えられるTFT基板12の等価回路の概念図である。VA方式及びTN方式の場合には、コモン電極111がTFT基板12と対向するフィルタ基板11に設けられている。"