入力データを反復復号し、該反復復号されたデータをビット単位で累算し、該累算された値と複数の基準値とをそれぞれ比較し、該比較結果によって決定された決定データと指示データとを出力するための第1デコーダと、前記指示データによって、前記決定データを含むシンボルに対してエラー訂正を行う第2デコーダと、を含むことを特徴とするデコーダ。前記第1デコーダは、前記入力データを反復復号して、前記反復復号されたデータを出力するための反復デコーダと、前記反復復号されたデータを前記ビット単位で累算し、前記累算された値が、前記複数の基準値のうちから第1基準値より小さい時、第1データを前記決定データとして出力し、前記第1基準値より大きい第2基準値より大きい時、第2データを前記決定データとして出力し、前記第1基準値と前記第2基準値との間の値である時、前記指示データとともに第3データを前記決定データとして出力するための決定回路と、を含むことを特徴とする請求項1に記載のデコーダ。前記第1デコーダは、前記第2デコーダから出力された制御信号に応答して、前記反復復号されたデータを前記第2デコーダに伝送するか、または前記決定回路に伝送するためのスイッチング回路をさらに含むことを特徴とする請求項2に記載のデコーダ。前記第1デコーダは、前記反復復号されたデータを出力するための反復デコーダと、前記反復デコーダの出力端に接続されたデマルチプレクサと、前記デマルチプレクサの第2出力端から出力された前記反復復号されたデータを前記ビット単位で累算して、前記累算された値を出力するための累算器と、前記累算された値が、前記複数の基準値のうちから第1基準値より小さい時、第1データを前記決定データとして出力し、前記第1基準値より大きい第2基準値より大きい時、第2データを前記決定データとして出力し、前記第1基準値と前記第2基準値との間の値である時、第3データを前記決定データとして出力するための決定ユニットと、前記デマルチプレクサの第1出力端から出力される前記反復復号データまたは前記決定データを前記第2デコーダに伝送するためのマルチプレクサと、を含むことを特徴とする請求項1に記載のデコーダ。前記第1デコーダから出力された前記反復復号されたデータにアンコレクタブルエラーが存在する時、前記第2デコーダは、前記反復復号されたデータをビット単位で累算する前に、前記第1デコーダの反復復号回数を増加させるための制御信号を前記第1デコーダに伝送し、前記第1デコーダは、前記制御信号に応答して増加した反復復号回数だけ前記反復復号データをビット単位で累算することを特徴とする請求項1に記載のデコーダ。請求項1に記載のデコーダと、前記デコーダによってエラー訂正されたデータを処理するためのプロセッサと、を含むことを特徴とするデータ処理システム。入力データを反復復号し、該反復復号されたデータをビット単位で累算し、該累算された値と複数の基準値とをそれぞれ比較し、該比較結果によって決定された決定データと指示データとを出力するための第1デコーダと、前記指示データによって、前記決定データを含むシンボルに対してエラー訂正を行う第2デコーダと、を含むことを特徴とするハードディスクドライブの動作を制御するためのコントローラ。ディスクと、前記ディスクにライトされたアナログ信号をリードするためのヘッドと、前記ヘッドによってリードされたアナログ信号を増幅するための前置増幅器と、コントローラと、を含み、前記コントローラは、前記前置増幅器から出力されたアナログ信号に相応する入力データを反復復号し、該反復復号されたデータをビット単位で累算し、該累算された値と複数の基準値とをそれぞれ比較し、該比較結果によって決定された決定データと指示データとを出力するための第1デコーダと、前記指示データによって、前記決定データを含むシンボルに対してエラー訂正を行う第2デコーダと、を含むことを特徴とするハードディスクドライブ。請求項8に記載のハードディスクドライブと、前記ハードディスクドライブの第2デコーダによってエラー訂正されたデータを処理することができるホストと、を含むことを特徴とするコンピュータシステム。前記第1デコーダは、前記入力データを反復復号して、前記反復復号されたデータを出力するための反復デコーダと、前記反復復号されたデータを前記ビット単位で累算し、前記累算された値が、前記複数の基準値のうちから第1基準値より小さい時、第1データを前記決定データとして出力し、前記第1基準値より大きい第2基準値より大きい時、第2データを前記決定データとして出力し、前記第1基準値と前記第2基準値との間の値である時、前記指示データとともに第3データを前記決定データとして出力するための決定回路と、を含むことを特徴とする請求項9に記載のコンピュータシステム。本発明が解決しようとする技術的な課題は、累算器を用いてビット単位で反復復号されたデータを推定すると同時に、エラーが発生したシンボルについての情報を用いてエラーを訂正することができるデコーダと該デコーダを含む装置を提供するところにある。本発明の実施形態によるデコーダは、入力データを反復復号し、該反復復号されたデータをビット単位で累算し、該累算された値と複数の基準値とをそれぞれ比較し、該比較結果によって決定された決定データと指示データとを出力するための第1デコーダと、前記指示データによって、前記決定データを含むシンボルに対してエラー訂正を行う第2デコーダと、を含む。実施形態によって、前記第1デコーダは、前記入力データを反復復号して、前記反復復号されたデータを出力するための反復デコーダと、前記反復復号されたデータを前記ビット単位で累算し、前記累算された値が、前記複数の基準値のうちから第1基準値より小さい時、第1データを前記決定データとして出力し、前記第1基準値より大きい第2基準値より大きい時、第2データを前記決定データとして出力し、前記第1基準値と前記第2基準値との間の値である時、前記指示データとともに第3データを前記決定データとして出力するための決定回路と、を含む。前記第1デコーダは、前記第2デコーダから出力された制御信号に応答して、前記反復復号されたデータを前記第2デコーダに伝送するか、または前記決定回路に伝送するためのスイッチング回路をさらに含む。他の実施形態によって、前記第1デコーダは、前記反復復号されたデータを出力するための反復デコーダと、前記反復デコーダの出力端に接続されたデマルチプレクサと、前記デマルチプレクサの第2出力端から出力された前記反復復号されたデータを前記ビット単位で累算して、前記累算された値を出力するための累算器と、前記累算された値が、前記複数の基準値のうちから第1基準値より小さい時、第1データを前記決定データとして出力し、前記第1基準値より大きい第2基準値より大きい時、第2データを前記決定データとして出力し、前記第1基準値と前記第2基準値との間の値である時、第3データを前記決定データとして出力するための決定ユニットと、前記デマルチプレクサの第1出力端から出力される前記反復復号データまたは前記決定データを前記第2デコーダに伝送するためのマルチプレクサと、を含む。前記決定ユニットは、前記累算された値が、前記第1基準値と前記第2基準値との間の値である時、前記指示データを前記第2デコーダに伝送する。前記決定ユニットは、前記累算された値が、前記第1基準値と前記第2基準値との間の値である時、フラグをさらに出力し、前記第1デコーダは、前記フラグに応答して、前記シンボルの位置情報を含む前記指示データを生成するためのエラーシンボル検出器をさらに含む。前記反復デコーダは、前記第2デコーダから出力された制御信号に応答して、第1反復回数の範囲内で前記入力データを反復復号するか、または前記第1反復回数に追加的な第2反復復号回数の範囲内で前記入力データを反復復号する。前記第1デコーダから出力された前記反復復号されたデータにアンコレクタブルエラーが存在する時、前記第2デコーダは、前記反復復号されたデータをビット単位で累算する前に、前記第1デコーダの反復復号回数を増加させるための制御信号を前記第1デコーダに伝送し、前記第1デコーダは、前記制御信号に応答して増加した反復復号回数だけ前記反復復号データをビット単位で累算する。本発明の実施形態によるデータ処理システムは、前記デコーダと、前記デコーダによってエラー訂正されたデータを処理するためのプロセッサと、を含む。本発明の実施形態によるハードディスクドライブの動作を制御するためのコントローラは、第1デコーダと第2デコーダとを含む。前記第1デコーダは、入力データを反復復号し、該反復復号されたデータをビット単位で累算し、該累算された値と複数の基準値とをそれぞれ比較し、該比較結果によって決定された決定データと指示データとを出力する。前記第2デコーダは、前記指示データによって、前記決定データを含むシンボルに対してエラー訂正を行う。前記コントローラは、前記入力データを反復復号して、前記反復復号されたデータを出力するための反復デコーダと、決定回路と、を含む。前記決定回路は、前記反復復号されたデータを前記ビット単位で累算し、前記累算された値が、前記複数の基準値のうちから第1基準値より小さい時、第1データを前記決定データとして出力し、前記第1基準値より大きい第2基準値より大きい時、第2データを前記決定データとして出力し、前記第1基準値と前記第2基準値との間の値である時、前記指示データとともに第3データを前記決定データとして出力する。本発明の実施形態によるハードディスクドライブは、ディスクと、前記ディスクにライトされたアナログ信号をリードするためのヘッドと、前記ヘッドによってリードされたアナログ信号を増幅するための前置増幅器と、コントローラと、を含む。前記コントローラは、第1デコーダと第2デコーダとを含む。前記第1デコーダは、前記前置増幅器から出力されたアナログ信号に相応する入力データを反復復号し、該反復復号されたデータをビット単位で累算し、該累算された値と複数の基準値とをそれぞれ比較し、該比較結果によって決定された決定データと指示データとを出力する。前記第2デコーダは、前記指示データによって、前記決定データを含むシンボルに対してエラー訂正を行う。本発明の実施形態によるコンピュータシステムは、前記ハードディスクドライブと、前記ハードディスクドライブの第2デコーダによってエラー訂正されたデータを処理することができるホストと、を含む。本発明によるデコーダは、リード動作を行う途中でアンコレクタブルエラーuncorrectableerror発生時に、反復復号回数を増加させてBERBitErrorRateを改善しうる。以下、添付した図面を参照して、本発明を詳しく説明する。図1は、本発明の実施形態によるデコーダの概略的なブロック図を示す。図1を参照すると、デコーダ10は、第1デコーダ11と第2デコーダ60とを含む。リード動作時に、第1デコーダ11は、制御信号CTRLに応答して入力データIDATAを定められた反復復号回数例えば、[N-1]回より増加した反復復号回数、例えば、K回だけさらに反復復号し、増加した反復復号回数ほどさらに反復復号されたデータDATAをビット単位で累算し、該累算された値と複数の基準値とをそれぞれ比較し、該比較結果によって決定された決定データMDATAと指示データSLIとを第2デコーダ60に出力する。ここで、NとKは、自然数である。第1デコーダ11は、第2デコーダ60から出力された制御信号CTRLに応答して反復復号回数を増加させることができる。制御信号CTRLは、第1デコーダ11によって定められた反復復号回数だけ反復復号されたデータDATA=MDATAにアンコレクタブルエラーが存在する時、第2デコーダ60によって発生することがある。第2デコーダ60は、指示データSLIによって決定データMDATAを含むシンボルsymbolに対してシンボル単位でエラー訂正を行い、該エラー訂正されたデータECDATAを出力する。例えば、エラー訂正されたデータECDATAは、データプロセッサまたはホストに出力される。本発明の実施形態によるデコーダ10は、ハードディスクドライブだけではなく、リード動作時に、リードデータに対して反復復号iterativedecodingを行い、リードデータに含まれたエラーを訂正するか、または検出することができるあらゆるデータ処理システムに使われる。図2は、図1に示されたデコーダの詳細ブロック図を示し、図3は、図2に示された反復デコーダの出力と累算器の出力とを示し、図4は、図2に示された決定ユニットの決定動作を説明するための概念図であり、図5は、図2に示された決定ユニットの出力信号を示す概念図であり、図6は、図2に示された第1デコーダの動作を説明するためのフローチャートである。まず、図2を参照すると、第1デコーダ11は、反復デコーダ20、スイッチング回路30、及び決定回路40を含む。第2デコーダ60から出力された制御信号CTRLに応答して、反復デコーダ20は、デフォルトで定められた反復復号回数、例えば、[N-1]-回以内で入力データIDATAに対する反復復号を行うか、または増加した反復復号回数、例えば、[N]-回から[NK-1]-回までK-回だけさらに入力データIDATAに対する反復復号を行うことができる。例えば、反復デコーダ20は、第1レベル、例えば、ローレベルを有する制御信号CTRLに応答して、[N-1]-回以内で入力データIDATAに対する反復復号を行うことができる。また、アンコレクタブルエラー発生時に、反復デコーダ20は、第2レベル、例えば、ハイレベルを有する制御信号CTRLに応答して、[N]-回から[NK-1]-回までK-回だけさらに入力データIDATAに対する反復復号を行うことができる。例えば、第2デコーダ60は、[N-1]-回以内で反復復号されたデータMDATA=DATAにアンコレクタブルエラーが存在する時、ハイレベルを有する制御信号CTRLを生成することができる。スイッチング回路30は、第1レベルを有する制御信号CTRLに応答して、反復デコーダ20によって反復復号されたデータMDATA=DATAを第2デコーダ60に伝送する。また、スイッチング回路30は、第2レベルを有する制御信号CTRLに応答して、反復デコーダ20によって反復復号されたデータDATAを決定回路40に伝送し、決定回路40によって決定された決定データMDATA=PDATAを第2デコーダ60に伝送する。スイッチング回路30は、デマルチプレクサ32とマルチプレクサ34とを含む。デマルチプレクサ32は、第1レベルを有する制御信号CTRLに応答して、反復デコーダ20によって反復復号されたデータDATAを第1出力端を通じてマルチプレクサ34の第1入力端に伝送する。また、デマルチプレクサ32は、第2レベルを有する制御信号CTRLに応答して、反復デコーダ20によって反復復号されたデータDATAを第2出力端を通じて決定回路40に伝送する。マルチプレクサ34は、第1レベルを有する制御信号CTRLに応答して、デマルチプレクサ32から出力された反復復号されたデータDATAを選択データMDATAとして第2デコーダ60に伝送し、マルチプレクサ34は、第2レベルを有する制御信号CTRLに応答して、決定回路40によって決定された決定データPDATAを選択データMDATAとして第2デコーダ60に伝送する。リード動作時に、アンコレクタブルエラーによってリード失敗readfailureが発生すれば、第2デコーダ60は、第2レベルを有する制御信号CTRLを発生させるステップS10。したがって、反復デコーダ20は、K-回だけさらに入力データIDATAに対する反復復号を行い、該反復復号されたデータDATAをK-回だけさらにデマルチプレクサ32を通じて決定回路40に出力するステップS20。決定回路40の累算器42は、スイッチング回路30を通じて入力された反復復号されたデータDATAをビット単位でK-回累算し、該ビット単位で累算された値AOUTを決定ユニット44に出力するステップS30。図3に示されたように、[N]番目の反復復号回数から[NK-1]番目の反復復号回数まで、すなわち、合計K回の反復復号回数ごとに、反復デコーダ20がビット単位でデータ1を出力する時、累算された値AOUTはKであり、反復デコーダ20が、ビット単位でデータ0を出力する時、累算された値AOUTは0である。しかし、合計K回の反復復号回数ごとに、反復デコーダ20が、ビット単位でデータ1とデータ0とを順序なしに出力する時、累算された値AOUTは、A、B、またはCである。この際、A、B、またはCは、自然数であり、0より大きくてK回より小さい。累算器42は、ビット単位で累算された値AOUTを決定ユニット44に出力する。決定ユニット44は、累算された値AOUTと複数の基準値TH1、TH2とをそれぞれ比較して、該比較結果によって決定データPDATAを決定することができるステップS40。図4に示されたように、累算された値AOUTが、複数の基準値TH1、TH2のうちから第1基準値TH1例えば、40より小さい時、決定ユニット44は、第1データ例えば、データ0を決定データPDATAとしてマルチプレクサ34に出力することができるステップS60。累算された値AOUTが、第1基準値TH1より大きい第2基準値TH2例えば、70より大きい時、決定ユニット44は、第2データ例えば、データ1を決定データPDATAとしてマルチプレクサ34に出力することができるステップS50。累算された値AOUTが、第1基準値TH1と第2基準値TH2との間の値である時、決定ユニット44は、指示データFLAG=SLIとともに第3データ例えば、デフォルトで定められたデータ1またはデータ0を決定データPDATAとしてマルチプレクサ34に出力するステップS60。決定ユニット44は、第3データとしてデータ0を出力すると仮定する。決定データPDATAは、ビット単位でマルチプレクサ34を通じて第2デコーダ60に伝送することができる。図5に示されたように、各シンボルに含まれたUD1、UD2、及びUD3は、決定ユニット44によって第3データ、例えば、データ0に決定された決定データPDATAを示す。決定ユニット44は、第3データを決定データPDATAとして決定する時、フラグFLAGを発生させうる。実施形態によって、フラグFLAGは、シンボルごとに一つのみ発生することがある。決定ユニット44によって発生したフラグFLAGは、指示データSLIとして第2デコーダ60に直接伝送することができる。マルチプレクサ34は、決定ユニット44によってビット単位で決定された決定データPDATAを選択データMDATAとして第2デコーダ60に伝送するので、第2デコーダ60は、マルチプレクサ34から出力される選択データMDATAと決定ユニット44から出力されるフラグFLAGとに応答して、如何なるシンボルでエラーが発生したかを判断することができる。図5に示されたように、第2デコーダ60は、m-番目のシンボルとm2-番目のシンボルとでエラーが発生したということが分かるので、第2デコーダ60は、m-番目のシンボルとm2-番目のシンボルのそれぞれに対してエラー訂正を行い、該エラー訂正されたデータECDATAを出力することができる。第2デコーダ60は、シンボル単位でエラー訂正を行うことができる。第2デコーダ60としてRS-ECCデコーダが使われる。実施形態によって、決定回路40は、エラーシンボル検出器46をさらに含みうる。エラーシンボル検出器46は、決定ユニット44からビット単位で出力される決定データPDATAとフラグFLAGとに応答して、第3データを含むシンボルの位置情報を表わす指示データSLIを生成し、該生成された指示データSLIを第2デコーダ60に伝送しうる。したがって、第2デコーダ60は、指示データSLI、すなわち、エラーシンボルの位置情報によって第3データを表わす決定データPDATAを含むエラーシンボルに対してエラー訂正を行い、該エラー訂正されたデータECDATAを出力することができる。前述したように、第2デコーダ60は、ビット単位でエラーの位置を判断し、かつシンボル単位でエラーの位置を判断することができる。したがって、第2デコーダ60は、決定ユニット44から出力されたフラグFLAGまたはエラーシンボル検出器46から出力される指示データSLIによってエラーシンボルに対するエラー訂正を行うことができるので、エラー訂正能力errorcorrectioncapability、例えば、BERを改善しうる効果がある。図7は、図1に示されたデコーダを含むデータ処理システムのブロック図を示す。図1から図6を参照して説明されたデコーダ10は、リード動作途中でエラーが発生する時、リードリトライreadretry動作を行うことができるハードディスクドライブに使われる。図7を参照すると、データ処理システムとして使われるハードディスクドライブHardDiskDrive:以下、HDD100は、複数のディスク110、複数のヘッド112、ヘッドアセンブリ114、前置増幅器pre-amplifier116、メインコントロールユニット118、モータ駆動ユニットまたは、サーボ制御ユニット140、スピンドルモータ136、及びボイスコイルモータVoiceCoilMotor:以下、VCM138を含む。複数のディスク110のそれぞれは、ホストから出力されたデータを保存し、スピンドルモータ36によって回転する。複数のディスク110のそれぞれは、磁気記録媒体として具現可能である。複数のヘッド112のそれぞれは、複数のディスク110のうちから対応する一つのディスク上overに位置して、リードread動作またはライトwrite動作を行い、VCM138と結合されたヘッドアセンブリ114から複数のディスク110側に延びたサポートアーム図示せずのそれぞれに設けられる。ディスクに保存されたデータをリードする時、前置増幅器116は、複数のヘッド112のうちの何れか一つのヘッドから出力されたアナログ信号を増幅し、該増幅されたアナログ信号をリード/ライトチャンネル回路120に出力する。ディスクにデータをライトする時、前置増幅器116は、リード/ライトチャンネル回路120から出力されたライト信号、例えば、ライト電流を複数のヘッド112のうちの何れか一つのヘッドに伝送する。何れか一つのヘッドは、ライト信号を複数のディスク110のうちの何れか一つのディスクにライトすることができる。リード/ライトチャンネル回路120は、前置増幅器116によって増幅されたアナログ信号をデジタル信号に変換し、該変換されたデジタル信号に対して反復復号を行い、該反復復号されたデータをハードディスクコントローラ122に出力する。実施形態によって、図1から図6を参照して説明された第1デコーダ11は、リード/ライトチャンネル回路120として具現可能である。したがって、リード/ライトチャンネル回路120は、選択データMDATAと指示データSLIとをハードディスクコントローラ122に出力する。CPU124の制御下で、または独立したハードディスクコントローラHardDiskCintroller:以下、HDC122は、リード/ライトチャンネル回路120から出力された指示データSLIによってシンボル単位で選択データMDATAに対するエラー訂正を行い、該エラー訂正されたデータECDATAをホストに出力することができる。すなわち、図1から図6を参照して説明した第2デコーダ60は、HDC122の内部に具現可能である。リード/ライトチャンネル回路120は、HDC122から出力されたライトデータをライト信号に変換し、該変換されたライト信号を前置増幅器116に出力することができる。例えば、データをディスク110にライトする時、HDC122は、CPU124の制御下でホストから出力されたライトデータにエラー訂正コードを付け加え、エラー訂正コードが付け加えられたライトデータをリード/ライトチャンネル回路120に出力する。したがって、ホストから出力されたライトデータは、リード/ライトチャンネル回路120、前置増幅器116、及び複数のヘッド112のうちの何れか一つのヘッドを通じて複数のディスク110のうちの何れか一つのディスクにライトされる。また、複数のディスク110のうちの何れか一つのディスクからデータをリードする時、HDC122は、CPU124の制御下でリード/ライトチャンネル回路120によって反復復号されたリードデータMDATAを受信し、該受信された反復復号されたリードデータMDATAに対してシンボル単位でエラー訂正を行い、該エラー訂正されたデータECDATAをホストに伝送しうる。メインコントロールユニット118の動作を制御することができるCPU124は、ROM126に保存されたプログラムコード、例えば、反復復号回数を調節することができるプログラムコードをリードし、該リードされたプログラムコードをRAM128に保存し、RAM128に保存されたプログラムコードを実行させてHDD100またはHDC122の動作を制御することができる。これにより、CPU124は、反復復号回数の設定方法、HDD100のリード動作、またはHDD100のライト動作を制御することができる。CPU124は、ホストから出力されたリード命令またはライト命令を受信し、該受信された命令によってトラック探索trackseekまたはトラック追従trackfollowingを制御するために、スピンドルモータ駆動部144とVCM駆動部142とを制御することができる。スピンドルモータ駆動部144は、HDC122から出力された少なくとも一つの制御信号に応答して、複数のディスク110の回転を制御するスピンドルモータ136の動作を制御する。VCM駆動部142は、HDC122から出力された少なくとも一つの制御信号、例えば、複数のヘッド112のそれぞれの位置を制御するための制御信号に応答して、VCM138を駆動するための駆動電流を発生させ、該発生した駆動電流をVCM138のボイスコイルに出力する。VCM138は、VCM駆動部142から出力される駆動電流の方向とレベルとによって複数のヘッド112のうちから使われるヘッドを複数のディスク110のうちの何れか一つのディスクに具現されたトラック上に移動させる。実施形態によって、メインコントロールユニット118の内部または外部に具現可能なバッファメモリ130は、HDD100とホストとの間で送受信するデータを一時的に保存することができる。バッファメモリ130は、DRAMのような揮発性メモリとして具現可能である。実施形態によって、リード/ライトチャンネル回路120、HDC122、CPU124、ROM126、RAM128、及びメモリ130を含むメインコントロールユニット118は、一つのチップ、例えば、SoCsystemonchipとして具現可能である。また、スピンドルモータ駆動部144とVCM駆動部142とを含むモータ駆動ユニット140は、一つのチップ、例えば、SoCとして具現可能である。図8は、図7に示されたデータ処理システムを含むコンピュータシステムのブロック図を示す。図1から図8を参照すると、コンピュータシステム200は、HDD100とHDD100とデータを送受信するためのホスト210を含む。HDD100は、ディスク110にライトされたアナログ信号をリードするためのヘッド112と、ヘッド112によってリードされたアナログ信号を増幅するための前置増幅器116と、メインコントロールユニット118とを含む。メインコントロールユニット118は、前置増幅器116から出力されたアナログ信号に相応する入力データIDATAを反復復号し、該反復復号されたデータDATAをビット単位で累算し、該累算された値AOUTと複数の基準値TH1、TH2とをそれぞれ比較し、該比較結果によって決定された決定データPDATAと指示データFLAGまたはSLIとを出力するための第1デコーダ11と指示データFLAGまたはSLIによって決定データPDATAを含むシンボルに対してエラー訂正を行うための第2デコーダ60とを含む。ホスト210は、ホストCPU211、メモリ213、及びインターフェース214を含む。ホストCPU211は、ホスト210の動作を制御し、ライト動作時には、メモリ213から出力されたデータをインターフェース214を通じてHDD100のメインコントロールユニット118として具現されたホストインターフェース149に伝送しうる。インターフェース214とホストインターフェース149とは、SATAインターフェースとして具現可能である。したがって、インターフェース214とホストインターフェース149とは、SATAプロトコルを用いてデータを送受信することができる。リード動作時に、インターフェース214は、ホストCPU211の制御下でHDD100のメインコントロールユニット118に具現されたホストインターフェース149から伝送されたデータをメモリ213に保存することができる。ホストCPU211は、メモリ213に保存されたデータを処理、例えば、ディスプレイ装置を用いてディスプレイするか、周辺装置、例えば、USBポートに接続されたプリンタを用いて出力することができる。本発明は、図面に示された一実施形態を参考にして説明されたが、これは例示的なもの過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されるべきである。