"駆動電極、センス電極およびモニタ電極を設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、前記センス電極から出力される信号を処理して出力信号を出力する検出回路と、前記ドライブ回路および検出回路を動作させるタイミング信号を生成するタイミング制御回路と、ローパスフィルタの出力信号をハイパスフィルタの出力信号で差算することによりオフセット値を検出するオフセット検出回路と、前記検出回路の出力信号からオフセット検出回路の出力信号を差算する補正演算手段と、ハイパスフィルタと平滑回路とを設けた角速度振幅検出回路とを備え、前記角速度振幅検出回路からの出力信号を入力する切替スイッチを設け、角速度振幅検出回路からの出力信号が所定の値となった際には、切替スイッチにより、前記オフセット検出回路の機能を停止させるように構成した角速度センサ。タイミング制御回路のクロックを電源起動時に高速化させることにより、オフセット検出回路および角速度振幅検出回路からの出力信号を高速化させた請求項1記載の角速度センサ。オフセット検出回路におけるローパスフィルタとハイパスフィルタとの間に遅延回路を設け、この遅延回路により検出回路からの出力信号を所定の時間遅延させてからオフセット値を検出するように構成した請求項1記載の角速度センサ。駆動電極、センス電極およびモニタ電極を設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、前記センス電極から出力される信号を処理して出力信号を出力する検出回路と、前記ドライブ回路および検出回路を動作させるタイミング信号を生成するタイミング制御回路と、前記検出回路からの出力信号をローパスフィルタを介した出力信号をローパスフィルタおよびハイパスフィルタを介した出力信号で差算することによりオフセット値を検出するオフセット検出回路と、前記検出回路の出力信号からオフセット検出回路の出力信号を差算する補正演算手段と、前記オフセット検出回路におけるハイパスフィルタからの出力信号を監視する第1の監視回路と、前記補正演算手段からの出力信号を監視する第2の監視回路とを備え、前記第1の監視回路からの出力信号が所定の範囲外の値のときにオフセット検出回路の機能を停止させるとともに、第1の監視回路からの出力信号が所定の範囲内の値でかつ、前記第2の監視回路からの出力信号が所定の範囲内のときにオフセット検出回路の機能を動作させるように構成した角速度センサ。前記第2の監視回路からの出力信号が所定の範囲内になってから、所定の時間経過後、オフセット検出回路の機能を動作させるようにした請求項4記載の角速度センサ。しかしながら、上記した従来の構成においては、角速度センサを設置している周辺の温度が変化する場合には、温度センサ3により、ケース2内の温度を検出するとともに、温度制御手段5により、ペルチェ素子4に加わる電流の方向および量を制御することで、ケース1内の温度を所定の値に制御することにより、温度変化により生じる出力信号の変動を防止するようにしていたため、角速度センサの部品点数が増え大型化してしまうという課題を有していた。本発明は上記従来の課題を解決するもので、部品点数が少ないにも関わらず、温度変化による出力信号の変動を防止することが可能な角速度センサを提供することを目的とするものである。上記目的を達成するために、本発明は以下の構成を有するものである。本発明の請求項1に記載の発明は、駆動電極、センス電極およびモニタ電極を設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、前記センス電極から出力される信号を処理して出力信号を出力する検出回路と、前記ドライブ回路および検出回路を動作させるタイミング信号を生成するタイミング制御回路と、ローパスフィルタの出力信号をハイパスフィルタの出力信号で差算することによりオフセット値を検出するオフセット検出回路と、前記検出回路の出力信号からオフセット検出回路の出力信号を差算する補正演算手段と、ハイパスフィルタと平滑回路とを設けた角速度振幅検出回路とを備え、前記角速度振幅検出回路からの出力信号を入力する切替スイッチを設け、角速度振幅検出回路からの出力信号が所定の値となった際には、切替スイッチにより、前記オフセット検出回路の機能を停止させるようにしたもので、この構成によれば、角速度振幅検出回路からの出力信号を入力する切替スイッチを設け、角速度振幅検出回路からの出力信号が所定の値となった際には、切替スイッチにより、前記オフセット検出回路の機能を停止させるようにしたため、角速度により発生する出力信号を変化させることなく温度変化等により発生する低周波からなる出力信号の変動のみを補正できるという作用効果を有するものである。本発明の請求項2に記載の発明は、タイミング制御回路のクロックを電源起動時に高速化させることにより、オフセット検出回路および角速度振幅検出回路からの出力信号を高速化させたもので、この構成によれば、電源起動時から瞬時に、温度変化等により発生する低周波からなる出力信号の変動を補正することができるという作用効果を有するものである。本発明の請求項3に記載の発明は、オフセット検出回路におけるローパスフィルタとハイパスフィルタとの間に遅延回路を設け、この遅延回路により検出回路からの出力信号を所定の時間遅延させてからオフセット値を検出するように構成したもので、この構成によれば、オフセット検出回路におけるローパスフィルタとハイパスフィルタとの間に遅延回路を設け、この遅延回路により検出回路からの出力信号を所定の時間遅延させてからオフセット値を検出するようにしたため、角速度振幅検出回路により検出した角速度信号の発生と同時に、補正演算手段におけるオフセット検出回路を動作させることができることとなり、これにより、さらに確実に、角速度により発生する出力信号を変化させることなく温度変化等により発生する低周波からなる出力信号の変動のみを補正できるという作用効果を有するものである。本発明の請求項4に記載の発明は、駆動電極、センス電極およびモニタ電極を設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、前記センス電極から出力される信号を処理して出力信号を出力する検出回路と、前記ドライブ回路および検出回路を動作させるタイミング信号を生成するタイミング制御回路と、前記検出回路からの出力信号をローパスフィルタを介した出力信号をローパスフィルタおよびハイパスフィルタを介した出力信号で差算することによりオフセット値を検出するオフセット検出回路と、前記検出回路の出力信号からオフセット検出回路の出力信号を差算する補正演算手段と、前記オフセット検出回路におけるハイパスフィルタからの出力信号を監視する第1の監視回路と、前記補正演算手段からの出力信号を監視する第2の監視回路とを備え、前記第1の監視回路からの出力信号が所定の範囲外の値のときにオフセット検出回路の機能を停止させるとともに、第1の監視回路からの出力信号が所定の範囲内の値でかつ、前記第2の監視回路からの出力信号が所定の範囲内のときにオフセット検出回路の機能を動作させるようにしたもので、この構成によれば、第1の監視回路からの出力信号が所定の範囲外の値のときにオフセット検出回路の機能を停止させるとともに、第1の監視回路からの出力信号が所定の範囲内の値でかつ、前記第2の監視回路からの出力信号が所定の範囲内のときにオフセット検出回路の機能を動作させるようにしたため、角速度により発生する出力信号を変化させることなく温度変化等により発生する低周波からなる出力信号の変動のみを補正できるという作用効果を有するものである。本発明の請求項5に記載の発明は、特に、第2の監視回路からの出力信号が所定の範囲内になってから、所定の時間経過後、オフセット検出回路の機能を動作させるようにしたもので、この構成によれば、第2の監視回路からの出力信号が所定の範囲内になってから、所定の時間経過後、オフセット検出回路の機能を動作させるようにしたため、角速度による出力信号を補正することなしに、出力信号の変動のみを補正することができるという作用効果を有するものである。以上のように本発明の角速度センサは、駆動電極、センス電極およびモニタ電極を設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、前記センス電極から出力される信号を処理して出力信号を出力する検出回路と、前記ドライブ回路および検出回路を動作させるタイミング信号を生成するタイミング制御回路と、ローパスフィルタの出力信号をハイパスフィルタの出力信号で差算することによりオフセット値を検出するオフセット検出回路と、前記検出回路の出力信号からオフセット検出回路の出力信号を差算する補正演算手段と、ハイパスフィルタと平滑回路とを設けた角速度振幅検出回路とを備え、前記角速度振幅検出回路からの出力信号を入力する切替スイッチを設け、角速度振幅検出回路からの出力信号が所定の値となった際には、切替スイッチにより、前記オフセット検出回路の機能を停止させるようにしたもので、この構成によれば、角速度振幅検出回路からの出力信号を入力する切替スイッチを設け、角速度振幅検出回路からの出力信号が所定の値となった際には、切替スイッチにより、前記オフセット検出回路の機能を停止させるようにしたため、角速度により発生する出力信号を変化させることなく温度変化等により発生する低周波からなる出力信号の変動のみを補正することが可能な角速度センサを提供することができるという効果を有するものである。実施の形態1以下、実施の形態1を用いて、本発明の特に請求項1~3に記載の発明について説明する。図1は本発明の実施の形態1における角速度センサの回路図、図2は同角速度センサにおける補正演算手段および角速度振幅検出の回路図である。図1において、30は振動子で、この振動子30は振動体31と、この振動体31を振動させるための圧電体を有する駆動電極32と、振動状態に応じて電荷を発生する圧電体を有するモニタ電極33と、前記振動子30に角速度が印加されると電荷を発生する圧電体を有する第1のセンス電極34と第2のセンス電極35とを設けている。そして、前記第1のセンス電極34と第2のセンス電極35とは互いに逆極性になるように構成されている。36は電荷増幅器で、この電荷増幅器36には前記振動子30におけるモニタ電極33が出力する電荷が入力され、そしてこの入力された電荷を所定の倍率で電圧に変換するものである。37はバンドパスフィルタで、このバンドパスフィルタ37には前記電荷増幅器36の出力が入力され、そしてこの入力された信号のノイズ成分を除去してモニタ信号を出力するものである。38はAGC回路で、このAGC回路38は半波整流平滑回路図示せずを有しているもので、前記バンドパスフィルタ37の出力信号を半波整流して平滑したDC信号を生成し、このDC信号をもとに前記バンドパスフィルタ37の出力するモニタ信号を増幅あるいは減衰させて出力するものである。39は駆動回路で、この駆動回路39には前記AGC回路38の出力が入力され、前記振動子30の駆動電極32に駆動信号を出力するものである。そして、前記電荷増幅器36、バンドパスフィルタ37、AGC回路38および駆動回路39によりドライブ回路40を構成している。41はPLL回路で、このPLL回路41は前記ドライブ回路40におけるバンドパスフィルタ37が出力するモニタ信号を逓倍し、位相ノイズを時間的に積分し低減して出力するものである。42はタイミング生成回路で、このタイミング生成回路42は前記PLL回路41から出力されるモニタ信号を逓倍した信号をもとに、タイミング信号を生成して出力するものである。そして、前記PLL回路41とタイミング生成回路42とでタイミング制御回路43を構成している。47は第1のDA切替手段で、この第1のDA切替手段47は、第1の基準電圧49および第2の基準電圧50を有し、そしてこの第1の基準電圧49と第2の基準電圧50を所定の信号により切り替えるものである。51はDA出力手段で、このDA出力手段51は前記第1のDA切替手段47の出力信号が入力されるコンデンサ52と、このコンデンサ52の両端に接続され、第2のタイミングΦ2で動作してコンデンサ52の電荷を放電するスイッチ53,54とにより構成されている。そして、前記第1のDA切替手段47と第1のDA出力手段51とで第1のDA変換手段48を構成し、かつこの第1のDA変換手段48は第1のタイミングΦ1で前記コンデンサ52の電荷を放電するとともに、第1のDA切替手段47が出力する基準電圧に応じた電荷を入出力するものである。55は第1のスイッチで、この第1のスイッチ55は前記第1のタイミングΦ1で第1のセンス電極34から、電流からなる出力信号を出力するものである。56は第1の積分回路で、この第1の積分回路56には前記第1のスイッチ55の出力が入力されるもので、演算増幅器57と、この演算増幅器57の帰還に並列に接続されるコンデンサ58とにより構成されている。59は第2のDA切替手段で、この第2のDA切替手段59は、第1の基準電圧60および第2の基準電圧61を有し、そしてこの第1の基準電圧60と第2の基準電圧61を所定の信号により切り替えるものである。62は第2のDA出力手段で、この第2のDA出力手段62は前記第2のDA切替手段59の出力信号が入力されるコンデンサ63と、このコンデンサ63の両端に接続され、第2のタイミングΦ2で動作してコンデンサ63の電荷を放電するスイッチ64a,64bとにより構成されている。そして、前記第2のDA切替手段59と第2のDA出力手段62とで第2のDA変換手段66を構成し、かつこの第2のDA変換手段66は第2のタイミングΦ2で前記コンデンサ63の電荷を放電するとともに、第2のDA切替手段59が出力する基準電圧に応じた電荷を入出力するものである。65は第2のスイッチで、この第2のスイッチ65は前記第1のタイミングΦ1で、第2のセンス電極35から出力信号を出力するものである。67は第2の積分回路で、この第2の積分回路67には前記第2のスイッチ65の出力が入力されるもので、演算増幅器68と、この演算増幅器68の帰還に並列に接続されるコンデンサ69とにより構成されている。70は比較回路で、この比較回路70には前記第1の積分回路56が出力する積分信号と第2の積分回路67が出力する積分信号とを比較する比較器71と、D型フリップフロップ72とにより構成されており、前記D型フリップフロップ72に、比較器71が出力する1ビットからなるデジタル信号を入力している。また、前記D型フリップフロップ72は前記第1のタイミングΦ1の開始時に前記1ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記第1のDA変換手段48の第1のDA切替手段47に入力されて第1の基準電圧49または第2の基準電圧50を切り替えるとともに、前記第2のDA変換手段66の第2のDA切替手段59に入力されて第1の基準電圧60または第2の基準電圧61を切り替えるものである。そして、前記第1のDA変換手段48、第2のDA変換手段66、第1の積分回路56、第2の積分回路67および比較回路70により検出回路73ΣΔ変調器を構成している。そして、この検出回路73ΣΔ変調器は上記構成により、前記振動子30における第1のセンス電極34および第2のセンス電極35より出力される電荷をΣΔ変調し、1ビットデジタル信号に変換して出力するものである。74はデジタルフィルタで、このデジタルフィルタ74には前記検出回路73より出力されるデジタル信号が入力され、ノイズ成分を除去するフィルタリング処理を行うものである。75は補正演算手段で、この補正演算手段75にはフリップフロップ72が出力する1ビット信号が入力され、この1ビット差分信号と所定の補正情報との補正演算を置換処理により実現するものである。つまり、上記したように補正演算手段75に入力される1ビット差分信号が01-1であり、例えば、補正情報が5である場合にはそれぞれ05-5と置き換えて出力する構成となっている。そして、この補正演算手段75は、図2に示すように、検出回路73からの出力信号が入力される第1のローパスフィルタ89と、オフセット検出回路77とにより構成され、さらに、このオフセット検出回路77は、遅延回路78と、ハイパスフィルタ79と、ローパスフィルタ89と前記ハイパスフィルタ79との差値を演算する第1の差算器80とを設けている。また、前記補正演算手段75には、第2の差算器81を設けており、この第2の差算器81は、前記検出回路73からの出力信号から前記オフセット検出回路77における第1の差算器80からの出力信号を差算して出力するものである。82は角速度振幅検出回路で、この角速度振幅検出回路82は、第2のハイパスフィルタ83、平滑回路84、第2のローパスフィルタ85およびスレッシュホールド86とにより構成されている。そして、この角速度振幅検出回路82は、検出回路73からの出力信号を第1のローパスフィルタ89を介して入力し、角速度センサに角速度が加わっているかどうかを検出するものである。87は切替スイッチで、この切替スイッチ87は、前記角速度振幅検出回路82からの出力信号がノイズ信号レベル以上の値となった際には、角速度センサに角速度が働いているとして、1信号が入力され、クロック信号の出力を停止させて、オフセット検出回路77の機能を停止させるものである。一方、前記切替スイッチ87は、角速度振幅検出回路82からの出力信号がノイズ信号レベル未満の値となった際には、角速度センサに角速度が働いていないとして、0信号が入力され、クロック信号を出力することによりオフセット検出回路77を機能させるものである。88は切替クロックで、この切替クロック88は、角速度センサの起動時には、クロックを高速化させるとともに、高速化させたタイミング制御回路43により、角速度振幅検出回路82を動作させる。そして、角速度が加わらなくなったら、即座に、切替スイッチ87を機能させて、オフセット検出回路77を動作させるものである。そして、デジタルフィルタ74および補正演算手段75により演算手段76を構成している。そしてまた、前記タイミング制御回路43と検出回路73ΣΔ変調器および演算手段76によりセンス回路を構成している。以上のように構成された本発明の実施の形態1における角速度センサについて、次にその動作を説明する。前記振動子30の駆動電極32に交流電圧を加えると、前記振動体31が共振し、モニタ電極33に電荷が発生する。このモニタ電極33に発生した電荷をドライブ回路40における電荷増幅器36に入力し、正弦波形の出力電圧に変換する。そしてこの電荷増幅器36の出力電圧をバンドパスフィルタ37に入力し、前記振動体31の共振周波数のみを抽出し、ノイズ成分を除去した図3aに示すような正弦波形を出力する。そしてまた、前記ドライブ回路40におけるバンドパスフィルタ37の出力信号をAGC回路38が有する半波整流平滑回路図示せずに入力することにより、DC信号に変換する。そしてAGC回路38はこのDC信号が大の場合には前記ドライブ回路40におけるバンドパスフィルタ37の出力信号を減衰させるような信号を、一方、前記DC信号が小の場合には前記ドライブ回路40におけるバンドパスフィルタ37の出力信号を増幅させるような信号を駆動回路39に入力し、そして前記振動体31の振動が一定振幅となるように調整するものである。さらに、タイミング制御回路43に、図3aに示される正弦波信号が入力され、そしてこの正弦波信号を前記PLL回路41で逓倍した信号をもとにタイミング生成回路42により図3bで示される第1のタイミングΦ1および第2のタイミングΦ2を形成する。そして、このタイミング信号が前記検出回路73ΣΔ変調器および補正演算手段75に、スイッチの切替およびラッチ回路のラッチタイミングとして入力される。また、前記振動子30が図1に図示している駆動方向に速度値に相当する電荷で屈曲振動している状態において、前記振動体31の長手方向の中心軸周りに角速度ωで回転すると、この振動子30にF=2mV×ωのコリオリ力が発生する。このコリオリ力により前記振動子30が有する第1のセンス電極34および第2のセンス電極35に、図3cおよび図3dに示すように電荷が発生する。そしてこの第1のセンス電極34および第2のセンス電極35に発生する電荷はコリオリ力により発生するため、前記モニタ電極33に発生する信号より位相が90度進んでいる。前記第1のセンス電極34および第2のセンス電極35に発生した出力信号は図3cおよび図3dに示す通り、正極性信号と負極性信号の関係にある。この場合における検出回路73ΣΔ変調器の動作を以下に説明する。この検出回路73ΣΔ変調器は第1のタイミングΦ1および第2のタイミングΦ2を繰り返すことによって動作するもので、第1のタイミングΦ1および第2のタイミングΦ2では振動子30における第1のセンス電極34および第2のセンス電極35から出力される正極性信号または負極性信号がΣΔ変調されて1ビットデジタル信号に変換される。上記した第1のタイミングΦ1および第2のタイミングΦ2での動作をひとつずつ説明する。ここでは、振動子30の中心軸を中心に所定の角速度が振動子30に付与されて、振動子30が回転し、第1のセンス電極34および第2のセンス電極35に8値に相当する電荷の出力電圧が発生する場合を考える。まず、第1のタイミングΦ1では、振動子30における第1のセンス電極34から発生する8値に相当する電荷からなる出力信号が第1の積分回路56におけるコンデンサ58に保持されるとともに、このコンデンサ58に保持されている出力信号が比較回路70における比較器71の反転端子71aに入力される。これと同様に、振動子30における第2のセンス電極35から発生する出力信号が第2の積分回路67におけるコンデンサ69に保持されるとともに、このコンデンサ69に保持されている-8値に相当する電荷からなる出力信号が比較回路70における比較器71の非反転端子71bに入力される。そうすると、比較器71から比較結果として、1ビットデジタル信号1がフリップフロップ72に入力され、第2のタイミングΦ2時に、フリップフロップ72にラッチされる。そして、第2のタイミングΦ2で、第1のDA出力手段51におけるスイッチ53およびスイッチ54がONになり、コンデンサ52に保持されている電荷が放電されるとともに、第2のDA出力手段62におけるスイッチ64aおよびスイッチ64bがONになり、コンデンサ63に保持されている電荷が放電される。そして、フリップフロップ72からのラッチ信号1が、次の、第1のタイミングΦ1時に第1のDA変換手段48における第1のDA切替手段47に入力され、-10値に相当する電荷を発生する第2の基準電圧50に切り替えられる。同様に、第2のDA変換手段66における第2のDA切替手段59に入力され、10値に相当する電荷を発生する第1の基準電圧60に切り替えられる。そうすると、第1のDA出力手段51におけるコンデンサ52に、第2の基準電圧50の-10値に相当する電荷に対応する電荷が蓄えられ、第1の積分回路56に入力されるとともに、第2のDA出力手段62におけるコンデンサ63に第1の基準電圧60の10値に相当する電荷に対応する電荷が蓄えられ、第2の積分回路67に入力される。それとともに、第1のスイッチ55がONになり、前記振動子30の第1のセンス電極34より発生する8値に相当する電荷に対応する電荷が第1の積分回路56に出力される。さらに、第2のスイッチ65がONになり、第2のセンス電極35から8値に相当する電荷に対応する電荷が第2の積分回路67に入力される。これにより第2のタイミングΦ2では、第1の積分回路56におけるコンデンサ58に、図3eの斜線部で示される電荷量と第1のDA変換手段48より出力される電荷量の総和が積分されて6値に相当する電荷からなる出力信号が第1の積分回路56に保持されることになる。これと同様に、第2の積分回路67におけるコンデンサ69に、図3fの斜線部で示される電荷量と第2のDA変換手段66より出力される電荷量の総和が積分されて-6値に相当する電荷からなる出力信号が第2の積分回路67に保持されることになる。そして、比較器71により比較して、フリップフロップ72に1ビットデジタル信号として出力されることになる。そして、このような前述したサイクルを繰り返すことにより、第1の積分回路56に保持される電圧は順次2値に相当する電荷ずつ低下し、一方、第2の積分回路67に保持される電圧は順次、2値に相当する電荷ずつ増加する。その結果、第1の積分回路56および第2の積分回路67に保持される電圧が0値に相当する電荷になるまでは、1の出力信号が出力される。その後、第1の積分回路56に保持される電圧が-2値に相当する電荷になるとともに、第2の積分回路67に保持される電圧が2値に相当する電荷になると、比較器71からは、-1出力信号が出力される。そうすると、フリップフロップ72からは、-1の出力信号が第1のDA切替手段47および第2のDA切替手段59に入力され、第1のDA変換手段48における第1の基準電圧49から、10値に相当する電荷の電圧が出力され、対応した電荷がコンデンサ52に保持されるとともに、第2のDA変換手段66における第2の基準電圧61からは、-10値に相当する電荷の電圧が出力され、対応する電荷がコンデンサ63に保持される。そうすると、第1の積分回路56に16値に相当する電荷の電圧が保持されるとともに、第2の積分回路67に-16値に相当する電荷の電圧が保持される。以後、第1の積分回路56および第2の積分回路67の出力電圧が順次2値に相当する電荷ずつ変化して、1の出力信号が9回出力された後、-1の出力信号が1回出力され、マルチビット化すると、0.8の出力信号が出力されて、角速度の信号として検出されるものである。ここで、角速度センサの周囲の温度が変化することにより、角速度センサからの出力信号が変化する場合を考える。そのような場合には、図4aに示すように、検出回路73からの出力信号に低周波からなる変動が発生する。そして、オフセット検出回路77における第1のハイパスフィルタ79からは低周波からなる変動分を除去した高周波成分を含む信号のみが通過し、この高周波成分を除去した信号を第1の差算器80により差算することにより、図4bに示す信号、すなわちオフセット値が出力される。そしてまた、補正演算手段75における第2の差算器81により、図4aに示す検出回路73から出力される出力信号から、図4bに示すオフセット値を差算することにより、図4cに示すように、低周波からなる変動量を補正した出力信号を出力するものである。このとき、角速度が働いている場合に誤って、オフセット値の補正をすることを防止するため、本発明の実施の形態1における角速度センサにおいては、角速度振幅検出回路82からの出力信号を入力する切替スイッチ87を設け、角速度振幅検出回路からの出力信号がノイズ信号レベル以上の値となった際には、切替スイッチ87に1信号が入力され、オフセット検出回路77の機能を停止させている。一方、起動時等に発生する低周波からなるオフセット値は角速度振幅検出回路82における第2のハイパスフィルタ83によりカットされることにより、角速度振幅検出回路82におけるスレッシュホールド86から出力信号が出力されない。したがって、切替スイッチ87に0信号が入力され、オフセット検出回路77の機能が働くこととなるものである。すなわち、本発明の実施の形態1における角速度センサにおいては、角速度振幅検出回路82からの出力信号を入力する切替スイッチ87を設け、角速度振幅検出回路82からの出力信号が所定の値となった際には、切替スイッチ87により、前記オフセット検出回路77の機能を停止させるようにしたため、角速度により発生する出力信号を変化させることなく温度変化等により発生する低周波からなる出力信号の変動のみを補正できるという作用効果を有するものである。ここで、さらに、角速度センサの起動時に、温度変化により、出力信号の変動が生じる場合を考える。角速度センサの起動時には、切替クロック88により、クロックを高速化させるとともに、角速度振幅検出回路82および補正演算手段75におけるオフセット検出回路77を同時に機能させる。そして、予め、オフセット検出回路77によりオフセット値を認識しておき、角速度振幅検出回路82からの出力信号が発生しなくなった後、低周波からなる出力信号の変動を補正するものである。すなわち、タイミング制御回路43のクロックを電源起動時に高速化させることにより、オフセット検出回路77および角速度振幅検出回路82からの出力信号を高速化させたため、電源起動時から瞬時に、温度変化等により発生する低周波からなる出力信号の変動を補正することができるという作用効果を有するものである。また、前述の角速度振幅検出回路82の動作の過程において、角速度センサに角速度が働いてから、角速度振幅検出回路82が角速度を検出するまで、時間遅れが生じる。そこで、前述の如く、オフセット検出回路77における第1のローパスフィルタ89と第1のハイパスフィルタ79との間に遅延回路78を設け、この遅延回路78により検出回路73からの出力信号を、角速度振幅検出回路82による時間遅れ分の時間を遅延させてからオフセット値を検出するようにしたため、角速度振幅検出回路82により検出した角速度信号の発生と同時に、補正演算手段75におけるオフセット検出回路77を動作させることができることとなり、これにより、さらに確実に、角速度により発生する出力信号を変化させることなく温度変化等により発生する低周波からなる出力信号の変動のみを補正できるという作用効果を有するものである。実施の形態2以下、実施の形態2を用いて、本発明の特に請求項4~5に記載の発明について説明する。図5は本発明の実施の形態2の角速度センサにおける補正演算手段の回路図である。なお、実施の形態1の構成と同様の構成を有するものについては、同一符号を付しその説明を省略する。図5において、91はウインドウコンパレータからなる第1の監視回路で、この第1の監視回路91は前記ハイパスフィルタ79からの出力信号が第1の監視回路91の閾値以上となった際に、角速度センサに角速度が働いているとしてロー値からなる出力信号を出力するものである。92は第1のタイマーで、この第1のタイマー92は前記第1の監視回路91からの出力信号が閾値以下にあるときに、角速度が働いていないことを検出し、その角速度が働いていない検出時間を出力するものである。93はオフセット検出回路スタートタイマーで、このオフセット検出回路スタートタイマー93は前記ハイパスフィルタ79からの出力信号が閾値以上となった際に、即時にオフセット検出回路77の動作を停止させる出力信号を出力するものである。94はウインドウコンパレータからなる第2の監視回路で、この第2の監視回路94は前記補正演算手段75からの出力信号が、閾値以上となった際に、角速度センサに角速度が働いているとしてロー値からなる出力信号を出力するものである。一方、前記補正演算手段75からの出力信号が、閾値以下にあるときに、角速度が働いていないことを検出し、ハイ値からなる出力信号を出力するものである。95は第2のタイマーで、この第2のタイマー95は前記第2の監視回路94からの出力信号がロー値である期間が100msec以上経過時に、角速度が働いていないとして、出力信号を出力するものである。96はSOCモード制御回路で、このSOCモード制御回路96は前記第1のタイマー92、オフセット検出回路スタートタイマー93および第2のタイマー95からの出力信号が入力されるとともに、オフセット検出回路77を制御するモード信号を出力するものである。ここで、角速度センサの周囲の温度が変化することにより、角速度センサからの出力信号が変化する場合を考える。そのような場合には、図6aに示すように、検出回路73からの出力信号に低周波からなる変動が発生する。そして、オフセット検出回路77における第1のハイパスフィルタ79からは図6bに示すように、高周波成分のみが通過する。角速度が入力されると第1の監視回路91からの出力信号が閾値以上となり、ロー値からなる出力信号がオフセット検出回路スタートタイマー93に入力される。オフセット検出回路スタートタイマー93からは即時に、SOCモード制御回路96に信号が入力される。そして、SOCモード制御回路96から、オフセット検出回路77のデータの更新をストップする信号が入力される。そうすると、第1の差算器80によるオフセット値の算出がストップすることとなる。一方、角速度センサに角速度が働かなくなると、図6cに示すように、第2の監視回路94からの出力信号が閾値以下となり、第2の監視回路94からはハイ値が出力される。また、第1の監視回路91からの出力信号も時間の経過とともに、閾値以下となり、ハイ値が出力される。このような場合には、図6dに示すように、第2のタイマー95により100msecの間、第2の監視回路94からの出力信号がハイ値であり続けることを確認後、SOCモード制御回路96からオフセット検出回路77にオフセットの算出を指示する。そうすると、第1の差算器80により、出力変動分が算出され、第2の差算器81により、検出回路73からの出力信号を補正するものである。"