"絶縁表面上に設けられ、互いに離れて配置された第1のゲート電極及び第2のゲート電極と、ゲート絶縁膜を介して、前記第1のゲート電極及び第2のゲート電極と重畳する領域、並びに前記第1のゲート電極及び第2のゲート電極と重畳しない領域を有する酸化物半導体膜と、前記第1のゲート電極の一部及び前記酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方と、前記第2のゲート電極の一部及び前記酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、前記ゲート絶縁膜、前記第1のゲート電極、前記第2のゲート電極、前記酸化物半導体膜、並びに、前記ソース電極及びドレイン電極を覆い、前記酸化物半導体膜と直接接触している絶縁膜と、を有することを特徴とする半導体装置。絶縁表面上に設けられた第1のトランジスタ及び第2のトランジスタを有する半導体装置であり、前記絶縁表面上に設けられ、互いに離れて配置された第1のゲート電極及び第2のゲート電極と、ゲート絶縁膜を介して、前記第1のゲート電極及び第2のゲート電極と重畳する領域、及び前記第1のゲート電極及び第2のゲート電極と重畳しない領域を有する第1の酸化物半導体膜と、前記第1のゲート電極の一部及び前記第1の酸化物半導体膜の一部と重畳する第1のソース電極又はドレイン電極の一方と、前記第2のゲート電極の一部及び前記第1の酸化物半導体膜の一部と重畳する第1のソース電極又はドレイン電極の他方と、前記ゲート絶縁膜、前記第1のゲート電極、前記第2のゲート電極、前記第1の酸化物半導体膜、及び、前記第1のソース電極及びドレイン電極を覆い、前記第1の酸化物半導体膜と直接接触している絶縁膜と、を有する前記第1のトランジスタと、前記絶縁表面上に設けられた第3のゲート電極と、前記ゲート絶縁膜を介して、前記第3のゲート電極と重畳する第2の酸化物半導体膜と、前記第3のゲート電極の一部及び前記第2の酸化物半導体膜の一部と重畳する第2のソース電極及びドレイン電極と、前記ゲート絶縁膜、前記第3のゲート電極、前記第2の酸化物半導体膜、及び、前記第2のソース電極及びドレイン電極を覆い、前記第2の酸化物半導体膜と直接接触している前記絶縁膜と、を有する前記第2のトランジスタと、を有することを特徴とする半導体装置。絶縁表面上に、複数の画素を有する画素部、及び、前記画素部を駆動する駆動回路を有する表示装置であり、前記複数の画素はそれぞれ、発光素子と、前記発光素子の電流を制御する電流制御素子と、前記電流制御素子のオン及びオフを制御するスイッチング素子とを有し、前記電流制御素子は、前記絶縁表面上に設けられ、互いに離れて配置された第1のゲート電極及び第2のゲート電極と、ゲート絶縁膜を介して、前記第1のゲート電極及び第2のゲート電極と重畳する領域、及び前記第1のゲート電極及び第2のゲート電極と重畳しない領域を有する酸化物半導体膜と、前記第1のゲート電極の一部及び前記酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方と、前記第2のゲート電極の一部及び前記酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、前記ゲート絶縁膜、前記第1のゲート電極、前記第2のゲート電極、前記酸化物半導体膜、及び、前記ソース電極及びドレイン電極を覆い、前記酸化物半導体膜と直接接触している絶縁膜と、を有するトランジスタを有することを特徴とする表示装置。絶縁表面上に、複数の画素を有する画素部、及び、前記画素部を駆動する駆動回路を有する表示装置であり、前記複数の画素はそれぞれ、前記絶縁表面上に設けられ、互いに離れて配置された第1のゲート電極及び第2のゲート電極と、ゲート絶縁膜を介して、前記第1のゲート電極及び第2のゲート電極と重畳する領域、及び前記第1のゲート電極及び第2のゲート電極と重畳しない領域を有する第1の酸化物半導体膜と、前記第1のゲート電極の一部及び前記第1の酸化物半導体膜の一部と重畳する第1のソース電極又はドレイン電極の一方と、前記第2のゲート電極の一部及び前記第1酸化物半導体膜の一部と重畳する第1のソース電極又はドレイン電極の他方と、前記ゲート絶縁膜、前記第1のゲート電極、前記第2のゲート電極、前記第1の酸化物半導体膜、及び、前記第1のソース電極及びドレイン電極を覆い、前記第1の酸化物半導体膜と直接接触している絶縁膜と、を有する前記第1のトランジスタを有し、前記駆動回路は、前記絶縁表面上に設けられた第3のゲート電極と、前記ゲート絶縁膜を介して、前記第3のゲート電極と重畳する第2の酸化物半導体膜と、前記第3のゲート電極の一部及び前記第2の酸化物半導体膜の一部と重畳する第2のソース電極及びドレイン電極と、前記ゲート絶縁膜、前記第3のゲート電極、前記第2の酸化物半導体膜、及び、前記第2のソース電極及びドレイン電極を覆い、前記第2の酸化物半導体膜と直接接触している絶縁膜と、を有する前記第2のトランジスタを有することを特徴とする表示装置。請求項4において、前記複数の画素はそれぞれ発光素子を有することを特徴とする表示装置。絶縁表面上に、複数の画素を有する画素部、及び、前記画素部を駆動する駆動回路を有する表示装置であり、前記複数の画素はそれぞれ、発光素子と、前記発光素子の電流を制御する電流制御素子と、前記電流制御素子のオン及びオフを制御するスイッチング素子とを有し、前記電流制御素子は、前記絶縁表面上に設けられ、互いに離れて配置された第1のゲート電極及び第2のゲート電極と、ゲート絶縁膜を介して、前記第1のゲート電極及び第2のゲート電極と重畳する領域、及び前記第1のゲート電極及び第2のゲート電極と重畳しない領域を有する第1の酸化物半導体膜と、前記第1のゲート電極の一部及び前記第1の酸化物半導体膜の一部と重畳する第1のソース電極又はドレイン電極の一方と、前記第2のゲート電極の一部及び前記第1酸化物半導体膜の一部と重畳する第1のソース電極又はドレイン電極の他方と、前記ゲート絶縁膜、前記第1のゲート電極、前記第2のゲート電極、前記第1の酸化物半導体膜、及び、前記第1のソース電極及びドレイン電極を覆い、前記第1の酸化物半導体膜と直接接触している絶縁膜と、を有する前記第1のトランジスタを有し、前記駆動回路は、前記絶縁表面上に設けられた第3のゲート電極と、前記ゲート絶縁膜を介して、前記第3のゲート電極と重畳する第2の酸化物半導体膜と、前記第3のゲート電極の一部及び前記第2の酸化物半導体膜の一部と重畳する第2のソース電極又はドレイン電極と、前記ゲート絶縁膜、前記第3のゲート電極、前記第2の酸化物半導体膜、及び、前記第2のソース電極及びドレイン電極を覆い、前記第2の酸化物半導体膜と直接接触している絶縁膜と、を有する前記第2のトランジスタを有することを特徴とする表示装置。請求項3乃至請求項6のいずれか一項において、前記駆動回路は、ソースドライバ及びゲートドライバであることを特徴とする表示装置。ところが、発光表示装置の画素に設けられるトランジスタとして、酸化物半導体トランジスタを用いると、酸化物半導体トランジスタのオン電流が高すぎる恐れがある。オン電流が高すぎるトランジスタは、トランジスタの駆動電圧の小さな変動でドレイン電流が大きく変動してしまう。トランジスタのドレイン電流が大きく変動すると、発光表示装置の輝度が大きく変動するという問題が生じる。そのため画素に設けられる酸化物半導体トランジスタは、オン電流を調節する必要がある。酸化物半導体トランジスタのオン電流を下げるためには、酸化物半導体トランジスタのチャネル長を長く設ければよい。しかしながら、酸化物半導体トランジスタのチャネル長が長くなると、酸化物半導体トランジスタの占有面積が増大してしまうという恐れがある。ところで、高精細の表示装置は、一つの画素の占有面積が小さい。そのため、当該占有面積が小さい画素に、当該占有面積が大きいトランジスタを用いると、表示装置の開口率が小さくなるという恐れがある。以上を鑑みて、開示される発明の一態様では、占有面積を増大させることなくオン電流を低減できる酸化物半導体トランジスタを得ることを課題の一とする。また開示される発明の一態様では、開口率を減少させることなく、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置を得ることを課題の一とする。また酸化物半導体トランジスタは、上述のようにオン電流が高いため、ゲートドライバやソースドライバのような駆動回路に用いることができる。オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。以上を鑑み、開示される発明の一態様では、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することを課題の一とする。また表示装置の作製において、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。よって、開示される発明の一態様では、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることを課題の一とする。酸化物半導体トランジスタのソース電極側及びドレイン電極側それぞれに、第1のゲート電極及び第2のゲート電極を設ける。これにより、酸化物半導体膜と第1のゲート電極が重畳している領域と、酸化物半導体膜と第2のゲート電極が重畳している領域との間に、酸化物半導体膜とゲート電極が重畳しない領域が生じる。本明細書では、当該ゲート電極が重畳しない酸化物半導体膜の領域をLoff領域と呼ぶ。当該Loff領域を設けることにより、酸化物半導体トランジスタのオン電流を減少させることができる。以上の様にして作製された酸化物半導体トランジスタを画素に用いることにより、酸化物半導体トランジスタの占有面積を増大させずに、オン電流を低減させることができる。また、上記のオン電流を低減させた酸化物半導体トランジスタを用いた画素を有する表示装置では、開口率が減少するのを抑制することができる。また、Loff領域を設けない酸化物半導体トランジスタは、上述のようにオン電流が高い。そこでオン電流が低い酸化物半導体トランジスタと、オン電流が高い酸化物半導体トランジスタを同一基板上に作製することができる。このように、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、作製工程が削減でき、作製コストを抑制することができる。また、Loff領域を設けない酸化物半導体トランジスタオン電流が高い酸化物半導体トランジスタを駆動回路を構成するトランジスタ、Loff領域を設けた酸化物半導体トランジスタオン電流が低い酸化物半導体トランジスタを、画素を構成するトランジスタとして用いると、画素と駆動回路の酸化物半導体トランジスタを同一基板上に作製することができる。このように、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。開示される発明の一態様は、絶縁表面上に設けられ、互いに離れて配置された第1のゲート電極及び第2のゲート電極と、ゲート絶縁膜を介して、当該第1のゲート電極及び第2のゲート電極と重畳する領域、並びに当該第1のゲート電極及び第2のゲート電極と重畳しない領域を有する酸化物半導体膜と、当該第1のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方と、当該第2のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第1のゲート電極、当該第2のゲート電極、当該酸化物半導体膜、並びに、当該ソース電極及びドレイン電極を覆い、当該酸化物半導体膜と直接接触している絶縁膜とを有することを特徴とする半導体装置に関する。開示される発明の一態様は、絶縁表面上に設けられた第1のトランジスタ及び第2のトランジスタを有する半導体装置であり、当該絶縁表面上に設けられ、互いに離れて配置された第1のゲート電極及び第2のゲート電極と、ゲート絶縁膜を介して、当該第1のゲート電極及び第2のゲート電極と重畳する領域、及び当該第1のゲート電極及び第2のゲート電極と重畳しない領域を有する第1の酸化物半導体膜と、当該第1のゲート電極の一部及び当該第1の酸化物半導体膜の一部と重畳する第1のソース電極又はドレイン電極の一方と、当該第2のゲート電極の一部及び当該第1の酸化物半導体膜の一部と重畳する第1のソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第1のゲート電極、当該第2のゲート電極、当該第1の酸化物半導体膜、及び、当該第1のソース電極及びドレイン電極を覆い、当該第1の酸化物半導体膜と直接接触している絶縁膜とを有する当該第1のトランジスタと、当該絶縁表面上に設けられた第3のゲート電極と、当該ゲート絶縁膜を介して、当該第3のゲート電極と重畳する第2の酸化物半導体膜と、当該第3のゲート電極の一部及び当該第2の酸化物半導体膜の一部と重畳する第2のソース電極及びドレイン電極と、当該ゲート絶縁膜、当該第3のゲート電極、当該第2の酸化物半導体膜、及び、当該第2のソース電極及びドレイン電極を覆い、当該第2の酸化物半導体膜と直接接触している当該絶縁膜とを有する当該第2のトランジスタと、を有することを特徴とする半導体装置に関する。開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、発光素子と、当該発光素子の電流を制御する電流制御素子と、当該電流制御素子のオン及びオフを制御するスイッチング素子とを有し、当該電流制御素子は、当該絶縁表面上に設けられ、互いに離れて配置された第1のゲート電極及び第2のゲート電極と、ゲート絶縁膜を介して、当該第1のゲート電極及び第2のゲート電極と重畳する領域、及び当該第1のゲート電極及び第2のゲート電極と重畳しない領域を有する酸化物半導体膜と、当該第1のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方と、当該第2のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第1のゲート電極、当該第2のゲート電極、当該酸化物半導体膜、及び、当該ソース電極及びドレイン電極を覆い、当該酸化物半導体膜と直接接触している絶縁膜とを有するトランジスタを有することを特徴とする表示装置に関する。開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、当該絶縁表面上に設けられ、互いに離れて配置された第1のゲート電極及び第2のゲート電極と、ゲート絶縁膜を介して、当該第1のゲート電極及び第2のゲート電極と重畳する領域、及び当該第1のゲート電極及び第2のゲート電極と重畳しない領域を有する第1の酸化物半導体膜と、当該第1のゲート電極の一部及び当該第1の酸化物半導体膜の一部と重畳する第1のソース電極又はドレイン電極の一方と、当該第2のゲート電極の一部及び当該第1酸化物半導体膜の一部と重畳する第1のソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第1のゲート電極、当該第2のゲート電極、当該第1の酸化物半導体膜、及び、当該第1のソース電極及びドレイン電極を覆い、当該第1の酸化物半導体膜と直接接触している絶縁膜とを有する当該第1のトランジスタを有し、当該駆動回路は、当該絶縁表面上に設けられた第3のゲート電極と、当該ゲート絶縁膜を介して、当該第3のゲート電極と重畳する第2の酸化物半導体膜と、当該第3のゲート電極の一部及び当該第2の酸化物半導体膜の一部と重畳する第2のソース電極及びドレイン電極と、当該ゲート絶縁膜、当該第3のゲート電極、当該第2の酸化物半導体膜、及び、当該第2のソース電極及びドレイン電極を覆い、当該第2の酸化物半導体膜と直接接触している絶縁膜とを有する当該第2のトランジスタを有することを特徴とする表示装置に関する。開示される発明の一態様において、当該複数の画素はそれぞれ発光素子を有することを特徴とする。開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、発光素子と、当該発光素子の電流を制御する電流制御素子と、当該電流制御素子のオン及びオフを制御するスイッチング素子とを有し、当該電流制御素子は、当該絶縁表面上に設けられ、互いに離れて配置された第1のゲート電極及び第2のゲート電極と、ゲート絶縁膜を介して、当該第1のゲート電極及び第2のゲート電極と重畳する領域、及び当該第1のゲート電極及び第2のゲート電極と重畳しない領域を有する第1の酸化物半導体膜と、当該第1のゲート電極の一部及び当該第1の酸化物半導体膜の一部と重畳する第1のソース電極又はドレイン電極の一方と、当該第2のゲート電極の一部及び当該第1酸化物半導体膜の一部と重畳する第1のソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第1のゲート電極、当該第2のゲート電極、当該第1の酸化物半導体膜、及び、当該第1のソース電極及びドレイン電極を覆い、当該第1の酸化物半導体膜と直接接触している絶縁膜とを有する当該第1のトランジスタを有し、当該駆動回路は、当該絶縁表面上に設けられた第3のゲート電極と、当該ゲート絶縁膜を介して、当該第3のゲート電極と重畳する第2の酸化物半導体膜と、当該第3のゲート電極の一部及び当該第2の酸化物半導体膜の一部と重畳する第2のソース電極又はドレイン電極と、当該ゲート絶縁膜、当該第3のゲート電極、当該第2の酸化物半導体膜、及び、当該第2のソース電極及びドレイン電極を覆い、当該第2の酸化物半導体膜と直接接触している絶縁膜とを有する当該第2のトランジスタを有することを特徴とする表示装置に関する。開示される発明の一態様において、当該駆動回路は、ソースドライバ及びゲートドライバであることを特徴とする。開示される発明の一態様により、占有面積を増大することなくオン電流を低減できる酸化物半導体トランジスタを得ることができる。また開示される発明の一態様により、開口率を減少させることなく、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置を得ることができる。さらに、開示される発明の一態様により、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することができる。オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。また、開示される発明の一態様により、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることができる。同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。なお本明細書に開示された発明において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、電子回路、表示装置、発光装置等を含む電気装置およびその電気装置を搭載した電子機器をその範疇とする。<Loff領域を有する酸化物半導体トランジスタ>図1Bに示す酸化物半導体トランジスタ100は、絶縁表面を有する基板101上に形成されている。酸化物半導体トランジスタ100は、第1のゲート電極であるゲート電極102a、第2のゲート電極であるゲート電極102b、ゲート絶縁膜123、第1の酸化物半導体膜である酸化物半導体膜104、ソース電極又はドレイン電極の一方である電極105a、ソース電極又はドレイン電極の他方である電極105bを有している。基板101は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板101上に設けられたゲート電極102a及びゲート電極102bは、互いに離れて配置されている。また、ゲート電極102a及びゲート電極102bの間には、ゲート絶縁膜123が配置されている。第1のゲート電極であるゲート電極102a、及び第2のゲート電極であるゲート電極102bは、それぞれチタンTi、モリブデンMo、クロムCr、タンタルTa、タングステンW、アルミニウムAl、銀Ag、金Au、銅Cuのいずれかを含む導電膜である。また、ゲート電極102a及びゲート電極102bはそれぞれ、上記の元素のいずれかを含む導電膜を用いた単層構造であってもよく、又上記の元素のいずれかを含む導電膜の積層構造であってもよい。なお、ゲート電極102a及びゲート電極102bそれぞれの上には、半導体膜や導電膜が形成される。そのため、半導体膜や導電膜の段切れ防止のため、ゲート電極102a及びゲート電極102bそれぞれの端部は、テーパ状になるように加工することが望ましい。ゲート絶縁膜123は、ゲート電極102a及びゲート電極102bを覆って設けられている。ゲート絶縁膜123は、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化珪素膜を用いた単層構造、或いはこれらの膜を積層した積層構造を用いてもよい。本実施の形態において、酸化窒化珪素膜とは、その組成において、窒素Nよりも酸素Oの含有量が多いものであって、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometry及び水素前方散乱法HFS:HydrogenForwardScatteringを用いて測定した場合に、濃度範囲として酸素Oが55~70原子、窒素Nが0.5~15原子、珪素Siが25~35原子、水素Hが0.1~10原子の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成において、酸素Oよりも窒素Nの含有量が多いものであって、濃度範囲として酸素Oが5~30原子、窒素Nが20~55原子、珪素Siが25~35原子、水素Hが10~30原子の範囲で含まれるものをいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を100原子としたとき、窒素N、酸素O、珪素Si、及び水素Hの含有比率が上記の範囲内に含まれるものとする。また、ゲート絶縁膜123として、アルミニウムAl、イットリウムY、マグネシウムMg、又はハフニウムHfの酸化物、アルミニウムAl、イットリウムY、マグネシウムMg、又はハフニウムHf窒化物、アルミニウムAl、イットリウムY、マグネシウムMg、又はハフニウムHf酸化窒化物、又はアルミニウムAl、イットリウムY、マグネシウムMg、又はハフニウムHf窒化酸化物のいずれかを用いることができる。また当該酸化物、窒化物、酸化窒化物、窒化酸化物の少なくとも2種以上を含む化合物を用いることもできる。また酸化物半導体トランジスタ100は、ゲート絶縁膜123上に形成され、チャネル形成領域が形成される酸化物半導体膜104を有している。酸化物半導体トランジスタ100は、連続した面を有する酸化物半導体膜104を有しているので、キャリアの移動に障壁がなく好適である。酸化物半導体膜104と第1のゲート電極102aが重畳している領域と、酸化物半導体膜104と第2のゲート電極102bが重畳している領域との間に、酸化物半導体膜104とゲート電極が重畳しない領域が生じる。上述のように、本明細書では、当該ゲート電極102a及びゲート電極102bが重畳しない酸化物半導体膜104の領域をLoff領域109と呼ぶ。酸化物半導体膜104は、以下の酸化物半導体の薄膜を用いる。本実施の形態で用いる酸化物半導体としては、少なくともインジウムInあるいは亜鉛Znを含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウムGaを有することが好ましい。また、スタビライザーとしてスズSnを有することが好ましい。また、スタビライザーとしてハフニウムHfを有することが好ましい。また、スタビライザーとしてアルミニウムAlを有することが好ましい。また、他のスタビライザーとして、ランタノイドである、ランタンLa、セリウムCe、プラセオジムPr、ネオジムNd、サマリウムSm、ユウロピウムEu、ガドリニウムGd、テルビウムTb、ジスプロシウムDy、ホルミウムHo、エルビウムEr、ツリウムTm、イッテルビウムYb、ルテチウムLuのいずれか一種あるいは複数種を有してもよい。例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いることができる。なお、ここで、例えば、In-Ga-Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。また、酸化物半導体として、InMO3ZnOmm>0、且つ、mは整数でないで表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、In2SnO5ZnOnn>0、且つ、nは整数で表記される材料を用いてもよい。例えば、In:Ga:Zn=1:1:1=1/3:1/3:1/3あるいはIn:Ga:Zn=2:2:1=2/5:2/5:1/5の原子比のIn-Ga-Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1=1/3:1/3:1/3、In:Sn:Zn=2:1:3=1/3:1/6:1/2あるいはIn:Sn:Zn=2:1:5=1/4:1/8:5/8の原子比のIn-Sn-Zn系酸化物やその組成の近傍の酸化物を用いるとよい。しかし、これらに限られず、必要とする半導体特性移動度、しきい値、ばらつき等に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。例えば、In-Sn-Zn系酸化物では比較的容易に高い移動度が得られる。しかしながら、In-Ga-Zn系酸化物でも、バルク内欠陥密度を下げることにより移動度を上げることができる。なお、例えば、In、Ga、Znの原子数比がIn:Ga:Zn=a:b:cabc=1である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:CABC=1の酸化物の組成の近傍であるとは、a、b、cが、a―A2b―B2c―C2≦r2、を満たすことをいい、rは、例えば、0.05とすればよい。他の酸化物でも同様である。酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さRaが1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の表面上に形成するとよい。なお、Raは、JISB0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値と表現でき、以下の式にて定義される。なお、上記において、S0は、測定面座標x1,y1x1,y2x2,y1x2,y2で表される4点によって囲まれる長方形の領域の面積を指し、Z0は測定面の平均高さを指す。Raは原子間力顕微鏡AFM:AtomicForceMicroscopeにて評価可能である。ここで酸化物半導体が結晶性を有する場合として、c軸配向し、かつab面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、c軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ab面においてはa軸またはb軸の向きが異なるc軸を中心に回転した結晶CAAC:CAxisAlignedCrystalともいうを含む酸化物について説明する。CAACを含む酸化物とは、広義に、非単結晶であって、そのab面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつc軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物をいう。CAACは単結晶ではないが、非晶質のみから形成されているものでもない。また、CAACは結晶化した部分結晶部分を含むが、1つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。CAACに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、CAACを構成する個々の結晶部分のc軸は一定の方向例えば、CAACを支持する基板面、CAACの表面などに垂直な方向に揃っていてもよい。または、CAACを構成する個々の結晶部分のab面の法線は一定の方向例えば、CAACを支持する基板面、CAACの表面などに垂直な方向を向いていてもよい。CAACは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。このようなCAACの例として、膜状に形成され、膜表面または支持する基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子または窒素原子の層状配列が認められる結晶を挙げることもできる。CAACに含まれる結晶構造の一例について図11乃至図13を用いて詳細に説明する。なお、特に断りがない限り、図11乃至図13は上方向をc軸方向とし、c軸方向と直交する面をab面とする。なお、単に上半分、下半分という場合、ab面を境にした場合の上半分、下半分をいう。また、図11において、丸で囲まれたOは4配位のOを示し、二重丸で囲まれたOは3配位のOを示す。図11Aに、1個の6配位のInと、Inに近接の6個の4配位の酸素原子以下4配位のOと、を有する構造を示す。ここでは、金属原子が1個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図11Aの構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図11Aの上半分および下半分にはそれぞれ3個ずつ4配位のOがある。図11Aに示す小グループは電荷が0である。図11Bに、1個の5配位のGaと、Gaに近接の3個の3配位の酸素原子以下3配位のOと、Gaに近接の2個の4配位のOと、を有する構造を示す。3配位のOは、いずれもab面に存在する。図11Bの上半分および下半分にはそれぞれ1個ずつ4配位のOがある。また、Inも5配位をとるため、図11Bに示す構造をとりうる。図11Bに示す小グループは電荷が0である。図11Cに、1個の4配位のZnと、Znに近接の4個の4配位のOと、を有する構造を示す。図11Cの上半分には1個の4配位のOがあり、下半分には3個の4配位のOがある。または、図11Cの上半分に3個の4配位のOがあり、下半分に1個の4配位のOがあってもよい。図11Cに示す小グループは電荷が0である。図11Dに、1個の6配位のSnと、Snに近接の6個の4配位のOと、を有する構造を示す。図11Dの上半分には3個の4配位のOがあり、下半分には3個の4配位のOがある。図11Dに示す小グループは電荷が1となる。図11Eに、2個のZnを含む小グループを示す。図11Eの上半分には1個の4配位のOがあり、下半分には1個の4配位のOがある。図11Eに示す小グループは電荷が-1となる。ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループユニットセルともいう。と呼ぶ。ここで、これらの小グループ同士が結合する規則について説明する。図11Aに示す6配位のInの上半分の3個のOは、下方向にそれぞれ3個の近接Inを有し、下半分の3個のOは、上方向にそれぞれ3個の近接Inを有する。5配位のGaの上半分の1個のOは、下方向に1個の近接Gaを有し、下半分の1個のOは、上方向に1個の近接Gaを有する。4配位のZnの上半分の1個のOは下方向に1個の近接Znを有し、下半分の3個のOは、上方向にそれぞれ3個の近接Znを有する。この様に、金属原子の上方向の4配位のOの数と、そのOの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の4配位のOの数と、そのOの上方向にある近接金属原子の数は等しい。Oは4配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は4になる。従って、金属原子の上方向にある4配位のOの数と、別の金属原子の下方向にある4配位のOの数との和が4個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、6配位の金属原子InまたはSnが下半分の4配位のOを介して結合する場合、4配位のOが3個であるため、5配位の金属原子GaまたはIn、または4配位の金属原子Znのいずれかと結合することになる。これらの配位数を有する金属原子は、c軸方向において、4配位のOを介して結合する。また、このほかにも、層構造の合計の電荷が0となるように複数の小グループが結合して中グループを構成する。図12Aに、In-Sn-Zn-O系の層構造を構成する中グループのモデル図を示す。図12Bに、3つの中グループで構成される大グループを示す。なお、図12Cは、図12Bの層構造をc軸方向から観察した場合の原子配列を示す。図12Aにおいては、簡単のため、3配位のOは省略し、4配位のOは個数のみ示し、例えば、Snの上半分および下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠の3として示している。同様に、図12Aにおいて、Inの上半分および下半分にはそれぞれ1個ずつ4配位のOがあり、丸枠の1として示している。また、同様に、図12Aにおいて、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがあるZnと、上半分には1個の4配位のOがあり、下半分には3個の4配位のOがあるZnとを示している。図12Aにおいて、In-Sn-Zn-O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるSnが、4配位のOが1個ずつ上半分および下半分にあるInと結合し、そのInが、上半分に3個の4配位のOがあるZnと結合し、そのZnの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分および下半分にあるInと結合し、そのInが、上半分に1個の4配位のOがあるZn2個からなる小グループと結合し、この小グループの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分および下半分にあるSnと結合している構成である。この中グループが複数結合して大グループを構成する。ここで、3配位のOおよび4配位のOの場合、結合1本当たりの電荷はそれぞれ-0.667、-0.5と考えることができる。例えば、In6配位または5配位、Zn4配位、Sn5配位または6配位の電荷は、それぞれ3、2、4である。従って、Snを含む小グループは電荷が1となる。そのため、Snを含む層構造を形成するためには、電荷1を打ち消す電荷-1が必要となる。電荷-1をとる構造として、図11Eに示すように、2個のZnを含む小グループが挙げられる。例えば、Snを含む小グループが1個に対し、2個のZnを含む小グループが1個あれば、電荷が打ち消されるため、層構造の合計の電荷を0とすることができる。具体的には、図12Bに示した大グループが繰り返されることで、In-Sn-Zn-O系の結晶In2SnZn3O8を得ることができる。なお、得られるIn-Sn-Zn-O系の層構造は、In2SnZn2O7ZnOmmは0または自然数。とする組成式で表すことができる。また、このほかにも、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物や、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する。、In-Al-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物や、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物や、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物や、In-Ga系酸化物などを用いた場合も同様である。例えば、図13Aに、In-Ga-Zn-O系の層構造を構成する中グループのモデル図を示す。図13Aにおいて、In-Ga-Zn-O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるInが、4配位のOが1個上半分にあるZnと結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個ずつ上半分および下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介して、4配位のOが3個ずつ上半分および下半分にあるInと結合している構成である。この中グループが複数結合して大グループを構成する。図13Bに3つの中グループで構成される大グループを示す。なお、図13Cは、図13Bの層構造をc軸方向から観察した場合の原子配列を示している。ここで、In6配位または5配位、Zn4配位、Ga5配位の電荷は、それぞれ3、2、3であるため、In、ZnおよびGaのいずれかを含む小グループは、電荷が0となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に0となる。また、In-Ga-Zn-O系の層構造を構成する中グループは、図13Aに示した中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大グループも取りうる。また、In-Sn-Zn系酸化物は、ITZOと呼ぶことができ、用いるターゲットの組成比は、In:Sn:Znが原子数比で、1:2:2、2:1:3、1:1:1、または20:45:35などとなる酸化物ターゲットを用いる。なお本明細書の酸化物半導体膜において、二次イオン質量分析法SIMS:SecondaryIonMassSpectroscopyによって測定されたナトリウムNaの濃度は、5×1016cm-3以下、好ましくは1×1016cm-3以下、さらに好ましくは1×1015cm-3以下が好適である。また本明細書の酸化物半導体膜において、SIMSによって測定されたリチウムLiの濃度は、5×1015cm-3以下、好ましくは1×1015cm-3以下が好適である。また本明細書の酸化物半導体膜において、SIMSによって測定されたカリウムKの濃度は、5×1015cm-3以下、好ましくは1×1015cm-3以下が好適である。当該酸化物半導体膜中において、ナトリウムNa、リチウムLi、カリウムK等のアルカリ金属、並びに、アルカリ土類金属の濃度が高い場合、トランジスタ特性の劣化及びトランジスタ特性のばらつきをもたらす恐れがある。そのため、トランジスタ特性の劣化及びトランジスタ特性のばらつきを抑制するために、酸化物半導体膜中のアルカリ金属及びアルカリ土類金属は、上述の濃度範囲であることが好適である。特に、酸化物半導体膜に接する絶縁膜が酸化物絶縁膜である場合、ナトリウムNaは、当該絶縁膜中に拡散し、ナトリウムイオンNaとなる。また、ナトリウムNaは、酸化物半導体膜中において、金属と酸素の結合を分断し、あるいは結合中に割り込む恐れがある。ナトリウムNaが絶縁膜中でナトリウムイオンNaとなる場合、ナトリウムNaが酸化物半導体膜中において、金属と酸素の結合を分断し、或いは、ナトリウムNaが酸化物半導体膜中において、結合中に割り込む場合、トランジスタ特性の劣化例えば、ノーマリオン化しきい値の負へのシフト、移動度の低下等の原因となる恐れがある。さらに、このようなナトリウムNaの振る舞いは、トランジスタ特性のばらつきの原因ともなる。上述のアルカリ金属及びアルカリ土類金属に起因するトランジスタ特性の劣化及びトランジスタ特性のばらつきは、特に酸化物半導体膜中の水素の濃度が十分に低い場合において顕著となる。従って、酸化物半導体膜中の水素の濃度が、5×1019cm-3以下、特に5×1018cm-3以下である場合には、アルカリ金属の濃度を上述の値にすることが好適である。またソース電極又はドレイン電極の一方である電極105aは、ゲート電極102aの一部及び酸化物半導体膜104の一部と重畳している。また、ソース電極又はドレイン電極の他方である電極105bは、ゲート電極102bの一部及び酸化物半導体膜104の一部と重畳している。電極105a及び電極105bそれぞれは、アルミニウムAl、クロムCr、タンタルTa、チタンTi、モリブデンMo、タングステンWから選ばれた元素を含む導電膜、上述した元素を成分とする合金膜、或いは上述した元素を組み合わせた合金膜等を用いる。なお、アルミニウムAl単体のアルミニウム膜は、耐熱性が劣り、また腐蝕しやすい等の問題点がある。そのため、電極105a及び電極105bそれぞれをアルミニウムAlを用いて形成する場合は、アルミニウムAlと耐熱性導電性材料を組み合わせて形成する。アルミニウムAlと組み合わせる耐熱性導電性材料としては、チタンTi、タンタルTa、タングステンW、モリブデンMo、クロムCr、ネオジムNd、スカンジウムScから選ばれた元素を含む材料、または上述した元素を成分とする合金材料、上述した元素を組み合わせた合金材料、または上述した元素を成分とする窒化物を用いる。また第1のゲート電極であるゲート電極102a、第2のゲート電極であるゲート電極102b、ゲート絶縁膜123、酸化物半導体膜104、ソース電極又はドレイン電極の一方である電極105a、ソース電極又はドレイン電極の他方である電極105bを覆って、絶縁膜126が形成されている。絶縁膜126は、酸化物半導体膜104に直接接触して設けられている絶縁膜であり、酸化物半導体膜104を保護する保護膜である。絶縁膜126は、ゲート絶縁膜123と同様に、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化珪素膜を用いた単層構造、或いはこれらの膜を積層した積層構造を用いてもよい。保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。図1Aは、酸化物半導体トランジスタ100の上面図であり、図1AのA-A’の断面図が、図1Bとなる。酸化物半導体膜104中の電極105a及び電極105bソース電極及びドレイン電極との間の領域が、チャネル形成領域となる。よって図1Aに示すように、電極105aの端部及び電極105bの端部との間の距離が、チャネル長Lとなる。また電極105a又は電極105bのチャネル長と垂直な一辺の長さが、チャネル幅Wとなる。よって当該チャネル形成領域、かつ、酸化物半導体膜104がゲート電極102a及びゲート電極102bに重畳しない領域が、Loff領域109となる。Loff領域109のチャネル長方向の長さを長さFとする。Loff領域109のチャネル長方向の長さである長さFは、短すぎるとオン電流低減の効果が望めず、長すぎるとチャネル形成領域の抵抗が増大する。よって、Loff領域109のチャネル長方向の長さである長さFは、1μm以上20μm以下が好適である。Loff領域109を設けることにより、酸化物半導体トランジスタ100のオン電流を低減することができる。よって、占有面積を増大することなくオン電流を低減できる酸化物半導体トランジスタ100を得ることができる。このようにLoff領域109を設けることによってオン電流が低減された酸化物半導体トランジスタ100は、表示装置の画素に用いることができる。画素に酸化物半導体トランジスタ100を用いた表示装置については、後述する。なお本実施の形態では、酸化物半導体トランジスタ100として、ボトムゲート構造を有するトランジスタについて説明したが、開示される発明の一態様はこれに限定されない。第1のゲート電極と第2のゲート電極が互いに離れており、ゲート絶縁膜を介して、当該第1のゲート電極と第2のゲート電極に重畳する領域と重畳しない領域を有する酸化物半導体トランジスタは、トップゲート構造であってもオン電流低減の効果が望めるので好適である。<同一基板上に設けられたLoff領域を設けない酸化物半導体トランジスタ及びLoff領域を設けた酸化物半導体トランジスタ>図2A~図2Cに、Loff領域を設けない酸化物半導体トランジスタ110及びLoff領域109を設けた酸化物半導体トランジスタ100の上面図と断面図を示す。図2Cにおいて、A-A’の断面図が図2Bに対応し、B-B’の断面図が図2Aに対応する。なお、図2Bは図1Aと同じ図面であり、図2CのA-A’の断面図は、図1Bと同じ図面である。図2B及び図2Cに示される酸化物半導体トランジスタ100の詳細な説明については、上述したので割愛する。図2A及び図2Cで示す酸化物半導体トランジスタ110は、絶縁表面を有する基板101上に形成されている。酸化物半導体トランジスタ110は、基板101上に設けられ、第3のゲート電極であるゲート電極112、及びゲート絶縁膜123を有している。ゲート電極112の材料は、ゲート電極102a及びゲート電極102bと同様である。また酸化物半導体トランジスタ110は、ゲート電極112上にゲート絶縁膜123を介して設けられ、チャネル形成領域が形成される第2の酸化物半導体膜である酸化物半導体膜114を有している。酸化物半導体膜114の材料は、酸化物半導体膜104と同様である。また酸化物半導体トランジスタ110は、ゲート電極112の一部及び酸化物半導体膜114の一部と重畳し、ソース電極又はドレイン電極の一方である電極115a、及び、ゲート電極112の一部及び酸化物半導体膜114の一部と重畳し、ソース電極又はドレイン電極の他方である電極115bを有している。電極115a及び電極115bの材料は、電極105a及び電極105bと同様である。また酸化物半導体トランジスタ100と同様に、酸化物半導体トランジスタ110において、ゲート電極112、ゲート絶縁膜123、酸化物半導体膜114、ソース電極又はドレイン電極の一方である電極115a、ソース電極又はドレイン電極の他方である電極115bを覆って、絶縁膜126が形成されている。絶縁膜126は、酸化物半導体膜114に直接接触して設けられている絶縁膜であり、酸化物半導体膜114を保護する保護膜である。酸化物半導体トランジスタ110は、Loff領域が設けられていないので、オン電流が高い。このようなオン電流の高い酸化物半導体トランジスタ110は、表示装置の駆動回路に用いることができる。酸化物半導体トランジスタ110を駆動回路に用いた表示装置については、後述する。なお図2A~図2Cにおいては、酸化物半導体トランジスタ100のゲート電極102a、ゲート電極102b、酸化物半導体膜104、電極105a、及び、電極105b、並びに、酸化物半導体トランジスタ110のゲート電極112、酸化物半導体膜114、電極115a、及び、電極115bを矩形としたが、本実施の形態はこれに限定されない。酸化物半導体トランジスタ100及び酸化物半導体トランジスタ110を構成するゲート電極、酸化物半導体膜、ソース電極及びドレイン電極を、図10A~図10Cに示すように、湾曲形状を有するように形成してもよい。ゲート電極、酸化物半導体膜、ソース電極及びドレイン電極が湾曲形状を有する酸化物半導体トランジスタにおいても、Loff領域が形成された酸化物半導体トランジスタは、オン電流が低いという点において好適である。またLoff領域が形成されない酸化物半導体トランジスタは、オン電流が高いので駆動回路に用いることが可能である。また本実施の形態では、酸化物半導体トランジスタ100及び酸化物半導体トランジスタ110として、ボトムゲート構造を有するトランジスタについて説明したが、本実施の形態はこれに限定されない。トップゲート構造の酸化物半導体トランジスタにおいても、Loff領域が形成された酸化物半導体トランジスタは、オン電流が低いという点において好適である。またLoff領域が形成されない酸化物半導体トランジスタは、オン電流が高いので駆動回路に用いることが可能である。同一基板101上に、Loff領域を設けない酸化物半導体トランジスタ110、及びLoff領域109を設けた酸化物半導体トランジスタ100の作製方法について、以下に述べる。まず絶縁表面を有する基板101上に、ゲート電極112、ゲート電極102a、及びゲート電極102bを作製する図3A参照。ゲート電極112、ゲート電極102a、及びゲート電極102bは、スパッタリング法や真空蒸着法で、導電膜を形成し、当該導電膜をエッチングすることによって形成する。或いは、導電性ナノペーストを用い、インクジェット法により吐出し焼成することにより、ゲート電極112、ゲート電極102a、及びゲート電極102bを形成してもよい。次いで、基板101、ゲート電極112、ゲート電極102a、及びゲート電極102bを覆って、ゲート絶縁膜123を形成する図3B参照。ゲート絶縁膜123を覆って、酸化物半導体膜124を形成する図3C参照。酸化物半導体膜124は、上述した酸化物半導体膜104の材料をターゲットとして用い、スパッタ法にて形成すればよい。次いで酸化物半導体膜124をエッチングにて加工し、ゲート電極112上にゲート絶縁膜123を介して酸化物半導体膜114、並びに、ゲート電極102a及びゲート電極102b上にゲート絶縁膜123を介して酸化物半導体膜104が形成される図4A参照。これにより、酸化物半導体トランジスタ110のチャネル形成領域である酸化物半導体膜である114、及び酸化物半導体トランジスタ100のチャネル形成領域である酸化物半導体膜104を、同じ材料及び同じ工程で形成することができる。図4Aにおいて、酸化物半導体膜104中の領域で、ゲート電極102a及びゲート電極102bの間の領域、すなわちゲート電極と酸化物半導体膜104が重畳しない領域が、Loff領域109となる。Loff領域109が存在することにより、酸化物半導体トランジスタ100のオン電流が低減される。ゲート絶縁膜123、酸化物半導体膜114、及び酸化物半導体膜104を覆って、導電膜125を形成する図4B参照。導電膜125は、上述した電極105a及び電極105bの材料をターゲットとして用い、スパッタ法にて形成すればよい。次いで、導電膜125をエッチングして、酸化物半導体トランジスタ110のソース電極及びドレイン電極である電極115a及び電極115b、並びに、酸化物半導体トランジスタ100のソース電極及びドレイン電極である電極105a及び電極105bを形成する。以上により、酸化物半導体トランジスタ110及び酸化物半導体トランジスタ100が作製される図4C参照。次いで、酸化物半導体トランジスタ110及び酸化物半導体トランジスタ100を覆って、保護膜として機能する絶縁膜126を形成する図2C参照。酸化物半導体トランジスタ110は、Loff領域が形成されないため、オン電流が高い。一方、酸化物半導体トランジスタ100は、Loff領域109が設けられているため、オン電流が低減される。以上のようにして、同一基板101上に、オン電流が低い酸化物半導体トランジスタ100及びオン電流が高い酸化物半導体トランジスタ110を作製することができる。なお、本実施の形態においては、酸化物半導体膜124をエッチングして酸化物半導体膜114及び酸化物半導体膜104を形成した後、導電膜125を形成し、導電膜125をエッチングすることにより電極115a、電極115b、電極105a、及び電極105bを形成する。しかし本実施の形態は、上述の作製工程に限定されない。酸化物半導体膜124及び導電膜125を形成し、酸化物半導体膜124及び導電膜125を、同じマスクを用いてエッチングしてもよい。酸化物半導体膜124及び導電膜125を、同じマスクを用いてエッチングすると、マスク数を減らすことができ、作製工程を減らすことが可能である。このように、オン電流が低い酸化物半導体トランジスタ100とオン電流が高い酸化物半導体トランジスタ110を同一基板101上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。なお本実施の形態では、オン電流が低い酸化物半導体トランジスタ100及びオン電流が高い酸化物半導体トランジスタ110として、ボトムゲート構造のトランジスタを作製する例について述べたが、開示される発明の一態様はこれに限定されない。酸化物半導体トランジスタ100及び酸化物半導体トランジスタ110としてトップゲート構造を有するトランジスタを用いた場合においても、同一基板上にそれぞれのトランジスタを同時に作製することが可能である。これにより、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。<表示装置>本実施の形態では、本発明の一態様に係る表示装置として、発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー-アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。図5Aに、本発明の一態様に係る発光表示装置の一例として、アクティブマトリクス型EL表示装置を示す。図5Aに示す発光表示装置は、絶縁表面を有する基板101上に、複数の画素136を有する画素部131、並びに、画素部131を駆動する駆動回路であるゲートドライバ132及びソースドライバ134を有する。画素部131は、ソースドライバ134から伸張して配置された複数のソース線135により、ソースドライバ134と接続されている。また画素部131は、ゲートドライバ132から伸張して配置された複数のゲート線133によりゲートドライバ132と接続されている。また画素部131は、ソース線135及びゲート線133に対応して、マトリクス状に配置された複数の画素136を有する。各画素136は、トランジスタ141、トランジスタ142、発光素子144、容量素子143、ソース線135、ゲート線133、電源線137を含む図5B参照。トランジスタ141のソース又はドレインの一方は、ソース線135に電気的に接続されている。トランジスタ141のソース又はドレインの他方は、容量素子143の一方の端子、及びトランジスタ142のゲートに電気的に接続されている。トランジスタ141のゲートは、ゲート線133に電気的に接続されている。トランジスタ141は、トランジスタ142のオン及びオフを制御するスイッチング素子として機能する。トランジスタ142のソース又はドレインの一方は、発光素子144に電気的に接続されている。トランジスタ142のソース又はドレインの他方は、容量素子143の他方の端子、及び電源線137に電気的に接続されている。トランジスタ142のゲートは、トランジスタ141のソース又はドレインの他方、及び容量素子143の一方の端子に電気的に接続されている。トランジスタ142は、発光素子144に流す電流の制御を行う電流制御素子として機能する。容量素子143の一方の端子は、トランジスタ141のソース又はドレインの他方、及びトランジスタ142のゲートに電気的に接続されている。容量素子143の他方の端子は、トランジスタ142のソース又はドレインの他方、及び電源線137に電気的に接続されている。発光素子144は、トランジスタ142のソース又はドレインの一方に電気的に接続されている。画素136に用いられるトランジスタ141及びトランジスタ142はそれぞれ、図1A~図1B及び図2B~図2Cで説明された酸化物半導体トランジスタ100を用いることができる。画素136に用いるトランジスタ141及びトランジスタ142として、Loff領域109を有する酸化物半導体トランジスタ100を用いると、占有面積を増大させずに、オン電流が低減されたトランジスタ141及びトランジスタ142を得ることができる。以上説明したように、オン電流が低減された酸化物半導体トランジスタを画素136に用いた発光表示装置は、発光表示装置の開口率が減少するのを抑制することが可能である。また、発光素子144の電流制御用トランジスタであるトランジスタ142として、オン電流が低減されたトランジスタを用いると、トランジスタ142の駆動電圧が変化してもドレイン電流の変化量が小さいという点で特に好適である。その理由を以下に説明する。本実施の形態の発光表示装置の輝度は、発光素子144及びトランジスタ142の電流に依存する。そのため、発光素子144及びトランジスタ142の特性が発光表示装置の輝度にとっては重要である。図5に示すトランジスタ142として、チャネル長が長いことによりオン電流が低いトランジスタを用いた場合と、チャネル長が短いことによりオン電流が高いトランジスタを用いた場合の特性の違いを、図9A及び図9Bを用いて説明する。まず図5において、トランジスタ142のソース又はドレインのうち、電源線137と接続されている側の電圧をVA、またトランジスタ142のソース又はドレインのうち、発光素子144と接続されている側の電圧を電圧VEとする。図9A及び図9Bは、オン電流が低いチャネル長が長いトランジスタ及びオン電流が高いチャネル長が短いトランジスタそれぞれにおいて、電圧VE及びドレイン電流Id特性以下VE-ID特性ともいう、並びに、発光素子144の電圧特性を示す。なおこのとき、オン電流が低いチャネル長が長いトランジスタ及びオン電流が高いチャネル長が短いトランジスタのゲート及びソース間電圧Vgsは等しいものとする。図9Aにおいて、発光素子144の電圧特性の曲線を曲線CEとする。また、オン電流が低いチャネル長が長いトランジスタのVE-ID特性の曲線を曲線Cl、曲線Clが曲線CEと交わる点の電圧を電圧Vl、及び、曲線Clが曲線CEと交わる点の電流をIdlとする。また、オン電流が高いチャネル長が短いトランジスタのVE-ID特性の曲線を曲線Cs、曲線Csが曲線CEと交わる点の電圧を電圧Vs、及び、曲線Csが曲線CEと交わる点の電流をIdsとする。曲線Cl及び曲線Csはそれぞれ、電圧VEに対してドレイン電流Idがほぼ変化しない領域である飽和領域S、及び、電圧VEに対してドレイン電流Idに対して線形に変化する線形領域Rを有する。電圧Vlはオン電流が低いチャネル長が長いトランジスタの駆動電圧、電圧Vsはオン電流が高いチャネル長が短いトランジスタの駆動電圧となる。ここで図9Bに、発光素子144が劣化し、発光素子144に流せる電流が低くなった場合の電圧特性を示す。図9Bにおいては、劣化前の発光素子144の電圧特性の曲線CEを曲線CE1とし、劣化後の発光素子144の電圧特性の曲線CEを曲線CE2とする。また、オン電流が低いチャネル長が長いトランジスタのVE-ID特性の曲線Clが、曲線CE1と交わる点の電圧を駆動電圧Vl1とする。オン電流が高いチャネル長が短いトランジスタのVE-ID特性の曲線Csが、曲線CE1と交わる点の電圧を駆動電圧Vs1とする。同様に、オン電流が低いチャネル長が長いトランジスタのVE-ID特性の曲線Clが、曲線CE2と交わる点の電圧を駆動電圧Vl2とする。オン電流が高いチャネル長が短いトランジスタのVE-ID特性の曲線Csが、曲線CE2と交わる点の電圧を駆動電圧Vs2とする。発光素子144が劣化し、発光素子144に流せる電流が低くなると、発光素子144に印加する電圧を増加させなければならない。そのため、駆動電圧Vl1及び駆動電圧Vs1よりも、駆動電圧Vl2及び駆動電圧Vs2の方が電圧値が高くなる。さらに、駆動電圧Vl2及び駆動電圧Vs2が高くなると、駆動電圧Vl2及び駆動電圧Vs2が線形領域Rに入る恐れがある。図9Bでは、オン電流が高いチャネル長が短いトランジスタを用いた場合の駆動電圧Vs2が線形領域Rに入った場合を示している。駆動電圧が線形領域Rに入ると、駆動電圧の小さな変化でドレイン電流が大きく変化してしまう恐れがある。一方、オン電流が低いチャネル長が長いトランジスタを用いた場合の駆動電圧Vl2は、線形領域Rに入らず、飽和領域Sに存在する。そのためオン電流が低いチャネル長が長いトランジスタでは、駆動電圧が変化してもドレイン電流の変化量が小さいという効果を奏する。よって、トランジスタ142としてオン電流が低いチャネル長の長いトランジスタを用いると、トランジスタ142の駆動電圧が変化してもドレイン電流の変化量が小さいという点で特に好適である。また当該複数の画素136を有する画素部131を駆動するゲートドライバ132及びソースドライバ134に用いるトランジスタとして、図2A及び図2Cで説明された酸化物半導体トランジスタ110を用いることができる。ゲートドライバ132及びソースドライバ134に用いるトランジスタとして酸化物半導体トランジスタ110を用いると、オン電流が高い酸化物半導体トランジスタ110と、上記オン電流が低い酸化物半導体トランジスタ100を、同一基板101上に作製することができる。オン電流が高い酸化物半導体トランジスタ110とオン電流が低い酸化物半導体トランジスタ100を同一基板101上に作製すると、酸化物半導体トランジスタ110及び酸化物半導体トランジスタ100の作製工程が削減でき、作製コストを抑制することができる。よって、本実施の形態により、同一基板101上に、画素136にオン電流が低い酸化物半導体トランジスタ100を用い、かつ駆動回路ゲートドライバ132及びソースドライバ134にオン電流が高い酸化物半導体トランジスタ110を用いた表示装置を得ることができる。よって、複数の画素136を有する画素部131、及び駆動回路ゲートドライバ132及びソースドライバ134に用いられるトランジスタとして、それぞれ酸化物半導体トランジスタ100及び酸化物半導体トランジスタ110を同一基板101上に作製することができる。これにより、発光表示装置の作製において、作製工程が削減でき、作製コストを抑制することが可能となる。図6A~図6Cに、トランジスタ142として用いた酸化物半導体トランジスタ100、及び発光素子144の断面を示す。図6Aに示す発光表示装置は、基板101、トランジスタ142として酸化物半導体トランジスタ100、絶縁膜126、絶縁膜127、隔壁128、電極107、発光層152、電極153を有している。電極107は、酸化物半導体トランジスタ100のソース電極又はドレイン電極の他方に電気的に接続されている。また、電極107、発光層152、及び電極153で、発光素子144を形成する。発光素子144は、発光を取り出すために、少なくとも陽極又は陰極の一方が透光性を有すればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様に係る画素構成はどの射出構造の発光素子にも適用することができる。図6Aでは、上面射出構造の発光素子144について説明する。絶縁膜127は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを用いて形成することが好ましい。本実施の形態では、画素136のトランジスタ142酸化物半導体トランジスタ100がn型である。そのため、電極107を陰極として用いることが望ましい。具体的には、陰極としては、仕事関数が小さい材料、例えば、Ca、Al、CaF、MgAg、AlLi等の金属材料を用いることができる。隔壁128は、有機樹脂膜、無機絶縁膜、又は有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、電極107上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。発光層152は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。発光層152を覆うように、陽極として電極153を形成する。電極153は、透光性を有する導電性材料を用いた透光性導電膜で形成することができる。透光性を有する導電性材料として、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等が挙げられる。電極107、発光層152、及び電極153が重畳することにより、発光素子144が形成されている。また、発光素子144に酸素、水素、水分、二酸化炭素等が侵入しないように、電極153及び隔壁128を覆って保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、DLC膜等を形成することができる。図6Aに示した発光素子144の場合、陰極である電極107が遮光性を有する金属材料、陽極である電極153が透光性を有する導電性材料を用いて形成されている。そのため、図6Aに示した発光素子144から発せられる光は、矢印で示すように電極153側に射出する。よって、図6Aに示す発光素子144は、上面射出構造の発光素子である。なお図6Aに示す発光素子が上面射出構造の発光素子のため、発光表示装置の開口率を上げることは難しい。しかしながら、本実施の形態により、トランジスタ142のオン電流の最適化が行われているので好適である。図6Bでは、下面射出構造の発光素子144について説明する。図6Bでは、画素136のトランジスタ142酸化物半導体トランジスタ100に電気的に接続された電極108を、上述の透光性を有する導電性材料を用いて形成する。透光性を有する電極108上に、発光素子144の陰極である電極154が成膜されており、電極154上に発光層152、陽極である電極153が順に積層されている。陰極である電極154は、図6Aに示す電極107と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度好ましくは、5nm~30nm程度とする。例えば20nmの膜厚を有するアルミニウム膜を、電極154として用いることができる。陽極である電極153が透光性を有する場合、電極153を覆うように、光を反射または遮蔽するための遮蔽膜155を形成する。遮蔽膜155は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料添加した樹脂等を用いることもできる。電極154、発光層152、及び電極153が重畳することにより、発光素子144が形成されている。また、発光素子144に酸素、水素、水分、二酸化炭素等が侵入しないように、遮蔽膜155及び隔壁128を覆って保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、DLC膜等を形成することができる。図6Bに示した発光素子144の場合、陰極である電極154は光を透過する程度に薄い。また電極154の下方には、透光性を有する電極108が設けられている。また、陽極である電極153を覆って遮蔽膜155が形成されている。そのため、図6Bに示した発光素子144から発せられる光は、矢印で示すように電極154側に射出する。よって、図6Bに示す発光素子144は、下面射出構造の発光素子である。図6Bに示す発光素子は、上面射出構造の発光素子のため、本実施の形態により発光表示装置の開口率を上げることができる。さらに、本実施の形態により、トランジスタ142のオン電流の最適化が行われているので好適である。図6Cでは、両面射出構造の発光素子144について説明する。図6Cでは、図6Bと同様に、画素136のトランジスタ142酸化物半導体トランジスタ100に電気的に接続された電極108を、上述の透光性を有する導電性材料を用いて形成する。また図6Cに示す発光素子144において、図6Bと同様に、透光性を有する電極108上に、発光素子144の陰極である電極154が成膜されており、電極154上に発光層152、陽極である電極153が順に積層されている。陰極である電極154は、図6Aに示す電極107と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度好ましくは、5nm~30nm程度とする。例えば20nmの膜厚を有するアルミニウム膜を、電極154として用いることができる。電極154、発光層152、及び電極153が重畳することにより、発光素子144が形成されている。また、発光素子144に酸素、水素、水分、二酸化炭素等が侵入しないように、電極153及び隔壁128を覆って保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、DLC膜等を形成することができる。図6Cに示した発光素子144の場合、陰極である電極154は光を透過する程度に薄い。また電極154の下方には、透光性を有する電極108が設けられている。また、陽極である電極153も透光性を有する導電材料を用いて形成されている。そのため、図6Cに示した発光素子144から発せられる光は、矢印で示すように電極154側及び電極153側の両方に射出する。よって、図6Cに示す発光素子144は、両面射出構造の発光素子である。さらに、以上のようにして作製された発光素子144を、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム貼り合わせフィルム、紫外線硬化樹脂フィルム等やカバー材でパッケージング封入することが好ましい。なお、ここでは、発光素子144として有機EL素子について述べたが、発光素子144として無機EL素子を設けることも可能である。また、酸化物半導体トランジスタ100において、必要であれば、Loff領域109を遮光する遮光膜、更に或いは酸化物半導体トランジスタ100全体を遮光する遮光膜を設けてもよい。このような遮光膜を設けることにより、光の取り出し効率を高めることができる。<表示パネル>図7A及び図7Bは、本実施の形態の表示装置の一形態である表示パネルの上面図及び断面図である。図7Bは、図7AのC-C’の断面図に相当する。第1の基板101上に設けられた画素部131、ゲートドライバ132a、ゲートドライバ132b、ソースドライバ134a、及びソースドライバ134bを囲むようにして、シール材162が設けられている。また画素部131、ゲートドライバ132a、ゲートドライバ132b、ソースドライバ134a、及びソースドライバ134bの上に第2の基板161が設けられている。画素部131、ゲートドライバ132a、ゲートドライバ132b、ソースドライバ134a、及びソースドライバ134bは、第1の基板101、第2の基板161、及びシール材162によって、充填材169と共に密封されている。第1の基板101上に設けられた画素部131に用いられるトランジスタとして、上述のように、図1A~図1B及び図2B~図2Cで説明された酸化物半導体トランジスタ100を用いることができる。画素部131に用いられるトランジスタとして、Loff領域109を有する酸化物半導体トランジスタ100を用いると、画素部131に用いられるトランジスタは、占有面積を増大させることなくオン電流を低減することができる。このような酸化物半導体トランジスタ100を画素部131に用いた表示パネルは、表示パネルの開口率が減少するのを抑制することが可能である。また、ゲートドライバ132a、ゲートドライバ132b、ソースドライバ134a、及びソースドライバ134bにトランジスタとして、上述のように、図2A及び図2Cで説明された酸化物半導体トランジスタ110を用いることができる。よって、同一基板101上に、画素部131にオン電流が低い酸化物半導体トランジスタ100を用い、かつゲートドライバ132a、ゲートドライバ132b、ソースドライバ134a、及びソースドライバ134bにオン電流が高い酸化物半導体トランジスタ110を用いた表示パネルを得ることができる。これにより、表示パネルの作製において、作製工程が削減でき、作製コストを抑制することができる。ゲートドライバ132a、ゲートドライバ132b、ソースドライバ134a、及びソースドライバ134bに与えられる各種信号及び電位は、FPC167a及びFPC167bから供給されている。図7Bに示す表示パネルでは、発光素子144として図6Aに示す上方射出構造の発光素子を用いる。当該表示パネルにおいて、接続端子165が、電極107と同じ導電膜から形成され、配線166は、発光素子144が有する電極153と同じ導電膜から形成されている。ただし発光素子144として、図6Aに示す上方射出構造の発光素子のみならず、図6Bに示す下方射出構造の発光素子、図6Cに示す両面射出構造の発光素子を用いてもよい。図7Bに示す表示パネルに図6Bに示す下方射出構造の発光素子を用いる場合には、接続端子165として電極108又は電極154と同じ導電膜、配線166として電極153と同じ導電膜を用いることができる。図7Bに示す表示パネルに図6Cに示す両面射出構造の発光素子を用いる場合には、接続端子165として電極108又は電極154と同じ導電膜、配線166として電極153と同じ導電膜を用いることができる。接続端子165は、FPC167aが有する端子と、異方性導電膜168を介して電気的に接続されている。発光素子144として、図6Aに示す上方射出構造の発光素子、又は図6Cに示す両面射出構造の発光素子を用いる場合には、発光素子144からの光の取り出し方向に位置する第2の基板161は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。また、充填材169としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVCポリビニルクロライド、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVBポリビニルブチラルまたはEVAエチレンビニルアセテートを用いることができる。本実施の形態は充填材169として窒素を用いた。また、必要であれば、発光素子144の射出面に偏光板、又は円偏光板楕円偏光板を含む、位相差板λ/4板、λ/2板、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。以上述べたように、本実施の形態により、オン電流が低減され、かつ、占有面積の増大が抑制された酸化物半導体トランジスタを得ることができる。また本実施の形態により、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置において、表示装置の開口率が減少するのを抑制することができる。また本実施の形態により、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することができる。さらに、本実施の形態により、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることができる。本実施例では、Loff領域109のチャネル長方向の長さFを変えた場合において、酸化物半導体トランジスタの特性の変化について述べる。より具体的には、ゲート-ソース間電圧Vgs及びドレイン電流Id特性以後Vgs-Id特性ともいうの長さFとの依存性について述べる。図8に、長さFを変えた酸化物半導体トランジスタのVgs-Id特性を示す。本実施例における酸化物半導体トランジスタとして、実施の形態で述べた酸化物半導体トランジスタ100を用いた。また、長さFが0μm、すなわちLoff領域が存在しない酸化物半導体トランジスタの構造は、実施の形態の酸化物半導体トランジスタ110と同様である。なお本実施例では、酸化物半導体トランジスタ100の酸化物半導体膜104、及び酸化物半導体トランジスタ110の酸化物半導体膜114の材料として、酸化インジウムと酸化ガリウムと酸化亜鉛からなる酸化物IGZO:IndiumGalliumZincOxideを用いた。ただし、本実施例で測定した酸化物半導体トランジスタは、それぞれチャネル長L及びチャネル幅Wが異なる酸化物半導体トランジスタであった。ドレイン電流Idは、チャネル長L及びチャネル幅Wに依存して変化してしまう。そのため、本実施例では、チャネル長L及びチャネル幅Wの比に基づいて、ドレイン電流Idの規格化を行った。まずLoff領域が存在しない酸化物半導体トランジスタをトランジスタ1、トランジスタ1のチャネル長Lをチャネル長L1、トランジスタ1のチャネル幅WをW1とする。Loff領域109のチャネル長方向の長さFが3μmの酸化物半導体トランジスタを、トランジスタ2とする。トランジスタ2のチャネル長Lをチャネル長L2、トランジスタ2のチャネル幅WをW2、及びトランジスタ2の測定されたドレイン電流IdをId2とする。同様に、チャネル長方向の長さFが10μmの酸化物半導体トランジスタをトランジスタ3とし、トランジスタ3のチャネル長L、チャネル幅W、測定されたドレイン電流Idをそれぞれ、チャネル長L3、チャネル幅W3、ドレイン電流Id3とする表1参照。トランジスタ2のドレイン電流Id2及びトランジスタ3のドレイン電流Id3を、トランジスタ1のチャネル長L1とチャネル幅W1の比L1/W1によって規格化した。トランジスタ2において、測定されたドレイン電流Idをドレイン電流Id2、規格化後のドレイン電流をドレイン電流Id2’とする。測定されたドレイン電流Id2をL1/W1によって規格化するには、Id2’:Id2=W2/L2:W1/L1が成り立つ。これにより、Id2’=Id2×W2/L2×L1/W1となる。またトランジスタ3においても同様の規格化を行った表1参照。図8に、トランジスタ1、並びに、規格化後のトランジスタ2及びトランジスタ3のVgs-Id特性を示す。図8において、トランジスタ1のVgs-Id特性は点線、トランジスタ2のVgs-Id特性は一点鎖線、トランジスタ3のVgs-Id特性は実線で示されている。図8に示されるように、Loff領域109のチャネル長方向の長さFが長くなるにつれて、規格化後のドレイン電流Id’が低くなった。以上本実施例により、Loff領域109によるオン電流低減の効果が確認できた。このように、開示される発明の一態様により、占有面積を増大することなくオン電流を低減できる酸化物半導体トランジスタを得ることができる。また開示される発明の一態様により、開口率を減少させることなく、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置を得ることができる。さらに、開示される発明の一態様により、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することができる。オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。また、開示される発明の一態様により、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることができる。同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。"