"第1導電型の第1の半導体領域と、前記第1の半導体領域内に形成された第2導電型の第2の半導体領域を有する光電変換素子と、前記第1の半導体領域内に形成され、前記第1の半導体領域に電気的に接続された第1導電型の第3の半導体領域と、前記第3の半導体領域と前記第2半導体領域との間に設けられた素子分離領域と、前記素子分離領域の上に設けられた導電層と、前記素子分離領域下に設けられた第1導電型の第4の半導体領域とを有し、前記導電層の側面にサイドウォールを有し、前記素子分離領域の幅をc、前記サイドウォールの幅をb、前記第3の半導体領域側の前記素子分離領域の端部と前記導電層の前記第3の半導体領域側の端部との距離をaとしたとき、c>a≧bの関係にあることを特徴とする光電変換装置。第1導電型の第1の半導体領域と前記第1の半導体領域内に形成された第2導電型の第2の半導体領域とを有する光電変換素子と、前記1の半導体領域内に形成され、前記第1の半導体領域に電気的に接続された第1導電型の第3の半導体領域と、前記第3の半導体領域と前記第2半導体領域との間に設けられた素子分離領域と、前記素子分離領域の上に設けられた導電層と、前記素子分離領域下に設けられた第1導電型の第4の半導体領域とを有し、前記導電層の側面にサイドウォールを有し、前記サイドウォールが前記素子分離領域上にあって且つ前記サイドウォールの外側端部が前記素子分離領域の端部を超えないように配されていることを特徴とする光電変換装置。請求項1又は2に記載の光電変換装置において、前記第3の半導体領域が前記第4の半導体領域と接していることを特徴とする光電変換装置。請求項1から3のいずれか1項に記載の光電変換装置において、前記第2の半導体領域に蓄積されたキャリアを転送するための転送用トランジスタを有し、前記導電層は、前記転送用トランジスタのゲート電極の一部をなしていることを特徴とする光電変換装置。請求項1から3のいずれか1項に記載の光電変換装置において、更に、浮遊拡散領域と、前記第2の半導体領域毎に設けられ、前記第2の半導体領域に蓄積されたキャリアを前記浮遊拡散領域に転送する転送用トランジスタと、前記浮遊拡散領域とゲート電極が接続される増幅用トランジスタと、前記増幅用トランジスタに接続される選択用トランジスタと、少なくとも前記浮遊拡散領域をリセットするリセット用トランジスタを有し、前記導電層は、前記転送用トランジスタのゲート電極、前記増幅用トランジスタのゲート電極、前記選択用トランジスタのゲート電極、前記リセット用トランジスタのゲート電極のいずれかの一部をなしていることを特徴とする光電変換装置。請求項1から3のいずれか1項に記載の光電変換装置を用いた固体撮像装置であって、前記第2の半導体領域は前記第1の半導体領域内に1次元状又は2次元状に配され、一方向に配列された複数の第2の半導体領域は所定数毎にグループを構成し、各グループ毎に前記第3の半導体領域を有し、前記第3の半導体領域は、前記グループ内の少なくとも一カ所の隣接する前記第2の半導体領域間の前記第1の半導体領域内に形成されており、前記素子分離領域は前記第3の半導体領域と前記隣接する第2半導体領域の間にそれぞれ設けられ、前記第4の半導体領域は各素子分離領域下に設けられ、前記導電層は少なくとも一方の前記素子分離領域の上に設けられていることを特徴とする固体撮像装置。請求項1から3のいずれか1項に記載の光電変換装置を用いた固体撮像装置であって、前記第2の半導体領域は前記第1の半導体領域内に1次元状又は2次元状に配され、一方向に配列された複数の第2の半導体領域は所定数毎にグループを構成し、前記第3の半導体領域は、第1のグループ内の第2の半導体領域と、前記第1のグループ内の前記第2の半導体領域と隣接する、前記第1のグループとは異なる第2のグループ内に配された第2の半導体領域との間の、前記第1の半導体領域内に形成されており、前記素子分離領域は、前記第3の半導体領域と、前記第3の半導体領域に隣接する第1及び第2のグループの第2半導体領域との間にそれぞれ設けられ、前記第4の半導体領域は各素子分離領域下に設けられ、前記導電層は少なくとも一方の前記素子分離領域の上に設けられていることを特徴とする固体撮像装置。請求項6又は7に記載の固体撮像装置において、前記第2の半導体領域に蓄積されたキャリアを転送するための転送用トランジスタを有し、前記導電層は、前記転送用トランジスタのゲート電極の一部をなしていることを特徴とする固体撮像装置。請求項6又は7に記載の固体撮像装置において、更に、前記光電変換素子ごとに設けられた浮遊拡散領域と、前記第2の半導体領域毎に設けられ、前記第2の半導体領域に蓄積されたキャリアを前記浮遊拡散領域に転送する転送用トランジスタと、前記浮遊拡散領域とゲート電極が接続される増幅用トランジスタと、前記増幅用トランジスタに接続される選択用トランジスタと、少なくとも前記浮遊拡散領域をリセットするリセット用トランジスタを有し、前記導電層は、前記転送用トランジスタのゲート電極、前記増幅用トランジスタのゲート電極、前記選択用トランジスタのゲート電極、前記リセット用トランジスタのゲート電極のいずれかの一部をなしていることを特徴とする固体撮像装置。請求項9に記載の固体撮像装置において、前記増幅用トランジスタは、グループごとに共通して設けられていることを特徴とする固体撮像装置。請求項6から10のいずれか1項に記載の固体撮像装置と、前記固体撮像装置へ光を結像する光学系と、前記固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする固体撮像システム。ところで、上記撮像素子においてウエルコンタクトをフォトダイオード間に形成するときに、ウエルコンタクトとフォトダイオード間の素子分離を図るために素子分離領域を配置するが、その上にポリシリコン等の導電層が形成され、その導電層にLDDLightlyDopedDrain構造を有するトランジスタ作成に伴うサイドウォールが形成される場合がある。本発明者は上記サイドウォールの配置によっては、フォトダイオードの暗電流が増大する問題が生じることを見出した。本発明の光電変換装置は、第1導電型の第1の半導体領域と、前記第1の半導体領域内に形成された第2導電型の第2の半導体領域を有する光電変換素子と、前記第1の半導体領域内に形成され、前記第1の半導体領域に電気的に接続された第1導電型の第3の半導体領域と、前記第3の半導体領域と前記第2半導体領域との間に設けられた素子分離領域と、前記素子分離領域の上に設けられた導電層と、前記素子分離領域下に設けられた第1導電型の第4の半導体領域とを有し、前記導電層の側面にサイドウォールを有し、前記素子分離領域の幅をc、前記サイドウォールの幅をb、前記第3の半導体領域側の前記素子分離領域の端部と前記導電層の前記第3の半導体領域側の端部との距離をaとしたとき、c>a≧bの関係にあることを特徴とする。また本発明の光電変換装置は、第1導電型の第1の半導体領域と前記第1の半導体領域内に形成された第2導電型の第2の半導体領域とを有する光電変換素子と、前記1の半導体領域内に形成され、前記第1の半導体領域に電気的に接続された第1導電型の第3の半導体領域と、前記第3の半導体領域と前記第2半導体領域との間に設けられた素子分離領域と、前記素子分離領域の上に設けられた導電層と、前記素子分離領域下に設けられた第1導電型の第4の半導体領域とを有し、前記導電層の側面にサイドウォールを有し、前記サイドウォールが前記素子分離領域上にあって且つ前記サイドウォールの外側端部が前記素子分離領域の端部を超えないように配されていることを特徴とする。本発明の固体撮像装置は上記本発明の光電変換装置を用いたものである。本発明の固体撮像システムは上記本発明の固体撮像装置を用いたものである。本発明によれば、暗電流の発生が少ないサイドウォールの配置を行うことで、高速読み出しをした際にも高感度でかつ低暗電流な光電変換装置及び固体撮像装置を提供することができる。以下、本発明の実施の形態について図面を用いて詳細に説明する。図1は本発明による光電変換装置の実施形態を示す断面図である。図2は本発明に関連する比較例を示す断面図である。図1において、301は例えばN型のウエハ基板半導体基板、302はP型のウエル半導体領域、101a,101bはN型の拡散層半導体領域で、ウエル302との間で接合部を形成しフォトダイオードを構成している。303b,303aは素子分離領域、たとえばLOCOSlocaloxidationofSilicon膜である。素子分離領域303b303aの下にはチャネルストップ層となるP型半導体領域からなる307b,307aがそれぞれ形成されている。304は素子分離領域303b上に設けられた導電層で、例えばポリシリコンにより形成されている。308は導電層の側面に形成されるシリコン酸化膜等からなるいわゆるサイドウォールである。ウエルコンタクトはPの拡散層306を介してP型のウエル302の電位を規定している。なお、コンタクトはウエルコンタクトとしているが、ウエハに直接N型の拡散層101a,101bを設ける場合には基板コンタクトとなる。図2において、n型の基板1101上にp型のウエル1102が形成され、その中にフォトダイオードN型拡散層1001と1002、またそれらの間に高濃度のp型のウエルコンタクトの拡散層P層1003が素子分離領域1103、1104に挟さまれる形で形成されている。各々の素子分離領域の下にはそれぞれチャネルストップ層となるp型半導体領域11051106がそれぞれ形成されている。また、素子分離領域1103上のポリシリコン配線1004の両側にはサイドウォール層11071108が形成されている。比較例を示す図2と本発明に係わる実施形態を示す図1との対比から明らかなように、図2ではウエルコンタクトの拡散層P層1003とチャネルストップ層1105とが離れているのに対して、図1ではウエルコンタクトの拡散層306とチャネルストップ層307bが接続されている。そして、図2に示すように、高濃度のP層1003とチャネルストップ層1105、を介してN型のフォトダイオード領域1001に至る間にPの薄いウエル層が介在しているので、図2のXX ́間のポテンシャルの概念図に示すように、この部分では少数キャリアである電子が他の領域に比べ高濃度に存在する為、その一部がポテンシャルの低いフォトダイオード内に取り込まれ暗電流の増大をもたらしてしまう。一方、図1に示すように、高濃度のP層306からチャネルストップ層307bを介してN型のフォトダイオード領域101bに至るまで高濃度のP層が形成されていることにより、図1のXX ́間のポテンシャルの概念図に示すように、少数キャリアである電子の濃度は低く抑えられており、暗電流の低減化が可能となる。図2のようなポテンシャルのポケットを生じないようにする為には、図1に示すように、素子分離領域303bのP層306側の端部とポリシリコンの導電層304のP層306側の端部間の距離aをサイドウォール308の幅bと同じか又は幅bよりも大きくとるようにすればよい。なぜならばポテンシャルのポケットが発生する原因は図2のウエル内に拡散層P層1003を形成する過程で、先に形成されたサイドウォールによりポテンシャルポケットの部分へのP層のイオン注入がなされなかったからである。また、素子分離幅をcとするとその上に導電層304を形成する為には距離aは素子分離幅cよりも小さくすることが求められる。以上の点から、a,b,cの関係は、c>a≧bとすればよい。この構成は、サイドウォールが素子分離領域上にあって且つサイドウォールの外側端部が素子分離領域の端部を超えないように配される構成でもある。一方、図2では距離aは素子分離幅cより小さく、素子分離領域上に形成されているものの、サイドウォールの幅bよりも小さくなってしまう為ポテンシャルポケットが発生し暗電流の増大を招く。本発明の実施形態は複数画素が一次元状又は2次元状に配された固体撮像装置の場合、特に効果的である。なぜならば、複数画素に対し1つのウエルコンタクトが存在する為に暗電流が増大した画素とそうでない画素が周期的2画素共通ならば一行おき、4画素共通ならば3行おきに発生してしまい著しく画質を劣化させてしまうからである。上述したようにc>a≧bとなるようにすることにより暗電流の少ない高S/Nな固体撮像装置を提供することができる。なお、図1では素子分離領域303b上のみに導電層304を設けた形態を説明したが、素子分離領域303bの他に素子分離領域303a上にも導電層を設けた場合にも、本発明を適用でき、c>a≧b、言い換えればサイドウォールが素子分離領域上にあって且つサイドウォールの外側端部が素子分離領域の端部を超えないように配される構成とすることができる。図3に示すように、画素のフォトダイオードを構成する拡散層101a,101bを2次元状に配し、2画素を1つのグループとして101aと101b、101a′と101b′をそれぞれ1つのグループとする。、ウエルコンタクトを2画素についてグループごとに画素間グループ内に1つ配置した固体撮像装置においては、図2に示すような構成とすると、ウエルコンタクトから第1行及び第3行の画素のフォトダイオード101a,101a′へ流入する少数キャリアIaの量よりも、ウエルコンタクトから第2行及び第4行の画素のフォトダイオード101b,101b′へ流入する少数キャリアIbの量が多くなる。そして、上記のように少数キャリアの拡散に差がでると、少数キャリアIaの量と少数キャリアIbの量が異なり、奇数行と偶数行とで暗電流のムラが生ずることになる。このような差が生じると一行おきに縞状のノイズが発生することになり画質が劣化する。特にこの現象は長秒の蓄積を行なった時にはより顕著となる。本実施形態の構成によれば、ポテンシャルポケットの発生を抑え、暗電流差を少なくすることができる。図3では2画素を1つのグループとする例を示しているが、3画素以上をひとつのグループとしてもよい。この場合、ウエルコンタクトはグループを構成する画素数に合わせてグレープ内に複数設けても良い。本発明の実施形態の構成は、複数のフォトダイオードからの信号電荷を、各光電変換素子ごとに独立に形成されたフローティングディフュージョンを介して、共通の増幅用MOSトランジスタにて増幅して読み出しを行なう固体撮像装置の場合に好適に適用できる。例えば特許文献1に見られるように、2画素で増幅用MOSトランジスタを共通化したレイアウトを考えたときに、ウエルコンタクトを取っていない場合、読み出し時の駆動速度を上げようとすると基板の電位が安定するのに長い時間が必要になり、高速読み出しが難しくなる。また、画素ごとにウエルコンタクトを取るとその分だけフォトダイオードの面積が小さくなる為にせっかくの画素共通の効果が低減してしまう。そこで、ウエルコンタクトを複数画素あたり1つ取る一方、そのウエルコンタクトのレイアウトによって、画素行フォトダイオードの行間で暗電流に差が生じるという課題に対して本実施形態の構成をとることで対処することができる。また、図8に示すように増幅用MOSトランジスタを共通とする画素101a,と101bを第1のグループ、増幅用MOSトランジスタを共通とする画素101a′と101b′第2のグループとしたとき、ウエルコンタクトは、第1のグループの画素と、その画素に隣接する第2のグループの画素との間の、すなわち、第1のグループ内の第2の半導体領域と、前記第1のグループとは異なる第2のグループ内に配された、前記第1のグループ内の第2の半導体領域と隣接する第2の半導体領域との間の、第1の半導体領域ウエル領域内に形成されるようにしてもよい。特に図4に示すように、増幅用MOSトランジスタを複数の画素で共通とする構成の場合に、隣接するグループ間の画素101b、101a ́の間に形成するのが、レイアウトが容易で好ましい。図4では、増幅用MOSトランジスタを2画素で共通とし、その2画素を1つのグループとする例を示しているが、増幅用MOSトランジスタを3画素以上で共通とし、3画素以上をひとつのグループとしてもよい。その場合、グループ間のみならずグループ内の画素間にウエルコンタクトを設けてもよい。上述したように、本発明は隣接する光電変換素子における暗電流差を低減又はなくすものであり、二つの光電変換素子間にウエルコンタクト又は基板コンタクトを設ける光電変換装置に適用されるが、より具体的には光電変換素子を1次元状に配列するラインセンサや2次元状に配列するエリアセンサである固体撮像装置に適用される。以下、本発明の実施例について説明する。図4に本発明の第1の実施例の平面図を示す。図4において、PDはフォトダイオード拡散層、ACTは活性領域、POLはポリシリコン層、CNTはコンタクトホール、AL1はアルミニウム等の第1金属層、THはスルーホールを示している。図4において、101a101b及び101a′は光電変換をするためのフォトダイオードのキャリア蓄積層となるN型拡散層、102aおよび102bはフォトダイオードN型拡散層101aおよび101bから信号電荷を読み出すための転送用MOSトランジスタのゲート電極、103aおよび103bは転送用MOSトランジスタのドレイン領域フローティングディフュージョンFD領域となる、104はフォトダイオードN型拡散層およびフローティングディフュージョンFD領域をリセットするためのリセット用MOSトランジスタのゲート電極、106は読み出した電荷を電圧変換するためのソースフォロアアンプとなる増幅用MOSトランジスタのゲート電極であり、増幅用MOSトランジスタのゲート電極とFD領域103aおよび103bとは配線105で接続されている。また、107は行選択用MOSトランジスタのゲート電極であり、ソースフォロアアンプとなる増幅用MOSトランジスタの出力を信号線108に選択的に出力する。109は画素領域のウエルコンタクトであり電源配線110を介して固定電位例えばグランド電位に固定されている固定電圧源に接続されている接地の場合を含む。図4において、一点鎖線で囲まれた領域は、二つのフォトダイオードN型拡散層、二つの転送用MOSトランジスタ、二つのフローティングディフュージョン、一つの増幅用MOSトランジスタ、一つのリセット用MOSトランジスタ、一つの選択用MOSトランジスタで構成される画素ユニットである。ここでは、二つのフォトダイオードは1グループを構成し、列方向に配列されたフォトダイオードが2m個mは1以上の自然数の場合は、m個のグループが構成される。四つのフォトダイオードで1グループを構成したときは、列方向に配列されたフォトダイオードが2m個mは2以上の自然数の場合は、m/2個のグループが構成される。そして転送用MOSトランジスタはフォトダイオードごとに設けられ、またフォトダイオードのグループごとに、リセット用MOSトランジスタ、選択用MOSトランジスタが設けられて画素ユニットが構成される。一つの画素ユニットには複数のフォトダイオードN型拡散層が設けられ、一つの画素ユニットは複数の画素を構成する。図5は図4の点線で囲まれた画素ユニットの等価回路図を示したものである。図5では、101a101bは拡散層ではなくフォトダイオードそのものを示し、102a102b104106107はゲート電極ではなく、それぞれ転送用MOSトランジスタ、リセット用MOSトランジスタ、増幅用MOSトランジスタ、選択用MOSトランジスタそのものを示している。フォトダイオード101a101bはそれぞれ転送用MOSトランジスタ102a102bを介してFD領域103に接続されている。全てのトランジスタのバックゲート電位、およびフォトダイオードのアノード電極はウエルコンタクト109を介して固定電位例えばグランド電位に固定されている。また、リセットトランジスタ104のドレイン端およびソースフォロアアンプのドレイン端はビアホールを介して電源電圧に固定されている。図1は図4のA-A ́の部分の断面図に相当する。図4のA-A ́の部分の断面は、既に説明した第1実施形態の断面構成と同じなので、図1を用いて説明する。図1において、301は例えばN型のウエハ基板、302はP型のウエル、101a,101b及び101a ́は隣接するN型拡散層で、ウエル302との間で接合部を形成しフォトダイオードを構成している。303bおよび303aは素子分離領域、たとえばLOCOSlocaloxidationofSilicon膜である。素子分離領域303b303aの下にはPのチャネルストップ層307b307aがそれぞれ形成されている。304は転送用トランジスタ102bのゲート電極で例えばポリシリコンにより形成されている。308はゲート電極304の側面に形成されるいわゆるサイドウォールである。ここでは導電層として転送用トランジスタ102bのゲート電極の場合を挙げたが、導電層としては選択用MOSトランジスタのゲート電極107、リセット用MOSトランジスタのゲート電極104、増幅用MOSトランジスタのゲート電極等が配置される場合もある。サイドウォール308はその形成工程からMOSトランジスタのソースドレインを形成するような高濃度の拡散層NもしくはPのイオン注入を行なう前に形成されている。ウエルコンタクト109はPの拡散層306を介してP型のウエル302の電位をとっている。既に本発明の実施形態に説明したように、図2に示すように、高濃度のP層1003とチャネルストップ層1105、を介してN型のフォトダイオード領域1001に至る間にPの薄いウエル層が介在していると、図2のXX ́間のポテンシャルの概念図に示すように、この部分では少数キャリアである電子が他の領域に比べ高濃度に存在する為、その一部がポテンシャルの低いフォトダイオード内に取り込まれ暗電流の増大をもたらしてしまう。一方、本実施例では、図1に示すように、ウエルコンタクトの拡散層306とチャネルストップ層307bが接続され、高濃度のP層306からチャネルストップ層307b、を介してN型のフォトダイオード領域101bに至るまで高濃度のP層で形成されていることにより、少数キャリアである電子の濃度は低く抑えられており、暗電流の低減化が可能となる。図2のようなポテンシャルのポケットを生じないようにする為には、既に説明したように、素子分離領域303bのP層306側の端部とポリシリコンの導電層304のP層306側の端部間の距離aをサイドウォール308の幅bと同じか又は幅bよりも大きくとるようにすればよく、また、距離aは素子分離幅cよりも小さくすればよい。従って、本実施例においてabcの関係はc>a≧bとなるように設定される。この構成は、サイドウォールが素子分離領域上にあって且つサイドウォールの外側端部が素子分離領域の端部を超えないように配される構成でもある。ここで図6に図2の比較例に対応する固体撮像装置の平面図を示す。図2は図6のAA′断面に相当する。図6において、2つのフォトダイオード1001と1002の間にウエルのコンタクト層1003が配設されている。また1001と1003の間にはポリシリコン配線1004が設けられている。断面構造としては図2に示すように、n型の基板1101上にp型のウエル1102が形成され、その中にフォトダイオード拡散層1001と1002、またそれらの間に高濃度のp型のウエルコンタクト領域1003が素子分離領域1103、1104を挟む形で形成されている。各々の素子分離領域1103、1104の下にはそれぞれp型のチャネルストップ層11051106がそれぞれ形成されている。また、ポリシリコン配線1004の両側にはサイドウォール層11071108が形成されている。このサイドウォール層は固体撮像装置内のMOSトランジスタを形成する際に副次的に形成される。フォトダイオードN型拡散層、転送用MOSトランジスタ、増幅用MOSトランジスタ、リセット用MOSトランジスタ、選択用MOSトランジスタを有する画素ここでは、複数のフォトダイオード、複数の転送用MOSトランジスタに対して共通の増幅用MOSトランジスタを用いた構成となっているを有する構成であるが、本発明において、各トランジスタはMOSトランジスタに限定されず、VMIS、BCAST、LBCAST等も適用可能である。とくにBCASTやLBCASTに対しては増幅用MOSトランジスタをJFETトランジスタに置き換えることで、本質的な変更を伴わずに実現できる。また、光電変換部に蓄積された信号電荷を画素に備わったトランジスタの制御電極に導き、増幅された信号を主電極から出力するタイプのセンサが本実施形態の画素に用いることできる。増幅用トランジスタとしてSITを使ったSIT型イメージセンサA.Yusa、J.NishizawaetalSITimagesensorDesignconsiderationandcharacteristicsIEEEtransVolED33pp735742June1986、バイポーラトランジスタを使ったBASISIEEETransElectronDevicesvol35pp646652may1990、制御電極が空乏化するJFETを使ったCMDなどがある。また本実施例では、増幅用MOSトランジスタを複数の画素で共通とし、選択用MOSトランジスタ、リセット用MOSトランジスタも複数の画素で共通とする構成を示しているが、各画素ごとに増幅用MOSトランジスタ、選択用MOSトランジスタ、リセット用MOSトランジスタを設ける場合にも同様に本発明を用いることができ、素子分離領域303bのP層306側の端部とポリシリコンの導電層304のP層306側の端部間の距離aをサイドウォール308の幅bと同じか又は幅bよりも大きくとるようし、また、距離aは素子分離幅cよりも小さくするc>a≧b。この構成は、サイドウォールが素子分離領域上にあって且つサイドウォールの外側端部が素子分離領域の端部を超えないように配される構成でもある。導電層としては、同様に、転送用トランジスタ102bのゲート電極102a、選択用MOSトランジスタのゲート電極107、リセット用MOSトランジスタのゲート電極104、増幅用MOSトランジスタのゲート電極106等を用いることができる。図7は、本発明の撮像装置として、前述した実施形態の光電変換装置を用いた固体撮像装置又は上記実施例1の固体撮像装置を用いた撮像システムの構成図である。撮像システムは、レンズのプロテクトとメインスイッチを兼ねるバリア2001、被写体の光学像を固体撮像素子2004に結像させるレンズ2002、レンズ2002を通った光量を可変するための絞り2003、レンズ2002で結像された被写体を画像信号として取り込むための固体撮像素子2004上記の実施形態で説明した光電変換装置を含む固体撮像装置又は実施例1の固体撮像装置に相当する、固体撮像素子2004から出力される画像信号に各種の補正、クランプ等の処理を行う撮像信号処理回路2005、固体撮像素子2004より出力される画像信号のアナログ-ディジタル変換を行うA/D変換器2006、A/D変換器2006より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部2007、固体撮像素子2004及び撮像信号処理回路2005及びA/D変換器2006及び信号処理部2007に各種タイミング信号を出力するタイミング発生部2008で構成される。なお、2005~2008の各回路は固体撮像素子2004と同一チップ上に形成しても良い。また、各種演算とスチルビデオカメラ全体を制御する全体制御演算部2009、画像データを一時的に記憶するためのメモリ部2010、記録媒体に記録又は読み出しを行うための記録媒体制御インターフェース部2011、画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体2012、外部コンピュータ等と通信するための外部インターフェースI/F部2013で固体撮像システムは構成される。次に、図7の動作について説明する。バリア2001がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、A/D変換器2006などの撮像系回路の電源がオンされる。それから、露光量を制御するために、全体制御演算部2009は絞り2003を開放にし、固体撮像素子2004から出力された信号は、撮像信号処理回路2005をスルーしてA/D変換器2006へ出力される。A/D変換器2006は、その信号をA/D変換して、信号処理部2007に出力する。信号処理部2007は、そのデータを基に露出の演算を全体制御演算部2009で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御演算部2009は絞りを制御する。次に、固体撮像素子2004から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御演算部2009で行う。その後、レンズ2002を駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズ2002を駆動し測距を行う。そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子2004から出力された画像信号は、撮像信号処理回路2005において補正等がされ、さらにA/D変換器2006でA/D変換され、信号処理部2007を通り全体制御演算2009によりメモリ部2010に蓄積される。その後、メモリ部2010に蓄積されたデータは、全体制御演算部2009の制御により記録媒体制御I/F部2011を通り半導体メモリ等の着脱可能な記録媒体2012に記録される。また外部I/F部2013を通り直接コンピュータ等に入力して画像の加工を行ってもよい。"