"光電変換素子により光電変換された信号を第1の正転アンプにより共通出力線に正転出力するセンサセル部と、前記共通出力線より入力した信号を第1のメモリ容量に保持し、前記第1のメモリ容量に保持した信号を第2の正転アンプにより前記共通出力線に正転出力する第1のメモリセル部と、前記共通出力線の信号をアンプにより正転又は反転して前記共通出力線に出力する転送部と、前記転送部の入力端子及び前記共通出力線間に設けられるトランスファースイッチと、前記転送部の出力端子及び前記共通出力線間に設けられるフィードバックスイッチとを有し、前記センサセル部は、第1のスイッチを介して前記第1の正転アンプの正転出力を前記共通出力線に出力し、前記第1のメモリセル部は、第1のメモリセル部書き込みスイッチを介して前記共通出力線の信号を前記第1のメモリ容量に入力し、前記第2のスイッチを介して前記第2の正転アンプの正転出力を前記共通出力線に出力することを特徴とする光電変換装置。さらに、前記転送部の入力端子を基準電圧にリセットするためのリセット部を有することを特徴とする請求項1記載の光電変換装置。前記転送部は、前記センサセル部の出力でクランプされ、前記クランプを解除した後、前記基準電圧を入力し、前記センサセル部の固定パターンノイズを前記センサセル部に出力することを特徴とする請求項2記載の光電変換装置。前記転送部は、前記基準電圧でクランプされ、前記クランプを解除した後、前記センサセル部の出力を入力し、前記センサセル部のリセットノイズを前記第1のメモリセル部に出力することを特徴とする請求項2又は3記載の光電変換装置。前記転送部は、前記センサセル部の出力でクランプされ、前記クランプを解除した後、前記基準電圧を入力し、前記センサセル部の出力電圧をモニタ部に出力することを特徴とする請求項2~4のいずれか1項に記載の光電変換装置。前記転送部は、前記第1のメモリセル部の出力でクランプされ、前記クランプを解除した後、前記センサセル部の出力を入力し、前記センサセル部の出力電圧から前記第1のメモリセル部に保持されていたリセットノイズを除去した電圧を前記第1のメモリセル部に出力することを特徴とする請求項1~5のいずれか1項に記載の光電変換装置。前記転送部は、差動アンプを有することを特徴とする請求項2記載の光電変換装置。前記転送部は、前記基準電圧でクランプされ、前記クランプを解除した後、前記センサセル部の出力を入力し、前記センサセル部の固定パターンノイズを前記センサセル部に出力することを特徴とする請求項7記載の光電変換装置。前記転送部は、前記センサセル部の出力でクランプされ、前記クランプを解除した後、前記基準電圧を入力し、前記センサセル部のリセットノイズを前記第1のメモリセル部に出力することを特徴とする請求項7又は8記載の光電変換装置。前記転送部は、前記基準電圧でクランプされ、前記クランプを解除した後、前記センサセル部の出力を入力し、前記センサセル部の出力電圧をモニタ部に出力することを特徴とする請求項7~9のいずれか1項に記載の光電変換装置。前記転送部は、前記センサセル部の出力でクランプされ、前記クランプを解除した後、前記第1のメモリセル部の出力を入力し、前記センサセル部の出力電圧から前記第1のメモリセル部に保持されていたリセットノイズを除去した電圧を前記第1のメモリセル部に出力することを特徴とする請求項7~10のいずれか1項に記載の光電変換装置。請求項1~11のいずれか1項に記載の光電変換装置を有することを特徴とする焦点検出装置。請求項12記載の焦点検出装置を有することを特徴とする撮像システム。しかしながら、特許文献1のようにセンサセル部とメモリセル部に信号の反転出力機能を持たせると、信号の入出力線形性と回路面積のトレードオフが生じる。たとえば、反転出力回路としてよく使われるスイッチトキャパシタは差動回路と帰還容量で構成されるので回路規模が非常に大きくなる。また特許文献1のようにソース接地型反転アンプを用いた場合、以下の3つの問題点が挙げられる。第1に、半導体基板バイアス効果により、出力信号の線形性が悪化する。第2に、入力信号の振幅によって反転アンプの駆動電流が変化するので、回路応答性を上げると消費電流が増大する。第3に、トランジスタの相対ばらつきにより反転アンプのゲインがばらつくので、出力電圧の不均一性が悪化する。本発明の目的は、良好な出力線形性、安定した駆動電流、及び/又は良好な感度均一性を得ることができる光電変換装置、焦点検出装置及び撮像システムを提供することである。本発明の光電変換装置は、光電変換素子により光電変換された信号を第1の正転アンプにより共通出力線に正転出力するセンサセル部と、前記共通出力線より入力した信号を第1のメモリ容量に保持し、前記第1のメモリ容量に保持した信号を第2の正転アンプにより前記共通出力線に正転出力する第1のメモリセル部と、前記共通出力線の信号をアンプにより正転又は反転して前記共通出力線に出力する転送部と、前記転送部の入力端子及び前記共通出力線間に設けられるトランスファースイッチと、前記転送部の出力端子及び前記共通出力線間に設けられるフィードバックスイッチとを有し、前記センサセル部は、第1のスイッチを介して前記第1の正転アンプの正転出力を前記共通出力線に出力し、前記第1のメモリセル部は、第1のメモリセル部書き込みスイッチを介して前記共通出力線の信号を前記第1のメモリ容量に入力し、前記第2のスイッチを介して前記第2の正転アンプの正転出力を前記共通出力線に出力することを特徴とする。センサセル部及び第1のメモリセル部に正転アンプを用いることにより、良好な出力線形性、安定した駆動電流、及び/又は良好な感度均一性を得ることができる。第1の実施形態本発明の第1の実施形態は、位相差焦点検出AF:AutoFocusing用の光電変換装置に適用した例を示す。図1は、位相差AF用の光電変換装置における撮像面を模式的に示した図である。撮像面には、対となるラインセンサ部L1AとL1B、L2AとL2B、LNAとLNBが存在する。一対のラインセンサ部は撮像面のある領域における被写体のデフォーカス量を測定するために用いられ、このラインセンサ部の対を複数配列することで測距点を複数設け、AFの精度の向上を図るものである。ラインセンサ部の画素開口部の配置間隔を狭めて、二次元アレイ状に配置した構成をエリアタイプAFセンサと呼んでいる。各ラインセンサ部L1A、L2A、、LNAは複数の単位画素11A、12A、等を有し、各ラインセンサ部L1B、L2B、、LNAは複数の単位画素11B、12B、等を有する。図2は、ラインセンサ部L1A、L2A、に係る部分をより詳細に示したブロック図である。ラインセンサ部L1Aは、単位画素11A、12A、を有する。ラインセンサ部L2Aは、単位画素21A、22A、を有する。単位画素11A、12A、21A、22A等は、それぞれ、センサセル部100、第1のメモリセル部101及び第2のメモリセル部102を有する。センサセル部100、第1のメモリセル部101及び第2のメモリセル部102は、共通出力線112を介して転送部113に接続される。異なるラインセンサ部L1A及びL2Aの同じ列の位置に存在する単位画素11A及び21Aは、共通出力線112を介して共通の転送部113に接続される。同様に、異なるラインセンサ部L1A及びL2Aの同じ列の位置に存在する単位画素12A及び22Aは、共通出力線112を介して共通の転送部113に接続される。各転送部113は、共通のバッファアンプ123に接続される。ラインセンサ部L1B、L2B、も図2と同様の構成を有する。図3は、図2で示した構成のうちの一部を抜き出しており、特に単位画素11Aと、これと接続された転送部113とに着目して説明を行う。単位画素11Aは、センサセル部100、第1のメモリセル部101、及び第2のメモリセル部102を含む。図3において、MOSトランジスタの制御電極並びにスイッチに付されたφは、不図示の制御部から供給される信号を意味している。単位画素11Aに着目すると、センサセル部100は光電変換素子であるフォトダイオードPD103、センサセル部書き込みスイッチ106、及びトランジスタM11、M12を含む。フォトダイオード103のアノードはセンサセル部書き込みスイッチ106の一方の端子とトランジスタM11の制御電極に接続され、カソードは電源電圧ノードに接続される。トランジスタM11はセルフバイアス接続されているので、MOSトランジスタM12が導通すると負荷MOSトランジスタM13とともにゲインが1のセルフバイアスソースフォロワすなわち正転アンプを構成する。センサセル部100は、このソースフォロワを介してフォトダイオード103で光電変換された電荷量に基づく蓄積信号を共通出力線112に出力する。つまり、MOSトランジスタM12はセンサセル部100を選択するための選択スイッチとして機能する。センサセル部書き込みスイッチ106はフォトダイオード103のアノードと共通出力線112との導通又は非導通を切り換えるもので、PMOSトランジスタ、NMOSトランジスタ、CMOSトランジスタなどで構成することができる。メモリセル部101及び102は、センサセル部100におけるフォトダイオード103をメモリ容量104、105に置き換えた構成となっている。第1のメモリセル部101では、トランジスタM31、M32及びスイッチ107は、それぞれ、センサセル部100のトランジスタM11、M12及びスイッチ106に対応する。第2のメモリセル部102では、トランジスタM41、M42及びスイッチ108は、それぞれ、センサセル部100のトランジスタM11、M12及びスイッチ106に対応する。センサセル部100は、光電変換素子103により光電変換された信号を第1の正転アンプM11により共通出力線112に正転出力する。第1のメモリセル部101は、共通出力線112より入力した信号を第1のメモリ容量104に保持し、第1のメモリ容量104に保持した信号を第2の正転アンプM31により共通出力線112に正転出力する。第2のメモリセル部105は、共通出力線112より入力した信号を第2のメモリ容量105に保持し、第2のメモリ容量105に保持した信号を第3の正転アンプM41により共通出力線112に正転出力する。センサセル部100は、第1のスイッチM12を介して第1の正転アンプM11の正転出力を共通出力線112に出力する。第1のメモリセル部101は、第1のメモリセル部書き込みスイッチ107を介して共通出力線112の信号を第1のメモリ容量104に入力し、第2のスイッチM32を介して第2の正転アンプM31の正転出力を共通出力線112に出力する。第2のメモリセル部102は、第2のメモリセル部書き込みスイッチ108を介して共通出力線112の信号を第2のメモリ容量105に入力し、第3のスイッチM42を介して第3の正転アンプM41の正転出力を共通出力線112に出力する。次に、転送部113について説明する。転送部113は、MOSトランジスタM21、M23、転送容量117、定電流源124を含む。MOSトランジスタM21と定電流源124とでソースフォロワを形成している。共通出力線112はトランスファースイッチ121とフィードバックスイッチ120に接続される。トランスファースイッチ121の他方の端子は、転送容量117の一方の端子A、MOSトランジスタM22の一方の主電極、及びMOSトランジスタM24の一方の主電極に接続される。MOSトランジスタM22の他方の主電極は基準電圧VRSのノードに接続される。光信号読み出しスイッチであるMOSトランジスタM24の他方の主電極はバッファアンプ123に接続される。転送容量117の他方の端子BはMOSトランジスタM21の制御電極及びMOSトランジスタM23の一方の主電極に接続される。MOSトランジスタM21の一方の主電極は電源電圧VDDのノードに接続され、他方の主電極は定電流源124、及びフィードバックスイッチ120の他方の端子、センサアレイ外部に配置されたモニタ部130に接続される。転送部113は後述する動作により、1センサセル部100の出力を反転する処理、2センサセル部100から出力された信号と、メモリセル部101,102に書き込まれたリセットノイズ及び転送部113で生じるノイズとの差分処理を行う。転送部113は、共通出力線112の信号をアンプM21により正転又は反転して共通出力線112に出力する。トランスファースイッチ121は、転送部113の入力端子及び共通出力線112間に設けられる。フィードバックスイッチ120は、転送部113の出力端子及び共通出力線112間に設けられる。図4では、図3に示すスイッチやMOSトランジスタの制御電極に与えられる信号を示している。以下では図3及び図4を参照しながら本実施形態に係る光電変換装置の動作を説明する。各スイッチ及びMOSトランジスタは、図4に示す信号がハイレベルで導通する。信号φLは、ハイレベルのとき負荷MOSトランジスタM13が一定の電流を駆動するゲート電位に設定される。図4において、期間T1では、フォトダイオード103及びメモリ容量104、105をリセットする動作が行われる。その後、センサセル部100のソースフォロワの固定パターンノイズNsを転送容量117に書き込む動作を行う。具体的には、期間T1では、まず、信号φRS、φFT、φPS1、φPS2_1、φPS2_2及びφGRがハイレベルになる。これにより、センサセル部書き込みスイッチ106、メモリセル部書き込みスイッチ107、108、トランスファースイッチ121、MOSトランジスタM22及びMOSトランジスタM23が導通する。MOSトランジスタM22は、転送部113の入力端子Aを基準電圧VRSにリセットするためのリセット部である。これにより、フォトダイオード103及びメモリ容量104、105が基準電圧VRSにリセットされるとともに、転送容量117の端子Aが基準電圧VRS、端子Bがクランプ電圧VGRにリセットされる。ここで、クランプ電圧VGRの電位は基準電位VRSにセンサセル部100、メモリセル部101,102又は転送部113のセルフバイアスソースフォロワの閾値Vthを加えた、VGR=VRSVthに設定する。次に、信号φPS1、φPS2_1、φPS2_2及びφRSがローレベルになった後に、信号φSL1及びφLがハイレベルになる。すると、リセット電位VRSにセンサセル部100のソースフォロワの閾値Vthと、センサセル部100の固定パターンノイズNsが加わったVRS-VthNsが転送容量117の端子Aに書き込まれる。そして、信号φGRがローレベルになることにより、転送容量117の端子Bがフローティングになる。さらに、信号φRSがハイレベルになった後、信号φFTがローレベルになることで、転送容量117の端子Aが基準電圧VRSに変化するので端子Bの電位はVGRVth-Ns=VRS2×Vth-Nsになる。以上のように、転送部113は、信号φSL1及びφFTのハイレベルによりセンサセル部100の出力でクランプされ、信号φGRのローレベルによりクランプを解除した後、信号φRSのハイレベルにより基準電圧VRSを入力する。期間T2では、信号φFBがハイレベルになると、転送容量117の端子Bに保持された電圧VRS2×Vth-Nsに転送部113のソースフォロワの閾値VthとノイズNtが重畳された電圧VRSVth-NsNtが共通出力線112に出力される。この期間に、信号φPS1が一時的にハイレベルとなることで、電圧VRSVth-NsNtがセンサセル部100に書き込まれる。信号φPS1がローレベルになったタイミングから、センサセル部100の蓄積動作期間が開始する。すなわち、転送部113は、信号φPS1及びφFBのハイレベルによりセンサセル部100の固定パターンノイズNsと、転送部113に起因するノイズNtをセンサセル部100に出力する。期間T3では、信号φRSがハイレベル、信号φGRがハイレベルになると、転送容量117の端子Aには基準電位VRSが、他方の端子Bにはクランプ電圧VGR=VRSVthが与えられる。信号φGRがローレベルになると、転送容量117の端子Bがフローティングになる。転送部113は、信号φRSのハイレベルにより基準電圧VRSでクランプされ、その後に信号φGRのローレベルによりクランプが解除される。期間T4では、信号φSL1、φL、φFTがハイレベルになると、センサセル部100に保持されていた電圧VRSVth-NsNtにメモリセル部101,102のソースフォロワの閾値電圧Vthと固定パターンノイズNsが加わって出力される。すなわち、センサセル部100の出力は電圧VRSVth-NsNt-VthNs=VRSNtとなる。この時点で、センサセル部100のノイズNsがキャンセルされる。転送容量117の端子Aの電位がVRSNtになり、転送部ノイズNt分だけ変動するので、端子Bの電位はVRSVthNtになる。信号φFTがローレベルになってから、信号φFBがハイレベルになると、転送部113のソースフォロワから電圧VRS2×Ntが出力される。式には明示しないが、ノイズ2×Ntに加えて、期間T1でセンサセル部100を初期化したことによって生じるランダムノイズ以下、リセットノイズというも重畳されている。転送部113は、上記のクランプを解除した後、信号φSL1及びφFTのハイレベルによりセンサセル部100の出力を入力し、信号φPS2_1及びφFBのハイレベルによりセンサセル部100のリセットノイズを第1のメモリセル部101に出力する。第1のメモリセル部101は、センサセル部100のリセットノイズを保持する。さらに、期間T4では、信号φPS2_1、φPS2_2がともにハイレベルになるので、スイッチ107及び108を介してメモリセル部101、102にも電圧VRS2×Ntが同時に書き込まれる。ここで、同時とは、期間T4において、信号φFBがハイレベルである期間に、信号φPS2_1、φPS2_2によって電圧VRS2×Ntがメモリセル部101と102の両者に書き込まれることを意味する。信号φPS2_1とφPS2_2とが同時にローレベルに遷移することは必ずしも必要ではない。期間T5では、信号φSL1及びφL、φFTがハイレベルになるので、センサセル部100のソースフォロワが動作して共通出力線112にはセンサセル部100で光電変換された信号S1に応じたレベルが現れる。期間T5までの動作で、センサセル部100には、電圧VRSVth-NsNtが書き込まれていたので、センサセル部100から出力されて転送容量117の端子Aに入力される信号は電圧VRSNtS1となる。さらに、信号φGRをハイレベルにするので、端子Bがクランプ電圧VGR=VRSVthにリセットされる。その後、信号φFT及びφGRがローレベルになり、転送容量117の端子Aと端子Bがフローティングになる。以上のように、転送部113は、信号φSL1及びφFTのハイレベルによりセンサセル部100の出力でクランプされ、その後に信号φGRのローレベルによりクランプが解除される。期間T6からオートゲインコントロールAGC動作が開始される。この期間では、信号φRSがハイレベルになり、転送容量117の端子Aを基準電圧VRSに固定するので、転送容量117の端子Bの電位はVRSVth-Nt-S1となる。これに転送部113のソースフォロワ閾値電圧Vthと固定パターンノイズNtが加わった電圧VRS-S1がモニタ部130に入力されるので、モニタ部130ではノイズの影響のない光信号S1だけをモニタすることができる。期間T6におけるセンサセル部100の出力はモニタ部130にてリアルタイムで観測される。モニタ部130にはゲイン可変増幅部が含まれており、後述するコントラストの検出結果に応じてゲインが可変される。これをオートゲインコントロールAGCと呼ぶ。期間T5と期間T6を定期的に繰り返すことにより、モニタ部130でフォトダイオード103の電荷蓄積状況をリアルタイムにモニタできる。モニタ部130によるモニタ動作の結果、期間T6での電荷蓄積動作が終了した時点での、センサセル部100から出力される光信号をS2とする。以上のように、転送部113は、上記のクランプを解除した後、信号φRSのハイレベルにより基準電圧VRSを入力し、センサセル部100の出力電圧を外部のモニタ部130に出力する。期間T7では、信号φSL2_1、φL、φGR、φFTがハイレベルになると、第1のメモリセル部101に保持されていたノイズ2Ntに、第1のメモリセル部101のノイズNm1が加わる。すると、電圧VRS-Vth2NtNm1が転送容量117の端子Aに与えられ、端子Bの電位はクランプ電圧VGR=VRSVthになる。その後、信号φGRがローレベルになることで、転送容量117の端子Bがフローティングになる。以上のように、転送部113は、信号φSL2_1及びφFTのハイレベルにより第1のメモリセル部101の出力でクランプされ、その後に信号φGRのローレベルによりクランプが解除される。期間T8では、信号φFT、φSL1、φLがハイレベルになることで、転送容量117の端子Aに、電圧VRSS2Ntが入力され、転送容量117の端子Bには電圧VRS2VthS2-Nt-Nmが現れる。以上のように、転送部113は、上記のクランプを解除した後、信号φSL1及びφFTのハイレベルによりセンサセル部100の出力を入力する。期間T9では、信号φFTがローレベルになる。信号φFBがハイレベルの期間に信号φPS2_1がハイレベルになると、転送部113から転送部113の閾値VthとノイズNtが加わって、電圧VRSVthS2-Nm1が第1のメモリセル部101に与えられる。以上のように、転送部113は、信号φPS2_1及びφFBのハイレベルにより、センサセル部100の出力電圧から第1のメモリセル部101に保持されていたリセットノイズを除去した電圧を第1のメモリセル部101に出力する。期間T10では、信号φFBがローレベルになり、信号φFTがハイレベルになる。この期間に信号φL及びφSL2_1がハイレベルになることで、第1のメモリセル部101に保持された電圧VRSVthS2-Nm1が出力される。さらに、第1のメモリセル部101の閾値VthとノイズNm1が加わって、電圧VRSS2が転送容量117の端子Aに与えられる。つまり、結果的にノイズの影響が低減された信号が出力される。この期間に、不図示のシフトレジスタから信号φHが供給されると、信号S2がバッファアンプ123に伝達されて、不図示の後段の信号処理回路に出力される。期間T11~T14に係る動作は、期間T7~T10の動作を、第2のメモリセル部102に対して行う。これにより、1回の電荷蓄積シーケンスでセンサセル部100から、異なる電荷蓄積時間に基づく信号を取得することができる。これにより、1回の電荷蓄積シーケンスに同一ラインで複数の測距点を設けることができるので、測距点の多点化又は高速な焦点検出動作が実現できる。以上で説明したように、本実施形態で特徴的なのは、以下の2点である。第1に、センサセル部100とメモリセル部101,102の出力を、特許文献1の反転出力から、セルフバイアスソースフォロワの正転出力に変更したことである。第2に、センサセル部100とメモリセル部101,102が正転出力であっても、センサセル部100、メモリセル部101,102、転送部113で発生する固定パターンノイズを除去できるよう転送部113がクランプ動作を行うことである。特許文献1で用いている反転アンプは、省レイアウトと出力特性を両立させることが困難である。すなわち、差動アンプと帰還容量で構成されるスイッチトキャパシタを用いると、レイアウト面積が大きくなる。AFセンサは光学系によりファインダー上の測距点配置によりセンサ上の画素開口位置が限定されるので、反転アンプのレイアウトが大きくなると、測距点を密に配置できず、AF特性を悪化させる要因になる。また、特許文献1で用いているソース接地反転アンプは、スイッチトキャパシタに比べて省面積で実装可能である。しかし、ソース接地反転アンプは、基板バイアス効果により出力の線形性が悪化する。また、反転アンプの入力に応じて駆動電流が大きく変化するので、センサの省電力と回路応答性を両立させることが難しい。さらに、反転アンプのトランジスタの相対ばらつきによって、出力のゲインが変化して感度不均一性PRNUが悪化しやすいという特徴がある。一方、本実施形態のように、セルフバイアスソースフォロワの正転出力を用いることで、ソース接地の反転アンプに対して良好な線形性、安定した駆動電流、相対ばらつきが感度不均一性PRNUに影響しにくいといった利点が得られる。その結果、エリアタイプAFセンサでオートフォーカスの測距点を多点化しても、高精度化、高速化を実現することができる。本実施形態では、メモリセル部を2つ設けた例を説明したが、メモリセル部の数は1又は3以上であってもよい。3つ以上の場合には、期間T7~T10の動作に対応する操作を、追加したメモリセル部に対しても行う。図3に示した光電変換装置のレイアウト例を図5及び図6に示す。図5では、センサセル部100と第1のメモリセル部101と第2のメモリセル部102とを一つの組132として、その組132を行列状に配列したものである。転送部113及びシフトレジスタ131は、各列に設けられた複数のセンサセル部100とメモリセル部101,102に対して共通に設けられている。図6は、センサセル部100のみが配列された領域と、メモリセル部101,102のみが配列された領域とに分けてレイアウトした場合の図である。このレイアウトにおいても、転送部113及びシフトレジスタ131は、各列に設けられた複数のセンサセル部100とメモリセル部101,102に対して共通に設けられている。第2の実施形態以下では、図7及び図8を参照しながら、本発明の第2の実施形態に係る光電変換装置の動作を説明する。図7は本発明の第2の実施形態に係る光電変換装置の回路図であり、図8は本発明の第2の実施形態に係るタイミング図である。図7において、図3と共通部分については説明を省略する。図7のセンサセル部100とメモリセル部101,102の出力アンプはセルフバイアスでないソースフォロワのトランジスタM11,M31,M41を用いており、そのゲインをGsfとする。転送部113は、差動アンプ126、帰還容量125及び転送容量117を有する。転送容量117と帰還容量125でフィードバック系を構成する。フィードバック系のゲインは前述のソースフォロワのゲインGsfの逆数1/Gsfである。本実施形態では、差動アンプ126の正転入力端子は、基準電圧VRSのノードに接続される。以下で、Vthは、センサセル部100及びメモリセル部101,102のセルフバイアスでないソースフォロワの閾値電圧とする。期間T1では、フォトダイオード103及びメモリ容量104、105をリセットする動作が行われる。その後、センサセル部100の出力アンプの固定パターンノイズNsを転送容量117に書き込む動作を行う。具体的には、まず、信号φRS、φFT、φPS1、φPS2_1、φPS2_2及びφGRがハイレベルになる。これにより、センサセル部書き込みスイッチ106、メモリセル部書き込みスイッチ107、108、トランスファースイッチ121、MOSトランジスタM22及びスイッチ133が導通する。これにより、フォトダイオード103及びメモリ容量104、105が基準電圧VRSにリセットされるとともに、転送容量117の両電極が基準電圧VRSに差動アンプ126の出力オフセットノイズNtを加えた電位にリセットされる。帰還容量125の両電極は電圧VRSNtでリセットされる。以上のように、転送部113は、信号φRSのハイレベルにより基準電圧VRSでクランプされる。次に、信号φGRがローレベルになることにより、転送容量117の端子Bがフローティングになる。そして、信号φPS1、φPS2_1、φPS2_2及びφRSがローレベルになった後に、信号φSL1及びφLがハイレベルになる。すると、センサセル部100からソースフォロワのゲインと閾値Vthと固定パターンノイズNsが印加された電位VRS-VthNsが転送容量117の端子Aに書き込まれる。以上のように、転送部113は、信号φGRのローレベルによりクランプを解除した後、信号φSL1及びφFTのハイレベルによりセンサセル部100の出力を入力する。期間T2では、信号φFBがハイレベルになると、転送容量117の端子Bの変動分-VthNsに転送部113のゲイン-1/Gsfが印加される。さらに、転送部113のノイズNtが重畳されるので、電圧VRSVth-Ns/GsfNtが、共通出力線112に出力される。この期間に信号φPS1が一時的にハイレベルになることで、電圧VRSVth-Ns/GsfNtがセンサセル部100に書き込まれる。信号φPS1がローレベルになったタイミングから、センサセル部100の電荷蓄積動作期間が開始する。以上のように、転送部113は、信号φPS1及びφFBのハイレベルによりセンサセル部100の固定パターンノイズNsに、センサセル部100のゲインが加えられたノイズと、転送部113に起因するノイズNtとをセンサセル部100に出力する。期間T3では、信号φSL1、φLがハイレベルになると、センサセル部100に保持されていた電圧VRSVth-Ns/GsfNtにゲインGsfが印加されてから固定パターンノイズNsが加わって出力される。すなわち、センサセル部100の出力は電圧VRSGsf×Ntとなる。この時点で、センサセル部100のノイズNsがキャンセルされる。このとき、信号φGR及びφFTがハイレベルになると、転送容量117の端子Aには上記の電圧が、端子Bには電圧VRSNtが与えられる。その後、信号φGRがローレベルになると、転送容量117の端子Bがフローティングとなる。以上のように、転送部113は、信号φSL1及びφFTのハイレベルによりセンサセル部100の出力でクランプされ、その後に信号φGRのローレベルによりクランプが解除される。期間T4では、信号φRSがハイレベルになると、転送容量117の端子Aが基準電圧VRSになる。このとき、信号φFBがハイレベルであるので、転送部113の出力端子から電圧VRS2×Ntが出力される。式には明示しないが、ノイズ2×Ntに加えて、期間T1でセンサセル部100を初期化したことによって生じるランダムノイズ以下、リセットノイズというも重畳されている。さらに、期間T4では、信号φPS2_1、φPS2_2はともにハイレベルであるので、スイッチ107及び108を介して、メモリセル部101、102にも上記の電圧VRS2×Ntが同時に書き込まれる。ここで、同時とは、期間T4において、信号φRSとφFBとがともにハイレベルである期間に、信号φPS2_1、φPS2_2によってメモリセル部101と102の両者に書き込まれることを意味する。信号φPS2_1とφPS2_2とが同時にローレベルに遷移することは必ずしも必要ではない。以上のように、転送部113は、上記のクランプを解除した後、信号φRSのハイレベルにより基準電圧VRSを入力し、信号φPS2_1及びφFBのハイレベルによりセンサセル部100のリセットノイズを第1のメモリセル部101に出力する。第1のメモリセル部101は、センサセル部100のリセットノイズを保持する。期間T5では、信号φFTがハイレベルである。期間T5に信号φRS及びφGRがハイレベルになると、共通出力線112と転送容量117の端子Aが基準電圧VRSに、端子Bが電圧VRSNtになる。その後、信号φRS及びφGRをローレベルにすることで、転送容量117の端子Bがフローティングになる。以上のように、転送部113は、信号φRSのハイレベルにより基準電圧VRSでクランプされ、信号φGRのローレベルによりクランプが解除される。期間T6からAGC動作が開始される。この期間では、信号φSL1及びφLがハイレベルになるので、センサセル部100のソースフォロワが動作して共通出力線112にはセンサセル部100で光電変換された信号S1に応じたレベルが現れる。期間T5までの動作で、センサセル部100には、電圧VRSVth-Ns/GsfNtが書き込まれていたので、センサセル部100から出力される信号は電圧VRSGsf×NtS1となる。この結果、転送容量117の端子Bは電位Gsf×NtS1だけ変動するので、転送部113の出力は電圧VRS-S1となる。すなわち、モニタ部130では、ノイズの影響のない光信号-S1だけをモニタすることができる。こうして期間T6におけるセンサセル部100の出力変化は、リアルタイムでモニタ部130にて観測される。モニタ部130にはゲイン可変増幅部が含まれており、後述するコントラストの検出結果に応じてゲインが可変される。これをオートゲインコントロールAGCと呼ぶ。モニタ部130によるモニタ動作の結果、期間T6での電荷蓄積動作が終了した時点での、センサセル部101から出力される光信号を-S2とする。以上のように、転送部113は、上記のクランプを解除した後、信号φSL1及びφFTのハイレベルによりセンサセル部100の出力を入力し、センサセル部100の出力電圧をモニタ部130に出力する。期間T7では、信号φFT、φSL1、φL、φGRがハイレベルになることで、転送容量117の端子Aが電圧VRSGsf×NtS2になり、端子Bが電圧VRSNtになる。すなわち、転送部113は、信号φSL1及びφFTのハイレベルによりセンサセル部100の出力でクランプされ、信号φGRのローレベルによりクランプが解除される。期間T8では、信号φSL2_1及びφLがハイレベルになる。すると、第1のメモリセル部101に保持されていた電圧VRS2×Ntに第1のメモリセル部101のノイズNm1が加わって、電圧VRSGsf×2×Nt-VthNm1が転送容量117の端子Aに与えられる。つまり、転送容量117の端子Bは、電位Gsf×Nt-S2-VthNm1変動する。以上のように、転送部113は、上記のクランプを解除した後、信号φSL2_1及びφFTのハイレベルにより第1のメモリセル部101の出力を入力する。期間T9では、信号φFTがローレベルになる。信号φFBがハイレベルの期間に信号φPS2_1がハイレベルになると、転送部113から、電圧VRSVth-Nm1×1/GsfS2が第1のメモリセル部101に与えられる。すなわち、転送部113は、信号φPS2_1及びφFBのハイレベルにより、センサセル部100の出力電圧から第1のメモリセル部101に保持されていたリセットノイズを除去した電圧を第1のメモリセル部101に出力する。期間T10では、信号φFBがローレベルになり、信号φFTがハイレベルになり、この期間に信号φL及びφSL2_1がハイレベルになる。これにより、第1のメモリセル部101に保持された電圧VRSVth-Nm1×1/GsfS2に第1のメモリセル部101のゲインGsfとノイズNm1が加わって、電圧VRSGsf×S2が転送容量117の端子Aに与えられる。つまり、結果的にノイズの影響が除去された信号が出力される。この期間に、不図示のシフトレジスタから信号φHが供給されると、信号S2×Gsfがバッファアンプ123に伝達されて、不図示の後段の信号処理回路に出力される。期間T11~T14における動作は、期間T7~T10の動作を、第2のメモリセル部102に対して行う。これにより、1回の電荷蓄積シーケンスでセンサセル部100から、異なる電荷蓄積時間に基づく信号を取得することができる。これにより、1回の電荷蓄積シーケンスに同一ラインで複数の測距点を設けることができるので、測距点の多点化又は高速な焦点検出動作が実現できる。以上で説明したように、第1の実施形態に対して本実施形態で特徴的なのは、以下の3点である。第1に、センサセル部100とメモリセル部101,102の出力を第1の実施形態のセルフバイアスソースフォロワからセルフバイアスでないソースフォロワに変更したことである。第2に、転送部113に差動アンプ126と帰還容量125のフィードバック系で構成されるスイッチトキャパシタアンプを備えたことである。第3に、転送容量117のクランプタイミングを変更したことである。本実施形態では、セルフバイアスでないソースフォロワを用いることで、センサセル部100とメモリセル部101,102においてソースフォロワが占める面積を小さくすることができる。その際、ソースフォロワの出力はゲインGsf通常は<×1分低下するので、比較的面積に余裕がある転送部113にゲイン-1/Gsfの反転アンプを備える。さらに、センサセル部100、メモリセル部101,102、転送部113の各固定パターンノイズを除去できるように駆動タイミングを変更している。また、図7のバッファアンプ123で十分なゲインを印加することで、後段の回路ノイズによるSN比低下を防ぐことができる。本実施形態は、このような構成と駆動方法を採ることで、第1の実施形態に対してセンサセル部100の画素開口面積を大きくできるので、センサの感度向上を実現できる。また、メモリセル部101,102のメモリ容量104,105を大きくできるので、スイッチノイズを低減し、SN比向上を実現できる。第3の実施形態図9を参照しながら、本発明の第3の実施形態に係る焦点検出装置を説明する。図9は、第1又は第2の実施形態に係る光電変換装置を、位相差検出方式の焦点検出装置以下、AFセンサというに適用した第3の実施形態の構成例を示すブロック図である。AFセンサ811は、センサブロック820と、外部インターフェースとAFセンサのタイミング信号を生成する機能を持つロジックブロック801と、アナログ回路ブロック810とを含む。センサブロック820には、ラインセンサ部L1A、L2A、及びL1B、L2B、が配列されている。アナログ回路ブロック810は、AGC回路802~805を備え、ラインセンサ部からの信号のモニタリングや、電荷蓄積時間の制御を行う。AGC回路802~805の1つに対して、複数のラインセンサ部が対応する。本実施形態では、4つのAGC回路802~805を搭載しているが、回路規模と電荷蓄積処理速度の観点から、AGC回路の個数を最適化できる。アナログ回路ブロック810は、更に、光電変換装置で用いられる参照電圧や参照電流を生成する参照電圧電流生成回路806、温度計回路807等を含んでなる。813及び814は外部通信端子である。ロジックブロック801は、シリアル通信端子812を介して外部とのシリアル通信によってAFセンサ811の駆動タイミングを制御する。ラインセンサ部の信号は、AFゲイン回路808でゲイン印加され、出力マルチプレクサ809を通して、アナログ信号出力端子815から取り出される。本実施形態においても、第1又は第2の実施形態で説明した光電変換装置を用いることで、高速かつ高精度な焦点検出動作を実現できる。第4の実施形態図10は、本発明の第4の実施形態に係る撮像システムカメラの構成例を示すブロック図である。901は、レンズ902のプロテクトを行うバリア、902は被写体の光学像を固体撮像装置904に結像するレンズ、903はレンズ902を通過した光量を調整するための絞りである。904はレンズ902で結像された被写体の光学像を画像信号として取得する固体撮像装置である。905は、先述の各実施形態で説明した光電変換装置を用いた第3の実施形態のAFセンサ焦点検出装置である。906は固体撮像装置904やAFセンサ905から出力される信号を処理するアナログ信号処理装置、907は信号処理装置906から出力された信号をアナログデジタル変換するA/D変換器である。908は、A/D変換器907より出力された画像データに対して各種の補正や、データを圧縮するデジタル信号処理部である。909は画像データを一時記憶するためのメモリ部、910は外部コンピュータなどと通信するための外部I/F回路、911はデジタル信号処理部908などに各種タイミング信号を出力するタイミング発生部である。912は各種演算とカメラ全体を制御する全体制御演算部、913は記録媒体制御I/F部、914は取得した画像データを記録、又は読み出しを行うための半導体メモリなどの着脱可能な記録媒体、915は外部コンピュータである。次に、上記の撮像システムの撮影時の動作について説明する。バリア901がオープンされ、AFセンサ905から出力された信号を基に、全体制御演算部912は位相差検出により被写体までの距離を演算する。その後、全体制御演算部912は、演算結果に基づいてレンズ902を駆動し、再び合焦しているか否かを判断し、合焦していないと判断したときには、再びレンズ902を駆動するオートフォーカス制御を行う。次いで、合焦が確認された後に、固体撮像装置904による電荷蓄積動作が始まる。固体撮像装置904の電荷蓄積動作が終了すると、固体撮像装置904から出力された画像信号はA/D変換器907でアナログデジタル変換され、デジタル信号処理部908を通り、全体制御演算部912によりメモリ部909に書き込まれる。その後、メモリ部909に蓄積されたデータは、全体制御演算部912の制御により、記録媒体制御I/F部910を介して記録媒体914に記録される。また、メモリ部909に蓄積されたデータは、外部I/F部910を通り、直接コンピュータ915などに出力される。第1~第4の実施形態では、センサセル部100及びメモリセル部101,102に正転アンプM11,M31,M41を用いる。これにより、良好な出力線形性、安定した駆動電流、少ないゲインばらつき、小さい回路規模及び/又は良好な感度均一性を得ることができる。なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。"