複数のルータ及び少なくとも1つのプロセッサに結合されたルータの第1のポート内の第1のバッファの占有度を判定するステップと、前記第1のバッファの前記占有度を第1の閾値との比較を行うステップと、前記比較の結果の少なくとも一部に基づいて前記第1のポートが第1の電圧及び周波数で動作するように制御するステップとを有し、前記ルータの他のポートの少なくとも1つは第2の電圧及び周波数で動作するように制御される、方法。前記占有度の変化に基づいて異なる電圧及び周波数で動作するように前記第1のポートを動的に制御するステップを更に有する請求項1記載の方法。ルータを経由すると予想されるトラフィックパターンの経験的な情報に基づいて、ルータの第2のポートが前記第2の電圧及び周波数で動作するように静的に制御するステップを更に有する請求項1記載の方法。第1のパケットの仮想チャネル識別子に基づいて前記第1のパケットを前記第1のバッファにルーティングするステップを更に有する、請求項1記載の方法。前記第1のバッファに対応するクレジットが有効であった場合に、前記第1のバッファの出力に結合された出力マルチプレクサから前記第1のパケットを選択し、前記第1のパケットを第2のルータの所定のポートにルーティングするステップを更に有する請求項4記載の方法。前記第1のバッファが少なくとも1つのデータパケットを保存している場合、前記第1のポートの入出力リンク及び他のバッファの少なくとも1つを低電力状態にするステップを更に有する請求項1記載の方法。前記第1のポート内の複数のバッファの占有度と前記第1の閾値との比較を行うステップと、前記比較の結果の少なくとも一部に基づいて前記第1の電圧及び周波数で動作するように前記複数のバッファを制御するステップとを更に有する請求項1記載の方法。前記複数のバッファ各々に関するメッセージの重要度に基づいて個々の電圧及び周波数で動作するように前記第1のポート内の複数のバッファ各々を制御するステップを更に有する請求項1記載の方法。複数のポートを有する装置であって、前記複数のポートの各々は、入力マルチプレクサ及び出力マルチプレクサの間に並列に結合された複数の仮想チャネルバッファを含み、前記複数のポートの各々は選択された周波数及び電圧のペアで動作するように個別の制御が行われる、装置。前記個別の制御は、対応するポートの少なくとも1つの仮想チャネルバッファの占有度に基づいている、請求項9記載の装置。ポート内の前記複数の仮想チャネルバッファ各々は、パケット毎に異なる周波数及び電圧のペアで動作するように個別の制御が行われる、請求項10記載の装置。前記複数のポートに属する第1のポート内で最高の優先度の仮想チャネルバッファが少なくとも1つのパケットを格納した場合、前記第1のポート内の他の仮想チャネルバッファは低電力状態になり、仮想チャネルバッファの各々は、対応する仮想チャネルバッファに保存されるパケットの優先度に関連付けられている、請求項9記載の装置。前記複数のポートに結合され、前記第1のポートの占有度を判定し、前記占有度と閾値との比較を行う占有度監視論理装置を更に有し、前記選択された周波数及び電圧のペアは前記比較の結果の一部に少なくとも基づいている、請求項9記載の装置。グローバルクロック信号を受信し、前記複数のポート各々に対する比率信号及び前記グローバルクロック信号に基づいて、前記複数のポート各々に異なるクロック信号を提供するコントローラと、電圧信号を受信し、前記比率信号及び前記電圧信号に基づいて、前記複数のポート各々に異なる調整済み電圧を出力する電圧調整部とを更に有する請求項13記載の装置。前記コントローラは、第1の入力パケットから第1の比率信号を受信し、前記第1のポートの第1の仮想チャネルバッファに前記第1の入力パケットを保存するための書き込みクロック信号を生成し、前記書き込みクロック信号は前記第1の入力パケットのヘッダにより受信した前記第1の比率信号に応じている、請求項14記載の装置。前記第1の仮想チャネルバッファに保存される前記第1の入力パケット及び第2の入力パケットが、各自対応する比率信号に従って異なる速度で処理される、請求項15記載の装置。前記複数のポートの個別の制御が、ルータを経由する予想されるトラフィックパターンの経験的な情報に基づいて統計的に行われる、請求項9記載の装置。複数の処理エンジンと、少なくとも1つのメモリコントローラと、前記複数の処理エンジン及び前記少なくとも1つのメモリコントローラに相互接続ネットワークを通じて結合された複数のルータとを有するシステムであって、複数のルータの各々は複数のポートを有し、前記複数のポートの各々は、入力マルチプレクサ及び出力マルチプレクサの間に並列に結合された複数の仮想チャネルバッファを含み、複数のルータの各々は、前記出力マルチプレクサに結合されたクロスバーと、前記出力マルチプレクサ及び前記クロスバーに結合され、前記出力マルチプレクサからパケットを選択する出力選択論理装置と、前記パケットを受信する前記複数のルータの内の他のルータのポートと、前記並列に結合された複数の仮想チャネルバッファに結合され、前記並列的に結合された複数の仮想チャネルバッファ各々占有度を判定し、対応する占有度を閾値と比較し、比較の結果を出力する占有度監視論理装置と、前記比較の結果、グローバルクロック信号及び電圧信号を受信し、前記比較の結果の一部に少なくとも基づいて、前記並列的に結合された複数の仮想チャネルバッファ各々に周波数及び電圧のペアを提供するコントローラとを有し、前記並列的に結合された複数の仮想チャネルバッファの各々はヘテロジーニアスな周波数及び電圧のペアで動作し、前記複数の処理エンジン、前記少なくとも1つのメモリコントローラ及び前記複数のルータは単独の半導体チップ上に形成されている、システム。前記複数のルータの各々が、パケット毎に、ヘテロジーニアスな周波数及び電圧のペアで動作するように制御される、請求項18記載のシステム。前記複数のルータの1つにおける少なくとも1つのポートが、少なくとも1つのポートを経由すると予想されるトラフィックパターンの経験的な情報に基づく静的な電圧及び周波数で動作する、請求項18記載のシステム。開示される発明の課題は、従来の問題を少なくとも軽減する方法、装置及びシステムを提供することである。開示される発明による方法は、複数のルータ及び少なくとも1つのプロセッサに結合されたルータの第1のポート内の第1のバッファの占有度を判定するステップと、前記第1のバッファの前記占有度を第1の閾値との比較を行うステップと、前記比較の結果の少なくとも一部に基づいて前記第1のポートが第1の電圧及び周波数で動作するように制御するステップとを有し、前記ルータの他のポートの少なくとも1つは第2の電圧及び周波数で動作するように制御される、方法である。様々な実施の形態において、ヘテロジーニアスルータマイクロアーキテクチャが提供される。概して、ルータの様々なポート、ポートの様々な仮想チャネル及び又は1つの仮想チャネルを共有する異なるパケットでさえ、処理要素及びパケットソフトウェア動作における固有の不均一性に対処するように、異なるクロック及び電圧で動作できるようになる。ヘテロジーニアス制御を実現するため、ルータの1つ以上の電力コントローラを用いて、ポート、チャネル及び又はパケットの各々において優れたパフォーマンス電力消費を行うように、周波数電圧のペア各々を提供する。実施の形態は多種多様なシステムに使用可能である。一実施形態において、ネットワークオンチップのようなシステムオンチップは、メッシュ型の相互接続システムを介して結合された多くのコアを含んでよい。図1を参照するに、本発明の実施の形態によるシステムのブロック図が示されている。図1に示されているように、システム100は複数の処理エンジン11000110nmを含むシステムオンチップであってもよい。様々な実施の形態において、これらの処理エンジンは、マルチコアプロセッサの比較的簡易な整列したマイクロアーキテクチャの汎用コアのようなコアであってもよい。或いは、処理エンジンは、デコード処理、パケット処理等のような特殊な機能又はその他の機能を備えたホモジーニアス又はヘテロジーニアス処理エンジンとすることもできる。図示されているように、複数の処理エンジン110はメッシュ状に相互に結合され、各々のプロセッサは、複数のルータ12000120nmの内の対応するルータに結合される。そのようなルータの各々は複数のポートを含み、各々のポートは複数の仮想チャネルを有し、これらの点については後述する。これらの様々なルータは、例えば様々な電圧及び周波数レベルのような様々な動作パラメータを有するように制御され、ルータによる通信の相違を認識する。図1に示されているように、メモリコントローラ130も存在している。図1の例に示されているように、ルータを通じて異なる方向に進む異なるタイプのトラフィックに起因して、ルータの個々のポートは、電力消費に対して重み付けされた必要な処理能力を実現するように独立に制御される。例えば、メモリコントローラ130からプロセッサP1へのトラフィックは、図中の太線で示されているように、ある1つの方向で支配的である。この状況はライトバックキャッシュのメモリ優先順位の状況を表し、この場合、メインメモリから読み取るトラフィックはトラフィックをメモリに書き込むより何倍も多いのが通常的である。例えば、ルータR1の場合、メモリコントローラからの入力ポートは、ルータ12021からの入力ポートよりもかなり高いクロックの方が有用である。更に、キャッシュコヒーレントシステムにおける或るパケットタイプは、様々なレベルのクリティカリティに分類できる。それらのクリティカリティを用いてパケットが仮想チャネルにマッピング又は対応付けられる場合、全てのパケットについて1つのクロックしか使用しない設計は、次善又は準最適となる。以下の表1は、ある通信プロトコルのパケットに対する3つレベルのクリティカリティ又は重要度を示す。表1に示されているように、キャッシュコヒーレントマルチプロセッサのメッセージタイプは、アプリケーションのパフォーマンスに対して異なるクリティカリティ性又は重要性を有する。表1に示す例の場合、パケットクリティカリティ又はパケット重要度の3つのレベルはパケットの内容に基づいてもよい。一般に、最もクリティカルなパケット又は最重要パケットは、キャッシュコヒーレンシーメッセージタイプに関するものであり、様々なレスポンス、スヌープパケット及びコンフリクトのアクノリッジメントを含む。次に、中程度の重要度のパケットは、データ転送の他のレスポンス、所定の読み取りリクエスト及び無効メッセージ等に関連する。そして、ライトバックレスポンスタイプのメッセージは最低の優先度を有してもよい。例えば、RspIパケットを遅延させることは、通常、キャッシュヒットレイテンシを伸ばす一方、WbMtolを遅延させることはしばしば無害である。表1図2を参照するに、本発明の実施の形態によるルータのブロック図が示されている。図2に示されているように、ルータ200は図1に示すSoCに属するルータの1つに対応する。ルータ200は複数のポート2201220nを有し、各々のポートは複数の独立したバッファを有する。到来するパケットが何れのポートに与えられるかの制御は、クロスバー、他のルータの他の切替論理装置又はルータに結合された他のエージェントにより行われてもよい。図2に具体的に示されているように、ポート220の各々は複数のバッファ225方式のバッファ群を有し、各々のバッファは異なる仮想チャネルに関連付けられている。図2に示されている図示のポートは一方の方向に向いているが、ルータは異なる方向の複数のポートを含んでもよいことに、留意を要する。図示されているように、到来するデータは、ポート内の入力マルチプレクサ222によりバッファに入力されるように到来するパケットが分配される。入力マルチプレクサ222は、到来するパケットの仮想チャネル識別子に基づいて、対応するバッファに与える出力を、到来する入力の中から選択する。同様に、バッファ225の出力は出力マルチプレクサ226に結合され、出力マルチプレクサは仮想チャネルアロケータ240により制御される。図示されているように、到来するクレジットが、例えばルータ200に結合されている他のルータから仮想チャネルアロケータ240に与えられる。そして、有効なクレジットを有していた場合、所与の仮想チャネルバッファは自身の出力を選択してもらう。スイッチアロケータ245は、他のルータの所与のポートに送信するパケットを、様々な入力の中から選択する。一実施形態において、これらのアロケータは単独の論理装置又はコントローラ内に統合されてもよい。この判定を行う際に様々なルータアルゴリズムを使用できる。例えば、ソースルーティングの場合、パケットのソースは経路全体を特定し、スイッチアロケータがパケットに含まれている経路情報を分析できるようにする。他のタイプのルーティングアルゴリズムはダイナミックルーティングであり、その場合、パケットは完全な経路の情報を有しておらず、宛先ノードの識別子を含んでいるだけである。その場合、スイッチアロケータはルーティングの仕方を決定するためにルーティングテーブルにアクセスする。同様に、ルータ200はパケットのプロバイダにクレジットを返す。すなわち、所与の仮想チャネルバッファからパケットが出力される場合、その仮想チャネルに対応するクレジットが、そのパケットをルータに与えたエンティティ又は機能要素に返される。様々なポートからの出力は、クロスバー230を通じて、ルータに結合されている選択されたエンティティに、双方向ノード間リンク299を介して提供される。様々なポートが動作する周波数を独立に制御するため、電力コントローラ210が設けられている。図示されているように、電力コントローラ210は、動作周波数に対応するグローバルクロック信号を受信するように結合される。更に、電力コントローラ210は、後述するように静的又は動的に設定される複数の分周比又は分周率を受信する。一実施形態において、ポートの各々には自身の分周率がある。電力コントローラ210は、SoCの動作電圧に対応するグローバル電圧信号を受信するように更に結合されている。そして、受信した分周率並びにグローバルクロック及び電圧に基づいて、電力コントローラ210は、各々のポートに与えるクロック電圧信号ペアを生成する。図2に示す実施の形態では、ルータ1つに付き1つの電力コントローラ210が示されているが、本発明の範囲はこの例に限定されず、一実施形態では各々のポートに個別の電力コントローラが備わっていてもよい。このように、図2に示す実施の形態は、ポート毎にクロック電圧制御を実現できるヘテロジーニアスルータを示す。図2に示す形態における周波数及び電圧のペアの選択は、バッファ占有度に基づいて動的に制御されてもよいし又は静的に制御されてもよい。一実施形態において、1つ以上のポートが静的に制御され、1つ以上の他のポートが動的に制御されてもよい。静的な場合の実現手段は、トラフィックがルータを通じてどのように流れる傾向があるかについての経験的な予備知識に基づいていてもよい。例えば、メモリコントローラから出力されるトラフィックがメモリコントローラに入力されるトラフィックよりも多くなる傾向がある、ということが分かっていた場合、メモリコントローラからデータを出力するポートは、メモリコントローラに入る方向のポートよりも高い周波数で動作するように制御される。一実施形態において、電力コントローラ210は、バッファ占有度監視論理装置250からの情報に基づいて、ポート各々に適切な周波数及び電圧のペアを選択してもよい。一実施形態において、バッファ占有度監視論理装置250は分周率を動的に制御するために分周率信号を提供する。別の実施の形態において、システムソフトウェアは、例えばポートを経由するトラフィックの予想トラフィックパターンに関する経験的な予備知識に基づいて、分周率を設定する。より具体的に言えば、一実施形態において、論理装置は、ポートのバッファエントリの数と閾値との比較を実行する。この比較は、ポート内の全てのバッファの占有度に基づいていてもよいし、或いは所定の1つ以上のバッファのみに基づいていてもよいことに留意を要する。この場合において、使用するバッファエントリの数がポートの所定のウォーターマークを超える場合、ポートのクロック電圧が増やされる。逆に、ある拡張期間にわたってFIFOバッファが空又はエンプティであることは、アイドル状態を示し、クロック電圧は最低スタンバイ状態に制限減らされ、実質的に電力を節約する。ランタイム制御は、ルータが変動するトラフィックの要請に継続的に合わせるようにし、パフォーマンスと電力消費との間で適切なトレードオフを達成する。静的な制御の形態の場合、論理装置250は存在しなくてもよく、分周率信号は静的に制御されてもよいことに留意を要する。一実施形態において、例えばポート毎又はバッファ毎に、静的及び動的な制御の組み合わせが使用されてもよい。図2の例では、クロックの粒度及び電圧の適合性はポート毎に決定される。従って、電力コントローラはポート毎に構築されてもよいし、あるいは各々のポートが、これらの素子の1つの実現手段と通信するように構築されてもよい。理解されるように、ポート毎の電力制御に加えて、電力を節約するためにポート間のリンクも同様に制御されてもよい。更に別の実施の形態では、ヘテロジーニアスルータが電圧周波数の優先度毎の制御と共に使用されてもよい。すなわち、ポート毎の制御以外の応用例において、制御はポート内の個々のバッファ各々に行われてもよく、例えば優先度毎に又は超精密電力管理による仮想チャネル毎に行われてもよい。図3を参照するに、本発明の別の実施の形態によるルータのブロック図が示されている。図3に示されているように、ルータ200’は図2に示すルータと同様に構築されている。しかしながら、ポート毎の制御ではなく、ルータ200’の個々のバッファ225の各々が、個別に制御される周波数及び電圧のペアを有する。このような制御を行うため、電力コントローラ228及び占有度監視論理装置229が、ポート毎に設けられ、例えば、静的なソース又は占有度監視論理装置229から提供されてもよい到来する選択信号に基づいて、個々のクロック電圧制御信号を仮想チャネルバッファ225の各々に出力する。一実施形態において、第1の仮想チャネルが最重要パケットに関連付けられ、第2の仮想チャネルが次に重要なパケットに関連付けられ、以下同様に関連付けられる静的な割り当てのように、システムは、メッセージの重要度に基づいて仮想チャネル各々が割り当てられるように構築されてもよい。その実施の形態の場合、第1の仮想チャネルバッファは他の仮想チャネルバッファよりも高速に動作する。重要度に基づく仮想チャネルを利用する更に別の実施の形態においては、最高優先度の仮想チャネルを通じてデータが流れる場合、他のチャネルはディセーブルにされる、或いは低電力スタンバイ状態に入れられ、ワークロードに基づく制御を実現するように、ポート内の一群のバッファを制御することで、動的な制御が実現されてもよい。この制御を行うため、パケットの各々は、パケットの優先度を示すために、ビットフィールドのようなサービス品質の手掛かりを含んでもよい。最高優先度のパケットが受信された場合は、バッファを通じてパケットを処理するために高い周波数が使用され、低優先度のパケットが受信された場合は、バッファリソースが低い周波数で制御されるように、バッファが制御されてもよい。第1の仮想チャネルが最高の優先度のパケットを実際に高速に入力出力すると仮定すると、残りのチャネルバッファは低電力状態に置かれてもよい。この実施の形態の場合、クロック及び電圧を適応させるための基礎は、メッセージの優先度である。クロック及び電圧の適応化は様々な方法で実行できる。ハイパフォーマンスメニーコアアーキテクチャの場合、ソフトウェアトランスペアレントである設計時間判断法が使用されてもよい。QoS条件と共に多くの知財ブロックを含むSoCの場合、ソフトウェアにより提供される手掛かりに基づくランタイム動的制御法が使用されてもよい。例えば、低優先度のダイレクトメモリアクセストランザクションは、メモリモジュール同士の間のルータを介する低電圧の低電力経路を通じて実行されてもよい。更に別の実施の形態の場合、より繊細な制御が行われてもよい。図4を参照するに、例えば、パケット自身の優先度に従って、パケット毎に制御が行われている。この優先度は、仮想チャネル又はそのような他の識別子に属する優先度とは異なる。様々な実施の形態において、各々のフロー制御ユニットと言及されるは、ユニットのヘッダの中に優先度のインジケータを優指定もよい。この情報に基づいて、バッファを共有するパケットが異なる速度で処理される。図4の実施の形態に具体的に示されているように、バッファ320は第1の位置320a及び第2の位置320bを有し、それら各々は例えば電力コントローラ310から取得した制御信号に基づいて異なる速度で制御されてもよい。図示されているように、電力コントローラ310は、パケットヘッダのフィールド内の情報により設定される分周率及び電圧信号及びグローバルクロックを受信する。この情報に基づいて、電力コントローラ310はバッファ320の特定の部分にデータを書き込み及びそこからデータを読み取るために、書き込みクロック及び読み取りクロックを生成する。図4には特定の形態が示されているが、電圧周波数の繊細な又は緻密な制御を行う他の実施の形態も実現可能であることは理解されるであろう。一例として、プロセッサの既知の電力状態標準仕様におけるいわゆるP又はC状態と同期するように機能するルータの中で、電力制御が行われてもよい。ここで、プロセッサに接続されているローカルルータ及びバッファは、プロセッサの電力状態に基づいてスリープ状態で動作することができる。電力状態を認識するメモリコントローラに接続されたルータに適用可能な他の実施の形態も可能である。実施の形態は、コードで実現され、命令を保存する記憶媒体に保存されてもよく、命令は命令を実行するようにシステムをプログラムするのに使用可能である。記憶媒体は、例えば、フロッピディスクや光ディスクを含むディスク、ソリッドステートドライブ、コンパクトディスクリードオンリメモリ、コンパクトディスクリライタブル、光磁気ディスク、半導体装置、磁気又は光カード、或いは電子命令を保存するのに相応しい他の任意のタイプの媒体のうちの任意のものであり、半導体装置は、例えば、リードオンリメモリ、ランダムアクセスメモリ、スタティックランダムアクセスメモリ、消去可能プログラム可能なリードオンリメモリ、フラッシュメモリ、電気的に消去可能プログラム可能なリードオンリメモリ等であるが、これらに限定されない。以上、本発明は限られた数の実施の形態に関連して説明されてきたが、当業者はそれらに対する数多くの修正例及び変形例を認識するであろう。従って添付の特許請求の範囲はそのような全ての修正例及び変形例を包含し、それらは本発明の真の精神及び範囲内にある。