"基板上に、第1のゲート電極を形成し、前記基板及び前記第1のゲート電極上に第1のゲート絶縁膜を形成し、前記第1のゲート絶縁膜上に、第1の条件により第1の微結晶半導体膜を形成し、前記第1の微結晶半導体膜上に、第2の条件により第2の微結晶半導体膜を形成し、前記第2の微結晶半導体膜上に、微結晶半導体領域及び非晶質半導体領域を有する半導体膜を形成し、前記半導体膜上に第1の不純物半導体膜を形成し、前記第1の不純物半導体膜の一部をエッチングして、島状の第2の不純物半導体膜を形成し、前記第1の微結晶半導体膜、前記第2の微結晶半導体膜、及び前記半導体膜の一部をエッチングして、島状の第1の半導体積層体を形成し、前記第2の不純物半導体膜上に、ソース電極及びドレイン電極として機能する配線を形成し、前記第2の不純物半導体膜をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜を形成し、前記第1の半導体積層体の一部をエッチングして、微結晶半導体領域及び一対の非晶質半導体領域が積層される第2の半導体積層体を形成し、前記配線、前記一対の不純物半導体膜、前記第2の半導体積層体、及び前記第1のゲート絶縁膜上に第2のゲート絶縁膜を形成し、前記第2のゲート絶縁膜上に、第2のゲート電極を形成し、前記第1の条件は、結晶粒の間に非晶質半導体が充填される微結晶半導体膜を形成する条件であり、前記第2の条件は、結晶成長を促進させる条件であることを特徴とする薄膜トランジスタの作製方法。基板上に、第1のゲート電極を形成し、前記基板及び前記第1のゲート電極上に第1のゲート絶縁膜を形成し、前記第1のゲート絶縁膜上に、第1の条件を用いたプラズマCVD法により第1の微結晶半導体膜を形成し、前記第1の微結晶半導体膜上に、第2の条件を用いたプラズマCVD法により第2の微結晶半導体膜を形成し、前記第2の微結晶半導体膜上に、微結晶半導体領域及び非晶質半導体領域を有する半導体膜を形成し、前記半導体膜上に第1の不純物半導体膜を形成し、前記第1の不純物半導体膜の一部をエッチングして、島状の第2の不純物半導体膜を形成し、前記第1の微結晶半導体膜、前記第2の微結晶半導体膜、及び前記半導体膜の一部をエッチングして、島状の第1の半導体積層体を形成し、前記第2の不純物半導体膜上に、ソース電極及びドレイン電極として機能する配線を形成し、前記第2の不純物半導体膜をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜を形成し、前記第1の半導体積層体の一部をエッチングして、微結晶半導体領域及び一対の非晶質半導体領域が積層される第2の半導体積層体を形成し、前記配線、前記一対の不純物半導体膜、前記第2の半導体積層体、及び前記第1のゲート絶縁膜上に第2のゲート絶縁膜を形成し、前記第2のゲート絶縁膜上に、第2のゲート電極を形成し、前記第1の条件は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が125倍以上180倍以下であり、前記第2の条件は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は、210倍以上1500倍以下であることを特徴とする薄膜トランジスタの作製方法。請求項1または請求項2において、前記第1の半導体積層体を形成した後であり、且つ前記第1の半導体積層体上に、ソース電極及びドレイン電極として機能する配線を形成する前において、前記第1の半導体積層体の側壁をプラズマに曝して、前記第1の半導体積層体の側壁に障壁領域を形成することを特徴とする薄膜トランジスタの作製方法。基板上に形成される第1のゲート電極と、前記第1のゲート電極上に形成される第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に形成され微結晶半導体膜と、前記微結晶半導体膜上に形成される一対の非晶質半導体領域と、前記一対の非晶質半導体領域上に形成される不純物半導体膜と、前記不純物半導体膜上に形成される配線と、前記配線、前記不純物半導体膜、前記一対の非晶質半導体領域、前記微結晶半導体膜、及び前記第1のゲート絶縁膜上に形成される第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に形成される第2のゲート電極と、を有し前記微結晶半導体膜において、前記第1のゲート絶縁膜に接する側は、結晶粒及び当該結晶粒の間を充填する非晶質半導体で形成され、前記微結晶半導体膜において、前記一対の非晶質半導体領域に接する側は結晶性の高い微結晶半導体で形成されることを特徴とする薄膜トランジスタ。請求項4において、前記第1のゲート電極と前記第2のゲート電極が上面形状において平行であることを特徴とする薄膜トランジスタ。請求項4において、前記第1のゲート電極と前記第2のゲート電極が接続していることを特徴とする薄膜トランジスタ。請求項4において、前記第2のゲート電極はフローティングであることを特徴とする薄膜トランジスタ。非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、電界効果移動度及びオン電流が低いといった問題がある。一方、微結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、非晶質シリコン膜でチャネル領域が形成される薄膜トランジスタと比較して、電界効果移動度は向上するもののオフ電流が高くなってしまい、十分なスイッチング特性が得られないといった問題がある。多結晶シリコン膜がチャネル領域となる薄膜トランジスタは、上記二種類の薄膜トランジスタよりも電界効果移動度が格段に高く、高いオン電流が得られるといった特性がある。この薄膜トランジスタは、上記した特性により、画素に設けられるスイッチング用のトランジスタとして使用できることに加えて、高速動作が要求されるドライバ回路をも構成することができる。しかし、多結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタの作製工程は、非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタを作製する場合に比べ、半導体膜の結晶化工程が必要となり、製造コストが増大することが問題となっている。例えば、多結晶シリコン膜の製造のために必要なレーザアニール技術は、レーザビームの照射面積が小さく、大画面の液晶パネルを効率良く生産することができないといった問題がある。ところで、表示パネルの製造に用いられているガラス基板は、第3世代550mm×650mm、第3.5世代600mm×720mm、または620mm×750mm、第4世代680mm×880mm、または730mm×920mm、第5世代1100mm×1300mm、第6世代1500mm×1850mm、第7世代1870mm×2200mm、第8世代2200mm×2400mmと年々大型化が進んでおり、今後は第9世代2400mm×2800mm、または2450mm×3050mm、第10世代2950mm×3400mmへと大面積化が進むと予測されている。ガラス基板の大型化はコストミニマム設計の思想に基づいている。これに対して、第10世代2950mm×3400mmにおけるような大面積のマザーガラス基板に、高速動作が可能な薄膜トランジスタを、生産性良く製造することができる技術は依然として確立されておらず、そのことが産業界の問題となっている。そこで、本発明の一態様は、電気特性が良好な薄膜トランジスタを提供することを課題とする。また、本発明の一態様は、電気特性が良好な薄膜トランジスタを、生産性高く作製する方法を提供することを課題とする。本発明の一態様は、第1のゲート電極と、第1のゲート電極とチャネル領域を挟んで対向する第2のゲート電極とを有するデュアルゲート型の薄膜トランジスタのチャネル領域の形成方法である。該形成方法は、結晶粒の間に非晶質半導体が充填される微結晶半導体膜を形成する第1の条件で第1の微結晶半導体膜を形成した後、結晶成長を促進させる第2の条件で、第1の微結晶半導体膜上に第2の微結晶半導体膜を形成することを要旨とする。また、本発明の一態様は、基板上に、第1のゲート電極を形成し、基板及び第1のゲート電極上に第1のゲート絶縁膜を形成し、第1のゲート絶縁膜上に、第1の条件により第1の微結晶半導体膜を形成し、第1の微結晶半導体膜上に、第2の条件により第2の微結晶半導体膜を形成し、第2の微結晶半導体膜上に、微結晶半導体領域及び非晶質半導体領域を有する半導体膜を形成し、半導体膜上に第1の不純物半導体膜を形成し、第1の不純物半導体膜の一部をエッチングして、島状の第2の不純物半導体膜を形成し、第1の微結晶半導体膜、第2の微結晶半導体膜、及び半導体膜の一部をエッチングして、島状の第1の半導体積層体を形成し、島状の第2の不純物半導体膜上に、ソース電極及びドレイン電極として機能する配線を形成し、島状の第2の不純物半導体膜をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜を形成し、第1の半導体積層体の一部をエッチングして、微結晶半導体領域及び一対の非晶質半導体領域が積層される第2の半導体積層体を形成し、配線、一対の不純物半導体膜、第2の半導体積層体、及び第1のゲート絶縁膜上に第2のゲート絶縁膜を形成し、第2のゲート絶縁膜上に、第2のゲート電極を形成する薄膜トランジスタの作製方法であって、第1の条件は、結晶粒の間に非晶質半導体が充填される微結晶半導体膜を形成する条件であり、第2の条件は、結晶成長を促進させる条件であることを特徴とする。また、本発明の一態様は、上記薄膜トランジスタの作製方法において、第1の条件は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が125倍以上180倍以下であり、第2の条件は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は、210倍以上1500倍以下であることを特徴とする。また、本発明の一態様は、基板上に形成される第1のゲート電極と、第1のゲート電極上に形成される第1のゲート絶縁膜と、第1のゲート絶縁膜上に形成される微結晶半導体膜と、微結晶半導体膜上に形成される一対の非晶質半導体領域と、一対の非晶質半導体領域上に形成される不純物半導体膜と、不純物半導体膜上に形成される配線と、配線、不純物半導体膜、一対の非晶質半導体領域、微結晶半導体膜、及び第1のゲート絶縁膜上に形成される第2のゲート絶縁膜と、第2のゲート絶縁膜上に形成される第2のゲート電極とを有し、微結晶半導体膜において、第1のゲート絶縁膜に接する側は、結晶粒及び当該結晶粒の間を充填する非晶質半導体で形成され、微結晶半導体膜において、一対の非晶質半導体領域に接する側は結晶性の高い微結晶半導体で形成される薄膜トランジスタである。第2の微結晶半導体膜上に形成する半導体膜は、微結晶半導体領域及び非晶質半導体領域を有する。また、当該微結晶半導体領域及び非晶質半導体領域には窒素が含まれる。このときの窒素濃度プロファイルのピーク濃度は、1×1020atoms/cm3以上1×1021atoms/cm3以下、好ましくは2×1020atoms/cm3以上1×1021atoms/cm3以下である。また、非晶質半導体領域に、粒径が1nm以上10nm以下の半導体結晶粒が分散されていてもよい。なお、ここでは、特に測定方法が記載されていない場合は、濃度はSIMSSecondaryIonMassSpectrometryにより測定された値である。さらに、上記微結晶半導体領域及び非晶質半導体領域は、窒素、NH基、またはNH2基を有してもよい。隣接する微結晶半導体領域の界面即ち、粒界、及び微結晶半導体領域と非晶質半導体領域との界面における半導体原子のダングリングボンドがNH基で架橋されて欠陥準位が低減され、キャリアの移動通路が形成される。または、ダングリングボンドがNH2基で終端されて欠陥準位が低減される。本発明の一態様に係る薄膜トランジスタにおいて、結晶粒の間に非晶質半導体が充填される微結晶半導体膜を形成する第1の条件で第1の微結晶半導体膜を形成した後、結晶成長を促進させる第2の条件で第1の微結晶半導体膜上に第2の微結晶半導体膜を形成することで、結晶粒の間の隙間が極めて少なく、且つバックチャネル側において結晶性の高い第2の微結晶半導体膜を形成できるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。また、第2の微結晶半導体膜上に形成される半導体膜に含まれる非晶質半導体領域は、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い半導体であるため、バンドギャップが広くなり、トンネル電流が流れにくくなる。このため、非晶質半導体領域を微結晶半導体領域及び不純物半導体膜の間に設けることで、薄膜トランジスタのオフ電流を低減することができる。なお、バックチャネルとは、上記第2の半導体積層体においてソース領域及びドレイン領域と重なっていない領域であり、且つ第2のゲート絶縁膜側の領域である。具体的には、上記第2の半導体積層体において、第2のゲート絶縁膜に接する領域近傍をいう。なお、オン電流とは、薄膜トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、N型の薄膜トランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。また、オフ電流とは、薄膜トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、N型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。実施の形態1本実施の形態では、本発明の一形態であるトランジスタの作製方法について、図1乃至図6を参照して説明する。なお、薄膜トランジスタは、p型よりもn型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、n型の薄膜トランジスタの作製方法について説明する。図1Aに示すように、基板101上にゲート電極103第1のゲート電極ともいう。を形成する。次に、ゲート電極103を覆うゲート絶縁膜105を形成し、ゲート絶縁膜105上に第1の微結晶半導体膜107を形成する。基板101としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。なお、基板101のサイズに限定はなく、例えば上述のフラットパネルディスプレイの分野でよく使われる第3世代乃至第10世代のガラス基板を用いることができる。ゲート電極103は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、AgPdCu合金、Al-Nd合金、Al-Ni合金などを用いてもよい。例えば、ゲート電極103の二層の積層構造としては、アルミニウム膜上にモリブデン膜を積層した二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造、銅-マグネシウム-酸素合金膜と銅膜とを積層した二層構造、銅-マンガン-酸素合金膜と銅膜とを積層した二層構造、銅-マンガン合金膜と銅膜とを積層した二層構造などとすることが好ましい。三層の積層構造としては、タングステン膜または窒化タングステン膜と、アルミニウムとシリコンの合金膜またはアルミニウムとチタンの合金膜と、窒化チタン膜またはチタン膜とを積層した三層構造とすることが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気的抵抗を低くでき、且つ金属膜から半導体膜への金属元素の拡散を防止することができる。ゲート電極103は、基板101上に、スパッタリング法または真空蒸着法を用いて、上記した材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極103と、基板101との密着性向上を目的として、上記の金属材料の窒化物膜を、基板101と、ゲート電極103との間に設けてもよい。ここでは、基板101上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて、当該導電膜をエッチングする。なお、ゲート電極103の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極103上に形成される絶縁膜、半導体膜及び配線が、ゲート電極103の段差箇所において切断しないためである。ゲート電極103の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。また、ゲート電極103を形成する工程により、ゲート配線走査線及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極103とは別に設けてもよい。ゲート絶縁膜105は、CVD法またはスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜または窒化酸化シリコン膜を単層でまたは積層して形成することができる。また、ゲート絶縁膜105を酸化シリコンまたは酸化窒化シリコンにより形成することで、薄膜トランジスタの閾値電圧の変動を低減することができる。なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometry及び水素前方散乱法HFS:HydrogenForwardScatteringを用いて測定した場合に、組成範囲として酸素が50~70原子、窒素が0.5~15原子、シリコンが25~35原子、水素が0.1~10原子の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、RBS及びHFSを用いて測定した場合に、組成範囲として酸素が5~30原子、窒素が20~55原子、シリコンが25~35原子、水素が10~30原子の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。ゲート絶縁膜105は、CVD法またはスパッタリング法等を用いて形成することができる。ゲート絶縁膜105のCVD法による形成工程において、グロー放電プラズマの生成は、3MHzから30MHz、代表的には13.56MHz、27.12MHzの高周波電力、または30MHzより大きく300MHz程度までのVHF帯の高周波電力、代表的には60MHzを印加することで行われる。また、1GHz以上のマイクロ波の高周波電力を印加することで行われる。VHF帯やマイクロ波の高周波電力を用いることで、成膜速度を高めることが可能である。なお、高周波電力がパルス状に印加されるパルス発振や、連続的に印加される連続発振とすることができる。また、HF帯の高周波電力と、VHF帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、均一性を高めることができると共に、堆積速度を高めることができる。また、周波数が1GHz以上であるマイクロ波プラズマCVD装置を用いてゲート絶縁膜105を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。また、ゲート絶縁膜105として、有機シランガスを用いたCVD法により酸化シリコン膜を形成することで、後に形成する半導体膜の結晶性を高めることが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、珪酸エチルTEOS:化学式SiOC2H54、テトラメチルシランTMS:化学式SiCH34、テトラメチルシクロテトラシロキサンTMCTS、オクタメチルシクロテトラシロキサンOMCTS、ヘキサメチルジシラザンHMDS、トリエトキシシランSiHOC2H53、トリスジメチルアミノシランSiHNCH323等のシリコン含有化合物を用いることができる。第1の微結晶半導体膜107としては、微結晶半導体膜、代表的には、微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を用いて形成する。第1の微結晶半導体膜107は、結晶粒と当該結晶粒の間に充填される非晶質半導体とを有することを特徴とする。なお、第1の微結晶半導体膜107の厚さは、1nm以上4nm以下が好ましい。第1の微結晶半導体膜107は、プラズマCVD装置の反応室内において、第1の条件を用いて、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、第1の条件を用いて、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を125倍以上180倍以下、好ましくは150倍以上170倍以下にして堆積性気体を希釈する第1の条件により、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を形成する。このときの堆積温度は、室温~300°Cとすることが好ましく、より好ましくは200~280°Cとする。シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、SiH4、Si2H6、GeH4、Ge2H6等がある。なお、ゲート絶縁膜105を窒化シリコン膜で形成すると、第1の微結晶半導体膜107の堆積初期において非晶質半導体が形成されやすく、第1の微結晶半導体膜107の結晶性が低減し、薄膜トランジスタの電気特性が悪い。このため、第1の微結晶半導体膜107の堆積温度を200~250°Cとする低温条件が好ましい。低温条件により、初期核発生密度が高まり、ゲート絶縁膜105上に形成される非晶質半導体が低減し、第1の微結晶半導体膜107の結晶性が向上する。また、窒化シリコン膜で形成したゲート絶縁膜105の表面を酸化処理することで、第1の微結晶半導体膜107の密着性が向上する。酸化処理としては、酸化ガスの暴露、酸化ガス雰囲気でのプラズマ処理等がある。酸化ガスとしては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。第1の微結晶半導体膜107の原料ガスとして、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを用いることで、第1の微結晶半導体膜107の成膜速度が高まる。また、成膜速度が高まることで、第1の微結晶半導体膜107に混入される不純物量が低減するため、第1の微結晶半導体膜107の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。第1の微結晶半導体膜107を形成する際のグロー放電プラズマの生成は、ゲート絶縁膜105の条件を適宜用いることができる。なお、第1の微結晶半導体膜107を形成する前に、CVD装置の処理室内の気体を排気しながら、処理室内にシリコンまたはゲルマニウムを含む堆積性気体を導入して、処理室内の不純物元素を除去することで、第1の微結晶半導体膜107における不純物量を低減することが可能であり、薄膜トランジスタの電気特性を向上させることができる。また、第1の微結晶半導体膜107を形成する前に、フッ素、フッ化窒素、フッ化シラン等のフッ素を含む雰囲気でプラズマを発生させて、フッ素プラズマをゲート絶縁膜105に曝すことで、緻密な第1の微結晶半導体膜107を形成することができる。次に、図1Bに示すように、第1の微結晶半導体膜107上に第2の微結晶半導体膜109を形成する。第2の微結晶半導体膜109は、結晶成長を促進させる条件で形成することを特徴とする。なお、第2の微結晶半導体膜109の厚さは、30nm以上100nm以下が好ましい。第2の微結晶半導体膜109は、プラズマCVD装置の反応室内において、第2の条件により、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、第2の条件により、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を、210倍以上1500倍以下、好ましくは210倍以上300倍以下にして堆積性気体を希釈する第2の条件により、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を形成する。このときの堆積温度は、室温~300°Cとすることが好ましく、より好ましくは200~280°Cとする。第2の微結晶半導体膜109の原料ガスとして、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを用いることで、第1の微結晶半導体膜107と同様に、第2の微結晶半導体膜109の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。第2の微結晶半導体膜109を形成する際の、グロー放電プラズマの生成は、第1の微結晶半導体膜107の条件を適宜用いることができる。なお、第1の微結晶半導体膜107及び第2の微結晶半導体膜109のグロー放電プラズマの生成は、同じ条件であることでスループットを向上させることができるが、異なっていてもよい。ここで、第1の微結晶半導体膜107及び第2の微結晶半導体膜109の成膜の様子について、図2を用いて説明する。図2Aは、第1の微結晶半導体膜107の拡大図である。ゲート絶縁膜105上に形成される第1の微結晶半導体膜107は、結晶粒の間に非晶質半導体が充填される第1の条件により形成されるため、結晶粒107aと、当該結晶粒107aの間を充填する非晶質半導体107bとで構成される。このため、第1の微結晶半導体膜107には、隙間が極めて少ない。なお、当該結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を複数有する。図2Bは、第1の微結晶半導体膜107及び第2の微結晶半導体膜109の拡大図である。第2の微結晶半導体膜109は、結晶成長を促進させる第2の条件で形成される。この結果、第1の微結晶半導体膜107に含まれる非晶質半導体領域をエッチングしつつ、結晶粒107aの結晶子を種結晶として、結晶成長が促進し、結晶粒109a及びその間を充填する非晶質半導体109bが形成されるため、非晶質半導体に対する結晶領域の割合が増加し、結晶性が高まる。なお、第1の微結晶半導体膜107の厚さは1nm以上4nm以下が好ましい。ボトムゲート型の薄膜トランジスタにおいて、ゲート絶縁膜105側のチャネル領域は、半導体膜におけるゲート絶縁膜105側近傍で形成される。このため、チャネル領域となる領域には、結晶性の高い微結晶半導体膜を形成することで、薄膜トランジスタの電界効果移動度を上昇させることができる。第2の微結晶半導体膜109は、第1の微結晶半導体膜107より結晶性が高いため、ゲート絶縁膜105側のチャネル領域により多くの第2の微結晶半導体膜109を設けるためには、第1の微結晶半導体膜107の厚さを4nm以下とすることが好ましい。一方、第1の微結晶半導体膜107は、結晶粒が形成され、且つ当該結晶粒の隙間が非晶質半導体で充填されている必要があるため、第1の微結晶半導体膜107の厚さは1nm以上であることが好ましい。また、第2の微結晶半導体膜109の厚さは、30nm以上100nm以下が好ましい。第2の微結晶半導体膜109の厚さを30nm以上とすることで、薄膜トランジスタの電気特性のばらつきを低減することができる。また、第2の微結晶半導体膜109の厚さを100nm以下とすることで、スループットを向上させることができる。ここで、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量の流量比と、薄膜トランジスタの電界効果移動度の関係について、図3を用いて説明する。図3は、微結晶半導体膜の原料ガスであるシランの流量に対する水素の流量の流量比と、当該微結晶半導体膜を用いて形成した薄膜トランジスタの電界効果移動度の関係を示した図である。図3において、シランの流量に対する水素の流量の流量比が高くなるほど、薄膜トランジスタの電界効果移動度は低くなる。これは、シランの流量に対する水素の流量の流量比が高くなるほど、水素ラジカルの発生確率が高くなり、非晶質半導体のエッチング作用が高まり、結晶粒の間の非晶質半導体のエッチングが生じ、微結晶半導体膜の結晶性が高くなると共に、結晶粒の間に隙間が形成されやすくなる。当該隙間はキャリアの移動の障壁となり、薄膜トランジスタの電界効果移動度が低下する。一方、シランの流量に対する水素の流量の流量比が低減すると、薄膜トランジスタの電界効果移動度は高くなる。これは、シランに対する水素の流量が低減し、水素ラジカルの発生確率が低くなり、エッチング作用が低減し、微結晶半導体膜の結晶性が低減し、結晶粒の間に非晶質半導体領域が充填される。このため、キャリアの移動経路が連続するため、薄膜トランジスタの電界効果移動度が上昇する。ただし、シランに対する水素の流量比を更に下げると、結晶粒に含まれる結晶子の割合が減少し、結晶性が低減してしまい、非晶質半導体膜が形成されてしまうため、第1の条件としては、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は、125倍以上180倍以下、更には150倍以上170倍以下が好ましい。また、第1の条件で形成した微結晶半導体膜に含まれる結晶粒の結晶子を種結晶として、結晶成長を促進できるように、第2の条件としては、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は、210倍以上1500倍以下、更には210倍以上300倍以下が好ましい。本実施の形態において、第1の微結晶半導体膜107及び第2の微結晶半導体膜109を積層することで、結晶粒の間に隙間が極めて少なく、結晶性の高い微結晶半導体膜を形成することができる。第1の微結晶半導体膜107及び第2の微結晶半導体膜109は、微結晶半導体で形成される。微結晶半導体とは、非晶質と結晶構造単結晶、多結晶を含むの中間的な構造の半導体である。微結晶半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が2nm以上200nm以下、好ましくは10nm以上80nm以下、より好ましくは、20nm以上50nm以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長している。このため、柱状または針状の結晶粒の界面には、結晶粒界が形成される場合もある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径をいう。また、結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を有する。また、結晶粒は双晶を有する場合もある。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す520cm-1よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す520cm-1とアモルファスシリコンを示す480cm-1の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手ダングリングボンドを終端するため水素またはハロゲンを少なくとも1原子またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許4,409,134号で開示されている。微結晶半導体は複数の結晶粒を有するが、当該結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を複数有する。本実施の形態に示す第1の微結晶半導体膜107及び第2の微結晶半導体膜109の形成方法により、結晶粒における結晶子の大きさを大きくすることが可能であるため、微結晶半導体の結晶性を高めることができる。次に、図1Cに示すように、第2の微結晶半導体膜109上に半導体膜111を形成する。半導体膜111は、微結晶半導体領域111a及び非晶質半導体領域111bで構成される。次に、半導体膜111上に、第1の不純物半導体膜不純物半導体膜113とする。を形成する。次に、不純物半導体膜113上にレジストで形成されるマスク115を形成する。半導体膜111は、第2の微結晶半導体膜109を種結晶として、部分的に結晶成長させる条件結晶成長を低減さる条件で、微結晶半導体領域111a及び非晶質半導体領域111bを有して形成することができる。半導体膜111は、プラズマCVD装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。グロー放電プラズマの生成は、第1の微結晶半導体膜107と同様にすることができる。このとき、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比は、第1の微結晶半導体膜107または第2の微結晶半導体膜109と同様に微結晶半導体膜を形成する流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、第1の微結晶半導体膜107及び第2の微結晶半導体膜109の堆積条件よりも、結晶成長を低減することができる。具体的には、半導体膜111の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、非晶質半導体領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶半導体領域の結晶成長が停止し、非晶質半導体領域のみが堆積される。この結果、半導体膜111において、微結晶半導体領域111a、及び欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い半導体膜で形成される非晶質半導体領域111bを形成することができる。ここでは、半導体膜111を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が10~2000倍、好ましくは10~200倍である。なお、通常の非晶質半導体膜を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は0~5倍である。また、半導体膜111の原料ガスに、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトン等の希ガスを導入することで、成膜速度を高めることができる。半導体膜111の厚さは、厚さ50~350nmとすることが好ましく、さらに好ましくは120~250nmとする。ここで、図1Cに示すゲート絶縁膜105と、不純物半導体膜113との間の拡大図を、図4に示す。図4Aに示すように、半導体膜111の微結晶半導体領域111aは凹凸状であり、凸部はゲート絶縁膜105から非晶質半導体領域111bに向かって、先端が狭まる凸部の先端が鋭角である凸状錐形状である。なお、微結晶半導体領域111aの形状は、ゲート絶縁膜105から非晶質半導体領域111bに向かって幅が広がる凸状逆錐形状であってもよい。微結晶半導体領域111aの厚さ、即ち、第2の微結晶半導体膜109との界面から、微結晶半導体領域111aの突起凸部の先端までの距離を、5nm以上310nm以下とすることで、薄膜トランジスタのオフ電流を低減することができる。また、半導体膜111に含まれる酸素及び窒素の二次イオン質量分析法によって計測される濃度を、1×1018atoms/cm3未満とすることで、微結晶半導体領域111aの結晶性を高めることができるため好ましい。非晶質半導体領域111bは、窒素を有する非晶質半導体で形成される。窒素を有する非晶質半導体に含まれる窒素は、例えばNH基またはNH2基として存在していてもよい。非晶質半導体としては、アモルファスシリコンを用いて形成する。窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、CPMConstantphotocurrentmethodやフォトルミネッセンス分光測定で測定されるUrbach端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い半導体である。さらに、窒素を含む非晶質半導体は、価電子帯のバンド端における準位のテール裾の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、窒素を含む非晶質半導体を、微結晶半導体領域111a及び不純物半導体膜113の間に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、窒素を含む非晶質半導体を設けることで、オン電流と電界効果移動度を高めることが可能である。さらに、窒素を含む非晶質半導体は、低温フォトルミネッセンス分光によるスペクトルのピーク領域が、1.31eV以上1.39eV以下である。なお、微結晶半導体、代表的には微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、0.98eV以上1.02eV以下であり、窒素を含む非晶質半導体は、微結晶半導体と異なるものである。また、非晶質半導体領域111bの他に、微結晶半導体領域111aにも、NH基またはNH2基を有してもよい。また、図4Bに示すように、非晶質半導体領域111bに、粒径が1nm以上10nm以下、好ましくは1nm以上5nm以下の半導体結晶粒111cを含ませることで、更にオン電流と電界効果移動度を高めることが可能である。ゲート絶縁膜105から非晶質半導体領域111bに向かって、先端が狭まる凸状錐形状の微結晶半導体または幅が広がる凸状の微結晶半導体は、微結晶半導体が堆積する条件で第2の微結晶半導体膜を形成した後、結晶成長を低減する条件で結晶成長させると共に、非晶質半導体を堆積することで、このような構造となる。半導体膜111の微結晶半導体領域111aは、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向膜厚方向における抵抗、即ち、半導体膜111の抵抗を下げることが可能である。また、微結晶半導体領域111aと不純物半導体膜113との間に、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い、窒素を含む非晶質半導体を有するため、トンネル電流が流れにくくなる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、オフ電流を低減することができる。ここでは、半導体膜111の原料ガスに窒素を含む気体を含ませて、微結晶半導体領域111a及び非晶質半導体領域111bを有する半導体膜111を形成したが、他の半導体膜111の形成方法として、第2の微結晶半導体膜109の表面に窒素を含む気体を曝して、第2の微結晶半導体膜109の表面に窒素を吸着させた後、シリコンまたはゲルマニウムを含む堆積性気体及び水素を原料ガスとして半導体膜111を形成することで、微結晶半導体領域111a及び非晶質半導体領域111bを有する半導体膜111を形成することができる。不純物半導体膜113は、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン等で形成する。また、リンが添加されたアモルファスシリコン及びリンが添加された微結晶シリコンの積層構造とすることもできる。なお、薄膜トランジスタとして、pチャネル型薄膜トランジスタを形成する場合は、不純物半導体膜113は、ボロンが添加された微結晶シリコン、ボロンが添加されたアモルファスシリコン等で形成する。なお、半導体膜111と、のちに形成する配線129a、129bとがオーミックコンタクトをする場合は、不純物半導体膜113を形成しなくともよい。不純物半導体膜113は、プラズマCVD装置の反応室内において、シリコンを含む堆積性気体と、水素と、ホスフィン水素希釈またはシラン希釈とを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体を水素で希釈して、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。なお、p型の薄膜トランジスタを作製する場合は、不純物半導体膜113として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。また、不純物半導体膜113を、リンが添加された微結晶シリコン、またはボロンが添加された微結晶シリコンで形成する場合は、半導体膜111と、不純物半導体膜113との間に、微結晶半導体膜、代表的には微結晶シリコン膜を形成することで、界面の特性を向上させることができる。この結果、不純物半導体膜113と、半導体膜111との界面に生じる抵抗を低減することができる。この結果、薄膜トランジスタのソース領域、半導体膜、及びドレイン領域を流れる電流量を増加させ、オン電流及び電界効果移動度の増加が可能となる。レジストで形成されるマスク115はフォトリソグラフィ工程により形成することができる。次に、レジストで形成されるマスク115を用いて、第1の微結晶半導体膜107、第2の微結晶半導体膜109、半導体膜111、及び不純物半導体膜113をエッチングする。この工程により、第1の微結晶半導体膜107、第2の微結晶半導体膜109、半導体膜111、及び不純物半導体膜113を素子毎に分離し、島状の第1の半導体積層体半導体積層体117とする。及び島状の第2の不純物半導体膜不純物半導体膜121とする。を形成する。なお、半導体積層体117は、第1の微結晶半導体膜107、第2の微結晶半導体膜109、及び半導体膜111それぞれの一部であり、第1の微結晶半導体膜107、第2の微結晶半導体膜109、及び半導体膜111の微結晶半導体領域それぞれの一部を含む微結晶半導体領域117aと、及び半導体膜111の非晶質半導体領域の一部を含む非晶質半導体領域117bとを有する。この後、レジストで形成されるマスク115を除去する図1D参照。。次に、不純物半導体膜121上に導電膜127を形成する図5A参照。。導電膜127は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金ゲート電極103に用いることができるAl-Nd合金等により形成してもよい。ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。そして、ドナーとなる不純物元素が添加された結晶性シリコンと接する側の膜を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としてもよい。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物で挟んだ積層構造としてもよい。導電膜127は、CVD法、スパッタリング法または真空蒸着法を用いて形成する。また、導電膜127は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。次に、フォトリソグラフィ工程によりレジストで形成されるマスクを形成し、当該レジストで形成されるマスクを用いて導電膜127をエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを形成する図5B参照。。導電膜127のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線129a、129bの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。次に、不純物半導体膜121及び半導体積層体117の一部をエッチングする。これにより、ソース領域及びドレイン領域として機能する一対の不純物半導体膜131a、131bを形成する。また、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133を形成する。このとき、微結晶半導体領域133aが露出されるように半導体積層体117をエッチングすることで、配線129a、129bで覆われる領域では微結晶半導体領域133a及び非晶質半導体領域133bが積層され、配線129a、129bで覆われず、かつゲート電極と重なる領域においては、微結晶半導体領域133aが露出する半導体積層体133となる。エッチングにおいてドライエッチングを用いることで、配線129a、129bの端部と、不純物半導体膜131a、131bの端部とが揃うが、導電膜127をウェットエッチングし、不純物半導体膜121をドライエッチングすると、配線129a、129bの端部と、不純物半導体膜131a、131bの端部とがずれ、基板表面に対する断面において、配線129a、129bの端部が、不純物半導体膜131a、131bの端部より内側に位置する。上記エッチング工程に加えてさらにドライエッチングを行ってもよい。ドライエッチングの条件は、露出している微結晶半導体領域133a及び非晶質半導体領域133bにダメージが入らず、且つ微結晶半導体領域133a及び非晶質半導体領域133bに対するエッチングレートが低い条件を用いる。つまり、露出している微結晶半導体領域133a及び非晶質半導体領域133b表面にほとんどダメージを与えず、且つ露出している微結晶半導体領域133a及び非晶質半導体領域133bの厚さがほとんど減少しない条件を用いる。エッチングガスとしては、代表的にはCl2、CF4、またはN2等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマICP:InductivelyCoupledPlasma方式、容量結合型プラズマCCP:CapacitivelyCoupledPlasma方式、電子サイクロトン共鳴プラズマECR:ElectronCyclotronResonance方式、反応性イオンエッチングRIE:ReactiveIonEtching方式等を用いることができる。次に、微結晶半導体領域133a及び非晶質半導体領域133bの表面にプラズマ処理、代表的には水プラズマ処理、酸素プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理等を行う。水プラズマ処理は、水蒸気H2O蒸気に代表される、水を主成分とするガスを反応空間に導入し、プラズマを生成して、行うことができる。この後、レジストで形成されるマスクを除去する。なお、当該レジストで形成されるマスクの除去は、不純物半導体膜121及び第1の半導体積層体117のドライエッチング前に行ってもよい。上記したように、微結晶半導体領域133a及び非晶質半導体領域133bを形成した後に、微結晶半導体領域133a及び非晶質半導体領域133bにダメージを与えない条件で更なるドライエッチングを行うことで、露出した微結晶半導体領域133a及び非晶質半導体領域133b上に存在する残渣などの不純物を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、レジストで形成されるマスクの残渣を除去すると共に、微結晶半導体領域133aの欠陥を低減することができる。また、上記プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。以上の工程により、チャネル領域が微結晶半導体膜で形成されるシングルゲート型の薄膜トランジスタを作製することができる。また、オフ電流が低く、オン電流及び電界効果移動度が高いシングルゲート型の薄膜トランジスタを生産性高く作製することができる。次に、絶縁膜137第2のゲート絶縁膜ともいう。を形成する。絶縁膜137は、ゲート絶縁膜105と同様に形成することができる。次に、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて絶縁膜137に開口部図示しない。を形成する。次に、バックゲート電極139第2のゲート電極ともいう。を形成する図5C参照。。バックゲート電極139は、配線129a、129bと同様に形成することができる。また、バックゲート電極139は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いて形成することができる。また、バックゲート電極139は、透光性を有する導電性高分子導電性ポリマーともいう。を含む導電性組成物を用いて形成することができる。バックゲート電極139は、シート抵抗が10000Ω/□以下であって、且つ波長550nmにおける透光率が70以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.1Ωcm以下であることが好ましい。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはポリアニリン、ポリピロールおよびポリチオフェンから選択される2種以上の共重合体またはその誘導体などがある。バックゲート電極139は、スパッタリング法により、上記材料のいずれかを用いた薄膜を形成した後、フォトリソグラフィ工程によって形成したレジストで形成されるマスクを用いて上記薄膜をエッチングすることで、形成できる。また、透光性を有する導電性高分子を含む導電性組成物を塗布または印刷した後、焼成して形成することができる。次に、薄膜トランジスタの平面図である図6を用いて、バックゲート電極の形状を説明する。図6Aに示すように、バックゲート電極139は、上面形状において、ゲート電極103と平行に形成することができる。この場合、バックゲート電極139に印加する電位と、ゲート電極103に印加する電位とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。また、図6Bに示すように、バックゲート電極139は、ゲート電極103に接続させることができる。即ち、ゲート絶縁膜105及び絶縁膜137に形成した開口部150において、ゲート電極103及びバックゲート電極139が接続する構造とすることができる。この場合、バックゲート電極139に印加する電位と、ゲート電極103に印加する電位とは、等しい。この結果、半導体膜において、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。また、図6Cに示すように、バックゲート電極139は、ゲート電極103と接続せず、フローティングでもよい。バックゲート電極139に電位を印加せずとも、チャネル領域が、微結晶半導体領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。さらには、図6Dに示すように、バックゲート電極139は、絶縁膜137を介して配線129a、129bと重畳してもよい。ここでは、図6Aに示す構造のバックゲート電極139を用いて示したが、図6B及び図6Cに示すバックゲート電極139も同様に配線129a、129bと重畳してもよい。本実施の形態に示すデュアルゲート型の薄膜トランジスタは、キャリアが流れるチャネル領域が微結晶半導体領域133aのゲート絶縁膜105側の界面近傍と、絶縁膜137側の界面近傍との2箇所となる。また、微結晶半導体膜において、ゲート絶縁膜105側は結晶粒と当該結晶粒の間を充填する非晶質半導体が形成され、絶縁膜137側は結晶性の高い微結晶半導体で形成される。また、微結晶半導体膜における結晶粒の隙間を低減し、且つ、結晶性を高めることが可能であるため、キャリアの移動量が増加し、オン電流及び電界効果移動度を高めることができる。また、微結晶半導体領域133aと、不純物半導体膜131a、131bの間に、非晶質半導体領域133bを有する。このため、薄膜トランジスタのオフ電流を低減することができる。以上のことから、薄膜トランジスタの面積を小さくすることが可能であり、半導体装置への高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示す薄膜トランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能である。実施の形態2本実施の形態では、実施の形態1と比較して、さらに、オフ電流の低減が可能な薄膜トランジスタの作製方法について、図1及び図7を用いて説明する。実施の形態1と同様に、図1A乃至図1Cの工程を経て、図7Aに示すように、半導体積層体117を形成する。次に、レジストで形成されるマスク115を残存させたまま、半導体積層体117の側面をプラズマ123に曝すプラズマ処理を行う。ここでは、酸化ガスまたは窒化ガス雰囲気でプラズマを発生させて、半導体積層体117をプラズマ123に曝す。酸化ガスとしては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。また、窒化ガスとしては、窒素、アンモニア、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。酸化ガスまたは窒化ガス雰囲気でプラズマを発生させることで、酸素ラジカルまたは窒素ラジカルが発生する。当該ラジカルは半導体積層体117と反応し、半導体積層体117の側面に障壁領域である絶縁領域を形成することができる。なお、プラズマを照射する代わりに、紫外光を照射し、酸素ラジカルまたは窒素ラジカルを発生させてもよい。また、酸化ガスとして、酸素、オゾン、水蒸気、酸素及び水素の混合気体を用いると、図7Bに示すように、プラズマ照射によりレジストが後退し、上面の面積が縮小したマスク115aが形成される。このため、当該プラズマ処理により、半導体積層体117の側壁と共に、露出された不純物半導体膜121が酸化し、半導体積層体117の側壁及び不純物半導体膜121の側壁及び上面の一部にも障壁領域である絶縁領域125aが形成される。次に、実施の形態1に示すように、図5A及び図5Bと同様の工程を経て、ソース電極及びドレイン電極として機能する配線129a、129b、ソース領域及びドレイン領域として機能する一対の不純物半導体膜131a、131b、及び微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133を形成する。次に、実施の形態1に示す図5Cと同様の工程を経て、絶縁膜137及びバックゲート電極139を形成する図7C参照。。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。本実施の形態に示すデュアルゲート型の薄膜トランジスタは、キャリアが流れるチャネル領域が微結晶半導体領域133aのゲート絶縁膜105側の界面近傍と、絶縁膜137側の界面近傍との2箇所となるため、キャリアの移動量が増加し、オン電流及び電界効果移動度を高めることができる。また、半導体積層体133及び配線129a、129bの間に障壁領域である絶縁領域を設けることにより、配線129a、129bから半導体積層体133へのホールの注入を抑制することが可能であり、オフ電流が低く、電界効果移動度及びオン電流の高い薄膜トランジスタとなる。このため、薄膜トランジスタの面積を小さくすることが可能であり、半導体装置への高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示す薄膜トランジスタを用いることで、駆動回路の面積を縮小できるため、表示装置の狭額縁化が可能である。実施の形態3本実施の形態では、実施の形態1と比較して、オフ電流を低減できる薄膜トランジスタについて、図8を用いて説明する。実施の形態1と同様に、図1及び図5Aの工程を経て、ゲート絶縁膜105及び半導体積層体117上に導電膜127を形成する。次に、図8Aに示すように、導電膜127上にフォトリソグラフィ工程によりレジストで形成されるマスク141を形成する。次に、図8Bに示すように、レジストで形成されるマスク141を用いて導電膜127及び不純物半導体膜121をそれぞれエッチングして、ソース電極及びドレイン電極として機能する配線129a、129b、ソース領域及びドレイン領域として機能する一対の不純物半導体膜131a、131bを形成する。また、非晶質半導体領域117bの露出部を一部エッチングして、非晶質半導体領域133cを形成する。次に、図8Cに示すように、剥離液を用いてレジストで形成されるマスク141を除去する。次に、図8Dに示すように、配線129a、129bをマスクとして、非晶質半導体領域133c及び微結晶半導体領域117aの一部をエッチングして、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133を形成する。本実施の形態の工程により、レジストで形成されるマスク141を除去する工程において、微結晶半導体領域133aが非晶質半導体領域133cに覆われているため、微結晶半導体領域133aが剥離液、及びレジストの残渣物に触れることがない。また、レジストで形成されるマスク141を除去した後、配線129a、129bを用いて、非晶質半導体領域133cをエッチングして、微結晶半導体領域133aを露出する。このため、剥離液、及びレジストの残渣物に触れた非晶質半導体領域は、バックチャネルには残存しない。この結果、バックチャネルに残存した剥離液、及びレジストの残渣物によるリーク電流が発生しないため、薄膜トランジスタのオフ電流をより低減することができる。なお、本実施の形態では、実施の形態1を用いて説明したが、適宜実施の形態2を用いることができる。実施の形態4薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置表示装置ともいうを作製することができる。また、薄膜トランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。表示装置は表示素子を含む。表示素子としては液晶素子液晶表示素子ともいう、発光素子発光表示素子ともいうを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ELElectroLuminescence、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を形成した後であって、エッチングにより画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源照明装置含むを指す。また、コネクター、例えばFPCFlexibleprintedcircuitもしくはTABTapeAutomatedBondingテープもしくはTCPTapeCarrierPackageが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOGChipOnGlass方式によりIC集積回路が直接実装されたモジュールも全て表示装置に含むものとする。実施の形態5本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍電子ブック、ポスター、デンジタルサイネージ、PIDPublicInformationDisplay、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図9に示す。図9は、電子書籍の一例として、電子書籍2700を示している。例えば、電子書籍2700は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図9では表示部2705に文章を表示し、左側の表示部図9では表示部2707に画像を表示することができる。また、図9では、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。実施の形態6本明細書に開示する半導体装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、またはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。図10Aは、テレビジョン装置の一例として、テレビジョン装置9600を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機9610により行うことができる。リモコン操作機9610が備える操作キー9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことも可能である。図10Bは、デジタルフォトフレームの一例として、デジタルフォトフレーム9700を示している。例えば、デジタルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。なお、デジタルフォトフレーム9700は、操作部、外部接続用端子USB端子、USBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部9703に表示させることができる。また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。図11は携帯型のコンピュータの一例を示す斜視図である。図11の携帯型のコンピュータは、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボード9304を有する下部筐体9302とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部9303を見て入力操作を行うことができる。また、下部筐体9302はキーボード9304の他に入力操作を行うポインティングデバイス9306を有する。また、表示部9303をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハードディスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばUSBの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート9305を有している。上部筐体9301には更に上部筐体9301内部にスライドさせて収納可能な表示部9307を有しており、広い表示画面を実現することができる。また、収納可能な表示部9307の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。表示部9303または収納可能な表示部9307は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。また、図11の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態としたまま、表示部9307をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを閉状態として表示部9303を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。本実施例では、基板上に微結晶シリコン膜を形成したときの平面形状について、図12乃至図14を用いて説明する。ここでは、実施の形態1に示す第1の条件で形成した微結晶シリコン膜を試料Aとし、実施の形態1に示す第2の条件で形成した微結晶シリコン膜を試料Bとし、実施の形態1に示す第1の条件及び第2の条件で積層形成した微結晶シリコン膜を試料Cとする。はじめに、試料A乃至試料Cの作製方法を以下に説明する。基板上に、下地膜として厚さ100nmの酸化窒化シリコン膜を形成した。酸化窒化シリコン膜の堆積条件としては、シランの流量を5sccm、亜酸化窒素の流量を600sccmとし、材料ガスを導入して安定させ、処理室内の圧力を25Pa、基板の温度を280°Cとし、RF電源周波数を13.56MHz、RF電源の電力を30Wとしてプラズマ放電を行う、プラズマCVD法を用いた。次に、酸化窒化シリコン膜上に厚さ30nmの微結晶シリコン膜を形成した。試料A乃至試料Cの微結晶シリコン膜の堆積条件としては、材料ガスのシラン、水素、及びアルゴンを処理室に導入して安定させ、処理室内の圧力を280Pa、基板の温度を280°Cとし、RF電源周波数を13.56MHz、RF電源の電力を50Wとしてプラズマ放電を行う、プラズマCVD法を用いた。また、試料Aのシランの流量を10sccm、水素の流量を1500sccm、アルゴンの流量を1500sccmとした。また、試料Bのシランの流量を7sccm、水素の流量を1500sccm、アルゴンの流量を1500sccmとした。また、試料Cは、試料Aの条件で厚さ3nmの微結晶シリコン膜を形成した後、試料Bの条件で厚さ27nmの微結晶シリコン膜を形成した。試料Aの平面を撮影したTEM写真を図12に示す。なお、TEM写真は、加速電圧を300kVとし、高分解能透過電子顕微鏡日立製作所製H9000-NAR:TEMで観察した高倍率写真である。図12Aは50万倍のTEM像であり、図12Bは、200万倍のTEM像である。図12Bにおいて、格子縞が観察される領域は単結晶とみなせる微小結晶である結晶子であり、その領域の周辺には非晶質領域が形成される。なお、白色で観察される領域は、隣接する結晶粒の隙間である。試料Bの平面を撮影したTEM写真を図13に示す。図13Aは50万倍のTEM像であり、図13Bは、200万倍のTEM像である。図13Bにおいて、結晶粒の粒径が大きくなるものの、結晶粒の間に白色で観察される領域が多数観察される。また、図12Bと比較して、格子縞が観察される領域は結晶領域が多いと共に、コントラストが強い。このことから、第2の条件で微結晶シリコン膜を形成すると、結晶性が高まるもの、結晶粒の間には隙間が形成されることがわかる。試料Cの平面を撮影したTEM写真を図14に示す。図14Aは50万倍のTEM像であり、図14Bは、200万倍のTEM像である。図14Bにおいて、図12B及び図13Bと比較して、格子縞が観察される結晶子が多い。また、図13Bと比較して、結晶粒の間に白色で観察される領域が少ない。このことから、第1の条件及び第2の条件で微結晶シリコン膜を形成することで、結晶性が高く、且つ結晶粒の隙間が低減された微結晶半導体膜を形成することができる。本実施例では、第2の条件で微結晶シリコン膜を形成した薄膜トランジスタ試料Dと、第1の条件で微結晶シリコン膜を形成した後、第2の条件で微結晶シリコン膜を積層形成した薄膜トランジスタ試料Eとの電気特性について説明する。はじめに薄膜トランジスタの作製工程を、図1及び図2を用いて示す。基板101上に下地絶縁膜ここでは図示しない。を形成し、下地絶縁膜上にゲート電極103を形成した。ここでは、基板101として、ガラス基板コーニング製EAGLEXGを用いた。チタンターゲットを流量20sccmのアルゴンイオンでスパッタリングして、厚さ50nmのチタン膜を下地絶縁膜上に形成し、その上にアルミニウムターゲットを流量50sccmのアルゴンイオンでスパッタリングして、厚さ100nmのアルミニウム膜を形成し、その上に、チタンターゲットを流量20sccmのアルゴンイオンでスパッタリングして、厚さ50nmのチタン膜を形成した。次に、チタン膜上にレジストを塗布した後、第1のフォトマスクを用いて露光した後、現像してレジストで形成されるマスクを形成した。次に、当該レジストで形成されるマスクを用いてエッチング処理を行って、ゲート電極103を形成した。ここでは、ICPInductivelyCoupledPlasma:誘導結合型プラズマ装置を用い、ICPパワー600W、バイアスパワー250W、圧力1.2Pa、エッチングガスに流量60sccmの塩化ボロン、流量20sccmの塩素を用いて第1のエッチングを行った後、ICPパワー500W、バイアスパワー50W、圧力2.0Pa、エッチングガスに流量80sccmのフッ化炭素を用いて第2のエッチングを行った。この後、レジストで形成されるマスクを除去した。次に、ゲート電極103及び下地絶縁膜上に、ゲート絶縁膜105を形成した。次に、処理室内から基板を搬出し、処理室内をクリーニングし、アモルファスシリコン膜を保護膜として処理室内に堆積した後、処理室内に基板を搬入した。次に、微結晶半導体膜を形成した。試料Dにおいては、ゲート絶縁膜105として、厚さ110nmの窒化シリコン膜及び厚さ110nmの酸化窒化シリコン膜を形成した。また、試料Eにおいては、ゲート絶縁膜105として、厚さ250nmの窒化シリコン膜及び厚さ30nmの酸化窒化シリコン膜を形成した。窒化シリコン膜の堆積条件としては、シランの流量を40sccm、水素の流量を500sccm、窒素の流量を550sccm、アンモニアの流量を140sccmとして材料ガスを導入して安定させ、処理室内の圧力を100Pa、基板の温度を280°Cとし、RF電源周波数を13.56MHz、RF電源の電力を370Wとしてプラズマ放電を行う、プラズマCVD法を用いた。酸化窒化シリコン膜の堆積条件としては、シランの流量を5sccm、亜酸化窒素の流量を600sccmとし、材料ガスを導入して安定させ、処理室内の圧力を25Pa、基板の温度を280°Cとし、RF電源周波数を13.56MHz、RF電源の電力を30Wとしてプラズマ放電を行う、プラズマCVD法を用いた。試料Dにおいては、ゲート絶縁膜105上に、第2の条件を用いて、微結晶半導体膜として、厚さ70nmの微結晶シリコン膜を形成した。試料Eにおいては、図1Aに示すように、ゲート絶縁膜105上に、第1の微結晶半導体膜107として、第1の条件を用いて厚さ3nmの微結晶シリコン膜を形成した後、図1Bに示すように、第2の微結晶半導体膜109として、第2の条件を用いて厚さ67nmの微結晶シリコン膜を形成した。微結晶半導体膜の第1の条件としては、シランの流量を10sccm、水素の流量を1500sccmシランの流量に対する水素の流量は150倍、アルゴンの流量を1500sccmとして材料ガスを導入して安定させ、処理室内の圧力を280Pa、基板の温度を280°Cとし、RF電源周波数を13.56MHz、RF電源の電力を50Wとしてプラズマ放電を行う、プラズマCVD法を用いた。微結晶半導体膜の第2の条件としては、シランの流量を7sccm、水素の流量を1500sccmシランの流量に対する水素の流量は214倍、アルゴンの流量を1500sccmとして材料ガスを導入して安定させ、処理室内の圧力を280Pa、基板の温度を280°Cとし、RF電源周波数を13.56MHz、RF電源の電力を50Wとしてプラズマ放電を行う、プラズマCVD法を用いた。次に、微結晶半導体膜上に半導体膜111を形成し、半導体膜111上に不純物半導体膜113を形成した。半導体膜111の堆積条件としては、シランの流量を40sccm、1000ppmアンモニア水素希釈の流量を125sccm、水素の流量を1375sccm、アルゴンの流量を2000sccmとして材料ガスを導入して安定させ、処理室内の圧力を280Pa、基板の温度を280°Cとし、RF電源周波数を13.56MHz、RF電源の電力を100Wとしてプラズマ放電を行う、プラズマCVD法を用い、厚さ80nmのシリコン膜を形成した。不純物半導体膜113として、リンが添加されたアモルファスシリコン膜を、厚さ50nm形成した。このときの堆積条件は、堆積温度を280°C、シランの流量を100sccm、0.5ホスフィン水素希釈の流量を170sccm、圧力170Pa、RF電源周波数を13.56MHz、RF電源の電力を60Wとしてプラズマ放電を行う、プラズマCVD法を用いた。次に、不純物半導体膜113上にレジストを塗布した後、第2のフォトマスクを用いて露光し、現像してレジストで形成されるマスク115を形成した。ここまでの工程を図1Cに示す。当該レジストで形成されるマスクを用いて、微結晶半導体膜、半導体膜111、不純物半導体膜113をエッチングして、微結晶半導体領域117a及び非晶質半導体領域117bを有する半導体積層体117、不純物半導体膜121を形成した。ここでは、ICP装置を用い、ソースパワー1000W、バイアスパワー80W、圧力1.51Pa、エッチングガスに流量100sccmの塩素を用いたエッチングを行った。この後、レジストで形成されるマスクを除去した図1D参照。。次に、図5Aに示すように、ゲート絶縁膜105、半導体積層体117、不純物半導体膜121を覆う導電膜127を形成した。ここでは、チタンターゲットを流量20sccmのアルゴンイオンでスパッタリングして、厚さ50nmのチタン膜を形成し、その上にアルミニウムターゲットを流量50sccmのアルゴンイオンでスパッタリングして、厚さ200nmのアルミニウム膜を形成し、その上に、チタンターゲットを流量20sccmのアルゴンイオンでスパッタリングして、厚さ50nmのチタン膜を形成した。次に、導電膜127上にレジストを塗布した後、第3のフォトマスクを用いて露光し、現像してレジストで形成されるマスクを形成した。当該レジストで形成されるマスクを用いて導電膜127をドライエッチングして、配線129a及び配線129bを形成した。次に、不純物半導体膜121をドライエッチングしてソース領域及びドレイン領域として機能する一対の不純物半導体膜131a、131bを形成し、更には、半導体積層体117を一部エッチングし、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133を形成した。ここでは、ICPパワー450W、バイアスパワー100W、圧力1.9Pa、エッチングガスに流量60sccmの塩化ホウ素及び流量20sccmの塩素を用いたエッチングを行った。なお、半導体積層体117の表面から100nm~120nmをエッチングし、半導体積層体133の配線129a、129bに覆われない領域の厚さを30~50nmとした。なお、本実施例では、ソース電極及びドレイン電極として機能する配線129a、129bの平面形状は、直線型である。次に、半導体積層体133表面にフッ化炭素プラズマを照射し、半導体積層体133表面に残留する不純物を除去した。ここでは、ソースパワー1000W、バイアスパワー0W、圧力0.67Pa、エッチングガスに流量100sccmのフッ化炭素を用いたエッチング条件を用いた。次に、半導体積層体133表面に水プラズマを照射し、半導体積層体133表面の欠陥を低減すると共に、ソース領域及びドレイン領域の絶縁性を高めた。ここでは、ソースパワー1800W、圧力66.5Pa、流量300sccmの水蒸気の導入により発生したプラズマを半導体積層体133に照射した。この後、レジストで形成されるマスクを除去した。ここまでの工程を、図5Bに示す。次に、絶縁膜137として、窒化シリコン膜を形成した。このときの堆積条件は、シランの流量を20sccm、アンモニアの流量を220sccm、窒素の流量を450sccm、水素の流量を450sccmとして材料ガスを導入し、処理室内の圧力を160Pa、基板の温度を250°Cとし、200Wの出力によりプラズマ放電を行って、厚さ300nmの窒化シリコン膜を形成した。次に、絶縁膜137上にレジストを塗布した後、第4のフォトマスクを用いて露光し、現像してレジストで形成されるマスクを形成した。当該レジストで形成されるマスクを用いて絶縁膜の一部をドライエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを露出した。また、絶縁膜137及びゲート絶縁膜105の一部をドライエッチングして、ゲート電極103を露出した。この後、レジストで形成されるマスクを除去した。次に、絶縁膜137上に導電膜を形成した後、導電膜上にレジストを塗布し、第5のフォトマスクを用いて露光し、現像してレジストで形成されるマスクを形成した。当該レジストで形成されるマスクを用いて導電膜の一部をウェットエッチングして、バックゲート電極139を形成した。ここでは、導電膜として、スパッタリング法により厚さ50nmの酸化珪素を含むインジウム錫酸化物を形成した後、ウェットエッチング処理によりバックゲート電極139を形成した。なお、図示しないが、バックゲート電極139は、ゲート電極103と接続している。この後、レジストで形成されるマスクを除去した。以上の工程により、デュアルゲート型薄膜トランジスタを作製した図5C参照。。次に、試料Dの薄膜トランジスタの電流電圧特性を測定した結果を図15に示し、試料Eの薄膜トランジスタの電流電圧特性を測定した結果を図16に示す。また、図15及び図16において、Aは、ゲート電極103のみに上記ゲート電圧を印加した時の電気特性を示し、Bは、ゲート電極103及びバックゲート電極139に上記ゲート電圧を印加したときの電気特性を示す。また、試料D及び試料Eの薄膜トランジスタにおいて、ドレイン電圧が10Vで、ゲート電圧が15Vのときのオン電流Ionと示す。、最小オフ電流Ioffminと示す。、最小オフ電流のゲート電圧-10Vのときのオフ電流Ioffと示す。、しきい値電圧Vthと示す。、S値S-valueと示す。、最小オフ電流に対するオン電流の比Ion/Ioff_minと示す。、ドレイン電圧が10Vのときの電界効果移動度μFE_satと示す。を表1に示す。また、試料D及び試料Eにおいて、ゲート電極103のみに上記ゲート電圧を印加したときのそれぞれの値をbottomgateの欄に示し、ゲート電極103及びバックゲート電極139に上記ゲート電圧を印加したときのそれぞれの値をdualgateの欄に示す。試料Dにおいて、bottomgate型の薄膜トランジスタに対するdualgate型の薄膜トランジスタの電界効果移動度は1.79倍である。一方、試料Eにおいて、同様の電界効果移動度は1.89倍である。第1の条件で第1の微結晶半導体膜を形成した後、第2の条件で第2の微結晶半導体膜を形成することで、微結晶半導体膜における結晶粒の隙間を低減し、且つ、ゲート電極側と共にバックゲート電極側の結晶性を高めることが可能であり、薄膜トランジスタの電界効果移動度を高めることができる。このため、表示装置において当該薄膜トランジスタを画素のスイッチングに用いることで、コントラストが高く、画質の良好な表示装置となる。さらに、当該薄膜トランジスタの面積を縮小することが可能であるため、当該薄膜トランジスタを用いて駆動回路を作製することで、表示装置の狭額縁化が可能である。"