"平行な表裏面および該表裏面に直交する四側面からなる矩形状の基板と、該基板の表面における一側面近傍に設けられた第1表面電極と、前記基板の表面における前記一側面に平行な側面近傍に設けられた第2表面電極と、前記第1表面電極に対向する、前記基板の裏面に設けられた第1裏面電極と、前記第2表面電極に対向する、前記基板の裏面に設けられた第2裏面電極と、前記基板の表面に実装され、前記第1表面電極に接続する第1外部電極、および前記第2表面電極に接続する第2外部電極を有する直方体形状のチップ部品と、前記基板の側部または角部に設けられ、前記第1表面電極および前記第1裏面電極を導通する第1接続導体と、前記基板の側部または角部に設けられ、前記第2表面電極および前記第2裏面電極を導通する第2接続導体と、を備え、前記基板に実装された前記チップ部品側となる前記第1表面電極および前記第2表面電極には、前記基板の縁部全周または縁部の部分的に保護膜が形成されている、ことを特徴とするチップ部品構造体。前記四側面の何れか一つの側面、または二つの側面がなす角部に形成され、少なくとも一部が前記第1表面電極および前記第1裏面電極の間に位置し、前記表裏面の法線方向に沿って形成された第1溝部と、前記四側面の何れか一つの側面、または二つの側面がなす角部に形成され、少なくとも一部が前記第2表面電極および前記第2裏面電極の間に位置し、前記表裏面の法線方向に沿って形成された第2溝部と、をさらに備え、前記第1接続導体は前記第1溝部の内周面に形成され、前記第2接続導体は前記第2溝部の内周面に形成されている、ことを特徴とする請求項1に記載のチップ部品構造体。前記第1表面電極は、平板状であって、少なくとも一側面が、前記第1溝部が形成された前記基板の側面と面一となるよう、前記基板の表面に設けられており、前記第2表面電極は平板状であって、少なくとも一側面が、前記第2溝部が形成された前記基板の側面と面一となるよう、前記基板の表面に設けられていることを特徴とする請求項2に記載のチップ部品構造体。前記第1表面電極および前記第2表面電極はそれぞれ、三側面が前記基板の三側面と面一となって設けられている、ことを特徴とする請求項3に記載のチップ部品構造体。前記チップ部品は、複数のセラミック層と内部電極とが交互に積層され、対向する両端部に前記第1外部電極および前記第2外部電極が形成されたセラミック積層体、を備える積層セラミックコンデンサであって、前記積層セラミックコンデンサは、前記基板の表面と前記内部電極が平行になるように実装されている、ことを特徴とする請求項1から4の何れか一つに記載のチップ部品構造体。平行な表裏面および該表裏面に直交する四側面からなる基板の表面における一方向の両端部に形成された一対の表面電極と、チップ部品が有する一対の外部電極とを接続して、前記チップ部品を前記基板の表面に実装したチップ部品構造体の製造方法において、前記基板の表面に所定の間隔で、前記表面電極となるべき第1および第2導電性パターンを形成し、前記第1および第2導電性パターンに、前記基板と共に貫通する貫通孔をそれぞれ形成し、該貫通孔の内周面に導体を形成し、前記第1および第2導電性パターンの表面であって、前記貫通孔を通過する直線上に保護膜を形成し、形成した前記保護膜に沿って前記第1および第2導電性パターンおよび前記基板をカットする、ことを特徴とする製造方法。しかしながら、上述の特許文献2の構成では、インターポーザーにおける下面電極の配列方向と、上面電極の配列方向が交差する、すなわち積層セラミックコンデンサの外部電極の配列方向とインターポーザーの回路基板への実装電極の配列方向とが交差するという、特殊な構造を用いている。したがって、積層セラミックコンデンサを回路基板へ直接実装して振動音が発生した場合に、特許文献2のようにインターポーザーを用いたとき、ランドパターンの変更等を要することになる。このようなランドパターンの変更は、高密度実装が要求される現在の回路基板では困難であった。そこで、より容易に構造設計や実装が行えることが望まれている。また、一般的に、インターポーザー等は、電極を形成した基板に積層セラミックコンデンサを実装し、カットすることで製造されるが、電極部分をカットすることでバリが発生し、その発生したバリがインターポーザーの実装時におけるはんだ付けの障害となり、実装時におけるインターポーザーと積層セラミックコンデンサとの接続信頼性が劣化するおそれがある。したがって、本発明の目的は、構造設計や実装が容易で、従来の一般的な実装構造と同等の実装強度を有するチップ部品構造体及び製造方法を実現することにある。本発明に係るチップ部品構造体は、平行な表裏面および該表裏面に直交する四側面からなる矩形状の基板と、該基板の表面における一側面近傍に設けられた第1表面電極と、前記基板の表面における前記一側面に平行な側面近傍に設けられた第2表面電極と、前記第1表面電極に対向する、前記基板の裏面に設けられた第1裏面電極と、前記第2表面電極に対向する、前記基板の裏面に設けられた第2裏面電極と、前記基板の表面に実装され、前記第1表面電極に接続する第1外部電極、および前記第2表面電極に接続する第2外部電極を有する直方体形状のチップ部品と、前記基板の側部または角部に設けられ、前記第1表面電極および前記第1裏面電極を導通する第1接続導体と、前記基板の側部または角部に設けられ、前記第2表面電極および前記第2裏面電極を導通する第2接続導体と、を備え、前記基板に実装された前記チップ部品側となる前記第1表面電極および前記第2表面電極には、前記基板の縁部全周または縁部の部分的に保護膜が形成されている、ことを特徴とする。この構成では、第1表面電極および第2表面電極の縁部に沿って保護膜例えばレジスト膜が形成されているため、製造工程で表面電極を形成するために導電性パターンをカットする工程で、カット部分にバリが発生することを防止できる。これにより、バリにより生ずるインターポーザー実装時のはんだ付けの障害やインターポーザーとチップ部品との接続信頼性の劣化などを抑制できる。また、保護膜がインターポーザーに形成されているので、表面実装機を用いてチップ部品集合体を回路基板に実装する際、保護膜がチップ部品集合体の縁部を保護する役割も兼ねるため、チップ部品集合体が欠けたり、割れたりすることを抑制でき、チップ部品集合体を回路基板へ実装しやすくなる。本発明に係るチップ部品構造体は、前記四側面の何れか一つの側面、または二つの側面がなす角部に形成され、少なくとも一部が前記第1表面電極および前記第1裏面電極の間に位置し、前記表裏面の法線方向に沿って形成された第1溝部と、前記四側面の何れか一つの側面、または二つの側面がなす角部に形成され、少なくとも一部が前記第2表面電極および前記第2裏面電極の間に位置し、前記表裏面の法線方向に沿って形成された第2溝部と、をさらに備え、前記第1接続導体は前記第1溝部の内周面に形成され、前記第2接続導体は前記第2溝部の内周面に形成されている、構成が好ましい。この構成では、基板の側面または角部に溝部を形成していることで、例えば回路基板にチップ部品構造体を半田等の接合剤により実装する場合、接合剤が溝部に逃げる量が多くなり、接合剤が表面電極へぬれ上がる量を抑制できる。その結果、チップ部品が印加電圧の変化に起因して歪みが生じた場合に、接合剤がその歪みが生じた領域に付着し難くできる。また、表面電極の縁部に沿って保護膜が形成されているため、製造工程で表面電極を形成するために導電性パターンをカットする工程で、カット部分にバリが発生することを防止できる。これにより、バリにより生ずるインターポーザー実装時のはんだ付けの障害やインターポーザーとチップ部品との接続信頼性の劣化などを抑制できる。本発明に係るチップ部品構造体において、前記第1表面電極は、平板状であって、少なくとも一側面が、前記第1溝部が形成された前記基板の側面と面一となるよう、前記基板の表面に設けられており、前記第2表面電極は平板状であって、少なくとも一側面が、前記第2溝部が形成された前記基板の側面と面一となるよう、前記基板の表面に設けられている構成でもよい。この構成では、表面電極が、溝部が形成された基板の側面と面一となっている。これにより、小片化のチップ部品構造体の製造が可能となる。本発明に係るチップ部品構造体において、前記第1表面電極および前記第2表面電極はそれぞれ、三側面が前記基板の三側面と面一となって設けられている構成でもよい。この構成では、表面電極が、溝部が形成された基板の側面と、その側面に直交する基板の二側面との両方に面一となっている。これにより、より小片化のチップ部品構造体の製造が可能となる。本発明に係るチップ部品構造体において、前記チップ部品は、複数のセラミック層と内部電極とが交互に積層され、対向する両端部に前記第1外部電極および前記第2外部電極が形成されたセラミック積層体、を備える積層セラミックコンデンサであって、前記積層セラミックコンデンサは、前記基板の表面と前記内部電極が平行になるように実装されている構成でもよい。この構成では、積層セラミックコンデンサの実装する方向を規制することにより、印加電圧の変化による積層セラミックコンデンサの歪みが大きい領域に、はんだ等からなる接合剤が付着することを防止できる。また、平板状のインターポーザーを用いて、当該インターポーザー上に積層セラミックコンデンサを実装する構造であるので、構造設計や実装が容易で、従来の一般的な実装構造と同等の実装強度および電気特性を実現できる。この発明に示すチップ部品構造体を用いて積層セラミックコンデンサを回路基板へ実装すれば、実装時の接合剤による接合の障害、または、インターポーザーとチップ部品との接続信頼性の劣化などを抑制できる。また、構造が簡素で小型化が可能であり、回路基板への実装構造が容易となる。さらに、従来の一般的な実装構造と同等の実装強度および電気特性を確保することもできる。本発明の実施形態に係るチップ部品構造体について、図を参照して説明する。図1Aは実施形態に係るチップ部品構造体10の外観斜視図であり、図1Bはチップ部品構造体10の実装状態斜視図である。図2は実施形態に係るチップ部品構造体10の四面図であり、図2Aは平面図、図2Bは第1長手面側側面図、図2Cは第2短手面側側面図、図2Dは裏面図である。図3は実施形態に係るチップ部品構造体10の実装状態を示す第1側面図および第2側面図である。チップ部品構造体10は、積層セラミックコンデンサチップ部品20とインターポーザー30を備える。積層セラミックコンデンサ20は、平板状からなる複数の内部電極200が、誘電体層を挟んで所定枚数積層された直方体状のセラミック積層体21を備える。セラミック積層体21の長手方向の両端には、それぞれ異なる内部電極200に接続する第1外部電極221および第2外部電極222が形成されている。第1外部電極221および第2外部電極222は、長手方向の両端面のみでなく、当該長手方向の両端面から短手方向長手方向に直交する方向の両端面および天面および底面にかけて広がるように形成されている。第1外部電極221および第2外部電極222には、耐腐食性や導電性を加味して所定の金属メッキが施されている。このように形成される積層セラミックコンデンサ20は、例えば、長さ長手方向×幅短手方向が、3.2mm×1.6mm、2.0mm×1.25mm、1.6mm×0.8mm、1.0mm×0.5mm、0.6mm×0.3mm等の寸法で形成されている。インターポーザー30は、基板31を備える。基板31は、例えば0.5mm程度~1.0mm程度の厚みからなる絶縁性樹脂により形成されている。基板31は、平板面である第1主面および第2主面に直交する方向法線方向から見て、積層セラミックコンデンサ20と相似な略矩形状に形成されている。基板31は、法線方向から見て、長手方向および短手方向ともに、積層セラミックコンデンサ20よりも大きく形成されている。例えば、積層セラミックコンデンサ20の長さおよび幅に対して所定の割合ではみ出すような大きさや、積層セラミックコンデンサ20の外周に対して所定長さはみ出す形状で形成されている。以下の説明では、基板31の短手方向に沿った側面を短手側面といい、長手方向に沿った側面を長手側面という。また、積層セラミックコンデンサ20が実装される基板31の表面を第1主面といい、第1主面に平行で、外部回路基板90に実装される基板31の裏面を第2主面という。基板31の短手側面には、短手方向の略中央位置に、凹部溝部310が、それぞれ形成されている。凹部310は、法線方向から見て、所定の径からなる円弧形状であって、基板31の厚み方向に貫通している。この凹部310は、基板31の第1主面および第2主面に形成される後述の電極と接している。各凹部310は、積層セラミックコンデンサ20の第1外部電極221および第2外部電極222の底面下に、円弧の中間部が入り込む形状で形成されている。言い換えれば、法線方向から見て、各凹部310は、円弧の中間部が積層セラミックコンデンサ20と重なるように形成されている。また、他の表現で示せば、積層セラミックコンデンサ20は、両端の第1外部電極221および第2外部電極222がそれぞれ凹部310の中間部に重なるように実装されている。基板31の第1主面には、第1表面電極321および第2表面電極331が形成されている。第1表面電極321および第2表面電極331は、長辺および短辺からなる長方形状の表裏面を有する平板状である。第1表面電極321および第2表面電極331の表面には積層セラミックコンデンサ20が実装され、裏面が基板31に接合している。第1表面電極321と第2表面電極331は、長辺側の一側面が、基板31の短手側面と一致し、基板31の長手方向に離間して設けられている。基板31の短手側面および長手側面に沿った第1表面電極321の表面の縁部分には、ライン状のレジスト膜保護膜321Aが形成されている。同様に、基板31の短手側面および長手側面に沿った第1表面電極331の表面の縁部分には、ライン状のレジスト膜331Aが形成されている。第1表面電極321および第2表面電極331は、製造工程において、電解めっき法による電極表面処理が施された一つの電極パターンがカットされて形成されている。レジスト膜321A,331Aは、その製造工程において、電極パターンをカットする際にカット部分に発生するバリを防止している。レジスト膜321A,331Aの厚みは適宜変更可能であるが、パターン上で15μm以上あることが好ましい。また、バリ防止のためにレジスト膜321A,331Aを形成しているが、バリの発生を抑制できる樹脂膜であれば適宜変更可能である。なお、第1表面電極321および第2表面電極331の形状は、積層セラミックコンデンサ20の外部電極形状に応じて、適宜設定すればよい。このようにすれば、積層セラミックコンデンサ20をインターポーザー30に実装する際に、所謂セルフアライメントの効果を得ることができ、インターポーザー30上の所望とする位置に積層セラミックコンデンサ20を実装できる。そして、この効果により、外部回路基板90からのはんだのぬれ上がり防止効果がより確実に得られる。基板31の第2主面には、第1裏面電極322および第2裏面電極332が形成されている。第1裏面電極322は、第1表面電極321に対向するように形成されている。第2裏面電極332は、第2表面電極322に対向するように形成されている。第1裏面電極322および第2裏面電極332は、短手方向に沿って両端の所定長さが非形成部となるような形状で形成されている。なお、第1裏面電極322および第2裏面電極332の形状は、当該チップ部品構造体10が実装される外部回路基板90の実装用ランド901の形状に応じて、適宜設定すればよい。凹部310の内周面には接続導体343が形成されている。接続導体343によって、第1表面電極321と第1裏面電極322が導通し、第2表面電極331と第2裏面電極332が導通する。このような構造のインターポーザー30に対して、図1~図3に示すように、積層セラミックコンデンサ20を、内部電極200の平板面が、インターポーザー30の第1主面および第2主面と平行になるように実装する。積層セラミックコンデンサ20の第1外部電極221は、インターポーザー30の第1表面電極321上に実装される。積層セラミックコンデンサ20の第2外部電極222は、インターポーザー30の第2表面電極331上に実装される。この際、第1外部電極221と第1表面電極321との接合、および、第2外部電極222と第2表面電極331との接合は、第1外部電極221と第2外部電極222の実装面側において、第1外部電極221と第2外部電極222の金属メッキ例えば錫メッキの再溶融により、実現される。これにより、第1外部電極221と第1表面電極321との間に接合層41が形成されて電気的、機械的に接続し、第2外部電極222と第2表面電極331との間に接合層41が形成されて電気的、機械的に接続する。なお、第1表面電極321および第2表面電極331に、外部電極同様の金属メッキを予め行っていれば、第1表面電極321および第2表面電極331の金属メッキも含めて接続される。また、積層セラミックコンデンサ20とインターポーザー30との接合は、第1、第2外部電極221,222の金属メッキやインターポーザー30の金属メッキを用いず、接合剤例えば、はんだによって行ってもよい。このように形成されたチップ部品構造体10は、図1Bおよび図3に示すように、外部回路基板90へ実装される。この際、第1裏面電極322および第2裏面電極332が、外部回路基板90の各実装用ランド901に接続するように、実装される。第1裏面電極322および第2裏面電極332と各実装用ランド901との接続には、接合剤例えば、はんだ400を用いる。このような接合剤400による接合では、少なくとも外部回路基板90の実装用ランド901からインターポーザー30の凹部310の接続導体343にかけてフィレットが形成されるように、接合を行う。このようにフィレットを形成することで、チップ部品構造体10の実装時の浮きを防止したり、接合強度を確保できたり、接合状態不良を目視確認することができるため、非常に有効である。なお、接合剤400は、はんだが好適であるが、はんだ以外でも適切なぬれ性を有し導電性を有する接合剤であれば、他の材料を用いてもよい。このような接合剤400による接合を行うと、供給される接合剤の量が多かった場合、凹部310の接続導体343でフィレットを形成する以上に、当該接続導体343を介してインターポーザー30の上面側まで接合剤400がぬれ上がってくることが考えられる。しかしながら、本実施形態の構成では、インターポーザー30の両端が、積層セラミックコンデンサ20の両端から離間しているため、接合剤400がインターポーザー30の上面側までぬれ上がっても、第1、第2外部電極221、222まで到達しにくい。したがって、第1、第2外部電極221、222の主面積層セラミックコンデンサ20の長手方向の両端面にまでぬれ上がる接合剤400の量を抑制できる。さらに、積層セラミックコンデンサ20の底面側まで入り込む凹部310を備え、当該凹部310にのみ接続導体343が形成されているため、接合剤400がインターポーザー30の表面にぬれ上がる過程で、積層セラミックコンデンサ20の底面を介することになり、第1、第2外部電極221、222の表面までぬれ上がる接合剤400の量をさらに抑制することができる。したがって、本実施形態の構成を用いれば、外部回路基板90の実装用ランド901に積層セラミックコンデンサ20を直接実装する程度の接合剤400の量であれば、積層セラミックコンデンサ20の第1、第2外部電極221、222の表面へのはんだのぬれ上がり量を抑制することができる。以下に、上述のチップ部品構造体10の製造方法について説明する。図4はチップ部品構造体10の製造時における一の製造工程を説明するための模式図である。Ag等を含み、一方向に長い帯状の導電性パターン300を絶縁性基板上に形成する。導電性パターン300は、小片にカットされることで、完成品の第1表面電極321および第2表面電極331となる。導電性パターン300には、電解めっき法により形成された金属膜が形成される。その後、導電性パターン300に、長手方向に沿って所定の間隔で円形状の貫通孔310A完成品おける凹部310を形成する。また、形成した貫通孔310AにCuまたはAgを主成分とする導体ペーストを充填して、貫通孔310Aの内壁に金属メッキ完成品おける接続導体343を形成する。導電性パターン300の中心線に沿ってグリーンレジストRを塗布する。また、導電性パターン300に形成した貫通孔310Aの間にも、幅方向に沿ってグリーンレジストRを塗布する。次に、第1外部電極221および第2外部電極222を導電性パターン300第1表面電極321および第2表面電極331に接続して、図中の点線で示すように、積層セラミックコンデンサ20を実装する。そして、塗布したグリーンレジストRに沿ってカットして、チップ部品構造体10を切り出す。このカット時において、導電性パターン300のカット部分にバリが発生するが、グリーンレジストRが塗布されていることで、バリの発生を防止している。これにより、完成品のチップ部品構造体10には、第1表面電極321および第2表面電極331にバリが存在せず、インターポーザーとチップ部品との接続信頼性を劣化させ、または、接合剤400による接合強度を低下させるおそれを抑制できる。なお、チップ部品構造体10の具体的構成および製造方法などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。例えば、凹部またはレジスト膜を形成する位置は適宜変更可能である。図5は、他の例のチップ部品構造体10を示す上面視図である。図5は、図2Aに相当する図であるが、説明の都合上、積層セラミックコンデンサ20は省略している。図5Aに示すように、凹部310は、基板31の各側面がなす四つの角部に形成されている。凹部310の内周面には接続導体343が形成されている。レジスト膜321Cは、基板31の短手側面および長手側面に沿った縁部分に形成されている。図5Aに示すように凹部310を形成する場合であっても、レジスト膜321Cを形成することで、第1表面電極321および第2表面電極331の凹部310に発生するバリを防止している。また、図5Bに示すように、四つの凹部310は、基板31の長手方向に沿った側面側に形成されている。四つの凹部310は、法線方向から見て、中線L1,L2それぞれを中心として線対称となる位置にそれぞれ形成されている。また、第1表面電極321および第2表面電極331はそれぞれ、各凹部310を囲むように一対の導電パターンにより形成されている。レジスト膜321Dは、基板31の長手側面に沿った縁部分に形成されている。図5Bに示すように凹部310を形成する場合であっても、レジスト膜321Dを形成することで、接続導体343、第1表面電極321および第2表面電極331部分に発生するバリを防止している。また、図2Aに示すレジスト膜321Aは、例えば、凹部310を含む基板31の短手側面に沿った一部にのみ形成されていてもよい。また、接続導体343は、基板31に形成された凹部310の側壁面に形成されているとしているが、凹部310を設けず、基板31の側面に形成されていてもよい。"