正極電源端子、負極電源端子及び出力端子と、前記正極電源端子と前記出力端子の間に設けられた第一のPチャネル型トランジスタと、前記出力端子の電圧が一定になるように前記第一のPチャネル型トランジスタのゲート電圧を制御する差動増幅回路と、ゲートが前記負極電源端子に接続され、ドレインが前記正極電源端子に接続され、ソースが基板n-wellに接続され、前記第一のPチャネル型トランジスタの基板n-wellを前記正極電源端子に接続するための第二のPチャネル型トランジスタと、ゲートが前記負極電源端子に接続され、ドレインが前記正極電源端子に接続され、ソースが基板n-wellに接続され、前記差動増幅回路の正極電源を前記正極電源端子に接続するための第三のPチャネル型トランジスタと、を備えたボルテージレギュレータであって、前記第一のPチャネル型トランジスタの基板n-wellは、前記第二のPチャネル型トランジスタの基板n-wellに接続され、前記差動増幅回路の正極電源は、前記第三のPチャネル型トランジスタの基板n-wellに接続されていることを特徴とするボルテージレギュレータ。更に、ゲートが前記正極電源端子に接続され、ドレインが前記出力端子に接続され、ソースが第一の基板n-wellに接続され、前記第一のPチャネル型トランジスタの基板n-wellを前記出力端子に接続するための第四のPチャネル型トランジスタを備えた、ことを特徴とする請求項1に記載のボルテージレギュレータ。従来のボルテージレギュレータでは、バッテリ110をボルテージレギュレータのVDD端子及びVSS端子に正負を逆に接続した場合に、寄生ダイオードの701Dと703D、及び702Dと704Dが順方向となり、その経路を通って大電流が流れる。さらに、負荷111、またはVOUT端子122とVSS端子間の保護素子図示せずと、出力トランジスタ103の寄生ダイオード103Dを介して、ボルテージレギュレータに大電流が流れる。そこで、以上のような課題を解決するために考案されたものであり、バッテリ110が逆に接続されても、大電流が流れないボルテージレギュレータを提供することを目的としている。本発明は、ボルテージレギュレータの出力トランジスタ103の基板電位を、VDD端子固定とせず、かつ、基準電圧回路101と誤差増幅器102の電源を、VDD端子固定としない回路構成とすることで、上記課題を解決したものである。以上のような本発明のボルテージレギュレータによれば、バッテリ110が逆接続されても、ボルテージレギュレータに大電流が流れることなく、破壊を防止することが出来る。本発明を実施するための形態について、図面を参照して説明する。図1は、第一の実施例のボルテージレギュレータの回路図である。第一の実施例のボルテージレギュレータは、基準電圧回路101と、誤差増幅器102と、抵抗104と、抵抗105と、Pchトランジスタ103と、Pchトランジスタ106、108と、VDD端子121と、VSS端子123と、VOUT端子出力端子122を備えている。図4との違いは、Pchトランジスタ106、108が追加されており、Pchトランジスタ103の基板wellが、Pchトランジスタ106のソースに接続されている。また、基準電圧回路101と誤差増幅器102は、Pchトランジスタ108を介して、VDD端子121に接続されている。次に、バッテリ110を正常に接続した場合と、逆に接続した場合の動作について、説明する。図1は、バッテリ110を正常に接続した状態を示している。その状態では、Pchトランジスタ106、108は、共にONして、Pchトランジスタ103の基板電位は、VDD端子121と等しくなり、基準電圧回路101と誤差増幅器102の電源は、VDD端子121に接続され、従来のボルテージレギュレータと同様の動作をする。一方、バッテリ110を逆に接続した場合、Pchトランジスタ106、108は、共にOFFする。Pchトランジスタ106がOFFすると、Pchトランジスタ103の基板wellは、フローティングとなる。従来のボルテージレギュレータでは、寄生ダイオード103Dを介して、VOUT端子122とVDD端子121が接続されるが、図1のボルテージレギュレータでは、Pchトランジスタ106の寄生ダイオード106Dが逆方向になり、VOUT端子122からVDD端子121に逆流することはない。また、Pchトランジスタ108の寄生ダイオード108Dによって、図5の誤差増幅器の寄生ダイオードの701D、703D及び、702D、704Dによる電流をブロックすることができる。ここで、誤差増幅器102及び、基準電圧回路101の正極電源に接続されるPchトランジスタの基板wellは、ソースと接続し、Pchトランジスタ108のソースに接続する必要がある。図2に、第二の実施例のボルテージレギュレータの回路図である。図1のボルテージレギュレータとの違いは、Pchトランジスタ107が追加されている点である。図2に示すように、バッテリ110が正常に接続された場合は、Pchトランジスタ107は、OFFするので、従来のボルテージレギュレータと同じ動作をする。一方、バッテリ110を逆に接続した場合、Pchトランジスタ107は、ONするので、Pchトランジスタ103の基板wellは、第一の実施例の場合、フローティングになるのに対して、第二の実施例では、VOUT端子と同じ電位になる。一般に、フローティングの基板wellが存在する場合、ノイズ等により基板電位が振られて、ラッチアップが発生する危険性があるが、第二の実施例の場合、基板電位が振られることなく、ラッチアップの危険性が少なくなる。また、第一の実施例において、Pchトランジスタ106のリーク電流によって、Pchトランジスタ103の寄生ダイオード103DがONすると、Pchトランジスタ103のVDD端子側をコレクタとする寄生pnpトランジスタがONして、VOUT端子からVDD端子に電流が流れるが、第二の実施例であれば、Pchトランジスタ107が、ONすることで、Pchトランジスタ103の寄生ダイオード103DがONすることはないので、前記寄生pnpトランジスタによる電流が流れることはない。図3に、Pchトランジスタ106及び107の断面図を示す。P型基板Psub上にN型基板Nwellを形成し、その中に、Pchトランジスタ106及び107が設けられている。Pchトランジスタ106は、ゲートがVSS端子P型基板に接続され、ドレインがVDD端子に接続されている。Pchトランジスタ107は、ゲートがVDD端子に接続され、ドレインがVOUT端子に接続されている。Pchトランジスタ106及び107のソースとN型基板Nwellは、図示しないPchトランジスタ103のN型基板Nwellと同じ電位に、共通に接続されている。以上説明したように、本発明のボルテージレギュレータでは、バッテリ110の正負を逆に接続した時にも、大電流が流れることのない、ボルテージレギュレータを提供することができる。尚、図5では、代表的な1段増幅の差動増幅回路を例として示したが、本発明のボルテージレギュレータの誤差増幅回路は、この回路構成にとらわれることがなく、どのような回路構成であっても同様の効果が得られる。