"センスレベルに対する熱平衡状態しきい値電圧の方向が正側又は負側となる特性を有する不揮発性記憶素子を有し、前記方向が同一の特性であると共に同一の構造のデータ記憶用の前記不揮発性記憶素子とデータ比較用の前記不揮発性記憶素子とを一組備え、入力されたデータをデータ記憶用の前記不揮発性記憶素子に書き込み、前記データを反転した反転データをデータ比較用の前記不揮発性記憶素子に書き込む書込手段と、一組の前記不揮発性記憶素子の前記データと前記反転データとをそれぞれ読み出す読出手段と、読み出された前記データと前記反転データとを比較し、その比較結果を出力する判定手段と、を有することを特徴とする半導体装置。データ記憶用の前記不揮発性記憶素子は複数であることを特徴とする請求項1に記載の半導体装置。データ比較用の前記不揮発性記憶素子は複数であることを特徴とする請求項1に記載の半導体装置。それぞれのデータ記憶用の前記不揮発性記憶素子に書き込まれている情報を読み出して、その中から前記データを決定するデータ選定手段を備えることを特徴とする請求項2に記載の半導体装置。それぞれのデータ比較用の前記不揮発性記憶素子に書き込まれている情報を読み出して、その中から前記反転データを決定する反転データ選定手段を備えることを特徴とする請求項3に記載の半導体装置。前記データ選定手段又は前記反転データ選定手段は、多数決回路を有することを特徴とする請求項4又は5に記載の半導体装置。すでに説明したように、記憶素子は電荷蓄積領域に電子又はホールを蓄積することでデータを記憶し、その電子やホールは、環境変化や時間経過によって、記憶されたデータの書き換わりが発生することがある。環境変化や時間経過は、記憶素子を複数設けているとき、特定の記憶素子のみに影響が及ぼされるというものではないから、構成するすべての記憶素子が同様にその影響を受ける。例えば、システムが高温に晒されるなどすると、その熱がすべての記憶素子に印加する。特許文献1に示した従来技術の場合、環境変化や時間経過によってランダムアクセスメモリが影響を受け、保持しているデータに書き換わりが生じる場合、一方のランダムアクセスメモリに保持されているデータが正のデータから負のデータへ書き換わると同時に、他方のランダムアクセスメモリに保持されている反転データも負のデータから正のデータへ書き換わることも起こり得る。また、環境変化や時間経過によって、まったく同時ではなく多少時間的にずれがあったとして、結果的に双方のランダムアクセスメモリに保持しているデータがそれぞれ書き換わってしまうことも起こりうる。図11に示した例で言えば、例えば、ランダムアクセスメモリ811に正のデータが記憶され、ランダムアクセスメモリ812に負のデータが記憶されているとすると、ランダムアクセスメモリ811のデータが負のデータに書き換わり、ランダムアクセスメモリ812のデータが正のデータに書き換わる場合である。そのように、2つのランダムアクセスメモリに保持されているデータの書き換わりが起きた場合、データが書き換わっていながら互いのデータが反転した関係にある状態は維持されるため、特許文献1に示した従来技術では、データの書き換わりを検出することができない。なお、特許文献1に示した従来技術は、記憶素子の種別をランダムアクセスメモリとする技術であるが、その記憶素子がEEPROMのような不揮発性記憶素子であったとしても同様である。不揮発性記憶素子も、環境変化や時間経過によって、電荷蓄積領域に蓄積した電子やホールが抜け出すためからである。そして、その影響は、搭載しているすべての不揮発性記憶素子が受けることも同様である。本発明は上述した問題点に鑑みてなされたものであり、記憶素子に保持されているデータの正確性を判定し、確実にエラー検出が可能な半導体装置を提供することを目的とする。上記した目的を達成するため、本発明の半導体装置は、以下に記した構成を採用するものである。センスレベルに対する熱平衡状態しきい値電圧の方向が正側又は負側となる特性を有する不揮発性記憶素子を有し、その方向が同一の特性であると共に同一の構造のデータ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とを一組備え、入力されたデータをデータ記憶用の不揮発性記憶素子に書き込み、データを反転した反転データをデータ比較用の不揮発性記憶素子に書き込む書込手段と、一組の不揮発性記憶素子のデータと反転データとをそれぞれ読み出す読出手段と、読み出されたデータと反転データとを比較し、その比較結果を出力する判定手段と、を有することを特徴とする。このような構成とすることによって、環境変化や時間経過があっても確実にデータの書き換えに係るエラーを検出することができる。また、データ記憶用の不揮発性記憶素子は複数であってもよい。このような構成にすれば、万が一、どれか1つのデータ記憶用の不揮発性記憶素子が故障したとしても、データ記憶用の不揮発性記憶素子のデータ書き換えを検出することができる。また、データ比較用の不揮発性記憶素子は複数であってもよい。このような構成にすれば、万が一、どれか1つのデータ比較用の不揮発性記憶素子が故障したとしても、データ記憶用の不揮発性記憶素子のデータ書き換えを検出することができる。また、それぞれのデータ記憶用の不揮発性記憶素子に書き込まれている情報を読み出して、その中からデータを決定するデータ選定手段を備えてもよい。このような構成にすれば、複数のデータ記憶用の不揮発性記憶素子を設けても、データを読み出す不揮発性記憶素子を選択できる。また、それぞれのデータ比較用の不揮発性記憶素子に書き込まれている情報を読み出して、その中から反転データを決定する反転データ選定手段を備えてもよい。このような構成にすれば、複数のデータ比較用の不揮発性記憶素子を設けても、データを読み出す不揮発性記憶素子を選択できる。また、データ選定手段又は反転データ選定手段は、多数決回路を有するようにしてもよい。このような構成にすれば、複数のデータ記憶用、複数のデータ比較用の不揮発性記憶素子の中からデータを選択し、多数決でデータを選定できるので、万が一、どれか1つの不揮発性記憶素子が故障やデータの書き換わりが生じたとしても、複数の不揮発性記憶素子で構成するデータ記憶用の不揮発性記憶素子群や、複数の不揮発性記憶素子で構成するデータ比較用の不揮発性記憶素子群で記憶しているデータを知ることができるようになる。本発明によれば、記憶素子としてセンスレベルに対する熱平衡状態しきい値電圧の方向が正側又は負側となる特性を有する不揮発性記憶素子を用いることで、時間経過に対するデータ変動の方向を一方向に決めることができる。このため、環境変化や時間経過があっても、データの書き換えに係るエラーを確実に検出することができる。本発明の半導体装置は、1組の不揮発性記憶素子にそれぞれ相反するデータデータと反転データを記憶しておき、これを読出手段で読み出し、比較手段によって比較し、双方のデータが異なっていることを確認するものである。双方のデータが一致していると、データが書き換わってしまったことになり、エラーを出力するものである。不揮発性記憶素子は、熱平衡状態しきい値電圧が、センスレベルに対して正側又は負側で同じになるような素子である。まず、そのような不揮発性記憶素子について説明し、次に半導体装置の概要及びセンスレベルについて説明する。なお、不揮発性記憶素子は、MONOSMetal-Oxide-Nitride-Oxide-Semiconductor型の記憶素子を用いる場合で説明する。MONOS型の不揮発性記憶素子とは、ゲート電極と半導体表面との間に種類の異なる絶縁膜を積層し、電荷蓄積層とする絶縁膜の界面や膜中に電子又はホールを蓄積することによりしきい値電圧を変化させることができる、知られている不揮発性記憶素子である。[不揮発性記憶素子の説明]MONOS型の不揮発性記憶素子に限らず、多くの不揮発性記憶素子は、電荷蓄積層に電子やホールが蓄積されていない状態のしきい値電圧を熱平衡状態しきい値電圧と呼ぶ。そして、不揮発性記憶素子に対して一定の電圧レベルを規定し、それに対してしきい値電圧が正側にあるか、負側にあるかで不揮発性記憶素子の書き込み状態や記憶状態を知るが、そのときの電圧レベルをセンスレベルと呼ぶセンスレベルの詳細な説明は後述する。。例えば、センスレベルに対して熱平衡状態しきい値電圧が正側であるという場合は、記憶素子をそのようになるように構造や不純物イオンの含有量などを設計したということである。一方、不揮発性記憶素子に書き込み又は消去を行った後で、センスレベルに対してしきい値電圧が正側であるという場合は、熱平衡状態しきい値電圧から書き込み後又は消去後のしきい値電圧が、センスレベルに対して正側シフトしたということである。不揮発性記憶素子は、書き込み状態では絶縁膜の界面や膜中に電子を蓄積し、エンハンスメント型の特性を示す。つまり、書き込み状態においては、書き込み後のしきい値電圧は熱平衡状態しきい値電圧が正側にシフトし、ゲート電圧無印加時には通電しないことになる。これに対し消去状態では、絶縁膜の界面や膜中にホールを蓄積し、デプレッション型の特性を示すようになる。つまり、消去状態においては、消去後のしきい値電圧は熱平衡状態しきい値電圧が負側にシフトし、ゲート電圧無印加時でも通電するようになる。MONOS型の不揮発性記憶素子に限らず、多くの不揮発性記憶素子は、チャネルの導電型がPチャネル型かNチャネル型か、どちらにでもすることができる。そして、電荷蓄積層に蓄積する電荷も、電子を蓄積したときとホールを蓄積したときとで、どちらの場合を書き込み状態とし、どちらの場合を消去状態とするかも、不揮発性記憶素子の使用用途や使用するシステムの都合で自由に選ぶことができる。上述のMONOS型の不揮発性記憶素子の状態の説明は、単なる一例であるが、以下の説明にあっては、書き込み状態では電子を蓄積してエンハンスメント型の特性を示し、消去状態ではホールを蓄積してデプレッション型の特性を示すものとして説明する。[半導体装置の概要説明]本発明の半導体装置は、データ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とを備えている。これら2つの不揮発性記憶素子は、センスレベルに対する熱平衡状態しきい値電圧の方向正側又は負側が同一の素子である。例えば、不揮発性記憶素子を製造するときに、熱平衡状態しきい値電圧の方向が同一になるように設計しておく。そして、これら2つの不揮発性記憶素子に相反するデータを記憶させる。例えば、データ記憶用の不揮発性記憶素子に正のデータを記憶したとき、データ比較用の不揮発性記憶素子には負のデータを記憶させる。このときの負のデータを反転データと呼ぶ。環境変化や時間経過によって不揮発性記憶素子から電子やホールが抜け出してしまったとしても、データ記憶用とデータ比較用との不揮発性記憶素子は、その熱平衡状態しきい値電圧が、センスレベルに対して同一の方向であるから、必ず熱平衡状態しきい値電圧に落ち着くのである。つまり、例えば、熱平衡状態しきい値電圧がセンスレベルに対して正側となる不揮発性記憶素子を用いるとする。そして、データ記憶用の不揮発性記憶素子に負のデータを記憶させ、データ比較用の不揮発性記憶素子に反転データである正のデータを記憶させる。この状態で、蓄積した電子又はホールが抜け出してしまっても、データ記憶用とデータ比較用との不揮発性記憶素子のしきい値は、ともにセンスレベルに対して正側に変化するということである。記憶素子のしきい値電圧が環境変化や時間経過によって熱平衡状態のしきい値電圧に落ち着くということは、環境変化や時間経過に対するデータの変化は一方向に決まるということである。熱平衡状態しきい値電圧がセンスレベルに対して正側になるような素子を用いているのであれば、データの変化は負側から正側への変化のみとなる。熱平衡状態しきい値電圧がセンスレベルに対して負側になるような素子を用いている場合は、正側から負側への変化しか起こらない。従って、環境変化や時間経過によって記憶したデータが書き換わってしまっても、必ず検出することができるのである。すでに説明しているように、環境変化や時間経過は、データ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とに同様に影響する。しかし、双方の不揮発性記憶素子は、センスレベルに対して同一方向の熱平衡状態しきい値電圧を有しているから、記憶しているデータが互いに入れ替わってしまう状態が起こり得ない。これによりデータ入れ換わりによるエラー検出漏れは起こらないのである。[センスレベルの説明:図10]次に、不揮発性記憶素子のセンスレベルについて図10を用いて詳述する。図10は、不揮発性記憶素子のセンスレベルの説明に必要な不揮発性記憶素子の読出回路の例である。901はMONOS型の不揮発性記憶素子、902はMOSトランジスタを定電流駆動することで定電流源とする読出負荷回路、OUT91は読み出しデータが出力する出力端子である。MONOS型の不揮発性記憶素子901は、書き込み状態、消去状態でゲート無印加時の電流量が変化する。つまり、図10に示す読出回路は、読出負荷回路902の電流量に対するMONOS型の不揮発性記憶素子901の電流量のバランスで出力端子OUT91から出力される読み出しデータの値が決まる回路となっている。この読み出しデータは、図示しない論理回路へと入力され、論理回路の特性に従って、正側か負側の論理データとして認識される。MONOS型の不揮発性記憶素子901が流すことができる電流量が少なければ、出力端子OUT91から出力される読み出しデータは正側の論理データとして認識されるようにしてある。書き込み状態において、MONOS型の不揮発性記憶素子901はエンハンスメント型となるため通電しておらず、出力端子OUT91から出力される読み出しデータは、正側の論理データとして認識されるのである。MONOS型の不揮発性記憶素子901が流すことができる電流量が多ければ、出力端子OUT91から出力される読み出しデータは負側の論理データとして認識されるようにしてある。消去状態において、MONOS型の不揮発性記憶素子901はデプレッション型となるため通電しており、出力端子OUT91から出力される読み出しデータは、負側の論理データとして認識されるのである。すでに説明したように、MONOS型の不揮発性記憶素子の絶縁膜の界面や膜中に蓄積された電子又はホールは、環境変化や時間経過によって放出され、電子やホールが蓄積されていない状態を熱平衡状態と呼び、書き込み状態や消去状態にあるMONOS型の不揮発性記憶素子は、環境変化や時間経過により熱平衡状態へと遷移する。つまり、書き込み状態や消去状態にあるMONOS型の不揮発性記憶素子のしきい値電圧は、熱平衡状態しきい値電圧へと遷移する。なお、熱平衡状態しきい値電圧は、通常のMOSトランジスタのしきい値電圧の設定手法と同様に、チャネル部へ不純物を添加する量で決めることができる。例えば、シリコン半導体基板を用いるときは、リンやボロンをシリコン半導体基板にイオン注入するなどして熱平衡状態しきい値電圧を決める。図10に示す例では、MONOS型の不揮発性記憶素子901と読出負荷回路902とで流れる電流のバランスで、出力端子OUT91から出力される読み出しデータの値が、正側の論理データか負側の論理データとして認識される。センスレベルとは、不揮発性記憶素子901と読出負荷回路902との電流値の引き合いによって生じる、出力端子OUT91の電流値に起因する電圧レベルのことである。言い換えると、出力端子OUT91に接続する図示しない論理回路により、読み出しデータの値が正側になるか負側になるかの境目のときの不揮発性記憶素子901のしきい値電圧を指すものである。MONOS型の不揮発性記憶素子の熱平衡状態しきい値電圧をセンスレベルより正側となるように例えば、エンハンスメント型になるように設計して用いれば、不揮発性記憶素子が熱平衡状態のときに、出力端子OUT91から出力される読み出しデータは、書き込み状態と同様に正側の論理データとして認識される。熱平衡状態しきい値電圧を、センスレベルより負側となるように例えば、デプレッション型になるように設計して用いれば、出力端子OUT91から出力される読み出しデータは、消去状態と同様に負側の論理データとして認識される。このように、不揮発性記憶素子に記憶している読出回路は、その出力が正側の論理になるか負側の論理になるかで書き込み状態や消去状態を知るため、センスレベルの設定は、不揮発性記憶素子の特性に合わせて設定するものである。そのようにして規定されたセンスレベルに対して、正側か負側かどちらの方向に熱平衡状態しきい値電圧があるようにするかを、データ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とで揃えておくということが、本発明の特徴的な点である。次に、半導体装置の実施形態を、図を用いて説明する。第1の実施形態は、半導体装置の構成を説明する上で基本となるものである。第2の実施形態は、第1の実施形態をより簡素化した構成である。第3の実施形態及び第4の実施形態は、複数のデータ記憶用の不揮発性記憶素子を用いる構成である。第4の実施形態は、第3の実施形態を変形したものである。第5の実施形態及び第6の実施形態は、複数のデータ比較用の不揮発性記憶素子を用いる構成であって、第6の実施形態は、データ記憶用の不揮発性記憶素子も複数用いたものである。そして、第7の実施形態は、データ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とを別の装置で構成し、双方を含む構成をもって1つの半導体装置とする例である。各実施形態の説明にあっては、各実施形態の説明にあっては、発明の説明に必要のない要素例えば、回路動作を制御する制御回路などは、その説明を省略する。また、図面も回路の電源配線や制御系配線などを省略した模式図を用いる。各実施形態の説明では図面を指示して説明を行うが、指示していない図面も適宜参照されたい。また、図面はすでに説明した構成には同一の番号を付与するものとする。[第1の実施形態の説明:図1~図3]半導体装置の第1の実施形態について図1、図2、図3を用いて説明する。第1の実施形態は、データ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とで1つの読出負荷回路を共通に使用する例である。選択回路とラッチ回路とを備えることにより、データ記憶用とデータ比較用との不揮発性記憶素子のデータを時間的に選択して読み出すことができる。図1は、半導体装置に搭載されている1ビット分のメモリ回路の機能ブロック図である。図2はラッチ回路の例である。図3は第1の実施形態である半導体装置に関する、全体機能ブロック図である。図1において、99は書込回路、100はメモリ回路、111はデータ記憶用の不揮発性記憶素子、112はデータ比較用の不揮発性記憶素子、121,122は選択回路、131は読出負荷回路、141,142はラッチ回路、151は比較回路である。s11,s12は読出選択信号、s21,s22はラッチ制御信号、r21,r22はラッチ回路をリセットするラッチリセット信号、w11,w12は書込信号である。WR11,WR12は不揮発性記憶素子の書込端子である。OUT11はエラー検出信号を出力する出力端子である。図2において、161、162、163、164はトグルスイッチ、171,172はNAND回路、181、182、183、184、185はインバータ回路、SETはラッチ制御信号入力端子、DATAはデータ入力端子、rbは図示しない回路から入力されるリセット信号、OUT12はラッチデータ出力端子である。図3において、101、102、103、104、105は図1に示すメモリ回路100を示すものであり、5つのメモリ回路がある例を示している。191はAND回路、OUT13はエラー検出信号のための出力端子である。[メモリ回路の説明:図1、図2]まず、図1、図2を用いてメモリ回路の構成及び動作を説明する。書込回路99は、データ記憶用の不揮発性記憶素子111とデータ比較用の不揮発性記憶素子112とに所定の書き込み電圧を有する書込信号w11、w12を出力する回路である。不揮発性記憶素子に対して、電子やホールを蓄積してデータを書込状態にすることができる所定の書き込み電圧を発生させるための電圧発生回路を備えている、知られている回路である。この書込回路99からの書込信号w11、w12を、データ記憶用の不揮発性記憶素子111の書込端子WR11と、データ比較用の不揮発性記憶素子112の書込端子WR12とに印加し、互いに相反するデータを記憶するのである。読出負荷回路131は、これらについて共通に用意されたものであり、データ記憶用の不揮発性記憶素子111とデータ比較用の不揮発性記憶素子112とに記憶されているデータのどちらを読み出すかについて、読出選択信号s11、s12によって選択回路121、122をオン又はオフすることにより、時間的に選択可能である。読出選択信号s11、s12は、図示しない制御手段から入力するものであって、この信号に基づいてデータ記憶用の不揮発性記憶素子111とデータ比較用の不揮発性記憶素子112とに記憶されているデータを読み出す。そして、ラッチ回路141、142をリセットするラッチリセット信号r21、r22は、データ記憶用の不揮発性記憶素子111とデータ比較用の不揮発性記憶素子112とに記憶されているデータを読み出す前に、適宜ラッチ回路をリセットするためのものである。このようにすることで、データの読み出し前にリセットされるので、常に正しいデータをラッチすることができる。それぞれ読み出されたデータは、ラッチ回路141、142に保持される。ラッチ回路141、142はラッチ制御信号s21、s22によって制御され、例えば、データ記憶用の不揮発性記憶素子111が読み出されるタイミングに合わせてラッチ回路141で読み出されたデータをラッチする。データ比較用の不揮発性記憶素子112が読み出されるタイミングに合わせてラッチ回路142で読み出されたデータをラッチする。ラッチ回路の構成例を図2に示す。データ入力端子DATAから入力されたデータが、ラッチ制御信号入力端子SETから入力されるラッチ制御信号のタイミングでラッチされ、ラッチデータ出力端子OUT12からラッチデータ出力として出力される、知られた回路である。図2におけるラッチ制御信号は、図1におけるラッチ制御信号s21、s22に対応しており、図2におけるデータ入力端子DATAから入力されるデータは、データ記憶用の不揮発性記憶素子111及びデータ比較用の不揮発性記憶素子112の読み出しデータと同じ、正のデータ又は負のデータである。ラッチ制御信号s21、s22のタイミングでラッチ回路141、142はそれぞれデータ記憶用の不揮発性記憶素子111の読み出しデータ、データ比較用の不揮発性記憶素子112の読み出しデータをラッチする。比較回路151は、ラッチ回路141、142によって保持されている、データ記憶用の不揮発性記憶素子111の読み出しデータとデータ比較用の不揮発性記憶素子112の読み出しデータとを比較する。双方のデータが一致していない場合は正常であって、一致しているときは異常である。そのような場合は、エラー検出信号を出力端子OUT11から出力する。比較回路151は、例えば、図1に示す排他的NOR回路などで実施可能である。以上により、出力端子OUT11から出力されるエラー検出信号によって、データ記憶用の不揮発性記憶素子111が保持しているデータのエラー検出が可能となる。図1に示す第1の実施形態では、読出負荷回路を複数用いない。データ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とでそれぞれ読出負荷回路を設ける場合に対して、読出負荷回路131を共通して使用するため、不揮発性記憶素子からデータを読み出すときに、読出負荷回路自体のばらつきを考慮しなくて良いという利点がある。[半導体装置の全体機能ブロックの説明:図3]記憶するデータが複数ビットある場合を図3を用いて説明する。メモリ回路101、102、103、104、105はそれぞれ1ビット分のデータを記憶しており、それぞれが図1に示すメモリ回路100に相当する。図3に示す例では、5ビット分のデータを記憶する例である。それぞれのメモリ回路には図1に示すメモリ回路100と同様に、エラー検出信号を出力する出力端子出力端子OUT11に相当するを有しており、それらはAND回路191の入力端子に接続されている。メモリ回路101、102、103、104、105のいずれか又は複数のデータ記憶用の不揮発性記憶素子のデータが書き換わってしまい、出力端子からエラー検出信号を出力していた場合、出力端子OUT13からエラー検出信号が出力される。このエラー検出信号によってメモリ回路101、102、103、104、105のいずれかもしくは複数にエラーがあることが検出される。出力端子OUT13からエラー検出信号が出力され、エラーが検出された場合、その検出信号を受信した制御系は、メモリ回路101、102、103、104、105に書き込まれたデータを使った制御を行わない。これにより、誤ったデータを用いることによるシステムの誤動作を防ぐことができる。[第2の実施形態の説明:図4]次に、半導体装置の第2の実施形態について図4を用いて説明する。第2の実施形態は、第1の実施形態に対し、より簡潔な構成でメモリのエラー検出を行うものである。つまり、不揮発性記憶素子ごとに読出負荷回路を設ける構成である。この例は、読出負荷回路自体にばらつきがない場合に適する構成である。これにより、時間的にデータ記憶用とデータ比較用との不揮発性記憶素子からデータを読み出す必要がなくなるので、回路構成を簡素化することができる。図4は、半導体装置の第2の実施形態を説明する機能ブロック図である。図4において、200はメモリ回路、221、222は読出負荷回路、231は比較回路、OUT21はエラー検出信号を出力する出力端子である。データ記憶用の不揮発性記憶素子111及びデータ比較用の不揮発性記憶素子112については、第1の実施形態と同様な不揮発性記憶素子である。なお、書込回路99は省略している。データ記憶用の不揮発性記憶素子111とデータ比較用の不揮発性記憶素子112にはそれぞれ反転データが記憶されており、それぞれが保持するデータは、読出負荷回路221、222によって読み出される。読み出されたデータは、比較回路231によってそれぞれが相反するデータであることが比較される。双方のデータが一致していない場合は正常であって、一致しているときは異常である。そのような場合は、出力端子OUT21からエラー検出信号が出力される。比較回路は例として排他的NOR回路によって実施可能である。エラー検出信号OUT21によって、メモリ回路200が保持しているデータのエラーが検出される。読出負荷回路にばらつきがあると、データ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とから読み出したデータにもばらつきを生じてしまう。読出負荷回路の構造にもよるが、ばらつきない方が好ましいため、本発明の半導体装置を製造する製造方法などを鑑みて、第1の実施形態と第2の実施形態とを使い分けるとよい。[第3の実施形態の説明:図5]次に、半導体装置の第3の実施形態について図5を用いて説明する。第3の実施形態は、データ記憶用の不揮発性記憶素子を複数設け、同じ正のデータ又は負のデータを記憶させる例である。複数のデータ記憶用の不揮発性記憶素子のうちでどれか1つでもデータが書き換われば検出することができる。また、このような構成にすれば、環境変化や時間経過ではない、例えば、半導体装置の製造過程で生じる何らかの影響で、使用中に意図せずにデータ記憶用の不揮発性記憶素子が不良品となったときでも、他のデータ記憶用の不揮発性記憶素子が不良品でなければ、正しくデータを保持できる。図5は、半導体装置の第3の実施形態を説明する機能ブロック図である。図5において、300はメモリ回路、311、312、313はデータ記憶用の不揮発性記憶素子、314はデータ比較用の不揮発性記憶素子、321、322、323、324は読出負荷回路、331はデータ選定回路、341は比較回路である。ng31は判定信号、out31は選定データ信号である。OUT32はエラー検出信号を出力する出力端子である。なお、書込回路99は省略している。データ記憶用の不揮発性記憶素子311、312、313は、図1に示す第1の実施形態では、データ記憶用の不揮発性記憶素子111に相当し、同じくデータ比較用の不揮発性記憶素子314は、データ比較用の不揮発性記憶素子112に相当する。読出負荷回路321、322、323は、図4に示す第2の実施形態では、読出負荷回路221に相当し、同じく読出負荷回路324は、読出負荷回路222に相当する。データ記憶用の不揮発性記憶素子311、312、313には、同じ正データ又は負のデータを記憶し、データ比較用の不揮発性記憶素子314には、相反するデータが記憶される。読出負荷回路321、322、323によりデータ記憶用の不揮発性記憶素子311、312、313が、読出負荷回路324により、データ比較用の不揮発性記憶素子314のデータがそれぞれ読み出される。データ選定回路331は、データ記憶用の不揮発性記憶素子311、312、313からの読み出しデータを用いて、選定データ信号out31を決定する。データ選定回路331は、例えば、排他的OR回路とAND回路とから構成することができる。そして、データ記憶用の不揮発性記憶素子311、312、313から読み出したデータが同じ値である場合は、選定データ信号out31を出力し、読み出したデータが異なる場合は、判定信号ng31を出力する。比較回路341は、例えば、排他的NOR回路とOR回路とで構成することができる。判定信号ng31、選定データ信号out31、データ比較用の不揮発性記憶素子314から読み出したデータを入力し、判定信号ng31が出力されていないこと、かつ選定データ信号out31とデータ比較用の不揮発性記憶素子314から読み出したデータを比較する。判定信号ng31が出力されているか、又は選定データ信号out31とデータ比較用の不揮発性記憶素子314から読み出したデータが、それぞれ反転データデータ記憶用の不揮発性記憶素子に記憶したデータを反転したデータではない場合、エラー検出信号を出力端子OUT32から出力する。つまり、データ記憶用の不揮発性素子311、312、313及びデータ比較用の不揮発性素子314のいずれか1つでもデータが書き換わった場合に検出される。このエラー検出信号によって、メモリ回路300が記憶しているデータのエラーが検出される。以上の説明は、データ記憶用の不揮発性記憶素子を3つ用いる例を用いたが、もちろんこれに限定するものではない。2つや4つなど、他の個数の不揮発性記憶素子を用いても良いことは無論であるが、不揮発性記憶素子の個数が増えることで回路規模も大きくなるため、用いるシステムの構成などを鑑みて適宜個数を決めると良い。第3の実施形態によれば、環境変化や時間経過ではなく、半導体装置の製造過程の何らかの影響で、使用中にデータ記憶用の不揮発性記憶素子が意図せずに不良品となったとしても、データ記憶用の不揮発性記憶素子が複数あるため、データが失われることもなく、もちろん、データ記憶用の不揮発性記憶素子のどれか1つでもデータが書き換わってしまえばエラー検出が可能となる。[第4の実施形態の説明:図6]次に、半導体装置の第4の実施形態について図6を用いて説明する。第4の実施形態は、第3の実施形態と同様に、データ記憶用の不揮発性記憶素子を複数設けるものであり、第3の実施形態の変形例である。複数のデータ記憶用の不揮発性記憶素子のどの素子のデータが書き換わったかを知ることもできる。以下の説明は、第3の実施形態との相違点のみを説明する。図6は、半導体装置の第4の実施形態を説明する機能ブロック図である。図6において、400はメモリ回路、421、422、423は選択回路、441はデータ選定回路、451は比較回路、OUT41はエラー検出信号を出力する出力端子である。S41、S42、S43は選択回路に入力する選択信号である。なお、書込回路99は省略している。読出負荷回路321、322、323により、データ記憶用の不揮発性記憶素子311、312、313に記憶されているデータが読み出される。このとき、選択信号S41、S42、S43により動作する選択回路421、422、423によって読み出されるデータ記憶用の不揮発性記憶素子が時間的に選択される。データ選定回路441は、読み出されたデータ記憶用の不揮発性記憶素子のデータが入力されている。例えば、AND回路で構成することができる。データ記憶用の不揮発性記憶素子311、312、313から読み出したデータのうち、選択回路421、422、423によって選択されたものを出力する。比較回路451は、データ選定回路441により選定された信号と、データ比較用の不揮発性記憶素子314から読み出されたデータとを入力している。例えば、排他的NOR回路で構成することができる。データ選定回路441によって出力されたデータ記憶用の不揮発性記憶素子411、412、413からの読み出しデータのうち、選択回路421、422、423によって選択されたものと、データ比較用の不揮発性半導体素子414からの読み出したデータとを比較し、反転データデータ記憶用の不揮発性記憶素子に記憶したデータを反転したデータではなかった場合に、エラー検出信号を出力端子OUT41から出力する。このエラー検出信号によって、メモリ回路400が記憶しているデータのエラーが検出される。第4の実施形態は、データ記憶用の不揮発性記憶素子が複数ある点においては第3の実施形態と同様である。第3の実施形態では、1回の比較で複数のデータ記憶用の不揮発性記憶素子全てのエラー検出が可能であるが、どのデータ記憶用の不揮発性記憶素子にエラーがあるのかは判別することができない。第4の実施形態によれば、選択回路により選択されたデータ記憶用の不揮発性記憶素子ごと個別にエラー検出を行うことができるため、エラーのあったデータ記憶用の不揮発性記憶素子を判別することが可能である。[第5の実施形態の説明:図7]次に、半導体装置の第5の実施形態について図7を用いて説明する。第5の実施形態は、データ比較用の不揮発性記憶素子を複数設け、データ記憶用の不揮発性記憶素子と相反する、同じ正のデータ又は負のデータ反転データを記憶させる例である。複数のデータ比較用の不揮発性記憶素子のうちでどれか1つでもデータが書き換われば検出することができる。また、このような構成にすれば、環境変化や時間経過ではない、例えば、半導体装置の製造過程で生じる何らかの影響で、使用中に意図せずにデータ比較用の不揮発性記憶素子が不良品となったときでも、他のデータ比較用の不揮発性記憶素子が不良品でなければ、正しくデータを保持してエラー検出に用いることができる。図7は、半導体装置の第5の実施形態を説明する機能ブロック図である。図7において、500はメモリ回路、511はデータ記憶用の不揮発性記憶素子、512、513、514はデータ比較用の不揮発性記憶素子、521、522、523、524は読出負荷回路、531は反転データ選定回路、541は比較回路である。ng51は判定信号、out51は選定データ信号である。OUT52はエラー検出信号を出力する出力端子である。なお、書込回路99は省略している。データ記憶用の不揮発性記憶素子511は、図1に示す第1の実施形態では、データ記憶用の不揮発性記憶素子111に相当し、同じくデータ比較用の不揮発性記憶素子512、513、514は、データ比較用の不揮発性記憶素子112に相当する。読出負荷回路521は、図4に示す第2の実施形態では、読出負荷回路221に相当し、同じく読出負荷回路522、523、524は、読出負荷回路222に相当する。そして、比較回路541は、図5に示す第3の実施形態では、比較回路341に相当する。データ記憶用の不揮発性記憶素子511には、正データ又は負のデータを記憶し、データ比較用の不揮発性記憶素子512、513、514には、相反するデータが記憶される。読出負荷回路521によりデータ記憶用の不揮発性記憶素子511が、読出負荷回路522、523、524によりデータ比較用の不揮発性記憶素子512、513、514のデータがそれぞれ読み出される。反転データ選定回路531は、データ比較用の不揮発性記憶素子512、513、514からの読み出しデータを用いて、選定データ信号out51を決定する。反転データ選定回路531は、第3の実施形態と同様に、例えば、排他的OR回路とAND回路とから構成することができる。そして、データ比較用の不揮発性記憶素子から読み出したデータが同じ値である場合は、選定データ信号out51を出力し、読み出したデータが異なる場合は、判定信号ng51を出力する。比較回路541は、第3の実施形態と同様に、例えば、排他的NOR回路とOR回路とで構成することができる。判定信号ng51、選定データ信号out51、データ記憶用の不揮発性記憶素子511から読み出したデータを入力し、判定信号ng51が出力されていないこと、かつ選定データ信号out51とデータ記憶用の不揮発性記憶素子511から読み出したデータを比較する。判定信号ng51が出力されているか、又は選定データ信号out51とデータ記憶用の不揮発性記憶素子511から読み出したデータが、それぞれ反転データデータ記憶用の不揮発性記憶素子に記憶したデータを反転したデータではない場合、エラー検出信号を出力端子OUT52から出力する。つまり、データ記憶用の不揮発性素子511及びデータ比較用の不揮発性素子512、513、514のいずれか1つでもデータが書き換わった場合に検出される。このエラー検出信号によって、メモリ回路500が記憶しているデータのエラーが検出される。以上の説明は、データ比較用の不揮発性記憶素子を3つ用いる例を用いたが、もちろんこれに限定するものではない。2つや4つなど、他の個数の不揮発性記憶素子を用いても良いことは無論であるが、第3の実施形態と同様に、不揮発性記憶素子の個数が増えることで回路規模も大きくなるため、用いるシステムの構成などを鑑みて適宜個数を決めると良い。第5の実施形態によれば、環境変化や時間経過ではなく、半導体装置の製造過程の何らかの影響で、使用中にデータ比較用の不揮発性記憶素子が意図せずに不良品となったとしても、データ比較用の不揮発性記憶素子が複数あるため、データが失われることもなく、もちろん、データ比較用の不揮発性記憶素子のどれか1つでもデータが書き換わってしまえばエラー検出が可能となる。ところで、第3の実施形態の変形例として第4の実施形態を説明した。第4の実施形態は、選択回路と選定回路とを設けることで複数のデータ記憶用の不揮発性記憶素子のどの素子のデータが書き換わったかを知ることもできる構成である。この第5の実施形態においても、もちろん、第4の実施形態のような変形が可能である。すなわち、データ比較用の不揮発性記憶素子512、513、514と読出負荷回路522、523、524との間に選択回路を設け、時間的に選択してデータを読み出し、選定回路と比較回路とを用いてエラーを検出するものである。この第5の実施形態の変形例の動作は、第4の実施形態の説明をもとに理解できるから、その説明は省略する。[第6の実施形態の説明:図8]次に、半導体装置の第6の実施形態について図8を用いて説明する。第6の実施形態は、データ記憶用の不揮発性記憶素子及びデータ比較用の不揮発性記憶素子を複数設け、複数のデータ記憶用の不揮発性記憶素子には同じデータを記憶させ、複数のデータ比較用の不揮発性記憶素子には、それらと相反する、同じ正のデータ又は負のデータ反転データを記憶させる例である。そして、それぞれの不揮発性記憶素子には多数決回路によってデータを決定するという機能を設けている。つまり、多数決回路を設けることによって、データ記憶用の不揮発性記憶素子群とデータ比較用の不揮発性記憶素子群とで、記憶しているデータが正のデータなのか負のデータなのかを取り決めるのである。環境変化や時間経過によって、データ記憶用の不揮発性記憶素子群又はデータ比較用の不揮発性記憶素子群の中の、少数の不揮発性記憶素子のデータが書き換わってしまったとしても、全体としては記憶したデータを保っていればよいという動作を行うものである。このような回路構成は、例えば、半導体装置の製造過程で生じる何らかの影響で、使用中に意図せずに不揮発性記憶素子が不良品となったときでも、不揮発性記憶素子群としては、正しくデータを保持できる構成でもある。図8は、半導体装置の第6の実施形態を説明する機能ブロック図である。図8において、600はメモリ回路、611、612、613はデータ記憶用の不揮発性記憶素子、614、615、616はデータ比較用の不揮発性記憶素子、621、622、623、624、625、626は読出負荷回路である。631は多数決回路を有するデータ選定回路であり、632は多数決回路を有する反転データ選定回路、641は比較回路、OUT61はエラー検出信号を出力する出力端子である。なお、書込回路99は省略している。データ記憶用の不揮発性記憶素子611、612、613は、図1に示す第1の実施形態では、データ記憶用の不揮発性記憶素子111に相当し、同じくデータ比較用の不揮発性記憶素子614、615、616は、データ比較用の不揮発性記憶素子112に相当する。読出負荷回路621、622、623は、図4に示す第2の実施形態では、読出負荷回路221に相当し、同じく読出負荷回路624、625、626は、読出負荷回路222に相当する。データ記憶用の不揮発性記憶素子611、612、613には、正データ又は負のデータを記憶し、データ比較用の不揮発性記憶素子614、615、616には、相反するデータ反転データが記憶される。読出負荷回路621、622、623によりデータ記憶用の不揮発性記憶素子611、612、613が、読出負荷回路624、625、626によりデータ比較用の不揮発性記憶素子614、615、616のデータがそれぞれ読み出される。データ選定回路631は、データ記憶用の不揮発性記憶素子611、612、613から読み出されたデータを入力し、その中から、正のデータか負のデータかでどちらのデータが多いかでデータの値を決める。例えば、データ記憶用の不揮発性記憶素子611、612から読み出したデータが共に正のデータ、データ記憶用の不揮発性記憶素子613から読み出したデータが負のデータであったとする。この場合、データ記憶用の不揮発性記憶素子613のみデータが書き換わっている。しかし、正のデータが2つ、負のデータが1つであるから、データ記憶用の不揮発性記憶素子群としてのデータは、正のデータであると決定する。反転データ選定回路632は、データ比較用の不揮発性記憶素子614、615、616から読み出されたデータを入力し、その中から、正のデータか負のデータかでどちらのデータが多いかでデータの値を決める。例えば、データ比較用の不揮発性記憶素子614、615から読み出したデータが共に負のデータ、データ比較用の不揮発性記憶素子616から読み出したデータが正のデータであったとする。この場合、データ比較用の不揮発性記憶素子616のみデータが書き換わっている。しかし、負のデータが2つ、正のデータが1つであるから、データ比較用の不揮発性記憶素子群としてのデータは、負のデータであると決定する。多数決回路を有するデータ選定回路631及び反転データ選定回路632は、知られている多数決回路を備えることができるが、例えば、図8に示すように、不揮発性記憶素子から読み出したデータそれぞれをAND回路に入力し、その出力をOR回路に入力し、多数決の結果をそのOR回路から出力するようにしても良い。入力されたデータのうち、論理が正側もしくは負側でどちらが多いかを判断し、多い方の論理を出力するものであれば、もちろん、図8に示す構成でなくてもかまわない。比較回路641は、例えば、排他的NOR回路で構成することができる。データ選定回路61と反転データ選定回路632との出力を入力して比較し、双方のデータが相反するデータでない場合、エラー検出信号を出力端子OUT61から出力する。このエラー検出信号によって、メモリ回路600が記憶しているデータのエラーが検出される。第6の実施形態によれば、複数の不揮発性記憶素子で構成するデータ記憶用の不揮発性記憶素子群及びデータ比較用の不揮発性記憶素子群について、それぞれの群の中で、ある程度のデータ書き換わりがあっても全体として正のデータか負のデータかとすることができるから、不測の事態が生じて不揮発性記憶素子の一部が故障しても、不揮発性記憶素子群として正常に機能させることができる。なお、データ記憶用の不揮発性記憶素子群及びデータ比較用の不揮発性記憶素子群を構成する不揮発性記憶素子の個数は任意に変更可能であるが、多数決回路によって値を決定するため、それぞれ奇数個であることが望ましい。[第7の実施形態の説明:図9]次に、半導体装置の第7の実施形態について図9を用いて説明する。第7の実施形態は、データ記憶用の不揮発性記憶素子とその読出負荷回路とを備える半導体装置と、データ比較用の不揮発性記憶素子とその読出負荷回路とを備える半導体装置とを組み合わせ、1つの半導体装置として用いる場合である。例えば、データ記憶用の不揮発性記憶素子とその読出負荷回路とを備える半導体チップ1と、データ比較用の不揮発性記憶素子とその読出負荷回路とを備える半導体チップ2とを配線で接続し、1つの半導体装置としてパッケージングする場合である。図9は、半導体装置の第7の実施形態を説明する機能ブロック図であって、2つの半導体チップを並べて配置してなる半導体装置の構成の一部を表したものである。図9において、700は半導体装置、701はデータ記憶用の不揮発性記憶素子とその読出負荷回路とを備える第1の半導体チップ、702はデータ比較用の不揮発性記憶素子とその読出負荷回路とを備える第2の半導体チップである。711はデータ記憶用の不揮発性記憶素子、712はデータ比較用の不揮発性記憶素子、721,722は読出負荷回路、731は比較回路、OUT71はエラー検出信号を出力する出力端子である。741、742は外部接続用端子であり、743は半導体チップ同士を接続する配線である。なお、書込回路99は省略している。データ記憶用の不揮発性記憶素子711は、図1に示す第1の実施形態では、データ記憶用の不揮発性記憶素子111に相当し、同じくデータ比較用の不揮発性記憶素子712は、データ比較用の不揮発性記憶素子112に相当する。読出負荷回路721は、図4に示す第2の実施形態では、読出負荷回路221に相当し、同じく読出負荷回路722は、読出負荷回路222に相当する。第1の半導体チップ701に設ける外部接続用端子741と第2の半導体チップ702に設ける外部接続用端子742とは、半導体チップの表面部分に設ける所定形状の金属ランド領域であり、例えば、ボンディングパッドである。配線743は、半導体チップ間を接続する金属配線であり、例えば、金ワイヤー配線である。半導体装置700は、外部接続用端子741と外部接続用端子742とを配線743で接続することで、第1の半導体チップ701と第2の半導体チップ702とが電気的に接続されている。なお、図9に示す例は、他の回路構成などに係る配線等は省略しているが、半導体チップ間の配線は上記と同様な手法で接続されている。第1の半導体チップ701にあるデータ記憶用の不揮発性記憶素子711に記憶されたデータは、読出負荷回路721によって読み出され、比較回路731に入力する。これに対し、第2の半導体チップ702にあるデータ比較用の不揮発性記憶素子712に記憶されたデータは、読出負荷回路722によって読み出され、配線743を介して第1の半導体チップ701に設ける比較回路731に入力する。比較回路731は、データ記憶用の不揮発性記憶素子711から読み出したデータと、データ比較用の不揮発性記憶素子712から読み出したデータとを比較し、相反するデータでない場合、エラー検出信号を出力端子OUT71から出力する。比較回路は、例えば、排他的NOR回路などで構成することができる。エラー検出信号によって半導体装置700が保持しているデータのエラー検出が可能である。図9に示す例では、データ記憶用の不揮発性記憶素子711及び読出負荷回路721とデータ比較用の不揮発性記憶素子712及び読出負荷回路722とは、それぞれ1組である場合を説明したが、すでに説明した実施形態と同様に、複数設けるようにしてもよい。"