基板上に薄膜トランジスタの半導体層を形成する第1マスク工程と、ゲート絶縁膜をはさんで前記半導体層上にゲート電極を形成し、前記半導体層のソース及びドレイン領域にイオン不純物をドーピングする第2マスク工程と、第1導電層、第1絶縁層及び第2導電層を順次に形成し、前記薄膜トランジスタと離隔された領域に、前記第1導電層、第1絶縁層及び第2導電層をパターニングして、キャパシタを形成する第3マスク工程と、第2絶縁層を形成し、前記第2絶縁層を貫通して、前記ソース及びドレイン領域及び第2導電層を露出させるコンタクトホールを形成する第4マスク工程と、前記コンタクトホールを通じて、前記ソース及びドレイン領域及び第2導電層に接続するソース及びドレイン電極を形成する第5マスク工程と、を含む平板表示装置の製造方法。前記第2マスク工程で、前記ゲート電極と同一材料で、前記ゲート電極と同一層に、前記第1導電層と直接接触する配線をさらに形成することを特徴とする請求項1に記載の平板表示装置の製造方法。前記第2マスク工程で、前記ソース及びドレイン領域に同じイオン不純物をドーピングすることを特徴とする請求項1または請求項2に記載の平板表示装置の製造方法。前記第2マスク工程で、前記ゲート電極をセルフアラインマスクとして、前記ソース及びドレイン領域にイオン不純物をドーピングすることを特徴とする請求項1ないし請求項3のいずれか1項に記載の平板表示装置の製造方法。前記第3マスク工程で、前記第1導電層及び第2導電層は、透明導電性物質を含むことを特徴とする請求項1ないし請求項4のいずれか1項に記載の平板表示装置の製造方法。前記第3マスク工程で、前記薄膜トランジスタが形成された領域の第1導電層、第1絶縁層及び第2導電層は、全部エッチングされることを特徴とする請求項1ないし請求項5のいずれか1項に記載の平板表示装置の製造方法。前記第3マスク工程で、前記キャパシタの第1導電層、第1絶縁層及び第2導電層の側部エッチング面を同一にパターニングすることを特徴とする請求項1ないし請求項6のいずれか1項に記載の平板表示装置の製造方法。前記第4マスク工程で、前記第2絶縁層は、前記ゲート電極と直接接触することを特徴とする請求項1ないし請求項7のいずれか1項に記載の平板表示装置の製造方法。前記第5マスク工程の結果物上に有機膜を形成し、前記有機膜を貫通して、前記ソース及びドレイン電極のうち一つを露出させるビアホールを形成する第6マスク工程をさらに含むことを特徴とする請求項1ないし請求項8のいずれか1項に記載の平板表示装置の製造方法。前記ビアホールを通じて、前記ソース及びドレイン電極のうち一つに接続する画素電極を形成する第7マスク工程をさらに含むことを特徴とする請求項9に記載の平板表示装置の製造方法。基板上に配され、チャネル領域、ソース領域及びドレイン領域を備える薄膜トランジスタの半導体層と、ゲート絶縁膜をはさんで前記チャネル領域上に形成されたゲート電極と、前記ゲート絶縁膜上に配され、側部エッチング面が同一面に形成された第1導電層、第1絶縁層、及び第2導電層を備えるキャパシタと、前記ゲート電極及びキャパシタ上に形成された第2絶縁層を貫通して、前記ソース及びドレイン領域及び第2導電層に接続するソース及びドレイン電極と、前記ソース及びドレイン電極のうち一つと接続する画素電極と、を備える平板表示装置。前記ソース及びドレイン領域は、同一イオン不純物を含むことを特徴とする請求項11に記載の平板表示装置。前記ゲート電極と同一層に、前記ゲート電極と同一材料で、前記第1導電層と直接接触する配線をさらに備えることを特徴とする請求項11または請求項12に記載の平板表示装置。前記配線は、Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W、MoW、AlCuのうち選択された少なくとも一つの導電性物質を含むことを特徴とする請求項13に記載の平板表示装置。前記キャパシタの第1導電層及び第2導電層は、透明導電性物質を含むことを特徴とする請求項11ないし請求項14のいずれか1項に記載の平板表示装置。前記透明導電性物質は、ITOIndiumTinOxide、IZOIndiumZincOxide、ZnO、In2O3、IGOIndiumGaliumOxide、及びAZOAluminiumZincOxideを含むグループから選択された少なくとも一つを含むことを特徴とする請求項14または請求項15に記載の平板表示装置。前記第1絶縁層は、前記第2絶縁層より誘電率の高い物質を含むことを特徴とする請求項11ないし請求項16のいずれか1項に記載の平板表示装置。前記第1絶縁層は、窒化物を含むことを特徴とする請求項11ないし請求項17のいずれか1項に記載の平板表示装置。前記第1絶縁層は、前記キャパシタの第1導電層と第2導電層との間に位置することを特徴とする請求項11ないし請求項18のいずれか1項に記載の平板表示装置。前記ソース及びドレイン電極と画素電極との間に有機膜がさらに形成され、前記ソース及びドレイン電極のうち一つは、前記有機膜を貫通するビアホールを通じて前記画素電極に接続することを特徴とする請求項11ないし請求項19のいずれか1項に記載の平板表示装置。前記画素電極に対向する対向電極をさらに備え、前記画素電極と対向電極との間に液晶が含まれることを特徴とする請求項11ないし請求項20のいずれか1項に記載の平板表示装置。前記ゲート電極と同一層に、前記ゲート電極と同一材料で、前記第1導電層と直接接触する配線をさらに備え、前記配線にVcomが印加されることを特徴とする請求項21に記載の平板表示装置。前記画素電極に対向する対向電極をさらに備え、前記画素電極と対向電極との間に有機発光層が備えられることを特徴とする請求項11ないし請求項22のいずれか1項に記載の平板表示装置。本発明が解決しようとする課題は、フォトマスク工程数を減らし、開口率の向上した平板表示装置及びその製造方法を提供することである。前記課題を達成するために、本発明の一側面によれば、基板上に薄膜トランジスタの半導体層を形成する第1マスク工程と、ゲート絶縁膜をはさんで前記半導体層上にゲート電極を形成し、前記半導体層のソース及びドレイン領域にイオン不純物をドーピングする第2マスク工程と、第1導電層、第1絶縁層及び第2導電層を順次に形成し、前記薄膜トランジスタと離隔された領域に、前記第1導電層、第1絶縁層及び第2導電層をパターニングしてキャパシタを形成する第3マスク工程と、第2絶縁層を形成し、前記第2絶縁層を貫通して前記ソース及びドレイン領域及び第2導電層を露出させるコンタクトホールを形成する第4マスク工程と、前記コンタクトホールを通じて前記ソース及びドレイン領域及び第2導電層に接続するソース及びドレイン電極を形成する第5マスク工程と、を含む平板表示装置の製造方法を提供する。本発明の他の特徴によれば、前記第2マスク工程で、前記ゲート電極と同一材料で、前記ゲート電極と同一層に、前記第1導電層と直接接触する配線をさらに形成しうる。本発明のさらに他の特徴によれば、前記第2マスク工程で、前記ソース及びドレイン領域に同じイオン不純物をドーピングしうる。本発明のさらに他の特徴によれば、前記第2マスク工程で、前記ゲート電極をセルフアラインマスクとして、前記ソース及びドレイン領域にイオン不純物をドーピングしうる。本発明のさらに他の特徴によれば、前記第3マスク工程で、前記第1導電層及び第2導電層は、透明導電性物質を含みうる。本発明のさらに他の特徴によれば、前記第3マスク工程で、前記薄膜トランジスタが形成された領域の第1導電層、第1絶縁層及び第2導電層は、全部エッチングされうる。本発明のさらに他の特徴によれば、前記第3マスク工程で、前記キャパシタの第1導電層、第1絶縁層及び第2導電層の側部のエッチング面を同一にパターニングしうる。本発明のさらに他の特徴によれば、前記第4マスク工程で、前記第2絶縁層は、前記ゲート電極と直接接触しうる。本発明のさらに他の特徴によれば、前記第5マスク工程の結果物上に有機膜を形成し、前記有機膜を貫通して、前記ソース及びドレイン電極のうち一つを露出させるビアホールを形成する第6マスク工程をさらに含みうる。本発明のさらに他の特徴によれば、前記ビアホールを通じて、前記ソース及びドレイン電極のうち一つに接続する画素電極を形成する第7マスク工程をさらに含みうる。本発明の他の側面によれば、基板上に配され、チャネル領域、ソース領域及びドレイン領域を備える薄膜トランジスタの半導体層と、ゲート絶縁膜をはさんで前記チャネル領域上に形成されたゲート電極と、前記ゲート絶縁膜上に配され、側部のエッチング面が同一面に形成された第1導電層、第1絶縁層、及び第2導電層を備えるキャパシタと、前記ゲート電極及びキャパシタ上に形成された第2絶縁層を貫通して、前記ソース及びドレイン領域及び第2導電層に接続するソース及びドレイン電極と、前記ソース及びドレイン電極のうち一つと接続する画素電極と、を備える平板表示装置を提供できる。本発明の他の特徴によれば、前記ソース及びドレイン領域は、同一イオン不純物を含みうる。本発明のさらに他の特徴によれば、前記ゲート電極と同一層に、前記ゲート電極と同一材料で、前記第1導電層と直接接触する配線をさらに含みうる。本発明のさらに他の特徴によれば、前記配線は、Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W、MoW、AlCuのうち選択された少なくとも一つの導電性物質を含みうる。本発明のさらに他の特徴によれば、前記キャパシタの第1導電層及び第2導電層は、透明導電性物質を含みうる。本発明のさらに他の特徴によれば、前記透明導電性物質は、ITOIndiumTinOxide、IZOIndiumZincOxide、ZnO、In2O3、IGOIndiumGaliumOxide、及びAZOAluminiumZincOxideを含むグループから選択された少なくとも一つを含みうる。本発明のさらに他の特徴によれば、前記第1絶縁層は、前記第2絶縁層より誘電率の高い物質を含みうる。本発明のさらに他の特徴によれば、前記第1絶縁層は、窒化物を含みうる。本発明のさらに他の特徴によれば、前記第1絶縁層は、前記キャパシタの第1導電層と第2導電層との間のみに位置しうる。本発明のさらに他の特徴によれば、前記ソース及びドレイン電極と画素電極との間に有機膜がさらに形成され、前記ソース及びドレイン電極のうち一つは、前記有機膜を貫通するビアホールを通じて前記画素電極に接続しうる。本発明のさらに他の特徴によれば、前記画素電極に対向する対向電極をさらに含み、前記画素電極と対向電極との間に液晶が含まれうる。本発明のさらに他の特徴によれば、前記ゲート電極と同一層に、前記ゲート電極と同一材料で、前記第1導電層と直接接触する配線をさらに含み、前記配線にVcomが印加されうる。本発明のさらに他の特徴によれば、前記画素電極に対向する対向電極をさらに含み、前記画素電極と対向電極との間に有機発光層が備えられうる。本発明の一実施形態による製造方法及びその製造方法によって形成された平板表示装置は、5回のフォトマスク工程で平板表示装置の薄膜トランジスタ及びキャパシタを形成しうる。したがって、マスク工程減少による生産コストを低減しうる。また、キャパシタの両電極をいずれも透明電極として使用する場合、キャパシタの大きさを縮めずに平板表示装置の開口率を向上させうる。また、キャパシタに連結される配線を、抵抗の小さいゲート電極と同じ材料を使用することによって、配線抵抗を減らせる。以下、添付した図面に示された本発明の望ましい実施形態を参照して、本発明をさらに詳細に説明する。図1A及び図1Bは、本発明の一実施形態による平板表示装置の製造方法の第1マスク工程を概略的に示した断面図である。図1Aを参照すれば、基板10上に半導体層の材料となる層11を蒸着し、前記半導体層の材料となる層11上に第1フォトレジストP1を塗布し、第1フォトマスクM1を利用した第1フォトマスク工程を実施する。基板10は、SiO2を主成分とする透明材質のガラス材で形成されうる。基板10上には、基板10の平滑性及び不純元素の浸透を遮断するために、SiO2及びまたはSiNxを含むバッファ層及び半導体層の材料となる層11は、PECVD法、APCVD法、LPCVD法などの多様な蒸着方法によって蒸着されうる。半導体層の材料としては、非晶質シリコンまたは結晶質シリコンでありうる。この時、結晶質シリコンは、非晶質シリコンを結晶化して形成されることもできる。非晶質シリコンを結晶化する方法は、RTA法、SPC法、ELA法、MIC法、MILC法、SLS法などの多様な方法によって結晶化されうる。透光部M11及び光遮断部M12を備えた第1フォトマスクM1を利用した第1フォトマスク工程を実施する。前記図面には詳細に示されていないが、露光装置で第1フォトマスクM1に露光した後、現像、エッチング、及びストリッピングまたはアッシングのような一連の工程を経る。図1Bを参照すれば、第1マスク工程の結果として半導体層の材料となる層11は、薄膜トランジスタの半導体層21にパターニングされる。図2Aを参照すれば、図1Bの構造物上にゲート絶縁膜12、ゲート電極の材料となる金属層13、及び第2フォトレジストP2を順次に積層し、透光部M21及び光遮断部M22を備えた第2フォトマスクM2を利用した第2フォトマスク工程を実施する。ゲート絶縁膜12は、酸化シリコン、窒化シリコンを単層または複層備えうる。ゲート電極の材料となる層13は、Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W、MoW、AlCuのうち選択された少なくとも一つ以上の導電性物質を含みうる。図2Bを参照すれば、第2マスク工程の結果としてゲート電極の材料となる層13は、薄膜トランジスタのゲート電極23及び後述するキャパシタの配線33を形成する。キャパシタの配線33は、ゲート電極23と同一層に、ゲート電極23と同一材料で形成されるので、別途のマスク工程を追加せず、キャパシタの配線33を形成しうる。図2Cを参照すれば、半導体層21は、ゲート電極21に対応するチャネル領域21bと前記チャネル領域の外郭にそれぞれ形成されたソース及びドレイン領域21a21cとを備える。ソース及びドレイン領域21a21cには、第2マスク工程結果として形成されたゲート電極23をセルフアラインマスクとして使用して、同じタイプのイオン不純物がドーピングされる。図2Cには、一例として、Pタイプの不純物がドーピングされると示されているが、本発明は、これに限定されない。すなわち、CMOSではないPMOSまたはNMOS、IZOIndiumZincOxide、ZnO、In2O3、IGOIndiumGaliumOxide、及びAZOAluminiumZincOxideを含むグループから選択されうる。このように、キャパシタ30の上部電極及び下部電極3436を透明電極で形成することによって、キャパシタ30の大きさを縮めずに平板表示装置の開口率を向上させうる。また、キャパシタ30の下部電極34は、前述したキャパシタの配線33に直接接触しうる。キャパシタ30の上部電極及び下部電極36が、比抵抗の大きい透明電極で形成され、前記比抵抗の大きい透明電極で配線を形成する場合、キャパシタ30に印加される電圧を高める問題がある。しかし、キャパシタの配線33を、前述したゲート電極23を形成する材料のように、比抵抗が小さい材料で形成する場合、キャパシタ30に印加される電圧を減らせる。さらに、液晶表示装置の場合、キャパシタ30にVcom電圧が別途に印加されねばならないが、本実施形態のように、ゲート電極23と同じ材料のキャパシタの配線33にVcomを印加することによって、配線抵抗によるロードを最小化しうる。また、キャパシタ30の誘電膜35で形成される第1絶縁層15は、誘電率が良好な絶縁材料を含むことが望ましい。本実施形態で、前記誘電膜35に窒化物を含む窒化シリコンが使われた。一方、図3Cないし図3Eでは、第2導電層16、第1絶縁層15、及び第1導電層14がそれぞれ別途のエッチング工程、すなわち、3回のエッチング工程でエッチングされると示されているが、これは、一例示であり、1回のエッチング工程または2回のエッチング工程も可能である。図4Aを参照すれば、図3Eの構造物上に、第2絶縁層17及び第4フォトレジストP4を順次に積層し、透光部M41及び光遮断部M42を備えた第4フォトマスクM4を利用した第4フォトマスク工程を実施する。図4Bを参照すれば、第4フォトマスク工程の結果、第2絶縁層17を貫通して薄膜トランジスタ20のソース及びドレイン領域21a21c、及びキャパシタ30の上部電極36を露出させるコンタクトホール27a27c37が形成される。第3マスク工程で、薄膜トランジスタが形成された領域の第1絶縁層15は、全部エッチングされたため、第2絶縁層17は、薄膜トランジスタのゲート電極23と直接接触する。第2絶縁層17は、ゲート電極23と、後述する薄膜トランジスタのソース及びドレイン電極28a28c図5Bとの間に直接介在される層間絶縁膜を形成する。第2絶縁層17は、窒化物または酸化物を含み、前述した第1絶縁層15より誘電率の低い材料で形成されうる。図5Aを参照すれば、図4Bの構造物上にソース及びドレイン電極の材料となる層18及び第5フォトレジストP5を順次に積層し、透光部M51及び光遮断部M52を備えた第5フォトマスクM5を利用した第5フォトマスク工程を実施する。図5Bを参照すれば、第5フォトマスク工程の結果、第2絶縁層17を貫通して形成されたコンタクトホール27a27c37を通じて、薄膜トランジスタ30のソース及びドレイン領域21a21c及びキャパシタ30の上部電極36に接続するソース及びドレイン電極28a28cが形成される。すなわち、本実施形態によれば、5回のフォトマスク工程で、平板表示装置の薄膜トランジスタ20及びキャパシタ30を形成しうる。したがって、マスク工程の減少による生産コストを低減しうる。図6を参照すれば、図5Bの構造物上に有機膜19が形成され、第6マスク工程によって、前記有機膜19を貫通してソース及びドレイン電極28a28cのうち一つを露出させるビアホール29が形成される。前記図面には示されていないが、ソース及びドレイン電極28a28cと前記有機膜19との間に無機絶縁膜がさらに備えられうる。図7を参照すれば、ビアホール29が形成された有機膜19上に、第7マスク工程で画素電極41が形成される。画素電極41は、ビアホール29を通じてソース及びドレイン電極28a28cのうち一つに接続する。図8は、前述した本発明の一実施形態による製造方法によって形成された本平板表示装置の一実施形態であって、画素電極41を含む基板10上に、液晶43及び対向電極42が形成された液晶表示装置の様子を示したものである。前記図面に示された構成要素は、説明の便宜上拡大または縮小して表示されうるので、図面に示された構成要素のサイズや形状に本発明が限定されず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。