振動子と、この振動子を振動させる駆動回路と、前記振動子に角速度が付加された際にコリオリ力により発生する電荷をアナログ信号の出力信号として検出する検出回路と、この検出回路からのアナログ信号をデジタル信号に変換するA/D変換器と、このA/D変換器の動作タイミングを制御する発振器と、この発振器から出力される矩形波を分周器を介してデータ更新信号に変換するINT出力制御回路と、前記A/D変換器により変換されたデジタル信号を記憶する記憶手段と、外部に設けたマスタコンピュータとチップセレクト端子、クロック端子、入力端子および出力端子を介して電気的に接続された通信制御回路とを備え、前記INT出力制御回路から出力されるデータ更新信号に同期させて、角速度信号からなる応答信号を通信制御回路における出力端子からマスタコンピュータにおける入力端子に入力するように構成した角速度センサ。しかしながら、上記従来の構成においては、角速度センサ13の有するクロック周波数とマスタコンピュータ12の持つクロック周波数とが異なる場合に、マスタコンピュータ12におけるチップセレクト端子17から角速度センサ13におけるチップセレクト端子18に信号を出力することにより、角速度センサ13から角速度の情報を出力端子21からマスタコンピュータ12における入力端子22に出力するようにしているため、角速度センサ13とマスタコンピュータ12とのクロック周波数の位相のずれにより、位相のずれ分だけ、出力信号が変動してしまうという課題を有していた。本発明は上記従来の問題点を解決するもので、角速度センサの有するクロック周波数とマスタコンピュータの持つクロック周波数とが異なる場合においても、正確な出力信号を出力することが可能な角速度センサを提供することを目的とするものである。上記目的を達成するために本発明は、振動子と、この振動子を振動させる駆動回路と、前記振動子に角速度が付加された際にコリオリ力により発生する電荷をアナログ信号の出力信号として検出する検出回路と、この検出回路からのアナログ信号をデジタル信号に変換するA/D変換器と、このA/D変換器の動作タイミングを制御する発振器と、この発振器から出力される矩形波を分周器を介してデータ更新信号に変換するINT出力制御回路と、前記A/D変換器により変換されたデジタル信号を記憶する記憶手段と、外部に設けたマスタコンピュータとチップセレクト端子、クロック端子、入力端子および出力端子を介して電気的に接続された通信制御回路とを備え、前記INT出力制御回路から出力されるデータ更新信号に同期させて、角速度信号からなる応答信号を通信制御回路における出力端子からマスタコンピュータにおける入力端子に入力するようにしたもので、この構成によれば、角速度センサの有するクロック周波数とマスタコンピュータの有するクロック周波数とが異なる場合においても、INT出力制御回路から出力されるデータ更新信号に同期させて、角速度信号からなる応答信号を通信制御回路における出力端子からマスタコンピュータにおける入力端子に入力するようにしているため、マスタコンピュータにおけるクロック周波数の影響を受けることなく、角速度信号を出力できることとなり、角速度センサとマスタコンピュータとのクロック信号の位相のずれによる出力変動がなくなるという作用効果を有するものである。本発明の角速度センサは、振動子と、この振動子を振動させる駆動回路と、前記振動子に角速度が付加された際にコリオリ力により発生する電荷をアナログ信号の出力信号として検出する検出回路と、この検出回路からのアナログ信号をデジタル信号に変換するA/D変換器と、このA/D変換器の動作タイミングを制御する発振器と、この発振器から出力される矩形波を分周器を介してデータ更新信号に変換するINT出力制御回路と、前記A/D変換器により変換されたデジタル信号を記憶する記憶手段と、外部に設けたマスタコンピュータとチップセレクト端子、クロック端子、入力端子および出力端子を介して電気的に接続された通信制御回路とを備え、前記INT出力制御回路から出力されるデータ更新信号に同期させて、角速度信号からなる応答信号を通信制御回路における出力端子からマスタコンピュータにおける入力端子に入力するようにしたもので、この構成によれば、角速度センサの有するクロック周波数とマスタコンピュータの有するクロック周波数とが異なる場合においても、INT出力制御回路から出力されるデータ更新信号に同期させて、角速度信号からなる応答信号を通信制御回路における出力端子からマスタコンピュータにおける入力端子に入力するようにしているため、マスタコンピュータにおけるクロック周波数の影響を受けることなく、角速度信号を出力できることとなり、角速度センサとマスタコンピュータとのクロック信号の位相のずれにより出力変動が発生するということのない特性の向上した角速度センサを提供することができるという効果を有するものである。以下、本発明の一実施の形態における角速度センサについて、図面を参照しながら説明する。図1は、本発明の一実施の形態における角速度センサの検出回路を示すブロック図である。図1において、31は振動子で、この振動子31は一対の駆動部32と、この一対の駆動部32のそれぞれの先端に配設された一対の検知部33とにより構成されている。また前記振動子31の駆動部32の一方には駆動用電極34を設けるとともに、前記駆動部32の他方には駆動検出用電極35を設けている。そしてまた前記振動子31における一対の検知部33には角速度検出用電極36を設けている。37はモニタ回路で、このモニタ回路37は前記振動子31の駆動検出用電極35の電荷を入力する電流アンプ38と、この電流アンプ38の出力信号を入力するバンドパスフィルタ39と、このバンドパスフィルタ39の出力信号を入力する整流器40と、この整流器40の出力信号を入力する平滑回路41とにより構成されている。42はAGC回路で、このAGC回路42は前記モニタ回路37における平滑回路41の出力信号を入力し、かつ前記モニタ回路37におけるバンドパスフィルタ39の出力信号を増幅あるいは減衰させるものである。43は制御回路で、この制御回路43は前記AGC回路42の出力信号を入力するとともに、前記振動子31の駆動用電極34に駆動信号を入力するものである。そして、前記モニタ回路37、AGC回路42および制御回路43とで、駆動回路44を構成している。45は電流アンプで、この電流アンプ45は前記振動子31における一対の角速度検出用電極36にコリオリ力により発生する電荷を電圧に変換するものである。46は検出回路で、この検出回路46は、前記電流アンプ45の出力信号を入力する差動アンプ47と、この差動アンプ47の出力信号を入力する同期検波器48と、この同期検波器48の出力信号を入力する平滑回路49と、この平滑回路49の出力信号を入力するとともに、増幅して角速度信号を出力する直流アンプ50とにより構成されている。60はA/D変換器で、このA/D変換器60は検出回路46における直流アンプ50から出力されるアナログからなる出力信号をデジタル信号に変換する。62はレジスタで、このレジスタ62は角速度情報としての出力信号、駆動回路44の補正データ等がデータとして保存されている。63は3線式シリアル通信におけるスレブに相当する通信制御回路で、この通信制御回路63はレジスタ62とデータのやり取りを行うとともに、チップセレクト端子64、入力端子65、出力端子66およびクロック端子67を設けている。68は外部に設けられたマスタコンピュータで、このマスタコンピュータ68は3線式シリアル通信方式における通信をコントロールしており、角速度センサにおけるチップセレクト端子64と接続されたチップセレクト端子69、角速度センサにおける入力端子65と接続された出力端子70および角速度センサにおける出力端子66と接続された入力端子71、角速度センサにおけるクロック端子67と接続されたクロック端子72およびINT端子73を設けている。また、前記マスタコンピュータ68には、タイミング回路68aを設けている。74は発振器で、この発振器74は矩形波形を出力している。75は分周器で、この分周器75は前記発振器74からの出力信号を13.3KHzからなる矩形波に変換して出力している。76はINT出力制御回路で、このINT出力制御回路76は前記分周器75からの出力される矩形波をデータ更新信号に変換して出力している。そして、このデータ更新信号はマスタコンピュータ68におけるINT端子73を介してタイミング回路68aに入力される。そして、このタイミング回路68aから出力される出力信号がマスタコンピュータ68におけるチップセレクト端子69を介して角速度センサの通信制御回路63におけるチップセレクト端子64にローの信号として入力される。以上のように構成された本発明の一実施の形態における角速度センサについて、次にその動作を説明する。振動子31の駆動用電極34に交流電圧を加えると、前記振動子31が共振し、前記振動子31の駆動検出用電極35に電荷が発生する。この駆動検出用電極35に発生した電荷を駆動回路44における電流アンプ38に入力し、正弦波形の出力電圧に変換する。そしてこの電流アンプ38の出力電圧をモニタ回路37におけるバンドパスフィルタ39に入力し、前記振動子31の共振周波数のみを抽出し、ノイズ成分を除去した図2aに示すような正弦波形を出力する。そしてまた、前記モニタ回路37におけるバンドパスフィルタ39の出力信号を整流器40に入力することにより、負電圧成分を正電圧に変換した後、平滑回路41に入力することにより、直流電圧信号に変換する。そしてAGC回路42は前記平滑回路41の直流電圧信号が大の場合には前記モニタ回路37におけるバンドパスフィルタ39の出力信号を減衰させるような信号を、一方、前記平滑回路41の直流電圧信号が小の場合には前記モニタ回路37におけるバンドパスフィルタ39の出力信号を増幅させるような信号を制御回路43に入力し、前記振動子31の振動が一定振幅となるように調整するものである。また前記振動子31の駆動部32が駆動方向に速度Vで屈曲振動している状態において、前記振動子31の長手方向の中心軸周りに振動子31が角速度ωで回転すると、この振動子31の検知部33にF=2mV×ωのコリオリ力が発生する。このコリオリ力により前記検知部33における一対の角速度検出用電極36に、図2bおよび図2cに示すように電荷が発生する。そしてこの角速度検出用電極36に発生する電荷はコリオリ力により発生するため、前記駆動検出用電極35に発生する信号より位相が90度進んでいる。そしてまた、前記一対の角速度検出用電極36に発生した出力信号を重ね合わせることにより図2dに示すような電荷の信号を得る。さらに電流アンプ45により、図2eに示すような出力電圧に変換する。このとき、前記電流アンプ45はコンデンサ図示せずを設けており、前記角速度検出用電極36の出力をさらに90度進めるものである。そしてこの電流アンプ45の出力信号を2つの出力信号に分岐するとともに、分岐した出力信号の一方を検出回路46における差動アンプ47により前記振動子31の共振周波数成分のみを抽出し、ノイズ成分を除去するとともに、この差動アンプ47の出力を同期検波器48に入力し、前記モニタ回路37におけるバンドパスフィルタ39の振動の周期で位相検波させるとともに、前記差動アンプ47の電力電圧の負電圧成分を正電圧に変換し、図2fに示すような出力信号を得る。そしてこの同期検波器48の出力電圧を平滑回路49および直流アンプ50により平滑化するとともに、増幅し、図2gに示すような出力信号を得る。そして、前記検出回路46における直流アンプ50の出力信号をアナログからなる角速度情報としてA/D変換器60に入力する。A/D変換器60は、前記直流アンプ50から出力されるアナログからなる出力情報をデジタルからなる出力信号に変換するものである。ここで、通常の動作状態として、マスタコンピュータ68からの指令により、デジタル信号からなる角速度情報を角速度センサが出力する場合を考える。10ビットからなる角速度情報として、角速度センサの静止状態すなわち0[度/秒]を1000000000とし、測定範囲の最大角速度511[度/秒]を1111111111とし、測定範囲の最小角速度-511[度/秒]を0000000000と定義する。そして、発振器74からの出力信号を分周器75により矩形波信号に変換して、さらに、図3に示すように、INT出力制御回路76から78μsecのデータ更新信号を出力する。このデータ更新信号をマスタコンピュータ68におけるINT端子73に入力する。マスタコンピュータ68におけるタイミング回路68aを介してチップセレクト端子69から角速度センサにおける通信制御回路63におけるチップセレクト端子64に図4aに示すように、ローの信号を入力することにより、マスタコンピュータ68のコマンドを受ける対象として、本発明の一実施の形態における角速度センサを選択する。その後、マスタコンピュータ68におけるクロック端子72から通信制御回路63におけるクロック端子67に図4cのクロック信号が入力され、このクロック信号の立ち上がり時に図4bに示す例えば、角速度情報を要求する1番目のコマンド77がマスタコンピュータ68における出力端子70から通信制御回路63における入力端子65に入力される。そうすると、図4cのクロック信号の立下りに合わせて図4dに示すように、角速度信号からなる応答信号77を通信制御回路63における出力端子66からマスタコンピュータ68における入力端子71に入力する。すなわち、本発明の一実施の形態における角速度センサにおいては、角速度センサの有する更新時間78μsecとマスタコンピュータの有する更新時間125μsecとが異なる場合においても、INT出力制御回路76から出力されるデータ更新信号に同期させて、角速度信号からなる応答信号を通信制御回路63における出力端子66からマスタコンピュータ68における入力端子71に入力するようにしているため、マスタコンピュータ68におけるクロック周波数約8KHzの影響を受けることなく、角速度信号を出力できることとなり、角速度センサとマスタコンピュータとのクロック信号の位相のずれによる出力変動がなくなるという作用効果を有するものである。この角速度信号からなる応答信号78は、4線式、SPI通信、16ビットの角速度データで構成されている。この1番目のコマンド77である角速度情報の上位バイトを要求するコマンドに対し、図5aに示すような上位バイトの信号を含む角速度信号からなる応答信号78を通信制御回路63からマスタコンピュータ68に出力する。次に、2番目のコマンド79である角速度情報の下位バイトを要求するコマンドに対し、図5bに示すような、下位バイトの信号を含む角速度信号からなる応答信号80を通信制御回路63からマスタコンピュータ68に出力する。そして、マスタコンピュータ68にて、上位バイトの角速度信号からなる応答信号78と下位バイトの角速度信号からなる応答信号80を結合することにより、10ビットからなる角速度情報を受信するものである。