面方位111を有する単結晶シリコン基板と、前記単結晶シリコン基板の最表面を除く表層領域に形成された不完全な絶縁性を有する埋め込み酸化層と、前記単結晶シリコン基板の前記最表面に形成されたバッファ層と、前記バッファ層の表面に形成された窒化ガリウム膜とを備えることを特徴とする半導体基板。前記埋め込み酸化層は、前記単結晶シリコン基板の前記最表面から深さ0.5μm以下の領域に形成されていることを特徴とする請求項1に記載の半導体基板。面方位111を有する単結晶シリコン基板の表面の直下に不完全な埋め込み酸化層を形成する工程と、前記埋め込み酸化層が形成された前記単結晶シリコン基板の前記最表面にバッファ層を形成する工程と、前記バッファ層の表面に窒化ガリウム膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。前記埋め込み酸化層を形成する工程は、前記単結晶シリコン基板の表面に酸素イオンを注入する工程と、前記酸素イオンが注入された前記単結晶シリコン基板を500~1350°Cで熱処理する工程を含むことを特徴とする請求項3に記載の半導体基板の製造方法。前記酸素イオンを注入する工程は、前記酸素イオンのドーズ量が5E14atoms/cm2以上5E17atoms/cm2以下であることを特徴とする請求項4に記載の半導体基板の製造方法。しかしながら、バッファ層としての単結晶SiC層を形成する場合、水素ガス雰囲気中にプロパンガス等を導入してシリコン基板の表面を1100°C以下の低温で炭化処理した後、シランガスとプロパンガスを導入して約1200~1400°Cの高温で3CSiC単結晶膜のエピタキシャル成長を行わなければならず、生産性の低下や高温熱処理によるシリコン基板のスリップ転位発生等の問題がある。また、上記方法においては、GaNの成長基板としてSOI基板を使用しており、基板コストが非常に高いという問題がある。本発明は上記課題を解決するためになされたものであり、本発明の目的は、SOI基板ではなく単純な単結晶シリコン基板を出発基板としてGaN膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供することにある。本願発明者らは、上記課題を解決するため鋭意研究を重ねた結果、単結晶SiC層が形成されたSOI基板を必ずしも用いる必要はなく、酸素イオンの注入によってシリコン基板の最表面を除く表層領域に埋め込み酸化層を形成し、このシリコン基板上にAlNやAlGaN等のバッファ層を形成すれば、GaNとの間の格子定数差や熱膨張係数差によるシリコン基板の反りやクラックを抑制できると共に、最終的に転位密度の低いGaN膜を得ることができることを見出した。本発明はこのような技術的知見に基づくものであり、本発明による半導体基板は、面方位111を有する単結晶シリコン基板と、前記単結晶シリコン基板の最表面を除く表層領域に形成された不完全な絶縁性を有する埋め込み酸化層と、前記埋め込み酸化層の前記最表面に形成されたバッファ層と、前記バッファ層の表面に形成された窒化ガリウム膜とを備えることを特徴とする。また、本発明による半導体基板の製造方法は、面方位111を有する単結晶シリコン基板の最表面を除く表層領域に不完全な絶縁性を有する埋め込み酸化層を形成する工程と、前記埋め込み酸化層が形成された前記単結晶シリコン基板の表面にバッファ層を形成する工程と、前記バッファ層の表面に窒化ガリウム膜を形成する工程とを備えることを特徴とする。本発明によれば、SOI基板ではなく単純な単結晶シリコン基板を出発基板としてGaN膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供することができる。以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。図1は、本発明の好ましい実施の形態による半導体基板の構造を示す略断面図である。図1に示すように、本実施形態による半導体基板10は、単結晶シリコン基板11と、単結晶シリコン基板11の最表面11sを除く表層領域に形成された不完全な絶縁性を有する埋め込み酸化層12と、埋め込み酸化層12の表面に形成されたバッファ層13と、バッファ層13の表面に形成されたGaN膜14とを備えている。シリコン基板11は、チョクラルスキーCZ法によって引き上げられたシリコンインゴットから切り出された面方位111のCZウェーハである。特に限定されるものではないが、シリコン基板11は、p型不純物としてのボロンBやn型不純物としてのリンPがドープされたものであり、これらの不純物に基づくシリコン基板11の比抵抗は0.001Ωcm以上1000Ωcm以下であることが好ましく、0.1Ωcm以下であることがさらに好ましい。シリコン基板11の初期酸素濃度は特に限定されず、一般的に製造可能な酸素濃度の範囲であればよく、4×1017atoms/cm3以上2.4×1018atoms/cm3以下である。シリコン基板11の厚みは、反り対策の観点から厚いものほど良く、シリコン基板の口径にもよるが、好ましくは0.9mm以上2.5mm以下である。埋め込み酸化層12は、平面的に連続していない繋がっていない不完全な酸化膜であり、よって不完全な絶縁性を有する。この酸化膜の不完全性は断面観察によって確認することが可能である。埋め込み酸化層12は、シリコン基板11の最表面11sよりも深い位置に形成されており、バッファ層13及びGaN膜14の成長時の応力緩和層として機能する。埋め込み酸化層12は、シリコン基板の表面から深さ0.5μm以下の領域に形成されていることが好ましい。埋め込み酸化層12は、酸素イオンの注入により形成することができるが、そのドーズ量は、SIMOXを作製するために必要なドーズ量よりも低いドーズ量で十分であり、且つ、埋め込み酸化膜を形成するために1300°C以上で数時間以上での高温熱処理をする必要もないので、製造コストを大幅に低減することができる。具体的には、酸素イオンのドーズ量は5E14atms/cm2以上5E17atms/cm2とすることができる。バッファ層13は、シリコン基板11とGaN膜14との格子定数差を小さくする役割を果たす。バッファ層13の膜厚は2μm程度であればよい。バッファ層13は、AlN層を形成後にAlGaNバッファ層の濃度を変化させた膜を複数回成長させ、最終的にGaN膜を2μm成長させる。単結晶シリコン基板11の表面に単結晶SiC膜を成膜する従来の方法として、1100°C以下の温度で水素ガス雰囲気中にプロパンガスなどを導入してシリコン基板の表層のみを炭化不完全なSiC膜を形成後、さらに高温でシランガスとプロパンガスを導入して3CSiC単結晶膜を成長させる方法が知られている。このSiC膜は格子定数差が小さくなるためGaN用基板のバッファ層としても利用されるが、生産性の低下や高温熱処理によるスリップの問題などある。これに対し、本実施形態による半導体基板10は、シリコン基板11に酸素イオンを注入して埋め込み酸化層12を形成し、このシリコン基板11の表面にAlN、AlGaN等のバッファ層13を成長させているので、シリコンとGaNとの間の格子定数差や熱膨張係数差をさらに吸収することができる。したがって、GaNの欠陥密度を小さくすることができ、高品質なGaN膜14を製造することが可能となる。次に、半導体基板10の製造方法について説明する。図2は、半導体基板10の製造工程を示す模式図である。上記半導体基板10の製造では、まず図2aに示すように、単結晶シリコン基板11を用意する。単結晶シリコン基板11は、チョクラルスキーCZ法によって引き上げられたシリコンインゴットから切り出された面方位111のCZウェーハを用いることができる。上述の通り、シリコン基板11の直径は100mmφ以上、厚みは0.9mm以上2.5mm以下、比抵抗は0.001~1000Ωcmであることが好ましい。比抵抗は、CZ法のシリコン融液に添加するボロン量やn型ドーパント量によって調整することができる。次に、図2bに示すように、単結晶シリコン基板11上に酸素イオン注入層12aを形成する。酸素イオン注入層12aは、イオンドーピング装置内で300°Cに加熱したシリコン基板の表面に加速度エネルギー180~220KeV、ドーズ量5E14~5E17/cm2の酸素イオンを注入し、さらに室温下にて同様にドーズ量5E14~5E17/cm2の酸素イオンを注入することにより形成することができる。次に、図2cに示すように、単結晶シリコン基板11を熱処理することによって埋め込み酸化層12形成する。埋め込み酸化層12は、酸素イオン注入層12aが形成されたシリコン基板11が後述するMOCVD炉内での熱処理を経ることにより顕在化する。埋め込み酸化層12は、シリコン基板11に対して上記酸素イオン注入を行った後、熱処理炉にて例えば500~1250°Cの温度範囲で1~60分程度の熱処理を行って、MOCVD炉内での熱処理前に顕在化させてもよい。なお、シリコン基板11へのクラックの影響や熱処理の生産性等を考慮すると、500~1200°Cの温度範囲で30分以下の熱処理とすることが好ましい。次に、図2d及びeに示すように、埋め込み酸化層12が形成されたシリコン基板11の表面にバッファ層13及びGaN膜14を順次形成する。詳細には、埋め込み酸化層12が形成されたシリコン基板11をMOCVD炉に投入し、500°C以上1150°C以下の水素含有雰囲気下でクリーニングを行い、AlN膜を形成した後に、Ga濃度を徐々に高濃度に変化させたAlGaN膜を複数回成長させる。その後、最終的なGaN膜を2μm成長させることにより、本実施形態による半導体基板10が完成する。以上説明したように、本実施形態によれば、シリコン基板11とバッファ層13との間に応力緩和層としての埋め込み酸化層12が設けられていることから、バッファ層13やGaN膜14の成長時においてシリコン基板11の反りやクラックを抑制することができ、転位密度が低い良質なGaN膜14を成膜することができる。以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。例えば、上記実施形態においては、バッファ層13がAlN膜及びAlGaN膜の多層膜であるが、AlN又は他の材料からなる単層膜であってもよい。また本発明は、通常のシリコンウェーハの他、SOIウェーハに適用することも可能である。[実施例1]直径150mm、面方位111、厚み625μm、初期酸素濃度が1.5×1018atoms/cm3、比抵抗が10~20Ωcmに調整されたボロンドープのCZウェーハを用意した。次に、イオンドーピング装置を用いて300°Cに加熱されたウェーハの表面に加速エネルギー200KeV、ドーズ量1E16/cm2の酸素イオンを注入した後、室温下にて同じく5E15/cm2の酸素イオンをさらに注入した。その後、イオン注入されたCZウェーハをMOCVD炉内に搭載し、950°Cの温度にてAlN膜を成長させた後、Ga濃度を20、50、80と順次高濃度にしたAlGaN膜を成長させ、これによりバッファ層13を形成した。そして引き続き、1100°Cの温度にてGaN膜を2μm成長させて、半導体ウェーハのサンプル1を得た。こうして得られたウェーハサンプル1の表面を光学顕微鏡にて観察し、クラックの測定を行った結果、外周部の全周にクラックが発生していたが、その長さは0.5mm以下であった。また、ウェーハの反りを測定した結果、ウェーハの反りは25μm以下であった。[実施例2]実施例1と同一特性を有するCZウェーハを用意し、加熱温度300°C、加速エネルギー150KeV、ドーズ量1E15/cm2の酸素イオンを注入した後、このウェーハを1000°Cで1時間熱処理した。その後、実施例1と同一条件下でバッファ層13及びGaN膜14を形成し、半導体ウェーハのサンプル2を得た。その後、得られたサンプル2に対して、実施例1と同様の評価を行った。その結果、サンプル2の外周部に発生したクラックの長さは0.5mm以下であった。また、ウェーハの反りは25μm以下であった。[比較例1]実施例1と同一特性を有するCZウェーハを用意し、このウェーハに酸素イオン注入を行うことなく、バッファ層13及びGaN膜14の成膜のみを行った。すなわち、ウェーハをMOCVD炉内に搭載後、950°Cの温度にてAlN膜を形成した後に20Ga濃度のAlGaN膜を形成し、順次50、80と高濃度のAlGaN膜を成長させた。引き続きGaN膜を1100°Cにて2μm成長させて、埋め込み酸化層のない半導体基板のサンプル3を得た。その後、得られたウェーハサンプル3に対して、実施例1と同様の評価を行った。その結果、外周部の全周に長さ1~2mmのクラックが発生していた。また、ウェーハの反りを測定した結果、ウェーハの反りは45μmであった。