参照電圧に応じた第1の周波数を出力する第1の発振器と、入力電圧に応じた第2の周波数を出力する第2の発振器と、前記第1の周波数を測定する第1のカウンタと、前記第2の周波数を測定する第2のカウンタと、前記第1の周波数の測定結果と前記第2の周波数の測定結果を比較して、前記入力電圧に応じたデジタル値を出力する比較器とを有することを特徴とする半導体装置。参照電圧に応じた第1の周波数を出力する第1の発振器と、入力電圧に応じた第2の周波数を出力する第2の発振器と、前記第1の周波数を、所定のカウンタ値Mまで測定する第1のカウンタと、前記第2の周波数のカウンタ値Lを、前記第1の周波数の測定と同期させて測定する第2のカウンタと、前記カウンタ値Mと前記カウンタ値Lとを比較して、前記入力電圧に応じたデジタル値を出力する比較器と、前記カウンタ値Mを制御するレジスタとを有することを特徴とする半導体装置。請求項1又は請求項2において、前記第2の発振器は、前記入力電圧を電源電圧とするリングオシレータであることを特徴とする半導体装置。請求項1乃至請求項3のいずれか一において、前記第1の発振器は、前記参照電圧を電源電圧とするリングオシレータであることを特徴とする半導体装置。変換回路と、制御回路とを有し、前記変換回路は、誘導素子と、スイッチ素子とを有し、前記制御回路は、AD変換器と、デジタル積分器と、デジタルパルス幅変調器とを有し、前記AD変換器は、参照電圧に応じた第1の周波数を出力する第1の発振器と、前記変換回路からの帰還電圧に応じた第2の周波数を出力する第2の発振器と、前記第1の周波数を測定する第1のカウンタと、前記第2の周波数を測定する第2のカウンタと、前記第1の周波数の測定結果と前記第2の周波数の測定結果とを比較して前記帰還電圧に応じたデジタル値を出力する比較器とを有し、前記制御回路では、前記AD変換器が前記デジタル値を出力し、前記デジタル積分器が前記デジタル値を積分してデューティ値を決定し、前記デジタルパルス幅変調器が前記デューティ値を有するパルス信号を出力し、前記変換回路では、前記スイッチ素子が前記パルス信号に応じて前記誘導素子に流れる電流を制御し、前記誘導素子に流れる前記電流に応じて前記変換回路の出力電圧が生成されることを特徴とする半導体装置。特許文献1のような逐次比較型のAD変換器では、サンプルホールド回路、電圧比較器、デジタル-アナログ変換器などアナログ回路で構成されるものが多く、回路規模や消費電力の増加を招いていた。更に、分解能を向上させるためには、回路規模や消費電力が一層増大する。そして、逐次比較型のAD変換器を用いた直流変換器では、AD変換器の消費電力の高さに起因し、変換効率が低下するという問題があった。そこで、本発明の一態様は、AD変換器及びそれを用いた電子回路において、回路規模の縮小、又は消費電力を低減することを目的の一とする。また、AD変換器において、分解能等の諸性能を向上させることを目的の一とする。開示する半導体装置は、アナログ値の入力電圧アナログ入力電圧ともいうを周波数に変換し、周波数を測定することで、入力電圧に応じたデジタル値を出力するAD変換器を有するものである。具体的には、AD変換器は、入力電圧と、変換を行う際の基準範囲となる参照電圧基準電圧ともいうとを周波数に変換し、2つの周波数を測定カウントともいうし、2つの周波数の測定結果カウンタ値ともいうを比較して、参照電圧を均等に分割したデジタル値を出力する。分割数は、AD変換器の分解能に応じて決定される。本発明の一態様は、参照電圧に応じた第1の周波数を出力する第1の発振器と、入力電圧に応じた第2の周波数を出力する第2の発振器と、第1の周波数を測定する第1のカウンタと、第2の周波数を測定する第2のカウンタと、第1の周波数の測定結果と第2の周波数の測定結果を比較して、入力電圧に応じたデジタル値を出力する比較器とを有する半導体装置である。本発明の他の一態様は、参照電圧に応じた第1の周波数を出力する第1の発振器と、入力電圧に応じた第2の周波数を出力する第2の発振器と、第1の周波数を所定のカウンタ値Mまで測定する第1のカウンタと、第2の周波数のカウンタ値Lを第1の周波数の測定と同期させて測定する第2のカウンタと、カウンタ値Mとカウンタ値Lとを比較して、入力電圧に応じたデジタル値を出力する比較器と、カウンタ値Mを制御するレジスタとを有する半導体装置である。変換回路と、制御回路とを有し、変換回路は、誘導素子と、スイッチ素子とを有し、制御回路は、AD変換器と、デジタル積分器と、デジタルパルス幅変調器とを有し、AD変換器は、参照電圧に応じた第1の周波数を出力する第1の発振器と、変換回路からの帰還電圧に応じた第2の周波数を出力する第2の発振器と、第1の周波数を測定する第1のカウンタと、第2の周波数を測定する第2のカウンタと、第1の周波数の測定結果と第2の周波数の測定結果とを比較して、帰還電圧に応じたデジタル値を出力する比較器とを有し、制御回路では、AD変換器がデジタル値を出力し、デジタル積分器がデジタル値を積分してデューティ値を決定し、デジタルパルス幅変調器がデューティ値を有するパルス信号を出力し、変換回路では、スイッチ素子がパルス信号に応じて誘導素子に流れる電流を制御し、誘導素子に流れる電流に応じて変換回路の出力電圧が生成される半導体装置である。上記において、第2の発振器は、入力電圧を電源電圧とするリングオシレータとしてもよい。また、第1の発振器は、参照電圧を電源電圧とするリングオシレータとしてもよい。なお、本明細書において分解能とは、入力されるアナログ値の全範囲をデジタル値に変換する際の最大の分割数を意味するものであり、変換されるデジタル値のビット数で表現される。例えば、3ビットの分解能を有するAD変換器は、入力されるアナログ電圧を8段階23=8のデジタル値2進数では000~111に変換することができる。また、変換器を、変換手段又は変換回路と表記してもよい。発振器や積分器等についても、同様に表記してもよい。本発明の一態様は、AD変換器において、発振器のみをアナログ回路とするため、回路規模の縮小、又は消費電力の低減を行うことができる。また、AD変換器を用いた直流変換器において、回路規模の縮小、消費電力の低減、又は変換効率の向上を行うことができる。以下に、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。実施の形態1本実施の形態では、半導体装置として、AD変換器の構造及び動作の一例について説明する。図1AはAD変換器のブロック図であり、図1BはAD変換1周期分のタイミングチャートである。AD変換器は、発振器OSC1、発振器OSC2、カウンタCNT1、カウンタCNT2、及び比較器CMPを有する。それぞれは、以下の機能を有している。発振器OSC1は、図1Bに示すように、参照電圧Arefに応じた周波数Frefを出力する。すなわち、発振器OSC1は、入力された参照電圧Arefを周波数Frefに変換する回路VF変換器ともいうである。カウンタCNT1は、周波数Frefを測定する。具体的には、発振器OSC1からの発振回数パルス数ともいうを所定の値Mまで測定し、測定結果としてカウンタ値Cref=Mを出力する。一方、発振器OSC2は、図1Bに示すように、入力電圧Ainに応じた周波数Finを出力する。すなわち、発振回路OSC2は、入力された入力電圧Ainを周波数Finに変換する回路である。カウンタCNT2は、周波数Finを測定する。具体的には、発振器OSC2からの発振回数を測定し、測定結果としてカウンタ値Cin=Lを出力する。ここで、カウンタCNT2は、カウンタCNT1と同じ期間で測定を行う。すなわち、カウンタCNT1とカウンタCNT2とを同期させて測定を行う。そして、比較器CMPは、図1Bに示すように、2つのカウンタから出力された測定結果カウンタ値Cref=Mとカウンタ値Cin=Lを比較することで、入力電圧Ainに応じたデジタル値Doutを出力する。具体的には、カウンタ値Cref=Mを基準として、カウンタ値Cin=Lとの差分=L-Mをとり、入力電圧Ainに対応するデジタル値Doutを出力する。例えば、AD変換器の分解能を3ビットとすると、8段階のデジタル値Dout2進数では000~111を出力することができる。ただし、分解能は3ビットに限定されない。このようにして、アナログ-デジタル変換AD変換ともいうを行うことができる。本実施の形態のAD変換器は、発振器のみをアナログ回路としているため、回路規模の縮小及び消費電力を低減することができる。また、入力電圧を周波数に変換するため、周波数を測定するだけで容易にデジタル値を得ることができる。以下に、各回路の具体的な構成の一例について説明する。図2は、発振器OCS2の一例であり、入力電圧Ainを周波数Finに変換するリングオシレータを示している。リングオシレータは、奇数個n個のインバータが鎖状に接続された構造を有する。図2Bに、リングオシレータの具体的な構造の一例を示す。各インバータは、極性の異なるトランジスタを直列接続させたCMOSインバータを用いることができる。奇数個のインバータは、全体として入力の論理否定となる。そして、各インバータは遅延時間tを有するため、初段のインバータへの入力例えば0から遅延時間後n×tに最終段のインバータが初段入力の論理否定例えば1を出力し、この出力が再度初段のインバータに入力される。この動作が繰り返されることで発振が行われる。図2Aのように、リングオシレータは周期T=2×n×tであり、周波数F=1/2×n×tである。この式より、リングオシレータの周波数Fは、各インバータの遅延時間tの増加に伴い、減少する。また、遅延時間tは、各インバータに入力される電源電圧の増加に伴い、短縮される。電源電圧が増加することで、トランジスタのゲートにおける飽和時間が短縮され、各インバータの動作速度が速くなるためである。結果として、周波数Fは、電源電圧の増加にともない、増加する。したがって、リングオシレータは、電源電圧に応じた周波数Fで発振する。そのため、図2Bのように、各インバータの電源電圧として入力電圧Ainを入力することで、リングオシレータを入力電圧Ainに応じた周波数Finで発振させることができる。以上のようにして、発振器OSC2は、入力電圧Ainに応じた周波数Finを出力する。発振器OSC2としてリングオシレータを用いることで、回路規模を縮小することができる。また、発振器OSC1についても、図2に示すようなリングオシレータを用いると有効である。発振器OSC1では、各インバータの電源電圧として参照電圧Arefを入力することで、リングオシレータを参照電圧Arefに応じた周波数Frefで発振させることができる。発振器OSC1及び発振器OSC2の両方をリングオシレータとすることで、AD変換を正確に行うことができる。また、カウンタCNT1及びカウンタCNT2は、いずれもフリップフロップを複数個有している。フリップフロップの個数は、AD変換器の分解能に応じて決定すればよい。例えば、分解能をNビットとする場合、N個のフリップフロップを設ければよい。なお、いずれも同期式のものを用いることで、高速動作が可能である。そして、比較器CMPは、カウンタ値Cref=Mとカウンタ値Cin=Lとの差分を取る回路であり、除算器等を用いることができる。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態2本実施の形態では、AD変換器の他の一例について説明する。図3Aは、図1のAD変換器において、カウンタCNT1の測定結果を変更可能とする構成である。すなわち、参照電圧Arefに応じた周波数Frefのカウンタ値Crefを制御する。また、図3Bに、AD変換1周期分のタイミングチャートを示す。図3Aにおいて、AD変換器は、データの記憶を行うレジスタREGを有する。レジスタREGは、フリップフロップを複数個有している。フリップフロップの個数は、記憶可能なデータのビット数であり、AD変換器の分解能に応じて決定すればよい。そして、レジスタREGは、以下の機能を有する。レジスタREGは、比較器CMPに接続され、周波数Frefのカウンタ値Crefを制御する。所望のカウンタ値Cref=Mまで測定を行う場合、図3Bに示すように、レジスタREGに値Mを書き込んでおく。例えば、AD変換器の分解能を3ビットとする場合、カウンタCNT1はカウンタ値Cref=0~7を測定することができる。そして、レジスタREGに値M=52進数では101を書き込んでおくことで、カウンタCNT1はカウンタ値M=5まで周波数Frefの測定を行う。なお、カウンタCNT2は、カウンタCNT1と同じ期間で測定を行う。カウンタCNT2のカウンタ値Cin=Lは、周波数Finに応じて0~5をとる。そして、カウンタ値Cref=M=5とカウンタ値Cin=Lとの差分は0~5となり、AD変換器は6段階のデジタル値Doutを出力することができる。このように、レジスタREGに書き込む値Mによってカウンタ値Crefを変更し、分割数を制御することで、AD変換の精度AD変換の誤差ともいうを調整することができる。レジスタREGに書き込む値Mを大きくすることで精度を高くし、値Mを小さくすることで精度を低くすることが可能である。すなわち、用途に応じてAD変換の精度を調整することができる。なお、レジスタREGへの書き込みは、図3Aに示すように、外部からのソフトウェア処理などにより行うことができる。また、比較器CMPは、図4Aに示すように、カウンタCNT1及びカウンタCNT2をリセットする信号リセット信号Srstともいうを出力してもよい。具体的には、比較器CMPは、図4Bに示すように、カウンタCNT1がレジスタREGに書き込まれたカウンタ値Mまで測定した時に、リセット信号Srstを出力する。そして、リセット信号Srstにより、2つのカウンタがリセットされ、再度測定を開始する。この構成とすることで、繰り返しAD変換を行うことができる。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態3本実施の形態では、半導体装置として、上記AD変換器を用いた電子回路の一例について説明する。図5Aは、デジタル制御型の直流変換器のブロック図である。直流変換器は、変換回路105及び制御回路107を有する。直流変換器は、入力電圧Vinを直流変換して出力電圧Voutを生成する回路である。図5B及び図5Cに、変換回路105の一例を示す。図5Bは昇圧型Vin<Voutを示し、図5Cは降圧型Vin>Voutを示している。変換回路105は、少なくとも、スイッチ素子Qと誘導素子Lとを有する。スイッチ素子Qは、例えばトランジスタであり、オン状態導通状態又はオフ状態非導通状態に切り替わることで、誘導素子Lに流れる電流を制御する。なお、スイッチ素子Qの状態は、制御回路107で生成されたパルス信号により決定される。そして、誘導素子Lは、例えばコイルであり、上記電流に応じた起電力を発生し、変換回路105の出力電圧Vout直流変換器の出力電圧ともいうを生成する。なお、電流値は、入力電圧Vinの値等によって決定される。このようにして、入力電圧Vinを出力電圧Voutに変換することができる。次に、変換回路105の具体的な構造及び動作について説明する。図5Bの回路を用いる場合について示す。図5Bの変換回路105は、スイッチ素子Q、誘導素子L、ダイオードD、及びコンデンサCを有する。なお、スイッチ素子Qとしてトランジスタを示し、誘導素子Lとしてコイルを示している。それぞれは、以下の接続関係及び機能を有する。スイッチ素子Qは、ゲートが制御回路107に電気的に接続され、ソース又はドレインの一方が誘導素子Lの一方の端子及びダイオードDのアノードに電気的に接続されている。誘導素子Lの他方の端子は、入力端子に電気的に接続されている。ダイオードDのカソードは、コンデンサCの一方の端子及び出力端子に電気的に接続されている。また、スイッチ素子Qのソース又はドレインの他方及びコンデンサCの他方の端子は、所定の電位が入力される配線に電気的に接続されている。ここで、所定の電位は、例えば、グランド電位である。なお、図5Bでは、整流を行うためダイオードDを用い、平滑を行うためコンデンサCを用いる例を示しているが、これらに限定されない。変換回路105は、スイッチ素子Qのオン状態又はオフ状態によって、2つの動作に分けられる。そして、2つの動作を交互に繰り返すことにより入力電圧Vinを昇圧させる。まず、スイッチ素子Qがオン状態の場合、誘導素子Lは、流れる電流により起電力を発生する。電流値は、入力電圧Vin等によって決定される。そして、スイッチ素子Qがオフ状態の場合、誘導素子Lは、電流を維持しようとして上記起電力とは逆の方向の起電力を発生する。このとき発生した起電力に、入力電圧Vinが上乗せされ、出力電圧Vout=αVinが得られる。ここで、αは、スイッチ素子Qの切り替えの1周期オン状態の期間Tonオフ状態の期間Toffに対するオン状態の期間の割合デューティ値DUTY=Ton/TonToff、0<DUTY<1によって決定される。昇圧型の場合は、α=1/1-DUTY>1で、昇圧される。そして、変換回路105の出力電圧Voutは、制御回路107にフィードバックされる。すなわち、制御回路107には、出力電圧Voutに応じたフィードバック電圧Vfbが入力される。なお、フィードバック電圧Vfbは帰還電圧ともいう。一例としては、図5Bのように、変換回路105の出力端子に電気的に接続された抵抗R1及び抵抗R2によって、フィードバック電圧Vfb=Vout×R2/R1R2が生成され、制御回路107に入力される。なお、抵抗R1は、一方の端子が変換回路105の出力端子に電気的に接続され、他方の端子が抵抗R2の一方の端子及び制御回路107に電気的に接続されている。抵抗R2の他方の端子は、例えばグランド電位が入力される配線に電気的に接続されている。制御回路107は、フィードバック電圧Vfbが所定の電圧参照電圧Vrefともいうと同じ値になるように、デューティ値DUTYを制御するため、結果的に、出力電圧Vout=Vref×1R1/R2が成立する。すなわち、出力電圧Voutは、参照電圧Vrefに比例する。なお、図5Cで示した降圧型の回路を用いた場合も同様に、デューティ値DUTYに応じてスイッチ素子Qが制御され、出力電圧Vout=αVinが得られる。なお降圧型の場合は、0<α=DUTY<1で、降圧される。また、スイッチ素子Qとして適用可能なトランジスタは、薄膜トランジスタ又はパワーMOSFET等を用いることができ、適宜Pチャネル型又はNチャネル型を用いることができる。トップゲート構造としてもよく、ボトムゲート構造としてもよい。また、チャネルエッチ型又はチャネルストップ型を用いることもできる。トランジスタの半導体材料としては、シリコン、シリコンゲルマニウム等のシリコン半導体、酸化物半導体、有機半導体、又は化合物半導体等を用いることができる。なお、非晶質半導体、多結晶半導体、微結晶半導体、又は単結晶半導体等を用いることができる。次に、制御回路107の具体的な構造及び動作について説明する。制御回路107は、図5Aのように、参照電圧発生器REF、AD変換器ADC、デジタル積分器Dint、及びデジタルパルス幅変調器Dpwmを有する。なお、デジタルパルス幅変調器Dpwmは、デジタルPWMPulseWidthModulationともいう。また、参照電圧発生器REFは、外部から接続されていてもよい。AD変換器ADCは、実施の形態1及び実施の形態2で示した構成を採用することができる。そのため、図5Aには図示していないが、図3及び図4のようにレジスタREGを用いてもよい。また、デジタル積分器Dint及びデジタルパルス幅変調器Dpwmは、周知の構成を採用することができる。制御回路107のタイミングチャートを図6に示す。まず、AD変換器ADCの入力電圧Ainとして、変換回路105のフィードバック電圧Vfbが入力される。また、AD変換器ADCの参照電圧Arefとして、参照電圧発生器REFからの参照電圧Vrefが入力される。図6は、フィードバック電圧Vfbが、参照電圧Vrefと同じ値になるまで変化する例を示している。AD変換器ADC、デジタル積分器Dint、及びデジタルパルス幅変調器Dpwmは、以下の機能を有する。AD変換器ADCは、上記実施の形態と同様の構成を有し、参照電圧Vrefに応じた周波数Frefのカウンタ値Cref=Mと、フィードバック電圧Vfbに応じた周波数Ffbのカウンタ値Cfb=Lを比較し、2つのカウンタ値の差分=L-Mをとることで、フィードバック電圧Vfbに応じたデジタル値を出力する。デジタル積分器Dintは、該デジタル値を積分し、積分値を出力する。例えば、差分=L-M=-5の時、対応するデジタル値を積分した積分値P-5を出力する。そして、該積分値によりデューティ値DUTYが決定される。デジタルパルス幅変調器Dpwmは、該デューティ値DUTYを有するパルス信号PWM信号ともいうを出力する。すなわち、入力された積分値によりパルス信号の周期が決定される。そして、変換回路105は、該パルス信号に応じて出力電圧Voutを生成し、再度制御回路107にフィードバックする。このように、AD変換、デューティ値DUTYの制御、フィードバックが繰り返され、フィードバック電圧Vfbは参照電圧Vrefと同じ値になるまで変化する。そして、Vfb=Vrefとなった時、言い換えると、AD変換器ADCにおける2つのカウント値の差分=L-M=0になり積分値Pが出力された時、直流変換器がロックロック状態ともいうされ出力電圧Voutが決定される。すなわち、出力電圧Vout=Vref×1R1/R2が生成される。以上のようにして、直流変換が行われる。本実施の形態のAD変換器は、発振器のみをアナログ回路としているため、回路規模の縮小及び消費電力を低減することができる。そのため、直流変換器全体としても、回路規模の縮小及び消費電力を低減することができる。また、AD変換器の消費電力を低減することで、直流変換器の変換効率を向上することができる。なお、直流変換は、デューティ値DUTYが変化してから出力電圧Voutの変化が終了するまでに時間がかかる。すなわち、図6において、あるVfbからVfb=Vrefに変化するまでに時間がかかる。この時間は、AD変換に要する時間に依存する。そして、AD変換に要する時間は、カウンタ値Crefの測定時間に依存する。そこで、実施の形態2で示したように、レジスタREGによってカウンタ値Crefを制御することで、AD変換に要する時間を調整することができる。例えば、レジスタREGに設定する値Mを小さくしてカウンタ値Crefの測定時間を短縮することで、AD変換に要する時間を短縮することができる。結果として、直流変換に要する時間が短縮される。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態4本発明の一態様に係るAD変換器又はそれを用いた電子回路直流変換器等を用いることで、小型且つ消費電力の低い電子機器を提供することが可能である。電子機器としては、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置代表的にはDVD:DigitalVersatileDisc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、デジタルオーディオプレイヤー等、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機ATM、自動販売機、照明装置などが挙げられる。これら電子機器の具体例を図7~9に示す。図7Aは携帯型ゲーム機の一例である。図7Bは携帯電話の一例である。図7Cは携帯情報端末の一例である。図7Dは照明装置の一例である。本発明の一態様に係るAD変換器又はそれを用いた電子回路を、筐体1001~1004に搭載することで、電子機器の小型化且つ低消費電力化を実現することができる。また、図8に、照明装置の他の具体例を示す。図8Aは卓上照明機器の一例である。図8Bは、曲面形状を有する照明部を備えた卓上照明機器の一例である。本発明の一態様に係るAD変換器又はそれを用いた電子回路を、筐体2001、2002に搭載することで、照明装置の小型化且つ低消費電力化を実現することができる。また、図9は、室内の照明機器の一例である。図9では、照明機器筐体3001を天井に取り付けた状態、照明機器筐体3002を壁に設けた設置した又は埋め込んだ状態を示している。また、ロール型の照明機器筐体3003が取り付けられている。本発明の一態様に係るAD変換器又はそれを用いた電子回路を、筐体3001~3003に搭載することで、照明装置の小型化且つ低消費電力化を実現することができる。次に、上記照明装置として、LEDLightEmittingDiode素子やELElectroLuminescence素子を用いた照明装置について説明する。図10は、降圧型の照明回路LEDドライバーともいうの一例であり、図5Cの変形例である。照明回路は、直流変換器と、直流変換器の出力端子に電気的に接続された発光素子4001とを有している。発光素子4001としては、LED素子やEL素子を用いることができる。照明回路は、発光素子4001に流れる電流Ifの値を制御して一定にするように動作する。これは、発光素子4001の輝度が流れる電流Ifに比例するためである。まず、電流Ifが抵抗素子Rに流れることで電圧Vrが生じる。ここで、電圧Vrは、フィードバック電圧Vfb図5参照となる。そして、電圧Vrが制御回路107の内部の参照電圧と等しくなるように、デューティ値DUTYが制御される。結果として、電流Ifの値が制御され、発光素子4001に安定的な電流を供給することが可能である。本発明の一態様に係るAD変換器及びそれを用いた電子回路を、この直流変換器の制御回路107に搭載することで、照明装置の小型化且つ低消費電力化を実現することができる。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。