"複数の樹脂絶縁層及び複数の導体層を積層して多層化した積層構造体を有し、半導体チップを表面実装するための複数の主面側接続端子が基板主面上に設けられるとともに、外部基板との電気的接続を図るための裏面側接続端子が前記基板主面の反対側にある基板裏面上に設けられた配線基板であって、少なくともチップ状のコンデンサを含むチップ部品と、第1面及び前記第1面の反対側にある第2面を有し、前記第2面上に前記チップ部品が実装され、前記第1面側に複数の端子電極が配置され、前記チップ部品と前記複数の端子電極とが複数の導体部により電気的に接続されている部品実装基板とからなるコンデンサモジュールを備え、前記コンデンサモジュールが、前記基板主面上に設定された半導体チップ搭載領域の直下にて、前記第1面側を前記基板主面側に向けた状態で内蔵されるとともに、前記複数の端子電極が前記複数の主面側接続端子と電気的に接続されていることを特徴とするコンデンサモジュール内蔵配線基板。コア主面及びコア裏面を有し、前記コア主面上及び前記コア裏面上に前記積層構造体が設けられ、少なくとも前記コア主面側に開口する収容部が設けられたコア基板を備え、前記コンデンサモジュールが前記収容部内に収容されていることを特徴とする請求項1に記載のコンデンサモジュール内蔵配線基板。前記複数の導体部は、前記部品実装基板の前記第1面及び前記第2面間を貫通する複数のビア導体であり、前記複数の端子電極は、前記複数のビア導体における前記第1面側の端面または前記端面を覆うように前記第1面上にて形成された複数の第1面側電極部であることを特徴とする請求項1または2に記載のコンデンサモジュール内蔵配線基板。前記複数のビア導体における前記第2面側の端面を覆うように前記第2面上にて形成された複数の第2面側電極部を備えるとともに、前記複数の第2面側電極部は、極性の異なるものが交互にかつアレイ状に配置され、1つの前記第2面側電極部に対して隣り合う2つのチップコンデンサの端子が共通で接続されていることを特徴とする請求項3に記載のコンデンサモジュール内蔵配線基板。前記複数の第2面側電極部は、前記第2主面上の全域に形成されたチップコンデンサ実装用の電極部により構成されていることを特徴とする請求項4に記載のコンデンサモジュール内蔵配線基板。前記複数の第2面側電極部は、前記第2主面上の一部の領域に形成されたチップコンデンサ実装用の電極部と、それ以外の領域に形成された前記チップコンデンサ以外の前記チップ部品を実装するための電極部とにより構成されていることを特徴とする請求項4に記載のコンデンサモジュール内蔵配線基板。前記部品実装基板は、ガラスまたはガラスを含むセラミックからなることを特徴とする請求項1乃至6のいずれか1項に記載のコンデンサモジュール内蔵配線基板。前記チップ部品は、複数の内部電極層に接続されるコンデンサ内ビア導体が形成されており、前記コンデンサ内ビア導体の端面に前記端子電極が接続されることを特徴とする請求項1乃至7のいずれか1項に記載のコンデンサモジュール内蔵配線基板。ところで、特許文献1に記載の配線基板において、比較的大きな半導体チップを搭載する場合、サイズの大きなセラミックコンデンサを内蔵する必要がある。サイズの大きなセラミックコンデンサを製造する場合、セラミックの焼成時において反りが大きくなり、電気的な歩留まりが悪化してしまう。このため、配線基板の製造コストが高くなる。また、反りが発生することでセラミックコンデンサにおける各表面電極の位置精度が悪くなるため、それら表面電極とビルドアップ層内のビア導体等との接続信頼性が悪化するといった問題も生じる。また、特許文献2の配線基板のように、複数のチップコンデンサを内蔵する場合、コンデンサと充填樹脂との間で凹凸が生じ易く、半導体チップの実装時における接続不良などの不具合が生じてしまう。さらに、特許文献3の配線基板では、コアレス基板とセラミック基板とがはんだバンプを介して接続されているためその平坦化が難しく、半導体チップの実装時に不具合を生じてしまう可能性がある。本発明は上記の課題に鑑みてなされたものであり、その目的は、製造コストが安く、接続信頼性に優れたコンデンサモジュール内蔵配線基板を提供することにある。そして上記課題を解決するための手段手段1としては、複数の樹脂絶縁層及び複数の導体層を積層して多層化した積層構造体を有し、半導体チップを表面実装するための複数の主面側接続端子が基板主面上に設けられるとともに、外部基板との電気的接続を図るための裏面側接続端子が前記基板主面の反対側にある基板裏面上に設けられた配線基板であって、少なくともチップ状のコンデンサを含むチップ部品と、第1面及び前記第1面の反対側にある第2面を有し、前記第2面上に前記チップ部品が実装され、前記第1面側に複数の端子電極が配置され、前記チップ部品と前記複数の端子電極とが複数の導体部により電気的に接続されている部品実装基板とからなるコンデンサモジュールを備え、前記コンデンサモジュールが、前記基板主面上に設定された半導体チップ搭載領域の直下にて、前記第1面側を前記基板主面側に向けた状態で内蔵されるとともに、前記複数の端子電極が前記複数の主面側接続端子と電気的に接続されていることを特徴とするコンデンサモジュール内蔵配線基板がある。手段1に記載の発明によると、コンデンサモジュールを配線基板に内蔵することによって、半導体チップに近い位置にコンデンサを配置することができ、半導体チップの高速化が可能となる。また、部品実装基板の第1面は、チップ部品が実装されていない非実装面であり平坦面となっている。その第1面側を基板主面側に向けた状態でコンデンサモジュールを内蔵することで、部品実装基板によって半導体チップを確実に支持することができる。さらに、積層構造体における各樹脂絶縁層の硬化収縮に伴う凹凸が生じ難くなる。このため、基板主面上の半導体チップ搭載領域において、複数の主面側接続端子を均一な高さで形成することができ、半導体チップの実装時における接続不良を回避することができる。また、コンデンサモジュールは、比較的安価なチップコンデンサや部品実装基板を用いて構成できるため、配線基板の製造コストを低く抑えることができる。さらに、コンデンサモジュールは、比較的薄いチップ部品を部品実装基板に実装しているため、コンデンサモジュール内蔵配線基板の薄型化を容易に行うことができる。なお、本発明において、チップ状のコンデンサとは、チップ形状を有する積層コンデンサを広く指すものであって、例えば、対をなす表面電極を有する一般的なチップコンデンサに加えて、複数のビア電極がアレイ状に配置されたビアアレイタイプの積層コンデンサなどを含むものとする。チップ状のコンデンサの材料は特に限定されないが、比較的大きな静電容量を得ることができるセラミックコンデンサであることが好ましい。また、部品実装基板に実装されるチップ部品としては、上記のチップ状のコンデンサ以外に、チップ抵抗やチップインダクタなどの部品を挙げることができる。なお、部品実装基板に実装されるチップ部品チップ状のコンデンサを含む。としては、リード端子を有しない表面実装用部品であることが好ましい。コンデンサモジュール内蔵配線基板は、コア主面及びコア裏面を有し、コア主面上及びコア裏面上に積層構造体が設けられ、少なくともコア主面側に開口する収容部が設けられたコア基板を備え、コンデンサモジュールが収容部内に収容されていることが好ましい。このようにコア基板を設けることによって、コンデンサモジュール内蔵配線基板の剛性が増し、その配線基板の反りを防止できる。この結果、コンデンサモジュール内蔵配線基板における半導体チップの実装性が良好となる。複数の導体部は、部品実装基板の第1面及び第2面間を貫通する複数のビア導体であり、複数の端子電極は、複数のビア導体における第1面側の端面または端面を覆うように第1面上にて形成された複数の第1面側電極部であることが好ましい。この場合、部品実装基板を貫通するビア導体やその端面を覆う第1面側電極部を介してコンデンサモジュールのチップ部品を半導体チップに接続することができる。この場合、チップ部品と半導体チップとをつなぐ配線パターンを短くすることができる。なお、導体部としては、ビア導体以外に部品実装基板の側面等に形成される導体パターンであってもよい。複数のビア導体はフィルドビア導体であることが好ましい。この場合、ビア導体の端面やその端面を覆う第1面側電極部における凹凸を低く抑えることができる。また、フィルドビア導体とすることによりビア導体の抵抗が低くなるため、配線基板における電気特性を高めることができる。部品実装基板は、複数のビア導体における第2面側の端面を覆うように第2面上にて形成された複数の第2面側電極部を備える。複数の第2面側電極部は、極性の異なるものが交互にかつアレイ状に配置され、1つの第2面側電極部に対して隣り合う2つのチップコンデンサの端子が共通で接続されていることが好ましい。このようにすると、部品実装基板の第2面上において、より多くのチップコンデンサを実装することができる。またこの場合、隣り合う第2面側電極部の極性が逆になり、それら第2面側電極部を介してビア導体を流れる電流の方向が互いに逆向きになる。このため、コンデンサモジュールにおけるインダクタンス成分の低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。複数の第2面側電極部は、第2主面上の全域に形成されたチップコンデンサ実装用の電極部により構成されていてもよい。また、複数の第2面側電極部は、第2主面上の一部の領域に形成されたチップコンデンサ実装用の電極部と、それ以外の領域に形成されたチップコンデンサ以外のチップ部品を実装するための電極部とにより構成されていてもよい。このようにすると、コンデンサモジュールの部品実装基板において、必要な箇所にチップコンデンサを実装することができる。なお、チップコンデンサ実装用の電極部には、必ずしもチップコンデンサを実装しなくてもよく、一部の電極部にチップコンデンサを実装しない状態でコンデンサモジュールを構成してもよい。この場合、コンデンサモジュールの部品汎用性を高めることが可能となり、その部品コストを低く抑えることができる。また、第2主面上の全域にチップコンデンサ実装用の電極部が均等に配置されることにより、部品実装基板において均一な強度を確保することができ、部品実装基板における反りを防止することができる。部品実装基板は、ガラスまたはガラスを含むセラミックからなることが好ましい。この場合、薄く剛性の高い部品実装基板を低コストで製造することができる。また、部品実装基板の熱膨張係数は、3ppm/°C以上10ppm/°C以下であることが好ましい。このように部品実装基板の熱膨張係数を低くすることにより、リフロー時における熱膨張が少なくなり、配線基板の反りを低く抑えることが可能となる。電極部は、例えば、銅、ニッケル、金などのめっき層にて形成され、その厚さが5μm以下であることが好ましい。また、第1面の平坦度は、5μm以下であることが好ましい。この場合、部品実装基板における第1面の凹凸を少なくすることができ、半導体チップの実装性が向上される。部品実装基板の厚さ及びチップ部品の厚さは、ともに0.2mm以下であることが好ましく、コンデンサモジュールの全体厚さは、0.3mm以下であることがより好ましい。このようなコンデンサモジュールを用いることによってコンデンサモジュール内蔵配線基板を薄く形成することができる。コンデンサモジュール内蔵配線基板において、チップ部品をはんだ接続するためのはんだ材料は、主面側接続端子に半導体チップをはんだ接続するためのはんだ材料よりも高融点の材料が用いられる。このようにすると、半導体チップの実装時に、コンデンサモジュールにおいてチップ部品を接続しているはんだが溶融するといった問題が回避され、コンデンサモジュール内蔵配線基板を確実に製造することができる。コンデンサモジュール内蔵配線基板において、コア基板のコア主面と部品実装基板の第1面とが同一レベルとなるようにコンデンサモジュールを内蔵することが好ましい。この場合、コア基板内の収容部にコンデンサモジュールを確実に内蔵することができ、積層構造体における各樹脂絶縁層の硬化収縮に伴う凹凸を低く抑えることができる。積層構造体を構成する複数の樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維ガラス織布やガラス不織布やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂-樹脂複合材料等を使用してもよい。積層構造体を構成する複数の導体層、主面側接続端子及び裏面側接続端子は、主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやCVD等の手法により薄膜を形成した後にエッチングを行うことで導体層や各接続端子を形成したり、導電性ペースト等の印刷により導体層や各接続端子を形成したりすることも可能である。また、各主面側接続端子に表面実装される半導体チップとしては、コンピュータのマイクロプロセッサとして使用されるICチップ、DRAMDynamicRandomAccessMemoryやSRAMStaticRandomAccessMemoryなどのICチップを挙げることができる。[第1の実施の形態]以下、本発明を具体化した第1の実施の形態を図面に基づき詳細に説明する。図1に示されるように、本実施の形態の配線基板10コンデンサモジュール内蔵配線基板は、半導体チップ搭載用の配線基板である。配線基板10は、ガラスエポキシからなるコア基板11と、コア基板11のコア主面12図1では上面上に形成される第1ビルドアップ層31積層構造体と、コア基板11のコア裏面13図1では下面上に形成される第2ビルドアップ層32積層構造体とからなる。コア基板11における複数個所には厚さ方向に貫通するスルーホール用孔15が形成されており、スルーホール用孔15内にはスルーホール導体16が形成されている。スルーホール導体16は、コア基板11のコア主面12側とコア裏面13側とを接続している。また、コア基板11のコア主面12及びコア裏面13には、銅からなる導体層41がパターン形成されており、各導体層41は、スルーホール導体16に電気的に接続されている。コア基板11のコア主面12上に形成された第1ビルドアップ層31は、熱硬化性樹脂エポキシ樹脂からなる2層の樹脂絶縁層33,35と、銅からなる導体層42とを交互に積層した構造を有している。樹脂絶縁層35の上面51基板主面上における複数箇所には、端子パッド44主面側接続端子がアレイ状に形成されている。さらに、樹脂絶縁層35の上面51は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、端子パッド44を露出させる開口部46が形成されている。端子パッド44の表面上には、複数のはんだバンプ45が配設されている。各はんだバンプ45は、矩形平板状をなす半導体チップ21の面接続端子22に電気的に接続されている。なお、各端子パッド44及び各はんだバンプ45が形成される領域は、半導体チップ21を搭載可能な半導体チップ搭載領域23である。また、樹脂絶縁層33内には複数のビア導体43が形成され、樹脂絶縁層35内にも複数のビア導体43が形成されている。各ビア導体43は、導体層41,42及び端子パッド44を相互に電気的に接続している。コア基板11のコア裏面13上に形成された第2ビルドアップ層32は、上述した第1ビルドアップ層31とほぼ同じ構造を有している。即ち、第2ビルドアップ層32は、熱硬化性樹脂エポキシ樹脂からなる2層の樹脂絶縁層34,36と、導体層42とを交互に積層した構造を有している。樹脂絶縁層34内には複数のビア導体43が形成され、樹脂絶縁層36内にも複数のビア導体43が形成されている。樹脂絶縁層36の下面52基板裏面上における複数箇所には、ビア導体43を介して導体層42に電気的に接続されるBGA用パッド48裏面側接続端子がアレイ状に形成されている。また、樹脂絶縁層36の下面52は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、BGA用パッド48を露出させる開口部40が形成されている。BGA用パッド48の表面上には、図示しないマザーボード外部基板に対して電気的に接続可能な複数のはんだバンプ49が配設されている。そして、各はんだバンプ49により、図1に示される配線基板10は図示しないマザーボード上に実装される。コア基板11は、縦25mm×横25mm×厚さ0.4mmの平面視略矩形板状であり、コア主面12の中央部及びコア裏面13の中央部にて開口する平面視で矩形状の収容部90を1つ有している。即ち、収容部90は貫通穴である。なお、収容部90は、縦12mm×横12mmの寸法を有し、四隅にR1.0mmの面取り部が形成されている。そして、収容部90内には、コンデンサモジュール101が収容され、その隙間に樹脂充填部92が充填されることでコンデンサモジュール101が固定されている。コンデンサモジュール101は、縦10mm×横10mm×厚さ0.3mmのサイズであり、コア基板11において半導体チップ搭載領域23の真下に内蔵されている。図2に示されるように、本実施の形態のコンデンサモジュール101は、ガラス基板102部品実装基板と、ガラス基板102上に実装される複数のチップコンデンサ103チップ部品とからなる。各チップコンデンサ103は、長さ0.6mm×幅0.3mm×厚さ0.15mmの薄型コンデンサである。ガラス基板102は、縦10mm×横10mm×厚さ0.12mmの基板であり、第1面105図2では上面及びその第1面105の反対側にある第2面106図2では下面を有する。なお、半導体チップ搭載領域23の面積ICチップ21において面接続端子22が形成される面の面積は、コンデンサモジュール101の上面ガラス基板102の第1面105よりも小さくなるように設定されている。配線基板10の厚さ方向から見た場合、半導体チップ搭載領域23は、コンデンサモジュール101におけるガラス基板102の第1面105内に位置している。本実施の形態のコンデンサモジュール101では、部品実装基板としてガラス基板102を用いたが、ガラス基板102以外に、例えばガラスを含んだセラミック基板を用いてもよい。なお、部品実装基板としては、熱膨張係数が3ppm/°C以上10ppm/°C以下の基板が用いられる。ガラス基板102には、第1面105及び第2面106間を貫通する複数のビア導体110導体部が形成されている。本実施の形態におけるビア導体110は、フィルドビア導体である。ガラス基板102の第1面105上には、各ビア導体110の第1面105側の端面を覆うように第1端子電極111第1面側電極部が複数形成されている。各第1端子電極111は、第1面105上の全域に形成されており、極性の異なるもの交互にかつアレイ状に配置されている。ガラス基板102の第2面106上には、各ビア導体110の第2面106側の端面を覆うように第2端子電極112第2面側電極部が複数形成されている。図3に示されるように、各第2端子電極112は、第2面106上の全域に形成されており、極性の異なるもの交互にかつアレイ状に配置されている。そして、ガラス基板102の第2面106上において、左右の両端側に配置される第2端子電極112には、1つのチップコンデンサ103の端子が接続されるとともに、内側に配置される各第2端子電極112には、1つの端子電極112に対して隣り合う2つのチップコンデンサ103の端子が共通に接続されている。各チップコンデンサ103の端子は、はんだを用いて各第2端子電極112に接続される。このチップコンデンサ103をはんだ接続するためのはんだ材料は、半導体チップ21をはんだ接続するためのはんだ材料よりも高融点の材料が用いられている。第1端子電極111及び第2端子電極112は、縦0.4mm×横0.4mm×厚さ4μm程度の端子であり、銅Cu-ニッケルNi-金Auのめっき層によって形成されている。なお、第1端子電極111は、はんだ接続される端子ではないため、銅めっき層のみにて形成されていてもよい。図1に示されるように、コンデンサモジュール101は、ガラス基板102にてチップコンデンサ103が実装されていない第1面105を基板主面51側コア主面12と同じ側に向けた状態でコア基板11の収容部90に収容されている。本実施の形態の配線基板10では、コア基板11のコア主面12とガラス基板102の第1面105とが同一レベルとなるようにコンデンサモジュール101が内蔵されている。そして、ガラス基板102の第1端子電極111は、第1ビルドアップ層31におけるビア導体43や導体層42を介して端子パッド44に接続され、さらにはんだバンプ45を介して半導体チップ21に接続されている。本実施の形態のコンデンサモジュール101は、以下の手法で製造される。まず、縦300mm×横300mm×厚さ0.12mmのガラス基板102を準備する。そして、エキシマレーザなどのレーザ加工装置を用いてビア穴加工を行い、ガラス基板102の表裏面を貫通するφ0.1mmのビア穴120を所定の位置に形成する図4参照。その後、無電解めっき及び電解めっきを行い、ビア穴120内に銅めっきからなるビア導体110を形成する。次に、ガラス基板102の表面研磨を行って、ガラス基板102の表面に形成されためっき層を除去するとともに、ビア導体110の端面とガラス基板102の表面とが同一面となるようビア導体110の端面を研磨する図5参照。そして、周知のめっき工程を行うことにより、ガラス基板102の第1面105及び第2面106に、銅-ニッケル-金のめっき層からなる第1端子電極111及び第2端子電極112を形成する図6参照。さらに、ガラス基板102の第2端子電極112の表面にはんだペーストはんだ材料を塗布し、その端子電極112とチップコンデンサ103の端子とを位置合わせしてリフローする。このリフローを行うことにより、各チップコンデンサ103をガラス基板102の各第2端子電極112にはんだを用いて接続する。この後、ガラス基板102を所定サイズ縦10mm×横10mmのサイズに切断することにより、図2に示すコンデンサモジュール101が得られる。次に、本実施の形態の配線基板10の製造方法について述べる。まず、基材の両面に銅箔厚さ50μm程度が貼付された銅張積層板を準備する。そして、ドリル機を用いて孔あけ加工を行い、銅張積層板の表裏面を貫通するスルーホール用孔15を所定位置にあらかじめ形成しておく。なお、銅張積層板の基材は、後にコア基板11となる部分であり、ガラスエポキシ樹脂にて形成されている。そして、銅張積層板のスルーホール用孔15の内面に対する無電解銅めっき及び電解銅めっきを行うことで、スルーホール用孔15内にスルーホール導体16を形成する。次に、銅張積層板の両面上にドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。これにより、銅張積層板の両面に所定のパターンのエッチングレジストを形成する。この状態で、銅張積層板上の銅箔及び銅めっき層に対してエッチングによるパターニングを行うことにより、コア基板11となる基材の両面にスルーホール導体16に繋がる導体層41を形成する。その後、エッチングレジストを除去する。さらに、図7に示されるように、コア基板11に対して、ルータ加工を行うことにより、コア主面12及びコア裏面13にて開口する収容部90を形成する。以上の工程を行うことで、収容部90、スルーホール導体16及び導体層41を有するコア基板11を準備する。そして、剥離可能な粘着テープ130をコア基板11のコア主面12側に貼り付け、収容部90のコア主面側開口をシールする図8参照。その後、マウント装置を用いて、ガラス基板102の第1面105とコア主面12とを同じ側に向けた状態で収容部90内にコンデンサモジュール101を収容する図9参照。このとき、粘着テープ130の粘着面に、コンデンサモジュール101が貼り付けられて仮固定される。そして、この状態において、ディスペンサ装置を用いて、収容部90内に熱硬化性樹脂製の樹脂充填部92を充填する。その後、加熱処理を行うと、樹脂充填部92が硬化して、コンデンサモジュール101が収容部90内に固定される図10参照。そして、粘着テープ130を剥離する。次に、従来周知の手法に基づいてコア主面12の上に第1ビルドアップ層31を形成するとともに、コア裏面13の上に第2ビルドアップ層32を形成する。具体的には、コア主面12側とコア裏面13側とに、エポキシ樹脂を主成分とするシート状の樹脂絶縁層33,34を貼り付け、樹脂絶縁層33,34をある程度硬化させる。そして、例えばエキシマレーザやUVレーザやCO2レーザなどを用いてレーザ加工を施すことによって、樹脂絶縁層33,34の所定の位置にビア穴131を形成する図11参照。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴131内のスミアを除去するデスミア工程を行う。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばO2プラズマによるプラズマアッシングの処理を行ってもよい。デスミア工程の後、従来公知の手法に従って無電解銅めっきを行うことで、各ビア穴131内及び樹脂絶縁層33,34の表面に全面めっき層を形成する。そして、樹脂絶縁層33,34にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。この結果、ビア穴131や導体層42の形成位置に開口部を有する所定パターンのめっきレジストを樹脂絶縁層33,34の表面に形成する。その後、めっきレジストを形成した状態で選択的に電解銅めっきを行う。そして、めっきレジストを樹脂絶縁層33,34から剥離した後、エッチングを行い、全面めっき層を除去する。この結果、樹脂絶縁層33,34にビア導体43が形成されるとともに、そのビア導体43に繋がる導体層42が樹脂絶縁層33,34の上に形成される図12参照。また、他の樹脂絶縁層35,36、導体層42、及び各パッド44,48についても、上述した樹脂絶縁層33,34及び導体層42と同様の手法によって形成し、樹脂絶縁層33,34上に積層する。次に、樹脂絶縁層35,36上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト37,38を形成する。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト37,38に開口部46,40をパターニングする図13参照。そして、樹脂絶縁層35上に形成された複数の端子パッド44上に、はんだバンプ45を形成する。具体的には、図示しないはんだボール搭載装置を用いて各端子パッド44上にはんだボールを配置した後、はんだボールを所定の温度に加熱してリフローすることにより、各端子パッド44上にはんだバンプ45を形成する。同様に、樹脂絶縁層36上に形成された複数のBGA用パッド48上に、はんだバンプ49を形成する。以上の工程を経ることで図1のコンデンサモジュール内蔵配線基板10が製造される。上記の方法で製造したコンデンサモジュール内蔵配線基板10について、コプラナリティ平坦度測定や超音波探傷試験を行い、配線基板10の信頼性を評価した。その評価結果を表1に示す。また、比較例として、複数のコンデンサチップを単体で基板に内蔵した従来の配線基板についても、同様にコプラナリティ測定や超音波探傷試験を行った。従来の配線基板の評価結果も表1に示している。なお、コプラナリティ測定については、半導体チップ21を実装するための複数の端子パッド44にはんだバンプ45を形成し、それらはんだバンプ45の高さに基づいて、半導体チップ搭載領域23におけるコプラナリティを測定した。また、超音波探傷試験については、最高温度が255°Cとなるように加熱したリフロー工程を各配線基板10に対して10回行った後、基板内部において樹脂剥がれ等によるボイド空隙の有無を超音波エコーによって確認した。超音波探傷試験は、それぞれ10個の配線基板10について確認した。表1に示されるように、個々のチップコンデンサを内蔵した従来の配線基板については各コンデンサと充填樹脂との間で凹凸が生じるため、半導体チップ搭載領域23のコプラナリティは25μmであった。これに対して、コンデンサモジュール101を内蔵した本実施の形態の配線基板10は、半導体チップ搭載領域23のコプラナリティが7μmであり低く抑えることができた。また、従来の配線基板に対する超音波探傷試験では、10個中4個の配線基板でボイドの超音波エコーが確認された。これに対して、本実施の形態の配線基板10に対する超音波探傷試験では、全ての配線基板10でボイドの超音波エコーは確認されなかった。従って、本実施の形態によれば以下の効果を得ることができる。1本実施の形態の配線基板10では、基板主面51上に設定された半導体チップ搭載領域23の直下にコンデンサモジュール101が内蔵されている。従って、半導体チップ21に近い位置にチップコンデンサ103を配置することができ、半導体チップ21の高速化が可能となる。また、コンデンサモジュール101のガラス基板102の第1面105は、チップコンデンサ103が実装されていない非実装面であり平坦面となっている。配線基板10では、その第1面105側を基板主面51側に向けた状態でコンデンサモジュール101を内蔵することにより、ガラス基板102によって半導体チップ21を確実に支持することができる。さらに、配線基板10において、第1ビルドアップ層31における各樹脂絶縁層33,35の硬化収縮に伴う凹凸が生じ難くなる。このため、基板主面51上の半導体チップ搭載領域23において複数の端子パッド44を均一な高さで形成することができ、半導体チップ21の実装時における接続不良を回避することができる。2本実施の形態において、コンデンサモジュール101は、比較的安価なチップコンデンサ103やガラス基板102を用いて構成される。このため、ビアアレイタイプのセラミックコンデンサを内蔵する場合と比較して、配線基板10の製造コストを低く抑えることができる。さらに、コンデンサモジュール101は、比較的薄いチップコンデンサ103をガラス基板102に実装している。このため、ビアアレイタイプのセラミックコンデンサを内蔵した従来の配線基板と比較して、配線基板10の薄型化を容易に行うことができる。3本実施の形態の配線基板10は、コア基板11の収容部90にコンデンサモジュール101が収容されている。このようにコア基板11を設けることによって配線基板10の剛性が増し、配線基板10の反りを防止できる。この結果、配線基板10における半導体チップ21の実装性が良好となる。4本実施の形態のコンデンサモジュール101では、ガラス基板102の第1面105及び第2面106間を貫通する複数のビア導体110が形成されている。そして、それらビア導体110とその端面に設けられた端子電極111,112を介してチップコンデンサ103を半導体チップ21に接続することができる。このようにすれば、各チップコンデンサ103と半導体チップ21とをつなぐ配線パターンを短くすることができる。5本実施の形態のコンデンサモジュール101では、ガラス基板102に形成される各ビア導体110はフィルドビア導体であるので、ビア導体110の端面やその端面を覆う各端子電極111,112における凹凸を低く抑えることができる。また、フィルドビア導体とすることによりビア導体110の抵抗が低くなるため、配線基板10における電気特性を高めることができる。6本実施の形態のコンデンサモジュール101において、複数の第2端子電極112は、極性の異なるものが交互にかつアレイ状に配置され、1つの第2端子電極112に対して隣り合う2つのチップコンデンサ103の端子が共通で接続されている。このようにすると、ガラス基板102の第2面106上において、より多くのチップコンデンサ103を実装することができる。またこの場合、隣り合う第2端子電極112の極性が逆になり、それら第2端子電極112を介してビア導体110を流れる電流の方向が互いに逆向きになる。このため、コンデンサモジュール101におけるインダクタンス成分の低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。7本実施の形態のコンデンサモジュール101において、複数の第2端子電極112は、第2面106上の全域に均等に配置されるので、ガラス基板102において均一な強度を確保することができ、ガラス基板102における反りを防止することができる。8従来の配線基板のように複数のコンデンサチップを単体で内蔵する場合、部品内蔵時において個々のチップコンデンサの位置合わせを行う必要があり、製造工程が煩雑になる。これに対して、本実施の形態の配線基板10では、コンデンサモジュール101の内蔵時に、ガラス基板102の位置合わせを行うことにより、各チップコンデンサ103に対応した各端子電極111の位置を容易かつ高精度に設定することができる。この結果、ビルドアップ工程において、各端子電極111に対するビア導体43の接続を確実に行うことができる。[第2の実施の形態]以下、本発明をコンデンサモジュール内蔵配線基板に具体化した第2の実施の形態を図面に基づき詳細に説明する。図14は、本実施の形態の配線基板10Aの概略構成を示す断面図である。本実施の形態では、配線基板10Aに内蔵されるコンデンサモジュール101Aの構成が上記第1の実施の形態と異なる。本実施の形態のコンデンサモジュール101Aでは、チップコンデンサ103に代えて、ビアアレイタイプのセラミックコンデンサ201がガラス基板102の第2面106上に実装されている。セラミックコンデンサ201は、縦7.0mm×横7.0mm×厚さ0.2mmの平面視略矩形板状であり、半導体チップ21の平面サイズよりも小さいチップ部品である。図15に示されるように、セラミックコンデンサ201は、コンデンサ主面202図15では上面及びコンデンサ裏面203図15では下面を有している。セラミックコンデンサ201は、複数の内部電極層204及び複数のセラミック誘電体層205を積層して構成されている。このセラミックコンデンサ201には、その厚さ方向に延びて複数の内部電極層204に接続される複数のコンデンサ内ビア導体206が全体としてアレイ状に配設けられている。そして、セラミックコンデンサ201のコンデンサ主面202上には、コンデンサ内ビア導体206におけるコンデンサ主面202側の端面に接続される表面電極207が複数形成されている。また、セラミックコンデンサ201のコンデンサ裏面203上には、コンデンサ内ビア導体206におけるコンデンサ裏面203側の端面に接続される裏面電極208が複数形成されている。各表面電極207及び各裏面電極208は、φ0.35mmの円形電極であり、銅Cu-ニッケルNiのめっき層にて形成されている。各表面電極207及び各裏面電極208は全体としてアレイ状に配置され、それら電極207208の中心間距離の最小は0.7mmとなっている。ガラス基板102には、第1面105及び第2面106間を貫通する複数のビア導体110が形成されている。ガラス基板102の第1面105上には、各ビア導体110の第1面105側の端面を覆うように第1端子電極111が複数形成されている。ガラス基板102の第2面106上には、ビア導体110の第2面106側の端面を覆うように第2端子電極112Aが複数形成されている。本実施の形態の第2端子電極112Aは、φ0.25mmの円形電極であり、銅Cu-ニッケルNi-金Auのめっき層にて形成されている。各第2端子電極112Aは、第2面106上の全域に形成されており、極性の異なるもの交互にかつアレイ状に配置されている。そして、これら第2端子電極112Aにセラミックコンデンサ201の各表面電極207がはんだを用いて接続されている。図14に示されるように、コンデンサモジュール101Aは、ガラス基板102にてセラミックコンデンサ201が実装されていない第1面105を基板主面51側コア主面12と同じ側に向けた状態でコア基板11の収容部90に収容されている。そして、ガラス基板102の各第1端子電極111は、第1ビルドアップ層31におけるビア導体43や導体層42を介して端子パッド44に接続され、さらにはんだバンプ45を介して半導体チップ21に接続されている。また、セラミックコンデンサ201の裏面電極208は、第2ビルドアップ層32におけるビア導体43や導体層42を介してBGA用パッド48に接続される。本実施の形態の配線基板10Aでは、コンデンサモジュール101Aにおいて、ガラス基板102に実装されるチップ部品がセラミックコンデンサ201であり、他の構成は第1の実施の形態と同じである。従って、本実施の形態の配線基板10Aも、第1の実施の形態と同様の手法で製造される。本実施の形態によれば以下の効果を得ることができる。1本実施の形態の配線基板10Aにおいても、セラミックコンデンサ201が実装されていないガラス基板102の第1面105側を基板主面51側に向けた状態でコンデンサモジュール101Aが内蔵されている。このため、ガラス基板102の第1面105によって半導体チップ21を確実に支持することができる。さらに、配線基板10Aにおいて、第1ビルドアップ層31における各樹脂絶縁層33,35の硬化収縮に伴う凹凸が生じ難くなる。このため、基板主面51上の半導体チップ搭載領域23において複数の端子パッド44を均一な高さで形成することができ、半導体チップ21の実装時における接続不良を回避することができる。2本実施の形態の配線基板10Aでは、従来の配線基板のように半導体チップ21よりもサイズの大きなセラミックコンデンサを内蔵する必要がなく、半導体チップ21よりもサイズが小さなセラミックコンデンサ201を用いることができる。従って、セラミックコンデンサ201は、セラミック焼成時における反りの影響が少なくなり、電気的な歩留まりが向上される。またこの場合、セラミックコンデンサ201の部品コストが安くなるため、配線基板10Aの製造コストを低く抑えることができる。3本実施の形態では、ガラス基板102において、第2面106上の第2端子電極112にセラミックコンデンサ201の表面電極207が接続され、第1面105上の第1端子電極111にビルドアップ層31内のビア導体43が接続されている。つまり、本実施の形態の配線基板10Aでは、従来の配線基板のようにセラミックコンデンサ201の表面電極207にビルドアップ層31内のビア導体43を直接接続する必要がない。このようにガラス基板102を介在させることで、セラミックコンデンサ201の反りによる位置や高さバラツキの影響を緩和することができ、配線基板10Aにおける接続信頼性を高めることができる。なお、本発明の各実施の形態は以下のように変更してもよい。上記第1実施の形態のコンデンサモジュール101では、ガラス基板102の第2面106における全域にチップコンデンサ実装用の第2端子電極112を形成し、これら全ての端子電極112にチップコンデンサ103を実装していたが、これに限定されるものではない。具体的には、半導体チップ21においてコンデンサ接続が必要な箇所例えば、CPUやI/Oが配設される箇所に対応した位置の端子電極112にチップコンデンサ103を実装するようにコンデンサモジュールを形成してもよい。例えば、半導体チップ21の中央部分にCPUやI/Oが配設される場合、図16に示されるように、ガラス基板102の第2面106において、中央部に配置される第2端子電極112にチップコンデンサ103を実装し、外周部に配置される一部の第1端子電極112にはチップコンデンサ103を実装しない状態でコンデンサモジュール101Bを構成する。このようにすると、コンデンサモジュール101Bの部品汎用性を高めることが可能となり、その部品コストを低く抑えることができる。また、第2面106上の全域に各第2端子電極112が均等に配置されることにより、ガラス基板102において均一な強度を確保することができ、ガラス基板102における反りを防止することができる。上記第1実施の形態のコンデンサモジュール101では、チップコンデンサ103のみを実装していたが、チップコンデンサ103以外のチップ部品を実装してもよい。その具体例を図17に示している。図17のコンデンサモジュール101Cでは、ガラス基板102の第2面106において、一部の領域図17では、中央部及び左上部の領域にチップコンデンサ実装用の第2端子電極112が設けられ、それ以外の領域図17では、左下部及び右下部の領域にチップコンデンサ以外のチップ部品を実装するための第2端子電極112B,112Cが設けられている。そして、ガラス基板102の第2面106において、中央部及び左上部の領域の各第2端子電極112にチップコンデンサ103が実装される。また、左下部の領域に形成された各端子電極112Bにチップ抵抗141が実装されるとともに、右下部の領域に形成された各端子電極112Cにアンテナ部品142が実装される。このコンデンサモジュール101Cでも、必要な部分のみにチップコンデンサ103を実装することができる。また、コンデンサモジュール101Cに実装されたチップ抵抗141やアンテナ部品142を半導体チップ21に接続させることができるため、配線基板10の多機能化を図ることができる。上記第2の実施の形態のコンデンサモジュール101Aでは、1つのセラミックコンデンサ201をガラス基板102に実装するものであったが、複数のセラミックコンデンサ201をガラス基板102に実装してもよい。勿論、セラミックコンデンサ201以外に、チップコンデンサやチップ抵抗などの他のチップ部品を実装してコンデンサモジュールを構成してもよい。上記各実施の形態のコンデンサモジュール101,101A,101B,101Cでは、ガラス基板102の第1面105上において、ビア導体110の端面を覆うように第1端子電極111第1面側電極部が形成され、その端子電極111に第1ビルドアップ層31のビア導体43が接続されるものであったが、これに限定されるものはでない。図18に示されるコンデンサモジュール101Dのように、ガラス基板102の第1面105上において、第1面側電極部となる第1端子電極111を形成せずに、ビア導体110の端面に第1ビルドアップ層31のビア導体43を直接接続するように形成してもよい。この場合、ビア導体110の端面が端子電極として機能する。このようにコンデンサモジュール101Dを構成しても、基板主面51上に形成される半導体チップ搭載領域23のコプラナリティを低く抑えることができる。上記各実施の形態の配線基板10,10Aでは、コア基板11の収容部90は、コア主面12側及びコア裏面13側に貫通する貫通穴であったが、コア主面12側のみに開口する非貫通穴であってもよい。上記各実施の形態では、収容部90とコンデンサモジュール101との隙間にディスペンサ装置を用いて樹脂充填部92を充填していたが、第2ビルドアップ層32の最下層に位置する樹脂絶縁層34の一部を前記隙間に落とし込んでその隙間を埋めることによりコンデンサモジュール101をコア基板11に固定してもよい。この場合、樹脂絶縁層34が樹脂充填部92を兼ねるため、樹脂充填部92の形成に際して、樹脂絶縁層34とは別の材料を準備しなくても済み、製造コストを抑えることができる。上記各実施の形態の配線基板10,10Aでは、ガラス基板102の第1面105がコア主面12と同一レベルとなるようコンデンサモジュール101,101Aを収容部90に内蔵していたが、これに限定されるものではない。コンデンサモジュール101,101Aは、ガラス基板102の第1面105がコア主面12に対して突出した位置となるように収容されていてもよいし、ガラス基板102の第1面105がコア主面12に対して窪んだ位置となるように収容されていてもよい。上記実施の形態の配線基板10では、コア基板11にコンデンサモジュール101を内蔵するものであったが、これに限定されるものではない。例えば、図19に示されるように、コア基板11を含まずに形成したコアレス配線基板10Bにコンデンサモジュール101を内蔵してもよい。図19の配線基板10Bは、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層150~156と銅からなる複数の導体層42とを交互に積層して多層化した積層構造体160を有している。この配線基板10Bにおいても、上記実施の形態と同様に、基板主面51上に半導体チップを実装するための複数の端子パッド44が形成されるとともに、基板裏面52上にマザーボードと接続するためのBGA用パッド48が形成されている。また、複数の樹脂絶縁層151~155には、導体層42、端子パッド44、BGA用パッド48等を接続するためのビア導体43が形成されている。これらビア導体43は、いずれも基板裏面52側から基板主面51側に向うに従って拡径した形状を有している。そして、配線基板10Bでは、内層側の樹脂絶縁層153,154間に、ガラス基板102の第1面105を基板主面51側に向けた状態でコンデンサモジュール101が内蔵されている。このようにしても、製造コストが安く、接続信頼性に優れたコンデンサモジュール内蔵配線基板10Bを製造することができる。上記第2の実施の形態において、セラミックコンデンサ201の裏面電極208は、第2ビルドアップ層32におけるビア導体43と直接接続されるものであったが、ビア導体と直接接続されない裏面電極とすることもできる。また、セラミックコンデンサ201は、コンデンサ主面202及びコンデンサ裏面203に電極207,208が形成される、両面端子コンデンサであったが、コンデンサ主面202上にのみ表面電極207が形成され、コンデンサ裏面203上には電極208が形成されない片面端子コンデンサであってもよい。次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。1手段1において、複数の導体部は、前記部品実装基板の前記第1面及び前記第2面間を貫通する複数のビア導体であり、前記複数の端子電極は、前記複数のビア導体における前記第1面側の端面を覆うように前記第1面上にて形成された複数の第1面側電極部であり、前記第1面側電極部の厚さは、5μm以下であることを特徴とするコンデンサモジュール内蔵配線基板。2手段1において、複数の導体部は、前記部品実装基板の前記第1面及び前記第2面間を貫通する複数のビア導体であり、前記複数の端子電極は、前記複数のビア導体における前記第1面側の端面を覆うように前記第1面上にて形成された複数の第1面側電極部であり、前記ビア導体はフィルドビア導体であることを特徴とするコンデンサモジュール内蔵配線基板。3手段1において、前記第1面の平坦度は、5μm以下であることを特徴とするコンデンサモジュール内蔵配線基板。4手段1において、前記第1面上には部品が実装されていないことを特徴とするコンデンサモジュール内蔵配線基板。5手段1において、前記部品実装基板の厚さ及び前記チップ部品の厚さは、ともに0.2mm以下であることを特徴とするコンデンサモジュール内蔵配線基板。6手段1において、前記コンデンサモジュールの全体厚さは、0.3mm以下であることを特徴とするコンデンサモジュール内蔵配線基板。7手段1において、前記部品実装基板の熱膨張係数は、3ppm/°C以上10ppm/°C以下であることを特徴とするコンデンサモジュール内蔵配線基板。8手段1において、前記チップ部品をはんだ接続するためのはんだ材料は、前記主面側接続端子に前記半導体チップをはんだ接続するためのはんだ材料よりも高融点の材料であることを特徴とするコンデンサモジュール内蔵配線基板。9手段1において、前記コア基板の前記コア主面と前記部品実装基板の前記第1面とが同一レベルとなるように前記コンデンサモジュールを内蔵したことを特徴とするコンデンサモジュール内蔵配線基板。"