行および列として編成された画素からなるマトリックス10’を備える時間遅延積分イメージセンサであって、それぞれの画素Pxが、-第1の感光性素子D1と、-記憶ノードA、C2と、-前記第1の感光性素子D1と前記記憶ノードAとの間に接続された第1の転送素子TGMと、を備え、それぞれの前記画素Pxが、-第2の感光性素子D1’と、-前記第2の感光性素子D1’と前記記憶ノードAとの間に接続された第2の転送素子TGHと、-前記記憶ノードAと、列に存在する隣接画素の前記第2の感光性素子D1’との間に接続された第3の転送素子TGBと、を備えることを特徴とし、かつ、イメージセンサが、前記第1および第2の転送素子TGM、TGHをオン状態にするコマンドおよび前記第3の転送素子TGBをオフ状態にするコマンドを同時に与えるように構成され、かつ、別の段階においては、前記第1および第3の転送素子TGM、TGBをオン状態にするコマンドおよび前記第2の転送素子TGHをオフ状態にするコマンドを同時に与えるように構成された制御回路15を備える、ことを特徴とする時間遅延積分イメージセンサ。前記イメージセンサが、-前記画素Pxからなる行ごとに、前記行に存在する前記画素に共通の読み出しバスLを備え、-前記画素からなる列ごとに、前記列の前記画素に共通の読み出し選択ラインCSを備える、ことを特徴とする請求項1に記載のイメージセンサ。前記イメージセンサが、いくつかの行の画素Pxの蓄積された輝度レベルを1つの行のメモリセルに記憶するために、前記読み出しバスLに接続された前記メモリセルΣからなるマトリックス16を備えることを特徴とする請求項2に記載のイメージセンサ。前記イメージセンサが、それぞれの前記画素Pxの相関二重サンプリングを実行するための手段RSTを備えることを特徴とする請求項1から請求項3のいずれか一項に記載のイメージセンサ。前記第1および第2の感光性素子D1、D1’が、同じ寸法を有するpin型ダイオードであることを特徴とする請求項1から請求項4のいずれか一項に記載のイメージセンサ。行および列として編成された画素Pxからなるマトリックス10’を備える時間遅延積分イメージセンサを管理するための方法であって、-第1の1/2周期T1中に、前記画素の第1および第2の感光性素子D1、D1’を露光するステップと、-前記第1の感光性素子D1の輝度レベルを前記画素の記憶ノードAに転送し、かつ、前記第2の感光性素子D1’の輝度レベルを前記画素の前記記憶ノードAに転送するステップと、-第2の1/2周期T2中に、前記画素の前記第1および第2の感光性素子を露光するステップと、-前記第1の感光性素子D1の輝度レベルを前記画素の前記記憶ノードAに転送し、かつ、前記第2の感光性素子D1’の輝度レベルを列に存在する隣接画素の前記記憶ノードAに転送するステップと、-前記画素の前記記憶ノードAにおける蓄積された輝度レベルを読み出すステップと、からなる連続するステップを、前記列に存在する画素ごとに備えることを特徴とする方法。-前記画素Pxの前記蓄積された輝度レベルSIGをそれぞれ読み出す前に、前記画素Pxの基準レベルREFを読み出すステップと、-前記蓄積された輝度レベルから前記基準レベルを減じるステップと、を備える請求項6に記載の方法。同一の列に存在する複数の前記画素Pxが同時にコマンドを与えられ、かつ、複数の前記列が、同じ周期中に、連続的にアドレスされることを特徴とする請求項6または請求項7に記載の方法。イメージモーションMTFを改善するのを可能にし、それにもかかわらず、時間的制約を増加させることのないTDI機能を備えるCMOSイメージセンサを提供することが必要とされていることがわかる。この必要性は、行および列として編成された画素からなるマトリックスを備える時間遅延積分イメージセンサを提供することによって満たされることになり、ここで、それぞれの画素は、第1の感光性素子と、記憶ノードと、第1の感光性素子と記憶ノードとの間に接続された第1の転送素子とを備える。それぞれの画素は、さらに、第2の感光性素子と、第2の感光性素子と記憶ノードとの間に接続された第2の転送素子と、記憶ノードと列に存在する隣接画素の第2の感光性素子との間に接続された第3の転送素子とを備える。イメージセンサは、制御回路を備え、この制御回路は、第1および第2の転送素子をオン状態にするコマンドおよび第3の転送素子をオフ状態にするコマンドを同時に与えるように構成され、かつ、別の段階においては、第1および第3の転送素子をオン状態にするコマンドおよび第2の転送素子をオフ状態にするコマンドを同時に与えるように構成される。また、時間遅延積分イメージセンサを管理するための方法が提供される。この方法は、第1の1/2周期halfperiod中に、画素の第1および第2の感光性素子を露光するステップと、第1の感光性素子の輝度レベルを画素の記憶ノードに転送し、かつ、第2の感光性素子の輝度レベルを画素の記憶ノードに転送するステップと、第2の1/2周期中に、画素の第1および第2の感光性素子を露光するステップと、第1の感光性素子の輝度レベルを画素の記憶ノードに転送し、かつ、第2の感光性素子の輝度レベルを列に存在する隣接画素の記憶ノードに転送するステップと、画素の記憶ノードに蓄積された輝度レベルを読み出すステップとからなるステップを、列に存在する画素ごとに連続的に備える。その他の利点および特徴が、限定するものではない単なる例として以下に提供されかつ添付の図面に示される本発明の特定の実施形態の説明から、より明確なものとなる。図3は、4Tと呼ばれる従来のCMOS画素を実線で示す。この種の画素が、以下において、TDIセンサにおけるモーション効果motioneffectを減少させるように構成される。この画素は、画素に入射する光によって生成された電荷を蓄積するのを可能にする固有コンデンサC1つまり積分コンデンサを有する、フォトダイオードD1を備える。転送トランジスタTGは、フォトダイオードD1をフォロアトランジスタM2のゲートに接続する。トランジスタM2のゲートコンデンサ、および同一のノードAに接続されたその他の素子のコンデンサは、バッファコンデンサC2を形成する。選択トランジスタRSは、フォロアトランジスタM2のソースを列バスcolumnbusBCに接続する。リセットトランジスタRSTは、コンデンサC2を正の電源ラインVddに接続する。以下において、トランジスタの制御信号は、便宜上、トランジスタと同じ名前を有する。この画素の動作が、以下に簡単に説明される。コンデンサC1は、フォトダイオードD1に入射する光によって生成された電荷を積分する。露光が終了する前に、バッファコンデンサC2をリセットするために、トランジスタRSTが短時間だけ駆動される。露光の終了時点において、電荷をコンデンサC1からバッファコンデンサC2に転送するために、トランジスタTGが短時間だけ駆動される。フォトダイオードD1が、pin型フォトダイオードであれば、すべての電荷が転送され、また、その結果として、コンデンサC1はトランジスタTGを駆動することによってリセットされる。このように、それぞれの露光段階中には、以前の露光に対応する電圧レベルが、バッファコンデンサC2に記憶されている。輝度レベルを表現するこの電圧レベルは、トランジスタRSTによってリセットされる前に、選択トランジスタRSを駆動することによって任意の時点においてバスBCに転送することができる。図3による画素マトリックスにおいては、列に存在する画素は、同じバスBCを共有する。列に存在する画素は、行から行へ次々に読み出され、そして、それらの信号は、列バスBCを経由して、記憶されるべきマトリックスのメモリセルΣへ移行していく図2。行は、信号RSによって選択される。読み出し雑音を最小化するための比較的小さい値を有するコンデンサC2は、リセット時に、コンデンサC1から転送される信号レベルすなわち、所望のレベルに加算された、基準レベルreferencelevelと呼ばれる雑音レベルを有する。この雑音の効果を低減するために、一般的には、相関二重サンプリングCDSCorrelatedDoubleSamplingが実行される。すなわち、まず、画素の基準レベルがサンプリングされ、そして、コンデンサC1から転送された後、この基準レベルがサンプリングされた信号レベルから減じられる。この差分は、一般的には、外部メモリ図示しないにおいて作成される。米国特許出願第US2006/0256221号に記載されるような共有画素sharedpixelと呼ばれる別の種類の画素が、破線で示された素子、すなわち、第2の転送トランジスタTG’によってノードAに接続された第2のフォトダイオードD1bを付加することによって、図3に示される画素から派生的に得られる。この構造の目的は、1つの読み出し回路をいくつかのフォトダイオード間で共有することによって、画素の空間占有率を減少させることである。それぞれのフォトダイオードのレベルは、前述したようなある段階において、独立してバスBCに転送される。したがって、コンデンサC2は、これら2つの段階の各々の開始時点においてリセットされ、簡単な4T画素の場合のように、現在のイメージを捕捉中に以前のイメージの情報を記憶することには使用することができない。図4は、モーションMTFを改善するために変更された画素Pxの列を示す。モーションMTFを改善するために、それぞれの画素に2つのフォトダイオードが提供される。イメージスライスに対応する電荷の積分は、もはや、単一のフォトダイオードにおけるライン時間中に行われるのではなく、2つの別個のフォトダイオードにおける2つの1/2ライン時間中に行われる。これは、これらのフォトダイオードの転送を適切に計画することによって、電荷の積分をより大きい忠実度でイメージのスクロールに同期させることができ、それによって、モーション効果または移動効果movingeffectを1/2ライン時間にまたは1/2画素ピッチに制限することができることを意味する。それぞれの画素Pxは、構造的には、共有画素のように見える。画素Pxは、列の方向に整列した2つの感光性素子D1およびD1’を備える。これらのフォトダイオードは、好ましくは、同じ寸法を有するpin型フォトダイオードである。積分コンデンサC1を備えたフォトダイオードD1は、転送素子TGM、例えばMOSトランジスタを介して、記憶ノードA記憶コンデンサC2に接続される。同様に、第2のフォトダイオードD1’およびその積分コンデンサC1’は、第2の転送トランジスタTGHを介してノードAに接続される。従来の共有画素からなる列とは異なって、それぞれの画素は、記憶コンデンサC2をその列の隣接する画素のフォトダイオードD1’に接続する第3の転送トランジスタTGBを備える。図4において、行n1に存在する画素Pxn1のコンデンサC2は、行nに存在する画素PxnのフォトダイオードD1’に接続され、行nに存在する画素のコンデンサC2は、行n-1に存在する画素Pxn-1のフォトダイオードD1’に接続され、以下、同様である。図3に示される回路の場合と同様に、それぞれの画素は、フォロアトランジスタM2、コンデンサC2をリセットするために供給電圧Vddに接続されたトランジスタRST、および、輝度レベルを読み出しバスLに転送するためのここではCSという符号を有する選択トランジスタを備える。この信号は、読み出しバスLの一端に配置されたアナログ-ディジタル変換器図示しないへ送られる。この構成においては、読み出しバスLは、行に存在するすべての画素に共通であり、そして、1つの行につき、ただ1つのアナログ-ディジタル変換器が存在する。さらに、列に存在するトランジスタCSのゲートは、これもCSという符号を有する同一の制御ラインに接続される。この制御ラインCSは、列全体に存在する画素を、読み出しのために選択するのを可能にする。図4のそれぞれの画素Pxに存在するトランジスタTGH、TGMおよびTGBは、制御回路15によって制御される。図5~図8は、図4による画素列の動作ステップを示す。連続するイメージスライス18、20は、図5に示される矢印22の方向へ画素列に沿ってスクロールする。スライスのスクロールとセンサの動作段階との同期をよりわかりやすく説明するために、それぞれのイメージスライスは2つの半体に分割される。動作は、任意の2つの連続する画素Pxn1およびPxnに関して、以下に説明される。図5は、フォトダイオードの前で1/2イメージスライスがローリングする時間に対応する第1の積分期間T1中の、画素に対するイメージの位置を概略的に示す。画素PxnのフォトダイオードD1およびD1’はイメージスライス18に露光され、また、画素Pxn1のフォトダイオードD1およびD1’はイメージスライス20に露光される。この期間T1中に、それぞれの画素の積分コンデンサC1およびC1’は、それぞれのスライスに対応する電荷を蓄積する。すべてのトランジスタはオフである。図6において、積分期間T1の終了時点において、トランジスタTGHおよびTGMがオンされ、その画素のコンデンサC1およびC1’に記憶された電荷を、その画素のコンデンサC2に転送する。画素Pxn1のコンデンサC2は、スライス20の2つの半体に対応する電荷を受け取り、画素PxnのコンデンサC2は、スライス18の2つの半体に対応する電荷を受け取る。画素のうち破線で示されるその他の素子は、駆動されてない。イメージスライス18および20は、期間T1中に、画素ピッチの約半分だけ移動している。図7は、第2の積分期間T2中のイメージの位置を概略的に示す。イメージスライス20は、隣接する2つの画素にまたがっている。スライス20の下部は、画素PxnのフォトダイオードD1’によって取り込まれ、それに対して、スライス20の上部は、画素Pxn1のフォトダイオードD1によって取り込まれる。したがって、この期間は、イメージスライスがある画素から別の画素へ通過することに対応する。すべてのトランジスタはオフである。また、期間T2の間に、イメージスライス18および20は1/2ピッチだけ移動し、それによって、ライン時間の終了となる。図8において、積分期間T2の終了時点において、トランジスタTGBおよびTGMが駆動される。この構成においては、期間T2中に積分されたスライス20の2つの半体に対応する電荷が、再度、画素Pxn1のコンデンサC2に転送され、このコンデンサC2において、これらの電荷は、以前に図6のステップにおいて同じスライスに対してコンデンサC2に記憶された電荷とともに蓄積される。トランジスタTGBおよびTGMが駆動されると、画素Pxn1のコンデンサC2は、スライス20の2つの連続する位置に対する輝度レベルを寄せ集め、画素PxnのコンデンサC2は、スライス18の2つの連続する位置に対する輝度レベルを寄せ集める。これらの蓄積された輝度レベルは、期間T2の終了時点において、トランジスタM2およびCSによって画素から取り出すことができる。つまり、それぞれの画素は2倍の解像度データを含み、これらのデータは単一の周波数で簡単に読み出されることになる。これは、データを読み出すための時間的制約を増加させることなく、モーションMTFを改善するのを可能にする。図9A~図9Hは、図4による画素列の全体的な動作をまとめたタイムチャートである。図9A、図9B、および図9D~図9Gは、トランジスタRST、CS、TGH、TGM、およびTGBの制御信号または、状態を示す。図9Cおよび図9Hは、バスLを介して読み出した後にデータを処理するアナログ-ディジタル変換器の動作を示す。相関二重サンプリングが、リセット雑音を回避するのに使用される。基準レベルREFを読み出すための選択トランジスタCSの駆動は、蓄積された信号輝度レベルSIGを読み出すための駆動から切り離して示される図9Bおよび図9G。同様に、レベルREFの変換は、レベルSIGの変換から切り離して示される図9Cおよび図9H。スライスの露光時間Tintは、一般的にはライン時間TLに対応し、転送トランジスタTGHまたはTGBの2つの連続する駆動の間で定義される。積分期間T1およびT2T1=T2=Tint/2は、この時間中に起こる。信号の周期性は、イメージの連続するスライスの処理を反映している。図5に関して説明されたように、まず、期間T1中に、イメージスライスは、1つの画素に存在するフォトダイオードD1およびD1’によって走査される。このようにして得られた電荷をコンデンサC2に転送する前に、コンデンサC2は、トランジスタRSTを駆動することによってリセットされる図9A。コンデンサC2がリセットされた直後に、基準レベルREFを読み出して変換するために、トランジスタCSが駆動される図9C。変換時間TCは、信号CSのパルス幅よりも長いので、変換時間TCは、図9Cにおいては太線で示される。基準レベルが変換器に転送されたならば、第1の輝度レベルを記憶するために、トランジスタTGHおよびTGMが駆動され図9D、図9E、これは、期間T1の終了および期間T2の開始を示す。期間T2において、イメージスライスが、同じ画素のフォトダイオードD1および次の画素のフォトダイオードD1’によって走査される。対応する輝度レベルの転送は、トランジスタTGMおよびTGBを駆動することによって、期間T2の終了時点において実行される図9E、図9F。この電荷転送が達成されたならば、蓄積された輝度レベルSIGが、トランジスタCSを再び駆動することによって読み出され図9G、そして、マトリックスのメモリセルΣに記憶される前に、アナログ-ディジタル変換器によってサンプリングされる図9H。新しい露光が、次のスライスから始まる。中央の転送トランジスタTGMは、トランジスタTGBおよびTGHの2倍の回数だけ動作を要求されることが理解できる。実際、トランジスタTGMに接続されたフォトダイオードD1は、スライス全体すなわち、2つの1/2スライスを走査し、それに対して、フォトダイオードD1’画素に属するフォトダイオードD1’、およびその画素に隣接する画素に属するフォトダイオードD1’は、スライスの1/2しか走査しない。図9D~図9Fにおいて、トランジスタTGHおよびTGM、あるいは、トランジスタTGBおよびTGMは、同時にコマンドを与えられる。また、これらのトランジスタは、順々に駆動されてもよい。ライン時間中、画素マトリックスは、全体的に読み出され、そして、メモリ/マトリックス16内に合計されなければならない。この読み出しは、それぞれの列に存在する複数の画素を同時に読み出すことによって、列から列へ次々に実行されるローリングシャッターモード:rollingshuttermode。したがって、ラインに存在する変換器は、ライン時間TL中に、画素マトリックスに存在する列の数と同じ回数だけ変換を実行する。図4の列に隣接する列のタイムチャートは、単に変換時間TCだけシフトされたものである。従来のTDI-MOSセンサの場合と同様に管理されるメモリ/マトリックス16については、本出願においては詳細に説明しない。このようにして、それぞれのイメージスライスは、1画素ピッチの移動に対して2回走査され、即ち、1回目は、フォトダイオードD1によって、そして、2回目は、フォトダイオードD1に対して1/2画素ピッチだけずらされたフォトダイオードD1’によって走査される。この特定のオーバーサンプリングは、イメージモーションMTFを大きく改善するのを可能にし、0.637から約0.9となるナイキスト周波数において計算された。従来技術とは異なって、画素のピッチは変更されず、イメージの空間解像度も変更されない。したがって、時間的制約は変わらない。実際には、時間的制約は、読み出し回路およびアナログ-ディジタル変換器によって課される。実際、m個の列からなるマトリックスの場合、m回の変換または、CDSの場合には2m回の変換が、ライン時間TL中に実行されなければならない。ライン時間は、イメージの走査速度およびピッチに応じて予め定められるので、マトリックスの列の数を制限するのは、読み出し回路および変換回路の速度である。