"コルピッツ発振回路本体と、該コルピッツ発振回路本体の発振トランジスタのエミッタとコレクタの差電圧の最小値を検出する最小値検出手段と、該最小値検出手段で検出された前記最小値と前記発振トランジスタのコレクタエミッタ間飽和電圧とを比較する判定手段とを備え、該判定手段の判定結果に応じて、前記発振トランジスタのコレクタエミッタ間電圧が飽和領域に入らないように、前記発振トランジスタのベース電圧が制御されるようにしたことを特徴とするコルピッツ発振回路。請求項1に記載のコルピッツ発振回路において、前記発振トランジスタはコレクタ接地されてなり、前記最小値検出手段は、前記発振トランジスタのコレクタ電圧からエミッタ電圧を減算した差電圧のボトムホールド値を検出する手段であることを特徴とするコルピッツ発振回路。請求項1に記載のコルピッツ発振回路において、前記発振トランジスタはコレクタ接地されてなり、前記最小値検出手段は、前記発振トランジスタのコレクタ電圧とエミッタ電圧のピークホールド値との差電圧を検出する手段であることを特徴とするコルピッツ発振回路。請求項1に記載のコルピッツ発振回路において、前記発振トランジスタはコレクタ接地されてなり、前記最小値検出手段は、前記発振トランジスタのエミッタ電圧のピークホールド値を検出する手段であり、前記判定手段は、前記最小値検出手段で検出された前記ピークホールド値と、前記発振トランジスタのコレクタ電圧から前記発振トランジスタの前記コレクタエミッタ間飽和電圧を減算した電圧と、を比較する手段である、ことを特徴とするコルピッツ発振回路。請求項1に記載のコルピッツ発振回路において、前記発振トランジスタはエミッタ接地されてなり、前記最小値検出手段は、前記発振トランジスタのコレクタ電圧のボトムホールド値から前記発振トランジスタのエミッタ電圧を減算した差電圧を検出する手段であることを特徴とするコルピッツ発振回路。請求項1乃至5のいずれか1つに記載のコルピッツ発振回路において、前記発振トランジスタを発振FETに置き換え、ベースをゲートに、コレクタをドレインに、エミッタをソースに置き換えたことを特徴とするコルピッツ発振回路。ところが、負性抵抗の大きな回路にすると、発振が安定した定常状態での発振振幅が大きくなるので、発振トランジスタQ1のコレクタエミッタ間電圧Vceが飽和領域に入ってしまい、発振する正弦波の波形に大きな歪が発生してしまう問題点があった。本発明の目的は、発振の定常状態において発振波形の歪みを低減することにある。上記目的を達成するために、請求項1にかかる発明のコルピッツ発振回路は、コルピッツ発振回路本体と、該コルピッツ発振回路本体の発振トランジスタのエミッタとコレクタの差電圧の最小値を検出する最小値検出手段と、該最小値検出手段で検出された前記最小値と前記発振トランジスタのコレクタエミッタ間飽和電圧とを比較する判定手段とを備え、該判定手段の判定結果に応じて、前記発振トランジスタのコレクタエミッタ間電圧が飽和領域に入らないように、前記発振トランジスタのベース電圧が制御されるようにしたことを特徴とする。請求項2にかかる発明は、請求項1に記載のコルピッツ発振回路において、前記発振トランジスタはコレクタ接地されてなり、前記最小値検出手段は、前記発振トランジスタのコレクタ電圧からエミッタ電圧を減算した差電圧のボトムホールド値を検出する手段であることを特徴とする。請求項3にかかる発明は、請求項1に記載のコルピッツ発振回路において、前記発振トランジスタはコレクタ接地されてなり、前記最小値検出手段は、前記発振トランジスタのコレクタ電圧とエミッタ電圧のピークホールド値との差電圧を検出する手段であることを特徴とする。請求項4にかかる発明は、請求項1に記載のコルピッツ発振回路において、前記発振トランジスタはコレクタ接地されてなり、前記最小値検出手段は、前記発振トランジスタのエミッタ電圧のピークホールド値を検出する手段であり、前記判定手段は、前記最小値検出手段で検出された前記ピークホールド値と、前記発振トランジスタのコレクタ電圧から前記発振トランジスタの前記コレクタエミッタ間飽和電圧を減算した電圧と、を比較する手段である、ことを特徴とする。請求項5にかかる発明は、請求項1に記載のコルピッツ発振回路において、前記発振トランジスタはエミッタ接地されてなり、前記最小値検出手段は、前記発振トランジスタのコレクタ電圧のボトムホールド値から前記発振トランジスタのエミッタ電圧を減算した差電圧を検出する手段であることを特徴とする。請求項6にかかる発明は、請求項1乃至5のいずれか1つに記載のコルピッツ発振回路において、前記発振トランジスタを発振FETに置き換え、ベースをゲートに、コレクタをドレインに、エミッタをソースに置き換えたことを特徴とする。本発明によれば、発振トランジスタのコレクタエミッタ間電圧が飽和状態に入ったことを判定して発振トランジスタのベース電圧を制御し、発振トランジスタが飽和領域に入らないようにするので、発振トランジスタの動作電流が調整され、振動子の側に供給される電力を調整でき、正弦波の発振波形の歪を低減することができる。<第1の実施例>図1に本発明の第1の実施例のコレクタ接地型のコルピッツ発振回路を示す。10はコレクタ接地型のコルピッツ発振回路本体、20はVce最小値検出回路、30は判定回路である。コルピッツ発振回路本体10は、発振トランジスタQ1、バイアス抵抗R2,R3、発振周波数を決める正帰還用キャパシタC1,C2、水晶振動子あるいは圧電セラミック振動子の振動子X等を備える。Vce最小値検出回路20は、発振トランジスタQ1のコレクタ電圧Vcからエミッタ電圧Veを減算する減算器21と、その減算器21の出力電圧V1のボトム値VLを保持するボトムホールド回路22とから構成される。判定回路30は、発振トランジスタQ1のコレクタエミッタ間飽和電圧Vcesatに設定された基準電圧源31と、演算増幅器32とから構成されている。演算増幅器32の非反転入力端子にはボトムホールド回路22の出力電圧VLが入力し、反転入力端子には基準電圧源31の電圧Vcesatが入力する。発振出力は発振トランジスタQ1のエミッタから取り出される。このコルピッツ発振回路では、減算器21から出力する電圧V1は発振トランジスタQ1のコレクタエミッタ間電圧Vceの反転電圧であり、ボトムホールド回路22において、図6に示すように、その反転電圧の振幅のボトム値を示す電圧VLが出力する。この電圧VLは発振トランジスタQ1のコレクタエミッタ間電圧Vceの最低電圧であり、発振振幅が大きくなるほど低下する。そして、その電圧VLが基準電圧源31の電圧Vcesatよりも低くなると、演算増幅器32の出力電圧V2が低下する。この電圧V2は、抵抗R3を経由して発振トランジスタQ1のベースに印加しているので、その発振トランジスタQ1の動作電流が減少する。このように、発振振幅が大きくなり、発振トランジスタQ1のコレクタエミッタ間電圧Vceが飽和領域に入るようになると、発振トランジスタQ1のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタQ1の飽和による発振波形の歪みを低減することができる。<第2の実施例>図2に本発明の第2の実施例のコレクタ接地型のコルピッツ発振回路を示す。図1に示したものと同じものには同じ符号を付けた。Vce最小値検出回路20Aは、減算器21とピークホールド回路23からなる。ピークホールド回路23は発振トランジスタQ1のエミッタ電圧Veのピーク値VHを保持する。判定回路30は、演算増幅器32の非反転入力端子に減算器21の出力電圧V3が入力し、反転入力端子に基準電圧源31の電圧Vcesatが入力する。このコルピッツ発振回路では、ピークホールド回路23において、図7に示すようにエミッタ電圧Veの振幅のピーク値を示す電圧VHが出力する。この電圧VHは発振振幅が大きくなるほど高くなる。減算器21においてコレクタ電圧Vc=Vccから電圧VHを減算した電圧V3は、発振トランジスタQ1のコレクタエミッタ間電圧Vceの最低電圧であり、発振振幅が大きいほど低下する。そして、その電圧V3が基準電圧源31の電圧Vcesatよりも低くなると、演算増幅器32の出力電圧V2が低下する。この電圧V2は、抵抗R3を経由して発振トランジスタQ1のベースに印加しているので、その発振トランジスタQ1の動作電流が減少する。このように、第2の実施例においても、発振振幅が大きくなり、発振トランジスタQ1のコレクタエミッタ間電圧Vceが飽和領域に入るようになると、発振トランジスタQ1のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタQ1の飽和による発振波形の歪みを低減することができる。<第3の実施例>図3に本発明の第3の実施例のコレクタ接地型のコルピッツ発振回路を示す。図1、図2に示したものと同じものには同じ符号を付けた。Vce最小値検出回路20Bは、発振トランジスタQ1のエミッタ電圧Veのピーク値VHを保持するピークホールド回路23からなる。また、判定回路30Aは、演算増幅器32の非反転入力端子と電源端子との間に電圧Vcesatの基準電圧源33が接続され、演算増幅器32の反転入力端子にピークホールド回路23の出力側が接続されている。このコルピッツ発振回路では、発振振幅が大きくなるとピークホールド回路23の出力電圧VHが高くなる。そして、その電圧VHが電圧Vcc-Vcesatよりも高くなると、演算増幅器32の出力電圧V2が低下する。この電圧V2は、抵抗R3を経由して発振トランジスタQ1のベースに印加しているので、その発振トランジスタQ1の動作電流が減少する。このように、第3の実施例においても、発振振幅が大きくなり、発振トランジスタQ1のコレクタエミッタ間電圧Vceが飽和領域に入るようになると、発振トランジスタQ1のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタQ1の飽和による発振波形の歪みを低減することができる。<第4の実施例>図4に本発明の第4の実施例のエミッタ接地型のコルピッツ発振回路を示す。図1~図3におけるものと同じもには同じ符号を付けた。本実施例は、エミッタ接地型のコルピッツ発振回路本体10Aに適用したものであり、R4は負荷抵抗、C5は発振周波数を決めるキャパシタである。Vce最小値検出回路20Cは、発振トランジスタQ1のコレクタ電圧Vcのボトム値VLを保持するボトムホールド回路23と、そのボトムホールド回路23の出力電圧VLから発振トランジスタQ1のエミッタ電圧Ve=GNDを減算する減算器21からなる。このコルピッツ発振回路では、発振振幅が大きくなるとボトムホールド回路23の出力電圧VLが低くなる。そして、その電圧VLが基準電圧源31の電圧Vcesatよりも低いとき、演算増幅器32の出力電圧V2が低下する。この電圧V2は、抵抗R3を経由して発振トランジスタQ1のベースに印加しているので、その発振トランジスタQ1の動作電流が減少する。このように、第4の実施例においても、発振振幅が大きくなり、発振トランジスタQ1のコレクタエミッタ間電圧Vceが飽和領域に入るようになると、発振トランジスタQ1のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタQ1の飽和による発振波形の歪みを低減することができる。<第5の実施例>図5に本発明の第5の実施例のエミッタ接地型のコルピッツ発振回路を示す。図1~図4におけるものと同じものには同じ符号を付けた。図4のコルピッツ発振回路において、減算器21の減算側のエミッタ電圧Veは接地電圧であるので、演算増幅器32の非反転入力端子には電圧VLがそのまま入力する。よって、減算器21は省略できる。本実施例では、第4の実施例における減算器21を削除したものであり、第4の実施例と同様に動作する。<その他の実施例>なお、以上では発振トランジスタとしてバイポーラトランジスタを使用した例で説明したが、FET電界効果トランジスタを使用することもできることは勿論であり、このときは、ベースはゲートに、コレクタはドレインに、エミッタはソースに置き換わる。"