"基板と、前記基板上に形成された窒化ガリウム系半導体と、タンタルとパラジウムとアルミニウムが前記窒化ガリウム系半導体上に任意の順に積層されてなるオーミック電極を備えることを特徴とする化合物半導体装置。基板と、前記基板上に形成された窒化ガリウム系半導体と、タンタルとパラジウムとアルミニウムが前記窒化ガリウム系半導体上に任意の順に積層されてなるオーミック電極を備える化合物半導体装置の製造方法であって、前記基板上に前記窒化ガリウム系半導体を形成する工程と、前記窒化ガリウム系半導体上に前記タンタルと前記アルミニウムを積層する工程と、前記タンタルと前記アルミニウムを510°C以上、600°C未満で熱処理してオーミック電極を形成する工程とを有する化合物半導体装置の製造方法。前記オーミック電極に積層する前記タンタルの膜厚に対する前記アルミニウムの膜厚の比が10以上であることを特徴とする請求項2に記載の化合物半導体装置の製造方法。しかしながら、高耐圧動作を可能にしたGaN系HEMTは150°C程度の高温環境下で使用すると、例えば、Ti/Alから成るソース電極およびドレイン電極では、Alがあらゆる方向に移動するために、ソース電極およびドレイン電極に微小な隙間が多数できてソース電極およびドレイン電極の抵抗が高くなってしまう。つまり、エレクトロマイグレーションが発生して、ソース電極およびドレイン電極の信頼性を著しく低下させてしまう。Tiの融点が1670°Cと低いために、Tiはエレクトロマイグレーションの抑制効果を持ち合わせてはいない。また、前述の600°C~800°Cのアニール処理によって、Ti/Alから成るソース電極およびドレイン電極の表面とエッジに凹凸が発生する、いわゆるソース電極およびドレイン電極のモフォロジ表面に表れる形態が悪化する。そのために電界が不均一に印加されてオーミック性デバイスの特性を劣化させてしまう。更には、前述の600°C~800°Cのアニール処理によるAl層62d,62e、Al層との反応により形成される図13に示すAlGaN保護層63は、アニール処理におけるガス流量、温度等のばらつきによって、膜厚にばらつきが生じてしまう。そのために、ソース電極およびドレイン電極と、GaN保護層55とのオーミック性が左右されてしまう。熱耐久性を高めるためにTiより融点の高いWタングステンとAlを主とする積層電極も開発されている。Wは融点が3220°Cと高いが、製造方法が限定され、加工性もTaより容易ではなく量産性には不向きである。また、Ta/Moモリブデンから成る電極も開発されているが、膜厚を厚くすることが難しく、電極の電流密度を低減させることが難しいため大電流動作に不向きである。本発明は、上記実状に鑑みてなされるもので、ソース電極およびドレイン電極の熱耐久性を向上させて、かつ製造過程においてオーミック性に与える不安定要因を取り除き信頼性および量産性の高いGaN系HEMTを提供することを目的とする。上記課題を解決するために、本発明の第1の観点によれば、基板と、前記基板上に形成された窒化ガリウム系半導体と、タンタルとパラジウムとアルミニウムが前記窒化ガリウム系半導体上に任意の順に積層されてなるオーミック電極を備えることを特徴とする化合物半導体装置が提供される。また、本発明の第2の観点によれば、基板と、前記基板上に形成された窒化ガリウム系半導体と、タンタルとパラジウムとアルミニウムが前記窒化ガリウム系半導体上に任意の順に積層されてなるオーミック電極を備える化合物半導体装置の製造方法であって、前記基板上に前記窒化ガリウム系半導体を形成する工程と、前記窒化ガリウム系半導体上に前記タンタルと前記アルミニウムを積層する工程と、前記タンタルと前記アルミニウムを510°C以上、600°C未満で熱処理してオーミック電極を形成する工程とを有する化合物半導体装置の製造方法が提供される。本発明によれば、ソース電極およびドレイン電極として高融点金属のタンタル、低融点金属のアルミニウムを順に積層して、そして、前記ソース電極および前記ドレイン電極の表面とエッジのモフォロジを良好にし、かつ製造ばらつきが最小限となるようにアニール処理をすることにより、前記ソース電極および前記ドレイン電極の熱耐久性を向上させて、かつ製造過程でオーミック性に与える不安定要因が取り除かれた信頼性および量産性の高いGaN系HEMTが実現できる。本発明の実施の形態を実施例を用いて説明する。図1は本実施形態に係るGaN系HEMTの基本的な構造を示している。その図1に示すGaN系HEMTの製造フローの概略図を図2a乃至fを用いて説明する。まず、図2aのようにSiC基板11上に、MOVPE装置を用いて減圧雰囲気の下でGaN系半導体が積層される。GaN系半導体は以下の各層が順次積層される。トリメチルガリウムTMGaガスとアンモニアNH3ガスを化学反応させて、厚さが3μmのi型GaN電子走行層12を積層される。続いて、TMGaガスとトリメチルアルミニウムTMAlガスとNH3ガスを化学反応させて、厚さが3nmのi型Al025Ga075N層13が積層される。続いて、TMGaガスとTMAlガスとNH3ガスを化学反応させたのちに、シランSiH4ガスを化学反応させて、厚さが20nm、Siドーピング濃度が2×1018cm3のn型Al025Ga075N電子供給層14が積層される。最後に、TMGaガスとTMAlガスとNH3ガスを化学反応させたのちに、SiH4ガスを化学反応させて、厚さが5nm、Siドーピング濃度が2×1018cm3のn型GaN保護層15が積層される。次に、図2bのようにn型GaN保護層15まで積層されたSiC基板11の全面にレジスト19が塗布され、ソース電極6およびドレイン電極7の形成予定領域に紫外線が照射されるマスクを用いて、ソース電極6およびドレイン電極7の形成予定領域に紫外線が照射され、開口が設けられる。次に、蒸着リフト法を用いて減圧雰囲気の下で、厚さが10nmのタンタルTa層7a、厚さが280nmのアルミニウムAl層7bが順次成膜される。続いて、レジスト19が剥離され、図2cに示すソース電極6およびドレイン電極7が形成される。続いて、RTARapidThermalAnneal装置を用いて、窒素雰囲気の下で、550°C、1分間のアニール処理が行われ、ソース電極6およびドレイン電極7は、図2dに示すように膜構成が変化したソース電極16およびドレイン電極17となる。なお、ソース電極6とドレイン電極7は同じ膜構成になっている。同様にソース電極16とドレイン電極17は同じ膜構成になっている。次に、レジストが全面に塗布され、ゲート電極5の形成予定領域に紫外線が照射されるマスクを用いて、ゲート電極5の形成予定領域に紫外線が照射され、開口が設けられる図示せず。続いて、図2dのように蒸着リフト法を用いて減圧雰囲気の下で、厚さが10nmのニッケルNi層、厚さが200nmの金Au層が順次成膜され、レジストが剥離される。このようしてゲート電極5が形成される。最後に、図2eのようにCVD法を用いて厚さが20nmのSiN膜4が堆積され、図2fのようにソース電極16およびドレイン電極17の上面に堆積されたSiN膜4が取り除かれる。以上のようにしてGaN系HEMTの基本的な構造である第1具体例が完成する。なお、図1に示すソース電極6およびドレイン電極7の膜構成は、アニール処理前のものである。アニール処理後の膜構成については、第1具体例のアニール処理後のソース電極およびドレイン電極の膜構成を示す図4のようになる。このようにして製作されたGaN系HEMTのソース電極6およびドレイン電極7は、Tiより高融点のTaを積層し、次いで、Alを積層し、アニール処理されることで、図4に示すTaAl3層7cが形成されて、TaAl3層7cとAl層7d、7eとの密着性が向上する。これによって、150°C程度の高温環境下で使用してもアルミニウムの移動を抑制することができる。すなわち、電極のエレクトロマイグレーションが抑制されるために、信頼性を高めることが可能になる。これを検証するためにソース電極およびドレイン電極に接続する配線において動作時間に対する抵抗値の変化を測定した。エレクトロマイグレーションが抑制されると配線の抵抗値の上昇傾向は見られず、エレクトロマイグレーションが起きると配線の抵抗値が上昇傾向を示すことを確認した。なお、エレクトロマイグレーションが更に進み電極が断線する場合は、顕微鏡、SEM等で容易に確認することができる。アニール温度を変化させてソース電極およびドレイン電極と、GaN保護層15とのオーミック性を確認した。図3はアニール温度と電極の接触抵抗率との関係を調査した結果を示している。従来のアニール温度範囲の600°Cにてアニール処理を行うと、接触抵抗率は約2.8×105Ωcm2である。アニール温度を570°C、550°Cと下げると接触抵抗率はそれぞれ4.5×106Ωcm2、1.0×106Ωcm2と低くなる。アニール温度を500°Cまで下げると接触抵抗率は9.0×105Ωcm2と高くなる。また、第1具体例のGaN系HEMTが所望の動作をするために必要なソース電極およびドレイン電極の接触抵抗率を確認した。その結果、接触低効率は2.5×105Ωcm2以下となった。更に好ましい接触抵抗率としては、1.0×105Ωcm2以下となった。図3のアニール温度と電極の接触抵抗率との関係から、アニール温度を600°Cより低くして、510°C以上とすることで、接触低効率を2.5×105Ωcm2以下にすることができ、更に好ましい接触抵抗率の1.0×105Ωcm2以下では、アニール温度は590°C以下、520°C以上となり、更に、550°C付近でアニール処理をすると最も良好なオーミック性が得られることが確認された。550°Cのアニール条件で処理した従来技術のTi/Alから構成されるソース電極およびドレイン電極の接触抵抗率は、約2倍の2.2×106Ωcm2となる図示せず。550°Cと570°Cのアニール条件で製作されたソース電極16およびドレイン電極17の表面とエッジは、顕微鏡観察により良好なモフォロジになっていることが確認された。当然の事ながら600°Cのアニール条件では凹凸のある悪いモフォロジになってしまうことも確認された。つまり、アニール温度を600°Cより小さくすればソース電極6およびドレイン電極7の表面とエッジのモフォロジが改善される。図4に示す第1具体例のアニール処理後のソース電極およびドレイン電極の膜構成では、550°Cのアニール条件で製作されたn型GaN保護層15とソース電極16およびドレイン電極17の界面において、GaN保護層15とAl層7bとの反応が抑制されている。これによって、製造ばらつきによるオーミック性の不安定さを最小限にできる。更に、接触抵抗率を良好にするために、ソース電極およびドレイン電極の成膜時のTaとAlの膜厚比Al膜厚/Ta膜厚と接触抵抗率の関係が確認された。その膜厚比と接触抵抗の関係が図5に示される。アニール温度は550°Cとなる。膜厚比の大きさに比例して接触抵抗率は低下する。図3に示すアニール処理温度570°Cの時の接触抵抗率に近い膜厚比の大きさは10となる。すなわち、膜厚比の大きさが10以上で接触抵抗率が良好となり、特に20以上が好ましい。なお、膜厚比を10より低くする高融点金属のTa膜厚の比率が増えると、膜厚比10以上で形成されたソース電極およびドレイン電極の接触抵抗率と同等にするためには、アニール温度を上げる必要があり、ソース電極およびドレイン電極のモフォロジを悪くする方向になってしまうので、モフォロジの観点からも膜厚比を10以上にすることが好ましい。図6は本発明の第2具体例のGaN系HEMTの基本的な構造を示している。その図6に示すGaN系HEMTの製造フローの概略図を図7a乃至fを用いて説明する。前記第1具体例と同様にして、図7aのようにSiC基板上にMOVPE装置を用いて減圧雰囲気の下で、厚さが3μmのi型GaN電子走行層12、厚さが3nmのi型Al025Ga075N層13、厚さが20nm、Siドーピング濃度が2×1018cm3のn型Al025Ga075N電子供給層14、厚さが5nm、Siドーピング濃度が2×1018cm3のn型GaN保護層15が順に積層される。続いて、図7bのようにn型GaN保護層15まで積層されたSiC基板11の全面にレジスト19が塗布され、ソース電極26およびドレイン電極27の形成予定領域に紫外線が照射されるマスクを用いて、ソース電極26およびドレイン電極27の形成予定領域に紫外線が照射され、開口が設けられる。次に、蒸着リフト法を用いて減圧雰囲気の下で、厚さが10nmのTa層27a、厚さが2nmのパラジウムPd27c、厚さが280nmのAl層27bが順次成膜される。続いて、レジスト19が剥離されると図7cのようになる。続いて、RTA装置を用いて、窒素雰囲気の下で、550°C、1分間のアニール処理が、ソース電極26およびドレイン電極27は、図2dに示すように膜構成が変化したソース電極36およびドレイン電極37となる。なお、ソース電極26とドレイン電極27は同じ膜構成になっている。同様にソース電極36とドレイン電極37は同じ膜構成になっている。次に、レジストが全面に塗布され、ゲート電極5の形成予定領域に紫外線が照射されるマスクを用いて、ゲート電極5の形成予定領域に紫外線が照射され、開口が設けられる。続いて、図7dのように蒸着リフト法を用いて減圧雰囲気の下で、厚さが10nmのTi層、厚さが200nmのAu層が順次成膜され、レジストが剥離される。このようしてゲート電極5が形成される。最後に、図7eのようにCVD法を用いて厚さが20nmのSiN膜4が堆積され、図7fのようにソース電極36およびドレイン電極37の上面に堆積されたSiN膜4が取り除かれる。以上のようにしてGaN系HEMTの基本的な構造である第2具体例が完成する。なお、図6に示すソース電極6およびドレイン電極7の膜構成は、アニール処理前のものである。アニール処理後の膜構成については、第2具体例のアニール処理後のソース電極およびドレイン電極の膜構成を示す図8のようになる。Pdはアニール処理によって図8に示すようにAl層35の上層に移動してPdAl化合物38になる性質を持っている。このため、高温環境下での使用によるAlの移動を抑制することができる。ここで、前記第1具体例と同様にTaはAlの移動を抑制する働きをしていることは言うまでもない。n型GaN保護層15とTa層33の界面のn型GaN保護層15側においては、Ga抜けが起きて、Pdがその抜け穴にドーパントされるので、ソース電極36およびドレイン電極37の接触抵抗が低減される。なお、600°Cより低い温度でアニール処理をすることで、ソース電極36およびドレイン電極37の表面とエッジのモフォロジは良好になり、前記第1具体例と同様に、AlがGaN保護層15とTa層33の間に移動してAl層31とTaAl3層32を形成するのでオーミック性も良くなる。耐酸化性に優れているPdが電極に含まれることで、ソース電極36およびドレイン電極37の耐酸化性も向上させることができる。図9は本発明の第3具体例のGaN系HEMTの基本的な構造を示している。その図9に示すGaN系HEMTの製造フローの概略図を図10a乃至fを用いて説明する。前記第1具体例および前記第2具体例と同様にして、図10aのようにSiC基板上にMOVPE装置を用いて減圧雰囲気の下で、厚さが3μmのi型GaN電子走行層12、厚さが3nmのi型Al025Ga075N層13、厚さが20nm、Siドーピング濃度が2×1018cm3のn型Al025Ga075N電子供給層14、厚さが5nm、Siドーピング濃度が2×1018cm3のn型GaN保護層15が順に積層される。続いて、図10bのようにn型GaN保護層15まで積層されたSiC基板11の全面にレジスト19が塗布され、ソース電極6およびドレイン電極7の形成予定領域に紫外線が照射されるマスクを用いて、ソース電極6およびドレイン電極7の形成予定領域に紫外線が照射され、開口が設けられ、次いで、塩素系ガス、不活性ガスを用いたドライエッチング法により、ソース電極6およびドレイン電極7の形成予定領域になるn型GaN保護層15の膜厚を薄くする。その膜厚については、デバイスの特性により最適化される。次に、図10cのように蒸着リフト法を用いて減圧雰囲気の下で、ソース電極6およびドレイン電極7を形成するために、前記第1具体例と同様の厚さが10nmのタンタルTa層7a、厚さが280nmのAl層7bが順次成膜される。なお、前記第2具体例と同様に、厚さが10nmのTa層27a、厚さが2nmのパラジウムPd27c、厚さが280nmのAl層27bを順次成膜されてもよい。続いて、レジスト19が剥離される。続いて、RTA装置を用いて、窒素雰囲気の下で、550°C、1分間のアニール処理が行われ、ソース電極6およびドレイン電極7は、図10dに示すように膜構成が変化したソース電極16およびドレイン電極17となる。なお、ソース電極6とドレイン電極7は同じ膜構成になっている。同様にソース電極16とドレイン電極17は同じ膜構成になっている。次に、レジストが全面に塗布され、ゲート電極5の形成予定領域に紫外線が照射されるマスクを用いて、ゲート電極5の形成予定領域に紫外線が照射され、開口が設けられる。続いて、蒸着リフト法を用いて減圧雰囲気の下で、厚さが10nmのNi層、厚さが200nmのAu層が順次成膜され、レジストが剥離されると図10dのようになる。このようしてゲート電極5が形成される。最後に、図10eのようにCVD法を用いて厚さが20nmのSiN膜4が堆積され、図10fのようにソース電極16およびドレイン電極17の上面に堆積されたSiN膜4が取り除かれる。以上のようにしてGaN系HEMTの基本的な構造である第3具体例が完成する。図9は本発明の第3具体例のGaN系HEMTの基本的な構造を示している。なお、図9に示すソース電極6およびドレイン電極7の膜構成は、アニール処理前のものである。アニール処理後の膜構成について図11になる。GaN系HEMTの高耐圧は、ゲート電極5とn型Al025Ga075N電子供給層14に挟まれるn型GaN保護層15の所望の膜厚によって保たれている。第3具体例は、n型GaN保護層15のソース電極16およびドレイン電極17の箇所だけ、局所的に膜厚を薄くすることで、ソース電極16からドレイン電極17に流れる電子の軌道長さ二次元電子ガス層までの距離が短くなり、化合物半導体装置の性能向上を図ることができる。チャネルまでの距離を更に短くする手法として、他に、ソース電極16およびドレイン電極17の下のn型GaN保護層15を全てエッチングして、n型Al025Ga075N電子供給層14に直接ソース電極16およびドレイン電極17を接続させる方法、更には、ソース電極16およびドレイン電極17の下のn型GaN保護層15の全てと、n型Al025Ga075N電子供給層14の膜厚がソース電極16およびドレイン電極17の形成箇所のみ薄くなるようにエッチングして、n型Al025Ga075N電子供給層14に直接ソース電極16およびドレイン電極17を接続させる方法がある図示せず。以上、本発明の実施の形態について説明してきたが、本発明は前記各実施例に記載された構成および条件に限られるものではない。例えば、保護層はn型GaN層に限られるものではなく、Al組成比をyとしたときに、y≦0.1となるn型AlyGa1-yN層を用いてもよく、Inを添加したInGaN層を用いてもよい。また、基板にはサファイア基板、GaN基板或いはSi基板を用いてもよく、前記各実施例では熱伝導性に優れたSiC基板を適用した。また、ソース電極およびドレイン電極のアニール処理後の膜構造については、図4、図8および図11に示すように積層構造となるのが最も好ましいが、アニール処理条件によってソース電極およびドレイン電極は積層構造ではなく、渾然一体の合金膜の構成になる場合があるが、熱耐久性は維持されるため、渾然一体の合金膜の構成としても良い。また、ソース電極およびドレイン電極のアニール処理温度が600°C以上の場合であっても、600°C未満と同等のモフォロジやオーミック接触の得られるように、アニール処理時間の調整を行っても構わない。また、前記各実施例に記載されたゲート電極、ソース電極およびドレイン電極の形成方法はこの限りではない。例えば、SiN膜をn型GaN保護層上に堆積したのちに、前記SiN膜の前記ゲート電極、前記ソース電極および前記ドレイン電極の形成予定領域をエッチングして開口を設けて、前記ゲート電極、前記ソース電極および前記ドレイン電極を成膜する方法もある。また、前記ゲート電極、前記ソース電極および前記ドレイン電極を構成する各層を前記n型GaN保護層上に個別に成膜したのちに、前記ゲート電極、前記ソース電極および前記ドレイン電極の形成予定領域以外をエッチングして各電極を形成したのちに、前記SiN膜を堆積する方法もある。なお、前記ゲート電極と、前記ソース電極および前記ドレイン電極は、構成材料が異なるので個別に形成される。また、前記ソース電極および前記ドレイン電極にはアニール処理が施される。また、前記ソース電極および前記ドレイン電極の上層に位置する配線との接続性を考慮したり、前記ソース電極および前記ドレイン電極の熱安定性を考慮したりするために、前記各実施例に記載されたソース電極およびドレイン電極が、Ta層とAl層の上に、もしくはTa層とPd層とAl層の上に、更に電極材料が成膜されたものに対しても良好な結果が得られる。更に、前記各実施例に記載された窒化ガリウム系半導体の導電型がp型、i型でも好結果が得られる。以上のようにオーミック電極であるソース電極およびドレイン電極にTa層とAl層を適用することは、高耐圧性能が求められ、かつ高温環境下での使用に適応させるHEMT高電子移動度トランジスタに必須の技術であり、本発明のHEMTの熱耐久性を高めるのに対して非常に有効である。さらに、HEMTをはじめ種々のデバイスにおいても有効である。以下、本発明の特徴を付記する。付記11基板と、前記基板上に形成された窒化ガリウム系半導体と、タンタルとアルミニウムが前記窒化ガリウム系半導体上に任意の順に積層されてなるオーミック電極を備えることを特徴とする化合物半導体装置。付記22基板と、前記基板上に形成された窒化ガリウム系半導体と、タンタルとパラジウムとアルミニウムが前記窒化ガリウム系半導体上に任意の順に積層されてなるオーミック電極を備えることを特徴とする化合物半導体装置。付記33前記オーミック電極に積層する前記タンタルの膜厚に対する前記アルミニウムの膜厚の比が10以上であることを特徴とする付記1または2に記載の化合物半導体装置。付記44前記窒化ガリウム系半導体上に積層した前記オーミック電極が、510°C以上、600°C未満の温度で熱処理されてなることを特徴とする付記1乃至3のいずれか1項に記載の化合物半導体装置。付記5前記基板と、キャリア供給層とキャリア走行層と前記オーミック電極の形成箇所の膜厚が薄く形成されるGaN系保護層からなる窒化ガリウム系半導体と、前記オーミック電極を備えることを特徴とする付記1乃至4のいずれか1項に記載の化合物半導体装置。付記65基板と、前記基板上に形成された窒化ガリウム系半導体と、タンタルとアルミニウムが前記窒化ガリウム系半導体上に任意の順に積層されてなるオーミック電極を備える化合物半導体装置の製造方法であって、前記基板上に前記窒化ガリウム系半導体を形成する工程と、前記窒化ガリウム系半導体上に前記タンタルと前記アルミニウムを積層する工程と、前記タンタルと前記アルミニウムを510°C以上、600°C未満で熱処理してオーミック電極を形成する工程とを有する化合物半導体装置の製造方法。付記7基板と、前記基板上に形成された窒化ガリウム系半導体と、タンタルとパラジウムとアルミニウムが前記窒化ガリウム系半導体上に任意の順に積層されてなるオーミック電極を備える化合物半導体装置の製造方法であって、前記基板上に前記窒化ガリウム系半導体を形成する工程と、前記窒化ガリウム系半導体上に前記タンタルと前記パラジウムと前記アルミニウムを積層する工程と、前記タンタルと前記パラジウムと前記アルミニウムを510°C以上、600°C未満で熱処理してオーミック電極を形成する工程とを有する化合物半導体装置の製造方法。"