"受光素子と少なくとも1つの電気出力端子とを備えた光電変換器と、少なくとも制御端子と入力端子と出力端子を備えたM個Mは2以上の整数のサンプリング用トランジスタと、信号出力ラインとを有し、前記光電変換器の電気出力端子が、前記M個のサンプリング用トランジスタの制御端子に接続され、前記M個のサンプリング用トランジスタの出力端子が前記信号出力ラインに接続されており、前記M個のサンプリング用トランジスタの入力端子にそれぞれ第1から第Mまでの入力信号を入力し、且つ、前記光電変換器の受光素子に光トリガパルスが照射されることによって前記光電変換器の電気出力端子から出力する電気パルスを、前記M個のサンプリング用トランジスタの制御端子に入力することにより、前記M個のサンプリング用トランジスタの出力端子のそれぞれにおいて第1から第Mまでの出力信号が発生し、これらの第1から第Mまでの出力信号の電流値を前記信号出力ラインにおいて合成することにより多値の出力信号を得る構成としたことを特徴とする光トリガ型サンプリング回路。請求項1に記載の光トリガ型サンプリング回路において、前記M個のサンプリング用トランジスタの出力端子から出力される前記第1から第Mまでの出力信号の電流値を前記信号出力ラインにおいて合成する際に、前記第1から第Mまでの出力信号の一部又は全部が互いに異なった電流値を持つように設計することにより、前記第1から第Mまでの入力信号に対する前記第1から第Mまでの出力信号の電流値の重みづけを可能としたことを特徴とする光トリガ型サンプリング回路。請求項2に記載の光トリガ型サンプリング回路において、前記M個のサンプリング用トランジスタの出力端子から出力される前記第1から第Mまでの出力信号の電流値を前記信号出力ラインにおいて合成する際に、前記第1から第Mまでの出力信号がそれぞれ21,22,,2Mに比例する電流値を持つように設計されていることを特徴とする光トリガ型サンプリング回路。請求項2に記載の光トリガ型サンプリング回路において、前記M個のサンプリング用トランジスタの一部又は全部の電流増幅率ないしトランスコンダクタンスが互いに異なった値となるように設計することにより、前記M個のサンプリング用トランジスタの出力端子から出力される前記第1から第Mまでの出力信号の一部又は全部が互いに異なった電流値を持つことを特徴とする光トリガ型サンプリング回路。請求項3に記載の光トリガ型サンプリング回路において、前記M個のサンプリング用トランジスタの電流増幅率ないしトランスコンダクタンスがそれぞれ21,22,,2Mに比例する値となるよう設計することにより、前記M個のサンプリング用トランジスタの出力端子から出力される前記第1から第Mまでの出力信号がそれぞれ21,22,,2Mに比例する電流値を持つことを特徴とする光トリガ型サンプリング回路。請求項1~5の何れか1項に記載の光トリガ型サンプリング回路をN個Nは2以上の整数配置して、これらN個の光トリガ型サンプリング回路の信号出力ライン同士を接続し、前記N個の光トリガ型サンプリング回路が持つ光電変換器の受光素子へ照射する光トリガパルスの照射タイミングを違えることにより、前記N個の光トリガ型サンプリング回路の多値出力信号が、時間的な差をつけて前記N個の光トリガ型サンプリング回路の信号出力ラインから順次出力される構成としたことを特徴とする光トリガ型パラレルシリアル変換回路。しかしながら、上記従来の光トリガ型パラレルシリアル変換回路は、その出力が2値に限られていた。現在光通信においては多値変調方式が勃興しつつあり、これに対応するためには更に外部に高速なデジタルアナログコンバータが必要であった。そこで本発明は光トリガ型パラレルシリアル変換回路単体で多値出力化を実現するために、その構成単位である光トリガ型サンプリング回路の出力の多値化の手法を提供することを課題としている。上記課題を解決する第1発明の光トリガ型サンプリング回路は、受光素子と少なくとも1つの電気出力端子とを備えた光電変換器と、少なくとも制御端子と入力端子と出力端子を備えたM個Mは2以上の整数のサンプリング用トランジスタと、信号出力ラインとを有し、前記光電変換器の電気出力端子が、前記M個のサンプリング用トランジスタの前記制御端子に接続され、前記M個のサンプリング用トランジスタの出力端子が前記信号出力ラインに接続されており、前記M個のサンプリング用トランジスタの入力端子にそれぞれ第1から第Mまでの入力信号を入力し、且つ、前記光電変換器の受光素子に光トリガパルスが照射されることによって前記光電変換器の電気出力端子から出力する電気パルスを、前記M個のサンプリング用トランジスタの制御端子に入力することにより、前記M個のサンプリング用トランジスタの出力端子のそれぞれにおいて第1から第Mまでの出力信号が発生し、これらの第1から第Mまでの出力信号の電流値を前記信号出力ラインにおいて合成して出力する構成としたことを特徴とする。また、第2発明の光トリガ型サンプリング回路は、第1発明の光トリガ型サンプリング回路において、前記M個のサンプリング用トランジスタの出力端子から出力される前記第1から第Mまでの出力信号の電流値を前記信号出力ラインにおいて合成する際に、前記第1から第Mまでの出力信号の一部又は全部が互いに異なった電流値を持つように設計することにより、前記第1から第Mまでの入力信号に対する前記第1から第Mまでの出力信号の電流値の重みづけを可能としたことを特徴とする。また、第3発明の光トリガ型サンプリング回路は、第2発明の光トリガ型サンプリング回路において、前記M個のサンプリング用トランジスタの出力端子から出力される前記第1から第Mまでの出力信号の電流値を前記信号出力ラインにおいて合成する際に、前記第1から第Mまでの出力信号がそれぞれ21,22,,2Mに比例する電流値を持つように設計されていることを特徴とする。また、第4発明の光トリガ型サンプリング回路は、第2発明の光トリガ型サンプリング回路において、前記M個のサンプリング用トランジスタの一部又は全部の電流増幅率ないしトランスコンダクタンスが互いに異なった値となるように設計することにより、前記M個のサンプリング用トランジスタの出力端子から出力される前記第1から第Mまでの出力信号の一部又は全部が互いに異なった電流値を持つことを特徴とする。また、第5発明の光トリガ型サンプリング回路は、第3発明の光トリガ型サンプリング回路において、前記M個のサンプリング用トランジスタの電流増幅率ないしトランスコンダクタンスがそれぞれ21,22,,2Mに比例する値となるよう設計することにより、前記M個のサンプリング用トランジスタの出力端子から出力される前記第1から第Mまでの出力信号がそれぞれ21,22,,2Mに比例する電流値を持つことを特徴とする。また、第6発明の光トリガ型パラレルシリアル変換回路は、第1~第5発明の何れか1つの光トリガ型サンプリング回路をN個Nは2以上の整数配置して、これらN個の光トリガ型サンプリング回路の信号出力ライン同士を接続し、前記N個の光トリガ型サンプリング回路が持つ光電変換器の受光素子へ照射する光トリガパルスの照射タイミングを違えることにより、前記N個の光トリガ型サンプリング回路の多値出力信号が、時間的な差をつけて前記N個の光トリガ型サンプリング回路の信号出力ラインから順次出力される構成としたことを特徴とする。本発明によれば次のような効果が得られる。第1~第5発明の光トリガ型サンプリング回路によれば、光トリガパルスにより複数の入力信号を一括してサンプリングする際に、複数の入力側をデジタルな入力とするデジタルアナログコンバータとしてふるまう。このため、低速な複数の2値信号を高速な多値信号に変換することができる。第6発明の光トリガ型パラレルシリアル変換回路によれば、第1~第5発明の何れかの光トリガ型サンプリング回路を複数N個用いるとともに各々の信号出力ライン同士を接続することにより、各光トリガ型サンプリング回路を1つのチャンネルと考えて各チャンネルを時間的にずらして光トリガすることで、複数の入力側をデジタルな入力とする多チャンネルのデジタルアナログコンバータとしてふるまうと同時に、パラレルシリアル変換回路としてもふるまうため、個々のチャンネルは低い繰り返し周期での動作をするだけで高速の多値シリアル出力化を実現できる。以下、本発明の実施の形態例を図面に基づいて詳細に説明する。図1に基づき、本発明の実施の形態例に係る光トリガ型サンプリング回路について説明する。図1に示すように、本実施の形態例の光トリガ型サンプリング回路は、光電変換器101と、M個Mは2以上の整数のサンプリング用トランジスタ102-1,102-2,,102-Mと、信号出力ライン103とを有している。光電変換器101は、その主たる部分である受光素子104と、電気出力端子105とを備えており、外部の光トリガパルス生成系で生成された光トリガパルス109が受光素子104に照射されると、光電変換して、電気出力端子105から電気パルスを出力する。M個のサンプリング用トランジスタ102-1,102-2,,102-Mは、制御端子106-1,106-2,,106-Mと、入力端子107-1,107-2,,107-Mと、出力端子108-1,108-2,,108-Mとをそれぞれ備えている。光電変換器101の電気出力端子107は、M個のサンプリング用トランジスタ102-1,102-2,,102-Mの制御端子106-1,106-2,,106-Mに接続されている。M個のサンプリング用トランジスタ102-1,102-2,,102-Mの出力端子108-1,108-2,,108-Mは、信号出力ライン103に接続されている。M個のサンプリング用トランジスタ102-1,102-2,,102-Mの入力端子107-1,107-2,,107-Mにはそれぞれ、パラレルデジタル信号である第1から第Mまでの入力信号S1-1,S1-2,,S1-Mが一定時間入力される。一方、光電変換器101は、前記一定時間内の任意の時間に光トリガパルス109が受光素子104に照射されることにより、電気出力端子105から電気パルスを出力する。電気出力端子105から出力された電気パルスは、M個のサンプリング用トランジスタ102-1,102-2,,102-Mの制御端子106-1,106-2,,106-Mに入力される。その結果、前記電気パルスによってM個のサンプリング用トランジスタ102-1,102-2,,102-Mがそれぞれ駆動され、M個のサンプリング用トランジスタ102-1,102-2,,102-Mの出力端子108-1,108-2,,108-Mのそれぞれにおいて、第1から第Mまでの出力信号S2-1,S2-2,,S2-Mが発生する。そして、これらの第1から第Mまでの出力信号S2-1,S2-2,,S2-Mの電流値が、信号出力ライン103において合成されることにより、多値の出力信号S3が得られる。即ち、本光トリガ型サンプリング回路は、複数の入力端子107-1,107-2,,107-Mから入力する複数の入力信号S1-1,S1-2,,S1-Mを、光トリガパルス109により一括してサンプリングすることにより、パラレルデジタル信号入力信号S1-1,S1-2,,S1-Mを1個の多値の短パルス信号に変換せしめることができ、デジタルアナログコンバータとしてふるまう。また、M個のサンプリング用トランジスタ102-1,102-2,,102-Mの一部又は全部の電流増幅率ないしトランスコンダクタンスが互いに異なった値となるように設計して、M個のサンプリング用トランジスタ102-1,102-2,,102-Mの出力端子108-1,108-2,,108-Mから出力される第1から第Mまでの出力信号S2-1,S2-2,,S2-Mの一部又は全部が互いに異なった電流値を持つことにより、第1から第Mまでの入力信号S1-1,S1-2,,S1-Mに対する第1から第Mまでの出力信号S2-1,S2-2,,S2-Mの電流値の重みづけをしている。具体例としては、M個のサンプリング用トランジスタ102-1,102-2,,102-Mの電流増幅率ないしトランスコンダクタンスがそれぞれ21,22,,2Mに比例即ち2の累乗に比例する値となるよう設計することにより、M個のサンプリング用トランジスタ102-1,102-2,,102-Mの出力端子108-1,108-2,,108-Mから出力される第1から第Mまでの出力信号S2-1,S2-2,,S2-Mがそれぞれ、21,22,,2Mに比例即ち2の累乗に比例する電流値を持つようにする。この場合には、M個の入力信号S2-1,S2-2,,S2-MをM桁の2進数ととらえたときに、それに正比例するアナログ電流の出力を得ることができる。光トリガ型パラレルシリアル変換回路は、上記のような光トリガ型サンプリング回路をN個Nは2以上の整数配置して、これらN個の光トリガ型サンプリング回路の信号出力ライン103同士を接続し、前記N個の光トリガ型サンプリング回路が持つ光電変換器101の受光素子104へ照射する光トリガパルス109の照射タイミングを違えることにより、前記N個の光トリガ型サンプリング回路の多値出力信号が、時間的な差をつけて前記N個の光トリガ型サンプリング回路の信号出力ライン103から順次出力される構成とすればよい。次に、図2,図3に基づき、光トリガ型サンプリング回路と光トリガ型パラレルシリアル変換回路の実施例について説明する。<実施例1>図2に示すように、本実施例1では、光電変換器201の受光素子としてMSM-PD202を用い、それとキャパシタC及び抵抗Rを組み合わせており、これに加えてサンプリング用トランジスタとしてM個Mは2以上の整数のHEMT高電子移動度トランジスタ203-1,203-2,,203-Mを用いることによって、光トリガ型サンプリング回路を構成している。詳述すると、本実施例1の光トリガ型サンプリング回路は、光電変換器201と、M個のHEMT102-1,102-2,,102-Mと、信号出力ライン209とを有している。光電変換器201は、前述のとおり、主たる部分であるMSM-PD202と、キャパシタC及び抵抗Rとを組み合わせて構成されており、出力側に電気出力端子204を備えている。VMSMはMSM-PD202用のバイアス電圧であり、VthはM個のHEMT203-1,203-2,,203-Mのゲート電圧調整用のものである。外部の光トリガパルス生成系で生成された光トリガパルス205がMSM-PD202に照射されると、この光トリガパルス205がMSM-PD202を駆動し、キャパシタCと抵抗Rの時定数に対応した短い電気パルスが生成され、この電気パルスが電気出力端子204から出力される。M個のHEMT203-1,203-2,,203-Mは、制御端子206-1,206-2,,206-Mと、入力端子207-1,207-2,,207-Mと、出力端子208-1,208-2,,208-Mとをそれぞれ備えている。光電変換器201の電気出力端子204は、M個のHEMT203-1,203-2,,203-Mの制御端子206-1,206-2,,206-Mに接続されている。M個のHEMT203-1,203-2,,203-Mの出力端子208-1,208-2,,208-Mは、信号出力ライン209に接続されている。M個のHEMT203-1,203-2,,203-Mの入力端子207-1,207-2,,207-Mにはそれぞれ、パラレルデジタル信号である第1から第Mまでの入力信号S3-1,S3-2,,S3-Mが一定時間入力される。一方、光電変換器201は、前記一定時間内の任意の時間に光トリガパルス205がMSM-PD202に照射されることにより、電気出力端子204から電気パルスを出力する。電気出力端子204から出力された電気パルスは、M個のHEMT203-1,203-2,,203-Mの制御端子206-1,206-2,,206-Mに入力される。その結果、前記電気パルスによってM個のHEMT203-1,203-2,,203-Mのゲート電極がそれぞれ駆動され、M個のHEMT203-1,203-2,,203-Mの出力端子208-1,208-2,,208-Mのそれぞれにおいて、第1から第Mまでの出力信号S4-1,S4-2,,S4-Mが発生する。そして、これらの第1から第Mまでの出力信号S4-1,S4-2,,S4-Mの電流値が、信号出力ライン209において合成されることにより、多値の出力信号S5が得られる。即ち、本光トリガ型サンプリング回路は、複数の入力端子207-1,207-2,,207-Mから入力する複数の入力信号S3-1,S3-2,,S3-Mを、光トリガパルス205により一括してサンプリングすることにより、パラレルデジタル信号入力信号S3-1,S3-2,,S3-Mを1個の多値の短パルス信号に変換せしめることができ、デジタルアナログコンバータとしてふるまう。また、M個のHEMT203-1,203-2,,203-Mは、トランスコンダクタンスをHEMT203-1からHEMT203-Mまで順に2倍ずつ大きくなるように設計してあり、最終的にHEMT203-MはHEMT203-1の2M1倍のトランスコンダクタンスを持つようになるようにしている。即ち、M個のHEMT203-1,203-2,,203-Mのトランスコンダクタンスがそれぞれ21,22,,2Mに比例する値となるよう設計されている。このため、M個のHEMT203-1,203-2,,203-Mの出力端子208-1,208-2,,208-Mから出力される第1から第Mまでの出力信号S4-1,S4-2,,S4-Mがそれぞれ、21,22,,2Mに比例する電流値を持つ。<実施例2>図3aに示すように、本実施例2では、実施例1図2の光トリガ型サンプリング回路をN個Nは2以上の整数配置して、これらN個の光トリガ型サンプリング回路の信号出力ライン209をお互いに接続し、全体でNチャンネルの多値出力可能なパラレルシリアル変換回路を構成している。ここで各光トリガ型サンプリング回路は、パラレルシリアル変換回路の1チャンネル分の変換動作を実現している。また、外部の光トリガパルス生成系により、光トリガパルス205-1,205-2,,205-Nは時間的に遅延させて生成され、各チャンネルの光トリガ型サンプリング回路における光電変換器201のMSM-PD202にそれぞれ照射され、その遅延量はチャンネルごとに異なり、パラレルシリアル変換回路が生成するシリアル信号のボーレートに合うように設定する。上記の構成により、各チャンネルの光トリガ型サンプリング回路はM個のパラレルデジタル信号を1個の多値出力信号S5-1,S5-2,,S5-Nにそれぞれ変換するとともに、その変換動作を1チャンネルごとに時間的にずらしてシリアルに行い、各チャンネルの光トリガ型サンプリング回路の多値出力信号S5-1,S5-2,,S5-Nが、図3bに示すように続けざまに連続して時間的な差をつけて、N個の光トリガ型サンプリング回路の信号出力ライン209から順次出力される。このため、本光トリガ型パラレルシリアル変換回路からは、N個の独立な多値出力信号S5-1,S5-2,,S5-Nが、時間的に連続したシリアルな信号として出力される。即ち、入力されるN×Mビットのパラレルデジタル信号第1チャンネルの光トリガ型サンプリング回路の入力端子207-1,207-2,,207-Mに入力される入力信号S3-1-1,S3-2-1,,S3-M-1,第2チャンネルの光トリガ型サンプリング回路の入力端子207-1,207-2,,207-Mに入力される入力信号S3-1-2,S3-2-2,,S3-M-2,,第Nチャンネルの光トリガ型サンプリング回路の入力端子207-1,207-2,,207-Mに入力される入力信号S3-1-N,S3-2-N,,S3-M-Nを、N倍のシリアル化をするとともにM倍の多値化を行うことで、1個の信号出力に変換している。なお、上記の実施例では、光電変換器の受光素子としてMSM-PDを用いた例を示したが、これに限定するものではなく、pinフォトダイオードやアバランシェフォトダイオードなどの他の受光素子を光電変換器の受光素子として用いても、MSM-PDを用いた場合と同様の効果がある。また、上記実施例では、サンプリング用トランジスタとしてHEMTを用いた例を示したが、これに限定するものではなく、CMOSやバイポーラトランジスタなど他のトランジスタをサンプリング用トランジスタとして用いても、HEMTを用いた場合と同様の効果がある。"