第1のリードと、一部を変形させて突起部を設けた第2のリードと、前記第1のリードに下面電極が電気的に接合されたMOS-FETと、前記MOS-FETの上面電極と前記第2のリードとの間に電流を通電する内部リードと、これらを電気的に接合するはんだ材、および、これらの相対位置を固定する封止樹脂からなり、前記第1のリードと前記第2のリードは下面が同一平面上にあり、かつ、前記内部リードは、前記MOS-FETとの接合面と、前記第2のリードとの接合面が同一平面であり、前記第1のリードと前記MOS-FETの下面電極とが第1のはんだで接合され、前記MOS-FETの上面電極と前記内部リードとが第2のはんだで接合され、前記内部リードと前記第2のリードの突起部とが第3のはんだで接合され、前記第1のリード、第2のリード、MOS-FETおよび内部リードが前記封止樹脂により一体に成形されている半導体装置であって、少なくとも前記第1のはんだの内部と前記第2のはんだの内部に位置する支持部材を設けたことを特徴とする半導体装置前記内部リードの第1の端部に屈曲により区切られた第1の接合用平面を設け、前記第2のリードに設けた突起部がダボ出し加工により形成された突起部であり、かつ前記第1の接合用平面形状と前記突起部の上面形状が実質的に同形状であることを特徴とする請求項1に記載の半導体装置。前記内部リードの第2の端部に屈曲により区切られた第2の接合用水平面を設け、この第2の接合用平面が、前記MOS-FETの上面電極接合部分に形成された開口電極形状の外形に実質的に内接することを特徴とする請求項1に記載の半導体装置。前記MOS-FETの上面電極接合部分の開口電極形状が円形であることを特徴とする請求項3に記載の半導体装置。前記支持部材が球状金属であることを特徴とする請求項1~請求項4のいずれか1項に記載の半導体装置前記第3のはんだの内部に位置する支持部材を設けたことを特徴とする請求項1~請求項4のいずれか1項に記載の半導体装置。前記第2のはんだの内部に位置する支持部材が、金属ワイヤを前記MOS-FET上面電極に超音波接合することで形成されていることを特徴とする請求項1~請求項4のいずれか1項に記載の半導体装置。前記内部リードの第2の接合用平面部に貫通穴を設けたことを特徴とする請求項3に記載の半導体装置。前記内部リードの非接合部分に貫通穴を設けたことを特徴とする請求項1~請求項4のいずれか1項に記載の半導体装置。少なくとも2組のMOS-FETと内部リードを用いて、第1のリード上に第1のMOS-FETを配置して、第1のMOS-FETの下面電極と第1のリードを電気的に接続し、第1のMOS-FETの上面電極と第2のリードを第1の内部リードを介して電気的に接続し、第2のリード上に第2のMOS-FETを配置して、第2のMOS-FETの下面電極と第2のリードを電気的に接続し、第2のMOS-FETの上面電極と第3のリードを第2の内部リードを介して電気的に接続し、これらを一体の封止樹脂で成形したことを特徴とする請求項1に記載の半導体装置前記第1のリードと前記第3のリードが前記封止樹脂の対向する面から樹脂外に突出していることを特徴とする請求項10に記載の半導体装置。請求項11に記載の半導体装置を複数個、同一平面上かつ同心円上に配置し、内周側の同一平面上に配置した電力供給部品ですべての半導体装置の正極または、すべての半導体装置の負極を結合することを特徴とするインバータ装置。半導体装置の半数を鏡面対称構造とし、同一平面上に配置した電力供給部品で、すくなくとも一組の隣り合う半導体装置の外周側の電極を結合したことを特徴とする請求項12に記載のインバータ装置従来例のような半導体チップの上面電極とリードフレームを内部リードで接合する構造をさらに小型化しようとすると、はんだ付け工程における半導体チップ、内部リードの位置および姿勢を安定して実装することが課題となる。たとえば特許文献1図1では、内部リードフレームの接合面が、半導体チップの電極部表面より内側に納まるように小さく形成されているため、電極部と内部リードの位置はセルフアライメントにより位置が決まり保たれるとしている。しかし、この例ではリードフレーム第二リード端子と内部リードとの位置あわせ手段がないため、内部リード搭載位置のばらつきや、はんだ溶融時の内部リード移動時にリードフレームと内部リードの位置がずれることが懸念される。半導体装置を小型化するためには、リードフレームも幅の狭いことが必要であるが、内部リードの位置ずれがあると、それを許容して接合を確保するためにリードフレームの接合面を広くする必要があり半導体装置の小型化が難しくなる。また、この例では、溶融したはんだの厚さを規制する手段がないため、セルフアライメント時に半導体チップや内部リードが移動すると、はんだ厚さが変わったり、はんだが偏ったりして半導体チップや内部リードが傾くことが懸念される。半導体チップや内部リードが傾くと、押し出されたはんだが流れ出して上面電極と下面電極のショートを起こしたり、はんだ厚が不均一になるため、温度サイクル環境でのはんだ接合部の信頼性が低下するといった問題がある。また、この例の構造で半導体チップにMOS-FET素子を用いたとき、はんだ付け後のMOS-FET素子が傾いていると、ゲート電極へのワイヤボンド接合が不安定になる問題もある。また、特許文献2図1では、リードフレームと内部リードの接続部に一方に凸部、他方に凹部を設けて嵌合させて位置を決めるとしているが、半導体ペレットと内部リードの位置決めについては手段がなく、半導体ペレットと内部リードの搭載位置ばらつきや、はんだ溶融時のはんだ流れにより接合位置がばらつくことが懸念される。この例でも溶融したはんだの厚さを規制する手段がないため、半導体ペレットと内部リードの位置がずれると荷重バランスが偏り、はんだ溶融時に内部リードや半導体ペレットが傾くことが懸念される。内部リードや半導体ペレットが傾くと、押し出されたはんだが流れ出して上面電極と下面電極のショートを起こしたり、はんだ厚が不均一になるため温度サイクル環境でのはんだ接合部の信頼性が低下するといった問題がある。また、この例ではリードフレームと内部リードの接続部に設けた凸部、凹部を嵌合させるとしているが、内部リードの搭載位置にばらつきがあると正しく嵌合されず、位置がずれ、傾いた状態で接合されることも懸念される。また、この例の構造で半導体ペレットにMOS-FET素子を用いたとき、はんだ付け後のMOS-FET素子が傾いていると、ゲート電極へのワイヤボンド接合が不安定になる。この発明は上記のような課題を解決するためになされたもので、MOS-FET素子とリードフレームを内部リードで電気的接合する半導体装置おいて、リードフレーム、内部リードを小型化しても、リードフレームと内部リード、内部リードとMOS-FET素子の位置を安定して接合できる構造を提案し、半導体装置を小型化薄型化することを目的とする。また、上記小型化された半導体装置を用いて、インバータ回路内蔵回転機械を小型化することを目的とする。この発明に係わる半導体装置は第1のリードと、一部を変形させて突起部を設けた第2のリードと、第1のリードに下面電極が電気的に接合されたMOS-FET素子と、MOS-FET素子の上面電極と第2のリードとの間に電流を通電する内部リードと、これらを電気的に接合するはんだ材、および、これらの相対位置を固定する封止樹脂からなり、第1のリードと第2のリードは下面が同一平面上にあり、かつ、内部リードはMOS-FET素子との接合面と第2のリードとの接合面が同一平面であり、第1のリードとMOS-FET素子の下面電極が第1のはんだで接合され、MOS-FET素子の上面電極と内部リードが第2のはんだで接合され、内部リードと第2のリードの突起部が第3のはんだで接合され、第1のリード、第2のリード、MOS-FET素子および内部リードが、封止樹脂により一体に成形されている半導体装置であって、少なくとも第1のはんだの内部と第2のはんだ内部に位置する支持部材を設けたものである。この発明の半導体装置によれば、セルフアライメントにより内部リードおよびMOS-FET素子が移動する際、MOS-FET素子および内部リードが水平に保たれ、確実にセルフアライメントが実現できるので、第1のリード、第2のリードおよび、内部リードを必要最小の大きさに設計でき、半導体装置の小型化が可能となる。また、セルフアライメントが実現できるため、高精度の実装装置は必要ない上、はんだ溶融時に内部リード、MOS-FET素子の位置を保持する手段が必要でないので、製造工程の簡略化が可能となる。また、はんだ厚さが安定するので、はんだ流れによるMOS-FET素子の上面電極と下面電極のショートや、上面電極とゲート電極のショートを防ぐことができる。上述した、またその他の、この発明の目的、特徴、効果は、以下の実施の形態における詳細な説明および図面の記載からより明らかとなるであろう。以下、この発明の実施の形態について、図面を参照して説明する。なお、各図中、同一符号は、同一あるいは相当部分を示すものとする。実施の形態1以下この発明の実施の形態1を図に基づいて説明する。図1は本発明の実施の形態1の半導体装置の断面構造を示す図、図2は本発明の実施の形態1の半導体装置の平面構造を示す図、図3は実施の形態1における内部リードとMOS-FET素子を示す図である。図1~図3において、実施の形態1における半導体装置1は、第1のリード11の上にMOS-FET素子21を配置し、MOS-FET素子21の下面電極23を第1のはんだ51を介して第1のリード11に接合している。MOS-FET素子21の上面電極22には、第2のはんだ52を介して内部リード31の一方の端部が接合されており、もう一方の端部は、第3のはんだ53を介して第2のリード12の突起部61と接合されている。第2のリード12の突起部61はダボ出し加工により第2のリード12の一部を変形させて形成されている。ここで第1のリード11の下面と第2のリード12の下面は同一平面内にあり、その平面には図示しない放熱グリスや放熱接着剤を介して図示しないヒートシンクが取り付けられる。また、第1のはんだ51の内部には第1の支持部材54、第2のはんだ52の内部には第2の支持部材55、第3のはんだ53の内部には第3の支持部材56が配置されている。支持部材54~56は、はんだが濡れて、かつ、はんだ溶融温度で溶融しない金属を材料とする球状部材で、たとえば球状のNi粒子やCu粒子などである。ゲート電極24とゲート用リード13はアルミワイヤ71で電気的に接続されている。これらの第1のリード11、第2のリード12、はんだ51~53、MOS-FET素子21、内部リード31、アルミワイヤ71、ゲート用リード13を封止樹脂41で成型し、固定している。ただし、第1のリード11の一部、第2のリード12の一部、ゲート用リード13の一部は封止樹脂41の外部にあり、外部との電気接続が可能である。なお、図1においては、放熱面となる第1のリード11のMOS-FET素子21接合部裏面、および第2のリード12の内部リード31接合部裏面は、封止樹脂41から露出している構造としたが、これに限るものではなく、たとえば封止樹脂41で覆われていても、あるいは図示しない伝熱性絶縁部材で覆ってもかまわない。次に、内部リード31と第2のリード12の突起61およびMOS-FET素子21について説明する。図3aは内部リード31の側面図、図3bは接合面から見た平面図を示す。内部リード31は屈曲加工により第1の接合用平面32と第2の接合用平面33が設けられており、第1の接合用平面32と第2の接合用平面33は同一平面内にある。また、第2の接合用平面33の面内に貫通穴34、非接合面に貫通穴35が設けてある。また、図3cに示すように、第2のリード12の一部に設けた突起部61の上面には、接合面62が形成されており、図1、図2に示すように、内部リード31の第1の接合用平面32は接合面62と概同形状となっている。また、図3dに示すように、MOS-FET素子21は表面に上面電極22とゲート電極24が設けられていて、かつ表面には保護膜25が備えられている。保護膜25の開口形状は円形であり、図1、図2に示すように、内部リード31の第2の接合用平面33は、MOS-FET素子21の上面電極22の開口電極形状に内接する形状となっている。なお、図3bの内部リード31の第2の接合用平面33は概円形としたが、これに限らず図3eのような四角形や、あるいはそれ以外の図示しない多角形、楕円、長円などでも構わず、その外形がMOS-FET素子21の上面電極22の形状に3箇所以上で内接する形であれば、セルフアライメントによる位置補正の効果を得ることができる。図4は実施の形態1における半導体装置のはんだ付け工程を説明する図である。図4aは第1のリード11にMOS-FET素子21をはんだ付けした状態を示す。このときMOS-FET素子21は実装装置の搭載位置のばらつきのため狙いの位置からずれていることがある。図4bは、MOS-FET素子21の上面電極22と、第2のリード12の突起部61にはんだペーストを塗布し、内部リード31を搭載した状態を示す。はんだペーストは支持部材を混合したはんだペーストで、第2のはんだ52、第3のはんだ53に同一のものを用い同一工程で供給される。このとき、内部リード31は実装装置の搭載位置のばらつきのため狙いの位置からずれていることがある。また、はんだペーストの供給量もばらつくことがある。次にリフロー工程ではんだが溶融すると図4cに示すように、まず第3のはんだ53の表面張力によるセルフアライメントで、第2のリードの突起部61の上面接合面62と内部リード31の第1の接合用平面32が合うように内部リード31が移動する。このとき、第3のはんだ53に余剰なはんだがあると突起部61の側面に流れ落ちるが、突起部の接合面62上のはんだの外形は変わらないためセルフアライメント位置は保たれる。さらに、MOS-FET素子21の下面に位置する第1のはんだ51も再溶融しており、第2のはんだ52の表面張力によるセルフアライメントで、MOS-FET素子21の上面電極22の外形に内部リード31の第2の接合用平面33が内接する位置になるようにMOS-FET素子21が移動する。このとき第2のはんだ52に余剰なはんだがあると貫通穴34を通り、内部リード31の上面に移動し、接合部のはんだ量が調整される。上記のセルフアライメントの際、第1のはんだ51の内部に支持部材54、第2のはんだ52の内部に支持部材55、および第3のはんだ53の内部に支持部材56があるため、内部リード31およびMOS-FET素子21は円滑に移動できるとともに、移動しても水平に保たれる。このあと、図示しない工程により、ゲート電極24とゲート用リード13をアルミワイヤ71で接合するが、MOS-FET素子21が傾くことなく接合されているので安定したアルミワイヤ接合が得られる。その後、封止樹脂41で成形することで半導体装置となる。なお、この例では、金属粒子を混合したはんだペーストを供給するとしたが、支持部材および、はんだの供給方法はこれに限らず、たとえば支持部材を含有する板はんだを必要な形状だけ切り出したものを搭載してもよい。薄型化された半導体装置は温度変化すると封止樹脂とリードフレームの線膨張係数の差で図5に示すような変形が発生する。このような状態でも実施の形態1の半導体装置においては、内部リード31の非接合部に貫通穴35を設けて、この貫通穴35にも封止樹脂41が充填されるので、内部リード31に対して封止樹脂41がずれたり、剥離したりして、はんだクラックやMOS-FET素子のクラックが発生することを抑えることができる。以上のように、この発明の実施の形態1の半導体装置1によれば、第1のはんだと第2のはんだの内部に支持部材を配置したことで、内部リードの接合時に第1のはんだと第2のはんだがともに溶融し、セルフアライメントにより内部リードおよびMOS-FET素子が移動する際、支持部材によりMOS-FET素子および内部リードが水平に保たれ、確実にセルフアライメントが実現できるので、第1のリード、第2のリードおよび、内部リードを必要最小の大きさに設計でき、半導体装置の小型化が可能となる。また、セルフアライメントが実現できるため、高精度の実装装置は必要ない上、はんだ溶融時に内部リード、MOS-FET素子の位置を保持する手段も必要なく、製造工程の簡略化が可能となる。また、はんだ厚さが安定するので、はんだ流れによるMOS-FET素子上面電極と下面電極または上面電極とゲート電極のショートを防ぐことができる。また、内部リードの第1の接合用平面形状と第2のリードの突起上面形状を概同形状としたことで、はんだの表面張力により、第2のリードを基準として内部リードの位置がセルフアライメント効果により補正される。また、内部リードの第2の接合用平面形状をMOS-FET素子の上面電極の開口形状の外形に概内接する形状としたことで、第2のはんだの表面張力により、内部リードとMOS-FET素子の位置がセルフアライメントにより補正される。このとき、すでに第2のリードを基準として内部リードの位置が決められているので内部リード位置に合わせるようにMOS-FET素子が移動し、第2のリード、内部リード、MOS-FET素子の位置が補正される。また、MOS-FET素子上面電極の開口形状を円形としたことで、水平面内でMOS-FET素子と内部リードに角度ずれがあっても円滑にセルフアライメントされる。また、MOS-FET素子と内部リードを角度つける配置に設計したとしても、長軸方向に左右対称の内部リードを用いることができ、内部リードのバランスを保つことができる。また、支持部材を球状金属としたことで、支持部材が転がりやすく、はんだ溶融時のセルフアライメントによる内部リードおよびMOS-FET素子の移動を円滑にする。さらに、MOS-FET素子との接触面が球面であるため、熱変形時に支持部材を起点としたMOS-FET素子のクラック発生を防ぐことができる。また、第3のはんだ内部にも支持部材を配置することで、第2のはんだと第3のはんだを球状金属を混合した同一のはんだペーストとすることができ、同一工程でのはんだ供給が可能となり、製造工程が簡略化できる。また、MOS-FET素子上面電極接合部分に対応する内部リードの第2の接合用平面部に、貫通穴を設けたことにより、セルフアライメントで内部リードとMOS-FET素子の位置が変化するときに余剰となるはんだや、供給量のばらつきによって余剰となるはんだを貫通穴を通して内部リードの第2の接合用平面の上面に逃がすことができ、MOS-FET素子表面へのはんだ流れによるMOS-FET素子上面電極と下面電極のショートや、上面電極とゲート電極のショートを防ぐことができる。また、内部リードの非接合部分に貫通穴を設けたことで、内部リードと封止樹脂の密着が向上するので、封止樹脂厚みを薄くしても、温度変化による半導体装置が変形しても内部リードと封止樹脂の剥離を防ぎ、熱変形時のはんだ、MOS-FET素子への応力負荷を低減する。実施の形態2.この発明の実施の形態2を図に基づいて説明する。図6は実施の形態2の半導体装置の断面構造を示す図、図7は実施の形態2の平面構造を示す図、図8は実施の形態2におけるMOS-FET素子を示す図である。この実施の形態2の半導体装置2は、図6、図7に示すように、第2のはんだ52の内部の支持部材を、金属ワイヤの超音波接合により形成した支持部材57とし、また、第3のはんだ53の内部には支持部材を設けていない点が異なる以外は、実施の形態1と同様の構造である。MOS-FET素子21の上面電極22には、図8に示すように、金属ワイヤ57を複数個所超音波接合することで支持部材を形成している。また第2のリードの突起部61の接合面の高さは、支持部材56を設けていなくても、接合した内部リード31が水平になるように設定している。はんだ付け工程においては実施の形態1と同様に、セルフアライメントにより第2のリード12に設けた突起部61を基準に、内部リード31の位置、MOS-FET素子21の位置が補正される。このとき内部リード31およびMOS-FET素子21が移動しても、支持部材54および支持部材57があるため、内部リード31およびMOS-FET素子21は水平に保たれる。また支持部材57がMOS-FET素子21の上面電極22に超音波接合された金属ワイヤであるので、内部リード31が移動しても位置がずれることがなく、内部リード31を安定して水平に保つ。支持部材57である金属ワイヤの材料は、たとえばアルミワイヤである。金属ワイヤの材料としてアルミを用いると、NiやCuに比べてやわらかいので、熱応力によりMOS-FET素子21がアルミワイヤに押し付けられても、アルミワイヤとの接触部を起点としたMOS-FET素子のクラックの発生を抑えることができる。以上のように、この発明の実施の形態2の半導体装置2によれば、第2のはんだの内部に位置する支持部材を、金属ワイヤをMOS-FET素子上面電極に超音波接合したものとすることで、セルフアライメントにより内部リードに対してMOS-FET素子が移動しても、支持部材の位置は固定されているので、内部リードを安定して水平に保つことができる。実施の形態3.この発明の実施の形態3を図に基づいて説明する。図9は本発明の実施の形態3の半導体装置3の平面構造を示す図、図10は実施の形態3の半導体装置の回路図である。図9において、第1のリード11の上に第1のMOS-FET素子21を配置し、第1のMOS-FET素子21の下面電極23を第1のはんだ51を介して第1のリード11と接合している。第1のMOS-FET素子21の上面電極22には、第2のはんだ52を介して内部リード31の一端が接合されており、内部リード31のもう一方の端部は、第3のはんだ53を介して第2のリード12に設けた突起部61と接合されている。ここで突起部61は、第2のリード12の一部にダボ出し加工により形成されたものであり、その上面は内部リード31の第1の接合用平面32と概同形状である。また、第1のMOS-FET素子21の上面電極22は、保護膜25により開口部が円形形状を形成し、内部リード31の第2の接合用平面33の外形は開口部に内接する形状となっている。ゲート電極24とゲート用リード13はアルミワイヤ71で電気的に接続されている。さらに、第2のリード12の上に第2のMOS-FET素子26を配置し、第2のMOS-FET素子26の下面電極を第1のはんだ51を介して第2のリード12と接合している。第2のMOS-FET素子26の上面電極には、第2のはんだ52を介して第2の内部リード36の一端が接合されており、第2の内部リード36のもう一方の端部は、第3のはんだ53を介して第3のリード15に設けた突起部63と接合されている。ここで、突起部63は第3のリード15の一部にダボ出し加工により形成されたものであり、その上面は内部リード36の第1の接合用平面と概同形状である。また、第2のMOS-FET素子26の上面電極は、保護膜30により開口部が円形形状を形成し、内部リード36の第2の接合用平面の外形は開口部に内接する形状となっている。ゲート電極29とゲート用リード14はアルミワイヤ72で電気的に接続されている。これらの第1~第3のリード11、12、15、第1~第3のはんだ51~53、MOS-FET素子21、26、内部リード31、36、アルミワイヤ71、72、ゲート用リード13、14を封止樹脂41で一体に成型、固定している。ただし、第1~第3のリード11、12、15、ゲート用リード13、14の一部は、封止樹脂41の外部にあり、外部との電気接続が可能である。これにより、インバータ回路の上下アームを一体とした半導体装置を構成している。上下アーム一体の半導体装置の回路図を図10に示す。図9においても、実施の形態1および実施の形態2で説明したものと同様に、第1のはんだ51、第2のはんだ52、および第3のはんだ53の内部にはそれぞれ、第1の支持部材、第2の支持部材、第3の支持部材が設けられている。図9に示す実施の形態3の半導体装置3のはんだ付け工程においては、2つのMOS-FET素子の実装の後、2つのMOS-FET素子上面電極へのはんだ供給、2つの突起面へのはんだ供給、2つの内部リードの搭載、をそれぞれ同一工程で実施し、リフロー工程によりはんだを溶融する。このようにすれば、2組の内部リード、MOS-FET素子を含む半導体装置であっても、実施の形態1で説明したようにセルフアライメントによりそれぞれの内部リード、MOS-FET素子の位置が補正される。図9、図10において、上アーム111を構成する第1のMOS-FET素子21と第1の内部リード31の結合体と、下アーム112を構成する第2のMOS-FET素子26と第2の内部リード36の結合体は逆向きの配置である。このようにすることで上アーム111と下アーム112の距離が小さくでき、一対の上下アームを内蔵した半導体装置を小型化できる。以上のように、この発明の実施の形態3によれば、複数の半導体素子を用いる電機機器において、半導体装置の外部の配線を省略することができるので、電機機器を小型化できる。実施の形態4図11は本発明の実施の形態4によるインバータ装置102を示す平面図、図12は図11のインバータ装置を用いた回転電機100の電気回路図である。図11において、半導体装置1の正極端子と負極端子は、封止樹脂によって形成された概長方形の対向面から突出するよう配置されている。また、半数の半導体装置は鏡面対称構造となっている。図11の半導体装置においても、実施の形態1および実施の形態2で説明したものと同様に、図示しない第1のはんだ51、第2のはんだ52および第3のはんだ53の内部にはそれぞれ、第1の支持部材、第2の支持部材、第3の支持部材が設けられ、小型に設計されている。半導体装置1は同心円上に配置されインバータ装置102を構成している。ここで半導体装置1の正極端子は、内周に配置された正電圧供給部品81に電気的に接合されている。正電圧供給部品81は、図示しない配線で蓄電手段の正極に接続される。半導体装置1の負極端子は、外周上に配置された負電圧供給部品82に電気的に接合されている。負電圧供給部品82は、図示しない配線で蓄電手段の負極に接続される。電気的接合はたとえば溶接やはんだ付けなどでよい。また、各相の電力出力端子83は、図示しない配線で回転電機のコイルに接続されている。このように構成することで、半導体装置1と正電圧供給部品81と負電圧供給部品82を概同一平面上に配置できるので、インバータ装置102の薄型化が可能である。また、実施の形態4のインバータ装置を内蔵する回転電機を構成することで、インバータ一体型の回転電機を薄型化できる。なお、図11では、半導体装置の数を6個6相としたが、これに限らない。また、正電圧供給部品81は6角形に限らず、多角形や円形でも構わない。さらに図11では正電圧供給部品81を内周側に配置したが、負電圧供給部品82を内周側に配置しても構わない。この場合、半導体装置1の負電極が内側に向くように半導体装置を配置すればよい。図12に、図11で示したインバータ装置102を内蔵する回転電機100の電気回路図を示す。図12において、回転電機100は、制御手段101とインバータ装置102と固定コイル103、104と可動コイル105からなる。固定コイル103および固定コイル104の各相には、MOS-FET素子からなる上アーム部111と下アーム部112を介して蓄電手段120と接続されており、これらのMOS-FET素子に対して制御手段101からゲート信号を送ることによって、各MOS-FET素子をON/OFF制御し、固定コイル103、104の各相に流れる電流を切り替える。この回転電機100は制御手段101からの信号により、可動コイル105を回転駆動することも、可動コイル105の回転から発電することも可能である。以上のように、この発明の実施の形態4によれば、正電圧接続端子と、負電圧接続端子および電圧出力端子を半導体装置の対向する面に配置することで、半導体装置を同心円状に配置してインバータ装置を構成しても、正電圧接続端子と、負電圧接続端子を概同一平面に配置できるので、インバータ装置を内蔵する回転機械を薄型化できる。さらに、上記インバータ装置を構成するにあたり、半導体装置の半数を鏡面対称構造とすることで、外周側接続長を短縮でき、配線の簡素化、電気抵抗の低減が可能となる。