"シリコンから構成されて量子効果が示される範囲の層厚とされた発光層と、前記発光層にキャリアを注入するキャリア注入手段と、前記発光層に印加する電界を制御する電界制御手段とを少なくとも備えることを特徴とする半導体発光素子。請求項1記載の半導体発光素子において、シリコン基板と、前記シリコン基板の上に形成された第1絶縁層と、前記第1絶縁層の上に形成された前記発光層と、キャリアがトンネリングする範囲の層厚とされて前記発光層の上に形成された第2絶縁層と、前記第2絶縁層の上に形成された電極と、前記発光層に接触して前記第1絶縁層の上に形成されたp型領域およびn型領域とを少なくとも備え、前記シリコン基板および前記第1絶縁層から前記電界制御手段が構成され、前記p型領域と前記n型領域とより選択された領域,および前記電極,前記第2絶縁層から前記キャリア注入手段が構成されていることを特徴とする半導体発光素子。請求項1記載の半導体発光素子において、シリコン基板と、前記シリコン基板の上に形成された第1絶縁層と、前記第1絶縁層の上に形成された前記発光層と、前記発光層の上に形成された第2絶縁層と、前記第2絶縁層の上に形成された電極と、前記発光層に接触して前記第1絶縁層の上に形成されたp型領域およびn型領域とを少なくとも備え、前記シリコン基板,前記第1絶縁層,前記第2絶縁層,および前記電極から前記電界制御手段が構成され、前記p型領域および前記n型領域から前記キャリア注入手段が構成されていることを特徴とする半導体発光素子。請求項1~3のいずれか1項に記載の半導体発光素子において、前記発光層は、層厚が3~10nmの範囲とされていることを特徴とする半導体発光素子。請求項1~4のいずれか1項に記載の半導体発光素子において、前記発光層は、キャリアに対して束縛準位を形成する不純物が導入されていることを特徴とする半導体発光素子。ところで、上述した薄層シリコン層を用いた発光素子では、これまで、主に発光増強に主眼を置いた報告しかなかった。しかし一方で、半導体集積回路内外での信号伝送に光多重を用いるためには、各々の発光素子が異なる波長で発光することも求められる。発光波長は、例えば化合物半導体による発光素子においては、熱によってバンドギャップを適宜可変することで、任意の波長を得ている。また、活性層を構成する混晶半導体の混晶比をデバイス作製時に予め調整することで任意の波長が得られる。しかしながら、熱による波長可変は、特に半導体集積回路への集積を前提とすると、加える熱に限度があるために制御可能な波長幅を大きく取れないという問題がある。さらに、シリコン系材料では、混晶を形成する半導体の種類が少ないため、材料による波長の変更は困難である。このように、既存シリコン集積回路との作製技術の親和性の高い薄層シリコンを用いた発光素子では、任意の波長を得ることが容易ではないという問題があった。本発明は、以上のような問題点を解消するためになされたものであり、既存のシリコン集積回路との親和性の高い薄層シリコン層を用いた発光素子で、発光波長が変更できるようにすることを目的とする。本発明に係る半導体発光素子は、シリコンから構成されて量子効果が示される範囲の層厚とされた発光層と、発光層にキャリアを注入するキャリア注入手段と、発光層に印加する電界を制御する電界制御手段とを少なくとも備える。上記半導体発光素子において、シリコン基板と、シリコン基板の上に形成された第1絶縁層と、第1絶縁層の上に形成された発光層と、キャリアがトンネリングする範囲の層厚とされて発光層の上に形成された第2絶縁層と、第2絶縁層の上に形成された電極と、発光層に接触して第1絶縁層の上に形成されたp型領域およびn型領域とを少なくとも備え、シリコン基板および第1絶縁層から電界制御手段が構成され、p型領域とn型領域とより選択された領域,および電極,第2絶縁層からキャリア注入手段が構成されている。上記半導体発光素子において、シリコン基板と、シリコン基板の上に形成された第1絶縁層と、第1絶縁層の上に形成された発光層と、発光層の上に形成された第2絶縁層と、第2絶縁層の上に形成された電極と、発光層に接触して第1絶縁層の上に形成されたp型領域およびn型領域とを少なくとも備え、シリコン基板,第1絶縁層,第2絶縁層,および電極から電界制御手段が構成され、p型領域およびn型領域からキャリア注入手段が構成されている。上記半導体発光素子において、発光層は、層厚が3~10nmの範囲とされていればよい。また、発光層は、キャリアに対して束縛準位を形成する不純物が導入されていてもよい。以上説明したように、本発明によれば、シリコンから構成されて量子効果が示される範囲の層厚とされた発光層およびキャリア注入手段に加え、発光層に印加する電界を制御する電界制御手段を備えるようにしたので、既存のシリコン集積回路との親和性の高い薄層シリコン層を用いた発光素子で、発光波長が変更できるという優れた効果が得られる。以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における半導体発光素子の構成を示す構成図である。この半導体発光素子は、シリコンから構成されて量子効果が示される範囲の層厚とされた発光層101と、発光層101にキャリアを注入するキャリア注入部102と、発光層101に印加する電界を制御する電界制御部103とを備えるものである。この半導体発光素子によれば、キャリア注入部102によりキャリアを注入することで発光する発光層101に、電界制御部103により任意の電界を印加し、量子閉じ込めシュタルク効果QCSE:QuantumConfinedStarkEffectを生じさせることで、発光と同時に発光波長の変調を行う。このように、本実施の形態によれば、既存シリコン集積回路との親和性の高い薄層シリコン層を用いた発光素子で、発光波長が変更できるようになる。なお、発光層101は、層厚が3~10nmの範囲とされていればよい。これは、QCSEを用いた発光波長の変更では、波長の変更に際し、発光層101におけるバンド内で正孔と電子の分離を生ずるため、発光強度の低下が考えられるためである。層厚を3~10nmと十分に薄くすることで、上述した発光強度の低下を抑制できる。以下、実施例を用いてより詳細に説明する。[実施例1]はじめに、実施例1について説明する。図2は、実施例1における半導体発光素子の構成を示す断面図である。また、図3は、実施例1における半導体発光素子の平面図である。この発光素子は、シリコン基板201と、シリコン基板201の上に形成された第1絶縁層202と、シリコンから構成されて量子効果が示される範囲の層厚とされて第1絶縁層202の上に形成された発光層203と、キャリアがトンネリングする範囲の層厚とされて発光層203の上に形成された第2絶縁層204と、第2絶縁層204の上に形成された電極205と、発光層203に接触して第1絶縁層202の上に形成されたp型領域206およびn型領域207とを備える。本実施例では、シリコン基板201および第1絶縁層202から電界制御手段が構成されている。また、p型領域206とn型領域207とより選択された領域,および電極205,第2絶縁層204からキャリア注入手段が構成されている。例えば、電極205は、高濃度にn型不純物が導入されたシリコンから構成することができる。この場合、電極205,第2絶縁層204,およびp形領域206から、キャリア注入手段が構成されることになる。また、電極205を高濃度にp型不純物が導入されたシリコンから構成した場合、電極205,第2絶縁層204,およびn形領域207から、キャリア注入手段が構成されることになる。上述した構造は、例えば、よく知られたSOISilicononInsulator基板を用いることで形成できる。SOI基板のシリコン基部が、シリコン基板201である。また、SOI基板の埋め込み絶縁層より第1絶縁層202を構成することができる。また、SOI層により発光層203,p型領域206,およびn型領域207が構成できる。第1絶縁層202の厚さは、後述する波長可変用の電界印加時にトンネル電流が流れないだけの厚さにする必要があるため、最低でも5nmは必要である。一方で、第1絶縁層202が厚すぎると十分な電界を発光層203に印加するのに必要な印加電圧が高くなるため、1000nm以下である必要がある。両者の調和が取れる厚さとしては、第1絶縁層202は、例えば層厚400nm程度であればよいが、特に実装を容易にするために、発光層203にトンネル電流を注入するための印加電圧と同程度にまで小さくしたい場合は、層厚5nmまで薄くするとよい。また、シリコン基板201には、電界印加用の電界印加電極後述として用いることができるように、例えば、p型のものを用いればよいが、n型のものでもよい。以下、製造方法について、簡単に説明する。発光層203は、SOI層を薄層プロセスで薄層化することで、所望とする範囲3~10nmの層厚とする。最初の薄層化プロセスでは、熱酸化と弗酸処理を繰り返してSOI層を徐々にエッチングし、層厚50nm程度とする。この後、エッチングプロセスにより発光層203を含む素子領域の分離を行い、LOCOSLocalOxidationofSiliconプロセスおよび熱酸化弗酸エッチングを繰り返し、さらに10nm以下にまで薄層化することで、発光層203を形成する。ここで、発光層203の層厚は、8.5nmとし、発光層203のチャネル幅およびチャネル長は、各々30μmおよび50μmとした。次に、薄層化素子分離が完了した基板に対し、熱酸化により発光層203表面を酸化し、第2絶縁層204を形成する。第2絶縁層204は、トンネル電流が流れる程度に薄く形成されていれば良い。特に、第2絶縁層204が絶縁層として作用するのに最低限必要な、構成材料の1原子層に相当する層厚以上であり、かつ強い発光を得るのに十分なトンネル電流を流すことができる層厚5nm未満が望ましい。ここでは2nm程度とした。なお、第2絶縁層204は、トンネル電流を流す役目の他に、発光層203の表面を不活性化パッシベーションする役目も負う。これにより、表面からの空乏や表面欠陥、汚染コンタミネーションから発光層203を保護することが可能となり、従来技術の薄層シリコン層よりも膜厚が薄い発光層203を作製しても活性層として十分働くようになる。以上のように第2絶縁層204を形成した後、公知のCVDプロセスによりn型のポリシリコン層170nmを形成し、公知のフォトリソグラフィプロセスにより電極パターンを描画し、エッチングプロセスにより電極パターンの形状にポリシリコン層を加工することで、発光層203の上に電極205を形成する。次に、発光層203を形成しているSOI層に、p型領域206およびn型領域207を形成する。例えば、ホウ素BおよびリンPを、p型領域206およびn型領域207とする部分にイオン注入にて打ち分ける。この後、窒素雰囲気中1000°Cで10分間熱処理を行い、不純物の活性化を行う。なお、実際の素子においては、図示していないパシベーション膜の形成や、p型領域206およびn型領域207にオーミック接続する電極を形成する。例えば、電極205,p型領域206,およびn型領域207を形成した後、これらを覆うようにSiO2膜を形成し、これをパシベーション膜とする。SiO2膜は、例えば、テトラエトキシシランTEOSを用いたCVD法により堆積することで形成したものであればよい。次に、フォトリソグラフィプロセスおよびRIEReactiveIonEtchingにより、p型領域206およびn型領域207に到達するコンタクトホールを形成する。次に、蒸着によりコンタクトホール内を充填するようにアルミニウム層を形成する。次に、このアルミニウム層をフォトリソグラフィプロセスおよびウエットエッチングプロセスにより加工し、p型領域206およびn型領域207に接続する電極を形成する。電極205に接続する配線も同様に形成すればよい。また、シリコン基板201の裏面にも電極層を形成する。まず、シリコン基板201の裏面をフッ酸により処理し、酸化膜を除去する。引き続いて、シリコン基板201の裏面にアルミニウム層を蒸着すればよい。最後に、水素窒素混合雰囲気中で、400°Cで30分間の加熱処理を行う。次に、実施例1における半導体発光素子の動作について説明する。まず、p型領域206とn型領域207の電位は、特に接地電位から浮かせる必要が無ければ接地電位とする。次に、p型領域206、もしくはn型領域207の電位を基準としたときに、電極205に負の電圧を加えた状態とする。この電圧印加により、図4のバンド図に示すように、p型領域206より供給される正孔キャリアが、発光層203の第2絶縁層204界面近傍に蓄積し正孔402、同時に電極205の電子キャリアは第2絶縁層204をトンネリングし、発光層203にトンネル注入される電子401。発光層203にトンネル注入された電子401の多くは、発光層203の第1絶縁層202界面近傍に蓄積されるとともに、発光層203の第2絶縁層204界面近傍に蓄積された正孔402と再結合して発光を生じる。一方、再結合に寄与しなかった電子および正孔は、発光層203に接続するp型領域206あるいはn型領域207へと拡散する。これにより、余剰の電子や正孔に起因する非発光再結合過程オージェ再結合を抑制する。またp型領域206は正孔の供給にも作用し、n型領域207は、電極205と後述するシリコン基板201に対する電圧印加時の基準としても機能する。ここで、トンネル電流発光層203に注入されるキャリアの量は、電極205に印加した電圧に比例する。また、発光強度と対応する再結合量は、注入された電子の量で近似的に決まる。従って、発光強度は、電極205に印加する電圧により制御が可能である。後述する動作検証では、電極205に、-3Vの電圧を印加している。実施例1の半導体発光素子は、従来技術の薄膜シリコン層を用いた発光素子例えば非特許文献2と比較して、第2絶縁層204を介して電極205から発光層203に効率よく電流注入を行い、また非発光再結合過程を抑制する構造を有しているため、発光効率が格段に向上している。次に、実施例1における半導体発光素子による波長可変動作について説明する。前述した発光動作時に、p型領域206、もしくはn型領域207の電位に対し、シリコン基板201に正の電圧を印加し、第1絶縁層202を介して発光層203に電界を印加する。ここで、第1絶縁層202は、第2絶縁層204より遥かに厚く形成されている。このため、発光層203とシリコン基板201との間では、トンネリングは無視できるほど極めて小さい。しかしながら、シリコン基板201に印加した電界によって、図4のバンド図に示すように、発光層203の伝導帯と価電子帯は、バンドベンディングする。このバンドベンディングにより、電子401および正孔402の分布がより偏る。また、発光層203の薄層化に伴う量子サイズ効果によって生じている量子準位のポテンシャルは、伝導帯および価電子帯の各々で、相対的にポテンシャル差が小さくなる方向に変化する。このバンド構造の変化は、QCSEとして知られているものである。QCSEによる発光波長の変化は、図5に示すように、p型領域206もしくはn型領域207に対してシリコン基板201に負の電圧を印加したときにはほとんど変化していない。図5において、上下方向の中央部のV=0Vが、シリコン基板201に対する印加電圧0を示している。また、図5の上方向がシリコン基板201に対する印加電圧が負の場合を示し、最も上が、シリコン基板201に対して-136Vを印加した場合を示している。一方、図5の下方向がシリコン基板201に対する印加電圧が正の場合を示し、最も下が、シリコン基板201に対して136Vを印加した場合を示している。上述したように、負の電圧印加では発光波長がほとんど変化していないが、正の電圧を印加すると、電圧の増加に伴い長波長の側に移動する。シリコン基板201に136Vを印加したときに、主要な発光ピークが50meV低エネルギー側へシフトすることが確認できている。また図5からも分かるように、本実施の形態における半導体発光素子で得られる発光は、シリコンのバンドギャップ約1.1eVに相当する発光エネルギーよりも小さい。このため、本実施の形態における半導体発光素子の発光は、素子を構成するシリコンに吸収されることなく、効率よく外部に取り出すことができる。ところでQCSEでは、前述の通り電子と正孔の空間分離が電界によって強くなるため、一般には再結合確率が低下するとともに、フォノン放出によるエネルギー緩和が支配的となり、電界の印加と共に発光強度が急激に弱くなる。これに対し、発光層203の層厚を10nm以下とすることで、図5,図6に示すように、周波数変調のための電界をある程度印加しても、発光強度の低下が小さく抑えられている。図6は、シリコン基板201に印加した電界制御電圧に対する発光波長aおよび発光強度bの変化を示すものである。図6に示すように、本実施例によれば、発光強度の低下が始まる電界制御電圧以下の範囲で、発光波長を変化させることができる。以上のことは、発光層203の層厚を典型的不純物のボーア半径~3nm程度のオーダーまで近づけると、電子および正孔の分布関数が電界に対し弱い依存性しか示さなくなるためである。発光層203は、薄いほど前述の発光強度の低下抑制効果が強くなるが、製造の観点からは3nmを切ると1原子層程度の層厚揺らぎでも影響が出てくるようになるため、発光層203は、3~10nmの範囲の層厚にあるときに特性の向上と製造の難易度との調和が取れると言える。以上に説明したように、本実施例1における半導体発光素子によれば、シリコンでも強い発光が得られるのみならず、発光強度の変化を小さく抑えながらQCSEによる波長可変を可能としている。[実施例2]次に、実施例2について説明する。本実施例2では、実施例1の発光層203に、キャリア電子または正孔に対して束縛準位を形成する不純物を導入し、さらなる発光効率の向上を実現したものである。束縛準位を形成する不純物としては、例えば電子に対して束縛をなすものとしてP、As、Sb、Biなどがある。また、正孔に対して束縛をなすものとしては、B、Al、Ga、Inなどがある。シリコンにドープしたときに深い準位を形成する元素を不純物とするのが重要である。例えば、電子を束縛するためにPを不純物として発光層203に導入すればよい。不純物濃度は、導入する不純物によって多少の前後はあるが、1×1017cm3を中心に、1×1018cm3~1×1016cm3の範囲で特に発光強度が向上する。不純物濃度が1×1016cm3よりも低い場合は、濃度が薄い分だけ束縛される電子や正孔が減少するため、発光強度はその分低下するが、全くドープしない場合よりは電界印加時の発光強度は強い。一方、特に不純物濃度が1×1019cm3を超えると、ドープによる発光層203の結晶品質の劣化と、非発光再結合の増加の影響が見え始め、発光強度の減少が顕著に出現する。QCSEによる発光波長の変更時において、不純物に束縛されている電子は、不純物の束縛準位が、発光層203の第1絶縁層202近傍に形成される束縛準位のエネルギーに一致するか、これ以上のエネルギー値を取る程度に電界が加わるまで束縛が解けない。このため、不純物に起因した発光は、大きな波長変調を伴いながら高い発光強度を維持することが可能となる。これに、薄層化した発光層203による発光強度の向上が加わるため、実施例1の構成よりも、より強い発光強度と、波長可変時の発光強度低下のさらなる抑制とが実現できる。同様のことは、不純物を用いて正孔を束縛した場合でも得られる。なお、不純物を導入した場合、主要な発光は不純物に依存したエネルギーでの発光となるが、何れもシリコンのバンドギャップ以下の発光となるため、シリコンによる吸収が抑制される。[実施例3]次に、実施例3について説明する。図7は、実施例3における半導体発光素子の構成を示す平面図である。この半導体発光素子は、第1絶縁層202と、シリコンから構成されて量子効果が示される範囲の層厚とされて第1絶縁層202の上に形成された発光層203と、キャリアがトンネリングする範囲の層厚とされて発光層203の上に形成された第2絶縁層204と、第2絶縁層204の上に形成された電極205と、発光層203に接触して第1絶縁層202の上に形成されたp型領域206およびn型領域207とを備える。図7では、シリコン基板を省略している。上述した構成は、実施例1と同様である。本実施例1では、発光層203に、p型領域206およびn型領域207に加え、p型領域706およびn型領域707を接して備えるようにしている。このように、複数のp型領域および複数のn型領域を、発光層203に接続してもよい。このようにすることで、発光に寄与しない余剰の電子および正孔を発光層203から排除する効果が向上し、さらなる発光効率の向上が得られるようになる。また、電極205およびシリコン基板に印加する電圧を変更したときに、この変更と同期しない発光の抑制が可能となる。なお、本実施例は実施例2と組み合わせてもよいことは言うまでもない。[実施例4]次に、実施例4について説明する。図8は、実施例4における半導体発光素子の構成を示す断面図である。この半導体発光素子は、シリコン基板801と、シリコン基板801の上に形成された第1絶縁層802と、シリコンから構成されて量子効果が示される範囲の層厚とされて第1絶縁層802の上に形成された発光層803と、発光層803の上に形成された第2絶縁層804と、第2絶縁層804の上に形成された電極805と、発光層803に接触して第1絶縁層802の上に形成されたp型領域806およびn型領域807とを少なくとも備える。実施例4の半導体発光素子では、シリコン基板801,第1絶縁層802,第2絶縁層804,および電極805から電界制御手段を構成し、p型領域806およびn型領域807からキャリア注入手段を構成している。本実施例4では、前述した実施例1の半導体発光素子における第2絶縁層204を介したトンネルによる電流注入を行う代わりに、p型領域806およびn型領域807に順方向バイアスを加えることで、発光層803に電流キャリア注入を行い、発光を得るようにしている。本実施例4においても、発光層203によって発光強度の向上が得られ、加えて、発光強度の変化を小さく抑えながらQCSEによる波長可変が可能である。波長可変のためにシリコン基板801に電圧を印加するときには、p型領域806とn型領域807とのどちらか一方を電位の基準にすればよい。なお、実施例4の構成では、実施例1の構成に比較して発光強度の低下が見られる。なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、第2絶縁層は、SiO2に限らず、SiNあるいは他のシリコン化合物、またHfO2などの高誘電体絶縁膜から構成してもよい。このような材料は、例えば集積回路に本発光素子を集積するときに、集積回路側の製造工程の都合に合わせて材料を選択すればよい。また、上述では、電極205を不純物が導入されたシリコンから構成した例を示したが、これに限るものではなく、金属材料から構成してもよい。"