"圧電超音波振動子装置の形成方法であって、前記方法が、主基板上に配置される誘電体層上に第1の電極を堆積することと、前記第1の電極に圧電材料を配置し、前記圧電材料上に第2の電極を堆積することであって、前記第1および第2の電極が、前記圧電材料と共に振動子装置を形成することと、前記第1の電極の一部が、前記電極から横方向に外側へ延在するように、少なくとも前記圧電材料をパターニングすることと、前記主基板および前記誘電体層をエッチングし、前記横方向に外側へ延在する前記第1の電極に延在する第1のビアを形成することと、前記第1のビアを実質的に充填する第1の導電材料を堆積することであって、前記第1の導電材料が、前記横方向に外側へ延在する第1の電極の一部と導電係合を形成することと、前記基板を貫通して延在する第2のビアを画定する前記主基板をエッチングすることであって、前記第2のビアが、前記第1のビアから横方向に離間されていることとを含む、方法。第1の電極を堆積することが、前記誘電体層上の第1の電極を堆積することをさらに含み、前記誘電体層が、前記デバイス基板に配置され、前記デバイス基板が、前記主基板上にさらに配置されている、請求項1に記載の方法。前記第1のビアの幅に対する前記主基板の厚さのアスペクト比が、約1:1~約20:1となるように、前記第1のビアを形成する前記主基板をエッチングする前に、前記主基板の一部を除去することをさらに含む、請求項1に記載の方法。前記主基板の一部を除去することが、前記アスペクト比が約5:1~約7:1となるように前記主基板の一部を除去することをさらに含む、請求項3に記載の方法。前記主基板の一部を除去することが、前記アスペクト比が約6:1となるように前記主基板の一部を除去することをさらに含む、請求項3に記載の方法。前記主基板上の絶縁材料を堆積することをさらに含み、前記絶縁材料が、前記第1の導電材料の堆積の前に、前記第1のビア内へ延在し、前記第1ビアを覆う、請求項1に記載の方法。前記第1のビアが、側壁および端壁によって画定され、前記方法が、前記側壁から前記絶縁材料を除去することなく、前記端壁から前記絶縁材料を実質的に除去するために、前記絶縁材料をエッチングすることをさらに含む、請求項6に記載の方法。前記主基板上の前記絶縁材料上の第2の導電材料を堆積することをさらに含み、前記第2の導電材料が、前記第1の導電材料と導電係合を形成する、請求項6に記載の方法。前記第2のビアを形成するために前記主基板をエッチングする前に、前記主基板上に配置される前記絶縁材料をエッチングすることをさらに含む、請求項6に記載の方法。前記振動子装置を形成することが、前記第1の電極が信号電極として構成されるように、振動子装置を形成することをさらに含み、前記第2の電極が、接地電極として構成され、前記第1および第2の電極が、それぞれ、電気的に導電した材料を含む、請求項1に記載の方法。導電はんだ要素、導電スタッド要素、およびその間の導電接触材料のうちの1つと、前記第1の導電材料および外部デバイス間に導電係合を形成することをさらに含む、請求項1に記載の方法。導電はんだ要素、導電スタッド要素およびその間の導電接触材料のうちの1つと、前記第2の導電材料および外部デバイス間に導電係合をさらに含む、請求項8に記載の方法。第2のビアを画定する前記主基板をエッチングすることが、前記圧電素子に向かって前記基板を貫通して延在する第2のビアを画定する前記主基板をエッチングすることをさらに含む、請求項1に記載の方法。圧電超音波振動子装置の形成方法であって、前記方法が、主基板上に誘電体層を堆積することと、前記主基板および前記誘電体層を介して延在する第1のビアを形成する前記主基板および前記誘電体層をエッチングすることと、前記第1の電極が、前記導電材料と導電係合を形成するように、前記主基板上に配置される前記誘電体層上に第1の電極を堆積することと、前記第1の電極上の圧電材料を堆積することと、前記圧電材料上の第2の電極を堆積することであって、前記第1および第2の電極が、前記圧電材料と共に振動子装置を形成することと、前記第1の電極の一部が、前記電極から横方向に外側へ延在するように少なくとも前記圧電材料をパターニングすることであって、前記横方向に外側へ延在する前記第1の電極の一部が、前記第1の導電材料と導電係合を形成することと、前記基板を貫通して延在する第2のビアを画定する前記主基板をエッチングすることであって、前記第2のビアが、前記第1のビアから横方向に離間されていることとを含む、方法。誘電体層を堆積することが、デバイス基板上に誘電体層を堆積することをさらに含み、前記主基板のエッチングが、前記主基板、前記デバイス基板および前記誘電体層のエッチングをさらに含み、これらを貫通して延在する第1のビアを形成するように、前記デバイス基板が前記主基板上にさらに配置される、請求項14に記載の方法。前記第1のビアが側壁によって画定され、前記第1の導電材料の堆積前に、前記第1のビアの前記側壁を覆うために、前記方法が絶縁材料を堆積することをさらに含む、請求項14に記載の方法。絶縁材料を堆積することが、前記主基板を実質的に被覆するために絶縁材料を堆積することをさらに含む、請求項16に記載の方法。前記第1のビアの幅に対する前記主基板の厚さのアスペクト比が、約1:1~約20:1となるように、前記主基板の一部を除去することをさらに含む、請求項14に記載の方法。前記主基板の一部を除去することが、前記アスペクト比が、約5:1~約7;1となるように前記主基板の一部を除去することをさらに含む、請求項18に記載の方法。前記主基板の一部を除去することが、前記アスペクト比が約6:1となるように前記主基板の一部を除去することをさらに含む、請求項18に記載の方法。前記主基板上の前記絶縁材料上の第2の導電材料を堆積することをさらに含み、前記第2の導電材料が、前記第1の導電材料と導電係合を形成する、請求項17に記載の方法。前記第2のビアを形成するために前記主基板をエッチングする前に、前記主基板上に配置された前記絶縁材料をエッチングすることをさらに含む、請求項17に記載の方法。振動子装置を形成することが、前記第1の電極が信号電極として構成されるように振動子装置を形成することをさらに含み、前記第2の電極が、接地電極として構成され、前記第1および第2の電極が、それぞれ導電材料を含む、請求項14に記載の方法。導電はんだ要素、導電スタッド要素および導電接触材料のうちの1つと、前記第1の導電材料および外部デバイス間に導電係合を形成することをさらに含む、請求項14に記載の方法。導電はんだ要素、導電スタッド要素および導電接触材料のうちの1つと、前記第2の導電材料および外部デバイス間に導電係合を形成することをさらに含む、請求項21に記載の方法。第2のビアを画定するために前記主基板をエッチングすることが、前記主基板を介して、前記圧電材料へ向かって延在する第2のビアを画定する前記主基板をエッチングすることをさらに含む、請求項14に記載の方法。圧電超音波振動子装置であって、誘電体層上に配置された振動子装置であって、前記振動子装置が、前記誘電体層上に配置される第1の電極および前記第1の電極と第2の電極との間に配置される圧電材料を含み、前記第1の電極が、少なくとも前記圧電材料から横方向に外側へ延在する電極の一部を有するように構成される振動子装置と、主基板であって、前記基板上に配置される前記誘電体層を有する主基板であり、前記主基板が、横方向に外側へ延在する前記第1の電極の一部へ延在する第1のビアを画定する前記誘電体層と共に、前記主基板が、前記基板を貫通して延在する第2のビアをさらに画定し、前記第2のビアが、前記第1のビアから横方向に離間されている、主基板と、前記第1のビアを実質的に充填し、前記横方向に外側へ延在する第1の電極の一部と導電係合を有するよう構成される第1の導電材料とを含む、圧電超音波振動子装置。前記誘電体層および前記主基板の間に配置されたデバイス基板をさらに含み、前記デバイス基板が、前記主基板および前記誘電体層と共に、前記第1のビアを画定する、請求項27に記載の装置。前記主基板が、シリコン基板を含む、請求項27に記載の装置。前記主基板および前記デバイス基板が共に、シリコンオンインシュレータ基板を画定するよう構成される、請求項28に記載の装置。前記主基板が、約1:1~約20:1の間の前記第1のビアの幅に対する前記主基板の厚さのアスペクト比を有する、請求項27に記載の装置。主基板が、前記アスペクト比が、約5:1~約7:1となるように構成される、請求項31に記載の装置。前記主基板が、前記アスペクト比が約6:1となるように構成される、請求項31に記載の装置。前記主基板上に堆積する絶縁材料をさらに含み、前記絶縁材料が、前記第1のビアに延在してこれを覆い、ならびに第1の導電材料を実質的に露出させる、請求項27に記載の装置。前記絶縁材料が、第1のビア内の前記主基板および前記第1の導電材料の間にさらに配置されている、請求項34に記載の装置。前記主基板上の前記絶縁材料上に堆積する第2の導電材料をさらに含み、前記第2の導電材料が、前記第1の導電材料と導電係合を形成する、請求項34に記載の装置。前記第1の電極が、信号電極として構成され、前記第2の電極が、接地電極として構成され、前記第1および第2の電極が、それぞれ電気的な導電材料を含む、請求項27に記載の装置。導電はんだ要素、導電スタッド要素、およびその間の導電接触材料のうちの1つを介した前記第1の導電材料と導電係合した外部デバイスをさらに含む、請求項27に記載の装置。導電はんだ要素、導電スタッド要素、およびその間の導電接触材料のうちの1つを介した前記第2の導電材料と導電係合した外部デバイスをさらに含む、請求項36に記載の装置。前記第2のビアが、前記圧電素子に向かって前記基板を貫通して延在するよう構成される、請求項27に記載の装置。上記のニーズおよび他のニーズについては、本発明の開示された態様により解決されるものであり、このような態様の1つは、圧電超音波振動子装置の形成方法に関連する。このような方法は、ある主基板上に配置された誘電体層上の第1の電極を堆積させることを含む。振動子装置を形成するために、圧電材料は第1の電極上に堆積され、第2の電極は圧電材料上に堆積される。少なくともこの圧電材料は、第1の電極の一部が、この電極から横方向に外側へ延在するようにパターニングされる。この主基板はおよび誘電体層は、横方向に外側へ延在する第1の電極の一部へ延在する第1のビアを形成するためにエッチングされる。第1の導電材料は、この第1のビアを実質的に充填し、この第1の導電材料が、横方向に外側へ延在する第1の電極の一部と導電係合を形成する。この主基板は、基板を貫通して延在し、pMUT装置の空気に支持されたキャビティを形成する第2のビアを画定するようにエッチングされる。この第2のビアは、第1のビアから横方向に離れた空間にある。したがって、電圧が第1および第2の電極を介してこの圧電材料に適用される場合、または、反響音がpMUT膜に受け取られ、または他方でpMUT上に作用する場合、圧電素子に関連したpMUT装置の空気に支持されたキャビティがpMUT膜の可撓および/または振動を容易にする。したがって、このような構成要素は、pMUT装置による音響信号の伝達および反応を容易にする。本開示の別の態様は、圧電超音波振動子装置の形成方法を提供する。このような方法は、主基板上の誘電体層を堆積し、続いて、この主基板および誘電体層をエッチングし、これら基板および誘電体層を貫通して延在する第1のビアを形成することを含む。第1の導電材料は、第1のビアを実質的に充填させるために堆積される。第1の電極が第1の導電材料と導電係合を形成するように、第1の電極は、主基板上に配置される誘電体層上に配置される。圧電材料は、第1の電極上に堆積され、第2の電極は、圧電材料上に堆積される。この第1および第2の電極は、圧電材料と共に、振動子装置を形成する。第1の電極の一部が電極から横方向に外側へ延在するように少なくとも圧電材料がパターニングされる。この横方向に外側へ延在する第1の電極の一部は、第1の導電材料と導電係合を形成する。この主基板は、その後、基板から延在する第2のビアを画定するためにエッチングされ、この第2のビアは、第2のビアから横方向に離間されている。さらなる本開示の別の態様は、圧電超音波振動子装置を提供し、誘電体層上に配置される振動子装置を含む圧電超音波振動子装置を提供する。この振動子装置は、誘電体層上に配置される第1の電極ならびに第1の電極および第2の電極の間に配置される圧電材料を含む。この第1の電極は、少なくとも圧電材料から横方向に外側へ延在する一部を有するように構成される。主基板は、この上に配置される誘電体層を有し、誘電体層と共に横方向に外側へ延在する第1の電極の一部へ延在する第1のビアを画定する。この主基板は、基板を貫通して延在する第2のビアをさらに画定し、この第2のビアが、実質的に第1のビアを充填し、横方向に外側へ延在する第1の電極と導電係合を形成するよう構成される。従って、本開示は上記のニーズに対処し、詳細に記載のように他の利点を提供する。本開示を係る如く一般的な文言で開示し、添付の図面を参照し、これらの図面は必ずしも実寸どおりに図示されていない。この添付した図面を参照して、本発明の開示を以下により完全に記述するが、本開示のすべての態様が示されるわけではない。したがって、本開示は、多くの異なる形態で使用されてもよく、本明細書に述べられた態様を限定して解釈するべきものではなく、さらに、本開示が法的必要条件を適切に満たすことを目的としてこれらの態様が提供される。同一の符号は全体にわたり、同じ要素を指す。本開示の態様は、一般的に、基板を貫通して、基板によって支持される振動子装置に導電材料を形成し、基板上の反対の表面上に形成される振動子装置の第1の/下部電極と電気的に導電接触する方法を目的とする。さらに詳細には、この第1の/下部電極層と導電係合を有して形成される導電材料が、振動子に関して横方向に変位させるため、この第1の/下部電極層が、振動子装置の横方向に外側へ延在するよう構成される。このように、振動子装置の空気に支持されたキャビティからの導電係合の横方向の変位は、導電材料がより望ましいアスペクト比を形成することを可能にし、第1の/下部電極および基板の裏面の間に改良された導電係合を提供してもよく、また、振動子装置の機械的充填および共鳴周波数減衰を提供してもよい。本開示の一態様に係る、1つ以上の例示的pMUT装置の特定の層を製造する方法を提供する。複数のpMUT装置150すなわちpMUTウェハの例の1つが、図1Aに示される。このような方法は、最初に、基板上に形成されるシリコンオンインシュレータSOIデバイス基板152を有する主基板151をまず第1に含んでもよく、このデバイス基板152は、埋込酸化物層153を含む図2。不図示の他の例では、このデバイス基板152は、シリコンを含んでもよい。実施される場合、SOI基板は、たとえば、pMUT装置の共鳴周波数を制御できる機械的要素として機能するよう構成されるデバイスすなわちシリコン層を提供してもよい。このSOI基板は、同様に、埋込酸化物層を提供するよう構成されてもよく、このことは、主要処理基板をエッチングし、pMUT膜を形成する場合に、エッチング停止部として実施されてもよい。このデバイス層は、望ましい共鳴周波数および音響出力を生成するための適切な膜の剛性を提供するために適した厚さを有するよう構成されてもよい。たとえば、約70μm~約100μmの間の幅を有するpMUT膜は、約5μm~約10μmの厚さを有するデバイス層を有し、約7MHz~約12MHzの周波数で最適に動作する。一般的に、約15μmまでデバイス層の厚さが増加することが、pMUT膜の剛性およびダンピングを増加させ、このことにより、音響出力を低減させる。別の態様では、単一のシリコンウェハは、主基板上に形成されるpMUT装置を備えた主基板として使用することができる。このような例では、ドープ処置されたシリコンは、バルクシリコンよりも比較的ゆっくりとエッチングされてもよいため、このデバイス層およびエッチング停止部は、適切な厚さが得られるまでシリコン基板に多量にドープすることにより形成される。したがって、このドープされたシリコンは、望ましい共鳴周波数を生じる機械的層の提供を容易にするエッチング停止部として機能する。いくつかの例では、たとえば熱SiO2熱酸化誘電体層154などの誘電材料は、デバイス基板152上に堆積されてもよい。たとえばTi/Pt材料、を含む他方で、本明細書中にて底部電極を意味する第1の電極層156は、この誘電体層154上に堆積してもよく、続いて、この第1の誘電体層156は、振動子装置のフットプリントを形成するよう構成される。たとえば、圧電PZT薄膜などの圧電材料層158は、第1の電極層156上に実質的に堆積される。本開示の態様にしたがって、この圧電材料層158は堆積され、または堆積後にパターニングされ、または他方では、第1の電極層156の一部が横方向に外側へ、または各振動子装置の圧電材料層158より上に延在するように構成される。いくつかの例では、この横方向に外側へ延在する第1の電極層156の一部は、たとえば図8に示される隣接する振動子装置163の間の割れ目に対するこの振動子装置の圧電材料層158とのインターフェースから延在する。このことは、1つの例では、第1の電極層156の一部が、電極層から振動子装置の定期的に区切られるアレイに関する4つの隣接する振動子装置の割れ目へ、横方向に外側へ延在するように圧電材料層158が堆積されまたはパターニングされてもよい。他の例では、変則的なアレイの空間またはたとえば垂直ピッチと水平ピッチとは異なる素子ピッチの変化を備えたアレイは、横方向に外側へ延在する第1の電極156の一部の配置に適した空間を提供しなくてもよい。このような例では、この横方向に外側へ延在する第1の電極156の一部が、たとえば図1A、図1Bおよび図2に示される振動子装置163のように隣接する対の振動子装置163の間にて、横方向へまたは垂直方向のどちらかにて配置され、または空間が変則的にパターニングされた振動子装置のアレイを許容する他の配置にて配置されてもよい。たとえば、ベンゾシクロブテンBCB、ポリイミド、またはパリレン材料などの層間絶縁膜160は、振動子装置163を分離し、横方向に外側へ延在する第1の電極層156の一部を覆うために堆積および加工される。この層間絶縁膜160がパターニングされ、たとえば、フォトリソグラフィおよび/またはエッチングにより、圧電層158の表面を露出させる。たとえば、第2の電極162は、圧電層158の露出された表面と電気的係合/接触するように、Ti/Au材料を含む他方では、本明細書において上部電極を意味する第2の電極層162は、第2の電極162が、露出された圧電層の表面電気的係合/接続するように、圧電材料層158および層間絶縁膜160上に堆積される。この第1の電極層156、圧電材料層158、および第2の電極層162は、共に、たとえば、圧電超音波振動子などの振動子装置163たとえば、図1および図2参照を形成する。いくつかの態様において、第2の電極層162は、接地電極を含んでもよく、対して第1の電極層156は、振動子装置163の信号電極を含んでもよい。振動子装置のアレイのため、第1の電極層156内に形成されるこの信号電極は、個々のアレイ素子用の信号電極が、お互いに電気的に絶縁されるように離隔される。しかしながら、このアレイにおける2つ以上の振動子装置が、第2の電極層162内に形成される共通の接地電極を共通して使用してもよい。圧電材料層158において実行することのできる圧電材料は、たとえば、ZnO、AlN、LiNbO4、アンチモン酸鉛すず酸塩、タンタル酸マグネシウム鉛、タンタル酸ニッケル鉛、チタン酸塩、タングステン酸塩、ジルコン酸塩、鉛、バリウム、ビスマスまたはストロンチウムのニオブ酸塩を含み、ジルコニウム酸チタン酸鉛PbZrxTi1-xO3PZT、ランタンジルコニウム酸チタン酸鉛PLZT、鉛ニオブジルコン酸塩チタン酸塩、PNZT、BaTiO3、SrTiO3、鉛マグネシウムニオブ酸塩、鉛ニッケルニオブ酸塩鉛マンガンニオブ酸塩、鉛亜鉛ニオブ酸塩、チタン酸鉛を含むセラミクスを含む。上記の無機性の酸化型圧電材料により、この材料を結晶化するために高温度のアニールが完了されなければならない。たとえば、PZTでは、700°Cのアニールを使用し、相対的に良質な圧電性の特性を得るためにPZT材料の層のペロブスカイト圧電層を形成しなければならない。同様に、ポリフッ化ビニリデンPVDF、ポリフッ化ビニリデン-トリフルオロエチレンPVDF-TrFEまたはポリフッ化ビニリデン-四フッ化エチレンPVDF-TFEを含む圧電性ポリマー材料などの他のより低い温度でアニールすることのできる材料を使用することができ、これらは、高温度のアニールを必要とするものではなく、または他方では、中程度のアニール<300°Cのみを必要としてもよい。代替的な態様が図1Bに示される。このような態様では、第2の電極層162が、各振動子装置163のそれぞれの信号電極を形成するよう構成されてもよい。より詳細には、たとえば、フォトリソグラフィを使用しておよび/または層間絶縁膜160をエッチングすることによる第2の電極層162の堆積の前に、開口部161が層間絶縁膜160内に形成されてもよい。いくつかの例では、この開口部161は、層間絶縁膜より上に十分なステップの被覆を備えた第2の電極層162の堆積を容易にするために、勾配のある側壁を有してもよい。いくつかの態様では、第2の電極層162は、信号電極を含んでもよいが、第1の電極層156は、振動子装置163の接地電極を含んでもよい。振動子装置のアレイのため、第2の電極層162内に形成されるこの信号電極は、アレイ中の個々の振動子装置163用の信号電極が、お互いに電気的に絶縁するように離隔される。しかしながら、振動子装置163は、第1の電極層156内に形成される共通の接地電極を分担してもよい。第1の接地電極は、誘電体層154を覆う連続層であってもよいが、第1の接地電極および第2の信号電極が、同様に、お互いに電気的に絶縁するように、層間絶縁膜160内の開口部161に対応する開口部を有している。図2に示されるように、基板の裏面を処理するため、キャリア基板164は、たとえば、後半の処理で除去することのできるエポキシ、接着テープまたは他の接着剤166を使用するpMUTウェハ150の頂面すなわち、第2の電極層162に接着されてもよい。図3に示されるように、さらに本明細書に開示される態様の開示による振動子装置163の望ましい性能のための望ましい寸法すなわち厚さを得るために、たとえば、裏面研削または化学的機械的研磨CMPにより、主基板151を薄くしてもよい。主基板151の部分的な除去が、様々な方法で達成することができることを当業者が認識する。特に、総合的なスタックの厚さを増加してもよいICおよび/またはインターポーザなどの他の装置に積み重ねられまたは係合される場合に、pMUT装置が相対的小さな直径のカテーテル内により容易に適合するように、主基板151の薄型化がpMUT装置の全体の厚さを低減することにより利点を提供する。図4に示されるように、第1のビア170は、たとえば、実質的に垂直側壁用のディープ反応性イオンエッチングDRIE工程を使用するエッチングにより、主基板151の残りの部分中に形成されてもよい。いくつかの例では、横方向に伸びるビアの直径を最小化し、1つの波長未満の素子ピッチを維持するために、エッチプロファイルが実質的に垂直な側壁を含むことが好ましい。1つの態様では、振動子装置163の横方向に外側へ延在する第1の/下部電極層156の一部を露出させるデバイス基板152および誘電体熱的酸化層154を介して延在するために、第1のビア170は、残りの主基板151内に形成されてもよい。この方法では、第1のビア170は、隣接するpMUT装置163の間の中間部に形成されてもよい。1つの特定の態様により、第1のビア170の形成に先立ち、前の主基板の薄型化は、主基板151の厚さおよび第1のビア170の幅との間の特定のアスペクト比を提供するように調節されてもよい。このアスペクト比は、インシュレータまたは絶縁材料の堆積およびエッチングと同様に、その後のコンフォーマル金属または導電材料層で最適化され、特定の堆積のコンフォーマル性を容易にし、側壁に堆積するコンフォーマルの絶縁材料に実質的に影響のない、ビアの端壁すなわち底面からのインシュレータまたは絶縁材料の除去をも容易にしてもよい。したがって、このような特徴は、コンフォーマル金属または導電材料層および第1の電極層156の間の導電係合を容易にし、主基板および/またはデバイス層または実施的に堆積されたコンフォーマル金属または導電材料層からの基板を電気的に絶縁するために、ビアの側壁上に堆積するインシュレータ/絶縁材料を実質的に防止する。一例では、堆積およびエッチング技術は、主基板151の厚さおよび第1のビア170の幅の間のアスペクト比が、約1:1~約20:1の範囲にあるように構成されてもよく、インシュレータ/絶縁材料層、コンフォーマル金属/導電材料層および第1の底部電極層156の間の導電係合、および/またはビアの端壁からのインシュレータ/絶縁材料層の除去を容易にし、ビアの側壁上のコンフォーマルインシュレータ/絶縁材料の実質的な維持と同様に、このような範囲がコンフォーマル金属または導電材料層のコンフォーマル性を容易にしてもよい。1つの態様において、このアスペクト比は、約5:1~約7:1となることが好ましい。1つの例示的な態様では、第1のビア170の幅に対する主基板151の厚さのアスペクト比が約6:1であってもよい。たとえば、約20MHzの動作のために構成されたpMUT装置の例では、第1のビア170は、約12μmの側部の寸法すなわち幅を有しても良く、約80μmの深さすなわち厚さを有する主基板であることが望ましい。このような例では、第1のビア170を介した第1の/下部電極156との導電係合が、第1のビア170が金属などの導電材料にて充電される場合、約50ミリオームのオーダーのオーム抵抗を有してもよい。別の例では、約40MMHzの動作にて構成されたpMUT装置の例にて、第1のビア170が、約6μmの側部の寸法すなわち幅を有してもよく、約40μmの深さすなわち厚さを有する主基板151であることが望ましい。このような例では、第1のビア170を介した第1の/下部電極156との導電係合が、第1のビア170が金属などの導電材料によって充填されている場合、約100ミリオームのオーダーのオーム抵抗を有していてもよい。薄型化した主基板151を含む構成要素において、薄型化の構成要素に続く特定の工程ステップが、pMUT装置のウェハ150の係合された頂面に維持されているキャリア基板164によって達成されてもよい。第1のビア170が形成されると、第1のビアを基板内に形成した第1のビアを含む主基板151が、堆積した不図示コンフォーマルな絶縁材料を有することができ、いくつかの例では、誘電体層154に対して第1のビア170内へ延在するコンフォーマルな絶縁材料を有することができる。このコンフォーマル誘電体材料は、たとえば、パリレンまたはTEOSSiO2などの絶縁ポリマーまたは酸化シリコン層を含み、第1のビア170を画定する主基板151を電気的に絶縁してもよい。このことは、主基板151が、第1のビア170の側壁を覆うために、主基板151の露出された面に関して第1のビア170内へ延在するコンフォーマルな絶縁材料を基板上に堆積してもよい。第1のビア170内に堆積され、基板の側壁が覆われる場合、このコンフォーマルな絶縁材料は、同様に、誘電体熱的酸化層154およびデバイス基板152と係合してもよく、同様に、第1のビアを画定する。図5に示されるように、この第1のビアは、たとえば、スパッタリング、化学蒸着、および/またはめっき工程におけるCuなどのすなわち、ある金属または他の導電材料の層の堆積による第1の導電材料172を充填することができる。この第1の導電材料172は、実質的に第1のビア170を充填し、横方向に外側へ延在する第1の/下部電極層156の一部との導電係合を形成するよう構成される。他の態様では、第1のビア170を実質的に充填することなく、この導電材料172が、第1のビア170の側壁上にのみ堆積するように構成されてもよい。当然、導電係合を形成するために、コンフォーマルな絶縁材料が第1のビア170内の第1の/下部電極層156上に堆積されないこと、または第1のビア170内の第1の/下部電極層156上に堆積したコンフォーマルな絶縁層が、第1の導電税量172の堆積に先立ち除去されることを当業者が認識する。したがって、この第1の導電材料172は、誘電体熱的酸化層154、デバイス基板152、および残存する主基板151を介して、第1の/下部電極層156から基板の裏面へ延在する電気的に導電性の素子を提供してもよい。たとえば、Ti/Cuなどの金属を含む不図示第2の導電材料は、たとえばスパッタリングまたはイオンミリングプロセスを使用して、パターニングされ、または主基板の裏面上に形成される。このことに関しては、第2の導電材料は、第1のビア170からの残存する主基板151を介して延在する露出された第1の導電材料172の一部との直接的な導電係合を形成するよう構成されてもよい。図6Aに示されるように、第2のビア184は、たとえば適切なエッチング工程すなわち、DRIEを使用して基板の裏面から主基板151の中に形成されてもよい。この第2のビア184は、主基板151およびこの基板の裏面上に配置されたコンフォーマルな絶縁材料のいずれかの部分を介して延在するために形成され、露出された埋込酸化物層153を有するデバイス基板152の埋込酸化物層153を露出させ、それにより、第2のビア184の端壁を形成してもよい。第2のビア184は、第1のビア170から横方向に離れていてもよい。一例では、各第2のビア184は、振動子装置163/圧電材料層158に向かって、横方向に外側へ延在する第1の/下部電極層156に向かうことなく延在してもよく、このことは、第2のビア184が、対応する第1のビア170から横方向に離れているという結果となる。第2の共通の接地電極層を裏面に接続するために、上記に記述した層間絶縁膜160内に形成され、開口部中に堆積される第2の電極層162を有する開口部161は、第2の電極層162に対する接触領域を提供してもよい。より詳細には、開口部161と合わせて追加的な第1のビア174を、開口部161に対応させるためにパターニングしてもよく、これにより、追加的な第1のビア174の中に堆積される第1の導電材料172が、第2の共通の接地電極層162と導電係合を形成するよう構成されていてもよい。たとえば、以前に開示されているように、pMUT装置150が形成されると、たとえば、適切な接着配置400を使用して図6に示されるようなpMUT装置150が、たとえば、集積回路たとえば、増幅器またはマルチプレクサーなどの制御IC、インターポーザたとえば、シリコンまたは可撓ケーブルまたは再分布要素図7参照などの外部デバイスと動作可能に係合されてもよい。いくつかの例では、導電はんだ要素たとえば、ソルダーバンプ、導電スタッド要素、導電接着材料、または他の適切な電気的な導電接続供給物不図示は、特定のpMUT装置の第1の電極層156から延在する第1の導電材料172および可撓ケーブル、再分布要素、または他の外部デバイス200の導電要素の間の導電係合を提供するために実行されてもよい。このことに関しては、たとえば、本開示の出願人でもあるリサーチトライアングルインスティチュートに譲渡された米国特許出願第61/329,258号MethodsforFormingaConnectionwithaMicromachinedUltrasonicTransducer,andAssociatedApparatusesに記述される方法および構成要素により、導電係合が第1の導電材料172および外部デバイスの間に形成されてもよく、同文献は参照によりその全体が本明細書に組み込まれるこのキャリア基板164は、第2の電極層162を露出させるために剥脱または除去されてもよい。いくつかの例では、たとえば、パリレンまたは他の適切なポリマーなどのポリマー材料を含むコンフォーマルな層不図示が、たとえば、装置の保護および防水層といった機能を提供するために、第2の電極層162上に堆積してもよい。このような本開示の態様は、したがって、第1の導電材料172および横方向に外側へ延在する第1の/下部電極層156の一部を介して、主基板151および第1の/下部電極層126の間の導電係合を提供してもよい。このことは、本開示の一態様は、ビアを介して延在する電気的に導電したすなわち、金属プラグの形成を含む方法を目的とし、第1の/下部電極層およびビアを介して延在するプラグの間に直接的な導電係合を提供することを目的とする。第1の/下部電極層およびプラグの間の直接の接触などの、金属間の直接的な接触は、ドープ処理したシリコン層と比較して抵抗の低い導電係合を有利に提供してもよい。特定の態様では、第1の/下部電極156との導電係合における第1のビア内に形成された電気的導電部材172が、振動子装置に関して横方向に配置され、いくつかの例では、隣接するpMUT装置の間に配置されるように、第1の/下部電極層が、振動子装置が横方向に外側へ延在するように構成されてもよい。このように、振動子装置空気に支持されたキャビティ第2のビアからの導電係合の横方向の変位は、同様に、電気的導電部材172により望ましいアスペクト比すなわち、主基板151の厚さおよび第1のビア170の幅の間の比で形成されてもよく、同様に、たとえば、pMUT装置の空気に支持されたキャビティを介して設置された導電係合と比較して、振動子装置の機械的充填および共鳴周波数の減衰を低減してもよい。このような本開示の態様は、いくつかの例では、第1の/下部電極層156を介したpMUT装置と、第1の導電材料および第1の/下部電極156の間の導電係合経路を介したインターポーザ、IC、再分布要素または他の外部デバイスなどの外部デバイスとの間の改良した導電係合をも容易にしてもよい。このような態様は、同様に、1つの特定の例では、医療撮像の適用に使用される超音波振動子装置にも有益であってもよい。上記に開示された態様は、たとえば、基板の1つの側面すなわち裏面を介した振動子装置の信号および接地電極の導電係合構成要素を提供するために、シリコンビアを介してTSVまたは基板のビアを介して形成するビアラストViasLast調節/方法として指定されてもよい。より詳細には、第1および第2の電極層156、162へのアクセスは、主基板151を介して提供される。このような調節/方法は、TSVを形成する前に、700°Cでの圧電材料層の高温度のアニールを含む、PZTトランスデューサ要素すなわち、圧電材料層158の形成を容易にしてもよい。したがって、すなわち、高い温度でのアニーリングに耐える必要のない標準的なTSV材料を実行することができる。たとえば、銅金属被覆法が、第1の導電材料172で実施されてもよい。しかしながら、TSVなどを形成する他の配置および方法が、pMUT装置の類似の構造を作成するために実行できることを、当業者が認識する。他のTSV調節および方法の1つの特定の例が、本明細書の以下に開示される。1つの例示的な態様では、いくつかの例では、まず、pMUT振動子装置163を形成する前に、主基板151におけるTSVを形成することが望ましい。主基板151は、pMUT装置163を形成する前に、埋め込まれたまたは他方ではあらかじめ形成されたTSVを含んでいるため、このような態様は、たとえば、第1のビアViasFirst調節/方法として示されてもよい。図9Aに示されるように、この第1のビア500は、主基板および、主基板151がSOI基板である場合には、デバイス基板内にエッチングされてもよい。このような例では、第1のビア500は、上記に開示された、たとえば高周波数pMUT装置として、主基板151の最終的に望ましい厚さに対応する深さにエッチングされたブラインドビアblindviaである。いくつかの態様では、二酸化シリコンなどの誘電体層不図示は、その後の層から基板を電気的に絶縁するために、デバイス基板または主基板151上および第1のビア500内に堆積されてもよい。第1のビア500は、図9Bに示されるように、実質的に導電材料510によって充填される。一例では、実質的に堆積した圧電材料層158のアニーリング温度に耐えるため、この導電材料510は、たとえば、Ti、Pt、またはWなどの相対的に高温度の導電材料であってもよく、このようなアニーリング温度は、PZTでは約700°Cであってもよい。この導電材料510は、たとえば、RFスパッタリング、化学蒸着または電気めっきにより堆積してもよい。第1の電極156は、その後、第1のビア500内の導電材料510と導電係合を形成するため、誘電体層154上に堆積される。このpMUT装置163の残りの要素、すなわち、圧電材料層158、層間絶縁膜160、および第2の電極層は、図9Cに示されるように堆積されてもよい。キャリア基板不図示は、第1のビア500内の導電材料510を露出させるために薄型化された圧電材料層163および主基板151と係合してもよい。この第2のビア184は、pMUT装置163に関連する空気に支持されたキャビティを形成するようエッチングされてもよい。図9Cに示されるように、完了した装置は、その後、図7に示されるように、IC、可撓回路、インターポーザ、または再分布要素などの外部デバイスに接触することができる。別の態様では、いくつかの例では、圧電素子/圧電材料層158を形成した後であるが、pMUT装置163の残りの構成要素を形成する前に、主基板151内にTSV’sをまず形成することが望ましい。このような態様は、たとえば、ビアミドルViasMiddle調節/方法として示されてもよい。図10Aに示されるように、第1の電極層156は、誘電体層154上に、続いて第1の電極層156上に堆積される圧電材料層158により堆積される。これらの第1の電極および圧電材料層156、158は、たとえば、フォトリソグラフィ、エッチングおよび/またはリフトオフプロセシングにより、パターニングされる。この第1のビア600は、主基板および主基板がSOI基板の場合には、デバイス基板内にエッチングされてもよい。この第1のビア600は、第1の電極層156内のパターニングされた第1の電極に隣接して形成されてもよく、上記に開示された、たとえば、比較的高周波数のpMUT装置として、主基板151の最終的な望ましい厚さに対応する深さにエッチングするブラインドビアblindviasであってもよい。いくつかの態様では、二酸化シリコンなどの誘電体層不図示は、デバイス基板または主基板151上および第1のビア600内に堆積され、その後の層からこの基板を電気的に絶縁してもよい。この第1のビア600は、図10Bに示されるように、導電材料610によって実質的に充填される。一例では、この導電材料610は、たとえば、すなわち、導電材料610が、高温度アニーリング工程に続いて堆積されるため銅などの比較的低温度の導電材料であってもよい。この導電材料は、たとえば、RFスパッタリング、化学蒸着または電気めっきによって堆積されてもよい。層間絶縁膜160および第2の電極層162を含むpMUT装置163の残りの構成要素は、図10Cに示されるように堆積されてもよい。キャリア基板不図示は、第1のビア600内の導電材料610を露出させるために薄型化される圧電装置163および主基板151と係合してもよい。この第2のビア184は、pMUT装置163に関連する空気に支持されたキャビティを形成するためにエッチングされてもよい。図10Cに示される完了した装置は、図7に示すようにIC、可撓回路、インターポーザ、または再分布要素などの外部デバイスに接触することができる。本明細書に表される本開示の多くの修正および他の形態は、これらの開示が上述の記述および関連する図面に存在する技術の利益を有することを適用することが当業者に理解される。したがって、本開示は、開示された特定の形態に限定されるものではなく、修正および他の態様は、添付した請求項の範囲内に含まれることが示唆される。特定の用語が本明細書において使用されているが、一般的かつ記述的な意味のみに使用されるものであり、意味を限定する目的ではない。"