高周波信号が入力される高周波入力端子に接続されたトランジスタからなる半波整流回路と、トランジスタとキャパシタからなり前記半波整流回路の整流信号を平滑化する平滑化回路と、1対のトランジスタからなり前記半波整流回路と平滑化回路とを接続し前記整流信号を平滑化回路に伝達する伝達回路と、前記半波整流回路、平滑化回路、伝達回路に電流を供給するトランジスタからなる定電流源とを有する第1の電力検出回路と、前記第1の電力検出回路と同一の回路構成で高周波入力端子が接地された第2の電力検出回路と、前記第1の電力検出回路による検波信号と第2の電力検出回路よる検波信号の差を取る引算回路とを備えていることを特徴とする電力検出装置。前記半波整流回路は、トランジスタのゲートとドレインを短絡することにより構成されていることを特徴とする請求項1に記載の電力検出装置。前記第1の電力検出回路と引算回路との間には高周波成分を除去するフィルタが設けられていることを特徴とする請求項1又は請求項2のいずれかに記載の電力検出装置。前記第1の電力検出回路及び第2の電力検出回路におけるトランジスタは、MOS型トランジスタであることを特徴とする請求項1~請求項3のいずれか1項に記載の電力検出装置。しかし、上記特許文献1による従来技術では、ツェナーダイオードの温度係数と検波用ダイオードの温度係数が相互に打ち消し合うように、部品を選定しなければならない。しかしながら、ツェナーダイオードと検波用ダイオードとは構造、製造工程がことなり、常に、温度係数が打ち消し合うように製造することは困難である。このため、適切な組み合わせを得ることは困難であり、歩留まりの低下につながる。また、ツェナーダイオードに流れる電流による消費電力の増加も問題になる。また、上記特許文献2による従来技術では、正負の大きさの等しい電源が必要になることで、検波装置の複雑化、コストアップに繋がる。無線装置は、携帯電話、玩具等へ用途が拡大し、低コスト化も重要な課題となっている。また、電源電圧の変動がそのまま検波出力の変動となって現われてしまうという問題があった。本発明は、上述した課題を解決するために創案されたものであり、特別な部品を付加したり、正負の電源を用いることなく、精度良く温度補償を行うことができる電力検出装置を提供することを目的としている。上記目的を達成するために、本発明の電力検出装置は、高周波信号が入力される高周波入力端子に接続されたトランジスタからなる半波整流回路と、トランジスタとキャパシタからなり前記半波整流回路の整流信号を平滑化する平滑化回路と、1対のトランジスタからなり前記半波整流回路と平滑化回路とを接続し前記整流信号を平滑化回路に伝達する伝達回路と、前記半波整流回路、平滑化回路、伝達回路に電流を供給するトランジスタからなる定電流源とを有する第1の電力検出回路と、前記第1の電力検出回路と同一の回路構成で高周波入力端子が接地された第2の電力検出回路と、前記第1の電力検出回路による検波信号と第2の電力検出回路よる検波信号の差を取る引算回路とを備えたことを主要な特徴とする。本発明によれば、第1の電力検出回路は、高周波信号が入力される高周波入力端子、半波整流回路、平滑化回路、伝達回路、定電流源で構成されるとともに、主としてトランジスタによる回路構成としている。また、第2の電力検出回路は、前記第1の電力検出回路と同一の回路構成で高周波入力端子が接地されている構成である。このように、両者の回路特性は同じであり、入力信号のみが異なるので、第1の電力検出回路と第2の電力検出回路の差を引算回路で取ると、温度変化による信号の変動を精度良く取り除くことができる。また、従来のように、正負の電源も必要としないので、低コストで作製することができる。以下、図面を参照して本発明の一実施形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。構造に関する図面は模式的なものであり、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。まず、電力検出回路は、図1のように構成することができる。図1は、本発明の電力検出装置における電力検出回路の一例を示す回路図である。入力の高周波信号は、キャパシタ1を通過することにより、直流成分が除去される。この直流成分が除去された高周波信号VtはN型MOSのFET2aのゲートに入力される。FET2aはゲートとドレインが短絡されている。FET2aは、閾値電圧付近にバイアスされるようにトランジスタサイズ、電流値を設定する。FET2aのゲートに、負の信号が入力された場合には、FET2aのドレインには電流が流れないので、高周波信号Vtは、FET2aにより半波整流される。このように、FET2aで半波整流回路を構成している。A1における半波整流された信号VB1は、P型MOSのFET3a、3bの対を介して、N型MOSのFET2bに電流信号として現われる。P型MOSのFET3aのドレインとP型MOSのFET3bのドレインとが接続されており、FET3aのゲートとFET3bのゲートとが接続されている。FET3a及びFET3bのゲートは、FET2aのドレインに接続されている。FET4aによる定電流源があるため、FET3aのソースとFET3bのソースには、同じ大きさの電流ISが流れる。このため、半波整流された信号VB1は、FET3a側からFET3b側に伝達される。このように、FET3aとFET3bで伝達回路を構成する。FET2bのゲートとドレインは短絡されており、このゲート及びドレインはキャパシタ5を介して接地されているため、伝達回路によって伝達されてきた半波整流信号VB1の高周波分は、キャパシタ5により除去される。FET2bとキャパシタ5で平滑回路を構成する。このため、A2のポイントでは、高周波成分が除去された後のDC電圧VBが発生する。したがって、A3のポイントでは、FET2aに入力された高周波信号と、FET2bによって生成されたDC電圧VBとが重畳された出力信号VCが生成される。ここで、N型MOSのFET4は、定電流源を構成しているので、A3からは安定した電圧が取り出せる。VCの電圧を検出することにより、電力の検出を行うことができる。図2は、周波数1GHzの信号を、入力端子に入力したときに得られるVBとVCの出力電圧を示す。この入力信号は、最初はピーク値が0.5Vのパルス信号とし、0.5Vに0.1Vずつ加算したピーク値になるように変化させたものである。VCの電圧リップルが大きいが、後段にフィルタを配置することで除去可能である。図3は、図2のVB、VC電圧の温度特性を示す。VB、VCともに温度が上昇するにつれて、電圧が上昇していることがわかる。このように、温度によって検波出力となるVB、VCの電圧値が変化するために、正確な電力検出が行えない。したがって、温度変化分をキャンセルする必要がある。これを実現するために図4のように構成する。図4は図1の電力検出回路を2つ用いたものである。51aと51bが図1の電力検出回路に相当する。図1の電力検出回路と同じ構成については同じ符号を付している。電力検出回路51aは、全く図1の構成と同じである。一方、電力検出回路51bも図1の構成とほぼ同じである。電力検出回路51bについて簡単に説明する。直流成分を除去するためのキャパシタ11に、N型のFET12aのゲートが接続されており、FET12aのゲートとドレインは短絡されている。FET12aが半波整流回路を構成する。FET12aは、電力検出回路51aのFET2a同様、閾値付近にバイアスされるようにトランジスタサイズ、電流値を設定する。P型のFET13aのドレインとP型のFET13bのドレインとが接続されており、FET13aのゲートとFET13bのゲートとが接続されている。FET13a及びFET13bのゲートは、FET12aのドレインに接続されている。また、FET13a及びFET13bのドレインは、FET13a及びFET13bのドレインと接続されている。FET13aとFET13bで伝達回路を構成している。そして、P型のFET13a、13bの対を介して、N型のFET12bにリファレンス出力が現われる。FET12bのゲートとドレインは短絡されており、このゲート及びドレインはキャパシタ15を介して接地されている。FET12bとキャパシタ15とで平滑回路を構成する。一方、N型のFET6は、参照電流を作成するものであり、ドレイン端子に所定の電圧を加えることにより、参照電流を生成することができる。この参照電流に応じた一定の電流を流すのが、定電流源を構成するFET4、14である。FET4、14は、いずれもN型のFETで構成されており、FET4が電力検出回路51aの定電流源を、FET14が電力検出回路51bの定電流源を構成する。以上のように、電力検出回路51aと電力検出回路51bは、同じ種類のトランジスタとキャパシタ等によって構成されており、回路特性が同じであるため、温度が変動した場合の温度特性は、同様なものとなる。ここで、電力検出回路51aの入力には高周波信号が入力される。一方、電力検出回路51bのキャパシタ11の端子は接地されているので、電力検出回路51bは入力信号が0の状態である。すなわち、電力検出回路51bのリファレンス1、2には、温度変化による信号の変動成分のみが現われる。したがって、電力検出回路51aの検波出力1と電力検出回路51bのリファレンス1との差を取ることにより、温度変化による信号変動分を精度良くキャンセルすることができる。一方、電力検出回路51aの検波出力2と電力検出回路51bのリファレンス2との差を取ることでも、温度変化による信号変動分を精度良くキャンセルすることができる。以上のように構成することで、異なる素子の組み合わせを用いることなく、主としてトランジスタ例えばMOSFETの組み合わせの構成で温度補償を行うことができる。また、正負の電源を必要とせず、単一極性の電源例えば正電源のみで構成することができる。したがって、電力検出装置を通常のCMOSプロセスで作製することができるとともに、単一極性電源のみで構成することができるので、半導体集積化するときには、特に低コストな電力検出装置を得ることができる。図5に、図4の電力検出回路を用いた電力検出装置の構成例を示す。RF入力端子が高周波入力端子である。この端子とキャパシタ1との間に50Ωの抵抗を接地ラインとの間に配置し、広帯域な電力整合を実現している。電力検出部51は、図4で説明した電力検出回路51a、電力検出回路51bで構成されている。また、図4と同じ符号を付してる回路素子は、同じものを示す。電力検出回路51aの検波出力には、図1で説明したように、入力信号の高周波信号が加算されている。電力検出装置では、最終的にDC電圧出力を得る必要があるため、電力検出回路51aと引算回路52との間には、高周波成分除去のフィルタとしてキャパシタ56を信号ラインとGNDとの間に設けている。また、同様に、電力検出回路51bと引算回路52との間に、高周波成分除去のフィルタとしてキャパシタ57をリファレンス信号ラインとGNDとの間に設けるようにしても良い。また、参照電流生成部55は、図4のFET6を含む構成であり、FET6のドレインに基準電圧を供給するための回路、例えば電圧レギュレータ回路等も設けられている。引算回路52は、検波出力1又は検波出力2から出力される検波出力信号と、リファレンス1又はリファレンス2から出力されるリファレンス信号との差を取る回路である。オペアンプ52aのマイナス端子に入力された検波出力信号は、オペアンプ52aにより反転増幅されて、リファレンス信号とは極性が逆の信号となる。なお、オペアンプ52aに接続された抵抗の値を適宜設定することにより、オペアンプ52aの増幅率は1に設定される。次に、相互に極性が逆の検波出力信号とリファレンス信号がオペアンプ52bのマイナス端子に集まるが、温度変化による信号変動分は検波出力信号とリファレンス信号とで、ほぼ同じ大きさでかつ極性が逆になるため、この信号変動分はキャンセルされる。このようにして、温度変化による信号変動分が取り除かれたDC電圧がオペアンプ52bにより反転増幅されて出力される。引算回路52の出力はオペアンプ53により増幅され、バッファアンプ54により負荷をドライブする。バッファアンプ54の出力のDC電圧出力を検出する。本発明の図5の構成の電力検出装置により、DC電圧出力の温度依存性を調べたのが、図6である。RF入力には周波数2GHzの高周波信号を入力し、高周波信号の振幅は3Vとした。そして、環境温度を-45°C、-20°C、0°C、20°C、50°C、95°Cと変化させたときの高周波信号の入力電力とDC電圧出力との関係を求めた。図6の横軸は入力電力dBm、縦軸はDC出力電圧Vを示す。図6からわかるように、温度が-45°C、-20°C、0°C、20°C、50°C、95°Cと広範囲に変化させた場合、高周波信号の入力電力が小さいときには温度差による出力電圧の変動が見られないのはもちらんであるが、入力電力が大きいときでも、ほとんど温度差による出力電圧の変動が見られないことがわかる。このように、本発明の電力検出装置は、温度補償に優れていることがわかる。