"磁気フィルタを有する第2の磁気トンネル接合MTJに隣接する第1のMTJを含み、前記第2のMTJがプログラムされることを防止するために前記磁気フィルタが第1の磁束を吸収しつつ、前記第1の磁束を用いて前記第1のMTJが第1の論理状態にプログラムされる、メモリセル。前記第1の磁束の吸収は、前記磁気フィルタを飽和させ、かつ磁気的な遮断から磁気的な伝導への遷移を引き起こす、請求項1に記載のメモリセル。前記第1のMTJおよび前記第2のMTJは、所定の値よりも大きい第2の磁束により同時にプログラムされる、請求項1に記載のメモリセル。前記第1の磁束は前記所定の値よりも小さい、請求項3に記載のメモリセル。前記磁束は、前記第1のMTJおよび前記第2のMTJに接触せずに隣接するワード線を通る電流により発生される、請求項1に記載のメモリセル。前記第1のMTJおよび前記第2のMTJは、各々、前記ワード線に沿う電流の流れに直交する長軸に沿って広がる、請求項5に記載のメモリセル。前記磁気フィルタは、低い飽和保磁力の軟磁性素材である、請求項1に記載のメモリセル。前記第1のMTJおよび前記第2のMTJは、各々、上面の読出し線および下面のソース面に繋がれる、請求項1に記載のメモリセル。前記ソース面は、前記第1のMTJと前記第2のMTJの読出しを選択的に許可する選択装置に接続される、請求項8に記載のメモリセル。前記第1のMTJは、前記第2のMTJとは異なる抵抗を有する、請求項1に記載のメモリセル。前記第2のMTJのトンネル接合よりも大きい厚さを有する前記第1のMTJのトンネル接合に起因して、前記第1のMTJは、前記第2のMTJよりも大きな抵抗を有する、請求項10に記載のメモリセル。磁気フィルタを有する第2の磁気トンネル接合MTJに隣接する第1のMTJを提供するステップと、前記第2のMTJがプログラムされることを防止するために前記磁気フィルタが第1の磁束を吸収しつつ、前記第1の磁束を用いて前記第1のMTJを第1の論理状態にプログラムするステップとを含む、方法。磁気フィルタを有する第2の磁気トンネル接合MTJに隣接する磁気的伝導性スペーサを有する第1のMTJを含み、前記伝導性スペーサと前記磁気フィルタとは、各々、各MTJの上面と読出し線とに取り付けられ、前記読出し線によって、前記第1のMTJおよび前記第2のMTJから隔てられたワード線をさらに含み、前記第2のMTJがプログラムされることを防止するために、前記ワード線を通る所定の値よりも低い第1の電流によって発生された第1の磁束を前記磁気フィルタが吸収しつつ、前記第1の磁束を用いて前記第1のMTJが第1の論理状態にプログラムされる、メモリセル。詳細な説明本発明は、一般的にマルチビット不揮発性磁気メモリセルに関する。ソリッドステート不揮発性メモリは、フォームファクタをますます低下させる、信頼性の高いデータストレージとより速いデータ転送レートとを提供することを目的とした発展中のテクノロジーである。しかしながら、そのようなソリッドステートメモリは、低いセル密度と、大きなプログラミング条件に起因して、実用的なアプリケーションが限定され得る。データ記憶装置の大きさが小さくなるにつれ、大きなプログラミング条件は隣接するセルに対して安定性が下がる結果となり、これは、メモリセルの可読性と加筆性とを下げることに相当する。したがって、磁気フィルタを有する第2の磁気トンネル接合MTJに隣接する第1のMTJを有するメモリセルは、低減されたプログラミング条件との組合せにおいて、セル密度を増大させる。しきい値より低い磁束を通過させることにより第1のMTJが論理状態にプログラミングされつつ、第2のMTJがプログラミングされることを防ぐために第1の磁束を第2のMTJの磁気フィルタが吸収する。一方、しきい値よりも大きい磁束が通過すると、十二分に大きい磁束の存在下において磁気的に飽和した磁気フィルタに起因して、両方のMTJが論理状態にプログラムされる。それで、1つまたは両方のMTJを選択的にプログラムする能力に起因して、マルチビットおよびメモリ容量の増大が達成される。図1は、本発明のさまざまな実施例に従って構成および動作されるデータ記憶装置100の機能ブロック図を示す。データ記憶装置は、PCMCIAカードまたはUSB型外部メモリ装置などの携帯型不揮発性メモリ記憶装置を含むことが意図される。しかしながら、装置100のそのような特徴は、特定の実施例を説明する目的のためだけのものであり、特許請求の範囲に記載の主題を限定するものではない。装置100のトップレベルの制御は、プログラム可能な、または、ハードウェアベースのマイクロコントローラであり得る適切なコントローラ102によって実行される。コントローラ102は、コントローラインターフェイスI/F回路104とホストI/F回路106とを介してホスト装置と通信する。必要な命令、プログラミング、オペレーショナルデータなどのローカルストレージは、ランダムアクセスメモリRAM108とリードオンリメモリROM110とを介して供給される。バッファ112は、ホスト装置からの書込データとホスト装置に未転送のリードバックデータとを一時的に記憶する役目を果たす。114にて、メモリ空間は複数のメモリアレイ116アレイ0-Nで示されるを含むように示されるが、要求に応じて単一のアレイが用いられ得ることが理解されるであろう。各アレイ116は、選択された記憶容量の磁気MRAM半導体メモリのブロックを含む。コントローラ102とメモリ空間114との通信は、メモリMEMI/F118を介して調整される。要求に応じて、オンザフライでのエラー検出および訂正EDCエンコーディングおよびデコーディング動作が、EDCブロック120を手段としてデータ転送の間に実行される。限定されないが、いくつかの実施例において、図1に示されるさまざまな回路は、適切なカプセル化ハウジングおよび相互接続特徴明瞭にする目的で別には示されないを用いて1つ以上の半導体ダイの上に形成される単一のチップとして配置される。装置を作動させる入力電力は適切なパワーマネジメント回路122によって処理され、バッテリ、AC電力入力などの適切な電源から供給される。USB型のインターフェイスなどを用いることなどによって、ホストから装置100に電力が直接供給され得る。任意の数のデータストレージおよびロジカルブロックアドレッシングLBAなどの転送プロトコルが用いられ得、それによって、データは固定サイズのブロック512バイトのユーザデータにECC、スパーリング、ヘッダ情報などのためのオーバーヘッドバイトを加えたものなどで配置および記憶される。LBAを考慮してホスト命令が発行され、装置100は、データが記憶されるもしくは読出される関連した位置を識別および使用可能にするため、対応するLBAからPBA物理ブロックアドレスへの変換を実行し得る。図2は、図1のメモリ空間114の選択された局面の一般化された図を示す。データは、メモリセル124の行と列との配列として記憶され、さまざまな行ワードと列ビット線によってアクセス可能である。セルおよびセルへのアクセス線の実際の構成は、所与のアプリケーションの条件に依存するであろう。しかしながら、さまざまな制御線は、一般的に、個々のセルの書込値および読出値のそれぞれを選択的に利用可能におよび利用不可能にすることができるイネーブル線を含むことが理解されるであろう。制御ロジック126は、マルチラインバス経路128、130および132のそれぞれに沿って、データ、アドレッシング情報および制御/ステータス値を受信および転送する。XおよびYデコーディング電子回路134,136は、適切なセル124にアクセスするための適切なスイッチングおよび別の機能を提供する。書込回路138は、セル124にデータを書込むための書込動作を実行するように作動する電子回路要素を表し、読出回路140は、セル124からリードバックデータを取得するように対応して作動する。転送されたデータおよび他の値は、1つ以上のローカルレジスタ144を介してローカルにバッファされ得る。この点について、図2の電子回路は本質的に単なる例であり、任意の数の代替的な構成が、所与のアプリケーションの条件に依存して要求に応じて容易に採用され得ることが理解されるであろう。図3に示されるように、データは、それぞれのメモリセル124に書込まれる。一般的に、書込パワーソース146は、メモリセル124を所望の状態に設定するために必要な入力電流、電圧、磁化などの形としてなどを適用する。図3は、ビット書込動作の代表的な図に過ぎないことが理解され得る。書込パワーソース146、メモリセル124および参照ノード148の構成は、各セルに対して選択されたロジック状態の、論理状態の書込を可能にするように適切に操作され得る。以下に説明するように、いくつかの実施例においては、メモリセル124は、修正された磁気ランダムアクセスメモリMRAMの構成を取り、この場合、書込パワーソース146は、メモリセル124を介してグランドなどの適切な参照ノード148に接続された電流ドライバとして特徴付けられる。書込パワーソース146は、MRAMセルの付近を通るワード線を介して電流を供給する。ワード線からの磁束は、メモリセル124の磁気モーメントの方向を変更する磁場を生み出す。磁気モーメントの方向に応じて、セル124は、比較的低い抵抗RLまたは比較的高い抵抗RHのいずれかを取り得る。限定するものではないが、例示のRL値は、おおよそ100オームΩ程度の範囲にあり得、一方、例示のRH値は、おおよそ100KΩ程度の範囲にあり得る。これらの値は、あとの書込動作によって状態が変更されるときまでそれぞれのセルによって保持される。限定するものではないが、本例において、高抵抗値RHはセル124による論理1の記憶を示し、低抵抗値RLは論理0の記憶を示す。各セル124によって記憶された論理ビット値は図4によって示されたような態様で求められる。書込パワーソース150が、適切な入力たとえば選択された書込電圧をメモリセル124に適用する。セル124を流れる書込電流IRの大きさは、セルの抵抗それぞれRLまたはRHの関数となる。メモリセルでの電圧降下電圧VMCは、比較器検知増幅器154の正の入力によって経路152を介して検知される。適切な参照電圧参照VREFなどが、参照ソース156から比較器154の負-の入力に供給される。電圧参照VREFは、セルの抵抗がRIに設定されたときにメモリセル124での電圧降下VMCがVREFの値よりも低くなるようにさまざまな実施例から選択され得る。このようにして、比較器154の出力電圧レベルは、メモリセル124によって記憶された論理ビット値0または1を示す。図5は、一般的に、本発明のさまざまな実施例に従う不揮発性メモリセル160を示す。第1の磁気トンネル接合MTJ162は、ソース面166上において第2のMTJと隣接するように配置される。第1のMTJ162と第2のMTJ164とは、それぞれ、磁気的伝導性スペーサ層170と磁気フィルタ172とによって読出線168に取付けられる。伝導性スペーサ層170は、ワード線174を通る電流に対応する磁束が、所定の論理状態の第1のMTJ162の強磁性自由層176をプログラムすることができるように構成される。動作中、所定の値の電流およびワード線174を通る方向は、自由層176の磁化方向を設定する磁束を生み出し、それは、磁気的固定層178に関する論理状態として読出され得る。電流が所定のしきい値より低い場合、磁気フィルタ172は、磁束を吸収し、第2のMTJ164の磁気自由層180をシールドし、いかなるプログラミングも防ぐ。別の面では、所定のしきい値よりも大きい電流は、磁気フィルタ172を飽和させ、磁気フィルタ172を、磁気的絶縁素材から、磁束に自由層180を貫通させ、論理状態をプログラムすることを可能にする伝導性素材に転換させる。図5に示される、隣接するMTJ162および164を有するメモリセル160の構造物は、ワード線174を通る電流の強さに依存して、1つまたは両方のMTJの論理状態の選択的なプログラミングを可能にする。トランジスタおよび/またはダイオードなどの選択装置のアクチベーションに伴って、読出線168からソース面166へMTJ162および164を通過する読出電流により、プログラムされた論理状態があとで読出され得る。MTJ162および164の両方が同じ読出線168およびソース面166に取付けられているため、各MTJ162および164の論理状態を判定するために、読出電流はさまざまな態様で同時に読取られ得る。理解されるように、それぞれのMTJ162および164の固定層178および184は、反強磁性AFM素材、合成反強磁性構造などの層の積層、または、所定のしきい値よりも大きい磁束または所定のしきい値よりも小さい磁束のいずれの存在下においても予め設定された磁化を維持する、磁気自由層に連結されたAFMなどの層の組合せなどの単一の層であり得る、各MTJ162および164は、固定層178および自由層176とは別の磁気抵抗性トンネル接合186を用いてさらに構成され得る。メモリセル160は図5に示される構成に限定されないが、いくつかの実施例において、ワード線174は、各MTJ162および164の長手方向の軸に垂直な軸に沿って延びる。MTJのさまざまな構成および磁束の方向の一例は、別の例示のメモリセルの一部の作動図を示す図6においてさらに与えられる。セル190は、磁気抵抗効果を許容するトンネル接合200によって隔てられた磁気自由層196および固定層198を各々が有する2つのMTJ192および194を有する。MTJ192および194は、それぞれ、底面においてソース面202に連結され、上面において、磁気伝導性スペーサ206および磁気フィルタ208を用いて読出線204に連結される。ワード線210を流れる所定の値より低い電流の流れは、ワード線210を取囲み、磁気フィルタを磁気的に飽和させる一方で、第1のMTJ192の自由層196の所定の磁化を設定する磁束212を生み出す。いくつかの実施例において、磁気フィルタ208は、第2のMTJ194の自由層196に磁束212が到達するのを妨げる一方で、磁気的に飽和するまで磁束212をフィルタ208が吸収することを可能にする低い飽和保磁力を示す軟磁性素材である。所定の値よりも大きい電流の通過は、磁気フィルタ208を飽和させ、MTJ192および194の両方の自由層196に対して磁化を設定する磁束214を与える。そのようにして、ワード線210を通る電流の大きさを制御することにより、個別にまたは集合的に、MTJ192および194の各々に対する磁化および対応する論理状態を選択的にプログラムすることができる。MTJ192および194の一方または両方に対する磁化をプログラムすることができる能力は、単一のメモリセルにおける複数のビットの効率的なプログラミングを可能にする。図6は、ワード線210の周りを時計回り方向に回転する磁束を示すが、図6において示される磁束と比較して反対方向に回転し、自由層196において逆の磁化を設定する磁束を発生させる反時計回り方向に、電流がワード線210を流れることができるため、そのような方向は限定されない。しかしながら、図7において示されるように、発生された磁束とさまざまなやり方で相互に作用するように、MTJ192および194の物理的な方向は修正され得る。図7は、一般的に、ワード線226と垂直な軸に沿って広がる、第1のMTJ222および第2のMTJ224が広がる例示のメモリセル220の等角図を示す。すなわち、ワード線226およびワード軸228を流れる電流に対応する磁束は、各MTJ222および224の長軸230と平行に進む。さらに磁束は、図7に示される方向から90°オフセットしてMTJ222および224が配置された場合よりも長い時間各MTJの自由層232と接触する。ワード線226に対して長軸230が垂直となるようにMTJ222および224を方向付けることにより、最大の大きさの磁束が自由層232に分け与えられ、プログラミング効率が向上する。MTJ222および224の構成は、さらにプログラミング効率を向上する異なる飽和保磁力および抵抗を与えるように修正され得る。異なる作動特性はさまざまな態様で達成され、そのいずれも必要とはされず限定されない。そのような態様の1つは、MTJ222および224の固定層と自由層とを隔てるトンネル接合234の厚さを調整することによるものである。トンネル接合の厚さを増やすことによりMTJに抵抗が与えられ、セル220の磁気ビット間の縮退をもたらす。さらに、MTJの所定の磁束値を変化させるなどの作動条件、作動様式を変化させ、さらに効率のよい読出およびプログラミングを可能にするために、トンネル接合の素材も変更され得る。たとえば、第1のMTJ222をプログラムする磁束だけを低減することができるように、第1のMTJ222のトンネル接合は、第2のMTJ224のトンネル接合よりも小さくてもよい。要求された磁束におけるそのような低減は、より小さな電流とより小さい量のエネルギを用いたプログラミングに繋がる。速い読出時間および低い必要読出電流などのさまざまなMTJの読出特性を達成するために、セル220はさらに調整され得る。MTJ222とMTJ224とを結合するソース面238に取付けられた選択装置236は、セル220の読出に影響を与える多数の調整可能なパラメータを提供するように構成され得る。選択装置236の大きさは選択電圧を含み、全体的な電流容量は、最適な能力を提供できるようにMTJ222および224の読出を調整するために、要求に応じて調整され得る。図5~7のメモリセルとともに用いられることができる例示のセルプログラミングルーチン240のフローチャートが図8に示される。ルーチン240は、セル342によって図示されたように、一方は磁気伝導性スペーサ層を有し他方は磁気フィルタを有する少なくとも2つの隣接するMTJを有するメモリセルを提供することから始まる。上述したように、磁気フィルタは、磁束を吸収し、磁気的遮断から磁気的伝導に変化する軟磁性素材であり得る。ルーチンは、MTJに対する望ましい論理状態が判定される決定244に進む。2つ以上のMTJは任意の数のプログラム可能なビットと結果として得られる論理状態の組合せを与えることができる一方で、2つのMTJは、4つの論理状態の組合せ01,11,10および00を可能にする。11または01の論理状態の組合せの判定は、セル346において示されたように、所定のしきい値より大きい正の電流がワード線を通るステップ246に進む。ワード線におけるそのような正の電流は、磁気フィルタを飽和させ両方のMTJの自由層を1の論理状態にプログラムするのに十分に大きい磁束を発生させる。11の組合せが望まれる場合、ルーチンは、別のメモリセルに関する決定244に戻り得る。そうでなければ、ルーチンは、磁気フィルタの所定のしきい値よりも低い負の電流が、磁気フィルタによって第2のMTJの自由層から遮断される磁束を生み出すようにワード線を通るステップ248に進む。理解され得るように、正および負の電流の使用は、ワード線を通る電流の方向に厳格に関連し、電流が負の値を有することはけっして必要とされない。セル348によって示されるように、負の電流および対応する負の磁束は、単に、正の電流および磁束に対して反対方向に流れるものにすぎない。ルーチン240は、異なるメモリセルに向かって進み再開し得る、あるいは、ステップ248のあとにおいて異なる論理状態の組合せに再プログラムされるように、ステップ242において与えられたセルと同じセルが決定244に戻り得る。00または10が望まれる組合せである場合は、ルーチン240は、ステップ244から、両方のMTJを0の論理状態にプログラムするために、セル350において示されるように、負の電流および対応する磁束が誘発されるステップ250に進む。所定のしきい値よりも低い正の電流のさらなる通過は、セル352において示されるように、磁気フィルタが第2のMTJを磁束から遮断する一方で第1のMTJを1の論理状態にプログラムするためにステップ252において実行される。プログラミングルーチン240は、図8に示されるステップおよび対応する例示のメモリセルに限定されない。さまざまなステップが変更されたり省略されたりする一方で新しいステップが要求に応じて追加され得る。たとえば、論理状態は継続的にプログラムされかつ再プログラムされるため、決定244は、同じメモリセルに対して無限の回数繰返され得る。別の変形例において、負の電流が1の論理状態を生じさせ、負の状態が0の論理状態をプログラムするように、全ての正および負の電流の規定が逆にされる。当業者により理解されるように、ここで説明された様々な実施例は、メモリセルプログラミングおよび読出し効率の両方において利点を与える。メモリセル内の2つのビットを同時に読み出す能力は、結果的に、要求される読出し電流を小さくする。さらに、ビットのうちの1つを選択的にプログラムする能力は、データ容量を増加させつつ、プログラミング電流を小さくできる。しかしながら、ここで考察された様々な実施例は、多くの可能性のあるアプリケーションを含み、特定の電子媒体の分野またはデータ記憶装置に限定されないことが理解される。上述の説明において本発明の様々な実施例の多く特性および利点が、構造の詳細および発明の様々な実施例の機能とともに説明されたが、この詳細な説明は説明のためだけのものであり、詳細、特に、構造の事項および部品の配置において、本発明の本質の範囲内で、添付の特許請求の範囲において表現される単語の広い一般的な意味によって示される全ての範囲での本発明の本質の範囲内において変更がなされ得る。"