経時的に変化する入力電圧を入力し、その入力電圧のピーク電圧とボトム電圧のうちの一方を保持するホールド回路であり、入力電圧を入力する電圧入力端子と、保持している保持電圧を出力する電圧出力端子と、基準電圧に接続する基準電圧端子と、オペアンプと、整流回路と、コンデンサと、抵抗回路と、電圧発生回路と、を備えており、オペアンプと整流回路と電圧出力端子が、その順序で直列に接続されており、コンデンサは、一端が整流回路と電圧出力端子との接続点に接続されており、他端が基準電圧端子に接続されており、抵抗回路は、一端が接続点に接続されており、電圧発生回路は、第1端子が接続点に接続されており、抵抗回路の他端と電圧発生回路の第2端子とが接続されており、オペアンプは、一方の入力端子が電圧入力端子に接続されており、他方の入力端子が接続点に接続されており、その出力端子が整流回路に接続されており、電圧発生回路は、第1端子に入力される保持電圧から変化させたオフセット電圧を生成して第2端子に出力するように構成されていることを特徴とするホールド回路。所定電圧を生成する生成回路をさらに備え、電圧発生回路は、保持電圧から所定電圧を減ずることまたは保持電圧に所定電圧を加えることによってオフセット電圧を生成することを特徴とする請求項1に記載のホールド回路。生成回路は、接続点と基準端子との接続経路上に配置される第1ダイオードをさらに備えており、第1ダイオードは、一端が接続点に接続されており、第1ダイオードは、順方向の印加電圧が印加される向きで配置されており、第1ダイオードの他端は、抵抗回路の他端に接続されていることを特徴とする請求項2に記載のホールド回路。生成回路は、第1分圧回路をさらに備えており、第1分圧回路の一端が第1ダイオードの他端に接続されており、第1分圧回路の他端が電圧出力端子に接続されており、第1圧回路の中間端子が抵抗回路の他端に接続されていることを特徴とする請求項3に記載のホールド回路。第1ダイオードは、ゲート端子とドレイン端子とが共通接続されたMOSトランジスタであることを特徴とする請求項3または4に記載のホールド回路。電圧発生回路は、第2分圧回路をさらに備えており、第2分圧回路の一端が基準電圧端子に接続されており、第2分圧回路の他端が電圧出力端子に接続されており、第2圧回路の中間端子が抵抗回路の他端に接続されていることを特徴とする請求項1に記載のホールド回路。抵抗回路は第2ダイオードであり、第2ダイオードは、順方向の印加電圧が印加される向きで配置されており、印加電圧の大きさが、第2ダイオードのしきい値電圧以下となるように構成されていることを特徴とする請求項1ないし6の何れか1項に記載のホールド回路。基準電圧は接地電圧であり、整流回路はオペアンプから接続点に向かう方向に順方向となるように配置されており、オペアンプの非反転入力端子が電圧入力端子に接続されており、オペアンプの反転入力端子が接続点に接続されており、電圧発生回路は、保持電圧を所定電圧だけ減少させたオフセット電圧を出力することを特徴とする請求項1ないし7の何れか1項に記載のホールド回路。基準電圧は電源電圧であり、整流回路は接続点からオペアンプに向かう方向に順方向となるように配置されており、オペアンプの非反転入力端子が電圧入力端子に接続されており、オペアンプの反転入力端子が接続点に接続されており、電圧発生回路は、保持電圧を所定電圧だけ増加させたオフセット電圧を出力することを特徴とする請求項1ないし7の何れか1項に記載のホールド回路。ピークホールド回路510では、ホールド期間T2における電圧V4の低下傾きは、コンデンサCの放電速度によって決まる。また、コンデンサCの放電速度は、コンデンサCと抵抗Rによって定まる時定数に依存する。ここで、ピークホールド回路510の電圧入力端子P1に低い周波数帯域の信号が入力される場合には、ホールド期間T2における電圧V4の低下傾きを小さくする必要がある。すると、コンデンサCの放電速度を低下させるために、時定数を大きくする必要が生じ、その結果抵抗Rを大きくする必要が生じる。しかし、ピークホールド回路510を集積回路内に形成する場合には、集積回路内に大きな抵抗を形成することには限界があるため、電圧V4の低下傾きを小さくする範囲にも限界が生じる。すなわち、従来のピークホールド回路510は、ホールド期間中における保持電圧のリセット傾きの大きさを良好に調整することができない。また、上記の問題はボトムホールド回路でも生じる。即ち、ボトムホールド回路において、ホールド期間T2における電圧V4の上昇傾きを小さくする範囲に限界が生じるため、保持電圧のリセット傾きの大きさを良好に調整することができない。本願は上記の課題を解決する。すなわち本願は、ホールド期間中における保持電圧の下降傾きまたは上昇傾きの大きさを良好に調整することができるホールド回路を提供することを目的としている。本願は、経時的に変化する電圧を入力し、その電圧のピーク電圧またはボトム電圧を保持するホールド回路に具現化される。本開示のホールド回路は、入力電圧を入力する電圧入力端子と、保持している保持電圧を出力する電圧出力端子と、基準電圧に接続する基準電圧端子と、オペアンプと、整流回路と、コンデンサと、抵抗回路と、電圧発生回路と、を備えている。オペアンプと整流回路と電圧出力端子が、その順序で直列に接続されている。コンデンサは、一端が整流回路と電圧出力端子との接続点に接続されており、他端が基準電圧端子に接続されている。抵抗回路は、一端が接続点に接続されている。電圧発生回路は、第1端子が接続点に接続されている。抵抗回路の他端と電圧発生回路の第2端子とが接続されている。オペアンプは、一方の入力端子が電圧入力端子に接続されており、他方の入力端子が接続点に接続されており、その出力端子が整流回路に接続されている。電圧発生回路は、第1端子に入力される保持電圧から変化させたオフセット電圧を生成して第2端子に出力するように構成されている。上記したホールド回路では、コンデンサが保持する保持電圧が電圧出力端子へ出力される。コンデンサには、整流回路がオン導通している間は、ホールド回路へ入力される入力電圧がそのまま印加されて、電荷が蓄積または放電されていく。整流回路がオフ非導通になると、コンデンサに蓄積された電荷がそのまま保持される。そのため、ホールド回路へ入力される電圧が変動しても、ホールド回路はコンデンサが保持している保持電圧を出力する。また、整流回路がオフ非導通の期間では、コンデンサに蓄えられている電荷は、抵抗回路を介して充電または放電される。このときの充電速度または放電速度は、抵抗回路とコンデンサとによって決定される時定数が大きくなるほど、また、抵抗回路の両端の電位差が小さくなるほど、遅くなる。例えば、従来のホールド回路などでは、コンデンサの両端に印加される電位差および抵抗回路の両端に印加される電位差は、保持電圧接続点の電圧と基準電圧との電位差とされる。この場合に、充放電速度を遅くするには、時定数を大きくするために、抵抗回路の抵抗値を大きくする必要がある。しかし、ホールド回路を集積回路内に形成する場合には、専有面積等の制限により抵抗値の大きさに限界があるため、充放電速度を遅くする程度にも限界が存在する。一方、上記したホールド回路では、コンデンサの両端に印加される電位差が保持電圧と基準電圧との電位差とされる一方で、抵抗回路の両端に印加される電位差は、保持電圧とオフセット電圧との電位差とされる。これにより、抵抗回路の両端に印加される電位差を従来よりも小さくすることができるため、抵抗回路の抵抗値を大きくすることなく、充放電速度を小さくすることができる。よって、ホールド回路を集積回路内に形成する場合においても、充放電速度を良好に調整することが可能となる。また、上記したホールド回路では、保持電圧を基準として、保持電圧を所定電圧だけ減少または増加させることでオフセット電圧を生成している。これにより、保持電圧が変化する場合においても、抵抗回路の両端の電位差を常に一定の電圧値に維持することができる。よって、保持電圧の大きさに関わらず、保持電圧の上昇傾きまたは低下傾きを一定にすることができるため、安定した特性を得ることが可能となる。本開示のホールド回路は、所定電圧を生成する生成回路をさらに備えていることが好ましい。電圧発生回路は、保持電圧から所定電圧を減ずることまたは保持電圧に所定電圧を加えることによってオフセット電圧を生成する。生成回路は、保持電圧を用いることなく、所定電圧を生成することができる。そして、所定電圧を保持電圧から減ずることまたは加えることによってオフセット電圧を生成している。よって、保持電圧が変動する場合にも、保持電圧から常に所定電圧分だけ低いまたは高い電圧に、オフセット電圧を維持することができる。これにより、抵抗回路の両端の電位差を常に一定の所定電圧に維持することができるため、保持電圧の上昇傾きまたは低下傾きを一定にすることができる。本開示のホールド回路の生成回路は、接続点と基準端子との接続経路上に配置される第1ダイオードをさらに備えていることが好ましい。第1ダイオードは、一端が接続点に接続されている。第1ダイオードは、順方向の印加電圧が印加される向きで配置されている。第1ダイオードの他端は、抵抗回路の他端に接続されている。これにより、保持電圧を、ダイオードの順方向電圧の分だけ減少または増加させることができる。そして、ダイオードは、一般的に、順方向電圧降下が一定になる特定を有している。よって、保持電圧から常に所定電圧分だけ低いまたは高い値を有するオフセット電圧を、生成することが可能となる。本開示のホールド回路の生成回路は、第1分圧回路をさらに備えていることが好ましい。第1分圧回路の一端が第1ダイオードの他端に接続されている。第1分圧回路の他端が電圧出力端子に接続されている。第1圧回路の中間端子が抵抗回路の他端に接続されている。これにより、保持電圧から常にダイオードの順方向電圧分だけ低いまたは高い値を有する電圧を生成し、その電圧を第1分圧回路でさらに分圧することで、保持電圧を所定電圧だけ減少または増加させることができる。これにより、所定電圧の値を、ダイオードの順方向電圧よりも小さな任意の値に調整することが可能となる。本開示のホールド回路の第1ダイオードは、ゲート端子とドレイン端子とが共通接続されたMOSトランジスタであることが好ましい。ゲート端子とドレイン端子とが共通接続されたMOSトランジスタは、ダイオードとして作用する。そして、一般的に、ダイオードとして作用するMOSトランジスタの方が、ダイオード素子よりも、環境温度変化に対する特性の変化量が小さい。これにより、ホールド回路の温度特性をより良好とすることが可能となる。本開示のホールド回路の電圧発生回路は、第2分圧回路をさらに備えていることが好ましい。第2分圧回路の一端が基準電圧端子に接続されている。第2分圧回路の他端が電圧出力端子に接続されている。第2圧回路の中間端子が抵抗回路の他端に接続されている。これにより、保持電圧を所定電圧だけ減少または増加させたオフセット電圧を生成することができる。また、保持電圧が変動する場合にも、保持電圧から略所定電圧分だけ低いまたは高い電圧に、オフセット電圧を維持することができる。本開示のホールド回路の抵抗回路は、第2ダイオードであることが好ましい。第2ダイオードは、順方向の印加電圧が印加される向きで配置されている。印加電圧の大きさが、第2ダイオードのしきい値電圧以下となるように構成されている。ダイオードへの印加電圧がダイオードのしきい値電圧以下である場合には、ダイオードは高抵抗として作用する。よって、高抵抗として作用するダイオードを用いて抵抗回路を作成する方が、抵抗素子を用いて抵抗回路を作成する場合に比して、同一抵抗値を有する抵抗回路をより小さな面積で作成することができる。よって、ホールド回路の専有面積をより小さくすることが可能となる。本開示のホールド回路では、基準電圧は接地電圧であり、整流回路はオペアンプから接続点に向かう方向に順方向となるように配置されており、オペアンプの非反転入力端子が電圧入力端子に接続されており、オペアンプの反転入力端子が接続点に接続されており、電圧発生回路は、保持電圧を所定電圧だけ減少させたオフセット電圧を出力することが好ましい。整流回路は、オペアンプから接続点に向かう方向に順方向となるように配置されている。よって、整流回路がオン導通している間は、コンデンサに電荷が蓄積されるため、ピークホールド回路として作用する。また、電圧発生回路は、保持電圧を所定電圧だけ減少させたオフセット電圧を出力する。よって、整流回路がオフ非導通の期間では、コンデンサに蓄えられている電荷は、抵抗回路を介して放電される。そして、抵抗回路の両端に印加される電位差を従来よりも小さくすることができるため、放電速度を小さくすることができる。本開示のホールド回路では、基準電圧は電源電圧であり、整流回路は接続点からオペアンプに向かう方向に順方向となるように配置されており、オペアンプの非反転入力端子が電圧入力端子に接続されており、オペアンプの反転入力端子が接続点に接続されており、電圧発生回路は、保持電圧を所定電圧だけ増加させたオフセット電圧を出力することが好ましい。整流回路は、接続点からオペアンプに向かう方向に順方向となるように配置されている。よって、整流回路がオン導通している間は、コンデンサから電荷が放出されるため、ボトムホールド回路として作用する。また、電圧発生回路は、保持電圧を所定電圧だけ増加させたオフセット電圧を出力する。よって、整流回路がオフ非導通の期間では、コンデンサには、抵抗回路を介して電荷が蓄積される。そして、抵抗回路の両端に印加される電位差を従来よりも小さくすることができるため、充電速度を小さくすることができる。本開示の技術によると、保持電圧のリセット時の上昇傾きまたは低下傾きを良好に調整することができるホールド回路を提供することができる。以下に説明する実施例の主要な特徴を最初に整理する。特徴1生成回路は抵抗ブリッジ回路である。電圧発生回路は、抵抗ブリッジ回路で生成された所定電圧を差動増幅することによってオフセット電圧を生成する。特徴2所定電圧を生成する生成回路は、基準電圧発生回路である。電圧発生回路は、加算器をさらに備える。加算器は、保持電圧から所定電圧を減ずることまたは保持電圧に所定電圧を加えることによってオフセット電圧を生成する。図面を参照して以下に実施例を詳細に説明する。図1に、ホールド回路10の回路図を示す。なお、ホールド回路10は、入力電圧の極大値をホールドする回路である。ホールド回路10は、入力端子20と、第1出力端子22と、第2出力端子23と、接地して用いる基準電圧端子24と、オペアンプ30および38と、ダイオード32と、コンデンサ36と、抵抗R0と、電圧発生回路50と、を備えている。入力端子20には、アナログ信号である入力電圧V20が入力される。第1出力端子22からは、出力電圧V22が出力される。第2出力端子23からは、後述するオフセット電圧V23が出力される。オペアンプ30と、ダイオード32と、オペアンプ38と、第1出力端子22は、その順序で直列に接続されている。ダイオード32、コンデンサ36、抵抗R0、オペアンプ38は、接続点26で互いに接続されている。オペアンプ30の非反転入力端子30bは、入力端子20に接続されている。オペアンプ30の反転入力端子30aは、接続点26に接続されている。ダイオード32のアノードはオペアンプ30の出力端子30cに接続され、カソードは接続点26に接続されている。ダイオード32がオンしているダイオード32のアノードとカソードが導通しているときには、反転入力端子30aの電圧と非反転入力端子30bの電圧は等しいイマジナリショート。そのため、ダイオード32がオンしているときには、ダイオード32の順方向電圧およそ0.7Vの分だけ、出力端子30cの電圧は非反転入力端子30bの電圧よりも大きい。コンデンサ36の一端が接続点26に接続されており、他端が基準電圧端子24に接続されている。そのため、コンデンサ36には、ダイオード32のカソードの電圧に応じた電荷が蓄積される。抵抗R0は、接続点26と第2出力端子23との間に接続されている。抵抗R0によって、コンデンサ36に蓄積されている電荷が第2出力端子23側へ放出される。よって抵抗R0は、コンデンサ36が保持している電圧を除々に低下させる、リセット回路と評価することもできる。オペアンプ38の非反転入力端子38bは、接続点26に接続されている。オペアンプ38の出力端子38cは、第1出力端子22に接続されている。オペアンプ38では、その反転入力端子38aが出力端子38cに接続されている。そのため、オペアンプ38はインピーダンス変換回路として機能し、出力端子38cの電圧を非反転入力端子38bの電圧に一致させている。また、出力端子38cと非反転入力端子38bの間は高抵抗であり、実質的に絶縁されている。出力端子38cに電流が流れても、非反転入力端子38bの電圧が低下することはなく、コンデンサ36に蓄えられた電荷がオペアンプ38を通して放電することがない。また、電圧発生回路50は、分圧回路51と、ダイオード52と、オペアンプ54と、接地して用いる基準電圧端子56と、抵抗R3と、を備えている。ダイオード52のアノードは、出力端子38cおよび第1出力端子22に接続されている。ダイオード52のカソードは、接続点53において、オペアンプ54の非反転入力端子54bおよび抵抗R3の一端に接続されている。抵抗R3の他端は、基準電圧端子56に接続されている。分圧回路51は、抵抗R1およびR2を備えている。抵抗R1の一端が、オペアンプ38を介して接続点26に接続されるとともに、第1出力端子22に接続されている。抵抗R2の一端がオペアンプ54の出力端子54cに接続されている。抵抗R1とR2の中間接続点58が、第2出力端子23および抵抗R0の他端に接続されている。オペアンプ54の反転入力端子54aは、出力端子54cに接続されている。よって、オペアンプ54はインピーダンス変換回路として機能する。なお、ダイオード52のアノードは、電圧発生回路50の第1端子とみなすことができる。また、中間接続点58は、電圧発生回路50の第2端子とみなすことができる。図2を参照し、ピーク電圧のホールド回路10の動作を説明する。図2は、ホールド回路10の動作波形図である。グラフの横軸は時間経過を示し、縦軸は電圧を示している。入力電圧V20は、ホールド回路10の入力端子20の電圧を示している。出力電圧V22は、ホールド回路10の第1出力端子22の電圧を示している。オフセット電圧V23は、ホールド回路10の第2出力端子23の電圧を示している。オフセット電圧V23は、電圧発生回路50によって生成される電圧である。出力電圧V30cは、オペアンプ30の出力端子30cの電圧を示している。保持電圧V26は、接続点26の電圧であり、コンデンサ36の出力電圧と等しい。なお、出力電圧V22は、保持電圧V26と等しい電圧である。更新期間T1での動作について説明する。更新期間T1では、入力電圧V20が増加していく。入力電圧V20の増加に伴って、オペアンプ30の出力電圧V30cも増加する。但し、出力電圧V30cは、ダイオード32の順方向電圧Vfおよそ0.7Vの分だけ、入力電圧V20よりも大きい。オペアンプ30から出力される出力電圧V30cが増加すると、ダイオード32がオンし、入力電圧V20に応じた電荷が、コンデンサ36に蓄積される。接続点26の保持電圧V26は、入力端子20の入力電圧V20に等しい。また、第1出力端子22の出力電圧V22は、保持電圧V26に等しい。そのため、出力電圧V22は、入力電圧V20と等しく増加する。また電圧発生回路50において、ダイオード52がオンした状態となる。ダイオードは、一般的に、順方向電圧降下が一定になる特定を有している。よって、接続点53の電圧V53は、出力電圧V22を基準として、出力電圧V22からダイオード52の順方向電圧典型的には0.7Vの分だけ低下した値とすることができる。そして、接続点53の電圧は、インピーダンス変換回路として機能するオペアンプ54を介して、分圧回路51の一端に入力される。よって、分圧回路51では、出力電圧V22と電圧V53との間で分圧が行われる。分圧後の電圧は、オフセット電圧V23として、分圧回路51の中間接続点58から出力され、第2出力端子23および抵抗R0の一端に入力される。これにより、出力電圧V22からダイオード52の順方向電圧分だけ常に低い値を有する電圧V53を生成し、電圧V53を分圧回路51でさらに分圧することで、出力電圧V22を所定電圧Vpだけ低下させたオフセット電圧V23を生成することができる。よって図2に示すように、オフセット電圧V23は、出力電圧V22から常に所定電圧Vpだけ低い値を有して、出力電圧V22に追従するように変化する。なお、所定電圧Vpの値は、抵抗R1とR2の比によって任意の値に定めることが可能である。ホールド期間T2での動作について説明する。ホールド期間T2では、入力端子20の入力電圧V20が一旦減少し、再び増加している。接続点26の保持電圧V26は、更新期間T1からホールド期間T2に切換わる時点での電圧が維持される。そのため、ダイオード32に逆方向電圧が印加され、ダイオード32がオフ状態非導通状態となる。よって、コンデンサ36に蓄積されている電荷が、オペアンプ30によって放出されることがない。また、オペアンプ30から出力される出力電圧V30cは、非反転入力端子30bに入力される入力電圧V20の低下に伴って、接地電圧にまで低下する。また、ダイオード32がオフの期間では、コンデンサ36に蓄えられている電荷は、抵抗R0を介して第2出力端子23側へ放電される。よって、コンデンサ36から抵抗R0を介して第2出力端子23側へ、電流Imが流れる。ここで、抵抗R0の両端に印加される電位差は、保持電圧V26とオフセット電圧V23との電位差であるため、所定電圧Vpである。すると、電流Imは、下式1で求められる。Im=Vp/R0式1これにより図2に示すように、出力電圧V22は、更新期間T1からホールド期間T2に切換わった時の電圧値から除々に低下する。また、出力電圧V22は、入力電圧V20の変動の影響を受けない。更新期間T3での動作について説明する。更新期間T3は、入力端子20の入力電圧V20が、接続点26の保持電圧V26を超えた時に開始される。そして、入力端子20の入力電圧V20が、増加する傾向から低下する傾向に変わるまで続く。更新期間T3では、ダイオード32がオンし、コンデンサ36に電荷が蓄積される。その結果、第1出力端子22の出力電圧V22が増加する。ホールド期間T4での動作について説明する。ホールド期間T4では、ホールド回路10の入力端子20の入力電圧V20が減少している。このときに、ホールド期間T2に関して詳述した動作によってダイオード32がオフするので、コンデンサ36に蓄積されている電荷はオペアンプ30を介しては放電されない。また、コンデンサ36に蓄えられている電荷は、抵抗R0を介して第2出力端子23側へ放電される。その結果、出力電圧V22は、更新期間T3からホールド期間T4に切換わった時の電圧値から除々に低下する。実施例1に係るホールド回路10により得られる効果を説明する。ホールド回路10では、ホールド期間T2およびT4において、コンデンサ36に蓄積されている電荷が抵抗R0を介して第2出力端子23側へ放電される。このときの放電速度は、抵抗R0の抵抗値とコンデンサ36の容量値とによって決定される時定数が大きくなるほど、また、抵抗R0の両端の電位差が小さくなるほど、小さくなる。例えば、図8に示す従来のピークホールド回路510では、コンデンサCの両端に印加される電位差および抵抗Rの両端に印加される電位差は、保持電圧接続点P4の電圧と接地電圧との電位差とされる。この場合に、コンデンサCから抵抗Rを介して行われる放電の速度を遅くするには、時定数を大きくするために、抵抗Rの抵抗値を大きくする必要がある。しかし、ピークホールド回路510を集積回路内に形成する場合には、抵抗値の大きさに限界があるため、放電速度を遅くする程度にも限界が存在する。一方、本願の実施例1に係るホールド回路10では、コンデンサ36の両端に印加される電位差が保持電圧V26と接地電圧との電位差とされる一方で、抵抗R0の両端に印加される電位差は、保持電圧V26とオフセット電圧V23との電位差すなわち、所定電圧Vpとされる。これにより、抵抗R0の両端に印加される電位差を、従来のピークホールド回路510よりも小さくすることができるため、抵抗R0の抵抗値を大きくすることなく、コンデンサ36の放電速度を小さくすることができる。よって、ホールド回路を集積回路内に形成する場合においても、放電速度を良好に調整することが可能となる。例えば、ホールド回路の出力電圧が4.0Vであり、所定電圧Vpが10mVである場合を考える。従来のピークホールド回路510図8では、抵抗Rの両端に4.0Vが印加される。一方、実施例1のホールド回路10図1では、抵抗R0の両端に10mVが印加される。前述のように、コンデンサの放電速度は、抵抗R0の両端の電位差が小さくなるほど、小さくなる。よって、実施例1のホールド回路10では、従来のピークホールド回路510に比して、放電速度を1/400まで小さくできることが分かる。これは、従来のピークホールド回路510において1MΩIC内蔵に不向きな大きさの抵抗を備える必要がある場合には、実施例1のホールド回路10では2.5kΩIC内蔵が可能な大きさの抵抗で足りることを意味する。また例えば、図8に示す従来のピークホールド回路510では、電圧出力端子P2の電圧V4が変化する場合には、抵抗Rの両端の電位差が変化してしまう。すなわち、ピークホールド電圧が大きくなるほど、出力電圧V22の低下傾きが大きくなる。よって図9の領域A11およびA12に示すように、ホールド期間における出力電圧V22の低下傾きが一定にならない。よって、ピークホールド回路510のチューニングが困難となってしまう。一方、実施例1に係るホールド回路10では、出力電圧V22を基準として、出力電圧V22を所定電圧Vpだけ減少させることで、オフセット電圧V23を生成している。これにより、出力電圧V22が変化する場合においても、抵抗R0の両端の電位差を常に一定値に維持することができる。よって、図2の領域A1およびA2に示すように、出力電圧V22の大きさに関わらず、ホールド期間における出力電圧V22の低下傾きを一定にすることができるため、安定した特性を得ることが可能となる。また、実施例1に係るホールド回路10では、電圧発生回路50において、分圧回路51を用いて電圧V53をさらに分圧することによって、出力電圧V22を所定電圧Vpだけ減少させている。これにより、所定電圧Vpの値を、ダイオード52の順方向電圧よりも小さな任意の値に調整することが可能となる。更に、インピーダンス変換のオペアンプ54を無くしてもよい。この場合は、前記の計算からずれた動作となるが、抵抗R1とR2の合成抵抗値をダイオード52のインピーダンスよりも充分大きくすることで、動作精度を向上させることができる。図3に、ホールド回路10aの回路図を示す。ホールド回路10aは、入力端子20の電圧の極小値のピーク電圧を保持する回路である。実施例1のホールド回路10図1と実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。ホールド回路10aは、電源電圧Vddに接続して用いる基準電圧端子24aと、ダイオード32aと、コンデンサ36aと、抵抗R0aと、電圧発生回路50aと、を備えている。ダイオード32aのカソードはオペアンプ30の出力端子30cに接続され、アノードは接続点26に接続されている。コンデンサ36aの一端が接続点26に接続されており、他端が基準電圧端子24aに接続されている。そのため、コンデンサ36aには、ダイオード32のアノードの電圧に応じた電荷が蓄積される。抵抗R0aは、接続点26と第2出力端子23との間に接続されている。抵抗R0aによって、第2出力端子23側からコンデンサ36に電荷が蓄積される。よって抵抗R0aは、コンデンサ36aが保持している電圧を除々に上昇させる、リセット回路と評価することもできる。また、電圧発生回路50aは、ダイオード52aと、電源電圧Vddに接続して用いる基準電圧端子56aと、抵抗R3aと、を備えている。ダイオード52aのカソードは、出力端子38cおよび第1出力端子22に接続されている。ダイオード52のアノードは、接続点53aにおいて、オペアンプ54の非反転入力端子54bおよび抵抗R3aの一端に接続されている。抵抗R3aの他端は、基準電圧端子56aに接続されている。分圧回路51は、抵抗R1およびR2を備えている。抵抗R1とR2の中間接続点58が、第2出力端子23および抵抗R0aの他端に接続されている。なお、ダイオード52aのカソードは、電圧発生回路50aの第1端子とみなすことができる。また、中間接続点58は、電圧発生回路50aの第2端子とみなすことができる。ホールド回路10aは、入力電圧V20の極小値を保持する回路である。更新期間での動作について説明する。更新期間では、入力電圧V20の低下に伴って、オペアンプ30の出力電圧V30cも低下する。出力電圧V30cが、接続点26の保持電圧V26よりもダイオード32aのしきい値電圧分を下回って低下すると、ダイオード32aがオンし、入力電圧V20に応じた電荷が、コンデンサ36から放出される。そして、出力電圧V22は、入力電圧V20と等しく低下する。また電圧発生回路50aにおいて、ダイオード52aがオンした状態となる。よって、接続点53aの電圧V53aは、出力電圧V22を基準として、出力電圧V22からダイオード52aの順方向電圧典型的には0.7Vの分だけ上昇した値とすることができる。分圧回路51では、出力電圧V22と電圧V53aとの間で分圧が行われる。分圧後の電圧は、オフセット電圧V23として、分圧回路51の中間接続点58から出力され、第2出力端子23および抵抗R0aの一端に入力される。これにより、出力電圧V22を所定電圧Vpだけ上昇させたオフセット電圧V23を生成することができる。ホールド期間での動作について説明する。ホールド期間は、入力電圧V20が、低下する傾向から上昇する傾向に変わることに応じて開始される。ホールド期間では、ダイオード32aに逆方向電圧が印加され、ダイオード32aがオフ状態となるため、オペアンプ30によってコンデンサ36aが充電されることがない。また、ホールド期間では、第2出力端子23側から抵抗R0aを介してコンデンサ36aへ、電荷が蓄積される。よって、電流Imaが流れる。これにより、出力電圧V22は、更新期間からホールド期間に切換わった時の電圧値から除々に上昇する。ここで、抵抗R0aの両端に印加される電位差は、保持電圧V26とオフセット電圧V23との電位差であるため、所定電圧Vpである。以上説明したように、実施例2に係るボトム電圧のホールド回路10aでは、抵抗R0aの両端に印加される電位差を、従来のボトムホールド回路よりも小さくすることができるため、抵抗R0aの抵抗値を大きくすることなく、コンデンサ36aの充電速度を小さくすることができる。よって、ホールド回路を集積回路内に形成する場合においても、充電速度を良好に調整することが可能となる。図4を参照して、ホールド回路10bについて説明する。ホールド回路10bは、入力電圧V20の極小値のピーク電圧を保持する回路である。ホールド回路10bの特徴を、実施例2のホールド回路10a図3と対比して説明する。なお、ホールド回路10aと実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。ホールド回路10bは、ホールド回路10aの電圧発生回路50aに代えて、電圧発生回路50bを備えている。電圧発生回路50bは、ブリッジ回路62と、オペアンプ64および66と、差動増幅器68と、を備えている。ブリッジ回路62は、いわゆるホイートストンブリッジである。電源電圧Vddと接地電圧GNDとの間に、抵抗R12およびR13が接続点71を介して直列接続されている。また、電源電圧Vddと接地電圧GNDとの間に、抵抗R11およびR14が接続点72を介して直列接続されている。オペアンプ64の非反転入力端子64bには接続点71が接続され、反転入力端子64aには出力端子64cが接続され、出力端子64cには抵抗R21の一端が接続されている。同様に、オペアンプ66の非反転入力端子66bには接続点72が接続され、反転入力端子66aには出力端子66cが接続され、出力端子66cには抵抗R22の一端が接続されている。オペアンプ64および66は、インピーダンス変換回路として機能する。差動増幅器68は、オペアンプ69、抵抗R21ないしR24を備える。抵抗R24の一端は、オペアンプ38の出力端子38cおよび第1出力端子22に接続される。オペアンプ69の非反転入力端子69bには、抵抗R22の他端および抵抗R24の他端が接続される。抵抗R23の一端は、オペアンプ69の出力端子69cに接続される。オペアンプ69の反転入力端子69aには、抵抗R21の他端および抵抗R23の他端が接続される。オペアンプ69の出力端子69cは、第2出力端子23および抵抗R0aの他端に接続される。なお、抵抗R24の一端は、電圧発生回路50bの第1端子とみなすことができる。また、出力端子69cは、電圧発生回路50bの第2端子とみなすことができる。ホールド回路10bの動作を説明する。ブリッジ回路62は、所定電圧Vp2を生成して出力する回路である。ここで所定電圧Vp2は、接続点71の電圧V71と、接続点72の電圧V72との差電圧である。所定電圧Vp2は、下式2で求められる。Vp2=V72-V71=R11×R13-R12×R14/R11R14×R12R13×Vdd式2電圧V71は、オペアンプ64を介して、差動増幅器68の抵抗R21に入力される。電圧V72は、オペアンプ66を介して、差動増幅器68の抵抗R22に入力される。差動増幅器68は、抵抗R21およびR22に入力される電圧の差電圧すなわち所定電圧Vp2を増幅し、オフセット電圧V23を出力する。ここで、抵抗R21~R24の抵抗値が全て等しい場合には、オフセット電圧V23は下式3で求められる。V23=V22Vp2式3式3より、出力電圧V22を所定電圧Vp2だけ上昇させたオフセット電圧V23を生成できることが分かる。以上説明したように、実施例3に係るボトム電圧のホールド回路10bでは、電圧発生回路50bは、ブリッジ回路62を用いることによって、出力電圧V22を用いることなく所定電圧Vp2を生成することができる。そして、所定電圧Vp2を出力電圧V22に加えることによって、オフセット電圧V23を生成している。よって、出力電圧V22の変動の影響を受けることなく、出力電圧V22から常に所定電圧Vp2分だけ高い電圧に、オフセット電圧V23を維持することができる。これにより、抵抗R0aの両端の電位差を、常に一定の所定電圧Vp2に維持することが可能となる。図5を参照して、ホールド回路10cについて説明する。ホールド回路10cは、入力電圧V20の極小値のピーク電圧を保持する回路である。ホールド回路10cの特徴を、実施例2のホールド回路10a図3と対比して説明する。なお、ホールド回路10aと実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。ホールド回路10cは、ホールド回路10aの電圧発生回路50aに代えて、電圧発生回路50cを備えている。電圧発生回路50cは、基準電圧発生回路82、加算器84を備える。基準電圧発生回路82は、MOSFETやダイオード、抵抗で構成される一般的な基準電圧発生回路である。基準電圧発生回路82は、所定電圧Vp3を生成して出力する。所定電圧Vp3は、電源電圧Vddや出力電圧V22の変動に影響されずに、常に一定値が維持される電圧である。なお、所定電圧Vp3の値は、1V前後の値とされる場合が多い。加算器84には、基準電圧発生回路82から所定電圧Vp3が入力されるとともに、オペアンプ38から出力電圧V22が入力される。そして加算器84からはオフセット電圧V23が出力され、第2出力端子23および抵抗R0aに入力される。なお、基準電圧発生回路82および加算器84には、一般的な回路を用いればよいため、これらの回路構成の詳細な内容は省略する。また、加算器84において出力電圧V22が入力される端子は、電圧発生回路50cの第1端子とみなすことができる。また、加算器84においてオフセット電圧V23が出力される端子は、電圧発生回路50cの第2端子とみなすことができる。ホールド回路10cの動作を説明する。加算器84は、所定電圧Vp3と出力電圧V22とを加算する。このとき、所定電圧Vp3に1/KK>1の重みを乗じた上で加算する。これにより、所定電圧Vp3よりも小さな電圧を、出力電圧V22に加算することができる。そして、加算器84から出力されるオフセット電圧V23は、下式4で求められる。V23=V221/K×Vp3式4式4より、出力電圧V22を所定電圧Vp3だけ上昇させたオフセット電圧V23を生成できることが分かる。以上説明したように、実施例4に係るボトム電圧のホールド回路10cでは、電圧発生回路50cは、基準電圧発生回路82を用いることによって、出力電圧V22を用いることなく所定電圧Vp3を生成することができる。そして、所定電圧Vp3を出力電圧V22に加えることによって、オフセット電圧V23を生成している。よって、出力電圧V22の変動の影響を受けることなく、出力電圧V22から常に所定電圧Vp3分だけ高い電圧に、オフセット電圧V23を維持することができる。図6を参照して、ホールド回路10dについて説明する。ホールド回路10dは、入力電圧V20の極小値のピーク電圧を保持する回路である。ホールド回路10dの特徴を、実施例2のホールド回路10a図3と対比して説明する。なお、ホールド回路10aと実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。ホールド回路10dは、ホールド回路10aの電圧発生回路50aに代えて、電圧発生回路50dを備えている。電圧発生回路50dは、分圧回路91とオペアンプ92を備える。分圧回路91は、抵抗R31およびR32を備えている。抵抗R31の一端が、電源電圧Vddに接続されている。抵抗R32の一端が、第1出力端子22および出力端子38cに接続されている。抵抗R31とR32の中間接続点93が、オペアンプ92の非反転入力端子92bに接続されている。オペアンプ92の反転入力端子92aは、出力端子92cに接続されている。よって、オペアンプ92はインピーダンス変換回路として機能する。また出力端子92cは、第2出力端子23および抵抗R0aの他端に接続される。中間接続点93の電圧V93は、オペアンプ92によって、オフセット電圧V23として出力される。出力されたオフセット電圧V23は、第2出力端子23および抵抗R0aの一端に入力される。なお、抵抗R32の一端は、電圧発生回路50dの第1端子とみなすことができる。また、出力端子92cは、電圧発生回路50dの第2端子とみなすことができる。ホールド回路10dの動作を説明する。分圧回路91では、電源電圧Vddと出力電圧V22とが抵抗分圧される。ここで、中間接続点93の電圧V93と出力電圧V22との差電圧を、所定電圧Vp4と定義すると、Vp4は下式5で求められる。Vp4=R32/R31R32×Vdd-V22式5またオフセット電圧V23は、下式6で求められる。V23=V93=V22R32/R31R32×Vdd-V22=V22Vp4式6式6より、出力電圧V22を所定電圧Vp4だけ上昇させたオフセット電圧V23を生成できることが分かる。以上説明したように、実施例5に係るボトム電圧のホールド回路10dでは、電源電圧Vddと出力電圧V22とを抵抗分圧することで、所定電圧Vp4を生成することができる。なお、所定電圧Vp4は、式5から分かるように、出力電圧V22の変動に応じて変化させることができる。また、インピーダンス変換回路であるオペアンプ92を不要とすることもできる。その場合、抵抗R0aの抵抗値が、抵抗R31とR32の抵抗値の合計値よりも十分に大きい場合には、抵抗R0aを流れる電流が分圧回路91に与える影響を無視することができる。以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。変形例図7を参照して、ホールド回路10eについて説明する。ホールド回路10eは、実施例2のホールド回路10a図3の一部を変形した回路である。ホールド回路10eは、ホールド回路10aの抵抗R0aに代えて、ダイオードD0を備える。また、ホールド回路10eの電圧発生回路50eは、ホールド回路10aの電圧発生回路50aのダイオード52aに代えて、トランジスタ52eを備える。なおホールド回路10eにおいて、ホールド回路10aと実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。ダイオードD0のアノードは、第2出力端子23および中間接続点58に接続されている。ダイオードD0のカソードは、接続点26に接続されている。よってダイオードD0は、順方向の印加電圧が印加される向きで配置されている。ここで、ダイオードD0の両端に印加される電位差は、保持電圧V26とオフセット電圧V23との電位差であるため、所定電圧Vpである。ここで、所定電圧Vpの値を、ダイオードD0のしきい値電圧典型的には0.7V以下とすることにより、ダイオードD0を高抵抗として作用させることができる。そして、高抵抗として作用するダイオードD0を用いて抵抗回路を作成する方が、抵抗R0aを用いて抵抗回路を作成する場合に比して、同一抵抗値を有する抵抗回路をより小さな面積で作成することができる。これにより、ホールド回路10eの専有面積を、より小さくすることが可能となる。トランジスタ52eは、NMOSトランジスタである。トランジスタ52eのゲート端子とドレイン端子とは、共通接続されている。よって、トランジスタ52eをダイオードとして作用させることができる。そして一般的に、ダイオードとして作用するトランジスタ52eを用いて整流回路を作成する方が、ダイオード52aを用いて整流回路を作成する場合に比して、環境温度変化に対する特性の変化量を小さくすることができる。これにより、ホールド回路10eの温度特性を、より良好とすることが可能となる。また、ホールド回路10c図5において用いられる基準電圧発生回路82は、一例であり、この回路構成に限られない。電源電圧Vddや出力電圧V22の変動に影響されない基準電圧を生成することができる回路であれば、何れの構成を有する回路も使用可能である。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。