"発振器であって、奇数共振モードおよび偶数共振モードを有する変圧器ベースのLC共振器と、ここにおいて、前記変圧器ベースのLC共振器は、第1のインダクタ、第2のインダクタ、第1のキャパシタ、および第2のキャパシタを備え、前記第1のインダクタおよび前記第1のキャパシタは、第1のノードと第2のノードとの間で並列に結合され、前記第2のインダクタおよび前記第2のキャパシタは、第3のノードと第4のノードとの間で並列に結合され、前記第1のインダクタおよび第2のインダクタは、相互インダクタンスMを有し、変圧器を形成する、制御信号入力コンダクタと、前記変圧器ベースのLC共振器の前記第1、第2、第3、第4のノードに結合されたアクティブ相互コンダクタンスネットワークと、ここにおいて、前記制御信号入力コンダクタ上の制御信号が第1のデジタルロジック値を有する場合、前記アクティブ相互コンダクタンスネットワークは、前記変圧器ベースのLC共振器を奇数共振モードで共振させ、前記制御信号入力コンダクタ上の制御信号が前記第2のデジタルロジック値を有する場合、前記アクティブ相互コンダクタンスネットワークは、前記変圧器ベースのLC共振器を偶数共振モードで共振させる、発振器。前記変圧器ベースのLC共振器は、第3のキャパシタおよび第4のキャパシタをさらに備え、前記第3のキャパシタは、前記第1のノードと前記第3のノードとの間で結合され、前記第4のキャパシタは、前記第2のノードと前記第4のノードとの間で結合される、請求項1に記載の発振器。前記第3のキャパシタは、前記第1のキャパシタのキャパシタンスの少なくとも5パーセントであるキャパシタンスを有し、前記第4のキャパシタは、前記第1のキャパシタの前記キャパシタンスの少なくとも5パーセントであるキャパシタンスを有する、請求項2に記載の発振器。前記アクティブ相互コンダクタンスネットワークは、前記第1のノードおよび前記第2のノードに結合された第1の相互コンダクタンスネットワークと、ここにおいて、前記第1の相互コンダクタンスネットワークは、前記第1のノードと前記第2のノードとの間に結合された負の抵抗回路として動作する、前記第3のノードおよび前記第4のノードに結合された第2の相互コンダクタンスネットワークと、ここで、前記第2の相互コンダクタンスネットワークは、前記第3のノードと前記第4のノードとの間に結合された負の抵抗回路として動作する、前記第1、第2、第3、および第4のノードに結合された第3の相互コンダクタンスネットワークと、ここにおいて、前記第3の相互コンダクタンスネットワークは、前記制御信号が、前記第1のデジタルロジック値を有する場合、奇数共振モード振動について前記発振器にエネルギを注入し、偶数共振モード振動についてエネルギを吸収する、および、前記制御信号が前記第2のデジタルロジック値を有する場合、偶数共振モード振動について前記発振器にエネルギを注入し、奇数共振モード振動についてエネルギを吸収するアクティブ回路である、を備える、請求項1に記載の発振器。前記第3の相互コンダクタンスネットワークは、第1の入力リード、第2の入力リード、第1の出力リード、第2の出力リードを有する第1のGmc回路と、ここにおいて、前記第1のGmc回路の前記第1の入力リードは、前記第1のノードに結合され、前記第1のGmc回路の前記第2の入力リードは、前記第2のノードに結合され、前記第1のGmc回路の前記第1の出力リードは、前記第3のノードに結合され、前記第1のGmc回路の前記第2の出力リードは、前記第4のノードに接続される、第1の入力リード、第2の入力リード、第1の出力リード、第2の出力リードを有する第2のGmc回路と、ここにおいて、前記第2のGmc回路の前記第1の入力リードは、前記第3のノードに結合され、前記第2のGmc回路の前記第2の入力リードは、前記第4のノードに結合され、前記第2のGmc回路の前記第1の出力リードは、前記第1のノードに結合され、前記第2のGmc回路の前記第2の出力リードは、前記第2のノードに接続される、第1の入力リード、第2の入力リード、第1の出力リード、第2の出力リードを有する第3のGmc回路と、ここにおいて、前記第3のGmc回路の前記第1の入力リードは、前記第1のノードに結合され、前記第3のGmc回路の前記第2の入力リードは、前記第2のノードに結合され、前記第3のGmc回路の前記第1の出力リードは、前記第4のノードに結合され、前記第3のGmc回路の前記第2の出力リードは、前記第3のノードに接続される、第1の入力リード、第2の入力リード、第1の出力リード、第2の出力リードを有する第4のGmc回路と、ここにおいて、前記第4のGmc回路の前記第1の入力リードは、前記第4のノードに結合され、前記第4のGmc回路の前記第2の入力リードは、前記第3のノードに結合され、前記第4のGmc回路の前記第1の出力リードは、前記第1のノードに結合され、前記第4のGmc回路の前記第2の出力リードは、前記第2のノードに接続される、を備え、前記発振器が前記偶数共振モードで振動する場合、前記第1および第2のGmc回路は無効にされ、前記発振器が前記奇数共振モードで振動する場合、前記第3および第4のGmc回路は無効にされる、請求項4に記載の発振器。前記第1のインダクタは、供給電圧コンダクタに結合された中心タップを有し、前記第2のインダクタは、前記供給電圧コンダクタに結合された中心タップを有する、請求項1に記載の発振器。前記第1のキャパシタは、可変キャパシタエレメントであり、前記第1のノードと第1のVIN入力信号ノードとの間に結合された第1のバラクタと、前記第2のノードと前記第1のVIN入力信号ノードとの間に結合された第2のバラクタとを備える、請求項1に記載の発振器。前記第1のキャパシタは、前記第1のノードと前記第2のノードとの間に結合されたデジタルプログラマブルキャパシタをさらに備える、請求項7に記載の発振器。前記第1および第2のインダクタは、実質的に同じインダクタンスを有し、前記第1および第2のキャパシタは、実質的に同じキャパシタンスを有する、請求項1に記載の発振器。前記第1のインダクタおよび前記第1のキャパシタは、第1の固有発振周波数を有する第1の共振タンクを形成し、前記第2のインダクタおよび前記第2のキャパシタは、第2の固有発振周波数を有する第2の共振タンクを形成し、前記第1および第2の固有発振周波数は、前記発振器が前記偶数共振モードおよび前記奇数共振モードの両方で動作する場合、実質的に同じである、請求項1に記載の発振器。前記第1および第2のインダクタは、実質的に異なるインダクタンスを有する、請求項1に記載の発振器。前記第1および第2のキャパシタは、実質的に異なるキャパシタンスを有する、請求項1に記載の発振器。前記第1および第2の相互コンダクタンスネットワークは、実質的に異なる相互コンダクタンスを有する、請求項4に記載の発振器。前記第1、第2、第3、および第4のGmc回路のうちの少なくとも1つは、前記第1、第2、第3、および第4のGmc回路のうちの少なくとも別の1つと相互コンダクタンスとは実質的に異なる相互コンダクタンスを有する、請求項5に記載の発振器。前記第3および第4のキャパシタは、少なくとも0.2ピコファラッドのキャパシタンスを有し、前記第3および第4のキャパシタは、MOSキャパシタ、MIMMetalInsulatorMetalキャパシタからなるグループから得られる、ここにおいて、前記相互インダクタンスMは、関係k=M/sqrtL1L2によって与えられ、ここで、L1は、前記第1のインダクタのインダクタンスであり、L2は、前記第2のインダクタのインダクタンスであり、|k|>0.02である、請求項2に記載の発振器。前記アクティブ相互コンダクタンスネットワークは、前記第1のノードに結合されたゲートを有し、前記第3のノードに結合されたドレインを有する第1のトランジスタと、前記第2のノードに結合されたゲートを有し、前記第4のノードに結合されたドレインを有する第2のトランジスタと、を備え、前記第1のトランジスタのソースは、前記第2のトランジスタのソースに結合される、請求項1に記載の発振器。前記アクティブ相互コンダクタンスネットワークは、前記第1のトランジスタのソースおよび前記第2のトランジスタのソースに結合されたドレインを有する第3のトランジスタをさらに備え、前記第3のトランジスタのゲートは、デジタル制御信号を受信するために結合される、請求項16に記載の発振器。前記アクティブ相互コンダクタンスネットワークは、前記第1のノードに結合されたゲートを有し、前記第4のノードに結合されたドレインを有する第1のトランジスタと、前記第2のノードに結合されたゲートを有し、前記第3のノードに結合されたドレインを有する第2のトランジスタと、を備え、前記第1のトランジスタのソースは、前記第2のトランジスタのソースに結合される、請求項1に記載の発振器。前記アクティブ相互コンダクタンスネットワークは、前記第1のトランジスタのソースおよび前記第2のトランジスタのソースに結合されたドレインを有する第3のトランジスタをさらに備え、前記第3のトランジスタのゲートは、デジタル制御信号を受信するために結合される、請求項18に記載の発振器。前記偶数共振モードにおいて、前記第1のインダクタを通る電流フローは、前記第2のインダクタを通る電流フローに対して第1の位相関係を有し、前記奇数共振モードにおいて、前記第1のインダクタを通る電流フローは、前記第2のインダクタを通る電流フローに対して第2の位相関係を有する、請求項1に記載の発振器。方法であって、奇数共振モードと偶数共振モードのうちの選択可能な1つにおいて、変圧器ベースの共振器を振動させるために、アクティブ相互コンダクタンスネットワークを使用することと、ここにおいて、前記アクティブ相互コンダクタンスネットワークは、前記共振器の2つの二端子ポートに結合され、前記2つの二端子ポートの1つ目は、前記共振器の第1のタンクのポートであり、前記2つの二端子ポートの2つ目は、前記共振器の第2のタンクのポートであり、前記共振器および前記アクティブ相互コンダクタンスネットワークは、発振器の一部である、前記発振器でデジタル制御信号を受信することと、ここにおいて、前記デジタル制御信号は、前記発振器が、前記奇数共振モードで振動するか、前記偶数共振モードで振動するかを決定する、方法。前記第1のポートの第1のノードを前記第2のポートの第1のノードに容量結合するために、第1のキャパシタを使用することと、前記第1のポートの第2のノードを前記第2のポートの第2のノードに容量結合するために、第2のキャパシタを使用することとをさらに備える、請求項21に記載の方法。前記第1のタンクは、第1のキャパシタと並列に結合された第1のインダクタを含み、前記第2タンクは、第2のキャパシタと並列に結合された第2のインダクタを含み、第3のキャパシタは、前記第1のタンクの第1のノードを前記第2のタンクの第1のノードに結合し、第4のキャパシタは、前記第1のタンクの第2のノードを前記第2のタンクの第2のノードに結合する、請求項21に記載の方法。装置であって、奇数共振モードおよび偶数共振モードを有する変圧器ベースの共振器と、ここにおいて、前記共振器は、第1のインダクタ、第2のインダクタ、第1のキャパシタ、および第2のキャパシタを備え、前記第1のインダクタおよび前記第1のキャパシタは、第1のノードと第2のノードとの間で並列に結合され、前記第2のインダクタおよび前記第2のキャパシタは、第3のノードと第4のノードとの間で並列に結合され、前記共振器は、前記第1のノードと前記第3のノードとの間で結合された第3のキャパシタをさらに備え、前記共振器は、前記第2のノードと前記第4のノードとの間で結合された第4のキャパシタをさらに備える、前記共振器の前記第1、第2、第3、および第4のノードに結合された手段であって、デジタル制御信号が第1のデジタル値を有する場合に前記変圧器ベースの共振器が奇数共振モードで共振するように前記共振器にエネルギを注入するし、および、前記デジタル制御信号が第2のデジタル値を有する場合に前記共振器が偶数共振モードで共振するように前記共振器にエネルギを注入するための手段とを備える装置。前記エネルギを注入するための手段は、前記第1のノードおよび前記第2のノードに結合された第1の手段であって、前記第1のノードと前記第2のノードとの間で負の抵抗として動作するための第1の手段前記第3のノードおよび前記第4のノードに結合された第2の手段であって、前記第2のノードと前記第4のノードとの間で負の抵抗として動作するための第2の手段と、デジタル制御入力コンダクタと、前記第1、第2、第3、第4のノード、および前記デジタル制御入力コンダクタに結合された第3の手段と、ここにおいて、前記第3の手段は、前記デジタル制御信号が前記第1のデジタルロジック値を有する場合、奇数共振モード振動においてエネルギを注入するためものも、および、偶数共振モード振動についてエネルギを吸収するためのものであり、前記第3の手段は、前記デジタル制御信号が前記第2のデジタルロジック値を有する場合、偶数共振モード振動についてエネルギを注入するためのもの、および、奇数共振モード振動についてエネルギを吸収するためのものである、を備える、請求項24に記載の装置。前記第1の手段は、前記第3のノードまたは前記第4のノードのいずれにも直接接続されておらず、前記第2の手段は、前記第1のノードまたは前記第2のノードのいずれにも直接接続されていない、請求項25に記載の装置。前記第3の手段は、第1の部分および第2の部分を含み、前記第1の部分は、前記デジタル制御入力コンダクタ上の前記デジタル制御信号が第1のデジタルロジック値を有する場合に有効にされ、前記デジタル制御入力コンダクタ上の前記デジタル制御信号が第2のデジタルロジック値を有する場合に無効にされ、前記第2の部分は、前記デジタル制御入力コンダクタ上の前記デジタル制御信号が第1のデジタルロジック値を有する場合に無効にされ、前記デジタル制御入力コンダクタ上の前記デジタル制御信号が第2のデジタルロジック値を有する場合に有効にされる、請求項26の記載の装置。図1は、1つの新しい態様にしたがった、広帯域マルチモード電圧制御発振器VCO1の図である。VCO1は、微調整アナログ信号VINを受信するための入力リード、単一のビットデジタル信号EVEN/ODDBを受信するための制御信号入力リードおよびコンダクタ3、マルチビットデジタル制御値COARSE_TUNEを受信するための8つの入力リードおよびコンダクタ4、信号VCO_OUTを出力するための第1の差分出力リード5、信号VCO_OUT-を出力するための第2の差分出力リード6、供給電圧入力リードおよびコンダクタ7、およびグラウンドリードおよびコンダクタ8を有する。VCO1は、変圧器ベースの共振器部分9およびアクティブ相互コンダクタンスネットワーク部分10を含む。VCO1は、その共振器が奇数共振モードまたは偶数共振モードで振動することができるという点で、マルチモードVCOであり、発振器全体は、それが2つのモードのうちの選択可能な1つで振動するために切り換えられうる。図2は、変圧器ベースの共振器部分9のより詳細な図である。変圧器ベースの共振器部分9は、第1の共振LCタンクおよび第2の共振LCタンクを含む。第1の共振LCタンクは、第1のノードP13と第2のノードP-14との間で結合された第1のインダクタ11および第1のキャパシタ12を含む。第1のノードPおよび第2のノードP-は共に、第1の共振LCタンクの二端子ポートである。第2の共振LCタンクは、第3のノードS17と第4のノードS-18との間に結合された第2のインダクタ15および第2のキャパシタ16を含む。第3のノードSおよび第4のノードS-は共に、第2の共振LCタンクの二端子ポートである。インダクタンス11および15は、磁気的に結合され、変圧器を形成する。それらの相互インダクタンスは、図においてMで表される。1つの特定の実施形態において、相互インダクタンスMは、関係k=M/sqrtL1L2で与えられ、ここで、L1は、インダクタ11のインダクタンスであり、L2は、インダクタ15のインダクタンスであり、|k|>0.02である。加えて、変圧器ベースの共振器部分9は、第1のノードPと第3のノードSとの間で結合された第3のキャパシタCc19を含み、さらに、第2のノードP-と第4のノードS-との間で第4のキャパシタCc20を含む。1つの特定の実施形態において、第3および第4のキャパシタ19および20は、MOSキャパシタ、または、0.285pFのMIMMetalInsulatorMetalキャパシタ構造であり、単なる偶発的な寄生キャパシタンスではない。特定の実施形態におけるCcキャパシタ19および20のキャパシタンスは、第1および第2のキャパシタC12および16のキャパシタンスの少なくとも5パーセントである。インダクタ11および15は、示されるように、供給電圧コンダクタ7に結合された中心タップを有する。矢印5は、図1の出力リード5を表し、矢印6は、図1の出力リード6を表す。それら出力リードは、それぞれ、ノードSおよびS-の拡張である。第1および第2のキャパシタ12および16は、実際に同調可能かつデジタルプログラマブルなキャパシタネットワークである。これらキャパシタの各々は、微調整アナログ信号VINを受信し、VINを一対のバラクタに供給するための入力コンダクタを有する。これらキャパシタの各々はまた、8ビットのデジタル制御値COARSE_TUNEを受信するための8つの入力コンダクタを有する。図3は、図1のアクティブ相互コンダクタンスネットワーク部分10のブロック図である。アクティブ相互コンダクタンスネットワーク部分10は、シンボル端子21によって示されるように第1のノードPに結合され、シンボル端子22によって示されるように第2のノードP-に結合され、シンボル端子23によって示されるように第3のノードSに結合され、シンボル端子24によって示されるように第4のノードS-に結合される。端子21および22は、二ポートネットワークの第1のポートとみなされ、共振器の第1のLCタンクに接続される。端子23および24は、二ポートネットワークの第2のポートとみなされ、共振器の第2のLCタンクに接続される。図3のP端子21および図2のノードP13は、実際同一のノードであり、図3のP-端子22および図2のノードP-14は、実際同一のノードであり、図3のS端子23および図2のノードS17は、実際同一のノードであり、図3のS-端子24および図2のノードS-18は実際同一のノードである。EVEN/ODDBデジタル入力コンダクタおよびリード4は、デジタル制御信号EVEN/ODDBをアクティブ相互コンダクタンスネットワーク部分に供給する。図4は、キャパシタ12の詳細を示す図である。キャパシタ12および16は、同一の構造である。キャパシタ12は、可変キャパシタエレメントであり、2つのバラクタ25および26、および、4対のキャパシタ27~34を含む。キャパシタの各対は、関連トランジスタスイッチをオンあるいはオフにすることによって、キャパシタ回路全体に含めるまたは除外するように切り換えられうる。8つのスイッチは、参照番号35~38で表される。スイッチ35~38およびキャパシタ27~34は、デジタルプログラマブルキャパシタ35を形成する。リード12Aおよび12Bは、キャパシタ12の2つのリードである。リード28は、バラクタ25および26に伸びた微調整入力リードである。リード39は、スイッチ35~38に伸びた8つのデジタル入力信号コンダクタである。図5は、図3のアクティブ相互コンダクタンスネットワーク部分10の二ポートシンボルで表される回路の詳細を示す図である。図6は、回路の詳細のより大きい図である。図6に示されるように、アクティブ相互コンダクタンスネットワーク部分10は、第1のノードPと第2のノードP-との間に結合された第1の相互コンダクタンスネットワークE40を含む。この第1の相互コンダクタンスネットワークEは、それが負の抵抗のように動作することを示すために-Gmで表される。通常の抵抗器において、抵抗器を横切る電圧が低下すると、V=IRにしたがって、この抵抗器を通る電流フローも同様に減少する。負の抵抗において、抵抗器を通る電圧が低下すると、抵抗器を通る電流フローは増加する。-Gm表記は、この回路エレメントのコンダクタンスが負であることを示す。第1の相互コンダクタンスネットワークEは、第3のノードSまたは第4のノードS-に直接接続されない。アクティブ相互コンダクタンスネットワーク部分10は、第3のノードSと第4のノードS-との間で結合された第2の相互コンダクタンスネットワークF41をさらに含む。この-Gm回路F41は、-Gm回路E40と同一の構成である。第2の相互コンダクタンスネットワークFは、第1のノードPまたは第2のノードP-に直接接続されない。アクティブ相互コンダクタンスネットワーク部分10は、第3の相互コンダクタンスネットワーク42をさらに含む。この第3の相互コンダクタンスネットワーク42は、実際、アクティブな二ポートデバイスであり、4つすべてのノードP13、P-14、S17、S-18に結合される。第3の相互コンダクタンスネットワークは、それが発振信号にエネルギを注入するという点でアクティブである。第3の相互コンダクタンスネットワークは、A43、B44、C45、D46で表される4つのGmc部を含む。Gmc部分AおよびBは、コンダクタ47を介してインバータ48から受信されたデジタル信号ODDがデジタルロジックハイである場合に有効にされ、信号ODDがデジタルロジックローである場合に無効にされる。Gmc部分CおよびDは、コンダクタおよびリード3から受信されたデジタル信号EVENがデジタルロジックハイである場合に有効にされ、信号EVENがデジタルロジックローである場合に無効にされる。図に示されるように、デジタル信号EVEN/ODDBおよびデジタル信号EVENは、同一のデジタル信号である。信号の名称EVEN/ODDBのBは、バーbarロジック信号ODDがアクティブローであることを示す。図7は、1つの特定の実施形態において図6の部分A-Fがどのように実現されるかを示す図である。左の列は、ブロックレベルのシンボルを示し、右の列は、対応するトランジスタレベルの図を示す。図の中央の列にある両端に矢印のついた矢のシンボルは、左の列のブロックレベルのシンボルが右の列のトランジスタレベルの回路を表すことを示す。例えば、図7の左上のGmc部分Aは、リード49~53を有し、これらのリードは、右側のトランジスタレベルの回路のリード49~53に対応する。この回路は、3つのN型トランジスタ54~56を含む。トランジスタ54のドレインは、第3のノードSに結合される。トランジスタ54のゲートは、第1のノードPに結合される。トランジスタ55のドレインは、第4のノードS-に結合される。トランジスタ55のゲートは、第2のノードP-に結合される。トランジスタ54および55のソースは、互いに結合され、かつ、イネーブルトランジスタ56のドレインに結合される。イネーブルトランジスタ56のゲートは、ODDデジタル制御信号を受信するために結合される。イネーブルトランジスタ56のソースは、接地される。他のブロックレベルのシンボルのラベル付されたリードと、それらの対応トランジスタレベルの図との間の対応は、上で説明された、GmcAのブロックレベルのシンボルと、図7の右上のトランジスタレベルの図との間の対応と同じ方法でなされる。図8は、変圧器ベースのLC共振器が偶数共振モードおよび奇数共振モードの両方をどのように有するのか理解するのに有益な図である。変圧器の第1および第2のインダクタは、理想的な回路コンポーネントではなく、むしろ、これらのインダクタの各々は、ある量の直列抵抗Rsを有する実回路エレメントである。抵抗器Rs57は、インダクタ11の直列抵抗を表す。抵抗器Rs58は、インダクタ15の直列抵抗を表す。キャパシタC12および16の可変性は無視され、一定であるとみなされる。共振器の第1のポートP/P-を調べるインピーダンスZinが考慮される。図9は、観察された入力インピーダンスZinが、周波数の関数としてどのように変化するかを示す図である。入力インピーダンスZinは、第1の周波数foで第1のピークを有し、それは、本明細書において、奇数共振モードの共振周波数と呼ばれる。このfo周波数における共振器の入力インピーダンスRp,o、および、fo奇数モードの共振周波数についての式が図9に示される。この第1のピークに加え、入力インピーダンスZinはまた、第2の周波数feを有し、それは、本明細書において、偶数共振モードの共振周波数と呼ばれる。このfe周波数における共振器の入力インピーダンスRp,e、および、fe偶数モードの共振周波数についての式が図9に示される。図10は、共振器部分9の2つのLCタンクのインダクタを横切る電圧が、2つの共振モードでどのように違うのかを示す図である。図10の左上および右上の図は、VCOの変圧器ベースの共振器部分9であり、図10の左下および右下の図は、VCOのアクティブ相互コンダクタンスネットワーク部分10である。図10の左上の共振器の回路図において、第1のタンクのインダクタ11を横切る発振電圧は、V1で表され、第2のタンクのインダクタ15を横切る発振電圧は、V2で表される。共振器が奇数共振モードで振動すると、これら2つの電圧V1およびV2は、互いに関して、異相であると考えられる。この異相関係は、正弦波形59および60で示される。波形59は、電圧V1の波形を表す。波形60は、電圧V2の波形を表す。これは、奇数共振モード回路動作である。偶数共振モード回路動作について、図10の右側を参照されたい。図10の右上の共振器の回路図において、波形61および62は同一である。共振器が偶数共振モードで振動すると、2つの電圧V1およびV2は、互いに関して、同相であると考えられる。アクティブ相互コンダクタンスネットワーク部分10は、選択された共振モードに対して適切な電流フローを容易にし、選択されてない共振モードに対する適切な電流フローを減衰および抑制することによって、これら2つのモードのうちの選択可能な1つで共振器部分9を共振させる。図10の左下の回路図は、アクティブ相互コンダクタンスネットワーク部分10が、奇数共振モード振動をどのように容易にするかを示す。異相電流フローを容易にするアクティブ相互コンダクタンスネットワーク部分10の一部64が有効にされ、同相電流フローを容易にするアクティブ相互コンダクタンスネットワーク部分10の一部63が無効にされうる。図10の右下の回路図は、アクティブ相互コンダクタンスネットワーク部分10が、偶数共振モード振動をどのように容易にするかを示す。同相電流フローを容易にするアクティブ相互コンダクタンスネットワーク部分10の一部63が有効にされ、異相電流フローを容易にするアクティブ相互コンダクタンスネットワーク部分10の一部64が無効にされうる。2つの部分63および64は、それらが第2のポートS/S-に接続される方法を除いて、同様の回路である。1つの方法は、異相電流フローを容易にし、もう1つの方法は、同相電流フローを容易にする。図11は、アクティブ相互コンダクタンスネットワーク部分10が二ポートネットワークとしてどのようにモデリングされうるかを示すテーブルである。テーブルの左上のブロック65は、定義された電圧および電流およびアドミタンスY行列を含む二ポートネットワークを示す。図において次に下にくるブロック、ブロック66は、I=YVの2ポート行列の式を示す。図において次に下にくるブロック、ブロック67は、偶数共振モード動作の場合にV2=V1であることを示し、図において次に下にくるブロック、ブロック68は、奇数共振モード動作の場合にV2=-V1であることを示す。図の中央の列の上のブロック69は、偶数共振モード動作で有効にされるアクティブ相互コンダクタンスネットワーク部分10の一部の図を示す。図1において次に下にくるブロック、ブロック70は、それが偶数共振モード動作について構成される場合、アクティブ相互コンダクタンスネットワーク部分についてのアドミタンスY行列を示す。図1において次に下にくるブロック、ブロック71は、中央の列の最も下のブロック72で示されるように、奇数モード振動を容易にするよりも多くの電力注入が、偶数モード振動を容易にするよりも存在することを示す。図の右の列の上のブロック73は、奇数共振モード動作で有効にされるアクティブ相互コンダクタンスネットワーク部分10の一部を示す。図において次に下にくるブロック、ブロック74は、それが奇数共振モード動作について構成された場合、アクティブ相互コンダクタンスネットワーク部分についてのアドミタンスY行列を示す。最も下のブロック75は、ブロック76で示されるように、偶数モード振動を容易にするよりも多くの電力注入が、奇数モード振動を容易にするよりも存在することを示す。図12は、偶数モードの振動に要求される条件を示す図である。アクティブ相互コンダクタンスネットワーク部分10のコンポーネントは、デジタル制御信号EVEN/ODDBがデジタルロジックハイである偶数モード振動が選択された場合に、これらの条件が満たされるように選択される。第1の行77の関係は、偶数モードの開始のためのものである。第2の行78の関係は、奇数モード振動を減衰させるためのものである。適切な機能のために、両方の条件が満たされる必要がある。図13は、奇数モードの振動に要求される条件を示す図である。アクティブ相互コンダクタンスネットワーク部分10のコンポーネントは、デジタル制御信号EVEN/ODDBがデジタルロジックローである奇数モード振動が選択された場合に、これらの条件が満たされるように選択される。第1の行79の関係は、奇数モードの開始のためのものである。第2の行80の関係は、偶数モード振動を減衰させるためのものである。適切な機能を提供するために、両方の条件が満たされる必要がある。図14は、図12および図13の条件を満たす1つの実現についての回路パラメータおよび特性を示すテーブルである。広い同調レンジの第1の部分より低い周波数部分の任意の発振周波数における動作は、奇数共振モードで振動するようにVCOを構成し、次に、アナログ信号VINおよび8ビットのデジタル信号COARSE_TUNEを用いてキャパシタンスCを調節することによって達成される。広い同調レンジの第2の部分高い周波数部分の任意の発振周波数における動作は、偶数共振モードで振動するようにVCOを構成し、次に、アナログ信号VINおよび8ビットのデジタル信号COARSE_TUNEを用いてキャパシタンスCを調節することによって達成される。図15は、1つの新しい態様にしたがった方法100のフローチャートである。アクティブ相互コンダクタンスネットワークは、奇数共振モードおよび偶数共振モードのうちの選択可能な1つにおいて、変圧器ベースの共振器を振動させるために使用されるステップ101。アクティブ相互コンダクタンスネットワークは、共振器の第1のLCタンクの二端子ポートに結合される。アクティブ相互コンダクタンスネットワークはまた、共振器の第2のLCタンクの二端子ポートに結合される。共振器およびアクティブ相互コンダクタンスネットワークは、VCOの一部である。1つの特定の例において、アクティブ相互コンダクタンスネットワークは、図6および図7のネットワーク10である。発振器で受信されたデジタル制御信号ステップ102は、VCOが、偶数共振モードで振動するか、奇数共振モードで振動するかを決定する。1または複数の例示的な実施形態において、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらのあらゆる組み合わせに実現されうる。ソフトウェアで実現された場合、この機能は、コンピュータ読取可能な媒体上の、1または複数の命令またはコードとして記憶または送信されうる。コンピュータ読取可能な媒体は、コンピュータ記憶媒体と、1つの場所から別の場所にコンピュータプログラムの移送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、コンピュータによりアクセスされることができる任意の利用可能な媒体でありうる。限定ではなく例として、そのようなコンピュータ読取可能な媒体は、RAM、ROM、EEPROM、CD-ROMまたは他の光ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、あるいは、データ構造または命令の形式で所望のプログラムコードを記憶または搬送するために使用可能であり、かつコンピュータによってアクセスされうるその他任意の媒体を備えうる。また、任意の接続は、厳密には、コンピュータ読取可能な媒体と称される。例えば、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線DSL、または赤外線、無線、およびマイクロ波のような無線技術を使用して、ソフトウェアがウェブサイト、サーバ、あるいは、他の遠隔ソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波のような無線技術は、媒体の定義に含まれる。ディスクDiskとディスクDiscとは、本明細書で使用される場合、コンパクトディスクCD、レーザディスク、光ディスク、デジタル多用途ディスクDVD、フロッピー登録商標ディスク、ブルーレイ登録商標ディスクを含む。ディスクDiskは通常磁気作用によってデータを再生し、ディスクDiscはレーザーで光学的にデータを再生する。上記の組み合わせもまた、コンピュータ読取可能な媒体の範囲内に含まれるべきである。1つの特定な例において、EVEN_ODDBおよびCOARSE_TUNE値である、または、それを決定するデジタル制御情報は、デジタルベースバンドプロセッサ集積回路のデジタルプロセッサによって決定される。決定されたデジタル制御情報は、ある時間の間、デジタルベースバンドプロセッサ集積回路内の半導体メモリプロセッサ読取可能な媒体に記憶される。デジタル制御情報を生成させるデジタルベースバンドプロセッサ集積回路のプロセッサによって実行される命令は、半導体メモリに記憶されたプロセッサ実行可能な命令のプログラムである。次に、そのように決定されたデジタル制御情報は、シリアルバスを横切り、VCOを含むRFトランシーバ集積回路に通信される。VCOは、RFトランシーバ集積回路上のローカル発振器の一部である。デジタル制御情報は、RFトランシーバ集積回路にパスされ、レジスタに記憶され、それによって、レジスタは、EVEN/ODDBおよびCOARSE_TUNE信号をVCOに供給する。結果として、EVEN/ODDB信号値を決定するデジタル制御情報は、デジタルベースバンドプロセッサ集積回路から送信され、RFトランシーバ集積回路によって受信される。特定の実施形態は、教育目的で上述されたが、この特許文書の教示は、一般に適用性を有しており、上で説明された特定の実施形態に限定されるものではない。相補ロジック回路例えば、CMOSで実現されるアクティブ相互コンダクタンスネットワーク部分は、インダクタが中心タップを有さない変圧器ベースのLC共振器と組み合せて使用されうる。P型トランジスタで実現されるアクティブ相互コンダクタンスネットワーク部分は、中心タップが接地される変圧器ベースのLC共振器と組み合せて使用されうる。並列接続されたキャパシタを含むキャパシタ12および16というよりはむしろ、キャパシタ12および16は、スイッチおよびキャパシタのネットワークを含むことができ、この場合、いくつかのキャパシタは直列に結合される。上に示された変圧器ベースの共振器の特定の実施形態は、同じインダクタンスである2つのタンクのインダクタ11および15を含み、同じキャパシタンスである2つのタンクのキャパシタ12および16を含むが、他の実施形態では、2つのタンクのインダクタは、異なる値であり、および/または、2つのタンクのキャパシタは異なるキャパシタンスでありうる。インダクタ11のインダクタンスとキャパシタ12のキャパシタンスとの積は、インダクタ15のインダクタンスと、kyカパシタ16のキャパシタンスとの積とは異なる。アクティブ相互コンダクタンスネットワーク10は、上述された特定の実施形態にあるように対称であるか、あるいは、アクティブ相互コンダクタンスネットワーク10は、非対称でありうる。1つの非対称な例において、2つの-Gmcセル40および41は、異なる相互コンダクタンスを有する。4つのGmc回路43~46のうちの1または複数は、4つのGmc回路43~46の残りのうちの1または複数の相互コンダクタンスとは異なる相互コンダクタンスを有する。結果として、上述された特定の実施形態の様々な特徴の様々な変更、適応、および、組み合わせが、下に示された特許請求の範囲から逸脱することなく、実施されうる。"