"表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、とを有する画素回路が所定の方向に配列されている画素部を備え、画素部には、所定の方向に配列されている各書込トランジスタと各駆動トランジスタの少なくとも一方を駆動するために駆動パルスを供給する駆動線が配されており、駆動線を選択する選択部と、駆動パルスの元になるパルス信号を生成するパルス生成部、とを更に備え、選択部は、パルス生成部で生成されたパルス信号に基づいて、複数の駆動線へ駆動パルスを供給する表示装置。駆動線の総数よりも少ない数のパルス生成部を備える請求項1に記載の表示装置。全駆動線について1つのパルス生成部が設けられている請求項2に記載の表示装置。駆動線の配列方向における中間部にパルス生成部が配置されている請求項3に記載の表示装置。全駆動線の内の一部の複数の駆動線を一単位として、一単位ごとにパルス生成部が設けられている請求項2に記載の表示装置。一単位ごとに、駆動線の配列方向における中間部にパルス生成部が配置されている請求項5に記載の表示装置。パルス生成部は、画素部の外部に設けられている請求項1に記載の表示装置。選択部の駆動線の選択に基づき、パルス生成部で生成されたパルス信号を取り込んで、駆動線に供給するスイッチ回路、を駆動線ごとに有するスイッチ部を更に備えた請求項1に記載の表示装置。表示装置。スイッチ回路は、トランスファーゲート構造である請求項8に記載の表示装置。パルス生成部は、各駆動線について、同じタイミングのパルス信号を生成する請求項8に記載の表示装置。スイッチ部は、画素部の外部に設けられている請求項8に記載の表示装置。選択部は、パルス生成部で生成されたパルス信号を一単位期間分ずつシフトして順に駆動線に供給するシフトレジスタ部を有する請求項1に記載の表示装置。駆動パルスは、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理にも使用される請求項1に記載の表示装置。書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理は、駆動トランジスタの移動度を補正する移動度補正処理に使用される請求項13に記載の表示装置。駆動パルスは、駆動トランジスタの閾値電圧のばらつきを補正するためにも使用される請求項1に記載の表示装置。画素部は、画素回路が2次元マトリクス状に配列されている請求項1に記載の表示装置。表示部は自発光型である請求項1に記載の表示装置。表示部は有機エレクトロルミネッセンス発光部を有する請求項17に記載の表示装置。表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した表示素子が配列された画素部と、画素部に供給される映像信号を生成する信号生成部、とを備え、画素部には、所定の方向に配列されている各書込トランジスタと各駆動トランジスタの少なくとも一方を駆動するために駆動パルスを供給する駆動線が配されており、駆動線を選択する選択部と、駆動パルスの元になるパルス信号を生成するパルス生成部、とを更に備え、選択部は、パルス生成部で生成されたパルス信号に基づいて、複数の駆動線へ駆動パルスを供給する電子機器。表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した画素回路が配列された画素部の各画素回路を駆動する方法であって、駆動パルスの元になるパルス信号を生成し、生成されたパルス信号に基づいて、複数の駆動線へ駆動パルスを供給する表示装置の駆動方法。ここで、素子の特性むらばらつき及び経時変動の双方を含むに起因する表示むらを改善する技術においては、各種の駆動パルスのタイミングによってトランジスタを制御して表示輝度を制御する。このため、駆動パルスの形状幅、変化特性等がばらつくと表示むらの原因となってしまう。したがって本開示の目的は、駆動パルスの形状幅、変化特性等がばらつくことに起因する表示むら現象を抑制することのできる技術を提供することにある。本開示の第1の態様に係る表示装置は、表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、とを有する画素回路が所定の方向に配列されている画素部を備える。ここで、画素部には、所定の方向に配列されている各書込トランジスタと各駆動トランジスタの少なくとも一方を駆動するために駆動パルスを供給する駆動線が配されている。本開示の第1の態様に係る表示装置は、駆動線を選択する選択部と、駆動パルスの元になるパルス信号を生成するパルス生成部、とを更に備え、選択部は、パルス生成部で生成されたパルス信号に基づいて、複数の駆動線へ駆動パルスを供給する。本開示の第1の態様に係る表示装置の従属項に記載された各表示装置は、本開示の第1の態様に係る表示装置のさらなる有利な具体例を規定する。本開示の第2の態様に係る電子機器は、表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した表示素子が配列された画素部と、画素部に供給される映像信号を生成する信号生成部、とを備える。ここで、画素部には、所定の方向に配列されている各書込トランジスタと各駆動トランジスタの少なくとも一方を駆動するために駆動パルスを供給する駆動線が配されている。本開示の第2の態様に係る電子機器は、駆動線を選択する選択部と、駆動パルスの元になるパルス信号を生成するパルス生成部、とを更に備え、選択部は、パルス生成部で生成されたパルス信号に基づいて、複数の駆動線へ駆動パルスを供給する。第2の態様に係る電子機器は、第1の態様に係る表示装置の従属項に記載された各技術手法が同様に適用可能であり、それが適用された構成は、第2の態様に係る電子機器のさらなる有利な具体例を規定する。本開示の第3の態様に係る表示装置の駆動方法は、表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した画素回路が配列された画素部の各画素回路を駆動する方法であって、駆動パルスの元になるパルス信号を生成し、生成されたパルス信号に基づいて、複数の駆動線へ駆動パルスを供給する。第3の態様に係る表示装置の駆動方法は、第1の態様に係る表示装置の従属項に記載された各技術手法が同様に適用可能であり、それが適用された構成は、第3の態様に係る表示装置の駆動方法のさらなる有利な具体例を規定する。要するに、本明細書で開示する技術では、駆動パルスの元になるパルス信号を駆動部とは別の箇所に設けられたパルス生成部で生成し、駆動部では、パルス生成部で生成されたパルス信号に基づいて、複数の駆動線へ駆動パルスを供給する。複数の駆動線に供給された駆動信号は同じパルス生成部で生成されたパルス信号に基づくので、各駆動パルスの間にはパルス形状幅、変化特性等のばらつきがないと云ってよく、駆動パルスの形状幅、変化特性等がばらつくことに起因する表示むら現象が抑制される。第1の態様に係る表示装置、第2の態様に係る電子機器、第3の態様に係る表示装置の駆動方法によれば、駆動パルスの形状幅、変化特性等がばらつくことに起因する表示むら現象を抑制することができる。以下、図面を参照して、本明細書で開示する技術の実施形態について詳細に説明する。各機能要素について形態別に区別する際にはアルファベット或いはnnは数字或いはこれらの組合せの参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。説明は以下の順序で行なう。1.全体概要2.表示装置の概要3.発光素子4.駆動方法:基本5.具体的な適用例:駆動パルスの形状がばらつくことに起因する表示むら現象の対処実施例1:同じパルス信号をスイッチ選択、走査線の最外部にパルス生成部実施例2:同じパルス信号をスイッチ選択、走査線配列方向中間にパルス生成部実施例3:パルス生成部で生成されたパルス信号を順次シフト実施例4:電子機器への適用事例<全体概要>本実施形態の構成において、表示装置、或いは、電子機器は、表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタとを有する画素回路が所定の方向に配列されている画素部を備える。画素部には、所定の方向に配列されている各書込トランジスタと各駆動トランジスタの少なくとも一方を駆動するために駆動パルスを供給する駆動線走査線が配されており、この駆動線を選択する選択部を更に備える。又、表示装置、或いは、電子機器は、駆動パルスの元になるパルス信号を生成するパルス生成部を備えており、パルス生成部で生成されたパルス信号に基づいて選択部が複数の駆動線へ駆動パルスを供給する。駆動パルスの元になるパルス信号を駆動部とは別の箇所に設けられたパルス生成部で生成し、パルス生成部で生成されたパルス信号に基づいて駆動部が複数の駆動線へ駆動パルスを供給する。したがって、複数の駆動線に供給された駆動信号は同じパルス生成部で生成されたパルス信号に基づくので、各駆動パルスの間にはパルス形状幅、変化特性等のばらつきは実質的に発生せず、駆動パルスの形状幅、変化特性等がばらつくことに起因する表示むら現象を抑制することができる。パルス生成部で生成されたパルス信号に基づいて複数の駆動線へ駆動部が駆動パルスを供給するので、パルス生成部の数は駆動線の総数よりも少なくてよい。この場合、全駆動線について1つのパルス生成部を設けることができるし、全駆動線の内の一部の複数の駆動線を一単位として、一単位ごとにパルス生成部を設けることもできる。パルス生成部の配置箇所としては、走査線の最外部に配置することもできるが、好ましくは、走査線の配列方向の中間部に配置する方がよい。パルス生成部から出力されるパルス信号の遅延量の差による弊害を小さくできるからである。因みに、全駆動線の内の一部の複数の駆動線の一単位ごとにパルス生成部を設ける場合には、その一単位ごとに、駆動線の配列方向における中間部にパルス生成部を配置すればよい。パルス生成部は、画素部の内部に設けることもできるし、画素部の外部に設けることもできる。画素部の外部に設けた方が、選択部走査部とパルス生成部とを一体的に造り込むことができる利点がある。画素部と選択部走査部とが別体とされる場合に好適な構成である。本実施形態の構成において、表示装置、或いは、電子機器は、選択部の駆動線の選択に基づき、パルス生成部で生成されたパルス信号を取り込んで、駆動線に供給するスイッチ回路、を駆動線ごとに有するスイッチ部を更に備える構成にすることができる。スイッチ回路としては、CMOSスイッチ等のトランスファーゲート構造を利用したものであるとよい。この場合、画素回路に入力される駆動パルスに関し、パネル内或いはパネル外で一括でパルス信号を生成した後に各CMOSスイッチ等で抜き出して走査線に供給する。パネル内或いはパネル外で一括であるので、パルス生成部は、各駆動線について、同じタイミングのパルス信号を生成するのがよい。仮に、各駆動線について異なるタイミングのパルス信号を生成する場合、スイッチ回路にパルスシフト機構等の対処が必要になる。スイッチ回路は、画素部の内部に設けることもできるし、画素部の外部に設けることもできる。画素部の外部に設けた方が、選択部走査部とスイッチ回路更にはパルス生成部もとを一体的に造り込むことができる利点がある。画素部と選択部走査部とが別体とされる場合に好適な構成である。本実施形態の構成において、表示装置、或いは、電子機器は、選択部が、パルス生成部で生成されたパルス信号を一単位期間分ずつシフトして順に駆動線に供給するシフトレジスタ部を有する構成にすることもできる。これにより、一連の処理が一単位期間で完結される場合に限らず、一連の処理が複数の単位期間に亘る場合においても、駆動パルスの形状幅、変化特性等が行ごと或いは列ごとにばらつく度合いを緩和できる。論理回路を構成するトランジスタの特性ばらつきに起因する駆動パルスの形状のばらつきによる処理期間のばらつきが輝度むらカラー表示の場合は色むらとして現れる現象を改善することができる。駆動パルスは、例えば、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理にも使用される。この処理は、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理は、駆動トランジスタの移動度を補正する移動度補正処理に使用される。駆動パルスは、例えば、駆動トランジスタの閾値電圧のばらつきを補正するためにも使用される。前述の移動度補正との併用もあり得る。デバイス構成としては、表示部がライン状或いは2次元マトリクス状に配列された画素部を備えるものでもよい。表示部としては、例えば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザー発光部等の自発光型の発光部を具備した発光素子を用いることができ、特に、有機エレクトロルミネッセンス発光部であるとよい。<表示装置の概要>以下の説明においては、対応関係の理解を容易にするため、回路構成部材の抵抗値や容量値静電容量、キャパシタンス等は、その部材に付されている符号と同一符号で示すことがある。[基本]先ず、発光素子を備えた表示装置の概要について説明する。以下の回路構成の説明においては、電気的に接続を単に接続と記載するし、この電気的に接続は、特段の明示のない限り、直接に接続されることに限らず、他のトランジスタスイッチングトランジスタが典型例であるその他の電気素子能動素子に限らず受動素子でもよいを介して接続されることも含む。表示装置は、複数の画素回路或いは単に画素とも称することもあるを備えている。各画素回路は、発光部と発光部を駆動する駆動回路とを具備する表示素子電気光学素子を有する。表示部としては、例えば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザー発光部等の自発光型の発光部を具備した発光素子を用いることができる。尚、表示素子の発光部を駆動する方式としては定電流駆動型を採用するが、原理的には、定電流駆動型に限らず定電圧駆動型でもよい。以下に説明する例においては、発光素子として、有機エレクトロルミネッセンス発光部を備えている場合で説明する。より詳細には、発光素子は、駆動回路と、駆動回路に接続された有機エレクトロルミネッセンス発光部発光部ELPとが積層された構造を有する有機エレクトロルミネッセンス素子有機EL素子である。発光部ELPを駆動するための駆動回路として各種の回路があるが、画素回路としては、5Tr/1C型、4Tr/1C型、3Tr/1C型、或いは2Tr/1C型等の駆動回路を備えた構成にすることができる。αTr/1C型におけるαはトランジスタの数を意味し、1Cは容量部が1つの保持容量Ccsキャパシタを具備することを意味する。駆動回路を構成する各トランジスタは、好適には、全てがnチャネル型のトランジスタから構成されているのが好ましいが、これには限らず、場合によっては、一部のトランジスタをpチャネル型としてもよい。尚、半導体基板等にトランジスタを形成した構成とすることもできる。駆動回路を構成するトランジスタの構造は、特に限定するものではなく、MOS型FETを代表例とする絶縁ゲート型電界効果トランジスタ一般には、薄膜トランジスタThinFilmTransistorTFTを使用できる。更には、駆動回路を構成するトランジスタはエンハンスメント型とデプレッション型の何れでもよいし、又、シングルゲート型とデュアルゲート型の何れでもよい。何れの構成においても、表示装置は、基本的には、最小の構成要素として2Tr/1C型と同様に、発光部ELP、駆動トランジスタTRD、書込トランジスタTRWサンプリングトランジスタとも称される、少なくとも書込走査部を具備する垂直走査部、信号出力部の機能を持つ水平駆動部、保持容量Ccsを備える。各走査部は、駆動線走査線を選択する選択部の一例である。好ましくは、ブートストラップ回路を構成するべく、駆動トランジスタTRDの制御入力端ゲート端と主電極端ソース/ドレイン領域の一方典型的にはソース端との間に保持容量Ccsが接続される。駆動トランジスタTRDは、主電極端の一方が発光部ELPと接続され、主電極端の他方は電源線PWLと接続される。電源線PWLには、電源回路或いは電源電圧用の走査回路等から電源電圧定常電圧或いはパルス状の電圧が供給される。水平駆動部は、発光部ELPにおける輝度を制御するための映像信号Vsigや閾値補正等に使用される基準電位1種とは限らないを表す広義の映像信号VSを映像信号線DTLデータ線とも称されるに供給する。書込トランジスタTRWは、主電極端の一方が映像信号線DTLに接続され、主電極端の他方が駆動トランジスタTRDの制御入力端に接続される。書込走査部は書込トランジスタTRWをオン/オフ制御する制御パルス書込駆動パルスWSを書込走査線WSLを介して書込トランジスタTRWの制御入力端に供給する。書込トランジスタTRWの主電極端の他端と駆動トランジスタTRDの制御入力端と保持容量Ccsの一端との接続点を第1ノードND1と称し、駆動トランジスタTRDの主電極端の一方と保持容量Ccsの他端との接続点を第2ノードND2と称する。各走査線は、駆動パルスを画素回路を構成するトランジスタに供給する駆動線の一例である。[構成例]図1及び図2は、本開示に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。図1は、一般的なアクティブマトリクス型表示装置の構成の概略を示すブロック図であり、図2は、そのカラー画像表示対応の場合の概略を示すブロック図である。図1に示すように、表示装置1は、複数の表示素子としての有機EL素子図示せずを持った画素回路10画素とも称されるが表示アスペクト比である縦横比がX:Y例えば9:16の有効映像領域を構成するように配置された表示パネル部100と、この表示パネル部100を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部200いわゆるタイミングジェネレータと、映像信号処理部220を備えている。駆動信号生成部200と映像信号処理部220とは、1チップのICIntegratedCircuit;半導体集積回路に内蔵され、本例では、表示パネル部100の外部に配置されている。尚、製品形態としては、図示のように、表示パネル部100、駆動信号生成部200、及び映像信号処理部220の全てを備えたモジュール複合部品形態の表示装置1として提供されることに限らず、例えば、表示パネル部100のみで表示装置1として提供すしてもよい。又、表示装置1は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部102に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。透明な対向部には、カラーフィルタ、保護膜、遮光膜等が設けられてもよい。表示モジュールには、外部から画素アレイ部102への映像信号Vsigや各種の駆動パルスを入出力するための回路部やFPCフレキシブルプリントサーキット等が設けられていてもよい。このような表示装置1は、様々な電子機器、例えば半導体メモリやミニディスクMDやカセットテープ等の記録媒体を利用した携帯型の音楽プレイヤー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラ等、電子機器に入力された映像信号や電子機器内で生成した映像信号を、静止画像や動画像映像として表示するあらゆる分野の電子機器の表示部に利用できる。表示パネル部100は、基板101の上に、画素回路10がM行×N列のマトリクス状に配列された画素アレイ部102と、画素回路10を垂直方向に走査する垂直駆動部103と、画素回路10を水平方向に走査する水平駆動部106水平セレクタ或いはデータ線駆動部とも称されると、各駆動部垂直駆動部103及び水平駆動部106と外部回路とのインタフェースをとるインタフェース部130IFと、外部接続用の端子部108パッド部等が集積形成されている。即ち、垂直駆動部103や水平駆動部106やインタフェース部130等の周辺駆動回路が、画素アレイ部102と同一の基板101上に形成された構成となっている。第m行目m=1、2、3、...、M、第n列n=1、2、3、...、Nに位置する発光素子画素回路10を、図では10n,mで示している。インタフェース部130は、垂直駆動部103と外部回路とのインタフェースをとる垂直IF部133と、水平駆動部106と外部回路とのインタフェースをとる水平IF部136を有する。垂直駆動部103と水平駆動部106とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部109が構成される。この制御部109とインタフェース部130垂直IF部133や水平IF部136を含めて、画素アレイ部102の画素回路10を駆動制御する駆動制御回路を構成している。2Tr/1C型とする場合であれば、垂直駆動部103は、書込走査部ライトスキャナWS;WriteScanや電源供給能力を有する電源スキャナとして機能する駆動走査部ドライブスキャナDS;DriveScanを有する。画素アレイ部102は、一例として、図示する左右方向の一方側もしくは両側から垂直駆動部103で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部106で駆動されるようになっている。端子部108には、表示装置1の外部に配された駆動信号生成部200から、種々のパルス信号が供給される。同様に、映像信号処理部220から映像信号Vsigが供給される。カラー表示対応の場合には、色別本例ではR赤、G緑、B青の3原色の映像信号VsigR、映像信号VsigG、映像信号VsigBが供給される。一例としては、垂直駆動用のパルス信号として、垂直方向の走査開始パルスの一例であるシフトスタートパルスSP図はSPDS、SPWSの2種や垂直走査クロックCK図はCKDS、CKWSの2種、必要に応じて位相反転した垂直走査クロックxCK図はxCKDS、xCKWSの2種、並びに特定タイミングのパルス出力を指示するイネーブルパルス等の必要なパルス信号が供給される。水平駆動用のパルス信号として、水平方向の走査開始パルスの一例である水平スタートパルスSPHや水平走査クロックCKH、必要に応じて位相反転した水平走査クロックxCKH、並びに特定タイミングのパルス出力を指示するイネーブルパルス等の必要なパルス信号が供給される。端子部108の各端子は、配線109を介して、垂直駆動部103や水平駆動部106に接続される。例えば、端子部108に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部103の各部や水平駆動部106に供給される。画素アレイ部102は、図示を割愛するが詳細は後述する、表示素子としての有機EL素子に対して画素トランジスタが設けられた画素回路10が行列状に2次元配置され、画素配列に対して行ごとに垂直走査線SCLが配線されるとともに、列ごとに映像信号線DTLが配線された構成となっている。つまり、画素回路10は、垂直走査線SCLを介して直駆動部103と接続され、又、映像信号線DTLを介して水平駆動部106と接続されている。具体的には、マトリクス状に配列された各画素回路10に対しては、垂直駆動部103によって駆動パルスで駆動されるn行分の垂直走査線SCL1~SCLnが画素行ごとに配線される。垂直駆動部103は、論理ゲートの組合せラッチやシフトレジスタ等も含むによって構成され、画素アレイ部102の各画素回路10を行単位で選択する、即ち、駆動信号生成部200から供給される垂直駆動系のパルス信号に基づき、垂直走査線SCLを介して各画素回路10を順次選択する。水平駆動部106は、論理ゲートの組合せラッチやシフトレジスタ等も含むによって構成され、画素アレイ部102の各画素回路10を列単位で選択する、即ち、駆動信号生成部200から供給される水平駆動系のパルス信号に基づき、選択された画素回路10に対し映像信号線DTLを介して映像信号VSの内の所定電位例えば映像信号Vsigレベルをサンプリングして保持容量Ccsに書き込ませる。本実施形態の表示装置1は、線順次駆動や点順次駆動が可能になっており、垂直駆動部103の書込走査部104及び駆動走査部105は線順次でつまり行単位でで画素アレイ部102を走査するとともに、これに同期して水平駆動部106が、画像信号を、1水平ライン分を同時に線順次の場合、或いは画素単位で点順次の場合、画素アレイ部102に書き込む。カラー画像表示対応をとるには、画素アレイ部102には、例えば図2に示すように、色別本例ではR赤、G緑、B青の3原色のサブピクセルとして画素回路10R、画素回路10G、画素回路10Bを所定の配列順で縦ストライプ状に設ける。1組の色別のサブピクセルによりカラーの1画素が構成される。ここでは、サブピクセルレイアウトの一例として縦ストライプ状に各色のサブピクセルを配置したストライプ構造のものを示しているが、サブピクセルレイアウトはこのような配列例に限定されるものではない。サブピクセルを垂直方向にシフトさせた形態を採用してもよい。尚、図1及び図2では、画素アレイ部102の一方側にのみ垂直駆動部103詳しくはその構成要素を配置する構成を示しているが、垂直駆動部103の各要素を画素アレイ部102を挟んで左右両側に配置する構成を採ることもできる。又、垂直駆動部103の各要素の一方と他方を左右の各別に配置する構成を採ることもできる。同様に、図1及び図2では、画素アレイ部102の一方側にのみ水平駆動部106を配置する構成を示しているが、画素アレイ部102を挟んで上下両側に水平駆動部106を配置する構成を採ることもできる。本例では、垂直シフトスタートパルス、垂直走査クロック、水平スタートパルス、水平走査クロック等のパルス信号を表示パネル部100の外部から入力する構成としているが、これらの各種のタイミングパルスを生成する駆動信号生成部200を表示パネル部100上に搭載することもできる。図示した構成は、表示装置の一形態を示したに過ぎず、製品形態としては、その他の形態をとることができる。即ち、表示装置は、画素回路10を構成する素子を行列状に配置した画素アレイ部と、画素アレイ部の周辺に配置され、各画素を駆動するための走査線と接続された走査部を主要部とする制御部と、制御部を動作させるための各種の信号を生成する駆動信号生成部や映像信号処理部を備えて装置の全体が構成されていればよい。製品形態としては、画素アレイ部と制御部とを同一の基体例えばガラス基板上に搭載した表示パネル部と駆動信号生成部や映像信号処理部を別体とする図示のような形態パネル上配置構成と称するの他に、表示パネル部には画素アレイ部を搭載し、それとは別基板例えばフレキシブル基板上に制御部や駆動信号生成部や映像信号処理部等の周辺回路を搭載する形態周辺回路パネル外配置構成と称するを採ることができる。又、画素アレイ部と制御部とを同一の基体上に搭載して表示パネル部を構成するパネル上配置構成の場合、画素アレイ部のTFTを生成する工程にて同時に制御部必要に応じて駆動信号生成部や映像信号処理部も用の各トランジスタを生成する形態トランジスタ一体構成と称すると、COGChipOnGlass実装技術により画素アレイ部が搭載された基体上に制御部必要に応じて駆動信号生成部や映像信号処理部も用の半導体チップを直接実装する形態COG搭載構成と称するを採ることもできる。或いは又、表示パネル部少なくとも画素アレイ部を備えるのみで表示装置として提供することもできる。<発光素子>図3は、駆動回路を備えた発光素子11実質的には画素回路10を説明する図である。ここで、図3は、発光素子11画素回路10の一部分の模式的な一部断面図である。図3では、絶縁ゲート型電界効果トランジスタは薄膜トランジスタTFTであるとする。図示しないが、いわゆるバックゲート型の薄膜トランジスタ或いはMOS型のトランジスタを使用してもよい。発光素子11の駆動回路を構成する各トランジスタ及び容量部保持容量Ccsは支持体20上に形成され、発光部ELPは、例えば、層間絶縁層40を介して、駆動回路を構成する各トランジスタ及び保持容量Ccsの上方に形成されている。駆動トランジスタTRDの一方のソース/ドレイン領域は、発光部ELPに備えられたアノード電極に、コンタクトホールを介して接続されている。図3においては、駆動トランジスタTRDのみを図示する。書込トランジスタTRWやその他のトランジスタは隠れて見えない。発光部ELPは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。具体的には、駆動トランジスタTRDは、ゲート電極31、ゲート絶縁層32、半導体層33、半導体層33に設けられたソース/ドレイン領域35、及び、ソース/ドレイン領域35の間の半導体層33の部分が該当するチャネル形成領域34から構成されている。保持容量Ccsは、他方の電極36、ゲート絶縁層32の延在部から構成された誘電体層、及び、一方の電極37第2ノードND2に相当するから成る。ゲート電極31、ゲート絶縁層32の一部、及び、保持容量Ccsを構成する他方の電極36は、支持体20上に形成されている。駆動トランジスタTRDの一方のソース/ドレイン領域35は配線38に接続され、一方のソース/ドレイン領域35は一方の電極37に接続されている。駆動トランジスタTRD及び保持容量Ccs等は、層間絶縁層40で覆われており、層間絶縁層40上に、アノード電極51、正孔輸送層、発光層、電子輸送層、及び、カソード電極53から成る発光部ELPが設けられている。図3においては、正孔輸送層、発光層、及び、電子輸送層を1層52で表した。発光部ELPが設けられていない層間絶縁層40の部分の上には、第2層間絶縁層54が設けられ、第2層間絶縁層54及びカソード電極53上には透明な基板21が配置されており、発光層にて発光した光は、基板21を通過して、外部に出射される。一方の電極37とアノード電極51とは、層間絶縁層40に設けられたコンタクトホールによって接続されている。カソード電極53は、第2層間絶縁層54、層間絶縁層40に設けられたコンタクトホール56、コンタクトホール55を介して、ゲート絶縁層32の延在部上に設けられた配線39に接続されている。[駆動方法]発光部の駆動方法に関して、以下に説明する。理解を容易にするべく、画素回路10を構成する各トランジスタは、nチャネル型のトランジスタから構成されているとして説明する。又、発光部ELPは、アノード端が第2ノードND2に接続され、カソード端はカソード配線cathその電位をカソード電位Vcathとするに接続されるものとする。更には、ドレイン電流Idsの値の大小によって、発光部ELPにおける発光状態輝度が制御される。発光素子の発光状態においては、駆動トランジスタTRDの2つの主電極端ソース/ドレイン領域は、一方発光部ELPのアノード側がソース端ソース領域として働き、他方がドレイン端ドレイン領域として働く。表示装置は、カラー表示対応のものであり、N/3×M個の2次元マトリクス状に配列された画素回路10から構成され、カラー表示の一単位を成す1つの画素回路は、3つの副画素回路赤色を発光する赤色発光画素回路10R、緑色を発光する緑色発光画素回路10G、青色を発光する青色発光画素回路10Bから構成されているとする。各画素回路10を構成する発光素子は、線順次駆動されるとし、表示フレームレートをFR回/秒とする。即ち、第m行目但し、m=1、2、3、...、Mに配列されたN/3個の画素回路10、より具体的には、N個の画素回路10のそれぞれを構成する発光素子が同時に駆動される。換言すれば、1つの行を構成する各発光素子にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。尚、1つの行を構成する各画素回路10について映像信号を書き込む処理は、全ての画素回路10について同時に映像信号を書き込む処理同時書込み処理とも称するでもよいし、画素回路10毎に順次映像信号を書き込む処理順次書込み処理とも称するでもよい。何れの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。ここで、第m行目、第n列但し、n=1、2、3、...、Nに位置する発光素子画素回路10に関する駆動動作を説明する。因みに、第m行目、第n列に位置する発光素子を、第n、m番目の発光素子或いは第n、m番目の発光素子画素回路と称する。第m行目に配列された各発光素子の水平走査期間第m番目の水平走査期間が終了するまでに、各種の処理閾値補正処理、書込み処理、移動度補正処理、等が行なわれる。尚、書込み処理や移動度補正処理は、第m番目の水平走査期間内に行なわれる必要がある。一方、駆動回路の種類によっては、閾値補正処理やこれに伴う前処理を第m番目の水平走査期間より先行して行なうことができる。前述の各種の処理が全て終了した後、第m行目に配列された各発光素子を構成する発光部を発光させる。尚、各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間例えば、所定の行数分の水平走査期間が経過した後に発光部を発光させてもよい。所定の期間は、表示装置の仕様や画素回路10つまり駆動回路の構成等に応じて、適宜設定すればよい。以下では説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。第m行目に配列された各発光素子を構成する発光部の発光は、第mm’行目に配列された各発光素子の水平走査期間の開始直前まで継続される。m’は、表示装置の設計仕様によって決定すればよい。即ち、或る表示フレームの第m行目に配列された各発光素子を構成する発光部の発光は、第mm’-1番目の水平走査期間まで継続される。一方、第mm’番目の水平走査期間の始期から、次の表示フレームにおける第m番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第m行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。非発光状態の期間非発光期間とも称するを設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより良好にすることができる。但し、各画素回路10発光素子の発光状態/非発光状態は、以上に説明した状態には限定されない。水平走査期間の時間長は、1/FR×1/M秒未満の時間長である。mm’の値がMを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。トランジスタがオン状態導通状態にあるとは、主電極端間ソース/ドレイン領域間にチャネルが形成されている状態を意味し、一方の主電極端から他方の主電極端に電流が流れているか否かは問わない。トランジスタがオフ状態非導通状態にあるとは、主電極端間にチャネルが形成されていない状態を意味する。或るトランジスタの主電極端が他のトランジスタの主電極端に接続されているとは、或るトランジスタのソース/ドレイン領域と他のトランジスタのソース/ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース/ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料導電性高分子から成る層から構成することができる。又、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ時間長は模式的なものであり、各期間の時間長の割合を示すものではない。画素回路10の駆動方法においては、前処理工程、閾値補正処理工程、映像信号書込み処理工程、移動度補正工程、発光工程を有する。前処理工程、閾値補正処理工程、映像信号書込み処理工程、及び、移動度補正工程を纏めて非発光工程とも称する。画素回路10の構成によっては映像信号書込み処理工程と移動度補正工程とを同時に行なうこともある。各工程について概説する。因みに、駆動トランジスタTRDは、発光素子の発光状態においては、以下の式1に従ってドレイン電流Idsを流すように駆動される。ドレイン電流Idsが発光部ELPを流れることで発光部ELPが発光する。更には、ドレイン電流Idsの値の大小によって、発光部ELPにおける発光状態輝度が制御される。発光素子の発光状態においては、駆動トランジスタTRDの2つの主電極端ソース/ドレイン領域は、一方発光部ELPのアノード端側がソース端ソース領域として働き、他方がドレイン端ドレイン領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタTRDの一方の主電極端を単にソース端と称し、他方の主電極端を単にドレイン端と呼ぶ場合がある。尚、実効的な移動度μ、チャネル長L、チャネル幅W、制御電極端の電位ゲート電位Vgとソース端の電位ソース電位Vsとの電位差ゲートソース間電圧Vgs、閾値電圧Vth、等価容量Coxゲート絶縁層の比誘電率×真空の誘電率/ゲート絶縁層の厚さ、係数k≡1/2W/LCoxとする。Ids=kμVgs-Vth21以下の説明では、特段の断りのない限り、発光部ELPの寄生容量の静電容量Celは、保持容量Ccsの静電容量Ccs及び駆動トランジスタTRDの寄生容量の一例であるゲートソース間の静電容量Cgsと比較して十分に大きな値であるとし、駆動トランジスタTRDのゲート端の電位ゲート電位Vgの変化に基づく駆動トランジスタTRDのソース領域第2ノードND2の電位ソース電位Vsの変化を考慮しない。前処理工程第1ノードND1と第2ノードND2との間の電位差が、駆動トランジスタTRDの閾値電圧Vthを越え、且つ、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差が、発光部ELPの閾値電圧VthELを越えないように、第1ノードND1に第1ノード初期化電圧Vofsを印加し、第2ノードND2に第2ノード初期化電圧Viniを印加する。例えば、発光部ELPにおける輝度を制御するための映像信号Vsigを0~10ボルト、電源電圧Vccを20ボルト、駆動トランジスタTRDの閾値電圧Vthを3V、カソード電位Vcathを0ボルト、発光部ELPの閾値電圧VthELを3ボルトとする。この場合、駆動トランジスタTRDの制御入力端の電位ゲート電位Vg、つまり第1ノードND1の電位を初期化するための電位Vofsは0ボルト、駆動トランジスタTRDのソース端の電位ソース電位Vsつまり第2ノードND2の電位を初期化するための電位Viniは-10ボルトとする。閾値補正処理工程第1ノードND1の電位を保った状態で、駆動トランジスタTRDにドレイン電流Idsを流して、第1ノードND1の電位から駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって第2ノードND2の電位を変化させる。この際には、前処理工程後の第2ノードND2の電位に駆動トランジスタTRDの閾値電圧Vthを加えた電圧を超える電圧例えば発光時の電源電圧を、駆動トランジスタTRDの主電極端の他方第2ノードND2とは反対側に印加する。この閾値補正処理工程において、第1ノードND1と第2ノードND2との間の電位差換言すれば、駆動トランジスタTRDのゲートソース間電圧Vgsが駆動トランジスタTRDの閾値電圧Vthに近づく程度は閾値補正処理の時間により左右される。よって、例えば閾値補正処理の時間を充分長く確保すれば第2ノードND2の電位は第1ノードND1の電位から駆動トランジスタTRDの閾値電圧Vthを減じた電位に達し、駆動トランジスタTRDはオフ状態となる。一方、例えば閾値補正処理の時間を短く設定せざるを得ない場合は、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTRDの閾値電圧Vthより大きく、駆動トランジスタTRDはオフ状態とはならない場合がある。閾値補正処理の結果として、必ずしも駆動トランジスタTRDがオフ状態となることを要しない。尚、閾値補正処理工程においては、好ましくは、式2を満足するように電位を選択、決定しておくことで、発光部ELPが発光しないようにする。Vofs-Vth<VthELVcath2映像信号書込み処理工程書込走査線WSLからの書込駆動パルスWSによりオン状態とされた書込トランジスタTRWを介して、映像信号線DTLから映像信号Vsigを第1ノードND1に印加し、第1ノードND1の電位をVsigへと上昇させる。この電第1ノードND1の電位変化分ΔVin=Vsig-Vofsに基づく電荷が、保持容量Ccs、発光部ELPの寄生容量Cel、駆動トランジスタTRDの寄生容量例えばゲートソース間容量Cgs等に振り分けられる。静電容量Celが、静電容量Ccs及びゲートソース間容量Cgsの静電容量Cgsと比較して十分に大きな値であれば、電位変化分Vsig-Vofsに基づく第2ノードND2の電位の変化は小さい。一般に、発光部ELPの寄生容量Celの静電容量Celは、保持容量Ccsの静電容量Ccs及びゲートソース間容量Cgsの静電容量Cgsよりも大きい。この点を勘案して、特段の必要がある場合を除き、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化は考慮しない。この場合、ゲートソース間電圧Vgsは、式3で表すことができる。Vg=VsigVs≒Vofs-VthVgs≒Vsig-Vofs-Vth3移動度補正処理工程書込トランジスタTRWを介して映像信号Vsigを保持容量Ccsの一端に供給しつつつまり映像信号Vsigと対応する駆動電圧を保持容量Ccsに書き込みつつ、駆動トランジスタTRDを介して保持容量Ccsに電流を供給する。例えば、書込走査線WSLからの書込駆動パルスWSによりオン状態とされた書込トランジスタTRWを介して映像信号線DTLから映像信号Vsigを第1ノードND1に供給した状態で、駆動トランジスタTRDに電源を供給しドレイン電流Idsを流して、第2ノードND2の電位を変化させ、所定期間経過後、書込トランジスタTRWをオフ状態にする。このときの第2ノードND2の電位変化分をΔV=電位補正値、負帰還量とする。移動度補正処理を実行するための所定期間は、表示装置の設計の際、設計値として予め決定しておけばよい。尚、この際には、好ましくは、式2Aを満足するように移動度補正期間を決定する。こうすることで、移動度補正期間に発光部ELPが発光することはない。Vofs-VthΔV<VthELVcath2A駆動トランジスタTRDの移動度μの値が大きい場合は電位補正値ΔVは大きくなり、移動度μの値が小さい場合は電位補正値ΔVは小さくなる。このときの駆動トランジスタTRDのゲートソース間電圧Vgsつまり第1ノードND1と第2ノードND2との電位差は、式4で表すことができる。ゲートソース間電圧Vgsは発光時の輝度を規定するが、電位補正値ΔVは駆動トランジスタTRDのドレイン電流Idsに比例し、ドレイン電流Idsは移動度μに比例するので、結果的には、移動度μが大きいほど電位補正値ΔVが大きくなるので、画素回路10ごとの移動度μのばらつきを取り除くことができる。Vgs≒Vsig-Vofs-Vth-ΔV4発光工程書込走査線WSLからの書込駆動パルスWSにより書込トランジスタTRWをオフ状態とすることにより第1ノードND1を浮遊状態とし、駆動トランジスタTRDに電源を供給して駆動トランジスタTRDを介して、駆動トランジスタTRDのゲートソース間電圧Vgs第1ノードND1と第2ノードND2との間の電位差に応じた電流Idsを発光部ELPに流すことにより発光部ELPを駆動して発光させる。駆動回路の構成による相違点ここで、それぞれ典型的な、5Tr/1C型、4Tr/1C型、3Tr/1C型、2Tr/1C型での相違点は以下の通りである。5Tr/1C型では、駆動トランジスタTRDの電源側の主電極端と電源回路電源部との間に接続された第1トランジスタTR1発光制御トランジスタと、第2ノード初期化電圧を印加する第2トランジスタTR2と、第1ノード初期化電圧を印加する第3トランジスタTR3とを設ける。第1トランジスタTR1、第2トランジスタTR2、第3トランジスタTR3は何れもスイッチングトランジスタである。第1トランジスタTR1は、発光期間にオン状態としておき、オフ状態にして非発光期間に入り、その後の閾値補正期間に一度オン状態にし、更に移動度補正期間以降次の発光期間もオン状態とする。第2トランジスタTR2は、第2ノードの初期化期間にのみオン状態としそれ以外はオフ状態とする。第3トランジスタTR3は、第1ノードの初期化期間から閾値補正期間に亘ってのみオン状態としそれ以外はオフ状態とする。書込トランジスタTRWは、映像信号書込み処理期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。4Tr/1C型では、5Tr/1C型から、第1ノード初期化電圧を印加する第3トランジスタTR3が省略され、第1ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給される。第1ノードの初期化期間に第1ノード初期化電圧を映像信号線DTLから第1ノードに供給するべく、書込トランジスタTRWは第1ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第1ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。3Tr/1C型では、5Tr/1C型から、第2トランジスタTR2と第3トランジスタTR3が省略され、第1ノード初期化電圧及び第2ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給される。映像信号線DTLの電位は、第2ノードの初期化期間に第2ノードを第2ノード初期化電圧に設定し、その後の第1ノードの初期化期間に第1ノードを第1ノード初期化電圧に設定するべく、第2ノード初期化電圧と対応した電圧VofsHを供給しその後に第1ノード初期化電圧VofsL=Vofsにする。そして、これと対応して、書込トランジスタTRWは第1ノードの初期化期間及び第2ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第2ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。因みに、3Tr/1C型では、映像信号線DTLを利用して第2ノードND2の電位を変化させる。このため、保持容量Ccsの静電容量Ccsを、設計上、他の駆動回路よりも大きい値例えば、静電容量Ccsを静電容量Celの約1/4~1/3程度に設定する。したがって、他の駆動回路よりも、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化の程度が大きい点を考慮する。2Tr/1C型では、5Tr/1C型から、第1トランジスタTR1と第2トランジスタTR2と第3トランジスタTR3が省略され、第1ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給され、第2ノード初期化電圧は駆動トランジスタTRDの電源側の主電極端を、第1電位VccH=5Tr/1C型のVccと第2電位VccL=5Tr/1C型のViniでパルス駆動することで与えられる。駆動トランジスタTRDの電源側の主電極端は、発光期間に第1電位VccHにされ、第2電位VccLにされることで非発光期間に入り、その後の閾値補正期間以降次の発光期間もに第1電位VccHにされる。第1ノードの初期化期間に第1ノード初期化電圧を映像信号線DTLから第1ノードに供給するべく、書込トランジスタTRWは第1ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第1ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。尚、ここでは、駆動トランジスタの特性ばらつきとして、閾値電圧及び移動度の双方について補正処理を行なう場合で説明したが、何れか一方のみについて補正処理を行なうようにしてもよい。以上、好ましい例に基づき説明したが、これらの例に限定されるものではない。各例において説明した表示装置、表示素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。又、5Tr/1C型、4Tr/1C型、及び、3Tr/1C型の動作においては、書込み処理と移動度補正を別個に行なってもよいし、2Tr/1C型と同様に、書込み処理において移動度補正処理を併せて行なってもよい。具体的には、第1トランジスタTR1発光制御トランジスタをオン状態とした状態で、書込トランジスタTRWを介して、データ線DTLから映像信号VSigを第1ノードに印加すればよい。<具体的な適用例>以下に、駆動パルスの形状幅、変化特性等がばらつくことに起因する表示むら現象が抑制する本実施形態の技術の具体的な適用例について説明する。尚、アクティブマトリクス型の有機ELパネルを使用する表示装置においては、例えば、パネル両側或いは片側に配置されている垂直走査部によってトランジスタの制御入力端に供給する各種のゲート信号制御パルスを作り、画素回路10へ当該信号を印加する。更にはこのような有機ELパネルを使用する表示装置においては、素子数削減及び高精細化のため、2Tr/1C型の画素回路10を用いることがある。この点を勘案して、以下では、代表的に2Tr/1C型の構成への適用例で説明する。[画素回路]図4及び図5は、画素回路10と、当該画素回路10を備えた表示装置の一形態を示す図である。図4は基本構成1画素分を示し、図5は具体的な構成表示装置の全体を示す。尚、表示パネル部100の基板101上において画素回路10の周辺部に設けられた垂直駆動部103と水平駆動部106も合わせて示している。表示装置1は、映像信号Vsig詳しくは信号振幅ΔVinに基づいて画素回路10内の電気光学素子本例では発光部ELPとして有機EL素子127を使用するを発光させる。このため、表示装置1は、画素アレイ部102に行列状に配される画素回路10内に、少なくとも、駆動電流を生成する駆動トランジスタ121駆動トランジスタTRD、駆動トランジスタ121の制御入力端ゲート端が典型例と出力端ソース端が典型例の間に接続された保持容量120保持容量Ccs、駆動トランジスタ121の出力端に接続された電気光学素子の一例である有機EL素子127発光部ELP、及び、保持容量120に信号振幅ΔVinに応じた情報を書き込むサンプリングトランジスタ125書込トランジスタTRWを備える。この画素回路10においては、保持容量120に保持された情報に基づく駆動電流Idsを駆動トランジスタ121で生成して電気光学素子の一例である有機EL素子127に流すことで有機EL素子127を発光させる。サンプリングトランジスタ125で保持容量120に信号振幅ΔVinに応じた情報を書き込むので、サンプリングトランジスタ125は、その入力端ソース端もしくはドレイン端の一方に信号電位VofsΔVinを取り込み、その出力端ソース端もしくはドレイン端の他方に接続された保持容量120に信号振幅ΔVinに応じた情報を書き込む。もちろん、サンプリングトランジスタ125の出力端は、駆動トランジスタ121の制御入力端にも接続されている。尚、ここで示した画素回路10の接続構成は、最も基本的な構成を示したもので、画素回路10は、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外つまり他の構成要素が含まれていてもよい。又、接続は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。例えば、接続間には、必要に応じて更に、スイッチング用のトランジスタや、ある機能を持った機能部等を介在させる等の変更が加えられることがある。典型的には、表示期間換言すれば非発光時間を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタ121の出力端と電気光学素子有機EL素子127と間に、もしくは駆動トランジスタ121の電源供給端ドレイン端が典型例と電源供給用の配線である電源線PWL本例では電源供給線105DSLとの間に配することがある。このような変形態様の画素回路であっても、実施例1或いはその他の実施例で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本開示に係る表示装置の一実施形態を実現する画素回路10である。又、画素回路10を駆動するための周辺部には、例えば、サンプリングトランジスタ125を水平周期で順次制御することで画素回路10を線順次走査して、1行分の各保持容量120に映像信号Vsigの信号振幅ΔVinに応じた情報を書き込む書込走査部104、及び、書込走査部104での線順次走査に合わせて1行分の各駆動トランジスタ121の電源供給端に印加される電源供給を制御するための走査駆動パルス電源駆動パルスDSLを出力する駆動走査部105を具備する制御部109を設ける。又、制御部109には、書込走査部104での線順次走査に合わせて各水平周期内で基準電位Vofsと信号電位VofsΔVinで切り替わる映像信号Vsigがサンプリングトランジスタ125に供給されるように制御する水平駆動部106を設ける。制御部109は、好ましくは、保持容量120に信号振幅ΔVinに対応する情報が書き込まれた時点でサンプリングトランジスタ125を非導通状態にして駆動トランジスタ121の制御入力端への映像信号Vsigの供給を停止させ、駆動トランジスタ121の出力端の電位変動に制御入力端の電位が連動するブートストラップ動作を行なうように制御するのがよい。制御部109は、好ましくは、ブートストラップ動作を、サンプリング動作の終了後の発光開始の初期でも実行するようにする。即ち、信号電位VofsΔVinがサンプリングトランジスタ125に供給されている状態でサンプリングトランジスタ125を導通状態にした後にサンプリングトランジスタ125を非導通状態にすることで、駆動トランジスタ121の制御入力端と出力端の電位差が一定に維持されるようにする。又、制御部109は、好ましくはブートストラップ動作を、発光期間において電気光学素子有機EL素子127の経時変動補正動作を実現するように制御する。このため、制御部109は、保持容量120に保持された情報に基づく駆動電流Idsが電気光学素子有機EL素子127に流れている期間は継続的にサンプリングトランジスタ125を非導通状態にしておくことで、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。発光時における保持容量120のブートストラップ動作により有機EL素子127の電流-電圧特性が経時変動しても駆動トランジスタ121の制御入力端と出力端の電位差をブートストラップした保持容量120により一定に保つことで、常に一定の発光輝度を保つようにする。又、好ましくは、制御部109は、基準電位=第1ノード初期化電圧Vofsがサンプリングトランジスタ125の入力端ソース端が典型例に供給されている時間帯でサンプリングトランジスタ125を導通させることで駆動トランジスタ121の閾値電圧Vthに対応する電圧を保持容量120に保持するための閾値補正動作を行なうように制御する。この閾値補正動作は、必要に応じて、信号振幅ΔVinに対応する情報の保持容量120への書込みに先行する複数の水平周期で繰り返し実行するとよい。ここで必要に応じてとは、1水平周期内の閾値補正期間では駆動トランジスタ121の閾値電圧に相当する電圧を十分に保持容量120へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により、確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持させる。閾値補正を複数回行なう処理を分割閾値補正とも称する。又、更に好ましくは、制御部109は、閾値補正動作に先立って、サンプリングトランジスタ125の入力端に基準電位Vofsが供給されている時間帯でサンプリングトランジスタ125を導通させて閾値補正用の準備動作放電動作や初期化動作を実行するように制御する。閾値補正動作前に駆動トランジスタ121の制御入力端と出力端の電位を初期化しておく。より詳しくは、制御入力端と出力端と間に保持容量120を接続しておくことで、保持容量120の両端の電位差が閾値電圧Vth以上になるように設定する。尚、2Tr/1C駆動構成における閾値補正に当たっては、制御部109には、書込走査部104での線順次走査に合わせて1行分の各画素回路10に、駆動電流Idsを電気光学素子有機EL素子127に流すために使用される第1電位VccHと第1電位VccHとは異なる第2電位VccLとを切り替えて出力する駆動走査部105を設け、駆動トランジスタ121の電源供給端子に第1電位VccHに対応する電圧が供給され、かつサンプリングトランジスタ121に信号電位VofsΔVinが供給されている時間帯でサンプリングトランジスタ125を導通させることで閾値補正動作を行なうように制御するのがよい。又、2TR駆動構成における閾値補正の準備動作に当たっては、駆動トランジスタ121の電源供給端に第2電位VccL=第2ノード初期化電圧Viniに対応する電圧が供給され、かつサンプリングトランジスタ125に基準電位Vofsが供給されている時間帯でサンプリングトランジスタ125を導通させて、駆動トランジスタ121の制御入力端つまり第1ノードND1の電位を基準電位Vofsに、又出力端つまり第2ノードND2の電位を第2電位VccLに初期化するのがよい。更に好ましくは、制御部109は、閾値補正動作の後、駆動トランジスタ121に第1電位VccHに対応する電圧が供給され、サンプリングトランジスタ125に信号電位VofsΔVinが供給されている時間帯でサンプリングトランジスタ125を導通させることで保持容量120に信号振幅ΔVinの情報を書き込む際、駆動トランジスタ121の移動度μに対する補正分を保持容量120に書き込まれる情報に加えるように制御する。この際には、サンプリングトランジスタ125に信号電位VofsΔVinが供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタ125を導通させるとよい。以下2Tr/1C駆動構成での画素回路10の一例について具体的に説明する。画素回路10は、基本的にnチャネル型の薄膜電界効果トランジスタで駆動トランジスタが構成されている。又、有機EL素子の経時劣化による当該有機EL素子への駆動電流Idsの変動を抑制するための回路、即ち電気光学素子の一例である有機EL素子の電流-電圧特性の変化を補正して駆動電流Idsを一定に維持する駆動信号一定化回路その1を備え、又駆動トランジスタの特性変動閾値電圧ばらつきや移動度ばらつきによる駆動電流変動を防ぐ閾値補正機能や移動度補正機能を実現して駆動電流Idsを一定に維持する駆動方式を採用した点に特徴を有する。駆動トランジスタ121の特性変動例えば閾値電圧や移動度等のばらつきや変動による駆動電流Idsに与える影響を抑制する方法としては、2TR構成の駆動回路をそのまま駆動信号一定化回路その1として採用しつつ、各トランジスタ駆動トランジスタ121及びサンプリングトランジスタ125の駆動タイミングを工夫することで対処する。画素回路10は、2TR駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Vsigの劣化なくサンプリングできるため、良好な画質を得ることができる。又、画素回路10は、保持容量120の接続態様に特徴を有し、有機EL素子127の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路その2の一例であるブートストラップ回路を構成している。有機EL素子の電流-電圧特性に経時変化があった場合でも駆動電流を一定にする駆動電流変動を防ぐブートストラップ機能を実現する駆動信号一定化回路その2を備えた点に特徴を有する。駆動トランジスタを始めとする各トランジスタとしてはFET電界効果トランジスタを使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端及びドレイン端の何れか一方ここではソース端とするを出力端として取り扱い、他方を電源供給端ここではドレイン端とするとして取り扱う。具体的には図4及び図5に示すように、画素回路10は、それぞれnチャネル型の駆動トランジスタ121及びサンプリングトランジスタ125と、電流が流れることで発光する電気光学素子の一例である有機EL素子127とを有する。一般に、有機EL素子127は整流性があるためダイオードの記号で表している。尚、有機EL素子127には、寄生容量Celが存在する。図では、この寄生容量Celを有機EL素子127ダイオード状のものと並列に示す。駆動トランジスタ121は、ドレイン端Dが第1電位VccH或いは第2電位VccLを供給する電源供給線105DSLに接続され、ソース端Sが、有機EL素子127のアノード端Aに接続されその接続点は第2ノードND2でありノードND122とする、有機EL素子127のカソード端Kが基準電位を供給する全画素回路10共通のカソード配線cath電位はカソード電位Vcath、例えばGNDに接続されている。尚、カソード配線cathは、それ用の単一層の配線上層配線のみとしてもよいし、例えばアノード用の配線が形成されるアノード層に、カソード配線用の補助配線を設けてカソード配線の抵抗値を低減するようにしてもよい。この補助配線は、画素アレイ部102表示エリア内に格子状又は列又は行状に配線され、上層配線と同電位で固定電位である。サンプリングトランジスタ125は、ゲート端Gが書込走査部104からの書込走査線104WSに接続され、ドレイン端Dが映像信号線106HS映像信号線DTLに接続され、ソース端Sが駆動トランジスタ121のゲート端Gに接続されているその接続点は第1ノードND1でありノードND121とする。サンプリングトランジスタ125のゲート端Gには、書込走査部104からアクティブHの書込駆動パルスWSが供給される。サンプリングトランジスタ125は、ソース端Sとドレイン端Dとを逆転させた接続態様とすることもできる。駆動トランジスタ121のドレイン端Dは、電源スキャナとして機能する駆動走査部105からの電源供給線105DSLに接続されている。電源供給線105DSLは、この電源供給線105DSLそのものが、駆動トランジスタ121に対しての電源供給能力を備える点に特徴を有する。駆動走査部105は、駆動トランジスタ121のドレイン端Dに対して、それぞれ電源電圧に相当する高電圧側の第1電位VccHと閾値補正に先立つ準備動作に利用される低電圧側の第2電位VccL初期化電圧もしくはイニシャル電圧とも称されるとを切り替えて供給する。駆動トランジスタ121のドレイン端D側電源回路側を第1電位VccHと第2電位VccLの2値をとる電源駆動パルスDSLで駆動することで、閾値補正に先立つ準備動作を行なうことを可能にしている。第2電位VccLとしては、映像信号線106HSにおける映像信号Vsigの基準電位Vofsより十分低い電位とする。具体的には、駆動トランジスタ121のゲートソース間電圧Vgsゲート電位Vgとソース電位Vsの差が駆動トランジスタ121の閾値電圧Vthより大きくなるように、電源供給線105DSLの低電位側の第2電位VccLを設定する。尚、基準電位Vofsは、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線106HSを予めプリチャージにしておくためにも利用する。このような画素回路10では、有機EL素子127を駆動するときには、駆動トランジスタ121のドレイン端Dに第1電位VccHが供給され、ソース端Sが有機EL素子127のアノード端A側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。このような画素回路10を採用する場合、駆動トランジスタ121の他に走査用に1つのスイッチングトランジスタサンプリングトランジスタ125を使用する2TR駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL及び書込駆動パルスWSのオン/オフタイミングの設定により、有機EL素子127の経時劣化や駆動トランジスタ121の特性変動例えば閾値電圧や移動度等のばらつきや変動による駆動電流Idsに与える影響を防ぐ。[画素回路の動作]図6は、画素回路10に関する駆動タイミングの一例として、線順次方式で信号振幅Vinの情報を保持容量120に書き込む際の動作を説明するタイミングチャート理想状態である。図7は、図6に示したタイミングチャートの主要な期間における等価回路と動作状態を説明する図である。図6においては、時間軸を共通にして、書込走査線104WSの電位変化、電源供給線105DSLの電位変化、映像信号線106HSの電位変化を表してある。これらの電位変化と並行に、駆動トランジスタ121のゲート電位Vg及びソース電位Vsの変化も表してある。基本的には、書込走査線104WSや電源供給線105DSLの1行ごとに、1水平走査期間だけ遅れて同じような駆動を行なう。図6中の信号のように各パルスのタイミングによって有機EL素子127に流れる電流値をコントロールする。図6のタイミング例では、電源駆動パルスDSLを第2電位VccLとすることで消光及びノードND122を初期化した後に、第1ノード初期化電圧Vofsを映像信号線106HSに印加している際にサンプリングトランジスタ125をオン状態としてノードND121を初期化し、その状態で電源駆動パルスDSLを第1電位VccHとすることで閾値補正を行なう。その後、サンプリングトランジスタ125をオフ状態とし、映像信号線106HSに映像信号Vsigを印加する。その状態でサンプリングトランジスタ125をオン状態とすることにより信号を書き込むと同時に移動度補正を行なう。信号を書き込んだ後、サンプリングトランジスタ125をオフ状態にすると発光を開始する。このように移動度補正や閾値補正等、パルスの位相差によって駆動をコントロールする。以下、閾値補正及び移動度補正に着目して動作を詳しく説明する。画素回路10において、駆動タイミングとしては、先ず、サンプリングトランジスタ125は、書込走査線104WSから供給された書込駆動パルスWSに応じて導通し、映像信号線106HSから供給された映像信号Vsigをサンプリングして保持容量120に保持する。最初に、以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが1理想値であると仮定して、保持容量120に信号振幅Vinの情報を、書き込む、保持する、あるいはサンプリングする等と簡潔に記して説明する。書込みゲインが1未満の場合、保持容量120には信号振幅Vinの大きさそのものではなく、信号振幅Vinの大きさに対応するゲイン倍された情報が保持されることになる。画素回路10に対する駆動タイミングは、映像信号Vsigの信号振幅Vinの情報を保持容量120に書き込む際に、順次走査の観点からは、1行分の映像信号を同時に各列の映像信号線106HSに伝達する線順次駆動を行なう。特に、2TR構成の画素回路10における駆動タイミングでの閾値補正と移動度補正を行なう際の基本的な考え方においては、先ず、映像信号Vsigを基準電位Vofsと信号電位VofsVinとを1H期間内において時分割で有するものとする。具体的には、映像信号Vsigが非有効期間である基準電位Vofsにある期間を1水平期間の前半部とし、有効期間である信号電位Vsig=VofsVinにある期間を1水平期間の後半部とする。1水平期間を前半部と後半部に分ける際は、典型的にはほぼ1/2期間ずつ分けるがこのことは必須でなく、前半部よりも後半部の方をより長くしてもよいし、逆に、前半部よりも後半部の方をより短くしてもよい。信号書込みに用いる書込駆動パルスWSを閾値補正や移動度補正にも用いることとし、1H期間内に2回、書込駆動パルスWSをアクティブにしてサンプリングトランジスタ125をオンする。そして、1回目のオンタイミングにて閾値補正を行ない、2回目のオンタイミングにて信号電圧書込みと移動度補正を同時に行なう。その後、駆動トランジスタ121は、第1電位高電位側にある電源供給線105DSLから電流の供給を受け保持容量120に保持された信号電位映像信号Vsigの有効期間の電位に対応する電位に応じて駆動電流Idsを有機EL素子127に流す。尚、1H期間内に2回、書込駆動パルスWSをアクティブにするのではなく、サンプリングトランジスタ125のオン状態を維持したまま、映像信号線106HSの電位を、有機EL素子127における輝度を制御するための信号電位=VofsVinとしてもよい。例えば、有機EL素子127の発光状態は、電源供給線105DSLが第1電位VccHであり、サンプリングトランジスタ125がオフ状態である図6Aを参照。このとき、駆動トランジスタ121は飽和領域で動作するように設定されているため、有機EL素子127に流れる電流Idsは駆動トランジスタ121のゲートソース間電圧VgsノードND121とノードND122との間の電圧に応じて決まる式1に示される値となる。その後、垂直駆動部103は、電源供給線105DSLが第1電位VccHにありかつ映像信号線106HSが映像信号Vsigの非有効期間である基準電位Vofsにある時間帯でサンプリングトランジスタ125を導通させる制御信号として書込駆動パルスWSを出力して、駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持しておく図6Dを参照。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路10ごとにばらつく駆動トランジスタ121の閾値電圧Vthの影響をキャンセルすることができる。垂直駆動部103は、信号振幅Vinのサンプリングに先行する複数の水平期間で閾値補正動作を繰り返し実行して確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持するようにするのがよい。閾値補正動作を複数回実行することで、十分に長い書込み時間を確保する。こうすることで、駆動トランジスタ121の閾値電圧Vthに相当する電圧を確実に保持容量120に予め保持することができる。保持された閾値電圧Vthに相当する電圧は駆動トランジスタ121の閾値電圧Vthのキャンセルに用いられる。したがって、画素回路10ごとに駆動トランジスタ121の閾値電圧Vthがばらついていても、画素回路10ごとに完全にキャンセルされるため、画像のユニフォーミティすなわち表示装置の画面全体に亘る発光輝度の均一性が高まる。特に信号電位が低階調のときに現れがちな輝度むらを防ぐことができる。好ましくは、垂直駆動部103は、閾値補正動作に先立って、電源供給線105DSLが第2電位にありかつ映像信号線106HSが映像信号Vsigの非有効期間である基準電位Vofsにある時間帯で、書込駆動パルスWSをアクティブ本例ではHレベルにしてサンプリングトランジスタ125を導通させ、その後に書込駆動パルスWSをアクティブHにしたままで電源供給線105DSLを第1電位に設定する。こうすることで、ソース端Sを基準電位Vofsより十分低い第2電位VccLにセットし放電期間C=第2ノード初期化期間図6Bを参照、且つ、駆動トランジスタ121のゲート端Gを基準電位Vofsにセットしてから初期化期間D=第1ノード初期化期間図6Cを参照、閾値補正動作を開始する閾値補正期間E。このようなゲート電位及びソース電位のリセット動作初期化動作により、後続する閾値補正動作を確実に実行することができる。放電期間Cと初期化期間Dとを合わせて、駆動トランジスタ121のゲート電位Vgとソース電位Vsを初期化する閾値補正準備期間=前処理期間とも称する。因みに、図示した例は、第1ノードのであるノードND121への初期化動作初期化期間Dは3回繰り返しており、放電期間Cの開始から最後の初期化期間Dが完了するまでが閾値補正準備期間となる。閾値補正期間Eでは、電源供給線105DSLの電位が低電位側の第2電位VccLから高電位側の第1電位VccHに遷移することで、駆動トランジスタ121のソース電位Vsが上昇を開始する。即ち、駆動トランジスタ121のゲート端Gは映像信号Vsigの基準電位Vofsに保持されており、駆動トランジスタ121のソース端Sの電位Vsが上昇して駆動トランジスタ121がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ121のソース電位VsはVofs-Vthとなる。閾値補正期間Eでは、ドレイン電流が専ら保持容量120側Ccs<<Cel時に流れ、有機EL素子127側には流れないようにするため、有機EL素子127がカットオフとなるように全画素共通の接地配線cathの電位Vcathを設定しておく。有機EL素子127の等価回路はダイオードと寄生容量Celの並列回路で表されるため、Vel≦VcathVthELである限り、つまり、有機EL素子127のリーク電流が駆動トランジスタ121に流れる電流よりもかなり小さい限り、駆動トランジスタ121のドレイン電流Idsは保持容量120と寄生容量Celを充電するために使われる。この結果、有機EL素子127のアノード端Aの電圧VelつまりノードND122の電位は、時間とともに上昇してゆく。そして、ノードND122の電位ソース電位VsとノードND121の電圧ゲート電位Vgとの電位差がちょうど閾値電圧Vthとなったところで駆動トランジスタ121はオン状態からオフ状態となり、ドレイン電流Idsは流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ121のゲートソース間電圧Vgsは閾値電圧Vthという値をとる。ここで、閾値補正動作は1回のみ実行するものとすることもできるが、このことは必須ではない。1水平期間を処理サイクルとして、閾値補正動作を複数回図は4回で示している繰り返えしてもよい。例えば、実際には、閾値電圧Vthに相当する電圧が、駆動トランジスタ121のゲート端Gとソース端Sと間に接続された保持容量120に書き込まれることになる。しかしながら、閾値補正期間Eは、書込駆動パルスWSをアクティブHにしたタイミングからインアクティブLに戻すタイミングまでであり、この期間が十分に確保されていないときには、それ以前に終了してしまう。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。閾値補正動作を複数回実行する場合に、1水平期間が閾値補正動作の処理サイクルとなるのは、閾値補正動作に先立って、1水平期間の前半部で映像信号線106HSを介して基準電位Vofsを供給しソース電位を第2電位VccLにセットする初期化動作を経るからである。必然的に、閾値補正期間は、1水平期間よりも短くなってしまう。したがって、保持容量120の静電容量Ccsや第2電位VccLの大きさ関係やその他の要因で、この短い1回分の閾値補正動作期間では、閾値電圧Vthに対応する正確な電圧を保持容量120に保持仕切れないケースも起こり得る。閾値補正動作を複数回実行するのが好ましいのは、この対処のためである。即ち、信号振幅Vinの保持容量120へのサンプリング信号書込みに先行する複数の水平周期で、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持させるのが好ましい。例えば、第1閾値補正期間E1ではゲートソース間電圧VgsがVx1>Vthになったとき、つまり、駆動トランジスタ121のソース電位Vsが低電位側の第2電位VccLからVofs-Vx1になったときに終わってしまう図6Dを参照。このため、第1閾値補正期間E1が完了した時点では、Vx1が保持容量120に書き込まれる。次に、駆動走査部105は、1水平期間の後半部で、書込駆動パルスWSをインアクティブLに切り替え、さらに水平駆動部106は、映像信号線106HSの電位を基準電位Vofsから映像信号Vsig=VofsVinに切り替える図6Eを参照。これにより、映像信号線106HSが映像信号Vsigの電位に変化する一方、書込走査線104WSの電位書込駆動パルスWSはローレベルになる。このときには、サンプリングトランジスタ125は非導通オフ状態にあり、それ以前に保持容量120に保持されたVx1に応じたドレイン電流が有機EL素子127に流れることで、ソース電位Vsが僅かに上昇する。この上昇分をVa1とすると、ソース電位VsはVofs-Vx1Va1となる。さらに、駆動トランジスタ121のゲート端Gとソース端Sとの間には保持容量120が接続されており、その保持容量120による効果によって、駆動トランジスタ121のソース電位Vsの変動にゲート電位Vgが連動することで、ゲート電位VgがVofsVa1となる。次の第2閾値補正期間E2では、第1閾値補正期間E1と同様の動作をする。具体的には、先ず、駆動トランジスタ121のゲート端Gは映像信号Vsigの基準電位Vofsに保持されることとなり、ゲート電位Vgが直前のVg=基準電位VofsVa1から基準電位Vofsに瞬時に切り替わる。駆動トランジスタ121のゲート端Gとソース端Sとの間には保持容量120が接続されており、その保持容量120による効果によって、駆動トランジスタ121のゲート電位Vgの変動にソース電位Vsが連動することで、ソース電位Vsは、直前のVofs-Vx1Va1からVa1だけ低下するので、Vofs-Vx1となる。この後、駆動トランジスタ121のソース端Sの電位Vsが上昇して駆動トランジスタ121がカットオフするまでドレイン電流が流れようとする。しかしながら、ゲートソース間電圧VgsがVx2>Vthになったとき、つまり、駆動トランジスタ121のソース電位VsがVofs-Vx2になったときに終わってしまい、第2閾値補正期間E2が完了した時点ではVx2が保持容量120に書き込まれる。次の第3閾値補正期間E3の直前では、保持容量120に保持されたVx2に応じたドレイン電流が有機EL素子127に流れることで、ソース電位VsはVofs-Vx2Va2となり、ゲート電位VgはVofsVa2となる。同様にして、次の第3閾値補正期間E3では、ゲートソース間電圧VgsがVx3>Vthになったとき、つまり、駆動トランジスタ121のソース電位VsがVofs-Vx3になったときに終わってしまい、第3閾値補正期間E3が完了した時点ではVx3が保持容量120に書き込まれる。次の第4閾値補正期間E4の直前では、保持容量120に保持されたVx3に応じたドレイン電流が有機EL素子127に流れることで、ソース電位VsはVofs-Vx3Va3となり、ゲート電位VgはVofsVa3となる。そして、次の第4閾値補正期間E4では、駆動トランジスタ121のソース端Sの電位Vsが上昇して駆動トランジスタ121がカットオフするまでドレイン電流が流れる。カットオフすると駆動トランジスタ121のソース電位VsはVofs-Vthとなり、ゲートソース間電圧Vgsが閾値電圧Vthと同じ状態になっている。第4閾値補正期間E4が完了した時点で、駆動トランジスタ121の閾値電圧Vthが保持容量120に保持される。画素回路10においては、閾値補正機能に加えて、移動度補正機能を備えている。即ち、垂直駆動部103は、映像信号線106HSが映像信号Vsigの有効期間である信号電位VofsVinにある時間帯にサンプリングトランジスタ125を導通状態にするため、書込走査線104WSに供給する書込駆動パルスWSを、上述の時間帯より短い期間だけアクティブ本例ではHレベルにする。この期間では、駆動トランジスタ121の制御入力端に信号電位VofsVinを供給した状態で駆動トランジスタ121を介して有機EL素子127の寄生容量Cel及び保持容量120を充電する図6Fを参照。この書込駆動パルスWSのアクティブ期間サンプリング期間でもあり移動度補正期間でもあるを適切に設定することで、保持容量120に信号振幅Vinに応じた情報を保持する際、同時に駆動トランジスタ121の移動度μに対する補正を加えることができる。水平駆動部106により映像信号線106HSに信号電位VofsVinを実際に供給して、書込駆動パルスWSをアクティブHにする期間を、保持容量120への信号振幅Vinの書込み期間サンプリング期間とも称するとする。特に、画素回路10における駆動タイミングでは、電源供給線105DSLが高電位側である第1電位VccHにあり、かつ、映像信号Vsigが有効期間にある時間帯内信号振幅Vinの期間で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間サンプリング期間もは、映像信号線106HSの電位が、映像信号Vsigの有効期間の信号電位VofsVinにある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、映像信号線106HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めているため、結果的に移動度補正時間は書込駆動パルスWSで決まる。正確には、移動度補正時間サンプリング期間もは、書込駆動パルスWS立ち上がってサンプリングトランジスタ125がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ125がオフするまでの時間となる。因みに、図では、第4閾値補正期間E4の後で書込駆動パルスWSを一端インアクティブLにしているが、このことは必須でなく、アクティブHのままにして、映像信号Vsigを基準電位Vofsから有効期間の信号電位VofsVinに切り替えてもよい。具体的には、サンプリング期間においては、駆動トランジスタ121のゲート電位Vgが信号電位VofsVinにある状態でサンプリングトランジスタ125が導通オン状態となる。したがって、書込み移動度補正期間Hでは、駆動トランジスタ121のゲート端Gが信号電位VofsVinに固定された状態で、駆動トランジスタ121に駆動電流Idsが流れる。信号振幅Vinの情報は駆動トランジスタ121の閾値電圧Vthに足し込む形で保持される。この結果、駆動トランジスタ121の閾値電圧Vthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量120に保持されるゲートソース間電圧Vgsは、VsigVth=VinVthとなる。又、同時に、このサンプリング期間で移動度補正を実行するので、サンプリング期間は移動度補正期間を兼ねることとなる書込み移動度補正期間H。ここで、有機EL素子127の閾値電圧をVthELとしたとき、Vofs-Vth<VthELと設定しておくことで、有機EL素子127は、逆バイアス状態におかれ、カットオフ状態ハイインピーダンス状態にあるため、発光することはなく、又、ダイオード特性ではなく単純な容量特性を示す。よって駆動トランジスタ121に流れるドレイン電流駆動電流Idsは保持容量120の静電容量Ccsと有機EL素子127の寄生容量等価容量Celの静電容量Celの両者を結合した容量C=CcsCelに書き込まれていく。これにより、駆動トランジスタ121のドレイン電流は有機EL素子127の寄生容量Celに流れ込み充電を開始する。その結果、駆動トランジスタ121のソース電位Vsは上昇していく。図6のタイミングチャートでは、この上昇分をΔVで表してある。この上昇分、即ち移動度補正パラメータである電位補正値ΔVは、閾値補正によって保持容量120に保持されるゲートソース間電圧Vgs=VinVthから差し引かれることになり、Vgs=VinVth-ΔVとなるので、負帰還をかけたことになる。このとき、駆動トランジスタ121のソース電位Vsは、ゲート電位Vg=Vinから保持容量に保持される電圧Vgs=VinVth-ΔVを差し引いた値-VthΔVとなる。このようにして、画素回路10における駆動タイミングでは、書込み移動度補正期間Hにおいて、信号振幅Vinのサンプリングと移動度μを補正するΔV負帰還量、移動度補正パラメータの調整が行なわれる。書込走査部104は、書込み移動度補正期間Hの時間幅を調整可能であり、これにより保持容量120に対する駆動電流Idsの負帰還量を最適化することができる。電位補正値ΔVはΔV≒Idst/Celである。この式から明らかなように、駆動トランジスタ121のドレインソース間電流である駆動電流Idsが大きい程、電位補正値ΔVは大きくなる。逆に、駆動トランジスタ121の駆動電流Idsが小さいとき、電位補正値ΔVは小さくなる。このように、電位補正値ΔVは駆動電流Idsに応じて決まる。信号振幅Vinが大きいほど駆動電流Idsは大きくなり、電位補正値ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正を実現できる。その際、書込み移動度補正期間Hは必ずしも一定である必要はなく、逆に駆動電流Idsに応じて調整することが好ましい場合がある。例えば、駆動電流Idsが大きい場合、移動度補正期間tは短めにし、逆に駆動電流Idsが小さくなると、書込み移動度補正期間Hは長めに設定するのがよい。又、電位補正値ΔVは、Idst/Celであり、画素回路10ごとに移動度μのばらつきに起因して駆動電流Idsがばらつく場合でも、それぞれに応じた電位補正値ΔVとなるので、画素回路10ごとの移動度μのばらつきを補正することができる。つまり、信号振幅Vinを一定とした場合、駆動トランジスタ121の移動度μが大きいほど電位補正値ΔVの絶対値が大きくなる。換言すると、移動度μが大きいほど電位補正値ΔVが大きくなるので、画素回路10ごとの移動度μのばらつきを取り除くことができる。画素回路10はブートストラップ機能も備えている。即ち、書込走査部104は、保持容量120に信号振幅Vinの情報が保持された段階で書込走査線104WSに対する書込駆動パルスWSの印加を解除し即ちインアクティブLローにして、サンプリングトランジスタ125を非導通状態にして駆動トランジスタ121のゲート端Gを映像信号線106HSから電気的に切り離す発光期間I:図6Gを参照。発光期間Iに進むと、水平駆動部106は、その後の適当な時点で映像信号線106HSの電位を基準電位Vofsに戻す。有機EL素子127の発光状態を第mm’-1番目の水平走査期間まで継続する。以上によって、第n,m番目の副画素を構成する有機EL素子127の発光の動作が完了する。この後、次のフレームもしくはフィールドに移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、及び発光動作が繰り返される。発光期間Iでは、駆動トランジスタ121のゲート端Gは映像信号線106HSから切り離される。駆動トランジスタ121のゲート端Gへの信号電位VofsVinの印加が解除されるので、駆動トランジスタ121のゲート電位Vgは上昇可能となる。駆動トランジスタ121のゲート端Gとソース端Sと間には保持容量120が接続されており、その保持容量120による効果によって、ブートストラップ動作が行なわれる。ブートストラップゲインが1理想値であると仮定した場合、駆動トランジスタ121のソース電位Vsの変動にゲート電位Vgが連動するようになり、ゲートソース間電圧Vgsを一定に維持することができる。このとき、駆動トランジスタ121に流れる駆動電流Idsは有機EL素子127に流れ、有機EL素子127のアノード電位は駆動電流Idsに応じて上昇する。この上昇分をVelとする。やがて、ソース電位Vsの上昇に伴い、有機EL素子127の逆バイアス状態は解消されるので、駆動電流Idsの流入により有機EL素子127は実際に発光を開始する。ここで、駆動電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性を表した式1にVsigVth-ΔV或いはVinVth-ΔVを代入することで、式5A或いは式5B両式を纏めて式5と記すのように表すことができる。Ids=kμVsig-Vofs-ΔV25AIds=kμVin-Vofs-ΔV25Bこの式5から、閾値電圧Vthの項がキャンセルされており、有機EL素子127に供給される駆動電流Idsは駆動トランジスタ121の閾値電圧Vthに依存しないことが分かる。即ち、有機EL素子127を流れる電流Idsは、例えば、Vofsを0ボルトに設定したとした場合、有機EL素子127における輝度を制御するための映像信号Vsigの値から、駆動トランジスタ121の移動度μに起因した第2ノードND2駆動トランジスタ121のソース端における電位補正値ΔVの値を減じた値の2乗に比例する。換言すると、有機EL素子127を流れる電流Idsは、有機EL素子127の閾値電圧VthEL及び駆動トランジスタ121の閾値電圧Vthには依存しない。即ち、有機EL素子127の発光量輝度は、有機EL素子127の閾値電圧VthELの影響及び駆動トランジスタ121の閾値電圧Vthの影響を受けない。そして、第n,m番目の有機EL素子127の輝度は、電流Idsに対応した値である。しかも、移動度μの大きな駆動トランジスタ121ほど、電位補正値ΔVが大きくなるので、ゲートソース間電圧Vgsの値が小さくなる。したがって、式5において、移動度μの値が大きくとも、Vsig-Vofs-ΔV2の値が小さくなる結果、ドレイン電流Idsを補正することができる。即ち、移動度μの異なる駆動トランジスタ121においても、映像信号Vsigの値が同じであれば、ドレイン電流Idsが略同じとなる結果、有機EL素子127を流れ、有機EL素子127の輝度を制御する電流Idsが均一化される。即ち、移動度μのばらつき更には、kのばらつきに起因する有機EL素子127の輝度のばらつきを補正することができる。又、駆動トランジスタ121のゲート端Gとソース端Sと間には保持容量120が接続されており、その保持容量120による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ121のゲートソース間電圧Vgs=VinVth-ΔVを一定に維持したまま、駆動トランジスタ121のゲート電位Vg及びソース電位Vsが上昇する。駆動トランジスタ121のソース電位Vsが-VthΔVVelとなることで、ゲート電位VgはVinVelとなる。このとき、駆動トランジスタ121のゲートソース間電圧Vgsは一定であるので、駆動トランジスタ121は、一定電流駆動電流Idsを有機EL素子127に流す。その結果、有機EL素子127のアノード端Aの電位=ノードND122の電位は、有機EL素子127に飽和状態での駆動電流Idsという電流が流れ得る電圧まで上昇する。ここで、有機EL素子127は、発光時間が長くなるとそのI-V特性が変化してしまう。そのため、時間の経過とともに、ノードND122の電位も変化する。しかしながら、このような有機EL素子127の経時劣化によりそのアノード電位が変動しても、保持容量120に保持されたゲートソース間電圧Vgsは常にVinVth-ΔVで一定に維持される。駆動トランジスタ121が定電流源として動作することから、有機EL素子127のI-V特性が経時変化し、これに伴って駆動トランジスタ121のソース電位Vsが変化したとしても、保持容量120によって駆動トランジスタ121のゲートソース間電位Vgsが一定≒VinVth-ΔVに保たれているため、有機EL素子127に流れる電流は変わらず、したがって有機EL素子127の発光輝度も一定に保たれる。実際にはブートストラップゲインは1よりも小さいので、ゲートソース間電位VgsはVinVth-ΔVよりも小さくなるが、そのブートストラップゲインに応じたゲートソース間電位Vgsに保たれることには変わりがない。以上のように、実施例1の画素回路10は、駆動タイミングを工夫することで、閾値補正回路や移動度補正回路が自動的に構成され、駆動トランジスタ121の特性ばらつき本例では閾値電圧Vth及びキャリア移動度μのばらつきによる駆動電流Idsに与える影響を防ぐために、閾値電圧Vth及びキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっている。ブートストラップ動作だけでなく、閾値補正動作と移動度補正動作とを実行しているため、ブートストラップ動作で維持されるゲートソース間電圧Vgsは、閾値電圧Vthに相当する電圧と移動度補正用の電位補正値ΔVとによって調整されているため、有機EL素子127の発光輝度は駆動トランジスタ121の閾値電圧Vthや移動度μのばらつきの影響を受けることがないし、有機EL素子127の経時劣化の影響も受けない。入力される映像信号Vsig信号振幅Vinに対応する安定した階調で表示でき、高画質の画像を得ることができる。又、画素回路10は、nチャネル型の駆動トランジスタ121を用いたソースフォロア回路によって構成することができるために、現状のアノードカソード電極の有機EL素子をそのまま用いても、有機EL素子127の駆動が可能になる。又、駆動トランジスタ121及びその周辺部のサンプリングトランジスタ125等も含めてnチャネル型のみのトランジスタを用いて画素回路10を構成することができ、トランジスタ作製においても低コスト化が図れる。[表示むら現象の発生原因]前述のように、図6に示した駆動タイミングでは、素子の特性むら前例では駆動トランジスタ121の閾値電圧Vthや移動度μのばらつき及び経時変動に起因する表示むらを改善するべく、書込駆動パルスWSや電源駆動パルスDSLのタイミングによって各トランジスタを制御して表示輝度を制御している。このため、駆動パルスの形状振幅、レベル、幅等がばらつくと、適正な制御ができなくなり、表示むらの原因となってしまう。例えば、移動度補正においては、図6のタイミングチャートに示すように、信号書き込みを行ないながら移動度補正を行なう駆動となっており、移動度補正動作は、書込み移動度補正期間Hを規定する書込駆動パルスWSのパルス幅に敏感に影響を受け、パルス幅の列ごとのばらつきがユニフォミティ劣化に直結する。又、移動度の大きなトランジスタ等の場合、閾値補正を複数回行なう分割閾値補正にあっては、休止期間中におけるブートストラップが顕著になる。特に、1回目の閾値補正のパルス形状が行ごとにばらつくとブートストラップの影響で補正に行ごとのばらつきが発生しユニフォミティが損なわれる。以下に、この点について説明する。図8は、画素回路10の周辺に設けられる回路周辺回路の比較例を説明する図である。図8Aは、比較例の周辺回路400Zの汎用的な構成例を示し、図8Bは、その動作を説明するタイミングチャートである。図8Cは、特に、書込駆動パルスWSに関しての周辺回路400Zの構成例を示す。周辺回路400は、画素回路10内の各種のトランジスタを駆動する駆動信号を生成する回路の総称であり、図1との対応では制御部109及びインタフェース部垂直IF部133及び水平IF部136に対応する。周辺回路400では、信号を出力するに当たって、例えば、信号系については出力タイミングだけでなくその信号レベルも管理される一方、トランジスタのオン/オフ制御でよいものに関しては出力波形出力タイミングや立上り或いは立下りの遷移特性等が管理される。一例として、図8では、トランジスタのオン/オフ制御を行なう駆動パルスの生成に着目して示している。図8Aに示すように、周辺回路400Zは、シフトレジスタ部410と、論理回路部420と、レベルシフト部430と、出力バッファ部440とを有する走査部を備える。図示を割愛しているが、シフトレジスタ部410の前段にはインタフェース部が設けられる。この構成は、垂直走査系及び水平走査系の各駆動パルスについて同様に適用可能である。シフトレジスタ部410は、レジスタ412S/Rが複数段少なくとも行数分或いは列数分縦続接続されて設けられており、画素アレイ部102の各画素回路10を行単位或いは列行単位で順次選択する。例えば、図8Bに示すように、図示しないインタフェース部からスタートパルスSPが初段のレジスタ412に与えられると、そのスタートパルスSPを図示しないインタフェース部からのシフトロックCK1走査クロックに同期してレジスタ412で順次シフトし、一単位期間幅のアクティブHのシフトパルスSFTPとして各段から出力する図中の参照子nは段数を示す。レジスタ412に入力されるシフトロックCK1の1周期は駆動パルスの1周期と同じであり、例えば書込駆動パルスWSについては1水平周期と同じである。論理回路部420は、論理回路422Logicを段ごとに有しており、各段のレジスタ412からのシフトパルスSFTPが対応する段の論理回路422に供給されるとともに、図示しないインタフェース部からイネーブルパルスENが与えられる。論理回路422は、シフトパルスSFTPとイネーブルパルスENとに基づき、規定されている論理に従って、画素アレイ部102の走査線に与えられる駆動パルスの元となるパルス信号を生成する。場合によっては、シフトパルスSFTPに基づき複数のシフトロックCK1に亘るウィンドウパルスを生成し、ウィンドウパルスとイネーブルパルスENとに基づき、規定されている論理に従って、画素アレイ部102の走査線に与えられる駆動パルスの元となるパルス信号を生成することもある。例えば、図8Bに示すように、シフトパルスSFTPとイネーブルパルスENとの論理積をとることで、実質的に、駆動パルスの元となるパルス信号が順次シフトされて出力される。レベルシフト部430は、レベル変換部432L/Sを段ごとに有しており、対応する段の論理回路422からの比較的狭振幅全体的な電圧レベルも低いのパルス信号を比較的広振幅全体的な電圧レベルも高いの出力パルスに増幅する。出力バッファ部440は、バッファ442Bufferを段ごとに有しており、対応する段のレベル変換部432からの比較的広振幅全体的な電圧レベルも高いの出力パルスを、対応する列或いは行の配線走査線に出力する。例えば、書込駆動パルスWSに関しては、図8Cに示すように、シフトレジスタ部410には、周期が1水平走査期間1HのシフトロックCK1が供給され、論理回路部420の各論理回路422には、閾値補正用のイネーブルパルスWSEN1と移動度補正用のイネーブルパルスWSEN2とが共通に供給される。閾値補正用のイネーブルパルスWSEN1は、初期化期間D及び閾値補正期間Eを規定し、移動度補正用のイネーブルパルスWSEN2は書込み移動度補正期間Hを規定する。論理回路部420では、論理回路422において、イネーブルパルスWSEN1とイネーブルパルスWSEN2との論理和をとり、更にこの論理和と対応する段のレジスタ412からのシフトパルスSFTPとの論理積をとることで、書込走査線104WSに供給する書込駆動パルスWSの元となるパルス信号を生成する。図8Cでは、書込駆動パルスWSに関して示しているが、電源駆動パルスDSLに関しては、閾値補正用のイネーブルパルスWSEN1と移動度補正用のイネーブルパルスWSEN2とを、電源供給用のイネーブルパルスDSENに変更すればよい。又、レベルシフト部430や出力バッファ部440に関しては、例えば電源回路に変更し、イネーブルパルスDSENがアクティブのときには第1電位VccHを出力し、イネーブルパルスDSENがインアクティブのときには第2電位VccLを出力するように変更すればよい。図8Aや図8Cに示すような周辺回路400Zの構成の場合、各列或いは各行の同一種類同一名称の信号に関して、列ごと或いは行ごとに駆動パルスを生成し、対応する列或いは行の各配線走査線に出力する。このため、駆動パルスの形状幅、変化特性等が行ごと或いは列ごとにばらつくと表示むらの原因となってしまう。例えば、図8Cに示す2Tr/1C構成に使用される書込駆動パルスWSに関しては、閾値補正用のイネーブルパルスWSEN1と移動度補正用のイネーブルパルスWSEN2の各パルス波形を各段の論理回路422に入力し、書込駆動パルスWSの元になるパルス信号を生成するが、各段の論理回路422を構成する図示しないトランジスタの特性がばらついた場合には、画素回路10に供給する書込駆動パルスWSのパルス形状がばらつき、ヨコスジライン状のノイズ等の原因となってしまう。論理回路422を構成するトランジスタの特性のばらつきに起因する移動度補正期間のばらつきは輝度むらヨコスジとして現れ、画質劣化に繋がってしまう。又、閾値補正に関しては、電源供給用のイネーブルパルスDSENに基づく電源駆動パルスDSLの立上りと閾値補正用のイネーブルパルスWSEN1に基づく書込駆動パルスWSの立下りとで最初の閾値補正期間が規定されるが、電源駆動パルスDSLと書込駆動パルスWSのパルス形状がばらつくと、最初の閾値補正期間がばらつき、その後のブートストラップの影響で補正にばらつきが発生しユニフォミティが損なわれる。図8Cでは、2Tr/1C構成に使用される書込駆動パルスWSに着目して説明したが、その他の5Tr/1C型、4Tr/1C型、3Tr/1C型でも、画素回路10の各トランジスタを制御する駆動パルスのパルス形状が行或いは列ごとにばらつくと、表示むらが発生する。例えば、5Tr/1C型における移動度補正では、第1トランジスタTR1を駆動する駆動パルス駆動トランジスタTRDに電源電圧を印加するための制御パルス:電源走査パルスDSと記すと書込トランジスタTRWを駆動する書込駆動パルスWSの各アクティブ期間によって移動度補正期間が規定されることがある。この場合、電源走査パルスSDと書込駆動パルスWSのそれぞれについて、パルス形状が行ごとにばらつくと移動度補正期間が行ごとにばらついてしまう。この点は、同様に第1トランジスタTR1を具備する4Tr/1C型や3Tr/1C型でも云える。又、閾値補正に関しては、5Tr/1C型、4Tr/1C型、3Tr/1C型の何れも、第1トランジスタTR1を駆動する電源走査パルスDSのアクティブ期間によって閾値補正期間が規定されることがある。この場合、電源走査パルスSDのパルス形状が行ごとにばらつくと、最初の閾値補正期間がばらつき、その後のブートストラップの影響で補正にばらつきが発生しユニフォミティが損なわれる。[表示むら現象の対策手法]各列或いは各行の同一種類同一名称の信号に関して、列ごと或いは行ごとに駆動パルスを生成し、対応する列或いは行の各配線走査線に出力する構成の周辺回路400Zの場合には、駆動パルスの形状幅、変化特性等が行ごと或いは列ごとにばらつく可能性があり、表示むらの原因となってしまう。このため、論理回路422を構成するトランジスタの特性ばらつきによる輝度変化を抑制する方式の開発要求がある。本実施形態は、この要求に対して、各列或いは各行の同一種類同一名称の信号に関して、複数列或いは複数行を一単位として、好適には1箇所で、駆動パルスの元になるパルス信号を生成する点に特徴がある。これにより、駆動パルスの形状幅、変化特性等が行ごと或いは列ごとにばらつく度合いを緩和し、論理回路422を構成するトランジスタの特性ばらつきに起因する駆動パルスの形状のばらつきによる補正期間のばらつきが輝度むらカラー表示の場合は色むらとして現れる現象を改善する。図9は、駆動パルスの元になるパルス信号を生成する論理回路を構成するトランジスタ特性のばらつきに起因する表示むら対策に着目した実施例1の画素回路の駆動方法を説明する図である。図9Aは、実施例1の周辺回路400Aの汎用的な構成例を示し、図9Bは、その動作を説明するタイミングチャートである。図9Cは、特に、書込駆動パルスWSに関しての周辺回路400Aの構成例を示す。実施例1は、論理回路を構成するトランジスタの特性ばらつきに起因する移動度補正期間を規定する駆動パルスの形状幅、変化特性等が行ごとにばらつくことを解消する事例である。特に実施例1では、一単位ごとに、対応する複数列或いは複数行の各配線走査線にスイッチ回路を介して出力する。特に、一連の補正処理が一単位期間ここでは一水平走査期間で完結される場合に好適な事例である。一単位ごとに、対応する複数列或いは複数行の各配線走査線にスイッチ回路を介して出力するとは、他の単位との関係においては走査線への接続を入り組ませない例えば交互にしないことを意味する。これは、パルス信号を一単位ごとに生成したとしても、その出力パルスを他の単位との関係において入り組ませて走査線へ供給したのでは、実質的に、走査線ごとに異なるパルス形状の駆動パルスが供給されることになるからである。一単位ごとに、対応する複数列或いは複数行の各配線走査線にスイッチ回路を介して出力すると、少なくとも、走査線ごとに異なるパルス形状の駆動パルスが供給されることは防止される。但し、単位ごとのパルス信号のパルス形状のばらつきによる影響が各単位の隣接する部分に現れ得る。この点においては、単位の数はできるだけ少ない方がよい。したがって、好適には、画素アレイ部102の両側で駆動パルスの元になるパルス信号を生成し、更に最も好適には1箇所で駆動パルスの元になるパルス信号を生成し、その後に、各列或いは各行の各配線走査線にスイッチ回路を介して出力する構成にするのがよい。例えば、実施例1では、図9Aに示すように、周辺回路400Aは、先ず、比較例の周辺回路400Zにおける論理回路部420と出力バッファ部440とを取り外し、レベルシフト部430の後段に行ごと或いは列ごとに設けられたスイッチ回路452を具備するスイッチ部450を備えた構成になっている。シフトレジスタ部410の出力をレベルシフト部430に入力し、レベル変換されたシフトパルスを行ごと或いは列ごとにスイッチ回路452の制御入力端に供給する構成にしている。スイッチ回路452としては、好適にはトランスファーゲート構造のスイッチ回路CMOSスイッチが典型例を利用した構成であるとよい。例えば、図示のように、スイッチ回路452は、NMOS454nチャネル型のMOSFETとPMOS456pチャネル型のMOSFETとが相補接続されており、NMOS454の制御入力端側にはインバータ458が設けられており、更には、走査線をローレベルにするためのNMOS459がスイッチ回路452の出力端及び走査線に接続されている。スイッチ回路452は、PMOS456の制御入力端とインバータ458の入力端がスイッチ回路452の制御入力端であり、当該制御入力端にレベル変換部432からのパルス信号が供給されるが、当該パルス信号がLレベルのときに入力端の信号を取り込んで出力端側の走査線に出力する。このため、図9Bに示すように、シフトレジスタ部410は、図示しないインタフェース部からスタートパルスSPが与えられると、そのスタートパルスSPを図示しないインタフェース部からのシフトロックCK1に同期してレジスタ412で順次シフトし、一単位期間幅のアクティブLのシフトパルスNSFTPとして各段から出力する。その後、比較的狭振幅全体的な電圧レベルも低いのシフトパルスNSFTPがレベル変換部432により比較的広振幅全体的な電圧レベルも高いのパルス信号に増幅されてスイッチ回路452の制御入力端に入力される。図示しないが、インバータ458の出力端側をPMOS456とする相補接続にすることもでき、この場合には、シフトレジスタ部410は、アクティブHのシフトパルスSFTPを各段から出力すればよいし、この変更に応じてNMOS459の制御入力端にインバータを設けるとよい。周辺回路400Aは、走査部の他に、画素アレイ部102外ここでは1箇所で駆動パルスを生成するべく、レベル変換部482レベル変換部432と対応と論理回路484論理回路422と対応とバッファ486バッファ442と対応とを具備したパルス生成部480を有する。特に、実施例1の周辺回路400Aは、パルス生成部480を、走査線の最外部に配置している点に特徴がある。論理回路484は、アクティブHのパルス信号を生成しバッファ486を介してスイッチ回路452の入力端に供給する。図示しないが、バッファ486を複数列或いは複数行全行或いは全列とはならない範囲でを一単位として、その単位ごとに設けてもよいし、列ごと或いは行ごとに設けてもよい。パルス生成部480においては、画素アレイ部102の外部から入力される比較的狭振幅全体的な電圧レベルも低いのイネーブルパルスENのパルス波形を1箇所のレベル変換部482を通して、比較的広振幅全体的な電圧レベルも高いのパルス信号に増幅して、1箇所の論理回路484に入力し、駆動パルスの元になる比較的広振幅全体的な電圧レベルも高いのパルス信号を生成する。尚、ここでは、1種特に明示された自身用の駆動パルスについてのイネーブルパルスENに基づく最も簡易な構成例で説明しているが、場合によっては、他の駆動パルスについてのイネーブルパルスENを利用して新たな種類の駆動パルスの元となるパルス信号を生成することもある。周辺回路400Aは、論理回路484で生成されたパルス信号を、バッファ442を通して、各列或いは各行に設けられたスイッチ回路452の入力端に入力し、スイッチ回路452の制御入力端を、各行或いは各列のレベル変換部432からのシフトパルスNSFTPにて各々所望のパルスを抜き出す。即ち、シフトパルスNSFTPがインアクティブHのときにはNMOS454とPMOS456とで構成されたCMOSスイッチがオフしNMOS459がオンすることで走査線の電位がローレベルとなる。一方、シフトパルスNSFTPがアクティブLのときにはNMOS454とPMOS456とで構成されたCMOSスイッチがオンしNMOS459がオフすることで、走査線の電位がバッファ486の出力電位とほぼ同じになり、パルス生成部480で生成されたパルス信号が駆動パルスとして走査線に出力される。パルス生成部480ごとに論理回路484を構成するトランジスタの特性ばらつきがあったとしても、その影響は全行或いは全列に同じように現れる。このため、論理回路484を構成するトランジスタの特性ばらつきに起因する駆動パルスの波形形状が行ごと或いは列ごとにばらつくことを抑制でき、輝度変化表示むらを抑制することができる。図示しないが、レベル変換部482と論理回路484との配置順を逆にしてもよい。この場合、論理回路484の構成を低電圧回路で構成できる利点がある。この場合、パルス生成部480においては、画素アレイ部102の外部から入力される比較的狭振幅全体的な電圧レベルも低いのイネーブルパルスENのパルス波形を1箇所の論理回路484に入力し、駆動パルスの元になる比較的狭振幅全体的な電圧レベルも低いのパルス信号を生成する。その後、1箇所のレベル変換部482を通して、比較的広振幅全体的な電圧レベルも高いのパルス信号に増幅して、バッファ442を通して、各列或いは各行に設けられたスイッチ回路452の入力端に入力し、スイッチ回路452の制御入力端を、各行或いは各列のレベル変換部432からのシフトパルスNSFTPにて各々所望のパルスを抜き出す。例えば、2Tr/1C構成に使用される書込駆動パルスWSに関しては、図9Cに示すように、閾値補正用のイネーブルパルスWSEN1と移動度補正用のイネーブルパルスWSEN2とがレベル変換部482に供給され、比較的広振幅全体的な電圧レベルも高いのパルス信号に増幅されて論理回路484に供給される。論理回路484では、比較的広振幅全体的な電圧レベルも高いのイネーブルパルスWSEN1とイネーブルパルスWSEN2との論理和をとり、書込走査線104WSに供給する書込駆動パルスWSの元となるパルス信号を生成する。図9Cでは、2Tr/1C構成において、書込駆動パルスWSに関して示しているが、電源駆動パルスDSLに関しては、閾値補正用のイネーブルパルスWSEN1と移動度補正用のイネーブルパルスWSEN2とを、電源供給用のイネーブルパルスDSENに変更すればよい。又、レベルシフト部430や出力バッファ部440に関しては、例えば電源回路に変更し、イネーブルパルスDSENがアクティブのときには第1電位VccHを出力し、イネーブルパルスDSENがインアクティブのときには第2電位VccLを出力するように変更すればよい。この点は、比較例と同様である。図9Aや図9Cに示すような周辺回路400Aの構成の場合、各列或いは各行の同一種類同一名称の信号に関して、画素アレイ部102の外部から入力されるイネーブルパルスENのパルス波形を1箇所の論理回路422に入力し、駆動パルスの元になるパルス信号を生成する。その後、バッファ442を通して、各列或いは各行に設けられたスイッチ回路452の入力端に入力し、スイッチ回路452の制御入力端を、各行或いは各列のレベル変換部432からのパルス信号にて各々所望のパルスを抜き出す。このような構成により、各行或いは各列に駆動パルスの形状のばらつきのない安定したパルス波形を供給することができ、論理回路422を構成するトランジスタの特性のばらつきに起因する補正期間のばらつきによる輝度むらを抑制することができる。図9Cに示す書込駆動パルスWSに関して云えば、各行に閾値補正用のパルスや移動度補正用のパルス形状のばらつきのない安定した波形を供給することができ、ヨコスジのないユニフォミティの良好なパネルが得られる。図9Cでは、2Tr/1C構成に使用される書込駆動パルスWSに着目して説明したが、その他の5Tr/1C型、4Tr/1C型、3Tr/1C型でも、画素回路10の各トランジスタを制御する各行或いは各列の駆動パルスの形状をばらつきのない安定したパルス波形とすることができる。例えば、5Tr/1C型における移動度補正では、第1トランジスタTR1を駆動する電源走査パルスDSと書込トランジスタTRWを駆動する書込駆動パルスWSの各アクティブ期間によって移動度補正期間が規定されることがあるが、電源走査パルスSDと書込駆動パルスWSのそれぞれについて、各行の各駆動パルスの形状をばらつきのない安定したパルス波形とすることができる。移動度補正期間の行ごとのばらつきを抑えることができるので、輝度むらのない良好な画像を表示することができる。この点は、同様に第1トランジスタTR1を具備する4Tr/1C型や3Tr/1C型でも云える。又、閾値補正に関しては、5Tr/1C型、4Tr/1C型、3Tr/1C型の何れも、第1トランジスタTR1を駆動する電源走査パルスDSのアクティブ期間によって閾値補正期間が規定されることがあるが、各行の電源走査パルスDSの形状をばらつきのない安定したパルス波形とすることができる。電源走査パルスSDのパルス形状が行ごとにばらつくことが抑制されるので、最初の閾値補正期間が行ごとにばらつくことを抑えることができるので、輝度むらのない良好な画像を表示することができる。図10は、駆動パルスの元になるパルス信号を生成する論理回路を構成するトランジスタ特性のばらつきに起因する表示むら対策に着目した実施例2の画素回路の駆動方法を説明する図である。図10Aは実施例2の周辺回路400Bの汎用的な構成例を示し、図10Bは、特に、2Tr/1C構成における書込駆動パルスWSに関しての周辺回路400Bの構成例を示す。実施例1の周辺回路400Aでは、パルス生成部480を、走査線の最外部に配置していたが、実施例2の周辺回路400Bでは、図10Aに示すように、走査線の配列方向の中間部に配置する点に特徴がある。図示しないが、中間部で分けた走査線の領域ごと例えば走査方向の前段側の半分用と後段側の半分用にバッファ486を設けてもよい。その他の点は実施例1と同様である。こうすることで、バッファ486から出力されるパルス信号の遅延量の差による弊害を小さくできる。図10A及び図10Bに示す例は、1つのパルス生成部480を走査線の配列方向の丁度真ん中付近に配置する例であるが、複数のパルス生成部480を設ける場合にも、同様の手法を適用できる。例えば、図示しないが、N個図は2個のパルス生成部480を設ける場合には、走査線の配列方向をN個の領域に区分し、区分ごとに走査線の配列方向の丁度真ん中付近にパルス生成部480を配置すればよい。区分ごとに中間部で分けた走査線の領域ごと例えば各区分における走査方向の前段側の半分用と後段側の半分用にバッファ486を設けてもよい。図11は、駆動パルスの元になるパルス信号を生成する論理回路を構成するトランジスタ特性のばらつきに起因する表示むら対策に着目した実施例3の画素回路の駆動方法を説明する図である。図11Aは、実施例3の周辺回路400Cの汎用的な構成例を示し、図11Bは、その動作を説明するタイミングチャートである。実施例3では、各列或いは各行の同一種類同一名称の信号に関して、複数列或いは複数行を一単位として、好適には1箇所で、駆動パルスの元になるパルス信号を生成し、このパルス信号を行ごと或いは列ごとに順にシフトして走査線への駆動パルスとして供給する。駆動パルスの形状幅、変化特性等が行ごと或いは列ごとにばらつく度合いを緩和し、論理回路を構成するトランジスタの特性ばらつきに起因する駆動パルスの形状のばらつきによる補正期間のばらつきが輝度むらカラー表示の場合は色むらとして現れる現象を改善する。これにより、一連の補正処理が一単位期間で完結される場合に限らず、一連の補正処理が複数の単位期間に亘る場合においても、駆動パルスの形状幅、変化特性等が行ごと或いは列ごとにばらつく度合いを緩和し、論理回路422を構成するトランジスタの特性ばらつきに起因する駆動パルスの形状のばらつきによる補正期間のばらつきが輝度むらカラー表示の場合は色むらとして現れる現象を改善する。例えば、分割閾値補正と移動度補正とを併用する場合、図6に示したタイミングチャートから理解されるように、書込駆動パルスWSの1サイクルは、初期化期間D、閾値補正期間E、書込み移動度補正期間Hが存在し、複数の水平走査期間単位期間の一例に亘る。書込み移動度補正を行なうラインと分割閾値補正を行なう他のラインとでは書込駆動パルスWSが異なるため、全ラインに対して同じ駆動パルスを1箇所から供給して各ラインではスイッチ選択する実施例1や実施例2の構成では、駆動パルスの波形ばらつきの問題に対する改善ができない。実施例3では、この対策として、処理サイクルの全体が複数の水平走査期間に亘る駆動パルスに関して、その元になるパルス信号を予め生成してから順次シフトして走査線に出力する構成とすることで対処する。実施例1等では、レジスタ412に入力されるシフトロックCK1の1周期は駆動パルスの1周期と同じであり、例えば書込駆動パルスWSについては1水平周期と同じであった。これに対して、実施例3では、1水平周期内における初期化期間D、閾値補正期間E、或いは書込み移動度補正期間Hの分解能1水平周期に対してM倍とするを担保するべく実施例1等のシフトロックCK1のH/M倍の周期のシフトロックCK3とする。換言すると、シフトロックCK3の周波数は、実施例1等のシフトロックCK1の周波数に対してM倍である。具体的には、実施例3の周辺回路400Cは、シフトレジスタ部410の前段に、論理回路484を具備したパルス生成部480を備え、又、シフトレジスタ部410とレベルシフト部430と出力バッファ部440とを備える。パルス生成部480には、レベル変換部482やバッファ486は不要である。周辺回路400Cは、比較例の周辺回路400Zとの対比では、シフトレジスタ部410とレベルシフト部430との間に設けられていた論理回路部420を取り外し、全段共通の論理回路422をシフトレジスタ部410の前段に備えた構成である。論理回路484には、一の種類の処理期間例えば初期化期間D、閾値補正期間Eと対応する一のイネーブルパルスEN1と他の種類の処理期間例えば書込み移動度補正期間Hと対応する他のイネーブルパルスEN2と、一単位期間を規定するシフトクロックCK1と、全行分或いは全列分の基準となるタイミング信号TSと、が供給される。論理回路484は、シフトクロックCK1に基づき一のイネーブルパルスEN1のゲート処理に使用される一の種類のウィンドウパルスWD1と他のイネーブルパルスEN2のゲート処理に使用される他の種類のウィンドウパルスWD2とを生成する。論理回路484は、イネーブルパルスEN1とイネーブルパルスEN2とウィンドウパルスWD1とウィンドウパルスWD2とに基づき、複数の単位期間に亘る駆動パルスの元になる複数の単位期間に亘るパルス信号を生成する。パルス生成部480は、論理回路484で生成されたパルス信号を初段のレジスタ412にスタートパルスSPとして供給する。シフトレジスタ部410は、例えば、図11Bに示すように、パルス生成部480で生成されたパルス信号が初段のレジスタ412に与えられると、そのパルス信号をシフトロックCK3に同期してシフトロックCK1の1周期分ずつレジスタ412で順次シフトし、アクティブHのシフトパルスSFTPとして各段から出力する図中の参照子nは段数を示す。シフトレジスタ部410から出力された比較的狭振幅全体的な電圧レベルも低いのシフトパルスSFTPはレベルシフト部430にて比較的広振幅全体的な電圧レベルも高いの出力パルスに増幅され、更に出力バッファ部440のバッファ442を介して対応する段の走査線に出力される。実施例3の周辺回路400Cを、例えば2Tr/1C構成の画素回路10に適用すれば、分割閾値補正と移動度補正とを併用する場合においても、書込駆動パルスWSの元になるパルス信号を1箇所で生成して、このパルス信号を順次シフトして各書込走査線104WSに供給することができる。そのため、分割閾値補正と移動度補正とを行なう場合に一連の処理サイクルが複数の水平走査期間に亘る場合でも、論理回路484を構成するトランジスタの特性ばらつきに起因する書込駆動パルスWSの波形形状が行ごとにばらつくことを抑制でき、輝度変化表示むらを抑制することができる。図12は実施例4を説明する図である。実施例4は、前述の論理回路を構成するトランジスタの特性ばらつきに起因する表示むらを抑制解消する技術が適用された表示装置を搭載した電子機器についての事例である。本実施形態の表示むら抑制処理は、ゲーム機、電子ブック、電子辞書、携帯電話機等の各種の電子機器に使用される電流駆動型の表示素子を具備した表示装置に適用することができる。例えば、図12Aは、電子機器700が、画像表示装置の一例である表示モジュール704を利用したテレビジョン受像機702の場合の外観例を示す斜視図である。テレビジョン受像機702は、台座706に支持されたフロントパネル703の正面に表示モジュール704を配置した構造となっており、表示面にはフィルターガラス705が設けられている。図12Bは、電子機器700がデジタルカメラ712の場合の外観例を示す図である。デジタルカメラ712は、表示モジュール714、コントロールスイッチ716、シャッターボタン717、その他を含んでいる。図12Cは、電子機器700がビデオカメラ722の場合の外観例を示す図である。ビデオカメラ722は、本体723の前方に被写体を撮像する撮像レンズ725が設けられ、更に、表示モジュール724や撮影のスタート/ストップスイッチ726等が配置されている。図12Dは、電子機器700がコンピュータ732の場合の外観例を示す図である。コンピュータ732は、下型筐体733a、上側筐体733b、表示モジュール734、Webカメラ735、キーボード736等を含んでいる。図12Eは、電子機器700が携帯電話機742の場合の外観例を示す図である。携帯電話機742は、折り畳み式であり、上側筐体743a、下側筐体743b、表示モジュール744a、サブディスプレイ744b、カメラ745、連結部746この例ではヒンジ部、ピクチャーライト747等を含んでいる。ここで、表示モジュール704、表示モジュール714、表示モジュール724、表示モジュール734、表示モジュール744a、サブディスプレイ744bは、本実施形態による表示装置を用いることにより作製される。これにより、各電子機器700は、駆動トランジスタの閾値電圧や移動度のばらつき更には、kのばらつきに起因する輝度ばらつきを補正することができるだけでなく、論理回路を構成するトランジスタの特性ばらつきに起因する表示むらを抑制解消することができ、高画質の表示を行なうことができる。以上、本明細書で開示する技術について実施形態を用いて説明したが、請求項の記載内容の技術的範囲は前記実施形態に記載の範囲には限定されない。本明細書で開示する技術の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本明細書で開示する技術の技術的範囲に含まれる。前記の実施形態は、請求項に係る技術を限定するものではなく、実施形態の中で説明されている特徴の組合せの全てが、本明細書で開示する技術が対象とする課題の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、本明細書で開示する技術が対象とする課題と対応した効果が得られる限りにおいて、この幾つかの構成要件が削除された構成も、本明細書で開示する技術として抽出され得る。実施例2では、画素アレイ部102外の1箇所で駆動パルスの元になるパルス信号を生成し、その後に、各列或いは各行の各配線走査線にスイッチ回路を介して出力する構成にしていたが、本実施形態で開示する技術は、これには限定されない。例えば、スイッチ部450やパルス生成部480は、画素アレイ部102外に配置することに限らず、画素アレイ部102内例えば周縁部に配置してもよい。論理回路を構成するトランジスタの特性ばらつきに起因する表示むらを抑制するに当たっては、パルス生成部480で生成されたパルス信号をシフトレジスタ部410からのシフトパルスに基づきスイッチ選択して走査線に供給する実施例2の手法と、パルス生成部480で生成されたパルス信号を順次シフトする実施例3との中間的な構成にすることもできる。この場合先ず、実施例2の手法によりパルス生成部480にて駆動パルスの元になるパルス信号を生成し、パルス生成部で生成されたパルス信号を一単位期間分ずつシフトレジスタ部シフトレジスタ部410とは異なるでシフトしてスイッチ部450に供給する。そして、選択部の駆動線の選択に基づいてつまりシフトレジスタ部410から出力されるシフトパルスに基づいて、シフトレジスタ部から出力されたパルス信号をスイッチ部450のスイッチ回路452に取り込んで駆動線に供給する構成とすればよい。このような変形構成では、シフトレジスタ部が2箇所に必要となるので回路規模が増える。前記実施形態の記載を踏まえれば、特許請求の範囲に記載の請求項に係る技術は一例であり、例えば、以下の技術が抽出される。以下列記する。[付記1]表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、とを有する画素回路が所定の方向に配列されている画素部を備え、画素部には、所定の方向に配列されている各書込トランジスタと各駆動トランジスタの少なくとも一方を駆動するために駆動パルスを供給する駆動線が配されており、駆動線を選択する選択部と、駆動パルスの元になるパルス信号を生成するパルス生成部、とを更に備え、選択部は、パルス生成部で生成されたパルス信号に基づいて、複数の駆動線へ駆動パルスを供給する表示装置。[付記2]駆動線の総数よりも少ない数のパルス生成部を備える付記1に記載の表示装置。[付記3]全駆動線について1つのパルス生成部が設けられている付記2に記載の表示装置。[付記4]駆動線の配列方向における中間部にパルス生成部が配置されている付記3に記載の表示装置。[付記5]全駆動線の内の一部の複数の駆動線を一単位として、一単位ごとにパルス生成部が設けられている付記2に記載の表示装置。[付記6]一単位ごとに、駆動線の配列方向における中間部にパルス生成部が配置されている付記5に記載の表示装置。[付記7]パルス生成部は、画素部の外部に設けられている付記1乃至付記6の何れか1項に記載の表示装置。[付記8]選択部の駆動線の選択に基づき、パルス生成部で生成されたパルス信号を取り込んで、駆動線に供給するスイッチ回路、を駆動線ごとに有するスイッチ部を更に備えた付記1乃至付記7の何れか1項に記載の表示装置。表示装置。[付記9]スイッチ回路は、トランスファーゲート構造である付記8に記載の表示装置。[付記10]パルス生成部は、各駆動線について、同じタイミングのパルス信号を生成する付記8又は付記9に記載の表示装置。[付記11]スイッチ部は、画素部の外部に設けられている付記8乃至付記10の何れか1項に記載の表示装置。[付記12]選択部は、パルス生成部で生成されたパルス信号を一単位期間分ずつシフトして順に駆動線に供給するシフトレジスタ部を有する付記1乃至付記7の何れか1項に記載の表示装置。[付記13]駆動パルスは、書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理にも使用される付記1乃至付記12の何れか1項に記載の表示装置。[付記14]書込トランジスタを介して映像信号を保持容量の一端に供給しつつ駆動トランジスタを介して保持容量に電流を供給する処理は、駆動トランジスタの移動度を補正する移動度補正処理に使用される付記13に記載の表示装置。[付記15]駆動パルスは、駆動トランジスタの閾値電圧のばらつきを補正するためにも使用される付記1乃至付記14の何れか1項に記載の表示装置。[付記16]画素部は、画素回路が2次元マトリクス状に配列されている付記1乃至付記15の何れか1項に記載の表示装置。[付記17]表示部は自発光型である付記1乃至付記16の何れか1項に記載の表示装置。[付記18]表示部は有機エレクトロルミネッセンス発光部を有する付記17に記載の表示装置。[付記19]表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した表示素子が配列された画素部と、画素部に供給される映像信号を生成する信号生成部、とを備え、画素部には、所定の方向に配列されている各書込トランジスタと各駆動トランジスタの少なくとも一方を駆動するために駆動パルスを供給する駆動線が配されており、駆動線を選択する選択部と、駆動パルスの元になるパルス信号を生成するパルス生成部、とを更に備え、選択部は、パルス生成部で生成されたパルス信号に基づいて、複数の駆動線へ駆動パルスを供給する電子機器。[付記20]表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した画素回路が配列された画素部の各画素回路を駆動する方法であって、駆動パルスの元になるパルス信号を生成し、生成されたパルス信号に基づいて、複数の駆動線へ駆動パルスを供給する表示装置の駆動方法。"