"省エネモード時に給電を停止されるメインプロセッサーと、前記省エネモード時に動作するサブプロセッサーと、前記省エネモード時に給電を停止される第1揮発性メモリーと、前記省エネモード時および通常モード時に給電される第2揮発性メモリーとを備え、前記通常モードから前記省エネモードへの移行時に、前記第1揮発性メモリー内のデータおよび/またはプログラムは、前記第2揮発性メモリー内に記憶され、前記サブプロセッサーは、前記省エネモードから前記通常モードへの復帰時に、前記第2揮発性メモリーから前記第1揮発性メモリーへ前記データおよび/またはプログラムを戻し前記第1揮発性メモリー内に記憶されている前記データおよび/またはプログラムを読み出して使用するか、前記第2揮発性メモリー内に記憶されている前記データおよび/またはプログラムを読み出して使用するかを選択すること、を特徴とする電子機器。前記通常モードから前記省エネモードへの移行時に前記第1揮発性メモリー内のデータおよび/またはプログラムを前記第2揮発性メモリー内に記憶し、前記省エネモードから前記通常モードへの復帰に前記第2揮発性メモリーから前記第1揮発性メモリーへ前記データおよび/またはプログラムを戻す専用回路を、前記メインプロセッサーおよび前記サブプロセッサーとは別に備えることを特徴とする請求項1記載の電子機器。前記メインプロセッサーを有するメインシステムと、前記サブプロセッサーを有するサブシステムとを備え、前記メインシステムと前記サブシステムとは、インターフェイスで接続されており、前記第1揮発性メモリーは、前記メインプロセッサーまたは前記サブシステム内に設けられており、前記第2揮発性メモリーは、前記メインシステム内に設けられている、前記第1揮発性メモリー以上の記憶容量を有すること、を特徴とする請求項1記載の電子機器。前記メインプロセッサーを有するメインシステムと、前記サブプロセッサーを有するサブシステムとを備え、前記メインシステムと前記サブシステムとは、インターフェイスで接続されており、前記第1揮発性メモリーは、前記メインシステムまたは前記サブシステム内に設けられており、前記第2揮発性メモリーは、前記サブシステム内に設けられていること、を特徴とする請求項1記載の電子機器。前記第2揮発性メモリーは、画像データを記憶するためのメモリーであり、前記第1揮発性メモリーは、少なくとも前記メインプロセッサーまたは前記サブプロセッサーのプログラムを記憶するためのメモリーであること、を特徴とする請求項1から請求項4のうちのいずれか1項記載の電子機器。前記サブプロセッサーは、前記省エネモードから前記通常モードへの復帰時に、前記第2揮発性メモリー内に記憶されている前記データおよび/またはプログラムを読み出して使用することを選択した場合において、並行して、前記第2揮発性メモリーから前記第1揮発性メモリーへ前記データおよび/またはプログラムを戻し、前記第1揮発性メモリーへの前記データおよび/またはプログラムの復元が完了したら、前記第1揮発性メモリー内に記憶されている前記データおよび/またはプログラムを読み出して使用することを特徴とする請求項1から請求項5のうちのいずれか1項記載の電子機器。しかしながら、上述の技術では、省エネモードから通常モードへの復帰時に、データやプログラムを復元する必要がなくても、一律にデータやプログラムを復元しているので、復元不要なデータやプログラムの復元に余計な時間を費やしており、省エネモードから通常モードへの復帰に要する時間が長くなってしまう。本発明は、上記の問題に鑑みてなされたものであり、省エネモードから通常モードへの復帰に要する時間が短い電子機器を得ることを目的とする。上記の課題を解決するために、本発明では以下のようにした。本発明に係る電子機器は、省エネモード時に給電を停止されるメインプロセッサーと、省エネモード時に動作するサブプロセッサーと、省エネモード時に給電を停止される第1揮発性メモリーと、省エネモード時および通常モード時に給電される第2揮発性メモリーとを備える。通常モードから省エネモードへの移行時に、第1揮発性メモリー内のデータおよび/またはプログラムは、第2揮発性メモリー内に記憶され、サブプロセッサーは、省エネモードから通常モードへの復帰時に、第2揮発性メモリーから第1揮発性メモリーへデータおよび/またはプログラムを戻し第1揮発性メモリー内に記憶されているデータおよび/またはプログラムを読み出して使用するか、第2揮発性メモリー内に記憶されているデータおよび/またはプログラムを読み出して使用するかを選択する。これにより、省エネモードから通常モードへの復帰時に復元が不要なデータおよび/またはプログラムは第2揮発性メモリーでそのまま維持され、サブプロセッサーは、第2揮発性メモリー内のそのデータおよび/またはプログラムにアクセスするため、そのデータおよび/またはプログラムについての復元処理が不要となり、省エネモードから通常モードへの復帰に要する時間が短くなる。また、本発明に係る電子機器は、上記の電子機器に加え、次のようにしてもよい。この場合、電子機器は、通常モードから省エネモードへの移行時に第1揮発性メモリー内のデータおよび/またはプログラムを第2揮発性メモリー内に記憶し、省エネモードから通常モードへの復帰時に第2揮発性メモリーから第1揮発性メモリーへデータおよび/またはプログラムを戻す専用回路を、メインプロセッサーおよびサブプロセッサーとは別に備える。これにより、メインプロセッサーの起動を待たずに専用回路でデータおよび/またはプログラムについての復元処理を開始できるため、省エネモードから通常モードへの復帰に要する時間が短くなる。また、本発明に係る電子機器は、上記の電子機器に加え、次のようにしてもよい。この場合、電子機器は、上述のメインプロセッサーを有するメインシステムと、上述のサブプロセッサーを有するサブシステムとを備える。メインシステムとサブシステムとは、インターフェイスで接続されており、第1揮発性メモリーは、メインプロセッサーまたはサブシステム内に設けられており、第2揮発性メモリーは、メインシステム内に設けられている、第1揮発性メモリー以上の記憶容量を有する。これにより、通常、メインシステム内には、サブシステムに比べ、記憶容量の大きな揮発性メモリーが設けられており、その揮発性メモリーを第2揮発性メモリーとして使用することで、大きなサイズのデータおよび/またはプログラムを省エネモード時に維持することができる。また、本発明に係る電子機器は、上記の電子機器に加え、次のようにしてもよい。この場合、電子機器は、メインプロセッサーを有するメインシステムと、サブプロセッサーを有するサブシステムとを備える。メインシステムとサブシステムとは、インターフェイスで接続されており、第1揮発性メモリーは、メインシステムまたはサブシステム内に設けられており、第2揮発性メモリーは、サブシステム内に設けられている。これにより、第2揮発性メモリーがサブシステム内に設けられているので、省エネモードから通常モードへ復帰した後に、サブプロセッサーが第2揮発性メモリー内に記憶されているデータおよび/またはプログラムを読み出して使用する場合には、第2揮発性メモリーがメインシステム内に設けられている場合に比べ、データおよび/またはプログラムへのアクセス速度が高くなる。また、本発明に係る電子機器は、上記の電子機器に加え、次のようにしてもよい。この場合、第2揮発性メモリーは、画像データを記憶するためのメモリーであり、第1揮発性メモリーは、少なくともメインプロセッサーまたはサブプロセッサーのプログラムを記憶するためのメモリーである。これにより、通常、画像データのサイズはメインプロセッサーまたはサブプロセッサーのプログラムのサイズより大きいため、省エネモード時において、メインプロセッサーまたはサブプロセッサーのプログラムを第2揮発性メモリーで維持できる。また、本発明に係る電子機器は、上記の電子機器に加え、次のようにしてもよい。この場合、サブプロセッサーは、省エネモードから通常モードへの復帰時に、第2揮発性メモリー内に記憶されているデータおよび/またはプログラムを読み出して使用することを選択した場合において、並行して、第2揮発性メモリーから第1揮発性メモリーへデータおよび/またはプログラムを戻し、第1揮発性メモリーへのデータおよび/またはプログラムの復元が完了したら、第1揮発性メモリー内に記憶されているデータおよび/またはプログラムを読み出して使用する。これにより、データおよび/またはプログラムについての復元を待たずに、省エネモードから通常モードへ復帰した後、サブプロセッサーは、そのデータおよび/またはプログラムを、ただちに第2揮発性メモリーから読み出せるとともに、復元後は、本来の第1揮発性メモリーから読み出せる。本発明によれば、電子機器において、省エネモードから通常モードへの復帰に要する時間が短くなる。以下、図に基づいて本発明の実施の形態を説明する。実施の形態1.図1は、本発明の実施の形態1に係る電子機器の構成を示すブロック図である。図1に示す電子機器は、例えば、プリンター、複合機などの画像形成装置である。この電子機器は、メインシステム1、およびサブシステム2を有する。メインシステム1は、メインCPU11、ROMReadOnlyMemory12、RAM13、RAM14、バスインターフェイス15、およびデータ転送回路16を有する。一方、サブシステム2は、サブCPU21、ROM22、RAM23、およびバスインターフェイス24を有する。この電子機器の動作モードは、通常モードおよび省エネモードのいずれかとなる。通常モードでは、メインシステム1およびサブシステム2が給電され動作する。実施の形態1では、省エネモードでは、メインシステム1におけるRAM14以外の部分への給電が停止され、サブシステム2におけるRAM23以外の部分は給電され動作する。このため、省エネモードでの消費電力は、通常モードでの消費電力より低くなる。メインシステム1において、メインCPU11は、RAM13にロードされたプログラムまたはROM12に記憶されているプログラムを実行して各種処理を行う。また、ROM12は、プログラムやデータを予め記憶された不揮発性メモリーである。また、RAM13は、通常モードにおいてはメインCPU11用のプログラムをロードされ、メインCPU11用のプログラムやデータを記憶する揮発性メモリーである。また、RAM14は、メインCPU11や図示せぬ画像処理回路が取り扱う画像データを記憶するための揮発性メモリーである。なお、RAM14の記憶容量は、RAM13の記憶容量以上であり、かつRAM23の記憶容量以上である。さらに、実施の形態1では、RAM14の記憶容量は、RAM13の記憶容量とRAM23の記憶容量との和以上である。また、バスインターフェイス15は、サブシステム2との通信を行うインターフェイス回路である。この実施の形態1では、バスインターフェイス15は、PCIePeripheralComponentInterconnectExpressのシリアルバス用のインターフェイス回路である。また、データ転送回路16は、メインCPU11およびサブCPU21とは別に設けられたASICApplicationSpecificIntegratedCircuitなどの専用回路であって、ダイレクトメモリーアクセスで、RAM間でデータを転送する。実施の形態1では、データ転送回路16は、通常モードから省エネモードへの移行時に、RAM13およびRAM23内のデータおよび/またはプログラムを、RAM14内に記憶し、省エネモードから通常モードへの復帰時に、データおよび/またはプログラムを復元する場合には、RAM14からRAM13およびRAM23へデータおよび/またはプログラムを戻す。サブシステム2において、サブCPU21は、RAM13,14,15内のプログラムまたはROM22に記憶されているプログラムを実行して各種処理を行う。サブCPU21は、メインCPU11からの指令やプログラムに従って、動作モードの切換時における各部への給電のオン/オフ制御を行う。また、ROM22は、プログラムやデータを予め記憶された不揮発性メモリーである。また、RAM23は、通常モードにおいてはサブCPU21用のプログラムをロードされ、サブCPU21用のプログラムやデータを記憶する揮発性メモリーである。バスインターフェイス24は、メインシステム1バスインターフェイス15との通信を行うインターフェイス回路である。この実施の形態1では、バスインターフェイス24は、PCIeのシリアルバス用のインターフェイス回路である。次に、実施の形態1に係る電子機器の動作について説明する。図2は、実施の形態1に係る電子機器の動作について説明するフローチャートである。この電子機器は、通常モードで起動し、通常モードにおいて所定の条件所定時間、ジョブが発生しないこと、ユーザー操作などが成立すると、省エネモードへ移行し、省エネモードにおいて所定の条件ジョブ要求の発生、ユーザー操作などが成立すると通常モードへ復帰する。通常モードから省エネモードへ移行するとき、サブCPU21は、データ転送回路16へ、データおよび/またはプログラムの退避を行わせる。データ転送回路16は、RAM13内のデータおよび/またはプログラムを読み出しRAM14へ記憶させるとともに、バスインターフェイス15,24を介してRAM23内のデータおよび/またはプログラムを読み出しRAM14へ記憶させるステップS1。その後、サブCPU21は、メインシステム1のRAM14をセルフリフレッシュ状態とし、メインシステム1のRAM14以外の部分およびサブシステム2のRAM23の給電を停止させるステップS2。このようにして、通常モードから省エネモードへの移行が行われる。省エネモードでは、サブCPU21はROM22のプログラムに従って動作する。その後、省エネモードから通常モードへ復帰するとき、サブCPU21は、メインシステム1のRAM14以外の部分およびサブシステム2のRAM23の給電を再開させ、メインシステム1のRAM14に対するセルフリフレッシュ状態を解除するステップS3。さらに、サブCPU21は、ステップS1でRAM14に保持させたデータおよび/またはプログラムを元のRAMRAM13,23に復元するか否かを判定するステップS4。このとき、サブCPU21は、データおよび/またはプログラムの種別に応じて、そのデータおよび/またはプログラムを復元するか否かを判定するようにしてもよい。また、通常モードから省エネモードへの移行時に、メインCPU11が、メインシステム1のRAM13内のデータおよび/またはプログラムのうち、復元すべきデータおよび/またはプログラムを、サブCPU21に対して指定し、サブCPU21が、サブシステム2のRAM23内のデータおよび/またはプログラムのうち、復元すべきデータおよび/またはプログラムを指定するようにしてもよい。サブCPU21は、ステップS1でRAM14に保持させたデータおよび/またはプログラムを元のRAMRAM13,23に復元すると判定した場合、データ転送回路16にそのデータおよび/またはプログラムの復元を実行させる。データ転送回路16は、ステップS1でRAM13およびRAM23からRAM14に保持させたデータおよび/またはプログラムを読み出し、RAM13およびRAM23へそれぞれ書き込むステップS5。なお、データおよび/またはプログラムの復元後、RAM14内のそのデータおよび/またはプログラムを消去してもよいし、そのまま残しメインCPU11またはサブCPU21が使用するようにしてもよい。一方、サブCPU21は、ステップS1でRAM14に保持させたデータおよび/またはプログラムを元のRAMRAM13,23に復元しないと判定した場合、そのデータおよび/またはプログラムの復元を実行せず、そのデータおよび/またはプログラムを読み出す場合には、バスインターフェイス15,24を介してRAM14にアクセスする。このようにして、省エネモードから通常モードへの移行が行われる。以上のように、上記実施の形態1によれば、サブCPU21は、省エネモードから通常モードへの復帰時に、aRAM14からRAM13,23へデータおよび/またはプログラムを戻しRAM13,23内に記憶されているデータおよび/またはプログラムを読み出して使用するか、bRAM14内に記憶されているデータおよび/またはプログラムを読み出して使用するか、を選択する。これにより、省エネモードから通常モードへの復帰時に復元が不要なデータおよび/またはプログラムはRAM14でそのまま維持され、サブプロセッサー21は、RAM14内のそのデータおよび/またはプログラムにアクセスするため、そのデータおよび/またはプログラムについての復元処理が不要となり、省エネモードから通常モードへの復帰に要する時間が短くなる。また、上記実施の形態1によれば、専用回路であるデータ転送回路16が、RAM14とRAM13,23との間のデータおよび/プログラムの転送を行うので、メインCPU11の起動を待たずにデータおよび/またはプログラムについての復元処理が開始されるため、省エネモードから通常モードへの復帰に要する時間が短くなる。また、上記実施の形態1では、記憶容量の大きいRAM14にデータおよび/またはプログラムを退避させるため、大きなサイズのデータおよび/またはプログラムを省エネモード時に維持することができる。実施の形態2.本発明の実施の形態2に係る電子機器は、実施の形態1に係る電子機器と同様の構成図1を有するが、実施の形態2では、省エネモードでは、メインシステム1への給電が停止され、サブシステム2は給電され動作する。そして、実施の形態2では、データ転送回路16は、通常モードから省エネモードへの移行時に、RAM13およびRAM14内のデータおよび/またはプログラムをRAM23内に記憶し、省エネモードから通常モードへの復帰時にデータおよび/またはプログラムを復元する場合には、RAM23からRAM13およびRAM14へデータおよび/またはプログラムを戻す。省エネモードから通常モードへの復帰時にデータおよび/またはプログラムを復元しない場合には、メインCPU11およびサブCPU21は、RAM23内のデータおよび/またはプログラムを読み出して使用する。次に、実施の形態2に係る電子機器の動作について説明する。図3は、実施の形態2に係る電子機器の動作について説明するフローチャートである。通常モードから省エネモードへ移行するとき、サブCPU21は、データ転送回路16へ、データおよび/またはプログラムの退避を行わせる。実施の形態2では、データ転送回路16は、RAM13,14内のデータおよび/またはプログラムを読み出し、バスインターフェイス15,24を介してRAM23へ記憶させるステップS11。その後、サブCPU21は、メインシステム1の給電を停止させるステップS12。このようにして、通常モードから省エネモードへの移行が行われる。省エネモードでは、サブCPU21は、ROM22またはRAM23内のプログラムに従って動作する。その後、省エネモードから通常モードへ復帰するとき、サブCPU21は、メインシステム1の給電を再開させるステップS13。さらに、サブCPU21は、ステップS11でRAM23に保持させたデータおよび/またはプログラムを元のRAMRAM13,14に復元するか否かを実施の形態1と同様に判定するステップS14。サブCPU21は、ステップS11でRAM23に保持させたデータおよび/またはプログラムを元のRAMRAM13,14に復元すると判定した場合、データ転送回路16にそのデータおよび/またはプログラムの復元を実行させる。データ転送回路16は、ステップS11でRAM13,14からRAM23に保持させたデータおよび/またはプログラムを、バスインターフェイス15,24を介して読み出し、RAM13,14へそれぞれ書き込むステップS15。なお、データおよび/またはプログラムの復元後、RAM23内のそのデータおよび/またはプログラムを消去してもよいし、そのまま残しメインCPU11またはサブCPU21が使用するようにしてもよい。一方、サブCPU21は、ステップS11でRAM23に保持させたデータおよび/またはプログラムを元のRAMRAM13,14に復元しないと判定した場合、そのデータおよび/またはプログラムの復元を実行せず、そのデータおよび/またはプログラムを読み出す場合にはRAM23にアクセスする。このようにして、省エネモードから通常モードへの移行が行われる。以上のようにして、上記実施の形態2によれば、サブシステム2内のRAM23に、データおよび/またはプログラムを退避させるため、省エネモードから通常モードへ復帰した後に、サブCPU21がRAM23内に記憶されているデータおよび/またはプログラムを読み出して使用する場合には、メインシステム1内にデータなどを退避させる場合に比べ、そのデータおよび/またはプログラムへのアクセス速度が高くなる。実施の形態3.図4は、本発明の実施の形態3に係る電子機器の構成を示すブロック図である。本発明の実施の形態3に係る電子機器では、所定の画像処理専用の画像処理回路41が、メインCPU11とサブCPU21との間に設けられており、画像処理回路41には、上述のRAM14と同様の、画像データ用のRAM42が接続されている。RAM42の記憶容量は、RAM13の記憶容量以上であり、かつRAM23の記憶容量以上である。さらに、実施の形態3では、RAM42の記憶容量は、RAM13の記憶容量とRAM23の記憶容量との和以上である。画像処理回路41は、例えばASICで構成され、画像データに対して所定の画像処理を実行する。画像処理の前および/または後の画像データは、RAM42に記憶される。また、画像処理回路41は、メインシステム1のバスインターフェイス15に接続されるバスインターフェイス51と、サブシステム2のバスインターフェイス24に接続されるバスインターフェイス52とを有する。したがって、メインシステム1は、バスインターフェイス51とバスインターフェイス52とを介して、サブシステム2のRAM23にアクセス可能であり、サブシステム2は、バスインターフェイス51とバスインターフェイス52とを介して、メインシステム1のRAM13にアクセス可能である。また、メインシステム1は、バスインターフェイス51を介して画像処理回路41に接続されたRAM42にアクセス可能であり、サブシステム2は、バスインターフェイス52を介して画像処理回路41に接続されたRAM42にアクセス可能である。なお、図4におけるその他の構成要素は、実施の形態1のものと同様であるが、サブCPU21およびデータ転送回路16は、以下のように動作する。次に、実施の形態3に係る電子機器の動作について説明する。図5は、実施の形態3に係る電子機器の動作について説明するフローチャートである。通常モードから省エネモードへ移行するとき、サブCPU21は、データ転送回路16へ、データおよび/またはプログラムの退避を行わせる。実施の形態3では、データ転送回路16は、RAM13内のデータおよび/またはプログラムを読み出し、バスインターフェイス15,51を介してRAM42へ記憶させるとともに、バスインターフェイス15,51,52,24を介してRAM23内のデータおよび/またはプログラムを読み出し、RAM42へ記憶させるステップS21。その後、サブCPU21は、メインシステム1、画像処理回路41、およびRAM23の給電を停止させるステップS22。このようにして、通常モードから省エネモードへの移行が行われる。省エネモードでは、サブCPU21は、ROM22のプログラムに従って動作する。その後、省エネモードから通常モードへ復帰するとき、サブCPU21は、メインシステム1、画像処理回路41およびRAM23の給電を再開させるステップS23。さらに、サブCPU21は、ステップS21でRAM42に保持させたデータおよび/またはプログラムを元のRAMRAM13,23に復元するか否かを実施の形態1と同様に判定するステップS24。サブCPU21は、ステップS21でRAM42に保持させたデータおよび/またはプログラムを元のRAMRAM13,23に復元すると判定した場合、データ転送回路16にそのデータおよび/またはプログラムの復元を実行させる。データ転送回路16は、ステップS21でRAM13,23からRAM42に保持させたデータおよび/またはプログラムを読み出し、RAM13,23へそれぞれ書き込むステップS25。なお、データおよび/またはプログラムの復元後、RAM42内のそのデータおよび/またはプログラムを消去してもよいし、そのまま残しメインCPU11および/またはサブCPU21が使用するようにしてもよい。サブCPU21は、ステップS21でRAM42に保持させたデータおよび/またはプログラムを元のRAMRAM13,23に復元しないと判定した場合、そのデータおよび/またはプログラムの復元を実行せず、そのデータおよび/またはプログラムを読み出す場合には、バスインターフェイス24,52を介してRAM42にアクセスする。このようにして、省エネモードから通常モードへの移行が行われる。以上のように、上記実施の形態3によれば、記憶容量の大きいRAM42にデータおよび/またはプログラムを退避させるため、大きなサイズのデータおよび/またはプログラムを省エネモード時に維持することができる。実施の形態4.本発明の実施の形態4に係る電子機器は、実施の形態3に係る電子機器と同様の構成図4を有するが、実施の形態4では、省エネモードでは、メインシステム1、画像処理回路41およびRAM42への給電が停止され、サブシステム2は給電され動作する。そして、実施の形態4では、データ転送回路16は、通常モードから省エネモードへの移行時に、RAM13およびRAM42内のデータおよび/またはプログラムを、RAM23内に記憶し、省エネモードから通常モードへの移行時に、データおよび/またはプログラムを復元する場合には、RAM23からRAM13およびRAM42へデータおよび/またはプログラムを戻す。省エネモードから通常モードへの復帰時にデータおよび/またはプログラムを復元しない場合には、メインCPU11およびサブCPU21は、RAM23内のデータおよび/またはプログラムを読み出して使用する。次に、実施の形態4に係る電子機器の動作について説明する。図6は、実施の形態4に係る電子機器の動作について説明するフローチャートである。通常モードから省エネモードへ移行するとき、サブCPU21は、データ転送回路16へ、データおよび/またはプログラムの退避を行わせる。実施の形態2では、データ転送回路16は、RAM13内のデータおよび/またはプログラムを読み出し、バスインターフェイス15,51,52,24を介してRAM23へ記憶させるとともに、RAM42内のデータおよび/またはプログラムを読み出し、RAM23へ記憶させるステップS31。その後、サブCPU21は、メインシステム1、画像処理回路41、およびRAM42の給電を停止させるステップS32。このようにして、通常モードから省エネモードへの移行が行われる。省エネモードでは、サブCPU21は、ROM22またはRAM23内のプログラムに従って動作する。その後、省エネモードから通常モードへ復帰するとき、サブCPU21は、メインシステム1、画像処理回路41、およびRAM42の給電を再開させるステップS33。さらに、サブCPU21は、ステップS31でRAM23に保持させたデータおよび/またはプログラムを元のRAMRAM13,42に復元するか否かを実施の形態1と同様に判定するステップS34。サブCPU21は、ステップS31でRAM23に保持させたデータおよび/またはプログラムを元のRAMRAM13,42に復元すると判定した場合、データ転送回路16にそのデータおよび/またはプログラムの復元を実行させる。データ転送回路16は、ステップS31でRAM13,42からRAM23に保持させたデータおよび/またはプログラムを読み出し、RAM13,42へそれぞれ書き込むステップS35。なお、データおよび/またはプログラムの復元後、RAM42内のそのデータおよび/またはプログラムを消去してもよいし、そのまま残しメインCPU11またはサブCPU21が使用するようにしてもよい。サブCPU21は、ステップS31でRAM23に保持させたデータおよび/またはプログラムを元のRAMRAM13,42に復元しないと判定した場合、そのデータおよび/またはプログラムの復元を実行せず、そのデータおよび/またはプログラムを読み出す場合にはRAM23にアクセスする。このようにして、省エネモードから通常モードへの移行が行われる。以上のように、上記実施の形態4によれば、サブシステム2内のRAM23に、データおよび/またはプログラムを退避させるため、省エネモードから通常モードへ復帰した後に、サブCPU21がRAM23内に記憶されているデータおよび/またはプログラムを読み出して使用する場合には、メインシステム1内にデータなどを退避させる場合に比べ、アクセス速度が高くなる。なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。例えば、上述の実施の形態1~4において、サブCPU21は、省エネモードから通常モードへの復帰時に、退避先のRAM内に記憶されているデータおよび/またはプログラムを読み出して使用することを選択した場合において、並行して、退避先のRAMから元のRAMへデータおよび/またはプログラムを戻し、元のRAMへのデータおよび/またはプログラムの復元が完了したら、元のRAM内に記憶されているデータおよび/またはプログラムを読み出して使用するようにしてもよい。また、上記の実施の形態1~4では、データ転送回路16は、メインシステム1内に設けられているが、サブシステム2内に設けてもよい。"