基板上に有機EL素子を含む画素部を複数配置した表示部と、前記表示部の外周に配置され、前記表示部に含まれる各画素部を駆動するための駆動電圧を各画素部に供給する電源バス配線と、出力電圧を生成して前記電源バス配線に供給する帰還回路部と、前記帰還回路部を駆動するための高電源電圧と前記高電源電圧よりも低い低電源電圧とからなる電源電圧を前記帰還回路部に供給する電源部と、前記電源バス配線の電圧に適用される目標電圧を規定する基準電圧を前記帰還回路部に供給する基準電圧生成部と、を具備し、前記帰還回路部は、前記電源部から供給された電源電圧に基づいて前記出力電圧を生成し、前記帰還回路部は、前記電源電圧のうち前記高電源電圧が印加される第1電源端子と、前記電源電圧のうち前記低電源電圧が印加される第2電源端子と、前記基準電圧が印加される第1入力端子と、前記電源バス配線の一部である接続部と接続された出力端子と、前記電源バス配線の前記接続部での電圧が印加される第2入力端子と、前記第1電源端子、前記第2電源端子、前記第1入力端子、及び前記第2入力端子と接続されたスイッチング制御回路と、一方の端子を前記第1電源端子及び前記第2電源端子のうちのいずれか一方の電源端子に接続され、他方の端子を前記出力端子に接続されたトランジスタと、を含み、前記トランジスタのオンとオフとに応じて、前記一方の電源端子に印加される前記電源電圧を前記出力端子に供給するかまたは遮断することにより、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される前記目標電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、加算される前記差分は、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応する、有機EL表示装置。さらに、第1電極と第2電極とを有し、前記第1電極が前記バス配線と接続され、前記第2電極が固定電位に接続される容量素子を備える、請求項1に記載の有機EL表示装置。前記スイッチング制御回路は、比較器により前記接続部での電圧と前記基準電圧とを用いた比較動作を行い、前記接続部での電圧が、前記基準電圧で規定される前記目標電圧よりも小さいと判定されると前記トランジスタをオンさせるレベルVonのゲート信号を出力し、前記接続部での電圧が前記目標電圧より大きいと判定されるとトランジスタを遮断させるレベルVoffのゲート信号を出力する、請求項1又は2に記載の有機EL表示装置前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より大きいと判定すると、前記出力電圧の供給を停止して前記駆動電圧を低減する、請求項1から請求項3のいずれか1項に記載の有機EL表示装置。前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より小さいと判定すると、前記出力電圧の供給を再開して前記駆動電圧を増加する、請求項4に記載の有機EL表示装置。前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より小さいと判定すると、前記出力電圧の供給を停止して前記駆動電圧を増加する、請求項1から請求項3のいずれか1項に記載の有機EL表示装置。前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より大きいと判定すると、前記出力電圧の供給を再開して前記駆動電圧を低減する、請求項6に記載の有機EL表示装置。さらに1つ以上の帰還回路部が設けられ、前記複数の帰還回路部は、前記電源バス配線と複数の接続部にて接続されている、請求項1から請求項7のいずれか1項に記載の有機EL表示装置。前記複数の接続部の各々は、前記電源バス配線において一定の間隔で設けられている、請求項8に記載の有機EL表示装置。前記複数の帰還回路部の各々は、前記第1入力端子に入力された前記基準電圧に1よりも大きいゲインを乗じて得られる電圧を前記目標電圧として設定する、請求項8又は9に記載の有機EL表示装置。前記複数の帰還回路部の各々は、前記第1入力端子に入力された前記基準電圧を前記目標電圧として設定し、前記電源バス配線の前記接続部での電圧が前記基準電圧と等しくなるように前記電源バス配線の前記接続部での電圧を増減させる、請求項10に記載の有機EL表示装置。前記複数の帰還回路部の各々は、前記表示部の左右の少なくとも一方の周辺部に設けられる、請求項8から請求項11のいずれか1項に記載の有機EL表示装置。前記複数の帰還回路部の各々は、前記表示部の上下の少なくとも一方の周辺部に設けられる、請求項1から請求項12のいずれか1項に記載の有機EL表示装置。各画素部に含まれる前記有機EL素子の第1電極に電気的に接続される複数の第1電源線と、各画素部に含まれる前記有機EL素子の第2電極に電気的に接続される複数の第2電源線と、を有し、前記複数の第1電源線及び前記複数の第2電源線のうちの一方は、前記電源バス配線に接続される、請求項1から請求項13のいずれか1項に記載の有機EL表示装置。前記複数の帰還回路部の各々は、前記電源バス配線の短辺側で前記電源バス配線に接続され、前記複数の第1電源線及び前記複数の第2電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の横方向に配置される、請求項14に記載の有機EL表示装置。前記複数の帰還回路部の各々は、前記電源バス配線の長辺側で前記電源バス配線に接続され、前記複数の第1電源線及び前記複数の第2電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の縦方向に配置される、請求項14に記載の有機EL表示装置。前記複数の帰還回路部の各々は、前記電源バス配線の短辺側及び長辺側で前記電源バス配線に接続され、前記複数の第1電源線及び前記複数の第2電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の横方向及び縦方向に配置される、請求項14に記載の有機EL表示装置。前記電源バス配線は、前記表示部の外周に環状に設けられる、請求項1から請求項17のいずれか1項に記載の有機EL表示装置。前記接続部は、前記帰還回路部の前記出力端子に給電線を介して接続される給電点と、前記帰還回路部の前記出力端子にモニター線を介して接続されるモニター点と、を有し、前記給電点と前記モニター点との距離は前記電源バス配線の配線幅以下である、請求項1から請求項18のいずれか1項に記載の有機EL表示装置。基板上に有機EL素子を含む画素部を複数配置した表示部と、前記表示部の外周に配置され、前記表示部に含まれる各画素部を駆動するための駆動電圧を各画素部に供給する電源バス配線と、出力電圧を生成して前記電源バス配線に供給する帰還回路部と、前記帰還回路部を駆動するための電源電圧を前記帰還回路部に供給する電源部と、前記帰還回路部から出力される駆動電圧より低い電位の電圧であって前記帰還回路部から出力される駆動電圧の絶対値を当該絶対値より小さい電位の電圧に変換するための第1基準電圧を前記帰還回路部に供給し、前記帰還回路部から出力される駆動電圧より低い電位の電圧であって前記変換された電圧を調整する基準となる第2基準電圧を前記帰還回路部に供給する基準電圧生成部と、を具備し、前記帰還回路部は、前記電源部から供給された電源電圧に基づいて前記出力電圧を生成し、前記帰還回路部は、前記電源電圧が印加される電源端子と、前記電源バス配線の一部である接続部と接続された出力端子と、前記第1基準電圧が印加される第1入力端子と、前記電源バス配線の前記接続部での電圧が印加される第2入力端子と、前記第2基準電圧が印加される第3電源端子と、前記第1入力端子と前記第2入力端子との間に直列に設けられ、前記第1入力端子と前記第2入力端子との間に印加された電圧を分圧する第1抵抗及び第2抵抗と、を含み、前記第1抵抗および前記第2抵抗にて分圧された電圧が前記第2基準電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、加算される前記差分は、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応する、有機EL表示装置。しかしながら、従来の技術では、表示パターンに依存して画素電流の大きさが表示面内で偏っている場合に、バス配線と電源とを接続する配線の抵抗やバス配線自体の抵抗に起因してバス配線に生じる電圧の不均一を解消することができない。バス配線に生じる電圧の不均一は、例えば、有機EL表示装置が大型化かつ狭額縁化し、要求される画素電流に対して十分に低抵抗な大きな面積のバス配線を設けることができない場合においては、特に顕著になる。図19は、従来の課題を、一般的な有機EL表示装置9の例を用いて説明する図である。有機EL表示装置9は、表示パネル19、パネル制御部50、電源部60、配線61から構成される。表示パネル19は、表示部20、バス配線21、信号線駆動回路40、ゲート線駆動回路42から構成される。表示部20内には、個別に発光を制御される図示しない多数の画素部が平面状に配列されている。表示部20の外周部にはバス配線21が設けられ、バス配線21は、複数の接続部22において、配線61を介して電源部60に接続されている。バス配線21の各接続部22から表示部20の内部へ延びる配線により画素電流が供給される。パネル制御部50は、有機EL表示装置9の外部から、有機EL表示装置9にて表示されるべき映像を表す映像信号を受信し、映像信号に応じて信号線駆動回路40およびゲート線駆動回路42を制御する。表示部20内の各画素部は、信号線駆動回路40およびゲート線駆動回路42からの制御に応じて、バス配線21の各接続部22から供給される画素電流を用いて、個別の輝度で発光する。これにより、表示部20には、映像信号で表される映像が表示される。図19において、バス配線21および配線61の抵抗が示されている。これらの抵抗は、実際には、表示パネル19上に形成される配線の抵抗や表示パネル19に取り付けられるフレキシブル基板の配線の抵抗を含んでいる。一例として、図19で示されるように、図面の左下隅の領域が高輝度例えば白であり、他の領域が均一な低輝度例えば均一なグレーである映像を表示することを考える。このとき、高輝度領域内に位置する画素部には、他の画素部と比べて多くの画素電流が流れ、画素電流の大きさが表示面内で偏る。そのような均一でない画素電流は、バス配線21および配線61の抵抗によって構成される回路網上に複雑な電圧の分布を形成する。その結果、各接続部22の電圧Vx1、Vy1は不均一になる。具体的に、バス配線21が正電源を供給する場合、高輝度領域の近くに位置する接続部22の電圧は、他の接続部22の電圧よりも低くなる。バス配線21における各接続部22の電圧が不均一となることで、画素部の輝度より正確には、画素部に含まれる駆動トランジスタの動作点から決定される画素電流が不均一となり、表示される映像の品位が劣化する。具体的には図19で示されるように、均一なグレーで表示されるべき領域が、白の領域の近傍では暗く、白の領域から離れるにつれて明るくなるといった輝度むらが生じる。本発明は、上記の事情に鑑みてなされたものであり、表示部内の各画素部を発光させるための画素電流が、表示部の外周に設けられた電源線であるバス配線を通して供給される有機EL表示装置であって、バス配線に生じる電圧の不均一に起因する表示品位の劣化を軽減するための好適な構成を持つ有機EL表示装置を提供することを目的とする。上記課題を解決するために、本発明に係る有機EL表示装置の1つの態様は、基板上に有機EL素子を含む画素部を複数配置した表示部と、前記表示部の外周に配置され、前記表示部に含まれる各画素部を駆動するための駆動電圧を各画素部に供給する電源バス配線と、出力電圧を生成して前記電源バス配線に供給する帰還回路部と、前記帰還回路部を駆動するための高電源電圧と前記高電源電圧よりも低い低電源電圧とからなる電源電圧を前記帰還回路部に供給する電源部と、前記電源バス配線の電圧に適用される目標電圧を規定する基準電圧を前記帰還回路部に供給する基準電圧生成部と、を具備し、前記帰還回路部は、前記電源部から供給された電源電圧に基づいて前記出力電圧を生成し、前記帰還回路部は、前記電源電圧のうち前記高電源電圧が印加される第1電源端子と、前記電源電圧のうち前記低電源電圧が印加される第2電源端子と、前記基準電圧が印加される第1入力端子と、前記電源バス配線の一部である接続部と接続された出力端子と、前記電源バス配線の前記接続部での電圧が印加される第2入力端子と、前記第1電源端子、前記第2電源端子、前記第1入力端子、及び前記第2入力端子と接続されたスイッチング制御回路と、一方の端子を前記第1電源端子及び前記第2電源端子のうちのいずれか一方の電源端子に接続され、他方の端子を前記出力端子に接続されたトランジスタと、を含み、前記トランジスタのオンとオフとに応じて、前記一方の電源端子に印加される前記電源電圧を前記出力端子に供給するかまたは遮断することにより、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される前記目標電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、加算される前記差分は、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応するものである。本発明によると、バス配線を表示部の縁に沿って配置し、複数の帰還回路部を表示部外に配置し、帰還回路部は出力電圧を生成して、生成された出力電圧をバス配線の一部である接続部に印加するとともに、接続部の電圧をモニターする。帰還回路部には基準電圧が印加され、帰還回路部は、モニターされた電圧が印加された基準電圧で規定される目標電圧と等しくなるように、出力電圧を調整するので、バス配線の接続部の電圧は表示パターンによらず均等になり、表示品位が向上する。この構成では、バス配線の低抵抗化を必要とせず、表示パターンに依存しないバス配線の電圧の均一化が実現される。よって表示品位が向上すると共に、バス配線を大きな面積に設ける必要がないので、狭額縁化の点でも有利である。本発明に係る有機EL表示装置の1つの態様は、基板上に有機EL素子を含む画素部を複数配置した表示部と、前記表示部の外周に配置され、前記表示部に含まれる各画素部を駆動するための駆動電圧を各画素部に供給する電源バス配線と、出力電圧を生成して前記電源バス配線に供給する帰還回路部と、前記帰還回路部を駆動するための高電源電圧と前記高電源電圧よりも低い低電源電圧とからなる電源電圧を前記帰還回路部に供給する電源部と、前記電源バス配線の電圧に適用される目標電圧を規定する基準電圧を前記帰還回路部に供給する基準電圧生成部と、を具備し、前記帰還回路部は、前記電源部から供給された電源電圧に基づいて前記出力電圧を生成し、前記帰還回路部は、前記電源電圧のうち前記高電源電圧が印加される第1電源端子と、前記電源電圧のうち前記低電源電圧が印加される第2電源端子と、前記基準電圧が印加される第1入力端子と、前記電源バス配線の一部である接続部と接続された出力端子と、前記電源バス配線の前記接続部での電圧が印加される第2入力端子と、前記第1電源端子、前記第2電源端子、前記第1入力端子、及び前記第2入力端子と接続されたスイッチング制御回路と、一方の端子を前記第1電源端子及び前記第2電源端子のうちのいずれか一方の電源端子に接続され、他方の端子を前記出力端子に接続されたトランジスタと、を含み、前記トランジスタのオンとオフとに応じて、前記一方の電源端子に印加される前記電源電圧を前記出力端子に供給するかまたは遮断することにより、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される前記目標電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、加算される前記差分は、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応する。本態様によると、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される目標電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力させる。ここで、加算される前記差分は、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応する。これにより、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗で生じる電圧降下がキャンセルされるように、前記電源バス配線の前記接続部での電圧を前記基準電圧で規定される目標電圧に補正するので、前記電圧降下量が変動しても、前記接続部での電圧の変動を防止できる。そのため、各画素部に供給される前記駆動電圧の変動を抑制でき、映像の表示品質を向上することができる。さらには、前記帰還回路部は、スイッチング制御回路及びトランジスタを含む構成であり、スイッチング制御回路はトランジスタのオンオフを制御している。従って、前記トランジスタのオンとオフとに応じて、前記一方の電源端子に印加される前記電源電圧を前記出力端子に供給するかまたは遮断する。これにより、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される前記目標電圧と等しくなるようにすることができる。また、前記帰還回路部内部において、一方の端子を前記一方の電源端子と接続し、他方の端子を前記出力端子と接続したトランジスタを用いることにより、前記電源バス配線の前記接続部での電圧が目標電圧よりも高い場合、電源電圧から出力端子に電圧を供給する必要はなくなり、該トランジスタを遮断し、前記電源バス配線の前記接続部での電圧が目標電圧よりも低い場合、電源電圧から出力端子に電圧を供給する必要があり、該トランジスタを十分低抵抗で導通させる。また、前記有機EL表示装置は、さらに、第1電極と第2電極とを有し、前記第1電極が前記バス配線と接続され、前記第2電極が固定電位に接続される容量素子を備えてもよい。本態様によると、前記容量素子によって前記バス配線の電圧を平滑化することができる。また、前記スイッチング制御回路は、比較器により前記接続部での電圧と前記基準電圧とを用いた比較動作を行い、前記接続部での電圧が、前記基準電圧で規定される前記目標電圧よりも小さいと判定されると前記トランジスタをオンさせるレベルVonのゲート信号を出力し、前記接続部での電圧が前記目標電圧より大きいと判定されるとトランジスタを遮断させるレベルVoffのゲート信号を出力してもよい。本態様によると、前記比較器により前記比較動作が行われる結果、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される前記目標電圧と等しくなるようにすることができる。また、前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より大きいと判定すると、前記出力電圧の供給を停止して前記駆動電圧を低減してもよい。本態様によると、上記の電圧降下量が減少した場合、前記出力電圧の供給を停止して前記駆動電圧を低減する。また、前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より小さいと判定すると、前記出力電圧の供給を再開して前記駆動電圧を増加してもよい。本態様によると、上記の電圧降下量が増加した場合、前記電源電圧の供給を再開して前記駆動電圧を増加させて、前記目標電圧に収束させることができる。また、前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より小さいと判定すると、前記出力電圧の供給を停止して前記駆動電圧を増加してもよい。本態様によると、上記の電圧降下量が減少した場合、前記出力電圧の供給を停止して前記駆動電圧を増加する。また、前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より大きいと判定すると、前記出力電圧の供給を再開して前記駆動電圧を低減してもよい。本態様によると、上記の電圧降下量が増加した場合、前記電源電圧の供給を再開して前記駆動電圧を低減させて、前記目標電圧に収束させることができる。また、さらに1つ以上の帰還回路部が設けられ、前記複数の帰還回路部は、前記電源バス配線と複数の接続部にて接続されていてもよい。本態様によると、前記帰還回路部の出力端子及び前記電源バス配線の接続部と前記帰還回路部の出力端子との間の抵抗で生じる電圧降下を、複数の接続部にて補正するので、前記帰還回路部の出力端子及び前記電源バス配線の接続部と前記帰還回路部の出力端子との間に電圧降下が発生しても、各接続部での電位を均一にすることができる。そのため、各画素部に供給される前記駆動電圧のばらつきを抑制でき、映像の表示品質を向上することができる。また、前記複数の接続部の各々は、前記電源バス配線において一定の間隔で設けられていてもよい。前記複数の帰還回路部の各々と前記電源バス配線との接続部の電位を前記第基準電圧と等しくなるように制御した場合でも、前記電源バス配線の各接続部の間で、電圧降下が発生する。そのため、各接続部の間隔が等間隔でない場合、各接続部間の電圧降下量にばらつきが発生し、前記表示部に供給する電圧にばらつきが生じる。具体的には、接続部間の距離が短いほど電圧降下による変動量が小さく、接続部間の距離が大きいほど電圧降下による変動量が大きくなる。そこで、本態様によると、前記複数の帰還回路部の各々を前記電源バス配線と一定の間隔で接続する。これにより、前記複数の帰還回路部の各々と前記電源バス配線との接続部の間隔を一定にするので、前記電源バス配線の各接続部間で発生する電圧降下量を均一にすることができる。その結果、表示むらをより抑制することができる。また、前記複数の帰還回路部の各々は、前記第1入力端子に入力された前記基準電圧に1よりも大きいゲインを乗じて得られる電圧を前記目標電圧として設定してもよい。本態様によると、前記第1入力端子に入力された前記基準電圧を増幅してつまり1よりも大きいゲインを乗じて前記目標電圧を設定する。これにより、前記基準電圧を増幅して前記目標電圧を設定するので、前記基準電圧生成部から供給する前記基準電圧を小さくできる。そのため、前記基準電圧生成部から供給する前記基準電圧を低減しつつ所望の電圧に対応する前記駆動電圧を出力することができ、消費電力を低減することができる。また、前記複数の帰還回路部の各々は、前記第1入力端子に入力された前記基準電圧を前記目標電圧として設定し、前記電源バス配線の前記接続部での電圧が前記基準電圧と等しくなるように前記電源バス配線の前記接続部での電圧を増減させてもよい。本態様によると、前記電源バス配線の前記接続部での電圧が前記基準電圧と等しくなるように前記電源バス配線の接続部での電圧を増減させる。また、前記複数の帰還回路部の各々は、前記表示部の左右の少なくとも一方の周辺部に設けられてもよい。本態様によると、前記複数の帰還回路部を、前記表示部の左右の少なくとも一方の周辺部に設けるものである。また、前記複数の帰還回路部の各々は、前記表示部の上下の少なくとも一方の周辺部に設けられてもよい。本態様によると、前記複数の帰還回路部を、前記表示部の上下の少なくとも一方の周辺部に設けるものである。また、前記有機EL表示装置は、各画素部に含まれる前記有機EL素子の第1電極に電気的に接続される複数の第1電源線と、各画素部に含まれる前記有機EL素子の第2電極に電気的に接続される複数の第2電源線と、を有し、前記複数の第1電源線及び前記複数の第2電源線のうちの一方は、前記電源バス配線に接続されてもよい。また、前記複数の帰還回路部の各々は、前記電源バス配線の短辺側で前記電源バス配線に接続され、前記複数の第1電源線及び前記複数の第2電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の横方向に配置されてもよい。また、前記複数の帰還回路部の各々は、前記電源バス配線の長辺側で前記電源バス配線に接続され、前記複数の第1電源線及び前記複数の第2電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の縦方向に配置されてもよい。また、前記複数の帰還回路部の各々は、前記電源バス配線の短辺側及び長辺側で前記電源バス配線に接続され、前記複数の第1電源線及び前記複数の第2電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の横方向及び縦方向に配置されてもよい。また、前記電源バス配線は、前記表示部の外周に環状に設けられてもよい。これらの態様によると、表示部の外周において、前記複数の帰還回路部の種々の配置が可能となる。また、前記接続部は、前記帰還回路部の前記出力端子に給電線を介して接続される給電点と、前記帰還回路部の前記出力端子にモニター線を介して接続されるモニター点と、を有し、前記給電点と前記モニター点との距離は前記電源バス配線の配線幅以下であるとしてもよい。本態様によると、前記給電点と前記モニター点とが前記電源バス配線の配線幅以下に近接して設けられるので、前記電源バス配線の前記給電点と前記モニター点との間の電圧降下に起因して生じる、前記駆動電圧の前記目標電圧に対する誤差を、前記電源バス配線の配線幅に応じた上限値以下に抑制できる。また、基板上に有機EL素子を含む画素部を複数配置した表示部と、前記表示部の外周に配置され、前記表示部に含まれる各画素部を駆動するための駆動電圧を各画素部に供給する電源バス配線と、出力電圧を生成して前記電源バス配線に供給する帰還回路部と、前記帰還回路部を駆動するための電源電圧を前記帰還回路部に供給する電源部と、前記帰還回路部から出力される駆動電圧より低い電位の電圧であって前記帰還回路部から出力される駆動電圧の絶対値を当該絶対値より小さい電位の電圧に変換するための第1基準電圧を前記帰還回路部に供給し、前記帰還回路部から出力される駆動電圧より低い電位の電圧であって前記変換された電圧を調整する基準となる第2基準電圧を前記帰還回路部に供給する基準電圧生成部と、を具備し、前記帰還回路部は、前記電源部から供給された電源電圧に基づいて前記出力電圧を生成し、前記帰還回路部は、前記電源電圧が印加される電源端子と、前記電源バス配線の一部である接続部と接続された出力端子と、前記第1基準電圧が印加される第1入力端子と、前記電源バス配線の前記接続部での電圧が印加される第2入力端子と、前記第2基準電圧が印加される第3電源端子と、前記第1入力端子と前記第2入力端子との間に直列に設けられ、前記第1入力端子と前記第2入力端子との間に印加された電圧を分圧する第1抵抗及び第2抵抗と、を含み、前記第1抵抗および前記第2抵抗にて分圧された電圧が前記第2基準電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、加算される前記差分は、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応する。本態様によると、前記基準電圧生成部から前記帰還回路部に供給される第1基準電圧及び第2基準電圧の各々を、前記帰還回路部から出力される駆動電圧より低い電位の電圧に設定して、前記帰還回路部から出力される駆動電圧を調整できる。そのため、前記第1基準電圧及び前記第2基準電圧を低い電位の電圧としているので、前記第1基準電圧及び前記第2基準電圧を振幅の低い信号として供給できる。その結果、記第1基準電圧及び前記第2基準電圧を供給する前記基準電圧生成部の回路負荷が軽減し、前記基準電圧生成部を簡易で小型化できる。実施の形態以下、本発明の実施の形態に係る有機EL表示装置について、図面を参照しながら詳細に説明する。図1は、本発明の実施の形態における有機EL表示装置1の機能的な構成の一例を示すブロック図である。有機EL表示装置1では、従来技術の項で説明した図19の有機EL表示装置9の表示パネル19に代えて帰還回路部80を有する表示パネル10が設けられ、基準電圧生成部70、基準電圧線71が追加されている。また、図1では、表示部20の内部構造がより詳細に示されている。表示部20内には、有機EL素子33を含む複数の画素部30が平面状に配列される。複数の第1電源線31が、バス配線21の各接続部22から分岐して表示部20内に延設される。また、詳細な図示は省略されているが、複数の第2電源線32が表示部20内に設けられる。有機EL素子33の第1電極アノードは第1電源線31に電気的に接続され、有機EL素子33の第2電極カソードは第2電源線32に電気的に接続されている。信号線駆動回路40は、信号線41を介して画素部30に輝度信号を供給する。ゲート線駆動回路42は、ゲート線43を介して画素部30に走査信号を供給する。画素部30は、ゲート線43から走査信号を印加されるに応じて、信号線41から輝度信号を取得し、取得された輝度信号で指示される輝度で有機EL素子33を発光させる。有機EL素子33は、第1電源線31および第2電源線32から供給される電流にて発光する。電源部60は、各帰還回路部80を駆動するための電源電圧を、配線61を介して、各帰還回路部80に供給する。配線61は、例えば、電源電圧の高電位と低電位とを供給するための2本の配線で構成される。基準電圧生成部70は、バス配線21の電圧に適用される目標電圧を規定するための基準電圧を生成し、生成された基準電圧を、基準電圧線71を介して各帰還回路部80に供給する。帰還回路部80は、フィードバック制御による電圧調整器であって、配線61を介して供給される電源電圧から、出力電圧を生成する。帰還回路部80は、バス配線21の接続部22での電圧と、基準電圧生成部70から印加される基準電圧で規定される目標電圧とが等しくなるように、生成される出力電圧をフィードバック制御する。生成された出力電圧は、配線抵抗を介してバス配線21の一部である接続部22に印加される。なお、帰還回路部80、接続部22、第1電源線31の配置は、図1の例示に限定されない。例えば、帰還回路部80は、表示部20の左右の少なくとも一方の周辺部に設けられるものであり、図1に示されるように表示部20の左側の周辺部のみに設けられる他に、表示部20の右側の周辺部のみに設けられてもよく、左右両側の周辺部に設けられてもよい。また、帰還回路部80は、表示部20の上下の少なくとも一方の周辺部に設けられるものであり、図1に示されるように表示部20の下側の周辺部のみに設けられる他に、表示部20の上側の周辺部のみに設けられてもよく、さらに、上下両側の周辺部に設けられてもよい。また、図1に示されるように帰還回路部80は表示部20の短辺側および長辺側でバス配線21に接続され、第1電源線31は表示部20の横方向および縦方向に配置される他に、帰還回路部80は表示部20の短辺側のみでバス配線21に接続され、第1電源線31は表示部20の横方向のみに配置されてもよく、また、帰還回路部80は表示部20の長辺側のみでバス配線21に接続され、第1電源線31は表示部20の縦方向のみに配置されてもよい。帰還回路部80の詳細について、説明を続ける。図2は、帰還回路部80およびバス配線21の接続部22を含む有機EL表示装置1の要部の一例を示すブロック図である。帰還回路部80は、第1電源端子83a、第2電源端子83b、第1入力端子84、第2入力端子86、および出力端子85を有している。第1電源端子83aおよび第2電源端子83bには、配線61を構成している配線61a、61bを介して電源電圧の高電位および低電位がそれぞれ印加される。第1入力端子84には、基準電圧線71を介して基準電圧が印加される。出力端子85は、給電線81を介して接続部22に接続され、第2入力端子86は、モニター線82を介して接続部22に接続される。図3は、帰還回路部80の具体例としての帰還回路部80aの回路図である。帰還回路部80aは、誤差増幅器87から構成される。誤差増幅器87は、第1電源端子83aおよび第2電源端子83bに印加される電源電圧にて動作する。誤差増幅器87のマイナス入力には、接続部22の電圧VCONNがモニター電圧VMONとして印加される。誤差増幅器87のプラス入力には、基準電圧VREFが印加される。誤差増幅器87は、モニター電圧VMONと基準電圧VREFとを比較することによって、出力端子85における出力電圧を調整する。モニター電圧VMONは、モニター電圧VMONに、給電線81の抵抗と、出力端子85に流れる電流との積によって求められる電圧降下量を加算した電圧となるように調整される。これにより、帰還回路部80aからの出力電圧は、給電線81の抵抗に生じる電圧降下をキャンセルするように増減するので、接続部22の電圧VCONNは、基準電圧VREFと等しくなるように維持される。その結果、バス配線21の各接続部22での電圧が、表示パターンによらず、目標電圧に均一化される。図4は、帰還回路部80の他の具体例としての帰還回路部80bの回路図である。帰還回路部80bは、帰還回路部80aと比べて、第3電源端子83cが追加されるとともに、ゲイン抵抗R1、R2が追加される。帰還回路部80bにおいて、第1入力端子84には、第1基準電圧としての基準電圧VREFが印加され、さらに第3電源端子83cには、第2基準電圧としてのバイアス電圧VBIASが印加される。ゲイン抵抗R1、R2は、第1入力端子84と第2入力端子86との間に印加された電圧、つまり、モニター電圧VMONと基準電圧VREFとの差電圧を分圧する。分圧された電圧は、誤差増幅器87のマイナス入力に印加される。バイアス電圧VBIASは、例えば、基準電圧生成部70によって生成され、図示しない配線を介して供給されてもよい。また、接地電圧である0Vを、バイアス電圧VBIASとして用いてもよい。バイアス電圧VBIASは、誤差増幅器87のプラス入力に印加される。ここで、第1基準電圧としての基準電圧VREFは、帰還回路部80bからの出力電圧より低い電位の電圧であって、帰還回路部80bから出力される出力電圧の絶対値を当該絶対値より小さい電位の電圧に変換するための基準電圧である。また、第2基準電圧としてのバイアス電圧VBIASは、帰還回路部80bからの出力電圧より低い電位の電圧であって、前記出力電圧を調整するための基準電圧である。帰還回路部80bによれば、ゲイン抵抗R1、R2の抵抗値をそれぞれR1、R2とするとき、接続部22の電圧VCONNは、基準電圧VREFとバイアス電圧VBIASとで規定される目標電圧である-R2/R1VREF1R2/R1VBIASになるように維持される。つまり、ゲイン抵抗R1、R2の抵抗値をR2>R1となるように選択することで、基準電圧VREFに1よりも大きいゲインを乗じた電圧が接続部22の電圧VCONNに対する目標電圧として用いられる。これにより、低電圧の基準電圧VREFを用いて所望の目標電圧を規定することができるので、基準電圧生成部70を低電圧の回路構成とすることが可能となり、基準電圧生成部70における回路面積の削減及び消費電力の低減が可能となる。図5は、帰還回路部80の他の具体例としての帰還回路部80cの回路図である。帰還回路部80cは、帰還回路部80aに対して、バイアス電圧VBIASを印加される第3電源端子83cが追加されるとともに、ゲイン抵抗R1、R2が追加される。バイアス電圧VBIASは、例えば、基準電圧生成部70から供給されてもよく、また接地電圧である0Vを用いてもよい。帰還回路部80cによれば、ゲイン抵抗R1、R2の抵抗値をそれぞれR1、R2とするとき、接続部22の電圧VCONNは、基準電圧VREFとバイアス電圧VBIASとで規定される目標電圧である1R2/R1VREFR2/R1VBIASになるように維持される。つまり、ゲイン抵抗R1、R2の抵抗値によらず、基準電圧VREFに1よりも大きいゲインを乗じた電圧が接続部22の電圧VCONNに対する目標電圧として用いられる。これにより、低電圧の基準電圧VREFを用いて所望の目標電圧を規定することができるので、基準電圧生成部70を低電圧の回路構成とすることが可能となり、基準電圧生成部70における回路面積の削減及び消費電力の低減が可能となる。図6は、有機EL表示装置1において、図19の説明で用いた映像を表示した場合に得られる表示結果の一例を示す図である。図6に示されるように、有機EL表示装置1では、バス配線21の各接続部22における電圧が基準電圧に応じた目標電圧Vに均一化されるので、従来の有機EL表示装置9において見られるような表示品位の劣化、すなわち、均一な輝度で表示されるべき領域内において輝度の不均一が生じる不都合が軽減される。以上説明したように、有機EL表示装置1によれば、帰還回路部80によってバス配線21の接続部22での電圧が基準電圧VREFで規定される目標電圧に維持されるので、バス配線21の低抵抗化を必要とせず、かつ表示パターンによらず、バス配線21の各接続部22での電圧が均一になる。その結果、高輝度領域を含む映像を表示した場合でも、高輝度領域の近傍領域の輝度が低下することがなく、表示品位が向上する。また、バス配線21の低抵抗化が必要ないために、バス配線を大面積に設ける必要がなく、狭額縁化に適している。なお、各帰還回路部80には独立した基準電圧が印加されてもよいし、バス配線21の各接続部22における目標電圧Vは、表示パターンに応じてそれぞれ異なる電圧であってもよい。図7は、そのような変形に係る有機EL表示装置2の機能的な構成の一例を示すブロック図である。図7に示されるように、有機EL表示装置2において、表示パネル11には、帰還回路部80の各々に対応して設けられた複数の配線から構成される基準電圧線73が設けられる。基準電圧生成部72は、個々の帰還回路部80に対して独立した基準電圧を生成し、生成した基準電圧を基準電圧線73の中の対応する配線を介して帰還回路部80へ印加する。このような構成において、例えば、高輝度領域の近くに位置する帰還回路部80に対して、他の帰還回路部80に対するよりも高い基準電圧を印加してもよい。それにより、接続部22から表示部20の内部へ延びる第1電源線31で生じる電圧降下が補償されるので、表示品位がさらに向上することが期待される。次に、接続部22のより実際的な構成について説明する。上記では簡明のため、帰還回路部80の出力端子85および第2入力端子86は、いずれもバス配線21の一部である接続部22に接続されるとだけ説明したが、実際には、出力端子85は給電線81を介して、また第2入力端子86はモニター線82を介して、それぞれバス配線21の接続部22内におけるある大きさをもった領域に接続される。図8A、図8Bは、接続部22の近傍におけるバス配線21、給電線81、モニター線82の配線形状の一例を示した平面図であり、バス配線21に、図面の左方から、給電線81およびモニター線82が接続される様子が示されている。バス配線21と、給電線81およびモニター線82のそれぞれとが接続される領域が点線の囲みで示されている。本明細書では、バス配線21と給電線81との接続領域の中心点を給電点23と定義し、バス配線21とモニター線82との接続領域の中心点をモニター点24と定義する。図9は、このような実際的な構成に対応する等価回路図である。図9の等価回路図は、図3の回路図と比べて、給電点23とモニター点24とがバス配線21の異なる位置に設けられ、バス配線21が有している抵抗で接続される。給電線81の抵抗値をR1、給電線81に生じる電圧降下量をΔVR1、給電点23とモニター点24との間のバス配線21の抵抗値をR2、接続部22とモニター点24との間に生じる電圧降下量をΔVR2とするとき、給電点23の電圧VCONNは、モニター点24の電圧VMONと比べてΔVR2高い電圧に維持される。ここで、目標電圧に維持されるのはモニター点24の電圧VMONであり、画素部30へ供給される駆動電圧は給電点23の電圧VCONNであるため、ΔVR2は、駆動電圧の目標電圧に対する誤差になる。この誤差を低減するために、本発明の有機EL表示装置1では、一例として、図8A、図8Bに示されるように、給電点23とモニター点24との間の距離dが、バス配線21の幅w以下であると規定する。すなわち、図8Aが、給電点23とモニター点24とが最も近接して設けられた形状の一例を表し、図8Bが、給電点23とモニター点24とが最も離間して設けられた形状の一例を表している。以上、帰還回路部80の誤差増幅器を用いたいくつかの具体例および、接続部の実際的な構成例について説明した。続いて、帰還回路部80のさらに他の具体例について説明する。図10は、帰還回路部80のさらに他の具体例としての帰還回路部90aの回路図である。なお、接続部22は再び簡略化されている。帰還回路部90aは、スイッチング動作を行う原理的な帰還回路部の一例であり、スイッチング制御回路91aとトランジスタ92とから構成される。スイッチング制御回路91aは、内蔵する比較器不図示にて接続部22の電圧VCONN=VMONと基準電圧VREFとを用いた比較動作を行う。そして、接続部22の電圧VCONNが、基準電圧VREFで規定される目標電圧よりも小さいと判定されるとトランジスタ92をオンさせるレベルVonのゲート信号VGを出力し、電圧VCONNが前記目標電圧より大きいと判定されるとトランジスタ92を遮断させるレベルVoffのゲート信号VGを出力する。トランジスタ92は、一方のソースドレイン端子を第1電源端子83aに接続され、他方のソースドレイン端子を出力端子85に接続され、スイッチング制御回路91aから印加されるゲート信号VGに応じて、第1電源端子83aに印加される電源電圧を出力端子85に供給するかまたは遮断する。接続部22の電圧VCONNは、バス配線21及び接続部22から表示部20の内部へ延設される第1電源線31図1の容量であるコンデンサ88aによって平滑化される。なお、このコンデンサ88aは、パネルの寄生容量であってもよい。また、コンデンサ88aとして、第1電極と第2電極とを有し、前記第1電極がバス配線21と接続され、前記第2電極が固定電位に接続される容量素子を設けてもよい。ここで、図20を参照して、出力端子に供給する電圧をオペアンプを用いて制御する比較例について説明する。この比較例では、正電源側のスイッチはアナログ制御電圧で制御される。これにより、正電源側とA点ではアナログ制御電圧で制御されたスイッチを介することにより、電圧降下が生じる。その電圧降下量は、正電源の電位をVとし、A点での電位をVAとすると、V-VAである。そのため、流れる電流Itotとの積であるV-VA×Itotが電力ロスとなる。それに対し、本態様では、帰還回路部90aは、スイッチング制御回路91a及びトランジスタ92を含む構成であり、スイッチング制御回路91aはトランジスタ92のオンオフを制御している。さらに、帰還回路部90aの内部において、一方の端子を電源端子83aと接続し、他方の端子を出力端子85と接続したトランジスタ92を用いることにより、バス配線21の接続部22での電圧が目標電圧より低い場合、電源電圧から出力端子85に電圧を供給する必要はなくなり、トランジスタ92を遮断し、バス配線21の接続部22での電圧が目標電圧より高い場合、電源電圧から出力端子85に電圧を供給するため、トランジスタ92を低抵抗理想はゼロオームとなるようにオンする。これにより、オペアンプを用いた比較例において生じる電力ロスを低減でき、効率良く、電源電圧から出力端子に目標電圧を供給することができる。図11は、帰還回路部90aの動作の一例を示すタイミングチャートである。このタイミングチャートでは、第1電源端子83aに印加される電源電圧はVDD1、基準電圧VREFで規定される目標電圧はVDDと表記される。図11には、それぞれ異なる大きさの画素電流に対応する2例の波形が示される。具体的に、図11の左側の波形は明るい画を表示しているために大きな画素電流が流れる場合を示し、図11の右側の波形は暗い画を表示しているために小さな画素電流が流れる場合を示している。ゲート信号VGがVonレベルになりトランジスタ92がオンすると、第1電源端子83aに印加された電源電圧VDD1が出力端子85から接続部22に供給され、大きさがionの出力電流iOUTが流れる。接続部22の電圧VCONNは、バス配線21および表示部20内の第1電源線31の容量とionとで決まる時定数でVDD1に向かって上昇する。時刻t1において、接続部22の電圧VCONNが目標電圧VDDより高くなると、スイッチング制御回路91aによる固有の遅延時間の後にゲート信号VGがVoffレベルになってトランジスタ92がオフする。また、固有の遅延時間とは、実際に接続部22の電圧VCONNが目標電圧VDDを超えた時と、その時以降であってスイッチング制御回路が電圧VCONNと目標電圧VDDとを比較しトランジスタ92をオフとする動作を開始した時との時間差である。その結果、出力端子85から接続部22への電源電圧の供給は遮断され出力電流iOUTは停止する。接続部22の電圧VCONNは、バス配線21および表示部20内の第1電源線31の容量と表示部を構成する画素回路群の抵抗成分抵抗成分とは電圧VCONNが単位電圧あたり変化した時のパネル電流値の変化率の逆数とで決まる時定数でつまり、明るい画を表示しているときは暗い画を表示しているときに比べて相対的に小さい時定数で、暗い画を表示しているときは明るい画を表示しているときに比べて相対的に大きな時定数で接地電圧である0Vに向かって降下する。このようにしてオン電流ionが断続的に流れる結果、出力電流iOUTの平均値として、明るい画を表示しているときには大きな平均電流iaが流れ、暗い画を表示しているときには小さな平均電流ibが流れる。時刻t2において、接続部22の電圧VCONNが目標電圧VDDより低くなると、スイッチング制御回路91aの固有の遅延時間の後にゲート信号VGがVonレベルになってトランジスタ92がオンする。このような動作が繰り返されることにより、接続部22の電圧VCONNは目標電圧VDDを含む所定の電圧範囲に維持される。図12は、帰還回路部80のさらに他の具体例としての帰還回路部90bの回路図である。帰還回路部90bは、PWMパルス幅変調スイッチング動作を行う、より実用的な帰還回路部の一例であり、スイッチング制御回路91b、トランジスタ92、93、およびコイル94から構成される。スイッチング制御回路91bは、誤差増幅器95、PWM比較器96、PWM制御器97、および三角波生成器98から構成される。図13は、帰還回路部90bの動作の一例を示すタイミングチャートである。タイミングチャートでは、第1電源端子83aに印加される電源電圧はVDD1、第2電源端子83bに印加される電源電圧はVDD2、基準電圧VREFで規定される目標電圧はVDDと表記される。図13には、図11と同様に、表示される画の明暗に応じてそれぞれ異なる画素電流に対応する2例の波形が示される。最初に、スイッチング制御回路91bから印加されるゲート信号VG1、VG2に応じて、トランジスタ92はON、トランジスタ93はOFFとなっており、コイル94は第1電源端子83aに接続されているとする。接続部22の電圧VCONNは、第1電源端子83aに印加される電源電圧VDD1に近づこうとする。誤差増幅器95は、第2入力端子86に印加される電圧VMON=VCONNと第1入力端子84に印加される電圧VREFとを用いた比較動作を行う。時刻t1において、接続部22の電圧VCONNが目標電圧VDDよりも大きくなり、誤差増幅器95の比較結果が反転すると、PWM制御器97は、ゲート信号VG1、VG2のそれぞれのレベルを、順次時間差を与えて反転することにより、トランジスタ92をオフさせた後、トランジスタ93をオンさせる。これにより、コイル94の接続が第1電源端子83aから第2電源端子83bに切り替わる。このとき、第1電源端子83aからトランジスタ92およびコイル94を経由して出力端子85へ流れていた出力電流iOUTは、コイル94の接続が切り替わった後も、コイル94の自己誘導により、第2電源端子83bからトランジスタ93およびコイル94を経由して出力端子85へ流れ続ける。コイル94に蓄えられていた自己誘導のエネルギーは時間と共に減少し、出力電流iOUTが減少して出力端子85の電圧が小さくなり、接続部22の電圧VCONNは第2電源端子83bの電圧のVDD2に近づこうとする。時刻t2において、接続部22の電圧VCONNが目標電圧VDDよりも小さくなり、誤差増幅器95の比較結果が反転すると、PWM制御器97は、ゲート信号VG2、VG1のそれぞれのレベルを、順次時間差を与えて反転することにより、トランジスタ93をオフさせた後、トランジスタ92をオンさせる。これにより、コイル94の接続が第2電源端子83bから第1電源端子83aに切り替わる。このような動作が繰り返されることにより、接続部22の電圧VCONNは目標電圧VDDを含む所定の電圧範囲に維持される。スイッチング制御回路を用いて帰還回路部を構成することにより、帰還回路部内における電力消費が削減されるので、有機EL表示装置の電力効率を向上し、また発熱対策を簡素化できる効果が期待される。上記では、バス配線21を各画素部30に対する正電源として用いる構成について説明してきた。例えば、図1の有機EL表示装置1では、帰還回路部80によって目標電圧に制御されたバス配線21の駆動電圧を、各画素部30に対する高位側の電源電圧として用いることで、バス配線21から各画素部30へ画素電流が供給される。これに対し、バス配線21を負電源として用いる別の構成を考えることができる。以下では、そのような構成について説明する。図14は、バス配線21を負電源として用いる有機EL表示装置3の機能的な構成の一例を示すブロック図である。有機EL表示装置3では、図1の有機EL表示装置1の表示パネル10に代えて、表示パネル12が用いられる。表示パネル12は、負電源を供給可能な帰還回路部90cを有し、複数の第2電源線32が、バス配線21の各接続部22から分岐して表示部25内に延設される。また、詳細な図示は省略されているが、複数の第1電源線31が表示部25内に設けられる。有機EL素子33の第1電極アノードは、駆動トランジスタを介し、第1電源線31に電気的に接続され、有機EL素子33の第2電極カソードは第2電源線32に電気的に接続されている。図15に示されるように、有機EL表示装置3では、帰還回路部90cによって目標電圧に制御されたバス配線21の駆動電圧を、各画素部30に対する低位側の電源電圧として用いることで、各画素部30からバス配線21へ画素電流が引き抜かれる。図16は、帰還回路部90cの一例を示す回路図である。帰還回路部90cは、図10の帰還回路部90aと比べて、スイッチング制御回路91cの機能と、トランジスタ92の接続とが変更される。スイッチング制御回路91cは、内蔵する比較器不図示にて接続部22の電圧VCONN=VMONと基準電圧VREFとを用いた比較動作を行う。そして、接続部22の電圧VCONNが、基準電圧VREFで規定される目標電圧よりも大きいと判定されるとトランジスタ92をオンさせるレベルVonのゲート信号VGを出力し、電圧VCONNが前記目標電圧より小さいと判定されるとトランジスタ92を遮断させるレベルVoffのゲート信号VGを出力する。トランジスタ92は、一方のソースドレイン端子を第2電源端子83bに接続され、他方のソースドレイン端子を出力端子85に接続され、スイッチング制御回路91cから印加されるゲート信号VGに応じて、第2電源端子83bに印加される電源電圧を出力端子85に供給するかまたは遮断する。接続部22の電圧VCONNは、バス配線21及び接続部22から表示部25の内部へ延設される第2電源線32図14の容量であるコンデンサ88bによって平滑化される。図17は、帰還回路部90cの動作の一例を示すタイミングチャートである。このタイミングチャートでは、第2電源端子83bに印加される電源電圧はVDD2、基準電圧VREFで規定される目標電圧はVDDと表記される。また、帰還回路部90cの出力電流は吸い込み方向であることを考慮して-ioutと表記される。図17には、図11と同様に、表示される画の明暗に応じてそれぞれ異なる大きさの画素電流に対応する2例の波形が示される。図17に示されるように、帰還回路部90cは、帰還回路部90aとは対称的に動作する。このような動作によって、バス配線21の接続部22での電圧VCONNは目標電圧VDDを含む所定の電圧範囲に維持される。ここまで、帰還回路部によりバス配線の電圧を均等化する有機EL表示装置1~3について、誤差増幅器を用いて帰還回路部を構成した有機EL表示装置、およびスイッチング制御回路例えば、直流電圧変換器またはDC-DC変換器を用いて帰還回路部を構成した有機EL表示装置の具体例を示して説明してきた。このような有機EL表示装置1~3は、テレビジョンセット、パーソナルコンピュータ、携帯型情報端末などの各種の機器において、高品位の映像を表示するために用いることができる。図18は、有機EL表示装置1、2または3を用いたテレビジョンセット100の外観を示す外観図である。テレビジョンセット100では、有機EL表示装置1、2または3が用いられることで、例えば、部分的に高輝度領域を含むような映像を、高輝度領域以外の領域の輝度の不均一を抑えて、高品位に表示することができる。以上、本発明の有機EL表示装置について実施の形態に基づいて説明した。本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を各実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて得られる形態も、本発明の範囲内に含まれる。