"シェーピング処理の対象となる処理対象パケットのデータが格納され、それぞれが異なる優先度に対応する複数のメモリ部と、優先度が一定以上の高優先度の処理対象パケットを、前記複数のメモリ部において前記高優先度に対応する高優先度対応メモリ部に格納させ、優先度が一定以下の低優先度の処理対象パケットを、前記低優先度に対応する低優先度対応メモリ部に格納させるパケット格納制御手段と、前記高優先度対応メモリ部にてオートリフレッシュが実行され、前記低優先度対応メモリ部にて前記処理対象パケットが格納されたカラムのみをリフレッシュするカラム指定リフレッシュが実行されるように制御するリフレッシュ制御手段と、を備えることを特徴とする通信装置。前記パケット格納制御手段は、前記高優先度対応メモリ部に対してアドレス順にしたがって前記処理対象パケットのデータを書き込む順次格納させ、前記低優先度対応メモリ部に対して、1つの前記処理対象パケットのデータが1カラム内に収まるように格納させる、ことを特徴とする請求項1に記載の通信装置。前記パケット格納制御手段は、前記低優先度の処理対象パケットのパケット長が1カラムに対応するサイズを越える場合には、この低優先度の処理対象パケットを、前記低優先度対応メモリ部よりも高い優先度に対応するメモリ部に対して格納する、ことを特徴とする請求項1に記載の通信装置。前記パケット格納制御手段は、前記複数のメモリ部における空き容量が一定以上の場合には、前記メモリ部のうち前記高優先度と前記低優先度との中間の優先度に対応する中優先度対応メモリ部に対して、1つの前記処理対象パケットのデータが1カラム内に収まるように処理対象パケットのデータを格納させ、前記複数のメモリ部における空き容量が一定以上の場合には、前記高優先度対応メモリ部に対してアドレス順にしたがって前記処理対象パケットのデータを順次格納させる、ことを特徴とする請求項1乃至請求項3のいずれかに記載の通信装置。前記リフレッシュ制御手段は、前記中優先度対応メモリ部において1つの前記処理対象パケットのデータが1カラム内に収まるように処理対象パケットのデータが格納されている場合には、当該中優先度対応メモリ部にてカラム指定リフレッシュが実行されるように制御し、前記高優先度対応メモリ部においてアドレス順にしたがって前記処理対象パケットのデータが格納されている場合には、当該中優先度対応メモリ部にてオートリフレッシュが実行されるように制御することを特徴とする請求項4に記載の通信装置。シェーピング処理の対象となる処理対象パケットのうち優先度が一定以上の高優先度の処理対象パケットを、複数のメモリ部において前記高優先度に対応する高優先度対応メモリ部に格納させ、前記処理対象パケットのうち優先度が一定以下の低優先度の処理対象パケットを、低優先度に対応する低優先度対応メモリ部に格納させるパケット格納制御手順と、前記高優先度対応メモリ部にてオートリフレッシュが実行され、前記低優先度対応メモリ部にて前記処理対象パケットが格納されたカラムのみをリフレッシュするカラム指定リフレッシュが実行されるように制御するリフレッシュ制御手順と、を備えることを特徴とする通信方法。通信装置に、シェーピング処理の対象となる処理対象パケットのうち優先度が一定以上の高優先度の処理対象パケットを、複数のメモリ部において前記高優先度に対応する高優先度対応メモリ部に格納させ、前記処理対象パケットのうち優先度が一定以下の低優先度の処理対象パケットを、低優先度に対応する低優先度対応メモリ部に格納させるパケット格納制御手順と、前記高優先度対応メモリ部にてオートリフレッシュが実行され、前記低優先度対応メモリ部にて前記処理対象パケットが格納されたカラムのみをリフレッシュするカラム指定リフレッシュが実行されるように制御するリフレッシュ制御手順と、を実行させるためのプログラム。上記のシェーピングに際しては廃棄しないパケットをバッファに格納していくことが行われるが、このバッファとしてのハードウェアにはDRAMDynamicRandomAccessMemoryに代表される半導体メモリが用いられる。このDRAMでは、記憶内容が失われないように一定時間ごとに電荷を再注入するリフレッシュが行われる。また、シェーピングに際しては、優先度ごとにバッファキューを設けることが論理的に行われるが、このバッファへのパケットの格納は、物理的には、廃棄対象でないパケットのデータを、DRAMの空き領域に対して単に格納していくという動作になる。このために、どのバンクのDRAMにデータが記憶されていても記憶内容が失われることがないようにするため、すべてのDRAMを一律にリフレッシュすることとしている。そのうえで、通信装置が備えるDRAMではオートリフレッシュが採用されることが多い。通信装置の消費電力はできるだけ低減されることが好ましい。DRAMはリフレッシュ動作において最も電力を消費する。しかし、上記の構成では、データが記憶されていないDRAM上の領域も一律にリフレッシュが行われてしまうという無駄が生じてしまう。本発明は上記の課題を解決することのできる通信装置、通信方法、プログラムを提供する。本発明は、シェーピング処理の対象となる処理対象パケットのデータが格納され、それぞれが異なる優先度に対応する複数のメモリ部と、優先度が一定以上の高優先度の処理対象パケットを、前記複数のメモリ部において前記高優先度に対応する高優先度対応メモリ部に格納させ、優先度が一定以下の低優先度の処理対象パケットを、前記低優先度に対応する低優先度対応メモリ部に格納させるパケット格納制御手段と、前記高優先度対応メモリ部にてオートリフレッシュが実行され、前記低優先度対応メモリ部にて前記処理対象パケットが格納されたカラムのみをリフレッシュするカラム指定リフレッシュが実行されるように制御するリフレッシュ制御手段とを備えることを特徴とする通信装置である。また、本発明は、シェーピング処理の対象となる処理対象パケットのうち優先度が一定以上の高優先度の処理対象パケットを、複数のメモリ部において前記高優先度に対応する高優先度対応メモリ部に格納させ、前記処理対象パケットのうち優先度が一定以下の低優先度の処理対象パケットを、低優先度に対応する低優先度対応メモリ部に格納させるパケット格納制御手順と、前記高優先度対応メモリ部にてオートリフレッシュが実行され、前記低優先度対応メモリ部にて前記処理対象パケットが格納されたカラムのみをリフレッシュするカラム指定リフレッシュが実行されるように制御するリフレッシュ制御手順とを備えることを特徴とする通信方法である。また、本発明は、通信装置に、シェーピング処理の対象となる処理対象パケットのうち優先度が一定以上の高優先度の処理対象パケットを、複数のメモリ部において前記高優先度に対応する高優先度対応メモリ部に格納させ、前記処理対象パケットのうち優先度が一定以下の低優先度の処理対象パケットを、低優先度に対応する低優先度対応メモリ部に格納させるパケット格納制御手順と、前記高優先度対応メモリ部にてオートリフレッシュが実行され、前記低優先度対応メモリ部にて前記処理対象パケットが格納されたカラムのみをリフレッシュするカラム指定リフレッシュが実行されるように制御するリフレッシュ制御手順とを実行させるためのプログラムである。本発明によれば、通信装置がシェーピングのためにバッファとして使用する半導体メモリの消費電力が低減されるという効果が得られる。図1は、本発明の実施の形態としての通信装置1の構成例を示している。なお、この通信装置1は、例えば、L2スイッチ、L3スイッチまたはルータなどに適用することができる。また、以降において通信装置1はパケットを処理するものとして説明するが、本実施の形態においてパケットは、例えばMACMediaAccessControlフレームなどに代表されるフレームと同義であるものとする。図1に示す通信装置1は、パケット処理部10、メモリ制御部20およびバッファ30を備える。パケット処理部10は、複数のポートごとに対応して送受信されるパケットについて所要の処理を実行する。例えば、パケット処理部10は、受信したパケットのアドレスの読み込み処理、アドレスの更新、ルーティングテーブルまたはフォワーディングテーブルを参照してのルーティング処理またはフォワーディング処理を実行する。また、QoS制御を実行する。本実施の形態においては、QoS制御としてシェーピング処理を実行可能とされている。シェーピング処理は、QoS制御における帯域制御として、予め定めた帯域を超過したパケットを一旦バッファに格納し、この後に送信出力させる処理である。このようなパケット制御の結果、出力レートは平滑化される。メモリ制御部20は、パケット処理部10の命令に応じて、バッファ30に対してパケットデータの書き込みおよび読み出しを実行する。また、メモリ制御部20は、例えばリフレッシュコマンドを発行することにより、バッファ30にリフレッシュを実行させるための制御も実行する。バッファ30は、シェーピング処理に際してパケットの待ち行列が格納されるキューとして用いられる記憶装置である。本実施の形態においてこのバッファ30は、物理的にはDRAMを採用しているものとする。DRAMは、記憶内容が消去されてしまわないようにメモリセルに対して一定期間ごとに電荷を注入する必要がある。すなわち、リフレッシュを行う必要がある。また、本実施の形態のバッファ30は、パケットに設定される優先度ごとに応じたメモリ部を有する。ここでの説明にあたり、パケットの優先度は、高中低の3段階で定義されていることを前提とする。これに対応して、バッファ30は、高優先度対応メモリ部31-1、中優先度対応メモリ部31-2および低優先度対応メモリ部31-3の3つのメモリ部31を備えるものとする。なお、このバッファ30としてのDRAMは、複数のメモリチップからなるものとする。そのうえで、高優先度対応メモリ部31-1、中優先度対応メモリ部31-2および低優先度対応メモリ部31-3は、それぞれ、物理的に異なるメモリチップが対応する。なお、実装としては、物理的に異なるメモリチップごとに対応して、複数の外部メモリコントローラを個別に実装するということも行われるが、ここでは、これら複数のメモリコントローラを、メモリ制御部20として統合して示している。ここで、本実施の形態の説明に先立ち、図7を参照して、本実施の形態としてのシェーピング処理を発明するに至った背景について説明する。図7は、上記図1と同等の構成の通信装置を想定したうえで、妥当であると考えられるバッファ30にパケットデータをバッファリングする際の態様例を示している。この図において、バッファ30は、第1メモリ部31A-1、第2メモリ部31A-2および第3メモリ部31A-3を備えている。なお、これらの第1メモリ部31A-1、第2メモリ部31A-2および第3メモリ部31A-3は、ハードウェアとして、例えば図1に示した高優先度対応メモリ部31-1、中優先度対応メモリ部31-2および低優先度対応メモリ部31-3と同等のものとなる。したがって、第1メモリ部31A-1、第2メモリ部31A-2および第3メモリ部31A-3は、それぞれ、物理的に異なるメモリチップとなる。また、図7においては、説明の便宜上、第1メモリ部31A-1、第2メモリ部31A-2および第3メモリ部31A-3は、水平方向が列カラムに対応し、垂直方向が行ロウに対応するものとして示している。この場合、第1メモリ部31A-1、第2メモリ部31A-2および第3メモリ部31A-3は、それぞれ、列C0~Cnまでのn1列と、行L0~Lmまでのm1行から成るものとしている。ここで、例えばキューに対するパケットの転送が、パケットA、B、CD、EF、G、H、Iの順であったとする。これに応じた各パケットデータの格納の仕方は次のようになる。つまり、第1メモリ部31A-1の先頭アドレスC0、L0から、アドレス順にしたがって、パケットA、B、CD、EF、G、H、Iを順次格納していく。このように、通常は、最後に書き込まれたパケットデータの終端アドレスに続けて次のパケットデータをアドレスにしたがって順次書き込んでいくようにする。この結果、例えば図7のパケットBのように、パケットBの前半部分B1と後半部分B2とが隣接する2つの列にまたがって書き込まれる場合がある。同様に、パケットC、Iも、同じメモリ部において、隣接する2つの列にまたがって書き込まれた状態となる。さらに、パケットDのように、第1メモリ部31A-1の最終列Cnと、第2メモリ部31A-2の最初の列C0にまたがって格納された状態となる場合もあり得る。なお、以降において、この図7の説明のようにメモリ部31にパケットデータを書き込む方式については順次書込方式ということにする。パケットのデータは論理的には優先度ごとにキュー分けされるように管理されるが、物理的には、上記図7のように、順次書込方式により、例えばパケット処理部10からの転送順にしたがってバッファ30メモリ部31Aに対してアドレス順に格納されていく。したがって、バッファ30メモリ部31Aの物理アドレスについて、優先度ごとに対応して区分されているものではない。このようメモリにデータを格納する場合、メモリ部31Aの各々に適用するリフレッシュ方式はオートリフレッシュが妥当になる。各メモリ部31Aに対して一定時間ごとにオートリフレッシュを実行させることにより、メモリ部31Aのいずれかにおいて読み出されずに残っているデータが存在していても、これが消失することがないようにされる。なお、オートリフレッシュは、メモリのバンクにおけるすべての領域を対象として電荷を再注入するリフレッシュ方式である。オートリフレッシュを行う場合、メモリコントローラは、メモリセル内のキャパシタの電荷保持時間が一定以上経過したタイミングでオートリフレッシュコマンドを発行する。これに応じてリフレッシュカウンタがロウアドレスシーケンシャルに生成してバンクにおける全領域のメモリセルに対して電荷が再注入される。このように、リフレッシュは正確にバンクを対象として行われる。しかし、チップ内の複数のバンクごとに独立してリフレッシュを実行させることを目的として、同じ1つのチップに対応して複数の外部メモリコントローラを実装することは効率的ではないという事情がある。そこで、本実施の形態においては、物理的に異なるメモリチップ単位でリフレッシュを行うようにしている。通信装置の消費電力はできるだけ少なくすることが好ましいが、バッファ30としてのDRAMが最も電力を消費する機会はリフレッシュ時となる。上記のオートリフレッシュは、上記のように、1回のリフレッシュごとにメモリチップにおけるすべてのメモリセルアドレスに電荷を注入する。図7の第3メモリ部31A-3のように、すべてのメモリセルアドレスにデータが記憶されておらず空き領域が存在する状態では、この空き領域に対しても電荷が注入されることになるために無駄な電力消費が生じることになる。そこで、本実施の形態としては、次に説明するように、シェーピング処理に際して、より効率の良いリフレッシュが行われるように構成して、消費電力量の低減を図るものである。ここで、本実施の形態の通信装置1がシェーピングの処理対象とするパケット処理対象パケットとして、パケットA~Fの6つのパケットがあるとする。図2は、これらパケットA~Fについて、優先度とパケット長を座標上で示したものである。この図に示されるように、優先度については、パケットA、B、Cが高に属し、パケットDが中に属し、パケットE、Fが低に属する。また、パケット長に関しては、パケットAが最もパケット長が短く、次いで、パケットB、D、E、C、Fの順で長くなっていく。すなわち、通信装置1が処理するパケットの優先度とパケット長の組み合わせは一律ではなく、対応のアプリケーションなどに応じて異なるものとなる。シェーピング処理に際してキューに送られるパケットの滞留時間は、優先度ごとに応じて異なってくる。具体的に、パケットの優先度が高くなるほどキュー待ちの時間が短くなるためにパケットデータの滞留時間は短くなり、優先度が低くなるほどキュー待ちの時間が長くなるためにパケットの滞留時間は長くなる。なお、このパケットの滞留時間は、メモリ部31においてパケットを記憶保持する時間に相当する。上記の滞留時間とオートリフレッシュのタイミングについては次のことがいえる。すなわち、優先度高のパケットデータは高頻度で読み出しが行われるために滞留時間は短くなる。また、この優先度高のパケットデータの滞留時間と、データがメモリセルに書き込まれてからリフレッシュを要するまでの時間リフレッシュ時間と比較した場合には、通常、滞留時間のほうが短い。したがって、優先度高のパケットデータに関すれば、メモリ部31から読み出される以前のタイミングでオートリフレッシュが実行される可能性は低いということがいえる。これに対して、優先度低のパケットについては、読み出しの頻度が低くなるために滞留時間が長くなることから、そのデータがメモリ部31に保持されている間に少なくとも1回以上のオートリフレッシュが実行される可能性が高くなる。このように、リフレッシュ時間とパケットデータの滞留時間との関係は、優先度によって相違する。また、図2に示したようにパケット長はパケットごとに異なる。このことは、メモリ部31におけるカラムとの関係では、パケットデータは、メモリ部31の1カラム分の容量以内となる場合もあれば、その容量を越える場合もあるということがいえる。そこで、このことに着目し、本実施の形態の通信装置1がシェーピング処理を実行するにあたり、バッファ30に対して以下のようにパケットデータを格納することとした。図3は、本実施の形態のシェーピング処理によって、図2に示されるパケットA~Fのデータをバッファ30に格納した例を示している。図1にて説明したように、本実施の形態のバッファ30は、それぞれ物理的に個別の3つのメモリ部31について、高優先度対応メモリ部31-1、中優先度対応メモリ部31-2および低優先度対応メモリ部31-3として区分する。そして、パケットは、原則として、その優先度の高中低に対応して、高優先度対応メモリ部31-1、中優先度対応メモリ部31-2および低優先度対応メモリ部31-3のそれぞれに処理対象パケットが格納される。すなわち、優先度が高の処理対象パケットは高優先度対応メモリ部31-1に格納される。同様に、優先度が中の処理対象パケットは中優先度対応メモリ部31-2に格納され、低処理対象パケットは低優先度対応メモリ部31-3に格納される。なお、このように優先度に応じてパケットを格納する制御はパケット処理部10が実行する。パケット処理部10は、特許請求の範囲に記載のパケット格納制御手段に相当する。図3においては、上記の原則にしたがってパケットデータを格納した結果を示している。すなわち、高優先度対応メモリ部31-1には、その先頭アドレスC0,L0から順次、パケットA、B、Cのデータが格納された状態となっている。また、中優先度対応メモリ部31-2には、その先頭アドレスC0,L0からパケットDのデータが格納されている。これは、高優先度対応メモリ部31-1および中優先度対応メモリ部31-2については、順次書込方式によりデータを格納していることを示している。一方、低優先度対応メモリ部31-3においては、列C0における先頭行アドレスL0からパケットEが格納された状態となっている。しかし、パケットEの終端の次のアドレスからパケットFを書き込んでいったとすると、パケットFのデータは、列C0,C1の2列にまたがって格納されることになる。この場合、パケットEの終端から列C0の終端行Lmまでの領域については、データを格納せずに非使用領域NARとして確保する。同様に、低優先度のパケットFについては、列C0に続く列C1における先頭行L0からそのデータを格納する。そして、列C1におけるパケットFのデータの終端位置より後の領域も、データを格納しない非使用領域NARとして確保する。すなわち、低優先度対応メモリ部31-3については、隣接する2列にまたがって1つのパケットデータが格納されないようにデータの書き込みが行われる。なお、パケットデータのサイズが小さいために、1カラム内に複数のパケットデータを格納できる場合には、そのようにしてもよい。以降において、この低優先度対応メモリ部31-3に対するパケットデータの書き込み方式については、カラム単位書込方式ということにする本実施の形態は、上記のように優先度に応じてメモリ部31を区分したうえで、高優先度対応メモリ部31-1についてはオートリフレッシュを実行させる。高優先度対応メモリ部31-1に格納される優先度が高のパケットデータの滞留時間は短く、オートリフレッシュが実行されるより前のタイミングでデータの読み出しが行われる可能性が高い。このようなタイミングでパケットデータの書き込みと読み出しが実行されていれば、オートリフレッシュが実行される頻度は低く、したがって、オートリフレッシュモードを設定しておいたとしても無駄に電力が消費される機会は少なくなる。これに対して、低優先度対応メモリ部31-3についてはカラム指定リフレッシュを実行させる。カラム指定リフレッシュは、オートリフレッシュのように対象のメモリチップバンクにおけるメモリセルをリフレッシュするのではなく、リフレッシュを実行する都度、リフレッシュ対象のカラムを指定してリフレッシュを行う方式である。優先度が低のパケットは滞留時間が長いため、メモリ部31に格納されている間にリフレッシュが行われることになる。しかもリフレッシュが複数回におよぶ可能性も低くない。この場合、オートリフレッシュが実行されたとすると、その都度、低優先度対応メモリ部31-3においてパケットが格納されていない空き領域にも電荷の再注入が行われることとなって無駄が生じる。そこで、優先度が低のパケットは低優先度対応メモリ部31-3にカラム単位書込方式により格納したうえで、カラム指定リフレッシュを行うようにする。そして、メモリ制御部20は、リフレッシュに際しては、パケットデータが格納されているカラムのみをリフレッシュすべきカラムとして指定してリフレッシュを実行させる。これにより、無駄に多数のカラムを指定してリフレッシュを行うことは無くなる。また、優先度が中のパケットについては流動的に扱うものとする。すなわち、バッファ30全体における空き容量が一定以上の場合には、中優先度対応メモリ部31-2に対してカラム単位書込方式によりパケットデータを格納し、カラム指定リフレッシュによりリフレッシュが行われるようにする。これに対して、バッファ30全体における空き容量が一定未満の場合には、中優先度対応メモリ部31-2に対して順次書込方式によりパケットデータを格納し、オートリフレッシュによりリフレッシュが行われるようにする。優先度が中のパケットは、優先度が高のパケットと比較すれば、その滞留時間は長い。しかし、バッファ30全体としてみたときの空き容量に余裕がある場合には、すぐに空き容量が不足するような状況となりにくい。そこで、この場合には、優先度が低のパケットと同等に扱って、中優先度対応メモリ部31-2にカラム単位書込方式によりデータを格納してカラム指定リフレッシュとすることで、電力消費を抑えることとしている。これに対して、バッファ30全体としてみたときの空き容量に余裕がない場合には、優先度が高のパケットと同等に扱って、中優先度対応メモリ部31-2に順次書込方式によりデータを格納してオートリフレッシュを実行させる。これにより、メモリ領域を効率的に使用することを優先させる。上記のようにリフレッシュを実行させるための制御はメモリ制御部20が実行する。メモリ制御部20は、リフレッシュすべきタイミングごとに、高優先度対応メモリ部31-1に対してオートリフレッシュコマンドを発行し、低優先度対応メモリ部31-3に対してカラム指定リフレッシュコマンドを発行する。また、中優先度対応メモリ部31-2に対しては、順次書込方式によりデータが格納されている場合にはオートリフレッシュコマンドを発行し、カラム単位書込方式によりデータが格納されている場合にはカラム指定リフレッシュコマンドを発行する。メモリ制御部20は、例えば特許請求の範囲に記載のリフレッシュ制御手段に対応する。図4は、上記図3により説明した本実施の形態のシェーピング処理についての実行の可否を決定するための処理手順例を示している。この図に示す処理はパケット処理部10が実行するものとする。まず、パケット処理部10は、ステップS101においてパケットを受信すると、次のステップS102において、その受信パケットは廃棄対象のパケットであるか否かについて判定する。ここで、例えばすでに輻輳が発生している状態にあるなどの状況により受信パケットを廃棄すべき場合は、ステップS102において受信パケットは廃棄対象であると判定される。この場合、パケット処理部10は、ステップS106により受信パケットを廃棄する。なお、このように受信パケットが廃棄対象となる場合には、そのパケットが帯域制限を越えて外部より転送されてくることを意味している。これに対して、ステップS102において受信パケットは廃棄対象ではないと判定された場合には帯域に余裕があることになる。この場合、パケット処理部10は、ステップS103に進んで、バッファ30の空き容量を認識し、続くステップS104において、上記ステップS103により認識した空き容量が一定以上であるか否かについて判定する。ステップS104においてバッファ30の空き容量が一定以上ではないと判定された場合、パケット処理部10はステップS106により受信パケットを廃棄する。これに対して、同じステップS104において空き容量が一定以上であると判定された場合、パケット処理部10は、ステップS105において、本実施の形態のシェーピング処理を実行する。ステップS105に至った段階では、今回の受信パケットは、本実施の形態のシェーピング処理によってバッファ30に格納すべきパケット処理対象パケットとなる。上記の処理手順から理解されるように、本実施の形態のシェーピング処理は、帯域およびバッファ30の空き容量に一定以上の余裕があることを条件に行われるようになっている。本実施の形態のシェーピング処理においては、低優先度対応メモリ部31-3において2列またはそれ以上の列数にまたがって1つのパケットデータが格納されないように、カラムにおいてパケットを格納して余った領域を非使用領域NARとして確保する。このために、低優先度対応メモリ部31-3のメモリ容量は、パケットデータサイズの合計よりも多く使用される。このために、本実施の形態のシェーピング処理を安定して実行させるためには、十分な帯域とバッファ30低優先度対応メモリ部31-3の空き容量がある状況であることが必要になる。図5は、上記ステップS105に対応してパケット処理部10が実行するシェーピング処理として、バッファ30に処理対象パケットを格納するための処理手順例を示している。まず、パケット処理部10は、ステップS201において、処理対象パケットに格納される所定の情報を参照して優先度とパケット長を識別しておく。次に、パケット処理部10は、ステップS202において、この識別された優先度が高であるか否かについて判定する。ここで、識別した優先度が高であると判定した場合、パケット処理部10は、ステップS213に進んで、処理対象パケットが高優先度対応メモリ部31-1に格納されるようにメモリ制御部20に対して指示する。この際、パケットデータは、図3により説明したように、高優先度対応メモリ部31-1に対して順次書込方式により書き込まれる。これに対して、ステップS202において、優先度が低または中であると判定された場合には、ステップS203に進む。パケット処理部10は、ステップS203において低優先度バッファの空き容量を認識し、次のステップS204において、その空き容量が、処理対象パケットのデータを格納可能だけのサイズを有しているか否かについて判定する。この判定は、上記空き容量のサイズと、ステップS201により認識したパケット長とを比較すればよい。ステップS204において処理対象パケットを格納できないと判定した場合、パケット処理部10はステップS207に進む。ステップS207以降の処理については、後述する。一方、ステップS204において処理対象パケットを格納可能であると判定した場合、パケット処理部10はステップS205に進む。ステップS205において、パケット処理部10は、処理対象パケットのパケット長が、メモリ部31の1カラム分に対応するサイズ以内であるか否かについて判定する。このステップS205において、パケット長が1カラム分に対応するサイズ以内であると判定した場合にはステップS206に進む。ステップS206においてパケット処理部10は、優先度が低または中の処理対象パケットについて、低優先度対応メモリ部31-3に格納されるようにメモリ制御部20に対して指示する。この制御に応じて、メモリ制御部20は、図3にて説明したように、カラム単位書込方式により処理対象パケットのデータの書き込みを行う。一方、ステップS205においてパケット長が1カラム分に対応するサイズ以内ではないと判定した場合、パケット処理部10はステップS207に進む。ステップS207において、パケット処理部10は、中優先度対応メモリ部31-2の空き容量を認識し、ステップS208において、中優先度対応メモリ部31-2に処理対象パケットのパケット長を格納できる空き容量があるか否かについて判定する。このステップS208において、処理対象パケットを格納できるだけの空き容量がないとの判定結果が得られた場合、パケット処理部10は、ステップS213により、優先度が低または中の処理対象パケットを高優先度対応メモリ部31-1に対して格納させるように制御を実行する。このように本実施の形態においては、優先度が低または中のパケットであっても、他の優先度が低いメモリ部に空き容量がなければ、高優先度対応メモリ部31-1に対して格納することになる。これに対して、ステップS208において処理対象パケットを格納可能な空き容量があるとの判定結果が得られた場合、パケット処理部10は、ステップS209に進む。ステップS209において、パケット処理部10は、バッファ30全体としての空き容量が一定以上であるか否かについて判定する。一例として、バッファ30を形成するメモリ部31-1~31-3における空き容量の合計を一定値と比較することで判定結果を得ることができる。上記ステップS209においてバッファ30の空き量が一定以上ではないと判定された場合には、バッファ30の空き容量に余裕がない状態であることになる。そこで、パケット処理部10は、ステップS210において、優先度が低または中の処理対象パケットを、順次書込方式により中優先度対応メモリ部31-2に格納させる。これに対して、ステップS209においてバッファ30の空き量が一定以上であると判定された場合には、バッファ30の空き容量に余裕があるということになり、カラム単位モードによりパケットのデータを格納することができる。そこで、パケット処理部10は、ステップS211において、処理対象パケットのパケット長が1カラムに対応するサイズ以内であるか否かについて判定する。ここで、1カラムに対応するサイズ以内ではないと判定された場合には、カラム単位モードにより中優先度対応メモリ部31-2にすることはできない。そこで、パケット処理部10は、ステップS213により、優先度が低または中の処理対象パケットを高優先度対応メモリ部31-1に格納させる。これに対して、ステップS211において1カラムに対応するサイズ以内であると判定された場合には、ステップS212において、中優先度対応メモリ部31-2に対してカラム単位書込モードによりパケットデータを格納させる。上記図5の処理手順から理解されるように、優先度が中の処理対象パケットは、必ずしも中優先度対応メモリ部31-2に格納されるのではなく、メモリ部31の空き容量の状況やパケット長などに応じて、高優先度対応メモリ部31-1と低優先度対応メモリ部31-3のいずれかにも格納されるようになっている。優先度が低の処理対象パケットも、空き容量に応じて、中優先度対応メモリ部31-2または高優先度対応メモリ部31-1に格納されるようにされているものである。このように、本実施の形態のシェーピング処理において、優先度が一定以下のパケットについては、そのパケットのサイズとメモリ部31の使用状況に対応して、適宜、他の優先度のパケットと同等に処理されるようになっている。図6は、メモリ制御部20が実行するリフレッシュ制御のための処理手順例を示している。メモリ制御部20は、ステップS301において高優先度対応メモリ部31-1のリフレッシュを実行すべきタイミングリフレッシュタイミングに至るのを待機している。また、ステップS302において中優先度対応メモリ部31-2のリフレッシュタイミングに至るのを待機している。また、ステップS303により、高優先度対応メモリ部31-3のリフレッシュタイミングに至るのを待機している。例えば、高優先度対応メモリ部31-1のメモリセルキャパシタにデータ電荷が書き込まれてから一定時間が経過するとリフレッシュタイミングに至ったものとして判定される。そして、ステップS301においてリフレッシュタイミングに至ったと判定した場合、メモリ制御部20は、ステップS305により、高優先度対応メモリ部31-1に対してオートリフレッシュを実行させるための制御を行う。つまり、高優先度対応メモリ部31-1にオートリフレッシュコマンドを発行する。また、ステップS302において中優先度対応メモリ部31-2のリフレッシュタイミングに至ったと判定した場合、メモリ制御部20は、ステップS304により、中優先度対応メモリ部31-2に対する現在のパケットデータの書込方式について判定する。このステップS304において、順次書込方式であると判定した場合、メモリ制御部20は、ステップS306に進んで、中優先度対応メモリ部31-2に対してオートリフレッシュを実行させるための制御を実行する。一方、ステップS304において、カラム単位書込方式であると判定した場合、メモリ制御部20は、ステップS307に進んで、中優先度対応メモリ部31-2に対してカラム指定リフレッシュを実行させるための制御を実行する。すなわち、カラム指定リフレッシュコマンドを発行して、指定したカラムのみのリフレッシュを実行させる。また、ステップS303においてリフレッシュタイミングに至ったことを判定すると、メモリ制御部20は、ステップS308により、低優先度対応メモリ部31-3に対してカラム指定リフレッシュを実行させるための制御を行う。そして、上記のようにメモリ制御部20は、高優先度対応メモリ部31-1にはオートリフレッシュを実行させ、低優先度対応メモリ部31-3にはカラム指定リフレッシュを実行させている。また、中優先度対応メモリ部31-2については、データの書き込みが順次書込方式とカラム単位書込方式のいずれであるのかに応じて、オートリフレッシュとカラム指定リフレッシュとで切り替えが行われる。これにより、前述のようにリフレッシュによる電力消費が有効に抑えられることになる。なお、上記実施の形態においては、優先度を高中低の3段階とした場合を例に挙げているが、高低の2段階とした場合にも適用できる。また、4段階以上とした場合にも適用することができる。4段階以上とした場合において、順次書込方式によるデータ書き込みとオートリフレッシュのみが実行される高優先度対応メモリ部31-1に相当するメモリ部は複数備えてもよい。また、カラム単位書込方式によるデータ書き込みとカラム指定リフレッシュのみが実行される低優先度対応メモリ部31-3に相当するメモリ部についても同様である。また、実施の形態においてはバッファ30としてDRAMを採用した場合について説明しているが、DRAM以外であってもリフレッシュを必要とするようなメモリ素子を採用する場合にも適用することができる。また、本実施の形態の通信装置1は、L2スイッチ、L3スイッチ、またはルータなどとされて、IPプロトコルまたはイーサネットなどの通信に対応するものであることを前提としている。しかし、これ以外の通信プロトコルに対応してパケットやフレームを送受信する通信装置にも適用することができる。また、本発明の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えることができる。また、これら一連の手順をコンピュータに実行させるためのプログラムまたはそのプログラムを記憶する記録媒体として捉えることができる。この記録媒体としては、例えば、ブルーレイディスクBlu-rayDisc登録商標、DVDDigitalVersatileDisk、HDDハードディスク、メモリカード等を挙げることができる。上述した処理フローの説明中、図3~図5の判断の処理で示すYはYes、NはNoを示すものとする。"