"被写体からの光を信号電荷に変換する光電変換素子と、前記光電変換素子に蓄積された信号電荷が転送される信号検出部と、前記光電変換素子に接続される電流経路の一端と前記信号検出部に接続される電流経路の他端とを有する第1のトランジスタと、前記信号検出部に接続される電流経路の一端と制御信号線に接続される電流経路の他端とを有する第2のトランジスタと、前記信号検出部に接続されるゲートと画素信号が出力される信号線に接続される電流経路の一端とを有する第3のトランジスタと、を含む画素と、前記制御信号線に印加される制御信号を選択する制御信号選択回路と、を具備し、前記制御信号選択回路は、前記画素信号が前記画素から読み出されるとき、前記制御信号線の電位を、第1の電位レベルに設定し、前記画素を非選択状態にするとき、前記制御信号線の電位を、前記第1の電位レベルより小さい第2の電位レベルに設定し、前記画素が非選択状態にされた後、前記制御信号線の電位を、前記第1の電位レベルと前記第2の電位レベルとの間の第3の電位レベルに設定する、ことを特徴とする固体撮像装置。前記第3の電位は、電源電圧の大きさに設定される、ことを特徴とする請求項1に記載の固体撮像装置。前記制御信号選択回路は、第1及び第2の入力端子と、第1の出力信号を出力する第1の出力端子と、第1の選択信号が印加される第1の制御端子とを有する第1の選択ユニットと、第3及び第4の入力端子と、前記制御信号としての第2の出力信号を出力する第2の出力端子と、第2の選択信号が印加される第2の制御端子とを有する第2の選択ユニットと、を含み、前記第1の出力端子は、前記第3の入力端子に接続され、前記第2の出力端子は、前記制御信号線に接続されている、ことを特徴とする請求項1又は2に記載の固体撮像装置。前記第1の電位レベルが、前記第1の入力端子に印加され、前記第3の電位レベルが、前記第2の入力端子に印加され、前記第2の電位レベルが、前記第4の入力端子に印加され、前記第1の選択ユニットは、前記第1の選択信号に基づいて、前記第1の電位レベル及び第3の電位レベルのいずれか一方を前記第1の出力信号として、選択し、前記第2の選択ユニットは、前記第2の選択信号に基づいて、前記第3の電位レベル及び前記第1の出力信号のいずれか一方を、前記第2の出力信号として、選択する、ことを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。前記第2の電位レベルが、前記第1の入力端子に印加され、前記第3の電位レベルが、前記第2の入力端子に印加され、前記第1の電位レベルが、前記第4の入力端子に印加され、前記第1の選択ユニットは、前記第1の選択信号に基づいて、前記第2の電位レベル及び第3の電位レベルのいずれか一方を前記第1の出力信号として、選択し、前記第2の選択ユニットは、前記第2の選択信号に基づいて、前記第1の電位レベル及び前記第1の出力信号のいずれか一方を、前記第2の出力信号として、選択する、ことを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。イメージセンサの画質の向上及び信頼性を図る技術を提案する。本実施形態の固体撮像装置は、被写体からの光を信号電荷に変換する光電変換素子と、前記光電変換素子に蓄積された信号電荷が転送される信号検出部と、前記光電変換素子に接続される電流経路の一端と前記信号検出部に接続される電流経路の他端とを有する第1のトランジスタと、前記信号検出部に接続される電流経路の一端と制御信号線に接続される電流経路の他端とを有する第2のトランジスタと、前記信号検出部に接続されるゲートと画素信号が出力される信号線に接続される電流経路の一端とを有する第3のトランジスタと、を含む画素と、前記制御信号線に印加される制御信号を選択する制御信号選択回路と、を具備し、前記制御信号選択回路は、前記画素信号が前記画素から読み出されるとき、前記制御信号線の電位を、第1の電位レベルに設定し、前記画素を非選択状態にするとき、前記制御信号線の電位を、前記第1の電位レベルより小さい第2の電位レベルに設定し、前記画素が非選択状態にされた後、前記制御信号線の電位を、前記第1の電位レベルと前記第2の電位レベルとの間の第3の電位レベルに設定する。[実施形態]以下、図面を参照しながら、実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。1第1の実施形態図1乃至図4を参照して、第1の実施形態の固体撮像装置について、説明する。a回路構成図1乃至図3を用いて、第1の実施形態の固体撮像装置としてのイメージセンサの回路構成について、説明する。図1は、本実施形態のイメージセンサの全体構成の一例を示している。尚、本実施形態のイメージセンサは、表面照射型イメージセンサでもよいし、裏面照射型イメージセンサでもよい。本実施形態のイメージセンサは、画素アレイ1、ロウ選択回路2、負荷回路3、AD変換回路4、画像処理回路5及び制御部10を含んでいる。画素アレイ画素部、画素領域ともよばれる1は、複数の画素ピクセル:Pixel6を含んでいる。複数の画素6は、第1方向及び第2方向に沿って、例えば、m×n個の2次元アレイ状に配列されている。画素アレイ1は、例えば、有効画素領域と補正画素領域とを含む。第1方向ロウ方向に沿って配列されている複数の画素6は、共通のロウ制御線RLに接続されている。ロウ制御線RLは、複数の制御信号線21,22,23を含む制御線群である。第2方向カラム方向に沿って配列されている複数の画素6は、共通の垂直信号線カラム制御線ともよぶVSLに接続されている。画素6からの出力信号以下、画素信号又は画素電圧とよぶVSIGは、垂直信号線VSLに出力される。複数例えば、m本のロウ制御線RLは、ロウ選択回路2に接続されている。複数例えば、n本の垂直信号線VSLは、負荷回路3及びAD変換回路4に接続されている。ロウ選択回路2は、制御部10の制御に基づいて、ロウ制御線RLを駆動し、共通のロウ制御線RLに接続された読み出し対象の複数の画素画素アレイのロウを選択する。また、ロウ選択回路2は、読み出し対象以外の複数の画素を、非選択状態にする。以下では、読み出し対象の画素を、選択画素とよび、読み出し対象以外の画素を、非選択画素とよぶ。ロウ選択回路2は、制御部10の制御に基づいて画素6を駆動させ、共通のロウ制御線RLに接続された複数の画素6からの画素信号VSIGを、各画素6が接続された垂直信号線VSLのそれぞれに実質的に同時に出力させる。同じロウ制御線RLに接続された1行分の画素の画素信号VSIGが、一括にAD変換回路4に出力される。ロウ選択回路2は、画素6を駆動させるための制御信号を、制御部10の制御に基づいて、後述の画素6内の電界効果トランジスタに、所定の動作タイミングでそれぞれ供給する。負荷回路3は、複数の電界効果トランジスタ30を含む。負荷回路3内の電界効果トランジスタ30のことを、負荷トランジスタ30とよぶ。負荷トランジスタ30は、例えば、nチャネル型の電界効果トランジスタである。負荷トランジスタ30の電流経路の一端は、垂直信号線VSLの一端に接続される。負荷トランジスタ30の電流経路の他端は、グランド端子に接続される。負荷トランジスタ30のゲートには、バイアス電圧BIASが印加される。負荷トランジスタ30は、電流源として機能する。AD変換回路4は、垂直信号線VSLの他端に接続されている。AD変換回路4は、カラム型のAD変換回路である。AD変換回路4は、複数のカラムADCAnalog-DigitalConverter40を有する。カラムADC変換ユニット40は垂直信号線VSLにそれぞれ対応するように設けられ、1つのカラムADC40が1本の垂直信号線VSLに接続されている。例えば、AD変換回路4は、画素信号VSIGをサンプリングするためのサンプルホールド回路図示せずを含んでいる。AD変換回路4は、カラムADC40によって、アナログ信号の画素信号に信号処理を施して、アナログ信号の画素信号VSIGをデジタル信号デジタルデータDoutに変換する。カラム型AD変換回路4によって、AD変換された1行分の画素6に対応する各デジタルデータDoutは、後段の画像処理回路5に出力される。画像処理回路5は、制御部10による制御と同期して、入力されたデジタルデータDoutに対して補正処理や特長量の計算処理を行って、画素アレイ1の1フレーム分の画像データを形成し、その画像データを表示装置例えば、ディスプレイに出力する。図2は、画素6の内部構成を示す等価回路図である。図2に示されるように、1本の垂直信号線VSLに、複数の画素6が接続されている。本実施形態のイメージセンサは、例えば、CMOSイメージセンサである。図2に示されるように、CMOSイメージセンサの各画素6は、例えば、1つの光電変換素子60と、信号検出部64と、複数のトランジスタ61,62,63と、を含んでいる。信号検出部64は、トランジスタ61,62の接続ノードによって形成される。信号検出部64は、例えば、半導体基板内に形成された拡散層不純物半導体層である。拡散層からなる信号検出部64は、フローティングディフュージョンFD:FloatingDiffusionとよばれる。光電変換素子60は、例えば、フォトダイオード60である。フォトダイオード60のアノードは、グランド端子に接続される。フォトダイオード60のカソードは、トランジスタ61の電流経路を経由して、フローティングディフュージョン64に接続されている。フォトダイオード60は、入射光被写体からの光の大きさに応じて発生した電荷信号電荷、蓄積電荷を蓄積する。画素6は、例えば、リードトランジスタ61、リセットトランジスタ62及びアンプトランジスタ63を含む。リードトランジスタ61は、例えば、nチャネル型MOSトランジスタである。リードトランジスタ61の電流経路の一端は、フォトダイオード60のカソードに接続されている。リードトランジスタ61の電流経路の他端は、フローティングディフュージョン64に接続されている。リードトランジスタ61の電流経路の他端は、フローティングディフュージョン64を経由して、リセットトランジスタ62の電流経路の一端及びアンプトランジスタ63のゲートに接続されている。リードトランジスタ61のゲートに、制御信号READが入力される。リードトランジスタ61のオン/オフは、制御信号READによって制御される。各画素6のフォトダイオード60が生成した電荷に対応する信号が、画素6からの出力信号VSIGとして垂直信号線VSLに出力される時において、リードトランジスタ61が、制御信号READによって、オンされる。オン状態のリードトランジスタ61の電流経路チャネルを経由して、フォトダイオード60からの信号電荷が、フローティングディフュージョン64に転送される。フローティングディフュージョン64に転送された電荷量に応じた電圧値が、画素6内のトランジスタ63によって検知及び増幅され、フォトダイオード60が生成した電荷に対応する電圧以下では、信号電圧VPDとよぶが、画素信号VSIGとして、垂直信号線VSLに出力される。リードトランジスタ61がオフ状態である場合、フォトダイオード60による電荷の蓄積状態が、維持される。例えば、同じロウに属する複数の画素6のリードトランジスタ61のゲートは、制御信号読み出し信号ともよぶREADが供給される制御信号線読み出し信号線ともよぶ21に、共通に接続される。制御信号READは、ロウ選択回路2から各リードトランジスタ61にそれぞれ供給される。リセットトランジスタ62は、例えば、nチャネル型MOSトランジスタである。リセットトランジスタ62の電流経路の一端ソースは、フローティングディフュージョン64に接続される。リセットトランジスタ62の電流経路の他端ドレインは、制御信号RSTDRNが供給される制御信号線又は制御端子23に接続されている。リセットトランジスタ62のゲートに、制御信号RESETが入力される。リセットトランジスタ62のオン/オフは、制御信号RESETによって制御される。リセットトランジスタ62は、フローティングディフュージョン64の電位の状態を、リセット状態にする。各画素6の画素信号VSIGの出力時において、制御信号RESETによって、リセットトランジスタ62がオンされる。オン状態の電界トランジスタ62の電流経路を経由して、制御信号RSTDRNに応じた電圧値又は、電流値が、フローティングディフュージョン64に印加され、フローティングディフュージョン64の電位レベルが、リセット状態にされる。制御信号RSTDRNが供給されたフローティングディフュージョン64の電位が、画素6内のアンプトランジスタ63によって検知及び増幅され、リセット状態のフローティングディフュージョン64の電圧以下では、リセット電圧VRSTとよぶが、画素6からの出力信号VSIGとして、垂直信号線VSLに出力される。トランジスタ62がオフ状態である場合、フローティングディフュージョン64が、制御信号RSTDRNが印加される制御信号線23から電気的に分離される。例えば、同じロウに属する複数の画素6のリセットトランジスタ62のゲートは、制御信号リセット制御信号ともよぶRESETが供給される制御信号線リセット制御線ともよぶ22に、共通に接続される。例えば、同じロウに属する複数の画素6のリセットトランジスタ62の電流経路の一端ドレインは、制御信号リセットドレイン信号ともよぶRSTDRNが供給される制御信号線ドレイン信号線ともよぶ23に、共通に接続される。制御信号RESET,RSTDRNは、ロウ選択回路2から各リセットトランジスタ62にそれぞれ供給される。アンプトランジスタ63は、例えば、nチャネル型MOSトランジスタである。アンプトランジスタ63の電流経路の一端ドレインは、電源端子又は電源線VDDに接続されている。アンプトランジスタ63の電流経路の他端ソースは、垂直信号線VSLに接続されている。アンプトランジスタ63のゲートは、フローティングディフュージョン64に接続されている。トランジスタ63及び負荷回路3は、ソースフォロワを形成している。フローティングディフュージョン64の電位が、ソースフォロワとしてのトランジスタ63のゲートに印加されることによって、トランジスタ63は、フローティングディフュージョン64の電位の大きさを、検知及び増幅する。フローティングディフュージョン64の電位レベルから所定の電圧値をシフトした値が、信号電圧VPD又はリセット電圧VRSTを示す画素信号VSIGとして、垂直信号線VSLに出力される。アンプトランジスタ63の電流経路の一端ドレインは、リセットドレイン信号RSTDRNが供給される信号線23に接続されない。アンプトランジスタ63のドレイン及びリセットトランジスタ62のドレインは、互いに電気的に分離され、アンプトランジスタ63のドレイン及びリセットトランジスタ62のドレインは、異なる電位レベルで制御される。尚、画素6内のトランジスタの構成は、図2に示される例に限定されず、他の回路構成であってもよい。例えば、2画素1セル構造のように、1つのフローティングディフュージョンに、2以上のフォトダイオード60が共通に接続され、それらのフォトダイオード60が、リセットトランジスタ62及びアンプトランジスタ63を共有する回路構成単位セルでもよい。また、各画素を選択するためのトランジスタアドレストランジスタが、さらに設けられてもよい。例えば、各画素6が出力する信号電圧VPD及びリセット電圧VRSTは、AD変換回路4のデジタルカウンタ処理によって、アナログ信号からデジタル信号へ変換される。信号電圧VPD及びリセット電圧VRSTは、AD変換回路4のCDS処理CorrelatedDoubleSamplingによって、信号電圧VPDとリセット電圧VRSTとの差分電圧に対応するデジタル値Doutに、変換される。本実施形態のイメージセンサは、制御信号選択回路7を含んでいる。制御信号選択回路7は、画素6内の各トランジスタ61,63を駆動させるための制御信号電位を、ロウ選択回路2を経由して、各画素6に出力する。制御信号選択回路7は、リセットトランジスタ62のリセットドレイン信号RSTDRNを出力する。制御信号選択回路リセットドレイン信号選択回路又は電位選択回路ともよばれる7は、共通のロウ制御線RLに接続された複数の画素6の動作に応じて、複数の電位レベルを有するリセットドレイン信号RSTDRNを、所定の動作タイミングで、ロウ選択回路2を経由して各画素6に、出力する。制御信号選択回路7は、リードトランジスタ61の読み出し信号READ及びリセットトランジスタ62のリセット制御信号RESETを出力してもよい。電位生成回路8は、画素6の動作に対応した所定の大きさの電位を、生成する。例えば、電位生成回路8は、電源電圧VDDを昇圧ブーストアップするためのチャージポンプ昇圧回路80を含んでいる。例えば、電位生成回路8は、電源電圧を降圧する降圧回路や定電圧源又は定電流源を含んでいる。電位生成回路8は、画素6の動作に応じて大きさの異なる電位電圧を、制御信号選択回路7に転送する。制御信号選択回路7は、電位生成回路8が生成する大きさの異なる複数の電位レベルのうち、画素6の動作の対応した電位レベルを選択し、その選択した電位レベルを、リセットドレイン信号RSTDRNとして、画素6内のリセットトランジスタ62に出力する。図3を用いて、本実施形態のイメージセンサが含む制御信号選択回路7の内部構成について、説明する。図3は、本実施形態のイメージセンサの制御信号選択回路7の内部構成を示している。本実施形態のイメージセンサにおいて、制御信号選択回路7は、画素アレイ1内の共通のロウに属する各画素6の動作に応じて、大きさの異なる3値の電位電位レベルの中から1つの電位を選択する。そして、制御信号選択回路7は、選択した電位をリセットドレイン信号RSTDRNとして、画素6に出力する。制御信号選択回路7には、高電位のHレベル電位Highと、低電位のLレベル電位Lowと、Hレベル電位とLレベル電位の間の電位のMレベル電位Midとが、入力される。図3に示されるように、制御信号選択回路7は、例えば、2個の選択ユニット70A,71Aを用いて、形成される。例えば、選択ユニット70A,71Aには、レベルシフタが用いられている。各選択ユニット70A,71Aは、2つの入力端子A0,B0,A1,B1をそれぞれ有し、各選択ユニット70A,71Aに2値2つの電位レベルが入力される。各選択ユニット70A,71Aは、1つの制御端子SXi,SXと1つの出力端子Xi,Xをそれぞれ有する。各選択ユニット70A,71Aは、制御端子SXi,SXに入力された制御信号スイッチ信号ともよぶSW0,SW1に基づいて、2つの入力端子A1,B1,A2,B2に入力された電位レベルのうち、一方の電位レベルを選択し、選択した電位レベルを出力端子Xi,Xから出力する。以下では、出力端子Xi,Xからの出力を、出力Xi,Xと表記する。例えば、スイッチ信号SW0,SW1は、1レベル1信号又は0レベル0信号を取りうる。例えば、1信号は電源電圧VDD程度の電位レベルに対応し、0信号はグランド電位GND程度の電位レベルに対応する。例えば、スイッチ信号SW0,SW1が、1信号である場合、選択ユニット70A,71Aの入力端子A0,A1に入力された電位が選択される。一方、スイッチ信号SW0,SW1が、0信号である場合、選択ユニット70A,71Aの入力端子B0,B1に入力された電位が選択される。選択ユニット70の出力端子Xiは、選択ユニット71の入力端子A1に接続されている。以下では、Hレベル電位が入力される端子ここでは、入力端子A0のことを、Hレベル端子とよび、Lレベル電位が入力される端子ここでは、入力端子B1のことを、Lレベル端子とよぶ。また、以下では、Mレベル電位が入力される端子ここでは、入力端子B0のことを、Mレベル端子とよぶ。図3に示される制御信号選択回路7において、選択ユニット70Aの入力端子A0,B0に、Hレベル電位とMレベル電位とが入力される。選択ユニット70Aの後段の選択ユニット71Aの入力端子A1,B1に、選択ユニット70Aの出力XiとLレベル電位とが、入力される。すなわち、選択ユニット70Aは、スイッチ信号SW0に基づいて、Hレベル電位とMレベル電位とのいずれか一方を選択し、制御信号選択回路3内の中間出力Xiを決定する。後段の選択ユニット71Aは、スイッチ信号SW1に基づいて、中間出力Xi又はLow電位のいずれか一方を選択し、その出力Xをリセットドレイン信号RSTDRNとして、出力する。例えば、選択ユニット70Aは、1レベルのスイッチ信号SW0が印加された場合、Hレベル電位を中間出力Xiとして選択し、0レベルのスイッチ信号SW0が印加された場合、Mレベル電位を中間出力Xiとして選択する。選択ユニット70Bは、1レベルのスイッチ信号SW1が印加された場合、入力された中間出力XiHレベル電位又はMレベル電位を出力Xとして選択し、0レベルのスイッチ信号SW0が印加された場合、Lレベル電位を出力Xとして選択する。これによって、3値の電位レベルのうち1つの電位レベルが、リセットドレイン信号RSTDRNとして、制御信号選択回路7から出力される。選択された電位レベルのリセットドレイン信号RSTDRNは、共通のロウ制御線ドレイン信号線23に接続された画素6内のリセットトランジスタ62のドレインに、実質的に同時に供給される。リセットドレイン信号RSTDRNに用いられるHレベル電位第1の駆動電位は、電源電圧VDDより高い電位電圧値に設定される。但し、Hレベル電位は、イメージセンサのチップの電源電圧の仕様に応じて異なり、例えば、3V~5V程度の電圧値を取り得る。電源電圧VDDより高い電位がリセットトランジスタ62のドレインに印加されることによって、画素6内のフォトダイオード60が蓄積できる電荷量が増加され、画素6及びイメージセンサのダイナミックレンジを大きくできる。リセットドレイン信号RSTDRNに用いられるLレベル電位第2の駆動電位は、画素6内のアンプトランジスタ63をオフさせるのに十分な電位、例えば、トランジスタのしきい値電圧より小さい電圧値に設定される。但し、Lレベル電位は、0Vグランド電位より大きい値であることが好ましい。リセットドレイン信号RSTDRNに用いられるMレベル電位第3の駆動電位、中間電位は、例えば、電源電圧VDD程度に設定される。電源電圧VDDは、イメージセンサの仕様に応じて2.8V~3.5V程度の大きさを有する。Mレベル電位は、Hレベル電位とLレベル電位との中間の大きさの電位であれば、電源電圧VDDに限定されず、電源電圧VDDとグランド電圧GNDとの間の大きさであってもよい。尚、イメージセンサの仕様に応じて、Hレベル電位の大きさが、電源電圧VDDに設定されてもよいし、Lレベル電位がグランド電圧0Vに設定されてもよい。本実施形態において、画素6が画素信号VSIGの読み出し対象として選択された場合、リセットドレイン信号RSTDRNとしてHレベル電位が用いられ、ドレイン信号線23の電位がHレベル電位に設定される。そのHレベル電位がリセットトランジスタ62のドレインに印加される。画素6からの画素信号VSIGの読み出しが完了し、画素6が非選択状態とされる時アンプトランジスタがオフ状態にされる時に、リセットドレイン信号RSTDRNとしてLレベル電位が用いられ、ドレイン信号線23の電位が、Lレベル電位に設定される。Lレベル電位がリセットトランジスタ62のドレインに印加される。そして、画素6が非選択状態を維持される期間において、リセットドレイン信号RSTDRNとしてMレベルの電位が用いられ、ドレイン信号線23の電位がMレベル電位に設定される。そのMレベル電位がリセットトランジスタ62のドレインに印加される。このように、本実施形態のイメージセンサにおいて、画素6内のリセットトランジスタ62の電流経路の一端ドレインに、制御信号リセットドレイン信号RSTDRNとしての3つの電位レベルが印加され、その3つの電位レベルによって画素6及び画素6内のリセットトランジスタ62が駆動される。一般的なイメージセンサのように、リセットトランジスタ62のリセットドレイン信号RSTDRNに、Hレベル電位とLレベル電位の2値が用いられた場合、以下の問題が生じる。2値のリセットドレイン信号RSTDRNが用いられたイメージセンサにおいて、イメージセンサの動作の高速化のため、イメージセンサの駆動時の大部分の期間において、Hレベル電位電源電圧VDD以上の電位が、リセットトランジスタのドレインに印加される場合がある。トランジスタに高い電圧が印加され続けた場合、トランジスタが形成される半導体領域又は配線が劣化し、トランジスタの信頼性が低下する。また、Lレベル電位が非選択画素のリセットトランジスタのドレインに印加される場合、排出ラインとしての配線垂直信号線などの電位が低いため、同じ垂直信号線VSLに接続される選択画素及び非選択画素間で、電荷の漏れ込みが発生する可能性がある。このため、一般的なイメージセンサのように、Hレベル電位とLレベル電位との2値のリセットドレイン信号で、画素6内のリセットトランジスタ及びアンプトランジスタを駆動した場合、イメージセンサの信頼性や形成される画質を、劣化させる可能性がある。本実施形態のイメージセンサのように、3値H、L及びMレベル電位のリセットドレイン信号RSTDRNを用いて、画素6及び画素6内のトランジスタが駆動されることによって、Hレベル電位とLレベル電位の中間の大きさのMレベル電位が印加される期間が、イメージセンサの駆動シーケンス内に設けられる。それゆえ、Hレベル電位が印加される期間の一部が、Hレベル電位より低いMレベル電位が印加される期間に置き換えられることによって、イメージセンサの駆動シーケンスにおけるHレベル電位が印加される期間を削減できる。それゆえ、本実施形態のイメージセンサは、長期間の高い電位の印加による素子の劣化を、低減できる。また、本実施形態のイメージセンサは、Lレベル電位より高いMレベル電位が画素6のリセットトランジスタ62のドレインに印加されることによって、Lレベル電位が画素6のリセットトランジスタ62に印加される場合に比較して、隣接する画素間の電位差を小さくでき、垂直信号線VSLを共有する隣接画素間で電荷の漏れ込みが発生するのを抑制できる。したがって、第1の実施形態のイメージセンサによれば、イメージセンサの信頼性及び画質を向上できる。b動作図4を用いて、第1の実施形態の固体撮像装置イメージセンサの駆動方法について、説明する。尚、ここでは、図1乃至図3を適宜用いて、本実施形態のイメージセンサの動作を説明する。図4は、本実施形態のイメージセンサの駆動方法を示すタイミングチャートである。画像の形成時、ロウ選択回路2は、制御部10の制御によって、所定のロウ制御線RLを選択する。選択されたロウ制御線RLに接続された複数の画素6は、読み出し対象として活性化される。活性化される前の画素6は、非選択状態であり、図4に示されるように、Mレベル電位例えば、電圧VDDのリセットドレイン信号RSTDRNが、各画素6のリセットトランジスタ62のドレインに印加されている。図4に示されるように、画素6が選択された場合、リセットドレイン信号RSTDRNは、Mレベル電位からHレベル電位電圧VDDより大きい値に設定される。図4に示される制御選択回路リセットドレイン信号選択回路7において、スイッチ信号SW0の信号レベルは、1レベルに設定され、1レベルのスイッチ信号SW0が、選択ユニット70Aに印加される。Hレベル電位とMレベル電位とが入力された選択ユニット70Aは、印加されたスイッチ信号SW0に基づいて、Hレベル電位を中間出力Xiとして、選択する。また、スイッチ信号SW1の信号レベルは、1レベルに設定され、1レベルのスイッチ信号SW1が、選択ユニット71Aに印加される。Lレベル電位>0Vと中間出力XiとしてのHレベル電位とが入力された選択ユニット71Aは、印加されたスイッチ信号SW1に基づいて、入力されたHレベル電位を出力Xとして、選択する。これによって、Hレベル電位がリセットドレイン信号RSTDRNとして制御信号選択回路7によって選択される。ドレイン信号線23の電位が、Hレベル電位に設定され、Hレベル電位が、選択画素6のリセットトランジスタ62のドレインに印加される。Hレベル電位がリセットトランジスタ62に印加されることによって、フローティングディフュージョン64に蓄積できる電荷量が増大し、イメージセンサのダイナミックレンジが向上する。例えば、Hレベル電位は、電位生成回路8が電源電圧VDDを昇圧することによって、生成される。負荷トランジスタ30を定電流源として動作させるために、負荷トランジスタ30のゲートにバイアス電圧BIASが印加される。この状態で、例えば、1レベルのリセット制御信号RESETがリセットトランジスタ62のゲートに印加され、リセットトランジスタ62がオンされる。これによって、リセットトランジスタ62の電流経路を経由して、フローティングディフュージョン64に、Hレベル電位が印加される。フローティングディシュージョン64の電位FDは、Hレベル電位の大きさに応じて、変動上昇する。フローティングディフュージョン64の電位FDの上昇によって、アンプトランジスタ63がオンする。この時、読み出し信号READによって、リードトランジスタ61はオフされている。オン状態の負荷トランジスタ30を含む負荷回路3内に、電流が流れているため、ソースフォロワを形成するアンプトランジスタ63と負荷回路3とによって、フローティングディフュージョン64の電位から一定電圧シフトした値が、画素6のリセット電圧VRSTとして、垂直信号線VSLに出力される。垂直信号線VSLの電位画素電圧VSIGが、リセット電圧VRST程度に変動する。出力されたリセット電圧VRSTが、時間t1のタイミングで、後段のカラム型AD変換回路4のサンプルホールド回路図示せずにサンプリングされ、カラムADC40に入力される。リセット電圧VRSTがサンプリングされた後、リセットトランジスタ62がオフされる。例えば、1レベルの読み出し信号READがリードトランジスタ61のゲートに印加され、リードトランジスタ61がオンされる。オン状態のリードトランジスタ61の電流経路を経由して、フォトダイオード60内に蓄積された信号電荷が、フローティングディフュージョン64に転送される。これによって、フローティングディフュージョンの電位FDが、転送された信号電荷に応じた電位に変動する例えば、低下する。アンプトランジスタ63は、フローティングディフュージョン64の電位FDに応じた駆動力で、動作する。転送された信号電荷が、アンプトランジスタ63によって検知及び増幅され、画素の信号電圧VPDとして、垂直信号線VSLに出力される。垂直信号線VSLの電位VSIGが、信号電圧VPD程度に変動する。出力された信号電圧が、時間t2のタイミングで、サンプルホールド回路にサンプリングされ、カラムADC40に入力される。例えば、スイッチ信号SW0,SW1は、リセット電圧VRST及び信号電圧VPDが読み出されている期間において、1レベル状態が維持されている。信号電圧VPDの読み出しが完了した後、その画素6が、非選択にされる。図4に示されるように、制御信号選択回路7におけるスイッチ信号SW0が1レベルから0レベルに遷移され、0レベルのスイッチ信号SW1が、選択ユニット71Aに入力される。選択ユニット71Aは、0レベルのスイッチ信号SW1に基づいて、入力端子B1に印加されているLレベル電位を、出力Xとして選択する。制御信号選択回路7によって選択されたLレベル電位が、リセットドレイン信号RSTDRNとして設定され、ドレイン信号線23の電位が、Lレベル電位に設定される。そして、Lレベル電位が、リセットトランジスタ62のドレインに印加される。尚、リセットドレイン信号RSTDRNが選択ユニット71AによってLレベルに設定されている場合、選択ユニット70Aに対するスイッチ信号SW0の信号レベルは、1又は0レベルのどちらの状態でもよい。但し、Mレベルの電位がLレベル電位の印加の後に選択されるため、選択ユニット71Aに対するスイッチ信号SW1が0レベルに遷移されるのと実質的に同時に、選択ユニット70Aに対するスイッチ信号SW0の信号レベルが、1レベルから0レベルに遷移されることが好ましい。リセットドレイン信号RSTDRNが、Lレベル電位に設定され、リセットトランジスタ62が、リセット制御信号RESETによって、オンされる。これにより、フローティングディフュージョン64の電位FDが、リセットドレイン信号RSTDRNとしてのLレベル電位に設定される。Lレベル電位は、アンプトランジスタ63がオフするのに十分な電圧例えば、トランジスタのしきい値電圧より小さい電圧なので、アンプトランジスタ63は、オフ状態となる。アンプトランジスタ63がオフすることによって、この画素6は実質的に非選択画素となる。例えば、時間t3において、フローティングディフュージョンFDの電位及び垂直信号線VSLの信号レベルが所定の電位レベルになり、画素6が非選択となったのが検知された後、リセットトランジスタ62はリセット制御信号RESETによってオフされる。そして、図4に示されるように、リセットドレイン信号RSTDRNは、Mレベル電位に設定される。すなわち、0レベルのスイッチ信号SW0が選択ユニット70Aに印加され、1レベルのスイッチ信号SW1が選択ユニット71Aに印加される。Mレベル電位が中間出力Xiとして選択ユニット70Aに選択され、Mレベル電位の中間出力Xiが、出力Xとして選択ユニット71Aに選択される。これによって、Mレベル電位がリセットドレイン信号RSTDRNとして選択され、ドレイン信号線23の電位がMレベル電位に設定される。Mレベル電位が、非選択画素に印加される。非選択画素において、Mレベル電位は、オフ状態のリセットトランジスタ62のドレインに印加される。サンプリングされたリセット電圧VRST及び信号電圧VPDは、カラムADC40によって、デジタル処理及びCDS処理が施され、デジタルデータDoutとして、後段の画像処理回路5に出力される。上述の動作が、選択画素をロウ単位で切り替えて、順次実行される。そして、画像処理回路5は、入力されたデジタルデータDoutに対して、補正処理や特長量の計算処理を行って、画素アレイ1の1フレーム分の画像を形成する。形成された画像は、表示部図示せずに出力される。以上のように、本実施形態のイメージセンサの駆動シーケンスが完了する。図1乃至図4を用いて説明したように、本実施形態のイメージセンサは、Hレベル電位、Lレベル電位及びHレベル電位とMレベル電位との中間電位のMレベル電位とを含む3値の制御信号リセットドレイン信号によって、画素6及び画素6内のトランジスタ62,63が駆動される。それゆえ、長期間のHレベル電位の印加に起因する素子の劣化やLレベル電位の印加に起因する隣接画素間の電荷の漏れ込みを、Hレベル電位及びLレベル電位の代わりに、Mレベル電位を用いることによって、抑制できる。したがって、第1の実施形態のイメージセンサ及びイメージセンサの駆動方法によれば、イメージセンサの信頼性及び画質を向上できる。2第2の実施形態図5及び図6を参照して、第2の実施形態の固体撮像装置イメージセンサについて、説明する。尚、第2の実施形態において、第1の実施形態のイメージセンサと実質的に同じ構成及び機能については、必要に応じて説明する。第2の実施形態のイメージセンサは、制御信号選択回路リセットドレイン信号選択回路7の内部構成が、第1の実施形態のイメージセンサと異なる。図5は、第2の実施形態のイメージセンサの制御信号選択回路リセットドレイン信号選択回路7の内部構成を示している。図5に示されるように、中間出力Xiを選択する選択ユニット70Bには、Lレベル電位とMレベル電位とが、各入力端子A0,B0にそれぞれ印加される。出力Xを選択する選択ユニット71Bには、M又はLレベル電位の中間出力XiとHレベル電位とが、入力端子A1,B1にそれぞれ印加される。選択ユニット70Bにおいて、1レベルのスイッチ信号SW0によって、Mレベル電位が中間出力Xiとして選択され、0レベルのスイッチ信号SW0によって、Lレベル電位が中間出力Xiとして選択される。選択ユニット71Bにおいて、1レベルのスイッチ信号SW1によって、Hレベル電位が出力Xとして選択され、0レベルのスイッチ信号SW1によって、中間出力M又はLレベル電位Xiが出力Xとして選択される。図5及び図6を用いて、第2の実施形態のイメージセンサが含む制御信号選択回路7の動作について説明する。尚、イメージセンサ全体の動作は、第1の実施形態と同様であるため、ここでの説明は省略する。図6は、本実施形態のイメージセンサの駆動方法を説明するためのタイミングチャートである。図6に示されるように、画素電圧VSIGの読み出し時において、リセットドレイン信号RSTDRNとして、Hレベル電位>VDDが選択され、ドレイン信号線23の電位がHレベル電位に設定される。この場合、選択ユニット71Bに対するスイッチ信号SW1は、1レベルに設定される。この時、選択ユニット70Bに対するスイッチ信号SW0は、0レベル及び1レベルのどちらの信号レベルに設定されてもよい。但し、画素電圧VSIGが読み出され、画素6を非選択状態にする際に、リセットドレイン信号RSTDRNはHレベル電位からLレベル電位に遷移される。そのため、スイッチ信号SW1が1レベルに設定されるのと実質的に同時に、スイッチ信号SW0が0レベルに設定され、選択ユニット70Bの中間出力Xiを、Lレベル電位の保持状態に設定することが好ましい。第1の実施形態と同様に、リセット電圧VRST及び信号電圧VPDが所定のタイミングt1、t2でサンプリングされる。この後、図6に示されるように、画素6を非選択にするために、スイッチ信号SW0は0レベルに維持され、スイッチ信号SW1の信号レベルが1レベルから0レベルに遷移される。これによって、選択ユニット71Bは、選択ユニット70Bの中間出力XiとしてのLレベル電位を、選択する。選択ユニット71Bの出力XとしてのLレベル電位が、リセットドレイン信号RSTDRNとして、ドレイン信号線23に供給される。ドレイン信号線23の電位は、Lレベルに設定される。そして、Lレベル電位が、オン状態のリセットトランジスタ62を経由して、フローティングディフュージョン64及びアンプトランジスタ63のゲートに印加される。これによって、アンプトランジスタ63はオフし、画素6が非選択状態となる。図6に示されるように、リセットトランジスタ62がオフされた後、スイッチ信号SW0の信号レベルは0レベルから1レベルに遷移され、スイッチ信号SW1の信号レベルは0レベルが維持される。これによって、選択ユニット70Bは、Mレベル電位を中間出力Xiとして選択し、選択ユニット71Bは、Mレベル電位を出力Xとして、選択する。それゆえ、Mレベル電位が、リセットドレイン信号RSTDRNとして設定され、ドレイン信号線23及びオフ状態のリセットトランジスタ62のドレインに、印加される。以上のように、第2の実施形態のイメージセンサのように、制御信号選択回路7の内部構成が、第1の実施形態と異なった場合においても、制御信号選択回路7は、Hレベル電位、Lレベル電位及びMレベル電位の3値の電位レベルの中から1つの電位レベルを、リセットトランジスタ62のドレインに印加される制御信号リセットドレイン信号として、選択できる。そして、制御信号選択回路7は、選択された電位レベルを、所定の動作タイミングで、画素6及び画素6内のトランジスタに、印加できる。それゆえ、本実施形態のイメージセンサは、第1の実施形態と同様に、イメージセンサの駆動シーケンスの所定の期間において、Hレベル電位及びLレベル電位の代わりに、それらの間の電位レベルのMレベル電位を、画素6に印加することによって、長期間のHレベル電位の印加に起因する素子の劣化やLレベル電位の印加に起因する隣接画素間の電荷の漏れ込みを、抑制できる。尚、制御信号選択回路7は、中間出力Xiを選択するための選択ユニット70A,70Bに、Lレベル電位とHレベル電位とが入力され、リセットドレイン信号としての出力Xを選択するための選択ユニット71A,71Bに中間出力XiとMレベル電位とが入力される構成でもよい。この場合においても、各選択ユニット70A,70B,71A,71Bに対するスイッチ信号SW0,SW1によって、3値の電位レベルのうち1つの電位レベルを所定のタイミングで、画素6に印加できる。以上のように、第2の実施形態のイメージセンサ及びイメージセンサの駆動方法は、第1の実施形態と同様に、イメージセンサの信頼性及び画質を向上できる。[その他]本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"