金属酸化物を含む抵抗変化膜との接触対象層としてのシリコン膜を含む下部電極に、イオン注入法によりフッ素を導入する工程と、前記フッ素が導入された前記下部電極上に前記抵抗変化膜を形成した後、熱処理により前記フッ素を前記下部電極から前記抵抗変化膜に拡散させる工程と、を備えた半導体記憶装置の製造方法。金属酸化物を含む抵抗変化膜との接触対象層にハロゲンを導入する工程と、前記ハロゲンを熱処理により前記接触対象層から前記抵抗変化膜に拡散させる工程と、を備えた半導体記憶装置の製造方法。前記接触対象層として下部電極を形成した後、前記下部電極にイオン注入法により前記ハロゲンを導入し、前記ハロゲンが導入された前記下部電極上に前記抵抗変化膜を形成した後、前記熱処理により前記ハロゲンを前記下部電極から前記抵抗変化膜に拡散させる請求項2記載の半導体記憶装置の製造方法。前記下部電極はシリコン膜を含む請求項3記載の半導体記憶装置の製造方法。前記抵抗変化膜上に前記接触対象層として上部電極を形成した後、前記上部電極にイオン注入法により前記ハロゲンを導入し、前記熱処理により前記ハロゲンを前記上部電極から前記抵抗変化膜に拡散させる請求項2記載の半導体記憶装置の製造方法。前記上部電極はシリコン膜を含む請求項5記載の半導体記憶装置の製造方法。前記抵抗変化膜の側壁を露出させる工程と、前記抵抗変化膜の前記側壁に、前記ハロゲンを含む層間絶縁膜を形成する工程と、をさらに備え、前記熱処理により前記ハロゲンを前記層間絶縁膜から前記抵抗変化膜に拡散させる請求項2記載の半導体記憶装置の製造方法。金属酸化物を含む抵抗変化膜に、イオン注入法によりハロゲンを直接導入する工程を備えた半導体記憶装置の製造方法。前記ハロゲンはフッ素である請求項5~8のいずれか1つに記載の半導体記憶装置の製造方法。下部電極と、前記下部電極上に設けられ、金属酸化物及びハロゲンを含む抵抗変化膜と、前記抵抗変化膜上に設けられた上部電極と、を備えた半導体記憶装置。前記ハロゲンはフッ素である請求項10記載の半導体記憶装置。前記下部電極及び前記上部電極の少なくともいずれかはシリコン膜を含む請求項10または11に記載の半導体記憶装置。抵抗変化膜の抵抗変化を容易にする半導体記憶装置の製造方法及び半導体記憶装置を提供する。実施形態によれば、半導体記憶装置の製造方法は、金属酸化物を含む抵抗変化膜との接触対象層にハロゲンを導入する工程と、前記ハロゲンを熱処理により前記接触対象層から前記抵抗変化膜に拡散させる工程とを備えている。以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。図1は、実施形態の半導体記憶装置におけるメモリセルアレイ50の一部の模式斜視図である。メモリセルアレイ50は、複数のワード線WLと複数のビット線BLを有する。さらに、メモリセルアレイ50は、ワード線WLとビット線BLとの間に挟持されたピラー状の複数の積層体10を有する。ワード線WLとビット線BLとは、平面視で非平行であり、3次元的に交差している。各積層体10は、ワード線WLとビット線BLとが交差するクロスポイントに設けられている。複数の積層体10が2次元方向XY方向に例えばマトリクス状に配列され、さらに、そのマトリクス状のアレイが、XY平面に対して直交するZ方向に複数積層されている。図1は、例えば、3行×3列のアレイが4層分積層された部分を表す。各ワード線WLは、上下の積層体10間で共有されている。同様に、各ビット線BLは、上下の積層体10間で共有されている。図2に、積層体10の断面構造を表す。図2は、図1における1層分のアレイのXZ断面に対応する。積層体10は、ビット線BLとワード線WLとの間に直列接続されたメモリセルMCとダイオード13とを有する。メモリセルMCは、上部電極18と、下部電極15と、これら上部電極18と下部電極15との間に設けられた抵抗変化膜17とを有する。ダイオード13は、例えばPINpintrinsicn構造を有するシリコンダイオードである。なお、ダイオード13は、設けなくてもよい。抵抗変化膜17は、相対的に抵抗が低い状態セット状態と抵抗が高い状態リセット状態とを電気的にスイッチング可能で、データを不揮発に記憶する。ダイオード13は、選択セルへ電気的にアクセスフォーミング/書き込み/消去/読出しする際の回り込み電流sneakcurrentを防止する。抵抗変化膜17は、金属酸化物を含む。その金属酸化物として、例えば、ジルコニウムZr、チタンTi、アルミニウムAl、ハフニウムHf、マンガンMn、タンタルTa、タングステンWからなる群から選択された1種の金属、若しくは2種以上の金属の合金の酸化物を用いることができる。抵抗変化膜17は、金属酸化物に加えて、さらにハロゲンを含む。下部電極15は、例えば、不純物が添加され導電性を有する多結晶シリコン膜である。下部電極15の表面には、プロセス上、自然酸化膜であるシリコン酸化膜16が形成される。したがって、下部電極15と抵抗変化膜17との間にはシリコン酸化膜16が介在されるが、そのシリコン酸化膜16は非常に薄いため、下部電極15と抵抗変化膜17との間の電流の導通は妨げられない。上部電極18として、金属膜または金属窒化膜を用いることができる。上部電極18として、例えば、窒化チタン膜を用いることができる。ビット線BL及びワード線WLは、例えば金属配線である。ビット線BL及びワード線WLの材料は、例えば、タングステン、チタン、タンタル、それらの窒化物などを用いることができる。ワード線WLとダイオード13との間には、バリアメタル12が設けられている。バリアメタル12は、ワード線WLとダイオード13間での元素の拡散を防止する。また、バリアメタル12は、ワード線WLとダイオード13との密着性を高める。バリアメタル12として、金属膜または金属窒化膜を用いることができ、例えば窒化チタン膜を用いることができる。ダイオード13と下部電極15との間には、バリアメタル14が設けられている。バリアメタル14は、ダイオード13と下部電極15間での元素の拡散を防止する。また、バリアメタル14は、ダイオード13と下部電極15との密着性を高める。バリアメタル14として、金属膜または金属窒化膜を用いることができ、例えば窒化チタン膜を用いることができる。上部電極18とビット線BLとの間には、コンタクトメタル19が設けられている。コンタクトメタル19として、金属膜または金属窒化膜を用いることができ、例えば窒化チタン膜を用いることができる。メモリセルMC及びダイオード13を含む前述した積層体10はピラー状に加工され、隣り合う積層体10間には、層間絶縁膜21が設けられている。層間絶縁膜21として、例えば、シリコン酸化膜、シリコン窒化膜などを用いることができる。ワード線WL及びビット線BLを通じて、相対的に抵抗が低い低抵抗状態セット状態の抵抗変化膜17にリセット電圧が印加されると、抵抗変化膜17は相対的に抵抗が高い高抵抗状態リセット状態に切り替わることができる。高抵抗状態リセット状態の抵抗変化膜17に、リセット電圧よりも高いセット電圧が印加されると、抵抗変化膜17は低抵抗状態セット状態に切り替わることができる。金属酸化物を含む抵抗変化膜17の抵抗変化には、金属酸化物における酸素酸素イオンも含むの移動が寄与していると考えられる。酸素の移動度向上には酸素空孔酸素欠陥の導入が有効である。そこで、実施形態によれば、抵抗変化膜17にハロゲンが導入されている。金属酸化物にハロゲンが導入されると、ハロゲンが酸素と置き換わり、金属酸化物での酸素空孔の誘起が促進される。これにより、抵抗変化膜17中での酸素空孔が増え、抵抗変化膜17に印加された電界によって、酸素が移動しやすくなる。すなわち、酸素の移動度が向上する。この結果、動作電圧、動作電流の低減を図ることができる。ハロゲンの中でも特に電気陰性度の最も高いフッ素を用いると、金属酸化物における酸素と金属との結合を最も効率的に断つことができ、より多くの酸素空孔を誘起しやすい。例えば、抵抗変化膜17として酸化ハフニウム膜中のフッ素濃度を1×1015cm-2以上にした場合に、顕著な動作電圧及び動作電流の低減を確認できた。また、実施形態によれば、下部電極15をシリコン膜から構成している。シリコン膜は金属膜に比べて電子が蓄積されにくい。このため、抵抗変化膜17にリークパスを形成するフォーミング動作時や、高抵抗状態にするセット動作時において、抵抗変化膜17の抵抗値が急激に低下しても、過電流が抵抗変化膜17に流れるのを防止できる。これにより、抵抗変化膜17のダメージを回避でき、信頼性の高い半導体記憶装置を提供できる。また、シリコン膜の表面に形成されるシリコン酸化膜16が抵抗変化膜17との界面に存在する。このシリコン酸化膜16は、抵抗変化膜17の容易な抵抗変化に寄与していると考えられる。なお、下部電極15ではなく、上部電極18をシリコン膜にしても同様の効果を得ることができる。次に、実施形態のメモリセルアレイ50の製造方法について説明する。第1実施形態図3a~図5bは、メモリセルアレイ50の製造方法の第1実施形態を表す。図3aに示すように、例えば、シリコン酸化膜、シリコン窒化膜などの層間絶縁膜11に形成された配線溝にワード線WLが設けられる。ワード線WLは、例えばダマシンdamascene法で形成することができる。ワード線WLの上面は層間絶縁膜11から露出される。図3a~図5bは、図2と同じ断面方向に対応し、ワード線WLは紙面を貫く方向に延びている。層間絶縁膜11上には、図3bに示すように、バリアメタル12、ダイオード13およびバリアメタル14が順に形成される。バリアメタル14上には、下部電極15が形成される。例えばCVDchemicalvapordeposition法で多結晶シリコン膜が下部電極15として形成される。下部電極15を形成した後、図3bにおいて矢印で模式的に表すように、下部電極15に、ハロゲンとして例えばフッ素をイオン注入法で導入する。例えば、F2もしくはBF2を、2×1015cm-2の面濃度でイオン注入する。このイオン注入の後、下部電極15上に、図3cに示すように、抵抗変化膜17を形成する。なお、プロセス上、シリコン膜である下部電極15の表面にはシリコン酸化膜16が形成され、抵抗変化膜17はシリコン酸化膜16を介して下部電極15上に形成される。抵抗変化膜17は、例えばALDAtomicLayerDeposition法で形成される。抵抗変化膜17上には、図4aに示すように、上部電極18が形成される。例えば、チタンターゲットを窒素を含む反応性ガス雰囲気でスパッタする反応性スパッタリングによって、窒化チタン膜を抵抗変化膜17として形成する。上部電極18上にはコンタクトメタル19が形成される。その後、前述した積層体を、例えば図示しないマスクを用いたRIEReactiveIonEtchingにより、図4bに示すようにピラー状に加工する。ピラー状の各積層体10は、ワード線WL上に設けられている。積層体10の加工後、図5aに示すように、層間絶縁膜11上に層間絶縁膜21を堆積させて、層間絶縁膜21で積層体10間を埋め込む。層間絶縁膜21として、例えば、シリコン酸化膜またはシリコン窒化膜がCVD法で形成される。層間絶縁膜21の上面は、例えばCMPChemicalMechanicalPolishing法で平坦化される。その後、例えばダマシン法により、層間絶縁膜21に形成された配線溝に、図5bに示すビット線BLが形成される。ビット線BLは、コンタクトメタル19に接し、ワード線WLに対して交差する方向に延びている。図5bにおいては、ビット線BLは、ワード線WLに対して直交する方向図5bにおいて横方向に延びている。以上の工程を繰り返すことで、ワード線WLとビット線BLとの間に積層体10が挟持されたアレイを複数積層させて、図1に示すメモリセルアレイ50を形成することができる。メモリセルアレイ50を形成した後、例えば、窒素雰囲気中で700°Cの熱処理が1分ほど行われる。これにより、シリコンのPIN構造を有するダイオード13が活性化される。さらに、この熱処理により、下部電極15にイオン注入されたハロゲンフッ素が抵抗変化膜17に拡散する。同じ熱処理工程で、下部電極15から抵抗変化膜17へのハロゲンの拡散と、ダイオード13の活性化とを行うことで、工程数の増大をまねかない。上記熱処理により、抵抗変化膜17中にハロゲンが導入され、前述したように酸素空孔を誘起する。これにより、抵抗変化膜17における酸素の移動度が向上する。第1実施形態によれば、抵抗変化膜17との接触対象層である下部電極15に対してハロゲンをイオン注入する。本明細書において、抵抗変化膜17との接触対象層とは、ハロゲンのイオン注入時には抵抗変化膜17がまだ形成されておらず、抵抗変化膜17と接してはいないが、抵抗変化膜17が形成されると抵抗変化膜17と接することになる層も含む。下部電極15と抵抗変化膜17との間にはシリコン酸化膜16が介在するが、そのシリコン酸化膜16は自然酸化膜であり、非常に薄い。したがって、シリコン酸化膜16は、下部電極15から抵抗変化膜17へのハロゲンの移動の妨げにはならない。さらに、シリコン酸化膜16は、下部電極15と抵抗変化膜17との間の電流導通の妨げにもならない。したがって、下部電極15は抵抗変化膜17と実質的に接しているとみなせ、下部電極15を抵抗変化膜17との接触対象層としてあつかえる。すなわち、第1実施形態によれば、抵抗変化膜17にはハロゲンが直接イオン注入されないため、抵抗変化膜17にダメージを与えずに、抵抗変化膜17にハロゲンを導入することができる。この結果、記憶装置における特性を大きく左右する抵抗変化膜17の特性を安定でき、信頼性の高い半導体記憶装置を提供できる。また、下部電極15はシリコン膜であるので、下部電極15から容易に抵抗変化膜17へとハロゲンを拡散させることができる。また、イオン注入条件および拡散のための熱処理条件の設定が容易である。なお、抵抗変化膜中に酸素空孔を誘起する他の方法第1の比較例として、抵抗変化膜にアルミニウムやチタン等の酸化しやすい金属膜を積層し、熱処理により抵抗変化膜から酸素を引き抜く方法が考えられる。しかし、この場合、抵抗変化膜と金属膜間での金属の相互拡散の問題があり、その金属拡散を抑制するためのプロセス開発が求められる。また、酸素を引き抜くための金属膜を別に形成することになり、積層体の高さの増大をまねき、加工を困難にする。これに対して、実施形態によれば、元々設けられるメモリセルの下部電極15にハロゲンをイオン注入して、その後の熱処理により抵抗変化膜17へと拡散させる。下部電極15がハロゲンを含有しても、電極としての機能は損なわれない。すなわち、実施形態によれば、抵抗変化膜17および下部電極15の本来の機能は損ねることなく、プロセス耐性劣化やプロセス難易度の上昇を引き起こすこともない。第2実施形態ハロゲンは、抵抗変化膜17を形成した後に、図6aにおいて模式的に矢印で表すように、抵抗変化膜17に対して直接イオン注入法により導入してもよい。例えば、第2の比較例として、ハロゲンを含むガス雰囲気に抵抗変化膜をさらす方法では、抵抗変化膜の内部にまでハロゲンを導入することが困難である。これに対して、第2実施形態によれば、イオン加速電圧を適切に制御することで、抵抗変化膜17の内部に確実にハロゲンを導入することができる。したがって、抵抗変化膜17に誘起される酸素空孔を十分に確保して、酸素移動度の十分な向上を図れる。第3実施形態また、ハロゲンは、上部電極18を形成した後に、図6bにおいて模式的に矢印で表すように、上部電極18に対してイオン注入法により導入してもよい。上部電極18は、抵抗変化膜17との接触対象層である。したがって、イオン注入後の熱処理例えば、ダイオード13活性化時の熱処理により、上部電極18に注入されたハロゲンを抵抗変化膜17へと拡散させて、抵抗変化膜17に導入することができる。この第3実施形態においても、抵抗変化膜17にはハロゲンが直接イオン注入されないため、抵抗変化膜17にダメージを与えずに、抵抗変化膜17にハロゲンを導入することができる。上部電極18がハロゲンを含有しても、電極としての機能は損なわれない。すなわち、抵抗変化膜17および上部電極18の本来の機能は損ねることなく、プロセス耐性劣化やプロセス難易度の上昇を引き起こすこともない。第4実施形態また、図5aに表される層間絶縁膜21の形成時に、ハロゲンを層間絶縁膜21中に含有させてもよい。例えば、層間絶縁膜21をCVD法で形成する場合には、チャンバー内に原料ガスと合わせてハロゲンを含むガスを導入して、ハロゲンを含む層間絶縁膜21を形成することができる。上記積層体10のピラー状への加工により、抵抗変化膜17の側壁は露出される。そして、層間絶縁膜21は、抵抗変化膜17の側壁に接する接触対象層である。したがって、その後の熱処理例えば、ダイオード13活性化時の熱処理により、層間絶縁膜21に含まれるハロゲンを抵抗変化膜17の側壁から抵抗変化膜17へと拡散させて、抵抗変化膜17に導入することができる。第5実施形態層間絶縁膜21にハロゲンを含ませるにあたっては、図7において矢印で模式的に表すように、イオン注入法によってハロゲンを層間絶縁膜21に導入することができる。この場合も、抵抗変化膜17にはハロゲンが直接イオン注入されないため、抵抗変化膜17にダメージを与えずに、抵抗変化膜17にハロゲンを導入することができる。なお、前述した接触対象層から抵抗変化膜17へとハロゲンを拡散させる熱処理は、ダイオード13の活性化のための熱処理とは別に行ってもよい。この場合、ハロゲンの拡散とダイオード13の活性化のそれぞれに適した熱処理条件を個別に設定できる。ハロゲンを拡散させる熱処理は、接触対象層にハロゲンが導入され、且つ抵抗変化膜17が接触対象層に接して形成されている状態であれば、どのタイミングで行ってもよい。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。