"真空チャンバと、前記真空チャンバ内に設置され、かつターゲットを有するスパッタリングカソードと、基板を載置する基板ホルダと、前記スパッタリングカソードに接続されたスパッタリング用電源と、を備えるスパッタリング装置において、前記スパッタリングカソードは、複数のマグネトロンスパッタリングカソードと、コンベンショナルスパッタリングカソードとから構成され、前記コンベンショナルスパッタリングカソードは、第1のマグネトロンスパッタリングカソードと第2のマグネトロンスパッタリングカソードとの間に配置されてなること、を特徴とする、スパッタリング装置。前記マグネトロンスパッタリングカソードは、形成する薄膜の主材料からなり、前記コンベンショナルスパッタリングカソードは、添加材料となる成分を含む副材料からなる、請求項1記載のスパッタリング装置。前記マグネトロンスパッタリングカソードと前記コンベンショナルスパッタリングカソードとに接続されるスパッタリング電源は、それぞれスパッタリング電力を独立に制御する、請求項1又は2に記載のスパッタリング装置。前記基板ホルダはスパッタリングカソードと対向して配置されると共に、全てのスパッタリングカソードに跨って設けられ、かつ、前記基板ホルダの中心軸を中心に自転する、請求項1~3の何れか一項に記載のスパッタリング装置。前記スパッタリングカソードは、一方向に複数個配置されてなり、前記基板ホルダを前記スパッタリングカソードが配置される方向に平行移動させる基板移載機構を備える、請求項1~3の何れか一項に記載のスパッタリング装置。複数個配置されたスパッタリングカソードのうち、コンベンショナルスパッタリングカソードが最外に配置されてなる、請求項5に記載のスパッタリング装置。前記コンベンショナルスパッタリングカソードは、前記基板ホルダが平行移動される最上流部に配置されてなる、請求項6記載のスパッタリング装置。前記マグネトロンスパッタリングカソードの総ターゲット面積は、前記コンベンショナルスパッタリングカソードの総ターゲット面積より大きい、請求項1~7の何れか一項に記載のスパッタリング装置。前記マグネトロンスパッタリングカソードの総ターゲット面積は、前記コンベンショナルスパッタリングカソードの総ターゲット面積の5倍以上10倍以下である、請求項8記載のスパッタリング装置。前記マグネトロンスパッタリングカソードのアースシールドが、前記コンベンショナルスパッタリングカソードのアースシールドを兼ねている、請求項1~9の何れか一項に記載のスパッタリング装置。複数のマグネトロンスパッタリングカソードのうち、第1のマグネトロンスパッタリングカソードのアースシールドの少なくとも一辺と、第2のマグネトロンスパッタカソードのアースシールドの一辺との間に該アースシールドと同電位となる板状カバーを設置し、前記板状カバーによって、前記第1及び第2のマグネトロンスパッタリングカソードとの間に配置されるコンベンショナルスパッタリングカソードを覆う、請求項1~10の何れか一項に記載のスパッタリング装置。真空チャンバにガスを供給しながら排気し、前記真空チャンバ内に設置され、かつターゲットを有するスパッタリングカソードにスパッタリング電力を印加することで、基板の表面に前記ターゲットの材料を形成するスパッタリング方法において、前記スパッタリングカソードは、複数のマグネトロンスパッタリングカソードと、コンベンショナルスパッタリングカソードとから構成され、前記コンベンショナルスパッタリングカソードは、第1のマグネトロンスパッタリングカソードと第2のマグネトロンスパッタリングカソードとの間に配置され、かつ、前記マグネトロンスパッタリングカソードと前記コンベンショナルスパッタリングカソードとは、それぞれスパッタリング電力を独立に制御しながら前記基板に薄膜を形成すること、を特徴とするスパッタリング方法。請求項12に記載のスパッタリング方法により作製した薄膜を用いることを特徴とする電子デバイス。しかしながら、図15および図16に示す従来の構成では、1以下ppmオーダーの副材料を添加した化合物の組成制御が可能としても、主材料であるターゲットと薄膜を形成するための基板との間に添加材料を配置するため、スパッタリング中の放電空間プラズマ中に該添加材料が曝されてしまい、主材料のみの高純度な薄膜形成が困難である。また、長期的な使用を考慮すると、添加材料表面に主材料ターゲットからのスパッタ粒子が付着することによるダストの発生薄膜中への混入や放電の不安定化等、生産性に関する課題を有している。また、図17および図18に示す従来の構成では、所望の組成を有する化合物薄膜を形成する毎に、添加材料となる副材料を主ターゲット上に搬送、載置する必要があるため、薄膜を形成するまでの準備に時間がかかるとともに、主ターゲット上に立体形状の構造体を配置することから、ダスト発生に対する懸念や放電の不安定化等、やはり生産性に関する課題を有している。本発明は、上記従来の課題を解決するもので、主材料のみからなる薄膜と該主材料に1以下ppmオーダーの副材料を添加した薄膜、及び、それらの多層膜や積層膜、例えば、より具体的には、真性intrinsicシリコン薄膜およびp型B:ボロン等をドープシリコン薄膜やn型P:リン等をドープシリコン薄膜を制御性よく高品質かつ安全安価に提供することを目的としている。上記目的を達成するために、本発明のスパッタリング装置は、真空チャンバと、前記真空チャンバ内に設置され、かつターゲットを有するスパッタリングカソードと、基板を載置する基板ホルダと、前記スパッタリングカソードに接続されたスパッタリング用電源と、を備えるスパッタリング装置において、前記スパッタリングカソードは、複数のマグネトロンスパッタリングカソードと、コンベンショナルスパッタリングカソードとから構成され、前記コンベンショナルスパッタリングカソードは、第1のマグネトロンスパッタリングカソードと第2のマグネトロンスパッタリングカソードとの間に配置されてなることを特徴としている。本構成によれば、マグネトロンスパッタリングカソード高成膜速度用と、コンベンショナルスパッタリングカソード低成膜速度用のと差、及び、両者のターゲット総面積の差主材料>副材料により、主材料に1以下ppmオーダーの副材料を添加した化合物薄膜、およびそれらの多層膜や積層膜の形成が可能となる。更に、主材料となるターゲットを有する複数のマグネトロンスパッタリングカソード、および、添加材料となる成分を含む副材料からなるターゲットを有するコンベンショナルスパッタリングカソードに投入するスパッタリング電力を、それぞれ独立に制御することで、より高精度に、主材料に1以下ppmオーダーの副材料を添加した化合物薄膜、およびそれらの多層膜や積層膜の形成が可能となる。以上のように、本発明のスパッタリング装置およびスパッタリング方法によれば、主材料のみからなる薄膜と該主材料に1以下ppmオーダーの副材料を添加した化合物薄膜、及び、それらの多層膜や積層膜、例えば、より具体的には、真性intrinsicシリコン薄膜およびp型B:ボロン等をドープシリコン薄膜やn型P:リン等をドープシリコン薄膜を制御性よく高品質かつ安全安価に提供することが可能となる。以下、本発明の実施の形態について、図面を参照しながら説明する。実施の形態1図1は、本発明の実施の形態1におけるスパッタリング装置のターゲットと基板との位置関係を示す平面概略図、図2は図1のA-A断面概略図、及び、図3は同じくスパッタリング装置のターゲットと基板との位置関係を示す斜視概略図である。図1~図3において、図7~図14と同じ構成要素については同じ符号を用い、説明を省略する。また、その動作方法も従来のスパッタリング装置と大略同一であるので、その説明は省略する。本実施の形態に係るスパッタリング装置およびスパッタリング方法の特徴は、図1、図2および図3において、形成する薄膜の主材料となる主材料ターゲット1iを有する複数のマグネトロンスパッタリングカソード3mの間に、添加材料となる成分を含む副材料からなる副材料ターゲット1p,1nを有するコンベンショナルスパッタリングカソード3cを配置し、それぞれのスパッタリングカソードに印加するスパッタリング電力を独立に制御することにある。すなわち、この構成により、ひとつの真空プロセスチャンバにおいて、主材料のみからなる薄膜と該主材料に1以下ppmオーダーの副材料を添加した化合物薄膜、およびそれらの多層膜や積層膜を形成することが可能となる。より具体的には、例えば、主材料薄膜を形成するための4基のマグネトロンスパッタリングカソード3mに設置する主材料ターゲット1iには、真性intrinsicシリコンp型或いはn型の不純物濃度が1015以下を設置し、一方、副添加材料となる4基のコンベンショナルスパッタリングカソード3cに設置するスパッタリングターゲットには、2基に副材料ターゲット1pp型半導体材料例えば、B:ボロンあるいはボロンとシリコンの合金を、他の2基には副材料ターゲット1nn型半導体材料例えば、P:リンあるいはリンとシリコンの合金を設置する。ここで、主材料ターゲット真性シリコンターゲット1iを設置した4基のマグネトロンスパッタリングカソード3m同電位に整合器113と電力制御装置114を介してRF電源112を接続する。一方、添加材料となる副材料ターゲット1pp型半導体材料を設置した2基のコンベンショナルスパッタリングカソード3c同電位と、副材料ターゲット1nn型半導体材料を設置した2基のコンベンショナルスパッタリングカソード3c同電位とには、それぞれ電力切替器115、整合器113および電力制御装置114を介してRF電源112を接続する。本実施の形態においてスパッタリング成膜を行なう場合、まず、真性intrinsicシリコン薄膜を形成するためには、薄膜を形成するための基板8を設置した基板ホルダ7rを自転させ、4基のマグネトロンスパッタリングカソード3mにのみRF電力を印加することで真性シリコンi-Si薄膜が形成される。次に、p型シリコン薄膜を形成するためには、真性シリコン薄膜形成時と同様に基板ホルダ7rを自転させ、電力切替器115を、副材料ターゲット1pp型半導体材料を設置したコンベンショナルスパッタリングカソード3c側に接続する。ここで、主材料ターゲット真性シリコンターゲット1iを設置した4基のマグネトロンスパッタリングカソード3mと、副材料ターゲット1pp型半導体材料を設置したコンベンショナルスパッタリングカソード3cにRF電源112によりスパッタリング電力を投入し、電力制御装置114によりそれぞれのスパッタリングカソード3mおよび3cへの投入電力比を最適化することで、所望の添加量を有するp型シリコン薄膜p-Siを精度良く形成することが可能となる。また、n型シリコン薄膜n-Siを形成するためには、電力切替器115を、副材料ターゲット1pp型半導体材料を設置した2基のコンベンショナルスパッタリングカソード3cから、副材料ターゲットn型半導体用材料1nを設置した2基のコンベンショナルスパッタリングカソード3cに切替えることで可能となる。具体的な一例として、薄膜シリコン太陽電池に使用される代表的なp-i-n構造を有するシリコン薄膜の形成に関しても、本実施の形態によれば、ひとつの薄膜形成用真空チャンバにおいて、主材料ターゲット1i、副材料ターゲット1p,1nを設置したスパッタリングカソード3m,3cへの投入電力の制御のみで形成可能となる。なお、本実施の形態において、主材料ターゲット1iの総面積を、添加材料となる成分を含む副材料からなる副材料ターゲット1p,1nの総面積の5倍以上10倍以下にするとより好適で、ppmオーダーでの添加材料の制御性がより向上する。これは、5倍以下では小さすぎて主材料への充分な添加効果が得られず、10倍以上では、1以下ppmオーダーでの高精度な制御が困難となるためである。さらに、本実施の形態において、主材料ターゲット1iを有する複数のマグネトロンスパッタリングカソード3mのアースシールド9が、マグネトロンスパッタリングカソード3mの間に配置される、添加材料となる成分を含む副材料からなる副材料ターゲット1p,1nを有するコンベンショナルスパッタリングカソード3cのアースシールドを兼ねた構成をとることで、主材料ターゲット1iと添加用の副材料ターゲット1p,1nとの距離の短縮化が達成できる。その結果、形成される化合物の基板面内および深さ方向の組成分布がより向上するとともに、スパッタリング装置自体の小型化をも達成できる。なお、実施の形態1においては、主材料薄膜を形成するためのマグネトロンスパッタリングカソード3m、及び添加用副材料のためのコンベンショナルスパッタリングカソード3cをそれぞれ4基ずつとしたが、装置の大きさおよび構成上可能であれば何基であっても構わない。また、主材料ターゲット1iの種類を1種類真性シリコン、添加用の副材料ターゲット1p,1nの種類を2種類p型およびn型半導体材料としたが、装置の大きさおよび構成上可能であれば何種類であっても構わない。更に、主材料薄膜を形成するためのマグネトロンスパッタリングカソード3m、および添加用副材料のためのコンベンショナルスパッタリングカソード3cへの投入電力比の制御を電力制御装置114にて実施したが、それぞれに独立のRF電源112を接続しても構わない。実施の形態2図4は、本発明の実施の形態2におけるスパッタリング装置のターゲットと基板との位置関係を示す平面概略図、図5は図4のA-A断面概略図、および図6は本発明におけるスパッタリング装置のアースシールド部分を示す断面詳細図ある。なお、図4から図6において、図7~図14と同じ構成要素については同じ符号を用い、説明を省略する。また、その動作方法も従来のスパッタリング装置と大略同一であるので、その説明は省略する。本実施の形態に係るスパッタリング装置およびスパッタリング方法の特徴は、以下の3つの特徴を有する。第1の特徴:図4および図5において、形成する薄膜の主材料となる主材料ターゲット1iを有する複数のマグネトロンスパッタリングカソード3mを一列に配置し、両端に配置された該マグネトロンスパッタリングカソード3mと、隣接する該マグネトロンスパッタリングカソード3mとの間に、添加材料となる成分を含む副材料からなる副材料ターゲット1p,1nを有するコンベンショナルスパッタリングカソード3cを少なくとも1基配置する点。第2の特徴:それぞれのスパッタリングカソード3m,3cに印加するスパッタリング電力を独立に制御する点。第3の特徴:一列に設置したスパッタリングカソード3m,3cの列に沿って、薄膜を形成するための基板8を設置した基板移載機構7sを平行に移動させながら化合物薄膜を形成する点。本実施の形態に係るスパッタリング装置は大版基板への多層膜の連続形成を考慮した構成である。より具体的な例として、実施の形態1と同様、p-i-n構造を有するシリコン薄膜の形成方法について説明する。実施の形態2において、図4および図5に示すように一列に配置した各スパッタリングカソード3mおよび3cを、P群、I群、N群同図に記載に分割する。ここで、まず、P群を構成するスパッタリングカソード3mおよび3cのうち、マグネトロンスパッタリングカソード3mの主材料ターゲット1iに真性intrinsicシリコンp型あるいはn型の不純物濃度が1015以下を設置し、左右に隣接するコンベンショナルスパッタリングカソード3cにはp型半導体材料例えば、B:ボロンあるいはボロンとシリコンの合金からなる副材料ターゲット1pを設置し、それぞれ独立にスパッタ電力が制御できるよう電力制御装置114、整合器113およびRF電源112を接続する。次に、I群を構成する4基のマグネトロンスパッタリングカソード3m同電位にも主材料ターゲット真性シリコンターゲット1iを設置し、整合器113を介してRF電源112を接続する。最後に、N群としてP群と同様に、マグネトロンスパッタリングカソード3mの主材料ターゲット1iに真性シリコンを設置し、左右に隣接するコンベンショナルスパッタリングカソード3cにはn型半導体材料例えば、P:リンあるいはリンとシリコンの合金からなる副材料ターゲット1nを設置し、それぞれ独立にスパッタ電力が制御できるよう電力制御装置114、整合器113およびRF電源112を接続する。本実施の形態においてスパッタリング成膜を行なう場合、まず、基板8を設置した基板移載機構7sの移動速度を調整するとともに、P群、I群およびN群の各スパッタリングカソード3mおよび3cに投入する電力を、それぞれ独立に制御することで、所望の組成を有するp-i-n構造のシリコン薄膜の形成が可能となる。なお、実施の形態2においても、主材料ターゲット1iを有する複数のマグネトロンスパッタリングカソード3mのアースシールド9が、該マグネトロンスパッタリングカソード3mの間に配置される、添加材料となる成分を含む副材料からなる副材料ターゲット1p,1nを有するコンベンショナルスパッタリングカソード3cのアースシールドを兼ねた構成をとることで、主材料ターゲット1iと添加用の副材料ターゲット1p,1nとの距離の短縮化が達成でき、結果、形成される化合物の基板面内および深さ方向の組成分布がより向上するとともに、スパッタリング装置自体の小型化をも達成できる。更に、図6に示すように、主材料ターゲット1iを有する複数のマグネトロンスパッタリングカソード3mの間に配置された添加材料となる成分を含む副材料ターゲット1p,1nを有するコンベンショナルスパッタリングカソード3cを使用しない場合は、マグネトロンスパッタリングカソード3mのアースシールドの少なくとも一辺と、他のマグネトロンスパッタリングカソード3mのアースシールド9の一辺との間に、該アースシールドと同電位となる板状カバー10を設置することで、両者の間に配置されるコンベンショナルスパッタリングカソード3cあるいはコンベンショナルスパッタリングカソード3cに設置される副材料ターゲット1p,1nからの形成膜中への不純物混入防止や、逆にコンベンショナルスパッタリングカソード3cや副材料ターゲット1p,1nの汚染防止に繋がり、より高品質な薄膜の形成が可能となる。なお、本実施の形態においては、主材料薄膜を形成するためのマグネトロンスパッタリングカソード3m、および添加用副材料のためのコンベンショナルスパッタリングカソード3cをそれぞれ6基および4基としたが、装置の大きさおよび構成上可能であれば何基であっても構わない。また、主材料ターゲット1iの種類を1種類真性シリコン、添加用の副材料ターゲット1p,1nの種類を2種類p型およびn型半導体材料としたが、装置の大きさおよび構成上可能であれば何種類であっても構わない。更に、主材料薄膜を形成するためのマグネトロンスパッタリングカソード3m、および添加用副材料のためのコンベンショナルスパッタリングカソード3cへの投入電力比の制御を電力制御装置114にて実施したが、それぞれに独立のRF電源112を接続しても構わない。"