一方の面に、半導体構成体用凹部と、前記半導体構成体用凹部に連通された樹脂逃げ用凹部と、が形成された多層基板と、前記半導体構成体用凹部内に収容され、半導体基板および配線を有する半導体構成体と、を備えていることを特徴とする半導体装置。請求項1に記載の発明において、前記多層基板は、絶縁基板と配線とが積層され、前記半導体構成体用凹部を有するキャビティと、前記キャビティの前記一方の面の少なくとも前記半導体構成体用凹部以外に設けられた上層オーバーコート膜と、前記キャビティの他方の面に設けられた下層オーバーコート膜と、を含み、前記半導体構成体の前記配線は前記半導体基板下に設けられ、前記半導体構成体用凹部と前記樹脂逃げ用凹部との間に設けられた樹脂逃げ用通路と、前記半導体構成体用凹部内の前記半導体構成体を覆い、且つ上面が前記上層オーバーコート膜の上面と面一となるように設けられた絶縁層と、前記上層オーバーコート膜および前記絶縁層の上面に設けられた上層配線と、を備え、前記樹脂逃げ用通路と前記樹脂逃げ用凹部は前記上層オーバーコート膜に設けられ、前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線と、前記半導体構成体の前記配線とが、半田バンプを介して接続されていることを特徴とする半導体装置。請求項2に記載の発明において、前記上層配線は、前記上層オーバーコート膜および前記絶縁層の上面において前記樹脂逃げ用通路および前記樹脂逃げ用凹部を避けた領域に設けられていることを特徴とする半導体装置。請求項2または3に記載の発明において、前記上層配線は、前記上層オーバーコート膜に設けられた開口部内の導電部を介して前記多層基板の最上層の配線に接続されていることを特徴とする半導体装置。請求項2乃至4の何れか一項に記載の発明において、前記上層配線は、前記絶縁層に設けられた開口部内の導電部を介して前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線に接続されていることを特徴とする半導体装置。請求項2乃至5の何れか一項に記載の発明において、前記上層配線上に電子部品が搭載されていることを特徴とする半導体装置。請求項2乃至7の何れか一項に記載の発明において、前記上層配線の一部は前記絶縁層の上面全体にベタ状に形成され、このベタ状に形成されたものはノイズ対策用のシールド層であることを特徴とする半導体装置。請求項1乃至7の何れか一項に記載の発明において、前記多層基板の下面に下層オーバーコート膜が設けられ、前記多層基板の最下層の配線のランドは前記下層オーバーコート膜に設けられた開口部を介して露出されていることを特徴とする半導体装置。一方の面に半導体構成体用凹部が形成された多層基板と、前記半導体構成体用凹部内に収容され、半導体基板および配線を有する半導体構成体と、を備えたものを準備し、前記多層基板の前記一方の面に、前記半導体構成体用凹部に連通する樹脂逃げ用凹部を形成することを特徴とする半導体装置の製造方法。請求項9に記載の発明において、前記半導体構成体用凹部と前記樹脂逃げ用凹部との間に樹脂逃げ用通路を形成し、前記半導体構成体用凹部以外の前記一方の面に上層オーバーコート膜を形成し、前記半導体構成体用凹部内の前記半導体構成体を覆い、前記半導体構成体用凹部上に盛り上がるように、熱硬化性樹脂を含む絶縁層形成用材料を供給して熱硬化することにより、前記絶縁層形成用材料の一部を前記樹脂逃げ用通路を介して前記樹脂逃げ用凹部内に流入させ、前記半導体構成体用凹部の上面が前記上層オーバーコート膜の上面と面一となるように絶縁層を形成し、前記上層オーバーコート膜および前記絶縁層の上面において前記樹脂逃げ用通路および前記樹脂逃げ用凹部を避けた領域に上層配線を形成することを特徴とする半導体装置の製造方法。請求項10に記載の発明において、前記半導体構成体の前記配線は前記半導体基板下に設けられ、前記上層配線は、インクジェットヘッドを用いて導電性インクを塗布することにより形成することを特徴とする半導体装置の製造方法。請求項11に記載の発明において、前記多層基板の最上層の配線のランドに対応する部分における前記上層オーバーコート膜に開口部を形成し、前記開口部内に金属ペーストからなる導電部を形成し、前記上層配線を前記導電部を介して前記多層基板の最上層の配線のランドに接続されるように形成することを特徴とする半導体装置の製造方法。請求項11または12に記載の発明において、前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線のランドに対応する部分における前記絶縁層に開口部を形成し、前記開口部内に金属ペーストからなる導電部を形成し、前記上層配線を前記導電部を介して前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線のランドに接続されるように形成することを特徴とする半導体装置の製造方法。請求項10乃至13の何れか一項に記載の発明において、前記上層配線上に電子部品を搭載することを特徴とする半導体装置の製造方法。請求項10乃至13の何れか一項に記載の発明において、前記上層配線の一部は前記絶縁層の上面全体にベタ状に形成し、このベタ状に形成されたものはノイズ対策用のシールド層であることを特徴とする半導体装置の製造方法。しかしながら、上記従来の半導体装置では、キャビティおよび前記キャビティの凹部内にフェースアップ方式で配置されたICチップの上面に上層絶縁膜を設け、上層絶縁膜の上面に配線をICチップの上面に設けられた接続パッドに接続させて設けているので、キャビティおよびICチップの上面に層間のショートを防止するための上層絶縁膜を必ず設けなければならず、したがって上層絶縁膜の分だけ厚くなってしまうという問題がある。そこで、この発明は、薄型化することができる半導体装置およびその製造方法を提供することを目的とする。請求項1に記載の発明に係る半導体装置は、一方の面に、半導体構成体用凹部と、前記半導体構成体用凹部に連通された樹脂逃げ用凹部と、が形成された多層基板と、前記半導体構成体用凹部内に収容され、半導体基板および配線を有する半導体構成体と、を備えていることを特徴とするものである。請求項9に記載の発明に係る半導体装置の製造方法は、一方の面に半導体構成体用凹部が形成された多層基板と、前記半導体構成体用凹部内に収容され、半導体基板および配線を有する半導体構成体と、を備えたものを準備し、前記多層基板の前記一方の面に、前記半導体構成体用凹部に連通する樹脂逃げ用凹部を形成することを特徴とするものである。この発明によれば、多層基板の一方の面に、半導体構成体用凹部に連通する樹脂逃げ用凹部を形成することにより、薄型化することが可能となる。図1はこの発明の一実施形態としての半導体装置の平面図を示し、図2Aは図1のIIA-IIA線にほぼ沿う部分の断面図を示し、図2Bは図1のIIB-IIB線にほぼ沿う部分の断面図を示す。まず、図2Aを参照して説明する。この半導体装置は平面方形状のキャビティ1を備えている。キャビティ1は複数例えば7枚の絶縁基板2とそれよりも1つ多い数の配線3とが交互に積層された構造となっている。この場合、絶縁基板2は、プリント配線板用として用いられている材料からなり、一例を挙げれば、ガラス布、ガラス繊維、アラミド繊維等からなる基材にエポキシ系樹脂、ポリイミド系樹脂等からなる熱硬化性樹脂を含浸させたものからなっている。配線3は銅等によって形成されている。キャビティ1の上面側中央部には平面方形状の半導体構成体用凹部4が設けられている。この場合、半導体構成体用凹部4は上側の4層の絶縁基板2に設けられているので、上から5層目の絶縁基板2の上面中央部および前記上面中央部に設けられた配線3は半導体構成体用凹部4を介して露出されている。この露出された配線3を含む上から5層目の絶縁基板2の上面にはソルダーレジスト等からなるオーバーコート膜5が設けられている。前記露出された配線3のランドに対応する部分におけるオーバーコート膜5には第1、第2の開口部6、7が設けられている。キャビティ1の半導体構成体用凹部4内には半導体構成体11およびチップ部品21が配置されている。まず、半導体構成体11について説明する。半導体構成体11は、一般的にはCSPと呼ばれるものであり、平面方形状のシリコンからなる半導体基板12を備えている。半導体基板12の下面には、図示していないが、所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子が形成されている。半導体基板12の下面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる複数の接続パッド13が設けられている。接続パッド13の中央部を除く半導体基板12の下面には、詳細には図示していないが、パッシベーション膜および樹脂保護膜の2層からなる絶縁膜14が設けられている。絶縁膜14の下面には銅等からなる複数の配線15が設けられている。配線15の一端部は、絶縁膜14に設けられた開口部を介して接続パッド13に接続されており、他端部はランドとなっている。配線15のランド下面には銅からなる柱状の外部接続用電極16が設けられている。配線15を含む絶縁膜14の下面において外部接続用電極16の周囲にはシリカフィラーを含むエポキシ系樹脂等からなる封止膜17が設けられている。外部接続用電極16の下面には半田ボール半田バンプ18が設けられている。そして、半導体構成体11は、その半田ボール18がオーバーコート膜5の第1の開口部6を介して前記オーバーコート膜5下の配線3のランドに接続されていることにより、キャビティ1の半導体構成体用凹部4内においてオーバーコート膜5上にフェースダウン方式で搭載されている。次に、チップ部品21について説明する。チップ部品21はコンデンサや抵抗等からなっている。そして、チップ部品21は、その両電極22、23がオーバーコート膜5の第2の開口部7内に設けられた半田層24を介して前記オーバーコート膜5下の配線3のランドに接続されていることにより、キャビティ1の半導体構成体用凹部4内においてオーバーコート膜5上に搭載されている。キャビティ1において、最下層の配線3を含む最下層の絶縁基板2の下面にはソルダーレジスト等からなる下層オーバーコート膜31が設けられている。最下層の配線3のランドに対応する部分における下層オーバーコート膜31には開口部32が設けられている。キャビティ1の半導体構成体用凹部4以外の部分において、最上層の配線3を含む最上層の絶縁基板2の上面にはソルダーレジスト等からなる上層オーバーコート膜33が設けられている。最上層の配線3のランドに対応する部分における上層オーバーコート膜33には開口部34が設けられている。ここで、半導体構成体用凹部4に対応する部分における上層オーバーコート膜33には、半導体構成体用凹部4の上部を実質的に構成する開口部が設けられている。すなわち、半導体構成体用凹部4は、実質的には、上側の4層の絶縁基板2および上層オーバーコート膜33に設けられている。また、半導体構成体11の上面およびチップ部品21の上面は上層オーバーコート膜33の上面よりも下側に位置している。そして、半導体構成体用凹部4内にはエポキシ系樹脂等の熱硬化性樹脂からなる絶縁層35が半導体構成体11およびチップ部品21を覆うように設けられている。この場合、絶縁層35の上面は上層オーバーコート膜33の上面と面一となっている。キャビティ1のうち半導体構成体用凹部4の底面に配置された所定の1本または複数本の配線3のランドに対応する部分における絶縁層35およびオーバーコート膜5には開口部36が設けられている。図2では、一例として、チップ部品21の一方の電極23に接続された配線3の他端部からなるランドに対応する部分における絶縁層35およびオーバーコート膜5に開口部36が設けられている。複数の絶縁基板2と複数の配線3を含むキャビティ1、オーバーコート膜5、下層オーバーコート膜31、上層オーバーコート膜33を総称して多層基板47と定義する。上層オーバーコート膜33および絶縁層35の上面には後述する材料からなる上層配線37が設けられている。上層配線37の一端部は、上層オーバーコート膜33の開口部34内に設けられた金属ペーストからなる導電部38を介してキャビティ1の最上層の配線3のランドに接続されている。所定の1本の上層配線37の他端部は絶縁層35およびオーバーコート膜5の開口部36内に設けられた金属ペーストからなる上下導通部導電部39を介して半導体構成体用凹部4の底面に配置された所定の1本の配線3のランドに接続されている。絶縁層35の上面に設けられた2本の上層配線37のうち、1本の上層配線37のランド上にはチップ部品41が、その両電極42、43が半田44を介して前記ランドに接続されていることにより、搭載されている。換言すれば、半導体構成体用凹部4内に配置された半導体構成体11上における絶縁層35上にはチップ部品41が搭載されている。なお、この場合も、チップ部品41はコンデンサや抵抗等からなっている。次に、図1および図2A、Bを参照して説明する。半導体構成体用凹部4の周囲における上層オーバーコート膜33の所定の複数箇所には半導体構成体用凹部4に連通された樹脂逃げ用通路45および前記樹脂逃げ用通路45に連通された樹脂逃げ用凹部46が設けられている。この場合、樹脂逃げ用通路45および樹脂逃げ用凹部46は上層配線37形成領域を避けた領域に設けられている。その理由については後で説明する。また、樹脂逃げ用通路45および樹脂逃げ用凹部46の役目についても後で説明する。なお、樹脂逃げ用凹部46は1箇所であってもよい。また、樹脂逃げ用通路45は1つの樹脂逃げ用凹部46に対して複数であってもよい。例えば、樹脂逃げ用凹部46が、絶縁層35の周囲全体を囲むように設けられていてもよい。以上のように、この半導体装置では、キャビティ1の半導体構成体用凹部4内に半導体構成体11をフェースダウン方式で配置し、上層オーバーコート膜33および前記上層オーバーコート膜33と面一とされた絶縁層35の上面に上層配線37を設けているので、キャビティ1および半導体構成体11上に上層絶縁膜を設けておらず、したがってその分薄型化することができる。次に、この半導体装置の製造方法の一例について説明する。ます、図3A、Bに示すものを準備する。この準備したものでは、キャビティ1の上面側中央部に半導体構成体用凹部4が設けられている。キャビティ1の下面には開口部32を有する下層オーバーコート膜31が設けられている。半導体構成体用凹部4の周囲におけるキャビティ1の上面には開口部34を有する上層オーバーコート膜33が設けられている。この場合も、半導体構成体用凹部4は、実質的には、上側の4層の絶縁基板2および上層オーバーコート膜33に設けられている。半導体構成体用凹部4の底面には第1、第2の開口部6、7を有するオーバーコート膜5が設けられている。オーバーコート膜5上の所定の箇所には半導体構成体11が、その半田ボール18がオーバーコート膜5の第1の開口部6を介して前記オーバーコート膜5下の配線3のランドに接続されていることにより、フェースダウン方式で搭載されている。また、オーバーコート膜5上の他の所定の箇所にはチップ部品21が、その両電極22、23がオーバーコート膜5の第2の開口部7内に設けられた半田層24を介して前記オーバーコート膜5下の配線3のランドに接続されていることにより、搭載されている。この場合、図3Bに示すように、半導体構成体用凹部4の周囲における上層オーバーコート膜33の上層配線37形成領域を避けた所定の箇所には、半導体構成体用凹部4に連通する樹脂逃げ用通路45および前記樹脂逃げ用通路45に連通する樹脂逃げ用凹部46のいずれもまだ形成されていない。さて、図3A、Bに示すものを準備したら、次に、図4A、Bに示すように、半導体構成体用凹部4の周囲における上層オーバーコート膜33の上層配線37形成領域を避けた所定の複数箇所に、メカニカルドリルを用いてあるいはレーザビームを照射するレーザ加工を行うことにより、半導体構成体用凹部4に連通する樹脂逃げ用通路45および前記樹脂逃げ用通路45に連通する樹脂逃げ用凹部46を形成する。なお、半導体構成体用凹部4に連通する樹脂逃げ用通路45を形成せずに、半導体構成体用凹部4と樹脂逃げ用凹部46が直接連通するように形成してもよい。次に、図5A、Bに示すように、ディスペンサを用いて、半導体構成体用凹部4内にエポキシ系樹脂等の熱硬化性樹脂からなる絶縁層材料51を供給する。この場合、絶縁層形成用材料51は、熱硬化により収縮し、且つ、熱硬化した後に上面が上層オーバーコート膜33の上面とぴったりと面一となる量を供給するのは困難であるため、それよりもある程度多めに供給する。したがって、この状態では、絶縁層形成用材料51は半導体構成体用凹部4上にある程度盛り上がっている。また、半導体構成体11およびチップ部品21は絶縁層形成用材料51によって覆われている。エポキシ系樹脂等の熱硬化性樹脂からなる絶縁層材料51は、硬化前は透明な液体であり、硬化後も透明性を保つが、やや暖色系の色合いを持つことが多い。また、図5Bに示すように、エポキシ系樹脂等の熱硬化性樹脂からなる絶縁層材料51は粘性が高いため、樹脂逃げ用通路45および樹脂逃げ用凹部46のいずれにも流れ込むことはない。次に、一対の加熱加圧板図示せずを用いて上下から絶縁層形成用材料51を加熱加圧する。すると、絶縁層形成用材料51は上側から加圧されながら熱硬化し、図6Aに示すように、半導体構成体用凹部4内に絶縁層35が半導体構成体11およびチップ部品21を覆うように形成される。この場合、図6Bに示すように、余分の絶縁層形成用材料51は樹脂逃げ用通路45を介して樹脂逃げ用凹部46内に流入され、上層オーバーコート膜33の上面に流出することはない。この結果、絶縁層35および上層オーバーコート膜33の上面が上側の加熱加圧板の下面実際には、上側の加熱加圧板の下に設けられたセパレータシートの下面によって押さえ付けられることと相俟って、絶縁層35の上面は上層オーバーコート膜33の上面と面一となる。この状態では、樹脂逃げ用通路45内および樹脂逃げ用凹部46内に流入して熱硬化した絶縁層形成用材料51の上面は上層オーバーコート膜33の上面よりも高くなることはなく、また凸凹していても別に問題はない。なお、図5Aに示すものを複数枚同時に加熱加圧処理するようにしてもよい。すなわち、例えば、図5Aに示すものを3枚同時に加熱加圧処理する場合には、下側の加熱加圧板の上に図5Aに示すものを配置し、その上にセパレータシートを配置し、その上に図5に示す別のものを配置し、その上にセパレータシートを配置し、その上に図5に示すさらに別のものを配置し、その上にセパレータシートを配置し、その上に上側の加熱加圧板を配置し、この状態で加熱加圧処理するようにしてもよい。次に、図7Aに示すように、チップ部品21の一方の電極23に接続された配線3の他端部からなるランドに対応する部分における絶縁層35およびオーバーコート膜5に、メカニカルドリルを用いてあるいはレーザビームを照射するレーザ加工を行うことにより、開口部36を形成する。ここで、上層オーバーコート膜33の開口部34および下層オーバーコート膜31の開口部32はこの時点で形成するようにしてもよい。次に、図8Aに示すように、ディスペンサを用いて、上層オーバーコート膜33の開口部34内に金属ペーストからなる導電部38を形成し、且つ、絶縁層35およびオーバーコート膜5の開口部36内に金属ペーストからなる上下導通部39を形成する。次に、図9Aに示すように、上層オーバーコート膜33および絶縁層35の上面において樹脂逃げ用通路45および樹脂逃げ用凹部46を避けた領域に、インクジェットヘッドを用いて導電性インクを塗布することにより、上層配線37を形成する。この場合、上述の如く、絶縁層35の上面は上層オーバーコート膜33の上面と面一となっており、且つ、樹脂逃げ用通路45および樹脂逃げ用凹部46を上層配線37形成領域を避けた領域に設けているので、インクジェットヘッドを用いて導電性インクを上層オーバーコート膜33および絶縁層35の平坦な上面のみに塗布することができ、ひいては上層配線37を良好に形成することができる。そして、この状態では、上層配線37の一端部は、上層オーバーコート膜33の開口部34内に設けられた導電部38を介してキャビティ1の最上層の配線3のランドに接続されている。所定の1本の上層配線37の他端部は絶縁層35およびオーバーコート膜5の開口部36内に設けられた上下導通部39を介して半導体構成体用凹部4の底面に配置された所定の1本の配線3のランドに接続されている。次に、図1および図2Aに示すように、絶縁層35の上面に設けられた2本の上層配線37のランド上に、チップ部品41の両電極42、43を半田44を介して前記ランドに接続することにより、チップ部品41を搭載する。かくして、図1および図2A、Bに示す半導体装置が得られる。なお、絶縁層35上に、チップ部品電子部品41のほかに、ICチップやCSP等からなる半導体構成体電子部品を搭載するようにしてもよい。また、上層配線37の一部を絶縁層35の上面全体にベタ状に形成し、このベタ状のものをグランド電位としてノイズ対策用のシールド層とするようにしてもよい。さらに、キャビティ1の最下層の配線3のランド下面に半田ボールを設けるようにしてもよい。以上、この発明の実施形態について説明したが、この発明は、これに限定されるものではなく、特許請求の範囲に記載された発明とその均等の範囲を含むものである。以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。付記請求項1に記載の発明は、一方の面に、半導体構成体用凹部と、前記半導体構成体用凹部に連通された樹脂逃げ用凹部と、が形成された多層基板と、前記半導体構成体用凹部内に収容され、半導体基板および配線を有する半導体構成体と、を備えていることを特徴とする半導体装置である。請求項2に記載の発明は、請求項1に記載の発明において、前記多層基板は、絶縁基板と配線とが積層され、前記半導体構成体用凹部を有するキャビティと、前記キャビティの前記一方の面の少なくとも前記半導体構成体用凹部以外に設けられた上層オーバーコート膜と、前記キャビティの他方の面に設けられた下層オーバーコート膜と、を含み、前記半導体構成体の前記配線は前記半導体基板下に設けられ、前記半導体構成体用凹部と前記樹脂逃げ用凹部との間に設けられた樹脂逃げ用通路と、前記半導体構成体用凹部内の前記半導体構成体を覆い、且つ上面が前記上層オーバーコート膜の上面と面一となるように設けられた絶縁層と、前記上層オーバーコート膜および前記絶縁層の上面に設けられた上層配線と、を備え、前記樹脂逃げ用通路と前記樹脂逃げ用凹部は前記上層オーバーコート膜に設けられ、前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線と、前記半導体構成体の前記配線とが、半田バンプを介して接続されていることを特徴とする半導体装置である。請求項3に記載の発明は、請求項2に記載の発明において、前記上層配線は、前記上層オーバーコート膜および前記絶縁層の上面において前記樹脂逃げ用通路および前記樹脂逃げ用凹部を避けた領域に設けられていることを特徴とする半導体装置である。請求項4に記載の発明は、請求項2または3に記載の発明において、前記上層配線は、前記上層オーバーコート膜に設けられた開口部内の導電部を介して前記多層基板の最上層の配線に接続されていることを特徴とする半導体装置である。請求項5に記載の発明は、請求項2乃至4の何れか一項に記載の発明において、前記上層配線は、前記絶縁層に設けられた開口部内の導電部を介して前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線に接続されていることを特徴とする半導体装置である。請求項6に記載の発明は、請求項2乃至5の何れか一項に記載の発明において、前記上層配線上に電子部品が搭載されていることを特徴とする半導体装置である。請求項7に記載の発明は、請求項2乃至7の何れか一項に記載の発明において、前記上層配線の一部は前記絶縁層の上面全体にベタ状に形成され、このベタ状に形成されたものはノイズ対策用のシールド層であることを特徴とする半導体装置である。請求項8に記載の発明は、請求項1乃至7の何れか一項に記載の発明において、前記多層基板の下面に下層オーバーコート膜が設けられ、前記多層基板の最下層の配線のランドは前記下層オーバーコート膜に設けられた開口部を介して露出されていることを特徴とする半導体装置である。請求項9に記載の発明は、一方の面に半導体構成体用凹部が形成された多層基板と、前記半導体構成体用凹部内に収容され、半導体基板および配線を有する半導体構成体と、を備えたものを準備し、前記多層基板の前記一方の面に、前記半導体構成体用凹部に連通する樹脂逃げ用凹部を形成することを特徴とする半導体装置の製造方法である。請求項10に記載の発明は、請求項9に記載の発明において、前記半導体構成体用凹部と前記樹脂逃げ用凹部との間に樹脂逃げ用通路を形成し、前記半導体構成体用凹部以外の前記一方の面に上層オーバーコート膜を形成し、前記半導体構成体用凹部内の前記半導体構成体を覆い、前記半導体構成体用凹部上に盛り上がるように、熱硬化性樹脂を含む絶縁層形成用材料を供給して熱硬化することにより、前記絶縁層形成用材料の一部を前記樹脂逃げ用通路を介して前記樹脂逃げ用凹部内に流入させ、前記半導体構成体用凹部の上面が前記上層オーバーコート膜の上面と面一となるように絶縁層を形成し、前記上層オーバーコート膜および前記絶縁層の上面において前記樹脂逃げ用通路および前記樹脂逃げ用凹部を避けた領域に上層配線を形成することを特徴とする半導体装置の製造方法である。請求項11に記載の発明は、請求項10に記載の発明において、前記半導体構成体の前記配線は前記半導体基板下に設けられ、前記上層配線は、インクジェットヘッドを用いて導電性インクを塗布することにより形成することを特徴とする半導体装置の製造方法である。請求項12に記載の発明は、請求項11に記載の発明において、前記多層基板の最上層の配線のランドに対応する部分における前記上層オーバーコート膜に開口部を形成し、前記開口部内に金属ペーストからなる導電部を形成し、前記上層配線を前記導電部を介して前記多層基板の最上層の配線のランドに接続されるように形成することを特徴とする半導体装置の製造方法である。請求項13に記載の発明は、請求項11または12に記載の発明において、前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線のランドに対応する部分における前記絶縁層に開口部を形成し、前記開口部内に金属ペーストからなる導電部を形成し、前記上層配線を前記導電部を介して前記多層基板の前記半導体構成体用凹部に対応する位置に設けられた配線のランドに接続されるように形成することを特徴とする半導体装置の製造方法である。請求項14に記載の発明は、請求項10乃至13の何れか一項に記載の発明において、前記上層配線上に電子部品を搭載することを特徴とする半導体装置の製造方法である。請求項15に記載の発明は、請求項10乃至13の何れか一項に記載の発明において、前記上層配線の一部は前記絶縁層の上面全体にベタ状に形成し、このベタ状に形成されたものはノイズ対策用のシールド層であることを特徴とする半導体装置の製造方法である。