メモリセルが正しいデータを保持できなくなる限界を示す第1基準電流と、前記第1基準電流より基準値を高くした第2基準電流とを切り替えていずれか一方を基準電流として、前記メモリセルの保持電流と前記基準電流とを比較することによってデータを読み出すメモリセルアレイと、前記メモリセルアレイから読み出されたデータの誤り検出を行う誤り検出回路と、前記保持電流が前記第2基準電流を下回るまで、所定の期間毎に前記データの誤り検出を行うように前記誤り検出回路を制御する制御部と、前記誤り検出回路が誤りを検出した場合、前記メモリセルアレイより読み出されたデータに対して誤り訂正処理を施す誤り訂正回路と、を備える半導体記憶装置。前記制御部は、前記基準電流として、前記データの誤り検出を行う場合に前記第2基準電流を選択させ、前記データの誤り検出を行わない場合に前記第1基準電流を選択させるように前記メモリセルアレイを制御することを特徴とする請求項1記載の半導体記憶装置。前記保持電流が前記第2基準電流を下回るタイミングは、前記データの誤り検出の結果、誤りが検出されたときであることを特徴とする請求項2記載の半導体記憶装置。前記誤り検出回路は、前記メモリセルアレイが有する全てのメモリセルについてデータの誤りの検出を行うことを特徴とする請求項1乃至3のいずれか1項に記載の半導体記憶装置。前記制御部は、前記データの誤り検出を行うことを指示する誤り検出要求信号を生成し、前記誤り検出回路は、前記誤り検出要求信号に応じて、前記データの誤り検出を実施し、前記誤り検出要求信号に応じて、前記第1基準電流と前記第2基準電流とを切り替えて基準電流を生成する基準電流生成回路をさらに備えることを特徴とする請求項1乃至4のいずれか1項に記載の半導体記憶装置。前記所定の間隔は、前記保持電流が前記第2基準電流から前記第1基準電流へ変化する期間と同様または短い期間から設定されることを特徴とする請求項1乃至5のいずれか1項に記載の半導体記憶装置。前記第2基準電流は、外部から変更し得る構成となっていることを特徴とする請求項1乃至6のいずれか1項に記載の半導体記憶装置。メモリセルが保持する保持電流と基準電流とを比較することによってデータを読み出すメモリセルアレイと、前記データの誤りを検出する誤り検出回路とを有する半導体記憶装置の誤り訂正方法であって、メモリセルが正しいデータを保持できなくなる限界を示す第1基準電流と、前記第1基準電流より基準値を高くした第2基準電流とを切り替えていずれか一方を基準電流として生成し、前記保持電流が前記第2基準電流を下回るまで、所定の期間毎に前記データの誤り検出を行うように前記誤り検出回路を制御する誤り訂正方法。前記基準電流として、前記データの誤り検出を行う場合に前記第2基準電流を選択させ、前記データの誤り検出を行わない場合に前記第1基準電流を選択させるように前記メモリセルアレイを制御することを特徴とする請求項8記載の誤り訂正方法。前記保持電流が前記第2基準電流を下回るタイミングは、前記データの誤り検出の結果、誤りが検出されたときであることを特徴とする請求項9記載の誤り訂正方法。図10に、従来技術における時間軸に対するメモリセルが保持している電流値の変化と、誤り検出回路とECC回路の動作状態を示す。図10aは、メモリセルが保持している電流値の変化を示すグラフであり、縦軸が電流値、横軸が時間を表す。メモリセルの保持電流とは、メモリ内の各ビットセルが保持している電流であり、基準電流とは、メモリセルが1または0どちらの値を保持しているか判別する基準となる電流値である。メモリセルは、1が書き込まれると基準電流よりも高い電流値を保持し、その電流値はディスターブや保持抜けなどの経年劣化によって時間経過と共に減少し、保持電流が基準電流を下回ると、このメモリセルからは0が読み出され、データが壊れた状態になる。図10bは、誤り検出回路とECC回路の動作状態を示すタイミングチャートであり、横軸は上記aの時間軸と等しい。誤り検出回路はメモリの読み出し時に毎回動作し、ECC回路は、メモリセルの保持電流が基準電流を下回ってから初めて動作し始める。通常において、メモリデータに誤りが発生するのは、ディスターブや保持抜けなどの経年劣化によってメモリセルの保持電流が減少し、基準電流を下回ることが原因である。よって、メモリセルの保持電流が基準電流以上である場合、データ誤りは殆ど発生しない。すなわち、従来技術は、誤り訂正が必要か不要かに関わらずメモリデータ読み出し実施の際に誤り検出処理を常に実施する技術であり、メモリセルの保持電流が基準電流以上データの誤りが発生しないの場合においても誤り検出回路が動作するため、無駄な消費電流が発生するという問題がある。本発明に係る半導体記憶装置の一態様は、メモリセルアレイ、誤り検出回路、制御部、及び誤り訂正回路を備える。メモリセルアレイは、メモリセルが正しいデータを保持できなくなる限界を示す第1基準電流と、第1基準電流より基準値を高くした第2基準電流とを切り替えていずれか一方を基準電流として、メモリセルの保持電流と基準電流とを比較することによってデータを読み出す。誤り検出回路は、メモリセルアレイから読み出されたデータの誤り検出を行う。制御部例えば、図1に示すホスト機器と誤り検出動作要求回路は、メモリセルの保持電流が第2基準電流を下回るまで、所定の期間毎にデータの誤り検出を行うように誤り検出回路を制御する。誤り訂正回路は、誤り検出回路が誤りを検出した場合、メモリセルアレイより読み出されたデータに対して誤り訂正処理を施す。このような構成により、メモリセルの保持電流が第2基準電流を下回るまで、言い換えるとデータの誤りが発生しない期間において、誤り検出回路を、所定の間隔で繰り返し動作させる。これにより、誤り検出回路の動作回数が削減できるため、半導体記憶装置の消費電力を削減することを可能にする。また、本発明に係る半導体記憶装置の誤り訂正方法の一態様は、メモリセルが保持する保持電流と基準電流とを比較することによってデータを読み出すメモリセルアレイと、データの誤りを検出する誤り検出回路とを有する半導体記憶装置に適用されるものである。この誤り訂正方法では、メモリセルが正しいデータを保持できなくなる限界を示す第1基準電流と、第1基準電流より基準値を高くした第2基準電流とを切り替えていずれか一方を基準電流として生成し、保持電流が第2基準電流を下回るまで、所定の期間毎にデータの誤り検出を行うように誤り検出回路を制御する。本発明によれば、半導体記憶装置が消費する電力を削減することが可能になる。特に、メモリセルの保持電流が基準電流以上の場合に、消費電流の発生を削減することが可能となる。以下、本発明の実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において同一の構成または機能を有する構成要素および相当部分には、同一の符号を付し、その説明は省略する。本発明は、メモリセルアレイ、誤り検出回路、ECC回路、及びその制御機構を備える半導体記憶装置に適用される。メモリセルアレイは、メモリセルの保持電流と基準電流を比較することによって、データを読み出すことを前提とする。本発明では、複数の基準電流を用い、データの誤りを検出する場合と、データの誤りを検出しない場合とに用いる基準電流を使い分けることによって、消費電力の削減を図る。例えば、半導体記憶装置として、次のような機能を実現するメモリセルアレイ、誤り検出回路、制御部、及び誤り訂正回路ECC回路を少なくとも含む構成例により実現する。例えば、各構成要素は概略次の機能を実現する。メモリセルアレイは、メモリセルが正しいデータを保持できなくなる限界を示す第1基準電流と、第1基準電流より基準値を高くした第2基準電流とを切り替えていずれか一方を基準電流として生成し、メモリセルの保持電流と基準電流とを比較することによってデータを読み出す。メモリセルアレイは、基準電流の切り替えを制御部からの制御信号に応じて実施する。誤り検出回路は、メモリセルアレイから読み出されたデータの誤り検出を行う。制御部は、保持電流が第2基準電流を下回るまで、所定の期間毎にデータの誤り検出を行うように誤り検出回路を制御する。また、制御部は、基準電流として、データの誤り検出を行う場合に第2基準電流を選択させ、データの誤り検出を行わない場合に第1基準電流を選択させるようにメモリセルアレイを制御する。誤り訂正回路は、誤り検出回路が誤りを検出した場合、メモリセルアレイより読み出されたデータに対して誤り訂正処理を施す。以下、図面を参照して、上述した機能を実現する具体的な構成例を説明する。実施形態1図1は、本発明の実施形態における半導体記憶装置の構成例である。本発明の半導体記憶装置は、データの書き込みおよび読み出しが可能なメモリセルアレイ1と、メモリセルアレイ1より読み出されたデータの誤り検出を行う誤り検出回路2と、メモリセルアレイ1より読み出されたデータに対して誤り訂正処理を施すECC回路誤り訂正回路3と、メモリデータの書き込みおよび読み出しを処理し、各回路の動作を制御するホスト機器4と、ホスト機器4を介して誤り検出回路2及びメモリセルアレイ1を制御する誤り検出動作要求回路5によって構成される。ここで、ホスト機器4と、誤り検出動作要求回路5とは、上述した制御部を構成する。メモリセルアレイ1は、ホスト機器4からの誤り検出動作要求信号N4と読み出しデータ選択信号N5を入力とし、メモリデータN1を誤り検出回路2とECC回路3とホスト機器4に出力する。誤り検出回路2は、メモリセルアレイ1からのメモリデータN1とホスト機器4からの誤り検出動作要求信号N4を入力とし、ECC動作要求信号N2をECC回路3とホスト機器4に出力する。メモリデータN1は、実際にプログラム上で使用する実データと、ECC動作時に誤り訂正を実施する為のECC訂正用ビットデータと、誤り検出動作時に誤り検出を実施する為の誤り検出用ビットデータを含む。ECC回路3は、メモリセルアレイ1からのメモリデータN1と誤り検出回路2からのECC動作要求信号N2を入力とし、ECC回路による誤り訂正後のメモリデータN3をホスト機器4に出力する。ホスト機器4は、メモリセルアレイ1からのメモリデータN1と誤り検出回路2からのECC動作要求信号N2とECC回路3からのECC回路による誤り訂正後のメモリデータN3と誤り検出動作要求回路5からの誤り検出動作タイミング信号N7を入力とし、誤り検出動作要求信号N4を誤り検出回路2とメモリセルアレイ1に出力し、読み出しデータ選択信号N5をメモリセルアレイ1に出力し、誤り検出タイミングの生成要求信号N6を誤り検出動作要求回路5に出力する。誤り検出動作要求回路5は、誤り検出タイミングの生成要求信号N6を入力とし、誤り検出動作タイミング信号N7をホスト機器4に出力する。図2は、図1における誤り検出動作要求回路5の構成例である。誤り検出動作要求回路5は、誤り検出動作を実施する所定の間隔を生成する回路であり、本実施形態では所定の間隔の生成にカウンタ回路を用いる。ホスト機器4からの命令を受け取りカウントの開始/停止を制御するカウント開始制御回路5aと、カウント動作を実施するカウンタ回路5bと、カウンタ回路5bから出力されたカウント値を受け取り、カウント値が所定の間隔に達したら誤り検出動作タイミング信号N7をホスト機器4に出力するカウント値の判別回路5cによって構成される。ここで、カウンタ回路5bの回路構成は、周知である一般的な回路であり説明を省略する。カウント開始制御回路5aは、ホスト機器4からの誤り検出タイミングの生成要求信号N6を入力とし、カウンタ制御信号N50をカウンタ回路5bに出力する。カウンタ回路5bは、カウント開始制御回路5aからのカウンタ制御信号N50を入力とし、カウント値N51をカウント値の判別回路5cに出力する。カウント値の判別回路5cは、カウンタ回路5bからのカウント値N51を入力とし、誤り検出動作タイミング信号N7をホスト機器4に出力する。例えば、カウント値の判別回路5cは、カウント値が予め保持する閾値と比較し、カウント値が閾値と一致したときに、誤り検出動作タイミングN7をレベル1へ設定し、出力する。図3は、図1におけるメモリセルアレイ1の構成例である。メモリセルアレイ1は、誤り検出動作要求信号N4によって基準電流を出力するリファレンス電流生成回路1aと、書き込まれたデータを保持するメモリセル1bと、メモリセル1bに保持されたデータを増幅し、メモリデータN1にデータ出力するセンスアンプ1cを有する。本実施形態における基準電流の切り替え方法は、ゲート幅の違う電流経路を2経路用意し、誤り検出動作要求信号N4によって電流の経路を選択できるようにする事により、基準電流を誤り検出動作時に切り替えられるものとする。またメモリセル1bでは、実際にプログラム上で使用する実データに加えECC訂正用ビットデータと誤り検出用ビットデータを保持しており、必要なデータのみ読み出すよう読み出しデータ選択信号N5によって制御される。リファレンス電流生成回路1aは、周知である一般的なカレントミラー回路を基本構成とし、ホスト機器4からの誤り検出動作要求信号N4によって、通常のメモリデータの読み出し動作の際はメモリセルが正しいデータを保持できなくなる限界を示す基準電流第1基準電流を選択するAの経路を取り、誤り検出を実施する際は正しいデータを保持できなくなる前のある一定のマージンを持った基準電流第2基準電流を選択するBの経路を取り、メモリセルの書き込み/消去状態を判別する基準電流N10の経路としてセンスアンプ1cと接続する。メモリセル1bは、ホスト機器4からの読み出しデータ選択信号N5を入力とし、メモリセルの保持電流N11の経路をセンスアンプ1cと接続する。センスアンプ1cは、リファレンス電流生成回路1aからの基準電流N10とメモリセル1bからのメモリセルの保持電流N11を入力とし、基準電流N10とメモリセルの保持電流N11を比較することによって判別したメモリデータN1を誤り検出回路2とECC回路3とホスト機器4に出力する。図4は、本発明の実施形態におけるメモリデータ読み出しおよび誤り検出動作時のフローチャートである。図1から図3を参照しながら、その動作を説明する。ステップS0:まず、当該半導体記憶装置を搭載している半導体チップを動作させていない期間中にメモリセルのデータが保持抜けしている可能性がある為、誤り検出動作要求回路5は、起動直後に誤り検出処理を実施するよう、誤り検出動作タイミング信号N7のレベルを1にする。ステップS1:ここでは、ホスト機器4は、誤り検出動作要求回路5から出力されている誤り検出動作タイミング信号N7のレベルを確認する。本実施形態では、当該記憶装置の通常動作メモリデータの読み出し動作を繰り返している期間中誤り検出動作タイミング信号N7がレベル0の期間は、誤り検出動作を実施しない。この期間では、誤り検出を実施する間隔を誤り検出動作要求回路5によってカウントし、カウントが完了したら、当該記憶装置の通常動作に割り込んで誤り検出動作タイミング信号N7をレベル1にし、割り込みを指示する誤り検出動作を実施する。具体的には、誤り検出動作要求回路5は、誤り検出を実施する間隔のカウント中、すなわち当該記憶装置の通常動作期間は誤り検出動作タイミング信号N7のレベルを0にし、起動直後、あるいは誤り検出を実施する間隔のカウントが完了したら誤り検出動作タイミング信号N7のレベルを1にする。誤り検出動作タイミング信号N7のレベルが0の場合はステップS2のメモリデータの読み出し動作へ遷移し、レベルが1の場合はステップS3の誤り検出動作へ遷移する。但し、当該記憶装置の起動後の初回は、ステップS0にて誤り検出動作タイミング信号N7がレベル1となっているため、自動的にステップS3へ遷移する。この遷移を実施するため、ホスト機器4は、誤り検出動作タイミング信号N7に基づいて、誤り検出動作要求信号N4を設定し、メモリセルアレイ1と誤り検出回路2とに出力する。例えば、誤り検出動作要求信号N4が0の場合、メモリデータの読み出し動作ステップS2を実施し、誤り検出動作要求信号N4が1の場合、誤り検出動作ステップS3を実施するように設定する。メモリセルアレイ1は、誤り検出動作要求信号N4に応じて基準電流を選択することになる。誤り検出回路2は、誤り検出動作要求信号N4が1のときに誤り検出動作を実施することになる。ステップS2:誤り検出動作タイミング信号N7のレベルが0の場合、言い換えるとホスト機器4が、誤り検出動作要求信号N4のレベルを0に設定した場合は、当該記憶装置の通常動作メモリデータの読み出し動作を実施する。以下に、ステップS2の詳細フローを説明する。ステップS21:事前の誤り検出結果によって誤り検出回路2からECC動作要求信号N2が出力されている。誤り検出回路2がデータの誤りを検出するまでは、ECC動作要求信号N2は、0が設定されている。ホスト機器4は、ECC動作要求信号N2によって、ECC回路3のECC動作の要否を判断する。ホスト機器4は、ECC動作要求信号N2に応じて、読み出しデータ選択信号N5を設定し、メモリセルアレイ1へ出力する。例えば、ここではECC動作要求信号N2と読み出しデータ選択信号N5のレベルを一致されるものとする。メモリセルアレイ1は、読み出しデータ選択信号N5に応じて、読み出すデータを選択する。具体的には、ECC動作要求信号N2のレベルが0の場合はステップS22のメモリセルアレイ1から実データのみの読み出し動作に遷移し、レベルが1の場合はステップS23のメモリセルアレイ1から実データとECC訂正用ビットデータの読み出し動作に遷移する。ステップS22:ECC動作要求信号N2のレベルが0の場合、ECC動作を実施しないため、ホスト機器4は読み出しデータ選択信号N5によって実データのみ読み出すようメモリセルアレイ1に命令し、読み出したデータをメモリデータN1としてホスト機器4へ出力する。ステップS23:ECC動作要求信号N2のレベルが1の場合、ECC動作を実施するため、ホスト機器4は読み出しデータ選択信号N5によって実データとECC訂正用ビットデータを読み出すようメモリセルアレイ1に命令し、読み出したデータをメモリデータN1としてECC回路3へ出力する。ステップS24:ECC回路3はメモリデータN1を受け取ると、周知の手法に従ってECC動作を実施し、誤りを訂正したメモリデータN3をホスト機器4へ出力する。ステップS25:ホスト機器4はステップS22で出力するメモリデータN1あるいは、ステップS24で出力するメモリデータN3の内、出力されたデータを、データ選択信号N5あるいは、ECC動作要求信号N2に応じて選択して受け取る。ステップS26:誤り検出動作要求回路5は、誤り検出を実施する間隔のカウントが完了していない場合はステップS27に遷移し、カウントが完了している場合はステップS28に遷移する。ステップS27:誤り検出動作要求回路5は、誤り検出を実施する間隔のカウントが完了していない場合、当該記憶装置の通常動作を続けるので、誤り検出動作タイミング信号N7のレベルは0のままとし、ホスト機器4へ出力する。ステップS28:誤り検出動作要求回路5は、誤り検出を実施する間隔のカウントが完了している場合、誤り検出動作に移行する為、誤り検出動作タイミング信号N7のレベルを1にし、ホスト機器4へ出力する。ホスト機器4は、ステップS27またはS28において出力された誤り検出動作タイミング信号N7に応じて、ステップS1以降の処理を繰り返す。ステップS3:誤り検出動作タイミング信号N7のレベルが1の場合、言い換えるとホスト機器4が、誤り検出動作要求信号N4のレベルを1に設定した場合は、誤り検出動作を実施する。以下に、ステップS3の詳細フローを説明する。ステップS31:ECC動作要求信号N2に応じて、ホスト機器4は読み出しデータ選択信号N5によってメモリ全領域の実データとECC訂正用ビットデータと誤り検出用ビットデータを読み出すようメモリセルアレイ1に命令する。メモリセルアレイ1は、読み出しデータ選択信号N5に応じて、読み出したデータをメモリデータN1として誤り検出回路2に出力する。この時、リファレンス電流生成回路1aから出力されるメモリデータの読み出し基準電流を誤り検出動作要求信号N4によって第1基準電流から第2基準電流に切り替えてデータを読み出す。ステップS32:誤り検出回路2はメモリセルアレイ1から出力されたメモリデータN1を受け取り、周知の手法に従って誤り検出動作を実施する。誤り検出回路2は、誤り検出動作要求信号N4のレベルが1の場合、この動作を実施する。ステップS33:誤り検出回路2は、メモリセルアレイ1から読み出したメモリデータN1に誤りが検出されなければ、ステップS34へ遷移し、誤りが検出されれば、ステップS35に遷移する。ステップS34:ステップS33において誤りが検出されなければ、誤り検出回路2は、ECC動作要求信号N2のレベルを0にする。ステップS35:ステップS33において誤りが検出されれば、誤り検出回路2は、ECC動作要求信号N2のレベルを1にする。ステップS36:ホスト機器4は、誤り検出動作が完了し、誤りが検出されなかった場合、次回の誤り検出動作タイミング生成の為に誤り検出タイミングの生成要求信号N6のレベルを1にし、誤り検出動作要求回路5によるカウント動作を開始させる。また、誤り検出動作要求回路5は、当該記憶装置の通常動作に戻る為に、誤り検出動作タイミング信号N7のレベルを0にし、ステップS1に遷移する。ステップS37:ホスト機器4は、誤りが検出された場合、以降は誤り検出動作要求回路5を動作させる必要は無いので、誤り検出タイミングの生成要求信号N6のレベルを0にし、誤り検出動作要求回路5によるカウント動作を実施しない。また、誤り検出動作要求回路5は、当該記憶装置の通常動作に戻る為に、誤り検出動作タイミング信号N7のレベルを0にし、ステップS1に遷移する。図7に、本発明の実施形態における時間軸に対するメモリセルが保持している電流値の変化と、誤り検出回路とECC回路の動作状態を示す。図7aは、メモリセルが保持している電流値の変化を示すグラフであり、縦軸が電流値、横軸が時間を表す。図7bは、誤り検出回路とECC回路の動作状態を示すタイミングチャートであり、横軸は図7aの時間軸と等しい。図7は、本実施形態において、まず当該半導体記憶装置を搭載している半導体チップを動作させていない期間中に、メモリセルのデータが保持抜けしている可能性がある為、起動直後に誤り検出処理を実施し図7のア、その後は間隔期間Bで実施することを示している。図1における誤り検出動作タイミング信号N7は、この期間Bのタイミングで出力される。誤り検出を実施する間隔期間Bは、メモリセルの評価結果から、保持電流が減少する時間のばらつきを考慮し、最も早く保持電流が第2基準電流から第1基準電流に到達するまでの間隔期間A以内に設定する。すなわち、本実施形態は、当該半導体記憶装置の起動直後にまず誤り検出回路2によって誤り検出を実施し、その後メモリセルの保持電流が第2基準電流を下回るまで間隔期間Bで誤り検出を繰り返し、メモリセルの保持電流が第2基準電流を下回った以降はECC回路3を動作させ、メモリデータに対する誤り訂正処理を行う。ここで、メモリセルの保持電流が第2基準電流を下回るタイミングは、誤り検出回路2によって、データの誤りが検出されるときとなる。よって、メモリセルの保持電流が第2基準電流以上メモリデータの誤りが発生しないの場合において、間隔期間Bが通常のメモリデータ読み出しの頻度に対して誤り検出回路の動作頻度が十分に少なくなるように設定すれば、従来技術におけるメモリデータを読み出す度に誤り検出動作を実施するよりも、誤り検出回路を動作させている期間が短くなり、消費電流の削減を行うことができる。例えば、間隔期間Bは、保持電流が第2基準電流から第1基準電流へ変化する間隔期間Aと同様または短い期間から設定される。誤り検出を実施する間隔期間Bは、図1における誤り検出動作要求回路5によって実現可能な間隔に定められるが、例えば3秒に1回誤り検出を行う場合、誤り検出回路を動作させている期間1MBのメモリサイズの場合、1バイトの読み出し時間が30nsとして、誤り検出動作する期間は約30ms程度は、メモリデータの読み出し動作期間全体の動作期間に対し50の期間メモリデータの読み出し動作をしている場合、メモリデータの読み出し動作期間は1.5秒に比べ非常に短い期間である。また、第2基準電流を高く設定すれば、保持電流がマージンをとった値から基準値に到達するまでの間隔期間Aが長くなり、その分誤り検出を実施する間隔期間Bを長く設定することが可能になり、より消費電流が抑えられるが、その分ECC回路動作開始タイミングの精度は低下する。このため、第2基準電流は、当該半導体記憶装置を搭載する環境等によって最適な間隔期間A及びBを決定すれば最も有効である。従って、当該半導体記憶装置を搭載する環境等によって最適な間隔期間A及びBに変更し得るように構成されていることが好ましい。これにより、メモリセルの保持電流が第2基準電流以上メモリデータの誤りが発生しないの場合に、メモリデータの読み出し頻度よりも十分に少なく且つ所定の間隔にて誤り検出回路を動作させることが可能となる。また、メモリセルの保持電流が第2基準電流を下回るタイミング、言い換えると、メモリセルの保持電流が第1基準電流を下回るメモリデータの誤りが発生する直前の状態まで、所定の間隔で誤り検出回路を動作させることを繰り返し、第1基準電流を下回る直前の状態に達した以降はECC回路を動作させることが可能となる。その結果、誤り訂正の精度を保ちつつ、従来技術の問題を解決する事が出来る。また、誤り検出動作において誤りが検出された以降の動作について、本実施形態では常にECC回路を動作させるとしているが、読み出し時に毎回誤り検出を実施し、検出結果によってECC回路の動作要否を判別する方法をとってもよい。1本発明は、従来技術の問題点である誤り訂正が必要か不要かに関わらず、メモリデータ読み出し実施の際に誤り検出処理を常に実施することによる無駄な消費電流を無くす事が出来る。その理由は、メモリセルの保持電流が第2基準電流以上メモリデータの誤りが発生しないの際に、誤り検出を、読み出したメモリデータに対して毎回実施する方法から、期間Bの間隔でメモリ全領域に対し実施する方法に変更し、誤り検出を実施する間隔が通常のメモリデータ読み出しの頻度に対して誤り検出回路の動作頻度が十分に少なくなるように設定することにより、誤り検出回路を動作させている期間が短くなり、無駄な消費電流を削減するためである。2本発明は、従来技術に比べて読み出し時間が高速化できる。その理由は、誤り検出動作は期間Bの間隔で定期的にメモリ全領域に対し実施しているので、メモリデータ読み出し時は誤り検出を実施する必要が無いためである。その他の実施形態半導体記憶装置を搭載する環境等によって最適な間隔期間A及びBに変更し得るように構成するため、例えば、カウント値の判別回路5cは、期間Bを変更し得る構成としてもよい。例えば、カウント値と比較する閾値を、外部から変更できるように構成する。あるいは、リファレンス電流生成回路1aは、第2基準電流の値を外部から変更できるように構成する。また、上記実施形態では、基準電流として、第1基準電流と第2基準電流との二つの基準電流を用いたが、3以上の基準電流を用いることを排除するものではない。例えば、第一基準電流と第二基準電流の間に第3基準電流を設ける構成とする。この場合、初めはメモリセルの保持電流が第2基準電流を下回るまで、期間Bを広く設定して誤り検出を繰り返し、誤りが検出されたら、次は第3基準電流を下回るまで、期間Bを狭く設定して誤り検出を繰り返す。このような構成により、誤り検出のタイミングを減らすことができる。以上のように、本発明に係る好適な実施形態によれば、メモリセルアレイがメモリセルの保持電流と基準電流を比較してデータを読み出し、誤り検出回路が読み出されたデータの誤り検出を行い、ECC回路が検出されたデータの誤り訂正処理を施す半導体記憶装置において、消費電力を削減することを可能にする。これは、基準電流として、メモリセルが正しいデータを保持できなくなる限界を示す第1基準電流と、正しいデータを保持できなくなる前のある一定のマージンを持った第2基準電流とを切り替えて用い、誤り検出動作を実施することにより実現する。具体的には、制御部ホスト機器及び誤り検出動作要求回路によって、誤り検出回路が、全てのメモリセルに対して誤り検出動作を保持電流が第2基準電流を下回るまで所定の間隔例えば、期間Bで誤り検出動作を繰り返し実施するように制御する。このとき、制御部は、メモリセルアレイ基準電流生成回路が、通常動作では、第1基準電流を選択し、誤り検出動作では、第2基準電流を選択するように、基準電流の切り替えを制御する。所定の間隔は、保持電流が第2基準電流から第1基準電流まで変化する期間と同等もしくは短い期間であり、且つ通常のメモリデータ読み出しの頻度に対して誤り検出回路の動作頻度が十分に少なくなるように設定することが好ましい。なお、本発明は上記に示す実施形態に限定されるものではない。本発明の範囲において、上記実施形態の各要素を、当業者であれば容易に考えうる内容に変更、追加、変換することが可能である。