初段増幅回路と最終段増幅回路を少なくとも有する多段増幅回路と、電力検出回路と、誤差増幅器と、初段バイアス回路と最終段バイアス回路を少なくとも有するバイアス回路と、制御信号増強回路とを具備して、前記初段バイアス回路の初段バイアス電圧が前記初段増幅回路に供給され、前記初段増幅回路の初段アイドリング電流が決定され、前記最終段バイアス回路の最終段バイアス電圧が前記最終段増幅回路に供給され、前記最終段増幅回路の最終段アイドリング電流が決定され、前記初段増幅回路は入力端子に供給されるRF入力信号を増幅可能とされ、前記最終段増幅回路は前記初段増幅回路の初段増幅出力信号に応答して最終段増幅出力信号を生成可能とされ、前記電力検出回路は、前記多段増幅回路の前記最終段増幅回路の前記最終段増幅出力信号の信号レベルに応答する電力検出信号を生成可能とされ、前記誤差増幅器の一方の入力端子に前記電力検出信号が供給され、前記誤差増幅器の他方の入力端子に目標電力信号が供給されることによって、前記誤差増幅器の出力端子から電力制御電圧が生成可能とされ、前記電力制御電圧が前記制御信号増強回路の入力端子に供給されることによって、前記制御信号増強回路の出力端子から増強制御信号が生成可能とされ、前記制御信号増強回路は所定の非線型の入出力特性を有するものであり、前記電力制御電圧が所定の電圧に到達する以前の前記電力制御電圧の増加に応答する前記増強制御信号の増加率よりも前記電力制御電圧が前記所定の電圧に到達した以降の前記電力制御電圧の増加に応答する前記増強制御信号の増加率が大きく設定され、前記増強制御信号が前記初段バイアス回路と前記最終段バイアス回路とに供給されて、前記初段アイドリング電流と前記最終段アイドリング電流とは前記増強制御信号によって制御されることを特徴とするRF電力増幅器。請求項1において、前記多段増幅回路は、前記初段増幅回路と前記最終段増幅回路との間に接続された中間段増幅回路を更に有して、前記バイアス回路は、前記中間段増幅回路に接続された中間段バイアス回路を更に有して、前記中間段バイアス回路の中間段バイアス電圧が前記中間段増幅回路に供給され、前記中間段増幅回路の中間段アイドリング電流が決定され、前記増強制御信号が前記中間段バイアス回路に供給されて、前記中間段アイドリング電流は前記増強制御信号によって制御されることを特徴とするRF電力増幅器。請求項1において、前記初段バイアス回路は、前記初段増幅回路の初段増幅トランジスタとカレントミラー接続された初段バイアストランジスタを含み、前記最終段バイアス回路は、前記最終段増幅回路の最終段増幅トランジスタとカレントミラー接続された最終段バイアストランジスタを含み、前記増強制御信号としての初段バイアス電流と最終段バイアス電流とが前記初段バイアストランジスタと前記最終段バイアストランジスタとにそれぞれ供給され、前記初段アイドリング電流と前記最終段アイドリング電流とは前記初段バイアス電流と前記最終段バイアス電流とによってそれぞれ決定されることを特徴とするRF電力増幅器。請求項2において、前記中間段バイアス回路は、前記中間段増幅回路の中間段増幅トランジスタとカレントミラー接続された中間段バイアストランジスタを含み、前記増強制御信号としての中間段バイアス電流が前記中間段バイアストランジスタに供給され、前記中間段アイドリング電流は前記中間段バイアス電流によって決定されることを特徴とするRF電力増幅器。請求項3において、前記制御信号増強回路は、電圧電流変換回路と電流2乗回路とを有して、前記電圧電流変換回路は、前記電力制御電圧の変化に応答して当該変化に実質的に比例する変換電流を生成可能とされ、前記電流2乗回路は、前記電力制御電圧の2乗に実質的に比例する2乗出力電流を生成可能とされ、前記制御信号増強回路は、前記変換電流と前記2乗出力電流との加算による出力電力制御電流を前記増強制御信号として生成可能とされることを特徴とするRF電力増幅器。請求項3において、前記制御信号増強回路は、電圧電流変換回路と電流3乗回路とを有する。前記電圧電流変換回路は、前記電力制御電圧の変化に応答して当該変化に実質的に比例する変換電流を生成可能とされ、前記電流3乗回路は、前記電力制御電圧の3乗に実質的に比例する3乗出力電流を生成可能とされ、前記制御信号増強回路は、前記変換電流と前記3乗出力電流との加算による出力電力制御電流を前記増強制御信号として生成可能とされることを特徴とするRF電力増幅器。請求項3において、前記制御信号増強回路は、複数の演算増幅器を有することによって、複数の基準電圧に関して非線型特性を有する出力電力制御電流を前記増強制御信号として生成可能とされることを特徴とするRF電力増幅器。請求項3において、前記制御信号増強回路は、アナログデジタル変換器と、ルックアップテーブルと、デジタルアナログ変換器とを有して、前記アナログデジタル変換器は、前記誤差増幅器から供給される前記電力制御電圧を第1デジタル信号に変換可能とされ、前記ルックアップテーブルは前記所定の非線型の入出力特性を有して、前記所定の非線型の入出力特性に従って前記第1デジタル信号を第2デジタル信号に変換可能とされ、前記デジタルアナログ変換器は、前記第2デジタル信号をアナログ変換した出力電力制御電流を前記増強制御信号として生成可能とされることを特徴とするRF電力増幅器。請求項3において、前記誤差増幅器の前記他方の入力端子に供給される前記目標電力信号は、時分割多重アクセス方式の送信動作タイムスロットにおけるランプアップとランプダウンとを制御可能とされることを特徴とするRF電力増幅器。請求項3において、前記初段増幅トランジスタと前記最終段増幅トランジスタと前記初段バイアストランジスタと前記最終段バイアストランジスタの各トランジスタは、MOSトランジスタまたはバイポーラトランジスタであることを特徴とするRF電力増幅器。初段増幅回路と最終段増幅回路を少なくとも有する多段増幅回路と、電力検出回路と、誤差増幅器と、初段バイアス回路と最終段バイアス回路を少なくとも有するバイアス回路と、制御信号増強回路とを具備するRF電力増幅器の動作方法であって、前記初段バイアス回路の初段バイアス電圧が前記初段増幅回路に供給され、前記初段増幅回路の初段アイドリング電流が決定され、前記最終段バイアス回路の最終段バイアス電圧が前記最終段増幅回路に供給され、前記最終段増幅回路の最終段アイドリング電流が決定され、前記初段増幅回路は入力端子に供給されるRF入力信号を増幅可能とされ、前記最終段増幅回路は前記初段増幅回路の初段増幅出力信号に応答して最終段増幅出力信号を生成可能とされ、前記電力検出回路は、前記多段増幅回路の前記最終段増幅回路の前記最終段増幅出力信号の信号レベルに応答する電力検出信号を生成可能とされ、前記誤差増幅器の一方の入力端子に前記電力検出信号が供給され、前記誤差増幅器の他方の入力端子に目標電力信号が供給されることによって、前記誤差増幅器の出力端子から電力制御電圧が生成可能とされ、前記電力制御電圧が前記制御信号増強回路の入力端子に供給されることによって、前記制御信号増強回路の出力端子から増強制御信号が生成可能とされ、前記制御信号増強回路は所定の非線型の入出力特性を有するものであり、前記電力制御電圧が所定の電圧に到達する以前の前記電力制御電圧の増加に応答する前記増強制御信号の増加率よりも前記電力制御電圧が前記所定の電圧に到達した以降の前記電力制御電圧の増加に応答する前記増強制御信号の増加率が大きく設定され、前記増強制御信号が前記初段バイアス回路と前記最終段バイアス回路とに供給されて、前記初段アイドリング電流と前記最終段アイドリング電流とは前記増強制御信号によって制御されることを特徴とするRF電力増幅器の動作方法。請求項11において、前記初段バイアス回路は、前記初段増幅回路の初段増幅トランジスタとカレントミラー接続された初段バイアストランジスタを含み、前記最終段バイアス回路は、前記最終段増幅回路の最終段増幅トランジスタとカレントミラー接続された最終段バイアストランジスタを含み、前記増強制御信号としての初段バイアス電流と最終段バイアス電流とが前記初段バイアストランジスタと前記最終段バイアストランジスタとにそれぞれ供給され、前記初段アイドリング電流と前記最終段アイドリング電流とは前記初段バイアス電流と前記最終段バイアス電流とによってそれぞれ決定されることを特徴とするRF電力増幅器の動作方法。請求項12において、前記制御信号増強回路は、電圧電流変換回路と電流2乗回路とを有して、前記電圧電流変換回路は、前記電力制御電圧の変化に応答して当該変化に実質的に比例する変換電流を生成可能とされ、前記電流2乗回路は、前記電力制御電圧の2乗に実質的に比例する2乗出力電流を生成可能とされ、前記制御信号増強回路は、前記変換電流と前記2乗出力電流との加算による出力電力制御電流を前記増強制御信号として生成可能とされることを特徴とするRF電力増幅器の動作方法。請求項12において、前記制御信号増強回路は、電圧電流変換回路と電流3乗回路とを有する。前記電圧電流変換回路は、前記電力制御電圧の変化に応答して当該変化に実質的に比例する変換電流を生成可能とされ、前記電流3乗回路は、前記電力制御電圧の3乗に実質的に比例する3乗出力電流を生成可能とされ、前記制御信号増強回路は、前記変換電流と前記3乗出力電流との加算による出力電力制御電流を前記増強制御信号として生成可能とされることを特徴とするRF電力増幅器の動作方法。請求項12において、前記制御信号増強回路は、複数の演算増幅器を有することによって、複数の基準電圧に関して非線型特性を有する出力電力制御電流を前記増強制御信号として生成可能とされることを特徴とするRF電力増幅器の動作方法。請求項12において、前記制御信号増強回路は、アナログデジタル変換器と、ルックアップテーブルと、デジタルアナログ変換器とを有して、前記アナログデジタル変換器は、前記誤差増幅器から供給される前記電力制御電圧を第1デジタル信号に変換可能とされ、前記ルックアップテーブルは前記所定の非線型の入出力特性を有して、前記所定の非線型の入出力特性に従って前記第1デジタル信号を第2デジタル信号に変換可能とされ、前記デジタルアナログ変換器は、前記第2デジタル信号をアナログ変換した出力電力制御電流を前記増強制御信号として生成可能とされることを特徴とするRF電力増幅器の動作方法。請求項12において、前記誤差増幅器の前記他方の入力端子に供給される前記目標電力信号は、時分割多重アクセス方式の送信動作タイムスロットにおけるランプアップとランプダウンとを制御可能とされることを特徴とするRF電力増幅器の動作方法。請求項12において、前記初段増幅トランジスタと前記最終段増幅トランジスタと前記初段バイアストランジスタと前記最終段バイアストランジスタの各トランジスタは、MOSトランジスタまたはバイポーラトランジスタであることを特徴とするRF電力増幅器の動作方法。初段増幅回路と最終段増幅回路を少なくとも有する多段増幅回路と、初段バイアス回路と最終段バイアス回路を少なくとも有するバイアス回路と、電力検出回路とを具備するRF電力増幅器の動作方法であって、前記初段バイアス回路の初段バイアス電圧が前記初段増幅回路に供給され、前記初段増幅回路の初段アイドリング電流が決定され、前記最終段バイアス回路の最終段バイアス電圧が前記最終段増幅回路に供給され、前記最終段増幅回路の最終段アイドリング電流が決定され、前記初段増幅回路は前記RF電力増幅器の入力端子に供給されるRF入力信号を増幅可能とされ、前記最終段増幅回路は前記初段増幅回路の初段増幅出力信号に応答して最終段増幅出力信号を生成可能とされ、前記電力検出回路は、前記多段増幅回路の前記最終段増幅回路の前記最終段増幅出力信号の信号レベルに応答する電力検出信号を生成可能とされ、誤差増幅器と制御信号増強回路と可変利得増幅器とを具備する半導体集積回路が、前記RF電力増幅器に予め接続され、前記半導体集積回路の前記可変利得増幅器の入力端子にRF送信入力信号が供給されることによって、前記可変利得増幅器の出力信号が前記RF入力信号として前記RF電力増幅器の前記入力端子に供給可能とされ、前記半導体集積回路の前記誤差増幅器の一方の入力端子に前記RF電力増幅器の前記電力検出回路から生成される前記電力検出信号が供給される一方、前記誤差増幅器の他方の入力端子に目標電力信号が供給されることによって、前記誤差増幅器の出力端子から電力制御電圧が生成可能とされ、前記電力制御電圧が前記制御信号増強回路の入力端子に供給されることによって、前記制御信号増強回路の出力端子から増強制御信号が生成可能とされ、前記制御信号増強回路は所定の非線型の入出力特性を有するものであり、前記電力制御電圧が所定の電圧に到達する以前の前記電力制御電圧の増加に応答する前記増強制御信号の増加率よりも前記電力制御電圧が前記所定の電圧に到達した以降の前記電力制御電圧の増加に応答する前記増強制御信号の増加率が大きく設定され、前記増強制御信号が前記可変利得増幅器の利得制御端子に供給されることにより、前記可変利得増幅器の可変利得は前記増強制御信号によって制御されることを特徴とするRF電力増幅器の動作方法。請求項19において、前記可変利得増幅器の前記入力端子に供給され前記RF送信入力信号は、WCDMA方式とEDGE方式とLTE方式とHSUPA方式とのすくなくともいずれかの方式に従ったRF送信信号であることを特徴とするRF電力増幅器の動作方法。本発明者等は本発明に先立って、GSM方式の通信が可能な携帯電話端末に搭載可能なRF電力増幅器の開発に従事した。良く知られているように、GSM方式の通信が可能な携帯電話端末では、通信のための複数のタイムスロットを、アイドル状態と基地局からの受信動作と基地局への送信動作とのいずれかに設定可能な時分割多重アクセス方式が使用される。TDMA方式では、他のタイムスロットから送信動作タイムスロットに切り替える際には、GMSKの規格で規定された上昇レートでRF送信信号の信号強度が増加されなければならない。尚、GMSKは、GaussianMinimumShiftKeyingの略である。この時のRF送信信号の信号強度の増加は、ランプアップと呼ばれる。反対に、送信動作タイムスロットから他のタイムスロットに切り替える際には、GMSKの規格で規定された低下レートでRF送信信号の信号強度が減少されなければならない。この時のRF送信信号の信号強度の減少は、ランプダウンと呼ばれる。ランプアップの信号強度の時間変化の増加の最大値および最小値と、更にランプダウンの信号強度の時間変化の減少の最大値および最小値とは、タイムマスクと呼ばれる。図22は、GMSKの規格で規定されたタイムマスクとRF送信信号の信号強度との関係を示す図である。図22のタイムマスクに示すように、ランプアップ時には増加の最大値L1と最小値L2の間でRF送信信号Tx_sigの信号強度が増加しなければならず、ランプダウン時には減少の最大値L3と最小値L4の間でRF送信信号Tx_sigの信号強度が減少しなければならない。更にRF送信信号Tx_sigの送信周波数から400kHz、600kHz、1.2MHz、1.8MHzと所定の周波数分、離間したオフセット周波数を有するスプリアス成分Spurの最大許容電力Al_Poutは、それぞれ30kHzあたり-23dBm、-26dBm、-32dBm、-33dBmと、規格によって規定されている。大きな妨害信号成分を有するスプリアス成分Spurは、スイッチングスペクトラムとも呼ばれ、ランプアップ時とランプダウン時とに発生する。従って、本発明に先立って本発明者等は、大きな妨害信号成分を有するスプリアス成分Spurがランプアップ時とランプダウン時とに発生するメカニズムを、詳細に検討した。図23は、本発明に先立って本発明者等によって検討されたRF電力増幅器の構成を示す図である。図23に示す本発明に先立って本発明者等によって検討されたRF電力増幅器は、RF信号入力端子1、RF信号出力端子2、ランプ制御端子3、多段増幅回路4、電力結合器5、電力検出器6、誤差増幅器7、バイアス回路8によって構成されている。RF信号入力端子1には、携帯電話端末に搭載されるRF信号処理半導体集積回路の送信信号処理ユニットで生成されるRF入力信号Pinが供給される。RF入力信号Pinは多段増幅回路4の初段増幅回路41と中間段増幅回路42と最終段増幅回路43によって逐次増幅されて、最終段増幅回路43の増幅出力信号は電力結合器5の主線路を介してRF信号出力端子2からRF出力信号Poutとして出力される。電力結合器5の主線路と電磁気的かつ静電容量的に結合された電力結合器5の副線路には、RF出力信号Poutの一部が伝達される。その結果、電力結合器5の副線路に入力端子が接続された電力検出器6は、RF出力信号Poutの信号レベルに比例する電力検出電圧VDETを生成して誤差増幅器7の一方の入力端子に供給する。ランプアップとランプダウンのためにランプ制御端子3を介して誤差増幅器7の他方の入力端子に供給されるランプ電圧VRAMPは、RF信号処理半導体集積回路に内蔵のランプD/A変換器のアナログ出力端子から生成される。ランプアップとランプダウンとのためのデジタルランプデータはベースバンド信号処理LSIの内部で生成され、ベースバンド信号処理LSIからデジタルインターフェースを介してデジタルランプデータがRF信号処理半導体集積回路に内蔵のランプD/A変換器のデジタル入力端子に供給される。誤差増幅器7は一方の入力端子の電力検出電圧VDETと他方の入力端子のランプ電圧VRAMPとの差を検出して、その差に比例する出力電力制御電圧VAPCを生成して、バイアス回路8の入力端子に供給する。バイアス回路8は第1バイアス回路81と第2バイアス回路82と第3バイアス回路83を含み、出力電力制御電圧VAPCに応答して第1バイアス回路81と第2バイアス回路82と第3バイアス回路83とは第1バイアス電圧VGB1と第2バイアス電圧VGB2と第3バイアス電圧VGB3とをそれぞれ生成する。第1バイアス電圧VGB1は多段増幅回路4の初段増幅回路41の初段増幅素子としてのMOSトランジスタのゲートに供給されて、第2バイアス電圧VGB2は多段増幅回路4の中間段増幅回路42の中間段増幅素子としてのMOSトランジスタのゲートに供給され、第3バイアス電圧VGB3は多段増幅回路4の最終段増幅回路43の最終段増幅素子としてのMOSトランジスタのゲートに供給される。図24は、図23に示す本発明に先立って本発明者等によって検討されたRF電力増幅器のバイアス回路8の第1バイアス回路81と第2バイアス回路82と第3バイアス回路83とからそれぞれ生成される第1バイアス電圧VGB1と第2バイアス電圧VGB2と第3バイアス電圧VGB3の出力電力制御電圧VAPCの変化に対する依存性を示す図である。図24に示すバイアス電圧の依存性は、冒頭で説明した上記特許文献1に記載のように、略1.7ボルトの所定の電圧に出力電力制御電圧VAPCが到達する以前では3つのバイアス電圧VGB1、VGB2、VGB3の変化率は比較的に小さな値に設定される一方、略1.7ボルトの所定の電圧に出力電力制御電圧VAPCが到達した後では3つのバイアス電圧VGB1、VGB2、VGB3の変化率は比較的大きな値に設定されたものである。更にこの到達の後では、第1バイアス電圧VGB1の変化率よりも第2バイアス電圧VGB2の変化率が大きな変化率に設定され、第2バイアス電圧VGB2の変化率よりも第3バイアス電圧VGB3の変化率が大きな変化率に設定されている。図25は、図23に示す本発明に先立って本発明者等によって検討されたRF電力増幅器のRF出力電力Poutの出力電力制御電圧VAPCの変化に対する依存性を示す図である。図25に示すように、出力電力制御電圧VAPCの電圧レベルが比較的低い動作領域ではRF電力増幅器のRF出力電力Poutは線形特性Lに沿って出力電力制御電圧VAPCの増加に略比例してRF電力増幅器のRF出力電力Poutが増加する。しかし、RF出力電力Poutの増加率は次第に減少するようになり、RF出力電力Poutは飽和に到達する。RF電力増幅器のRF出力電力Poutが飽和に到達する理由は、良く知られているように、ソース接地RF電力増幅器のドレイン出力と電源電圧VDDの間にRFチョークと呼ばれる大きなコイルを接続することによって、ドレイン出力電圧がピークツーピークで接地電圧のゼロボルトから電源電圧の略2倍の2VDDまでしか出力できないためである。従って、図25に示したように、RF電力増幅器のRF出力電力Poutは最大出力に近づくと、制御利得が低下するため、自動電力制御ループのループ帯域も低下する。その結果、図22に示したようにランプアップとランプダウンに際して、最大出力電力の付近でRF出力電力Poutを変化する場合に応答の遅れが生じてスイッチングスペクトラムの劣化が発生するものと推測される。尚、自動電力制御ループの動作には、自動電力制御ループのループ帯域が大きく影響する。ループ帯域を決定する要素は、図23に示すRF電力増幅器において、誤差増幅器7の利得、電力結合器5の主線路と副線路との結合度、電力検出器6の検出感度、バイアス回路8および多段増幅回路4の制御利得である。ランプアップ時とランプダウン時とのスイッチングスペクトラムの劣化を軽減するために、本発明者等は本発明に先立って上記非特許文献1に記載のバックオフの手法を採用することも検討した。すなわち、ランプアップ時とランプダウン時での出力電力制御電圧VAPCによるRF出力電力Poutの制御領域を、最大出力の電力以下で制御利得が低下しない線形特性Lに近接した範囲に制限するものである。しかし、このバックオフの手法ではランプアップ時とランプダウン時の出力電力制御電圧VAPCによるRF出力電力Poutの制御領域における電力効率が最大出力における良好な電力効率よりも大幅に低下すると言う問題が、本発明に先立った本発明者等による検討によって明らかとされた。一方、上記特許文献1に記載された手法によれば、出力電力制御電圧Vapcが略1.7ボルトの所定の電圧に到達した後では、制御電圧Vapcの変化に応答した初段増幅回路の初段増幅トランジスタのアイドリング電流の変化率よりも中間段増幅回路の中間段増幅トランジスタのアイドリング電流の変化率が大きく、更に中間段増幅トランジスタのアイドリング電流よりも最終段増幅回路の最終段増幅トランジスタのアイドリング電流の変化率が大きくなる。その結果、制御電圧Vapcの変化に応答した初段増幅回路の出力インピーダンスと中間段増幅回路の入力インピーダンスが複雑に変化して、更に中間段増幅回路の出力インピーダンスと最終段増幅回路の入力インピーダンスが複雑に変化する。従って、制御利得の低下を防ぐために、各段増幅回路間のアイドリング電流のバランスを変更すると、初段増幅回路の出力と中間段増幅回路の入力との間の第1段間インピーダンス整合回路と中間段増幅回路の出力と最終段増幅回路の入力との間の第2段間インピーダンス整合回路とでインピーダンス不整合によりRF信号の反射がそれぞれ生じて、高い電力効率を維持することが困難となると言う問題も、本発明に先立った本発明者等による検討によって明らかとされた。更に、上記特許文献2に記載された手法においても、制御電圧Vapcの変化に応答して第1段増幅トランジスタのアイドリング電流が線形特性で制御されて、第2段増幅トランジスタのアイドリング電流が2乗特性で制御され、第3段増幅トランジスタのアイドリング電流が3乗特性で制御されるので、制御利得の低下を防ぐために、各段増幅回路間のアイドリング電流のバランスを変更すると、上記特許文献1に記載された手法と同様な問題が発生する。更に上記特許文献3に記載された手法においても、初段増幅回路の初段増幅トランジスタのアイドリング電流と中間段増幅回路の中間段増幅トランジスタのアイドリング電流とが制御電圧Vapcの1次の関数で制御され、最終段増幅回路の最終段増幅トランジスタのアイドリング電流が制御電圧Vapcの2乗に比例して制御されるので、制御利得の低下を防ぐために、各段増幅回路間のアイドリング電流のバランスを変更すると、中間段増幅回路の出力と最終段増幅回路の入力との間の第2段間インピーダンス整合回路でインピーダンス不整合によりRF信号の反射が生じて、高い電力効率を維持することが困難となると言う問題も本発明に先立った本発明者等による検討によって明らかとされた。結論としては、上記特許文献1と上記特許文献2と上記特許文献3に記載された手法によれば、制御利得の低下を防ぐために、各段増幅回路間のアイドリング電流のバランスを変更すると、インピーダンス不整合によりRF信号の反射が生じて、高い電力効率を維持することが困難となるものである。更に、上記特許文献1と上記特許文献2と上記特許文献3に記載された手法では、RF電力増幅器を構成する多段増幅回路の少なくとも2段の増幅素子のアイドリング電流の変化率を相違させるために、2種類のバイアス制御回路の追加が必要であり、半導体集積回路の半導体チップ面積と製造コストとが増加すると言う問題も、本発明に先立った本発明者等による検討によって明らかとされた。本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。従って、本発明の目的とするところは、ランプアップまたはランプダウンにおいてスイッチングスペクトラムの劣化を軽減するとともに電力効率の低下を軽減することにある。また、本発明の他の目的とするところは、上述のスイッチングスペクトラムの劣化を軽減するためにRF電力増幅器を構成する多段増幅回路の多段増幅素子のアイドリング電流を決定する際、半導体チップ面積と製造コストとの増加を軽減することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。すなわち、本発明の代表的な実施の形態によるRF電力増幅器は、初段増幅回路と最終段増幅回路を少なくとも有する多段増幅回路と、電力検出回路と、誤差増幅器と、初段バイアス回路と最終段バイアス回路を少なくとも有するバイアス回路と、制御信号増強回路とを具備する。前記初段バイアス回路の初段バイアス電圧が前記初段増幅回路に供給され、前記初段増幅回路の初段アイドリング電流が決定される。前記最終段バイアス回路の最終段バイアス電圧が前記最終段増幅回路に供給され、前記最終段増幅回路の最終段アイドリング電流が決定される。前記初段増幅回路は入力端子に供給されるRF入力信号を増幅して、前記最終段増幅回路は前記初段増幅回路の初段増幅出力信号に応答して最終段増幅出力信号を生成する。前記電力検出回路は、前記多段増幅回路の前記最終段増幅回路の前記最終段増幅出力信号の信号レベルに応答する電力検出信号を生成する。前記誤差増幅器の一方の入力端子に前記電力検出信号が供給され、前記誤差増幅器の他方の入力端子に目標電力信号が供給されることによって、前記誤差増幅器の出力端子は電力制御電圧を生成する。前記電力制御電圧が前記制御信号増強回路の入力端子に供給され、前記制御信号増強回路の出力端子は増強制御信号を生成する。前記制御信号増強回路は所定の非線型の入出力特性を有し、前記電力制御電圧が所定の電圧に到達する以前の前記電力制御電圧の増加に応答する前記増強制御信号の増加率よりも前記電力制御電圧が前記所定の電圧に到達した以降の前記電力制御電圧の増加に応答する前記増強制御信号の増加率が大きく設定される。前記増強制御信号が前記初段バイアス回路と前記最終段バイアス回路とに供給されて、前記初段アイドリング電流と前記最終段アイドリング電流とは前記増強制御信号によって制御されることを特徴とする。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、本発明によれば、ランプアップまたはランプダウンにおいてスイッチングスペクトラムの劣化を軽減するとともに電力効率の低下を軽減することができる。1.実施の形態の概要まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。1本発明の代表的な実施の形態によるRF電力増幅器は、初段増幅回路と最終段増幅回路を少なくとも有する多段増幅回路と、電力検出回路と、誤差増幅器と、初段バイアス回路と最終段バイアス回路を少なくとも有するバイアス回路と、制御信号増強回路とを具備する。前記初段バイアス回路の初段バイアス電圧が前記初段増幅回路に供給され、前記初段増幅回路の初段アイドリング電流が決定される。前記最終段バイアス回路の最終段バイアス電圧が前記最終段増幅回路に供給され、前記最終段増幅回路の最終段アイドリング電流が決定される。前記初段増幅回路は入力端子に供給されるRF入力信号を増幅可能とされ、前記最終段増幅回路は前記初段増幅回路の初段増幅出力信号に応答して最終段増幅出力信号を生成可能とされる。前記電力検出回路は、前記多段増幅回路の前記最終段増幅回路の前記最終段増幅出力信号の信号レベルに応答する電力検出信号を生成可能とされる。前記誤差増幅器の一方の入力端子に前記電力検出信号が供給され、前記誤差増幅器の他方の入力端子に目標電力信号が供給されることによって、前記誤差増幅器の出力端子から電力制御電圧が生成可能とされる。前記電力制御電圧が前記制御信号増強回路の入力端子に供給されることによって、前記制御信号増強回路の出力端子から増強制御信号が生成可能とされる。前記制御信号増強回路は所定の非線型の入出力特性を有するものであり、前記電力制御電圧が所定の電圧に到達する以前の前記電力制御電圧の増加に応答する前記増強制御信号の増加率よりも前記電力制御電圧が前記所定の電圧に到達した以降の前記電力制御電圧の増加に応答する前記増強制御信号の増加率が大きく設定される。前記増強制御信号が前記初段バイアス回路と前記最終段バイアス回路とに供給されて、前記初段アイドリング電流と前記最終段アイドリング電流とは前記増強制御信号によって制御されることを特徴とするものである。前記実施の形態によれば、ランプアップまたはランプダウンにおいてスイッチングスペクトラムの劣化を軽減するとともに電力効率の低下を軽減することができる。更に前記実施の形態によれば、上述のスイッチングスペクトラムの劣化を軽減するためにRF電力増幅器を構成する多段増幅回路の多段増幅素子のアイドリング電流を決定する際、半導体チップ面積と製造コストとの増加を軽減することができる。好適な実施の形態では、前記多段増幅回路は、前記初段増幅回路と前記最終段増幅回路との間に接続された中間段増幅回路を更に有する。前記バイアス回路は、前記中間段増幅回路に接続された中間段バイアス回路を更に有する。前記中間段バイアス回路の中間段バイアス電圧が前記中間段増幅回路に供給され、前記中間段増幅回路の中間段アイドリング電流が決定される。前記増強制御信号が前記中間段バイアス回路に供給されて、前記中間段アイドリング電流は前記増強制御信号によって制御されることを特徴とするものである。他の好適な実施の形態では、前記初段バイアス回路は、前記初段増幅回路の初段増幅トランジスタとカレントミラー接続された初段バイアストランジスタを含む。前記最終段バイアス回路は、前記最終段増幅回路の最終段増幅トランジスタとカレントミラー接続された最終段バイアストランジスタを含む。前記増強制御信号としての初段バイアス電流と最終段バイアス電流とが前記初段バイアストランジスタと前記最終段バイアストランジスタとにそれぞれ供給され、前記初段アイドリング電流と前記最終段アイドリング電流とは前記初段バイアス電流と前記最終段バイアス電流とによってそれぞれ決定されることを特徴とするものである。更に他の好適な実施の形態では、前記中間段バイアス回路は、前記中間段増幅回路の中間段増幅トランジスタとカレントミラー接続された中間段バイアストランジスタを含む。前記増強制御信号としての中間段バイアス電流が前記中間段バイアストランジスタに供給され、前記中間段アイドリング電流は前記中間段バイアス電流によってそれぞれ決定されることを特徴とするものである。より好適な実施の形態では、前記制御信号増強回路は、電圧電流変換回路と電流2乗回路とを有する。前記電圧電流変換回路は、前記電力制御電圧の変化に応答して当該変化に実質的に比例する変換電流を生成可能とされる。前記電流2乗回路は、前記電力制御電圧の2乗に実質的に比例する2乗出力電流を生成可能とされる。前記制御信号増強回路は、前記変換電流と前記2乗出力電流との加算による出力電力制御電流を前記増強制御信号として生成可能とされることを特徴とするものである。他のより好適な実施の形態では、前記制御信号増強回路は、電圧電流変換回路と電流3乗回路とを有する。前記電圧電流変換回路は、前記電力制御電圧の変化に応答して当該変化に実質的に比例する変換電流を生成可能とされる。前記電流3乗回路は、前記電力制御電圧の3乗に実質的に比例する3乗出力電流を生成可能とされる。前記制御信号増強回路は、前記変換電流と前記3乗出力電流との加算による出力電力制御電流を前記増強制御信号として生成可能とされることを特徴とするものである。更に他のより好適な実施の形態では、前記制御信号増強回路は、複数の演算増幅器を有することによって、複数の基準電圧に関して非線型特性を有する出力電力制御電流を前記増強制御信号として生成可能とされることを特徴とするものである。別のより好適な実施の形態では、前記制御信号増強回路は、アナログデジタル変換器と、ルックアップテーブルと、デジタルアナログ変換器とを有する。前記アナログデジタル変換器は、前記誤差増幅器から供給される前記電力制御電圧を第1デジタル信号に変換可能とされる。前記ルックアップテーブルは前記所定の非線型の入出力特性を有して、前記所定の非線型の入出力特性に従って前記第1デジタル信号を第2デジタル信号に変換可能とされる。前記デジタルアナログ変換器は、前記第2デジタル信号をアナログ変換した出力電力制御電流を前記増強制御信号として生成可能とされることを特徴とするものである。更に別のより好適な実施の形態では、前記誤差増幅器の前記他方の入力端子に供給される前記目標電力信号は、時分割多重アクセス方式の送信動作タイムスロットにおけるランプアップとランプダウンとを制御可能とされることを特徴とするものである。具体的な実施の形態では、前記初段増幅トランジスタと前記最終段増幅トランジスタと前記初段バイアストランジスタと前記最終段バイアストランジスタの各トランジスタは、MOSトランジスタまたはバイポーラトランジスタであることを特徴とするものである。2本発明の別の観点の代表的な実施の形態は、初段増幅回路と最終段増幅回路を少なくとも有する多段増幅回路と、電力検出回路と、誤差増幅器と、初段バイアス回路と最終段バイアス回路を少なくとも有するバイアス回路と、制御信号増強回路とを具備するRF電力増幅器の動作方法である。前記初段バイアス回路の初段バイアス電圧が前記初段増幅回路に供給され、前記初段増幅回路の初段アイドリング電流が決定される。前記最終段バイアス回路の最終段バイアス電圧が前記最終段増幅回路に供給され、前記最終段増幅回路の最終段アイドリング電流が決定される。前記初段増幅回路は入力端子に供給されるRF入力信号を増幅可能とされ、前記最終段増幅回路は前記初段増幅回路の初段増幅出力信号に応答して最終段増幅出力信号を生成可能とされる。前記電力検出回路は、前記多段増幅回路の前記最終段増幅回路の前記最終段増幅出力信号の信号レベルに応答する電力検出信号を生成可能とされる。前記誤差増幅器の一方の入力端子に前記電力検出信号が供給され、前記誤差増幅器の他方の入力端子に目標電力信号が供給されることによって、前記誤差増幅器の出力端子から電力制御電圧が生成可能とされる。前記電力制御電圧が前記制御信号増強回路の入力端子に供給されることによって、前記制御信号増強回路の出力端子から増強制御信号が生成可能とされる。前記制御信号増強回路は所定の非線型の入出力特性を有するものであり、前記電力制御電圧が所定の電圧に到達する以前の前記電力制御電圧の増加に応答する前記増強制御信号の増加率よりも前記電力制御電圧が前記所定の電圧に到達した以降の前記電力制御電圧の増加に応答する前記増強制御信号の増加率が大きく設定される。前記増強制御信号が前記初段バイアス回路と前記最終段バイアス回路とに供給されて、前記初段アイドリング電流と前記最終段アイドリング電流とは前記増強制御信号によって制御されることを特徴とするものである。前記実施の形態によれば、ランプアップまたはランプダウンにおいてスイッチングスペクトラムの劣化を軽減するとともに電力効率の低下を軽減することができる。更に前記実施の形態によれば、上述のスイッチングスペクトラムの劣化を軽減するためにRF電力増幅器を構成する多段増幅回路の多段増幅素子のアイドリング電流を決定する際、半導体チップ面積と製造コストとの増加を軽減することができる。3本発明の別の観点の代表的な実施の形態は、初段増幅回路と最終段増幅回路を少なくとも有する多段増幅回路と、初段バイアス回路と最終段バイアス回路を少なくとも有するバイアス回路と、電力検出回路とを具備するRF電力増幅器の動作方法である。前記初段バイアス回路の初段バイアス電圧が前記初段増幅回路に供給され、前記初段増幅回路の初段アイドリング電流が決定される。前記最終段バイアス回路の最終段バイアス電圧が前記最終段増幅回路に供給され、前記最終段増幅回路の最終段アイドリング電流が決定される。前記初段増幅回路は前記RF電力増幅器の入力端子に供給されるRF入力信号を増幅可能とされ、前記最終段増幅回路は前記初段増幅回路の初段増幅出力信号に応答して最終段増幅出力信号を生成可能とされる。前記電力検出回路は、前記多段増幅回路の前記最終段増幅回路の前記最終段増幅出力信号の信号レベルに応答する電力検出信号を生成可能とされる。誤差増幅器と制御信号増強回路と可変利得増幅器とを具備する半導体集積回路が、前記RF電力増幅器に予め接続される。前記半導体集積回路の前記可変利得増幅器の入力端子にRF送信入力信号が供給されることによって、前記可変利得増幅器の出力信号が前記RF入力信号として前記RF電力増幅器の前記入力端子に供給可能とされる。前記半導体集積回路の前記誤差増幅器の一方の入力端子に前記RF電力増幅器の前記電力検出回路から生成される前記電力検出信号が供給される一方、前記誤差増幅器の他方の入力端子に目標電力信号が供給されることによって、前記誤差増幅器の出力端子から電力制御電圧が生成可能とされる。前記電力制御電圧が前記制御信号増強回路の入力端子に供給されることによって、前記制御信号増強回路の出力端子から増強制御信号が生成可能とされる。前記制御信号増強回路は所定の非線型の入出力特性を有するものであり、前記電力制御電圧が所定の電圧に到達する以前の前記電力制御電圧の増加に応答する前記増強制御信号の増加率よりも前記電力制御電圧が前記所定の電圧に到達した以降の前記電力制御電圧の増加に応答する前記増強制御信号の増加率が大きく設定される。前記増強制御信号が前記可変利得増幅器の利得制御端子に供給されることにより、前記可変利得増幅器の可変利得は前記増強制御信号によって制御されることを特徴とするものである。好適な実施の形態では、前記可変利得増幅器の前記入力端子に供給され前記RF送信入力信号は、WCDMA方式とEDGE方式とLTE方式とHSUPA方式とのすくなくともいずれかの方式に従ったRF送信信号であることを特徴とするものである。2.実施の形態の詳細次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。[実施の形態1]《RF電力増幅器の構成》図1は、本発明の実施の形態1によるRF電力増幅器の構成を示す図である。図1に示す本発明の実施の形態1によるRF電力増幅器が、図23に示した本発明に先立って本発明者等によって検討されたRF電力増幅器と相違するのは、次の点である。すなわち、図1に示す本発明の実施の形態1によるRF電力増幅器には、図23のRF電力増幅器には含まれていなかった制御信号増強回路9が追加されている。制御信号増強回路9は、誤差増幅器7から生成される出力電力制御電圧VAPCに応答して増強制御信号VENを生成してバイアス回路8の第1バイアス回路81と第2バイアス回路82と第3バイアス回路83とに供給する。図2は、図1に示した本発明の実施の形態1によるRF電力増幅器の制御信号増強回路9の特性を示す図である。図2に示すように、制御信号増強回路9を具備しないRF電力増幅器のRF出力電力Poutが最大出力に近づいて線形特性Lと比較して制御利得が低下を開始する動作領域から逆に増強制御信号VENの値の増加率が増大する。すなわち、制御利得の低下の開始以前での増強制御信号VENの増加率より、制御利得の低下の開始以降での増強制御信号VENの増加率が大きく設定されている。図3は、制御信号増強回路9を具備した本発明の実施の形態1によるRF電力増幅器の特性を示す図である。すなわち、図3において、特性Poutは制御信号増強回路9を具備しない図23に示したRF電力増幅器のRF出力電力を示す一方、特性Pout_ENは制御信号増強回路9を具備する図1に示した本発明の実施の形態1によるRF電力増幅器のRF出力電力を示すものである。図1に示した本発明の実施の形態1によるRF電力増幅器が図2に示した制御特性を有する制御信号増強回路9を具備するので、図3に示すように特性Poutの制御利得の低下が制御信号増強回路9の増強制御信号VENの増加によって補償される。すなわち、図2に示した制御特性を有する制御信号増強回路9を具備する図1に示した本発明の実施の形態1によるRF電力増幅器のRF出力電力特性Pout_ENは、出力電力制御電圧VAPCに応答して、略線形特性Lを維持したままで、比較的早期に最大出力電力に到達する。その結果、最大出力電力に到達するまでの線形特性Lでは、制御利得の低下は無視可能なレベルまで低減されることが可能となる。従って、最大出力電力に近づいた場合において、自動電力制御ループのループ帯域の低下も同様に低減されることが可能となる。このようにして、図2に示した制御特性を有する制御信号増強回路9を具備する図1に示した本発明の実施の形態1によるRF電力増幅器によれば、最大出力電力の付近でRF出力電力Pout_ENを変化する際に応答の遅れを低減できるので、ランプアップとランプダウンにおいてスイッチングスペクトラムの劣化を軽減することが可能となる。更に図1に示した本発明の実施の形態1によるRF電力増幅器によれば、制御信号増強回路9の有無に関わらず、多段増幅回路4の初段増幅回路41と中間段増幅回路42と最終段増幅回路43のバイアスのバランスは変化せず、ランプアップ時とランプダウン時の出力電力制御電圧VAPCに応答するRF出力電力Pout_ENの制御領域を略最大出力電力の付近とすることが可能なため、最大出力電力の良好な電力効率と略同等の電力効率を実現することが可能となる。《RF電力増幅器の具体的な構成》従って、図1に示す本発明の実施の形態1によるRF電力増幅器は、RF信号入力端子1、RF信号出力端子2、ランプ制御端子3、多段増幅回路4、電力結合器5、電力検出器6、誤差増幅器7、バイアス回路8、制御信号増強回路9によって構成されている。RF信号入力端子1には、携帯電話端末に搭載されるRF信号処理半導体集積回路の送信信号処理ユニットで生成されるRF入力信号Pinが供給される。RF入力信号Pinは多段増幅回路4の初段増幅回路41と中間段増幅回路42と最終段増幅回路43によって逐次増幅されて、最終段増幅回路43の増幅出力信号は電力結合器5の主線路を介してRF信号出力端子2からRF出力信号Poutとして出力される。電力結合器5の主線路と電磁気的かつ静電容量的に結合された電力結合器5の副線路には、RF出力信号Poutの一部が伝達される。その結果、電力結合器5の副線路に入力端子が接続された電力検出器6は、RF出力信号Poutの信号レベルに比例する電力検出電圧VDETを生成して誤差増幅器7の一方の入力端子に供給する。ランプアップとランプダウンのためにランプ制御端子3を介して誤差増幅器7の他方の入力端子に供給されるランプ電圧VRAMPは、RF信号処理半導体集積回路に内蔵のランプD/A変換器のアナログ出力端子から生成される。ランプアップとランプダウンとのためのデジタルランプデータはベースバンド信号処理LSIの内部で生成され、ベースバンド信号処理LSIからデジタルインターフェースを介してデジタルランプデータがRF信号処理半導体集積回路に内蔵のランプD/A変換器のデジタル入力端子に供給される。誤差増幅器7は一方の入力端子の電力検出電圧VDETと他方の入力端子のランプ電圧VRAMPとの差を検出して、その差に比例する出力電力制御電圧VAPCを生成して制御信号増強回路9の入力端子に供給する。制御信号増強回路9は、誤差増幅器7から生成される出力電力制御電圧VAPCに応答して増強制御信号VENを生成してバイアス回路8の第1バイアス回路81と第2バイアス回路82と第3バイアス回路83とに供給する。図1には示されてはいないが、第1バイアス回路81と第2バイアス回路82と第3バイアス回路83は、それぞれ第1バイアストランジスタと第2バイアストランジスタと第3バイアストランジスタを含んでいる。第1バイアス回路81の第1バイアストランジスタは初段増幅回路41の初段増幅トランジスタとカレントミラー接続されて、第2バイアス回路82の第2バイアストランジスタは中間段増幅回路42の中間段増幅トランジスタとカレントミラー接続されて、第3バイアス回路83の第3バイアストランジスタは最終段増幅回路43の最終段増幅トランジスタとカレントミラー接続されている。図1には示されてはいないが、制御信号増強回路9からバイアス回路8に供給される増強制御信号VENは、実際には第1バイアス電流と第2バイアス電流と第3バイアス電流となっている。すなわち、増強制御信号VENとしての第1バイアス電流と第2バイアス電流と第3バイアス電流は、図2に示した増強制御信号VENの非線型の増加率で出力電力制御電圧VAPCに応答して変化するものである。第1バイアス電流が第1バイアス回路81の第1バイアストランジスタに流入することで、第1バイアストランジスタから第1バイアス電圧VGB1が生成される。更に第2バイアス電流が第2バイアス回路82の第2バイアストランジスタに流入することで、第2バイアストランジスタからは第2バイアス電圧VGB2が生成される。同様に第3バイアス電流が第3バイアス回路83の第3バイアストランジスタに流入することで、第3バイアストランジスタから第3バイアス電圧VGB3が生成される。第1バイアス電圧VGB1は初段増幅回路41の初段増幅MOSトランジスタのゲートに供給されて、初段増幅トランジスタのアイドリング電流が決定される。更に、第2バイアス電圧VGB2は中間段増幅回路42の中間段増幅MOSトランジスタのゲートに供給され、中間段増幅トランジスタのアイドリング電流が決定される。同様に第3バイアス電圧VGB3は最終段増幅回路43の最終段増幅MOSトランジスタのゲートに供給され、最終段増幅トランジスタのアイドリング電流が決定される。その結果、初段増幅回路41の初段増幅トランジスタのアイドリング電流と中間段増幅回路42の中間段増幅トランジスタのアイドリング電流と最終段増幅回路43の最終段増幅トランジスタのアイドリング電流とは、図2に示した増強制御信号VENの非線型の増加率で出力電力制御電圧VAPCに応答して変化するものである。このように図1に示した本発明の実施の形態1によるRF電力増幅器によれば、制御利得の低下を補償するための多段増幅回路4の初段増幅回路41と中間段増幅回路42と最終段増幅回路43との各増幅素子のアイドリング電流の変化率が増強制御信号VENを出力する制御信号増強回路9によって共通に決定されるので、半導体チップ面積と製造コストの増大を軽減することが可能となる。《増強制御信号の非線型特性の具体例》図4は、図2に示した図1の本発明の実施の形態1によるRF電力増幅器の制御信号増強回路9の増強制御信号VENの非線型特性の具体例を示す図である。図4に示した具体例では、出力電力制御電圧VAPCが所定の値に到達する以前では増強制御信号VENの値は線形特性Lに従って変化する一方、出力電力制御電圧VAPCが所定の値に到達した後は増強制御信号VENの値は線形特性Lに2乗特性が加算された特性LENに従って変化するように設定されたものである。《電力検出器の入出力特性》図5は、図1に示した本発明の実施の形態1によるRF電力増幅器に含まれた電力検出器6の入出力特性の一例を示す図である。図5の特性LDETに示したように、電力検出器6の入力端子の入力電力PIN_DETの対数値の変化に比例して電力検出器6の出力端子の電力検出電圧VDETは変化するものである。図6は、図1に示した本発明の実施の形態1によるRF電力増幅器に含まれた電力検出器6の入出力特性の他の例を示す図である。図6に特性LDETに示したように、電力検出器6の入力端子の入力電力PIN_DETが所定の値に到達する以前では電力検出器6の入力電力PIN_DETの対数値の変化に比例して電力検出器6の出力端子の電力検出電圧VDETは変化する。一方、図6に特性LDET_ENに示したように、入力電力PIN_DETが所定の値に到達した後では電力検出電圧VDETの値は線形特性Lに従って変化する。その結果、図6に示した入出力特性を有する電力検出器6の使用によって、図1に示した本発明の実施の形態1によるRF電力増幅器が高出力レベルのRF出力信号Poutを出力する際の制御性を向上することが可能となる。《制御信号増強回路の具体例》図7は、図1の本発明の実施の形態1によるRF電力増幅器の制御信号増強回路9の具体例を示す図である。図7に示すように、制御信号増強回路9は電圧電流変換回路VICと電流2乗回路CS1とを含んでいる。電圧電流変換回路VICは、抵抗R1、R2、R3と演算増幅器OP1と基準電圧VREFとPチャネルMOSトランジスタMP01、MP02、MP03と、NチャネルMOSトランジスタMN11、MN12と、オフセット電流IOFFSETと、初期電流IINTとを含んでいる。電流2乗回路CS1は、PチャネルMOSトランジスタMP21、MP22、MP23、MP24と基準電流IREFとを含んでいる。出力電力制御電圧VAPCは電圧電流変換回路VICの抵抗R1、R2、R3と演算増幅器OP1と基準電圧VREFとPチャネルMOSトランジスタMP01によって、変換電流IAPC0に変換される。演算増幅器OP1の非反転入力端子と反転出力端子の電位は等しくなるので、下記の式が成立する。上記式を変換することによって、PチャネルMOSトランジスタMP01に流れる変換電流IAPC0は、下記の式によって算出される。3個のPチャネルMOSトランジスタMP01、MP02、MP03のソースゲート電圧は互いに同一であるので、PチャネルMOSトランジスタMP01、MP02、MP03のトランジスタサイズをn01、n02、n03とすると、3個のPチャネルMOSトランジスタのドレイン電流はこのトランジスタサイズに比例する。従って、PチャネルMOSトランジスタMP03に流れる電流IAPC_LINは、下記の式によって算出される。一方、PチャネルMOSトランジスタMP02に流れる電流とオフセット電流IOFFSETとの差分が、カレントミラーのNチャネルMOSトランジスタMN11、MN12を介して電流2乗回路CS1の入力電流ISQ_INとなり、この入力電流ISQ_INは、下記の式によって算出される。ここで、カレントミラーのNチャネルMOSトランジスタMN11、MN12のトランジスタサイズをn11、n12とする。電流2乗回路CS1に含まれた4個のPチャネルMOSトランジスタMP21、MP22、MP23、MP24はサブスレッシュホールド領域で動作するように、電流2乗回路CS1に供給される電圧電流変換回路VICとカレントミラーのNチャネルMOSトランジスタMN11、MN12から供給される入力電流ISQ_INの最大出力電流の値が設定されている。一方、良く知られているように、MOSトランジスタのゲートソース間電圧VGSがしきい値電圧Vthより低い条件では弱反転層によるドレイン電流IDがゼロとならずに、ゲートソース間電圧VGSの減少と伴にドレイン電流IDが指数関数的に減少する。これがサブスレッシュホールドリーク電流と呼ばれ、下記の式によって算出される。ここで、ISOとζとはMOSトランジスタの製造プロセスによって決定される定数であって、ζ>1は理想からの誤差を表す誤差係数である。また、熱電圧VTはVT=kT/qであり、kはボルツマン定数であり、Tは絶対温度であり、qは電子の電荷量である。ここではISOを飽和電流と呼ぶことにする。上記の式を変形することによって、下記の式が算出される。この式より、サブスレッシュホールド特性のMOSトランジスタのゲートソース間電圧VGSは、飽和電流ISO対ドレイン電流IDの比によって決定されることが理解できる。すなわち、出力電力制御電圧VAPCの最大値に応答して電圧電流変換回路VICとカレントミラーのNチャネルMOSトランジスタMN11、MN12とから電流2乗回路CS1に入力電流ISQ_INの最大出力電流の値が供給される際に、式の飽和電流ISO対ドレイン電流IDの比の上限値を設定することによってゲートソース間電圧VGSがしきい値電圧Vthよりも低い条件を維持することが重要である。ここで、計算の簡素化のために、上記の式を変形することによって、下記の式が算出される。すなわち、この式の定数C0と定数C1とは、上記の式の飽和電流ISOと誤差係数と熱電圧との積ζVTとに対応している。電流2乗回路CS1の4個のPチャネルMOSトランジスタMP21、MP22、MP23、MP24のゲートソース間電圧VGSをそれぞれ、VGS21、VGS22、VGS23、VGS24とし、各トランジスタのトランジスタサイズをn21、n22、n23、n24とする。直列接続のトランジスタMP21、MP22のドレイン電流が電流2乗回路CS1の入力電流ISQ_INであり、トランジスタMP23のドレイン電流が基準電流IREFであり、トランジスタMP24のドレイン電流が電流2乗回路CS1の出力電流IAPC_SQであるので、下記の式が算出される。直列接続のトランジスタMP21、MP22のゲートソース間電圧VGSの和とトランジスタMP23、MP24のゲートソース間電圧VGSの和とが等しいことから、下記の式が算出される。上記の式に上記の式を代入すると、下記の式の関係が算出される。上記の式から、電流2乗回路CS1の出力電流IAPC_SQは入力電流ISQ_INの2乗に比例することが理解される。電流2乗回路CS1の入力電流ISQ_INがゼロの場合には、直列接続のトランジスタMP21、MP22にドレイン電流が流れないため、トランジスタMP23のゲート電圧が略電源電圧VDDとなり、トランジスタMP23に基準電流IREFが流れない状態となる。この状態から電流2乗回路CS1に入力電流ISQ_INが供給された時点からトランジスタMP23には基準電流IREFが流れ始めるので、電流2乗回路CS1の電流2乗変換動作に応答遅延が発生する可能性がある。この応答遅延を低減するために、初期電流IINTが電流2乗回路CS1の直列接続のトランジスタMP21、MP22のソースドレイン電流経路と接地電圧GNDとの間に接続される。従って、入力電流ISQ_INとともに数μA程度の電流に設定された初期電流IINTが電流2乗回路CS1の入力端子に流れるので、上記の式は下記の式のようになる。図7に示したように電圧電流変換回路VICと電流2乗回路CS1とを含む制御信号増強回路9の回路ノードCNでは、上記の式のPチャネルMOSトランジスタMP03に流れる電流IAPC_LINと上記の式の電流2乗回路CS1の出力電流IAPC_SQとが加算されて、出力電力制御電流IAPCが生成される。この出力電力制御電流IAPCは、下記の式のようになる。上記の式から、出力電力制御電流IAPCは、出力電力制御電圧VAPCの1乗と2乗とに比例することが理解される。図8は、図7に示したように電圧電流変換回路VICと電流2乗回路CS1とを含む制御信号増強回路9の出力電力制御電流IAPCの出力電力制御電圧VAPCの変化に応答する変化特性を示す図である。図8では、特性L1は線形特性を示している一方、特性L2は上記の式による特性を示している。図8から理解できるように、出力電力制御電圧VAPCが第1所定電圧V0に到達する以前では、出力電力制御電流IAPCはゼロとなって、出力電力制御電圧VAPCが第1所定電圧V0から第2所定電圧V1までの間では出力電力制御電流IAPCは線形特性L1に従って変化して、出力電力制御電圧VAPCが第2所定電圧V1に到達した以降は上記の式による1乗特性と2乗特性の合成特性L2に従って変化するものである。図9は、図1の本発明の実施の形態1によるRF電力増幅器の制御信号増強回路9の他の具体例を示す図である。図9に示す制御信号増強回路9が図7に示した制御信号増強回路9と相違するのは、図9の4個のPチャネルMOSトランジスタMP21、MP22、MP23、MP24が4個のPNPバイポーラトランジスタQP21、QP22、QP23、QP24に置換されていることである。一方、良く知られているように、バイポーラトランジスタのコレクタ電流ICは、飽和電流ISOと電子の電荷量qとボルツマン定数kと絶対温度Tと熱電圧VTとベースエミッタ間電圧VBEとによって、下記の式によって算出される。上記の式を変形することによって、下記の式が算出される。この式より、バイポーラトランジスタのベースエミッタ間電圧VBEは、飽和電流ISO対コレクタ電流ICの比によって決定されることが理解できる。電流2乗回路CS1の4個のバイポーラトランジスタQP21、QP22、QP23、QP24のベースエミッタ間電圧VBEをそれぞれVBE21、VBE22、VBE23、VBE24とし、各トランジスタのトランジスタサイズをn21、n22、n23、n24とする。直列接続のトランジスタQP21、QP22のコレクタ電流が電流2乗回路CS1の入力電流ISQ_INであり、トランジスタQP23のコレクタ電流が基準電流IREFであり、トランジスタQP24のコレクタ電流が電流2乗回路CS1の出力電流IAPC_SQであるので、下記の式が算出される。直列接続のトランジスタQP21、QP22のベースエミッタ間電圧VBEの和とトランジスタQP23、QP24のベースエミッタ間電圧VBEの和とが等しいことから、下記の式が算出される。上記の式に上記の式を代入すると、下記の式の関係が算出される。上記の式から、図9に示す制御信号増強回路9の電流2乗回路CS1の出力電流IAPC_SQは入力電流ISQ_INの2乗に比例することが理解される。図9に示す制御信号増強回路9の動作機能は、図7に示した制御信号増強回路9と全く等価であることが理解される。尚、図7と図9に示した制御信号増強回路9に含まれる電流2乗回路CS1は、トランスリニアと呼ばれ、トランジスタの直列接続を3個に増加することで、3乗に比例する出力電流が得られ、トランジスタの直列接続を4個に増加することで、4乗に比例する出力電流が得られる。図10は、図1に示した本発明の実施の形態1によるRF電力増幅器の多段増幅回路4とバイアス回路8と制御信号増強回路9の構成をより詳細に示す図である。尚、図10では図示されていないが、応答遅延を低減するために、初期電流IINTが電流2乗回路CS1の直列接続のトランジスタMP21、MP22のソースドレイン電流経路と接地電圧GNDとの間に接続される。図10に示すように、RF入力信号Pinは、入力インピーダンス整合回路91を介して多段増幅回路4の初段増幅回路41の入力端子に供給される。初段増幅回路41の初段増幅トランジスタであるソース接地NチャネルMOSトランジスタQA1のドレインは、負荷としてのインダクタを介して、電源電圧VDDに接続されている。第1バイアス回路81の第1バイアストランジスタであるソース接地NチャネルMOSトランジスタQB1のドレインとゲートとは、抵抗RB1を介してNチャネルMOSトランジスタQA1のゲートとカレントミラー接続されている。NチャネルMOSトランジスタQA1のドレインに生成されるRF初段増幅信号は、第1段間インピーダンス整合回路92を介して中間段増幅回路42の入力端子に供給される。中間段増幅回路42の中間段増幅トランジスタであるソース接地NチャネルMOSトランジスタQA2のドレインは、負荷としてのインダクタを介して、電源電圧VDDに接続されている。第2バイアス回路82の第2バイアストランジスタであるソース接地NチャネルMOSトランジスタQB2のドレインとゲートとは、抵抗RB2を介してNチャネルMOSトランジスタQA2のゲートとカレントミラー接続されている。NチャネルMOSトランジスタQA2のドレインに生成されるRF中間段増幅信号は、第2段間インピーダンス整合回路93を介して最終段増幅回路43の入力端子に供給される。最終段増幅回路43の最終段増幅トランジスタであるソース接地NチャネルMOSトランジスタQA3のドレインは、負荷としてのインダクタを介して、電源電圧VDDに接続されている。第3バイアス回路83の第3バイアストランジスタであるソース接地NチャネルMOSトランジスタQB3のドレインとゲートとは、抵抗RB3を介してNチャネルMOSトランジスタQA3のゲートとカレントミラー接続されている。NチャネルMOSトランジスタQA3のドレインからは、出力インピーダンス整合回路94を介して、RF最終段増幅信号Poutが出力される。図10に示したように、制御信号増強回路9の第1回路ノードCN1では、PチャネルMOSトランジスタMP031に流れる電流IAPC_LIN1と電流2乗回路CS1のPチャネルMOSトランジスタMP241に流れる出力電流IAPC_SQ1とが加算され、第1出力電力制御電流IAPC1が生成される。第1出力電力制御電流IAPC1は第1バイアス電流として、第1バイアス回路81の第1バイアストランジスタであるソース接地NチャネルMOSトランジスタQB1のドレインソース電流経路に供給される。制御信号増強回路9の第2回路ノードCN2では、PチャネルMOSトランジスタMP032に流れる電流IAPC_LIN2と電流2乗回路CS1のPチャネルMOSトランジスタMP242に流れる出力電流IAPC_SQ2とが加算され、第2出力電力制御電流IAPC2が生成される。第2出力電力制御電流IAPC2は第2バイアス電流として、第2バイアス回路82の第2バイアストランジスタであるソース接地NチャネルMOSトランジスタQB2のドレインソース電流経路に供給される。制御信号増強回路9の第3回路ノードCN3では、PチャネルMOSトランジスタMP033に流れる電流IAPC_LIN3と電流2乗回路CS1のPチャネルMOSトランジスタMP243に流れる出力電流IAPC_SQ3とが加算され、第3出力電力制御電流IAPC3が生成される。第3出力電力制御電流IAPC3は第3バイアス電流として、第3バイアス回路83の第3バイアストランジスタであるソース接地NチャネルMOSトランジスタQB3のドレインソース電流経路に供給される。更に、制御信号増強回路9から生成される第1と第2と第3出力電力制御電流IAPC1、IAPC2、IAPC3は、上記の式および図8のように出力電力制御電圧VAPCに応答して変化する。その結果、図10に示した本発明の実施の形態1によるRF電力増幅器では、多段増幅回路4の初段増幅回路41と中間段増幅回路42と最終段増幅回路43のアイドリング電流は、第1バイアス回路81と第2バイアス回路82と第3バイアス回路83のバイアス電流によってそれぞれ決定される。このように図10に示した本発明の実施の形態1によるRF電力増幅器によれば、制御利得の低下を補償するための多段増幅回路4の初段増幅回路41と中間段増幅回路42と最終段増幅回路43との各増幅素子のアイドリング電流の変化率が制御信号増強回路9によって共通に決定されるので、半導体チップ面積と製造コストの増大を軽減することが可能となる。図11は、図1に示した本発明の実施の形態1によるRF電力増幅器の多段増幅回路4とバイアス回路8と制御信号増強回路9の他の構成をより詳細に示す図である。尚、図11でも図示されていないが、応答遅延を低減するために、初期電流IINTが電流2乗回路CS1の直列接続のトランジスタMP21、MP22のソースドレイン電流経路と接地電圧GNDとの間に接続される。図11に示すRF電力増幅器が、図10に示したRF電力増幅器と相違するのは、第3バイアス回路83の構成である。すなわち、図11に示したRF電力増幅器の第3バイアス回路83には、2個のソース接地NチャネルMOSトランジスタQB32、QB33と第2電流2乗回路CS2とが追加されている。トランジスタQB32は第3バイアストランジスタであるソース接地NチャネルMOSトランジスタQB3とカレントミラー接続され、トランジスタQB32のドレインソース電流経路は第2電流2乗回路CS2の入力端子と接続されている。第2電流2乗回路CS2の出力端子にはトランジスタQB33のドレインソース電流経路が接続され、トランジスタQB33のドレインとゲートは抵抗RB3を介して最終段増幅回路43の最終段増幅トランジスタであるソース接地NチャネルMOSトランジスタQA3のゲートとカレントミラー接続されている。従って、第2電流2乗回路CS2の2乗特性は第3出力電力制御電流IAPC3を更に2乗変換するので、第2電流2乗回路CS2の出力端子に接続されたトランジスタQB33のバイアス電流と最終段増幅回路43の最終段増幅トランジスタQA3のアドリング電流とは出力電力制御電圧VAPCの変化に応答して急激に変化する。その結果、図11に示した本発明の実施の形態1によるRF電力増幅器の多段増幅回路4によれば、初段増幅回路41と中間段増幅回路42よりも最終段増幅回路43における制御利得の低下の補償動作を更に増強することが可能となる。図12は、図1の本発明の実施の形態1によるRF電力増幅器の制御信号増強回路9の他の具体例を示す図である。図12に示す制御信号増強回路9が図7に示した制御信号増強回路9と相違するのは、2個のNチャネルMOSトランジスタMN21、MN22と2個のPチャネルMOSトランジスタMP31、MP32とが追加されていることである。すなわち、制御信号増強回路9の回路ノードCNに第1カレントミラーの入力トランジスタのNチャネルMOSトランジスタMN21のドレインソース電流経路が接続され、トランジスタMN21のゲートに第1カレントミラーの出力トランジスタのNチャネルMOSトランジスタMN22のゲートが接続されている。更に、第1カレントミラーの出力トランジスタのNチャネルMOSトランジスタMN22のドレインソース電流経路に第2カレントミラーの入力トランジスタMP31のソースドレイン電流経路が接続され、トランジスタMP31のゲートに第2カレントミラーの出力MOSトランジスタMP32のゲートが接続されている。従って、第1カレントミラーのNチャネルMOSトランジスタMN21、MN22のトランジスタサイズ比Nと第2カレントミラーのPチャネルMOSトランジスタMP31、MP32のトランジスタサイズ比Mとによって調整された出力電力制御電流NMIAPCが、図12に示した制御信号増強回路9から生成されるものである。図13は、図1の本発明の実施の形態1によるRF電力増幅器の制御信号増強回路9の他の具体例を示す図である。図13に示す制御信号増強回路9が図7に示した制御信号増強回路9と相違するのは、図7の電流2乗回路CS1が図13の電流3乗回路CBに置換されていることである。すなわち、図13に示したトランスリニアとしての電流3乗回路CBにおいて、3個のPチャネルMOSトランジスタMP21、MP22、MP23が入力側で直列接続される一方、3個のPチャネルMOSトランジスタMP24、MP25、MP26が出力側で従属接続されている。従って、図13に示した制御信号増強回路9の回路ノードCNでは、PチャネルMOSトランジスタMP03に流れる出力電力制御電圧VAPCの1乗特性の電流IAPC_LINとPチャネルMOSトランジスタMP26に流れる出力電力制御電圧VAPCの3乗特性の出力電流IAPC_CBとが加算され、出力電力制御電流IAPCが生成される。[実施の形態2]《制御信号増強回路の他の構成》図14は、本発明の実施の形態2による制御信号増強回路9の他の構成を示す図である。図14に示す本発明の実施の形態2による制御信号増強回路9が、上述した本発明の実施の形態1による制御信号増強回路9と相違するのは、次の点である。すなわち、上述した本発明の実施の形態1による制御信号増強回路9では制御利得の低下の補償動作を実行するためにトランスリニアとして構成された電流2乗回路CS1もしくは電流3乗回路CBを含んでいた。それに対して、図14に示した本発明の実施の形態2による制御信号増強回路9は、制御利得の低下の補償動作を実行するために折れ線回路を含むものである。図14に示すように本発明の実施の形態2による制御信号増強回路9は、抵抗R11A、R11B、R11C、R11D、R12、R13、R14A、R14B、R14C、演算増幅器OP2、OP3、OP4、ダイオードD1、D2、D3、D4によって構成されている。抵抗R11Aの一端に負の第1基準電圧-Vref1が供給され、抵抗R11B、R11Cの共通ノードに誤差増幅器7から出力電力制御電圧VAPCが供給され、抵抗R11Dの一端に負の第2基準電圧-Vref2が供給される。抵抗R11A、R11Bの共通ノードは演算増幅器OP2の反転入力端子に接続され、抵抗R11C、R11Dの共通ノードは演算増幅器OP3の反転入力端子に接続され、演算増幅器OP2の非反転入力端子と演算増幅器OP3の非反転入力端子とは接地電圧GNDに接続される。ダイオードD1のカソードと抵抗R12の一端は演算増幅器OP2の反転入力端子に接続され、ダイオードD1のアノードは演算増幅器OP2の出力端子とダイオードD2のカソードに接続され、抵抗R12の他端はダイオードD2のアノードと接続され第1電圧V1を生成する。ダイオードD3のカソードと抵抗R13の一端は演算増幅器OP3の反転入力端子に接続され、ダイオードD3のアノードは演算増幅器OP3の出力端子とダイオードD4のカソードに接続され、抵抗R13の他端はダイオードD4のアノードと接続され第2電圧V2を生成する。第1電圧V1は抵抗R14Aの一端に供給され、第2電圧V2は抵抗R14Bの一端に供給され、抵抗R14Aの他端と抵抗R14Bの他端は演算増幅器OP4の反転入力端子に接続され、演算増幅器OP4の非反転入力端子は接地電圧GNDに接続される。抵抗R14Cが演算増幅器OP4の反転入力端子と出力端子の間に接続され、演算増幅器OP4の出力端子から第3電圧V3が生成され、第3電圧V3は演算増幅器OP1の反転入力端子に供給される。第3電圧V3は演算増幅器OP1と抵抗R2とPチャネルMOSトランジスタMP01とによって、変換電流IAPC0に変換される。従って、PチャネルMOSトランジスタMP01、MP02のトランジスタサイズ比によって調整された出力電力制御電流IAPCが、図14に示した制御信号増強回路9から生成されるものである。図14には示されていないが、3個の演算増幅器OP2、OP3、OP4に正の電源電圧VDDと負の電源電圧VEEとが供給されることによって、3個の演算増幅器OP2、OP3、OP4は正電圧から負電圧まで変化する入力信号の処理が可能である。抵抗R11Aと抵抗R11Bの抵抗値がともにR11であると想定すると、抵抗R11Aに流れる電流I1と抵抗R11Bに流れる電流I2とは、下記の式と下記の式とでそれぞれ算出される。出力電力制御電圧VAPCと正の第1基準電圧Vref1との間に、VAPC<Vref1の関係が成立する場合には、下記の式で算出される電流I3が演算増幅器OP2の出力端子からダイオードD1を介して反転入力端子に流れるものである。この場合には、抵抗R12には電流が流れないので、抵抗R12の他端とダイオードD2のアノードとの第1電圧V1は、演算増幅器OP2の反転入力端子の接地電圧GNDのゼロボルトとなる。出力電力制御電圧VAPCと正の第1基準電圧Vref1との間に、VAPC>Vref1の関係が成立する場合には、抵抗R11Aに流れる電流I1と抵抗R11Bに流れる電流I2との和の電流に等しい電流I4が抵抗R12に流入するので、電流I4と第1電圧V1とは下記の式と下記の式とでそれぞれ算出される。図15は、図14に示した本発明の実施の形態2による制御信号増強回路9の動作を説明する図である。図15に示すように、VAPC<Vref1の関係が成立する場合には第1電圧V1はゼロボルトとなり、VAPC>Vref1の関係が成立する場合には第1電圧V1は出力電力制御電圧VAPCの増大と比例して減少する。抵抗R11Cと抵抗R11Dの抵抗値がともにR11であると想定すると、抵抗R11Dに流れる電流I5と抵抗R11Cに流れる電流I6とは、下記の式と下記の式とでそれぞれ算出される。出力電力制御電圧VAPCと正の第2基準電圧Vref2との間に、VAPC<Vref2の関係が成立する場合には、下記の式で算出される電流I7が演算増幅器OP3の出力端子からダイオードD3を介して反転入力端子に流れるものである。この場合には、抵抗R13には電流が流れないので、抵抗R13の他端とダイオードD4のアノードとの第2電圧V2は、演算増幅器OP3の反転入力端子の接地電圧GNDのゼロボルトとなる。出力電力制御電圧VAPCと正の第2基準電圧Vref2の間に、VAPC>Vref2の関係が成立する場合には、抵抗R11Dに流れる電流I5と抵抗R11Cに流れる電流I6との和の電流に等しい電流I8が抵抗R13に流入するので、電流I8と第2電圧V2とは、下記の式と下記の式とでそれぞれ算出される。図15に示すように、VAPC<Vref2の関係が成立する場合には第2電圧V2はゼロボルトとなり、VAPC>Vref2の関係が成立する場合には第2電圧V2は出力電力制御電圧VAPCの増大と比例して減少する。図14に示した本発明の実施の形態2による制御信号増強回路9では抵抗R14A、R14B、R14Cと演算増幅器OP4とは反転加算器を構成しているので、抵抗R14AとR14BとR14Cがともに同じ抵抗値であると想定すると、反転加算器の演算増幅器OP4の出力端子にはV3=-の関係の第3電圧V3が生成される。図15には、出力電力制御電圧VAPCの変化に応答する反転加算器の演算増幅器OP4の出力端子の第3電圧V3の変化も示されている。第3電圧V3は演算増幅器OP1と抵抗R2とPチャネルMOSトランジスタMP01、MP02により、出力電力制御電流IAPCに変換される。図16は、図14に示した本発明の実施の形態2による制御信号増強回路9から生成される出力電力制御電流IAPCの特性を説明する図である。図16に示すように、VAPC>Vref1の関係が成立すると出力電力制御電流IAPCは第1の変化率で出力電力制御電圧VAPCの増大に応答して増加して、VAPC>Vref2の関係が成立すると出力電力制御電流IAPCは第1の変化率よりも大きな第2の変化率で出力電力制御電圧VAPCの増大に応答して増加する。実際には、図16に示した変化特性と同様な第1バイアス電流と第2バイアス電流と第3バイアス電流とが、第1バイアス回路の第1バイアストランジスタと第2バイアス回路の第2バイアストランジスタと第3バイアス回路の第3バイアストランジスタにそれぞれ供給される。第1バイアストランジスタは初段増幅回路41の初段増幅トランジスタとカレントミラー接続されて、第2バイアストランジスタは中間段増幅回路42の中間段増幅トランジスタとカレントミラー接続されて、第3バイアストランジスタは最終段増幅回路43の最終段増幅トランジスタとカレントミラー接続されている。以上説明したように図14に示した本発明の実施の形態2による制御信号増強回路9は、制御利得の低下を補償するために多段増幅回路4の初段増幅回路41と中間段増幅回路42と最終段増幅回路43との各増幅素子のアイドリング電流の変化率を共通に決定するので、半導体チップ面積と製造コストの増大を軽減することが可能となる。[実施の形態3]《制御信号増強回路の他の構成》図17は、本発明の実施の形態3による制御信号増強回路9の他の構成を示す図である。図17に示す本発明の実施の形態3による制御信号増強回路9が、図14に示した本発明の実施の形態2による制御信号増強回路9と相違するのは、次の点である。すなわち、上述した図14に示した本発明の実施の形態2による制御信号増強回路9は、制御利得の低下の補償動作を実行するために折れ線回路を含んでいた。それに対して、図17に示した本発明の実施の形態3による制御信号増強回路9は、制御利得の低下の補償動作を実行するためにルックアップテーブル11を含んだものである。図17に示すように本発明の実施の形態3による制御信号増強回路9は、アナログデジタル変換器10と、ルックアップテーブル11と、デジタルアナログ変換器12と、ローパスフィルタ13と、クロックパルス発生器13と、演算増幅器OP1と、抵抗R2と、PチャネルMOSトランジスタMP01、MP02によって構成されている。アナログデジタル変換器10とデジタルアナログ変換器12は、クロックパルス発生器13から生成されるクロックパルスに応答して動作する。アナログデジタル変換器10は、クロックパルスに応答して誤差増幅器7から供給されるアナログ出力電力制御電圧VAPCを第1デジタル信号に変換する。ルックアップテーブル11は適切な入出力非線型特性を有するものであり、この入出力非線型特性に従って第1デジタル信号を第2デジタル信号に変換してデジタルアナログ変換器12に供給する。デジタルアナログ変換器12は、クロックパルスに応答してルックアップテーブル11から供給される第2デジタル信号をアナログ出力信号に変換する。ローパスフィルタ13は、デジタルアナログ変換器12のアナログ出力信号に含まれるクロックノイズ等を低減するものである。このようにローパスフィルタ13によってノイズ等が低減されたデジタルアナログ変換器12のアナログ出力信号は、演算増幅器OP1と抵抗R2とPチャネルMOSトランジスタMP01、MP02により、出力電力制御電流IAPCに変換される。図18は、図17に示した本発明の実施の形態3による制御信号増強回路9から生成される出力電力制御電流IAPCの特性を説明する図である。図18に示すように、ルックアップテーブル11の適切な入出力非線型特性に従って、当初では出力電力制御電流IAPCは第1の変化率で出力電力制御電圧VAPCの増大に応答して増加して、その後出力電力制御電流IAPCは第1の変化率よりも大きな第2の変化率で出力電力制御電圧VAPCの増大に応答して増加する。実際には、図18に示した変化特性と同様な第1バイアス電流と第2バイアス電流と第3バイアス電流とが、第1バイアス回路の第1バイアストランジスタと第2バイアス回路の第2バイアストランジスタと第3バイアス回路の第3バイアストランジスタにそれぞれ供給される。第1バイアストランジスタは初段増幅回路41の初段増幅トランジスタとカレントミラー接続されて、第2バイアストランジスタは中間段増幅回路42の中間段増幅トランジスタとカレントミラー接続されて、第3バイアストランジスタは最終段増幅回路43の最終段増幅トランジスタとカレントミラー接続されている。以上説明したように図17に示した本発明の実施の形態3による制御信号増強回路9は、制御利得の低下を補償するために多段増幅回路4の初段増幅回路41と中間段増幅回路42と最終段増幅回路43との各増幅素子のアイドリング電流の変化率を共通に決定するので、半導体チップ面積と製造コストの増大を軽減することが可能となる。[実施の形態4]《RF電力増幅器の具体的な構成》図19は、本発明の実施の形態4によるRF電力増幅器の具体的な構成を示す図である。図19に示す本発明の実施の形態4によるRF電力増幅器は、GSM方式の通信が可能な携帯電話端末に搭載されるマルチバンド高周波電力モジュールとして構成されている。すなわち、図19に示すマルチバンドRFパワーモジュールは、ハイバンドとローバンドとの複数の送信周波数のRF送信信号を出力可能なものである。従って、図19に示した本発明の実施の形態4によるマルチバンドRFパワーモジュールは、ハイバンドRF信号入力端子1H、ハイバンドRF信号出力端子2H、ハイバンド多段増幅回路4H、ハイバンド電力結合器5H、ハイバンド電力検出器6H、ハイバンドバイアス回路8H、ハイバンドローパスフィルタ16Hにより構成されたハイバンドRF電力増幅器を含んでいる。更に、このマルチバンドRFパワーモジュールは、ローバンドRF信号入力端子1L、ローバンドRF信号出力端子2L、ローバンド多段増幅回路4L、ローバンド電力結合器5L、ローバンド電力検出器6L、ローバンドバイアス回路8L、ローバンドローパスフィルタ16Lにより構成されたローバンドRF電力増幅器を含んでいる。更に、図19に示した本発明の実施の形態4によるマルチバンドRFパワーモジュールは、上述したハイバンドRF電力増幅器とローバンドRF電力増幅器とに共有されるランプ制御端子3、誤差増幅器7、制御信号増強回路9、制御回路15、アンテナスイッチ17、アンテナフィルタ18を含んでいる。アンテナスイッチ17は、アンテナフィルタ18を介して携帯電話端末に搭載されるアンテナANTに接続可能とされている。また、図示はしないが、ハイバンド多段増幅回路4Hとハイバンド電力結合器5Hとの間、およびローバンド多段増幅回路4Lとローバンド電力結合器5Lとの間に、それぞれインピーダンス整合回路を有していてもよい。特に、図19に示した本発明の実施の形態4によるマルチバンドRFパワーモジュールでは、ハイバンドRF電力増幅器とローバンドRF電力増幅器とに共有される誤差増幅器7と制御信号増強回路9とに、上述した本発明の実施の形態1乃至本発明の実施の形態3のいずれかの方式による制御信号増強回路9の増強制御信号VENの非線型特性が使用される。その結果、図19に示した本発明の実施の形態4によるマルチバンドRFパワーモジュールによれば、好適な非線型特性を有する制御信号増強回路9が制御利得の低下を補償することが可能となる。ハイバンドRF電力増幅器のハイバンドRF信号入力端子1Hには、携帯電話端末に搭載されるRF信号処理半導体集積回路の送信信号処理ユニットで生成されるGSM方式のDCS1800とPCS1900のハイバンドRF送信入力信号Pin_HBが供給される。尚、DCSはDigitalCellarSystemの略であり、PCSはPersonalCommunicationSystemの略である。DCS1800の送信周波数は1710MHz~1785MHzで、PCS1900の送信周波数は1850MHz~1910MHzである。ハイバンドRF送信入力信号Pin_HBはハイバンド多段増幅回路4Hの初段増幅回路41Hと中間段増幅回路42Hと最終段増幅回路43Hによって逐次増幅されて、最終段増幅回路43Hの増幅出力信号はハイバンド電力結合器5Hの主線路とハイバンドローパスフィルタ16Hを介してハイバンドRF信号出力端子2HからハイバンドRF出力信号Pout_HBとして出力される。ハイバンド電力結合器5Hの主線路と電磁気的かつ静電容量的に結合されたハイバンド電力結合器5Hの副線路には、ハイバンドRF出力信号Pout_HBの一部が伝達される。その結果、ハイバンド電力結合器5Hの副線路に入力端子が接続されたハイバンド電力検出器6Hは、ハイバンドRF出力信号Pout_HBの信号レベルに比例するハイバンド電力検出電圧VDET_HBを生成して誤差増幅器7の第1の入力端子に供給する。ランプアップとランプダウンとのためにランプ制御端子3を介して誤差増幅器7の第3の入力端子に供給されるランプ電圧VRAMPは、RF信号処理半導体集積回路に内蔵のランプD/A変換器のアナログ出力端子から生成される。ランプアップとランプダウンとのためのデジタルランプデータはベースバンド信号処理LSIの内部で生成され、ベースバンド信号処理LSIからデジタルインターフェースを介してデジタルランプデータがRF信号処理半導体集積回路に内蔵のランプD/A変換器のデジタル入力端子に供給される。誤差増幅器7は第1の入力端子のハイバンド電力検出電圧VDET_HBと第3の入力端子のランプ電圧VRAMPの差を検出して、その差に比例する出力電力制御電圧VAPCを生成して制御信号増強回路9の入力端子に供給する。制御信号増強回路9は、誤差増幅器7から生成される出力電力制御電圧VAPCに応答して増強制御信号VENを生成してハイバンドバイアス回路8Hの第1バイアス回路81Hと第2バイアス回路82Hと第3バイアス回路83Hとに供給する。ローバンドRF電力増幅器のローバンドRF信号入力端子1Lには、携帯電話端末に搭載されるRF信号処理半導体集積回路の送信信号処理ユニットで生成されるGSM方式のGSM850とGSM900とのローバンドRF送信入力信号Pin_LBが供給される。尚、GSM850の送信周波数は824MHz~849MHzで、GSM900の送信周波数は880MHz~915MHzである。ローバンドRF送信入力信号Pin_LBはローバンド多段増幅回路4Lの初段増幅回路41Lと中間段増幅回路42Lと最終段増幅回路43Lによって逐次増幅されて、最終段増幅回路43Lの増幅出力信号はローバンド電力結合器5Lの主線路とローバンドローパスフィルタ16Lを介してローバンドRF信号出力端子2LからローバンドRF出力信号Pout_LBとして出力される。ローバンド電力結合器5Lの主線路と電磁気的かつ静電容量的に結合されたローバンド電力結合器5Lの副線路には、ローバンドRF出力信号Pout_LBの一部が伝達される。その結果、ローバンド電力結合器5Lの副線路に入力端子が接続されたローバンド電力検出器6Lは、ローバンドRF出力信号Pout_LBの信号レベルに比例するローバンド電力検出電圧VDET_LBを生成して誤差増幅器7の第2の入力端子に供給する。ランプアップとランプダウンとのためにランプ制御端子3を介して誤差増幅器7の第3の入力端子に供給されるランプ電圧VRAMPは、RF信号処理半導体集積回路に内蔵のランプD/A変換器のアナログ出力端子から生成される。ランプアップとランプダウンとのためのデジタルランプデータはベースバンド信号処理LSIの内部で生成され、ベースバンド信号処理LSIからデジタルインターフェースを介してデジタルランプデータがRF信号処理半導体集積回路に内蔵のランプD/A変換器のデジタル入力端子に供給される。誤差増幅器7は第2の入力端子のローバンド電力検出電圧VDET_LBと第3の入力端子のランプ電圧VRAMPの差を検出して、その差に比例する出力電力制御電圧VAPCを生成して制御信号増強回路9の入力端子に供給する。制御信号増強回路9は、誤差増幅器7から生成される出力電力制御電圧VAPCに応答して増強制御信号VENを生成してローバンドバイアス回路8Lの第1バイアス回路81Lと第2バイアス回路82Lと第3バイアス回路83Lとに供給する。更にハイバンドRF電力増幅器とローバンドRF電力増幅器とに共有される制御回路15は、受信送信スイッチ信号Rx/Tx_SWとハイバンドローバンドスイッチ信号HB/LB_SWに応答する。その結果、共有の制御回路15は、ハイバンド多段増幅回路4Hとローバンド多段増幅回路4Lとの動作スイッチと、ハイバンド電力検出器6Hとローバンド電力検出器6Lと誤差増幅器7との動作スイッチとを実行するとともに、誤差増幅器7と制御信号増強回路9の特性をハイバンドとローバンドで調整することも可能とされている。[実施の形態5]《送信システムの構成》図20は、本発明の実施の形態5によるRF電力増幅器を使用した送信システムの構成を示す図である。図20に示す本発明の実施の形態5による送信システムが、上述した本発明の実施の形態1乃至本発明の実施の形態3と相違するのは、誤差増幅器7と制御信号増強回路9とがRFパワーモジュールHPAとして構成されRF電力増幅器の内部に配置されるのではなくRF信号処理半導体集積回路の内部に配置されたことである。図20に示した本発明の実施の形態5による送信システムは、WCDMA方式、EDGE方式、LTE方式、HSUPA方式の通信方式を可能とするものである。尚、WCDMA方式は、1.25MHzまたは5MHzの広い周波数帯域を使用した周波数分割デュプレッスの符号分割多重アクセスの無線インターフェースを採用するものである。また、EDGE方式はEnhancedDataRatesforGSMEvolutionの略であり、GPRSを拡張したパケット通信規格である。更に、LTE方式はLongTermEvolutionの略であり、HSUPA方式はEULとも呼ばれるHighSpeedUplinkPacketAccessの略である。図20に示した本発明の実施の形態5による送信システムは、これらの通信方式をサポートするために、RF電力増幅器の多段増幅回路4のRF信号入力端子1に供給されるRF入力信号Pinの信号振幅を制御する可変利得増幅器19をRF信号処理半導体集積回路の内部に具備している。従って、図20の送信システムのRF信号処理半導体集積回路は、誤差増幅器7と制御信号増強回路9と可変利得増幅器19とを具備している。可変利得増幅器19の入力端子には、RF信号処理半導体集積回路の送信信号処理ユニットで生成されるRF送信入力信号RFinが供給される。従って、図20の送信システムでは、制御信号増強回路9は誤差増幅器7から生成される出力電力制御電圧VAPCに応答して生成する増強制御信号VENを上述した本発明の実施の形態1乃至本発明の実施の形態3のようにバイアス回路8の第1バイアス回路81と第2バイアス回路82と第3バイアス回路83とに供給するのではなく、可変利得増幅器19に供給することによって可変利得増幅器19の可変利得を制御するものである。その結果、RF電力増幅器の多段増幅回路4の初段増幅回路41に第1バイアス回路81から供給される第1バイアス電圧VGB1と中間段増幅回路42に第2バイアス回路82から供給される第2バイアス電圧VGB2と最終段増幅回路43に第3バイアス回路83から供給される第3バイアス電圧VGB3は、それぞれ固定バイアス電圧となっている。従って、初段増幅回路41と中間段増幅回路42と最終段増幅回路43とを含むRF電力増幅器の多段増幅回路4は、固定利得の線形増幅器として動作する。《可変利得増幅器の構成》図21は、図20に示した本発明の実施の形態5による送信システムのRF信号処理半導体集積回路の可変利得増幅器19の構成を示す図である。図21に示した可変利得増幅器19のコアは、6個のNチャネルMOSトランジスタMN1931~MN1936を含む利得セルGCによって構成される。トランジスタMN1931のソースとトランジスタMN1932のソースは抵抗R1925、R1926を介して差動接続され、抵抗R1925、R1926の共通接続ノードは抵抗R1924を介して接地電圧GNDに接続されている。トランジスタMN1931のゲートとトランジスタMN1932のゲートにバイアス電圧VBIASが供給され、トランジスタMN1931のゲートに容量Cinを介してRF送信入力信号RFinが供給される。トランジスタMN1931のドレインにトランジスタMN1933のソースとトランジスタMN1934のソースとが差動接続され、トランジスタMN1932のドレインにトランジスタMN1935のソースとトランジスタMN1936のソースとが差動接続される。トランジスタMN1934のゲートとトランジスタMN1935のゲートとにゲート電圧VGが供給され、トランジスタMN1933のゲートとトランジスタMN1936のゲートとに利得制御電圧VCNTLが供給される。トランジスタMN1934のドレインとトランジスタMN1935のドレインは直接電源電圧VDDに接続され、トランジスタMN1933のドレインは抵抗R1928を介して電源電圧VDDに接続され、トランジスタMN1936のドレインは抵抗R1929を介して電源電圧VDDに接続されている。抵抗R1928、R1929の利得セルGCの差動出力信号は、PチャネルMOSトランジスタMP1930、MP1931と抵抗R1930、R1931によって構成された差動増幅器DAを介してRF入力信号Pinとして出力される。利得制御電圧VCNTLは、制御信号増強回路9から生成される増強制御信号VENが供給される制御回路CCから生成される。増強制御信号VENは抵抗R1921、R1922を介してソースフォロワ接続のPチャネルMOSトランジスタMP1900のゲートに供給され、MOSトランジスタMP1900のソースは抵抗R1923を介して電源電圧VDDに接続されて利得制御電圧VCNTLが生成される。増強制御信号VENが低電圧レベルの場合には、制御回路CCでは、トランジスタMP1900のソースの利得制御電圧VCNTLは低電圧レベルとなり、抵抗R1928、R1929の利得セルGCの差動出力信号の信号振幅は最小の状態となる。それとは反対に、増強制御信号VENが高電圧レベルの場合には、制御回路CCでは、トランジスタMP1900のソースの利得制御電圧VCNTLは高電圧レベルとなり、抵抗R1928、R1929の利得セルGCの差動出力信号の信号振幅は最大の状態となる。一方、図20の送信システムにおいて、誤差増幅器7から生成される出力電力制御電圧VAPCが制御信号増強回路9を介することなく可変利得増幅器19の利得制御端子に直接供給される場合を想定する。この場合には、図21に示す可変利得増幅器19では、制御回路CCの入力端子には、制御信号増強回路9から生成される増強制御信号VENではなく、誤差増幅器7から生成される出力電力制御電圧VAPCが供給されるものである。出力電力制御電圧VAPCが高電圧レベルとなると、制御回路CCでは、トランジスタMP1900のソースの利得制御電圧VCNTLは高電圧レベルとなり、抵抗R1928、R1929の利得セルGCの差動出力信号の信号振幅は最大の状態となる。その結果、可変利得増幅器19の出力信号としてのRF入力信号Pinは、最大出力の状態となる。従って、可変利得増幅器19の利得制御端子に出力電力制御電圧VAPCを直接供給する場合には、可変利得増幅器19が最大出力の状態に近づくと、制御利得が低下すると言う問題がある。この制御利得の低下を補償するために、出力電力制御電圧VAPCの変化に対して非線型特性を有する増強制御信号VENを生成する制御信号増強回路9が、図20の送信システムで誤差増幅器7の出力端子と可変利得増幅器19の利得制御端子の間に接続される。従って、図21に示したように、可変利得増幅器19の制御回路CCの入力端子には、制御信号増強回路9から生成される増強制御信号VENが供給されるものである。その結果、最大出力の状態の付近での可変利得増幅器19の制御利得の低下は、制御信号増強回路9から生成される増強制御信号VENの好適な非線型特性によって補償されるものである。尚、図20の送信システムにおいて、制御信号増強回路9には上述した本発明の実施の形態1乃至本発明の実施の形態3のいずれかの方式による制御信号増強回路9とその増強制御信号VENの非線型特性とを使用することが可能である。尚、冒頭では説明しなかったが、RF電力増幅器の多段増幅回路4の初段増幅回路41の初段増幅MOSトランジスタと中間段増幅回路42の中間段増幅MOSトランジスタと最終段増幅回路43の最終段増幅MOSトランジスタには、LD型と呼ばれる高周波増幅と高出力増幅とに適したMOSトランジスタが使用されたものである。尚、LDは、LaterallyDiffusedの略である。以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、図19に示した本発明の実施の形態4によるRFパワーモジュールでは、ハイバンド電力結合器5Hとローバンド電力結合器5Lとは、方向性結合器を使用したものであった。それ以外の電力検出方法としては、カレントセンス型電力検出方法を採用することも可能である。カレントセンス型電力検出方法は、電力増幅器の出力トランジスタと並列に素子サイズの小さな検出トランジスタを接続して、出力トランジスタのACDC動作電流に比例する小さな検出ACDC動作電流を検出トランジスタに流すことによって電力を検出するものである。更にRF電力増幅器の多段増幅回路4の初段増幅回路41の初段増幅素子と中間段増幅回路42の中間段増幅素子と最終段増幅回路43の最終段増幅素子とには、LD型NチャネルMOSトランジスタ以外にも、ヘテロ接合バイポーラトランジスタやGaAsやInP等の化合物半導体を使用したMESFETやHEMTのNチャネル電界効果トランジスタを使用することも可能である。