絶縁層と、前記絶縁層内に配設された第1半導体素子及び第2半導体素子と、前記絶縁層よりも高い熱伝導度を有し、前記絶縁層を介して前記第1半導体素子及び前記第2半導体素子を囲繞する枠と、前記絶縁層の上方に配設され、前記第1半導体素子及び前記第2半導体素子に電気的に接続された導電部を有する配線層とを含むことを特徴とする半導体装置。前記第1半導体素子及び前記第2半導体素子はそれぞれ、前記絶縁層から露出する第1電極パッド及び第2電極パッドを有し、前記導電部は、前記第1電極パッド及び前記第2電極パッドに電気的に接続されていることを特徴とする請求項1に記載の半導体装置。前記配線層は、前記導電部を含む領域を囲繞し、前記枠に接続された枠部を有することを特徴とする請求項1又は2に記載の半導体装置。前記絶縁層の前記配線層の配設面側と反対の面側に配設され、前記絶縁層よりも高い熱伝導度を有し、前記枠に接続された層を含むことを特徴とする請求項1乃至3のいずれかに記載の半導体装置。絶縁層と、前記絶縁層の第1領域内に配設された第1半導体素子及び第2半導体素子と、前記絶縁層内に配設され、前記絶縁層よりも高い熱伝導度を有し、前記第1領域の前記絶縁層を介して前記第1半導体素子及び前記第2半導体素子を囲繞する第1枠とを含む基板を形成する工程と、前記基板の上方に、前記第1半導体素子及び前記第2半導体素子に電気的に接続された第1導電部を有する配線層を形成する工程と、前記配線層及び前記基板を、前記第1領域の前記絶縁層が前記第1枠の少なくとも一部で囲繞されるように、切断する工程とを含むことを特徴とする半導体装置の製造方法。形成される前記基板は、前記絶縁層の第2領域内に配設された第3半導体素子及び第4半導体素子と、前記絶縁層内に配設され、前記絶縁層よりも高い熱伝導度を有し、前記第2領域の前記絶縁層を介して前記第3半導体素子及び前記第4半導体素子を囲繞する第2枠とを更に有し、形成される前記配線層は、前記第3半導体素子及び前記第4半導体素子に電気的に接続された第2導電部を更に有し、前記配線層及び前記基板を切断する工程は、前記配線層及び前記基板を、前記第1枠と前記第2枠の間の位置で、前記第1領域の前記絶縁層が前記第1枠の少なくとも一部で囲繞され、且つ前記第2領域の前記絶縁層が前記第2枠の少なくとも一部で囲繞されるように、切断する工程を含むことを特徴とする請求項5に記載の半導体装置の製造方法。前記基板を形成する工程は、支持体上に前記第1枠及び前記第2枠を配置する工程と、前記第1枠内に前記第1半導体素子及び前記第2半導体素子を配置する工程と、前記第2枠内に前記第3半導体素子及び前記第4半導体素子を配置する工程と、前記支持体上に前記絶縁層を形成し、前記第1枠及び前記第2枠、並びに前記第1半導体素子、前記第2半導体素子、前記第3半導体素子及び前記第4半導体素子を、前記絶縁層に埋め込む工程と、前記絶縁層から前記支持体を剥離する工程とを含むことを特徴とする請求項6に記載の半導体装置の製造方法。前記基板を形成する工程は、前記支持体上に、前記第1枠と前記第2枠の間を通るように第3枠を延在させて配置する工程を含むことを特徴とする請求項7に記載の半導体装置の製造方法。前記基板を形成する工程は、前記支持体上に、前記第1枠及び前記第2枠を含む領域を囲繞するように第4枠を延在させて配置する工程を含むことを特徴とする請求項7又は8に記載の半導体装置の製造方法。前記第1枠と前記第2枠とが一体であることを特徴とする請求項7に記載の半導体装置の製造方法。絶縁層と、前記絶縁層内に配設された第1半導体素子及び第2半導体素子と、前記絶縁層よりも高い熱伝導度を有し、前記絶縁層を介して前記第1半導体素子及び前記第2半導体素子を囲繞する枠と、前記絶縁層の上方に配設され、前記第1半導体素子及び前記第2半導体素子に電気的に接続された導電部を有する配線層とを含む半導体装置と、前記半導体装置の前記配線層側に配設され、前記第1半導体素子及び前記第2半導体素子と前記配線層を用いて電気的に接続された電子部品とを含む電子装置。上記のようなMCP形態の半導体装置では、例えば、樹脂等の絶縁層内に複数の半導体チップが設けられる。そして、そのような絶縁層の上に、複数の半導体チップに電気的に接続された配線等を含む配線層が設けられる。しかし、このようなMCP形態の半導体装置では、複数の半導体チップが樹脂等の絶縁層内に設けられることで、それらの半導体チップの動作時に発生する熱が装置外に充分に放熱されないことが起こり得る。一定の放熱性が確保できない場合には、半導体チップの誤動作や破損が発生する等、半導体装置の信頼性が損なわれる可能性がある。本発明の一観点によれば、絶縁層と、前記絶縁層内に配設された第1半導体素子及び第2半導体素子と、前記絶縁層よりも高い熱伝導度を有し、前記絶縁層を介して前記第1半導体素子及び前記第2半導体素子を囲繞する枠と、前記絶縁層の上方に配設され、前記第1半導体素子及び前記第2半導体素子に電気的に接続された導電部を有する配線層とを含む半導体装置が提供される。更に、このような半導体装置を電子部品に実装した電子装置が提供される。尚、絶縁層内には、3個以上の半導体素子が配設され、枠で囲繞されてもよい。その場合、配線層の導電部は、それら3個以上の半導体素子に電気的に接続されるようにすることができる。また、本発明の一観点によれば、絶縁層と、前記絶縁層の第1領域内に配設された第1半導体素子及び第2半導体素子と、前記絶縁層内に配設され、前記絶縁層よりも高い熱伝導度を有し、前記第1領域の前記絶縁層を介して前記第1半導体素子及び前記第2半導体素子を囲繞する第1枠とを含む基板を形成する工程と、前記基板の上方に、前記第1半導体素子及び前記第2半導体素子に電気的に接続された第1導電部を有する配線層を形成する工程と、前記配線層及び前記基板を、前記第1領域の前記絶縁層が前記第1枠の少なくとも一部で囲繞されるように、切断する工程とを含む半導体装置の製造方法が提供される。開示の技術によれば、絶縁層内に設けられた複数の半導体素子の周りに、その絶縁層よりも高い熱伝導度を有する枠が設けられ、放熱性に優れた信頼性の高い半導体装置が実現可能になる。まず、第1の実施の形態について説明する。図1は半導体装置の構成例を示す図である。図1には、半導体装置の一例の断面を模式的に図示している。図1に示す半導体装置MCP10は、チップ内蔵基板基板20、及びチップ内蔵基板20上に設けられた配線層30を有する。チップ内蔵基板20は、樹脂絶縁層21、半導体チップ半導体素子22、半導体チップ半導体素子23及び枠24を含む。チップ内蔵基板20の一方の面には放熱層25が設けられる。配線層30は、導電部31、絶縁部32、枠部33及び保護膜34を含む。チップ内蔵基板20の樹脂21には、例えば、エポキシ樹脂が用いられる。尚、樹脂21には、エポキシ樹脂のほか、フェノール樹脂、メラミン樹脂、ポリウレタン樹脂、ポリイミド樹脂等の材料が用いられてもよい。また、樹脂21には、シリカ等の非導電性のフィラーが含まれてもよい。半導体チップ22及び半導体チップ23は、樹脂21内に並設される。半導体チップ22及び半導体チップ23は、それらの間に樹脂21が介在するように、即ち一定の間隔を設けて、樹脂21内に並設される。半導体チップ22は、端子電極パッド22aここでは一例として2つを図示を備える。半導体チップ22の電極パッド22aは、樹脂21の一方の面表面21aから露出する。半導体チップ23は、端子電極パッド23aここでは一例として2つを図示を備える。半導体チップ23の電極パッド23aは、半導体チップ22の電極パッド22aと同様に、樹脂21の表面21aから露出する。枠24は、樹脂21内に設けられた半導体チップ22及び半導体チップ23の周りを囲繞するように設けられる。枠24は、半導体チップ22との間、及び半導体チップ23との間に樹脂21が介在するように、半導体チップ22及び半導体チップ23の周りに設けられる。枠24には、樹脂21よりも高い熱伝導度を有する材料、或いは樹脂21よりも高い熱伝導度と耐湿性を兼ね備えた材料が用いられる。枠24の材料には、例えば、銅Cu等の金属、シリコンSi等の半導体、ポリシリコン、化合物半導体が用いられる。このほか、枠24の材料には、例えば、炭化シリコンSiC、窒化シリコンSiN、酸化シリコンSiO、酸窒化シリコンSiON、ダイヤモンドライクカーボン、酸化アルミニウムAlO、窒化アルミニウムAlNが用いられる。枠24には、これらの材料のうち、単一種の材料が用いられても、複数種の材料が組み合わされて用いられてもよい。放熱層25は、チップ内蔵基板20の、半導体チップ22の電極パッド22a及び半導体チップ23の電極パッド23aが露出する樹脂21の表面21aと反対の面裏面21b側に、枠24に接続されて設けられる。放熱層25には、枠24と同様、樹脂21よりも高い熱伝導度を有する材料、或いは樹脂21よりも高い熱伝導度と耐湿性を兼ね備えた材料が用いられる。放熱層25には、例えば、金属、Si、ポリシリコン、化合物半導体、SiC、SiN、SiO、SiON、ダイヤモンドライクカーボン、AlO、AlN等が用いられる。このようなチップ内蔵基板20の上に設けられる配線層30の導電部31は、ポリイミドやSiO等の絶縁部32内に設けられた、所定の形状、配置のビア31a及び配線31bを含む。導電部31には、Cu等の材料が用いられる。導電部31は、半導体チップ22の電極パッド22a及び半導体チップ23の電極パッド23aに電気的に接続される。枠部33は、導電部31が含まれる領域を囲繞するように、配線層30の外周縁部に、チップ内蔵基板20の枠24に接続されて設けられる。枠部33には、例えば、導電部31と同じ材料例えばCuが用いられる。また、枠部33には、一定の熱伝導度例えば樹脂21や絶縁部32よりも高い熱伝導度を有する材料、或いは一定の熱伝導度と耐湿性を兼ね備えた材料が用いられてもよい。枠部33は、例えば、配線層30の形成時に、導電部31と共に、或いは導電部31の形成後に、形成される。保護膜34は、配線層30の表面に設けられる。保護膜34からは、半導体装置10の外部接続パッド31cとして機能する、導電部31の一部が露出する。例えば、半導体装置10は、外部接続パッド31cに設けられる半田ボール等のバンプを介して、回路基板等、他の電子部品に実装される。上記のように、半導体装置10では、樹脂21内に設けられた半導体チップ22及び半導体チップ23を囲繞するように枠24が設けられる。更に、この半導体装置10では、枠24に接続されるように放熱層25が設けられる。枠24及び放熱層25には、樹脂21よりも高い熱伝導度を有する材料が用いられる。そのため、半導体チップ22及び半導体チップ23の動作時に発生した熱は、樹脂21から枠24及び放熱層25に伝熱され、枠24及び放熱層25から半導体装置10の外部へと効率的に放熱される。半導体チップ22及び半導体チップ23から発生した熱は、このような枠24及び放熱層25を設けずに半導体チップ22及び半導体チップ23が樹脂21で封止されただけの構造とした場合に比べて、より効率的に外部へと放熱されるようになる。更に、枠24及び放熱層25には、樹脂21内に設けられた半導体チップ22及び半導体チップ23に水分が浸入するのを抑制する層耐湿層としての機能を持たせることができる。このような機能を有する枠24及び放熱層25をチップ内蔵基板20に設けることで、半導体装置10の耐湿性を向上させることが可能になる。また、半導体装置10では、配線層30の外周縁部に枠部33を設け、この枠部33をチップ内蔵基板20の枠24に接続するように設ける。これにより、枠24に伝わった熱が更に配線層30の枠部33に効率的に伝熱されて外部に放熱される。そのため、上記のようにチップ内蔵基板20に枠24及び放熱層25を設けると共に、配線層30にこのような枠部33を設けることで、それを設けない場合に比べて、より一層の放熱性の向上が図られる。更に、この枠部33には、配線層30への、或いは配線層30からチップ内蔵基板20への水分の浸入を抑制する耐湿層としての機能を持たせることができる。上記のようにチップ内蔵基板20に枠24及び放熱層25を設けると共に、配線層30にこのような機能を有する枠部33を設けることで、それを設けない場合に比べて、より一層の耐湿性の向上が図られる。尚、半導体装置の構成は、上記の例に限定されるものではない。図2は半導体装置の別の構成例を示す図である。例えば、図2Aに示す半導体装置10aのように、樹脂21内に設けられた半導体チップ22及び半導体チップ23を囲繞する枠24を設け、上記した放熱層25及び枠部33を設けないようにしてもよい。このような構造とした場合でも、枠24を設けることで、一定の放熱性向上効果を得ることが可能であり、更に、露出する樹脂21の面積を減らし、一定の耐湿性向上効果を得ることが可能になる。また、図2Bに示す半導体装置10bのように、枠24及び枠部33を設け、上記した放熱層25を設けないようにしてもよい。このような構造とした場合でも、枠24及び枠部33を設けることで、一定の放熱性向上効果を得ることが可能であり、更に、露出する樹脂21及び絶縁部32の面積を減らし、一定の耐湿性向上効果を得ることが可能である。また、図2Cに示す半導体装置10cのように、枠24及び放熱層25を設け、上記した枠部33を設けないようにしてもよい。このような構造とした場合でも、枠24及び放熱層25を設けることで、一定の放熱性向上効果を得ることが可能であり、更に、露出する樹脂21の面積を減らし、一定の耐湿性向上効果を得ることが可能である。また、図2Dに示す半導体装置10dのように、放熱層25を、半導体チップ22及び半導体チップ23との間に樹脂21が介在するように設けてもよい。このような構造とした場合でも、半導体チップ22及び半導体チップ23から発生した熱を、樹脂21を介して放熱層25に伝熱させ、放熱層25から外部に放熱させることが可能である。尚、以上の説明では、樹脂21内に2つの半導体チップ22及び半導体チップ23が設けられた半導体装置10等を例示したが、樹脂21内に設ける半導体チップの個数は上記の例に限定されるものではない。また、以上の説明では、樹脂21内に同じ高さ背面位置或いは厚さの半導体チップ22及び半導体チップ23が設けられる場合を例示したが、樹脂21内に設けられる半導体チップは、必ずしも同じ高さであることを要しない。このように樹脂21内に異なる高さの半導体チップが設けられる場合、放熱層25は、例えば、一の半導体チップに直接接触し、他の半導体チップとの間に樹脂21が介在される構造となり得る。また、以上の説明では、樹脂21内に半導体チップ22及び半導体チップ23が設けられる場合を例示したが、樹脂21内には、半導体チップのほか、チップコンデンサ等の受動部品、その他の電子部品が設けられてもよい。また、チップ内蔵基板20の枠24と配線層30の枠部33を共に設ける場合には、必ずしもそれらの幅が一致していることを要しない。枠24と枠部33の幅が異なる場合でも、それらを接続して設けることにより、枠24及び枠部33を共に設けた時の上記のような放熱性、耐湿性の向上効果を得ることが可能である。また、以上の説明では、チップ内蔵基板20の枠24と配線層30の枠部33を共に設ける場合、それらを共に外部に露出する構造としたが、枠24の外側に樹脂21が設けられてもよく、枠部33の外側に絶縁部32が設けられてもよい。このような構造とした場合でも、一定の放熱性、耐湿性の向上効果を得ることが可能である。また、図1及び図2に示した配線層30の導電部31のパターンは一例であって、図1及び図2の例に限定されるものではない。導電部31は、樹脂21内に設けられる半導体チップ、電子部品の形態、配置等に応じたパターンとされる。続いて、半導体装置の形成方法の例を、第2及び第3の実施の形態として説明する。まず、第2の実施の形態について説明する。第2の実施の形態に係る半導体装置形成方法の各工程の説明図を図3~図11に示す。以下、各工程について順に説明する。尚、ここでは、1つの半導体装置に2つの半導体チップが含まれる構造を例に、その形成方法を説明する。図3は第2の実施の形態に係る支持体準備工程の説明図である。図3には、準備する支持基板の要部断面の一例を模式的に図示している。半導体装置形成においては、まず、図3に示すような、支持基板51上に接着剤52を設けた支持体50を準備する。支持基板51は、以降の工程でウェーハプロセスと同じ製造機器が使用できるように、半導体チップを製造する時に用いるSiウェーハと同一形状のものとすることが好ましい。例えば、支持基板51には、直径8インチ約200mm、1mm厚のガラス基板が用いられる。接着剤52には、熱感応性の接着剤、例えば、熱可塑性の樹脂が用いられる。このような接着剤52を支持基板51上に塗布し、図3に示したような支持体50を得る。図4及び図5は第2の実施の形態に係る枠及び半導体チップの配置工程の説明図である。図4には、枠及び半導体チップを配置した状態の要部断面の一例を模式的に図示している。図5には、枠及び半導体チップを配置した状態の平面の一例を模式的に図示している。支持体50を準備した後は、支持体50の接着剤52を設けた面上に、枠24A並びに半導体チップ22及び半導体チップ23を、それぞれ所定の位置に配置する。枠24Aには、各組の半導体チップ22及び半導体チップ23が配置される領域にそれぞれ開口部24Aaが設けられた1枚の板状のものを用いる。例えば、このような板状の枠24Aを支持体50の接着剤52上に配置し、配置した枠24Aの各開口部24Aaに、半導体チップ22及び半導体チップ23を、電極パッド22a及び電極パッド23aを接着剤52側に向けて配置する。半導体チップ22及び半導体チップ23の配置には、例えば、ダイボンダが用いられる。枠24A並びに半導体チップ22及び半導体チップ23は、接着剤52により支持体50上に接着固定される。尚、半導体チップ22及び半導体チップ23には、例えば、縦5mm×横3mm×厚さ0.6mmのサイズのものを用いる。枠24Aには、例えば、縦6mm×横7.5mmの開口部24Aaが設けられた、厚さ0.5mm~0.6mmのCu製のものを用いる。そして、各開口部24Aaに、半導体チップ22及び半導体チップ23を、それらの間の距離を0.5mmとし、半導体チップ22と枠24A開口部24Aaのエッジの距離、及び半導体チップ23と枠24Aの距離も0.5mmとして、配置する。尚、このような半導体チップ22と半導体チップ23の間の距離、並びに枠24Aと半導体チップ22及び半導体チップ23との距離の関係については後述する。このように枠24A並びに半導体チップ22及び半導体チップ23を配置する工程では、配置後に必ずしもそれらの支持体50からの高さが厳密に一致していることを要しない。例えば、図4に示したように、枠24Aよりも半導体チップ22及び半導体チップ23の方が高くなっていてもよい。図6は第2の実施の形態に係る樹脂配設工程の説明図である。図6には、樹脂を配設した状態の要部断面の一例を模式的に図示している。支持体50上に枠24A並びに半導体チップ22及び半導体チップ23を配置して固定した後は、枠24A並びに半導体チップ22及び半導体チップ23を樹脂21により封止する。樹脂21は、例えば、まず支持体50の周りを枠等で囲み、その囲みの中に、支持体50の上方から、半導体チップ22及び半導体チップ23の高さを超える程度に流し込む。樹脂21には、エポキシ樹脂等の熱硬化性樹脂を用いる。樹脂21の流し込みは、空気中で行うことができる。また、樹脂21内のボイドの発生を抑えるために、樹脂21の流し込みを真空中で行うようにしてもよい。樹脂21を流し込んだ後は、熱処理により樹脂21を硬化する。例えば、樹脂21にエポキシ樹脂を用いた場合には、熱処理の温度を180°Cとする。図7は第2の実施の形態に係るバックグラインディング工程の説明図である。図7には、バックグラインディングを行った状態の要部断面の一例を模式的に図示している。樹脂21を支持体50上に流し込み、硬化させた後は、バックグラインディングを行い、樹脂21の形成面側の表面を平坦にする。バックグラインディングの量は、例えば、約100μmとする。バックグラインディングは、樹脂21だけでなく、半導体チップ22及び半導体チップ23も含めて、或いは更に枠24Aも含めて、行うことができる。図7には、バックグラインディング後の樹脂21から、枠24A並びに半導体チップ22及び半導体チップ23が露出するように、少なくとも樹脂21と半導体チップ22及び半導体チップ23のバックグラインディングを行った場合を例示している。尚、このように枠24Aの高さと半導体チップ22及び半導体チップ23の高さとを揃えることが、放熱性及び耐湿性を向上させるうえで、また、樹脂21による応力を緩和するうえで好ましい。ここまでの工程により、支持体50上にチップ内蔵基板樹脂モールド基板20Aが形成される。図8及び図9は第2の実施の形態に係るチップ内蔵基板分離工程の説明図である。図8には、分離されたチップ内蔵基板の要部断面の一例を模式的に図示している。図9には、分離されたチップ内蔵基板の平面の一例を模式的に図示している。所定量のバックグラインディングを行った後は、チップ内蔵基板20Aを、支持体50から分離デボンドする。接着剤52に熱可塑性の樹脂を用いている場合は、その軟化温度以上、例えば160°C~170°Cに加熱し、スライドオフしてチップ内蔵基板20Aを支持体50から分離する。これにより、図8及び図9に示すような、樹脂21の表面21a支持体50と接着されていた面から半導体チップ22の電極パッド22a及び半導体チップ23の電極パッド23aが露出したチップ内蔵基板20Aが得られる。図10は第2の実施の形態に係る配線層及び放熱層の形成工程の説明図である。図10には、配線層及び放熱層を形成した状態の一例の要部断面を模式的に図示している。チップ内蔵基板20Aを支持体50から分離した後は、そのチップ内蔵基板20Aの、樹脂21から電極パッド22a及び電極パッド23aが露出する表面21aに、配線層再配線層30Aを形成する。配線層30Aは、表面21a上への絶縁膜及び導電膜の形成、フォトリソグラフィ技術を用いたパターニングにより、絶縁部32内に導電部31及び枠部33を形成し、更に、最表面に外部接続パッド31cを残して保護膜34を形成することで得られる。尚、絶縁部32絶縁膜の形成には、例えばその材料にポリイミド樹脂等の有機材料を用いる場合であれば、塗布法を用いることができ、SiO等の無機材料を用いる場合であればCVDChemicalVaporDeposition法を用いることができる。また、導電部31導電膜及び枠部33導電膜の形成には、例えばその材料にCu等の金属材料を用いる場合であれば、スパッタ法、CVD法、めっき法等を用いることができる。支持体50から分離したチップ内蔵基板20Aの裏面21bには、放熱層25Aを形成する。放熱層25Aは、その材料に応じて、スパッタ法、CVD法、めっき法等を用いて形成する。尚、放熱層25Aの形成は、配線層30Aの形成後に行っても、配線層30Aの形成前に行ってもよい。図11は第2の実施の形態に係るダイシング工程の説明図である。図11には、ダイシングを行った状態の要部断面の一例を模式的に図示している。配線層30A及び放熱層25Aの形成後は、ダイシングソーを用い、配線層30A、チップ内蔵基板20A及び放熱層25Aを、所定の位置で切断し、個々の半導体装置10MCPに個片化する。個片化の際には、上記した1枚板の枠24Aが切断されて各半導体装置10内に半導体チップ22及び半導体チップ23を囲繞する枠24が残るように、ダイシングソーによる切断を行う。これにより、図11に示すような、枠24枠24A及び放熱層25放熱層25Aを含むチップ内蔵基板20チップ内蔵基板20Aの上に、枠部33を含む配線層30配線層30Aが形成された、個々の半導体装置10が得られる。このようにして得られた半導体装置10では、枠24、放熱層25及び枠部33を設けずに形成された半導体装置と比較して、放熱効率で15の向上が確認され、高温高湿信頼性試験で20の歩留まり向上が確認された。尚、第2の実施の形態として述べた以上の工程において、図6に示したように枠24A並びに半導体チップ22及び半導体チップ23を配置した支持体50上に樹脂21を流し込んだ後には、スキージ等を用いて余分な樹脂21を除去するようにしてもよい。例えば、スキージを図6に示す半導体チップ22及び半導体チップ23の高さに合わせ、支持体50に対して平行移動させて、半導体チップ22及び半導体チップ23よりも上にある余分な樹脂21を除去する。即ち、スキージの平行移動により、半導体チップ22及び半導体チップ23よりも上にある余分な樹脂21を、支持体50上から外に押し出し、除去する。また、半導体チップ22及び半導体チップ23並びに枠24Aの高さを予め揃えている場合には、半導体チップ22及び半導体チップ23並びに枠24Aよりも上にある余分な樹脂21を除去する。半導体チップ22及び半導体チップ23よりも枠24Aを高くしている場合には、枠24Aよりも上にある余分な樹脂21を除去する。これらの場合は、異なる開口部24Aa内に流し込まれた樹脂21同士が分離されるようになる。このようにして余分な樹脂21を除去した後、上記同様、所定温度で熱処理を行い、樹脂21を硬化させる。また、半導体チップ22及び半導体チップ23並びに枠24Aの高さを予め揃えている場合には、上記のようにスキージ等を用いて余分な樹脂21を除去し、図7で述べたようなバックグラインディング工程を省略してもよい。半導体チップ22及び半導体チップ23よりも枠24Aが高い場合で、半導体チップ22及び半導体チップ23の背面に樹脂21を残す場合も同様に、枠24Aよりも上の余分な樹脂21を除去し、図7で述べたようなバックグラインディング工程を省略してもよい。また、樹脂21を流し込む際は、支持体50上の全体に流し込む方法のほか、枠24Aの各開口部24Aaにそれぞれディスペンサ等を用いて樹脂21を流し込む方法を用いることもできる。以上のような工程により、枠24、更に放熱層25及び枠部33を備えることで高い放熱性、耐湿性を示す半導体装置10が形成される。ところで、この半導体装置10のようにチップ内蔵基板20に枠24を設けない半導体装置MCPは、例えば次のような流れで形成される。即ち、接着剤が塗布された支持体に、複数の半導体チップをそれらの電極パッド面を接着剤側に向けて配置し、例えば全体の半導体チップを囲う枠を設けてその枠の中に樹脂を流し込む。流し込んだ樹脂を硬化した後に、複数の半導体チップの電極パッド面側に配線層再配線層を形成するため、チップ内蔵基板を支持体から分離する。これにより、例えば図12及び図13に示すような、樹脂201内に半導体チップ202及び半導体チップ203が設けられたチップ内蔵基板200を得る。但し、このようにチップ内蔵基板200を支持体から分離する際には、その前の樹脂201の硬化収縮によって生じた応力により、支持体から分離したチップ内蔵基板200に、図12に矢印で示したような反りや収縮が発生する場合がある。また、その後の配線層形成再配線工程では、絶縁膜、導電膜の形成に加熱処理が行われる場合があるが、その場合、半導体チップ202及び半導体チップ203と樹脂201との熱膨張率の違いから、同様にチップ内蔵基板200に反りや収縮が発生し得る。更に、半導体チップ202と半導体チップ203の間にある樹脂201と、半導体チップ202及び半導体チップ203の周囲にある樹脂201の量の違いに起因した応力の影響で、図14に示すように、樹脂201内の半導体チップ202及び半導体チップ203が傾く場合がある。尚、図14には、樹脂201の量の違いに起因した応力の程度を矢印で模式的に示している。再配線層の形成にはフォトリソグラフィ技術を用いるが、チップ内蔵基板200に反り、半導体チップ202及び半導体チップ203の傾きがあると、チップ内蔵基板200上に投影される配線等のパターンがぼやけ、高精度のパターニングが困難となる場合がある。特に半導体チップ202及び半導体チップ203の傾きは、それらの間を電気的に接続する配線チップ間配線を形成するうえで、大きな妨げとなる。チップ内蔵基板200のハンドリングに真空吸着方式を採用している場合には、チップ内蔵基板200に反りが生じていると吸着不良が発生し、ハンドリング中にチップ内蔵基板200を落下させてしまうことも起こり得る。チップ内蔵基板200の収縮も、6インチ~12インチある基板では大きな値となり、フォトマスクとの位置合わせが困難となる場合がある。これに対し、上記の半導体装置10では、その形成に用いるチップ内蔵基板20Aの樹脂21内に、半導体チップ22及び半導体チップ23のほか、枠24Aを設け、その枠24Aの開口部24Aaにそれぞれ、半導体チップ22及び半導体チップ23を配置する。このようにチップ内蔵基板20Aの樹脂21内に枠24Aが設けられることで、樹脂21の量が減り、更に、枠24が樹脂21による応力に抗してチップ内蔵基板20Aの形状を維持する役割を果たす。それにより、チップ内蔵基板20Aの反り、半導体チップ22及び半導体チップ23の傾きが効果的に抑制されるようになる。その結果、チップ内蔵基板20A上に形成する配線層再配線層30の導電部31を高精度にパターニングすることが可能になる。上記のチップ内蔵基板20Aによれば、高精度にパターニングされた導電部31等を備えた配線層30を有し、放熱性及び耐湿性に優れた半導体装置10を実現することが可能になる。尚、上記のチップ内蔵基板20Aのように枠24Aを設ける場合には、半導体チップ22及び半導体チップ23を、例えば次の図15のようにして開口部24Aa内に配置することが好ましい。図15は半導体チップの配置例を示す図である。図15には、チップ内蔵基板20Aの一組の半導体チップ22及び半導体チップ23と、その周囲の樹脂21及び枠24Aの一部を含む領域の平面を模式的に図示している。半導体チップ22及び半導体チップ23は、図15のように、半導体チップ22と半導体チップ23の間の距離、半導体チップ22と枠24Aの間の距離、及び半導体チップ23と枠24Aの間の距離が、いずれも等しい距離dとなるように配置することが好ましい。或いは、それらの距離が同等又は近い値となるように、半導体チップ22及び半導体チップ23並びに枠24Aを配置する。このような配置とすることで、半導体チップ22と半導体チップ23の間、半導体チップ22と枠24Aの間、及び半導体チップ23と枠24Aの間に存在する樹脂21によって生じる応力或いは応力の不均衡が緩和されるようになる。その結果、樹脂21に起因した半導体チップ22及び半導体チップ23の傾きを、一層効果的に抑制することが可能になる。尚、枠24Aの開口部24Aaに3つ以上の半導体チップを配置する場合も同様に、各半導体チップ間の距離、各半導体チップと枠24Aの間の距離を適切に調整することで、上記のような応力緩和、半導体チップの傾きを抑制することが可能である。以上のようにして形成される半導体装置10は、外部接続パッド31cを用いて、回路基板等、他の電子部品に実装することができる。図16は電子装置の構成例を示す図である。図16には、電子装置の一例の断面を模式的に図示している。図16に示す電子装置100は、電子部品120、及び電子部品120に実装された半導体装置10を有する。電子部品120としては、回路基板のほか、他のMCP等が適用可能である。半導体装置10は、その保護膜34から露出するように設けた外部接続パッド31cに、バンプ外部接続端子、例えば半田ボール110が設けられ、その半田ボール110を介して、電子部品120に設けた所定の接続パッド121に電気的に接続される。高精度に形成された配線層30を有し、放熱性及び耐湿性に優れた半導体装置10を備える電子装置100が実現される。次に、第3の実施の形態について説明する。第3の実施の形態に係る半導体装置形成方法の各工程の説明図を図17~図24に示す。以下、各工程について順に説明する。尚、ここでは、1つの半導体装置に2つの半導体チップが含まれる構造を例に、その形成方法を説明する。図17及び図18は第3の実施の形態に係る枠及び半導体チップの配置工程の説明図である。図17には、枠及び半導体チップを配置した状態の要部断面の一例を模式的に図示している。図18には、枠及び半導体チップを配置した状態の平面の一例を模式的に図示している。まず、上記図3と同様に、支持基板51上に接着剤52を設けた支持体50を準備する。支持体50を準備した後、支持体50の接着剤52を設けた面上に、枠24B及び枠24C、並びに半導体チップ22及び半導体チップ23を、それぞれ所定の位置に配置する。枠24Bは、各組の半導体チップ22及び半導体チップ23につき1つずつ用意され、一組の半導体チップ22及び半導体チップ23が内側に配置される開口部24Baを有する。枠24Bは、主に、後述するチップ内蔵基板20Bの形成時に半導体チップ22及び半導体チップ23が傾くのを抑制する機能、並びにダイシング後に得られる各半導体装置10の放熱性及び耐湿性を向上させる機能を有する。枠24Cは、各組の半導体チップ22及び半導体チップ23とそれを囲繞する枠24Bが内側に配置される開口部24Caを有する格子状になっている。枠24Cは、主に、後述するチップ内蔵基板20Bの形成時にそのチップ内蔵基板20Bに反りが生じるのを抑制する機能を有する。例えば、これらの枠24B及び枠24Cを支持体50の接着剤52上に配置し、枠24Bの各開口部24Baに、半導体チップ22及び半導体チップ23を電極パッド22a及び電極パッド23aを接着剤52側に向けて配置する。枠24B及び枠24C、並びに半導体チップ22及び半導体チップ23は、接着剤52により支持体50上に接着固定される。尚、半導体チップ22及び半導体チップ23には、例えば、縦5mm×横3mm×厚さ0.6mmのサイズのものを用いる。枠24Bには、例えば、縦10mm×横11.5mm×厚さ0.5mm~0.6mmの外形サイズで、縦6mm×横7.5mmの開口部24Baが設けられた、Cu製のものを用いる。枠24Cには、例えば、縦12mm×横13.5mmの開口部24Caが設けられた、厚さ0.5mm~0.6mmのCu製のものを用いる。このような枠24Cの各開口部24Caの内側に、枠24Cから2mmの間隔を空けて枠24Bを配置する。そして、その枠24Bの各開口部24Baの内側に、半導体チップ22及び半導体チップ23を、それらの間の距離を0.5mmとし、半導体チップ22と枠24Bの距離、及び半導体チップ23と枠24Bの距離も0.5mmとして、配置する。枠24Bと半導体チップ22及び半導体チップ23とを、このような配置とすることにより、後述するチップ内蔵基板20Bの形成時に半導体チップ22及び半導体チップ23が樹脂21により生じる応力で傾くのを効果的に抑制することが可能になる。半導体チップ22及び半導体チップ23の配置には、例えば、ダイボンダを用いる。ここで、支持体50上に枠24B及び枠24Cを先に配置し、配置した枠24B及び枠24Cの位置情報に基づいて半導体チップ22及び半導体チップ23を配置するようにすれば、半導体チップ22及び半導体チップ23の配置精度を向上させることができる。枠24B及び枠24C、並びに半導体チップ22及び半導体チップ23を配置する工程では、必ずしもそれらの高さが厳密に一致していることを要しない。例えば、図17に示したように、枠24B及び枠24Cよりも半導体チップ22及び半導体チップ23の方が高くなっていてもよい。図19は第3の実施の形態に係る樹脂配設工程の説明図である。図19には、樹脂を配設した状態の要部断面の一例を模式的に図示している。支持体50上に枠24B及び枠24C、並びに半導体チップ22及び半導体チップ23を配置して固定した後は、枠24B及び枠24C、並びに半導体チップ22及び半導体チップ23を樹脂21により封止する。樹脂21は、例えば、まず支持体50の周りを枠等で囲み、その囲みの中に、支持体50の上方から、半導体チップ22及び半導体チップ23の高さを超える程度に流し込む。樹脂21の流し込みは、空気中又は真空中で行う。樹脂21には、エポキシ樹脂等を用いる。樹脂21を流し込んだ後は、熱処理により樹脂21を硬化する。図20は第3の実施の形態に係るバックグラインディング工程の説明図である。図20には、バックグラインディングを行った状態の要部断面の一例を模式的に図示している。樹脂21を支持体50上に流し込み、硬化させた後は、バックグラインディングを行い、樹脂21の形成面側の表面を平坦にする。バックグラインディングの量は、例えば、約100μmとする。バックグラインディングは、樹脂21だけでなく、半導体チップ22及び半導体チップ23を含めて、或いは更に枠24B及び枠24Cも含めて、行うことができる。図20には、樹脂21から、枠24B、枠24C、半導体チップ22及び半導体チップ23が露出するように、少なくとも樹脂21と半導体チップ22及び半導体チップ23のバックグラインディングを行った場合を例示している。尚、このように枠24B及び枠24Cの高さと半導体チップ22及び半導体チップ23の高とを揃えることが、放熱性及び耐湿性を向上させるうえで、また、樹脂21による応力を緩和するうえで好ましい。ここまでの工程により、支持体50上にチップ内蔵基板樹脂モールド基板20Bが形成される。図21及び図22は第3の実施の形態に係るチップ内蔵基板分離工程の説明図である。図21には、分離されたチップ内蔵基板の要部断面の一例を模式的に図示している。図22には、分離されたチップ内蔵基板の平面の一例を模式的に図示している。所定量のバックグラインディングを行った後は、チップ内蔵基板20Bを、支持体50から分離する。接着剤52に熱可塑性の樹脂を用いている場合は、その軟化温度以上に加熱し、スライドオフしてチップ内蔵基板20Bを支持体50から分離する。これにより、図21及び図22に示すような、樹脂21の表面21aから半導体チップ22の電極パッド22a及び半導体チップ23の電極パッド23aが露出したチップ内蔵基板20Bが得られる。チップ内蔵基板20Bは、枠24Bと共に、格子状の枠24Cが設けられていることで、そのチップ内蔵基板20Bの反りの発生が効果的に抑制される。一例として、支持体50から分離された、直径8インチ約200mmのチップ内蔵基板20Bの反りは、約3μmであった。一方、樹脂21内に枠24B及び枠24Cを設けずに同様の流れで形成したチップ内蔵基板の反りは、約200μmであった。樹脂21内に枠24B及び枠24Cを設けることにより、支持体50からの分離後に得られるチップ内蔵基板20Bの反りを効果的に抑制することができる。図23は第3の実施の形態に係る配線層及び放熱層の形成工程の説明図である。図23には、配線層及び放熱層を形成した状態の一例の要部断面を模式的に図示している。チップ内蔵基板20Bを支持体50から分離した後は、そのチップ内蔵基板20Bの、樹脂21から電極パッド22a及び電極パッド23aが露出する表面21aに、配線層再配線層30Aを形成する。配線層30Aは、表面21a上への絶縁膜及び導電膜の形成、フォトリソグラフィ技術を用いたパターニングにより、絶縁部32内に導電部31及び枠部33を形成し、最表面に外部接続パッド31cを残して保護膜34を形成して得られる。支持体50から分離したチップ内蔵基板20Bの裏面21bには、放熱層25Aを形成する。尚、放熱層25Aの形成は、配線層30Aの形成後に行っても、配線層30Aの形成前に行ってもよい。チップ内蔵基板20Bでは、樹脂21内に枠24B及び枠24Cが設けられることで、チップ内蔵基板20Bの反り、半導体チップ22及び半導体チップ23の傾きが効果的に抑制される。ここで、チップ内蔵基板20Bでは、その配線層30Aに3μm以下といった比較的微細なチップ間配線を形成することができることを確認した。一方、樹脂21内に枠24B及び枠24Cを設けずに同様の流れで形成したチップ内蔵基板では、半導体チップ22及び半導体チップ23の傾きによる露光障害が発生し、10μm未満のチップ間配線を形成することができなかった。樹脂21内に枠24B及び枠24Cを設けることにより、絶縁部32内に高精度にパターニングされた導電部31等を備える配線層30Aが形成されたチップ内蔵基板20Bを得ることができる。図24は第3の実施の形態に係るダイシング工程の説明図である。図24には、ダイシングを行った状態の要部断面の一例を模式的に図示している。配線層30A及び放熱層25Aの形成後は、ダイシングソーを用い、配線層30A、チップ内蔵基板20B及び放熱層25Aを、所定の位置で切断し、個々の半導体装置10MCPに個片化する。個片化の際には、上記した枠24Bが、各半導体装置10内に半導体チップ22及び半導体チップ23を囲繞する枠24として残るように、ダイシングソーによる切断を行う。これにより、図24に示すような、枠24枠24B及び放熱層25放熱層25Aを含むチップ内蔵基板20チップ内蔵基板20Bの上に、枠部33を含む配線層30配線層30Aが形成された、個々の半導体装置10が得られる。このようにして得られた半導体装置10では、枠24、放熱層25及び枠部33を設けずに形成された半導体装置と比較して、放熱効率で15の向上が確認され、高温高湿信頼性試験で20の歩留まり向上が確認された。また、半導体装置10において、枠24、放熱層25を形成し、枠部33を設けずに半導体装置を形成した場合は、枠24、放熱層25及び枠部33をいずれも設けずに形成された半導体装置と比較して、放熱効率で15の向上が確認され、高温高湿信頼性試験で8の歩留まり向上が確認された。尚、第3の実施の形態として述べた以上の工程において、図19に示したように枠24B及び枠24C、並びに半導体チップ22及び半導体チップ23を配置した支持体50上に樹脂21を流し込んだ後、スキージ等を用いて余分な樹脂21を除去してもよい。例えば、スキージを用いて半導体チップ22及び半導体チップ23よりも上にある余分な樹脂21を除去することができる。このほか、枠24B及び枠24C、並びに半導体チップ22及び半導体チップ23の高さを予め揃えている場合には、それらの上にある余分な樹脂21を除去することができる。枠24B及び枠24Cを半導体チップ22及び半導体チップ23よりも高くしている場合には、枠24B及び枠24Cよりも上にある余分な樹脂21を除去することができる。また、枠24B及び枠24C、並びに半導体チップ22及び半導体チップ23の高さを予め揃えている場合には、上記のようにスキージ等を用いて余分な樹脂21を除去し、バックグラインディング工程図20を省略してもよい。半導体チップ22及び半導体チップ23よりも枠24B及び枠24Cが高い場合で、半導体チップ22及び半導体チップ23の背面に樹脂21を残す場合は、枠24B及び枠24Cよりも上の樹脂21を除去し、バックグラインディング工程図20を省略してもよい。また、樹脂21を流し込む際は、支持体50上の全体に流し込む方法のほか、枠24Bの各開口部24Ba、枠24Cの各開口部24Caに、ディスペンサ等を用いてそれぞれ樹脂21を流し込む方法を用いることもできる。以上のような工程により、高精度にパターニングされた導電部31等を備えた配線層30を有するチップ内蔵基板20Bを実現することが可能になる。更に、そのようなチップ内蔵基板20Bを用いることで、高精度に形成された配線層30を有し、放熱性及び耐湿性に優れた半導体装置10を実現することが可能になる。尚、上記の例では、チップ内蔵基板20Bの樹脂21内に、主にチップ内蔵基板20Bの反りを抑制する枠24Cとして、格子状のものを用いたが、枠24Cの形状は、このような格子状のものには限定されない。図25~図28は第3の実施の形態に係る枠の別例を示す図である。図25~図28には、枠を設けたチップ内蔵基板の例の平面を模式的に図示している。チップ内蔵基板20Bの樹脂21内に設ける枠24Cとしては、図25に示すように、並行に延びる一対の枠補強部材を、中央に並設された枠24Bを挟むように、縦方向及び横方向にそれぞれ配置したものを用いることができる。このような枠24Cを用いた場合にも、チップ内蔵基板20Bの反りを抑制することができる。また、図26に示すように、全ての枠24Bを囲繞するように最外周の枠24Bの外側に沿って配置した枠24Cとすることもできる。また、図27に示すように、全ての枠24Bを囲繞するようにチップ内蔵基板20Bの縁部に沿って周状に配置した枠24Cとすることもできる。このような枠24Cを用いた場合にも、チップ内蔵基板20Bの反りを抑制することができる。また、図28に示すように、チップ内蔵基板20Bの中央に並設された枠24Bの間で、チップ内蔵基板20Bの中心を通るように縦方向及び横方向にそれぞれ配置した枠24Cとすることもできる。このような枠24Cを用いた場合にも、チップ内蔵基板20Bの反りを抑制することができる。尚、図25~図28に示した枠24Cは、1枚のチップ内蔵基板20Bに、単独で用いることができるほか、組み合わせて用いることもできる。以上説明した実施の形態に関し、更に以下の付記を開示する。付記1絶縁層と、前記絶縁層内に配設された第1半導体素子及び第2半導体素子と、前記絶縁層よりも高い熱伝導度を有し、前記絶縁層を介して前記第1半導体素子及び前記第2半導体素子を囲繞する枠と、前記絶縁層の上方に配設され、前記第1半導体素子及び前記第2半導体素子に電気的に接続された導電部を有する配線層とを含むことを特徴とする半導体装置。付記2前記第1半導体素子及び前記第2半導体素子はそれぞれ、前記絶縁層から露出する第1電極パッド及び第2電極パッドを有し、前記導電部は、前記第1電極パッド及び前記第2電極パッドに電気的に接続されていることを特徴とする付記1に記載の半導体装置。付記3前記配線層は、前記導電部を含む領域を囲繞し、前記枠に接続された枠部を有することを特徴とする付記1又は2に記載の半導体装置。付記4前記絶縁層の前記配線層の配設面側と反対の面側に配設され、前記絶縁層よりも高い熱伝導度を有し、前記枠に接続された層を含むことを特徴とする付記1乃至3のいずれかに記載の半導体装置。付記5前記層は、前記第1半導体素子及び前記第2半導体素子の少なくとも一方と接していることを特徴とする付記4に記載の半導体装置。付記6前記第1半導体素子及び前記第2半導体素子と前記枠との距離は、前記第1半導体素子と前記第2半導体素子の間の距離に等しいことを特徴とする付記1乃至5のいずれかに記載の半導体装置。付記7絶縁層と、前記絶縁層の第1領域内に配設された第1半導体素子及び第2半導体素子と、前記絶縁層内に配設され、前記絶縁層よりも高い熱伝導度を有し、前記第1領域の前記絶縁層を介して前記第1半導体素子及び前記第2半導体素子を囲繞する第1枠とを含む基板を形成する工程と、前記基板の上方に、前記第1半導体素子及び前記第2半導体素子に電気的に接続された第1導電部を有する配線層を形成する工程と、前記配線層及び前記基板を、前記第1領域の前記絶縁層が前記第1枠の少なくとも一部で囲繞されるように、切断する工程とを含むことを特徴とする半導体装置の製造方法。付記8形成される前記基板は、前記絶縁層の第2領域内に配設された第3半導体素子及び第4半導体素子と、前記絶縁層内に配設され、前記絶縁層よりも高い熱伝導度を有し、前記第2領域の前記絶縁層を介して前記第3半導体素子及び前記第4半導体素子を囲繞する第2枠とを更に有し、形成される前記配線層は、前記第3半導体素子及び前記第4半導体素子に電気的に接続された第2導電部を更に有し、前記配線層及び前記基板を切断する工程は、前記配線層及び前記基板を、前記第1枠と前記第2枠の間の位置で、前記第1領域の前記絶縁層が前記第1枠の少なくとも一部で囲繞され、且つ前記第2領域の前記絶縁層が前記第2枠の少なくとも一部で囲繞されるように、切断する工程を含むことを特徴とする付記7に記載の半導体装置の製造方法。付記9前記基板を形成する工程は、支持体上に前記第1枠及び前記第2枠を配置する工程と、前記第1枠内に前記第1半導体素子及び前記第2半導体素子を配置する工程と、前記第2枠内に前記第3半導体素子及び前記第4半導体素子を配置する工程と、前記支持体上に前記絶縁層を形成し、前記第1枠及び前記第2枠、並びに前記第1半導体素子、前記第2半導体素子、前記第3半導体素子及び前記第4半導体素子を、前記絶縁層に埋め込む工程と、前記絶縁層から前記支持体を剥離する工程とを含むことを特徴とする付記8に記載の半導体装置の製造方法。付記10前記基板を形成する工程は、前記支持体上に、前記第1枠と前記第2枠の間を通るように第3枠を延在させて配置する工程を含むことを特徴とする付記9に記載の半導体装置の製造方法。付記11前記基板を形成する工程は、前記支持体上に、前記第1枠及び前記第2枠を含む領域を囲繞するように第4枠を延在させて配置する工程を含むことを特徴とする付記9又は10に記載の半導体装置の製造方法。付記12前記第1枠と前記第2枠とが一体であることを特徴とする付記9に記載の半導体装置の製造方法。付記13前記第1半導体素子及び前記第2半導体素子はそれぞれ、前記絶縁層から露出する第1電極パッド及び第2電極パッドを有し、前記第1導電部は、前記第1電極パッド及び前記第2電極パッドに電気的に接続され、前記第3半導体素子及び前記第4半導体素子はそれぞれ、前記絶縁層から露出する第3電極パッド及び第4電極パッドを有し、前記第2導電部は、前記第3電極パッド及び前記第4電極パッドに電気的に接続されていることを特徴とする付記8乃至12のいずれかに記載の半導体装置の製造方法。付記14前記配線層を形成する工程は、前記第1導電部を含む領域を囲繞し前記第1枠に接続された第1枠部、及び前記第2導電部を含む領域を囲繞し前記第2枠に接続された第2枠部を形成する工程を含むことを特徴とする付記8乃至13のいずれかに記載の半導体装置の製造方法。付記15前記基板を形成する工程後に、前記絶縁層の前記配線層の形成面と反対の面側に、前記絶縁層よりも高い熱伝導度を有し、前記第1枠及び前記第2枠に接続された層を形成する工程を含むことを特徴とする付記8乃至14のいずれかに記載の半導体装置の製造方法。付記16絶縁層と、前記絶縁層の第1領域内に配設された第1半導体素子及び第2半導体素子と、前記絶縁層内に配設され、前記絶縁層よりも高い熱伝導度を有し、前記第1領域の前記絶縁層を介して前記第1半導体素子及び前記第2半導体素子を囲繞する第1枠と、前記絶縁層の第2領域内に配設された第3半導体素子及び第4半導体素子と、前記絶縁層内に配設され、前記絶縁層よりも高い熱伝導度を有し、前記第2領域の前記絶縁層を介して前記第3半導体素子及び前記第4半導体素子を囲繞する第2枠とを含むことを特徴とする基板。付記17前記絶縁層内に配設され、前記第1枠と前記第2枠の間を通って延在された第3枠を含むことを特徴とする付記16に記載の基板。付記18前記絶縁層内に配設され、前記第1枠及び前記第2枠を含む領域を囲繞するように延在された第4枠を含むことを特徴とする付記16又は17に記載の基板。付記19前記第1枠と前記第2枠とが一体であることを特徴とする付記16に記載の基板。付記20絶縁層と、前記絶縁層内に配設された第1半導体素子及び第2半導体素子と、前記絶縁層よりも高い熱伝導度を有し、前記絶縁層を介して前記第1半導体素子及び前記第2半導体素子を囲繞する枠と、前記絶縁層の上方に配設され、前記第1半導体素子及び前記第2半導体素子に電気的に接続された導電部を有する配線層とを含む半導体装置と、前記半導体装置の前記配線層側に配設され、前記第1半導体素子及び前記第2半導体素子と前記配線層を用いて電気的に接続された電子部品とを含む電子装置。