"入力信号の周波数変換を行い、変換後信号を出力する複数の周波数変換部と、前記複数の周波数変換部それぞれが出力する前記変換後信号を合成し、合成信号を出力する出力部とを備え、前記複数の周波数変換部は、1チップの半導体チップに形成されており、前記複数の周波数変換部それぞれは、互いに別々の周波数帯域の変換後信号への周波数変換を行う信号処理装置。前記周波数変換部は、所定の周波数帯域の信号を前記入力信号として周波数変換を行い、前記所定の周波数帯域よりも高い周波数帯域の変換後信号を出力する請求項1に記載の信号処理装置。前記半導体チップには、前記変換後信号を合成し、前記合成信号を出力する合成部が、さらに形成されている請求項2に記載の信号処理装置。前記合成部は、前記複数の周波数変換部それぞれの出力の接続線を接続する接続点である請求項3に記載の信号処理装置。前記周波数変換部は、前記変換後信号を増幅するアンプを有し、前記アンプは、入力側、及び、出力側のうちの、少なくとも出力側に、インダクタンス負荷を有する請求項4に記載の信号処理装置。前記半導体チップには、パラレルデータをシリアルデータに変換する複数のPS変換部が、さらに形成されており、1つの前記周波数変換部は、1つの前記PS変換部が出力するベースバンドの信号である前記シリアルデータの周波数変換を行う請求項2に記載の信号処理装置。前記合成信号は、無線で送信される請求項2に記載の信号処理装置。前記合成信号は、誘電体導波路を介して送信される請求項7に記載の信号処理装置。前記周波数変換部は、ベースバンドの信号を、30GHz以上の周波数帯域の前記変換後信号に変換する周波数変換を行う請求項2に記載の信号処理装置。入力信号の周波数変換を行い、変換後信号を出力する複数の周波数変換部と、前記複数の周波数変換部それぞれが出力する前記変換後信号を合成し、合成信号を出力する出力部とを備え、前記複数の周波数変換部は、1チップの半導体チップに形成されており、前記複数の周波数変換部それぞれは、互いに別々の周波数帯域の変換後信号への周波数変換を行う信号処理装置の前記周波数変換部が、入力信号の周波数変換を行い、変換後信号を出力し、前記複数の周波数変換部それぞれが出力する前記変換後信号を合成し、合成信号を出力する信号処理方法。入力信号の周波数変換を行うことにより得られる変換後信号の周波数変換を行い、前記入力信号を出力する複数の周波数変換部を備え、前記複数の周波数変換部は、1チップの半導体チップに形成されており、前記複数の周波数変換部それぞれは、互いに別々の周波数帯域の変換後信号の周波数変換を行い、前記複数の周波数変換部それぞれに、異なる周波数帯域の複数の変換後信号が合成された合成信号のうちの、少なくとも、その周波数変換部が周波数変換を行う対象の周波数帯域の変換後信号を分配する信号処理装置。前記周波数変換部は、所定の周波数帯域よりも高い周波数帯域の信号である変換後信号の周波数変換を行い、前記所定の周波数帯域の信号を出力する信号処理装置。前記半導体チップには、前記複数の周波数変換部それぞれに、少なくとも、その周波数変換部が周波数変換を行う対象の周波数帯域の変換後信号を分配する分配部が、さらに形成されている請求項12に記載の信号処理装置。前記分配部は、前記複数の周波数変換部それぞれの入力の接続線を接続する接続点である請求項13に記載の信号処理装置。前記周波数変換部は、その周波数変換部に入力される信号を増幅するアンプを有し、前記アンプは、入力側、及び、出力側のうちの、少なくとも入力側に、インダクタンス負荷を有する請求項14に記載の信号処理装置。前記半導体チップには、シリアルデータをパラレルデータに変換する複数のSP変換部が、さらに形成されており、1つの前記周波数変換部は、その周波数変換部が周波数変換を行う対象の周波数帯域の変換後信号を、ベースバンドの信号である前記シリアルデータに周波数変換し、1つの前記SP変換部に供給する請求項12に記載の信号処理装置。前記合成信号は、無線で送信されてくる請求項12に記載の信号処理装置。前記合成信号は、誘電体導波路を介して送信されてくる請求項17に記載の信号処理装置。前記周波数変換部は、30GHz以上の周波数帯域の変換後信号を、ベースバンドの信号に変換する周波数変換を行う請求項12に記載の信号処理装置。入力信号の周波数変換を行うことにより得られる変換後信号の周波数変換を行い、前記入力信号を出力する複数の周波数変換部を備え、前記複数の周波数変換部は、1チップの半導体チップに形成されており、前記複数の周波数変換部それぞれは、互いに別々の周波数帯域の変換後信号の周波数変換を行い、前記複数の周波数変換部それぞれに、異なる周波数帯域の複数の変換後信号が合成された合成信号のうちの、少なくとも、その周波数変換部が周波数変換を行う対象の周波数帯域の変換後信号を分配する信号処理装置が、前記複数の周波数変換部それぞれに、異なる周波数帯域の複数の変換後信号が合成された合成信号のうちの、少なくとも、その周波数変換部が周波数変換を行う対象の周波数帯域の変換後信号を分配し、前記周波数変換部が、変換後信号の周波数変換を行い、前記入力信号を出力する信号処理方法。入力信号の周波数変換を行い、変換後信号を出力する複数の第1の周波数変換部と、前記変換後信号の周波数変換を行い、前記入力信号を出力する複数の第2の周波数変換部とを備え、前記複数の第1の周波数変換部、及び、前記複数の第2の周波数変換部は、1チップの半導体チップに形成されており、前記複数の第1の周波数変換部それぞれは、互いに別々の周波数帯域の変換後信号への周波数変換を行い、前記複数の第1の周波数変換部それぞれが出力する前記変換後信号を合成し、合成信号を出力する一方、前記複数の第2の周波数変換部それぞれは、互いに別々の周波数帯域の変換後信号の周波数変換を行い、前記複数の周波数変換部それぞれに、他の半導体チップからの合成信号のうちの、少なくとも、その周波数変換部が周波数変換を行う対象の周波数帯域の変換後信号を分配する信号処理装置。以上のように、SERDESでは、消費電力に起因して、高レートのデータの伝送高速なデータ伝送を行うことが困難なことがあり、また、SERDES以外の半導体チップでも、同様に、消費電力に起因して、高速なデータ伝送を行うことが困難なことがある。本技術は、このような状況に鑑みてなされたものであり、高速なデータ伝送を、容易に行うことができるようにするものである。本技術の第1の側面の信号処理装置は、入力信号の周波数変換を行い、変換後信号を出力する複数の周波数変換部が形成された1チップの半導体チップであり、前記複数の周波数変換部それぞれは、互いに別々の周波数帯域の変換後信号への周波数変換を行い、前記複数の周波数変換部それぞれが出力する前記変換後信号を合成し、合成信号を出力する信号処理装置である。本技術の第1の側面の信号処理方法は、入力信号の周波数変換を行い、変換後信号を出力する複数の周波数変換部が形成された1チップの半導体チップである信号処理装置の前記複数の周波数変換部それぞれが、互いに別々の周波数帯域の変換後信号への周波数変換を行い、前記複数の周波数変換部それぞれが出力する前記変換後信号を合成し、合成信号を出力する信号処理方法である。以上のような第1の側面においては、入力信号の周波数変換を行い、変換後信号を出力する複数の周波数変換部が形成された1チップの半導体チップである信号処理装置の前記複数の周波数変換部それぞれにおいて、互いに別々の周波数帯域の変換後信号への周波数変換が行われる。そして、前記複数の周波数変換部それぞれが出力する前記変換後信号が合成されて、合成信号が出力される。本技術の第2の側面の信号処理装置は、入力信号の周波数変換を行うことにより得られる変換後信号の周波数変換を行い、前記入力信号を出力する複数の周波数変換部が形成された1チップの半導体チップであり、前記複数の周波数変換部それぞれは、互いに別々の周波数帯域の変換後信号の周波数変換を行い、前記複数の周波数変換部それぞれに、異なる周波数帯域の複数の変換後信号が合成された合成信号のうちの、少なくとも、その周波数変換部が周波数変換を行う対象の周波数帯域の変換後信号を分配する信号処理装置である。本技術の第2の側面の信号処理方法は、入力信号の周波数変換を行うことにより得られる変換後信号の周波数変換を行い、前記入力信号を出力する複数の周波数変換部が形成された1チップの半導体チップである信号処理装置の前記複数の周波数変換部それぞれが、互いに別々の周波数帯域の変換後信号の周波数変換を行い、前記複数の周波数変換部それぞれに、異なる周波数帯域の複数の変換後信号が合成された合成信号のうちの、少なくとも、その周波数変換部が周波数変換を行う対象の周波数帯域の変換後信号を分配する信号処理方法である。以上のような第2の側面においては、入力信号の周波数変換を行うことにより得られる変換後信号の周波数変換を行い、前記入力信号を出力する複数の周波数変換部が形成された1チップの半導体チップである信号処理装置の前記複数の周波数変換部それぞれにおいて、互いに別々の周波数帯域の変換後信号の周波数変換が行われる。この場合において、前記複数の周波数変換部それぞれには、異なる周波数帯域の複数の変換後信号が合成された合成信号のうちの、少なくとも、その周波数変換部が周波数変換を行う対象の周波数帯域の変換後信号が分配される。本技術の第3の側面の信号処理装置は、入力信号の周波数変換を行い、変換後信号を出力する複数の第1の周波数変換部と、前記変換後信号の周波数変換を行い、前記入力信号を出力する複数の第2の周波数変換部とが形成された1チップの半導体チップであり、前記複数の第1の周波数変換部それぞれは、互いに別々の周波数帯域の変換後信号への周波数変換を行い、前記複数の第1の周波数変換部それぞれが出力する前記変換後信号を合成し、合成信号を出力する一方、前記複数の第2の周波数変換部それぞれは、互いに別々の周波数帯域の変換後信号の周波数変換を行い、前記複数の周波数変換部それぞれに、他の半導体チップからの合成信号のうちの、少なくとも、その周波数変換部が周波数変換を行う対象の周波数帯域の変換後信号を分配する信号処理装置である。以上のような第3の側面においては、入力信号の周波数変換を行い、変換後信号を出力する複数の第1の周波数変換部と、前記変換後信号の周波数変換を行い、前記入力信号を出力する複数の第2の周波数変換部とが形成された1チップの半導体チップである信号処理装置の前記複数の第1の周波数変換部それぞれにおいて、互いに別々の周波数帯域の変換後信号への周波数変換が行われる。そして、前記複数の第1の周波数変換部それぞれが出力する前記変換後信号が合成されて、合成信号が出力される。一方、前記複数の第2の周波数変換部それぞれでは、互いに別々の周波数帯域の変換後信号の周波数変換が行われる。前記複数の周波数変換部それぞれには、他の半導体チップからの合成信号のうちの、少なくとも、その周波数変換部が周波数変換を行う対象の周波数帯域の変換後信号が分配される。本技術の第1ないし第3の側面によれば、高速なデータ伝送を、容易に行うことができる。[本技術を適用した信号処理装置の一実施の形態]図2は、本技術を適用した信号処理装置の一実施の形態の構成例を示すブロック図である。図2において、信号処理装置は、例えば、SERDESとして機能する1チップの半導体チップである。なお、図中、図1の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。図2の信号処理装置は、複数である、例えば、3つのSERDES部311,312、及び、313、コンバイナ41、並びに、スプリッタ42を有しており、これらのSERDES部311ないし313、コンバイナ41、及び、スプリッタ42は、1チップの半導体チップである、例えば、CMOS上に形成されている。SERDES部311は、シリアライザ50、及び、デシリアライザ60を有する。シリアライザ50は、ビット変換部11、PS変換部12、及び、送信部51を有する。したがって、シリアライザ50は、ビット変換部11、及び、PS変換部12を有する点で、図1のシリアライザ10と共通するが、ドライバ13、及び、パッド14に代えて、送信部51を有する点で、図1のシリアライザ10と相違する。送信部51には、PS変換部12から、シリアルデータが供給される。送信部51は、PS変換部12からの、ベースバンドの信号所定の周波数帯域の信号であるシリアルデータの周波数変換を行い、高周波数帯域の信号である変換後信号所定の周波数帯域よりも高い周波数帯域の変換後信号を出力する。したがって、送信部51は、ベースバンドの信号を、高周波数帯域の信号である変換後信号に周波数変換する周波数変換部として機能する。送信部51が出力する変換後信号は、有線の接続線配線を介して、コンバイナ41に供給される。デシリアライザ60は、受信部61、CDR24、SP変換部25、ワードアラインメント部26、及び、ビット変換部27を有する。したがって、デシリアライザ60は、CDR24、SP変換部25、ワードアラインメント部26、及び、ビット変換部27を有する点で、図1のデシリアライザ20と共通するが、レシーバ22、及び、イコライザ23に代えて、受信部61を有する点で、図1のデシリアライザ20と相違する。受信部61には、スプリッタ42から、少なくとも変換後信号が供給される。受信部61は、スプリッタ42からの変換後信号の周波数変換を行い、ベースバンドの信号であるシリアルデータを出力する。したがって、受信部61は、高周波数帯域の信号である変換後信号を、ベースバンドの信号に周波数変換する周波数変換部として機能する。受信部61が出力するシリアルデータは、CDR24に供給され、図1のデシリアライザ20の場合と同様に処理される。SERDES部312、及び、313は、SERDES部311と同様に構成される。但し、SERDES部312において、送信部51に対応する送信部は、他のSERDES部311及び313とは互いに別々の周波数帯域の変換後信号への周波数変換を行う。さらに、SERDES部312において、受信部61に対応する受信部は、他のSERDES部311及び313とは互いに別々の周波数帯域の変換後信号の周波数変換を行う。SERDES部313についても、同様である。ここで、以下、適宜、SERDES部31iのビット変換部11、PS変換部12、CDR24、SP変換部25、ワードアラインメント部26、ビット変換部27、シリアライザ50、送信部51、デシリアライザ60、及び、受信部61に対応するブロックを、下付のインデクスiを用いて、ビット変換部11i、PS変換部12i、CDR24i、SP変換部25i、ワードアラインメント部26i、ビット変換部27i、シリアライザ50i、送信部51i、デシリアライザ60i、及び、受信部61iと、それぞれ表す。また、SERDES部31iの送信部51iが出力する変換後信号の中心周波数を、fsiと表すとともに、SERDES部31iの受信部61iが周波数変換の対象とする変換後信号の中心周波数をfriと表すこととする。周波数fs1,fs2、及び、fs3は、互いに異なっており、周波数fr1,fr2、及び、fr3も、互いに異なっている。なお、周波数fsiここでは、i123と、周波数friここでは、i123とは、異なっていても、一致していても良い。修正する合成信号が、共通同一の伝送路を介して送受信される場合、周波数fsiとfriとが、i及びiのすべての組みについて異なっていれば、図2の信号処理装置において、データの送信と受信とを同時に行うことが可能であるが、周波数fsiとfriとが、i及びiの組みの1つについてでも一致するときには、図2の信号処理装置において、データの送信と受信とは、時分割で行う必要がある半二重通信になる。また、図2の信号処理装置との間でデータ伝送を行う、図2の信号処理装置と同様に構成される他の信号処理装置において、周波数fsi及びfriに対応する周波数を、それぞれ、周波数fsi及びfriと表すこととすると、周波数fsiとfriとが一致し、かつ、周波数friとfsiとが一致する。コンバイナ41は、SERDES部311ないし313の送信部511ないし513それぞれが出力する変換後信号を合成し、合成信号を出力する。ここで、コンバイナ41は、例えば、SERDES部31iの送信部51iが出力する中心周波数が周波数fsiの変換後信号の周波数帯域を、所定の帯域幅に制限するためのBPFここでは、3つのBPFと、送信部511ないし513が出力する変換後信号それぞれの周波数帯域を制限する3つのBPFの出力の接続線を接続する接続点とで構成することができる。いま、コンバイナ41を構成する3つのBPFのうちの、送信部51iが出力する中心周波数が周波数fsiの変換後信号の周波数帯域を制限するためのBPFを、BPFiと表すこととすると、3つのBPF123、及び、その3つのBPF1ないし3それぞれの出力の接続線を接続する接続点とで構成されるコンバイナ41では、BPFiにおいて、送信部51iが出力する変換後信号の周波数帯域が制限され、その後、3つのBPF1ないし3それぞれから出力される変換後信号が、その3つのBPF1ないし3それぞれの出力の接続線を接続する接続点において合成される。なお、コンバイナ41は、その他、例えば、BPFなしで、すなわち、送信部511ないし513それぞれの出力の接続線を接続する接続点だけで構成することができるが、その詳細は、後述する。コンバイナ41が出力する合成信号、すなわち、送信部511ないし513それぞれが出力する変換後信号を周波数多重化した信号は、図示せぬパッドを介して、有線、又は、無線で、他の信号処理装置に送信される。スプリッタ42には、他の信号処理装置から、有線、又は、無線で送信されてくる合成信号が、図示せぬパッドを介して供給される。スプリッタ42は、SERDES部311ないし313の受信部611ないし613それぞれに対して、そこに供給される合成信号に含まれる、少なくとも、受信部61iが周波数変換を行う対象の周波数帯域の変換後信号、つまり、中心周波数が周波数friの変換後信号を分配する。ここで、スプリッタ42は、例えば、合成信号から、SERDES部31iの受信部61iが周波数変換を行う対象の、中心周波数が周波数friの変換後信号を抽出するためのBPFここでは、3つのBPFと、3つのBPFの入力の接続線を接続する接続点とで構成することができる。いま、スプリッタ42を構成する3つのBPFのうちの、周波数が周波数friの変換後信号を抽出するためのBPFを、BPFiと表すこととすると、3つのBPF123、及び、その3つのBPF1ないし3それぞれの入力の接続線を接続する接続点とで構成されるスプリッタ42では、合成信号が、3つのBPF1ないし3それぞれの入力の接続線を接続する接続点から、3つのBPF1ないし3それぞれに供給される。そして、BPFiにおいて、周波数が周波数friの変換後信号が抽出され、受信部61iに供給分配される。なお、スプリッタ42は、その他、例えば、BPFなしで、すなわち、受信部611ないし613それぞれの入力の接続線を接続する接続点だけで構成することができるが、その詳細は、後述する。以上のように構成される信号処理装置では、ビット変換部111ないし113のそれぞれに、例えば、上位のアプリケーションから、例えば、8ビット等のパラレルデータが供給される。ビット変換部11iでは、上位のアプリケーションからの8ビットのパラレルデータが、10ビットのパラレルデータに変換され、PS変換部12iに供給される。PS変換部12iでは、ビット変換部11からの10ビットのパラレルデータが、シリアルデータに変換され、送信部51iに供給される。送信部51iでは、PS変換部12iからの、ベースバンドの信号であるシリアルデータが、中心周波数が周波数fsiの変換後信号に周波数変換され、有線の接続線を介して、コンバイナ41に供給される。コンバイナ41では、送信部511ないし513それぞれが出力する変換後信号が合成され、合成信号が出力される。コンバイナ41が出力する合成信号は、有線、又は、無線で、他の信号処理装置に送信される。一方、他の信号処理装置から、有線、又は、無線で送信されてくる合成信号は、スプリッタ42に供給される。スプリッタ42は、そこに供給される合成信号に含まれる、少なくとも、中心周波数が周波数friの変換後信号を、受信部61iに分配する。受信部61iでは、スプリッタ42からの信号に含まれる、中心周波数が周波数friの変換後信号が、ベースバンドの信号であるシリアルデータに周波数変換され、CDR24iを介して、SP変換部25iに供給される。SP変換部25iでは、CDR24iを介して供給されるシリアルデータが、10ビットのパラレルデータに変換され、ワードアラインメント部26iを介して、ビット変換部27に供給される。ビット変換部27では、ワードアラインメント部26を介して供給される10ビットのパラレルデータが、8ビットのパラレルデータに変換され、上位のアプリケーションに供給される。以上のように、信号処理装置では、複数である3つの送信部511ないし513それぞれにおいて、ベースバンドの信号であるシリアルデータが、互いに別々の周波数帯域の変換後信号に周波数変換され、送信部511ないし513それぞれが出力する変換後信号が合成されて、合成信号が出力される。また、他の信号処理装置から送信されてくる合成信号に含まれる、少なくとも、受信部61iが周波数変換を行う対象の周波数帯域の変換後信号が、受信部61iに分配され、受信部611ないし613において、その受信部61iが周波数変換を行う対象の周波数帯域の変換後信号が、ベースバンドの信号であるシリアルデータに周波数変換される。したがって、高速なデータ伝送を、容易に行うことができる。すなわち、図2の信号処理装置を、図1のSERDESと比較すると、図2の信号処理装置は、図1のSERDESと同様のPS変換、及び、SP変換を行うブロックとして、複数である3つのSERDES部311ないし313を有しており、シリアルデータを処理するブロックであるPS変換部12や、CDR24、SP変換部25を高速化することなくしたがって、シリアルデータを処理する各ブロックの消費電力を大にすることなく、単純には、同一の時間で、図1のSERDESの3倍のデータを処理することができる。なお、図1のSERDESにおいて、例えば、シリアライザ10、及び、デシリアライザ20のそれぞれを、単純に3つ設けることによっても、図2の信号処理装置と同様に、高速なデータ伝送を行うことができる。しかしながら、図1のSERDESにおいて、例えば、シリアライザ10、及び、デシリアライザ20のそれぞれを3つ設ける場合には、パッド14及び21の数が増加するため、SERDESとしての半導体チップ内の配線や、半導体チップのピン数等の制限によっては、シリアライザ10、及び、デシリアライザ20のそれぞれを3つ設けることが困難な場合がある。これに対して、図2の信号処理装置では、3つの送信部511ないし513それぞれにおいて、ベースバンドの信号であるシリアルデータが、互いに別々の周波数帯域の変換後信号に周波数変換され、コンバイナ41において、送信部511ないし513それぞれが出力する変換後信号が合成されて、合成信号が出力される。したがって、合成信号を出力するためのパッドは、SERDES部を幾つ設けても、1つで済み、パッドの数は増加しない。また、図2の信号処理装置では、スプリッタ42において、他の信号処理装置から送信されてくる、互いに別々の周波数帯域の変換後信号が合成された合成信号に含まれる、少なくとも、受信部61iが周波数変換を行う対象の周波数帯域の変換後信号が、受信部61iに分配され、受信部611ないし613において、その受信部61iが周波数変換を行う対象の周波数帯域の変換後信号が、ベースバンドの信号であるシリアルデータに周波数変換される。したがって、他の信号処理装置から送信されてくる合成信号を、スプリッタ42に入力供給するためのパッドは、SERDES部を幾つ設けても、1つで済み、パッドの数は増加しない。以上から、図2の信号処理装置である半導体チップのピン数は、SERDES部を幾つ設けても増加しない。なお、図2の信号処理装置では、複数である3つの送信部511ないし513それぞれにおいて、ベースバンドの信号であるシリアルデータを、互いに別々の周波数帯域の変換後信号に周波数変換して送信することから、図1のSERDESにおいて、動作速度を高速化して、シリアルデータを送信する場合に比較して、周波数変換によって得る変換後信号の周波数帯域を調整すること等によって、伝送路特性の不完全性例えば、伝送路での減衰が大きい周波数や小さい周波数が存在することに対応しやすい、という利点がある。ここで、図2では、信号処理装置に、3つのSERDES部311ないし313を設けたが、信号処理装置には、その他、2つのSERDES部、又は、4つ以上のSERDES部を設けることができる。また、図2の信号処理装置と、他の信号処理装置との間での合成信号の送信、及び、受信は、有線、及び、無線のいずれによっても行うことができるが、無線による場合には、合成信号の送信と受信とに、別個のアンテナ送信用のアンテナと受信用のアンテナを用いることもできるし、共通の1つのアンテナを用いることもできる。さらに、図2の信号処理装置と、他の信号処理装置との間での合成信号の送信、及び、受信を、無線によって行う場合には、その無線の伝送路としては、空気の他、誘電体導波路等の各種の導波路を採用することができる。誘電体導波路については、例えば、特開2010103982号公報等に記載されている。また、図2では、SERDES部31iに、シリアライザ50iとデシリアライザ60iとの両方を設けたが、SERDES部31iには、必要に応じて、シリアライザ50i、又は、デシリアライザ60iだけを設けることができる。SERDES部31iに、シリアライザ50iだけを設ける場合には、信号処理装置は、スプリッタ42なしで構成することができ、SERDES部31iに、デシリアライザ60iだけを設ける場合には、信号処理装置は、コンバイナ41なしで構成することができる。[送信部51、及び、受信部61の構成例]図3は、図2の送信部51、及び、受信部61の構成例を示すブロック図である。送信部51、及び、受信部61は、例えば、ベースバンドの信号と、ミリ波帯の信号との間の周波数変換を行う。なお、ミリ波帯の信号とは、周波数が30ないし300GHz程度、つまり、波長が、1ないし10mm程度の信号である。ミリ波帯の信号によれば、周波数が高いことから、高レートでのデータ伝送が可能であり、また、無線で送受信する場合には、例えば、1mm程度のボンディングワイヤを、アンテナとして採用することができる。送信部51は、発振器71、ミキサ72、及び、アンプ73を有する。ここで、以下、適宜、送信部51iが有する発振器71、ミキサ72、及び、アンプ73を、それぞれ、発振器71i、ミキサ72i、及び、アンプ73iと記載する。発振器71は、発振によって、例えば、ミリ波帯のキャリアを発生し、ミキサ72に供給する。送信部511ないし513が出力する変換後信号の中心周波数fs1ないしfs3それぞれは、送信部511ないし513が有する発振器711ないし713それぞれが発生するキャリアの周波数に対応する。したがって、発振器711ないし713それぞれが発生するキャリアの周波数は、互いに異なっている。ミキサ72には、発振器71からキャリアが供給される他、PS変換部12図2から、ベースバンドの信号であるシリアルデータが供給される。ここで、ミキサ72に供給されるシリアルデータのデータレートが、例えば、25ないし50Gbps程度であるとすると、そのようなシリアルデータの、送信部511ないし513それぞれでの周波数変換によって得られる変換後信号どうしの間での干渉を低減し、その変換後信号が合成された合成信号から、各変換後信号を分離することができるようにするために、発振器71が発生するキャリアの周波数は、例えば、30GHz以上とすることが、望ましい。ミキサ72は、シリアルデータと、発振器71からのキャリアとをミキシング乗算することにより、発振器71からのキャリアを、シリアルデータに従って変調し、その結果得られる変調信号、すなわち、ベースバンドの信号であるシリアルデータを、発振器71からのキャリアに対応する周波数帯域のRF信号に周波数変換した変換後信号を、アンプ73に供給する。アンプ73は、ミキサ72からの変換後信号としてのRF信号を増幅し、その増幅後の変換後信号としてのRF信号を出力する。アンプ73が出力する変換後信号は、コンバイナ41に供給される。コンバイナ41では、アンプ731ないし733が出力する変換後信号としてのRF信号が合成される。一方、受信部61は、アンプ81、発振器82、及び、ミキサ83を有する。ここで、以下、適宜、受信部61iが有するアンプ81、発振器82、及び、ミキサ83を、それぞれ、アンプ81i、発振器82i、及び、ミキサ83iと記載する。アンプ81iには、他の信号処理装置から送信されてくる合成信号のうちの、少なくとも、受信部61iが周波数変換の対象とする周波数帯域の変換後信号を含むRF信号が供給される。アンプ81は、そこに供給されるRF信号を増幅し、その増幅によって得られる、受信部61iが周波数変換の対象とする周波数帯域の変換後信号としてのRF信号を、発振器82、及び、ミキサ83に供給する。発振器82は、アンプ81からの変換後信号RF信号を、注入信号として動作し、注入信号としての変換後信号のキャリアに同期した再生キャリア、すなわち、変換後信号への周波数変換に用いられたキャリアに対応する再生キャリアを、発振により発生して、ミキサ83に供給する。ミキサ83は、アンプ81からの変換後信号と、発振器82からの再生キャリアとをミキシング乗算することにより、変換後信号変調信号を復調し、その結果得られる復調信号、すなわち、変換後信号をベースバンドの信号に周波数変換したシリアルデータを、CDR24図2に供給する。[アンプ73及び81の構成例]図4は、図3のアンプ73及び81として採用することができるRFアンプの構成例を示す回路図である。アンプ73及び81は、いずれも、RF信号を増幅するRFアンプであるため、同様に構成することができる。図4において、RFアンプの入力端子T1には、コンデンサC1の一端が接続されており、コンデンサC1の他端は、コイルL1の一端に接続されている。コイルL1の他端は、マイナス端子が接地された直流電源Vcc1のプラス端子に接続されている。コンデンサC1とコイルL1との接続点は、ソースが接地されているFET1のゲートに接続されている。FET1のドレインは、FET2のソースと接続され、FET2のゲートとドレインは、それぞれ、コイルL2の一端と他端に接続されている。なお、FET1及び2のサブストレートは、接地されている。FET2のゲートとコイルL2との接続点は、マイナス端子が接地された直流電源Vcc2のプラス端子に接続されている。FET2のドレインとコイルL2との接続点は、コンデンサC2の一端に接続されており、コンデンサC2の他端は、RFアンプの出力端子T2に接続されている。図4のRFアンプは、カスケードに接続して使用することができ、アンプ73及び81それぞれは、図4のRFアンプを1つだけで、又は、図4のRFアンプを、必要な複数の数だけカスケードに接続して、構成することができる。なお、図4のRFアンプを1つだけで、アンプ73又は81を構成する場合、入力端子T1、及び、出力端子T2には、それぞれ一端を接地した抵抗R1及びR2の他端が接続される。また、図4のRFアンプを複数個カスケードに接続して、アンプ73又は81を構成する場合、最初のRFアンプの入力端子T1、及び、最後のRFアンプの出力端子T2には、それぞれ一端を接地した抵抗R1及びR2の他端が接続される。以下では、説明を簡単にするために、アンプ73及び81それぞれは、図4のRFアンプの1つだけで構成されることとする。アンプ73や81は、高周波数の信号であるミリ波帯のRF信号を増幅するため、そのようなアンプ73や81としてのRFアンプの入力側や出力側の負荷としては、インダクタンス負荷を採用することができる。ミリ波帯については、インダクタンス負荷として、小さいインダクタンスのコイルを採用することができ、そのようなコイルは、CMOS上に、容易に構成することができる。図4のRFアンプにおいては、コイルL1が、入力側のインダクタンス負荷であり、コイルL2が、出力側のインダクタンス負荷である。RFアンプの入力側の負荷として、インダクタンス負荷を採用する場合、RFアンプの入力側の周波数特性は、BPFのような帯域通過型の特性になり、RFアンプに入力供給されるRF信号から、一部の周波数帯域の信号を分離して増幅することができる。また、RFアンプの出力側の負荷として、インダクタンス負荷を採用する場合、RFアンプの出力側の周波数特性は、BPFのような帯域通過型の特性になり、RFアンプから出力されるRF信号の周波数帯域を制限することができる。以上のように、入力側や出力側の負荷がインダクタンス負荷のRFアンプを、図3のアンプ73や81として採用することにより、入力側や出力側の周波数特性が帯域通過型の特性となるので、図2で説明したように、コンバイナ41やスプリッタ42を、BPFなしで、単に、接続線を接続する接続点だけで構成することができる。なお、コンバイナ41と接続される送信部51のアンプ73としてのRFアンプについては、入力側、及び、出力側のうちの、少なくとも、出力側の周波数特性を帯域通過型の特性とすれば、コンバイナ41を、BPFなしで構成することができる。したがって、コンバイナ41と接続される送信部51のアンプ73としてのRFアンプについては、入力側の負荷としては、インダクタンス負荷ではない負荷を採用すること、すなわち、コイルL1に代えて、抵抗を用いることができる。また、スプリッタ42と接続される受信部61のアンプ81としてのRFアンプについては、入力側、及び、出力側のうちの、少なくとも、入力側の周波数特性を帯域通過型の特性とすれば、スプリッタ42を、BPFなしで構成することができる。したがって、スプリッタ42と接続される受信部61のアンプ81としてのRFアンプについては、出力側の負荷としては、インダクタンス負荷ではない負荷を採用すること、すなわち、コイルL2に代えて、抵抗を用いることができる。但し、受信部61のアンプ81としてのRFアンプについては、ある程度以上のゲインを必要とする場合には、出力側の負荷として、抵抗ではなく、インダクタンス負荷を採用することが望ましい。なお、図4のRFアンプでは、Sパラメータのうちの、出力端子T2から入力端子T1への伝達係数S12は、小さい値になる。[コンバイナ41、及び、スプリッタ42]次に、図4のRFアンプを、図3のアンプ73及び81として採用することにより、コンバイナ41、及び、スプリッタ42を、BPFなしで、単に、接続線を接続する接続点だけで構成することができることについて説明する。なお、以下では、説明を簡単にするため、3つの送信部511ないし513のうちの、2つの送信部511及び512に注目する。そして、送信部511では、ベースバンドの信号が、中心周波数fs1が60GHzの周波数帯域の変換後信号としてのRF信号以下、60G帯信号ともいうに周波数変換され、送信部512では、ベースバンドの信号が、中心周波数fs1が60GHzと異なる80GHzの周波数帯域の変換後信号としてのRF信号以下、80G帯信号ともいうに周波数変換されることとする。同様に、3つの受信部611ないし613についても、2つの受信部611及び612に注目し、受信部611では、60G帯信号が、ベースバンドの信号に周波数変換され、受信部612では、80G帯信号が、ベースバンドの信号に周波数変換されることとする。この場合、送信部511のアンプ731は、60G帯信号を増幅し、送信部512のアンプ732は、80G帯信号を増幅するが、60G帯信号を増幅するアンプ731としてのRFアンプと、80G帯信号を増幅するアンプ732としてのRFアンプとでは、コイルL1及びL2のインダクタンスだけが異なる。すなわち、60G帯信号を増幅するアンプ731としてのRFアンプのコイルL1及びL2としては、60G帯信号を増幅するのに適切なインダクタンスのコイルが採用され、80G帯信号を増幅するアンプ732としてのRFアンプのコイルL1及びL2としては、80G帯信号を増幅するのに適切なインダクタンスのコイルが採用される。受信部611のアンプ811、及び、受信部612のアンプ812についても、同様である。ここで、以下、適宜、60G帯信号を増幅するアンプ731としてのRFアンプを、60G送信アンプともいい、80G帯信号を増幅するアンプ732としてのRFアンプを、80G送信アンプともいう。同様に、60G帯信号を増幅するアンプ811としてのRFアンプを、60G受信アンプともいい、80G帯信号を増幅するアンプ812としてのRFアンプを、80G受信アンプともいう。また、以下、適宜、60G送信アンプ、及び、60G受信アンプを、まとめて、60Gアンプともいい、80G送信アンプ、及び、80G受信アンプを、まとめて、80Gアンプともいう。図5、図6、図7、及び、図8は、60Gアンプ、及び、80Gアンプの各種のパラメータを計測するシミュレーションのシミュレーション結果を示す図である。なお、シミュレーションにおいては、図4に示すように、必要に応じて、入力端子T1には、抵抗R1と交流電源P1との直列回路を接続するとともに、出力端子T2には、抵抗R2と交流電源P2との直列回路を接続し、交流電源P1及びP2の周波数を変えながら、60Gアンプ、及び、80Gアンプの各種のパラメータを計測した。図5は、60Gアンプの振幅特性、及び、入力端子T1側の反射係数S11の大きさ絶対値、並びに、80Gアンプの振幅特性、及び、入力端子T1側の反射係数S11の大きさを示している。60Gアンプの振幅特性と、80Gアンプの振幅特性とのアイソレーションは、60Gアンプでの増幅後の60G帯信号と、80Gアンプでの増幅後の80G帯信号とを周波数多重化し、伝送路を介して送信したときに、受信側で、60G帯信号と80G帯信号とのそれぞれを受信することができる程度にとれていればよい。図6は、60Gアンプの入力端子T1側の反射係数S11の位相、及び、出力端子T2側の反射係数S22の位相、並びに、80Gアンプの入力端子T1側の反射係数S11の位相、及び、出力端子T2側の反射係数S22の位相を示している。図7は、交流電源P1及びP2の周波数を、59GHzから61GHzに変えながら計測した、60Gアンプの反射係数S11、及び、反射係数S22、並びに、80Gアンプの反射係数S11、及び、反射係数S22それぞれの軌跡を示したスミスチャートである。図7によれば、59GHzから61GHzの信号に対して、80Gアンプの反射係数S11及びS12の大きさ絶対値は、10に近い。したがって、59GHzから61GHzの信号、つまり、60G帯信号は、80Gアンプの入力側、及び、出力側において、ほぼ反射される。図8は、交流電源P1及びP2の周波数を、79GHzから81GHzに変えながら計測した、60Gアンプの反射係数S11、及び、反射係数S22、並びに、80Gアンプの反射係数S11、及び、反射係数S22それぞれの軌跡を示したスミスチャートである。図8によれば、79GHzから81GHzの信号に対して、60Gアンプの反射係数S11及びS12の大きさ絶対値は、図7の80Gアンプの反射係数S11及びS12ほどではないが、十分に大きい。したがって、79GHzから81GHzの信号、つまり、80G帯信号は、60Gアンプの入力側、及び、出力側において、十分に反射される。60Gアンプ及び80Gアンプは、上述したように、入力側や出力側の周波数特性が帯域通過型の特性となり、60Gアンプでは、入力側、及び、出力側において、80G帯信号が反射され、80Gアンプでは、入力側、及び、出力側において、60G帯信号が反射される。したがって、60G送信アンプ、及び、80G送信アンプそれぞれの出力の接続線を、単に接続した場合には、60G送信アンプが出力する60G帯信号は、80G送信アンプの出力側で反射され、80G送信アンプが出力する80G帯信号は、60G送信アンプの出力側で反射されるので、60G送信アンプが出力する60G帯信号と、80G送信アンプが出力する80G帯信号との合成は、60G送信アンプ、及び、80G送信アンプそれぞれの出力の接続線を、単に接続するだけで行うことができる。また、60G受信アンプ、及び、80G受信アンプそれぞれの入力の接続線を、単に接続した接続点に対して、60G帯信号と80G送信アンプとを合成した合成信号を与えた場合には、合成信号に含まれる80G帯信号は、60G受信アンプの入力側で反射され、合成信号に含まれる60G帯信号は、80G受信アンプの入力側で反射されるので、合成信号に含まれる60G帯信号の60G受信アンプへの分配と、80G信号の80G受信アンプへの分配とは、60G受信アンプ、及び、80G受信アンプそれぞれの入力の接続線を、単に接続するだけで行うことができる。すなわち、60G送信アンプが出力する60G帯信号と、80G送信アンプが出力する80G帯信号とを合成するコンバイナ41は、BPFなしで、60G送信アンプ、及び、80G送信アンプそれぞれの出力の接続線を接続する接続点だけで構成することができる。また、合成信号に含まれる60G帯信号と80G帯信号とを分配するスプリッタ42は、BPFなしで、60G受信アンプ、及び、80G受信アンプそれぞれの入力の接続線を接続する接続点だけで構成することができる。以上から、図4のRFアンプを、図3の送信部51のアンプ73、及び、受信部61の81として採用することにより、コンバイナ41は、BPFなしで、送信部511ないし513それぞれの出力の接続線を接続する接続点だけで構成することができ、スプリッタ42は、BPFなしで、受信部611ないし613それぞれの入力の接続線を接続する接続点だけで構成することができる。以上のように、コンバイナ41、及び、スプリッタ42を、接続線を接続する接続点だけで構成することにより、図2の信号処理装置を構成するSERDES部311ないし313、コンバイナ41、及び、スプリッタ42は、CMOS等の1チップの半導体チップ上に小型に構成することができる。図9は、60G送信アンプ、及び、80G送信アンプそれぞれの出力の接続線を接続する接続点だけで構成されるコンバイナ41の構成例を示す回路図である。なお、図9において、図4のRFアンプの構成要素と対応する、60G送信アンプの構成要素には、図4のRFアンプの構成要素に付した符号に1つのダッシュを付加した符号を付してあり、図4のRFアンプの構成要素と対応する、80G送信アンプの構成要素には、図4のRFアンプの構成要素に付した符号に2つのダッシュを付加した符号を付してある。図9において、コンバイナ41は、60G送信アンプ、及び、80G送信アンプそれぞれの出力の接続線を接続する接続点だけで構成されている。図10は、60G送信アンプ、及び、80G送信アンプそれぞれの出力の接続線を接続する接続点だけで構成したコンバイナ41図9について行った、60G送信アンプ、及び、80G送信アンプの各種のパラメータを計測するシミュレーションに用いた回路を示す回路図である。図10では、図9の回路に、パラメータの計測のための交流電源P1,P1,P2が接続されている。図11及び図12は、60G送信アンプ、及び、80G送信アンプそれぞれの出力の接続線を接続する接続点だけで構成したコンバイナ41図9について、図10の回路を用いて行った、60G送信アンプ、及び、80G送信アンプの各種のパラメータを計測するシミュレーションのシミュレーション結果を示す図である。すなわち、図11は、60G送信アンプを伝達する通る信号の振幅特性、80G送信アンプを伝達する信号の振幅特性、60G送信アンプの入力側で反射される信号の振幅特性、80G送信アンプの入力側で反射される信号の振幅特性、及び、コンバイナ41の出力側から60G送信アンプ、及び、80G送信アンプ側に反射される信号の振幅特性を示している。図12は、60G送信アンプの入力側で反射される信号の位相特性、80G送信アンプの入力側で反射される信号の位相特性、及び、コンバイナ41の出力側から反射される信号の位相特性を示している。図13は、60G受信アンプ、及び、80G受信アンプそれぞれの入力の接続線を接続する接続点だけで構成されるスプリッタ42の構成例を示す回路図である。なお、図13において、図4のRFアンプの構成要素と対応する、60G受信アンプの構成要素には、図4のRFアンプの構成要素に付した符号に1つのダッシュを付加した符号を付してあり、図4のRFアンプの構成要素と対応する、80G受信アンプの構成要素には、図4のRFアンプの構成要素に付した符号に2つのダッシュを付加した符号を付してある。図13において、スプリッタ42は、60G受信アンプ、及び、80G受信アンプそれぞれの入力の接続線を接続する接続点だけで構成されている。図14は、60G受信アンプ、及び、80G受信アンプそれぞれの入力の接続線を接続する接続点だけで構成したスプリッタ42図13について行った、60G受信アンプ、及び、80G受信アンプの各種のパラメータを計測するシミュレーションに用いた回路を示す回路図である。図14では、図13の回路に、パラメータの計測のための交流電源P1,P2,P2が接続されている。図15及び図16は、60G受信アンプ、及び、80G受信アンプそれぞれの入力の接続線を接続する接続点だけで構成したスプリッタ42図13について、図14の回路を用いて行った、60G受信アンプ、及び、80G受信アンプの各種のパラメータを計測するシミュレーションのシミュレーション結果を示す図である。すなわち、図15は、60G受信アンプを伝達する通る信号の振幅特性、80G受信アンプを伝達する信号の振幅特性、60G受信アンプの出力側で反射される信号の振幅特性、80G受信アンプの出力側で反射される信号の振幅特性、及び、スプリッタ42の入力側で反射される信号の振幅特性を示している。図16は、60G受信アンプの出力側で反射される信号の位相特性、80G受信アンプの出力側で反射される信号の位相特性、及び、スプリッタ42の入力側で反射される信号の振幅を示している。なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。すなわち、本実施の形態では、本技術を、SERDESとして機能する1チップの半導体チップである信号処理装置に適用した場合について説明したが、本技術は、SERDES以外の半導体チップにも適用することができる。"