"複数の領域に区分された増幅素子と、前記増幅素子の区分数の入力整合回路と、前記区分数の出力整合回路と、隣接する前記入力整合回路間を接続する一つ以上の除去可能な抵抗を含む第1の抵抗群と、隣接する前記出力整合回路間を接続する一つ以上の除去可能な抵抗を含む第2の抵抗群と、を有する高周波増幅器。前記第1および第2の抵抗群は、エアブリッジ構造を有するエアブリッジ抵抗を含む請求項1記載の高周波増幅器。前記複数の入力整合回路、および複数の出力整合回路は、それぞれ同一の誘電体基板上に形成される請求項2記載の高周波増幅器。前記第1および第2の抵抗群内のエアブリッジ抵抗を除去する度に、その合成抵抗値の変化分が略線形的に増加するように、前記エアブリッジ抵抗の抵抗値が設定される請求項3記載の高周波増幅器。前記第1および第2の抵抗群内のエアブリッジ抵抗は、すべて等しい抵抗値を有する請求項3記載の高周波増幅器。前記第1および第2の抵抗群内の複数のエアブリッジ抵抗は、基本となるコンダクタンス値に対して順次2のべき乗となるコンダクタンス値に設定される請求項3記載の高周波増幅器。前記エアブリッジ抵抗は、前記誘電体基板上に、前記エアブリッジ抵抗を形成する領域に第1のレジスト層を形成し、前記エアブリッジ抵抗を形成しない領域に第2のレジスト層を形成した後、前記誘電体基板全面に抵抗層を形成し、第2のレジスト層上の抵抗層を第2のレジストとともに除去した後、第1のレジスト層を除去して形成される請求項3記載の高周波増幅器。本発明が解決しようとする課題は、上記問題を解決し、入出力整合回路基板を交換することなく発振抑制のための調整作業が高精度かつ短時間で行える高周波増幅回路を提供することにある。上記課題を達成するために、実施形態の高周波増幅回路は、複数の領域に区分された増幅素子と、前記増幅素子の区分数の入力整合回路と、前記区分数の出力整合回路と、隣接する前記入力整合回路間を接続する一つ以上の除去可能な抵抗を含む第1の抵抗群と、隣接する前記出力整合回路間を接続する一つ以上の除去可能な抵抗を含む第2の抵抗群と、を有する。以下、発明を実施するための実施形態について図1から図10を参照しながら詳細に説明する。第1の実施形態図1は、第1の実施形態の高周波増幅器のブロック構成を示している。図1に示すように、本実施形態の高周波増幅器1は、入力INから入力された高周波信号をN個Nは2以上の整数の信号に分岐する高周波分配回路10、分岐信号に対応するN個の入力整合回路11a~11dN数を4つの符号で代表して記載する、同じくN個の増幅領域12a~12dに区分された増幅素子12、N個の出力整合回路13a~13d、およびN個の増幅された信号を合成する高周波合成回路14を有し、出力OUTから高周波信号出力する。高周波分配回路10、および高周波合成回路14は、一般的にはトーナメント構造のものを用いるが、その他の方法を用いた構造でも構わない。各入力整合回路11は、隣接する入力整合回路間例えば11aと11b、11cと11dなどに除去可能な抵抗を1つ以上含む抵抗群15a~15d例えば隣接する入力整合回路11aと11b間に配置する抵抗群を15aとするで接続されている。また同様に、各出力整合回路13は、隣接する出力整合回路間例えば13aと13b、13cと13dなどに除去可能な抵抗を1つ以上含む抵抗群16a~16dで接続されている。さらに、高周波分配回路10、入力整合回路11、高周波増幅素子12、出力整合回路13、高周波合成回路14は、区分された増幅領域毎にワイアまたはリボンなどのボンディング手段17a~17d、18a~18d、19a~19dおよび20a~20dで接続される。入力される高周波信号を均等に分配し合成する場合には、高周波分配回路10、および高周波合成回路14の分岐数Nは、通常は2のべき乗数となることが好ましい。また、この分岐数Nは、Sパラメータを用いたシミュレーション結果などから奇モード発振などが起こりにくい最適分岐数を設定することで後述する異常発振が起こりにくくなる。同様に、入力整合回路11、出力整合回路13も分岐数N個に分割されて配置され、その入力整合回路11a~11d、出力整合回路13a~13dは、それぞれに接続される増幅領域12a~12dとインピーダンス整合させるための抵抗、コンデンサおよびインダクタストリップ線路を含むで構成される。高周波増幅素子12は、数本から十数本のゲート電極からなる単位セルFETをさらに数セルから十数セルを複数並列に配置したモノリシックなFETチップを使用するか、モノリシックなFETチップを複数配置してハイブリッドに実装される増幅領域を形成してもよい。通常、各入力整合回路11、各出力整合回路13を構成する抵抗、コンデンサおよびインダクタの値を調整することで増幅領域12a~12dの入出力インピーダンスを調整し、異常発振の抑制を行うことができる。しかしボンディングワイア17、18、19、20の長さや、整合回路間に接続される抵抗値を調整するなどの作業は、個人的な勘やノウハウなどに基づいて行われることが多く、調整者の技量によるところが大きい。それでも発振を抑制できないような最悪の場合は、入出力整合回路11,13を別のものと交換するなどの必要が生じる。特に異常発振は、隣接するFETチップ間、またはFETチップの隣接セル間などの隣り合う増幅領域の増幅特性のアンバランスに起因する場合が多いため、本実施形態では各入力整合回路11間、および各出力整合回路13間に除去可能な抵抗を一つ以上含む発振抑制用抵抗群15,16を形成して、発振が抑制される必要数の抵抗を除去できる構成としている。この発振抑制用抵抗群15、16は、異常発振の主原因である隣接する入力整合回路間11および隣接する出力整合回路13間での回り込み電流を消費させることができる。そして抵抗群15,16内の抵抗をひとつずつ除去しながらSパラメータなどの増幅特性を測定することにより、異常発振の抑制が可能な安定点に高周波増幅器1を調整することが可能となる。なお、入力整合回路間11および出力整合回路13間の回り込み電流は、隣り合わない整合回路間でも発生するが、第1段階としては隣接する整合回路間において発振を抑制するための抵抗調整を行うことが望ましい。また、増幅領域の12a~12dの静特性しきい値Vth、相互コンダクタンスgmなどをあらかじめ測定しておき、特性ばらつきの大きいところから抵抗調整を行うことが好ましい。このような調整を行うことによって安定な増幅特性を得ることができる。従って、第1の実施形態によれば、入出力整合回路間に配置した複数の発振抑制用の抵抗群を機械的に除去していくことで増幅領域増幅素子間のアンバランス解消することができるため柔軟に発振抑制に対処できるという効果を奏する。第2の実施形態本実施形態は、第1の実施形態をさらに具体化し、高周波信号を4分岐し増幅した後、合成して出力する高周波増幅器回路の構成について説明する。図2は、本実施形態の高周波増幅器のブロック構成である。本実施形態の高周波増幅器2は、誘電体基板上に形成された4分岐の高周波分配回路基板20、同一誘電体基板上に4つのコンデンサ領域21a~21dが形成された入力整合回路基板21、4つの増幅領域22a~22dに区分された増幅素子22、同一誘電体基板上に4つのコンデンサ領域が形成された出力整合回路基板23、および4つの高周波信号を一つの出力信号に合成する誘電体基板上に形成された高周波合成回路基板24から構成され、それぞれの信号経路がボンディングングワイア27、28、29、30で接続される。尚、増幅素子22はFETを想定しているがバイポーラトランジスタなどの増幅素子でも構わない。入力整合回路21は、各コンデンサ領域21a~21d間に1つ以上の除去可能な抵抗を含む抵抗群25a~25cが接続され、この抵抗群25a~25cの構造はエアブリッジ構造を有する。また、出力整合回路23は、入力整合回路21と同様に、各コンデンサ領域23a~23d間に1つ以上の除去可能な抵抗を含む抵抗群26a~26cが接続され、この抵抗群26a~26cの構造はエアブリッジ構造を有する。これらエアブリッジ構造の抵抗群25,26は除去が可能である。抵抗の除去方法は、例えばブローブなどの細針によってメカニカルに除去したり、レーザ照射などによって焼き切ることなどが考えられる。入力端子INから4分岐された高周波信号の一つの流れについて説明すると、ボンディングワイア27aとコンデンサ領域21aおよびボンディングワイア28aによって入力整合回路が形成され、この入力整合回路を通過した後、増幅領域22aのゲートに入力される。また、増幅領域22aのソースから出力される高周波信号は、ボンディングワイア29aとコンデンサ領域23aおよびボンディングワイア30aによって形成される出力整合回路を通過して高周波合成回路24の4ポートの一つに入力される。以上の高周波増幅器2の構成を等価回路で表したのが図3である。ここでは、例えば、ボンディングワイア27aとコンデンサ領域21aおよびボンディングワイア28aで形成される入力整合回路31a、およびボンディングワイア29aとコンデンサ領域23aおよびボンディングワイア30aで形成される出力整合回路32aなどを明記し、さらに除去可能な抵抗群25a~25c、26a~26cを可変抵抗として示している。また、図4には図2で示す高周波増幅器回路が実装されるモジュールの外観図を示している。モジュール4は、金メッキされたCuなどの放熱用金属ベース40上に図2で示す高周波分配回路20、入力整合回路21、増幅素子22、出力整合回路23、高周波合成回路24図示せずを実装し、入力IN、出力OUTは、それぞれフィードスルータイプの入出力端子41、42に接続される。増幅素子22は、その信頼性確保のためフレーム43と蓋44によってハーメチック封止される。このパッケージを筐体などに固定するために固定フランジ45が放熱用金属ベース40と一体になるように構成されている。この固定フランジ45をネジで筐体に固定することで高周波グランドと放熱を確保する。このように構成された高周波増幅器を内部整合型電力増幅器と呼ぶ。図5は、入力整合回路基板21の上面図aと、図2で示すA-A’での断面図bを示している。なお、エアブリッジ構造の抵抗断面を示すため、図2とは90度回転させた方向から図示している。また、出力整合回路基板23に対しても形成するブリッジ構造の抵抗値が異なるだけで構造は全く同じである。従って入力整合回路基板21について説明する。入力整合回路基板21は、セラミックなどの誘電体基板50の底面にAuなどの金属によって下部メタル層51が形成され、この下部メタル層51が高周波グランドとなる。誘電体基板50上面には、コンデンサ領域21a~21dを形成する上部メタル層52a~52dが増幅素子22の増幅領域数N=4だけ分割されて形成され、下部メタル層51とでコンデンサ領域21a~21dを形成する。また、上部メタル層52a~52d間を橋渡しするようにエアブリッジ構造の抵抗25a~25cが形成される以下エアブリッジ抵抗と称する。また図5bでは、上部メタル層52a~52dとエアブリッジ抵抗25a~25cとを接着するための層構造として接着層53を記載しているが、これは接着という目的の他にエアブリッジ抵抗25a~25cと誘電体基板50とで形成される空隙高さを調整し、エアブリッジ抵抗25をメカニカルに除去しやすくする効果と、エアブリッジ抵抗25の寄生容量を低減させる効果を持つ。ただし、この接着層53は必須のものではなく必要に応じて採用する。従来のように抵抗層をアルミナなどの高誘電率の基板上に密着して形成すると高周波グランドとの容量が発生する。この寄生容量があると、異常発振を止めるために抵抗を除去する度に容量値が変化してしまうため、入力整合回路31a~31d、出力整合回路32a~32dのインピーダンス整合値も変化し都合が良くない。従って、本実施形態のエアブリッジ抵抗を使用すれば、高周波グランドとの容量がほとんど無視できるため、入力整合回路31a~31d、出力整合回路32a~32dインピーダンス整合値を変化させることがなく、精度よく異常発振の制御が行える。次に、図6を用いてエアブリッジ抵抗25の形成プロセスについて説明する。ここで、入力整合回路基板21、出力整合回路基板23には、誘電体基板50に対し上部メタル層52、下部メタル層51はすでに形成されているものとする。図6aにおいて、上部メタル層52a~52d間のエアブリッジ抵抗25、26を形成する領域に、第1のレジスト61によってパターニングを行う。さらに図6bにおいて、上部メタル層間52a~52dのエアブリッジ抵抗を形成しない領域に第2のレジスト62によってパターニングを行う。第2のレジスト62のうち点線で示したところは、形成すべきエアブリッジ抵抗25、26よりも奥行き方向に形成していることを示している。第2のレジスト62は、後述するようにリフトオフなどの手法を用いるため、比較的厚膜でエッジが急峻に形成できるものを用いる。図6cにおいて、例えばNiCrなどの金属を蒸着などの手法を用いて薄膜抵抗層63を全面に形成する。図6dにおいて、第2のレジスト62をリフトオフなどの手法を用いて除去する。この時、リフトオフによってエアブリッジ抵抗25、26を形成しない部分の抵抗層63が第2のレジスト62とともに除去される。リフトオフの手法を用いる場合、第1のレジスト61はこのリフトオフ時に溶解しないレジストである必要がある。図6eにおいて、第1のレジスト61をアッシングなどの手法を用いて除去する。このような形成プロセスを採用することにより、セラミックなどの誘電体基板50上にエアブリッジ抵抗25a~25c26a~26cを形成することができる。なお、上部メタル層52a~52dと抵抗層63が直接接着できない場合などでは、必要な部分に接着層53を形成するプロセスを追加する。以上述べたように、第2の実施形態によれば、セラミックなどの誘電体基板上にエアブリッジ構造の抵抗層を形成することができるため、これらの抵抗層をメカニカルに除去することで容易に精度よく異常発振の抑制が行える。第3の実施形態本実施形態では、異常発振を抑制するためのエアブリッジ抵抗の配置例について説明する。図7は第1の配置例である。入力整合回路基板21もしくは出力整合回路基板23上に形成されたコンデンサ領域21a~21d23a~23dのうち、隣り合うコンデンサ領域を代表して70aおよび70bとして記載している。コンデンサ領域70a、70b間には抵抗群として複数のエアブリッジ抵抗が配置され、ここで例示する5つのエアブリッジ抵抗71~75はすべて同じ抵抗値とする。図6で示したように、通常蒸着などで抵抗層63を形成する場合にはシート抵抗値は略等しくなることから、各エアブリッジ抵抗71~75の抵抗値を等しくする場合には、各エアブリッジ抵抗71~75は同じ大きさとなる。この構成においては、コンデンサ領域70a、70b間に発生するアンバランスな電圧ΔVに対して、エアブリッジ抵抗に消費させる電力をエアブリッジ抵抗の個数整数倍のコンダクタンス値によって調整することができる。アンバランスな電圧ΔVは、各増幅領域のしきい値Vthや相互コンダクタンスgmなどのばらつきなどが原因である。また、第2の配置例を図8に示す。この配置例では、エアブリッジ抵抗81~85を右から順番に除去することにより、並列合成抵抗値の増加分を等しくすることが可能な配置となっている。すなわち、エアブリッジ抵抗81~85の合成抵抗値をRtとすると、エアブリッジ抵抗81の抵抗値を5Rt、エアブリッジ抵抗82の抵抗値を20Rt、エアブリッジ抵抗83の抵抗値を12Rt、エアブリッジ抵抗84の抵抗値を6Rt、エアブリッジ抵抗85の抵抗値を2Rtとするエアブリッジ抵抗群が配置されている。この例では、エアブリッジ抵抗を一つも除去しない場合は、すべてのエアブリッジ抵抗81~85の合成抵抗値はRtとなる。エアブリッジ抵抗85を除去すると合成抵抗値は2Rtとなる。次にエアブリッジ抵抗84を除去すると、合成抵抗値は3Rtとなる。さらに、エアブリッジ抵抗83を除去すると、合成抵抗値は4Rtとなり、エアブリッジ抵抗82を除去すると、合成抵抗値は5Rtとなる。この様子をグラフで示したのが図9である。横軸を並列抵抗数とし、縦軸をエアブリッジ抵抗を一つも除去しない時の並列合成抵抗値で規格化した並列合成抵抗値の変化を示している。これにより、エアブリッジ抵抗81~85を順番に除去することで並列合成抵抗値が一次関数的変化することがわかる。異常発振の抑制は、コンデンサ領域70a、70b間の並列合成抵抗値を、各増幅領域の入力インピーダンスまたは出力インピーダンスの抵抗分よりは大きく、隣接する高周波分配回路間または、高周波合成回路間を回り込むインピーダンスの抵抗分より小さい抵抗値にすることが効果的であることから、これらのインピーダンスの抵抗分の範囲内でエアブリッジ抵抗を順番に除去することで、発振抑制に対して最適な抵抗値に設定することが可能である。なお、各整合回路間に配置する抵抗群それぞれにおいて、抵抗値の調整範囲、調整抵抗数、抵抗値はシミュレーションにより設定する。図10は、エアブリッジ抵抗の第3の配置例である。この配置例では、エアブリッジ抵抗101~105のコンダクタンスを基準となるエアブリッジ抵抗105に対して左に配置された抵抗ほど2のべき乗で増加させたものである。すなわち、エアブリッジ抵抗104のコンダクタンスは、エアブリッジ抵抗105の2倍であり、エアブリッジ抵抗103のコンダクタンス値は4倍、エアブリッジ抵抗102のコンダクタンスは8倍、エアブリッジ抵抗101のコンダクタンスは16倍となっている。このような配置例においては、発振抑制のために調整すべきコンダクタンス値がわかっていれば、1から31段階の広い範囲でのコンダクタンス設定が可能となる。入力整合回路基板21または出力整合回路基板23において、個々のコンデンサ領域70a、70b間の抵抗配置は、以上示したようなエアブリッジ抵抗の配置例の任意の組み合わせの構成をとることが可能である。また、本実施形態では、抵抗群を構成する抵抗数を5つとして説明したが、抵抗数は1つ以上の任意の数で構わない。抵抗群の中には除去できない抵抗を含めても構わない。以上述べたように、本実施形態によれば、内部整合型FET増幅器などの高周波増幅器において、整合回路間を接続するエアブリッジ抵抗をメカニカルに除去することで、高周波増幅器の異常発振を抑制することが可能である。除去可能な抵抗が配置されていることで整合回路基板を交換する必要ななく、高周波増幅器回路をモジュール内に実装した状態で発振抑制が可能である。また、抵抗群の抵抗値がある所定の規則によって配置されていることにより、発振抑制のために必要な抵抗値が選択できるため、精度が高く安定性の高い発振抑制が行える。また、調整時間も短時間で済むという効果を奏する。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"