第1の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第1の電源電圧と、第2の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第2の電源電圧とを共振により出力する電圧出力回路と、前記電圧出力回路の発振を制御する発振制御回路とを含み、前記発振制御回路は、制御信号に基づいて、前記第1の電源電圧及び前記第2の電源電圧の振幅を可変に制御する発振制御を行うことを特徴とする電源回路。請求項1において、前記発振制御回路は、前記第1の電源電圧が出力されるノード及び前記第2の電源電圧が出力されるノードのいずれか一方のノードである第1のノードに接続される駆動回路と、前記駆動回路を制御する制御回路とを含み、前記制御回路は、前記制御信号と、前記第1の電源電圧が出力されるノード及び前記第2の電源電圧が出力されるノードのうちの前記第1のノードと異なるノードである第2のノードの電圧とに基づいて、前記駆動回路を制御することを特徴とする電源回路。請求項2において、前記第1の電源電圧及び前記第2の電源電圧は、前記第1の電源電圧と前記第2の電源電圧との電圧差が小さくなっていく第1の期間と、前記電圧差が大きくなっていく第2の期間とを繰り返し、前記第2の電源電圧は、前記第1の電源電圧の第1極大値と、前記第1極大値に続く第2極大値との間の期間に極大値となり、前記第1の電源電圧の第1極小値と、前記第1極小値に続く第2極小値との間の期間に極小値となり、前記駆動回路は、前記第1のノードが前記第1の電源電圧が出力されるノードである場合には、前記第2の期間において、前記第1の電源電圧を上昇させる駆動を行い、前記第1のノードが前記第2の電源電圧が出力されるノードである場合には、前記第2の期間において、前記第2の電源電圧を降下させる駆動を行うことを特徴とする電源回路。請求項3において、前記制御回路は、前記第1の電源電圧の極小値と前記第2の電源電圧の極大値との差の絶対値を0Vに近づける制御を行うことを特徴とする電源回路。請求項4において、前記駆動回路は、ドレインが前記第1のノードに接続され、ゲートが前記制御回路からの出力により制御され、ソースが直流電源ノードに接続される駆動用トランジスターを含み、前記制御回路は、前記制御信号に基づいて、前記駆動用トランジスターの動作バイアス点を可変に設定することを特徴とする電源回路。請求項5において、前記制御回路は、前記第2のノードと前記制御回路の出力ノードとの間に設けられる抵抗回路と、ドレインが前記制御回路の前記出力ノードに接続され、ゲートに前記制御信号又は前記制御信号に基づく信号が入力され、ソースが前記直流電源ノードに接続される第1のトランジスターと、ドレインとゲートとが共通接続されて前記制御信号又は前記制御信号に基づく信号が入力され、ソースが前記直流電源ノードに接続される第2のトランジスターとを含むことを特徴とする電源回路。請求項6において、前記制御回路は、前記制御回路の前記出力ノードと所定電圧ノードとの間に設けられ、前記出力ノードの電圧変化を抑制する電圧変化抑制回路を含むことを特徴とする電源回路。請求項1において、前記発振制御回路は、前記第1の電源電圧が出力されるノードに接続される第1の駆動回路と、前記第2の電源電圧が出力されるノードに接続される第2の駆動回路と、前記第1の駆動回路及び前記第2の駆動回路を制御する制御回路とを含み、前記制御回路は、前記制御信号と前記第1の電源電圧とに基づいて、前記第2の駆動回路を制御し、前記制御信号と前記第2の電源電圧とに基づいて、前記第1の駆動回路を制御することを特徴とする電源回路。請求項1乃至8のいずれかにおいて、前記電圧出力回路は、第1のコイルと、前記第1のコイルとコアを共有する第2のコイルとを有するコイル部と、キャパシターとを含み、前記電圧出力回路は、前記コイル部と前記キャパシターとの共振により、前記第1の電源電圧及び前記第2の電源電圧を出力することを特徴とする電源回路。請求項1乃至9のいずれかに記載の電源回路と、前記第1の電源電圧及び前記第2の電源電圧が供給されて断熱的回路動作を行う断熱的回路とを含むことを特徴とする回路装置。請求項10に記載の回路装置を含むことを特徴とする電子機器。本発明の幾つかの態様によれば、安定な断熱的回路動作を実現し、消費電力を抑制することができる電源回路、回路装置及び電子機器等を提供できる。本発明の一態様は、第1の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第1の電源電圧と、第2の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第2の電源電圧とを共振により出力する電圧出力回路と、前記電圧出力回路の発振を制御する発振制御回路とを含み、前記発振制御回路は、制御信号に基づいて、前記第1の電源電圧及び前記第2の電源電圧の振幅を可変に制御する発振制御を行う電源回路に関係する。本発明の一態様によれば、発振制御回路が制御信号に基づいて第1の電源電圧及び第2の電源電圧の振幅を可変に設定することができるから、例えば負荷変動によって第1、第2の電源電圧の振幅が変動した場合に、それらの振幅を適正な値に近づけることができる。その結果、第1、第2の電源電圧が供給される断熱的回路において、安定な断熱的回路動作を実現することができるから、回路装置の消費電力を低く抑えることなどが可能になる。また本発明の一態様では、前記発振制御回路は、前記第1の電源電圧が出力されるノード及び前記第2の電源電圧が出力されるノードのいずれか一方のノードである第1のノードに接続される駆動回路と、前記駆動回路を制御する制御回路とを含み、前記制御回路は、前記制御信号と、前記第1の電源電圧が出力されるノード及び前記第2の電源電圧が出力されるノードのうちの前記第1のノードと異なるノードである第2のノードの電圧とに基づいて、前記駆動回路を制御してもよい。このようにすれば、発振制御回路は、制御信号と第1、第2の電源電圧の一方の電源電圧とに基づいて、他方の電源電圧の振幅を制御することができる。他方の電源電圧の振幅が制御されることで、共振によって一方の電源電圧の振幅も制御されるから、第1、第2の電源電圧の振幅を可変に制御することができる。また本発明の一態様では、前記第1の電源電圧及び前記第2の電源電圧は、前記第1の電源電圧と前記第2の電源電圧との電圧差が小さくなっていく第1の期間と、前記電圧差が大きくなっていく第2の期間とを繰り返し、前記第2の電源電圧は、前記第1の電源電圧の第1極大値と、前記第1極大値に続く第2極大値との間の期間に極大値となり、前記第1の電源電圧の第1極小値と、前記第1極小値に続く第2極小値との間の期間に極小値となり、前記駆動回路は、前記第1のノードが前記第1の電源電圧が出力されるノードである場合には、前記第2の期間において、前記第1の電源電圧を上昇させる駆動を行い、前記第1のノードが前記第2の電源電圧が出力されるノードである場合には、前記第2の期間において、前記第2の電源電圧を降下させる駆動を行ってもよい。このようにすれば、駆動回路は、第2の期間に、第1の電源電圧を上昇させる駆動を行い、或いは第2の電源電圧を降下させる駆動を行うことができるから、第2の期間に第1の電源電圧と第2の電源電圧との電圧差を大きくさせる駆動を行うことができる。また本発明の一態様では、前記制御回路は、前記第1の電源電圧の極小値と前記第2の電源電圧の極大値との差の絶対値を0Vに近づける制御を行ってもよい。このようにすれば、第1、第2の電源電圧が供給されて断熱的回路動作を行う断熱的回路において、入力電圧が変化する際にトランジスターに流れる電流を小さく抑えることができるから、安定な断熱的回路動作を実現することができる。また本発明の一態様では、前記駆動回路は、ドレインが前記第1のノードに接続され、ゲートが前記制御回路からの出力により制御され、ソースが直流電源ノードに接続される駆動用トランジスターを含み、前記制御回路は、前記制御信号に基づいて、前記駆動用トランジスターの動作バイアス点を可変に設定してもよい。このようにすれば、駆動用トランジスターは、制御回路からの出力によりドレイン電流が制御され、その際の動作バイアス点は制御信号に基づいて可変に設定される。こうすることで、駆動回路の駆動能力を制御信号に基づいて可変に設定することができるから、第1のノードの電圧振幅を可変に設定することができる。また本発明の一態様では、前記制御回路は、前記第2のノードと前記制御回路の出力ノードとの間に設けられる抵抗回路と、ドレインが前記制御回路の前記出力ノードに接続され、ゲートに前記制御信号又は前記制御信号に基づく信号が入力され、ソースが前記直流電源ノードに接続される第1のトランジスターと、ドレインとゲートとが共通接続されて前記制御信号又は前記制御信号に基づく信号が入力され、ソースが前記直流電源ノードに接続される第2のトランジスターとを含んでもよい。このようにすれば、制御信号に基づいて第2のトランジスターに流れる電流が設定され、さらに第1のトランジスター及び抵抗回路には、第2のトランジスターと同じ電流値の電流が流れる。その結果、出力ノードには、第2のノードの電圧よりも、抵抗回路による電圧降下分だけ低い、或いは電圧上昇分だけ高い電圧が出力される。こうすることで、制御回路は、制御信号に基づいて、出力ノードの電圧を制御することができる。また本発明の一態様では、前記制御回路は、前記制御回路の前記出力ノードと所定電圧ノードとの間に設けられ、前記出力ノードの電圧変化を抑制する電圧変化抑制回路を含んでもよい。このようにすれば、出力ノードの電圧が過剰に高くなることを防止できるから、第1、第2の電源電圧の振幅が過剰に大きくなることを防止することができる。また本発明の一態様では、前記発振制御回路は、前記第1の電源電圧が出力されるノードに接続される第1の駆動回路と、前記第2の電源電圧が出力されるノードに接続される第2の駆動回路と、前記第1の駆動回路及び前記第2の駆動回路を制御する制御回路とを含み、前記制御回路は、前記制御信号と前記第1の電源電圧とに基づいて、前記第2の駆動回路を制御し、前記制御信号と前記第2の電源電圧とに基づいて、前記第1の駆動回路を制御してもよい。このようにすれば、発振制御回路は、第1の駆動回路により第1の電源電圧の振幅を制御し、第2の駆動回路により第2の電源電圧の振幅を制御することができる。こうすることで、第1、第2の電源電圧の振幅を確実に制御することが可能になる。また本発明の一態様では、前記電圧出力回路は、第1のコイルと、前記第1のコイルとコアを共有する第2のコイルとを有するコイル部と、キャパシターとを含み、前記電圧出力回路は、前記コイル部と前記キャパシターとの共振により、前記第1の電源電圧及び前記第2の電源電圧を出力してもよい。このようにすれば、電圧出力回路は、コイル部とキャパシターとの共振により、第1の基準電圧を基準として電圧が周期的に変化する第1の電源電圧及び第2の基準電圧を基準として電圧が周期的に変化する第2の電源電圧を出力することができる。本発明の他の態様は、上記いずれかに記載の電源回路と、前記第1の電源電圧及び前記第2の電源電圧が供給されて断熱的回路動作を行う断熱的回路とを含む回路装置に関係する。本発明の他の態様は、上記に記載の回路装置を含む電子機器に関係する。以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。1.電源回路及び回路装置図1に本実施形態の電源回路及び回路装置の基本的な構成例を示す。本実施形態の電源回路200は、電圧出力回路100及び発振制御回路210を含む。また、本実施形態の回路装置は、電源回路200及び断熱的回路300を含む。なお、本実施形態の電源回路及び回路装置は図1の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。電圧出力回路100は、第1の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第1の電源電圧VPと、第2の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第2の電源電圧VMとを共振により出力する。発振制御回路210は、電圧出力回路100の発振を制御する回路であって、制御信号SCに基づいて、第1の電源電圧VP及び第2の電源電圧VMの振幅を可変に制御する発振制御を行う。発振制御回路210は、駆動回路220と制御回路230とを含む。駆動回路220は、第1の電源電圧VPが出力されるノード及び第2の電源電圧VMが出力されるノードのいずれか一方のノードである第1のノードN1に接続される。制御回路230は、制御信号SCと、第1の電源電圧VPが出力されるノード及び第2の電源電圧VMが出力されるノードのうちの第1のノードN1と異なるノードである第2のノードN2の電圧とに基づいて、駆動回路220を制御する。図1では、VMが出力されるノードを第1のノードN1とし、VPが出力されるノードを第2のノードN2としているが、図1とは逆に、VPが出力されるノードを第1のノードN1とし、VMが出力されるノードを第2のノードN2としてもよい。なお、発振制御回路210の詳細な構成例については、後述する。断熱的回路300は、電圧が周期的に変化する第1の電源電圧VP及び第2の電源電圧VMが供給されて断熱的回路動作を行う。断熱的回路とは、電源に周期波を使用し、MOSトランジスターでのオン抵抗による熱的損失を抑制し、且つ、電源から回路に注入された電荷を再び電源へと回収し、通常では負荷容量からグランド接地に流れてしまう放電電流による電荷エネルギーの再利用を行う技術である。後述するように、安定な断熱的回路動作を実現するためには、第1の電源電圧VP及び第2の電源電圧VMの振幅が安定であることが望ましい。しかしながら、動作中の断熱的回路300の内部ロジックでは、Hレベル高電位レベルからLレベル低電位レベル、或いは、LレベルからHレベルへ電圧レベルが変化するノード数が一定ではないなどの理由で、電源回路200から見た負荷が変動する。この負荷変動の影響で、VP、VMの電圧振幅が変動し、安定な断熱的回路動作を維持することが難しくなる。本実施形態の電源回路200によれば、制御信号SCに基づいてVP及びVMの振幅を可変に設定することができるから、負荷変動等によるVP、VMの電圧振幅の変動が生じた場合に、VP、VMの振幅を適正な値に設定することができる。具体的には、制御回路230は、第1の電源電圧VPの極小値と第2の電源電圧VMの極大値との差の絶対値を0Vに近づける制御を行うことができる。その結果、断熱的回路300において安定な断熱的回路動作を実現することができるから、回路装置の消費電力を低く抑えることが可能になる。なお、VP、VMの振幅の適正な値とは、VPの極小値とVMの極大値との電圧差が厳密に0Vとなる場合の振幅に限定されるものではなく、電圧差の絶対値が所定の値以下であれば適正な値としてもよい。この所定の値は、例えばトランジスターのしきい値電圧に基づいて定めることができる。2.断熱的回路動作図2に、本実施形態の断熱的回路300の詳細な構成例を示す。この構成例は、PMOSトランジスターPM1、PM2広義には第1導電型トランジスター、NMOSトランジスターNM1、NM2広義には第2導電型トランジスターを含む。なお、以下では、断熱的回路に含まれることができる論理回路のうち、2段のインバーターを例に説明する。但し、本実施形態では、断熱的回路300が他の論理回路を含んでもよい。具体的には、トランジスターPM1とNM1は前段のインバーターを構成し、トランジスターPM2とNM2は後段のインバーターを構成する。すなわち、トランジスターPM1、PM2のソース端子には、第1の電源供給ノードNVPが接続され、トランジスターNM1、NM2のソース端子には、第2の電源供給ノードNVMが接続される。トランジスターPM1、NM1のゲート端子には、入力ノードNVIが接続され、ドレイン端子には、出力ノードNQ1が接続される。トランジスターPM2、NM2のゲート端子には、出力ノードNQ1が接続され、ドレイン端子には、出力ノードNQ2が接続される。そして、電源供給ノードNVP、NVMには、周期的に変化する第1、第2の電源電圧VP、VMが供給される。入力ノードNVIには、入力電圧VINが供給される。なお、図2に示すように、トランジスターPM1、PM2のウェル又は、サブストレート基板には、第1の直流電源電圧VDDが供給され、トランジスターNM1、NM2のサブストレートウェルには、第2の直流電源電圧VSSが供給される。或いは、トランジスターPM1、PM2のウェルバックゲートには、第1の電源電圧VPが供給されてもよく、トランジスターNM1、NM2のサブストレートバックゲートには、第2の電源電圧VMが供給されてもよい。図3に、第1、第2の電源電圧VP、VMを出力する電圧出力回路100の構成例を示す。この構成例は、基準電圧生成回路110、共振回路120単共振回路を含む。基準電圧生成回路110は、第1の基準電圧VR1と、第1の基準電圧VR1とは電圧の異なる第2の基準電圧VR2を出力する。この基準電圧VR1、VR2は、周期的に変化する第1、第2の電源電圧VP、VMの基準となる電圧である。例えば、基準電圧生成回路110は、スイッチングレギュレーター例えば、スイッチドキャパシターレギュレーターで構成され、そのスイッチングレギュレーターが基準電圧VR1、VR2を生成する。或いは、基準電圧生成回路110は、ハイレベルHレベル、VDD及びローレベルLレベル、VSSを出力するドライバーで構成されてもよい。そして、そのドライバーが、基準電圧VR1、VR2に対応するデューティーでハイレベルとローレベルを出力することで実効的に実効値として基準電圧VR1、VR2を生成してもよい。なお、基準電圧生成回路110は、基準電圧VR1を共振回路120に出力する第1の基準電圧生成回路と、基準電圧VR2を共振回路120に出力する第2の基準電圧生成回路と、を含むことができる。共振回路120は、1つの共振回路の共振単共振により第1の電源電圧VP及び第2の電源電圧VMを出力する。上述のように、共振回路120が生成する電源電圧VP、VMは、基準電圧VR1、VR2を基準として周期的に変化する電源電圧である。具体的には、電源電圧VP、VMは、正弦波、矩形波、台形波、三角波等が周期的に繰り返される電圧波形を有する。そして、電源電圧VP、VMは、第3の基準電圧例えばVR1VR2/2を基準として線対称な電圧波形を有する。或いは、電源電圧VP、VMは、逆相の電圧波形を有してもよい。例えば、共振回路120は、LC電流励振回路やLC電圧励振回路、LC双安定回路、水晶発振回路等によって構成できる。なお、共振回路は、その構成要素の全てが電源回路に含まれてもよく、その構成要素の一部が電源回路に含まれてもよい。例えば、共振回路がLC共振回路の場合には、インダクターやキャパシターが電源回路の外部に設けられてもよい。図4に、本実施形態の共振回路120の構成例を示す。この共振回路120は、トランスLT広義にはコイル部、キャパシターCを含む。そして、トランスLTは、第1のコイルL11次側コイル、第1のインダクター、第2のコイルL22次側コイル、第2のインダクターを含む。なお、以下では便宜的に、コイルL1、L2をトランスLTと呼ぶが、本実施形態では、コイルL1、L2はトランスである必要はなく、コイルL1、L2の間に相互誘導があればよい。図4に示すように、コイルL1は、ノードNG1とノードNVPとの間に設けられ、コイルL2は、ノードNG2とノードNVMとの間に設けられる。キャパシターCは、ノードNVPとノードNVMとの間に設けられる。そして、この共振回路120は、コイルL1、L2とキャパシターCの共振により、ノードNVPから第1の電源電圧VPを出力し、ノードNVMから第2の電源電圧VMを出力する。例えば、後述するように、電源電圧VP、VMは基準電圧の異なる逆相の正弦波である。そして、上述したように、この電源電圧VP、VMは、断熱的回路300の電源電圧VP、VMとして用いられる。図5に、トランスLTの構成例を示す。第1のコイルL1と第2のコイルL2はコアFR広義にはコア部、磁心を共有する。ここで、コイルL1、L2に付されたドットは、コイルの極性を表す。そして、2つのコイルのドットの付された端子に流れる電流の方向が、2つのコイルの磁束が加算される方向になっている。このようにすれば、相互誘導のある2つのコイルL1、L2とキャパシターCにより共振回路を構成できる。そして、ノードNVP、NVMから電源電圧VP、VMを出力し、断熱的回路300に供給できる。なお、本実施形態では、コア部が1つのコアで形成される場合に限定されず、複数の部材により構成されてもよい。すなわち、コイルL1、L2がコア部を共有するとは、コイルL1、L2が実質的にコアを共有していればよいことを意味する。具体的には、一体に形成されたコアに2つの巻線が巻かれて物理的にコアが共有されている場合だけでなく、別体に形成されたコアを接触させてコア部を構成し、磁気回路が形成されることでコアを共有してもよい。図6に、本実施形態の断熱的回路300による断熱的回路動作の電圧波形の一例を示す。なお以下では、説明を簡単にするために、VSS=0Vとし、VR1=3/4VDDであり、VR2=1/4VDDであり、VPとVMが正弦波であり、図2に示したように断熱的回路が2段のインバーターである場合を例に説明する。図6のH1に示すように、電源電圧VPとして、3/4VDDを基準中心電圧とする振幅1/4VDDの正弦波が供給される。H2に示すように、電源電圧VMとして、1/4VDDを基準とする振幅1/4VDDの正弦波が供給される。この電源電圧VPの正弦波とVMの正弦波は、位相が180°異なっている。そして、H3に示すように、入力電圧VINとしてローレベルVSSが入力された場合には、H4に示すように、前段のインバーターの出力電圧VQ1として電源電圧VPが出力され、H5に示すように、後段のインバーターの出力電圧VQ2として電源電圧VMが出力される。一方、H6に示すように、入力電圧VINとしてハイレベルVDDが入力された場合には、H7に示すように、出力電圧VQ1として電源電圧VMが出力され、H8に示すように、出力電圧VQ2として電源電圧VPが出力される。本実施形態の断熱的回路300は、周期的に変化する第1の電源電圧VPと第2の電源電圧VMが供給されることで断熱的回路動作を行う。第1の電源電圧VPは、第1の基準電圧VR1を基準電圧として周期的に変化し、第2の電源電圧VMは、第2の基準電圧VR2を基準電圧として周期的に変化する。具体的には、第1、第2の電源電圧VP、VMは、第1の電源電圧VPと第2の電源電圧VMとの電圧差が小さくなっていく小さくなる第1の期間と、電圧差が大きくなっていく大きくなる第2の期間を繰り返す。例えば、図6に示すように、第1、第2の電源電圧VP、VMは、それぞれ基準電圧VR1、VR2を基準電圧とする正弦波である。そして、図6に示すように、電圧差が小さくなっていく第1の期間T1と、電圧差が大きくなっていく第2の期間T2を周期的に繰り返す。この第1の期間T1は、例えば電源電圧VPとVMの差分電圧が最大値例えばVDDから最小値例えば0Vまで変化する期間である。また、第2の期間T2は、例えば電源電圧VPとVMの差分電圧が最小値例えば0Vから最大値例えばVDDまで変化する期間である。本実施形態の断熱的回路300によれば、電圧差が小さくなっていく第1の期間と大きくなっていく第2の期間を繰り返す電源電圧VP、VMが供給されることで、断熱的回路動作を実現できる。また、共振により電源電圧VP、VMが供給されることで、電源回路200による電力回生を行うことができる。より具体的には、第2の電源電圧VMは、第1の電源電圧VPの第1極大値と第1極大値に続く第2極大値との間の期間に極大値となり、第1の電源電圧VPの第1極小値と第1極小値に続く第2極小値との間の期間に極小値となる。例えば、図6に示すように、VPの第1極大値VDDから第2極大値VDDの間の期間T3にVMが極大値1/2VDDとなる。また、VPの第1極小値1/2VDDと第2極小値1/2VDDの間の期間T4にVMが極小値VSS0Vとなる。このようにすれば、電圧差が小さくなっていく第1の期間と大きくなっていく第2の期間を繰り返す電源電圧VP、VMを供給できる。これにより、断熱的回路300の断熱的回路動作を実現できる。また、本実施形態では、断熱的回路300は、インバーターを含む。そして、そのインバーターの有する第1導電型トランジスターのソース電極には、他の能動素子を介さずに第1の電源電圧VPが供給される。インバーターの有する第2導電型トランジスターのソース電極には、他の能動素子を介さずに第2の電源電圧VMが供給される。このようにすれば、電源供給ノードのダイオードが省略された断熱的回路を構成できる。また、通常の論理回路例えばCMOS論理回路を、そのまま断熱的回路に転用することができる。すなわち、インバーター等の論理回路において、通常の直流電源電圧例えばVDD、VSSを電源電圧VP、VMに置き換えることで、断熱的回路を実現できる。また、本実施形態の断熱的回路300では、第1の電源電圧VPと第2の電源電圧VMは、互いに逆相の正弦波である。このようにすれば、電圧差が小さくなっていく第1の期間と大きくなっていく第2の期間を繰り返す電源電圧VP、VMを断熱的回路に供給できる。また、LC共振回路等により容易に正弦波を生成できるため、電源電圧VP、VMを共振により供給することが容易になる。また、本実施形態の断熱的回路300には、第2の期間例えば図6に示すT2にエッジを有する入力信号、即ち第2の期間において信号レベル論理レベルが変化する入力信号が入力される。このようにすれば、チャージの回収期間例えば図6に示すT1にエッジが入力されないため、電力ロスを小さくできる。より具体的には、断熱的回路300には、第1の電源電圧VPと第2の電源電圧VMの電圧差が最小となるタイミングに、立ち上がり又は立下りのエッジを有する入力信号が入力される。即ち、第1の電源電圧VPと第2の電源電圧VMの電圧差が最小極小となるタイミングで信号レベル論理レベルが変化する入力信号が入力される。このようにすれば、入力信号の論理レベルが変化する際のトランジスター例えば図2のPM1、NM1に印加されるドレイン-ソース間電圧が最小極小になるから、入力信号レベルの変化に伴うトランジスターのドレイン電流を最小極小に抑えることができる。そして第2の期間例えば図6に示すT2において、VPとVMの電圧差が緩やかに増大することで、ドレイン-ソース間電圧を低く抑えながら、インバーターの出力電圧をHレベル又はLレベルに設定することができる。このようにして、断熱的回路300の断熱的回路動作を実現できる。例えば、図6に示すように、電源電圧VPはVDD~VDD/2の電圧範囲の正弦波である。また、電源電圧VMは、VDD/2~VSSの電圧範囲であり、電源電圧VPと逆相の正弦波である。そして、図6のH9に示すように、電源電圧VPとVMの電圧差が最小VP≒VM≒VDD/2となるタイミングで、H10に示すように、入力電圧VINが変化する。そして電源電圧VPとVMの電圧差が緩やかに増大すると共に、インバーターの出力電圧VQ1、VQ2が緩やかに変化して、図6のH7に示すようにLレベルが出力され、また図6のH8に示すようにHレベルが出力される。以上説明したように、周期的に変化する第1、第2の電源電圧VP、VMが供給されることで、断熱的回路動作を実現することができるが、共振回路によりVP、VMの振幅を安定に制御することは容易ではない。本実施形態の電源回路200では、VPをVDD~VDD/2の電圧範囲に設定し、VMをVDD/2~VSSの電圧範囲に設定するために、発振制御回路210を設けている。以下では、VP、VMの振幅が変化した場合の断熱的回路動作への影響を説明する。図7に、VPの極小値とVMの極大値との電圧差ΔVVPの極小値-VMの極大値と消費エネルギーとの関係の一例を示す。断熱的回路として図2に示すインバーター2段を2個縦続接続した回路を用いた。入力信号として周期的矩形波を用い、入力信号1周期当たりの消費エネルギーをプロットしている。図7から分かるように、電圧差ΔVが正の領域では、ΔVの増加と共に消費エネルギーも増加する。一方、電圧差ΔVが負の領域では、消費エネルギーに大きな変化は見られない。図8は、電圧差ΔVが正の場合の電圧波形の一例である。図8には、第1、第2の電源電圧VP、VM及び初段インバーターの入力電圧VIN、出力電圧VQ1の各波形を示す。電圧差ΔVが正であるから、VP、VMの各電圧波形は交差することがなく、接することもない。入力電圧VINは、電圧差ΔVが極小となるタイミングでHレベルからLレベル、又はLレベルからHレベルに変化するが、電圧差ΔVが正であるためにインバーターを構成するトランジスターに電流が流れる。その結果、断熱的回路動作ではなく非断熱的回路動作になってしまう。例えば図8のA1、A2、A3に示すように、出力電圧VQが急峻に変化しているのは、非断熱的回路動作をしているためである。図9は、電圧差ΔVが負の場合の電圧波形の一例である。電圧差ΔVが負であるから、VP、VMの各電圧波形は交差する。この場合には、入力電圧VINの変化に伴って断熱的回路動作と非断熱的回路動作とが混在して現れる。例えば図9のB1に示す波形は断熱的回路動作によるものであり、B2に示す波形は非断熱的回路動作によるものである。電圧差ΔVが負の場合には、断熱的回路動作におけるエネルギー回生と非断熱的回路動作におけるエネルギー消費とが混在するために、図8に示すように消費エネルギーに大きな変化は見られない。図10は、電圧差ΔVが0Vの場合の電圧波形の一例である。電圧差ΔVが0Vであるから、VPの極小とVMの極大において2つの電圧波形は接する。この場合には、入力電圧VINが変化する際には電圧差ΔVが0Vになっているから、トランジスターに電流が流れることはなく、安定な断熱的回路動作が実現できる。以上説明したように、安定な断熱的回路動作を実現するためには、第1、第2の電源電圧VP、VMの振幅を適正に設定することが要求される。具体的には、第1の電源電圧VPの極小値と第2の電源電圧VMの極大値との差の絶対値を0V、或いは0Vに近い値に設定することが求められる。実際の断熱的回路では、LレベルからHレベル、又はHレベルからLレベルに変化するノードの数が一定ではなく、そのためにVP、VMの各周期毎に負荷変動電源回路から見た負荷の変動が生じる。また、入力信号によっては、頻繁に電圧レベルが変化するノードが多い期間と少ない期間とがあり、これも負荷変動の原因となる。このような負荷変動が生じると、VP、VMの振幅が変化し、安定な断熱的回路動作を維持することが難しくなる。本実施形態の電源回路200によれば、負荷変動によるVP、VMの電圧振幅の変動が生じた場合に、制御信号SCに基づいてVPの極小値とVMの極大値との差の絶対値を0Vに近づけることができる。3.発振制御回路図11に、本実施形態の発振制御回路210の第1の構成例を示す。第1の構成例の駆動回路220は、駆動用トランジスターTDAを含む。また、第1の構成例の制御回路230は、抵抗回路RA及び第1、第2のトランジスターTA1、TA2を含む。なお、本実施形態の発振制御回路は図11の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。駆動用トランジスターTDAは、N型トランジスターであって、ドレインが第1のノードN1に接続され、ゲートが制御回路230からの出力により制御され、ソースが低電位側直流電源ノードVSS広義には直流電源ノードに接続される。制御回路230は、制御信号SCに基づいて、駆動用トランジスターTDAの動作バイアス点を可変に設定する。抵抗回路RAは、第2のノードN2と制御回路230の出力ノードNPとの間に設けられる。抵抗回路RAは、例えば図11に示すように、P型トランジスターTA3で構成することができる。或いは、ポリシリコン薄膜を用いた受動抵抗素子で構成することもできる。第1のトランジスターTA1は、ドレインが制御回路230の出力ノードNPに接続され、ゲートに制御信号SCが入力され、ソースが低電位側直流電源ノードVSS広義には直流電源ノードに接続される。第2のトランジスターTA2は、ドレインとゲートとが共通接続されて制御信号SCが入力され、ソースが低電位側直流電源ノードVSS広義には直流電源ノードに接続される。第1、第2のトランジスターTA1、TA2はカレントミラー回路を構成する。制御回路230は、出力ノードNPと低電位側直流電源ノードVSS広義には所定電圧ノードとの間に設けられ、出力ノードNPの電圧変化を抑制する電圧変化抑制回路VSPをさらに含んでもよい。電圧変化抑制回路VSPは、例えば図11に示すように、ドレインとゲートとを共通接続したN型トランジスターTA4で構成することができる。また、図11では所定電圧ノードとして低電位側直流電源ノードVSSを用いているが、他の電圧のノードであってもよい。制御回路230は、以下のように動作する。制御信号SCにより、トランジスターTA2に電流IAが流れる。この電流値をiaとする。トランジスターTA1、TA2はカレントミラー回路を構成するから、TA1にも同じ電流値iaの電流が流れる。TA1を流れる電流は、抵抗回路RAを介して、VPが出力されるノード広義には第2のノードN2から供給される。抵抗回路RAを流れる電流によって電圧降下が生じるから、RAの抵抗値をraとすると、出力ノードNPの電圧はVP-ia×raとなる。上述したように、VPは基準電圧VR1を基準として周期的に電圧が変化する。例えばVPが正弦波である場合には、VPを時間の関数としてVP=AP×sinωtVR1と表すことができる。ここでωはVPの角周波数、APは振幅である。この式を用いると、出力ノードNPの電圧VNPは、VNP=AP×sinωtVR1-ia×raとなる。駆動用トランジスターTDAのゲートにはVNPが印加されるから、TDAのゲートにはVR1-ia×raを中心としてVPと同一周期で同一位相の正弦波電圧が印加される。駆動用トランジスターTDAはN型トランジスターであるから、VNPが増加する期間にはTDAを流れる電流は増加し、VNPが減少する期間にはTDAを流れる電流は減少する。このTDAの動作によって、VNPが増加する期間にはVMが出力されるノード広義には第1のノードN1の電圧が低下し、VNPが減少する期間にはVMが出力されるノードの電圧が上昇する。即ち、駆動トランジスターTDAは、VMがVPと同一周期で逆位相の電圧になるように駆動する。このように駆動回路220は、第1のノードN1が第2の電源電圧VMが出力されるノードである場合には、第2の期間図6のT2において、第2の電源電圧VMを降下させる駆動を行う。上記の電圧VR1-ia×raは、駆動用トランジスターTDAの動作バイアス電圧動作バイアス点を与えるゲート電圧である。即ち、電流値iaを変化させることで、TDAの動作バイアス点を変化させることができる。例えば電流値iaが増加すると、動作バイアス点が低くなり、TDAの電流変化が小さくなる。その結果、TDAの駆動能力が低下するから、VMの電圧変化が小さくなりVMの振幅が減少する。VMの振幅が小さくなることで、共振回路120の第1のコイルL1に発生するVPの振幅も小さくなる。反対に電流値iaが減少すると、動作バイアス点が高くなり、TDAの電流変化が大きくなる。その結果、TDAの駆動能力が上昇するから、VMの電圧変化が大きくなり、VMの振幅が大きくなり、VPの振幅も増大する。このように制御信号SCに基づいて電流値iaを変化させることにより、VP、VMの振幅を可変に制御することができる。電圧変化抑制回路VSPは、出力ノードNPの電圧VNPが過剰に高くなることを防止する。VNPが過剰に高くなると、駆動トランジスターTDAのゲート電圧動作バイアス点が過剰に高くなり、その結果VP、VMの振幅が過剰に大きくなる。例えば図11に示す電圧変化抑制回路VSPでは、VNPがトランジスターTA4のしきい値電圧を越えた場合にドレイン電流が流れることで、VNPが過剰に高い電圧になることを防止できる。図12に、第1の構成例図11における制御信号SCとVP、VMの振幅との関係の一例を示す。図12には、制御信号SCによる電流IAを徐々に増加させていく場合のVP、VMの極大値及び極小値の変化を示す。上述したように、電流IAの電流値が増加すると、駆動回路220の駆動能力が低下するから、VMの振幅が減少し、それに伴ってVPの振幅も小さくなる。そして図12のC1に示すように、ある電流値においてVPの極小値とVMの極大値との電圧差ΔVが0Vになる。このようにIAの電流値を変化させることでVP、VMの振幅を可変に制御することができるから、電圧差ΔVを0Vに近づける制御を行うことができる。図13に、本実施形態の発振制御回路210の第2の構成例を示す。第2の構成例の駆動回路220は、駆動用トランジスターTDBを含む。また、第2の構成例の制御回路230は、抵抗回路RB及び第1、第2のトランジスターTB1、TB2を含み、またトランジスターTB4、TB5をさらに含んでもよい。第2の構成例では、第1の構成例図11とは異なり、駆動回路220は第1の電源電圧VPが出力されるノード広義には第1のノードN1に接続され、制御回路230は第2の電源電圧VMが出力されるノード広義には第2のノードN2に接続される。なお、本実施形態の発振制御回路は図13の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。駆動用トランジスターTDBは、P型トランジスターであって、ドレインが第1のノードN1に接続され、ゲートが制御回路230からの出力により制御され、ソースが高電位側直流電源ノードVDD広義には直流電源ノードに接続される。制御回路230は、制御信号SCに基づいて、駆動用トランジスターTDBの動作バイアス点を可変に設定する。抵抗回路RBは、第2のノードN2と制御回路230の出力ノードNPとの間に設けられる。抵抗回路RBは、例えば図13に示すように、N型トランジスターTB3で構成することができる。或いは、ポリシリコン薄膜を用いた受動抵抗素子で構成することもできる。第1のトランジスターTB1は、ドレインが制御回路230の出力ノードNPに接続され、ゲートに制御信号SCに基づく信号が入力され、ソースが高電位側直流電源ノードVDD広義には直流電源ノードに接続される。第2のトランジスターTB2は、ドレインとゲートとが共通接続されて制御信号SCに基づく信号が入力され、ソースが高電位側直流電源ノードVDD広義には直流電源ノードに接続される。第1、第2のトランジスターTB1、TB2はカレントミラー回路を構成する。トランジスターTB4、TB5は、共にN型トランジスターであって、カレントミラー回路を構成する。このカレントミラー回路により、制御信号SCによる電流IBと同一の電流値の電流が第2のトランジスターTB2に流れる。そしてTB1、TB2もカレントミラー回路を構成するから、TB1にも電流IBと同じ電流値の電流が流れる。即ち、制御信号SCに基づいて、トランジスターTB1に電流IBと同じ電流値の電流が流れる。この電流値をibとする。TB1を流れる電流は、抵抗回路RBを介して、VMが出力されるノード広義には第2のノードN2に流入する。抵抗回路RBを流れる電流によって電圧降下が生じるから、RBの抵抗値をrbとすると、出力ノードNPの電圧はVMib×rbとなる。上述したように、VMは基準電圧VR2を基準として周期的に電圧が変化する。例えばVMが正弦波である場合には、VMを時間の関数としてVM=AM×sinωtVR2と表すことができる。ここでωはVMの角周波数、AMは振幅である。この式を用いると、出力ノードNPの電圧VNPは、VNP=AM×sinωtVR2ib×rbとなる。駆動用トランジスターTDBのゲートにはVNPが印加されるから、TDBのゲートにはVR2ib×rbを中心としてVMと同一周期で同一位相の正弦波電圧が印加される。駆動用トランジスターTDBはP型トランジスターであるから、VNPが増加する期間にはTDBを流れる電流は減少し、VNPが減少する期間にはTDBを流れる電流は増加する。このTDBの動作によって、VNPが増加する期間にはVPが出力されるノード広義には第1のノードN1の電圧が低下し、VNPが減少する期間にはVPが出力されるノードの電圧が上昇する。即ち、駆動トランジスターTDBは、VMがVPと同一周期で逆位相の電圧になるように駆動する。このように駆動回路220は、第1のノードN1が第1の電源電圧VPが出力されるノードである場合には、第2の期間図6のT2において、第1の電源電圧VPを上昇させる駆動を行う。上記の電圧VR2ib×rbは、駆動用トランジスターTDBの動作バイアス電圧動作点を与えるゲート電圧である。即ち、電流値ibを変化させることで、TDBの動作バイアス点を変化させることができる。例えば電流値ibが増加すると、動作バイアス点が高くなり、TDBの電流変化が小さくなる。その結果、TDBの駆動能力が低下するから、VPの電圧変化が小さくなりVPの振幅が減少する。VPの振幅が小さくなることで、共振回路120の第2のコイルL2に発生するVMの振幅も小さくなる。反対に電流値ibが減少すると、動作バイアス点が低くなり、TDBの電流変化が大きくなる。その結果、TDBの駆動能力が上昇するから、VPの電圧変化が大きくなり、VPの振幅が大きくなり、VMの振幅も増大する。このように制御信号SCに基づいて電流値ibを変化させることにより、VP、VMの振幅を可変に制御することができる。図14に、第2の構成例図13における制御信号SCとVP、VMの振幅との関係の一例を示す。図14には、制御信号SCによる電流IBを徐々に増加させていく場合のVP、VMの極大値及び極小値の変化を示す。上述したように、電流IBの電流値が増加すると、駆動回路220の駆動能力が低下するから、VPの振幅が減少し、それに伴ってVMの振幅も小さくなる。そして図14のD1に示すように、ある電流値においてVPの極小値とVMの極大値との電圧差ΔVが0Vになる。このようにIBの電流値を変化させることでVP、VMの振幅を可変に制御することができるから、電圧差ΔVを0Vに近づける制御を行うことができる。図15に、本実施形態の発振制御回路210の第3の構成例を示す。第3の構成例の発振制御回路210は、第1、第2の駆動回路221、222及び制御回路230を含む。なお、本実施形態の発振制御回路は図15の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。第1の駆動回路221は、第1の駆動用トランジスターTD1を含み、第1の電源電圧VPが出力されるノードNVPに接続される。第1の駆動用トランジスターTD1は、P型トランジスターであって、ドレインがノードNVPに接続され、ゲートが制御回路230からの第1の出力により制御され、ソースが高電位側直流電源ノードVDDに接続される。制御回路230は、制御信号SCに基づいて、第1の駆動用トランジスターTD1の動作バイアス点を可変に設定する。第2の駆動回路222は、第2の駆動用トランジスターTD2を含み、第2の電源電圧VMが出力されるノードNVMに接続される。第2の駆動用トランジスターTD2は、N型トランジスターであって、ドレインがノードNVMに接続され、ゲートが制御回路230からの第2の出力により制御され、ソースが低電位側直流電源ノードVSSに接続される。制御回路230は、制御信号SCに基づいて、第2の駆動用トランジスターTD2の動作バイアス点を可変に設定する。制御回路230は、制御信号SCと第1の電源電圧VPとに基づいて、第2の駆動回路222を制御し、制御信号SCと第2の電源電圧VMとに基づいて、第1の駆動回路221を制御する。制御回路230は、以下のように動作する。制御信号SCにより、トランジスターTC3に電流ICが流れる。この電流値をicとする。トランジスターTC2、TC3はカレントミラー回路を構成するから、TC2にも同じ電流値icの電流が流れ、さらにTC2と直列に接続されるトランジスターTC5にも同じ電流値icの電流が流れる。TC4、TC5はカレントミラー回路を構成するから、TC4にも同じ電流値icの電流が流れる。TC4を流れる電流は、抵抗回路RC1を介して、ノードNVMに流入する。抵抗回路RC1を流れる電流によって電圧降下が生じるから、RC1の抵抗値をrc1とすると、第1の出力ノードNP1の電圧はVMic×rc1となる。VMが正弦波である場合には、第1の出力ノードNP1の電圧VNP1は、VNP1=AM×sinωtVR2ic×rc1と表すことができる。また、トランジスターTC1、TC3はカレントミラー回路を構成するから、TC1にも同じ電流値icの電流が流れる。TC1を流れる電流は、抵抗回路RC2を介して、ノードNVPから供給される。抵抗回路RC2を流れる電流によって電圧降下が生じるから、RC2の抵抗値をrc2とすると、第2の出力ノードNP2の電圧はVP-ic×rc2となる。VPが正弦波である場合には、第2の出力ノードNP2の電圧VNP2は、VNP2=AP×sinωtVR1-ic×rc2と表すことができる。第1、第2の構成例図11、図13と同様に、電流値icを変化させることで、駆動用トランジスターTD1、TD2の動作バイアス点を変化させることができから、VP、VMの電圧振幅を変化させることができる。例えば電流値icが増加すると、TD1の動作バイアス点は高くなり、TD2の動作バイアス点は低くなる。その結果、TD1、TD2の駆動能力が共に低下するから、VP、VMの振幅が小さくなる。反対に電流値icが減少すると、TD1の動作バイアス点は低くなり、TD2の動作バイアス点は高くなる。その結果、TD1、TD2の駆動能力が共に上昇するから、VP、VMの振幅が大きくなる。このように制御信号SCに基づいて電流値icを変化させることにより、VP、VMの振幅を可変に制御することができる。図16に、第3の構成例図15における制御信号SCとVP、VMの振幅との関係の一例を示す。図14には、制御信号SCによる電流ICを徐々に増加させていく場合のVP、VMの極大値及び極小値の変化を示す。上述したように、電流ICの電流値が増加すると、第1、第2の駆動回路221、222の駆動能力が共に低下するから、VP、VMの振幅が小さくなる。そして図16のE1に示すように、ある電流値においてVPの極小値とVMの極大値との電圧差ΔVが0Vになる。このようにICの電流値を変化させることでVP、VMの振幅を可変に制御することができるから、電圧差ΔVを0Vに近づける制御を行うことができる。以上説明したように、本実施形態の電源回路200によれば、制御信号SCに基づいてVP及びVMの振幅を可変に設定することができるから、負荷変動等によるVP、VMの電圧振幅の変動が生じた場合に、VP、VMの振幅を適正な値に設定することができる。具体的には、第1の電源電圧VPの極小値と第2の電源電圧VMの極大値との差の絶対値を0Vに近づける制御を行うことができる。その結果、断熱的回路において安定な断熱的回路動作を実現することができるから、回路装置の消費電力を低く抑えることが可能になる。なお、図示していないが、制御信号SCは、コンパレーター回路等によりVPの極小値とVMの極大値とを比較し、この比較結果に基づいて生成することができる。或いは、整流回路等によりVP又はVMのどちらか一方を整流し、整流された電圧に基づいて生成することができる。具体的には、例えばVP又はVMの振幅が適正な値より大きい場合には制御信号SCの電圧を高くし、反対に適正な値より小さい場合には制御信号SCの電圧を低くすることができる。こうすることで、VP、VMの振幅を適正な値に近づけることができる。4.電子機器図17に、本実施形態の回路装置を含む電子機器の構成例を示す。この電子機器は、集積回路装置400、マイクロコントローラー410ホスト、回路装置、アンテナ430、センサー440、検出回路450、A/D変換器460A/D変換回路、記憶部470、操作部480を含む。本実施形態の電子機器の適用例としては、例えば、温度湿度計、脈拍計、歩数計等を想定できる。センサー440は、例えば温度センサー、湿度センサー、ジャイロセンサー、加速度センサー、フォトセンサー、圧力センサー等の電子機器の用途に応じたセンサーで構成される。検出回路450は、センサー440からの出力信号センサー信号を増幅し、フィルターによりノイズを除去する。A/D変換器460は、増幅された信号をデジタル信号に変換して集積回路装置400へ出力する。集積回路装置400は、センサー440からの出力信号を処理し、処理後の信号をアンテナ430から無線送信する。マイクロコントローラー410は、断熱的回路等で構成され、デジタル信号処理を行ったり、記憶部470に記憶された設定情報や操作部480からの信号に基づいて電子機器の制御処理を行う。記憶部470は、例えばフラッシュメモリーなどで構成され、設定情報や検出したデータ等を記憶する。操作部480は、例えばキーパッド等で構成され、ユーザーが電子機器を操作するために用いられる。本実施形態の回路装置を含む電子機器によれば、断熱的回路を含まない電子機器と比べて、消費電力を低く抑えることが可能になるから、電池で駆動される携帯機器などの場合に電池の消耗を低減することなどが可能になる。なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語第1の直流電源電圧、第2の直流電源電圧等と共に記載された用語VDD、VSS等は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また回路装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。