"画像センサーであって、該画像センサーは、画素配列から直接電荷パケットを受け取るために該画素配列に電気的に接続されている水平シフトレジスタと、該水平シフトレジスタの出力に接続されている非破壊センスノードと、該非破壊センスノードに電気的に接続されている電荷方向スイッチであって、該電荷方向スイッチは、第一および第二の出力を備えている、電荷方向スイッチと、該電荷方向スイッチの該第一の出力に電気的に接続されている電荷増倍水平シフトレジスタと、該電荷方向スイッチの該第二の出力に接続されている第一の増幅器とを備えている、画像センサー。前記非破壊センスノードに接続されている第二の増幅器をさらに備えている、請求項1に記載の画像センサー。前記非破壊センスノードと前記電荷方向スイッチとの間に接続されているパイプライン遅延水平シフトレジスタをさらに備えている、請求項1に記載の画像センサー。前記電荷方向スイッチの前記第一の出力と、前記電荷増倍水平シフトレジスタの入力との間に接続されている拡張された水平シフトレジスタをさらに備えている、請求項1に記載の画像センサー。前記電荷増倍水平シフトレジスタの出力に接続されている第三の増幅器をさらに備えている、請求項1に記載の画像センサー。画像キャプチャデバイスであって、該画像キャプチャデバイスは、画像センサーであって、該画像センサーは、画素配列から電荷パケットを受け取るために該画素配列に電気的に接続されている水平シフトレジスタと、該水平シフトレジスタの出力に接続されている非破壊センスノードと、該非破壊センスノードに電気的に接続されている電荷方向スイッチであって、該電荷方向スイッチは、第一および第二の出力を備えている、電荷方向スイッチと、該電荷方向スイッチの該第一の出力に電気的に接続されている電荷増倍水平シフトレジスタと、該電荷方向スイッチの該第二の出力に接続されている第一の増幅器とを備えている、画像センサーと、該電荷方向スイッチに電気的に接続されているコンピューティングデバイスであって、該コンピューティングデバイスは、該非破壊センスノードから受信される信号に応答して、スイッチ信号を該電荷方向スイッチへ伝送する、コンピューティングデバイスとを備えている、画像キャプチャデバイス。前記非破壊センスノードに接続されている第二の増幅器と、前記電荷増倍水平シフトレジスタの出力に接続されている第三の増幅器とをさらに備えている、請求項6に記載の画像キャプチャデバイス。前記第一の増幅器の出力に接続されている第一の出力回路と、前記第二の増幅器の出力に接続されている第二の出力回路と、前記第三の増幅器の出力に接続されている第三の出力回路とをさらに備え、該第一、第二、および第三の出力回路は各々、それぞれ、該第一、第二、および第三の増幅器の該出力に電気的に接続されているアナログデジタルコンバータを備えている、請求項7に記載の画像キャプチャデバイス。前記非破壊センスノードと前記電荷方向スイッチとの間に接続されているパイプライン遅延水平シフトレジスタをさらに備えている、請求項6に記載の画像キャプチャデバイス。前記パイプライン遅延水平シフトレジスタの長さは、前記第二の増幅器および前記第二の出力回路のパイプライン遅延時間に基づく、請求項9に記載の画像キャプチャデバイス。前記電荷方向スイッチの前記第一の出力と、前記電荷増倍水平シフトレジスタの入力との間に接続されている拡張された水平シフトレジスタをさらに備えている、請求項6に記載の画像キャプチャデバイス。画像センサーであって、該画像センサーは、画素配列から電荷パケットを受け取るために該画素配列に電気的に接続されている水平シフトレジスタと、該水平シフトレジスタの出力に接続されている非破壊センスノードと、該非破壊センスノードに電気的に接続されている電荷方向スイッチであって、該電荷方向スイッチは、第一および第二の出力を備えている、電荷方向スイッチと、該電荷方向スイッチの該第一の出力に電気的に接続されている電荷増倍水平シフトレジスタと、該電荷方向スイッチの該第二の出力に接続されているバイパス水平シフトレジスタとを備えている、画像センサー。前記非破壊センスノードに接続されている第一の増幅器をさらに備えている、請求項12に記載の画像センサー。前記バイパス水平シフトレジスタの出力に接続されている第二の増幅器をさらに備えている、請求項12に記載の画像センサー。前記非破壊センスノードと前記電荷方向スイッチとの間に接続されているパイプライン遅延水平シフトレジスタをさらに備えている、請求項12に記載の画像センサー。前記電荷方向スイッチの前記第一の出力と、前記電荷増倍水平シフトレジスタの入力との間に接続されている拡張された水平シフトレジスタをさらに備えている、請求項12に記載の画像センサー。前記電荷増倍水平シフトレジスタの出力に接続されている第三の増幅器をさらに備えている、請求項12に記載の画像センサー。画像キャプチャデバイスであって、該画像キャプチャデバイスは、画像センサーであって、該画像センサーは、画素配列から電荷パケットを受け取るために該画素配列に電気的に接続されている水平シフトレジスタと、該水平シフトレジスタの出力に接続されている非破壊センスノードと、該非破壊センスノードに電気的に接続されている電荷方向スイッチであって、該電荷方向スイッチは、第一および第二の出力を備えている、電荷方向スイッチと、該電荷方向スイッチの該第一の出力に電気的に接続されている電荷増倍水平シフトレジスタと、該電荷方向スイッチの該第二の出力に接続されているバイパス水平シフトレジスタとを備えている、画像センサーと、該電荷方向スイッチに電気的に接続されているコンピューティングデバイスであって、該コンピューティングデバイスは、該非破壊センスノードから受信される信号に応答してスイッチ信号を該電荷方向スイッチへ伝送する、コンピューティングデバイスとを備えている、画像キャプチャデバイス。前記非破壊センスノードに接続されている第一の増幅器と、前記電荷増倍水平シフトレジスタの出力に接続されている第二の増幅器と、前記バイパス水平シフトレジスタの出力に接続されている第三の増幅器とをさらに備えている、請求項18に記載の画像キャプチャデバイス。前記第一の増幅器の出力に接続されている第一の出力回路と、前記第二の増幅器の出力に接続されている第二の出力回路と、前記第三の増幅器の出力に接続されている第三の出力回路とをさらに備え、該第一、第二、および第三の出力回路は各々、それぞれ、該第一、第二、および第三の増幅器の該出力に電気的に接続されているアナログデジタルコンバータを備えている、請求項19に記載の画像キャプチャデバイス。前記バイパス水平シフトレジスタの長さと、前記電荷増倍水平シフトレジスタの長さとが実質的に等しい、請求項18に記載の画像キャプチャデバイス。前記非破壊センスノードと前記電荷方向スイッチとの間に接続されているパイプライン遅延水平シフトレジスタをさらに備えている、請求項18に記載の画像キャプチャデバイス。前記パイプライン遅延水平シフトレジスタの長さは、前記第一の増幅器および前記第一の出力回路のパイプライン遅延時間に基づく、請求項22に記載の画像キャプチャデバイス。前記電荷方向スイッチの前記第一の出力と、前記電荷増倍水平シフトレジスタの入力との間に接続されている拡張された水平シフトレジスタをさらに備えている、請求項18に記載の画像キャプチャデバイス。画像センサーは、画素配列から電荷パケットを受け取るために画素配列に電気的に接続される水平シフトレジスタを備える。非破壊センスノードが、水平シフトレジスタの出力に接続される。電荷方向スイッチが、非破壊センスノードに電気的に接続される。電荷方向スイッチは、2つの出力を備える。電荷増倍水平シフトレジスタが、電荷方向スイッチの1つの出力に電気的に接続される。バイパス水平シフトレジスタまたは増幅器が、電荷方向スイッチの他の出力に接続され得る。パイプライン遅延水平シフトレジスタが、非破壊センスノードと電荷方向スイッチとの間に接続され得る。拡張された水平シフトレジスタが、電荷方向スイッチと、電荷増倍水平シフトレジスタの入力との間に接続され得る。増幅器が、非破壊センスノード、バイパス水平シフトレジスタの出力、電荷増倍シフトレジスタの出力に接続され得る。画像センサーは、画像キャプチャデバイスに備えられ得る。画像キャプチャデバイスは、増幅器の出力に接続される相関二重サンプリングCDSユニットを備えることができる。CDSユニットは、各々アナログデジタルコンバータを備えることができる。コンピューティングデバイスは、水平シフトレジスタから出力される各電荷パケットに対して、非破壊センスノードにより作成されるデジタル画素信号を受信する。コンピューティングデバイスは、電荷方向スイッチにより受信されるスイッチ信号を作成し、電荷パケット内の電荷担体の数が電荷増倍水平シフトレジスタを飽和させないとき、電荷方向スイッチに、電荷パケットを電荷増倍水平シフトレジスタへと向けさせる。電荷パケットが電荷増倍水平シフトレジスタを飽和させるとき、電荷方向スイッチは、電荷パケットをバイパス水平シフトレジスタ、または電荷方向スイッチの他の出力に接続される増幅器へと向ける。非破壊センスノードに接続される増幅器および増幅器に接続されるCDSユニットは、共同で、組み合わせ電荷電圧変換利得値G1を有する電荷感知出力チャネルを形成する。電荷方向スイッチの1つの出力に電気的に接続される増幅器および増幅器に接続されるCDSユニットは、共同で、組み合わせ電荷電圧変換利得値G2を有する電荷バイパス出力チャネルを形成する。電荷増倍水平シフトレジスタの出力に接続される増幅器および増幅器に接続されるCDSユニットは、共同で、組み合わせ電荷電圧変換利得値G3を有する電荷増倍出力チャネルを形成する。画像を作成するための方法は、電荷感知出力チャネル、電荷増倍出力チャネル、または電荷バイパス出力チャネルのいずれかにより作成される画素信号を選択することを包含する。電荷感知出力チャネルにより作成される画素信号が選択される場合、電荷バイパス出力チャネルから選択された各画素信号に利得係数G3/G1を適用する。電荷バイパス出力チャネルにより作成される画素信号が選択される場合、電荷バイパス出力チャネルから選択された各画素信号に利得係数G3/G2を適用する。画像は、選択された画素信号を組み合わすことにより作成される。画像センサーを作成するための方法は、画素配列から電荷パケットを受け取るために画素配列に電気的に接続される水平シフトレジスタを提供することを包含する。非破壊センスノードが、水平シフトレジスタの出力に接続され、提供される。電荷方向スイッチが、非破壊センスノードに電気的に接続され、提供される。電荷方向スイッチは、第一および第二の出力を備える。電荷増倍水平シフトレジスタが、電荷方向スイッチの第一の出力に電気的に接続され、提供される。バイパス水平シフトレジスタまたは増幅器が、電荷方向スイッチの第二の出力に接続され提供される。画像キャプチャデバイスを作成するための方法は、電荷方向スイッチに電気的に接続されるコンピューティングデバイスを提供することをさらに包含する。コンピューティングデバイスは、非破壊センスノードから受信される信号に応じて、スイッチ信号を電荷方向スイッチへと伝送するように動作可能である。本発明の実施形態は下記の図面を参照してより容易に理解される。図面の要素は、互いに関して必ずしも一定の縮小比ではない。詳細な説明本明細書および特許請求の範囲に渡って以下の用語は、文脈が異なる意味を明確に要求しない限り、本明細書中で明瞭に関連付けられた意味を持つ。a、an、およびtheは、複数の言及を含み、内inの意味は、内inおよび上onを含む。用語接続されるconnectedは、接続されるアイテム間の直接電気接続、もしくは1つまたは複数の受動または能動中間デバイスを通した間接接続のいずれかを意味する。用語回路circuitは、所望の機能を提供するために接続される単一のコンポーネントまたは複数の中間デバイス能動または受動のいずれかいずれかを意味する。用語信号signalは、少なくとも1つの電流、電圧、電荷、またはデータ信号を意味する。加えて、用語基板substrateは半導体ベースの材料であることが理解され、それは限定するものではないが、シリコン、SOIsilicon-on-insulator技術、SOSsilicon-on-sapphire技術、ドープおよび非ドープ半導体、半導体基板上に形成されたエピタキシャル層またはウェル領域、および他の半導体構造を含む。図面に言及すると、図全体に渡り、同じ番号は同じパーツを指し示す。図3は、本発明に従った一実施形態における画像キャプチャデバイスの簡略ブロック図である。画像キャプチャデバイス300は、図3においてデジタルカメラとして実装される。当業者は、デジタルカメラが、本発明を組み込む画像センサーを利用し得る画像キャプチャデバイスの単なる一例に過ぎないことを認識する。他のタイプの画像キャプチャデバイス例えば、携帯電話カメラおよびデジタルビデオカムコーダーのようなが、本発明と共に使用され得る。デジタルカメラ300において、対象シーンからの光302は撮像ステ―ジ304に入力される。撮像ステージ304は、レンズ、光量加減フィルター、アイリス絞り、およびシャッターのような通常要素を含み得る。光302は、画像センサー306上に画像を形成するために撮像ステージ304により集束される。画像センサー306は、入射光を電気信号へと変換することにより1つまたは複数の画像を捕捉する。デジタルカメラ300は、プロセッサ308、メモリ310、ディスプレイ312、および1つまたは複数の追加の入力/出力I/O要素314をさらに含む。図3の実施形態において別個の要素として示されているが、撮像ステージ304は小型カメラモジュールを形成するために画像センサー306、および可能性としてデジタルカメラ300の1つまたは複数の追加の要素と統合され得る。プロセッサ308は例えば、マイクロプロセッサ、中央処理装置CPU、特定用途向け集積回路ASIC、デジタル信号処理装置DSP、または他の処理デバイス、または複数のこれらのようなデバイスの組み合わせとして実装され得る。撮像ステージ304および画像センサー306の種々の要素は、プロセッサ308から供給されるタイミング信号または他の信号により制御され得る。メモリ310は、例えば、ランダムアクセスメモリRAM、読取り専用メモリーROM、フラッシュメモリ、ディスクベースメモリ、リムーバブルメモリ、または他のタイプの記憶要素のような任意のタイプのメモリの任意の組み合わせとして構成され得る。画像センサー306により捕捉された所与の画像は、メモリ310内にプロセッサ308により記憶され得、そしてディスプレイ312上に示され得る。ディスプレイ312は、他のタイプのディスプレイが使用され得るが、典型的にアクティブマトリックス方式カラー液晶ディスプレイLCDである。追加のI/O要素314は、例えば、種々の画面上のコントロール、ボタンまたは他のユーザーインタフェース、ネットワークインタフェース、またはメモリカードインタフェースを含み得る。図3において示されるデジタルカメラは、当業者に公知のタイプの、追加のまたは代替的な要素を含み得ることが理解される。本明細書中で具体的に示されないまたは説明されない要素が、当業者から選択され得る。既に言及されたように、本発明は、幅広い種類の画像キャプチャデバイスとして実装され得る。また、本明細書中で説明される実施形態の特定の局面は、画像キャプチャデバイスの1つまたは複数の処理要素により実行されるソフトウェアの形態で少なくとも部分的に実装され得る。そのようなソフトウェアは、当業者により理解されるように、本明細書中で提供される教示を与えられた簡単な方法で実装され得る。ここで図4を参照すると、本発明に従った一実施形態において、図3で示される画像センサー306としての使用に適切な第一のCCD画像センサーの簡略ブロック図が示される。画像センサー400は、限定するものではないが、インターライン型CCD画像センサーおよびフルフレーム型画像センサーを含む、任意のタイプのCCD画像センサーとして実装され得る。画像センサー400は、画素の各行から電荷パケットを水平シフトレジスタ404の中へとシフトする垂直シフトレジスタ示さずを有する画素配列402を含む。水平シフトレジスタ404は、本発明に従った一実施形態において、低電圧水平電荷結合素子CCDシフトレジスタとして実装される。水平シフトレジスタ404は、各電荷パケットを非破壊センスノード406に向けて順々にシフトする。非破壊センスノード406は、本発明に従った一実施形態において、非破壊浮遊ゲートセンスノードとして実装される。非破壊センスノード406上の電圧は、増幅器408内へと入力される。出力増幅器408の出力は、出力回路410に接続される。出力増幅器408および出力回路410は、一緒に電荷感知出力チャネルを形成する。出力回路410は、本発明に従った一実施形態において、相関二重サンプリングCDSユニットとして実装される。CDSユニットは、種々の回路実装のうちの任意のもので構成され得る。単なる例として、CDSユニットは、アナログドメイン内の二重サンプル例えば、リセットおよび画像サンプルを減算し、その結果をアナログデジタルコンバータへと渡すように構成され得る。もう一つの例として、AnalogDevicesから、部品番号AD9824で入手可能であるCDSユニットが、CDSユニットとして使用され得る。CDSユニットはまた、米国特許第5,086,344号の中でのように、両方のサンプルをデジタル方式で変換し、かつデジタルドメイン内の二重サンプルを減算するように構成され得る。典型的に、アナログデジタルコンバータを含む出力回路は、パイプライン処理遅延を有する。出力回路が、出力増幅器408から出力されるアナログ画素信号を受信するとき、対応するデジタル画素信号は、所定の数のクロックサイクルが過ぎるまで出力回路410から出力されない。パイプライン遅延水平シフトレジスタが、本発明に従った一部の実施形態において、出力回路410のパイプライン処理遅延を補うために使用される。示される実施形態において、パイプライン遅延水平シフトレジスタ412は、出力回路410のパイプライン処理遅延と対応する長さを有する。パイプライン遅延水平シフトレジスタ412の長さは、非破壊センスノード406により感知されパイプライン遅延水平シフトレジスタ412へと渡される電荷パケットが、パイプライン遅延水平シフトレジスタ412から出力され、CDSユニット410からデジタル化された画素信号が出力されるのと実質的に同時またはそれより遅くに電荷方向スイッチ414に到達するように決定される。パイプライン遅延水平シフトレジスタ412は、本発明に従った他の実施形態において、異なる長さを有し得、または使用されない可能性もある。コンピューティングデバイス例えば、図3におけるプロセッサ308は、出力回路410から出力されるデジタル画素信号を分析し、かつ信号線413上のスイッチ信号を電荷方向スイッチ414へと伝送する。コンピューティングデバイスは、本発明に従った一実施形態において、画像センサーダイまたはチップの外部に組み立てられる。コンピューティングデバイスは、本発明に従ったもう一つの実施形態において、画像センサーダイまたはチップ上に組み立てられ得る。出力回路410から出力されるデジタル画素信号が、少ない量または数の電荷担体を表す場合、信号線413上のスイッチ信号は、電荷方向スイッチ414に、電荷パケットを電荷増倍水平シフトレジスタ416へと渡させる。電荷パケットはその後、電荷増倍水平シフトレジスタ416を通りシフトされ、出力増幅器418内へと入力される。出力増幅器418は、電荷パケット内の電荷担体の量を表し、アナログ画素信号を出力する。出力回路420は、出力増幅器418の出力に接続される。出力増幅器418および出力回路420は、一緒に電荷増倍出力チャネルを形成する。出力回路420は、アナログ画素信号をデジタル画素信号へと変換する。出力回路420は、本発明に従った一部の実施形態において、画素信号について追加の処理を実行し得る。出力回路420は、本発明に従った一実施形態において、CDSユニットとして実装される。CDSユニットは、複数の実装のうちの任意のもので構成され得る。出力回路410から出力されるデジタル画素信号が、増倍水平シフトレジスタ416を飽和させ得る数の電荷担体を表す場合、信号線413上のスイッチ信号は、電荷方向スイッチ414に、電荷パケットを非電荷増倍バイパス水平シフトレジスタ422へと向けさせる。電荷パケットはその後、バイパス水平シフトレジスタ422を通りシフトされ、出力増幅器424内へと入力される。出力増幅器424は、電荷パケット内の電荷担体の量を表す、アナログ電圧信号を出力する。出力回路426は、出力増幅器424の出力に接続される。出力増幅器424および出力回路426は、一緒に電荷増倍出力チャネルを形成する。出力回路426は、アナログ画素信号をデジタル画素信号へと変換する。出力回路426は、本発明に従った一部の実施形態において、画素信号について追加の処理を実行し得る。出力回路426は、本発明に従った一実施形態において、CDSユニットとして実装される。CDSユニットは、複数の実装のうちの任意のもので構成され得る。拡張された水平シフトレジスタ428は、電荷方向スイッチ414と電荷増倍水平シフトレジスタ416との間の接続水平シフトレジスタとして働く。拡張された水平シフトレジスタ428は、本発明に従った一実施形態において低電圧レベルで動作する。拡張された水平シフトレジスタ428は、本発明に従った他の実施形態において省略され得る。画像センサー400は、画素配列402から読み取られる各電荷パケットに対して、2つの画素信号を作成する。1つの画素信号は、各電荷パケットに対して、電荷感知出力チャネルにより作成される。電荷パケットが電荷バイパス出力チャネルへと向けられるとき、第二の画素信号が、電荷バイパス出力チャネルにより作成される。電荷パケットが電荷増倍出力チャネルへと向けられるとき、第二の画素信号は、電荷増倍出力チャネルにより作成される。バイパス水平シフトレジスタおよび電荷増倍水平シフトレジスタの長さは、本発明に従った一実施形態において、電荷パケットが、同一の水平クロックサイクルにおいて出力増幅器424または出力増幅器418に到達するように設計および実装される。コンピューティングデバイスは、コンピューティングデバイスが電荷方向スイッチにおいて各電荷パケットをどのように向けるかに基づき、出力増幅器424の出力または出力増幅器418の出力を取り入れることにより最終画像を組み立てる。バイパス水平シフトレジスタは、本発明に従った他の実施形態において、電荷増倍水平シフトレジスタより長くも短くもあり得る。これらの実施形態において、出力回路426および420から出力されるデジタル画素信号は、コンピューティングデバイス例えば、図3におけるプロセッサ308により同期または再順序付けされ得る。コンピューティングデバイスは、各電荷パケットに対するスイッチ信号の状態を記憶し、そのデータを使用してデジタル画素信号を再順序付けすることで画像を再生することが可能である。出力回路410、420、426は、本発明に従った一実施形態において、画像センサーダイまたはチップの外部に組み立てられる。出力回路410、出力回路420、または出力回路426内の一部またはすべての構成要素は、本発明に従った他の実施形態において、画像センサーダイまたはチップ上に組み立てられ得る。図5は、本発明に従った一実施形態における、図3で示される画像センサー306としての使用に適切な第二のCCD画像センサーの簡略ブロック図である。画像センサー500は、バイパス水平シフトレジスタ422を例外として、図4で示される画像センサー400と多くの同一の要素を含む。バイパス水平シフトレジスタ422は画像センサー500から省略されて、増幅器424への入力は電荷方向スイッチ414に接続される。図5の実施形態の一利点は、バイパス水平シフトレジスタを動作させるために、電力が必要でなくなるということである。画像センサー500において、電力消費量は、図4で示される画像センサー400と比べて低減される。ここで図6を参照すると、本発明に従った一実施形態における、図4で示される電荷方向スイッチ414の簡略平面図が示される。パイプライン遅延水平シフトレジスタ412、バイパス水平シフトレジスタ422、および拡張された水平シフトレジスタ428が、電荷方向スイッチ414に接続されて示される。本発明に従った一実施形態において、電荷方向スイッチ414は、電荷シフト要素の上に配置されるゲート600、602、604を含む。電荷方向スイッチ414は2つの出力を含み、1つの出力はゲート602と関連し、かつもう一方の出力はゲート604と関連する。パイプライン遅延水平シフトレジスタ412、バイパス水平シフトレジスタ422、および拡張された水平シフトレジスタ428は、示される実施形態において、各々2相CCDシフトレジスタとして描写される。本発明に従った他の実施形態は、2相CCDシフトレジスタに限定されない。3またはそれ以上の相を有するCCDシフトレジスタが、他の実施形態において実装され得る。図7で示される例示的なタイミング図は、本発明に従った一実施形態において、電荷をパイプライン遅延水平シフトレジスタ412からバイパス水平シフトレジスタ422へと向けるように使用される。パイプライン遅延水平シフトレジスタ412を省略する実施形態において、タイミング図は、電荷を非破壊センスノード406からバイパス水平シフトレジスタ422へと向けるように使用され得る。ゲート600が、時間T0において所定のレベル例えば、低レベルにクロックされるとき、ゲート602上の信号は低レベルで保持され、かつゲート604上の信号のクロックは高レベルにクロックされる。ゲート600および602上の信号が低レベルにあり、かつゲート604上の信号が高レベルにあるとき、電荷は、ゲート600の下に配置される電荷シフト要素から流出し、ゲート604の下の電荷シフト要素へと流入する。バイパス水平シフトレジスタ422/502のゲート606、608に印加される信号は、図7で示されるようにクロックされ、それによって電荷パケットをバイパス水平シフトレジスタ422を通してシフトする。図8で描写される例示的なタイミング図は、電荷を、パイプライン遅延水平シフトレジスタ412から拡張された水平シフトレジスタ428へと向けるように使用される。拡張された水平シフトレジスタ428を省略する実施形態において、タイミング図は、電荷をパイプライン遅延水平シフトレジスタ412から電荷増倍水平シフトレジスタ416へと向けるように使用され得る。最後に、パイプライン遅延水平シフトレジスタ412を省略する実施形態において、タイミング図は、電荷を非破壊センスノード406から、拡張された水平シフトレジスタ428または電荷増倍水平シフトレジスタ416のいずれかへと向けるように使用され得る。時間T00において、ゲート600は低レベルにクロックされ、一方でゲート604上の信号は低レベルに保持され、かつゲート602上の信号は高レベルにクロックされる。ゲート600および604上の信号が低レベルにあり、かつゲート602上の信号が高レベルにあるとき、電荷は、ゲート600の下に配置される電荷シフト要素から流出し、ゲート602の下の電荷シフト要素へと流入する。拡張された水平シフトレジスタ428のゲート606、608に印加される信号は、図8で示されるようにクロックされ、それによって電荷パケットを拡張された水平シフトレジスタを通してシフトする。図6で示される電荷方向スイッチがまた、図5で示される実施形態において使用され得る。増幅器424は、ゲート604の下の電荷シフト要素に接続される。図7および図8で描写されるタイミング図が、電荷パケットを、増幅器424または電荷増倍水平シフトレジスタ416、それぞれに向けるように使用され得る。ここで図9を参照すると、本発明に従った一実施形態において、電荷パケットの流れを制御するための方法のフローチャートが示される。最初に、ブロック900において、電荷パケットは非破壊センスノードへとシフトされる。電荷パケットは、電荷パケット内の電荷担体の量または数を表すデジタル画素信号へと変換され、一方で電荷パケットが電荷方向スイッチへと送信されるブロック902。本発明に従った一実施形態において、電荷パケットは、電荷パケットを電荷方向スイッチへと送信するために、パイプライン遅延水平シフトレジスタを通してシフトされる。ブロック904において、電荷パケット内の電荷担体の数が、電荷増倍水平シフトレジスタを飽和させるかどうかの決定が行われる。電荷パケットが電荷増倍水平シフトレジスタを飽和させる場合、処理はブロック906へと渡り、そこで電荷パケットは、バイパス水平シフトレジスタ図4または放出要素図5のいずれかへと向けられる。電荷担体が電荷増倍水平シフトレジスタを飽和させない場合、電荷パケットは電荷増倍水平シフトレジスタへと向けられて、電荷増倍水平シフトレジスタを通してシフトされるブロック908。図9で描写される方法は、画素配列から読み取られる各画素に対して繰り返される。ブルーミングを生じさせない電荷パケットのみが、入力されて、電荷増倍水平シフトレジスタを通してシフトされる。ブルーミングを生じさせるより大きな電荷パケットは、バイパス水平シフトレジスタ図4または放出要素図5へと向けられる。本発明に従った一実施形態における、電荷バイパス出力チャネルを含む画像センサーにおいて、バイパス水平シフトレジスタに接続される出力増幅器すなわち、出力増幅器424は、電荷増倍水平シフトレジスタに接続される出力増幅器すなわち、出力増幅器418のノイズフロアよりも高いノイズフロアを有する。より高いノイズフロアは、大きな画素値の中に含まれる光子ショット雑音より少ないため重要でない。単なる例として、出力増幅器424は、可能な限り高い電荷電圧変換利得を有し得、それによって出力増幅器424は、N2より少ない電子雑音を有する小さい信号を読み取ることが可能である。N2電子雑音で、N22電子以上の任意の信号光子ショット雑音は信号の平方根であるは、N2電子より多い光子ショット雑音を有する。電荷パケットをバイパス水平シフトレジスタ422へと向けさせる信号レベルは、N22電子の2~3倍であり得る。この例において、電荷増倍水平シフトレジスタ416は使用されず、電荷方向スイッチは、3×N22より多い電子を有するすべての電荷パケットを出力増幅器424へと向ける。出力増幅器424は大きい電荷変換利得を有し得るため、信号があまりにも多くの信号を含む場合、出力増幅器424は飽和する可能性がある。その場合、出力増幅器408は出力増幅器424の利得よりも少ない利得を有するため、出力増幅器408が使用される。図10は、図4および図5で示される実施形態と共に使用され得る画像を作成するための方法のフローチャートである。値G1は、増幅器408および出力回路410の、組み合わせ電荷電圧変換利得を表す。値G2は、出力増幅器424および出力回路426の、組み合わせ電荷電圧変換利得を表す。最後に、値G3は、出力増幅器418および出力回路420の、組み合わせ電荷電圧変換利得を表す。最初に、ブロック1000において、電荷パケット内の電荷担体の数が電荷増倍水平シフトレジスタを飽和させるかどうかの決定が行われる。飽和させない場合、電荷パケットは、電荷増倍水平シフトレジスタへと向けられて、電荷増倍水平シフトレジスタを通してシフトされて、電荷増倍水平シフトレジスタに接続される出力増幅器および出力回路により作成されるデジタル画素信号が、デジタル画素信号として選択されるブロック1002。ブロック1004で示されるように、デジタル画素信号は記憶される。単なる例として、デジタル画素信号は、図3で示されるメモリ310内に記憶され得る。次に、ブロック1006で示されるように、画像センサーによりもう一つの電荷パケットが作成されるかどうかの決定が行われる。作成される場合、方法はブロック1000へと戻る。電荷パケット内の電荷担体の数が、電荷増倍水平シフトレジスタを飽和させるときブロック1000、処理はブロック1008へと渡り、そこで、電荷担体の数がバイパス水平シフトレジスタに接続される出力増幅器を飽和させるかどうかの決定が行われる。飽和させない場合、電荷パケットはバイパス水平シフトレジスタに向けられて、バイパス水平シフトレジスタを通してシフトされて、バイパス水平シフトレジスタに接続される出力増幅器および出力回路により作成されるデジタル画素信号が、デジタル画素信号として選択されるブロック1010。選択されたデジタル画素信号はその後、ブロック1012において、利得比G3/G2を掛けられて、ブロック1004において修正されたデジタル画素信号が記憶される。ブロック1006において、電荷担体の数が、バイパス水平シフトレジスタに接続される出力増幅器を飽和させる場合、非破壊センスノードに接続される増幅器により作成されるデジタル画素信号が、デジタル画素信号として選択されるブロック1014。選択されたデジタル画素信号はその後、ブロック1016において利得比G3/G1を掛けられて、ブロック1004において修正されたデジタル画素信号が記憶される。単なる例として、利得比G3/G2およびG3/G1は、図3で示されるプロセッサ308のようなコンピューティングデバイスにより、選択されたデジタル画素信号へと適用され得る。ブロック1006において、画像センサーによりすべての電荷パケットが作成されたとき、方法はブロック1018へと渡り、そこで、記憶された画素信号または修正された画素信号は、画像を作成するために組み合わされる。本発明に従った実施形態は、画素信号が、画像内の画素の位置に対応する位置に記憶されるように、ブロック1004およびブロック1018を組み合わすことが可能である。それゆえ、メモリまたは記憶装置は、画像センサーによりすべての電荷パケットが作成されたとき、完成された画像を記憶する。図10で示される方法において使用される利得比G3/G2およびG3/G1を決定するための一工程が、ここで説明される。G3/G1利得比は、電荷増倍水平シフトレジスタ418および出力回路420に向けられる電荷パケットから決定され得る。それらの電荷パケットは、出力回路410および420の両方により処理される。本発明に従った一実施形態において、出力回路420により作成されるデジタル画素信号/出力回路410により作成されるデジタル画素信号の移動平均が決定される。この移動平均は、利得比G3/G1と等しい。カメラ温度が変化するにつれて、利得比G3/G1もまた変化する可能性があるため、一実施形態において移動平均が使用される。G3/G2利得比は、第一に利得比G1/G2を測定して、次にG3/G2=G3/G1×G1/G2を計算することにより決定される。G1/G2利得比は、バイパス水平シフトレジスタ422および出力回路426に向けられる電荷パケットから決定され得る。それらの電荷パケットは、出力回路410および426の両方により処理される。出力回路410により作成されるデジタル画素信号/出力回路426により作成されるデジタル画素信号の移動平均が決定される。本発明に従った実施形態は、移動平均の使用に限定されない。移動最小二乗適合平均runningleastsquaresfitaverageが、本発明に従ったもう一つの実施形態において使用され得る。当業者は、移動最小二乗適合平均がまたオフセットエラーを補正することを理解する。図11は、本発明に従った一実施形態において、3つの出力からの信号出力が、画像を作成するためにどのように組み合わされるかを示すために使用される例示的な図である。線1100は、0~S1の数の電荷担体を有する電荷パケットに対する、電荷増倍出力チャネルの出力を表す。線1102は、0~S2の数の電荷担体を有する電荷パケットに対する、電荷バイパス出力チャネルの出力を表す。最後に、線1104は、0~S3の数の電荷担体を有する電荷パケットに対する、電荷感知出力チャネルの出力を表す。各線1100、1102、1104の傾斜は、それぞれ、出力利得G3、G2、およびG1である。線1106は、異なる出力チャネルの中の増幅器例えば、増幅器408、418、426に対する飽和レベルを表す。すべての出力チャネルに対する画素強度は、この飽和レベルを超えることはない。それゆえ、画像に対する最大画素強度は、線1106により表される強度レベルに限定される。示される実施形態において、出力増幅器418は最も低い電荷担体の数S1で飽和し、出力増幅器424は電荷担体の数S2で飽和し、出力増幅器408は最も高い電荷担体の数S3で飽和する。電荷担体の数がS1とS2との間である場合、電荷バイパス出力チャネルの出力は、出力線1100,1102の傾斜の比すなわち、利得比を掛けられる。電荷担体の数がS2よりも大きい場合、電荷感知出力チャネルの出力は、線1104および1100の傾斜の比を掛けられる。一部の出力チャネルから出力される画素信号は、より大きな範囲の強度値を有する画像を作成するために利得比を掛けられる。利得比は、利得比がS1とS3との間の数の電荷担体を有する電荷パケットに適用されるとき、画素強度値を、強度値が線1108および1110に沿った範囲に入るように修正する。線1108は、S1とS2との間であり、線1110は、S2とS3との間である。単なる例として、電荷パケットは、線1102に沿った点1112に対応する電荷担体の数を有する電荷バイパス出力チャネルから出力される。電荷パケットが利得比G3/G2を掛けられるとき、修正された画素強度値は、線1108に沿った点1112’に対応する。電荷感知出力チャネルから出力される電荷パケットは、線1104に沿った点1114に対応する電荷担体の数を有する。電荷パケットが利得比G3/G1を掛けられるとき、修正された画素強度値は、線1110に沿った点1114’に対応する。それゆえ、利得比は、線1108および線1110に沿った範囲に入るまたは実質的に入る修正された画素強度を作成し、それによってより大きな範囲の画素強度値を有する画像を作成する。ここで図12を参照すると、本発明に従った一実施形態において、画像センサーを作成するための方法のフローチャートが示される。最初に、ブロック1200において示されるように、画素配列が作成される。光検出器の画素配列は、当該分野で公知の技術を使用して作成され得る。例えば、マスキング層が、基板の上に堆積され得、各画素内のそれぞれの構成要素例えば、光検出器が形成される位置において開口部を提供するように各々パターン化され得る。特定の伝導性タイプを有するドーパントが、構成要素を作成するために基板の中へと注入される。次に、ブロック1202において示されるように、画素配列の片側に水平CCDシフトレジスタが作成される。水平CCDシフトレジスタは、当該分野で公知の技術を使用して作成され得る。例えば、マスキング層が、基板の上に堆積され得、各々のシフトレジスタ要素、または各々のシフトレジスタ要素内の相が形成される位置において開口部を提供するようにパターン化され得る。特定の伝導率タイプを有するドーパントが、シフトレジスタ要素または相を作成するために基板の中へと注入される。障壁インプラントがまた、シフトレジスタ要素または相の間に形成され得る。また、電極が、各々のシフトレジスタ要素または相の上に作成され、電荷パケットを水平CCDシフトレジスタを通してシフトするように使用されるそれぞれの電圧クロッキング信号に電気的に接続される。典型的に、電極は電極層の中に形成される。2相CCDシフトレジスタにおいて、交互の電極1つおきの電極が1つの電極層を形成し、残りの電極が第二の電極層を形成する。4相CCDシフトレジスタにおいて、第一および第三の相または第二および第四の相の上に置かれる電極が1つの電極層を形成し、残りの電極が第二の電極層を形成する。次に、ブロック1204、1206、および1208において示されるように、電荷感知出力チャネル、電荷バイパス出力チャネル、電荷増倍出力チャネルが作成される。出力チャネルは、当該分野で公知の技術を使用して作成され得る。例えば、マスキング層が、基板の上に堆積され得、各々のシフトレジスタ要素、または各々のシフトレジスタ要素内の相が形成される位置において開口部を提供するようにパターン化され得る。特定の伝導性タイプを有するドーパントが、シフトレジスタ要素または相を作成するために基板の中へと注入される。障壁インプラントがまた、シフトレジスタ要素または相の間に形成され得る。また、電極またはゲートが、各々のシフトレジスタ要素または相の上に作成され、電荷パケットを水平シフトレジスタを通してシフトするように使用されるそれぞれの電圧クロッキング信号に電気的に接続される。典型的に、ゲートは層の中に形成される。2相シフトレジスタにおいて、交互のゲート1つおきのゲートが1つの層を形成し、残りのゲートが第二の電極層を形成する。4相シフトレジスタにおいて、第一および第三の相または第二および第四の相の上に置かれるゲートが1つの層を形成して、残りのゲートが第二の電極層を形成する。最後に、ブロック1210において、電荷方向スイッチが作成される。電荷方向スイッチは、当該分野で公知の技術を使用して作成され得る。例えば、マスキング層が基板の上に堆積され得、各々のシフトレジスタ要素、または各々のシフトレジスタ要素内の相が形成される位置において開口部を提供するようにパターン化され得る。特定の伝導性タイプを有するドーパントが、シフトレジスタ要素または相を作成するために基板の中へと注入される。障壁インプラントがまた、シフトレジスタ要素または相の間に形成され得る。また、ゲートが、各々のシフトレジスタ要素または相の上に作成され、電荷パケットを電荷方向スイッチのそれぞれの出力を通して向けるように使用されるそれぞれの電圧クロッキング信号に電気的に接続される。当業者は、本発明に従った他の実施形態が、図12で示されるブロックの順番を変更できることを認識する。例えば、電荷バイパス出力チャネルを含まない実施形態において、放出要素が当該分野で公知の技術を使用して作成され得る。画素配列の中に含まれる複数の構成要素、水平シフトレジスタ、電荷バイパス出力チャネル、電荷感知出力チャネル、または電荷増倍出力チャネルが、マスキング層を適切にパターン化することにより同時に作成され得る。パイプライン遅延水平シフトレジスタまたは拡張された水平シフトレジスタを含む実施形態は、所望の出力チャネルを作成するときにこれらの要素を作成し得る。加えて、画像センサーの中の他の構成要素が、図12で示される工程の間に作成され得る。本発明は、その特定の実施形態の詳しい参照を伴って詳細に説明されるが、本発明の精神および範囲内で、変形および改変がもたらされ得ることが理解される。例えば、図7、図8、および図10で示される信号レベル以外の信号レベルが使用され得る。電荷方向スイッチは、本発明に従った他の実施形態において、異なって実装され得る。画像キャプチャデバイスは、図3で示される構成要素と比べて、追加の構成要素を含むことができる。本発明の具体的な実施形態が本明細書中で説明されるが、用途はこれらの実施形態に限定されないことが感知される。より詳しくは、一実施形態に関して説明されるいずれの特徴も、互換性のあるところで、他の実施形態においてまた使用され得る。異なる実施形態の特徴は、互換性のあるところで、交換され得る。パーツリスト100画素配列102画素105水平CCDシフトレジスタ110電荷増倍水平CCDシフトレジスタ120出力増幅器200出力増幅器300画像キャプチャデバイス302光304撮像ステージ306画像センサー308プロセッサ310メモリ312ディスプレイ314他の入力/出力I/O400画像センサー402画素配列404水平シフトレジスタ406非破壊センスノード408増幅器410相関二重サンプルユニット412パイプライン遅延水平シフトレジスタ413信号線414電荷方向スイッチ416電荷増倍水平シフトレジスタ418増幅器420相関二重サンプルユニット422バイパス水平シフトレジスタ424増幅器426相関二重サンプルユニット428拡張された水平CCDシフトレジスタ600ゲート602ゲート604ゲート606ゲート608ゲート1100電荷増倍出力チャネルの出力を表す線1102電荷バイパス出力チャネルの出力を表す線1104電荷感知出力チャネルの出力を表す線1106飽和レベルを表す線1108画素強度値を表す線1110画素強度値を表す線1112画素強度値1112’修正された画素強度値1114画素強度値1114’修正された画素強度値S1電荷担体の数を表す値S2電荷担体の数を表す値S3電荷担体の数を表す値"