"エンコードされるべきビット集合の第1の部分を時分割多元接続タイムスロットの第1の部分の間に伝送されるべき第1の直交周波数分割多重シンボルに変換することと、エンコードされるべき前記ビット集合の第2の部分を時分割多元接続タイムスロットの第2の部分の間に伝送されるべき第2の直交周波数分割多重シンボルに変換することとを含む、方法。前記時分割多元接続タイムスロットは、エンコードされるべき前記ビットの部分を搬送する少なくとも1つの他の時分割多元接続タイムスロットと時間的に分離する、請求項1に記載の方法。前記ビット集合の第1の部分を前記第1の直交周波数分割多重シンボルに変換することは、前記ビット集合の第1の部分を1つ以上の変調されたサブキャリアによって表される1つ以上のシンボルにマップすることを含む、請求項1または2に記載の方法。前記1つ以上のサブキャリアは、異なる変調方式に従って、変調される、請求項3に記載の方法。一次の変調方式は、伝送帯域のエッジ近傍の1つ以上のサブキャリアを変調する際に使用され、前記一次より高次の二次の変調方式は、前記伝送帯域の中央近傍の1つ以上のサブキャリアを変調するために使用される、請求項3または4に記載の方法。1つ以上のトレーニングシンボルが、1つ以上のサブキャリア上に変調される、請求項3または4または5に記載の方法。少なくとも1つのトレーニングシンボルが、前記第1の直交周波数分割多重シンボルまたは前記第2の直交周波数分割多重シンボルのうちの1つの低周波数サブキャリア上に変調される、請求項6に記載の方法。少なくとも1つのトレーニングシンボルが、前記第1の直交周波数分割多重シンボルまたは前記第2の直交周波数分割多重シンボルのうちの1つの高周波数サブキャリア上に変調される、請求項7に記載の方法。少なくとも1つのトレーニングシンボルが、前記第1の直交周波数分割多重シンボルの低周波数サブキャリア上に変調され、少なくとも1つのトレーニングシンボルが、前記第2の直交周波数分割多重シンボルの高周波数サブキャリア上に変調される、請求項6に記載の方法。前記ビット集合の第1の部分を前記第1の直交周波数分割多重シンボルに変換することは、前記ビット集合の第1の部分を基数2のシンボル数にマップすることを含む、請求項1に記載の方法。前記ビット集合の第2の部分を前記第2の直交周波数分割多重シンボルに変換することは、前記ビット集合の第2の部分を基数2のシンボル数にマップすることを含む、請求項10に記載の方法。前記ビットは、情報ビットおよびトレーニングビットを含む、請求項10に記載の方法。前記第1の直交周波数分割多重シンボルは、第1の数のトレーニングシンボルを含み、前記第2の直交周波数分割多重シンボルは、前記第1の数のトレーニングシンボルと異なる第2の数のトレーニングシンボルを含む、請求項1に記載の方法。エンコードされるべきビット集合の部分を少なくとも1つの時分割多元接続タイムスロットの間に伝送されるべき直交周波数分割多重シンボルに変換することを含み、前記変換することは、前記ビット集合の部分を1つ以上の変調されたサブキャリアによって表される1つ以上のシンボルにマップすることを含み、前記1つ以上のサブキャリアは、異なる変調方式に従って、変調される、方法。一次の変調方式は、伝送帯域のエッジ近傍のサブキャリアを変調するために使用され、前記一次より高次の二次の変調方式は、前記伝送帯域の中央近傍のサブキャリアを変調するために使用される、請求項14に記載の方法。1つ以上のトレーニングシンボルが、1つ以上のサブキャリア上に変調される、請求項14または15に記載の方法。少なくとも1つのトレーニングシンボルが、前記直交周波数分割多重シンボルの低周波数サブキャリア上に変調される、請求項16に記載の方法。少なくとも1つのトレーニングシンボルが、前記直交周波数分割多重シンボルの高周波数サブキャリア上に変調される、請求項16または17に記載の方法。前記ビット集合の部分を前記直交周波数分割多重シンボルに変換することは、前記ビット集合の部分を基数2のシンボル数にマップすることを含む、請求項14に記載の方法。前記ビットは、情報ビットおよびトレーニングビットを含む、請求項14に記載の方法。第1のサブキャリア集合を変調することによって、エンコードされるべきビット集合の部分を時分割多元接続タイムスロットの一部の間に伝送されるべき直交周波数分割多重シンボルに変換することと、前記第1のサブキャリア集合と異なる第2のサブキャリア集合を変調することによって、トレーニングシンボルを前記直交周波数分割多重シンボル内に含むことであって、前記第2のサブキャリア集合の少なくとも1つのサブキャリアは、伝送帯域のエッジ近傍にある、こととを含む、方法。前記サブキャリアは、異なる変調方式に従って、変調される、請求項21に記載の方法。一次の変調方式は、前記伝送帯域のエッジ近傍のサブキャリアを変調するために使用され、前記一次より高次の二次の変調方式は、前記伝送帯域の中央近傍のサブキャリアを変調するために使用される、請求項21または22に記載の方法。前記第2のサブキャリア集合の少なくとも1つのサブキャリアは、前記伝送帯域のエッジにある、請求項21または22または23に記載の方法。前記ビット集合の部分を前記直交周波数分割多重シンボルに変換することは、前記ビット集合の第1の部分を基数2のシンボル数にマップすることを含む、請求項21または22または23または24に記載の方法。エンコードされるべきビット集合の第1の部分を時分割多元接続タイムスロットの第1の部分の間に伝送されるべき第1の直交周波数分割多重シンボルに変換し、エンコードされるべき前記ビット集合の第2の部分を時分割多元接続タイムスロットの第2の部分の間に伝送されるべき第2の直交周波数分割多重シンボルに変換するように構成される、構成要素を含む、機器。前記時分割多元接続タイムスロットは、エンコードされるべき前記ビットの部分を搬送する少なくとも1つの他の時分割多元接続タイムスロットと時間的に分離する、請求項26に記載の機器。前記ビット集合の第1の部分を前記第1の直交周波数分割多重シンボルに変換することは、前記ビット集合の第1の部分を1つ以上の変調されたサブキャリアによって表される1つ以上のシンボルにマップすることを含む、請求項26または27に記載の機器。前記1つ以上のサブキャリアは、異なる変調方式に従って、変調される、請求項28に記載の機器。一次の変調方式は、伝送帯域のエッジ近傍の1つ以上のサブキャリアを変調する際に使用され、前記一次より高次の二次の変調方式は、前記伝送帯域の中央近傍の1つ以上のサブキャリアを変調するために使用される、請求項29に記載の機器。1つ以上のトレーニングシンボルが、1つ以上のサブキャリア上に変調される、請求項28または29または30に記載の機器。少なくとも1つのトレーニングシンボルが、前記第1の直交周波数分割多重シンボルまたは前記第2の直交周波数分割多重シンボルのうちの1つの低周波数サブキャリア上に変調される、請求項31に記載の機器。少なくとも1つのトレーニングシンボルが、前記第1の直交周波数分割多重シンボルまたは前記第2の直交周波数分割多重シンボルのうちの1つの高周波数サブキャリア上に変調される、請求項32に記載の機器。少なくとも1つのトレーニングシンボルが、前記第1の直交周波数分割多重シンボルの低周波数サブキャリア上に変調され、および少なくとも1つのトレーニングシンボルが、前記第2の直交周波数分割多重シンボルの高周波数サブキャリア上に変調される、請求項31または32または33に記載の機器。前記ビット集合の第1の部分を前記第1の直交周波数分割多重シンボルに変換することは、前記ビット集合の第1の部分を基数2のシンボル数にマップすることを含む、請求項26に記載の機器。前記ビット集合の第2の部分を前記第2の直交周波数分割多重シンボルに変換することは、前記ビット集合の第2の部分を基数2のシンボル数にマップすることを含む、請求項35に記載の機器。前記ビットは、情報ビットおよびトレーニングビットを含む、請求項35または36に記載の機器。前記第1の直交周波数分割多重シンボルは、第1の数のトレーニングシンボルを含み、前記第2の直交周波数分割多重シンボルは、前記第1の数のトレーニングシンボルと異なる第2の数のトレーニングシンボルを含む、請求項26に記載の機器。エンコードされるべきビット集合の部分を少なくとも1つの時分割多元接続タイムスロットの間に伝送されるべき直交周波数分割多重シンボルに変換するように構成される、構成要素を含み、前記変換することは、前記ビット集合の部分を1つ以上の変調されたサブキャリアによって表される1つ以上のシンボルにマップすることを含み、前記1つ以上のサブキャリアは、異なる変調方式に従って、変調される、機器。一次の変調方式は、伝送帯域のエッジ近傍のサブキャリアを変調するために使用され、前記一次より高次の二次の変調方式は、前記伝送帯域の中央近傍のサブキャリアを変調するために使用される、請求項39に記載の機器。1つ以上のトレーニングシンボルが、1つ以上のサブキャリア上に変調される、請求項39に記載の機器。少なくとも1つのトレーニングシンボルが、前記直交周波数分割多重シンボルの低周波数サブキャリア上に変調される、請求項41に記載の機器。少なくとも1つのトレーニングシンボルが、前記直交周波数分割多重シンボルの高周波数サブキャリア上に変調される、請求項41または42に記載の機器。前記ビット集合の部分を前記直交周波数分割多重シンボルに変換することは、前記ビット集合の部分を基数2のシンボル数にマップすることを含む、請求項39に記載の機器。前記ビットは、情報ビットおよびトレーニングビットを含む、請求項39に記載の機器。第1のサブキャリア集合を変調することによって、エンコードされるべきビット集合の部分を時分割多元接続タイムスロットの一部の間に伝送されるべき直交周波数分割多重シンボルに変換し、前記第1のサブキャリア集合と異なる第2のサブキャリア集合を変調することによって、トレーニングシンボルを前記直交周波数分割多重シンボル内に含むように構成される、構成要素を含み、前記第2のサブキャリア集合の少なくとも1つのサブキャリアは、伝送帯域のエッジ近傍にある、機器。前記サブキャリアは、異なる変調方式に従って、変調される、請求項46に記載の機器。一次の変調方式は、前記伝送帯域のエッジ近傍のサブキャリアを変調するために使用され、前記一次より高次の二次の変調方式は、前記伝送帯域の中央近傍のサブキャリアを変調するために使用される、請求項46または47に記載の機器。前記第2のサブキャリア集合の少なくとも1つのサブキャリアは、前記伝送帯域のエッジにある、請求項46または47または48に記載の機器。前記ビット集合の部分を前記直交周波数分割多重シンボルに変換することは、前記ビット集合の第1の部分を基数2のシンボル数にマップすることを含む、請求項46または47または48または49に記載の機器。本明細書では、改良型通信スロット構造を実装かつ利用するための方法および装置を説明する。以下は、他の構成要素の中でもとりわけ、ハードウェア上で実装されるソフトウェアを含む、例示的方法および装置を開示するが、そのような方法および装置は、単なる例証であって、限定として見なされるべきではないことに留意されたい。例えば、これらのハードウェアおよびソフトウェア構成要素の一部または全部は、ハードウェア内で排他的に、ソフトウェア内で排他的に、ファームウェア内で排他的に、またはハードウェア、ソフトウェア、および/またはファームウェアの任意の組み合わせで実装され得ることが想定される。故に、以下は、例示的方法および装置を説明するが、当業者は、提供される実施例が、そのような方法および装置を実装するための唯一の方法ではないことを容易に理解するであろう。改良型通信スロット構造を実装かつ利用するための例示的方法および装置は、時分割多元接続TDMA通信タイムスロットを、それぞれ、単一OFDMシンボルによって占有される、2つ以上のサブスロットに細分割するステップを含む。従来の配列では、EGPRSスロット構造GP100364、Ericsson、PrecodedEGPRS2Downlink、GERAN45、Berlin参照することによって本明細書に組み込まれるにおいて、OFDMに基づく通信を可能にする現在の技術と比較して、不変のままにするために、あるタイムスロットの間に通信されるべき全データは、単一OFDMシンボル上で定義されたサブキャリア集合を使用して、そのタイムスロットの間に搬送される。本明細書に説明されるように、伝送のためのデータおよび/またはトレーニングシーケンスシンボルは、それぞれ、不等サイズであり得る、OFDMシンボルによって占有される、サブスロットにおいて通信されてもよい。各サブスロットは、オリジナルタイムスロットより短い持続時間であるが、同一レートでサンプリングされるため、各OFDMシンボルにおける各サブキャリア間の間隔は、より広くなる。例えば、現在の技術は、モバイル通信用グローバルシステムGSM登録商標タイムスロット等の従来のスロットを、116のデータシンボルおよび26のトレーニングシーケンスシンボルをトランスポートする、142のサブキャリアをもたらし、各サブキャリアは、1.9キロヘルツkHzずつ離間される、15/26ミリ秒msバーストにおいて、6つのサンプルのサイクリックプレフィックスおよび142のサンプルの本体から成る、単一OFDMシンボルで占有するステップから成る。本サブキャリア間隔は、非常に小さく、高速で各サブキャリアが被る信号対雑音比の低下をもたらし得る。本明細書に説明される配列では、同一数のデータおよび/またはトレーニングシーケンスシンボルが、総持続時間15/26msである、2つのサブスロットにおいて搬送されてもよく、サブスロットはそれぞれ、従来のフレームにおけるより広い帯域幅間隔を有する、キャリアを含む。例えば、従来のスロットからのシンボルが、それぞれ、6つのサンプルのサイクリックプレフィックス長および68のサンプルのOFDMシンボル本体を伴う、OFDMシンボルを含有する、2つのサブスロットに等しく分割される場合、各サブスロットにおけるサブキャリアの帯域幅は、従来のスロットのものの2倍広い例えば、3.8kHz対1.9kHz。しかしながら、6つの時間領域サンプルが、第2のOFDMシンボルにおけるサイクリックプレフィックスのために使用されるため、2つのOFDMシンボルによって搬送されるサブキャリアの総数は、現在、142から136または、68×2まで減少されている。本実施例では、同一の116のデータシンボルをトランスポートするために、トレーニングシーケンスシンボルの数は、26から20に減少される。代替実施例では、データシンボルの数は、110のデータシンボルまで減少され、全26のトレーニングシーケンスシンボルが、トランスポートされる。代替実施例では、第2のOFDMシンボルのサイクリックプレフィックスは、バースト間の保護周期から取得または取り入れられ得る。また、サイクリックプレフィックスは、整数のサンプルである必要はない。サブスロット間のシンボルの分割の1つは、各サブスロットにおけるOFDM本体内の時間領域シンボルの数が、2のべき乗すなわち、基数2であるように、シンボルを分割することである。基数2の分割は、受信機において、効率的時間領域/周波数領域変換例えば、離散フーリエ変換、高速フーリエ変換等を可能にする。したがって、基数2のシンボル数は、復調を簡略化する。EGPRSバーストのスペクトル放出要件に準拠するために、EGPRSバーストを搬送する周波数帯域のエッジにおけるサブキャリアの振幅は、帯域の中央におけるサブキャリアと比較して、減衰される。EGPRSバーストを搬送する帯域全体の不均一な減衰は、バーストにおいて搬送される情報に対して、不均一誤り保護をもたらす。したがって、同一変調が、全体を通して使用される場合のバースの中心と比較して、バーストの周波数エッジでは、より低い信号対雑音比またはより高いビット誤り率BERが存在するであろう。本明細書に説明されるように、異なる変調方式が、帯域の中心と帯域のエッジとの間で使用されてもよい。例えば、二相位相変調BPSK等の変調方式またはいくつかの他の比較的にシンボルあたりのビット数が低いシンボル変調方式が、帯域のエッジで使用されてもよく、16直角位相振幅変調16-QAM等の比較的にシンボルあたりのビット数が高い変調方式が、帯域の相対中央において使用されてもよい。このように、縮小密度の変調方式は、同じ信号対雑音比に対して、より大きなビットあたり保護をもたらすため、サブキャリアが被る不均一な信号対雑音比による不均一なビットあたり誤り保護は、緩和され得る。通信帯域内のサブ帯域位置に基づいて、異なる変調方式を選択する結果、加法性ガウス性白色雑音AWGNチャネルを通しての通信性能は、改良される。本明細書に説明されるように、いくつかの実施形態では、トレーニングシーケンスシンボルトレーニングシンボルとも呼ばれるは、周波数領域内のシンボルを表示する時、データシンボルの両側にトレーニングシンボルが存在するように、位置することができる。本配列は、トレーニングシンボル間のチャネル推定を展開させ、そのチャネル推定をトレーニングシンボル間に位置するデータシンボルに適用するために、補間を使用可能にする。前述のように、また、2つ以上のサブスロットを使用して、情報を伝送可能である。本開示によると、サブスロットのいずれかにおける帯域端において、トレーニングシンボルを利用して、それらのトレーニングシンボルを使用して、異なるサブスロットのチャネル推定を支援することが可能である。例えば、トレーニングシンボルは、第1のサブスロットの最高サブキャリアに位置してもよく、別のトレーニングシンボルは、第2のサブスロットの最低サブキャリアに位置してもよい。第1のサブスロットの最高サブキャリアのトレーニングシンボルは、2つのサブスロットのサブキャリアが、同じであって、2つのサブスロットは、時間的に近接して位置し、サブスロット間のタイミングが、チャネルが有意に変化するタイミングより遥かに小さいと仮定され得るため、第2のサブスロット内の情報を処理する時に行われるチャネル推定において使用されてもよい。トレーニングシンボルは、1つ以上のトレーニングビットを備えてもよい。前述の技法はそれぞれ、独立して使用されてもよく、または技法の一部は、ともに使用されてもよい。図面を参照すると、本明細書に開示される例示的通信スロット構造をサポートする、例示的モバイル通信システム100のブロック図が、図1に例証される。モバイル通信システム100は、GPRSシステムまたはEGPRSシステム等、EGPRSベースの通信システムに対応する。GPRSは、汎用パケット無線サービスgeneralpakectradioserviceの略であって、EGPRSは、拡張GPRSの略であって、EGPRSは、GPRSシステムまたはEGPRSシステムに準拠する実装を指す。開示される通信スロット構造は、EGPRSシステムである、モバイル通信システム100の文脈において説明されるが、開示される通信スロット構造は、多くの他の通信システムにおける使用のために容易に適応することができ、したがって、開示される通信スロット構造は、EGPRSシステムのみにおける使用に限定されない。図1のモバイル通信システム100は、モバイル電話デバイス、固定電話を実装するモバイル電話デバイス、携帯情報端末PDA等、任意のタイプの移動局またはユーザ終点機器によって実装され得る、移動局MS105を含む。モバイル通信システム100はまた、基地局送受信機BTS、基地局コントローラBSC、ネットワークコントローラ、ネットワークセル等のうちの1つ以上によって実装され得る、ネットワーク要素110を含む。1つのネットワーク要素105および1つのMS110のみが、図1に例証されるが、モバイル通信システム100は、任意の数のネットワーク要素およびMSをサポートすることができる。本明細書に開示される例示的通信スロット構造のうちの1つ以上を実装するために、移動局105は、プロセッサ120、伝送構成125、および受信構成130を含む。同様に、ネットワーク要素は、プロセッサ140、伝送構成145、および受信構成150を含む。動作時、移動局105からネットワーク要素110に伝送されるべきデータは、プロセッサ120から伝送構成125にパスされる。以下に詳述されるように、いくつかの実施例では、伝送構成125は、データを、割り当てられたおよび/または配分されたTDMAスロットの間、2つ以上のOFDMシンボルとして、1つ以上のキャリア上に変調される、シンボルに変換し、そのうちの1つが、参照番号160に示される。詳述されるように、伝送構成は、TDMAスロット160が、その間、シンボルが伝送される、2つ以上のサブスロット165、170に分割されるように、シンボルを処理してもよく、スロットあたり1つのOFDMシンボルが、伝送される。サブスロット165、170は、同じ持続時間を有してもよく、それによって、TDMAスロット160の時間を等しく分割する。代替として、サブスロットは、異なる持続時間を有してもよい。加えて、2つのサブスロットが示されるが、TDMAスロットは、任意の数のサブスロットを使用して、分割されてもよい。一実施例では、情報を伝送するために使用されるTDMAタイムスロットは、エンコードされるべきビットの部分を搬送する少なくとも1つの他の時分割多元接続タイムスロットと時間的に分離する。加えて、あるフレーム内のあるタイムスロットは、ビットの一部を伝送するために使用されてもよく、別のフレーム内の第2のタイムスロットは、ビットの別の部分を伝送するために使用されてもよい。それぞれ、OFDMシンボルとして表される、サブスロット165、170は、シンボルを処理し、送信されたビットを取得し、それをプロセッサ140にパスする、ネットワーク要素110の受信構成150において受信される。受信構成150は、伝送構成125によってフォーマットされる情報を処理するように構成される。したがって、前述のように、伝送構成が、TDMAスロット160を2つのサブスロット165、170に分割すると、受信構成150は、2つのサブスロットを処理するように構成される。前述は、伝送構成125および受信構成150を使用する、移動局105からネットワーク要素110への通信の実施例を説明したが、ネットワーク要素110から移動局105への通信も、同様に行われる。プロセッサ140からのデータは、TDMAスロット内の1つ以上のサブスロットにおいてデータを通信する、伝送構成145にパスされる。サブスロットは、サブスロットに含まれるデータを判定し、それをプロセッサ120にパスする、移動局105の受信構成130によって受信される。移動局105およびネットワーク要素110のそれぞれにおける伝送構成、受信構成、ならびにプロセッサが、図1において、個別の要素として示されるが、そのような表現は、明確性の目的のために過ぎない。例えば、伝送構成および受信構成の一部または全部が、例えば、デジタル信号プロセッサまたは任意の他の好適なプロセッサであってもよい、プロセッサ内に実装され得る。図2は、図1の伝送構成125等の例示的伝送構成を示す。プロセッサ例えば、プロセッサ120によって提供され得る、ユーザコードすなわち、伝送されるべきビットは、後述のように、ユーザコードをトレーニングビットによってインターリーブし、ビットシーケンスを形成する、バーストフォーマッタ205にパスされる。トレーニングビットまたはシンボル対データビットまたはシンボルの比は、固定される必要はない。ユーザコードビットは、3GPPTS45.003:Channelcoding参照することによって本明細書に組み込まれるにおいて、EPGRS2に関して規定されるように、チャネルコーディング後のペイロードビットである。3GPPTS45.001および45.002を説明する文書もまた、参照することによって本明細書に組み込まれる。代替として、バーストフォーマッタ205は、トレーニングビットを処理しなくてもよく、代わりに、信号生成器210は、事前に記憶されたおよび/または使用され得る所定のトレーニングシンボルを有してもよい。バーストフォーマッタ205からのビットシーケンスは、OFDMシンボルのうちの1つ以上として、伝送のために、ビットをシンボルおよび対応する信号にマップする、信号生成器210にパスされる。パルス整形器215は、信号生成器210から信号を受信し、通信規格に準拠するように、信号の周波数を整形する。整形されたパルスは、次いで、アンテナを介して、伝送のために、適切な振幅において、信号を無線周波数信号に変換する、増幅器およびアップコンバータ220にパスされる。したがって、信号生成器210によって生成される信号は、伝送される。後述のように、バーストフォーマッタ205および信号生成器は、サブスロット内に信号を生成するように動作し、各サブスロットは、データおよび/またはトレーニングシンボルを含み、OFDMシンボルによって表される。サブスロットの種々の部分のサブキャリアは、スロットの周波数スペクトルエッジに対して変調されるサブキャリアの場所に応じて、異なる変調方式に従って、変調されてもよい。図3は、図1の受信構成150等の例示的受信構成を示す。一般に、受信構成150は、伝送構成125によって行われるものに相補的一連の動作を行う。このように、受信構成150は、伝送構成125によって、無線周波数信号に処理されたユーザコードを取得することができる。増幅器およびダウンコンバータ305は、アンテナから信号を受信し、それをベースバンド周波数に変換する。ベースバンド信号は、サブスロット内のシンボルを検出し、シンボルをビットに変換する、パルス検出器310にパスされる。ビットは、図2のバーストフォーマッタ205に提供されるユーザコードを復元する、バースト逆フォーマッタ315にパスされる。図4は、図2の信号生成器210の例示的実装の付加的詳細を示す。前述のように、信号生成器210は、バーストフォーマッタ205から、相互にインターリーブされる、データビットおよびトレーニングシーケンスビットを含み得る、ビットのシリーズを受信する。バーストフォーマッタ205からのビットシリーズは、信号生成器305、310の第1および第2の分岐において受信される。後述のように、第1および第2の分岐305、310はそれぞれ、ビットシリーズの選択された部分をビットシリーズの選択された部分を表すOFDMシンボルに変換する。例えば、第1の分岐305は、シリーズの第1の68ビットを処理してもよく、第2の分岐310は、シリーズの第2の68ビットを処理してもよい。そのような配列では、第1の分岐305および第2の分岐310はそれぞれ、68ビットを表す1つのOFDMシンボルを処理する。従来、単一OFDMシンボルが、単一TDMAスロット160を占有していたが、OFDMシンボルはそれぞれ、TDMAスロット160が、2つのOFDMシンボルを含むように、サブスロット165、170を占有する。第1の分岐305は、シンボルマッパ320を含み、その出力は、N点逆離散フーリエ変換IDFT325に連結される。パラレル/シリアルコンバータ330は、N点IDFT325の出力に連結される。同様に、第2の分岐310は、シンボルマッパ340を含み、その出力は、L点逆離散フーリエ変換IDFT345に連結される。パラレル/シリアルコンバータ350は、N点IDFT345の出力に連結される。パラレル/シリアルコンバータ330、350はそれぞれ、サイクリックプレフィックスをそれが生成する各OFDM本体にプリペンドする、サイクリックプレフィックス加算器を含んでもよい。一実施例では、サイクリックプレフィックスは、IDFT例えば、N点IDFT325からの最後の6つのサンプルの複製である。パラレル/シリアルコンバータ330、350からの出力は、パラレル/シリアルコンバータ330からの出力とパラレル/シリアルコンバータ350の出力との間の選択を交互する、セレクタ360に連結される。第1の分岐305のある動作モードでは、シンボルマッパ320は、バーストフォーマッタ205から、ビットのシリーズを受信し、そのシリーズを、その一部が、データビットから成り得、その一部が、トレーニングビットから成り得る、情報を表す周波数領域内におけるシンボルのパラレル配列すなわち、シンボルのパラレル配列に変換する。シンボルマッパ320によってマップするために選択されたビットの数は、後述のように、変動し得る、シンボルマッパによって使用される変調方式に依存する。図4では、本パラレル配列は、S0[k]...SN-1[k]として表される。図5は、シンボルマッパ320からの出力の例示的周波数領域表現500を示し、Nは、68のシンボルである。図5に示されるように、いくつかのビットを表し得る、各シンボルは、例えば、3.8kHzの帯域幅を有する、サブキャリア例えば、505、510等を変調することによって表される。シンボルを表す周波数情報のパラレル配列S0[k]...SN-1[k]は、次いで、N点IDFT325ここでは、N=68によって処理され、例えば、シンボルを表す周波数情報に対応する、X0[k]...XN-1[k]として表される、N時間領域サンプルを生成する。集合的に、68のシンボルを表す、時間領域サンプルは、次いで、サイクリックプレフィックスをシリーズにプリペンドする、パラレル/シリアルコンバータ330に提供される。パラレル/シリアルコンバータ330からの出力シリーズは、XN-m[k]...XN-1[k]、X0[k]...XN-1[k]によって表され、本実施例では、mは、1から6に及ぶ、サイクリックプレフィックスを表す指数である。代替として、サイクリックプレフィックスは、アナログ領域にプリペンドされてもよく、整数のサンプルである必要はない。パラレル/シリアルコンバータ330からの出力の時間領域表現は、図5では、参照番号550に示される。示されるように、時間領域表現は、周波数領域表現500すなわち、集合的に、68のシンボルを表すサンプルを含む、時間領域信号に対応する時間領域を表す第1の部分555を含み、また、第1の部分555の最後の6つのサンプルの複製である、サイクリックプレフィックス560を含む。したがって、1つのOFDMシンボルと称される、時間領域信号550は、情報555の68のシンボルを表し、6つのサンプルサイクリックプレフィックス560を含む。前述のように、第1および第2の分岐305、310は、ビットをOFDMシンボルに変換するように動作する。第2の分岐310のある動作モードでは、シンボルマッパ340は、バーストフォーマッタ205からビットのシリーズを受信し、そのシリーズを、その一部が、データビットであり得、その一部が、トレーニングビットであり得る、情報を表す、周波数領域内のシンボルのパラレル配列に変換する。シンボルマッパ340によってマップするために選択されたビットの数は、後述のように、変動し得る、シンボルマッパによって使用される変調方式に依存する。第2の分岐310に対して、本パラレル配列は、S’0[k]...S’L-1[k]として表される。図6は、シンボルマッパ340からの出力の例示的周波数領域表現600を示し、Lは、68のシンボルである。図6に示されるように、各シンボルは、例えば、3.8kHzの帯域幅を有する、サブキャリア例えば、605、610等を変調することによって表される。シンボルを表す周波数情報のパラレル配列S’0[k]...S’N-1[k]は、次いで、L点IDFT345ここでは、L=68によって処理され、例えば、シンボルを表す周波数情報に対応する、X’0[k]...X’L-1[k]として表される、L時間領域サンプルを生成する。時間領域サンプルは、次いで、サイクリックプレフィックスをシリーズにプリペンドする、パラレル/シリアルコンバータ350に提供される。パラレル/シリアルコンバータ330からの出力シリーズは、X’L-n[k]...X’L-1[k]、X’0[k]...X’L-1[k]によって表され、nは、1から6に及ぶ、サイクリックプレフィックスを表す指数である。パラレル/シリアルコンバータ350からの出力の時間領域表現は、図6では、参照番号650に示される。示されるように、時間領域表現は、周波数領域表現600に対応する時間領域を表す第1の部分655を含み、また、第1の部分655の最後の6つのサンプルの複製である、サイクリックプレフィックス660を含む。したがって、1つのOFDMシンボルと称される、時間領域信号650は、情報655の68のシンボルを表し、6つのサンプルサイクリックプレフィックス660を含む。パラレル/シリアルコンバータ330、350からの出力は、コンバータ330、350のうちの1つからの出力を選択し、それぞれ、OFDMシンボルを含む、2つのサブスロット165、170を含む、タイムスロット160を作成する、セレクタ360に提供される。前述の実施例は、通信シンボルデータおよびトレーニングシンボルの両方が、2つのサブスロットとその対応するOFDMシンボルとの間で等しく分割される状況を説明したが、サブスロットへの他のシンボル配分も可能である。加えて、各サブスロットは、各OFDMシンボル内で同一比のデータシンボル対トレーニングシンボルを留保する必要はなく、可変長のサイクリックプレフィックスを有してもよい。例えば、各サブスロットが、OFDMシンボルによって表される、基数2のシンボル数を含むように、サブスロット間でシンボルを分割可能である。そのような実施例の1つは、図7および図8に示される。図7は、周波数領域表現700に示される、128のシンボル基数2のシンボル数を含む、第1のサブスロットへのシンボル配分を示す。表現700では、各シンボルは、2.1kHzの帯域幅を有するサブキャリア上にエンコードされる。表現700は、シンボルマッパ320を使用して生成され、周波数領域内に128のシンボルを生成してもよい。周波数領域表現700は、次いで、N点IDFT325ここでは、N=128を使用する、128点IDFTによって、時間領域信号710に変換されてもよく、128のシンボルを表し、6つの時間領域サイクリックプレフィックスサンプルを含む、時間領域信号をもたらす。図8に示されるように、周波数領域における8つのシンボル基数2のシンボル数は、各シンボルが、34kHzの帯域幅を占有するように、図4のシンボルマッパ340によって生成されてもよい。周波数領域内のシンボルの表現は、参照番号800に示される。周波数領域表現800は、次いで、L点IDFT345ここでは、L=8を使用する、8点IDFTによって、時間領域信号810に変換されてもよく、8シンボルを表し、6つのサイクリックプレフィックスサンプルを含む、時間領域信号をもたらす。図7および8に示されるように、例えば、全データシンボルおよびいくつかのトレーニングシンボルを搬送する、OFDMシンボル1参照番号710に示されるは、2.1kHzのサブキャリア間隔を有する一方、例えば、トレーニングシンボルのみ搬送する、OFDMシンボル2参照番号810に示されるは、34kHzのサブキャリア間隔を有する。高ドップラースプレッドによるリンク性能の損失に対する移動体の感度は、サブキャリア間隔の増加に伴って、感度が弱くなることが知られているため、2つのOFDMシンボルは、特に、高速シナリオにおいて、異なる保護をもたらす。前述のように、スペクトル整形は、伝送帯域のエッジにおけるサブキャリアが、帯域の中心におけるものより低いエネルギーを有することを要求する。サブキャリアエネルギーのこの一般的な特徴的整形は、図9に示され、伝送帯域の低および高端における第1および第2のサブキャリア905、910は、伝送帯域915の中央における第3のサブキャリアより少ないエネルギーを有する。図9に示されるように、サブキャリアのスペクトル整形による不均一誤り保護の影響を緩和するために、変調秩序は、伝送帯域にわたって異なることができ、低次変調方式は、帯域エッジにおけるサブキャリアに適用され、比較的高次変調方式は、伝送帯域の中心に適用される。図10に示されるように、可変変調シンボルマッパ1000は、異なる変調秩序を異なるサブキャリアSi[k]に適用するために使用されてもよい。可変変調シンボルマッパ1000は、図4のシンボルマッパ320、340の代わりに使用されてもよい。一実施例では、可変変調シンボルマッパ1000は、EGPRS2に対して現在規定されている全変調方式例えば、二相位相変調BPSK、直角位相振幅変調QPSK、直角振幅変調QAMの異なるバージョン等をサポートしてもよい。加えて、64-QAMのような高次変調方式が、実装され得る。現在のチャネル条件による全体的誤り保護要件に基づいて選択されたコーディング方式EGPRS2における通常のリンク適応に類似に従って、チャネルエンコーディング後、可変変調シンボルマッパ1000は、具体的サブキャリアのために選択された変調のために要求される入力ビットの数に従って、ビット入力データストリームを分割する。例えば、最も低い4つのサブキャリア参照番号905、920、925、930に示されるが、BPSK変調され例えば、1ビット/シンボルを搬送する変調方式、次のサブキャリアが、16-QAM例えば、4ビット/シンボルを搬送する変調方式を使用して、変調されるべき場合、以下のマッピングが行われる。一実施例では、トレーニングシンボルは、伝送帯域エッジに配置され、チャネル推定における可用性を提供するだけではなく、また、シンボルを搬送するデータに及ぼす不均一誤り保護の影響を緩和してもよい。本概念は、例えば、規格によって規定される、所定および/または定義された様式において、伝送帯域にわたって、トレーニングシンボル、ひいては、データシンボルの非均一分布、またはインターレーシングにも一般化することができる。結果として生じる利点として、低サブキャリアパワースペクトル密度を伴う面積に高密度の伝送シンボルを提供することによる、不均一チャネル推定誤りの緩和と、低密度のデータ搬送シンボルを有することによる、データに及ぼす不均一誤り保護の影響の緩和が挙げられる。高次変調が、予備サブキャリアをもたらす場合、これらのサブキャリアは、非占有のままである、パディングビットを搬送する、または受信機に定義されていないシンボルを搬送することができる。サブキャリアが、非占有のままである場合、近隣セルへの干渉は、低減される。代替として、予備サブキャリアが、パディングビットを搬送するために使用される時、これらのサブキャリアは、例えば、ビットの所定のシーケンスを搬送する、または全ゼロシーケンスに設定することができる。予備サブキャリアが、受信機に定義されていないシンボルを搬送する時、これらのサブキャリアは、例えば、送信機において、ピーク対平均電力比PAPRを低減するために使用することができる。実施例として、シンボルマッピング技法は、OFDMシンボル1の場合、4つの集合B=0、1、2、3、4:d[0]...d[449]、d[450]...d[899]、d[900]...d[1349]、およびd[1350]...d[1799]において、1800のインターリーブされたビットd[0]...d[1799]を処理するステップを含む。これらの下位集合は、3GPPTS45.004に規定されるような配置点上にマップされる。トレーニングシーケンスシンボルは、以下のルールに従って、残りの位置にインターレースされる。B=0,1,2,3の場合、以下となる。TS_8PSKiが、ビット番号{BN1833i、BN1843i、BN1853i}によって、8PSKに対して規定されたトレーニングシーケンスシンボルを示す場合、TS_16QAMiは、ビット番号{BN2443i、BN2453i、BN2463i}によって、16QAMに対して規定されたトレーニングシーケンスシンボルを示し、およびTS_32QAMiは、ビット番号{BN3053i、BN3063i、BN3073i}によって、32QAMに対して規定されたトレーニングシーケンスシンボルを示す3GPPTS45.002参照。これは、OFDMシンボル1のためのサブキャリアのベクトルをもたらす。OFDMシンボル2の場合、16QAM3GPPTS45.002参照に対するトレーニングシーケンスシンボルの最後の8つのシンボルは、3GPPTS45.002に規定されるような配置点上にマップされる。前述のように、トレーニングシンボルおよびデータシンボルは、任意の所望の様式において、OFDMシンボル全体を通して、分布またはインターレースされてもよい。しかしながら、ある実施例では、特定の様式において、トレーニングシンボルを分布することが有益であってもよい。例えば、図11を参照すると、2つのOFDMシンボル1100、1105が、周波数領域に示される。図11に示されるように、第1のOFDMシンボル1100は、伝送帯域の最低周波数にトレーニングシンボル1110を含むが、伝送帯域の最高周波数にデータシンボル1115を含む。対照的に、第2のOFDMシンボル1105は、伝送帯域の最高周波数にデータシンボル1120を含み、伝送帯域の最高周波数にトレーニングシンボル1125を含む。スロットを構成する一対のOFDMシンボルの場合、OFDMシンボルのうちの一方は、低周波数トレーニングシンボル例えば、トレーニングシンボル1110を含み、他方のOFDMシンボルは、高周波数トレーニングシンボル例えば、トレーニングシンボル1125を含むと規定することは、技法を簡略化し、より優れたチャネル推定正確性をもたらす。トレーニングシンボルのそのような配分は、したがって、データシンボルが、別のOFDMシンボル内のトレーニングシンボルと同一サブキャリアを占有する、またはトレーニングシンボルを含有するサブキャリアによって、周波数内で囲繞されるサブキャリアを占有するであろうと保証されるため、全データ搬送サブキャリアに対するチャネル推定において、補間アプローチを使用可能にする。例えば、図11に示されるように、データサブキャリアD1...Dp-2、Dp1...D116は、少なくとも、トレーニングシンボルTS1...TS26によって、周波数内で囲繞され、したがって、チャネル推定は、少なくとも、関連トレーニングシンボル間の周波数内で補間することによって進めることができる。加えて、データサブキャリアDp-1およびDpは、TS1およびTS26と同一サブキャリアを占有し、そのチャネル推定は、これらの2つのトレーニングシンボルのみ使用して、推定することができる。周波数スペクトル内へのデータシンボルおよびトレーニングシンボルの配置は、固定および標準化されてもよい。サブキャリアに対する変調秩序の選択ならびにデータストリーム内へのトレーニングシンボルの配置は、所定の様式で行われてもよい。しかしながら、高速フィードバックチャネルの存在によって、サブキャリア変調の動的適応を行うことが可能であろう。移動局105またはネットワーク要素110によって行われ得る、例示的プロセスを表す流れ図が、図12-15に示される。これらの実施例では、各流れ図によって表されるプロセスは、a図16に関連して後述される例示的処理システム1600に示される、プロセッサ1612等のプロセッサ、bコントローラ、および/またはcデジタル信号プロセッサDSP等の任意の他の好適なデバイスによって実行するための機械可読命令を備える、1つ以上のプログラムによって実装されてもよい。1つ以上のプログラムは、例えば、フラッシュメモリ、CD-ROM、フロッピー登録商標ディスク、ハードドライブ、DVD、またはプロセッサ1612と関連付けられたメモリ等の有形媒体上に記憶される、ソフトウェア内に具現化されてもよいが、プログラム全体または複数のプログラムおよび/またはその一部は、代替として、プロセッサ1612以外のデバイスによって実行される、および/またはファームウェアまたは専用ハードウェア例えば、特定用途向け集積回路ASIC、プログラマブル論理デバイスPLD、フィールドプログラマブル論理デバイスFPLD、離散論理等によって実装される内に具現化され得る。例えば、伝送構成125および受信構成150の一部または全部、あるいは、ついでに言えば、図1に示される機能のいずれも、ソフトウェア、ハードウェア、および/またはファームウェアの任意の組み合わせによって実装され得る。また、図12-15の流れ図によって表されるプロセスの一部または全部は、相互に実装されてもよい。さらに、例示的プロセスが、図12-15に例証される流れ図を参照して説明されるが、本明細書に説明される例示的方法および装置を実装するための多くの他の技法が、代替として、使用されてもよい。例えば、図12-15に例証される流れ図を参照すると、ブロックの実行の順序は、変更されてもよく、および/または説明されるブロックの一部は、変更、排除、組み合わせ、および/または複数のブロックに細分化されてもよい。図2の伝送構成125を実装するために実行され得る、例示的プロセス1200が、図12に例証される。プロセス1200は、図2のバーストフォーマッタ205、信号生成器210、パルス整形器215、ならびに増幅器およびコンバータ220によって行われる、またはそれを実装するために使用されてもよい。図3の例示的伝送構成125を参照すると、プロセス1200において、バーストフォーマッタ205は、エンコードおよび伝送されるべきコードビットを受信するブロック1205。ビットは、例えば、オーディオ、ビデオ、データ、または任意の他の好適な情報および/またはデータを示す、ユーザコードであってもよい。バーストフォーマッタ1210は、コードビットをフォーマットし、これは、図13に関連して説明されるように、トレーニングビットによって、データまたはコードビットをインターリービングするステップと、サブスロット間にシンボルを配分するステップと、を含んでもよいブロック1210。コードビットがフォーマットされた後、図4の実施例に示されるように、実装され得る、信号生成器210は、ビットをシンボルを表す周波数領域信号にマップするブロック1215。マッピングに関するさらなる詳細は、図14に関連して提供される。マッピングは、2つ以上のサブスロットがそれぞれ、シンボルの一部を搬送するように使用され得るすなわち、2つのOFDMシンボルが、TDMAスロット毎に搬送され得るような様式で行われてもよい。加えて、マッピングは、1つ以上の変調方式を使用して行われてもよく、したがって、シンボル毎のビットの数は、周波数の伝送帯域にわたって変動し得る。周波数領域信号がマップされた後ブロック1215、信号生成器210は、周波数領域信号を時間領域に変換するブロック1220。周波数領域信号の生成および時間領域へのその変換は、別個に示されるが、信号生成器は、実際は、すべて1つのプロセスにおいて、バーストフォーマットされたビットを直接時間領域信号にマップしてもよく、それによって、周波数領域信号を時間領域に変換する特定の処理を排除する。信号生成器210は、次いで、サイクリックプレフィックスを時間領域信号にプリペンドするブロック1225。サイクリックプレフィックスは、例えば、時間領域信号のサンプルのいくつかの最後の数の反復であってもよい例えば、6つのサンプル。代替として、サイクリックプレフィックスは、任意の他の様式で行われてもよい。プロセスの本時点において、サイクリックプレフィックスを含む、時間領域信号は、OFDMシンボルと称されてもよい。時間領域信号が、信号生成器210において生成された後、パルス整形器215は、時間領域波形を整形し、伝送帯域幅要件および制約に準拠することを確実にするブロック1230。パルス整形は、信号生成と別個として示されるが、パルス整形は、シンボルへのビットのマッピングの間、または伝送構成125内の任意の他の好適な時点において、行われてもよいため、これは、必ずしも、該当しない。増幅器およびアップコンバータ220は、次いで、キャリア波を変調し、時間領域信号を通信するブロック1235。キャリア波の変調は、時間領域信号すなわち、OFDMシンボルを受信機に転送する任意の様式で行われてもよい。コードビットをバーストフォーマットするために実行され得る、例示的プロセス1210は、図13に例証される。プロセス1210は、図2のバーストフォーマッタ205によって行われる、またはそれを実装するために使用されてもよい。バーストフォーマッタ205は、コードビットを受信し、コードビットをトレーニングビットによってインターリーブするブロック1305。このように、トレーニングビットは、コードビットを表すために使用される周波数が、トレーニングビットによって、周波数内で境界される、またはトレーニングビットと周波数を共有するであろうように、所定の様式において、コードビット全体を通して分布される。当然ながら、コードおよびトレーニング情報の混合は、シンボルレベルで行われてもよく、その場合、コードシンボルは、トレーニングシンボルによって、周波数内でインターリーブされるであろう。バーストフォーマッタ205はまた、コードおよびトレーニングビットの一部が、TDMAタイムスロットの一部内に常駐するように配分するブロック1310。例えば、バーストフォーマッタ205は、トレーニングおよびコードビットの最初の半分を、時間的に、TDMAスロットの最初の半分例えば、サブスロット165にのみ対応する、完全伝送帯域幅スペクトルに配分してもよい。バーストフォーマッタ205は、次いで、コードおよびトレーニングビットの一部が、第1の部分と異なるTDMAタイムスロットの一部内に常駐するように配分するブロック1315。例えば、バーストフォーマッタ205は、トレーニングおよびコードビットの残りの半分を、時間的に、TDMAスロットの残りの半分例えば、サブスロット170にのみ対応する、完全伝送帯域幅スペクトルに配分してもよい。ビットをシンボルを表す周波数領域信号にマップするために実行され得る、例示的プロセス1215は、図14に例証される。プロセス1215は、図4に示されるように実装され得る、バーストフォーマッタ信号生成器210によって行われる、またはそれを実装するために使用されてもよい。信号生成器210は、バーストフォーマットされたビットを受信し、各サブキャリアに対して、以下の処理を行うブロック1405。信号生成器210は、伝送帯域幅内のサブキャリア位置を評価しブロック1410、サブキャリアの位置に基づいて、変調方式を選択するブロック1415。例えば、前述のように、低ビットレート変調方式例えば、BPSK等は、信号エネルギーが減衰される、伝送帯域のエッジまたはその近傍におけるサブキャリアに対して選択されてもよい。対照的に、高ビットレート変調方式例えば、64-QAM等は、伝送帯域のエッジ近傍ではないサブキャリアに対して選択されてもよい。変調方式が選択された後ブロック1415、変調のためのビットが選択されるブロック1420。前述のように、異なる変調方式は、シンボルあたりのビットの異なる数に対応する。したがって、可変数のビットは、そのシンボルに対してサブキャリアによって使用される変調方式に基づいて、シンボルによって表されてもよい。したがって、16-QAM変調方式の場合、4ビットが選択される一方、BPSK変調方式の場合、2ビットが選択される。ビットおよび変調方式が選択された後、ビットは、選択された変調方式に基づいて、シンボルにマップされるブロック1425。前述のように、異なる数のシンボルが、異なるOFDMシンボル内に含まれてもよい。したがって、全利用可能なサブキャリアが、ビットをシンボルにマップする時に使用される必要はなく、複数のサブスロットが、前述のように、使用されてもよい。デコーティングおよび復調を行うために実行され得る、例示的プロセス1500が、図15に例証される。プロセス1500は、図1および2の受信構成150によって行われる、またはそれを実装するために使用されてもよい。図2を参照すると、増幅器およびダウンコンバータ305は、信号をアンテナから受信し、さらなる処理のために、それをベースバンドに変換するブロック1505。パルス検出器310は、次いで、受信した信号を周波数領域に変換するブロック1510。周波数領域信号は、次いで、それらが表すシンボルを判定するようにデコードされ、有利には、本デコーティングは、サブスロットにわたって生じてもよく、第1のサブスロットからの情報は、第2のサブスロット内の情報のデコーディングの間に使用されてもよいブロック1515、1520。例えば、第1のサブスロット内のトレーニングシンボルは、第2のサブスロット内のデータシンボルをデコードするために使用されてもよい。そのような配列は、チャネル推定が、シンボルの適切なデコーディングを支援するのを促進する。タイムスロットからの信号が処理された後、信号は、シンボルに変換されるブロック1525。シンボルはさらに、ビットに変換されるブロック1530。図16は、本明細書に開示される装置および方法を実装可能な例示的処理システム1600のブロック図である。処理システム1600は、例えば、移動局処理プラットフォーム、ネットワーク要素処理プラットフォーム、サーバ、パーソナルコンピュータ、携帯情報端末PDA、インターネット機器、携帯電話、または任意の他のタイプのコンピューティングデバイスであることができる。本実施例のシステム1600は、汎用プログラマブルプロセッサ等のプロセッサ1612を含む。プロセッサ1612は、ローカルメモリ1614を含み、ローカルメモリ1614および/または別のメモリデバイス内に存在する、コード化された命令1616を実行する。プロセッサ1612は、とりわけ、機械可読命令を実行し、図3-6に表されるプロセスを実装してもよい。プロセッサ1612は、Intel登録商標Centrino登録商標ファミリーのマイクロプロセッサ、Intel登録商標Pentium登録商標ファミリーのマイクロプロセッサ、Intel登録商標Itanium登録商標ファミリーのマイクロプロセッサからの1つ以上のマイクロプロセッサ、および/またはIntelXScale登録商標ファミリーのプロセッサ、ARM登録商標ファミリーのマイクロコントローラ、PIC登録商標ファミリーのマイクロコントローラ等からの1つ以上のマイクロコントローラ等、任意のタイプの処理ユニットであってもよい。当然ながら、他のファミリーからの他のプロセッサもまた、適切である。プロセッサ1612は、バス1622を介して、揮発性メモリ1618および不揮発性メモリ1620を含む、メインメモリと通信する。揮発性メモリ1618は、静的ランダムアクセスメモリSRAM、同期動的ランダムアクセスメモリSDRAM、動的ランダムアクセスメモリDRAM、RAMBUS動的ランダムアクセスメモリRDRAM、および/または任意の他のタイプのランダムアクセスメモリデバイスによって実装されてもよい。不揮発性メモリ1620は、フラッシュメモリおよび/または任意の他の所望のタイプのメモリデバイスによって実装されてもよい。メインメモリ1618、1620へのアクセスは、典型的には、メモリコントローラ図示せずによって制御される。処理システム1600はまた、インターフェース回路1624を含む。インターフェース回路1624は、イーサネット登録商標インターフェース、ユニバーサルシリアルバスUSB、および/または第三世代入力/出力3GIOインターフェース等、任意のタイプのインターフェース規格によって実装されてもよい。1つ以上の入力デバイス1626は、インターフェース回路1624に接続される。入力デバイス1626は、ユーザが、データおよびコマンドをプロセッサ1612に入力するのを可能にする。入力デバイスは、例えば、キーボード、マウス、タッチスクリーン、トラックパッド、トラックボール、アイソポイント、および/または音声認識システムによって実装することができる。1つ以上の出力デバイス1628はまた、インターフェース回路1624に接続される。出力デバイス1628は、例えば、ディスプレイデバイス例えば、液晶ディスプレイ、ブラウン管ディスプレイCRTによって、プリンタによって、および/またはスピーカによって、実装することができる。インターフェース回路1624は、したがって、典型的には、グラフィックスドライバカードを含む。インターフェース回路1624はまた、モデムまたはネットワークインターフェースカード等の通信デバイスを含み、ネットワーク例えば、イーサネット登録商標接続、デジタル加入者回線DSL、電話回線、同軸ケーブル、携帯電話システム等を介して、外部コンピュータとのデータの交換を促進する。処理システム1600はまた、ソフトウェアおよびデータを記憶するための1つ以上の大容量記憶デバイス1630を含む。そのような大容量記憶デバイス1630の実施例として、フロッピー登録商標ディスクドライブ、ハードドライブディスク、コンパクトディスクドライブ、およびデジタル多用途ディスクDVDドライブが挙げられる。図16の処理システム等のシステムにおいて、本明細書に説明される方法および/または装置を実装する代替として、本明細書に説明される方法および/または装置は、プロセッサおよび/またはASIC特定用途向け集積回路等の構造内に内蔵されてもよい。"