窒化物半導体発光素子を作製する方法であって、成膜装置におけるMBE法を用いた成長を利用して、半導体積層を含むエピタキシャル基板の半極性主面の上に金属膜を形成する工程と、前記半導体積層及び前記金属膜の上に、リッジを規定するマスクを形成する工程と、前記マスクを用いて前記半導体積層及び前記金属膜のエッチングを行って、半導体リッジを含む窒化物半導体領域と該半導体リッジの上の金属層とを形成する工程と、前記マスクを除去した後に、前記窒化物半導体領域の表面及び前記金属層の上に保護層のための絶縁膜を成長する工程と、を備え、前記半極性主面はIII族窒化物半導体からなり、前記半導体積層は、III族窒化物からなる活性層を含み、前記金属膜は前記半極性主面と接合を成す、窒化物半導体発光素子を作製する方法。前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜する、請求項1に記載された、窒化物半導体発光素子を作製する方法。前記成膜装置において、前記半導体積層の半極性主面の全体をIII族元素の雰囲気にさらす工程を更に備え、前記半導体積層の前記半極性主面はIII族窒化物からなり、前記III族窒化物は、前記III族元素を構成元素として含む、請求項1又は請求項2に記載された、窒化物半導体発光素子を作製する方法。前記半導体積層の前記半極性主面は窒化ガリウム系半導体からなり、前記雰囲気はガリウムを含み、前記半極性主面を前記雰囲気にさらす前記工程では、摂氏300度以上の基板温度でガリウムフラックスの照射が前記半極性主面に行われる、請求項1~請求項3のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記金属膜は、MBE法で成長された金を含む、請求項1~請求項3のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記絶縁膜の上に、レジスト膜を形成する工程と、前記半導体リッジの上面に設けられた開口を有するレジストマスクを前記レジスト膜から形成する工程と、前記レジストマスクを用いて前記絶縁膜のエッチングを行って、前記絶縁膜から保護層を形成する工程と、を備え、前記保護層は、前記半導体リッジの前記上面の上の金属層を露出させる開口を有し、前記レジスト膜は、第1部分、第2部分及び第3部分を含み、前記レジスト膜の前記第1部分、前記第2部分及び前記第3部分は、前記窒化物半導体領域の上にこの順に配置され、前記レジスト膜の前記第2部分は、前記半導体リッジの上面の上に位置し、前記レジスト膜の前記第1部分及び前記第3部分は、前記半導体リッジから離れて設けられ、前記レジスト膜の前記第2部分の厚さは前記レジスト膜の前記第1部分及び前記第3部分の厚さより薄く、前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜の表面から該レジスト膜のレジストを除去していく、請求項1~請求項5のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記レジストマスクを前記レジスト膜から形成する前記工程は、前記絶縁膜の上に第1レジスト膜を形成する工程と、フォトリソグラフィ法を用いて、前記半導体リッジの上面及び側面の上の前記絶縁膜を露出させる開口を有する第1のマスク層を前記第1レジスト膜から形成する工程と、前記窒化物半導体領域、前記金属層、前記絶縁膜、及び前記第1のマスク層の上に第2レジスト膜を形成する工程と、前記半導体リッジの前記上面が露出するように前記第2レジスト膜に開口を形成して第2のマスク層を形成する工程と、を備え、前記レジスト膜は、前記第1のマスク層及び前記第2レジスト膜を含み、前記レジストマスクは前記第1のマスク層及び前記第2のマスク層を含む、請求項6に記載された、窒化物半導体発光素子を作製する方法。前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜を現象液にさらして、前記半導体リッジの前記上面の上のレジストを除去して、前記レジストマスクを形成する、請求項6又は請求項7に記載された、窒化物半導体発光素子を作製する方法。前記半導体リッジ及び前記金属層はリッジ構造を形成し、前記半導体リッジの前記上面と前記金属層とは金属-半導体接合を成し、前記金属-半導体接合のエッジは前記リッジ構造の側面に位置し、前記保護層は、前記金属-半導体接合の前記エッジを覆う、請求項6~請求項8のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記レジストマスクを除去した後に、前記金属層及び前記絶縁膜の上に電極膜を堆積する工程と、前記電極膜を加工して、電極を形成する工程と、を更に備え、前記電極は、前記保護層の前記開口を介して前記金属層に接触を成し、前記電極膜の堆積は摂氏300度以下の基板温度で行われる、請求項6~請求項9のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記電極膜の堆積は電子ビーム蒸着法で行われる、請求項10に記載された、窒化物半導体発光素子を作製する方法。前記窒化物半導体領域は、第1溝及び第2溝並びに第1テラス及び第2テラスを含み、前記第1溝及び第2溝は前記半導体リッジを規定し、前記半導体リッジと前記第1テラスは、前記第1溝を規定し、前記半導体リッジと前記第2テラスは、前記第2溝を規定する、請求項1~請求項11のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記金属膜を形成する前記工程は、MBE法を用いた金属堆積により、前記成膜装置において金属領域を形成する工程と、前記金属領域をエッチングして、前記半導体積層の前記半極性主面を部分的に露出させると共に前記エピタキシャル基板の前記半極性主面の上に前記金属膜を形成する工程と、を含む、請求項1~請求項12のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記マスクを形成する前記工程は、前記半導体積層及び前記金属層の上に、マスク膜を形成する工程と、前記マスク膜のエッチングにより前記マスクを形成する工程と、を含み、前記エッチングは摂氏300度以下の基板温度で行われる、請求項1~請求項13のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記マスク膜は、タングステン膜、シリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを含む、請求項14に記載された、窒化物半導体発光素子を作製する方法。基板の主面の上に前記半導体積層を成長して、前記エピタキシャル基板を形成する工程を更に備え、前記基板の前記主面はIII族窒化物半導体からなり、前記半導体積層は、第1導電型のIII族窒化物半導体層、前記活性層、及び第2導電型のIII族窒化物半導体層を含み、前記エピタキシャル基板は前記基板を含み、前記基板の前記主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜し、前記エピタキシャル基板の前記主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜し、前記半導体積層は第1領域、第2領域及び第3領域を含み、前記第1領域、前記第2領域及び前記第3領域は、前記基板の前記主面に沿って配置されており、前記第2領域は前記第1領域と前記第3領域との間に位置し、前記第2領域には前記半導体リッジが形成される、請求項1~請求項15のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から63度以上80度以下の範囲の角度で傾斜する、請求項1~請求項16のいずれか一項に記載された窒化物半導体発光素子を作製する方法。前記半導体リッジは、前記活性層の上に設けられた光ガイド層と、該光ガイド層の上に設けられたクラッド層と、該クラッド層の上に設けられたコンタクト層とを含み、前記半導体リッジは第1の方向に延在し、前記光ガイド層、前記クラッド層及び前記コンタクト層は、前記第1の方向に交差する第2の方向に配列されており、前記窒化物半導体領域は第1領域、第2領域及び第3領域を含み、前記第1領域、前記第2領域及び前記第3領域は、前記第1の方向及び前記第2の方向の両方に交差する第3の方向に沿って配列され、前記第2領域は前記第1領域と前記第3領域との間に位置し、前記第2領域は前記半導体リッジを含み、前記第1領域及び前記第3領域の表面は前記光ガイド層の表面からなり、前記保護層は、前記第1領域の前記表面、前記第3領域の前記表面、及び前記半導体リッジの側面を覆う、請求項1~請求項17のいずれか一項に記載された窒化物半導体発光素子を作製する方法。前記活性層は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、前記活性層は、500nm以上540nm以下の波長範囲にピーク発光波長を有する、請求項1~請求項18のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。特許文献1の作製方法では、窒化ガリウム系化合物半導体積層構造の表面に、リフトオフを用いて電極を形成する。Pd層上に、Si3N4マスク層、Alマスク層、及びSi3N4マスク層を順に配列された積層マスク部を形成する。これらのマスク層上に設けたレジストマスクを用いて、これら3つのマスク層を順次エッチングして、リフトオフ用マスク及び電極部を形成する。このエッチングにより窒化ガリウム系化合物半導体積層構造の表面が露出される。窒化ガリウム系化合物半導体積層構造をエッチングしてリッジ部を形成する。次いで、塩酸を用いてAlマスク層の選択的エッチングを行って、積層マスク部中に窪み部を形成する。この後に、基板上面全域に絶縁層を成長すると共に、50wtのフッ化水素酸と40wtのフッ化アンモニウム水溶液を含む溶液を用いてAlマスクを除去する。この結果、電極部の表面が露出する。特許文献1では、リフトオフ及びリッジ形成のために複雑なマスク構造を形成する。例えば、マスク構造では、リフトオフのために、マスク構造内のAl層にサイドエッチを生じさせる。また、保護層の形成にもリフトオフを用いるので、保護層の開口形成がリッジ形成と独立して制御しにくい。例えば、サイドエッチされたAl層は、細らせたAl層の下地層の幅よりも狭く、このマスク構造の形状は、堆積される保護膜の形状に影響する。本発明は、このような事情を鑑みて為されたものであり、半極性面上に良好な接触を成す電極の形成とリッジ構造の形成との両方を可能にする、窒化物半導体発光素子を作製する方法を提供することを目的とする。本発明は、窒化物半導体発光素子を作製する方法に係る。この方法は、a成膜装置におけるMBE法を用いた成長を利用して、半導体積層を含むエピタキシャル基板の半極性主面の上に金属膜を形成する工程と、b前記半導体積層及び前記金属膜の上に、リッジを規定するマスクを形成する工程と、c前記マスクを用いて前記半導体積層及び前記金属膜のエッチングを行って、半導体リッジを含む窒化物半導体領域と該半導体リッジの上の金属層とを形成する工程と、d前記マスクを除去した後に、前記窒化物半導体領域の表面及び前記金属層の上に保護層のための絶縁膜を成長する工程とを備える。前記半極性主面はIII族窒化物半導体からなり、前記半導体積層は、III族窒化物からなる活性層を含み、前記金属膜は前記半極性主面と接合を成す。この窒化物半導体発光素子を作製する方法以下、作製方法として参照するによれば、半導体積層の半極性主面上に金属膜を形成した後に、半導体リッジを形成するためのプロセスを適用するので、上記の半極性主面が該プロセスに対して直接にさらされることがない。また、金属層と半極性主面との界面を保護しながら、リフトオフの複雑なプロセスを用いることなく、絶縁膜マスクを除去した後に保護層のための絶縁膜の成長を行うことができる。本発明に係る作製方法では、前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜することができる。この作製方法によれば、半極性主面は上記範囲内の角度で傾斜していることができる。本発明に係る作製方法は、前記成膜装置において、III族窒化物からなる半導体積層の半極性主面の全体をIII族元素の雰囲気にさらす工程を更に備えることができる。前記III族窒化物は、前記III族元素を構成元素として含むことが好適である。この作製方法によれば、成膜装置における金属膜の形成に先立って半極性主面をIII族元素の雰囲気にさらすので、金属膜が接触を成すことになる表面が清浄化される。清浄化された半極性主面上に該成膜装置において金属層の成膜を引き続き行うので、金属膜と半極性主面との界面へのコンタミネーションがリッジ形成の際に避けられる。本発明に係る作製方法では、前記半極性主面は窒化ガリウム系半導体からなり、前記雰囲気はガリウムを含み、前記半極性主面を前記雰囲気にさらす前記工程では、摂氏300度以上の基板温度でガリウムフラックスの照射が前記半極性主面に行われることが好適である。この作製方法によれば、ガリウムフラックスの照射により表面酸化物の還元が生じて、窒化ガリウム系半導体からなる半極性主面の酸化物を低減できる。本発明に係る作製方法では、前記金属層は金層を含むことが好適である。この作製方法によれば、金層はIII族窒化物半導体からなる半極性主面と良好な電気的接触を提供できる。本発明に係る作製方法は、前記絶縁膜の上に、レジスト膜を形成する工程と、前記半導体リッジの前記上面に設けられた開口を有するレジストマスクを前記レジスト膜から形成する工程と、前記レジストマスクを用いて前記絶縁膜のエッチングを行って、前記絶縁膜から保護層を形成する工程を備えることができる。前記レジスト膜は、第1部分、第2部分及び第3部分を含み、前記レジスト膜の前記第1部分、前記第2部分及び前記第3部分は、前記窒化物半導体領域の上にこの順に配置され、前記レジスト膜の前記第2部分は、前記半導体リッジの上面の上に位置し、前記レジスト膜の前記第1部分及び前記第3部分は、前記半導体リッジの上面から離れて設けられ、前記レジスト膜の前記第2部分の厚さは前記レジスト膜の前記第1部分及び前記第3部分の厚さより薄く、前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜の表面から該レジスト膜のレジストを除去していき、前記保護層は、前記半導体リッジの前記上面の上の金属層を露出させる開口を有する。この作製方法によれば、レジスト膜の第2部分の厚さがレジスト膜の第1部分及び第3部分の厚さより薄いので、レジスト膜をその表面から除去することにより、半導体リッジの上面に開口を有するレジストマスクを形成できる。このレジストマスクを用いて、絶縁膜のエッチングを行うことにより、半導体リッジの上面上の金属膜を露出させて、保護層を形成できる。本発明に係る作製方法では、前記レジストマスクを前記レジスト膜から形成する前記工程は、前記絶縁膜の上に第1レジスト膜を形成する工程と、フォトリソグラフィ法を用いて、前記半導体リッジの上面及び側面の上の前記絶縁膜を露出させる開口を有する第1のマスク層を前記第1レジスト膜から形成する工程と、前記窒化物半導体領域、前記金属層、前記絶縁膜、及び前記第1のマスク層の上に第2レジスト膜を形成する工程と、前記半導体リッジの前記上面が露出するように前記第2レジスト膜に開口を形成して第2のマスク層を形成する工程と、備えることができる。前記レジスト膜は、前記第1のマスク層及び前記第2レジスト膜を含み、前記レジストマスクは前記第1のマスク層及び前記第2のマスク層を含むことができる。この作製方法によれば、半導体リッジの上面上の第1のマスク上及び第1のマスクの開口に、第2レジスト膜を形成するので、窒化物半導体領域の第1領域の上に設けられたレジスト厚が、窒化物半導体領域の第2領域の上に設けられたレジスト厚と異なるようにできる。本発明に係る作製方法では、前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜を現象液にさらして、前記半導体リッジの前記上面の上のレジストを除去して、前記レジストマスクを形成することが好適である。この作製方法によれば、レジスト膜は、レジストの現象液中において、その表面から徐々に溶けていくので、半導体リッジの上面及びその付近がレジストから露出されるような加工をレジスト膜に施すことが可能になる。本発明に係る作製方法では、前記半導体リッジ及び前記金属層はリッジ構造を形成し、前記半導体リッジの前記上面と前記金属層とは金属-半導体接合を成し、前記金属-半導体接合のエッジは前記リッジ構造の側面に位置し、前記保護層は、前記金属-半導体接合の前記エッジを覆うことができる。この作製方法によれば、金属-半導体接合のエッジが保護層により覆われる。本発明に係る作製方法は、前記レジストマスクを除去した後に、前記金属層及び前記絶縁膜の上に電極膜を堆積する工程と、前記電極膜を加工して、電極を形成する工程とを更に備えることができる。前記電極は、前記保護層の前記開口を介して前記金属層に接触を成し、前記電極膜の堆積は摂氏300度以下の基板温度で行われることが好適である。この作製方法によれば、電極膜堆積の際の基板温度に起因する熱劣化がコンタクト抵抗に生じることを避けることができる。本発明に係る作製方法では、前記電極膜の堆積は電子ビーム蒸着法で行われることが好適である。この作製方法によれば、電極膜の堆積中に、金属層とIII族窒化物との界面に熱劣化の発生を低減できる。電子ビーム蒸着によれば、高温の成膜を避けることができる。本発明に係る作製方法では、前記窒化物半導体領域は、第1溝及び第2溝並びに第1テラス及び第2テラスを含み、前記第1溝及び第2溝は前記半導体リッジを規定し、前記半導体リッジと前記第1テラスは、前記第1溝を規定し、前記半導体リッジと前記第2テラスは、前記第2溝を規定することができる。この作製方法では、第1溝及び第2溝を用いて半導体リッジを作製できると共に、第1テラス及び第2テラス並びに半導体リッジにより、半導体リッジのみがエピ面から突出することを避けることができる。本発明に係る作製方法では、前記金属膜を形成する前記工程は、MBE法を用いた金属堆積により、前記成膜装置において金属領域を形成する工程と、前記金属領域をエッチングして、前記半導体積層の前記半極性主面を部分的に露出させると共に前記半導体積層の前記半極性主面の上に前記金属膜を形成する工程と含むことができる。この作製方法によれば、半導体リッジが形成されるべき部分を含む半導体積層の一部分の半極性主面に金属膜を提供できる。本発明に係る作製方法では、前記マスクを形成する前記工程は、前記半導体積層及び前記金属層の上に、マスク膜を形成する工程と、前記マスク膜のエッチングにより前記マスクを形成する工程とを含み、前記エッチングは摂氏300度以下の基板温度で行われることが好ましい。この作製方法によれば、エッチング時における基板温度が摂氏300度以下であるので、エッチング中における基板温度により金属-半導体接合の熱劣化を低減できる。本発明に係る作製方法では、前記マスク膜は、タングステン膜、シリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを含むことができる。この作製方法によれば、III族窒化物をエッチングして半導体リッジを形成するためのマスクに、タングステン膜、シリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを用いることができる。本発明に係る作製方法は、基板の主面の上に前記半導体積層を成長して、前記エピタキシャル基板を形成する工程を更に備えることができる。前記基板の前記主面はIII族窒化物半導体からなり、前記半導体積層は第1領域、第2領域及び第3領域を含み、前記第1領域、前記第2領域及び前記第3領域は、前記基板の前記主面に沿って配置されており、前記第2領域は前記第1領域と前記第3領域との間に位置し、前記第2領域には前記半導体リッジが形成され、前記半導体積層は、第1導電型のIII族窒化物半導体層、前記活性層、及び第2導電型のIII族窒化物半導体層を含み、前記エピタキシャル基板は前記基板を含み、前記基板の前記主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜し、前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜することができる。この製造方法によれば、傾斜角が10度以上80度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。本発明に係る作製方法では、前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から63度以上80度以下の範囲の角度で傾斜することが好ましい。この製造方法によれば、この角度範囲での半極性面は酸化されやすいステップを有する。本発明に係る作製方法では、前記エピタキシャル基板は、前記活性層の上に設けられたp型窒化ガリウム系半導体層を含み、前記p型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含み、前記p型窒化ガリウム系半導体層の主面は前記エピタキシャル基板の前記半極性主面を構成することができる。この製造方法によれば、p型窒化ガリウム系半導体層にオーミック接触を成す電極を形成できる。本発明に係る作製方法では、前記半導体リッジは、前記活性層の上に設けられた光ガイド層と、該光ガイド層の上に設けられたクラッド層と、該クラッド層の上に設けられたコンタクト層とを含み、前記半導体リッジは第1の方向に延在し、前記光ガイド層、前記クラッド層及び前記コンタクト層は、前記第1の方向に交差する第2の方向に配列されており、前記窒化物半導体領域は第1領域、第2領域及び第3領域を含み、前記第1領域、前記第2領域及び前記第3領域は、前記第1の方向及び前記第2の方向の両方に交差する第3の方向に沿って配列され、前記第2領域は前記第1領域と前記第3領域との間に位置し、前記第2領域は前記半導体リッジを含み、前記第1領域及び前記第3領域の表面は前記光ガイド層の表面からなり、前記保護膜は、前記第1領域の前記表面、前記第3領域の前記表面、及び前記半導体リッジの側面を覆うことができる。この作製方法によれば、半導体リッジが、光ガイド層、クラッド層及びコンタを含み、また、保護膜が第1領域の表面、第3領域の表面、及び半導体リッジの側面を覆うので、良好な電流閉じ込めと良好な屈折率プロファイルが発光素子に提供される。本発明に係る作製方法では、前記活性層は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、前記活性層は、500nm以上540nm以下の波長範囲にピーク発光波長を有することができる。この作製方法によれば、500nm以上540nm以下の波長範囲にピーク発光波長の活性層をIII族窒化物半導体発光素子に提供できる。以上説明したように、本発明によれば、窒化物半導体発光素子を作製する方法が提供され、この方法は、半極性面上に良好な接触を成す電極の形成とリッジ構造の形成との両方を可能にする。窒化物半導体素子を作製する方法、半導体リッジを形成する方法、及び電極を形成する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。引き続く説明では、窒化物半導体素子として窒化物半導体発光素子、半導体リッジを形成する方法、及び電極を形成する方法について説明する。図1~図8は、本実施の形態に係る窒化物半導体素子を作製する方法、及び半導体リッジを形成する方法、及び電極を形成する方法における主要な工程を模式的に示す図面である。図1~図8の模式図では、矩形の基板が描かれているが、基板の形状はこれに限定されない。また、理解を容易にするために、引き続く説明では、一素子のサイズの基板上に窒化物半導体発光素子を作成する手順を説明する。最初の工程では、基板図1のa部に示される参照符号11を準備する。基板11は、III族窒化物半導体からなる主面11aを有する。主面11aは、III族窒化物半導体のc軸の方向に延在する基準軸図1のa部にベクトルVCによって示されるに直交する平面に対して傾斜する。ここで、ベクトルVCは<0001>方向を示す。基板11の主面11aは半極性を示す。基板11のIII族窒化物半導体は、例えばGaN等からなることができる。図1のa部に示されるように、次の工程では、半導体発光素子のための半導体積層13を成長炉10aで基板11の主面11a上に成長して、エピタキシャル基板Eを形成する。エピタキシャル基板Eは基板11及び半導体積層13を含む。引き続き一実施例を説明する。成長炉10aに成長法としては、例えば有機金属気相成長法が使用可能である。基板11を成長炉10aに配置した後に、成長炉10aにアンモニア及び水素を供給して基板11の主面11aのサーマルクリーニングを行う。この後に、成長炉10aにおいて、基板11の主面11a上に順に複数のIII族窒化物半導体層を成長する。半導体積層13は、n型III族窒化物半導体領域15といった第1導電型のIII族窒化物半導体層、n側光ガイド層16、活性層17、p側光ガイド層18、及びp型III族窒化物半導体領域19といった第2導電型のIII族窒化物半導体層を含む。n型III族窒化物半導体領域15は、例えばGaN、AlGaN、InAlGaN等からなることができる。n型III族窒化物半導体領域15は、n型クラッド層を含むことができる。p型III族窒化物半導体領域19は、例えばGaN、AlGaN、InAlGaN等からなることができ、またp型クラッド層及びp型コンタクト層を含むことができる。p型III族窒化物半導体領域19は、必要な場合には、電子ブロック層を含むことができる。p型III族窒化物半導体領域19は、p型コンタクト層として働くp型窒化ガリウム系半導体層を含み、このp型窒化ガリウム系半導体層の主面はエピタキシャル基板Eの半極性主面13aを構成することができる。p型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含むことができ、p型窒化ガリウム系半導体層にオーミック接触を成す電極を形成できる。活性層17は例えば量子井戸構造21を有しており、量子井戸構造21は、交互に配列された障壁層23及び井戸層25を含むことができる。障壁層23のバンドギャップは井戸層25のバンドギャップより大きい。障壁層23は例えばGaN、InGaN、InAlGaN等からなることができ、井戸層25は例えばGaN、InGaN、InAlGaN等からなることができる。活性層17の発光スペクトルのピーク発光波長は360nm以上600nm以下の波長範囲内にあることができる。活性層17はインジウムを含む窒化ガリウム系半導体層を含むことが好ましい。積層13の成長が完了した後に、成長炉10aからエピタキシャル基板Eを取り出す。エピタキシャルウエハEの窒化物半導体領域の主面は、基板主面11aの面方位を引き継いで半極性を示す。エピタキシャル基板Eの窒化物半導体領域は活性層17を含み、活性層17も半極性に従う性質を有する。この半極性の利点を生かして、500nm以上540nm以下の波長範囲内に発光スペクトルのピーク波長を有する発光素子を提供することが好ましい。この工程では、基板11の主面11aの上に半導体積層13を成長してエピタキシャル基板Eを形成する。好適な実施例では、エピタキシャル基板Eの最表面にはp型コンタクト層が露出される。p型コンタクト層は、例えば窒化ガリウム系半導体からなることができ、窒化ガリウム系半導体は例えばGaNからなる。エピタキシャル基板Eの形成において、基板11の主面11aは、基準軸Cxに直交する面Scから10度以上80度以下の範囲の角度Angleで傾斜することができる。基準軸Cxは、該III族窒化物半導体のc軸に沿って延びる。また、エピタキシャル基板Eの主面は、基準軸Cxに直交する面から10度以上80度以下の範囲の角度で傾斜することが好ましい。これらの傾斜角が10度以上80度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。また、エピタキシャル基板Eの主面における傾斜角は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から63度以上80度以下の範囲の角度で傾斜することが好適である。この角度範囲での半極性面は酸化されやすいステップを有する。エピタキシャル基板Eを成長炉10aから取り出すと、酸素を含む大気にエピタキシャル基板Eがさらされる。この結果、エピタキシャル基板Eの表面に露出された窒化ガリウム系半導体面に、III族元素の自然酸化物例えば酸化ガリウムが形成される。成長炉10aからエピタキシャル基板Eを取り出した後に、成膜装置10bにエピタキシャル基板Eを配置する。成膜装置10bでのMBE法を用いた成長を利用して、半導体積層13を含むエピタキシャル基板Eの半極性主面13aの上に金属膜図2のa部において符号29として参照されるを形成する。成膜装置10bにおけるMBE法を用いた成長を利用した金属膜29の形成は、例えば以下のように行われる。図1のb部に示されるように、この工程では、ガリウムを含む雰囲気を成膜装置10bのチャンバ内に形成して、この雰囲気にエピタキシャル基板Eの半極性の表面13aをさらす。必要な場合には、この処理に先立って、エピタキシャル基板Eを成膜装置10bで加熱することができる。加熱の条件の一例では、加熱温度は例えば摂氏750度であり、熱処理時間は30分程度であり、熱処理の雰囲気は例えばIII族構成元素のガリウムを含む雰囲気である。この温度範囲は例えば摂氏300度以上であることができ、この温度以上であるとき、エピタキシャル基板Eの表面の酸化ガリウムが、高い蒸気圧を示すガリウム酸化物の組成に還元されやすくなる。ガリウムフラックスの照射により表面酸化物の還元が生じて、窒化ガリウム系半導体からなる半極性主面13aの酸化物を低減できる。また、この温度範囲は例えば摂氏900度以下の範囲であることができ、これは活性層17へのダメージを避けるためである。また、エピタキシャル基板Eの加熱を行った場合には、真空を破ることなく、既に説明したように、成膜装置10bにおいて、図1のb部に示されるように、半導体積層13の半極性主面13aの全体をIII族元素の雰囲気にさらす。半導体積層13の表面におけるIII族窒化物は、III族元素を構成元素として含む。成膜装置10bにおける金属膜29の形成に先立って半極性主面13aをIII族元素の雰囲気にさらすので、金属膜29が接触を成すことになる表面が清浄化される。成膜装置10bにおいて、清浄化された半極性主面上に金属膜29の成膜を引き続き行うので、金属膜29と半極性主面との界面へのコンタミネーションが避けられる。半極性主面13aが窒化ガリウム系半導体からなるとき、ガリウムを含む雰囲気27を成膜装置10bのチャンバ内に形成して、この雰囲気27にエピタキシャル基板Eの表面13aをさらす。雰囲気27は、窒化ガリウム系半導体の成長を避けるために雰囲気は窒素を含まないことが好ましい。この処理における基板温度の範囲は例えば摂氏300度以上であることができる。この温度を超えるとき、自然酸化膜が、より蒸気圧の高いガリウム酸化物への変化例えば、還元が促進される。また、この温度範囲は例えば摂氏900度以下の範囲であることができ、これは活性層17へのダメージを避けるためである。この熱処理のための持続時間は例えば0.5時間程度である。この工程の一実施例では、エピタキシャル基板Eの表面13aをさらすことは、ガリウムフラックスを表面13aに照射することによって可能である。ガリウムと酸素との化合物には様々な組成がある。そして、これらのガリウム酸化物が様々な融点を有する。この融点の違いを利用して、半極性主面における酸素濃度の低減が可能である。ガリウム酸化物としては、例えば以下のものがある。Ga2O3の融点例えば摂氏1725度、1気圧、RTは比較的高いが、Ga2Oの融点例えば摂氏500度、1×10-6Torrは比較的低い。これまでの工程では、エピタキシャル基板Eを成膜装置10bの真空チャンバ内に配置した後に、加熱及び/又はGa照射による改質処理を行ってきた。この後に、必要な場合には、半導体積層13の上に窒化ガリウム系半導体層を成長して、新たなエピタキシャル基板Eを形成することができる。この窒化ガリウム系半導体層には所望の導電型のドーパント、例えばマグネシウムといったp型ドーパントを添加することが好ましい。この方法によれば、この成膜によって成長されたIII族窒化物半導体の酸素濃度を低減できる。図2のa部に示されるように、次の工程では、ガリウム雰囲気を除いた後に、成膜装置10bの真空チャンバにおいて真空を破ることなく、エピタキシャル基板Eの半極性主面13aの全面に成膜装置10bの真空チャンバにおいて金属膜29を成膜する。真空が破られることがないので、フラックス照射により清浄化された表面への金属膜29の成膜により、基板生産物SP1を形成する。基板生産物SPの金属膜29は半極性主面13aと接合を成す。この製造方法によれば、p型窒化ガリウム系半導体層に低抵抗な接触を成す金属膜29を形成できる。金属膜29は例えば3nm以上であり、1000nm以下であることができる。金属膜29は金Au層を含むことが好適であり、金Au層は半極性主面13aと良好な電気的接触を提供できる。Auの厚さは例えば200nmである。金属膜29を形成する工程では、必要な場合には、後に工程において半導体リッジが形成されたとき、半導体リッジの上面に金属膜を設けることができる。この工程は、例えば以下のように行われる。図2のb部に示されるように、成膜装置10bにおいてMBE法を用いた金属堆積により金属領域金属膜29に対応するを形成した後に、エッチング装置10cにおいて、マスク31を用いてこの金属領域をエッチングして、半導体積層13の半極性主面13aを部分的に露出させると共に半導体積層13の半極性主面13a上に金属膜33を形成することができる。このマスク31は例えばレジストからなることができる。マスク31は半導体積層13及び金属膜29上に形成される。金属領域がAuからなるとき、エッチングではエッチャントとして王水を用いるウエット処理によることができる。この結果、半導体リッジが形成されるべき部分を含む半導体積層13の一部分の半極性主面13aに金属膜33を提供できる。本実施例では、金属膜33はストライプ形状を有する。このストライプ幅は、半導体リッジの上面の幅より大きく、半導体リッジの幅及びこの両側の一対の溝の幅との和よりも小さい。なお、引き続く工程において、半導体積層13の半極性主面13aの全体を覆っている金属膜29を金属膜33に替えて用いる。次の工程では、図3のa部に示されるように、処理装置10dを用いてマスク31を除去して、基板生産物SP2を得る。引き続く工程では、マスク31を除去した後に、リッジを規定するマスク図4のa部に示される符号43を形成する。マスク43は、例えば以下のように形成される。図3のb部に示されるように、半導体積層13の半極性主面13a及び金属膜33上に、ハードマスクのためのマスク膜35を成膜装置10eで成膜する。マスク膜35の成膜は、例えば電子ビーム蒸着法で行われる。この成膜は、既に形成した金属膜33と半極性面13aとの界面を保護するために、摂氏150度以下の基板温度で行うことが好ましい。マスク膜35は、タングステン膜、シリコン酸化物膜及びシリコン窒化物膜等の少なくともいずれかを含むことができる。ハードマスクに、タングステン膜、シリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを用いることができる。次の工程では、マスク膜35にパターン形成するためのマスク41をマスク膜35上に形成する。マスク41は、リッジ形状を規定するパターンを有する。マスク41は例えばレジストからなることができる。図4のa部に示されるように、エッチング装置10fにおいて、マスク41を用いてマスク膜35のエッチングを行って、ハードマスク43を形成する。ハードマスク43は、リッジ形状を規定するパターンを有する。このエッチングは、例えばインダクティブカップリングプラズマ反応性イオンエッチング法ICP-RIE法で行われることが好ましい。このエッチング法によれば、エッチングにおける異方性を実現できる。ハードマスク43を形成した後に、マスク41を除去することができる。エッチングは摂氏300度以下の基板温度で行われ、基板温度が摂氏150度以下であることが好ましい。図4のa部に示されるように、エピタキシャル基板Eにおいて、半導体積層13は第1領域13c、第2領域13d及び第3領域13eを含む。第1領域13c、第2領域13d及び第3領域13eは、基板11の主面11aに沿って配置される。第2領域13dは第1領域13cと第3領域13eとの間に位置する。第2領域13dには半導体リッジ49が形成される。また、半導体積層13は第4領域13f及び第5領域13fを含むことができ、第1領域13c、第2領域13d及び第3領域13eは、第4領域13fと第5領域13fとの間に配列される。基板11の主面11aが該III族窒化物半導体のc軸に沿って延びる基準軸Cxに直交する面から10度以上80度以下の範囲の角度で傾斜するとき、エピタキシャル基板Eの半極性主面13aも、基準軸Cxに直交する面から10度以上80度以下の範囲の角度で傾斜する。これらの傾斜角が10度以上80度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。基板主面11a及び半極性主面13aは基準軸Cxに直交する面から63度以上80度以下の範囲の角度で傾斜することができる。この傾斜の角度範囲では、半極性主面13aは酸化されやすいステップを有する。エピタキシャル基板Eの半極性主面13aも、酸化されやすいステップを有する。次の工程では、図4のb部に示されるように、ハードマスク43を用いて半導体積層13及び金属膜33のエッチングを行って、金属層45と窒化物半導体領域47とを形成する。窒化物半導体領域47は半導体リッジ49を含む。金属層45は、半導体リッジ49の上面49aに位置する。金属膜33のエッチングは例えばアルゴンAr、窒素N2等を用いることができる。アルゴンArを用いるエッチングは反応性ではないが、異方的エッチングである。半導体積層13のエッチングは例えば塩素や三塩化ホウ素等を用いることができる。実施例では、半導体リッジ高HRは、例えば0.2μm以上であり、例えば2.0μm以下であることができる。このエッチングは、例えばICP-RIE法で行われることが好ましい。このエッチング法によれば、エッチングにおける異方性及び所望のリッジ高さを実現できる。エッチングが終了した後に、ハードマスク43を除去する。このエッチングは、既に形成した金属膜33と半極性面13aとの界面を保護するために、摂氏300度以下の基板温度で行われ、摂氏150度以下の基板温度で行うことが好ましい。窒化物半導体領域47は、第1溝51及び第2溝53並びに第1テラス55及び第2テラス57を含む。第1テラス55、第1溝51、半導体リッジ49、第2溝53及び第2テラス57は、半導体リッジ49の上面49aの法線方向及び半導体リッジ49の延在方向の両方に直交する方向に、この順に配列される。第1溝51及び第2溝53は半導体リッジ49を規定する。半導体リッジ49及び第1テラス55は第1溝51を規定する。半導体リッジ49及び第2テラス57は第2溝53を規定する。この構造によれば、第1溝51及び第2溝53を用いて半導体リッジ49を作製できると共に、第1テラス55及び第2テラス57並びに半導体リッジ49により、半導体リッジ49のみが、第1溝51及び第2溝53の底面エピ面51a、53aに対して突出することを避けることができる。窒化物半導体領域47は、第1領域47c、第2領域47d及び第3領域47eを含み、第1領域47c、第2領域47d及び第3領域47eは、それぞれ、半導体積層13の第1領域13c、第2領域13d及び第3領域13eに対応する。窒化物半導体領域47は、また、第4領域47f及び第5領域47fを含むことができ、第1領域47c、第2領域47d及び第3領域47eは、第4領域47fと第5領域47fとの間に配列される。第4領域47f及び第5領域47fは、それぞれ、半導体積層13の第4領域13f及び第5領域13fに対応する。第1領域47cは半導体リッジ49を含む。第2領域47d及び第3領域47eは、それぞれ、第1溝51及び第2溝53を含む。第4領域47fと第5領域47fは、それぞれ、第1テラス55及び第2テラス57を含む。ハードマスク43を除去した後に、図5のa部に示されるように、成膜装置10hにおいて、窒化物半導体領域47の表面及び金属層45の上に絶縁膜59を成長する。これによって、基板生産物SP3が形成される。成膜装置10hは、例えば電子ビーム蒸着法、プラズマ成膜法、スパッタ成膜法等による成膜を適用できる。例えば、絶縁膜59は、電子ビーム蒸着法で成長されたシリコン系無機絶縁膜、ジルコニア系無機絶縁膜等を含むことができる。このシリコン系無機絶縁層は例えばシリコン酸化物具体的にはSiO2、ジルコニア酸化物等からなることができる。成膜等の処理は、既に形成した金属層45と半極性面13aとの界面を保護するために、摂氏300度以下の基板温度で行われ、摂氏150度以下の基板温度で行うことが好ましい。この上記の一例の工程を含む作製方法によれば、半導体積層13の半極性主面13a上に金属膜33を形成した後に、半導体リッジ49を形成するためのプロセスを適用するので、半極性主面13aが該プロセス雰囲気に対して直接にさらされることがない。また、金属層45と半極性主面13aとの界面を保護しながら、複雑な一連の工程からなるリフトオフを用いることなく、ハードマスク43を除去した後に保護層のための絶縁膜59の成長を行うことができる。次いで、半導体リッジ49の上面において開口を絶縁膜59に形成して、保護膜を形成する。このために、図5のb部に示されるように、いくつかの装置10iを用いてレジスト膜61を形成する。レジスト膜61は、第1部分61aと、第2部分61bと、第3部分61cとを含む。レジスト膜61の第1部分61a、第2部分61b及び第3部分61cは窒化物半導体領域の上にこの順に配置され、第2部分61bは、窒化物半導体領域47の半導体リッジ49の上面49a上に設けられる。本実施例では、第1部分61a及び第3部分61cはテラス55及びテラス57上に設けられる。レジスト膜61の第1部分61a及び第3部分61cは、半導体リッジ49の上面49aから離れて設けられる。レジスト膜61の第2部分61bの厚さD61bはレジスト膜61の第1部分61a及び第3部分61cの厚さD61a、D61cより薄い。次いで、図7のa部に示されるリッジ上面上の絶縁膜59を除去するためのレジストマスク図7のb部において符号63で示されるをレジスト膜61から形成する。レジストマスク63は、半導体リッジ49の上面49aに設けられた開口63aを有する。レジスト膜61からレジストマスク63を形成するために、処理装置10jを用いて、半導体リッジ49の上面49a上の金属層45がレジストから露出されるまで、レジスト膜61の表面からレジストを徐々に除去していく。これらの工程において、塗布、ベーク、除去等の処理は、既に形成した界面リッジ上面の半極性面と金属層45との界面を保護するために、摂氏300度以下の基板温度で行われ、基板温度が摂氏150度以下であることが好ましい。この作製方法によれば、図5のb部に示されるように、レジスト膜61の第2部分61bの厚さD61bがレジスト膜61の第1部分61a及び第3部分61cの厚さD61a、D61cより薄いので、レジスト膜61のレジストをその表面から除去することにより、半導体リッジ49の上面49a上に開口63aを有するレジストマスク63を形成できる。これに引き続く工程で、図7のb部に示されるように、このレジストマスク63を用いて絶縁膜59のエッチングを行うことにより、半導体リッジ49の上面49a上の金属層45を露出させて、保護層75を形成できる。第2部分61bの厚さD61bが第1部分61a及び第3部分61cの厚さD61a、D61cより薄いレジスト膜61の作製は、例えば以下のように行われる。図6のb部に示されるように、処理装置10kを用いて、基板生産物Sp3の全面にレジストを塗布して、第1レジスト膜65を形成する。図6のb部に示されるように、フォトリソグラフィ法を用いて、第1レジスト膜65から第1のマスク層67を形成する。第1のマスク層67は、半導体リッジ49の上面49a及び側面49b、49c上の絶縁膜59を露出させる開口67aを有する。次いで、図5のa部に示されるように、窒化物半導体領域47、金属層45、絶縁膜59、及び第1のマスク層67の上に第2レジスト膜69を形成する。この第1のマスク層67及び第2レジスト膜69は、レジスト膜61を構成する。続けて、図7のa部に示されるように、半導体リッジ49の上面49a上の金属層45が露出するように第2レジスト膜69に開口を形成して第2のマスク層73を形成する。第1のマスク層67及び第2のマスク層73はレジストマスク63を構成することができる。この作製方法によれば、半導体リッジ49の上面49a上の第1のマスク層67上及び第1のマスク層67の開口67aに、第2レジスト膜69を形成するので、窒化物半導体領域47の第2領域47b上に設けられたレジスト厚が、窒化物半導体領域47の第2領域47bから離れた領域上に設けられたレジスト厚と異なるようにできる。また、半導体リッジ49の上面49aが露出するように第2レジスト膜69に開口を形成するために、レジスト膜61を現象液にさらして、半導体リッジ49の上面49aの上のレジストを除去して、レジストマスク63を形成することが好適である。この作製方法では、レジスト膜61は、レジストの現象液中において、その表面から徐々に溶けていくので、半導体リッジ49の上面49a及びその付近がレジストから露出されるような加工をレジスト膜61に施すことが可能になる。この工程における現像、ベーク等の処理は、既に形成した金属膜33と半極性面13aとの界面を保護するために、摂氏300度以下の基板温度で行われ、基板温度が摂氏150度以下であることが好ましい。この後の工程では、図7のb部に示されるように、エッチング装置10mを用いてレジストマスク73を用いて絶縁膜59のエッチングを行って、絶縁膜59から保護層75を形成する。保護層75は、半導体リッジ49aの上面49a上の金属層45を露出させる開口75aを有する。このエッチングは、例えばICP-RIE法で行われることが好ましい。このエッチング法によれば、エッチングにおける異方性を実現できる。この工程における処理は、既に形成した金属層-半導体界面を保護するために、摂氏300度以下の基板温度で行われ、基板温度が摂氏150度以下であることが好ましい。エッチングの後の工程では、レジストマスク73を除去する。図8のa部に示されるように、半導体リッジ49及び金属層45はリッジ構造を形成する。半導体リッジ49の上面49aと金属層45とは金属-半導体接合77を成す。この金属-半導体接合77のエッジ77aはリッジ構造の側面に位置し、保護層75は、金属-半導体接合77のエッジ77aを覆う。この作製方法によれば、金属-半導体接合77のエッジ77aが保護層75により覆われるので、n層のドナーでもあるO2を用いた酸素アッシング等から、p層を保護する事ができる。成膜等の処理は、摂氏300度以下の基板温度で行われ、基板温度が摂氏150度以下であることが好ましい。この後の工程では、図8のb部に示されるように、金属層45及び保護膜75上に電極膜を堆積する。電極膜の堆積は摂氏300度以下の基板温度で行われ、更には摂氏150度以下の基板温度で行われることが好適である。この成膜方法によれば、電極膜堆積の際の基板温度に起因する熱劣化がコンタクト抵抗に生じることを避けることができる。電極膜の堆積は電子ビーム蒸着法で行われることが好適である。次いで、この電極膜を加工して電極79aを形成する。この加工は例えばフォトリソグラフィのリフトオフ法で行われる。電極79aは、保護層75の開口75aを介して金属層45に接触を成す。電極79aは金属層45及び保護層75上に形成され、パッド電極を含む。電極79aは例えばAu、Ti、Pt等からなることができる。また、図8のb部に示されるように、パッド電極を形成した後に、電極79bを形成する。必要な場合には、基板11の裏面研磨により、研磨された基板ここでは符号11で参照するを形成した後に、基板の研磨面11bに電極79bを形成する。これらの工程の後に、レーザバー作製、誘電体多層膜の形成、チップ分離等の工程を行うことにより、窒化物半導体レーザといった窒化物半導体発光素子が形成される。図9は、上記の工程により作製された窒化物半導体発光素子の一例を示す図面である。窒化物半導体発光素子LDは例えば半導体レーザであることができる。窒化物半導体発光素子LDは、基板83と、第1電極85と、窒化物半導体領域87と、保護膜89と、第2電極91と、誘電体多層膜93とを含む。窒化物半導体領域87は基板83の主面83aに接触を成す。第1電極85は、保護膜89のストライプ開口を介して窒化物半導体領域87の半極性主面87aに接触を成す。第2電極91は、基板83の裏面83a上に接触を成す。基板83には、c軸の傾斜を示すベクトルVCが示されている。窒化物半導体発光素子LDは端面81a、81bを有する。窒化物半導体領域87は、第1領域87c、第2領域87d及び第3領域87eを含み、第1領域87c、第2領域87d及び第3領域87eは、それぞれ、窒化物半導体領域47の第1領域47c、第2領域47d及び第3領域47eに対応する。窒化物半導体領域87は、また、第4領域87f及び第5領域87fを含むことができ、第1領域87c、第2領域87d及び第3領域87eは、第4領域87fと第5領域87fとの間に配列される。第4領域87f及び第5領域87fは、それぞれ、窒化物半導体領域47の第4領域47f及び第5領域47fに対応する。第1領域87cは半導体リッジ95aを含む。第2領域87d及び第3領域87eは、それぞれ、第1溝95b及び第2溝95cを含む。第4領域87fと第5領域87fは、それぞれ、第1テラス95d及び第2テラス95eを含む。パッド電極99は、半導体リッジ95a、第1溝95b、第2溝95c、第1テラス95d及び第2テラス95e上に設けられる。窒化物半導体領域87は、n型クラッド層97a、n側光ガイド層97b、活性層97c、p側光ガイド層97d、p型クラッド層97e、p型コンタクト層97fを含む。p側光ガイド層97dは、必要な場合には、電子ブロック層を含むことができる。本実施例では、半導体リッジ95aは、p側光ガイド層97dの一部、p型クラッド層97e、p型コンタクト層97fを含む。半導体リッジ95aは、基板83の主面83a上において、端面81aから端面81bへの導波路方向に延在する、p側光ガイド層97dの一部、p型クラッド層97e、p型コンタクト層97fは、基板83の主面83aの法線Nxの方向に配列されている。窒化物半導体領域87の第1領域87c、第2領域87d及び第3領域87eが、法線Nxの方向及び導波路方向の両方に交差する方向に沿って配列される。本実施例では、第1領域87c及び第3領域87eの表面はp側光ガイド層97dの表面からなり、保護膜89は、第1領域87cの表面、第3領域87eの表面、半導体リッジ95aの側面、第4領域87fの表面及び第5領域87fの表面を覆う。半導体リッジ95aが、光ガイド層97d、クラッド層97e及びコンタクト層97fを含み、また、保護膜89が第1領域87cの表面、第3領域87eの表面、及び半導体リッジ95aの側面を覆うので、良好な電流閉じ込めと良好な屈折率プロファイルが発光素子に提供される。実施例1発明者らの知見によれば、半極性面上へMBE法による電極形成により低抵抗の電極MBE電極が形成可能である。このように成長された金属膜の特性を損なわないように、リッジ構造の窒化物半導体レーザを作成する。c面がm軸の方向の75度の角度で傾斜した主面を有するGaN基板を準備する。このGaN基板は半極性面を有する。まず、GaN基板の半極性面上にn型GaNバッファ層、n型AlGaNクラッド層、n型及びアンドープInGaNガイド層、InGaN活性層、p型AlGaN電子ブロック層、アンドープ及びp型InGaNガイド層、p型AlGaN層、p型GaNコンタクト層を順にエピタキシャル成長して、レーザ構造のエピタキシャル基板を作製する。p型GaNコンタクト層上に、MBE装置でAu膜MBE電極を形成した。Au膜に対してリソグラフィによりパターン形成して、リッジ構造の幅より広い幅のストライプ形状のAu層をエピタキシャル基板の表面の一部に形成する。ストライプ形状は20μm幅を有する。このAu層は、レジストマスクを用いたエッチングにより、エピタキシャル基板の表面の一部半導体リッジ表面になるべきエリアに残される。Au層のエッチャントとして王水を用い、エッチング後に有機洗浄によりレジストを除去する。続いて、リッジ形成用のマスクのためのSiO2膜厚さ300nmを電子ビーム蒸着により形成する。SiO2膜上にリッジ形成用のレジストマスクリッジ幅2μm、溝用の開口幅20μmを形成する。ICP-RIE装置でレジストマスクを用いて、エッチャントCHF3ガスを用いてSiO2膜をエッチングしてSiO2マスクを形成する。同じくICP-RIE装置で、レジストマスク/SiO2マスクを用いて、ArガスでAu層をエッチングする。次いで、同じくICP-RIE装置で、レジストマスク/SiO2マスクを用いて、エッチャントBCl3及び/又はCl2ガスにより、窒化ガリウム系半導体層をエッチングして半導体リッジと一対の溝を形成する。これらのドライエッチングが終わった後に、SiO2マスクをフッ酸で除去する。その後に、埋め込み用のSiO2膜厚さ:300nm~400nmを電子ビーム蒸着で形成する。続いて、p電極表面を露出させるために、半導体リッジ及びその両側の溝の一部を露出させる開口を有するレジストを形成する。このレジスト上に、膜厚の薄い別のレジストを全面に塗布して、レジスト多層膜を形成する。リッジ構造上には、レジスト多層膜のうちの別のレジストのみで覆われる。次に、リッジ構造の上部がわずかに現れるように、時間を調整しながらレジスト多層膜を現像する。リッジ構造の上部が現れたら、現像を終了する。ICP-RIE装置でレジストマスクを用いて、エッチャントCHF3ガスを用いてSiO2膜をエッチングして、p側電極を露出させる。このドライエッチングの後に、レジスト多層膜除去のために有機洗浄を行う。次いで、Au/Pt/Au/Pt/Ti300nm/30nm/450nm/30nm/20nmを真空蒸着炉にて蒸着してp側パッド電極のための金属膜を形成した後に、リフトオフしてパッド電極を形成する。電極プロセスが終了した後に、基板の裏面を研磨して、80μm膜厚まで基板裏面を研磨して、研磨面である裏面をエッチャントBCl3及び/又はCl2ガスにより、研磨のダメージ層をエッチングにより除去する。エッチングされた裏面にAu/Ti/Al600nm/50nm/500nmを真空蒸着炉にて蒸着する。このウエハプロセスの後に、基板生産物が完成される。この基板生産物を分離してチップを形成して、レーザチップを得る。このウエハプロセスでは、MBE法で形成した電極用の金属膜例えばAu膜は、その形成後に受ける熱の影響により劣化しやすい。これ故に、電極用の金属膜を形成した後に行われる全工程において、基板温度は摂氏300度を超えないように実施することが好適である。この実施例におけるウエハプロセスは、摂氏150度を超えないようにプロセスを実施可能である。特に、ICP-REIによるドライエッチング、電極、絶縁膜の形成の際に、摂氏150度を超えないように注意する。図10は、p側電極の接触抵抗の熱的安定性を示す図面である。Au電極及びPd電極は半極性面に対して良好な接触抵抗を提供できる。Au電極はPd電極に比べて熱的安定性に優れる。図11、図12及び図13を参照しながら、半導体リッジの半極性面を大気に露出した後に電極を形成するプロセス上記の実施例のウエハプロセスと異なるプロセスを上記と同様に作製したエピタキシャル基板に適用する例を説明する。図11のa部に示されるように、エピタキシャル基板上に、SiO2/Ti/Al300nm/50nm/100nmを真空蒸着炉にて蒸着する。図11のb部に示されるように、その上に、リッジ形成のための2μm幅のパターンを有するレジストマスクを形成する。図11のc部に示されるように、レジストマスクを用いて、ICP-RIE装置でエッチャントCHF3ガスを用いてSiO2膜をエッチングする。同じくICP-RIE装置で、レジストマスク/SiO2マスクを用いて、エッチャントBCl3及び/又はCl2ガスにより、Ti/Al/窒化ガリウム系半導体層をエッチングする。これらのドライエッチングが終わった後に、SiO2マスクをフッ酸で除去する。図12のa部に示されるように、犠牲層であるAl層に、次に蒸着するSiO2が堆積されないように、塩酸によりAl層にサイドエッチングを行う。この後に、図12のb部に示されるように、埋め込み用となるSiO2厚さ300nm~400nmを形成する。SiO2蒸着の後に、図12のc部に示されるように、リッジ上部のSiO2を除去するために、塩酸でのエッチングによりリフトオフを行う。続いて、p側電極を蒸着するために、図13のa部に示されるように、リッジ部に開口を有するレジストマスクを形成した後に、p電極のために厚さ30nmのPd膜を真空蒸着炉にて蒸着する。その後に、図13のb部に示されるように、Pd膜のリフトオフによりp電極を形成する。pパッドを形成するために、Au/Pt/Au/Pt/Ti300nm/30nm/450nm/30nm/20nmを真空蒸着炉にて蒸着してp側パッド電極のための金属膜を形成した後に金属膜にパターン形成を行って、図13のc部に示されるように、パッド電極を形成する。電極プロセスが終了した後に、基板の裏面を研磨して、80μm膜厚まで基板裏面を研磨して、研磨面である裏面をエッチャントBCl3及び/又はCl2ガスにより、研磨のダメージ層をエッチングにより除去する。図13のd部に示されるように、エッチングされた裏面にAu/Ti/Al600nm/50nm/500nmを真空蒸着炉にて蒸着する。このウエハプロセスの後に、基板生産物が完成される。この基板生産物を分離してレーザバーを形成して、レーザバーから半導体レーザのチップを得る。この例では、半導体リッジを露出した後に、電極のための金属膜を半導体リッジの上面に形成するので、表面酸化物の影響は不可避である。また、形成されるべき電極の幅が数μmと細いので、酸又はアルカリ溶液を用いて電極をエッチングすることでは、その制御が難しく、エッチング面の側面が乱れる。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。