"第1波長帯域の光に感応する第1フォトダイオードアレイを有する第1半導体基板と、第2波長帯域の光に感応する第2フォトダイオードアレイを有する第2半導体基板と、複数のアンプが形成されると共に前記第1及び第2半導体基板が重なることなく横に並べて載置された第3半導体基板と、を備えるフォトダイオードアレイモジュールであって、前記第3半導体基板は前記アンプにそれぞれ接続された配線を有し、前記配線のそれぞれは、前記第1及び第2フォトダイオードアレイの各フォトダイオードにバンプを介して電気的に接続され、前記第1フォトダイオードアレイにおける、前記第2フォトダイオードアレイに隣接する端部は、第1段差部を有しており、前記第1段差部は、前記第1半導体基板の厚み方向に沿った第1側面及び第2側面と、前記第1側面及び前記第2側面の境界に位置し前記第3半導体基板に対向した第1テラス面と、を有し、前記第1側面は前記第2側面よりも、前記第3半導体基板に近く、前記第1側面内の結晶欠陥密度は、前記第2側面内の結晶欠陥密度よりも低く、前記第2フォトダイオードアレイにおける、前記第1フォトダイオードアレイに隣接する端部は、第2段差部を有しており、前記第2段差部は、前記第2半導体基板の厚み方向に沿った第3側面及び第4側面と、前記第3側面及び前記第4側面の境界に位置し前記第3半導体基板に対向した第2テラス面と、を有し、前記第3側面は前記第4側面よりも、前記第3半導体基板に近く、前記第3側面内の結晶欠陥密度は、前記第4側面内の結晶欠陥密度よりも低い、ことを特徴とするフォトダイオードアレイモジュール。前記第1フォトダイオードアレイを構成する各フォトダイオードは、第1導電型の第1半導体領域と、前記第1半導体基板の前記第3半導体基板と対向する面の表層側に位置する第2導電型の第1画素領域と、を備えており、前記第1半導体基板の前記第3半導体基板との対向面からの前記第1テラス面の深さは、前記第1フォトダイオードアレイの前記第1画素領域の深さよりも深く、前記第2フォトダイオードアレイを構成する各フォトダイオードは、第1導電型の第2半導体領域と、前記第2半導体基板の前記第3半導体基板と対向する面の表層側に位置する第2導電型の第2画素領域と、を備えており、前記第2半導体基板の前記第3半導体基板との対向面からの前記第2テラス面の深さは、前記第2フォトダイオードアレイの前記第2画素領域の深さよりも深い、ことを特徴とする請求項1に記載のフォトダイオードアレイモジュール。請求項1又は2に記載のフォトダイオードアレイモジュールの製造方法において、前記第1フォトダイオードアレイを有する前記第1半導体基板を含む第1ウェハを用意する工程と、前記第1ウェハを第1エッチングラインに沿ってエッチングし前記第1側面を露出させる工程と、前記第1エッチングラインの最深部に沿って前記第1ウェハをダイシングし前記第2側面を露出させる工程と、前記第2フォトダイオードアレイを有する前記第2半導体基板を含む第2ウェハを用意する工程と、前記第2ウェハを第2エッチングラインに沿ってエッチングし前記第3側面を露出させる工程と、前記第2エッチングラインの最深部に沿って前記第2ウェハをダイシングし前記第4側面を露出させる工程と、前記第1半導体基板及び第2半導体基板を、前記バンプを介して、前記第3半導体基板に貼り付け、前記第1半導体基板及び第2半導体基板における各フォトダイオードを、前記バンプを介して前記アンプのそれぞれに電気的に接続する工程と、を備えることを特徴とするフォトダイオードアレイモジュールの製造方法。そこで、Si-CCDとInGaAsイメージセンサを横に並べて配置する構造が考えられるが、この場合には、双方イメージセンサの画素を、これらの境界においても連続させることは困難である。なぜならば、双方のイメージセンサの端部には、ダイシング時のイメージセンサの損傷の影響を抑制するためのマージンをとる必要があるからである。もちろん、特許文献2に記載の構造のように、一部分を重ね合わせることで、かかる不具合を解消することも可能であると考えられるが、実際には、重ね合わせ部分に応力が生じて破損が生じることや、重ね合わせの厚み分だけ入射イメージの結像位置が異なり、精密な計測ができないという不具合が発生してしまう。したがって、異なる波長帯域を有する2つのイメージセンサを横に配置することで、連続的に画素が配列したフォトダイオードアレイモジュールを構成することは、精密な計測を行うには不向きであると考えられた。本発明は、このような課題に鑑みてなされたものであり、精密な計測が可能なフォトダイオードアレイモジュールを提供することを目的とする。上述の課題を解決するため、本発明に係るフォトダイオードアレイモジュールは、第1波長帯域の光に感応する第1フォトダイオードアレイを有する第1半導体基板と、第2波長帯域の光に感応する第2フォトダイオードアレイを有する第2半導体基板と、複数のアンプが形成されると共に前記第1及び第2半導体基板が重なることなく横に並べて載置された第3半導体基板と、を備えるフォトダイオードアレイモジュールであって、前記第3半導体基板は前記アンプにそれぞれ接続された配線を有し、前記配線のそれぞれは、前記第1及び第2フォトダイオードアレイの各フォトダイオードにバンプを介して電気的に接続され、前記第1フォトダイオードアレイにおける、前記第2フォトダイオードアレイに隣接する端部は、第1段差部を有しており、前記第1段差部は、前記第1半導体基板の厚み方向に沿った第1側面及び第2側面と、前記第1側面及び前記第2側面の境界に位置し前記第3半導体基板に対向した第1テラス面と、を有し、前記第1側面は前記第2側面よりも、前記第3半導体基板に近く、前記第1側面内の結晶欠陥密度は、前記第2側面内の結晶欠陥密度よりも低く、前記第2フォトダイオードアレイにおける、前記第1フォトダイオードアレイに隣接する端部は、第2段差部を有しており、前記第2段差部は、前記第2半導体基板の厚み方向に沿った第3側面及び第4側面と、前記第3側面及び前記第4側面の境界に位置し前記第3半導体基板に対向した第2テラス面と、を有し、前記第3側面は前記第4側面よりも、前記第3半導体基板に近く、前記第3側面内の結晶欠陥密度は、前記第4側面内の結晶欠陥密度よりも低いことを特徴とする。本発明のフォトダイオードアレイモジュールによれば、第1段差部の第1側面の結晶欠陥密度が低いため、これにフォトダイオードを近接させることができ、第2段差部の第3側面の結晶欠陥密度が低いため、これにフォトダイオードを近接させることができる。したがって、第1半導体基板と第2半導体基板を重なり合うことなく横に並べて、双方のフォトダイオード画素を連続して配列させることが可能となる。また、第1及び第2半導体基板は、重なっていないため、重なり部分で応力が発生するのを抑制し、また、第1及び第2半導体基板に対する入射光の結像位置を、同じ位置に設定することもできるため、精密な計測が可能となる。また、本発明に係るフォトダイオードアレイモジュールにおいては、前記第1フォトダイオードアレイを構成する各フォトダイオードは、第1導電型の第1半導体領域と、前記第1半導体基板の前記第3半導体基板と対向する面の表層側に位置する第2導電型の第1画素領域と、を備えており、前記第1半導体基板の前記第3半導体基板との対向面からの前記第1テラス面の深さは、前記第1フォトダイオードアレイの前記第1画素領域の深さよりも深く、前記第2フォトダイオードアレイを構成する各フォトダイオードは、第1導電型の第2半導体領域と、前記第2半導体基板の前記第3半導体基板と対向する面の表層側に位置する第2導電型の第2画素領域と、を備えており、前記第2半導体基板の前記第3半導体基板との対向面からの前記第2テラス面の深さは、前記第2フォトダイオードアレイの前記第2画素領域の深さよりも深いことを特徴とする。この場合、第1側面及び第3側面が、画素領域よりも深い位置まで延びているため、これよりも更に深い位置に存在する第2側面及び第4側面からの第1及び第2画素領域への影響を抑制することができる。また、上述のフォトダイオードアレイモジュールの製造方法は、前記第1フォトダイオードアレイを有する前記第1半導体基板を含む第1ウェハを用意する工程と、前記第1ウェハを第1エッチングラインに沿ってエッチングし前記第1側面を露出させる工程と、前記第1エッチングラインの最深部に沿って前記第1ウェハをダイシングし前記第2側面を露出させる工程と、前記第2フォトダイオードアレイを有する前記第2半導体基板を含む第2ウェハを用意する工程と、前記第2ウェハを第2エッチングラインに沿ってエッチングし前記第3側面を露出させる工程と、前記第2エッチングラインの最深部に沿って前記第2ウェハをダイシングし前記第4側面を露出させる工程と、前記第1半導体基板及び第2半導体基板を、前記バンプを介して、前記第3半導体基板に貼り付け、前記第1半導体基板及び第2半導体基板における各フォトダイオードを、前記バンプを介して前記アンプのそれぞれに電気的に接続する工程と、を備えることを特徴とする。この場合、エッチングによって形成される第1側面及び第3側面内の結晶欠陥密度は、ダイシングをした場合に形成される第2側面および第4側面の結晶欠陥密度よりも低くなる。したがって、第2側面及び第4側面からの第1及び第2画素領域への影響を抑制することができ、精密な計測が可能となる。本発明のフォトダイオードアレイモジュールによれば、異なる波長帯域にわたって精密な計測を行うが可能となる。以下、実施の形態に係るフォトダイオードアレイモジュール及びその製造方法について説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。図1は、実施の形態に係るフォトダイオードアレイモジュールの斜視図である。このフォトダイオードアレイモジュール10は、化合物半導体材料InGaAsからなる組成Aの第1半導体基板2と、化合物半導体材料InGaAsからなる組成Bの第2半導体基板2’とを備えている。双方の半導体基板2,2’は、第3半導体基板3上に載置され、固定されている。第1半導体基板2は、第1フォトダイオードアレイPDA2を有しており、第2半導体基板2’は、第2フォトダイオードアレイPDA2’を有している。これらの半導体基板2,2’の構造は、その組成を除いて同一である。第1半導体基板2の組成Aは、例えば第1波長帯域900nm~1700nmの光に感応し、第2半導体基板2’の組成Bは、第2波長帯域900nm~2600nmの光に感応し、これらの波長帯域は異なるものである。なお、第3半導体基板3はSiからなる。第3半導体基板3の表面には、第1半導体基板2及び第2半導体基板2’の表面が貼り合わせられている。第3半導体基板3には、各フォトダイオードからの出力が入力される複数のアンプAMPが形成されている。これらのアンプAMPは、通常のデバイス形成方法を用いて形成されている。第3半導体基板3の厚み方向をZ軸とし、フォトダイオードの配列方向をX軸とし、Z軸及びX軸の双方に垂直な方向をY軸とする三次元直交座標系を設定する。X軸は半導体基板2,2’,3の長手方向であり、Y軸は半導体基板2,2’,3の幅方向である。フォトダイオードアレイモジュール10に入射する光は-Z方向に進行する。すなわち、第1半導体基板2及び第2半導体基板2’側からモジュール10に光が入射する。第1半導体基板2及び第2半導体基板2’の裏面側から光が入射し、その表面側に位置する光感応領域で光電変換が行われ、バンプ及び配線群を介して、出力が取り出される。この出力は、第3半導体基板3に設けられたバンプ、配線群及びアンプAMPを介して外部に取り出される。第1フォトダイオードアレイPDA2、及び、第2フォトダイオードアレイPDA2‘は、それぞれの半導体基板2、2’における第3半導体基板3に対向する面側に位置している。全てのアンプAMPは、第3半導体基板3内に形成されているが、これらのアンプAMPを、幾つかのグループに分けて定義する。複数のアンプAMPの第1グループ1Gは、第1フォトダイオードアレイPDA2に電気的に接続されたグループである。すなわち、アンプAMPの第1グループ1Gは、第3半導体基板3上にパターニングされ設けられた第1配線群W2、及び、この第1配線群W2にそれぞれ設けられたバンプBを介して、第1フォトダイオードアレイPDA2の各フォトダイオードにそれぞれ電気的に接続されている。第1半導体基板2の表面上に絶縁層を介して形成された一対の共通配線CW21、CW22図3参照は、X軸に沿って延びており、フォトダイオードPD2の一方の極カソードを構成し、画素領域P2は他方の極アノードを構成している。これらのカソード及びアノードには、第2配線群W2が接続され、フォトダイオード毎にそれぞれアンプAMPの非反転入力端子及び反転入力端子-に接続されている図2参照。同様に、複数のアンプAMPの第2グループ2Gは、第2フォトダイオードアレイPDA2’に電気的に接続されたグループである。アンプAMPの第2グループ2Gは、第3半導体基板3上にパターニングされ設けられた第2配線群W2’、及び、この第2配線群W2’にそれぞれ設けられたバンプを介して、第2フォトダイオードアレイPDA2’の各フォトダイオードにそれぞれ電気的に接続されている。第2半導体基板2’の表面上に絶縁層を介して形成された一対の共通配線CW2’1、CW2’2図4参照は、X軸に沿って延びており、フォトダイオードPD2’の一方の極カソードを構成し、画素領域P2’は他方の極アノードを構成している。これらのカソード及びアノードには、第2配線群W2’が接続され、フォトダイオード毎にそれぞれアンプAMPの非反転入力端子及び反転入力端子-に接続されている図2参照。図2は、フォトダイオードアレイモジュールの回路図である。図1及び図2を参照すると、アンプAMPは、フォトダイオードアレイPDA2,PDA2’の両側に位置している。アンプAMPの配列方向はX軸に平行であり、双方のグループ1G,2GのアンプAMPの配列方向は一致している。各フォトダイオードPD2,PD2’はX軸に沿って配列され、同一直線上に位置している。フォトダイオードPD2,PD2’の配列方向を基準として、一方の側に位置するアンプ群を1G1,2G1とし、他方の側に位置するアンプ群を1G2,2G2とする。フォトダイオードアレイはアンプの形成される基板とは異なる基板に形成されているため、アンプはフォトダイオードアレイの両側に配置される必要はなく、2つのグループに分けられればよい。図3は、第1半導体基板2の斜視図であり、図4は、第2半導体基板2’の斜視図である。図3及び図4にそれぞれ示す第1半導体基板2及び第2半導体基板2’は、図1に示したものとは上下を反転させて示されている。また、図5は、図1に示したフォトダイオードアレイモジュールのV-V矢印断面図、図6は、図5に示したフォトダイオードアレイモジュールの領域VIの拡大図である。図3に示す第1半導体基板2は、第2フォトダイオードアレイPDA2’側の端部が段差部STPを有している。段差部STPは、図5又は図6を参照すると、第1半導体基板2の厚み方向Z軸に沿った第1側面S1及び第2側面S2と、第1側面S1及び第2側面S2の境界に位置し第3半導体基板3に対向したテラス面STとを有している。第1半導体基板2の表面、裏面及びテラス面STはXY面であり、第1側面S1及び第2側面S2は、共にYZ平面である。同様に、図4に示す第2半導体基板2’は、第1フォトダイオードアレイPDA2側の端部が段差部STP’を有している。段差部STP’は、図5又は図6を参照すると、第2半導体基板2’の厚み方向Z軸に沿った第3側面S1’及び第4側面S2’と、第3側面S1’及び第4側面S2’の境界に位置し第3半導体基板3に対向したテラス面ST’とを有している。第2半導体基板2’の表面、裏面及びテラス面ST’はXY面であり、第3側面S1’及び第4側面S2’は、共にYZ平面である。図5に示すように、第1フォトダイオードアレイPDA2は、X軸方向に沿って整列した複数のフォトダイオードPD2を備えており、第2フォトダイオードアレイPDA2’も、X軸方向に沿って整列した複数のフォトダイオードPD2’を備えている。なお、図5は、図1に示したモジュールのV-V矢印線断面図であるが、この断面は正確には、図3及び図4に示すように、V-V矢印線をジグザグに引いた場合の断面である。また、図7は、図1に示したフォトダイオードアレイモジュールのVII-VII矢印断面図であり、図8は、図7に示したフォトダイオードアレイモジュールの領域VIIIの拡大図である。図5~図8を参照すると、第3半導体基板3は、不純物濃度が高濃度の半導体基板31と、半導体基板31上に形成されたエピタキシャル層32を備えており、表面のエピタキシャル層32上には、SiO2又はSiNXからなる絶縁層33が形成されている。絶縁層33上には、アンプAMPと各フォトダイオードとを接続するための配線W2、W2’がパターニングされ、形成されている。配線はアルミニウムなどから形成される。第3半導体基板3における各層の材料/導電型/厚み範囲/不純物濃度範囲は、以下の通りである。なお、Siに対するN型の不純物としては、5価の元素N、P又はAsを用いることができ、P型の不純物としては、3価の元素B又はAlを用いることができる。エピタキシャル層32内には複数の電界効果トランジスタが形成され、アンプAMPが形成されている。半導体基板31:Si/P型/200~800μm/1×1016~1×1018cm-3エピタキシャル層32:Si/P型/5~20μm/1×1015~1×1017cm-3また、第1半導体基板2は、不純物濃度が高濃度の半導体基板21と、半導体基板21上に形成されたバッファ層22と、バッファ層22上に形成された光吸収層24と、光吸収層24上に形成されたキャップ層25とを有している。更に、第1半導体基板2は、キャップ層25及び光吸収層24内に形成された第2導電型P型の画素領域P2を備えている。表面のキャップ層25上には、SiO2又はSiNXからなる絶縁層26が形成されており、絶縁層26に設けられたコンタクトホール内には、コンタクト電極E21が埋め込まれ、コンタクト電極E21にはパターニングされた配線W2が、バンプBを介して、物理的及び電気的に接続されている。配線W2は、絶縁層33上に位置している。第1半導体基板2における各層の材料/導電型/厚み範囲/不純物濃度範囲は、以下の通りである。なお、InGaAs又はInPに対するN型の不純物としては、S又はSiを用いることができ、P型の不純物としては、Znを用いることができる。半導体基板21:InP/N型/100~1000μm/1×1017~1×1020cm-3バッファ層22:InP/N型/1~10μm/1×1017~1×1020cm-3光吸収層24:InGaAs/N型/1~7μm/1×1015~1×1017cm-3キャップ層25:InP/N型/0.1~2μm/1×1016~1×1018cm-3画素領域P2:InP/InGaAs/P型/0.1~3μm/1×1017~1×1019cm-3第1半導体基板2における各フォトダイオードPD2は、第1導電型N型の半導体領域24,25と、半導体領域24,25の第3半導体基板3に対向する面の表層側に位置する第2導電型P型の半導体からなる画素領域P2とを備えている。複数の画素領域P2は、X軸に沿って整列しており、第2半導体基板2’側の端部に至る手前の位置まで断続的に配列している。P型の半導体領域P2とN型の半導体領域24,25との界面はPN接合を構成しており、PN接合界面から空乏層が広がっている。フォトダイオードPD2にバイアス電圧を印加しない状態では、空乏層は、PN接合面付近において正孔と電子が再結合することで発生しているので、空乏層の寸法は、正孔及び電子を供給する画素領域P2における不純物濃度と半導体領域24における不純物濃度に依存する。空乏層は、光感応特性を有するので、この空乏層が、ノイズの発生する領域まで広がると、フォトダイオードPD2の出力に、ノイズが重畳する虞がある。特に、第1半導体基板2における第2フォトダイオードアレイ側の端部内には、ダイシング時にダメージが導入されているため、かかる箇所において発生するノイズを抑制することが好ましい。フォトダイオードにおいては、空乏層の広がりを制御すると同時に、当該空乏層によって規定される接合容量を低下させることで、応答速度を向上させることができる。バッファ層22と光吸収層24の間にノンドープ層を用いることにすれば、空乏層の厚みは増加するので、接合容量は低下することになり、したがって、このデバイスでは応答速度を向上させることも可能となる。本例では、光吸収層24の直下には、光吸収層24よりも高い不純物濃度を有するバッファ層22及び半導体基板21が位置しており、空乏層の厚み方向の広がりを抑制している。また、第1半導体基板2の端部において、ダイヤモンド製のダイシングブレードを使ってダイシングが行われるのは、空乏層の外側の領域である。すなわち、端部における第1側面S1は、エッチングにより形成されたものであり、この第1側面S1のZ軸方向の深さは、光吸収層24よりも深い位置に存在している。上記の例では、第1側面S1は、バッファ層22に到達しているが、これは基板21まで到達することとしてもよい。結晶欠陥密度の高い第2側面S2は、キャリア発生領域としての空乏層の外側に位置しているため、画素領域P2を基板端部に近接させたとしても、出力信号に混入するノイズ成分を抑制することができる。特に、ダイシング時においては、第2側面にシェルクラックが入りやすく、これが大きな欠陥として機能するが、第2側面S2は画素領域P2からは離間した位置に存在するため、シェルクラックに起因する画素領域P2の欠けやノイズも抑制することができる。なお、シェルクラックが発生すると、電流が流れやすい範囲が、画素領域P2としての不純物拡散部分に近づき、エッチングを用いない場合には、シェルクラックの大きさによっては、この拡散部分とショートしたり、非常に近い位置になりバイアスをかけると空乏層がシェルクラック部分に達してしまうこともある。また、初期的にはシェルクラックと拡散領域の絶縁が保たれていても、湿度が高い環境下で水分がイオン化することで電気的にショートしやすくなり、寿命が短くなることが懸念される。一方、上記実施形態では、シェルクラックの発生位置が離間しているので、これらの不具合が抑制される。第1半導体基板2の端部に位置するテラス面STは、第1側面S1の最深部に位置している。テラス面STの第1半導体基板2の第3半導体基板との対向面からの深さは、少なくとも第2フォトダイオードアレイの画素領域P2の深さよりも深い。テラス面STの深さが、画素領域P2よりも浅い場合には、結晶欠陥密度の高い第2側面S2が、画素領域P2の側方に隣接することとなり、ノイズが混入するからである。テラス面STは深い位置に存在するほど、ノイズの影響は少なくなるが、エッチング工程は、ダイシング工程よりも時間がかかるため、欠陥によるノイズの影響が小さくなる箇所からはダイシングを行って、基板を切断する。このように、第1側面S1は第2側面S2よりも第3半導体基板3に近い位置に存在しているが、エッチングを用いることで、第1側面S1内の結晶欠陥密度は、第2側面S2内の結晶欠陥密度よりも低くすることができ、ノイズを抑制して側面S1に画素領域P2を近接させることができるようになる。第1側面S1から、画素領域P2までの最近接距離は、3μm以上に設定することが可能となる。なお、第2半導体基板2’の構造は、第1半導体基板2と組成を除いて同一であり、第1半導体基板2に関する説明において、符号に’を付加して、文章を読み替えたものである。なお、第1半導体基板2における第1側面S1,第2側面S2は、第2半導体基板2’においては、第3側面S1’、第4側面S2’であり、これらとテラス面ST’が段差部STP’を構成している。なお、第2半導体基板2’においても、第3側面S1から、画素領域P2’までの最近接距離は、3μm以上に設定することが可能となる。図3及び図4を参照して、第1半導体基板2及び第2半導体基板2’の構造について詳説する。それぞれの基板において、第1フォトダイオードアレイPDA2のカソード、第2フォトダイオードアレイPDA2’のカソードを構成するN型の半導体領域に電気的に接続される共通配線CW21,CW22、CW2’1,CW2’2は、前記画素領域が複数配列されている方向に延びた第1共通配線CW21,CW2’1と、第1共通配線CW21,CW2’1に対して平行に延びた第2共通配線CW22CW2’2とを備えている。また、キャップ層25上には絶縁層2626’が位置しており、絶縁層2626’に設けられたコンタクトホール内には、コンタクト電極E22,E22’が埋め込まれており、共通配線CW21,CW22、CW2’1,CW2’2は、コンタクト電極E22、E22’及びこれにバンプB、B’を介して接続された配線W2、W2’を介して、アンプAMPの非反転入力端子に接続されている図2参照。なお、図8には、コンタクト電極E21図6参照から延びた配線W2、W2’が絶縁層33上に位置している状態が示されており、コンタクト電極E21、E21’はアンプAMPの反転入力端子-に接続される図2参照。この縦断面構造は、共通配線CW21、CW2’1図3、図4参照を通る断面であるが、共通配線CW22、CW2’2図3、図4参照を通る断面構造も、同一である。再び、図3及び図4を参照すると、画素領域P2、P2’は、共通配線CW21、CW2’1と共通配線CW22、CW2’2との間の領域に位置している。なお、アンプAMPは、第3半導体基板3に形成されている。図1~図4を参照すると、第3半導体基板3におけるアンプAMPの各グループ1G、2Gは、第1外側アンプ群1G1,2G1と、第2外側アンプ群1G2、2G2とを備えている。第1外側アンプ群1G1,2G1は、それぞれの基板の第1及び第2半導体領域間の領域図3、図4参照よりも外側に位置している。同様に、第2外側アンプ群1G2,2G2は、それぞれの基板の第1及び第2半導体領域間の領域よりも外側に位置している。第1外側アンプ群1G1,2G1は、共通配線CW22、CW2’2よりも、共通配線CW21、CW2’1に近い位置に配置され、第2外側アンプ群1G2,2G2は、共通配線CW21、CW2’1よりも、共通配線CW22、CW2’2に近い位置に配置されている。それぞれの基板の画素領域P2、P2’は、その配列方向X軸に沿って、第1外側アンプ群1G1,2G1、及び第2外側アンプ群1G2,2G2の一方の端子-に、交互に、電気的に接続されている。すなわち、図3の左から1番目の画素領域P2は、外側アンプ群1G2のアンプAMPの反転端子-に接続され、2番目の画素領域P2は、外側アンプ群1G1のアンプAMPの反転端子-に接続され、3番目の画素領域P2は、外側アンプ群1G2のアンプAMPの反転端子-に接続され、4番目の画素領域P2は、外側アンプ群1G1のアンプAMPの反転端子-に接続されている。MODN,21=kとすると、左からN番目の画素領域P2は、第k外側アンプ群1GkのアンプAMPの反転端子-に接続されている。なお、MODN,2は、Nを2で割ったときの余りを示す演算子である。また、第1外側アンプ群1G1の他方の端子及び第2外側アンプ群1G2の他方の端子は、それぞれ共通配線CW21、CW22に電気的に接続されている。アンプAMPとフォトダイオードPD2の各領域との接続はパターニングされた配線W2を用いる。同様に、図4の左から1番目の画素領域P2’は、外側アンプ群2G2のアンプAMPの反転端子-に接続され、2番目の画素領域P2’は、外側アンプ群2G1のアンプAMPの反転端子-に接続され、3番目の画素領域P2’は、外側アンプ群2G2のアンプAMPの反転端子-に接続され、4番目の画素領域P2’は、外側アンプ群2G1のアンプAMPの反転端子-に接続されている。MODN,21=kとすると、左からN番目の画素領域P2’は、第k外側アンプ群2GkのアンプAMPの反転端子-に接続されている。また、第1外側アンプ群2G1の他方の端子及び第2外側アンプ群2G2の他方の端子は、それぞれ共通配線CW2’1、CW2’2に電気的に接続されている。アンプAMPとフォトダイオードPD2’の各領域との接続はパターニングされた配線W2’を用いる。上述の構造においては、各画素領域P2、P2’の両側にアンプAMPが位置しているので、画素領域P2、P2’の配列方向の単位長さ当たりに配置されているアンプ数を増加させることができ、画素領域P2、P2’のピッチを狭くして、分解能を上げることができる。また、上記フォトダイオードアレイモジュールによれば、第1段差部STPの第1側面の結晶欠陥密度が低いため、これにフォトダイオードを近接させることができ、第2段差部STP’の第3側面の結晶欠陥密度が低いため、これにフォトダイオードを近接させることができる。したがって、第1半導体基板2と第2半導体基板2’を重なり合うことなく横に並べて、双方のフォトダイオード画素を連続して配列させることが可能となる。また、第1及び第2半導体基板2,2’は、重なっていないため、重なり部分で応力が発生するのを抑制し、また、第1及び第2半導体基板2,2’に対する入射光の結像位置を、同じ位置に設定することもできるため、精密な計測が可能となる。また、上述の構造において、全ての各アンプAMPの出力は端子Tから取り出すことができるが、各端子Tは、複数の端子Tからのパラレル出力をシリアル出力に変換する回路シフトレジスタに接続することもできる。また、図2に示すように、各アンプAMPの入出力端子間には、キャパシタCが介在しており、出力された電荷を電圧に変換することができる。すなわち、アンプAMPは、チャージアンプであり、また、アンプAMPはオペアンプであって、2つの入力端子間は仮想短絡している。したがって、各フォトダイオードPD2,PD2’は、ゼロバイアス駆動することができ、空乏層の余分な広がりを抑制することができる。オペアンプの構造としては、CMOSを用いたものなど、様々な形式のものを利用することができる。図14は、アンプAMPの一例を示す回路図である。上述のフォトダイオードPDPD2,PD2’のアノードは、反転入力端子-に接続されており、カソードは非反転入力端子に接続されている。Pチャネルの電界効果トランジスタPMOSとNチャネルの電界効果トランジスタNMOSとを図示の如く接続するとオペアンプが構成され、オペアンプには電源ラインVddとグランド電位が接続され、グランド電位に隣接するNMOS3、NMOS4のゲートにはバイアス電位Vbiasが加えられ、定電流源として機能している。フォトダイオードPFの両端間に発生した電位差は、差動対NMOS1、NMOS2によって検出され、カレントミラー回路PMOS1、PMOS2から、他方のトランジスタよりも大きな電流が供給され、入力電位差が後段の増幅回路PMOS3、PMOS4に伝達され、増幅されて端子Tより出力される。なお、フォトダイオード、アンプ及びキャパシタの製造方法は、通常の方法を用いればよい。上記フォトダイオードアレイモジュールによれば、第1半導体基板2と、第2半導体基板2’とは、組成が異なるため、これに形成される第1フォトダイオードアレイPDA2及び第2フォトダイオードアレイPDA2’は、互いに異なる波長帯域の入射光に対して感度を有する。上述のInGaAsの組成Aは、In053Ga047Asであり、組成BはIn082Ga018Asである。なお、図6に示すように、半導体基板2、2’の裏面から画素領域P2、P2’までの距離t2は、第3半導体基板3の裏面から表面までの距離t1よりも短く、半導体基板2、2’側から入射した光が、半導体基板2、2’を透過し、十分に画素領域P2、P2’近傍の空乏層に入射する構成となっている。図1に示すように、フォトダイオードアレイPDA2,PDA2’の各フォトダイオードPD2,PD2’は、アンプAMPに接続されているため、フォトダイオードPD2,PD2’の出力は増幅して外部に出力される。半導体基板2、2’のフォトダイオードの出力は、バンプB、B’及び配線群W2、W2’を介して、各グループ1G、2GのアンプAMPに入力され、これらのアンプAMPを介して外部に取り出される。ここで、半導体基板2、2’の端部は、段差部STP、STP’を有している。段差部STP、STP’は、第3半導体基板3に近い側面S1、S1’と、第3半導体基板3から遠い側面S2、S2’とを備えているが、側面S1、S1’の結晶欠陥密度は相対的に低いため、フォトダイオードアレイPDA2、PDA2’に対する悪影響は少なくなる。図9は、第1半導体基板2の段差部の効果について説明するための図である。なお、この効果は、第2半導体基板2’の段差部に関しても同様である。第2側面S2と第2フォトダイオードアレイPDA2の最近接フォトダイオード画素領域P2との間を近づけても、このフォトダイオードの出力の劣化が抑制されるため、当該フォトダイオードを除去する必要がない。したがって、かかる構造において、モジュール当たりのフォトダイオード数の減少を抑制することができる。すなわち、上述の実施形態では、図9Aに示すように、深い位置までエッチングを行った後、ダイシングを行っている。この場合、多量の結晶欠陥は、矢印Dで示すように、側面S2内に導入されるが、ここは空乏層の外側の位置であり、画素領域P2への影響は軽微である。一方、エッチングを行わない場合には、図9Bに示すように、多量の結晶欠陥は、矢印Dで示すように、側面の全域において、導入されることとなり、この結晶欠陥に起因して、側面に近接する画素領域P2にノイズが混入することになる。図9Cに示すように、切断面を著しく離隔した場合、多量の結晶欠陥は矢印Dのように側面の全域に導入されるが、画素領域P2への影響は小さくなる。しかしながら、このような場合には第3半導体基板を著しく離間して配置しなくてはならず、空間的に連続的な撮像を行うことができなくなる。次に、製造方法について説明する。このフォトダイオードアレイモジュールの製造方法においては、まず、図1に示したように、複数のアンプAMPが形成され、半導体材料からなる第3半導体基板3と、第3半導体基板3に貼り合わせられるべき第1、2半導体材料からなる半導体基板2、2’とを用意する。半導体基板2の製造方法は、半導体基板21上に、バッファ層22、光吸収層24、キャップ層25を順次成長させる。成長には、有機金属気相成長法MOCVD法を用いることができる。半導体基板2’の製造方法は、半導体基板21’上に、バッファ層22’、光吸収層24’、キャップ層25’を順次成長させる。成長には、有機金属気相成長法MOCVD法を用いることができる。InP又はInGaAsを成長する際の原料ガスとしては、トリメチルインジウムTMI、トリメチルガリウムTMGa、トリメチルアルシンTMAsを用いることができる。しかる後、半導体基板2、2’の第3半導体基板3と対向する面の表層側に位置する第2導電型P型の画素領域P2、P2’を形成し、フォトダイオードアレイPDA2、PDA2’を形成する。すなわち、フォトリソグラフィー技術を用い、その画素形成予定領域内にP型の不純物を拡散し、アノードとしての画素領域P2、P2’を形成する。しかる後、CVD法によって、絶縁層26,26’をキャップ層25,25’上に形成し、これにコンタクトホールを空けて、内部にコンタクト電極E21、E22、E21’、E22’を形成する。しかる後、コンタクト電極E21、E22、E21’、E22’と、アンプAMPの入力端子とを接続する配線W2、W2’を第3半導体基板3上にアルミニウムなどでパターニングし、フォトダイオードアレイが形成された半導体基板2、2’が完成する。カソード側の各電極は共通配線を用いて接続する。もちろん、半導体基板2、2’は、図13に示すように、ウェハW内に複数形成されるものである。なお、上記の如く、第3半導体基板3上に絶縁層33を介して配線群W2,W2’を形成することで、配線群W2を介して第1フォトダイオードアレイPDA2の各画素領域とアンプAMPの第1グループ1Gが電気的に接続され、配線群W2’とアンプAMPの第2グループ2Gが電気的に接続される。すなわち、第3半導体基板3と半導体基板2、2’とを貼り合わせ、配線群W2、W2’上にバンプB、B’を介して、フォトダイオードアレイPDA2,PDA2’を配置し、配線群W2、W2’とフォトダイオードの画素領域P2、P2’のそれぞれとを電気的に接続する。このウェハWは、各素子の形成後にエッチング及びダイシングを行うことで、図1に示した半導体基板2又は2’をウェハから分離する。このエッチング及びダイシングは、図13に示すように、半導体基板2又は2’の長手方向X軸は、ダイシングラインDL10~DL15に沿ってダイシングを行い、短手方向Y軸は、半導体基板2,2’が隣接する箇所のみエッチングラインEL1,EL2,EL3を設定し、エッチングラインEL1,EL2,EL3に重ねるようにダイシングラインDL1~DL3を設定する。すなわち、エッチングラインEL1,EL2,EL3に沿ってエッチングを行った後、このラインに沿ってダイシングラインDL1~DL3を設定してダイシングを行い、段差部を形成する。隣接しない箇所については、Y軸方向のダイシングラインDL0を別途設定することができる。図10は、第1半導体基板2の段差部の形成工程を示す図である。なお、第2半導体基板2’の段差部の形成工程もこれと同一である。第1半導体基板2を含むウェハの表面にレジストRを塗布し、エッチングラインに沿って、レジストRが開口するように露光及び現像を行う図10A。これにより、レジストRにライン状の開口H1が形成されることになる。次に、レジストRをマスクとして、表面の絶縁膜26をエッチングする図10B。このエッチングは、フッ酸水溶液を用いたウエットエッチングであってもよいし、塩素系エッチングガスを用いたドライエッチングであってもよい。ここでは、エッチングにウエットエッチングを用いる。次に、レジストR及び絶縁膜26をマスクとして、化合物半導体のエッチングを行う。このエッチングでは、第1半導体基板2を含むウェハを第2フォトダイオードアレイの画素領域P2の深さよりも深い位置まで、本例ではバッファ層22に到達するまでエッチングする。ここでは、エッチングにウエットエッチングを用いる。InPのエッチング液としては、例えば塩酸と燐酸の混合液、或いは、塩酸水溶液、臭酸系エッチング液、ブロムメタノール等、通常用いられるエッチング液を用いることができる。InGaAsやInGaAsPのエッチング液としては、例えばクエン酸系のエッチング液クエン酸、過酸化水素、水の混合液や、硫酸系エッチング液硫酸、過酸化水素、水の混合液など、通常用いられるエッチング液を用いることができる。これにより、開口H1で規定されるエッチング溝が、第1半導体基板2の一側面S1を含んで形成される。更に、エッチング溝の最深部を、ダイシングラインに沿って、ダイシングすることで、第1半導体基板2をウェハから分離する。なお、ダイシングは、半導体基板21の途中まで行い、分離の際には、半導体基板をエキスパンドテープに貼り付け、これを伸ばすことで、分離を行うが、もちろん、基板裏面に至るまでダイシングを行ってもよい。図6に示した第1側面S1は、第1半導体基板2をその厚み方向にエッチングすることによって形成された面であり、第2側面S2は、第1半導体基板2をその厚み方向にダイシングすることによって形成された面である。エッチングによって現れる側面内の結晶欠陥密度は、ダイシングによって現れる側面内の結晶欠陥密度よりも小さい。上記方法は、第1フォトダイオードアレイを有する第1半導体基板2を含む第1ウェハを用意する工程と、第1ウェハを第1エッチングラインEL1、EL2,EL3に沿ってエッチングし第1側面S1を露出させる工程と、第1エッチングラインEL1、EL2,EL3の最深部に沿って第1ウェハをダイシングし第2側面S2を露出させる工程とを備えている。同様に、この製造方法は、第2フォトダイオードアレイを有する第2半導体基板2’を含む第2ウェハを用意する工程と、第2ウェハを第2エッチングラインEL1、EL2,EL3に沿ってエッチングし第3側面S1’を露出させる工程と、第2エッチングラインEL1、EL2,EL3の最深部に沿って第2ウェハをダイシングし第4側面S2’を露出させる工程を有している。そして、この製造方法は、第1半導体基板2及び第2半導体基板2’を、バンプB、B’を介して、第3半導体基板3に貼り付け、第1半導体基板2及び第2半導体基板2’における各フォトダイオードを、バンプB,B’を介してアンプAMPのそれぞれに電気的に接続する工程を備えている。この方法によれば、第1半導体基板2をエッチングした後に、そのエッチング溝の最深部をダイシングすることで、第1半導体基板2をウェハから分離している。エッチングによって現れる側面S1図6参照内の結晶欠陥密度は、ダイシングによって現れる側面S2図6参照内の結晶欠陥密度よりも小さい。第1半導体基板2の端部に位置するフォトダイオード画素領域P2は、ノイズの影響を受けず、取り除く必要が無いので、フォトダイオード数の減少を抑制することができる。この方法では、第2側面及び第4側面からの第1及び第2画素領域への影響を抑制することができ、精密な計測が可能となる。図11は、バンプ近傍の構造を示す図である。半導体領域P2或いはキャップ層25上には絶縁層26が形成されているが、絶縁層26にはコンタクトホールが形成され、内部にコンタクト電極E21又はE22が形成されている。ここで、コンタクト電極アンダーバンプメタルE21又はE22とバンプBとの間には、感光性のポリイミドなどからなる樹脂層Jが介在している。樹脂層Jにより、バンプBの近傍の断線や電界集中を抑制することができる。なお、バンプは半田材料からなり、コンタクト電極はTi、PtやAuなどの金属からなる。また、第3半導体基板と第1半導体基板の接着時においては、バンプBは、第1半導体基板のみではなく、第3半導体基板3上に形成された配線上にも設けられ、一対のバンプが対向した状態で、バンプの溶融接着が行われる。なお、この構造は、第2半導体基板2’の半導体領域P2’のコンタクトホール近傍においても同一である。図12は、樹脂層を備えたフォトダイオードアレイモジュールの断面図である。また、このフォトダイオードアレイモジュールは、第3半導体基板3と第1及び第2半導体基板2、2’との間に介在する樹脂層RGを更に備えている。この場合、第3半導体基板3と半導体基板2、2’との間の接着強度を高めることができる。この場合の製法は、第3半導体基板3と半導体基板2、2’との間に樹脂層RGを介在させる工程を更に備えることとなり、半導体基板3と半導体基板2,2’間の接着強度を高めることができる。樹脂層RGは、基板の貼り合わせ前に基板間に導入してもよいが、貼り合わせ後に導入してもよい。樹脂材料としては、エポキシ系樹脂を用いることができる。以上のように、エッチングによって現れる側面内の結晶欠陥密度は、ダイシングによって現れる側面内の結晶欠陥密度よりも小さい。半導体基板2、2’の端部に位置するフォトダイオードは、取り除く必要が無いので、フォトダイオード数の減少を抑制することができる。また、第3半導体基板3と半導体基板2、2’の受光部のピッチは一定で連続しているため、これと分光器と組み合わせることで、連続したスペクトルを得ることができる。図15は、上述のフォトダイオードアレイモジュールを用いた分光装置を示す図である。1.3μm帯の感度を有するフォトダイオードを有する半導体基板2と、2.3m帯の感度を有するフォトダイオードを有する半導体基板2’の光入射面側には、特定の波長帯域を選択的に透過させるフィルタF2が設けられている。フィルタF2としては、長さ方向にリニアに透過波長帯域が変化する透過波長可変フィルタLVF:LinearVariableFilterを用いることができる。被検出光は、フィルタF2によって分光され、分光された光が、半導体基板2,2’に形成された各フォトダイオードアレイで検出され、半導体基板3に形成されたアンプを介して外部に出力される。上述のモジュールを用いた場合、チップ端部のチャンネル画素へのリーク電流が低減するので、2つのチップ間の全てのチャネル間ギャップ距離を等間隔にすることができる。なお、上述の各半導体領域における導電型を逆にしてもかまわない。また、第1及び第2半導体基板においては、カソードの取り出しは、キャップ層上に形成した絶縁層にコンタクトホールをあけて、コンタクト電極を直接キャップ層にコンタクトさせているが、コンタクト抵抗を減らすため、コンタクトホールを空けたあとに拡散層を形成してもよいし、キャップ層をエッチングで除去してバンプで光吸収層に接続してもよい。光吸収層への接続の際にコンタクト抵抗を減らすために拡散層を形成してもよいし、バッファ層や半導体基板までエッチングして、直接接続してもよい。第1及び第2半導体基板上に形成されるフォトダイオードアレイとアンプの接続は、フォトダイオードのアノードをアンプの反転入力-に、カソードを非反転入力と共通配線CW21、CW22に接続し、差動アンプの形式としているが、これもあくまでも一例にすぎない。共通配線CW21、CW22、CW2’1、CW2’2は外部電源に接続してもよい。また、フォトダイオードアレイで、差動アンプではなく、シングルアンプの形式としてもよい。シングルアンプの場合はフォトダイオードにバイアス電圧逆バイアス電圧を印加できるという利点があるし、差動アンプの場合は、フォトダイオードをゼロバイアスとできる利点がある。また、アンプは反転入力と出力の間に容量を有するチャージアンプとなっているが、リセットのため、容量に並列にリセットスイッチとしてトランジスタを設けることが好ましい。また、アンプからの出力は端子Tから取り出すが、アンプ出力と端子Tの間に出力を端子Tに接続するしないを決めるスイッチを設けてもよい。"