電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、を備え、前記逆電圧印加回路は、前記主素子の耐電圧より電圧値が低い補助電源と、前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、前記補助電源及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、前記補助電源に並列に接続されたコンデンサと、を有し、前記高速還流ダイオードは、多直列に接続された複数のダイオードで形成されていることを特徴とする半導体スイッチ。前記逆電圧印加回路は、前記高速還流ダイオードを形成する複数のダイオードに一対一で並列に接続され、互いに容量の等しい複数のコンデンサをさらに有していることを特徴とする請求項1に記載の半導体スイッチ。電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、を備え、前記逆電圧印加回路は、前記主素子の耐電圧より電圧値が低い補助電源と、前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、前記補助電源及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、前記補助電源に並列に接続されたコンデンサと、前記補助電源の負極端子に接続された陽極と、前記補助素子の負極端子に接続された陰極と、を含んだダイオードと、を有したことを特徴とする半導体スイッチ。電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、を備え、前記逆電圧印加回路は、前記主素子の耐電圧より電圧値が低い補助電源と、前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、前記補助電源及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、前記補助電源に並列に接続されたコンデンサと、前記補助素子に逆並列に接続された他の逆並列ダイオードと、を有したことを特徴とする半導体スイッチ。前記高速還流ダイオード、補助素子及びコンデンサを収容する筐体をさらに備え、前記逆電圧印加回路は、前記高速還流ダイオード及び補助素子が実装され、前記筐体に収容された基板をさらに有し、前記補助素子及びコンデンサは、電気的に接続された状態で前記筐体に収容されていることを特徴とする請求項1乃至4の何れか1項に記載の半導体スイッチ。前記高速還流ダイオード及び補助素子は、ディスクリート半導体を用いて形成されていることを特徴とする請求項5に記載の半導体スイッチ。前記主素子を収容する他の筐体をさらに備え、前記筐体は、前記他の筐体に接続されていることを特徴とする請求項5に記載の半導体スイッチ。ところで、上述した技術を大容量の電力変換装置に適用することを考えると、各素子の高耐圧化が必要となる。このため、各素子の高耐圧化を図ることができる技術が求められている。この発明は以上の点に鑑みなされたもので、その目的は、主素子の逆並列ダイオードの逆回復特性を改善することができ、構成素子の耐電圧化を図ることができる半導体スイッチを提供することにある。一実施形態に係る半導体スイッチは、電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、を備え、前記逆電圧印加回路は、前記主素子の耐電圧より電圧値が低い補助電源と、前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、前記補助電源及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、前記補助電源に並列に接続されたコンデンサと、を有し、前記高速還流ダイオードは、多直列に接続された複数のダイオードで形成されていることを特徴としている。また、一実施形態に係る半導体スイッチは、電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、を備え、前記逆電圧印加回路は、前記主素子の耐電圧より電圧値が低い補助電源と、前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、前記補助電源及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、前記補助電源に並列に接続されたコンデンサと、前記補助電源の負極端子に接続された陽極と、前記補助素子の負極端子に接続された陰極と、を含んだダイオードと、を有したことを特徴としている。また、一実施形態に係る半導体スイッチは、電圧駆動型のスイッチング素子及び前記スイッチング素子に逆並列に接続された逆並列ダイオードを有した主素子と、前記主素子の耐電圧より小さな逆電圧を前記逆並列ダイオードに印加する逆電圧印加回路と、を備え、前記逆電圧印加回路は、前記主素子の耐電圧より電圧値が低い補助電源と、前記逆並列ダイオードより逆回復時間が短く、前記逆並列ダイオードより逆回復電荷が小さい高速還流ダイオードと、前記補助電源及び高速還流ダイオード間に接続され、前記逆並列ダイオードの逆回復時にオンし、前記主素子より耐圧が低い補助素子と、前記補助電源に並列に接続されたコンデンサと、前記補助素子に逆並列に接続された他の逆並列ダイオードと、を有したことを特徴としている。以下、図面を参照しながら第1の実施形態に係る半導体スイッチについて詳細に説明する。この実施形態において、複数の半導体スイッチを備えた電力変換装置について説明する。この実施形態の電力変換装置は、大容量の電力変換装置である。図1に示すように、電力変換装置は、直流電圧源31と、平滑用のコンデンサ32と、インバータ回路としての2レベルインバータ回路33と、を備えている。2レベルインバータ回路33は、図示しない冷却器に接続され冷却されている。直流電圧源31は、3相交流電源を整流してなるものである。直流電圧源31の正側直流母線25と負側直流母線26との間には、コンデンサ32及び2レベルインバータ回路33が接続されている。2レベルインバータ回路33は、3個の半導体スイッチ群34、35、36で形成されている。半導体スイッチ群34、35、36は、互いに並列に接続されている。半導体スイッチ群34は、負電位側の端子N及び正電位側の端子P間に直列に接続された第1半導体スイッチ7a及び第2半導体スイッチ7bを含んでいる。半導体スイッチ群35は、負電位側の端子N及び正電位側の端子P間に直列に接続された第1半導体スイッチ7c及び第2半導体スイッチ7dを含んでいる。半導体スイッチ群36は、負電位側の端子N及び正電位側の端子P間に直列に接続された第1半導体スイッチ7e及び第2半導体スイッチ7fを含んでいる。2レベルインバータ回路33は、負電位側の端子N及び正電位側の端子Pから入力される直流電力を交流電力に変換し、交流電力を出力端子U、V、Wから負荷Mに供給するものである。次に、半導体スイッチ77a乃至7fについて説明する。図2に示すように、半導体スイッチ7は、主素子3と、逆電圧印加回路6と、を備えている。主素子3は、電圧駆動型のスイッチング素子1及び逆並列ダイオード2を有している。スイッチング素子1は、正極端子8、負極端子9及び制御端子10を有している。この実施形態において、スイッチング素子1は、IGBT絶縁ゲート型トランジスタで形成されている。スイッチング素子1は、制御端子10に制御信号が与えられ、導通状態又は非導通状態に切替えられる。例えば、スイッチング素子1は、制御端子10ゲートに、図示しないゲート駆動回路からゲート信号が与えられ、導通オン状態又は非導通オフ状態に切替えられる。逆並列ダイオード2は、スイッチング素子1に逆並列に接続されている。逆電圧印加回路6は、正極端子8に電気的に接続された正極端子20及び負極端子9に電気的に接続された負極端子21を有している。逆電圧印加回路6は、主素子3の耐電圧より小さな逆電圧を逆並列ダイオード2に印加することが可能である。逆電圧印加回路6は、補助電源12と、高速還流ダイオード4と、補助素子5と、コンデンサ13と、充電抵抗14と、を有している。補助電源12の負極側は、負極端子21に電気的に接続されている。補助電源12の電圧値は、主素子3の耐電圧より低い値である。高速還流ダイオード4の陰極側は正極端子20に電気的に接続されている。高速還流ダイオード4は、逆並列ダイオード2より逆回復時間が短く、逆並列ダイオード2より逆回復電荷が小さい。補助素子5は、補助電源12の正極側と、高速還流ダイオード4の陽極側との間に接続されている。補助素子5は、制御端子11を有し、制御端子11に制御信号が与えられ、導通状態又は非導通状態に切替えられる。例えば、補助素子5は、制御端子11ゲートに、図示しないゲート駆動回路からゲート信号が与えられ、オン状態又はオフ状態に切替えられる。補助素子5は、逆並列ダイオード2の逆回復時にオンし、主素子3より耐圧が低いものである。充電抵抗14は、補助電源12及び補助素子5間に電気的に接続されている。なお、高速還流ダイオード4、補助素子5、充電抵抗14及び補助電源12は、直列に接続されている。コンデンサ13は、補助電源12に対して、詳しくは直列接続された補助電源12及び充電抵抗14に対して並列に接続されている。高速還流ダイオード4は、多直列に接続された複数のダイオード15で形成されている。ダイオード15は、低耐圧用のダイオードである。半導体スイッチ7等、電力変換装置は、上記のように形成されている。図1及び図2に示すように、半導体スイッチ群34に着目すると、第1半導体スイッチ7a及び第2半導体スイッチ7bのスイッチング素子1がオフ状態となるデッドタイムの期間が存在する。第1半導体スイッチ7aにおいて、デッドタイムの期間中に、補助素子5がオンすることで、補助電源12により充電されたコンデンサ13からのエネルギの供給により、主電流が逆並列ダイオード2から高速還流ダイオード4へ転流する。高速還流ダイオード4が還流している状態で、第2半導体スイッチ7bのスイッチング素子1がオン状態に切替えられるため、逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こす。このため、逆回復によるサージ電流を大幅に低減することが可能となる。上記のように構成された第1の実施形態に係る半導体スイッチ7を備えた電力変換装置によれば、半導体スイッチ7は、スイッチング素子1及び逆並列ダイオード2を有した主素子3と、主素子3の耐電圧より小さな逆電圧を逆並列ダイオード2に印加する逆電圧印加回路6と、を備えている。逆電圧印加回路6は、主素子3の耐電圧より電圧値が低い補助電源12と、逆並列ダイオード2より逆回復時間が短く、逆並列ダイオード2より逆回復電荷が小さい高速還流ダイオード4と、補助電源12及び高速還流ダイオード4間に接続され、逆並列ダイオード2の逆回復時にオンし、主素子3より耐圧が低い補助素子5と、補助電源12に並列に接続されたコンデンサ13と、を有している。逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。高速還流ダイオード4は、低耐圧用のダイオード15を多直列に接続して形成されている。高速還流ダイオード4に印加される電圧を複数のダイオード15で分担することができ、すなわち高速還流ダイオード4の高耐圧化を図ることができるため、電力変換装置が大容量の電力変換装置であっても高速還流ダイオード4の破壊等、高速還流ダイオード4に生じる不具合を抑制することができる。高耐圧用の素子は、低耐圧用の素子に比べて製作が困難な場合が多い。高速還流ダイオード4は、多直列に接続された複数のダイオード15で形成されている。このため、主素子3より耐圧の低い、製作が比較的容易なダイオード低耐圧用のダイオードを用いて高速還流ダイオード4の高耐圧化を図ることができる。上記のことから、主素子3の逆並列ダイオード2の逆回復特性を改善することができ、構成素子高速還流ダイオード4の耐電圧化を図ることができる半導体スイッチ7及び半導体スイッチ7を備えた電力変換装置を得ることができる。次に、第2の実施形態に係る半導体スイッチについて説明する。なお、この実施形態において、他の構成は上述した第1の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。図3に示すように、逆電圧印加回路6は、バランスコンデンサ16をさらに備えている。バランスコンデンサ16は、互いに容量の等しい複数のコンデンサ27を有している。各コンデンサ27は、高速還流ダイオード4を形成するダイオード15に一対一で並列に接続されている。上記のように構成された第2の実施形態に係る半導体スイッチ7によれば、半導体スイッチ7は、スイッチング素子1及び逆並列ダイオード2を有した主素子3と、主素子3の耐電圧より小さな逆電圧を逆並列ダイオード2に印加する逆電圧印加回路6と、を備えている。このため、第1の実施形態と同様、逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。逆電圧印加回路6は、複数のダイオード15に一対一で並列に接続され、互いに容量の等しい複数のコンデンサ27を有している。このため、複数のダイオード15にかかる電圧分担の均一化をより確実に図ることができる。これにより、高速還流ダイオード4ダイオード15に生じる不具合を一層抑制することができる。上記のことから、主素子3の逆並列ダイオード2の逆回復特性を改善することができ、構成素子高速還流ダイオード4の耐電圧化を図ることができる半導体スイッチ7を得ることができる。次に、第3の実施形態に係る半導体スイッチについて説明する。なお、この実施形態において、他の構成は上述した第1の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。図4に示すように、逆電圧印加回路6は、ダイオード15を有している。ダイオード15は、補助電源12の負極端子負極端子21に接続された陽極と、補助素子5の負極端子に接続された陰極とを含んでいる。上記のように構成された第3の実施形態に係る半導体スイッチ7によれば、半導体スイッチ7は、スイッチング素子1及び逆並列ダイオード2を有した主素子3と、主素子3の耐電圧より小さな逆電圧を逆並列ダイオード2に印加する逆電圧印加回路6と、を備えている。このため、第1の実施形態と同様、逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。ダイオード15は、補助電源12の負極端子に接続された陽極と、補助素子5の負極端子に接続された陰極とを含んでいる。このため、補助素子5に、補助電源12の電圧以上の過電圧がかかるのを防止することができる。これにより、補助素子5の破壊等、補助素子5に生じる不具合を抑制することができる。上記のことから、主素子3の逆並列ダイオード2の逆回復特性を改善することができ、構成素子補助素子5の耐電圧化を図ることができる半導体スイッチ7を得ることができる。次に、第4の実施形態に係る半導体スイッチについて説明する。なお、この実施形態において、他の構成は上述した第1の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。図5に示すように、逆電圧印加回路6は、他の逆並列ダイオードとして、補助素子5に逆並列に接続された逆並列ダイオード28を有している。上記のように構成された第4の実施形態に係る半導体スイッチ7によれば、半導体スイッチ7は、スイッチング素子1及び逆並列ダイオード2を有した主素子3と、主素子3の耐電圧より小さな逆電圧を逆並列ダイオード2に印加する逆電圧印加回路6と、を備えている。このため、第1の実施形態と同様、逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。逆電圧印加回路6は、補助素子5に逆並列に接続された逆並列ダイオード28を有している。このため、補助素子5に、逆電圧がかかるのを防止することができる。これにより、補助素子5の破壊等、補助素子5に生じる不具合を抑制することができる。上記のことから、主素子3の逆並列ダイオード2の逆回復特性を改善することができ、構成素子補助素子5の耐電圧化を図ることができる半導体スイッチ7を得ることができる。次に、第5の実施形態に係る半導体スイッチについて説明する。なお、この実施形態において、他の構成は上述した第1の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。図6に示すように、半導体スイッチ7は、筐体パッケージ23を備えている。逆電圧印加回路6は、絶縁性の基板22を有している。高速還流ダイオード4半導体チップ及び補助素子5半導体チップは、同一の基板22上に実装されている。高速還流ダイオード4、補助素子5、基板22及びコンデンサ13は、筐体23に収容されている。補助素子5及びコンデンサ13は、電気的に接続された状態で筐体23に収容されている。上記のように、高速還流ダイオード4、補助素子5及びコンデンサ13は、モジュールに組立てられている。正極端子20、負極端子21、コンデンサ13の正極端子17及び負極端子19、制御端子11、並びに補助素子5の負極端子18高速還流ダイオード4と接続される側の端子が、筐体23の外部に設けられ、外部接続が可能となっている。また、この実施形態において、高速還流ダイオード4及び補助素子5は、ディスクリート半導体を用いて形成されている。上記のように構成された第5の実施形態に係る半導体スイッチ7によれば、半導体スイッチ7は、スイッチング素子1及び逆並列ダイオード2を有した主素子3と、主素子3の耐電圧より小さな逆電圧を逆並列ダイオード2に印加する逆電圧印加回路6と、を備えている。このため、第1の実施形態と同様、逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。高速還流ダイオード4、補助素子5及びコンデンサ13をモジュールに組立ててコンパクトにすることにより、回路インダクタンスの低減を図ることができるため、サージ電圧の発生によりスイッチング素子1及び補助素子5等に生じる恐れのある破壊等の不具合を抑制することができる。また、高速還流ダイオード4、補助素子5及びコンデンサ13をモジュール単位で扱えるため、扱いが容易となるものである。例えば、高速還流ダイオード4、補助素子5及びコンデンサ13を装置に組み込む場合に、これらを簡単に取り付けることが可能となる。上記のことから、主素子3の逆並列ダイオード2の逆回復特性を改善することができ、構成素子スイッチング素子1及び補助素子5等の耐電圧化を図ることができる半導体スイッチ7を得ることができる。次に、第6の実施形態に係る半導体スイッチについて説明する。なお、この実施形態において、他の構成は上述した第5の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。図7に示すように、半導体スイッチ7は、他の筐体パッケージ24を備えている。主素子3スイッチング素子1及び逆並列ダイオード2は、筐体24に収容されている。上記のように、スイッチング素子1及び逆並列ダイオード2は、モジュールに組立てられている。正極端子8、負極端子9及び制御端子10が、筐体24の外部に設けられ、外部接続が可能となっている。筐体23は筐体24に接続されている。詳しくは、筐体24外部に設けられた正極端子8及び負極端子9には、筐体23外部に設けられた正極端子20及び負極端子21が接続されている。上記のように構成された第6の実施形態に係る半導体スイッチ7によれば、半導体スイッチ7は、スイッチング素子1及び逆並列ダイオード2を有した主素子3と、主素子3の耐電圧より小さな逆電圧を逆並列ダイオード2に印加する逆電圧印加回路6と、を備えている。このため、第1の実施形態と同様、逆並列ダイオード2のかわりに高速還流ダイオード4が逆回復を起こすため、逆回復によるサージ電流を大幅に低減することができる。筐体23の外部に設けられた端子が筐体24の外部に設けられた端子に接続され、半導体スイッチ7を全体的にコンパクトにすることにより、回路インダクタンスの低減を図ることができるため、サージ電圧の発生によりスイッチング素子1及び補助素子5等に生じる恐れのある破壊等の不具合を抑制することができる。また、主素子3をモジュール単位で扱えるため、扱いが容易となるものである。例えば、主素子3を装置に組み込む場合に、主素子3を簡単に取り付けることが可能となる。上記のことから、主素子3の逆並列ダイオード2の逆回復特性を改善することができ、構成素子スイッチング素子1及び補助素子5等の耐電圧化を図ることができる半導体スイッチ7を得ることができる。なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。例えば、上述した半導体スイッチは、上述した電力変換装置に限らず、各種の電力変換装置や他の電子機器に利用可能である。