"第1の絶縁膜と、前記第1の絶縁膜の表面に形成された配線溝と、Cuよりなり前記配線溝を充填する配線パタ―ンと、前記配線パタ―ンの表面に形成され、Cuよりも大きな弾性率を有する金属膜と、前記第1の絶縁膜上に形成された第2の絶縁膜と、Cuよりなり、前記第2の絶縁膜中に形成され、前記金属膜とコンタクトするビアプラグと、を備えたことを特徴とする電子装置。前記配線パタ―ンは、前記絶縁膜の表面と一致する表面を有し、前記金属膜の周囲に前記配線パタ―ンの表面が露出することを特徴とする請求項1記載の電子装置。前記金属膜は、前記絶縁膜の表面と一致する表面を有することを特徴とする請求項1記載の電子装置。前記金属膜は、Co,W,Ti,Ta,Niよりなる群より選ばれる一以上の金属元素、あるいは前記金属元素を主成分とする化合物よりなることを特徴とする請求項1~3のうち、いずれか一項記載の電子装置。前記金属膜は、20~200nmの膜厚を有することを特徴とする請求項1~4のうち、いずれか一項記載の電子装置。第1の絶縁膜中に配線溝を形成する工程と、前記第1の絶縁膜上に前記配線溝を充填してCu層を形成する工程と、前記Cu層上に、Cuよりも大きな弾性率を有する金属膜を堆積する工程と、前記金属膜をストッパに、前記Cu層を化学機械研磨する工程と、前記第1の絶縁膜上に第2の絶縁膜を、前記金属膜を覆うように形成する工程と、前記第2の絶縁膜中に、前記金属膜にコンタクトしてCuビアプラグを形成する工程と、を含むことを特徴とする電子装置の製造方法。前記Cu層を形成する工程は、前記配線溝中においてCu層の表面が前記絶縁膜の表面に略一致するように実行されることを特徴とする請求項6記載の電子装置の製造方法。第1の絶縁膜上にレジスト開口部を有するレジスト膜を形成する工程と、前記レジスト膜をマスクに、前記レジスト開口部中にCu配線パタ―ンをメッキ法により形成する工程と、前記レジスト膜上に前記Cu配線パタ―ンを覆って、Cuよりも大きな弾性率を有する金属膜を形成する工程と、前記レジスト膜を、前記レジスト膜上の前記金属膜共々リフトオフして除去する工程と、前記第1の絶縁膜上に第2の絶縁膜を、前記Cu配線パタ―ンおよび前記金属膜を覆って形成する工程と、前記第2の絶縁膜中に前記金属膜にコンタクトしてCuビアプラグを形成する工程と、を含むことを特徴とする電子装置の製造方法。前記メッキ法によりCu配線パタ―ンを形成する工程は、前記第1の絶縁膜上に形成されたCu膜をシード層として実行され、前記リフトオフ工程の後、前記シード層を前記第1の絶縁膜の表面から、前記Cu配線パタ―ンおよび前記金属膜をマスクに除去する工程を含むことを特徴とする請求項8記載の電子装置の製造方法。前記金属膜は、Co,W,Ti,Ta,Niよりなる群より選ばれる一以上の金属元素、あるいは前記金属元素を主成分とする化合物よりなることを特徴とする請求項6~9のうち、いずれか一項記載の電子装置の製造方法。図1A~図1Fは、典型的なダマシン法による配線構造の形成方法を説明する断面図である。図1Aを参照するに、配線パタ―ン10A~10Dが形成された絶縁膜10ないし基板上にはSiCやSiNなどの拡散バリア膜11を介して無機材料あるいは有機材料よりなる絶縁膜12が形成されており、前記絶縁膜12中に、下層の配線パタ―ン10Bや10Dを露出するヒアホール12B,12Dや、配線溝12A,12C,12Eがドライエッチングあるいはフォトリソグラフィにより形成される。図示の例では、ビアホール12Dは配線溝12Eに重畳して形成されている。例えば前記絶縁膜12がSiO2やSiC膜、あるいはその他の有機あるいは無機のいわゆるLow-K膜である場合には、前記ビアホール12B,12Dや配線溝12C,12Eの形成は、ドライエッチングにより行うことができる。また前記絶縁膜12が感光性永久レジストである場合には、前記ビアホール12B,12Dや配線溝12C,12Eの形成を、フォトリソグラフィにより行うことができる。なお図1Aにおいて配線パタ―ン10A~10Dは前記絶縁膜10中に、それぞれのバリアメタル膜10a~10dを介して埋設されている。次に図1Bに示すように前記図1Aで説明した構造上に、一般にTiやTa、Wなどの高融点金属膜、あるいはそれらの導電性窒化物膜よりなる、いわゆるバリアメタル膜13を、前記バリアメタル膜が前記ビアホール12B,12Dや配線溝12C,12Eの表面を覆うように、スパッタ法あるいはCVD法などにより形成する。さらに図1Cに示すように、前記図1Bの構造上に導電性のCuシード層14を、スパッタやCVD法、あるいは無電解メッキ法などにより形成し、図1Cの構造を、図示は省略するが電解メッキ浴中に浸漬し、前記Cuシード層14に通電することにより、図1Dに示すように前記絶縁膜12上に前記ビアホール12B,12Dや配線溝12C,12Eを充填して、Cu層15を電解メッキにより形成する。この電解メッキの工程は一般に、CuイオンおよびH2SO4、さらにClイオン等からなる基本浴VMSに、光沢剤ブライトナー/アクセラレータともよばれる、抑止剤ポリマー/サプレッサともよばれるおよび平滑剤レベラともよばれるを添加することにより、前記ビアホール12B,12Dや配線溝12C,12Eの充填が、その底から上方に向かってボトムアップ、前記Cu層15中においてボイドやシームの形成が抑制されるように制御しながら行われる。次に図1Eに示すように、このようにして形成されたCu層15に対し、前記絶縁膜12の上面が露出するまで化学機械研磨を行い、これにより、前記ビアホール12B,12Dや配線溝12A,12C,12E中に、Cuビアプラグ15PB,15PDやCu配線パタ―ン15WA,15WC,15WEが前記Cu層15により、それぞれ形成される。さらに図1Fに示すように前記絶縁膜12上に前記Cuビアプラグ15PB,15PDやCu配線パタ―ン15WA,15WC,15WEを覆って、SiNやSiCよりなる拡散バリア膜16を、キャップ膜として形成する。このような多層配線構造は、半導体装置を含む様々な電子装置において広く使われているが、発熱の激しい近年の電子装置では、動作時の発熱により多層配線構造に熱膨張および熱収縮が繰り返し印加され、厳しい熱応力が加えられることが多い。このため、このような熱サイクルが印加されても安定にコンタクトを維持できる多層配線構造が求められている。またこのようにダマシン法を使えば、前記絶縁膜12およびCuビアプラグ15PB,15PDやCu配線パタ―ン15WA,15WC,15Eにより平坦で、機械的にも安定な配線構造を形成することが可能であるが、前記絶縁膜12中に形成される配線パタ―ンによっては、以下に説明するように図1Dの段階において、前記絶縁膜12上におけるCu層15の厚さに、配線パタ―ンに依存するばらつき、ないし不均一が発生し、引き続き化学機械研磨を行うことによっては、このばらつきを解消しきれない問題が発生することがある。図2は、このような配線パタ―ンに依存してCu層15の厚さにばらつき、ないし不均一が発生した例を示す。図2を参照するに、前記絶縁膜12のうち、領域Aにおいては幅が10.0μmで深さが1.5μmの幅広の浅い配線溝12Aが形成されているのに対し、領域Bにおいては幅が1.0μmで深さが1.5μmの配線溝12Bの1.0μmピッチでの繰り返しによりラインアンドスペースパターンが形成されているが、このような構造を図1Dで説明した電解メッキ法によりCu層15で充填した場合、図2に示すように領域AにおいてはCu層15が盛り上がり、いわゆるオーバープレート状態となるのに対し、領域BにおいてはCu層15が凹み、いわゆるアンダープレート状態となってしまう。なおこのようなアンダープレートは一般に、形成される配線溝の幅が深さに対し5倍以上いわゆるアスペクト比ないし縦/横比が1/5以下である場合に発生する。そこでこのようなオーバープレートとアンダープレートが発生しているCu層15を化学機械研磨により研磨すると、オーバープレートが発生している部分と同時にアンダープレートが発生している部分も研磨されてしまう。このため、図3に示すように領域Bは平坦化されて、それぞれの配線溝12Bが、絶縁膜12の表面までCu層15Bで充填されCu層15Bの表面が絶縁膜12の表面に一致する平坦化された状態が得られるが、領域Aにおいては、前記配線溝12Aに形成されるCu層15Aは凹んでしまい、いわゆるディッシングが発生してしまう。なお図3において左側の図は、図2に示す化学機械研磨前の状態を表し、右側の図は化学機械研磨後の状態を表している。ディッシングが発生した下層の配線構造上に上層の配線構造を形成した場合には、上層の配線構造中のビアプラグが、下層の配線構造中の所望の配線パタ―ンに届かない恐れがある。アンダープレートが発生している部分でのCu層の研磨速度はオーバープレートが発生している部分でのCu層の研磨速度よりも小さいため、従来は、Cu層15を非常に厚く形成し、化学機械研磨の際に、オーバープレート部とアンダープレートとで研磨を平準化する方策がとられていた。しかし、このような従来の方策では、例えば図1Dの電解メッキや図1Eの化学機械研磨を長時間行う必要があり、またスラリやCuなどの資源が無駄になり、配線構造の形成費用が増大する原因となっていた。第1の側面による電子装置は、第1の絶縁膜と、前記第1の絶縁膜の表面に形成された配線溝と、Cuよりなり前記配線溝を充填する配線パタ―ンと、前記配線パタ―ンの表面に形成され、Cuよりも大きな弾性率を有する金属膜と、前記第1の絶縁膜上に形成された第2の絶縁膜と、Cuよりなり、前記第2の絶縁膜中に形成され、前記金属膜とコンタクトするビアプラグと、を備える。第2の側面による電子装置の製造方法は、第1の絶縁膜中に配線溝を形成する工程と、前記第1の絶縁膜上に前記配線溝を充填してCu層を形成する工程と、前記Cu層上に、Cuよりも大きな弾性率を有する金属膜を堆積する工程と、前記金属膜をストッパに、前記Cu層を化学機械研磨する工程と、前記第1の絶縁膜上に第2の絶縁膜を、前記金属膜を覆うように形成する工程と、前記第2の絶縁膜中に、前記金属膜にコンタクトしてCuビアプラグを形成する工程と、を含む。本発明によれば、多層配線構造の信頼性を向上させることが可能となる。また本発明によれば、第1の配線パタ―ン上に研磨ストッパとなる金属膜を形成しておくことにより、化学機械研磨の際にディッシングの発生を抑制することが可能となる。[第1の実施形態]以下、第1の実施形態を、図4A~図4Hの断面図を参照しながら説明する。図4Aを参照するに、樹脂、ガラスあるいはシリコンなどよりなる基板41上には樹脂やシリコン酸化膜などの絶縁膜42が形成されており、前記絶縁膜42中には第1の領域Aに、縦/横比が1/5以下の第1の配線溝42Aが、また第2の領域Bには、縦/横比が1/5を超える第2の配線溝42Bが形成されている。例えば前記第1の配線溝42Aは1μmの深さと5μmの幅を有し、縦/横比が1/5となっている。また前記第2の配線溝42Bは例えば1μmの深さと1μmの幅を有し、2μmピッチで繰り返されて前記領域Bにおいてラインアンドスペースパターンを形成している。図示の例では、前記領域Bの幅繰り返し方向への長さは200μmであり、また配線溝42Aおよび42Bの延在方向への長さは1.5mmとしているが、本発明はこのような特定の構成に限定されるものではない。前記配線溝42Aの縦/横比は1/5であり、1/5以下であるため、また前記配線溝42Bの縦/横比が1/1であり、1/5を超えるため、このような配線溝を電解メッキによりCuで充填した場合には、先に図2,図3で説明したように領域Aにおいてアンダープレートが、また領域Bにおいてオーバープレートが発生する。図4Aの状態では、前記絶縁膜42上に前記配線溝42Aおよび42Bを覆ってTiあるいはTaなどの高融点金属、あるいはTaNやTiNのような導電性窒化膜、あるいはそれらの積層膜よりなるバリアメタル膜43が5nm~50nmの厚さ、好ましくは10~25nmの厚さに、典型的にはスパッタ法やCVD法により形成されており、前記バリアメタル膜43上にはCuシード層44が10nm~200nmの厚さ、好ましくは50~100nmの厚さに、典型的にはスパッタ法や無電解メッキ法により形成されている。次に図4Bに示すように、前記図4Aの構造上にレジスト膜R1が前記配線溝42A,42Bを充填するように形成され、さらに前記レジスト膜R1中には、前記領域Aにおいて前記配線溝42Aを露出するレジスト開口部R1Aが形成される。ここで前記レジスト開口部R1Aは、露光マスクの位置ずれを勘案して、前記配線溝42Aの形成領域Aより10程度大きく形成しておくのが好ましい。図示は省略するが、本実施形態においても、以後の電解メッキ工程のため、前記Cuシード層44は前記基板41の外周部において通電できるように露出されているのが好ましい。電解メッキ工程において、前記Cuシード層44に、前記レジスト膜R1を貫通して電極がコンタクトする構成を使う場合には、このようなCuシード層44の基板外周部での露出部の形成は省略できる。次に図4Cに示すように、前記図4Bの構造をCuメッキ浴に浸漬し、前記Cuシード層44に通電することにより、前記領域Aにおいては、前記レジスト膜R1をマスクに、第1のCu層45Aが前記配線溝42Aを充填して形成される。配線溝42Aは1/5以下の縦/横比を有するため、先に図2,3で説明したように、微細な配線溝を同時に充填するような場合には、前記微細な配線溝にオーバープレートが発生しやすいが、図4Cの場合には、微細な配線溝42Bはレジスト膜R1で覆われていて、Cu層の充填は生じないため、このようなオーバープレートの問題は生じない。図4Cの段階では、前記Cu層45Aはその周辺部45aにおいて絶縁膜42の上面にCu層の堆積が生じるため盛り上がるが、前記配線溝42Aを充填する主部45bにおいては、前記Cu配線パタ―ン45Aの上面が前記絶縁膜45の上面に一致する厚さに形成されるのが好ましい。次に本実施形態では図4Dに示すように、前記Cu層45A上に、前記レジスト膜R1をマスクに、後で行われる前記Cu層45Aの化学機械研磨の際に前記Cu層45Aに対し選択比がとれるような導電性材料よりなる研磨ストッパ膜46Aを形成する。前記研磨ストッパ膜46Aを無電解メッキで形成する場合には、例えばCoWPやNiP、Au、Agなど前記研磨ストッパ46Aの材料として使うことができる。また前記研磨ストッパ膜46AをCVDで形成する場合には、例えばTi,Ta,Wなどを使うことができる。前記研磨ストッパ46Aは、例えば10nm~200nm程度、好ましくは20~100nmの膜厚に形成される。次に図4Eに示すように、前記領域Aはそのままに、領域Bにおいて前記レジスト膜R1中に、前記配線溝42Bを露出するレジスト開口部R1Bを形成する。ここでも露光マスクの位置ずれを勘案して、前記レジスト開口部R1Bは前記領域Bより10程度大きく形成しておくのが好ましい。さらに図4Fに示すように、前記レジスト膜R1をマスクに再びCuの電解メッキを行い、前記領域Bにおいて前記配線溝42BをCu層45Bにより充填する。先にも述べたように本実施形態では前記領域Aにおいて前記Cu層45Aは前記研磨ストッパ46Aにより覆われているが、特に前記研磨ストッパ46AがTiやTa,Wなどよりなる場合には、図4Fの電解メッキ工程において、その上にさらなるCuの堆積が生じることがない。前記配線溝42Bの縦/横比は約1であり、オーバープレートが発生する目安である1/5を大きく上回っているため、このようにして形成されたCu層45Bは、前記配線溝42Bを速やかに充填する。このため図4Fにおける電解メッキ処理のメッキ時間を調整することにより、前記溝部42AにおけるCu層45Aの厚さと前記溝部42BにおけるCu層45Bの厚さとをほぼ等しくすることが可能となる。次に図4Gに示すように前記レジスト膜R1を除去し、さらに化学機械研磨を、前記絶縁膜42の表面が露出するまで行うことにより、図4Hに示すように配線溝42Aがバリアメタル膜43を介してCu層45Aで充填され、配線溝42Bがバリアメタル膜43を介してCu層45Bで充填され、Cu層45AおよびCu層45Bが、前記絶縁膜42の表面に一致する平坦化面を有する配線構造を得ることができる。なお図4Hの構造では、前記Cu層45Aの突出縁部45aが優先的に研磨される結果、前記研磨ストッパ46Aは前記Cu層45Aの縁に残ることはなく、前記Cu層45Aの表面が前記研磨ストッパ46Aの周囲に環状に露出される。さらに図4Iの工程において前記絶縁膜42上にSiCやSiNなどの拡散バリア膜410を介して無機材料あるいは有機材料よりなる絶縁膜411が形成され、前記絶縁膜411中に、下層の配線パタ―ン45Aや45Bを露出するヒアホール411A,411Dや、配線溝411B,411C,411Eがドライエッチングあるいはフォトリソグラフィにより形成される。図示の例では、ビアホール411Aは配線溝411Bに重畳して形成されている。例えば前記絶縁膜411がSiO2やSiC膜、あるいはその他の有機あるいは無機のいわゆるLow-K膜である場合には、前記ビアホール411A,411Dや配線溝411B,411Eの形成は、ドライエッチングにより行うことができる。また前記絶縁膜411が感光性永久レジストである場合には、前記ビアホール411A,411Dや配線溝411B,411C,411Eの形成を、フォトリソグラフィにより行うことができる。次に図4Jに示すように前記図4Iで説明した構造上に、一般にTiやTa、Wなどの高融点金属膜、あるいはそれらの導電性窒化物膜よりなる、いわゆるバリアメタル膜412を、前記バリアメタル膜が前記ビアホール411A,411Dや配線溝411B,411C,411Eの表面を覆うように、スパッタ法あるいはCVD法などにより形成する。さらに図4Kに示すように、前記図4Jの構造上に導電性のCuシード層413を、スパッタやCVD法、あるいは無電解メッキ法などにより形成し、図4Kの構造を、図示は省略するが電解メッキ浴中に浸漬し、前記Cuシード層413に通電することにより、図4Lに示すように前記絶縁膜411上に前記ビアホール411A,411Dや配線溝411B,411C,411Eを充填して、Cu層414を電解メッキにより形成する。この電解メッキの工程は一般に、CuイオンおよびH2SO4、さらにClイオン等からなる基本浴VMSに、光沢剤ブライトナー/アクセラレータともよばれる、抑止剤ポリマー/サプレッサともよばれるおよび平滑剤レベラともよばれるを添加することにより、前記ビアホール411A,411Dや配線溝411B,411C,411Eの充填が、その底から上方に向かってボトムアップ、前記Cu層414中においてボイドやシームの形成が抑制されるように制御しながら行われる。次に図4Mに示すように、このようにして形成されたCu層414に対し、前記絶縁膜411の上面が露出するまで化学機械研磨を行い、これにより、前記ビアホール411A,411Dや配線溝411B,411C,411E中に、Cuビアプラグ414A,414DやCu配線パタ―ン414B,414C,414Eが前記Cu層414により、それぞれ形成される。さらに図4Nに示すように前記絶縁膜411上に前記Cuビアプラグ414A,414DやCu配線パタ―ン414B,414C,414Eを覆って、SiNやSiCよりなる拡散バリア膜415を、キャップ膜として形成する。本実施形態でも、前記Cu層45AとCu層45Bが別々に形成されるため、これらを同時に形成した場合に生じるオーバ―プレートとアンダープレートの発生の問題を回避することができ、また前記Cu層45Aの表面に研磨ストッパ46Aが、特に研磨されやすくディッシング発生の原因となりやすい中央部を覆って形成されているため、図4Hの工程において化学機械研磨を行っても領域AにおけるCu層45Aへのディッシングの発生を確実に阻止することができる。本実施形態ではディッシングの問題を確実に解消できるため、前記Cu層45Aおよび45Bを従来のように厚く形成する必要がなく、このため従来問題であった長時間にわたる化学機械研磨に伴う生産性の低下の問題およびスラリや金属の不必要な消費の問題を解消することができる。本実施形態においても図4Gの段階において化学機械研磨は、前記Cu層45Aの縁に形成された突出部45aから開始され、このような突出部45aは直ちに研磨により除去されるため、このような突出部45aが形成されていても、図4Gにおける化学機械研磨処理には障害とならない。[第2の実施形態]次に第2の実施形態を、図5A~図5Gの断面図を参照しながら説明する。図5Aを参照するに、樹脂、ガラスあるいはシリコンなどよりなる基板61上には樹脂やシリコン酸化膜などの絶縁膜62が形成されており、前記絶縁膜62中には第1の領域Aに、縦/横比が1/5以下の第1の配線溝62Aが、また第2の領域Bには、縦/横比が1/5を超える第2の配線溝42Bが形成されている。例えば前記第1の配線溝62Aは1μmの深さと7μmの幅を有し、縦/横比が1/7となっている。また前記第2の配線溝62Bは例えば0.5μmの深さと0.5μmの幅を有し、0.5μmピッチで繰り返されて前記領域Bにおいてラインアンドスペースパターンを形成している。図示の例では、前記領域Bの幅繰り返し方向への長さは200μmであり、また配線溝62Aおよび62Bの延在方向への長さは1.5mmとしているが、本発明はこのような特定の構成に限定されるものではない。前記配線溝62Aの縦/横比は1/7であり、1/5以下であるため、また前記配線溝62Bの縦/横比が1/1であり、1/5を超えるため、このような配線溝を電解メッキによりCuで充填した場合には、先に図2,図3で説明したように領域Aにおいてアンダープレートが、また領域Bにおいてオーバープレートが発生する。図5Aの状態では、前記絶縁膜62上に前記配線溝62Aおよび62Bを覆ってTiあるいはTaなどの高融点金属、あるいはTaNやTiNのような導電性窒化膜、あるいはそれらの積層膜よりなるバリアメタル膜63が5nm~50nmの厚さ良:10~25nmに、典型的にはスパッタ法やCVD法により形成されており、前記バリアメタル膜63上にはCuシード層64が10nm~200nmの厚さ良:50~100nmに、典型的にはスパッタ法や無電解メッキ法により形成されている。次に図5Bに示すように、前記図5Aの構造上にレジスト膜R1が前記配線溝62A,62Bを充填するように形成され、さらに前記レジスト膜R1中には、前記領域Aにおいて前記配線溝62Aを露出するレジスト開口部R1Aが形成される。ここで前記レジスト開口部R1Aは、露光マスクの位置ずれを勘案して、前記配線溝62Aの形成領域Aより10程度大きく形成しておくのが好ましい。図示は省略するが、本実施形態においても、以後の電解メッキ工程のため、前記Cuシード層64は前記基板61の外周部において通電できるように露出されているのが好ましい。電解メッキ工程において、前記Cuシード層64に、前記レジスト膜R1を貫通して電極がコンタクトする構成を使う場合には、このようなCuシード層64の基板外周部での露出部の形成は省略できる。次に図5Cに示すように、前記図5Bの構造をCuメッキ浴に浸漬し、前記Cuシード層64に通電することにより、前記領域Aにおいては、前記レジスト膜R1をマスクに、第1のCu層65Aが前記配線溝62Aを充填して形成される。配線溝62Aは1/5以下の縦/横比を有するため、先に図2,3で説明したように、微細な配線溝を同時に充填するような場合には、前記微細な配線溝にオーバープレートが発生しやすいが、図5Cの場合には、微細な配線溝62Bはレジスト膜R1で覆われていて、Cu層の充填は生じないため、このようなオーバープレートの問題は生じない。図5Cの段階では、前記Cu層65Aはその周辺部65aにおいて絶縁膜62の上面にCu層の堆積が生じるため盛り上がるが、前記配線溝62Aを充填する主部65bにおいては、前記Cu配線パタ―ン65Aの上面が前記絶縁膜65の上面に一致する厚さに形成されるのが好ましい。次に本実施形態では図5Dに示すように、図5Cの構造状に、前記領域Aにおいては前記Cu層65Aを覆って、また前記レジスト膜R1を覆って、後で行われる前記Cu層45Aの化学機械研磨の際に前記Cu層45Aに対し選択比がとれるような導電性材料よりなる研磨ストッパ膜66を、スパッタ法により形成する。前記研磨ストッパ膜66としては、例えばCoWPやNiP、Au、Agや、Ti,Ta,Wなどを使うことができる。前記研磨ストッパ膜66は、例えば10nm~200nm程度良:20~100nmの膜厚に形成される。図5Dにおいて前記研磨ストッパ膜66はレジスト膜R1を覆ってしまうため、この状態ではレジスト膜R1を露光して領域Bを露出するレジスト開口部を形成することはできない。このため本実施形態では次に図5Eに示すように、前記レジスト膜R1全体を、その上の研磨ストッパ膜66と共にリフトオフし、除去する。その際、先の図5Bの工程において前記レジスト窓R1Aを垂直な側壁面、あるいは逆テーパ構造を形成する側壁面で画定されるように形成しておけば、図5Dの工程においてレジスト窓R1Aの側壁面に形成される研磨ストッパ膜66の膜厚が非常に薄くなり、図5Eの工程で簡単にリフトオフされ、図5Eの構造が得られる。次に図5Fに示すように、前記図5Eの構造上にCuの電解メッキを行い、前記領域Bにおいて前記配線溝42BをCu層65Bにより充填する。先にも述べたように本実施形態では前記領域Aにおいて前記Cu層65Aは前記研磨ストッパ66により覆われているが、特に前記研磨ストッパ66がTiやTa,Wなどよりなる場合には、図5Fの電解メッキ工程において、その上にさらなるCuの堆積が生じることがない。前記配線溝62Bの縦/横比は1であり、オーバープレートが発生する目安である1/5を大きく上回っているため、このようにして形成されたCu層65Bは、前記配線溝42Bを速やかに充填する。このため図5Fにおける電解メッキ処理のメッキ時間を調整することにより、前記Cu層65Bが配線溝62Bを充填するだけで、前記溝部62B以外の部分にはCu層の実質的な堆積が生じないように、電解メッキ処理を実行することが可能である。次に図5Gに示すように、前記図5Fの構造に対して化学機械研磨を、前記絶縁膜42の表面が露出するまで行うことにより、配線溝62Aがバリアメタル膜63を介してCu層65Aで充填され、配線溝62Bがバリアメタル膜63を介してCu層65Bで充填され、Cu層65AおよびCu層65Bが、前記絶縁膜62の表面に一致する平坦化面を有する配線構造を得ることができる。なお図5Gの構造では、前記Cu層65Aの突出縁部65aが優先的に研磨される結果、前記研磨ストッパ膜66は前記Cu層65Aの縁に残ることはなく、前記Cu層65Aの表面が研磨ストッパ膜66の周囲に環状に露出される。本実施形態でも、前記Cu層65AとCu層65Bが別々に形成されるため、これらを同時に形成した場合に生じるオーバ―プレートとアンダープレートの発生の問題を回避することができ、また前記Cu層65Aの表面に研磨ストッパ膜66が、特に研磨されやすくディッシング発生の原因となりやすい中央部を覆って形成されているため、図7Hの工程において化学機械研磨を行っても領域AにおけるCu層65Aへのディッシングの発生を確実に阻止することができる。本実施形態においてもディッシングの問題を確実に解消できるため、前記Cu層65Aおよび65Bを従来のように厚く形成する必要がなく、このため従来問題であった長時間にわたる化学機械研磨に伴う生産性の低下の問題およびスラリや金属の不必要な消費の問題を解消することができる。本実施形態においても図5Gの段階において化学機械研磨は、前記Cu層65Aの縁に形成された突出部65aから開始され、このような突出部65aは直ちに研磨により除去されるため、このような突出部65aが形成されていても、図5Gにおける化学機械研磨処理には障害とならない。図5Gの工程の後、本実施形態においても先に図4I~図4Nで説明したのと同様な配線溝とビアプラグの形成工程が実行される。この工程は先に説明したものと同じであり、説明を繰り返すことはしない。次に、前記第1の実施形態に対応する実施例1Aおよび1B、第2の実施形態に対応する実施例2、さらに図1A~1Dのプロセスに対応する比較例について、実際にCu層の電解メッキおよび化学機械研磨を行い、化学機械研磨前におけるフィールド部のCu層膜厚およびアンダープレート量、さらに化学機械研磨後におけるディッシング量について測定した結果について説明する。ここでフィールド部とは、図6Aに示すように例えば図4A~4Nの実施形態では絶縁膜42のうち、配線溝42Aと配線溝42Bの間の平坦な部分を意味しており、アンダープレート量は、前記領域Aに形成されたCu層45Aの表面の、前記フィールド部におけるCu層表面に対する凹みの深さを意味している。またディッシング量とは、図6Bに示すように、前記領域Aにおける前記Cu層45Aの、化学機械研磨後の絶縁膜23表面に対する凹みの深さを意味している。なお図6A,図6Bではその各部に、前記図2,図3に対応する参照符号を付しているが、図6A,図6Bの説明は、第1、第2の実施形態についても同様に成立する。すなわち絶縁膜ないし基板10は図4A~4Nの基板41、あるいは図5A~図5Gの基板61にも対応し、絶縁膜12は図4A~4Nの絶縁膜42、あるいは図5A~図5Gの絶縁膜62にも対応し、前記領域Aに形成されるCu層15は図4A~4NのCu層45A、あるいは図5A~図5GのCu層65Aにも対応し、前記領域Bに形成されるCu層15は図4A~4NのCu層45B、あるいは図5A~図5GのCu層65Bにも対応する。また図6A,図6Bでは、絶縁膜12の下に、図1A~図1Fの従来例に対応して、下層絶縁膜10ないし基板を示している。以下の実施例1~2および比較例では、前記絶縁膜12を前記下層絶縁膜10上において1.5μmの厚さに形成し、前記配線溝12A,42A,62Aを1.5μmの深さと10μmの幅で形成し、前記配線溝12B,42B,62Bを1.5μmの深さと1μmの幅で形成している。また前記領域Bは200μmの幅にわたっており、領域Bにおいて前記Cu層25Bは100回繰り返し形成されている。また領域Aおよび領域Bは奥行き方向に1.5mmの長さにわたり形成されている。表1は、各実施例の実験条件をまとめて示す。表1において項目1の10μm配線部は、10μm配線部、すなわち領域AにおいてCuの電解メッキを行う際にレジスト膜を使うか否か、またそのレジスト膜がパターニングがされるか否かを示しており、項目2のフィールド部への電解メッキは、図6Aに示すようなフィールド部における電解メッキ膜の厚さを示しており、項目3の10μm配線上へのメタル成膜は、領域AにおけるCu層上への研磨ストッパとなる金属膜の成膜の有無、および金属膜の種類、さらに成膜方法を示している。さらに項目4のレジスト剥離は領域AにおけるCuの電解メッキの後、領域Bにおける電解メッキの実行前にレジスト膜の剥離が行われるか否かを示しており、項目5の微細配線部は、微細配線部、すなわち領域BにおいてCuの電解メッキを行う際にレジストマスクが使われるか否か、またレジストマスクにレジスト窓を形成するパターニングがなされるか否かを示しており、項目6のフィールド部への電解メッキは、領域BへのCuの電解メッキの際に、フィールド部で生じる電解メッキ膜の厚さを示しており、項目7のレジスト剥離は、前記領域BへのCuの電解メッキの後、マスクとして使われたレジスト膜の剥離がなされるか否かを示しており、項目8のフィールド部へのCMPは、フィールド部における化学機械研磨量を示している。例えば表1の比較例では10μm配線部領域AにおけるCu電解メッキでも微細配線部領域BにおけるCu電解メッキでも、レジストマスクは使われることがなく、項目1のレジストの欄、および項目5のレジストの欄が無しになっている。またこれに伴って、レジストのパターニングや剥離などもなく、項目4および項目7においてレジスト剥離の欄が-該当なしとなっている。またCu電解メッキがレジストマスクなしに実行されるため、上記比較例では項目2のフィールド部への電解メッキの欄が5μmとなっており、フィールド部に厚さが5μmのCuの成膜が生じていることを示している。上記比較例では、Cu電解メッキは領域Aにおいても領域Bにおいても一括して実行されるため、項目6においては、重複を避けるべく、フィールド部でのCu電解メッキ膜の厚さについては、改めて記載していない。また比較例では、項目8においてフィールド部のCMPが5μmとなっているように、このフィールド部において、厚さが5μmの電解メッキ膜が化学機械研磨により除去される。一方表1の実施例1Aでは、図4B,図4Cに示すように前記領域AにおけるCu層45Aの電解メッキの際にはレジスト膜R1が使われ、かつレジスト膜R1にはレジスト窓R1Aがパターニングされる。このため項目1のレジストおよびパターニングの欄は、いずれも有りとなっている。また実施例1Aでは、図4Cの電解メッキ工程においてフィールド部はレジスト膜R1で覆われているため電解メッキがなされることはなく、項目2は0μmとなっている。また実施例1AではTiよりなる研磨ストッパ46Aが形成されるため、項目3においてメタル種はTiに、成膜方法はCVDとなっている。また実施例1Aでは、領域Aにおける電解メッキも領域Bにおける電解メッキも、同じレジスト膜R1を使って行われるので、項目4のレジスト剥離は、-該当なしとなっている。さらに実施例1では領域BにおけるCuの電解メッキが、レジスト膜R1中のレジスト開口部R1Bにおいて行われるため、項目5のレジストの欄は有りとなっており、パターニングの欄も有りとなっている。また実施例1Aではフィールド部はレジスト膜R1で覆われるため、フィールド部への電解メッキは生じることがなく、項目6は0μmとなっており、領域Bでの電解メッキの後、図4Gの工程でレジスト膜R1が剥離されるので、項目7のレジスト剥離は有りとなっている。さらに図4Hの化学機械研磨工程では、フィールド部に100nmの厚さで形成されたCuシード層24が、その下のバリアメタル膜23共々除去されるため、項目8は0.1μmとなっている。このなかには、上記バリアメタル膜の研磨分も含まれている。また表1の実施例1Bも、先の実施例1Aと同様であるが、前記研磨ストッパ46Aとして無電解メッキで形成されたAu膜が使われるのに対応して、項目3のメタル種の欄がAuとなっており、成膜方法の欄が無電解メッキとなっている。表1の実施例2は先の図5A~図5Gの第2の実施形態に対応しており、図5B,図5Cの工程においてレジスト膜R1をマスクに領域AにおいてCuの電解メッキを行い、Cu層65Aを形成した後、図5Dの工程で研磨ストッパとなる金属膜66をスパッタにより形成し、次いで図5Eの工程において前記レジスト膜R1をその上の金属膜66共々、リフトオフする。さらに図7Fの工程でレジスト膜なしにCuの電解メッキを行って、領域Bにおいて配線溝62BをCu層65Bで充填する。その際、電解メッキは前記配線溝62BがCu層65Bで充填された時点で停止される。最後に図5Gの工程において前記フィールド部のCu層が化学機械研磨により除去され、平坦化された配線構造が得られる。このため表1において項目1のレジストおよびパターニングの欄は、先の実施例1A,1Bと同じく有りになっており、また項目3においてメタル膜の欄はTiとなっており、成膜方法の欄はスパッタとなっている。さらに実施例3では図7Eの工程でレジスト膜R1がリフトオフされるため項目4のレジスト剥離が有りとなっており、一方図7Fにおける領域Bでの電解メッキはレジスト膜なしに行われるため項目5のレジストの欄は無し、パターニングの欄も無しとなっている。さらに実施例3では領域Bにおいて配線溝62Bを充填する電解メッキがレジストマスクなしで行われるため、フィールド部に多少のCuの堆積が発生し、項目6のフィールド部への電解メッキの欄が0.3μmとなっている。実施例3では、このように領域Bへの電解メッキはレジストマスクなしで行われるため、項目7のレジスト剥離の欄は-該当なしである。さらに図5Gの工程ではフィールド領域上に形成されたCu電解メッキ膜が、その下のCuシード層44およびバリアメタル膜とともに除去されるため、研磨量が0.4μmとなっている。表2は、このようにして行われた実験についての評価を示す。表2を参照するに、比較例では化学機械研磨前、すなわち図6Aの状態におけるフィールド膜厚が5.10μmでアンダープレート量が-3.00μmであったのに対し、化学機械研磨後、すなわち図6Bの状態では、10μm配線部におけるディッシング量が0.52μmとなっているのがわかる。これに対し実施例1Aでは化学機械研磨前、すなわち図6Aの状態におけるフィールド膜厚が0.10μmに減少し、アンダープレート量も0.30μmに減少しており、化学機械研磨後、すなわち図6Bの状態では、10μm配線部におけるディッシング量が0.01μmまで、すなわちほとんどゼロまで減少しているのがわかる。実施例2Bも同様である。さらに実施例2では、フィールド膜厚が0.40μmでアンダープレート量が0.01μmとなっているが、この場合でもディッシング量は0.01μmまで減少しているのがわかる。図7は、前記表2の結果を視覚的にまとめたグラフである。図中、縦軸はフィールド膜厚、あるいはアンダープレート量、あるいはディッシング量を示している。図9を参照するに、比較例の場合にはフィールド膜厚、アンダープレート量およびディッシング量のいずれもが大きく、これは、領域Aと領域Bに同時にCuの電解メッキをおこなった場合に現れる典型的な問題点を示している。これに対し実施例1A、実施例1Bはいずれもレジスト膜を使い、領域Aと領域Bに別々に最適なCuの電解メッキをおこなっており、フィールド膜厚を、もとからあった厚さが100nmのCuシード層の分だけの寄与にまで抑制でき、また特に研磨ストッパ46Aを形成する実施例1A、実施例1Bでは、ディッシング量を実質的にゼロにすることができる。また実施例2では、フィールド膜厚が多少増大するが、アンダープレート量をほとんどゼロにすることができ、さらにディッシング量を、研磨ストッパ膜66を形成することにより、実施例1Aあるいは1Bと同様に、ほとんどゼロに抑制することが可能である。なお上記実施例1Aにおいて、レジスト膜上へのTi膜のCVDによる成膜は、原料としてTiCl4、TDMATテトラキスジメチルアミノチタン、TDEATテトラキスジエチルアミノチタンを使い、300~500°Cの温度でプラズマにより反応を促進しながら20~300秒間膜厚によるおこなっている。[第3の実施形態図8は、第3の実施形態による多層配線基板80の例を示す断面図である。ただし図8中、先の実施形態で説明した部分には対応する参照符号を付し、説明を省略する。図8を参照するに、多層配線基板80は、先に説明した図4Hの配線構造を含んでおり、前記図4Hの絶縁膜42上に、SiCよりなるキャップ膜81が前記Cu配線45Aを、前記研磨ストッパ46Aを介して覆うように、またCu配線45Bを覆うように形成されており、前記SiCキャップ膜81上には次の層間絶縁膜82が形成されている。前記層間絶縁膜82中には、前記領域Aに対応して配線溝および前記研磨ストッパ膜46Aを露出するビアホールが形成されており、前記配線溝およびビアホールは、Cu層85Aにより充填される。これにより、前記Cu層85Aよりなる配線パタ―ンとCu層45Aよりなる配線パタ―ンが、電気的に接続される。図示の例では前記Cu層85Aも、その表面に、周辺部分を除き、研磨ストッパ膜46Aと同様な研磨ストッパ膜86Aを担持しており、前記研磨ストッパ膜86Aは、前記層間絶縁膜82上に形成された次のSiCキャップ膜87により覆われている。このような構造では、図9Aに拡大して示すように、前記Cu層85Aが形成するビアプラグの先端が、CoWP,NiP,Au,Ag,Ti,Ta,Wなどよりなる研磨ストッパ膜46Aにコンタクトしているが、このような構造では前記ビアプラグに応力が印加された場合でも、応力は図中に黒い矢印で示すように、研磨ストッパ膜46Aに沿って分散し、その結果、応力マイグレーションが生じても、形成されたボイドが前記研磨ストッパ膜46Aの下において分散する。これにより、このような研磨ストッパ膜46Aを形成しなかった、図10A,Bに示す仮想的な場合において生じると予期される、ストレスマイグレーションによるビアプラグ直下の領域へのボイドの集中が抑制され、断線の発生を効果的に抑制することができる。また図8の多層配線基板80において、前記Cu層85AによるビアプラグとCu層45Aとの間の接触抵抗を特に低減したい場合には、前記研磨ストッパ膜46Aに開口部を形成し、かかる開口部においてCu層85Aよりなるビアプラグが前記Cu層45Aの表面に直接にコンタクトするように構成することも可能である。さらに図8の構造を繰り返し、より多層の配線基板を構成することが可能である。図11は、図12に示すモデル構造について、-55°Cから125°Cまでの温度範囲で熱サイクル試験を1000サイクル行った場合にビアプラグに蓄積される応力をシミュレーションにより求めた結果を示す。最初に図12を参照するに、弾性率が130GPa、ポアソン比が0.28、熱膨張係数が2.6ppmK1のシリコン基板1上に弾性率が2.5GPa、ポアソン比が0.25、熱膨張係数が54ppmK1の層間絶縁膜2を介して同様な層間絶縁膜3が形成されており、前記層間絶縁膜3中には幅ないし直径Dが10μm~25μm、高さHが2μmのCuパタ―ンよりなるランド3Aが形成されている。さらに前記ランド3A上には厚さtが100nmのコバルトCo膜あるいはタングステンW膜よりなる金属膜3Bが、前記研磨ストッパ膜46Aに対応して、前記幅Wと同じ幅で形成されている。ここでCu膜の弾性率は127.5GPa、ポアソン比は0.33、熱膨張係数は16.6ppmK1であり、Co膜の弾性率は211GPa、ポアソン比は0.31、熱膨張係数は12.6ppmK1、W膜の弾性率は411GPa、ポアソン比は0.28、熱膨張係数は4.5ppmK1としている。さらに前記層間絶縁膜3上には前記層間絶縁膜2と同様な層間絶縁膜4が3μmの膜厚で形成されており、前記層間絶縁膜4中には前記金属膜3Bにコンタクトして、直径が3μm~5μm、高さが3μmのCuビアプラグ3Cが形成されている。前記層間絶縁膜2~4、さらに以下に説明する層間絶縁膜5~8は、JSR株式会社製の感光型絶縁膜WPRに対応している。ただし本実施形態において層間絶縁膜2~8は上記JSR株式会社製の感光型絶縁膜WPRに限定されるものではなく、例えばナノクラスタシリカNCS:多孔質シリカ膜などの低誘電率膜においても、図11と同様な結果が得られる。さらに前記層間絶縁膜3上には次の層間絶縁膜5が2μmの厚さで形成されており、前記層間絶縁膜5中には、前記Cuビアプラグ4Aにコンタクトして、前記ランド3Aと同様なランド5Aが同一の寸法で形成されており、前記ランド5A上には前記金属膜3Bと同様な金属膜5Bが同一の寸法で形成されている。さらに前記層間絶縁膜5上には次の層間絶縁膜6が3μmの厚さで形成されており、前記層間絶縁膜6中には、前記ランド5A表面を覆う金属膜5Bにコンタクトして、前記Cuビアプラグ4Aと同様なCuビアプラグ6Aが同一の寸法で形成されている。さらに前記層間絶縁膜6上には次の層間絶縁膜7が2μmの厚さで形成されており、前記層間絶縁膜7中には、前記Cuビアプラグ6Aにコンタクトして、前記ランド3Aと同様なランド7Aが前記ランド3Aと同一の寸法で形成されており、前記ランド7A上には前記金属膜3Bと同様な金属膜7Bが前記金属膜7Bと同一の寸法で形成されている。さらに前記層間絶縁膜7上には同様な層間絶縁膜8が、10μmの厚さに形成されている。再び図11を参照するに、試料Aは対照標準試料であり、図12のモデル構造において金属膜3B,5B,7Bを省略した場合を、試料Bは図12のモデル構造において前記金属膜3B,5B,7BとしてCo膜を形成した場合を、試料Cは図12のモデル構造において前記金属膜3B,5B,7BとしてW膜を形成した場合を、それぞれ示している。図11中、色の明るい部分はより大きな応力の蓄積が生じており、暗い部分は応力の蓄積が少ないことを示している。図12のモデル構造において、前記金属膜3B,5B,7Bは、Cuよりなるランド3A,5A,7A、あるいはCuビアプラグ4A,6Aよりも大きな弾性率を有していることに注意すべきである。なお図12のモデル構造においてCuランド3A,5A,7AおよびCuビアプラグ4A,6Aには図示していないバリアメタル膜が形成されるが、バリアメタル膜の膜厚はせいぜい5nm~20nmと薄いため、図11の応力シミュレーションにおいてバリアメタル膜の効果は無視することができる。図11を参照するに、比較対照標準試料Aではランド3A,5A,7Aへの応力の蓄積は少ないが、Cuビアプラグ4A,6Aには300MPa程度の顕著な応力の集中が生じているのがわかる。これに対し金属膜3B,5B,7Bを形成した試料Bおよび試料CではCuビアプラグ4A,6Aに蓄積される応力は90Ma未満であり、応力の集中は主に弾性率の大きい金属膜3B,5B,7Bにおいて生じていることがわかる。さらに図12のモデル構造を実際に作製し、これに対して-55°Cから125°Cまでの熱サイクル試験を1000サイクル行ったところ、前記金属膜3B,5B,7Bを形成しない比較対照標準試料では、20個のうち18個で断線が発生したのに対し、CoあるいはWの金属膜3B,5B,7Bを形成した試料では、20個中で断線はゼロであった。なおこの熱サイクル試験では-55°Cおよび125°Cにおける保持時間は15分としている。ここで図12の構造は、図13Aに示すように前記層間絶縁膜2上にスパッタ法によりCuシード層3cを一様に形成し、図13Bに示すように前記層間絶縁膜2上に前記ランド3Aに対応したレジスト開口部RMAを有するレジストパターンRMを形成し、図13Cに示すように前記レジストパターンRMをマスクに電解メッキあるいは無電解メッキを行って前記Cuランド3Aを形成し、さらに図13Dに示すように前記図13Cの構造上に前記金属膜3Bをスパッタにより形成し、図13Eに示すように前記Cuランド3A上の金属膜3Bを残し、残りの金属膜3BをレジストパターンRMと共にリフトオフして除去し、さらに図13Fに示すように不要なCuシード層3cを、前記Cuランド3Aおよびその上の金属膜3Bをマスクにスパッタエッチングにより除去し、図13Gに示すように前記層間絶縁膜2上に層間絶縁膜3を形成し、図13Hに示すように層間絶縁膜3上にビアホール4Vを有する層間絶縁膜4を、前記ビアホール4Vが前記金属膜3Bを露出するように形成し、さらに図13Iに示すように前記ビアホール4VにCuプラグ4Aを形成することにより形成している。ランド5Aおよび金属膜5B,ランド7Aおよび金属膜7Bについても同様である。このプロセスでは、図13Dの工程において前記金属膜3Bの膜厚を、図13Fの工程におけるスパッタエッチングによる膜厚の減少を見越して、前記Cuシード層3cの膜厚分だけ増加させるのが好ましい。また前記層間絶縁膜3を形成する図13Gの工程と層間絶縁膜4を形成する図13Hの工程とは連続して行うことも可能である。この場合には層間絶縁膜3と4は実際には単一の絶縁膜より構成される。なお前記金属膜3B,5B,7Bを設けることによる断線の回避効果は、図14に示すように前記Cuランド5AとCuビアプラグ4Aを、また前記Cuランド7AとCuビアプラグ6Aをデュアルダマシン法により、一体に形成した配線構造においても同様に得ることができる。ただし図14では、前記Cuランド3Aの側壁面と底面を覆って形成されたバリアメタル膜3aと、前記Cuランド5AおよびCuビアプラグ4Aの側壁面と底面を覆って形成されたバリアメタル膜4aと、前記Cuランド7AおよびCuビアプラグ6Aの側壁面と底面を覆って形成されたバリアメタル膜7aとが図示されている。前記バリアメタル膜3a,5a,7aは、例えば5nm~20nmの膜厚を有している。また図14の構造では、図12における層間絶縁膜4および5に対応して単一の層間絶縁膜5が形成されており、また図12における層間絶縁膜6および7に対応して単一の層間絶縁膜7が形成されている。このような構造は、先に図5A~図5Gで説明したプロセスにより形成することができる。この場合には、例えば前記Cuランド3Aは層間絶縁膜3の表面と一致する表面を有し、前記Cuランド3Aの表面は、前記金属膜3Bの外周において露出している。他のCuランド5Aおよび7Aにおいても同様である。すなわち図15Aに示すように層間絶縁膜3中に配線溝3Gを形成し、図15Bに示すように前記層間絶縁膜3上に前記配線溝3Gの側壁面および底面を覆ってバリアメタル膜3aを形成し、さらに図15Cに示すように図17Bの構造上にCu層3Cを、前記配線溝3GにおいてCu層3Cの上端が層間絶縁膜3の上面に略一致するように、例えば電解メッキ法などにより形成する。ここでシリコン基板1の図示は省略している。さらに図15Dに示すように前記Cu層3C上に前記金属膜3Bに対応するCo膜あるいはW膜よりなる金属膜3Mを、例えばスパッタ法により、前記配線溝3Gを含めて形成し、前記Cu層3Cを、前記配線溝3G中における前記金属膜3Mを研磨ストッパにして、前記層間絶縁膜3の上面が露出するまで化学機械研磨し、前記配線溝3G中にCuランド3Aが、また前記Cuランド3Aの表面に金属膜3Bが形成された構造を得る。図15Eの構造では、前記Cuランド3Aの表面が前記金属膜3Bを囲んで露出している。さらに図15Fに示すように前記層間絶縁膜3上に次の層間絶縁膜5を形成し、図15Gの工程において前記層間絶縁膜5中に配線溝5Gおよび前記金属膜3Bを露出するビアホール5Vを形成する。さらに図15Hの工程で前記層間絶縁膜5上に前記配線溝5Gおよびビアホール5Vの側壁面および底面を覆ってバリアタル膜5aを形成し、図15Iの工程において前記配線溝5Gおよびビアホール5Vを充填してCu層5Cを形成する。さらに図15Jに示すように前記Cu層5Cを層間絶縁膜5の表面が露出するまで化学機械研磨することにより、前記配線溝5GをCuランド5Aが充填し、前記Cuランド5Aから延出するCuビアプラグ4Aが前記ビアホール5Vを介して前記金属膜3Bにコンタクトする構造が得られる。このように本実施形態によれば、金属膜3B,5B,7Bを形成することによりビアプラグに印加される熱応力が低減され、ビアコンタクトの信頼性を著しく向上させることが可能となる。本実施形態において前記金属膜3B,5B,7Bは20~200nmの膜厚を有するのが好ましい。前記金属膜の膜厚が20nm未満の場合、図11で説明したようなビアプラグ部への応力の集中を回避する効果が不十分となり、一方前記金属膜の膜厚が200nmを超えるとビアプラグ4Aとのコンタクト抵抗が増大してしまう。また本実施形態において前記ランド3A,5A,7Aは、10μm~25μm、あるいはそれ以上の幅ないし径を有するのが好ましい。本実施形態において前記金属膜3B,5B,7BとしてはCo,W以外にも、Ti,Ta,Niおよびそれらを主成分とする化合物例CoWP合金,CoWB合金,NiWP合金,TiN,TaN,WNなどを使うことが可能である。[第4の実施形態]先の各実施形態は、主に回路基板や配線基板などに関連して説明したが、先にも述べたように各実施形態はLSIなどの半導体集積回路装置に対しても適用が可能である。図16は、このような半導体集積回路装置100の一例を示す断面図である。図16を参照するに、半導体集積回路装置100は例えばp型のシリコン基板101上に形成されており、前記シリコン基板101上にはSTI型の素子分離領域101Iにより素子領域101Aが画定されている。前記素子領域101Aにはp型のウェル101Pが形成されており、前記素子領域101Aの領域内において前記シリコン基板101上には、ゲート絶縁膜102を介して、n型のポリシリコンゲート電極103が形成されている。これに対応して前記素子領域101Aには前記ポリシリコンゲート電極103の直下にチャネル領域CHが形成され、前記素子領域101Aにおいては前記チャネル領域CHを挟んで第1および第2の側には、型のソースエクステンション領域101aとドレインエクステンション領域101bが、それぞれ形成されている。また前記ポリシリコンゲート電極103の前記第1および第2の側の側壁面には側壁絶縁膜103W1,103W2が形成されており、前記素子領域101A中、前記チャネル領域CHからみて前記第1の側で前記側壁絶縁膜101W1の外側には、n型のソース領域101cが、また前記チャネル領域CHからみて前記第2の側で前記側壁絶縁膜101W2の外側には、n型のドレイン領域101dが、それぞれ形成されている。前記シリコン基板101上には前記ゲート電極103を覆って、前記絶縁膜41に対応する絶縁膜104が形成されており、前記絶縁膜104上には前記絶縁膜42に対応する層間絶縁膜105が形成されている。前記層間絶縁膜105中には前記素子領域101Aに対応して幅広のCu配線パタ―ン105Aが、バリアメタル膜105bにより覆われて形成されており、前記Cu配線パタ―ン105Aからはビアプラグ105Pが、その下の絶縁膜104中を、やはりバリアメタル膜105bに覆われて延在し、前記ソース領域103cにコンタクトする。ここでCu配線パタ―ン105Aは先のCu層45Aに対応し、例えば100nmの深さと100nmの幅で形成されている。また前記Cu配線パタ―ン105Aには、その周辺部を除き、CoWP,NiP,Au,Ag,Ti,Ta,Wなどよりなる研磨ストッパ膜106Aが形成されている。さらに前記層間絶縁膜105中には前記素子領域101Aの外側の領域に、深さが100nmで幅が70nmのCuパタ―ン105Bを70nmのピッチで繰り返し形成した配線部が形成されている。このCuパタ―ン105Bは先のCu層45Bに対応し、バリアメタル膜105bにより覆われて形成されている。前記Cu配線パタ―ン105AおよびCu配線パタ―ン105Bは、前記研磨ストッパ膜106Aの部分を除き、前記層間絶縁膜105の表面に略一致する平坦化面を形成し、前記層間絶縁膜105はSiCキャップ膜107により覆われる。さらに前記SiCキャップ膜107上には層間絶縁膜105と同様な層間絶縁膜108が形成され、前記層間絶縁膜108中には前記素子領域101Aに対応して幅広のCu配線パタ―ン108Aが、バリアメタル膜108bにより覆われて形成されており、前記Cu配線パタ―ン108Aからはビアプラグ108Pが、やはりバリアメタル膜108bに覆われて延在し、前記Cu配線パタ―ン105Aにコンタクトする。Cu配線パタ―ン108Aは先のCu層45Aに対応し、例えば100nmの深さと100nmの幅で形成されている。また前記Cu配線パタ―ン105Aには、その周辺部を除き、CoWP,NiP,Au,Ag,Ti,Ta,Wなどよりなる研磨ストッパ膜109Aが形成されている。さらに前記層間絶縁膜108中には前記素子領域101Aの外側の領域に、深さが100nmで幅が70nmのCuパタ―ン108Bを70nmのピッチで繰り返し形成した配線部が形成されている。このCuパタ―ン108Bは先のCu層45Bに対応し、バリアメタル膜108bにより覆われて形成されている。前記Cu配線パタ―ン108AおよびCu配線パタ―ン108Bも、前記研磨ストッパ膜109Aの部分を除き、前記層間絶縁膜108の表面に略一致する平坦化面を形成し、前記層間絶縁膜108はSiCキャップ膜110により覆われる。このような構造においても、前記Cuパタ―ン105Aあるいは108Aの電解メッキによる形成を、Cuパタ―ン105Bあるいは108Bの電解メッキによる形成と別に独立しておこなうことにより、先に表1,表2あるいは図9で説明したように、Cu層の成膜直後におけるアンダープレートの発生やフィールド部における過大なCu層の堆積を回避しつつ、幅広のCuパタ―ン105Aあるいは108Aにおけるディッシングの発生を抑止することができ、例えば図13に示すように上層のビアプラグ108Pが下層の幅広配線パタ―ン105Aにコンタクトする場合でも、ビアプラグ108Pの先端が配線パタ―ン105Aの表面に届かない問題が解消する。これにより、確実なコンタクトをとれる多層配線構造を実現することが可能となる。さらに本実施形態においても、前記研磨ストッパ膜106A,109Aを設けることにより、Cuビアプラグ108P,105Pへの応力の集中が回避され、また空孔の集中が回避され、信頼性の高いコンタクトを実現することができる。以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形変更が可能である。"