主表面を有する半導体基板と、それぞれが前記主表面に形成された第1および第2の絶縁ゲートバイポーラトランジスタとを備え、前記第1および第2の絶縁ゲートバイポーラトランジスタのそれぞれは、前記主表面に形成された第1導電型のコレクタ領域と、前記コレクタ領域と分かれて前記主表面に形成された第1導電型のベース領域と、前記ベース領域内の前記主表面に形成された第2導電型のエミッタ領域とを含み、さらに前記第1および第2の絶縁ゲートバイポーラトランジスタの各々の前記ベース領域および前記エミッタ領域の双方に接続されたエミッタ用導電層と、前記第1および第2の絶縁ゲートバイポーラトランジスタの各々の前記コレクタ領域に接続されたコレクタ用導電層とを備え、前記第1の絶縁ゲートバイポーラトランジスタの前記ベース領域の前記主表面における面積SA11に対する前記第1の絶縁ゲートバイポーラトランジスタの前記ベース領域と前記エミッタ用導電層との接続部の面積SB11の比SB11/SA11が、前記第2の絶縁ゲートバイポーラトランジスタの前記ベース領域の前記主表面における面積SA21に対する前記第2の絶縁ゲートバイポーラトランジスタの前記ベース領域と前記エミッタ用導電層との接続部の面積SB21の比SB21/SA21よりも大きい、半導体装置。前記第1の絶縁ゲートバイポーラトランジスタの前記ベース領域と前記エミッタ用導電層との前記接続部はラインコンタクト構造を有し、前記第2の絶縁ゲートバイポーラトランジスタの前記ベース領域と前記エミッタ用導電層との前記接続部は前記ラインコンタクト構造を有し、前記第1の絶縁ゲートバイポーラトランジスタの前記ラインコンタクト構造における線幅は前記第2の絶縁ゲートバイポーラトランジスタの前記ラインコンタクト構造における線幅よりも大きい、請求項1に記載の半導体装置。前記第1の絶縁ゲートバイポーラトランジスタの前記ベース領域と前記エミッタ用導電層との前記接続部はラインコンタクト構造を有し、前記第2の絶縁ゲートバイポーラトランジスタの前記ベース領域と前記エミッタ用導電層との前記接続部はホールコンタクト構造を有している、請求項1に記載の半導体装置。主表面を有する半導体基板と、それぞれが前記主表面に形成された第1および第2の絶縁ゲートバイポーラトランジスタとを備え、前記第1および第2の絶縁ゲートバイポーラトランジスタのそれぞれは、前記主表面に形成された第1導電型のコレクタ領域と、前記コレクタ領域と分かれて前記主表面に形成された第1導電型のベース領域と、前記ベース領域内の前記主表面に形成された第2導電型のエミッタ領域とを含み、さらに前記第1および第2の絶縁ゲートバイポーラトランジスタの各々の前記ベース領域および前記エミッタ領域の双方に接続されたエミッタ用導電層と、前記第1および第2の絶縁ゲートバイポーラトランジスタの各々の前記コレクタ領域に接続されたコレクタ用導電層とを備え、前記第1の絶縁ゲートバイポーラトランジスタの前記コレクタ領域の前記主表面における面積SA12に対する前記第1の絶縁ゲートバイポーラトランジスタの前記コレクタ領域と前記コレクタ用導電層との接続部の面積SB12の比SB12/SA12が、前記第2の絶縁ゲートバイポーラトランジスタの前記コレクタ領域の前記主表面における面積SA22に対する前記第2の絶縁ゲートバイポーラトランジスタの前記コレクタ領域と前記コレクタ用導電層との接続部の面積SB22の比SB22/SA22よりも大きい、半導体装置。前記第1の絶縁ゲートバイポーラトランジスタの前記コレクタ領域と前記コレクタ用導電層との前記接続部はラインコンタクト構造を有し、前記第2の絶縁ゲートバイポーラトランジスタの前記コレクタ領域と前記コレクタ用導電層との前記接続部は前記ラインコンタクト構造を有し、前記第1の絶縁ゲートバイポーラトランジスタの前記ラインコンタクト構造における線幅は前記第2の絶縁ゲートバイポーラトランジスタの前記ラインコンタクト構造における線幅よりも大きい、請求項4に記載の半導体装置。前記第1の絶縁ゲートバイポーラトランジスタの前記コレクタ領域と前記コレクタ用導電層との前記接続部はラインコンタクト構造を有し、前記第2の絶縁ゲートバイポーラトランジスタの前記コレクタ領域と前記コレクタ用導電層との前記接続部はホールコンタクト構造を有している、請求項4に記載の半導体装置。前記第1の絶縁ゲートバイポーラトランジスタの耐圧は前記第2の絶縁ゲートバイポーラトランジスタの耐圧よりも高い、請求項1~6のいずれかに記載の半導体装置。前記主表面に形成された素子分離構造をさらに備え、前記第1および第2の絶縁ゲートバイポーラトランジスタの少なくともいずれかの前記コレクタ領域は、前記素子分離構造によって互いに分離された複数のコレクタ分割領域を含む、請求項1~7のいずれかに記載の半導体装置。前記主表面に形成された第2導電型の不純物領域をさらに備え、前記第1および第2の絶縁ゲートバイポーラトランジスタの少なくともいずれかの前記コレクタ領域は、前記不純物領域によって互いに分離された複数のコレクタ分割領域を含む、請求項1~7のいずれかに記載の半導体装置。前記ラインコンタクト構造は途切れることなく連続的に延びている、請求項2、3、5および6のいずれかに記載の半導体装置。前記ラインコンタクト構造は、互いに分離され、かつ互いに直列に配置された複数のラインコンタクト部を有する、請求項2、3、5および6のいずれかに記載の半導体装置。前記ラインコンタクト構造は、互いに分離され、かつ互いに直列に配置された複数のラインコンタクト部を有し、互いに直列に配置された前記複数のラインコンタクト部の間に位置する分離部分の真下には、第2導電型の前記エミッタ領域のみが位置している、請求項2または3に記載の半導体装置。前記ラインコンタクト構造は、互いに分離され、かつ互いに直列に配置された複数のラインコンタクト部を有し、互いに直列に配置された前記複数のラインコンタクト部の間に位置する分離部分の真下には、第1導電型の前記ベース領域と第2導電型の前記エミッタ領域とが位置しており、前記分離部分の真下に位置する前記エミッタ領域の前記主表面における面積は、前記分離部分の真下に位置する前記ベース領域の前記主表面における面積よりも大きい、請求項2または3に記載の半導体装置。前記ラインコンタクト構造は、互いに分離され、かつ互いに直列に配置された複数のラインコンタクト部を有し、互いに直列に配置された前記複数のラインコンタクト部の間に位置する分離部分の真下には、第1導電型の前記ベース領域のみが位置している、請求項2または3に記載の半導体装置。前記ラインコンタクト構造は、互いに分離され、かつ互いに直列に配置された複数のラインコンタクト部を有し、互いに直列に配置された前記複数のラインコンタクト部の間に位置する分離部分の真下には、第1導電型の前記ベース領域と第2導電型の前記エミッタ領域とが位置しており、前記分離部分の真下に位置する前記ベース領域の前記主表面における面積は、前記分離部分の真下に位置する前記エミッタ領域の前記主表面における面積よりも大きい、請求項2または3に記載の半導体装置。前記ラインコンタクト構造は、互いに分離され、かつ互いに直列に配置された複数のラインコンタクト部を有し、互いに直列に配置された前記複数のラインコンタクト部の間に位置する分離部分の真下には、第1導電型の前記ベース領域と第2導電型の前記エミッタ領域とが位置しており、前記分離部分の真下に位置する前記ベース領域の前記主表面における面積は、前記分離部分の真下に位置する前記エミッタ領域の前記主表面における面積と同じである、請求項2または3に記載の半導体装置。同一チップ内に複数のラテラルIGBTが配置される場合がある。同一チップ内に配置される複数のラテラルIGBTには、電流重視のIGBTや耐圧重視のIGBTがあり、それぞれのIGBTにおいて求められる特性は互いに異なっている。これまでのラテラルIGBTにおいて電流向上やオン耐圧向上といった特性改善を行なうには、素子サイズの変更や注入レイアウトの変更、不純物注入条件の変更といった大規模な変更と最適化とが必要である。このため、それぞれの要求にあった素子をすべて開発するのは開発上の負荷が大きいという問題がある。本発明は、上記の課題を鑑みてなされたものであり、その目的は、大規模な変更を必要とせず開発上の負荷が小さい半導体装置を提供することである。本発明の一の実施例における半導体装置は、半導体基板と、第1および第2の絶縁ゲートバイポーラトランジスタと、エミッタ用導電層と、コレクタ用導電層とを備えている。半導体基板は主表面を有している。第1および第2の絶縁ゲートバイポーラトランジスタは、それぞれが主表面に形成されており、第1導電型のコレクタ領域と第1導電型のベース領域と第2導電型のエミッタ領域とを含んでいる。コレクタ領域は主表面に形成されている。ベース領域は、コレクタ領域と分かれて主表面に形成されている。エミッタ領域は、ベース領域内の主表面に形成されている。エミッタ用導電層は、第1および第2の絶縁ゲートバイポーラトランジスタの各々のベース領域およびエミッタ領域に接続されている。コレクタ用導電層は、第1および第2の絶縁ゲートバイポーラトランジスタの各々のコレクタ領域に接続されている。第1の絶縁ゲートバイポーラトランジスタのベース領域の主表面における面積SA11に対する第1の絶縁ゲートバイポーラトランジスタのベース領域とエミッタ用導電層との接続部の面積SB11の比SB11/SA11が、第2の絶縁ゲートバイポーラトランジスタのベース領域の主表面における面積SA21に対する第2の絶縁ゲートバイポーラトランジスタのベース領域とエミッタ用導電層との接続部の面積SB21の比SB21/SA21よりも大きい。本発明の他の実施例における半導体装置は、半導体基板と、第1および第2の絶縁ゲートバイポーラトランジスタと、エミッタ用導電層と、コレクタ用導電層とを備えている。半導体基板は主表面を有している。第1および第2の絶縁ゲートバイポーラトランジスタは、それぞれが主表面に形成されており、第1導電型のコレクタ領域と第1導電型のベース領域と第2導電型のエミッタ領域とを含んでいる。コレクタ領域は主表面に形成されている。ベース領域は、コレクタ領域と分かれて主表面に形成されている。エミッタ領域は、ベース領域内の主表面に形成されている。エミッタ用導電層は、第1および第2の絶縁ゲートバイポーラトランジスタの各々のベース領域およびエミッタ領域に接続されている。コレクタ用導電層は、第1および第2の絶縁ゲートバイポーラトランジスタの各々のコレクタ領域に接続されている。第1の絶縁ゲートバイポーラトランジスタのコレクタ領域の主表面における面積SA12に対する第1の絶縁ゲートバイポーラトランジスタのコレクタ領域とコレクタ用導電層との接続部の面積SB12の比SB12/SA12が、第2の絶縁ゲートバイポーラトランジスタのコレクタ領域の主表面における面積SA22に対する第2の絶縁ゲートバイポーラトランジスタのコレクタ領域とコレクタ用導電層との接続部の面積SB22の比SB22/SA22よりも大きい。この実施例によれば、一方の領域と一方の導電層との接続部の面積を第1および第2の絶縁ゲートバイポーラトランジスタにおいて変えることにより、絶縁ゲートバイポーラトランジスタの特性を容易に改善できるため、大規模な変更を必要とせず開発上の負荷が小さい半導体装置を得ることができる。以下、本発明の実施の形態について図に基づいて説明する。実施の形態1まず本発明の実施の形態1における半導体装置の構成について図1~図6を用いて説明する。図1を参照して、PDPスキャンドライバの回路は、出力回路部OCと、レベルシフタ部LSと、ロジック回路部LCと、保護回路部PCとを有している。出力回路部OCは、LowSideおよびHighSideの主スイッチ素子として2つのIGBTを用いたトーテムポール回路を含んでいる。このトーテムポール回路は、第1の駆動電圧VHが供給される端子と第2の駆動電圧GNDが供給される端子との間に接続され、かつ出力端子から負荷に直流出力Voutを供給するように構成されている。LowSideおよびHighSideの各々のIGBTには、エミッタコレクタ間にダイオードが逆接続されている。ロジック回路部LCは、出力回路部OCのLowSideのIGBTのゲート電極に接続されている。またロジック回路部LCは、レベルシフタ部LSと保護回路部PCとを介在してHighSideのIGBTのゲート電極に接続されている。図2Aを参照して、上記PDPスキャンドライバの半導体チップにおいては、bit数に応じた出力段が保護回路部とロジック回路部とを挟み込むように図中左右両側に配置されている。また出力段とロジック回路部とを挟み込むように図中上下両側にI/OInput/Output回路部が配置されている。図2Bを参照して、出力段には、1bitごとに、レベルシフタ部と、HighSideのIGBTと、LowSideのIGBTと、ダイオードと、出力パッドとが配置されている。図3を参照して、HighSideのIGBTはたとえば耐圧重視の素子であり、LowSideのIGBTはたとえば電流重視の素子である。HighSideのIGBTは、LowSideのIGBTよりもドリフト領域の不純物濃度が低く設定されたり、ドリフト領域のコレクタエミッタ間の長さが大きく設定されるなどにより耐圧が高くなるように構成されている。またLowSideのIGBTは、HighSideのIGBTよりもチャネル幅が大きく設定されたり、チャネル長が小さく設定されたり、チャネル抵抗が小さく設定されるなどにより、電流駆動能力が高くなるように構成されている。図5および図6を参照して、HighSideおよびLowSideのIGBTの各々は、nドリフト領域DRIと、n型領域NRと、pコレクタ領域CRと、p型ベース領域BR、BCRと、nエミッタ領域ERと、ゲート絶縁膜GIと、ゲート電極層GEとを主に有している。nドリフト領域DRIは半導体基板SUB内に形成されている。n型領域NRは、nドリフト領域DRIと接するように半導体基板SUB内に形成されている。pコレクタ領域CRは、n型領域NRとpn接合を構成するように半導体基板SUB内であって半導体基板SUBの主表面に形成されている。p型ベース領域BR、BCRは、nドリフト領域DRIとpn接合を構成するように半導体基板SUB内であって半導体基板SUBの主表面に形成されている。このp型ベース領域BR、BCRは、nドリフト領域DRIとpn接合を構成するp型領域BRと、p型領域BR内の半導体基板SUBの主表面に位置するpベースコンタクト領域BCRとを有している。pベースコンタクト領域BCRはp型領域BRよりも高いp型不純物濃度を有している。nエミッタ領域ERは、p型ベース領域BR、BCRとpn接合を構成するように半導体基板SUB内であって半導体基板SUBの主表面に形成されている。pコレクタ領域CRとp型ベース領域BR、BCRとに挟まれる半導体基板SUBの主表面には素子分離構造ESが形成されている。この素子分離構造ESは、たとえばLOCOSLocalOxidationofSiliconで形成されたシリコン酸化膜であってもよく、またSTIShallowTrenchIsolationであってもよい。ゲート電極層GEは、少なくともnエミッタ領域ERとnドリフト領域DRIとに挟まれるp型領域BR上にゲート絶縁膜GIを介在して形成されている。ゲート電極層GEの一方端部は、素子分離構造ES上に乗り上げることにより、素子分離構造ESを間に挟んでnドリフト領域DRIと対向している。このIGBTが形成された半導体基板SUBの主表面上に、IGBTを覆うように層間絶縁膜IIが形成されている。この層間絶縁膜IIには、コンタクト用の凹部CH1、CH2が形成されている。コンタクト用の凹部CH1は、層間絶縁膜IIの上面からpコレクタ領域CRに達するように形成されている。コンタクト用の凹部CH2は、層間絶縁膜IIの上面からnエミッタ領域ERおよびpベースコンタクト領域BCRの双方に達するように形成されている。コンタクト用の凹部CH1の内部を埋め込むように導電性の材料よりなるプラグ層コレクタ用導電層PR1が形成されている。またコンタクト用の凹部CH2の内部を埋め込むように導電性の材料よりなるプラグ層エミッタ用導電層PR2が形成されている。このプラグ層PR1、PR2のそれぞれに接するように層間絶縁膜II上に金属配線MIが形成されている。図4を参照して、コンタクト用の凹部CH1、CH2の双方は、たとえばラインコンタクトスリットコンタクト構造を有している。このラインコンタクト構造とは、平面視において略矩形角部がある程度ラウンドしたものも含むの形状を有し、かつその略矩形状のコンタクト用の凹部の一方の辺の長さたとえば長さLA、LBが他方の辺の長さたとえば線幅WA、WBの2倍以上長い構造のことである。コンタクト用の凹部CH1はpコレクタ領域CRに達するように形成されているため、コンタクト用の凹部CH1内を埋め込むプラグ層PR1はpコレクタ領域CRに接続されている。複数のnエミッタ領域ERと複数のpベースコンタクト領域BCRとは、1つのIGBT内において、ゲート幅方向図中上下方向に沿って互いに交互に配置されている。エミッタ側のコンタクト用の凹部CH2は、複数のnエミッタ領域ERと複数のpベースコンタクト領域BCRとの各々に達するように形成されている。このためコンタクト用の凹部CH2内を埋め込むプラグ層PR2は、複数のnエミッタ領域ERと複数のpベースコンタクト領域BCRとの各々に接続されている。図3を参照して、HighSideのIGBTの半導体基板SUBの主表面におけるpベースコンタクト領域BCRの面積p領域面積:SA11に対するプラグ層PR2とpベースコンタクト領域BCRとの接続部の面積p領域上コンタクト面積:SB11の比p領域上コンタクト面積/p領域面積:SB11/SA11は、LowSideのIGBTの半導体基板SUBの主表面におけるpベースコンタクト領域BCRの面積p領域面積:SA21に対するプラグ層PR2とpベースコンタクト領域BCRとの接続部の面積p領域上コンタクト面積:SB21の比p領域上コンタクト面積/p領域面積:SB21/SA21よりも大きくなっている。またHighSideのIGBTの半導体基板SUBの主表面におけるpコレクタ領域CRの面積コレクタ活性面積:SA12に対するプラグ層PR1とpコレクタ領域CRとの接続部の面積コレクタコンタクト面積:SB12の比コレクタコンタクト面積/コレクタ活性面積:SB12/SA12は、LowSideのIGBTの半導体基板SUBの主表面におけるpコレクタ領域CRの面積コレクタ活性面積:SA22に対するプラグ層PR1とpコレクタ領域CRとの接続部の面積コレクタコンタクト面積:SB22の比コレクタコンタクト面積/コレクタ活性面積:SB22/SA22よりも大きくなっている。ここで、pコレクタ領域CRの面積コレクタ活性面積は、素子分離構造ESによって取り囲まれたpコレクタ領域CRの面積に対応する。ここで比p領域上コンタクト面積/p領域面積は、図4に示すようにゲート幅方向に並んだ複数のnエミッタ領域ERと複数のpベースコンタクト領域BCRとの配置領域R内における両端のnエミッタ領域ERの間に挟まれたp領域面積とp領域上コンタクト面積とにより定義されるものである。つまり上記のpベースコンタクト領域BCRの面積p領域面積は、図4に示す配置領域R内の両端に位置するnエミッタ領域ERの間に挟まれる複数のpベースコンタクト領域BCRの面積の合計である。また上記のプラグ層PR2とpベースコンタクト領域BCRとの接続部の面積p領域上コンタクト面積は、図4に示す配置領域R内の両端に位置するnエミッタ領域ERの間に挟まれるpベースコンタクト領域BCRとプラグ層PR2との接続部の面積の合計である。なおHighSideのIGBTの比コレクタコンタクト面積/コレクタ活性面積および比p領域上コンタクト面積/p領域面積の少なくともいずれかが、LowSideのIGBTよりも高ければよい。たとえばHighSideおよびLowSideのIGBTの各々の比コレクタコンタクト面積/コレクタ活性面積が互いに同じで、HighSideのIGBTの比p領域上コンタクト面積/p領域面積がLowSideのIGBTの比p領域上コンタクト面積/p領域面積より高くてもよい。またたとえばHighSideおよびLowSideのIGBTの各々の比p領域上コンタクト面積/p領域面積が互いに同じで、HighSideのIGBTの比コレクタコンタクト面積/コレクタ活性面積がLowSideのIGBTの比コレクタコンタクト面積/コレクタ活性面積より高くてもよい。またたとえばHighSideのIGBTの比p領域上コンタクト面積/p領域面積がLowSideのIGBTの比p領域上コンタクト面積/p領域面積より高く、かつHighSideのIGBTの比コレクタコンタクト面積/コレクタ活性面積がLowSideのIGBTの比コレクタコンタクト面積/コレクタ活性面積より高くてもよい。ここで、HighSideおよびLowSideの各々のIGBTにおけるプラグ層PR1とpコレクタ領域CRとの接続部コンタクト用の凹部CH1における接続部はラインコンタクト構造を有している。そして、HighSideのIGBTにおけるプラグ層PR1とpコレクタ領域CRとの接続部の線幅W1Aは、LowSideのIGBTにおけるプラグ層PR1とpコレクタ領域CRとの接続部の線幅W2Aよりも大きいことが好ましい。またHighSideおよびLowSideの各々のIGBTにおけるプラグ層PR2とpベースコンタクト領域BCRとの接続部コンタクト用の凹部CH2における接続部はラインコンタクト構造を有している。そして、HighSideのIGBTにおけるプラグ層PR2とpベースコンタクト領域BCRとの接続部の線幅W1Bは、LowSideのIGBTにおけるプラグ層PR2とpベースコンタクト領域BCRとの接続部の線幅W2Bよりも大きいことが好ましい。次に、上記の比とIGBTの特性との関係に関して本発明者が行なった検討について図7~図12を用いて説明する。まず本発明者は、上記の比p領域上コンタクト面積/p領域面積の変化により、IGBTの特性線形電流、飽和電流、オン耐圧が変化することを調べた。この検討は、図4に示す構成を有するIGBTの比コレクタコンタクト面積/コレクタ活性面積を一定として、比p領域上コンタクト面積/p領域面積のみを変化させることにより行なった。その結果を図7~図9に示す。図7の結果から、上記の比p領域上コンタクト面積/p領域面積を変化させても線形電流はほとんど変化しないが、図8の結果から、上記の比p領域上コンタクト面積/p領域面積を小さくすることで飽和電流が向上することが分かった。一方、図9の結果から、上記の比p領域上コンタクト面積/p領域面積を大きくすることでオン耐圧が向上することが分かった。また本発明者は、上記の比コレクタコンタクト面積/コレクタ活性面積の変化により、IGBTの特性線形電流、飽和電流、オン耐圧が変化することについても調べた。この検討は、図4に示す構成を有するIGBTの上記の比p領域上コンタクト面積/p領域面積を一定として、上記の比コレクタコンタクト面積/コレクタ活性面積のみを変化させることにより行なった。その結果を図10~図12に示す。図10および図11の結果から、上記の比コレクタコンタクト面積/コレクタ活性面積を小さくすると、線形電流および飽和電流の双方が向上することが分かった。また、図12の結果から、上記の比コレクタコンタクト面積/コレクタ活性面積を大きくすることでオン耐圧が向上することが分かった。また比p領域上コンタクト面積/p領域面積および比コレクタコンタクト面積/コレクタ活性面積の双方を変化させた場合には、図10~図12に示す比コレクタコンタクト面積/コレクタ活性面積のみを変化させた場合とほぼ同じ結果となることがわかった。上記の図7~図12の結果から、耐圧重視のIGBTにおいては比p領域上コンタクト面積/p領域面積および比コレクタコンタクト面積/コレクタ活性面積の少なくともいずれかを大きくすることが、オン耐圧向上の観点から有効であることが分かった。また電流重視のIGBTにおいては比p領域上コンタクト面積/p領域面積および比コレクタコンタクト面積/コレクタ活性面積の少なくともいずれかを小さくすることが、線形電流および飽和電流向上の観点から有効であることが分かった。次に、上記の図7~図12に示す結果が得られた理由について図13~図17を用いて考察する。図13を参照して、p領域上コンタクト面積が大きい場合、プラグ層PR2とpベースコンタクト領域BCRとの接触抵抗が小さくなり、p型領域BRからのホール正孔の引き抜き効率が高くなる。これによりp型領域BRにホールが溜まることが抑制されて、オン耐圧が向上したと考えられる。図14を参照して、一方、p領域上コンタクト面積が小さい場合、プラグ層PR2とpベースコンタクト領域BCRとの接触抵抗が大きくなり、p型領域BRからのホールの引き抜き効率が低くなる。これによりp型領域BRにホールが溜まりやすくなり、ベース電位がグランド電位から浮き上がって、オン耐圧の向上が抑制されたと考えられる。図15を参照して、コンタクト用の凹部CH1を形成する際のエッチングダメージや、コンタクト用の凹部CH1内に形成されたバリアメタル図示せずの半導体基板の主表面におけるシリサイド化により、コレクタ領域CRの表面に結晶欠陥DFが発生する。この結晶欠陥DFの個数はコレクタコンタクト面積の大きさに比例する。この結晶欠陥DFにおいてホールと電子との再結合が生じてホールが消滅するため、図16に示すように、結晶欠陥DFの個数に応じてプラグ層PR1からコレクタ領域CRを通じてドリフト領域DRIに注入されるホールの数密度が変化する。このホール密度に応じて伝導率変調によるドリフト領域DRIの抵抗が変化して電流が増減すると考えられる。つまり、コレクタコンタクト面積が大きいと、コレクタ領域CRの表面における結晶欠陥DFの個数が多くなり、プラグ層PR1からコレクタ領域CRを通じてドリフト領域DRIに注入されるホールの数が減るため、電流の向上が抑制されたと考えられる。図17を参照して、一方、コレクタコンタクト面積が小さいと、コレクタ領域CRの表面における結晶欠陥DFの個数が少なくなり、プラグ層PR1からコレクタ領域CRを通じてドリフト領域DRIに注入されるホールの数が増える。これにより、伝導率変調によるドリフト領域DRIの抵抗が大幅に低下して電流が増加すると考えられる。次に、本実施の形態の作用効果について説明する。上述したように本実施の形態においては、比コレクタコンタクト面積/コレクタ活性面積および比p領域上コンタクト面積/p領域面積の少なくともいずれかが、HighSideのIGBTにおいて、LowSideのIGBTにおけるよりも高くなっている。このため、HighSideのIGBTにおいてはオン耐圧を向上することができ、かつLowSideのIGBTにおいては電流線形電流、飽和電流を向上させることができる。つまり、素子サイズの変更や注入レイアウトの変更、不純物注入条件の変更といった大規模な変更と最適化を行なうことなく、コンタクトサイズの変更といった小規模な変更で、開発上の負荷を小さく抑えつつ、ラテラルIGBTにおける電流向上やオン耐圧向上といった特性改善を行なうことが可能となる。なおコンタクトサイズの変更は、コンタクトマスクの変更だけでコントロールすることができるため、コンタクトマスクの試作後の再調整も低コストで可能である。上記においては、HighSideおよびLowSideの双方のIGBTにおいて、コレクタ側とエミッタ側との双方のコンタクト用の凹部CH1、CH2がラインコンタクト構造を有している。このようにラインコンタクト構造を用いることでホールコンタクト構造を用いた場合よりもコンタクト面積を大きくすることができ、IGBTの特性のコントロール幅を拡大することができる。またHighSideおよびLowSideのいずれか一方または双方のIGBTにおいて、図18に示すようにコレクタ側のコンタクト用の凹部CH1がホールコンタクト構造を有し、エミッタ側のコンタクト用の凹部CH2がラインコンタクト構造を有していてもよい。この場合においても、エミッタ側のコンタクト用の凹部CH2がラインコンタクト構造を有しているため、ホールコンタクト構造を用いた場合よりもコンタクト面積を大きくすることができ、IGBTの特性のコントロール幅を拡大することができる。上記の構成を採用した例を図28に示す。図28に示す構成においては、たとえばHighSideのIGBTのコレクタ側およびエミッタ側のコンタクト用の凹部CH1、CH2がラインコンタクト構造を有し、LowSideのIGBTのエミッタ側のコンタクト用の凹部CH2がラインコンタクト構造を有し、かつコレクタ側のコンタクト用の凹部CH1がホールコンタクト構造を有している。またHighSideおよびLowSideのいずれか一方または双方のIGBTにおいて、図19に示すようにエミッタ側のコンタクト用の凹部CH2がホールコンタクト構造を有し、コレクタ側のコンタクト用の凹部CH1がラインコンタクト構造を有していてもよい。この場合においても、コレクタ側のコンタクト用の凹部CH1がラインコンタクト構造を有しているため、ホールコンタクト構造を用いた場合よりもコンタクト面積を大きくすることができ、IGBTの特性のコントロール幅を拡大することができる。またHighSideおよびLowSideのいずれか一方または双方のIGBTにおいて、コレクタ側およびエミッタ側の双方のコンタクト用の凹部CH1、CH2の双方がホールコンタクト構造であってもよい。また本実施の形態においては、図3および図4に示すようにラインコンタクト構造が途中で途切れることなく連続的に延びている。これにより、コンタクト用の凹部CH1、CH2の位置ズレ、寸法ズレによる特性のバラツキを抑制することができる。また、HighSideおよびLowSideの各々のIGBTにおけるプラグ層PR1とpコレクタ領域CRとの接続部の線幅W1AまたはW2Aは、プラグ層PR2とpベースコンタクト領域CRとの接続部の線幅W1BまたはW2Bよりも大きくてもよく、また小さくてもよい。実施の形態2図20および図21を参照して、本実施の形態の構成は、実施の形態1の構成と比較して、pコレクタ領域CRが素子分離構造ESにより間引かれている分断されている点において異なっている。つまり1つのIGBTにおいて、pコレクタ領域CRが、素子分離構造ESにより分離された複数のpコレクタ領域部分CRaから構成されている。この素子分離構造ESは、実施の形態1で説明したように、LOCOSにより形成されたシリコン酸化膜であってもよく、またSTIであってもよい。またコレクタ側のコンタクト用の凹部CH1がホールコンタクト構造を有している。この場合、コレクタ側のコンタクト用の凹部CH1は複数のpコレクタ領域部分CRaの各々に達し、かつ素子分離構造ESには達しないように構成されている。隣り合うpコレクタ領域部分CRaに挟まれる素子分離構造ESは層間絶縁膜IIにより覆われている。なお上記以外の本実施の形態の構成は、上述した実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明を繰り返さない。また図20および図21においては、コレクタ側のコンタクト用の凹部CH1がホールコンタクト構造を有する場合について説明したが、図22および図23に示すようにラインコンタクト構造であってもよい。図22および図23に示すラインコンタクト構造の場合、ラインコンタクト構造の凹部CH1は、互いに分割され、かつ互いに直列に配置された複数のラインコンタクト部の凹部CH1aを有している。そして、複数のラインコンタクト部の凹部CH1aの各々は複数のpコレクタ領域部分CRaの各々に達するように構成されており、素子分離構造ESには達していない。本実施の形態によれば、pコレクタ領域CRが素子分離構造ESにより間引かれているため電流改善が可能となる。またフィールドマスクを変更するだけで、pコレクタ領域CRを素子分離構造ESにより間引いた構成を製造可能であるため、低コストで上記構成を製造することができる。実施の形態3図24および図25を参照して、本実施の形態の構成は、実施の形態1の構成と比較して、pコレクタ領域CRがn分離領域NHRにより間引かれている分断されている点において異なっている。つまり1つのIGBTにおいて、pコレクタ領域CRが、複数のn分離領域NHRにより分離された複数のpコレクタ領域部分CRaから構成されている。複数のn分離領域NHRの各々は、n型領域NRよりも高いn型不純物濃度を有している。またコレクタ側のコンタクト用の凹部CH1がホールコンタクト構造を有している。この場合、コレクタ側のコンタクト用の凹部CH1は複数のpコレクタ領域部分CRaの各々に達し、かつ素子分離構造ESには達しないように構成されている。隣り合うpコレクタ領域部分CRaに挟まれる素子分離構造ESは層間絶縁膜IIにより覆われている。なお、上記以外の本実施の形態の構成は、上述した実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明を繰り返さない。また図24および図25においては、コレクタ側のコンタクト用の凹部CH1がホールコンタクト構造を有する場合について説明したが、図26および図27に示すようにラインコンタクト構造であってもよい。図26および図27に示すラインコンタクト構造の場合、ラインコンタクト構造の凹部CH1は、互いに分割され、かつ互いに直列に配置された複数のラインコンタクト部の凹部CH1aを有している。そして、複数のラインコンタクト部の凹部CH1aの各々は複数のpコレクタ領域部分CRaの各々に達するように構成されており、n分離領域NHRには達していない。本実施の形態によれば、pコレクタ領域CRが複数のn分離領域NHRにより間引かれているため電流改善が可能となる。またpコレクタ領域CRおよびn分離領域NHR形成のための不純物注入マスクを変更するだけで、pコレクタ領域CRをn分離領域NHRにより間引いた構成を製造可能であるため、低コストで上記構成を製造することができる。実施の形態4図29を参照して、本実施の形態の構成は、実施の形態1の構成と比較して、エミッタ側のコンタクト用の凹部CH2が、互いに分離され、かつ直列に配置された複数のラインコンタクト部分CH2aを有している点において異なっている。複数のラインコンタクト部分CH2aの各々は、ラインコンタクト構造を有している。つまり複数のラインコンタクト部分CH2aの各々は、図29に示す平面視において略矩形の形状を有し、かつ平面視における一方の辺の長さLBaが他方の辺の長さWBaの2倍以上長い構造を有している。平面視において隣り合うラインコンタクト部分CH2aの間に位置する分離部分SRの真下領域にはn型領域nエミッタ領域ERのみが位置している。なお、上記以外の本実施の形態の構成は、上述した実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明を繰り返さない。本実施の形態においては、エミッタ側のコンタクト用の凹部CH2が複数のラインコンタクト部分CH2aに分割されている。ここで、長いラインコンタクト構造の場合、フォトレジストの収縮などによりラインコンタクト構造の長手方向における端部と中央部との線幅の差が大きくなる。しかし本実施の形態では、分割された各ラインコンタクト部分CH2aの長手方向の寸法は、分割されていないコンタクト用の凹部CH2の長手方向の長さよりも短い。このため、コンタクト用の凹部CH2の仕上がりサイズの安定性を高めることができる。また本実施の形態では、隣り合うラインコンタクト部分CH2aの間の分離部分SRの真下領域にはn型領域nエミッタ領域ERのみが位置している。このため、コンタクト用の凹部CH2の位置ズレ、寸法ズレによるオン耐圧のバラツキを抑制することができる。また図30に示すように、平面視において隣り合うラインコンタクト部分CH2aの間に位置する分離部分SRの真下領域にはp型領域pベースコンタクト領域BCRのみが位置していてもよい。この場合、コンタクト用の凹部CH2の位置ズレ、寸法ズレによる電流のバラツキを抑制することができる。また図31~図33に示すように、平面視において隣り合うラインコンタクト部分CH2aの間に位置する分離部分SRの真下領域にはn型領域nエミッタ領域ERとp型領域pベースコンタクト領域BCRとの双方が位置していてもよい。図31に示すように、分離部分SRの真下に位置するn型領域nエミッタ領域ERの部分の面積が、分離部分SRの真下に位置するp型領域pベースコンタクト領域BCRの部分の面積よりも大きくてもよい。この場合には、図29の構成と同様、コンタクト用の凹部CH2の位置ズレ、寸法ズレによるオン耐圧のバラツキを抑制することができる。また図32に示すように、分離部分SRの真下に位置するp型領域pベースコンタクト領域BCRの部分の面積が、分離部分SRの真下に位置するn型領域nエミッタ領域ERの部分の面積よりも大きくてもよい。この場合には、図30の構成と同様、コンタクト用の凹部CH2の位置ズレ、寸法ズレによる電流のバラツキを抑制することができる。また図33に示すように、分離部分SRの真下に位置するn型領域nエミッタ領域ERの部分の面積と、分離部分SRの真下に位置するp型領域pベースコンタクト領域BCRの部分の面積とが同じであってもよい。この場合には、図30の構成と同様、コンタクト用の凹部CH2の位置ズレ、寸法ズレによるオン耐圧のバラツキと電流のバラツキとを抑制することができる。上記の実施の形態においては、エミッタ側のコンタクト用の凹部CH2が複数のラインコンタクト部分CH2aを有する場合について説明したが、コレクタ側のコンタクト用の凹部CH1が、互いに分離され、かつ直列に配置された複数のラインコンタクト部分を有していてもよい。なお図3、図28においてはゲート電極層GEおよびnエミッタ領域ERが、pコレクタ領域CRと直線状に並走する構成について説明したが、ゲート電極層GEおよびnエミッタ領域ERは、平面視においてpコレクタ領域CRの周囲を取り囲むように配置されていてもよい。また耐圧重視のIGBTと電流重視のIGBTとはシリコン単結晶基板に形成されてもよく、またSOISilicononInsulator基板に形成されてもよい。また上記の実施の形態においては、耐圧重視のIGBTと電流重視のIGBTとを有するものとしてPDPスキャンドライバの回路を有する半導体装置について説明したが、本発明はこの半導体装置に限定されるものではなく、互いに異なる特性を有する2つのIGBTを有する半導体装置に適用することができる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。