"アナログ信号が入力される複数の入力端子と、前記各入力端子に入力されるアナログ信号の1つを選択して出力する信号選択回路と、前記信号選択回路から出力されるアナログ信号をデジタル信号に変換するA/D変換器と、前記各入力端子がプルダウン抵抗を介して接地された状態と接地されない状態とを切り替える切替回路と、前記入力端子と前記信号選択回路との間に異常が発生したか否かを判定する判定手段と、を備え、前記判定手段は、前記信号選択回路が選択したアナログ信号について、前記切替回路が当該アナログ信号の入力端子をプルダウン抵抗を介して接地しない状態で、前記A/D変換器により算出された第1の変換値と、前記切替回路が当該アナログ信号の入力端子をプルダウン抵抗を介して接地した状態で、前記A/D変換器により算出された第2の変換値とを比較し、前記第1の変換値と前記第2の変換値との乖離の程度に基づいて、前記異常が発生したか否かを判定することを特徴とするA/D変換装置。請求項1に記載のA/D変換装置において、前記判定手段は、前記第1の変換値と前記第2の変換値との差を演算し、前記差があらかじめ決められた閾値より小さいときは、前記異常が発生していないと判定するとともに、前記第1の変換値を前記A/D変換器の出力として採用し、前記差があらかじめ決められた閾値以上のときは、前記異常が発生したと判定するとともに、所定の異常処理を行うことを特徴とするA/D変換装置。請求項1または請求項2に記載のA/D変換装置において、前記判定手段は、CPUにより構成され、前記信号選択回路、前記A/D変換器、および前記切替回路は、前記CPUに内蔵されており、前記プルダウン抵抗は、前記CPUに外付けされていることを特徴とするA/D変換装置。請求項3に記載のA/D変換装置において、前記CPUは、前記切替回路が接続されたポートを有し、前記プルダウン抵抗は、前記入力端子と前記ポートとの間に接続されていることを特徴とするA/D変換装置。請求項1または請求項2に記載のA/D変換装置において、前記判定手段は、CPUにより構成され、前記信号選択回路、前記A/D変換器、前記切替回路、および前記プルダウン抵抗は、前記CPUに内蔵されていることを特徴とするA/D変換装置。請求項1または請求項2に記載のA/D変換装置において、前記判定手段は、CPUにより構成され、前記信号選択回路、および前記A/D変換器は、前記CPUに内蔵されており、前記プルダウン抵抗、および前記切替回路は、前記CPUに外付けされており、前記切替回路は前記CPUからの信号に基づいて切替動作を行うことを特徴とするA/D変換装置。本発明の課題は、入力側に異常が発生したか否かを正確に検出することができるA/D変換装置を提供することにある。本発明に係るA/D変換装置は、アナログ信号が入力される複数の入力端子と、各入力端子に入力されるアナログ信号の1つを選択して出力する信号選択回路と、この信号選択回路から出力されるアナログ信号をデジタル信号に変換するA/D変換器と、各入力端子がプルダウン抵抗を介して接地された状態と接地されない状態とを切り替える切替回路と、入力端子と信号選択回路との間に異常が発生したか否かを判定する判定手段とを備える。判定手段は、信号選択回路が選択したアナログ信号について、切替回路が当該アナログ信号の入力端子をプルダウン抵抗を介して接地しない状態で、A/D変換器により算出された第1の変換値と、切替回路が当該アナログ信号の入力端子をプルダウン抵抗を介して接地した状態で、A/D変換器により算出された第2の変換値とを比較し、第1の変換値と第2の変換値との乖離の程度に基づいて、異常が発生したか否かを判定する。このような構成によると、入力端子と信号選択回路との間に異常が発生していなければ、入力端子がプルダウン抵抗を介して接地されている場合にも、接地されていない場合にも、入力されたアナログ信号に基づいて、A/D変換器からは同程度のA/D変換値が出力される。すなわち、第1の変換値と第2の変換値との乖離の程度は小さい。一方、入力端子と信号選択回路との間に異常が発生していれば、入力端子がプルダウン抵抗を介して接地されている場合と接地されていない場合とで、寄生容量の残留電荷に起因して、A/D変換器から出力されるA/D変換値に差が生じる。すなわち、第1の変換値と第2の変換値との乖離の程度が大きくなる。したがって、両変換値の乖離の程度の大小により、異常の有無を検出することができる。また、第1の変換値と第2の変換値との相対関係に基づいて異常を検出するので、正常時のレベルが0Vまたはその付近となるアナログ信号が入力される場合でも、異常と誤判定されるのを回避することができ、信頼性が向上する。本発明において、判定手段は、第1の変換値と第2の変換値との差を演算し、当該差があらかじめ決められた閾値より小さいときは、異常が発生していないと判定するとともに、第1の変換値をA/D変換器の出力として採用し、当該差があらかじめ決められた閾値以上のときは、異常が発生したと判定するとともに、所定の異常処理を行うようにしてもよい。本発明において、判定手段はCPUにより構成され、信号選択回路、A/D変換器、および切替回路はCPUに内蔵されており、プルダウン抵抗はCPUに外付けされている構成を採用してもよい。この場合、CPUは切替回路が接続されたポートを有し、プルダウン抵抗は入力端子と上記ポートとの間に接続される構成を採用してもよい。本発明において、判定手段はCPUにより構成され、信号選択回路、A/D変換器、切替回路、およびプルダウン抵抗はCPUに内蔵されている構成を採用してもよい。本発明において、信号選択回路およびA/D変換器はCPUに内蔵されており、プルダウン抵抗および切替回路はCPUに外付けされており、切替回路はCPUからの信号に基づいて切替動作を行う構成を採用してもよい。本発明によれば、入力側に異常が発生したか否かを正確に検出することが可能なA/D変換装置が得られる。以下、本発明の実施形態につき、図面を参照しながら説明する。各図において、同一部分または対応部分には、同一符号を付してある。最初に、図1を参照しながら、A/D変換装置の構成について説明する。A/D変換装置100は、複数の入力端子T1~Tn、入力抵抗R1~Rn、コンデンサC1~Cn、プルダウン抵抗RD1~RDn、およびCPU1を備えている。入力端子T1~Tnには、それぞれ、図示しないセンサ等から出力されるアナログ信号SG1~SGnが入力される。入力抵抗R1~RnおよびコンデンサC1~Cnは、入力端子T1~Tnに入力されたアナログ信号からノイズ成分を除去するフィルタ回路を構成している。フィルタ回路の出力は、CPU1のポートP1~Pnに入力される。プルダウン抵抗RD1~RDnは、CPU1に外付けされている。プルダウン抵抗RD1~RDnの一端は、入力抵抗R1~Rnを介して入力端子T1~Tnにそれぞれ接続されており、他端はCPU1のポートQ1~Qnにそれぞれ接続されている。ポートP1~PnはA/D変換用のポートであり、ポートQ1~Qnは汎用ポートである。なお、プルダウン抵抗RD1~RDnの抵抗値は、入力抵抗R1~Rnの抵抗値に比べて、十分大きな値となっている。CPU1には、マルチプレクサ2、サンプルホールド回路3、A/D変換器4、およびスイッチ回路5が内蔵されている。CPU1には、これら以外の回路も備わっているが、本発明では直接関係がないので、図示を省略してある。Coは、サンプルホールド回路3の寄生容量浮遊容量である。マルチプレクサ2は、ポートP1~Pnを順次切り替えることにより、入力端子T1~Tnに入力されるアナログ信号SG1~SGnの1つを選択して、サンプルホールド回路3へ出力する。サンプルホールド回路3は、選択されたアナログ信号をサンプリングして電圧を保持し、当該電圧をA/D変換器4へ出力する。A/D変換器4は、サンプルホールド回路3から入力される電圧を基準電圧と比較し、その結果に基づいて、アナログ信号の電圧レベルに応じたデジタル信号を生成する。スイッチ回路5は、複数のスイッチSW1~SWnからなり、入力端子T1~Tnがプルダウン抵抗RD1~RDnを介して接地された状態と、接地されない状態とを切り替える。このため、スイッチSW1~SWnの一端は、ポートQ1~Qnにそれぞれ接続されており、他端は、グランドGNDに接地されている。スイッチSW1~SWnは、トランジスタやFETなどから構成される。初期状態においては、スイッチSW1~SWnはOFFとなっている。以上の構成において、CPU1は、本発明における判定手段の一例である。マルチプレクサ2は、本発明における信号選択回路の一例である。スイッチ回路5は、本発明における切替回路の一例である。次に、A/D変換装置100の動作について、図2のフローチャートを参照しながら説明する。フローチャートの各ステップは、CPU1により実行される。ステップS1では、マルチプレクサ2により、CPU1のポートP1~Pnを切り替えて、入力端子T1~Tnに入力されるアナログ信号SG1~SGnの1つを選択する。選択されたアナログ信号を、以下では選択信号という。そして、入力端子Tii=1,2,...nに入力されたアナログ信号が選択された場合、その選択信号をSGii=1,2,...nで表す。ステップS2では、選択信号SGiに対して、A/D変換器4により1回目のA/D変換を行う。このときのA/D変換値をXii=1,2,...nとする。このXiは、図示しないバッファメモリに一時的に記憶される。1回目のA/D変換の際には、入力端子Tiに対応するスイッチSWii=1,2,...nはOFFであるため、入力端子TiとグランドGNDとの間に、プルダウン抵抗RDii=1,2,...nは接続されない。すなわち、入力端子Tiは、プルダウン抵抗RDiを介して接地されていない。ステップS3では、入力端子Tiに対応するスイッチSWiをONにし、入力端子TiとグランドGNDとの間にプルダウン抵抗RDiを接続する。すなわち、入力端子Tiがプルダウン抵抗Riを介して接地された状態とする。ステップS4では、選択信号SGiに対して、A/D変換器4により2回目のA/D変換を行う。このときのA/D変換値をYii=1,2,...nとする。このYiは、図示しないバッファメモリに一時的に記憶される。ステップS5では、ステップS2で算出したA/D変換値Xiと、ステップS4で算出したA/D変換値Yiとの差絶対値|Xi-Yi|を演算し、その値があらかじめ決められた閾値αより小さいか否かを判定する。ここで、入力端子T1~TnからポートP1~Pnマルチプレクサ2までの間で、回路に異常が発生していない場合は、入力端子Tiに入力されたアナログ信号SGiが正常にCPU1へ取り込まれる。そして、1回目のA/D変換時には、入力端子Tiがプルダウン抵抗RDiを介してグランドGNDに接地されていないため、A/D変換値Xiは、アナログ信号SGiに対応した値となる。また、2回目のA/D変換時には、入力端子Tiがプルダウン抵抗RDiを介して接地された状態となるが、前述のようにプルダウン抵抗RDiの抵抗値は十分大きいので、A/D変換値Yiは、若干の誤差はあるものの、A/D変換値Xiとほぼ同等の値となる。したがって、A/D変換値XiとA/D変換値Yiとの差絶対値は、閾値αより小さくなる。一方、入力端子T1~TnからポートP1~Pnマルチプレクサ2までの間で、例えば入力抵抗Rii=1,2,...nがオープン故障断線した場合は、入力端子Tiに入力されたアナログ信号SGiがCPU1へ取り込まれない。そして、1回目のA/D変換時には、入力端子Tiがプルダウン抵抗RDiを介して接地されていないため、A/D変換値Xiは、前回のアナログ信号により寄生容量Coに残留している電荷に応じた値となる。また、2回目のA/D変換時には、入力端子Tiがプルダウン抵抗RDiを介して接地されることで、寄生容量Coの残留電荷が放電されるため、A/D変換値Yiは、0Vに近い値となる。したがって、A/D変換値XiとA/D変換値Yiとの差絶対値は、閾値α以上となる。このように、回路が正常な場合は、入力端子TiとグランドGND間のプルダウン抵抗RDiの接続有無にかかわらず、1回目のA/D変換値Xiと2回目のA/D変換値Yiとは、ほぼ同等の値となる。一方、入力抵抗Riがオープン故障した場合は、入力端子TiとグランドGND間にプルダウン抵抗RDiが接続された場合と接続されない場合とで、1回目のA/D変換値Xiと2回目のA/D変換値Yiとの間に乖離が生じる。したがって、両変換値Xi、Yiの差と閾値αとの比較結果に基づいて、オープン故障の有無を判定することができる。図3は、アナログ信号SGiのA/D変換値と閾値αとの関係を示している。回路が正常な場合は、プルダウン抵抗RDiの接続時と非接続時におけるA/D変換値の変化は、閾値αの範囲内に収まる。これに対して、入力抵抗Riがオープン故障した場合は、プルダウン抵抗RDiの接続時と非接続時におけるA/D変換値の変化は、閾値αの範囲内に収まらなくなる。図2のステップS5において、A/D変換値Xi、Yiの差絶対値が閾値αより小さければステップS5;YES、オープン故障は発生していないと判定し、ステップS6に進む。ステップS6では、A/D変換器4の出力A/D変換値として、1回目のA/D変換値Xiを採用する。2回目のA/D変換値Yiは、上述したように誤差を含むため採用しない。その後、ステップS7に進んで、スイッチSWiをOFFにする。これにより、入力端子TiとグランドGNDとの間にプルダウン抵抗RDiが接続されない状態入力端子Tiが接地されない状態となる。ステップS7の処理が終了すると、ステップS1へ戻り、マルチプレクサ2によりCPU1のポートP1~Pnを次のポートに切り替えて、次のアナログ信号に対し、ステップS2~S7の処理を実行する。一方、ステップS5において、A/D変換値Xi、Yiの差絶対値が閾値α以上であればステップS5;NO、オープン故障が発生したと判定し、ステップS8に進んで、異常処理を行う。この異常処理においては、CPU1は、例えば警報信号や、制御対象の動作停止信号などを出力する。ところで、オープン故障の検出にあたっては、プルダウン抵抗RDiが接続された状態でのA/D変換値が0V付近か否かにより、故障有無を判定する方法も考えられる。しかしながら、この方法では、正常時においても0Vまたはその付近のレベルのアナログ信号が入力される場合に、図4に示すように、A/D変換値が閾値βより小さい領域で、オープン故障が発生したと誤判定される。これに対して、上述した実施形態によれば、1回目のA/D変換値Xi第1の変換値と、2回目のA/D変換値Yi第2の変換値との相対関係に基づいて異常を検出するようにしている。このため、正常時のレベルが0Vまたはその付近となるアナログ信号SGiが入力される場合でも、異常と誤判定されるのを回避することができ、信頼性が向上する。図5は、他の実施形態によるA/D変換装置200を示している。図5において、図1と異なる点は、プルダウン抵抗RD1~RDnがCPU1に内蔵されている点である。その他の構成については、図1と同じであるため、説明を省略する。また、A/D変換装置200の動作は図2と同じであるため、これについても説明を省略する。本実施形態によっても、図1のA/D変換装置100と同様の効果を得ることができる。図6は、他の実施形態によるA/D変換装置300を示している。図6において、図1と異なる点は、プルダウン抵抗RD1~RDnとスイッチSW1~SWnとが、CPU1に外付けされているとともに、スイッチSW1~SWnが、CPU1のポートU1~Unから出力される信号に基づいて、ONOFF動作を行うように構成されている点である。その他の構成については、図1と同じであるため、説明を省略する。また、A/D変換装置300の動作は図2と同じであるため、これについても説明を省略する。本実施形態によっても、図1のA/D変換装置100と同様の効果を得ることができる。本発明では、上述した実施形態以外にも、種々の実施形態を採用することができる。例えば、上記実施形態では、1回目のA/D変換値Xiと2回目のA/D変換値Yiとの乖離の程度として、両変換値Xi、Yiの差を用いたが、乖離の程度として、両変換値Xi、Yiの比を用いてもよい。また、上記実施形態では、入力端子T1~TnからポートP1~Pnまでの間で、入力抵抗R1~Rnにオープン故障が発生した場合を例に挙げたが、その他の異常の場合にも、本発明を適用することができる。例えば、入力抵抗R1~Rn以外の箇所で断線が生じたり、入力端子T1~Tnで短絡が発生したりして、アナログ信号SG1~SGnがCPU1に正常に入力できない事態が発生した場合にも、本発明は有効である。"