"マルチアンテナ構成により希望波を消去して、スプリアス成分を抽出するスプリアス成分抽出部と、前記抽出したスプリアス成分を使用して、受信信号におけるスプリアスをキャンセルするスプリアスキャンセル部と、を有する無線受信装置であって、前記スプリアス成分抽出部における第1相関部が、前記スプリアス抽出部の出力と前記スプリアスキャンセル部の出力との相関をとる、ことを特徴とする無線受信装置。さらに、前記各アンテナの受信信号をダイバーシティ合成するダイバーシティ合成部を有する、ことを特徴とする請求項1に記載の無線受信装置。前記ダイバーシティ合成部は、前記スプリアスキャンセル部の前段に設けられ、前記スプリアスキャンセル部は、前記抽出したスプリアス成分を使用して、前記ダイバーシティ合成された受信信号中のスプリアスをキャンセルする、ことを特徴とする請求項2に記載の無線受信装置。前記ダイバーシティ合成部は、前記スプリアスキャンセル部の後段に設けられ、前記スプリアスキャンセル部は、前記抽出したスプリアス成分を使用して、前記各アンテナの受信信号中のスプリアスをキャンセルし、その後、前記ダイバーシティ合成部によりダイバーシティ合成する、ことを特徴とする請求項2に記載の無線受信装置。前記スプリアス成分抽出部は、さらに、前記第1相関部からのタップ係数により制御される第1FIRフィルタを含み、前記スプリアスキャンセル部は、第2相関部と、該第2相関部からのタップ係数により制御される第2FIRフィルタと、を含む、ことを特徴とする請求項1乃至請求項4のいずれか1項に記載の無線受信装置。さらに、前記受信信号におけるフェージングの発生を検知するフェージング発生検知部を有し、該フェージング発生検知部によりフェージング発生が検知されているときには、前記スプリアのスキャンセルを停止する、ことを特徴とする請求項5に記載の無線受信装置。さらに、前記フェージング発生検知部の出力に従って、前記マルチアンテナによる受信信号をそのまま出力するか、或いは、前記スプリアスキャンセル部を介して出力するかを切り替えるスイッチを有する、ことを特徴とする請求項6に記載の無線受信装置。前記フェージング発生検知部は、前記第1FIRフィルタのタップ係数を使用して前記受信信号におけるフェージングの発生を検知する、ことを特徴とする請求項6または7に記載の無線受信装置。前記マルチアンテナ構成は、2本のアンテナを有する、ことを特徴とする請求項1乃至請求項8のいずれか1項に記載の無線受信装置。前記マルチアンテナ構成は、3本以上のアンテナを有し、そのうち電力または振幅が安定して大きい2本のアンテナによる受信信号を選択して使用する、ことを特徴とする請求項1乃至請求項8のいずれか1項に記載の無線受信装置。前記スプリアス成分抽出部および前記スプリアスキャンセル部は、前記2本のアンテナによる受信信号を高周波処理すると共に、アナログ/ディジタル変換した信号を受け取る、ことを特徴とする請求項9または10に記載の無線受信装置。請求項11に記載の無線受信装置と、前記2本のアンテナによる受信信号を高周波処理する高周波処理部と前記高周波処理した前記受信信号をアナログ/ディジタル変換するアナログ/ディジタル変換部と、を有することを特徴とする半導体集積回路。前記半導体集積回路は、さらに、前記無線受信装置からの出力信号を復調処理する復調処理部を有する、ことを特徴とする請求項12に記載の半導体集積回路。前記半導体集積回路は、1つのLSIまたはFPGAとして構成される、ことを特徴とする請求項12または13に記載の半導体集積回路。前述したように、例えば、自波消去型のススプリアスキャンセル方法では、FIRフィルタを使用したスプリアスキャンセル部により、スプリアス抽出部で抽出したスプリアス成分を使用してスプリアス成分をキャンセルしている。このとき、例えば、相関部において、スプリアス抽出部の出力と第2アンテナの信号の相関をとるが、第2アンテナの信号中にはスプリアス成分が存在するため、十分にスプリアス成分をキャンセルして希望波成分のみを取り出すのが困難になる。一実施形態によれば、マルチアンテナ構成により希望波を消去して、スプリアス成分を抽出するスプリアス成分抽出部と、スプリアスキャンセル部と、を有する無線受信装置が提供される。前記スプリアスキャンセル部は、前記抽出したスプリアス成分を使用して、受信信号におけるスプリアスをキャンセルする。ここで、前記スプリアス成分抽出部における第1相関部が、前記スプリアス抽出部の出力と前記スプリアスキャンセル部の出力との相関をとるようになっている。開示の無線受信装置は、スプリアス成分を十分に取り除いて希望波成分のみを取り出すことができるという効果を奏する。まず、無線受信装置の実施例を詳述する前に、無線受信装置およびその問題点を図1~図3を参照して説明する。図1は、無線受信装置の一例を示すブロック図であり、2つのアンテナマルチアンテナによりスプリアスをキャンセルする自波消去型のススプリアスキャンセル方法を適用した無線受信装置を示すものである。図1において、参照符号11は第1アンテナ,12は第2アンテナ,2はスプリアス抽出部,3はスプリアスキャンセル部,そして,4は加算器を示す。スプリアス抽出部2は、加算器21,FIRフィルタ22および相関部23を有し、また、スプリアスキャンセル部3は、加算器31,FIRフィルタ32および相関部33を有する。第1アンテナ11の出力第1受信信号は、加算器4およびスプリアス抽出部2における加算器21に入力され、また、第2アンテナ12の第2受信信号は、加算器4,並びに,スプリアス抽出部2におけるFIRフィルタ22および相関部23に入力される。スプリアス抽出部2において、FIRフィルタ22の出力は、加算器21に入力されて第1アンテナ11からの第1受信信号と加算から減算される。加算器21の出力は、スプリアス抽出部2の相関部23,並びに,スプリアスキャンセル部3のFIRフィルタ32および相関部33に入力される。スプリアスキャンセル部3において、FIRフィルタ32の出力は、加算器31に入力されて加算器4の出力と加算から減算される。加算器31の出力は、スプリアスキャンセル部3の相関部33に入力されると共に、検出信号として出力される。ここで、相関部23は、第2アンテナ12からの第2受信信号とスプリアス抽出部2の出力の相関を取り、また、相関部33は、スプリアス抽出部2の出力とスプリアスキャンセル部3の出力の相関をとる。そして、FIRフィルタ22のフィルタ特性は、相関部23の出力により制御され、また、FIRフィルタ32のフィルタ特性は、相関部33の出力により制御される。図2A~図2Cは、図1に示す無線受信装置の動作の一例を説明するための図であり、図2Aは、第1アンテナ11のコンスタレーションを示し、また、図2Bは、第2アンテナ12のコンスタレーションを示す。なお、図2Cは、スプリアス抽出部2によるダイバーシティ合成時のコンスタレーションを示す。また、各図において、縦軸は、Q信号成分を示し、横軸はI信号成分を示す。図2Aにおいて、参照符号D1は、第1アンテナ11による第1受信信号における希望波成分を示し、また、U1は、第1受信信号におけるスプリアス成分を示す。同様に、図2Bにおいて、参照符号D2は、第2アンテナ12による第2受信信号における希望波成分を示し、また、U2は、第2受信信号におけるスプリアス成分を示す。図2Cに示されるように、スプリアス抽出部2は、第1アンテナ11の希望波成分D1に対して第2アンテナ12の希望波成分D2を等振幅で逆相となるように、第2アンテナ12の第2受信信号D2U2をFIRフィルタ22で変更する。FIRフィルタ22で変更されたFIR後の第2受信信号D2U2は、加算器21により第1アンテナ11からの第1受信信号D1U1と合成される。ここで、第1受信信号における希望波成分D1とFIR後の第2受信信号の希望波成分D2は等振幅で逆相となっている。そのため、スプリアス抽出部2の出力は、第1受信信号のスプリアス成分U1とFIR後の第2受信信号のスプリアス成分U2’の合成信号U1U2となり、スプリアス成分だけが抽出されることになる。スプリアスキャンセル部3は、スプリアス抽出部2で抽出したスプリアス成分U1U2を用いて、スプリアス抽出部2と同様の手法により、第1アンテナ11および第2アンテナ12の出力をダイバーシティ合成した合成信号からスプリアス成分を取り除く。すなわち、第1受信信号と第2受信信号をダイバーシティ合成した合成信号のスプリアス成分に対して、スプリアス抽出部2で抽出したスプリアス成分U1U2が等振幅で逆相になるようにFIRフィルタ32で変更し、合成信号と合成する。これにより、受信信号合成信号からスプリアス成分をキャンセルして、希望波成分のみを取り出して出力することができる。図3A~図3Cは、図1に示す無線受信装置の動作の他の例を説明するための図であり、図3Aは、第1アンテナ11のコンスタレーションを示し、また、図3Bは、第2アンテナ12のコンスタレーションを示す。なお、図3Cは、スプリアス抽出部2によるダイバーシティ合成時のコンスタレーションを示す。ここで、図3Cにおいて、参照符号D2は、FIRフィルタ22により濾波された後の第2受信信号における希望波成分を示し、また、U2は、FIRフィルタ22により濾波された後の第2受信信号におけるスプリアス成分を示す。図2A~図2Cに示す例では、スプリアス抽出部2の合成時において、第2アンテナ12の希望波成分D2を第1アンテナ11の希望波成分D1に対して等振幅で逆相となるようにFIRフィルタ22で調整した場合を説明した。すなわち、図2A~図2Cは、第1アンテナ11のスプリアス成分U1と第2アンテナ12のスプリアス成分U2の位相が同じ場合を示している。しかしながら、実際の環境においては、図3Aおよび図3Bに示されるように、殆どの場合、第1アンテナ11のスプリアス成分U1と第2アンテナ12のスプリアス成分U2の位相は異なっている。このように、スプリアス成分U1とU2の位相が異なっている場合、相関部23によりスプリアス抽出部2の出力と第2アンテナ12の第2受信信号の相関をとるが、第2受信信号中にはスプリアス成分が存在する。そのため、FIRフィルタ22は、第2アンテナ12による第2受信信号における希望波成分D2を、第1アンテナ11による第1受信信号における希望波成分D1と等振幅で逆相になる位置から少しずれた位置に変更してしまう。すなわち、図3Cに示されるように、スプリアス抽出部2の出力には、スプリアス成分の合成信号U1U2のみならず、希望波成分の合成信号D1D2が残ることになる。その結果、スプリアスキャンセル部3において、希望波成分が残ったままのスプリアス成分によりスプリアスをキャンセルしようとしても、十分にスプリアス成分をキャンセルして希望波成分のみを取り出すのが困難になる。以下、無線受信装置の実施例を、添付図面を参照して詳述する。図4は、第1実施例の無線受信装置を示すブロック図である。図4において、参照符号11は第1アンテナ,12は第2アンテナ,2はスプリアス抽出部,3はスプリアスキャンセル部,そして,4は加算器を示す。スプリアス抽出部2は、加算器21,FIRフィルタ第1FIRフィルタ22および相関部第1相関部23を有し、また、スプリアスキャンセル部3は、加算器31,FIRフィルタ第2FIRフィルタ32および相関部第2相関部33を有する。第1アンテナ11の出力第1受信信号は、加算器4およびスプリアス抽出部2における加算器21に入力され、また、第2アンテナ12の第2受信信号DInは、加算器4,並びに,スプリアス抽出部2におけるFIRフィルタ22に入力される。スプリアス抽出部2において、FIRフィルタ22の出力信号DOutは、加算器21に入力されて第1アンテナ11からの第1受信信号と加算から減算される。加算器21の出力信号Eは、スプリアス抽出部2の相関部23,並びに,スプリアスキャンセル部3のFIRフィルタ32および相関部33に入力される。スプリアスキャンセル部3において、FIRフィルタ32の出力は、加算器31に入力されて加算器4の出力と加算から減算される。加算器31の出力は、スプリアスキャンセル部3の相関部33、並びに、スプリアス抽出部2の相関部23に入力されると共に、検出信号として出力される。前述した図1と図4の比較から明らかなように、本第1実施例の無線受信装置では、スプリアス抽出部2の相関部23には、第2アンテナ12からの第2受信信号ではなく、スプリアスキャンセル部3の加算器31の出力が入力される。すなわち、相関部23および33は、両方ともスプリアス抽出部2の出力とスプリアスキャンセル部3の出力の相関をとる。そして、FIRフィルタ22のフィルタ特性は、相関部23の出力により制御され、また、FIRフィルタ32のフィルタ特性は、相関部33の出力により制御される。図5A~図5Cは、図4に示す無線受信装置の動作を説明するための図であり、図5Aは、第1アンテナ11のコンスタレーションを示し、また、図5Bは、第2アンテナ12のコンスタレーションを示す。なお、図5Cは、スプリアス抽出部2によるダイバーシティ合成時のコンスタレーションを示す。また、図5Aおよび図5Bは、前述した図3Aおよび図3Bに対応する。ここで、各図において、縦軸は、Q信号成分を示し、横軸はI信号成分を示す。図5Aにおいて、参照符号D1は、第1アンテナ11による第1受信信号における希望波成分を示し、また、U1は、第1受信信号におけるスプリアス成分を示す。同様に、図5Bにおいて、参照符号D2は、第2アンテナ12による第2受信信号における希望波成分を示し、また、U2は、第2受信信号におけるスプリアス成分を示す。ここで、図5Cにおいて、参照符号D2は、FIRフィルタ22により濾波された後の第2受信信号における希望波成分を示し、また、U2は、FIRフィルタ22により濾波された後の第2受信信号におけるスプリアス成分を示す。図4に示されるように、本第1実施例の無線受信装置では、スプリアス抽出部2の相関部23は、スプリアス抽出部2の出力とスプリアスキャンセル部3の出力の相関をとるようになっている。ここで、スプリアスキャンセル部3の出力は、スプリアスをキャンセルした後の信号であるため、スプリアス成分は存在しない。これにより、図5Cに示されるように、スプリアス抽出部2のFIRフィルタ22は、第2アンテナ12における希望波成分D2を第1アンテナ11における希望波成分D1の等振幅で逆相となる位置に変更することができる。その結果、スプリアス抽出部2の出力中には希望波成分の合成信号D1D2’が残存せず、スプリアス成分の合成信号U1U2’のみとすることができ、さらに、後段のスプリアスキャンセル部3で、より多くのスプリアスをキャンセルすることが可能になる。図6は、図4に示す無線受信装置における相関部23の一例を示すブロック図である。図6に示されるように、相関部23は、同様の構成を複数段有し、各段の出力としてFIRフィルタ22を制御するタップ係数ReRe1,Re2,...およびImIm1,Im2,...を出力する。まず、タップ係数Re1,Im1を生成する初段の回路は、複数の乗算器ML11~ML15、加算器AD11,AD12、積分器IT11,IT12を有し、第2アンテナ12からの第2受信信号DInDInIch,DInQch並びに加算器21の出力信号EEIch,EQchを受け取って処理する。すなわち、乗算器ML11は、第2受信信号のIチャネル信号I信号成分DInIchと、加算器21の出力のIチャネル信号EIchを乗算して、その出力を加算器AD11に出力する。また、乗算器ML12は、第2受信信号のQチャネル信号Q信号成分DInQchと、加算器21の出力のQチャネル信号EQchを乗算して、その出力を加算器AD11に出力する。そして、加算器AD11は、入力された乗算器ML11およびML12の出力を加算し、その出力を積分器IT11に出力する。一方、乗算器ML13は、第2受信信号のIチャネル信号DInIchと、乗算器ML15により符号が反転された加算器21の出力のQチャネル信号EQchを乗算して、その出力を加算器AD12に出力する。また、乗算器ML14は、第2受信信号のQチャネル信号DInQchと、加算器21の出力のIチャネル信号EIchを乗算して、その出力を加算器AD12に出力する。そして、加算器AD12は、入力された乗算器ML13およびML14の出力を加算し、その出力を積分器IT12に出力する。次に、タップ係数Re2,Im2を生成する2段目の回路は、初段の回路と同様の構成とされ、複数の乗算器ML21~ML25、加算器AD21,AD22、積分器IT21,IT22を有する。ここで、2段目の回路は、第2受信信号DInIchおよびDInQchを直接受け取るのではなく、それぞれ遅延時間Tを有する遅延素子DL21およびDL22を介して受け取る。なお、加算器21の出力信号EIchおよびEQchに関しては、初段の回路と同様に直接受け取る。さらに、図示していないが、タップ係数Re3,Im3を生成する3段目の回路も、初段および2段目の回路と同様の構成とされるが、第2受信信号DInIchおよびDInQchに関しては、それぞれ2つの遅延素子DL21,DL31およびDL22,DL32を介して受け取る。なお、加算器21の出力信号EIchおよびEQchに関しては、初段および2段目の回路と同様に直接受け取る。以上において、各段の回路における積分器ITIT11,IT12,IT21,IT22は、時定数αが乗算される乗算器MLi,遅延素子DLi,および、乗算器MLiの出力と遅延素子DLiの出力を加算する加算器ADiを有する。なお、遅延素子DLiは、加算器ADiの出力に設けられ、その加算器ADiの出力を遅延させて乗算器ADiに出力する。また、時定数α、1よりも小さい値である。このように、相関部23では、乗算器ML11~ML15,ML21~ML25,...、並びに、加算器AD11,AD12,AD21,AD22,...により、第2アンテナ12からの第2受信信号または、その遅延された信号DInIch,DInQchと加算器21の出力信号EIch,EQchの相関をとる。さらに、積分器IT11,IT12,IT21,IT22,...により、それらの平均を取ってFIRフィルタ22のタップ係数Re1,Re2,...およびIm1,Im2,...を生成する。図7は、図4に示す無線受信装置におけるFIRフィルタ22の一例を示すブロック図である。図7に示されるように、図6を参照して説明した相関部23で生成されたタップ係数Re1,Re2,...およびIm1,Im2,...は、それぞれFIRフィルタ22における乗算器MLa1,MLa2,...,MLd1,MLd2,...およびMLb1,MLb2,...,MLc1,MLc2に時定数として与えられる。すなわち、第2受信信号のIチャネル信号DInIchは、乗算器MLa1によりタップ係数時定数Re1が乗算されて加算器ADa1に出力され、遅延素子DLa1により遅延された信号DInIchは、乗算器MLa2によりタップ係数Re2が乗算されて加算器ADa1に出力される。さらに、例えば、遅延素子DLa1およびDLa2により遅延された信号DInIchは、図示しない後段の乗算器MLa3によりタップ係数Re3が乗算されて加算器ADa1に出力される。このようにして得られた各乗算器MLa1,MLa2,...の出力は、加算器ADa1により全て加算された後、加算器ADa2に出力される。また、第2受信信号のIチャネル信号DInIchは、乗算器MLb1によりタップ係数Im1が乗算されて加算器ADb1に出力され、遅延素子DLb1により遅延された信号DInIchは、乗算器MLb2によりタップ係数Im2が乗算されて加算器ADb1に出力される。さらに、例えば、遅延素子DLb1およびDLb2により遅延された信号DInIchは、図示しない後段の乗算器MLb3によりタップ係数Im3が乗算されて加算器ADb1に出力される。このようにして得られた各乗算器MLb1,MLb2,...の出力は、加算器ADb1により全て加算された後、加算器ADd2に出力される。一方、第2受信信号のQチャネル信号DInQchは、乗算器MLc1によりタップ係数タップ係数Im1が乗算されて加算器ADc1に出力され、遅延素子DLc1により遅延された信号DInQchは、乗算器MLc2によりタップ係数Im2が乗算されて加算器ADc1に出力される。さらに、例えば、遅延素子DLc1およびDLc2により遅延された信号DInQchは、図示しない後段の乗算器MLc3によりタップ係数Im3が乗算されて加算器ADc1に出力される。このようにして得られた各乗算器MLc1,MLc2,...の出力は、加算器ADc1により全て加算された後、加算器ADa2に出力され、上述した加算器ADa1の出力と加算されて、出力DOutIchが生成される。また、第2受信信号のQチャネル信号DInQchは、乗算器MLd1によりタップ係数Re1が乗算されて加算器ADd1に出力され、遅延素子DLd1により遅延された信号DInQchは、乗算器MLd2によりタップ係数Re2が乗算されて加算器ADd1に出力される。さらに、例えば、遅延素子DLd1およびDLd2により遅延された信号DInQchは、図示しない後段の乗算器MLd3によりタップ係数Re3が乗算されて加算器ADd1に出力される。このようにして得られた各乗算器MLd1,MLd2,...の出力は、加算器ADd1により全て加算された後、加算器ADa2に出力され、上述した加算器ADb1の出力と加算されて、出力DOutQchが生成される。以上において、図6に示す相関部および図7に示すFIRフィルタは、単なる例であり、他の様々な構成を有する相関部およびFIRフィルタを適用することができるのはいうまでもない。図8は、第2実施例の無線受信装置を示すブロック図である。図8に示されるように、本第2実施例の無線受信装置では、スプリアスキャンセル部3aおよび3bを、第1および第2アンテナ11,12からの第1および第2受信信号に対してそれぞれ設けるようになっている。なお、スプリアスキャンセル部3aおよび3bにおいて、FIRフィルタ第2FIRフィルタ32aおよび32bは、図4のFIRフィルタ32に対応し、また、相関部第2相関部33aおよび33bは、図4の相関部33に対応する。また、加算器31aおよび31bは、図4の加算器31に対応する。すなわち、前述した図6に示す第1実施例の無線受信装置では、加算器4により第1および第2受信信号を加算し、その後段にスプリアスキャンセル部3を設けてスプリアスをキャンセルしていた。これに対して、本第2実施例の無線受信装置では、第1アンテナ11からの第1受信信号のスプリアスをスプリアスキャンセル部3aによりキャンセルし、第2アンテナ12からの第2受信信号のスプリアスをスプリアスキャンセル部3bによりキャンセルする。そして、本第2実施例の無線受信装置では、スプリアスキャンセル部3aおよび3bの出力を受け取るダイバーシティ合成部5により、スプリアスがキャンセルされた第1および第2受信信号をダイバーシティ合成するようになっている。これにより、例えば、送信信号に既知の信号パイロット信号が含まれている場合、スプリアスキャンセル後の受信品質が向上した信号から既知信号を抽出し、その既知信号からより一層高精度なダイバーシティ合成を行うことが可能になる。図9は、第3実施例の無線受信装置を示すブロック図である。図9に示されるように、本第3実施例の無線受信装置では、フェージング検出部6、および、そのフェージング検出部6の出力により制御されるスイッチ71,72が設けられている。ところで、前述した第1および第2実施例の無線受信装置では、例えば、相関部23の積分器IT11,IT12,IT21,IT22において、或る程度の長さ時間の平均を取る必要がある。しかしながら、例えば、フェージングが発生すると、そのフェージングによってアンテナ間受信信号の位相関係が変化、すなわち、第1アンテナ11からの第1受信信号と第2アンテナ12からの第2受信信号の位相関係が変化する。このように、第1および第2受信信号間の位相関係が変化すると、相関部23の演算がフェージングの変化に追従できなくなることがある。その場合、スプリアスを抽出することができなくなり、その結果、スプリアスをキャンセルしないときよりも受信品質が劣化する場合も生じるおそれがある。そこで、本第3実施例の無線受信装置では、フェージング検出部6により、スプリアス抽出部2における相関部23の出力であるタップ係数の時間変化分散を観測する。すなわち、フェージングが無い場合には、タップ係数の時間変化が無く、分散値も小さいが、フェージングがある場合には、タップ係数の時間変化が有り、分散値は大きくなる。フェージング検出部6は、この分散値が設定された閾値よりも大きいか否かを検出し、分散値が閾値よりも大きい場合にはスプリアスキャンセルを行わないスイッチ71,72をディセーブル側に接続することにより。受信品質の劣化を防ぐ。一方、分散値が閾値よりも小さい場合には、前述したように、スプリアスのキャンセルを行うスイッチ71,72をイネーブル側に接続することにより。受信品質の向上を図る。なお、図9では、スプリアスキャンセル部33a,3bの構成は、第2実施例に対応させて描いているが、これに限定されないのはもちろんである。図10は、第4実施例の無線受信装置を示すブロック図である。前述した第1~第3実施例では、第1および第2アンテナ11,12の2本のアンテナを有する場合を説明したが、本第4実施例では、第1~第4アンテナ11~14の4本のアンテナを有する例を示す。すなわち、本実施例は、3本以上のマルチアンテナに対しても適用することができる。ここで、図10では、4本のアンテナ11~14において、任意の2本のアンテナに対してスプリアス抽出部2a~2fを設け、そのときの受信状況において、最適な2本を選択して第1および第2アンテナ11,12として利用するようになっている。なお、アンテナがN本の場合Nアンテナ構成の場合、スプリアスの抽出は、Nアンテナ中の2アンテナ間で行うことができ、スプリアス抽出部の個数は、NC2C:コンビネーションにより求められる。すなわち、アンテナが2本だけの場合、第1アンテナ11の希望波成分を第1アンテナ11の希望波成分に対して等振幅で逆相となるようにFIRフィルタ22で調整する場合、スプリアス抽出精度が低下する場合がある。具体的に、例えば、第1アンテナ11のスプリアス成分と第2アンテナ12のスプリアス成分が等振幅で同相に近いとき、それぞれのスプリアス成分が打ち消し合って、スプリアス抽出精度が低下することになる。そのため、アンテナを3本以上設け、2個以上のスプリアス抽出部の出力を観測し、最も安定して電力または振幅が大きいスプリアス抽出部を選択し、それをスプリアスのキャンセル用に使用する。このように、アンテナを3本以上設けることにより、スプリアス抽出精度の低下を避けてスプリアスのキャンセルを行うことができる。このように、各実施例によれば、受信信号中のスプリアスをキャンセルして、受信品質を向上させることができる。また、フェージング発生時におけるスプリアスキャンセルによる受信品質の劣化や、特定の受信条件かにおけるスプリアス抽出精度の劣化も防ぐことが可能になる。図11は、本実施例の無線受信装置が適用される無線受信システムの一例の全体構成を示すブロック図である。図11に示されるように、第1アンテナ11で受信した信号は、RF処理部101により高周波処理RF処理され、さらに、アナログ/ディジタル変換器A/Dコンバータ,ADC201によりディジタル信号に変換される。同様に、第2アンテナ12で受信した信号は、RF処理部102によりRF処理され、さらに、ADC202によりディジタル信号に変換される。ADC201および202の出力信号第1および第2受信信号は、スプリアスキャンセルおよびダイバーシティ合成部300でスプリアスのキャンセルと第1および第2アンテナ間のダイバーシティ合成が行われる。スプリアスキャンセルおよびダイバーシティ合成部300の出力は、復調処理部400に入力され、送信側の変調方式に合わせた復調処理が行われる。ここで、スプリアスキャンセルおよびダイバーシティ合成部300は、半導体集積回路により実現されるが、例えば、専用の半導体集積回路チップとすることもできるが、他の回路構成を含めることもできる。なお、半導体集積回路としては、LSILargeScaleIntegrationやFPGAFieldProgrammableGateArrayなどがある。具体的に、例えば、スプリアスキャンセルおよびダイバーシティ合成部300に対して、復調処理部400を一緒に含め、或いは、ADC201,202を一緒に含めて1つのLSIやFPGAを構成することができる。さらに、RF処理部101,102、ADC201,202、スプリアスキャンセルおよびダイバーシティ合成部300、並びに、復調処理部400を全て含むLSIやFPGAを構成することも可能である。ここに記載されている全ての例および条件的な用語は、読者が、本発明と技術の進展のために発明者により与えられる概念とを理解する際の助けとなるように、教育的な目的を意図したものである。また、具体的に記載されている上記の例および条件、並びに、本発明の優位性および劣等性を示すことに関する本明細書における例の構成に限定されることなく、解釈されるべきものである。さらに、本発明の実施例は詳細に説明されているが、本発明の精神および範囲から外れることなく、様々な変更、置換および修正をこれに加えることが可能であると解すべきである。"