下地基板の上にIII族窒化物層群を0001結晶面が基板面に対し略平行となるよう積層形成したエピタキシャル基板と、ショットキー性電極と、を備える半導体素子であって、前記エピタキシャル基板が、Inx1Aly1Gaz1Nx1y1z1=1、z1>0なる組成の第1のIII族窒化物からなるチャネル層と、Inx2Aly2Nx2y2=1、x2>0、y2>0なる組成の第2のIII族窒化物からなる障壁層と、GaNからなり前記障壁層に隣接する中間層と、AlNからなり前記中間層に隣接するキャップ層と、を備え、前記ショットキー性電極が前記キャップ層に接合されてなる、ことを特徴とする半導体素子。請求項1に記載の半導体素子であって、前記中間層の膜厚が0.5nm以上である、ことを特徴とする半導体素子。請求項2に記載の半導体素子であって、前記中間層の膜厚が6nm以下である、ことを特徴とする半導体素子。請求項1ないし請求項3のいずれかに記載の半導体素子であって、前記キャップ層の膜厚が0.5nm以上6nm以下である、ことを特徴とする半導体素子。請求項1ないし請求項4のいずれかに記載の半導体素子であって、前記第2のIII族窒化物のバンドギャップが前記第1のIII族窒化物のバンドギャップよりも大きい、ことを特徴とする半導体素子。請求項1ないし請求項5のいずれかに記載の半導体素子であって、前記ショットキー性電極がNi、Pt、Pd、Auの少なくとも1つを含んでなる、ことを特徴とする半導体素子。請求項1ないし請求項6のいずれかに記載の半導体素子であって、前記キャップ層の自乗平均表面粗さが0.5nm以下である、ことを特徴とする半導体素子。請求項1ないし請求項7のいずれかに記載の半導体素子であって、前記第2のIII族窒化物が、Inx2Aly2Nx2y2=1、0.14≦x2≦0.24である、ことを特徴とする半導体素子。請求項1ないし請求項8のいずれかに記載の半導体素子であって、前記第1のIII族窒化物がAly1Gaz1Ny1z1=1、z1>0である、ことを特徴とする半導体素子。請求項9に記載の半導体素子であって、前記第1のIII族窒化物がGaNである、ことを特徴とする半導体素子。請求項9または請求項10に記載の半導体素子であって、前記チャネル層と前記障壁層との間に、Inx3Aly3Gaz3Nx3y3z3=1、y3>0なる組成を有し、前記第2のIII族窒化物よりもバンドギャップが大きい第3のIII族窒化物からなるスペーサ層をさらに備える、ことを特徴とする半導体素子。請求項11に記載の半導体素子であって、前記第3のIII族窒化物がAlNである、ことを特徴とする半導体素子。請求項1ないし請求項12のいずれかに記載の半導体素子であって、オーミック性電極が前記ショットキー性電極と同一の前記キャップ層に接合されてなる、ことを特徴とする半導体素子。請求項13に記載の半導体素子であるHEMT素子であって、前記ショットキー性電極がゲート電極であり、前記オーミック性電極がソース電極およびドレイン電極である、ことを特徴とするHEMT素子。下地基板の上にIII族窒化物層群を0001結晶面が基板面に対し略平行となるよう積層形成したエピタキシャル基板と、ショットキー性電極と、を備える半導体素子の製造方法であって、下地基板の上に、Inx1Aly1Gaz1Nx1y1z1=1、z1>0なる組成の第1のIII族窒化物にてチャネル層を形成するチャネル層形成工程と、前記チャネル層の上に、Inx2Aly2Nx2y2=1、x2>0、y2>0なる組成の第2のIII族窒化物にて障壁層を形成する障壁層形成工程と、GaNにて中間層を前記障壁層に隣接形成する中間層形成工程と、AlNにてキャップ層を前記中間層に隣接形成するキャップ層形成工程と、前記キャップ層にショットキー性電極を接合形成するショットキー性電極形成工程と、を備えることを特徴とする半導体素子の製造方法。請求項15に記載の半導体素子の製造方法であって、前記中間層を0.5nm以上の厚みに形成する、ことを特徴とする半導体素子の製造方法。請求項16に記載の半導体素子の製造方法であって、前記中間層を6nm以下の厚みに形成する、ことを特徴とする半導体素子の製造方法。請求項15ないし請求項17のいずれかに記載の半導体素子の製造方法であって、前記キャップ層を0.5nm以上6nm以下の厚みに形成する、ことを特徴とする半導体素子の製造方法。請求項15ないし請求項18のいずれかに記載の半導体素子の製造方法であって、前記第2のIII族窒化物のバンドギャップが前記第1のIII族窒化物のバンドギャップよりも大きい、ことを特徴とする半導体素子の製造方法。請求項15ないし請求項19のいずれかに記載の半導体素子の製造方法であって、前記ショットキー性電極形成工程においては、前記ショットキー性電極をNi、Pt、Pd、Auの少なくとも1つを含むように形成する、ことを特徴とする半導体素子の製造方法。請求項15ないし請求項20のいずれかに記載の半導体素子の製造方法であって、前記第2のIII族窒化物が、Inx2Aly2Nx2y2=1、0.14≦x2≦0.24である、ことを特徴とする半導体素子の製造方法。請求項15ないし請求項21のいずれかに記載の半導体素子の製造方法であって、前記第1のIII族窒化物がAly1Gaz1Ny1z1=1、z1>0である、ことを特徴とする半導体素子の製造方法。請求項22に記載の半導体素子の製造方法であって、前記第1のIII族窒化物がGaNである、ことを特徴とする半導体素子の製造方法。請求項22または請求項23に記載の半導体素子の製造方法であって、前記チャネル層と前記障壁層との間に、Inx3Aly3Gaz3Nx3y3z3=1、y3>0なる組成を有し、前記第2のIII族窒化物よりもバンドギャップが大きい第3のIII族窒化物にてスペーサ層を形成するスペーサ層形成工程、をさらに備えることを特徴とする半導体素子の製造方法。請求項24に記載の半導体素子の製造方法であって、前記第3のIII族窒化物がAlNである、ことを特徴とする半導体素子の製造方法。請求項15ないし請求項25のいずれかに記載の半導体素子の製造方法であって、前記ショットキー性電極が形成される前記キャップ層にオーミック性電極を接合形成するオーミック性電極形成工程、をさらに備えることを特徴とする半導体素子の製造方法。チャネル層をGaNにて形成し、障壁層をInAlNにて形成することにより、HEMT素子を作製する場合、ゲート電極と障壁層との接合はショットキー接合とされるのが一般的である。しかしながら、この場合、InAlN層の組成や形成条件によっては、ショットキー接合への逆方向電圧印加の際に、大きな漏れ電流が発生することがある。この漏れ電流は、InAlN層上にAlNからなるコンタクト層を形成することによって低減させることが可能であるが、一方で、係る構成のHEMT素子には、二次元電子ガスの移動度が低いという問題が生じる。これは、AlN層の格子定数がInAlN層に比して小さいために、InAlN層に歪が発生することが原因であると推定される。本発明は、以上の課題に鑑みてなされたものであり、逆方向漏れ電流が抑制されてなるとともに二次元電子ガスの移動度が高い半導体素子を提供することを目的とする。上記課題を解決するため、請求項1の発明は、下地基板の上にIII族窒化物層群を0001結晶面が基板面に対し略平行となるよう積層形成したエピタキシャル基板と、ショットキー性電極と、を備える半導体素子であって、前記エピタキシャル基板が、Inx1Aly1Gaz1Nx1y1z1=1、z1>0なる組成の第1のIII族窒化物からなるチャネル層と、Inx2Aly2Nx2y2=1、x2>0、y2>0なる組成の第2のIII族窒化物からなる障壁層と、GaNからなり前記障壁層に隣接する中間層と、AlNからなり前記中間層に隣接するキャップ層と、を備え、前記ショットキー性電極が前記キャップ層に接合されてなる、ことを特徴とする。請求項2の発明は、請求項1に記載の半導体素子であって、前記中間層の膜厚が0.5nm以上である、ことを特徴とする。請求項3の発明は、請求項2に記載の半導体素子であって、前記中間層の膜厚が6nm以下である、ことを特徴とする。請求項4の発明は、請求項1ないし請求項3のいずれかに記載の半導体素子であって、前記キャップ層の膜厚が0.5nm以上6nm以下である、ことを特徴とする。請求項5の発明は、請求項1ないし請求項4のいずれかに記載の半導体素子であって、前記第2のIII族窒化物のバンドギャップが前記第1のIII族窒化物のバンドギャップよりも大きい、ことを特徴とする。請求項6の発明は、請求項1ないし請求項5のいずれかに記載の半導体素子であって、前記ショットキー性電極がNi、Pt、Pd、Auの少なくとも1つを含んでなる、ことを特徴とする。請求項7の発明は、請求項1ないし請求項6のいずれかに記載の半導体素子であって、前記キャップ層の自乗平均表面粗さが0.5nm以下である、ことを特徴とする。請求項8の発明は、請求項1ないし請求項7のいずれかに記載の半導体素子であって、前記第2のIII族窒化物が、Inx2Aly2Nx2y2=1、0.14≦x2≦0.24である、ことを特徴とする。請求項9の発明は、請求項1ないし請求項8のいずれかに記載の半導体素子であって、前記第1のIII族窒化物がAly1Gaz1Ny1z1=1、z1>0である、ことを特徴とする。請求項10の発明は、請求項9に記載の半導体素子であって、前記第1のIII族窒化物がGaNである、ことを特徴とする。請求項11の発明は、請求項9または請求項10に記載の半導体素子であって、前記チャネル層と前記障壁層との間に、Inx3Aly3Gaz3Nx3y3z3=1、y3>0なる組成を有し、前記第2のIII族窒化物よりもバンドギャップが大きい第3のIII族窒化物からなるスペーサ層をさらに備える、ことを特徴とする。請求項12の発明は、請求項11に記載の半導体素子であって、前記第3のIII族窒化物がAlNである、ことを特徴とする。請求項13の発明は、請求項1ないし請求項12のいずれかに記載の半導体素子であって、オーミック性電極が前記ショットキー性電極と同一の前記キャップ層に接合されてなる、ことを特徴とする。請求項14の発明は、請求項13に記載の半導体素子であるHEMT素子であって、前記ショットキー性電極がゲート電極であり、前記オーミック性電極がソース電極およびドレイン電極である、ことを特徴とする。請求項15の発明は、下地基板の上にIII族窒化物層群を0001結晶面が基板面に対し略平行となるよう積層形成したエピタキシャル基板と、ショットキー性電極と、を備える半導体素子の製造方法であって、下地基板の上に、Inx1Aly1Gaz1Nx1y1z1=1、z1>0なる組成の第1のIII族窒化物にてチャネル層を形成するチャネル層形成工程と、前記チャネル層の上に、Inx2Aly2Nx2y2=1、x2>0、y2>0なる組成の第2のIII族窒化物にて障壁層を形成する障壁層形成工程と、GaNにて中間層を前記障壁層に隣接形成する中間層形成工程と、AlNにてキャップ層を前記中間層に隣接形成するキャップ層形成工程と、前記キャップ層にショットキー性電極を接合形成するショットキー性電極形成工程と、を備えることを特徴とする。請求項16の発明は、請求項15に記載の半導体素子の製造方法であって、前記中間層を0.5nm以上の厚みに形成する、ことを特徴とする。請求項17の発明は、請求項16に記載の半導体素子の製造方法であって、前記中間層を6nm以下の厚みに形成する、ことを特徴とする。請求項18の発明は、請求項15ないし請求項17のいずれかに記載の半導体素子の製造方法であって、前記キャップ層を0.5nm以上6nm以下の厚みに形成する、ことを特徴とする。請求項19の発明は、請求項15ないし請求項18のいずれかに記載の半導体素子の製造方法であって、前記第2のIII族窒化物のバンドギャップが前記第1のIII族窒化物のバンドギャップよりも大きい、ことを特徴とする。請求項20の発明は、請求項15ないし請求項19のいずれかに記載の半導体素子の製造方法であって、前記ショットキー性電極形成工程においては、前記ショットキー性電極をNi、Pt、Pd、Auの少なくとも1つを含むように形成する、ことを特徴とする。請求項21の発明は、請求項15ないし請求項20のいずれかに記載の半導体素子の製造方法であって、前記第2のIII族窒化物が、Inx2Aly2Nx2y2=1、0.14≦x2≦0.24である、ことを特徴とする。請求項22の発明は、請求項15ないし請求項21のいずれかに記載の半導体素子の製造方法であって、前記第1のIII族窒化物がAly1Gaz1Ny1z1=1、z1>0である、ことを特徴とする。請求項23の発明は、請求項22に記載の半導体素子の製造方法であって、前記第1のIII族窒化物がGaNである、ことを特徴とする。請求項24の発明は、請求項22または請求項23に記載の半導体素子の製造方法であって、前記チャネル層と前記障壁層との間に、Inx3Aly3Gaz3Nx3y3z3=1、y3>0なる組成を有し、前記第2のIII族窒化物よりもバンドギャップが大きい第3のIII族窒化物にてスペーサ層を形成するスペーサ層形成工程、をさらに備えることを特徴とする。請求項25の発明は、請求項24に記載の半導体素子の製造方法であって、前記第3のIII族窒化物がAlNである、ことを特徴とする。請求項26の発明は、請求項15ないし請求項25のいずれかに記載の半導体素子の製造方法であって、前記ショットキー性電極が形成される前記キャップ層にオーミック性電極を接合形成するオーミック性電極形成工程、をさらに備えることを特徴とする。請求項1ないし請求項26の発明によれば、障壁層の上にGaNからなる中間層とAlNからなるキャップ層をこの順に設け、該キャップ層に対してショットキー接合により電極形成を行い、MIS接合を形成することで、障壁層の上に直接にショットキー接合により電極形成を行う場合に比して、逆方向漏れ電流が抑制され、かつ二次元電子ガスの移動度が高く保たれた半導体素子が実現される。<HEMT素子の構成>図1は、本発明の実施の形態に係る半導体素子の一態様であるHEMT素子20の構成を概略的に示す断面模式図である。HEMT素子20は、概略、エピタキシャル基板10の上に、ソース電極7、ドレイン電極8、およびゲート電極9を設けた構成を有する。具体的には、エピタキシャル基板10は、下地基板1と、バッファ層2と、チャネル層3と、スペーサ層4と、障壁層5と、中間層6aと、キャップ層6bとが積層形成された構成を有する。そして、キャップ層6bの上に、ソース電極7、ドレイン電極8、およびゲート電極9が形成されてなる。なお、図1における各層の厚みの比率は、実際のものを反映したものではない。バッファ層2と、チャネル層3と、スペーサ層4と、障壁層5と、中間層6aと、キャップ層6bとはいずれも、MOCVD法有機金属化学的気相成長法を用いてエピタキシャル形成される詳細は後述のが好適な一例である。以降においては、各層の形成にMOCVD法を用いる場合を対象に説明を行うが、良好な結晶性を有するように各層を形成できる手法であれば、他のエピタキシャル成長手法、例えば、MBE、HVPE、LPEなど、種々の気相成長法や液相成長法の中から適宜選択した手法を用いてもよいし、異なる成長法を組み合わせて用いる態様であってもよい。下地基板1は、その上に結晶性の良好な窒化物半導体層を形成できるものであれば、特段の制限なく用いることができる。単結晶6H-SiC基板を用いるのが好適な一例であるが、サファイア、Si、GaAs、スピネル、MgO、ZnO、フェライトなどからなる基板を用いる態様であってもよい。また、バッファ層2は、その上に形成されるチャネル層3、スペーサ層4、障壁層5、中間層6a、およびキャップ層6bの結晶品質を良好なものとするべく、AlNにて数百nm程度の厚みに形成される層である。例えば、200nmの厚みに形成するのが好適な一例である。チャネル層3は、Inx1Aly1Gaz1Nx1y1z1=1なる組成のIII族窒化物第1のIII族窒化物にて、数μm程度の厚みに形成される層である。好ましくは、チャネル層3はAly1Gaz1Ny1z1=1、z1>0組成のIII族窒化物にて形成され、より好ましくは、GaNにて形成される。一方、障壁層5は、Inx2Aly2Nx2y2=1、x2>、y2>0なる組成を有するIII族窒化物第2のIII族窒化物にて、数nm~数十nm程度の厚みに形成される層である。好ましくは0.14≦x2≦0.24である。x2の値がこの範囲の外にある場合は、障壁層5に作用する歪みが±0.5を超えることとなり、ショットキー接合の信頼性に及ぼす結晶歪みの影響が大きくなり始めるため好ましくない。なお、チャネル層3と障壁層5とは、前者を構成する第1のIII族窒化物のバンドギャップよりも後者を構成する第2のIII族窒化物のバンドギャップの方が大きいという組成範囲をみたして形成される。中間層6aは、GaNにて形成される層である。また、キャップ層6bは、AlNにて形成される層である。HEMT素子20がこれら中間層6aとキャップ層6bを有することの作用効果については後述する。さらに、チャネル層3と障壁層5の間にはスペーサ層4が設けられる。スペーサ層4は、Inx3Aly3Gaz3Nx3y3z3=1なる組成を有し、少なくともAlを含むy3>0をみたすIII族窒化物第3のIII族窒化物にて、0.5nm~1.5nmの範囲の厚みで形成される層である。このような層構成を有するエピタキシャル基板10においては、チャネル層3とスペーサ層4の界面により詳細には、チャネル層3の当該界面近傍に二次元電子ガスが高濃度に存在する二次元電子ガス領域3eが形成される。好ましくは、スペーサ層4と障壁層5とはそれぞれ、前者を構成する第3のIII族窒化物のバンドギャップが、後者を構成する第2のIII族窒化物のバンドギャップ以上という組成範囲をみたして形成される。係る場合、合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上する。より好ましくは、スペーサ層4はAlNx3=0、y3=1、z3=0にて形成される。係る場合、スペーサ層4がAlとNの二元系化合物となるので、Gaを含む3元系化合物の場合よりもさらに合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上することとなる。なお、係る組成範囲についての議論は、スペーサ層4が不純物を含有することを除外するものではない。なお、エピタキシャル基板10においてスペーサ層4を備えるのは必須の態様ではなく、チャネル層3の上に直接に障壁層5を形成する態様であってもよい。係る場合、チャネル層3と障壁層5の界面に二次元電子ガス領域3eが形成される。ソース電極7とドレイン電極8とは、それぞれの金属層が十数nm~百数十nm程度の厚みを有する多層金属電極であり、キャップ層6bとの間にオーミック性接触を有してなる。ソース電極7およびドレイン電極8に用いる金属は、エピタキシャル基板10に対しキャップ層6bに対し良好なオーミック性接触が得られる金属材料にて形成されればよい。Ti/Al/Ni/Auからなる多層金属電極をソース電極7およびドレイン電極8として形成するのが好適であるが、これに限定されるものでなく、例えばTi/Al/Pt/AuあるいはTi/Alなどからなる多層金属電極を形成する態様であってもよい。ソース電極7およびドレイン電極8の形成は、フォトリソグラフィープロセスと真空蒸着法とにより行うことができる。一方、ゲート電極9は、一または複数の金属層が十数nm~百数十nm程度の厚みを有するように形成されてなる単層または多層の金属電極であり、障壁層5との間にショットキー性接触を有してなる。ゲート電極9は、Pd、Pt、Ni、Auなどの仕事関数が高い金属を形成材料として形成されるのが好適である。あるいは、上述の各金属同士の、あるいは各金属とAlなどとの多層金属膜として形成される態様であってもよい。なお、AlNからなるキャップ層6bを設けることから、上記に加えて、Ti/Alを含む多層金属膜など、III族窒化物半導体との間でオーミック接合をなす場合に用いられる金属材料も、ゲート電極9の形成材料として利用可能である。なぜならば、この場合、バンドギャップが大きいAlNと仕事関数が比較的小さい金属材料とが接合されるので、比較的容易にショットキー性のコンタクトが得られるからである。ゲート電極9の形成は、フォトリソグラフィープロセスと真空蒸着法とにより行うことができる。<キャップ層とゲート電極とのショットキー接合>上述のような構成を有するHEMT素子20においては、ゲート電極9と、キャップ層6bと、障壁層5とによって厳密には中間層6aを介して、いわゆるMISmetalinsulatorsemiconductor接合が形成されてなる。このようなMIS接合を有することで、HEMT素子20は、障壁層5に対して直接にゲート電極9をショットキー接合させた従来のHEMT素子よりも、原理上、逆方向漏れ電流が抑制されてなる。具体的な値は各部の組成や厚みなどによっても異なるが、本実施の形態のようにHEMT素子20を構成した場合には、例えば-100V印加時の漏れ電流が、障壁層に直接にゲート電極を形成した場合の1/100から1/1000程度にまで抑制される。図2ないし図4は、HEMT素子においてゲート電極9の直下にキャップ層6bを具備することの効果、つまりは、HEMT素子が上述のMIS接合を有することの効果を説明するための図である。具体的には、図2は、障壁層5の組成をIn014Al086N、In018Al082N、In024Al076Nの3水準に違えた3種類のHEMT素子について、キャップ層6bの表面粗さとその厚みとの関係を例示している。ただし、係るHEMT素子については議論の簡単のため中間層6aは設けていない。また、図3は、同じHEMT素子について、逆方向漏れ電流とキャップ層6bの厚みとの関係を例示している。さらに、図4は、同じHEMT素子についてコンタクト抵抗とキャップ層6bの厚みとの関係を例示している。図2および図3においてはいずれも、キャップ層6bの厚みが0nmの場合つまりはキャップ層6bを設けない場合に値が最大で、キャップ層6bの厚みが0.5nmまでの間で値が急落し、0.5nm以上では0nmのときよりも小さな値0.5nm以下で概ね横ばいとなっている。このことは、キャップ層6bを0.5nm以上の厚みに形成することで、その表面平坦性が向上し、かつ、係る表面平坦性の優れたキャップ層6bの上にゲート電極9を設けることで、逆方向漏れ電流が低減されることを意味している。また、障壁層5の表面よりもキャップ層6bの表面の方が平坦化される。一方、図4においては、キャップ層6bの厚みが6nm以下の範囲ではコンタクト抵抗が1.0×105/Ωcm2以下でほぼ一定であるのに対して、キャップ層6bの厚みが6nmを越えると、コンタクト抵抗が急激に増大することがわかる。係る結果は、オーミック性電極におけるコンタクト抵抗を十分に低い値に保つという観点からは、キャップ層6bの厚みを6nm以下とするのがよいことを示している。以上のことから、キャップ層6bは、0.5nm以上6nm以下の厚みに形成するのが好適であることがわかる。<中間層と二次元電子ガス濃度との関係>また、本実施の形態に係るHEMT素子20は、障壁層5とキャップ層6bとの間に中間層6aを備える。これは、二次元電子ガスの移動度を高く保つためである。より具体的には、上述のようなキャップ層6bを障壁層5の上に直接に形成した場合、二次元電子ガスの移動度が低下してしまうので、本実施の形態においては、これを抑制するために、障壁層5の上に中間層6aを形成し、その上にキャップ層6bを形成する。なお、中間層6aの厚みは、0.5nm以上6nm以下とするのが好適である。0.5nm以上の厚みに形成することで、中間層6aを設けない場合に比して高い移動度が実現される。一方、中間層6aの厚みの上限は、シート抵抗に影響を及ぼさない低く保たれる範囲で定めればよい。例えば、キャップ層6bの厚みが0.5nm以上6nm以下の場合であれば、中間層6aの厚みを、0.5nm以上6nm以下とすることで、シート抵抗が300Ω/□以下に低減される。なお、本実施の形態に係るHEMT素子20は、中間層6aおよびキャップ層6bが障壁層5の上に全面的に形成され、ゲート電極9の直下のみならずソース電極7およびドレイン電極8の直下にまで一様に備わっている点についても特徴的であるといえる。本来的には、ゲート電極9の直下にのみ中間層6aおよびキャップ層6bが存在すれば、逆方向漏れ電流の低減という作用効果が得られるものの、そのような構成を実現するには、フォトリソグラフィープロセスやエッチングプロセスなどが必要となり、コスト高の要因となる。本実施の形態においては、中間層6aおよびキャップ層6bを障壁層5の上に全面的に形成するのみであり、そうしたプロセスを行わないので、コストを抑制しつつ特性の優れたHEMT素子が実現されているともいえる。もちろん、ソース電極7およびドレイン電極8を障壁層5の上に直接に形成するべく、両電極の形成前に、キャップ層6b、中間層6a、障壁層5の一部をエッチングによって取り除く、いわゆるリセスオーミックを実施したうえで、これによって露出した障壁層5の上にソース電極7およびドレイン電極8を形成する態様であってもよい。<HEMT素子の作製方法>次に、上述のような構成を有するHEMT素子20を作製する方法を説明する。まず、エピタキシャル基板10の作製は、公知のMOCVD炉を用いて行うことができる。具体的には、In、Al、Gaについての有機金属MO原料ガスTMI、TMA、TMGと、アンモニアガスNH3ガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなるMOCVD炉を用いる。まず、例えば0001面方位の2インチ径の6H-SiC基板などを下地基板1として用意し、該下地基板1を、MOCVD炉のリアクタ内に設けられたサセプタの上に設置する。リアクタ内を真空ガス置換した後、リアクタ内圧力を5kPa~50kPaの間の所定の値に保ちつつ、水素/窒素混合フロー状態の雰囲気を形成した上で、サセプタ加熱によって基板を昇温する。サセプタ温度がバッファ層形成温度である950°C~1250°Cの間の所定温度例えば1050°Cに達すると、Al原料ガスとNH3ガスをリアクタ内に導入し、バッファ層2としてのAlN層を形成する。AlN層が形成されると、サセプタ温度を所定のチャネル層形成温度に保ち、チャネル層3の組成に応じた有機金属原料ガスとアンモニアガスをリアクタ内に導入し、チャネル層3としてのInx1Aly1Gaz1N層ただし、x1=0、0≦y1≦0.3を形成する。ここで、チャネル層形成温度T1は、950°C以上1250°C以下の温度範囲から、チャネル層3のAlNモル分率y1の値に応じて定められる値である。なお、チャネル層3形成時のリアクタ圧力には特に限定はなく、10kPaから大気圧100kPaの範囲から適宜選ぶことができる。Inx1Aly1Gaz1N層が形成されると、次いで、サセプタ温度を保ったまま、リアクタ内を窒素ガス雰囲気に保ち、リアクタ圧力を10kPaとした後、有機金属原料ガスとアンモニアガスとをリアクタ内に導入して、スペーサ層4としてのInx3Aly3Gaz3N層を所定の厚みに形成する。Inx3Aly3Gaz3N層が形成されると、障壁層5となるInx2Aly2Nを形成するために、サセプタ温度を650°C以上800°C以下の所定の障壁層形成温度に保ち、リアクタ内圧力が1kPa~30kPaの間の所定の値に保たれるようにする。そして、アンモニアガスと、障壁層5の組成に応じた流量比の有機金属原料ガスとを、いわゆるV/III比が3000以上20000以下の間の所定の値となるようにリアクタ内に導入する。Inx3Aly3Gaz3N層が形成されると、引き続いて、サセプタ温度を所定の中間層形成温度としたうえで、TMGとNH3ガスとを供給して、中間層6aとしてのGaN層を所定の厚みに形成する。GaN層が形成されると、引き続いて、サセプタ温度を所定のキャップ層形成温度としたうえで、TMAとNH3ガスとを供給して、キャップ層6bとしてのAlN層を所定の厚みに形成する。キャップ層6bが形成されれば、エピタキシャル基板10が作製されたことになる。エピタキシャル基板10が形成されると、これを用いてHEMT素子が形成される。以降の各工程は、公知の手法で実現されるものである。まず、フォトリソグラフィープロセスと真空蒸着法を用いて、キャップ層6bの形成対象個所に、ソース電極7およびドレイン電極8となる多層金属パターンを形成する。次いで、ソース電極7およびドレイン電極8のオーミック性を良好なものにするため、これらソース電極7およびドレイン電極8が形成されたエピタキシャル基板10に対し、650°C~1000°Cの所定温度の窒素ガス雰囲気中において、数十秒間の熱処理を施す。続いて、フォトリソグラフィープロセスと真空蒸着法を用いて、キャップ層6bの形成対象個所に、ゲート電極9となる多層金属パターンを形成する。その後、ダイシングにより所定のサイズにチップ化することで、多数個のHEMT素子20が得られる。得られたHEMT素子20に対しては、適宜にダイボンディングやワイヤボンディングが施される。以上、説明したように、本実施の形態によれば、障壁層の上にGaNからなる中間層を設け、さらに、AlNからなるキャップ層を設け、該キャップ層に対してショットキー接合によりゲート電極の形成を行い、MIS接合を形成することで、障壁層の上に直接にショットキー接合によりゲート電極の形成を行う場合に比して、逆方向漏れ電流が大きく低減され、かつ二次元電子ガスの移動度が高いHEMT素子が実現される。<変形例>上述の実施の形態においては、HEMT素子を対象として説明を行っているが、ゲート電極と障壁層との間にMIS接合を形成する態様は、ショットキー接合を用いる他の電子デバイス、例えば、ショットキーバリアダイオードや、フォトセンサなどにも、同様に適用が可能である。また、上述の実施の形態においては、キャップ層6bをAlNにて形成しているが、キャップ層6bは、第2のIII族窒化物のバンドギャップよりも大きく、絶縁性を有するIII族窒化物にて形成される態様であってもよい。ここで、III族窒化物が絶縁性を有するとは、比抵抗が108Ωcm以上であることを意味する。係る範囲の比抵抗を有していれば、上述するMIS接合が好適に形成される。また、係る比抵抗をみたす限りにおいて、キャップ層6bにおいて導電性不純物の存在は許容される。実施例1、比較例1、および比較例まず、実施例1として、中間層6aおよびキャップ層6bを備える、上述の実施の形態に係るエピタキシャル基板10を作成し、その二次元電子ガス濃度と、二次元電子ガスの移動度と、シート抵抗とを評価した。そして、係るエピタキシャル基板10を用いて、ゲート電極9の構成が異なる、4種類のHEMT素子20を作製し、それぞれのHEMT素子20について、-100V印加時の逆方向漏れ電流を評価した。一方、比較例1として、中間層6aおよびキャップ層6bをともに備えていないエピタキシャル基板を用意し、その二次元電子ガス濃度と、二次元電子ガスの移動度と、シート抵抗とを評価した。また、係るエピタキシャル基板に対して、実施例1と同様にゲート電極9を形成することによって4種類のHEMT素子を作製し、それぞれのHEMT素子について、-100V印加時の逆方向漏れ電流を評価した。さらに、比較例2として、中間層6aを備えずキャップ層6bのみを備えるエピタキシャル基板を用意し、その二次元電子ガス濃度と、二次元電子ガスの移動度と、シート抵抗とを評価した。また、係るエピタキシャル基板に対して、実施例1と同様にゲート電極9を形成することによって4種類のHEMT素子を作製し、それぞれのHEMT素子について、-100V印加時の逆方向漏れ電流を評価した。すなわち、3種類のエピタキシャル基板に対してそれぞれ、構成が異なる4種類のゲート電極9を形成することにより、計12種類のHEMT素子を得た。はじめに、エピタキシャル基板10を作製した。その際、スペーサ層4の形成までは、全てのエピタキシャル基板10について同一の条件で行った。具体的には、まず、下地基板1として0001面方位の2インチ径の6H-SiC基板を複数枚用意した。厚みは300μmであった。それぞれの基板について、MOCVD炉リアクタ内に設置し、真空ガス置換した後、リアクタ内圧力を30kPaとし、水素/窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって下地基板1を昇温した。サセプタ温度が1050°Cに達すると、TMAバブリングガスとアンモニアガスをリアクタ内に導入し、バッファ層として厚さ200nmのAlN層を形成した。続いて、サセプタ温度を所定の温度とし、有機金属原料ガスとしてのTMGバブリングガスとアンモニアガスとを所定の流量比でリアクタ内に導入し、チャネル層3としてのGaN層を2μmの厚みに形成した。チャネル層3が得られると、リアクタ圧力を10kPaとし、次いでTMAバブリングガスとアンモニアガスをリアクタ内に導入し、スペーサ層4として厚さ1nmのAlN層を形成した。スペーサ層4を形成した後、続いて、障壁層5を15nmの厚みに形成した。障壁層5の組成は、In018Al082Nとした。また、サセプタ温度は745°Cとした。障壁層5の形成後、実施例1については、サセプタ温度を障壁層形成温度である745°Cに保ったまま、中間層6aとしてのGaN層を3nmの厚みに形成し、続いて、キャップ層6bとしてのAlN層を3nmの厚みに形成した。比較例2については、キャップ層6bを3nmの厚みに形成した。比較例1については、何も形成しなかった。それぞれのエピタキシャル基板に対して最後の層を形成した後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、作製されたエピタキシャル基板10を取り出した。以上の手順により、それぞれのエピタキシャル基板10が得られた。次いで、それぞれのエピタキシャル基板の一部をダイシングにより切り出し、得られた評価用試料を対象に、ホール効果測定を行った。これにより、それぞれのエピタキシャル基板についての、二次元電子ガス濃度と、二次元電子ガス移動度と、シート抵抗とを求めた。続いて、それぞれのエピタキシャル基板の上面の、ソース電極7およびドレイン電極8の形成対象箇所に、フォトリソグラフィープロセスと真空蒸着法とを用いて、Ti/Al/Ni/Auそれぞれの膜厚は25/75/15/100nmからなる電極パターンを形成した。その後、窒素中で800°C、30秒間の熱処理を行った。続いて、それぞれのエピタキシャル基板の上面の、ゲート電極9の形成対象個所に、フォトリソグラフィープロセスと真空蒸着法とを用いて、ゲート電極9のパターンを形成した。ゲート電極9としては、Ni/Au膜厚6nm/12nm、Pd/Au6nm/12nm、およびPt/Au6nm/12nmの3種類の多層金属電極と、Auのみの単層金属電極12nmとの計4種類を形成した。なお、ゲート電極9は、ゲート長を1μm、ゲート幅を100μmとし、ソース電極7との間隔が2μm、ドレイン電極との間隔が10μmとなるように形成した。最後に、ダイシングによりチップ化することで、HEMT素子を得た。得られたHEMT素子について、ダイボンディングおよびワイヤボンディングを行ったうえで、-100V印加時の逆方向漏れ電流を測定した。それぞれのHEMT素子について、エピタキシャル基板の中間層6aおよびキャップ層6bの構成と、二次元電子ガス濃度と、二次元電子ガスの移動度と、シート抵抗と、HEMT素子ごとのゲート電極の構成と-100V印加時の逆方向漏れ電流の測定結果とを、表1に一覧にして示す。表1に示す結果からは、実施例1に係る全てのHEMT素子において、つまりは、ゲート電極9の構成によらず、その逆方向漏れ電流が、中間層6aおよびキャップ層6b以外を同一の条件として作製した比較例1に係るHEMT素子における逆方向漏れ電流の1/100から1/1000程度にまで抑制されていることがわかる。また、二次元電子ガス濃度と、二次元電子ガス移動度と、シート抵抗とについては、実施例1と比較例1との間でほとんど差異がないこともわかる。これに対して、中間層6aを設けずキャップ層6bのみを設けた比較例2のHEMT素子の場合、逆方向漏れ電流については実施例1と同程度にまで抑制されているものの、二次元電子ガス移動度は実施例1および比較例1よりもより低く、シート抵抗が実施例1および比較例1よりも高くなっていることがわかる。以上の結果は、キャップ層6bを障壁層5の上に直接に設けることには、漏れ電流低減という効果がある一方で、二次元電子ガスの移動度やシート抵抗の低下を引き起こすという短所があること、および、中間層6aを両層の間に介在させることで、漏れ電流低減というキャップ層6bの効果を維持しつつ、二次元電子ガスの移動度の低下によるシート抵抗の悪化を抑止することができるということを、指し示している。換言すれば、障壁層5の上に中間層6aを設けたうえでキャップ層6bを設けることが、二次元電子ガス濃度およびシート抵抗を好適に保ちつつ、逆方向漏れ電流を低減させるうえで効果があることを示している。実施例2本実施例では、中間層6aを設けない場合を含め、中間層6aの厚みを種々に違えたHEMT素子を作製した。具体的には、中間層6aの厚みを0nm、0.1nm、0.5nm、1.5nm、3nm、6nm、8nm、10nmの8水準とする一方、ゲート電極9の形成材料をNi/Au膜厚6nm/12nmのみとしたほかは、実施例1と同様の手順でHEMT素子を作製した。なお、係るHEMT素子作製の途中、エピタキシャル基板が得られた時点で実施例1と同様に、ホール効果測定を行った。これにより、それぞれのエピタキシャル基板についての、二次元電子ガス濃度と、二次元電子ガス移動度と、シート抵抗とを求めた。また、得られたHEMT素子について、実施例1と同様に逆方向漏れ電流を測定した。それぞれのHEMT素子について、エピタキシャル基板の膜厚と、二次元電子ガス濃度と、二次元電子ガスの移動度と、シート抵抗と、HEMT素子の-100V印加時の逆方向漏れ電流の測定結果とを、表2に一覧にして示す。表2に示すように、中間層6aの厚みが0.5nm以上の場合、中間層6aを設けない場合に比して、二次元電子ガスの移動度が高い値となっている。また、中間層6aの厚みが6nm以下の場合であれば、二次元電子ガス濃度の値が中間層6aを設けない場合と同程度となっている。さらには、中間層6aの厚みが0.5nm以上6nm以下の場合であれば、シート抵抗の値が、中間層6aを設けない場合に比して低い300Ω/□以下の値に保たれている。一方で、表2に示すように、いずれのHEMT素子についても、漏れ電流の値は、表1に示した比較例1の場合ゲート電極が同じNi/Auの場合の1/1000以下にまで低減されている。以上のことから、キャップ層6bと障壁層5との間に中間層6aを0.5nm以上の厚みに形成することで、漏れ電流が低減されているとともに、二次元電子ガスの移動度が高いHEMT素子が実現されることがわかる。さらに、中間層6aの厚みを6nm以下とすることで、二次元電子ガス濃度が高く、かつシート抵抗が小さいHEMT素子が実現されることがわかる。