第1の方向に延びる複数本のワード線を含むワード線配線層と、前記第1の方向に対して交差する第2の方向に延びる複数本のビット線を含むビット線配線層と、各前記ワード線と各前記ビット線との間に配置されたピラーと、を備え、前記ピラーは、電流を流すか否かを選択する電流選択膜と、前記電流選択膜に積層された複数枚の抵抗変化膜と、を有し、1枚の前記抵抗変化膜は、金属と、酸素又は窒素と、を含有し、残りの前記抵抗変化膜は、前記金属と、酸素又は窒素と、電気陰性度が前記金属の電気陰性度よりも高い高電気陰性度物質と、を含有し、前記残りの抵抗変化膜における前記高電気陰性度物質の濃度は、前記抵抗変化膜間で相互に異なることを特徴とする不揮発性記憶装置。前記金属は、ハフニウム、ニッケル、チタン、ジルコニウム、鉄、バナジウム、マンガン、コバルト及びアルミニウムからなる群より選択された1種以上の金属であることを特徴とする請求項1記載の不揮発性記憶装置。前記抵抗変化膜は酸素を含有し、前記金属はハフニウムであり、前記高電気陰性度物質はシリコンであることを特徴とする請求項2記載の不揮発性記憶装置。前記抵抗変化膜における前記高電気陰性度物質の濃度は、30原子以下であることを特徴とする請求項3記載の不揮発性記憶装置。前記抵抗変化膜の枚数をNNは2以上の整数とし、0~3原子の定数をaとして、前記N枚の抵抗変化膜に1からNまでの整数nを割り振ったときに、各前記抵抗変化膜における前記高電気陰性度物質の濃度Cn原子は、下記数式により表されることを特徴とする請求項3または4に記載の不揮発性記憶装置。前記抵抗変化膜の枚数は、2~4であることを特徴とする請求項3~5のいずれか1つに記載の不揮発性記憶装置。前記抵抗変化膜の枚数をNNは2以上の整数とし、前記N枚の抵抗変化膜のうち、セット電圧が最も低い抵抗変化膜をセットさせるときに前記ピラーに印加する電圧をVsc1とし、セット電圧がn番目nは1乃至Nの整数に低い抵抗変化膜をセットさせるときに前記ピラーに印加する電圧をVscnとし、マージン電圧をVmcとし、セット電圧がn番目に低い抵抗変化膜のセット電圧をVsrnとするとき、前記セット電圧Vsrnは、下記数式に沿って設定されていることを特徴とする請求項1~6のいずれか1つに記載の不揮発性記憶装置。前記抵抗変化膜の枚数をNNは2以上の整数とし、前記N枚の抵抗変化膜のうち、セット電圧がn番目nは1乃至Nの整数に低い抵抗変化膜をセットさせるときに前記ピラーに印加する電圧をVscnとし、前記セット電圧がn番目に低い抵抗変化膜のセット電圧をVsrnとするとき、前記セット電圧Vsrnは、下記数式を満たすように設定されていることを特徴とする請求項1~6のいずれか1つに記載の不揮発性記憶装置。各前記抵抗変化膜の陽極側に接続された陽電極膜と、各前記抵抗変化膜の陰極側に接続された陰電極膜と、をさらに備え、前記複数枚の抵抗変化膜のそれぞれに接続された複数枚の前記陽電極膜は相互に同じ材料によって形成されており、前記複数枚の抵抗変化膜のそれぞれに接続された複数枚の前記陰電極膜は相互に同じ材料によって形成されていることを特徴とする請求項1~8のいずれか1つに記載の不揮発性記憶装置。本発明の目的は、記憶容量の増大を図ることができる不揮発性記憶装置を提供することである。実施形態に係る不揮発性記憶装置は、第1の方向に延びる複数本のワード線を含むワード線配線層と、前記第1の方向に対して交差する第2の方向に延びる複数本のビット線を含むビット線配線層と、各前記ワード線と各前記ビット線との間に配置されたピラーと、を備える。前記ピラーは、電流を流すか否かを選択する電流選択膜と、前記電流選択膜に積層された複数枚の抵抗変化膜と、を有する。1枚の前記抵抗変化膜は、金属と、酸素又は窒素と、を含有し、残りの前記抵抗変化膜は、前記金属と、酸素又は窒素と、電気陰性度が前記金属の電気陰性度よりも高い高電気陰性度物質と、を含有する。そして、前記残りの抵抗変化膜における前記高電気陰性度物質の濃度は、前記抵抗変化膜間で相互に異なる。以下、図面を参照しつつ、本発明の実施形態について説明する。図1は、本実施形態に係る不揮発性記憶装置を例示する斜視図であり、図2は、本実施形態に係る不揮発性記憶装置のピラーを例示する断面図である。本実施形態に係る不揮発性記憶装置はReRAMである。図1に示すように、本実施形態に係る不揮発性記憶装置1においては、シリコン基板11が設けられており、シリコン基板11の上層部分及び上面上には、不揮発性記憶装置1の駆動回路図示せずが形成されている。シリコン基板11上には、駆動回路を埋め込むように、例えばシリコン酸化物からなる層間絶縁膜12が設けられており、層間絶縁膜12内にはメモリセル部13が設けられている。なお、図1においては、層間絶縁膜12の下部のみを示しているが、実際には、層間絶縁膜12は、ワード線WL及びビット線BLを覆っている。メモリセル部13においては、シリコン基板11の上面に平行な一方向以下、ワード線方向というに延びる複数本のワード線WLを含むワード線配線層14と、シリコン基板11の上面に平行な方向であって、ワード線方向に対して交差、例えば直交する方向以下、ビット線方向というに延びる複数本のビット線BLを含むビット線配線層15とが、層間絶縁膜12を介して交互に積層されている。ワード線WL及びビット線BLは、例えば、タングステンWにより形成されている。また、ワード線WL同士、ビット線BL同士、ワード線WLとビット線BLとは、相互に接していない。そして、各ワード線WLと各ビット線BLとの最近接点には、シリコン基板11の上面に対して垂直な方向以下、上下方向というに延びるピラー16が設けられている。ピラー16は、ワード線WLとビット線BLとの間に形成されている。1本のピラー16により、1つのメモリセルが構成されている。すなわち、不揮発性記憶装置1は、ワード線WLとビット線BLとの最近接点毎にメモリセルが配置されたクロスポイント型の装置である。以下、図2を参照して、ピラー16の構成を説明する。図2に示すように、ピラー16には、下方にワード線WLが配置され、上方にビット線BLが配置されたピラー16と、下方にビット線BLが配置され、上方にワード線WLが配置されたピラー16の2種類がある。以下、下方にワード線WLが配置されたピラー16を例に挙げて説明する。ピラー16においては、下層側、すなわち、ワード線WL側から順に、バリアメタル層21及び電流選択膜22が設けられており、その上には、抵抗変化ユニット23が複数段積層されている。複数段の抵抗変化ユニット23の上方及び下方並びに相互間には、バリアメタル層21が設けられている。最上段のバリアメタル層21上には、ビット線BLに接したコンタクト層24が設けられている。各抵抗変化ユニット23においては、下層側から順に、陰電極膜31、抵抗変化膜32、陽電極膜33が積層されており、相互に接している。電流選択膜22は、電流を流すか否かを選択する膜である。例えば、ピラー16においては、ビット線BLの電位がワード線WLの電位よりも高いときに、電流が流れるようになっている。この場合、電流選択膜22は、ビット線BL側がアノードであり、ワード線WL側がカソードであるダイオードである。例えば、電流選択膜22はpin形シリコンダイオードであり、ワード線WL側から順に、n形層22n、i形層真性半導体層22i、p形層22pが積層されている。また、各抵抗変化ユニット23においては、陰電極膜31が抵抗変化膜32よりもワード線WL側に配置され、陽電極膜33が抵抗変化膜32よりもビット線BL側に配置されている。従って、下方にワード線WLが配置され、上方にビット線BLが配置されたピラー16においては、電流選択膜22において、n形層22nが下層側、p形層22pが上層側に配置されている。また、各抵抗変化ユニット23において、陰電極膜31が下層側、陽電極膜33が上層側に配置されている。一方、下方にビット線BLが配置され、上方にワード線WLが配置されたピラー16においては、電流選択膜22において、p形層22pが下層側、n形層22nが上層側に配置されている。また、各抵抗変化ユニット23において、陽電極膜33が下層側、陰電極膜31が上層側に配置されている。抵抗変化膜32は、低抵抗状態及び高抵抗状態の2水準の抵抗状態を持つ膜であり、金属酸化物によって形成されている。抵抗変化膜32は、例えば、ハフニウムHf、ニッケルNi、チタンTi、ジルコニウムZr、鉄Fe、バナジウムV、マンガンMn、コバルトCo及びアルミニウムAlからなる群より選択された1種以上の金属と、酸素O又は窒素Nを含有している。すなわち、抵抗変化膜32は、上述の金属の酸化物又は窒化物を主成分としている。抵抗変化膜32の主成分は、例えば、ハフニウム酸化物HfOxであることが好ましい。なお、抵抗変化膜32は、酸素及び窒素の双方を含有していてもよい。また、1本のピラー16に設けられた抵抗変化ユニット23の数をNNは2以上の整数としたときに、全てのN枚の抵抗変化膜32、又は1枚の抵抗変化膜32を除く残りのN-1枚の抵抗変化膜32は、上述の金属、酸素又は窒素の他に、高電気陰性度物質を含有している。高電気陰性度物質とは、電気陰性度が上述の金属の電気陰性度よりも高い物質である。抵抗変化膜32の膜厚は、相互に同一であることが好ましい。抵抗変化膜32の膜厚は、例えば、1~20nmであることが好ましく、ピラー16の加工性を良好にするためには、10nm以下であることが好ましく、抵抗変化膜の均一性及び信頼性を向上させるためには、2nm以上であることが好ましい。一方、抵抗変化膜32の組成は、1枚の抵抗変化膜32内においては、膜厚方向及び面内方向の双方において均一であることが好ましいが、抵抗変化ユニット23間では、相互に異なっている必要がある。すなわち、抵抗変化膜32間において、高電気陰性度物質の濃度が相互に異なっている。例えば、上述の金属がハフニウムHfである場合には、高電気陰性度物質は例えばシリコンSiであることが好ましい。ハフニウムの電気陰性度は1.3であり、シリコンの電気陰性度は1.9である。この場合、抵抗変化膜32におけるシリコンの濃度は30原子以下であることが好ましく、1~20原子であることがより好ましい。1つの具体例を挙げると、1本のピラー16に設けられた抵抗変化ユニット23の数Nは4であり、各抵抗変化膜32は、ハフニウム、酸素、シリコンを含有している。そして、シリコンの濃度は、1枚目の抵抗変化膜32においては0~3原子であり、2枚目の抵抗変化膜32においては7~10原子であり、3枚目の抵抗変化膜32においては14~17原子であり、4枚目の抵抗変化膜32においては21~24原子である。すなわち、1本のピラー16に設けられたN枚の抵抗変化膜32に、1からNまでの整数nを割り振ったときに、n番目の抵抗変化膜32における高電気陰性度物質の濃度Cn原子は、aを0~3原子の定数として、下記数式1により表すことができる。但し、nの値と抵抗変化膜32の積層順序とは無関係である。以下、電流選択膜22及び抵抗変化膜32以外の膜の材料について説明する。陰電極膜31及び陽電極膜33の材料は、抵抗率が低く、抵抗変化膜32のスイッチ動作を得るための界面特性、抵抗変化膜32との密着性、及び耐熱性が確保できる材料であれば特に制約されない。但し、全ての抵抗変化ユニット23において、陰電極膜31は相互に同じ材料により形成されていることが好ましく、陽電極膜33も相互に同じ材料により形成されていることが好ましい。例えば、陰電極膜31及び陽電極膜33の材料は、例えば、ニッケルNi、チタンTi、ジルコニウムZr、鉄Fe、バナジウムV、マンガンMn、コバルトCo及びハフニウムHfからなる群より選択された1種以上の金属、又はその酸化物若しくは窒化物とすることができる。又は、陰電極膜31及び陽電極膜33の材料は、不純物を含むp形ポリシリコン又はn形ポリシリコンとしてもよい。低い抵抗率及び高いプロセス耐性を得るためには、チタン窒化物TiNが好適である。また、膜厚は、5~15nmとすることが好ましい。この場合は、バリアメタル層21を省略することも可能である。又は、陰電極膜31の材料としてn形ポリシリコンを使用し、陽電極膜33の材料としてチタン窒化物を使用してもよい。これにより、後述するセット動作時に陰電極膜31が空乏化し、抵抗変化膜32が低抵抗状態に移行した直後に電流値が急激に増加することを、自己整合的に抑制することができる。この場合、陰電極膜31を形成するn形ポリシリコンは、セット動作時以外には低い抵抗率を実現しつつ、セット動作時には陰電極膜31を完全に空乏化させるために、不純物濃度を1×1019~1×1020cm-3とし、膜厚を5~15nmとすることが好ましい。また、バリアメタル層21の材料は、例えば、ルテニウムRu、チタンTi、タンタルTa、タングステンW、ハフニウムHf及びアルミニウムAlからなる群より選択された1種以上の金属又はその酸化物若しくは窒化物とすることができる。特に、抵抗率、抵抗変化膜32のセット動作及びプロセス耐性の観点からは、チタン窒化物TiNが好適である。また、膜厚は、5~15nmであることが好ましい。次に、本実施形態に係る不揮発性記憶装置の製造方法について説明する。図3~図7は、本実施形態に係る不揮発性記憶装置の製造方法を例示する工程断面図である。先ず、図1に示すように、シリコン基板11の上面にMOSFETMetalOxideSemiconductorFieldEffectTransistor:金属酸化物半導体電界効果トランジスタ等を形成して、メモリセル部13を駆動するための駆動回路を形成する。次に、シリコン基板11上に層間絶縁膜12を形成する。次に、層間絶縁膜12内に、駆動回路まで到達するコンタクト図示せずを形成する。次に、図3に示すように、例えばダマシン法によって層間絶縁膜12の上層部分内にタングステンを埋め込み、複数本のワード線WLをワード線方向に延びるように相互に平行に形成する。これらのワード線WLにより、ワード線配線層14が形成される。なお、ダマシン法の替わりに、RIEreactiveionetching:反応性イオンエッチング法によってワード線WLを形成し、層間絶縁膜12によって周囲を埋め込んでもよい。次に、図4に示すように、ワード線配線層14上に、バリアメタル層21を形成し、次に、電流選択膜22を形成する。電流選択膜22は、例えば、シリコンを堆積させながらドナーとなる不純物を導入することによりn形層22n図2参照を形成し、不純物を導入せずにシリコンを堆積させることによりi形層22i図2参照を形成し、シリコンを堆積させながらアクセプタとなる不純物を導入することによりp形層22p図2参照を形成することによって、形成する。次に、バリアメタル層21と抵抗変化ユニット23とを交互に複数回形成する。抵抗変化ユニット23を形成する際には、陰電極膜31、抵抗変化膜32、陽電極膜33をこの順に堆積させる。その後、最上層のバリアメタル層21を形成し、コンタクト層24を形成する。次に、図5に示すように、リソグラフィ法によりマスクパターン図示せずを形成し、このマスクパターンをマスクとしてRIEreactiveionetching:反応性イオンエッチングを施し、ワード線配線層14上に積層された積層膜を加工し、ワード線方向及びビット線方向の双方に沿って分断する。これにより、ワード線配線層14上に複数本のピラー16を形成する。次に、図6に示すように、ワード線配線層14上に更に層間絶縁膜12を形成し、ピラー16を埋め込む。次に、図7に示すように、CMPchemicalmechanicalpolishing:化学的機械研磨を施して層間絶縁膜12の上面を平坦化し、コンタクト層24を露出させる。次に、例えばダマシン法又はRIE法により、層間絶縁膜12上に、ビット線方向に延びる複数本のビット線BLを形成し、ビット線配線層15を形成する。次に、図1に示すように、ビット線配線層15上に複数本のピラー16を形成する。このとき、図4に示す工程に対して、電流選択膜22における各層の形成順序を逆とし、p形層22p、i形層22i、n形層22nの順に形成する。また、抵抗変化ユニット23における各膜の形成順序を逆とし、陽電極膜33、抵抗変化膜32、陰電極膜31の順に形成する。このようにしてピラー16を形成した後、ピラー16を層間絶縁膜12によって埋め込む。以後、同様な方法により、ワード線配線層14、ピラー16及び層間絶縁膜12、ビット線配線層15、ピラー16及び層間絶縁膜12を繰り返し形成する。これにより、積層型クロスポイントセルアレイを作製していく。このようにして、本実施形態に係る不揮発性記憶装置1が製造される。次に、本実施形態に係る不揮発性記憶装置の動作について説明する。図8は、横軸に電圧をとり、縦軸に電流をとって、抵抗変化膜のI-V特性を例示するグラフ図であり、図9は、横軸にハフニウム酸化物を主成分とする抵抗変化膜中のシリコン濃度をとり、縦軸にセット電圧とリセット電圧とを差をとって、高電気陰性度物質の濃度がセット電圧に及ぼす影響を例示するグラフ図であり、図10は、本実施形態に係る不揮発性記憶装置において、ピラーがとり得る抵抗状態を例示する図であり、図11は、横軸に電圧をとり、縦軸に電流をとって、ピラー全体のI-V特性を例示するグラフ図であり、図12は、動作の各段階において各抵抗変化膜に印加される電圧を例示する図であり、図13は、横軸に抵抗変化膜をとり、縦軸に電圧をとって、各電圧とリセット電圧との差を例示するグラフ図であり、図14は、横軸に抵抗変化膜をとり、縦軸にハフニウム酸化物を主成分とする抵抗変化膜中のシリコン濃度をとって、抵抗変化膜の積層数と必要とされるシリコン濃度との関係を例示するグラフ図である。先ず、抵抗変化膜の動作について説明する。図8に示すように、高抵抗状態にある抵抗変化膜に対して、膜厚方向に電圧を印加していくと、ある電圧に達したところで、抵抗状態が高抵抗状態から低抵抗状態に移行する。この動作をセットといい、このときの電圧をセット電圧という。一方、低抵抗状態にある抵抗変化膜に対して、膜厚方向に電圧を印加していくと、電圧の上昇に伴って抵抗変化膜内を流れる電流が増加し、ある電流値に達したところで、抵抗状態が低抵抗状態から高抵抗状態に移行する。この動作をリセットといい、このときの電流をリセット電流といい、電圧をリセット電圧という。通常、リセット電圧はセット電圧よりも低い。金属酸化物又は金属窒化物からなる抵抗変化膜が上述のような挙動を示すメカニズムは、必ずしも明らかにはなっていないが、1つのモデルとして、例えば以下のように考えられている。すなわち、金属酸化物中に酸素又は窒素が欠損した部分があると、その部分はメタルリッチとなり、導電率が向上する。このようなメタルリッチの部分が抵抗変化膜の上面から下面まで繋がると、膜厚方向に電流経路が形成され、抵抗変化膜全体の抵抗値が減少する。この状態が低抵抗状態であり、このような電流経路をフィラメントという。低抵抗状態である抵抗変化膜32に一定量の電流を流すと、フィラメントの一部、おそらくはフィラメントと陰電極膜31又は陽電極膜33との接触部が局所的に発熱し、酸素又は窒素の欠損が修復される。これにより、この部分は絶縁体に戻るため、フィラメントが断線し、抵抗変化膜全体の抵抗値が増加する。この動作がリセットであり、抵抗値が増加した後の状態が高抵抗状態である。一方、フィラメントが断線され、高抵抗状態にある抵抗変化膜32に一定の電圧を印加すると、フィラメントの断線部分に高い電圧が印加され、この部分から酸素原子又は窒素原子が押し出される。これにより、この部分の酸素又は窒素が欠損し、フィラメントが繋がる。この結果、抵抗変化膜全体の抵抗値が減少して低抵抗状態となる。この動作がセットである。そして、図9に示すように、本発明者等の検討によれば、金属酸化物又は金属窒化物からなる抵抗変化膜に、金属酸化物又は金属窒化物を構成する金属よりも電気陰性度が高い物質高電気陰性度物質を添加すると、セット電圧が上昇する。そして、高電気陰性度物質の濃度が高いほど、セット電圧は高くなる。一方、リセット電圧は高電気陰性度物質の濃度にはほとんど依存しない。このため、高電気陰性度物質の濃度が高いほど、セット電圧とリセット電圧との差が大きくなる。このように、抵抗変化膜に高電気陰性度物質を含有させることにより、抵抗変化膜のセット電圧を制御することができる。なお、図9は、抵抗変化膜の主成分がハフニウム酸化物であり、高電気陰性度物質としてシリコンを添加した場合を示している。この現象のメカニズムも明かではないが、例えば以下のように推定される。すなわち、金属酸化物に高電気陰性度物質を含有させることにより、金属酸化物から酸素が外れにくくなる。同様に、金属窒化物に高電気陰性度物質を含有させることにより、金属窒化物から窒素が外れにくくなる。すなわち、高電気陰性度物質はフィラメントの形成に寄与しないため、高電気陰性度物質の濃度が増加することにより、フィラメントを形成するために、より高いエネルギーが必要になり、上述のセット動作が起こりにくくなる。これにより、セット電圧が上昇する。但し、高電気陰性度物質の濃度が高くなりすぎて、金属酸化物又は金属窒化物を構成する金属原子に最も近い原子の半数以上が高電気陰性度物質となると、抵抗変化膜を貫くようなフィラメントが形成されにくくなり、セット動作自体が起こりにくくなる。例えば、上述のハフニウム酸化物にシリコンを添加する例では、シリコン濃度が30原子を超えると、抵抗変化膜の電気的特性がシリコン酸化物SiO2の電気的特性に近くなり、単なる絶縁膜になってしまう。このように、高電気陰性度物質の濃度には上限値が存在し、ハフニウム酸化物にシリコンを添加する例では、その上限値は概ね30原子である。一方、一旦フィラメントが形成された後は、抵抗変化膜の抵抗値は高電気陰性度物質の濃度にはほとんど依存しないため、リセット電圧もほとんど依存しない。このため、高電気陰性度物質の濃度が増加すると、セット電圧とリセット電圧との差が大きくなる。次に、ピラー16の動作、すなわち、1つのメモリセルの動作について説明する。図2及び図10に示すように、各ピラー16においては、複数枚の抵抗変化膜が直列に接続されている。そして、各抵抗変化膜のセット電圧は、相互に異なっている。なお、図10においては、低抵抗状態をonと表記し、高抵抗状態をoffと表記している。また、抵抗変化膜を抵抗記号によって表し、この抵抗記号に対して、セット電圧が低い順に、RF1、RE2、RE3、、RENの符号を付している。後述する図12についても同様である。そして、図10に示すように、N枚の抵抗変化膜が設けられたピラーは、以下に示すように、N1通りの抵抗状態をとり得る。なお、以下の説明においては、ピラーの抵抗状態に適当な値を割り振って説明しているが、どの抵抗状態にどの値を割り振るかは、任意である。状態1全ての抵抗変化膜が高抵抗状態である状態。値は0である。このとき、ピラー16全体の抵抗値は最も高い。状態2セット電圧が最も低い抵抗変化膜RF1が低抵抗状態にあり、残りの抵抗変化膜が高抵抗状態にある状態。値は1である。状態3セット電圧が最も低い抵抗変化膜RF1と2番目に低い抵抗変化膜RF2が低抵抗状態にあり、残りの抵抗変化膜が高抵抗状態にある状態。値は2である。状態n1セット電圧が低い順にn枚の抵抗変化膜が低抵抗状態にあり、残りの抵抗変化膜が高抵抗状態にある状態。値はnである。状態N1全ての抵抗変化膜が低抵抗状態である状態。値はNである。このとき、ピラー16全体の抵抗値は最も低い。次に、ピラーの抵抗状態を切り替える方法について説明する。図10及び図11に示すように、全ての抵抗変化膜が高抵抗状態である状態値0において、ピラーに電圧Vsc1を印加して、セット電圧が最も低い抵抗変化膜RF1をセットさせる。このとき、残りの抵抗変化膜は高抵抗状態のままである。これにより、値が1になる。次に、ピラーに電圧Vsc1よりも高い電圧Vsc2を印加して、セット電圧が2番目に低い抵抗変化膜RF2をセットさせる。これにより、抵抗変化膜RF1及びRF2が低抵抗状態になり、値が2となる。以後、同様にして、セット電圧が低い抵抗変化膜から順に1枚ずつセットしていく。なお、少なくとも1枚の抵抗変化膜が高抵抗状態である場合には、ピラーに流れる電流は小さく、リセット電流には達しない。全ての抵抗変化膜が低抵抗状態となると、値はNとなる。このとき、ピラー全体が電極及びフィラメントによって導通するため、ピラー全体の抵抗値は低くなる。そして、全ての抵抗変化膜が低抵抗状態となった後、ピラーにリセット電圧Vrcを印加すると、リセット電流が流れて、全ての抵抗変化膜がリセットする。これにより、値は0に戻る。このような操作により、抵抗変化膜の抵抗値を、自己整合的に変化させて、ピラーの抵抗状態を切り替えることができる。このとき、ピラー全体の抵抗値は段階的に変化する。これにより、各メモリセルにN1水準の値を記憶させることができる。次に、上述の各操作において必要となる電圧と各抵抗変化膜のセット電圧との関係について説明する。電圧設定の基本的な考え方は以下のとおりである。上述の如く、直列に接続された抵抗変化膜を1枚ずつセットしていく。このとき、ある抵抗変化膜をセットすると、その途端に残りの抵抗変化膜のそれぞれに印加される電圧が増加する。残りの抵抗変化膜のセット電圧は、この電圧によってはセットしないような値に設定されている必要がある。そうしないと、最初の抵抗変化膜をセットした途端に、残りの抵抗変化膜も連鎖的にセットされてしまうからである。換言すれば、ピラーに印加する電圧は、高抵抗状態にある抵抗変化膜のうち、1枚の抵抗変化膜のみをセットさせて、残りの抵抗変化膜はセットさせないような電圧とする必要がある。以下、定量的に説明する。以下の説明においては、説明を簡略化するために、低抵抗状態にある抵抗変化膜の抵抗値はゼロであるものとする。また、高抵抗状態にある抵抗変化膜の抵抗値は、相互に等しいものとする。更に、ピラーにおける抵抗変化膜以外の部材の抵抗値は無視する。以下の説明において、各電圧を以下のように定義する。Vsrn:セット電圧がn番目に低い抵抗変化膜RFnのセット電圧Vn:n-1枚の抵抗変化膜RF1~RFn-1がセットされた直後に、高抵抗状態にある抵抗変化膜のそれぞれに印加される電圧Vscn:抵抗変化膜RFnをセットさせようとする場合に、ピラーに印加する電圧Vn:抵抗変化膜RFnをセットさせようとする場合に、高抵抗状態にある抵抗変化膜のそれぞれに印加される電圧Vmc:Vscn-Vscn-1で定義されるマージン電圧図12において、手順1として示すように、初期状態においては、全ての抵抗変化膜RF1~RFNが高抵抗状態にあるものとする。この状態で、手順2に示すように、最もセット電圧が低い抵抗変化膜RF1をセットさせるために、ピラーに電圧Vsc1を印加する。このとき、各抵抗変化膜に印加される電圧V1は、Vsc1/Nである。抵抗変化膜RF1は、この電圧でセットする必要があるため、抵抗変化膜RF1のセット電圧Vsr1は、Vsr1≦V1=Vsc1/Nとする。これにより、手順3に示すように、抵抗変化膜RF1がセットして、低抵抗状態となる。この結果、直前までN枚の抵抗変化膜で分担していた電圧Vsc1を、N-1枚の抵抗変化膜で分担することになる。従って、各抵抗変化膜に印加される電圧V2は、{Vsc1/N-1}となる。このとき、セット電圧が2番目に低い抵抗変化膜RF2がセットしないためには、この抵抗変化膜RF2のセット電圧Vsr2は、電圧V2よりも高く設定されている必要がある。すなわち、V2<Vsr2である。例えば、ピラー全体のマージン電圧をVmcとして、Vsr2=Vsc1Vmc/N-1>V2=Vsc1/N-1とする。そして、手順4に示すように、2番目にセット電圧が低い抵抗変化膜RF2をセットさせるために、手順3の状態にあるピラーに対して、電圧Vsc2を印加する。Vsc2=Vsc1Vmcである。このとき、各抵抗変化膜に印加される電圧V2は、{Vsc2/N-1}である。抵抗変化膜RF2は、この電圧でセットする必要があるため、抵抗変化膜RF2のセット電圧Vsr2は、Vsr2≦V2=Vsc2/N-1=Vsc1Vmc/N-1である必要がある。これにより、手順5に示すように、抵抗変化膜RF2がセットされて、低抵抗状態となる。この結果、直前までN-1枚の抵抗変化膜で分担していた電圧Vsc2を、N-2枚の抵抗変化膜で分担することになる。従って、各抵抗変化膜に印加される電圧V3は、{Vsc2/N-2}となる。このとき、セット電圧が3番目に低い抵抗変化膜RF3がセットしないためには、この抵抗変化膜RF3のセット電圧Vsr3は、電圧V3よりも高く設定されている必要がある。すなわち、V3<Vsr3である。例えば、上述のマージン電圧Vmcを考慮して、Vsr3=Vsc2Vmc/N-2=Vsc12Vmc/N-2>V3=Vsc2/N-2とする。以後、同様である。すなわち、セット電圧がn-1番目に低い抵抗変化膜RFn-1をセットさせた直後には、ピラー全体には電圧Vscn-1が印加されている。このとき、n-1枚の抵抗変化膜RF1~RFn-1は低抵抗状態であり、N-n1枚の抵抗変化膜RFn~RFNは高抵抗状態にある。従って、高抵抗状態にある抵抗変化膜のそれぞれには、電圧Vn=Vscn-1/N-n1が印加される。抵抗変化膜RFnは、この電圧Vnではセットしない必要があるため、抵抗変化膜RFnのセット電圧Vsrnは、Vsrn>Vnとする必要がある。一方、セット電圧がn番目に低い抵抗変化膜RFnをセットさせようとする場合、ピラー全体には電圧Vscnを印加するため、高抵抗状態にある抵抗変化膜のそれぞれに印加される電圧Vnは、Vn=Vscn/N-n1である。抵抗変化膜RFnは、この電圧Vnによってセットしなくてはならないため、抵抗変化膜RFnのセット電圧Vsrnは、Vsrn≦Vnである必要がある。以上のことから、抵抗変化膜RFnのセット電圧Vsrnは、下記数式2を満たすように設定されている。例えば、上述のマージン電圧Vmcを考慮して、Vscn=Vscn-1Vmcとする。そうすると、Vscn=Vsc1n-1Vmcとなる。抵抗変化膜RFnのセット電圧VsrnをVsrn=Vnとすると、下記数式3が成立する。セット電圧Vsrnは、下記数式3に沿って設定されている。上記数式3に沿って、各抵抗変化膜RFnのセット電圧Vsrn及びピラーに印加する電圧Vscnを設定していくと、例えば、図13に示すような電圧になる。図13は、各電圧とリセット電圧との差を示している。図13に示す例においては、リセット電圧Vrcを0.25Vとし、電圧Vsc1を3.5Vとし、マージン電圧Vmcを0.2Vとしている。図13に示すように、抵抗変化膜の積層数が増えると、要求されるセット電圧が急激に増加する。このようなセット電圧を実現するためには、図14に示すように、セット電圧が高い抵抗変化膜ほど、高電気陰性度物質の含有量を増加させればよい。また、マージン電圧Vmcを確保するために、抵抗変化膜間のシリコン濃度の差は、一定であることが好ましい。図14に示す各抵抗変化膜のシリコン濃度は、上記数式1で表される関係にある。図14に示すように、抵抗変化膜の主成分をハフニウム酸化物とし、高電気陰性度物質をシリコンとする場合には、抵抗変化膜の積層数Nが4以下であれば、セット電圧が上記数式2及び数式3を満たすような抵抗変化膜を無理なく実現することができる。換言すれば、各抵抗変化膜の組成の制御性を確保し、デバイスの駆動電圧、すなわち、ピラー全体に印加する電圧VscNを現実的な範囲に抑え、ピラーのアスペクト比を低く抑えるためには、抵抗変化ユニット23の積層数Nは4以下であることが好ましい。一方、多値動作を実現するために、積層数Nは2以上であることが好ましい。一方、図13に示すように、抵抗変化膜の積層数Nを5以上とすると、セット電圧とリセット電圧との差を4V以上とする必要があり、このためには、抵抗変化膜中のシリコン濃度を30原子よりも多くする必要がある。しかし、上述の如く、ハフニウム酸化物を主成分とする抵抗変化膜において、シリコン濃度を30原子よりも多くすると、抵抗変化膜のスイッチング確率が極端に低下してしまう。但し、図13及び図14に示す例は、ハフニウム酸化物とシリコンの組合せの例である。より少ない高電気陰性度物質の添加により、セット電圧のより大きな変化が得られる材料の組合せであれば、より多くの積層数を実現できる。そして、積層数が多いほど、各メモリセルに記憶させることができる値の水準が多くなり、不揮発性記憶装置の記憶容量が増加する。次に、不揮発性記憶装置1の動作について説明する。駆動回路が、ワード線配線層14に属するワード線WLのうち、1本のワード線WLを選択して相対的に低い電位を印加する。また、駆動回路は、ビット線配線層15に属するビット線BLのうち、1本のビット線BLを選択して相対的に高い電位を印加する。これにより、選択されたワード線WLと選択されたビット線BLとの間に接続されたピラー16に順方向の電圧が印加される。このとき、非選択のワード線WLには相対的に高い電位を印加し、非選択のビット線BLには相対的に低い電位を印加する。このため、非選択のワード線WLと非選択のビット線BLとの間に接続されたピラー16には、逆方向の電圧が印加されるが、この場合には、電流選択膜22に形成されたシリコンダイオードが逆接合となるため、これらのピラー16内に設けられた抵抗変化膜32には電圧が印加されない。このようにして、選択したピラー16に属する抵抗変化膜32のみに、電圧を印加することができる。そして、選択したピラー16に所定の電圧を印加することにより、上述の動作を実行し、多値のデータを書き込む。また、このピラー16の抵抗値を測定することにより、このピラー16に書き込まれた多値のデータを読み出す。このようにして、不揮発性記憶装置1においては、各ピラー16に多値のデータを記憶させることができる。次に、本実施形態の効果について説明する。本実施形態に係る不揮発性記憶装置においては、各ピラー16に複数の抵抗変化ユニット23が設けられており、各抵抗変化ユニット23にそれぞれ抵抗変化膜32が設けられている。これにより、上述の動作により、各ピラー16に多値のデータを記憶させることができ、メモリセルの積層数を増やすことなく、記憶容量を増大させることができる。この結果、1ビット当たりのウェハ面積を低減できると共に、1ビット当たりの製造コストを低減することができる。また、本実施形態においては、各抵抗変化膜のセット電圧及びピラーに印加する電圧を上述の如く設定することにより、各ピラーに属する複数枚の抵抗変化膜を順次セットさせると共に、一括してリセットし、各メモリセルに自己整合的に多値動作をさせることができる。これにより、メモリセル毎に電流及び電圧を制御する制御トランジスタを設ける必要がなく、不揮発性記憶装置1の構造を3次元クロスポイント構造とすることができる。この結果、メモリセルの高集積化を図ることができ、記憶容量の増大を図ることができる。以上説明した実施形態によれば、記憶容量の増大を図ることができる不揮発性記憶装置を実現することができる。以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。