"外部から供給される第1及び第2入力データのうち、第1モードの場合に前記第1入力データを選択して出力し、第2モードの場合かつ前記第1入力データが第1論理値を示す場合に前記第2入力データを選択して出力する第1データ選択部と、前記第1データ選択部から出力されたデータをクロック信号に同期して取り込み、第1出力データとして出力する第1レジスタと、第1モードの場合に前記第1出力データを第2出力データとして出力し、第2モードの場合に前記第1出力データに関わらず所定の論理値の前記第2出力データを出力する第1ゲーティング回路と、を有する第1の出力制御スキャンフリップフロップと、外部から供給される第1及び第2入力データのうち、第1モードの場合に前記第1入力データを選択して出力し、第2モードの場合かつ前記第1入力データが第2論理値を示す場合に前記第2入力データを選択して出力する第2データ選択部と、前記第1データ選択部から出力されたデータをクロック信号に同期して取り込み、第1出力データとして出力する第2レジスタと、第1モードの場合に前記第1出力データを第2出力データとして出力し、第2モードの場合に前記第1出力データに関わらず所定の論理値の前記第2出力データを出力する第2ゲーティング回路と、を有する第2の出力制御スキャンフリップフロップと、を用いた半導体集積回路の設計方法であって、組み合わせ回路の入力が所定の論理値に固定されたと仮定して、当該組み合わせ回路の出力を前記第1入力データに相当する入力データとして受けるフリップフロップの当該入力データの論理値を算出し、前記算出結果に基づいて、前記フリップフロップを前記第1又は前記第2の出力制御スキャンフリップフロップに置き換える、半導体集積回路。前記第1データ選択部は、第1及び第2モードを切り替えるモード切替信号と、第2入力データと、の論理積を出力する第1論理積回路と、前記第1論理積回路の出力結果と、第1入力データと、の論理和を出力する第1論理和回路と、によって構成され、前記第2データ選択部は、第1及び第2モードを切り替えるモード切替信号の反転信号と、第2入力データと、の論理和を出力する第2論理和回路と、前記第2論理和回路の出力結果と、第1入力データと、の論理積を出力する第2論理積回路と、によって構成されることを特徴とする、請求項1に記載の半導体集積回路の設計方法。前記算出結果により前記フリップフロップに第1論理値の入力データが供給される場合には、当該フリップフロップを前記第1の出力制御スキャンフリップフロップに置き換え、前記算出結果により前記フリップフロップに第2論理値の入力データが供給される場合には、当該フリップフロップを前記第2の出力制御スキャンフリップフロップに置き換える、請求項1又は2に記載の半導体集積回路の設計方法。前記半導体集積回路に設けられた複数のフリップフロップに対する前記算出結果に基づいて、前記複数のフリップフロップのそれぞれを前記第1及び前記第2の出力制御スキャンフリップフロップの何れかに置き換えることを特徴とする請求項1~3のいずれか一項に記載の半導体集積回路の設計方法。前記半導体集積回路に設けられた全てのフリップフロップに対する前記算出結果に基づいて、前記全てのフリップフロップのそれぞれを前記第1及び前記第2の出力制御スキャンフリップフロップの何れかに置き換えることを特徴とする請求項1~3のいずれか一項に記載の半導体集積回路の設計方法。前記第1及び前記第2の出力制御スキャンフリップフロップの何れかへの置き換え対象であるフリップフロップに供給される入力データの論理値は、前段に設けられた複数のフリップフロップの出力データに基づいて決定されることを特徴とする請求項1~5のいずれか一項に記載の半導体集積回路の設計方法。外部から供給される第1及び第2入力データのうち、第1モードの場合に前記第1入力データを選択して出力し、第2モードの場合かつ前記第1入力データが所定の論理値を示す場合に前記第2入力データを選択して出力するデータ選択部と、前記データ選択部から出力されたデータをクロック信号に同期して取り込み、第1出力データとして出力するレジスタと、第1モードの場合に前記第1出力データを第2出力データとして出力し、第2モードの場合に前記第1出力データに関わらず所定の論理値の前記第2出力データを出力するゲーティング回路と、を備えた出力制御スキャンフリップフロップ。前記データ選択部は、第1及び第2モードを切り替えるモード切替信号と、前記第2入力データと、の論理積を出力する第1論理積回路と、前記第1論理積回路の出力結果と、前記第1入力データと、の論理和を出力する第1論理和回路と、を有する、請求項7に記載の出力制御スキャンフリップフロップ。前記データ選択部は、第1及び第2モードを切り替えるモード切替信号の反転信号と、前記第2入力データと、の論理和を出力する第2論理和回路と、前記第2論理和回路の出力結果と、前記第1入力データと、の論理積を出力する第2論理積回路と、を有する、請求項7に記載の出力制御スキャンフリップフロップ。前記ゲーティング回路は、第1及び第2モードを切り替えるモード切替信号の反転信号と、前記第1出力データと、の論理積を前記第2出力データとして出力する第3論理積回路であることを特徴とする請求項7~9のいずれか一項に記載の出力制御スキャンフリップフロップ。前記ゲーティング回路は、第1及び第2モードを切り替えるモード切替信号と、前記第1出力データと、の論理和を前記第2出力データとして出力する第3論理和回路であることを特徴とする請求項7~9のいずれか一項に記載の出力制御スキャンフリップフロップ。請求項7~11のいずれか一項に記載された複数の前記出力制御スキャンフリップフロップと、前記複数の出力制御スキャンフリップフロップ間に設けられた組み合わせ回路群と、を備えた半導体集積回路。しかし、特許文献1に開示された半導体集積回路では、面積増加制限が厳しい場合、面積増加を許容範囲に抑えるため、消費電力に与える影響の大きいフリップフロップとして選択できるスキャンフリップフロップの数が少なくなってしまう。それにより、この半導体集積回路では、シフト動作時のピーク消費電力を目標とするピーク消費電力値まで削減できない可能性があった。つまり、この半導体集積回路では、面積増加の抑制とシフト動作時のピーク消費電力の低減とを両立させることができないという問題があった。本発明にかかる半導体集積回路の設計方法は、外部から供給される第1及び第2入力データのうち、第1モードの場合に前記第1入力データを選択して出力し、第2モードの場合かつ前記第1入力データが第1論理値を示す場合に前記第2入力データを選択して出力する第1データ選択部と、前記第1データ選択部から出力されたデータをクロック信号に同期して取り込み、第1出力データとして出力する第1レジスタと、第1モードの場合に前記第1出力データを第2出力データとして出力し、第2モードの場合に前記第1出力データに関わらず所定の論理値の前記第2出力データを出力する第1ゲーティング回路と、を有する第1の出力制御スキャンフリップフロップと、外部から供給される第1及び第2入力データのうち、第1モードの場合に前記第1入力データを選択して出力し、第2モードの場合かつ前記第1入力データが第2論理値を示す場合に前記第2入力データを選択して出力する第2データ選択部と、前記第1データ選択部から出力されたデータをクロック信号に同期して取り込み、第1出力データとして出力する第2レジスタと、第1モードの場合に前記第1出力データを第2出力データとして出力し、第2モードの場合に前記第1出力データに関わらず所定の論理値の前記第2出力データを出力する第2ゲーティング回路と、を有する第2の出力制御スキャンフリップフロップと、を用いた半導体集積回路の設計方法であって、送信側フリップフロップから出力される前記第2出力データに対応する出力データが所定の論理値に固定されたと仮定して、受信側フリップフロップに供給される前記第1入力データに対応する入力データの論理値を算出し、その算出結果に基づいて、前記受信側フリップフロップを前記第1又は前記第2制御スキャンフリップフロップに置き換える。また、本発明にかかる半導体集積回路は、外部から供給される第1及び第2入力データのうち、第1モードの場合に前記第1入力データを選択して出力し、第2モードの場合かつ前記第1入力データが所定の論理値を示す場合に前記第2入力データを選択して出力するデータ選択部と、前記データ選択部から出力されたデータをクロック信号に同期して取り込み、第1出力データとして出力するレジスタと、第1モードの場合に前記第1出力データを第2出力データとして出力し、第2モードの場合に前記第1出力データに関わらず所定の論理値の前記第2出力データを出力するゲーティング回路と、を備える。上述のような回路構成及び設計方法により、回路規模を増大させることなくスキャンテスト時のピーク消費電力を低減することができる。本発明により、回路規模を増大させることなくスキャンテスト時のピーク消費電力を低減することが可能な半導体集積回路及びその設計方法を提供することができる。以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。実施の形態1低電力スキャンフリップフロップ10の説明図1Aは、本発明の実施の形態1にかかる低電力スキャンフリップフロップ第1の出力制御スキャンフリップフロップ10の構成例を示す図である。また、図1Bは、図1Aに示す低電力スキャンフリップフロップ10の動作を説明するための図である。図1Aに示すように、低電力スキャンフリップフロップ10は、データ選択部第1データ選択部11と、フリップフロップ第1レジスタ12と、ゲーティング回路第1ゲーティング回路13と、を備える。データ選択部11は、論理積回路第1論理積回路。以下、単にAND回路と称す14と、論理和回路第1論理和回路。以下、単にOR回路と称す15と、を有する。なお、本実施の形態では、ゲーティング回路13が論理積回路第3論理積回路。以下、単にAND回路13と称すである場合を例に説明する。また、図1Aに示す低電力スキャンフリップフロップ10には、入力端子SIと、入力端子Dと、入力端子TEと、クロック入力端子CLKと、出力端子Qと、出力端子SOと、が設けられている。入力端子SIには、スキャンテストのシフト動作中に取り込むためのデータ第2入力データが供給される。入力端子Dには、ファンクション動作通常動作中及びスキャンテストのキャプチャ動作中に取り込むためのデータ第1入力データが供給される。入力端子TEには、スキャンイネーブル信号モード切替信号が供給される。クロック入力端子CLKには、クロック信号が供給される。出力端子Qからは、ファンクション動作中及びスキャンテストのキャプチャ動作中に後段の組み合わせ回路又は半導体チップのデータ出力端子に供給するためのデータ第2出力データが出力される。そして、出力端子SOからは、スキャンテストのシフト動作中に後段のスキャンフリップフロップの入力端子SI又は半導体チップのスキャンアウト端子に供給するためのデータ第1出力データが出力される。データ選択部11において、AND回路14は、入力端子SIに供給されるデータと、スキャンイネーブル信号と、の論理積を出力する。OR回路15は、AND回路14の出力と、入力端子Dに供給されるデータと、の論理和をデータYとして出力する。図1Bを参照しながら説明すると、例えば、スキャンイネーブル信号TEの論理値が0の場合、即ち、ファンクションモード通常動作モード及びスキャンテストのキャプチャモードの場合、データ選択部11は、入力端子SI,Dにそれぞれ供給されるデータのうち、入力端子Dに供給されるデータDを選択してデータYとして出力する。一方、スキャンイネーブル信号TEの論理値が1の場合、即ち、スキャンテストのシフトモードの場合、データ選択部11は、入力端子Dに供給されるデータDの論理値が0第1論理値であることを条件にして、入力端子SI,Dにそれぞれ供給されるデータのうち、入力端子SIに供給されるデータSIを選択してデータYとして出力する。なお、ファンクションモード及びスキャンテストのキャプチャモードを第1モードと称す場合がある。また、スキャンテストのシフトモードを第2モードと称す場合がある。フリップフロップ12は、データ選択部11から出力されるデータYを、クロック信号に同期して取り込んで出力する。フリップフロップ12の出力データ第1出力データは、出力端子SOを介して外部に出力される。ゲーティング回路としてのAND回路13は、フリップフロップ12の出力データと、スキャンイネーブル信号の反転値と、の論理積を出力する。例えば、スキャンイネーブル信号の論理値が0の場合、即ち、ファンクションモード及びスキャンテストのキャプチャモードの場合、AND回路13は、フリップフロップ12の出力データをそのまま出力する。一方、スキャンイネーブル信号の論理値が1の場合、即ち、スキャンテストのシフトモードの場合、AND回路13は、フリップフロップ12の出力データに関わらず論理値0のデータを出力する。AND回路13の出力データ第2出力データは、出力端子Qを介して外部に出力される。要するに、スキャンイネーブル信号の論理値が0の場合、即ち、ファンクションモード及びスキャンテストのキャプチャモードの場合、低電力スキャンフリップフロップ10は、入力端子Dに供給されるデータをクロック信号に同期して取り込み、出力端子Qから出力する。一方、スキャンイネーブル信号の論理値が1の場合、即ち、スキャンテストのシフトモードの場合、低電力スキャンフリップフロップ10は、入力端子Dに供給されるデータの論理値が0に固定されていることを条件にして、入力端子SIに供給されるデータをクロック信号に同期して取り込み、出力端子SOから出力する。このとき、低電力スキャンフリップフロップ10は、論理値0に固定されたデータを出力端子Qから出力し続ける。本実施の形態では、図1Aに示す低電力スキャンフリップフロップ10をAND-OR型低電力スキャンフリップフロップAND-OR型SDFFと称す場合がある。低電力スキャンフリップフロップ20の説明図2Aは、本発明の実施の形態1にかかる低電力スキャンフリップフロップ第2の出力制御スキャンフリップフロップ20の構成例を示す図である。また、図2Bは、図2Aに示す低電力スキャンフリップフロップ20の動作を説明するための図である。図2Aに示す低電力スキャンフリップフロップ20は、図1Aに示す低電力スキャンフリップフロップ10と比較して、データ選択部の構成が異なる。以下では、主として、低電力スキャンフリップフロップ10と異なる点について説明する。図2Aに示すように、低電力スキャンフリップフロップ20は、データ選択部第2データ選択部21と、フリップフロップ第2レジスタ22と、ゲーティング回路第2ゲーティング回路23と、を備える。データ選択部21は、OR回路第2論理和回路24と、AND回路第2論理積回路25と、を有する。なお、本実施の形態では、ゲーティング回路23が論理積回路第3論理積回路。以下、単にAND回路23と称すである場合を例に説明する。ここで、データ選択部21は、図1Aにおけるデータ選択部11に対応する。フリップフロップ22は、図1Aにおけるフリップフロップ12に対応する。AND回路23は、図1AにおけるAND回路13に対応する。データ選択部21において、OR回路24は、入力端子SIに供給されるデータと、スキャンイネーブル信号の反転値と、の論理和を出力する。AND回路25は、OR回路24の出力と、入力端子Dに供給されるデータと、の論理積をデータYとして出力する。図2Bを参照しながら説明すると、例えば、スキャンイネーブル信号TEの論理値が0の場合、即ち、ファンクションモード通常動作モード及びスキャンテストのキャプチャモードの場合、データ選択部21は、入力端子SI,Dにそれぞれ供給されるデータのうち、入力端子Dに供給されるデータDを選択してデータYとして出力する。一方、スキャンイネーブル信号TEの論理値が1の場合、即ち、スキャンテストのシフトモードの場合、データ選択部21は、入力端子Dに供給されるデータDの論理値が1第2論理値であることを条件にして、入力端子SI,Dにそれぞれ供給されるデータのうち、入力端子SIに供給されるデータSIを選択してデータYとして出力する。フリップフロップ22は、データ選択部21から出力されるデータYを、クロック信号に同期して取り込んで出力する。フリップフロップ22の出力データ第1出力データは、出力端子SOを介して外部に出力される。ゲーティング回路としてのAND回路23は、フリップフロップ22の出力データと、スキャンイネーブル信号の反転値と、の論理積を出力する。例えば、スキャンイネーブル信号の論理値が0の場合、即ち、ファンクションモード及びスキャンテストのキャプチャモードの場合、AND回路23は、フリップフロップ22の出力データをそのまま出力する。一方、スキャンイネーブル信号の論理値が1の場合、即ち、スキャンテストのシフトモードの場合、AND回路23は、フリップフロップ22の出力データに関わらず論理値0のデータを出力する。AND回路23の出力データ第2出力データは、出力端子Qを介して外部に出力される。要するに、スキャンイネーブル信号の論理値が0の場合、即ち、ファンクションモード及びスキャンテストのキャプチャモードの場合、低電力スキャンフリップフロップ20は、入力端子Dに供給されるデータをクロック信号に同期して取り込み、出力端子Qから出力する。一方、スキャンイネーブル信号の論理値が1の場合、即ち、スキャンテストのシフトモードの場合、低電力スキャンフリップフロップ20は、入力端子Dに供給されるデータの論理値が1に固定されていることを条件にして、入力端子SIに供給されるデータをクロック信号に同期して取り込み、出力端子SOから出力する。このとき、低電力スキャンフリップフロップ20は、論理値0に固定されたデータを出力端子Qから出力し続ける。本実施の形態では、図2Aに示す低電力スキャンフリップフロップ20をOR-AND型低電力スキャンフリップフロップOR-AND型SDFFと称す場合がある。一般的なスキャンフリップフロップ30の説明比較のため、一般的なスキャンフリップフロップの構成及び基本動作について説明する。図3は、一般的なスキャンフリップフロップ30の構成を示す図である。図3に示すように、スキャンフリップフロップ30は、データ選択部31と、フリップフロップ32と、を備える。データ選択部31は、AND回路33,34と、OR回路35と、を有する。なお、図3に示すスキャンフリップフロップ30には出力端子SOが設けられていない。データ選択部31において、AND回路33は、入力端子SIに供給されるデータと、スキャンイネーブル信号と、の論理積を出力する。AND回路34は、入力端子Dに供給されるデータと、スキャンイネーブル信号の反転値と、の論理積を出力する。OR回路35は、AND回路33,34のそれぞれの出力データの論理和をデータYとして出力する。例えば、スキャンイネーブル信号の論理値が0の場合、即ち、ファンクションモード及びスキャンテストのキャプチャモードの場合、データ選択部31は、入力端子Dに供給されるデータをデータYとして出力する。一方、スキャンイネーブル信号の論理値が1の場合、即ち、スキャンテストのシフトモードの場合、データ選択部31は、入力端子SIに供給されるデータをデータYとして出力する。フリップフロップ32は、データ選択部31から出力されるデータYを、クロック信号に同期して取り込んで出力する。フリップフロップ32の出力データは、出力端子Qを介して外部に出力される。要するに、スキャンイネーブル信号の論理値が0の場合、即ち、ファンクションモード及びスキャンテストのキャプチャモードの場合、スキャンフリップフロップ30は、入力端子Dに供給されるデータをクロック信号に同期して取り込み、出力端子Qから出力する。一方、スキャンイネーブル信号の論理値が1の場合、即ち、スキャンテストのシフトモードの場合、スキャンフリップフロップ30は、入力端子SIに供給されるデータをクロック信号に同期して取り込み、出力端子Qから出力する。低電力スキャンフリップフロップと一般的なスキャンフリップフロップとの比較図1Aに示す低電力スキャンフリップフロップ10は、一般的なスキャンフリップフロップ30と比較して、スキャンテストのシフト動作中、論理値0に固定されたデータを出力端子Qから出力し続けることを特徴とする。但し、図1Aに示す低電力スキャンフリップフロップ10には、スキャンテストのシフト動作中、入力端子Dに供給されるデータの論理値が0に固定されていることが要求される。なお、図1Aに示す低電力スキャンフリップフロップ10では、一般的なスキャンフリップフロップ30と比較して、出力端子Qの出力データを論理値0に固定するためのゲーティング回路AND回路13が新たに設けられる代わりに、データ選択部を構成するAND回路の数が1つ少ない。したがって、図1Aに示す低電力スキャンフリップフロップ10の回路規模と一般的なスキャンフリップフロップ30の回路規模とは同等程度となる。つまり、半導体集積回路の設計において、一般的なスキャンフリップフロップ30が低電力スキャンフリップフロップ10に置き換えられたとしても、半導体集積回路全体の回路規模の増大は抑制される。図2Aに示す低電力スキャンフリップフロップ20は、一般的なスキャンフリップフロップ30と比較して、スキャンテストのシフト動作中、論理値0に固定されたデータを出力端子Qから出力し続けることを特徴とする。但し、図2Aに示す低電力スキャンフリップフロップ20には、スキャンテストのシフト動作中、入力端子Dに供給されるデータの論理値が1に固定されていることが要求される。なお、図2Aに示す低電力スキャンフリップフロップ20では、一般的なスキャンフリップフロップ30と比較して、出力端子Qの出力データを論理値0に固定するためのゲーティング回路AND回路23が新たに設けられる代わりに、データ選択部を構成するAND回路の数が1つ少ない。したがって、図2Aに示す低電力スキャンフリップフロップ20の回路規模と一般的なスキャンフリップフロップ30の回路規模とは同等程度となる。つまり、半導体集積回路の設計において、一般的なスキャンフリップフロップ30が低電力スキャンフリップフロップ20に置き換えられたとしても、半導体集積回路全体の回路規模の増大は抑制される。低電力スキャンフリップフロップ10,20のLSI設計への適用事例次に、本実施の形態にかかる低電力スキャンフリップフロップ10,20のLSI設計への適用事例について、図4~図6を用いて説明する。図4及び図5は、本発明の適用前後の半導体集積回路の構成例を示す図である。また、図6は、本実施の形態にかかる半導体集積回路の設計方法を示すフローチャートである。なお、本実施の形態では、DFT挿入工程において従来のDFT挿入が実施された後に、一般的なスキャンフリップフロップから低電力スキャンフリップフロップへの置き換えが行われる場合を例に説明する。以下、具体的に説明する。まず、本発明が適用される前の半導体集積回路4の構成例について、図4を用いて説明する。図4に示す半導体集積回路4は、図6に示す設計フローの従来のDFT挿入工程S63後の回路構成に相当する。図4に示す半導体集積回路4は、6つの一般的なスキャンフリップフロップ41~46と、複数の組み合わせ回路によって構成された組み合わせ回路群47と、を備える。なお、スキャンフリップフロップ41~46は、それぞれ、図3に示すスキャンフリップフロップ30と同じ回路構成である。スキャンフリップフロップ41~43は、スキャンフリップフロップ44~46との関係において、それぞれ送信側フリップフロップと称す場合がある。スキャンフリップフロップ44~46は、スキャンフリップフロップ41~43との関係において、それぞれ受信側フリップフロップと称す場合がある。なお、スキャンフリップフロップ41~43は、図示しない前段のスキャンフリップフロップとの関係では、それぞれ受信側フリップフロップとなり得る。また、スキャンフリップフロップ44~46は、図示しない後段のスキャンフリップフロップとの関係では、それぞれ送信側フリップフロップとなり得る。これらスキャンフリップフロップ41~46は、順次直列に接続されていてスキャンチェーンを構成している。このスキャンチェーンは、具体的に以下のように接続されて構成されている。スキャンフリップフロップ41~45の出力端子Qは、それぞれ、スキャンフリップフロップ42~46の入力端子SIに接続されている。また、スキャンフリップフロップ46の出力端子Qは、半導体集積回路4に設けられた、スキャンチェーンのスキャンアウト端子ScanOutに接続されている。また、スキャンフリップフロップ41の入力端子SIは、半導体集積回路4に設けられた、スキャンチェーンのスキャンイン端子ScanInに接続されている。このように、スキャンイン端子とスキャンアウト端子との間に、複数のスキャンフリップフロップ41~46が接続されることにより、スキャンチェーンが構成される。組み合せ回路群47は、前段のスキャンフリップフロップ41~43の出力端子Qからそれぞれ出力されたデータを論理演算し、その演算結果を後段のスキャンフリップフロップ44~46の入力端子Dに向けて出力する。なお、組み合わせ回路群47の入力a~cには、それぞれ、スキャンフリップフロップ41~43の出力端子Qが接続されている。また、組み合わせ回路群47の出力d~fには、それぞれ、スキャンフリップフロップ44~46の入力端子Dが接続されている。続いて、図4に示す半導体集積回路4の動作について簡単に説明する。ファンクション動作時通常動作時には、スキャンイネーブル信号の論理値は0を示す。この場合、スキャンフリップフロップ41~46は、それぞれ、入力端子Dに供給されたデータをクロック信号に同期して取り込み、出力端子Qから出力する。このとき、組み合わせ回路群47は、スキャンフリップフロップ41~43から出力されたデータを論理演算して、後段のスキャンフリップフロップ44~46に対して出力する。一方、スキャンテスト時には、シフトモードとキャプチャモードの2つのモードが存在する。シフトモードでは、スキャンイネーブル信号の論理値は1を示す。この場合、スキャンフリップフロップ41~46は、それぞれ、入力端子SIに供給されたデータをクロック信号に同期して取り込み、出力端子Qから出力する。キャプチャモードでは、イネーブル信号の論理値は0を示す。この場合、スキャンフリップフロップ41~46は、それぞれ、入力端子Dに供給されたデータをクロック信号に同期して取り込み、出力端子Qから出力する。一般的にスキャンテストでは、そのテストを開始する場合には、半導体集積回路4のスキャンイン端子にLSIテスタからテストデータテストパタンが供給される。同様に、半導体集積回路4に設けられた各スキャンフリップフロップのクロック入力端子CLKに対しLSIテスタからクロック信号が供給される。また、半導体集積回路4に設けられた各スキャンフリップフロップの入力端子TEに対しLSIテスタからスキャンイネーブル信号が供給される。まず、1度目のシフトモードにおいてクロック信号がスキャンチェーンの段数分立ち上がることにより、スキャンチェーンを構成する複数のスキャンフリップフロップにテストデータが取り込まれる。次に、キャプチャモードにおいてクロック信号が1回立ち上がることにより、スキャンチェーンを構成する複数のスキャンフリップフロップには、それぞれ入力端子Dに供給されたデータが取り込まれる。例えば、スキャンフリップフロップ41~43には、それぞれ入力端子Dに供給された前段の組み合わせ回路群不図示又は外部入力端子からのデータが取り込まれる。また、スキャンフリップフロップ44~46には、それぞれ入力端子Dに供給された組み合わせ回路群47のデータが取り込まれる。次に、2度目のシフトモードにおいてクロック信号が再びスキャンチェーンの段数分立ち上がることにより、スキャンチェーンを構成する複数のスキャンフリップフロップに取り込まれたデータキャプチャデータはスキャンアウト端子から出力される。LSIテスタは、半導体集積回路4のスキャンアウト端子から出力されたデータと、期待値データと、を比較することにより、スキャンチェーンを構成する複数のスキャンフリップフロップの良否判定を行う。次に、本発明が適用された半導体集積回路5の構成例について、図5を用いて説明する。図5に示す半導体集積回路5は、図4に示す半導体集積回路4においてスキャンフリップフロップ41~46をそれぞれ低電力スキャンフリップフロップ51~56に置き換えたものである。図5に示す半導体集積回路5は、図6に示す設計フローの低電力スキャンフリップフロップへ変換S64後の回路構成に相当する。なお、低電力スキャンフリップフロップ51,53,55,56は、図1Aに示す低電力スキャンフリップフロップ10と同じ回路構成である。低電力スキャンフリップフロップ52,54は、図2Aに示す低電力スキャンフリップフロップ20と同じ回路構成である。また、組み合わせ回路群57は、図4における組み合わせ回路群47と同じ回路構成である。このとき、スキャンチェーンは、具体的に以下のように接続されて構成される。低電力スキャンフリップフロップ51~55の出力端子SOは、それぞれ、低電力スキャンフリップフロップ52~56の入力端子SIに接続される。また、低電力スキャンフリップフロップ56の出力端子Qは、半導体集積回路5に設けられた、スキャンチェーンのスキャンアウト端子ScanOutに接続される。また、低電力スキャンフリップフロップ51の入力端子SIは、半導体集積回路5に設けられた、スキャンチェーンのスキャンイン端子ScanInに接続される。組み合せ回路群57は、前段の低電力スキャンフリップフロップ51~53の出力端子Qからそれぞれ出力されたデータを論理演算し、その演算結果を後段の低電力スキャンフリップフロップ54~56の入力端子Dに向けて出力する。なお、組み合わせ回路群57の入力a~cには、それぞれ、低電力スキャンフリップフロップ51~53の出力端子Qが接続される。また、組み合わせ回路群57の出力d~fには、それぞれ、低電力スキャンフリップフロップ54~56の入力端子Dが接続される。続いて、スキャンフリップフロップ41~46から低電力スキャンフリップフロップ51~56への置き換え方法について、図6を用いて説明する。図6に示す設計フローの例では、まず、従来の論理合成手法により、RTL記述の設計データ60が論理合成されるS61。次に、DFTDesignForTest挿入工程において、従来のDFT挿入手法により、論理合成後の設計データゲートデータ62に対してDFT挿入が実施されるS63。そして、同じくDFT挿入工程において、DFT挿入後の設計データ図4に示す半導体集積回路4に相当を参照し、スキャンフリップフロップから低電力スキャンフリップフロップへの置き換えが行われるS64。その後、低電力スキャンフリップフロップへの置き換え後の設計データ図5に示す半導体集積回路5に相当65が出力される。具体的には、まず、スキャンテストのシフト動作中、スキャンフリップフロップ41~46を含む全てのスキャンフリップフロップの出力端子Qから何れも論理値0のデータが出力され続けると仮定する。このように仮定した状態で、全てのスキャンフリップフロップの入力端子Dにそれぞれ供給されるデータの論理値を算出するS641。例えば、あるスキャンフリップフロップの入力端子Dに供給されるデータの論理値が0の場合S642の0、当該スキャンフリップフロップはAND-OR型低電力スキャンフリップフロップに置き換えられるS643。一方、あるスキャンフリップフロップの入力端子Dに供給されるデータの論理値が1の場合S642の1、当該スキャンフリップフロップはOR-AND型低電力スキャンフリップフロップに置き換えられるS644。図4の例では、スキャンテストのシフト動作中、スキャンフリップフロップ41~46の出力端子Qから何れも論理値0のデータが出力され続けると仮定すると、組み合わせ回路群47の入力a~cには何れも論理値0のデータが入力される。その結果、組み合わせ回路群47の出力d~fからそれぞれ論理値1,0,0に固定されたデータが出力される。つまり、スキャンフリップフロップ44~46の入力端子Dには、それぞれ論理値1,0,0に固定されたデータが供給される。それにより、スキャンフリップフロップ45,46は、それぞれAND-OR型低電力スキャンフリップフロップである低電力スキャンフリップフロップ55,56に置き換えられる。また、スキャンフリップフロップ44は、OR-AND型低電力スキャンフリップフロップである低電力スキャンフリップフロップ54に置き換えられる。このように置き換えることによって、スキャンフリップフロップ44~46はスキャンテストのシフト動作中、論理値0を出力端子Qから出力するスキャンフリップフロップ54~56となる。なお、本実施の形態では、上記したように、スキャンテストのシフト動作中、すべてのスキャンフリップフロップの出力端子Qから論理値0のデータが出力され続けると仮定している。このように仮定した状態では、図示している組み合わせ回路群47のみならず、図示していない他の組み合わせ回路群も、ある論理値に固定されたデータを出力し続ける。つまり、スキャンフリップフロップ44~46のみならず、スキャンフリップフロップ41~43や図示しない他のスキャンフリップフロップの入力端子Dにも、ある論理値に固定されたデータが供給される。したがって、例えば、スキャンフリップフロップ41~43の入力端子Dには、スキャンテストのシフト動作中、前段の組み合わせ回路群不図示からそれぞれ論理値0,1,0に固定されたデータが供給される。それにより、スキャンフリップフロップ41,43は、AND-OR型低電力スキャンフリップフロップである低電力スキャンフリップフロップ51,53に置き換えられる。また、スキャンフリップフロップ42は、OR-AND型低電力スキャンフリップフロップである低電力スキャンフリップフロップ52に置き換えられる。その結果、置換された低電力スキャンフリップフロップ51,53,55,56は、スキャンテストのシフト動作中、入力端子Dに供給されるデータの論理値が0に固定されるとともに、論理値0に固定されたデータを出力端子Qから出力し続ける。低電力スキャンフリップフロップ52,54は、スキャンテストのシフト動作中、入力端子Dに供給されるデータの論理値が1に固定されるとともに、論理値0に固定されたデータを出力端子Qから出力し続ける。また、組み合わせ回路群57を含む複数の組み合わせ回路群は、スキャンテストのシフト動作中、いずれもある論理値に固定されたデータを出力し続ける。換言すると、これら組み合わせ回路群をそれぞれ構成する複数の組み合わせ回路は、スキャンテストのシフト動作中、いずれも出力信号を変化させない。このように、本実施の形態にかかる低電力スキャンフリップフロップを備えた半導体集積回路、及び、本実施の形態にかかる低電力スキャンフリップフロップを用いた半導体集積回路の設計方法では、全てのスキャンフリップフロップが低電力スキャンフリップフロップに置き換えられる。そのため、フリップフロップ間に設けられた複数の組み合わせ回路は、スキャンテストのシフト動作中、いずれも出力信号を変化させなくなる。それにより、シフト動作中のピーク消費電力の増大が抑制される。また、本発明では、関連する技術と異なり、低電圧スキャンフリップフロップと組み合わせ回路との間にAND回路503を別途追加する必要が無いため、回路規模を増大させることなく、シフト動作中のピーク消費電力の増大を抑制することができる。なお、本実施の形態にかかる低電力スキャンフリップフロップ10,20の回路規模は、上記したように、一般的なスキャンフリップフロップ30の回路規模と同等程度である。したがって、全てのスキャンフリップフロップが低電力スキャンフリップフロップに置き換えられたとしても、半導体集積回路全体の回路規模の増大は抑制される。また、全てのスキャンフリップフロップが低電力スキャンフリップフロップに置き換えられた場合、フリップフロップ間を伝搬する信号は、送信側の低電力スキャンフリップフロップに設けられたゲーティング回路AND回路の影響により遅延するようにも思われる。しかしながら、受信側の低電力スキャンフリップフロップのデータ選択部にはAND回路が一つ設けられていないため、当該遅延は相殺される。つまり、全てのスキャンフリップフロップが低電力スキャンフリップフロップに置き換えられたとしても、フリップフロップ間の信号伝搬時間にはほとんど影響を与えない。実施の形態2低電力スキャンフリップフロップ70の説明図7は、本発明の実施の形態2にかかる低電力スキャンフリップフロップ第1の出力制御スキャンフリップフロップ70の構成例を示す図である。図7に示す低電力スキャンフリップフロップ70は、図1Aに示す低電力スキャンフリップフロップ10と比較して、ゲーティング回路としてAND回路13に代えてOR回路第3論理和回路73を備える。図7に示す低電力スキャンフリップフロップ70のその他の回路構成については、図1Aに示す低電力スキャンフリップフロップ10と同様であるため、その説明を省略する。なお、データ選択部71は、図1Aにおけるデータ選択部11に対応する。フリップフロップ72は、図1Aにおけるフリップフロップ12に対応する。AND回路74は、図1AにおけるAND回路14に対応する。OR回路75は、図1AにおけるOR回路15に対応する。低電力スキャンフリップフロップ70は、スキャンテストのシフト動作中、論理値1に固定されたデータを出力端子Qから出力し続けることを特徴とする。但し、低電力スキャンフリップフロップ70には、スキャンテストのシフト動作中、入力端子Dに供給されるデータの論理値が0第1論理値に固定されていることが要求される。低電力スキャンフリップフロップ70のその他の動作については、図1Aに示す低電力スキャンフリップフロップ10と同様であるため、その説明を省略する。本実施の形態では、図7に示す低電力スキャンフリップフロップ70をAND-OR型低電力スキャンフリップフロップAND-OR型SDFFと称す場合がある。低電力スキャンフリップフロップ80の説明図8は、本発明の実施の形態2にかかる低電力スキャンフリップフロップ第2の出力制御スキャンフリップフロップ80の構成例を示す図である。図8に示す低電力スキャンフリップフロップ80は、図2Aに示す低電力スキャンフリップフロップ20と比較して、ゲーティング回路としてAND回路23に代えてOR回路第3論理和回路83を備える。図8に示す低電力スキャンフリップフロップ80のその他の回路構成については、図2Aに示す低電力スキャンフリップフロップ20と同様であるため、その説明を省略する。なお、データ選択部81は、図2Aにおけるデータ選択部21に対応する。フリップフロップ82は、図2Aにおけるフリップフロップ22に対応する。AND回路84は、図2AにおけるAND回路24に対応する。OR回路85は、図2AにおけるOR回路25に対応する。低電力スキャンフリップフロップ80は、スキャンテストのシフト動作中、論理値1に固定されたデータを出力端子Qから出力し続けることを特徴とする。但し、低電力スキャンフリップフロップ80には、スキャンテストのシフト動作中、入力端子Dに供給されるデータの論理値が1第2論理値に固定されていることが要求される。低電力スキャンフリップフロップ80のその他の動作については、図2Aに示す低電力スキャンフリップフロップ20と同様であるため、その説明を省略する。本実施の形態では、図8に示す低電力スキャンフリップフロップ80をOR-AND型低電力スキャンフリップフロップOR-AND型SDFFと称す場合がある。低電力スキャンフリップフロップ70,80のLSI設計への適用事例次に、本実施の形態にかかる低電力スキャンフリップフロップ70,80のLSI設計への適用事例について、図9及び図10を用いて説明する。図9は、本発明の適用後の半導体集積回路の構成例を示す図である。また、図10は、本実施の形態にかかる半導体集積回路の設計方法を示すフローチャートである。なお、本実施の形態では、実施の形態1と同様に、DFT挿入工程において従来のDFT挿入が実施された後に、一般的なスキャンフリップフロップから低電力スキャンフリップフロップへの置き換えが行われる場合を例に説明する。以下、具体的に説明する。まず、本発明が適用された半導体集積回路9の構成例について、図9を用いて説明する。図9に示す半導体集積回路9は、図4に示す半導体集積回路4においてスキャンフリップフロップ41~46をそれぞれ低電力スキャンフリップフロップ91~96に置き換えたものである。図9に示す半導体集積回路9は、図10に示す設計フローの低電力スキャンフリップフロップへ変換S104後の回路構成に相当する。なお、低電力スキャンフリップフロップ91,93,95,96は、図7に示す低電力スキャンフリップフロップ70と同じ回路構成である。低電力スキャンフリップフロップ92,94は、図8に示す低電力スキャンフリップフロップ80と同じ回路構成である。また、組み合わせ回路群97は、図4における組み合わせ回路群47と同じ回路構成である。続いて、スキャンフリップフロップ41~46から低電力スキャンフリップフロップ91~96への置き換え方法について、図10を用いて説明する。図10に示す設計フローの例では、まず、従来の論理合成手法により、RTL記述の設計データ100が論理合成されるS101。次に、DFT挿入工程において、従来のDFT挿入手法により、論理合成後の設計データゲートデータ102に対してDFT挿入が実施されるS103。そして、同じくDFT挿入工程において、DFT挿入後の設計データ図4に示す半導体集積回路4に相当を参照し、スキャンフリップフロップから低電力スキャンフリップフロップへの置き換えが行われるS104。その後、低電力スキャンフリップフロップへの置き換え後の設計データ図9に示す半導体集積回路9に相当105が出力される。具体的には、まず、スキャンテストのシフト動作中、スキャンフリップフロップ41~46を含む全てのスキャンフリップフロップの出力端子Qから何れも論理値1のデータが出力され続けると仮定する。このように仮定した状態で、全てのスキャンフリップフロップの入力端子Dにそれぞれ供給されるデータの論理値を算出するS1041。例えば、あるスキャンフリップフロップの入力端子Dに供給されるデータの論理値が0の場合S1042の0、当該スキャンフリップフロップはAND-OR型低電力スキャンフリップフロップに置き換えられるS1043。一方、あるスキャンフリップフロップの入力端子Dに供給されるデータの論理値が1の場合S1042の1、当該スキャンフリップフロップはOR-AND型低電力スキャンフリップフロップに置き換えられるS1044。図9の例では、スキャンテストのシフト動作中、スキャンフリップフロップ41~46の出力端子Qから何れも論理値1のデータが出力され続けると仮定すると、組み合わせ回路群47の入力a~cには何れも論理値1のデータが入力される。その結果、組み合わせ回路群47の出力d~fからそれぞれ論理値1,0,0に固定されたデータが出力される。つまり、スキャンフリップフロップ44~46の入力端子Dには、それぞれ論理値1,0,0に固定されたデータが供給される。それにより、スキャンフリップフロップ45,46は、それぞれAND-OR型低電力スキャンフリップフロップである低電力スキャンフリップフロップ95,96に置き換えられる。また、スキャンフリップフロップ44は、OR-AND型低電力スキャンフリップフロップである低電力スキャンフリップフロップ94に置き換えられる。なお、本実施の形態では、上記したように、スキャンテストのシフト動作中、すべてのスキャンフリップフロップの出力端子Qから論理値1のデータが出力され続けると仮定している。このように仮定した状態では、図示している組み合わせ回路群47のみならず、図示していない他の組み合わせ回路群も、ある論理値に固定されたデータを出力し続ける。つまり、スキャンフリップフロップ44~46のみならず、スキャンフリップフロップ41~43や図示しない他のスキャンフリップフロップの入力端子Dにも、ある論理値に固定されたデータが供給される。したがって、例えば、スキャンフリップフロップ41~43の入力端子Dには、スキャンテストのシフト動作中、前段の組み合わせ回路群不図示からそれぞれ論理値0,1,0に固定されたデータが供給される。それにより、スキャンフリップフロップ41,43は、AND-OR型低電力スキャンフリップフロップである低電力スキャンフリップフロップ91,93に置き換えられる。また、スキャンフリップフロップ42は、OR-AND型低電力スキャンフリップフロップである低電力スキャンフリップフロップ92に置き換えられる。その結果、置換された低電力スキャンフリップフロップ91,93,95,96は、スキャンテストのシフト動作中、入力端子Dに供給されるデータの論理値が0に固定されるとともに、論理値1に固定されたデータを出力端子Qから出力し続ける。低電力スキャンフリップフロップ92,94は、スキャンテストのシフト動作中、入力端子Dに供給されるデータの論理値が1に固定されるとともに、論理値1に固定されたデータを出力端子Qから出力し続ける。また、組み合わせ回路群47を含む複数の組み合わせ回路群は、スキャンテストのシフト動作中、いずれもある論理値に固定されたデータを出力し続ける。換言すると、これら組み合わせ回路群をそれぞれ構成する複数の組み合わせ回路は、スキャンテストのシフト動作中、いずれも出力信号を変化させない。このように、本実施の形態にかかる低電力スキャンフリップフロップを備えた半導体集積回路、及び、本実施の形態にかかる低電力スキャンフリップフロップを用いた半導体集積回路の設計方法の場合にも、実施の形態1と同様の効果を奏することができる。以上のように、本発明によれば、スキャンテストのシフト動作中に全てのスキャンフリップフロップの出力端子Qから所定の論理値のデータが出力され続けると仮定したうえで、それぞれのスキャンフリップフロップの入力端子Dに供給されるデータの論理値が算出される。そして、この算出結果に基づいて、全てのスキャンフリップフロップが低電力スキャンフリップフロップに置き換えられる。そのため、フリップフロップ間に設けられた複数の組み合わせ回路は、スキャンテストのシフト動作中、いずれも出力信号を変化させなくなる。それにより、シフト動作中のピーク消費電力の増大が抑制される。なお、関連する技術では、シフト動作中のピーク消費電力を抑制するためにフリップフロップと組み合わせ回路との間にAND回路503を追加する必要があった。そのため、関連する技術では、回路規模が増大するという問題があった。一方、本発明では、関連する技術と異なり、AND回路を別途追加する必要が無い。そのため、本発明では、回路規模を増大させることなく、シフト動作中のピーク消費電力の増大を抑制することができる。より具体的には、関連する技術では、フリップフロップと組み合わせ回路との間にAND回路503を追加する必要があったため、面積増加制限が厳しい場合、追加するAND回路の数を少なくせざるを得なかった。換言すると、関連する技術では、面積増加制限が厳しい場合、面積増加を許容範囲に抑えるため、消費電力に与える影響の大きいフリップフロップとして選択されるスキャンフリップフロップの数を少なくせざるを得なかった。そのため、関連する技術では、面積増加の抑制とシフト動作時のピーク消費電力の低減とが両立できなかった。換言すると、関連する技術では、回路規模を増大させることなく、シフト動作時のピーク消費電力の増大を抑制することができなかった。一方、本発明では、一般的なスキャンフリップフロップと同程度の回路規模の低電力スキャンフリップフロップが用いられるため、半導体集積回路全体の回路規模を増大させることなく、シフト動作時のピーク消費電力の増大を抑制することができる。また、関連する技術では、回路動作速度を決定するフリップフロップ間経路の始点となるフリップフロップを、消費電力に与える影響の大きいフリップフロップとして選択しないことにより、ファンクション動作通常動作に影響を与えないようにしていた。そのため、関連する技術では、シフト動作時のピーク消費電力を十分に低減できない可能性があった。一方、本発明では、上記したように、全てのスキャンテストフリップフロップが低電力スキャンフリップフロップに置き換えられたとしても、フリップフロップ間の信号伝搬時間にはほとんど影響を与えない。そのため、本発明では、ファンクション動作に影響を与えることなく、シフト動作時のピーク消費電力を従来よりも低減することができる。要するに、関連する技術では、一部のスキャンフリップフロップと後段の組み合わせ回路との間にのみAND回路503が設けられるにすぎず、全ての組み合わせ回路がシフト動作中に出力信号を変化させなくなるわけではない。そのため、関連する技術では、シフト動作中のピーク消費電力を十分に低減できないという問題があった。一方、本発明では、全てのスキャンフリップフロップが低電力スキャンフリップフロップに置き換えられることにより、これらフリップフロップ間に設けられた複数の組み合わせ回路のすべてがシフト動作中に出力信号を変化させなくなる。そのため、本発明では、シフト動作中のピーク消費電力を従来よりも低減することができる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。上記実施の形態では、一般的なスキャンフリップフロップから低電力スキャンフリップフロップへの置き換えが、DFT挿入工程において従来のDFT挿入工程の後に実施される場合を例に説明したが、これに限られない。低電力スキャンフリップフロップへの置き換えは、図11に示すように、DFT挿入工程において従来のDFT挿入工程の前に実施されても良い。あるいは、図12に示すように、論理合成工程において従来の論理合成工程の後に実施されても良い。また、上記実施の形態では、一般的なスキャンフリップフロップを低電力スキャンフリップフロップに置き換える場合を例に説明したが、通常のフリップフロップを直接低電力スキャンフリップフロップに置き換えても良い。また、実施の形態1では、全てのスキャンフリップフロップが、シフト動作中に論理値0のデータを出力端子Qから出力し続けるように、低電力スキャンフリップフロップ10又は低電力スキャンフリップフロップ20に置き換えられる場合を例に説明した。また、実施の形態2では、全てのスキャンフリップフロップが、シフト動作中に論理値1のデータを出力端子Qから出力し続けるように、低電力スキャンフリップフロップ70又は低電力スキャンフリップフロップ80に置き換えられる場合を例に説明した。しかし、これらのスキャンフリップフロップは、シフト動作中にいずれも同じ論理値のデータを出力端子Qから出力し続けるように置き換えられる必要はなく、それぞれ何れかの論理値のデータを出力端子Qから出力し続けるように置き換えられれば良い。つまり、低電力スキャンフリップフロップ10,20,70,80が混在して用いられても良い。また、上記実施の形態では、全てのスキャンフリップフロップを低電力スキャンフリップフロップに置き換える場合を例に説明したが、これに限られない。スキャンテストのシフト動作中、低電力スキャンフリップフロップへの置き換え対象であるスキャンフリップフロップの入力端子Dに供給されるデータが確実に固定されるのであれば、当該スキャンフリップフロップの前段のスキャンフリップフロップの全てを低電力スキャンフリップフロップに置き換える必要はない。また、低電力スキャンフリップフロップ10,20,70,80は、上記した構成に限られず、同様の機能を有する他の構成にも適宜変更可能である。また、上記実施の形態では、半導体集積回路の外部からテストデータテストパタンが供給される場合を例に説明したが、これに限られない。例えば、半導体集積回路の内部に設けられたパタン生成回路によってテストデータテストパタンが生成されても良い。つまり、組み込み自己テスト手法いわゆるBIST手法が採用された半導体集積回路に対しても本発明を適用可能である。なお、本発明にかかる低電力スキャンフリップフロップは、例えば、他の複数のセルとともに一つのセルとしてライブラリに登録されてもよい。それにより、論理合成ツールやDFT挿入ツール等によって自動的に対象部分を低電力スキャンフリップフロップに置き換えることが可能になる。"