"出力電圧を生成し、容量負荷を駆動する電源部と;電荷回収用コンデンサと;前記容量負荷と前記電荷回収用コンデンサとの接続関係を切り替える接続切替部と;を有し、前記容量負荷に対する前記出力電圧の印加極性を反転する際、前記容量負荷と基準電圧の印加端との間に前記電荷回収用コンデンサを直列接続することで、前記容量負荷に蓄えられた電荷の回収を行った後、前記容量負荷と前記電源部の出力端との間に前記電荷回収用コンデンサを直列接続することで、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行うことを特徴とする電源。前記容量負荷に蓄えられた電荷の回収を行った後、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行う前に、前記容量負荷の残留電荷を放電することを特徴とする請求項1に記載の電源。前記基準電圧は、前記容量負荷に電荷が運ばれるように制御するための第1基準電圧と、前記電荷回収用コンデンサに電荷が運ばれるように制御するための第2基準電圧と、を含み、前記接続切替部は、前記容量負荷の第1端を負荷電圧の印加端に接続して第2端を前記第1基準電圧の印加端に接続するか、或いは、前記容量負荷の第2端を前記負荷電圧の印加端に接続して第1端を前記第1基準電圧の印加端に接続するかを切り替える第1接続切替部と;前記電荷回収用コンデンサの第1端を前記電源部の出力端に接続して第2端を前記負荷電圧の印加端に接続するか、前記電荷回収用コンデンサの第1端を前記第2基準電圧の印加端に接続して第2端を前記負荷電圧の印加端に接続するか、或いは、前記電源部の出力端と前記負荷電圧の印加端との間をバイパスするかを切り替える第2接続切替部と;を含んでいることを特徴とする請求項1または請求項2に記載の電源。前記第2基準電圧は、前記第1基準電圧と同電圧、または、より低い電圧であることを特徴とする請求項3に記載の電源。前記電荷回収用コンデンサの容量値は、前記容量負荷の容量値と同値、または、より大きい値であることを特徴とする請求項3または請求項4に記載の電源。前記電源部は、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行う際、前記負荷電圧を監視して、前記負荷電圧が一定となるように、前記出力電圧の帰還制御を行うことを特徴とする請求項3~請求項5のいずれかに記載の電源。前記電源部は、前記電荷回収用コンデンサで回収された電荷量を監視して、前記負荷電圧の出力カーブを予め予測し、その予測結果を前記出力電圧の帰還制御に反映させることを特徴とする請求項6に記載の電源。複数の表示素子として前記容量性負荷を有する表示パネルと;前記表示パネルの駆動制御を行う駆動装置と;請求項1~請求項7のいずれかに記載の電源と;を有することを特徴とする表示装置。前記複数の表示素子は、いずれも電気化学表示素子であることを特徴とする請求項8に記載の表示装置。前記複数の表示素子は、いずれも正電圧の印加によって白化され、負電圧の印加時間に応じて表示濃度を制御されることを特徴とする請求項9に記載の表示装置。ところで、ED方式のメモリー性反射型ディスプレイでは、出力画像の描画手段として金属の酸化還元反応を利用しているため、その表示内容を変化させるためには、表示素子に電流を流す必要があった。表示素子に流れる電流の波形は、図2のようなピークを持つが、特に、大面積の表示パネルにおいて、表示内容を変化させる必要のある画素数が多い場合、例えば、全画面を真っ黒にする場合には、上記のピーク電流が大きなものになってしまうため、これを流すための電源回路も大電流の供給に対応しておく必要があった。また、ED方式の表示素子は、大きな容量成分Czを持つため、表示素子の両端に所望の電圧を印加して、その表示内容を変化させるためには、まず、この容量成分Czに電荷を充電する必要があった。従って、ED方式の表示素子に与える印加電圧を交流駆動する場合、すなわち、上記の印加電圧を正電圧Vpから負電圧Vmに、或いは、負電圧Vmから正電圧Vpに各々切り替える場合、表示素子の有する容量成分Czには、Cz×Vp-Vm分の電荷を電源回路から供給しなければならず、エネルギーロスとなっていた。特に、電池駆動である携帯型の表示端末装置では、電池の長寿命化と小型化の観点から、表示パネル駆動時のエネルギー効率をできる限り高める必要があった。なお、特許文献1には、容量性素子の交流駆動に際して、容量性素子に蓄えられた電荷の一部を電荷回収用コンデンサで回収し、次の容量性素子の駆動極性を反転する際に、先に回収した電荷の一部を用いて容量性素子をプリチャージする技術が開示されている。しかしながら、特許文献1の従来技術では、容量性素子と電荷回収用コンデンサが並列に接続されていたため、電荷の回収時及び再利用時のいずれにおいても、容量性素子と電荷回収用コンデンサの容量比によって決まる割合で電荷を大幅にロスしてしまうため、容量性素子に蓄えられた電荷を十分に回収再利用することができなかった。本発明は、上記の問題点に鑑み、容量負荷駆動時のエネルギー効率を高めることが可能な電源、及び、これを用いた表示装置を提供することを目的とする。上記目的を達成するために、本発明に係る電源は、出力電圧を生成し、容量負荷を駆動する電源部と;電荷回収用コンデンサと;前記容量負荷と前記電荷回収用コンデンサとの接続関係を切り替える接続切替部と;を有し、前記容量負荷に対する前記出力電圧の印加極性を反転する際、前記容量負荷と基準電圧の印加端との間に前記電荷回収用コンデンサを直列接続することで、前記容量負荷に蓄えられた電荷の回収を行った後、前記容量負荷と前記電源部の出力端との間に前記電荷回収用コンデンサを直列接続することで、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行う構成第1の構成とされている。上記第1の構成から成る電源は、前記容量負荷に蓄えられた電荷の回収を行った後、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行う前に、前記容量負荷の残留電荷を放電する構成第2の構成にするとよい。上記第1または第2の構成から成る電源において、前記基準電圧は、前記容量負荷に電荷が運ばれるように制御するための第1基準電圧と、前記電荷回収用コンデンサに電荷が運ばれるように制御するための第2基準電圧と、を含み、前記接続切替部は、前記容量負荷の第1端を負荷電圧の印加端に接続して第2端を前記第1基準電圧の印加端に接続するか、或いは、前記容量負荷の第2端を前記負荷電圧の印加端に接続して第1端を前記第1基準電圧の印加端に接続するかを切り替える第1接続切替部と;前記電荷回収用コンデンサの第1端を前記電源部の出力端に接続して第2端を前記負荷電圧の印加端に接続するか、前記電荷回収用コンデンサの第1端を前記第2基準電圧の印加端に接続して第2端を前記負荷電圧の印加端に接続するか、或いは、前記電源部の出力端と前記負荷電圧の印加端との間をバイパスするかを切り替える第2接続切替部と;を含む構成第3の構成にするとよい。上記第3の構成から成る電源において、前記第2基準電圧は、前記第1基準電圧と同電圧、または、より低い電圧である構成第4の構成にするとよい。上記第3または第4の構成から成る電源において、前記電荷回収用コンデンサの容量値は、前記容量負荷の容量値と同値、または、より大きい値である構成第5の構成にするとよい。上記第3~第5いずれかの構成から成る電源において、前記電源部は、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行う際、前記負荷電圧を監視して、前記負荷電圧が一定となるように前記出力電圧の帰還制御を行う構成第6の構成にするとよい。上記第6の構成から成る電源において、前記電源部は、前記電荷回収用コンデンサで回収された電荷量を監視して、前記負荷電圧の出力カーブを予め予測し、その予測結果を前記出力電圧の帰還制御に反映させる構成第7の構成にするとよい。また、本発明に係る表示装置は、複数の表示素子として前記容量性負荷を有する表示パネルと;前記表示パネルの駆動制御を行う駆動装置と;上記第1~第7いずれかの構成から成る電源と;を有する構成第8の構成とされている。上記第8の構成から成る表示装置において、前記複数の表示素子は、いずれも電気化学表示素子である構成第9の構成にするとよい。また、上記第9の構成から成る表示装置において、前記複数の表示素子は、いずれも正電圧の印加によって白化され、負電圧の印加時間に応じて表示濃度を制御される構成第10の構成にするとよい。本発明によれば、容量負荷駆動時のエネルギー効率を高めることが可能な電源、及び、これを用いた表示装置を提供することができる。ここでは、本発明の適用対象として、ED方式のメモリー性反射型ディスプレイ以下では、ED表示装置と略称するに搭載される表示パネル用電源を例示し、図面を参照しながら詳細な説明を行う。上記ED表示装置は、金属又は金属塩の溶解及び析出を利用するED方式の表示素子以下では、ED表示素子と略称するを複数マトリクス状に備えている。<ED表示素子の基本構成について>図1A及び図1Bは、いずれも、ED表示素子の基本構成を示す模式図である。なお、図1Aでは、ED表示素子10を黒状態とした様子が描写されており、図1Bでは、ED表示素子10を白状態とした様子が描写されている。図1A及び図1Bに示したED表示素子10は、上部基板11と、下部基板12と、上部基板11上に形成された上部電極13と、下部基板12上に上部電極13と対向する形で形成された下部電極14と、上部電極13と下部電極14との間に挟み込まれた電解液15と、を有している。電解液15は、金属または金属を化学構造中に含む化合物と、白色顔料と、溶媒と、を有している。<銀又は銀を化学構造中に含む化合物について>なお、高コントラスト化の観点から、電解液15に含まれる金属または金属を化学構造中に含む化合物としては、銀又は銀を化学構造中に含む化合物が好適である。銀又は銀を化学構造中に含む化合物とは、例えば、酸化銀、硫化銀、金属銀、銀コロイド粒子、ハロゲン化銀、銀錯体化合物、銀イオン等の化合物の総称であり、固体状態や液体への可溶化状態や気体状態などの相の状態種、中性、アニオン性、カチオン性等の荷電状態種は、特に問わない。<上部電極及び下部電極について>観察面側となる上部電極13は、透明な電極で構成され、ITO[IndiumTinOxide]やIZO[IndiumZincOxide]など、一般的なディスプレイなどに用いられるような透明電極であれば、いずれでも使用することができる。下部電極14は、化学的に安定な電極で構成され、Au、Ag、Cu、Pt、Pd、Fe、Ni、カーボン、Cr、Al、Moなどや、これらの積層膜あるいは合金などを用いることができる。なお、これらの電極のパターン形成方法としては、i基板上にスパッタ法や真空蒸着法などで電極材料を成膜した後、フォトリソグラフィ法によって電極パターンを形成する方法、ii金属ナノ粒子を分散したインクを基板に塗布して成膜し、その後フォトリソグラフィ法により電極パターンを形成する方法、及び、iiiスクリーン印刷やフレキソ印刷やインクジェット印刷などでダイレクトに基板上に電極をパターニングする方法、などがある。<ED表示素子の駆動原理について>図1Aに示すように、下部電極14の電位を基準電位として、上部電極13に書込閾値以上のマイナス電圧を印加すると、上部電極13から電解液15に電子が注入され、金属又は金属を化学構造中に含む化合物が上部電極13上に析出する。この状態を観察側から見ると、析出金属又は析出金属塩による黒色が観察される。一方、図1Bに示すように、下部電極14の電位を基準電位として、上部電極13に消去閾値以上のプラス電圧を印加すると、上部電極13上に析出していた金属又は析出金属塩が酸化によりイオン化されて電解液15中に溶出するため、析出金属又は析出金属塩による黒色が消失する。この状態を観察側から見ると、白色顔料による白色が観察される。上述のように、上部電極13と下部電極14との間に印加する電圧の極性を切り替えることで、白色と黒色の表示を可逆的に切り替えることができる。また、白黒の濃度制御については、析出金属又は析出金属塩の析出量を調整することで実現することができる。このような白黒の濃度制御方式としては、上部電極13と下部電極14との間に印加する電圧の大きさを変化させる方式や、一定電圧の印加時間を変化させる方式が考えられる。<ED表示素子の濃度特性、電流特性について>図2は、ED表示素子に一定電圧値のパルスVを印加した場合における典型的な濃度変化と電流波形を示す波形図である。本図に示す通り、濃度ODはパルスVの印加時間tに応じて高くなっていき、電流IはパルスVの印加直後にピークを持つような波形となる。また、濃度ODは、パルスVの印加終了時点での濃度に維持されるので、パルスVの印加時間を制御することにより、白表示と黒表示だけでなく、その中間調表示階調度制御を行うことができる。<アクティブマトリクス駆動方式を採用したED表示装置について>ED表示装置を構成する場合には、ED表示素子の駆動方式として、アクティブマトリクス駆動方式を採用することができる。図3は、アクティブマトリクス駆動方式を採用したED表示装置の一構成例を示す等価回路図である。本構成例のED表示装置20は、x本のゲート線G1~Gxを駆動するゲートドライバ21と、y本のソース線S1~Syを駆動するソースドライバ22と、表示パネル23とを有する。表示パネル23は、x行×y列のマトリクス状に形成されたセル231と、電源電圧VDDが印加される電源電圧線232と、コモン電圧VCOMが印加されるコモン電圧線233と、を有する。表示パネル23を形成する複数のセル231は、いずれも同一構成から成り、選択用トランジスタTr1と、駆動用トランジスタTr2と、ED表示素子10と、補助容量C1及びC2とを有する。なお、表示パネル23が白黒パネルである場合には、画像データの1ピクセルとして、各々のセル231を制御すればよい。選択用トランジスタTr1の第1端子ドレインまたはソースは、ソース線S1~Syのいずれか一に接続されている。選択用トランジスタTr1の第2端子ソースまたはドレインは、駆動用トランジスタTr2の制御端子ゲートに接続されている。選択用トランジスタTr1の制御端子ゲートは、ゲート線G1~Gxのいずれか一に接続されている。駆動用トランジスタTr2の第1端子ドレインまたはソースは、電源電圧線232に接続されている。駆動用トランジスタTr2の第2端子ソースまたはドレインはED表示素子10の下部電極14図1を合わせて参照に接続されている。ED表示素子10の上部電極13図1を合わせて参照は、コモン電圧線233に接続されている。このコモン電圧線233は、表示パネル23の観察面側に敷設する必要があるため、ITOやIZOなどの透過性導電素材を用いて形成すればよい。また、駆動用トランジスタTr2の第1端子と制御端子との間、及び、第2端子と制御端子との間には、それぞれ、補助容量C1及びC2が接続されている。また、本構成例のED表示装置20では、選択用トランジスタTr1と駆動用トランジスタTr2として、いずれもNチャネル型のTFT[ThinFilmTransistor]を用いている。このNチャネルのTFTについては、a-Siアモルファスシリコンで作成したものを利用してもよいし、C60などの有機半導体で作成したものを利用してもよい。本構成例のED表示装置20を製造する際には、LCD[LiquidCrystalDisplay]の製造プロセスを利用することができる。また、金属又は金属塩の溶解及び析出を利用するためには、ED表示素子10に電流を流す必要があるため、本構成例のED表示装置20で示したように、選択用トランジスタTr1と駆動用トランジスタTr2を用いる2トランジスタ方式を採用することが望ましい。この2トランジスタ方式は、アクティブマトリクス方式を採用した有機EL表示装置でも一般的に使われている技術である。<ED表示装置の駆動方法>図4は、ED表示装置20の駆動方法を説明するためのタイミングチャートであり、上から順に、ゲート線G1~Gxに印加される電圧信号以下では、適宜、ゲート信号G1~Gxと呼ぶ、ソース線S1に印加される電圧信号以下では、適宜、ソース信号S1と呼ぶ、コモン電圧VCOM、及び、第1列目のED表示素子10に各々印加される電圧ED<k,1>ただしk=1、2、...、x、以下同様が描写されている。なお、電圧ED<k,1>は、下部電極14を基準とした上部電極13の電圧=VCOM-VDDを示している。このように、図4では、説明を簡単とするために、列方向については、第1列目のED表示素子10のみに着目した描写を行ったが、第2列目~第y列目についても、第1列目と基本的に同様の駆動制御が行われることは言うまでもない。また、ひとつのED表示素子10は、mフレームで白から黒への変化が起こるものとする。ここでいうフレームとは、ED表示素子10に対して黒描画用のパルス電圧を印加する単位期間を指しており、具体的には、ゲート信号G1~Gxの各々について、ひとつの立上がりエッジが生じてから次の立上がりエッジが生じるまでの一定期間走査期間がひとつのフレームに相当する。従って、異なるゲート線に接続されているED表示素子10同士を比べると、各々のフレーム開始タイミング及びフレーム終了タイミングは、各々が接続されているゲート線の走査間隔分だけずれることになる。例えば、図4中の符号T1~Tmは、それぞれ、第1行目のED表示素子10に着目した場合のフレームを表している。図4の駆動シーケンスは、表示パネル23の全面を白色にリセットする全面白描画期間Tw時刻t11~t12と、表示パネル23に任意の画像を表示する黒描画期間Tb時刻t13~t19から成る。全面白描画期間Twでは、まず、ゲート信号G1~Gxが所定の期間ずつ順次ハイレベルに立ち上げられる。なお、ゲート信号Gkのハイレベル期間中は、第k行目の選択用トランジスタTr1がいずれもオン状態とされる。また、全面白描画期間Twでは、ゲート信号G1~Gxの順次走査中、ソース信号S1がハイレベルとされるソース信号S2~Syについても同様。その結果、第1列目の駆動用トランジスタTr2のゲートには、それぞれ、順次オン状態とされる選択用トランジスタTr1を介して、ハイレベルのソース信号S1が順次印加され、駆動用トランジスタTr2が順次オン状態とされる。なお、駆動用トランジスタTr2に印加されたゲート電圧は、次にゲート電圧が書き込まれるまで、補助容量C1及びC2により保持される。また、全面白描画期間Twでは、その全期間にわたり、電源電圧VDDを基準電位として、コモン電圧VCOMが消去閾値以上のプラス電圧に設定される。従って、第1列目のED表示素子10には、順次オン状態とされる駆動用トランジスタTr2を介して、各々の上部電極13から下部電極14に向けた電流が順次流れ始める。なお、上記のプラス電圧は、ED表示素子10が破壊されない程度の電圧値に設定しなければならないが、全面白描画表示パネル23のリセットの高速化の観点から言えば、できるだけ高い電圧に設定することが好ましい。その後、全面白描画期間Twでは、再び、ゲート信号G1~Gxの順次走査が行われるが、先と異なり、ソース信号S1はローレベルとされるソース信号S2~Syについても同様。従って、第1列目の駆動用トランジスタTr2のゲートには、それぞれ、順次オン状態とされる選択用トランジスタTr1を介して、ローレベルのソース信号S1が順次印加され、駆動用トランジスタTr2が順次オフ状態とされる。その結果、第1列目のED表示素子10に流れていた電流が順次停止される。このように、全面白描画期間Twでは、表示パネル23を形成する全てのED表示素子10につき、各々の下部電極14の電位を基準電位として、上部電極13に消去閾値以上のプラス電圧が所定期間にわたって印加される。このようなプラス電圧の印加により、上部電極13上に析出していた金属又は析出金属塩が酸化によりイオン化されて電解液15中に溶出するため、析出金属又は析出金属塩による黒色が消失する。この状態を観察側から見ると、白色顔料による白色が観察される図1Bを参照。なお、図4の駆動シーケンスを採用した場合には、ED表示素子10に電流が流れ始めるタイミングを各行毎にずらすことができるので、突入電流を抑えることが可能となる。表示パネル23の全面白描画が完了した後、黒描画期間Tbでは、ゲート信号G1~Gxの順次走査がmフレームにわたって繰り返し実行される。また、黒描画期間Tbでは、ゲート信号G1~Gxの順次走査中、各行毎にソース信号S1のハイレベル/ローレベルが逐次切り換えられるソース信号S2~Syも同様。なお、ひとつのフレームにおいて、ソース信号S1がハイレベルに設定された行では、そのフレーム期間中、駆動用トランジスタTr2がオン状態に維持されることになる。一方、ひとつのフレームにおいて、ソース信号S1がローレベルに設定された行では、そのフレーム期間中、駆動用トランジスタTr2がオフ状態に維持されることになる。すなわち、図4の駆動シーケンスによれば、ゲート信号G1~Gxの順次走査中、各行毎にソース信号S1のハイレベル/ローレベルを切り換えることにより、駆動用トランジスタTr2のオン期間を各行毎にフレーム単位で調整することが可能となる。また、黒描画期間Tbでは、その全期間にわたり、電源電圧VDDを基準電位として、コモン電圧VCOMが書込閾値以上のマイナス電圧に設定される。従って、ひとつのフレームにおいて、ソース信号S1がハイレベルに設定された行のED表示素子10には、そのフレーム期間中、オン状態に維持される駆動用トランジスタTr2を介して、その下部電極14から上部電極13に向けた電流が流れる。このようなマイナス電圧の印加により、上部電極13から電解液15に電子が注入され、金属又は金属を化学構造中に含む化合物が上部電極13上に析出する。この状態を観察側から見ると、析出金属又は析出金属塩による黒色が観察される図1Aを参照。なお、上記のマイナス電圧は、ED表示素子10が破壊されない程度の電圧値に設定しなければならないが、黒描画の高速化の観点から言えば、できるだけ高い電圧に設定することが好ましい。図4の例では、第1行目、第3行目、及び、第x行目のED表示素子10について、各々の表示色を白色から黒色へと完全に変化させるために、mフレームにわたって上記のマイナス電圧がED表示素子10に印加されている。この場合には、ゲート信号G1~Gxの順次走査中、1フレーム目~mフレーム目の全てにおいて、第1行目、第3行目、及び第x行目が選択されるタイミングでソース信号S1をハイレベルに設定すればよい。一方、第2行目のED表示素子10については、その表示色を白色のままに維持するために、いずれのフレームにおいても、ED表示素子10に何ら電圧が印加されない状態とされている。この場合には、ゲート信号G1~Gxの順次走査中、1フレーム目~mフレーム目の全てにおいて、第2行目が選択されるタイミングでソース信号S1をローレベルに設定すればよい。また、ED表示素子10の階調制御を行う場合には、黒描画期間Tbにおいて、上記マイナス電圧の印加時間すなわちフレーム数を制御すればよい。例えば、ひとつのED表示素子10について、その表示色を白色と黒色の中間濃度灰色に変化させたければ、1フレーム目からnフレーム目ただし1<n<mまで、上記のマイナス電圧をED表示素子10に印加した後、n1フレーム目からmフレーム目までは、ED表示素子10に何ら電圧が印加されない状態とすればよい。この場合には、ゲート信号G1~Gxの順次走査中、1フレーム目~nフレーム目において、該当行が選択されるタイミングでソース信号S1をハイレベルに設定し、n1フレーム目からmフレーム目において、該当行が選択されるタイミングでソース信号S1をローレベルに設定すればよい。このように、表示パネル23を形成する全てのED表示素子10を一度白色状態にした後、任意のED表示素子10のみを黒色状態に変化させることで、任意の画像を表示することが可能となる。<ED表示装置のシステム構成>図5は、ED表示装置20のシステム構成図である。本構成例のED表示装置20は、先出のゲートドライバ21、ソースドライバ22、及び、表示パネル23に加えて、表示コントローラ24と、電源回路25と、メモリ26と、中央演算処理装置27以下ではCPU[CentralProcessingUnit]27と呼ぶと、操作部28と、を有する。ゲートドライバ21は、表示コントローラ24の指示に応じて、表示パネル23に出力されるゲート信号G1~Gxを生成する。ソースドライバ22は、表示コントローラ24の指示に応じて、表示パネル23に出力されるソース線S1~Syを生成する。なお、図3や図5では、ひとつの表示パネル23に対して、ゲートドライバ21とソースドライバ22を1つずつ設けた構成が描写されているが、本発明の構成はこれに限定されるものではなく、図6に示すように、ひとつの表示パネル23に対して、X個ただしX≧2のゲートドライバ21-1~21-Xと、Y個ただしY≧2のソースドライバ22-1~22-Yを設けた構成としても構わない。特に、図6の構成を採用すれば、表示パネル23の大画面化や高精細化に伴い、表示パネル23を形成する画素数が増大した場合でも、ゲートドライバやソースドライバの設置数X、Yを増やすことで柔軟に対応することができる。表示パネル23は、ED表示素子10を用いた複数のセル231をマトリクス状に有しており、ゲートドライバ21から入力されるゲート信号G1~Gx、ソースドライバ22から入力されるソース信号S1~Sy、及び、電源回路25から入力される電源電圧VDD及びコモン電圧VCOMに応じて任意の画像を表示する図3を参照。なお、先にも述べた通り、表示パネル23が白黒パネルである場合には、画像データの1ピクセルとして、各々のセル231を制御すればよい。表示コントローラ24は、CPU27からの指示やメモリ26の格納情報に基づいて、ゲートドライバ21、ソースドライバ22、及び、電源回路25を制御することにより、表示パネル23に任意の画像を出力させる。電源回路25は、表示コントローラ24の制御に基づいて、電源電圧VDDとコモン電圧VCOMを生成し、これを表示パネル23に出力する。なお、電源回路25の内部構成や動作については、後ほど詳細に説明する。メモリ26は、表示パネル23に表示すべき画像の情報画像データを記憶する。なお、上記の画像データは、CPU27を介してメモリ26に記憶される。CPU27は、ED表示装置20の動作を統括的に制御する主体であり、例えば、操作部28で受け付けられたユーザの入力操作に応じて、表示コントローラ24とメモリ26を制御する。例えば、CPU27は、操作部28でページ送りやページ戻しのユーザ操作が受け付けられたことを判定し、適切な画像データを不図示の画像データ保持部内蔵フラッシュメモリや着脱型のメモリカードなどからメモリ26に転送する。操作部28は、ユーザの入力操作ボタン操作などを受け付けて、その内容をCPU27に伝達するユーザインタフェイスである。<ED表示装置の外観>図7は、ED表示装置20の外観図である。ED表示装置20の本体には、表示パネル23のほか、操作部28として、現ページの表示画像を消去して次ページの表示画像を描写するためのページ送りボタン28aと、現ページの表示画像を消去して前ページの表示画像を描写するためのページ戻しボタン28bと、が備えられている。また、図7には描写されていないが、ED表示装置20には、電源スイッチ、外部情報機器例えばパーソナルコンピュータとの接続を確立するための各種インタフェイスUSB[UniversalSerialBus]インタフェイスなど、及び、メモリカードなどを着脱するためのメモリスロットなどが具備されている。<電源回路の構成>図8は、電源回路25の一構成例を示す回路図である。本構成例の電源回路25は、デジタル制御電源部31と、電荷回収用コンデンサ32と、接続切替部33と、を有する。デジタル制御電源部31は、入力電圧Vinから出力電圧Voutを生成する回路ブロックであり、出力部311と、制御部312と、を有する。出力部311は、Nチャネル型MOS[MetalOxideSemiconductor]電界効果トランジスタQ1及びQ2と、インダクタL1と、コンデンサC1と、を有する同期整流方式の降圧型スイッチングDC/DCコンバータである。なお、トランジスタQ1及びQ2のゲートには、それぞれ、パルス幅変調されたゲート信号PWM1及びPWM2が入力されており、互いに逆相でオン/オフ制御される。ただし、出力部311の構成はこれに限定されるものではなく、ダイオード整流方式の採用や昇圧型への変更など、いかなる変形も可能である。制御部312は、表示コントローラ24からの指示に基づいて、切替制御部32を形成するスイッチSW1~SW9のオン/オフ制御を行うマイクロプロセッサである。また、制御部312は、電荷回収用コンデンサ32で回収された電荷量に相当する充電電圧Vaと、ED表示素子10に印加される負荷電圧Vbを各々A/D[AnalogDigital]変換して得られるデータ値を監視して、ゲート信号PWM1及びPWM2の駆動周波数及びデューティを制御することにより、出力電圧Voutの帰還制御を行う機能も備えている。これについては、後ほど詳細に説明する。電荷回収用コンデンサ32は、ED表示素子10容量値:Czに蓄えられた電荷を回収するための容量素子容量値:Crである。なお、図8では、1個のED表示素子10が描写されているが、表示パネル23を駆動する際には、大抵の場合、複数のED表示素子10が同時に選択され、これらに対して同時に充放電制御が行われる。従って、図8に描写されている1個のED表示素子10は、表示パネル23の駆動に際して、同時に選択されている複数のED表示素子10を1個の容量素子として等価的に表現したものであり、その容量値Czは、同時に選択されている複数のED表示素子10の各々が有する容量成分の合成容量値であると理解することができる。接続切替部33は、ED表示素子10と電荷回収用コンデンサ32との接続関係を切り替える回路ブロックであり、第1接続切替部33aと、第2接続切替部33bと、を含んでいる。第1接続切替部33aは、ED表示素子10の第1端P11ここではコモン電圧VCOMが印加される上部電極13とする、図1A及び図1Bを参照を負荷電圧Vbの印加端に接続して第2端P12ここでは電源電圧VDDが印加される下部電極14とする、図1A及び図1Bを参照を第1基準電圧VREF1の印加端に接続するか、ED表示素子10の第2端P12を負荷電圧Vbの印加端に接続して第1端P11を第1基準電圧VREF1の印加端に接続するか、或いは、ED表示素子10の第1端P11と第2端P12をいずれも第1基準電圧VREF1の印加端に接続するかを切り替える回路ブロックであり、スイッチSW1~SW4を有する。スイッチSW1は、ED表示素子10の第1端P11と負荷電圧Vbの印加端との間に接続されている。スイッチSW2は、ED表示素子10の第1端P11と第1基準電圧VREF1の印加端との間に接続されている。スイッチSW3は、ED表示素子10の第2端P12と負荷電圧Vbの印加端との間に接続されている。スイッチSW4は、ED表示素子10の第2端P12と第1基準電圧VREF1の印加端との間に接続されている。第2接続切替部33bは、電荷回収用コンデンサ32の第1端P21をデジタル制御電源部31の出力端出力電圧Voutの印加端に接続して第2端P22を負荷電圧Vbの印加端に接続するか、電荷回収用コンデンサ32の第1端P21を第2基準電圧VREF2の印加端に接続して第2端P22を負荷電圧Vbの印加端に接続するか、デジタル制御電源部31の出力端と負荷電圧Vbの印加端の間をバイパスするか、或いは、電荷回収用コンデンサ32の第1端P21と第2端P22をいずれも第2基準電圧VREF2の印加端に接続するかを切り替える回路ブロックであり、スイッチSW5~SW9を有する。スイッチSW5は、電荷回収用コンデンサ32の第1端P21とデジタル制御電源部31の出力端との間に接続されている。スイッチSW6は、電荷回収用コンデンサ32の第1端P21と第2基準電圧VREF2の印加端との間に接続されている。スイッチSW7は、電荷回収用コンデンサ32の第2端P22と負荷電圧Vbの印加端との間に接続されている。スイッチSW8は、電荷回収用コンデンサ32の第2端P22と第2基準電圧VREF2の印加端との間に接続されている。スイッチSW9は、デジタル制御電源部31の出力端と負荷電圧Vbの印加端との間に接続されている。<ED表示素子の第1の充放電動作>図9は、ED表示素子10の第1の充放電動作を説明するための波形図である。なお、本図の上段にはED表示素子10の両端電圧Vz=VCOM-VDDが描写されており、下段には電荷回収用コンデンサ32の両端電圧Vrが描写されている。時刻t21以前は、ED表示素子10の表示保持期間であり、時刻t21におけるED表示素子10の両端電圧Vzは、直前の黒描画期間に印加された負電圧例えば-1.5Vから自然放電分だけ減少している。時刻t21において、ED表示素子10の表示内容を更新するように指示を受けると、時刻t21~t22期間TCでは、電源回路25が図10Cの第3動作状態とされ、ED表示素子10の残留電荷が放電される。具体的には、接続切替部33において、スイッチSW2及びSW4がオンされ、その余のスイッチSW1、SW3、及び、SW5~SW9がオフされる。このような接続切替制御によって、ED表示素子10の第1端P11及び第2端P12がいずれも第1基準電圧VREF1の印加端に接続されるので、ED表示素子10の残留電荷が全て放電され、ED表示素子10の両端電圧Vzが0Vとなる。次に、時刻t22~t23期間TAでは、電源回路25が図10Aの第1動作状態とされ、デジタル制御電源部31からED表示素子10への直接的な正電圧印加が行われる。具体的には、接続切替部33において、スイッチSW1、SW4、及び、SW9がオンされ、その余のスイッチSW2、SW3、及び、SW5~SW8がオフされる。このような接続切替制御により、ED表示素子10の第1端P11には、デジタル制御電源部31から出力電圧Vout例えば1.5Vが印加され、第2端P12には、第1基準電圧VREF1例えば0Vが印加される。従って、ED表示素子10の両端電圧Vzは正電圧例えば1.5Vとなり、ED表示素子10が白化される図1Bを参照。次に、時刻t23~t24期間TBでは、電源回路25が図10Bの第2動作状態とされて、極性反転時正→負の電荷回収が行われる。具体的には、接続切替部33において、スイッチSW1、SW4、SW6、及び、SW7がオンとされ、その余のスイッチSW2、SW3、SW5、SW8、及び、SW9がオフとされる。このような接続切替制御により、ED表示素子10の第1端P11は、電荷回収用コンデンサ32を介して第2基準電圧VREF2の印加端に接続され、第2端P12は、第1基準電圧VREF1の印加端に接続される。従って、ED表示素子10に蓄えられていた電荷は、ED表示素子10と電荷回収用コンデンサ32との容量比Cz:Crに応じた割合で、電荷回収用コンデンサ32に回収される。なお、このとき、ED表示素子10に蓄えられた電荷をできるだけ多く回収するためには、第2基準電圧VREF2を第1基準電圧VREF1と同電圧、または、より低い電圧に設定することが望ましい。また、ED表示素子10に蓄えられた電荷をできるだけ多く回収するためには、電荷回収用コンデンサ32の容量値CrをED表示素子10の容量値Czと同値、または、Czよりも大きい値に設定することが望ましい。ただし、容量値Crを過大に設定してしまうと、電荷の回収に長時間を要したり、電荷回収用コンデンサ32の両端電圧Vrが低くなり過ぎて、電荷の再利用に支障を来したりするおそれがある。そのため、電荷回収用コンデンサ32の容量値Crは、電荷回収時間や接続切替部33のスイッチングロスを考慮して、適切な大きさに設定することが望ましい。例えば、ED表示素子10の両端電圧Vzが±1.5Vに対して、電荷回収用コンデンサ32の両端電圧Vrが0.3V以上となるように、電荷回収用コンデンサ32の容量値Crを設定することが望ましい。次に、ED表示素子10から電荷回収用コンデンサ32への電荷の回収が終了するタイミングである時刻t24において、再び電源回路25が図10Cの第3動作状態とされ、時刻t24~t25期間TCでED表示素子10の残留電荷が放電される。このような残留電荷の放電処理を行うことにより、先述の電荷回収処理後、ED表示素子10に僅かながらも残留する電荷を確実に放電することができるので、以後の負電圧印加に際してエネルギーロスを生じずに済み、デジタル制御電源部31の負担を軽減することが可能となる。なお、第2基準電圧VREF2が第1基準電圧VREF1よりも低い場合、その電圧差によって、ED表示素子10から電荷回収用コンデンサ32への電荷回収を開始してから回収が終了してED表示素子10の両端電圧Vzが0になるまでに必要な時間、すなわち時刻t23から時刻t24に達するまでの時間は相違する第2基準電圧VREF2が第1基準電圧VREF1よりも低いほど到達タイミングが早くなる。そこで、ED表示素子10の両端電圧Vzが0Vとなるタイミングを予め測定して時刻t24を決定するとよい。次に、時刻t25~t26期間TDでは、電源回路25が図10Dの第4動作状態とされ、回収電荷を利用したED表示素子10への負電圧印加が行われる。具体的には、接続切替部33において、スイッチSW2、SW3、SW5、及び、SW7がオンされ、その余のスイッチSW1、SW4、SW6、SW8、及び、SW9がオフされる。このような接続切替制御によって、ED表示素子10の第1端P11には、第1基準電圧VREF1例えば0Vが印加され、第2端P12には、デジタル制御電源部31から出力される出力電圧Voutに電荷回収用コンデンサ32の両端電圧Vrが上乗せされた負荷電圧Vb例えば1.5Vが印加される。従って、ED表示素子10の両端電圧Vzは、負電圧例えば-1.5Vとなる。なお、上記の負電圧印加については、電荷回収用コンデンサ32で回収された電荷がED表示素子10の充電によって全て消費されるまで継続すればよい。ただし、負荷電圧Vbとしては、出力電圧Voutに電荷回収用コンデンサ32の両端電圧Vrが上乗せされた電圧が得られるため、出力電圧Voutが一定に維持されていると、図9の破線で示したように、ED表示素子10の両端電圧Vzにアンダーシュートが生じてしまう。そこで、本実施形態の電源回路25において、デジタル制御電源部31は、電荷回収用コンデンサ32に回収された電荷を利用しながら、ED表示素子10に対して所望の印加極性で出力電圧Voutの印加を行う際、負荷電圧Vbを監視して、負荷電圧Vbが一定値例えば1.5Vとなるように、出力電圧Voutの帰還制御を行う構成とされている。このような構成とすることにより、上記のアンダーシュートを抑制して、ED表示素子10の劣化をできるだけ回避することが可能となる。また、本実施形態の電源回路25において、デジタル制御電源部31は、電荷回収用コンデンサ32で回収された電荷量に相当する充電電圧Vaを監視して、負荷電圧Vbの出力カーブを予め予測し、その予測結果を出力電圧Voutの帰還制御に反映させる構成とされている。このような構成とすることにより、負荷電圧Vbの監視結果のみに基づいて出力電圧Voutの帰還制御を行うよりも、出力電圧Voutの帰還制御能力出力応答性を高めて、上記したアンダーシュートの抑制能力を向上することが可能となる。時刻t26~t27期間TEでは、電源回路25が図10Eの第5動作状態とされて、デジタル制御電源部31からED表示素子10への直接的な負電圧印加が行われる。具体的には、接続切替部33において、スイッチSW2、SW3、及び、SW9がオンされ、その余のスイッチSW1、SW4、及び、SW5~SW8がオフされる。このような接続切替制御によって、ED表示素子10の第1端P11には、第1基準電圧VREF1例えば0Vが印加され、第2端P12には、デジタル制御電源部31から出力電圧Vout例えば1.5Vが印加される。従って、ED表示素子10の両端電圧Vzは、負電圧例えば-1.5Vとなり、ED表示素子10は、この負電圧の印加時間に応じた濃度で黒化される図1Aを参照。なお、図9に示した第1の充放電動作では、黒描画期間の負電圧印加によってED表示素子10に蓄えられた電荷について、これを回収することなく、ED表示素子10の白化前に全て放電してしまう構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、正電圧印加から負電圧印加への極性反転時と同様にして、負電圧印加時の蓄積電荷を回収する構成としてもよい。特に、ED表示素子10の表示内容を短時間で連続的に書き換えていく高速連続描画時には、ひとつの表示内容を保持する期間が短く、負電圧印加時の蓄積電荷が自然放電されにくいので、その回収によるエネルギー効率の向上効果が大きくなると考えられる。<ED表示素子の第2の充放電動作>図11は、ED表示素子10の第2の充放電動作を説明するための波形図であり、図9と同じく、本図の上段にはED表示素子10の両端電圧Vz=VCOM-VDDが描写されており、下段には電荷回収用コンデンサ32の両端電圧Vrが描写されている。なお、第2の充放電動作は、先に説明した第1の充放電動作とほぼ同様の動作シーケンスを有しており、時刻t31~t21期間TFにおける極性反転時正→負の電荷回収動作と、時刻t22~t32期間TGにおける回収電荷を利用した正電圧印加動作が追加されている点に特徴を有している。そこで、以下の説明では、この期間TF及び期間TGについて詳細な説明を行い、その他の期間については重複した説明を割愛する。時刻t31以前は、ED表示素子10の表示保持期間であり、時刻t31におけるED表示素子10の両端電圧Vzは、直前の黒描画期間に印加された負電圧例えば-1.5Vから自然放電分だけ減少している。時刻t31~t21期間TFでは、電源回路25が図10Fの第6動作状態とされて、極性反転時負→正の電荷回収が行われる。より具体的には、接続切替部33において、スイッチSW2、SW3、SW6、及び、SW7がオンとされ、その余のスイッチSW1、SW4、SW5、SW8、及び、SW9がオフとされる。このような接続切替制御により、ED表示素子10の第1端P11は、第1基準電圧VREF1の印加端に接続され、第2端P12は、電荷回収用コンデンサ32を介して第2基準電圧VREF2の印加端に接続される。従って、ED表示素子10に蓄えられていた電荷は、ED表示素子10と電荷回収用コンデンサ32との容量比Cz:Crに応じた割合で、電荷回収用コンデンサ32に回収される。時刻t22~t32期間TGでは、電源回路25が図10Gの第7動作状態とされて、回収電荷を利用したED表示素子10への正電圧印加が行われる。具体的には、接続切替部33において、スイッチSW1、SW4、SW5、及び、SW7がオンされ、その余のスイッチSW2、SW3、SW6、SW8、及び、SW9がオフされる。このような接続切替制御によって、ED表示素子10の第1端P11には、デジタル制御電源部31から出力される出力電圧Voutに電荷回収用コンデンサ32の両端電圧Vrが上乗せされた負荷電圧Vb例えば1.5Vが印加され、第2端P12には、第1基準電圧VREF1例えば0Vが印加される。従って、ED表示素子10の両端電圧Vzは、正電圧例えば1.5Vとなる。なお、上記の正電圧印加については、電荷回収用コンデンサ32で回収された電荷がED表示素子10の充電によって全て消費されるまで継続すればよい。ただし、上記の正電圧印加時には、負荷電圧Vbとして、出力電圧Voutに電荷回収用コンデンサ32の両端電圧Vrが上乗せされた電圧が得られるため、出力電圧Voutが一定に維持されていると、図11の破線で示したように、ED表示素子10の両端電圧Vzにオーバーシュートが生じてしまう。これを回避するためには、先述と同様、デジタル制御電源部31を用いて、充電電圧Va及び負荷電圧Vbを監視し、負荷電圧Vbが一定値例えば1.5Vとなるように、出力電圧Voutの帰還制御を行えばよい。<電荷回収用コンデンサの放電動作>図9で示した第1の充放電動作、及び、図11で示した第2の充放電動作では、特段言及されていないが、システムのシャットダウン時などには、電源回路25が図10Hの第8動作状態とされて、電荷回収用コンデンサ32の蓄積電荷が放電される。具体的には、接続切替部33において、スイッチSW6及びSW8がオンされ、その余のスイッチSW1~SW4、SW5、SW7、及び、SW9がオフされる。このような接続切替制御によって、電荷回収用コンデンサ32の第1端P21及び第2端P22がいずれも第2基準電圧VREF2の印加端に接続されるので、電荷回収用コンデンサ32の蓄積電荷が全て放電され、電荷回収用コンデンサ32の両端電圧Vrが0Vとなる。<作用効果>上記したように、本実施形態の電源回路25は、ED表示素子10に対する出力電圧Voutの印加極性を反転する際、ED表示素子10と第1基準電圧VREF1の印加端との間に電荷回収用コンデンサ32を直列接続することでED表示素子10に蓄えられた電荷の回収を行った後、ED表示素子10とデジタル制御電源部31の出力端との間に電荷回収用コンデンサ32を直列接続することで電荷回収用コンデンサ32に回収された電荷を利用しながら、ED表示素子10に対して所望の印加極性で出力電圧Voutの印加を行う構成とされている。このような構成とすることにより、ED表示素子10の容量成分によるエネルギーロスを抑えて、その交流駆動時におけるエネルギー効率を高めることが可能となる。また、本実施形態の電源回路25であれば、ED表示素子10への電圧印加初期時に流れる電流電荷を電荷回収用コンデンサ32から賄うことができるので、デジタル制御電源部31からED表示素子10への突入電流を低減し、デジタル制御電源部31の負担を軽減することが可能となる。また、容量負荷と電荷回収用コンデンサとを並列に接続して容量負荷と電荷回収用コンデンサの容量比に応じた電荷しか回収再利用できなかった従来構成と異なり、本実施形態の電源回路25であれば、容量負荷と電荷回収用コンデンサを直列に接続することにより容量負荷に蓄えられた電荷の殆ど全てを回収して再利用することができるので、エネルギー効率を大幅に高めることが可能となる。<その他の変形例>上記の実施形態では、本発明の適用対象として、ED表示素子の駆動用電源を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明は、容量負荷液晶素子や有機EL素子などの駆動用電源全般に広く適用することが可能である。また、上記の実施形態では、表示パネル23が白黒パネルである場合を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、表示パネル23をカラー化する場合には、画像データの1ピクセルを形成するサブピクセル例えば、RGBWサブピクセルの一つとして、各々のセル231を制御すればよい図12を参照。このように、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。"