回転機器の回転軸の角度検出を行い、回転角度に応じて励磁信号を振幅変調した第1の信号及び前記第1の信号と直交する第2の信号を生成するレゾルバと、前記第1の信号が入力され、前記第1の信号をアナログデジタル変換する第1のAD変換部と、前記第2の信号が入力され、前記第2の信号をアナログデジタル変換する第2のAD変換部と、前記第1のAD変換部から出力される第3の信号が入力され、前記第3の信号の位相調整を行う第1の遅延回路と、前記第2のAD変換部から出力される第4の信号が入力され、前記第4の信号の位相調整を行う第2の遅延回路と、前記第1及び第2の遅延回路から出力される信号の位相をモニターし、位相ズレが発生した場合に前記第1及び第2の遅延回路に位相調整の指示をする位相検出調整手段と、を具備することを特徴とする角度検出装置。前記第1及び第2のAD変換部は、ΔΣADコンバータ、LPF、及びデシメーションフィルタから構成されることを特徴とする請求項1に記載の角度検出装置。回転機器の回転軸の角度検出を行い、回転角度に応じて励磁信号を振幅変調した第1の信号及び前記第1の信号と直交する第2の信号を生成するレゾルバと、前記第1の信号が入力され、前記第1の信号をアナログデジタル変換する第1のADコンバータと、前記第2の信号が入力され、前記第2の信号をアナログデジタル変換する第2のADコンバータと、前記第1のADコンバータから出力される第3の信号が入力され、前記第3の信号の位相調整を行う第1の遅延回路と、前記第2のADコンバータから出力される第4の信号が入力され、前記第4の信号の位相調整を行う第2の遅延回路と、前記第1の遅延回路から出力される第5の信号が入力され、前記第5の信号の非通過領域の雑音を除去する第1のデジタルフィルタと、前記第2の遅延回路から出力される第6の信号が入力され、前記第6の信号の非通過領域の雑音を除去する第2のデジタルフィルタと、前記第1及び第2のデジタルフィルタから出力される信号の位相をモニターし、位相ズレが発生した場合に前記第1及び第2の遅延回路に位相調整の指示をする位相検出調整手段と、を具備することを特徴とする角度検出装置。前記位相検出調整手段は、マイクロプロセッサ或いはCPUであることを特徴とする請求項1乃至3のいずれか1項に記載の角度検出装置。前記第1及び第2の遅延回路で行われる位相調整は、フリップフロップ或いはラッチ回路を用いて行われることを特徴とする請求項1乃至4のいずれか1項に記載の角度検出装置。本発明は、回転軸の角度検出を高精度にすることができる角度検出装置を提供することにある。一つの実施形態によれば、角度検出装置は、レゾルバ、第1のAD変換部、第2のAD変換部、第1の遅延回路、第2の遅延回路、及び位相検出調整手段が設けられる。レゾルバは、回転機器の回転軸の角度検出を行い、回転角度に応じて励磁信号を振幅変調した第1の信号及び第1の信号と直交する第2の信号を生成する。第1のAD変換部は、第1の信号が入力され、第1の信号をアナログデジタル変換する。第2のAD変換部は、第2の信号が入力され、第2の信号をアナログデジタル変換する。第1の遅延回路は、第1のAD変換部から出力される第3の信号が入力され、第3の信号の位相調整を行う。第2の遅延回路は、第2のAD変換部から出力される第4の信号が入力され、第4の信号の位相調整を行う。位相検出調整手段は、第1及び第2の遅延回路から出力される信号の位相をモニターし、位相ズレが発生した場合に第1及び第2の遅延回路に位相調整の指示をする。以下本発明の実施形態について図面を参照しながら説明する。第1の実施形態まず、本発明の第1の実施形態に係る角度検出装置について、図面を参照して説明する。図1は角度検出装置を示すブロック図である。図2はAD変換部の構成を示すブロック図である。図3は遅延回路の構成を示すブロック図である。図4は比較例の角度検出装置を示すブロック図である。本実施形態では、AD変換部を介してレゾルバから出力される2つの信号の位相を検出し、位相ズレが発生した場合に遅延回路を用いて位相が合うように位相調整を行っている。図1に示すように、角度検出装置90には、レゾルバ2、AD変換部3、AD変換部4、遅延回路5、遅延回路6、乗算部7、乗算部8、減算器9、同期検波部10、角速度算出部11、積分器12、COSテーブル13、SINテーブル14、バス15、マイクロプロセッサ16、及び励磁信号発生部17が設けられる。レゾルバ2は、回転機器としてのモータ1に取り付けられ、モータ1の角度検出を行う。レゾルバ2は、励磁信号発生部17から出力される励磁信号RSとしてKextが入力されると、回転機器としてのモータ1の回転軸の回転角度Φに応じて励磁信号RSを振幅変調した信号KextSINΦ及び信号KextSINΦの直交信号である信号KextCOSΦを発生する。信号KextSINΦはAD変換部3に入力され、信号KextCOSΦはAD変換部4に入力される。AD変換部3は、レゾルバ2と遅延回路5の間に設けられ、アナログデジタル変換した信号を生成する。AD変換部4は、レゾルバ2と遅延回路6の間に設けられ、アナログデジタル変換した信号を生成する。図2に示すように、AD変換部3にはΔΣADコンバータ21及びデジタルフィルタ41が設けられる。デジタルフィルタ41は、LPF23及びデシメーションフィルタ25から構成される。AD変換部4にはΔΣADコンバータ22及びデジタルフィルタ42が設けられる。デジタルフィルタ42は、LPF24及びデシメーションフィルタ26から構成される。ΔΣADコンバータ21には信号KextSINΦが入力され、ΔΣADコンバータ22には信号KextCOSΦが入力される。ΔΣADコンバータ21及びΔΣADコンバータ22は、それぞれ、目的とするサンプリング周波数よりも充分高い周波数であるオーバーサンプリング周波数fosを用いて標本化を行い、アナログデジタル変換して量子化雑音を低減する。ΔΣADコンバータ21及びΔΣADコンバータ22は、例えば12乃至16bitの分解能を有し、目的とするサンプリング周波数よりも25倍程度のオーバーサンプリング周波数fosが入力される。LPF23は、ΔΣADコンバータ21とデシメーションフィルタ25の間に設けられ、ΔΣADコンバータ21から出力される非通過領域高帯域の量子化雑音を除去する。LPF24は、ΔΣADコンバータ221とデシメーションフィルタ26の間に設けられ、ΔΣADコンバータ22から出力される非通過領域高帯域の量子化雑音を除去する。デシメーションフィルタ25は、LPF23から出力される信号を間引いてS/N比が確保されたデジタル符号を生成して遅延回路5に信号S1を出力する。デシメーションフィルタ26は、LPF24から出力される信号を間引いてS/N比が確保されたデジタル符号を生成して遅延回路6に信号S2を出力する。遅延回路5はAD変換部3と乗算部7の間に設けられ、遅延回路6はAD変換部4と乗算部8の間に設けられる。遅延回路5及び遅延回路6は、同じ回路構成を有する。遅延回路5は、マイクロプロセッサ16の指示に基づいてAD変換部3から出力される信号S1の位相調整を行う。遅延回路6は、マイクロプロセッサ16の指示に基づいてAD変換部4から出力される信号S2の位相調整を行う。ここで、位相調整とは、信号S1と信号S2の位相が合うように調整することである。遅延回路5から出力される信号Sph1と遅延回路6から出力される信号Sph2がバス15を介してマイクロプロセッサ16に入力され、定期的にモニターされる。マイクロプロセッサ16は、位相検出調整手段として機能する。マイクロプロセッサ16は、信号Sph1及び信号Sph2に位相ズレが発生したと判断すると、バス16を介して信号Scm1を遅延回路5に出力し、バス16を介して信号Scm2を遅延回路6に出力する。遅延回路5及び遅延回路6は、マイクロプロセッサ16の指示信号Scm1、信号Scm2に基づいて、信号を遅延させて位相が合うように位相調整を行う。位相調整については、図3を参照してより詳細に説明する。図3に示すように、遅延回路5には、直列接続されるn個のフリップフロップフリップフロップFF1、フリップフロップFF2、フリップフロップFF3、フリップフロップFF4、、フリップフロップFFnとセレクタMUX1が設けられる。遅延回路6には、直列接続されるn個のフリップフロップフリップフロップFF1a、フリップフロップFF2a、フリップフロップFF3a、フリップフロップFF4a、、フリップフロップFFnaとセレクタMUX1aが設けられる。フリップフロップFF1は、信号S1をDポートに入力し、クロック信号Sclkの立ち上がりエッジで信号S1をラッチし、ラッチした信号をQポートからフリップフロップFF2及びセレクタMUX1に出力する。フリップフロップFF2は、フリップフロップFF1から出力される信号をDポートに入力し、クロック信号Sclkの立ち上がりエッジでこの信号をラッチし、ラッチした信号をQポートからフリップフロップFF3及びセレクタMUX1に出力する。フリップフロップFF3は、フリップフロップFF2から出力される信号をDポートに入力し、クロック信号Sclkの立ち上がりエッジでこの信号をラッチし、ラッチした信号をQポートからフリップフロップFF4及びセレクタMUX1に出力する。フリップフロップFF4は、フリップフロップFF3から出力される信号をDポートに入力し、クロック信号Sclkの立ち上がりエッジでこの信号をラッチし、ラッチした信号をQポートからフリップフロップFF5図示しない及びセレクタMUX1に出力する。フリップフロップFFnは、図示しないフリップフロップFFn-1から出力される信号をDポートに入力し、クロック信号Sclkの立ち上がりエッジでこの信号をラッチし、ラッチした信号をQポートからセレクタMUX1に出力する。セレクタMUX1は、フリップフロップFF1、フリップフロップFF2、フリップフロップFF3、フリップフロップFF4、、フリップフロップFFnのQポートからそれぞれ出力される信号を入力し、マイクロプロセッサ16から出力される遅延出力選択信号としての信号Scm1に基づいて、信号S1を所定時間遅延させ位相調整された遅延出力信号としての信号Sph1を選択出力する。フリップフロップFF1aは、信号S2をDポートに入力し、クロック信号Sclkの立ち上がりエッジで信号S2をラッチし、ラッチした信号をQポートからフリップフロップFF2a及びセレクタMUX2に出力する。フリップフロップFF2aは、フリップフロップFF1aから出力される信号をDポートに入力し、クロック信号Sclkの立ち上がりエッジでこの信号をラッチし、ラッチした信号をQポートからフリップフロップFF3a及びセレクタMUX2に出力する。フリップフロップFF3aは、フリップフロップFF2aから出力される信号をDポートに入力し、クロック信号Sclkの立ち上がりエッジでこの信号をラッチし、ラッチした信号をQポートからフリップフロップFF4a及びセレクタMUX2に出力する。フリップフロップFF4aは、フリップフロップFF3aから出力される信号をDポートに入力し、クロック信号Sclkの立ち上がりエッジでこの信号をラッチし、ラッチした信号をQポートからフリップフロップFF5a図示しない及びセレクタMUX2に出力する。フリップフロップFFnaは、図示しないフリップフロップFFn-1aから出力される信号をDポートに入力し、クロック信号Sclkの立ち上がりエッジでこの信号をラッチし、ラッチした信号をQポートからセレクタMUX2に出力する。セレクタMUX2は、フリップフロップFF1a、フリップフロップFF2a、フリップフロップFF3a、フリップフロップFF4a、、フリップフロップFFnaのQポートからそれぞれ出力される信号を入力し、マイクロプロセッサ16から出力される遅延出力選択信号としての信号Scm2に基づいて、信号S2を所定時間遅延させ位相調整された遅延出力信号としての信号Sph2を選択出力する。乗算部7は、遅延回路5と減算器9の間に設けられ、遅延回路5から出力される位相調整された信号Sph1が入力される。乗算部7は、COSテーブル13により帰還入力される前回演算結果である回転角度θに対する余弦関数値COSθを位相調整された信号に乗じた信号を出力する。乗算部8は、遅延回路6と減算器9の間に設けられ、遅延回路6から出力される位相調整された信号Sph2が入力される。乗算部8は、SINテーブル14により帰還入力される前回演算結果である回転角度θに対する正弦関数値SINθを位相調整された信号に乗じた信号を出力する。減算器9は、乗算部7及び乗算部8と同期検波部10の間に設けられる。減算器9は、乗算部7の出力信号から乗算部8の出力信号を減算し、信号KextSINθ-Φを生成する。同期検波部10は、減算器9から出力される信号KextSINθ-Φの出力をサンプリングし、励磁信号RSに同期した同期検波を行う。つまり、減算器9から出力される励磁信号RSの成分が除去され、同期検波部10から信号SINθ-Φが出力される。角速度算出部11は、同期検波部10と積分器12の間に設けられる。角速度算出部11は、同期検波部10から出力される信号を積分して、回転機器であるモータ2の角速度Vを算出する。積分器12は、角速度算出部11から出力される角速度Vを積分し、回転機器であるモータ2の回転角度θを算出する。角度検出装置90では、同期検波部10から出力される信号SINθ-Φを制御偏差εとすると、出力角度である回転角度θと入力角度である回転角度Φとがθ=Φの状態で制御偏差εがε=0ゼロとなり、平衡状態が維持される。入力角度である回転角度Φが変化してΦaとなると、制御偏差εがゼロではなくなり、制御偏差εの極性に従って出力角度である回転角度θがθ=Φaとなるようにフィードバックされ、制御偏差εがε=0ゼロとなり平衡状態となる。図4に示すように、比較例の角度検出装置100には、レゾルバ2、AD変換部3、AD変換部4、乗算部7、乗算部8、減算器9、同期検波部10、角速度算出部11、積分器12、COSテーブル13、SINテーブル14、及び励磁信号発生部17が設けられる。本実施形態の角度検出装置90に対して、比較例の角度検出装置100では遅延回路5、及び遅延回路6が設けられていない。このため、異なる点のみ説明する。乗算部7は、AD変換部3と減算器9の間に設けられ、アナログデジタル変換された信号が入力される。乗算部7は、COSテーブル13により帰還入力される前回演算結果である回転角度θに対する余弦関数値COSθを位相調整された信号に乗じた信号を出力する。乗算部8は、AD変換部4と減算器9の間に設けられ、アナログデジタル変換された信号が入力される。乗算部8は、SINテーブル14により帰還入力される前回演算結果である回転角度θに対する正弦関数値SINθを位相調整された信号に乗じた信号を出力する。比較例の角度検出装置100では、AD変換部3及びAD変換部4から出力される信号の位相調整が行われない。上述したように、本実施形態の角度検出装置では、レゾルバ2、AD変換部3、AD変換部4、遅延回路5、遅延回路6、乗算部7、乗算部8、減算器9、同期検波部10、角速度算出部11、積分器12、COSテーブル13、SINテーブル14、バス15、マイクロプロセッサ16、及び励磁信号発生部17が設けられる。マイクロプロセッサ16は、バス15を介して遅延回路5から出力される信号Sph1と遅延回路6から出力される信号Sph2を入力し、定期的にモニターする。マイクロプロセッサ16は、信号Sph1及び信号Sph2に位相ズレが発生したと判断すると、バス16を介して信号Scm1を遅延回路5に出力し、バス16を介して信号Scm2を遅延回路6に出力する。遅延回路5及び遅延回路6は、マイクロプロセッサ16の指示に基づいて、信号を遅延させて位相が合うように位相調整を行う。このため、入力に位相ズレが発生した場合でもモータ1の回転軸の角度検出を高精度に行うことができる。また、遅延回路5及び遅延回路6の遅延値は、フリップフロップを用いて適宜設定することができるので経時変化に対して耐性を有する角度検出装置90を提供することができる。なお、本実施形態では、マイクロプロセッサ16が信号Sph1及び信号Sph2を定期的にモニターして位相ズレを検出しているが必ずしもこれに限定されるものではない。例えば、位相検出機能をマイクロプロセッサ16の外部に設けてもよい。第2の実施形態次に、本発明の第2の実施形態に係る角度検出装置について、図面を参照して説明する。図5は角度検出装置を示すブロック図である。図6はAD変換部の構成を示すブロック図である。本実施形態では、AD変換処理後に位相が合うように位相調整を行っている。以下、第1の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。図5に示すように、角度検出装置91には、レゾルバ2、AD変換部3a、AD変換部4a、乗算部7、乗算部8、減算器9、同期検波部10、角速度算出部11、積分器12、COSテーブル13、SINテーブル14、バス15、マイクロプロセッサ16、及び励磁信号発生部17が設けられる。レゾルバ2から出力される信号KextSINΦはAD変換部3aに入力され、レゾルバ2から出力される信号KextCOSΦはAD変換部4aに入力される。AD変換部3aは、レゾルバ2と乗算部7の間に設けられ、アナログデジタル変換する。AD変換部4aは、レゾルバ2と乗算部8の間に設けられ、アナログデジタル変換する。AD変換部3aから出力される信号Sph1aとAD変換部4aから出力される信号Sph2aがバス15を介してマイクロプロセッサ16に入力され、定期的にモニターされる。マイクロプロセッサ16は、位相検出調整手段として機能する。マイクロプロセッサ16は、信号Sph1a及び信号Sph2aに位相ズレが発生したと判断すると、バス16を介して信号Scm1をAD変換部3aに出力し、バス16を介して信号Scm2をAD変換部4aに出力する。図6に示すように、AD変換部3aにはΔΣADコンバータ21、遅延回路5、及びデジタルフィルタ41が設けられる。デジタルフィルタ41は、LPF23及びデシメーションフィルタ25から構成される。AD変換部4aにはΔΣADコンバータ22、遅延回路6、及びデジタルフィルタ42が設けられる。デジタルフィルタ42は、LPF24及びデシメーションフィルタ26から構成される。遅延回路5は、ΔΣADコンバータ21とデジタルフィルタ41の間に設けられる。遅延回路5は、マイクロプロセッサ16の指示信号Scm1に基づいて、ΔΣADコンバータ21から出力される信号の位相調整を行う。遅延回路6は、ΔΣADコンバータ22とデジタルフィルタ42の間に設けられる。遅延回路6は、マイクロプロセッサ16の指示信号Scm2に基づいて、ΔΣADコンバータ22から出力される信号の位相調整を行う。ここで、ΔΣADコンバータ21及びΔΣADコンバータ22の出力信号は、デシメーションフィルタ25から出力される信号Sph1a及びデシメーションフィルタ26から出力される信号Sph2aよりもサンプリング周波数が高く、信号のビット数が少ない。このため、第1の実施形態よりも信号の位相調整を細やかに設定することができる。上述したように、本実施形態の角度検出装置では、レゾルバ2、AD変換部3a、AD変換部4a、乗算部7、乗算部8、減算器9、同期検波部10、角速度算出部11、積分器12、COSテーブル13、SINテーブル14、バス15、マイクロプロセッサ16、及び励磁信号発生部17が設けられる。AD変換部3aにはΔΣADコンバータ21、遅延回路5、LPF23、及びデシメーションフィルタ25が設けられる。AD変換部4aにはΔΣADコンバータ22、遅延回路6、LPF24、及びデシメーションフィルタ26が設けられる。マイクロプロセッサ16は、バス15を介してデシメーションフィルタ25から出力される信号Sph1aとデシメーションフィルタ26から出力される信号Sph2aを入力し、定期的にモニターする。マイクロプロセッサ16は、信号Sph1a及び信号Sph2aに位相ズレが発生したと判断すると、バス16を介して信号Scm1aを遅延回路5に出力し、バス16を介して信号Scm2aを遅延回路6に出力する。遅延回路5及び遅延回路6は、マイクロプロセッサ16の指示に基づいて、信号を遅延させて位相が合うように位相調整を行う。このため、入力に位相ズレが発生した場合でもモータ1の回転軸の角度検出を高精度に行うことができる。また、遅延回路5及び遅延回路6の遅延値は、フリップフロップを用いて適宜設定することができるので経時変化に対して耐性を有する角度検出装置91を提供することができる。本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。実施形態では、マイクロプロセッサ16を用いているが必ずしもこれに限定されるものではない。例えば、CPUcentralprocessingunitなどを代わりに用いてもよい。また、遅延回路5及び遅延回路6にフリップフロップを用いているが必ずしもこれに限定されるものではない。例えば、ラッチ回路を代わりに用いてもよい。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。