表面及び裏面を有するとともに当該表面がサファイア単結晶のC面で構成されたサファイア基板の当該表面に、III族窒化物を含む半導体層が積層された半導体積層基板に対し、当該半導体層が積層された側から、当該サファイア基板の当該表面およびサファイア単結晶のM面に沿う第1方向に、複数の割溝を形成する割溝形成工程と、複数の前記割溝が形成された前記半導体積層基板に対し、前記基板の前記裏面側からレーザ光を照射することで、当該サファイア基板の内部に、前記第1方向に向かう複数の第1改質領域および当該サファイア基板の前記表面に沿い且つ当該第1方向とは異なる第2方向に向かう複数の第2改質領域を形成する改質領域形成工程と、前記第1改質領域および前記第2改質領域が形成された前記半導体積層基板を、当該第1改質領域および当該第2改質領域を用いて分割する分割工程とを含む半導体発光チップの製造方法。前記割溝形成工程では、前記半導体積層基板に対し、前記半導体層が積層された側から、前記第2方向に向かう割溝を形成しないことを特徴とする請求項1記載の半導体発光チップの製造方法。前記割溝形成工程よりも前に、前記半導体積層基板に対して、前記半導体層が積層された側から前記第1方向および前記第2方向に沿って当該半導体層の一部を除去することで、当該半導体層に当該第1方向に向かう複数の第1の溝部と当該第2方向に向かう複数の第2の溝部とを形成する溝部形成工程をさらに有し、前記割溝形成工程では、複数の前記第1の溝部の内側にそれぞれ前記割溝を形成し、前記改質領域形成工程では、複数の前記第1の溝部のそれぞれに沿って前記レーザ光を照射することで、前記サファイア基板の厚さ方向において当該第1の溝部と重なるように前記第1改質領域を形成するとともに、複数の前記第2の溝部のそれぞれに沿って当該レーザ光を照射することで、当該サファイア基板の厚さ方向において当該第2の溝部と重なるように前記第2改質領域を形成することを特徴とする請求項1または2記載の半導体発光チップの製造方法。前記改質領域形成工程は、複数の前記割溝が形成された前記半導体積層基板に前記第2改質領域を形成する第2改質領域形成工程と、前記第2改質領域が形成された前記半導体積層基板に前記第1改質領域を形成する第1改質領域形成工程とを上記の順に実施することを特徴とする請求項1乃至3のいずれか1項記載の半導体発光チップの製造方法。前記改質領域形成工程では、前記サファイア基板の前記裏面からの深さが第2深さとなる位置に前記第2改質領域を形成するとともに、当該サファイア基板の当該裏面からの深さが当該第2深さよりも浅い第1深さとなる位置に前記第1改質領域を形成することを特徴とする請求項1乃至4のいずれか1項記載の半導体発光チップの製造方法。前記改質領域形成工程では、前記第2改質領域を形成する際の前記レーザ光の強度よりも、前記第1改質領域を形成する際の当該レーザ光の強度を低くすることを特徴とする請求項1乃至5のいずれか1項記載の半導体発光チップの製造方法。前記改質領域形成工程では、隣接する前記第2改質領域同士の間隔よりも、隣接する前記第1改質領域同士の間隔を狭くすることを特徴とする請求項1乃至6のいずれか1項記載の半導体発光チップの製造方法。前記分割工程では、前記第1改質領域および前記第2改質領域が形成された前記半導体積層基板を、当該第2改質領域を用いて分割した後、当該第1改質領域を用いて分割することを特徴とする請求項1乃至7のいずれか1項記載の半導体発光チップの製造方法。それぞれが四辺を有し且つ四角形状を呈する表面および裏面と、当該表面における各辺と当該裏面における各辺とを1対1で結ぶことにより、当該表面における四辺の周縁および当該裏面における四辺の周縁を取り囲むように形成される4つの側面とを有し、4つの当該側面が、互いに対向する2つの第1の側面と互いに対向する2つの第2の側面とを含むサファイア基板と、III族窒化物半導体を含み、前記サファイア基板の前記表面に積層される半導体層とを備え、前記サファイア基板における前記表面が、サファイア単結晶のC面に沿って形成され、前記サファイア基板における2つの前記第1の側面は、それぞれ、前記裏面との境界からサファイア単結晶のM面に沿って立ち上がる立ち上がり面と、当該立ち上がり面から前記表面との境界に向けて2つの当該第1の側面同士の間隔が狭まるように傾斜する傾斜面とを有するとともに、2つの当該立ち上がり面は、それぞれ、当該裏面と当該立ち上がり面との境界の向きに沿ってサファイア単結晶が改質された第1改質領域を有し、前記サファイア基板における2つの前記第2の側面は、それぞれ、前記裏面と当該第2の側面との境界の向きに沿ってサファイア単結晶が改質された第2改質領域を有することを特徴とする半導体発光チップ。前記第1改質領域が、前記サファイア基板の前記裏面からの深さが第1深さとなる位置に存在し、前記第2改質領域が、前記サファイア基板の前記裏面からの深さが前記第1深さよりも深い第2深さとなる位置に存在することを特徴とする請求項9記載の半導体発光チップ。前記裏面と前記立ち上がり面との境界の向きに沿う方向における前記第1の側面の長さは、当該裏面と前記第2の側面との境界の向きに沿う方向における当該第2の側面の長さよりも長いことを特徴とする請求項9または10記載の半導体発光チップ。前記サファイア基板における2つの前記第2の側面が、サファイア単結晶のA面に沿って形成されることを特徴とする請求項9乃至11のいずれか1項記載の半導体発光チップ。しかしながら、基板としてサファイア単結晶を用いた場合に、素子群形成基板を分割して得られる半導体発光チップにおいて、半導体発光素子に欠けが生じるおそれがあった。本発明は、かかる点に鑑みてなされたものであり、サファイア単結晶を基板とする半導体発光チップの製造において、得られる半導体発光チップにおける半導体発光素子の欠けを抑制することを目的とする。本発明によれば、下記[1]~[12]に係る発明が提供される。[1]表面及び裏面を有するとともに表面がサファイア単結晶のC面で構成されたサファイア基板の表面に、III族窒化物を含む半導体層が積層された半導体積層基板に対し、半導体層が積層された側から、サファイア基板の表面およびサファイア単結晶のM面に沿う第1方向に、複数の割溝を形成する割溝形成工程と、複数の割溝が形成された半導体積層基板に対し、基板の裏面側からレーザ光を照射することで、サファイア基板の内部に、第1方向に向かう複数の第1改質領域およびサファイア基板の表面に沿い且つ第1方向とは異なる第2方向に向かう複数の第2改質領域を形成する改質領域形成工程と、第1改質領域および第2改質領域が形成された半導体積層基板を、第1改質領域および第2改質領域を用いて分割する分割工程とを含む半導体発光チップの製造方法。[2]割溝形成工程では、半導体積層基板に対し、半導体層が積層された側から、第2方向に向かう割溝を形成しないことを特徴とする[1]記載の半導体発光チップの製造方法。[3]割溝形成工程よりも前に、半導体積層基板に対して、半導体層が積層された側から第1方向および第2方向に沿って半導体層の一部を除去することで、半導体層に第1方向に向かう複数の第1の溝部と第2方向に向かう複数の第2の溝部とを形成する溝部形成工程をさらに有し、割溝形成工程では、複数の第1の溝部の内側にそれぞれ割溝を形成し、改質領域形成工程では、複数の第1の溝部のそれぞれに沿ってレーザ光を照射することで、サファイア基板の厚さ方向において第1の溝部と重なるように第1改質領域を形成するとともに、複数の第2の溝部のそれぞれに沿ってレーザ光を照射することで、サファイア基板の厚さ方向において第2の溝部と重なるように第2改質領域を形成することを特徴とする[1]または[2]記載の半導体発光チップの製造方法。[4]改質領域形成工程は、複数の割溝が形成された半導体積層基板に第2改質領域を形成する第2改質領域形成工程と、第2改質領域が形成された半導体積層基板に第1改質領域を形成する第1改質領域形成工程とを上記の順に実施すること特徴とする[1]乃至[3]のいずれか記載の半導体発光チップの製造方法。[5]改質領域形成工程では、サファイア基板の裏面からの深さが第2深さとなる位置に第2改質領域を形成するとともに、サファイア基板の裏面からの深さが第2深さよりも浅い第1深さとなる位置に第1改質領域を形成することを特徴とする[1]乃至[4]のいずれか記載の半導体発光チップの製造方法。[6]改質領域形成工程では、第2改質領域を形成する際のレーザ光の強度よりも、第1改質領域を形成する際のレーザ光の強度を低くすることを特徴とする[1]乃至[5]のいずれか記載の半導体発光チップの製造方法。[7]改質領域形成工程では、隣接する第2改質領域同士の間隔よりも、隣接する第1改質領域同士の間隔を狭くすることを特徴とする[1]乃至[6]のいずれか記載の半導体発光チップの製造方法。[8]分割工程では、第1改質領域および第2改質領域が形成された半導体積層基板を、第2改質領域を用いて分割した後、第1改質領域を用いて分割することを特徴とする[1]乃至[7]のいずれか記載の半導体発光チップの製造方法。[9]それぞれが四辺を有し且つ四角形状を呈する表面および裏面と、表面における各辺と裏面における各辺とを1対1で結ぶことにより、表面における四辺の周縁および裏面における四辺の周縁を取り囲むように形成される4つの側面とを有し、4つの側面が、互いに対向する2つの第1の側面と互いに対向する2つの第2の側面とを含むサファイア基板と、III族窒化物半導体を含み、サファイア基板の表面に積層される半導体層とを備え、サファイア基板における表面が、サファイア単結晶のC面に沿って形成され、サファイア基板における2つの第1の側面は、それぞれ、裏面との境界からサファイア単結晶のM面に沿って立ち上がる立ち上がり面と、立ち上がり面から表面との境界に向けて2つの第1の側面同士の間隔が狭まるように傾斜する傾斜面とを有するとともに、2つの立ち上がり面は、それぞれ、裏面と立ち上がり面との境界の向きに沿ってサファイア単結晶が改質された第1改質領域を有し、サファイア基板における2つの第2の側面は、それぞれ、裏面と第2の側面との境界の向きに沿ってサファイア単結晶が改質された第2改質領域を有することを特徴とする半導体発光チップ。[10]第1改質領域が、サファイア基板の裏面からの深さが第1深さとなる位置に存在し、第2改質領域が、サファイア基板の裏面からの深さが第1深さよりも深い第2深さとなる位置に存在することを特徴とする[9]記載の半導体発光チップ。[11]裏面と立ち上がり面との境界の向きに沿う方向における第1の側面の長さは、裏面と第2の側面との境界の向きに沿う方向における第2の側面の長さよりも長いことを特徴とする[9]または[10]記載の半導体発光チップ。[12]サファイア基板における2つの第2の側面が、サファイア単結晶のA面に沿って形成されることを特徴とする[9]乃至[11]のいずれか記載の半導体発光チップ。本発明によれば、発光チップの製造において、基板としてサファイア単結晶を用い、サファイア単結晶のM面に沿った方向を分割予定ラインとした場合に、半導体発光素子に欠けが生じるのを抑制することができる。以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。図1は、本実施の形態の製造方法を用いて得られた発光チップ10の構成の一例を示す斜視図である。図1に示す発光チップ10は、基板表面11aおよびその裏側となる基板裏面11bとを有する基板11と、基板11の基板表面11aに積層された半導体層15と、半導体層15の上に形成されたp電極16aおよびn電極16bとを有している。そして、これら半導体層15、p電極16aおよびn電極16bによって、半導体発光素子31が構成されている。基板11としては、C面[0001]面を基板表面11aとしたサファイア単結晶を用いている。なお、基板11の面方位は、結晶面に対してオフ角が0°でもよく、オフ角を付与してあってもよい。オフ角を付与する場合は、オフ角として1°以下が適用される。本発明においては、このようなオフ角を付与された場合を含め、単に、基板表面11aはC面であると呼ぶ。また、基板11として用いるサファイア単結晶として、微量の不純物が含まれたものを用いてもよい。さらに、本発明において使用される基板11としては、例えば特開2009-123717号公報に記載の加工基板サファイア単結晶のC面からなる平面と、当該平面と非平行な複数の凸部とからなる上面を基板表面11aとした基板なども好ましく適用することができる。また、基板11上に積層される半導体層15としては、例えば特開2009-123717号公報に記載の層構成を有するIII族窒化物半導体からなる層を用いることができる。半導体層15は、基板11の基板表面11a上に積層されるn型層12と、n型層12上に積層される発光層13と、発光層13上に積層されるp型層14とを有する。なお、基板11とn型層12との間には、例えばIII族窒化物半導体からなるバッファ層図示せずや下地層図示せずを形成することもできる。また、特開2009-123717号公報に記載のように、p型層14上には透明電極層図示せずを形成する。p電極16aはp型層14に形成され、n電極16bはn型層12に形成されている。そして、発光チップ10では、p電極16aから、p型層14、発光層13およびn型層12を介してn電極16bに向かう電流を流すことにより、発光層13から光が出射される。また、本実施の形態の発光チップ10は、図1に示すように、略直方体の形状を備えており、基板表面11aを上方から見たときに、長辺側と短辺側とを有する長方形の形状を備えている。このため、基板11は、基板表面11aおよび基板裏面11bの他に、4つの基板側面を有している。また、基板表面11aおよび基板裏面11bは、それぞれ2つの長辺および2つの短辺を有する長方形の形状を備えている。本実施の形態においては、4つの基板側面のうち、2つの長辺側の基板側面は、基板11として用いられるサファイア単結晶のM面[11-20]面に沿って設けられており、他の短辺側2つの基板側面は、サファイア単結晶のA面[1-100]面に沿って設けられている。ここで、-は、-の後に続く数字の上に付くバーを表す。以下の説明においては、サファイア単結晶のM面に沿った2つの基板側面を、第1の基板側面111と称し、A面に沿った2つの基板側面を、第2の基板側面112と称する。また、発光チップ10における、サファイア単結晶のM面に沿った方向の長さを第1長さc1と称し、A面に沿った方向の長さを第2長さc2と称する。本実施の形態では、第1長さc1と第2長さc2とが、c1>c2の関係を有している。本実施の形態では、基板11に設けられた2つの第1の基板側面111に、それぞれ、第1の基板側面111の長手方向に沿って伸びる1つの筋が存在し、且つ、基板11に設けられた2つの第2の基板側面112に、それぞれ、第2の基板側面112の長手方向に沿って伸びる1つの筋が存在している。これらの筋は、後述するレーザ光の照射により、基板11を構成するサファイア単結晶が改質されることで形成されたものである。なお、以下の説明において、第1の基板側面111に存在する筋を第1改質領域51と称し、第2の基板側面112に存在する筋を第2改質領域52と称する。ここで、基板裏面11bから第1改質領域51に至る基板裏面11bと垂直な方向の距離を第1深さD1とし、基板裏面11bから第2改質領域52に至る基板裏面11bと垂直な方向の距離を第2深さD2とすると、両者はD1<D2の関係を有している。さらに、対向する2つの第1の基板側面111のそれぞれにおいて、第1改質領域51が存在する領域よりも基板表面11aに近い側は、基板表面11aに近づくにつれて2つの第1の基板側面111同士の間隔が狭まるように傾斜している。この傾斜は、後述する割溝形成工程において、レーザアブレーションによって形成された割溝41後述する図5参照の痕跡である。したがって、第1の側面の一例としての第1の基板側面111は、基板裏面11bに近い側に設けられ、第1改質領域51を有する立ち上がり面としての領域と、基板表面111aに近い側に設けられる傾斜面としての領域とを有する。また、本実施の形態のn型層12は、基板表面11a側に設けられた下段12aと、下段12aの上方に位置するとともに、発光チップ10を上方から見たときに下段12aよりも小さい投影面積を有し、その上部に発光層13およびp型層14が積層される上段12bとを有している。ここで、下段12aの上面には、その周縁に沿って上段12bとの間に段差が形成されている。この段差構造は、後述する素子群形成工程においてエッチング等によって形成された溝部32後述する図4参照の痕跡であり、基板11を構成するサファイア単結晶のM面およびA面に沿って存在する。図2は、発光チップ10の製造方法の一例を示すフローチャートである。この例では、まず、サファイア単結晶からなるウエハ状の基板11に半導体層15を形成することで、半導体積層基板20後述する図3参照を得る半導体積層工程を実行するステップ101。次に、ステップ101で得られた半導体積層基板20に対し、複数の半導体発光素子31を形成することで、素子群形成基板30後述する図4参照を得る素子群形成工程を実行するステップ102。続いて、ステップ102で得られた素子群形成基板30に対して、基板11の基板表面11a側に上述した割溝41を形成する割溝形成工程を実行するステップ103。さらに続いて、ステップ103により割溝41を形成した素子群形成基板30に対して、基板11の内部に、上述した第2改質領域52を形成する第2改質領域形成工程を実行するステップ104。続いて、ステップ104により第2改質領域52を形成した素子群形成基板30に対して、基板11の内部に、上述した第1改質領域51を形成する第1改質領域形成工程を実行するステップ105。そして、基板11の基板表面11a側に割溝41を形成し、基板11の内部に第1改質領域51および第2改質領域52を形成した素子群形成基板30に対し、第1改質領域51および第2改質領域52を起点とした分割を行うことで、素子群形成基板30から、個片化した発光チップ10を得る分割工程を実行するステップ106。続いて、上述した各ステップの工程について説明する。図3は、ステップ101の半導体積層工程を実行することによって得られた半導体積層基板20の構成の一例を示す図である。ここで図3aは、半導体積層基板20を、半導体層15が積層された側から見た上面図であり、図3bは、半導体積層基板20を半導体層15が積層されていない側から見た裏面図であり、図3cは、図3aのIIIC-IIIC断面図である。なお、図3aは、図3cをIIIA方向から見たものに対応し、図3bは、図3cをIIIB方向から見たものに対応している。半導体積層基板20は、ウエハ状の基板11と、この基板11の基板表面11aの略全面に積層された半導体層15とを有している。図3aに示すように、半導体層15が積層された側には積層された半導体層15のp型層14が露出している。一方、図3bに示すように、半導体層15が積層されていない側には、基板11の基板裏面11bが露出している。本実施の形態において、基板11としては、C面を主面基板表面11aとしたサファイア単結晶を用いることができる。ウエハ状の基板11の一端には、基板11の結晶方位を示すオリエンテーションフラットOFOrientationFlat11cが設けられている。本実施の形態においては、OF11cはサファイア単結晶のA面[11-20]面に沿って形成されている。基板11上に半導体層15を形成する場合、基板11として300~1000μmの厚みのものを用いることが好ましい。基板11の厚さが300μm未満であると、半導体層15を積層する途中で基板11が反ってしまい、不都合である。また基板11の厚さが1000μmを超える場合は、半導体層15の積層後、研磨により基板11を薄くするのに労力を要する。半導体層15を基板11の基板表面11aに形成するには、まず基板11の基板表面11a上にn型層12を積層し、続いて基板表面11a上に積層したn型層12上に発光層13を積層し、そしてn型層12上に積層した発光層13上にp型層14を積層する。半導体層15を基板11の基板表面11aに積層する方法としては、MOCVD法有機金属化学気相成長法、HVPE法ハイドライド気相成長法、MBE法分子線エピタキシー法、スパッタ法等の方法を使用することができる。特に好ましい積層方法として、膜厚制御性、量産性の観点から、MOCVD法が挙げられる。MOCVD法では、例えばIII族窒化物半導体の場合、キャリアガスとして水素H2または窒素N2、III族原料であるGa源としてトリメチルガリウムTMGまたはトリエチルガリウムTEG、Al源としてトリメチルアルミニウムTMAまたはトリエチルアルミニウムTEA、In源としてトリメチルインジウムTMIまたはトリエチルインジウムTEI、V族原料であるN源としてアンモニアNH3、ヒドラジンN2H4などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシランSiH4またはジシランSi2H6を、Ge原料として有機ゲルマを用い、p型にはMg原料としては例えばビスシクロペンタジエニルマグネシウムCp2MgまたはビスエチルシクロペンタジエニルマグネシウムEtCp2Mgを用いる。続いて、ステップ102の素子群形成工程について説明する。図4は、図3の半導体積層基板20に対して、ステップ102の素子群形成工程を実行することにより得られた素子群形成基板30の構成の一例を示す図である。ここで、図4aは、素子群形成基板30を、複数の半導体発光素子31が形成された面と対向する側から見た上面図であり、図4bは、素子群形成基板30を、基板11の基板裏面11b側から見た裏面図である。また、図4cは、図4aのIVC-IVC断面図である。なお、図4aは、図4cをIVA方向から見たものに対応し、図4bは、図4cをIVB方向から見たものに対応する。図4acに示すように、溝部32は、積層した半導体層15を複数の半導体発光素子31に分割するように、基板11を構成するサファイア単結晶のM面およびA面に沿って形成されている。以下の説明においては、サファイア単結晶のM面に沿って形成される溝部32を第1の溝部321と称し、サファイア単結晶のA面に沿って形成される溝部32を第2の溝部322と称する。ここで、素子群形成基板30には、隣接する第1の溝部321同士の間隔が等しくなるように、複数の第1の溝部321が略平行に形成されている。同様に、素子群形成基板30には、隣接する第2の溝部322同士の間隔が等しくなるように、複数の第2の溝部322が略平行に形成されている。また、本実施の形態においては、隣接する第1の溝部321同士の間隔は、隣接する第2の溝部322同士の間隔よりも狭くなっている。なお、本実施の形態では、基板11を構成するサファイア単結晶のM面に沿い且つ基板表面11aに沿う方向が第1方向に対応し、サファイア単結晶のA面に沿い且つ基板表面11aに沿う方向が第2方向に対応する。ステップ102の素子群形成工程では、まず、ステップ101の半導体積層工程で形成した半導体積層基板20から半導体層15の一部を除去することで、n電極16bを設けるための領域、第1の溝部321および第2の溝部322を形成するために、n型層12の一部を露出させる。半導体積層基板20から半導体層15の一部を除去するには、公知のフォトリソグラフィー技術およびエッチング技術を用いて、半導体層15をエッチングすることにより行う。第1の溝部321および第2の溝部322を形成する手段としては、ウェットエッチングおよびドライエッチングなどのエッチング法を用いることが好ましい。エッチング法は、他の方法と比較して、半導体層15のうちの除去しない部分を傷めにくいからである。エッチング法としては、ドライエッチングであれば、例えば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびECRエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば、硫酸とリン酸との混酸を用いることができる。ただし、エッチングを行う前に、所望のチップ形状となるように、積層された半導体層15の表面に所定のマスクを形成する。なお、第1の溝部321および第2の溝部322を形成する方法としては、前記エッチング法以外にも、ダイシング法やレーザ照射による方法等の周知の手法を何ら制限なく用いることができる。また、本実施の形態では、第1の溝部321おおび第2の溝部322を形成するのと同時に、n電極16bを設けるためにn型層12の一部を露出させたが、これらを別工程で行ってもよい。第1の溝部321の幅n1および第2の溝部322の幅n2は、10μm~30μmの範囲であることが好ましく、15μm~25μmの範囲であることがより好ましい。幅n1、n2が10μmよりも小さい場合は、幅n1、n2を10μm以上とした場合に比べて、ステップ106の分割工程において切断面が半導体発光素子31まで到達する可能性が高まることにより、得られる発光チップ10において半導体発光素子31に欠けが生じやすくなる。一方、幅n1、n2が30μmよりも大きい場合は、幅n1、n2を30μm以下とした場合に比べて、ウエハ1枚あたりから得られるチップの個数が少なくなり、生産性の観点から好ましくない。なお、上記の範囲内であれば、幅n1、n2は同じ幅としてもよいし、異なる幅としてもよい。しかし、幅n1を幅n2よりも小さくするn1<n2ことがより好ましい。第1の溝部321および第2の溝部322の半導体層15における表面p型層14の上面からの深さは、別に制限されずどのような深さでもよい。半導体層15の厚さによって異なるが、半導体層15の表面から第1の溝部321および第2の溝部322の底部までの距離は一般に1~10μm程度である。なお、第1の溝部321および第2の溝部322を形成する領域において、半導体層15を全て除去して基板11の基板表面11aを露出させることもできる。また、第1の溝部321および第2の溝部322の断面形状は、矩形、U字状およびV字状等どのような形状でもよいが、矩形にすることが好ましい。さらに、本発明では、発光チップ10を基板表面11aの上方から見た形状が、基板11を構成するサファイア単結晶のM面に沿った方向を長辺とし、A面に沿った方向を短辺とするc1>c2長方形になるように、第1の溝部321および第2の溝部322を形成した。しかし、これに限定されるものではなく、発光チップ10を基板表面11aの上方から見た形状が、正方形c1=c2やサファイア単結晶のA面に沿った方向を長辺とし、M面に沿った方向を短辺とするc1<c2長方形であってもよい。本発明では、特に基板11を構成するサファイア単結晶のM面に沿った方向を長辺とする長方形や正方形が好ましい。ステップ102の素子群形成工程では、続いて、半導体層15上すなわちp型層14上の所定の位置にp電極16aを形成するとともに、露出されたn型層12上にn電極16bを形成する。p電極16aおよびn電極16bとしては、各種の組成および構造が周知であり、これら周知の組成や構造を何ら制限なく用いることができる。また、p電極16aおよびn電極16bを形成する手段としても、真空蒸着法およびスパッタ法等、周知の方法を何ら制限なく用いることができる。ステップ102の素子群形成工程では、次に、基板11が所定の厚さになるように基板11の基板裏面11bを、研削および研磨する。加工後の基板11の厚みは、60~300μm、好ましくは80~250μm、より好ましくは100~200μmとする。基板11の厚みを上記範囲とすることで、ステップ106の分割工程において素子群形成基板30の分割が容易になり、効率よく素子群形成基板30を分割することができる。続いて、ステップ103の割溝形成工程について説明する。図5は、図4の素子群形成基板30に対して、ステップ103の割溝形成工程を実行することにより得られた、割溝41形成後の素子群形成基板30の構成の一例を示す図である。ここで、図5aは、割溝41形成後の素子群形成基板30を、複数の半導体発光素子31が形成された面と対向する側から見た上面図であり、図5bは、割溝41形成後の素子群形成基板30を、基板11の基板裏面11b側から見た裏面図である。また、図5cは、図5aのVC-VC断面図である。なお、図5aは、図5cをVA方向から見たものに対応し、図5bは、図5cをVB方向から見たものに対応する。図5acに示すように、割溝41は、ステップ102で、基板11を構成するサファイア単結晶のM面に沿って形成された複数の第1の溝部321それぞれの底部に形成されている。したがって、素子群形成基板30には、複数の割溝41が形成されていることになる。なお、本発明においては、割溝41は複数の第1の溝部321の底部に形成し、第2の溝部322の底部には形成する必要がない。また、複数の割溝41は、隣接する割溝41同士の間隔が略等しくなるように、略平行に形成されている。割溝41は、割溝41の先端が基板11の内部に到達し、且つ、基板裏面11bには到達しないように形成される。第1の溝部321の底部から割溝41の先端に至る基板表面11aと垂直な方向の割溝41の深さは、半導体が形成された基板表面から10μm以上であることが好ましく、10μm~30μmの範囲が特に望ましい。10μmよりも浅いと、ステップ106の分割工程において切断面が斜めになり、発光チップ10において半導体発光素子31に欠けが生じて不良となる場合が多い。また、割溝41の幅は、第1の溝部321の幅n1より小さい範囲で設けられる。割溝41の断面形状は、矩形、U字状およびV字状等どのような形状でもよいが、V字状とすることが好ましい。V字状の断面形状を採用した場合には、ステップ106の分割工程において素子群形成基板30を発光チップ10に分割する際に、V字状の割溝41の先端付近からクラックが発生し、基板表面11aに対して略垂直に素子群形成基板30を切断することができるからである。本実施の形態において、割溝41は、レーザ照射を用いた方法で形成する。具体的には、素子群形成基板30に対して、複数の半導体発光素子31が形成された側から、複数の第1の溝部321のそれぞれに沿って順にレーザ光L1を照射し、レーザアブレーションにより複数の割溝41を形成する。割溝41の形成に用いることができるレーザとしては、例えば、CO2レーザ、YAGレーザ、エキシマレーザ等が挙げられる。本実施の形態では、これらのレーザのうち、連続照射型よりもパルス照射型のレーザを用いることが好ましい。レーザの波長は、例えば355nm、266nm等を用いることができ、さらに532nmや1064nmなど、前記波長よりも長い波長でもよく、また短い波長でもよい。レーザの周波数は1~100000Hzが好ましく、30000~70000Hzがさらに好ましい。レーザの出力は、形成する割溝41の幅および深さによって異なるが、所望の割溝41を得るために必要な最小限の出力であることが好ましい。余分なレーザ出力は基板11や半導体層15に熱損傷を与えるからである。レーザ出力は、例えば、通常2W以下が好ましく、1W以下がさらに好ましい。また、レーザ法で割溝41を形成する場合には、レーザ照射に伴って飛散した汚れが、積層された半導体層15の表面に付着し、発光チップ10の電気特性が低下する恐れがある。これを防ぐためには、耐熱性に優れたレジストなどを用いて、半導体層15の表面に保護膜を形成し、割溝41形成後に、保護膜上に付着した汚れとともに保護膜を除去すればよい。なお、割溝41を形成する方法は、上述のレーザ照射を用いた方法に限られず、ダイシング法、エッチング法およびスクライブ法などの周知の手法を用いることができる。しかしながら、割溝41を形成する方法としては、レーザ照射を用いた方法が好ましい。レーザ照射を用いた方法は、割溝41を所望の深さまで形成することができ、また、エッチング法と比較して迅速に割溝41を形成することができるからである。さらに、レーザ照射を用いた方法は、ダイシング法やスクライブ法等と比較して、ブレードやダイヤモンド針の消耗および劣化による加工精度のバラツキが少なく、また、それらの刃先等の交換に発生するコストを低減することができるからである。続いて、ステップ104の第2改質領域形成工程について説明する。図6は、図5の割溝41形成後の素子群形成基板30に対してステップ104の第2改質領域形成工程を実行することにより得られた、第2改質領域52形成後の素子群形成基板30の構成の一例を示す図である。ここで、図6aは、第2改質領域52形成後の素子群形成基板30を、複数の半導体発光素子31が形成された面と対向する側から見た上面図であり、図6bは、第2改質領域52形成後の素子群形成基板30を、基板11の基板裏面11b側から見た裏面図である。また、図6cは、図6aのVIC-VIC断面図である。なお、図6aは、図6cをVIA方向から見たものに対応し、図6bは、図6cをVIB方向から見たものに対応する。図6bcに示すように、第2改質領域52は、第2の溝部322に沿って、基板11の内部に形成されている。また、図6a~cに示すように、第2改質領域52と第2の溝部322とは、基板表面11aと垂直な方向から見た場合に、互いに重なるように形成されている。さらに、図6cに示すように、第2改質領域52は、割溝41の先端と基板裏面11bとの間の距離よりも、第2改質領域52と基板裏面11bとの間の距離第2深さD2が短くなるように形成されている。第2改質領域52は、基板11の基板裏面11b側から、複数の第2の溝部322に沿って順にレーザ光L2を照射することにより、基板11の内部に形成される。具体的に説明すると、第2の溝部322に沿って、パルス発振させたレーザ光L2の照射を行う。このとき、レーザ光L2が、基板裏面11bからの距離が第2深さD2となる位置に集光するように照射を行う。基板11の内部では、レーザ光L2の集光点において、基板11を構成するサファイア単結晶が溶融再固化することで、または、多光子吸収等が起こることで、改質された改質部が形成される。本実施の形態では、1パルス分のレーザ光L2が照射されるごとに、基板11の内部におけるレーザ光L2の照射位置が、第2の溝部322に沿って順次移動していくようになっている。したがって、基板11の内部においては、基板裏面11bから第2深さD2となる位置に、第2の溝部322に沿って、複数の改質部が順次形成されていくことになる。この第2の溝部322に沿って形成された複数の改質部により、第2改質領域52が構成される。第2改質領域52の形成に用いることができるレーザとしては、パルス照射のYAGレーザ等が挙げられる。レーザ光L2の波長としては、例えば、1064nm、532nm、355nm、266nm等を用いることができ、レーザ光L2の周波数は、例えば、15000~300000Hzとする。また、レーザ光L2の強度は、1.5~5.0μJの範囲である。続いて、ステップ105の第1改質領域形成工程について説明する。図7は、図6の第2改質領域52形成後の素子群形成基板30に対してステップ105の第1改質領域形成工程を実行することにより得られた、第1改質領域51形成後の素子群形成基板30の構成の一例を示す図である。ここで、図7aは、第1改質領域51形成後の素子群形成基板30を、複数の半導体発光素子31が形成された面と対向する側から見た上面図であり、図7bは、第1改質領域51形成後の素子群形成基板30を、基板11の基板裏面11b側から見た裏面図である。また、図7cは、図7aのVIIC-VIIC断面図である。なお、図7aは、図7cをVIIA方向から見たものに対応し、図7bは、図7cをVIIB方向から見たものに対応する。図7bcに示すように、第1改質領域51は、第1の溝部321に沿って、基板11の内部に形成されている。また、図7a~cに示すように、第1改質領域51と第1の溝部321とは、基板表面11aと垂直な方向から見た場合に互いに重なるように形成されている。さらに、図7a~cに示すように、第1改質領域51と第1の溝部321に設けられた割溝41とは、基板表面11aと垂直な方向から見た場合に互いに重なるように形成されている。そして、第1改質領域51は、図7cに示すように、割溝41の先端と基板裏面11bとの間の距離よりも、第1改質領域51と基板裏面11bとの間の距離第1深さD1が短くなるように形成されるとともに、第2改質領域52と基板裏面11bとの間の距離第2深さD2よりも、第1深さD1の方が短くなるようにD1<D2形成されている。第1改質領域51は、基板11の基板裏面11b側から、複数の第1の溝部321および割溝41に沿って順にレーザ光L3を照射することにより、基板11の内部に形成される。具体的に説明すると、第1の溝部321および割溝41に沿って、パルス発振させたレーザ光L3の照射を行う。このとき、レーザ光L3が、基板裏面11bからの距離が第1深さD1となる部位に集光するように照射を行う。基板11の内部では、レーザ光L3の集光点において、基板11を構成するサファイア単結晶が、溶融再固化することで、または、多光子吸収等が起こることで、改質された改質部が形成される。本実施の形態では、1パルス分のレーザ光L3が照射されるごとに、基板11の内部におけるレーザ光L3の照射位置が、第1の溝部321および割溝41に沿って順次移動していくようになっている。したがって、基板11の内部においては、基板裏面11bから第1深さD1となる位置に、第1の溝部321および割溝41に沿って、複数の改質部が順次形成されていくことになる。この第1の溝部321および割溝41に沿って形成された複数の改質部により、第1改質領域51が構成される。第1改質領域51の形成に用いることができるレーザとしては、パルス照射のYAGレーザ等が挙げられる。なお、第2改質領域52の形成に用いたレーザと同じものを用いてもよいし、異なるものを用いてもよい。レーザ光L3の波長としては、例えば、1064nm、532nm、355nm、266nm等を用いることができ、レーザ光L3の周波数は、例えば、15000~300000Hzとする。レーザ光L3の強度は、例えば、1.5~5.0μJの範囲とすることができる。なお、第1改質領域51を形成する際のレーザ光L3の強度は、第2改質領域52を形成する際のレーザ光L2の強度よりも低くすることが好ましい。これは次の理由による。サファイア単結晶は、A面よりもM面に沿って割れやすい性質を有している。また、本実施の形態では、基板11を構成するサファイア単結晶のA面に沿って第2改質領域52のみが形成されている一方で、サファイア単結晶のM面に沿って第1改質領域51と割溝41とが形成されている。ここで、レーザ光L3の強度がレーザ光L2よりも低い場合には、第1改質領域51を構成する各改質部が、第2改質領域52を構成する各改質部に比べて、低改質となり得る。ただし、このような構成を採用したとしても、ステップ106の分割工程において、素子群形成基板30のうちサファイア単結晶のM面に沿う方向については、第2改質領域52よりも改質の程度が低い第1改質領域51と、割溝41とを利用して、サファイア単結晶のM面に対する傾斜を抑制しながら分割することができる。また、素子群形成基板30のうちサファイア単結晶のA面に沿う方向については、第1改質領域51よりも改質の程度が高い第2改質領域52を単体で利用して分割をすることができる。また、本実施の形態では、レーザ光L3の強度をレーザ光L2の強度よりも低くする場合に、第2改質領域52を構成する複数の改質部同士の間隔よりも、第1改質領域51を構成する複数の改質部同士の間隔を狭くすることができる。上述したように、レーザ光L3の強度がレーザ光L2よりも低い場合には、第1改質領域51を構成する各改質部が、第2改質領域52を構成する各改質部に比べて、低改質となり得る。ただし、隣接する改質部同士の間隔を、第2改質領域52よりも第1改質領域51において狭めた場合には、第1改質領域51を構成する改質部の密度が、第2改質領域52を構成する改質部の密度よりも高まる。これにより、各改質部の改質度合の相違に起因する強度の違いを、各改質部の密度の違いによって相殺することが可能となり、第1改質領域51および第2改質領域52の両者の強度の差異を少なくすることができる。したがって、ステップ106の分割工程における、素子群形成基板30に対するサファイア単結晶のM面に沿う方向の分割において、第1改質領域51を起点とする亀裂が生じやすくなる。その結果、得られる切断面第1の基板側面111が、サファイア単結晶のM面に対して傾斜するのをさらに抑制することができる。また、本実施の形態では、第2改質領域52を基板11内部の第2深さD2に形成した後、第1改質領域51を第2深さD2よりも基板裏面11bからの距離が短い第1深さD1に形成する。これは次の理由による。第1深さD1と第2深さD2の大小関係を逆転させた場合D1>D2、ステップ105の第1改質領域形成工程において、レーザ光L3は、第2深さD2に形成された第2改質領域52を介して第1深さD1に集光される。すると、レーザ光L3は第2改質領域52による散乱等の影響を受けるため、第1深さD1におけるレーザ光L3の集光効率が低下し、第1改質領域51が形成されにくくなるためである。なお、本実施の形態では、ステップ104の第2改質領域形成工程およびステップ105の第1改質領域形成工程により、改質領域形成工程が構成される。続いて、ステップ106の分割工程について説明する。分割工程では、ステップ105の第1改質領域形成工程終了後、図7の第1改質領域51までが形成された素子群形成基板30を、割溝41、第1改質領域51および第2改質領域52に沿って切断し、複数の発光チップ10に分割する。具体的には、図7に示す素子群形成基板30に対し、割溝41、第1改質領域51および第2改質領域52に沿うようにブレード図示せずを押し当てることにより、第1改質領域51および第2改質領域52を起点として亀裂を生じさせ、素子群形成基板30を複数の発光チップ10に分割する。本実施の形態においては、まず、図7に示す素子群形成基板30に対して、複数の第2改質領域52のそれぞれに沿うように、順にブレードを押し当てる。これにより、第2改質領域52を起点として亀裂を生じさせ、素子群形成基板30を、基板11を構成するサファイア単結晶のA面に沿って、短冊状に切断する。続いて、サファイア単結晶のA面に沿って切断された短冊状の素子群形成基板30に対して、複数の第1改質領域51のそれぞれに沿うように、順にブレードを押し当てる。これにより、第1改質領域51を起点として亀裂を生じさせ、さらにこの亀裂を割溝41へと進展させることで、素子群形成基板30をサファイア単結晶のM面に沿って切断する。そして、以上の各工程を経ることで、図1に示す発光チップ10を得ることができる。以上説明したように、本実施の形態では、素子群形成基板30において、基板11を構成するサファイア単結晶のM面に平行な方向には、第1の溝部321と重なるように割溝41を設け、この割溝41と重なるように第1改質領域51を形成した。これにより、素子群形成基板30を分割する際に、第1改質領域51を起点として生じた亀裂は割溝41に到達することになり、切断面が第1の溝部321からはみ出して半導体発光素子31に及ぶのを抑制することができる。すなわち、発光チップ10の第1の基板側面111が基板表面11aに対して傾斜するのを抑制することが可能になる。また、これにより、半導体発光素子31の欠けが生じるのを抑制することができ、不良となる発光チップ10の発生を抑制することができる。一方、サファイア単結晶のA面に沿った分割に伴う切断面第2の基板側面112は、M面に沿った分割に伴う切断面第1の基板側面111と比較して、基板表面11aに垂直な方向に対する傾斜が生じにくい。このため、素子群形成基板30において、基板11を構成するサファイア単結晶のA面に平行な方向には、第2の溝部322と重なるように第2改質領域52を形成するが、割溝を設ける必要はない。したがって、割溝41はサファイア単結晶のM面に沿って形成すれば足り、割溝をM面およびA面の双方に沿って形成する場合と比較して、製造工程を簡略化することができる。また、レーザ法で割溝を形成する場合には、レーザ照射に伴って飛散した汚れが半導体層15の側面に付着して、発光チップ10の電気特性が劣化する懸念があった。しかし、本実施の形態では、割溝41をサファイア単結晶のM面に沿う方向に形成し、A面に沿う方向には形成しないため、割溝をM面およびA面の双方に沿って形成した場合と比較して、割溝形成時にレーザ照射に伴って飛散した汚れが半導体層15の表面に付着するのを抑制でき、したがって、発光チップ10の電気特性が低下するのを抑制することができる。なお、本実施の形態では、基板11を構成するサファイア単結晶のA面に沿った第2改質領域52を形成した後に、M面に沿った第1改質領域51を形成しているが、第1改質領域51を形成した後に、第2改質領域52を形成してもよい。この場合、第1深さD1が第2深さD2よりも大きくなるD1>D2ように、第1改質領域51および第2改質領域52を形成することが好ましい。また、本実施の形態では、発光チップ10を基板表面11aの上方から見た形状を、基板11を構成するサファイア単結晶のM面に沿った方向を長辺とし、A面に沿った方向を短辺とするc1>c2長方形としていたが、発光チップ10の形状はこれに限られない。図8は、素子群形成基板30の他の構成例を示す図である。発光チップ10を基板表面11aの上方から見た形状は、例えば、図8aに示すように、第1長さc1と第2長さc2とが同じ長さである正方形であってもよい。この場合、隣接する第1の溝部321同士の間隔と隣接する第2の溝部322同士の間隔とが略等しくなるように、第1の溝部321および第2の溝部322を形成すればよい。さらに、発光チップ10を基板表面11aの上方から見た形状は、図8bに示すように、第2長さc2を第1長さc1よりも長くする長方形であってもよい。この場合、隣接する第1の溝部321同士の間隔が、隣接する第2の溝部322同士の間隔よりも広くなるように、第1の溝部321および第2の溝部322を形成すればよい。また、本実施の形態では、第2の溝部322および第2改質領域52を、基板11を構成するサファイア単結晶のA面に平行な方向に沿って設けたが、これに限られず、M面に沿った方向とは異なる方向であればよい。すなわち、図8cに示すように、発光チップ10を基板表面11aから見た形状が平行四辺形であってもよく、また図示はしないが、サファイア単結晶のM面に沿う方向を上底および下底とする台形であってもよい。以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例に限定されるものではない。本発明者は、溝部32および割溝41について加工条件を異ならせた素子群形成基板30の作製を行い、得られた素子群形成基板30を分割して製造した発光チップ10の不良NG発生率について検討を行った。なお、発光チップ10は、特開2009-123717号公報に記載の方法に従って、半導体発光素子31がサファイア基板上に形成された素子群形成基板30を製造した後に、本発明に係る割溝形成工程、改質領域形成工程及び分割工程を実施して製造した。図9は、実施例1~5および比較例1、2における素子群形成基板30の加工条件と、加工後の素子群形成基板30を分割することで得られた発光チップ10の構成と、加工後の素子群形成基板30の分割結果との関係を示した図である。図9には、素子群形成基板30の加工条件として、第1の溝部321の幅n1および第2の溝部322の幅n2と、割溝41の有無および割溝41の深さと、第1改質領域51が形成された第1深さD1および第2改質領域52が形成された第2深さD2とを示している。また、図9には、得られた発光チップ10の構成として、半導体層15の厚さと基板11の厚さとを合わせた発光チップ10の厚さ、発光チップ10における第1長さc1および第2長さc2を示している。さらに、素子群形成基板30の分割結果として、素子群形成基板30の分割により形成した発光チップ10について、不良NGの発生率を示している。なお、不良NGとは、逆方向電圧Vrとして5Vを印加した場合に逆方向電流Irが2μA以上の発光チップ10をいい、10000個の発光チップ10のうち不良NGの発光チップ10が生じた割合を、不良NGの発生率とした。実施例1~5および比較例1、2では、実施の形態の半導体積層工程ステップ101において説明した手順により、半導体積層基板20を作成した。その後、実施の形態の素子群形成工程ステップ102において説明した手順により、第1の溝部321および第2の溝部322を形成し、半導体層15の所定の位置にp電極16aおよびn電極16bを形成し、その後、基板裏面11bを研削および研磨し、素子群形成基板30を得た。ここで、実施例1、実施例4および実施例5では、第1の溝部の幅n1を20μmとするとともに、第2の溝部の幅n2を30μmとした。一方、実施例2および比較例1では、第1の溝部の幅n1と第2の溝部の幅n2とを、ともに20μmとした。さらに、実施例3および比較例2では、第1の溝部の幅n1と第2の溝部の幅n2とを、ともに30μmとした。また、研削および研磨は、素子群形成基板30における半導体層15の厚さと基板11の厚さとを合わせた厚さが150μmとなるように行った。続いて、実施例1~5では、素子群形成基板30に対して、実施の形態の割溝形成工程ステップ103において説明した手順により割溝41を形成した。ここで、割溝41の深さは、図9に記載の条件とした。割溝41を形成した後、実施の形態の第2改質領域形成工程ステップ104および第1改質領域形成工程ステップ105において説明した手順により、第2改質領域52および第1改質領域51を形成した。なお、第1改質領域51の第1深さD1は30μmし、第2改質領域52の第2深さD2は100μmとした。第1改質領域51および第2改質領域52を形成した後、実施の形態の分割工程ステップ106において説明した手順により、素子群形成基板30を複数の発光チップ10に分割した。実施例1、2、3で得られた発光チップ10は、第1長さc1が400μm、第2長さc2が240μmであり、発光チップ10を基板表面11aから見た形状が、基板11を構成するサファイア単結晶のM面に沿った方向を長辺とする長方形であった。また、実施例4で得られた発光チップ10は、第1長さc1が350μm、第2長さc2も350μmであり、発光チップ10を基板表面11aから見た形状が正方形であった。さらに、実施例5で得られた発光チップ10は、第1長さc1が240μm、第2長さc2が400μmであり、発光チップ10を基板表面11aから見た形状が、基板11を構成するサファイア単結晶のA面に沿った方向を長辺とする長方形であった。一方、比較例1、2では、素子群形成基板30に対して、ステップ103の割溝形成工程を実施せず、割溝41を形成しない点を除いて実施例1~5と同様の加工を行い、発光チップ10を得た。比較例1、2で得られた発光チップ10は、第1長さc1が400μm、第2長さc2が240μmであり、発光チップ10を基板表面11aから見た形状が、基板11を構成するサファイア単結晶のM面に沿った方向を長辺とする長方形であった。次に、素子群形成基板30の分割結果について説明する。まず、実施例1~5においては、素子群形成基板30の分割によって得られた発光チップ10の不良NG発生率は、0.5以下であった。一方、比較例1、2においては、発光チップ10の不良NG発生率は、ともに1以上であり、実施例1~5と比較して不良の発光チップ10が生じやすくなることが分かった。以上より、素子群形成基板30に対して第1の溝部321と重なるように割溝41を設けることで、素子群形成基板30を分割する際に切断面がサファイア単結晶のM面に対して傾斜することを抑制でき、不良となる発光チップ10の発生を抑制することが可能になることが分かる。また、第2の溝部322側には割溝を設けなくても、不良となる発光チップ10の発生を抑制するできることが分かる。続いて、実施例2と比較例1とを比較する。実施例2と比較例1とは、第1の溝部321の幅n1および第2の溝部322の幅n2をともに20μmとし、割溝41の有無を異ならせた場合の関係を示している。実施例2では外観不良NG発生率が0.45である一方、比較例1では外観不良NG発生率が9.50であった。したがって、第1の溝部321の幅n1および第2の溝部322の幅n2がともに20μmの場合において、割溝41を設けることにより、外観不良NG発生率が減少し、良好な結果が得られた。同様に、実施例3と比較例2とを比較する。実施例3と比較例2とは、第1の溝部321の幅n1および第2の溝部322の幅n2をともに30μmとし、割溝41の有無を異ならせた場合の関係を示している。実施例3では外観不良NG発生率が0.40である一方、比較例2では外観不良NG発生率が1.20であった。したがって、第1の溝部321の幅n1および第2の溝部322の幅n2がともに30μmの場合において、割溝41を設けることにより、外観不良NG発生率が減少し、良好な結果が得られた。次に、実施例1と比較例2とを比較する。実施例1と比較例2とは、第1の溝部321の幅n1を変化させるとともに、割溝41の有無を異ならせた場合の関係を示している。実施例1の不良NG発生率0.15と比較例2の不良NG発生率1.20とを比較すると、実施例1の不良NG発生率の方が低い。したがって、第1の溝部321に割溝41を設けずに、第1の溝部321の幅n1を広げた場合よりも、第1の溝部321に割溝41を設けるとともに、第1の溝部321の幅n1を狭めた場合のほうが、不良NG発生率が減少することが分かった。続いて、実施例1と実施例2とを比較する。実施例1と実施例2とは、割溝41を設けるとともに、第2の溝部322の幅n2を変化させた場合の関係を示している。実施例1の不良NG発生率0.15と実施例2の不良NG発生率0.45とを比較すると、実施例1の不良NG発生率の方が低い。したがって、第1の溝部321に割溝41を設けた場合に、第2の溝部322の幅n2を第1の溝部321の幅n1よりも広くするn1<n2ことで、不良NG発生率が減少することが分かった。一方、実施例2は、実施例1と比較して、第2の溝部322の幅n2が狭く、このため素子群形成基板30に形成される複数の半導体発光素子31同士の間隔が狭くなっている。すなわち、実施例2では、1枚の素子群形成基板30に形成される半導体発光素子31の個数が実施例1の場合よりも多い。したがって、1枚の素子群形成基板30から得られる発光チップ10のうち不良となってないものの個数について考慮すると、実施例1と実施例2とは、ともに良好な結果が得られたといえる。次に、実施例1と実施例3とを比較する。実施例1と実施例3とは、割溝41を設けるとともに、第1の溝部321の幅n1を変化させた場合の関係を示している。実施例1の不良NG発生率0.15と実施例3の不良NG発生率0.40とを比較すると、実施例1の不良NG発生率の方が低い。したがって、第1の溝部321に割溝41を設けた場合に、第1の溝部321の幅n1を第2の溝部322の幅n2よりも狭くするn1<n2ことで、不良NG発生率が減少することが分かった。さらに続いて、実施例1と実施例4および実施例5とを比較する。実施例1と実施例4および実施例5とは、割溝41を設けるとともに、第1長さc1および第2長さc2を変化させた場合の関係、すなわち、発光チップ10を基板表面11aから見た形状を変化させた場合の関係を示している。実施例1の不良NG発生率0.15と、実施例4の不良NG発生率0.30および実施例5の不良NG発生率0.25とを比較すると、実施例1の不良NG発生率が低い。したがって、第1の溝部321に割溝41を設けた場合に、発光チップ10を基板表面11aから見た形状を、基板11を構成するサファイア単結晶のM面に沿った方向を長辺とする長方形とすることで、不良NG発生率が減少することが分かった。なお、詳細は省略するが、レーザ法で割溝41を第1の溝部321と第2の溝部322の両方向に沿って形成する場合は、割溝41を第1の溝部321に沿って形成する際に加えて、割溝41を第2の溝部322に沿って形成する際にも保護膜形成等の処理を行う必要があり、実施例1~5と比較してコストアップとなった。