トランスの1次巻線に入力電力を印加し、制御回路によって前記トランスの1次巻線に接続されたスイッチング素子をオンオフ動作させることで、前記トランスの2次巻線にパルス電圧を誘起させ、当該パルス電圧を2次側整流平滑回路によって整流平滑した出力電圧を負荷に供給するスイッチング電源装置であって、前記パルス電圧に基づいて無負荷状態を検出する無負荷検出回路と、該無負荷検出回路によって検出された無負荷状態を2次側から1次側にフィードバックして前記制御回路による前記スイッチング素子のオンオフ動作を停止させる第1フィードバック回路と、前記無負荷検出回路によって検出された無負荷状態を2次側から1次側にフィードバックして前記制御回路を起動する起動回路の動作を停止させる第2フィードバック回路とを具備し、前記第2フィードバック回路は、前記2次側整流平滑回路からの出力電圧が予め設定された閾電圧を下回ると、前記起動回路の動作停止を解除させることを特徴とするスイッチング電源装置。前記無負荷検出回路は、前記2次側整流平滑回路の平滑容量よりも小さい容量を持ち、前記パルス電圧を整流平滑する無負荷検出用整流平滑回路を具備し、該無負荷検出用整流平滑回路からの出力電圧に基づいて無負荷状態を検出することを特徴とする請求項1記載のスイッチング電源装置。請求項1又は2記載のスイッチング電源装置と、当該スイッチング電源装置に前記負荷として接続される負荷装置とからなるスイッチング電源システムであって、前記負荷装置は、無負荷状態において、前記2次側整流平滑回路からの出力電圧を前記閾電圧以上に維持させ、前記第2フィードバック回路による前記起動回路の動作停止を維持させる発振停止維持回路を具備することを特徴とするスイッチング電源システム。しかしながら、従来技術では、外部からの信号を受け入れる信号ラインが必要となってしまう。例えば、ACアダプタ場合には、本体装置と接続するDCケーブルを3芯にする必要があり、且つDCプラグも特殊形状を採用することになってしまうため、汎用性が無く、コストが上昇してしまうという問題点があった。本発明の目的は、上記問題点に鑑みて従来技術の上記問題を解決し、外部からの信号を用いることなく、無負荷時ゼロワットを実現することができるスイッチング電源装置を提供することにある。本発明のスイッチング電源装置は、トランスの1次巻線に入力電力を印加し、制御回路によって前記トランスの1次巻線に接続されたスイッチング素子をオンオフ動作させることで、前記トランスの2次巻線にパルス電圧を誘起させ、当該パルス電圧を2次側整流平滑回路によって整流平滑した出力電圧を負荷に供給するスイッチング電源装置であって、前記パルス電圧に基づいて無負荷状態を検出する無負荷検出回路と、該無負荷検出回路によって検出された無負荷状態を2次側から1次側にフィードバックして前記制御回路による前記スイッチング素子のオンオフ動作を停止させる第1フィードバック回路と、前記無負荷検出回路によって検出された無負荷状態を2次側から1次側にフィードバックして前記制御回路を起動する起動回路の動作を停止させる第2フィードバック回路とを具備し、前記第2フィードバック回路は、前記2次側整流平滑回路からの出力電圧が予め設定された閾電圧を下回ると、前記起動回路の動作停止を解除させることを特徴とする。さらに、本発明のスイッチング電源装置においては、前記無負荷検出回路は、前記2次側整流平滑回路の平滑容量よりも小さい容量を持ち、前記パルス電圧を整流平滑する無負荷検出用整流平滑回路を具備し、該無負荷検出用整流平滑回路からの出力電圧に基づいて無負荷状態を検出するようにしても良い。また、本発明のスイッチング電源装置と、当該スイッチング電源装置に前記負荷として接続される負荷装置とからなるスイッチング電源システムは、前記負荷装置に、無負荷状態において、前記2次側整流平滑回路からの出力電圧を前記閾電圧以上に維持させ、前記第2フィードバック回路による前記起動回路の動作停止を維持させる発振停止維持回路を具備させるようにしても良い。本発明によれば、トランスの2次巻線に誘起されたパルス電圧に基づいて無負荷状態を検出するように構成することにより、外部からの信号を用いることなく、無負荷時ゼロワットを実現することができるため、安価な汎用のDCケーブルやDCプラグを採用することができると共に、本体装置との接続ケーブルDCケーブルを抜いた状態でも無負荷時の回路ロスを低減することができるという効果を奏する。第1の実施の形態第1の実施の形態は、フライバック方式のスイッチング電源装置であり、図1を参照すると、整流回路DBと、平滑コンデンサC1、C2、C3と、スイッチング素子Q1と、トランスTと、整流ダイオードD1、D2と、制御回路Z1と、起動回路Z2と、第1フィードバック回路Z3と、無負荷検出回路Z4と、第2フィードバック回路Z5と、抵抗R1とを備えている。ダイオードがブリッジ構成された整流回路DBの交流入力端子ACin1、ACin2には商用交流電源ACが接続され、商用交流電源ACから入力された交流電圧が全波整流されて整流回路DBから出力される。整流回路DBの整流出力正極端子と整流出力負極端子との間には、平滑コンデンサC1が接続されている。これにより、商用交流電源ACを整流回路DBと平滑コンデンサC1とで整流平滑した直流電源が得られる。平滑コンデンサC1の正極端子と負極端子との間には、トランスTの一次巻線P1とスイッチング素子Q1と抵抗R1とが直列に接続されている。スイッチング素子Q1は、パワーMOSFETMetalOxideSemiconductorFieldEffectTransistorからなり、スイッチング素子Q1のドレイン端子はトランスTの一次巻線P1が接続されていると共に、スイッチング素子Q1のソース端子に抵抗R1が接続され、スイッチング素子Q1のゲート端子は、制御回路Z1のゲートドライブ出力G端子に接続されている。制御回路Z1は、スイッチング素子Q1を発振オンオフ動作させるスイッチング制御を行うための回路であり、商用交流電源ACを整流回路DBと平滑コンデンサC1により整流平滑した直流電源は、トランスTの1次巻線P1を介して接続されたスイッチング素子Q1のオンオフ動作により、オフ期間にトランスTの2次巻線Sに出力される。トランスTの2次側巻き線Sの両端子間には、整流ダイオードD1を介して平滑コンデンサC2が接続され、トランスTの2次側巻き線Sに誘起されるパルス電圧は、整流ダイオードD1と平滑コンデンサC2とからなる2次側整流平滑回路により整流平滑され、正極出力端子Voutとグランド出力端子GNDとの間に接続される負荷に直流の出力電圧Voutとして供給される。なお、正極出力端子Voutに接続されているラインが電源ラインとなり、グランド出力端子が接続されたラインがGNDラインとなる。正極出力端子Voutとグランド出力端子GNDとの間に接続された負荷を流れる電流を負荷電流Ioutとする。第1フィードバック回路Z3は、フォトカプラPC1と、エラーアンプEA1と、抵抗R2、R3、R4とで構成されている。電源ラインとGNDラインとの間には、フォトカプラPC1の発光側素子発光ダイオードと、抵抗R2と、エラーアンプEA1とが直列に接続されている。また、電源ラインとGNDラインとの間には、分圧用の抵抗R3、抵抗R4が直列に接続され、抵抗R3と抵抗R4との接続点がエラーアンプEA1の制御端子に接続されている。これにより、正極出力端子Voutとグランド出力端子GNDとの間に出力される出力電圧Voutは、抵抗R3、R4により分圧され、分圧された出力電圧VoutがエラーアンプEA1の制御端子に入力される。分圧された出力電圧Voutは、エラーアンプEA1に内蔵される図示しない基準電圧と比較され、その差分がフィードバック信号として、2次側のフォトカプラPC1の発光側素子発光ダイオードから、1次側のフォトカプラPC1の受光側素子受光トランジスタにフィードバックされる。フォトカプラPC1の受光側素子受光トランジスタは、制御回路Z1のフィードバック信号入力FB端子と平滑コンデンサC1の負極端子との間に接続されており、フィードバック信号は、制御回路Z1のFB端子に入力される。また、スイッチング素子Q1のソース端子と、抵抗R1との接続点が制御回路Z1のMOSFETソース電圧入力S端子に接続されており、スイッチング素子Q1を流れるドレイン電流が抵抗R1によって電圧信号として検出され、検出された電圧信号が制御回路Z1のS端子に入力される。制御回路Z1は、FB端子に入力されるフィードバック信号と、S端子に入力される電圧信号とを重畳し、重畳した信号と図示しない内蔵のしきい値電圧とを比較することで、スイッチング索子Qlのオンオフ動作のパルス制御デューティー比を制御を行う。これにより、1次側から2次側に供給する電力量を制御され、出力電圧Voutが一定になるように制御される。制御回路Z1に対して起動電流を供給する起動回路Z2が制御回路Z1の起動電流入力ST端子に接続されている。起動回路Z2は、MOSFETからなるスイッチ素子Q2と、抵抗R5、R6、R7とで構成され、平滑コンデンサC1の正極端子と制御回路Z1のST端子との間に、抵抗R5とスイッチ素子Q2とが直列に接続されていると共に、平滑コンデンサC1の正極端子とスイッチ素子Q2のゲート端子との間に抵抗R6が、スイッチ素子Q2のゲート端子と制御回路Z1のST端子との間に抵抗R7がそれぞれ接続されている。さらに、トランスTの補助巻線P2の両端子間には、整流ダイオードD2を介して平滑コンデンサC3が接続され、整流ダイオードD2と平滑コンデンサC3との接続点が制御回路Z1の制御回路電源電圧入力Vcc端子に接続されている。これにより、補助巻線P2に発生した電圧は、整流ダイオードD2により整流され、平滑コンデンサC3で平滑されて、制御回路Z1のVcc端子に供給され、制御回路Z1用の制御回路電源として用いられる。トランスTの2次側巻き線Sの両端子間には、無負荷検出回路Z4が接続されている。無負荷検出回路Z4は、無負荷或いは軽負荷状態を検出するための回路であり、整流ダイオードD3、抵抗R8、R9、コンデンサC4からなる無負荷検出用整流平滑回路と、無負荷検出用整流平滑回路からの出力電圧に応じてオンオフするスイッチ素子Q3とで構成されている。トランスTの2次側巻き線Sの両端子間に、整流ダイオードD3と、抵抗R8、R9とが直列に接続されていると共に、抵抗R9と並列にコンデンサC4が接続されている。スイッチ素子Q3としては、トランジスタを用いることができ、抵抗R9及びコンデンサC4と並列にスイッチ素子Q3のベースエミッタ端子が接続されており、抵抗R8と抵抗R9との接続点と、スイッチ素子Q3のベース端子とが、スイッチ素子Q3のエミッタ端子と、トランスTの2次側巻き線Sの負極端子とがそれぞれ接続されている。無負荷検出回路Z4において、トランスTの2次側巻き線Sに誘起されたパルス電圧は、整流ダイオードD1と平滑コンデンサC2による整流平滑とは別に、整流平滑され、スイッチ素子Q3のべース電圧信号となる。ここで、検出を想定している無負荷軽負荷状態では、スイッチ素子Q3のべース電圧信号が低下し、スイッチ素子Q3がオフ状態になるように、無負荷検出回路Z4における無負荷検出用整流平滑回路の積分定数抵抗R8、R9の抵抗値と、コンデンサC4の容量が設定されている。すなわち、無負荷軽負荷状態では、1次側から2次側への電力の供給はほとんど必要とされないため、トランスTの2次側巻き線Sに誘起されるパルス電圧のオンデューティーが狭まる。従って、積分値であるコンデンサC4の端子間電圧V1、すなわちスイッチ素子Q3のべース電圧信号が低下し、スイッチ素子Q3のベースエミッタ間電圧を下回ると、スイッチ素子Q3がオフ状態になる。換言すると、無負荷検出回路Z4は、1次側から2次側に供給される電力量が所定の値を下回ることを検出する供給電力量検出回路であると共に、トランスTの2次側巻き線Sに誘起されるパルス電圧のオンデューティーが所定の値を下回ることを検出するデューティー検出回路である。第2フィードバック回路Z5は、フォトカプラPC2と、コンパレータCMP1と、抵抗R10、R11、R12、R13、R14と、ダイオードD4とで構成されている。フォトカプラPC2の発光側素子発光ダイオードと抵抗R10とが、電源ラインとコンパレータCMP1の出力端子との間に直列に接続されていると共に、ダイオードD4のアノードが第1フィードバック回路Z3の抵抗R2とエラーアンプEA1との接続点に、ダイオードD4のカソードがコンパレータCMP1の出力端子にそれぞれ接続されている。また、電源ラインとGNDラインとの間には、分圧用の抵抗R11と抵抗R12とが直列に接続され、抵抗R11と抵抗R12との接続点がコンパレータCMP1の非反転入力端子に接続されている。さらに、電源ラインとGNDラインとの間には、分圧用の抵抗R13と抵抗R14とが直列に接続されていると共に、抵抗R13と抵抗R14との接続点が、コンパレータCMP1の反転入力端子と、無負荷検出回路Z4のスイッチ素子Q3のコレクタ端子とに接続されている。なお、フォトカプラPC2の受光側素子受光トランジスタは、起動回路Z2のスイッチ素子Q2のゲート端子と平滑コンデンサC1の負極端子との間に接続されている。ここで、無負荷検出回路Z4のスイッチ素子Q3がオフ状態では、コンパレータCMP1の非反転入力端子の電圧V2抵抗R11と抵抗R12との接続点の電圧よりも、コンパレータCMP1の反転入力端子の電圧V3抵抗R13と抵抗R14との接続点の電圧が高くなるように設定されている。従って、無負荷検出回路Z4のスイッチ素子Q3がオフ状態では、コンパレータCMP1の出力端子は、LowレベルGND電圧となる。無負荷検出回路Z4のスイッチ素子Q3がオン状態では、コンパレータCMP1の反転入力端子の電圧V3抵抗R13と抵抗R14との接続点の電圧がほぼGND電位となり、コンパレータCMP1の非反転入力端子の電圧V2抵抗R11と抵抗R12との接続点の電圧よりも低くなる。従って、無負荷検出回路Z4のスイッチ素子Q3がオン状態では、コンパレータCMP1の出力端子は、Highレベル出力電圧Voutとなる。図2は、図1に示す本実施の形態のスイッチング電源装置の各部の信号を示すタイミングチャートであり、aは負荷電流Iout、bは出力電圧Vout、cはスイッチ素子Q3のべース電圧信号であるコンデンサC4の端子間電圧V1、dはコンパレータCMP1の非反転入力端子の電圧V2、eはコンパレータCMP1の反転入力端子の電圧V3をそれぞれ示している。図1に示すように、図示しない負荷が正極出力端子Voutとグランド出力端子GNDとから開放されたり、正極出力端子Voutとグランド出力端子GNDとに接続された本体装置のバッテリへの充電が終了したりすると、軽負荷或いは無負荷状態となり、負荷電流Ioutが0Aになる。時刻t1において、図2aに示すように、負荷電流Ioutが0Aになると、1次側から2次側に電力が供給されなくなり、トランスTの2次側巻き線Sに誘起されるパルス電圧のオンデューティーが狭まり、図2cに示すように、無負荷検出回路Z4において、スイッチ素子Q3のべース電圧信号コンデンサC4の端子間電圧V1が低下する。そして、コンデンサC4の端子間電圧V1が、スイッチ素子Q3のベースエミッタ間電圧を下回ると、スイッチ素子Q3がオフ状態になる。スイッチ素子Q3がオフ状態になると、図2deに示すように、コンパレータCMP1の非反転入力端子の電圧V2よりも、コンパレータCMP1の反転入力端子の電圧V3が高くなり、コンパレータCMP1の出力端子は、LowレベルGND電圧に切り替わる。コンパレータCMP1の出力端子がLowレベルに切り替わると、フォトカプラPC2の発光側素子フォトダイオードが導通し、フォトカプラPC2の受光側素子受光トランジスタがオンされる。また、同じタイミングで、フォトカプラPC1の発光側素子フォトダイオードが導通され、電力の供給を必要としないことを示すフィードバック信号がフォトカプラPC1の受光側素子フォトダイオードにフィードバックされ、制御回路Z1は、発振動作、すなわちスイッチング素子Q1のオンオフ動作を停止させる。制御回路Z1の発振が停止されている発振停止期間中は、1次側から2次側に電力が供給されないため、無負荷検出回路Z4のスイッチ素子Q3がオフ状態に維持される。従って、コンパレータCMP1の出力端子もLowレベル、フォトカプラPC2の受光側素子受光トランジスタもオン状態に維持され、起動回路Z2のスイッチ素子Q2はオフを維持し続ける。これにより、起動回路Z2によって制御回路Z1が起動されることなく、制御回路Z1は発振停止を維持し続ける。制御回路Z1の発振停止期間中は、図2bに示すように、1次側から2次側に電力が供給されないため、出力電圧Voutが徐々に低下していく。そして時刻t2において、出力電圧VoutがコンパレータCMP1の動作電圧Vaを下回ると、コンパレータCMP1の動作が停止されるため、フォトカプラPC2の発光側素子フォトダイオードが導通しなくなり、フォトカプラPC2の受光側素子受光トランジスタがオフされる。これにより、起動回路Z2のスイッチ素子Q2がオンされ、起動回路Z2によって制御回路Z1が起動され、制御回路Z1は再発振し、出力電圧Voutを定常状態に戻そうとする。制御回路Z1の再発振により、1次側から2次側に電力が供給されると、図2bcに示すように、出力電圧Voutが上昇すると共に、スイッチ素子Q3のべース電圧信号コンデンサC4の端子間電圧V1が急上昇する。これにより、スイッチ素子Q3がオンされるが、負荷電流Ioutが0Aである場合に、出力電圧Voutが定常状態に到達すると、上述の動作によって制御回路Z1の発振は再び停止される。以降、正極出力端子Voutとグランド出力端子GNDとの間に負荷が接続され、負荷電流Ioutが流れ始めるまで、上述の動作が繰り返されることになる。図3には、正極出力端子Voutとグランド出力端子GNDとの間に、発振停止維持回路Z6が接続されている例が示されている。発振停止維持回路Z6は、電源ラインとGNDラインとの間の電圧を、コンパレータCMP1の動作電圧Va以上に維持するための回路であり、正極出力端子Voutとグランド出力端子GNDとに接続される負荷の本体装置に内蔵されている。発振停止維持回路Z6は、抵抗R15と、スイッチ素子Q4と、レギュレータRE1とからなり、正極出力端子Voutとグランド出力端子GNDとの間に、抵抗R15と、スイッチ素子Q4と、レギュレータRE1とが直列に接続される。スイッチ素子Q4は、本体装置によって、軽負荷或いは無負荷状態でオンされる構成となっている。例えば、本実施の形態のスイッチング電源装置によって、負荷の本体装置の図示しないバッテリを充電する場合、充電が完了され、軽負荷或いは無負荷状態になると、本体装置によってスイッチ素子Q4がオンされる。これにより、コンパレータCMP1の動作電圧Va以上に設定されているレギュレータRE1の出力電圧Vbに、電源ラインとGNDラインとの間の電圧が維持される。図4は、図3に示す本実施の形態のスイッチング電源装置の各部の信号を示すタイミングチャートであり、aは負荷電流Iout、bは出力電圧Vout、cはスイッチ素子Q3のべース電圧信号であるコンデンサC4の端子間電圧V1、dはコンパレータCMP1の非反転入力端子の電圧V2、eはコンパレータCMP1の反転入力端子の電圧V3、fはスイッチ素子Q4のゲート端子に印加される電圧V4をそれぞれ示している。時刻t1において、図4aに示すように、軽負荷或いは無負荷状態となり、負荷電流Ioutが0Aになると、上述の動作で、制御回路Z1は、発振動作を停止させる。制御回路Z1の発振停止期間中の時刻t3に、図4fに示すように、発振停止維持回路Z6のスイッチ素子Q4のゲート端子に印加される電圧V4が立ち上がり、スイッチ素子Q4がオンされると、図4bに示すように、出力電圧Voutが徐々に低下しても、時刻t4に示すように、出力電圧VoutがレギュレータRE1の出力電圧Vbに維持される。レギュレータRE1の出力電圧Vbは、コンパレータCMP1の動作電圧Va以上に設定されているため、コンパレータCMP1の出力端子はLOWレベルに維持される。従って、スイッチ素子Q4がオンされている間は、制御回路Z1は発振停止を維持し続けることになる。時刻t5において、図4fに示すように、発振停止維持回路Z6のスイッチ素子Q4のゲート端子に印加される電圧V4が立ち下がり、スイッチ素子Q4がオフされると、再び出力電圧Voutが徐々に低下していき、時刻t6において、図4bに示すように、出力電圧VoutがコンパレータCMP1の動作電圧Vaを下回ると、制御回路Z1は再発振を開始する。なお、本実施の形態は、DC/DCコンバーターの制御方式を選ばず、軽負荷時の間欠モードのICでも、周波数低減モードのICであっても、無負荷検出回路Z4における無負荷検出用整流平滑回路の積分定数抵抗R8、R9の抵抗値と、コンデンサC4の容量を最適化することでそれぞれの方式のデューティー変化を検出することは可能である。以上説明したように、第1の実施の形態によれば、トランスTの2次巻線Sに誘起されたパルス電圧に基づいて無負荷状態を検出する無負荷検出回路Z4と、無負荷検出回路Z4によって検出された無負荷状態を2次側から1次側にフィードバックして制御回路Z1によるスイッチング素子Q1のオンオフ動作を停止させる第1フィードバック回路Z3と、無負荷検出回路Z4によって検出された無負荷状態を2次側から1次側にフィードバックして制御回路Z1を起動する起動回路Z2の動作を停止させる第2フィードバック回路Z5とを設け、第2フィードバック回路Z5は、2次側整流平滑回路平滑コンデンサC2、整流ダイオードD1からの出力電圧Voutが予め設定された閾電圧コンパレータCMP1の動作電圧Vaを下回ると、起動回路Z2の動作停止を解除させるように構成されている。また、無負荷検出回路Z4は、平滑コンデンサC2の平滑容量よりも小さい容量を持ち、パルス電圧を整流平滑する無負荷検出用整流平滑回路を有し、無負荷検出用整流平滑回路からの出力電圧に基づいて無負荷状態を検出している。この構成により、外部からの信号を用いることなく、無負荷時ゼロワットを実現することができるため、安価な汎用のDCケーブルやDCプラグを採用することができると共に、本体装置との接続ケーブルDCケーブルを抜いた状態でも無負荷時の回路ロスを低減することができる。さらに、接続ケーブルDCケーブルが本体装置に接続されている場合には、本体装置側から電源ラインに所定の電圧発振停止を維持させる電圧を供給し、出力電圧Voutが予め設定された電圧を下回らないようにすることで、完全に無負荷時ゼロワットを実現することができる。第2の実施の形態第2の実施の形態は、図5を参照すると、コンパレータCMP1に用いた第2フィードバック回路Z5に換えて、スイッチ素子Q5を用いた第2フィードバック回路Z51が採用されている。第2フィードバック回路Z51は、フォトカプラPC2の発光側素子発光ダイオードと、スイッチ素子Q5と、抵抗R10、R16、R17と、ダイオードD4とで構成されている。フォトカプラPC2の発光側素子発光ダイオードと抵抗R10とスイッチ素子Q5とが、電源ラインとGNDラインとの間に直列に接続されている。スイッチ素子Q5としては、例えばN型MOSFETが用いられ、スイッチ素子Q5のゲート端子が、電源ラインとGNDラインとの間に直列に接続されている抵抗R16と抵抗R17との接続点と、無負荷検出回路Z4のスイッチ素子Q3のコレクタ端子とに接続されている。また、ダイオードD4のアノードが第1フィードバック回路Z3の抵抗R2とエラーアンプEA1との接続点に、ダイオードD4のカソードがスイッチ素子Q5のドレイン端子と抵抗R10との接続点に接続されている。ダイオードD4のカソードが接続されているスイッチ素子Q5のドレイン端子と抵抗R10との接続点は、第1の実施の形態における第2フィードバック回路Z5のコンパレータCMP1の出力端子に相当する。すなわち、スイッチ素子Q3がオンされた状態では、第2フィードバック回路Z51のスイッチ素子Q5はオフされ、フォトカプラPC2の発光側素子発光ダイオードが導通することがない。スイッチ素子Q3がオフされると、第2フィードバック回路Z51のスイッチ素子Q5はオンされ、フォトカプラPC2の発光側素子発光ダイオードが導通される。第2の実施の形態では、コンパレータCMP1に用いた第2フィードバック回路Z5に換えて、スイッチ素子Q5を用いた第2フィードバック回路Z51が採用することで、第1の実施の形態の効果に加えて、低コスト化と、省スペース化を実現することができる。以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。