複数の第1の開口と、前記第1の開口よりも密にライン状に並んだ複数の第2の開口とを有するマスクを用いて、下地層上に設けられた層間絶縁層をドライエッチングし、前記第1の開口の下で前記下地層に達する第1のホールと、前記第2の開口の下で前記下地層に達する第2のホールとを同時に形成する工程を備え、前記マスクに形成される前記第1の開口の開口面積及び前記第2の開口の開口面積は実質的に同じであり、前記第1のホールは、他の第1のホールとは接することなく前記下地層に達し、前記ドライエッチングの開始後、前記複数の第2の開口のそれぞれの下に複数のホールが形成され、前記ドライエッチングの進行に伴って、前記複数のホールは少なくとも開口端を含む上部で互いにつながり、前記第1のホールよりも開口面積が広い前記第2のホールが形成されることを特徴とする半導体装置の製造方法。複数の第1の開口と、前記第1の開口よりも密に並んだ複数の第2の開口とを有するマスクを用いて、下地層上に設けられた層間絶縁層をドライエッチングし、前記第1の開口の下で前記下地層に達する第1のホールと、前記第2の開口の下で前記下地層に達する第2のホールとを同時に形成する工程を備え、前記第1のホールは、他の第1のホールとは接することなく前記下地層に達し、前記ドライエッチングの開始後、前記複数の第2の開口のそれぞれの下に複数のホールが形成され、前記ドライエッチングの進行に伴って、前記複数のホールは少なくとも開口端を含む上部で互いにつながり、前記第1のホールよりも開口面積が広い前記第2のホールが形成されることを特徴とする半導体装置の製造方法。前記マスクに形成される前記第1の開口の開口面積及び前記第2の開口の開口面積は実質的に同じであることを特徴とする請求項2記載の半導体装置の製造方法。下地層と、前記下地層上に設けられた層間絶縁層と、前記層間絶縁層に形成され前記下地層に達する第1のホール内に設けられた第1のプラグと、前記層間絶縁層に形成され前記下地層に達する第2のホール内に設けられた第2のプラグと、を備え、前記第2のホールは、前記第1のホールよりも広い開口面積の開口端を含む上部と、それぞれが前記上部に共通してつながり、前記上部から分岐して前記下地層に達する複数のホールを含む下部と、を有することを特徴とする半導体装置。前記下地層は、ストライプ状に形成された複数の半導体層を有し、複数の前記第1のプラグのそれぞれが、1つの前記半導体層に接続され、前記第2のプラグは、複数の前記半導体層に接続されていることを特徴とする請求項4記載の半導体装置。実施形態によれば、ホールの深さのばらつきを防ぐ半導体装置の製造方法及び半導体装置を提供する。実施形態によれば、半導体装置の製造方法は、複数の第1の開口と、前記第1の開口よりも密に並んだ複数の第2の開口とを有するマスクを用いて、下地層上に設けられた層間絶縁層をドライエッチングし、前記第1の開口の下で前記下地層に達する第1のホールと、前記第2の開口の下で前記下地層に達する第2のホールとを同時に形成する工程を備えている。前記第1のホールは、他の第1のホールとは接することなく前記下地層に達する。前記ドライエッチングの開始後、前記複数の第2の開口のそれぞれの下に複数のホールが形成され、前記ドライエッチングの進行に伴って、前記複数のホールは少なくとも開口端を含む上部で互いにつながり、前記第1のホールよりも開口面積が広い前記第2のホールが形成される。以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。図1aは実施形態の半導体装置における第1のコンタクトプラグ31及び第2のコンタクトプラグ51の模式斜視図であり、bは第1のコンタクトプラグ31及び第2のコンタクトプラグ51の模式上面図である。なお、図1a及びbにおいて、第1のコンタクトプラグ31及び第2のコンタクトプラグ51が形成された層間絶縁層の図示は省略している。第1のコンタクトプラグ31及び第2のコンタクトプラグ51は、下地層10と、後述する上層配線とを接続する。下地層10は、複数の半導体層11と複数の絶縁層12とを有する。複数の半導体層11と複数の絶縁層12とは、基板上に、例えばストライプ状の平面パターンで形成されている。第1のコンタクトプラグ31は、第1のコンタクトホール21内に設けられた金属である。第1のコンタクトホール21は複数形成され、それぞれの第1のコンタクトホール21が、1つの半導体層11に達している。すなわち、それぞれの第1のコンタクトプラグ31は、1対1対応で、1つの半導体層11と接続されている。複数の第1のコンタクトプラグ31は、複数の半導体層11が繰り返し並ぶ方向図1bにおいて上下方向に配列されている。となりの第1のコンタクトプラグ31どうしは接していない。すなわち、第1のコンタクトプラグ31の1つ1つは、他の第1のコンタクトプラグ31とは接していない電気的に独立したコンタクトプラグである。第2のコンタクトプラグ51は、第2のコンタクトホール41内に設けられた金属である。図4cは、第2のコンタクトホール41の断面を表す。図4cは、図1bにおけるA-A’断面に対応する。第2のコンタクトホール41は、開口端を含む上部42と、下地層10に達する下部43とを有する。第2のコンタクトホール41の開口端は、複数の半導体層11が繰り返し並ぶ方向図1bにおいて上下方向にひとつながりに延びている。第2のコンタクトホール41の開口面積は、1つの第1のコンタクトホール21の開口面積よりも広い。上部42は、図4cに示すように、複数の半導体層11が繰り返し並ぶ方向にひとつながりに広がっている。図4cに示すように、下部43は複数のホールhを含む。複数のホールhは、それぞれが上部42に共通してつながり、上部42から分岐して下地層10に達する。すなわち、第2のコンタクトホール41の断面は、櫛形に形成されている。ホールhの下端は、半導体層11もしくは絶縁層12に達する。1つの半導体層11には、少なくとも1つのホールhが達している。複数のホールhは、上部42に一体につながっている。そして、第2のコンタクトプラグ51は、上部42及び下部43の内部に設けられている。したがって、第2のコンタクトプラグ51は、複数のホールh内に設けられた部分を通じて、複数の半導体層11と接続されている。なお、1つの半導体層11に対して1つのホールhが達する構造に限らず、1つの半導体層11に対して複数のホールhが達する構造であってもよい。また、絶縁層12に達するホールhも1つに限らず、複数であってもよい。第1のコンタクトプラグ31及び第2のコンタクトプラグ51を有する半導体装置の一例を図2に示す。図2は、下地層10における半導体層11及びその上の層の断面を表す。半導体層11の表面には、図示しない不純物拡散領域を含むアクティブ領域が形成されている。半導体層11の表面上には、トンネル絶縁膜13が設けられている。トンネル絶縁膜13上には、複数の浮遊ゲート14が設けられている。浮遊ゲート14上には、層間絶縁膜15が設けられている。層間絶縁膜15上には、制御ゲート16が設けられている。浮遊ゲート14、層間絶縁膜15および制御ゲート16は、半導体層11が延びる方向図2において横方向に、複数に分断されている。また、浮遊ゲート14は、半導体層11が延びる方向に対して交差する方向にも複数に分断されている。層間絶縁膜15及び制御ゲート16は、半導体層11が延びる方向に対して交差する方向に延びている。浮遊ゲート14は、制御ゲート16と半導体層11との交差部に位置する。すなわち、複数のメモリセルMCが平面視でマトリクス状にレイアウトされている。1つのメモリセルMCは、そのまわりを絶縁体で囲まれた1つの浮遊ゲート14を含む。浮遊ゲート14は、絶縁体で覆われ、電気的にどこにも接続されていない。そのため、電源を切っても、浮遊ゲート14内に蓄積された電子は浮遊ゲート14から漏れ出さず、また新たに入ることもない。すなわち、図2に例示する半導体装置は、電源を供給することなくデータを保持することができる不揮発性半導体記憶装置である。トンネル絶縁膜13上には、メモリセルMCを覆うように、層間絶縁層61が設けられている。複数のメモリセルMCは、半導体層11の表面のアクティブ領域を通じて、半導体層11が延びる方向に直列接続され、セル列を構成する。さらに、セル列の両端には、図示しない選択ゲートトランジスタが接続されている。セル列及び選択ゲートトランジスタは、ビット線71とソース線72との間に直列接続され、メモリストリングを構成する。第1の上層配線としてのビット線71と、第2の上層配線としてのソース線72は、層間絶縁層61を介して、下地層10の上方に設けられている。複数のビット線71が、複数の半導体層11に対応して設けられている。それぞれのビット線71は、半導体層11が延びる方向に延びている。それぞれのビット線71は、1つの第1のコンタクトプラグ31を介して、1つの半導体層11と電気的に接続されている。ソース線72は、複数の半導体層11を横切ってレイアウトされている。第2のコンタクトプラグ51を介して、複数の半導体層11が共通のソース線72に電気的に接続している。第2のコンタクトプラグ51は、異なるセル列をソース線72と接続可能にする。すなわち、複数のメモリストリング間で、第2のコンタクトプラグ51及びソース線72を共有している。ここで、図6aは比較例の半導体装置における第1のコンタクトプラグ31及び第2のコンタクトプラグ112の模式斜視図である。この比較例では、第2のコンタクトホール111及びその内部に設けられた第2のコンタクトプラグ112が実施形態と異なる。第2のコンタクトホール111は、上から下まで矩形状の断面が続く溝形状に形成されている。これに対して、第1のコンタクトホール21は、円形状の開口を有するホールである。第1のコンタクトホール21は、1つの半導体層11に接続されている。一方、第2のコンタクトホール111は、複数の半導体層11にまたがって形成され、複数の半導体層11に接続されている。そのため、第2のコンタクトホール111の開口面積は、第1のコンタクトホール21の開口面積よりも大きい。このような開口形状及び開口面積が異なる複数のコンタクトホール21、111をドライエッチングで同時に形成するにあたっては、相対的に開口面積が狭いコンタクトホール21は、相対的にエッチングレートが低くなりやすく、図6bに示すように、エッチング不足になりやすい。これは、コンタクト抵抗の高抵抗化の原因になり得る。一方、相対的に開口面積が広いコンタクトホール111は、相対的にエッチングレートが高くなりやすく、図6bに示すように、過剰エッチングになりやすい。これは、上層配線例えばソース線との接続対象である半導体層11よりも下の例えば基板が、上層配線と短絡してしまう原因になり得る。次に、実施形態における第1のコンタクトホール21及び第2のコンタクトホール41の形成方法について説明する。基板上に、複数の半導体層11と複数の絶縁層12とをストライプ状に形成した後、その上に層間絶縁層61図4aを形成する。次に、層間絶縁層61上にレジストを塗布し、そのレジストに対して選択的露光及び現像を行う。これにより、図3に示す複数の第1の開口81と複数の第2の開口82とを有するレジストマスク80が、層間絶縁層61上に形成される。それぞれの第1の開口81は、層間絶縁層61の下でストライプ状に形成されたそれぞれの半導体層11の上に位置する。また、1つの半導体層11の上には、層間絶縁層61を介して、少なくとも1つの第2の開口82が位置する。第1の開口81及び第2の開口82は共に、複数の半導体層11を横切る方向にライン状に並んでいる。第2の開口82は、第1の開口81よりも密に並んでいる。第2の開口82間の間隔は、第1の開口81間の間隔よりも狭い。第2の開口82は互いに接しておらず、それぞれが独立した開口として形成されている。第1の開口81及び第2の開口82は、円形状に形成されている。また、第1の開口81の開口面積と、第2の開口82の開口面積とは同じである。ここでの同じは、まったく同じであることに限らず、レジストマスク80の形成時に製造上ばらついただけで実質的には同じ開口面積で形成した場合も含む。あるいは、第1の開口81の開口面積と、第2の開口82の開口面積とは、前述した問題を引き起こすほどのエッチングレート差を生じさせない範囲内で、相違していてもよい。次に、このレジストマスク80をエッチングマスクに用いて、層間絶縁層61をドライエッチングする。図5は、そのドライエッチングに用いる例えば平行平板型のエッチング装置の模式図である。上部電極101と下部電極102とが、処理室100内に対向して設けられている。上部電極101は、接地されている。下部電極102は、コンデンサ103を介して、高周波電源104に接続されている。処理室100内には、図示しないガス供給系を通じて、エッチングガスが導入される。また、処理室100内は、図示しない排気系を通じて、減圧される。すなわち、処理室100内は、所望のガスの減圧雰囲気に制御可能である。前述した下地層10、層間絶縁層61及びレジストマスク80の積層体を含むウェーハは、図示しない保持部を介して下部電極102上に保持される。そして、処理室100内にエッチングガスを導入し、下部電極102に高周波電圧を印加する。これにより、処理室100内でラジカルやイオンを含むプラズマが生起され、それらラジカルやイオンによって、層間絶縁層61がエッチングされる。第1の開口81の下に第1のコンタクトホール21が形成され、第2の開口82の下に第2のコンタクトホール41が形成される。複数の第1のコンタクトホール21及び複数の第2のコンタクトホール41が、同時に形成される。エッチングの開始後、まず層間絶縁層61における第1の開口81に露出している部分、および第2の開口82に露出している部分がエッチングされる。エッチングは、主に層間絶縁層61の深さ方向に進む。また、横方向もしくは幅方向第1の開口81及び第2の開口82の直径方向も少しエッチングされる。したがって、図1bに示す第1のコンタクトホール21の開口端は、図3に示すレジストマスク80における第1の開口81よりも少し広がる。ただし、複数の第1の開口81間の間隔は十分に広いので、第1のコンタクトホール21どうしが互いにつながってしまうことはない。すなわち、それぞれの第1のコンタクトホール21は、それぞれが独立したホールとして、対応する半導体層11に達する。次に、図4a~cを参照して、第2のコンタクトホール41の形成について説明する。図4a~cは、図3におけるA-A’断面に対応するが、レジストマスク80の図示は省略している。エッチングの開始後、まず層間絶縁層61における第2の開口82に露出している部分がエッチングされ、図4aに示すように、層間絶縁層61における第2の開口82側の浅い位置に複数のホールhが形成される。この段階では、複数のホールhはそれぞれが他とつながらずに独立したホールとして形成される。その後、エッチングの進行に伴って、図4bに示すように、各ホールhの深さが深くなっていく。エッチングは、主に深さ方向に進みつつ、横方向幅方向にも少し進む。したがって、相対的に被エッチング時間が長くなるホールhの上部ほどホール径が拡がっていく。そして、図3に示すレジストマスク80における第2の開口82が互いに接近して配列されていることから、さらにエッチングが進行すると、図4cに示すように、複数のホールhは開口端を含む上部42で互いにつながる。図1bに示すように、第2のコンタクトホール41の開口端は、エッチング初期段階で複数の第2の開口82の下にそれぞれ形成された複数のホールhが数珠繋ぎ状につながった形状を有する。そして、最終的には、各ホールhの下端が下地層10に達する。したがって、複数の第2の開口82が配列された方向につながった上部42と、その上部42から分岐して下地層10に達する複数のホールhを含む下部43とを有する断面形状が櫛形の第2のコンタクトホール41が形成される。レジストマスク80上では、複数の第2の開口82はつながっておらず、それぞれが第1の開口81と同じもしくは近い大きさの独立した開口として形成されている。したがって、第1の開口81の下および第2の開口82の下に対して同時にエッチングを行うにあたって、第1の開口81と第2の開口82との開口面積差に起因するエッチングレートの差を抑制できる。この結果、エッチング不足によるコンタクト抵抗の高抵抗化や、過剰エッチングによる接続対象ではない層間の短絡を防ぐことができる。さらに、少なくともエッチング初期に第2の開口82の下に形成される複数のホールhが、エッチングの進行にともなって互いにつながるように、エッチングを制御している。これにより、第2のコンタクトホール41は、少なくとも開口端を含む上部42が複数の半導体層11を横切る方向にひとつながりに形成され、第2のコンタクトホール41を複数の半導体層11に対して一括して接続させることができる。例えば、層間絶縁層61はシリコン酸化物を主に含む。この層間絶縁層61に対して、例えば、フルオロカーボン系CF4、C4F8、C4F6、CHF3などのガス、アルゴンArガス、および酸素O2ガスを用いてエッチングする。フルオロカーボン系ガスにおいて、フッ素Fの比率が高いとホールhの孔径は拡がりやすく、逆に炭素Cの比率が高いと高いとホールhの孔径は拡がりにくい。また、エッチング時、図5に示す下部電極102に、2MHzや3.2MHzの比較的低周波の電圧を印加することで、第2の開口82の下に形成されるホールhのホール径を拡大させやすく、それらホールhが互いにつながった上部42を形成しやすい。また、深さ方向のエッチングレートに対して横方向のエッチングレートが、100分の1~30分の1の範囲になるように制御することで、第1のコンタクトホール21どうしはつながることなく、第2のコンタクトホール41におけるホールhどうしはつながるようにすることが可能である。なお、エッチング条件によっては、図4cにおける下部43の複数のホールhも互いにつながり、上から下まで溝形状につながった第2のコンタクトホール41になる場合もある。この場合でも、レジストマスク80に形成された第2の開口82は互いにつながっていないので、第1の開口81と第2の開口82との開口面積差によるエッチングレートの大きな差を抑制することができる。第1のコンタクトホール21及び第2のコンタクトホール41を形成した後、それらホール内に金属を埋め込む。これにより、第1のコンタクトプラグ31及び第2のコンタクトプラグ51が得られる。第1のコンタクトプラグ31は、他の第1のコンタクトプラグ31と接することなく、それぞれが独立して、1つの半導体層11と、1つの上層配線例えば図2に示すビット線71とを接続する。第2のコンタクトプラグ51は、図4cに示す第2のコンタクトホール41の断面形状と同じ、櫛形の断面形状に形成され、複数の半導体層11を共通の上層配線例えば図2に示すソース線72に接続させる。第2のコンタクトホール41の開口は、第1のコンタクトホール21の開口を複数つなげた溝形状に形成され、第2のコンタクトホール41の開口面積は、第1のコンタクトホール21の開口面積よりも大きい。以上説明した実施形態によれば、そのような開口面積に大きな差がある2種類のコンタクトホール21、41を、エッチングレートに大きな差を生じさせることなく同時に形成することができる。すなわち、エッチング対象を露出させる開口間で開口面積が同じもしくは開口面積差が小さいエッチングマスクを使い、且つエッチングの進行に伴って第2のコンタクトホール41の少なくとも上部のホール径が拡大する条件に設定する。これにより、最終的には例えば溝形状の開口が形成される第2のコンタクトホール41の過剰エッチングを抑えつつ、第2のコンタクトホール41の開口よりも小さい例えば円形状の開口を有する第1のコンタクトホール21のエッチング不足を抑えて、それら2種類のコンタクトホール21、41を同時に形成することができる。下地層10の構成および半導体層11のレイアウトは、前述した実施形態に示すものに限らない。また、第1のコンタクトプラグ31及び第2のコンタクトプラグ51の平面レイアウトも図1bに示すものに限らない。また、第1のコンタクトプラグ31及び第2のコンタクトプラグ51の接続対象も、実施形態で示した下地層、ビット線、ソース線に限らない。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。