第1絶縁基板と、前記第1絶縁基板の内側に位置するとともに第1方向に沿って延出した第1信号配線、第1方向に交差する第2方向に沿って延出した第2信号配線、及び、第2方向に沿って延出した第1主電極を有する第1電極と、を備えた第1基板と、第2絶縁基板と、前記第2絶縁基板の前記第1基板と対向する内面に形成されるとともにそのエッジが前記第2信号配線の直上に位置するカラーフィルタと、前記カラーフィルタの前記第1基板と対向する側に不透明な配線材料を用いて形成され前記第1電極を挟んだ両側で第2方向に沿って延出した第2主電極を有する第2電極と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。前記第2電極は前記カラーフィルタの内面に位置し、前記第2主電極は前記エッジに重なることを特徴とする請求項1に記載の液晶表示装置。前記第2基板は、さらに、前記カラーフィルタと前記第2電極との間に位置するオーバーコート層を備え、前記第2電極は前記オーバーコート層の内面に位置し、前記第2主電極は前記エッジの直下に位置することを特徴とする請求項1に記載の液晶表示装置。前記第2電極は、前記第2信号配線の直上に位置することを特徴とする請求項1乃至3のいずれか1項に記載の液晶表示装置。前記第2電極は、黒色の導電材料によって形成されたことを特徴とする請求項1乃至4のいずれか1項に記載の液晶表示装置。前記第2電極は、アルミニウムAl、チタンTi、銀Ag、モリブデンMo、タングステンW、銅Cu、クロムCrのうちの少なくとも1つの金属材料またはいずれかを含む合金を用いて形成されたことを特徴とする請求項1乃至5のいずれか1項に記載の液晶表示装置。さらに、前記第1基板の外面に配置され第1吸収軸を有する第1偏光板と、前記第2基板の外面に配置され前記第1吸収軸とクロスニコルの位置関係にある第2吸収軸を有する第2偏光板と、を備え、前記第1吸収軸は、第1方向と略平行である、または、第2方向と略平行であることを特徴とする請求項1乃至6のいずれか1項に記載の液晶表示装置。本実施形態の目的は、製造コストの削減が可能であるとともに、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。本実施形態によれば、第1絶縁基板と、前記第1絶縁基板の内側に位置するとともに第1方向に沿って延出した第1信号配線、第1方向に交差する第2方向に沿って延出した第2信号配線、及び、第2方向に沿って延出した第1主電極を有する第1電極と、を備えた第1基板と、第2絶縁基板と、前記第2絶縁基板の前記第1基板と対向する内面に形成されるとともにそのエッジが前記第2信号配線の直上に位置するカラーフィルタと、前記カラーフィルタの前記第1基板と対向する側に不透明な配線材料を用いて形成され前記第1電極を挟んだ両側で第2方向に沿って延出した第2主電極を有する第2電極と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている但し、m及びnは正の整数である。液晶表示パネルLPNは、アクティブエリアACTにおいて、n本のゲート配線GG1~Gn、n本の補助容量線CC1~Cn、m本のソース配線SS1~Smなどを備えている。ゲート配線G及び補助容量線Cは、例えば、第1方向Xに沿って延出した信号配線に相当する。これらのゲート配線G及び補助容量線Cは、第1方向Xに交差する第2方向Yに沿って間隔をおいて隣接している。ここでは、第1方向Xと第2方向Yとは互いに略直交している。ソース配線Sは、ゲート配線G及び補助容量線Cと交差している。ソース配線Sは、第2方向Yに沿って延出した信号配線に相当する。なお、ゲート配線G、補助容量線C、及び、ソース配線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。各画素PXは、スイッチング素子SW、画素電極PE、共通電極CEなどを備えている。保持容量Csは、例えば補助容量線Cと画素電極PEとの間に形成される。補助容量線Cは、補助容量電圧が印加される電圧印加部VCSと電気的に接続されている。なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で共通電極CEの少なくとも一部が対向基板CTに形成された構成であり、これらの画素電極PEと共通電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと共通電極CEとの間に形成される電界は、第1方向Xと第2方向Yとで規定されるX-Y平面あるいは基板主面に対してわずかに傾いた斜め電界あるいは、基板主面にほぼ平行な横電界である。スイッチング素子SWは、例えば、nチャネル薄膜トランジスタTFTによって構成されている。このスイッチング素子SWは、ゲート配線G及びソース配線Sと電気的に接続されている。このようなスイッチング素子SWは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子SWの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。画素電極PEは、各画素PXに配置され、スイッチング素子SWに電気的に接続されている。共通電極CEは、液晶層LQを介して複数の画素PXの画素電極PEに対して共通に配置されている。本実施形態では、共通電極CEは、配線材料、不透明な導電材料、あるいは、遮光性あるいは反射性を有する導電材料によって形成されている。一例として、共通電極CEは、アルミニウムAl、チタンTi、銀Ag、モリブデンMo、タングステンW、銅Cu、クロムCrのうちの少なくとも1つの金属材料またはいずれかを含む合金を用いて形成されている。画素電極PEは、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどの光透過性を有する導電材料によって形成されていても良いし、上記の配線材料によって形成されていても良い。上記の配線材料を用いて形成された共通電極CEの透過率は、ITOなどの透明導電材料によって形成された電極よりも低く、例えば、1以下である。また、上記の配線材料を用いて形成された共通電極CEのシート抵抗は、透明導電材料によって形成された電極よりも低い。一例として、100nmの膜厚のITO電極のシート抵抗が約25Ω/□であるのに対して、100nmの膜厚のモリブデンタングステンMoW電極のシート抵抗は約2Ω/□であり、100nmの膜厚のアルミニウムチタンアルミニウムAl/Ti/Alの積層電極のシート抵抗は約0.5Ω/□である。アレイ基板ARは、共通電極CEに電圧を印加するための給電部VSを備えている。この給電部VSは、例えば、アクティブエリアACTの外側に形成されている。共通電極CEは、アクティブエリアACTの外側に引き出され、図示しない導電部材を介して、給電部VSと電気的に接続されている。図2は、図1に示した液晶表示パネルLPNを対向基板側から見たときの一画素PXの構造例を概略的に示す平面図である。ここでは、X-Y平面における平面図を示している。アレイ基板ARは、ゲート配線G1、ゲート配線G2、補助容量線C1、ソース配線S1、ソース配線S2、スイッチング素子SW、画素電極PE、第1配向膜AL1などを備えている。対向基板CTは、共通電極CE、第2配向膜AL2などを備えている。図示した例では、画素PXは、破線で示したように、第1方向Xに沿った長さが第2方向Yに沿った長さよりも短い縦長の長方形状である。ゲート配線G1及びゲート配線G2は、第2方向Yに沿って第1ピッチで配置され、それぞれ第1方向Xに沿って延出している。補助容量線C1は、ゲート配線G1とゲート配線G2との間に位置し、第1方向Xに沿って延出している。ソース配線S1及びソース配線S2は、第1方向Xに沿って第2ピッチで配置され、それぞれ第2方向Yに沿って延出している。図示した画素PXにおいて、ソース配線S1は左側端部に配置され、ソース配線S2は右側端部に配置されている。厳密には、ソース配線S1は当該画素PXとその左側に隣接する画素との境界に跨って配置され、ソース配線S2は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。また、図示した画素PXにおいて、ゲート配線G1は上側端部に配置され、ゲート配線G2は下側端部に配置されている。厳密には、ゲート配線G1は当該画素PXとその上側に隣接する画素との境界に跨って配置され、ゲート配線G2は当該画素PXとその下側に隣接する画素との境界に跨って配置されている。スイッチング素子SWは、図示した例では、ゲート配線G1及びソース配線S1に電気的に接続されている。画素電極PEは、スイッチング素子SWと接続されている。この画素電極PEは、隣接するソース配線S1とソース配線S2との間に配置されている。また、この画素電極PEは、ゲート配線G1とゲート配線G2との間に位置している。画素電極PEは、互いに電気的に接続された主画素電極PA及び副画素電極PBを備えている。主画素電極PAは、第2方向Yに沿って直線的に延出している。このような主画素電極PAは、第1方向Xに沿って略同一の幅を有する帯状に形成されている。副画素電極PBは、第1方向Xに沿って直線的に延出している。この副画素電極PBは、補助容量線C1と重なる領域に位置している。また、副画素電極PBは、第2方向Yに沿って略同一の幅を有する帯状に形成されている。図示した例のように、画素電極PEが1本の主画素電極PAを有する構成では、例えば、主画素電極PAはソース配線S1とソース配線S2との略中間の位置しており、ソース配線S1と主画素電極PAとの第1方向Xに沿った間隔は、ソース配線S2と主画素電極PAとの第1方向Xに沿った間隔と略同等である。このようなアレイ基板ARにおいては、画素電極PEは、第1配向膜AL1によって覆われている。この第1配向膜AL1には、液晶層LQの液晶分子を初期配向させるために、第1配向処理方向PD1に沿って配向処理例えば、ラビング処理や光配向処理がなされている。第1配向膜AL1が液晶分子を初期配向させる第1配向処理方向PD1は、第2方向Yと略平行である。共通電極CEは、主共通電極CAL及び主共通電極CARを備えている。これらの主共通電極CAL及び主共通電極CARは、X-Y平面内において、主画素電極PAを挟んだ両側で主画素電極PAの延出方向と略平行な第2方向Yに沿って直線的に延出している。主共通電極CALはソース配線S1と対向し、主共通電極CARはソース配線S2と対向している。このような主共通電極CAL及び主共通電極CARは、第1方向Xに沿って略同一の幅を有する帯状に形成されている。これらの主共通電極CAL及び主共通電極CARは、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。図示した画素PXにおいては、主共通電極CALは左側端部に配置され、主共通電極CARは右側端部に配置されている。厳密には、主共通電極CALは当該画素PXとその左側に隣接する画素との境界に跨って配置され、主共通電極CARは当該画素PXとその右側に隣接する画素との境界に跨って配置されている。画素電極PEと共通電極CEとの位置関係に着目すると、X-Y平面内において、両者が互いに重なることなく、両者の間に光が透過可能な透過領域を形成している。すなわち、主画素電極PAと主共通電極CAL及び主共通電極CARとのそれぞれの延出方向第2方向Yは互いに平行であり、主画素電極PAと主共通電極CALとの間、及び、主画素電極PAと主共通電極CARとの間にそれぞれ透過領域が形成される。X-Y平面内において、主共通電極CALと主画素電極PAとの第1方向Xに沿った電極間距離は、主共通電極CARと主画素電極PAとの第1方向Xに沿った電極間距離と略同一である。このような対向基板CTにおいては、共通電極CEは、第2配向膜AL2によって覆われている。この第2配向膜AL2には、液晶層LQの液晶分子を初期配向させるために、第2配向処理方向PD2に沿って配向処理例えば、ラビング処理や光配向処理がなされている。第2配向膜AL2が液晶分子を初期配向させる第2配向処理方向PD2は、第1配向処理方向PD1とは互いに平行であって、互いに同じ向きあるいは逆向きである。図示した例では、第2配向処理方向PD2は、第2方向Yと略平行であり、X-Y平面内において、第1配向処理方向PD1とは互いに平行であって、互いに同じ向きである。図3は、図2に示した液晶表示パネルLPNをA-A線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。液晶表示パネルLPNを構成するアレイ基板ARの背面側には、バックライト4が配置されている。バックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオードLEDを利用したものや冷陰極管CCFLを利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。アレイ基板ARは、光透過性を有する第1絶縁基板10を用いて形成されている。このアレイ基板ARは、第1絶縁基板10の内側、つまり対向基板CTと対向する側においてソース配線S1、ソース配線S2、主画素電極PAを含む画素電極PE、第1絶縁膜11、第2絶縁膜12、第1配向膜AL1などを備えており、図示しないゲート配線や補助容量線、スイッチング素子なども備えている。ソース配線S1及びソース配線S2は、第1絶縁膜11の上に形成され、第2絶縁膜12によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第1絶縁基板10と第1絶縁膜11の間に配置されている。主画素電極PAを含む画素電極PEは、第2絶縁膜12の上に形成されている。主画素電極PAは、ソース配線S1及びソース配線S2のそれぞれの直上の位置よりもそれらの内側に位置している。第1配向膜AL1は、アレイ基板ARの対向基板CTと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第1配向膜AL1は、主画素電極PAを含む画素電極PEや、第2絶縁膜12などを覆っている。このような第1配向膜AL1は、水平配向性を示す材料によって形成されている。なお、アレイ基板ARは、さらに、共通電極CEの一部を備えていても良い。対向基板CTは、光透過性を有する第2絶縁基板20を用いて形成されている。この対向基板CTは、第2絶縁基板20の内側、つまり、アレイ基板ARと対向する側において、カラーフィルタCF1~CF3、主共通電極CAL及び主共通電極CARを含む共通電極CE、第2配向膜AL2などを備えている。カラーフィルタCF1~CF3は、第2絶縁基板20のアレイ基板ARに対向する内面20Aに形成されている。これらのカラーフィルタCF1~CF3の各々は、第2方向Yに沿って延在し、第1方向Xに隣接する各画素PXに対応して配置されている。第1方向Xに隣接する画素PXにそれぞれ配置されたカラーフィルタCF1~CF3は、互いに色が異なる。例えば、カラーフィルタCF1は赤色に着色された樹脂材料からなる赤色カラーフィルタであり、赤色画素に対応して配置されている。カラーフィルタCF2は緑色に着色された樹脂材料からなる緑色カラーフィルタであり、緑色画素に対応して配置されている。カラーフィルタCF3は青色に着色された樹脂材料からなる青色カラーフィルタであり、青色画素に対応して配置されている。これらのカラーフィルタ同士の境界は、ソース配線Sの直上に位置している。つまり、図示した例では、カラーフィルタCF1のエッジ及びカラーフィルタCF2のエッジはソース配線S1の直上に位置し、カラーフィルタCF2のエッジ及びカラーフィルタCF3のエッジはソース配線S2の直上に位置している。共通電極CEの主共通電極CAL及び主共通電極CARは、カラーフィルタCF1~CF3の内面、つまりアレイ基板ARと対向する側に形成されている。主共通電極CALは、ソース配線S1の直上に位置し、カラーフィルタCF1のエッジ及びカラーフィルタCF2のエッジに重なっているあるいは、主共通電極CALは、カラーフィルタCF1とカラーフィルタCF2との境界の段差を覆っている。主共通電極CARは、ソース配線S2の直上に位置し、カラーフィルタCF2のエッジ及びカラーフィルタCF3のエッジに重なっているあるいは、主共通電極CARは、カラーフィルタCF2とカラーフィルタCF3との境界の段差を覆っている。これらの主共通電極CAL及び主共通電極CARと主画素電極PAとの間の領域は、光が透過可能な透過領域に相当する。第2配向膜AL2は、対向基板CTのアレイ基板ARと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第2配向膜AL2は、主共通電極CAL及び主共通電極CARを含む共通電極CEや、カラーフィルタCF1~CF3などを覆っている。このような第2配向膜AL2は、水平配向性を示す材料によって形成されている。上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のセルギャップ、例えば2~7μmのセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で、アクティブエリアACTの外側のシール材によって貼り合わせられている。液晶層LQは、アレイ基板ARと対向基板CTとの間に形成されたセルギャップに保持され、第1配向膜AL1と第2配向膜AL2との間に配置されている。このような液晶層LQは、例えば、誘電率異方性が正ポジ型の液晶材料によって構成されている。尚、主画素電極PAと主共通電極CALとの第1方向Xに沿った間隔、及び、主画素電極PAと主共通電極CARとの第1方向Xに沿った間隔は、液晶層LQの厚さよりも大きく、液晶層LQの厚さの2倍以上の大きさを持つ。アレイ基板ARの外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面10Bには、第1光学素子OD1が接着剤などにより貼付されている。この第1光学素子OD1は、液晶表示パネルLPNのバックライト4と対向する側に位置しており、バックライト4から液晶表示パネルLPNに入射する入射光の偏光状態を制御する。この第1光学素子OD1は、第1吸収軸AX1を有する第1偏光板PL1を含んでいる。なお、第1偏光板PL1と第1絶縁基板10との間に位相差板などの他の光学素子が配置されても良い。対向基板CTの外面、つまり、対向基板CTを構成する第2絶縁基板20の外面20Bには、第2光学素子OD2が接着剤などにより貼付されている。この第2光学素子OD2は、液晶表示パネルLPNの表示面側に位置しており、液晶表示パネルLPNから出射した出射光の偏光状態を制御する。この第2光学素子OD2は、第2吸収軸AX2を有する第2偏光板PL2を含んでいる。なお、第2偏光板PL2と第2絶縁基板20との間に位相差板などの他の光学素子が配置されていても良い。第1偏光板PL1の第1吸収軸AX1と、第2偏光板PL2の第2吸収軸AX2とは、略直交する位置関係クロスニコルにある。このとき、一方の偏光板は、例えば、その吸収軸が主画素電極PAや主共通電極CAなどの延出方向本実施形態では第2方向Yと略平行または略直交するように配置されている。あるいは、一方の偏光板は、例えば、その吸収軸が液晶分子の初期配向方向本実施形態では第2方向Yつまり第1配向処理方向PD1あるいは第2配向処理方向PD2と平行または直交するように配置されている。図2において、aで示した例では、第2偏光板PL2は、その第2吸収軸AX2が第2方向Yと平行となるように配置され、また、第1偏光板PL1は、その第1吸収軸AX1が第1方向Xと平行となるように配置されている。また、図2において、bで示した例では、第1偏光板PL1は、その第1吸収軸AX1が第2方向Yと平行となるように配置され、また、第2偏光板PL2は、その第2吸収軸AX2が第1方向Xと平行となるように配置されている。次に、上記構成の液晶表示パネルLPNの動作について図2及び図3を参照しながら説明する。すなわち、液晶層LQに電圧が印加されていない状態、つまり、画素電極PEと共通電極CEとの間に電界が形成されていない状態OFF時では、液晶層LQの液晶分子LMは、その長軸が第1配向膜AL1の第1配向処理方向PD1及び第2配向膜AL2の第2配向処理方向PD2を向くように配向している。このようなOFF時が初期配向状態に相当し、OFF時の液晶分子LMの配向方向が初期配向方向に相当する。なお、厳密には、液晶分子LMは、X-Y平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子LMの初期配向方向とは、OFF時の液晶分子LMの長軸をX-Y平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子LMは、X-Y平面に平行に配向しているものとし、X-Y平面と平行な面内で回転するものとして説明する。ここでは、第1配向処理方向PD1及び第2配向処理方向PD2は、ともに第2方向Yと略平行な方向である。OFF時においては、液晶分子LMは、図2に破線で示したように、その長軸が第2方向Yと略平行な方向に初期配向する。図示した例のように、第1配向処理方向PD1及び第2配向処理方向PD2が平行且つ同じ向きである場合、液晶層LQの断面において、液晶分子LMは、液晶層LQの中間部付近で略水平プレチルト角が略ゼロに配向し、ここを境界として第1配向膜AL1の近傍及び第2配向膜AL2の近傍において対称となるようなプレチルト角を持って配向するスプレイ配向。このように液晶分子LMがスプレイ配向している状態では、基板の法線方向から傾いた方向においても第1配向膜AL1の近傍の液晶分子LMと第2配向膜AL2の近傍の液晶分子LMとにより光学的に補償される。したがって、第1配向処理方向PD1及び第2配向処理方向PD2が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。なお、第1配向処理方向PD1及び第2配向処理方向PD2が互いに平行且つ逆向きである場合、液晶層LQの断面において、液晶分子LMは、第1配向膜AL1の近傍、第2配向膜AL2の近傍、及び、液晶層LQの中間部において略均一なプレチルト角を持って配向するホモジニアス配向。バックライト4からのバックライト光の一部は、第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光は、第1偏光板PL1の第1吸収軸AX1と直交する直線偏光である。このような直線偏光の偏光状態は、OFF時の液晶表示パネルLPNを通過した際にほとんど変化しない。このため、液晶表示パネルLPNを透過した直線偏光は、第1偏光板PL1に対してクロスニコルの位置関係にある第2偏光板PL2によって吸収される黒表示。一方、液晶層LQに電圧が印加された状態、つまり、画素電極PEと共通電極CEとの間に電界が形成された状態ON時では、図3に示したように、画素電極PEと共通電極CEとの間に基板と略平行な横電界あるいは斜め電界が形成される。液晶分子LMは、電界の影響を受け、その長軸が図3に破線で示した電気力線に沿うように回転する。また、図2に示したように、液晶分子LMは、その長軸が図中の実線で示したようにX-Y平面と略平行な平面内で回転する。図2に示した例では、画素PXの左下の領域内では、液晶分子LMは、第2方向Yに対して時計回りに回転し図中の左下を向くように配向する。画素PXの左上の領域内では、液晶分子LMは、第2方向Yに対して反時計回りに回転し図中の左上を向くように配向する。画素PXの右下の領域内では、液晶分子LMは、第2方向Yに対して反時計回りに回転し図中の右下を向くように配向する。画素PXの右上の領域内では、液晶分子LMは、第2方向Yに対して時計回りに回転し図中の右上を向くように配向する。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、液晶分子LMの配向方向は、画素電極PEと重なる位置あるいは共通電極CEと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素PXには、複数のドメインが形成される。このようなON時には、第1偏光板PL1の第1吸収軸AX1と直交する直線偏光は、液晶表示パネルLPNに入射し、その偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態に応じて変化する。例えば、第1方向Xに平行な直線偏光が液晶表示パネルLPNに入射すると、液晶層LQを通過する際に第1方向Xに対して45°-225°方位あるいは135°-315°方位に配向した液晶分子LMによりλ/2の位相差の影響を受ける但し、λは液晶層LQを透過する光の波長である。これにより、液晶層LQを通過した光の偏光状態は、第2方向Yに平行な直線偏光となる。このため、ON時においては、液晶層LQを通過した少なくとも一部の光は、第2偏光板PL2を透過する白表示。但し、画素電極あるいは共通電極と重なる位置では、液晶分子が初期配向状態を維持しているため、OFF時と同様に黒表示となる。ところで、隣接する画素間の境界にブラックマトリクスを配置した構成では、その段差の影響が液晶層に及び、画素境界付近で電界が乱れることに伴って液晶分子の配向も乱れるおそれがある。この場合、ON時において、画素境界付近の液晶分子が初期配向状態を維持できずに、光抜けが発生するおそれがある。また、第2配向膜AL2に適用する配向処理としてラビング処理を適用した場合、ブラックマトリクスの段差の影響により、画素境界付近でラビング不足が発生することに伴って液晶分子の配向状態が初期配向状態に定まらず、光抜けが発生するおそれがある。そこで、本実施形態においては、画素境界にブラックマトリクスを配置せず、カラーフィルタCF1~CF3のそれぞれのエッジが第2絶縁基板20の内面20Aに位置している。このため、画素境界付近の段差を低減することが可能となる。そして、本実施形態によれば、画素境界に位置する主共通電極CAは、不透明な配線材料を用いて形成されている。このため、カラーフィルタ同士の境界に僅かな段差が形成された場合に、その影響で液晶分子LMの配向が乱れたとしても、主共通電極CAによって光抜けの発生を抑制することが可能となる。これにより、コントラスト比の低減を抑制することが可能となる。また、ブラックマトリクスを省略することができるため、製造コストを削減することが可能となる。また、本実施形態によれば、共通電極CEは、インジウムInを使用しない配線材料によって形成されている。このため、画素電極PE及び共通電極CEの双方をITOやIZOによって形成した場合と比較して、インジウムの使用量を低減することが可能となる。また、共通電極CEのみならず画素電極PEについても、インジウムInを使用しない導電材料によって形成された場合には、インジウムフリーを実現することが可能となる。また、本実施形態によれば、共通電極CEが黒色の導電材料によって形成された構成においては、表示面に入射した外光の反射を抑制することができ、表示品位を改善することが可能となる。また、本実施形態によれば、液晶表示パネルLPNのバックライト側に位置する第1偏光板PL1の第1吸収軸AX1は、主共通電極CAの延出方向である第2方向Yと略平行、あるいは、第2方向Yと略直交している。つまり、液晶表示パネルLPNに入射した直線偏光は、上記の不透明な配線材料によって形成された共通電極CEのエッジの延出方向と略平行であるあるいは略直交する。また、上記のような不透明な配線材料によって形成されているゲート配線G、補助容量線C、及び、ソース配線Sの延出方向は、液晶表示パネルLPNに入射した直線偏光と略平行であるあるいは略直交する。また、画素電極PEも上記の不透明な導電材料によって形成されている場合もあり、主画素電極PAの延出方向は、液晶表示パネルLPNに入射した直線偏光と略平行であるあるいは略直交する。このため、共通電極CE、ゲート配線G、補助容量線C、ソース配線Sなどのエッジで反射された直線偏光は、その偏光面が乱れにくくなる。したがって、OFF時において、偏光子である第1偏光板PL1を透過した直線偏光は、液晶表示パネルLPNを透過した際にその偏光面が乱れることなく維持され、検光子である第2偏光板PL2で十分に吸収されるため、光漏れを抑制することが可能となる。つまり、黒表示の際に十分に透過率あるいは黒輝度を低減することができ、コントラスト比の低下を抑制することが可能となる。また、共通電極CEの周辺での光漏れ対策のために幅広のブラックマトリクスを設ける必要がなく、透過領域の面積の低減、ON時の透過率の低減を抑制することが可能となる。したがって、表示品位の劣化を抑制することが可能となる。また、本実施形態によれば、画素電極PEと共通電極CEとの間の電極間隙において高い透過率を得ることが可能となる。また、一画素あたりの透過率を十分に高くするためには、画素電極PEと共通電極CEとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、画素電極PEと共通電極CEとの電極間距離を変更することで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。また、本実施形態によれば、共通電極CEと重なる領域では、透過率が十分に低下している。これは、ゲート配線G及びソース配線Sの直上に位置する共通電極CEの位置よりも当該画素の外側に電界の漏れが発生せず、また、隣接する画素間で不所望な横電界が生じないため、共通電極CEと重なる領域の液晶分子LMがOFF時あるいは黒表示時と同様に初期配向状態を保っているためである。つまり、一画素PXをX-Y平面で見た場合に、対向基板CTに配置された共通電極CEの内側にアレイ基板AR上に画素電極PEが配置されているため、一画素内で電気力線の始点と終点をもち、自画素の電気力線が隣接画素に漏れることが無い。このため、例えば、第1方向Xに隣接した画素PX間において液晶層LQに印加される電界が互いに影響を受けることがない。したがって、隣接画素からの電界の影響によって自画素の液晶分子LMが動くことが無く、表示品位の劣化を抑制することができる。また、隣接する画素間でカラーフィルタCFの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。なお、上記の例では、液晶分子LMの初期配向方向が第2方向Yと平行である場合について説明したが、液晶分子LMの初期配向方向は、第1方向X及び第2方向Yを斜めに交差する斜め方向であっても良い。また、上記の例では、液晶層LQが正ポジ型の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層LQは、誘電率異方性が負ネガ型の液晶材料によって構成されていても良い。次に、本実施形態の他の構造例について説明する。図4は、図2に示した液晶表示パネルLPNをA-A線で切断したときの他の断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。ここに示した構造例は、図3に示した構造例と比較して、対向基板CTがカラーフィルタCF1~CF3と共通電極CEとの間に位置するオーバーコート層OCを備えた点で相違している。すなわち、オーバーコート層OCは、カラーフィルタCF1~CF3のアレイ基板ARと対向する側を覆っている。このオーバーコート層OCは、透明な樹脂材料からなり、カラーフィルタCF1~CF3の表面の凹凸、特に、カラーフィルタ同士の境界での段差をなだらかにする。共通電極CEの主共通電極CAL及び主共通電極CARは、オーバーコート層OCの内面、つまりアレイ基板ARと対向する側に形成されている。主共通電極CALは、ソース配線S1の直上に位置し、カラーフィルタCF1のエッジ及びカラーフィルタCF2のエッジの直下に位置している。主共通電極CARは、ソース配線S2の直上に位置し、カラーフィルタCF2のエッジ及びカラーフィルタCF3のエッジの直下に位置している。これらのオーバーコート層OC及び共通電極CEは、ともに第2配向膜AL2によって覆われている。このような構造例においても、上記の構造例と同様の効果が得られる。加えて、カラーフィルタCF1~CF3と共通電極CEとの間にオーバーコート層OCを配置したことにより、共通電極CEが形成される下地をより平滑化することが可能となる。このため、カラーフィルタ同士の境界での段差をより緩和することが可能となり、液晶分子LMの配向乱れに起因した光抜けをより効果的に抑制することが可能となる。次に、本実施形態の図3に示した構造例及び図4に示した構造例と、比較例とでコントラスト比及び黒輝度を比較した。なお、比較例としては、第2絶縁基板20の内面20Aにおける画素境界つまりカラーフィルタ同士の境界にブラックマトリクスを配置し、共通電極CEをITOによって形成した以外は図4に示した構造例と同一構造の液晶表示パネルLPNを適用した。なお、測定したコントラスト比及び黒輝度は、比較例の測定値に対する相対値とした。比較例のコントラスト比を1としたとき、図3に示した構造例のコントラスト比は1.3となり、図4に示した構造例のコントラスト比は1.5となり、本実施形態のいずれの構造例においても高いコントラスト比を得られることが確認された。比較例の黒輝度を1としたとき、図3に示した構造例の黒輝度は0.75となり、図4に示した構造例の黒輝度は0.67となり、本実施形態のいずれの構造例においても十分に黒輝度を低減できることが確認された。なお、本実施形態において、画素PXの構造は、上記の例に限定されるものではない。上記の例では、主画素電極PA及び主共通電極CAの延出方向が第2方向Yである場合について説明したが、主画素電極PA及び主共通電極CAは第1方向Xに沿って延出していても良い。上記の例では、第1方向Xに沿って延出した信号配線がゲート配線Gであり、第2方向Yに沿って延出した信号配線がソース配線Sである場合について説明したが、第2方向Yに沿って延出した信号配線がゲート配線Gであり、第1方向Xに沿って延出した信号配線がソース配線Sであっても良い。上記の例では、第1主電極を有する第1電極として主画素電極PAを有する画素電極PEに対して、この第1電極を挟んだ両側に位置する第2主電極を有する第2電極として主共通電極CAを有する共通電極CEを設けた場合について説明したが、第1主電極を有する第1電極として主共通電極CAを有する共通電極CEに対して、この第1電極を挟んだ両側に位置する第2主電極を有する第2電極として主画素電極PAを有する画素電極PEを設けても良い。上記の例では、共通電極CEは対向基板に主共通電極CAを備えた構成について説明したが、この例に限らない。例えば、共通電極CEは、上記の主共通電極CAに加えて、対向基板CTにゲート配線Gや補助容量線Cと対向する副共通電極を備えていても良い。この副共通電極は、第1方向Xに沿って延出し、主共通電極CAと一体的あるいは連続的に形成される。また、アレイ基板ARは、ゲート配線Gと対向するゲートシールド電極やソース配線Sと対向するソースシールド電極を備えていても良い。ゲートシールド電極は、第1方向Xに沿って延出し、アクティブエリア内あるいはアクティブエリア外において共通電極CEと電気的に接続される。このようなゲートシールド電極を設けたことにより、ゲート配線Gからの不所望な電界をシールドすることが可能である。ソースシールド電極は、第2方向Yに沿って延出し、アクティブエリア内あるいはアクティブエリア外において共通電極CEと電気的に接続される。このようなソースシールド電極を設けたことにより、ソース配線Sからの不所望な電界をシールドすることが可能である。以上説明したように、本実施形態によれば、製造コストの削減が可能であるとともに、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。