"外付けしたアンテナにより受信する時刻情報を含む長波標準電波から2値化した時刻情報を生成、出力する電波時計用受信回路であって、受信する長波標準電波の周波数に前記アンテナの同調容量値を設定する同調部と、この同調部の設定によって受信した信号に基づいて前記時刻情報を含む中間受信信号を取得するフィルタ回路と、前記中間受信信号をデジタル信号に変換するA/D変換回路と、変換されたデジタル信号を絶対値検波する絶対値検波回路と、絶対値検波されたデジタル信号のスプリアスを除去する櫛形フィルタと、この櫛形フィルタでスプリアスが除去されたデジタル信号を2値化するスライスレベルの変更が可能な2値化回路とを備えることを特徴とする電波時計用受信回路。前記2値化回路は、スライスレベルを求めるための検波波形のピークレベル及びボトムレベルをともに検波波形に追従するよう構成したことを特徴とする請求項1記載の電波時計用受信回路。前記2値化回路は、ヒステリシスをもったスライスレベルを設定するよう構成したことを特徴とする請求項2記載の電波時計用受信回路。前記2値化回路は、デジタル回路により構成されたデューティ調整機構を有することを特徴とする請求項2または3記載の電波時計用受信回路。前記櫛形フィルタによってスプリアスが除去されたデジタル信号に基づいて、前記受信した長波標準波の信号を増幅する可変ゲインアンプと、そのゲインを制御する信号を生成するゲイン調整機構を有することを特徴とする請求項1記載の電波時計用受信回路。前記ゲイン調整機構は、特定のゲイン制御信号の設定値を保持するゲイン制御信号保持部を有し、待機状態から復帰時または外部信号による制御時に、保持された前記ゲイン制御信号の設定値により前記可変ゲインアンプのゲインを制御することを特徴とする請求項5記載の電波時計用受信回路。前記櫛形フィルタの出力するデジタル信号は、LPFを通して2値化回路に入力されることを特徴とする請求項1記載の電波時計用受信回路。しかし、これら従来の電波時計用受信回路は、復調や2値化をアナログ回路で処理しているため、次のような問題を有している。第1に、検波回路はダイオードを使用した全波整流を行なうため、検波波形には大きなリップルが発生し、このリップルを除去するために外付け部品を使った時定数の大きなLPFが不可欠となり、IC化した際に全てをオンチップ化できないので、安価な受信回路を提供することができない。第2に、検波波形に対してAGC処理を施す際に、AGC出力値の保持はコンデンサで行なうため、長時間一定の値を保持できない。また、コンデンサの機能に起因して、任意レベルのAGC出力を、受信回路IC単体で設定することができないし、待機時にAGCの出力レベルを長時間保持することもできない。加えて、AGC処理の時定数を可変にすることはコストアップにつながるため困難であり、このためAGC追従時間を可変にすることが困難である。またさらに、AGC処理に際しては、BPFの高いQにより検波波形が遅延するため、AGC安定性を満たすためにはAGC出力の追従の時定数を常に大きくしなければならないので、起動時にAGC出力を高速に収束させることが困難である。また、受信プロトコルによっては、AGC出力の収束が最適とならない事態も生じている。このような不都合は、図10に示す、AGC動作波形図から明らかである。第3に、2値化の判定しきい値は、アナログ回路で作られその精度が求められるとともに、アナログ回路で作られるのでコストアップにつながる。また、検波波形の振幅が判定しきい値を下回ると、2値化信号が出力されない事態を生じる。本発明は、このようなアナログ処理に起因する多くの問題をデジタル処理を行なうことで解決した電波時計用受信回路を提供することを目的とする。本発明者らは、デジタル処理の検波手段として、当初、二乗演算で行なう構成を採用して研究した。デジタル回路で二乗演算を行なう場合は、乗算とその後の平方演算を行なう必要があり、図5に示す電波時計用受信回路第1比較例に想到した。この第1比較例である電波時計用受信回路は、受信アンテナ51、同調部である可変容量素子52、増幅回路であるVGAVariableGainAmplifier:ゲイン可変アンプ53、バンドパスフィルタの前後にバッファを備えたフィルタ回路54、A/D変換回路55、検波手段を構成する二乗演算回路56と平方演算回路57、LPF58、2値化回路59、AGC60、D/A変換回路61を備えるものである。図示しないが、D/A変換回路61の出力はLPFローパスフィルタを通して前記VGA53に入力される。ところが、第1比較例の構成によると、二乗演算回路56と平方演算回路57で構成される検波手段におけるデジタル的な処理が重く、図6eに示すように、リップル、とりわけ2倍波成分が残るので、これを除去するためのLPF58を重くしなければならず、これによって、図6cに示すように、LPF58で処理された検波波形が鈍ってしまうものであった。上述の検波後のフィルタ処理における不都合を解消するために、本発明者らは次に、図7に示す電波時計用受信回路第2比較例を検討した。この第2比較例である電波時計用受信回路は、前記二乗演算回路56に換えて一対の二乗演算回路76a,76bを設け、A/D変換回路75から出力されるデジタル化した受信信号にローカル周波数生成回路82で生成されたローカル信号周波数のI成分とQ成分をそれぞれミキシングし、異なる周波数に変換した信号を、前記各二乗演算回路76a,76bに入力して二乗演算処理したうえ加算して、平方演算回路77に入力するよう構成したものである。すなわち、この第2比較例は、前記I,Q成分を利用して検波時に生じる2倍波成分の低減化を図ったものである。なお、他の構成は図5に示す第1比較例と同一であるため説明は省略する。ところが、図7の構成によると、一対の二乗演算回路76a,76bを用いて、さらなる乗算、加算処理を行なうため、確かにフィルタ処理は軽くなるが、回路規模が大きくなるとともに、消費電流も多くなるという不都合を生じる。なお、図8は図7に示す電波時計用受信回路のデジタル処理における波形図である。上述の不都合を解消して、上述の目的を達成するため本発明に係る電波時計用受信回路は、外付けしたアンテナにより受信する時刻情報を含む長波標準電波から2値化した時刻情報を生成、出力する電波時計用受信回路であって、受信する長波標準電波の周波数に前記アンテナの同調容量値を設定する同調部と、この同調部の設定によって受信した信号に基づいて前記時刻情報を含む中間受信信号を取得するフィルタ回路と、前記中間受信信号をデジタル信号に変換するA/D変換回路と、変換されたデジタル信号を絶対値検波する絶対値検波回路と、絶対値検波されたデジタル信号のスプリアスSpuriousを除去する櫛形フィルタと、このスプリアスが除去されたデジタル信号に基づいて前記受信する長波標準電波のゲインを制御するAGCと、このAGCの出力をアナログ信号に変換するD/A変換回路と、スプリアスが除去されたデジタル信号を2値化する判定しきい値であるスライスレベルの変更が可能な2値化回路とを備える。2値化回路は、スライスレベルを求めるための検波波形のピークレベルおよびボトムレベルはともに検波波形に追従するよう構成すると好適である。また、前記2値化回路のスライスレベルはヒステリシス幅が存するように構成するとより好適である。また、前記2値化回路は、デジタル回路により構成されたデューティ調整機構を有するとより好適である。またさらに、櫛形フィルタによってスプリアスが除去されたデジタル信号に基づいて、受信する長波標準電波の信号を増幅する可変ゲインアンプとそのゲインを制御する信号を生成するゲイン調整機構を有するとより好適である。またさらに、ゲイン調整機構は、特定のゲイン制御信号の設定値を保持するゲイン制御信号保持部を有し、待機状態から復帰時または外部信号による制御時に、保持された前記ゲイン制御信号の設定値により前記可変ゲインアンプのゲインを制御するとより好適である。またさらに、櫛形フィルタの出力するデジタル信号は、LPFを通して2値化回路に入力するとより好適である。本発明に係る電波時計用受信回路によれば、デジタル処理を行なうことによって、従来のアナログ処理にともなう問題点を解消し、特に、絶対値検波を行なうとともに、この絶対値検波の際に生成されるスプリアスを、スプリアスの周波数で大きな減衰を有する櫛形フィルタで除去することにより、きれいな検波波形を得ることができ、後段のフィルタ処理も簡単なものにできるため、回路規模と消費電流を大幅に縮小することができる。また、デジタル処理のため、AGC出力の時定数を自由に可変できるので、起動時のみ時定数を短くしてAGC出力の高速な収束を実現でき、また、受信プロトコルに応じて前記時定数を変更することで、全てのプロトコルで最適なAGC出力の収束動作を実現できる。さらに、デジタル処理のため、2値化のスライスレベルを検波波形に応じて変更できるので、デューティ調整が容易であり、検波波形のピークとボトムに追従するよう、スライスレベルを求めるためのピークレベルとボトムレベルを設定することにより、検波波形の振幅が変動しても、常に最適なスライスレベルで2値化が可能となり、電波時計用受信回路の感度を向上することができる。以下、本発明の好適な実施形態を図1~図4に基づいて説明する。図1に示すように、電波時計用受信回路は、外付けしたアンテナ1と、このアンテナ1の同調容量値を受信する電波信号の周波数に同調させる同調部たる可変容量素子2と、前記アンテナ1で受信した電波信号を増幅するVGA可変ゲインアンプ3と、このVGA3の増幅信号から受信する長波標準波の周波数のみを取得するフィルタ回路4と、このフィルタ回路4を通過した中間受信信号をデジタル化するA/D変換回路5と、デジタル化した前記中間受信信号を絶対値検波する絶対値検波回路6と、絶対値検波回路6による検波で発生したスプリアスを除去する櫛形フィルタ7と、この櫛形フィルタ7の出力信号をより平滑化するLPF8と、このLPF8から入力した信号に基づいて前記VGA3で受信信号を増幅する際のゲインを制御する信号を出力するAGC9と、このAGC9の出力をアナログ信号に変換して前記VGA3に入力するD/A変換回路10と、前記LPF8の出力を2値化処理して時刻情報として出力する2値化回路11とから構成される。図示しないが、D/A変換回路10の出力は、LPFローパスフィルタを通して前記VGA3に入力される。次に、主たる構成をより詳細に説明する。図1に示すように、フィルタ回路4は、第1のバッファ4aと第2のバッファ4bを備え、前記第1のバッファ4aの出力は、BPF4cを介して前記第2のバッファ4bへ入力するよう構成している。絶対値検波回路6は、A/D変換回路5でデジタル化されて入力した中間受信信号を絶対値検波するものである図2a、b参照。この絶対値検波に際しては、図2fの絶対値波形スペクトルに示すように、絶対値演算によりDC成分と2倍波成分が発生するとともに、サンプリング周波数と検波前の搬送波周波数の関係で生成される周波数成分であるスプリアス成分が発生する図2f実線参照。ここで、前記スプリアス成分の周波数は、その発生原因である既知の前記各周波数から求められるため、周波数特性が前記スプリアス成分の周波数で大きな減衰図2f破線参照を有する櫛形フィルタ7で処理することにより、前記スプリアス成分を除去した検波出力図2c参照が得られる。なお、図2efghはそれぞれ図2abcdの波形のスペクトルである。櫛形フィルタ7からの検波出力が入力されるLPF8は、検波出力を平滑化するものである図2d参照。LPF8の出力が入力するAGC9は、VGA3で受信信号を増幅する際のゲインを制御する信号をデジタル出力するもので、ゲイン調整機構を構成する。この出力されるデジタル信号は、起動時における時定数を短く設定して立ち上がりを速くし、その後通常の時定数に設定することで、短時間でのAGC9の出力電圧の収束を可能とする図3参照。また、間欠動作時には、収束後のAGC9の出力電圧をデジタル的に保持して記憶しておくことで、待機状態からの復帰直後からほぼ収束状態に移行することが可能となる図3参照。このAGC9の出力電圧をデジタル的に保持するために、AGC9はその内部にゲイン制御信号保持部図示せずを有している。また、ゲイン制御信号保持部に保持される信号は、外部からの制御信号によって、受信信号のレベルに拘らず任意の設定値に固定することができ、この固定機能を使うことで受信回路全体に対するテスタビリティが向上する。一方、LPF8の出力が入力する2値化回路11は、図4aに示すように、あらかじめ任意に設定した時定数で検波波形に追従するピークレベルとボトムレベルからスライスレベルを求め、2値化を行なうものである。すなわち、ピークレベルは、現状値よりも検波波形値が大きい場合は、検波波形値に修正し、それ以外の場合にはピークレベルを設定した時定数で減衰し、ボトムレベルは、現状値よりも検波波形値が小さい場合は、検波波形値に修正し、それ以外の場合にはボトムレベルを設定した時定数で増加するよう構成している。そして、2値化に際しては、グリッチを低減させるために所定のヒステリシス幅をもたせたスライスレベル1とスライスレベル2を設定している。これらスライスレベル1,2はピークレベルとボトムレベルの差に所定の係数を乗じて求める。スライスレベル1が検波波形の立ち上がり領域と交差したところで1から0に反転し、スライスレベル2が検波波形の立ち下がり領域と交差したところで0から1に反転することによって、図4bに示す2値化波形を得ることができる。続いて、上述した実施形態の動作を説明する。まず、可変容量素子2はアンテナ1の同調周波数をあらかじめ指定された受信する標準電波の周波数に同調させる。アンテナ1で受信された所定周波数の標準電波信号は、VGA3で増幅されて、フィルタ回路4で受信する周波数のみが取得され、その選択された中間受信信号はA/D変換回路5でデジタル変換され、絶対値検波回路6に入力する。絶対値検波回路6では、デジタル化された中間受信信号を絶対値検波し、櫛形フィルタ7で検波信号のスプリアス成分を除去し図2参照、さらにLPF8で平滑化して、ノイズを抑制した時刻情報を含んだデジタル復調信号として出力する。この復調信号は2値化回路12でデジタル処理して2値化される図4b参照が、各スライスレベル1,2は検波波形に追従するため、検波波形の振幅が変動しても常に最適なスライスレベルで2値化できる。また、スライスレベルを変更するデジタル回路からなるデューティ調整機構をもたせることで、デューティ調整を容易に行なうことができる。このデューティ調整によって、さまざまな検波波形に対して最適な復調信号を得ることができる。2値化された復調信号は、図示していない制御部に送られて時刻情報に変換され、この時刻情報が電波時計の時刻の修正に利用される。一方、LPF8からのデジタル信号はAGC9にも入力し、AGC9は、その出力電圧をVGA3で受信信号を増幅する際のゲインを決定するデジタル信号として出力する。このデジタル信号は、任意の時定数に設定可能なので、高速に収束させることが可能である。また、前記デジタル信号は、D/A変換回路10でアナログ信号に変換されて前記VGA3に入力し、アンテナ1で受信した信号が前記AGC9で決定された所定のゲインで増幅される。そして、受信信号はフィルタ回路4を経てA/D変換回路5へ入力し、上述した動作を繰り返し、時刻情報を含んだ2値化情報として、2値化回路12から出力される。なお、本発明は上述の実施形態に限定されるものではなく、周波数変換を行なわない、いわゆるストレート検波方式に換えて、ヘテロダイン方式を採用してもよいものである。このヘテロダイン方式を採用した場合には、局部発振回路を設けて所定周波数のローカル信号を生成し、ローカル信号と受信した標準電波信号とをミキシングして中間周波数信号を生成する。そして、この中間周波数信号をBPFを経てA/D変換回路5でデジタル化し、絶対値検波回路6に入力すればよい。"