基板の所定の領域上に触媒金属膜を形成する工程と、前記触媒金属膜の側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、前記触媒金属膜の上面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成する工程とを有することを特徴とするグラフェンの合成方法。請求項1記載のグラフェンの合成方法において、前記被覆膜を形成する工程では、前記触媒金属膜の前記上面上に、所定のパターンを有する前記被覆膜を更に形成し、前記グラフェンを合成する工程では、前記所定のパターンの開口部を有する前記グラフェンを合成することを特徴とするグラフェンの合成方法。基板の所定の領域上に触媒金属膜を形成する工程と、前記触媒金属膜の上面及び側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、前記基板を等方的にエッチングし、前記基板の前記触媒金属膜の周縁部に、前記触媒金属膜の下面を露出する空隙を形成する工程と、前記空隙内に露出した前記触媒金属膜の下面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成する工程とを有することを特徴とするグラフェンの合成方法。請求項3記載のグラフェンの合成方法において、前記基板のエッチング量により、合成する前記グラフェンの幅を制御することを特徴とするグラフェンの合成方法。請求項1乃至4のいずれか1項に記載のグラフェンの合成方法において、前記被覆膜は、前記触媒金属膜を酸化することにより形成することを特徴とする半導体装置の製造方法。請求項1乃至4のいずれか1項に記載のグラフェンの合成方法において、前記被覆膜は、前記触媒金属膜上に堆積することを特徴とするグラフェンの合成方法。基板の所定の領域上に触媒金属膜を形成する工程と、前記触媒金属膜の側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、前記触媒金属膜の上面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成し、グラフェンチャネルを形成する工程と、前記基板上に、前記グラフェンチャネルに接合されたソース電極及びドレイン電極を形成する工程と、前記触媒金属膜及び前記被覆膜を除去する工程と、前記グラフェンチャネル上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、ゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。請求項7記載の半導体装置の製造方法において、前記被覆膜を形成する工程では、前記触媒金属膜の前記上面上に、所定のパターンを有する前記被覆膜を更に形成し、前記グラフェンチャネルを形成する工程では、前記所定のパターンの開口部を有する前記グラフェンチャネルを形成することを特徴とする半導体装置の製造方法。請求項7又は8記載の半導体装置の製造方法において、前記ソース電極及び前記ドレイン電極を形成する工程では、前記グラフェンチャネルの端部上に延在するように前記ソース電極及び前記ドレイン電極を形成することを特徴とする半導体装置の製造方法。基板の所定の領域上に触媒金属膜を形成する工程と、前記触媒金属膜の上面及び側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、前記基板を等方的にエッチングし、前記基板の前記触媒金属膜の周縁部に、前記触媒金属膜の下面を露出する空隙を形成する工程と、前記空隙内に露出した前記触媒金属膜の下面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成し、グラフェンチャネルを形成する工程と、前記基板上に、前記グラフェンチャネルに接合されたソース電極及びドレイン電極を形成する工程と、前記触媒金属膜及び前記被覆膜を除去する工程と、前記触媒金属膜及び前記被覆膜を除去することにより露出した前記グラフェンチャネル上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、ゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。請求項10記載の半導体装置の製造方法において、前記被覆膜を形成する工程では、前記側面の一部に前記触媒金属膜が露出する領域を設け、前記グラフェンチャネルを形成する工程では、前記下面から前記側面に渡り連続する前記グラフェンチャネルを形成し、前記ソース電極及び前記ドレイン電極を形成する工程では、前記側面において前記グラフェンチャネルに接合するように、前記ソース電極及び前記ドレイン電極を形成することを特徴とする半導体装置の製造方法。請求項10記載の半導体装置の製造方法において、前記被覆膜を形成する工程では、前記上面及び前記側面の一部に前記触媒金属膜が露出する領域を設け、前記グラフェンチャネルを形成する工程では、前記下面から前記側面及び前記上面に渡り連続する前記グラフェンチャネルを形成し、前記ソース電極及び前記ドレイン電極を形成する工程では、前記側面及び前記上面において前記グラフェンチャネルに接合するように、前記ソース電極及び前記ドレイン電極を形成することを特徴とする半導体装置の製造方法。基板上に形成されたグラフェンチャネルと、前記グラフェンチャネルの一端部からシームレスに形成されたグラフェンよりなる第1のコンタクト部と、前記グラフェンチャネルの他端部からシームレスに形成されたグラフェンよりなる第2のコンタクト部と、前記第1のコンタクト部に接合されたソース電極と、前記第2のコンタクト部に接合されたドレイン電極と、前記グラフェンチャネル上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有することを特徴とする半導体装置。請求項13記載の半導体装置において、前記グラフェンチャネルは、前記基板の表面に平行な方向に延在しており、前記第1のコンタクト部及び前記第2のコンタクト部は、前記基板の表面に垂直な方向に延在していることを特徴とする半導体装置。請求項13又は14記載の半導体装置において、前記グラフェンチャネルは、前記ソース電極及び前記ドレイン電極によって支持されていることを特徴とする半導体装置。グラフェンを基板上に形成する方法として、基板上にパターニングした触媒金属膜を形成後、この触媒金属膜上にグラフェンを合成する方法が提案されている。しかしながら、この方法では、触媒金属膜の上面上のみならず側面上にもグラフェンが合成されるため、アルゴンミリングを用いた加工などの複雑なプロセスを追加して側面部のグラフェンを除去することが求められる。触媒金属膜の側面に合成されたグラフェンは確認も容易ではないため、側面や触媒端にグラフェンを合成しないプロセスが求められている。本発明の目的は、触媒金属膜の任意の領域にグラフェンを選択的に合成しうるグラフェンの合成方法、並びに、この方法を用いることにより実現しうる半導体装置及びその製造方法を提供することにある。実施形態の一観点によれば、基板の所定の領域上に触媒金属膜を形成する工程と、前記触媒金属膜の側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、前記触媒金属膜の上面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成する工程とを有するグラフェンの合成方法が提供される。また、実施形態の他の観点によれば、基板の所定の領域上に触媒金属膜を形成する工程と、前記触媒金属膜の上面及び側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、前記基板を等方的にエッチングし、前記基板の前記触媒金属膜の周縁部に、前記触媒金属膜の下面を露出する空隙を形成する工程と、前記空隙内に露出した前記触媒金属膜の下面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成する工程とを有するグラフェンの合成方法が提供される。また、実施形態の更に他の観点によれば、基板の所定の領域上に触媒金属膜を形成する工程と、前記触媒金属膜の側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、前記触媒金属膜の上面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成し、グラフェンチャネルを形成する工程と、前記基板上に、前記グラフェンチャネルに接合されたソース電極及びドレイン電極を形成する工程と、前記触媒金属膜及び前記被覆膜を除去する工程と、前記グラフェンチャネル上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、ゲート電極を形成する工程とを有する半導体装置の製造方法が提供される。また、実施形態の更に他の観点によれば、基板の所定の領域上に触媒金属膜を形成する工程と、前記触媒金属膜の上面及び側面に、前記触媒金属膜よりも触媒能の低い被覆膜を形成する工程と、前記基板を等方的にエッチングし、前記基板の前記触媒金属膜の周縁部に、前記触媒金属膜の下面を露出する空隙を形成する工程と、前記空隙内に露出した前記触媒金属膜の下面上に、前記触媒金属膜を触媒としてグラフェンを選択的に合成し、グラフェンチャネルを形成する工程と、前記基板上に、前記グラフェンチャネルに接合されたソース電極及びドレイン電極を形成する工程と、前記触媒金属膜及び前記被覆膜を除去する工程と、前記触媒金属膜及び前記被覆膜を除去することにより露出した前記グラフェンチャネル上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、ゲート電極を形成する工程とを有する半導体装置の製造方法が提供される。また、実施形態の更に他の観点によれば、基板上に形成されたグラフェンチャネルと、前記グラフェンチャネルの一端部からシームレスに形成されたグラフェンよりなる第1のコンタクト部と、前記グラフェンチャネルの他端部からシームレスに形成されたグラフェンよりなる第2のコンタクト部と、前記第1のコンタクト部に接合されたソース電極と、前記第2のコンタクト部に接合されたドレイン電極と、前記グラフェンチャネル上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有する半導体装置が提供される。開示のグラフェンの合成方法及び半導体装置の製造方法によれば、触媒金属膜の所定の領域上に選択的にグラフェンを合成することができる。これにより、グラフェンを除去するための加工プロセスが不要となり、製造工程を簡略化することができる。[第1実施形態]本発明の第1実施形態による半導体装置及びその製造方法について図1乃至図6を用いて説明する。図1は、本実施形態による半導体装置の構造を示す平面図である。図2は、本実施形態による半導体装置の構造を示す概略断面図である。図3乃至図5は、本実施形態による半導体装置の製造方法を示す工程断面図である。図6は、Fe膜上及びFe3O4膜上にグラフェンを合成した試料におけるラマン分光スペクトルを示すグラフである。はじめに、本実施形態による半導体装置の構造について図1及び図2を用いて説明する。図2は、図1のA-A′線断面図である。基板10上には、ソース電極20及びドレイン電極22が形成されている。ソース電極20とドレイン電極22との間には、基板10の表面から離間して、グラフェンチャネル18が形成されている。グラフェンチャネル18の表面には、ゲート絶縁膜24が形成されている。グラフェンチャネル18上のゲート絶縁膜24上には、ゲート電極26が形成されている。次に、本実施形態による半導体装置の製造方法について図3乃至図6を用いて説明する。まず、基板10を用意する。基板10は、グラフェントランジスタを形成する下地となるものであり、特に限定されるものではない。例えば、表面にシリコン酸化膜等の絶縁膜が形成されたシリコン基板等を適用することができる。本実施形態による半導体装置の製造方法では、グラフェンの転写プロセスなどは不要であり、グラフェントランジスタを形成しようとする基板をそのまま用いることができる。次いで、基板10上に、例えばスパッタ法により、例えば膜厚500nmのFe鉄を堆積し、Feの触媒金属膜12を形成する図3a。触媒金属膜12は、グラフェンを成長する際の触媒として機能する材料により形成する。触媒金属膜12を形成する材料は、触媒機能を失う或いは触媒機能が低下する反応生成物を形成しうる材料であることが望ましい。次いで、フォトリソグラフィ及びドライエッチングにより、レジスト膜14をマスクとして、形成しようとするグラフェンチャネルの形状に触媒金属膜12をパターニングする図3b。レジスト膜14は、フォトレジストでもよいし、フォトレジストのパターンを転写したハードマスクでもよい。次いで、レジスト膜14をマスクとして酸素を含む雰囲気中で処理し、触媒金属膜12の側壁部分に、例えば膜厚10nm程度の酸化鉄Fe3O4膜16を形成する図3c。酸素を含む雰囲気中での処理としては、酸素プラズマ処理や酸素含有雰囲気中での熱処理等を適用することができる。次いで、アッシングや有機溶剤等により、レジスト膜14を除去する図4a。次いで、例えば熱CVD法により、触媒金属膜12を触媒としてグラフェンを成長する。このとき、触媒金属膜12上にグラフェンが合成され、酸化鉄膜16膜上にグラフェンが合成されない条件を用いてグラフェンを成長する。例えば、成長温度を590°C、原料ガスにアセチレンアルゴンの混合ガスを用い、更にアルゴンで希釈し、アルゴン:アセチレンの流量比を1000:0.1とした条件により、グラフェンを成長する。これにより、触媒金属膜12上に、触媒金属膜12の平面形状を反映した所定の平面形状を有するグラフェンチャネル18を選択的に形成することができる図4b。すなわち、グラフェンをパターニングすることなしに、所定形状のグラフェンチャネル18を形成することができる。なお、Fe3O4は、900°C以上の温度では原料となるカーボンを介するとFeに還元されることが知られている。このため、Feの触媒金属膜12上に選択的にグラフェンを合成する条件としては、Fe3O4が還元されず選択性を維持できる条件、例えば200°C~800°C程度の温度が好ましい。また、グラフェンの合成条件によっては、合成前に事前に水素プラズマ処理を行う場合もある。この水素プラズマ処理は、室温から550°C程度の温度範囲で行うことが望ましい。水素プラズマ処理を600°C程度以上の温度で行うとFe3O4がFeに還元されてしまうからである。図6は、Fe膜又はFe3O4膜を形成した基板上にグラフェンを合成した試料におけるラマン分光スペクトルを示すグラフである。図中、aがFe膜を形成した試料におけるスペクトルであり、図中bがFe3O4膜を形成した試料におけるスペクトルである。Fe膜及びFe3O4膜は、膜厚を200nmとし、それぞれシリコン酸化膜を形成したシリコン基板上に形成した。グラフェンの合成条件は、成長温度を620°C、アルゴン:アセチレンの流量比を1000:0.1とした。図6に示すように、Fe膜を形成した試料aでは、Gバンド1585cm-1付近に高いピークが観察されており、高いGバンド/Dバンド1350cm-1付近比が得られている。これに対して、Fe3O4膜を形成した試料bでは、Gバンドピークが観察されなかった。Gバンドピークを有することは、基板上にカーボン系材料が形成されていることを示している。また、欠陥由来と言われているDバンドに対してGバンドが高いピーク強度を示すことは、形成されたカーボン系材料の結晶性が高いことを示している。透過型電子顕微鏡による分析の結果、形成されたカーボン系材料は、数層のグラフェンであることが判った。以上の結果から、Fe膜を触媒金属膜12として用いることにより、Fe3O4膜に対して選択的にグラフェンを合成できることが検証できた。なお、酸化鉄は、Fe3O4膜に限定されるものではなく、α-Fe2O3膜やその他の酸化鉄類及び合金でも同様の効果を得ることができる。なお、グラフェンを触媒金属膜12の上面上に選択的に成長しているのは、触媒金属膜12の側壁部分に形成されたグラフェンを除去することが困難だからである。パターニングされた触媒金属膜12をそのまま用いてグラフェンを合成すると、触媒金属膜12の上面上のみならず、側面部分にも形成される。側面部分に形成されたグラフェンは不要であり後工程で除去することが望ましいが、そのためにはアルゴンミリング等で加工するなどといった複雑な製造プロセスを追加する必要がある。グラフェンを触媒金属膜12の上面上に選択的に形成することにより、側壁部分のグラフェンを除去することが不要になり、製造プロセスを簡略化することができる。次いで、グラフェンチャネル18の両端部上に延在するように、ソース電極20及びドレイン電極22をそれぞれ形成する図4c。これにより、グラフェンチャネル18は、ソース電極20及びドレイン電極22を介して基板10に固定される。ソース電極20及びドレイン電極22は、導電膜を堆積後にフォトリソグラフィ及びドライエッチングによりパターニングしてもよいし、リフトオフ法により形成してもよい。次いで、例えば塩酸や塩化鉄溶液等を用いたウェットエッチングにより、触媒金属膜12及び酸化鉄膜16を選択的に除去する図5a。この際、グラフェンチャネル18はソース電極20及びドレイン電極22により支持されているため、触媒金属膜12及び酸化鉄膜16とともに除去されることはない。また、グラフェンチャネル18は触媒金属膜12の上面上だけに形成されているため、グラフェンチャネル18が触媒金属膜12及び酸化鉄膜16のエッチングを阻害することはない。次いで、全面に、例えば原子層堆積法等により、ゲート絶縁膜24を形成する図5b。これにより、グラフェンチャネル18の両面はゲート絶縁膜24により覆われる。次いで、グラフェンチャネル18上のゲート絶縁膜24上に、ゲート電極26を形成する図5c。ゲート電極26は、導電膜を堆積後にフォトリソグラフィ及びドライエッチングによりパターニングしてもよいし、リフトオフ法により形成してもよい。こうして、本実施形態による半導体装置を完成する。このように、本実施形態によれば、触媒金属膜の上面上に選択的にグラフェンを合成するので、触媒金属膜の側面部に形成されるグラフェンを除去するための加工プロセスを追加する必要はない。これにより、製造工程を簡略化することができ、製造コストを低廉化することができる。[第2実施形態]第2実施形態による半導体装置及びその製造方法について図7乃至図10を用いて説明する。図1乃至図6に示す第1実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。図7は、本実施形態による半導体装置の構造を示す平面図である。図8は、本実施形態による半導体装置の構造を示す概略断面図である。図9及び図10は、本実施形態による半導体装置の製造方法を示す工程断面図である。はじめに、本実施形態による半導体装置の構造について図7及び図8を用いて説明する。本実施形態による半導体装置は、図7及び図8に示すように、グラフェンチャネル18に複数の開口部28が設けられているほかは、図1及び図2に示す第1実施形態による半導体装置と同様である。グラフェンチャネル18に開口部28を設けてチャネル幅を局所的に狭くすることにより、ナノスケールのグラフェンリボンを作製することなく、グラフェンに簡便にエネルギーバンドギャップを導入することができる。なお、図7に示す例では、円形の開口部28を複数設けているが、開口部28の形状はこれに限定されるものではない。例えば、矩形状の開口部28を設けてもよいし、チャネル方向に延在するストライプ状の開口部28を設けてもよい。次に、本実施形態による半導体装置の製造方法について図9及び図10を用いて説明する。まず、基板10上に、例えばスパッタ法により、例えば膜厚500nmのFe鉄を堆積し、Feの触媒金属膜12を形成する。次いで、触媒金属膜12上に、例えばCVD法により、シリコン酸化膜を堆積し、シリコン酸化膜のマスク膜30を形成する図9a。次いで、フォトリソグラフィ及びドライエッチングにより、マスク膜30及び触媒金属膜12を、形成しようとするグラフェンチャネルの外周形状にパターニングする図9b。次いで、フォトリソグラフィ及びドライエッチングにより、マスク膜30の開口部28の形成予定領域に、開口部32を形成する図9c。次いで、マスク膜30をマスクとして酸素を含む雰囲気中で処理し、触媒金属膜12の側壁部分及び開口部32内に、例えば膜厚10nm程度の酸化鉄膜16を形成する図10a。次いで、例えば弗酸を用いたウェットエッチングや塩素系ガスを用いたドライエッチングにより、マスク膜30を除去する。次いで、例えば熱CVD法により、触媒金属膜12を触媒としてグラフェンを成長する。このとき、触媒金属膜12上にグラフェンが合成され、酸化鉄膜16膜上にグラフェンが合成されない条件を用いてグラフェンを成長する。例えば、成長温度を590°C、原料ガスにアセチレンアルゴンの混合ガスを用い、更にアルゴンで希釈し、アルゴン:アセチレンの流量比を1000:0.1とした条件により、グラフェンを成長する。これにより、触媒金属膜12上の、酸化鉄膜16膜が形成されていない領域上に、グラフェンチャネル18を選択的に形成することができる。グラフェンチャネル18は、開口部32が形成されていた領域に複数の開口部28を有する形状となる。こうして、グラフェンをパターニングすることなしに、所定形状のグラフェンチャネル18を形成することができる。この後、図4c乃至図5cに示す第1実施形態による半導体装置の製造方法と同様にして、本実施形態による半導体装置を完成する。このように、本実施形態によれば、触媒金属膜の上面上に選択的にグラフェンを合成するので、触媒金属膜の側面部に形成されるグラフェンを除去するための加工プロセスを追加する必要はない。これにより、製造工程を簡略化することができ、製造コストを低廉化することができる。また、触媒金属膜の上面上にグラフェンが合成されない領域を設けるので、加工プロセスを追加することなく、グラフェンチャネルに開口部を設けることができる。これにより、グラフェンチャネルへのエネルギーバンドギャップの導入を容易にすることができる。[第3実施形態]第3実施形態による半導体装置及びその製造方法について図11乃至図33を用いて説明する。図1乃至図10に示す第1及び第2実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。図11は、本実施形態による半導体装置の構造を示す平面図である。図12は、本実施形態による半導体装置の構造を示す概略断面図である。図13、図15、図17、図19、図21、図23、図25、図27、図29及び図32は、本実施形態による半導体装置の製造方法を示す平面図である。図14、図16、図18、図20、図22、図24、図26、図28、図30、図31及び図33は、本実施形態による半導体装置の製造方法を示す工程断面図である。はじめに、本実施形態による半導体装置の構造について図11及び図12を用いて説明する。図12aは、図11のA-A′線断面図であり、図12bは図11のB-B′線断面図であり、図12cは図11のC-C′線断面図である。基板10上には、ソース電極20及びドレイン電極22が形成されている。ソース電極20とドレイン電極22との間には、グラフェンチャネル18が形成されている。グラフェンチャネル18の両端部は、ソース電極20及びドレイン電極22の表面に沿って基板10の表面に対して垂直方向に延在し、ソース電極20及びドレイン電極22にコンタクトしている。グラフェンチャネル18の表面には、ゲート絶縁膜24が形成されている。グラフェンチャネル18上のゲート絶縁膜24上には、ゲート電極26が形成されている。このように、本実施形態による半導体装置では、グラフェンチャネル18の両端部が、チャネル部分から連続してソース領域及びドレイン領域に延在して形成されている。ソース領域及びドレイン領域に延在するグラフェンチャネル18は、後述するように、一時に合成したグラフェンによってシームレスに形成されたものである。グラフェンを用いた電子素子ではグラフェンと金属等の電極構造体とを接合することが求められるが、グラフェンと電極材料との間の界面抵抗が高いことがグラフェンの優れた電気特性をデバイスに展開するうえでの大きな阻害要因となる。この点、本実施形態による半導体装置では、グラフェンチャネル18が、チャネル部分から連続してソース領域及びドレイン領域に延在して形成され、広い面積に渡ってソース電極20及びドレイン電極22と接合されている。これにより、グラフェンチャネル18とソース電極20及びドレイン電極22との間の界面抵抗を大幅に低減することができる。次に、本実施形態による半導体装置の製造方法について図13乃至図33を用いて説明する。まず、基板10上に、例えばスパッタ法により、例えば膜厚500nmのFe鉄を堆積し、Feの触媒金属膜12を形成する。次いで、フォトリソグラフィ及びドライエッチングにより、触媒金属膜12をパターニングする図13、図14a、図14b。次いで、酸素を含む雰囲気中で処理し、触媒金属膜12の表面に、例えば膜厚10nm程度の酸化鉄膜16を形成する図15、図16a、図16b。次いで、フォトリソグラフィにより、酸化鉄膜16が形成された触媒金属膜12の中央部分を覆うフォトレジスト膜34を形成する図17、図18a、図18b。本実施形態では、触媒金属膜12を用いて、2つのトランジスタのグラフェンチャネル18を形成する。フォトレジスト膜34は、これら2つのトランジスタの境界部分の触媒金属膜12を覆うように形成されるものである。次いで、フォトレジスト膜34をマスクとして、例えば弗酸水溶液を用いたウェットエッチングにより、基板10を数nm程度、等方的にエッチングする。このエッチングにより、触媒金属膜12の周縁部では、基板10が横方向にもエッチングされて触媒金属膜12下に空隙36が形成され、触媒金属膜12の下面が露出される図19、図20a、図20b、図20c。なお、ここでは基板10としてシリコン酸化膜が形成されたシリコン基板を想定し、弗酸水溶液を用いたウェットエッチングを行っているが、空隙36を形成するためのエッチング条件は、基板10の構成材料に応じて適宜選択することができる。空隙36内に露出される触媒金属膜12の幅は、形成しようとするグラフェンチャネル18の幅に相当する。基板10のエッチング条件を適宜設定することにより、空隙36内に露出される触媒金属膜12の幅を任意に設定することができ、ひいてはグラフェンチャネル18の幅を制御することができる。フォトリソグラフィを用いない本方法によれば、空隙36内に露出される触媒金属膜12の幅をナノメートルサイズにすることも容易である。これにより、グラフェンナノリボンによりグラフェンチャネル18を形成することも容易である。次いで、例えばアッシングにより、フォトレジスト膜34を除去する。次いで、フォトリソグラフィにより、グラフェンチャネル18とソース電極20及びドレイン電極24との接続部分となる領域上に開口部40を有するフォトレジスト膜38を形成する図21、図22a、図22b。次いで、フォトレジスト膜38をマスクとして水素を含む雰囲気中で処理し、開口部40内の酸化鉄膜16を還元してFeの触媒金属膜12に戻す。水素を含む雰囲気中での処理としては、水素プラズマ処理や水素含有雰囲気中での熱処理等を適用することができる。次いで、例えばアッシングにより、フォトレジスト膜38を除去する図23、図24a、図24b。これにより、グラフェンチャネル18とソース電極20及びドレイン電極24との接続部分となる領域では、空隙36から触媒金属膜12の側壁及び上面に至る領域の酸化鉄膜16が連続して還元される図24b参照。なお、図21乃至図24のプロセスは、図17及び図18に示す工程の前に行ってもよい。また、図21乃至図24のプロセスを用いる代わりに、グラフェンチャネル18とソース電極20及びドレイン電極24との接続部分となる領域を露出するフォトレジスト膜を形成し、このフォトレジスト膜をマスクとして酸化鉄膜16を形成してもよい。次いで、例えば熱CVD法により、触媒金属膜12を触媒としてグラフェンを成長する。このとき、触媒金属膜12上にグラフェンが合成され、酸化鉄膜16膜上にグラフェンが合成されない条件を用いてグラフェンを成長する。例えば、成長温度を590°C、原料ガスにアセチレンアルゴンの混合ガスを用い、更にアルゴンで希釈し、アルゴン:アセチレンの流量比を1000:0.1とした条件により、グラフェンを成長する。これにより、空隙36内の触媒金属膜12下面に形成され、触媒金属膜12の側面から上面部に至るコンタクト部を有するグラフェンチャネル18を形成する図25、図26a、図26b、図26c。本実施形態において触媒金属膜12の側面から上面部に至るコンタクト部を有するグラフェンチャネル18を形成しているのは、後工程で触媒金属膜12を除去する際にグラフェンチャネル18が同時に除去されるのを防止するためである。触媒金属膜12の側面から上面部に至るコンタクト部を設けることにより、グラフェンチャネル18をソース電極20及びドレイン電極22によって確実に支持し、触媒金属膜12とともに除去されるのを防止することができる。また、グラフェンチャネル18とソース電極20及びドレイン電極22との間の界面抵抗を低減することもできる。コンタクト部を設ける領域やその面積は、フォトレジスト膜38に形成する開口部40のパターンによって、任意に設定することができる。この点は、後述する第4実施形態による半導体装置の製造方法と比較した場合のメリットと言える。なお、コンタクト部は、必ずしも触媒金属膜12の上面上まで延在している必要はなく、触媒金属膜12の側面部分だけに延在するようにしてもよい。次いで、グラフェンチャネル18の両端部上に延在するように、ソース電極20及びドレイン電極22をそれぞれ形成する図27、図28a、図28b、図28c。これにより、グラフェンチャネル18は、ソース電極20及びドレイン電極22を介して基板10に固定される。次いで、例えば塩酸や塩化鉄溶液等を用いたウェットエッチングにより、触媒金属膜12及び酸化鉄膜16を選択的に除去する図29、図30a、図30b、図30c。この際、グラフェンチャネル18はソース電極20及びドレイン電極22により支持されているため、触媒金属膜12及び酸化鉄膜16とともに除去されることはない。次いで、全面に、例えば原子層堆積法等により、ゲート絶縁膜24を形成する図31a、図31b、図31c。これにより、グラフェンチャネル18の両面はゲート絶縁膜24により覆われる。次いで、グラフェンチャネル18上のゲート絶縁膜24上に、ゲート電極26を形成する図32、図33a、図33b、図33c。こうして、本実施形態による半導体装置を完成する。このように、本実施形態によれば、触媒金属膜の下面上に選択的にグラフェンを合成するので、触媒金属膜の側面部に形成されるグラフェンを除去するための加工プロセスを追加する必要はない。これにより、製造工程を簡略化することができ、製造コストを低廉化することができる。また、触媒金属膜の下面に形成されるグラフェンの幅は、触媒金属膜を形成した基板のエッチング量によって制御することができるため、ナノスケールのグラフェンリボンも容易に製造することができる。また、グラフェンチャネルからシームレスに形成したグラフェンのコンタクト部を設けることにより、ソース電極及びドレイン電極との間の界面抵抗を大幅に低減することができる。これにより、より高速動作の可能なトランジスタを実現することができる。[第4実施形態]第4実施形態による半導体装置及びその製造方法について図34乃至図48を用いて説明する。図1乃至図33に示す第1乃至第3実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。図34は、本実施形態による半導体装置の構造を示す平面図である。図35は、本実施形態による半導体装置の構造を示す概略断面図である。図36、図39、図41、図43、図45及び図47は、本実施形態による半導体装置の製造方法を示す平面図である。図37、図38、図40、図42、図44、図46及び図48は、本実施形態による半導体装置の製造方法を示す工程断面図である。はじめに、本実施形態による半導体装置の構造について図34及び図35を用いて説明する。基板10上には、ソース電極20及びドレイン電極22が形成されている。ソース電極20とドレイン電極22との間には、グラフェンチャネル18が形成されている。グラフェンチャネル18両端部は、ソース領域及びドレイン領域に延在して形成されており、ソース電極20及びドレイン電極22にコンタクトしている。グラフェンチャネル18の表面には、ゲート絶縁膜24が形成されている。グラフェンチャネル18上のゲート絶縁膜24上には、ゲート電極26が形成されている。このように、本実施形態による半導体装置では、グラフェンチャネル18が、チャネル部分から連続してソース領域及びドレイン領域に延在して形成されている。ソース領域及びドレイン領域に延在するグラフェンチャネル18は、後述するように、一時に合成したグラフェンによってシームレスに形成されたものである。このようなグラフェンの存在により、余計な界面抵抗なしにグラフェンを用いた半導体素子を形成することができる。次に、本実施形態による半導体装置の製造方法について図36乃至図48を用いて説明する。まず、図13乃至図16に示す第3実施形態による半導体装置の製造方法と同様にして、触媒金属膜12及び酸化鉄膜16を形成する。次いで、例えば弗酸水溶液を用いたウェットエッチングにより、基板10を数nm程度、等方的にエッチングする。このエッチングにより、触媒金属膜12の周縁部では、基板10が横方向にもエッチングされて触媒金属膜12下に空隙36が形成され、触媒金属膜12の下面が露出される図36、図37a、図37b。なお、図17乃至図20に示す第3実施形態による半導体装置の製造方法と同様にして、予めフォトレジスト膜34で覆った状態で基板10をエッチングするようにしてもよい。この場合には、後述する、酸化鉄膜16で覆われた触媒金属膜12をパターニングする工程図39及び図40参照及びグラフェンチャネル18の不要部分を除去する工程図43及び図44参照は、不要である。次いで、例えば熱CVD法により、触媒金属膜12を触媒としてグラフェンを成長する。このとき、触媒金属膜12上にグラフェンが合成され、酸化鉄膜16膜上にグラフェンが合成されない条件を用いてグラフェンを成長する。例えば、成長温度を590°C、原料ガスにアセチレンアルゴンの混合ガスを用い、更にアルゴンで希釈し、アルゴン:アセチレンの流量比を1000:0.1とした条件により、グラフェンを成長する。これにより、空隙36内の触媒金属膜12下面に、矩形形状のグラフェンチャネル18を形成する図38a、図38b、図38c。次いで、フォトリソグラフィ及びドライエッチングにより、酸化鉄膜16で覆われた触媒金属膜12をパターニングし、矩形形状のグラフェンチャネル18の対向する一組の辺を露出する図39、図40a、図40b、図40c。このとき露出する対向する一組の辺は、形成しようとする2つのトランジスタの間に位置する辺である。次いで、グラフェンチャネル18の両端部上に延在するように、ソース電極20及びドレイン電極22をそれぞれ形成する図41、図42a、図42b、図42c。これにより、グラフェンチャネル18は、ソース電極20及びドレイン電極22を介して基板10に固定される。次いで、酸化鉄膜16により覆われた触媒金属膜12、ソース電極20及びドレイン電極22をマスクとしてグラフェンチャネル18をエッチングし、グラフェンチャネル18の不要部分を除去する図43、図44a、図44b、図44c。グラフェンチャネル18のエッチングには、ミリングや酸素アッシング等を用いることができる。必要な部分のグラフェンチャネル18は触媒金属12、ソース電極20及びドレイン電極22により覆われているため、全面に弱いミリングや酸素アッシングを行うことで、フォトリソグラフィ工程を追加することなく、不要部分のグラフェンチャネル18を選択的に除去することができる。次いで、例えばウェットエッチングにより、触媒金属膜12及び酸化鉄膜16を選択的に除去する図45、図46a、図46b、図46c。この際、グラフェンチャネル18はソース電極20及びドレイン電極22により支持されているため、触媒金属膜12及び酸化鉄膜16とともに除去されることはない。次いで、図31乃至図33に示す第3実施形態による半導体装置の製造方法と同様にして、ゲート絶縁膜24及びゲート電極26を形成する図47、図48a、図48b、図48c。こうして、本実施形態による半導体装置を完成する。触媒金属膜の下面上に選択的にグラフェンを合成するので、触媒金属膜の側面部に形成されるグラフェンを除去するための加工プロセスを追加する必要はない。これにより、製造工程を簡略化することができ、製造コストを低廉化することができる。また、触媒金属膜の下面に形成されるグラフェンの幅は、触媒金属膜を形成した基板のエッチング量によって制御することができるため、ナノスケールのグラフェンリボンも容易に製造することができる。また、グラフェンチャネルからシームレスに形成したグラフェンのコンタクト部を設けることにより、ソース電極及びドレイン電極との間の界面抵抗を大幅に低減することができる。これにより、より高速動作の可能なトランジスタを実現することができる。[変形実施形態]上記実施形態に限らず種々の変形が可能である。例えば、上記実施形態では、触媒金属膜12をFeにより形成したが、グラフェン成長の触媒として機能する他の材料を用いてもよい。例えば、Coコバルト、Niニッケル、Cu銅、Ptプラチナ、Au金等の金属、これらを少なくとも一種含む合金、炭化物、酸化物、窒化物等を用いてもよい。触媒金属膜12の成膜方法についても特に限定されるものではなく、スパッタ法に限らず、電子ビーム蒸着法、分子線エピタキシー法等を用いてもよい。また、上記実施形態では、Feの触媒金属膜12を酸化して酸化鉄膜16を形成することにより触媒能を低下したが、窒化その他の方法により、触媒能が選択的に低くなる又は触媒能の低い反応生成物を形成するようにしてもよい。また、触媒金属膜の反応生成物を形成する代わりに、触媒能が選択的に低くなる又は触媒能の低い材料の膜、例えば、Fe3O4膜、α-Fe2O3膜、Tiチタン膜、Taタンタル膜、Alアルミニウム、TiSiチタンシリサイド、Moモリブデン、Vバナジウム、Al2O3アルミナ膜等、これらを少なくとも一種含む合金、炭化物、酸化物、窒化物等を堆積するようにしてもよい。また、上記実施形態では、グラフェンを熱CVD法により成長する例を示したが、熱CVD法に限らず、リモートプラズマCVD法、プラズマCVD法等を用いてもよい。また、原料ガスとしては、アセチレンに限らず、エチレンガス、メタンガスなどの炭化水素ガス、エタノールなどのアルコール、ベンゼン等を用いてもよい。また、上記実施形態に記載のグラフェンを選択的に合成する手法は、グラフェンを用いた様々な構造を実現するうえでえ有用である。触媒金属膜の一部の領域に触媒能の低い材料の被覆膜を形成することにより、触媒金属膜の露出部分に選択的にグラフェンを合成することができる。グラフェンを選択的に合成する部分は、触媒金属膜の上面や下面のみならず、側面部でもよい。また、上記実施形態では、トップゲート構造のトランジスタを示したが、埋め込みゲート構造のトランジスタ、バックゲート構造のトランジスタ、ダブルゲート構造のトランジスタ等、他の構造のトランジスタに適用することも可能である。また、上記実施形態に記載した半導体装置の構造、構造パラメータ、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。