上面に、一方向に延び上方に突出した複数本のアクティブエリアが形成された半導体基板と、シリコン酸化物からなり、前記アクティブエリア間のトレンチの下部に埋め込まれた素子分離絶縁体と、シリコン窒化物からなり、前記素子分離絶縁体の直上域に配置され、下部が前記トレンチ内に配置され、上部が前記アクティブエリアの上端よりも上方に突出した絶縁ブロックと、シリコン酸化物からなり、前記半導体基板及び前記絶縁ブロックの上方に設けられた層間絶縁膜と、前記層間絶縁膜内に形成され、下端が前記アクティブエリアの上面に接続されたコンタクトと、前記アクティブエリアにおける前記コンタクトが接続された部分を挟む部分上にそれぞれ設けられ、前記一方向に対して交差する他方向に延びる選択ゲート電極と、前記アクティブエリアにおける前記選択ゲート電極から見て前記コンタクトの反対側に位置する部分上に設けられたトンネル膜と、導電性材料からなり、前記トンネル膜上に設けられ、その上面が前記素子分離絶縁体の上面よりも上方に位置し、前記一方向に沿って配列された複数個の浮遊ゲート電極と、前記浮遊ゲート電極上に設けられ、前記浮遊ゲート電極の上面及び側面の上部、並びに前記素子分離絶縁体の上面に沿って湾曲した電極間絶縁膜と、前記電極間絶縁膜上における前記浮遊ゲート電極の直上域を含む領域に設けられ、前記他方向に延びる制御ゲート電極と、を備え、前記コンタクトにおける前記絶縁ブロックの直上域に位置する部分の下面は、前記コンタクトにおける前記アクティブエリアの直上域に位置する部分の下面よりも上方に位置し、前記コンタクトの下端の幅は、前記アクティブエリアの上端の幅よりも大きく、前記アクティブエリアの上面を基準とした前記絶縁ブロックの上端の高さは、前記アクティブエリアの配列周期の半分よりも大きい半導体装置。上面に、一方向に延び上方に突出した複数本のアクティブエリアが形成された半導体基板と、前記アクティブエリア間のトレンチの下部に埋め込まれた素子分離絶縁体と、第1の絶縁材料からなり、前記素子分離絶縁体の直上域に配置され、下部が前記トレンチ内に配置され、上部が前記アクティブエリアの上端よりも上方に突出した絶縁ブロックと、前記第1の絶縁材料とは異なる第2の絶縁材料からなり、前記半導体基板及び前記絶縁ブロックの上方に設けられた層間絶縁膜と、前記層間絶縁膜内に形成され、下端が前記アクティブエリアの上面に接続されたコンタクトと、を備え、前記コンタクトにおける前記絶縁ブロックの直上域に位置する部分の下面は、前記コンタクトにおける前記アクティブエリアの直上域に位置する部分の下面よりも上方に位置した半導体装置。前記第1の絶縁材料はシリコン窒化物であり、前記第2の絶縁材料はシリコン酸化物である請求項2記載の半導体装置。前記コンタクトの下端の幅は、前記アクティブエリアの上端の幅よりも大きい請求項2または3に記載の半導体装置。前記アクティブエリアの上面を基準とした前記絶縁ブロックの上端の高さは、前記アクティブエリアの配列周期の半分よりも大きい請求項2~4のいずれか1つに記載の半導体装置。前記素子分離絶縁体中には、前記一方向に延びるエアギャップが形成されている請求項2~5のいずれか1つに記載の半導体装置。本発明の目的は、微細化が可能な半導体装置を提供することである。実施形態に係る半導体装置は、上面に、一方向に延び上方に突出した複数本のアクティブエリアが形成された半導体基板と、前記アクティブエリア間のトレンチの下部に埋め込まれた素子分離絶縁体と、第1の絶縁材料からなり、前記素子分離絶縁体の直上域に配置され、下部が前記トレンチ内に配置され、上部が前記アクティブエリアの上端よりも上方に突出した絶縁ブロックと、前記第1の絶縁材料とは異なる第2の絶縁材料からなり、前記半導体基板及び前記絶縁ブロックの上方に設けられた層間絶縁膜と、前記層間絶縁膜内に形成され、下端が前記アクティブエリアの上面に接続されたコンタクトと、を備える。前記コンタクトにおける前記絶縁ブロックの直上域に位置する部分の下面は、前記コンタクトにおける前記アクティブエリアの直上域に位置する部分の下面よりも上方に位置している。以下、図面を参照しつつ、本発明の実施形態について説明する。先ず、第1の実施形態について説明する。図1a~cは、本実施形態に係る半導体装置を例示する断面図である。本実施形態に係る半導体装置は、NAND型フラッシュメモリである。図1aに示すように、本実施形態に係る半導体装置1においては、シリコン基板10が設けられている。シリコン基板10の上面10aには、上方に突出し、一方向に延びるアクティブエリアAAが複数本形成されている。形態的に見れば、アクティブエリアAAはシリコン基板10の上面10aに形成された凸条部である。シリコン基板10の上面10aにおけるアクティブエリアAA間の領域は、トレンチ11となっている。トレンチ11の下部には、例えばシリコン酸化物等の絶縁性材料からなる素子分離絶縁体STI:ShallowTrenchIsolation12が埋め込まれている。また、STI12の直上域には、例えばシリコン窒化物等の絶縁性材料からなる絶縁ブロック13が設けられている。絶縁ブロック13の下部はトレンチ11の上部に埋め込まれ、絶縁ブロック13の上部はアクティブエリアAAの上端よりも上方に突出している。シリコン基板10、STI12及び絶縁ブロック13の上方には、層間絶縁膜14が設けられている。層間絶縁膜14は、絶縁ブロック13の材料とは異なる絶縁性材料によって形成されており、例えば、シリコン酸化物によって形成されている。層間絶縁膜14内には、コンタクトCBが設けられている。コンタクトCBは金属等の導電性材料からなり、上下方向に延びている。コンタクトCBの一部分は、アクティブエリアAAの直上域に配置されており、層間絶縁膜14を貫通し、下端が層間絶縁膜14の下面に到達することにより、アクティブエリアAAの上面に接触し、アクティブエリアAAに接続されている。一方、コンタクトCBの残りの部分は、絶縁ブロック13の直上域に配置されており、絶縁ブロック13を貫通しておらず、絶縁ブロック13の下面には到達していない。これにより、コンタクトCBにおける絶縁ブロック13の直上域に位置する部分の下面は、コンタクトCBにおけるアクティブエリアAAの直上域に位置する部分の下面よりも上方に位置しており、コンタクトCBは、絶縁ブロック13を迂回する形状となっている。なお、コンタクトCBは、チタン、チタンナイトライド等からなるバリアメタル薄層と、このバリアメタル薄層上に形成されたタングステン等からなる金属層の積層から形成されていてもよい。なお、図1aは、コンタクトCBが片側の絶縁ブロック13のみに接している場合を示しているが、図1bに示すように、コンタクトCBの下端の幅がアクティブエリアAAの上端の幅よりも大きく、コンタクトCBが両側の絶縁ブロック13に接していてもよい。この場合は、コンタクトCBはアクティブエリアAAの幅方向全体に接するため、接触面積が大きくなり、コンタクトCBとアクティブエリアAAとの間の接触抵抗が低くなる。図1bに示す状態になるように、すなわち、コンタクトCBの中心軸の延長線がアクティブエリアAAの幅方向中央を通過するように、コンタクトCBを形成しようとしても、実際にはコンタクトCBの形成位置がずれてしまい、図1aのようになる場合もある。また、図1a及びbは、コンタクトCBがシリコン基板10を掘り込んでいない例を示しているが、図1cに示すように、コンタクトCBがシリコン基板10を掘り込んでおり、コンタクトCBの下端がシリコン基板10の上面10aよりも低い位置にあってもよい。また、絶縁ブロック13を形成する材料は、層間絶縁膜14を形成する材料とは異なる絶縁性材料であればよい。これにより、コンタクトCBのコンタクトホールを形成する際に、絶縁ブロック13をほとんどエッチングせずに、層間絶縁膜14のみをエッチングすることができる。この結果、図1a~cに示すように、コンタクトCBを、絶縁ブロック13を迂回した形状とすることができる。次に、本実施形態の効果について説明する。本実施形態においては、STI12の直上域に絶縁ブロック13が設けられ、絶縁ブロック13の上部がアクティブエリアAAの上端よりも上方に突出しており、コンタクトCBは層間絶縁膜14を貫通してアクティブエリアAAに到達しているが、絶縁ブロック13内には実質的に進入していない。これにより、コンタクトCBにおける絶縁ブロック13の直上域に位置する部分の下面は、コンタクトCBにおけるアクティブエリアAAの直上域に位置する部分の下面よりも上方に位置している。この結果、あるアクティブエリアAAと、このアクティブエリアAAの隣のアクティブエリアAAに接続されたコンタクトCBと距離D以下、AA-CB間距離というを長くすることができる。このため、各部の寸法のばらつき及びコンタクトCBとアクティブエリアAAとの間の位置ずれを考慮しても、アクティブエリアAAとコンタクトCBとの間で十分な耐圧を実現できるようなAA-CB間距離を確保しつつ、アクティブエリアAAの配列周期を短くすることができる。この結果、半導体装置1の微細化を図ることができる。次に、本実施形態の比較例について説明する。図2は、本比較例に係る半導体装置を例示する断面図である。図2に示すように、本比較例に係る半導体装置101においては、絶縁ブロック13図1a参照が設けられておらず、アクティブエリアAAの上面とSTI12の上面とが同一平面を構成している。この場合、前述の第1の実施形態と比較して、AA-CB間距離Dが短くなってしまう。このため、耐圧の確保に必要なAA-CB間距離を実現しつつ、アクティブエリアAAの配列周期を短くすることが困難であり、従って、半導体装置の微細化が困難である。次に、第2の実施形態について説明する。本実施形態は、前述の第1の実施形態をより具体的に示す実施形態である。図3は、本実施形態に係る半導体記憶装置を例示する平面図であり、図4aは図3に示すA-A’線による断面図であり、bは図3に示すB-B’線による断面図である。本実施形態に係る半導体装置も、NAND型フラッシュメモリである。図3並びに図4a及びbに示すように、本実施形態に係る半導体装置2においては、シリコン基板10が設けられている。上方から見て、シリコン基板10には、メモリ領域及び周辺回路領域が設定されている。メモリ領域においては、複数のセルアレイ領域Rcaが一方向に沿って相互に離隔して設定されており、セルアレイ領域Rca間の領域は、1つおきに、ビット線コンタクト領域Rbc又はソース線コンタクト領域図示せずとなっている。以下、セルアレイ領域Rcaの配列方向をビット線方向という。また、シリコン基板10の上面10aに対して平行な方向のうち、ビット線方向に対して直交する方向をワード線方向という。シリコン基板10の上面10aには、複数のセルアレイ領域Rcaを繋ぐように、上方に突出し、ビット線方向に延びる複数本のアクティブエリアAAが形成されている。ワード線方向において、アクティブエリアAAは周期的に配列されている。アクティブエリアAA間のトレンチ11の下部には、シリコン酸化物からなるSTI12が埋め込まれており、アクティブエリアAA同士を電気的に分離している。図4aに示すように、ビット線コンタクト領域Rbcにおいては、アクティブエリアAAの最上層部分にコンタクト層図示せずが形成されており、アクティブエリアAAの直上域には、シリコン酸化膜19が設けられている。また、STI12の直上域に、例えばシリコン窒化物からなる絶縁ブロック13が設けられている。絶縁ブロック13の上部はアクティブエリアAAの上端よりも上方に突出している。アクティブエリアAAの上面を基準とした絶縁ブロック13の上端の高さh、すなわち、上下方向におけるアクティブエリアAAの上面と絶縁ブロック13の上端との間の距離は、アクティブエリアAAの上端の幅LとSTI12の上端の幅Wとの和の半分より大きい。すなわち、下記数式に示すように、高さhは、ワード線方向におけるアクティブエリアAAの配列周期の半分より大きい。h>LW/2半導体装置2においては、絶縁ブロック13及びシリコン酸化膜19を覆うように、例えばシリコン窒化物からなるストッパ膜16が設けられている。ストッパ膜16は、隣り合う絶縁ブロック13間に完全に埋め込まれない程度に薄く、絶縁ブロック13がアクティブエリアAA間から上方に突出している形状を反映して湾曲している。ストッパ膜16は、シリコン酸化膜19によって、シリコン基板10に接触することを阻止されている。ストッパ膜16上には、層間絶縁膜14が設けられている。層間絶縁膜14は、例えばシリコン酸化物からなり、絶縁ブロック13間を埋め込み、絶縁ブロック13の上方にも配置される程度に厚い。層間絶縁膜14上には、例えばシリコン窒化物からなるストッパ膜17が設けられており、その上には層間絶縁膜18が設けられている。なお、図示の便宜上、図3においては、シリコン酸化膜19、ストッパ膜16、層間絶縁膜14、ストッパ膜17及び層間絶縁膜18は、図示が省略されている。そして、シリコン酸化膜19、ストッパ膜16、層間絶縁膜14、ストッパ膜17及び層間絶縁膜18を貫通するように、上下方向に延びるコンタクトCBが設けられている。コンタクトCBはアクティブエリアAA毎に設けられており、各アクティブエリアAAに接続されている。各コンタクトCBの形状は、下方にいくほど細くなる略柱形であり、例えば、略円柱形である。ワード線方向におけるコンタクトCBの下端の幅は、ワード線方向におけるアクティブエリアAAの上端の幅よりも大きい。各コンタクトCBの一部分は、絶縁ブロック13の直上域に設けられており、絶縁ブロック13の上面に接している。各コンタクトCBの残りの部分は、アクティブエリアAAの直上域に設けられており、アクティブエリアAAの上面に接している。コンタクトCBは絶縁ブロック13の側面に接しているが、絶縁ブロック13の内部には進入していない。また、図3に示すように、上方から見て、コンタクトCBは千鳥状に配列されている。すなわち、隣り合うアクティブエリアAAに接続された2本のコンタクトCBのビット線方向における位置は、相互に異なっている。このため、コンタクトCB間の距離は、アクティブエリアAA間の距離よりも長く、AA-CB間距離よりも長い。また、層間絶縁膜18上であって、アクティブエリアAAの直上域を含む領域には、ビット線方向に延びるビット線図示せずが設けられている。各ビット線は各コンタクトCBの上端に接続されている。一方、図3及び図4bに示すように、セルアレイ領域Rcaにおいては、STI12の上部は、アクティブエリアAA間のトレンチ11から上方に突出している。また、アクティブエリアAAの直上域には、トンネル膜15が設けられている。トンネル膜15は、絶縁膜であり、半導体装置2の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す膜であり、例えば、シリコン酸化物によって形成されている。トンネル膜15上には、ワード線方向に延びる複数本の積層体21が形成されている。また、この複数本の積層体21からなる組の両側には、ワード線方向に延びる積層体22がそれぞれ1本ずつ形成されている。積層体21及び22は、複数本のアクティブエリアAAを跨ぐように配置されている。更に、アクティブエリアAAの最上層部分における積層体21及び22の直下域を除く領域には、ソースドレイン領域図示せずが形成されている。各積層体21においては、電荷蓄積部材として、導電性材料、例えば不純物が導入されたポリシリコンからなる浮遊ゲート電極FGが設けられている。浮遊ゲート電極FGは、積層体21毎に、且つ、アクティブエリアAA毎に設けられている。すなわち、上方から見て、浮遊ゲート電極FGは、ワード線方向及びビット線方向の双方に沿ってマトリクス状に配列されている。また、浮遊ゲート電極FGの下部は、STI12間に配置されており、浮遊ゲート電極FGの上部は、STI12の上面よりも上方に突出している。なお、浮遊ゲート電極FGは、タングステン等の金属又はニッケルシリサイド等の金属シリサイドによって形成されていてもよい。また、積層体21においては、STI12の上面並びに浮遊ゲート電極FGにおけるSTI12間から突出した部分の上面及び側面を覆うように、電極間絶縁膜23が設けられている。電極間絶縁膜23は、半導体装置1の駆動電圧の範囲内で電圧が印加されても実質的に電流を流さない膜であり、例えばシリコン酸化物によって形成されている。電極間絶縁膜23上には、導電性材料、例えば、不純物が導入されたポリシリコンからなる制御ゲート電極CGが設けられ、ワード線を構成している。なお、制御ゲート電極CGは、タングステン等の金属又はニッケルシリサイド等の金属シリサイドによって形成されていてもよい。一方、各積層体22においては、X方向に延びる選択ゲート電極SGが設けられている。選択ゲート電極SGは、例えば、アクティブエリアAAの直上域において、浮遊ゲート電極FGを形成する導電性材料と制御ゲート電極CGを形成する導電性材料とが電極間絶縁膜23の開口部図示せずを介して接続されて形成されている。そして、積層体21及び22を覆うように、ストッパ膜16、層間絶縁膜14、ストッパ膜17及び層間絶縁膜18いずれも図4a参照が設けられている。層間絶縁膜18上には、上述のビット線が通過している。次に、本実施形態に係る半導体装置の製造方法について説明する。図5~図12は、本実施形態に係る半導体装置の製造方法を例示する工程断面図であり、各図のaは図4aに相当する断面を示し、各図のbは図4bに相当する断面を示す。先ず、図5a及びbに示すように、シリコン基板10を用意する。次に、シリコン基板10上の全面に、トンネル膜15図4b参照となるシリコン酸化膜51を成膜し、その後、浮遊ゲート電極FG図4b参照となるポリシリコン膜52を成膜する。次に、ポリシリコン膜52上にマスク材53を形成する。マスク材53は、全面にマスク材料膜を堆積させ、その上にレジスト膜図示せずを成膜し、このレジスト膜をリソグラフィ法によってパターニングし、パターニングされたレジスト膜をマスクとしてRIEreactiveionetching:反応性イオンエッチング等のエッチングを施すことにより、形成する。マスク材53は、アクティブエリアAAが形成される予定の領域を覆うように、ビット線方向に延びるストライプ状に形成する。次に、マスク材53をマスクとして、RIE等のエッチングを施す。これにより、ポリシリコン膜52、シリコン酸化膜51及びシリコン基板10の上部が選択的に除去される。この結果、ポリシリコン膜52及びシリコン酸化膜51がワード線方向に沿って分断されると共に、シリコン基板10の上部にトレンチ11が形成される。次に、全面にシリコン酸化物を堆積させて、トレンチ11内及びその直上域に、STI12を形成する。次に、マスク材53をストッパとしてCMPchemicalmechanicalpolishing:化学的機械研磨等の平坦化処理を施す。次に、図6a及びbに示すように、セルアレイ領域Rcaを覆い、ビット線コンタクト領域Rbcを露出させるように、レジストマスク図示せずを形成する。次に、このレジストマスクをマスクとして、RIE等のエッチングを施す。これにより、ビット線コンタクト領域Rbcにおいて、STI12の上面を後退させて、アクティブエリアAAの上面よりも下方に位置させる。この結果、STI12はトレンチ11の下部のみに残留する。次に、図7a及びbに示すように、全面にシリコン窒化物を堆積させることにより、絶縁ブロック13を形成する。ビット線コンタクト領域Rbcにおいては、絶縁ブロック13はトレンチ11の上部を埋め込むと共に、シリコン酸化膜51、ポリシリコン膜52及びマスク53を覆う。一方、セルアレイ領域Rcaにおいては、絶縁ブロック13はマスク材53の上方のみに配置される。次に、図8a及びbに示すように、ポリシリコン膜52をストッパとしてCMP等の平坦化処理を施す。これにより、マスク材53図7a及びb参照及び絶縁ブロック13におけるポリシリコン膜52よりも上方に位置していた部分が除去される。次に、図9a及びbに示すように、シリコン窒化物のエッチング速度に対してシリコン酸化物のエッチング速度が高くなるような条件で、全面にエッチングを施す。これにより、セルアレイ領域Rcaにおいて、STI12の上面を後退させて、ポリシリコン膜52の上面と下面の間の位置とする。この結果、セルアレイ領域Rcaにおいては、絶縁性部分STI12が導電性部分ポリシリコン膜52に対して落ち込んだ形状となる一方、ビット線コンタクト領域Rbcにおいては、絶縁性部分絶縁ブロック13の上面が導電性部分ポリシリコン膜52の上面とほぼ同じ高さに維持される。次に、図10a及びbに示すように、全面にシリコン酸化物を堆積させて、電極間絶縁膜23を形成する。次に、選択ゲート電極SG図4b参照が形成される予定の領域の一部において、電極間絶縁膜23に開口部図示せずを形成する。次に、全面に、不純物が導入されたポリシリコン等の導電性材料を堆積させて、導電膜54を形成する。選択ゲート電極SGが形成される予定の領域の一部において、導電膜54は、電極間絶縁膜23の開口部を介してポリシリコン膜52に接触する。次に、図11a及びbに示すように、制御ゲート電極CG及び選択ゲート電極SGを形成する予定の領域を覆い、それ以外の領域を露出させたマスク図示せずを形成し、このマスクを用いてRIE等のエッチングを施す。これにより、導電膜54、電極間絶縁膜23、ポリシリコン膜52及びシリコン酸化膜51を選択的に除去する。この結果、図11aに示すように、ビット線コンタクト領域Rbcにおいては、導電膜54、電極間絶縁膜23、ポリシリコン膜52及びシリコン酸化膜51が除去される。また、図11bに示すように、セルアレイ領域Rcaにおいては、導電膜54、電極間絶縁膜23、ポリシリコン膜52及びシリコン酸化膜51がビット線方向に沿って分断され、ワード線方向に延びる積層体21及び22図3参照が形成される。このとき、導電膜54における積層体21内に位置する部分は、ワード線方向に延びる制御ゲート電極CGとなる。また、導電膜54及びポリシリコン膜52における積層体22内に位置する部分は、ワード線方向に延びる選択ゲート電極SGとなる。なお、選択ゲート電極SGを構成する導電膜54及びポリシリコン膜52は、電極間絶縁膜23の開口部図示せずを介して相互に接続されている。次に、積層体21及び22をマスクとして、不純物をイオン注入する。これにより、ビット線コンタクト領域Rbcにおいては、アクティブエリアAAの最上層部分にコンタクト層図示せずが形成され、セルアレイ領域Rcaにおいては、アクティブエリアAAの最上層部分における積層体21及び22の直下域を除く領域に、ソースドレイン領域図示せずが形成される。次に、図12a及びbに示すように、例えば堆積法により、シリコン基板10の露出面上に、シリコン酸化膜19を形成する。次に、全面にシリコン窒化物を堆積させてストッパ膜16を形成し、シリコン酸化物を堆積させて層間絶縁膜14を形成し、シリコン窒化物を堆積させてストッパ膜17を形成し、シリコン酸化物を堆積させて層間絶縁膜18を形成する。なお、セルアレイ領域Rcaにおいては、ストッパ膜16、層間絶縁膜14、ストッパ膜17及び層間絶縁膜18は、積層体21及び22を覆うように形成されるが、図12bにおいては、図示が省略されている。次に、図3及び図4aに示すように、層間絶縁膜18上にマスク図示せずを形成する。このマスクには、コンタクトCBを形成するための開口部を形成する。この開口部の形状は、例えば、円形、長円形又は矩形とし、その位置は、開口部の中心がアクティブエリアAAの中心線の直上域に位置し、開口部の両端部が絶縁ブロック13の直上域にはみ出すような位置を目標とする。なお、このマスクには、周辺回路領域にコンタクトを形成するための開口部を併せて形成してもよい。次に、このマスクをマスクとして、RIE等のエッチングを施す。このエッチングの条件は、シリコン酸化物をエッチングしシリコン窒化物をほとんどエッチングしないような条件とする。これにより、ストッパ膜17をストッパとして層間絶縁膜18がエッチングされて、層間絶縁膜18内にコンタクトホール55が形成される。次に、条件をシリコン窒化物をエッチングするような条件に変え、同じマスクを用いて、エッチングを行う。これにより、層間絶縁膜14をストッパとしてストッパ膜17がエッチングされて、コンタクトホール55がストッパ膜17内を下方に向けて延伸する。次に、再び条件をシリコン酸化物をエッチングしシリコン窒化物をほとんどエッチングしないような条件とし、同じマスクを用いて、エッチングを行う。これにより、層間絶縁膜14がエッチングされて、コンタクトホール55が層間絶縁膜14内を下方に向けて延伸する。このとき、コンタクトホール55の一部分は、ストッパ膜16における絶縁ブロック13を覆う部分に到達するが、ストッパ膜16はシリコン窒化物により形成されているため、ストッパ膜16のエッチング速度は、層間絶縁膜14のエッチング速度と比較して、著しく小さい。このため、層間絶縁膜14をエッチングしている間に、ストッパ膜16がエッチングされることはほとんどなく、コンタクトホール55はストッパ膜16を貫通しないか、仮にストッパ膜16を貫通したとしても、絶縁ブロック13もシリコン窒化物により形成されているため、絶縁ブロック13内にはほとんど進入せず、絶縁ブロック13を貫通することはない。この結果、コンタクトホール55は、絶縁ブロック13を迂回するような形状となり、ストッパ膜16におけるアクティブエリアAAの直上域に配置された部分に到達する。次に、シリコン窒化物をエッチングする条件でエッチングを行い、コンタクトホール55にストッパ膜16を貫通させる。次に、シリコン酸化物をエッチングする条件でエッチングを行い、コンタクトホール55にシリコン酸化膜19を貫通させる。これにより、コンタクトホール55がアクティブエリアAAに到達する。なお、このとき、コンタクトホール55は、アクティブエリアAAを掘り込んでも構わない。次に、コンタクトホール55内に金属等の導電性材料を埋め込む。これにより、コンタクトCBが形成される。その後、層間絶縁膜18上にビット線方向に延びるビット線図示せずを形成し、コンタクトCBに接続させる。このようにして、本実施形態に係る半導体装置2が製造される。次に、本実施形態の効果について説明する。本実施形態においては、メモリ領域及び周辺回路領域が設定され、メモリ領域においてセルアレイ領域Rca及びビット線コンタクト領域Rbcが設定された半導体装置2において、前述の第1の実施形態と同様な効果を得ることができる。すなわち、十分なAA-CB間距離を確保しつつ、アクティブエリアAAの配列周期を短くして、半導体装置2の微細化を図ることができる。また、本実施形態においては、アクティブエリアAAの上面を基準とした絶縁ブロック13の上端の高さhが、ワード線方向におけるアクティブエリアAAの配列周期の半分よりも大きい。これにより、AA-CB間距離がより確実に確保される。更に、本実施形態においては、コンタクトCBの下端の幅ワード線方向における長さを、アクティブエリアAAの上端の幅ワード線方向における長さよりも太くしている。これにより、アクティブエリアAAに対するコンタクトCBの位置がずれた場合でも、アクティブエリアAAの全幅にわたって、コンタクトCBを接触させることができ、コンタクトCBとアクティブエリアAAとの接触抵抗を低く抑えることができる。そして、この場合においても、コンタクトCBと隣のアクティブエリアAAとの間には絶縁ブロック13が介在しているため、必要なAA-CB間距離を確保し、耐圧を確保することができる。更に、本実施形態によれば、上述の半導体装置2を、通常の半導体プロセスを用いて製造することができる。本実施形態における上記以外の構成、製造方法及び効果は、前述の第1の実施形態と同様である。次に、第3の実施形態について説明する。図13は、本実施形態に係る半導体記憶装置を例示する断面図である。図13は、図4aに相当する断面を示す。すなわち、ビット線コンタクト領域Rbcにおけるビット線方向に対して垂直な断面を示している。図13に示すように、本実施形態に係る半導体装置3は、前述の第2の実施形態に係る半導体装置2図4a参照と比較して、絶縁ブロック13の位置が低い点が異なっている。但し、この場合においても、アクティブエリアAAの上面を基準とした絶縁ブロック13の上端の高さは、ワード線方向におけるアクティブエリアAAの配列周期の半分より大きいことが好ましい。このような半導体装置3は、図6a及びbに示す工程において、STI12の上面をより下方まで後退させ、図11a及びbに示す工程において、積層体21及び22を加工する際に、絶縁ブロック13も途中までエッチングすることによって、製造される。本実施形態における上記以外の構成、製造方法及び効果は、前述の第2の実施形態と同様である。次に、第4の実施形態について説明する。図14は、本実施形態に係る半導体記憶装置を例示する断面図である。図14は、図4bに相当する断面を示す。すなわち、セルアレイ領域Rcaにおけるビット線方向に対して垂直な断面を示している。図14に示すように、本実施形態に係る半導体装置4は、前述の第2の実施形態に係る半導体装置2図4b参照と比較して、導電性材料からなる浮遊ゲート電極FG図4b参照の替わりに、絶縁性材料、例えば、シリコン窒化物からなる電荷蓄積部材31が設けられている点が異なっている。電荷蓄積部材31は、電荷を蓄積する能力がある絶縁性材料からなる部材であり、例えば、電子のトラップサイトを含んでいる。また、電荷蓄積部材31の上面はSTI12の上面と同一平面を構成し、電極間絶縁膜23は平坦である。本実施形態によれば、制御ゲート電極CG、電極間絶縁膜23、電荷蓄積部材31、トンネル膜15及びアクティブエリアAAにより、MONOSMetalOxideNitrideOxideSilicon構造が実現される。本実施形態における上記以外の構成、製造方法及び効果は、前述の第2の実施形態と同様である。次に、第5の実施形態について説明する。図15a及びbは、本実施形態に係る半導体記憶装置を例示する断面図である。図15aは図4aに相当する断面を示し、図15bは図4bに相当する断面を示す。図15a及びbに示すように、本実施形態に係る半導体装置5は、前述の第2の実施形態に係る半導体装置2図4a及びb参照と比較して、STI素子分離絶縁体12内に、ビット線方向に延びるエアギャップ36が形成されている点が異なっている。エアギャップ36は、それぞれ複数のセルアレイ領域Rca、ビット線コンタクト領域Rbc及びソース線コンタクト領域図示せずにわたって形成されている。本実施形態においては、STI12内にエアギャップ36を形成することにより、アクティブエリアAA間の部分の誘電率を低減し、アクティブエリアAA間の干渉を抑制することができる。また、ビット線コンタクト領域Rbcにおいて、層間絶縁膜14とSTI12との間に絶縁ブロック13が設けられているため、コンタクトホール55がエアギャップ36に連通してしまうことがなく、従って、コンタクトCBを形成する金属材料がエアギャップ36内に侵入することがない。このため、金属材料がコンタクトホール55を介してエアギャップ36内に侵入し、浮遊ゲート電極FGの近傍に到達して、浮遊ゲート電極FG同士を短絡させてしまう等の不具合が発生することがない。このように、本実施形態によれば、アクティブエリアAA間の干渉を抑制するためにエアギャップ36を形成しても、絶縁ブロック13が設けられているため、エアギャップ36内にコンタクトCBを形成する金属材料が侵入することを防止できる。本実施形態における上記以外の構成、製造方法及び効果は、前述の第2の実施形態と同様である。なお、前述の各実施形態においては、絶縁ブロック13がシリコン窒化物SiNによって形成されている例を示したが、これには限定されない。絶縁性ブロック13の材料は、層間絶縁膜14との間でエッチング選択比をとれる絶縁性材料であればよく、上述のシリコン窒化物SiNの他に、例えば、カーボンドープドシリコンSiC、シリコン炭窒化物SiCN、シリコン酸窒化物SiON及びアルミナAl2O3から選択することもできる。また、層間絶縁膜14の材料も、シリコン酸化物SiO2には限定されず、絶縁ブロック13との間でエッチング選択比がとれる絶縁性材料であればよい。但し、絶縁ブロック13及び層間絶縁膜14の材料をシリコンを含む材料とすると、シリコン基板との整合性が良好で、シリコンプロセスにおける取り扱いも容易である。以上説明した実施形態によれば、微細化が可能な半導体装置を実現することができる。以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。