"アナログ入力信号をサンプリング周波数以下fsでサンプリングしてデジタル出力信号に変換するADCであって,前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換するN個のアナログデジタル変換以下ADCチャネルと,前記N個のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と,前記N個のADCチャネルの少なくとも一つの出力に設けられた適応フィルタと,前記デジタル出力信号に応じて前記適応フィルタの係数を生成する補正回路とを有し,前記補正回路は,前記デジタル出力信号に含まれる前記アナログ入力信号成分と誤差に対応するイメージ信号成分のうち,前記イメージ信号成分の直流成分を演算し,前記直流成分に基づいて当該直流成分が抑制されるように前記係数を演算するADC。請求項1において,前記N個は2個であり,前記補正回路は,前記デジタル出力信号をfs/2周波数推移する周波数推移回路と,前記周波数推移回路の出力をπ/2位相シフトする位相シフト回路と,前記デジタル出力信号と前記位相シフト回路の出力信号とを加算する第1加算回路と,前記デジタル出力信号から前記位相シフト回路の出力信号を減算する第1減算回路と,前記第1加算回路の出力と,前記第1減算回路の出力とを,それぞれ二乗する第1,第2二乗回路と,前記第1,第2二乗回路の出力をそれぞれ平均化する第1,第2平均化回路と,前記第1,第2平均化回路の出力の平方根をそれぞれ演算する第1,第2平方根回路と,前記第1,第2平方根回路の出力を減算して前記イメージ信号成分の直流成分を出力する第2減算回路と,前記第2減算回路の減算出力に基づき当該減算出力を抑制するように前記係数を生成する係数演算回路とを有するADC。請求項2において,前記第1,第2平均化回路は,前記第1,第2二乗回路の出力をそれぞれ累積加算する第1,第2アキュムレータを有するADC。請求項3において,前記補正回路は,さらに,前記第1,第2二乗回路と前記第1,第2アキュムレータとの間に,前記第1,第2二乗回路の出力にそれぞれステップサイズを乗算する第1,第2ステップサイズ乗算器を有し,前記係数演算回路は,前記第2減算回路の減算出力に基づき最小二乗法により前記係数を演算するADC。請求項4において,前記補正回路は,さらに,前記第1,第2二乗回路と前記第1,第2ステップサイズ乗算器との間に,前記第1,第2二乗回路の出力の誤差が大きい値を平滑化するロバスト補正回路を有するADC。請求項3または4において,前記補正回路は,さらに,前記第2減算回路の減算出力を,所定サンプリング回数毎に更新すると共に,前記第1,第2アキュムレータを前記所定サンプリング回数毎にリセットして累積加算値をクリアする更新制御補償回路を有するADC。請求項3において,前記補正回路は,さらに,前記第1,第2二乗回路と前記第1,第2アキュムレータとの間に,前記第1,第2二乗回路の出力の所定サンプル数の移動平均値をそれぞれ演算する第1,第2移動平均回路を有し,前記係数演算回路は,前記減算出力に基づき最小二乗法により前記係数を演算するADC。請求項2において,前記第1,第2平均化回路は,前記第1,第2二乗回路の出力の所定サンプル数の移動平均値をそれぞれ演算する第1,第2移動平均回路と,前記第1,第2移動平均回路の移動平均値を累積加算する第1,第2のアキュムレータとを有するADC。アナログ入力信号をサンプリング周波数以下fsでサンプリングしてデジタル出力信号に変換するADCであって,前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換するN個のアナログデジタル変換以下ADCチャネルと,前記N個のADCチャネルの少なくとも一つの出力に設けられた適応フィルタと,前記N個のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と,を有するADCの補正回路において,前記デジタル出力信号に含まれる前記アナログ入力信号成分と誤差に対応するイメージ信号成分のうち,前記イメージ信号成分の直流成分を演算し,前記直流成分に基づいて当該直流成分が抑制されるように前記係数を演算するADCの補正回路。請求項9において,前記N個は2個であり,前記補正回路は,前記デジタル出力信号をfs/2周波数推移する周波数推移回路と,前記周波数推移回路の出力をπ/2位相シフトする位相シフト回路と,前記デジタル出力信号と前記位相シフト回路の出力信号とを加算する第1加算回路と,前記デジタル出力信号から前記位相シフト回路の出力信号を減算する第1減算回路と,前記第1加算回路の出力と,前記第1減算回路の出力とを,それぞれ二乗する第1,第2二乗回路と,前記第1,第2二乗回路の出力をそれぞれ平均化する第1,第2平均化回路と,前記第1,第2平均化回路の出力の平方根をそれぞれ演算する第1,第2平方根回路と,前記第1,第2平方根回路の出力を減算して前記直流成分を出力する第2減算回路と,前記第2減算回路の減算出力に基づき当該減算出力を抑制するように前記係数を生成する係数演算回路とを有するADCの補正回路。上記のバックグランドキャリブレーション回路によれば,タイムインタリーブ時分割で動作する複数のADCチャネルのうち少なくとも一つに適応フィルタを設け,複数のADCチャネルの出力を加算した加算出力に基づいて適応フィルタの計数を演算している。加算出力のスプリアス信号成分を抑制するように適応フィルタの計数を制御することで,タイムインタリーブのサンプリングタイミングのずれスキューに起因して発生する誤差であるスプリアス信号成分誤差信号成分,イメージ信号成分を抑制しようとしている。しかしながら,非特許文献1による方法では,入力信号が特定の周波数の場合には適切にスプリアス信号成分を抑制することができず,限定的な周波数のアナログ入力信号にしか適用することができない。そこで,本発明の目的は,アナログ入力信号に対する周波数の制限を抑制したバックグランドキャリブレーションを行うADCとその補正回路を提供することにある。ADCの第1の側面は,アナログ入力信号をサンプリング周波数以下fsでサンプリングしてデジタル出力信号に変換するADCであって,前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換するN個のアナログデジタル変換以下ADCチャネルと,前記N個のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と,前記N個のADCチャネルの少なくとも一つの出力に設けられた適応フィルタと,前記デジタル出力信号に応じて前記適応フィルタの係数を生成する補正回路とを有し,前記補正回路は,前記デジタル出力信号に含まれる前記アナログ入力信号成分と誤差に対応するイメージ信号成分のうち,前記イメージ信号成分の直流成分bを演算し,前記直流成分に基づいて当該直流成分が抑制されるように前記係数を演算する。ADCの好ましい態様によれば,前記N個は2個であり,前記補正回路は,前記デジタル出力信号をfs/2だけ周波数推移する周波数推移回路と,前記周波数推移回路の出力をπ/2位相シフトする位相シフト回路と,前記デジタル出力信号と前記位相シフト回路の出力信号とを加算する第1加算回路と,前記デジタル出力信号から前記位相シフト回路の出力信号を減算する第1減算回路と,前記第1加算回路の出力と,前記第1減算回路の出力とを,それぞれ二乗する第1,第2二乗回路と,前記第1,第2二乗回路の出力をそれぞれ平均化する第1,第2平均化回路と,前記第1,第2平均化回路の出力の平方根をそれぞれ演算する第1,第2平方根回路と,前記第1,第2平方根回路の出力を減算して前記イメージ信号成分の直流成分を出力する第2減算回路と,前記第2減算回路の減算出力に基づき当該減算出力を抑制するように前記係数を生成する係数演算回路とを有する。上記の第1の側面によれば,イメージ信号成分を抑制するように係数を生成しているので,アナログ入力信号の周波数に依存することなく,イメージ信号成分を抑制することができる。図1は,タイムインタリーブ型のADCを示す図である。タイムインタリーブ型のADCは,アナログ入力信号AINをタイムインタリーブでデジタル出力信号に変換するN個図1の例では2個のADCチャネル100200と,N個のADCチャネル100200がそれぞれ出力するチャネルデジタル信号D1D2を合成してデジタル出力信号DOUTを生成するチャネル合成器1とを有する。チャネル合成器1は,例えば加算器である。アナログ入力信号AINは,スイッチSW1SW2を介してそれぞれのADCチャネル100200に入力される。スイッチSW1SW2は,サンプリング周波数fsのサンプリングクロックSCLKに同期して,タイムインタリーブでオンとオフを繰り返す。図1の例では2個のADCチャネルを有するので,スイッチSW1,SW2は,サンプリング周波数fsのサンプリングクロックSCLKを2分周N個のチャネルならN分周した周波数fs2のサンプリングクロックΦAΦBの立ち上がりエッジに同期してオンし,それぞれのサンプリングクロックΦAΦBがHレベルの間のアナログ入力信号AINをそれぞれ対応するADCチャネル100200に入力する。ADCチャネルはそれぞれADC回路を有し,入力したアナログ入力信号をデジタル信号に変換する。ADCチャネルが有するADC回路は,サンプリング周波数fsのサンプリングクロックSCLKを2分周した周波数fs2の周期,換言すると,サンプリング周波数fsの2倍の周期でAD変換を行う。図2は,2分周したサンプリングクロックΦAΦBの一例を示す図である。理想的には,サンプリングクロックΦAのオンデューティ比は50であるが,図2に示されるようにHレベルの期間が1fsΔt2,Lレベルの期間が1fsΔt2となると,サンプリングクロックΦAと位相が反転しているサンプリングクロックΦBの立ち上がりエッジは,理想的なタイミング1fsよりもΔt2だけタイミングが早まっている。このようなADCのサンプリングタイミングのずれスキューに起因して,AD変換されたチャネルデジタル出力信号D1D2にはスキュー誤差が発生する。図3は,スキュー誤差を示す図である。図3には,上段に,サンプリングタイミングとADCチャネル100200がAD変換するデジタル出力信号ch1ch2とが示され,下段にデジタル出力信号ch1ch2の誤差が示されている。前提として,アナログ入力信号AINは正弦波または余弦波であるとする。第1のサンプリングクロックΦAの立ち上がりエッジでサンプリングされると,それをAD変換した出力信号は図3中のch1に示すような波形になる。第1のサンプリングクロックΦAが第2のサンプリングクロックΦBに対してスキューがない場合,図3の下段に示す波形とは異なり,クロックΦAによりサンプリングされAD変換される信号を示す黒丸とクロックΦBによりサンプリングされAD変換される信号を示す白丸には誤差が発生しない。一方,第1のサンプリングクロックΦAの180°の位相よりもΔt2タイミングが早い第2のサンプリングクロックΦBでサンプリングされAD変換される信号は,図3中のch2に示す波形になる。つまり,波形ch2は,クロックΦBのサンプリングタイミングでの波形ch1の値よりもΔt2遅れた値になる。しかも,図3の下段に示されるように,クロックΦBによりサンプリングされAD変換される信号を示す白丸には誤差が発生している。この2つの波形ch1,ch2の差がスキュー誤差であり,2つのADCチャネルの出力を合成したデジタル出力信号DOUTに含まれる。波形ch1をサンプリングしてAD変換した値は,黒丸のとおり誤差がゼロであるが,波形ch2をサンプリングしてAD変換した値は,白丸のとおり波形ch1との差に対応する誤差を有する。つまり,デジタル出力信号DOUTには,アナログ入力信号成分波形ch1の値に加えて,サンプリングクロックΦBでの波形ch1,ch2の差分であるスキュー誤差によるイメージ信号成分スプリアス成分が含まれている。図3の下段のチャネルミスマッチに示されるとおり,このスキュー誤差は,サンプリングクロックΦB周波数fs2の周期2fs毎に発生し,アナログ入力信号ch1の波形の周期1finの包絡線の値になる。したがって,このイメージ信号成分は,サンプリング周波数fsの2分の1の高周波fs2と,アナログ入力信号ch1の波形の周波数finの低周波とを有する波形であり,その周波数はfs2finである。そこで,タイムインタリーブ型のADCに,イメージ信号成分をバックグランドで抑制または除去する補正回路を設けることが提案されている。例えば,前述の非特許文献1である。図4は,タイムインタリーブ型のADCの例を示す図である。この例は,スキュー誤差をバックグランドでキャリブレーションするADCである。この例も,N2個のADCチャネル100200を有する例である。図4のタイムインタリーブ型のADCは,図1と同様に,2個のADCチャネル100200と,それらのデジタル出力を合成する加算器1とを有する。さらに,ADCは,第2チャネルのADC200の出力を補正する適応フィルタ15を有し,そして,ADCは,加算器1により合成されたデジタル出力信号DOUTに基づいて適応フィルタ15の係数φ14を生成する補正回路20を有する。補正回路20は,デジタル出力信号DOUTからスキュー誤差推定量Δtを演算で求め,その推定量に基づいてフィルタ係数φ14を算出する。ここで,nはサンプリング回数である。適応フィルタ15はそのフィルタ係数φ14に応じて第2のADCチャネル200のデジタル出力D2を遅延した信号の値に補正する。そして,その結果得られたデジタル出力信号DOUTから再度スキュー誤差推定量Δtを演算し,フィルタ係数φ14を算出する。このような処理をスキュー誤差推定量Δtがゼロに漸近するまで繰り返すことで,スキュー誤差が校正される。アナログ入力信号AINを周波数fin,振幅A2aの余弦波acosと仮定した場合,加算器1の出力である補正回路20への入力信号yは,次の通りである。この入力信号yの導出については後に詳述する。yacosαbsinβaA2b4∝Δtここで,A,ωin,Δtはそれぞれアナログ入力信号振幅,入力信号の角周波数およびスキュー誤差を示す。図4の補正回路20は,周波数推移回路2と,π/2位相シフト回路3と,式の入力信号yacosαbsinβと,位相シフト回路3の出力信号yd1asinβbcosαとを乗算器30で乗算し,アキュムレータ31でAC成分を除去しているので,スキュー誤差推定量Δtは以下の式で表される。Δtabつまり,係数演算回路14は,値abがゼロに漸近するように係数φ14を演算している。図5は,アナログ入力信号成分とイメージ信号成分とを示す図である。アナログ入力信号成分acosαとスキューにより発生したイメージ信号成分bsinβは,図5の1のような周波数成分fin,fs2finを有する。周波数推移回路2が周波数fs2だけ推移すると,入力信号成分とイメージ信号成分の周波数は,図5の2に示すようになる。つまり,互いの周波数が入れ替わった関係になる。そこで,乗算器30が信号yyd1を乗算し,アキュムレータ31がAC成分を除去すると,スキュー誤差推定量Δtは,上記の式のようになる。アナログ入力信号の周波数finがfs4以外の場合は,入力信号成分の周波数finとスキュー誤差により発生したイメージ信号成分の周波数fs2finが異なるため,式を零に漸近させることによって,式のスキュー誤差Δtに比例した値bを零に漸近することができる。その結果,スキュー誤差Δtを零に漸近させることができる。しかし,アナログ入力信号の周波数finがfs4の場合finfs4は,デジタル出力信号DOUTの周波数特性は,アナログ入力信号成分とイメージ信号成分が同じ周波数fs4になる。図6は,アナログ入力信号の周波数finがfs4の場合finfs4のデジタル出力信号DOUTの周波数特性を示す図である。上述したとおり,fin=fs4の場合は,図5のイメージ信号成分の周波数fs2finも,fs2finfs4となる。そのため,アナログ入力信号成分aとイメージ信号成分bの区別ができなくなってしまう。つまり,アナログ入力信号の周波数finがfs4の場合,式のスキュー補正推定量Δtを零に漸近させる処理は,式のaを零に漸近させている処理なのか,それとも式のbを零に漸近させている処理なのかを区別できなくなってしまう。そのため,スキュー誤差があっても,値aが零に漸近してしまうとスキュー補正推定量Δt0となり,スキュー誤差を補正できなくなってしまう。[第1の実施の形態]図7は,第1の実施の形態におけるADCの構成図である。この例も,タイムインタリーブ型のADCであり,スキュー誤差をバックグランドでキャリブレーションするADCである。この例も,N2個のADCチャネル100200を有する。そして,図7のタイムインタリーブ型のADCは,図1と同様に,2個のADCチャネル100200と,それらのデジタル出力D1D2を合成する加算器1とを有する。さらに,ADCは,第2チャネルのADC200の出力を補正する適応フィルタ15を有し,そして,加算器1により合成されたデジタル出力信号DOUTに基づいて適応フィルタ15の係数φ14を生成する補正回路20を有する。ここまでは,図4と同等である。ただし,図4と異なり,補正回路20は,デジタル出力信号DOUTからアナログ入力信号成分前述の値aとスキュー誤差に起因するイメージ信号成分前述の値bとを分離して,イメージ信号成分のみを抽出し,それをスキュー誤差推定量Δtとして係数演算回路14に入力している。そして,係数演算回路14は,その推定量Δt値bに比例をゼロに漸近するようにフィルタ係数Wnを算出する。適応フィルタ15はそのフィルタ係数Wnに応じて第2のADCチャネル200のデジタル出力D2を補正する。さらに,その結果得られたデジタル出力信号DOUTから再度スキュー誤差推定量Δtを演算し,フィルタ係数Wnを新たに算出し,適応フィルタ15に設定する。このような処理をスキュー誤差推定量Δt値bに比例がゼロに漸近するまで繰り返すことで,スキュー誤差が校正される。このように,第1の実施の形態のADCでは,補正回路20がデジタル出力信号DOUTからアナログ入力信号成分値aとイメージ信号成分値bとを分離する演算を行い,アナログ入力信号成分値aが含まれずイメージ信号成分値bが含まれるスキュー誤差推定値Δtをゼロに漸近させるようにフィルタ係数Wnを生成する。したがって,アナログ入力信号AINの周波数finがfs4と等しい場合でも,確実にイメージ信号成分値bをゼロにするように校正することができる。本実施の形態における補正回路20の具体的な演算回路は,次の通りである。補正回路20は,デジタル出力信号DOUTをfs/Nだけ周波数推移する周波数推移回路2と,周波数推移回路2の出力をπ/2だけ位相シフトする位相シフト回路3とを有する。さらに,補正回路20は,デジタル出力信号y=acosαbsinβαfinβfs2finと位相シフト回路3の出力信号=asinβbcosαとを加算する第1加算回路5と,デジタル出力信号yから位相シフト回路3の出力信号yd1を減算する第1減算回路4,6とを有し,さらに,第1加算回路5の出力と第1減算回路4,6の出力とをそれぞれ二乗する第1,第2二乗回路7,8と,第1,第2二乗回路の出力をそれぞれ平均化する第1,第2平均化回路9,10と,それら出力22の平方根をそれぞれ演算する第1,第2平方根回路11,12と,それらの出力を減算してイメージ信号成分の直流成分を出力する第2減算回路13と,その第2減算回路13の減算出力に基づき当該減算出力を抑制するように,つまりゼロに漸近するように係数Wnを生成する係数演算回路14とを有する。次に,上記の演算回路によりスキュー誤差推定値Δtがスキュー誤差に起因するイメージ信号成分の値bを含み,アナログ入力信号成分の値aを含まないことを説明する。以下,図7の回路要素1~13の演算式を順番に示す。図8は,図7の補正回路20の各回路要素による演算を示すフローチャート図である。図8も参照しながら説明する。最初に,適応フィルタ15が動作しない場合の,2つのADCチャネル100200の出力D1D2を加算器1で合成したデジタル出力信号yについて説明する。この信号yは,補正回路20に入力される入力信号でもある。[加算器1とその演算S1]タイムインタリーブADCのアナログ入力信号AINを,一例として次の余弦波の信号xとする。xacosここで,そのDC成分であるaは,次の通りであり,Aはアナログ入力信号の振幅を表す。aA2このとき,加算器1の出力であるデジタル出力信号DOUT,つまり補正回路20の入力信号yは,次の通り,スキュー誤差Δtを含む。yacostnTΔt2nΔt2acosnΔt2θなお,ωin,Δt,θはそれぞれアナログ入力信号AINの角周波数,サンプルクロックのスキュー誤差,初期位相を表す。つまり,スイッチSW1,SW2は,例えば,サンプル点n=0~6において,時間t=0,TΔt,2T,3TΔt,4T,5TΔtのタイミングでアナログ入力信号AINをサンプリングする。ここで,T=1fsであるが,Δtは図2の場合なら負である。式を以下のように展開する。yacosθcosnωinΔt2asinθsinnωinΔt2acosθcosasinθcossin2πωsTであるから,nπωsnT2という関係式が成り立つので,これを式のnπに代入すると,以下のように展開できる。yacoscosθasinsinωsnT2θacoscosθasinsinnTωinΔt2θなお,ωinは入力信号の角周波数である。ここで,ωinΔt2t1より,cos≒1sin≒ωinΔt2が成り立つ。そこで,式とを式に代入すると,次の通り,入力信号yが導かれる。yacosθaωinΔt2sinnTωinnT2θacosαbsinβここで,a,b,α,βは,次の通りであるaA2b4αωinnTωinΔt2θβnT2θ式の右辺の第一項と第二項は,それぞれアナログ入力信号成分acosαと,スキューにより発生した誤差に対応するイメージ信号成分bsinβを表す。図3の下段や図5の1のスペクトラムに示したように,アナログ入力信号成分acosαは,アナログ入力信号の周波数finの周波数を有する。一方,スキュー誤差によるイメージ信号成分bsinβは,サンプリング周波数の12の周波数fs2から入力周波数finを減じた周波数の周波数を有する。以下の演算では,入力信号yの式からイメージ信号成分bsinβのDC成分であるbに比例した値をイメージ誤差Δtとして抽出する。[周波数推移回路2,S2]周波数推移回路2は,式のスキュー補正回路の入力信号yをfs2周波数推移する。fsはタイムインタリーブADCのサンプリング周波数であり,式の第一項の周波数finはfinfs2になり,第二項の周波数fs2finはfinになる。したがって,この周波数推移した信号をycとおくと,次の通りである。ycacosβbsinαすなわち,式をfs2周波数推移することで,式では,式の第一項と第二項のAC成分cosα,sinβのαとβを置き換えることができた。このことは,図5の1を2の関係に変換したことを意味する。図7中,周波数推移回路2は,加算器1の出力yにnを乗算する乗算器である。fs2周波数推移するためには,信号yにcosを乗算すれば良いが,サンプリング点t=01fs2fs3fs~nfsでは,cos=cos0,cosπ,cos2π,cos3π~cosとなり,1,-1,1,-1~であるのでcos=nになる。[位相シフト回路3,S3]位相シフト回路3は,式の周波数推移した信号ycをπ2位相シフトする。この位相シフトした信号をyd1とおくと,次の通りである。yd1asinβbcosαすなわち,式の信号ycをπ2位相シフトすることにより,sinをcosに,cosをsinに変換することができる。これにより,以下に示すとおり,式を加算,減算し,それぞれ二乗した後に平均化により交流成分AC成分を除去し,互いに減算すればb値を抽出することができる。[符号反転器4,S4]式の位相シフトした信号yd1を符号反転する。この符号反転した信号をyd2とおくと,次の通りである。yd2asinβbcosα[加算器5,S5]加算器5は,式の入力信号yと式の位相シフト信号yd1を加算する。この加算した信号をya1とおくと,次の通りである。ya1cosαsinβ[加算器6,S6]加算器6は,式の入力信号yと式の符号反転した信号yd2を加算する。この加算した信号をya2とおくと,次の通りである。ya2cosαsinβすなわち,符号反転器4と加算器6とで減算器が構成されている。[二乗回路7,S7]二乗回路7は,式の加算信号ya1を二乗する。この二乗した信号をyp1とおくと,次の通りである。yp1221sinこれにより,yp1は,2と,2に比例するAC成分とを有する。[二乗回路8,S8]二乗回路8は,式の加算信号ya2を二乗する。この二乗した信号をyp2とおくと,次の通りである。yp2221sinこれにより,yp2は,2と,2に比例するAC成分とを有する。なお,両二乗回路7,8は,図7の例では,ステップサイズも同時に乗算している。このステップサイズは,係数演算回路14による最小二乗法に関連し,適切なサイズに設定することで,エラー誤差Δtをゼロに漸近させる速度を最短にすることができる。[アキュムレータ累積加算器9,S9]アキュムレータ累積加算器9は,二乗回路7の出力を累積加算する一種の積分器であり,実質的に式の二乗した信号yp1の平均値を求める回路である。この平均値をym1とおくと,信号yp1のAC成分は平均化されるとゼロになるので,DC成分だけが残り,次の通りになる。ym1Eyp12図7中には,アキュムレータ9を実現する回路が破線で囲まれた図に示されている。加算器と遅延回路Dとを有し,入力値に,加算器の出力をサンプル点間の時間遅延させた値を加算することで,入力値を累積加算することができる。[アキュムレータ累積加算器10,S10]アキュムレータ累積加算器10も,二乗回路8の出力を積分する積分器であり,式の二乗した信号yp2の平均値を求める回路である。この平均値をym2とおくと,上記と同様に,AC成分が平均化によりゼロになり,DC成分だけが残り,次の通りになる。ym2Eyp22[平方根回路11,S11]平方根回路11は,式の平均値ym1の根号計算をする。この結果をyr1とおくと,次の通りである。yr1ab[平方根回路12,S12]平方根回路12は,式の平均値ym2の根号計算をする。この結果をyr2とおくと,次の通りである。yr2ab[減算回路13,S13]減算回路13は,式との二つの根号計算の結果yr1とyr2の差分から,スキュー補正推定量を求める。この補正推定量をΔtとおくと,式から次のようになる。Δtyr2yr12bAωinΔt2∝Δt式に示すように,スキュー誤差Δtに比例した値2bが算出される。この値2bは,式のアナログ入力信号成分の値aを含まず,式のイメージ信号成分のDC成分bを含む。[係数演算回路14,S14]そこで,係数演算回路14は,式の検出されたスキュー補正推定量Δtから,Nタップの適応フィルタ15の係数wnwnwnwnTを求める。この係数の求め方は最小二乗法による。wnsinπ2iΔt[適応デジタルフィルタ15,S15]適応フィルタ15では,式のように適応フィルタの係数を変更して,第2チャネルのADC200からの出力信号を,スキューΔtだけ遅延させた波形の値に補正する。つまり,図3の波形ch2を波形ch1に補正する。以上のS1~S15の処理を繰り返して,スキュー誤差Δtを零に漸近させる。この場合,スキュー誤差推定値Δtは,イメージ信号成分のDC成分であるb値にのみ比例する値であり,アナログ入力信号成分の値aを含んでいない。したがって,アナログ入力信号の周波数がfs4の場合であっても,イメージ信号成分だけをゼロに漸近させることができるので,本実施の形態のADCは,広い周波数のアナログ入力信号に適用することができる。図7の補正回路20は,サンプリングクロックSCLKに同期して動作する。つまり,2チャネルのADCがそれぞれサンプリングしたアナログ値から変換したデジタル値D1D2について,それぞれ上記の演算を行いスキュー誤差推定値Δtを抽出し,フィルタ係数Wnを演算する。[第2の実施の形態]図9は,第2の実施の形態におけるADCの回路図である。図7のADC回路と同様に,2チャネルのADCチャネル100200と,第2チャネル側の適応フィルタ15と,スキュー誤差を補正する補正回路20とを有する。図7と異なる構成は,補正回路20が二乗回路7,8とステップサイズを乗算する乗算器7a8aとを個別に有することである。それ以外の構成は,図7と同じである。すなわち,図9の補正回路では,式のyと式のyd1との加算値加算器5の出力と減算値減算器4,6の出力をそれぞれ二乗回路7,8で二乗し,それに乗算器7a,8aでステップサイズを乗算し,それをアキュムレータ9,10によりそれぞれ累積加算して平均値を求める。そして,平方根回路11,12が,それぞれの平均値を根号計算平方根を求める演算を行いyr1ab,yr2abを求め,減算器13が2bを求める。係数演算回路14がこの2b値をゼロに漸近するように係数Wnを求め,適応フィルタ15に設定する。上記を繰り返すことによりスキュー誤差に対応するb値をゼロにすることができる。補正回路20は,サンプリングクロックSCLKに同期して動作するが,係数演算回路14は,複数クロック毎に係数を更新してもよい。[第3の実施の形態]図10は,第3の実施の形態におけるADCの回路図である。このADC回路では,補正回路20が,図9のステップサイズの乗算器7a,7bとアキュムレータ9,10の代わりに,移動平均フィルタ回路9a,10aを有している。それ以外の構成は同じである。移動平均フィルタ回路9a,10aは,予め決められた期間における平均値を求める回路である。したがって,二乗回路7,8の出力である式のyp1yp2について,予め決められた過去のサンプリング点での平均値を求める。平均値のサンプリング点の数を最適に設定することで,係数演算回路14による最小二乗法の収斂時間を最短化することができ,図9のステップサイズの設定に対応することが実現できる。[第4の実施の形態]図11は,第4の実施の形態におけるADCの回路図である。このADC回路では,補正回路20が,図9の二乗回路7,8とステップサイズの乗算器7a,8aとの間に,ロバスト推定回路7b,8bを有する。ロバスト推定回路7b,8bは,二乗回路7,8の出力である式の信号yp1yp2の外れ値による影響を低減する回路である。式の信号yp1yp2は,理想値を中心に上下に振動する値になるが,何らかのノイズなどの影響でそれらの理想値を中心とする上下振動する値から大きく外れた値を有することがある。ロバスト推定回路は,このような外れ値を低減する一種の平滑化回路である。外れ値の影響を低減した後にアキュムレータ9,10により累積加算値を求めることで,平均値を理想値に近い値にすることができる。外れ値の影響が低減されていないと,平均値は理想値からややずれた値になるので,スキュー誤差推定値Δtは理想値からはずれた値になり,適切にスキュー誤差を除去することができない。ロバスト推定回路7b,8bを設けることで,そのような外れ値の影響を抑制する補正ができる。ロバスト補正された値は,乗算器7a,8aでステップサイズを乗算され,アキュムレータ9,10により平均化され,平方根回路11,12で根号計算され,減算器13で減算されてスキュー誤差推定値Δt∝2bが求められる。この構成は,図9と同じである。[第5の実施の形態]図12は,第5の実施の形態におけるADCの回路図である。このADC回路の補正回路20は,減算器13と係数演算回路14との間に更新制御補償回路16を有する。更新制御補償回路16は,例えば,サンプルクロックSCLKのクロックサイクルが規定のサイクル数,例えば50サンプル点,毎に,減算器13の出力であるスキュー誤差推定値Δtを更新して,この更新したスキュー誤差推定値Δtを係数演算回路14に出力し,同時に,アキュムレータ9,10をリセット信号RSTでリセットする。すなわち,更新制御補償回路16は,適応フィルタ15に係数Wnが設定された後,規定サンプル点の数だけ乗算器7a,8aの出力をアキュムレータ9,10に累積加算させ,その累積加算値に基づいて得たスキュー誤差推定値Δtを,新たなスキュー誤差推定値Δtとして更新する。そして,更新されたスキュー誤差推定値Δtに基づいて係数演算回路14が新たな係数Wnを求めて適応フィルタ15に設定する。したがって,過去のスキュー誤差推定値Δtによる影響をなくし,現在のスキュー誤差推定値Δtによる係数で補正されたデジタル信号から,次のスキュー誤差推定値Δtを求める。そのため,サンプルクロックサイクル毎に求められたスキュー誤差推定値Δtを係数演算回路14に入力して新たな係数Wnを求めるよりも,スキュー誤差推定値Δtがゼロに漸近する時のオーバーシュートやアンダーシュートを小さくでき,漸近までの時間を短くできる。また,更新サイクルを適切に選ぶことで,乗算器7a,8aのステップサイズを適切な大きな値に設定することもでき,さらに漸近するまでの時間短縮が図れる。[第6の実施の形態]図13は,第6の実施の形態におけるADCの回路図である。このADC回路の補正回路20は,移動平均フィルタ7c,8cを二乗回路7,8とアキュムレータ9,10との間に有し,さらに,更新制御補償回路16を有する。移動平均フィルタ7c,8cは,所定のサンプル数の値の平均値を求める。そして,その平均値がアキュムレータ9,10により累積加算される。移動平均値は,一種の平滑化された値であり,図11のロバスト推定回路7b,8bによるロバスト補正と同等の作用効果を有する。平滑化された値をアキュムレータ9,10で平均化することで,アキュムレータ9,10の出力は理想値に近い値になる。図13の移動平均フィルタ7c,8cには,図11のステップサイズに対応する値を設定することができる。移動平均値の大きさをステップサイズで適切に調整することで,係数演算回路14による最小二乗法による漸近までの時間を短くすることができる。以上の通り,上記の実施の形態のADCによれば,複数のADCチャネルのデジタル出力を合成したデジタル出力信号yを演算して,アナログ入力信号成分の値aとイメージ信号成分の値bを含むabととを求め,それらを減算してアナログ入力信号成分の値aを除去し,イメージ信号成分の値bを抽出する。そして,このイメージ信号成分の値bに基づいて最小二乗法により係数Wnを求め適応フィルタ15に設定する。このイメージ信号成分の値bの演算と係数Wnの演算及び設定とを繰り返すことでイメージ信号成分をゼロに漸近させる。したがって,アナログ入力信号AINの周波数がサンプリング周波数fsの14であるfs4の場合でも,適切にイメージ信号成分をゼロに漸近させることができる。以上の実施の形態をまとめると,次の付記のとおりである。付記1アナログ入力信号をサンプリング周波数以下fsでサンプリングしてデジタル出力信号に変換するADCであって,前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換するN個のアナログデジタル変換以下ADCチャネルと,前記N個のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と,前記N個のADCチャネルの少なくとも一つの出力に設けられた適応フィルタと,前記デジタル出力信号に応じて前記適応フィルタの係数を生成する補正回路とを有し,前記補正回路は,前記デジタル出力信号に含まれる前記アナログ入力信号成分と誤差に対応するイメージ信号成分のうち,前記イメージ信号成分の直流成分を演算し,前記直流成分に基づいて当該直流成分が抑制されるように前記係数を演算するADC。付記2付記1において,前記N個は2個であり,前記補正回路は,前記デジタル出力信号をfs/2周波数推移する周波数推移回路と,前記周波数推移回路の出力をπ/2位相シフトする位相シフト回路と,前記デジタル出力信号と前記位相シフト回路の出力信号とを加算する第1加算回路と,前記デジタル出力信号から前記位相シフト回路の出力信号を減算する第1減算回路と,前記第1加算回路の出力と,前記第1減算回路の出力とを,それぞれ二乗する第1,第2二乗回路と,前記第1,第2二乗回路の出力をそれぞれ平均化する第1,第2平均化回路と,前記第1,第2平均化回路の出力の平方根をそれぞれ演算する第1,第2平方根回路と,前記第1,第2平方根回路の出力を減算して前記イメージ信号成分の直流成分を出力する第2減算回路と,前記第2減算回路の減算出力に基づき当該減算出力を抑制するように前記係数を生成する係数演算回路とを有するADC。付記3付記2において,前記第1,第2平均化回路は,前記第1,第2二乗回路の出力をそれぞれ累積加算する第1,第2アキュムレータを有するADC。付記4付記3において,前記補正回路は,さらに,前記第1,第2二乗回路と前記第1,第2アキュムレータとの間に,前記第1,第2二乗回路の出力にそれぞれステップサイズを乗算する第1,第2ステップサイズ乗算器を有し,前記係数演算回路は,前記第2減算回路の減算出力に基づき最小二乗法により前記係数を演算するADC。付記5付記4において,前記補正回路は,さらに,前記第1,第2二乗回路と前記第1,第2ステップサイズ乗算器との間に,前記第1,第2二乗回路の出力の誤差が大きい値を平滑化するロバスト補正回路を有するADC。付記6付記3または4において,前記補正回路は,さらに,前記第2減算回路の減算出力を,所定サンプリング回数毎に更新すると共に,前記第1,第2アキュムレータを前記所定サンプリング回数毎にリセットして累積加算値をクリアする更新制御補償回路を有するADC。付記7付記3において,前記補正回路は,さらに,前記第1,第2二乗回路と前記第1,第2アキュムレータとの間に,前記第1,第2二乗回路の出力の所定サンプル数の移動平均値をそれぞれ演算する第1,第2移動平均回路を有し,前記係数演算回路は,前記減算出力に基づき最小二乗法により前記係数を演算するADC。付記8付記7において,前記補正回路は,さらに,前記第2減算回路の減算出力を,所定サンプリング回数毎に更新すると共に,前記第1,第2アキュムレータと前記第1,第2移動平均回路とを前記所定サンプリング回数毎にリセットして累積値をクリアする更新制御補償回路を有するADC。付記9付記2において,前記第1,第2平均化回路は,前記第1,第2二乗回路の出力の所定サンプル数の移動平均値をそれぞれ演算する第1,第2移動平均回路と,前記第1,第2移動平均回路の移動平均値を累積加算する第1,第2のアキュムレータとを有するADC。付記10アナログ入力信号をサンプリング周波数以下fsでサンプリングしてデジタル出力信号に変換するADCであって,前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換するN個のアナログデジタル変換以下ADCチャネルと,前記N個のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と,前記N個のADCチャネルの少なくとも一つの出力に設けられた適応フィルタと,を有するADCの補正回路において,前記デジタル出力信号に含まれる前記アナログ入力信号成分と誤差に対応するイメージ信号成分のうち,前記イメージ信号成分の直流成分を演算し,前記直流成分に基づいて当該直流成分が抑制されるように前記係数を演算するADCの補正回路。付記11付記10において,前記N個は2個であり,前記補正回路は,前記デジタル出力信号をfs/2周波数推移する周波数推移回路と,前記周波数推移回路の出力をπ/2位相シフトする位相シフト回路と,前記デジタル出力信号と前記位相シフト回路の出力信号とを加算する第1加算回路と,前記デジタル出力信号から前記位相シフト回路の出力信号を減算する第1減算回路と,前記第1加算回路の出力と,前記第1減算回路の出力とを,それぞれ二乗する第1,第2二乗回路と,前記第1,第2二乗回路の出力をそれぞれ平均化する第1,第2平均化回路と,前記第1,第2平均化回路の出力の平方根をそれぞれ演算する第1,第2平方根回路と,前記第1,第2平方根回路の出力を減算して前記直流成分を出力する第2減算回路と,前記第2減算回路の減算出力に基づき当該減算出力を抑制するように前記係数を生成する係数演算回路とを有するADCの補正回路。付記12付記11において,さらに,前記第2減算回路の減算出力を,所定サンプリング回数毎に更新すると共に,前記第1,第2アキュムレータを前記所定サンプリング回数毎にリセットして累積加算値をクリアする更新制御補償回路を有するADCの補正回路。付記13アナログ入力信号をサンプリング周波数以下fsでサンプリングしてデジタル出力信号に変換するADCであって,前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換するN個のアナログデジタル変換以下ADCチャネルと,前記N個のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と,前記N個のADCチャネルの少なくとも一つの出力に設けられた適応フィルタと,を有するADCの補正方法において,前記デジタル出力信号に含まれる前記アナログ入力信号成分と誤差に対応するイメージ信号成分のうち,前記イメージ信号成分の直流成分を演算し,前記直流成分に基づいて当該直流成分が抑制されるように前記係数を演算し,前記係数を前記適応フィルタに設定するADCの補正方法。付記14付記13において,前記N個は2個であり,前記補正方法は,前記デジタル出力信号をfs/2周波数推移する周波数推移工程と,前記周波数推移回路の出力をπ/2位相シフトする位相シフト工程と,前記デジタル出力信号と前記位相シフトした信号とを加算する第1加算工程と,前記デジタル出力信号から前記位相シフトした信号を減算する第1減算工程と,前記第1加算工程で加算した信号と,前記第1減算工程で減算した信号とを,それぞれ二乗する第1,第2二乗工程と,前記第1,第2二乗工程で求めた信号をそれぞれ平均化する第1,第2平均化工程と,前記第1,第2平均化工程で平均化した信号の出力の平方根をそれぞれ演算する第1,第2平方根工程と,前記第1,第2平方根工程で生成した信号を減算して前記イメージ信号成分の直流成分を求める第2減算工程と,前記第2減算工程で求めた直流成分に基づき当該直流成分を抑制するように前記係数を生成する係数演算工程とを有するADCの補正方法。"