半導体ウエハのチップ領域に、複数の反射電極を形成する工程と、前記反射電極の表面を覆うように、前記半導体ウエハの上に絶縁膜を形成する工程と、前記反射電極が前記絶縁膜で覆われた状態で、前記チップ領域とは異なるナンバリング領域に、凹凸による識別標識を形成する工程と、前記識別標識を形成した後、前記反射電極の上面が露出するまで前記絶縁膜を除去する工程とを有する半導体装置の製造方法。前記識別標識を形成する工程において、前記ナンバリング領域の前記絶縁膜にレーザビームを照射することにより凹凸を形成し、前記絶縁膜を除去する前に、前記レーザビームの照射によって発生し、前記半導体ウエハに付着した異物を除去する工程をさらに含む請求項1に記載の半導体装置の製造方法。前記反射電極を形成する工程は、前記半導体ウエハの上に、反射膜を形成する工程と、前記反射膜に、該反射膜の底面まで達する分離溝を形成することにより、前記チップ領域の前記反射膜を、複数の前記反射電極に分離する工程とを含み、前記絶縁膜を形成する工程において、前記分離溝を前記絶縁膜で埋め込み、前記絶縁膜を除去する工程において、前記分離溝内には前記絶縁膜を残す請求項1または2に記載の半導体装置の製造方法。前記分離溝を形成する工程において、前記ナンバリング領域には前記反射膜を残し、前記絶縁膜を形成する工程において、前記ナンバリング領域の前記反射膜の上にも前記絶縁膜を形成し、前記識別標識を形成する工程において、前記ナンバリング領域に、前記絶縁膜の上面から、前記反射膜の底面より深い位置まで達する凹部を形成することにより前記識別標識を形成する請求項3に記載の半導体装置の製造方法。前記絶縁膜を除去した後、露出した前記反射電極の上に配向膜を形成する工程をさらに有する請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。凹凸で構成される識別標識の形成には、例えばレーザアブレーションが適用される。レーザアブレーションによる加工を行うと、アブレーションによって飛散した異物がウエハ表面に再付着する。この異物は、例えばブラシ洗浄等によって除去することができる。液晶オンシリコン素子を形成する際には、ウエハプロセス最終工程終了後に、アルミニウム等の反射電極が露出している。この状態でブラシ洗浄等の物理的除去方法を適用すると、反射電極の表面がダメージを受け、反射率の低下につながる。従って、識別標識を再形成した後に、物理的除去方法を適用することは好ましくない。また、アブレーションによって付着した異物を、化学的に除去することは困難である。反射電極の表面にダメージを与えることなく、異物を除去する技術が望まれている。本発明の一観点によると、半導体ウエハのチップ領域に、複数の反射電極を形成する工程と、前記反射電極の表面を覆うように、前記半導体ウエハの上に絶縁膜を形成する工程と、前記反射電極が前記絶縁膜で覆われた状態で、前記チップ領域とは異なるナンバリング領域に、凹凸による識別標識を形成する工程と、前記識別標識を形成した後、前記反射電極の上面が露出するまで前記絶縁膜を除去する工程とを有する半導体装置の製造方法が適用される。識別標識を形成する際に、反射電極が絶縁膜で覆われている。従って、識別標識を形成する際にウエハ表面に付着した異物を、反射電極にダメージを与えることなく除去することができる。図面を参照しながら、実施例による半導体装置の製造方法について説明する。図1Aに示す半導体ウエハ10を準備する。半導体ウエハ10は、例えばシリコンウエハである。図3に、半導体ウエハ10の平面図を示す。半導体ウエハ10にノッチ11が形成されている。半導体ウエハ10の表面に、複数のチップ領域80が画定されている。チップ領域80は、例えば行列状に配列される。この段階では、半導体ウエハ80の表面に回路パターンは形成されていない。ノッチ11の近傍に、第1のナンバリング領域81が画定されており、外周部近傍の他の位置に、第2のナンバリング領域82が画定されている。これらのナンバリング領域81、82には、まだ識別標識は形成されていない。第1のナンバリング領域81及び第2のナンバリング領域82の形状は、半径方向と直交する方向に長い長方形である。この長方形の短辺及び長辺の長さは、例えば約1mm、及び約8mmである。半導体ウエハ10の直径が200mmである場合、半導体ウエハ10の中心から、第1のナンバリング領域81の中心までの距離及び第2のナンバリング領域82の中心までの距離は、例えば98.7mmである。図1Aは、チップ領域80及び第1のナンバリング領域81の部分断面図である。図1Bに示すように、半導体ウエハ10の第1のナンバリング領域81に、第1の識別標識12を形成する。第1の識別標識12は、例えば複数の点状の凹部13により構成される。各凹部13は、例えばパルスレーザビームを照射してアブレーションを生じさせることにより形成される。アブレーションによって半導体ウエハ10の表面に付着した異物を、ブラシ洗浄等の物理的除去方法により除去する。図1Cに示すように、半導体ウエハ10のチップ領域80の表層部に素子分離絶縁膜15を形成する。素子分離絶縁膜15の形成には、例えばシャロートレンチアイソレーションSTI法が適用される。素子分離絶縁膜15によって画定された複数の活性領域に、それぞれトランジスタ16を形成する。以下、トランジスタ16の形成方法について簡単に説明する。まず、活性領域の表面に、ゲート絶縁膜となる酸化シリコン膜を形成する。その上に、ゲート電極となるポリシリコン膜を形成する。ポリシリコン膜及び酸化シリコン膜をパターニングすることにより、ゲート絶縁膜16I及びゲート電極16Gを形成する。ゲート電極16Gをマスクとして、半導体ウエハ10の表層部に不純物イオンを注入することにより、エクステンション領域を形成する。その後、ゲート電極16Gの側面に、サイドウォールスペーサを形成する。ゲート電極16G及びサイドウォールスペーサをマスクとして、半導体ウエハ10の表層部に不純物イオンを注入することにより、ソース及びドレインとなる不純物拡散領域16Dを形成する。トランジスタ16を形成する工程で、第1のナンバリング領域81においては、凹部13の側面及び底面に、絶縁膜15aが形成される。さらに、凹部13の側面と底面との接続箇所の近傍に、ポリシリコン膜16aが残る。図1Dに示すように、半導体ウエハ10の全面に、酸化シリコン等の層間絶縁膜20を形成する。層間絶縁膜20は、酸化シリコン膜を化学気相成長CVDにより堆積した後、その表面を化学機械研磨CMP等で平坦化することにより形成される。層間絶縁膜20の厚さは、例えば600nmとする。チップ領域80においては、層間絶縁膜20がトランジスタ16を被覆する。第1のナンバリング領域81においては、半導体ウエハ10の上面、及び凹部13の側面及び底面に沿う領域に、層間絶縁膜20が堆積される。図1Eに示すように、層間絶縁膜20にビアホールを形成し、このビアホール内にタングステンW等の導電プラグ21を埋め込む。導電プラグ21は、トランジスタ16の不純物拡散領域16Dに接続される。第1のナンバリング領域81においては、凹部13の側面及び底面に沿う層間絶縁膜20の表面に、導電プラグ21と同じ材料からなる導電膜21aが堆積される。図1Fに示すように、層間絶縁膜20及び導電プラグ21の上に、酸化シリコン等からなる2層目の層間絶縁膜24を形成する。この層間絶縁膜24に配線用のトレンチを形成し、トレンチ内に、銅または銅合金からなる配線25を充填する。配線25の形成には、シングルダマシン法が適用される。層間絶縁膜24の厚さは、例えば600nmである。第1のナンバリング領域81においては、層間絶縁膜20の上、及び凹部13の側面及び底面に沿う領域に、層間絶縁膜24が堆積される。さらに、凹部13の側面及び底面に沿う層間絶縁膜24の表面に、導電プラグ25と同一の材料からなる導電膜25aが形成される。図1Gに示すように、層間絶縁膜24及び配線25の上に、酸化シリコン等からなる3層目の層間絶縁膜27を形成する。層間絶縁膜27の厚さは、例えば600nmである。層間絶縁膜27内に、デュアルダマシン法を用いて、銅または銅合金からなる配線28を形成する。配線28は、下層の配線25及び導電プラグ21を介して、トランジスタ16の一方の不純物拡散領域16Dに接続される。第1のナンバリング領域81においては、層間絶縁膜24の上面、及び凹部13の側面と底面に沿う領域に、層間絶縁膜27が堆積される。層間絶縁膜27の表面には、凹部13の形状を反映した凹部が形成される。この凹部が、配線28と同一の材料からなる導電膜28aで埋め込まれる。図1Hに示すように、層間絶縁膜27、配線28、導電膜28aの上に、酸化シリコン等からなる4層目の層間絶縁膜29を形成する。層間絶縁膜29の厚さは、例えば600nmである。層間絶縁膜29にビアホールを形成し、このビアホール内にW等からなる導電プラグ30を充填する。導電プラグ30は、下層の配線28に接続される。図1Iに示すように、層間絶縁膜29及び導電プラグ30の上に、反射膜33を形成する。反射膜33は、例えば厚さ60nmのTiN膜31と、その上に形成された厚さ200nmのAlCu膜32との2層で構成される。TiN膜31及びAlCu膜32の形成には、例えばスパッタリングが適用される。反射膜33の最上層には、AlCu合金の他に、アルミニウムAl、またはAlを主成分とする他の合金を用いてもよい。図1Jに示すように、チップ領域80の反射膜33に分離溝35を形成する。反射膜33のエッチングには、例えばCl2、BCl3、CHF3、及びArを含む混合ガスを用いたドライエッチングが適用される。分離溝35は、例えば平面視において正方格子形状のパターンを有する。分離溝35は、反射膜33の底面まで達し、層間絶縁膜29を露出させる。反射膜33は、分離溝35によって複数の反射電極36に分離される。反射電極36は、下層の導電プラグ30、配線28、配線25、及び導電プラグ21を介して、トランジスタ16の一方の不純物拡散領域16Dに接続される。第1のナンバリング領域81においては、全面が反射膜33で覆われている。図1Kに示すように、層間絶縁膜29及び反射電極36の上に、酸化シリコン等からなる絶縁膜38を形成する。絶縁膜38の厚さは、例えば700nmである。絶縁膜38の形成には、例えばCVDが適用される。分離溝35は、絶縁膜38で埋め尽くされる。第1のナンバリング領域81においては、反射膜33の上に、絶縁膜38が形成される。図1Lに示すように、絶縁膜38にCMPを施すことにより、その表面を平坦化する。研磨する厚さは、例えば400nmとする。反射電極36の上には、薄くされた絶縁膜38が残っている。図1Mに、図1Lに示した段階と同一の段階における半導体ウエハ10の断面図を、第2のナンバリング領域82を含めて示す。第2のナンバリング領域82においては、半導体ウエハ10の上に、層間絶縁膜20、24、27、29、反射膜33、及び絶縁膜38がこの順番に積層されている。図1Nに示すように、第2のナンバリング領域82に第2の識別標識40を形成する。第2の識別標識40は、複数の点状の凹部41により構成される。凹部41は、レーザビーム照射によってアブレーションを生じさせることにより形成される。凹部41は、例えば最も下の層間絶縁膜20を突き抜け、半導体ウエハ10の表層部まで達する。アブレーション時に飛散した異物42が、凹部41の周囲の絶縁膜38の上に付着する。半導体ウエハ10に形成された第1の識別標識12は、絶縁膜や導電膜で凹部13が徐々に埋め込まれることにより、光学的読み取りが困難になる。例えば、図1Gに示したように、凹部13の側面に沿う段差が消滅すると、第1の識別標識12を光学的に読み取ることが困難になる。第2の識別標識40を形成する際には、半導体ウエハ10が保管されているウエハキャリア、及びウエハキャリア内の保管場所により半導体ウエハ10のウエハ識別番号を取得することができる。取得されたウエハ識別番号に基づいて、第2の識別標識40が形成される。ウエハキャリア、及びウエハキャリア内の保管場所と、半導体ウエハ10のウエハ識別番号とは、例えば製造ラインの上位コンピュータで管理されている。凹部41の周囲には、反射膜33が残されているため、凹部41内の領域と、その周囲の領域との反射率の差が大きい。その結果、第2の識別標識40を光学的に検出することが容易になる。図1Oに示すように、ブラシ洗浄装置45を用いて半導体ウエハ10の表面を洗浄する。これにより、異物42を効率的に取り除くことができる。ブラシ洗浄以外に、その他の物理的に異物を除去する洗浄方法を適用してもよい。ブラシ洗浄時に、反射電極36は絶縁膜38で覆われているため、反射電極38がダメージを受けることは無い。図1Pに示すように、絶縁膜38をエッチバックすることにより、反射電極36を露出させる。絶縁膜38のエッチバックには、例えばCF4、CHF3、及びArの混合ガスを用いたドライエッチングが適用される。第1のナンバリング領域81及び第2のナンバリング領域82においては、反射膜33が露出する。反射電極36の間の分離溝35内には、絶縁膜38が残る。分離溝35内に残った絶縁膜38の上面と、反射電極36の上面とは、同一の高さに位置し、ほぼ平坦な表面を画定する。図1Qに示すように、反射電極36及び絶縁膜38の上に、配向膜47を形成する。配向膜47は、例えば酸化シリコンを斜方蒸着することにより形成される。第1のナンバリング領域81においては、反射膜33の上に配向膜47が形成される。第2のナンバリング領域82においては、反射膜33の上面、及び凹部41の側面と底面に配向膜47が形成される。配向膜47を形成した後、半導体ウエハ10をチップ領域80ごとに分割する。図2Aに、実施例による方法で製造された半導体装置を用いた反射型液晶表示装置の断面図を示す。半導体ウエハ10から配向膜47までのアクティブマトリクス基板50は、上記実施例による半導体装置の製造方法により作製される。配向膜47に対向するように、対向基板51が配置されている。対向基板51は、透明ガラス基板60、その内側の表面に形成された透明共通電極61、及びその表面に形成された配向膜62を含む。アクティブマトリクス基板50と対向基板51との間に、液晶層63が挟持されている。液晶層63内の液晶分子は、電圧無印加時にほぼ垂直配向している。反射電極36と透明共通電極61との間に電圧を印加すると、液晶層63の配向状態が水平配向に変わる。図2Bに、アクティブマトリクス基板50の表示領域の等価回路図を示す。図2Bの横方向に複数のゲートバスライン71が延在し、縦方向に複数のデータバスライン72が延在している。ゲートバスライン71とデータバスライン72との交差箇所ごとに、1つの画素70が配置される。画素70は、トランジスタ16及び反射電極36を含む。トランジスタ16のゲート電極及びドレインが、それぞれ対応するゲートバスライン71及びデータバスライン72に接続されている。トランジスタ16のソースは、反射電極36に接続される。図2Aにおいて、対向基板51の外側の表面に入射する光が、対向基板51及び液晶層63を透過し、反射電極36まで到達する。反射電極36で反射した光が、液晶層63及び対向基板51を透過して外部に出射される。実施例による製造方法を適用することにより、反射電極36の表面のダメージを軽減させ、高い反射率を確保することができる。以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。