アナログ信号を、発振器信号に基づいて無線周波数における無線通信信号に周波数アップコンバートするように構成されたアップコンバータと、位相同期回路を有し、前記アップコンバータに結合されており、前記発振器信号を前記アップコンバータに出力するように構成された発振器と、を備え、前記位相同期回路は、その出力をその入力で受け取った信号と同期させ、且つ、前記位相同期回路の第1利得及び第1抵抗の内の少なくとも1つを、潜在的に問題のあるチャネルにおける送信に適用することによって、前記潜在的に問題のあるチャネルのエミッションを抑制し、前記第1利得及び前記第1抵抗の内の少なくとも1つは、前記潜在的に問題のあるチャネル以外のチャネルにおける送信に適用される第2利得及び第2抵抗とは異なっている、送信元。更に、前記位相同期回路は、前記位相同期回路のための第1遅延を前記潜在的に問題のあるチャネルにおける送信に適用するように構成されており、前記第1遅延は、前記潜在的に問題のあるチャネル以外のチャネルにおける送信に適用される第2遅延とは異なっている請求項1に記載の送信元。前記第1利得及び第2利得は、それぞれ、前記位相同期回路と一体になった電圧制御発振器の利得である請求項1に記載の送信元。前記第1抵抗及び第2抵抗は、それぞれ、前記位相同期回路と一体になったループフィルタに組み込まれた抵抗である請求項1に記載の送信元。前記第1利得及び前記第1抵抗の内の少なくとも1つは、前記位相同期回路に格納されている請求項1に記載の送信元。位相同期回路の出力を前記位相同期回路の入力で受け取った信号と同期させることと、前記位相同期回路の第1利得及び第1抵抗の内の少なくとも1つを、潜在的に問題のあるチャネルにおける通信に適用することによって、前記潜在的に問題のあるチャネルにおけるエミッションを抑制することと、を備え、前記第1利得及び前記第1抵抗の内の少なくとも1つは、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第2利得及び第2抵抗とは異なっている、方法。位相同期回路であって、入力信号の第1位相を出力信号の第2位相と比較し、且つ前記第2位相と前記第1位相との差に比例した第1信号を生成する位相比較器と、前記位相比較器と結合し、前記第1信号をフィルタリングしてエラー信号を生成するように構成されたループフィルタと、前記エラー信号に基づいて前記出力信号を生成するように構成された電圧制御発振器と、前記位相同期回路における利得及び抵抗の内の少なくとも1つを制御するように構成された変数制御モジュールと、を備えた位相同期回路。通常、FCC規則47章の要求を満たすために、送信機の出力スペクトルはフィルタリングされることを必要とする。本開示は、フィルタリングのための効率的な方法及びシステムを提供する。しかしながら、modORFS及びswORFSを満足することは、FCC規則47章の要求を満足することとは異なるチャレンジを提示する。上述したように、送信機は、しばしばPLLを使用する。多くのPLLアーキテクチャでは、通常、基準クロックが用いられており、基準クロックは、しばしば、位相比較器に送られる前に二乗回路によって加工される。PLLブロックの非線形性によって、基準クロックの高調波が生成されて、様々なメカニズムを介して出力に送られる。オンチャネルの局部発振器周波数から400又は600kHzのオフセットに位置する高調波の場合には、そのような高調波は、これらの周波数オフセットにおけるmodORFS要求を満足することに失敗を生じさせ得る。そのようなチャネルの高調波は、しばしば、近整数near-integermodORFSチャネルと呼ばれる。従来、近整数modORFSチャネルの問題は、PLL回路のレイアウトにおけるPLL素子の分離を改善することによって解決される。しかし、そのようなアプローチは、しばしば、PLLを製造する際の複数の試み例えば、回路のフォトリソグラフィのためのテープアウトtape-outを要求するので、商品化までの時間がかかり、また費用が心配となり得た。本明細書に開示する一形態によれば、方法は、位相同期回路の出力を位相同期回路の入力で受け取った信号と同期させることを備え得る。更に、方法は、位相同期回路の第1利得及び第1抵抗の内の少なくとも1つを、近整数modORFSチャネルにおける通信送信又は受信に適用することによって、潜在的に問題のあるチャネルにおけるエミッションを抑制することを備え、第1利得及び第1抵抗の内の少なくとも1つは、潜在的に問題のあるチャネル以外のチャネルにおける通信送信又は受信に適用される第2利得及び第2抵抗とは異なっている。本発明に係る1つ又は複数の実施形態の技術的長所は、従来のアプローチでしばしば要求されるように開発のレイアウト段階において分離を改善すること無しに、近整数modORFSチャネル又はFCC規則47章下で問題となるチャネルにおけるエミッションの抑制を含み得る。本発明の様々な実施形態が、列挙される技術的長所のいくつか、全て又はいずれでもないものを含み得ることが理解されるだろう。また、本発明の他の技術的長所が、本明細書に含まれる図面、説明及びクレームから、当業者には即座に明らかとなり得る。本発明及びその特徴及び長所のより完全な理解のために、添付の図面と共に、下記の説明が参照される。図1は、本開示の実施形態に従って、一例である無線通信システム100のブロックダイアグラムを示す。簡単のために、2つの端末110及び2つの基地局120のみが図1には示されている。また、端末110は、遠隔局、移動局、アクセス端末、ユーザ装置UE、無線通信装置、携帯電話、又は他の端末として呼ばれ得る。基地局120は、固定局であり、アクセスポイント、ノードB、又は他の用語でも呼ばれ得る。移動交換局MSC140は、基地局120に結合されて、基地局120を調整及び制御し得る。端末110は、通信衛星130からの信号を受信可能であっても良いし、受信不可能であっても良い。通信衛星130は、周知のグローバルポジショニングシステムGPSのような衛星測位システムに属し得る。各GPS衛星は、地上のGPS受信機がGPS信号の到達の時間を測定することを可能にする情報を含んで符号化されたGPS信号を送信し得る。十分な数のGPS衛星に対する測定が、GPS受信機の3次元的位置を正確に評価するために用いられ得る。また、端末110は、ブルートゥース登録商標送信機、ワイヤレスフィディリティーWi-Fi送信機、無線ローカルエリアネットワークWLAN送信機、IEEE802.11送信機及び他の適切な送信機のような他のタイプの送信元からの信号を受信可能である。図1では、各端末110は、複数の送信元からの信号を同時に受信するものとして示されており、送信元は基地局120又は通信衛星130である。ある実施形態では、端末110も送信元である。通常、端末110は、ゼロ、1、又は複数の送信元からの信号をいつなんどきでも受信し得る。システム100は、符号分割多元接続CDMAシステム、時分割多元接続TDMAシステム、又は他の無線通信システムであり得る。CDMAシステムは、IS-95、IS-20001xとして一般に知られる、IS-8561xEV-DOとして一般に知られる、広帯域符号分割多元接続W-CDMA及びその他のような、1つ又は複数のCDMA標準を実装する。TDMAシステムは、グローバルシステムフォーモバイルコミュニケーションズGSMのような、1つ又は複数のTDMA標準を実装する。W-CDMA標準は、3GPPとして知られるコンソーシアムによって決定され、IS-2000及びIS-856は、3GPP2として知られるコンソーシアムによって決定される。図2は、本開示の実施形態に従って、一例である送信元200例えば、端末110、基地局120又は通信衛星130のブロックダイアグラムを示す。送信元200は、様々なデジタル信号及び情報を処理し得るデジタル回路202を備え、様々なデジタル信号及び情報に対してそのようなデジタル信号と関連したアナログ信号が送信元200から送信される。送信元200は、デジタルアナログコンバータDAC204を備え得る。DAC204は、デジタル回路202からデジタル信号を受信し、そのようなデジタル信号をアナログ信号に変換するように構成され得る。そして、そのようなアナログ信号は、アップコンバータ208を含む1つ又は複数の送信元200の他の部品に送られる。アップコンバータ208は、DAC204から受信したアナログ信号を、発振器210によって供給される発振器信号に基づいて、無線周波数の無線通信信号に周波数アップコンバートするように構成され得る。発振器210は、アナログ信号を無線通信信号へ変調又はアップコンバージョンするための所定の周波数のアナログ波形を生成するように構成された任意の適切な装置、システム又は装置であり得る。図2に示すように、発振器は、位相同期回路PLL212を有する。PLL212は、基準入力信号の周波数及び位相の両方に応答して自動的に制御発振器の周波数を上げ下げすることにより、周波数及び位相の両方において基準信号と一致するまで、入力信号の位相に対して一定の関係を有する信号を生成するように構成された制御システムであり得る。PLL212は、図3を参照して、より詳細に後述される。送信元200は、アップコンバートされた送信のための信号を増幅する可変利得増幅器VGA214と、VGA214からの増幅された信号を受信し、関心の帯域内の信号成分を通過させ、且つ帯域外のノイズ及び不要な信号を除去するように構成されたバンドパスフィルタ216とを有する。バンドパスフィルタリングされた信号は、電力増幅器220によって受信されて、アンテナ218を介した送信のために増幅され得る。アンテナ218は、増幅されたそのような信号を受け取って送信する例えば、1つ又は複数の端末200へ。本明細書に開示される方法及びシステムは信号の送信に言及しているけれども、類似した方法及びシステムは信号の受信に対して適用され得る。従って、本開示において用いられるように、信号の通信は、信号の送信及び信号の受信の内の何れか又は両方を言及し得る。図3は、本開示の実施形態に従って、PLL212のブロックダイアグラムを示す。PLL212は、周波数選択回路であり、入力信号νIωI、θIを同期させ、且つ入力信号の周波数におけるノイズ又は変動にもかかわらず同期を維持するように設計される。図3に示すように、PLL212は、位相比較器302、ループフィルタ304、電圧制御発振器VCO306及び変数制御モジュール308を有する。位相比較器302は、入力信号の位相θIをVCO306の出力νOの位相θOと比較して、差θI-θOに比例した電圧νDを生成する。電圧νDは、ループフィルタ304によってフィルタリングされて高周波数のリップル及びノイズが抑制され、エラー電圧νEと呼ばれる結果が、VCO306の制御入力に供給されてその周波数ωOを調整し得る。VCO306は、νE=0において、自走周波数として知られる初期周波数ω0で発振するように構成されており、VCO306の特性は、ωO=ω0KvνEtとなる。ここで、Kvは、ラジアン/秒/ボルトを単位とするVCO306の利得である。もし、自走周波数ω0と十分に近い周波数ωIを有する周期性の入力がPLL212に加えられた場合、エラー電圧νEが出力されて、νOがνIと同期又はロックされるまでωOを調整する。ωIが変化すると、νOとνIとの間の位相シフトが増加し始めて、νD及びνEが変化する。νEの変化は、ωOがωIと同じ値に戻されるまでωOを調整し、PLL212は一度ロックされると入力周波数の変化に追従することを許容するように、VCO306は構成され得る。変数制御モジュール308は、VCO306の利得Kv及びループフィルタ304の抵抗部品の抵抗を制御するように構成され得る。所与の設計のPLL212は、限られた数の近整数modORFSチャネルを有しており、これらのチャネルは単純な高調波及び実験室検証を通して確認され得る。そのようなチャネル上で送信すると、変数制御モジュール308は、利得及び抵抗の値を制御してPLL212のループ帯域幅を減ずる。狭められたループ帯域幅の結果として、高い帯域内の歪みが生じて、高いグローバル位相エラーが起こり得る。また、変数制御モジュール308は、チャネル間の群遅延差を制御して、全てのチャネルが同じデータパス遅延を有することを保証する。変数制御モジュール308及びPLL212の他の部品の機能は、図4を参照して、以下に詳述される。図4は、本開示の実施形態に従って、無線通信装置におけるエミッションを抑制するための方法400の一例のフローチャートを示す。一実施形態によれば、方法400は、ステップ402から始まり得る。上述したように、本開示の教示は、システム100の様々な構成に実装され得る。そのようにして、方法400に対する初期化点及び方法400を含むステップ402~416の順番は、選択された実装に依存する。ステップ402において、製造者は、送信元200及び/又はPLL212に対するオフライン解析及び検証を実行し得る。解析及び検証は、PLL212に対して潜在的に問題のあるチャネル例えば、近整数modORFSチャネル、FCC規則47章において潜在的に問題のあるチャネル、及び潜在的に問題のあるエミッションスペクトラムを有する他のチャネルのリストを作ること、個々のチャネルに対する利得及びループフィルタ抵抗の値のリストを作ること、及び、個々のチャネルに対する遅延の値のリストを作ることを含み得る。これらのリストの作成は、送信元200及び/又はPLL212のテスト、解析及び検証に基づいており、所定のチャネルに対する近整数modORFS問題を効果的に低減する利得及び抵抗に対する値を見つけ出し得る。そのようなリストは、送信元200の任意の部品に格納され得る。この部品は、変数制御モジュール308を含むがこれに限られるものではない。送信元200及び/又はPLL212が製造された後、ステップ404において、コマンドが発せられて、無線信号が送信され得る。ステップ406において、変数制御モジュール308又は送信元200の他の部品は、送信が潜在的に問題のあるチャネルにおいて生じるか否かを判断する。もし、送信が潜在的に問題のあるチャネルにおいて生じないならば、方法400はステップ408へ進み得る。一方、送信が潜在的に問題のあるチャネルにおいて生じるならば、方法400はステップ412へ進み得る。ステップ408において、送信が潜在的に問題のあるチャネルにおいて生じないという決定に応じて、変数制御モジュール308又は送信元200の他の部品は、PLL212によって使用されるデフォルトの利得及び抵抗の値を供給し得る。ステップ410において、変数制御モジュール308又は送信元200の他の部品は、PLL212によって使用されるデフォルトのバルク遅延bulkdelayを供給し得る。ステップ410が完了すると、方法400は、ステップ416へ進み得る。ステップ412において、送信が潜在的に問題のあるチャネルにおいて生じるという決定に応じて、変数制御モジュール308又は送信元200の他の部品は、PLL212によって使用される近整数modORFSチャネルに固有の利得及び抵抗の値を供給し得る。ステップ414において、変数制御モジュール308又は送信元200の他の部品は、PLL212によって使用される近整数modORFSチャネルに固有の微小遅延finedelayを供給し得る。ステップ414が完了すると、方法400は、ステップ416へ進み得る。ステップ416において、送信元200は、ステップ408/410又はステップ412/414の何れかにおいて用いられた利得、抵抗及び遅延の値を使用するPLL212を用いて、送信を始め得る。ステップ416が完了した後、方法400は終了する。図4は、方法400に関してとられた所定の数のステップを開示しているけれども、方法400は、図4に示されたステップよりも、より多くの又はより少ないステップを用いて実行され得る。また、図4は、方法400に関してとられた所定の順番のステップを開示しているけれども、方法400を含むステップは、任意の適切な順番で達成され得る。方法400は、システム100又は方法400を実行可能な任意の他のシステムを用いて実行され得る。ある実施形態では、方法400は、コンピュータ読み取り可能な媒体に含まれたソフトウェア及び/又はファームウェア内に部分的又は完全に実装され得る。開示の範囲からの変更、追加又は削除が、システム100に対してなされ得る。制限されない例として、本開示において示される信号受信のためのエミッション抑制に加えて、変更、追加又は削除がシステム100に対してなされ、類似のシステム及び方法に適用されることが許容されて、信号受信のためのエミッション抑制を提供する。図1~4に示されるもの以外の実施形態も用いられ得る。システム100の部品は、統合又は分離され得る。更に、システム100の動作は、より多くの、より少ない、又は他の部品によって実行され得る。本明細書において用いられるように、それぞれ又は各は、1セットの内のそれぞれの部材か、又は、1セットのサブセットの内のそれぞれの部材を意味する。本発明は、いくつかの実施形態を用いて説明されたが、様々な変更及び改良が当業者に対して示唆され得る。本発明は、添付の特許請求の範囲の範囲内において、そのような変更及び改良を包含することが意図される。以上の上述した各実施形態に関し、更に以下の付記を開示する。付記1アナログ信号を、発振器信号に基づいて無線周波数における無線通信信号に周波数アップコンバートするように構成されたアップコンバータと、位相同期回路を有し、前記アップコンバータに結合されており、前記発振器信号を前記アップコンバータに出力するように構成された発振器と、を備え、前記位相同期回路は、その出力をその入力で受け取った信号と同期させ、且つ、前記位相同期回路の第1利得及び第1抵抗の内の少なくとも1つを、潜在的に問題のあるチャネルにおける送信に適用することによって、前記潜在的に問題のあるチャネルのエミッションを抑制し、前記第1利得及び前記第1抵抗の内の少なくとも1つは、前記潜在的に問題のあるチャネル以外のチャネルにおける送信に適用される第2利得及び第2抵抗とは異なっている、送信元。1付記2更に、前記位相同期回路は、前記位相同期回路のための第1遅延を前記潜在的に問題のあるチャネルにおける送信に適用するように構成されており、前記第1遅延は、前記潜在的に問題のあるチャネル以外のチャネルにおける送信に適用される第2遅延とは異なっている付記1に記載の送信元。2付記3前記第1利得及び第2利得は、それぞれ、前記位相同期回路と一体になった電圧制御発振器の利得である付記1に記載の送信元。3付記4前記第1抵抗及び第2抵抗は、それぞれ、前記位相同期回路と一体になったループフィルタに組み込まれた抵抗である付記1に記載の送信元。4付記5前記第1利得及び前記第1抵抗の内の少なくとも1つは、前記位相同期回路に格納されている付記1に記載の送信元。5付記6前記送信元は、端末、基地局及び通信衛星の内の1つを有する付記1に記載の送信元。付記7前記潜在的に問題のあるチャネルは、近整数変調による出力無線周波数スペクトルmodORFSチャネルの1つを有し、チャネルはFCC規則47章によって許可されるものよりも大きなエミッションを有し得る付記1に記載の送信元。付記8位相同期回路の出力を前記位相同期回路の入力で受け取った信号と同期させることと、前記位相同期回路の第1利得及び第1抵抗の内の少なくとも1つを、潜在的に問題のあるチャネルにおける通信に適用することによって、前記潜在的に問題のあるチャネルにおけるエミッションを抑制することと、を備え、前記第1利得及び前記第1抵抗の内の少なくとも1つは、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第2利得及び第2抵抗とは異なっている、方法。6付記9更に、前記位相同期回路のための第1遅延を前記潜在的に問題のあるチャネルにおける通信に適用することを備え、前記第1遅延は、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第2遅延とは異なっていることを備える付記8に記載の方法。付記10前記第1利得及び第2利得は、それぞれ、前記位相同期回路と一体になった電圧制御発振器の利得である付記8に記載の方法。付記11前記第1利得及び第2利得は、それぞれ、前記位相同期回路と一体になった電圧制御発振器の利得である付記8に記載の方法。付記12前記第1抵抗及び第2抵抗は、それぞれ、前記位相同期回路と一体になったループフィルタに組み込まれた抵抗である付記8に記載の方法。付記13前記第1利得及び前記第1抵抗の内の少なくとも1つは、前記位相同期回路に格納されている付記8に記載の方法。付記14前記潜在的に問題のあるチャネルは、近整数変調による出力無線周波数スペクトルmodORFSチャネルの1つを有し、チャネルはFCC規則47章によって許可されるものよりも大きなエミッションを有し得る付記8に記載の方法。付記15位相同期回路であって、入力信号の第1位相を出力信号の第2位相と比較し、且つ前記第2位相と前記第1位相との差に比例した第1信号を生成する位相比較器と、前記位相比較器と結合し、前記第1信号をフィルタリングしてエラー信号を生成するように構成されたループフィルタと、前記エラー信号に基づいて前記出力信号を生成するように構成された電圧制御発振器と、前記位相同期回路における利得及び抵抗の内の少なくとも1つを制御するように構成された変数制御モジュールと、を備えた位相同期回路。7付記16前記変数制御モジュールは、前記入力信号が潜在的に問題のあるチャネルにある場合に、前記位相同期回路における第1利得及び第1抵抗の内の少なくとも1つを潜在的に問題のあるチャネルにおける通信に適用することによって、前記利得及び前記抵抗の内の少なくとも1つを制御するように構成されており、前記第1利得及び前記第1抵抗の内の少なくとも1つは、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第2利得及び第2抵抗とは異なっている、付記15に記載の位相同期回路。付記17前記第1利得及び第1抵抗の内の少なくとも1つは、前記変数制御モジュールに格納される付記16に記載の位相同期回路。付記18更に、前記変数制御モジュールは、前記位相同期回路の遅延を制御するように構成される付記15に記載の位相同期回路。付記19前記変数制御モジュールは、前記入力信号が潜在的に問題のあるチャネルにある場合に、前記位相同期回路のための第1遅延を前記潜在的に問題のあるチャネルにおける通信に適用することによって、前記遅延を制御するように構成されており、前記第1遅延は、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第2遅延とは異なっている付記18に記載の位相同期回路。付記20前記第1遅延は、前記変数制御モジュールに格納される付記19に記載の位相同期回路。付記21前記利得は、前記電圧制御発振器の利得を有する付記15に記載の位相同期回路。付記22前記抵抗は、前記ループフィルタと一体になった抵抗を有する付記15に記載の位相同期回路。付記23前記潜在的に問題のあるチャネルは、近整数変調による出力無線周波数スペクトルmodORFSチャネルの1つを有し、チャネルはFCC規則47章によって許可されるものよりも大きなエミッションを有し得る付記16に記載の位相同期回路。