"正方形のホール素子感受部と、前記ホール素子感受部の4つの頂点の各々に配置された同一形状を有するホール電圧出力端子と、前記ホール電圧出力端子のそれぞれの両側に、前記ホール電圧出力端子とは導通しないように間隔を置いて配置された、前記4つの頂点において同一形状を有する制御電流入力端子と、を有するホールセンサ。4つの頂点および4回回転軸を有する形状であるホール素子感受部と、前記4つの頂点の各々に配置された同一形状を有するホール電圧出力端子と、前記ホール電圧出力端子のそれぞれの両側に、前記ホール電圧出力端子とは導通しないように間隔を置いて配置された、前記4つの頂点において同一形状を有する制御電流入力端子と、を有するホールセンサ。前記制御電流入力端子は、それが配置された頂点から出る対角線に直行する方向に沿った幅が、同じ頂点に配置された前記ホール電圧出力端子の幅よりも大きいことを特徴とする請求項1あるいは2に記載のホールセンサ。前記制御電流入力端子は、印加される電流を遮断するためのスイッチを各々有することを特徴とする請求項1あるいは2に記載のホールセンサ。前記ホール素子感受部は、P型半導体基板表面に形成されたN型不純物領域からなり、さらに、前記N型不純物領域の側面および底面を囲むように形成されたN型低濃度不純物領域からなる空乏層抑制領域を有し、前記第1のN型不純物領域の端部に設けられた前記ホール電圧出力端子及びその両側に配置された前記制御電流入力端子はN型高濃度不純物領域からなることを特徴とする請求項1乃至4のいずれか1項記載のホールセンサ。前記制御電流入力端子及び前記ホール電圧出力端子は、前記P型半導体基板表面からの深さが前記ホール素子感受部と同じであることを特徴とする請求項5記載のホールセンサ。スピニングカレントによりオフセット電圧を除去できることを特徴とする請求項1乃至6のいずれか1項記載のホールセンサ。しかしながら、特許文献1の方法では、ホール素子感受部に入力する2方向の電流や出力されるホール電圧が形状に依存してしまうと、スピニングカレントによるオフセット電圧除去ができないため、素子の形状は対称形で、4つの端子も同一形状である必要がある。従来の方法では、ホール電圧出力端子と制御電流入力端子の役割を同一端子に兼ねさせていたので、オフセット電圧を除去するためには、この2つの役割を持つ端子はすべて同一形状でなければならなかった。ホール電圧出力端子と制御電流入力端子としての役割が入れ替わるために、それぞれの機能に適した形状及び配置を割る振ることはできなかった。このように4つの端子の形状および配置によってもホール素子の感度およびオフセット電圧は変化するため、これらの端子の形状および配置をどのように選択するのかという課題がある。また、特許文献2の方法では、W/Lを任意に決めることができるため、高感度化は可能である。しかしながら、複数のホール素子を用いるため、チップサイズが大きくなり、コストアップにつながるといった課題がある。さらに、スピニングカレントによるオフセット電圧除去だけではオフセット電圧を除去できない場合がある。その理由を以下で説明する。ホール素子は、図4に示す等価回路で表される。ホール素子は、4つの端子を、4つの抵抗R1、R2、R3、R4で接続したブリッジ回路として表される。ホール素子が対称形の場合、4つの抵抗R1、R2、R3、R4の抵抗値は同一となる。しかし、実際には応力や製造上の加工精度等により異なる。前記のとおり2方向に電流を流したときの出力電圧を減算することによりオフセット電圧をキャンセルする。印加磁場がゼロの時を考える。ホール素子の一対の端子T1、T2に電圧Vinを印加すると、他方の一対の端子T3、T4間には、ホール電圧Vouta=R2R4-R1R3/R1R4/R2R3Vinが出力される。一方、端子T3、T4に電圧Vinを印加すると、T1、T2にはホール電圧Voutb=R1R3-R2R4/R3R4/R1R2Vinが出力される。2方向の出力電圧の差、つまりオフセット電圧は、Vos=Vouta-Voutb=R1-R3R2-R4R2R4-R1R3/R1R4/R2R3/R3R4/R1R2Vinとなる。ここで、右辺の分母R1-R3R2-R4R2R4-R1R3=0になる条件においてオフセット電圧は除去できる。したがって、オフセット電圧は各々の等価回路の抵抗R1,R2,R3,R4が異なる場合でもキャンセルできる。しかし、抵抗R1,R2,R3,R4が電流印加方向により値が異なる場合、つまり、ホール素子の一対の端子T1、T2に電圧Vinを印加する場合と端子T3、T4に電圧Vinを印加する場合とで4つの抵抗R1,R2,R3,R4の値が異なるとき、オフセット電圧Vosは前述の式が成り立たないため、キャンセルできないこととなる。図5は一般的なホール素子の断面図である。ホール素子感受部となるN型不純物領域102の周辺部は分離のためP型の不純物領域に囲まれている。ホール電流印加端子に電圧を印加すると、ホール素子感受部とその周辺部の境界では空乏層が広がる。空乏層中にはホール電流は流れないため、空乏層が広がっている領域ではホール電流は抑制され、抵抗は増加する。また、空乏層幅は印加電圧に依存する。そのため、図4で示す等価回路の抵抗R1,R2,R3,R4が電圧印加方向により値が変化するためオフセットキャンセル回路で磁気オフセットのキャンセルができない。上記の課題を解決するため、本発明は以下のような構成をした。ホール素子感受部の制御電流入力端子とホール電圧出力端子を独立に配置したことを特徴とする。ホール素子感受部の形状は、正方形であり、その各頂点に制御電流入力端子とホール電圧出力端子の両方を有することを特徴とする。配置した端子の形状は、制御電流入力端子幅が大きく、ホール電圧出力端子幅が小さいことを特徴とする。そして、制御電流入力端子と電源間にはスイッチを有することを特徴とする。また、スピニングカレントによりオフセット電圧を除去できることを特徴とする。さらにスピニングカレントによるオフセット電圧除去を可能にするため、P型半導体基板表面に形成されたN型不純物領域からなるホール素子感受部と、N型不純物領域の側面および底面を囲むように形成されたN型低濃度不純物領域からなる空乏層抑制領域と、N型不純物領域の端部に設けられたN高濃度不純物領域からなる制御電流入力端子とからなることを特徴とする。空乏層抑制領域であるN型低濃度不純物領域はホール素子感受部のN型不純物領域よりも深く、かつ濃度が薄く形成されていることを特徴とする。上記手段を用いることにより、スピニングカレントによりオフセット電圧を除去することができる。また、制御電流入力端子とホール電圧出力端子を独立に配置することにより、入力端子を大きくし、出力端子を小さくすることができるため、ホール素子の感度を増大させることができる。さらにホール素子1つで上記のことが可能であるため、チップサイズを小さくすることができる。図1は本発明にかかるホール素子の一実施例の構成を示す平面図である。本発明のホール素子は正方形のホール素子感受部100の4つの各頂点にホール電圧出力端子111、112、113、114とそのホール電圧出力端子を挟む制御電流入力端子121、122、123、124を有する。つまり、ホール素子感受部に接続する端子についてホール電圧出力端子と制御電流入力端子を異なる端子として独立に配置するのである。従来の方法では、ホール電圧出力端子と制御電流入力端子の役割を同一端子に兼ねさせていたので、オフセット電圧を除去するためには、この2つの役割を持つ端子はすべて同一形状でなければならなかった。ホール電圧出力端子と制御電流入力端子としての役割が入れ替わるために、それぞれの機能に適した形状及び配置を割る振ることはできなかった。しかし、本発明においては、ホール電圧出力端子と制御電流入力端子を独立に配置することにより、この2つの端子の形状は独立に決めることができる。ここで、オフセット電圧を除去するため、ホール電圧出力端子111、112、113、114は同一形状であり、同様に制御電流入力端子121、122、123、124は同一形状である。さらに、本実施例においては、ホール電圧出力端子は図1に示すように長方形であり、ホール電圧出力端子が位置する頂点から出る対角線方向に長辺が沿って配置される。対角線に直交する短辺の長さである端子幅は長辺に比べ小さくする。これは、ホール電圧出力端子は導電性が高いため、その付近が同電位状態になってしまい、その付近でホール効果が得られなくなってしまうことを避けるためである。ホール電圧出力端子幅を小さくすることにより、ホール感度の低下を抑制することができる。一方、電極幅を大きくできるよう制御電流入力端子は形状を三角形にし、ホール電圧出力端子を挟んで両側に配置する。本実施例においては、三角形の一辺はホール素子感受部の縁と重なり、他の2辺はそれぞれホール素子感受部の対角線に平行に配置してある。形状を三角形にすることにより制御電流入力端子幅を大きくすることができ、ホール素子100内に流れる電流方向の均一性を向上させることができる。各制御電流入力端子には印加される電流を遮断するためのスイッチ131、132、133、134が接続されている。このように、制御電流入力端子とホール電圧出力端子を独立させ、制御電流入力端子幅を大きく、ホール電圧出力端子幅を小さくすることにより、1つのホール素子で高感度であるホールセンサを提供することができる。各頂点における制御電流入力端子幅とホール電圧出力端子幅の比は2:1から20:1の範囲にあるのが好ましい。しかし、制御電流入力端子を大きくしすぎると、隣り合う頂点にある制御電流入力端子同士が近接し、そこを通って電流が流れてしまう。それによりホール素子感受部に電流が流れず、出力電圧が低下する。従って、隣り合う頂点にある制御電流入力端子同士の間隔としては正方形ホール素子感受部100の一辺の長さの50から60パーセントほど離すのが好ましい。また、制御電流入力端子とホール電圧出力端子は互いに導通しないように間隔をおいて離して配置する。次にホール素子の構造について説明する。ホール素子感受部は、半導体材料例えばシリコン基板を用い、電子移動度を高くして、感度を上げるため、不純物濃度を低くする。しかし、ホール素子感受部のN型不純物領域102の濃度を下げるほど、ホール素子感受部とその周辺部の境界では空乏層が大きくなる。これによりスピニングカレントによるオフセット電圧が除去できなくなることを防ぐため、本発明では図6のような構造とした。図6に示すホール素子は、P型半導体基板101の表面に形成されたN型不純物領域102からなるホール素子感受部と、N型不純物領域102の周囲すなわちN型不純物領域102の側面および底面を囲むように形成されたN型低濃度不純物領域103からなる空乏層抑制領域と、N型不純物領域102の端部に設けられたN型高濃度不純物領域110からなる制御電流入力端子を有する構成である。ここで、図6の断面図と図1の平面図を対比して少し説明する。図6に示すN型不純物領域102からなるホール素子感受部は、図1においては符号100に相当しており、平面図では正方形である。その頂点である四隅にN高濃度不純物領域110からなる制御電流入力端子が配置されている。なお、N型低濃度不純物領域103からなる空乏層抑制領域は、正方形のホール素子感受部の周囲に設けられるが、図1では省略している。ホール素子感受部のN型不純物領域102は深さ300~500nm程度、濃度は1×1016atomscm3から5×1016atomscm3であり、空乏層抑制領域であるN型低濃度不純物領域103は深さ2~3μm程度、濃度は8×1014atomscm3から3×1015atomscm3であることが好ましい。また、ホール電圧出力端子、制御電流入力端子部は、半導体材料表面の不純物濃度N型が選択的に高められ、コンタクト領域が形成されている。これにより、コンタクト領域とそこに配線される電極配線とを接続する。そして、各々の端子は、そこに配設される各配線を介して、電気的に接続される。制御電流入力端子及びホール電圧出力端子となるN型高濃度不純物領域110の深さは300nm~500nm程度にすることが好ましい。つまり、空乏層抑制領域はホール素子感受部よりも深く,濃度を薄くする。また、制御電流入力端子及びホール電圧出力端子は、ホール素子感受部と深さを同程度にする。以上の関係を保つことにより空乏層抑制領域とその周辺部のP型基板領域との間の接合部で生じる空乏層に影響されず、制御電流をホール素子感受部に流すことができる。ホール素子をこのような構造にすることによりスピニングカレントによるオフセット電圧の除去ができる。また、本発明のホール素子の製造方法も容易である。まず、P型基板に空乏層抑制層となるN型低濃度不純物領域103を形成する。このとき、N型低濃度不純物領域103は深さ2~3μm、濃度は8×1014atomscm3から3×1015atomscm3である。これはNウェルと同程度の濃度であり、同程度の深さである。さらに、N型低濃度不純物領域103は空乏層抑制領域として用いるため、Nウェルの製造ばらつきが大きくてもホール素子の感度やその他の特性に影響しない。そのため、他の要素のNウェルと同時に形成することができる。次に、ホール素子感受部であるN型不純物領域102を形成する。このとき、N型低濃度不純物領域103は深さ300~500nm、濃度は1×1016atomscm3から5×1016atomscm3とする。この深さ、濃度の不純物領域は通常のイオン注入装置で形成可能で、Nウェルよりも濃度、深さのばらつきを小さくすることができる。ホール素子感受部をイオン注入で形成することにより、感度のばらつきの小さいホール素子を形成する。最後に、制御電流入力端子及びホール電圧出力端子となる高濃度不純物領域を形成する。高濃度不純物領域は深さ300nm~500nmであり、他の要素と特に異なる工程を必要とせず、容易に形成可能である。以上示したホール素子ではホール素子感受部の形状を正方形としたが、完全な正方形である必要は無く、ホール素子感受部が4回回転軸を有する形状であれば良い。次にオフセット電圧の除去方法について説明する。まず、制御電流入力端子121、122間に電圧Vddを印加し、制御電流を流す電流方向1。電流が流れると、ホール電圧出力端子113、114間にホール電圧が生じる。このとき、ホール素子感受部以外に電流が流れるとホール感度が低下するため、スイッチ133、134をオフにして、制御電流入力端子121から端子123、124を通って制御電流入力端子122に流れる電流経路を遮断する。ここでホール電圧出力端子113、114間に出力される電圧には、磁場の大きさに比例したホール電圧とオフセット電圧が含まれており、出力電圧をV34、ホール電圧をVH34、オフセット電圧をVos34とすると、V34=VH34Vos34と表すことができる。次に、制御電流入力端子123、124間に電圧Vddを印加し、制御電流を流す電流方向2。電流が流れると、ホール電圧出力端子111、112間にホール電圧が生じる。同様にして、スイッチ131、132をオフにして、制御電流入力端子123から端子121、122を通って制御電流入力端子124に流れる電流経路を遮断する。ホール電圧出力端子111、112間に生じる電圧には、磁場の大きさに比例したホール電圧とオフセット電圧を含まれており、出力電圧をV12、ホール電圧をVH12、オフセット電圧をVos12とすると、V12=VH12Vos12と表すことができる。ここでホール素子の形状は図1で示すように正方形で、ホール電圧出力端子111、112、113、114及び制御電流入力端子121、122、123、124は素子の4つの頂点に各々の端子は同一形状をしている。そのため、生じるホール電圧VHは、電流を電流方向1で流した場合のホール電圧V12と電流方向2で流した場合のホール電圧V34の関係は、電流方向が異なるだけで、流す電流量やホール電圧出力端子間隔等は同じであるため、VH=VH34=-VH12とすることができる。オフセット電圧Vosについても同様のことが言えるので、Vos=Vos34=Vos12とすることができる。つまりホール電圧出力端子111、112間に生じる電圧V12とホール電圧出力端子113、114間に生じる電圧V34は、V34=VHVosV12=-VHVosと表される。この電流方向1で得られた出力電圧V34と電流方向2で得られた出力電圧V12を減算させた電圧VoutはVout=V34-V12=2VHとなりオフセット電圧が除去され、2倍のホール電圧を得ることができる。以上のように、図1のような構成により、チップサイズが小さく、高感度でオフセット電圧を除去できるホールセンサが実現できる。"