"増幅回路であって、反転入力端子に入力される第1入力信号と、非反転入力端子に入力される第2入力信号とを増幅して初段増幅信号を出力する初段増幅回路を備え、前記初段増幅回路は、前記第1入力信号の正成分を入力とする第1エミッタフォロワ回路を形成し、コレクタに所定の第1電位が印加される第1トランジスタと、前記第1入力信号の負成分を入力とする第2エミッタフォロワ回路を形成し、コレクタに所定の第2電位が印加される第2トランジスタと、前記第2入力信号の正成分を入力とする第3エミッタフォロワ回路を形成し、コレクタに所定の第3電位が印加される第3トランジスタと、前記第2入力信号の負成分を入力とする第4エミッタフォロワ回路を形成し、コレクタに所定の第4電位が印加される第4トランジスタと、前記第1エミッタフォロワ回路の出力に接続されるエミッタと、前記第3エミッタフォロワ回路の出力に接続されるベースと、第1コレクタ抵抗を介して正電源の電位が印加され、前記初段増幅信号の正成分が出力されるコレクタとを有する第5トランジスタと、前記第2エミッタフォロワ回路の出力に接続されるエミッタと、前記第4エミッタフォロワ回路の出力に接続されるベースと、第2コレクタ抵抗を介して負電源の電位が印加され、前記初段増幅信号の負成分が出力されるコレクタとを有する第6トランジスタとを含む増幅回路。請求項1に記載の増幅回路であって、前記初段増幅回路は、さらに、前記第1トランジスタのエミッタと、前記第5トランジスタのエミッタとの間に接続される第1抵抗と、前記第2トランジスタのエミッタと、前記第6トランジスタのエミッタとの間に接続される第2抵抗とを含む増幅回路。請求項2に記載の増幅回路であって、前記初段増幅回路は、さらに、前記第5トランジスタのベースと前記第6トランジスタのベースとの間の電位差の変動を抑制する抑制回路を含む増幅回路。請求項3に記載の増幅回路であって、前記抑制回路は、前記第5トランジスタのベースに接続されるベース及びコレクタと、前記第3トランジスタのエミッタに接続されるエミッタとを有する第7トランジスタと、前記第6トランジスタのベースに接続されるベース及びコレクタと、前記第4トランジスタのエミッタに接続されるエミッタとを有する第8トランジスタと、前記第3トランジスタのエミッタと前記第7トランジスタのエミッタとの間に接続される第3抵抗と、前記第4トランジスタのエミッタと前記第8トランジスタのエミッタとの間に接続される第4抵抗とを含む増幅回路。請求項4に記載の増幅回路であって、前記抑制回路は、さらに、前記第3トランジスタのエミッタと前記第7トランジスタとの間に、前記第3抵抗と並列に接続される第1コンデンサと、前記第4トランジスタのエミッタと前記第8トランジスタとの間に、前記第4抵抗と並列に接続される第2コンデンサとを含む増幅回路。請求項1~請求項5のいずれか1項に記載の増幅回路であって、さらに、前記初段増幅信号を増幅する後段増幅回路と、前記後段増幅回路の出力インピーダンスを変換するバッファ回路とを備え、前記後段増幅回路は、前記バッファ回路に接続されるコレクタを有し、前記初段増幅信号の正成分を入力とするエミッタ接地増幅回路を形成する第9トランジスタと、前記第9トランジスタのコレクタに接続される一端と、接地される他端とを有する第5抵抗と、前記バッファ回路に接続されるコレクタを有し、前記初段増幅信号の負成分を入力とするエミッタ接地増幅回路を形成する第10トランジスタと、前記第10トランジスタのコレクタに接続される一端と、接地される他端とを有する第6抵抗とを含む増幅回路。本発明の目的は、負帰還回路の構成によってゲインが変動することがなく、かつ、動作が制限されることのない増幅回路を提供することである。以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。{オペアンプ1の構成}図1は、本実施の形態に係るオペアンプ1の構成を示す回路図である。図1を参照して、オペアンプ1は、初段増幅回路10と、後段増幅回路20と、バッファ回路30と、反転入力端子41と、非反転入力端子42と、出力端子43とを備える。帰還回路50は、オペアンプ1の外側に接続される、オペアンプ1とは別個の回路である。初段増幅回路10は、反転入力端子41に入力される入力信号61と、非反転入力端子42に入力される入力信号62とを増幅して初段増幅信号を出力する。初段増幅回路10は、入力信号61,62の正成分と、入力信号61,62の負成分とを個別に増幅する。初段増幅信号の正成分を、初段増幅正成分63Aとする。初段増幅信号の負成分を、初段増幅負成分63Bとする。後段増幅回路20は、初段増幅信号初段増幅正成分63A及び初段増幅負成分63Bを増幅して後段増幅信号を出力する。後段増幅信号の正成分を、後段増幅正成分64Aとする。後段増幅信号の負成分を、後段増幅負成分64Bとする。バッファ回路30は、後段増幅回路20の出力インピーダンスを変換する。後段増幅信号は、出力信号64として出力端子43から出力される。{初段増幅回路10の構成}初段増幅回路10の構成について説明する。初段増幅回路10は、トランジスタTR1~TR8と、抵抗R1~R6と、定電流源C1,C2とを含む。トランジスタTR1は、PNP型のトランジスタである。トランジスタTR1は、入力信号61の正成分61Aを入力とするエミッタフォロワ回路を形成する。トランジスタTR1のコレクタには、負電源45の電位V2が印加される。トランジスタTR2は、トランジスタTR1と対を成すNPN型のトランジスタである。トランジスタTR2は、入力信号61の負成分61Bを入力とするエミッタフォロワ回路を形成する。トランジスタTR2のコレクタには、正電源44の電位V1が印加される。トランジスタTR3は、PNP型のトランジスタである。トランジスタTR3は、入力信号62の正成分62Aを入力とするエミッタフォロワ回路を形成する。トランジスタTR3のコレクタには、負電源45の電位V2が印加される。トランジスタTR4は、トランジスタTR3と対を成すNPN型のトランジスタである。トランジスタTR4は、入力信号62の負成分62Bを入力とするエミッタフォロワ回路を形成する。トランジスタTR4のコレクタには、正電源44の電位V1が印加される。トランジスタTR5は、NPN型のトランジスタである。トランジスタTR5のエミッタは、トランジスタTR1のエミッタフォロワ回路の出力に接続される。トランジスタTR5のベースは、トランジスタTR3のエミッタフォロワ回路の出力に接続される。トランジスタTR5は、トランジスタTR1のエミッタフォロワ回路から出力される正成分61Aと、トランジスタTR3のエミッタフォロワ回路から出力される正成分62Aとを増幅して初段増幅正成分63Aを出力する。トランジスタTR6は、トランジスタTR5と対を成すPNP型のトランジスタである。トランジスタTR6のエミッタは、トランジスタTR2のエミッタフォロワ回路の出力に接続される。トランジスタTR6のベースは、トランジスタTR4のエミッタフォロワ回路の出力に接続される。トランジスタTR6は、トランジスタTR2のエミッタフォロワ回路から出力される負成分61Bと、トランジスタTR4のエミッタフォロワ回路から出力される負成分62Bとを増幅して初段増幅負成分63Bを出力する。抵抗R1は、トランジスタTR5のエミッタ抵抗である。抵抗R5は、トランジスタTR5のコレクタ抵抗である。抵抗R2は、トランジスタTR6のエミッタ抵抗である。抵抗R6は、トランジスタTR6のコレクタ抵抗である。トランジスタTR7,TR8と、抵抗R3,R4とは、トランジスタTR5のベースとトランジスタTR6のベースとの間の電位差以下、差分電位と呼ぶ。の変動を抑制する抑制回路を構成する。トランジスタTR7は、NPN型のトランジスタである。トランジスタTR8は、トランジスタTR7と対を成すPNP型のトランジスタである。次に、初段増幅回路10を構成する各素子の接続について説明する。反転入力端子41は、トランジスタTR1,TR2のベースにそれぞれ接続される。非反転入力端子42は、トランジスタTR3,TR4のベースにそれぞれ接続される。抵抗R1の一端は、トランジスタTR5のエミッタに接続される。抵抗R1の他端は、トランジスタTR1のエミッタに接続される。トランジスタTR1のコレクタは、負電源45に接続される。抵抗R2の一端は、トランジスタTR6のエミッタに接続される。抵抗R2の他端は、トランジスタTR2のエミッタに接続される。トランジスタTR2のコレクタは、正電源44に接続される。抵抗R3の一端は、トランジスタTR7のエミッタに接続される。抵抗R3の他端は、トランジスタTR3のエミッタに接続される。トランジスタTR3のコレクタは、負電源45に接続される。抵抗R4の一端は、トランジスタTR8のエミッタに接続される。抵抗R4の他端は、トランジスタTR4のエミッタに接続される。トランジスタTR4のコレクタが、正電源44に接続される。トランジスタTR7のコレクタは、定電流源C1を介して正電源44に接続される。トランジスタTR7のベースが、トランジスタTR5のベースに接続される。トランジスタTR7のベースとコレクタとは、短絡される。トランジスタTR8のコレクタは、定電流源C2を介して負電源45に接続される。トランジスタTR8のベースは、トランジスタTR6のベースに接続される。トランジスタTR8のベースとコレクタとは、短絡される。トランジスタTR5のコレクタが、抵抗R5を介して正電源44に接続される。また、トランジスタTR5のコレクタが、後段増幅回路20を構成するトランジスタTR9のベースに接続される。トランジスタTR6のコレクタが、抵抗R6を介して負電源45に接続される。また、トランジスタTR6のコレクタが、後段増幅回路20を構成するトランジスタTR10のベースに接続される。{後段増幅回路20の構成}次に、後段増幅回路20の構成を説明する。後段増幅回路20は、トランジスタTR9,TR10と、抵抗R7~R10とを備える。トランジスタTR9は、初段増幅正成分63Aを入力とするエミッタ接地増幅回路を形成する。トランジスタTR9のコレクタは、バッファ回路30に接続される。抵抗R7は、トランジスタTR9のエミッタ抵抗である。抵抗R9は、トランジスタTR9のコレクタ抵抗である。トランジスタTR10は、初段増幅負成分63Bを入力とするエミッタ接地増幅回路を形成する。トランジスタTR10のコレクタは、バッファ回路30に接続される。抵抗R8は、トランジスタTR10のエミッタ抵抗である。抵抗R10は、トランジスタTR10のコレクタ抵抗である。後段増幅回路20における各素子の接続を説明する。トランジスタTR9のエミッタは、抵抗R7を介して正電源44に接続される。トランジスタTR9のコレクタは、抵抗R9の一端と、トランジスタTR11のベースとに接続される。トランジスタTR11は、後述するように、バッファ回路30を構成する。抵抗R9の他端は、接地される。トランジスタTR10のエミッタは、抵抗R8を介して負電源45に接続される。トランジスタTR10のコレクタは、抵抗R10の一端と、トランジスタTR12のベースとに接続される。トランジスタTR12は、後述するように、バッファ回路30を構成する。抵抗R10の他端は、接地される。{バッファ回路30の構成}バッファ回路30の構成を説明する。バッファ回路30は、トランジスタTR11,TR12と、抵抗R11,R12と、バイアス回路31とを備える。トランジスタTR11は、後段増幅正成分64Aを入力とするエミッタフォロワ回路を形成する。トランジスタTR12は、後段増幅負成分64Bを入力とするエミッタフォロワ回路を構成する。バイアス回路31は、トランジスタTR11,TR12のベースにバイアス電圧を印加する。トランジスタTR11のベースは、バイアス回路31及びトランジスタTR9のコレクタに接続される。トランジスタTR11のコレクタは、正電源44に接続される。トランジスタTR11のエミッタは、抵抗R11を介して出力端子43に接続される。トランジスタTR12のベースは、バイアス回路31及びトランジスタTR10のコレクタに接続される。トランジスタTR12のコレクタは、負電源45に接続される。トランジスタTR12のエミッタは、抵抗R12を介して出力端子43に接続される。{帰還回路50の構成}帰還回路50は、反転入力端子41と出力端子43との間に接続される外付け回路である。オペアンプ1を使用する場合、図1に示すように、帰還回路50を接続することが前提となる。帰還回路50は、抵抗RA,RBを備える。抵抗RAの一端は、出力端子43に接続される。抵抗RAの他端は、反転入力端子41及び抵抗RBの一端に接続される。抵抗RBの他端は、接地される。以下、初段増幅回路10と、後段増幅回路20とに分けて、オペアンプ1の動作について説明する。{初段増幅回路10の動作}初段増幅回路10において、入力信号61,62は、トランジスタTR5,TR6により増幅される。{トランジスタTR5,TR6}入力信号61は、反転入力端子41を介してオペアンプ1に入力される。入力信号61のうち、正成分61Aは、トランジスタTR1、抵抗R1を経由して、トランジスタTR5のエミッタに入力される。したがって、反転入力端子41側から見たトランジスタTR5は、ベース接地増幅回路を形成する。入力信号62は、非反転入力端子42を介してオペアンプ1に入力される。入力信号62のうち、正成分62Aは、トランジスタTR3、抵抗R3及びトランジスタTR7を経由して、トランジスタTR5のベースに入力される。したがって、非反転入力端子42側から見たトランジスタTR5は、エミッタ接地増幅回路を形成する。この結果、正成分61A,62Aは、トランジスタTR5により増幅される。増幅された信号は、初段増幅正成分63Aとして、初段増幅回路10から出力される。初段増幅正成分63Aは、正成分61Aと正成分62Aとの差分が増幅された信号である。以下、正成分61Aと正成分62Aとの差分が増幅される理由を詳しく説明する。トランジスタTR5が、ベース接地増幅回路として正成分61Aを増幅するため、正成分61Aと増幅された正成分61Aとは、同相である。トランジスタTR5が、エミッタ接地増幅回路として正成分62Aを増幅するため、正成分62Aと増幅された正成分62Aとは、逆相となる。増幅された正成分61Aと増幅された正成分62Aとが逆相となるため、初段増幅正成分63Aは、正成分61Aと正成分62Aとの差分が増幅された信号として、初段増幅回路10から出力される。トランジスタTR6は、トランジスタTR5と同様に動作する。すなわち、トランジスタTR6は、ベース接地増幅回路として負成分61Bを増幅する。トランジスタTR6は、エミッタ接地増幅回路として負成分62Bを増幅する。初段増幅負成分63Bは、初段増幅正成分63Aと同様に、負成分61Bと負成分62Bとの差分が増幅された信号として、初段増幅回路10から出力される。すなわち、初段増幅回路10は、入力信号61と入力信号62との差分を増幅する差動増幅回路として動作する。{トランジスタTR3,TR4}トランジスタTR3、TR4は、上述したように、入力信号62を入力としたエミッタフォロワ回路を形成する。これにより、オペアンプ1における非反転入力端子42側の入力インピーダンスを高くすることができる。{トランジスタTR1,TR2}トランジスタTR1,TR2は、上述したように、エミッタフォロワ回路をそれぞれ形成する。これにより、初段増幅回路10のゲインが、帰還回路50の構成によって変動することを抑制できる。以下、トランジスタTR1を例にして、初段増幅回路10のゲインの変動を抑制できる理由を説明する。ここでは、トランジスタTR5のエミッタ内部抵抗は考慮しない。上述したように、トランジスタTR5は、ベース接地増幅回路及びエミッタ接地増幅回路として動作する。したがって、正成分61A,62Aの増幅率は、コレクタ抵抗とエミッタ抵抗との比コレクタ抵抗/エミッタ抵抗で決定される。帰還回路50は、反転入力端子41と出力端子43との間に接続される。トランジスタTR5から見た帰還回路50の抵抗成分以下、抵抗RFと呼ぶ。は、抵抗RAと抵抗RBとの並列回路の合成抵抗として表わすことができる。ここで、オペアンプ1が、トランジスタTR1及び抵抗R1を備えていない場合を説明する。この場合、帰還回路50が、トランジスタTR5のエミッタに直接的に接続されるため、抵抗RFのみが、トランジスタTR5のエミッタ抵抗となる。したがって、トランジスタTR5における正成分61A,62Aの増幅率は、帰還回路50の抵抗RFの値に応じて変動する。同様に、オペアンプ1がトランジスタTR2及び抵抗R2を備えていない場合、トランジスタTR6における負成分61B,62Bの増幅率は、抵抗RFに応じて変動する。つまり、オペアンプ1がトランジスタTR1,TR2及び抵抗R1,R2を備えない場合、初段増幅回路10のゲインが、帰還回路50の構成に応じて変動する。次に、図1に示すように、オペアンプ1が、トランジスタTR1及び抵抗R1を備える場合を説明する。この場合、トランジスタTR5のエミッタ抵抗として、抵抗R1と、トランジスタTR1により構成されるエミッタフォロワの出力インピーダンスとを考慮する必要がある。具体的には、トランジスタTR5のエミッタ抵抗は、抵抗R1と出力インピーダンスとの直列回路の合成抵抗となる。出力インピーダンスをZ1とすると、Z1は、以下の式で表わされる。Z1=RF×1/hfe1ここで、RFは、抵抗RF帰還回路の抵抗成分の抵抗値を示す。hfe1は、トランジスタTR1の直流電流増幅率を示す。hfe1の値を100とした場合、トランジスタTR5から見た抵抗RFの値は、トランジスタTR1がない場合の1/100となる。また、抵抗R1の値がZ1よりも大きければ、トランジスタTR5のエミッタ抵抗において、抵抗R1の寄与が抵抗RFの寄与よりも支配的になる。このように、オペアンプ1がトランジスタTR1及び抵抗R1を備えた場合、トランジスタTR5における正成分61A,62Aの増幅率が、帰還回路50の構成により変動することが防止される。同様に、オペアンプ1が、トランジスタTR2及び抵抗R2を備えた場合、トランジスタTR6における負成分61B,62Bの増幅率が、帰還回路50の構成により変動することが防止される。なお、オペアンプ1が抵抗R1,R2を備えなくても、トランジスタTR5,TR6のエミッタ抵抗における抵抗RFの影響を防止できる。{トランジスタTR5,TR6へのコレクタ電流の供給}トランジスタTR5は、抵抗R5を介して正電源44から電流の供給を受けることができる。トランジスタTR6は、抵抗R6を介して負電源45から電流の供給を受けることができる。すなわち、トランジスタTR5,TR6は、従来の差動増幅回路を構成するトランジスタに比べて、コレクタに非常に多くの電流を流すことができる。トランジスタTR5,TR6のコレクタ電流の上限が緩和されるため、初段増幅回路10は、動作が制限されることなく、入力信号61,62を増幅することができる。トランジスタTR5を例にして、コレクタに多くの電流を供給できる理由を説明する。図1に示すように、トランジスタTR5のコレクタが、抵抗R5を介して正電源44に接続され、トランジスタTR7のコレクタが、定電流源C1を介して正電源44に接続されている。すなわち、トランジスタTR5,TR7は、カレントミラー回路を構成しないため、トランジスタTR5のエミッタ電流の上限は、正電源44の電位と、抵抗R5の抵抗値とに基づいて決定される。定電流源C1は、トランジスタTR5へバイアス電流を供給するために用いられる。この結果、トランジスタTR5のコレクタ電流の上限値は、従来の差動増幅回路を構成するトランジスタのコレクタ電流の上限値よりも、大幅に上昇する。トランジスタTR5のコレクタ電流の上限値が大幅に上昇することにより、初段増幅正成分63Aが歪むことを防止できる。以下、初段増幅正成分63の波形が歪むことを防止できる理由を説明する。まず、反転入力端子41の電位が固定されている場合における、正成分62Aの増幅について考える。この場合、トランジスタTR1のエミッタ電位は、変動しない固定電位となる。トランジスタTR1のエミッタ電位が固定された状態で、入力信号62が非反転入力端子42に入力されることにより、トランジスタTR5のベース電位は、正成分62Aに応じて変化する。抵抗R1で生じる電位差は、通常のエミッタ接地増幅回路と同様に、トランジスタTR5のベース電位の変化に応じて変化する。抵抗R1で生じる電位差の変化に伴って、抵抗R1に流れる電流以下、便宜的に電流CR1と呼ぶ。が変化する。トランジスタTR5のコレクタ電流の上限値が大幅に上昇しているため、電流CR1は、抵抗R1における電位差の変化に合わせて、歪むことなくクリップすることなく変化する。電流CR1の変化により発生するトランジスタTR5のコレクタ電位の変動が、増幅された正成分62Aとして出力される。次に、非反転入力端子42の電位が固定されている場合における、入力信号61の正成分61Aの増幅について考える。この場合、トランジスタTR5のベース電位は、変動しない固定電位となる。トランジスタTR5のベース電位が固定された状態で、入力信号61が反転入力端子61に入力されることにより、抵抗R1の電位差が、正成分61Aに応じて変化する。つまり、トランジスタTR1のベースと、トランジスタTR5のベースとの間の電位差ベース間電圧が、正成分61Aに応じて変動する。ベース間電圧は、トランジスタTR1,TR5のVBEベース-エミッタ間電圧と、抵抗R1で生じる電位差との和として表わすことができる。トランジスタTR1,TR5のVBEの変動は、抵抗R1の電位差の変動に比べて非常に小さいため無視することができる。抵抗R1で生じる電位差の変化に伴って、電流CR1が変化する。上述のように、トランジスタTR5のコレクタ電流の上限値が大幅に上昇しているため、電流CR1は、抵抗R1で生じる電位差の変化に合わせて、歪むことなく変化する。電流CR1の変化により発生するトランジスタTR5のコレクタ電位の変動が、増幅された正成分61Aとして出力される。このように、正電源44から抵抗R5の抵抗値に応じた電流が供給されることにより、正成分61A,62Aの変化に応じて電流CR1トランジスタTR5のコレクタ電流を変化させることができる。したがって、歪みのない初段増幅信号正成分63Aを出力することができる。同様に、トランジスタTR6についても、負電源45から電流が供給されることにより、歪みのない初段増幅信号負成分63Bを出力することができる。なお、正成分61A,62Aの増幅について、抵抗R1がトランジスタTR1とトランジスタTR5のエミッタとの間に接続されることを前提として説明した。しかし、初段増幅回路10が抵抗R1,R2を備えていなくても、トランジスタTR5,TR6は、入力信号61,62を増幅することができる。この場合、正成分61A,62Aの変化に応じて、トランジスタTR1,TR5のVBEが変動するため、エミッタ電流の変動の振幅が、抵抗R1が接続される場合と比べて、大きくなる。この場合、抵抗R5の抵抗値を調整することにより、トランジスタTR5のゲインを調整すればよい。{トランジスタの温度特性の影響}また、オペアンプ1が抵抗R1,R2を備えることにより、トランジスタTR5,TR6の温度特性によって生じる初段増幅回路10のゲインの変動を抑制することができ、かつ、増幅の線形性を向上することができる。以下、トランジスタTR5を例にして、この理由について説明する。ここでは、帰還回路50の抵抗成分が、初段増幅回路10のゲインに影響を及ぼさないと仮定する。一般的には、初段増幅回路10のゲインを極力高くするために、トランジスタTR5のエミッタには、抵抗R1は接続されない。この場合、抵抗R5とエミッタ内部抵抗との比により正成分61A,62Aの増幅率が決定される。エミッタ内部抵抗が温度に応じて変動することにより、増幅率が温度によって変動する。つまり、トランジスタTR5のエミッタに抵抗R1が接続されない場合、初段増幅回路10のゲインが、温度によって変動する。しかし、オペアンプ1では、抵抗R1がトランジスタTR5のエミッタに接続される。トランジスタTR5のエミッタ抵抗は、エミッタ内部抵抗と抵抗R1とが直列接続されたときの合成抵抗となる。このため、エミッタ内部抵抗が変動しても、エミッタ抵抗全体での変動幅は小さくなる。トランジスタTR6についても同様である。このように、トランジスタTR5,TR6のエミッタに抵抗R1,R2を接続することにより、温度によって増幅率が変動することが抑制される。したがって、初段増幅回路10のゲインの変動を抑制することができる。なお、抵抗R1,R2における電圧降下がトランジスタのエミッタ-ベース間電圧0.6~0.7V以上となるように、抵抗R1,R2の抵抗値を設定することが望ましい。これにより、トランジスタTR5,TR6における増幅率の変動を防止することができる。また、抵抗R1,R2の抵抗値の比率を調整することにより、反転入力端子41の電位を調節することができる。この結果、オペアンプ1の出力DC電圧を調整することができる。{抑制回路の動作}次に、トランジスタTR7,TR8及び抵抗R3,R4により構成される抑制回路の動作を説明する。図2は、トランジスタTR5のベースからトランジスタTR6のベースまでの信号経路を示す図である。図2を参照して、差分電位Vbbは、トランジスタTR5のベースとトランジスタTR6のベースとの間の電位差である。抑制回路は、トランジスタの温度特性の変動によって生じる差分電位Vbbの変動を抑制する。これにより、トランジスタTR5,TR6の動作点を安定化させることができる。初段増幅回路10において、トランジスタTR5,TR6のバイアス電流は、定電流源C1と定電流源C2との間に流れる電流によって決定される。差分電位Vbbが変動しなければ、トランジスタTR5,TR6のバイアス電流は一定となる。つまり、トランジスタTR5、TR6の動作点は変化しない。図2を参照して、トランジスタTR5のベースとトランジスタTR7のベースとの間の一点を、点P1とする。トランジスタTR6のベースとトランジスタTR8のベースとの間の一点を、点P2とする。図2に示す矢印AR1,AR2は、点P1から点P2までの信号経路を示す。エミッタ内部抵抗が温度によって変化するため、VBEベース-エミッタ間電圧も、温度によって変動する。矢印AR1で示す第1経路において、トランジスタTR1,TR2,TR5,TR6のそれぞれのVBEが温度により変動する。矢印AR2で示す第2経路において、トランジスタTR3,TR4,TR7,TR8のそれぞれのVBEが温度により変動する。第2経路においてトランジスタTR7,TR8が存在するため、トランジスタの数が、第1経路と第2経路とで一致する。この結果、第1経路を経由した場合の差分電位Vbbと、第2経路を経由した場合の差分電位Vbbとは、同様に変化することになる。したがって、温度に関係なく差分電位Vbbが一定となるため、トランジスタTR5、TR6の動作点が変動することを防止できる。差分電位Vbbは、抵抗R1~R4の抵抗値を調整することにより変更できる。抵抗値を大きくすれば、差分電位Vbbを大きくすることができる。この場合、差分電位Vbbに対するトランジスタTR1~TR8のVBEの寄与が相対的に低下するため、各トランジスタのVBEのばらつきが、差分電位Vbbに与える影響を小さくすることができる。{後段増幅回路20の動作}図1を参照して、後段増幅回路20では、トランジスタTR9,TR10がエミッタ接地増幅回路を形成している。オペアンプ1の増幅率を上げることを考えた場合、後段増幅回路20は、抵抗R9を備えない方が望ましい。しかし、トランジスタTR9,TR10のコレクタが抵抗R9,R10を介してそれぞれ接地されることにより、後段増幅回路20のゲインが、帰還回路50の構成により変動することを防止できる。以下、トランジスタTR9を例に詳しく説明する。図1を参照して、抵抗R7は、トランジスタTR9のエミッタ抵抗である。トランジスタTR9のコレクタ抵抗は、抵抗R9と、トランジスタTR9のコレクタ内部抵抗と、出力抵抗とが互いに並列接続された並列回路の合成抵抗により表わされる。トランジスタTR9の出力アドミッタンスをhoe9とした場合、コレクタ内部抵抗は、1/hoe9で表わされる。出力抵抗は、トランジスタTR9のコレクタ抵抗であり、トランジスタTR9により形成されるエミッタ接地増幅回路の出力インピーダンスに相当する。トランジスタTR9のコレクタは、トランジスタTR11、抵抗R11,RA,RBを介して接地されている。出力抵抗の抵抗値をRoとすると、Roは、以下の式で表わされる。Ro=hfe11×R11RARBhfe11は、トランジスタTR11の直流電流増幅率を示す。R11,RA,RBは、抵抗R11,RB,RAの抵抗値を示す。抵抗R9の抵抗値がトランジスタTR9のコレクタ内部抵抗より非常に小さくR9≪1/hoe9、かつ、抵抗R9の抵抗値がRoよりも非常に小さいR9≪Ro場合を考える。この場合、出力抵抗において、抵抗R9の寄与が支配的なる。一方、出力抵抗において、帰還回路50の抵抗RA,RBの寄与が低下する。初段増幅負成分63Bを増幅するトランジスタTR10についても、同様である。抵抗R9がトランジスタTR9のコレクタに接続されていない場合を考える。出力抵抗がコレクタ内部抵抗よりも小さくなるRo<1/hoe9と、抵抗RA,RBが、トランジスタTR9の出力抵抗において支配的となる。つまり、抵抗RA及び抵抗RBの抵抗値によって、後段増幅回路20のゲインが変動する。しかし、後段増幅回路20が抵抗R9,R10を備えることにより、帰還回路50の抵抗RA,RBが後段増幅回路20のゲインに与える影響を抑制することが可能となる。{変形例}以下、本実施の形態の変形例について説明する。上述したオペアンプ1において、トランジスタTR1,TR3のコレクタが負電源45に接続され、トランジスタTR2,TR4のコレクタが正電源44に接続される例を説明した。しかし、トランジスタTR1~TR4のコレクタの接続は、これに限られない。図3は、オペアンプ1の第1変形例を示す回路図である。図3を参照して、第1変形例では、トランジスタTR1、TR2のコレクタが接地される。これにより、トランジスタTR1,TR2の電力損失を低減することができる。図4は、オペアンプ1の第2変形例を示す回路図である。図4を参照して、第2変形例では、トランジスタTR1,TR3のコレクタが、トランジスタTR6のベースに接続される。トランジスタTR6のベース電位が負電源45の電位よりも高いため、トランジスタTR2,TR4の電力損失を低減することができる。トランジスタTR2,TR4のコレクタが、トランジスタTR5のベースに接続される。トランジスタTR5のベース電位が正電源44の電位よりも低いため、トランジスタTR2,TR4の電力損失を低減することができる。また、図4に示すように、トランジスタTR1~TR4のコレクタを接続することにより、トランジスタTR1~TR4のコレクタ容量Cobの影響を小さくすることができる。図5は、オペアンプ1の第3変形例を示す回路図である。図5を参照して、トランジスタTR1,TR3のコレクタが、定電源47に接続される。定電源47の電位は、負電源45の電位よりも高い。したがって、トランジスタTR1,TR3の電力損失を低減することができる。また、トランジスタTR2,TR4のコレクタが、定電源46に接続される。定電源46の電位は、正電源44の電位よりも低い。したがって、トランジスタTR2,TR4の電力損失を低減することができる。また、オペアンプ1を図6~図11に示す回路構成としてもよい。図6は、オペアンプ1の第4変形例を示す図である。図6を参照して、コンデンサCA1が、トランジスタTR3のエミッタとトランジスタTR7のエミッタとの間に接続される。コンデンサCA1と抵抗R3とは、並列接続される。コンデンサCA2が、トランジスタTR4のエミッタとトランジスタTR8のエミッタとの間に接続される。コンデンサCA1と抵抗R4とは、並列接続される。これにより、初段増幅回路10の周波数特性を改善することができる。以下、この理由について、抵抗R3、トランジスタTR5、及びコンデンサCA1の動作を例にして説明する。下記の説明は、抵抗R4、トランジスタTR6、及びコンデンサCA2に対しても適用できる。非反転入力端子42からトランジスタTR5のベースまでの抵抗成分と、トランジスタTR5のコレクタ容量Cobとにより、ローパスフィルタが形成される。ローパスフィルタにより、非反転入力端子42から入力される正成分62Aの高周波成分が減衰する。一方、反転入力端子41から入力される正成分61Aの高周波成分は、トランジスタTR5のコレクタ容量Cobの影響を受けないため、減衰しない。正成分62Aが減衰するのに対して正成分61Aが減衰しないため、初段増幅回路10における同相信号除去比が、高周波領域において劣化する。非反転入力端子42からトランジスタTR5のベースまでの抵抗成分において、抵抗R3の寄与が支配的である。しかし、抵抗R1~R4は、上述のように、差分電位Vbbを調整するために設けられているため、抵抗R3を外すことはできない。抵抗R3と並列に接続されるコンデンサCA1を設けることにより、正成分62Aは、抵抗R3を経由せずに、トランジスタTR5に入力される。上記のローパスフィルタにおいて、抵抗R3が抵抗成分として寄与しなくなるため、ローパスフィルタのカットオフ周波数を高くすることができる。この結果、初段増幅回路10における高周波特性と、同相信号除去比とを改善することができる。図7は、オペアンプ1の第5変形例を示す図である。図7を参照して、トランジスタTR5が、トランジスタTR13とともにカスコード回路を形成する。トランジスタTR6が、トランジスタTR14とともにカスコード回路を形成する。これにより、トランジスタTR5,TR6で発生するミラー効果の影響を低減することができる。具体的には、トランジスタTR13のベースが定電源46に接続される。トランジスタTR13のエミッタが、トランジスタTR5のコレクタに接続される。トランジスタTR13のコレクタが、抵抗R5の一端と、トランジスタTR9のベースとに接続される。トランジスタTR14のベースが定電源47に接続される。トランジスタTR14のエミッタが、トランジスタTR6のコレクタに接続される。トランジスタTR15のコレクタが、抵抗R6の一端と、トランジスタTR10のベースとに接続される。正成分62Aが、トランジスタTR5により形成されるエミッタ接地増幅回路で増幅されるため、初段増幅回路10の高周波特性は、トランジスタTR5のミラー効果により劣化する。しかし、トランジスタTR5,TR13がカスコード回路を形成することにより、トランジスタTR5のミラー効果が抑制される。同様に、トランジスタTR6,TR14がカスコード回路を形成することにより、トランジスタTR6のミラー効果が抑制される。この結果、初段増幅回路10の高周波特性を改善するとともに、初段増幅回路10のスルーレートを改善することができる。なお、図7に示す初段増幅回路10において、コンデンサCA1,CA2を設けなくてもよい。この場合であっても、トランジスタTR5,TR6におけるミラー効果の影響を低減することができるため、初段増幅回路10の高周波特性及びスルーレートを改善することができる。図8は、オペアンプ1の第6変形例を示す回路図である。図8を参照して、初段増幅回路10と後段増幅回路20との間に、エミッタフォロワ回路が接続される。具体的には、トランジスタTR13のベースがトランジスタTR5のコレクタに接続される。トランジスタTR13のエミッタが、抵抗R13の他端とトランジスタTR9のベースとに接続される。抵抗R13の他端が正電源44に接続される。トランジスタTR13のコレクタが接地される。トランジスタTR14のベースがトランジスタTR6のコレクタに接続される。トランジスタTR14のエミッタが、抵抗R14の一端とトランジスタTR10のベースとに接続される。抵抗R14の他端が、負電源45に接続される。トランジスタTR14のコレクタが接地される。これにより、後段増幅回路20の周波数特性を改善することができる。図9は、オペアンプ1の第7変形例を示す回路図である。図9を参照して、後段増幅回路20において、トランジスタTR9,TR13がカスコード回路を構成する。トランジスタTR10,14がカスコード回路を構成する。具体的には、トランジスタTR13のエミッタが、トランジスタTR9のコレクタに接続される。トランジスタTR13のコレクタが、抵抗R9の一端及びトランジスタTR11のベースに接続される。トランジスタTR13のベースが、定電源46に接続される。トランジスタTR18のエミッタが、トランジスタTR10のコレクタに接続される。トランジスタTR18のコレクタが、抵抗R10の一端及びトランジスタTR12のベースに接続される。トランジスタTR18のベースが、定電源47に接続される。カスコード回路が追加されることにより、トランジスタTR9,TR10の電力損失を低減することができる。また、ミラー効果が発生しないため、後段増幅回路20の周波数特性を改善することができる。図10は、オペアンプ1の第8変形例を示す回路図である。図10を参照して、初段増幅回路10は、トランジスタTR7,TR8に代えて、ダイオードD1,D2を備える。ダイオードD1のアノードが、定電流源C1の一端とトランジスタTR5のベースとに接続される。ダイオードD1のカソードが、抵抗R3に接続される。ダイオードD2のカソードが、定電流源C2の一端とトランジスタTR6のベースとに接続される。ダイオードD1のアノードが、抵抗R3に接続される。ダイオードの電圧降下の温度特性は、トランジスタのVBEの温度特性を同じである。このため、図10に示す回路構成でも、差分電位Vbbの変動を抑えることができる。図11は、オペアンプ1の第9変形例を示す回路図である。図11を参照して、オペアンプ1は、バッファ回路30を備えなくてもよい。この場合、トランジスタTR9のコレクタは、抵抗R9の一端と、出力端子43とに接続される。トランジスタTR10のコレクタは、抵抗R10の一端と、出力端子43とに接続される。この場合、オペアンプ1の出力インピーダンスは、バッファ回路30を備えたときよりも高くなる。図11に示すオペアンプ1を用いる場合、出力端子43に接続される回路素子以下、出力側素子と呼ぶ。の抵抗が、抵抗R9,R10の抵抗値よりも大きいことが望ましい。トランジスタTR9の出力抵抗は、抵抗R9と出力側素子との並列回路の合成抵抗となる。出力側素子の抵抗値が抵抗R9の抵抗値よりも大きい場合、出力抵抗において抵抗R9の寄与が支配的となる。つまり、トランジスタTR9により構成されるエミッタ接地増幅回路のゲインが、出力側素子の抵抗値により変動することを防止することができる。トランジスタTR10により構成されるエミッタ接地増幅回路についても同様である。この結果、後段増幅回路20のゲインが、出力側素子により変動することを防止できる。上記実施の形態では、初段増幅回路10を備えるオペアンプ1を例にして説明したが、初段増幅回路10のみを使用して、入力信号61,62を増幅してもよい。以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。"