炭化珪素からなる基板1、31、61を用意する工程と、前記基板1、31、61上に、000-1C面をチャネル面とする炭化珪素からなるチャネル領域2、34、64を形成する工程と、前記チャネル領域2、34、64を電流経路として、該電流経路の上下流に配置される第1不純物領域4、36、66、67および第2不純物領域5、37、73を形成する工程と、前記チャネル領域2、34、64の表面にゲート絶縁膜6、38、68を形成する工程と、前記ゲート絶縁膜6、38、68の上にゲート7、35、65を形成する工程とを行うことでMOS構造を構成し、前記ゲート7、35、65への印加電圧を制御することで前記チャネル領域2、34、64に形成されるチャネルを制御し、前記第1不純物領域4、36、66、67および前記第2不純物領域5、37、73の間に流れる電流を制御する炭化珪素半導体装置を製造する炭化珪素半導体装置の製造方法において、熱処理工程を含み、該熱処理工程における降温時に、650~850°Cの温度域でウェット雰囲気もしくは水素雰囲気を維持し続けるようにし、少なくとも、ゲート表面を丸める丸め酸化工程、層間絶縁膜のリフロー工程、電極アニール工程のいずれか一つを含み、前記ゲート絶縁膜形成工程後に650°C以上の工程を行うに際し、650°C以上の温度域ではウェット雰囲気もしくは水素雰囲気を維持し続けることを特徴とする炭化珪素半導体装置の製造方法。前記熱処理工程を前記ゲート絶縁膜形成工程の熱処理として行い、該ゲート絶縁膜形成工程の降温時の650~850°Cの温度域でウェット雰囲気もしくは水素雰囲気を維持し続けることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。前記ゲート絶縁膜形成工程の降温時に、650°C以下に降温するまでウェット雰囲気もしくは水素雰囲気を維持し続けることを特徴とする請求項2に記載の炭化珪素半導体装置の製造方法。前記ゲート絶縁膜形成工程の降温時に、600°C以下に降温するまでウェット雰囲気もしくは水素雰囲気を維持し続けることを特徴とする請求項3に記載の炭化珪素半導体装置の製造方法。前記ゲート絶縁膜形成工程では、ウェット雰囲気中で850°C以上に昇温させるウェット酸化を行うことで、前記ゲート絶縁膜6、38、68としてゲート酸化膜を形成することを特徴とする請求項2ないし4のいずれか1つに記載の炭化珪素半導体装置の製造方法。前記ゲート絶縁膜形成工程では、前記ウェット酸化を行うための前記ウェット雰囲気を降温時にも維持することを特徴とする請求項5に記載の炭化珪素半導体装置の製造方法。前記ゲート絶縁膜形成工程では、ウェット雰囲気を用いたウェット酸化とは異なる手法で前記ゲート絶縁膜を形成することを特徴とする請求項2ないし4のいずれか1つに記載の炭化珪素半導体装置の製造方法。前記ゲート絶縁膜形成工程では、N2O雰囲気もしくはNO雰囲気中での酸化を行うことで、前記ゲート絶縁膜6、38、68としてゲート酸化膜を形成することを特徴とする請求項7に記載の炭化珪素半導体装置の製造方法。前記ゲート絶縁膜形成工程では、前記ゲート絶縁膜の少なくとも一部をデポジションによるLTO、TEOS、HTOにより形成することを特徴とする請求項2ないし8のいずれか1つに記載の炭化珪素半導体装置の製造方法。前記ゲート絶縁膜形成工程の降温時に、650~850°Cの温度範囲内の所定温度を所定時間保持することを特徴とする請求項2ないし9のいずれか1つに記載の炭化珪素半導体装置の製造方法。前記熱処理工程を、前記ゲート絶縁膜形成工程の後に前記ゲート絶縁膜6、38、68と前記チャネル領域2、34、64との界面の特性改善のためのアニール処理として行うことを特徴とする請求項2ないし10のいずれか1つに記載の炭化珪素半導体装置の製造方法。前記熱処理工程を前記アニール処理として行い、該アニール処理の降温時の650~850°Cの温度域でウェット雰囲気もしくは水素雰囲気を維持し続けることを特徴とする請求項11に記載の炭化珪素半導体装置の製造方法。前記アニール処理の降温時に、600°C以下に降温するまでウェット雰囲気もしくは水素雰囲気を維持し続けることを特徴とする請求項11に記載の炭化珪素半導体装置の製造方法。前記アニール処理の昇温時から降温時にかけて、650°C以上の温度域でウェット雰囲気もしくは水素雰囲気を維持し続けることを特徴とする請求項11ないし13のいずれか1つに記載の炭化珪素半導体装置の製造方法。前記アニール処理の降温時に、650~850°Cの温度範囲内の所定温度を所定時間保持することを特徴とする請求項11ないし14のいずれか1つに記載の炭化珪素半導体装置の製造方法。前記ゲート絶縁膜形成工程後に行う工程すべてを650°C以下で行うことを特徴する請求項1ないし10のいずれか1つに記載の炭化珪素半導体装置の製造方法。前記熱処理工程の後、ウェット雰囲気とは異なる雰囲気にて650°C以下のアニール工程を行うことを特徴とする請求項1ないし16のいずれか1つに記載の炭化珪素半導体装置の製造方法。前記基板1、31、61として主表面が000-1C面のものを用いることを特徴とする請求項1ないし17のいずれか1つに記載の炭化珪素半導体装置の製造方法。前記基板1、31、61として主表面が000-1C面と垂直なものを用い、該基板1、31、61に対してトレンチを形成して、該トレンチの側面を000-1C面とすることで前記チャネル面を000-1C面とすることを特徴とする請求項1ないし17のいずれか1つに記載の炭化珪素半導体装置の製造方法。前記熱処理工程では、前記ゲート絶縁膜6、38、68と前記チャネル領域2、34、64との界面のダングリングボンドをHもしくはOHの元素によって終端することを特徴とする請求項1ないし19のいずれか1つに記載の炭化珪素半導体装置の製造方法。図22a、bは、六方晶のSiCの結晶構造と結晶面の面方位、つまり11-20面と0001Si面および000-1C面の関係を示した結晶面概略図であり、図22bに示されるように六方晶の上面および下面が0001Si面、000-1C面に相当し、それらに対して11-20面が垂直の関係となっている。11-20面などのように0001Si面に垂直な面は、結晶成長技術の問題から0001Si面に比べてウェハ径が小さいため、0001Si面、もしくは、000-1C面のウェハを用いることが望まれている。しかし、0001Si面ウェハは、1080°Cの高温で5時間のウェット酸化を行っても約40nmの酸化膜しか形成されないため、熱酸化による厚膜化ができないという問題と酸化反応を利用して基板の表面加工を行うCMP研磨に時間がかかるという問題がある。一方、000-1C面は、0001Si面に比べ、約20倍、酸化レートが速いため、容易に厚い熱酸化膜が形成でき、CMP研磨も速い。このため、000-1C面は、0001Si面に比べて量産性に優れている。したがって、000-1C面ウェハを用いたMOSFETが期待されている。しかしながら、000-1C面の界面準位密度を低減するMOS界面形成方法は開示されていない。上記特許文献1においても、11-20面での界面準位密度低減方法しか開示がなく、000-1C面においては界面準位密度を低減する手法が開示されていない。本発明は上記点に鑑みて、000-1C面において界面準位密度を低減して、チャネル移動度の向上を図ることができるSiC半導体装置の製造方法を提供することを目的とする。上記目的を達成するため、本発明者らは、000-1C面を主表面とするSiC基板を用いてMOS構造の半導体素子を製造するに際し、特許文献1に示される従来手法、つまりウェットアニール、または、水素アニールを実施した場合に界面準位密度の低減が図れるかについて検討を行ったところ、単にゲート酸化膜をウェット雰囲気で所定濃度もしくは所定温度で形成するだけ、もしくは、単に水素アニールを所定濃度もしくは所定温度で行っただけでは界面準位密度を低減できないことが確認された。界面準位密度を低減させるには、SiCとゲート酸化膜との界面のダングリングボンドがHもしくはOHの元素で終端されるようにすることが考えられる。具体的には、ゲート酸化膜のうちSiCと接する下層部の欠陥箇所にHもしくはOHが入り込んだ状態が保たれると、界面準位密度を低減させることが可能となる。このような構造を実現すべく、本発明者が鋭意検討を行ったところ、SiCとゲート酸化膜との界面のダングリングボンドをHもしくはOHにより終端する温度、言い換えると脱離する温度以下、終端脱離温度というが決まっており、その終端脱離温度において、HもしくはOHが脱離してしまわない雰囲気となっているか否かが、上記構造を実現する上で重要であることが確認された。すなわち、終端脱離温度では、HもしくはOHの終端、脱離が行われるため、この温度で終端よりも脱離が優位な状況下であれば脱離が生じることになり、脱離よりも終端が優位な状況下であれば脱離を防ぐことが可能となる。このため、ウェット雰囲気でゲート酸化を行ったとしても、終端脱離温度となるときにウェット雰囲気でなくなっていれば、ダングリングボンドからHもしくはOHが脱離してしまい、上記構造を実現できない。また、水素アニールを行ったとしても、終端脱離温度を超えるような温度下で常に水素雰囲気となっていなければHもしくはOHが脱離していき、結局上記構造を実現できなくなる。そこで、本発明者は、ゲート絶縁膜形成工程の降温時に終端脱離温度以下までウェット雰囲気で降温すれば、上記構造を実現し、界面準位密度が低減できることを次の方法により調べた。具体的には、ウェット酸化によりゲート酸化膜を形成し、ウェット雰囲気を維持した状態のまま降温し、その降温時のウェット雰囲気から窒素雰囲気の切り替え温度と界面準位密度との関係を調べた。図23aは、実験に用いたサンプルとなるMOSキャパシタの断面図であり、図23bは、雰囲気の切り替え温度と界面準位密度との関係を示したものである。図23aに示すように、n型層100の上に1×1016cm3の不純物濃度とされたn型エピ層101が形成され、その表面が000-1C面とされた基板にゲート酸化を行ってゲート酸化膜102を形成した。このときのゲート酸化は、窒素雰囲気で1080°Cまで昇温したのち、ウェット雰囲気に切り替えて25分間ウェット酸化を行い、ウェット雰囲気のまま10°C/minで降温することにより行った。このとき、ウェット雰囲気から窒素雰囲気への切り替え温度を1080°C、950°C、800°C、600°Cと変化させた。そして、表面および裏面に厚さ500nmのNi103、104を蒸着したのち、Niをφ500μmにパターニングすることでMOSキャパシタを構成した。そして、切り替え温度を変えた各MOSキャパシタの界面準位密度Ditを評価した結果、図23bに示すように降温時のウェット雰囲気から窒素雰囲気への切り替え温度を低くすることによって、界面準位密度が低減していることが確認できた。界面準位密度の高いエネルギー帯である伝導帯近くの界面準位密度は、ウェット雰囲気から窒素雰囲気への切り替え温度が950~600°Cにかけて大きく低減している。この結果から、主に950°Cより低い温度域でHあるいはOHによるダングリングボンド終端効果が得られていることが分かる。この実験結果から、000-1C面においても、ゲート酸化膜形成工程の降温時にウェット雰囲気を低温例えば600°Cまで維持することで、ダングリングボンド終端効果を得ることが可能であると言える。また、上記実験によるHもしくはOHによるダングリングボンドの終端効果を検証するため、SIMS分析により、000-1C面を用いた場合の界面の水素濃度を比較した。図24a、bは、ゲート酸化の降温時のウェット雰囲気から窒素雰囲気への切り替え温度が、それぞれ、1080°Cと600°Cで作製したMOSキャパシタにおけるSiCとゲート酸化膜SiO2の界面近傍での水素濃度を示した図である。この図に示されるように、SiCとゲート酸化膜の界面での水素濃度を比較すると、降温時のウェット雰囲気から窒素雰囲気への切り替え温度が1080°Cの場合、1.7×1020cm3程度となっているのに対し、600°Cの場合、4.7×1020cm3程度となっており、約3倍の水素濃度となっていることが判る。つまり、降温時にウェット雰囲気を維持することにより、ダングリングボンドをHもしくはOHの元素で終端させることが可能となっている。このことからも、界面での水素濃度が高く、すなわちダングリングボンドをHもしくはOHの元素で終端させることが、界面準位密度低減に繋がると言える。このようにゲート酸化膜を形成する際に、降温時に少なくとも終端脱離温度以下までウェット雰囲気を継続することでSiCとゲート酸化膜の界面におけるダングリングボンドをHもしくはOHで終端させることが可能となる。一方、このような知見と同様の考え方から、ゲート酸化膜をウェット雰囲気を用いたウェット酸化とは異なる手法によって形成しておき、降温時だけウェット雰囲気に切り替え、降温時にSiCとゲート酸化膜の界面のダングリングボンドをHもしくはOHにより終端させることも可能と言える。例えば、ドライ雰囲気、N2O雰囲気、NO雰囲気、オゾン雰囲気、H2Oラジカル雰囲気などで酸化するか、もしくは、CVDなどでLTO、TEOS、HTO等をデポジションすることによってゲート酸化膜を形成する。このとき、ゲート酸化膜形成用のチャンバー内が高温状態になっているため、その状態からチャンバー内にH2Oを導入することでウェット雰囲気に切り替え、終端脱離温度以下まで降温させれば良い。なお、ここではゲート絶縁膜を酸化膜で構成する場合について説明したが、この手法を用いる場合、ゲート絶縁膜を他の種類の絶縁膜で構成することも可能である。例えば、HfO2、HfSiON、HfAlO、Al2O3、Ta2O5、Si3N4などが挙げられる。また、同様に、ゲート酸化膜ゲート絶縁膜を形成する際の降温時にSiCとゲート酸化膜の界面のダングリングボンドをHもしくはOHで終端させるのではなく、ゲート酸化膜形成工程後のアニール工程により、別途、同様の事を行っても良い。勿論、これらを両方とも行えば、より多くSiCとゲート酸化膜の界面のダングリングボンドをHもしくはOHで終端させることができ、より界面準位密度の低減を図ることも可能である。次に、終端脱離温度を詳細に特定するため昇温脱離分析を行った。具体的には、真空チャンバー内でゲート酸化膜が形成された基板をレーザー加熱により昇温し、脱離した元素を質量分析計で調べるものであり、これにより、脱離ガスと脱離温度を詳細に特定することが可能となる。ただし、水素は大気中にも多量に存在するため、MOS界面の微量の水素との区別が困難となる。そこで、ダングリングボンドの終端元素に大気中にほとんど存在しない水素の同位体である重水素Dを使い、その重水素を分析する手法を用いた。なお、水素と重水素とは同位体のため、終端、脱離に関する性質は、ほぼ同じと考えられる。具体的な分析サンプルの作製方法を次に述べる。まず、基板として、主表面が000-1C面でn型の4H-SiC基板を用い、その基板に対してバブリング酸化法により、重水D2Oをバブリングさせてウェット酸化を行うことで、ゲート酸化膜を形成した。ゲート酸化膜の形成レシピは、後述する図4におけるH2OをD2Oに変更した。そして、そのサンプルで昇温脱離分析を行った。分析元素は、D2とD2Oとした。D2は、脱離したDが結合してD2となり、D2Oは、脱離したODがDと結合して、D2Oとなることと絶縁膜中の水分のD2Oを想定して分析している。図25aは、D2に関する分析結果を示したグラフであり、図25bは、D2Oに関する分析結果を示したグラフである。これらの図における縦軸は、質量分析計の電流強度である。なお、図中バックグランドとして記載したグラフは、サンプル無しの状態での分析結果であり、D2とD2Oの分析結果のグラフからバックグランド分を差し引いた分がD2とD2Oの純粋な質量分析量を示している。図25aに示すように、D2の脱離は650~850°Cで発生し、特に750~850°Cで脱離のピークを示しており、界面準位密度の低減する温度と一致している。このことからHもしくはOHのダングリングボンドの終端脱離温度は、650~850°C、特に750~850°Cであることが特定できる。一方、図25bに示すように、D2Oの脱離は、600°C近傍で発生している。これらのことから界面準位密度低減に寄与しているダングリングボンドの終端元素は、主に水素であると考えられる。また、650°Cでアニールすることでゲート絶縁膜中の水分を除去するアニール処理を行うことができ、ゲート酸化膜の信頼性を向上することができる。続いて、図24bで分析したサンプルに対し、アニール温度を1000°Cとして10分間のArアニール工程を行った場合の水素濃度を調べた結果を図26に示す。この図に示されるように、SiCとゲート酸化膜の界面の水素濃度が図24bに示した場合と比べて減少しており、SiCとゲート酸化膜の界面のダングリングボンドからHもしくはOHが脱離していることが確認できる。また、この結果から、HもしくはOHの脱離よりも終端優位のアニール工程を行うためには、アニール温度を終端脱離温度以上とし、かつ、終端脱離温度以上のときにHもしくはOHによりダングリングボンドを終端させられる雰囲気としつつ、アニール工程の降温時に、終端脱離温度以下となるまでその雰囲気を維持し続ければ良いと言える。したがって、アニール温度を650°C以上とするときに常にHもしくはOHによりダングリングボンドを終端させられる雰囲気とし続けるようなアニール工程を行うと良い。なお、ここで説明した終端脱離温度は、ゲート酸化膜形成工程における降温時に関しても同様のことが言える。すなわち、降温時に650~850°Cの間はウェット雰囲気を維持し続ければ、ケート酸化膜形成工程後にもSiCとゲート酸化膜の界面のダングリングボンドをHもしくはOHで終端させた状態を維持することが可能となる。以上の検証に基づき、請求項1に記載の発明では、000-1C面をチャネル面とするチャネル領域2、34、64とし、熱処理工程を行う際に、ゲート絶縁膜6、38、68とチャネル領域2、34、64との界面のダングリングボンドをHもしくはOHの元素によって終端すべく、該熱処理工程における降温時に、650~850°Cの温度域でウェット雰囲気もしくは水素雰囲気を維持し続けることを特徴としている。このように、熱処理工程における降温時に、終端脱離温度となる650~850°Cの温度域でウェット雰囲気もしくは水素雰囲気を維持し続け、終端脱離温度以下まで降温させるようにしている。このため、ゲート絶縁膜6、38、68とチャネル領域2、34、64の界面の水素濃度を高くすることが可能となる。これにより、高いチャネル移動度のSiC半導体装置とすることが可能となる。このような熱処理工程を行うことにより、請求項26に記載したように、チャネル領域2、34、64とゲート絶縁膜6、38、68の界面のダングリングボンドがHもしくはOHの元素によって終端することが可能となり、上記のように水素濃度を高い値にできる。また、請求項1に記載の発明では、ゲート絶縁膜形成工程後に650°C以上の工程を行うに際し、650°C以上の温度域ではウェット雰囲気もしくは水素雰囲気を維持し続けることを特徴としている。デバイスプロセス設計をする上では、ゲート表面の丸め酸化、層間絶縁膜リフロー、電極アニールなどのように、例えば650°Cを超えるような高温の熱処理工程が行われる場合もある。このような場合には、650°C以上の温度域ではウェット雰囲気もしくは水素雰囲気を維持し続けることで、チャネル領域2、34、64とゲート絶縁膜6、38、68の界面のダングリングボンドからHもしくはOHが離脱することを防止することができる。請求項2に記載の発明では、熱処理工程をゲート絶縁膜形成工程の熱処理として行い、該ゲート絶縁膜形成工程の降温時の650~850°Cの温度域でウェット雰囲気もしくは水素雰囲気を維持し続けることを特徴としている。このように、例えば、ゲート絶縁膜形成工程の熱処理の降温時に、ウェット雰囲気もしくは水素雰囲気を維持し続けることで、請求項1に示す効果を得ることができる。この場合、650~850°Cの温度域だけでなく、請求項3に示すように、ゲート絶縁膜形成工程の降温時に、650°C以下に降温するまでウェット雰囲気もしくは水素雰囲気を維持し続けるのが好ましい。さらに、請求項4に示すように、ゲート絶縁膜形成工程の降温時に、600°C以下に降温するまでウェット雰囲気もしくは水素雰囲気を維持し続けると、より好ましい。請求項5に記載の発明においては、ゲート絶縁膜形成工程では、ウェット雰囲気中で850°C以上に昇温させるウェット酸化を行うことで、ゲート絶縁膜6、38、68としてゲート酸化膜を形成することを特徴としている。このように、ウェット雰囲気中で850°C以上に昇温させるウェット酸化を行うことで、ゲート絶縁膜6、38、68をゲート酸化膜で構成することができる。この場合、請求項6に示すように、ウェット酸化を行うためのウェット雰囲気を降温時にも維持することで、請求項1に示す効果を得ることができる。請求項7に記載の発明では、ゲート絶縁膜形成工程では、ウェット雰囲気を用いたウェット酸化とは異なる手法でゲート絶縁膜を形成することを特徴としている。このように、ウェット雰囲気を用いたウェット酸化とは異なる手法でゲート絶縁膜を形成することも可能である。例えば、ドライ雰囲気、N2O雰囲気、NO雰囲気、オゾン雰囲気、H2Oラジカル、CVDなどでLTO、TEOS、HTO等をデポジションすることによってゲート酸化膜を形成することが挙げられる。また、HfO2、HfSiON、HfAlO、Al2O3、Ta2O5、Si3N4などの酸化膜以外の絶縁膜であっても良い。この場合において、請求項8に示すように、N2O雰囲気もしくはNO雰囲気中での酸化を行うことで、ゲート絶縁膜6、38、68をゲート酸化膜で構成すれば、チャネル領域2、34、64とゲート絶縁膜6、38、68の界面のダングリングボンドがHもしくはOHの元素に加えて窒素元素によって終端させることも可能となる。これにより、より界面準位を低減することが可能となり、チャネル移動度の向上を図ることが可能となる。また、請求項9に示すように、ゲート絶縁膜形成工程でゲート絶縁膜の少なくとも一部をデポジションによるLTO、TEOS、HTOにより形成すれば、デポジションとの組み合わせによってゲート酸化膜を形成できるため、酸化レートの低い低温のウェットアニールと組み合わせてもゲート酸化膜の厚膜化が可能となる。さらに、熱酸化される膜厚が薄くなる分、界面の歪が小さくなり、界面準位密度を低減することも可能となる。請求項10に記載の発明では、ゲート絶縁膜形成工程の降温時に、650~850°Cの温度範囲内の所定温度を所定時間保持することを特徴としている。このように、650~850°Cの温度域の所定温度を所定時間維持、つまり終端脱離温度を長時間とすれば、H、OHによるダングリングボンドの終端効果を向上させることが可能となる。請求項11に記載の発明では、熱処理工程を、ゲート絶縁膜形成工程の後にゲート絶縁膜6、38、68とチャネル領域2、34、64との界面の特性改善のためのアニール処理として行うことを特徴としている。このように、ゲート絶縁膜形成工程の後に、ゲート絶縁膜6、38、68とチャネル領域2、34、64との界面の特性改善のためのアニール処理として熱処理工程を行うことも可能である。このようなアニール処理は、ゲート絶縁膜形成工程中の熱処理と共に行うことも可能であるし、ゲート絶縁膜形成工程中の熱処理の代わりに行うことも可能である。この場合、請求項12に示すように、少なくともアニール処理の降温時の650~850°Cの温度域でウェット雰囲気もしくは水素雰囲気を維持し続けることになるが、請求項13に示すように、600°C以下に降温するまでウェット雰囲気もしくは水素雰囲気を維持し続けるのが好ましい。さらに、アニール処理の降温時だけでなく、請求項14に示すように、アニール処理の昇温時から降温時にかけて、650°C以上の温度域でウェット雰囲気もしくは水素雰囲気を維持し続けるようにすると、脱離の影響がより抑制されて良い。請求項15に記載の発明では、アニール処理の降温時に、650~850°Cの温度範囲内の所定温度を所定時間保持することを特徴としている。このように、650~850°Cの温度域の所定温度を所定時間維持、つまり終端脱離温度を長時間とすれば、H、OHによるダングリングボンドの終端効果を向上させることが可能となる。請求項16に記載の発明では、ゲート絶縁膜形成工程後に行う工程すべてを650°C以下で行うことを特徴する。このように、ゲート絶縁膜形成工程によってチャネル領域2、34、64とゲート絶縁膜6、38、68の界面のダングリングボンドをHもしくはOHの元素で終端させた場合、その後の工程がすべて650°C以下となるようにすれば、HもしくはOHの離脱を防止することが可能となる。請求項17に記載の発明では、熱処理工程の後、Ar、N2、O2、H2などのウェット雰囲気とは異なる雰囲気にて650°C以下のアニール工程を行うことを特徴としている。このように、ウェット雰囲気とは異なる雰囲気でアニール工程を行うことにより、ゲート絶縁膜6、38、68中の水分を除去でき、よりゲート絶縁膜の信頼性向上を図ることができる。請求項18に記載の発明では、主表面が000-1C面とされている基板1、31、61を用いることを特徴としている。このように、主表面が000-1C面とされている基板1、31、61を用いることで、主表面をチャネル面とすることができ、SiC半導体装置の製造を容易に行うことが可能となる。請求項19に記載の発明では、基板1、31、61として主表面が000-1C面と垂直なものを用い、該基板1、31、61に対してトレンチを形成して、該トレンチの側面を000-1C面とすることでチャネル面を000-1C面とすることを特徴としている。このように、基板1、31、61として主表面が000-1C面と垂直なものを用い、主表面から垂直にトレンチを形成すれば、そのトレンチ側面をチャネル面とすることで、チャネル面を000-1C面とすることが可能となる。なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。第1実施形態本発明の第1実施形態について説明する。本実施形態では、反転型ラテラルMOSFETに本発明の一実施形態を適用したものである。図1に、反転型ラテラルMOSFETの断面構成を示すと共に、図2、図3に、図1に示す反転型ラテラルMOSFETの製造工程を示し、これらを参照して、本実施形態の反転型ラテラルMOSFETの構造および製造方法について説明する。図1に示すように、SiCからなるp型の基板1の一面側を主表面として、主表面上にエピタキシャル成長されたSiCからなるp型ベース層2が形成されたp/p基板を半導体基板として用いている。p型の基板1には、例えば、4H-SiCで主表面が000-1C面で、不純物濃度が5×1018cm3程度のものが用いられている。p型ベース層2は、例えば、不純物濃度が5×1015cm3程度とされている。このようなp/p基板を半導体基板を用いて、反転型ラテラルMOSFETが形成されている。p型ベース層2の表層部には、p型ベースコンタクト領域以下、単にコンタクト領域という3が形成されている。このコンタクト領域3は、p型ベース層2よりも不純物濃度が高くされており、例えば、3×1020cm3以上の高濃度とされ、深さは0.4μmとされている。このコンタクト領域3は、p型ベース層2の電位固定のために用いられる。また、p型ベース層2の表層部には、コンタクト領域3から離間するようにn型ソース領域4およびn型ドレイン領域5が形成されている。これらは互いに離間するように形成されている。これらn型ソース領域4およびn型ドレイン領域5は、例えば、3×1020cm3以上の高濃度とされ、深さは0.3μmとされている。p型ベース層2の表層部のうちn型ソース領域4とドレイン領域5とに挟まれる部分をチャネル領域として、少なくともチャネル領域の表面を覆うように、例えば110nmの膜厚のゲート酸化膜6が形成されている。このゲート酸化膜6とチャネル領域を構成するp型ベース層2の界面では、ダングリングボンドがHもしくはOHの元素で終端された構造となっている。ゲート酸化膜6の表面には、例えば、n型不純物例えばPリンをドーピングしたポリシリコンからなるゲート7がパターニングされている。また、ゲート7およびゲート酸化膜6の残部を覆うように、例えばLTOからなる層間絶縁膜8が形成されている。この層間絶縁膜8およびゲート酸化膜6には、コンタクト領域3やn型ソース領域4およびn型ドレイン領域5に繋がるコンタクトホール9a~9cが形成されており、層間絶縁膜8にはゲート7に繋がるコンタクトホール9dが形成されている。そして、各コンタクトホール9a~9dを通じて、コンタクト領域3に電気的に接続された電位固定用のベース電極10、n型ソース領域4に電気的に接続されたソース電極11、n型ドレイン領域5に電気的に接続されたドレイン電極12、および、ゲート7に電気的に接続されたゲート電極13が備えられることで、反転型ラテラルMOSFETが構成されている。このように構成される反転型ラテラルMOSFETは、p型ベース層2の表層部に形成されるチャネル領域を電流経路として、電流経路の上下流に配置されたn型ソース領域4とn型ドレイン領域5との間に電流を流す。そして、ゲート7への印加電圧を制御することで、チャネル領域に流れる電流を制御することで、n型ソース領域4とn型ドレイン領域5との間に流す電流を制御できるようになっている。次に、図2、図3を用いて、図1に示す反転型ラテラルMOSFETの製造方法について説明する。まず、図2aに示されるように、p型の基板1とp型ベース層2からなるp/p基板で構成された半導体基板を用意する。そして、図2bに示すように、この半導体基板、具体的にはp型ベース層2の表面に、例えばLTO20を成膜し、フォトリソグラフィ工程を経て、コンタクト領域3の形成予定領域上においてLTO20を開口させる。その後、p型不純物として例えばAlアルミニウムをイオン注入する。次に、LTO20を除去した後、図2cに示すように、再度、例えばLTO21を成膜し、フォトリソグラフィ工程を経て、n型ソース領域4およびn型ドレイン領域5の形成予定領域上においてLTO21を開口させる。その後、n型不純物として例えばPリンをイオン注入する。この後、LTO21を除去したのち、例えば、1600°C、30分間の活性化アニールを行うことで、注入されたp型不純物およびn型不純物を活性化させる。これにより、コンタクト領域3やn型ソース領域4およびn型ドレイン領域5が形成される。続いて、ゲート酸化膜形成工程を行い、図3aに示すようにゲート酸化膜6を形成する。具体的には、ウェット雰囲気を用いたパイロジェニック法によるゲート酸化によりゲート酸化膜6を形成している。このとき、ゲート酸化膜形成工程の雰囲気および温度コントロールを図4のようにして行っている。すなわち、室温から1080°Cまでの間は、窒素N2雰囲気として10°C/minの温度勾配で昇温させる。そして、1080°Cに至ったらウェットH2O雰囲気にして25分間温度を保持することで例えば110nmの膜厚のゲート酸化膜6を形成する。その後、ウェット雰囲気を維持したまま、10°C/minで降温させる。このとき、600°C以下に降温するまでウェット雰囲気を維持する。この温度は600°Cに限定されるものでなく、終端脱離温度以下となる650°C以下なら良い。このように、ゲート酸化膜形成工程の降温時にウェット雰囲気を維持するようにしている。これにより、ゲート酸化膜6とチャネル領域を構成するp型ベース層2の界面では、ダングリングボンドがHもしくはOHの元素で終端された構造となる。図5は、その様子を模式的に示したものであり、この図に示されるように、例えば、p型ベース層2の表面に形成されたゲート酸化膜6にHもしくはOHが入り込んだ状態となる。この後、図3bに示すように、ゲート酸化膜6の表面にn型不純物をドーピングしたポリシリコン層を600°Cの温度下で成膜したのち、図示しないレジストを用いてパターニングすることで、ゲート7を形成する。さらに、図3cに示すように、例えばLTOからなる層間絶縁膜8を420°Cで成膜したのち、パターニングする。これにより、層間絶縁膜8およびゲート酸化膜6に、コンタクト領域3やn型ソース領域4およびn型ドレイン領域5に繋がるコンタクトホール9a~9cが形成されると共に、層間絶縁膜8にゲート7に繋がるコンタクトホール9dが形成される。そして、コンタクトホール9a~9d内を埋め込むようにNiニッケル膜を成膜したのち、Ni膜をパターニングすることで、各種電極10~13を形成する。このとき、コンタクト領域3、n型ソース領域4およびn型ドレイン領域5が上記のように高濃度とされているため、熱処理工程などを行わなくても、各種電極10~13とオーミック接触となる。このようにして、図1に示す反転型ラテラルMOSFETが完成する。以上説明した反転型ラテラルMOSFETの製造方法においては、上述したように、ゲート酸化膜形成工程の降温時に、ウェット雰囲気を維持したまま、終端脱離温度以下まで降温させるようにしている。このため、ゲート酸化膜6とチャネル領域を構成するp型ベース層2の界面のダングリングボンドをHもしくはOHの元素で終端させることが可能となる。このため、界面準位密度が低減され、高いチャネル移動度の反転型ラテラルMOSFETとすることが可能となる。また、ゲート酸化膜形成工程後に、層間絶縁膜8の形成工程や各種電極10~13の形成工程を行っているが、すべての工程の温度をHもしくはOHの終端脱離温度未満としている。このため、これらの工程により、ゲート酸化膜6とチャネル領域を構成するp型ベース層2の界面のダングリングボンドからHもしくはOHが脱離することを防止でき、界面準位密度の増加によるチャネル移動度の低下を防止することが可能となる。第2実施形態本発明の第2実施形態について説明する。本実施形態も反転型ラテラルMOSFETに対して本発明の一実施形態を適用したものであるが、第1実施形態に対して、反転型ラテラルMOSFETの製造方法を一部変更した点が異なり、反転型ラテラルMOSFETの構造などについては同様である。以下、本実施形態の反転型ラテラルMOSFETについて説明するが、第1実施形態と異なる点についてのみ説明し、同様の部分については説明を省略する。本実施形態の反転型ラテラルMOSFETは、第1実施形態において図2~図3で示した反転型ラテラルMOSFETの製造方法に対して、図6に示す製造工程を追加することによって製造される。すなわち、図2a~図2cおよび図3a、bに示す各工程を行った後、図6に示す処理を行い、その後、図3cに示す処理などを行うことで、第1実施形態と同様の構造の反転型ラテラルMOSFETを製造する。具体的には、図6に示す工程では、図3bに示す工程において形成したゲート7の表面の丸め酸化を行う。例えば、850°C、120分間、ウェット雰囲気中での酸化ウェット酸化を行い、ゲート7の表面に酸化膜7aを形成し、ゲート7の表面に丸みを帯びさせる。このとき、ウェット酸化の雰囲気および温度コントロールを図7のようにして行っている。すなわち、室温から600°C終端脱離温度未満までの間は、窒素N2雰囲気として10°C/minの温度勾配で昇温させる。そして、600°Cに至ったらウェットH2O雰囲気にして850°Cまで同じ温度勾配で昇温させ、850°Cに至ったら、120分間その温度を保持することでゲート7の表面に酸化膜7aを形成する。その後、ウェット雰囲気を維持したまま、10°C/minで降温させる。このとき、600°Cに降温するまでウェット雰囲気を維持し、600°Cに至ったらウェット雰囲気から再び窒素雰囲気に戻して、室温まで降温させる。このウェット雰囲気の開始と停止の温度は600°Cに限定されるものでなく、終端脱離温度以下となる650°C以下なら良い。このように、ゲート7の丸め酸化において終端脱離温度以上となる場合に、ウェット雰囲気を維持するようにしている。これにより、ゲート酸化膜6とチャネル領域を構成するp型ベース層2の界面のダングリングボンドからHもしくはOHの元素が脱離することを防止することができる。したがって、本実施形態のように、ゲート酸化膜形成工程の後に高温で熱処理を行うような場合にも、終端脱離温度以上となるときにウェット雰囲気とすることにより、界面準位密度の増加を防ぐことが可能となる。第3実施形態本発明の第3実施形態について説明する。本実施形態も反転型ラテラルMOSFETに対して本発明の一実施形態を適用したものであるが、第1または第2実施形態に対して、反転型ラテラルMOSFETの製造方法を一部変更した点が異なり、反転型ラテラルMOSFETの構造などについては同様である。以下、本実施形態の反転型ラテラルMOSFETについて説明するが、第1または第2実施形態と異なる点についてのみ説明し、同様の部分については説明を省略する。本実施形態の反転型ラテラルMOSFETは、上述した図2~図3および図6に示した反転型ラテラルMOSFETの製造方法のうち、図3cに示す層間絶縁膜8の形成工程を図8に示す工程に変更することによって製造される。すなわち、図2a~図2cおよび図3a、bに示す各工程を行った後もしくは、さらに図6に示す処理を行った後、図3cに示す処理に変えて図8a、bに示す処理を行うことで、第1、第2実施形態と同様の構造の反転型ラテラルMOSFETを製造する。具体的には、図8aに示す工程では、図3bに示す工程において形成したゲート7およびゲート酸化膜6の表面もしくは、図6に示す工程において形成した酸化膜7aおよびゲート酸化膜6の表面に、層間絶縁膜8を成膜したのち、図8bに示すように、層間絶縁膜8およびゲート酸化膜6にコンタクトホール9a~9dを形成する。このとき、図8aに示す工程では、例えば、プラズマCVDにより、420°CでBPSGを成膜し、その後、例えば、950°C、10分間、ウェット雰囲気中でのリフローを行うことで、層間絶縁膜8を形成する。そして、このときのウェット酸化の雰囲気および温度コントロールを図9のようにして行っている。すなわち、室温から600°C終端脱離温度未満までの間は、窒素N2雰囲気として10°C/minの温度勾配で昇温させる。そして、600°Cに至ったらウェットH2O雰囲気にして950°Cまで同じ温度勾配で昇温させ、950°Cに至ったら、10分間その温度を保持することでリフロープロセスを行う。その後、ウェット雰囲気を維持したまま、10°C/minで降温させる。このとき、600°Cに降温するまでウェット雰囲気を維持し、600°Cに至ったらウェット雰囲気から再び窒素雰囲気に戻して、室温まで降温させる。このウェット雰囲気の開始と停止温度は600°Cに限定されるものでなく、終端脱離温度以下となる終端脱離温度以下となる650°C以下なら良い。また、その他の方法として、ウェット雰囲気でなく、水素雰囲気でも良い。その場合も室温から600°C終端脱離温度未満までの間は、窒素N2雰囲気として10°C/minの温度勾配で昇温させる。そして、600°Cに至ったら、水素雰囲気にして、950°Cまで同じ温度勾配で昇温させ、950°Cに至ったら、10分間その温度を保持することでリフロープロセスを行う。その後、水素雰囲気を維持したまま、10°C/minで降温させる。このとき、600°Cに降温するまで水素雰囲気を維持し、600°Cに至ったら水素雰囲気から再び窒素雰囲気に戻して、室温まで降温させる。この水素アニールの開始と停止温度も600°Cに限定されるものではなく、終端脱離温度以下となる650°C以下なら良い。このように、層間絶縁膜8のリフロープロセスにおいて終端脱離温度以上となる場合に、ウェット雰囲気、または、水素雰囲気を維持するようにしている。これにより、ゲート酸化膜6とチャネル領域を構成するp型ベース層2の界面のダングリングボンドからHもしくはOHが脱離することを防止することができる。したがって、本実施形態のように、ゲート酸化膜形成工程の後に高温で熱処理を行うような場合にも、終端脱離温度以上となるときにウェット雰囲気、または、水素雰囲気とすることにより、界面準位密度の増加を防ぐことが可能となる。第4実施形態本発明の第4実施形態について説明する。本実施形態は、蓄積型ラテラルMOSFETに対して本発明の一実施形態を適用したものである。図10に、蓄積型ラテラルMOSFETの断面構成を示すと共に、図11~図13に、図10に示す蓄積型ラテラルMOSFETの製造工程を示し、これらを参照して、本実施形態の蓄積型ラテラルMOSFETの構造および製造方法について説明する。図10に示すように、一面側を主表面とするSiCからなるn型の基板31に蓄積型ラテラルMOSFETが形成されている。n型の基板31には、例えば、4H-SiCで主表面が000-1C面で、不純物濃度が5×1018cm3程度のものが用いられている。この基板31の主表面上にエピタキシャル成長されたSiCからなるn型ドリフト層32が形成されている。n型ドリフト層32は、例えば、不純物濃度が1×1016cm3程度とされ、厚さが10μmとされている。n型ドリフト層32の表層部には、p型ベース層33が形成されている。このp型ベース層33は、例えば、1×1019cm3程度、深さは0.7μmとされている。また、p型ベース層33の上には、エピタキシャル成長されたチャネル領域を構成するためのn型チャネル層以下、チャネルエピ層という34が形成されている。このチャネルエピ層34は、例えば、1×1016cm3程度の濃度とされ、膜厚深さは0.3μmとされている。このチャネルエピ層34を貫通してp型ベース層33に達するように、p型のコンタクト領域35が形成されている。このコンタクト領域35は、例えば、3×1020cm3以上の高濃度とされ、深さは0.4μmとされている。そして、このコンタクト領域35から離間するように、チャネルエピ層34を挟んだ両側にn型ソース領域36およびn型ドレイン領域37が形成されている。これらは互いに離間するように形成されている。これらn型ソース領域36およびn型ドレイン領域37は、例えば、3×1020cm3以上の高濃度とされ、深さは0.3μmとされている。また、チャネルエピ層34の表層部のうちn型ソース領域36とn型ドレイン領域37とに挟まれる部分をチャネル領域として、少なくともチャネル領域の表面を覆うように、例えば38nmの膜厚のゲート酸化膜38が形成されている。このゲート酸化膜38とチャネル領域を構成するチャネルエピ層34の界面では、ダングリングボンドがHもしくはOHの元素で終端された構造となっている。ゲート酸化膜38の表面には、例えば、n型不純物例えばPリンをドーピングしたポリシリコンからなるゲート39がパターニングされている。また、ゲート39およびゲート酸化膜38の残部を覆うように、例えばLTOからなる層間絶縁膜40が形成されている。この層間絶縁膜40およびゲート酸化膜38には、コンタクト領域35やn型ソース領域36およびn型ドレイン領域37に繋がるコンタクトホール41a~41cが形成されており、層間絶縁膜40にはゲート39に繋がるコンタクトホール41dが形成されている。そして、各コンタクトホール41a~41dを通じて、コンタクト領域35に電気的に接続された電位固定用のベース電極42、n型ソース領域36に電気的に接続されたソース電極43、n型ドレイン領域37に電気的に接続されたドレイン電極44、および、ゲート39に電気的に接続されたゲート電極45が備えられることで、蓄積型ラテラルMOSFETが構成されている。このように構成される蓄積型ラテラルMOSFETは、チャネルエピ層34つまりチャネル領域を電流経路として、電流経路の上下流に配置されたn型ソース領域36とn型ドレイン領域37との間に電流を流す。そして、ゲート39への印加電圧を制御し、チャネル領域に形成される空乏層の幅を制御してそこに流す電流を制御することで、n型ソース領域36とn型ドレイン領域37との間に流す電流を制御できるようになっている。次に、図11~図13を用いて、図10に示す蓄積型ラテラルMOSFETの製造方法について説明する。まず、図11aに示されるように、n型の基板31を用意し、図11bに示されるように、基板31の主表面にn型ドリフト層32を不純物濃度が1×1016cm3程度、厚さが10μmとなるようにエピタキシャル成長させる。その後、図11cに示されるように、n型ドリフト層32の表層部にp型不純物となるAlをイオン注入したのち、1600°C、30分間の活性化アニールを行うことで、例えば、不純物濃度が1×1019cm3程度、深さが0.7μmとなるp型ベース層33を形成する。そして、このp型ベース層33の上に、図11dに示されるように、例えば、1×1016cm3程度の濃度、膜厚深さを0.3μmとしたチャネルエピ層34をエピタキシャル成長させる。次いで、図12aに示されるように、例えばLTO50を成膜したのち、フォトリソグラフィ工程を経て、コンタクト領域35の形成予定領域においてLTO50を開口させる。そして、LTO50をマスクとしてAlをイオン注入する。さらに、LTO50を除去した後、図12bに示すように、再度、例えばLTO51を成膜し、フォトリソグラフィ工程を経て、n型ソース領域36およびn型ドレイン領域37の形成予定領域上においてLTO51を開口させる。その後、n型不純物として例えばPをイオン注入する。この後、LTO51を除去したのち、例えば、1600°C、30分間の活性化アニールを行うことで、注入されたp型不純物およびn型不純物を活性化させる。これにより、コンタクト領域35やn型ソース領域36およびn型ドレイン領域37が形成される。続いて、ゲート酸化膜形成工程を行い、図12cに示すようにゲート酸化膜38を形成する。具体的には、ウェット雰囲気を用いたパイロジェニック法によるゲート酸化によりゲート酸化膜38を形成している。このとき、ゲート酸化膜形成工程の雰囲気および温度コントロールを第1実施形態で示した図4のようにして行っている。すなわち、室温から1080°Cまでの間は、窒素N2雰囲気として10°C/minの温度勾配で昇温させる。そして、1080°Cに至ったらウェットH2O雰囲気にして60分間温度を保持することで例えば110nmの膜厚のゲート酸化膜38を形成する。その後、ウェット雰囲気を維持したまま、10°C/minで降温させる。このとき、600°C以下に降温するまでウェット雰囲気を維持する。このように、ゲート酸化膜形成工程の降温時にウェット雰囲気を維持するようにしている。これにより、ゲート酸化膜38とチャネル領域を構成するチャネルエピ層34の界面では、ダングリングボンドがHもしくはOHの元素で終端された構造となる。この後、図13aに示すように、ゲート酸化膜38の表面にn型不純物をドーピングしたポリシリコン層を600°Cの温度下で成膜したのち、図示しないレジストを用いてパターニングすることで、ゲート39を形成する。さらに、図13bに示すように、ゲート39の表面の丸め酸化を行う。例えば、850°C、120分間、ウェット雰囲気中での酸化ウェット酸化を行い、ゲート39の表面に酸化膜39aを形成し、ゲート39の表面に丸みを帯びさせる。このとき、ウェット酸化の雰囲気および温度コントロールを、第2実施形態で示した図7のようにして行い、終端脱離温度以上となる場合に、ウェット雰囲気を維持するようにしている。これにより、ゲート酸化膜38とチャネルエピ層34の界面のダングリングボンドからHもしくはOHが脱離することを防止することができる。続いて、図13cに示すように、層間絶縁膜40を成膜する。例えば、プラズマCVDにより、420°CでBPSGを成膜し、その後、例えば、950°C、10分間、ウェット雰囲気中でのリフローを行うことで、層間絶縁膜40を形成する。そして、このときのウェット酸化の雰囲気および温度コントロールを、第3実施形態で示した図9のようにして行い、層間絶縁膜40のリフロープロセスにおいて終端脱離温度以上となる場合に、ウェット雰囲気を維持するようにしている。これにより、ゲート酸化膜38とチャネルエピ層34の界面のダングリングボンドからHもしくはOHが脱離することを防止することができる。この後、層間絶縁膜40をパターニングする。これにより、層間絶縁膜40およびゲート酸化膜38に、コンタクト領域35やn型ソース領域36およびn型ドレイン領域37に繋がるコンタクトホール41a~41cが形成されると共に、層間絶縁膜40にゲート39に繋がるコンタクトホール41dが形成される。そして、コンタクトホール41a~41d内を埋め込むようにNi膜を成膜したのち、Ni膜をパターニングすることで、各種電極42~45を形成する。このとき、コンタクト領域35、n型ソース領域36およびn型ドレイン領域37が上記のように高濃度とされているため、熱処理工程などを行わなくても、各種電極42~45とオーミック接触となる。このようにして、図10に示す蓄積型ラテラルMOSFETが完成する。以上説明した蓄積型ラテラルMOSFETの製造方法においては、上述したように、ゲート酸化膜形成工程の降温時に、ウェット雰囲気を維持したまま、終端脱離温度以下まで降温させるようにしている。このため、ゲート酸化膜38とチャネルエピ層34の界面のダングリングボンドをHもしくはOHの元素で終端させることが可能となる。これにより、界面準位密度が低減され、高いチャネル移動度の蓄積型ラテラルMOSFETとすることが可能となる。また、ゲート39の丸め酸化において終端脱離温度以上となる場合に、ウェット雰囲気を維持するようにしている。これにより、ゲート酸化膜38とチャネルエピ層34の界面のダングリングボンドからHもしくはOHが脱離することを防止することができる。さらに、層間絶縁膜40のリフロープロセスにおいて終端脱離温度以上となる場合に、ウェット雰囲気を維持するようにしている。これにより、ゲート酸化膜38とチャネルエピ層34の界面のダングリングボンドからHもしくはOHが脱離することを防止することができる。したがって、本実施形態のように、ゲート酸化膜形成工程の後に高温で熱処理を行うような場合にも、終端脱離温度以上となるときにウェット雰囲気とすることにより、界面準位密度の増加を防ぐことができる。第5実施形態本発明の第5実施形態について説明する。本実施形態は、プレーナ型MOSFETに対して本発明の一実施形態を適用したものである。図14に、プレーナ型MOSFETの断面構成を示すと共に、図15~図19に、図14に示すプレーナ型MOSFETの製造工程を示し、これらを参照して、本実施形態のプレーナ型MOSFETの構造および製造方法について説明する。図14に示すように、一面側を主表面とするSiCからなるn型の基板61にプレーナ型MOSFETが形成されている。n型の基板61には、例えば、4H-SiCで主表面が000-1C面で、不純物濃度が5×1018cm3程度のものが用いられている。この基板61の主表面上にエピタキシャル成長されたSiCからなるn型ドリフト層62が形成されている。n型ドリフト層62は、例えば、不純物濃度が1×1016cm3程度とされ、厚さが10μmとされている。n型ドリフト層62の表層部には、p型ベース領域63が複数個、互いに所定間隔空けて配置されるように形成されている。このp型ベース領域63は、例えば、1×1019cm3とされ、深さは0.7μmとされている。また、p型ベース領域63の上には、エピタキシャル成長されたチャネル領域を構成するためのn型チャネル層以下、チャネルエピ層という64が形成されている。このチャネルエピ層64は、例えば、1×1016cm3程度の濃度、膜厚深さは0.3μmとされている。このチャネルエピ層34を貫通してp型ベース領域63に達するように、p型のコンタクト領域65が形成されている。このコンタクト領域65は、例えば、3×1020cm3以上の高濃度とされ、深さは0.4μmとされている。そして、このコンタクト領域65よりも内側において、チャネルエピ層64を挟んだ両側にn型ソース領域66、67が形成されている。これらは互いに離間するように形成されている。これらn型ソース領域66、67は、例えば、3×1020cm3以上の高濃度とされ、深さは0.3μmとされている。また、チャネルエピ層64の表層部のうちp型ベース領域63の上に位置する部分をチャネル領域として、少なくともチャネル領域の表面を覆うように、例えば110nmの膜厚のゲート酸化膜68が形成されている。このゲート酸化膜68とチャネル領域を構成するチャネルエピ層64の界面では、ダングリングボンドがHもしくはOHの元素で終端された構造となっている。ゲート酸化膜68の表面には、例えば、n型不純物例えばPリンをドーピングしたポリシリコンからなるゲート69がパターニングされている。また、ゲート69およびゲート酸化膜68の残部を覆うように、例えばBPSGからなる層間絶縁膜70が形成されている。この層間絶縁膜70およびゲート酸化膜68には、コンタクト領域65やn型ソース領域66、67に繋がるコンタクトホール71や図示しないがゲート69に繋がるコンタクトホールなどが形成されている。そして、コンタクトホール71を通じて、コンタクト領域65およびn型ソース領域66、67に電気的に接続されたコンタクト部72aとAlによって構成された配線電極72bとによって構成されたソース電極72が備えられている。一方、基板61の裏面側には、基板61よりも高濃度となるn型のドレインコンタクト領域73が形成されている。そして、このドレインコンタクト領域73には、例えばNiで構成された裏面電極となるドレイン電極74が形成されている。このような構造により、プレーナ型MOSFETが構成されている。このように構成されるプレーナ型MOSFETは、チャネルエピ層64つまりチャネル領域を電流経路として、電流経路の上下流に配置されたn型ソース領域66、67とドレインコンタクト領域73との間に電流を流す。そして、ゲート69への印加電圧を制御し、チャネル領域に形成される空乏層の幅を制御してそこに流す電流を制御することで、n型ソース領域66、67とドレインコンタクト領域73との間に流す電流を制御できるようになっている。次に、図15~図19を用いて、図14に示すプレーナ型MOSFETの製造方法について説明する。まず、図15aに示されるように、n型の基板61を用意したのち、図15bに示されるように、基板61の主表面にn型ドリフト層62を不純物濃度が1×1016cm3程度、厚さが10μmとなるようにエピタキシャル成長させる。その後、図15cに示されるように、例えばLTO80を成膜したのち、フォトリソグラフィ工程を経て、p型ベース領域63の形成予定領域上においてLTO80を開口させる。そして、LTO80をマスクとして、n型ドリフト層62の表層部にp型不純物となるAlをイオン注入する。その後、図15dに示されるように、LTO80を除去し、1600°C、30分間の活性化アニールを行うことで、例えば、不純物濃度が1×1019cm3程度の濃度、深さが0.7μmとなるp型ベース領域63を形成する。続いて、このp型ベース領域63の上に、図16aに示されるように、例えば、1×1016cm3程度の濃度、膜厚深さを0.3μmとしたチャネルエピ層64をエピタキシャル成長させる。次いで、図16bに示されるように、例えばLTO81を成膜したのち、フォトリソグラフィ工程を経て、コンタクト領域65の形成予定領域においてLTO81を開口させる。そして、LTO81をマスクとしてAlをイオン注入する。また、LTO81を除去した後、図16cに示すように、例えばLTO82を成膜し、基板表面を保護した後、基板61の裏面からPをイオン注入する。さらに、LTO82を除去後、図17aに示すように、例えばLTO83を成膜し、フォトリソグラフィ工程を経て、n型ソース領域66、67の形成予定領域上においてLTO83を開口させる。その後、n型不純物として例えばPをイオン注入する。この後、図17bに示されるように、LTO83を除去したのち、例えば、1600°C、30分間の活性化アニールを行うことで、注入されたp型不純物およびn型不純物を活性化させる。これにより、コンタクト領域65やn型ソース領域66、67が形成される。続いて、ゲート酸化膜形成工程を行い、図17cに示すようにゲート酸化膜68を形成する。具体的には、ウェット雰囲気を用いたパイロジェニック法によるゲート酸化によりゲート酸化膜68を形成している。このとき、ゲート酸化膜形成工程の雰囲気および温度コントロールを第1実施形態で示した図4のようにして行っている。すなわち、室温から1080°Cまでの間は、窒素N2雰囲気として10°C/minの温度勾配で昇温させる。そして、1080°Cに至ったらウェットH2O雰囲気にして25分間温度を保持することで例えば110nmの膜厚のゲート酸化膜68を形成する。その後、ウェット雰囲気を維持したまま、10°C/minで降温させる。このとき、600°C以下に降温するまでウェット雰囲気を維持する。このように、ゲート酸化膜形成工程の降温時にウェット雰囲気を維持するようにしている。これにより、ゲート酸化膜68とチャネル領域を構成するチャネルエピ層64の界面では、ダングリングボンドがHもしくはOHの元素で終端された構造となる。この後、図18aに示すように、ゲート酸化膜68の表面にn型不純物をドーピングしたポリシリコン層を600°Cの温度下で成膜したのち、図示しないレジストを用いてパターニングすることで、ゲート69を形成する。さらに、図18bに示すように、ゲート69の表面の丸め酸化を行う。例えば、850°C、120分間、ウェット雰囲気中での酸化ウェット酸化を行い、ゲート69の表面に酸化膜69aを形成し、ゲート69の表面に丸みを帯びさせる。このとき、ウェット酸化の雰囲気および温度コントロールを、第2実施形態で示した図7のようにして行い、終端脱離温度以上となる場合に、ウェット雰囲気を維持するようにしている。ただし、昇温時の窒素雰囲気からウェット雰囲気への切り換え温度と降温時のウェット雰囲気から窒素雰囲気への切り換え温度は600°Cとしている。これにより、ゲート酸化膜68とチャネルエピ層64の界面のダングリングボンドからHもしくはOHが脱離することを防止することができる。続いて、図18cに示すように、層間絶縁膜70を成膜する。例えば、プラズマCVDにより、420°CでBPSGを成膜し、その後、例えば、950°C、10分間、ウェット雰囲気中でのリフローを行うことで、層間絶縁膜70を形成する。そして、このときのウェット酸化の雰囲気および温度コントロールを、第3実施形態で示した図9のようにして行い、層間絶縁膜70のリフロープロセスにおいて終端脱離温度以上となる場合に、ウェット雰囲気を維持するようにしている。これにより、ゲート酸化膜68とチャネルエピ層64の界面のダングリングボンドからHもしくはOHが脱離することを防止することができる。この後、図19aに示すように、層間絶縁膜70をパターニングする。これにより、層間絶縁膜70およびゲート酸化膜68に、コンタクト領域65やn型ソース領域66、67に繋がるコンタクトホール71が形成される。そして、図19bに示すように、コンタクトホール71内を埋め込むようにNi膜を成膜したのち、Ni膜をパターニングすることで、各種ソース電極72のコンタクト部72aを形成する。さらに、図19cに示すように、ドレインコンタクト領域73と接するように、基板61の裏面側にNiによるドレイン電極74を形成する。この後、コンタクト部72aおよびドレイン電極74をオーミック接触とするために、Ar雰囲気中で650°C以下のアニール処理を行う。このとき、コンタクト領域65、n型ソース領域66、67が上記のように高濃度とされているため、高温の熱処理工程などを行わなくても、十分に各種電極72aとオーミック接触となる。ただし、水素雰囲気中でアニール処理を行うようにすれば、650°C以上の熱処理を行うことも可能となる。このように水素雰囲気を用いれば、例えば1000°Cのアニール処理を行うことも可能となり、ゲート酸化膜68とチャネルエピ層64の界面のダングリングボンドからHもしくはOHの脱離を抑制し、コンタクト抵抗の低減を図ることが可能となる。最後に、図示しないレジストを用いて層間絶縁膜70に対してゲート69に繋がるコンタクトホール図示せずを形成したのち、Alにて配線電極72bを形成することで、ソース電極72が形成され、図14に示すプレーナ型MOSFETが完成する。以上説明したプレーナ型MOSFETの製造方法においては、上述したように、ゲート酸化膜形成工程の降温時に、ウェット雰囲気を維持したまま、終端脱離温度以下まで降温させるようにしている。このため、ゲート酸化膜68とチャネルエピ層64の界面のダングリングボンドをHもしくはOHの元素で終端させることが可能となる。これにより、界面準位密度が低減され、高いチャネル移動度のプレーナ型MOSFETとすることが可能となる。また、ゲート69の丸め酸化において終端脱離温度以上となる場合に、ウェット雰囲気を維持するようにしている。これにより、ゲート酸化膜68とチャネルエピ層64の界面のダングリングボンドからHもしくはOHが脱離することを防止することができる。さらに、層間絶縁膜70のリフロープロセスにおいて終端脱離温度以上となる場合に、ウェット雰囲気を維持するようにしている。これにより、ゲート酸化膜68とチャネルエピ層64の界面のダングリングボンドからHもしくはOHが脱離することを防止することができる。したがって、本実施形態のように、ゲート酸化膜形成工程の後に高温で熱処理を行うような場合にも、終端脱離温度以上となるときにウェット雰囲気とすることにより、界面準位密度の増加を防ぐことができる。他の実施形態1上記実施形態では、ゲート酸化膜6、38、68をウェット酸化によって形成する場合について説明したが、ゲート酸化膜形成工程中にゲート酸化膜6、38、68とp型ベース層2やチャネルエピ層34、64との界面のダングリングボンドをHもしくはOHの元素で終端させたいのであれば、少なくともゲート酸化膜形成工程の降温時にウェット雰囲気もしくは水素雰囲気が維持されるようにすればよい。したがって、ゲート酸化膜6、38、68をウェット酸化以外の他の手法によって形成しておき、降温時だけウェット雰囲気に切り替え、降温時にSiCとゲート酸化膜6、38、68の界面のダングリングボンドをHもしくはOHにより終端させることも可能である。例えば、ドライ雰囲気、N2O雰囲気、NO雰囲気、オゾン雰囲気、H2Oラジカル雰囲気などで酸化するか、もしくは、CVDなどでLTO、TEOS、HTO等のデポジションによってゲート酸化膜を形成し、その後の降温時にゲート酸化膜形成用のチャンバー内にH2Oを導入することでウェット雰囲気に切り替え、終端脱離温度以下まで降温させれば良い。このように、デポジションとの組み合わせによってゲート酸化膜を形成できれば、酸化レートの低い低温のウェットアニールと組み合わせてもゲート酸化膜の厚膜化が可能となる。さらに、熱酸化される膜厚が薄くなる分、界面の歪が小さくなり、界面準位密度を低減することも可能となる。なお、ここではゲート絶縁膜を酸化膜で構成する場合について説明したが、この手法を用いる場合、ゲート絶縁膜を他の種類の絶縁膜で構成することも可能である。例えば、HfO2、HfSiON、HfAlO、Al2O3、Ta2O5、Si3N4などが挙げられる。2上記各実施形態では、ゲート酸化膜形成工程の降温時にウェット雰囲気とする場合を示したが、ゲート酸化膜形成工程の後に、ウェット雰囲気もしくは水素雰囲気を用いて特性改善のためのアニール処理を行うようにしても良い。例えば、第1実施形態の図3aに示す工程を以下のように行った後、続けて、ウェット雰囲気を用いたアニール処理を行う。図20は、ウェット雰囲気を用いたアニールプロセスの雰囲気および温度コントロールの概略を示したものである。まず、例えばCVD装置などを用い、800°CにてN2OおよびSiH4ガスを導入することでHTOを成膜し、ゲート酸化膜6を形成する。この後、ウェット雰囲気を用いたアニールプロセスを行う。すなわち、室温から1080°Cまでの間は、窒素N2雰囲気として10°C/minの温度勾配で昇温させる。そして、1080°Cに至ったらウェットH2O雰囲気にして10分間温度を保持することでアニール処理を行う。その後、ウェット雰囲気を維持したまま、10°C/minで降温させる。このとき、600°C以下に降温するまでウェット雰囲気を維持する。このように、ゲート酸化膜形成工程後にアニール処理を行い、アニール処理の降温時にウェット雰囲気を維持する。これにより、ゲート酸化膜6とチャネル領域を構成するp型ベース層2の界面のダングリングボンドをHもしくはOHの元素で終端させることができる。このようにしても、上記各実施形態と同様の効果を得ることができる。なお、このようにゲート酸化膜形成工程後にアニール処理を行うのであれば、上記のように、ゲート酸化膜をウェット酸化以外の手法で形成しても良いし、酸化膜ではなく他の種類の絶縁膜によってゲート絶縁膜を形成しても良い。勿論、ゲート酸化膜6、38、68をウェット雰囲気によって形成した後に、更なる特性改善を目的として、このようなアニール処理を行っても有効である。3同様に、ゲート酸化膜形成工程の降温時に、600°Cに降温するまでの期間中、常にウェット雰囲気となるようにしているが、少なくとも終端脱離温度の範囲を含む温度域においてウェット雰囲気が維持され続ければよい。例えば、第1実施形態の図3aに示す工程において、図21に示すような雰囲気および温度コントロールを行うことができる。すなわち、室温から1300°Cまでの間は、窒素雰囲気として10°C/minの温度勾配で昇温させる。次に、1300°Cに至ったらN2O雰囲気N2希釈で25分間酸化させ、ゲート酸化膜6を形成する。続いて、窒素雰囲気に戻し、10°C/minの温度勾配で降温させる。そして、1000°Cに達すると、ウェット雰囲気に切り替え、600°C以下に降温するまでウェット雰囲気を維持したまま、10°C/minで降温させる。この後、600°Cになると、再び窒素雰囲気に戻して室温まで降温させる。このように、ゲート酸化膜形成工程の降温時の少なくとも終端脱離温度を含む温度域において、ウェット雰囲気が維持されるようにすれば、ゲート酸化膜6とチャネル領域を構成するp型ベース層2の界面のダングリングボンドをHもしくはOHの元素で終端させることができる。なお、このようにN2O雰囲気を用いる場合には、ゲート酸化膜6とチャネル領域を構成するp型ベース層2の界面のダングリングボンドをHもしくはOHに加えてNでも終端させられる。これにより、より界面準位密度を減らすことが可能となり、よりチャネル移動度を向上させることが可能となる。また、N2O雰囲気に限らず、NO雰囲気を用いてゲート酸化を行っても、同様のことが言え、より界面準位密度の低減が可能となる4上記各実施形態では、ウェット雰囲気をパイロジェニック法によって形成しているが、H2Oを沸騰させたバブリング法によってウェット雰囲気を形成しても良い。5上記第2~第5実施形態では、ゲート酸化膜形成工程の降温時にウェット雰囲気とする手法と、アニール処理やリフロー処理などをウェット雰囲気もしくは水素雰囲気で行う手法とを組み合わせたものについて説明している。しかしながら、これらを組み合わせることは必須ではなく、各手法それぞれ単独で用いても、上記効果を得ることが可能となる。6上記実施形態では、MOS構造の半導体装置として、反転型ラテラルMOSFETや蓄積型ラテラルMOSFETおよびプレーナ型MOSFETを例に挙げて説明したが、これらはMOS構造の半導体装置の一例を示したものに過ぎない。例えば、MOS構造のIGBTに対しても本発明を適用することが可能であるし、溝ゲート型のMOSFETに対しても本発明を適用することができる。すなわち、基板として主表面が000-1C面と垂直なものを用い、該基板に対して垂直なトレンチを形成し、このトレンチの側面をチャネル面とする場合にも、チャネル面を000-1C面とすることができるため、チャネル移動度が高くすることができる。そして、このようにチャネル面を000-1C面とすることにより、酸化レートを速くすることが可能となるため、量産性を向上させることが可能となる。このような溝ゲート構造の場合、基板の主表面が000-1面ではないため、CMP研磨に時間が掛かることになるが、少なくともトレンチ側面にゲート酸化膜を形成する際の酸化レートを速くすることが可能であるため、その意味で量産性に寄与することができる。要するに、どのようなMOS構造のSiC半導体装置に関しても、チャネル面を000-1C面とするものであれば、本発明を適用することが可能である。7上記各実施形態において、ウェット雰囲気、または、水素雰囲気は必ずしも100である必要はなく、他のガスで希釈されていても良い。8なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー-を付すべきであるが、パソコン出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。