"半導体基板の受光面側に線状の第1電極が設けられて、前記半導体基板の裏面側に線状の第2電極が設けられている太陽電池素子であって、前記半導体基板の前記裏面側には、平面透視して前記第1電極と重なる部位に該第1電極に沿って、表層がパッシベーション層である凹部が設けられており、前記第2電極が、前記凹部を避けた部位に該凹部に沿って設けられていることを特徴とする太陽電池素子。前記半導体基板は一導電型半導体層および逆導電型半導体層を有していて、前記第1電極は前記一導電型半導体層に、前記第2電極は前記逆導電型半導体層にそれぞれ接していることを特徴とする請求項1に記載の太陽電池素子。前記第1電極が接している前記一導電型半導体層の部位は、該一導電型半導体層において一導電型を呈する不純物の濃度が他の領域よりも高い領域であることを特徴とする請求項2に記載の太陽電池素子。前記逆導電型半導体層において、前記凹部に沿って、逆導電型を呈する不純物の濃度が他の領域よりも高い領域が設けられていることを特徴とする請求項2または3に記載の太陽電池素子。前記第2電極が接している前記逆導電型半導体層の部位は、該逆導電型半導体層における、逆導電型を呈する不純物の濃度が他の領域よりも高い領域であることを特徴とする請求項2乃至4のいずれかに記載の太陽電池素子。前記凹部は、前記第1電極に沿って設けられた多数の孔からなることを特徴とする請求項1乃至5のいずれかに記載の太陽電池素子。しかしながら、埋め込み電極を設けた太陽電池素子では、Jsc短絡電流密度は改善するものの、Voc開放電圧およびFFフィルファクターが低下して、結局、変換効率の向上は望めない場合がある。そこで、本発明は、従来の太陽電池素子と比べて変換効率等の太陽電池素子の電気特性の向上が期待できる太陽電池素子を提供することを目的とする。上記目的を達成するために、本発明の一形態に係る太陽電池素子は、半導体基板の受光面側に線状の第1電極が設けられて、前記半導体基板の裏面側に線状の第2電極が設けられている太陽電池素子であって、前記半導体基板の前記裏面側には、平面透視して前記第1電極と重なる部位に該第1電極に沿って、表層がパッシベーション層である凹部が設けられており、前記第2電極が、前記凹部を避けた部位に該凹部に沿って設けられていることを特徴とする。上記の太陽電池素子によれば、第1電極下の遮光領域においてキャリアの再結合を好適に低減することができる。これにより、特にJscを向上させることができて、暗電流およびリーク電流の低減によるVocとFFの改善をも期待することができる。そして、変換効率の向上した電気特性の優れた太陽電池素子を提供できる。以下に、本発明に係る太陽電池素子の実施形態例について図面を参照しながら詳細に説明する。<太陽電池素子の基本構成>太陽電池素子の基本構成について図1~3を参照しながら説明する。太陽電池素子Sは、半導体基板1の受光面表面側9aに線状の第1電極5が設けられており、半導体基板1の非受光面裏面側9bに線状の第2電極6が設けられている。また、半導体基板1の裏面側9bには、平面透視して第1電極5本実施形態例では特に後記するフィンガー電極5bと重なる部位に、第1電極55bに沿って設けられており、平面透視して第1電極55bと重なる部位に第1電極55bに沿って、表層がパッシベーション層8である凹部10が設けられており、第2電極6本実施形態例では特に後記する裏面集電電極6bが、凹部10を避けた部位に凹部10に沿って設けられている。ここで、半導体基板1は例えば厚い第1半導体層2および薄い第2半導体層3とからなる。また、半導体基板1は一導電型半導体層である第2半導体層3およびその逆導電型半導体層である第2半導体層2を有していて、第1電極5は第2半導体層3に、第2電極6は第1半導体層2にそれぞれ接している。また、第1電極55bが接している第2半導体層3の部位は、この第2半導体層3において一導電型を呈する不純物の濃度が他の領域よりも高い領域12図3において一点鎖線で囲まれた領域:選択エミッタ領域としてもよい。また、第1半導体層2において、平面透視して第1電極55bと重なる部位に凹部10に沿って逆導電型を呈する不純物の濃度が他の領域よりも高い領域11図3においては破線で囲まれた領域:BSFBackSurfaceField領域が設けられているようにしてもよい。また、第2電極66bが接している第1半導体層2の部位は、この第1半導体層2において逆導電型を呈する不純物の濃度が他の領域よりも高い領域であるとしてもよい。なお、凹部10は溝状でもよいが、図2に示すように、第1電極5に沿って設けられた多数の孔からなるようにすると好適である。以上の構成により、太陽電池素子Sは、第1電極55b下の遮光領域を狭くするできるだけなくすことにより、この遮光領域においてキャリアの再結合を好適に低減することができる。これにより、Jscを改善することができて、暗電流およびリーク電流の低減によるVocとFFとの改善をも期待できる。そして、変換効率の向上した優れた太陽電池素子を提供できる。<本実施形態の特有な構造>次に、本実施形態の太陽電池素子Sにおいて、上記凹部10を設ける理由について説明する。一般的な太陽電池素子J1の断面図を図4に示す。また、半導体基板1の裏面側に溝加工をして、そこに埋め込んだ第2電極6を設けた太陽電池素子J2を図5に示す。なお、図1~3と同一部材については同一符号を付して説明を省略する。図4に示す太陽電池素子J1において、受光面側の第1電極5を構成するフィンガー電極5bによる遮光の影響について着目した。そして、半導体基板1として多結晶シリコンを用いた太陽電池素子J1において、フィンガー電極5bの直下におけるダーク状態にある領域ダークエリアよりも、バイアス光が照射されたフォト状態にある領域フォトエリアの方が、少数キャリアのライフタイムおよび拡散長が大きいことを測定により確認した。ここで、バイアス光は、擬似太陽光による光照射を意味する。図6にバイアス光の有無による太陽電池素子の外部量子効率EQEExternalQuantumEfficiencyの測定波長依存性を示す。図6に示すように、測定波長域の略全域でバイアス光無の方が、バイアス光有の場合よりもEQEが小さいことが分かる。これは、フォト状態とダーク状態とでは、再結合中心となる欠陥準位の電子占有率が異なるためである。すなわち、例えばp型半導体においては、フォト状態での電子の疑フェルミレベルEfeが、熱平衡状態ダーク状態でのフェルミレベルEfよりも高電子エネルギー側に位置するようになり、疑フェルミレベルEfeよりも低電子側に位置する再結合中心の電子占有率が高くなる。つまり、電子がトラップされる欠陥準位の空席割合が減ることになり、これによりp型半導体中の少数キャリアである電子の再結合確率が低くなる。なお、再結合確率の低さは、長いライフタイム、長い拡散長に対応する。表1に図6の解析結果を示す。表1から明らかなように、ダーク領域の方が少数キャリアのライフタイムおよび拡散長が短くなっており、フォト領域と比べ、結晶品質再結合中心となる結晶欠陥が光照射により不活性になって品質が向上することが低いことが分かる。なお、表1において、裏面有効結合速度はBSF領域7の影響を含めている。また、Jscはフィンガー電極5bの遮光の影響を除いた真性のJscを意味しており、フィンガー電極5bによる遮光面積をセルの受光面全体の約7として算出した値である。したがって、例えば図5に示す太陽電池素子J2のように、半導体基板1のフィンガー電極5b位置と対向する裏面領域に溝加工をして、埋め込み電極である第2電極6の埋め込み部を形成することにより、フィンガー電極5bによる遮光のために形成されたダーク領域が減少してキャリアの再結合が低減してJscが改善し、太陽電池素子の特性が向上すると考えられる。しかしながら、半導体基板1のフィンガー電極5b位置と対向する裏面領域に溝加工をして、第2電極6の埋め込み部を形成すると、フィンガー電極5bと第2電極6の距離が小さくなる結晶品質の劣る遮光領域が短くなることから、暗電流やリーク電流が増加し、VocとFFが低下する。そこで、例えば図1~3に示すように、半導体基板1の第1電極を構成するフィンガー電極5bに対向する裏面領域において、ドット状あるいは溝状の開口部である凹部10を設けて、さらに、この凹部10の表層にパッシベーション層8を設けて、場合によってはBSF領域11を設けるようにした。そして、第2電極6を構成する裏面集電電極6bを凹部材10以外の位置に、選択的に半導体基板1と電気的コンタクトをとるようにすることにより、フィンガー電極5b下での遮光領域を流れる暗電流とリーク電流を減少させることができて、従来構造の太陽電池素子J1,J2と比べて、VocおよびFFが改善でき、変換効率を向上させることを見出した。<太陽電池素子の具体例>次に、太陽電池素子の形態のより具体的な例について図1~3を参照しながら説明する。例えば、p型の第1半導体層2を有する半導体基板1としては、単結晶シリコン基板または多結晶シリコン基板等の結晶シリコン基板が好適に用いられる。このような半導体基板1の比抵抗は0.2~2.0Ωcm程度である。また、半導体基板1の厚みは150~250μ程度である。また、半導体基板1の形状は、特に限定されるものではないが、四角形状であれば製法上および多数の太陽電池素子を配列して太陽電池モジュールを構成する際等の観点から好適である。半導体基板1として、p型の導電型を呈する結晶シリコン基板を用いた場合、ドーパント元素としては、例えば、ボロンあるいはガリウムを添加するのが好適である。第2半導体層3は、第1半導体層2と逆の導電型を呈する層であり、第1半導体層2における受光面側9aに設けられている。第1半導体層2としてp型の導電型を呈する場合であれば、第2半導体層3はn型の導電型を呈するように形成され、例えばリン等のドーパント元素を拡散させることによって形成できる。また、第1電極5の形成位置において、第2半導体層3と同じ導電型であり、第2半導体層3より厚みが厚く、かつドーパント濃度が大きい第3半導体層を形成することが好ましい。第3半導体層の厚みを厚く、ドーパント濃度を大きく形成することにより、電極とのコンタクト抵抗、および、pn接合部の再結合電流リーク電流を低減することができる。第3半導体層の厚みを厚く、ドーパント濃度を大きくする方法の一例としては、塗布熱拡散法または気相熱拡散法により第2半導体層3を形成した後、燐ガラスが残存する状態で第1電極5の電極形状に合わせて半導体基板1にレーザーを照射することによって、燐ガラスから第2半導体層3へリンが再拡散し第3半導体層が形成される。反射防止膜からなる反射防止層4は、太陽電池素子の受光面側9aにおいて、所望の波長領域の光の反射率を低減させて、光生成キャリア量を増大させる役割を果たす。反射防止層4は、例えば、窒化シリコン膜、酸化チタン膜または酸化シリコン膜などが用いられる。反射防止層4の屈折率と厚みは、構成する材料によって適宜選択されて、適当な入射光に対して無反射条件を実現できるように設定される。結晶シリコンからなる半導体基板1においては、その屈折率は1.8~2.3程度、厚みは500~1200Å程度が好ましい。また、反射防止層4が例えばプラズマCVD法によって成膜された窒化シリコン膜からなる場合、パッシベーション効果も有することができるので好適である。半導体基板1の裏面側9bに設けられるBSF領域7は、裏面側9bの近傍でキャリアの再結合による効率の低下を低減させる役割を有しており、裏面側9bに内部電界を形成するものである。BSF領域7は第1半導体層2と同一の導電型を呈しているが、第1半導体層2が含有する多数キャリアの濃度よりも高い多数キャリア濃度を有している。これは、半導体基板1において一導電型を呈するために添加されるドーパント元素の濃度よりも高い濃度でドーパント元素が存在することを意味する。BSF領域7は、半導体基板1がp型を呈するのであれば、例えば、裏面側9bにボロンまたはアルミニウムなどのドーパント元素を高濃度ドープし、元素の濃度が1×1018~5×1021atoms/cm3程度となるように形成されるのが好適である。図1に示すように、表面電極である第1電極5は、バスバー電極5aと、複数の線状のフィンガー電極5bとを有する。バスバー電極5aの少なくとも一部は、フィンガー電極5bと交差している。このバスバー電極5aは、例えば、1.3~2.5mm程度の幅を有している。一方、フィンガー電極5bは線状であり、その線幅が50~200μm程度であり、バスバー電極5aよりも細い。また、フィンガー電極5bは、互いに1.5~3mm程度の間隔を空けて複数設けられている。このような第1電極5の厚みは、10~40μm程度である。第1電極5は、例えば銀粉末、ガラスフリットおよび有機ビヒクル等からなる電極形成用ペーストをスクリーン印刷等により所望の形状に塗布した後、焼成することによって形成することができる。なお、第1電極5は、フィンガー電極5bの長手方向に対して交差する両端部にフィンガー電極5bと交差する線状の補助電極5cをさらに設けてもよい。これにより、めっき法において供給された電流を第1電極5に均一に流すことができ、均一な厚みのめっき電極層を形成することができるため、フィンガー電極5bの一部で線切れが生じても、抵抗の上昇を低減し、他のフィンガー電極5bを通してバスバー電極5aに電流を流すことができるので好適である。図2に示すように、裏面電極である第2電極6は、裏面出力取出電極6aと裏面集電電極6bとを有する。裏面出力取出電極6aの厚みは10~30μm程度、幅は1.3~7mm程度である。裏面出力取出電極6aは、例えば銀ペーストを所望の形状に塗布した後、焼成することによって形成される。また、裏面集電電極6bは、厚みが15~50μm程度であり、本実施形態においては、裏面出力取出電極6aと凹部10を除いた略全面に、フィンガー状あるいは、半導体基板1とのコンタクト部のみをドット状かつフィンガー状に形成される。この裏面集電電極6bは、例えばアルミニウムペーストを所望の形状に塗布した後、焼成することによって形成することができる。なお、第2電極6は蒸着もしくはスパッタ等の薄膜形成、またはめっき法を用いて形成することも可能である。また、半導体基板1の裏面側9bには裏面パッシベーション膜として機能するパッシベーション層8が設けられている。このパッシベーション層8は、酸化アルミニウム膜、酸化シリコン膜または窒化シリコン膜などからなる絶縁層を形成し、このパッシベーション層8のほぼ全面を覆い、選択的にBSF領域7と電気的コンタクトをとるように第2電極6を形成することが好ましい。ここで、BSF領域7は裏面側9bに内部電界を形成するものであり、裏面側9bの近傍でキャリアの再結合による効率の低下を低減させる役割を有している。なお、半導体基板1としては、例えば、p型を呈する単結晶シリコン基板または多結晶シリコン基板等の結晶シリコン系の基板が好適に用いられる。<太陽電池素子の製造方法>次に、太陽電池素子Sの具体的な製造方法について説明する。まず、第1半導体層2を構成する半導体基板1を準備する。半導体基板1が単結晶シリコン基板の場合は、例えばチョクラルスキーCZ法などによって形成され、半導体基板1が多結晶シリコン基板の場合は、例えば鋳造法などによって形成される。なお、以下では、p型の多結晶シリコンを用いた例によって説明する。最初に、例えば鋳造法により多結晶シリコンのインゴットを作製する。次いで、そのインゴットを例えば、250μm以下の厚みにスライスする。その後、半導体基板1の切断面の機械的ダメージ層および汚染層を、NaOH、KOHまたはフッ硝酸などの溶液でエッチングする。なお、このエッチング工程後に、ウエットエッチング法またはドライエッチング法を用いて、半導体基板1の表面に微小な凹凸構造テクスチャを形成するのがさらに望ましい。また、テクスチャ形成の条件により、前述のダメージ層除去工程を省略することも可能である。次に、半導体基板1における受光面側9aの表層内にn型の第2半導体層3を形成する。このような第2半導体層3は、ペースト状態にしたP2O5を半導体基板1の表面に塗布して熱拡散させる塗布熱拡散法、ガス状態にしたオキシ塩化リンPOCl3を拡散源とした気相熱拡散法、および、リンイオンを直接拡散させるイオン打ち込み法などによって形成される。この第2半導体層3は0.2~2μm程度の厚み、40~150Ω/□程度のシート抵抗に形成される。なお、第2半導体層3の形成方法は上記方法に限定されるものではなく、例えば薄膜技術を用いて、水素化アモルファスシリコン膜または微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。さらに、半導体基板1と第2半導体層3との間にi型シリコン領域を形成してもよい。また、第1電極5の形成位置において、第2半導体層と同じ導電型であり、第2半導体層3よりドーピング濃度が大きく、厚みが厚い第3半導体層を形成する方が好ましい。この第3半導体層は0.2~2.5μm程度の厚み、20~60Ω/□程度のシート抵抗に形成される。第3半導体層は、第2半導体層3を形成した後、燐ガラスが残存する状態で第1電極5の電極形状に合わせて半導体基板1にレーザーを照射することによって、燐ガラスから第2半導体層3へリンが再拡散することで形成される。裏面側9bにも第2半導体層3を形成された場合には、裏面側9bのみをエッチングして除去し、p型の導電型領域を露出させる。例えば、フッ硝酸溶液に半導体基板1における裏面側9bのみを浸して第2半導体層3を除去する。その後、第2半導体層3を形成する際に、半導体基板1の表面に付着した燐ガラスをエッチングして除去する。また、予め裏面側9bに拡散マスクを形成しておき、気相熱拡散法等により第2半導体層3を形成する。その後、続いて拡散マスクを除去するプロセスによっても、同様の構造を形成することが可能である。以上により、p型第1半導体層2とn型第2半導体層3および第3半導体層を備えた半導体基板1を準備することができる。次に、反射防止層4を形成する。反射防止層4は、例えば、プラズマCVDplasmaenhancedchemicalvapordeposition法、蒸着法またはスパッタ法などを用いて形成される。例えば、窒化シリコン膜からなる反射防止層4をプラズマCVD法で形成する場合であれば、反応室内を500°C程度としてシランSiH4とアンモニアNH3との混合ガスを窒素N2で希釈し、グロー放電分解でプラズマ化させて堆積させることで反射防止層4が形成される。次に、半導体基板1の裏面側9bにレーザーをドット状または溝状に照射し、凹部10を形成する。凹部10の形状は、径幅は例えば50~500μm、深さは10~150μmのドット状溝状とすることができ、第1電極5と対向する位置に設けられている。ドット状に形成する場合の間隔は50μm~2mm程度である。なお、この加工処理は、例えば、反射防止層4の形成前や、第2半導体層3の形成前に行うことも可能である。凹部10の形成後、半導体基板1の裏面側9bに、例えば酸化アルミニウム膜からなる裏面パッシベーション膜8をALDAtomicLayerDeposition法、蒸着法またはスパッタ法等を用いて形成する。凹部10は口径が小さく深い形状であるため、シリコン面に均一な厚さで膜を形成できるALD法が本実施形態では好適である。次に、第1電極5バスバー電極5a、フィンガー電極5bと第2電極6裏面出力取出電極6a、裏面集電電極6bとを以下のようにして形成する。第1電極5は、銀粉末と、有機ビヒクルと、ガラスフリットを含有する導電性ペーストとを用いて作製される。この導電性ペーストを、半導体基板1の表面側9aに塗布する。その後、最高温度600~850°Cで焼成することにより、ファイヤースルーが起こり、反射防止層4を突き破ることによって、半導体基板1と第1電極5が電気的コンタクトを得る。導電性ペーストの塗布方法としては、スクリーン印刷法などを用いることができ、好ましくは塗布後、所定の温度で溶剤を蒸散させて乾燥させる。次に、第2電極6を形成する。第2電極6を構成する裏面集電電極6bは、例えばアルミニウム粉末と、有機ビヒクルとを含有するアルミニウムペーストを用いて作製される。このペーストを、凹部10を除いた裏面側9bのほぼ全面にドット状、あるいは細線状に塗布する。塗布法としては、スクリーン印刷法などを用いることができる。ペーストを塗布した後、所定の温度で溶剤を蒸散させて乾燥させるほうが作業時にペーストがその他の部分に付着しにくいという観点から好ましい。そして、半導体基板1を焼成炉内にて最高温度600~850°Cで焼成することによってファイヤースルーが起こり、裏面集電電極6bが形成されるとともにBSF領域7が形成される。なお、BSF領域7は裏面集電電極6bの直下だけでなく、凹部10にもフローティング層として形成してもよい。裏面出力取出電極6aは、例えば銀粉末などからなる金属粉末と、有機ビヒクルとガラスフリットを含有する銀ペーストを用いて作製される。この銀ペーストを予め決められた形状に塗布する。なお、銀ペーストは、アルミニウムペーストの一部と接する位置に塗布されることで、裏面出力取出電極6aと裏面集電電極6bとの一部が重なる。このペーストの塗布法としては、スクリーン印刷法などを用いることができる。この塗布後、好ましくは所定の温度で溶剤を蒸散させて乾燥させる。そして、半導体基板1を焼成炉内にて最高温度が600~850°Cで焼成することにより、第2電極6が半導体基板1の裏面側9bに形成される。なお、第1電極5と第2電極6の焼成は同時に行ってもよいし、裏面出力取出電極6aとして導電性樹脂ペーストを用いてもよい。以上のようにして、変換効率の改善した太陽電池素子を作製することができる。<その他の実施形態>なお、本発明は上記実施形態に限定されるものではなく、以下のように、本発明の範囲内で多くの修正および変更を加えることができる。上述した実施形態では、第1電極5を構成するフィンガー5bの直下のみに凹部10を設けた例について説明したが、半導体基板1の受光面側に設けた第1電極5の遮光領域となる部分をできるだけなくす、つまり第1電極5の遮光領域となる部分の半導体基板1の厚みを薄くすればよいので、例えば、第1電極5側を凹状にしてもよく、また、バスバー電極5aの直下にも凹部を設けてもよい。また、第1電極5は上述した下地電極層と、その上にめっき法により形成した導電層であるめっき電極層から構成されていてもよい。めっき電極材料としては銅、銀および錫等が好適に用いられる。この場合、下地電極層とめっき電極層の厚みはそれぞれ、1~10μm、5~30μmとすることが好適である。下地電極層は電極形成用ペーストを塗布焼成することで形成されるため、空孔率が5より大きくなる。めっき電極層は空孔率が5以下となるように形成されている。下地電極層の厚みを10μm以下、好ましくは8μm以下と薄くすることにより、第1電極5の総厚を維持したまま線抵抗を低減することができる。以下に、本実施形態の太陽電池素子のより具体的な実施例について説明する。なお、参照図面は図1~5である。まず、表2に示す実施例1~3図1~3に示す構造の太陽電池素子を作製するために、厚さ220μm、外形156mm×156mm、比抵抗1.5Ωcmの多結晶シリコン基板半導体基板1を用意して、シリコン基板の表面のダメージ層をNaOHでエッチングして洗浄した。次に、ドライエッチング法で表面9aにテクスチャを形成した。そして、POCl3を拡散源とした気相熱拡散法で第2半導体層3を形成した。この時、第2半導体層3のシート抵抗は70Ω/□であった。フッ硝酸溶液による裏面9b側の第2半導体層3の除去と、フッ酸溶液による燐ガラスのエッチング除去を行なった後、表面9aにプラズマCVD法により反射防止層4となる窒化シリコン膜を形成した。反射防止層4の厚みは80nm、屈折率は2.0であった。次に半導体基板1の裏面9b側のフィンガー電極5bの形成位置に対向する位置にレーザーをドット状に照射し、凹部10を形成した。凹部10を構成する1つの孔は直径100μm、深さ50μm実施例1、100μm実施例2、150μm実施例3とした。次に、裏面側9bに、トリメチルアルミニウムTMAとオゾンO3を原材料とし、ALD法を用いて、酸化アルミニウム膜からなる裏面パッシベーション膜8を形成した。裏面パッシベーション膜8の厚みは30nm、屈折率は1.6であった。さらに半導体基板1の表面9aに銀ペーストを、裏面9bの開口部以外の位置にアルミニウムペーストを塗布焼成して、第1電極5とBSF領域7と裏面集電電極6bを形成した。さらに裏面9bに銀ペーストを塗布焼成して裏面出力取出電極6aを形成した。裏面集電電極6bは幅150μmのフィンガー状であり、そのピッチは1mmとした。次に、表2の比較例1は図4に示す構造を有する太陽電池素子であり、半導体基板1の裏面において、図3に示す凹部10を形成せずに、BSF領域7および第2電極6を半導体基板1の裏面側9bの略全面に形成した以外については実施例1~3と同様にして作製した。また、表2の比較例2~5は図5に示す構造を有する太陽電池素子であり、図3に示す凹部を有するBSF領域7および第2電極6を半導体基板1の裏面側9bの略全面に形成した以外については実施例1~3と同様にして作製した。ここで、比較例1~5および実施例1~3のフィンガー電極5bによる遮光面積は、いずれも受光面全体に対して約7であった。以上にようにして作製した実施例1~3および比較例1~5について、Jsc、Voc、FFおよび変換効率を測定した結果を表2に示す。なお、表2のJscは表1のJscとは異なり、フィンガー電極5bの遮光の影響を含めた実効のJscである。表2から明らかなように、実施例1~3は比較例2~4に対しては、Jsc、Voc、FFおよび変換効率の全てに対して向上したことを確認した。また、実施例1~3は全ての比較例1~5に対してJscおよび変換効率において高い結果となり、本実施形態の効果を確認することができた。"