第1発光素子と、第2発光素子と、前記第1発光素子および前記第2発光素子の発光を制御する発光制御部と、前記第1発光素子の発光を検出する第1受光素子と、前記第1受光素子に直列に接続され、前記第2発光素子の発光を検出する第2受光素子と、前記第1受光素子と前記第2受光素子との接続点に電気的に接続され、ハイおよびローの電圧を交互に出力する出力部と、を備え、前記出力部は、前記第1発光素子の発光を検知した前記第1受光素子から電荷が充電されることにより、前記ハイおよび前記ローのいずれか一方から他方に出力を反転し、前記第2発光素子の発光を検知した前記第2受光素子を介して電荷を放電することにより出力を再反転する光結合型絶縁回路。前記第1発光素子と、前記第1受光素子と、を収容した第1のキャビティと、前記第2発光素子と、前記第2受光素子と、を収容した第2のキャビティと、をさらに備え、前記第1発光素子と前記第2受光素子との間、および、前記第2発光素子と前記第1受光素子との間のクロストークが抑制された請求項1記載の光結合型絶縁回路。前記第1受光素子は、前記第2発光素子の発光を遮光する第1のフィルタを有し、前記第2受光素子は、前記第1発光素子の発光を遮光する第2のフィルタを有し、前記第1発光素子と前記第2受光素子との間、および、前記第2発光素子と前記第1受光素子との間のクロストークが抑制された請求項1記載の光結合型絶縁回路。前記出力部は制御電極を有し、前記制御電極と、電源端子または接地端子と、の間に設けられ、前記出力部の出力を安定化する抵抗をさらに備えた請求項1~3のいずれか1つに記載の光結合型絶縁回路。前記発光制御部は、入力端子と、制御端子と、を有し、前記入力端子に入力される信号と、前記制御端子に入力される制御信号と、を入力とするNAND出力により、前記第1発光素子および前記第2発光素子を発光させる請求項1~4のいずれか1つに記載の光結合型絶縁回路。前記発光制御部は、入力端子と、前記入力端子に入力される信号の立ち上がりおよび立ち下がりに対応した電圧パルスを出力するパルス発生部と、を備え、前記第1発光素子の駆動電流および前記第2発光素子の駆動電流のそれぞれに、前記電圧パルスに対応した電流を重畳することにより、前記電圧パルスが出力されないタイムスパンよりも前記第1発光素子および前記第2発光素子を高輝度で発光させる請求項1~5のいずれか1つに記載の光結合型絶縁回路。実施形態は、消費電力を低減しパルス幅歪みを抑制した光結合型絶縁回路を提供する。実施形態に係る光結合型絶縁回路は、第1発光素子と、第2発光素子と、前記第1発光素子および前記第2発光素子の発光を制御する発光制御部と、前記第1発光素子の発光を検出する第1受光素子と、前記第1受光素子に直列に接続され、前記第2発光素子の発光を検出する第2受光素子と、を備える。さらに、前記第1受光素子と前記第2受光素子との接続点に電気的に接続され、ハイおよびローの電圧を交互に出力する出力部を備える。前記出力部は、前記第1発光素子の発光を検知した前記第1受光素子から電荷が充電されることにより、前記ハイおよび前記ローのいずれか一方から他方へ出力を反転し、前記第2発光素子の発光を検知した前記第2受光素子を介して電荷を放電することにより出力を再反転する。以下、実施の形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。[第1実施形態]図1は、第1実施形態に係る絶縁回路100を示す回路図である。絶縁回路100は、送信回路20と、受信回路30と、を備える。送信回路20と受信回路30との間は、第1発光素子であるLED3と、LED3の発光を検出する第1受光素子であるPD7と、第2発光素子であるLED5と、LED5の発光を検出する第2受光素子であるPD9と、によって光結合される。ここに示すLED3およびLED5、PD7、PD9は、1つの例であって、他の形式の発光素子および受光素子を用いることもできる。LED3とPD7とは、第1のキャビティ28に収容され、LED5とPD9とは、第2のキャビティ29に収容される。これにより、LED3とPD9との間のクロストーク、および、LED5とPD5との間のクロストークがそれぞれ抑制される。ここで、キャビティとは、例えば、発光素子と受光素子とを透明樹脂により封止した空間であり、その周りを遮光性の樹脂により覆った構造を有する。送信回路20は、LED3とLED5とを備え、それらを交互に発光させる発光制御部11を備える。発光制御部11は、LED3の発光を制御するNAND17と、LED5の発光を制御するNAND19と、を含む。NAND17およびNAND19は、入力端子12から入力される信号VINと、制御端子13に供給される制御信号VCONTと、に基づいて、それぞれLED3およびLED5の発光を制御する。送信回路20は、LED3およびLED5に電力を供給する電源端子Vdd1と、接地端子GND1と、をさらに備える。受信回路30は、PD7と、PD7に直列に接続されたPD9と、出力部21と、を備える。出力部21は、例えば、P型MOSFET22と、N型MOSFET23と、が直列に配置されたインバータであり、ハイHighおよびローLowの電圧を交互に出力する。出力部21は、PD7とPD9との接続点に電気的に接続された制御端子25と、出力端子27と、を有する。次に、表1を参照して、絶縁回路100の動作を説明する。表1には、入力端子12に入力される信号VINおよび制御端子13に供給される制御信号VCONTが表示されている。さらに、VINおよびVCONTに対するNAND17およびNAND19の出力、LED3およびLED5の発光状態、出力部21の出力VOUTが表示されている。まず、発光制御部11の入力端子12に入力される信号VINが、ハイHレベルであり、制御端子13の制御信号VCONTが、Hレベルであるとする。NAND17には、インバータ15で反転されたVINと、VCONTと、が入力される。すなわち、NAND17には、ローLレベルおよびHレベルが入力され、出力はHレベルとなる。ここで、Hレベルと、電源電圧Vdd1と、が同電位であるとすれば、LED3には、電流が流れず発光しないOFF状態。一方、NAND19には、VINと、VCONTと、が入力される。すなわち、NAND19の2つの入力は、共にHレベルであり出力はLレベルとなる。Lレベルは、例えば、0ゼロVである。したがって、電源端子Vdd1からLED5に電流が供給され、LED5は発光するON状態。LED5に供給される電流は、LED5のカソード側と、NAND19と、の間に設けられた抵抗R2により、所定の値に制御される。受信回路30では、LED5の発光をPD9が検出する。これにより、PD9に光電流が流れ、例えば、制御端子25を介して、P型MOSFET22のゲート22aおよびN型MOSFET23のゲート23aから正電荷がGND2に放電される。すなわち、P型MOSFET22のゲート容量Cg22およびN型MOSFET23のゲート容量Cg23から、制御端子25およびPD9を介して正電荷がGND2に放電される。これにより、ゲート22aおよびゲート23aの電位が低下する。例えば、PDのビルトイン電圧を0.7Vとすれば、-0.7Vまで低下し、P型MOSFET22はON状態、N型MOSFET23はOFF状態となる。そして、出力部21の出力VOUTは、Hレベルに反転する。次に、信号VINが、Lレベルであり、制御信号VCONTがHレベルであるとする。NAND17の2つの入力は共にHレベルであり、出力はLレベルとなる。これにより、電源端子Vdd1からLED3に電流が供給され、LED3はON状態となる。LED3に供給される電流は、LED3のカソード側と、NAND17と、の間に設けられた抵抗R1により、所定の値に制御される。NAND19には、VINのLレベルと、VCONTのHレベルと、が入力され、出力はHレベルとなる。したがって、LED5には電流が供給されず、OFF状態となる。受信回路30では、LED3の発光をPD7が検出する。これにより、PD7に光電流が流れ、P型MOSFET22のゲート容量Cg22およびN型MOSFET23のゲート容量Cg23に制御端子25を介して正電荷が充填される。これにより、ゲート22aおよびゲート23aの電位はVdd20.7Vまで上昇し、P型MOSFET22がOFFし、N型MOSFET23はON状態となる。出力部21の出力VOUTは、Lレベルとなる。一方、制御端子13に供給される制御信号VCONTをLレベルにすると、入力信号VINのレベルに関わらず、NAND17およびNAND19の出力はHレベルとなる。したがって、LED3およびLED5は、共にOFF状態となる。受信回路30では、LED3およびLED5が共に発光しないため、PD7およびPD9が非導通状態のままである。本実施形態では、制御端子25と、GND2と、の間に、所謂放電抵抗R3が設けられている。放電抵抗R3は、LED3およびLED5が共に発光しない場合に、ゲート22aおよびゲート23aの電位を固定し、出力部21の出力VOUTを安定させる。このため、ゲート22aおよびゲート23aの電位は、0ゼロVとなる。そして、P型MOSFET22はON状態、N型MOSFET23はOFF状態となり、出力端子27の出力VOUTはHレベルとなる。このように、制御端子13にLレベルの制御信号を供給し、LED3およびLED5を共に非発光とする動作モードを可能とする。これにより、待機時の送信回路20に流れる電流を微小化し、消費電力を低減することができる。放電抵抗R3は、制御端子25と、電源端子Vdd2と、の間に設けても良い。LED3およびLED5が共に発光しない場合、ゲート22aおよびゲート23aの電位は、Vdd2と同電位となる。そして、P型MOSFET22がOFF状態、N型MOSFET23がON状態となり、出力端子27の出力VOUTはLレベルとなる。放電抵抗R3の抵抗値は、放電抵抗R3を介して流れる電流がPD7もしくはPD9の光電流よりも1桁以上小さくなるように設定することが好ましい。例えば、放電抵抗R3が過小であると、出力部21の出力を反転させるために流す電流が大きくなり消費電力が増える。すなわち、PD7を介して供給する電流が増える。結果として、LED3の光出力が不足し、出力部21の出力を反転させることができない場合も生じる。図2は、絶縁回路100の動作を示すタイムチャートである。図2aは、入力端子12に入力される信号VINの波形であり、図2bは、制御端子13に供給される制御信号VCONTを示している。図2cは、LED3に流れる電流ILED3を示し、図2dは、LED5に流れる電流ILED5を示している。図2eは、出力端子27から出力される出力VOUTの波形を示している。図2aに示すように、送信回路20の入力端子12には、例えば、一定周期のパルス信号が入力される。一方、制御端子13に供給される制御信号VCONTは、Hレベルに保持される。図2cおよび図2dに示すように、LED3には、入力信号VINのLレベルに対応した電流が供給され、LED5には、VINのHレベルに対応した電流が供給される。すなわち、LED3は、入力信号のLレベルに対応して発光し、LED5は、Hレベルに対応して発光する。図2eに示すように、受信回路30は、交互に発光するLED3およびLED5に対応した信号VOUTを出力する。LED3が発光している間はLレベルであり、LED5が発光している間はHレベルとなる。上記の通り、本実施形態では、送信回路20に設けられた発光制御部11が入力信号VINに対応した発光制御を行い、LED3およびLED5を交互に発光させる。受信回路30は、LED3の発光を検知したPD7を介して出力部21のゲート22aおよび23aに正電荷を充電する。これにより、出力部21の出力VOUTは、HレベルからLレベルへ反転する。さらに、LED5の発光を検知したPD9を介してゲート22aおよび23aから正電荷を放電させ、出力部21の出力VOUTをLレベルからHレベルへ再反転させる。次に、図3~図5を参照して、絶縁回路100のパルス幅歪みについて説明する。図3は、比較例に係る絶縁回路200を示す回路図である。絶縁回路200は、1組のLED31およびPD33を備える。送信側では、LED31のアノード34と、カソード35との間に信号VINが入力され、LED31を発光させる。受信回路40では、LED31の発光を検知したPD33に光電流が流れ、出力部21のゲート22aおよびゲート23aに正電荷が充電される。P型MOSFET22のゲート容量Cg22、および、N型MOSFETのゲート容量Cg23が充電され、ゲート22aおよび23aの電位が閾値電圧VTHよりも高くなると、P型MOSFET22がOFF状態、N型MOSFETがON状態となり、出力電圧VOUTは、HレベルからLレベルへ反転する。一方、LED31の発光が停止し、PD33が非導通状態になると、放電抵抗R3を介して、ゲート容量Cg22およびCg23から正電荷が放電される。これにより、ゲート22aおよび23aの電位が低下し、閾値電圧VTHよりも低くなると、P型MOSFET22がON状態、N型MOSFETがOFF状態となり、出力電圧VOUTは、LレベルからHレベルへ反転する。図4は、絶縁回路200の動作を示すタイムチャートである。図4aは、PD33に流れる電流IPD33が小さい場合を示し、図4bは、PD33に流れる電流IPD33が大きい場合を示している。IPD33は、LED31の発光強度に依存して変化する。したがって、図4aは、LED31の発光強度が低い場合に対応し、図4bは、LED31の発光強度が高い場合に対応する。アノード34と、カソード35と、の間に入力される信号VINに対応して、LED31はパルス発光し、それを検知したPD33は、光信号に対応したパルス電流IPD33を出力する。これにより、P型MOSFET22のゲート容量Cg22、および、N型MOSFETのゲート容量Cg23が充電される。そして、ゲート22aおよび23aの電位が、閾値電圧VTHよりも高くなると、出力電圧VOUTが、HレベルからLレベルへ反転する。この間、ゲート容量Cg22およびCg23を充電するための遅延時間tpHLが生じる。図4aに示すように、LED31の発光強度が低い場合には、IPD33が小さい。このため、ゲート容量Cg22およびCg23を充電する時間が長くなり、遅延時間tpHL1が大きくなる。一方、図4bに示すように、LED31の発光強度が高い場合には、IPD33が大きい。このため、ゲート容量Cg22およびCg23を充電する時間が短くなり、遅延時間tpHL2が小さくなる。これに対し、LED31の発光が停止し、出力電圧VOUTが、LレベルからHレベルへ反転する場合には、ゲート容量Cg22およびCg23から放電抵抗R3を介して正電荷が放電される。そして、ゲート22aおよび23aの電位が閾値電圧VTHよりも低くなるまでの遅延時間tpLHが生じる。この場合、ゲート22aおよび23aの電位は、放電抵抗R3と、ゲート容量Cg22およびCg23と、PD33の容量と、で決まるCR時定数をもって減少する。したがって、遅延時間tpLHは、LED31の発光強度に依存せず一定である。すなわち、図4aおよび図4bに示す、遅延時間tpLH1とtpLH2とは等しい。一方、tpHL1は、tpHL2よりも大きい。したがって、図4aに示すLレベル側のパルス幅は、図4bに示すLレベル側のパルス幅よりも狭くなる。このように、絶縁回路200では、出力VOUTのパルス幅が、LED31の発光強度に依存して変化し、パルス幅歪を生じる。LED31の発光強度は、例えば、入力信号VINのレベルに依存して変化する。また、動作温度が高くなると、LED31の発光強度は低下する。すなわち、入力信号VINの信号強度の変化、および、LED31の動作温度の変化により、パルス幅歪が生じる。図5は、実施形態に係る絶縁回路100の動作を示すタイムチャートである。図5aは、PD7に流れる電流IPD7が小さい場合を示し、図5bは、PD7に流れる電流IPD7が大きい場合を示す。絶縁回路100では、入力端子12に入力される信号VINに対応して、LED3はパルス発光し、それを検知したPD7は、光信号に対応したパルス電流IPD7を出力する。これにより、P型MOSFET22のゲート容量Cg22、および、N型MOSFETのゲート容量Cg23に正電荷が充電される。ゲート22aおよび23aの電位が、閾値電圧VTHよりも高くなると、出力電圧VOUTは、HレベルからLレベルへ反転する。この間、ゲート容量Cg22およびCg23を充電するための遅延時間tpHLが生じる。図5aに示すように、LED3の発光強度が低い場合には、IPD7が小さい。このため、ゲート容量Cg22およびCg23を充電する時間が長くなり、遅延時間tpHL3が大きくなる。図5bに示すように、LED3の発光強度が高い場合には、IPD7が大きい。このため、ゲート容量Cg22およびCg23を充電する時間が短くなり、遅延時間tpHL4が小さくなる。一方、LED3の発光が停止し、出力電圧VOUTが、LレベルからHレベルへ反転する場合には、LED5が発光しPD9に光電流が流れる。そして、PD9を流れる光電流は、放電抵抗R3を流れる電流よりも1桁以上大きい。このため、ゲート容量Cg22およびCg23に充電された正電荷は、PD7を介して放電される。このため、ゲート22aおよび23aの電位が閾値電圧VTHよりも低くなるまでの遅延時間tpLHは、PD9の光電流に依存して変化する。PD9の光電流は、LED5の発光強度に依存して変化する。したがって、絶縁回路100では、VOUTがHレベルからLレベルへ反転する際の遅延時間tpHL、および、LレベルからHレベルへ反転する際の遅延時間tpLHは、共に、LED3およびLED5の発光強度に依存する。LED3およびLED5の発光を制御する発光制御部11の出力は、NAND17およびNAND19の出力であり、入力信号VINの信号強度には依存しない。したがって、絶縁回路100では、動作環境に依存して、例えば、電源電圧Vdd1が変化する場合、LED3およびLED5の動作温度が変化する場合に、遅延時間tpHLおよびtpLHが変化する。絶縁回路100において、LED3およびLED5の動作環境は同じと考えて良い。したがって、LED3の発光強度が低い場合は、LED5の発光強度も低く、LED3の発光強度が高い場合は、LED5の発光強度も高い。したがって、図5aに示すように、LED3およびLED5の発光強度が低くIPD7が小さい場合には、遅延時間tpHL3およびtpLH3は、共に大きくなる。一方、図5bに示すように、LED3およびLED5の発光強度が高くIPD7が大きい場合には、遅延時間tpHL3およびtpLH3は、共に小さくなる。すなわち、絶縁回路100では、tpHLおよびtpHLは、LED3およびLED5の発光強度に依存して同じように変化する。結果として、Lレベル側のパルス幅の変化が抑制され、パルス幅歪を小さくすることができる。上記の通り、実施形態に係る絶縁回路100では、2組の光結合系を用いることにより、パルス幅歪を抑制する。また、受信回路では、MOSFETで構成される出力部を受光素子の光電流で制御する。これにより消費電力を低減する。さらに、2つの発光素子の発光を制御する発光制御部に制御端子を設けることにより、送信回路のおける消費電力の低減を可能とする。次に、図6を参照して、第1実施形態の変形例に係る絶縁回路300を説明する。図6に示すように、絶縁回路300では、LED3、LED5、PD7およびPD9が、1つのキャビティ37に収容される。本変形例では、LED3とPD9との間、および、LED5とLED7との間のクロストークを抑制するために、発光波長の異なるLED3とLED5とを用いる。さらに、PD7は、LED5の発光を遮光する第1のフィルタ41を含み、PD9は、LED3の発光を遮光する第2のフィルタ43を含む。例えば、LED3は、AlGaAs系半導体を材料とし近赤外の光を放射する。LED5は、AlInGaP系半導体を材料とし赤色の光を放射する。そして、第1のフィルタ41は、近赤外の光を透過し、赤色の光を遮光するローパスフィルタとする。第2のフィルタ43は、赤色の光を透過し、近赤外の光を遮光するハイパスフィルタとする。例えば、第1のフィルタ41および第2のフィルタ43として、PD7およびPD9の受光面に多層膜をコーティングしても良い。本変形例では、LED3、LED5、PD7およびPD9を収容するキャビティ37を小型化することが可能であり、絶縁回路300をコンパクトに構成することができる。[第2実施形態]図7は、第2実施形態に係る絶縁回路400を示す回路図である。絶縁回路400では、送信回路60に設けられた発光制御部45の構成が、図1に示す絶縁回路100と相違する。図7に示す発光制御部45は、NAND17の出力とNAND51の出力とにより、LED3の発光を制御し、NAND19の出力とNAND53の出力とにより、LED5の発光を制御する。NAND17には、インバータ15で反転された入力信号VINと、制御信号VCONTと、が入力される。NAND51には、パルス発生部47の出力と、制御信号VCONTと、が入力される。NAND19には、入力信号VINと、制御信号VCONTと、が入力される。NAND53には、パルス発生部49の出力と、制御信号VCONTと、が入力される。パルス発生部47および49は、入力信号VINのLレベルからHレベルへの反転を検出し、例えば、Hレベルの1つの電圧パルスを出力する。この電圧パルスのパルス幅は、VINのパルス幅よりも狭い。パルス発生部47は、インバータ15により反転されたVINが入力されるため、VINのHレベルからLレベルへの反転を検出し、1つの電圧パルスを出力する。一方、パルス発生部49は、VINのLレベルからHレベルへの反転を検出し、1つの電圧パルスを出力する。結果として、パルス発生部47は、VINのパルス波形の立ち下がりを検出し、パルス発生部49は、パルス波形の立ち上がりを検出し、それぞれのタイミングでHレベルの電圧パルスを出力する。LED3とNAND17との間には、抵抗R4が配置され、LED3とNAND51との間には、抵抗R5が配置される。LED3に流れる電流ILED3は、R4およびR5により好適なレベルに制御される。ここでは、R4>R5とする。図8は、絶縁回路400の動作を示すタイムチャートである。図8aは、入力端子12に入力される信号VINの波形である。図8bは、LED3に流れる電流ILED3を示し、図8cは、LED5に流れる電流ILED5を示している。図8dは、出力端子27から出力される出力VOUTの波形を示している。制御端子13に供給される制御信号VCONTは、Hレベルに保持される。まず、LED3の発光について説明する。表1に示すように、NAND17は、VINがLレベル、VCONTがHレベルの時にLレベルを出力し、LED3を発光させる。そして、パルス発生部47は、VINの立下りを検出してHレベルの電圧パルスを出力する。NAND51には、パルス発生部47から出力される電圧パルスと、HレベルのVCONTと、が入力される。これにより、NAND51は、電圧パルスのパルス幅に対応したLレベルを出力する。図8bに示すように、LED3の電流ILED3には、NAND17の出力に対応した電流I2と、NAND51の出力に対応した電流I3と、が重畳される。NAND17のLレベル出力と、NAND51のLレベル出力と、が重畳されるタイミングにおいて、LED3に流れる電流は、I1=I2I3となり、LED3は高輝度で発光する。一方、NAND17の出力に対応した電流I2のみが流れるタイムスパンにおけるLED3の発光は、低輝度となる。図7に示す受信回路30において、PD7は、電流I1によるLED3の発光を検知し、P型MOSFET22のゲート容量Cg22、および、N型MOSFETのゲート容量Cg23を充電する。この間、ゲート22aおよび23aの電位がVdd2になるとすれば、後の電流I2によるLED3の発光は、放電抵抗R3およびゲートのリークパスを介した正電荷の放電分を補償すれば良い。すなわち、LED3とNAND17との間の抵抗R5を、LED3とNAND51との間の抵抗R4よりも大きい値に設定し、電流I2を低減することができる。LED5の発光についても同様であり、図8cに示すように、LED5の電流ILED5には、NAND19の出力に対応した電流I2と、NAND53の出力に対応した電流I3と、が重畳される。NAND19のLレベル出力と、NAND51のLレベル出力と、が重畳されるタイミングにおいて、LED5に流れる電流は、I1=I2I3となり、LED5は高輝度で発光する。一方、NAND19の出力に対応した電流I2のみが流れるタイムスパンにおけるLED5の発光は、低輝度となる。図7に示す受信回路30において、PD9が、電流I1によるLED5の発光を検知し、P型MOSFET22のゲート容量Cg22、および、N型MOSFETのゲート容量Cg23から正電荷を放電し、ゲート22aおよび23aの電位が0ゼロVになるとすれば、後の電流I2によるLED5の発光は、低輝度でもよい。すなわち、LED5とNAND19との間の抵抗R6を、LED3とNAND51との間の抵抗R7よりも大きい値に設定し、電流I2を低減することができる。上記の通り、本実施形態では、送信回路60の発光制御部45に、パルス発生部49および49を設け、出力部21の反転時のみ、LED3およびLED5の発光を高輝度にする。これにより、送信回路60の低消費電力化を図ることができる。[第3実施形態]図9は、第3実施形態に係る絶縁回路500を示す回路図である。絶縁回路500では、送信回路70に設けられた発光制御部55の構成において、図1に示す絶縁回路100と相違する。また、受信回路80には、放電抵抗R3が設けられない。発光制御部55の入力側には、入力端子12が設けられるが、制御端子13は設けられない。そして、LED3には、入力信号VINが直接出力され、LED5は、インバータ58により反転されたVINが出力される。さらに、発光制御部55には、パルス発生部47および49と、NAND51と、NAND53と、が設けられる。パルス発生部47は、VINのパルス波形の立ち下がりを検出し、パルス発生部49は、パルス波形の立ち上がりを検出し、それぞれのタイミングでHレベルの電圧パルスを出力する。NAND51には、パルス発生部47の出力と、インバータ57で反転されたVINと、が入力される。NAND53には、パルス発生部49の出力と、入力信号VINと、が入力される。絶縁回路500の動作は、図8に示す絶縁回路400の動作と同じである。発光制御部55に、パルス発生部47および49を設け、出力部21の反転時のみ、LED3およびLED5の発光を高輝度にすることにより、送信回路70の消費電力を低減する。本実施形態では、入力信号VINのパルス波形に対応して、LED3およびLED5のいずれかが常に発光する。このため、受信回路80に放電抵抗R3を設けなくても、出力部21は安定して動作する。また、放電抵抗R3を設けないことにより、P型MOSFET22のゲート容量Cg22、および、N型MOSFETのゲート容量Cg23からの放電経路が、それぞれのゲートのリークパスのみとなる。これにより、ゲート22aおよび23aの電位低下が少なくなり、LED3の発光による電荷の補償を低減できる。すなわち、電流I2を絶縁回路400よりも小さくすることができ、消費電力を低減することが可能となる。さらに、図10は、本実施形態の変形例に係る絶縁回路の動作を示す。図10aは、入力端子12に入力される信号波形である。図10bは、LED3に流れる電流ILED3を示し、図10cは、LED5に流れる電流ILED5を示している。図10dは、出力端子27から出力される出力波形を示している。図10bおよびcに示すように、LED3およびLED5を低輝度で発光させる電流I2を、入力信号VINよりも周期が短いパルス電流とすることができる。これにより、LED3およびLED5を間欠的に発光させ、送信回路70の消費電力をさらに低減することができる。このような動作は、例えば、発光制御部55において、VINの反転信号と、VINよりも短周期のパルス信号と、を入力とするNANDの出力を、R4を介してLED3に供給し、VINと、VINよりも短周期のパルス信号と、を入力とするNANDの出力を、R6を介してLED5に供給する構成にすれば良い。上記の第1~第3実施形態に示した例では、出力部21は、LED3の発光を検出したPD7から電荷を充電され、出力電圧をハイからローへ反転させる。そして、LED5の発光を検知したPD9を介して電荷を放電し、出力電圧をローからハイへ再反転させる。実施形態は、これに限られる訳ではなく、例えば、電源電圧Vdd1がマイナスであれば、PD7から電荷を充電された出力部は、出力電圧をローからハイへ反転させ、PD9を介して電荷を放電した出力部は、出力電圧をハイからローへ反転させる構成となる場合もある。以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。