誘電体セラミック層と、該誘電体セラミック層の表面及び裏面に印刷されたコンデンサ電極層と、ビアホールを有する導通層と、前記ビアホールに充填された層間導電材料と、前記導通層上に設置された表面電極層とからなり、前記コンデンサ電極層と前記表面電極層とは、前記層間導電材料を介して電気的に接続されている積層ワイヤボンディングコンデンサ。前記導通層は、前記ビアホールを2以上有している請求項1記載の積層ワイヤボンディングコンデンサ。前記導通層は、前記誘電体セラミック層の表面側と裏面側とに設置された請求項1又は2記載の積層ワイヤボンディングコンデンサ。前記コンデンサ電極層と、前記表面電極層との間に少なくとも1層のダミー内部電極層を設置した請求項1乃至3記載の積層ワイヤボンディングコンデンサ。前記積層ワイヤボンディングコンデンサは、厚みが100μm~300μmの範囲である請求項1乃至4記載の積層ワイヤボンディングコンデンサ。しかしながら、単板型ワイヤボンディングコンデンサは、素子自身の機械的強度を維持するために素子の厚みが150μm程度必要となるので、高容量を得るために素子の厚みを150μmよりも薄くすることが困難であるという問題がある。また、積層型ワイヤボンディングコンデンサは、素子の厚みを大きくすることなく積層数を増やして高容量を得ることができるものの、静電容量に寄与している内部電極の重なり面積を確保するためには一定以上の素子の厚みが必要であるので、それ以上素子厚みを薄くすることができないという問題がある。したがって本発明は、上記した課題を解決するために、積層型よりも素子の厚みを薄くすることができ、しかも単板型よりも高容量を得ることができる薄型積層ワイヤボンディングコンデンサを提供することを目的とする。誘電体セラミック層と、該誘電体セラミック層の表面及び裏面に印刷されたコンデンサ電極層と、ビアホールを有する導通層と、前記ビアホールに充填された層間導電材料と、前記導通層上に設置された表面電極層とからなり、前記コンデンサ電極層と前記表面電極層とは、前記層間導電材料を介して電気的に接続されている積層ワイヤボンディングコンデンサ。前記導通層は、前記ビアホールを2以上有している積層ワイヤボンディングコンデンサ。前記導通層は、前記誘電体セラミック層の表面側と裏面側とに設置された積層ワイヤボンディングコンデンサ。前記コンデンサ電極層と、前記表面電極層との間に少なくとも1層のダミー内部電極層を設置した積層ワイヤボンディングコンデンサ。前記積層ワイヤボンディングコンデンサは、その厚みを100μm~300μmの範囲とする。本発明によると、単板型ワイヤボンディングコンデンサと同等の製品厚みで大きな静電容量を得ることが可能となる。本発明の実施の形態について、図面を参照しながら詳細に説明する。図3は、本発明による積層ワイヤボンディングコンデンサの一実施例であり、図4はその断面図で、図5は、その分解斜視図である。まず、製品の静電容量を取得するための層である誘電体セラミック層1を、ドクターブレード法のような従来から周知の方法で準備し、誘電体セラミック層1の表面にコンデンサ電極層2をスクリーン印刷して、図6に示すような電極印刷グリーンシートとする。次に、誘電体セラミック層1と同様の手法で導通層3を準備し、金型パンチやレーザーなどの手法で導通層3にビアホール4を形成する。そして、ビアホール4を有する導通層を、コンデンサ電極層2の上に積層圧着し、図7に示すような積層体とする。そして、図8に示すように、このビアホール4に、スクリーン印刷によって穴埋め印刷を行い層間導電材料5を充填する。その後、表面電極層6をスクリーン印刷して、図9に示す中間積層体7を得る。ビアホール4は、コンデンサ電極層2と表面電極層6とを電気的に接続することが出来る部位に配置させる必要がある。そして、中間積層体7を上下反転させて誘電体セラミック層1の反対側にも同様の手順でコンデンサ電極層と、ビアホールを有する導通層と、層間導電材料と、表面電極層とを設置して、積層ワイヤボンディングコンデンサのグリーン体を得る。その後に、従来から周知の積層コンデンサと同様の手法で、焼成、めっきなどを行い積層ワイヤボンディングコンデンサ8を得るのである。コンデンサの静電容量は電極間距離に反比例するので、本発明による薄型積層ワイヤボンディングコンデンサの容量は、誘電体セラミック層1の厚みによって変化する。すなわち、誘電体セラミック層1を薄くしてコンデンサ電極間の距離を小さくするほど高容量の積層ワイヤボンディングコンデンサが得られるので、誘電体セラミック層1の厚みは薄いほど高容量となって望ましい。また、コンデンサの静電容量は電極有効面積に比例するので、コンデンサ電極層2の面積を大きくするほど高容量の積層ワイヤボンディングコンデンサが得られる。しかし、コンデンサ電極層の面積を大きくすることは、製品サイズが大きくなることを意味するため、静電容量を大きくする目的でコンデンサ電極層の面積を大きくすることはあまり望ましくない。本発明において、導通層3は、誘電体セラミック層1を薄くしたときに積層ワイヤボンディングコンデンサ8の機械的強度が小さくなることを防止するために、機械的強度を維持する目的で設置されている。したがって、誘電体セラミック層1の厚みを例えば150μm以上にすると誘電体セラミック層1だけである程度の機械的強度を得ることができるので、本発明を採用する効果は小さくなる。図1に示したような、従来から周知の単板型ワイヤボンディングコンデンサは、誘電体セラミック層1の厚みだけで製品の機械的強度を維持させていたのに対して、本発明品は、静電容量を取得する誘電体セラミック層1と、機械的強度を維持する導通層3とを別々にしたことによって、高容量を確保しながら、機械的強度も維持することができる。したがって、導通層3の厚みを調整することによって、高容量を確保したまま所望の製品強度を有する製品厚みに調整することが可能となるのである。すなわち、高容量を得るために誘電体セラミック層1を1μm程度まで薄くしたとしても、導通層3を150μm程度設置することによって、製品の強度を維持することができる。また、本発明による積層ワイヤボンディングコンデンサはの厚みは100μm~300μmとするのが望ましい。100μm以下にすると製品強度が小さくなって、製造工程や実装工程において破損の原因となる。一方、300μm以上にすると、積層型ワイヤボンディングコンデンサの方が高容量を得ることができるようになるので、本発明の効果を得ることができない。導通層3の材質は絶縁性セラミックであれば良いが、誘電体セラミック層1と同時焼成するので、焼成後のクラック等の不良発生を避けるために誘電体セラミック層1と収縮率の近い材料を使用することが望ましいが、誘電体セラミック層1と同一素材であることが最も望ましい。また、本発明で使用するコンデンサ電極層、表面電極層、層間導電材料層及びダミー内部電極層の材質は、Ni、Cu、Ag、Pd、Ptまたはこれらの合金からなる。次に、本発明の他の形態の実施例について説明する。高容量を得るために誘電体セラミック層1を例えば10μm以下に薄くすると、製品の機械的強度を確保するために導通層3の厚みを100μm以上にする必要が生じる。導通層3には、ビアホール4を設けて層間導電材料5を充填しなければならないため、導通層3の厚みが大きくなるほどビアホール内に隙間なく確実に層間導電材料を充填することが困難になる。図10は、誘電体セラミック層1を薄くした場合の実施例であり、誘電体セラミック層1の上下に導通層3をそれぞれ2層ずつ設けており、導通層と導通層の間にはダミー内部電極層9を印刷形成している。このようにすれば、1層当たりの導通層3の厚みを薄くすることができ、したがって、ビアホール内に層間導電材料を隙間なく確実に充填することができるようになる。また、ダミー内部電極層9を設置したことによって、同時焼成する際の熱応力による欠陥の発生を抑制することもできる。すなわち、コンデンサ電極層、表面電極層、ダミー内部電極層のような電極層と、導通層や誘電体セラミック層とでは、収縮率に差があり、導通層の厚みが大きくなるほど収縮率の差がより顕著に現れてクラック等の不具合を発生させる原因となるので、1層当たりの導通層3の厚みを薄くすることによって欠陥の発生を抑制することができるのである。ダミー内部電極層の設置数は、2層以上であってもよい。次に、本発明のさらに他の形態の実施例について説明する。図11に示すように、誘電体セラミック層1の一方の面だけに導通層3と表面電極層6を設置することもできる。この形態は、製造工程を最も少なくすることができる実施形態であり、誘電体セラミック層1の厚みをある程度とることができる場合に実施するのが望ましい。誘電体セラミック層1を薄くすると、同時焼成する際の熱応力によって反りやひずみ等の不具合が発生する可能性が高くなる。また、基板に実装するときのはんだ付けの際にも、熱応力によってクラックが発生する可能性がある。したがって、図11のような実施形態は、誘電体セラミック層1が薄い場合には適さない。図12には、さらに他の実施形態を示した。導通層1層当たりに2個ビアホールを設置すると、その等価回路は図13のようになり、直列等価抵抗11ESRと直列等価インダクタンス10ESLは並列に配置されることになり、ESR及びESLをそれぞれ1/2に低減させることができ、したがって、高周波特性を向上することができる。さらに、ビアホールの設置数を、導通層1層当たり2以上に増加させると、ビアホールの設置数に反比例してESR及びESLを低減させることができる。この実施形態は、ビアホールを2個以上設置する必要があるため、チップサイズが大きい場合に有効な形態である。以上、本発明の詳細について、実施例を示しながら説明してきたが、ここで示したのは本発明の具体的な実施形態であり、その技術思想を踏まえた上で、発明の効果を著しく損なわない限度において、前記実施形態の一部を変更して実施することが可能であることが理解されるべきである。