"複数の物理ページで物理ブロックが形成される不揮発性メモリとしての第1~第nの不揮発性メモリが同時的に読出アクセスが可能とされている記憶装置に対し、上記第1~第nの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、上記第1~第nの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理する管理部と、各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記第1~第nの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの上記確認読出対象ページの同時的な読み出しを実行させる確認読出制御部と、を備えた制御装置。上記確認読出対象ページは、論理ブロックへの最初の書込の際に必ず管理データが書き込まれる論理ページである請求項1に記載の制御装置。上記確認読出対象ページは、論理ブロック内の先頭論理ページである請求項2に記載の制御装置。上記管理部は、各論理ブロックにおける各論理ページが、各論理ブロック毎に規則性を有して異なるように各論理ブロック内の各物理ページに配置された状態に管理する請求項3に記載の制御装置。上記管理部は、1つの論理ブロック内で、複数の上記確認読出対象ページが、上記第1~第nの不揮発性メモリの物理ページに配置されていることで、各論理ブロックから選択した1つの確認読出対象ページが、複数の論理ブロック相互間で、上記第1~第nの不揮発性メモリの物理ページに分散された状態となるようにした請求項1に記載の制御装置。複数の上記確認読出対象ページは、論理ブロックを構成する上記第1~第nの不揮発性メモリの各物理ブロックにおいて先頭物理ページに該当する複数の論理ページである請求項5に記載の制御装置。複数の上記確認読出対象ページは、論理ブロック内の先頭論理ページから所定数の論理ページである請求項5に記載の制御装置。上記管理部は、各論理ブロックにおける各論理ページを、各論理ブロック内の各物理ページに同一の配置状態で管理する請求項5に記載の制御装置。上記管理部は、上記第1~第nの不揮発性メモリのそれぞれには、略同数の論理ブロックの上記確認読出対象ページが配置されるように、各論理ブロックの論理ページを管理する請求項1に記載の制御装置。複数の物理ページで物理ブロックが形成される第1~第nの不揮発性メモリと、上記第1~第nの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、上記第1~第nの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理する管理部と、各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記第1~第nの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの上記確認読出対象ページの同時的な読み出しを実行させる確認読出制御部と、を備えた記憶装置。上記第1~第nの不揮発性メモリのそれぞれが第1~第nのチャンネルに接続され、複数のチャンネルを同時に用いたアクセスにより、上記第1~第nの不揮発性メモリに対して同時に読出アクセスが可能なメモリアクセス部を備え、上記確認読出制御部は、各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記メモリアクセス部に、上記第1~第nのチャンネルを用いて複数の論理ブロックへの上記確認読出対象ページのアクセスを同時的に実行させる請求項10に記載の記憶装置。複数の物理ページで物理ブロックが形成される不揮発性メモリとしての第1~第nの不揮発性メモリが同時的に読出アクセスが可能とされている記憶装置に対する読出制御方法として、上記第1~第nの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、上記第1~第nの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理するとともに、各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記第1~第nの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの上記確認読出対象ページの同時的な読み出しを実行させる読出制御方法。ところが、このような確認読出を行う場合に、全ての論理ブロックから或る論理ページを読み出すため、確認読出処理に時間を要し、起動に時間がかかるなど、メモリのパフォーマンスが低下する。例えば論理ブロックが4096個あった場合、4096回リードを繰り返さなければならない。本開示ではこのような確認読出の処理を効率化できるようにすることを目的とする。本開示の制御装置は、複数の物理ページで物理ブロックが形成される不揮発性メモリとしての第1~第nの不揮発性メモリが同時的に読出アクセスが可能とされている記憶装置に対し、上記第1~第nの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、上記第1~第nの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理する管理部と、各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記第1~第nの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの上記確認読出対象ページの同時的な読み出しを実行させる確認読出制御部とを備える。本開示の記憶装置は、複数の物理ページで物理ブロックが形成される第1~第nの不揮発性メモリと、上記第1~第nの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、上記第1~第nの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理する管理部と、各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記第1~第nの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの上記確認読出対象ページの同時的な読み出しを実行させる確認読出制御部とを備える。本開示の読出制御方法は、複数の物理ページで物理ブロックが形成される不揮発性メモリとしての第1~第nの不揮発性メモリが同時的に読出アクセスが可能とされている記憶装置に対する読出制御方法である。そして上記第1~第nの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、上記第1~第nの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理するとともに、各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記第1~第nの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの上記確認読出対象ページの同時的な読み出しを実行させる。これらの本開示の技術では、第1~第nの不揮発性メモリが同時的に読出アクセスが可能とされている構成の記憶装置について、確認読出の際に各論理ブロックから読み出す論理ページ確認読出対象ページが、第1~第nの不揮発性メモリの物理ページに分散配置されるようにする。これによって、第1~第nの不揮発性メモリへの並列的な同時アクセスにより、複数の論理ブロックからの確認読出対象ページの読出が同時的に実行できるようにする。本開示によれば、第1~第nの不揮発性メモリへの並列的な同時アクセスにより、複数の論理ブロックからの確認読出対象ページの読出が同時的に実行できるようにすることで、全ての論理ブロックからの確認読出対象ページの読み出しを効率化でき、起動時やキャッシュ更新時などに行われる確認読出の処理を高速化できる。以下、実施の形態について次の順序で説明する。なお、実施の形態で示すメモリカード1が請求項でいう記憶装置の実施の形態となる。またメモリカード1内のCPU11が、請求項でいう制御装置の実施の形態であり、CPU11による確認読出処理が請求項でいう読出制御方法の実施の形態となる。<1.メモリカード構成><2.第1の実施の形態><3.第2の実施の形態><4.確認読出処理><5.変形例><1.メモリカード構成>図1に実施の形態のメモリカード1の構成例を示す。メモリカード1はホスト機器2に接続され、記憶装置として用いられる。ホスト機器2とは、例えばパーソナルコンピュータ、デジタルスチルカメラ、ビデオカメラ、オーディオプレーヤ、ビデオプレーヤ、ゲーム機器、携帯電話機、PDAPersonalDigitalAssistant等の情報端末など、各種の電子機器、情報処理装置が想定される。メモリカード1は、CPUCentralProcessingUnit11、SRAMStaticRandomAccessMemory12、デバイスインターフェース13、DPSRAMDualPortSRAM14、メモリコントローラ15、及び4つの不揮発性メモリNonVolatileMemory1616a~16dを備える。CPU11はメモリカード1の全体を制御する。このためCPU11はSRAM12に置かれた命令コードを逐次実行する。SRAM12は、CPU11が実行するプログラムファームウェアの記憶や、ワーク領域として使用される。デバイスインターフェース13はホスト機器2との間の通信を行う。DPSRAM14はホスト機器2との間の転送データ書込データや読出データのバッファリングに用いられる。メモリコントローラ15は、CPU11の指示に基づいて各不揮発性メモリ16a~16dに対する書込/読出のアクセスを行う。CPU11は、デバイスインターフェース13のホスト機器2とのデータ送受信動作制御、DPSRAM14の書込/読出動作の制御、メモリコントローラ15によるアクセス動作の制御を行う。メモリカード1の基本的な動作としては、データ書込時には、ホスト機器2から書込要求とともに、書込アドレス、データサイズ、さらに書き込むべきデータが送られてくる。ホスト機器2から送られてくる書き込むデータは、デバイスインターフェース13で受信されてDPSRAM14にバッファリングされ、メモリコントローラ15に転送される。そしてメモリコントローラ15はCPU11の制御の元、データを不揮発性メモリ16a~16dに書き込む。CPU11は書込要求、書込アドレス、データサイズに応じてこれらの動作を制御する。データ読出時にはホスト機器2から読出要求とともに、読出アドレス、データサイズが送られてくる。CPU11は、読出アドレス、データサイズに基づいてメモリコントローラ15に読出アクセスを実行させる。メモリコントローラ15は不揮発性メモリ16a~16dから指示されたデータの読出を行い、DPSRAM14にバッファリングする。またメモリコントローラ15はバッファリングされた読出データに対してエラー訂正処理等を行う。そして読出データはDPSRAM14からデバイスインターフェース13に転送され、ホスト機器2に送信される。ここで図1のメモリカード1では、メモリコントローラ15は複数の不揮発性メモリ16を接続することができる。この例のメモリコントローラ15では、チャンネルCH0~CH3として、不揮発性メモリにアクセスする4つのチャンネルが設けられ、それぞれに不揮発性メモリ16a~16dが接続されている。不揮発性メモリ16a~16dは例えばNAND型フラッシュメモリである。メモリコントローラ15は、各チャンネルCH0~CH3について同時的にリード読出/プログラム書込/イレーズ消去を実行することができる。つまりメモリコントローラ15は各不揮発性メモリ16a~16dに対し同時並列的に各種のアクセスを行うことができるメモリアクセス部として機能する。ところで不揮発性メモリ16は、物理ブロックPhysicalBlockと呼ばれる消去単位と、物理ページPhysicalPageと呼ばれる書込単位を持ち、消去については物理ブロック単位で消去が実行され、書込については物理ページの単位で書込が実行される。CPU11は、4チャンネルの不揮発性メモリ16a~16dに対し、物理ブロックを組み合わせて論理ブロックLogicalBlockを形成し、デバイスインターフェース13を通して送られてくるデータの書き込み先を管理するユニットとする。さらに論理ブロック内の物理ページには論理ページナンバLogicalPageNumberと呼ばれるページ番号が割り当てられる。さらに論理ページLogicalPageにはデバイスインターフェース13から送られてきたデータを書き込む論理ページデータエリアLogicalPageDataAreaと論理ページに書き込まれているデータの管理情報メタデータを格納するためのメタデータエリアMetaDataAreaがある。ある論理ブロックにデータが書き込まれているか、さらに書き込まれている場合にはどのようなデータが書き込まれているかは論理ページナンバ0のメタデータを見ればわかる。以上の構造について図2で説明する。図2Aはメモリコントローラ15から各チャンネルでアクセスされる不揮発性メモリ16a~16dの物理ブロックPBを模式的に示している。各不揮発性メモリ16a~16dの記憶領域は、それぞれ多数の物理ブロックPBで構成される。ここでCPU11は、各不揮発性メモリ16a~16dの物理ブロックPBを含むように論理ブロックLBを設定する。図では一例として、太線で示すように、各不揮発性メモリ16a~16dから1つづつ物理ブロックPBを集めたものを論理ブロックLBとしている。この論理ブロックLBが記憶されるデータの管理単位となる。図2Bは、1つの論理ブロックLBを示している。例えば1つの物理ブロックPBが4つの物理ページPPから構成されるとすると、図2Aの論理ブロックLBは、図2Bのように16個の物理ページPPを有することとなる。この各物理ページPPには、それぞれ論理ページナンバとして0~15が割り振られる。図3には、各論理ブロックLB0,LB1において、各物理ページPPに論理ページナンバとして0~15が割り振られた例を示している図3の数値は論理ページナンバを示す。以下、論理ページナンバxの論理ページを、論理ページxと表記する。各論理ブロックLBは、論理ページ0から順に使用されてデータ書込が行われる。1つの論理ページ=物理ページでは、図2Cに示すようにデータ記憶が行われる。即ち論理ページは、論理ページデータエリアとメタデータエリアで構成され、論理ページデータエリアに、ホスト機器2から送信されてきたデータ等の主データが記憶される。メタデータエリアには、論理ブロックLBの使用状況や、記憶されている主データの種別例えばホスト機器データか内部プログラムかの別などを示したメタデータ管理情報が記憶される。メタデータは、主データの書込が行われたときに記憶される。このような構造において、或る論理ブロックLBの記憶状況を確認したい場合は、論理ページ0のメタデータを読み出せばよい。上記のように、論理ブロックLB内では、論理ページ0から順に使用されるためである。論理ページ0にメタデータが記憶されていなければ、その論理ブロックLBは未使用であると分かる。論理ページ0にメタデータが記憶されていれば、その論理ブロックLBは使用されており、またメタデータの内容からどのような主データが記憶されているかが判別できる。ここで、典型的な論理ページ配置例を図3に示す。論理ブロックLB0、LB1、LB2はそれぞれ論理ページ0~論理ページ15を有することになる。図3に示すように、各論理ブロックLB0、LB1、LB2は、論理ページナンバの割り当てが同一のものとしており、各チャンネルCH0~CH3の順番の物理ページPPに、論理ページ0→1→2→3と割り当て、以降も同様に、論理ページ15までを設定している。ところがこのような典型的なページ配置だと、記憶状況確認処理の効率が悪い。例えばシステム起動時やキャッシュ更新時などには、ホスト側が不揮発性メモリ16の各論理ブロックLBの記憶状況を確認する処理が行われる。このために各論理ブロックLBから、確認読出対象ページの読み出しが行われる。上記のように、論理ページ0のメタデータを読み出せば、論理ブロックLBの記憶状況が確認できるため、この場合、確認読出対象ページとは、論理ページ0となる。ここで図3のようにページ配置されている場合を考える。確認読出処理では、全ての論理ブロックLB0、LB1、LB2について、それぞれ論理ページ0をリードすることとなるが、これは全てチャンネルCH0によるアクセスとなる。従って、CPU11はメモリコントローラ15に、各論理ブロックLB0、LB1、LB2について、順次論理ページ0のリードを指示していくこととなる。例えば論理ブロックが4096個あった場合、4096回リードを繰り返さなければならない。このため、確認読出に時間がかかり、メモリカード1のパフォーマンスが低下する。そこで本実施の形態では、より効率的に確認読出が実行できるように、ページ配置を工夫し、かつ同時並列的なアクセスを実行する。<2.第1の実施の形態>第1の実施の形態としての論理ページ配置を図4で説明する。第1の実施の形態は上記のように論理ページ0を確認読出対象ページとするものであるが、不揮発性メモリ16a~16dにおいて設定される論理ブロックLB0、LB1について、各論理ブロック毎に、論理ページ0が不揮発性メモリ16a~16dに分散配置されるようにするものである。図4に示すように、論理ブロックLB0では、チャンネルCH0の不揮発性メモリ16aの物理ページが論理ページ04812として割り当てられる。またチャンネルCH1の不揮発性メモリ16bの物理ページが論理ページ15913として割り当てられる。さらにチャンネルCH2の不揮発性メモリ16cの物理ページが論理ページ261014が割り当てられ、チャンネルCH3の不揮発性メモリ16dの物理ページに論理ページ371115が割り当てられる。つまりこの論理ブロックLB0については、上記図3の各論理ブロックと同様、各チャンネルCH0~CH3の順番の物理ページPPに、論理ページ0→1→2→3と割り当てられ、以降も同様に、論理ページ15までを設定している。次の論理ブロックLB1では、上記割り当てが1チャンネルづつずれた状態となっており、チャンネルCH0に論理ページ371115、チャンネルCH1に論理ページ04812、チャンネルCH2に論理ページ15913、チャンネルCH3に論理ページ261014が、それぞれ割り当てられる。この場合、割り当てが1チャンネルづつずれることで、先頭の論理ページ0がチャンネルCH1の物理ページに配置されるものとなる。論理ブロックLB2、LB3も、図示のように1チャンネルづつずれた割り当てとなり、その結果、論理ブロックLB2では先頭の論理ページ0がチャンネルCH2の物理ページに配置され、論理ブロックLB3では先頭の論理ページ0がチャンネルCH3の物理ページに配置されるものとなる。論理ブロックLB4は、また論理ブロックLB0と同様となっている。論理ブロックLB5以降も同様である。つまり論理ブロックLB0~LB3の配置パターンが、論理ブロックLB4以降も同様に繰り返される。このように各論理ブロックLB毎に規則性をもってページ配置が異なるようにされる。結局、確認読出対象ページである論理ページ0斜線部に注目すると、複数の論理ブロックLB相互間例えば論理ブロックLB0~LB3のそれぞれで、論理ページ0が不揮発性メモリ16a~16dの物理ページチャンネルCH0~CH3に分散配置される状態となるように、各論理ブロックの論理ページが管理されるものとなっている。CPU11は、このように各論理ブロックLBの論理ページを管理することで、確認読出処理を効率的に実行制御できる。即ち各チャンネルCH0~CH3は同時に読出を行うことができるため、CPU11は論理ブロックLB0,LB1,LB2,LB3について、それぞれの論理ページ0の同時的な読出アクセスをメモリコントローラ15に指示し、読み出させることができる。具体的にはCPU11はメモリコントローラ15に対し、チャンネルCH0での論理ブロックLB0の論理ページ0のリード指示、チャンネルCH1での論理ブロックLB1の論理ページ0のリード指示、チャンネルCH2での論理ブロックLB2の論理ページ0のリード指示、チャンネルCH3での論理ブロックLB3の論理ページ0のリード指示を、同時的に行う。これによって4つの論理ブロックLBについてのメタデータ読出を同時並行的に実行できる。続く論理ブロックLB4,LB5,LB6,LB7についても同様に、CPU11は各論理ページ0の同時並行的な読出を指示する。このような動作により、全ての論理ブロックLBからの論理ページ0の読出を効率的に実行でき、処理時間を短縮できる。例えば4096個の論理ブロックLBが存在する場合、時間的には1024回の読出アクセス時間相当で、4096個の論理ブロックLBについての読出が完了できる。つまり、不揮発性メモリの論理ブロック数をN、メモリコントローラのチャンネル数をMとすると、N/Mのリード回数相当時間で、全論理ブロックのメタデータ読出が可能となる。一般に、メモリカード1において、全て、あるいは一部の論理ブロックの使用状況及び使用されている場合にどのようなデータが書き込まれているかを確認する処理は、システムの起動時、及び図1のSRAM12に格納されるキャッシュデータを更新する場合に行われる。このことから、図4のようなページ管理を行うことで、システム起動時間の短縮及びホスト機器2からのデータの書き込み、読み出し時に発生するキャッシュデータの更新処理の高速化が実現でき、これらによってホスト機器2からのデータの書き込み、読み出し速度の向上が見込める。なお、図4のような論理ページ配置の管理は、CPU11及びSRAM12が、論理ブロックLBについて4パターンのテーブルデータを記憶して管理すれば良い。例えば論理ブロックLB0~LB3の各論理ページ配置を記憶したテーブルデータを記憶しておけばよい。また各ページ配置は規則的であるので、特にテーブルデータを用いなくてもページ配置の管理は可能である。例えばブロックアドレスの値を4で除算した余りが、先頭ページである論理ページ0のチャンネルとして算出することもできる。論理ブロックLB0、LB4,LB8ブロックアドレス=0,4,8は、4で割っての余りは0である。その場合はチャンネルCH0の先頭物理ページに論理ページ0が配置されていると認識できる。同様に論理ブロックLB1、LB5,LB9ブロックアドレス=1,5,9は、4で割っての余りは1である。従ってチャンネルCH1の先頭物理ページに論理ページ0が配置されていると認識できる。これは一例であるが、論理ページ0を分散させるような配置であって、さらにその配置が各論理ブロックLB毎に規則的であるようにするなら、CPU11はその規則性に応じた演算で、各論理ブロックLBの論理ページ配置を把握することができる。その場合、各ブロックについてのページ配置テーブルを記憶する必要性をなくすことができる。また、論理ページ0~15は、通常若いページ番号から順番にデータ書込に使用されるが図4の例では、論理ページ0123は、各チャンネルCH0~CH3にふりわけられており、論理ページ4~7、8~11、12~15も同様である。順番に並ぶ論理ページが各チャンネルCH0~CH3に振り分けられることによって、同時に連続した4論理ページ分の書込や読出が可能となり、これは通常のデータ書込/読出の動作の効率化に寄与するものとなる。ところで、論理ページ0が各チャンネルに分散されるような配置は図4の例以外にも多様に考えられる。例えば図5に示すようにしてもよい。図5の場合は論理ブロックLB0,LB1は同じページ配置であって、論理ページ0はチャンネルCH0での先頭物理ページに割り当てられている。また論理ブロックLB2,LB3は同じページ配置であって、論理ページ0はチャンネルCH1での先頭物理ページに割り当てられている。また論理ブロックLB4,LB5は同じページ配置であって、論理ページ0はチャンネルCH2での先頭物理ページに割り当てられている。つまり2つの論理ブロックLBの組毎に、論理ページ配置がずれていくような配置例である。もちろんこの図5以外にも、さらに多様にページ配置パターンが考えられることは言うまでもない。さらには、不規則又はランダムに、論理ページ0が各チャンネルに分散されるような配置パターンも想定される。但し、どのような配置パターンとするにせよ、好ましくは、不揮発性メモリ16a~16dのそれぞれには、略同数の論理ブロックの論理ページ0が配置されるようにするとよい。例えば論理ページの総数が4096個の場合、不揮発性メモリ16aチャンネルCH0に論理ページ0が配置されている論理ブロックLBが1024個存在するようにし、他の不揮発性メモリ16b、16c、16dチャンネルCH1,CH2,CH3のそれぞれに論理ページ0が配置されている論理ブロックLBがそれぞれ1024個となるようにする。4チャンネル構成の場合、論理ブロックの全数の1/4個の論理ページ0が、各チャンネルの物理ページに割り当てられることで、最も読出効率が良くなるためである。また、ここまでは4チャンネル構成の場合について述べたが、他のチャンネル数の場合でも、本実施の形態の考え方は同様に適用できる。図6は、メモリコントローラ15が2チャンネルを有し、不揮発性メモリ16a、16bが接続されている場合を示している。この場合、図のように論理ページ0~7の8ページで各論理ブロックLB0、LB1が構成されるとする。この論理ページ配置を規則的に変化させる。即ち論理ブロックLB0、LB1ではチャンネルCH0側に論理ページ0248が割り当てられ、チャンネルCH1側に論理ページ1357が割り当てられる。一方、論理ブロックLB2、LB3ではチャンネルCH1側に論理ページ0248が割り当てられ、チャンネルCH0側に論理ページ1357が割り当てられる。以降、このようなページ配置の変化を繰り返していく。チャンネルCH0、CH1は同時アクセス可能であるため、このように配置すれば、全ての論理ブロックLBからの論理ページ0の読出は、全論理ブロックに対して順番に1つづつ読出アクセスを行う場合に比べて1/2の時間で完了できる。図7はメモリコントローラ15が8チャンネルを有し、不揮発性メモリ16a~16hが接続されている場合を示している。この場合、図のように論理ページ0~31の32ページで各論理ブロックLB0、LB1が構成されるとする。この論理ページ配置を図のように規則的に変化させる。即ち論理ブロックLB0ではチャンネルCH0に論理ページ081624が割り当てられる。次のブロックLB1では、チャンネルCH1に論理ページ081624が割り当てられる。以降、順番に各論理ブロックLBで先頭の論理ページ0が割り当てられるチャンネルがずれていくようにされている。そして図示しないが、論理ブロックLB8は、論理ブロックLB0と同様のページ配置となり、以降も同様に1論理ブロック毎にずれていく配置となっている。チャンネルCH0~CH7は同時アクセス可能であるため、このように配置すれば、全ての論理ブロックLBからの論理ページ0の読出は、全論理ブロックに対して順番に1つづつ読出アクセスを行う場合に比べて1/8の時間で完了できる。以上、2チャンネル、8チャンネルでの例を挙げたが、もちろんこれらのチャンネルにおいて他の配置パターンも考えられるし、不規則なパターンやランダムなパターンも想定される。さらに他のチャンネル数の場合も、同様に論理ページ0が各チャンネルに分散配置するようにして、確認読出の効率化を実現できる。またいずれのチャンネル数の場合でも、n個の各チャンネルに接続される第1~第nの不揮発性メモリのそれぞれには、略同数の論理ブロックの確認読出対象ページ論理ページ0が配置されるようにするとよい。各チャンネルについて同数であれば全論理ブロックのメタデータ読み出し時間を、全論理ブロックに対して順番に1つづつ読出アクセスを行う場合に比べて1/nの時間で完了でき、最も効率がよいためである。もちろん論理ブロック数とチャンネル数の関係により論理ブロック数がチャンネル数で割り切れない場合、各チャンネル毎に論理ページ0が同数となるようにはできない場合もあるが、その場合は、できる限り同数に近いようにすること、つまり各チャンネルに配置される論理ページ0の数の差を1以内とすることが、最も読出効率がよく、好ましいものとなる。<3.第2の実施の形態>第2の実施の形態を説明する。上記第1の実施の形態では、各論理ブロックの先頭論理ページ論理ページ0が確認読出対象ページとなり、これが複数の論理ブロック相互間で異なるチャンネル異なる物理ブロックに分散配置するようにした。第1の実施の形態において論理ページ0を確認読出対象ページとしたのは、論理ページ0が必ず最初のデータ書込時にメタデータが記憶されるページだからである。ここで、最初のデータ書込時に、必ず複数の論理ページのメタデータが記憶されるようにシステム動作が決められている場合がある。これは、確認読出対象ページが論理ブロック内に複数存在するとして良い場合となる。例えば論理ブロックLBに対して書き込みを行う場合、論理ブロックLBを構成している、各チャンネルに接続されている物理ブロックの先頭物理ページは必ずデータが書き込まれるようにする。例えば図8の4チャンネル構成の場合に、各論理ブロックLBにおいて論理ページ0123のそれぞれが、必ず最初の書込時にデータが書き込まれるものとする。さらに論理ページ0123の全てのメタデータが、自身の論理ブロックLBがどのように使用されているかを示す情報を持つようにする。このようなシステム動作を行う場合、各論理ブロックLBにおいて4つの論理ページ0123のいずれもが確認読出対象ページとして使用できることになる。その場合、図8に示すような論理ページ配置の管理において、第1の実施の形態と同様に確認読出処理の効率化を実現できる。図8では、全ての論理ブロックLB0、LB1、LB2において、各物理ページへの論理ページの配置状態は同一である。全ての論理ブロックLBにおいて、論理ページ0123は、各チャンネルCH0~CH3にふりわけられている。この場合にCPU11は、次のように確認読出処理を効率的に実行制御できる。各チャンネルCH0~CH3は同時に読出を行うことができるため、CPU11は論理ブロックLB0,LB1,LB2,LB3について、チャンネルが分散するように、確認読出に使用する確認読出対象ページを選択する。即ち図8に斜線を付して示すように、例えば論理ブロックLB0では論理ページ0を確認読出対象ページとして選択し、論理ブロックLB1では論理ページ1を確認読出対象ページとして選択する。さらに論理ブロックLB2では論理ページ2を確認読出対象ページとして選択し、論理ブロックLB3では論理ページ3を確認読出対象ページとして選択する。CPU11は、これら選択した確認読出対象ページの同時的な読出アクセスをメモリコントローラ15に指示し、読み出しを実行させる。これによって4つの論理ブロックLBについてのメタデータ読出を同時並行的に実行できる。続く論理ブロックLB4,LB5,LB6,LB7についても同様に、CPU11は各論理ページ0123の同時並行的な読出を指示する。このような動作により、全ての論理ブロックLBからの、記憶状況を示すメタデータの読出を効率的に実行でき、処理時間を短縮できる。以上のように第2の実施の形態では、CPU11は、1つの論理ブロックLB内で、複数の確認読出対象ページが、不揮発性メモリ16a~16dの物理ページに配置されていることで、各論理ブロックLBから選択した1つの確認読出対象ページが、複数の論理ブロック相互間で、不揮発性メモリ16a~16dチャンネルCH0~CH3の物理ページに分散された状態となるようにしている。これによって4つの論理ブロックについて同時並列的なメタデータ読出が可能となる。ここで、各論理ブロックLB内の複数の確認読出対象ページは、4つの先頭物理ページに該当する論理ページ0123としたが、これに限られない。あくまでもメタデータが最初に記憶される論理ページとして複数の論理ページが確認読出対象ページとさればよい。また、各論理ブロックLB内の複数の上記確認読出対象ページは、論理ブロック内の先頭の論理ページ0からの4つの論理ページとしたが、これも限定されるものではない。あくまでもメタデータが最初に記憶される論理ページとして複数の論理ページが確認読出対象ページとさればよい。さらに図8の例では、各論理ブロックLBにおける各論理ページは、各論理ブロック内の各物理ページに同一の配置状態で管理するようにした。この場合、CPU11は各論理ブロックLB内での論理ページ配置を区別する必要はなく、論理ブロックごとに論理ページ配置を管理する必要はない。これにより管理処理や管理テーブル等の領域の負担は軽減される。しかし複数の確認読出対象ページを設定可能であっても、第1の実施の形態のように、複数の論理ブロックLBにおいて異なる論理ページ配置とすることも可能である。またこの第2の実施の形態の考え方も、4チャンネル構成以外のチャンネル数2チャンネル以上でも適用できることは言うまでもない。<4.確認読出処理>以上の第1,第2の実施の形態におけるCPU11の確認読出処理について説明する。CPU11及びSRAM12によっては、上記第1,第2の実施の形態の確認読出処理を実現するための機能として、図9に示すように論理ブロック/ページ管理機能31と、確認読出制御機能32がソフトウエアにより設けられる。なお、ここではこれらの機能部位がCPU11の処理として発現するソフトウエア機能として設けられているとするが、これらがハードウエアにより形成されてもかまわない。ここでいう論理ブロック/ページ管理機能31とは、同時並列的な読出が可能な第1~第nの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、第1~第nの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理する機能である。これは請求項にいう管理部に相当する。第1の実施の形態のように、複数の論理ブロックLBで論理ページ配置が異なる場合は、論理ブロック/ページ管理機能31は、各論理ブロックLBに対応するページ配置テーブルを用いたり、或いはページ配置に規則性を有する場合は、演算により各論理ブロックLBのページ配置を認識できるようにする。また第2の実施の形態の場合であって、各論理ブロックLBが同一のページ配置の場合は、論理ブロック/ページ管理機能31は、単に論理ブロック内のページ配置を認識できればよい。確認読出制御機能32とは、各論理ブロックのそれぞれから確認読出対象ページを読み出す際には、第1~第nの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの確認読出対象ページの同時的な読み出しを実行させるメモリコントローラ15に指示する制御機能である。これは請求項にいう確認読出制御部に相当する。第1の実施の形態の場合は、確認読出制御機能32は、論理ページ0を複数の論理ブロックLBから同時並列的に読み出すようにメモリコントローラ15に指示する。第2の実施の形態の場合は、確認読出制御機能32は、各論理ブロックLB毎に使用する確認読出対象ページを選択し、それらを複数の論理ブロックLBから同時並列的に読み出すようにメモリコントローラ15に指示する。図10に、確認読出処理としてのCPU11確認読出制御機能32の制御動作を示す。確認読出処理を実行する場合、CPU11はまずステップF101で、各論理ブロックLBについての確認読出対象ページの配置を確認する。確認読出対象ページの配置は、CPU11内で論理ブロック/ページ管理機能31が把握している。続いてCPU11は各チャンネルについて、論理ブロックの振り分けを行う。そしてCPU11はステップF103で、複数のチャンネルCH0~CHnを用いた同時並列的な確認読出対象ページの読出をメモリコントローラ15に指示し、必要なメタデータの読出を実行させる。この処理を、ステップF104で全論理ブロックについて確認読出対象ページの読み出しが完了するまで繰り返す。そして全論理ブロックからの読出が完了したら、確認読出処理を終了する。以上の図10の処理を第1の実施の形態の図4の例に則していうと、CPU11はステップF101で、論理ページ0の配置を確認し、論理ブロックLB0,LB1,LB2,LB3で、論理ページ0がチャンネルCH0,CH1,CH2,CH3に分散しているという管理状態を把握する。そしてステップF102で、その管理状態から、論理ブロックLBの振り分けを行う。即ちチャンネルCH0には論理ブロックLB0、LB4、LB8を割り当てる。チャンネルCH1には論理ブロックLB1、LB5、LB9を割り当てる。さらにチャンネルCH2には論理ブロックLB2、LB6、LB10を割り当て、チャンネルCH3には論理ブロックLB3、LB7、LB11を割り当てる。このように各チャンネルCH0~CH3への論理ブロックLBの割り当てを行ったら、ステップF103でCPU11は、割り当てた論理ブロックについての論理ページ0の同時並列的な読出を指示することとなる。まず論理ブロックLB0~LB3について、チャンネルCH0~CH3による同時読出を指示する。次にまたステップF103で、論理ブロックLB4~LB7について、チャンネルCH0~CH3による同時読出を指示する。これを最後の論理ブロックに至るまで繰り返す。また図10の処理を第2の実施の形態の図8の例に則していうと、CPU11はステップF101で、論理ページ0~3の配置が、各先頭物理ページである管理状態を認識する。そしてステップF102で、その管理状態から、各論理ブロックLB毎に使用する確認読出対象ページを選択しつつ論理ブロックLBの振り分けを行う。例えば論理ブロックLB0、LB4、LB8については、論理ページ0を使用するものとし、これらをチャンネルCH0に割り当てる。論理ブロックLB1、LB5、LB9については、論理ページ1を使用するものとし、これらをチャンネルCH1に割り当てる。さらに論理ブロックLB2、LB6、LB10については論理ページ2を使用するものとし、これらをチャンネルCH2に割り当て、論理ブロックLB3、LB7、LB11については論理ページ3を使用するものとし、これらをチャンネルCH3に割り当てる。このように各チャンネルCH0~CH3への論理ブロックLBの割り当てを行ったら、ステップF103でCPU11は、割り当てた各論理ブロックについて、それぞれ選択した論理ページの同時並列的な読出を指示する。まず論理ブロックLB0~LB3について、論理ページ0123のチャンネルCH0~CH3による同時読出を指示する。次にまたステップF103で、論理ブロックLB4~LB7について、論理ページ0123の、チャンネルCH0~CH3による同時読出を指示する。これを最後の論理ブロックに至るまで繰り返す。以上のようなCPU11の制御処理により、確認読出処理の効率化が実現される。<5.変形例>以上、実施の形態について説明してきたが、変形例は多様に考えられる。メモリコントローラ15のチャンネル数や、論理ブロック内のページ配置のバリエーションは多様であることを既に述べたが、他にも多様な例がある。論理ブロック構造としては、複数の物理ブロックを含む構造であれば、必ずしも全てのチャンネルの物理ブロックを含まなくても本開示の技術は適用できる。例えばメモリカード1のシステムがチャンネルCH0~CH5の6チャンネル構成の場合に、4チャンネルの不揮発性メモリ16a~16dについて、図4や図8のような論理ブロック構造を設定するようなことも考えられる。つまり同時読出可能な複数の不揮発性メモリにおいて、確認読出対象ページが、複数の論理ブロック相互間で分散配置されていれば本開示の技術は適用可能である。また実施の形態ではメモリカード1の例を挙げたが、不揮発性メモリ16と、CPU11及びSRAM12が別体の構成の場合でも本開示の技術は適用可能である。例えば複数の不揮発性メモリに対しての読出を制御する制御装置としても実現できる。本開示の技術は、各種メモリカード、SSD、eMMCなどに適用できる。なお本技術は以下のような構成も採ることができる。1複数の物理ページで物理ブロックが形成される不揮発性メモリとしての第1~第nの不揮発性メモリが同時的に読出アクセスが可能とされている記憶装置に対し、上記第1~第nの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、上記第1~第nの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理する管理部と、各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記第1~第nの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの上記確認読出対象ページの同時的な読み出しを実行させる確認読出制御部と、を備えた制御装置。2上記確認読出対象ページは、論理ブロックへの最初の書込の際に必ず管理データが書き込まれる論理ページである上記1に記載の制御装置。3上記確認読出対象ページは、論理ブロック内の先頭論理ページである上記1又は2に記載の制御装置。4上記管理部は、各論理ブロックにおける各論理ページが、各論理ブロック毎に規則性を有して異なるように各論理ブロック内の各物理ページに配置された状態に管理する上記1乃至3のいずれかに記載の制御装置。5上記管理部は、1つの論理ブロック内で、複数の上記確認読出対象ページが、上記第1~第nの不揮発性メモリの物理ページに配置されていることで、各論理ブロックから選択した1つの確認読出対象ページが、複数の論理ブロック相互間で、上記第1~第nの不揮発性メモリの物理ページに分散された状態となるようにした上記1又は2に記載の制御装置。6複数の上記確認読出対象ページは、論理ブロックを構成する上記第1~第nの不揮発性メモリの各物理ブロックにおいて先頭物理ページに該当する複数の論理ページである上記5に記載の制御装置。7複数の上記確認読出対象ページは、論理ブロック内の先頭論理ページから所定数の論理ページである上記5又は6に記載の制御装置。8上記管理部は、各論理ブロックにおける各論理ページを、各論理ブロック内の各物理ページに同一の配置状態で管理する上記5乃至7のいずれかに記載の制御装置。9上記管理部は、上記第1~第nの不揮発性メモリのそれぞれには、略同数の論理ブロックの上記確認読出対象ページが配置されるように、各論理ブロックの論理ページを管理する上記1乃至8のいずれかに記載の制御装置。"