"2つの電源の間に直列に接続され、入力パルスの論理に応じて相補的にオン/オフ動作を行う2つのスイッチ素子を有し、前記2つの電源のうち、前記入力パルスと同じ極性側の一方の電源は、固定の電源電圧であり、前記2つの電源の他方の電源は、複数の電源電圧間で切り換え可能であるパルス生成回路。前記2つの電源の他方の電源は、前記2つのスイッチ素子の切り換えタイミングに同期して電源電圧を切り換える請求項1に記載のパルス生成回路。前記2つの電源の他方の電源は、前記2つのスイッチ素子の切り換えタイミングと同じタイミングで電源電圧を切り換える請求項2に記載のパルス生成回路。前記2つのスイッチ素子は、PチャネルMOSトランジスタ及びNチャネルMOSトランジスタである請求項1に記載のパルス生成回路。前記2つのスイッチ素子は、CMOSインバータを構成している請求項4に記載のパルス生成回路。前記他方の電源は、その切り換えのタイミングによって回路出力端に飛び込む電位の作用によって出力パルスの遷移速度を遅らせる請求項4に記載のパルス生成回路。前記電位は、前記PチャネルMOSトランジスタまたは前記NチャネルMOSトランジスタのソース電極と前記回路出力端との間に介在する寄生容量による容量カップリングによって前記回路出力端に飛び込む請求項6に記載のパルス生成回路。縦続接続された複数のバッファから成り、前記複数のバッファの最終段のバッファは、前記2つのスイッチ素子によって構成されており、前記他方の電源は、前段のバッファの他方の電源と分離されている請求項1に記載のパルス生成回路。2つの電源の間に直列に接続され、入力パルスの論理に応じて相補的にオン/オフ動作を行う2つのスイッチ素子を有するパルス生成回路におけるパルス生成に当たって、前記2つの電源のうち、前記入力パルスと同じ極性側の一方の電源を固定の電源電圧とし、前記2つの電源の他方の電源を複数の電源電圧間で切り換えるパルス生成方法。2つの電源の間に直列に接続され、入力パルスの論理に応じて相補的にオン/オフ動作を行う2つのスイッチ素子を有し、前記2つの電源のうち、前記入力パルスと同じ極性側の一方の電源は、固定の電源電圧であり、前記2つの電源の他方の電源は、複数の電源電圧間で切り換え可能であるパルス生成回路を、走査パルスを出力する最終段バッファに用いる走査回路。電気光学素子を含む画素が行列状に2次元配置されて成る画素アレイ部と、前記画素アレイ部の各画素を走査する走査回路とを備え、前記走査回路は、その出力回路の最終段バッファとして、2つの電源の間に直列に接続され、入力パルスの論理に応じて相補的にオン/オフ動作を行う2つのスイッチ素子を有し、前記2つの電源のうち、前記入力パルスと同じ極性側の一方の電源は、固定の電源電圧であり、前記2つの電源の他方の電源は、複数の電源電圧間で切り換え可能であるパルス生成回路を用いる表示装置。前記画素は、前記電気光学素子を駆動する駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート-ソース間の電位差に負帰還をかけることによって前記駆動トランジスタの移動度を補正する移動度補正の機能を有し、前記走査回路は、前記パルス生成回路によって生成された走査パルスにより、前記駆動トランジスタのゲートに対して信号を書き込む書込みトランジスタを駆動する請求項11に記載の表示装置。画素が行列状に2次元配置されて成る画素アレイ部と、前記画素アレイ部の各画素を走査する走査回路とを備え、前記走査回路は、その最終段バッファとして、2つの電源の間に直列に接続され、入力パルスの論理に応じて相補的にオン/オフ動作を行う2つのスイッチ素子を有し、前記2つの電源のうち、前記入力パルスと同じ極性側の一方の電源は、固定の電源電圧であり、前記2つの電源の他方の電源は、複数の電源電圧間で切り換え可能であるパルス生成回路を用いる表示装置を有する電子機器。特許文献1に記載の従来技術のように、ディスクリート基板にて生成された電源電圧の立ち下がりの遷移速度を利用する構成を採ると、ディスクリート基板を設ける分だけ部品が増え、また、余計にコストがかかるために、表示装置の小型化や低コスト化の妨げになる。そこで、本開示は、パルス生成回路自体の回路動作によって所望の遷移速度のパルス信号を生成可能なパルス生成回路、その生成方法、パルス生成回路を用いる走査回路、当該走査回路を用いる表示装置、及び、当該表示装置を有する電子機器を提供することを目的とする。上記目的を達成するために、本開示は、2つの電源の間に直列に接続され、入力パルスの論理に応じて相補的にオン/オフ動作を行う2つのスイッチ素子を有するパルス生成回路において、前記2つの電源のうち、前記入力パルスと同じ極性側の一方の電源を、固定の電源電圧とし、前記2つの電源の他方の電源を、複数の電源電圧間で切り換え可能とする構成を採っている。このパルス生成回路は、各種の走査回路においてその出力回路として用いられる。このパルス生成回路を用いる走査回路は、表示装置においてその走査回路として用いられる。また、この走査回路を用いる表示装置は、各種の電子機器においてその表示部として用いられる。上記構成のパルス生成回路において、一方の電源が固定の電源電圧であるの対して、他方の電源が複数の電源電圧間で切り換わることで、その切り換えのタイミングで、2つのスイッチ素子の共通接続ノードである出力ノードにカップリングが入る。このカップリングは、出力ノードの電位が急峻に変化するのを抑えるように作用する。このカップリングによる作用により、出力パルスの遷移速度が遅くなる。その結果、パルス生成回路は、当該回路自体の回路動作により、パルス消滅時に所望の遷移速度となるパルス信号を生成できる。本開示によれば、他方の電源の電圧切り換え時のカップリングの作用によって出力パルスの遷移速度を遅くできるため、パルス生成回路自体の回路動作によって所望の遷移速度のパルス信号を生成できる。以下、本開示の技術を実施するための形態以下、実施形態と記述するについて図面を用いて詳細に説明する。なお、説明は以下の順序で行う。1.パルス生成回路1-1.回路構成1-2.回路動作1-3.変形例1-4.作用、効果2.表示装置有機EL表示装置の例2-1.システム構成2-2.基本的な回路動作2-3.書込み走査信号WSのパルス波形2-4.書込み走査回路3.電子機器4.本開示の構成<1.パルス生成回路>[1-1.回路構成]図1は、本開示の実施形態に係るパルス生成回路についての説明図である。図1において、Aはパルス生成回路の回路例を、Bはパルス生成回路の各部の波形をそれぞれ示している。図1Aにおいて、本開示の実施形態に係るパルス生成回路P1は、例えば2つ2段のバッファB11,B12が縦続接続された構成となっている。ここでは、高レベル論理1をアクティブ状態とする正極性のパルス信号を入力とし、当該パルス信号をバッファB11,B12で2回反転することにより、入力パルスと同じ正極性のパルス信号を出力するものとする。前段のバッファB11は、電源ラインL11と電源ラインL12との間に直列に接続され、入力パルスの論理に応じて相補的にオン/オフ動作を行う2つのスイッチ素子を有する構成となっている。2つのスイッチ素子としては、例えば、PチャネルMOSトランジスタP11及びNチャネルMOSトランジスタN11が用いられる。すなわち、前段のバッファB11は、PチャネルMOSトランジスタP11及びNチャネルMOSトランジスタN11から成るCMOSインバータの回路構成となっている。電源ラインL11は正側の電源電圧VDDの固定電源であり、電源ラインL12は負側の電源電圧VSSの固定電源である。この前段のバッファB11において、PチャネルMOSトランジスタP11とNチャネルMOSトランジスタN11とは、ゲート電極及びドレイン電極がそれぞれ共通に接続されている。そして、これらMOSトランジスタP11,N11のゲート共通接続ノードは、本バッファB11の入力端入力ノード、即ち、本実施形態に係るパルス生成回路P1の回路入力端となっている。また、MOSトランジスタP11,N11のドレイン共通接続ノードは、本バッファB11の出力端出力ノードとなっている。PチャネルMOSトランジスタP11のソース電極は電源電圧VDDの電源ラインL11に接続され、NチャネルMOSトランジスタN11のソース電極は電源電圧VSSの電源ラインL12に接続されている。後段最終段のバッファB12は、電源ラインL11と電源ラインL13との間に直列に接続され、入力パルスの論理に応じて相補的にオン/オフ動作を行う2つのスイッチ素子を有する構成となっている。前段のバッファB11と同様に、2つのスイッチ素子としては、例えば、PチャネルMOSトランジスタP12及びNチャネルMOSトランジスタN12が用いられる。すなわち、後段のバッファB12は、PチャネルMOSトランジスタP12及びNチャネルMOSトランジスタN12から成るCMOSインバータの回路構成となっている。電源ラインL11は固定電源であり、電源ラインL13は可変電源である。この電源ラインL13の可変な電源電圧VSSPの詳細については後述する。この後段のバッファB12において、PチャネルMOSトランジスタP12とNチャネルMOSトランジスタN12とは、ゲート電極及びドレイン電極がそれぞれ共通に接続されている。そして、これらMOSトランジスタP12,N12のゲート共通接続ノードは、本バッファB12の入力端入力ノードとなり、前段のバッファB11の出力端、即ち、MOSトランジスタP11,N11のドレイン共通接続ノードに接続されている。また、MOSトランジスタP12,N12のドレイン共通接続ノードは、本バッファB12の出力端出力ノード、即ち、本実施形態に係るパルス生成回路P1の回路出力端となっている。PチャネルMOSトランジスタP12のソース電極は固定電源の電源ラインL11に接続され、NチャネルMOSトランジスタN12のソース電極は可変電源の電源ラインL13に接続されている。ここで、電源ラインL13は、電源電圧VSSの電源ラインL12とは分離されており、その電源電圧VSSPが複数の電源電圧間で切り換え可能となっている。一例として、正側の電源電圧VDDが15V程度であると仮定すると、電源ラインL13の電源電圧VSSPは、0V=VSSを第1の電源電圧とし、当該第1の電源電圧よりも高く、正側の電源電圧VDDの半分程度よりも低い電圧、例えば2V~3V程度を第2の電源電圧とし、これら第1、第2の電源電圧間で切り換え可能となっている。但し、ここで例示した電源電圧VSSPの数値は一例に過ぎず、これらの数値に限定されるものではない。電源ラインL13の電源電圧VSSPの切り換えは、2つのスイッチ素子、即ち、MOSトランジスタP12,N12のオン/オフの切り換えタイミングに同期して、好ましくは、同じタイミングで瞬間的に行われる。そして、この瞬間的な切り換えにより、電源ラインL13の電源電圧VSSPは、第1の電源電圧から第2の電源電圧にパルス状に変化する。すなわち、電源ラインL13の電源電圧VSSPは、パルス化された可変の電源電圧となっている。[1-2.回路動作]次に、上記構成の本開示の実施形態に係るパルス生成回路P1の回路動作について、図1Bの波形図を用いて説明する。パルス生成回路P1には、例えば、低レベルをVSSとし、高レベルをVDDとし、高レベル状態をアクティブ状態とする正極性のパルス信号aが入力されるものとする。入力されるパルス信号aが高レベルになると時刻t1、前段のバッファB11において、NチャネルMOSトランジスタN11がオン導通状態になり、PチャネルMOSトランジスタP11がオフ非導通状態になる。すると、前段のバッファB11の出力端、即ち、後段のバッファB12の入力端の電位bが低レベル=VSSになる。また、後段のバッファB12において、入力端の電位bが低レベルになると、PチャネルMOSトランジスタP12がオン状態になり、NチャネルMOSトランジスタN12がオフ状態になる。このとき、可変電源の電源ラインL13の電源電圧は、第1の電源電圧VSSとなっている。そして、PチャネルMOSトランジスタP12がオン状態になることで、出力端の電位cは高レベル=VDDになる、即ち、出力端には正極性の出力パルスcが発生する。続いて、正極性のパルス信号aが消滅すると時刻t2、即ち、高レベルから低レベルに遷移すると、前段のバッファB11において、PチャネルMOSトランジスタP11がオン状態になり、NチャネルMOSトランジスタN11がオフ状態になる。すると、前段のバッファB11の出力端、即ち、後段のバッファB12の入力端の電位bが高レベルになる。また、後段のバッファB12において、入力端の電位bが高レベルになると、NチャネルMOSトランジスタN12がオン状態になり、PチャネルMOSトランジスタP12がオフ状態になる。このとき、MOSトランジスタN12,P12のオン/オフの切り換えタイミングに同期して好ましくは、同じタイミングで、可変電源の電源ラインL13の電源電圧VSSPdは、第1の電源電圧VSSから第2の電源電圧例えば、2V~3V程度に瞬間的に即ち、パルス状に切り換わる。ここで、電源ラインL13の電源電圧VSSPdが第1の電源電圧VSSに固定であれば、NチャネルMOSトランジスタN12がオン状態になることにより、出力端の電位cは、高レベル=VDDから低レベル=VSSに急峻に瞬間的に遷移する。すなわち、正極性の出力パルスcは、図1Bの波形cに破線で示すように瞬時に消滅する。これに対して、MOSトランジスタN12,P12のオン/オフの切り換えタイミングに同期して、電源ラインL13の電源電圧VSSPdが瞬間的に即ち、パルス状に切り換わることで、出力パルスcの立ち下がりの遷移波形は次のように変化する。すなわち、電源ラインL13の電源電圧VSSPdが瞬間的にパルス状に切り換わる即ち、立ち上がることで、NチャネルMOSトランジスタN12のソース電極と出力端との間に介在する寄生容量Cpによる容量カップリングによって出力端に正電位が飛び込む。この容量カップリングによって出力端に飛び込む正電位は、NチャネルMOSトランジスタN12がオンすることによって出力端の電位、即ち、出力パルスcが高レベルから低レベルに急峻に変化するのを抑えるように作用する。そして、この容量カップリングによる作用により、出力パルスcが高レベルから低レベルに立ち下がる遷移速度が遅くなる、即ち、立ち下がりの遷移波形が、容量カップリングがない場合に比べて緩やかになる。ここで、出力パルスcが高レベルから低レベルに立ち下がる遷移速度は、容量カップリングによって出力端に飛び込む正電位のカップリング量によって決まる。そして、このカップリング量は、電源ラインL13の電源電圧VSSPdの第2の電源電圧の電圧値によって決まる。すなわち、第2の電源電圧の電圧値を任意に設定することで、パルス生成回路P1自体の回路動作、即ち、容量カップリングを伴う回路動作により、パルス消滅時に所望の遷移速度となるパルス信号を生成することができる。[1-3.変形例]尚、上記実施形態では、パルス生成回路P1が正極性のパルス信号を生成する場合を例に挙げて説明したが、本開示の技術は、正極性のパルス信号の生成への適用に限られるものではなく、負極性のパルス信号を生成する場合にも同様に適用可能である。負極性のパルス信号を生成するパルス生成回路について、以下に、変形例に係るパルス生成回路P2として、図2を用いて説明する。図2において、Aはパルス生成回路P2の回路例を、Bはパルス生成回路P2の各部の波形をそれぞれ示している。図1Aと図2Aとの対比から明らかなように、本変形例に係るパルス生成回路P2は、先述した実施形態に係るパルス生成回路P1と基本的な回路構成は同じになっている。すなわち、パルス生成回路P2は、例えば2つ2段のバッファB11,B12が縦続接続され、これらバッファB11,B12がCMOSインバータの回路構成となっている。一方、先述した実施形態に係るパルス生成回路P1とは次の点で異なっている。すなわち、最終段後段のバッファB12において、先述した実施形態に係るパルス生成回路P1では負電源側の電源ラインL13を前段のバッファB11の電源ラインL12と分離し、当該電源ラインL13の電源電圧を可変としていた。これに対し、本変形例に係るパルス生成回路P2では、正電源側の電源ラインL14を前段のバッファB11の電源ラインL11と分離し、当該電源ラインL14の電源電圧VDDPを切り換え可能としている。電源ラインL14の電源電圧VDDPの切り換えは、MOSトランジスタN12,P12のオン/オフの切り換えタイミングに同期して好ましくは、同じタイミングで行われる。電源ラインL14の電源電圧VDDPについては、一例として、正側の電源電圧VDDが15V程度であると仮定すると、15V=VDDを第1の電源電圧とし、第1の電源電圧よりも低く、正側の電源電圧VDDの半分程度よりも高い電圧、例えば12V~13V程度を第2の電源電圧とする。そして、これら第1、第2の電源電圧間で電源ラインL14の電源電圧VDDPが切り換え可能となっている。但し、ここで例示した電源電圧VDDPの数値は一例に過ぎず、これらの数値に限定されるものではない。上記構成のパルス生成回路P2には、例えば、低レベルをVSSとし、高レベルをVDDとし、低レベル状態をアクティブ状態とする負極性のパルス信号aが入力されるものとする。具体的な回路動作については、基本的に、先述した実施形態に係るパルス生成回路P1の場合と同様の回路動作が行われる。パルス生成回路P1の場合と異なるのは、入力されるパルス信号aが低レベルから高レベルに遷移するとき時刻t2の後段のバッファB12の回路動作である。具体的には、後段のバッファB12において、MOSトランジスタN12,P12のオン/オフの切り換えタイミングに同期して好ましくは、同じタイミングで、可変電源の電源ラインL14の電源電圧VDDPdは、第1の電源電圧VDDから第2の電源電圧例えば、12V~13V程度に瞬間的に即ち、パルス状に切り換わる。ここで、電源ラインL14の電源電圧VDDPdが電源電圧VDDに固定であれば、PチャネルMOSトランジスタP12がオン状態になることで、出力端の電位cは、低レベル=VSSから高レベル=VDDに急峻に瞬間的に遷移する。すなわち、負極性の出力パルスcは、図2Bの波形cに破線で示すように瞬時に消滅する。これに対して、MOSトランジスタN12,P12のオン/オフの切り換えタイミングに同期して、電源ラインL14の電源電圧VDDPdが瞬間的に即ち、パルス状に切り換わることで、出力パルスcの立ち上がりの遷移波形は次のように変化する。すなわち、電源ラインL14の電源電圧VDDPdが瞬間的にパルス状に切り換わる即ち、立ち下がることで、PチャネルMOSトランジスタP12のソース電極と出力端との間に介在する寄生容量Cpによる容量カップリングによって出力端に負電位が飛び込む。この容量カップリングによって出力端に飛び込む負電位は、PチャネルMOSトランジスタP12がオンすることによって出力端の電位、即ち、出力パルスcが低レベルから高レベルに急峻に変化するのを抑えるように作用する。そして、この容量カップリングによる作用により、出力パルスcが低レベルから高レベルに立ち下がる遷移速度が遅くなる、即ち、立ち上がりの遷移波形が、容量カップリングンがない場合に比べて緩やかになる。[1-4.作用、効果]以上説明したように、本実施形態及びその変形例は、2つの電源の間に直列に接続され、入力パルスの論理に応じて相補的にオン/オフ動作を行う2つのスイッチ素子を有し、パルス消滅時に所望の遷移速度のパルス信号を生成するパルス生成回路において、次のように構成を採っている。すなわち、2つの電源のうち、入力パルスと同じ極性側の一方の電源を固定の電源電圧とし、他方の電源を複数の電源電圧間で切り換え可能としている。このように、一方の電源が固定の電源電圧であるの対して、他方の電源が複数の電源電圧間で切り換わることで、その切り換えのタイミングで、2つのスイッチ素子の共通接続ノードである出力ノードに容量カップリングが入る。この容量カップリングは、出力ノードの電位が急峻に変化するのを抑えるように作用する。この容量カップリングによる作用により、出力パルスの遷移速度が遅くなる。その結果、パルス生成回路は、当該回路自体の回路動作により、パルス消滅時に所望の遷移速度となるパルス信号を生成できる。尚、上記実施形態及びその変形例では、バッファが2段縦続接続されて成るパルス生成回路を例に挙げたが、バッファの段数は1段でも良く、また、3段以上であって良い。バッファが1段構成のパルス生成回路の場合には当該バッファに対して本開示の技術を適用すれば良く、3段以上の構成のパルス生成回路の場合には、最終段のバッファに対して本開示の技術を適用すれば良い。ここで、入力パルスの論理に応じて相補的にオン/オフ動作を行うとは、先述した回路動作の説明から明らかなように、論理1のときに一方のスイッチ素子がオン状態となり、他方のスイッチ素子がオフ状態となり、また、論理0のときはその逆の動作を行うことである。2つの電源のうち、入力パルスと同じ極性側の一方の電源は、先の実施形態にあっては電源電圧VDDの正側電源となり、その変形例にあっては電源電圧VSSの負側電源となる。また、他方の電源は、先の実施形態にあっては電源ラインL13の可変電源となり、その変形例にあっては電源ラインL14の可変電源となる。また、先述した実施形態及びその変形例においては、他方の電源を第1、第2の2つの電源電圧間で切り換え可能としたが、2つの電源電圧間での切り換えに限られるものではなく、3つ以上の電源電圧間で切り換えるようにしても良い。電源電圧の数を増やし、他方の電源の電源電圧を多段階に切り替えるようにすることで、生成するパルス信号の遷移速度遷移波形をよりきめ細かく制御することができる。以上説明した、本実施形態及びその変形例に係るパルス生成回路、即ち、パルス消滅時に所望の遷移速度となるパルス信号を生成可能なパルス生成回路の用途としては、次のような用途が考えられる。例えば、後述する移動度補正機能を有する画素が配置されて成る表示装置において、各画素に信号を書き込むための走査を行う走査回路にその最終段バッファとして用いることができる。あるいは、後段に波形整形回路を配置し、当該波形整形回路との組み合わせによってパルス幅を変更するパルス幅変更回路を構成する用途としても用いることができる。具体的には、前段のパルス生成回路でパルス消滅時に所望の遷移波形となるパルス信号を生成し、後段の波形整形回路において、任意のスレッショールドレベルを基準にして矩形波のパルス信号に波形整形することにより、入力パルスよりも広いパルス幅のパルス信号を生成することができる。但し、ここで例示した用途は一例に過ぎず、本実施形態及びその変形例に係るパルス生成回路の用途としては、これらの用途に限られるものではない。以下に、前者の用途、即ち、移動度補正機能を有する画素が配置されて成る表示装置において、各画素に信号を書き込むための走査を行う走査回路にその最終段バッファとして用いる、本開示の適用例について具体的に説明する。<2.表示装置>[2-1.システム構成]図3は、本開示が適用されるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、TFTThinFilmTransistor薄膜トランジスタが用いられる。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を、画素画素回路の発光素子として用いるアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。図3に示すように、本適用例に係る有機EL表示装置10は、有機EL素子を含む複数の画素20と、当該画素20が行列状に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置される駆動回路部とを有する構成となっている。駆動回路部は、書込み走査回路40、電源供給走査回路50及び信号出力回路60等からなり、画素アレイ部30の各画素20を駆動する。ここで、有機EL表示装置10がカラー表示対応の場合は、カラー画像を形成する単位となる1つの画素単位画素は複数の副画素サブピクセルから構成され、この副画素の各々が図3の画素20に相当することになる。より具体的には、カラー表示対応の表示装置では、1つの画素は、例えば、赤色Red;R光を発光する副画素、緑色Green;G光を発光する副画素、青色Blue;B光を発光する副画素の3つの副画素から構成される。但し、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素に更に1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色White;W光を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。画素アレイ部30には、m行n列の画素20の配列に対して、行方向画素行の画素の配列方向に沿って走査線311~31mと電源供給線321~32mとが画素行毎に配線されている。更に、m行n列の画素20の配列に対して、列方向画素列の画素の配列方向に沿って信号線331~33nが画素列毎に配線されている。走査線311~31mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線321~32mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線331~33nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型フラット型のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、図3に示すように、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60についても、画素アレイ部30を形成する表示パネル基板70上に実装することができる。書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト転送するシフトレジスタ回路等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の信号電圧書込みに際して、走査線31311~31mに対して書込み走査信号WSWS1~WSmを順次供給することによって画素アレイ部30の各画素20を行単位で順番に走査線順次走査する。書込み走査回路40の構成の詳細については後述する。電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniとで切り替わることが可能な電源電位DSDS1~DSmを電源供給線32321~32mに供給する。後述するように、電源電位DSのVccp/Viniの切替えにより、画素20の発光/非発光の制御が行なわれる。信号出力回路60は、信号供給源図示せずから供給される輝度情報に応じた映像信号の信号電圧以下、単に信号電圧と記述する場合もあるVsigと基準電圧Vofsとを選択的に出力する。ここで、基準電圧Vofsは、映像信号の信号電圧Vsigの基準となる電位例えば、映像信号の黒レベルに相当する電位であり、後述する閾値補正処理の際に用いられる。信号出力回路60から出力される信号電圧Vsig/基準電圧Vofsは、信号線33331~33nを介して画素アレイ部30の各画素20に対して、書込み走査回路40による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行ライン単位で書き込む線順次書込みの駆動形態を採っている。画素回路図6は、画素画素回路20の具体的な回路構成の一例を示す回路図である。画素20の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21から成る。図6に示すように、画素20は、有機EL素子21と、有機EL素子21に電流を流すことによって当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線所謂、ベタ配線された共通電源供給線34にカソード電極が接続されている。有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23、保持容量24、及び、補助容量25を有する構成となっている。駆動トランジスタ22及び書込みトランジスタ23としてNチャネル型のTFTを用いることができる。但し、ここで示した、駆動トランジスタ22及び書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。駆動トランジスタ22は、一方の電極ソース/ドレイン電極が有機EL素子21のアノード電極に接続され、他方の電極ソース/ドレイン電極が電源供給線32321~32mに接続されている。書込みトランジスタ23は、一方の電極ソース/ドレイン電極が信号線33331~33nに接続され、他方の電極ソース/ドレイン電極が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31311~31mに接続されている。駆動トランジスタ22及び書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極、及び、有機EL素子21のアノード電極に接続されている。補助容量25は、一方の電極が有機EL素子21のアノード電極に、他方の電極が共通電源供給線34にそれぞれ接続されている。この補助容量25は、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量25は必須の構成要素ではなく、有機EL素子21の等価容量が十分に大きい場合は省略可能である。ここでは、補助容量25の他方の電極を共通電源供給線34に接続するとしているが、他方の電極の接続先としては、共通電源供給線34に限られるものではなく、固定電位のノードであればよい。補助容量25の他方の電極を固定電位のノードに接続することで、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される、輝度情報に応じた映像信号の信号電圧Vsigまたは基準電圧Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電圧Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。駆動トランジスタ22は、電源供給線32321~32mの電源電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。駆動トランジスタ22は更に、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間非発光期間を設け、有機EL素子21の発光期間と非発光期間の割合デューティを制御することができる。このデューティ制御により、1表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vccp,Viniのうち、第1電源電位Vccpは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Viniは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Viniは、基準電圧Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs-Vthよりも低い電位、好ましくは、Vofs-Vthよりも十分に低い電位に設定される。[2-2.基本的な回路動作]続いて、上記構成の有機EL表示装置10の基本的な回路動作について、図4のタイミング波形図を基に図6及び図7の動作説明図を用いて説明する。尚、図6及び図7の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。図4のタイミング波形図には、走査線31の電位書込み走査信号WS、電源供給線32の電位電源電位DS、信号線33の電位Vsig/Vofs、駆動トランジスタ22のゲート電位Vg及びソース電位Vsのそれぞれの変化を示している。前表示フレームの発光期間図4のタイミング波形図において、時刻t11以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線32の電位DSが第1電源電位以下、高電位と記述するVccpにあり、また、書込みトランジスタ23が非導通状態にある。このとき、駆動トランジスタ22は飽和領域で動作するように設計されている。これにより、図6Aに示すように、駆動トランジスタ22のゲート-ソース間電圧Vgsに応じた駆動電流ドレイン-ソース間電流Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。従って、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。閾値補正準備期間時刻t11になると、線順次走査の新しい表示フレーム現表示フレームに入る。そして、図6Bに示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電圧Vofsに対してVofs-Vthよりも十分に低い第2電源電位以下、低電位と記述するViniに切り替わる。ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位カソード電位をVcathとする。このとき、低電位ViniをVini<VthelVcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。次に、時刻t12で走査線31の電位WSが低電位側から高電位側に遷移することで、、図6Cに示すように、書込みトランジスタ23が導通状態となる。このとき信号出力回路60から信号線33に対して基準電圧Vofsが供給された状態にあるために、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電圧Vofsよりも十分に低い電位、即ち、低電位Viniにある。このとき、駆動トランジスタ22のゲート-ソース間電圧VgsはVofs-Viniとなる。ここで、Vofs-Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs-Vini>Vthなる電位関係に設定する必要がある。このように、駆動トランジスタ22のゲート電位Vgを基準電圧Vofsに固定し、かつ、ソース電位Vsを低電位Viniに固定して確定させて初期化する処理が、後述する閾値補正処理閾値補正動作を行う前の準備閾値補正準備の処理である。従って、基準電圧Vofs及び低電位Viniが、駆動トランジスタ22のゲート電位Vg及びソース電位Vsの各初期化電位となる。閾値補正期間次に、時刻t13で、図6Dに示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。ここでは、便宜上、駆動トランジスタ22のゲート電位Vgの初期化電位Vofsを基準とし、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電位Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート-ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。尚、閾値補正処理を行う期間閾値補正期間において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。次に、時刻t14で、走査線31の電位WSが低電位側に遷移することで、図7Aに示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート-ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。従って、駆動トランジスタ22にドレイン-ソース間電流Idsは流れない。信号書込み移動度補正期間次に、時刻t15で、図7Bに示すように、信号線33の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t16で、走査線31の電位WSが高電位側に遷移することで、図7Cに示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。この書込みトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigになる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。このとき、有機EL素子21は、カットオフ状態ハイインピーダンス状態にある。従って、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流ドレイン-ソース間電流Idsは、有機EL素子21の等価容量及び補助容量25に流れ込む。これにより、有機EL素子21の等価容量及び補助容量25の充電が開始される。有機EL素子21の等価容量及び補助容量25が充電されることにより、駆動トランジスタ22のソース電位Vsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきがキャンセルされており、駆動トランジスタ22のドレイン-ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。尚、駆動トランジスタ22の移動度μは、当該駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度である。ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率、即ち、書込みゲインGが1理想値であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs-VthΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig-VofsVth-ΔVとなる。すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧Vsig-VofsVthから差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用する。換言すれば、ソース電位Vsの上昇分ΔVは、保持容量24に対して負帰還がかけられたことになる。従って、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。このように、駆動トランジスタ22に流れるドレイン-ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン-ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正処理である。より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin=Vsig-Vofsが高い程ドレイン-ソース間電流Idsが大きくなるため、負帰還の帰還量ΔVの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔVは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。発光期間次に、時刻t17で、走査線31の電位WSが低電位側に遷移することで、図7Dに示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート-ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、換言すれば、保持容量24に保持されたゲート-ソース間電圧Vgsを保ったまま、ゲート電位Vg及びソース電位Vsが上昇する動作がブートストラップ動作である。駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン-ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。そして、有機EL素子21のアノード電位がVthelVcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち、駆動トランジスタ22のソース電位Vsの上昇に他ならない。そして、駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。このとき、ブートストラップゲインが1理想値であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ22のゲート‐ソース間電圧Vgsは、Vsig-VofsVth-ΔVで一定に保持される。そして、時刻t18で信号線33の電位が映像信号の信号電圧Vsigから基準電圧Vofsに切り替わる。以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み信号書込み、及び、移動度補正の各処理動作は、1水平走査期間1Hにおいて実行される。また、信号書込み及び移動度補正の各処理動作は、時刻t16-t17の期間において並行して実行される。分割閾値補正尚、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平走査期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって1水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。従って、1水平走査期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。閾値キャンセルの原理ここで、駆動トランジスタ22の閾値キャンセル即ち、閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式1で与えられる一定のドレイン-ソース間電流駆動電流Idsが供給される。Ids=1/2μW/LCoxVgs-Vth2......1ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。図8Aに、駆動トランジスタ22のドレイン-ソース間電流Ids対ゲート-ソース間電圧Vgsの特性を示す。図8Aの特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきに対するキャンセル処理補正処理を行わないと、閾値電圧VthがVth1のときに、ゲート-ソース間電圧Vgsに対応するドレイン-ソース間電流IdsがIds1になる。これに対して、閾値電圧VthがVth2Vth2>Vth1のとき、同じゲート-ソース間電圧Vgsに対応するドレイン-ソース間電流IdsがIds2Ids2<Ids1になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート-ソース間電圧Vgsが一定であってもドレイン-ソース間電流Idsが変動する。一方、上記構成の画素画素回路20では、先述したように、発光時の駆動トランジスタ22のゲート-ソース間電圧VgsはVsig-VofsVth-ΔVである。従って、これを式1に代入すると、ドレイン-ソース間電流Idsは、次式2で表される。Ids=1/2μW/LCoxVsig-Vofs-ΔV2......2すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン-ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化等により、駆動トランジスタ22の閾値電圧Vthが画素毎に変動したとしても、ドレイン-ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。移動度補正の原理次に、駆動トランジスタ22の移動度補正の原理について説明する。図8Bに、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に対して、例えば両画素A,Bに同レベルの信号振幅Vin=Vsig-Vofsを書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン-ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン-ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン-ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティ一様性が損なわれる。ここで、先述した式1のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン-ソース間電流Idsが大きくなる。従って、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8Bに示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。そこで、移動度補正処理によって駆動トランジスタ22のドレイン-ソース間電流Idsに応じた帰還量ΔVでゲート-ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン-ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン-ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン-ソース間電流Ids1と画素Bのドレイン-ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン-ソース間電流Idsの減少量が大きくなる。従って、駆動トランジスタ22のドレイン-ソース間電流Idsに応じた帰還量ΔVで、ゲート-ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン-ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流ドレイン-ソース間電流Idsに応じた帰還量補正量ΔVで、駆動トランジスタ22のゲート-ソース間電圧Vgsに対して、即ち、保持容量24に対して負帰還をかける処理が移動度補正処理となる。[2-3.書込み走査信号WSのパルス波形]ところで、上述した基本的な回路動作の説明から明らかなように、映像信号の信号電圧Vsigの書込み処理と並行して行われる移動度補正処理の補正期間は、書込み走査信号WSのパルス幅によって決まる。この移動度補正処理を映像信号の信号電圧Vsigに応じて適応的に行うために、書込み走査回路40において、図9に示すように、パルス消滅時の遷移波形本例では、立ち下がり波形が緩やかな過渡応答が遅い書込み走査信号WSを生成するようにしている特許文献1参照。ここで、書込み走査信号WSの立ち下がり波形を緩やかにするなまらせることで、移動度補正処理を映像信号の信号電圧Vsigに応じて適応的に行うことができる理由について、図9の波形図を用いて説明する。書込み走査信号WSの立ち下がり波形を緩やかな波形に設定することで、書込みトランジスタ23のゲート-ソース間電圧が、当該書込みトランジスタ23の閾値電圧Vthになったところでカットオフする、即ち、導通状態から非導通状態に移行する。ここでは、一例として、信号電圧Vsigが5Vの場合と2Vの場合とを例に挙げて説明する。Vsig=5Vのときには、書込みトランジスタ23は、ゲート-ソース間電圧がカットオフ電圧、即ち、5VVthになったところでカットオフする。従って、Vsig=5Vのときの移動度補正時間は相対的に短くなる。一方、Vsig=2Vのときには、書込みトランジスタ23は、ゲート-ソース間電圧がカットオフ電圧、即ち、2VVthになったところでカットオフする。従って、Vsig=2Vのときの移動度補正時間は、Vsig=5Vのときよりも長くなる。このように、書込み走査信号WSの立ち下がり波形を緩やかな波形に設定することにより、映像信号の信号電圧Vsigに対応して最適な移動度補正時間を設定できる。その結果、黒レベルから白レベルまでの、信号電圧Vsigの全レベル範囲全階調に亘って駆動トランジスタ22のドレイン-ソース間電流Idsの移動度μに対する依存性をより確実に打ち消すことができる、即ち、移動度μの画素毎のバラツキをより確実に補正することができる。[2-4.書込み走査回路]続いて、信号書込み移動度補正処理のときに用いる、立ち下がり波形が緩やかな書込み走査信号WSを生成する出力する書込み走査回路40の具体的な構成について説明する。図10は、書込み走査回路40の構成の一例を示すブロック図である。図10に示すように、本例に係る書込み走査回路40は、シフトレジスタ41、レベルシフト回路L/S42、及び、出力回路43を有し、レベルシフト回路42と出力回路43とが画素アレイ部30の画素行毎に設けられた構成となっている。ここでは、図面の簡略化のために図示を省略しているが、画素行毎に論理回路等も設けられる。この論理回路において、書込み走査信号WSとして、2連の走査パルス、即ち、閾値補正期間を決める走査パルスと、信号書込み移動度補正期間を決める走査パルスとの生成が行われる。シフトレジスタ41は、クロックパルスckに同期してスタートパルスspを順にシフト転送することにより、各シフト段転送段から順にシフトパルスを出力する。このシフトパルスは、レベルシフト回路42及び出力回路43を通して画素アレイ部30の走査線311~31mの各々に書込み走査信号パルスWSとして供給される。レベルシフト回路42は、シフトレジスタ41から出力される論理レベルのシフトパルスを、表示パネル70上の各画素20を駆動可能なレベルのシフトパルスにレベルシフトする。このレベルシフトされたシフトパルスは、例えば上記の論理回路を経由して出力回路43に供給される。出力回路30は、縦続接続された複数のバッファ4311~431iによって構成されている。この出力回路30において、その最終段のバッファ431iとして、先述した実施形態に係るパルス生成回路P1の後段のバッファB12を用いることができる。本例の場合、画素20の書込みトランジスタ23としてNチャネル型のトランジスタを用いているため、パルス生成回路P1の後段のバッファB12を用いることになる。書込みトランジスタ23としてPチャネル型のトランジスタを用いる場合は、先述した変形例に係るパルス生成回路P2の後段のバッファB12を用いるようにすれば良い。上述したように、パルス消滅時の遷移波形が緩やかな書込み走査信号WSを生成する書込み走査回路40の出力回路30において、その最終段のバッファ431iとして、先述した実施形態またはその変形例に係るパルス生成回路を用いることで、次のように作用、効果を得ることができる。すなわち、先述した実施形態またはその変形例に係るパルス生成回路P1,P2によれば、当該パルス生成回路P1,P2自体の回路動作、即ち、容量カップリングを伴う回路動作により、パルス消滅時に所望の遷移速度過渡応答となるパルス信号を生成することができる。従って、特許文献1記載の従来技術の場合のように、表示パネル70の外部のディスクリート基板にて生成した、遷移波形が緩やかな電源電圧を用いる必要が無くなる。換言すれば、表示パネル70の外部のディスクリート基板にて遷移波形が緩やかな電源電圧を生成する必要が無くなる。これにより、遷移波形が緩やかな電源電圧を生成するためのディスクリート基板が不要になる、即ち、表示パネル70の外部に設ける部品点数を削減できるため、表示装置の小型化及び低コスト化を図ることができる。尚、上記の適用例では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本開示はこの適用例に限られるものではない。すなわち、本開示は、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子発光素子を用いた表示装置にも適用できる。より具体的には、電流駆動型の電気光学素子を駆動する駆動トランジスタの移動度を補正する移動度補正機能を有する画素が配置されて成り、画素の輝度レベルに応じて適応的に移動度補正を行う構成の表示装置全般に対して適用機能である。<3.電子機器>以上説明した本開示による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部表示装置に適用できる。一例として、図11~図15に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示部に適用することが可能である。このように、あらゆる分野の電子機器において、その表示部として本開示による表示装置を用いることで、各種の電子機器の小型化及び低コスト化に寄与できる。すなわち、先述したように、本開示による表示装置は、表示パネル70の外部に設ける部品点数を削減できるため、表示装置の小型化及び低コスト化を図ることができる。従って、各種の電子機器において、機器本体の小型化及び低コスト化に寄与できることになる。本開示による表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPCフレキシブルプリントサーキット等が設けられていてもよい。以下に、本開示が適用される電子機器の具体例について説明する。図11は、本開示が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本開示による有機EL表示装置を用いることにより作製される。図12は、本開示が適用されるデジタルカメラの外観を示す斜視図であり、Aは表側から見た斜視図、Bは裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本開示による表示装置を用いることにより作製される。図13は、本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本開示による表示装置を用いることにより作製される。図14は、本開示が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本開示による表示装置を用いることにより作製される。図15は、本開示が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、Aは開いた状態での正面図、Bはその側面図、Cは閉じた状態での正面図、Dは左側面図、Eは右側面図、Fは上面図、Gは下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部ここではヒンジ部143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本開示による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。<4.本開示の構成>尚、本開示は以下のような構成を採ることができる。12つの電源の間に直列に接続され、入力パルスの論理に応じて相補的にオン/オフ動作を行う2つのスイッチ素子を有し、前記2つの電源のうち、前記入力パルスと同じ極性側の一方の電源は、固定の電源電圧であり、前記2つの電源の他方の電源は、複数の電源電圧間で切り換え可能であるパルス生成回路。2前記2つの電源の他方の電源は、前記2つのスイッチ素子の切り換えタイミングに同期して電源電圧を切り換える前記1に記載のパルス生成回路。3前記2つの電源の他方の電源は、前記2つのスイッチ素子の切り換えタイミングと同じタイミングで電源電圧を切り換える前記2に記載のパルス生成回路。4前記2つのスイッチ素子は、PチャネルMOSトランジスタ及びNチャネルMOSトランジスタである前記1から3のいずれかに記載のパルス生成回路。5前記2つのスイッチ素子は、CMOSインバータを構成している前記4に記載のパルス生成回路。6前記他方の電源は、その切り換えのタイミングによって回路出力端に飛び込む電位の作用によって出力パルスの遷移速度を遅らせる前記4または前記5のいずれかに記載のパルス生成回路。7前記電位は、前記PチャネルMOSトランジスタまたは前記NチャネルMOSトランジスタのソース電極と前記回路出力端との間に介在する寄生容量による容量カップリングによって前記回路出力端に飛び込む前記6に記載のパルス生成回路。8縦続接続された複数のバッファから成り、前記複数のバッファの最終段のバッファは、前記2つのスイッチ素子によって構成されており、前記他方の電源は、前段のバッファの他方の電源と分離されている前記1から7のいずれかに記載のパルス生成回路。92つの電源の間に直列に接続され、入力パルスの論理に応じて相補的にオン/オフ動作を行う2つのスイッチ素子を有するパルス生成回路におけるパルス生成に当たって、前記2つの電源のうち、前記入力パルスと同じ極性側の一方の電源を固定の電源電圧とし、前記2つの電源の他方の電源を複数の電源電圧間で切り換えるパルス生成方法。102つの電源の間に直列に接続され、入力パルスの論理に応じて相補的にオン/オフ動作を行う2つのスイッチ素子を有し、前記2つの電源のうち、前記入力パルスと同じ極性側の一方の電源は、固定の電源電圧であり、前記2つの電源の他方の電源は、複数の電源電圧間で切り換え可能であるパルス生成回路を、走査パルスを出力する最終段バッファに用いる走査回路。11電気光学素子を含む画素が行列状に2次元配置されて成る画素アレイ部と、前記画素アレイ部の各画素を走査する走査回路とを備え、前記走査回路は、その出力回路の最終段バッファとして、2つの電源の間に直列に接続され、入力パルスの論理に応じて相補的にオン/オフ動作を行う2つのスイッチ素子を有し、前記2つの電源のうち、前記入力パルスと同じ極性側の一方の電源は、固定の電源電圧であり、前記2つの電源の他方の電源は、複数の電源電圧間で切り換え可能であるパルス生成回路を用いる表示装置。12前記画素は、前記電気光学素子を駆動する駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート-ソース間の電位差に負帰還をかけることによって前記駆動トランジスタの移動度を補正する移動度補正の機能を有し、前記走査回路は、前記パルス生成回路によって生成された走査パルスにより、前記駆動トランジスタのゲートに対して信号を書き込む書込みトランジスタを駆動する前記11に記載の表示装置。13画素が行列状に2次元配置されて成る画素アレイ部と、前記画素アレイ部の各画素を走査する走査回路とを備え、前記走査回路は、その最終段バッファとして、2つの電源の間に直列に接続され、入力パルスの論理に応じて相補的にオン/オフ動作を行う2つのスイッチ素子を有し、前記2つの電源のうち、前記入力パルスと同じ極性側の一方の電源は、固定の電源電圧であり、前記2つの電源の他方の電源は、複数の電源電圧間で切り換え可能であるパルス生成回路を用いる表示装置を有する電子機器。"