シリコン基板に形成される複数の拡散領域と、前記複数の拡散領域にボトム部が接続して形成される複数のコンタクトプラグと、前記ボトム部を含んで前記シリコン基板上に形成されるアモルファスカーボン膜とを備え、前記ボトム部は前記アモルファスカーボン膜を貫通して前記拡散領域に接合されることを特徴とする半導体装置。前記コンタクトプラグが形成される領域以外の領域の前記シリコン基板上には絶縁層が形成され、前記アモルファスカーボン層の断面形状は、前記拡散領域の表面および前記絶縁層の側壁に堆積してなる凹形状であることを特徴とする請求項1に記載の半導体装置。前記複数の拡散領域は互いに平行に伸張する複数のビット線であり、前記複数のビット線と直交するように複数のワード線が備えられ、前記アモルファスカーボン層は前記複数のワード線と平行して伸張するように形成されることを特徴とする請求項1または請求項2に記載の半導体装置。異方性ドライエッチングでは、シリコン基板ビット線がエッチングストッパとして機能する。よってコンタクトホールのボトム部のシリコン基板ビット線は、オーバーエッチングによりダメージを受ける。するとエッチングダメージによりコンタクト抵抗が増加するため問題である。本発明は前記背景技術に鑑みなされたものであり、コンタクト抵抗の上昇を防止することが可能な半導体装置を提供することを目的とする。また前記目的を達成するためになされた本発明の半導体装置は、シリコン基板に形成される複数の拡散領域と、複数の拡散領域にボトム部が接続して形成される複数のコンタクトプラグと、ボトム部を含んでシリコン基板上に形成されるアモルファスカーボン膜とを備え、ボトム部はアモルファスカーボン膜を貫通して拡散領域に接合されることを特徴とする。アモルファスカーボン層をコンタクトプラグ形成時のエッチングストッパ層として用いることで、本発明の半導体装置に係る構造が形成される。これにより、拡散領域がオーバーエッチングによりダメージを受けることが防止される。本発明によれば、コンタクト抵抗の上昇を防止することが可能な半導体装置を提供することができる。第1実施形態に係る半導体装置の製造方法を、図1ないし図9を用いて説明する。第1実施形態では、例として、単層のゲート電極を有するMirrorBit登録商標フラッシュメモリでのコンタクトホールの形成工程について説明する。図1に第1実施形態に係る半導体装置のセルアレイ部の部分平面図を示す。シリコン基板1は、互いに平行に伸びる複数の埋め込み型のビット線10を備える。またビット線10の上方にビット線10と直交するように、互いに平行に伸びる複数のワード線9を備える。ビット線10上には、コンタクトプラグ33が形成される。そして後述するように、コンタクトプラグ33を含んでワード線9と平行して伸張する領域に、第1アモルファスカーボン膜24が成膜される。図2ないし図9を用いて、図1のA-A線断面図におけるコンタクトホールの形成工程を以下に説明する。図2に示すように、シリコン基板1にイオン打ち込みが行われ、不純物拡散領域が形成されることで、埋め込み型のビット線10が形成される。そして図1に示すように、コンタクト形成領域を含んでワード線9と平行して伸張する領域のシリコン基板1上に、第1アモルファスカーボン膜24がCVD法により成膜される。ここでコンタクト形成領域は、ビット線10のうちコンタクトプラグ33が形成される領域である。第1アモルファスカーボン膜24は、アッシングにより除去できる膜である。また第1アモルファスカーボン膜24が成膜される領域外のシリコン基板1上には、ONO層が成膜される。ここでONO層とは、電荷トラップ誘電体層であり、一般に、第1の絶縁層、電荷トラップ層、第2の絶縁層の3つの層が順に堆積されることで構成される。第1及び第2の絶縁層は二酸化シリコン等の酸化物誘電体で作られ、電荷トラップ層は窒化珪素等の窒化物誘電体で作られる。なおシリコン基板1上に、第1アモルファスカーボン膜24とONO層とを選択的に成膜する方法は、一般的な半導体製造プロセスを用いて実現可能であるため、ここでは詳細な説明を省略する。図3に示すように、層間絶縁膜であるBPSGboronphosphorussilicateglass膜13が、第1アモルファスカーボン膜24上にCVD法により成膜される。図4に示すように、BPSG膜13上に第2アモルファスカーボン膜16がCVD法により成膜される。第2アモルファスカーボン膜16の膜厚は、第1アモルファスカーボン膜24の膜厚よりも厚くされる。本実施形態では、第2アモルファスカーボン膜16の膜厚が4000オングストロームと厚くされる場合を説明する。第2アモルファスカーボン膜16上にレジスト層25が形成される。そして周知のフォトリソグラフィ技術により、コンタクト形状の開口部を有するレジストマスクが形成される。周知のドライエッチング技術により、レジストマスクの開口部が第2アモルファスカーボン膜16に転写される。これにより、第2アモルファスカーボン膜16にコンタクトホール形成のための開口部31が形成される。図5に示すように、開口部31が形成された第2アモルファスカーボン膜16をハードマスクとして、異方性エッチングによりコンタクトホール32が形成される。このとき、第1アモルファスカーボン膜24がエッチングストッパ膜として作用し、エッチングが第1アモルファスカーボン膜24で停止する。よってビット線10がオーバーエッチングされることが防止される。またハードマスクである第2アモルファスカーボン膜16の膜厚は、4000オングストロームと厚くされている。これにより異方性エッチング中に第2アモルファスカーボン膜16の開口部31の肩部のたれが進んでも、肩部のBPSG膜13が露出することが防止される。よってコンタクトホール32上方部の開口径が拡がることが防止されるため、コンタクトホールのホール径を高精度に制御することができる。図6に示すように、コンタクトホール32のボトム部の第1アモルファスカーボン膜24が、O2プラズマアッシングにより除去される。また同時に、ハードマスクである第2アモルファスカーボン膜16がO2プラズマアッシングにより薄膜化される。O2プラズマアッシングによる第2アモルファスカーボン膜16の膜厚制御は、例えば、アッシングによる除去レートと第2アモルファスカーボン膜16の残膜量とから処理時間を指定する方法により行うことができる。第2アモルファスカーボン膜16の薄膜化を行うのは、後述するように第2アモルファスカーボン膜16をCMPストッパ層としても用いるためである。CMPストッパ層を薄膜化することにより、後述するように、コンタクトプラグのBPSG膜13の表面からの飛び出し量を抑えることができるため、平坦性を確保することができる。そして薄膜化後の第2アモルファスカーボン膜16の膜厚は、100から500オングストロームの範囲内とされることが好ましい。500オングストロームの上限値は、スクラッチ防止の観点から定められる。すなわち500オングストロームが、スクラッチを引き起こす砥粒の2次粒径サイズ以上の膜厚であると考えられるためである。図7に示すように、バリアメタル層21およびタングステン層22がウェハ全面にCVD法により順に成膜される。よってコンタクトホール32内に、バリアメタル層21およびタングステン層22が埋め込まれる。図8に示すように、タングステンCMPにより、第2アモルファスカーボン膜16をCMPストッパ膜として用い、第2アモルファスカーボン膜16が露出するまでタングステン層22およびバリアメタル層21を研磨する。これにより、第2アモルファスカーボン膜16上のバリアメタル層21およびタングステン層22が除去され、コンタクトホール32内部にバリアメタル層21およびタングステン層22が選択的に残されることで、コンタクトプラグ33が形成される。第2アモルファスカーボン膜16のCMPストッパ層としての機能を説明する。図25にタングステン用スラリーを用いた場合の、第2アモルファスカーボン膜16、タングステン層22、キャップSiO2膜15の研磨レートを示す。なおここで用いられるタングステン用スラリーは、タングステンの酸化剤例えば硝酸鉄および過酸化水素と、酸化物を削り取る砥粒例えばアルミナとを含んだ、一般的なタングステン研磨用のスラリーである。また研磨荷重や研磨速度等のCMP条件も、一般的な条件である。よって本発明は特定のスラリーや研磨条件を要さず、一般的なタングステンプロセスに適用することができることは言うまでもない。図25より、タングステン膜の研磨レート45オングストローム/秒に対して、アモルファスカーボン膜の研磨レート1オングストローム/秒は非常に低い。よって第2アモルファスカーボン膜16をCMPストッパとして用いることにより、オーバー研磨をした場合にもBPSG膜13が露出することが防止される。これにより、BPSG膜13の表面のスクラッチ発生を防止することや、BPSG膜13の膜厚均一性の悪化を防止することができる。図9に示すように、タングステンCMP後に残った第2アモルファスカーボン膜16は、O2プラズマアッシングにより除去される。これにより、第2アモルファスカーボン膜16に発生したスクラッチ35図8は、第2アモルファスカーボン膜16と共に除去される。よってBPSG膜13の表面にスクラッチが発生することが防止される。また、タングステンCMPによりBPSG膜13が研磨されることが防止されるため、BPSG膜13には、CVD法による成膜時に得られた良好な膜厚均一性を維持することができる。以上より第2アモルファスカーボン膜16は、BPSG膜13を保護するための犠牲膜として機能する。またコンタクトプラグ33の最上面は、BPSG膜13の表面から高さHだけ飛び出す。なお図9以降における、コンタクトプラグ33の形成後の工程の説明は省略する。以上の説明から明らかなように、第1実施形態によれば、第1アモルファスカーボン膜24がコンタクト形成時のエッチングストッパ層として作用する。よってビット線10がオーバーエッチングによりダメージを受けることが防止される。また第1実施形態ではエッチングストッパ層に、O2アッシングで除去することが可能な第1アモルファスカーボン膜24を用いている。よって第1アモルファスカーボン膜24を除去する際に、コンタクトホール32のボトムにダメージを与えることやコンタクト形状に悪影響を及ぼすことを防止することができる。またアッシング工程では、エッチングストッパ層である第1アモルファスカーボン膜24と、ハードマスクである第2アモルファスカーボン膜16とを同時にアッシングすることが出来る。よってエッチングストッパ層の除去とハードマスクの除去とを個別に行う必要がないため、工程を削減することが可能となる。また第1実施形態では、第2アモルファスカーボン膜16の膜厚は、第1アモルファスカーボン膜24の膜厚よりも厚くされる。よってアッシング工程により、第1アモルファスカーボン膜24を除去すると同時に、第2アモルファスカーボン膜16を薄膜化して残すことができる。すなわちハードマスクとして使用した膜厚の厚い第2アモルファスカーボン膜16を薄膜化し、CMPストッパ膜として利用することができる。よってハードマスクとCMPストッパ膜とを別々に形成する必要がないため、工程の省略化を行うことができる。また第1実施形態ではタングステンCMP時のCMPストッパ膜に、タングステン層22の研磨レートに比して非常に研磨レートが低い第2アモルファスカーボン膜16を用いている。これによってもBPSG膜13の表面にスクラッチが発生することや、BPSG膜13の膜厚均一性が悪化することを防止することができる。第2実施形態に係る半導体装置の製造方法を、図10ないし図20を用いて説明する。第2実施形態では、例として、デュアルゲート電極を有するMirrorBit登録商標フラッシュメモリでのコンタクトホールの形成工程について説明する。図10に第2実施形態に係る半導体装置のセルアレイ部の部分平面図を示す。シリコン基板1は、複数の埋め込み型のビット線10と複数のワード線9とを備える。そして後述するように、コンタクト形成領域のみに、第1アモルファスカーボン膜24aが形成される。図10に示すように、コンタクト形成領域は矩形形状を有する。コンタクト形成領域のX方向の長さはビット線10の幅と同一とされ、Y方向の長さはコンタクトプラグ33のY方向長さより若干大きくされる。図11ないし図20を用いて、図10のB-B線断面図におけるコンタクトホールの形成工程を以下に説明する。図11に示すように、シリコン基板1上にONO膜26および第1ポリシリコン層27が順に形成される。そして不図示のレジストマスクが形成され、異方性ドライエッチングによりコンタクト形成領域の第1ポリシリコン層27およびONO膜26が除去される。そしてイオン注入によりビット線10が形成される。そして、コンタクト形成領域を含んでワード線9と平行して伸張するストッパ領域52図10に、第1アモルファスカーボン膜24aがCVD法により成膜される。これにより図10および図12に示すように、コンタクト形成領域のシリコン基板1上には、第1アモルファスカーボン膜24aが形成される。そして、コンタクト形成領域外のシリコン基板1上には、ONO膜26が形成される。図13の工程を説明する。第1アモルファスカーボン膜24a上の全面に絶縁膜28がCVD法により成膜される。酸化膜CMPにより、第1アモルファスカーボン膜24aが露出するまで絶縁膜28が研磨される。よって絶縁膜28がビット線10上の凹部に埋め込まれる。その後、露出した第1アモルファスカーボン膜24aがアッシングにより除去される。これにより図13の断面構造が得られる。また図10に示すように、コンタクト形成領域のみに第1アモルファスカーボン膜24aが形成される。次に第2ポリシリコン層不図示が堆積される。第2ポリシリコン層上にレジストマスクが形成され、第2ポリシリコン層が異方性ドライエッチングでパターニングされ、ワード線が形成される。このときワード線が形成されない部分の第1ポリシリコン層27は露出するため、エッチングにより除去される。よって図14に示すように、コンタクト領域51の第1ポリシリコン層27が除去される。図15に示すように、層間絶縁膜であるBPSGboronphosphorussilicateglass膜13、第2アモルファスカーボン膜16aがCVD法により順に成膜される。第2アモルファスカーボン膜16aの膜厚は、第1アモルファスカーボン膜24aの膜厚よりも厚くされる。本実施形態では、第2アモルファスカーボン膜16aの膜厚が4000オングストロームと厚くされる場合を説明する。第2アモルファスカーボン膜16a上にレジスト層25が形成される。そして周知のフォトリソグラフィ技術により、コンタクト形状の開口部を有するレジストマスクが形成される。周知のドライエッチング技術により、レジストマスクの開口部が第2アモルファスカーボン膜16aに転写される。これにより、第2アモルファスカーボン膜16aにコンタクトホール形成のための開口部31が形成される。図16に示すように、開口部31が形成された第2アモルファスカーボン膜16をハードマスクとして、異方性エッチングによりコンタクトホール32が形成される。このとき、第1アモルファスカーボン膜24aがエッチングストッパ膜として作用するため、ビット線10がオーバーエッチングされることが防止される。図17に示すように、コンタクトホール32のボトム部の第1アモルファスカーボン膜24aが、O2プラズマアッシングにより除去される。また同時に、ハードマスクである第2アモルファスカーボン膜16aがO2プラズマアッシングにより薄膜化される。図18に示すように、バリアメタル層21およびタングステン層22がウェハ全面にCVD法により順に成膜される。よってコンタクトホール32内に、バリアメタル層21およびタングステン層22が埋め込まれる。図19に示すように、タングステンCMPにより、第2アモルファスカーボン膜16aをCMPストッパ膜として用い、第2アモルファスカーボン膜16aが露出するまでタングステン層22およびバリアメタル層21を研磨する。これにより、コンタクトプラグ33が形成される。図20に示すように、タングステンCMP後に残った第2アモルファスカーボン膜16aは、O2プラズマアッシングにより除去される。よって第2アモルファスカーボン膜16aは、BPSG膜13を保護するための犠牲膜として機能する。なお図20以降における、コンタクトプラグ33の形成後の工程の説明は省略する。以上の説明から明らかなように、第2実施形態によれば、ビット線10上のコンタクト形成領域のONO膜26を除去した後に、当該コンタクト形成領域に第1アモルファスカーボン膜24aを成膜する。これにより、コンタクト形成領域のシリコン基板1上に第1アモルファスカーボン膜24aを形成し、コンタクト形成領域外のシリコン基板1上にONO膜26を形成する構造を実現することができる。第3実施形態に係る半導体装置の製造方法を、図21ないし図24を用いて説明する。第3実施形態は、薄膜化後のハードマスクの膜厚値および膜厚均一性をより高精度に制御することが可能な形態である。図21は、第1実施形態の図4における第2アモルファスカーボン膜16に代えて、複合アモルファスカーボン層18を形成した断面図である。複合アモルファスカーボン層18は、BPSG膜13上に、下層アモルファスカーボン膜16c、絶縁膜17、上層アモルファスカーボン膜16dが順にCVD法により成膜されることで形成される。下層アモルファスカーボン膜16cは、後述するCMP工程でのストッパ膜として機能し、その膜厚は100から500オングストロームの範囲内とされる。絶縁膜17にはシリコン酸化膜が用いられ、その膜厚は100から500オングストロームの範囲内とされる。上層アモルファスカーボン膜16dは、後述するエッチング工程でのハードマスクとして機能する。そして複合アモルファスカーボン層18の膜厚は4000オングストロームと厚くされる。上層アモルファスカーボン膜16d上に、周知のフォトリソグラフィ技術により、コンタクト形状の開口部を有するレジストマスク不図示が形成される。そして周知のドライエッチング技術により、レジストマスクの開口部が複合アモルファスカーボン層18に転写される。これにより図22に示すように、複合アモルファスカーボン層18にコンタクトホール形成のための開口部31が形成される。図23に示すように、開口部31が形成された複合アモルファスカーボン層18をハードマスクとして、異方性エッチングによりコンタクトホール32が形成される。このとき、第1アモルファスカーボン膜24がエッチングストッパ膜として作用する。またハードマスクである複合アモルファスカーボン層18の膜厚は、4000オングストロームと厚くされるため、前述の通り、コンタクトホール32の開口部が拡がることが防止される。図24に示すように、O2アッシングにより、コンタクトホール32のボトム部の第1アモルファスカーボン膜24が除去される。また絶縁膜17がO2アッシングのストッパ膜となるため、O2アッシングにより上層アモルファスカーボン膜16dが除去される。よってO2アッシングにより、ハードマスクである複合アモルファスカーボン層18が、下層アモルファスカーボン膜16cと絶縁膜17との2層分の厚さまで薄膜化される。なお、以後の工程は、第1実施形態の図7以降と同様であるため、ここでは詳細な説明は省略する。以上の説明から明らかなように、第3実施形態によれば、アッシング工程により、第1アモルファスカーボン膜24を除去すると同時に、複合アモルファスカーボン層18を薄膜化することができる。そして絶縁膜17をO2アッシングのストッパ膜として用いることで、薄膜化後の複合アモルファスカーボン層18の膜厚は、下層アモルファスカーボン膜16cの膜厚と絶縁膜17の膜厚との合計値となる。そして下層アモルファスカーボン膜16cの膜厚値および膜厚均一性と、絶縁膜17の膜厚値および膜厚均一性は、CVD法による成膜時に高精度に制御することができる。よって薄膜化後の複合アモルファスカーボン層18の膜厚値および膜厚均一性を、より高精度に制御することが可能となる。尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。第1実施形態では、アッシング工程により、第1アモルファスカーボン膜24を除去すると同時に、第2アモルファスカーボン膜16を薄膜化する場合を説明したが、この形態に限られない。アッシング工程により、第1アモルファスカーボン膜24と共に第2アモルファスカーボン膜16を除去するとしてもよい。これにより、エッチングストッパ層の除去とハードマスクの除去とを同時に行うことができるため、工程を削減することが可能となる。また本発明は第2アモルファスカーボン層を薄膜化することで、第2アモルファスカーボン層をハードマスクとCMPストッパ層との両方に用いる点にポイントがある。よって本発明は、エッチングによるパタン形成とCMPによる配線形成とを含んだ工程であれば、何れの工程にも適用可能であることは言うまでもなく、例えばダマシンプロセスによる多層配線工程にも適用できる。また導電層は、タングステンに限らず、銅やアルミなどの各種の導電性の材料が使用可能であることは言うまでもない。またスラリーは、Cu-CMP用スラリーやAl-CMP用スラリーなど各種のスラリーが使用可能であることは言うまでもない。またハードマスク、エッチストッパおよびCMPストッパ層に用いる材料は、アモルファスカーボン膜に限られない。エッチング等を用いずに容易に除去でき、また導電層に比して十分にCMPの研磨レートが低い材料であれば、何れの材料であっても良い。例えば、レジストハクリ溶剤で容易に除去可能な材料を用いることも可能である。また第2アモルファスカーボン膜16および複合アモルファスカーボン層18の膜厚は4000オングストロームとしたが、この膜厚に限らない。これらの膜厚値は、コンタクトホール32の開口径、層間絶縁膜の膜種および膜厚等の各種条件により異なることは言うまでもない。また第1および第2実施形態では、MirrorBit登録商標フラッシュメモリでのコンタクトホールの形成工程を例示したが、本発明はMirrorBit登録商標フラッシュメモリ以外にも適用できることは言うまでもない。なお、シリコン基板1は下地層の一例、ビット線10は拡散領域の一例、ONO膜26は絶縁層のそれぞれ一例である。