間欠的に到来するデータを受信する通信装置と、前記通信装置によって受信された前記データを解析して前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別する第1制御回路と、初期値からクロックをカウントしてそのカウント値に応じて被制御装置に対する制御信号を生成し、かつ前記カウント値が予め定められたインターバル値に達すると、前記カウント値を前記初期値に戻してから前記クロックのカウントを再開するタイマ手段と、を備える受信機であって、前記タイマ手段は、前記第1制御回路によって前記所定の基準タイミング信号パターンの存在が識別された場合には前記初期値を変化させて前記初期値から前記インターバル値までの前記クロックのカウント数を減少させることを特徴とする受信機。前記初期値は、前記第1制御回路によって前記所定の基準タイミング信号パターンの存在が識別された場合に前記第1制御回路が前記データの解析に要する時間に相当する前記クロックの数だけ変化されることを特徴とする請求項1記載の受信機。前記タイマ手段は、第1基準値を保持する第1レジスタと、前記第1基準値より大なる第2基準値を保持する第2レジスタと、前記第1制御回路によって前記データ内に所定の基準タイミング信号パターンの存在が識別されなかった場合に前記第1基準値を出力し、前記第1制御回路によって前記所定の基準タイミング信号パターンの存在が識別された場合に前記第1基準値に代えて前記第2基準値を出力するセレクタと、前記初期値から前記クロックをカウントするカウンタと、前記カウンタのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記カウンタのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する上下限比較器と、前記カウンタのカウント値が前記上限値より大なる前記インターバル値に達したときにタイマ満了信号を生成するインターバル比較器と、を備え、前記カウンタは前記タイマ満了信号に応じて前記セレクタの出力値を前記初期値として読み取って読み取った前記初期値から前記クロックのカウントを再開することを特徴とする請求項1又は2記載の受信機。前記第1制御回路は、前記データの解析の終了後から前記カウント値が前記インターバル値に達するまでの期間は第1クロックに応じて動作し、前記データの解析中には前記第1クロックより高い周波数の第2クロックに応じて動作することを特徴とする請求項1記載の受信機。前記通信装置は、受信状態において無線信号を受信して受信信号を出力し、送信状態において送信すべき送信信号を無線信号として送信する高周波部と、前記高周波部によって受信された前記受信信号を復調してディジタル信号とする復調器と、パケット単位の送信データに変調を施して前記送信信号とする変調器と、前記復調器の出力ディジタル信号を前記パケット単位でデータ処理する受信系回路、及び前記変調器に前記パケット単位の送信データを供給する送信系回路を有する送信受信回路と、前記送受信回路を制御する第2制御回路と、を備えることを特徴とする請求項1記載の通信装置。左目用シャッター及び右目用シャッターを備えたシャッターメガネであって、間欠的に到来するデータを受信する通信装置と、前記通信装置によって受信された前記データを解析して前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別する第1制御回路と、初期値からクロックをカウントしてそのカウント値に応じて前記左目用シャッター及び前記右目用シャッター各々の開閉のための制御信号を生成し、かつ前記カウント値が予め定められたインターバル値に達すると、前記初期値に戻って前記クロックのカウントを再開するタイマ手段と、を備え、前記タイマ手段は、前記第1制御回路によって前記所定の基準タイミング信号パターンの存在が識別された場合には前記初期値を変化させて前記初期値から前記インターバル値までの前記クロックのカウント数を減少させることを特徴とするシャッターメガネ。前記タイマ手段は、前記カウント値が左目下限値に達したときに前記制御信号として前記左目用シャッターの開のために高レベルの左シャッター開閉信号を生成し、前記カウント値が前記左目下限値より大なる左目上限値に達したときに低レベルの前記左シャッター開閉信号を生成し、前記カウント値が前記左目上限値より大なる右目下限値に達したときに前記制御信号として前記右目用シャッターの開のために高レベルの右シャッター開閉信号を生成し、前記カウント値が前記右目下限値より大なる右目上限値に達したときに低レベルの前記右シャッター開閉信号を生成することを特徴とする請求項6記載のシャッターメガネ。前記左目用シャッター及び前記右目用シャッター各々は液晶表示器からなることを特徴とする請求項6又は7記載のシャッターメガネ。所定の基準タイミング信号パターンを含むデータを間欠的に送信する送信機と、前記データを受信する通信装置を含む受信機と、を備える通信システムであって、前記受信機は、前記通信装置によって受信された前記データを解析して前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別する第1制御回路と、初期値からクロックをカウントしてそのカウント値に応じて被制御装置に対する制御信号を生成し、かつ前記カウント値が予め定められたインターバル値に達すると、前記初期値に戻って前記クロックのカウントを再開するタイマ手段と、を備え、前記タイマ手段は、前記第1制御回路によって前記所定の基準タイミング信号パターンの存在が識別された場合には前記初期値を変化させて前記初期値から前記インターバル値までの前記クロックのカウント数を減少させることを特徴とする通信システム。前記タイマ手段は、第1基準値を保持する第1レジスタと、前記第1基準値より大なる第2基準値を保持する第2レジスタと、前記第1制御回路によって前記データ内に所定の基準タイミング信号パターンの存在が識別されなかった場合に前記第1基準値を出力し、前記第1制御回路によって前記所定の基準タイミング信号パターンの存在が識別された場合に前記第1基準値に代えて前記第2基準値を出力するセレクタと、前記初期値から前記クロックをカウントするカウンタと、前記カウンタのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記カウンタのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する上下限比較器と、前記カウンタのカウント値が前記上限値より大なる前記インターバル値に達したときにタイマ満了信号を生成するインターバル比較器と、を備え、前記カウンタは前記タイマ満了信号に応じて前記セレクタの出力値を前記初期値として読み取って読み取った前記初期値から前記クロックのカウントを再開することを特徴とする請求項9記載の通信システム。前記送信機は、所定の周期の前記データの送信タイミングのうちから間引いたタイミングで前記データを送信し、前記所定の周期は前記カウント値が前記第1基準値から前記インターバル値に達するまでの時間長であることを特徴とすることを特徴とする請求項9記載の通信システム。しかしながら、従来の無線通信システムにおいては、通信装置5内の制御回路が受信パケットのデータの解析を完了した時点を基準にして表示装置6の制御を実行するために受信時のノイズ混入等の不安定状態によっては或いはデータの種類によって制御回路のデータ解析に要する処理期間図2が一定ではなくなり、シャッター開閉信号等の制御信号を厳密なタイミングで生成することが困難となり、遅延が生じるという問題があった。そのような制御信号の生成タイミングの遅延が生じると、例えば、上記3Dメガネの場合には液晶シャッターの開閉のタイミングが図3の破線のようにずれてしまい、テレビ画面から出力される3D映像にちらつき等が出てしまうという不具合が起きる。一方、特許文献2には、CPUの高速化を図るためにCPUにより過大な電力を供給することが提案示されているが、これを上記の従来の無線通信システムの制御回路に適用した場合には、無駄に電力消費がなされてしまうという別の問題が生じることになる。また、3Dメガネ等の携帯機器においては、電源を電池に依存していることが多く、低消費電力化が求められている。そこで、本発明の目的は、かかる点を鑑みてなされたものであり、受信データから得られる基準タイミングに基づいた表示装置等の被制御装置の制御を遅延なくかつ低消費電力で可能にする受信機、受信データから得られる基準タイミングに基づいたシャッターの開閉を遅延なくかつ低消費電力で可能にするシャッターメガネ、及び基準タイミングを表すデータの送受信を遅延なくかつ低消費電力で可能にする通信システムを提供することである。本発明の受信機は、間欠的に到来するデータを受信する通信装置と、前記通信装置によって受信された前記データを解析して前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別する第1制御回路と、初期値からクロックをカウントしてそのカウント値に応じて被制御装置に対する制御信号を生成し、かつ前記カウント値が予め定められたインターバル値に達すると、前記初期値に戻って前記クロックのカウントを再開するタイマ手段と、を備える受信機であって、前記タイマ手段は、前記第1制御回路によって前記所定の基準タイミング信号パターンの存在が識別された場合には前記初期値を変化させて前記初期値から前記インターバル値までの前記クロックのカウント数を減少させることを特徴としている。本発明のシャッターメガネは、左目用シャッター及び右目用シャッターを備えたシャッターメガネであって、間欠的に到来するデータを受信する通信装置と、前記通信装置によって受信された前記データを解析して前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別する第1制御回路と、初期値からクロックをカウントしてそのカウント値に応じて前記左目用シャッター及び前記右目用シャッター各々の開閉のための制御信号を生成し、かつ前記カウント値が予め定められたインターバル値に達すると、前記初期値に戻って前記クロックのカウントを再開するタイマ手段と、を備え、前記タイマ手段は、前記第1制御回路によって前記所定の基準タイミング信号パターンの存在が識別された場合には前記初期値を変化させて前記初期値から前記インターバル値までの前記クロックのカウント数を減少させることを特徴としている。本発明の通信システムは、所定の基準タイミング信号パターンを含むデータを間欠的に送信する送信機と、前記データを受信する通信装置を含む受信機と、を備える通信システムであって、前記受信機は、前記通信装置によって受信された前記データを解析して前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別する第1制御回路と、初期値からクロックをカウントしてそのカウント値に応じて被制御装置に対する制御信号を生成し、かつ前記カウント値が予め定められたインターバル値に達すると、前記初期値に戻って前記クロックのカウントを再開するタイマ手段と、を備え、前記タイマ手段は、前記第1制御回路によって前記所定の基準タイミング信号パターンの存在が識別された場合には前記初期値を変化させて前記初期値から前記インターバル値までの前記クロックのカウント数を減少させることを特徴としている。本発明の受信機によれば、間欠的に到来するデータが同期信号パターンであることを第1制御回路がデータ解析で確認した場合にはタイマ手段が初期値を変化させて初期値からインターバル値までのクロックのカウント数を減少させるので、タイマ手段のカウント値に応じた制御信号の生成タイミングを、データ解析に要した時間だけの遅延なく設定することができ、表示装置等の被制御装置に対して精度よく制御をなすことができる。また、従来の通信装置内で処理されていた動作を通信装置外の第1制御回路及びタイマ手段に実行させることにより負荷分散を図ることができるので、通信装置内の制御回路に高速で高負荷のCPUを用いないで済み、これにより受信機の低消費電力化を図ることができる。本発明のシャッターメガネによれば、間欠的に到来するデータが同期信号パターンであることを第1制御回路がデータ解析で確認した場合にはタイマ手段が初期値を変化させて初期値からインターバル値までのクロックのカウント数を減少させるので、タイマ手段のカウント値に応じた左目用シャッター及び右目用シャッター各々の開閉のための制御信号の生成タイミングを、データ解析に要した時間だけの遅延なく設定することができ、左目用シャッター及び右目用シャッターに対して精度よく制御をなすことができる。また、従来の通信装置内で処理されていた動作を通信装置外の第1制御回路及びタイマ手段に実行させることにより負荷分散を図ることができるので、通信装置内の制御回路に高速で高負荷のCPUを用いないで済み、これにより受信機の低消費電力化を図ることができる。本発明の通信システムによれば、受信機では送信機から間欠的に到来するデータが同期信号パターンであることを第1制御回路がデータ解析で確認した場合にはタイマ手段が初期値を変化させて初期値からインターバル値までのクロックのカウント数を減少させるので、タイマ手段のカウント値に応じた制御信号の生成タイミングを、データ解析に要した時間だけの遅延なく設定することができ、表示装置等の被制御装置に対して精度よく制御をなすことができる。また、従来のシステムで受信機の通信装置内で処理されていた動作を通信装置外の第1制御回路及びタイマ手段に実行させることにより負荷分散を図ることができるので、通信装置内の制御回路に高速で高負荷のCPUを用いないで済み、これにより受信機の低消費電力化を図ることができる。以下、本発明の実施例を図面を参照しつつ詳細に説明する。図4は本発明に関連する無線通信システムを構成する送信機1と受信機2とを示している。送信機1は従来の無線通信システムのものと同様に制御装置3及び通信装置4を備えている。受信機2は通信装置26、制御装置27、及び表示装置6を備えている。通信装置26は制御装置27を介して表示装置6に接続されている。送信機1内の通信装置4は図5に示すように、RF高周波部8、復調器9、変調器10、送受信回路11、制御回路12、汎用出力ポート13、タイマ14、及びホストインターフェース15を備えている。RF部8は送受信回路11からの命令送信命令、受信命令、及び停止命令に応じて送信状態、受信状態、及び停止状態のいずれか1の状態に切り替え、送信時は変調器10から入力されるディジタル信号をRF信号無線信号としてアンテナ4aより出力し、受信時はアンテナ8aから入力されるRF信号を受信して受信信号として復調器9へ出力する。また、送受信回路11からのチャネル切り替え命令に応じて送受信チャネル周波数を切り替える。復調器9はRF部8より入力される受信信号を復調してディジタル信号復調パケットを含むを得てそれを送受信回路11へ出力する。変調器10は送受信回路11より入力される送信パケットを変調して変調後のパケットを送信するためにRF部8へ出力する。送受信回路11は受信時に制御回路12から命令に従って復調器9から出力されるディジタル信号の中からパケットを識別してそのパケット中のデータを抽出する。また、送信時には制御回路12から命令に従って制御回路12から供給される送信されるべきデータを含む送信パケットを作成して変調器10に出力する。制御回路12は、CPUからなり、送受信動作のための各種命令を発生し、通信装置内の送受信回路11、汎用出力ポート13、タイマ14及びホストインターフェース15を制御し、また、送受信回路11を介してRF部8を制御する。汎用出力ポート13は制御回路12からの命令に従って被制御装置図示せずに対してデータ供給を含むポート出力を制御する。この実施例では通信装置4の汎用出力ポート13には被制御装置は接続されていないが、これに限定されず、表示装置等の被制御装置が接続されても良い。タイマ14は制御回路12からの命令に従って一定時間をカウントし、カウント満了時に制御回路12へその結果を通知する。ホストインターフェース15は制御装置3と通信装置4とのデータ入出力を行うためのインターフェース回路である。受信機2内の通信装置26は図6に示すように、RF部8、復調器9、変調器10、送受信回路11、制御回路28第2制御回路、及びホストインターフェース15を備えている。RF部8、復調器9、変調器10、送受信回路11、及びホストインターフェース15は図5に示した通信装置4の構成のものと同一で良いので、送受信回路11を除いてここでの繰り返しの説明は省略される。送受信回路11については制御回路28と関連があるのでその内部構成を詳細に説明する。また、通信装置26には、図5に示した通信装置4に備えられている汎用出力ポート13及びタイマ14は備えられていない。なお、通信装置26のアンテナは符号26aで示されている。更に、通信装置26は半導体チップとして一体として形成されている。また、通信装置26の一部、例えば、送受信回路11及び制御回路28を半導体チップとして一体に形成しても良い。ここで、RF信号として送信機1と受信機2との間で送受信されるパケットはその先頭から順に、図7に示すように、プリアンブル、SFDStartFrameDelimiter、データ長、アドレス、データ及びCRCCyclicalRedundancyCheckからなる構造を有している。プリアンブルは受信側にパケットの開始を認識させ、パケット受信のための同期タイミングを与えるための信号パターンである。SFDはプリアンブルとデータとの間に配置される認識ビットパターンである。データ長はパケット内の有効データアドレス、データ及びCRCの部分の長さを示す。アドレスは宛先アドレスであり、更に送信元アドレスを含んでも良い。データはデータ本体であり、そのデータの種類として上記した基準タイミングを表すデータである同期信号パターン基準タイミング信号パターンが含まれる。CRCはパケットの伝送中のエラーを調べるための値である。通信装置26内の送受信回路11は、図8に示すように、受信系回路11a、送信系回路11b、及びRF制御系回路11cを有している。受信系回路11aは、プリアンブル検出器23、SFD検出器24、データ長検出器25、RX_FIFO16、CRC検出器17、及び受信結果判定回路18を備えている。プリアンブル検出器23、SFD検出器24、データ長検出器25、RX_FIFO16、及びCRC検出器17には復調器9の出力が接続されている。プリアンブル検出器23の出力はSFD検出器24に接続され、SFD検出器24の出力はデータ長検出器25に接続されている。データ長検出器25の出力はRX_FIFO16、CRC検出器17、及び受信結果判定回路18に接続されている。プリアンブル検出器23は、復調器9の出力ディジタル信号からプリアンブルパターンを識別し、プリアンブルを検出するとSFD検出器24に対してプリアンブル検出を通知する。SFD検出器24はプリアンブル検出器23からプリアンブル検出通知を受信すると、復調器9から出力されるディジタル信号からSFDパターンを識別する。SFD検出器24はSFDパターンの検出を完了すると、データ長検出器25に対してSFD検出を通知する。このSFDパターンの検出完了は、パケットのプリアンブル及びSFD区間は終了し有効データ範囲であることを示す。データ長検出器25は受信パケット内の有効データ領域の範囲有効データ長を検出する検出器であり、SFD検出器24からSFD検出通知を受けると、復調器9の出力ディジタル信号から次に得られるデータを受信データ長として検出し、その検出に応じてRX_FIFO16及びCRC検出器17に対しデータ受信開始を通知する。また、データ長検出器25ではデータ長を検出すると1バイト受信毎にカウントしデータ長分のデータを受信すると、RX_FIFO16及びCRC検出器17に対してデータ受信停止を通知し、更に、受信結果判定回路18に対してデータ受信完了を通知する。ここで言うデータ長は、上記したように、図7に示した構造のパケットのうちのプリアンブル、SFDを除いた範囲アドレス、データ及びCRCの部分のデータ長を示すパラメータである。RX_FIFO16は有効データ部分の受信データを格納するデータ保持部である。RX_FIFO16はデータ長検出器25より入力されるデータ受信開始通知を受け取ると、復調器9の出力ディジタル信号を取り込んでデータ格納を開始し、データ受信完了通知を受け取るとデータ格納動作を停止する。また、制御回路28よりデータ読み出し命令を受け取ると受信データを順次送出する。CRC検出器17は受信データのチェックを行うために、RX_FIFO16に入力されるデータのCRC値を算出し、その結果を受信結果判定回路18へ通知する。受信結果判定回路18にはデータ長検出器25からのデータ受信完了通知とCRC検出器17からのCRC算出結果とが供給される。受信結果判定回路18はデータ受信完了通知を受け入れると、CRC算出結果の正否を判定して正のあるならば直ちに制御回路28に対してパケットの受信完了を示す受信完了割り込み信号を出力する。送信系回路11bは、TX_FIFO19、CRC生成器20、送信カウンタ21、及びセレクタ30を備えている。TX_FIFO19は制御回路28経由で入力される送信データ図7のパケットのCRCを除いた部分を格納する。また、送信カウンタ21から入力される出力命令に同期して格納したデータをセレクタ30へ順次送出する。CRC生成器20はTX_FIFO19に格納されたデータのうち、プリアンブル及びSFDを除いたデータに対してCRC演算を行って演算結果としてCRC値を得る。また、送信カウンタ21からのCRC演算命令を受けてそのCRC演算を行った後に演算結果のセレクタ30へ送出する。送信カウンタ21は制御回路28よりデータ長を設定されるとパケット送信命令が発行されたタイミングからプリアンブル領域、SFD領域、レングス領域、データ領域、CRC領域を算出し、パケット送信毎にTX_FIFO19、CRC生成器20及びセレクタ30に対してタイミング信号としてデータ送信命令、CRC演算命令、及び選択命令を発する。セレクタ30は送信カウンタ21の選択命令に応じてTX_FIFO19の送出データとCRC生成器20のCRC値とを選択的に変調器10に出力する。制御系回路11cは、送受信制御回路22を備えており、送受信時、制御回路28より入力されるRF制御命令を送受信制御回路22で受けてRF制御データ上記の送受信回路11における送信命令、受信命令、停止命令、及びチャネル切り替え命令をRF部8に出力する。制御回路28は上記の通信装置26内のRF部8、送受信回路11、及びホストインターフェース15を制御する。また、制御回路28は送受信不要時に低消費電力モードに設定する機能を有する。次に、制御装置27は図9に示すように、ホストインターフェース31、制御回路32、タイマ33、CKG逓倍回路34、及び汎用出力ポート35を備えている。ホストインターフェース31は通信装置26と送受信可能に接続するためのインターフェースである。制御回路32はホストインターフェース31、タイマ33、CKG34、及び汎用出力ポート35に接続されている。制御回路32は通信装置26のパケット受信で得られたデータを通信装置26のRX_FIFO19からホストインターフェース31経由で入力してデータ解析を行い、そのデータ解析後、汎用出力ポート35に所定の制御データ制御信号を出力する。また、制御回路32はタイマ33に所定の周期を計測させ、タイマ満了毎にホストインターフェース31経由で通信装置26に対する停止/動作制御を行う。更に、受信データ解析及び通信装置26を制御する以外の期間において低消費電力化のためにCKG34に対して低消費電力モードのモード設定切替を実施する。CKG34は外部から第1クロックを入力してその周波数をn整数倍して第1クロックより高い周波数の第2クロックを生成する。また、CKG34は制御回路32から供給される動作モード信号に応じて第1クロックと第2クロックとのいずれか一方を制御回路32に対して出力する。具体的には、図10に示すように、動作モード信号が低消費電力モードを示す論理0であるときCKG34は第1クロックを制御回路32に出力し、動作モード信号が低消費電力モード解除を示す論理1であるときCKG34は第1クロックを逓倍して第2クロックを生成してその第2クロックを制御回路32に供給する。よって、制御回路32は低消費電力モード時には第1クロックのタイミングで動作し、低消費電力モード解除時には第2クロックのタイミングで動作する。次に、このような構成を有する図4の無線通信システムの動作を図11を用いて説明する。送信機1においては、図11に示すように、制御装置3に内蔵するタイマ図示せずが所定の周期インターバル期間を計測し終わるとS1、制御装置3はCRCを除く送信パケットを組み立てS2、通信装置4へ送信命令を発してS3、その送信パケットを通信装置4へ転送する。通信装置4ではホストインターフェース15経由で制御回路12にて制御装置3からの送信命令及び送信パケットを受け、送受信回路12に対してRF起動命令を発するS4。送受信回路11はRF部8を送信状態で起動し、入力された送信パケットにCRCを付加して変調器10に出力する。変調器10は送信パケットの変調を行ってディジタル信号をRF変換してRF部8に供給し、RF部8はそのRF信号を所定の周波数のRF信号として送出するS5。通信装置4はRF信号の送信を完了すると、RF部8を受信状態に切り替えS6、受信機からのAck応答パケットパケットの受信完了に対する応答パケットの送信を待ちS7、Ack受信完了すると、RF部8を停止しS8、制御装置3へ送信完了を通知するS9。次に、受信機2の動作を説明すると、受信機2の制御装置27においては、制御装置27に内蔵されるタイマ33が所定の周期インターバル期間を計測し終わるとS31、制御回路32はモード切り替えを行って低消費電力モードを解除しS32、通信装置26に対して受信命令を発するS33。その受信命令は制御回路32からホストインターフェース31、15を各々介して通信装置26の制御回路28に供給される。上記したように、低消費電力モードではCKG34からの第1クロックのタイミングで制御回路32が動作するが、低消費電力モードが解除されると、CKG34の逓倍動作で生じた第2クロックのタイミングによって制御回路32が動作する。通信装置26では、制御装置27から受信命令を受け取った制御回路28は直ちに送受信回路11に対して受信命令を発し、その結果、送受信回路11はRF部8を受信状態で起動しS34、パケットを実際に受信するまでは待ち受け状態となるS35。送信機1から送出されたパケットの受信中にはS36、RF部8で受信されたRF信号に応じたアナログ信号が復調器9で復調されることによりディジタル信号とされて送受信回路11に供給される。送受信回路11においては、先ず、復調器9の出力ディジタル信号からパケット中のプリアンブルがプリアンブル検出器23によって検出されると、プリアンブル検出通知がSFD検出器24に供給される。SFD検出器24はプリアンブル検出通知に応じて復調器9の出力ディジタル信号からのSFDパターンの識別を開始する。SFD検出器24によってSFDパターンの検出が完了すると、SFD検出通知がデータ長検出器25に供給される。データ長検出器25はSFD検出通知に応じて復調器9の出力ディジタル信号からパケット中の有効データ長を検出してデータ受信開始をRX_FIFO16、CRC検出器17に通知する。そのデータ受信通知に応じてRX_FIFO16は復調器9の出力ディジタル信号からデータの取り込みを開始してそれを有効データ部分のデータとして保存する。また、データ長検出器25は有効データ長分のデータを受信すると、RX_FIFO16及びCRC検出器17に対してデータ受信停止を通知し、更に、受信結果判定回路18に対してデータ受信完了を通知する。RX_FIFO16はデータ受信停止通知に応じてデータ取り込みを停止して有効データ部分のデータ保存を完了する。受信結果判定回路18においてデータ受信完了通知と共にCRC検出器17からのCRC算出結果が得られると、パケットの受信完了を示す受信完了割り込み信号が制御回路28に対して出力されるS37。制御回路28は受信完了割り込み信号に応答してRX_FIFO16に保存されたデータを読み出してその読み出しデータを制御装置27に送出するS38。読み出しデータは制御回路28からホストインターフェース15、31を各々介して制御装置27の制御回路32に供給される。制御回路32はその読み出しデータアドレスを含むの解析を開始するS39。また、制御回路28は受信完了割り込み信号に応答して送信命令を送受信回路11に対してRF部8を送信状態に切り替えS40、RF部8からAck応答パケットを送信させるS41。また、制御回路28ははAck応答パケットを送出すると停止命令を送受信回路11に対して発してRF部8を停止状態にさせるS42。更に、制御回路28は受信動作完了通知を制御装置27に送出するS43。受信動作完了通知は制御回路28からホストインターフェース15、31を各々介して制御装置27の制御回路32に供給される。制御回路32は受信動作完了通知に応答してタイマ33に所定の周期インターバル期間を再度計測させるS44。また、制御回路32はS39のデータ解析においてデータが同期信号パターンであることを確認すると、モード切り替えを行って低消費電力モードに移行しS45、そして、表示装置6に対する制御を開始するS46。制御回路32はデータ解析のための処理動作が終了すると、直ちに低消費電力モードに移行するので、第1クロックによる制御動作で制御信号を生成してそれを汎用出力ポート35を介して表示装置6に出力する。制御回路32では表示装置6に対する制御開始と同時に内部カウンタ図示せずが第1クロックを初期値からカウントし、そのカウント値が制御の下限値に達すると、制御信号が生成されて表示装置6に供給され、そのカウントが更に増加して上限値に達すると制御信号の生成が停止される。図12は図4の無線通信システムにおける送信機1側の同期信号の送信タイミングと受信機2側の制御期間との関係、及び受信機2の消費電流量の変化を示している。送信機1から送信されたパケットを受信機2が受信する受信期間では通信装置26で電流が消費され、それに続いて受信機2内で受信パケット内のデータ解析を含む処理を実行する処理期間では制御装置27で電流が消費される。その受信期間及び処理期間では低消費電力モードが解除されているので、第2クロックに応じて通信装置26内の制御回路28が動作し、また、第2クロックに応じて制御装置27内の制御回路32が動作する。処理期間が終了すると、制御装置27では低消費電力モードに移行するので、制御装置27の制御回路32は第2クロックより低周波数の第1クロックに同期して表示装置6に対して制御動作S46によるカウント動作を含むを行うので、その消費電流量が大幅に減少される。よって、図4の無線通信システムによれば、図12から分かるように、処理期間の終了から次のパケットの受信開始までの制御期間を含む期間では制御装置27が低消費電力モードで動作して受信機2の消費電流を従来の消費電流図12の破線Xに比して大幅に減少させることができるので、受信機2の低消費電力化を図ることができる。図13は本発明の実施例として無線通信システムを構成する送信機1と受信機2とを示している。送信機1は図4のシステムのものと同様に制御装置3及び通信装置4を備えている。受信機2は通信装置26、制御装置29及び表示装置6を備えている。通信装置26及び表示装置6は図4のシステムのものと等しい構成を有している。制御装置29は図14に示すように、ホストインターフェース31、制御回路32第1制御回路、タイマ33、CKG34、及び汎用出力ポート35の他にインターバルタイマ36を備えている。ホストインターフェース31、制御回路32、タイマ33、CKG34、及び汎用出力ポート35は図9に示した制御装置27内のものと同一であり、それらの接続関係も同一である。インターバルタイマ36は表示装置6に対する制御信号を生成する機能を備えるタイマ手段である。インターバルタイマ36は図15に示すように、ゼロ値レジスタ41、リロード値レジスタ42、セレクタ43、カウンタ44、下限レジスタ45、上限レジスタ46、インターバルレジスタ47、上下限比較器48、及びインターバル比較器49を備えている。ゼロ値レジスタ41は第1レジスタであり、ゼロ値0第1基準値を保持している。リロード値レジスタ42は第2レジスタであり、リロード値第2基準値を保持している。リロード値はゼロ値より大であり、制御回路32のデータ解析に要する処理時間に相当するクロックのカウント値である。ゼロ値レジスタ41及びリロード値レジスタ42各々の保持出力はセレクタ43に接続されている。セレクタ43は制御回路32から供給されるタイマリロード選択信号に応じてゼロ値とリロード値とのいずれか一方を選択してカウンタ44に出力する。具体的にはタイマリロード選択信号のレベルが低レベル論理0に対応であるときセレクタ43はゼロ値をカウンタ44の初期値として選択し、タイマリロード選択信号のレベルが高レベル論理1に対応であるときセレクタ43はリロード値をカウンタ44の初期値として選択する。カウンタ44は後述のタイマ満了信号が供給されると、セレクタ43の出力値からクロッククロックパルスの計数を開始してそのカウント値を出力する。カウンタ44のカウント出力は上下限比較器48及びインターバル比較器49に接続されている。上下限比較器48には下限レジスタ45及び上限レジスタ46が接続されている。下限レジスタ45は制御信号を発生する期間の開始時点に対応したカウンタ値である下限値を保持している。下限値はリロード値より大である。上限レジスタ46は制御信号を発生する期間の終了時点に対応したカウンタ値である上限値を保持している。上下限比較器48はカウンタ44のカウント値が下限レジスタ45の下限値以上となると、高レベルの制御信号を発生し、カウンタ44のカウント値が上限レジスタ46の上限値に達すると、その高レベルの制御信号の発生を停止して低レベル出力となる。上下限比較器48の出力信号は汎用出力ポート35を介して表示装置6に供給される。インターバル比較器49にはインターバルレジスタ47が接続されている。インターバルレジスタ47は制御信号の繰り返し周期に対応したカウンタ値であるインターバル値を保持している。インターバル比較器49はカウンタ44のカウント値がインターバルレジスタ47のインターバル値に達すると、高レベルのタイマ満了信号を発生する。そのタイマ満了信号はカウンタ44及び制御回路32に供給される。その他の実施例の無線通信システムの構成については、図5、図6及び図8の無線通信システムと同一であり、同一符号で示した部分は同一の機能を有する。次に、このような構成を有する図13の無線通信システムの動作について図16及び図17を用いて説明する。なお、図17の送信機1及び受信機2の動作シーケンスにおいて、図11のシーケンスと同一の動作が行われる部分については同一符号を用いているので、ここでの説明は省略される。受信機2においては、制御回路32がS39でRX_FIFO16に保存されたデータの解析を開始した後、データ解析の結果、データが同期信号パターンであることを確認すると、タイマリロード選択信号のレベルを低レベルから高レベルに反転してインターバルタイマ36に出力する図17のS51。図16に示すように、カウンタ44のカウント値が増加して下限レジスタ45の下限値に達すると、上下限比較器48が図16に示すように高レベルの制御信号を発生し、この制御信号は汎用出力ポート13を介して表示装置6に供給される図17のS52。よって、表示装置6はインターバルタイマ36から供給される制御信号に応じて制御される。カウンタ44のカウント値が更に増加して上限レジスタ46の上限値に達すると、比較器48はその高レベルの制御信号の発生を停止して低レベル出力となる。また、図16に示すように、カウンタ44のカウント値が上限値を越えた後、更に増加してインターバルレジスタ47のインターバル値に達すると、インターバル比較器49から高レベルのタイマ満了信号が発生される。そのタイマ満了信号はカウンタ44にリロード命令として供給される。カウンタ44はタイマ満了信号に応答してセレクタ43から出力される初期値をセットしてその初期値からクロックのカウントを開始する。タイマ満了信号の発生時における初期値がゼロ値であるときにはカウンタ44は初期値0からカウントを再開する。一方、データ解析の結果、データが同期信号パターンであることを確認した直後であるならば、セレクタ43は図16に示すように高レベルのタイマリロード選択信号によってリロード値を出力しているので、カウンタ44は図16に示すようにリロード値からカウントを再開する。タイマ満了信号は制御回路32に供給されるので、制御回路32はタイマ満了信号に応じてタイマリロード選択信号のレベルを高レベルから低レベルに反転してセレクタ43に出力する。セレクタ43はタイマリロード選択信号の低レベルに応答してゼロ値を初期値としてカウンタ44に供給する。よって、制御回路32のデータ解析の結果、データが同期信号パターンであることを確認できなった場合にはタイマリロード選択信号の低レベルが維持されるので、カウンタ44のカウント値がインターバル値に達したことによりインターバル比較器49から高レベルのタイマ満了信号が発生されると、そのタイマ満了信号に応じてカウンタ44は初期値0からカウントを再開し、これによりインターバル期間毎の制御信号の生成を継続させることができる。このように上記した実施例においては、データが同期信号パターンであることを制御回路32がデータ解析で確認した場合にはカウンタ44はリロード値からカウントを再開する。リロード値は0より大であり、データ解析に要した時間に相当するカウント値であるので、カウンタ44のカウント値が下限値に達して制御信号を生成する時点及び上限値に達して制御信号の生成を停止する時点を、パケット受信完了後にデータ解析に要した時間だけの遅延なく設定することができ、表示装置6に対して精度よく制御をなすことができる。また、上記した実施例においては、従来の通信装置内で処理されていた動作を制御装置29内の制御回路32及びインターバルタイマ36に実行させることにより負荷分散が図られているので、通信装置26内の制御回路28に高速で高負荷のCPUを用いないで済み、これにより受信機の低消費電力化を図ることができる。特に、高速のCPUを用いた場合にはデータ送受信以外の期間でも電力消費が高くなるが、そのようなCPUを各制御回路に用いないので、受信機のデータ送受信以外の期間の電力消費量を減少させることができる。更に、データ解析の終了から次のパケットの受信開始までの期間については、制御装置29内では制御回路32は低消費電力モードで動作してしかも表示装置6に対する制御動作を行わないのでほとんど負荷が生じない状態となり、その制御動作をインターバルタイマ36が代わって行うので、受信機2の消費電流を大幅に減少させることができ、これにより受信機2の低消費電力化を図ることができる。更に、実施例においては、データ解析の結果、データが同期信号パターンであることを確認できなった場合でもインターバル期間毎の制御信号の生成を継続させることができるので、パケットが送信機1からインターバル期間毎に送信される必要はなく、送信機1から間欠的にパケットが送信されれば良い。なお、上記した実施例においては、送信機1が同期信号パターンをデータとして含むパケットを無線信号として送信し、受信機2がその無線信号で送られてきたパケットを受信してパケットからデータを取り出す無線通信システムを示したが、本発明はこれに限定されず、パケットを有線信号としてケーブル等の伝送線を介して伝送する有線通信システムにも適用することができる。また、上記した実施例においては、リロード値は固定にされているが、制御回路32がデータ解析に要した時間に応じて変化させても良い。すなわち、リロード値は制御回路32がデータの解析に要する時間に相当するクロックの数に等しくさせても良い。図18は3D映像表示システムに本発明を適用した具体例として3Dメガネに備えた受信機2内の構成を部分的に示している。この受信機2では図14の制御装置29のインターバルタイマ36に代えて図18に示したインターバルタイマ38が設けられる。インターバルタイマ38においては3Dメガネの表示装置51の左目用シャッター53Lに対応して左目下限レジスタ45L、左目上限レジスタ46L、及び左目用上下限比較器48Lが備えられ、また右目用シャッター53Rに対応して右目下限レジスタ45R、右目上限レジスタ46R、及び右目用上下限比較器48Rが備えられている。その他のゼロ値レジスタ41、リロード値レジスタ42、セレクタ43、カウンタ44、インターバルレジスタ47、及びインターバル比較器49はインターバルタイマ36のものと同一である。図18に示した構成において、カウンタ44のカウント値が増加して左目下限レジスタ45Lの左目下限値に達すると、左目用上下限比較器48Lが制御信号として高レベルの左シャッター開閉信号を発生し、この高レベルの左シャッター開閉信号は汎用出力ポート13を介して表示装置51に供給され、ドライバ52が左シャッター開閉信号に応じて左目用シャッター53Lをオープン駆動する。カウンタ44のカウント値が更に増加して左目上限レジスタ46Lの左目上限値に達すると、左目用上下限比較器48Lはその高レベルの左シャッター開閉信号の発生を停止して低レベル出力となる。ドライバ52が低レベルの左シャッター開閉信号に応じて左目用シャッター53Lのオープン駆動を停止するので、左目用シャッター53Lはクローズ状態となる。また、カウンタ44のカウント値が左目上限値を越えた後、更に増加して右目下限レジスタ45Rの右目下限値に達すると、右目用上下限比較器48Rが制御信号として高レベルの右シャッター開閉信号を発生し、この高レベルの右シャッター開閉信号は汎用出力ポート13を介して表示装置51に供給され、ドライバ52が右シャッター開閉信号に応じて右目用シャッター53Rをオープン駆動する。カウンタ44のカウント値が更に増加して右目上限レジスタ46Rの右目上限値に達すると、右目用上下限比較器48Rはその高レベルの右シャッター開閉信号の発生を停止して低レベル出力となる。ドライバ52が低レベルの右シャッター開閉信号に応じて右目用シャッター53Rのオープン駆動を停止するので、右目用シャッター53Rはクローズ状態となる。カウンタ44のカウント値が右目上限値を越えた後、更に増加してインターバルレジスタ47のインターバル値に達すると、インターバル比較器49から高レベルのタイマ満了信号が発生される。そのタイマ満了信号はカウンタ44に供給されるので、カウンタ44はセレクタ43によって選択された初期値ゼロ値又はリロード値から再度増加し始めることになる。その他の動作は上記の実施例と同様であるので、ここでの更なる説明は省略される。このように本発明を3D映像表示システムに適用した場合には、パケット受信完了後、データが同期信号パターンであることを識別するデータ解析に時間が掛かっても受信完了タイミングを基準として左目用シャッター及び右目用シャッター各々の開閉を遅延なく制御することができる。また、通信装置においてパケットの受信完了後にデータ解析により受信パケット内に同期信号パターンの存在を識別するための高速動作の制御回路が必要ないので、低消費電力化を図ることができる。なお、本発明の受信機置、シャッターメガネ、及び通信システムは上記した実施例の構成に限定されず、他の要素や方法が更に追加されても良い。被制御装置としては、上記した実施例では送信機から送信される基準タイミング信号に同期した表示を行うシャッターを含む表示装置が示されているが、本発明はこれに限定されず、送信機から送信された基準タイミング信号に同期して受信機側で動作する他の機器に適用することができる。