"薄膜トランジスタおよび配線層を備え、前記薄膜トランジスタは、半導体層と、前記半導体層と対向して設けられると共に、前記配線層とは厚みが異なるゲート電極と、前記半導体層と前記ゲート電極との間のゲート絶縁膜とを有する表示装置。前記ゲート電極の厚みは前記配線層の厚みよりも薄い請求項1記載の表示装置。前記配線層は多層構造を有し、少なくとも一層の膜厚および構成材料は前記ゲート電極と同一である請求項1または2記載の表示装置。前記配線層と前記ゲート電極との間で構成材料の少なくとも一部が異なる請求項1乃至3のうちいずれか1項に記載の表示装置。前記配線層の少なくとも一部は、前記ゲート電極の構成材料よりも電気抵抗の低い材料からなる請求項1乃至4のうちいずれか1項に記載の表示装置。前記半導体層は、酸化物半導体膜よりなる請求項1乃至5のうちいずれか1項に記載の表示装置。前記半導体層は、結晶酸化物半導体よりなる請求項1乃至6のうちいずれか1項に記載の表示装置。スパッタリング法により、前記ゲート電極および前記半導体層が形成された請求項1乃至7のうちいずれか1項に記載の表示装置。前記薄膜トランジスタは、基板側から前記ゲート電極,前記ゲート絶縁膜,前記半導体層,並びに前記半導層に電気的に接続されたソース電極およびドレイン電極がこの順に積層された構造を有する請求項1乃至8のうちいずれか1項に記載の表示装置。前記薄膜トランジスタは、基板側から前記半導層に電気的に接続されたソース電極およびドレイン電極,前記半導体層,前記ゲート絶縁膜,並びに前記ゲート電極がこの順に積層された構造を有する請求項1乃至8のうちいずれか1項に記載の表示装置。薄膜トランジスタおよび配線層を備え、前記薄膜トランジスタは、半導体層と、前記半導体層と対向して設けられると共に、前記配線層との間で構成材料の少なくとも一部が異なるゲート電極と、前記半導体層と前記ゲート電極との間のゲート絶縁膜とを有する表示装置。前記配線層は多層構造を有し、前記ゲート電極と同一の膜厚かつ同一の構成材料からなる層および前記ゲート電極の構成材料よりも電気抵抗の低い材料からなる層を少なくとも一層ずつ含む請求項11記載の表示装置。表示装置を備え、前記表示装置は、薄膜トランジスタおよび配線層を備え、前記薄膜トランジスタは、半導体層と、前記半導体層と対向して設けられると共に、前記配線層とは厚みが異なるゲート電極と、前記半導体層と前記ゲート電極との間のゲート絶縁膜とを有する電子機器。表示装置を備え、前記表示装置は、薄膜トランジスタおよび配線層を備え、前記薄膜トランジスタは、半導体層と、前記半導体層と対向して設けられると共に、前記配線層との間で構成材料の少なくとも一部が異なるゲート電極と、前記半導体層と前記ゲート電極との間のゲート絶縁膜とを有する電子機器。しかしながら、上記のようなゲート電極,ゲート絶縁膜および活性層の積層構造を有するTFTでは、以下のような問題を抱えている。まず、一点目に各層のもつ膜内応力の違いにより、ゲート電極とゲート絶縁膜との界面、またはゲート絶縁膜と活性層との界面において、膜剥がれが生じてしまうという問題が挙げられる。また、二点目として表示装置の信号線,走査線または電源配線等として使用される配線層は、TFTのゲート電極等と同時に形成される場合が多く、ゲート電極等の膜厚あるいは材料により、配線層の抵抗値が高くなってしまうという問題がある。本発明はかかる問題点に鑑みてなされたもので、その目的は、配線層を低抵抗に保ちつつ、薄膜トランジスタの界面での膜剥がれを防止し、安定した電気特性を示す表示装置およびこの表示装置を備えた電子機器を提供することにある。本発明による第1の表示装置は、薄膜トランジスタおよび配線層を備え、薄膜トランジスタは、半導体層と、半導体層と対向して設けられると共に、配線層とは厚みが異なるゲート電極と、半導体層とゲート電極との間のゲート絶縁膜とを有するものである。本発明による第2の表示装置は、薄膜トランジスタおよび配線層を備え、薄膜トランジスタは、半導体層と、半導体層と対向して設けられると共に、配線層との間で構成材料の少なくとも一部が異なるゲート電極と、半導体層とゲート電極との間のゲート絶縁膜とを有するものである。本発明の第1の表示装置では、配線層とゲート電極との厚みが異なり、また、第2の表示装置では、配線層とゲート電極との間で構成材料の少なくとも一部が異なるので、配線層の電気抵抗およびゲート電極の膜内応力がそれぞれ制御される。例えば、ゲート電極の厚みを配線層の厚みよりも薄くすると、同じ厚みとした場合と比較して、配線層における電気抵抗が上昇することなく、ゲート電極の膜内応力が小さくなる。また、例えば、配線層をゲート電極と同一の材料およびそれよりも電気抵抗の小さい材料の2層からなる積層構造とすると、ゲート電極および配線層を同一の構成材料とした場合と比較して、ゲート電極の膜内応力が上昇することなく、配線層の電気抵抗が小さくなる。本発明による第1および第2の電子機器は、上記本発明の第1および第2の表示装置を備えたものである。本発明の第1の表示装置および第1の電子機器では、配線層とゲート電極との厚みが異なるようにし、また、第2の表示装置および第2の電子機器では、配線層とゲート電極との間で構成材料の少なくとも一部が異なるようにしたので、配線層の電気抵抗およびゲート電極の膜内応力を共に制御することができる。よって、配線層を低抵抗に保ちつつ、薄膜トランジスタの界面での膜剥がれを防止し、安定した電気特性を得ることが可能となる。以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.第1の実施の形態ボトムゲート型薄膜トランジスタの例2.第2の実施の形態トップゲート型薄膜トランジスタの例第1の実施の形態図1は第1の実施の形態に係る表示装置表示装置1の断面構造の一部を表すものである。表示装置1は、例えば、薄膜トランジスタ10により駆動が行われる液晶表示装置あるいは有機ELElectroluminescence表示装置等であり、基板11上に薄膜トランジスタ10と共に配線層20が配置されている。薄膜トランジスタ10は、ボトムゲート型の構造逆スタガ構造であり、例えば、基板11側からゲート電極12,ゲート絶縁膜13,半導体層14,ソース電極15Sおよびドレイン電極15Dをこの順に有している。表示装置1は、図2に示したように例えば駆動パネル16上に、マトリクス状に配設された複数の画素100R,100G,100Bと、これらの画素100R,100G,100Bを駆動するための各種駆動回路とを備えている。画素100R,100G,100Bはそれぞれ、赤色R:Red,緑色G:Greenおよび青色B:Blueの色光を発する液晶表示素子や有機EL素子などである。これら3つの画素100R,100G,100Bを一つのピクセルとして、複数のピクセルにより表示領域110が構成されている。駆動パネル16上には、駆動回路として、例えば映像表示用のドライバである信号線駆動回路120および走査線駆動回路130と、画素駆動回路140とが配設されている。この駆動パネル16には、図示しない封止パネルが貼り合わせられ、この封止パネルにより画素100R,100G,100Bおよび上記駆動回路が封止されている。画素駆動回路140は、図3に示したように薄膜トランジスタ10としてトランジスタTr1およびトランジスタTr2を有し、トランジスタTr1,Tr2の間の領域にはキャパシタCsが設けられている。第1の電源ラインVccと第2の電源ラインGNDとの間において、画素100Rまたは画素100G,100BがトランジスタTr1に直列に接続されている。信号線駆動回路120は、列方向に配置された複数の信号線120Aを通じてトランジスタTr2のソース電極に画像信号を供給する。走査線駆動回路130は、行方向に配置された複数の走査線130Aを通じてトランジスタTr2のゲート電極に走査信号を順次供給する。図1に示した配線層20は、信号線120A,走査線130Aまたは電源配線として機能するものである。基板11は、ガラス基板やプラスチックフィルムなどにより構成されている。プラスチック材料としては、例えばPETポリエチレンテレフタレート、PENポリエチレンナフタレートなどが挙げられる。スパッタリング法等により、基板11を加熱することなく半導体層14を成膜することが可能であれば、基板11に安価なプラスチックフィルムを用いることも可能である。ゲート電極12は、薄膜トランジスタ10にゲート電圧を印加し、このゲート電圧により半導体層14中のキャリア密度を制御する役割を有するものである。ゲート電極12は基板11上の選択的な領域に、例えば20nm~80nmの厚みで設けられている。20nm未満の厚みでは、ゲート電極12のシート抵抗値の増大あるいは膜厚の均一性の問題が生じ、加えて、配線積層構造における下地膜の被覆も困難となる。また、80nmを超える厚みでは、膜内応力の問題が生じ易い。本実施の形態では、ゲート電極12が、配線層20よりも薄くなっている。これにより、ゲート電極12とゲート絶縁膜13との界面あるいはゲート絶縁膜13と半導体層14との界面に生じる膜剥がれを防止することが可能となる。ゲート電極12は、例えば白金Pt,チタンTi,ルテニウムRu,モリブデンMo,銅Cu,タングステンW,ニッケルNi,アルミニウムAlおよびタンタルTa等の金属単体または合金により構成されている。また、ゲート電極12をインジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛等の透明導電性薄膜により構成してもよい。ゲート絶縁膜13は、ゲート電極12と半導体層14との間に、例えば、厚み50nm~1μmの範囲で設けられている。ゲート絶縁膜13は、例えばシリコン酸化膜,シリコン窒化膜,シリコン酸窒化膜,ハフニウム酸化膜,アルミニウム酸化膜,アルミニウム窒化膜,タンタル酸化膜,ジルコニウム酸化膜,ハフニウム酸窒化膜,ハフニウムシリコン酸窒化膜アルミニウム酸窒化膜,タンタル酸窒化膜およびジルコニウム酸窒化膜のうちの少なくとも1つを含む絶縁膜により形成される。このゲート絶縁膜13は単層構造としてもよく、または2種類以上の積層構造としてしてもよい。ゲート絶縁膜13を2種類以上の積層構造とした場合、半導体層14との界面特性を改善したり、外気から半導体層14への不純物の混入を抑制することが可能である。半導体層14はゲート絶縁膜13上に島状に設けられ、ソース電極15Sとドレイン電極15Dとの間のゲート電極12に対向する位置にチャネル領域が形成されるようになっている。半導体層14は、例えばインジウムIn,ガリウムGa,亜鉛Zn,スズSn,アルミニウムAlおよびチタンTiのうちの少なくとも1種の元素の酸化物を主成分として含む酸化物半導体により構成されている。具体的には、酸化亜鉛を主成分とする透明な酸化物半導体、例えば酸化インジウムガリウム亜鉛IGZO,酸化亜鉛,アルミニウムドープ酸化亜鉛AZOまたはガリウムドープ酸化亜鉛GZO等である。半導体層14の厚みは、製造工程でのアニールによる酸素供給効率を考慮すると、例えば5nm~100nmであることが好ましい。半導体層14は非晶質状態であっても、結晶状態であってもよいが、結晶状態であればエッチング溶液に対する耐性が高くなり、デバイス構造形成への応用が容易となる。例えば、PANPhosphoricAceticNitricacid;りん酸,酢酸,硝酸および水を有する混合溶液系の薬液またはフッ化水素系の薬液によるエッチングを、非晶質状態の酸化物半導体では容易に行うことができるのに対し、結晶状態の酸化物半導体では困難となる。エッチング耐性の他、移動度の高さ,PチャネルTFTの実現およびコストの点から結晶酸化物半導体の使用が望まれている。例えば、結晶性の酸化物半導体材料としてはITOIndiumTinOxide,IGOIndiumGalliumOxideまたはIZOIndiumZincOxide等のインジウムを主成分として含むものやZnO等が挙げられる。しかしながら、詳細は後述するが、これらの結晶性材料は、非晶質の材料と比較して膜内応力が大きい傾向にあり、より膜剥がれが生じやすい。表示装置1では、ゲート電極12が配線層20よりも薄くなっているため、半導体層14が結晶性材料からなる場合であっても、ゲート電極12,ゲート絶縁膜13および半導体層14の界面での膜剥がれの発生が抑えられる。半導体層14は、酸化物半導体材料に限らず、ケイ素Siを含む材料により形成されていてもよい。ソース電極15Sおよびドレイン電極15Dは、半導体層14上に設けられ、半導体層14に電気的に接続されている。ソース電極15Sおよびドレイン電極15Dは、例えばモリブデン,アルミニウム,銅,チタン,ITOまたはこれらの合金からなる金属膜の単層膜あるいは2種以上のこれらの金属膜よりなる積層膜である。例えば、モリブデン、アルミニウム、モリブデンの順に50nm、500nm、50nmの膜厚で積層した3層膜にすると、半導体層14層の電気特性を安定して保持することができる。また、モリブデンの他、ITOあるいは酸化チタン等の酸素を含む金属膜が半導体層14に接触するように構成されていてもよい。半導体層14が酸化物半導体材料からなる場合、これが酸素を引き抜き易い金属膜と接触すると、酸化物半導体の酸素が引き抜かれ、欠陥が形成されてしまう。よって、ソース電極15Sおよびドレイン電極15Dのうち、半導体層14に接触する部分に酸素を含む金属膜を用いることにより薄膜トランジスタ10の電気特性を安定化することができる。配線層20は配線レイアウトに応じて、基板11の選択された領域に配置されており、基板11側から配線層20aおよび配線層20bが積層された構成を有している。配線層20aは、例えばアルミニウム,銅Cuあるいは金Au等の抵抗の低い金属、配線層20bは、例えばゲート電極12と同一の材料であるモリブデン,チタンあるいはタングステン等により構成する。配線層20は低抵抗であることが好ましいが、アルミニウムあるいは銅Cu等の抵抗の低い金属は、製造工程における高温処理等により金属マイグレーションまたはヒロック形成が生じ易い。一方、ゲート電極12に用いられるモリブデン,チタンあるいはタングステン等は、高融点金属であり、製造工程において変化しにくい。すなわち、抵抗の低い金属から構成された配線層20aに、高融点金属からなる配線層20bを積層させることにより、低抵抗かつ、製造工程での高温環境下にも耐え得る配線層20とすることができる。例えば、配線層20aの膜厚は100nm~1μm程度、配線層20bの膜厚はゲート電極12と同じであり、20nm~80nm程度である。つまり、本実施の形態では、配線層20の膜厚がゲート電極12よりも厚くなっている。配線層20は、3層以上からなる多層構造であってもよい。また、配線層20が十分に低抵抗であり、製造工程における高温環境下にも耐え得るものであれば、図4に示したように、配線層20を配線層20aのみの単層構造としてもよい。この表示装置1は、例えば次のようにして製造することができる。図5および図6は、表示装置1の製造方法を工程順に表したものである。まず基板11の全面に例えばスパッタリング法やCVDChemicalVaporDeposition;化学気相成長法を用いて、例えばアルミニウム,銅または金等からなる金属膜を例えば膜厚100nm~1μm程度で形成する。図5Aに示したように、これにフォトリソグラフィーおよびエッチング法を用いてパターニングすることにより、配線層20aを形成する。次いで、例えばスパッタリング法により基板11上および配線層20a上に例えばモリブデン,チタンあるいはタングステン等からなる金属膜を例えば膜厚20nm~80nmで成膜し、パターニングを行って、ゲート電極12および配線層20bを形成する図5B。このように、ゲート電極12および配線層20bは、これらを同一材料で同一の膜厚に形成すれば、同一工程で同時に形成することができる。すなわち、配線層20が多層構造であり、そのうちの少なくとも一層がゲート電極12と同一工程により形成される場合、製造工程の簡便化を図ることができる。なお、ゲート電極12および配線層20bを形成した後、配線層20bに配線層20aを積層させてもよく配線層20bが基板11側となる構成、ゲート電極12の形成と配線層20の形成とを全く別工程により行ってもよい。続いて、図6Aに示したように、基板11の一部およびゲート電極12の全面に、例えばプラズマCVD法によりシリコン窒化膜およびシリコン酸化膜の積層膜よりなるゲート絶縁膜13を形成する。このプラズマCVD法によるゲート絶縁膜13の形成は、例えば原料ガスとしてシラン,アンモニアNH3および窒素N2等のガスを用いてシリコン窒化膜を成膜し、例えば原料ガスとしてシランおよび一酸化二窒素等を含むガスを用いてシリコン酸化膜を成膜して行う。また、プラズマCVD法に代えて、スパッタリング法により、シリコン窒化膜,シリコン酸化膜,酸化アルミニウム膜または窒化アルミニウム膜よりなるゲート絶縁膜13を形成してもよい。スパッタリング法では、ターゲットとしてシリコンを用い、スパッタリングの放電雰囲気中に酸素,水蒸気,窒素等を流して反応性プラズマスパッタリングとすることでシリコン酸化膜あるいはシリコン窒化膜等を形成する。ゲート絶縁膜13を形成した後、図6Bに示したように、例えばスパッタリング法により、ゲート絶縁膜13の上に例えば酸化物半導体膜を成膜し、これをパターニングすることにより半導体層14を形成する。アモルファスシリコンTFTの構造と酸化物半導体を活性層に用いたTFTの構造とは類似するが、アモルファスシリコンはCVD法により形成することができるのに対し、酸化物半導体膜をCVD法により形成することは困難である。これは、酸化物半導体の構成元素を含む有機化合物の蒸気圧が低く、CVD法に適したキャリアガスが存在しないためである。このため酸化物半導体膜は、ほぼスパッタリング法により成膜される。例えば、半導体層14を酸化インジウムガリウム亜鉛により構成する場合には、酸化インジウムガリウム亜鉛のセラミックをターゲットとしたDCDirectCurrent直流スパッタリング法を用い、アルゴンArと酸素O2の混合ガスによりプラズマ放電を行ってゲート絶縁膜13上に半導体層14を形成する。なお、アルゴンおよび酸素ガスの導入は、プラズマ放電前に、真空容器内を真空度が1×104Pa以下になるまで排気した後に行う。また、例えば半導体層14を塩化亜鉛により構成する場合には、塩化亜鉛のセラミックをターゲットとしたRFRadioFrequency;高周波スパッタリング法を行う、または亜鉛の金属ターゲットを用いてアルゴンおよび酸素を含むガス雰囲気中でDC電源を用いたスパッタリング法を行うことにより半導体層14を形成することができる。このとき、チャネルとなる半導体層14中のキャリア濃度は、酸化物形成の際のアルゴンおよび酸素の流量比を変化させることで制御することが可能である。更に、例えば半導体層14が結晶性酸化物半導体からなる場合、図7に示したように非晶質状態の半導体層14aを形成した後図7A、例えばレーザ光Lの照射等により結晶化アニール処理を施し図7B、結晶状態の半導体層14b図7Cとしてもよい。結晶性材料として、例えば酸化亜鉛,インジウム,ガリウム,ジルコニウムおよびスズ等からなり、このうちのインジウムまたはスズの比率が他のものよりも高い酸化物半導体が挙げられる。半導体層14を形成した後、例えばスパッタリング法により厚み50nmのモリブデン層、厚み500nmのアルミニウム層および厚み50nmのモリブデン層を順に成膜し、3層の積層構造とする。続いて、この積層構造をリン酸,硝酸および酢酸を含む混合液を用いたウェットエッチング法によりパターニングして、ソース電極15Sおよびドレイン電極15Dを形成する。以上により、図1に示した薄膜トランジスタ10および配線層20が完成する。このようにして薄膜トランジスタ10および配線層20を含む画素駆動回路140を形成した後、更に画素100R,100G,100Bを形成して表示装置1を製造する。この表示装置1では、各画素に対して走査線駆動回路130から書き込みトランジスタTr2のゲート電極を介して走査信号が供給されると共に、信号線駆動回路120から画像信号が書き込みトランジスタTr2を介して保持容量Csに保持される。すなわち、この保持容量Csに保持された信号に応じて駆動トランジスタTr1がオンオフ制御され、これにより、画素100R,100G,100Bに駆動電流が注入される。これらトランジスタTr1,Tr2薄膜トランジスタ10では、配線層20等の配線層を通じてゲート電極12にしきい値電圧以上の電圧ゲート電圧が印加されると、ソース電極15Sとドレイン電極15Dとの間の半導体層14のチャネル領域中に電流ドレイン電流が生じ、上述のように駆動を行う。ここでは、ゲート電極12の厚みが、配線層20の厚みよりも薄く、具体的には、20nm~80nmとなっているため、ゲート電極12の膜内応力が小さくなり、ゲート電極12,ゲート絶縁膜13および半導体層14の界面に生じる膜剥がれを防止することができる。図8は、ゲート電極,ゲート絶縁膜および半導体層それぞれの膜内応力を表した図である。なお、スパッタリング法を用いて、ゲート電極および半導体層をそれぞれ50nmのモリブデン、50nmの結晶性酸化物半導体材料により形成し、ゲート絶縁膜は100nmのSiO2をCVD法により形成した。図8に示したように、ゲート電極および半導体層は大きな圧縮応力を示し、ゲート絶縁膜は引っ張り応力を示す。応力の大きさは成膜方法によっても左右されるものであり、スパッタリング法により成膜した薄膜には1GPaを超える大きな圧縮応力を有するものがある。半導体層を酸化物半導体により形成すると、従来から用いられているアモルファスシリコンa-Si:Hと比較して電子移動度が大きく、また、室温付近の低温条件で作成しても高い移動度が期待できる。しかしながら、前述のように酸化物半導体はスパッタリング法により成膜する場合がほとんどであり、半導体層は大きな圧縮応力を有することとなる。更に、図9に示したように、成膜後に施されるキャリア密度制御やプロセスダメージの回復のためのアニール処理200°C以上によっても半導体層の圧縮応力は増す。また、図10に示したように、酸化物半導体が結晶状態であると、2GPa程度の膜内応力を示す場合もあり、非晶質状態と比較して圧縮応力が大きくなる傾向にある。半導体層を薄く形成し、応力を小さくすることも考えられるが、半導体層の膜厚および膜質はトランジスタの電気特性に大きく影響するため、半導体層の膜厚または膜質を大きく変更してTFTを作成することは困難である。特に、結晶酸化物半導体では、結晶材料としての特性を維持するために膜厚は、20nm以上必要である。また、ゲート絶縁膜はその膜厚を薄くするとゲート電極と半導体層とがショートする虞があり、デバイス特性の安定性や歩留りを維持するためにはゲート絶縁膜の膜厚あるいは膜質を変更することも困難である。ゲート電極は、例えば信号電源配線等の配線層と同一工程で形成されるため、ゲート電極の膜厚を薄くすると配線層の抵抗値が高くなってしまう。つまり、ゲート電極および配線層の膜厚および構成材料が同一の場合、配線層の抵抗値を低くし、かつゲート電極の応力を小さくすることは困難である。これに対し、表示装置1では、ゲート電極12の厚みは配線層20の厚みよりも薄くなっているため、配線層20の抵抗値を低くくし、かつゲート電極12の応力を小さくすることができる。図11に示したように、ゲート電極12の膜厚が80nm以下、より好ましくは70nm以下であれば、薄膜トランジスタ10においてゲート電極12,ゲート絶縁膜13および半導体層14の界面での膜剥がれが生じなくなることを確認している。なお、このときゲート絶縁膜13の膜厚は100nmとし、半導体層14は膜厚50nmの結晶性酸化物半導体膜、配線層20は膜厚1000nmのAlにより形成した。また、配線層20の抵抗値は十分低いことを確認している。図12にゲート電極12を、膜厚50nmのモリブデンにより形成した場合および膜厚100nmのモリブデンにより形成した場合のVgゲート電圧-Idドレイン電流特性をそれぞれ実線および点線で示す。ゲート電極12の膜厚が薄くなると、サブスレッショルド特性の傾きが急峻になり、TFT特性が向上することが確認できる。このように本実施の形態の表示装置1では、ゲート電極12の厚みを配線層20の厚みよりも薄くしたので、同じ厚みとした場合と比較して、配線層20における電気抵抗を上昇させることなく、ゲート電極12の膜内応力を小さくすることが可能となる。よって、配線層20を低抵抗に保ちつつ、薄膜トランジスタ10の界面での膜剥がれを防止し、安定した電気特性を得ることが可能となる。特に図8を用いて説明したように、スパッタリング法により成膜した場合、その膜内応力は大きな圧縮応力を示す場合が多く、酸化物半導体からなる半導体層14を形成する際に効果的である。また、配線層20の一部である配線層20aをゲート電極12の構成材料よりも抵抗値の低い材料により構成することにより、配線層20の抵抗値をより低くすることが可能となる。なお、配線層20の厚みとゲート電極12の厚みとの関係に関わらず、配線層20とゲート電極12との間で構成材料の少なくとも一部が異なるようにすることにより、配線層20の電気抵抗およびゲート電極12の膜内応力を共に制御することができる。例えば、ゲート電極12と同一の材料からなる配線層20bおよびそれよりも電気抵抗の小さい材料からなる配線層20aの2層により配線層20を構成すれば、ゲート電極12の膜内応力を上昇させることなく、配線層20の電気抵抗を小さくすることが可能である。第2の実施の形態図13は、本発明の第2の実施の形態に係る表示装置表示装置2の断面構成を表したものである。この表示装置2は、トップゲート型スタガ型の薄膜トランジスタ10Aにより構成されている点において上記第1の実施と異なるものである。表示装置2の薄膜トランジスタ10Aは、薄膜トランジスタ10と各構成要素同士の配置関係は異なるものの、それぞれの機能および構成材料は同様であるため、便宜上同一の符号を付し、適宜説明を省略する。薄膜トランジスタ10Aは、基板11にソース電極15Sおよびドレイン電極15D,半導体層14,ゲート絶縁膜13,並びにゲート電極12がこの順に積層されている。この薄膜トランジスタ10Aおよび配線層20を備えた表示装置2の製造方法を図14,図15および図16により説明する。図14Aに示したように、基板11上に例えば、スパッタリング法により膜厚500nmのアルミニウムおよび膜厚50nmのモリブデンをこの順に成膜した後、リン酸,硝酸および酢酸を含む混合液によりウェットエッチングを行い、2層構造のソース電極15Sおよびドレイン電極15Dを形成する。次いで、図14Bに示したように、基板11上,ソース電極15Sおよびドレイン電極15D上に、第1の実施の形態と同様にして、例えばスパッタリング法により、酸化物半導体からなる半導体層14を形成する。このとき、図15に示したように非晶質状態の半導体層14aを形成後図15A、レーザ光Lの照射等のアニール処理を行い図15B、結晶状態の半導体層14b図15Cとしてもよい。続いて、図16Aに示したように、基板11および半導体層14の全面にゲート絶縁膜13を形成する。ゲート絶縁膜13の構成材料および成膜方法は第1の実施の形態と同様である。その後、図16Bに示したように、例えば、100nm~1μmの膜厚でアルミニウム,銅あるいは金等の抵抗の低い金属からなる配線層20aを形成する。配線層20aを形成した後、例えばモリブデン,チタンあるいはタングステン等からなる金属膜を、例えば膜厚20nm~80nmでゲート絶縁膜13上および配線層20a上に成膜し、パターニングを行って、ゲート電極12および配線層20bを形成する。以上により、図13に示した表示装置2が完成する。ゲート電極12の膜厚は、配線層20の膜厚よりも薄くなるように調整する。なお、トップゲート型構造の薄膜トランジスタ10Aでは、ゲート電極12が半導体層14よりも後の工程で形成されるため、ゲート電極12の形成後に例えば非晶質状態の半導体層14aから結晶状態の半導体層14bへの変換のためのアニール処理等を行わなくてもよい。つまり、ゲート電極12が高温環境下に置かれる機会が少ないため、配線層20は、熱ストレスに対しての耐性が強いものでなくてもよい。よって配線層20は、ゲート電極12の形成と同時に配線層20bを基板11上に形成後、低抵抗の金属からなる配線層20aを積層させたものでもよく、あるいは、低抵抗の金属からなる配線層20aのみからなる単層構造のものであってもよい。この表示装置2の作用および効果は、第1の実施の形態と同様である。このような表示装置1,2は、例えば次の適用例1~5に示した電子機器に搭載することができる。<適用例1>図17は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有している。<適用例2>図18は、デジタルスチルカメラの外観を表したものである。このデジタルスチルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有している。<適用例3>図19は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有している。<適用例4>図20は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。<適用例5>図21は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されず、種々の変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。更に、本発明は、液晶ディスプレイおよび有機ELディスプレイのほか、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくはエレクトロクロミック型の表示素子などの他の表示素子を有する表示装置としても適用可能である。なお、上記実施の形態では、ゲート電極13の厚みが配線層20の厚みよりも薄くなっている例を説明したが、例えば配線層20を十分に抵抗の低い金属により構成するなどして、配線層20の抵抗値およびゲート電極12の膜内応力を良好な状態にすることにより、ゲート電極12の膜厚を配線層20の膜厚よりも厚くすることもできる。"