"正転入力電圧と反転入力電圧の差分を増幅する差動入力回路と、該差動入力回路の出力信号を増幅して出力端子に出力する出力回路と、前記差動入力回路の電流源と前記出力回路の電流源にバイアス電圧を出力するバイアス回路を備えた増幅器において、前記正転入力電圧と前記反転入力電圧を共に接地電圧にしたときに前記出力端子に現れる出力雑音電圧を検出し、該出力雑音電圧のレベルが基準電圧より高いときは、その差分に応じて前記各電流源の電流を増大させるよう前記バイアス回路を設定し、前記出力雑音電圧のレベルが前記基準電圧より低いときは、その差分に応じて前記各電流源の電流を減少させるよう前記バイアス回路を設定するようにしたことを特徴とする増幅器。請求項1に記載の増幅器において、前記差動入力回路の正転入力端子と反転入力端子を信号入力側と接地側の一方に切り替えるスイッチと、該スイッチにより前記正転入力電圧と前記反転入力電圧が共に接地側に切り替えられたときに前記出力端子に現れる出力雑音電圧をサンプルホールドするサンプルホールド回路と、該サンプルホールド回路でホールドされた前記出力雑音電圧と基準電圧を比較し、前記ホールドされた電圧が前記基準電圧より大きいときは、その差分に応じて前記各電流源の電流を増大させるよう前記バイアス回路を設定し、前記ホールドされた電圧が前記基準電圧より小さいときは、その差分に応じて前記各電流源の電流を減少させるよう前記バイアス回路を設定する雑音比較回路と、を備えたことを特徴とする増幅器。一般的な増幅器において、差動入力回路および出力回路のバイアス電流は固定であり、ゲイン設定に応じて出力雑音電圧が変動するという問題があった。本発明の目的は、バイアス電流を制御することで、出力雑音電圧を低く抑制できるようにした増幅器を提供することである。上記目的を達成するために、請求項1にかかる発明は、正転入力電圧と反転入力電圧の差分を増幅する差動入力回路と、該差動入力回路の出力信号を増幅して出力端子に出力する出力回路と、前記差動入力回路の電流源と前記出力回路の電流源にバイアス電圧を出力するバイアス回路を備えた増幅器において、前記正転入力電圧と前記反転入力電圧を共に接地電圧にしたときに前記出力端子に現れる出力雑音電圧を検出し、該出力雑音電圧のレベルが基準電圧より高いときは、その差分に応じて前記各電流源の電流を増大させるよう前記バイアス回路を設定し、前記出力雑音電圧のレベルが前記基準電圧より低いときは、その差分に応じて前記各電流源の電流を減少させるよう前記バイアス回路を設定するようにしたことを特徴とする。請求項2にかかる発明は、請求項1に記載の増幅器において、前記差動入力回路の正転入力端子と反転入力端子を信号入力側と接地側の一方に切り替えるスイッチと、該スイッチにより前記正転入力電圧と前記反転入力電圧が共に接地側に切り替えられたときに前記出力端子に現れる出力雑音電圧をサンプルホールドするサンプルホールド回路と、該サンプルホールド回路でホールドされた前記出力雑音電圧と基準電圧を比較し、前記ホールドされた電圧が前記基準電圧より大きいときは、その差分に応じて前記各電流源の電流を増大させるよう前記バイアス回路を設定し、前記ホールドされた電圧が前記基準電圧より小さいときは、その差分に応じて前記各電流源の電流を減少させるよう前記バイアス回路を設定する雑音比較回路と、を備えたことを特徴とする。本発明によれば、出力雑音電圧のレベルに応じて差動入力回路および出力回路のバイアス電流を設定できるので、出力雑音電圧が基準電圧よりも高い場合に出力雑音電圧を抑制でき、出力雑音電圧が低い場合には消費電流を抑制できる利点がある。図1に本発明の1つの実施例の増幅器の回路を示す。1は差動入力回路であり、差動接続のPMOSトランジスタMP1,MP2、電流源用のPMOSトランジスタMP3、能動負荷としてのカレントミラー接続のNMOSトランジスタMN1,MN2から構成されている。そして、トランジスタMP1のゲートが接続される正転入力端子1aにはスイッチSW1が接続され、トランジスタMP2のゲートが接続される反転入力端子1bにはスイッチSW2が接続されている。スイッチSW1は図示のように切り替わることで正転入力電圧VINをトランジスタMP1のゲートに入力し、スイッチSW2は図示のように切り替わることで反転入力電圧VIN-をトランジスタMP2のゲートに入力する。しかし、スイッチSW1,SW2は図示と反対側に切り替わることで、トランジスタM1,MP2のゲートを接地GNDに接続する。2は出力回路であり、出力用のNMOSトランジスタMN3、電流源用のPMOSトランジスタMP4、およびトランジスタMN3のドレインゲート間に接続された位相補償回路を構成する抵抗Rc1とコンデンサCc1から構成されている。3は出力回路2の出力端子2aの出力電圧VOUTをサンプルホールドするサンプルホールド回路、4はサンプルホールド回路1でホールドされた電圧Vhと基準電圧Vrを比較してバイアス制御信号Vbを出力する雑音比較回路、5はバイアス制御信号Vbに応じてトランジスタMP3,MP4のゲート電圧を制御するバイアス回路である。一般的に、増幅器内のMOSトランジスタにおけるフリッカ雑音は、汚染や結晶欠陥に関連するトラップが主な原因と考えられており、次の式1で表すことができる。ここで、K:素子特有の係数ID:ドレイン電流a:0.5~2の間の値をとる定数f:周波数μ:チャネルの平均電子移動度Cox:単位面積当たりのゲート酸化膜容量W:ゲート幅L:ゲート長である。次に、式1を伝達コンダクタンスgmを用いて表すと、次の式2になる。さらに、伝達コンダクタンスgmは、式3で表される。ここで、idはMOSトランジスタのドレイン電流vinはゲート入力電圧である。式2より、MOSトランジスタ単体の雑音は、gmを増加させることで減少させることができることがわかる。そのgmを増加させるためには、式3より、ドレイン電流を増加させればよいことがわかる。増幅器においては、入力段で発生する雑音電圧が次段に伝わり、増幅されて出力されていくため、入力段に用いられる差動入力回路のMOSトランジスタのドレイン電流を増減させることで、出力雑音電圧を制御できる。図1の増幅器の動作例として、任意の時間で差動入力トランジスタMP1,MP2のゲートをスイッチSW1,SW2の切り替えにより接地GNDに接続し、その時の出力雑音電圧をサンプルホールド回路3でサンプルホールドし、そのホールド電圧Vhを雑音比較回路4で基準電圧Vrと比較し、その差電圧をバイアス制御電圧Vbとしてバイアス回路5にフィードバックする。これにより、ホールド電圧Vhが基準電圧Vrよりも大きい場合は、バイアス回路5がトランジスタMP3,MP4のゲート電圧を低下させる方向に制御し、これによって差動入力回路1および出力回路2のバイアス電流が増大し、出力する雑音電圧が低減される。一方、ホールド電圧Vhが基準電圧Vrよりも小さい場合は、バイアス回路5がトランジスタMP3,MP4のゲート電圧を上昇させる方向に制御し、これによって差動入力回路1および出力回路2のバイアス電流が減少し、消費電流が抑制される。上記のようにして、増幅器の実際の使用前にトランジスタMP3,MP4のバイアス電圧を設定し、実際の使用時には、そのバイアス電圧で動作させることで、出力雑音電圧を抑制することができる。"