"コンピュータに,テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて,記憶部から,前記パス遅延の実測値を取得し,前記記憶部から,前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し,前記記憶部から,遅延に影響する要因ごとの特徴値を取得し,前記パス遅延の予測値と,前記要因ごとの特徴値と,前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて,前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第1のずれ算出モデルを求める処理を実行させるための解析プログラム。前記コンピュータに,さらに,前記パス遅延の実測値が得られる活性化パスについて,前記パス遅延の実測値と,前記パス遅延の予測値と,前記要因ごとの特徴値とを用いて,前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第2のずれ算出モデルを求め,前記パス遅延の実測値が得られない活性化パスについて,前記パス遅延の予測値と,前記第2のずれ算出モデルに対して前記要因ごとの特徴値を入力して得られるパス遅延のずれとから,パス遅延の見積もり値を算出して,前記パス遅延の見積もり値が,前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する処理を実行させ,前記第1のずれ算出モデルを求める処理では,前記パス遅延の実測値が得られない活性化パスを,前記活性化パスを抽出する処理で抽出された活性化パスに限定することを特徴とする請求項1に記載の解析プログラム。前記コンピュータに,さらに,前記第2のずれ算出モデルについての決定係数を算出する処理を実行させ,前記活性化パスを抽出する処理では,前記決定係数が所定以下である場合に,前記活性化パスを抽出し,前記第1のずれ算出モデルを求める処理では,前記決定係数が所定以下である場合に,前記第1のずれ算出モデルを求めることを特徴とする請求項2に記載の解析プログラム。前記活性化パスを抽出する処理では,前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きく,かつ前記パス遅延の予測値が所定値より大きい活性化パスを抽出することを特徴とする請求項2または請求項3に記載の解析プログラム。前記活性化パスを抽出する処理では,前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを,前記パス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように抽出することを特徴とする請求項2または請求項3に記載の解析プログラム。テスト対象回路に対するディレイテストの結果から得られるパス遅延の実測値と,前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値と,遅延に影響する要因ごとの特徴値とを記憶する情報記憶部と,前記情報記憶部から,前記パス遅延の実測値と,前記パス遅延の予測値と,前記要因ごとの特徴値を取得し,前記パス遅延の予測値と,前記要因ごとの特徴値と,前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて,前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第1のずれ算出モデルを求める第1の解析部とを備えることを特徴とする解析装置。コンピュータが,テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて,記憶部から,前記パス遅延の実測値を取得し,前記記憶部から,前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し,前記記憶部から,遅延に影響する要因ごとの特徴値を取得し,前記パス遅延の予測値と,前記要因ごとの特徴値と,前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて,前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第1のずれ算出モデルを求める過程を実行することを特徴とする解析方法。しかし,実際にパス遅延の実測値が得られるパスの数が少ない場合もあり,上述のスピードパス解析により得られる解の信頼性が保証できないことがある。一側面では,本発明は,スピードパス解析の解析精度を向上させる技術を提供することを目的とする。1態様では,解析プログラムはコンピュータを,次のように機能させる。すなわち,前記プログラムは,前記プログラムがインストールされて実行されるコンピュータに,テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて,記憶部からパス遅延の実測値を取得し,記憶部からテスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し,記憶部から遅延に影響する要因ごとの特徴値を取得し,パス遅延の予測値と,要因ごとの特徴値と,パス遅延の実測値が得られる活性化パスについてはパス遅延の実測値またはパス遅延の実測値が得られない活性化パスについてはディレイテストで測定した最大周波数に対応する遅延の値とを用いて,要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第1のずれ算出モデルを求める処理を実行させる。1態様では,スピードパス解析の解析精度が向上する。以下,本実施の形態について,図を用いて説明する。図1は,本実施の形態によるパス遅延の要因解析に関する手順の例を示す図である。まず,回路の設計が行われるS1。設計された回路を有する半導体チップが試作されS2,試作された半導体チップを用いて,設計された回路をテスト対象回路とするディレイテストが行われるS3。ディレイテストは,クロックを2回続けて入力し,受け手側のフリップフロップラッチに正しい信号値が格納されているかを確認するテストである。ディレイテストでは,所定の範囲内で低い周波数から高い周波数に徐々にクロックの周波数を上げていき,受け手側のフリップフロップが正しい値を保持できなくなる周波数が求められる。一方,設計された回路,すなわちテスト対象回路に対するタイミング解析ツールを用いたタイミング解析が行われるS4。タイミング解析ツールは,テスト対象回路を有する半導体チップのレイアウト情報,セルライブラリなどから,テスト対象回路中の各パスの遅延の理論的な予測値を算出するツールである。タイミング解析ツールは,SDFStandardDelayFormatファイルを出力する。ディレイテストの結果が目標周波数の条件を満たしているか,すなわちテスト対象回路において目標周波数で正しい信号値の伝播が行われているかが判定されるS5。ディレイテストの結果が目標周波数の条件を満たしている場合にはS5のYES,他のテストや,設計された回路を有する半導体チップの製造に移るS6。ディレイテストの結果が目標周波数の条件を満たしていない場合にはS5のNO,タイミング解析で予測できなかった遅延の要因の解析が行われるS7。本実施の形態では,遅延の要因の解析にスピードパス解析が用いられる。スピードパス解析では,テスト対象回路に対するディレイテストの結果から得られるパス遅延の実測値と,テスト対象回路に対するタイミング解析から得られるパス遅延の予測値とのずれを生む要因を,データマイニングによって特定する解析が行われる。スピードパス解析等により,パス遅延の実測値と予測値とのずれを生む要因を特定した結果は,回路の設計やタイミング解析にフィードバックされ,設計の修正やタイミング解析の改善が行われる。従来,スピードパス解析の対象となるパスは,ディレイテストで活性化し,かつディレイテストの結果からパス遅延の実測値が得られるパスである。活性化パスは,ディレイテスト等で,信号値が伝播したパスである。図2は,本実施の形態による活性化パスの例を説明する図である。図2に示す回路の例において,送り手FFFlipFlop210は,ディレイテストにおいて,信号値の送り手側のフリップフロップである。受け手FFFlipFlop220は,ディレイテストにおいて,信号値の受け手側のフリップフロップである。図2に示す回路において,太線は,ディレイテストにおいて信号値が伝播した配線を示す。図2に示す回路において,送り手FF210から太線で示される経路を通って受け手FF220に至るパスが,活性化パスとなる。ここで,スピードパス解析について,説明する。スピードパス解析は,解析の対象となる複数の活性化パスについての,パス遅延の実測値と予測値とのずれと,ずれを説明する要因の候補ごとの特徴値,すなわち遅延に影響すると考えられる要因ごとの特徴値とを入力とする。パス遅延の実測値と予測値とのずれは,ディレイテストの結果から得られる実測値と,タイミング解析から得られる予測値とから,ずれ=実測値-予測値で求められる。パス遅延の実測値の取得では,試作される半導体チップの製造のばらつきによる要因を排除し,論理構造的な要因を見つけ出せるように,複数枚の半導体チップを試作してディレイテストを行い,データを収集するようにしてもよい。パス遅延のずれを説明する要因,すなわち遅延に影響すると考えられる複数の要因としては,例えば,低リークトランジスタ数,各層における配線長,ノイズ,位置など,様々な要因が考えられる。例えば,低リークトランジスタはスピードが遅いので,パスに含まれる低リークトランジスタの数は,遅延に影響する要因となり得る。また,例えば,半導体チップの特定の層を配線が通るパスに,遅延が発生しやすくなるという可能性もある。また,例えば,パスがクロストークノイズなどのノイズの影響を受けるケースも考えられる。また,例えば,ストレスが大きい半導体チップの特定の位置を通るパスに,遅延が発生しやすいという可能性もある。ここでは,m個の要因があるものとし,これらの要因の特徴を,f1,f2,,fmと表すものとする。例えば,任意のパスxにおける各要因の特徴を数値で表した特徴値は,それぞれ,f1x,f2x,,fmxと表されるものとする。スピードパス解析では,解析対象の各活性化パスについて,回帰式をたてる。回帰式は,目的変数を説明変数で計算する式である。ここでは,パス遅延のずれを目的変数とし,各要因の特徴値を説明変数とした回帰式がたてられる。例えば,ディレイテストの結果から実測値が得られる活性化パスa,b,が解析対象である場合に,回帰式は,ddiffa=w1f1aw2f2awmfmaddiffb=w1f1bw2f2bwmfmbとなる。これらの回帰式において,ddiffa,ddiffb,は,それぞれパスa,パスb,におけるパス遅延のずれの値である。これらの回帰式を解いて,説明変数ごとの係数w1,w2,,wmを求めることで,任意のパスについて各要因の特徴値からパス遅延のずれを算出するずれ算出モデルが求められる。回帰式を解く手法としては,例えば,サポートベクター回帰や最小二乗法などの手法がある。説明変数ごとの係数w1,w2,,wmが求まることにより,任意のパスxについてのパス遅延のずれを算出するずれ算出モデルを表す式は,ddiffx=w1f1xw2f2xwmfmx1となる。式1において,ddiffxは,パス遅延のずれを示す目的変数である。f1x,f2x,,fmxは,各要因の特徴値を示す説明変数である。以下では,ずれ算出モデルを表す式をずれ算出モデル式と呼ぶ。式1において,説明変数ごとの係数w1,w2,,wmは,各要因の特徴値に対する重み付けとなる。すなわち,係数としての重みwの値が相対的に大きい要因ほど,パス遅延のずれに与える影響が大きいことを示している。なお,ここでは,各要因同士の相関がなく,遅延のずれは各要因が独立的に生むものと想定して,線形の回帰式をたてる例を説明したが,必ずしも,回帰式が線形である必要はない。ずれ算出モデルの当てはまりの良さを表す尺度としては,決定係数がある。決定係数は,重相関係数の二乗で表され,決定係数の値が1に近いほど,その式の精度が高いことを示す。決定係数の算出の例について説明する。例えば,ディレイテストの結果から実測値が得られるn個のパスp1,p2,,pnがあるものとする。スピードパス解析によって,ずれ算出モデルが求められている場合,任意のパスpii=1,2,,nのパス遅延のずれは,次の2通りの値が求められる。A実測値-予測値から求められるパス遅延のずれBずれ算出モデル式から求められるパス遅延のずれここでは,前者Aをddiffpiと表し,後者Bをd’diffpiと表すものとする。さらに,各パスp1,p2,,pnの実測値-予測値から求められるパス遅延のずれの平均値をddiff_meanと表すものとする。このとき,ずれ算出モデルの決定係数R2は,例えば,次の式2で算出される。スピードパス解析において,解析対象のパス数が少ない場合には,求められるずれ算出モデルの決定係数が低くなる可能性が高い。求められたずれ算出モデルの決定係数が低いということは,そのずれ算出モデルの信頼性が低いということを意味しており,そのずれ算出モデルからパス遅延のずれの要因を特定した場合に,特定された要因が本当に正しいかどうかは分からない。ここまで説明したスピードパス解析では,ディレイテストの結果からパス遅延の実測値が得られる活性化パスのみを解析対象のパスとしている。実際に,パス遅延の実測値が得られる活性化パスが少ないことも多く,パス遅延の実測値が得られる活性化パスのみを解析対象のパスとしてスピードパス解析を行った場合には,求められたずれ算出モデルから本当に正しい要因を特定できない可能性もある。以下では,パス遅延の実測値と予測値とのずれの要因を解析する精度を向上させる本実施の形態の技術について,説明する。図3は,本実施の形態による解析装置の構成例を示す図である。図3に示す解析装置10は,テスト対象回路におけるパス遅延の実測値と予測値とのずれの要因を解析する。解析装置10は,パス遅延算出部11,第2の解析部12,決定係数算出部13,抽出部14,第1の解析部15,解析結果出力部16,情報記憶部100を備える。情報記憶部100は,解析装置10による解析で用いられる様々な情報を記憶する記憶部である。情報記憶部100は,ディレイテスト結果記憶部110,パス遅延情報記憶部120,予測値記憶部130,特徴値記憶部140,第2のずれ算出モデル記憶部150,第1のずれ算出モデル記憶部160を備える。図3に示す解析装置10において,実線の接続は主に制御関係を示し,破線の接続は主にデータの入出力関係を示す。図3に示す解析装置10において,第1の解析部15は,パス遅延の実測値が得られる活性化パスだけではなく,パス遅延の実測値が得られない活性化パスをも解析対象として,ずれ算出モデルを求める解析を行う。第1の解析部15は,テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて,パス遅延情報記憶部120から,パス遅延の実測値を取得する。パス遅延情報記憶部120は,活性化パスごとのパス遅延の実測値の情報を記憶する記憶部である。また,第1の解析部15は,予測値記憶部130から,テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得する。予測値記憶部130は,テスト対象回路に対するタイミング解析により得られるパス遅延の予測値の情報を記憶する記憶部である。また,第1の解析部15は,特徴値記憶部140から,遅延に影響する要因ごとの特徴値を取得する。特徴値記憶部140は,遅延に影響する要因ごとの特徴値の情報を記憶する記憶部である。第1の解析部15は,取得したパス遅延の実測値と,取得したパス遅延の予測値と,取得した要因ごとの特徴値とを用いて,要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出するずれ算出モデルを求める解析を行う。このとき,第1の解析部15は,パス遅延の実測値が得られる活性化パスについては,パス遅延の実測値を用いて,パス遅延の実測値が得られない活性化パスについては,パス遅延の実測値の代わりにディレイテストで測定した最大周波数に対応する遅延の値を用いて,解析を行う。ここでは,第1の解析部15により求められるずれ算出モデルを,第1のずれ算出モデルと呼ぶ。第1のずれ算出モデルに関する情報は,第1のずれ算出モデル記憶部160に記憶される。第1のずれ算出モデル記憶部160は,第1のずれ算出モデルに関する情報を記憶する記憶部である。第1のずれ算出モデルに関する情報は,例えば,各要因の特徴値に対する重みw1,w2,,wmなどである。パス遅延算出部11は,ディレイテスト結果記憶部110に記憶されたディレイテスト結果の情報から,活性化パスごとのパス遅延の実測値を算出する。ディレイテスト結果記憶部110は,テスト対象回路に対するディレイテスト結果の情報を記憶する記憶部である。算出された活性化パスごとのパス遅延の実測値の情報は,パス遅延情報記憶部120に記憶される。なお,ディレイテストで活性化したパスを抽出する技術については,周知の技術がある。参考文献1RGuo,WTCheng,KHTsai,SpeedPathDebugUsingAtSpeedScanTestPatterns,ETS2009参考文献1には,活性化パスを抽出する技術の一例が記載されている。第2の解析部12は,パス遅延の実測値が得られる活性化パスについて,パス遅延情報記憶部120から,パス遅延の実測値を取得する。また,第2の解析部12は,パス遅延の実測値が得られる活性化パスについて,予測値記憶部130から,パス遅延の予測値を取得する。また,第2の解析部12は,パス遅延の実測値が得られる活性化パスについて,特徴値記憶部140から,要因ごとの特徴値を取得する。第2の解析部12は,パス遅延の実測値が得られる活性化パスについて,取得したパス遅延の実測値と,取得したパス遅延の予測値と,取得した要因ごとの特徴値とを用いて,ずれ算出モデルを求める解析を行う。すなわち,第2の解析部12は,パス遅延の実測値が得られる活性化パスのみを解析対象として,遅延に影響する要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出するずれ算出モデルを求める。ここでは,第2の解析部12により求められるずれ算出モデルを,第2のずれ算出モデルと呼ぶ。第2のずれ算出モデルに関する情報は,第2のずれ算出モデル記憶部150に記憶される。第2のずれ算出モデル記憶部150は,第2のずれ算出モデルに関する情報を記憶する記憶部である。第2のずれ算出モデルに関する情報は,例えば,各要因の特徴値に対する重みw1,w2,,wmなどである。決定係数算出部13は,第2の解析部12で求められた第2のずれ算出モデルについて,決定係数を算出する。決定係数算出部13は,例えば,上記の式2を用いて,第2のずれ算出モデルについての決定係数を算出する。抽出部14は,パス遅延の実測値が得られない活性化パスについて,予測値記憶部130から,パス遅延の予測値を取得する。また,抽出部14は,パス遅延の実測値が得られない活性化パスについて,特徴値記憶部140から,要因ごとの特徴値を取得する。また,抽出部14は,第2のずれ算出モデル記憶部150から,第2のずれ算出モデルの情報を取得する。抽出部14は,取得したパス遅延の予測値と,第2のずれ算出モデルに対して取得した要因ごとの特徴値を入力して得られるパス遅延のずれとから,パス遅延の見積もり値を算出する。抽出部14は,算出されたパス遅延の見積もり値が,ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する。第1の解析部15は,解析対象とするパス遅延の実測値が得られない活性化パスを,抽出部14で抽出された活性化パスに限定する。また,抽出部14が,解析対象とするパス遅延の実測値が得られない活性化パスの抽出を,さらにパス遅延の予測値が所定値より大きい活性化パスに限定するようにしてもよい。また,抽出部14が,解析対象のパス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように,解析対象とするパス遅延の実測値が得られない活性化パスを抽出するようにしてもよい。また,抽出部14による処理と,第1の解析部15による処理とを,決定係数算出部13により算出された第2のずれ算出モデルの決定係数が所定以下である場合に,実行するようにしてもよい。解析結果出力部16は,解析装置10による解析結果を出力する。図4は,本実施の形態による解析装置を実現するコンピュータのハードウェア構成例を示す図である。図3に示す本実施の形態の解析装置10は,例えば,CPUCentralProcessingUnit2,主記憶となるメモリ3,記憶装置4,通信装置5,媒体読取書込装置6,入力装置7,出力装置8等を備えるコンピュータ1によって実現される。記憶装置4は,例えばHDDHardDiskDriveなどである。媒体読取書込装置6は,例えばCD-RCompactDiscRecordableドライブやDVD-RDigitalVersatileDiscRecordableドライブなどである。入力装置7は,例えばキーボードマウスなどである。出力装置8は,例えばディスプレイ等の表示装置などである。図3に示す解析装置10および解析装置10が備える各機能部は,コンピュータ1が備えるCPU2,メモリ3等のハードウェアと,ソフトウェアプログラムとによって実現することが可能である。コンピュータ1が実行可能なプログラムは,記憶装置4に記憶され,その実行時にメモリ3に読み出され,CPU2により実行される。コンピュータ1は,可搬型記録媒体から直接プログラムを読み取り,そのプログラムに従った処理を実行することもできる。また,コンピュータ1は,サーバコンピュータからプログラムが転送されるごとに,逐次,受け取ったプログラムに従った処理を実行することもできる。さらに,このプログラムは,コンピュータ1で読み取り可能な記録媒体に記録しておくことができる。以下では,本実施の形態の解析装置10による処理について,より具体的な例を示しながら説明を行う。図5は,本実施の形態によるディレイテスト結果記憶部が記憶するデータの例を示す図である。図5に示すディレイテスト結果データ111は,ディレイテスト結果記憶部110が記憶するディレイテスト結果の情報の一例を示す。ディレイテスト結果データ111は,フリップフロップ名,周波数等の情報を持つ。ディレイテスト結果データ111において,フリップフロップ名は,ディレイテストにおいて受け手FF220となるフリップフロップの識別情報である。周波数は,クロックの周波数を徐々に上げてディレイテストを行う過程で,フリップフロップがフェイルfailした周波数を示す。周波数の-は,フリップフロップがディレイテストで測定した周波数範囲の最大周波数でもフェイルしなかったことを示している。パス遅延算出部11は,図5に示すようなディレイテスト結果データ111から,ディレイテストで活性化したパスごとのパス遅延の実測値を算出する。このとき,ディレイテストでフェイルしたフリップフロップを受け手FF220とする活性化パスについては,パス遅延の実測値が得られるが,ディレイテストでフェイルしなかったフリップフロップを受け手FF220とする活性化パスについては,パス遅延の実測値が得られない。図6は,本実施の形態によるパス遅延情報記憶部が記憶するデータの例を示す図である。図6に示すパス遅延データ121は,パス遅延情報記憶部120が記憶する活性化パスごとのパス遅延の実測値が記録された情報の一例を示す。パス遅延データ121は,パス名,実測値等の情報を持つ。パス遅延データ121において,パス名は,活性化パスの識別情報である。実測値は,ディレイテストの結果から得られたパス遅延の実測値である。実測値の-は,ディレイテストの結果からパス遅延の実測値が得られなかったことを示している。図7は,本実施の形態による予測値記憶部が記憶するデータの例を示す図である。図7に示す予測値データ131は,予測値記憶部130が記憶する活性化パスごとのパス遅延の予測値が記録された情報の一例を示す。予測値データ131は,パス名,予測値等の情報を持つ。予測値データ131において,パス名は,活性化パスの識別情報である。予測値は,タイミング解析から得られたパス遅延の予測値である。パス遅延の予測値は,例えば,タイミング解析ツールを用いたテスト対象回路に対するタイミング解析から得られ,予測値記憶部130に保持される。図8は,本実施の形態による特徴値記憶部が記憶するデータの例を示す図である。図8に示す特徴値データ141は,特徴値記憶部140が記憶する遅延に影響する要因ごとの特徴値が記録された情報の一例を示す。特徴値データ141は,パス名,要因ごとの特徴値f1,f2,,fm等の情報を持つ。特徴値データ141において,パス名は,活性化パスの識別情報である。要因ごとの特徴値f1,f2,,fmは,遅延に影響する要因ごとの特徴値を示す。特徴値としては,例えば,テスト対象回路の設計データから得られた特徴値や,テスト対象回路を有する半導体チップの試作品を用いたテストで得られた特徴値などが記録される。第2の解析部12は,例えば,図6~図8に示す各データから,パス遅延の実測値が得られる活性化パスについてのデータを取得する。第2の解析部12は,データを取得したパス遅延の実測値が得られる活性化パスを解析対象として,上述のスピードパス解析により,第2のずれ算出モデルを求める。図9は,本実施の形態によるパス遅延の実測値が得られる活性化パスのデータの例を示す図である。図9に示す活性化パスごとのデータは,パス遅延の実測値が得られる活性化パスについてのデータを,図6~図8に示す各データから抽出してまとめたものである。図6に示すパス遅延データ121において,実測値のデータが存在する活性化パスが,パス遅延の実測値が得られる活性化パスである。第2の解析部12は,図9に示すようなパス遅延の実測値が得られる活性化パスのデータのみを用いて,上述のスピードパス解析を行い,第2のずれ算出モデルを求める。決定係数算出部13は,第2のずれ算出モデルについて,上記の式2を用いて決定係数を算出する。算出された決定係数が高い値を示す場合には,パス遅延の実測値が得られる活性化パスのデータのみから得られた第2のずれ算出モデルの信頼性は高い。算出された決定係数が低い場合には,パス遅延の実測値が得られる活性化パスのデータのみから得られた第2のずれ算出モデルの信頼性は低い。上述したように,抽出部14による処理と第1の解析部15による処理とを,第2のずれ算出モデルの決定係数が所定の閾値以下である場合にのみ,実行するようにしてもよい。第2のずれ算出モデルの決定係数が低い場合には,より信頼性が高いずれ算出モデルを得るために,第1の解析部15が,パス遅延の実測値が得られない活性化パスのデータも用いてずれ算出モデルを求める。なお,第1の解析部15によって求められる第1のずれ算出モデルについても,決定係数算出部13が,上記の式2を用いて決定係数を算出するようにしてもよい。抽出部14は,パス遅延の実測値が得られない活性化パスから,第1の解析部15で解析の対象とする活性化パスを抽出する。このとき,抽出部14は,第2のずれ算出モデルを用いてパス解析の実測値を見積もった場合に,ディレイテストの結果と矛盾する活性化パスを,パス遅延の実測値が得られない活性化パスから抽出する。図10は,本実施の形態によるパス遅延の実測値が得られない活性化パスのデータの例を示す図である。図10に示す活性化パスごとのデータは,パス遅延の実測値が得られない活性化パスについてのデータを,図6~図8に示す各データから抽出してまとめたものである。図6に示すパス遅延データ121において,実測値のデータが存在しない活性化パスが,パス遅延の実測値が得られない活性化パスである。抽出部14は,図10に示すようなパス遅延の実測値が得られない活性化パスから,第1の解析部15による解析の対象となる活性化パスを抽出する。図10に示す例において,解析対象が×の活性化パスは,抽出部14が抽出しなかったパスを示す。また,図10に示す例において,解析対象が○の活性化パスは,抽出部14が抽出した活性化パスを示す。例えば,抽出部14は,図10に示すパス遅延の実測値が得られない活性化パスbについて,第2のずれ算出モデル式に,要素ごとの特徴値f1b=1,f2b=2,,fmb=-1を代入する。この計算によって,第2のずれ算出モデル式から算出される活性化パスbのパス遅延のずれの値が得られる。パス遅延のずれ=実測値-予測値の関係から,パス遅延の実測値を見積もったパス遅延の見積もり値は,見積もり値=第2のずれ算出モデル式から算出されるずれの値予測値となる。例えば,活性化パスbのパス遅延の予測値が420[ps]であり,第2のずれ算出モデル式から算出されるパス遅延のずれの値が5[ps]であれば,パス遅延の見積もり値は425[ps]となる。ここで,ディレイテストで測定した最大周波数が2.2[GHz]であったとすると,ディレイテストで測定した最大周波数に対応する遅延の値は,約454[ps]となる。図示はされていないが,ディレイテストで測定した最大周波数は,例えば情報記憶部100に保持されている。活性化パスbのパス遅延の見積もり値は425[ps]であり,ディレイテストで測定した最大周波数に対応する遅延の値約454[ps]以下である。このことは,ディレイテストの結果から活性化パスbの実測値が得られなかったことに矛盾しない。抽出部14は,活性化パスbを,第1の解析部15による解析の対象として抽出しない。抽出部14は,図10に示すパス遅延の実測値が得られない活性化パスdについて,同様に,パス遅延の見積もり値を算出し,489[ps]が得られたものとする。活性化パスdのパス遅延の見積もり値は489[ps]は,ディレイテストで測定した最大周波数に対応する遅延の値約454[ps]を超えている。このことは,ディレイテストの結果から活性化パスdの実測値が得られなかったことと矛盾する。活性化パスdの例のように,第2のずれ算出モデルから求められるパス遅延の見積もり値がディレイテストの結果に矛盾する場合には,第2の解析部12によるスピードパス解析で得られる第2のずれ算出モデルの精度に問題がある可能性がある。抽出部14は,パス遅延の見積もり値がディレイテストの結果に矛盾する活性化パスdを,第1の解析部15による解析の対象として抽出する。このように,第2の解析部12による解析で得られる第2のずれ算出モデルで矛盾する,パス遅延の実測値が得られない活性化パスを第1の解析部15による解析の対象とすることで,第1の解析部15による解析で得られる第1のずれ算出モデルの精度の向上が図れる。なお,抽出部14で抽出する活性化パスを,さらに限定するように設計することで,スピードパス解析の精度の向上を図ることも可能である。例えば,抽出部14が,パス遅延の見積もり値がディレイテストで測定した最大周波数に対応する遅延の値より大きく,かつパス遅延の予測値が所定の閾値より大きい,パス遅延の実測値が得られない活性化パスを抽出することも可能である。第1の解析部15は,パス遅延の実測値が得られない活性化パスについては,ディレイテストで測定した最大周波数に対応する遅延の値を仮の実測値として,解析を行う。このとき,解析対象となったパス遅延の実測値が得られない活性化パスの真の実測値と仮の実測値との差が大きいと,解析の精度が下がってしまう。パス遅延の予測値が小さいパスは,真のパス遅延の実測値も小さい可能性が高い。抽出する活性化パスのパス遅延の予測値に閾値を設けて,パス遅延の予測値が小さい活性化パスを解析対象として抽出しないことで,スピードパス解析の精度の向上が図れる。また,例えば,抽出部14が,解析対象とするパス遅延の実測値が得られない活性化パスの数が,パス遅延の実測値が得られる活性化パスの数に対して所定の閾値以下の割合になるように,パス遅延の実測値が得られない活性化パスを抽出することも可能である。ことのとき,例えば,抽出部14は,パス遅延の見積もり値が大きい活性化パスから優先的に抽出する。真の実測値が分かっている活性化パスの数に対して,真の実測値が分からない活性化パスの数が多くなると,第1の解析部15による解析の精度が下がってしまう可能性がある。解析対象とするパス遅延の実測値が得られない活性化パスの数を抑えることで,スピードパス解析の精度の向上が図れる。第1の解析部15は,例えば,図6~図8に示す各データから,パス遅延の実測値が得られる活性化パスについてのデータを取得する。第1の解析部15は,パス遅延の実測値が得られる活性化パスと,抽出部14により抽出されたパス遅延の実測値が得られない活性化パスとを解析対象として,上述のスピードパス解析により,第1のずれ算出モデルを求める。このとき,第1の解析部15は,パス遅延の実測値が得られない活性化パスについては,ディレイテストで測定した最大周波数に対応する遅延の値をパス遅延の実測値と仮定して,解析を行う。例えば,第1の解析部15は,図9に示すパス遅延の実測値が得られる活性化パスのデータと,図10に示すパス遅延の実測値が得られない活性化パスのうち解析対象とされた活性化パスのデータとを用いて,上述のスピードパス解析を行う。このとき,第1の解析部15は,図10に示すパス遅延の実測値が得られない活性化パスについては,パス遅延の実測値の代わりとして,ディレイテストで測定した最大周波数に対応する遅延の値を用いる。例えば,ディレイテストで測定した最大周波数が2.2[GHz]であったものとする。このとき,第1の解析部15は,図10に示す活性化パスdについては,ディレイテストで測定した最大周波数に対応する遅延の値454[ps]を,パス遅延の実測値の代わりとして用いて解析を行う。第1の解析部15による解析では,パス遅延の実測値が得られる活性化パスのみを解析対象とした第2の解析部12による解析と比べて,解析対象の活性化パスの数が多くなるため,データマイニングとしての精度が高くなる。これにより,第1の解析部15によるスピードパス解析の精度を向上させることが可能となり,得られる第1のずれ算出モデルの信頼性を向上させることが可能となる。解析結果出力部16は,解析結果を,例えば表示装置などに出力する。解析結果出力部16により出力される解析結果には,例えば,第2のずれ算出モデルの情報や,第1のずれ算出モデルの情報,各ずれ算出モデルの決定係数などが含まれる。図11は,本実施の形態による解析結果の出力の例を示す図である。図11Aは,第2のずれ算出モデルにおける要因ごとの重みwが提示されるグラフの例を示す。また,図11Bは,第1のずれ算出モデルにおける要因ごとの重みwが提示されるグラフの例を示す。図11A,図11Bに示す解析結果のグラフの例では,各要因f1,f2,,fmごとの重みw1,w2,,wmが,最大の重みを100として正規化されたグラフで示されている。本実施の形態の解析装置10により得られる第1のずれ算出モデルのグラフを示す図11Bでは,f1とf2の要因の重みが高い値を示している。このとき,例えば,f1とf2の要因が,パス遅延のずれを生む要因である可能性が高いと判断する。また,本実施の形態では,例えば図11に示すような2つのずれ算出モデルのグラフを比較して,パス遅延の実測値と予測値とのずれを生む要因の特定を行うことも可能である。例えば,図11Aのグラフと図11Bのグラフとを比べると,f1の要因の重みが双方のグラフで高い値を示している。このとき,例えば,第2のずれ算出モデルでも第1のずれ算出モデルでも重みの値が高くなったf1の要因が,パス遅延のずれを生む要因である可能性が高いと判断する。また,例えば,f2とf4の要因は,図11Aのグラフと図11Bのグラフとで大きく異なっている。このとき,例えば,f2とf4の要因が,パス遅延のずれを生む要因として注意が必要と判断する。なお,このようなパス遅延のずれを生む要因の特定は,表示装置の画面に出力された解析結果からユーザが行ってもよいし,コンピュータの処理で行ってもよい。以下,図12~図15に示すフローチャートを用いて,本実施の形態の解析装置10によるパス遅延の実測値と予測値とのずれを生む要因の解析の流れの例を説明する。図12は,本実施の形態の解析装置による解析処理フローチャートである。解析装置10において,第2の解析部12は,パス遅延の実測値が得られる活性化パスについて解析を行い,要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第2のずれ算出モデルを求める処理を行うステップS10。第2のずれ算出モデルを求める処理の詳細については,後述する。決定係数算出部13は,第2のずれ算出モデルについて,決定係数を算出するステップS11。解析装置10は,第2のずれ算出モデルの決定係数が所定値以上であるかを判定するステップS12。第2のずれ算出モデルの決定係数が所定値以上であればステップS12のYES,解析結果出力部16は,解析結果を出力しステップS15,処理を終了する。ここで出力される解析結果は,例えば第2のずれ算出モデルの情報や,第2のずれ算出モデルの決定係数などである。第2のずれ算出モデルの決定係数が所定値以上でなければステップS12のNO,抽出部14は,パス遅延の実測値が得られない活性化パスから,解析対象とする活性化パスを抽出する抽出処理を行うステップS13。抽出処理の詳細については,後述する。第1の解析部15は,パス遅延の実測値が得られる活性化パスと,抽出されたパス遅延の実測値が得られない活性化パスとについて解析を行い,要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第1のずれ算出モデルを求める処理を行うステップS14。第1のずれ算出モデルを求める処理の詳細については,後述する。解析結果出力部16は,解析結果を出力しステップS15,処理を終了する。ここで出力される解析結果は,例えば第1のずれ算出モデルの情報などである。解析結果出力部16が,第1のずれ算出モデルの情報と一緒に第2のずれ算出モデルの情報を出力してもよい。図13は,本実施の形態の第2の解析部による第2のずれ算出モデルを求める処理フローチャートである。第2の解析部12は,パス遅延の実測値が得られる活性化パスについて,パス遅延情報記憶部120から,パス遅延の実測値を取得するステップS20。また,第2の解析部12は,パス遅延の実測値が得られる活性化パスについて,予測値記憶部130から,パス遅延の予測値を取得するステップS21。第2の解析部12は,パス遅延の実測値が得られる活性化パスについて,取得されたパス遅延の実測値と,取得されたパス遅延の予測値とから,パス遅延のずれを算出するステップS22。第2の解析部12は,パス遅延の実測値が得られる活性化パスについて,特徴値記憶部140から,遅延に影響する要因ごとの特徴値を取得するステップS23。第2の解析部12は,パス遅延の実測値が得られる活性化パスごとに,取得した要因ごとの特徴値をベクトル化するステップS24。ここでは,コンピュータ処理でスピードパス解析を行うためのベクトル化が行われる。解析対象となる活性化パスごと,要因ごとの特徴値のベクトル化は,例えば,パスa=2,0,1,パスc=3,1,,-2,となる。なお,このときの特徴値は,取得された値をそのまま使用してもよいし,正規化して使用してもよい。第2の解析部12は,パス遅延のずれを要因ごとの特徴値で説明する回帰式を解いて,要因ごとの重みwを算出するステップS25。図14は,本実施の形態の抽出部による抽出処理フローチャートである。抽出部14は,パス遅延の実測値が得られない活性化パスを1つ選択するステップS30。抽出部14は,選択された活性化パスについて,特徴値記憶部140から,遅延に影響する要因ごとの特徴値を取得するステップS31。抽出部14は,第2のずれ算出モデル式に取得された要因ごとの特徴値を代入し,パス遅延のずれを算出するステップS32。また,抽出部14は,選択された活性化パスについて,予測値記憶部130から,パス遅延の予測値を取得するステップS33。抽出部14は,算出されたパス遅延のずれと,取得されたパス遅延の予測値とから,パス遅延の見積もり値を算出するステップS34。抽出部14は,算出された見積もり値が,ディレイテストで測定した最大周波数に対応する遅延の値より大きいかを判定するステップS35。算出された見積もり値が最大周波数に対応する遅延の値より大きくなければステップS35のNO,抽出部14は,ステップS30の処理に戻って,次のパス遅延の実測値が得られない活性化パスの処理に移る。このときの活性化パスは,第1の解析部15による解析の対象として抽出されない。算出された見積もり値が最大周波数に対応する遅延の値より大きければステップS35のYES,抽出部14は,選択された活性化パスを,第1の解析部15による解析の対象として抽出するステップS36。抽出部14は,パス遅延の実測値が得られないすべての活性化パスについての処理が終了したかを判定するステップS37。パス遅延の実測値が得られないすべての活性化パスについての処理が終了していなければステップS37のNO,抽出部14は,ステップS30の処理に戻って,次のパス遅延の実測値が得られない活性化パスの処理に移る。パス遅延の実測値が得られないすべての活性化パスについての処理が終了していればステップS37のYES,抽出部14は,処理を終了する。図15は,本実施の形態の第1の解析部による第1のずれ算出モデルを求める処理フローチャートである。第1の解析部15は,パス遅延の実測値が得られる活性化パスについて,パス遅延情報記憶部120から,パス遅延の実測値を取得するステップS40。また,第1の解析部15は,予測値記憶部130から,パス遅延の予測値を取得するステップS41。第1の解析部15は,パス遅延の実測値が得られる活性化パスについて,取得されたパス遅延の実測値と,取得されたパス遅延の予測値とから,パス遅延のずれを算出するステップS42。また,第1の解析部15は,パス遅延の実測値が得られない活性化パスから抽出された活性化パスについて,ディレイテストで測定した最大周波数に対応する遅延の値と,取得されたパス遅延の予測値とから,パス遅延のずれを算出するステップS43。第1の解析部15は,特徴値記憶部140から,遅延に影響する要因ごとの特徴値を取得するステップS44。第1の解析部15は,解析の対象となる活性化パスごとに,取得した要因ごとの特徴値をベクトル化するステップS45。第1の解析部15は,パス遅延のずれを要因ごとの特徴値で説明する回帰式を解いて,要因ごとの重みwを算出するステップS46。以上,本実施の形態について説明したが,本発明はその主旨の範囲において種々の変形が可能であることは当然である。以上の本実施の形態に関し,さらに以下の付記を開示する。付記1コンピュータに,テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて,記憶部から,前記パス遅延の実測値を取得し,前記記憶部から,前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し,前記記憶部から,遅延に影響する要因ごとの特徴値を取得し,前記パス遅延の予測値と,前記要因ごとの特徴値と,前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて,前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第1のずれ算出モデルを求める処理を実行させるための解析プログラム。付記2前記コンピュータに,さらに,前記パス遅延の実測値が得られる活性化パスについて,前記パス遅延の実測値と,前記パス遅延の予測値と,前記要因ごとの特徴値とを用いて,前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第2のずれ算出モデルを求め,前記パス遅延の実測値が得られない活性化パスについて,前記パス遅延の予測値と,前記第2のずれ算出モデルに対して前記要因ごとの特徴値を入力して得られるパス遅延のずれとから,パス遅延の見積もり値を算出して,前記パス遅延の見積もり値が,前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する処理を実行させ,前記第1のずれ算出モデルを求める処理では,前記パス遅延の実測値が得られない活性化パスを,前記活性化パスを抽出する処理で抽出された活性化パスに限定することを特徴とする付記1に記載の解析プログラム。付記3前記コンピュータに,さらに,前記第2のずれ算出モデルについての決定係数を算出する処理を実行させ,前記活性化パスを抽出する処理では,前記決定係数が所定以下である場合に,前記活性化パスを抽出し,前記第1のずれ算出モデルを求める処理では,前記決定係数が所定以下である場合に,前記第1のずれ算出モデルを求めることを特徴とする付記2に記載の解析プログラム。付記4前記活性化パスを抽出する処理では,前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きく,かつ前記パス遅延の予測値が所定値より大きい活性化パスを抽出することを特徴とする付記2または付記3に記載の解析プログラム。付記5前記活性化パスを抽出する処理では,前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを,前記パス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように抽出することを特徴とする付記2または付記3に記載の解析プログラム。付記6テスト対象回路に対するディレイテストの結果から得られるパス遅延の実測値と,前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値と,遅延に影響する要因ごとの特徴値とを記憶する情報記憶部と,前記情報記憶部から,前記パス遅延の実測値と,前記パス遅延の予測値と,前記要因ごとの特徴値を取得し,前記パス遅延の予測値と,前記要因ごとの特徴値と,前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて,前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第1のずれ算出モデルを求める第1の解析部とを備えることを特徴とする解析装置。付記7前記パス遅延の実測値が得られる活性化パスについて,前記パス遅延の実測値と,前記パス遅延の予測値と,前記要因ごとの特徴値とを用いて,前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第2のずれ算出モデルを求める第2の解析部と,前記パス遅延の実測値が得られない活性化パスについて,前記パス遅延の予測値と,前記第2のずれ算出モデルに対して前記要因ごとの特徴値を入力して得られるパス遅延のずれとから,パス遅延の見積もり値を算出して,前記パス遅延の見積もり値が,前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する抽出部とを備え,前記第1の解析部は,前記パス遅延の実測値が得られない活性化パスを,前記抽出部で抽出された活性化パスに限定することを特徴とする付記6に記載の解析装置。付記8前記第2のずれ算出モデルについての決定係数を算出する決定係数算出部を備え,前記抽出部は,前記決定係数が所定以下である場合に,前記活性化パスを抽出し,前記第1の解析部は,前記決定係数が所定以下である場合に,前記第1のずれ算出モデルを求めることを特徴とする付記7に記載の解析装置。付記9前記抽出部は,前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きく,かつ前記パス遅延の予測値が所定値より大きい活性化パスを抽出することを特徴とする付記7または付記8に記載の解析装置。付記10前記抽出部は,前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを,前記パス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように抽出することを特徴とする付記7または付記8に記載の解析装置。付記11コンピュータが,テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて,記憶部から,前記パス遅延の実測値を取得し,前記記憶部から,前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し,前記記憶部から,遅延に影響する要因ごとの特徴値を取得し,前記パス遅延の予測値と,前記要因ごとの特徴値と,前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて,前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第1のずれ算出モデルを求める過程を実行することを特徴とする解析方法。付記12前記コンピュータが,さらに,前記パス遅延の実測値が得られる活性化パスについて,前記パス遅延の実測値と,前記パス遅延の予測値と,前記要因ごとの特徴値とを用いて,前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第2のずれ算出モデルを求め,前記パス遅延の実測値が得られない活性化パスについて,前記パス遅延の予測値と,前記第2のずれ算出モデルに対して前記要因ごとの特徴値を入力して得られるパス遅延のずれとから,パス遅延の見積もり値を算出して,前記パス遅延の見積もり値が,前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する過程を実行し,前記第1のずれ算出モデルを求める過程では,前記パス遅延の実測値が得られない活性化パスを,前記活性化パスを抽出する処理で抽出された活性化パスに限定することを特徴とする付記11に記載の解析方法。付記13前記コンピュータが,さらに,前記第2のずれ算出モデルについての決定係数を算出する過程を実行し,前記活性化パスを抽出する過程では,前記決定係数が所定以下である場合に,前記活性化パスを抽出し,前記第1のずれ算出モデルを求める過程では,前記決定係数が所定以下である場合に,前記第1のずれ算出モデルを求めることを特徴とする付記12に記載の解析方法。付記14前記活性化パスを抽出する過程では,前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きく,かつ前記パス遅延の予測値が所定値より大きい活性化パスを抽出することを特徴とする付記12または付記13に記載の解析方法。付記15前記活性化パスを抽出する過程では,前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを,前記パス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように抽出することを特徴とする付記12または付記13に記載の解析方法。"