"差動対トランジスタと前記差動対トランジスタのそれぞれの一方の電流端子に接続された負荷抵抗と前記差動対トランジスタの他方の電流端子に共通に接続された電流源とをそれぞれ含む初段差動増幅回路及び次段差動増幅回路を有し、前記次段差動増幅回路の出力を、前記初段差動増幅回路の前記負荷抵抗に直列に接続された帰還トランジスタを介して、前記初段差動増幅回路に帰還させる利得可変差動増幅回路において、前記初段差動増幅回路における前記差動対トランジスタと前記負荷抵抗との間に接続され、該初段差動対トランジスタを流れるべき電流を分岐させる電流分岐回路と、前記初段差動増幅回路における前記差動対トランジスタと前記負荷抵抗との間に接続され、前記差動対トランジスタに電流を供給する電流供給回路と、を備えることを特徴とする利得可変差動増幅回路。前記電流分岐回路は、定バイアスで駆動されるトランジスタと可変の制御バイアスで駆動されるトランジスタとの差動回路を含んでおり、前記電流供給回路は、該定バイアスで駆動されるトランジスタと該制御バイアスで駆動されるトランジスタとの差動回路を含んでおり、前記制御バイアスによって該利得可変差動増幅回路の利得が決定される、ことを特徴とする請求項1記載の利得可変差動増幅回路。前記電流分岐回路によって前記初段差動増幅回路から分岐される電流は、前記電流供給回路によって前記初段差動対トランジスタに供給される電流と実質的に等しい、ことを特徴とする請求項1又は2に記載の利得可変差動増幅回路。前記帰還トランジスタの制御端子は、前記次段差動増幅回路の出力に直接接続されている、ことを特徴とする請求項1~3のいずれか1項に記載の利得可変差動増幅回路。図6に示す従来のチェリーホッパ回路の場合、利得を低減するためには回路A91A92によってトランスインピーダンス回路側に流れる電流を低下させる。その場合、トランジスタQ95Q96に流れる電流が低下することになる。トランジスタQ95Q96はトランスインピーダンス回路のエミッタフォロアを構成するトランジスタであり、これらのエミッタ電流の低下はトランジスタQ95Q96のトランスコンダクタンスgmの低下を招き、エミッタフォロアの帯域低下による増幅器の帯域低下を招く場合があった。その結果、利得低減時の帯域低下によりダイナミックレンジが制限される傾向にあった。そこで、本発明は、かかる課題に鑑みて為されたものであり、広いダイナミックレンジを確保しつつ利得を変化させることが可能な利得可変差動増幅回路を提供することを目的とする。上記課題を解決するため、本発明の利得可変差動増幅回路は、差動対トランジスタと差動対トランジスタのそれぞれの一方の電流端子に接続された負荷抵抗と差動対トランジスタの他方の電流端子に共通に接続された電流源とをそれぞれ含む初段差動増幅回路及び次段差動増幅回路を有し、次段差動増幅回路の出力を、初段差動増幅回路の負荷抵抗に直列に接続された帰還トランジスタを介して、初段差動増幅回路に帰還させる利得可変差動増幅回路において、初段差動増幅回路における差動対トランジスタと負荷抵抗との間に接続され、該初段差動対トランジスタを流れるべき電流を分岐させる電流分岐回路と、初段差動増幅回路における差動対トランジスタと負荷抵抗との間に接続され、差動対トランジスタに電流を供給する電流供給回路と、を備える。このような利得可変差動増幅回路によれば、初段差動増幅回路の差動対トランジスタの制御端子に入力信号が入力されると、初段差動増幅回路の負荷抵抗と電流源によって決定される出力振幅の信号が次段差動増幅回路の差動対トランジスタの制御端子に入力され、次段差動増幅回路から初段差動増幅回路に、初段差動増幅回路の負荷抵抗に直列に接続された帰還トランジスタを介して出力信号が帰還される。ここで、電流供給回路によって初段の差動対トランジスタに電流を供給して初段差動増幅回路の帰還トランジスタ及び負荷抵抗に流れる電流を低下させることにより、利得が可変にされるとともに、電流分岐回路によって初段差動増幅回路の差動対トランジスタに流れるべき電流が分岐されることにより、帰還トランジスタ及び負荷抵抗での低下した電流の直流成分を補完することが可能になる。その結果、エミッタフォロアを構成する帰還トランジスタのエミッタ電流の低下による増幅回路の帯域低下を防止することができ、広いダイナミックレンジを確保しつつ利得を変化させることが可能になる。ここで、電流分岐回路は、定バイアスで駆動されるトランジスタと可変の制御バイアスで駆動されるトランジスタとの差動回路を含んでおり、電流供給回路は、該定バイアスで駆動されるトランジスタと該制御バイアスで駆動されるトランジスタとの差動回路を含んでおり、制御バイアスによって該利得可変差動増幅回路の利得が決定される、ことが好ましい。この場合、電流供給回路によって、初段差動増幅回路の帰還トランジスタ及び負荷抵抗に流れる電流を調整することができると同時に、電流分岐回路によって、その調整に応じて帰還トランジスタに供給する電流を決定することができる。その結果、回路の帯域低下を効率的に防止することができる。さらに、電流分岐回路によって初段差動増幅回路から分岐される電流は、電流供給回路によって初段差動対トランジスタに供給される電流と実質的に等しい、ことも好ましい。そうすれば、帰還トランジスタを流れる電流の直流成分をほぼ一定にすることができるので、広いダイナミックレンジを安定して確保することができる。またさらに、帰還トランジスタの制御端子は、次段差動増幅回路の出力に直接接続されていてもよい。本発明の利得可変差動増幅回路によれば、広いダイナミックレンジを確保しつつ利得を変化させることができる。以下、添付図面を参照しながら本発明による利得可変差動増幅回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、トランジスタとはバイポーラトランジスタ及び電界効果トランジスタFETの双方を含む。以下の説明ではトランジスタがバイポーラトランジスタである場合を例示するが、トランジスタがFETである場合、ベース、エミッタ及びコレクタはそれぞれゲート、ソース及びドレインと置き換えられる。図1は、本発明の一実施形態に係る利得可変差動増幅回路を備える光受信装置の構成を示すブロック図である。この光受信装置10は、フォトダイオードPDからの光電流Ipdを電圧信号に変換し、増幅して出力するための装置である。図1に示されるように、光受信装置10は、トランスインピーダンスアンプTIA11、2つの利得可変差動増幅回路12及び13、振幅検出回路26、及び利得制御回路27を備える。加えて、光受信装置10は、差動増幅器28及びオフセット補償回路29を備える。フォトダイオードPDに高周波の信号光が入射すると、フォトダイオードPDは該信号光に対応する光電流Ipdを生成する。光電流Ipdは、光受信装置10の入力端子10aを経てTIA11に入力される。TIA11は、光電流Ipdに応じた電圧信号Vinを生成する。電圧信号Vinは、利得可変差動増幅回路12及び13に順次入力され、増幅される。利得可変差動増幅回路13から出力された電圧信号は、差動増幅器28によって更に増幅され、光受信装置10の出力端子10bを経て外部へ出力される。振幅検出回路26は、利得可変差動増幅回路13から出力された電圧信号の振幅を検出する。電圧信号の振幅に関する情報は、利得制御回路27へ提供される。利得制御回路27は、利得可変差動増幅回路12及び13へ利得制御信号Vgcを提供する。利得制御信号Vgcは、電圧信号の振幅が所定の大きさとなるように、利得可変差動増幅回路12及び13から出力される電圧信号の振幅を調整する為の信号である。また、オフセット補償回路29は、利得可変差動増幅回路12のオフセットを調整するためのフィードバック回路であり、差動増幅器28から出力された電圧信号を入力し、この電圧信号に基づいて利得可変差動増幅回路12のオフセットを調整する。図2は、利得可変差動増幅回路12の回路構成を示す図である。なお、利得可変差動増幅回路13は、この利得可変差動増幅回路12と同様の回路構成を有することができる。図2に示されるように、本実施形態の利得可変差動増幅回路12は、差動増幅回路部12Aと電流供給回路部12Bと電流分岐回路部12Cとを備える。差動増幅回路部12Aは、差動対トランジスタQ1,Q2、一対の帰還トランジスタQ5,Q6、一対の負荷抵抗14,15、及び電流源16を有する初段差動増幅回路17と、差動対トランジスタQ3,Q4、一対の負荷抵抗18,19、及び電流源20を有する次段差動増幅回路21とを含んで構成されている。初段差動増幅回路17においては、差動対トランジスタQ1,Q2の各エミッタ電流端子に、定電流I1を生成する電流源16が共通に接続されている。また、差動対トランジスタQ1,Q2のベース制御端子には、それぞれ、図1に示されたTIA11から相補的な高周波の交流信号VIN,VIN-が入力される。これらの差動対トランジスタQ1,Q2の各コレクタ電流端子は、それぞれ、電流供給回路部12BのトランジスタQ7,Q8を介して負荷抵抗14,15の一方の端子に接続されており、負荷抵抗14,15の他方の端子は、それぞれ、帰還トランジスタQ5,Q6のエミッタに接続されている。すなわち、これらの負荷抵抗14,15は、それぞれ、トランジスタQ1,Q5、及びトランジスタQ2,Q6に対して直列に接続されている。さらに、帰還トランジスタQ5,Q6のコレクタは、電源線22に直接接続されている。次段差動増幅回路21においては、差動対トランジスタQ3,Q4の各エミッタには、定電流I2を生成する電流源20が共通に接続されている。また、差動対トランジスタQ3,Q4のベースには、それぞれ、初段差動増幅回路17の負荷抵抗14,15の一方の端子が接続されることにより、初段差動増幅回路17によって生成された出力信号が与えられる。これらの差動対トランジスタQ3,Q4の各コレクタは、それぞれ、負荷抵抗18,19の一方の端子に接続されており、負荷抵抗18,19の他方の端子は、それぞれ、電源線22に直接接続されている。すなわち、これらの負荷抵抗18,19は、それぞれ、トランジスタQ3及びトランジスタQ4に対して直列に接続されている。そして、差動対トランジスタQ3,Q4の各コレクタは、それぞれ、初段差動増幅回路17の帰還トランジスタQ5,Q6の各ベースにも接続されている。これにより、差動対トランジスタQ3,Q4の各コレクタの出力電圧が、それぞれ、エミッタフォロアとして動作する帰還トランジスタQ5,Q6に帰還されるとともに、相補的な高周波の出力電圧信号VOUT,VOUT-として取り出される。上記のような構成を有する差動増幅回路部12Aにおいては、次段差動増幅回路21の出力が帰還トランジスタQ5,Q6を介して、初段差動増幅回路17に帰還されることにより、広帯域の回路特性が得られる。電流供給回路部12Bは、初段差動増幅回路17の差動対トランジスタQ1,Q2と負荷抵抗14,15との間に接続されており、2対のトランジスタQ7,Q8及びQ9,Q10によって構成されている。トランジスタQ7,Q8のベースには、定バイアス電圧Vcasが印加され、トランジスタQ9,Q10のベースには、利得制御回路27図1参照から利得制御信号Vgcが与えられる。これらのトランジスタQ7,Q8のエミッタは、それぞれ、差動対トランジスタQ1,Q2の各コレクタに接続され、トランジスタQ7,Q8のコレクタは、それぞれ、差動対トランジスタQ3,Q4の各ベース及び負荷抵抗14,15の一方の端子に接続されている。また、トランジスタQ9,Q10のエミッタは、それぞれ、差動対トランジスタQ1,Q2の各コレクタに接続され、トランジスタQ9,Q10のコレクタは、電源線22に直接接続されている。すなわち、これらの差動対トランジスタQ7,Q9及びQ8,Q10は、電流源16に対して互いに並列に接続された差動回路を構成し、トランジスタQ7,Q8は定バイアス電圧Vcasによって駆動され、トランジスタQ9,Q10は、可変のバイアス電圧である利得制御信号Vgcによって駆動される。電流分岐回路部12Cは、初段差動増幅回路17の差動対トランジスタQ1,Q2と負荷抵抗14,15との間に接続されており、2対のトランジスタQ11,Q14及びQ12,Q13と、2つの電流源23,24とによって構成されている。トランジスタQ12,Q13のベースには、定バイアス電圧Vcasが印加され、トランジスタQ11,Q14のベースには、利得制御回路27図1参照から利得制御信号Vgcが与えられる。これらのトランジスタQ11,Q12のエミッタは、定電流I3を生成する電流源23に共通に接続され、トランジスタQ13,Q14のエミッタは、定電流I4を生成する電流源24に共通に接続されている。また、トランジスタQ14,Q11のコレクタは、それぞれ、差動対トランジスタQ3,Q4の各ベース及び負荷抵抗14,15の一方の端子に接続されている。また、トランジスタQ12,Q13のコレクタは、電源線22に直接接続されている。すなわち、差動対トランジスタQ11,Q12は、電流源23に対して互いに並列に接続された差動回路を構成し、差動対トランジスタQ13,Q14は、電流源24に対して互いに並列に接続された差動回路を構成し、トランジスタQ12,Q13は定バイアス電圧Vcasによって駆動され、トランジスタQ11,Q14は、可変のバイアス電圧である利得制御信号Vgcによって駆動される。ここで、電流源23,24の生成する電流のそれぞれの電流値I3,I4は、電流源16の生成する電流の電流値I1と実質的に等しい値に設定されることにより、電流分岐回路部12Cによって初段差動増幅回路17から分岐される電流が、電流供給回路部12Bによって初段差動増幅回路17の差動対トランジスタQ1,Q2に供給される電流と実質的に等しくなるようにされている。上記構成の電流供給回路部12Bは、利得制御回路27によって与えられる利得制御信号Vgcに応じて、定バイアス電圧Vcasと利得制御信号Vgcの電位差に応じて、トランジスタQ9,Q10から差動対トランジスタQ1,Q2に向けて電流を供給する。これにより、差動増幅回路部12Aの利得が決定され、利得可変差動増幅回路12の利得の可変が実現される。また、上記構成の電流分岐回路部12Cは、利得制御信号Vgcに応じてトランジスタQ9,Q10から電流が供給された分だけ、電流源23,24の生成する電流を、トランジスタQ11,Q14の働きにより負荷抵抗14,15及び帰還トランジスタQ5,Q6から構成されるトランスインピーダンス回路側から分岐させる。これにより、差動対トランジスタQ1,Q2に流れるべき電流をトランジスタQ11,Q14に向けて分岐させる。以上説明した利得可変差動増幅回路12によれば、初段差動増幅回路17の差動対トランジスタQ1,Q2のベースに交流信号VIN,VIN-が入力されると、初段差動増幅回路17の負荷抵抗14,15と電流源16によって決定される出力振幅の信号が次段差動増幅回路21の差動対トランジスタQ3,Q4のベースに入力され、次段差動増幅回路21から初段差動増幅回路17に、初段差動増幅回路17の負荷抵抗14,15に直列に接続された帰還トランジスタQ5,Q6を介して出力信号が帰還される。ここで、電流供給回路部12Bによって初段の差動対トランジスタQ1,Q2を流れる電流を増加させて初段差動増幅回路17の帰還トランジスタQ5,Q6及び負荷抵抗14,15に流れる電流を低下させることにより、利得が可変にされるとともに、電流分岐回路部12Cによって初段差動増幅回路17の差動対トランジスタQ1,Q2に流れるべき電流が分岐されることにより、帰還トランジスタQ5,Q6で低下した電流の直流成分を補完することが可能になる。具体的には、帰還トランジスタQ5及び帰還トランジスタQ6を流れる電流は、それぞれ、トランジスタQ7とトランジスタQ14とに流れる電流の合計、及びトランジスタQ8とトランジスタQ11とに流れる電流の合計であり、トランジスタQ7,Q8の電流が減ったとしても、トランジスタQ11,Q14に流れる電流が増えるため、帰還トランジスタQ5,Q6を流れる電流の直流成分は一定となる。その結果、エミッタフォロアを構成する帰還トランジスタQ5,Q6のエミッタ電流の低下による増幅回路の帯域低下を防止することができ、広いダイナミックレンジを確保しつつ利得を変化させることが可能になる。さらに、電流源23,24の生成する電流の電流値I3,I4は、電流源16の生成する電流の電流値I1と実質的に等しい値に設定されているので、帰還トランジスタQ5,Q6を流れる電流の直流成分をほぼ一定にすることができ、広いダイナミックレンジを安定して確保することができる。図3は、図2に示した本実施形態の利得可変差動増幅回路12と図6に示した従来のチェリーホッパ回路とにおける電圧利得と帯域との関係を示している。同図において、横軸には利得制御信号Vgcによって制御される電圧利得[dB]、縦軸には3dB低下帯域[GHz]を表している。この結果により、従来のチェリーホッパ回路では利得低下とともに帯域の低下が起こっているが、本実施形態の利得可変差動増幅回路12では帯域の低下は発生しないことが分かる。"