"画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層は、パッド電極を含み、前記パッド電極において前記半導体層の側の面が露出するように開口が形成されており、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において前記パッド電極が形成された部分には、凸部が設けられており、前記接着層は、前記パッド電極が形成された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている、固体撮像装置。前記パッド電極において前記開口によって露出した面にボンディングワイヤが接続されている、請求項1に記載の固体撮像装置。前記凸部は、前記配線層にて前記支持基板に対面する面のみに設けられている、請求項1に記載の固体撮像装置。前記凸部は、前記支持基板にて前記配線層に対面する面のみに設けられている、請求項1に記載の固体撮像装置。前記凸部は、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面とのそれぞれに設けられている、請求項1に記載の固体撮像装置。前記光電変換素子で生成された信号電荷を読み出す画素トランジスタが、前記半導体素子として前記画素領域に形成されていると共に、前記画素領域の周囲に位置する周辺領域に、前記画素を駆動する周辺回路を構成する周辺トランジスタが、前記半導体素子として形成されており、前記接着層は、前記パッド電極が形成された部分が、前記周辺領域において周辺回路が形成された部分よりも薄い、請求項1に記載の固体撮像装置。前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記周辺領域の周囲に位置するスクライブ領域にて切断された部分には、凸部が更に設けられており、前記接着層は、前記スクライブ領域にて切断された部分が、少なくとも前記画素領域の部分よりも薄い、請求項6に記載の固体撮像装置。画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記画素領域の周囲に位置するスクライブ領域にて切断された部分には、凸部が設けられており、前記接着層は、前記スクライブ領域にて切断された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている、固体撮像装置。半導体層の画素領域に光電変換素子を形成する光電変換素子形成工程と、前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子を形成する半導体素子形成工程と、前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面に、パッド電極を含む配線層を、前記半導体素子を被覆するように形成する配線層形成工程と、前記配線層において前記半導体層の側の面とは反対側の面に接着層を介して前記支持基板を設置し、前記接着層によって前記配線層に前記支持基板を接着させる支持基板設置工程と、前記パッド電極において前記半導体層の側の面が露出するように開口を形成する開口形成工程と、前記パッド電極において前記開口によって露出した面にボンディングワイヤを設けるワイヤボンディング工程とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記パッド電極が形成される部分に凸部を設ける凸部形成工程を、前記支持基板設置工程の実施前に更に含み、前記支持基板設置工程においては、前記接着層が、前記配線層と前記支持基板との間において、前記凸部によって前記パッド電極の形成部分が少なくとも前記画素領域の部分よりも薄くなるように形成される、固体撮像装置の製造方法。半導体層の画素領域に光電変換素子を形成する光電変換素子形成工程と、前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子を形成する半導体素子形成工程と、前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面に、パッド電極を含む配線層を、前記半導体素子を被覆するように形成する配線層形成工程と、前記配線層において前記半導体層の側の面とは反対側の面に接着層を介して前記支持基板を設置し、前記接着層によって前記配線層に前記支持基板を接着させる支持基板設置工程と、前記画素領域の周囲に位置するスクライブ領域にて切断する切断工程とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記スクライブ領域にて切断される部分に凸部を設ける凸部形成工程を、前記支持基板設置工程の実施前に更に含み、前記支持基板設置工程においては、前記接着層が、前記配線層と前記支持基板との間において、前記スクライブ領域にて切断される部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成される、固体撮像装置の製造方法。画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層は、パッド電極を含み、前記パッド電極において前記半導体層の側の面が露出するように開口が形成されており、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において前記パッド電極が形成された部分には、凸部が設けられており、前記接着層は、前記パッド電極が形成された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている、電子機器。画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記画素領域の周囲に位置するスクライブ領域にて切断された部分には、凸部が設けられており、前記接着層は、前記スクライブ領域にて切断された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている、電子機器。半導体素子が面に形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層は、パッド電極を含み、前記パッド電極において前記半導体層の側の面が露出するように開口が形成されており、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において前記パッド電極が形成された部分には、凸部が設けられており、前記接着層は、前記パッド電極が形成された部分が、前記凸部によって他の部分よりも薄くなるように形成されている、半導体装置。半導体素子が面に形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記画素領域の周囲に位置するスクライブ領域にて切断された部分には、凸部が設けられており、前記接着層は、前記スクライブ領域にて切断された部分が、前記凸部によって他の部分よりも薄くなるように形成されている、半導体装置。図39は、裏面照射型のCMOS型イメージセンサチップの要部を示す断面図である。図39においては、画素領域PAの他に、その画素領域PAの周辺に設けられた周辺回路部SCとパッド部PADとを示している。また、これと共に、半導体ウエハに並んで設けられた複数のイメージセンサチップを複数に分割する際にスクライブされたスクライブ領域LAを示している。CMOS型イメージセンサチップは、図39に示すように、半導体層101の内部に、フォトダイオード21が画素領域PAに設けられている。図39に示すように、半導体層101の上面側裏面側においては、カラーフィルタCFとオンチップレンズOCLとが、反射防止膜HTを介して、画素領域PAに設けられている。このように、半導体層101の上面側裏面側から光がオンチップレンズOCLとカラーフィルタCFとを介してフォトダイオード21へ入射するように構成されている。図39に示すように、半導体層101の下面側表面側においては、画素トランジスタTrが画素領域PAに設けられていると共に、周辺回路を構成する周辺トランジスタ31が周辺回路部SCに設けられている。そして、半導体層101の下面の全体を被覆するように、配線層110が形成されている。配線層110においては、絶縁膜110Z中に複数の配線110Hが設けられている。そして、その配線層110の下面の全体においては、支持基板SKが接着層201で貼り付けられている。図39に示すように、パッド部PADにおいては、パッド電極110Pが、配線層110に設けられている。パッド電極110Pの上面側には、開口KKが設けられており、その開口KKによって露出したパッド電極110Pの上面に、ボンディングワイヤBWが設けられている。パッド部PADにおいてボンディングワイヤBWをパッド電極110Pに形成する際には、機械的な衝撃が、パッド電極110Pに加えられる。このため、配線層110においてパッド電極110Pと接着層201との間に挟まれる絶縁膜110Zの部分に、微小なクラックが発生する場合がある。この他に、スクライブ領域LAにおいては、半導体ウエハに並んだ複数のイメージセンサチップを分割する際に、機械的な衝撃が生ずるので、配線層110の絶縁膜110Zに微小なクラックが発生する場合がある。このように、配線層110の絶縁膜110Zにおいては、配線層110と支持基板SKとの間に軟質の接着層201が存在するために、機械的な衝撃によって、その絶縁膜110Zに微小なクラックが発生する場合がある。また、接着層201を塗布によって形成する場合には、塗布ムラやボイドの発生によって貼り合わせ品質が低下する場合がある。そして、これらの不具合の発生に伴って、製品の歩留まりが低下するために、高い製造効率で、固体撮像装置などの半導体装置の製造をすることが困難な場合がある。したがって、製品の信頼性および製品の歩留まりを向上し、高い製造効率で製造可能な固体撮像装置、固体撮像装置の製造方法、電子機器、半導体装置を提供する。本発明の固体撮像装置は、画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層は、パッド電極を含み、前記パッド電極において前記半導体層の側の面が露出するように開口が形成されており、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において前記パッド電極が形成された部分には、凸部が設けられており、前記接着層は、前記パッド電極が形成された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている。本発明の固体撮像装置は、画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記画素領域の周囲に位置するスクライブ領域にて切断された部分には、凸部が設けられており、前記接着層は、前記スクライブ領域にて切断された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている。本発明の固体撮像装置の製造方法は、半導体層の画素領域に光電変換素子を形成する光電変換素子形成工程と、前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子を形成する半導体素子形成工程と、前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面に、パッド電極を含む配線層を、前記半導体素子を被覆するように形成する配線層形成工程と、前記配線層において前記半導体層の側の面とは反対側の面に接着層を介して前記支持基板を設置し、前記接着層によって前記配線層に前記支持基板を接着させる支持基板設置工程と、前記パッド電極において前記半導体層の側の面が露出するように開口を形成する開口形成工程と、前記パッド電極において前記開口によって露出した面にボンディングワイヤを設けるワイヤボンディング工程とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記パッド電極が形成される部分に凸部を設ける凸部形成工程を、前記支持基板設置工程の実施前に更に含み、前記支持基板設置工程においては、前記接着層が、前記配線層と前記支持基板との間において、前記凸部によって前記パッド電極の形成部分が少なくとも前記画素領域の部分よりも薄くなるように形成される。本発明の固体撮像装置の製造方法は、半導体層の画素領域に光電変換素子を形成する光電変換素子形成工程と、前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子を形成する半導体素子形成工程と、前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面に、パッド電極を含む配線層を、前記半導体素子を被覆するように形成する配線層形成工程と、前記配線層において前記半導体層の側の面とは反対側の面に接着層を介して前記支持基板を設置し、前記接着層によって前記配線層に前記支持基板を接着させる支持基板設置工程と、前記画素領域の周囲に位置するスクライブ領域にて切断する切断工程とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記スクライブ領域にて切断される部分に凸部を設ける凸部形成工程を、前記支持基板設置工程の実施前に更に含み、前記支持基板設置工程においては、前記接着層が、前記配線層と前記支持基板との間において、前記スクライブ領域にて切断される部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成される。本発明の電子機器は、画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層は、パッド電極を含み、前記パッド電極において前記半導体層の側の面が露出するように開口が形成されており、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において前記パッド電極が形成された部分には、凸部が設けられており、前記接着層は、前記パッド電極が形成された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている。本発明の電子機器は、画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記画素領域の周囲に位置するスクライブ領域にて切断された部分には、凸部が設けられており、前記接着層は、前記スクライブ領域にて切断された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている。本発明の半導体装置は、半導体素子が面に形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層は、パッド電極を含み、前記パッド電極において前記半導体層の側の面が露出するように開口が形成されており、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において前記パッド電極が形成された部分には、凸部が設けられており、前記接着層は、前記パッド電極が形成された部分が、前記凸部によって他の部分よりも薄くなるように形成されている。本発明の半導体装置は、半導体素子が面に形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記画素領域の周囲に位置するスクライブ領域にて切断された部分には、凸部が設けられており、前記接着層は、前記スクライブ領域にて切断された部分が、前記凸部によって他の部分よりも薄くなるように形成されている。本発明においては、支持基板の設置前に、配線層にて支持基板に対面する面と、支持基板にて配線層に対面する面との少なくとも一方において、パッド電極が形成される部分に凸部を設ける。この凸部によって、接着層について、配線層と支持基板との間においてパッド電極の形成部分が他の部分よりも薄くなるように形成する。また、本発明においては、支持基板の設置前に、配線層にて支持基板に対面する面と、支持基板にて配線層に対面する面との少なくとも一方において、スクライブ領域にて切断される部分に凸部を設ける。この凸部によって、接着層について、配線層と支持基板との間においてスクライブ領域にて切断される部分が、他の部分よりも薄くなるように形成する。本発明によれば、製品の信頼性および製品の歩留まりを向上し、高い製造効率で製造可能な固体撮像装置、固体撮像装置の製造方法、電子機器、半導体装置を提供することができる。本発明の実施形態について、図面を参照して説明する。なお、説明は、下記の順序で行う。1.実施形態1配線層の下面において凸部をパッド部に設ける場合2.実施形態2配線層の下面において凸部をスクライブ領域に設ける場合3.実施形態3支持基板の上面に凸部を設ける場合4.実施形態4配線層の下面と支持基板の上面とのそれぞれに凸部を設ける場合5.その他<1.実施形態1>[1]装置構成1-1カメラの要部構成図1は、本発明にかかる実施形態1において、カメラ40の構成を示す構成図である。図1に示すように、カメラ40は、固体撮像装置1と、光学系42と、制御部43と、信号処理回路部44とを有する。各部について、順次、説明する。固体撮像装置1は、光学系42を介して入射する光被写体像を撮像面PSから受光して光電変換することによって、信号電荷を生成する。ここでは、固体撮像装置1は、制御部43から出力される制御信号に基づいて駆動する。具体的には、信号電荷を読み出して、ローデータとして出力する。光学系42は、結像レンズや絞りなどの光学部材を含み、入射する被写体像による光Hを、固体撮像装置1の撮像面PSへ集光するように配置されている。制御部43は、各種の制御信号を固体撮像装置1と信号処理回路部44とに出力し、固体撮像装置1と信号処理回路部44とを制御して駆動させる。信号処理回路部44は、固体撮像装置1から出力された電気信号について信号処理を実施することによって、被写体像についてデジタル画像を生成するように構成されている。1-2固体撮像装置の構成固体撮像装置1の構成について、その概要を説明する。図2は、本発明にかかる実施形態1において、固体撮像装置1の構成の概要を示す図である。図2は、全体の上面を示す上面図である。固体撮像装置1は、CMOS型イメージセンサであり、図2に示すように、半導体層101を含む。半導体層101は、たとえば、単結晶シリコンの板状体で形成されている。図2に示すように、半導体層101の面xy面には、チップ領域CAと、スクライブ領域LAとが設けられている。図2に示すように、チップ領域CAは、水平方向xと垂直方向yにおいて区画された矩形形状であって、画素領域PAと周辺領域SAとが設けられている。チップ領域CAにおいて、画素領域PAは、図2に示すように、矩形形状であり、複数の画素Pが水平方向xと垂直方向yとのそれぞれに並んで配置されている。つまり、画素Pがマトリクス状に並んでいる。この画素領域PAに設けられた複数の画素Pのそれぞれは、入射光を受光して信号電荷を生成するように構成されている。画素Pの詳細な構成については、後述する。チップ領域CAにおいて、周辺領域SAは、図2に示すように、画素領域PAの周囲に位置している。周辺領域SAにおいては、複数のパッド部PADが、たとえば、右側端部に設けられている。詳細については後述するが、パッド部PADにおいては、表面が露出したパッド電極が設けられており、外部の部品と電気的に接続される。この他に、周辺領域SAには、周辺回路部SCが設けられている。周辺回路部SCには、たとえば、垂直駆動回路、カラム回路、水平駆動回路、外部出力回路、タイミングジェネレータTG、シャッター駆動回路などの電子回路が、周辺回路として設けられている。垂直駆動回路は、周辺領域SAにおいて、画素領域PAの左側部に設けられており、画素領域PAの画素Pを行単位で選択して駆動させるように構成されている。カラム回路は、周辺領域SAにおいて、画素領域PAの下端部に設けられており、列単位で画素Pから出力される信号について信号処理を実施する。ここでは、カラム回路は、CDSCorrelatedDoubleSampling;相関二重サンプリング回路図示なしを含み、固定パターンノイズを除去する信号処理を実施する。水平駆動回路は、周辺領域SAにおいて、カラム回路の下端部に設けられている。水平駆動回路は、シフトレジスタを含み、カラム回路にて画素Pの列ごとに保持されている信号を、順次、外部出力回路へ出力するように構成されている。外部出力回路は、周辺領域SAにおいて、カラム回路に電気的に接続されており、そのカラム回路から出力された信号について信号処理を実施後、外部へ出力する。外部出力回路は、たとえば、AGCAutomaticGainControl回路とADC回路とを含み、AGC回路が信号にゲインをかけた後に、ADC回路がアナログ信号からデジタル信号へ変換して、外部へ出力する。シャッター駆動回路は、画素Pを行単位で選択して、画素Pにおける露光時間を調整するように構成されている。タイミングジェネレータは、周辺領域SAにおいて、垂直駆動回路、カラム回路、水平駆動回路,外部出力回路,シャッター駆動回路のそれぞれに電気的に接続されている。タイミングジェネレータは、各種のタイミング信号を生成し、垂直駆動回路、カラム回路、水平駆動回路,外部出力回路,シャッター駆動回路に出力することで、各部について駆動制御を行う。スクライブ領域LAは、図2に示すように、半導体層101の面xy面において、チップ領域CAの周りを囲うように位置している。ここでは、スクライブ領域LAは、水平方向xと垂直方向yとのそれぞれに延在する部分を含み、チップ領域CAの周りで矩形を描くように設けられている。詳細については後述するが、ダイシング前には、大判なウエハの面にチップ領域CAが複数並ぶように設けられ、スクライブ領域LAは、その複数のチップ領域CAの間においてライン状に延在するように設けられている。このスクライブ領域LAでは、ブレードが当てられてダイシングが行われ、上述したチップ領域CAを備える固体撮像装置1に分割される。1-3固体撮像装置の詳細構成本実施形態にかかる固体撮像装置の詳細構成について説明する。図3,図4は、本発明にかかる実施形態1において、固体撮像装置の詳細構成を示す図である。図3は、図2に示すX1-X2部分の断面、および、X3-X4部分の断面を示している。つまり、図3では、画素領域PAと、周辺回路部SCおよびパッド部PADと、スクライブ領域LAとを示している。また、図4は、画素Pの回路構成を示している。図3に示すように、固体撮像装置1は、半導体層101と配線層110と接着層201と支持基板SKとを含む。固体撮像装置1においては、半導体層101の下面表面側に、配線層110が設けられている。そして、その配線層110の下面に接着層201が設けられており、この接着層201を用いて、配線層110の下面に支持基板SKが接着されている。固体撮像装置1において、画素領域PAには、図3に示すように、画素Pが設けられている。そして、この画素Pには、フォトダイオード21と、画素トランジスタTrと、カラーフィルタCFとオンチップレンズOCLとが設けられている。つまり、固体撮像装置1は、裏面照射型であり、画素Pは、半導体層101において配線層110が設けられた下面表面とは反対側の上面裏面の側から入射した入射光Hを受光する。そして、画素Pは、信号電荷を生成し、その生成した信号電荷が、画素トランジスタ図示なしによって読み出され信号として出力される。そして、周辺回路部SCにおいては、図3に示すように、周辺回路を構成する周辺トランジスタ31が設けられている。また、パッド部PADにおいては、図3に示すように、パッド電極110Pと、ボンディングワイヤBWとが設けられている。固体撮像装置1を構成する各部について、順次、説明する。A半導体層101について半導体層101は、たとえば、単結晶シリコン半導体で形成されている。半導体層101は、厚みが、たとえば、1~30μmであり、その内部にフォトダイオード21が設けられている。そして、半導体層101は、下面表面に、画素トランジスタTrと、周辺トランジスタ31とが設けられている。そして、半導体層101は、上面裏面に、カラーフィルタCFとオンチップレンズOCLとが反射防止膜HTを介して設けられている。この他に、半導体層101においては、開口KKがパッド部PADに形成されている。開口KKは、半導体層101の上面裏面に設けられた反射防止膜HTを貫通すると共に、半導体層101を貫通するように形成されている。つまり、開口KKは、深さ方向zにおいて反射防止膜HTおよび半導体層101を貫通している。A-1フォトダイオード21フォトダイオード21は、図3に示すように、半導体層101の内部に設けられている。フォトダイオード21は、画素領域PAにおいて画素Pに対応して設けられている。つまり、フォトダイオード21は、画素領域PAにおいて配列された複数の画素Pのそれぞれに設けられている。フォトダイオード21は、入射光Hを受光し光電変換することによって信号電荷を生成して蓄積するように形成されている。たとえば、フォトダイオード21は、n型電荷蓄積領域図示なしを含み、n型電荷蓄積領域図示なしが、半導体層101のp型半導体領域図示なしに設けられている。そして、そのn型電荷蓄積領域において、半導体層101の表面側には、不純物濃度が高いp型半導体領域図示なしが、正孔蓄積層として設けられている。A-2画素トランジスタTr画素トランジスタTrは、図3に示すように、半導体層101の下面表面に設けられている。画素トランジスタTrは、画素領域PAにおいて画素Pに対応して設けられている。つまり、画素トランジスタTrは、フォトダイオード21と同様に、画素領域PAにおいて配列された複数の画素Pのそれぞれに設けられている。画素トランジスタTrは、図4に示すように、転送トランジスタ22と、増幅トランジスタ23と、選択トランジスタ24と、リセットトランジスタ25とを含み、フォトダイオード21から信号電荷を電気信号として出力するように設けられている。各トランジスタ22~25は、たとえば、半導体層101の内部にチャネル領域図示なしが形成されている。そして、半導体層101の表面において、ゲート電極がゲート絶縁膜図示なしを介してチャネル領域図示なし上に設けられている。たとえば、ゲート電極は、n型不純物を含むポリシリコンを用いて形成されている。そして、半導体層101の表層において、ゲート電極を挟むように、一対でソースドレイン領域図示なしが設けられている。画素トランジスタTrにおいて、転送トランジスタ22は、フォトダイオード21にて生成された信号電荷を、増幅トランジスタ23のゲートへ電気信号として出力するように構成されている。具体的には、転送トランジスタ22は、図4に示すように、フォトダイオード21とフローティングディフュージョンFDとの間において介在するように設けられている。そして、転送トランジスタ22は、転送線26からゲートに転送信号が与えられることによって、フォトダイオード21において蓄積された信号電荷を、フローティングディフュージョンFDに出力信号として転送する。画素トランジスタTrにおいて、増幅トランジスタ23は、転送トランジスタ22から出力された電気信号を増幅して出力するように構成されている。具体的には、増幅トランジスタ23は、図4に示すように、ゲートがフローティングディフュージョンFDに接続されている。また、増幅トランジスタ23は、ドレインが電源電位供給線Vddに接続され、ソースが選択トランジスタ24に接続されている。増幅トランジスタ23は、選択トランジスタ24がオン状態になるように選択されたときには、画素領域PA以外に設けられている定電流源Iから定電流が供給されて、ソースフォロアとして動作する。このため、増幅トランジスタ23では、選択トランジスタ24に選択信号が供給されることによって、フローティングディフュージョンFDから出力された出力信号が増幅される。画素トランジスタTrにおいて、選択トランジスタ24は、選択信号が入力された際に、増幅トランジスタ23によって出力された電気信号を、垂直信号線27へ出力するように構成されている。具体的には、選択トランジスタ24は、図4に示すように、選択信号が供給されるアドレス線28にゲートが接続されている。選択トランジスタ24は、選択信号が供給された際にはオン状態になり、上記のように増幅トランジスタ23によって増幅された出力信号を、垂直信号線27に出力する。画素トランジスタTrにおいて、リセットトランジスタ25は、増幅トランジスタ23のゲート電位をリセットするように構成されている。具体的には、リセットトランジスタ25は、図4に示すように、リセット信号が供給されるリセット線29にゲートが接続されている。また、リセットトランジスタ25は、ドレインが電源電位供給線Vddに接続され、ソースがフローティングディフュージョンFDに接続されている。そして、リセットトランジスタ25は、リセット線29からリセット信号がゲートに供給された際に、フローティングディフュージョンFDを介して、増幅トランジスタ23のゲート電位を、電源電位にリセットする。各トランジスタ22,24,25の各ゲートは、水平方向xに並ぶ複数の画素Pからなる行単位で接続されており、その行単位にて並ぶ複数の画素について同時に駆動される。具体的には、上述した垂直駆動回路図示なしによって供給される選択信号によって、水平ライン画素行単位で垂直な方向に順次選択される。そして、タイミングジェネレータ図示なしから出力される各種タイミング信号によって各画素Pのトランジスタが制御される。これにより、各画素Pにおける出力信号が垂直信号線27を通して画素Pの列毎にカラム回路図示なしに読み出される。そして、カラム回路にて保持された信号が、水平駆動回路図示なしによって選択されて、外部出力回路図示なしへ順次出力される。A-3周辺トランジスタ31周辺トランジスタ31は、図3に示すように、周辺回路部SCに設けられており、周辺回路を構成している。図3に示すように、周辺トランジスタ31は、画素トランジスタTrと同様に、半導体層101の表面下面に設けられている。周辺トランジスタ31は、たとえば、半導体層101の内部にチャネル領域図示なしが形成されている。そして、半導体層101の表面において、ゲート電極がゲート絶縁膜図示なしを介してチャネル領域図示なし上に設けられている。たとえば、ゲート電極は、n型不純物を含むポリシリコンを用いて形成されている。そして、半導体層101の表層において、ゲート電極を挟むように、一対でソースドレイン領域図示なしが設けられている。A-4カラーフィルタCFカラーフィルタCFは、図3に示すように、画素領域PAにおいては、画素Pに対応して設けられている。カラーフィルタCFは、半導体層101の上面裏面側に設けられている。ここでは、半導体層101の上面には、その上方から入射する入射光Hが半導体層101の上面で反射することを防止するために、反射防止膜HTが形成されている。反射防止膜HTは、光学的干渉作用によって反射防止機能が発現されるように、材料および膜厚が、適宜、選択されて形成されている。たとえば、SiNやSiONなどの絶縁材料を用いて、反射防止膜HTが形成されている。この他に、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物で、反射防止膜HTを形成してもよい。反射防止膜HTの他に、平坦化膜を設けても良い。そして、この反射防止膜HTの上面に、カラーフィルタCFが形成されている。カラーフィルタCFは、半導体層101の裏面側からオンチップレンズOCLを介して入射する入射光Hが着色されて透過するように形成されている。カラーフィルタCFは、たとえば、赤色フィルタ層図示なし、緑色フィルタ層図示なし、青色フィルタ層図示なしを含み、ベイヤー配列で、その3原色の各フィルタ層が、各画素Pに対応するように配置されている。たとえば、カラーフィルタCFは、着色顔料とフォトレジスト樹脂とを含む塗布液を、スピンコート法などのコーティング方法によって塗布して塗膜を形成後、リソグラフィ技術によって、その塗膜をパターン加工して形成される。A-5オンチップレンズOCLオンチップレンズOCLは、図3に示すように、画素領域PAにおいては、画素Pに対応して設けられている。オンチップレンズOCLは、半導体層101の裏面上面側において、カラーフィルタCFの上面に設けられている。オンチップレンズOCLは、半導体層101の裏面から上方に凸状に突き出した凸レンズであり、半導体層101の裏面側から入射する入射光Hをフォトダイオード21へ集光する。たとえば、オンチップレンズOCLは、樹脂などの有機材料を用いて形成されている。B配線層110について配線層110は、図3に示すように、半導体層101において、カラーフィルタCFとオンチップレンズOCLとが形成された上面裏面とは反対側の下面表面側に設けられている。ここでは、配線層110は、画素領域PAに設けられた画素トランジスタTrと、周辺回路部SCに設けられた周辺トランジスタ31とを被覆するように、半導体層101の下面に設けられている。配線層110は、配線110Hと絶縁膜110Zとを含み、絶縁膜110Z内において、配線110Hが各素子に電気的に接続するように形成されている。配線層110は、配線と絶縁膜とが繰り返し積層されて形成されている。各配線110Hは、たとえば、図4にて示した、転送線26,アドレス線28,垂直信号線27,リセット線29などの配線として機能するように積層して形成されている。また、各配線110Hは、周辺トランジスタ31に電気的に接続するように形成されている。この他に、図3に示すように、配線層110は、パッド電極110Pが絶縁膜110Zの内部に設けられている。パッド電極110Pは、各配線110Hよりも幅が広くなるように形成されている。また、パッド電極110Pは、複数の積層された配線110Hのうち、最下層に設けられた配線110Hと同じ深さになるように設けられている。ここでは、最下層に設けられた配線110Hと、パッド電極110Pとのそれぞれは、両者の形成領域を被覆するように形成された導電層図示なしについて、パターン加工することで形成されている。つまり、両者は、同一の層から形成されている。配線層110において、配線110Hおよびパッド電極110Pは、たとえば、アルミニウムなどの金属導電材料で形成されている。そして、絶縁膜110Zは、シリコン酸化物などの絶縁材料で形成されている。図3に示すように、パッド電極110Pの上面側には、開口KKが設けられている。開口KKは、パッド部PADにおいて、反射防止膜HTと半導体層101とを深さ方向zで貫通するように形成されている。また、開口KKは、配線層110において、パッド電極110Pの上面が露出するように形成されている。そして、そのパッド電極110Pにおいて、開口KKによって露出した上面には、図3に示すように、ボンディングワイヤBWが設けられており、外部部品と固体撮像装置1とが電気的に接続されている。本実施形態においては、図3に示すように、配線層110の下面には、凸状に突出した凸部111が、パッド部PADにおいてパッド電極110Pが形成された部分のみに設けられている。この凸部111は、絶縁膜110Zによって形成されている。凸部111は、配線層110の下面から下方へ向かうに伴って幅が狭くなるように、側面が傾斜している。そして、その配線層110の下面を被覆するように接着層201が設けられている。配線層110の下面にはパッド部PADのみに凸部111が設けられているので、絶縁膜110Zは、パッド電極110Pと接着層201との間の厚みT111が、最下層の配線110Hと接着層201との間の厚みT110よりも厚い。そして、配線層110は、この接着層201を用いて、下面に支持基板SKが接着されている。ここでは、配線層110は、下面が、支持基板SKの平坦な上面と対面しており、その間に接着層201が挟まれている。配線層110の下面において凸部111が設けられた部分は、他の部分よりも、支持基板SKとの間が狭い。このため、配線層110の下面においては、パッド電極110Pが設けられた部分における接着層201の膜厚T2が、他の部分における膜厚T1よりも薄い。C接着層201について接着層201は、図3に示すように、配線層110において、半導体層101が形成された上面とは反対側の下面側に設けられている。接着層201は、図3に示すように、配線層110と支持基板SKとの間に介在しており、配線層110の下面に支持基板SKを接着している。本実施形態においては、接着層201は、図3に示すように、画素領域PAと周辺回路部SCとスクライブ領域LAとの各部よりも、パッド部PADにおいて、膜厚が薄くなるように設けられている。接着層201は、図3に示すように、配線層110においてパッド部PADのみに凸部111が設けられた下面と、支持基板SKの平坦な上面との間に挟まれている。このため、接着層201は、パッド部PADにてパッド電極110Pが設けられた部分の膜厚T2が、他の画素領域PAと周辺回路部SCとスクライブ領域LAとの部分における膜厚T1よりも薄い。接着層201は、配線層110にて配線110Hを形成する際に用いた耐熱性が低い材料たとえば、Al,Cuの劣化開始温度たとえば、450°Cよりも、低温で硬化が可能な材料で形成することが好適である。たとえば、ベンゾシクロブテンを塗布することによって、接着層201が形成される。ベンゾシクロブテンは、熱処理によって加熱されると、リフロー性が高くなる。このため、ベンゾシクロブテンを用いた場合には、配線層110と支持基板SKとの密着性を向上させることができる。つまり、貼り合わせ面において、空孔やボイドなどの不具合が生ずることを抑制できる。この他に、たとえば、無機SOG、有機SOG、また、レジストやポリイミド、あるいは、ポリアリールエーテル等の有機樹脂を用いて、接着層201を設けても良い。この場合には、配線110Hの劣化開始温度たとえば、450°C以下の温度で硬化するので、配線層110に与える熱的影響を抑制できる。具体的には、無機SOGとしては、たとえば、ハイドロジェンシルセスキオキサンHSQやポリシラザンPSZ等の材料を用いることができる。また、有機SOGとしては、たとえば、メチルシルセスキオキサンMSQやハイドロジェンシルセスキオキサンとメチルシルセスキオキサンとのハイブリッド材料を用いることができる。有機樹脂としては、たとえば、環化ポリイソプレン、ノボラック樹脂、感光剤とを組み合わせたレジスト、また、化学増幅型レジストとして、光酸発生剤、架橋剤、PHS系樹脂、ノボラック樹脂、メタクリル系樹脂を組み合わせたレジストを用いることができる。また、ポリアリールエーテルとしては、ダウケミカル社製のSiLK商品名や、ハネウェル製のFLARE商品名、また、GX-3商品名等の材料を用いることができる。接着層201の厚みは、特に制限がないが、0.5~10μmが好適である。薄い場合には、段差をカバーすることが困難であり、厚い場合には、十分な強度を得ることが困難になる場合があるからである。D支持基板SKについて支持基板SKは、図3に示すように、配線層110において、半導体層101の側の面上面とは反対側の面下面に設けられている。支持基板SKは、たとえば、シリコン基板であって、全体の強度を確保するために、配線層110に貼り合わされている。ここでは、支持基板SKは、上面が平坦であり、その平坦な上面と、配線層110の下面との間に接着層201が設けられ、両者が接着されている。[2]製造方法上記の固体撮像装置1を製造する製造方法の要部について説明する。図5~図16は、本発明にかかる実施形態1において、固体撮像装置の製造方法を示す図である。ここで、図5は、ダイシング加工によって上記の固体撮像装置1へ分割する前のウエハWの上面を示している。図6~図16は、図3と同様に、図2に示すX1-X2部分の断面、および、X3-X4部分の断面を示している。つまり、図6~図16では、画素領域PAと、周辺回路部SCおよびパッド部PADと、スクライブ領域LAとを示している。本実施形態では、図5に示すように、複数の固体撮像装置1を、円盤状のウエハWの面に複数形成する。ここでは、図6~図15においてA~Kとして示すような各工程を経て、ウエハWに複数の固体撮像装置1を形成する。その後、図16にてLとして示す工程を経て、スクライブ領域LAにおいてダイシングすることによって分割をする。そして、図3に示したように、各部を設けることで、固体撮像装置1を完成させる。下記より、固体撮像装置1の各製造工程について、順次、説明する。AウエハWの準備まず、図6Aに示すように、ウエハWについて準備する。ここでは、半導体基板100の上面に、埋め込み酸化膜102いわゆるBOX層を介して半導体層101が設けられたウエハWを準備する。具体的には、半導体基板100および半導体層101は、単結晶シリコン半導体であり、埋め込み酸化膜102は、シリコン酸化膜である。このように、いわゆるSOISilicononInsulator基板を、ウエハWとして準備する。なお、埋め込み酸化膜102,半導体層101については、任意の膜厚に設定できる。そして、半導体層101において埋め込み酸化膜102および半導体層101が設けられた面裏面とは反対側の面表面が露出された状態で、ウエハWを製造装置に支持させる。Bフォトダイオード21の形成つぎに、図6Bに示すように、フォトダイオード21を形成する。ここでは、画素領域PAにおいて配列される複数の画素Pのそれぞれに対応するように、フォトダイオード21を設ける。具体的には、半導体層101の上面側から、その半導体層101においてフォトダイオード21を形成する部分に、適宜、不純物をイオン注入する。これにより、フォトダイオード21を半導体層101の内部に形成する。C画素トランジスタTrと周辺トランジスタ31との形成つぎに、図7Cに示すように、画素トランジスタTrと周辺トランジスタ31とについて形成する。ここでは、半導体層101において埋め込み酸化膜102が設けられた下面裏面とは反対側の上面表面に、画素トランジスタTrおよび周辺トランジスタ31を設ける。画素トランジスタTrについては、図7Cに示すように、画素領域PAにおいて画素Pに対応するように設ける。周辺トランジスタ31については、周辺回路部SCに設ける。具体的には、半導体層101の上面にゲート絶縁膜図示なしを形成後、その上面にゲート電極図示なしを形成する。たとえば、シリコン酸化膜でゲート絶縁膜図示なしを形成後、たとえば、ポリシリコン膜を成膜する。そして、そのポリシリコン膜についてパターン加工することで、ゲート電極を形成する。そして、たとえば、半導体層101の上層に、ソースドレイン領域図示なしを一対で形成する。このようにすることで、画素トランジスタTrと周辺トランジスタ31とのそれぞれを形成する。D配線層110の形成つぎに、図8Dに示すように、配線層110を形成する。ここでは、半導体層101の上面表面において、画素領域PAの画素トランジスタTrと、周辺回路部SCの周辺トランジスタ31とを被覆するように、配線層110を設ける。具体的には、たとえば、シリコン酸化物などの絶縁材料を画素トランジスタTrと周辺トランジスタ31とを被覆するように絶縁膜110Zを成膜した後に、その上面について平坦化処理を実施する。そして、その平坦な上面にAlなどの金属材料で導電膜図示なしを成膜し、その導電膜についてパターン加工することで、1層目最下層の配線110Hを形成する。そして、これらの工程を繰り返し実施することで、2層目の絶縁膜110Zおよび配線110Hを形成すると共に、3層目最上層の絶縁膜110Zおよび配線110Hを形成する本実施形態では、配線層110の形成の際に、パッド電極110Pについても同時に形成する。ここでは、3層目最上層の配線110Hの形成部分に金属材料を成膜する際に、これと同時に、パッド電極110Pの形成部分にも金属材料を成膜するように、導電膜を設ける。そして、3層目最上層の配線110Hへ、その導電膜をパターン加工すると同時に、その導電膜をパッド電極110Pへパターン加工する。このように、同一の層から両者を形成する。そして、その3層目最上層の配線110Hとパッド電極110Pとの上面を被覆するように、最上層の絶縁膜110Zを成膜する。これにより、最上層の絶縁膜110Zにおいては、3層目最上層の配線110Hとパッド電極110Pとが形成された部分が上方へ凸状に突き出るように上面が形成される。つまり、配線層110の上面においては、パッド部PADにおいてパッド電極110Pが形成された部分に、凸部111が形成される。これと共に、配線層110の上面には、画素領域PAおよび周辺回路部SCにおいて、3層目最上層の配線110Hが形成された部分に、凸部112が形成される。凸部111,112のそれぞれは、配線層110の上面から上方へ向かうに伴って幅が狭くなるように、側面が傾斜して形成される。なお、各図においては、複数の絶縁膜110Zが積層された界面については、図示を省略している。E凸部112の加工つぎに、図9Eに示すように、凸部112について加工する。ここでは、配線層110の上面において画素領域PAおよび周辺回路部SCに形成された凸部112を加工する。パッド部PADに形成された凸部111については、加工をしない。具体的には、画素領域PAおよび周辺回路部SCに形成された凸部112のそれぞれにおいて、中央に位置する部分にトレンチTRを設ける。本実施形態では、配線層110の上面において3層目最上層の配線110Hおよびパッド電極110Pが設けられた部分以外の面の高さに、トレンチTRの底面が対応するように、凸部112にトレンチTRを設ける。本工程では、まず、配線層110の上面にフォトレジスト膜図示なしを成膜する。そして、配線層110の上面において、トレンチTRを形成する部分が露出し、他の部分が被覆された状態になるように、そのフォトレジスト膜図示なしについてフォトリソグラフィ技術でパターン加工し、レジストパターン図示なしを設ける。その後、そのレジストパターン図示なしをマスクとして用いて、凸部112についてドライエッチング処理を実施することで、凸部112にトレンチTRを設ける。F凸部112の除去つぎに、図10Fに示すように、凸部112について除去する。ここでは、配線層110の上面において画素領域PAおよび周辺回路部SCに形成された凸部112破線で表示を除去する。具体的には、画素領域PAおよび周辺回路部SCに形成された凸部112のそれぞれを除去する。これにより、配線層110の上面において、画素領域PAおよび周辺回路部SCの部分を平坦化し、パッド部PADのみに、凸部111を残す。たとえば、配線層110の上面についてCMP処理などの平坦化処理を実施する。この平坦化処理においては、研磨時間を短縮する。または、軟質な研磨パッドの使用によって、平坦化処理を実施する。本実施形態においては、パッド部PADに設けられた凸部111よりも、画素領域PAおよび周辺回路部SCの凸部112が小さい。このため、この平坦化処理の実施によって、画素領域PAおよび周辺回路部SCの部分の凸部112のみが除去され、パッド部PADにおいては、凸部111を残すことができる。このようにすることで、配線層110にて支持基板SKに対面する面において、パッド電極110Pが形成される部分に凸部111を設ける。G支持基板SKの設置つぎに、図11Gに示すように、支持基板SKを設置する。ここでは、配線層110において、半導体層101の側の下面に対して反対側の上面に、支持基板SKを設置する。本実施形態においては、シリコン半導体基板である支持基板SKを、配線層110の上面に接着層201を用いて接着して貼り合わせる。たとえば、ベンゾシクロブテンを接着材料として配線層110の上面に塗布して、接着層201を設ける。そして、その配線層110の上面と支持基板SKの下面とを対面させるように、配線層110の上方に支持基板SKを配置し、両者を接着する。具体的には、支持基板SKが配線層110の上面に接着層201を介して対面されたものを、真空チャンバーの内部で、加熱加圧処理を実施する。たとえば、10-2Torrの減圧雰囲気の下で、350°Cの温度で加熱を実施しながら、1000Nの圧力で、5分、加圧する。これにより、支持基板SKが配線層110に密着される。配線層110においてパッド部PADのみに凸部111が設けられた面と、支持基板SKの平坦な面との間に、接着層201が設けられる。このため、接着層201は、パッド部PADにてパッド電極110Pが設けられた部分が、他の画素領域PAと周辺回路部SCとスクライブ領域LAとの部分よりも薄い。本工程では、低い温度領域150°C~200°Cで接着層201の硬化が進行し始める。このため、本工程より前に耐熱性の低い材料たとえば、Al,Cuで形成された配線110Hに対して熱的影響を与えることを防止できる。また、本工程では、接着層201が、その熱処理等における流動性によって配線層110の上面の広い範囲に渡って広がるので、塗布ムラ等の不具合が発生せず、配線層110と支持基板SKとの密着性を向上できる。H半導体基板100の反転つぎに、図12Hに示すように、半導体基板100の上下を反転させる。ここでは、下方に向いていた半導体基板100の面が上方に向くように、半導体基板100を反転させる。具体的には、支持基板SKが上方であって半導体基板100が下方に位置していた状態図11参照から、半導体基板100が上方であって支持基板SKが下方に位置する状態になるように、向きを変える。これにより、半導体基板100において埋め込み酸化膜102および半導体層101が設けられた表面とは反対側の裏面が露出された状態で、製造装置に支持される。I半導体基板100と埋め込み酸化膜102の除去つぎに、図13Iに示すように、半導体基板100と埋め込み酸化膜102とを除去する。ここでは、半導体層101の上面裏面に設けられていた半導体基板100と埋め込み酸化膜102とを順次除去する。具体的には、前工程によって上面が露出された半導体基板100図12参照を、その上面側から、たとえば、バックグラインダ法によって除去する。同様に、埋め込み酸化膜102図12参照を、その上面側から、バックグラインダ法で除去する。これにより、半導体層101の上面裏面を露出させる。なお、バックグラインダ法の他に、CMP処理やウェットエッチング処理などの処理を実施することで、上記のように、半導体基板100と埋め込み酸化膜102とを除去しても好適である。たとえば、ウェットエッチング処理を実施する場合には、ベンゾシクロブテンの耐薬液性が高いので、薬液により、接着層201が浸食エッチングされることを防止できる。JカラーフィルタCF,オンチップレンズOCLの形成つぎに、図14Jに示すように、カラーフィルタCFとオンチップレンズOCLとについて形成する。ここでは、半導体層101の上面裏面側に、カラーフィルタCF,オンチップレンズOCLを、画素Pに対応するように順次設ける。具体的には、半導体層101の裏面上面側に、絶縁材料を用いて反射防止膜HTを形成する。たとえば、SiNやSiONなどの絶縁材料を用いて、反射防止膜HTを形成する。反射防止膜HTの他に、平坦化膜を設けても良い。そして、その反射防止膜HTの上面にカラーフィルタCFを形成する。たとえば、ベイヤー配列で3原色のフィルタ層図示なしを各画素Pに対応するように配置することで、カラーフィルタCFを形成する。カラーフィルタCFの形成の際には、たとえば、各色に応じた色素と樹脂とを含む塗布液を塗布することで着色層図示なしを形成後、リソグラフィ技術によって、その着色層をパターン加工して、各色のフィルタ層を形成する。そして、そのカラーフィルタCFの上面に、オンチップレンズOCLを形成する。オンチップレンズOCLの形成の際には、たとえば、レンズ材料をカラーフィルタCFの上面に成膜してレンズ材膜図示なしを形成後、そのレンズ材膜上にフォトレジスト膜図示なしを設ける。そして、そのフォトレジスト膜をレンズ形状にパターン加工した後に、そのレンズ形状のレジストパターンをマスクとしてレンズ材膜についてエッチバック処理を実施して、オンチップレンズOCLを形成する。K開口KKの形成つぎに、図15Kに示すように、開口KKについて形成する。ここでは、パッド部PADにおいて、配線層110中に設けられたパッド電極110Pの上面が露出するように、開口KKを形成する。具体的には、パッド電極110Pの上方に設けられている各層について、エッチング処理を実施することで、この開口KKを形成する。つまり、パッド部PADにおいて、開口KKが反射防止膜HTと半導体層101とを深さ方向zで貫通するように、反射防止膜HTと半導体層101との一部を除去する。そして、配線層110でパッド電極110Pの上面が露出するように配線層110の一部を除去することで、開口KKを形成する。これにより、パッド電極110Pにおいて半導体層101の側の上面が露出するように開口KKを形成する。このようにすることで、図5に示したように、複数の固体撮像装置1がウエハWの面に複数形成される。L切断つぎに、図16Lに示すように、切断を実施する。ここでは、隣接して並ぶ複数の固体撮像装置1の間に設けられたスクライブ領域LAにおいて、ブレード図示なしを用いてダイシングし、固体撮像装置1に分割する。つまり、複数の固体撮像装置1の間を切削して、複数のチップに分割する。MボンディングワイヤBWの形成つぎに、図3に示したように、ボンディングワイヤBWを形成する。ここでは、開口KKが上方に設けられたパッド電極110Pの上面に、ボンディングワイヤBWをワイヤボンディングによって設ける。たとえば、金Auの配線をボンディングワイヤBWとして用いて、ボンディングワイヤBWとパッド電極110Pとを電気的に接続させる。つまり、パッド電極110Pにおいて開口KKによって露出した上面にボンディングワイヤBWを設ける。これにより、裏面照射型のCMOS型イメージセンサである固体撮像装置1を完成させる。[3]まとめ以上のように、本実施形態では、半導体層101の画素領域PAに、フォトダイオード21を含む画素Pが形成されている。また、半導体層101において、フォトダイオード21へ入射光Hが入射する上面裏面とは反対側の下面表面側に、画素トランジスタTr,周辺トランジスタ31が半導体素子として形成されている。そして、その半導体素子を被覆するように、半導体層101の下面に配線層110が設けられている。また、配線層110において半導体層101の側の上面とは反対側の下面において、配線層110に対面するように、支持基板SKが設けられている。そして、配線層110と支持基板SKとの間においては、接着層201が配線層110と支持基板SKとを接着している。また、パッド電極110Pにおいて、その開口KKによって露出した上面にボンディングワイヤBWが接続されている。ここでは、配線層110は、パッド電極110Pを含み、そのパッド電極110Pにおいて半導体層101の側の上面が露出するように開口KKが形成されている。そして、配線層110にて支持基板SKに対面する下面のうち、パッド電極110Pが形成された部分には、凸部111が設けられている。接着層201は、パッド電極110Pが形成された部分が、この凸部111によって少なくとも画素領域PAの部分よりも薄くなるように形成されている。パッド部PADにおいてボンディングワイヤBWをパッド電極110Pに形成する際には、機械的な衝撃が、パッド電極110Pに印加される。このため、配線層110においてパッド電極110Pと接着層201との間に挟まれる絶縁膜110Zの部分に、微小なクラックが発生する場合がある。しかし、本実施形態では、図3に示すように、配線層110においてパッド部PADのみに凸部111が設けられた下面と、支持基板SKの平坦な上面との間には、絶縁膜110Zおよび支持基板SKよりも軟質な接着層201が挟まれている。接着層201は、パッド部PADにてパッド電極110Pが設けられた部分の膜厚T2が、他の画素領域PAと周辺回路部SCとスクライブ領域LAとの部分における膜厚T1よりも薄い。このように、本実施形態では、上方から機械的な衝撃が印加されるパッド電極110Pの下方には、接着層201の膜厚が、他の部分よりも薄い。このため、ワイヤボンディングによる機械的衝撃によって、配線層110にてパッド電極110Pと接着層201との間に挟まれた絶縁膜110Zへ印加される応力は、緩和される。硬質な絶縁膜110Zと軟質な接着層201とが積層した部分に衝撃が加わったときには、硬質な絶縁膜110Zに対して曲げ方向の応力集中が発生するので、クラックが生じる場合がある。しかし、軟質な接着層201が薄くなると、その応力集中が減少するため、クラックの発生が減少する。つまり、極端な場合として、軟質な層の厚みが0の場合、衝撃は伝わるが、応力集中が発生しにくいため、クラックの発生は減少する。よって、本実施形態では、ワイヤボンディングの実施の場合のように、機械的な衝撃が印加されたときに、微小なクラックが発生することを防止できる。図17は、本発明にかかる実施形態1において、クラック発生率を示す図である。図17において、横軸は、絶縁膜の厚さ/接着層の厚さであり、縦軸は、クラック発生率である。具体的には、図17において、絶縁膜の厚さは、図3中のT111であって、配線層110を構成する最上層図17では最下層の絶縁膜にて凸部111が設けられた部分の厚みを示している。また、接着層の厚さは、図3中のT2である。図17では、絶縁膜の厚さを固定し、接着層の厚さを変動させた場合の結果を示している。図17に示すように、絶縁膜の厚さ/接着層の厚さの値が小さくなるほど、クラック発生率が低下する。これから判るように、接着層201を薄くすることで、クラック発生率を低下させることができる。特に、本実施形態では、凸部111は、配線層110にて支持基板SKに対面する面に設けられている。このため、凸部111が形成された部分において、パッド電極110Pと接着層201とによって挟まれた絶縁膜110Zは、その厚みT111が、他の部分よりも厚い。このため、この部分の機械的強度が高くなるので、より好適に、クラック発生率を低下させることができる。すなわち、厚みT111を厚くすると、図17に示した関係は、右方向へ移動するように示されるので、クラックが減少する。また、本実施形態では、ワイヤボンディングの実施の場合のように製造工程において印加される衝撃の他に、装置の完成後に印加される衝撃に対しても、絶縁膜110Zへ印加される応力が緩和されるので、この場合におけるクラック発生率についても低下できる。接着層201の膜厚を薄くした場合には、塗布ムラやボイドの発生が顕著になる場合がある。このため、貼り合わせ品質が低下して、製品歩留まりの低下の不具合が生ずる。しかしながら、本実施形態では、機械的な衝撃がかかる部分のみが接着層201の膜厚が薄く、その他の部分においては、接着層201の膜厚が厚い。このため、機械的な衝撃が印加されない部分では、接着層201の膜厚が厚いので塗布ムラやボイドの発生を抑制できる。これと共に、機械的な衝撃がかかる接着層201の膜厚が薄い部分においても、その周辺の接着層201の厚い部分から塗布時に接着材料が回り込むので、塗布ムラやボイドが発生することを抑制できる。したがって、本実施形態においては、製品の信頼性および製品の歩留まりを向上し、高い製造効率で製造することが可能である。なお、塗布ムラの発生を抑制するためには、T2>0.5μmが好ましく、T1/T2=2~10となる範囲が好適である図3参照。<2.実施形態2>[1]装置構成など図18は、本発明にかかる実施形態2において、固体撮像装置の要部を示す図である。図18は、図3と同様に、図2に示すX1-X2部分の断面、および、X3-X4部分の断面を示している。つまり、図18では、画素領域PAと、周辺回路部SCおよびパッド部PADと、スクライブ領域LAとを示している。図18に示すように、本実施形態では、配線層110において支持基板SKに対面する下面の形状が、実施形態1と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、記載を省略する。図18に示すように、配線層110の下面においては、実施形態1の場合と同様に、下方に凸状に突出する凸部111bが設けられている。この凸部111bは、絶縁膜110Zによって形成されている。しかし、実施形態1の場合と異なり、凸部111bは、スクライブ領域LAに設けられており、パッド部PADには設けられていない。そして、この配線層110の下面を被覆するように接着層201が設けられており、接着層201が支持基板SKを配線層110に接着している。ここでは、配線層110は、凸部111bが設けられた下面が、支持基板SKの平坦な上面と対面しており、支持基板SKとの間に接着層201が挟まれている。配線層110の下面において凸部111bが設けられた部分は、他の部分よりも、支持基板SKとの間が狭い。このため、接着層201は、凸部111bが設けられた部分の膜厚T3bが、他の部分における膜厚T1よりも薄い。[2]製造方法上記の固体撮像装置を製造する製造方法の要部について説明する。図19~図26は、本発明にかかる実施形態2において、固体撮像装置の製造方法を示す図である。図19~図26は、図18と同様に、図2に示すX1-X2部分の断面、および、X3-X4部分の断面を示している。つまり、図19~図26では、画素領域PAと、周辺回路部SCおよびパッド部PADと、スクライブ領域LAとを示している。ここでは、図19~図25おいてA~Gとして示す各工程を経て、図5に示したように、ウエハWに複数の固体撮像装置1を形成する。その後、図26にてHとして示す工程を経て、スクライブ領域LAにおいてダイシングすることによって分割をする。そして、図18に示したように、各部を設けることで、固体撮像装置を完成させる。下記より、固体撮像装置の各製造工程について、順次、説明する。A配線層110の表面の平坦化まず、図19Aに示すように、配線層110の上面表面について平坦化する。本工程の実施前に、図6A,図6B,図7C,図8Dで示した各工程を実施する。つまり、図6Aに示すように、ウエハWについて準備する。つぎに、図6Bに示すように、フォトダイオード21を形成する。つぎに、図7Cに示すように、画素トランジスタTrと周辺トランジスタ31とについて形成する。つぎに、図8Dに示すように、配線層110を形成する。これにより、図8Dに示すように、配線層110において半導体層101が設けられた下面裏面とは反対側の上面表面には、パッド部PADにおいてパッド電極110Pが形成された部分に、凸部111が形成される。また、これと共に、配線層110の上面には、画素領域PAおよび周辺回路部SCにおいて、3層目最上層の配線110Hが形成された部分に、凸部112が形成される。そして、本工程では、図19Aに示すように、配線層110の上面において、パッド部PADの凸部111と、画素領域PAおよび周辺回路部SCの凸部112とのそれぞれを除去することで、配線層110の上面を平坦にする。たとえば、配線層110の上面についてCMP処理などの平坦化処理を実施して、パッド部PADと画素領域PAと周辺回路部SCとのそれぞれから凸部111,112図19Aの破線部分を除去する。これにより、配線層110の上面が半導体層101の上面と平行になるように、配線層110が形成される。B凸部111bの加工つぎに、図20Bに示すように、凸部111bについて形成する。ここでは、配線層110の上面表面において、配線層110を構成する最上層の絶縁膜110Zを加工することによって、凸部111bをスクライブ領域LAに形成する。具体的には、配線層110を構成する最上層の絶縁膜110Zにおいて、凸部111bを形成する領域以外の領域の一部破線部分を除去することで、凸部111bを形成する。たとえば、本工程では、まず、配線層110の上面にフォトレジスト膜図示なしを成膜する。そして、配線層110の上面において、凸部111bを形成する部分を被覆し、他の部分が露出された状態になるように、そのフォトレジスト膜図示なしについてフォトリソグラフィ技術でパターン加工して、レジストパターン図示なしを設ける。その後、そのレジストパターン図示なしをマスクとして用いて、配線層110を構成する絶縁膜110Zについてドライエッチング処理を実施することで、凸部111をパッド部PADに設ける。C支持基板SKの設置つぎに、図21Cに示すように、支持基板SKを設置する。ここでは、配線層110において、半導体層101が位置する側の下面に対して反対側の上面に、支持基板SKを設置する。本実施形態においては、実施形態1の場合と同様にして、シリコン半導体基板である支持基板SKを、配線層110の上面に接着層201を用いて接着して貼り合わせる。本工程では、配線層110においてスクライブ領域LAのみに凸部111bが設けられた面と、支持基板SKの平坦な面との間に、接着層201が設けられる。このため、接着層201は、スクライブ領域LAにて凸部111bが設けられた部分が、他の画素領域PAと周辺回路部SCとパッド部PADとの部分よりも薄い。D半導体基板100の反転つぎに、図22Dに示すように、半導体基板100の上下を反転させる。ここでは、実施形態1の場合と同様にして、下方に向いていた半導体基板100の面図22参照が上方に向くように、半導体基板100を反転させる。E半導体基板100と埋め込み酸化膜102の除去つぎに、図23Eに示すように、半導体基板100と埋め込み酸化膜102とを除去する。ここでは、実施形態1の場合と同様にして、半導体層101の上面裏面に設けられていた半導体基板100と埋め込み酸化膜102とを順次除去する。これにより、半導体層101の上面裏面を露出させる。FカラーフィルタCF,オンチップレンズOCLの形成つぎに、図24Fに示すように、カラーフィルタCFとオンチップレンズOCLとについて形成する。ここでは、実施形態1の場合と同様にして、半導体層101の上面裏面側に反射防止膜HTを形成した後に、カラーフィルタCF,オンチップレンズOCLを、画素Pに対応するように順次設ける。G開口KKの形成つぎに、図25Gに示すように、開口KKについて形成する。ここでは、実施形態1の場合と同様にして、パッド部PADにおいて、配線層110中に設けられたパッド電極110Pの上面が露出するように、開口KKを形成する。このようにすることで、図5の場合と同様に、複数の固体撮像装置1がウエハWの面に複数形成される。H切断つぎに、図26Lに示すように、切断を実施する。ここでは、実施形態1の場合と同様にして、隣接して並ぶ複数の固体撮像装置の間に設けられたスクライブ領域LAにおいて、ブレード図示なしを用いてダイシングすることで、分割する。つまり、複数の固体撮像装置の間を切削して、複数のチップに分割する。IボンディングワイヤBWの形成つぎに、図18に示したように、ボンディングワイヤBWを形成する。ここでは、実施形態1の場合と同様にして、開口KKが上方に設けられたパッド電極110Pの上面に、ボンディングワイヤBWをワイヤボンディングによって設ける。たとえば、金Auの配線をボンディングワイヤBWとして用いて、ボンディングワイヤBWとパッド電極110Pとを電気的に接続させる。これにより、裏面照射型のCMOS型イメージセンサである固体撮像装置を完成させる。[3]まとめ以上のように、本実施形態では、実施形態1の場合と同様に、半導体層101の画素領域PAにフォトダイオード21を形成する。そして、半導体層101においてフォトダイオード21へ入射光Hが入射する面とは反対側の面側に、画素トランジスタTrなどの半導体素子を形成する。そして、半導体層101においてフォトダイオード21へ入射光Hが入射する面とは反対側の面に、パッド電極110Pを含む配線層110を、半導体素子を被覆するように形成する。そして、配線層110において半導体層101の側の面とは反対側の面に接着層201を介して支持基板SKを設置し、その接着層201によって配線層110に支持基板SKを接着させる。そして、画素領域PAの周囲に位置するスクライブ領域LAにてダイシングを実施する。本実施形態では、実施形態1の場合と異なり、支持基板SKを設置する前に、配線層110にて支持基板SKに対面する下面において、スクライブ領域LAにてダイシングされる部分に、凸部111bを設ける。これにより、支持基板SKを設置した後には、接着層201が、配線層110と支持基板SKとの間において、スクライブ領域LAにてダイシングで切断される部分が、この凸部111bによって他の部分よりも薄くなるように形成される。スクライブの実施で分割する際には、機械的な衝撃が加えられる。このため、スクライブ領域LAにおいて配線層110を構成する絶縁膜110Zに、微小なクラックが発生する場合がある。しかし、本実施形態では、配線層110においてスクライブ領域LAのみに凸部111bが設けられた下面と、支持基板SKの平坦な上面との間に、接着層201が挟まれている。接着層201は、スクライブ領域LAの膜厚T3bが、他の部分における膜厚T1よりも薄い図18参照。このため、本実施形態においては、スクライブによる機械的衝撃によって配線層110の絶縁膜110Zへ印加される応力は、緩和される。よって、本実施形態では、スクライブの実施の場合のように、機械的な衝撃が印加されたときに、微小なクラックが発生することを防止できる。図27は、本発明にかかる実施形態2において、NGチップ数を示す図である。図27において、横軸は、絶縁膜の厚さ/接着層の厚さであり、縦軸は、NGチップ数である。具体的には、図27において、絶縁膜の厚さは、図18中のT111bを示している。つまり、絶縁膜の厚さは、配線層110を構成する最上層図18では最下層の絶縁膜のうち、凸部111bが設けられた部分の厚みを示している。また、接着層の厚さは、図3中のT2である。また、接着層の厚さは、図18中のT3bである。図27では、絶縁膜の厚さを固定し、接着層の厚さを変動させた場合の結果を示している。図27に示すように、絶縁膜の厚さ/接着層の厚さの値が小さくなるほど、スクライブ時のクラック発生に伴なう不良が減少し、ウエハ一枚当たりのNGチップ数が低下する。これから判るように、接着層201を薄くすることで、クラックの発生を低下させることができる。特に、本実施形態では、凸部111bは、配線層110にて支持基板SKに対面する面に設けられている。このため、凸部111bが形成された部分においては、絶縁膜110Zは、その厚みが、他の部分よりも厚い。このため、この部分の機械的強度が高くなるので、より好適に、クラック発生を低下させることができる。上述したように、接着層201の膜厚を薄くした場合には、塗布ムラやボイドの発生が顕著になり、この結果、貼り合わせ品質が低下して、製品歩留まりの低下の不具合が生ずる場合がある。しかしながら、本実施形態では、実施形態1の場合と同様に、機械的な衝撃がかかる部分のみが接着層201の膜厚が薄く、その他の部分においては、接着層201の膜厚が厚い。このため、機械的な衝撃が印加されない部分では、接着層201の膜厚が厚いので塗布ムラやボイドの発生を抑制できる。これと共に、機械的な衝撃がかかる接着層201の膜厚が薄い部分においても、その周辺の接着層201の厚い部分から塗布時に接着材料が回り込むので、塗布ムラやボイドが発生することを抑制できる。したがって、本実施形態においては、製品の信頼性および製品の歩留まりを向上し、高い製造効率で製造することが可能である。<3.実施形態3>[1]装置構成など図28は、本発明にかかる実施形態3において、固体撮像装置の要部を示す図である。図28は、図3と同様に、図2に示すX1-X2部分の断面、および、X3-X4部分の断面を示している。つまり、図28では、画素領域PAと、周辺回路部SCおよびパッド部PADと、スクライブ領域LAとを示している。図28に示すように、本実施形態では、配線層110において支持基板SKに対面する下面の形状が、実施形態1の場合と異なる。また、支持基板SKにおいて配線層110に対面する上面の形状が、実施形態1の場合と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、記載を省略する。図28に示すように、配線層110の下面は、実施形態1の場合と異なり、全面が平坦であって、下方に凸状に突出する凸部が設けられていない。これに対して、図28に示すように、支持基板SKの上面には、上方に凸状に突出する凸部S1,S2が設けられており、全面に渡って平坦ではない。図28に示すように、支持基板SKの上面においては、パッド部PADにてパッド電極110Pが形成された部分に、凸部S1が設けられている。これと共に、支持基板SKの上面において、スクライブ領域LAに対応する部分に、凸部S2が設けられている。各凸部S1,S2は、支持基板SKを加工することで形成されている。そして、支持基板SKの上面と配線層110の下面との間に、接着層201が設けられており、両者が接着されている。ここでは、配線層110の平坦な下面が、支持基板SKにおいて凸部S1,S2が設けられた上面に対面しており、その間に接着層201が挟まれている。支持基板SKの上面において凸部S1,S2が設けられた部分は、他の部分よりも、配線層110の下面との間が狭い。このため、支持基板SKの上面においてパッド電極110Pが設けられた部分の接着層201の膜厚T2cが、画素領域PAおよび周辺回路部SCの部分における膜厚T1よりも薄い。さらに、支持基板SKの上面においてスクライブ領域LAに対応する部分の接着層201の膜厚T3cが、画素領域PAおよび周辺回路部SCの部分における膜厚T1よりも薄い。つまり、支持基板SKの上面においてパッド電極110Pが設けられた部分およびスクライブ領域LAに対応する部分の接着層201の膜厚T2c,T3cが、他の部分における膜厚T1よりも薄い。[2]製造方法上記の固体撮像装置を製造する製造方法の要部について説明する。図29~図34は、本発明にかかる実施形態3において、固体撮像装置の製造方法を示す図である。図29~図34は、図28と同様に、図2に示すX1-X2部分の断面、および、X3-X4部分の断面を示している。つまり、図29~図34では、画素領域PAと、周辺回路部SCおよびパッド部PADと、スクライブ領域LAとを示している。ここでは、図29~図33においてA~Eとして示す各工程を経て、図5に示したように、ウエハWに複数の固体撮像装置1を形成する。その後、図34にてFとして示す工程を経て、スクライブ領域LAにおいてダイシングで切断することによって分割をする。そして、図28に示したように、各部を設けることで、固体撮像装置を完成させる。下記より、固体撮像装置の各製造工程について、順次、説明する。A支持基板SKの設置まず、図29Aに示すように、支持基板SKを設置する。本工程の実施前に、実施形態1の場合と同様に、図6A,図6B,図7C,図8Dで示した各工程を実施する。そして、実施形態2の場合と同様に、図19Aに示した工程を実施する。つまり、図6Aに示すように、ウエハWについて準備する。つぎに、図6Bに示すように、フォトダイオード21を形成する。つぎに、図7Cに示すように、画素トランジスタTrと周辺トランジスタ31とについて形成する。つぎに、図8Dに示すように、配線層110を形成する。そして、図19Aに示すように、配線層110の上面において、パッド部PADの凸部111と、画素領域PAおよび周辺回路部SCの凸部112とのそれぞれを除去することで、配線層110の上面を平坦にする。この後、図29Aに示すように、配線層110の上面に支持基板SKを設置する。ここでは、実施形態1の場合と同様にして、シリコン半導体基板である支持基板SKを、配線層110の上面に接着層201を用いて接着して貼り合わせる。本実施形態では、支持基板SKの下面においてパッド部PADに対応する部分に凸部S1が設けられると共に、スクライブ領域LAに凸部S2が設けられた支持基板SKを準備する。そして、配線層110の上面に接着層201を塗布した後に、その凸部S1,S2が設けられた支持基板SKの下面と、配線層110の平坦な上面とを対面させて貼り合わせる。このため、接着層201は、パッド部PADにて凸部S1が設けられた部分が、他の画素領域PAと周辺回路部SCの部分よりも薄い。また、接着層201は、スクライブ領域LAにて凸部S2が設けられた部分が、他の画素領域PAと周辺回路部SCの部分よりも薄い。B半導体基板100の反転つぎに、図30Bに示すように、半導体基板100の上下を反転させる。ここでは、実施形態1の場合と同様にして、下方に向いていた半導体基板100の面が上方に向くように、半導体基板100を反転させる。C半導体基板100と埋め込み酸化膜102の除去つぎに、図31Cに示すように、半導体基板100と埋め込み酸化膜102とを除去する。ここでは、実施形態1の場合と同様にして、半導体層101の上面裏面に設けられていた半導体基板100と埋め込み酸化膜102とを順次除去する。これにより、半導体層101の上面裏面を露出させる。DカラーフィルタCF,オンチップレンズOCLの形成つぎに、図32Dに示すように、カラーフィルタCFとオンチップレンズOCLとについて形成する。ここでは、実施形態1の場合と同様にして、半導体層101の上面裏面側に反射防止膜HTを形成した後に、カラーフィルタCF,オンチップレンズOCLを、画素Pに対応するように順次設ける。E開口KKの形成つぎに、図33Eに示すように、開口KKについて形成する。ここでは、実施形態1の場合と同様にして、パッド部PADにおいて、配線層110の内部に設けられたパッド電極110Pの上面が露出するように、開口KKを形成する。このようにすることで、図5の場合と同様に、複数の固体撮像装置1がウエハWの面に複数形成される。F切断つぎに、図34Fに示すように、切断を実施する。ここでは、実施形態1の場合と同様にして、隣接して並ぶ複数の固体撮像装置の間に設けられたスクライブ領域LAにおいて、ブレード図示なしを用いてダイシングすることで、分割する。つまり、複数の固体撮像装置の間を切削して、複数のチップに分割する。GボンディングワイヤBWの形成つぎに、図28に示したように、ボンディングワイヤBWを形成する。ここでは、実施形態1の場合と同様にして、開口KKが上方に設けられたパッド電極110Pの上面に、ボンディングワイヤBWをワイヤボンディングによって設ける。たとえば、金Auの配線をボンディングワイヤBWとして用いて、ボンディングワイヤBWとパッド電極110Pとを電気的に接続させる。これにより、裏面照射型のCMOS型イメージセンサである固体撮像装置を完成させる。[3]まとめ以上のように、本実施形態では、実施形態1の場合と同様に、半導体層101の画素領域PAにフォトダイオード21を形成する。そして、半導体層101においてフォトダイオード21へ入射光Hが入射する面とは反対側の面側に、画素トランジスタTrなどの半導体素子を形成する。そして、半導体層101においてフォトダイオード21へ入射光Hが入射する面とは反対側の面に、パッド電極110Pを含む配線層110を、半導体素子を被覆するように形成する。そして、配線層110において半導体層101の側の面とは反対側の面に接着層201を介して支持基板SKを設置し、その接着層201によって配線層110に支持基板SKを接着させる。そして、パッド電極110Pにおいて半導体層101の側の面が露出するように開口KKを形成する。そして、パッド電極110Pにおいて開口KKによって露出した面にボンディングワイヤBWを設ける。そして、画素領域PAの周囲に位置するスクライブ領域LAにてダイシングを実施する。本実施形態においては、実施形態1の場合と異なり、支持基板SKを設置する前に、支持基板SKにて配線層110に対面する面において、パッド電極110Pが形成される部分に凸部S1を設ける。これと共に、支持基板SKにて配線層110に対面する面において、スクライブ領域LAにてダイシングで切断される部分に凸部S2を設ける。このため、支持基板SKの設置後においては、接着層201は、パッド部PADにてパッド電極110Pが設けられた部分の膜厚T2cが、他の画素領域PAと周辺回路部SCの部分における膜厚T1よりも薄い図28参照。つまり、実施形態1の場合と同様に、上方から機械的な衝撃が印加されるパッド電極110Pの下方においては、接着層201の膜厚が、画素領域PAと周辺回路部SCとの部分よりも薄い。このため、ワイヤボンディングによる機械的衝撃によって、配線層110にてパッド電極110Pと接着層201との間に挟まれた絶縁膜110Zへ印加される応力が緩和される。これと共に、本実施形態では、接着層201は、スクライブ領域LAの膜厚T3cが、他の画素領域PAと周辺回路部SCの部分における膜厚T1よりも薄い図28参照。つまり、実施形態2の場合と同様に、機械的な衝撃が印加されるスクライブ領域LAにおいては、接着層201の膜厚が、画素領域PAと周辺回路部SCとの部分よりも薄い。このため、スクライブによる機械的衝撃によって配線層110の絶縁膜110Zへ印加される応力が緩和される。よって、本実施形態では、ワイヤボンディングやスクライブの実施の場合のように、機械的な衝撃が印加されたときに、微小なクラックが発生することを防止できる。また、本実施形態では、他の実施形態の場合と同様に、機械的な衝撃がかかる部分のみが接着層201の膜厚が薄く、その他の部分においては、接着層201の膜厚が厚い。このため、機械的な衝撃が印加されない部分では、接着層201の膜厚が厚いので塗布ムラやボイドの発生を抑制できる。これと共に、機械的な衝撃がかかる接着層201の膜厚が薄い部分においても、その周辺の接着層201の厚い部分から塗布時に接着材料が回り込むので、塗布ムラやボイドが発生することを抑制できる。したがって、本実施形態においては、製品の信頼性および製品の歩留まりを向上し、高い製造効率で製造することが可能である。特に、本実施形態においては、凸部S1,S2について、支持基板SKにて配線層110に対面する面のみに設けており、配線層110の面には設けていない。<4.実施形態4>[1]装置構成など図35は、本発明にかかる実施形態4において、固体撮像装置の要部を示す図である。図35は、図3と同様に、図2に示すX1-X2部分の断面、および、X3-X4部分の断面を示している。つまり、図35では、画素領域PAと、周辺回路部SCおよびパッド部PADと、スクライブ領域LAとを示している。図35に示すように、本実施形態では、配線層110において支持基板SKに対面する下面の形状が、実施形態1の場合と異なる。また、支持基板SKにおいて配線層110に対面する上面の形状が、実施形態1の場合と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、記載を省略する。図35に示すように、配線層110の下面には、下方に凸状に突出する凸部111,112が設けられている。具体的には、配線層110の下面においては、パッド部PADにおいてパッド電極110Pが形成された部分に、凸部111が形成されている。これと共に、画素領域PAおよび周辺回路部SCにおいて、3層目図35では、最下層の配線110Hが形成された部分に、凸部112が形成されている。凸部111,112のそれぞれは、配線層110の下面から下方へ向かうに伴って幅が狭くなるように、側面が傾斜して形成されている。これに対して、図35に示すように、支持基板SKの上面には、上方に凸状に突出する凸部S1が設けられている。具体的には、支持基板SKの上面においては、パッド部PADにてパッド電極110Pが形成された部分に、凸部S1が設けられている。凸部S1は、支持基板SKを加工することで形成されている。そして、支持基板SKの上面と配線層110の下面との間に、接着層201が設けられており、配線層110に支持基板SKが接着されている。ここでは、配線層110において凸部111,112が設けられた下面が、支持基板SKにおいて凸部S1が設けられた上面に対面しており、その間に接着層201が挟まれている。支持基板SKの上面において凸部S1が設けられた部分と、配線層110の下面においてパッド部PADに凸部111が設けられた部分の間は、他の部分よりも、配線層110の下面との間が狭い。このため、支持基板SKの上面においてパッド電極110Pが設けられた部分の接着層201の膜厚T2dは、画素領域PAと周辺回路部SCとスクライブ領域LAとにおける膜厚T10よりも薄い。具体的には、この部分の膜厚T2dは、画素領域PAおよび周辺回路部SCにて凸部112が設けられていない部分における膜厚T10よりも薄い。さらに、この部分の膜厚T2dは、画素領域PAおよび周辺回路部SCにて凸部112が設けられた部分における膜厚T11よりも薄い。[2]製造方法上記の固体撮像装置を製造する製造方法の要部について説明する。図36,図37は、本発明にかかる実施形態4において、固体撮像装置の製造方法を示す図である。図36,図37は、図35と同様に、図2に示すX1-X2部分の断面、および、X3-X4部分の断面を示している。つまり、図36,図37では、画素領域PAと、周辺回路部SCおよびパッド部PADと、スクライブ領域LAとを示している。ここでは、図36,図37においてA,Bとして示す工程などを経て、図5に示したように、ウエハWに複数の固体撮像装置1を形成する。その後、スクライブ領域LAにおいてダイシングすることによって分割後、図35に示したように、各部を設けることで、固体撮像装置を完成させる。下記より、固体撮像装置の各製造工程について、順次、説明する。A支持基板SKの設置まず、図36Aに示すように、支持基板SKを設置する。本工程の実施前に、実施形態1の場合と同様に、図6A,図6B,図7C,図8Dで示した各工程を実施する。つまり、図6Aに示すように、ウエハWについて準備する。つぎに、図6Bに示すように、フォトダイオード21を形成する。つぎに、図7Cに示すように、画素トランジスタTrと周辺トランジスタ31とについて形成する。つぎに、図8Dに示すように、配線層110を形成する。これにより、配線層110においては、パッド部PADにてパッド電極110Pが形成された部分に凸部111が形成されると共に、画素領域PAおよび周辺回路部SCにて3層目最上層の配線110Hが形成された部分に凸部112が形成される。この後、図36Aに示すように、配線層110の上面に、支持基板SKを設置する。ここでは、実施形態1の場合と同様にして、シリコン半導体基板である支持基板SKを、配線層110の上面に接着層201を用いて接着して貼り合わせる。本実施形態では、支持基板SKの下面においてパッド部PADに対応する部分に凸部S1が設けられた支持基板SKを準備する。そして、配線層110の上面に接着層201を塗布した後に、その凸部S1が設けられた支持基板SKの下面と、配線層110の平坦な上面とを対面させて貼り合わせる。このため、接着層201は、パッド部PADにて凸部S1が設けられた部分が、他の画素領域PAと周辺回路部SCの部分よりも薄い。B半導体基板100の反転つぎに、図37Bに示すように、半導体基板100の上下を反転させる。ここでは、実施形態1の場合と同様にして、下方に向いていた半導体基板100の面が上方に向くように、半導体基板100を反転させる。M各部の形成つぎに、図35に示したように、各部について形成することで、固体撮像装置を完成させる。ここでは、実施形態1の場合と同様に、半導体基板100と埋め込み酸化膜102の除去図13参照を実施する。つぎに、実施形態1の場合と同様に、カラーフィルタCF,オンチップレンズOCLの形成図14参照を実施する。つぎに、実施形態1の場合と同様に、開口KKの形成図15参照を実施する。つぎに、実施形態1の場合と同様に、切断図16参照を実施する。この後、図35に示すように、実施形態1の場合と同様に、ボンディングワイヤBWの形成を実施する。ここでは、開口KKが上方に設けられたパッド電極110Pの上面に、ボンディングワイヤBWをワイヤボンディングによって設ける。これにより、裏面照射型のCMOS型イメージセンサである固体撮像装置を完成させる。[3]まとめ以上のように、本実施形態では、実施形態1の場合と同様に、半導体層101の画素領域PAにフォトダイオード21を形成する。そして、半導体層101においてフォトダイオード21へ入射光Hが入射する面とは反対側の面側に、画素トランジスタTrなどの半導体素子を形成する。そして、半導体層101においてフォトダイオード21へ入射光Hが入射する面とは反対側の面に、パッド電極110Pを含む配線層110を、半導体素子を被覆するように形成する。そして、配線層110において半導体層101の側の面とは反対側の面に接着層201を介して支持基板SKを設置し、その接着層201によって配線層110に支持基板SKを接着させる。そして、パッド電極110Pにおいて半導体層101の側の面が露出するように開口KKを形成する。そして、パッド電極110Pにおいて開口KKによって露出した面にボンディングワイヤBWを設ける。そして、画素領域PAの周囲に位置するスクライブ領域LAにてダイシングを実施する。本実施形態においては、実施形態1の場合と異なり、支持基板SKを設置する前に、支持基板SKにて配線層110に対面する面において、パッド電極110Pが形成された部分に凸部S1を設ける。支持基板SKを設置する際には、パッド電極110Pの形成部分に凸部111が形成されると共に、最下層の配線110Hの形成部分に凸部112が形成された配線層110の面に、凸部S1が形成された支持基板SKの面を、接着層201を介して対面させる。これにより、支持基板SKの設置後は、接着層201は、パッド部PADにてパッド電極110Pが設けられた部分の膜厚T2dが、他の画素領域PAと周辺回路部SCとスクライブ領域LAとの部分における膜厚T10,T11よりも薄くなる図35参照。つまり、接着層201においてパッド電極110Pの形成部分の膜厚T2dが、画素領域PAと周辺回路部SCとスクライブ領域LAとの部分における最も薄い膜厚T11よりも薄くなるように、支持基板SKが設置される。このように、本実施形態では、実施形態1の場合と同様に、上方から機械的な衝撃が印加されるパッド電極110Pの下方においては、接着層201が、画素領域PAと周辺回路部SCとの部分よりも薄い。このため、ワイヤボンディングによる機械的衝撃によって、配線層110にてパッド電極110Pと接着層201との間に挟まれた絶縁膜110Zへ印加される応力が緩和される。よって、本実施形態においては、ワイヤボンディングの実施の場合のように、機械的な衝撃が印加されたときに、微小なクラックが発生することを防止できる。また、本実施形態では、実施形態1の場合と同様に、機械的な衝撃がかかる部分のみが接着層201の膜厚が薄く、その他の部分においては、接着層201の膜厚が厚い。このため、機械的な衝撃が印加されない部分では、接着層201の膜厚が厚いので塗布ムラやボイドの発生を抑制できる。これと共に、機械的な衝撃がかかる接着層201の膜厚が薄い部分においても、その周辺の接着層201の厚い部分から塗布時に接着材料が回り込むので、塗布ムラやボイドが発生することを抑制できる。したがって、本実施形態においては、製品の信頼性および製品の歩留まりを向上し、高い製造効率で製造することが可能である。特に、本実施形態においては、配線層110にて支持基板SKに対面する面と、支持基板SKにて配線層110に対面する面とのそれぞれに、凸部111,112,S1が設けられている。<5.その他>本発明の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。上記の実施形態では、接着層についてパッド電極の形成部分が少なくとも画素領域の部分よりも薄くなるように、配線層にて支持基板に対面する面において、パッド電極の形成部分に凸部を設ける場合について説明した。また、支持基板にて配線層に対面する面において、パッド電極の形成部分に凸部を設ける場合について説明した。更に、上記の配線層の面と上記の支持基板の面との両者において、パッド電極の形成部分に凸部を設ける場合について説明した。これと共に、接着層についてスクライブ領域にてダイシングで切断される部分が少なくとも画素領域の部分よりも薄くなるように、配線層にて支持基板に対面する面において、ダイシングで切断される部分に凸部を設ける場合について説明した。また、支持基板にて配線層に対面する面において、ダイシングで切断される部分に凸部を設ける場合について説明した。これらの他に、上記の配線層の面と上記の支持基板の面との両者において、ダイシングで切断される部分に凸部を設けても良い。つまり、配線層にて支持基板に対面する面と、支持基板にて配線層に対面する面との少なくとも一方において、スクライブ領域にてダイシングで切断される部分に、凸部が設けることで、本発明の作用効果を奏することができる。上記の実施形態では、深さ方向に3つの配線を絶縁層を介して積層することで配線層を形成する場合について説明したが、これに限定されない。深さ方向に3つを超える配線を絶縁層を介して積層する場合、深さ方向に2つの配線を絶縁層を介して積層する場合、配線が単層の場合に、本発明を適用しても良い。上記の実施形態では、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとの4種を、画素トランジスタとして設ける場合について説明したが、これに限定されない。たとえば、転送トランジスタと増幅トランジスタとリセットトランジスタとの3種を、画素トランジスタとして設ける場合に適用しても良い。上記の実施形態では、1つのフォトダイオードに対して、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとのそれぞれを1つずつ設ける場合について説明したが、これに限定されない。たとえば、複数のフォトダイオードに対して、増幅トランジスタと選択トランジスタとリセットトランジスタをのそれぞれを1つずつ設ける場合に適用しても良い。また、上記の実施形態においては、カメラに本発明を適用する場合について説明したが、これに限定されない。スキャナーやコピー機などのように、固体撮像装置を備える他の電子機器に、本発明を適用しても良い。また、上記の実施形態では、SOI基板から固体撮像装置を製造する場合について説明したが、これに限定されない。SOI基板でなく、シリコン基板などの半導体基板から固体撮像装置を製造する場合に、本発明を適用しても良い。また、必要ならば、CMOSイメージセンサの他に、CCD型イメージセンサの場合に、本発明を適用しても良い。その他、固体撮像装置に限らず、種々の半導体装置の場合に、本発明を適用しても良い。図38は、本発明にかかる実施形態において、固体撮像装置の一部断面を示す断面図である。図38に示すように、固体撮像装置1を構成する半導体層101と配線層110との側面を接着層201が被覆するように構成してもよい。この場合には、たとえば、実施形態1において、支持基板SKの設置をする前に図10と図11の間、または、その前、ダイヤモンド砥石による研削加工で、ウェハ半導体層101のエッジ部分を、図38に示すように加工する。そして、実施形態1と同様に、各部を形成する。これにより、図13において埋め込み酸化膜102をバックグラインディング法で除去する時に、ナイフエッジ形状になることを防止できる。なお、上記の実施形態において、固体撮像装置1は、本発明の固体撮像装置,半導体装置に相当する。また、上記の実施形態において、フォトダイオード21は、本発明の光電変換素子に相当する。また、上記の実施形態において、周辺トランジスタ31は、本発明の半導体素子,周辺トランジスタに相当する。また、上記の実施形態において、カメラ40は、本発明の電子機器に相当する。また、上記の実施形態において、半導体層101は、本発明の半導体層に相当する。また、上記の実施形態において、配線層110は、本発明の配線層に相当する。また、上記の実施形態において、パッド電極110Pは、本発明のパッド電極に相当する。また、上記の実施形態において、凸部111,111b,112,S1,S2は、本発明の凸部に相当する。また、上記の実施形態において、接着層201は、本発明の接着層に相当する。また、上記の実施形態において、ボンディングワイヤBWは、本発明のボンディングワイヤに相当する。また、上記の実施形態において、入射光Hは、本発明の入射光に相当する。また、上記の実施形態において、開口KKは、本発明の開口に相当する。また、上記の実施形態において、スクライブ領域LAは、本発明のスクライブ領域に相当する。また、上記の実施形態において、画素Pは、本発明の画素に相当する。また、上記の実施形態において、画素領域PAは、本発明の画素領域に相当する。また、上記の実施形態において、周辺領域SAは、本発明の周辺領域に相当する。また、上記の実施形態において、支持基板SKは、本発明の支持基板に相当する。また、上記の実施形態において、画素トランジスタTrは、本発明の半導体素子,画素トランジスタに相当する。"