チップ面に設けられたチップ側電極を有する半導体チップと、前記チップ側電極に接続される基板側電極を有する基板とを具備し、前記基板は、前記基板側電極が配置される基板側電極配置領域と、前記基板側電極配置領域の外側に形成されたチップ支持領域とを備え、前記基板側電極配置領域は、前記基板側電極が配置される第1基板面を有し、チップ支持領域は、前記第1基板面を含む面を基準面としたとき、前記基準面からの高さが第1高さとなる位置にチップ支持面を有し、前記チップ支持面は、前記チップ面の一部と向かい合う対向領域を有する半導体装置。請求項1に記載の半導体装置において、前記対向領域は、前記基板に実装される前記半導体チップを、前記基準面に平行投影したときの投影図と重なる領域である半導体装置。請求項1または2に記載の半導体装置において、前記第1高さは、前記基準面から前記チップ面までの高さよりも低い半導体装置。請求項1から3の何れか一項に記載の半導体装置において、前記基板側電極配置領域は、前記基板に実装される前記半導体チップを、前記基準面に平行投影したときの投影図と重ならない外周領域を備える半導体装置。半導体チップに設けられたチップ側電極に接続される基板側電極を有する基板側電極配置領域と、前記基板側電極配置領域の外側に形成されたチップ支持領域とを具備し、前記基板側電極配置領域は、前記基板側電極が配置される第1基板面を有し、チップ支持領域は、前記第1基板面を含む面を基準面としたとき、前記基準面からの高さが第1高さとなる位置にチップ支持面を有し、前記チップ支持面は、前記半導体チップが実装されたときに、前記チップ側電極が配置されるチップ面の一部と向かい合う対向領域を有するBGA基板。請求項5に記載のBGA基板において、前記対向領域は、前記BGA基板に実装される前記半導体チップを、前記基準面に平行投影したときの投影図と重なる領域であるBGA基板。請求項5または6に記載のBGA基板において、前記第1高さは、前記基準面から前記チップ面までの高さよりも低いBGA基板。請求項5から7の何れか一項に記載のBGA基板において、前記基板側電極配置領域は、前記BGA基板に実装される前記半導体チップを、前記基準面に平行投影したときの投影図と重ならない外周領域を備えるBGA基板。特許文献1に記載の技術は、半導体チップに設けられた板の作用によってボンディングの際に接着樹脂が板を回り込んでボンディングヘッドに付着することを防止している。しかしながら、位置ずれなどに起因して、一旦、樹脂がボンディングヘッドに付着してしまった場合、そのボンディングヘッドの交換や洗浄などの作業が必要になる。以下に、[発明を実施するための形態]で使用される番号を用いて、[課題を解決するための手段]を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。上記の課題を解決するために、チップ面11に設けられたチップ側電極4を有する半導体チップ2と、チップ側電極4に接続される基板側電極5を有する基板3とを具備する半導体装置1を構成する。基板3は、基板側電極5が配置される基板側電極配置領域8と、基板側電極配置領域8の外側に形成されたチップ支持領域9とを備えていることが好ましい。その基板側電極配置領域8は、基板側電極5が配置される第1基板面12を有し、チップ支持領域9は、第1基板面12を含む面を基準面としたとき、基準面からの高さが第1高さh1となる位置にチップ支持面を有し、チップ支持面は、チップ面11の一部と向かい合う対向領域21を有することが好ましい。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、FC-BGAなどの半導体装置の製造を行うときに、ボンディングヘッドの交換や洗浄などの作業に依存することなく適切に半導体装置を製造することが可能となる。以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。図1は、本願発明の半導体装置1の第1実施形態の構成を例示する断面図である。図1は、本実施形態の半導体装置1が適正に形成されている状態を例示している。図1に示されているように、半導体装置1は、半導体チップ2と、BGA基板3とを備えている。その半導体チップ2とBGA基板3とは、フリップチップ接続によって接続されている。半導体チップ2のバンプ形成面11には、複数のAuバンプ4が形成されている。なお、以下の実施形態において、Auバンプ4がAu金である場合を例示しているが、これは、本願発明におけるバンプの構成を制限するものではない。BGA基板3は、ランド形成領域8のランド形成面12に形成された複数のランド5を備えている。また、BGA基板3は、ランド形成領域8の周囲に形成されたチップ支持絶縁層9を備えている。BGA基板3のランド5が形成される面と反対の面には、複数の半田ボール7が配置されている。本実施形態の半導体装置1において、ランド5と半田ボール7とは、内部配線図示されずを介して接続されている。半導体チップ2のバンプ形成面11とBGA基板3のランド形成面12とで挟まれた領域には、アンダーフィル6が充填されている。図1を参照すると、本実施形態の半導体装置1において、チップ支持絶縁層9は、幅が重なり幅w1の対向領域21を有するように形成されている。また、チップ支持絶縁層9は、ランド形成領域8のランド形成面12を基準面としたときに、その基準面から表面までの高さが第1高さh1となるように形成されている。換言すると、BGA基板3は、窪生んだ状態のランド形成領域8を備えている。ランド5は、その窪みの内部に配置されている。図1には、半導体チップ2が適切にBGA基板3に実装された場合の半導体装置1が例示されている。フリップチップ接続によって半導体チップ2をBGA基板3に接続する場合、まず半導体チップ2のボンディングPAD図示されずにAuバンプ4を形成する。また、BGA基板3のランド形成領域8ランド上に、アンダーフィル6を塗布する。その後、フリップチップボンダー図示されずで半導体チップ2をBGA基板3へ搭載し、加圧と過熱を行って接続を行う。図1に示されているように、半導体チップ2が適切にBGA基板3に実装された場合、対向領域21には、微小な隙間が形成され、ランド形成面12からバンプ形成面11までの高さが、第2高さh2となる。フリップチップボンダーで半導体チップ2をBGA基板3へ搭載し、押し下げと過熱を行って接続を行うときに、適正な押し下げ量を超えてしまうと、半導体チップ2は、チップ配置適正高さh3よりも低い位置まで押されてしまう。図2は、フリップチップボンダーによる押し下げ量が適正な量を超えてしまった場合の半導体装置1の構成を例示する断面図である。図2に示されているように、その場合、対向領域21において半導体チップ2とチップ支持絶縁層9とが接触する。このとき、チップ支持絶縁層9は、半導体チップ2のバンプ形成面11とランド形成面12との距離が、第4高さh4以下になることを防止する。そのため、本実施形態の半導体装置1は、押し下げ量が適正な量を超えてしまった場合であっても、Auバンプ4とBGA基板3とが直接接触するという不具合を防止することが可能となる。本実施形態においてチップ支持絶縁層9を形成する方法に制限はない。以下に、チップ支持絶縁層9の形成方法に関する説明を行う。BGA基板3の上層配線を形成した後、最終的にチップ支持絶縁層9となる絶縁膜を全面に成膜する。その絶縁膜の残したい箇所チップ支持絶縁層9に対応する箇所にエッチング耐性のある膜を塗布する。その後、エッチングを行うことで、ランド形成領域8に対応する溝を形成する。その後、エッチング耐性のある膜を除去することで、チップ支持絶縁層9を有するBGA基板3を形成することができる。また、上記の方法以外でも、厚い絶縁膜を全面に成膜した後、その絶縁膜の残したい箇所チップ支持絶縁層9に対応する箇所にエッチング耐性のある膜を塗布する。その後、ランド形成領域8に対応する位置のエッチングを行い、後からランド形成領域8の配線を形成する方法でもよい。[比較例]以下に、本願発明に対する比較例について説明を行う。図3は、比較例の半導体パッケージ101の構成を例示する断面図である。図3は、半導体装置101が適正に形成されている状態を例示している。図3に示されているように、半導体装置101は、半導体チップ102と、BGA基板103とを備えている。その半導体チップ102とBGA基板103とは、フリップチップ接続によって接続され、樹脂120で封止されている。半導体チップ102には、複数のAuバンプ104が形成されている。BGA基板103は、複数のランド105が形成されている。また、BGA基板103のランド105が形成される面と反対の面に、複数の半田ボール107が配置されている。半導体チップ102とBGA基板103の間の領域には、アンダーフィル106が充填されている。図4は、比較例の半導体装置101を製造するときに、フリップチップボンダーによる押し下げ量が適正な量を超えてしまった場合の半導体装置101の構成を例示する断面図である。図4に示されているように、接触領域121において、半導体チップ102とBGA基板103とが接触していまっている。このように、本実施形態の半導体装置1のような構成を備えていない場合、金Auのような硬度が低い材料のバンプでは、半導体チップ102とBGA基板103が直接接触してしまう問題が生じていた。本実施形態の半導体装置1は、押し下げ量が適正な量を超えてしまった場合であっても、Auバンプ104とBGA基板103とが直接接触するという不具合を防止することが可能となる。[第2実施形態]以下に、図面を参照して本願発明の第2実施形態について説明を行う。図5は、第2実施形態の半導体装置1の構成を例示する平面図である。図5に示されているように、チップ支持絶縁層9は、半導体チップ2を平行投影したときの投影図に対し、重なるように形成された対向領域21と、重ならないように形成された外周領域22とを備えている。図6は、第2実施形態の構成を例示する断面図である。図6は、上述の図5におけるA-A断面の構成を例示している。本実施形態のような半導体装置1を製造する場合、その製造工程においてアンダーフィル6が半導体チップ2の上部に這い上がることがある。図7は、アンダーフィル106が半導体チップ102の上部に這い上がった状態の半導体装置101の構成を例示する断面図である。アンダーフィル106が半導体チップ102の上部に這い上がると、樹脂と半導体装置の密着性が低下し、剥離を引き起こすことがある。第2実施形態の半導体装置1は、BGA基板3の上層に形成されたチップ支持絶縁層9のパターンが、部分的に半導体装置を重なるように形成されている。このようなパターンのチップ支持絶縁層9を形成することで、アンダーフィル6の這い上がりを防止し、半導体チップ2とBGA基板3との接触を防止するとともに、信頼性と品質を向上させて半導体装置1を構成することができる。以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。