"第1及び第2のトランスインピーダンスアンプと、分流回路と、平均値検出回路と、制御回路とを含み、不平衡な第1及び第2の電流信号が入力され、平衡な一対の電圧信号を出力する増幅装置であって、前記分流回路は、前記第1及び第2の電流信号をそれぞれ分流し、前記第1及び第2のトランスインピーダンスアンプは、前記分流回路の分流による残余の電流をそれぞれ前記一対の電圧信号に変換し、前記平均値検出回路は、前記一対の電圧信号の平均電圧値を検出し、前記制御回路は、前記一対の電圧信号の電圧差を低減するように、前記分流回路に分流される電流値を決定する、増幅装置。前記分流回路は、第1及び第2のトランジスタを含み、前記第1及び第2のトランジスタは、それぞれ、制御端子が前記制御部に接続され、一方の電流端子が接地され、他方の電流端子は前記第1及び第2のトランスインピーダンスアンプの入力端にそれぞれ接続され、前記制御回路は、前記平均電圧値が所定値に維持されるように、前記第1及び第2のトランジスタを制御する、請求項1に記載の増幅装置。前記制御回路は、差動増幅回路を含み、前記差動増幅回路は、前記電圧差を検出し、前記電圧差を低減するように前記第1及び第2のトランジスタを制御する、請求項2に記載の増幅装置。前記制御回路は、前記差動増幅回路と電源との間に接続された第3のトランジスタを含み、前記平均電圧値が所定値に維持されるように前記第3のトランジスタの動作抵抗を調整する、請求項3に記載の増幅装置。第1及び第2のトランスインピーダンスアンプは、それぞれ、一方の電流端子が負荷を介して電源に接続され、他方の電流端子が直接的に接地されたエミッタ接地増幅回路を含む、請求項1乃至4の何れかに記載の増幅装置。フォトダイオードのような光-電気変換素子は、高レベルの光入力時や高周波数帯などにおいて安定な動作を行うために十分なバイアス電圧を必要とする。一方で、バイアス電圧は、低消費電力化、及び電源回路の簡易化の観点からすると、低いほうが好ましい。バイアス電圧は、フォトダイオードを例に挙げると、カソード電極の電位と、増幅装置の入力端の電位との差分に該当するから、フォトダイオードの駆動電圧を確保するように増幅装置の入力電圧を低下させることが求められる。本発明の目的は、上記課題を解決するために、入力電圧が低く、特性を向上させた増幅装置を提供することである。上記の目的を達成するため、本発明の増幅装置は、第1及び第2のトランスインピーダンスアンプと、第1及び第2のトランスインピーダンスアンプと、分流回路と、平均値検出回路と、制御回路とを含み、不平衡な第1及び第2の電流信号が入力され、平衡な一対の電圧信号を出力する前記分流回路は、前記第1及び第2の電流信号をそれぞれ分流し、前記第1及び第2のトランスインピーダンスアンプは、前記分流回路の分流による残余の電流をそれぞれ前記一対の電圧信号に変換し、前記平均値検出回路は、前記一対の電圧信号の平均電圧値を検出し、前記制御回路は、前記一対の電圧信号の電圧差を低減するように、前記分流回路に分流される電流値を決定する。また、上記の増幅装置において、前記分流回路は、第1及び第2のトランジスタを含み、前記第1及び第2のトランジスタは、それぞれ、制御端子が前記制御部に接続され、一方の電流端子が接地され、他方の電流端子は前記第1及び第2のトランスインピーダンスアンプの入力端にそれぞれ接続され、前記制御回路は、前記平均電圧値が所定値に維持されるように、前記第1及び第2のトランジスタを制御するようにしてもよい。上記の増幅装置において、前記制御回路は、差動増幅回路を含み、前記差動増幅回路は、前記電圧差を検出し、前記電圧差を低減するように前記第1及び第2のトランジスタを制御するようにしてもよい。上記の増幅装置において、前記制御回路は、前記差動増幅回路と電源との間に接続された第3のトランジスタを含み、前記平均電圧値が所定値に維持されるように前記第3のトランジスタの動作抵抗を調整するようにしてもよい。上記の増幅装置において、第1及び第2のトランスインピーダンスアンプは、それぞれ、一方の電流端子が負荷を介して電源に接続され、他方の電流端子が直接的に接地されたエミッタ接地増幅回路を含むようにしてもよい。本発明によれば、入力電圧が低く、特性を向上させた増幅装置を提供することができる。まず、後述する実施例との比較のため、比較例を説明する。DQPSKDifferentialQuadraturePhaseShiftKeyingやDP-QPSKDualPolarization-QuadraturePhaseShiftKeying等の変調方式を採用した受光装置では、フォトダイオード以下、PDと記す等の受光素子の前段に、ハイブリッドなどと称される光学処理用の素子が接続されている。この素子は、位相変調された光信号を強度変調の信号に変換するものであり、光信号は、正相信号であるPinとその逆相信号であるPin’とから構成される一対の相補信号に変換される。変換後の光信号のSN比を最大とするために、図1に示されるように、例えば、2つのPDを差動型のトランスインピーダンスアンプ以下、TIAと記すに接続する構成が考えられる。光受光回路100は、一対の受光素子PD1,PD2と、TIA10とを備える。TIA10の一対の入力端子には、受光素子PD1,PD2が並列に接続されている。受光素子PD1,PD2は、共通の電源Vccと接続され、光信号Pin,Pin’をそれぞれ受信する。受光素子PD1,PD2は、受信した光信号Pin,Pin’に応じて、相補信号をなす正相、及び逆相の電流信号を出力する。TIA10は、この電流信号を正相、及び逆相の電圧信号に変換して、出力端子Outp及びOutnにそれぞれ出力する。このとき、例えばハイブリッドからの光信号Pin,Pin’の不均一性や、受光素子PD1,PD2間の受光感度の不均一性に起因して、受光素子PD1,PD2からの電流信号にオフセットが生ずることがある。図1において、PD1、PD2に印加される逆バイアス電圧は、電源VccとTIA10の入力電位の差分として与えられる。このため、PD1、PD2を安定に、かつ、高速で動作させるには、適正なバイアス電圧を確保する必要がある。電源Vccの電圧値は、一定値に固定され、さらに、低消費電力化の要請に応えるために、近年の受信回路では低電圧化が顕著である。したがって、PD1、PD2へのバイアス電圧を確保するには、TIA10の入力電位Vinの低減が必要である。図2は、差動型のTIA10の回路図である。TIA10は、入力端子Inp,Innと、出力端子Outp,Outnと、差動増幅回路12と、エミッタフォロワ回路14と、帰還抵抗R3,R4とを含む。入力端子Inp,Innには、受光素子PD1,PD2から、一対の相補信号である正相、及び逆相の電流信号がそれぞれ入力される。出力端子Outp,Outnからは、正相、及び逆相の電流信号から生成した正相、及び逆相の電圧信号が出力される。差動増幅回路12は、トランジスタQ1,Q2と、負荷抵抗R1,R2と、定電流源Is1とを含む。トランジスタQ1,Q2のベースは、入力端子Inp,Innとそれぞれ接続される。トランジスタQ1,Q2のエミッタは、それぞれ、電流源Is1の一端と接続される。電流源Is1の他端はグランドと接地される。トランジスタQ1,Q2のコレクタは、負荷抵抗R1,R2を介して、それぞれ電源Vccと接続される。エミッタフォロワ回路14は、トランジスタQ3,Q4と、定電流源Is2,Is3とを含む。トランジスタQ3,Q4のベースは、トランジスタQ1,Q2のコレクタとそれぞれ接続される。トランジスタQ3,Q4のエミッタは、出力端子Outn,Outp、電流源Is2,Is3の一端、及び帰還抵抗R3,R4の一端とそれぞれ接続される。電流源Is2及びIs3の他端はグランドに接続される。帰還抵抗R3及びR4の他端は、トランジスタQ1及びQ2のベース、及び入力端子Inp,Innとそれぞれ接続される。このTIA10において、入力端子Inp,Innにおける入力電位Vinは、入力電流値IINに基づき、以下の式1により得られる。Vin=E-I1/2RL-VBEIINRF式1ここで、Eは、電源Vccの電圧であり、I1は、定電流源Is1の電流値であり、VBEは、トランジスタQ3,Q4のベース-エミッタ間の電圧値である。また、RLは、負荷抵抗R1,R2の抵抗値であり、RFは、帰還抵抗R3,R4の抵抗値である。上式に基づくと、入力電位Vinは、電流I1、または抵抗RLなどの各値を調整することによって低減可能であるが、実際には、定電流源Is1が一定の電圧降下つまり、トランジスタのコレクタ-エミッタ間電圧を生ずるために、効果的に低減されないという問題がある。発明者の検討によると、入力電位Vinは、およそ1.5~1.6Vで飽和する。一方、図3に示されるような単相で動作するTIAを2個用いて差動型TIAを構成してもよい。このTIAは、トランジスタQ5,Q6と、負荷抵抗R5と、帰還抵抗R6と、定電流源Is4とを含む。トランジスタQ5と負荷抵抗R5は、エミッタ接地増幅回路を構成する。負荷抵抗R5の一端は、電源Vccに接続され、他端はトランジスタQ5のコレクタ端子に接続されている。トランジスタQ5のベース端子は、入力端子Tin、及び帰還抵抗R6の一端と接続され、他方、エミッタ端子は接地されている。また、トランジスタQ6と定電流源Is4は、エミッタフォロアを構成する。トランジスタQ6のコレクタ端子は、電源Vccに接続され、他方、エミッタ端子は、出力端子Tout、帰還抵抗R6の他端、及び定電流源Is4の一端に接続されている。トランジスタQ6のベース端子は、負荷抵抗R5の他端、及びトランジスタQ5のコレクタ端子に接続されている。定電流源Is4の他端は接地されている。このTIAは、先に示された差動型TIAとは異なり、定電流源のような電圧降下の原因となる回路素子を入力側に有していないので、増幅装置の入力電位は、トランジスタQ5のベース-エミッタ間電圧に等しくなる。つまり、入力電位は、PN接合の順方向バイアス電圧値0.7~0.9Vとなり、先に示された差動型TIAの場合と比べると十分に低いと言える。したがって、仮に受光素子の駆動電圧を3.3Vとしたとき、2.4~2.7Vの十分なバイアス電圧を受光素子に印加することが可能となる。しかしながら、2個の単相TIAを用いて差動型TIAを構成する場合、2個の単相TIAが互いに独立しているため、回路素子間の結合や配線の誤差などに起因して、正相、及び逆相の出力電圧値にオフセットを生ずる可能性がある。さらに、上述したように、PDから入力される電流信号にもオフセットが生ずることがあるので、増幅装置は、オフセットを補償する手段を備えるとよい。また、PDへの入力光が強いと、受光素子からの入力電流が増加することにより、やはり、増幅装置の特性が劣化する。これは、入力電流が増加すると、帰還抵抗R6の電圧降下が増加し、定電流源Is4を流れる電流が一定であるためにトランジスタQ6のエミッタ電流が減少し、トランジスタQ5のベース-コレクタ間電圧の減少を招くからである。したがって、増幅装置は、特性が劣化しないように、TIAに入力される入力電流を制御する手段を備えるとよい。次に、図4、及び図5を参照して、本実施形態に係る増幅装置を説明する。本実施形態は、2個の単相TIAを用いる場合に生ずる上記の問題を解決する構成を備える。図4に示されるように、増幅装置は、前置増幅回路21と、第1アンプ25と、第2アンプ26と、第3アンプ27と、平均値検出回路22と、制御回路23と、分流回路24とを含む。また、増幅装置は、一対の入力端子Tin,Tin-、及び一対の出力端子Tout,Tout-を含む。一対の入力端子Tin,Tin-は、図1に例示した回路と同様に、一対の受光素子PD1,PD2にそれぞれ接続されて、第1及び第2の電流信号In,In-が入力される。第1及び第2の電流信号In,In-は、正相、及び逆相の入力信号であり、一対の差動信号を構成する。前置増幅回路21は、2個の単相TIAを含み、分流回路24の分流による第1及び第2の電流信号In,In-の残余の電流Ia,Ia-を、第1及び第2の電圧信号Vo-,Voにそれぞれ変換する。ここで、TIAは、反転アンプなので、正相と逆相の信号を反転して出力する。第1及び第2の電圧信号Vo-,Voは、逆相、及び正相の信号であり、一対の差動信号を構成する。前置増幅回路21は、不平衡な第1及び第2の電流信号In,In-が入力され、平衡な一対の電圧信号Vo-,Voを出力する。ここで、第1及び第2の電流信号In,In-は、互いに独立した素子であるPD1、PD2からそれぞれ出力されるため、不平衡である。一方、第1及び第2の電圧信号Vo-,Voは、増幅装置によって、第1及び第2の電流信号In,In-をそれぞれ増幅し、相互に組み合わせられるため、平衡である。また、第1アンプ25は、例えばリミッティングアンプであり、前置増幅回路21から出力された第1及び第2の電圧信号Vo-,Voをそれぞれ増幅して、第2アンプ26に出力する。第2アンプ26は、第1アンプ25から出力された差動信号をさらに増幅して一対の差動信号Vout,Vout-を生成し、出力端子Tout,Tout-と、第3アンプ27とに出力する。なお、出力端子Tout,Tout-は、例えば、一対の差動信号Vout,Vout-に含まれるデータとクロック同期するための信号処理回路などに接続される。第3アンプ27は、一対の差動信号Vout,Vout-をそれぞれ増幅することによって、第1及び第2の電圧信号Vo-,Voに生ずるオフセットを補償するための誤差信号Voff,Voff-をそれぞれ生成し、制御回路23に出力する。誤差信号Voff-,Voffは、前置増幅回路21から出力された第1及び第2の電圧信号Vo-,Voに従う一対の差動信号であり、第1及び第2の電圧信号Vo-,Voのオフセット電圧値に対応する。これにより、制御回路23は、誤差信号Voff-,Voffに基づいて、第1及び第2の電圧信号Vo-,Voのオフセット電圧値を検出する。コンデンサC1及びC2は、第3アンプ27と制御回路23の間の接続配線とグランドとの間に設けられ、誤差信号Voff,Voff-から電圧変動等のノイズをそれぞれ除去する。なお、ノイズを低減する手段は、コンデンサC1及びC2に限定されることはなく、例えば、増幅装置の回路基板内に形成したシールド層やシールド配線であってもよい。また、平均値検出回路22は、第1及び第2の電圧信号Vo-,Voの平均電圧値を示す平均信号Vavを生成して、制御回路23に出力する。制御回路23は、平均信号Vav、及び、第1及び第2の電圧信号Vo-,Voのオフセット電圧値に基づいて、一対の制御信号Vcon,Vcon-を生成し、分流回路24に出力する。分流回路24は、第1及び第2の電流信号In,In-の各電流をそれぞれ分流する。これにより、分流回路24は、前置増幅回路21に入力される電流の電流値を低減する。制御回路23は、平均信号Vav、及び第1及び第2の電圧信号Vo-,Voのオフセット電圧値に基づいて、分流回路24にそれぞれ分流される電流の各電流値第1及び第2の分岐電流Ib,Ib-の電流値を制御する。これにより、前置増幅回路21に入力される第1及び第2の電流信号In,In-の残余の各電流Ia,Ia-は、それぞれ、第1及び第2の電圧信号Vo-,Voの平均電圧値、及びオフセット電圧値に応じて、その電流値が調整される。このように、本実施形態の増幅装置は、平均信号Vavと、誤差信号Voff,Voff-とをフィードバックして制御する構成を備えている。図5は、前置増幅回路21、平均値検出回路22、制御回路23、及び分流回路24の回路構成を示したものである。前置増幅回路21は、図3に示されたものと同様の単相の第1及び第2のTIAを含む。第1及び第2のTIAは、互いに電気的に独立している。正相の電流信号Inの分流により生成された一方の分岐電流Ibは、分流回路24に引き込まれ、他方の分岐電流は、第1のTIAに入力される。第1のTIAは、分流回路24により分流された正相の電流信号Inの残余の電流Iaを、逆相の電圧信号Vo-に変換して出力する。第1のTIAは、トランジスタQa,Qbと、負荷抵抗RLと、帰還抵抗RFと、ダイオードD1と、定電流源I1とを含む。トランジスタQaと負荷抵抗RLは、エミッタ接地増幅回路を構成する。負荷抵抗RLの一端は、電源Vccに接続され、他端はトランジスタQaのコレクタ端子に接続されている。トランジスタQaのベース端子は、入力端子Tin、及び帰還抵抗R6の一端と接続され、他方、エミッタ端子は直接的に接地されている。また、トランジスタQbと定電流源I1は、エミッタフォロアを構成する。トランジスタQbのコレクタ端子は、電源Vccに接続され、他方、エミッタ端子は、ダイオードD1のアノード端子、及び、図4に示された第1アンプ25の逆相入力端子に接続されている。ダイオードD1のカソード端子は、帰還抵抗RFの他端、及び定電流源I1の一端に接続されている。トランジスタQbのベース端子は、負荷抵抗RFの他端、及びトランジスタQaのコレクタ端子に接続されている。定電流源I1の他端は接地されている。一方、逆相の電流信号In-の分流により生成された一方の分岐電流Ib-は、分流回路24に引き込まれ、他方の分岐電流は、第2のTIAに入力される。第2のTIAは、分流回路24により分流された逆相の電流信号In-の残余の電流Ia-を、正相の電圧信号Voに変換して出力する。第2のTIAは、トランジスタQa-,Qb-と、負荷抵抗RL-と、帰還抵抗RF-と、ダイオードD1-と、定電流源I1-とを含む。第2のTIAは、第1のTIAと同様の構成を備えるため、その説明を省略する。第1及び第2のTIAは、図3に示された単相TIAと比較すると、ダイオードD1,D1-を含んでいる点において相違する。このダイオードD1,D1-は、トランジスタQa,Qa-のベース-コレクタ間電圧が低下することを防止する。分流回路24は、正相の電流信号Inを分流する第1の分流用トランジスタQcと、逆相の電流信号In-を分流する第2の分流用トランジスタQc-とを含む。分流用トランジスタQc,Qc-は、それぞれ、ベース端子が制御回路23に接続されるとともに、エミッタ端子が接地されている。分流用トランジスタQc,Qc-のコレクタ端子は、第1及び第2のTIAの入力端である入力端子Tin,Tin-、トランジスタQa,Qa-のベース端子、及び帰還抵抗RF,RF-の一端にそれぞれ接続され、第1及び第2の分岐電流Ib,Ib-がそれぞれ入力される。これにより、分流用トランジスタQc,Qc-は、第1及び第2の電流信号In,In-の各電流からそれぞれ分流された分岐電流Ib,Ib-の電流値を制御する。また、平均値検出回路22は、一端が互いに接続された2個の分圧抵抗RA,RA-を含む。分圧抵抗RA,RA-の他端は、トランジスタQb,Qb-のエミッタ端子と、ダイオードD1,D1-のアノード端子にそれぞれ接続されている。分圧抵抗RA,RA-は、第1及び第2の電圧信号Vo-,Voが入力され、該一端において第1及び第2の電圧信号Vo-,Voの平均電圧値を検出して、制御回路23に出力する。なお、平均値検出回路22は、このような分圧回路に限定されることはなく、例えば演算処理回路により構成してもよい。制御回路23は、比較器CMPと、差動増幅部230とを含む。比較器CMPは、入力端子の一方が平均値検出回路22に接続され、他方には基準電圧Vrefが与えられている。基準電圧Vrefは、例えば、抵抗を直列接続して構成された分圧回路により生成した所定の電位である。比較器CMPは、例えば差動増幅器により構成され、平均値検出回路22が検出した平均電圧値と、基準電圧Vrefとを比較し、これらの差分に応じた差分検出信号Vdfを差動増幅部230に出力する。差動増幅部230は、一対のトランジスタQd1,Qd2と、電源制御用トランジスタQeと、負荷抵抗RC1,RC2と、定電流源I2とを含む。ここで、一対のトランジスタQd1,Qd2と、負荷抵抗RC1,RC2と、定電流源I2とは差動増幅回路を構成する。一対のトランジスタQd1,Qd2は、コレクタ端子が負荷抵抗RC1,RC2の一端にそれぞれ接続されるとともに、エミッタ端子が定電流源I2の一端に共通に接続されている。定電流源I2の他端は接地されている。負荷抵抗RC1,RC2の他端は、電源制御用トランジスタQeのエミッタ端子に共通に接続されている。電源制御用トランジスタQeのコレクタ端子は、電源Vccに接続されている。すなわち、電源制御用トランジスタQeは、差動増幅回路と電源Vccの間に接続されている。また、電源制御用トランジスタQeのベース端子は、比較器CMPの出力端子と接続され、比較器CMPから差分検出信号Vdfが入力される。これにより、電源制御用トランジスタQeのベース端子に与えられる電圧は、平均信号Vavが示す平均電圧値と基準電圧値Vrefとの差分に応じて決定される。したがって、電源制御用トランジスタQeは、第1及び第2の電圧信号Vo-,Voの平均電圧値が基準電圧値Vrefとなるように、電源Vccから差動増幅部230に供給される電圧Vsを制御する。ここで、電圧Vsは、負荷抵抗RC1,RC2の接点、つまり、電源制御用トランジスタQeのエミッタ端子の電位である。このように、制御部23は、第1及び第2の電圧信号Vo-,Voの平均電圧値が所定値に維持されるように電源制御用トランジスタQeの動作抵抗、つまり、コレクタ-エミッタ間の抵抗成分を調整する。一対のトランジスタQd1,Qd2のベース端子は、第3アンプ27の出力端子に接続され、誤差信号Voff-,Voffがそれぞれ入力される。差動増幅部230は、誤差信号Voff,Voff-に基づいて、第1及び第2の電圧信号Vo-,Voのオフセット電圧値を検出し、オフセット電圧値を補償するように、一対の制御信号Vcon,Vcon-を分流回路24にそれぞれ出力する。具体的には、差動増幅部230は、正相側の制御信号Vconを正相側の分流用トランジスタQc-のベース端子に出力し、逆相側の制御信号Vcon-を逆相側の分流用トランジスタQcのベース端子に出力する。すなわち、差動増幅回路は、第1及び第2の電圧信号Vo-,Voの電圧差を検出し、この電圧差を低減するように、分流回路24に分流される電流値を決定し、分流用トランジスタQc,Qc-を制御する。これにより、分流用トランジスタQc,Qc-は、第1及び第2の電圧信号Vo-,Voのオフセット電圧値を低減するように、分岐電流Ib,Ib-をそれぞれ調整する。なお、差動増幅部230の出力端子と、分流用トランジスタQc,Qc-のベース端子の間に、電圧を変換する変換回路を設けてもよい。変換回路は、例えばトランジスタなどから構成される。また、電源Vccから差動増幅部230に供給される電圧Vsは、平均信号Vavに応じて制御されるから、一対の制御信号Vcon,Vcon-も平均信号Vavに応じて制御される。これにより、制御回路23は、平均信号Vavに応じて第1及び第2の電流信号In,In-の平均電流値が調整されるように、分流用トランジスタQc,Qc-のベース端子に与えられる各電圧を制御する。このとき、分流用トランジスタQcのベース端子の電圧変化と分流用トランジスタQc-のベース端子の電圧変化は、同程度となる。したがって、分流用トランジスタQc,Qc-は、第1及び第2の電流信号In,In-の電流値が大きくなると、その電流の平均値を低減するように、分岐電流Ib,Ib-の各電流値を同程度に増加させる。よって、第1及び第2の電流信号In,In-の電流値の増加による前置増幅回路20の特性の劣化が防止される。なお、制御回路23は、このような差動増幅部230に限定されず、例えば、DSPDigitalSignalProcessorなどの演算処理回路を用いて構成してもよい。図6は、図4、及び図5に示された回路を用いて、平均入力電流値の変化に対する相対利得の変化をシミュレーションして得た結果を示している。ここで、正相、及び逆相の入力電流は、±10のオフセットを含むことを前提としている。例えば、Idc=1.0mAの場合、正相、及び逆相の電流値は、0.9mAと1.1mAになる。また、相対利得は、Idc=0mAの場合の利得を基準とする相対値を示している。図中、実線は、本実施形態の特性を示し、点線、及び一点鎖線は、比較例1,2の特性をそれぞれ示している、比較例1は、制御回路23のオフセット値の制御を停止した例であり、具体的には、誤差信号Voff,Voff-の各電圧値を一定値としたものである。一方、比較例2は、制御回路23の電源制御トランジスタQeによる制御を停止した例であり、具体的には、平均信号Vavの電圧値を基準電圧Vrefとしたものである。図から理解されるように、平均電流値Idcが大きくなると、比較例1の場合、差動増幅器12が飽和することにより利得が低下し、一方、比較例2の場合、上述したように、トランジスタQa,Qa-のベース-コレクタ間電圧の低下が顕著となり、利得が低下する。これに対して、本実施形態の場合、平均電流値Idcの増加に関わらず、一定の利得を維持している。このように、本実施形態によれば、単相TIAに入力される信号電流のオフセットの調整、及び、その平均電流値の調整によって、好適な特性を得ることができる。なお、本実施形態において、制御回路23は、誤差信号Voff,Voff-に基づいてオフセットの調整を行うようにしたが、これに限定されることはなく、例えば、第1及び第2の電圧信号Vo-,Voに基づいて調整してもよい。これまで述べた増幅装置によれば、第1及び第2のトランスインピーダンスアンプが、受光素子から入力された第1及び第2の電流信号In,In-を、第1及び第2の電圧信号Vo-,Voにそれぞれ変換して出力するから、1対1の入出力を有する単相駆動のトランスインピーダンスアンプを用いることができる。したがって、増幅装置の入力電圧を低減することができる。また、分流回路24は、第1及び第2の電流信号In,In-の各電流を分流し、平均値検出回路22は、第1及び第2の電圧信号Vo-,Voの平均電圧値を示す平均信号Vavを生成して出力する。そして、制御回路23が、平均信号Vav、及び第1及び第2の電圧信号Vo-,Voのオフセット電圧値に基づいて、分流回路24に分流される第1及び第2の分岐電流Ib,Ib-の各電流値を制御する。このため、上記の増幅装置によれば、一対の単相駆動のTIAである第1及び第2のトランスインピーダンスアンプにそれぞれ入力される信号電流を、第1及び第2の電圧信号Vo-,Voの平均電圧値Vav、及びオフセット電圧値に応じて制御することができ、特性が向上する。なお、上述した実施形態では、バイポーラ形トランジスタが用いられているが、これに代えて、電界効果トランジスタFET:FieldEffectTransisterを用いてもよい。この場合、トランジスタの電流端子は、ソース、及びドレーンであり、制御端子は、ゲートであることは言うまでもない。以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。"