"回路形成領域とダイシング領域とを有する半導体基板を準備する工程と、前記半導体基板上に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜内に第1溝を形成してからめっき法により銅金属を前記第1溝内に堆積することにより、前記回路形成領域を取り囲むような前記銅金属を含有するシールリングを形成する工程と、前記第1層間絶縁膜上にアルミニウム金属膜を形成する工程と、前記アルミニウム金属膜を第1マスクを用いてエッチングすることにより、前記シールリングの上面を覆うようなアルミニウム金属層を形成する工程と、前記第1層間絶縁膜及び前記アルミニウム金属層上に窒化膜を形成する工程と、前記窒化膜に、第2マスクを用いてエッチングすることにより、前記アルミニウム金属層の上部を露出し、前記窒化膜を貫通するような第1開口部を設ける工程と、を有し、前記アルミニウム金属層の幅は前記シールリングの幅よりも大きくなることを特徴とする半導体装置の製造方法。前記半導体基板を準備する工程と前記第1層間絶縁膜を形成する工程との間に、前記半導体基板上に第2層間絶縁膜を形成する工程と、前記第2層間絶縁膜内に第2溝を形成してからタングステンを前記第2溝に堆積して前記半導体基板に接続されるタングステンコンタクトを形成する工程とを更に有し、前記タングステンコンタクトは前記シールリングの一部であり、前記半導体基板と前記第1層間絶縁膜との間に前記第2層間絶縁膜が形成されることを特徴とする請求項1に記載の半導体装置の製造方法。前記シールリングを形成する工程は、第3マスクを用いてエッチングすることにより前記第1溝上に前記第1層間絶縁膜内の第3溝を形成し、前記第1溝と第3溝の内部に前記銅金属を堆積することにより前記シールリングを形成する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。断面視において、前記アルミニウム金属層は前記シールリングの上面を完全に覆っており、前記第1開口部は前記シールリングを取り囲むように形成されていることを特徴とする請求項1に記載の半導体装置の製造方法。前記窒化膜を形成する工程の後に、前記窒化膜上にポリイミド膜を形成する工程を更に有することを特徴とする請求項1に記載の半導体装置の製造方法。前記第2層間絶縁膜は、プラズマ酸化膜、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されていることを特徴とする請求項2に記載の半導体装置の製造方法。回路形成領域とダイシング領域とを有する半導体基板を準備する工程と、前記半導体基板上に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜内に第1溝を形成する工程と、前記第1溝内にタングステンを埋め込んでタングステンコンタクトを形成する工程と、前記第1層間絶縁膜及び前記タングステンコンタクト上に第1エッチングストッパを形成する工程と、前記第1エッチングストッパ上に第2層間絶縁膜を形成する工程と、前記第2層間絶縁膜及び第1エッチングストッパ内に第2溝を形成する工程と、前記第2溝内にめっき法により第1銅金属を堆積する工程と、前記第2層間絶縁膜及び前記第2溝内に堆積された前記第1銅金属上に第2エッチングストッパを形成する工程と、前記第2エッチングストッパ上に第3層間絶縁膜を形成する工程と、前記第3層間絶縁膜及び第2エッチングストッパ内に第3溝を形成する工程と、前記第3溝内にめっき法により第2銅金属を堆積することにより、前記回路形成領域を取り囲むようであり、前記タングステンコンタクトと前記第2溝内に堆積された前記第1銅金属と前記第3溝内に堆積された前記第2銅金属とで構成されるシールリングを形成する工程と、前記第3層間絶縁膜及び前記第3溝内に堆積された前記第2銅金属上にアルミニウム金属膜を形成する工程と、前記アルミニウム金属膜を第1マスクを用いてエッチングすることにより、前記シールリングの上面を覆うようなアルミニウム金属層を形成する工程と、前記第3層間絶縁膜及び前記アルミニウム金属層上に窒化膜を形成する工程と、前記窒化膜に第2マスクを用いてエッチングすることにより、前記アルミニウム金属層の上部を露出し、前記窒化膜を貫通するような第1開口部を設ける工程と、を有し、前記第2銅金属の幅は前記アルミニウム金属層の幅よりも小さいことを特徴とする半導体装置の製造方法。前記シールリングを形成する工程は、第3マスクを用いてエッチングすることにより前記第3溝上に前記第3層間絶縁膜内の第4溝を形成し、前記第3溝と第4溝の内部に前記第2銅金属を堆積することにより前記シールリングを形成する工程を含むことを特徴とする請求項7に記載の半導体装置の製造方法。断面視において、前記アルミニウム金属層は前記シールリングの上面を完全に覆っており、前記第1開口部は前記シールリングを取り囲むように形成されていることを特徴とする請求項7に記載の半導体装置の製造方法。前記窒化膜を形成する工程の後に、前記窒化膜の上にポリイミド膜を形成する工程を更に有することを特徴とする請求項7に記載の半導体装置の製造方法。前記第2層間絶縁膜は、プラズマ酸化膜、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されていることを特徴とする請求項7に記載の半導体装置の製造方法。前記第1エッチングストッパ及び前記第2エッチングストッパはプラズマ窒化膜、SiC、SiONのうちのいずれか一つは含有していることを特徴とする請求項7に記載の半導体装置の製造方法。前記第1エッチングストッパ及び前記第第2エッチングストッパの膜厚は前記窒化膜の膜厚よりも薄いことを特徴とする請求項7に記載の半導体装置の製造方法。半導体基板と、前記半導体基板上に積層された複数の層間絶縁膜と、回路形成領域を囲むように形成され、前記複数の層間絶縁膜を貫くように形成され、銅金属層を含む複数の金属層から成るシールリングと、前記回路形成領域及び前記シールリングを覆うように形成された窒化膜と、前記シールリングの最上の銅金属層と前記窒化膜の間に前記シールリングの上面を覆うアルミニウム金属層とを有し、前記窒化膜は、前記アルミニウム金属層の上部を露出し、前記窒化膜を貫くような第1の開口部を有しており、前記アルミニウム金属層の幅は前記シールリングの前記最上の銅金属層の幅よりも大きいことを特徴とする半導体装置。断面視において、前記アルミニウム金属層は前記シールリングの上面を完全に覆っており、前記第1の開口部は前記シールリングを取り囲むように形成され、前記窒化膜は前記複数の層間絶縁膜のうちの最上のものを覆うように形成されていることを特徴とする請求項14に記載の半導体装置。前記シールリングは、前記半導体基板と底部が接続されたタングステンを含有する第1部位と、前記第1部位よりも上の部位であり、前記第1部位に接続した前記銅金属層を含む第2部位とを有することを特徴とする請求項14に記載の半導体装置。前記窒化膜の上にポリイミド膜を更に有し、前記第1の開口部に連なる第2の開口部が前記ポリイミド膜に設けられていることを特徴とする請求項14に記載の半導体装置。前記複数の層間絶縁膜のうちの少なくとも一つは、低誘電率膜で形成されていることを特徴とする請求項14に記載の半導体装置。前記低誘電率膜はポーラスなものであることを特徴とする請求項18に記載の半導体装置。半導体基板と、前記半導体基板上に形成された第1層間絶縁膜と、前記第1層間絶縁膜上に形成された第1エッチングストッパと、前記第1エッチングストッパ上に形成された第2層間絶縁膜と、前記第2層間絶縁膜上に形成された第2エッチングストッパと、前記第2エッチングストッパ上に形成された第3層間絶縁膜と、前記第3層間絶縁膜上に形成されたパッシベーション膜と、前記第1層間絶縁膜、前記第1エッチングストッパ、前記第2層間絶縁膜、前記第2エッチングストッパ及び前記第3層間絶縁膜内に、それらを貫くように形成され、回路形成領域を囲むように形成され、銅金属層を含む複数の金属層から成るシールリングと、前記第3層間絶縁膜内に形成された前記シールリングの上層に形成され、前記第3層間絶縁膜内に形成された前記シールリングの上部を覆うように設けられたアルミニウム金属層を有し、前記アルミニウム金属層の上部を露出し、前記パッシベーション膜を貫通するような第1の開口部が設けられ、前記第3層間絶縁膜内に形成された前記シールリングの幅は前記アルミニウム金属層の幅よりも小さく、前記第3層間絶縁膜内に形成された前記シールリングは前記アルミニウム金属層を介して前記パッシベーション膜に覆われていることを特徴とする半導体装置。断面視において、前記アルミニウム金属層は前記シールリングの上面を完全に覆っており、前記第1の開口部は前記シールリングを取り囲むように形成されていることを特徴とする請求項20に記載の半導体装置。前記シールリングは、前記第1層間絶縁膜内に形成されたタングステン、Al、TiN、Ru、ポリシリコンのうちのいずれかを含有する第1部位と、前記第1エッチングストッパ、前記第2層間絶縁膜、前記第2エッチングストッパ、及び前記第3層間絶縁膜内に形成された前記銅金属層である第2部位とを有することを特徴とする請求項20に記載の半導体装置。前記第2層間絶縁膜は、プラズマ酸化膜、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成され、前記パッシベーション膜は、窒化膜を含有していることを特徴とする請求項20に記載の半導体装置。前記第1エッチングストッパ及び前記第2エッチングストッパは、プラズマ窒化膜、SiC、SiONのうちのいずれか一つは含有することを特徴とする請求項20に記載の半導体装置。前記パッシベーション膜は、窒化膜と、前記窒化膜上に形成されるポリイミド膜で構成されることを特徴とする請求項20に記載の半導体装置。前記第2層間絶縁膜は、低誘電率膜で形成されていることを特徴とする請求項20に記載の半導体装置。前記低誘電率膜はポーラスなものであることを特徴とする請求項26に記載の半導体装置。回路形成領域とダイシング領域とを有する半導体基板と、前記半導体基板上に積層された複数の層間絶縁膜と、回路形成領域を囲むように形成され、前記複数の層間絶縁膜を貫くように形成され、銅金属層を含む複数の金属層から成るシールリングと、前記シールリングの最上の銅金属層を覆うようなアルミニウム金属層と、前記アルミニウム金属層及び前記回路形成領域を覆うように形成された窒化膜とを有し、前記窒化膜は、前記アルミニウム金属層の上部を露出し、前記窒化膜を貫くような第1の開口部を有し、前記シールリングの最上の銅金属層の幅は、前記アルミニウム金属層の幅よりも小さいことを特徴とする半導体装置。断面視において、前記アルミニウム金属層は前記シールリングの上面を完全に覆っており、前記第1の開口部は前記シールリングを取り囲むように形成され、前記窒化膜は前記複数の層間絶縁膜のうちの最上のものを覆うように形成されていることを特徴とする請求項28に記載の半導体装置。前記窒化膜の上にポリイミド膜を更に有し、前記第1の開口部に連なる第2の開口部が前記ポリイミド膜に設けられていることを特徴とする請求項28に記載の半導体装置。前記半導体基板に素子分離領域が設けられており、前記シールリングは前記素子分離領域以外の前記半導体基板上に設けられていることを特徴とする請求項28に記載の半導体装置。前記銅金属層はめっき法で堆積されることにより形成され、前記アルミニウム金属層はマスクを用いてエッチングされることにより形成されることを特徴とする請求項28に記載の半導体装置。前記アルミニウム金属層の下部は前記シールリングの最上の銅金属層の上部と接続されていることを特徴とする請求項28に記載の半導体装置。前記開口部は、前記シールリングで囲まれた領域の外側であることを特徴とする請求項28に記載の半導体装置。前記複数の層間絶縁膜のうちの少なくとも一つは、プラズマ酸化膜、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されていることを特徴とする請求項28に記載の半導体装置。前記複数の層間絶縁膜のうちの少なくとも一つは、低誘電率膜で形成されていることを特徴とする請求項28に記載の半導体装置。前記シールリングは、前記半導体基板と底部が接続されたタングステンを含有する第1部位と、前記第1部位よりも上の部位であり、前記第1部位に接続した前記銅金属層を含む第2部位とを有し、前記第1部位が形成される層の前記層間絶縁膜は、プラズマ酸化膜、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されていることを特徴とする請求項28に記載の半導体装置。半導体基板と、前記半導体基板上に形成された第1層間絶縁膜と、前記第1層間絶縁膜上に形成された第1エッチングストッパと、前記第1エッチングストッパ上に形成された第2層間絶縁膜と、前記第2層間絶縁膜上に形成された第2エッチングストッパと、前記第2エッチングストッパ上に形成された第3層間絶縁膜と、前記第3層間絶縁膜上に形成された窒化膜と、前記第1層間絶縁膜、前記第1エッチングストッパ、前記第2層間絶縁膜、前記第2エッチングストッパ及び前記第3層間絶縁膜内に、それらを貫くように形成され、回路形成領域を囲むように形成され、銅金属層を含む複数の金属層から成るシールリングと、前記第3層間絶縁膜内の前記シールリングの上部を覆うように設けられたアルミニウム金属層を有し、前記アルミニウム金属層の上部を露出し、前記窒化膜を貫通するような第1の開口部が設けられ、前記第3層間絶縁膜内の前記シールリングは前記銅金属層であり、前記アルミニウム金属層及び前記回路形成領域を覆うように前記窒化膜が設けられ、前記第3層間絶縁膜内の前記シールリングの幅は、前記アルミニウム金属層の幅よりも小さいことを特徴とする半導体装置。前記第1の開口部は前記シールリングを取り囲むように形成されていることを特徴とする請求項38に記載の半導体装置。前記窒化膜の上にポリイミド膜を更に有し、前記第1の開口部に連なる第2の開口部が前記ポリイミド膜に設けられていることを特徴とする請求項38に記載の半導体装置。前記第2層間絶縁膜は、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されており、前記第1エッチングストッパ及び前記第2エッチングストッパの膜厚は、前記窒化膜の膜厚より薄いことを特徴とする請求項38に記載の半導体装置。前記第1エッチングストッパ及び前記第2エッチングストッパはプラズマ窒化膜、SiC、SiONのうちのいずれか一つは含有していることを特徴とする請求項38に記載の半導体装置。前記半導体基板に素子分離領域が設けられており、前記シールリングは前記素子分離領域以外の前記半導体基板上に設けられていることを特徴とする請求項38に記載の半導体装置。前記銅金属層はめっき法で堆積されることにより形成され、前記アルミニウム金属層はマスクを用いてエッチングされることにより形成されることを特徴とする請求項38に記載の半導体装置。前記アルミニウム金属層の下部は、前記第3層間絶縁膜内の前記シールリングの上部と接続されていることを特徴とする請求項38に記載の半導体装置。断面視において、前記アルミニウム金属層は前記シールリングの上面を完全に覆っていることを特徴とする請求項38に記載の半導体装置。前記第1乃至第3層間絶縁膜のうちの少なくとも一つは、低誘電率膜で形成されていることを特徴とする請求項38に記載の半導体装置。前記シールリングは、前記半導体基板と底部が接続されたタングステン、Al、TiN、Ru、ポリシリコンのうちのいずれかを含有する第1部位と、前記第1部位よりも上の部位であり、前記第1部位に接続した前記銅金属層を含む第2部位とを有し、前記第1層間絶縁膜は、プラズマ酸化膜、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されていることを特徴とする請求項38に記載の半導体装置。半導体基板と、前記半導体基板上に積層された複数の層間絶縁膜と、回路形成領域を囲むように形成され、前記複数の層間絶縁膜を貫くように形成され、銅金属層を含む複数の金属層から成るシールリングと、前記回路形成領域及び前記シールリングを覆うように形成された窒化膜とを有し、前記窒化膜は、前記シールリングで取り囲まれた領域の外側では除去されており、前記シールリングの最上の銅金属層と前記窒化膜の間に、前記シールリングの上部を覆うようにアルミニウム金属層が設けられ、前記アルミニウム金属層の幅は前記シールリングの前記最上の銅金属層の幅よりも大きいことを特徴とする半導体装置。断面視において、前記アルミニウム金属層は前記シールリングの上面を完全に覆っており、前記窒化膜は前記複数の層間絶縁膜のうちの最上のものを覆うように形成されていることを特徴とする請求項49に記載の半導体装置。前記シールリングは、前記半導体基板と底部が接続されたタングステンを含有する第1部位と、前記第1部位よりも上の部位であり、前記第1部位に接続した前記銅金属層を含む第2部位とを有することを特徴とする請求項49に記載の半導体装置。前記窒化膜の上にポリイミド膜を更に有し、前記ポリイミド膜は前記シールリングで取り囲まれた領域の外側では除去されていることを特徴とする請求項49に記載の半導体装置。前記複数の層間絶縁膜のうちの少なくとも一つは、低誘電率膜で形成されていることを特徴とする請求項49に記載の半導体装置。前記低誘電率膜はポーラスなものであることを特徴とする請求項53に記載の半導体装置。半導体基板と、前記半導体基板上に形成された第1層間絶縁膜と、前記第1層間絶縁膜上に形成された第1エッチングストッパと、前記第1エッチングストッパ上に形成された第2層間絶縁膜と、前記第2層間絶縁膜上に形成された第2エッチングストッパと、前記第2エッチングストッパ上に形成された第3層間絶縁膜と、前記第3層間絶縁膜上に形成されたパッシベーション膜と、前記第1層間絶縁膜、前記第1エッチングストッパ、前記第2層間絶縁膜、前記第2エッチングストッパ及び前記第3層間絶縁膜内に、それらを貫くように形成され、回路形成領域を囲むように形成され、銅金属層を含む複数の金属層から成るシールリングとを有し、前記シールリングで取り囲まれた領域の外側では前記パッシベーション膜は除去されており、前記第3層間絶縁膜内に形成された前記シールリングの上層に形成され、前記第3層間絶縁膜内に形成された前記シールリングの上部を覆うように設けられたアルミニウム金属層を有し、前記第3層間絶縁膜内に形成された前記シールリングの幅は前記アルミニウム金属層の幅よりも小さく、前記第3層間絶縁膜内に形成された前記シールリングは前記アルミニウム金属層を介して前記パッシベーション膜に覆われていることを特徴とする半導体装置。断面視において、前記アルミニウム金属層は前記シールリングの上面を完全に覆っていることを特徴とする請求項55に記載の半導体装置。前記シールリングは、前記第1層間絶縁膜内に形成されたタングステン、Al、TiN、Ru、ポリシリコンのうちのいずれかを含有する第1部位と、前記第1エッチングストッパ、前記第2層間絶縁膜、前記第2エッチングストッパ、及び前記第3層間絶縁膜内に形成された前記銅金属層である第2部位とを有することを特徴とする請求項55に記載の半導体装置。前記第2層間絶縁膜は、プラズマ酸化膜、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成され、前記パッシベーション膜は、窒化膜を含有していることを特徴とする請求項55に記載の半導体装置。前記第1エッチングストッパ及び前記第2エッチングストッパは、プラズマ窒化膜、SiC、SiONのうちのいずれか一つは含有することを特徴とする請求項55に記載の半導体装置。前記パッシベーション膜は、窒化膜と、前記窒化膜上に形成されるポリイミド膜で構成されることを特徴とする請求項55に記載の半導体装置。前記第2層間絶縁膜は、低誘電率膜で形成されていることを特徴とする請求項55に記載の半導体装置。前記低誘電率膜はポーラスなものであることを特徴とする請求項61に記載の半導体装置。回路形成領域とダイシング領域とを有する半導体基板と、前記半導体基板上に積層された複数の層間絶縁膜と、回路形成領域を囲むように形成され、前記複数の層間絶縁膜を貫くように形成され、銅金属層を含む複数の金属層から成るシールリングと、前記シールリングの最上の銅金属層を覆うようなアルミニウム金属層と、前記アルミニウム金属層及び前記回路形成領域を覆うように形成された窒化膜とを有し、前記窒化膜は、前記ダイシング領域では除去されており、前記シールリングの最上の銅金属層の幅は、前記アルミニウム金属層の幅よりも小さいことを特徴とする半導体装置。前記窒化膜は前記複数の層間絶縁膜のうちの最上のものを覆うように形成されていることを特徴とする請求項63に記載の半導体装置。前記窒化膜の上にポリイミド膜を更に有し、前記ダイシング領域では前記ポリイミド膜は除去されていることを特徴とする請求項63に記載の半導体装置。前記半導体基板に素子分離領域が設けられており、前記シールリングは前記素子分離領域以外の前記半導体基板上に設けられていることを特徴とする請求項63に記載の半導体装置。前記銅金属層はめっき法で堆積されることにより形成され、前記アルミニウム金属層はマスクを用いてエッチングされることにより形成されることを特徴とする請求項63に記載の半導体装置。前記アルミニウム金属層の下部は前記シールリングの最上の銅金属層の上部と接続されていることを特徴とする請求項63に記載の半導体装置。断面視において、前記アルミニウム金属層は前記シールリングの上面を完全に覆っていることを特徴とする請求項63に記載の半導体装置。前記複数の層間絶縁膜のうちの少なくとも一つは、プラズマ酸化膜、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されていることを特徴とする請求項63に記載の半導体装置。前記複数の層間絶縁膜のうちの少なくとも一つは、低誘電率膜で形成されていることを特徴とする請求項63に記載の半導体装置。前記シールリングは、前記半導体基板と底部が接続されたタングステンを含有する第1部位と、前記第1部位よりも上の部位であり、前記第1部位に接続した前記銅金属層を含む第2部位とを有し、前記第1部位が形成される層の前記層間絶縁膜は、プラズマ酸化膜、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されていることを特徴とする請求項63に記載の半導体装置。半導体基板と、前記半導体基板上に形成された第1層間絶縁膜と、前記第1層間絶縁膜上に形成された第1エッチングストッパと、前記第1エッチングストッパ上に形成された第2層間絶縁膜と、前記第2層間絶縁膜上に形成された第2エッチングストッパと、前記第2エッチングストッパ上に形成された第3層間絶縁膜と、前記第3層間絶縁膜上に形成された窒化膜と、前記第1層間絶縁膜、前記第1エッチングストッパ、前記第2層間絶縁膜、前記第2エッチングストッパ及び前記第3層間絶縁膜内に、それらを貫くように形成され、回路形成領域を囲むように形成され、銅金属層を含む複数の金属層から成るシールリングとを有し、前記シールリングで囲まれた領域の外側の前記窒化膜は除去されており、前記第3層間絶縁膜内の前記シールリングは前記銅金属層であり、前記第3層間絶縁膜内の前記シールリングの上部を覆うように設けられたアルミニウム金属層を有し、前記アルミニウム金属層及び前記回路形成領域を覆うように前記窒化膜が設けられ、前記第3層間絶縁膜内の前記シールリングの幅は、前記アルミニウム金属層の幅よりも小さいことを特徴とする半導体装置。断面視において、前記アルミニウム金属層は前記シールリングの上面を完全に覆っていることを特徴とする請求項73に記載の半導体装置。前記窒化膜の上にポリイミド膜を更に有し、前記シールリングで囲まれた領域の外側の前記ポリイミド膜は除去されていることを特徴とする請求項73に記載の半導体装置。前記第2層間絶縁膜は、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されており、前記第1エッチングストッパ及び前記第2エッチングストッパの膜厚は、前記窒化膜の膜厚より薄いことを特徴とする請求項73に記載の半導体装置。前記第1エッチングストッパ及び前記第2エッチングストッパはプラズマ窒化膜、SiC、SiONのうちのいずれか一つは含有していることを特徴とする請求項73に記載の半導体装置。前記半導体基板に素子分離領域が設けられており、前記シールリングは前記素子分離領域以外の前記半導体基板上に設けられていることを特徴とする請求項73に記載の半導体装置。前記銅金属層はめっき法で堆積されることにより形成され、前記アルミニウム金属層はマスクを用いてエッチングされることにより形成されることを特徴とする請求項73に記載の半導体装置。前記アルミニウム金属層の下部は、前記第3層間絶縁膜内の前記シールリングの上部と接続されていることを特徴とする請求項73に記載の半導体装置。前記窒化膜が除去されているのはダイシング領域であることを特徴とする請求項73に記載の半導体装置。前記第1乃至第3層間絶縁膜のうちの少なくとも一つは、低誘電率膜で形成されていることを特徴とする請求項73に記載の半導体装置。前記シールリングは、前記半導体基板と底部が接続されたタングステン、Al、TiN、Ru、ポリシリコンのうちのいずれかを含有する第1部位と、前記第1部位よりも上の部位であり、前記第1部位に接続した前記銅金属層を含む第2部位とを有し、前記第1層間絶縁膜は、プラズマ酸化膜、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されていることを特徴とする請求項73に記載の半導体装置。半導体基板と、前記半導体基板上に積層された複数の層間絶縁膜と、回路形成領域を囲むように形成され、前記複数の層間絶縁膜内にそれらを貫くように形成され、銅金属層を含む複数の金属層から成るシールリングと、前記複数の層間絶縁膜を覆い、前記シールリングの最上の銅金属層よりも上層に形成された絶縁層と、前記絶縁層を覆うようなパッシベーション膜と、前記シールリングの最上の銅金属層上に連なるアルミニウム層とを有し、前記アルミニウム層の上面は前記パッシベーション層に覆われており、前記パッシベーション膜は、前記シールリングで取り囲まれた領域の外側では除去されており、前記パッシベーション膜の除去された箇所は、前記シールリングの最上の銅金属層の上面よりも高い位置で終端していることを特徴とする半導体装置。断面視において、前記アルミニウム金属層は前記シールリングの上面の一部を覆っており、前記パッシベーション膜は窒化膜を含有することを特徴とする請求項84に記載の半導体装置。前記シールリングは、前記半導体基板と底部が接続されたタングステンを含有する第1部位と、前記第1部位よりも上の部位であり、前記第1部位に接続した前記銅金属層を含む第2部位とを有することを特徴とする請求項84に記載の半導体装置。前記パッシベーション膜の上にポリイミド膜を更に有し、前記シールリングで取り囲まれた領域の外側の前記ポリイミド膜は除去されていることを特徴とする請求項84に記載の半導体装置。前記パッシベーション膜の除去された箇所は、前記絶縁層が露出していることを特徴とする請求項84に記載の半導体装置。半導体基板と、前記半導体基板上に形成された第1層間絶縁膜と、前記第1層間絶縁膜上に形成された第1エッチングストッパと、前記第1エッチングストッパ上に形成された第2層間絶縁膜と、前記第2層間絶縁膜上に形成された第2エッチングストッパと、前記第2エッチングストッパ上に形成された第3層間絶縁膜と、前記第3層間絶縁膜上に形成された絶縁層と、前記絶縁層上に形成されたパッシベーション膜と、前記第1層間絶縁膜、前記第1エッチングストッパ、前記第2層間絶縁膜、前記第2エッチングストッパ及び前記第3層間絶縁膜内に、それらを貫くように形成され、回路形成領域を囲むように形成され、少なくとも前記第3層間絶縁膜内では銅金属層を含有するシールリングと、前記第3層間絶縁膜内の前記シールリング上に連なるアルミニウム層とを有し、前記アルミニウム層の上面は前記パッシベーション層に覆われており、ダイシング領域の前記パッシベーション膜は除去されており、前記パッシベーション膜の除去された箇所は、前記シールリングを構成する前記第3層間絶縁膜内の前記銅金属層の上面よりも高い位置で終端していることを特徴とする半導体装置。断面視において、前記アルミニウム金属層は前記シールリングの上面の一部を覆っており、前記シールリングを取り囲むように、前記ダイシング領域にて前記パッシベーション膜は除去されており、前記パッシベーション膜は窒化膜を含有していることを特徴とする請求項89に記載の半導体装置。前記パッシベーション膜の上にポリイミド膜を更に有し、前記ダイシング領域にて前記ポリイミド膜が除去されていることを特徴とする請求項89に記載の半導体装置。前記第2層間絶縁膜は、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されており、前記第1エッチングストッパ及び前記第2エッチングストッパの膜厚は、前記パッシベーション膜の膜厚より薄いことを特徴とする請求項89に記載の半導体装置。前記第1エッチングストッパ及び前記第2エッチングストッパは、プラズマ窒化膜、SiC、SiONのうちのいずれか一つを含有していることを特徴とする請求項89に記載の半導体装置。前記半導体基板に素子分離領域が設けられており、前記シールリングは、前記素子分離領域以外の前記半導体基板上に設けられていることを特徴とする請求項89に記載の半導体装置。前記銅金属層はめっき法で堆積されることにより形成されることを特徴とする請求項89に記載の半導体装置。前記複数の層間絶縁膜のうちの少なくとも一つは、低誘電率膜で形成されていることを特徴とする請求項89に記載の半導体装置。前記低誘電率膜はポーラスなものであることを特徴とする請求項96に記載の半導体装置。前記シールリングは、前記第1層間絶縁膜内に形成されたタングステン、Al、TiN、Ru、ポリシリコンのうちのいずれかを含有する第1部位と、前記第1エッチングストッパ、前記第2層間絶縁膜、前記第2エッチングストッパ、及び前記第3層間絶縁膜内に形成された銅金属を含有する第2部位とを有し、前記第1層間絶縁膜は、プラズマ酸化膜、FSG膜、有機膜、SiON、SiOC、SiCFのうちのいずれか一つで構成されていることを特徴とする請求項89に記載の半導体装置。前記パッシベーション膜が除去されている箇所では、前記絶縁層が露出していることを特徴とする請求項89に記載の半導体装置。回路形成領域とダイシング領域とを有する半導体基板を準備する工程と、前記半導体基板上に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜内に第1溝を形成してからめっき法により銅金属を前記第1溝内に堆積することにより、前記回路形成領域を取り囲むような前記銅金属を含有するシールリングを形成する工程と、前記第1層間絶縁膜上にアルミニウム金属膜を形成する工程と、前記アルミニウム金属膜を第1マスクを用いてエッチングすることにより、前記シールリングの上面を覆うようなアルミニウム金属層を形成する工程と、前記第1層間絶縁膜及び前記アルミニウム金属層上に窒化膜を形成する工程と、前記窒化膜に、第2マスクを用いてエッチングすることにより、前記ダイシング領域の前記窒化膜を除去する工程と、を有し、前記アルミニウム金属層の幅は前記シールリングの幅よりも大きくなることを特徴とする半導体装置の製造方法。前記半導体基板を準備する工程と前記第1層間絶縁膜を形成する工程との間に、前記半導体基板上に第2層間絶縁膜を形成する工程と、前記第2層間絶縁膜内に第2溝を形成してからタングステンを前記第2溝に堆積して前記半導体基板に接続されるタングステンコンタクトを形成する工程とを更に有し、前記タングステンコンタクトは前記シールリングの一部であり、前記半導体基板と前記第1層間絶縁膜との間に前記第2層間絶縁膜が形成されることを特徴とする請求項100に記載の半導体装置の製造方法。前記シールリングを形成する工程は、第3マスクを用いてエッチングすることにより前記第1溝上に前記第1層間絶縁膜内の第3溝を形成し、前記第1溝と第3溝の内部に前記銅金属を堆積することにより前記シールリングを形成する工程を含むことを特徴とする請求項100に記載の半導体装置の製造方法。断面視において、前記アルミニウム金属層は前記シールリングの上面を完全に覆っており、前記窒化膜は前記シールリングを取り囲むように除去されていることを特徴とする請求項100に記載の半導体装置の製造方法。前記窒化膜を形成する工程の後に、前記窒化膜上にポリイミド膜を形成する工程を更に有することを特徴とする請求項100に記載の半導体装置の製造パッシベーション膜120は、シールリング110の回路形成領域側にのみ形成されており、ダイシング領域側は層間絶縁膜109上面が露出している。その理由は、パッシベーション膜120をダイシング領域を含むウェハ表面全体に形成したままの場合、ダイシング領域をダイシングする際にダイシングに起因する応力あるいはクラックがパッシベーション膜120を介して回路形成領域にまで伝わりやすく、回路形成領域にクラックが発生してしまう恐れがあるからである。よって、従来の半導体装置においては、図29に示すようにシールリング110の最上層である第2配線層114の上面が露出した構造となっていた。即ち、第2配線層114の上面は外気に曝されていた。銅は他の金属配線材料例えばアルミニウムよりも比較的酸化、腐食しやすい。よって、この例のように、シールリング構造の最上層である第2配線層114が銅である場合、第2配線層114が酸化、腐食してしまう。そして、当該シールリング110による半導体装置の保護効果の劣化を招いてしまう。本発明は以上のような課題を解決するためになされたものであり、最上層に銅を材料とする層を有するシールリングの酸化および腐食を防止しつつ、ダイシングの際の回路形成領域におけるクラック発生を防止できる半導体装置およびその製造方法を提供することを目的とする。本発明に係る半導体装置の製造方法では、半導体基板上の層間絶縁膜に銅金属を含有するシールリングを形成し、その上面を覆うアルミニウム金属層を形成する。そして層間絶縁膜及びアルミニウム金属層上に窒化膜を形成し、当該窒化膜を貫通しアルミニウム金属層の上部を露出する開口部を設ける。アルミニウム金属層の幅はシールリングの幅よりも大きく形成される。本発明に係る半導体装置の製造方法によれば、シールリングの銅金属層の上面は外気に曝されないので、それが酸化、腐食し、当該シールリングによる半導体装置の保護効果が劣化するのを防止することができる。またダイシング領域とシールリングとの間において、シールリングを覆う窒化膜またはパッシベーションマクに開口部が形成される。それにより、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝わり難くなり、回路形成領域にクラックが入ってしまうことを防止することができる。また開口部がシールリングを覆うアルミニウム金属層の上に形成されるため、ダイシング領域とシールリングとの間に開口部を形成するためのスペースを確保できない場合にも対応できる。<実施の形態1>図1は、実施の形態1に係る半導体装置の構成を示す図であり、シールリングが形成された領域の拡大断面図である。この図において、図29に図示したものと同一の要素には同一符号を付してあるので、それらの詳細な説明は省略する。なお、図1においても、図示した領域の左側に回路形成領域、右側にダイシング領域がそれぞれ存在する。また、第1配線層112および第2配線層114は共に銅を材料としている。本実施の形態において、パッシベーション膜120には、層間絶縁膜109にまで到達する開口部123プラズマ窒化膜層121の開口部123aおよびポリイミド層122の開口部123bが形成されている。即ち、開口部123においてパッシベーション膜120は完全に除去されており、言い換えれば、開口部123はパッシベーション膜120が形成されていない領域である。開口部123はスリット形状を有しており、シールリング110の外側を囲むよう配置されている。つまり、開口部123の位置と第2配線層114上面の位置とは互いにずれており、開口部123の方がチップの外側即ちダイシング領域側に位置している。従って、第2配線層114上面は、パッシベーション膜120により完全に覆われているので、第2配線層114の上面は外気に曝されない。よって、第2配線層114が酸化、腐食し、シールリング110による半導体装置の保護効果が劣化するのを防止することができる。さらに、開口部123の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜120にまで伝わり難く、回路形成領域にクラックが入ってしまうことを防止することができる。図2~図7は、図1に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。シリコン基板101にSTIShallowTrenchIsolation法で例えば厚さ300nmのトレンチ分離素子分離膜102を形成する。次に、例えば高密度プラズマHDP:HighDensityPlasma酸化膜を1000nm堆積して、CMPChemicalMechnicalPolishing法により300nm研磨することによって、層間絶縁膜103を形成する。そして層間絶縁膜103を、例えば0.10μm径のレジストマスクを用いたドライエッチングにより、第1コンタクト111を形成するための開口を形成する。このとき、シリコン基板101と、層間絶縁膜103とは充分エッチング選択比のある条件でエッチングしている。続いて、CVDChemicalVaporDeposition法により、例えばTiNおよびTiをそれぞれ20nmずつ堆積させたバリアメタル不図示を形成した後、同じくCVD法により第1コンタクト111の材料であるタングステンを堆積させる。その後、CMP法を用いて、層間絶縁膜103上のタングステンおよびバリアメタルを除去することで、第1コンタクト111が形成される図2。次に、例えばプラズマ窒化膜を50nm堆積させることで、エッチングストッパ層104を形成する。さらに、例えばプラズマ酸化膜400nm堆積させ、CMP法を用いて200nm研磨することにより層間絶縁膜105を形成する。そして、層間絶縁膜105をレジストマスク131をマスクとしてドライエッチングすることにより、第1配線層112を形成するための開口を形成する図3。レジストマスク131を除去した後、TaNおよびTaをそれぞれ10nmずつスパッタ法により成膜することでバリアメタル不図示を形成し、続いて第1配線層112の材料となる銅をめっき法で400nm堆積させる。そして、CMP法を用いて層間絶縁膜105上の銅およびバリアメタルを除去することで、第1配線層112が形成される。さらに、例えばプラズマ窒化膜を50nm堆積させることで、エッチングストッパ層106を形成する。続いて例えばプラズマ酸化膜400nm堆積させ、CMP法を用いて200nm研磨することにより層間絶縁膜107を形成する。その後、層間絶縁膜107を、例えば0.10μm径のレジストマスクを用いたドライエッチングにより、第2コンタクト113を形成するための開口を形成する。そして、CVD法により、例えばTiNおよびTiをそれぞれ20nmずつ堆積させたバリアメタル不図示を形成した後、同じくCVD法により第2コンタクト層113の材料であるタングステンを200nm堆積させる。その後、CMP法を用いて、層間絶縁膜107に形成された開口の外のタングステンおよびバリアメタルを除去することで、第2コンタクト113が形成される。そして、プラズマ窒化膜を30nm堆積させることで、エッチングストッパ層108を形成し、例えばプラズマ酸化膜400nm堆積させ、CMP法を用いて200nm研磨することにより層間絶縁膜109を形成する。その後、レジストマスク132をマスクとするドライエッチングにより、第2配線層114を形成するための開口を形成する図4。レジストマスク132を除去した後、TaNおよびTaをそれぞれ10nmずつスパッタ法により成膜することでバリアメタル不図示を形成し、続いて第2配線層114の材料となる銅をめっき法で400nm堆積させる。そして、CMP法を用いて層間絶縁膜109上の銅およびバリアメタルを除去することで、第2配線層114が形成される図5。以上の工程で、シールリング110の形成が完了する。次に、パッシベーション膜120のプラズマ窒化膜層121を800nm堆積する図6。そして、プラズマ窒化膜層121上にレジストマスク133を形成し、レジストマスク133をマスクとしてプラズマ窒化膜層121をエッチングして開口部123aを形成する。このとき、開口部123aは、シールリング構造シールリング110の外側を囲むように形成される。開口部123aは、例えば1μmのスリット状に形成される図7。そして最後に、ポリイミド層122ポリイミド膜を堆積し、開口部123a上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド層122に開口部123bを形成する。以上の工程により、図1に示した本実施の形態に係る半導体装置が形成される。なお、上記の説明において、層間絶縁膜103,105,107,109は、プラズマ酸化膜としたが、例えば、FSGF-dopedSilicateGlass膜や、有機膜、SiON、SiOC、SiCF等の低誘電率膜low-k膜であってもよい。またそれら層間絶縁膜の厚さは上で示したものに限定されるものではなく、例えば0~200nmであってもよい。また、エッチングストッパ層104,106,108はプラズマ窒化膜としたが、例えばSiC、SiONであってもよい。また、厚さは上で示したものに限定されるものではない。さらに、第1および第2コンタクト111,112の材料は、タングステン以外の例えばAl、TiN、Ru等のメタルやポリシリコンなどでもよい。パッシベーション膜120は、プラズマ窒化膜層121およびポリイミド層122の2層構造としたが、単層構造であってもよいし2層以上の多層構造であってもよい。また、パッシベーション膜120の材料としては、プラズマ窒化膜およびポリイミド以外にも、例えばFSG膜、有機膜、SiON、SiOC、SiCF等の低誘電率材料であってもよい。パッシベーション膜120に形成される開口部123の幅は1μmに限定されるものではない。パッシベーション膜120にはシールリング構造の外側の開口部123だけでなく、レイアウト可能であればシールリング110の内側にも回路形成領域を囲むスリット状の開口を形成してもよい。その場合、回路形成領域でのクラックの発生を抑える効果はさらに向上される。但しその場合、パッシベーション膜120による保護効果が劣化する恐れがあるので注意が必要である。また、開口部123は、スリット形状でなくてもよく、例えば、ダイシング領域側のパッシベーション膜が全て除去される構成であってもよい。さらにまた、図1において、開口部123を構成するプラズマ窒化膜層121の開口部123aおよびポリイミド層122の開口部123bの幅はほぼ同じ大きさで示したが、レイアウト可能であればプラズマ窒化膜層121の開口部123aの幅をより大きくあるいは、露光可能であれば、ポリイミド層122の開口部123bをより小さく形成してもよい。それにより、開口部123aと開口部123bとの位置合わせずれに対するマージンを大きくとることができる。また、開口部123の形成工程は、プラズマ窒化膜層121の開口部123aを形成した後にポリイミド層122を堆積し、開口部123bを形成することによって行われるように説明したが、次のように行ってもよい。即ち、まずプラズマ窒化膜層121およびポリイミド層122を堆積し、ポリイミド層122に開口部123bを形成した後、そのポリイミド層をマスクとして自己整合的にプラズマ窒化膜層121に開口部123aを形成してもよい。その場合、開口部123aと開口部123bとの位置合わせを行う必要がなくなると共に製造工程数を削減することができる。なお、本実施の形態においては、2層配線構造を有する半導体装置について説明したが、例えば単層構造や3層以上の多層配線構造の場合でも、上記と同様の効果を得ることができることは明らかである。<実施の形態2>実施の形態1では、シールリング110を構成する各層は全てシングルダマシン法によって形成するものとしたが、主回路領域回路形成領域における回路形成工程に応じて、デュアルダマシン法を用いるものであってもよい。図8はその一例として、シールリング110の第2コンタクト113および第2配線層114をデュアルダマシン法を用いて形成した場合の構成を示した図である。同図において、図1と同様の要素には同一符号を付してある。デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので第2コンタクト113と第2配線層114は共に銅で形成される。本実施の形態においても、パッシベーション膜120には、層間絶縁膜109にまで到達するスリット形状の開口部123が、シールリング110の外側を囲むよう形成されている。また、第2配線層114上面は、パッシベーション膜120により完全に覆われているので、第2配線層114の上面は外気に曝されない。よって、実施の形態1と同様に、第2配線層114が酸化、腐食し、シールリングによる半導体装置の保護効果が劣化するのを防止することができる。また、開口部123の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝わり難く、回路形成領域にクラックが入ってしまうことを防止することができる。図9~図11は、図8に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。まず、素子分離膜102が形成されたシリコン基板101上に、層間絶縁膜103、エッチングストッパ層104、層間絶縁膜105、第1コンタクト111および第1配線層112を形成する。なお、それらの工程は実施の形態1と同様であるので、ここでの説明は省略する。そして、例えばプラズマ窒化膜のエッチングストッパ層106を形成し、続いて例えばプラズマ酸化膜の層間絶縁膜107を形成する。その後、層間絶縁膜107上に、第2コンタクト113を形成する領域が開口されたレジストマスク134を形成する。そして、レジストマスク134をマスクとするドライエッチングにより、第2コンタクト113を形成するための開口を形成する図9。レジストマスク134を除去した後、さらに第2配線層114を形成する領域が開口されたレジストマスク135を形成し、それをマスクとするドライエッチングにより層間絶縁膜107に第2配線層114を形成するための開口を形成する図10。レジストマスク135を除去した後、TaNおよびTaをそれぞれ10nmずつスパッタ法により成膜することでバリアメタル不図示を形成し、続いて銅をめっき法で堆積させる。そして、CMP法を用いて層間絶縁膜107上の銅およびバリアメタルを除去することで、層間絶縁膜107に第2コンタクト113並びに第2配線層114が形成される図11。そして、実施の形態1と同様の工程で、開口部123を有するパッシベーション膜120を形成することで、図8に示した本実施の形態に係る半導体装置が形成される。デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンを小さくできるので、シールリング110をより確実に形成することができる。<実施の形態3>図12は、実施の形態3に係る半導体装置の構成を示す図である。この図において、図1と同様の要素には同一符号を付してある。同図に示すように、シールリング110の最上層である第2配線層114上に、当該第2配線層114上面を覆うアルミ配線層141を形成する。なお、本実施の形態においても、パッシベーション膜120には、層間絶縁膜109にまで到達するスリット形状の開口部123が、シールリング110の外側を囲むよう形成されている。また第2配線層114上面は、アルミ配線層141により完全に覆われているので、第2配線層114の上面は外気に曝されない。よって、実施の形態1と同様に、第2配線層114が酸化、腐食して、シールリング110による半導体装置の保護効果が劣化するのを防止することができる。また、開口部123の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝わり難く、回路形成領域にクラックが入ってしまうことを防止することができる。また、例えば実施の形態1において、開口部123が位置合わせのずれにより第2配線層114の上方に形成されてしまった場合、第2配線層114は開口部123に露出してしまう。しかし、本実施の形態では、開口部123が第2配線層114の上方に形成された場合、アルミ配線層141が開口部123に露出するが、その下の第2配線層114は露出しない。アルミは銅に比較して酸化および腐食は生じ難いため、結果としてシールリング110による半導体装置の保護効果の劣化は防止される。よって、開口部123形成の際に高精度な位置合わせ精度を得ることができない場合に有効である。さらに、ダイシング領域とシールリング110との間に、開口部123を形成するためのスペースを確保できない場合、開口部123を意図的にアルミ配線層141上方に形成してもよい。即ち、開口部123をシールリング110の上方や内側に形成しても、当該開口部123がアルミ配線層141の上に位置していれば、当該開口部123に第2配線層114やシールリング110の内側の層間絶縁膜109が露出しないので、シールリング110およびパッシベーション膜120による半導体装置の保護効果の劣化は生じない。図13~図15は、図12に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。まず、実施の形態1で図2~図5に示したものと同様の工程で、シールリング110を形成する。それらの工程の詳細は実施の形態1で説明したとおりであるので、ここでの説明は省略する。その後、シールリング110の第2配線層114および層間絶縁膜109上にアルミ配線層141を形成する図13。そして第2配線層114の上方に、レジストマスク142を形成し、それをマスクとしてアルミ配線層141をエッチングする。その結果、第2配線層114の上面を覆うアルミ配線層141が形成される図14。このとき、第2配線層114とアルミ配線層141との位置合わせずれを考慮し、アルミ配線層141は第2配線層114よりもひと回り大きい幅で形成する。即ち、アルミ配線層141を第2配線層114よりも位置合わせずれ量以上大きい幅に形成することで、アルミ配線層141は第2配線層114の上面を完全に覆うことができる。レジストマスク142を除去した後、パッシベーション膜120のプラズマ窒化膜層121を堆積する。そして、プラズマ窒化膜層121上にレジストマスク143を形成し、レジストマスク143をマスクとしてプラズマ窒化膜層121をエッチングして開口部123aを形成する。このとき、開口部123aは、シールリング構造シールリング110の外側を囲むように形成される図15。そして最後に、ポリイミド層122を堆積し、開口部123a上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド層122に開口部123bを形成する。以上の工程により、図12に示した本実施の形態に係る半導体装置が形成される。なお、以上の説明においては、シールリング110を構成する各層は全てシングルダマシン法によって形成するものとしたが、実施の形態2に示したように、デュアルダマシン法を用いるものであってもよい。図16はその一例として、シールリング110の第2コンタクト113および第2配線層114をデュアルダマシン法を用いて形成した場合の構成を示した図である。デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので第2コンタクト113と第2配線層114は共に銅で形成される。図16に示したシールリング110の製造工程については、実施の形態2と同様であるのでここでの説明は省略する。デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンが大きいので、シールリング110をより確実に形成することができる。<実施の形態4>例えば実施の形態1において、開口部123が位置合わせのずれにより第2配線層114の上方に形成された場合、第2配線層114は開口部123に露出してしまう。そこで実施の形態3において、それを防止するために第2配線層114を覆うアルミ配線層141を有する構成を示した。しかしその場合、上述したようにアルミ配線層141を第2配線層114よりもひと回り大きく形成する必要があり、半導体装置の小型化の妨げとなる。一方、開口部123に第2配線層114が露出してしまうのを防止するために、第2配線層114および層間絶縁膜109上に、プラズマ窒化膜層121とのエッチング選択性を有する保護膜を形成することが考えられる。しかしその場合、ダイシングの際のクラックが当該保護膜を介して回路形成領域にまで達してしまう恐れが生じる。図17は、実施の形態4に係る半導体装置の構成を示す図である。この図において、図1と同様の要素には同一符号を付してある。本実施の形態においては、シールリング110上方のパッシベーション膜120は、ポリイミド層122、プラズマ窒化膜層121およびプラズマ酸化膜層151の3層構造となっている。プラズマ酸化膜層151は、プラズマ窒化膜層121に対するエッチング選択性を有している。また、プラズマ酸化膜層151は第2配線層114上に開口部151aを有しており、開口部151aにはアルミ配線層152が形成されている。本実施の形態によれば、開口部123が第2配線層114の上方に形成された場合でも、プラズマ窒化膜層121に対するエッチング選択性を有するプラズマ酸化膜層151あるいはアルミ配線層152が第2配線層114を覆っているため、第2配線層114は露出しない。よって、開口部123形成の際に高精度な位置合わせ精度を得ることができない場合に有効である。また、実施の形態3と異なり、アルミ配線層152は第2配線層114よりも大きく形成する必要はないので、装置の小型化に寄与できる。さらに、プラズマ酸化膜層151にはアルミ配線層152が形成された開口部151aを有しているので、ダイシングの際のクラックがプラズマ酸化膜層151を介して回路形成領域にまで達することを防止できる。さらに、開口部123をシールリング110の上方や内側に形成しても、当該開口部123に第2配線層114やシールリング110の内側の層間絶縁膜109が露出しないので、シールリング110およびパッシベーション膜120による半導体装置の保護効果の劣化は生じない。本実施の形態においては、図17で参照部号151で示した第1のパッシベーション膜としての層はプラズマ酸化膜、121で示した第2のパッシベーション膜としての層はプラズマ窒化膜という組み合わせについて説明する。しかし、第1のパッシベーション膜と第2のパッシベーション膜との間にエッチング選択性を有する組み合わせであれば、他の組み合わせでもよい。図18~図20は、図17に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。まず、実施の形態1で図2~図5に示したものと同様の工程で、シールリング110を形成する。それらの工程の詳細は実施の形態1で説明したとおりであるので、ここでの説明は省略する。その後、シールリング110の第2配線層114および層間絶縁膜109上にプラズマ酸化膜層151を形成し、第2配線層114上方を開口したレジストマスク153を形成し、当該レジストマスク153をマスクとしてプラズマ酸化膜層151をエッチングすることで、開口部151aを形成する図18。このとき、開口部151aの幅は第2配線層114の幅よりも狭いものでよい。次に、プラズマ酸化膜層151上にアルミ配線層152を堆積させる。そして、開口部151aの上方にレジストマスク154を形成し、レジストマスク154をマスクとしてアルミ配線層152をエッチングする図19。このとき、レジストマスク154は開口部151aの幅よりもひと回り大きく形成すればよく、必ずしも第2配線層114の幅よりも大きくする必要は無い。アルミ配線層152の幅はレジストマスク154の幅により規定されるので、レジストマスク154を第2配線層114の幅よりも狭くすれば、実施の形態3よりもシールリング110が形成される領域の幅を狭くレイアウトすることが可能になり、半導体装置の小型化に寄与できる。レジストマスク154を除去した後、パッシベーション膜120のプラズマ窒化膜層121を堆積する。そして、プラズマ窒化膜層121上にレジストマスク155を形成し、レジストマスク155をマスクとしてプラズマ窒化膜層121をエッチングして開口部123aを形成する。このとき、開口部123aは、シールリング構造の外側を囲むように形成される図20。そして最後に、ポリイミド層122を堆積し、開口部123a上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド層122に開口部123bを形成する。以上の工程により、図17に示した本実施の形態に係る半導体装置が形成される。なお、以上の説明においては、シールリング110を構成する各層は全てシングルダマシン法によって形成するものとしたが、実施の形態2に示したように、デュアルダマシン法を用いるものであってもよい。図21はその一例として、シールリング110の第2コンタクト113および第2配線層114をデュアルダマシン法を用いて形成した場合の構成を示した図である。デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので第2コンタクト113と第2配線層114は共に銅で形成される。図21に示したシールリング110の製造工程については、実施の形態2と同様であるのでここでの説明は省略する。デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンが大きいので、シールリング110をより確実に形成することができる。<実施の形態5>図22は、実施の形態5に係る半導体装置の構成を示す図である。この図において、図1と同様の要素には同一符号を付してある。同図に示すように、開口部123はエッチングストッパ層108にまで到達している。即ち、開口部123は、ポリイミド層122の開口部123b、プラズマ窒化膜層121の開口部123aおよび層間絶縁膜109の開口部123cとから成る。この場合、ダイシング領域をダイシングする際の応力は、図1の場合よりもさらに回路形成領域へ伝わりにくくなる。よって、回路形成領域にクラックが入ってしまうことを防止される効果は実施の形態1よりもさらに向上される。また、本実施の形態は、層間絶縁膜として上記したような低誘電率膜low-k膜を使用したケースに特に有効である。一般に、低誘電率膜はポーラスなものが多く、そのため加熱処理等における収縮が大きいものが多い。従って、例えば層間絶縁膜として109としてそのような低誘電率膜を使用した場合、その収縮によるストレス応力が層間絶縁膜109自身に加わり、クラックが発生しやすくなる。よって、層間絶縁膜109が開口部123cを有することで、その収縮による応力を緩和することができ、クラック発生を防止することができる。図23および図24は、図22に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。まず、実施の形態1で図2~図6に示したものと同様の工程で、シールリング110を形成し、その上にパッシベーション膜120のプラズマ窒化膜層121を堆積する図23。それらの工程の詳細は実施の形態1で説明したとおりであるので、ここでの説明は省略する。そして、プラズマ窒化膜層121上にレジストマスク156を形成し、レジストマスク156をマスクとしてプラズマ窒化膜層121をエッチングしてシールリング構造シールリング110の外側を囲む開口部123aを形成すると共に、層間絶縁膜109をエッチングして開口部123cを形成する図24。そして最後に、ポリイミド層122を堆積し、開口部123a上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド層122に開口部123bを形成する。以上の工程により、図22に示した本実施の形態に係る半導体装置が形成される。なお、以上の説明においては、シールリング110を構成する各層は全てシングルダマシン法によって形成するものとしたが、実施の形態2に示したように、デュアルダマシン法を用いるものであってもよい。その場合、図8において開口部123が層間絶縁膜107の下のエッチングストッパ層106にまで達する構成となる。デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンが大きいので、シールリング110をより確実に形成することができる。<実施の形態6>例えば、主回路領域回路形成領域における回路形成工程にデュアルダマシン法が用いられる場合、実施の形態2のように、シールリング110の形成にもデュアルダマシン法を用いればよい。しかし、シールリングの各層はデュアルダマシンフローのうちのコンタクト形成工程のみによっても形成することができる。図25は本実施の形態に係る半導体装置の構成を示す図である。同図において、図1と同様の要素には同一符号を付してある。ここで、当該半導体装置は配線の材料として銅を用いるものと仮定する。同図に示すように、シールリング210は、第1コンタクト211、第1配線層212、第2コンタクト213、第3コンタクト214および第4コンタクト215から構成されている。第1コンタクト211および第1配線層212はシングルダマシン法で形成され、第2コンタクト213、第3コンタクト214および第4コンタクト215はデュアルダマシンのコンタクト形成工程で形成されている。デュアルダマシン法では、コンタクトは配線層と同じ材料で形成されるので、第2コンタクト213、第3コンタクト214および第4コンタクト215は銅で形成される。素子分離膜102が形成されたシリコン基板101上には、第1コンタクト211が形成された層間絶縁膜201、第1配線層212が形成された層間絶縁膜203、第2コンタクト213が形成された層間絶縁膜205、第3コンタクト214が形成された層間絶縁膜207、第4コンタクト215が形成された層間絶縁膜209が形成されている。また、層間絶縁膜201と層間絶縁膜203との間にはエッチングストッパ層202、層間絶縁膜203と層間絶縁膜205との間にはエッチングストッパ層204が、層間絶縁膜205と層間絶縁膜207との間にはエッチングストッパ層206が、層間絶縁膜207と層間絶縁膜209との間にはエッチングストッパ層208がそれぞれ形成されている。パッシベーション膜120には、層間絶縁膜209にまで到達する開口部123プラズマ窒化膜層121の開口部123aおよびポリイミド層122の開口部123bが形成されている。即ち、開口部123においてパッシベーション膜120は完全に除去されている。よって、実施の形態1と同様に、ダイシング時に回路形成領域にクラックが入ってしまうことを防止することができる。また、第2配線層114上面は、パッシベーション膜120により完全に覆われているので、第4コンタクト215が酸化、腐食してシールリング210による半導体装置の保護効果が劣化するのを防止することができる。図26~図28は、図25に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。まず、素子分離膜102が形成されたシリコン基板101上に、層間絶縁膜201、エッチングストッパ層202、層間絶縁膜203、第1コンタクト211および第1配線層212を形成する。なお、それらの工程は実施の形態1と同様であるので、ここでの説明は省略する。その後、例えばプラズマ窒化膜によるエッチングストッパ層204を形成し、続いて例えばプラズマ酸化膜により層間絶縁膜205を形成する。その後、層間絶縁膜205上に、第2コンタクト213を形成する領域が開口されたレジストマスク221を形成する。そして、レジストマスク221をマスクとするドライエッチングにより、第2コンタクト213を形成するための開口を形成する図26。レジストマスク221を除去した後、回路形成領域においては配線のためのトレンチ形成が行われるが、このときシールリング210を形成する領域においては何の処理も行わない。そして、バリアメタル不図示を形成した後、銅をめっき法で堆積させる。そして、CMP法を用いて層間絶縁膜205上の銅およびバリアメタルを除去することで、層間絶縁膜205に第2コンタクト213が形成される図27。このように、第2コンタクト213は、デュアルダマシンフローのうちのコンタクト形成工程のみによって形成される。その後、上と同様にデュアルダマシンフローのうちのコンタクト形成工程のみを使用して、エッチングストッパ層206、層間絶縁膜207、第3コンタクト214を形成し、さらにその上にエッチングストッパ層208、層間絶縁膜209、第4コンタクト215を形成する図28。以上の工程で、シールリング210の形成が完了する。そして、実施の形態1と同様の工程で、開口部123を有するパッシベーション膜120を形成することで、図25に示した本実施の形態に係る半導体装置が形成される。このように、本実施の形態においては、シールリング210を構成する所定の層第2コンタクト213、第3コンタクト214、第4コンタクト215は、デュアルダマシンフローのうちのコンタクト形成工程のみによって形成される。その場合、デュアルダマシンフローのコンタクト形成工程と配線形成工程との両方を用いる場合と異なり、シールリング210の配線層とコンタクトとの位置合わせを行わないため、当該位置合わせずれに対するマージンをとる必要がない。よって、上記した他の実施の形態よりも、シールリングの幅を狭く構成できる。なお、以上説明では、シールリング210を構成する層のうちの一部が、デュアルダマシンフローのうちのコンタクト形成工程のみにより形成されるものとして説明したが、回路形成領域のコンタクトおよび配線の形成手法に応じて、全ての層がデュアルダマシンフローのうちのコンタクト形成工程のみによって形成されるものであってもよい。"