"a階調のデータをb階調a>bに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶した第1記憶手段と、2次元配置された複数の画素の各々に対してa階調で表現された階調値を示すa階調データを記憶する第2記憶手段と、前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記対象画素から隣の画素への階調のしみ出し分を補正するための第1の補正値を算出する第1補正処理を行う第1補正手段と、隣の画素から前記対象画素への階調のしみ込み分を補正するための第2の補正値を算出する第2補正処理を行う第2補正手段と、前記第1記憶手段に記憶されている前記ディザ値と、前記第2記憶手段に記憶されている前記階調値と、前記第1の補正値及び前記第2の補正値の少なくとも一方と、を加算した値を用いて、前記b階調表現された前記対象画素の階調値を決定する階調値決定手段と、前記階調値決定手段により決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力する出力手段とを有する制御装置。前記第1補正手段は、前記対象画素について、前記第2記憶手段に記憶されている前記階調値と前記第1記憶手段に記憶されている前記ディザ値とを加算した加算値により、前記b階調表現された前記対象画素の階調値が変更されることが示される場合に、前記第1補正処理を行うことを特徴とする請求項1に記載の制御装置。前記複数の画素の各々について隣の画素へのしみ出し分の補正値を記憶する第3記憶手段と、前記階調値決定手段により決定された階調値により、b階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の補正値を前記第3記憶手段に書き込む書き込み手段と、前記第1補正処理および前記第2補正処理のいずれも行われていない前記加算値により、前記b階調表現された前記対象画素の階調値が変更されないことが示される場合、前記第3記憶手段に記憶されている補正値のうち前記対象画素から隣の画素への階調のしみ出しを示す補正値を前記加算値に加算する第3補正処理を行う第3補正手段とを有する請求項2に記載の制御装置。前記第2補正手段は、前記第3記憶手段に記憶されている補正値を用いて、前記第2補正処理を行うことを特徴とする請求項3に記載の制御装置。前記第1補正手段は、前記対象画素の隣の画素のうち、所定のしみ出し条件を満たす画素について、前記第1補正処理を行うことを特徴とする請求項1ないし4のいずれか一項に記載の制御装置。前記しみ出し条件は、b階調表現された隣の画素の階調値と、b階調表現された前記対照画素の階調値とが異なるという条件を含むことを特徴とする請求項5に記載の制御装置。前記第2補正手段は、前記対象画素の隣の画素のうち、所定のしみ込み条件を満たす画素について、前記第2補正処理を行うことを特徴とする請求項1ないし6のいずれか一項に記載の制御装置。前記しみ込み条件は、b階調表現された隣の画素の階調値と、b階調表現された前記対照画素の階調値とが異なるという条件を含むことを特徴とする請求項7に記載の制御装置。前記複数の画素の各々について隣の画素へのしみ出し分の補正値を記憶する第3記憶手段と、前記階調値決定手段により決定された階調値により、b階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の補正値を前記第3記憶手段に書き込む書き込み手段と、前記第1補正手段は、前記対象画素よりも前に処理された隣の画素の階調と、処理前の前記対象画素の階調とが同一である場合に前記第1補正処理を行い、前記第2補正手段は、前記隣の画素の階調と、処理前の前記対象画素の階調とが異なり、かつ前記第3記憶手段に記憶された、前記隣の画素から前記対象画素への階調のしみ出し分の補正値が0でない場合に前記第2補正処理を行うことを特徴とする請求項2に記載の制御装置。前記第1補正手段は、前記対象画素の隣の画素のうち、前記所定の順番において前記対象画素よりも前に処理される画素について、前記第1補正処理を行うことを特徴とする請求項1ないし9のいずれか一項に記載の制御装置。前記第2補正手段は、前記対象画素の隣の画素のうち、前記所定の順番において前記対象画素よりも前に処理される画素について、前記第2補正処理を行うことを特徴とする請求項1ないし10のいずれか一項に記載の制御装置。a階調のデータをb階調a>bに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶した第1記憶手段と、2次元配置された複数の画素の各々に対してa階調で表現された階調値を示すa階調データを記憶する第2記憶手段と、前記複数の画素の各々について隣の画素へのしみ出し分の補正値を記憶する第3記憶手段と、前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記対象画素から隣の画素への階調のしみ出し分を補正するための第1の補正値を算出する第1補正処理を行う第1補正手段と、隣の画素から前記対象画素への階調のしみ込み分を補正するための第2の補正値を算出する第2補正処理を行う第2補正手段と、前記第3記憶手段に記憶されている補正値のうち前記対象画素から隣の画素への階調のしみ出しを示す第3の補正値を算出する第3補正処理を行う第3補正手段と、前記第1記憶手段に記憶されている前記ディザ値と、前記第2記憶手段に記憶されている前記階調値と、前記第1ないし第3の補正値の少なくとも一つと、を加算した値を用いて、前記b階調表現された前記対象画素の階調値を決定する階調値決定手段と、前記階調値決定手段により決定された階調値により、b階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の補正値を前記第3記憶手段に書き込む書き込み手段と、前記階調値決定手段により決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力する出力手段とを有する制御装置。前記対象画素について、前記第1補正手段による第1補正処理、前記第2補正手段による第2補正処理、前記第3補正手段による第3補正処理、のいずれか一つを実行する、請求項12に記載の制御装置。前記第1補正手段は、前記対象画素よりも前に処理された隣の画素の階調と、処理前の前記対象画素の階調とが同一である場合に前記第1補正処理を行い、前記第2補正手段は、前記隣の画素の階調と、処理前の前記対象画素の階調とが異なり、かつ前記第3記憶手段に記憶された、前記隣の画素から前記対象画素への階調のしみ出し分の補正値が0でない場合に前記第2補正処理を行い、前記第3補正手段は、前記隣の画素の階調と、処理前の前記対象画素の階調とが異なり、前記第2補正処理が行われず、前記第3記憶手段に記憶された、前記対象画素から前記隣の画素への階調のしみ出し分の補正値が0でない場合に前記第3補正処理を行うことを特徴とする請求項12に記載の制御装置。請求項1ないし14のいずれか一項に記載の制御装置と、前記表示手段とを有する表示装置。請求項15に記載の表示装置を有する電子機器。a階調のデータをb階調a>bに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶した第1記憶手段と、2次元配置された複数の画素の各々に対してa階調で表現された階調値を示すa階調データを記憶する第2記憶手段とを有する表示装置の制御方法であって、前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記対象画素から隣の画素への階調のしみ出し分を補正するための第1の補正値を算出する第1補正処理を行うステップと、隣の画素から前記対象画素への階調のしみ込み分を補正するための第2の補正値を算出する第2補正処理を行うステップと、前記第1記憶手段に記憶されている前記ディザ値と、前記第2記憶手段に記憶されている前記階調値と、前記第1の補正値及び前記第2の補正値の少なくとも一方と、を加算した値を用いて、前記b階調表現された前記対象画素の階調値を決定するステップと、前記決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力するステップとを有する制御方法。a階調のデータをb階調a>bに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶した第1記憶手段と、2次元配置された複数の画素の各々に対してa階調で表現された階調値を示すa階調データを記憶する第2記憶手段と、前記複数の画素の各々について隣の画素へのしみ出し分の補正値を記憶する第3記憶手段とを有する表示装置の制御方法であって、前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記対象画素から隣の画素への階調のしみ出し分を補正するための第1の補正値を算出する第1補正処理を行うステップと、隣の画素から前記対象画素への階調のしみ込み分を補正するための第2の補正値を算出する第2補正処理を行うステップと、前記第3記憶手段に記憶されている補正値のうち前記対象画素から隣の画素への階調のしみ出しを示す第3の補正値を算出する第3補正処理を行うステップと、前記第1記憶手段に記憶されている前記ディザ値と、前記第2記憶手段に記憶されている前記階調値と、前記第1ないし第3の補正値の少なくとも一つと、を加算した値を用いて、前記b階調表現された前記対象画素の階調値を決定するステップと、決定された前記階調値により、b階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の補正値を前記第3記憶手段に書き込むステップと、前記決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力するステップとを有する制御方法。しかし、部分書き換えを行った場合でも、書き換えた画素の隣の画素において階調のしみ出しが発生する場合がある。このような階調のしみ出しは、ディザマトリクスを用いた減色処理により中間階調を表現する場合に、実際に表示装置に表示される階調に影響を与える。本発明は、ディザマトリクスを用いた減色処理により中間階調を表現する場合において、書き換えた画素の隣の画素における階調のしみ出しの影響を低減する技術を提供する。本発明は、a階調のデータをb階調a>bに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶した第1記憶手段と、2次元配置された複数の画素の各々に対してa階調で表現された階調値を示すa階調データを記憶する第2記憶手段と、前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記対象画素から隣の画素への階調のしみ出し分を補正するための第1の補正値を算出する第1補正処理を行う第1補正手段と、隣の画素から前記対象画素への階調のしみ込み分を補正するための第2の補正値を算出する第2補正処理を行う第2補正手段と、前記第1記憶手段に記憶されている前記ディザ値と、前記第2記憶手段に記憶されている前記階調値と、前記第1の補正値及び前記第2の補正値の少なくとも一方と、を加算した値を用いて、前記b階調表現された前記対象画素の階調値を決定する階調値決定手段と、前記階調値決定手段により決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力する出力手段とを有する制御装置を提供する。この制御装置によれば、書き換えた画素の隣の画素における階調のしみ出しの影響を低減することができる。好ましい態様において、前記第1補正手段は、前記対象画素について、前記第2記憶手段に記憶されている前記階調値と前記第1記憶手段に記憶されている前記ディザ値とを加算した加算値により、前記b階調表現された前記対象画素の階調値が変更されることが示される場合に、前記第1補正処理を行ってもよい。この制御装置によれば、対象画素の階調値が変更されるか判断された後で補正処理が行われる場合に、書き換えた画素の隣の画素における階調のしみ出しの影響を低減することができる。好ましい態様において、この制御装置は、前記複数の画素の各々について隣の画素へのしみ出し分の補正値を記憶する第3記憶手段と、前記階調値決定手段により決定された階調値により、b階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の補正値を前記第3記憶手段に書き込む書き込み手段と、前記第1補正処理および前記第2補正処理のいずれも行われていない前記加算値により、前記b階調表現された前記対象画素の階調値が変更されないことが示される場合、前記第3記憶手段に記憶されている補正値のうち前記対象画素から隣の画素への階調のしみ出しを示す補正値を前記加算値に加算する第3補正処理を行う第3補正手段とを有してもよい。この制御装置によれば、以前の書き換え時に蓄積された階調のしみ出しの影響を低減することができる。別の好ましい態様において、前記第2補正手段は、前記第3記憶手段に記憶されている補正値を用いて、前記第2補正処理を行ってもよい。この制御装置によれば、第2補正処理のための補正値と第3補正処理のための補正値とをそれぞれ別の記憶手段に記憶させる場合と比較して、記憶手段の容量を低減させることができる。さらに別の好ましい態様において、前記第1補正手段は、前記対象画素の隣の画素のうち、所定のしみ出し条件を満たす画素について、前記第1補正処理を行ってもよい。この制御装置によれば、しみ出し条件を満たす画素に対して、第1補正処理を行うことができる。さらに別の好ましい態様において、前記しみ出し条件は、b階調表現された隣の画素の階調値と、b階調表現された前記対照画素の階調値とが異なるという条件を含んでもよい。この制御装置によれば、隣の画素と、b階調表現された階調値が異なる画素に対して、第1補正処理を行うことができる。さらに別の好ましい態様において、前記第2補正手段は、前記対象画素の隣の画素のうち、所定のしみ込み条件を満たす画素について、前記第2補正処理を行ってもよい。この制御装置によれば、しみ込み条件を満たす画素に対して、第1補正処理を行うことができる。さらに別の好ましい態様において、前記しみ込み条件は、b階調表現された隣の画素の階調値と、b階調表現された前記対照画素の階調値とが異なるという条件を含んでもよい。この制御装置によれば、隣の画素と、b階調表現された階調値が異なる画素に対して、第2補正処理を行うことができる。さらに別の好ましい態様において、前記複数の画素の各々について隣の画素へのしみ出し分の補正値を記憶する第3記憶手段と、前記階調値決定手段により決定された階調値により、b階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の補正値を前記第3記憶手段に書き込む書き込み手段と、前記第1補正手段は、前記対象画素よりも前に処理された隣の画素の階調と、処理前の前記対象画素の階調とが同一である場合に前記第1補正処理を行い、前記第2補正手段は、前記隣の画素の階調と、処理前の前記対象画素の階調とが異なり、かつ前記第3記憶手段に記憶された、前記隣の画素から前記対象画素への階調のしみ出し分の補正値が0でない場合に前記第2補正処理を行ってもよい。この制御装置によれば、対象画素の階調値が変更されるか判断された後で補正処理が行われる場合に、書き換えた画素の隣の画素における階調のしみ出しの影響を低減することができる。さらに別の好ましい態様において、前記第1補正手段は、前記対象画素の隣の画素のうち、前記所定の順番において前記対象画素よりも前に処理される画素について、前記第1補正処理を行ってもよい。この制御装置によれば、所定の順番において対象画素よりも前に処理される画素にに対して、第1補正処理を行うことができる。さらに別の好ましい態様において、前記第2補正手段は、前記対象画素の隣の画素のうち、前記所定の順番において前記対象画素よりも前に処理される画素について、前記第2補正処理を行ってもよい。この制御装置によれば、所定の順番において対象画素よりも前に処理される画素にに対して、第2補正処理を行うことができる。また、本発明は、a階調のデータをb階調a>bに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶した第1記憶手段と、2次元配置された複数の画素の各々に対してa階調で表現された階調値を示すa階調データを記憶する第2記憶手段と、前記複数の画素の各々について隣の画素へのしみ出し分の補正値を記憶する第3記憶手段と、前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記対象画素から隣の画素への階調のしみ出し分を補正するための第1の補正値を算出する第1補正処理を行う第1補正手段と、隣の画素から前記対象画素への階調のしみ込み分を補正するための第2の補正値を算出する第2補正処理を行う第2補正手段と、前記第3記憶手段に記憶されている補正値のうち前記対象画素から隣の画素への階調のしみ出しを示す第3の補正値を算出する第3補正処理を行う第3補正手段と、前記第1記憶手段に記憶されている前記ディザ値と、前記第2記憶手段に記憶されている前記階調値と、前記第1ないし第3の補正値の少なくとも一つと、を加算した値を用いて、前記b階調表現された前記対象画素の階調値を決定する階調値決定手段と、前記階調値決定手段により決定された階調値により、b階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の補正値を前記第3記憶手段に書き込む書き込み手段と、前記階調値決定手段により決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力する出力手段とを有する制御装置を提供する。この制御装置によれば、補正処理が行われた後で対象画素の階調値が変更されるか判断される場合に、書き換えた画素の隣の画素における階調のしみ出しの影響を低減することができる。好ましい態様において、この制御装置は、前記対象画素について、前記第1補正手段による第1補正処理、前記第2補正手段による第2補正処理、前記第3補正手段による第3補正処理、のいずれか一つを実行してもよい。この制御装置によれば、第1ないし第3処理のすべてが実行される場合と比較して処理を簡略化することができる。別の好ましい態様において、前記第1補正手段は、前記対象画素よりも前に処理された隣の画素の階調と、処理前の前記対象画素の階調とが同一である場合に前記第1補正処理を行い、前記第2補正手段は、前記隣の画素の階調と、処理前の前記対象画素の階調とが異なり、かつ前記第3記憶手段に記憶された、前記隣の画素から前記対象画素への階調のしみ出し分の補正値が0でない場合に前記第2補正処理を行い、前記第3補正手段は、前記隣の画素の階調と、処理前の前記対象画素の階調とが異なり、前記第2補正処理が行われず、前記第3記憶手段に記憶された、前記対象画素から前記隣の画素への階調のしみ出し分の補正値が0でない場合に前記第3補正処理を行ってもよい。この制御装置によれば、対象画素よりも前に処理された隣の画素との関係に応じて、階調のしみ出しの影響を低減することができる。また、本発明は、上記の制御装置と、前記表示手段とを有する表示装置を提供する。この表示装置によれば、以前の書き換え時に蓄積された階調のしみ出しの影響を低減することができる。さらに、本発明は、上記の表示装置を有する電子機器を提供する。この電子機器によれば、以前の書き換え時に蓄積された階調のしみ出しの影響を低減することができる。さらに、本発明は、a階調のデータをb階調a>bに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶した第1記憶手段と、2次元配置された複数の画素の各々に対してa階調で表現された階調値を示すa階調データを記憶する第2記憶手段とを有する表示装置の制御方法であって、前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記対象画素から隣の画素への階調のしみ出し分を補正するための第1の補正値を算出する第1補正処理を行うステップと、隣の画素から前記対象画素への階調のしみ込み分を補正するための第2の補正値を算出する第2補正処理を行うステップと、前記第1記憶手段に記憶されている前記ディザ値と、前記第2記憶手段に記憶されている前記階調値と、前記第1の補正値及び前記第2の補正値の少なくとも一方と、を加算した値を用いて、前記b階調表現された前記対象画素の階調値を決定するステップと、前記決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力するステップとを有する制御方法を提供する。この制御方法によれば、書き換えた画素の隣の画素における階調のしみ出しの影響を低減することができる。さらに、本発明は、a階調のデータをb階調a>bに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶した第1記憶手段と、2次元配置された複数の画素の各々に対してa階調で表現された階調値を示すa階調データを記憶する第2記憶手段と、前記複数の画素の各々について隣の画素へのしみ出し分の補正値を記憶する第3記憶手段とを有する表示装置の制御方法であって、前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記対象画素から隣の画素への階調のしみ出し分を補正するための第1の補正値を算出する第1補正処理を行うステップと、隣の画素から前記対象画素への階調のしみ込み分を補正するための第2の補正値を算出する第2補正処理を行うステップと、前記第3記憶手段に記憶されている補正値のうち前記対象画素から隣の画素への階調のしみ出しを示す第3の補正値を算出する第3補正処理を行うステップと、前記第1記憶手段に記憶されている前記ディザ値と、前記第2記憶手段に記憶されている前記階調値と、前記第1ないし第3の補正値の少なくとも一つと、を加算した値を用いて、前記b階調表現された前記対象画素の階調値を決定するステップと、決定された前記階調値により、b階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の補正値を前記第3記憶手段に書き込むステップと、前記決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力するステップとを有する制御方法を提供する。この制御方法によれば、書き換えた画素の隣の画素における階調のしみ出しの影響を低減することができる。1.構成図1は、電子機器1のハードウェア構成を示すブロック図である。電子機器1は、画像を表示する表示装置である。この例で、電子機器1は、電子書籍文書の一例を閲覧するための装置、いわゆる電子ブックリーダーである。電子機器1は、表示部10と、コントローラー20と、CPU30と、VRAM40と、RAM50と、記憶部60と、入力部70とを有する。表示部10は、画像を表示する表示素子を含むディスプレイパネルを有する。この例で、表示素子は、電圧の印加等によりエネルギーを与えなくても表示を保持するメモリー性の表示素子として、電気泳動粒子を用いた表示素子を有する。この表示素子により、表示部10は、モノクロ複数階調この例では白黒2階調の像を表示する。コントローラー20は、表示部10を制御する制御装置である。CPU30は、電子機器1の各部を制御する装置である。CPU30は、RAM50をワークエリアとして、ROM図示略または記憶部60に記憶されているプログラムを実行する。VRAM40は、表示部10に表示させる画像を示す画像データを記憶するメモリーである。RAM50は、データを記憶する揮発性のメモリーである。記憶部60は、電子書籍のデータ書籍データに加え、各種のデータおよびアプリケーションプログラムを記憶する記憶装置であり、HDDまたはフラッシュメモリーなど不揮発性のメモリーを有する。記憶部60は、複数の電子書籍のデータを記憶することができる。入力部70は、ユーザーの指示を入力するための入力装置であり、例えば、タッチスクリーン、キーパッド、またはボタンを含む。以上の要素は、バスにより接続されている。図2は、表示部10の断面構造を示す模式図である。表示部10は、第1基板11と、電気泳動層12と、第2基板13とを有する。第1基板11および第2基板13は、電気泳動層12を挟持するための基板である。第1基板11は、基板111と、接着層112と、回路層113とを有する。基板111は、絶縁性及び可撓性を有する材料、例えばポリカーボネートで形成されている。基板111は、軽量性、可撓性、弾性及び絶縁性を有するものであれば、ポリカーボネート以外の樹脂材料により形成されてもよい。別の例で、基板111は、可撓性を有しないガラスにより形成されていてもよい。接着層112は、基板111と回路層113とを接着する層である。回路層113は、電気泳動層12を駆動するための回路を有する層である。回路層113は、画素電極114を有する。電気泳動層12は、マイクロカプセル121と、バインダー122とを有する。マイクロカプセル121は、バインダー122によって固定されている。バインダー122としては、マイクロカプセル121との親和性が良好で電極との密着性が優れ、かつ絶縁性を有する材料が用いられる。マイクロカプセル121は、内部に分散媒および電気泳動粒子が格納されたカプセルである。マイクロカプセル121は、柔軟性を有する材料、例えばアラビアゴムゼラチン系の化合物またはウレタン系の化合物等が用いられる。なお、マイクロカプセル121と画素電極114との間には、接着剤により形成された接着層が設けられてもよい。分散媒は、水、アルコール系溶媒メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど、エステル類酢酸エチル、酢酸ブチルなど、ケトン類アセトン、メチルエチルケトン、メチルイソブチルケトンなど、脂肪族炭化水素ぺンタン、ヘキサン、オクタンなど、脂環式炭化水素シクロへキサン、メチルシクロへキサンなど、芳香族炭化水素ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど、ハロゲン化炭化水素塩化メチレン、クロロホルム、四塩化炭素、1,2-ジクロロエタンなど、またはカルボン酸塩である。別の例で、分散媒は、その他の油類であってもよい。また、分散媒は、これらの物質が混合されたものでもよい。さらに別の例で、分散媒には、界面活性剤などが配合されてもよい。電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子高分子またはコロイドである。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル121内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料を含む粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料を含む粒子であり、本実施形態では負に帯電されている。第2基板13は、共通電極131と、フィルム132とを有する。フィルム132は、電気泳動層12の封止および保護をするものである。フィルム132は、透明で絶縁性を有する材料、例えばポリエチレンテレフタレートにより形成される。共通電極131は、透明で導電性を有する材料、例えば酸化インジウムスズIndiumTinOxide、ITOにより形成される。図3は、表示部10の回路の構成を示す図である。表示部10は、m本の走査線115と、n本のデータ線116と、m×n個の画素14と、走査線駆動回路16と、データ線駆動回路17とを有する。走査線駆動回路16およびデータ線駆動回路17は、コントローラー20により制御される。走査線115は、行方向x方向に沿って配置されており、走査信号を伝達する。走査信号は、m本の走査線115の中から一の走査線115を順次排他的に選択する信号である。データ線116は、列方向y方向に沿って配置されており、データ信号を伝達する。データ信号は、各画素の階調を示す信号である。走査線115とデータ線116とは絶縁されている。画素14は、走査線115およびデータ線116の交差に対応して設けられており、データ信号に応じた階調を示す。なお、複数の走査線115のうち一の走査線115を他と区別する必要があるときは、第1行、第2行、、第m行の走査線115という。データ線116についても同様である。m×n個の画素14により、表示領域15が形成される。表示領域15のうち、第i行第j列の画素14を区別するときは、画素j,iという。階調値等、画素14と一対一に対応するパラメーターについても同様である。走査線駆動回路16は、m本の走査線115の中から、一の走査線115を順次排他的に選択するための走査信号Yを出力する。走査信号Yは、順次排他的にHHighレベルとなる信号である。データ線駆動回路17は、データ信号Xを出力する。データ信号Xは、画素の階調値に応じたデータ電圧を示す信号である。データ線駆動回路17は、走査信号により選択されている行の画素に対応するデータ電圧を示すデータ信号を出力する。走査線駆動回路16およびデータ線駆動回路17は、コントローラー20により制御される。図4は、画素14の等価回路を示す図である。画素14は、トランジスター141と、容量142と、画素電極114と、電気泳動層12と、共通電極131とを有する。トランジスター141は、画素電極114へのデータの書き込みを制御するスイッチング素子、例えばnチャネルのTFTThinFilmTransistorである。トランジスター141のゲート、ソース、およびドレインはそれぞれ、走査線115、データ線116、および画素電極114に接続されている。LLowレベルの走査信号非選択信号がゲートに入力されているとき、トランジスター141のソースとドレインは絶縁する。Hレベルの走査信号選択信号がゲートに入力されると、トランジスター141のソースとドレインは導通し、画素電極114にデータ電圧が書き込まれる。また、トランジスター141のドレインには容量142も接続されている。容量142は、データ電圧に応じた電荷を保持する。画素電極114は、画素14に一つずつ設けられており、共通電極131と対向している。共通電極131は、すべての画素14に共通であり、電位EPcomが与えられる。画素電極114と共通電極131との間には電気泳動層12が挟まれている。画素電極114、電気泳動層12、および共通電極131により、電気泳動素子143が形成される。電気泳動層12には、画素電極114と共通電極131との電位差に相当する電圧が印加される。マイクロカプセル121において、電気泳動層12に印加されている電圧に応じて電気泳動粒子が移動し、階調表現をする。共通電極131の電位EPcomに対して画素電極114の電位が正例えば15Vである場合、負に帯電している白の電気泳動粒子が画素電極114側に移動し、正に帯電している黒の電気泳動粒子が共通電極131側に移動する。このとき第2基板13側から表示部10を見ると、画素が黒に見える。共通電極131の電位EPcomに対して画素電極114の電位が負例えば-15Vである場合、正に帯電している黒の電気泳動粒子が画素電極114側に移動し、負に帯電している白の電気泳動粒子が共通電極131側に移動する。このとき、画素が白に見える。なお、以下の説明においては、走査線駆動回路16が第1行の走査線を選択してから第m行の走査線の選択が終了するまでの期間をフレーム期間または単にフレームという。各走査線115は、1フレームに一回づつ選択され、各画素14には1フレームに一回づつデータ信号が供給される。図5は、コントローラー20の機能構成を示す図である。コントローラー20は、補正手段21と、補正手段22と、補正手段23と、階調値決定手段24と、書き込み手段25と、出力手段26と、記憶手段27と、判断手段28とを有する。記憶手段27は、メモリー271と、メモリー272と、メモリー273と、メモリー274と、メモリー275と、メモリー276とを有する。メモリー271第1記憶手段の一例は、ディザ値が2次元配置されたディザマトリクスを記憶している。ディザマトリクスは、a階調のデータをb階調aおよびbは、a>b≧2を満たす自然数に変換する減色処理に用いられる。メモリー272は、各画素について、上へのしみ出しの補正値Uを記憶するメモリーである。メモリー272第3記憶手段の一例は、m行n列の画素の各々に対応する記憶領域を有している。画素j,iに対応する記憶領域には、補正値Uj,iが記憶されている。補正値Uj,iは、画素j,iから画素j,i-1へのしみ出しの補正値を示す。メモリー273第3記憶手段の一例は、各画素について、下へのしみ出しの補正値Dを記憶するメモリーである。メモリー273は、m行n列の画素の各々に対応する記憶領域を有している。画素j,iに対応する記憶領域には、補正値Dj,iが記憶されている。補正値Dj,iは、画素j,iから画素j,i1へのしみ出しの補正値を示す。メモリー274第3記憶手段の一例は、各画素について、左へのしみ出しの補正値Lを記憶するメモリーである。メモリー274は、m行n列の画素の各々に対応する記憶領域を有している。画素j,iに対応する記憶領域には、補正値Lj,iが記憶されている。補正値Lj,iは、画素j,iから画素j-1,iへのしみ出しの補正値を示す。メモリー275第3記憶手段の一例は、各画素について、左へのしみ出しの補正値Rを記憶するメモリーである。メモリー275は、m行n列の画素の各々に対応する記憶領域を有している。画素j,iに対応する記憶領域には、補正値Rj,iが記憶されている。補正値Rj,iは、画素j,iから画素j1,iへのしみ出しの補正値を示す。メモリー276第2記憶手段の一例は、各画素について、描画される階調値減色処理後の階調値を記憶するメモリーである。判断手段28は、2次元配置された複数の画素のうち所定の順番で特定された一の画素である対象画素について、b階調表現された階調値が変更されるか判断する。この判断は、メモリー276に記憶されている階調値とメモリー271に記憶されているディザ値とを加算した加算値を用いて行われる。補正手段21は、判断手段28によりb階調表現された階調値が変更されると判断された場合、対象画素から隣の画素への階調のしみ出し分を補正するための補正値を加算値に加算する第1補正処理を行う。補正手段22は、隣の画素から対象画素への階調のしみ込み分を補正するための補正値を加算値に加算する第2補正処理を行う。この例で、補正手段22は、メモリー272~275に記憶されている補正値を用いて、第2補正処理を行う。補正手段23は、第1補正処理および第2補正処理のいずれも行われていない加算値により、b階調表現された対象画素の階調値が変更されないことが示される場合すなわち、判断手段28によりb階調表現された階調値が変更されないと判断された場合、メモリー272~275に記憶されている補正値のうち対象画素から隣の画素への階調のしみ出しを示す補正値を加算値に加算する第3補正処理を行う。階調値決定手段24は、第1補正処理、第2補正処理、または第3補正処理により補正された加算値を用いて、b階調表現された対象画素の階調値を決定する。なお、第1~第3補正処理のいずれも行われなかった場合、階調値決定手段24は、補正処理が行われていない加算値を用いて、b階調表現された対象画素の階調値を決定する。書き込み手段25は、階調値決定手段24により決定された階調値により、b階調表現された対象画素の階調値が変更されることが示される場合、対象画素から隣の画素への階調のしみ出し分の補正値をメモリー272~275に書き込む。また、書き込み手段25は、階調値決定手段24により決定された階調値を、メモリー276に書き込む。出力手段26は、メモリー276に記憶されている階調値に基づいて、複数の画素に対応する表示素子例えば電気泳動素子143を有する表示手段例えば表示部10において表示素子の階調値を制御するための信号を出力する。2.減色処理とにじみの概要図6は、ディザマトリクスを用いた減色処理を説明する図である。減色処理とは、a階調のデータを、b階調のデータaおよびbは、a>bを満たす2以上の自然数に変換する処理をいう。以下、本稿では、16階調で表現された元画像のデータを、減色処理により2階調のデータに変換する例を説明する。図6aは、元データである画像データを例示する図である。この画像は、4行4列の画素を有する。各画素の階調は16階調0~15で表現される。ここでは、すべての画素の階調値が8である画像が示されている。図6bは、ディザマトリクスを例示する図である。図6bは、いわゆるベイヤーBayer型のディザマトリクスを示している。ディザマトリクスにおいて、基本的には、階調値に相当する数値0~15の16個の数値。以下ディザ値というが、ある規則に従って配置されている。なお、図6bの例では、ディザ値0は使用されておらず、1~15の15個の数値が用いられている。このため、中間階調に相当するディザ値8がディザマトリクスにおいて2回登場している。ディザマトリクスを用いた2値化処理は以下のように行われる。まず、元データの階調値と、ディザマトリクスのディザ値とが加算される。加算は、対応する画素およびセルについて行われる。例えば、元データにおける第i行第j列の画素の階調値と、ディザマトリクスにおける第i行第j列のセルのディザ値とが加算される。図6cは、両者が加算された状態を示している。次に、この加算値に対し、しきい値を基準として2値化が行われる。しきい値としては、階調数に応じた数値、この例では16が用いられる。すなわち、加算値が16未満である画素の階調値は0に変換され、加算値が16以上である画素の階調値は1に変換される。図6dは、2値化後の状態を示している。図6dにおいて、白塗りの画素白画素は階調値1に相当し、黒塗りの画素黒画素は階調値0に相当する。なお、ディザマトリクスにおいてディザ値0が用いられていない理由は、階調値15の画素については、加算値が必ずしきい値以上となるようにするためである。仮に、階調値15の画素にディザ値0が加算された場合を考えると、加算値は15でありしきい値以上とならず、最大階調値を有する画素の階調が0に変換される可能性が生じてしまう。このような事態を避けるため、ディザ値0は用いられていない。図7は、にじみによる不具合を説明する図である。図7aは、書き換え前の画像を示している。この例で、書き換え前の画像は、全白の画像すべての画素の階調値が15である画像である。図7bは、これから書こうとする画像、すなわち書き換え後の画像を示している。この例で、書き換え後の画像は、すべての画素の階調値が8である画像である。図7cは、理想的な表示画像を示している。2値化処理には、図6bのディザマトリクスが用いられる。理想的な表示画像においては、各画素の階調は白または黒のいずれかであり、面積階調により全体として階調が表現される。図7dは、にじみが発生した場合の表示画像を示している。にじみが発生すると、理想的には白であるべき画素の端部が、隣の黒画素から色がにじんでいる状態になる。つまり、白であるべき画素の階調が完全な白ではなくなってしまう。その結果、4行4列の画像全体としては、理想的な表示画像と比較すると、より黒っぽい階調になってしまう。逆に、書き換え前の画像が全黒の画像すべての画素の階調値が0である画像であった場合、黒であるべき画素の端部が、隣の白画素から色がにじんでいる状態になる。つまり、黒であるべき画素の階調が完全な黒ではなくなってしまう。その結果、4行4列の画像全体としては、理想的な表示画像と比較すると、より白っぽい階調になってしまう。すなわち、ある中間階調の画像を表示しようとするとき、実際に表示部10に表示される画像は、その画像の前に表示されていた画像の階調によって異なってしまう場合がある。本稿では、ある画素に着目したとき、その画素の階調が隣の画素の階調に影響を与えることを、階調のしみ出しという。また、ある画素に着目したとき、その画素の階調が隣の画素の階調によって影響を受けることを、階調のしみ込みという。しみ出しおよびしみ込みをまとめてにじみという。電子機器1は、書き換え後に表示される画像の、書き換え前に表示されていた画像に依存した差を低減する。3.動作3-1.動作の概要図8は、電子機器1の動作を示すフローチャートである。ステップS10において、CPU30は、画面の書き換え指示があったか判断する。ユーザーは、入力部70を介して書き換え指示を入力する。例えば入力部70がページ送りのボタンを有しており、ユーザーがこのボタンを押した場合、入力部70は、ページ送りが指示された旨を示す信号をCPU30に出力する。この信号を受けると、CPU30は、画面の書き換え指示があったと判断する。ステップS11において、CPU30は、これから書き換えようとする画像のデータを記憶部60から取得し、取得したデータをVRAM40に書き込む。この例で、VRAM40に書き込まれるデータは16階調のデータである。ステップS12において、コントローラー20は、VRAM40に記憶されているデータについて、減色処理を行う。コントローラー20は、減色処理により、16階調のデータを2階調のデータに変換する。ステップS13において、表示部10は、2階調のデータに基づいて、画像を表示する。図9は、ステップS12における減色処理の詳細を示すフローチャートである。ステップS100において、コントローラー20は、対象画素である画素j,iについて、データにより示される階調値Pj,iとディザマトリクスのディザ値Mj,iとを加算し、加算値Aj,iを得る。対象画素とは、m行n列の画素のうち、処理対象となる一の画素をいう。この例では、上から順番に対象となる行が特定され、対象となる行について、左から順番に対象となる画素が特定される。ステップS101において、コントローラー20は、加算値を用いて以下の補正をせずに2値化処理をした場合、対象画素が書き換えられるか判断する。加算値がしきい値以上であった場合、対象画素は白画素に変換される。この場合において、対象画素が書き換え前に白画素であったときは、対象画素は書き換えられない。対象画素が書き換え前に黒画素であったときは、対象画素は黒画素から白画素に書き換えられる。また、加算値がしきい値未満であった場合、対象画素は黒画素に変換される。この場合において、対象画素が書き換え前に白画素であったときは、対象画素は白画素から黒画素に書き換えられる。対象画素が書き換え前に黒画素であったときは、対象画素は書き換えられない。対象画素が書き換えられると判断された場合S101:YES、コントローラー20は、処理をステップS102に移行する。対象画素が書き換えられないと判断された場合S101:NO、コントローラー20は、処理をステップS104に移行する。ステップS102において、コントローラー20は、対象画素が、しみ出し条件を満たすか判断する。しみ出し条件は、例えば以下のとおりである。対象画素と隣の画素との減色処理後の階調値が異なる。この例で、対象画素の隣の画素として、対象画素の上および左の2つの画素について、この条件が満たされているか判断される。対象画素は、上から下へ、かつ、左から右への順番で走査されている。したがって、書き換え後かつ減色処理後の階調値は、対象画素の上の画素および左の画素については、対象画素の処理を行っている時点で確定している。対象画素自身について、書き換え後かつ減色処理後の階調値は、ステップS102の時点では確定していない。したがって、対象画素については、ステップS102時点での加算値Ai,jを用いて減色処理を行ったと仮定して、上記のしみ出し条件が満たされているかが判断される。しみ出し条件が満たされたと判断された場合S102:YES、コントローラー20は、処理をステップS103に移行する。しみ出し条件が満たされていないと判断された場合S102:NO、コントローラー20は、処理をステップS105に移行する。ステップ103第1補正処理の一例において、コントローラー20は、対象画素について、隣の画素へのしみ出し分を補正する。この際の補正値は、第1の補正値に対応する。対象画素の上および左の画素へのしみ出し分は、対象画素の加算値にしみ出し分の補正値を加算することにより補正される。この例で、補正値はあらかじめ決められており、コントローラー20の内蔵メモリーに記憶されている。ステップS102およびS103の処理は、対象画素の上および左の2つの画素について、それぞれ行われる合計2回。しかし、図面が煩雑になるのを避けるため、図8においてはこの繰り返し処理は示してない。ステップS103の処理が終了すると、コントローラー20は、処理をステップS105に移行する。なお、ステップS102とステップS103とをあわせると、第1補正処理は、対象画素の隣の画素のうち、所定の順番走査される順番において対象画素よりも前に処理される画素について行われている。ステップS104第3補正処理の一例において、コントローラー20は、対象画素について、左の画素および上の画素へのしみ出し分を補正する。この際の補正値は、第3の補正値に対応する。左の画素および上の画素へのしみ出し分の補正は、対象画素の加算値にしみ出し分の補正値を加算することにより行われる。ここで用いられる補正値は、メモリー272およびメモリー274に記憶されている補正値である。ステップS105において、コントローラー20は、対象画素が、しみ込み条件を満たすか判断する。しみ込み条件は、例えば以下のとおりである。書き換え後において対象画素と隣の画素との減色処理後の階調値が異なる。この例では、しみ込み条件は、既に説明したしみ出し条件と同じである。したがって、具体的な判断は、しみ出し条件の判断と同様に行われる。しみ込み条件が満たされたと判断された場合S105:YES、コントローラー20は、処理をステップS106に移行する。しみ込み条件が満たされていないと判断された場合S105:NO、コントローラー20は、処理をステップS107に移行する。ステップS106第2補正処理の一例において、コントローラー20は、対象画素について、左の画素および上の画素からのしみ込み分を補正する。この際の補正値は、第2の補正値に対応する。左の画素および上の画素からのしみ出し分の補正は、対象画素の加算値にしみ込み分の補正値を加算することにより行われる。左の画素からのしみ込み分の補正値は、メモリー275に記憶されている。メモリー275に記憶されている補正値Rj-1,iは、画素j-1,iから画素j,iへのしみ出しの補正値であるが、画素j,iを基準として考えると、補正値Rj-1,iは、画素j-1,iから画素j,iへのしみ込みの補正値であるといえる。同様に、上の画素からのしみ込み分の補正値は、メモリー273に記憶されている。コントローラー20は、これらの補正値をメモリーから読み出し、読み出した補正値を、対象画素の加算値に加算する。なお、ステップS105とステップS106とをあわせると、第2補正処理は、対象画素の隣の画素のうち、所定の順番走査される順番において対象画素よりも前に処理される画素について行われている。ステップS107において、コントローラー20は、補正後の加算値を用いて、対象画素の減色後の階調値を決定する。補正後の加算値がしきい値以上であった場合、対象画素は白画素に決定され、補正後の加算値がしきい値未満であった場合、対象画素は黒画素に決定される。ステップS108において、コントローラー20は、決定された階調値を用いて、対象画素が書き換えられるか判断する。コントローラー20は、対象画素について、書き換え前の階調値と書き換え後の階調値とを比較することにより、対象画素が書き換えられるか判断する。対象画素が書き換えられると判断された場合S108:YES、コントローラー20は、処理をステップS109に移行する。対象画素が書き換えられないと判断された場合S108:NO、コントローラー20は、処理をステップS110に移行する。また、ステップS108において、コントローラー20は、対象画素の減色後の階調値を、メモリー276に書き込む。ステップS109において、コントローラー20は、メモリー272~275に記憶されているデータを書き換える。対象画素が白画素から黒画素に書き換えられる場合、黒画素からのしみ出しの補正値Cbが用いられる。コントローラー20は、メモリー272~275に記憶されている値を読み出し、読み出した値に補正値Cbを加算して、加算値をメモリー272~275に書き込む。対象画素が黒画素から白画素に書き換えられる場合、白画素からのしみ出しの補正値Cwが用いられる。コントローラー20は、メモリー272~275に記憶されている値を読み出し、読み出した値に補正値Cwを加算して、加算値をメモリー272~275に書き込む。ステップS110において、コントローラー20は、対象画素を更新する。具体的には、コントローラー20は、対象画素を特定するパラメーターjを、j=j1として更新する。j>nとなった場合、コントローラー20は、パラメーターjの値をj=1とした後で、パラメーターiを、i=i1として更新する。ステップS111において、コントローラー20は、すべての画素について処理が終了したか判断する。具体的には、コントローラー20は、i≦mであるか判断する。i≦mである場合、コントローラー20は、まだ処理が終了していない画素があると判断する。i>mである場合、コントローラー20は、すべての画素について処理が終了したと判断する。すべての画素について処理が終了したと判断された場合S111:YES、コントローラー20は、図9のフローを終了する。処理が終了していない画素があると判断された場合S111:NO、コントローラー20は、処理をステップS100に移行する。再び図8を参照する。ステップS13において、コントローラー20は、減色処理により生成されたデータに基づいて、表示部10を駆動する。3-2.処理の具体例1図9の動作を、具体例を用いて説明する。ここではまず、全白の画像図7aを、すべての画素が中間階調である画像図7bに書き換える例を説明する。以下の例において、黒画素から白画素へのしみ出し分の補正値Cbは、Cb=2である。黒画素から階調のしみ出しを受けた白画素は、黒っぽくなってしまうので、白画素に変換される確率を上げるため、階調値が大きくなるように補正する趣旨である。また、この例では、処理が開始された時点において、メモリー272~275には、すべての画素について、補正値としてゼロが記憶されている。メモリー272~275において、すべての画素について補正値としてゼロが記憶されているということは、それ以前におけるしみ出し分の蓄積がゼロということである。つまりこの例では、ステップS104の補正を行っても、加算値は変化しない。したがってこの例では、ステップS104の処理の説明は省略する。図10は、画素1,1が対象画素である場合の処理を示している。以下の図において、対象画素は太い枠線で示されている。画素1,1について、階調値とディザ値が加算される。加算値Aは、A1,1=P1,1M1,1=81=9である。しきい値Thは、Th=16である。いま、A1,1<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられるS101:YES。しみ出し条件を満たしているか判断されるが、画素1,1は左上端の画素であり、これより上および左の画素は存在しない。したがって、上および左の画素については、しみ出し条件が満たされていないS102:NO。同様の理由で、しみ込み条件も満たされていないS105:NO。この時点で、A1,1<Thである。したがって、画素1,1は黒画素に変換されるS107。対象画素は書き換えられるのでS108:YES、メモリー272~275が書き換えられる。対象画素の上および左の画素は存在しないので、メモリー272および33は書き換えられない。メモリー273および34において、以下のとおり対象画素の補正値として補正値Cbが書き込まれる。D1,1=Cb=2=2R1,1=Cb=2=2メモリー272~275の書き換えを説明するため、図においては、対象画素の右および下の画素に、しみ出しの補正値が記載されている。図11は、画素2,1が対象画素である場合の処理を示している。A2,1=P2,1M2,1=88=16である。A2,1≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。左の画素について、しみ込み条件が満たされているS105:YES。左の画素から対象画素へのしみ込みは、左の画素から対象画素へのしみ出しに等しい。したがって、画素j,iへの左の画素からのしみ込みの補正値は、画素j-1,iから画素j,iへのしみ出し、すなわち、Rj-1,iである。同様に、画素j,iへの上の画素からのしみ込みの補正値は、Dj,i-1である。したがって、ステップS106の補正は、A2,1=A2,1D2,0R1,1=1602=18である。なお、D2,0は存在しない画素の補正値を示しているが、ここではゼロとして計算した。この時点で、A2,1≧Thである。したがって、画素2,1は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない図においては、対象画素の下、左、および右の画素に、補正値ゼロが記載されている。図12は、画素3,1が対象画素である場合の処理を示している。A3,1=P3,1M3,1=83=11である。A3,1<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられるS101:YES。左の画素について、しみ出し条件が満たされている。ステップS103の補正は、A3,1=A3,1Cb=112=13である。ここで、左の画素について、しみ込み条件が満たされているS105:YES。上の画素は存在しないので、しみ込み条件は満たされない。したがって、ステップS106の補正は、A3,1=A3,1D3,0R2,1=1300=13である。この時点で、A3,1<Thである。したがって、画素3,1は黒画素に変換される。対象画素は書き換えられるのでS108:YES、メモリー272~275の書き換えが行われれる。D3,1=Cb=2L3,1=Cb=2R3,1=Cb=2図13は、画素4,1が対象画素である場合の処理を示している。A4,1=P4,1M4,1=810=18である。A4,1≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。左の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A4,1=A4,1D4,0R3,1=1802=20である。この時点で、A4,1≧Thである。したがって、画素4,1は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図14は、画素1,2が対象画素である場合の処理を示している。A1,2=P1,2M1,2=814=22である。A1,2≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。上の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A1,2=A1,2D1,1R0,2=2220=24である。この時点で、A1,2≧Thである。したがって、画素1,2は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図15は、画素2,2が対象画素である場合の処理を示している。A2,2=P2,2M2,2=85=13である。A2,2<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられるS101:YES。上および左の画素については、しみ出し条件が満たされている。ステップS103の補正は、A2,2=A2,2CbCb=1322=17である。上および左の画素について、しみ込み条件は満たされていないS105:NO。この時点で、A2,2≧Thである。したがって、画素2,2は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図16は、画素3,2が対象画素である場合の処理を示している。A3,2=P3,2M3,2=812=20である。A3,2≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。上の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A3,2=A3,2D3,1R2,2=2220=24である。この時点で、A3,2≧Thである。したがって、画素3,2は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図17は、画素4,2が対象画素である場合の処理を示している。A4,2=P4,2M4,2=87=15である。A4,2<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられるS101:YES。上および左の画素について、しみ出し条件が満たされている。ステップS103の補正は、A4,2=A4,2CbCb=1522=19である。上および左の画素について、しみ込み条件は満たされていない。この時点で、A4,2≧Thである。したがって、画素4,2は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図18は、画素1,3が対象画素である場合の処理を示している。A1,3=P1,3M1,3=84=12である。A1,3<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられるS101:YES。上の画素について、しみ出し条件が満たされていると判断される。ステップS103の補正は、A1,3=A1,3Cb=122=14である。ここで、上の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A1,3=A1,3D1,2R0,3=1400=14である。この時点で、A1,3<Thである。したがって、画素1,3は黒画素に変換される。対象画素は書き換えられるのでS108:YES、メモリー272~275の書き換えが行われれる。U1,3=Cb=2D1,3=Cb=2R1,3=Cb=2図19は、画素2,3が対象画素である場合の処理を示している。A2,3=P2,3M2,3=811=19である。A2,3≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。左の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A2,3=A2,3D2,2R1,3=1902=21である。この時点で、A2,3≧Thである。したがって、画素2,3は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図20は、画素3,3が対象画素である場合の処理を示している。A3,3=P3,3M3,3=82=10である。A3,3<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられるS101:YES。上および左の画素について、しみ出し条件が満たされているS102:YES。ステップS103の補正は、A3,3=A3,3CbCb=1022=14である。ここで、上および左の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A3,3=A3,3D3,2R2,3=1400=14である。この時点で、A3,3<Thである。したがって、画素3,3は黒画素に変換される。対象画素は書き換えられるのでS108:YES、メモリー272~275の書き換えが行われれる。U3,3=Cb=2D3,3=Cb=2L3,3=Cb=2R3,3=Cb=2図21は、画素4,3が対象画素である場合の処理を示している。A4,3=P4,3M4,3=89=17である。A4,3≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。左の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A4,3=A4,3D4,2R3,3=1702=19である。この時点で、A4,3≧Thである。したがって、画素4,3は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図22は、画素1,4が対象画素である場合の処理を示している。A1,4=P1,4M1,4=813=21である。A1,4≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。上の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A1,4=A1,4D1,3R0,4=2120=23である。この時点で、A1,4≧Thである。したがって、画素1,4は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図23は、画素2,4が対象画素である場合の処理を示している。A2,4=P2,4M2,4=88=16である。A2,4≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。上および左の画素について、しみ込み条件が満たされていないステップS105:NO。この時点で、A2,4≧Thである。したがって、画素2,4は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図24は、画素3,4が対象画素である場合の処理を示している。A3,4=P3,4M3,4=815=23である。A3,4≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。上の画素について、しみ込み条件が満たされているステップS105:YES。ステップS106の補正は、A3,4=A3,4D3,3R2,4=2320=25である。この時点で、A3,4≧Thである。したがって、画素3,4は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図25は、画素4,4が対象画素である場合の処理を示している。A4,4=P4,4M4,4=86=14である。A4,4<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられるS101:YES。上および左の画素について、しみ出し条件が満たされているS102:YES。ステップS103の補正は、A4,4=A4,4CC=1422=18である。ここで、上および左の画素について、しみ込み条件は満たされていないS105:NO。この時点で、A4,4≧Thである。したがって、画素4,4は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図26は、本実施形態に係る補正処理を用いた場合と用いない場合を対比する図である。図26aは理想的な表示画像を、図26bは本実施形態に係る補正処理を用いなかった場合の表示画像を、図26cは本実施形態に係る補正処理を用いた場合の表示画像を、それぞれ示している。本実施形態によれば、にじみの影響を考慮した減色処理を行うことができる。3-3.処理の具体例2次に、全黒の画像を、すべての画素が中間階調である画像図7bに書き換える例を説明する。以下の例において、白画素から黒画素へのしみ出し分の補正値Cwは、Cw=-2である。白画素から階調のしみ出しを受けた黒画素は、白っぽくなってしまうので、黒画素に変換される確率を上げるため、階調値が小さくなるように補正する趣旨である。また、この例では、処理が開始された時点において、メモリー272~275には、すべての画素について、補正値としてゼロが記憶されている。メモリー272~275において、すべての画素について補正値としてゼロが記憶されているということは、それ以前におけるしみ出し分の蓄積がゼロということである。つまりこの例では、ステップS104の補正を行っても、加算値は変化しない。したがってこの例では、ステップS104の処理の説明は省略する。図27は、画素1,1が対象画素である場合の処理を示している。A1,1=P1,1M1,1=81=9である。A1,1<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられないS101:NO。上および左の画素は存在しないので、しみ込み条件は満たされない。S105:NO。この時点で、A1,1≧Thである。したがって、画素2,1は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図28は、画素2,1が対象画素である場合の処理を示している。A2,1=P2,1M2,1=88=16である。A2,1≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられるS101:YES。上の画素は存在しないのでしみ出し条件が満たされていないと判断される。左の画素については、しみ出し条件が満たされていると判断されるS102:YES。したがって、加算値A2,1に対して、左の画素へのしみ出し分が補正されるステップS103。加算値は、A2,1=A2,1Cw=16-2=14である。ここで、左および上の画素について、しみ込み条件は満たされないS105:NO。この時点で、A2,1<Thである。したがって、画素2,1は黒画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図29は、画素3,1が対象画素である場合の処理を示している。A3,1=P3,1M3,1=83=11である。A3,1<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ここで、左および上の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A3,1<Thである。したがって、画素3,1は黒画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図30は、画素4,1が対象画素である場合の処理を示している。A4,1=P4,1M4,1=810=18である。A4,1≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられるS101:YES。上の画素は存在しないのでしみ出し条件が満たされていないと判断される。左の画素については、しみ出し条件が満たされていると判断されるS102:YES。したがって、加算値A4,1に対して、左の画素へのしみ出し分が補正されるステップS103。加算値は、A4,1=A4,1Cw=18-2=16である。ここで、左の画素について、しみ込み条件が満たされているS105:YES。上の画素は存在しないので、しみ込み条件は満たされない。ステップS106の補正は、A4,1=A4,1D4,0R3,1=1600=16である。この時点で、A4,1≧Thである。したがって、画素4,1は白画素に変換される。対象画素は書き換えられるのでS108:YES、メモリー272~275の書き換えが行われれる。L4,1=Cw=-2D4,1=Cw=-2図31は、画素1,2が対象画素である場合の処理を示している。A1,2=P1,2M1,2=814=22である。A1,2≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられるS101:YES。左の画素は存在しないのでしみ出し条件が満たされていないと判断される。上の画素については、しみ出し条件が満たされていると判断されるS102:YES。したがって、加算値A1,2に対して、上の画素へのしみ出し分が補正されるステップS103。加算値は、A1,2=A1,2Cw=22-2=20である。ここで、上の画素について、しみ込み条件が満たされているS105:YES。左の画素は存在しないので、しみ込み条件は満たされない。ステップS106の補正は、A1,2=A1,2D1,1R0,2=2000=20である。この時点で、A1,2≧Thである。したがって、画素1,2は白画素に変換される。対象画素は書き換えられるのでS108:YES、メモリー272~275の書き換えが行われれる。U1,2=Cw=-2D1,2=Cw=-2L1,2=Cw=-2図32は、画素2,2が対象画素である場合の処理を示している。A2,2=P2,2M2,2=85=13である。A2,2<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ここで、左の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A2,2=A2,2D2,1R1,2=130-2=11である。この時点で、A2,2<Thである。したがって、画素2,2は黒画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図33は、画素3,2が対象画素である場合の処理を示している。A3,2=P3,2M3,2=812=20である。A3,2≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられるS101:YES。上および左の画素について、しみ出し条件が満たされていると判断されるS102:YES。したがって、加算値A3,2に対して、上の画素へのしみ出し分が補正されるステップS103。加算値は、A3,2=A3,2CwCw=20-2―2=16である。ここで、上および左の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A3,2=A3,2D3,1R2,2=1600=16である。この時点で、A3,2≧Thである。したがって、画素3,2は白画素に変換される。対象画素は書き換えられるのでS108:YES、メモリー272~275の書き換えが行われれる。U3,2=Cw=-2D3,2=Cw=-2L3,2=Cw=-2R3,2=Cw=-2図34は、画素4,2が対象画素である場合の処理を示している。A4,2=P4,2M4,2=87=15である。A4,2<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ここで、上および左の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A4,2=A4,2D4,1R3,2=15-2-2=11である。この時点で、A4,2<Thである。したがって、画素4,2は黒画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図35は、画素1,3が対象画素である場合の処理を示している。A1,3=P1,3M1,3=84=12である。A1,3<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ここで、上の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A1,3=A1,3D1,2R0,3=12-20=10である。この時点で、A1,3<Thである。したがって、画素1,3は黒画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図36は、画素2,3が対象画素である場合の処理を示している。A2,3=P2,3M2,3=811=19である。A2,3≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられるS101:YES。上および左の画素について、しみ出し条件が満たされていると判断されるS102:YES。したがって、加算値A2,3に対して、上および左の画素へのしみ出し分が補正されるステップS103。加算値は、A2,3=A2,3CwCw=19-2―2=15である。ここで、上および左の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A2,3<Thである。したがって、画素2,3は黒画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図37は、画素3,3が対象画素である場合の処理を示している。A3,3=P3,3M3,3=82=10である。A3,3<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ここで、上の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A3,3=A3,3D3,2R2,3=10-20=8である。この時点で、A3,3<Thである。したがって、画素3,3は黒画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図38は、画素4,3が対象画素である場合の処理を示している。A4,3=P4,3M4,3=89=17である。A4,3≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられるS101:YES。上および左の画素について、しみ出し条件が満たされているS102:YES。したがって、加算値A4,3に対して、上および左の画素へのしみ出し分が補正されるステップS103。加算値は、A4,3=A4,3CwCw=17-2―2=13である。ここで、上および左の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A4,3<Thである。したがって、画素4,3は黒画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図39は、画素1,4が対象画素である場合の処理を示している。A1,4=P1,4M1,4=813=21である。A1,4≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられるS101:YES。上の画素について、しみ出し条件が満たされているS102:YES。ステップS103の補正は、A1,4=A1,4Cw=21-2=19である。ここで、上の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A1,4=A1,4D1,3R0,4=1900=19である。この時点で、A1,4≧Thである。したがって、画素1,4は白画素に変換される。対象画素は書き換えられるのでS108:YES、メモリー272~275の書き換えが行われれる。U1,4=Cw=-2R1,4=Cw=-2図40は、画素2,4が対象画素である場合の処理を示している。A2,4=P2,4M2,4=88=16である。A2,4≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられるS101:YES。上の画素について、しみ出し条件が満たされているS102:YES。ステップS103の補正は、A1,4=A1,4Cw=16-2=14である。ここで、左の画素について、しみ込み条件が満たされているステップS105:YES。ステップS106の補正は、A2,4=A2,4D2,3R1,4=140-2=12である。この時点で、A2,4<Thである。したがって、画素2,4は黒画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図41は、画素3,4が対象画素である場合の処理を示している。A3,4=P3,4M3,4=815=23である。A3,4≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられるS101:YES。上および左の画素について、しみ出し条件が満たされているS102:YES。ステップS103の補正は、A3,4=A3,4CwCw=23-2-2=19である。ここで、上および左の画素について、しみ込み条件が満たされているステップS105:YES。ステップS106の補正は、A3,4=A3,4D3,3R2,4=1900=19である。この時点で、A3,4≧Thである。したがって、画素3,4は白画素に変換される。対象画素は書き換えられるのでS108:YES、メモリー272~275の書き換えが行われれる。U3,4=Cw=-2L3,4=Cw=-2R3,4=Cw=-2図42は、画素4,4が対象画素である場合の処理を示している。A4,4=P4,4M4,4=86=14である。A4,4<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ここで、左の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A4,4=A4,4D4,3R3,4=140-2=12である。この時点で、A4,4<Thである。したがって、画素4,4は黒画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図43は、本実施形態に係る補正処理を用いた場合と用いない場合を対比する図である。図43aは理想的な表示画像を、図43bは本実施形態に係る補正処理を用いなかった場合の表示画像を、図43cは本実施形態に係る補正処理を用いた場合の表示画像を、それぞれ示している。本実施形態によれば、にじみの影響を考慮した減色処理を行うことができる。3-4.処理の具体例3これまで説明した2つの具体例は、いずれも、処理が開始された時点において、メモリー272~275に記憶されている補正値がゼロの例、すなわち、それ以前のしみ出しの蓄積が無く、ステップS104の補正が実質的に行われない例であった。ここでは、処理が開始された時点において、メモリー272~275にゼロでない補正値が記憶されている画素がある例、すなわち、ステップS104の補正が実質的に行われる例を説明する。図44は、具体例3の条件を示す図である。具体例3は、具体例1の処理が完了した時点から、別の画像を描画する例である。図44aは、具体例3の処理開始前の表示部10の状態を示しているにじみは省略している。これは、図26cと同じ状態である。図44c~fは、処理開始前に、メモリー272~275に記憶されているデータを示している。図44bは、具体例3においてこれから描画しようとする画像を示すデータである。この例では、すべての画素について階調値が13であるデータが処理される。図45は、画素1,1が対象画素である場合の処理を示している。A1,1=P1,1M1,1=131=14である。A1,1<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ステップS104の補正は、A1,1=A1,1U1,1L1,1=1400=14である。上および左の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A1,1<Thである。したがって、画素1,1は黒画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。なお、具体例3においては、メモリー272~275の書き換えを示す図隣へのしみ出しの図は、補正値の変化分を示している。例えば図45では、D1,1およびR1,1の変化分がゼロであることが示されている。この処理が行われる前は、図44dおよびfに示されるように、D1,1およびR1,1の値はいずれも2であった。すなわち、図45の処理が完了した時点で、D1,1およびR1,1の値は、従前と変わらず2である。これは、今回新たに発生したしみ出しはないが、従前のしみ出しが依然として蓄積されていることを示している。図46は、画素2,1が対象画素である場合の処理を示している。A2,1=P2,1M2,1=138=21である。A1,1<Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ステップS104の補正は、A2,1=A2,1U2,1L2,1=2100=21である。左の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A2,1=A2,1D2,0R1,1=2102=23である。この時点で、A2,1≧Thである。したがって、画素2,1は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図47は、画素3,1が対象画素である場合の処理を示している。A3,1=P3,1M3,1=133=16である。A3,1≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられるS101:YES。左の画素について、しみ出し条件が満たされているS102:YES。ステップS103の補正は、A3,1=A3,1Cb=162=18である。上および左の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A3,1≧Thである。したがって、画素3,1は白画素に変換される。対象画素は書き換えられるのでS108:YES、メモリー272~275の書き換えが行われる。対象画素は白画素であり、隣の画素もすべて白画素である。したがって、しみ出しは生じないので、メモリー272~275は以下のとおり書き換えられる。D3,1=0L3,1=0R3,1=0図48は、画素4,1が対象画素である場合の処理を示している。A4,1=P4,1M4,1=1310=23である。A4,1≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ステップS104の補正は、A4,1=A4,1U4,1L4,1=2300=23である。上および左の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A4,1≧Thである。したがって、画素4,1は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図49は、画素1,2が対象画素である場合の処理を示している。A1,2=P1,2M1,2=1314=27である。A1,2≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ステップS104の補正は、A1,2=A1,2U1,2L1,2=2700=27である。上の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A1,2=A1,2D1,1R0,2=2720=29である。この時点で、A1,2≧Thである。したがって、画素1,2は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図50は、画素2,2が対象画素である場合の処理を示している。A2,2=P2,2M2,2=135=18である。A2,2≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ステップS104の補正は、A2,2=A2,2U2,2L2,2=1800=18である。上および左の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A2,2≧Thである。したがって、画素2,2は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図51は、画素3,2が対象画素である場合の処理を示している。A3,2=P3,2M3,2=1312=25である。A3,2≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ステップS104の補正は、A3,2=A3,2U3,2L3,2=2500=25である。上の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A3,2=A3,2D3,1R2,2=2520=27である。この時点で、A3,2≧Thである。したがって、画素3,2は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図52は、画素4,2が対象画素である場合の処理を示している。A4,2=P4,2M4,2=137=20である。A4,2≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ステップS104の補正は、A4,2=A4,2U4,2L4,2=2000=25である。上および左の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A4,2≧Thである。したがって、画素4,2は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図53は、画素1,3が対象画素である場合の処理を示している。A1,3=P1,3M1,3=134=17である。A1,3≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられるS101:YES。上および左の画素について、しみ出し条件が満たされていないS102:NO。上および左の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A1,3≧Thである。したがって、画素1,3は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図54は、画素2,3が対象画素である場合の処理を示している。A2,3=P2,3M2,3=1311=24である。A2,3≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ステップS104の補正は、A2,3=A2,3U2,3L2,3=2400=24である。上および左の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A2,3≧Thである。したがって、画素2,3は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図55は、画素3,3が対象画素である場合の処理を示している。A3,3=P3,3M3,3=132=15である。A3,3<Thであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ステップS104の補正は、A3,3=A3,3U3,3L3,3=1522=19である。上および左の画素について、しみ込み条件が満たされているS105:YES。ステップS106の補正は、A3,3=A3,3D3,2R2,3=1900=19である。この時点で、A3,3≧Thである。したがって、画素2,3は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図56は、画素4,3が対象画素である場合の処理を示している。A4,3=P4,3M4,3=139=22である。A4,3≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ステップS104の補正は、A4,3=A4,3U4,3L4,3=2200=22である。上および左の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A4,3≧Thである。したがって、画素4,3は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図57は、画素1,4が対象画素である場合の処理を示している。A1,4=P1,4M1,4=1313=26である。A1,4≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ステップS104の補正は、A1,4=A1,4U1,4L1,4=2600=26である。上および左の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A1,4≧Thである。したがって、画素1,4は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図58は、画素2,4が対象画素である場合の処理を示している。A2,4=P2,4M2,4=138=21である。A2,4≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ステップS104の補正は、A2,4=A2,4U2,4L2,4=2100=21である。上および左の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A2,4≧Thである。したがって、画素2,4は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図59は、画素3,4が対象画素である場合の処理を示している。A3,4=P3,4M3,4=1315=28である。A3,4≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ステップS104の補正は、A3,4=A3,4U3,4L3,4=2800=28である。上および左の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A3,4≧Thである。したがって、画素3,4は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図60は、画素4,4が対象画素である場合の処理を示している。A4,4=P4,4M4,4=136=19である。A4,4≧Thであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられないS101:NO。ステップS104の補正は、A4,4=A4,4U4,4L4,4=1900=19である。上および左の画素について、しみ込み条件が満たされていないS105:NO。この時点で、A4,4≧Thである。したがって、画素4,4は白画素に変換される。対象画素は書き換えられないのでS108:NO、メモリー272~275の書き換えは行われない。図61は、本実施形態に係る補正処理を用いた場合と用いない場合を対比する図である。図61aは理想的な表示画像を、図61bは本実施形態に係る補正処理を用いなかった場合の表示画像を、図61cは本実施形態に係る補正処理を用いた場合の表示画像を、それぞれ示している。本実施形態によれば、にじみの影響を考慮した減色処理を行うことができる。3-5.他の動作と具体例4これまで説明した動作図9及びその3つの具体例はいずれも、対象画素について、メモリー276に記憶されている階調値とメモリー271に記憶されているディザ値とを加算した加算値を用いてb階調表現された階調値が変更されるか否かの判断を行い、その判断結果に応じて第1ないし第3補正処理のうち所定の処理を行うものであった。すなわち、対象画素が書き換えられるかの判断が行われた後で、第1ないし第3補正処理が行われた。しかし、減色処理は、図9以外のフローチャートに基づいて実施されることもできる。本項では、他のフローチャートに基づく動作とその処理の具体例4について説明する。図62は、別の減色処理の詳細を示すフローチャートである。図9に示したフローチャートとの主な違いは、第1ないし第3補正処理が行われた後で、対象画素が書き換えられるかの判断が行われる点である。より具体的には、まず左の画素との関係で第1ないし第3補正処理のいずれかを適用しステップS200~S205、次に上の画素との関係で第1ないし第3補正処理のいずれかを適用しステップS206~S211、最後に階調値Pj,i、ディザ値Mj,i、及びステップS200~S211で得られた補正値を加算して対象画素の書き換え有無が判断される。以下、図62について、主に図9と異なる部分について説明し、図9と共通する特徴については説明を省略する。ステップ200において、コントローラー20は、対象画素と上の画素とが同一色か否かを判断する。すなわち、対象画素よりも前に処理された上の画素の階調処理後の書き換え予定の階調と、処理前の対象画素の階調現在の階調とが同一であるか否かを判断する。同一色と判断された場合S200:YES、コントローラー20は、処理をステップS201に移行する。同一色でないと判断された場合S200:NO、コントローラー20は、処理をステップS202に移行する。ステップS201第1補正処理の一例において、コントローラー20は、対象画素について、上の画素へのしみ出し分を補正値第1の補正値として算出する。上述のように、ステップS201は、処理時において対象画素が上の画素と同一色である場合に実施されるため、対象画素の色が変わる場合には上の画素へのしみ出しが生じる。そこで、対象画素の色が変わるとの想定で、上の画素へのしみ出し分を補正値として算出する。これにより、後にステップS212において階調値、ディザ値、補正値を加算する際、しみ出し分の影響を考慮して対象画素の書き換えが行われ難くなる方向で可算値が補正され、より適正な中間調表示が可能となる。ステップS201の処理が終了すると、コントローラー20は、処理をステップS206に移行する。すなわち、ステップS201を実施した場合は、ステップS202~ステップS205をスキップする。ステップ202において、コントローラー20は、上の画素から対象画素へのしみ込みの有無を判断する。例えば、上の画素からの下へのしみ込みDj,i-1が0でない場合はしみ込み有り、0の場合はしみ込み無しと判断する。しみ込み有りと判断された場合S202:YES、コントローラー20は、処理をステップS203に移行する。しみ込み無しと判断された場合S202:NO、コントローラー20は、処理をステップS204に移行する。ステップS203第2補正処理の一例において、コントローラー20は、対象画素について、上の画素からのしみ込み分を補正値第2の補正値として算出する。上述のように、ステップS203は、処理時において対象画素の色が上の画素と異なる場合に実施されるため、対象画素の色が変わらない場合には上の画素からのしみ込みの影響を受ける。そこで、対象画素の色が変わらないとの想定で、上の画素からのしみ込み分を補正値として算出する。これにより、後にステップS212において階調値、ディザ値、補正値を加算する際、しみ込み分の影響を考慮して対象画素の書き換えが行われやすくなる方向で可算値が補正され、より適正な中間調表示が可能となる。ステップS203の処理が終了すると、コントローラー20は、処理をステップS206に移行する。すなわち、ステップS203を実施した場合は、ステップS204、ステップS205をスキップする。ステップ204において、コントローラー20は、対象画素からの上の画素へのしみ出しの有無を判断する。例えば、対象画素からの上へのしみ込みUj,iが0でない場合はしみ出し有り、0の場合はしみ出し無しと判断する。しみ出し有りと判断された場合S204:YES、コントローラー20は、処理をステップS205に移行する。しみ出し無しと判断された場合S204:NO、コントローラー20は、処理をステップS206に移行する。ステップS205第3補正処理の一例において、コントローラー20は、対象画素について、上の画素へのしみ出し分を補正値第3の補正値として算出する。上述のように、ステップS205は、処理時において対象画素の色が上の画素と異なり、かつ上からのしみ込みがない場合に実施されるため、対象画素の色が変わらない場合には上の画素へしみ出しの影響を与える。そこで、対象画素の色が変わらないとの想定で、上の画素へのしみ出し分を補正値として算出する。これにより、後にステップS212において階調値、ディザ値、補正値を加算する際、しみ出し分の影響を考慮して対象画素の書き換えが行われやすくなる方向で可算値が補正され、より適正な中間調表示が可能となる。ステップS205の処理が終了すると、コントローラー20は、処理をステップS206に移行する。ステップS206~S211は、それぞれステップS200~S205と同様の処理を、左の画素との関係で判断、処理するステップである。ステップS206~S211の処理は、しみ込み、又はしみ出しの有無を左の画素との関係で判断することを除いてステップS200~S205と同一であるので、詳細な説明は省略する。ステップS207、ステップS208、又はステップS210のいずれかが完了した場合、又はステップS210において左の画素へのしみ出しが無いと判断された場合ステップS210:NO、コントローラー20は、処理をステップS212に移行する。ステップS212において、コントローラー20は、対象画素である画素j,iについて、データにより示される階調値Pj,iとディザマトリクスのディザ値Mj,iとを加算し、得られた値に対し、ステップS200からステップS211で得られた補正値をさらに加算して加算値を得る。コントローラー20は、この可算値としきい値とを比較して、減色後の階調値を決定する。加算値がしきい値以上であった場合、対象画素は白画素に決定され、補正後の加算値がしきい値未満であった場合、対象画素は黒画素に決定される。以下、ステップS213~S216の処理は、それぞれ図9のステップS108~S111と同一であるので説明は省略する。このように、図62のフローチャートでは、処理開始時において対象画素が隣の画素と同一色か否か、また同一色でない場合には対象画素へのしみ込み、又は対象画素へのしみ出しが有るか否かに基づいて補正値を加算し、その後、階調値、ディザ値、補正値を加算して減色後の階調値を決定する。このような動作によれば、階調値とディザ値との加算処理が1回で済み、また第1ないし第3補正処理のいずれか1つのみを実施すれば足りるためコントローラーの処理量を低減させることができる。以下、図62の動作を、具体例を用いて説明する。図63は、具体例4の条件を示す図である。図63aは、書き換え前の状態を示す。具体例4は、図63aの状態から、すべての画素が中間階調である画像図63bに書き換える例である。図63cはディザマトリクスを示す。図64dは、処理後の2値データを示すが、現在は処理前のため初期値として現在の階調の色が記載されている。図63e~hは、処理開始前に、メモリー272~275に記憶されているデータを示している。図64は、図62のフローチャートに基づいて、画素1,1、画素2,1、画素3,1、画素4,1、および画素1,2の処理を行った後の状態を示す。処理後の2値データ及び階調は図64dのように決定されている。画素1,1は白から黒へ書き換えられ、画素2,1は白のまま維持され、画素3,1は白から黒へ書き換えられ、画素4,1は黒から白へ書き換えられ、画素1,2は黒から白へ書き換えられている。この結果、メモリー272~275に記憶されているデータは、図64e~hのように書き換えられている。この状態において行われる、画素2,2の処理について、図62のフローチャートに基づいて説明する。まず、上の画素2,1との関係が判断される。現在、対象画素2,2は黒であり、上の画素2,1の白とは色が異なるS200:NO。ここで、上の画素2,1は現フレームにおける処理で書き換えられておらず、累積の下へのしみ出しもないD2,1=0。よって、対象画素2,2は上からのしみ込みは無いS202:NO。一方、対象画素2,2は、累積の上へのしみ出しU2,2=2を有しているS204:YES。よって、ステップS205において、上へのしみ出し分である2が補正値として算出される。続いて、左の画素1,2との関係が判断される。現在、対象画素2,2は黒であり、左の画素1,2の白とは色が異なるS206:NO。ここで、左の画素1,2は現フレームにおける処理で黒から白へ書き換えられているため右へのしみ出しを有しているR1,2=-2。すなわち、対象画素2,2は左からのしみ込みがあるS208:YES。よって、ステップS209において、左からのしみ込み分である-2が補正値として算出される。ステップS212に進み、階調値、ディザ、補正値が加算されると、P2,2M2,22-2=852-2=13となり、しきい値Th=16を下回っているため黒のまま維持される。対象画素は書き換えられないのでS213:NO、メモリー272~275の書き換えは行われない。同様に、画素3,2の処理が行われると、階調値、ディザ、補正値の加算値は22となり、当該画素3,2は白のまま維持され、メモリー272~275の書き換えは行われない。図65a~hは、画素3,2の処理完了時における各種メモリー等の状態を示している。この状態において行われる、画素4,2の処理について、図62のフローチャートに基づいて説明する。まず、上の画素4,1との関係が判断される。現在、画素4,2は白であり、上の画素4,1の白と同一色であるS200:YES。よって、ステップS201において、対象画素が黒に書き換わった場合における上へのしみ出し分である2が補正値として算出される。続いて、左の画素3,2との関係を判断する。現在、画素4,2は白であり、左の画素3,2の白と同一色であるS206:YES。よって、ステップS207において、対象画素が黒に書き換わった場合における左へのしみ出し分である2が補正値として算出される。ステップS212に進み、階調値、ディザ、補正値を加算すると、P4,2M4,222=8722=19となり、しきい値Th=16以上であるため白のまま維持される。対象画素は書き換えられないのでS213:NO、メモリー272~275の書き換えは行われない。図66a~hは、画素4,2の処理完了時における各種メモリー等の状態を示している。以下、画素1,3以降も同様に処理が行われるが、説明は省略する。なお、メモリー272~275において、すべての画素について補正値としてゼロが記憶されている場合には、図62におけるステップS204、S205、S210、S211第3補正処理に関するステップを省略することができる。このような場合となる例としては、全画素について白、又は黒の表示を行うことにより表示をリセットした場合等が挙げられる。3-6.動作のまとめ図67は、電子機器1における補正処理の効果を説明する図である。図67aは、補正処理を行わなかった場合の特性を示している。図の縦軸は階調を、横軸は時間を示している。この図には、ある所望の中間階調について、黒画像から書き換えた場合、および白画像から書き換えた場合の特性がそれぞれ描かれている。既に説明したように、本実施形態に係る補正処理を用いない場合において、ある階調に書き換えようとするときは、書き換え前の画像の階調に応じて、表示部10に実際に表示される階調が異なってしまう。具体的には、黒画像から中間階調に書き換えたときは理想的な状態より白っぽく、白画像から中間階調に書き換えたときは理想的な状態より黒っぽくなり、黒画像から書き換えた場合と白画像から書き換えた場合とで、階調差が生じてしまう。すなわち、同一の階調のデータを用いたとしても、書き換え前に表示されている階調に応じて、階調差が生じてしまう。これに対し、補正処理を行った場合、隣の画素へのしみ出しおよび隣の画素からのしみ込みを考慮して減色処理が行われるので、書き換え前の階調に依存した階調差を低減することができる。すなわち、書き換えた画素の隣の画素における階調のしみ出しの影響を低減することができる。図68は、本実施形態に係る補正処理の概要を説明する図である。本実施形態に係る補正処理は、第1補正処理、第2補正処理、および第3補正処理の3つに大別される。このうち、第1補正処理図68aおよび第2補正処理図68bは、b階調に減色する前の段階の処理である。第1補正処理は対象画素から隣の画素へのしみ出し分の補正処理であり、第2補正処理は隣の画素から対象画素へのしみ込み分の補正処理である。対象画素と隣り合う画素は4つ存在するが、このうち、走査順が先の画素走査方向の上流側に位置する画素との関係におけるしみ出しおよびしみ込みが補正され、走査順が後の画素走査方向の下流側に位置する画素との関係におけるしみ出しおよびしみ込みは補正されない。例えば、左から右、かつ、上から下に画素が走査される場合、対象画素からのしみ出しは、上および左の画素については補正されるが、下および右の画素については補正されない。同様に、対象画素へのしみ込みは、上および左の画素については補正されるが、下および右の画素については補正されない。一方で、第3補正処理図68cは、b階調に減色した階調値が決定された後の処理である。この場合、すべての方向における隣の画素との関係において、しみ出しの補正値がメモリー272~275に書き込まれる。4.他の実施形態本発明は上述の実施形態に限定されるものではなく、種々の形態で実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち、2つ以上のものが組み合わせて用いられてもよい。4-1.変形例1ステップS104の補正処理第3補正処理は省略されてもよい。第3補正処理は、対象画素が書き換えられたときに生じ、現時点まで蓄積されているしみ出し分を補正するものである。しかし、蓄積されているしみ出しは考慮されなくてもよい。この場合、コントローラー20は、メモリー272~275、および対応する機能構成を有していなくてもよい。また、この場合、ステップS101でNOと判断された場合、処理はステップS105に移行する。第3補正処理を行わなくても。第1補正処理および第2補正処理により、新たに発生するにじみは補正されるので、まったく補正を行わない場合と比較すると、にじみによる階調への影響を低減することができる。4-2.変形例2実施形態においては、メモリー273およびメモリー275に記憶されているデータを用いてステップS106の補正処理第2補正処理が行われた。しかし、しみ込みの補正は、メモリー273およびメモリー275に記憶されているデータを用いずに行われてもよい。この場合において、第2補正処理は、減色処理による階調値が決定された後で、行われてもよい。例えば、ステップS103の補正処理第1補正処理が行われた後で、減色後の階調値が決定されるステップS107。減色後の階調値に基づいて、対象画素が書き換えられるか判断されるS108。対象画素が書き換えられると判断された場合S108:YES、コントローラー20は、右および下の画素についてしみ出し条件が満たされているか判断する。しみ出し条件が満たされていると判断された場合、コントローラー20は、VRAM40に記憶されている右および下の画素の階調値に、補正値を加算する。例えば、図10の例で、2値データが決定された後で、下および右の画素にしみ出しが発生するときは、メモリー273およびメモリー275に補正値を書き込む代わりに、VRAM40において、画素2,1および画素1,2のデータに補正値Cb=2を加算してもよい加算後のデータは、82=10。4-3.変形例3実施形態で説明したしみ出し条件およびしみ込み条件は、あくまで例示である。しみ出し条件およびしみ込み条件は実施形態で説明したものに限定されない。例えば、しみ出し条件として、対象画素と隣の画素との減色後の階調値が異なっており、かつ隣の画素が書き換えられていないという条件が用いられてもよい。4-4.変形例5データにより示される階調値Pj,iが0又は15の場合すなわち、黒又は白を表示する指示が来ている場合は、第1ないし第3補正処理を行わないようにしてもよい。このようにすれば、例えば全画素が黒であるデータに基づいて表示書き換えを行った場合に、補正により一部の画素が白を表示してしまう不具合を抑制することができる。また、全画素が白であるデータに基づいて表示書き換えを行う場合に、補正により一部の画素が黒を表示してしまう不具合を抑制することができる。4-5.他の変形例電子機器1は、電子ブックリーダーに限定されない。電子機器1は、パーソナルコンピューター、PDAPersonalDigitalAssistant、携帯電話、スマートフォン、タブレット端末、または携帯ゲーム機であってもよい。画素14の等価回路は、実施形態で説明されたものに限定されない。画素電極114と共通電極131との間に制御された電圧を印加できる構成であれば、スイッチング素子および容量素子はどのように組み合わせられてもよい。また、この画素を駆動する方法は、単一のフレームにおいて、印加電圧の極性が異なる電気泳動素子143が存在する両極駆動、または、単一のフレームにおいてはすべての電気泳動素子143において同一の極性の電圧が印加される片極駆動のいずれであってもよい。画素14の構造は、実施形態で説明したものに限定されない。例えば、荷電粒子の極性は実施形態で説明したものに限定されない。黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電していてもよい。この場合は、画素に印加する電圧の極性は実施形態で説明したものと逆になる。また、表示素子は、マイクロカプセルを用いた電気泳動方式の表示素子に限定されない。液晶素子または有機ELElectroLuminescence素子など、他の表示素子が用いられてもよい。実施形態において、表示部1はモノクロ2階調表示の機能を有していたが、モノクロ3階調以上またはカラー表示の機能を有していてもよい。コントローラー20の構成は、図5で説明したものに限定されない。図5で説明した機能の一部が省略されてもよい。また、記憶手段27等、一部の構成は、コントローラー20の外部装置であってもよい。"