キャリブレーションノードの電圧と基準電圧とを比較して、第1インピーダンスコードを生成する第1コード生成部と、セッティング値に応じて前記第1インピーダンスコードを演算し、変更された前記インピーダンスコードを生成するコード変更部と、変更された前記インピーダンスコードに基づいて、第2インピーダンスコードを生成する第2コード生成部と、を備えることを特徴とするインピーダンスコード生成回路。前記第1コード生成部が、プルアップコード生成部であり、前記第1インピーダンスコードが、第1プルアップインピーダンスコードであり、変更された前記インピーダンスコードが、第2プルアップインピーダンスコードであり、前記第2コード生成部が、プルダウンコード生成部であり、前記第2インピーダンスコードが、プルダウンインピーダンスコードであることを特徴とする請求項1に記載のインピーダンスコード生成回路。前記コード変更部が、前記第1プルアップインピーダンスコードに前記セッティング値を加算又は減算して、前記第2プルアップインピーダンスコードを生成することを特徴とする請求項2に記載のインピーダンスコード生成回路。前記コード変更部が、前記セッティング値を保持する少なくとも1つのヒューズ回路と、前記第1プルアップインピーダンスコードに、前記セッティング値を加算又は減算する減加算器回路と、を備えることを特徴とする請求項2に記載のインピーダンスコード生成回路。少なくとも1つの前記ヒューズ回路が、テストモード信号が非活性化すると、少なくとも1つの前記ヒューズ回路のヒューズがカッティングされているか否かに応じて前記セッティング値を決定し、前記テストモード信号が活性化すると、外部から入力された信号に応じて前記セッティング値を決定することを特徴とする請求項4に記載のインピーダンスコード生成回路。前記コード変更部が、前記減加算器回路の加算動作又は減算動作を行うことを決定するための信号を保持するヒューズ回路をさらに備えることを特徴とする請求項4に記載のインピーダンスコード生成回路。前記セッティング値の個数が、前記第1プルアップインピーダンスコードの個数と同じ、又はそれより多いことを特徴とする請求項4に記載のインピーダンスコード生成回路。前記コード変更部のヒューズ回路の個数が、前記セッティング値の個数と同じであることを特徴とする請求項4に記載のインピーダンスコード生成回路。前記減加算器回路が、少なくとも1つの排他的論理和回路と、少なくとも1つの加算器とを備えることを特徴とする請求項4に記載のインピーダンスコード生成回路。前記加算器の個数が、前記第1プルアップインピーダンスコードの数に対応する個数であることを特徴とする請求項9に記載のインピーダンスコード生成回路。インピーダンスコードを生成するインピーダンスコード生成回路と、セッティング値に応じて前記インピーダンスコードを演算し、変更された前記インピーダンスコードを生成するコード変更部と、変更された前記インピーダンスコードによって決定されたインピーダンス値を用いて、インターフェースノードをターミネーションするターミネーション回路と、を備えることを特徴とする半導体装置。前記コード変更部が、前記インピーダンスコードに前記セッティング値を加算又は減算して、変更された前記インピーダンスコードを生成することを特徴とする請求項11に記載の半導体装置。前記コード変更部が、前記セッティング値を保持する少なくとも1つのヒューズ回路と、前記インピーダンスコードに前記セッティング値を加算又は減算する減加算器回路と、を備えることを特徴とする請求項11に記載の半導体装置。少なくとも1つの前記ヒューズ回路が、テストモード信号が非活性化すると、少なくとも1つの前記ヒューズ回路のヒューズがカッティングされているか否かに応じて前記セッティング値を決定し、前記テストモード信号が活性化すると、外部から入力された信号に応じて前記セッティング値を決定することを特徴とする請求項13に記載の半導体装置。前記コード変更部が、前記減加算器回路が加算動作又は減算動作を行うことを決定するための信号を保持するヒューズ回路をさらに備えることを特徴とする請求項13に記載の半導体装置。前記インピーダンスコードが、プルアップインピーダンス値を決定するためのプルアップインピーダンスコードを含むことを特徴とする請求項11に記載の半導体装置。前記インピーダンスコードが、プルダウンインピーダンス値を決定するためのプルダウンインピーダンスコードを含むことを特徴とする請求項11に記載の半導体装置。前記インピーダンスコードが、プルアップインピーダンス値を決定するためのプルアップインピーダンスコードと、プルダウンインピーダンス値を決定するためのプルダウンインピーダンスコードとを含むことを特徴とする請求項11に記載の半導体装置。前記ターミネーション回路が、前記インターフェースノードにデータを出力する出力ドライバであることを特徴とする請求項18に記載の半導体装置。前記コード変更部が、前記プルアップインピーダンスコードを変更して、変更された前記プルアップインピーダンスコードを生成し、前記プルダウンインピーダンスコードを変更して、変更された前記プルダウンインピーダンスコードを生成し、前記出力ドライバが、変更された前記プルアップインピーダンスコードに応答して、前記インターフェースノードをプルアップターミネーションし、変更された前記プルダウンインピーダンスコードに応答して、前記インターフェースノードをプルダウンターミネーションすることを特徴とする請求項19に記載の半導体装置。インピーダンスコード生成回路において、インピーダンス値を設定するためのインピーダンスコードを生成する第1ステップと、前記インピーダンスコードによって決定されたインピーダンス値を用いて、インターフェースノードをターミネーションする第2ステップと、前記インターフェースノードの特性を測定して、インピーダンスがマッチングしているか否かを決定する第3ステップと、前記第3ステップで測定された値に基づいて、半導体装置にセッティング値を入力する第4ステップと、前記セッティング値に応じて前記インピーダンスコードを演算し、変更された前記インピーダンスコードを生成する第5ステップと、変更された前記インピーダンスコードによって決定されたインピーダンス値を用いて、前記インターフェースノードをターミネーションする第6ステップと、前記インターフェースノードの特性を測定して、前記インピーダンスがマッチングしているか否かを決定する第7ステップと、前記第7ステップの決定に基づいて、前記セッティング値を保持するためのヒューズ回路をプログラミングする第8ステップと、を含むことを特徴とする半導体装置のターミネーションインピーダンス値の設定方法。本発明は、上記した従来技術の問題を解決するために提案されたもので、簡単な方法でインピーダンス値の補正用の正確なセッティング値を決定し、セッティング値を利用して正確にインピーダンス値を補正可能にするインピーダンスコード生成回路、それを備えた半導体装置、及び半導体装置のターミネーションインピーダンス値の設定方法を提供することにその目的がある。上記した目的を達成するための本発明に係るインピーダンスコード生成回路は、キャリブレーションノードの電圧と基準電圧とを比較して、第1インピーダンスコードを生成する第1コード生成部と、セッティング値に応じて前記第1インピーダンスコードを演算し、変更された前記インピーダンスコードを生成するコード変更部と、変更された前記インピーダンスコードに基づいて、第2インピーダンスコードを生成する第2コード生成部とを備えることを特徴とする。また、上記した目的を達成するための本発明に係る半導体装置は、インピーダンスコードを生成するインピーダンスコード生成回路と、セッティング値に応じて前記インピーダンスコードを演算し、変更された前記インピーダンスコードを生成するコード変更部と、変更された前記インピーダンスコードによって決定されたインピーダンス値を用いて、インターフェースノードをターミネーションするターミネーション回路とを備えることを特徴とする。また、上記した目的を達成するための本発明に係る半導体装置のターミネーションインピーダンス値の設定方法は、インピーダンスコード生成回路において、インピーダンス値を設定するためのインピーダンスコードを生成する第1ステップと、前記インピーダンスコードによって決定されたインピーダンス値を用いて、インターフェースノードをターミネーションする第2ステップと、前記インターフェースノードの特性を測定して、インピーダンスがマッチングしているか否かを決定する第3ステップと、前記第3ステップで測定された値に基づいて、半導体装置にセッティング値を入力する第4ステップと、前記セッティング値に応じて前記インピーダンスコードを演算し、変更された前記インピーダンスコードを生成する第5ステップと、変更された前記インピーダンスコードによって決定されたインピーダンス値を用いて、前記インターフェースノードをターミネーションする第6ステップと、前記インターフェースノードの特性を測定して、前記インピーダンスがマッチングしているか否かを決定する第7ステップと、前記第7ステップの決定に基づいて、前記セッティング値を保持するためのヒューズ回路をプログラミングする第8ステップと、を含むことを特徴とする。本発明によれば、半導体装置の外部から入力される信号又はヒューズ回路に保持された値に応じて、インピーダンスコードを加算又は減算することが可能になる。これにより、ターミネーションインピーダンス値が目標値と異なる場合に、これを容易に補正することができるという長所がある。以下、本発明が属する技術分野で通常の知識を有する者が本発明の技術的思想を容易に実施することができるように本発明を詳細に説明するために、本発明の最も好ましい実施形態を、添付図面を参照して説明する。図3は、本発明の一実施形態に係るインピーダンスコード生成回路の構成を示すブロック図である。図3に示されているように、インピーダンスコード生成回路は、キャリブレーションノードZQの電圧と基準電圧VREFとを比較して、第1プルアップインピーダンスコードPCODE<0:N>を生成するプルアップコード生成部310と、セッティング値TMC<0:N>及び第1プルアップインピーダンスコードPCODE<0:N>を演算し、第2プルアップインピーダンスコードNPCODE<0:N>を生成するコード変更部320と、第2プルアップインピーダンスコードNPCODE<0:N>を基準として、プルダウンインピーダンスコードNCODE<0:N>を生成するプルダウンコード生成部330とを含む。プルアップコード生成部310は、インピーダンスコード生成回路においてプルアップインピーダンスコードPCODE<0:N>を生成する部分で、従来のプルアップコード生成部と同様な構成を有し、比較器311、カウンタ312、及び第1プルアップレファランスインピーダンス部313を備えて構成される。プルアップコード生成部310は、比較器311を介してキャリブレーションノードZQと基準電圧VREFとを比較し、その結果をカウンタ312を介してカウントして、プルアップインピーダンスコードPCODE<0:N>を生成する。コード変更部320は、本発明特有の部分で、セッティング値と第1プルアップインピーダンスコードPCODE<0:N>とを演算し、第2プルアップインピーダンスコードNPCODE<0:N>を生成する。ここで、セッティング値は外部から入力された値又はコード変更部320内部に保持された値を意味する。演算とは、第1プルアップインピーダンスコードPCODE<0:N>にセッティング値を加算し、又は、第1プルアップインピーダンスコードPCODE<0:N>からセッティング値を減算することを意味する。すなわち、第2プルアップインピーダンスコードNPCODE<0:N>は、第1プルアップインピーダンスコードPCODE<0:N>セッティング値、又は第1プルアップインピーダンスコードPCODE<0:N>-セッティング値になる。セッティング値に応じて、プルアップインピーダンスコード値が第1プルアップインピーダンスコードPCODE<0:N>から第2プルアップインピーダンスコードNPCODE<0:N>に変更される。セッティング値は、ターミネーション回路図2が有しなければならないインピーダンスの目標値と実際のターミネーションインピーダンス値との差を補正するための値である。プルダウンコード生成部330は、インピーダンスコード生成回路においてプルダウンインピーダンスコードNCODE<0:N>を生成する部分で、従来と同様に比較器331、カウンタ332、第2プルアップレファランスインピーダンス部333、プルダウンレファランスインピーダンス部334を備えて構成される。プルダウンコード生成部330は、比較器331によってノードAと基準電圧VREFとを比較して、その結果をカウンタ332によってカウントして、プルダウンインピーダンスコードNCODE<0:N>を生成する。従来の回路では、第2プルアップレファランスインピーダンス部図1の120に第1プルアップインピーダンスコードPCODE<0:N>が入力されたため、プルダウンインピーダンスコードNCODE<0:N>は第1プルアップインピーダンスコードPCODE<0:N>に基づいて生成された。しかし、本発明では、第2プルアップレファランスインピーダンス部333に第2プルアップインピーダンスコードNPCODE<0:N>が入力されるので、プルダウンインピーダンスコードNCODE<0:N>は第2プルアップインピーダンスコードNPCODE<0:N>に基づいて生成される。したがって、プルダウンコード生成部330が生成するプルダウンインピーダンスコードNCODE<0:N>は、セッティング値が反映されたコードとなる。図4は、図3のコード変更部320の一実施形態に係る構成を示すブロック図である。図4に示されているように、コード変更部320は、セッティング値FC<0:N1>を保持する複数のヒューズ回路411~414、及び第1プルアップインピーダンスコードPCODE<0:N>にセッティング値FC<0:N>を加算又は減算するための減加算器回路420を備えて構成される。ヒューズ回路411~414は、テストモード信号TM_ENが非活性化されると、ヒューズ回路411~414の内部ヒューズのカッティングの有無に応じてセッティング値FC<0:N1>を出力し、テストモード信号TM_ENが活性化すると、外部から入力された値TMC<0:N1>をそのままセッティング値FC<0:N1>として出力する。減加算器回路420は、第1プルアップインピーダンスコードPCODE<0:N>にセッティング値FC<0:N>を加算し、又は減算する。加算か、又は減算かは、セッティング値FC<N1>に応じて決定される。減加算器回路420は、セッティング値FC<N1>が0ならば加算器として動作し、第1プルアップインピーダンスコードPCODE<0:N>にセッティング値FC<0:N>を加算して第2プルアップインピーダンスコードNPCODE<0:N>を出力し、セッティング値FC<N1>が1ならば減算器として動作し、第1プルアップインピーダンスコードPCODE<0:N>からセッティング値FC<N>を減算し、第2プルアップインピーダンスコードNPCODE<0:N>を出力する。このように、コード変更部320は、第1プルアップインピーダンスコードPCODE<0:N>にセッティング値FC<0:N>を加算又は減算し、第2プルアップインピーダンスコードNPCODE<0:N>、すなわち変更されたインピーダンスコードを生成する。セッティング値FC<0:N>は、先に説明したように、外部から入力される値であってもよいし、ヒューズ回路411~414内部に保持された値であってもよい。図5は、ヒューズ回路411の内部構造を示す回路図である。図5に示されているように、ヒューズ回路411はヒューズ501、トランジスタ502~505、インバータ506、アンドゲート507、オアゲート508を備えて構成される。テストモード信号TM_ENがハイに活性化された状態では、外部から入力される信号TMC<0>によって出力信号FC<0>の論理値が決定されこの場合ヒューズ501はカッティングされていないと仮定する、テストモード信号TM_ENがローに非活性化された状態では、ヒューズ501がカッティングされているか否かによって、出力信号FC<0>の論理値が決定される。パワーアップ信号PUPBはパワーアップ区間の間にローレベルを維持し、パワーアップ区間が過ぎるとハイレベルを有する信号である。図5に示されなかったヒューズ回路412~414もヒューズ回路411と同様に構成可能である。図6は、減加算器回路420の構成を示す図であり、図7は、減加算器回路420を構成する加算器610、620、630、640の内部構成を示す図である。加算器610、620、630、640は、図7のように構成される。IN1、IN2は入力端子、CIはキャリーcarry値が入力される端子であり、Sは出力端子、COはキャリー値が出力される端子である。減加算器回路420の動作は表1の真理値表のとおりである。加算器610、620、630、640の内部構成は、本発明が属する技術分野において通常の知識を有する者にとって周知であるため、その説明は省略するものとする。図6を参照すれば、減加算器回路420は、複数の加算器610、620、630、640及びXORゲート611、621、631、641を備えて構成される。セッティング値FC<N1>が0ならば、減加算器回路420は、第1プルアップインピーダンスコードPCODE<0:N>とセッティング値FC<0:N>とを加算する演算をして、第2プルアップインピーダンスコードNPCODE<0:N>として出力する。セッティング値FC<N1>が1ならば加算器610、620、630、640のIN1端子にはセッティング値FC<0:N>の補数反転された数が入力され、その結果第1プルアップインピーダンスコードPCODE<0:N>からセッティング値FC<0:N>を減算した値が第2プルアップインピーダンスコードNPCODE<0:N>として出力される。図8は、本発明の別の実施形態に係る半導体装置の構成を示すブロック図である。図3に示した実施形態では、インピーダンスコード生成回路内にコード変更部320を備える場合を示したが、図8に示す実施形態ではコード変更部820がインピーダンスコード生成回路810の外部に設けられる場合を示す。図8に示されているように、半導体装置は、インピーダンスコードPCODE<0:N>、NCODE<0:N>を生成するインピーダンスコード生成回路810と、セッティング値TMCP<0:N1>、TMCN<0:N1>及びインピーダンスコードを演算して変更されたインピーダンスコードNPCODE<0:N1>、NNPCODE<0:N>を生成するコード変更部820と、変更されたインピーダンスコードNPCODE<0:N>、NNCODE<0:N>によって定められるインピーダンス値でインターフェースノードINTERFACEPADに接続したノードを意味するをターミネーションするターミネーション回路830とを含む。インピーダンスコード生成回路810は、インピーダンスコードPCODE<0:N>、NCODE<0:N>を生成する。インピーダンスコード生成回路810は、図1のように構成可能であり、また、インピーダンスコードPCODE<0:N>、NCODE<0:N>を生成するように構成されていれば良いため、種々の変更が可能である。コード変更部820は、インピーダンスコード生成回路810で生成されたコードPCODE<0:N>、NCODE<0:N>とセッティング値とを演算し、変更されたインピーダンスコードNPCODE<0:N>、NNCODE<0:N>を生成する。セッティング値は外部から入力された信号TMCP<0:N1>、TMCN<0:N1>によっても決定可能であり、コード変更部820内部に保持された値によっても決定可能である。セッティング値はコードPCODE<0:N>の変更のための値とコードNCODE<0:N>の変更のための値とが別途に存在可能である。コード変更部820は、図4に示されたコード変更部320と同一の構成を有しても良い。もちろん、図4に示されたコード変更部320は1つのコードPCODE<0:N>を変更する構成を有し、図8のコード変更部は2個のコードPCODE<0:N>、NCODE<0:N>を変更する構成を有するため、図8のコード変更部820は図4のコード変更部320を2個合わせた構成になる。本発明が属する技術分野で通常の知識を有する者ならば、このような変更は容易にできるため、これ以上の詳しい説明は省略するものとする。ターミネーション回路830は、変更されたインピーダンスコードNPCODE<0:N>、NNCODE<0:N>によって定められた値で、インターフェースノードINTERFACEPADをターミネーションする。このようなターミネーション回路830は、従来のターミネーション回路図2と比べて、インピーダンスコードPCODE<0:N>、NCODE<0:N>の代わりに変更されたインピーダンスコードNPCODE<0:N>、NNCODE<0:N>の入力を受けるという点のみが異なるため、従来のターミネーション回路図2と同一の構成を有しても良い。図8によれば、インピーダンスコード生成回路810で生成されたインピーダンスコードPCODE<0:N>、NCODE<0:N>がコード変更部820によって適切な値に補正され、その結果、変更されたインピーダンスコードNPCODE<0:N>、NNCODE<0:N>がターミネーション回路830に入力され、ターミネーション回路830のインピーダンス値を決定する。したがって、正確な値でインピーダンスをマッチングさせることが可能になる。図8には2個のインピーダンスコードPCODE<0:N>、NCODE<0:N>が使用される例を示したが、半導体装置が1つのインピーダンスコードPCODE<0:N>またはNCODE<0:N>のみ使用する場合もありえる。それは、半導体装置のターミネーションスキームに応じて、インターフェースノードINTERFACEPADをプルアップ方向にのみ、又はプルダウン方向にのみターミネーションする場合もあるためである。したがって、インピーダンスコード生成回路810が1つのインピーダンスコードPCODE<0:N>又はNCODE<0:N>のみ生成し、コード変更部820も1つのインピーダンスコードPCODE<0:N>またはNCODE<0:N>のコード値を変更し、ターミネーション回路830も1つの変更されたインピーダンスコードNPCODE<0:N>またはNNCODE<0:N>のみの入力を受けて、プルアップ又はプルダウンのうち、一方向にインターフェースノードINTERFACEPADをターミネーションするように構成可能である。以上、本発明によるインピーダンスコード生成回路及びその回路を備えた半導体装置の構成について説明した。以下、上記のような構成を利用して、効果的にターミネーションインピーダンス値を設定する方法について説明する。まず、どんなセッティング値も設定されていない状態でインピーダンスコード生成回路810によって、インピーダンスコードPCODE<0:N>、NCODE<0:N>が生成され、生成されたインピーダンスコードPCODE<0:N>、NCODE<0:N>によってターミネーション回路830がインターフェースノードINTERFACEPADをターミネーションする。この状態でインターフェースノードINTERFACEPADの特性の測定によって、現在、インピーダンスのマッチングが正しくなされているか否かを確認し、本来目標にしたターミネーションインピーダンス値と現在のターミネーションインピーダンス値との差異を確認する。測定されたインターフェースノードINTERFACEPADの特性に応じて、外部から半導体装置にセッティング値TMCP<0:N1>、TMCN<0:N1>が入力される。これからターミネーション回路830に入力されるインピーダンスコードは、既存のコードPCODE<0:N>、NCODE<0:N>でないセッティング値TMCP<0:N1>、TMCN<0:N1>に応じて、変更されたインピーダンスコードNPCODE<0:N>、NNCODE<0:N>となる。変更されたインピーダンスコードNPCODE<0:N>、NNCODE<0:N>によって定められたインピーダンス値に応じて、ターミネーション回路830がインターフェースノードINTERFACEPADをターミネーションすると、再びインターフェースノードINTERFACEPADの特性を測定する。測定の結果、インターフェースノードINTERFACEPADのインピーダンスのマッチングが正しければ、半導体装置外部から入力されたセッティングTMCP<0:N1>、TMCN<0:N1>値が適切な値という結論が得られる。したがって、外部から入力されたセッティング値TMCP<0:N1>、TMCN<0:N1>と同一の値をコード変更回路820内のヒューズ回路にプログラミングする。ヒューズ回路がプログラミングされるとセッティング値が保持され、これ以後は、外部からセッティング値TMCP<0:N1>、TMCN<0:N1>を入力しなくても、自動的にターミネーション回路830には変更されたインピーダンスコードNPCODE<0:N>、NNCODE<0:N>が入力される。上記した方法は、図3~図8で説明した構成を活用する1つの例であり、図3ないし図8で説明した構成の活用が本方法にのみ限定されるものではない。本発明の技術的思想は、上記好ましい実施形態により具体的に説明したが、上記した実施形態は本発明の説明のためのものであり、本発明の制限のためのものでないことに注意しなければならない。また、本発明の技術分野において通常の知識を有する者ならば、本発明の技術的思想の範囲内で様々な実施形態が可能であることが分かるであろう。