"第1表示基板と、第1表示基板と対向する第2表示基板、及び前記第1表示基板と前記第2表示基板との間に介在している液晶層を含み、前記第1表示基板は、第1方向に延長された第1ゲートラインと、前記第1ゲートラインと離隔して前記第1方向に延長された第2ゲートラインと、前記第1ゲートラインと離隔して前記第1方向に延長された第1ストレージラインと、前記第1ストレージラインと離隔して前記第1方向に延長された第2ストレージラインと、前記第1ゲートラインから第1ゲート信号の印加を受ける第1スイッチング素子及び第2スイッチング素子と、前記第1スイッチング素子に接続した第1サブ画素電極と、前記第2スイッチング素子に接続した第2サブ画素電極と、前記第2ゲートラインから第2ゲート信号の印加を受ける第3スイッチング素子と、前記第3スイッチング素子に接続して前記第2ストレージラインと部分的に重畳したカップリング電極を含み、前記第1ストレージラインは第1電圧の印加を受け、前記第2ストレージラインは前記第1電圧と異なる第2電圧の印加を受けることを特徴とする表示装置。前記第1ゲートライン、前記第2ゲートライン、及び前記第2ストレージラインは、前記第1サブ画素電極と前記第2サブ画素電極との間に配置されていることを特徴とする請求項1に記載の表示装置。前記カップリング電極は、前記第2ストレージラインと重畳して前記第2サブ画素電極の電圧を減少させることを特徴とする請求項1に記載の表示装置。前記第2ストレージラインは、前記第2電圧の印加を受けて前記第2サブ画素電極の電圧を減少させることを特徴とする請求項3に記載の表示装置。前記第1サブ画素電極及び前記第2サブ画素電極は反転駆動し、前記第2電圧は共通電圧に対してハイレベルとローレベルの電圧の範囲を有することを特徴とする請求項4に記載の表示装置。前記第1スイッチング素子は、前記第1ゲートラインと部分的に重畳してデータラインに接続した第1ソース電極と、前記第1ゲートラインと部分的に重畳して前記第1ソース電極と離隔した第1ドレーン電極を含み、前記第2スイッチング素子は、前記第1ゲートラインと部分的に重畳して前記第1ソース電極に接続した第2入力電極と、前記第1ゲートラインと部分的に重畳して前記第2ソース電極と離隔された第2ドレーン電極を含み、前記第3スイッチング素子は、前記第2ゲートラインと部分的に重畳して前記第2ドレーン電極に接続した第3ソース電極と、前記第2ゲートラインと部分的に重畳して前記第3ソース電極と離隔した第3ドレーン電極を含み、前記第1サブ画素電極は前記第1ドレーン電極に接続し、前記第2サブ画素電極は前記第2ドレーン電極に接続し、前記カップリング電極は前記第3ドレーン電極に接続していることを特徴とする請求項3に記載の表示装置。前記第1ストレージラインは、前記第1ストレージラインから突出して前記第1方向と互いに異なる第2方向に延長されたサブストレージラインを含み、前記サブストレージラインは前記第1サブ画素電極と部分的に重畳していることを特徴とする請求項1に記載の表示装置。前記第1表示基板は、前記第1サブ画素電極及び第2サブ画素電極を各々含む第1画素部及び第2画素部をさらに含み、前記第2表示基板は、赤色カラーフィルタ、緑色カラーフィルタ及び青色カラーフィルタが形成されたカラーフィルタ層を含み、前記第1画素部には前記赤色カラーフィルタ又は緑色カラーフィルタが、前記第2画素部には前記青色カラーフィルタが対応して配置され、前記第1画素部の前記カップリング電極の面積は、前記第2画素部の前記カップリング電極の面積より小さく、共通電極は前記第1表記基板又は前記第2表示基板のいずれかに配置されていることを特徴とする請求項1に記載の表示装置。前記第1画素部の前記第1サブ画素電極は、前記第1方向の垂直方向に対して第1鋭角に傾いた第1スリットパターンを含み、前記第2画素部の前記第1サブ画素電極は、前記第1方向の垂直方向に対して第2鋭角に傾いた第2スリットパターンを含み、前記第2鋭角は前記第1鋭角より小さい角度であることを特徴とする請求項8に記載の表示装置。前記第1画素部の前記第1サブ画素電極は、第1オープン部と第1電極部を含む第1スリットパターンを含み、前記第2画素部の前記第1サブ画素電極は、第2オープン部と第2電極部を含む第2スリットパターンを含み、前記第2オープン部の幅は前記第1オープン部の幅より大きいことを特徴とする請求項8に記載の表示装置。第1表示基板、第1表示基板と対向する第2表示基板、及び前記第1表示基板と前記第2表示基板との間に介在している液晶層を含み、前記第1表示基板は、互いに離隔して配置された第1ゲートライン及び第2ゲートラインと、前記第1ゲートラインから印加される第1ゲート信号の印加を受ける第1スイッチング素子及び第2スイッチング素子と、制御ラインに接続し、前記第2ゲートラインから第2ゲート信号の印加を受ける第3スイッチング素子と、前記第1スイッチング素子に接続した第1サブ画素電極と、前記第2スイッチング素子に接続した第2サブ画素電極と、前記第3スイッチング素子に接続したカップリング電極を含み、前記第2サブ画素電極は前記カップリング電極とオーバーラップしていることを特徴とする表示装置。前記カップリング電極は、前記第2サブ画素電極と重畳して前記第2サブ画素電極の電圧を減少させることを特徴とする請求項11に記載の表示装置。前記第1ゲートライン及び前記第2ゲートラインは第1方向に延長され、前記第1表示基板は前記第1方向と互いに異なる第2方向に延長された複数のデータラインをさらに含み、前記制御ラインは前記複数のデータラインと離隔して前記第2方向に延長されていることを特徴とする請求項11に記載の表示装置。前記制御ラインは互いに離隔した第1制御ライン及び第2制御ラインを含み、前記第1ゲートライン及び前記第2ゲートラインは第1方向に延長され、前記第1制御ラインと前記第2制御ラインは前記第1ゲートライン及び前記第2ゲートラインと離隔して前記第1方向に延長されていることを特徴とする請求項11に記載の表示装置。前記第1表示基板は前記第1サブ画素電極及び第2サブ画素電極を各々含む第1画素部及び第2画素部を含み、前記第1画素部の前記第3スイッチング素子は前記第1制御ラインに接続し、前記第2画素部の前記第3スイッチング素子は前記第2制御ラインに接続し、前記第1制御ラインは第1制御信号の印加を受け、前記第2制御ラインは第2制御信号の印加を受け、前記第1制御信号と前記第2制御信号は互いに相補的であることを特徴とする請求項14に記載の表示装置。前記第3スイッチング素子は、前記第2ゲートラインと部分的に重畳して前記制御ラインから分地した第1ソース電極と、前記第2ゲートラインと部分的に重畳して前記第1ソース電極と離隔された第1ドレーン電極を含み、前記カップリング電極は前記第1ドレーン電極と接続していることを特徴とする請求項11に記載の表示装置。前記第1表示基板は前記第1サブ画素電極及び第2サブ画素電極を各々含む第1画素部及び第2画素部をさらに含み、前記第2表示基板は赤色カラーフィルタ、緑色カラーフィルタ及び青色カラーフィルタが形成されたカラーフィルタ層を含み、前記第1画素部には前記赤色カラーフィルタ又は緑色カラーフィルタが、前記第2画素部には前記青色カラーフィルタが対応して配置され、前記第1画素部の前記カップリング電極の面積は前記第2画素部の前記カップリング電極の面積より小さく、共通電極は前記第1表示基板又は前記第2表示基板のいずれかに配置されていることを特徴とする請求項11に記載の表示装置。前記第1画素部の前記第1サブ画素電極は第1方向の垂直方向に対して第1鋭角に傾いた第1スリットパターンを含み、前記第2画素部の前記第1サブ画素電極は前記第1方向の垂直方向に対して第2鋭角に傾いた第2スリットパターンを含み、前記第2鋭角は前記第1鋭角より小さい角度であることを特徴とする請求項17に記載の表示装置。前記第1画素部の前記第1サブ画素電極は、第1オープン部と第1電極部を含む第1スリットパターンを含み、前記第2画素部の前記第1サブ画素電極は、第2オープン部と第2電極部を含む第2スリットパターンを含み、前記第2オープン部の幅は前記第1オープン部の幅より大きいことを特徴とする請求項17に記載の表示装置。第1ゲートラインと、前記第1ゲートラインから離隔した第2ゲートラインと、前記第1ゲートライン及び前記第2ゲートラインから離隔したストレージラインと、前記第1ゲートラインから第1ゲート信号の印加を受ける第1スイッチング素子及び第2スイッチング素子と、前記第2ゲートラインから第2ゲート信号の印加を受ける第3スイッチング素子と、前記第1スイッチング素子に接続した第1サブ画素電極と、前記第2スイッチング素子に接続した第2サブ画素電極、及び前記第3スイッチング素子に接続して前記ストレージラインと部分的に重畳したカップリング電極とを含む第1表示基板を含むことを特徴とする表示装置。前記第1表示基板と対向する第2表示基板と、前記第1表示基板と前記第2表示基板の間に介在した液晶層、及び前記第1表示基板又は前記第2表示基板のいずれかに配置された共通電極をさらに含むことを特徴とする請求項20に記載の表示装置。前記第1ゲートライン、前記第2ゲートライン、及び前記ストレージラインは前記第1サブ画素電極と前記第2サブ画素電極の間に配置されていることを特徴とする請求項21に記載の表示装置。前記カップリング電極は前記ストレージラインと重畳して前記第2サブ画素電極の電圧を減少させることを特徴とする請求項21に記載の表示装置。前記第2ストレージラインはストレージ電圧の印加を受けて前記第2サブ画素電極の電圧を減少させることを特徴とする請求項23に記載の表示装置。前記第1サブ画素電極と前記第2サブ画素電極は反転駆動し、前記ストレージ電圧は共通電極に対してハイレベルとローレベルの範囲を有することを特徴とする請求項24に記載の表示装置。前記第1スイッチング素子は前記第1ゲートラインと少なくとも部分的に重畳してデータラインに接続した第1ソース電極と、前記第1ゲートラインと少なくとも部分的に重畳して前記第1ソース電極と離隔された第1ドレーン電極を含み、前記第2スイッチング素子は、前記第1ゲートラインと少なくとも部分的に重畳して前記第1ソース電極に接続した第2ソース電極と、前記第1ゲートラインと少なくとも部分的に重畳して前記第2ソース電極と離隔された第2ドレーン電極を含み、前記第3スイッチング素子は、前記第2ゲートラインと少なくとも部分的に重畳して前記第2ドレーン電極と接続された第3入力電極と、前記第2ゲートラインと少なくとも部分的に重畳して前記第3ソース電極と離隔された第3ドレーン電極を含み、前記第1サブ画素電極は前記第1ドレーン電極に接続し、前記第2サブ画素電極は前記第2ドレーン電極に接続し、前記カップリング電極は前記第3ドレーン電極に接続していることを特徴とする請求項23に記載の表示装置。前記第1表示基板は第1サブ画素電極及び第2サブ画素電極を各々含む第1画素部と第2画素部をさらに含み、前記第2表示基板は赤色カラーフィルタ、緑色カラーフィルタ及び青色カラーフィルタが形成されたカラーフィルタ層を含み、前記第1画素部には前記赤色カラーフィルタ又は前記緑色カラーフィルタが、前記第2画素部には前記青色カラーフィルタが対応して配置され、前記第1画素部のカップリング電極の面積は、前記第2画素部のカップリング電極の面積より小さいことを特徴とする請求項21に記載の表示装置。前記第1画素部の前記第1サブ画素電極は第1方向の垂直方向に対して第1鋭角に傾いた第1スリットパターンを含み、前記第2画素部の前記第1サブ画素電極は前記第1方向の垂直方向に対して第2鋭角に傾いた第2スリットパターンを含み、前記第2鋭角は前記第1鋭角より小さいことを特徴とする請求項27に記載の表示装置。前記第1画素部の前記第1サブ画素電極は第1オープン部と第1電極部を含む第1スリットパターンを含み、前記第2画素部の前記第1サブ画素電極は第2オープン部と第2電極部を含む第2スリットパターンを含み、前記第2オープン部の幅は前記第1オープン部の幅より大きいことを特徴とする表示装置。しかしながら、上記のような新たに開発された液晶表示パネルにおいても、見る角度によって色感が変わるという問題点を依然として有していた。色感が変わる理由は、画素で表現される赤、緑、青が見る角度によって互いに異なる減摩階調変化を有するためであり、それぞれの色が統合されて1つの色に表現されるとき、見る角度によって色感が変わるという問題点が発生する。これを改善するために、1つの画素内に互いに異なる階調を表現する画素電極を、メイン画素電極とサブ画素電極に分ける新たなモード技術が開発された。このような新規モードは、互いに異なる画素電圧を印加するために、メイン画素電極とサブ画素電極に各々接続されたスイッチング素子を有する構造、又はスイッチング素子とメイン画素電極の接続とは異なり、スイッチング素子とサブ画素電極との間に別個のキャパシタをさらに具備した構造を有している。そして、新規モードにおいては、メイン画素電極とサブ画素電極に互いに異なる画素電圧を印加するために、さらに効率的な方法というものが研究されている。本発明が解決しようとする課題は、見る角度によって色感が変わるという問題点を解決するために開発された新規モードにおいて、表示品質が大幅に向上した表示装置を提供するものである。本発明が解決しようとする課題は、上記課題に制限されず、言及されていない他の課題については本願明細書の記載から当業者に明確に理解できるであろう。前記課題を解決するための本発明の一実施形態に係る表示装置は、第1表示基板と、第1表示基板と対向する第2表示基板と、第1表示基板と第2表示基板との間に介在する液晶層を含み、第1表示基板は第1方向に延長された第1ゲートラインと、第1ゲートラインと離隔して第1方向に延長された第2ゲートラインと、第1ゲートラインと離隔して第1方向に延長された第1ストレージラインと、第1ストレージラインと離隔して第1方向に延長された第2ストレージラインと、第1ゲートラインから第1ゲート信号の印加を受ける第1スイッチング素子及び第2スイッチング素子と、第1スイッチング素子に接続した第1サブ画素電極と、第2スイッチング素子に接続した第2サブ画素電極と、第2ゲートラインから第2ゲート信号の印加を受ける第3スイッチング素子と、第3スイッチング素子に接続して第2ストレージラインと部分的に重畳したカップリング電極を含み、第1ストレージラインは第1電圧の印加を受け、第2ストレージラインは第1電圧と異なる第2電圧の印加を受けることを特徴とする。前記課題を解決するための本発明の他の実施形態に係る表示装置は、第1表示基板と、第1表示基板と対向する第2表示基板と、第1表示基板と第2表示基板との間に介在する液晶層を含み、第1表示基板は、互いに離隔して配置された第1ゲートライン及び第2ゲートラインと、第1ゲートラインから印加される第1ゲート信号の印加を受ける第1スイッチング素子及び第2スイッチング素子と、制御ラインに接続し第2ゲートラインから第2ゲート信号の印加を受ける第3スイッチング素子と、第1スイッチング素子に接続した第1サブ画素電極と、第2スイッチング素子に接続した第2サブ画素電極と、第3スイッチング素子に接続したカップリング電極とを含み、第2サブ画素電極はカップリング電極とオーバーラップしていることを特徴とする。前記課題を解決するための本発明のまた他の実施形態に係る表示装置は、第1ゲートラインと、第1ゲートラインから離隔した第2ゲートラインと、第1ゲートライン及び第2ゲートラインから離隔したストレージラインと、第1ゲートラインから第1ゲート信号の印加を受ける第1スイッチング素子及び第2スイッチング素子と、第2ゲートラインから第2ゲート信号の印加を受ける第3スイッチング素子と、第1スイッチング素子に接続した第1サブ画素電極と、第2スイッチング素子に接続した第2サブ画素電極、及び第3スイッチング素子に接続したストレージラインと部分的に重畳したカップリング電極を含む第1表示基板を有することを特徴とする。本発明の表示装置によれば、互いに分離した第1ストレージライン及び第2ストレージラインが形成され、第1ストレージライン及び第2ストレージラインに互いに異なる電圧を印加することによって、画素領域付近で光漏れ現象やテクスチャtextureが発生することを防止することができる。また、本発明の表示装置によれば、低階調範囲のレディッシュ現象と高階調範囲のイエローイッシュ現象を同時に減少させることによって、表示装置の表示品質を従来のものに比べ、大幅に向上させることができる。以下、本発明の好ましい実施形態について、図面を参照して詳述する。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で具現されるものであり、本実施形態は、本発明が属する技術分野において通常の知識を有する者に発明の範疇を十分に知らしめるために提供されるものであり、本発明は請求項の範囲によってのみ定義される。また、明細書において、同一参照符号は同一構成要素を指称している。本願明細書において、素子elements又は層が、異なる素子又は層の上と記載される場合は、異なる素子又は層の直ぐ上のみではなく、中間に他の層又は他の素子を介在した場合も含んでいる。一方、素子が直接上又は真上と記載されている場合は、中間に他の素子又は層を介在しないことを示す。また、及び/又はの表記は、言及されたアイテムの各々及びそれらのすべての組合せを含む。相対的な空間位置を表す用語である下、下部、上、上部などは、図面に図示した1つの素子又は構成要素と異なる素子又は構成要素との相関関係の記述にも用いている。また、相対的な空間位置を表すこれらの用語は、図面に図示した方向に加え、使用時又は動作時における素子の互いに異なる方向を含む用語としても用いている。本明細書に記載の実施形態は、本発明の例示的な概略図である平面図や断面図を参照して説明しているが、製造技術及び/又は許容誤差などによって例示図の形態が変形される場合があり、本発明の実施形態は図示した特定形態に制限されるものではなく、図面で示す領域は概略的な属性を有するものであって、図面で例示された領域の形態は素子の領域の特定形態を例示するためであり、発明の範疇を制限するものではない。他に定義されなければ、本明細書で使用されるすべての用語技術及び科学的用語を含むは、本発明が属する技術分野において通常の知識を有する者に共通に理解され得る意味において使用されるものであり、一般的に使用される辞典に定義されている用語は、明確に特別に定義されていない限り過度に解釈するものではない。図1は、本発明の実施形態に係る表示装置のブロック図である。本発明の実施形態に係る表示装置は、表示パネル100及びパネル駆動部500を含み、表示パネル100にはマトリックス形態で配列された複数の画素Iが形成されている。表示パネル100は、例えば、液晶パネルであり、第1表示基板、第2表示基板及び両表示基板の間に介在する液晶層を含み、パネル駆動部500は、ゲート駆動部510、駆動電圧生成部520、データ駆動部530、階調電圧生成部540及びこれらを駆動する信号制御部550を含む。駆動電圧生成部520は、スイッチング素子T1,T2,Tcをターン-オンさせるゲートオン電圧Vonとターン-オフさせるゲートオフ電圧Voff、そして共通電極に印加される共通電圧Vcomなどを生成し、階調電圧生成部540は表示装置の輝度と関連する複数の階調電圧grayscalevoltageを生成することができる。ゲート駆動部510は、ゲートラインG1~Gmに接続して駆動電圧生成部520からのゲートオン電圧Vonとゲートオフ電圧Voffの組合せからなるゲート信号をゲートラインG1~Gmに印加する。データ駆動部530は、階調電圧生成部540から階調電圧の印加を受けて、信号制御部550の駆動によって選択された階調電圧をデータラインに印加する。信号制御部550は、外部のグラフィック駆動部graphiccontrollerからRGB信号RGB及びこれを制御する制御入力信号inputcontrolsignal、例えば垂直同期信号verticalsynchronizingsignal:Vsyncと水平同期信号horizontalsynchronizingsignal:Hsync、メインクロックmainclock:CLK、データイネーブル信号dataenablesignal:DEなどの提供を受ける。また、信号制御部550は、制御入力信号に基づいてゲート制御信号、データ制御信号及び電圧選択制御信号voltageselectioncontrolsignal:VSCを生成することができる。ゲート制御信号は、ゲートオンパルスゲート信号のハイ区間の出力開始を指示する垂直同期開始信号verticalsynchronizationstartsignal:STV、ゲートオンパルスの出力時期を駆動するゲートクロック信号gateclock及びゲートオンパルスの幅を限定するゲートオンイネーブル信号gateonenablesignal:OEなどを含む。データ制御信号は、階調信号の入力開始を指示する水平同期開始信号horizontalsynchronizationstartsignal:STHとデータラインに該当データ電圧の印加を命令するロード信号loadsignal:LOAD又はTP、データ電圧の極性を反転させる反転駆動信号RVS及びデータクロック信号HCLKなどを含む。画素Iは独立的に色相を表現する基本色相の最小単位であり、一般的には赤、青又は緑を表現する独立的な最小単位である。例えば、画素Iはデータラインとゲートラインによって囲まれた領域で定義してもよいが、これに限定されるものでなく、データラインとストレージライン又はデータライン、ゲートライン及びストレージラインによって囲まれた領域で定義してもよい。図2は、本発明の一実施形態に係る表示基板に使用される画素Iの等価回路図である。図2を参照すれば、画素Iは、第1ゲートラインGn、第2ゲートラインGn1及びデータラインDに接続し、第1サブ画素SP1、第2サブ画素SP2、及び制御部CPを含む。2個のゲートラインGn、Gn1は互いに隣接して配置され、第2ゲートラインGn1は、第1ゲートラインGnに対して後端ゲートラインであり、第1ゲートラインGnにゲート電圧が印加された後、第2ゲートラインGn1にゲート電圧が印加される。図2には、nとn1で第1ゲートラインと第2ゲートラインが順次に配列された例を示したが、これは一例であり、第2ゲートラインは第1ゲートラインに対して2つ以上後端のゲートラインであってよく、第3スイッチング素子Tcを制御するための専用ゲートラインであってもよい。図2に示すように、第1サブ画素SP1は、第1液晶キャパシタCmlc、第1ストレージキャパシタCmst、及び第1スイッチング素子T1を含む。第1スイッチング素子T1の各端子の接続は、制御端は第1ゲートラインGnに、入力端はデータラインDに、出力端は第1液晶キャパシタCmlc及び第1ストレージキャパシタCmstに、それぞれ接続している。そして、第1ストレージキャパシタCmstは第1ストレージラインMSに接続している。第2サブ画素SP2は、第2液晶キャパシタCslc、第2ストレージキャパシタCsst、及び第2スイッチング素子T2を含む。ここで、第2スイッチング素子T2の各端子の接続は、制御端は第1ゲートラインGnに、入力端はデータラインDに、出力端は第2液晶キャパシタCslc及び第2ストレージキャパシタCsstに、それぞれ接続している。そして、第2ストレージキャパシタCsstは第2ストレージラインSSに接続している。制御部CPは、ダウンキャパシタCdと第3スイッチング素子Tcを含む。第3スイッチング素子Tcの各端子の接続は、制御端は第2ゲートラインGn1に、入力端は第2スイッチング素子T2の出力端に、出力端はダウンキャパシタCdに、それぞれ接続している。このような接続により、第3スイッチング素子Tcは第2ゲートラインGn1にゲート電圧が印加されるとターンオンし、第2液晶キャパシタCslc、第2ストレージキャパシタCsst、及びダウンキャパシタCdは互いに電荷分配chargesharingすることができる。また、このような過程により、第2液晶キャパシタCslcに充電される電圧が変わる。図3は、本発明の一実施形態に係る表示装置を説明するためのレイアウト図であり、図4は、図3に示すI-I’線に沿って切断した断面図であり、図5は、本発明の一実施形態に係る表示装置の第2ストレージラインの電圧変化を説明するためのグラフである。図3及び図4を参照すれば、画素Iは3個のスイッチング素子T1,T2,Tcを含み、第1スイッチング素子T1は第1サブ画素電極271を駆動し、第2スイッチング素子T2は第2サブ画素電極273を駆動し、第3スイッチング素子Tcは第2サブ画素電極273の印加電圧を変化させる。すなわち、第1スイッチング素子T1は第1サブ画素電極271と電気的に接続し、第2スイッチング素子T2は第2サブ画素電極273と電気的に接続し、第3スイッチング素子Tcはカップリング電極257と電気的に接続している。また、カップリング電極257は第2ストレージライン260と少なくとも一部分が重畳している。本発明の一実施形態に係る表示装置は、画素電極271,273を含む第1表示基板200と、第1表示基板200と対向し共通電極350を含む第2表示基板300と、第1表示基板200及び第2表示基板300の間に介在した液晶層400を含む。第1表示基板200は、基板210上に形成された第1ゲートライン220、第2ゲートライン230、第1ストレージライン280,283,281a、281b、及び第2ストレージライン260,261を含む。基板210は、例えば、ソーダ石灰ガラスsodalimeglass又はホウケイ酸ガラスなどのガラス又はプラスチックで形成することができる。第1ゲートライン220、第2ゲートライン230、第1ストレージライン280及び第2ストレージライン260は互いに離隔して第1方向DI1図3における横方向に延長している。第1ストレージライン280、283、281a、281b及び第2ストレージライン260、261は、それぞれ第1サブ画素電極271及び第2サブ画素電極273と重畳してキャパシタを形成し、このとき、第1ストレージライン280、283、281a、281bに印加される第1電圧と第2ストレージライン260、261に印加される第2電圧とは、互いに異なる電圧である。図4に示すように、第1ゲートライン220、第2ゲートライン230、第1ストレージライン280、283、281a、281b、及び第2ストレージライン260、261は同一レベルに形成することができる。ここで、同一レベルに形成するとは、同一物質で同一工程により作られることを意味し、したがって、第1ゲートライン220、第2ゲートライン230、第1ストレージライン280、283、281a、281b、及び第2ストレージライン260、261は互いに同一物質で形成することができる。また、これら第1、第2ゲートライン、第1、第2ストレージラインは、互いに異なるレベルに形成されてもよく、第1ゲートライン220と第2ストレージライン260,261との間に絶縁層が介在してもよい。第1ゲートライン220、第2ゲートライン230、第1ストレージライン280、283、281a、281b及び第2ストレージライン260、261は金属単一層又は多重層で形成することができ、例えば、アルミニウムAlとアルミニウム合金などのアルミニウム系金属、銀Agと銀合金などの銀系金属、銅Cuと銅合金などの銅系金属、モリブデンMoとモリブデン合金などのモリブデン系金属、マンガンMnとマンガン合金などのマンガン系金属、クロムCr、チタニウムTi、タンタルTaなどで形成することができる。また、第1ゲートライン220、第2ゲートライン230、第1ストレージライン280、283、281a、281b及び第2ストレージライン260、261を形成する導電膜は、物理的性質が異なる2つの導電膜を含む多重膜構造を有するものであってもよい。このような導電膜は、第1ゲートライン220、第2ゲートライン230、第1ストレージライン280、283、281a、281b及び第2ストレージライン260、261の信号遅延や電圧降下を減らすために低比抵抗resistivityの金属、例えばアルミニウム系金属、銀系金属、銅系金属などで形成されてもよい。これとは異なり、導電膜は他の物質、特に酸化亜鉛ZnO、ITOindiumtinoxide及びIZOindiumzincoxideとの接触特性が優れた物質、例えばモリブデン系金属、クロム、チタニウム、タンタルなどで形成されてもよい。このような組合せの例としては、クロム下部膜とアルミニウム上部膜及びアルミニウム下部膜とモリブデン上部膜、又は銅マンガンCuMn合金下部膜と銅上部膜、又はチタニウム下部膜と銅上部膜などが挙げられる。図3に示すように、第1ゲートライン220、第2ゲートライン230、及び第2ストレージライン260は、第1サブ画素電極271と第2サブ画素電極273との間に、互いに離隔し隣接して配置され、第1ストレージライン280、283、281a、281bとこれらの間に第1サブ画素電極271が配置されてもよい。また、第1ストレージライン280、283、281a、281b、第1ゲートライン220、第2ゲートライン230、及び第2ストレージライン260、261が形成された領域の間に、第2サブ画素電極273が配置されてもよい。第1ストレージラインは、第1ストレージライン280から分地されて第1方向DI1図3における横方向と互いに異なる第2方向DI2図3における縦方向に延長したサブストレージライン281a、281bを含み、サブストレージライン281a、281bは、第1サブ画素電極271と一部分が重畳しているが、第2サブ画素電極273とは重畳しない場合もある。前述のように、第1ストレージライン280、283、281a、281bは、第2ストレージライン260と離隔して形成されるため、互いに分離した状態で延長してもよく、第1ストレージライン280、283、281a、281bに印加される第1電圧と第2ストレージライン260に印加される第2電圧とは、互いに異なる電圧であってもよい。基板210上において、ゲート絶縁層215は、第1ゲートライン220、第2ゲートライン230、第1ストレージライン280、283、281a、281b及び第2ストレージライン260を覆っている。このゲート絶縁層215は、シリコン酸化物SiOxなどの無機絶縁物質、BCBBenzoCycloButene、アクリル系物質、ポリイミドのような有機絶縁物質で形成することができる。第1ゲートライン220のメインゲート電極上のゲート絶縁層230の上部には、水素化非晶質シリコンなどの半導体からなる半導体層241が形成されており、半導体層241の上部には、シリサイド又はn型不純物が高濃度でドーピングされたn非晶質シリコンなどの物質で作られた抵抗接触層242が形成されている。ゲート絶縁層215、半導体層241、及び抵抗接触層242の上にはデータ配線250、251、252、253、254、255、256、257が形成され、これらのデータ配線も金属層からなる単一層又は多重層で形成することができる。データ配線を形成する金属層からなる単一層または多重層の例としては、Ni、Co、Ti、Ag、Cu、Mo、Al、Be、Nb、Au、Fe、Se、Mn又はTaなどの単一膜や、Ta/Al、Ta/Al、Ni/Al、Co/Al、MoMo合金/Cu、MoMo合金/Cu、TiTi合金/Cu、TiNTiN合金/Cu、TaTa合金/Cu、TiOx/Cu、Al/Nd、Mo/Nb、MnMn合金/Cuなどの二重膜構造が挙げられる。データ配線250、251、252、253、255、256、257は、基板210上の第2方向DI2図3における縦方向に形成され、第1ゲートライン220、第2ゲートライン230、及び第2ストレージライン260と交差して、画素Iを定義するデータライン250、ソース電極251、253,255、ソース電極251、253、255と分離しており、ソース電極251、253,255の反対側に形成されるドレーン電極252、254、256を含んでもよい。さらに、カップリング電極257は後述する第3ドレーン電極256と接続してもよい。また、データ配線250、251、252、253、255、256、257は、第1ゲートライン220及び第2ゲートライン230と共に第1~第3スイッチング素子T1,T2,Tcを構成する。第1スイッチング素子T1は、第1ゲートライン220と少なくとも一部分が重畳し、データライン250に接続した第1ソース電極251と、第1ゲートライン220と少なくとも一部分が重畳し、第1ソース電極251と離隔された第1ドレーン電極252を含む。第2スイッチング素子T2は、第1ゲートライン220と少なくとも一部分が重畳し、第1ソース電極251に接続した第2ソース電極253と、第1ゲートライン220と少なくとも一部分が重畳し、第2ソース電極と離隔した第2ドレーン電極254を含む。同様に、第3スイッチング素子Tcは、第2ゲートライン230と少なくとも一部分が重畳して第2ドレーン電極254に接続した第3ソース電極255と、ダウンゲートライン230と少なくとも一部分が重畳して第3ソース電極255と離隔した第3ドレーン電極256を含む。第1ゲートライン220を介して、第1ゲート信号が印加されれば、第1ゲートライン220と少なくとも一部分がオーバーラップしたソース電極251、253及びドレーン電極252、254を含む第1スイッチング素子T1と第2スイッチング素子T2は、第1ゲート信号によって制御される。これと同様に、第2ゲートライン230を介して第2ゲート信号が印加されれば、第2ゲートライン230と少なくとも一部分がオーバーラップしたソース電極255及びドレーン電極256を含む第3スイッチング素子Tcは、第2ゲート信号によって制御される。第2ゲート信号によって第3スイッチング素子Tcがターンオンされれば、第2液晶キャパシタCslcに充電された電圧が変化する。第1ドレーン電極252は、コンタクトホール291を介して第1サブ画素電極271と電気的に接続し、第2ドレーン電極254は、コンタクトホール293を介して第2サブ画素電極273と電気的に接続している。図3に示すように、安定的な電気的接続のために、第1サブ画素電極271と第2サブ画素電極273は、各々拡張部271a、273aを含み、第1ドレーン電極252と第2ドレーン電極254は、各々拡張部252a、254aを含む。データ配線250、251、252、253、255、256、257上には、保護層245が形成され、保護層245内には、コンタクトホール291、293が形成されている。第1の実施形態に係る保護層245は、例えば、有機膜、無機膜又は有機膜と無機膜の多重膜で形成され、図面には図示していないが、データ配線250、251、252、253、255、256、257及びゲート絶縁層230のプロファイルに沿って、コンフォーマルに形成された無機物層と、前記無機物層上に形成された有機物層を含む。有機物層は平坦化特性が高い物質を使用する。保護層245の上部には画素電極271、273が形成され、画素電極271、273は通常ITOindiumtinoxide又はIZOindiumzincoxideなどの透明な導電物質で形成されている。画素電極271、273は、第1ドレーン電極252と電気的に接続した第1サブ画素電極271と、第2ドレーン電極254と電気的に接続した第2サブ画素電極273を含む。図3に示すように、第1サブ画素電極271及び第2サブ画素電極273はスリットパターンを含む。第2ストレージライン260とカップリング電極257の重複領域は、ダウンキャパシタCdを形成し、第2サブ画素電極273の充電電圧を下降させることができる。第2ストレージライン260に印加される電圧を調節して、ダウンキャパシタCdのキャパシタンスを調節することができるが、第2ストレージライン260に印加した電圧によって起こる第2サブ画素電極273の電圧変化については、図5を参照して後述する。図3及び図4に示すように、第2ストレージライン260は、カップリング電極257と重畳する領域において、面積が拡張された拡張部261を含み、この第2ストレージラインの拡張部261は、カップリング電極257とダウンキャパシタCdを形成して、第2サブ画素電極273の充電電圧を下降させることができる。さらに、第2ストレージライン260は、第1ストレージライン280、283、281a、281bと分離して形成され、第1ストレージラインのサブストレージライン281a、281bは、第1サブ画素電極271と一部分が重畳するように形成される。また、第1ストレージラインは、2つ以上のサブストレージライン281a、281bを含んでもよく、データライン250に隣接して第1サブ画素電極271と重畳して形成してもよい。図3に示すように、第1ストレージライン280、283は2つのサブストレージライン281a、281bを含み、第1サブ画素電極271の外周部に沿ってΠのような形状を有してもよい。このとき、第1ストレージライン280、283、281a、281bは第2サブ画素電極273とはオーバーラップしなくてもよい。ただし、前述した第1ストレージライン280、283、281a、281bの形状は一つの例示であり、第1サブ画素電極271の形状に応じてサブストレージライン281a、281bの形状を変更することができることはもちろんである。また、第1ストレージライン280、283、281a、281bは第2ストレージライン260と分離して形成される。図4のX部分に示すように、第1ストレージライン280、283、281a、281bの終端は第2ストレージライン260と離隔して形成される。すなわち、第1ストレージライン280、283、281a、281bと第2ストレージライン260は、物理的、電気的に分離して形成される。このことによって、第1ストレージライン280、283、281a、281bに印加される第1電圧と、第2ストレージライン260に印加される第2電圧は、互いに異なる電圧とすることができる。図示してないが、第1ストレージライン280、283、281a、281bと第2ストレージライン260は、表示パネル100の回路部図示せずに形成されて互いに異なる電圧を印加する第1電圧配線及び第2電圧配線と各々接続して、互いに異なる電圧の印加を受けることができる。図5に示すように、第2ストレージライン260に印加する電圧は変化させることができ、共通電極に印加される共通電圧と異なる電圧であってもよい。第2サブ画素電極273に印加された電圧は、ダウンキャパシタCdによって変化するため、第2ストレージライン260に印加される電圧レベルを調節することによってダウンキャパシタCdのキャパシタンスを調節することができる。すなわち、第2サブ画素電極273に印加された電圧をシェアリングsharingする電圧レベルを調節することができる。図5を参照すれば、例えば、第1サブ画素電極及び第2サブ画素電極271、273が反転駆動方式で駆動するとするとき、第2ストレージライン260に印加するストレージ電圧Vssは、共通電圧Vcomを基準にスイングswingするハイレベルもしくはローレベル電圧とすることができる。すなわち、陽電圧で反転駆動する場合、共通電圧Vcomを基準にハイレベルの電圧をストレージ電圧Vssとして印加し、陰電圧で反転駆動する場合、共通電圧Vcomを基準にローレベルの電圧をストレージ電圧Vssとして印加することができる。したがって、ダウンキャパシタCdによる電荷共有chargesharingが起きる前の第2サブ画素電極273に印加されるデータ電圧Vsp2aは、電荷共有が起きた後の第2サブ画素電極273の電圧Vsp2bに変化してもよく、第2ストレージライン260に印加されるストレージ電圧Vssが、共通電圧Vcomとの電圧差が大きいほど、電荷共有が起きた後の第2サブ画素電極273の電圧Vsp2bは、電荷共有が起きる前の第2サブ画素電極273の電圧Vsp2aに比べ大きく減少する。再び図4を参照すれば、第2表示基板300では第2基板310の上に遮光層320が形成されており、遮光層320は、一般的に赤、緑及び青フィルタの間を区分し、第1表示基板200に位置する薄膜トランジスタへの直接的な光照射を遮断する役割を果たしている。このような遮光層320は、通常黒色顔料を添加した感光性有機物質又はクロム/クロムオキサイドCr/CrOxなどの物質を含むことができる。カラーフィルタ層330は、遮光層320を境界とし、赤、緑及び青フィルタが反復して形成されており、バックライトユニット図示せずから照射されて液晶層400を通過した光に、色相を付与する役割を果たし、通常、感光性有機物質で形成されている。カラーフィルタ層330と遮光層320の上部には、オーバーコート層340が形成され、オーバーコート層340は、カラーフィルタ層330を平坦化し、かつカラーフィルタ層330を保護する役割を果たしている。また、オーバーコート層340は、通常アクリル系エポキシ材料が用いられるが、これに限定されるものではない。オーバーコート層340の上部には、共通電極350が形成され、共通電極350は、ITOindiumtinoxide又はIZOindiumzincoxideなどの透明な導電物質からなり、第1表示基板200の画素電極270と共に液晶層400に電圧を印加する。また、共通電極350には共通電極切開パターン351が形成されていてもよい。本発明の一実施形態に係る表示装置によれば、互いに分離した第1ストレージライン及び第2ストレージラインを形成し、第1ストレージライン及び第2ストレージラインに互いに異なる電圧を印加することによって、画素領域付近で光漏れ現象やテクスチャtextureが発生することを防止することができる。次に、図6及び図7を参照して、本発明の他の実施形態に係る表示装置について説明する。図6は、本発明の他の実施形態に係る表示装置に使用される画素Iの等価回路図である。図7は、本発明の他の実施形態に係る表示装置を説明するためのレイアウト図である。本発明の他の実施形態に係る表示装置と前述の実施形態に係る表示装置との区別点は、カップリングゲートラインである第2ゲートラインに印加されるカップリングゲート信号第2ゲート信号によって制御される制御スイッチング素子第3スイッチング素子と、接続された制御ラインを含むという点である。以下ではこのような区別点を中心に説明し、前述した構成要素と実質的に同一構成要素に対する具体的な説明は省略する。図6を参照すれば、画素Iは、第1ゲートラインGn、第2ゲートラインGn1、データラインD、及び制御ラインCと接続し、第1サブ画素SP1、第2サブ画素SP2、及び制御部CPを含む。2個のゲートラインGn、Gn1は、互いに隣接して配置してもよく、例えば、第2ゲートラインGn1が第1ゲートラインGnに対して後端ゲートラインであってもよく、第1ゲートラインGnにゲート電圧を印加した後、次いで第2ゲートラインGn1にゲート電圧を印加するようにしてもよい。特に、制御部CPの制御スイッチング素子である第3スイッチング素子Tcの入力端は制御ラインCに接続し、第3スイッチング素子Tcの制御団は第2ゲートラインGn1に接続し、第3スイッチング素子Tcの出力端はカップリングキャパシタCcpと接続する。このとき、第3スイッチング素子Tcの出力端と、第2スイッチング素子T2の出力端によってカップリングキャパシタCcpが形成される。図6において、nとn1の符号で第1ゲートラインと第2ゲートラインが順次配列した場合を図示したが、これは1つの例であり、第2ゲートラインは第1ゲートラインに対して2つ以上の後端ゲートライン又は専用ゲートラインであってもよい。図7を参照すれば、本発明の他の実施形態に係る表示装置は、第1表示基板200、第2表示基板図4の300参照及び液晶層図4の400参照を含む。第1表示基板200は、基板210上に形成された第1ゲートライン220、第1ゲートライン220と離隔して配置されたカップリングゲートラインである第2ゲートライン230、及び第2ゲートライン230に印加される第2ゲート信号によって制御される第3スイッチング素子Tcに接続した制御ライン290を含む。第1ゲートライン220及び第2ゲートライン230は互いに離隔して第1方向DI1図7における横方向、に延長されている。第1ゲートライン220を介して印加される第1ゲート信号は第1スイッチング素子T1と第2スイッチング素子T2を制御する。第2ゲートライン230は、第3スイッチング素子Tcを制御するためのものであり、第2ゲートライン230に印加される第2ゲート信号は、例えば後端のゲート信号であってもよい。第1スイッチング素子T1は、第1サブ画素電極271と電気的に接続し、第2スイッチング素子T2は第2サブ画素電極273に電気的に接続する。制御ライン290は、第3スイッチング素子Tcに接続したカップリング電極257を含む。より具体的には、第3スイッチング素子Tcは、第2ゲートライン230と少なくとも一部分が重畳して制御ライン290から分地した制御ソース電極292と、第2ゲートライン230と少なくとも一部分が重畳して制御ソース電極292と離隔された制御ドレーン電極294を含む。カップリング電極257は、制御ドレーン電極294に接続し、制御ドレーン電極294の面積よりさらに拡張した面積を有していても良い。さらに、カップリング電極257は、第2サブ画素電極273のカップリング領域273bとオーバーラップし、第2サブ画素電極273のカップリング領域273bとカップリング電極257が重畳した領域は、第2サブ画素電極273の充電電圧を下降させるカップリングキャパシタCcpを形成することができる。ここで、カップリング領域273bは、第2サブ画素電極273の拡張部としてカップリング電極257と重畳した領域を意味する。図7に示すように、第1表示基板200は、第1方向DI1図7における横方向と互いに異なる第2方向DI2図7における縦方向に延長された複数のデータライン250を含み、制御ライン290は複数のデータライン250と離隔して第2方向DI2図7における縦方向に延長されている。また、図7に示すように、複数のデータライン250の間に制御ライン290が形成されていてもよく、複数のデータライン250と制御ライン290が同一レベルに形成されてもよい。ここで、同一レベルに形成されるとは、同一の物質を用いて同一工程によって形成されることを意味する。したがって、制御ライン290は、データ配線250、251、252、253、254と同一の物質で形成されていてもよい。さらに、前述の第1の実施形態と同様に、第1ゲートライン220及び第2ゲートライン230は、第1サブ画素電極271と第2サブ画素電極273との間に配置されてもよい。すなわち、第1サブ画素電極271と第2サブ画素電極273が配置された間の領域に、第1ゲートライン220、第2ゲートライン230、第1スイッチング素子T1、第2スイッチング素子T2、第3スイッチング素子Tc、第1スイッチング素子T1と第1サブ画素電極271を電気的に接続する第1コンタクトホール291、第2スイッチング素子T2と第2サブ画素電極273を電気的に接続する第2コンタクトホール293、及びカップリングキャパシタCcpを形成するための第2サブ画素電極273のカップリング領域273bとカップリング電極257が配置されていてもよい。前述のように、第2ゲートライン230に第2ゲート信号が印加された後、制御ライン290を介して伝達された制御信号が第3スイッチング素子Tcを介してカップリングキャパシタに印加され、カップリングキャパシタによって第2サブ画素電極273の電圧変化が誘導される。このように、第2サブ画素電極273のカップリング領域273bとカップリング電極257によってカップリングキャパシタCcpが形成されるため、第1の実施形態での第2ストレージライン図3の260参照を省略することができる。これによって、第1サブ画素電極271と第2サブ画素電極273との間に配置される構成要素、例えば、第1ゲートライン220、第2ゲートライン230、第1及び第2コンタクトホール291、293を、無理なく配置することができる。のみならず、第1サブ画素電極271と第2サブ画素電極273との間の間隔を減少させることができるので、開口率を向上させることができる。図7に示すように、隣接する2つのデータライン250の間に制御ライン290が配置されている場合、制御ライン290と一方のデータライン250の間には第1スイッチング素子T1及び第2スイッチング素子T2を配置し、制御ライン290と他方のデータライン250の間に第3スイッチング素子Tc及びカップリングキャパシタCcpを配置することができる。ただし、これは1つの実施形態に過ぎず、制御ライン290とデータライン250の相対的配置と、これらによって形成される空間に対する構成要素の配置は、多様に変形することができる。例えば、図8に示すように制御ライン290は、第1ゲートライン220及び第2ゲートライン230と同一な第1方向DI1図7における横方向に延長するように形成してもよい。図8は、本発明の第3の実施形態に係る表示装置に使用される画素Iの等価回路図である。図8に示すように、制御ライン290は、互いに離隔された第1制御ラインCk及び第2制御ラインCk1を含み、第1ゲートラインGn及び第2ゲートラインGn1と同一な第1方向DI1図7における横方向、に延長されている。また、画素Iは第1サブ画素SP11、SP21と第2サブ画素SP21、SP22及び制御部CP1、SP2を各々含む第1画素部と第2画素部を含んでもよい。第1画素部の制御部CP1に含まれた制御スイッチング素子Tcは第1制御ラインCkに接続し、第2画素部の制御部CP2に含まれた制御スイッチング素子Tcは第2制御ラインCk1と接続してもよい。このとき、第1制御ラインCkに印加される第1制御信号と、第2制御ラインCk1に印加される第2制御信号は互いに相補的であってもよい。次に、図9~図11Bを参照して本発明のまた他の実施形態に係る表示装置について説明する。図9は、本発明のまた他の実施形態に係る表示装置を説明するためのレイアウト図であり、図10A、B及び図11A、Bは、図9に示すA1及びA2の領域を拡大した部分拡大図である。図9を参照すれば、本発明のまた他の実施形態において、第1表示基板図4の200参照は、第1サブ画素271_1,271_2及び第2サブ画素273_1,273_2を各々含む第1画素部PX1及び第2画素部PX2を含む。第2表示基板図4の300参照は、赤色カラーフィルタ、緑色カラーフィルタ及び青色カラーフィルタがそれぞれ形成されたカラーフィルタ層図4の330参照を含む。第2表示基板300上には、第1画素部PX1に対応して赤色カラーフィルタ又は緑色カラーフィルタが配置され、第2画素部PX2に対応して青色カラーフィルタが配置されてもよい。このとき、第1画素部PX1のカップリング電極257aの面積第1面積は、第2画素部PX2のカップリング電極257bの面積第2面積より小さい。図10A、Bを参照すれば、第1画素部PX1の第1サブ画素電極271_1は、第1方向DI1の垂直方向図10における縦方向に対して第1鋭角θ1に傾いた第1スリットパターン271_1a、271_1bを含み、第2画素部PX2の第1サブ画素電極271_2は、第1方向DI1の垂直方向図10における縦方向に対して第2鋭角θ2に傾いた第2スリットパターン271_2a、271_2bを含む。このとき、第2鋭角θ2のは第1鋭角θ1より小さい角度である。例えば、第2鋭角θ2の角度は約35度以下であっても、約30度~約35度であってもよく、第1鋭角θ1の角度は例えば、約40度であってもよい。異なる実施形態においては、第2鋭角θ2の角度を第1鋭角θ1の角度より約5度以上小さいように第1スリットパターン271_1a、271_1bと第2スリットパターン271_2a、271_2bを形成してもよい。このように、青色カラーフィルタに対応する第2画素部PX2のスリットパターン271_2a、271_2bの傾きを減少させることにより、青色画素の輝度を減少させることができ、低階調範囲のレディッシュreddish現象を減少させることができる。すなわち、青色カラーフィルタが配置された第2画素部PX2のカップリング電極257bの第2面積を、赤色カラーフィルタ又は緑色カラーフィルタが配置された第1画素部PX1のカップリング電極257aの第1面積より小さく形成することにより、高階調範囲のイエローイッシュyellowish現象を減少させ、これと共に、青色カラーフィルタに対応する第2画素部PX2の第2スリットパターン271_2a、271_2bの傾きを第1画素部PX1の第1スリットパターン271_1a、271_1bの傾きより小さく形成して、低階調範囲のレディッシュreddish現象を減少させることができる。言い換えれば、本発明の他の実施形態に係る表示装置は、低階調範囲のレディッシュ現象と高階調範囲のイエローイッシュ現象を同時に減少させることができ、表示品質を従来のものに比べ大幅にに向上させることができる。また、他のいくつかの実施形態において、図11A、Bに示すように、第1画素部PX1の第1サブ画素電極271_1は第1オープン部271_1bと第1電極部271_1aを含む第1スリットパターン271_1a、271_1bを含み、第2画素部PX2の第1サブ画素電極271_2は第2オープン部271_2bと第2電極部271_2aを含む第2スリットパターン271_2a、271_2bを含み、第2オープン部271_2bの幅D2は、第1オープン部271_1bの幅D1より大きく形成することができる。第2表示基板300上には、第1画素部PX1に対応して赤色カラーフィルタ又は緑色カラーフィルタを配置し、第2画素部PX2に対応して青色カラーフィルタを配置してもよい。すなわち、図10A、Bの場合には、第1スリットパターン271_1a、271_1b及び第2スリットパターン271_2a、271_2bの傾きに差異を与えることによって、青色画素の輝度を赤色画素及び緑色画素の輝度に比べて相対的に減少させたが、図11A及び図11Bの場合には、第1スリットパターン271_1a、271_1bと第2スリットパターン271_2a、271_2bのオープン部271_1b、271_2bの幅D1,D2に差異を与えることによって、青色画素の輝度を赤色画素及び緑色画素の輝度に比べて相対的に減少させている。言い換えると、図11A、Bに示した実施形態の場合には、青色カラーフィルタが配置された第2画素部PX2のカップリング電極257bの第2面積を、赤色カラーフィルタ又は緑色カラーフィルタが配置された第1画素部PX1のカップリング電極257aの第1面積より小さく形成して、高階調範囲のイエローイッシュyellowish現象を減少させ、これと共に、青色カラーフィルタに対応する第2画素部PX2の第2スリットパターンの第2オープン部271_2bの幅D2を第1画素部PX1の第1スリットパターンの第1オープン部271_1bの幅D1より大きく形成して低階調範囲のレディッシュreddish現象を減少させている。このように、本発明の第3の実施形態に係る表示装置は、低階調範囲のレディッシュ現象と高階調範囲のイエローイッシュ現象を同時に減少させることによって表示品質を従来のものに比べ大幅に向上させることができる。以上、本発明の実施形態について図面を参照して説明したが、本発明が属する技術分野において通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更せず、他の具体的な形態で実施され得ることを理解することができるはずである。したがって、上記実施形態はすべての面で例示的なものであり、本発明はこれに限定されるものではない。"