複数のセンサと、前記複数のセンサの各々の出力端子に共通に接続されるとともに、中央処理装置の入力端子に接続される出力ラインと、前記複数のセンサの何れか1つを選択的に活性状態とし、他を非活性状態に制御する第1の制御回路と、を備える画像形成装置であって、前記複数のセンサの何れか1つが活性状態から非活性状態になってから、前記複数のセンサの何れか1つが非活性状態から活性状態になるまでの期間中に、前記出力ラインを充放電して前記出力ラインの電位を所定電位にする充放電回路を備えることを特徴とする画像形成装置。前記充放電回路は、前記出力ラインに接続されている前記複数のセンサの全てが非活性状態とされることに応じて、前記出力ラインの充放電を開始することを特徴とする請求項1に記載の画像形成装置。前記第1の制御回路は、活性状態にされる頻度が前記複数のセンサの間で異なるように制御を行うことを特徴とする請求項1または2に記載の画像形成装置。前記出力ラインは複数備えられており、前記第1の制御回路は、第1のスイッチ回路および第2のスイッチ回路を備えており、前記第1のスイッチ回路は、複数の出力ラインの各々に備えられている第1のセンサを共通に制御し、前記第2のスイッチ回路は、複数の出力ラインの各々に備えられている第2のセンサを共通に制御し、前記第1のスイッチ回路と前記第2のスイッチ回路との間で、センサを活性状態に制御する頻度が異なっていることを特徴とする請求項1ないし3の何れか1項に記載の画像形成装置。前記出力ラインは複数備えられており、前記第1の制御回路は、第1のスイッチ回路および第2のスイッチ回路を備えており、前記第1のスイッチ回路は、複数の出力ラインの各々に備えられている第1のセンサを共通に制御し、前記第2のスイッチ回路は、複数の出力ラインの各々に備えられている第2のセンサを共通に制御し、前記第1のスイッチ回路は、前記画像形成装置を使用しない期間において、前記第1のセンサの各々を非活性状態に維持することを特徴とする請求項1ないし4の何れか1項に記載の画像形成装置。前記複数のセンサの各々に対応して複数備えられるとともに、前記出力ラインに共通に接続される複数のラッチ回路と、前記複数のセンサの何れか1つが活性状態とされている期間中に、当該活性状態とされているセンサに対応するラッチ回路に、前記出力ラインの出力をラッチする処理を実行させる第2の制御回路と、をさらに備え、前記複数のラッチ回路の各々の出力端子は、前記中央処理装置の入力端子に接続されていることを特徴とする請求項1ないし5の何れか1項に記載の画像形成装置。あるセンサを非活性状態から活性状態に切り替える場合には、出力ラインの電位を所定電位にリセットしておく必要がある。このリセットを行なうために必要なリセット時間の間は、センサの出力信号を制御ICに伝達することができないため、リセット時間は短い方が好ましい。ところが、出力ラインには各種の抵抗成分や容量成分が存在するため、出力ラインの充放電に遅延が発生し、リセット時間が増大する場合がある。本明細書では、このような不便性を解消することができる技術を提供する。本願に記載の画像形成装置は、複数のセンサと、複数のセンサの各々の出力端子に共通に接続されるとともに、中央処理装置の入力端子に接続される出力ラインと、複数のセンサの何れか1つを選択的に活性状態とし、他を非活性状態に制御する第1の制御回路と、を備える画像形成装置であって、複数のセンサの何れか1つが活性状態から非活性状態になってから、複数のセンサの何れか1つが非活性状態から活性状態になるまでの期間中に、出力ラインを充放電して出力ラインの電位を所定電位にする充放電回路を備えることを特徴とする。このように構成された画像形成装置によれば、複数のセンサの何れか1つが活性状態から非活性状態になってから、複数のセンサの何れか1つが非活性状態から活性状態になるまでの期間中に、出力ラインが所定電位になるように、出力ラインを充放電することができる。これにより、出力ラインに抵抗成分や容量成分が存在する場合においても、出力ラインの電位を所定電位にするまでに必要な時間を短縮することができる。よって、単位時間当たりに活性状態にすることができるセンサの数を、多くすることができる。また、請求項2に記載の画像形成装置では、出力ラインの充放電を開始するタイミングを確実に検出することが可能となる。これにより、充放電回路の制御を容易とすることができる。センサには、単位時間当たりの活性状態にされる回数が多い必要があるセンサ例:各種物体の位置を検出するセンサや、単位時間当たりの活性状態にされる回数が少なくてよいセンサ例:操作の有無を検出するセンサが存在する。そこで、請求項3に記載の画像形成装置では、活性状態にされる頻度を複数のセンサの間で異ならせることができるため、各種のセンサに対応することが可能となる。また、請求項4に記載の画像形成装置では、センサを活性状態に制御する頻度を、複数の第1のセンサと複数の第2のセンサとの間で異ならせることができる。これにより、単位時間当たりの活性状態にされる回数が異なるセンサがそれぞれ複数存在する場合にも、対応することが可能となる。また、請求項5に記載の画像形成装置では、画像形成装置を使用しない期間例:スリープ状態とされている期間において、複数の第1のセンサのみを非活性状態に維持することができる。これにより、画像形成装置の更なる省電力を図ることができる。また、請求項6に記載の画像形成装置では、出力ラインに共通に接続される複数のセンサごとの出力を、対応するラッチ回路にラッチすることができる。これにより、出力ラインにシリアルに出力されてくる複数のセンサの各出力信号を、中央処理装置に対してパラレルに入力することができるため、センサの出力信号を中央処理装置でさらに取り扱い易くすることができる。<第1実施形態>図1は、第1実施形態に係る画像形成装置1の制御構成を示すブロック図である。画像形成装置1は、インクジェット方式に従う記録ヘッドを用いた画像形成装置である。なお、記録ヘッド、オートシートフィーダ機構、ペーパーフィード機構などの、画像形成に必要な各種の構成要素は、図1では図示を省略している。図1に示すように、画像形成装置1は、センサ部2およびASICApplicationSpecificIntegratedCircuit15を備える。ASIC15は、センサ部2や、画像形成に必要な各種の構成要素不図示を制御するための制御信号を生成する、特殊用途集積回路である。ASIC15は、CPUCentralProcessingUnit10、記憶部12、タイマ13を備える。CPU10は、画像形成に関連する情報処理を行う回路である。記憶部12は、各種の設定情報を記憶する回路である。設定情報の一例としては、センサグループ番号x、オン期間Ton、オフ期間Toff、などが挙げられる。センサグループ番号xは、後述する図2のフローにおいて、検出動作を実行するセンサグループを示す情報である。オン期間Tonは、選択されたフォトインタラプタを活性状態にする期間である。オン期間Tonは、フォトインタラプタで各種の検出動作を実行可能な程度の期間となるように、予め定められるとしてもよい。オフ期間Toffは、複数のセンサグループの何れか1つが活性状態から非活性状態になってから、他のセンサグループの何れか1つが非活性状態から活性状態になるまでの期間である。すなわち、全てのフォトインタラプタを非活性状態にする期間である。オフ期間Toffは、後述する充電期間Tc1以上の期間となるように、予め定められるとしてもよい。タイマ13は、オン期間Tonおよびオフ期間Toffの経過を検出するための回路である。ASIC15は、出力端子OT1よびOT2、入力端子IT1およびIT2を備える。入力端子IT1およびIT2の各々は、バッファBI1およびBI2の各々を介してCPU10に接続される。また出力端子OT1およびOT2の各々は、バッファBO1およびBO2の各々を介してCPU10に接続される。センサ部2の構成を説明する。センサ部2は、出力ラインSEN1およびSEN2、制御ラインSEN_ON1およびSEN_ON2、フォトインタラプタPH11、PH12、PH21、PH22、トランジスタTr1およびTr2、充放電回路14、コンデンサC1およびC2、プルアップ抵抗Rpu1およびRpu2、を備える。出力ラインSEN1は、フォトインタラプタPH11およびPH12の各々の出力端子に共通に接続されるとともに、ASIC15の入力端子IT1に接続される。また出力ラインSEN1には、プルアップ抵抗Rpu1を介して電源電圧VDD3.3Vが接続されるとともに、コンデンサC1を介して接地電圧GND0Vが接続される。同様に、出力ラインSEN2は、フォトインタラプタPH21およびPH22の各々の出力端子に共通に接続されるとともに、ASIC15の入力端子IT2に接続される。また出力ラインSEN2には、プルアップ抵抗Rpu2を介して電源電圧VDD3.3Vが接続されるとともに、コンデンサC2を介して接地電圧GND0Vが接続される。トランジスタTr1のベース端子には制御ラインSEN_ON1が接続され、エミッタ端子は接地電圧GNDに接続される。またコレクタ端子は、フォトインタラプタPH21の発光ダイオードおよびフォトインタラプタPH11の発光ダイオードを介して、電圧Vled5Vに接続される。トランジスタTr2のベース端子には制御ラインSEN_ON2が接続され、エミッタ端子は接地電圧GNDに接続される。またコレクタ端子は、フォトインタラプタPH22の発光ダイオードおよびフォトインタラプタPH12の発光ダイオードを介して、電圧Vled5Vに接続される。充放電回路14は、オア回路OR1およびバッファB1、B2を備える。オア回路OR1の入力端子には、制御ラインSEN_ON1およびSEN_ON2が接続される。バッファB1、B2の入力端子には電源電圧VDDが入力される。バッファB1の出力端子は出力ラインSEN1に接続され、バッファB2の出力端子は出力ラインSEN2に接続される。またバッファB1、B2の制御端子T1、T2の各々には、オア回路OR1の出力端子から出力される信号ENが入力される。バッファB1、B2は、ハイレベルの信号ENが入力されている期間は非活性状態となり、ローレベルの信号ENが入力されている期間は活性状態となる。フォトインタラプタPH11、PH12、PH21、PH22の各々は、対向する発光ダイオード発光部とフォトトランジスタ受光部を備える、透過型光センサである。トランジスタTr1のコレクタ端子に接続されているフォトインタラプタPH11およびPH21は、センサグループG1に属する。トランジスタTr2のコレクタ端子に接続されているフォトインタラプタPH12およびPH22は、センサグループG2に属する。よって、図1に示すセンサ部2では、センサグループの数は2個である。トランジスタTr1が導通することにより、センサグループG1に属するフォトインタラプタPH11およびPH21の発光ダイオードに電流が流れ、発光状態となる。よって、センサグループG1に属するフォトインタラプタが活性状態となる。また、トランジスタTr2が導通することにより、センサグループG2に属するフォトインタラプタPH12およびPH22の発光ダイオードに電流が流れ、発光状態となる。よって、センサグループG2に属するフォトインタラプタが活性状態となる。発光ダイオードとフォトトランジスタとの間には、遮光部が進退可能に備えられている。各フォトインタラプタが活性状態とされている場合に、遮光部が発光ダイオードとフォトトランジスタの間に進入して、発光ダイオードとフォトトランジスタとの間の光路を遮断している場合には、フォトトランジスタは非導通状態となる。よって、フォトインタラプタが接続されている出力ラインの電位はHiレベルに維持される。一方、各フォトインタラプタが活性状態とされている場合に、遮光部が退避位置に存在し、発光ダイオードとフォトトランジスタとの間の光路を遮断していない場合には、フォトトランジスタは導通状態となる。よって、フォトインタラプタが接続されている出力ラインは、フォトトランジスタを介して接地電圧GNDに接続されるため、Loレベルとされる。フォトインタラプタPH11、PH12、PH21、PH22は、所定位置に用紙や可動部が存在するか否かを検出する位置センサや、画像形成装置1の状態を検出する状態検出センサなど、各種のセンサとして機能する。位置センサの例としては、レジセンサ、ADFAutoDocumentFeederリアセンサ、プリントヘッドセンサ、CISヘッドセンサ、等が挙げられる。また状態検出センサの例としては、カバーオープンセンサ、紙幅センサ、等が挙げられる。<画像形成装置1の動作>画像形成装置1の動作を、図2のフローを用いて説明する。画像形成装置1の電源が投入されると、図2のフローが開始される。図2のフローは、画像形成装置1の電源がオン状態である期間中に実行され続けるフローである。図2のフローにおいて、制御ラインSEN_ONx、トランジスタTrx、フォトインタラプタPH1xおよびPH2xなどの符号は、センサグループ番号xに対応する各要素を示している。例えば、センサグループ番号xが1に設定されている場合には、これらの符号は、制御ラインSEN_ON1、トランジスタTr1、フォトインタラプタPH11およびPH21の各要素を示している。S11において、CPU10は、全てのセンサを初期状態にリセットする。具体的には、制御ラインSEN_ON1およびSEN_ON2をローにするとともに、センサグループ番号xを1にリセットする。これにより、トランジスタTr1およびTr2が非導通状態になるため、センサグループG1およびG2に属するフォトインタラプタPH11、PH21、PH12、PH22が非活性状態となる。また初期状態では、オア回路OR1から出力される信号ENはローレベルであり、バッファB1、B2は活性状態である。よって出力ラインSEN1およびSEN2は、充放電回路14によってHiレベルに充電されている状態となる。S13において、CPU10は、記憶部12からオン期間Tonを読み出して、タイマ13に設定する。S15において、CPU10は、制御ラインSEN_ONxをハイにする。これにより、制御ラインSEN_ONxに対応するトランジスタTrxが導通状態になり、センサグループGx内のフォトインタラプタPH1xおよびPH2xが活性状態となる。また、オア回路OR1から出力される信号ENはローレベルからハイレベルへ変化し、バッファB1、B2は非活性状態に遷移するため、出力ラインSEN1およびSEN2への充電が停止される。S17において、CPU10は、オン期間Tonの経過をタイマ13が検出したか否かを判断する。検出していない場合S17:NOにはS17へ戻り、検出した場合S17:YESにはS19へ進む。S19において、CPU10は、出力ラインSEN1のレベルを判定する。出力ラインSEN1がHiレベルである場合には、フォトインタラプタPH1xのフォトトランジスタは非導通状態であるため、フォトインタラプタPH1xの光路を遮光部が遮断していると判断される。一方、出力ラインSEN1がLoレベルである場合には、フォトインタラプタPH1xのフォトトランジスタは導通状態であるため、フォトインタラプタPH1xの光路を遮光部が遮断していないと判断される。S21に進むと、CPU10は、出力ラインSEN2のレベルを判定する。出力ラインSEN2がHiレベルである場合には、フォトインタラプタPH2xの光路を遮光部が遮断していると判断され、Loレベルである場合には遮光部が光路を遮断していないと判断される。S25に進むと、CPU10は、記憶部12からオフ期間Toffを読み出して、タイマ13に設定する。S27において、CPU10は、制御ラインSEN_ONxをハイからローに変化させる。これにより、制御ラインSEN_ONxに対応するトランジスタTrxが非導通状態となり、センサグループGx内のフォトインタラプタが非活性状態となる。また、オア回路OR1から出力される信号ENはハイレベルからローレベルへ変化し、バッファB1、B2は活性状態に遷移するため、出力ラインSEN1およびSEN2がHiレベルとなるように、充電が開始される。S29において、CPU10は、オフ期間Toffの経過をタイマ13が検出したか否かを判断する。検出していない場合S29:NOにはS29へ戻り、検出した場合S29:YESにはS31へ進む。S31において、CPU10は、センサグループ番号xをx1にインクリメントする。S33において、CPU10は、インクリメント後のセンサグループ番号xが、センサグループの数よりも大きいか否かを判断する。大きくない場合S33:NOには、まだ最後のセンサグループまで検出動作を実行していないと判断され、S13へ戻って次のセンサグループに対して検出動作を実行する。一方、センサグループ番号xがセンサグループの数よりも大きい場合S33:YESには、最後のセンサグループまで検出動作が実行されたと判断され、S35へ進み、センサグループ番号xを1にリセットする。そしてS13へ戻り、最初のセンサグループに対して検出動作を実行する。<第1実施形態の動作例>第1実施形態の動作例を、図3の波形図を用いて説明する。本動作例では、図1に示すように、センサグループの数が2個の場合を説明する。また、フォトインタラプタPH11の遮光部のみが光路を遮断していない場合を例として説明する。図3の時刻t0において、初期状態へのリセットが行われるS11。初期状態では、センサグループ番号x=1にリセットされるため、制御ラインSEN_ON1が選択される。オア回路OR1から出力される信号ENはローレベルであり図3、矢印Y0、バッファB1、B2は活性状態であるため、出力ラインSEN1およびSEN2は、Hiレベルとされている。時刻t1において、制御ラインSEN_ON1がハイにされるとS15、制御ラインSEN_ON1に対応するトランジスタTr1が導通状態になり、センサグループG1のフォトインタラプタPH11およびPH21が活性状態となる。また、オア回路OR1から出力される信号ENはローレベルからハイレベルへ変化し図3、矢印Y1、バッファB1、B2は非活性状態に遷移するため、出力ラインSEN1およびSEN2への充電が停止される。時刻t2において、オン期間Tonの経過が検出されるとS17:YES、出力ラインSEN1がLoレベルでありS19、出力ラインSEN2がHiレベルであるS21と判定される。よって、フォトインタラプタPH11の光路が遮光部で遮断されておらず、フォトインタラプタPH21の光路が遮光部で遮断されていると判断される。また時刻t2において、制御ラインSEN_ON1がローにされるとS27、制御ラインSEN_ON1に対応するトランジスタTr1が非導通状態になり、センサグループG1のフォトインタラプタPH11およびPH21が非活性状態となる。また、オア回路OR1から出力される信号ENはハイレベルからローレベルへ変化し図3、矢印Y2、バッファB1、B2は活性状態に遷移する。よって出力ラインSEN1がLoレベルからHiレベルになるように、充電が開始される。そして充電期間Tc1が経過すると、出力ラインSEN1はHiレベルとなる。時刻t3において、オフ期間Toffの経過が検出されるとS29:YES、センサグループ番号xが1から2にインクリメントされるS31。よって、制御ラインSEN_ON2が選択される。インクリメント後のセンサグループ番号x=2が、センサグループの数2個よりも大きくないためS33:NO、S13へ戻り、次のセンサグループG2に対して検出動作の実行を開始する。時刻t3において、制御ラインSEN_ON2がハイにされるとS15、センサグループG2のフォトインタラプタPH12およびPH22が活性状態となる。また、バッファB1、B2が非活性状態に遷移するため、出力ラインSEN1およびSEN2への充電が停止される。時刻t4において、オン期間Tonの経過が検出されるとS17:YES、出力ラインSEN1がHiレベルでありS19、出力ラインSEN2がHiレベルであるS21と判定される。よって、フォトインタラプタPH12およびPH22の光路が、共に遮光部で遮断されていると判断される。また時刻t4において、制御ラインSEN_ON2がローにされるとS27、センサグループG2のフォトインタラプタPH12およびPH22が非活性状態となる。また、バッファB1、B2は活性状態に遷移するため、出力ラインSEN1およびSEN2への充電が開始される。時刻t5において、オフ期間Toffの経過が検出されるとS29:YES、センサグループ番号xが2から3にインクリメントされるS31。インクリメント後のセンサグループ番号x=3が、センサグループの数2個よりも大きいためS33:YES、センサグループ番号xが1にリセットされるS35。そしてS13へ戻り、最初のセンサグループG1に対して検出動作の実行を開始する。以上より、制御ラインSEN_ON1とSEN_ON2とが交互にハイレベルとされることで、センサグループG1およびG2が交互に活性状態となるように、制御が行われる。<第1実施形態の効果>第1実施形態に係る画像形成装置1の効果を説明する。比較例として、図1のセンサ部2において、充放電回路14が備えられていない場合の動作を説明する。また比較例の動作を、図4の波形図を用いて説明する。比較例では、図4の時刻t12において、Loレベルとされている出力ラインSEN1をHiレベルに充電する動作が開始される。このとき比較例では、充放電回路14が備えられていないため、プルアップ抵抗Rpu1を経てコンデンサC1を充電することで、出力ラインSEN1への充電が行われる。一方、第1実施形態に係る画像形成装置1では、図3の時刻t2において、Loレベルとされている出力ラインSEN1をHiレベルに充電する動作が開始される。このとき第1実施形態の画像形成装置1では、充放電回路14によってコンデンサC1を充電することで、出力ラインSEN1への充電が行われる。そして、出力ラインSEN1の電位レベルの立ち上がり波形を比較すると、比較例における立ち上がり波形図4、領域A2に比して、第1実施形態における立ち上がり波形図3、領域A1の方が、急峻に立ち上がる波形となっている。これは、プルアップ抵抗Rpu1の抵抗値例:100kΩ程度やコンデンサC1の容量値例:100pF程度を大きくする必要があるため、比較例のようにプルアップ抵抗Rpu1を介してコンデンサC1を充電する場合には、第1実施形態のように充放電回路14を用いてコンデンサC1を充電する場合に比して、CR遅延の影響が大きくなるためである。よって、出力ラインSEN1をLoレベルからHiレベルとするまでに必要な充電期間を比較すると、比較例における充電期間Tc2図4よりも、第1実施形態における充電期間Tc1図3の方を短くすることができる。なお、プルアップ抵抗Rpu1の抵抗値を大きくする必要がある理由は、電源電圧VDD側からフォトトランジスタを介して接地電圧GND側へ流れる電流量を小さくする必要があるためである。また、コンデンサC1の容量を大きくする必要がある理由は、静電気ノイズ等による誤動作防止のためである。以上より、第1実施形態の画像形成装置1では、出力ラインSEN1およびSEN2に抵抗成分や容量成分が存在する場合においても、出力ラインSEN1およびSEN2をHiレベルに充電にするための充電期間Tc1を短縮することができる。よって、センサグループG1およびG2を交互に活性状態に切り替える際の、切り替え動作に必要な時間を短縮することが可能となる。これにより、単位時間当たりに活性状態にすることができるセンサグループの数を、より多くすることが可能となる。また充放電回路14は、オア回路OR1を備えることによって、出力ラインSEN1およびSEN2に接続されている全てのフォトインタラプタが非活性状態とされることに応じてS27、出力ラインSEN1およびSEN2の充電を開始することができる。これにより、出力ラインSEN1およびSEN2の充電を開始するタイミングを確実に検出することが可能となる。また、簡易な回路構成によって、充電を開始するタイミングを検出することが可能となる。<第2実施形態>図5は、第2実施形態に係る画像形成装置1aの制御構成を示すブロック図である。画像形成装置1aは、センサ部2およびASIC15aを備える。ASIC15aは、CPU10a、記憶部12、タイミング生成回路20、監視回路21、ラッチ回路L11、L12、L21、L22、バッファB11、B12、B21、B22を備える。タイミング生成回路20はCPU10aと接続される。また、タイミング生成回路20は、タイマ23を備える。またタイミング生成回路20からは、制御ラインSEN_ON1およびSEN_ON2、ラッチ制御ラインSEN_ON1aおよびSEN_ON2a、バッファ制御ラインSEN_ON1bおよびSEN_ON2bの各々が引き出されている。ラッチ回路L11およびL12の各々は、フォトインタラプタPH11およびPH12の各々に対応して備えられている。ラッチ回路L21およびL22の各々は、フォトインタラプタPH21およびPH22の各々に対応して備えられている。ラッチ回路L11およびL12の入力端子の各々は、入力端子IT1に共通に接続される。ラッチ回路L21およびL22の入力端子の各々は、入力端子IT2に共通に接続される。ラッチ回路L11およびL21のクロック端子には、ラッチ制御ラインSEN_ON1aが接続される。ラッチ回路L12およびL22のクロック端子には、ラッチ制御ラインSEN_ON2aが接続される。ラッチ回路L11、L12、L21、L22の出力端子の各々は、出力ラインSEN11、SEN12、SEN21、SEN22の各々を介して、CPU10aの入力端子に接続される。また、ラッチ回路L11、L12、L21、L22の出力端子の各々は、監視回路21の入力端子に接続される。また監視回路21の出力端子は、CPU10aの入力端子に接続される。バッファB11およびB12の入力端子には電源電圧VDDが入力され、出力端子は入力端子IT1に接続される。またバッファB11の制御端子にはバッファ制御ラインSEN_ON1bが接続され、バッファB12の制御端子にはバッファ制御ラインSEN_ON2bが接続される。同様にして、バッファB21およびB22の入力端子には電源電圧VDDが入力され、出力端子は入力端子IT2に接続される。またバッファB21の制御端子にはバッファ制御ラインSEN_ON1bが接続され、バッファB22の制御端子にはバッファ制御ラインSEN_ON2bが接続される。バッファB11およびB21は、バッファ制御ラインSEN_ON1bがローレベルの期間中は非活性状態となり、ハイレベルの期間中は活性状態となる。またバッファB12およびB22は、バッファ制御ラインSEN_ON2bがローレベルの期間中は非活性状態となり、ハイレベルの期間中は活性状態となる。なお、センサ部2、記憶部12などの構成は、第1実施形態に係る画像形成装置1図1と同様であるため、ここでは詳細な説明は省略する。<画像形成装置1aの動作>画像形成装置1aの動作を、図6および図7のフローを用いて説明する。画像形成装置1aの電源が投入されると、図6および図7のフローが開始される。S111において、CPU10aは、タイミング生成回路20を初期状態にリセットする。具体的には、制御ラインSEN_ON1およびSEN_ON2、ラッチ制御ラインSEN_ON1aおよびSEN_ON2a、バッファ制御ラインSEN_ON1bおよびSEN_ON2bをローにする。また、センサグループ番号xを1にリセットする。また初期状態では、タイミング生成回路20から出力されるバッファ制御ラインSEN_ON1bおよびSEN_ON2bはローレベルであるため、バッファB11、B12、B21、B22は非活性状態である。S115において、タイミング生成回路20は、制御ラインSEN_ONxをハイにする。これにより、センサグループGx内のフォトインタラプタが活性状態となる。S119において、タイミング生成回路20は、第1時刻の到来をタイマ23が検出したか否かを判断する。第1時刻は、出力ラインSEN1およびSEN2の出力を、ラッチ回路L1xおよびL2xの各々でラッチする時刻である。第1時刻は、制御ラインSEN_ONxがハイである期間中に到来する時刻である。第1時刻の到来を検出していない場合S119:NOにはS119へ戻り、検出した場合S119:YESにはS121へ進む。S121において、タイミング生成回路20は、ラッチ制御ラインSEN_ONxaをハイにする。これにより、ラッチ回路L1xが出力ラインSEN1の信号をラッチし、ラッチした信号を出力ラインSEN1xに出力する。また、ラッチ回路L2xが出力ラインSEN2の信号をラッチし、ラッチした信号を出力ラインSEN2xに出力する。S123において、CPU10aは、出力ラインSEN1xおよびSEN2xの信号の変化を、監視回路21が検出したか否かを判断する。検出していない場合S123:NOにはS141図7へ進み、検出した場合S123:YESにはS125へ進む。S125において、CPU10aは、監視回路21から割り込み信号の入力を受信することに応じて、出力ラインSEN1xおよびSEN2xの信号の取り込み処理を開始する。S127において、CPU10aは、出力ラインSEN1xのレベルを判定する。出力ラインSEN1xがHiレベルである場合にはフォトインタラプタPH1xの光路を遮光部が遮断していると判断し、Loレベルである場合にはフォトインタラプタPH1xの光路を遮光部が遮断していないと判断する。S133において、CPU10aは、出力ラインSEN2xのレベルを判定する。出力ラインSEN2xがHiレベルである場合にはフォトインタラプタPH2xの光路を遮光部が遮断していると判断し、Loレベルである場合にはフォトインタラプタPH2xの光路を遮光部が遮断していないと判断する。S141図7において、タイミング生成回路20は、第2時刻の到来をタイマ23が検出したか否かを判断する。第2時刻は、センサグループGxを非活性状態にするとともに、出力ラインSEN1およびSEN2に充電を開始する時刻である。第2時刻の到来を検出していない場合S141:NOにはS141へ戻り、検出した場合S141:YESにはS143へ進む。S143において、タイミング生成回路20は、制御ラインSEN_ONxをローにする。これにより、センサグループGx内のフォトインタラプタが非活性状態となる。S145において、タイミング生成回路20は、ラッチ制御ラインSEN_ONxaをローにするとともに、ラッチ制御ラインSEN_ONxbをハイにする。これにより、バッファB1xおよびB2xは活性状態に遷移し、出力ラインSEN1およびSEN2がHiレベルとなるように充電が開始される。S149において、タイミング生成回路20は、第3時刻の到来をタイマ23が検出したか否かを判断する。第3時刻は、出力ラインSEN1およびSEN2への充電を終了する時刻である。第3時刻の到来を検出していない場合S149:NOにはS149へ戻り、検出した場合S149:YESにはS151へ進む。S151において、タイミング生成回路20は、ラッチ制御ラインSEN_ONxbをローにする。これにより、バッファB1xおよびB2xは非活性状態に遷移し、出力ラインSEN1およびSEN2への充電が終了する。S155において、タイミング生成回路20は、第4時刻の到来をタイマ23が検出したか否かを判断する。第4時刻は、活性状態とされるセンサグループを切り替える時刻である。第4時刻の到来を検出していない場合S155:NOにはS155へ戻り、検出した場合S155:YESにはS157へ進む。S157において、タイミング生成回路20は、センサグループ番号xをx1にインクリメントする。S159において、タイミング生成回路20は、インクリメント後のセンサグループ番号xが、センサグループの数2個よりも大きいか否かを判断する。大きくない場合S159:NOには、S115へ戻って次のセンサグループに対して検出動作を実行する。一方、大きい場合S159:YESには、S161へ進み、センサグループ番号xを1にリセットする。そしてS115へ戻り、最初のセンサグループに対して検出動作を実行する。<第2実施形態の動作例>第2実施形態の動作例を、図8の波形図を用いて説明する。本動作例では、フォトインタラプタPH11の遮光部のみが光路を遮断していない場合を例として説明する。図8の時刻t19において、初期状態へのリセットが行われるS111。初期状態では、センサグループ番号x=1にリセットされるため、制御ラインSEN_ON1、ラッチ制御ラインSEN_ON1a、バッファ制御ラインSEN_ON1b、が選択される。時刻t20において、制御ラインSEN_ON1がハイにされるとS115、センサグループG1のフォトインタラプタPH11およびPH21が活性状態となる。第1時刻時刻t21において、ラッチ制御ラインSEN_ON1aがハイにされる。これにより、ラッチ回路L11が出力ラインSEN1の信号をラッチし、出力ラインSEN11に出力する矢印Y11。また、ラッチ回路L21が出力ラインSEN2の信号をラッチし、出力ラインSEN21に出力する矢印Y12。出力ラインSEN11の信号が変化しているためS123:YES、CPU10aは出力ラインSEN11およびSEN21の信号の取り込み処理を開始するS125。CPU10aは、フォトインタラプタPH11の光路を遮光部が遮断しておらずS127、フォトインタラプタPH21の光路を遮光部が遮断しているS133と判断する。第2時刻時刻t22において、制御ラインSEN_ON1がローにされるとS143、センサグループG1のフォトインタラプタが非活性状態となる。ラッチ制御ラインSEN_ON1aをローにするとともに、ラッチ制御ラインSEN_ON1bをハイにするとS145、バッファB11、B21は活性状態に遷移し、出力ラインSEN1およびSEN2に充電が開始される。第3時刻時刻t23において、ラッチ制御ラインSEN_ONxbがローにされるS151。これにより、バッファB11、B21は非活性状態に遷移し、出力ラインSEN1およびSEN2の充電が終了する。図8の波形図の例では、出力ラインSEN1がLoレベルからHiレベルになるように、充電が行われる領域A11。そして充電期間Tc11が経過すると、充電が終了する。第4時刻時刻t30において、タイミング生成回路20は、センサグループ番号xをx1にインクリメントするS157。これにより、センサグループG2が活性状態となるように切り替えられるSS159:NO。以後、図8の第1時刻ないし第4時刻時刻t31、t32、t33、t40において、センサグループG2に属するフォトインタラプタに対して、検出動作が行われる。なお、センサグループG2に対する検出動作の内容については、説明を省略する。以上説明したように、制御ラインSEN_ON1とSEN_ON2とが交互にハイレベルとされることで、センサグループG1およびG2が交互に活性状態となるように、制御が行われる。<第2実施形態の効果>第2実施形態に係る画像形成装置1aの効果を説明する。画像形成装置1a図5では、出力ラインSEN1に接続されるフォトインタラプタPH11の出力をラッチ回路L11にラッチし、出力ラインSEN1に接続されるフォトインタラプタPH12の出力をラッチ回路L12にラッチすることができる。また同様にして、出力ラインSEN2に接続されるフォトインタラプタPH21の出力をラッチ回路L21にラッチし、出力ラインSEN2に接続されるフォトインタラプタPH22の出力をラッチ回路L22にラッチすることができる。これにより、出力ラインSEN1にシリアルに出力されてくるフォトインタラプタPH11およびPH12の各出力信号や、出力ラインSEN2にシリアルに出力されてくるフォトインタラプタPH21およびPH22の各出力信号を、CPU10aに対してパラレルに入力することができるため、フォトインタラプタの出力信号をCPU10aでさらに取り扱い易くすることができる。また画像形成装置1aは、ラッチ回路L11、L12、L21、L22をASIC15aの内部に備えているため、ASIC15aの入力端子の数が増加してしまう事態を防止できる。また画像形成装置1aでは、センサグループ活性化や信号ラッチなどの各種のタイミングを生成する処理は、タイミング生成回路20で実行している。また、出力ラインSEN1xおよびSEN2xの信号の変化を監視する処理は、監視回路21によって実行している。よってCPU10aでは、これらの処理を行う必要がないため、CPU10aの処理負担を減少させることができる。以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。<変形例>第1および第2実施形態では、ASICの出力端子および入力端子の数がそれぞれ2個の場合を説明したが、この形態に限られない。図9に示す画像形成装置1bのように、ASIC15bが、n個の出力端子出力端子OT1ないしOTnとm個の入力端子入力端子IT1ないしITmを備える形態であってもよい。この場合、充放電回路14bのオア回路OR1bの入力端子にはn本の制御ライン制御ラインSEN_ON1ないしSEN_ONnが接続され、出力端子からは信号ENが出力される。また、充放電回路14bのバッファB1~Bmの制御端子には信号ENが入力され、出力端子は出力ラインSEN1ないしSENmの各々に接続される。これにより、m個のセンサ出力をパラレルに読み出す処理を、n個のセンサグループの各々について行うことが可能となる。よって、m×n個のフォトインタラプタの出力を検出することができる。センサグループG1~G3が、活性状態にされる頻度が異なるように制御されるとしてもよい。この場合、高い検出精度が必要なセンサレジセンサ、ADFリアセンサなどの位置センサとして機能するフォトインタラプタをセンサグループG1にまとめ、低い検出精度でよいセンサカバーオープンセンサ、紙幅センサ、などの状態検出センサとして機能するフォトインタラプタをセンサグループG2、G3にまとめるとしてもよい。そして、センサグループG1が活性状態とされる頻度の方が、センサグループG2、G3が活性状態とされる頻度よりも高くなるように制御すればよい。例えば、活性状態とするセンサグループの順番を、センサグループG1→G2→G1→G3→G1→G2となるように制御すれば、センサグループG1を、センサグループG2およびG3に比して2倍の頻度で活性状態にすることができる。これにより、高い検出精度が必要なセンサとして機能するフォトインタラプタの検出動作の時間分解能を、より高めることが可能となる。また、活性状態にされる頻度が互いに異なるセンサが複数存在する場合にも、センサグループを分けることによって対応することが可能となる。画像形成装置の不使用期間スリープ期間や印刷処理を実行していない期間などにおいても検出動作を行う、常時稼動センサカバーオープンセンサなどとして機能するフォトインタラプタを、共通のセンサグループにまとめるとしてもよい。そして、画像形成装置の不使用期間中においては、常時稼動センサがまとめられているセンサグループのみを断続的に活性状態とし、その他のセンサがまとめられているセンサグループを非活性状態に維持すればよい。これにより、画像形成装置の不使用期間中において、稼動が必要なセンサのみを選択的に活性状態とすることができるため、画像形成装置の更なる省電力を図ることができる。また、オフ期間Toffを検出する回路は、充放電回路14図1の形態に限られない。図10に示す画像形成装置1cが備える充放電回路14cのように、トランジスタを用いて構成する形態であってもよい。充放電回路14cは、トランジスタTr11ないしTr15を備えている。トランジスタTr11のベース端子は制御ラインSEN_ON1に接続され、エミッタ端子は接地電圧GNDに接続され、コレクタ端子はノードN1に接続される。同様に、トランジスタTr12のベース端子は制御ラインSEN_ON2に接続され、エミッタ端子は接地電圧GNDに接続され、コレクタ端子はノードN1に接続される。またノードN1は、プルアップ抵抗Rpu11を介して電源電圧VDDに接続される。トランジスタTr13のベース端子はノードN1に接続され、エミッタ端子は接地電圧GNDに接続され、コレクタ端子はトランジスタTr14およびTr15のベース端子に接続される。トランジスタTr14のエミッタ端子は電源電圧VDDに接続され、コレクタ端子は出力ラインSEN1に接続される。トランジスタTr15のエミッタ端子は電源電圧VDDに接続され、コレクタ端子は出力ラインSEN2に接続される。画像形成装置1cでは、制御ラインSEN_ON1およびSEN_ON2が共にローである場合オフ期間Toffである場合に、トランジスタTr11およびTr12が非導通となり、ノードN1の電位がハイ電源電圧VDDとなる。よってトランジスタTr13が導通し、トランジスタTr14およびTr15のベース端子がローとなることに応じて、トランジスタTr14およびTr15が導通する。すると、トランジスタTr14を経て出力ラインSEN1を充電するとともに、トランジスタTr15を経て出力ラインSEN2を充電することが可能となる。このように、トランジスタレベルで充放電回路を構成することにより、充放電回路の構成をより簡易化することが可能となる。また、フォトインタラプタは、反射型光センサとして機能してもよい。反射型光センサでは、発光ダイオード発光部が点灯している場合に、所定位置に検出対象物反射板、用紙、原稿などが存在する場合には、検出対象物で反射された光がフォトトランジスタ受光部に入力され、フォトトランジスタが導通する。また、本実施例では、充放電回路がASICの外部に備えられている場合を説明したが、この形態に限られず、充放電回路がASICに内蔵されていてもよい。例えば、充放電回路14図1、14b図9、14c図10の各々は、ASIC15に内蔵されていてもよい。これにより、画像形成装置の部品数をさらに減少させることができる。また、第2実施形態に係る画像形成装置1a図5において、各種のタイミングを生成する処理をタイミング生成回路20で実行するとしたが、この形態に限られない。各種のタイミングを生成するプログラムに従って、CPU10aが実行する形態であってもよい。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。なお、フォトインタラプタPH11およびPH12は、センサの一例である。CPU10やASIC15は、中央処理装置の一例である。出力ラインSEN1およびSEN2は、出力ラインの一例である。トランジスタTr1およびTr2は、第1の制御回路の一例である。ハイレベルは、所定電位の一例である。トランジスタTr1は、第1のスイッチ回路の一例である。トランジスタTr2は、第2のスイッチ回路の一例である。フォトインタラプタPH11およびPH21は、第1のセンサの一例である。フォトインタラプタPH12およびPH22は、第2のセンサの一例である。タイミング生成回路20は、第2の制御回路の一例である。