"ロウアドレス書き込み動作と、そうでなければアクティベートコマンドに割り当てられる少なくとも1つの動作とを含むようにプレアクティブコマンドを実行することによって、メモリアレイにアクセスするために読み出し動作を実行するステップを具備することを特徴とする方法。そうでなければ前記アクティベートコマンドに割り当てられる前記少なくとも1つの動作は、ビット線プレチャージ及びカラム選択動作を備えることを特徴とする請求項1に記載の方法。前記アクティベートコマンドは、ビット線プレチャージ及びカラム選択動作を含まないことを特徴とする請求項1に記載の方法。ビット線プレチャージ及びカラム選択動作の後に、前記アクティベートコマンドを実行するステップを更に含むことを特徴とする請求項1に記載の方法。内部メモリアドレスのアドレスビット順を再配列するステップと、前記ロウアドレス書き込み動作に前記内部メモリアドレスを組み込むステップとを更に備えることを特徴とする請求項1に記載の方法。前記プレアクティブコマンドに第1のメモリアドレスを与えるステップと、前記ビット線プレチャージ及びカラム選択動作に前記第1のメモリアドレスを組み込むステップと、前記アクティベートコマンドに第2のメモリアドレスを与えるステップと、ロウ選択動作に前記第2のメモリアドレスを組み込むステップとを更に備えることを特徴とする請求項1に記載の方法。前記メモリアレイは、低消費電力ダブルデータレートLPDDR2メモリアレイを備えることを特徴とする請求項1に記載の方法。メモリアレイにアクセスするために読み出し動作を実行するメモリコントローラを具備してなり、前記メモリコントローラは更に、ロウアドレス書き込み動作と、アクティベートコマンドに割り当てられる少なくとも1つの動作とを含むためにプレアクティブコマンドを実行するように適合されていることを特徴とするメモリデバイス。前記アクティベートコマンドに割り当てられる前記少なくとも1つの動作は、ビット線プレチャージ及びカラム選択動作を備えることを特徴とする請求項8に記載のメモリデバイス。前記アクティベートコマンドは、ビット線プレチャージ及びカラム選択動作を含まないことを特徴とする請求項8に記載のメモリデバイス。前記メモリコントローラは、ビット線プレチャージ及びカラム選択動作の後に、前記アクティベートコマンドを実行するように適合されていることを特徴とする請求項8に記載のメモリデバイス。前記メモリコントローラは、内部メモリアドレスのアドレスビット順を再配列するとともに、前記ロウアドレス書き込み動作に前記内部メモリアドレスを組み込むようにを更に適合されていることを特徴とする請求項8に記載のメモリデバイス。前記メモリコントローラは、前記プレアクティブコマンドに第1のメモリアドレスを与え、前記ビット線プレチャージ及びカラム選択動作に前記第1のメモリアドレスを組み込み、前記アクティベートコマンドに第2のメモリアドレスを与え、かつ、ロウ選択動作に前記第2のメモリアドレスを組み込むように更に適合されていることを特徴とする請求項8に記載のメモリデバイス。前記メモリアレイは、低消費電力ダブルデータレートLPDDR2メモリアレイを備えることを特徴とする請求項8に記載のメモリデバイス。メモリセルアレイを備えるメモリデバイスと、1つまたは複数のアプリケーションをホストするとともに、前記メモリデバイスの前記メモリセルにアクセスを与えるように前記メモリコントローラに前記読み出しコマンドを開始するプロセッサとを具備してなり、前記メモリデバイスは更に、前記メモリアレイセルにアクセスするように読み出し動作を実行するとともに、ロウアドレス書き込み動作及びアクティベートコマンドに割り当てられる少なくとも1つの動作を含むようにプレアクティブコマンドを実行するメモリコントローラを備えることを特徴とするシステム。前記アクティベートコマンドに異なって割り当てられた前記少なくとも1つの動作は、ビット線プレチャージ及びカラム選択動作を備えることを特徴とする請求項15に記載のシステム。前記アクティベートコマンドは、ビット線プレチャージ及びカラム選択動作を含まないことを特徴とする請求項15に記載のシステム。前記メモリコントローラは、ビット線プレチャージ及びカラム選択動作の後に、前記アクティベートコマンドを実行するように適合されていることを特徴とする請求項15に記載のシステム。前記メモリコントローラは、内部メモリアドレスのアドレスビット順を再配列するとともに、前記ロウアドレス書き込み動作に前記内部メモリアドレスを組み込むように適合されていることを特徴とする請求項15に記載のシステム。前記メモリコントローラは、前記プレアクティブコマンドに第1のメモリアドレスを与え、前記ビット線プレチャージ及びカラム選択動作に前記第1のメモリアドレスを組み込み、前記アクティベートコマンドに第2のメモリアドレスを与え、かつ、ロウ選択動作に前記第2のメモリアドレスを組み込むように適合されていることを特徴とする請求項15に記載のシステム。本明細書全体を通して、一実施形態または実施形態を参照することは、特別な特徴、構造、特性が、請求項に記載された主題の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における一実施形態においてまたは実施形態という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特徴、構造、または特性は、1つまたは複数の実施形態において組み合わされてもよい。本明細書に開示される実施形態は、例えば相変化メモリPCM等の不揮発性メモリデバイスのメモリアクセス時間を削減する技術を含む。1つのこのような技術は、標準読み出しアクセスの特定部分が実行される順番を変更することによって、標準読み出しアクセスを変更することを含んでもよい。例えば、このような特定部分は、以下に詳細に記載するように、読み出しアクセスのアクティベートactivate段階に代わってプレアクティブpreactive段階において実行されてもよい。一実装において、このような標準読み出しアクセスは、例えば、電子機器技術評議会JEDEC規格資料出版物例えば、低消費電力ダブルデータレート2LPDDR2、JESD209-2B、2010年2月参照等の当業者に公知な多数の出版物に記載される場合がある。他の出版物及び/または規格資料は、下記の標準読み出し処理について記載してもよいが、このような標準読み出し処理はLPDDR2規格と呼ばれるであろう。他の中で、LPDDR2規格は、例として挙げると、プレアクティブコマンド、アクティベートコマンド、読み出しコマンド、及び書き込みコマンド等、多数のメモリデバイス関連コマンドを明らかにする。このようなコマンドは、例えば、LPPDR2規格の第2.11.1章において詳細に記載される。メモリデバイスから読み出す処理の特定の実装において、プレアクティブコマンドは、少なくともロウアドレスの一部をロウアドレスバッファに書き込む処理を含んでもよい。プレアクティブコマンド完了に続いて、アクティベートコマンドは、例えば、カラムアドレス書き込みコマンド、ロウデコード選択処理、及び、カラムデコード選択及びビット線プレチャージ処理を開始してもよい。このようなアクティベートコマンドが完了した上で、メモリコントローラは読み出しコマンドを開始してもよい。特定の実装において、JEDEC規格によって特定されたアクティベートコマンド中に生じるカラムデコード選択及びビット線プレチャージ処理は、代わりにプレアクティブコマンド中に実行されてもよい。カラムデコード選択及びビット線プレチャージ処理は、読み出しアクセスの内部感知時間に最も関連性のある寄与体の1つから構成されるので、処理順序のこのような再配列は、以下に詳細に記載されるように、メモリアクセス時間を削減させる場合がある。このような再配列はプレアクティブ段階を実行する時間を増加させるかもしれないが、アクティベート段階短縮された持続期間を持つは、プレアクティブ段階よりも読み出しアクセス中に比較的頻繁に生じる場合がある。それゆえ、読み出しアクセスを実行する時間における正味の削減は、プレアクティブ段階が延長される場合でさえ、アクティベート段階を短縮することが生じる場合がある。例えば、複数の読み出しアクセス動作が、メモリアレイの特定部分にアクセスするアドレスを伴う例えば、アクセスがロウの特定グループに対して局所的である場合、単一のプレアクティブコマンドが、全てのこのような読み出しアクセス動作に適用されてもよい。従って、読み出しアクセスの持続期間は、読み出しアクセスに含まれた1つまたは複数のアクティベートコマンドを実行するために必要な時間を短縮することによって短縮されてもよい。このようなことは、プレアクティブコマンドを実行する時間が、例えば短縮されたアクティベートコマンドに応答して増加する場合でさえあり得る。一実施形態において、不揮発性メモリデバイスの読み出しアクセスのメモリアクセス時間を削減する方法は、例えば、LPDDR2規格でロウアドレス書き込み動作を含むプレアクティブコマンドを実行することと、例えば、ロウアドレス書き込み動作をプレアクティブコマンド中に実行された唯一の動作として特定するLPDDR2規格とは対照的にアクティベートコマンドに他の方法で割り当てられた少なくとも1つの動作を実行することとを含んでもよい。すなわち、LPDDR2規格に従うアクティベートコマンド段階において特定の動作を実行する代わりに、このような特定の動作はプレアクティブコマンドにおいて代わって適用されてもよい。一実装において、このような特定の動作は、ビット線プレチャージ及びカラム選択動作から構成されてもよい。それゆえ、LPDDR2規格とは対照的に、アクティベートコマンドは、ビット線プレチャージ及びカラム選択動作に続いて生じてもよい。このようなメモリデバイスを読み出す動作の再配列は、以下に記載するように、メモリデバイスの内部メモリアドレスのアドレスビット順を再配列するとともに、ロウアドレス書き込み動作に内部メモリアドレスを組み込むことによって実装されてもよい。勿論、読み出しアクセスのこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。一実施形態において、読み出しアクセスのメモリアクセス時間が削減されたメモリデバイスは、メモリアレイにアクセスする読み出しアクセスを実行するメモリコントローラから構成されてもよい。このようなメモリコントローラは、例えば、LPDDR2規格でロウアドレス書き込み動作を実行するとともに例えば、LPDDR2規格とは対照的にアクティベートコマンドに他の方法で割り当てられた少なくとも1つの特定動作を実行するプレアクティブコマンドを開始してもよい。上に記載したように、少なくとも1つの特定の動作は、ビット線プレチャージ及びカラム選択動作から構成されてもよい。一実装において、以下に議論されるように、メモリデバイスの一部は、内部メモリアドレスのアドレスビット順を再配列するように対応されてもよく、内部メモリアドレスをロウアドレス書き込み動作に組み込んでもよい。図1は、一実施形態に係るメモリデバイスの読み出しアクセス100のタイミングを示す図である。例えば、このような読み出しアクセスの詳細は、上に記載されたLPDDR2規格によって特定されてもよい。このような場合、読み出しアクセスの開始部分は、アクティベートコマンドが後続するプレアクティブコマンドを含んでもよい。持続期間110は、プレアクティブコマンドの開始からアクティベートコマンドの開始までのタイムスパンから構成されてもよい。持続期間120は、下記に説明されるように、アクティベートコマンド開始から後続の読み出しコマンド開始までのタイムスパンから構成されてもよい。特に、プレアクティブコマンドは、ロウアドレス書き込み動作130から構成されてもよい。その間に、アクティベートコマンドは、読み出しコマンドを導出する多数の動作から構成されてもよい。特に、アクティベートコマンドは、カラムアドレス書き込み動作132、ロウデコード選択134、ビット線プレチャージ及びカラム選択動作136、増幅評価138、及び他の内部メモリ動作140から構成されてもよい。例えば、内部メモリ動作140は、以下に記載されるように、他のものの中でセンスアンプからロウデータバッファへの情報伝達から構成されてもよい。矢印150は、ビット線プレチャージ及びカラム選択動作136が、以下に議論されるように、アクティベートコマンドからプレアクティブコマンドに移動されることを特徴とする実装を表わす。勿論、このようなタイミングを示す図は単に例示であって、請求項の主題はこの点に限定されるものではない。図2は、他の実施形態に係るメモリデバイスの読み出しアクセス200のタイミングを示す図である。例えば、このような読み出しアクセスの部分の詳細は、上に述べたLPDDR2によって特定されてもよい。しかしながら、以下に詳細に記載されるように、このような読み出しアクセスの他の部分は、LPDDR2規格によって特定された部分とは異なってもよい。読み出しアクセス100のように、読み出しアクセスの開始部分は、アクティベートコマンドが後続するプレアクティブコマンドを含んでもよい。持続期間210は、プレアクティブコマンド開始からアクティベートコマンド開始までのタイムスパンから構成されてもよい。持続期間220は、下記に説明するように、アクティベートコマンド開始から後続する読み出しコマンド開始までのタイムスパンから構成されてもよい。特に、かつ、読み出しアクセス100とは対照的に、プレアクティブコマンドは、ロウアドレス書き込み動作230と、ビット線プレチャージ及びカラム選択動作236とから構成されてもよい。その間に、アクティベートコマンドは、読み出しコマンドを導出する例えば、読み出しアクセス100のアクティベートコマンドに対して低減された数の動作から構成されてもよい。特に、アクティベートコマンドは、例えば、カラムアドレス書き込み動作232、ロウデコード選択234、増幅評価238、及び他の内部メモリ動作240から構成されてもよい。ビット線プレチャージ及びカラム選択動作236は、読み出しアクセス200においてアクティベートコマンドからプレアクティブコマンドに移動されたが、プレアクティブコマンドとアクティベートコマンドとを足した全持続期間は、読み出しアクセス100から変更されないままであってもよい。すなわち、持続期間210及び220の合計から構成される持続期間225は、持続期間110及び120の合計から構成される全持続期間125図1から変更されないままであってもよい。詳細には、このようなビット線プレチャージ及びカラム選択動作236の移動は、プレアクティブコマンド持続期間210の持続期間を対応するように延長しながら、アクティベートコマンド持続期間220の持続期間を短縮した。以下に詳細に議論されるように、短縮されたアクティベートコマンド持続期間220は、例えば、実行されたアクティベートコマンドの数が実行されたプレアクティブコマンドの数よりも大きい場合、読み出しアクセスの持続期間の短縮を導出してもよい。図3は、一実施形態に係るメモリデバイスの一部300を示すブロック図である。例えば、LPDDR2不揮発性メモリデバイスは、プレアクティブコマンド、アクティベートコマンド、及び読み出しコマンドを含む3段階のアドレッシングを用いてアクセスされてもよい。このような3段階のアドレッシングは、例えば、LPDDR2の第2.11.1章に詳細に記載されている。プレアクティブコマンドにおいて、ロウアドレスの一部は、セレクタ310例えば、デマルチプレクサによって選択されたロウアドレスバッファ320の特定位置に記憶されてもよい。一実装において、ロウアドレスのこのような部分は、例えば、ロウアドレスの最上位ビットを含み得る上位のロウアドレス305から構成されてもよい。ロウアドレスバッファ320は、複数のロウアドレスバッファRAB位置RAB0~RAB7を含んでもよいが、請求項の主題はそのように限定されるものではない。アクティベートコマンドにおいて、セレクタ330は、ロウアドレスの上位部分335を検索するように特定のRABを選択してもよい。その間に、ロウアドレスの下位部分は、メモリデバイスに与えられてもよいとともに、続いてメモリアレイ340の特定のロウを選択するためにロウアドレスの上位部分に結合されてもよい。特に、ロウアドレスの上位部分335は、プレアクティブコマンドにおいてロウデコーダ343に与えられてもよい一方で、下位のロウアドレスは、アクティベートコマンドにおいてカラムデコーダ347に与えられてもよい。アクティベートコマンドにおいてまた、下位のロウアドレスは、ロウデコーダ343に与えられてもよい。その結果、ロウアドレスに対応するメモリアレイ340の特定の1つまたは複数のメモリセルは、センスアンプ350を用いて読み出されてもよい。例えば、アクティベートコマンドは、セレクタ360によって選択されたロウデータバッファ370に、センスアンプ350を介して読み出しメモリのコンテンツを送信することを導びいてもよい。ロウデータバッファ370は、複数のロウデータバッファRDB位置RDB0~RDB7を含んでもよいが、請求項の主題はそのように限定されるものではない。特定の実施例において、個々のRDB位置は、32バイトから構成されてもよい。セレクタ310及び380によって選択された一対の{RAB,RDB}は、ロウバッファRBを指してもよい。読み出しコマンドにおいて、セレクタ360及び380は特定のRDBを選択してもよく、カラムアドレスは、例えば、読み出しバーストの開始アドレスを選択するためにメモリデバイスに与えられてもよい。RABが既に所望の部分的なロウアドレスを含む場合、プレアクティブコマンドは任意であってもよい。同様に、所望のRDBが既に所望のメモリコンテンツを含む場合、アクティベートコマンドは任意であってもよい。勿論、メモリデバイスの一部のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。図4は、一実施形態に係るメモリデバイスの読み出しアクセス動作を比較するタイミングを示す図である。このような読み出しアクセス動作は、特定のコマンドのシーケンスから構成されてもよい。例えば、それぞれの読み出しアクセス動作のシーケンス410及び420は、シーケンス順にここにリストされたプレアクティブコマンド、アクティベートコマンド、読み出しコマンド、第2のアクティベートコマンド、及び第2の読み出しコマンドから構成されてもよい。図4において、文字Pのブロック記号はプレアクティブコマンドを表し、文字Aのブロック記号はアクティベートコマンドを表し、かつ、文字Rのブロック記号は読み出しコマンドを表す。一実装において、シーケンス410は図1に示された実施形態に対応するが、シーケンス420は図2に示された実施形態に対応する。すなわち、シーケンス410のプレアクティブコマンド430は、アクティベートコマンド432に代わりに含まれているビット線プレチャージ及びカラム選択動作を含まない。このような場合、例えば、LPDDR2規格を遵守してもよい。対照的に、シーケンス420のプレアクティブコマンド440は、ビット線プレチャージ及びカラム選択動作を含まず、それゆえ、アクティベートコマンド442に含まれない。このような場合、例えば、LPDDR2規格の少なくとも一部に一致しない。その結果、アクティベートコマンド442のタイムスパンは、アクティベートコマンド432のタイムスパンより短くてもよい。トレードオフとして、プレアクティブコマンド440のタイムスパンは、プレアクティブコマンド430のタイムスパンよりも長くてもよい。すなわち、読み出しシーケンス420は、延長されたプレアクティブコマンドを持つ代償として短縮されたアクティベートコマンドを含む。しかしながら、読み出しアクセスが、実行されたプレアクティブコマンドの数よりも多い実行されたアクティベートコマンドを含む場合、このような読み出しアクセスは、全持続期間が短縮される利益を実現する場合がある。特に、シーケンス420は、1つのプレアクティブコマンド440と、2つのアクティベートコマンド442及び446とを含み、シーケンス410に比べて時間の削減を導びく。ここで、シーケンス110はまた、1つのプレアクティブコマンド430と、2つのアクティベートコマンド432及び436とを含む。しかし、シーケンス410において比較的長いアクティベートコマンドが2回生じるため、シーケンス410は、1つの比較的長いプレアクティブコマンドだけを持つシーケンス420より長くてもよい。シーケンス410において持続期間430及び432の合計から構成される持続期間425は、持続期間425が持続期間440及び442の合計から構成されるシーケンス420においてと同じままでもよい。すなわち、ビット線プレチャージ及びカラム選択動作は、シーケンス420においてアクティベートコマンドからプレアクティブコマンドに移動しているが、プレアクティブコマンドとアクティベートコマンドを足した全持続期間は、シーケンス410の場合と不変なままであってもよい。まさに記載されたように、読み出しアクセス動作は、例えば、シーケンス410及び420においてと同様に、プレアクティブコマンド数より大きいアクティベートコマンド数を含んでもよい。すなわち、プレアクティブコマンドは、各メモリアクセスに生じる必要はない。このようなことは、例えば、ロウアドレスの上位部分が複数の読み出しアクセス動作と同じ場合であってもよい。例えば、上で議論したように、複数の読み出しアクセス動作が、メモリアレイの特定部分にアクセスするアドレスを伴う例えば、アクセスがロウの特定グループに対して局所的である場合、単一のプレアクティブコマンドが全てのこのような読み出しアクセス動作に適用されてもよい。従って、読み出しアクセスの持続期間は、読み出しアクセスに含まれた1つまたは複数のアクティベートコマンドを実行するために必要な時間を短縮することによって短縮されてもよい。このようなことは、プレアクティブコマンドを実行するのに必要な時間が、例えば、短縮されたアクティベートコマンドに応答して増加した場合であってさえよい。図4に示していないが、任意の数の読み出しコマンド、アクティベートコマンド、及びプレアクティブコマンドは、読み出しシーケンス410及び420のそれぞれの読み出しコマンド438及び448に続いて生じてもよい。勿論、読み出しアクセス動作のこのような詳細は単に例示であって、請求項の主題はこの点に限定されるものではない。図5は、他の実施形態に係るメモリデバイスの一部500を示すブロック図である。図3に示された場合と同様に、例えば、メモリデバイスは、プレアクティブコマンド、アクティベートコマンド、及び読み出しコマンドを含む3段階のアドレッシングを用いてアクセスされてもよいLPDDR2不揮発性メモリデバイスから構成されてもよい。しかしながら、図3に示された場合とは対照的に、プレアクティブコマンドにおいて、ロウアドレスは、セレクタ510例えば、マルチプレクサによって選択されたロウアドレスバッファ520の特定位置に記憶されてもよい。特定の実装において、ロウアドレスのこのような位置は、例えば、ロウアドレスの最上位ビットを含み得る上位のロウアドレス505から構成されてもよい。ロウアドレスバッファ520は、複数のロウアドレスバッファRAB位置RAB0~RAB7を含んでもよいが、請求項の主題はそのように限定されるものではない。アクティベートコマンドにおいて、セレクタ530は、ロウアドレスの上位部分535を検索するように特定のRABを選択してもよい。その間に、図3に示された場合と対照的に、ロウアドレスの下位部分は、メモリデバイスに与えられてもよいとともに、メモリアレイ540から特定のロウを選択するように、ロウアドレスの上位部分に結合されてもよい。特に、ロウアドレスの上位部分535は、プレアクティブコマンドにおいてカラムデコーダ547に与えられてもよい一方で、下位のロウアドレスは、アクティベートコマンドにおいてロウデコーダ543に与えられてもよい。また、アクティベートコマンドにおいて、上位のロウアドレスは、ロウデコーダ543に与えられてもよい。その結果、ロウアドレスに対応するメモリアレイ540における特定の1つまたは複数のメモリセルは、センスアンプ550を用いて読み出されてもよい。例えば、アクティベートコマンドは、セレクタ560によって選択されたロウデータバッファ570に、センスアンプ550を介して読み出しメモリのコンテンツを送信することを導びいてもよい。メモリデバイスの一部300の場合と同様に、複数のロウデータバッファRDB部分RDB0~RDB7を含んでもよいが、請求項の主題はそのように限定されるものではない。一実施例において、個々のRDB部分は、32バイトから構成されてもよい。セレクタ560及び580によって選択された一対の{RAB,RDB}は、ロウバッファRBを指してもよい。読み出しコマンドにおいて、セレクタ560及び580は、特定のRDBを選択してもよく、カラムアドレスは、例えば、読み出しバーストの開始アドレスを選択するようにメモリデバイスに与えられてもよい。メモリデバイスの一部300の場合と同様に、RABが既に所望の部分的なロウアドレスを含む場合、プレアクティブコマンドは任意であってもよい。RABが既に所望のメモリコンテンツを含む場合、アクティベートコマンドは、任意であってもよい。一実装において、プレアクティブコマンドとアクティベートコマンドとの間のタイムスパンは、例えば、3つのクロック周期例えば、不揮発性メモリデバイスDDR800に対して約7.5nsに等しい最小値を持ってもよい。アクティベートコマンドと読み出しコマンドとの間のタイムスパンは、例えば、不揮発性メモリデバイスDDR800に対して約80nsであってもよいが、請求項の主題はそのように限定されるものではない。図6は、上に記載した実施形態の特定の実装に係るメモリデバイスの読み出しアクセス600のタイミングを示す図である。このような読み出しアクセスは、例えば、図2に示した読み出しアクセス200と類似していてもよい。時間610において、メモリコントローラ図示せずは、読み出しアクセス600を開始するようにプレアクティブコマンド620を開始してもよい。このようなプレアクティブコマンド期間例えば、時間610から時間640まで中に、動作predecCOLADD、COL冗長計算、及び/またはビット線プレチャージが実行されてもよい。例えば、predecCOLADD動作は、バイナリコードを物理的なコードに変換することを伴ってもよい。対照的に、このような動作は、JEDEC規格に従うアクティベートコマンド630において実行されてもよい。勿論、読み出しアクセスのこのような詳細は単に例示であって、請求項の主題はこの点に制限されるものではない。図7は、メモリデバイス710を含むコンピュータシステム700の実施形態例を概略的に示す図である。コンピュータデバイス704は、メモリデバイス710を管理するように設定可能な任意の典型的なデバイス、装置、または機械であってよい。メモリデバイス710は、メモリコントローラ715及びメモリ722を含んでもよい。例示であって限定されるものではないが、コンピュータデバイス704は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス、またはこれらと類似するような1つまたは複数のコンピュータデバイス及び/またはプラットフォームと、例えば、携帯情報端末、モバイル通信デバイス、またはこれらと類似するような1つまたは複数のパーソナルコンピュータデバイスまたは通信デバイス及び/または装置と、例えば、データベースまたはデータ記憶サービスプロバイダ/システムのようなコンピュータシステム及び/または提携サービスプロバイダ性能と、及び/またはこれらの任意の組み合わせとを含んでもよい。一実施形態において、コンピュータデバイス704は、バス740及びホストまたはメモリコントローラ715を通してメモリ722に動作的に連結される少なくとも1つの処理ユニット720を含んでもよい。処理ユニット720は、データ計算手順またはデータ計算処理の少なくとも一部を実行するように設定可能な一以上の回路を表す。例示であって限定されるものではないが、処理ユニット720は、1つまたは複数のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、アプリケーション専用集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールドプログラマブルゲートアレイ、及びこれらと類似するもの、またはこれらの任意の組み合わせを含んでもよい。処理ユニット720は、例えば、読み出し、書き込み、及び/または消去等のメモリ関連動作を処理するように、メモリコントローラ715と通信してもよい。処理ユニット720は、メモリコントローラ715と通信するように適合されたオペレーティングシステムを含んでもよい。このようなオペレーティングシステムは、例えば、バス740上でメモリコントローラ715に送信されるコマンドを生成することができる。このようなコマンドは、例えば、読み出しコマンド/書き込みコマンドを含んでもよい。メモリ722は、任意のデータストレージ機構を表す。メモリ722は、例えば、一次メモリ724及び/または二次メモリ726を含んでもよい。特定の実装において、メモリ722は、上に記載したように、不揮発性メモリの少なくとも一部を含むメインメモリから構成されてもよい。メモリ722もまた、不揮発性メモリの少なくとも一部を同様に含み得るキャッシュメモリから構成されてもよい。特に、一次メモリ724は、例えば、ランダムアクセスメモリ、リードオンリメモリ等を含んでもよい。この例示は処理ユニット720から離れて説明したが、一次メモリ724の全部または一部は処理ユニット720内に備えられていてもよく、あるいは処理ユニット720と同じ場所に設置されているか、または処理ユニット720に連結されてもよいと理解されるべきである。一実施形態によれば、メモリ722の1つまたは複数の部分は、特定の状態のメモリ722によって表されたようなデータ及び/または情報を表す信号を記憶してもよい。例えば、データ及び/または情報を表す電気信号は、データ及び/または情報をバイナリ情報例えば、1及び2として表すように、メモリ722のこのような部分の状態に影響を与えるか、または変更することによって、メモリ722の一部に記憶されてもよい。それ自体として、特定の実装において、データ及び/または情報を表す信号を記憶するためのメモリの一部のこのような状態変化は、メモリ722を異なる状態または異なるものに変形することを構成する。二次メモリ726は、例えば、一次メモリと同一型式のメモリもしくは類似型式のメモリ、及び/または、例えば、PCM、ディスクドライブ、光学ディスクドライブ、テープドライブ、固体状態記憶ドライブ等の1つまたは複数のデータ記憶装置もしくはシステムを含んでもよい。所定の実現例において、二次メモリ726は動作可能的にコンピュータ可読媒体728から受信可能であってもよく、もしくは、コンピュータ可読媒体728に連結するように構成可能であってもよい。コンピュータ可読媒体728は、例えば、システム700における1つまたは複数のデバイスに対するデータ、コード、及び/または命令を送ることができ、かつ/または、こうしたデータ、コード、及び/または命令をアクセス可能にすることができる任意の媒体を含むことができる。一実施形態において、システム700は、メモリセルアレイから構成されるメモリデバイスを含んでもよく、メモリデバイスは更に、メモリセルにアクセスするように読み出しアクセスを実行するとともに、ロウアドレス書き込み動作及びアクティベートコマンドに割り当てられた少なくとも1つの動作を含むようにプレアクティブコマンドを開始するメモリコントローラ715から構成されることを特徴とする。システム700は更に、1つまたは複数のアプリケーションをホストするとともに、メモリデバイスのメモリセルにアクセスを与えるようにメモリコントローラ715に読み出しコマンドを開始する処理ユニット720を含んでもよい。コンピュータデバイス704は、例えば、入力/出力732を含んでもよい。入力/出力732は、人及び/または機械の入力を受入れるように構成可能な、または導入するように構成可能な1つまたは複数のデバイスまたは機能、及び/または、人及び/または機械の出力を送出するように構成可能な、または提供するように構成可能な1つまたは複数のデバイスまたは機能を表す。例示であって限定されるものではないが、入力/出力デバイス732は、動作可能に構成されたディスプレイ、スピーカー、キーボード、マウス、トラックボール、タッチスクリーン、データポート等を含んでもよい。現時点で考えられる実施形態例について説明して述べてきたが、請求項の主題から逸脱することなく、他の様々な変更がなされてもよく、均等なものに置換されてもよいと当業者に理解され得るものである。従って、本明細書に開示された主要概念から逸脱することなく、特定の状況を請求項の主題の教示に適用するように多くの変更がなされてもよい。それゆえ、請求項の主題が開示された特定の実施形態に限定されることはないと示され、そのような請求項の主題はまた、添付の特許請求の範囲に含まれる全ての実施形態及びそれらの均等物を包含するものであると示されている。"