"入力電圧に応じた出力電圧を生成するチャージポンプ回路であって、前記入力電圧を積分した積分電圧を出力する積分回路と、前記積分電圧が印加される入力電極及び基板電極を有するNMOSトランジスタと、前記NMOSトランジスタに直列接続され、前記NMOSトランジスタと相補的にオンオフされるPMOSトランジスタと、前記NMOSトランジスタがオンされている場合に、クロック信号に基づいて充電され、前記PMOSトランジスタがオンされている場合に、前記クロック信号に基づいて放電される第1コンデンサと、前記PMOSトランジスタがオンされている場合に前記第1コンデンサから放電された電荷が充電され、前記出力電圧を生成する第2コンデンサと、を備えることを特徴とするチャージポンプ回路。請求項1に記載のチャージポンプ回路であって、前記積分回路の時定数は、前記クロック信号の周期より長いこと、を特徴とするチャージポンプ回路。請求項1に記載のチャージポンプ回路であって、前記第1コンデンサは、前記出力電圧が目的レベルとなるまでは、前記積分回路の時定数より短い周期の前記クロック信号に基づいて充放電され、前記出力電圧が前記目的レベルとなった後は、前記積分回路の時定数より長い周期の前記クロック信号に基づいて充放電されること、を特徴とするチャージポンプ回路。請求項2または請求項3に記載のチャージポンプ回路であって、前記積分回路は、前記入力電圧が印加される抵抗と、前記抵抗に接続される第3コンデンサと、を含むことを特徴とするチャージポンプ回路。請求項1~請求項4の何れか一項に記載のチャージポンプ回路であって、前記第3コンデンサは、前記第1コンデンサの容量値より大きい容量値を有すること、を特徴とするチャージポンプ回路。請求項1~請求項5の何れか一項に記載のチャージポンプ回路は集積回路であり、前記入力電圧は、前記集積回路に印加される電圧のうち最も低い電圧であること、を特徴とするチャージポンプ回路。ところで、チャージポンプ回路100は、トリプルウェル構造のプロセスを用いて製造された集積回路である。したがって、NMOSトランジスタM10の基板電極を接地することなく、入力電圧Vinが印加される電極例えば、ソース電極に接続することが可能である。しかしながら、トリプルウェル構造のプロセスを用いた場合、図6に示すように、例えば、入力電圧Vinが印加されるNMOSトランジスタM10と、出力電圧Voutが生成されるコンデンサ111との間には、PNP型の寄生トランジスタ150が発生する。一般に、チャージポンプ回路100の起動時においては、出力電圧Voutはほぼ0Vとなっているため、入力電圧Vinは出力電圧Voutより高くなる。このような場合、寄生トランジスタ150がオンすることがあり、チャージポンプ回路100は、目的レベルの出力電圧VoutVout=VinVddを生成できないという問題があった。本発明は上記課題を鑑みてなされたものであり、寄生トランジスタが発生する場合であっても、目的レベルの出力電圧を生成できるチャージポンプ回路を提供することを目的とする。上記目的を達成するため、本発明の一つの側面に係る入力電圧に応じた出力電圧を生成するチャージポンプ回路は、前記入力電圧を積分した積分電圧を出力する積分回路と、前記積分電圧が印加される入力電極及び基板電極を有するNMOSトランジスタと、前記NMOSトランジスタに直列接続され、前記NMOSトランジスタと相補的にオンオフされるPMOSトランジスタと、前記NMOSトランジスタがオンされている場合に、クロック信号に基づいて充電され、前記PMOSトランジスタがオンされている場合に、前記クロック信号に基づいて放電される第1コンデンサと、前記PMOSトランジスタがオンされている場合に前記第1コンデンサから放電された電荷が充電され、前記出力電圧を生成する第2コンデンサと、を備える。寄生トランジスタが発生する場合であっても、目的レベルの出力電圧を生成できるチャージポンプ回路を提供することができる。本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。図1は、本発明の一実施形態であるチャージポンプ回路10の構成を示す図である。チャージポンプ回路10は、入力電圧Vinを昇圧した出力電圧Voutを生成する回路であり、積分回路20、コンデンサ21~23、制御回路24、クロック信号出力回路25、NMOSトランジスタM1,M2、及びPMOSトランジスタM3,M4を含んで構成される。また、チャージポンプ回路10は、トリプルウェル構造のプロセスを用いて製造された集積回路である。積分回路20は、入力電圧Vinを積分し、積分結果を示す積分電圧Vbinを出力する回路であり、抵抗30,コンデンサ31を含んで構成される。なお、ここでは、抵抗30の抵抗値をR1とし、コンデンサ31の容量値をC1とする。クロック信号出力回路25は、クロック信号CLK1と、クロック信号CLK1と逆相のクロック信号CLK2とを出力する。このため、クロック信号CLK1がHレベルの期間、クロック信号CLK2はLレベルとなり、クロックCLK1がLレベルの期間、クロック信号CLK2はHレベルとなる。直列接続されたNMOSトランジスタM1及びPMOSトランジスタM3は、電荷転送用のトランジスタである。NMOSトランジスタM1は、コンデンサ21を充電するために、積分回路20及びコンデンサ21の間に設けられている。NMOSトランジスタM1のソース電極入力電極及び基板電極には積分電圧Vbinが印加され、ドレイン電極にはコンデンサ21及びPMOSトランジスタM3が接続される。PMOSトランジスタM3は、コンデンサ21を放電しつつコンデンサ23を充電するために、コンデンサ21及びコンデンサ23の間に設けられている。PMOSトランジスタM3のドレイン電極にはNMOSトランジスタM1及びコンデンサ21が接続され、ソース電極及び基板電極にはコンデンサ23が接続される。コンデンサ21第1コンデンサの一端は、NMOSトランジスタM1及びPMOSトランジスタM3が接続されたノードに接続され、他端には、クロック信号CLK1が入力される。なお、本実施形態では、クロック信号CLK1のLレベルを0Vとし、HレベルをVddV:ボルトとする。直列接続されたNMOSトランジスタM2及びPMOSトランジスタM4は、NMOSトランジスタM1及びPMOSトランジスタM3と同様の電荷転送用トランジスタである。NMOSトランジスタM2は、コンデンサ22を充電するために、積分回路20及びコンデンサ22の間に設けられている。NMOSトランジスタM2のソース電極及び基板電極には積分電圧Vbinが印加され、ドレイン電極にはコンデンサ22及びPMOSトランジスタM4が接続される。PMOSトランジスタM4は、コンデンサ22を放電しつつ、コンデンサ23を充電するために、コンデンサ22及びコンデンサ23の間に設けられている。PMOSトランジスタM4のドレイン電極にはNMOSトランジスタM2及びコンデンサ22が接続され、ソース電極にはコンデンサ23が接続される。コンデンサ22の一端は、NMOSトランジスタM2及びPMOSトランジスタM4が接続されたノードに接続され、他端には、クロック信号CLK2が入力される。コンデンサ23第2コンデンサは、コンデンサ21,22からの電荷が充電され、出力電圧Voutが生成される。なお、本実施形態では、コンデンサ21,22の容量値をC2とし、コンデンサ23の容量値をC3とする。また、コンデンサ31の容量値C1は、コンデンサ21,22の容量値C2より大きいこととする。制御回路24は、例えば、クロック信号CLK1に基づいて、NMOSトランジスタM1及びPMOSトランジスタM3を相補的にオンオフし、NMOSトランジスタM2及びPMOSトランジスタM4を相補的にオンオフする回路である。具体的には、制御回路24は、クロック信号CLK1がLレベル0Vの期間φ1にNMOSトランジスタM1をオンし、クロック信号CLK1がHレベルVddの期間φ2にPMOSトランジスタM3をオンする。したがって、コンデンサ21は、期間φ1に積分電圧Vbinに応じた電圧で充電され、期間φ2に充電された電荷が放電される。この結果、コンデンサ23には、期間φ2においてVbinVddとなる出力電圧Voutが生成されることになる。また、制御回路24は、クロック信号CLK1がHレベルの期間φ2において、NMOSトランジスタM2をオンし、クロック信号CLK1がLレベルの期間φ1にPMOSトランジスタM4をオンする。なお、期間φ2には、クロック信号CLK2は、Lレベル0Vとなり、期間φ1には、クロック信号CLK2は、HレベルVddとなる。このため、コンデンサ22は、期間φ2に積分電圧Vbinに応じた電圧で充電され、期間φ1に充電された電荷が放電される。この結果、コンデンサ23には、期間φ1においてVbinVddとなる出力電圧Voutが生成されることになる。このように、チャージポンプ回路23は、期間φ1,φ2の間、つまり、クロック信号CLK1の1周期の間、VbinVddとなる出力電圧Voutを生成する。なお、制御回路24は、例えば、NMOSトランジスタM1及びPMOSトランジスタM3が同時にオンし、コンデンサ23からコンデンサ31への電流が流れないよう、デッドタイムを設けてNMOSトランジスタM1等のオンオフを制御している。<<チャージポンプ回路10の起動時の動作の一例>>ここで、チャージポンプ回路10の起動時の動作の一例を説明する。前述のように、図1のチャージポンプ回路10におけるNMOSトランジスタM1、PMOSトランジスタM3、及びコンデンサ21は、期間φ2に出力電圧Voutを生成し、NMOSトランジスタM2、PMOSトランジスタM4、及びコンデンサ22は、期間φ1に出力電圧Voutを生成する。そして、期間φ1に出力電圧Voutを生成する回路と、期間φ2に出力電圧Voutを生成する回路は同様に動作する。このため、チャージポンプ回路10の動作を説明する際には、便宜上、図2に示すように、期間φ2に出力電圧Voutを生成する回路を抜粋して説明する。図3は、チャージポンプ回路10が起動する際の動作を説明するための図である。チャージポンプ回路10が起動される前の状態、すなわち、クロック信号CLK1が入力される前の状態では、コンデンサ31の積分電圧Vbinの電圧値はVin入力電圧の電圧値であり、コンデンサ21,23の電圧は0Vであることとする。また、ここでは、積分回路20の時定数τ1τ1=R1×C1は、クロック信号CLK1の周期Tより十分長いこととする。まず、時刻t0にクロック信号CLK1が入力され、NMOSトランジスタM1のオンオフが繰り返されると、積分電圧Vbinは過渡的に低下する。積分回路20には入力電圧Vinが印加されているため、積分電圧Vbinが低下すると、コンデンサ31への充電電流は増加する。したがって、積分電圧Vbinは、例えば、時刻t0から積分回路20の時定数τ1だけ経過した時刻t1まで低下し、その後上昇する。また、出力電圧Vout及び積分電圧Vbinとの間には、前述のようにVout=VbinVddの関係がある。したがって、積分電圧Vbinが低下すると、出力電圧Voutも例えば時刻t1までは同様に低下する。そして、時刻t1以降、出力電圧Voutは、積分電圧Vbinに応じて上昇する。また、積分電圧VbinはVinまで上昇するため、結果的に、目的レベルの出力電圧Vout=VinVddが生成される。このように、チャージポンプ回路10では、時刻t0にクロック信号CLK1が入力されると、積分電圧Vbinを出力電圧Voutより低くしつつ、出力電圧Voutを昇圧することができる。なお、図1に示すチャージポンプ回路10では、出力電圧Voutは、期間φ1,φ2の両方の期間に昇圧される。したがって、図3に例示した期間φ2のみで出力電圧Voutが上昇する場合よりも、チャージポンプ回路10の出力電圧Voutは速く上昇することになる。<<本発明の適用例>>図4は、本発明を適用した、バイアス電圧生成回路40の一例を示す図である。バイアス電圧生成回路40は、例えば、MEMSMicroElectroMechanicalSystemsマイク41を動作させるためのバイアス電圧Vbを生成する回路である。バイアス電圧生成回路40は、積分回路20、クロック信号出力回路25、チャージポンプ回路50~52、及びLPFLowPassFilter:低域通過フィルタ53を含んで構成される。なお、積分回路20は、前述した図1に示した回路と同じである。チャージポンプ回路50~52のそれぞれは、図1に示したチャージポンプ回路10における、コンデンサ21~23、制御回路24、NMOSトランジスタM1,M2、及びPMOSトランジスタM3,M4を含んで構成される。そして、チャージポンプ回路50~52のそれぞれには、クロック信号CLK1,CLK2が入力される。このため、チャージポンプ回路50の出力電圧Vo1は、Vo1=VbinVddとなる。同様に、チャージポンプ回路51の出力電圧Vo2は、Vo2=Vo1Vdd=Vbin2×Vddとなり、チャージポンプ回路52の出力電圧Vo3は、Vo3=Vo2Vdd=Vbin3×Vddとなる。LPF53は、出力電圧Vo3に含まれるノイズを除去するためのフィルタである。具体的には、LPF53は、例えばクロック信号CLK1,CLK2の周波数成分のノイズや、積分回路20の抵抗30で発生するノイズを除去する。また、バイアス電圧Vbの直流レベルは出力電圧Vo3の直流レベルに等しいため、バイアス電圧Vb=Vbin3×Vddとなる。ここで、図5を参照しつつ、バイアス電圧生成回路40が起動する際の動作を説明する。まず、時刻t10にバイアス電圧生成回路40が起動して昇圧動作が開始されると、図3で説明した場合と同様に、積分電圧Vbinは過渡的に低下する。そして、例えば、時刻t10から積分回路20の時定数τ1だけ経過した時刻t11になると、積分電圧Vbinは上昇する。このため、出力電圧Vo1~Vo3のそれぞれも、積分電圧Vbinに応じて低下した後に上昇する。なお、出力電圧Vo1~Vo3には、Vo3>Vo2>Vo1との関係がある。したがって、チャージポンプ回路50~52のそれぞれ入力側の電圧が出力側の電圧より高くなることは無い。以上、本実施形態のチャージポンプ回路10及びバイアス電圧生成回路40について説明した。チャージポンプ回路10においては、NMOSトランジスタM1の基板電極と、出力電圧Voutが印加されるコンデンサ23との間にPNP型の寄生トランジスタが発生する例えば、図6。したがって、積分電圧Vbinが、出力電圧Voutより高くなると、寄生トランジスタがオンすることがある。しかしながら、チャージポンプ回路10は、積分回路20を含んでいるため、積分電圧Vbinを出力電圧Voutより低くすることが可能である。したがって、チャージポンプ回路10は、寄生トランジスタがオンされることを防ぎつつ、目的レベルの出力電圧Vout=VinVddを生成することができる。また、バイアス電圧生成回路40においても、前述のように、チャージポンプ回路50~52のそれぞれ入力側の電圧が出力側の電圧より高くなることは無い。したがって、バイアス電圧生成回路40も、寄生トランジスタの影響を受けることなく、目的レベルのバイアス電圧Vb=Vin3×Vddを生成することができる。また、例えば、積分回路20の時定数τ1が周期Tより十分短い場合、起動時に積分電圧Vbinが低下した場合であっても、直ちに積分電圧Vbinが上昇し、出力電圧Voutより高くなることがある。しかしながら、チャージポンプ回路10では、積分回路20の時定数τ1を、クロック信号CLK1の周期Tより長く設定している。したがって、チャージポンプ回路10では、チャージポンプ回路10内に発生する寄生トランジスタがオンすることをより確実に防ぐことができる。また、チャージポンプ回路10が目的レベルの出力電圧Vout=VinVddが生成した後は、前述した寄生トランジスタがオンされることは無い。したがって、例えば、十分長い時間所定時間が経過して目的レベルの出力電圧Voutが生成された後は、クロック信号出力回路25に、積分回路20の時定数τ1より長い周期のクロック信号CLK1,CLK2を出力させても良い。この際、コンデンサ21,22は、積分回路20の時定数τ1より長い周期のクロック信号CLK1,CLK2に基づいて充放電される。このため、チャージポンプ回路10の消費電力を低減することができる。また、積分回路20としては、例えばオペアンプ等を用いて構成することも可能であるが、一般にチップ面積等が増加してしまう。本実施形態では、抵抗30及びコンデンサ31で積分回路20を構成しているため、チップ面積を小さくできる。また、積分回路20の時定数τ1を周期Tより長く設定する際に、例えば、容量値C1を大きくせず、抵抗値R1を大きくすることも可能である。ただし、抵抗値R1を大きくした場合、時定数τ2=R1×C1C2が非常に大きくなる。この結果、例えば期間φ1にコンデンサ21に充電される電荷が少なくなり、出力電圧Voutの上昇が遅くなる。本実施形態では、容量値C1を容量値C2より大きくしている。したがって、期間φ1におけるコンデンサ21の充電速度の低下を防ぐことができ、出力電圧Voutを速く上昇させることができる。また、入力電圧Vinを、チャージポンプ回路10が形成された集積回路に印加される電圧のうち、最も低い電圧例えば、0Vとしても良い。このような場合、より確実に寄生トランジスタがオンされることを防ぐことができる。また、チャージポンプ回路50~52に含まれる素子は、トリプルウェル構造のプロセスを用いて製造されているため、チャージポンプ回路50~52に含まれるNMOSトランジスタの基板を接地する必要が無い。このため、例えば、チャージポンプ回路の段数を増加させた場合であっても、高耐圧トランジスタを用いることなく、高いバイアス電圧Vbを生成することができる。なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。例えば、入力電圧Vinを、チャージポンプ回路10が形成された集積回路に印加される電圧のうち、最も低い電圧例えば、0Vとした場合、入力電圧VinをNMOSトランジスタM1,M2に直接印加しても、本実施形態と同様の効果を得ることができる。つまり、例えば、入力電圧Vinが0Vの場合、積分回路20を用いることなく、寄生トランジスタがオンされることを防ぐことが可能となる。また、バイアス電圧生成回路40において、バイアス電圧Vbが例えば地絡すると、バイアス電圧Vbは、Vin3×Vddから0Vまで低下する。このような場合であっても、例えば、入力電圧Vinを、前述した最も低い電圧例えば、0Vとすることにより、バイアス電圧生成回路40を確実に起動させることができる。"