オペレーティングシステムと、プロセッサを含むプラットフォームであり、前記プロセッサはエラーレジスタを含む、プラットフォームと、を備え、前記オペレーティングシステムは、前記プラットフォームを介して前記エラーレジスタにセキュアな方式でのみ書き込むことができる、装置。前記プラットフォームはさらに、システム管理モード機能を含み、前記オペレーティングシステムは、前記システム管理モード機能を介して前記エラーレジスタにセキュアな方式でのみ書き込むことができる、請求項1に記載の装置。前記システム管理モード機能は、基本入出力システムに含まれる、請求項2に記載の装置。前記オペレーティングシステムは、プラットフォームファームウェアを介して前記エラーレジスタにセキュアな方式でのみ書き込むことができる、請求項1に記載の装置。前記エラーレジスタは、マシンチェックアーキテクチャレジスタ及びエラーシグナル送信レジスタのうち少なくとも1つを含む、請求項1に記載の装置。前記エラーレジスタは、前記プラットフォームを介して有効にされる及び/又は無効にされる、請求項1に記載の装置。前記エラーレジスタは、前記プラットフォームによってのみ有効にされる及び/又は無効にされるマシンチェックアーキテクチャレジスタである、請求項1に記載の装置。前記プラットフォームは、前記オペレーティングシステムと前記プロセッサとの間のエラーシグナル送信を制御する、請求項1に記載の装置。前記プラットフォームは、前記オペレーティングシステムと前記プロセッサとの間のエラーシグナル送信を有効にする及び/又は無効にする、請求項1に記載の装置。前記エラーレジスタは、前記プラットフォームにより制御されるマシンチェックアーキテクチャレジスタであり、前記プロセッサはさらに、前記プラットフォームにより制御されるエラーシグナル送信レジスタを含む、請求項1に記載の装置。前記オペレーティングシステムは、前記プラットフォームを介して前記エラーレジスタに書き込む、請求項1に記載の装置。エラー注入が、前記プラットフォームを介して実施される、請求項1に記載の装置。オペレーティングシステムから、プロセッサに含まれるエラーレジスタに、プラットフォームを介してセキュアな方式で書き込むステップを含む方法。前記オペレーティングシステムから、前記プロセッサに含まれる前記エラーレジスタに、前記プラットフォームに含まれるシステム管理モード機能を介してセキュアな方式で書き込むステップ、をさらに含む請求項13に記載の方法。前記システム管理モード機能は、前記プラットフォームの基本入出力システムに含まれる、請求項14に記載の方法。前記オペレーティングシステムから、前記エラーレジスタに、プラットフォームファームウェアを介してセキュアな方式で書き込むステップ、をさらに含む請求項13に記載の方法。前記エラーレジスタは、マシンチェックアーキテクチャレジスタ及びエラーシグナル送信レジスタのうち少なくとも1つを含む、請求項13に記載の方法。前記プラットフォームを介して前記エラーレジスタを有効にする及び/又は無効にするステップ、をさらに含む請求項13に記載の方法。前記エラーレジスタはマシンチェックアーキテクチャレジスタであり、前記プラットフォームのみが前記マシンチェックアーキテクチャレジスタを有効にする及び/又は無効にするステップ、をさらに含む請求項13に記載の方法。前記プラットフォームを介して、前記オペレーティングシステムと前記プロセッサとの間のエラーシグナル送信を制御するステップ、をさらに含む請求項13に記載の方法。前記プラットフォームを介して、前記オペレーティングシステムと前記プロセッサとの間のエラーシグナル送信を有効にする及び/又は無効にするステップ、をさらに含む請求項13に記載の方法。前記エラーレジスタはマシンチェックアーキテクチャレジスタであり、前記プラットフォームが前記マシンチェックアーキテクチャレジスタと前記プロセッサ内のエラーシグナル送信レジスタとを制御するステップ、をさらに含む請求項13に記載の方法。前記オペレーティングシステムから、前記エラーレジスタに、前記プラットフォームを介して書き込むステップ、をさらに含む請求項13に記載の方法。前記プラットフォームを介して1又は複数のエラーを注入するステップ、をさらに含む請求項13に記載の方法。いくつかの従前の実装は、リング0コードからMCAバンクに書き込むことを、別のリング0コードアクセス可能レジスタに書き込むことによって、可能にしている。これは、セキュリティホールである。MCAバンク書き込み有効化レジスタがリング0ドメイン内にあるため、任意のリング0コードが、MCAバンク書き込み能力を有効にしに行き、MCAバンクに書き込み、無用のエラーケースを引き起こす可能性がある。さらに、従前の実装は、マシンチェックアーキテクチャMCA及び訂正マシンチェックエラー割り込みCorrectedMachineCheckErrorInterruptCMCIなどのエラーのシグナル送信を提供せず、上記実装の機構の有用性を限定している。本願発明者らはさらに、現在の解決法がMCAバンク書き込み有効化/無効化能力の保護又はエラーシグナル送信MCA/CMCI生成有効化/無効化の保護を提供しないことを、識別している。いくつかの実施形態が、オペレーティングシステムと、プロセッサを含むプラットフォームとを含む。プロセッサは、エラーレジスタを含む。オペレーティングシステムは、プラットフォームを介してセキュアな方式でのみエラーレジスタに書き込むことができる。本発明のいくつかの実施形態は、セキュアなエラーハンドリングに関する。いくつかの実施形態において、マシンチェックエラーコードカバレッジのためのエラー注入が、実施するのにセキュアかつ効率的である例えば、インテルサーバプロセッサ及び/又はインテルXeon登録商標プロセッサのためのいくつかの実施形態において。いくつかの実施形態は、オペレーティングシステムと、システム管理モードSystemManagementModeSMM制御例えば、及び/又はSMM機能及び/又はSMMファームウェアを含む基本入出力システムと、エラーレジスタを含むプロセッサとを含む。オペレーティングシステムは、システム管理モード制御、機能、ファームウェアなどを介してのみエラーレジスタに書き込むことができる。いくつかの実施形態は、オペレーティングシステムと、プロセッサを含むプラットフォームとを含む。プロセッサは、エラーレジスタを含む。オペレーティングシステムは、プラットフォームを介してセキュアな方式でのみエラーレジスタに書き込むことができる。いくつかの実施形態において、オペレーティングシステムは、プラットフォームファームウェアを介してセキュアな方式でのみエラーレジスタに書き込むことができる。図1は、いくつかの実施形態に従うシステム100を示す。いくつかの実施形態において、システム100は、プラットフォーム102と、オペレーティングシステム/仮想マシンモニタ又はリング0コード104と、エラーハンドラ106と、アプリケーション/ゲストオペレーティングシステム108と、アプリケーション/ゲストオペレーティングシステム110とを含む。いくつかの実施形態において、プラットフォーム102は、プロセッサ及び/又はプロセッサハードウェア122と、システム基本入出力システムBIOS124と、エラー注入ソフトウェア抽象化126とを含む。いくつかの実施形態において、システムBIOS124は、システム管理モードSMMコード/データ128及び/又はSMM制御、SMM機能、SMMコントローラなどを含む。いくつかの実施形態において、SMMコード/データは、ファームウェアで実装される。いくつかの実施形態において、プロセッサ122は、マシンチェックアーキテクチャMCAバンク書き込み能力有効/無効レジスタ132と、エラーシグナル送信errorsignalingマシンチェックアーキテクチャMCA/訂正マシンチェックエラー割り込みCMCI有効/無効レジスタ134とを含む。いくつかの実施形態において、プロセッサ122は、MCAメモリバンクへの書き込みを有効にする又は無効にすることができる。いくつかの実施形態において、プロセッサ122は、モデル固有レジスタModelSpecificRegisterMSR又はコンフィギュレーション空間レジスタConfigurationSpaceRegisterCSRとしてエラーをシグナル送信することができる。いくつかの実施形態に従い、プロセッサ122内の有効/無効レジスタ132及び134は、システム管理モードSMMからのみアクセス可能である。このことは、オペレーティングシステムOSコードが、信頼されたSMMコードを直接経由することなしに、上記機構を有効にすることは決してできないことを、確かにする。いくつかの実施形態において、MCAバンクへの書き込みは、リング0コード104から実施される。いくつかの実施形態において、リング0コード104は、MCA/CMCIをシグナル送信することができる。いくつかの実施形態において、MCAバンク書き込み能力は、システム管理モードSMMからのみ有効にされ及び/又は無効にされ、上記機構の利用についてのセキュリティを提供する。いくつかの実施形態において、エラーシグナル送信MCA/CMCIは、SMMからのみ有効にされ及び/又は無効にされ、上記機構の利用についてのセキュリティを提供する。いくつかの実施形態において、オペレーティングシステムOSは、コードカバレッジのためのセキュアなエラー注入の可用性を検出する。いくつかの実施形態において、BIOS/OSインタフェースとして、OSに対するエラー注入機能のソフトウェア抽象化が実装される。図2は、いくつかの実施形態に従うフロー200を示す。いくつかの実施形態において、フロー200は、BIOS/OSインタフェースを公開するBIOSフローを示す。いくつかの実施形態において、フロー200は、ブート処理中のBIOSフローコードを示し、ここでは、プラットフォーム及び/又はプロセッサ内で利用可能な機構が識別され、BIOS/OSインタフェースACPIテーブル/メソッド、すなわち、アドバンスドコンフィグレーションアンドパワーインターフェイステーブル/メソッドが公開される。いくつかの実施形態において、フローは、202において始まり、ここでは、BIOSセットアップオプションがエラー注入について有効にされているかどうかに関して、決定が行われる。BIOSセットアップオプションがエラー注入について有効にされていないことが202において決定された場合、204において、エラー注入のためのBIOS/OSインタフェースは公開されず、フローは206に移動してOSブート処理を継続する。BIOSセットアップオプションがエラー注入について有効にされていることが202において決定された場合、208において、プロセッサがコードカバレッジエラー注入能力をサポートするかどうかに関して、決定が行われる。プロセッサがコードカバレッジエラー注入能力をサポートしないことが208において決定された場合、フローは206に移動してOSブート処理を継続する。プロセッサがコードカバレッジエラー注入能力をサポートすることが208において決定された場合、210において、SMMインフラストラクチャが、エラーハンドリングコードカバレッジエラー注入インタフェースErrorHandlingCodeCoverageErrorInjectionInterfaceを処理するようにセットアップされる。次いで212において、エラー注入のためのBIOS/OSインタフェースが公開され、次いで、フローは206に移動してOSブート処理を継続する。図3は、いくつかの実施形態に従うフロー300を示す。いくつかの実施形態において、フロー300は、エラーログ/エラーシグナル送信ハードウェアの書き込みを有効化/無効化するシステム管理モードSMMコードフローを示す。いくつかの実施形態において、フロー300は、OSがBIOS/OSインタフェースを呼び出してMCAバンク書き込み能力及びエラーシグナル送信能力を有効/無効にするときに、SMMコードにより行われる動作を示す。いくつかの実施形態において、フロー300は、302においてシステム管理割り込みSystemManagementInterruptSMIモジュールにおいて始まる。304において、上記SMIがエラーハンドリングコードカバレッジをもたらすSMIであるかどうかに関して、決定が行われる。上記SMIがエラーハンドリングコードカバレッジをもたらすSMIではないことが304において決定された場合、306において、通常のSMIフローが継続される。上記SMIがエラーハンドリングコードカバレッジをもたらすSMIであることが304において決定された場合、308において、エラーログハードウェア有効化及び/又は無効化が所望されるかどうかに関して、決定が行われる。エラーログハードウェア有効化及び/又は無効化が308において所望されない場合、フローは310に移動し、ここでは、エラーシグナル送信有効化/無効化を決定するように、決定がなされる。エラーログハードウェア有効化/無効化が308において所望される場合、312において、エラーログハードウェアMCAバンク書き込み能力の有効化/無効化が行われ、フローが、要求された動作を310に移動する前に設定することができない場合、エラーで応答する。エラーシグナル送信有効化/無効化が310においてまったく決定されない場合、306において通常のSMIフローが継続される。エラーシグナル送信有効化/無効化が310において決定された場合、314において、エラーシグナル送信能力の有効化/無効化が行われ、306において通常のSMIフローが継続される。図4は、いくつかの実施形態に従うフロー400を示す。いくつかの実施形態において、フロー400は、エラーを注入するためのOSフローを示す。いくつかの実施形態において、フロー400は、OSがどのようにBIOS/OSインタフェースを実行しconsumes、いくつかの実施形態に従うシステムにエラーを注入するのかを示す。フロー400は、402において始まり、ここでは、BIOS/OSインタフェースがエラーハンドリングコードカバレッジエラー注入に利用可能であるのかどうかに関して、決定が行われる。402においてBIOS/OSインタフェースがエラーハンドリングコードカバレッジエラー注入に利用可能でない場合、404において、プラットフォームがエラー注入能力をサポートしない例えば、MCAバンクエラー注入能力をサポートしないという決定が行われる。402においてBIOS/OSインタフェースがエラーハンドリングコードカバレッジエラー注入に利用可能である場合、406において、注入すべきエラーが決定される例えば、エラーログリストを構築することによる。次いで408において、MCAバンク書き込み能力が、BIOSインタフェース及び/又はACPIインタフェースを呼び出すことによって有効にされる。410において、MCAバンク書き込み能力が成功したかどうかに関して、決定が行われる。成功しなかった場合、412においてエラー注入は失敗する。成功した場合、414において、エラーがリストから選択される。416において、エラーを設定すべきスレッドが選択され、エラーを設定すべきMCAバンクが選択される。418において、エラーログデータが書き込まれる。420において、現在のMCAバンクが読み出され、読み出されたものが書き込まれた値に一致するかどうかに関して、決定が行われる。一致しなかった場合、フローが418に戻される前に、422において、現在のMCAバンクがクリアされ、別のMCAバンクが選択され、すべてのバンクが使い尽くされている場合はエラーが生じる。420において読み出されたものが書き込まれた値に一致する場合、424において、エラーリスト内のすべてのエラーが設定されたかどうかに関して、決定が行われる。設定されていない場合、フローは414に戻される。設定されている場合、426において、MCAバンクの非ゼロの書き込み能力が、BIOSインタフェース及び/又はACPIインタフェースを呼び出すことによって無効にされる。これは、成功したエラー登録セットアップを示し、428において、エラーがシグナル送信される。次いで430において、MCA/CMCIシグナル送信能力が、BIOSインタフェース及び/又はACPIインタフェースを呼び出すことによって有効にされる。次いで432において、CMCIがシグナル送信されるべきである場合、要求されたスレッドが選択される。次いで434において、MCA又はCMCIがシグナル送信される例えば、BIOSインタフェース動作シーケンスを呼び出すことによる。次いで436において、MCA/CMCIシグナル送信能力が無効にされる。基本入出力システムBIOSの実行時コンテキストが、システム管理割り込みSMIであり、この実行コンテキストの下で、BIOSはMCAをシグナル送信することができない場合がある。この実装は、MCAバンク書き込みエラーレジスタ書き込み及びMCA/CMCIシグナル送信制御レジスタがSMI制御下にあることを可能にすることを備える。上記実装はさらに、いったんMCA/CMCIシグナル送信が有効にされると、OS/VMMが書き込みをしてMCA又はCMCIのシグナル送信を引き起こすことを可能にする。これらの詳細はBIOSインタフェースによって抽象化され、したがってOS/VMMは実装詳細を知る必要がなくなる。いくつかの実施形態において、信頼されたプラットフォーム実行TXTが有効にされる場合、SMI自体が信頼された計算境界trustedcomputeboundaryTCBの範囲内に入るまで、MCAバンクレジスタに書き込むための制御レジスタとMCA/CMCIシグナル送信を有効にするための制御レジスタとが無効にされる。これは、上記のような信頼された環境で実施される他の実施形態を可能にする。いくつかの実施形態において、OS/ドライバが、コードカバレッジのためのエラー注入を行う準備ができていることを決定する。次いで、OS/ドライバは、BIOSインタフェースを呼び出してMCAバンク書き込み能力を有効にする。この時点で、OS/ドライバリング0コードは、MCAバンクに書き込む。エラーハンドリングコードカバレッジ検証ドライバが、検証において関心のあるエラーを決定し、種々のMCAバンク及びスレッドのためのエラーログ値を構築する。検証ドライバは、選択されたMCAバンク及びスレッドにエラーログを書き込む。次いで、エラータイプに基づいて、検証ドライバは、例えば、CMCI又はMCAをシグナル送信する。いったんエラーがシグナル送信されると、割り込みがエラーハンドラを起動させ、エラーハンドラは、実際のエラーを受信したのかを考え、標準的にエラーを処理する。エラーハンドリングコードパスを検証するためにエラーハンドラコードを変更する必要はない。いくつかの実施形態に従うエラー注入が、1のエラーをシグナル送信する前に複数のMCAバンク及びスレッド上のエラーが作成される方式で、実施される。この方式において、同時的なエラーシナリオを作成することができる。いくつかの実施形態に従い、MCAバンク有効化及び/又は無効化とエラーシグナル送信制御とはシステム管理モードSMMの範囲内にあり、エラー注入中にデータがまったく公開されないため、セキュリティホールはまったく公開されない。いくつかの実施形態において、種々のタイプのエラーが、エラーをシグナル送信する前に、種々のMCAバンク、種々の中央処理ユニットCPU若しくはプロセッサスレッド、及び/又は種々のCPU若しくはプロセッサソケット上に設定される。このことは、種々のエラーハンドラコードフローの実行を可能にし、従前には可能ではなかった種々のエラーシナリオを作成する。これらのタイプのシナリオの作成は、エラーハンドリングフローにおける様々なコーナーケースの検証を可能にする。いくつかの実施形態において、MCAバンク書き込み及びエラーシグナル送信の機構は、システム管理モードSMMからのみ許容される。SMMアーキテクチャは、SMMコード又はデータにSMMの外部からアクセスすることができなくなるため、プラットフォームに対してセキュリティを提供する。このことは、マルウェア又は信頼されていないコードがSMMに入り込み、上記の機構を有効にすることが、決してないことを確かにする。いくつかの従前の実装は、リング0コードからMCAバンクを書き込むことを、別のリング0コードアクセス可能レジスタに書き込むことによって、許容する。これは、セキュリティホールである。MCAバンク書き込み有効化レジスタがリング0ドメイン内にあるため、任意のリング0コードが、MCAバンク書き込み能力を有効にしに行き、MCAバンクに書き込み、無用のエラーケースを引き起こす可能性がある。さらに、従前の実装は、MCA及びCMCIなどのエラーのシグナル送信を提供せず、上記実装の機構の有用性を限定している。現在の解決法は、MCAバンク書き込み有効化/無効化能力の保護又はエラーシグナル送信MCA/CMCI生成有効化/無効化の保護を提供していない。いくつかの実施形態に従い、保護が、MCAバンク書き込み能力及びエラーシグナル送信能力の有効化について提供される。いくつかの実施形態において、MCAバンク書き込み能力及びエラーシグナル送信能力の有効化/無効化についてのソフトウェア抽象化が実装される。いくつかの実施形態において、ハードウェアが変化した場合、エラーハンドリングコードカバレッジエラー注入は変更する必要がない。いくつかの実施形態において、MCAバンク書き込みの有効化及び/又は無効化が実装されるエラーロギングハードウェア書き込み。いくつかの実施形態において、エラーシグナル送信ハードウェアの利用が保護される。いくつかの実施形態において、ソフトウェアに対するハードウェア実装の抽象化が実装され、したがってハードウェア実装レジスタ又は配置が変化した場合にソフトウェアの変更は必要なくなる。いくつかの実施形態において、オペレーティングシステムベンダOSVがエラーハンドリングフローを検証することができ、プロセッサ上のRASのOS実装例えば、サーバプロセッサ及び/又はインテルXeon登録商標プロセッサがより良好な品質を有することになる。このことは、RAS/エラーハンドリングを有効化するコストを削減する。いくつかの実施形態に従い、任意のエラーの組み合わせを、MCAバンクに投入するpopulatedことができ、OSは、シリコンが利用可能となる前でさえ、セキュアな方式で将来の機構のエラーハンドリングを検証することが可能となる。本明細書において、いくつかの実施形態を、特定の方式で実装されるものとして説明してきたが、いくつかの実施形態では、上記の特定の実装は、必要とされるものではない。例えば、本明細書において、いくつかの実施形態を、システム管理モードSMMコード/データ、SMM機能、SMM制御、SMMコントローラなどを含むものとして説明してきた。しかしながら、他の実施形態は、SMMを実装することを必要としない。さらに、いくつかの実施形態において、SMM、BIOSなどのいくつかの機能を、ファームウェア、ソフトウェア及び/又はハードウェアで実装することができる。いくつかの実施形態において、エラーレジスタを有効化/無効化するため、及び/又はエラーを検出、訂正、リカバリ、ロギングなどするためのプラットフォーム制御が、例えばオペレーティングシステムOS及び/又は仮想マシンモニタVMMを用いて上記の機能を制御するよりはセキュアな方式で実施される。いくつかの実施形態が特定の実装を参照して説明されたが、他の実装がいくつかの実施形態に従って可能である。さらに、図面に示された及び/又は本明細書に記載された回路素子又は他の機構の配置及び/又は順序は、図示及び記載された特定の方法で配置される必要はない。多くの他の配置がいくつかの実施形態に従って可能である。図に示される各システムにおいて、いくつかの場合の要素が、同一の参照番号又は異なる参照番号を各々有して、表された要素が異なる及び/又は類似するであろうことを示唆し得る。しかしながら、要素は、種々の実装を有し、本明細書に図示又は記載されたシステムのうち一部又はすべてと共に動作するほど十分な適応性を有し得る。図面に示される種々の要素は、同一である又は異なる可能性がある。どの要素が第1の要素として参照され、どれが第2の要素と呼ばれるのかは、任意である。本願説明と特許請求の範囲とにおいて、用語結合される及び接続されるとその派生語とが用いられる場合がある。上記の用語は互いに対して同義語である意図はないことを、理解されたい。むしろ、特定の実施形態において、接続されるを用いて複数の要素が直接的な物理的又は電気的接触を有することを示す場合がある。結合されるは、複数の要素が直接的な物理的又は電気的接触を有することを、意味する場合がある。しかしながら、結合されるはさらに、複数の要素が互いに直接的な接触を有さず、しかしながらなお互いに協働又は相互作用することを意味する場合がある。本説明において、また一般的に、アルゴリズムは、所望の結果につながる動作又は操作についての自己矛盾のないシーケンスと見なされる。上記には、物理量の物理的な操作を含む。一般に、必ずしも必要ないが、上記の量は、保存され、転送され、組み合わせされ、比較され、及びその他の操作をされることが可能な、電気的又は磁気的な信号の形式をとる。主に一般的な用法の理由で、こうした信号をビット、値、要素、シンボル、文字、用語、数字又は類似のものと呼ぶことは、時に便利であることが証明されている。しかしながら、上記及び類似の用語のすべてが、適切な物理量に関連付けられるべきであり、単に上記の量に適用される便利なラベルであることを、理解されたい。いくつかの実施形態は、ハードウェア、ファームウェア及びソフトウェアのうちの1つ又はそれらの組み合わせで実装することができる。いくつかの実施形態は、さらに、機械読み取り可能媒体に記憶された命令として実装することができ、上記機械読み取り可能媒体は、コンピューティングプラットフォームによって読み出され、実行されて、本明細書に記載の動作を実行することができる。機械読み取り可能媒体には、機械例えば、コンピュータにより読取可能な形式の情報を記憶する又は送信する任意のメカニズムを含むことができる。例えば、機械読み取り可能媒体には、読取専用メモリROM、ランダムアクセスメモリRAM、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリ装置、電気的、光学的、音響的又は他の形式の伝播信号例えば、搬送波、赤外線信号、デジタル信号、信号を送受信するインタフェースなど及びその他を含むことができる。実施形態は、本発明の実装又は例示である。本明細書におけるある実施形態1つの実施形態いくつかの実施形態又は他の実施形態という言葉は、その実施形態と関連して説明された特定の機構、構造又は特徴が、本発明の少なくともいくつかの実施形態に含まれ、しかしながら必ずしもすべての実施形態には含まれないことを、意味する。ある実施形態1つの実施形態又はいくつかの実施形態の種々の出現は、必ずしもすべて同一の実施形態を参照するものではない。本願において記載及び図示されたすべてのコンポーネント、機構、構造、特徴などが、特定の1又は複数の実施形態に含まれる必要はない。例えば、あるコンポーネント、機構、構造又は特徴が含まれる場合がある可能性があることができる又はであろうことを本明細書が述べる場合、上記の特定のコンポーネント、機構、構造又は特徴が含まれることは必要とはされない。本明細書又は請求項が1のa又はan要素に言及する場合、上記は、要素が1つしか存在しないことを意味するものではない。本明細書又は請求項が1のさらなるanadditional要素に言及する場合、上記は、1より多くのさらなる要素が存在することを除外しない。本願においてフロー図及び/又は状態図を用いて実施形態を説明している場合があるが、本発明は、本願におけるこうした図、又は対応する記載に限定されない。例えば、フローは、本願において図示及び記載されたとおりの、各々の図示されたボックス若しくは状態を通って、又は正確に同一の順序で、移動する必要はない。本発明は、本明細書に列挙された特定の詳細に限定されない。実際に、本開示の便益を有する当業者は、前述の説明及び図面から多くの他の変形を本発明の範囲内で行うことができることを、十分理解するであろう。したがって、本発明の範囲を定義するものは、いかなる補正をも含む別記の特許請求の範囲である。関連出願本出願は、INJECTINGERRORANDORMIGRATINGMEMORYINACOMPUTINGSYSTEMと題され、2010年12月17日に申請された米国特許出願番号第12/971868号に関連する。この出願は、実際のエラー注入の実施を説明する。