"支持部、前記支持部に揺動自在に支持されたカンチレバー部、および前記カンチレバー部における前記支持部側とは反対の先端部に設けられた錘部を有するデバイス基板と、前記カンチレバー部に設けられた前記カンチレバー部の振動に応じて交流電圧を発生する発電部とを備え、前記発電部は、圧電体の厚み方向の両面に形成され互いに対向する2つ1組の電極と前記圧電体において前記2つ1組の電極に挟まれた部分である機能部とで構成される複数個の発電エレメントを有し、前記複数個の発電エレメントは、前記厚み方向に沿った分極の向きが互いに逆向きである第1の発電エレメントと第2の発電エレメントとからなり、前記発電部では、対をなす前記第1の発電エレメントと前記第2の発電エレメントとが前記厚み方向の同じ面側に形成された前記電極同士を接続する配線部により接続され、前記複数個の発電エレメントの全てが直列接続されてなることを特徴とする発電デバイス。前記2つ1組の電極のうち前記圧電体を下地とする前記電極が、シート電極からなることを特徴とする請求項1記載の発電デバイス。前記デバイス基板は、前記カンチレバー部における前記各発電エレメントそれぞれの形成部位に前記機能部の一部が埋設される埋込穴が形成されてなり、前記圧電体は、自己平坦化膜からなることを特徴とする請求項1記載の発電デバイス。請求項1ないし請求項3のいずれか1項に記載の発電デバイスと、前記発電デバイスが実装された回路基板とを備え、前記回路基板に、前記発電デバイスの出力電圧を倍電圧整流する両波倍電圧整流回路が設けられてなることを特徴とする発電モジュール。ところで、非特許文献1に記載された発電デバイスのような薄膜型の発電デバイスでは、非特許文献2に記載されたバルク型の発電デバイスに比べて、小型化を図ることができる一方で出力電圧が低下するので、出力電圧の高出力化が望まれる。また、非特許文献1に記載された発電デバイスを用いて直流電圧を出力する発電モジュールを構築する場合、非特許文献2のように全波整流回路を発電デバイスの出力端間に接続した構成とすることも考えられるが、この場合も、出力電圧の高出力化が望まれる。本発明は上記事由に鑑みて為されたものであり、その目的は、小型化を図りながらも高出力化を図ることが可能な発電デバイスおよびそれを用いた発電モジュールを提供することにある。本発明の発電デバイスは、支持部、前記支持部に揺動自在に支持されたカンチレバー部、および前記カンチレバー部における前記支持部側とは反対の先端部に設けられた錘部を有する基板と、前記カンチレバー部に設けられた前記カンチレバー部の振動に応じて交流電圧を発生する発電部とを備え、前記発電部は、圧電体の厚み方向の両面に形成され互いに対向する2つ1組の電極と前記圧電体において前記2つ1組の電極に挟まれた部分である機能部とで構成される複数個の発電エレメントを有し、前記複数個の発電エレメントは、前記厚み方向に沿った分極の向きが互いに逆向きである第1の発電エレメントと第2の発電エレメントとからなり、前記発電部では、対をなす前記第1の発電エレメントと前記第2の発電エレメントとが前記厚み方向の同じ面側に形成された前記電極同士を接続する配線部により接続され、前記複数個の発電エレメントの全てが直列接続されてなることを特徴とする。この発電デバイスにおいて、前記2つ1組の電極のうち前記圧電体を下地とする前記電極が、シート電極からなることが好ましい。この発電デバイスにおいて、前記基板は、前記カンチレバー部における前記各発電エレメントそれぞれの形成部位に前記機能部の一部が埋設される埋込穴が形成されてなり、前記圧電体は、自己平坦化膜からなることが好ましい。本発明の発電モジュールは、前記発電デバイスと、前記発電デバイスが実装された回路基板とを備え、前記回路基板に、前記発電デバイスの出力電圧を倍電圧整流する両波倍電圧整流回路が設けられてなることを特徴とする。本発明の発電デバイスにおいては、小型化を図りながらも高出力化を図ることが可能となる。本発明の発電モジュールにおいては、小型化を図りながらも高出力化を図ることが可能となる。実施形態1以下、本実施形態の発電デバイスについて図1に基づいて説明する。発電デバイス1は、支持部11、支持部11に揺動自在に支持されたカンチレバー部12、およびカンチレバー部12における支持部11側とは反対の先端部に設けられた錘部13を有するデバイス基板10と、カンチレバー部12に設けられカンチレバー部12の振動に応じて交流電圧を発生する発電部20とを備えている。デバイス基板10は、基板10aを用いて形成されている。基板10aとしては、一表面が100面である単結晶のシリコン基板を用いているが、これに限らず、多結晶のシリコン基板でもよい。デバイス基板10において、基板10aと発電部20とは、基板10aの上記一表面側に形成されたシリコン酸化膜からなる第1の絶縁膜10bによって、電気的に絶縁されている。また、デバイス基板10は、基板10aの他表面側に、シリコン酸化膜からなる第2の絶縁膜10cが形成されている。ただし、第2の絶縁膜10cは、必ずしも設ける必要はない。基板10aとしては、シリコン基板に限らず、例えば、SOISilicononInsulator基板、酸化マグネシウムMgO基板、金属基板、ガラス基板、ポリマー基板などを用いてもよい。基板10aとして、MgO基板やガラス基板やポリマー基板などの絶縁性基板を用いる場合、第1の絶縁膜10bも設ける必要はない。デバイス基板10は、支持部11が、枠状ここでは、矩形枠状に形成され、カンチレバー部12および錘部13が、支持部11の内側に配置されている。ここにおいて、デバイス基板10は、カンチレバー部12と錘部13とで構成される可動部を囲む平面視U字状のスリット10dが設けられることによって、カンチレバー部12における支持部11との連結部位以外の部分が、支持部11と空間的に分離されている。なお、支持部11は、カンチレバー部12を揺動自在に支持できる形状であればよく、必ずしも枠状である必要はない。発電部20は、デバイス基板10の上記一表面側に形成されている。発電部20は、圧電体21の厚み方向図1b,cにおける上下方向の両面に形成され互いに対向する2つ1組の電極22,23と圧電体21において2つ1組の電極22,23に挟まれた部分である機能部21aとで構成される複数個本実施形態では、2個の発電エレメント200を有している。複数個の発電エレメント200は、圧電体21の厚み方向に沿った分極の向きが互いに逆向きである第1の発電エレメント201と第2の発電エレメント202とからなる。図1cにおいては、左側の発電エレメント201の分極の向きが、上向き、右側の発電エレメント202の分極の向きが、下向きである。したがって、第1の発電エレメント201により構成されるコンデンサの極性は、図1cにおける上側の電極23がプラス、下側の電極22がマイナスとなる。これに対して、第2の発電エレメント202により構成されるコンデンサの極性は、図1cにおける下側の電極22がプラス、上側の電極23がマイナスとなる。発電部20では、対をなす第1の発電エレメント201と第2の発電エレメント202とが圧電体21の厚み方向の同じ面側に形成された電極22,22同士を接続する配線部24により接続され、複数個の発電エレメント200の全てが直列接続されている。発電部20では、各発電エレメント200が、電極22以下、下部電極22とも称すると機能部21aと電極23以下、上部電極23とも称するとを有する圧電変換部により構成されているから、カンチレバー部12の振動によって発電部20の圧電体21が応力を受け上部電極23と下部電極22とに電荷の偏りが発生し、各発電エレメント200において交流電圧が発生する。要するに、本実施形態の発電デバイス1は、発電部20が圧電材料の圧電効果を利用して発電する圧電型振動発電デバイスである。ここで、発電部20の発生電圧は、各発電エレメント200それぞれで発生する交流電圧を合わせた電圧となる。発電部20は、第1の発電エレメント201の下部電極22と配線部24と第2の発電エレメント202の下部電極22とが連続した形状であり、第1の発電エレメント201の下部電極22と配線部24と第2の発電エレメント202の下部電極22とで構成される第1金属層22aの平面形状が矩形状となっている。これに対して、第1の発電エレメント201の上部電極23と第2の発電エレメント202の上部電極23とは、第1金属層22aの平面形状をカンチレバー部12の延長方向に沿った中心線で2等分した矩形状よりも平面サイズがやや小さな矩形状に形成され、カンチレバー部12の幅方向図1cの左右方向において互いに離間して形成されている。また、圧電体21の平面形状は、第1金属層22aよりも平面サイズがやや小さく、且つ、2つの上部電極23,23と後述の絶縁層25のうち両上部電極23,23間に介在する部位とを合わせた矩形よりもやや大きな、矩形状に形成されている。圧電体21の圧電材料としては、PZTを採用しているが、これに限らず、例えば、PZT-PMNPbMn,NbO3やその他の不純物を添加したPZTでもよい。また、圧電材料は、AlN、ZnO、KNNK05Na05NbO3や、KNKNbO3、NNNaNbO3、KNNに不純物例えば、Li,Nb,Ta,Sb,Cuなどを添加したものなどでもよい。下部電極22の材料としては、Ptを採用しているが、これに限らず、例えば、Au、Al、Irなどでもよい。また、上部電極23の材料としては、Auを採用しているが、これに限らず、例えば、Mo、Al、Pt、Irなどでもよい。本実施形態の発電デバイス1では、下部電極22の厚みを500nm、圧電体21の厚みを600nm、上部電極23の厚みを100nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ただし、製造時において、圧電体21にはピンホールが形成されてしまう場合がある。このため、2つ1組の電極22,23のうち圧電体21を下地として形成される上部電極23の厚さは、圧電体21の厚さよりも小さく設定されていることが好ましい。これにより、製造時に、上部電極23を圧電体21上にスパッタ法などにより形成する際に、圧電体21にピンホールが存在していて、上部電極23の電極材料がピンホールに入り込んだ場合でも、圧電体21上の上部電極23と圧電体21の下地の下部電極22との短絡が発生するのを抑制することが可能となり、製造時の歩留まりの向上による低コスト化を図れるとともに、信頼性が向上する。また、上部電極23は、スパッタ法、CVD法、蒸着法などの薄膜形成技術により成膜してからフォトリソグラフィ技術およびエッチング技術を利用してパターニングすることで形成されたものに限らない。例えば、圧電体21を下地とする上部電極23として、シート電極電極シートとも呼ばれているを用いれば、圧電体21上に上部電極23を成膜する際にピンホール内に電極材料が入り込むという問題がなくなり、圧電体21上の上部電極23と圧電体21の下地の下部電極22との短絡が発生するのを、より確実に抑制することが可能となる。圧電体21上にシート電極からなる上部電極23を設ける方法としては、例えば、シート電極からなる上部電極23を圧電体21上に真空ラミネート法などを採用すればよい。なお、シート電極としては、例えば、アルミニウム箔などの金属箔を用いてもよいし、ラミネート用シートに電極材料をスパッタ法などにより被着したものを用いてもよい。発電デバイス1は、デバイス基板10と下部電極22との間に緩衝層を設けた構造でもよい。緩衝層の材料は、圧電体21の圧電材料に応じて適宜選択すればよく、圧電体21の圧電材料がPZTの場合には、例えば、SrRuO3、Pb,LaTiO3、PbTiO3、MgO、LaNiO3などを採用することが好ましい。また、緩衝層は、例えば、Pt膜とSrRuO3膜との積層膜により構成してもよい。なお、緩衝層を設けることにより、圧電体21の結晶性を向上させることが可能となる。デバイス基板10の上記一表面側には、全ての発電エレメント200の直列回路における一端の電極23図1aの上側の電極23に第1の金属配線26aを介して電気的に接続された第1のパッド27aと、当該直列回路における他端の電極23図1aの下側の電極23に第2の金属配線26bを介して電気的に接続された第2のパッド27bとが、形成されている。ここで、各パッド27a,27bは、デバイス基板10において、支持部11に対応する部位に形成されている。本実施形態の発電デバイス1は、第1のパッド27aおよび第2のパッド27bそれぞれが出力端子T1,T1を構成している。各金属配線26a,26bおよび各パッド27a,27bの材料としては、Auを採用しているが、これに限らず、例えば、Mo、Al、Pt、Irなどでもよい。なお、本実施形態では、各金属配線26a,26bおよび各パッド27a,27bの材料と、上部電極23の材料とを同じとしてあり、各金属配線26a,26bおよび各パッド27a,27bと、各上部電極23とを同時に形成してある。したがって、金属配線26a,26bとパッド27a,27bと上部電極23とで材料が異なる場合に比べて、製造プロセスの簡略化による低コスト化が可能となる。また、デバイス基板10の上記一表面側には、各上部電極23,23それぞれにおける圧電体21との接触部位の面積を規定する開口部25a,25aを有する上述の絶縁層25が形成されている。この絶縁層25は、デバイス基板10の上記一表面上第1の絶縁膜10b上まで延設されており、圧電体21の側面および第1金属層22aの側面を全周に亘って覆っている。したがって、第1の金属配線26aおよび第2の金属配線26bが第1金属層22aと短絡するのを防止することが可能となる。なお、絶縁層25は、シリコン酸化膜により構成してあるが、シリコン酸化膜に限らず、例えば、シリコン窒化膜により構成してもよい。以下、本実施形態の発電デバイス1の製造方法について図2~図4に基づいて説明する。なお、図2~図4それぞれにおいて、上段は概略平面図、下段は概略断面図である。まず、シリコン基板からなる基板10aの上記一表面側および上記他表面側それぞれにシリコン酸化膜からなる絶縁膜10b,10cを形成する絶縁膜形成工程を行うことによって、図2aに示す構造を得る。絶縁膜形成工程において絶縁膜10b,10cを形成する方法としては、例えば、熱酸化法を採用すればよいが、これに限らず、CVD法などを採用してもよい。上述の絶縁膜形成工程の後、基板10aの上記一表面側の全面に各下部電極22,22と配線部24とからなる第1金属層22aの基礎となる金属膜22bを形成する金属膜形成工程を行う。続いて、基板10aの上記一表面側の全面に圧電体21の基礎となる圧電膜例えば、PZT薄膜など21bを形成する圧電膜形成工程を行うことによって、図2bに示す構造を得る。金属膜形成工程において金属膜22bを形成する方法としては、スパッタ法を採用しているが、これに限らず、例えば、CVD法や蒸着法などを採用してもよい。また、圧電膜形成工程において圧電膜21bを形成する方法としては、スパッタ法を採用しているが、これに限らず、例えば、CVD法やゾルゲル法などを採用してもよい。上述の圧電膜形成工程の後、圧電膜21bをパターニングすることで圧電膜21bの一部からなる圧電体21を形成する圧電膜パターニング工程を行うことによって、図2cに示す構造を得る。圧電膜形成工程では、フォトリソグラフィ技術およびエッチング技術を利用して圧電膜21bをパターニングする。上述の圧電膜形成工程の後、上述の金属膜22bをパターニングすることでそれぞれ金属膜22bの一部からなる第1金属層22a各下部電極22および配線部24を形成する金属膜パターニング工程を行うことによって、図3aに示す構造を得る。金属膜パターニング工程では、フォトリソグラフィ技術およびエッチング技術を利用して金属膜22bをパターニングする。上述の金属膜パターニング工程の後、基板10aの上記一表面側に絶縁層25を形成する絶縁層形成工程を行うことによって、図3bに示す構造を得る。絶縁層形成工程では、基板10aの上記一表面側の全面に絶縁層25をCVD法などにより成膜してから、フォトリソグラフィ技術およびエッチング技術を利用してパターニングする際に開口部25a,25aを形成する。絶縁層形成工程では、開口部25a,25aを有する絶縁層25を、リフトオフ法を利用して形成するようにしてもよい。上述の絶縁層形成工程の後、各上部電極23,23を形成する上部電極形成工程と同時に各金属配線26a,26bおよび各パッド27a,27bを形成する配線形成工程を行うことによって、図3cに示す構造を得る。上部電極形成工程では、各上部電極23,23を、例えば、スパッタ法やCVD法などの薄膜形成技術と、フォトリソグラフィ技術と、エッチング技術とを利用して形成する。また、配線形成工程では、各金属配線26a,26bおよび各パッド27a,27bを、例えば、スパッタ法やCVD法などの薄膜形成技術と、フォトリソグラフィ技術と、エッチング技術とを利用して形成する。上述の配線形成工程の後、両パッド27a,27b間に通電することで圧電体21において電極22,23に挟まれている部分を分極処理ポーリング処理する分極処理工程を行う。この分極処理工程を行うことによって、第1の発電エレメント201および第2の発電エレメント202それぞれの機能部21aが形成される。上述の分極処理工程の後、基板10aの上記一表面側からカンチレバー部12、錘部13および支持部11以外の部位上述のスリット10dの形成予定領域をカンチレバー部12の厚みに対応する分だけエッチングすることで溝10eを形成する溝形成工程を行うことによって、図4aに示す構造を得る。溝形成工程では、フォトリソグラフィ技術およびエッチング技術などを利用して溝10eを形成する。上述の溝形成工程の後、基板10aの上記他表面側から錘部13および支持部11以外の部位上述のスリット10dの形成予定領域をエッチングすることで錘部13および支持部11と併せてカンチレバー部12を形成するカンチレバー部形成工程を行うことによって、図4bに示す構造の発電デバイス1を得る。カンチレバー部形成工程では、フォトリソグラフィ技術およびエッチング技術などを利用して、錘部13および支持部11と併せてカンチレバー部12を形成する。なお、このカンチレバー形成工程において、スリット10dが形成される。デバイス基板10と発電部20とを備えた発電デバイス1の製造にあたっては、カンチレバー部形成工程が終了するまでをウェハレベルで行ってから、ダイシング工程を行うことで個々の発電デバイス1に分割するようにしている。ところで、本願発明者らは、本実施形態の発電デバイス1の製作の前に、図5に示す参考形態1の発電デバイス1’を試作した。なお、参考形態の発電デバイス1’において、本実施形態の発電デバイス1と同様の構成要素には同一の符号を付してある。参考形態1の発電デバイス1’は、実施形態1と略同じ基本構成を有しており、発電部20が1つの発電エレメント200のみにより構成され、第2のパッド27bが下部電極22に接続されている点が相違している。しかしながら、参考形態1の発電デバイス1’では、当該発電デバイス1’の共振周波数を750Hzに設定した場合、開放電圧として、図6に示すように、最大値が0.07V程度の交流電圧しか得られなかった。なお、発電デバイス1’の開放電圧は、圧電体21の振動に合わせて正弦波状の交流電圧となる。また、本願発明者らは、鋭意研究の結果、参考形態1の発電デバイス1’について、両パッド27a,27bが開放された状態を図7のような等価回路モデルで表すことにより、等価回路モデルの出力特性開放電圧が実験結果の出力特性開放電圧と整合するという知見を得た。図7の等価回路モデルでは、発電デバイス1’を、交流電流源i0と、発電部20の容量成分により構成されるコンデンサC0と、発電部20の抵抗成分により構成される抵抗R0との並列回路で表してある。ここで、交流電流源i0の周波数は、外部振動の周波数が発電デバイス1の共振周波数と一致するときには、発電デバイス1の共振周波数と同じになる。なお、外部振動としては、例えば、稼動中のFA機器で発生する振動、車両の走行によって発生する振動、人の歩行によって発生する振動など、種々の環境振動があるが、本実施形態では、外部振動を発生する外部振動源として、例えば、周波数が475Hz程度の振動を発生するFA機器を想定している。参考形態1の発電デバイス1’において、共振周波数を475Hzとした参考例1について、開放電圧Vocの電圧波形のシミュレーション結果を図8に示す。この開放電圧Vocの電圧波形の最大値は1.15Vであった。ところで、本実施形態の発電デバイス1の等価回路モデルは、図9のようになる。図9の等価回路モデルでは、第1の発電エレメント201を、交流電流源i1と、第1の発電エレメント201の容量成分により構成されるコンデンサC1と、第1の発電エレメント201の抵抗成分により構成される抵抗R1との並列回路で表してある。また、この等価回路モデルでは、第2の発電エレメント202を、交流電流源i2と、第2の発電エレメント202の容量成分により構成されるコンデンサC3と、第2の発電エレメント202の抵抗成分により構成される抵抗R3との並列回路で表してある。ここで、交流電流源i1,i2の周波数は、外部振動の周波数が発電デバイス1の共振周波数と一致するときには、発電デバイス1の共振周波数と同じになる。また、本実施形態の発電デバイス1では、発電部20において、コンデンサC1とコンデンサC3とが直列接続されている。本実施形態の発電デバイス1において、発電部20以外の構造パラメータを、図8のシミュレーション結果が得られた参考形態1と同じにし、且つ、圧電体21の厚みを同じにして、コンデンサC1,C3の容量をコンデンサC0の2分の1とした場合の開放電圧Vocのシミュレーション結果を図10に示す。この開放電圧Vocの電圧波形の最大値は2.3Vであった。要するに、シミュレーション結果において、本実施形態の発電デバイス1の開放電圧Vocは、参考形態1の発電デバイス1’の開放電圧Vocの2倍であった。この場合、発電部20の容量は、直列接続されているコンデンサC1,C3の合成容量となるので、コンデンサC0の容量の4分の1となる。以上説明した本実施形態の発電デバイス1は、発電部20が、圧電体21の厚み方向の両面に形成され互いに対向する2つ1組の電極22,23と圧電体21において2つ1組の電極22,23に挟まれた部分である機能部21aとで構成される複数個の発電エレメント200を有している。また、本実施形態の発電デバイス1は、複数個の発電エレメント200が、圧電体21の厚み方向に沿った分極の向きが互いに逆向きである第1の発電エレメント201と第2の発電エレメント202とからなる。そして、本実施形態の発電デバイス1は、発電部20において、対をなす第1の発電エレメント201と第2の発電エレメント202とが、圧電体21の厚み方向の同じ面側に形成された電極22,22同士を接続する配線部24により接続され、複数個の発電エレメント200の全てが直列接続されている。しかして、本実施形態の発電デバイス1では、参考形態の発電デバイス1’や図23に示した従来例の発電デバイスに比べて、チップサイズを変更することなく発電部20の開放電圧Vocを増加させることが可能となるから、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイス1は、上述のように、上部電極23と圧電体21との接するエリアを規定し且つ上部電極23と下部電極22との短絡を防止する絶縁層25がデバイス基板10の上記一表面側において支持部11上まで延設されている。しかも、発電デバイス1は、平面視において、第1金属層22aの外周線の内側に圧電体21が位置し、圧電体21の外周線の内側に上部電極23,23が位置しているので、下部電極22と圧電体21と上部電極23とが同じ平面サイズである場合に比べて、各金属配線26a,26bの下地となる部分の段差を低減できる。しかして、本実施形態の発電デバイス1では、各金属配線26a,26bの断線の発生を抑制することが可能となり、製造歩留まりの向上および信頼性の向上を図れる。また、本実施形態の発電デバイス1では、上述の製造方法でも説明したように、基板10aの上記一表面側の全面に第1金属層22aを形成した後で、基板10aの上記一表面側の全面に圧電体21の基礎となる圧電膜21bを形成してから、当該圧電膜21bをパターニングすることで当該圧電膜21bの一部からなる圧電体21を形成する製造プロセスを採用することができる。したがって、本実施形態の発電デバイス1では、基板10aの上記一表面側に所定形状の各下部電極22および配線部24を形成してから、圧電膜21bを形成し当該圧電膜21bをパターニングすることで圧電体21を形成する製造プロセスを採用する場合に比べて、圧電体21の結晶性を向上でき、発電効率の向上を図れる。次に、上述の発電デバイス1を用いた発電モジュール2について、図11および図12に基づいて説明する。発電モジュール2は、発電デバイス1と、発電デバイス1が実装された回路基板3とを備えている。この回路基板3には、発電デバイス1の出力電圧を倍電圧整流する両波倍電圧整流回路4図12参照が設けられている。回路基板3としては、プリント基板を用いている。また、回路基板3には、発電デバイス1のカンチレバー部12と錘部13とからなる可動部の変位空間を確保するための開口部図示せずが当該回路基板3の厚み方向に貫設されている。なお、回路基板3は、上記開口部の代わりに、上記変位空間を確保するための凹部を形成してもよい。両波倍電圧整流回路4は、2個のダイオードD1,D3の直列回路と2個のコンデンサC2,C4の直列回路とが並列接続されている。要するに、両波倍電圧整流回路は、2個ダイオードD1,D3と2個のコンデンサC2,C4とがブリッジ接続されている。ここで、発電モジュール2は、発電デバイス1の第1のパッド27aが、2個のダイオードD1,D3の直列回路における両ダイオードD1,D3の接続点に接続され、発電デバイス1の第2のパッド27bが、2個のコンデンサの直列回路C2,C4における両コンデンサC2,C4の接続点に接続されている。各ダイオードD1,D3としては、それぞれ表面実装型のダイオードを用いている。また、各コンデンサC2,C4としては、それぞれ表面実装型のコンデンサを用いている。したがって、発電モジュール2は、各ダイオードD1,D3および各コンデンサC2,C4として、回路基板3のスルーホールへリードを挿入して実装するリード付きのものを用いる場合に比べて、薄型化を図ることが可能となる。また、発電モジュール2は、2個のコンデンサC2,C4の直列回路の高電位端に接続された出力端子T2と低電位端に接続された出力端子T2との間つまり、2個のコンデンサC2,C4の直列回路の両端間に、負荷図示せずを接続すれば、負荷の電源として機能することとなる。負荷としては、例えば、LEDLightEmittingDiode、センサなどを用いることが可能である。なお、LEDの動作電圧は、発光層の結晶材料のバンドギャップエネルギー程度となるので、このバンドギャップエネルギーが2eVの赤色LEDでは、2V程度である。ダイオードD1とダイオードD3とは、仕様の同じものを用いており、同じ特性を有している。なお、各ダイオードD1,D3としては、シリコンダイオードを用いており、順方向電圧降下が0.6~0.7V程度となる。また、コンデンサC2とコンデンサC4とは、仕様の同じものを用いており、同じ特性を有している。なお、各コンデンサC2,C4の容量は、10μFに設定してあるが、この数値は一例であり、特に限定するものではない。以下、発電モジュール2の動作について簡単に説明する。発電モジュール2は、発電デバイス1の出力電圧に関して第1のパッド27aが第2のパッド27bに比べて高電位となる正の半サイクルにおいて、第1のパッド27a→ダイオードD1→コンデンサC2→第2のパッド27b、の経路で電流が流れてコンデンサC2が充電される。また、発電モジュール2は、発電デバイス1の出力電圧に関して第1のパッド27aが第2のパッド27bに比べて低電位となる負の半サイクルにおいて、第2のパッド27b→コンデンサC4→ダイオードD3→第1のパッド27a、の経路で電流が流れてコンデンサC4が充電される。要するに、発電モジュール2の両波倍電圧整流回路4では、発電デバイス1の出力電圧の電圧波形の半サイクルごとに各コンデンサC2,C4がそれぞれ充電される。したがって、発電モジュール2の出力電圧は、発電デバイス1の出力電圧のピーク値の略2倍になる。発電モジュール2において、各コンデンサC2,C4に充電されている電圧が0の状態で、共振周波数に等しい周波数の外部振動を発電デバイス1に与えたときの充電特性をシミュレーションした結果、両コンデンサC2,C4の直列回路に充電される充電電圧Vstoは、図13のように変化した。ところで、本願発明者らは、本実施形態の発電モジュール2の製作の前に、図14に示す参考形態1の発電モジュール2’を試作した。参考形態1の発電モジュール2’は、上述の参考形態の発電デバイス1’と、発電デバイス1’の第1のパッド27aと第2のパッド27bとの間に接続された全波整流回路5と、全波整流回路5の出力端間に接続された蓄電用のコンデンサCstとを備えている。したがって、発電モジュール2’は、図15に示すような等価回路モデルで表すことができる。全波整流回路5は、4個のダイオードD1,D2,D3,D4がブリッジ接続されたダイオードブリッジであり、発電デバイス1’の出力電圧Vout図14参照を全波整流する機能を有している。なお、図14では、蓄電用のコンデンサCstの両端間に接続する負荷7を図示してある。参考形態1の発電モジュール2’において、発電デバイス1’の共振周波数を200Hzとした場合、コンデンサCstに充電されている充電電圧が0Vの状態で、共振周波数に等しい周波数の外部振動を発電デバイス1に与えたときの充電特性をシミュレーションした結果、コンデンサCstに充電される充電電圧Vst図15参照は、図16のように変化した。この図16から分かるように、充電電圧Vstは、0.3V程度で飽和している。この原因としては、発電デバイス1’の出力電圧Voutに関して第1のパッド27aが第2のパッド27bに比べて高電位となる正の半サイクルにおいて、2個のダイオードD1,D2で電圧損失順方向電圧降下が生じ、発電デバイス1’の出力電圧Voutに関して第1のパッド27aが第2のパッド27bに比べて低電位となる負の半サイクルにおいて、2個のダイオードD3,D4で電圧損失順方向電圧降下が生じることが挙げられる。このため、上述の負荷7として動作電圧が2VのLEDを用いた場合には、負荷7であるLEDを点灯させることができない。そこで、本願発明者らは、図17に示すような等価回路モデルで表すことが可能な参考形態2の発電モジュール2を試作した。参考形態2の発電モジュール2では、参考形態1の発電モジュール2’における全波整流回路5の代わりに、実施形態の発電モジュール2における両波倍電圧整流回路4を採用している。参考形態2の発電モジュール2において、発電デバイス1’の共振周波数を200Hzとした場合、コンデンサCstに充電されている充電電圧が0Vの状態で、共振周波数に等しい周波数の外部振動を発電デバイス1に与えたときの充電特性をシミュレーションした結果、両コンデンサC2,C4の直列回路に充電される充電電圧Vstoは、図18のように変化した。この図18から分かるように、充電電圧Vstoは、1.5V程度で飽和している。このため、上述の負荷7として動作電圧が2VのLEDを用いた場合には、負荷7であるLEDを点灯させることができない。これら参考形態1,2に対して、本実施形態の発電デバイスモジュール2では、図13の充電特性からも分かるように充電電圧Vstoを高くすることが可能であり、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイスモジュール2では、動作電圧が2VのLEDを負荷とした場合、このLEDを点灯させることができる。実施形態2以下、本実施形態の発電デバイス1について、図19および図20に基づいて説明する。本実施形態の発電デバイス1の基本構成は実施形態1と略同じであり、基板10a以下、第1の基板10aと称するを用いて形成されたデバイス基板10と、発電部20との他に、デバイス基板10の一表面側図19の上面側において支持部11に固着された第1のカバー基板30を備えている点が相違する。また、本実施形態の発電デバイス1は、デバイス基板10の他表面側図19の下面側において支持部11に固着された第2のカバー基板40を備えている点などが相違する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。第1のカバー基板30は、第2の基板30aを用いて形成されている。ここで、第2の基板30aとしては、シリコン基板を用いている。そして、第1のカバー基板30は、デバイス基板10側の一表面に、カンチレバー部12と錘部13とからなる可動部の変位空間を第1の基板10との間に形成するための凹所30b図20参照が形成されている。また、第1のカバー基板30の他表面側には、発電部20で発生した交流電圧を出力するための一対の出力用電極35,35が形成されている。したがって、本実施形態の発電デバイス1では、一対のパッド27a,27bではなく、一対の出力用電極35,35が、一対の出力端子T1,T1を構成している。この第1のカバー基板30は、図20に示すように、各出力用電極35,35と、第1のカバー基板30の上記一表面側に形成された連絡用電極34,34とが、第1のカバー基板30の厚み方向に貫設された貫通孔配線33,33を介して電気的に接続されている。ここで、第1のカバー基板30は、一方の連絡用電極34が第1の基板10の第1のパッド27aと接合されて電気的に接続され、他方の連絡用電極34が第1の基板10の第2のパッド27bと接合されて電気的に接続されている。なお、本実施形態では、各出力用電極35,35および各連絡用電極34,34をTi膜とAu膜との積層膜により構成してあるが、これらの材料は特に限定するものではない。また、各貫通孔配線33,33の材料としてはCuを採用しているが、これに限らず、例えば、Ni、Alなどを採用してもよい。第1のカバー基板30は、2つの出力用電極35,35同士の短絡を防止するためのシリコン酸化膜からなる絶縁膜32が、当該第1のカバー基板30の上記一表面側および上記他表面側と、貫通孔配線33,33が内側に形成された貫通孔31,31の内周面とに跨って形成されている。第1のカバー基板30は、シリコン基板に限らず、ガラス基板のような絶縁性基板を用いて形成してもよく、この場合には、絶縁膜32は設ける必要はない。ここにおいて、ガラス基板のガラス材料としては、Siとの線膨張率差が小さなガラス材料、例えば、硼珪酸ガラスなどを用いることが好ましい。また、発電デバイス1は、第1のカバー基板30に、各連絡用電極34,34、各貫通孔配線33,33、および各出力用電極35,35を設けずに、第1のカバー基板30を、デバイス基板10の上記一表面側の各パッド27a,27bが露出する形状としてもよい。この場合は、実施形態1と同様、第1のパッド27aおよび第2のパッド27bそれぞれが出力端子T1,T1となる。また、第2のカバー基板40は、第3の基板40aを用いて形成されている。ここで、第3の基板40aとしては、シリコン基板を用いている。第2のカバー基板40におけるデバイス基板10側の一表面には、上記可動部の変位空間をデバイス基板10との間に形成するための凹所40bが形成されている。なお、第3の基板40aとしては、シリコン基板に限らず、ガラス基板のような絶縁性基板を用いてもよい。ここにおいて、ガラス基板のガラス材料としては、Siとの線膨張率差が小さなガラス材料、例えば、硼珪酸ガラスなどを用いることが好ましい。また、デバイス基板10における第1の基板10aの上記一表面側には、第1のカバー基板30と接合するための第1の接合用金属層28が形成されている。これに対して、第1のカバー基板30には、第1の接合用金属層28に接合される第2の接合用金属層図示せずが形成されている。ここで、第1の接合用金属層28の材料としては、各パッド27a,27bと同じ材料を採用しており、第1の接合用金属層28は、第1の基板10aの上記一表面側において各パッド27a,27bと同じ厚さに形成されている。デバイス基板10と各カバー基板30,40とは、常温接合法により接合してあるが、常温接合法に限らず、例えば、常温よりも高い所定温度例えば、50°C~100°C程度で加熱しながら適宜の荷重を印加して接合する直接接合法や、エポキシ樹脂などを用いた樹脂接合法や、陽極接合法などにより接合してもよい。樹脂接合法では、常温硬化型の樹脂接着剤例えば、2液常温硬化型のエポキシ樹脂系接着剤、1液常温硬化型のエポキシ樹脂系接着剤を用いれば、熱硬化型の樹脂接着剤例えば、熱硬化型のエポキシ樹脂系接着剤などを用いる場合に比べて、接合温度の低温化を図れる。以上説明した本実施形態の発電デバイス1においても、実施形態1と同様、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイス1においては、例えば、第1の接合用金属層28を枠状の支持部11の外周部の全周に亘って形成するとともに、第1のカバー基板30の上記第2の接合用金属層を第1のカバー基板30の外周部の全周に亘って形成してもよい。この場合、第1の接合用金属層28と上記第2の接合用金属層とを全周に亘って接合し、さらに、デバイス基板10と第2のカバー基板40の周部とを全周に亘って接合することにより、支持部10と各カバー基板30,40とで囲まれる空間を気密空間とすることが可能となる。なお、この気密空間は、不活性ガス雰囲気としたり、真空雰囲気とすることが可能である。また、実施形態1において説明した発電モジュール2図11、図12参照における発電デバイス1の代わりに、本実施形態の発電デバイス1を用いてもよく、この場合も、発電モジュール2の小型化を図りながらも高出力化を図ることが可能となる。また、この場合には、回路基板3図11参照に上記開口部や上記凹部を形成する必要はない。実施形態3本実施形態の発電デバイスについて図21および図22に基づいて説明する。本実施形態の発電デバイス1の基本構成は実施形態1と略同じであり、基板10aとして、単結晶シリコン基板からなる支持基板101上のシリコン酸化膜からなる絶縁層埋込酸化膜102上に単結晶のシリコン層103が形成されたSOI基板を用いている点などが相違する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。また、図1に示した実施形態1では、発電部20が2個の発電エレメント200を備えた構成を例示したが、本実施形態では、より多くの発電エレメント200を備えている。図21の例では、この図21におけるA-B線に沿って32個の発電エレメント200が並んでいる。ここにおいて、A-B線上で、第1のパッド27aに第1の金属配線26aを介して接続されている発電エレメント200が第1の発電エレメント201であり、第2のパッド27bに第2の金属配線26bを介して接続されている発電エレメント200が第2の発電エレメント202であり、また、A-B線上で、第1の発電エレメント201と第2の発電エレメント202とが交互に並んでいる。また、電極22,22同士は、配線部24により接続され、電極23,23同士は、配線部29により接続されている。なお、配線部29は、各電極23,23と同時に形成されている。要するに、配線部29は、各電極23,23と同じ材料で同じ膜厚に形成されている。また、デバイス基板10は、カンチレバー部12における各発電エレメント200それぞれの形成部位に機能部21aの一部が埋設される複数個ここでは、32個の埋込穴104が形成されており、圧電体21が、自己平坦化膜selfplanarizationfilmにより構成されている。自己平坦化膜とは、凹凸面を有する下地を覆う成膜時に最表面が平坦化される条件で成膜された膜である。ここにおいて、本実施形態では、圧電体21を構成する自己平坦化膜をCVD法により形成している。このため、自己平坦化膜の成膜後にエッチバック法やCMPChemicalmechanicalpolishing法などによる平坦化が不要である。デバイス基板10の埋込穴104は、カンチレバー部12の厚み方向に貫設されており、各埋込穴104の内周面には、シリコン酸化膜からなる絶縁膜105が形成されており、各埋込穴104の内周面と機能部21aとの間に絶縁膜105が介在している。本実施形態の発電デバイス1における発電部20の形成にあたっては、まず、SOI基板からなる基板10aにおいて埋込穴104に対応する部位を基板10aの上記一表面側から絶縁層102に達する深さまでエッチングする。その後、基板10aにおけるカンチレバー部12に対応する部位を基板10aの上記他表面側から絶縁層102に達する深さまでエッチングする。その後、熱酸化法などによって絶縁膜105を形成する。続いて、CVD法によって圧電体21を形成する。その後、絶縁層102において各電極22の形成予定部位に対応する部分を基板10aの上記他表面側からエッチング除去する。その後、各電極22および各配線部24を形成する。続いて、各電極23および各配線部29を形成する。ところで、図23に示した従来例のように略均一な膜厚の圧電膜321や実施形態1のように略均一な膜厚の圧電体21の膜厚を厚くするには、成膜時間が長くなり、コストアップの要因となる。これに対して、本実施形態の発電デバイス1では、圧電体21が、上述の自己平坦化膜selfplanarizationfilmにより構成されているので、機能部21aの厚みを機能部21a以外の部分の膜厚よりも厚くすることが可能となり、成膜時間の短縮を図りながらも機能部21aの厚みを厚くすることが可能となる。しかして、各発電エレメント200の容量の低減を図れる。以上説明した本実施形態の発電デバイス1においても、実施形態1と同様、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイス1においても、実施形態2と同様に第1のカバー基板30および第2のカバー基板40を設けてもよい。また、実施形態1において説明した発電モジュール2図11参照における発電デバイス1の代わりに、本実施形態の発電デバイス1を用いてもよく、この場合も、発電モジュール2の小型化を図りながらも高出力化を図ることが可能となる。"