"下側配線基板部と、前記下側配線基板部の上方に配置された上側配線基板部と、前記上側配線基板部を貫通して前記下側配線基板部の中まで設けられて、前記上側配線基板部と前記下側配線基板部とを連結する貫通電極とを有し、前記下側配線基板部と前記上側配線基板部との間は離間しており、前記貫通電極の側面は前記下側配線基板部と前記上側配線基板部との間に形成された空間に露出していることを特徴とするインターポーザ。前記下側配線基板部の基板は樹脂又はセラミックスからなり、前記上側配線基板部の基板はシリコン又はガラスからなることを特徴とする請求項1に記載のインターポーザ。前記上側配線基板部の基板の熱膨張係数は、半導体チップの熱膨張係数と同一に設定されることを特徴とする請求項1又は2に記載のインターポーザ。前記上側配線基板部の上面側に形成されたパッドと、前記下側配線基板部の下面側に形成されたパッドとは、前記貫通電極を介して電気的に接続されていることを特徴とする請求項1又は2に記載のインターポーザ。請求項1乃至4のいずれかのインターポーザと、前記上側配線基板部の上面側の配線層にフリップチップ接続された半導体チップと、前記下側配線基板部の下面側の接続端子に接続された実装基板とを有することを特徴とする半導体装置。前記実装基板は樹脂を含む有機基板であることを特徴とする請求項5に記載の半導体装置。上側基板にスルーホールを形成する工程と、前記上側基板の一方の面に、前記スルーホールに対応する位置に開口部が設けられた犠牲樹脂層を形成する工程と、前記犠牲樹脂層の外面に前記スルーホールに対応する位置に開口部が設けられた樹脂層を形成することにより、前記スルーホールと前記犠牲樹脂層の前記開口部と前記樹脂層の前記開口部とが連通して形成される連通スルーホールを得る工程と、前記連通スルーホールに貫通電極を形成する工程と、前記樹脂層に、前記貫通電極に接続される下側配線層及び絶縁層を積層することにより、下側配線基板部を形成する工程と、前記犠牲樹脂層を除去することにより、前記樹脂層と前記上側基板との間を離間させる工程とを有することを特徴とするインターポーザの製造方法。上側基板にスルーホールを形成する工程と、前記スルーホールに第1貫通電極部を形成する工程と、前記上側基板の一方の面に、前記スルーホールに対応する位置に開口部が設けられた犠牲樹脂層を形成する工程と、前記犠牲樹脂層の外面に前記スルーホールに対応する位置に開口部が設けられた樹脂層を形成することにより、前記犠牲樹脂層の前記開口部と前記樹脂層の前記開口部とが連通して形成される連通ホールを得る工程と、前記連通ホールに、第1貫通電極部に接続される第2貫通電極部を形成することにより、前記上側基板、前記犠牲樹脂層及び前記樹脂層を貫通する貫通電極を得る工程と、前記樹脂層に、前記貫通電極に接続される下側配線層及び絶縁層を積層することにより下側配線基板部を形成する工程と、前記犠牲樹脂層を除去することにより、前記樹脂層と前記上側基板との間を離間させる工程とを有することを特徴とするインターポーザの製造方法。前記上側基板の上面に前記貫通電極の上端に接続される上側配線層を形成する工程をさらに有することを特徴とする請求項7又は8に記載のインターポーザの製造方法。前記上側基板は、シリコン又はガラスからなることを特徴とする請求項8又は9に記載のインターポーザの製造方法。後述する予備的事項の欄で説明するように、半導体チップシリコンとそれがフリップチップ接続される実装基板ガラスエポキシ樹脂とでは、熱膨張係数がかなり異なっている。このため、半導体チップを実装する際の加熱処理で、熱応力の発生によって接合部に残留応力が集中して発生しやすい。これにより、半導体チップと実装基板との接合部や半導体チップの素子が破壊することがあり、電気接続の十分な信頼性が得られない。シリコンインターポーザを介して半導体チップを実装基板に接続する場合も同様な問題が発生する。半導体チップを実装基板に信頼性よく接続するための応力緩和機構を備えたインターポーザ及びその製造方法とそのインターポーザを使用する半導体装置を提供することを目的とする。以下の開示の一観点によれば、下側配線基板部と、前記下側配線基板部の上方に配置された上側配線基板部と、前記上側配線基板部を貫通して前記下側配線基板部の中まで設けられて、前記上側配線基板部と前記下側配線基板部とを連結する貫通電極とを有し、前記下側配線基板部と前記上側配線基板部との間は離間しており、前記貫通電極の側面は前記下側配線基板部と前記上側配線基板部との間に形成された空間に露出しているインターポーザが提供される。また、その開示の他の観点によれば、請求項1乃至4のいずれかのインターポーザと、前記上側配線基板部の上面側の配線層にフリップチップ接続された半導体チップと、前記下側配線基板部の下面側の接続端子に接続された実装基板とを有する半導体装置が提供される。さらに、その開示の他の観点によれば、上側基板にスルーホールを形成する工程と、前記上側基板の一方の面に、前記スルーホールに対応する位置に開口部が設けられた犠牲樹脂層を形成する工程と、前記犠牲樹脂層の外面に前記スルーホールに対応する位置に開口部が設けられた樹脂層を形成することにより、前記スルーホールと前記犠牲樹脂層の前記開口部と前記樹脂層の前記開口部とが連通して形成される連通スルーホールを得る工程と、前記連通スルーホールに貫通電極を形成する工程と、前記樹脂層に配線層と絶縁層を積層することにより下側配線基板部を形成する工程と、前記犠牲樹脂層を除去することにより、前記樹脂層と前記上側基板との間を離間させる工程とを有するインターポーザの製造方法が提供される。以下の開示によれば、インターポーザは、下側配線基板部の上に離間した状態で空洞部を介して上側配線基板部が配置されており、上側配線基板部と下側配線基板部とは貫通電極で連結されている。半導体チップは熱膨張係数が同一に設定できる上側配線基板部シリコン又はガラスにフリップチップ接続されるため、熱応力の発生が抑制される。また、下側配線基板部樹脂又はセラミックスの熱膨張係数は、実装基板樹脂の熱膨張係数に近似させることができる。従って、インターポーザを実装基板に実装する際に、熱応力の発生が抑制され、接合部の電気接続の信頼性を向上させることができる。さらには、インターポーザに熱応力が発生したり機械的応力がかかるとしても、貫通電極の連結部が撓むことで応力を分散することができる。以下、実施の形態について、添付の図面を参照して説明する。本実施形態の説明の前に、基礎となる予備的事項について説明する。図1及び図2は予備的事項を説明するための断面図である。図1aに示すように、まず、半導体チップ100と実装基板200パッケージ基板とを用意する。半導体チップ100はその下面側にはんだバンプ120を備えている。実装基板200はガラスエポキシ樹脂から形成され、上面側に接続電極220とそれを露出させるようにして設けられたソルダレジスト240とを備えている。そして、図1bに示すように、実装基板200の接続電極220の上にはんだを塗布し、半導体チップ100のはんだバンプ120を実装基板200の接続電極220の上に配置する。さらに、加熱処理によってはんだを溶融させてリフローはんだ付けを行うことにより、半導体チップ100を実装基板200にフリップチップ接続する。錫Sn-銀Ag-銅Cu系などの鉛Pbフリーのはんだでは、220~250°C程度の比較的高い温度で加熱処理する必要がある。ここで、半導体チップ100シリコンの熱膨張係数は3~4ppm/°Cであり、実装基板200ガラスエポキシ樹脂の熱膨張係数は18ppm/°Cであり、両者において熱膨張係数がかなり異なっている。このため、図1bに示すように、リフローはんだ付けの加熱処理の際に、熱膨張係数の大きな実装基板200が熱膨張して伸びることになる。次いで、室温まで降下させた後に、半導体チップ100の下側の隙間にアンダーフィル樹脂300を充填する。室温まで降下させると、熱膨張して伸びた実装基板200が元の状態に戻る。このとき、半導体チップ100と実装基板200との接合部には残留応力が集中して発生した状態となっている。このため、残留応力によって半導体チップ100と実装基板200との接合部が破壊することがある。つまり、半導体チップ100側の接続部、実装基板200側の接続部、又は、はんだバンプ120に破壊が生じ、導通不良が発生することがある。あるいは、残留応力によって半導体チップ100の内部の素子が破壊されることがある。このように、半導体チップ100と実装基板200と間の熱膨張係数のミスマッチによって、半導体チップ100を実装基板200に信頼性よくフリップチップ接続することが困難になる。なお、特に、半導体チップ100の面積が大きい場合15~20mm□やはんだバンプ120の高さが低くなるにつれて接合部の破壊が顕著になる傾向がある。図2には、半導体チップ100がシリコンインターポーザ400を介して実装基板200にフリップチップ接続される様子が示されている。シリコンインターポーザ400は上下側を導通可能にする貫通電極420を備えている。半導体チップ100のはんだバンプ120がシリコンインターポーザ400の上面側の電極にフリップチップ接続される。そして、半導体チップ100が実装されたシリコンインターポーザ400のはんだバンプ440が実装基板200の接続電極220にリフローはんだ付けによって接続される。このような、実装構造においても、シリコンインターポーザ400と実装基板200との間で熱膨張係数のミスマッチが生じているため、残留応力によってシリコンインターポーザ400と実装基板200との接合部に破壊が生じやすい。以下に説明する実施形態のインターポーザを使用することにより、上記した不具合を解消することができる。実施の形態図3~図7は実施形態のインターポーザの製造方法を示す断面図、図8は実施形態のインターポーザを示す断面図である。実施形態のインターポーザの製造方法では、図3aに示すように、まず、シリコンウェハ10上側基板を用意する。シリコンウェハ10の厚みは50~200μmであり、厚みが700~800μmのシリコンウェハがBGバックグラインダによって研削されて薄型化されて得られる。次いで、図3bに示すように、開口部が設けられたレジスト不図示をシリコンウェハ10の上にフォトリソグラフィによって形成し、レジストの開口部を通してRIEなどのドライエッチングによってシリコンウェハ10を貫通加工する。その後に、レジストが除去される。これにより、シリコンウェハ10に上面から下面まで貫通する第1スルーホールTH1が形成される。第1スルーホールTH1の径は例えば50~100μm程度に設定される。シリコンウェハ10にはインターポーザを得るための多数のインターポーザ領域が画定されており、各インターポーザ領域に複数の第1スルーホールTH1がそれぞれ配置される。図3bにはシリコンウェハ10の一つのインターポーザ領域が模式的に示されている。次いで、図3cに示すように、シリコンウェハ10を熱酸化することにより、シリコンウェハ10の両面及び第1スルーホールTH1の内面に厚みが1μm程度のシリコン酸化層からなる絶縁層12を形成する。あるいは、CVD法によってシリコンウェハ10の両面及び第1スルーホールTH1の内面にシリコン酸化層又はシリコン窒化層を形成して絶縁層12としてもよい。本実施形態では上側基板としてシリコンウェハ10を例示するが、シリコンウェハ10の代わりにガラス基板を使用してもよい。ガラス基板を使用する場合は、絶縁層12を形成する必要はない。続いて、図3dに示すように、シリコンウェハ10の一方の面下面に、第1スルーホールTH1に対応する位置に開口部20aが設けられた犠牲樹脂層20を形成する。これにより、シリコンウェハ10の第1スルーホールTH1に犠牲樹脂層20の開口部20aが連通した状態となる。犠牲樹脂層20は後に他の層に対してウェット処理によって選択的に除去され、犠牲樹脂層20が形成された部分が空洞部ギャップとなる。そのような除去可能な犠牲樹脂層20としては、好適にはレジストが使用されるが、専用の剥離液で除去できるアクリル系樹脂やポリイミド系樹脂などを使用することができる。犠牲樹脂層20の形成方法としては、感光性の樹脂フィルムレジストなどを貼付した後に、フォトリソグラフィによって開口部20aを形成する。又は、液状樹脂レジストなどを塗布した後に、フォトリソグラフィによって開口部20aを形成してもよい。あるいは、樹脂フィルムレジストなどなどをレーザで加工して開口部20aを形成してもよい。さらに、図3eに示すように、犠牲樹脂層20の外面下面に、シリコンウェハ10の第1スルーホールTH1に対応する位置に開口部30aが設けられた基板樹脂層30下側基板を形成する。これにより、シリコンウェハ10の第1スルーホールTH1の下に、犠牲樹脂層20の開口部20a及び基板樹脂層30の開口部30aによって第2スルーホールTH2が形成される。そして、第1スルーホールTH1及び第2スルーホールTH2が連通して連通スルーホールCHが形成される。基板樹脂層30としては、一般的なビルドアップ配線の層間絶縁層に使用されるポリイミド樹脂又はエポキシ樹脂などが使用され、上記した犠牲樹脂層20をウェット処理で除去する際に耐性を有して除去されない樹脂が使用される。基板樹脂層30の形成方法としては、感光性の樹脂フィルムを貼付した後に、フォトリソグラフィによって開口部30aを形成する。又は、液状樹脂を塗布した後に、フォトリソグラフィによって開口部30aを形成してもよい。あるいは、樹脂フィルムなどをレーザで加工して開口部30aを形成してもよい。本実施形態では、犠牲樹脂層20の下に形成される下側基板として基板樹脂層30を例示するが、アルミナなどのセラミックス基板を下側基板として犠牲樹脂層20の下に接着してもよい。この場合、シリコンウェハ10の第1スルーホールTH1に対応する位置に開口部が設けられたセラミックス基板が用意され、犠牲樹脂層20の下面に接着剤で接着される。あるいは、接着性を有する犠牲樹脂層20を使用し、加熱処理を行ってセラミックス基板を犠牲樹脂層20に直接接着してもよい。次いで、図4aに示すように、図3eの構造体の下に、銅板又は銅箔などのめっき給電部材31を配置する。そして、めっき給電部材31をめっき給電経路に利用する電解めっきにより、連通スルーホールCHの下側から上側に銅などからなる金属めっき層を形成する。これにより、連通スルーホールCHに貫通電極TEが充填される。その後に、めっき給電部材31が除去される。なお、シリコンウェハ10の上面側にめっき給電部材31を配置し、同様な電解めっきによって連通スルーホールCHに貫通電極TEを形成することも可能である。あるいは、無電解めっきにより連通スルーホールCHに銅めっき層を選択的に充填して貫通電極TEを得てもよい。次いで、図4bに示すように、シリコンウェハ10の上面側に貫通電極TEの上端に接続される上側配線層40を形成する。上側配線層40は例えばセミアディティブ法によって形成される。詳しく説明すると、シリコンウェハ10の上面側に、スパッタ法や無電解めっきにより例えばチタンTi層/銅Cu層を形成してシード層不図示を得る。さらに、上側配線層40が配置される部分に開口部が設けられためっきレジスト不図示をシード層の上に形成する。その後に、シード層をめっき給電経路に利用する電解めっきにより、めっきレジストの開口部に銅などからなる金属めっき層不図示を形成する。次いで、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングすることにより、シード層及び金属めっき層から形成される上側配線層40が得られる。さらに、図4cに示すように、上側配線層40の接続部が露出するようにソルダレジストをパターニングするなどして保護絶縁層42を得る。以上により、実施形態のインターポーザを得るための中間構造体5が得られる。図3及び図4に示した第1の方法によって中間構造体5を得る方法を説明したが、以下の図5及び図6に示す第2の方法によって図4cと同一の中間構造体5を得てもよい。詳しく説明すると、図5aに示すように、前述した図3a~cと同様に、シリコンウェハ10にスルーホールTHを形成した後に、シリコンウェハ10の全面に絶縁層12を形成する。次いで、図5bに示すように、シリコンウェハ10の下面に、銅板又は銅箔などのめっき給電部材31を配置し、めっき給電部材31をめっき給電経路に利用する電解めっきによりシリコンウェハ10のスルーホールTHに第1貫通電極部TE1を形成する。その後に、めっき給電部材31が除去される。続いて、図5cに示すように、前述した図4bの方法と同様な方法により、シリコンウェハ10の上面に、第1貫通電極部TE1の上端に接続される上側配線層40を形成する。さらに、上側配線層40の接続部が露出するようにソルダレジストをパターニングするなどして保護絶縁層42を得る。次いで、図5dに示すように、前述した図3dと同様に、シリコンウェハ10の一方の面下面に、シリコンウェハ10のスルーホールTH第1貫通電極部TE1に対応する位置に開口部20aが設けられた犠牲樹脂層20を形成する。さらに、図5eに示すように、前述した図3eと同様に、犠牲樹脂層20の外面下面に、シリコンウェハ10のスルーホールTH第1貫通電極部TE1に対応する位置に開口部30aが設けられた基板樹脂層30を形成する。これにより、犠牲樹脂層20の開口部20a及び基板樹脂層30の開口部30aが連通して、第1貫通電極部TE1の下に連通ホールCHxが形成される。次いで、図6aに示すように、図5eの上側配線層40が形成された面に、スパッタ法により例えばチタンTi層/銅Cu層を順に形成してめっき給電層41を得る。めっき給電層41は上側配線層40を介して各第1貫通電極部TE1に電気的に接続される。図6aの中央部の第1貫通電極部TE1にはめっき給電層41が接続されていないように描かれているが、実際には全ての第1貫通電極部TE1が不図示の部分で上側配線層を介してめっき給電層41に接続されている。そして、図6bに示すように、めっき給電層41、上側配線層40及び第1貫通電極部TE1をめっき給電経路に利用する電解めっきにより、第1貫通電極部TE1の上図6bでは下に配置された連通ホールCHx内に銅などの金属めっき層を充填して第2貫通電極部TE2を得る。これにより、第1貫通電極部TE1と第2貫通電極部TE2とが繋がって、シリコンウェハ10、犠牲樹脂層20及び基板樹脂層30を貫通する貫通電極TEが得られる。その後に、図6cに示すように、めっき給電層41が除去される。なお、第2貫通電極部TE2を他の方法で形成することも可能である。まず、図5eの基板樹脂層30の下面及び連通ホールCHxの内面にスパッタ法によりチタン層/銅層を順に形成してシード層とする。次いで、シード層をめっき給電経路に利用する電解めっきにより、銅などの金属めっき層を基板樹脂層30の下面側に形成して連通ホールCHx内を金属めっき層で埋め込む。その後に、CMPなどにより基板樹脂層30が露出するまで金属めっき層を研磨することにより、連通ホールCHx内に第2貫通電極部TE2が充填されて貫通電極TEが得られる。この方法を使用する場合は、上側配線層40を形成する工程は貫通電極TEを形成した後に行ってもよい。このようにして、図6cに示すように、第2の方法を使用して前述した図4cと同一構造の中間構造体5を得ることができる。以下の工程は、図4cの中間構造体5を用いて説明する。図7aに示すように、図4cの中間構造体5の下面側に、貫通電極TEの下部に接続される第1下側配線層50を形成する。第1下側配線層50は、前述した図4bの上側配線層40と同様に、例えばセミアディティブ法によって形成される。続いて、図7bに示すように、基板樹脂層30の下に第1下側配線層50を被覆する層間絶縁層32を形成した後に、層間絶縁層32をレーザで加工することにより、第1下側配線層50に到達するビアホールVHを形成する。層間絶縁層32は、エポキシ樹脂やポリイミド樹脂などの樹脂シートが貼付されて形成される。あるいは、層間絶縁層32として、感光性樹脂を使用し、フォトリソグラフィによってビアホールVHを形成してもよい。また、樹脂シートを貼付する他に、液状樹脂を塗布してもよい。さらに、同じく図7bに示すように、ビアホールVHを介して第1下側配線層50に接続される第2下側配線層52を層間絶縁層32の上に形成する。第2下側配線層52においても、例えば前述したセミアディティブ法によって形成される。その後に、第2下側配線層52の接続部が露出するようにソルダレジストをパターニングするなどして保護絶縁層34を得る。さらに、必要に応じて、両面側の上側配線層40及び第2下側配線層52の各接続部にニッケル/金めっきを施すなどしてコンタクト層を形成する。このようにして、第1、第2下側配線層50,52によって、半導体チップに対応する上側配線層40の狭ピッチが実装基板の接続電極の広ピッチに対応するようにピッチ変換される。以上により、基板樹脂層30に、貫通電極TEに接続される配線層第1、第2下側配線層50,52及び絶縁層層間絶縁層32,保護絶縁層34を積層することにより、後述する樹脂配線基板部6下側配線基板部が形成される。次いで、図7cに示すように、図7bの構造体を犠牲樹脂層20の剥離液エッチング液に浸漬させることにより、犠牲樹脂層20を他の層に対して選択的に除去する。犠牲樹脂層20としてレジストを使用する場合は、レジストストリッパレジスト剥離液によって容易に除去することができる。これにより、シリコンウェハ10と基板樹脂層30の間の犠牲樹脂層20が除去されて空洞部Cギャップが形成される。このようにして、シリコンウェハ10と基板樹脂層30との間を離間させる。そして、空洞部C内を上下に突き抜けるように貫通電極TEの連結部Txが空洞部C内に露出した状態となる。なお、犠牲樹脂層20の除去はシリコンウェハ10の端部から内部に順に行われるので、特に大きなサイズのシリコンウェハ10を使用する場合は、犠牲樹脂層20の除去に時間がかかる場合が想定される。そのような場合は、特に図示しないが、基板樹脂層30、層間絶縁層32及び保護絶縁層34に犠牲樹脂層20に到達する除去用ホールを形成すればよい。これより、除去用ホールからもレジストストリッパが犠牲樹脂層20に供給されるため、短時間で犠牲層20を除去することができる。あるいは、シリコンウェハ10に同様に犠牲樹脂層20に到達する除去用ホールを形成してもよい。さらに、同じく図7cに示すように、第2下側配線層52の接続部にはんだホールを搭載するなどして外部接続端子54を形成する。その後に、半導体チップを実装する前又は後の所定のタイミングで、個々のインターポーザ領域が得られるように図7cの構造体を上面から下面まで切断する。以上により、図8に示すように、実施形態のインターポーザ1が得られる。図8には、半導体チップを実装する前に図7cの構造体を切断した例が示されている。図8に示すように、実施形態のインターポーザ1は、樹脂配線基板部6下側配線基板部とその上方に配置されたシリコン配線基板部7上側配線基板部とを備えている。樹脂配線基板部6とシリコン配線基板部7との間に空洞部Cが設けられており、それらの間が離間している。シリコン配線基板部7には厚み方向に貫通する貫通電極TEが設けられており、貫通電極TEはさらに空洞部Cを突き抜けて樹脂配線基板部6の中まで延在して設けられている。樹脂配線基板部6とシリコン配線基板部7との間の空洞部Cに貫通電極TEの連結部Txが配置されている。貫通電極TEの側面は樹脂配線基板部6下側配線基板部とシリコン配線基板部7上側配線基板部との間に形成された空間に露出している。このようにして、樹脂配線基板部6とシリコン配線基板部7とが貫通電極TEによって連結されている。さらに、シリコン配線基板部7では、シリコン基板10xに連通スルーホールCHが形成されており、シリコン基板10xの両面及び連通スルーホールCHの内面に絶縁層12が形成されている。そして、連通スルーホールCH内には貫通電極TEが充填されている。シリコン基板10xの上面には、貫通電極TEの上端に接続される上側配線層40が形成されている。さらに、シリコン基板10xの上面には、上側配線層40の接続部を露出させるようにして保護絶縁層42が形成されている。また、樹脂配線基板部6では、基板樹脂層30の下面に第1下側配線層50が形成されている。シリコン基板10x及び空洞部Cを貫通する貫通電極TEは基板樹脂層30をさらに貫通して設けられており、貫通電極TEの下端が第1下側配線層50に接続されている。基板樹脂層30下面には第1下側配線層50を被覆する層間絶縁層32が形成されている。層間絶縁層32には第1下側配線層50に到達するビアホールVHが形成されている。さらに、層間絶縁層32の下面にはビアホールVHを介して第1下側配線層50に接続される第2下側配線層52が形成されている。層間絶縁層32の下面には、第2下側配線層52の接続部を露出させるようにして保護絶縁層34が形成されている。そして、第2下側配線層52の接続部に外部接続端子54が設けられている。このように、本実施形態のインターポーザ1では、樹脂配線基板部6とシリコン配線基板部7との間に設けられた空洞部Cを突き抜けるように立設する貫通電極TEによって樹脂配線基板部6とシリコン配線基板部7とが連結されている。シリコン配線基板部7の上側配線層40パッドは貫通電極TEを介して樹脂配線基板部6の第1下側配線層50及び第2下側配線層52パッドに電気的に接続されている。第1、第2下側配線層50,52によって、半導体チップに対応する上側配線層40の狭ピッチが実装基板の接続電極の広ピッチに対応するようにピッチ変換される。例えば、上側配線層40のピッチは150μmであり、第2下側配線層52のピッチは300~500μmに設定される。本実施形態のインターポーザ1では、半導体チップシリコンが実装される上側配線基板部をシリコン配線基板部7から形成し、実装基板ガラスエポキシ樹脂に実装される下側配線基板部を樹脂配線基板部6から形成している。このようにすることにより、まず、半導体チップシリコンはそれと熱膨張係数が同一のシリコン配線基板部7にフリップチップ実装されるため、半導体チップを実装する際の熱応力の発生が抑制され、接合部での残留応力の発生を低減することができる。上側配線基板部としてシリコン配線基板部7を例示したが、前述したように半導体チップシリコンと同等な熱膨張係数に設定できるガラス基板熱膨張係数:3~10ppm/°Cを上側配線基板部の基板として使用してもよく、この場合も同様な効果が得られる。さらに、シリコン配線基板部7の下に空洞部Cを介して樹脂配線基板部6が配置されており、樹脂配線基板部6は貫通電極TEでシリコン配線基板部7に連結されている。樹脂配線基板部6はコア基板リジッド基板を有していないため、フレキシブル基板として機能する。このため、半導体チップを実装する際などに熱応力が発生するとしても、フレキシブル性を有する樹脂配線基板部6で応力を分散することができる。しかも、樹脂配線基板部6の熱膨張係数は18~30ppm/°Cに設定することができ、接続される実装基板ガラスエポキシ樹脂の熱膨張係数18ppm/°Cに近似させることができる。従って、インターポーザ1を実装基板に実装する際に、熱応力の発生が抑制され、接合部での残留応力の発生を低減することができる。下側配線基板部として樹脂配線基板部6を例示したが、前述したように基板樹脂層30の代わりにアルミナなどのセラミックス基板を使用してセラミックス配線基板部としてもよい。セラミックス基板の熱膨張係数は8~10ppm/°Cであり、実装基板ガラスエポキシ樹脂の熱膨張係数18ppm/°Cとシリコン配線基板部7の熱膨張係数3~4ppm/°Cの間の中間値に設定される。これにより、シリコン配線基板部7と実装基板との間にそれらの中間の熱膨張係数を有するセラミックス配線基板部が配置されるため、熱応力の発生が抑制され、接合部での残留応力の発生を低減させることができる。さらには、樹脂配線基板部6とシリコン配線基板部7とは空洞部Cを介して積層されて相互に接触しておらず、貫通電極TEの連結部Txが空洞部Cに露出している。貫通電極TEは、銅などの金属めっき層から一体的に形成されて継ぎ目がないため、ある程度の強度を有する支柱として機能する。このため、インターポーザ1に熱応力が発生するとしても、貫通電極TEの連結部Txが撓むことで応力を分散することができる。また、外部から機械的応力がかかる場合も応力に強い構造となる。次に、実施形態のインターポーザ1を使用して半導体装置を製造する方法について説明する。図9に示すように、まず、下面側にはんだバンプ62を備えた半導体チップ60LSIチップを用意する。半導体チップ60はトランジスタなどの各種素子が形成されたシリコンウェハが切断されて得られる。そして、図8のインターポーザ1の上側配線層40の上にはんだを塗布し、半導体チップ60のはんだバンプ62をインターポーザ1の上側配線層40の上に配置する、さらに、加熱処理によってリフローはんだ付けを行う。このようにして、半導体チップ60がインターポーザ1にフリップチップ接続される。このとき、前述したように、半導体チップ60シリコンとインターポーザ1のシリコン配線基板部7とは熱膨張係数が同一であるため、熱応力の発生が抑制されて、接合部での残留応力の発生を低減することができる。また、前述したように、上側配線基板部としてシリコン配線基板部7の代わりにガラス配線基板部を使用する場合も同様な効果を奏する。次いで、図10に示すように、実装基板70を用意する。実装基板70はガラスエポキシ樹脂などの樹脂を含む有機基板からなり、半導体パッケージの配線基板として機能する。実装基板70の上面側には接続電極72が設けられており、接続電極72が露出するように保護絶縁層74が一面に形成されている。実装基板70の下面側にも接続電極72aが設けられており、接続電極72aが露出するように保護絶縁層74aが一面に形成されている。実装基板70の上下面の接続電極72,72aは内部配線によって相互接続されている。さらに、実装基板70の下面側の接続電極72aに外部接続端子76が設けられている。そして、半導体チップ60が実装されたインターポーザ1図9の下面の外部接続端子54はんだを実装基板70の接続電極72の上に配置し、加熱処理することによりリフローはんだ付けを行う。これにより、半導体チップ60がインターポーザ1を介して実装基板70に電気的に接続される。以上により、実施形態の半導体装置2が得られる。このとき、インターポーザ1の樹脂配線基板部6は、実装基板70と熱膨張係数と近似しているため、熱応力の発生が抑制されて、接合部での残留応力の発生を低減することができる。また、前述したように、下側配線基板部として樹脂配線基板部6の代わりにセラミックス配線基板部を使用する場合においても、同様な効果を奏する。また、樹脂配線基板部6は空洞部Cを介して貫通電極TEによってシリコン配線基板部7に連結されており、フレキシブル基板として機能する。このため、インターポーザ1に熱応力が発生するとしても、フレキシブル性を有する樹脂配線基板部6で応力を分散することができる。錫Sn-銀Ag-銅Cu系などの鉛Pbフリーのはんだを使用する場合は、220~250°C程度の比較的高い温度で加熱処理する必要がある。そのような場合であっても、本実施形態のインターポーザ1を使用することにより、接合部の信頼性が高い半導体装置2を歩留りよく製造することができる。また、半導体チップ60の面積が大きくなる場合や、狭ピッチ化によってはんだバンプの高さが低くなる場合であっても、接合部の信頼性を確保することができる。さらには、樹脂配線基板部6とシリコン配線基板部7との間の空洞部Cに貫通電極TEの連結部Txが露出する構造となっている。このため、インターポーザ1に熱応力が発生したり機械的応力がかかるとしても、貫通電極TEの連結部Txが撓むことで応力を分散することができる。このように、本実施形態の応力緩和機構付きのインターポーザ1を介して半導体チップ60を実装基板70に接続することにより、半導体チップ60及びインターポーザ1の各接合部に残留応力が集中することを回避できる。これにより、半導体チップ60及びインターポーザ1の各接合部が破壊したり、半導体チップ60の素子が破壊するなどの不具合が解消され、半導体装置の信頼性を向上させることができる。本実施形態の半導体装置2は、応力緩和機構付きのインターポーザ1を使用するため、半導体チップ60の下側などにアンダーフィル樹脂を充填しなくとも接合部の十分な信頼性を得ることができる。その他の形態としては、図11に示すように、必要に応じて、半導体チップ60とインターポーザ1との間の隙間、及びインターポーザ1と実装基板70との間の隙間にアンダーフィル樹脂80を充填してもよい。接合部をアンダーフィル樹脂80で封止することにより、応力がさらに分散されるため、電気接続の信頼性をさらに向上させることができる。さらには、図12に示すように、半導体チップ60とインターポーザ1との間の隙間、インターポーザ1と実装基板70との間の隙間に加えて、インターポーザ1の空洞部Cにもアンダーフィル樹脂80を充填してもよい。"