装置であって、入力端子、出力端子、所定のバック利得、所定のブースト利得、所定のデッド時間、及び所定のオン時間を有するバックブーストスイッチングレギュレータと、前記出力端子及び前記入力端子の少なくとも一方に結合され、前記バックブーストスイッチングレギュレータを制御する制御回路要素と、を含み、前記制御回路要素が、前記バックブーストスイッチングレギュレータのためのパルス幅変調PWMデューティサイクルを判定するために補償関数を用い、前記制御回路要素が、プロセッサ、及びそこに具現化されるコンピュータプログラム製品を備えた記憶媒体を含み、更に前記コンピュータプログラム製品が、前記補償関数の出力が前記所定のバック利得より小さいとき、前記バックブーストスイッチングレギュレータをバックモードで動作させるためのコンピュータコード、前記補償関数の前記出力が前記所定のバック利得と前記所定のブースト利得との間であるとき、前記バックブーストスイッチングレギュレータを前記ブリッジモードで動作させるためのコンピュータコード、及び前記補償関数の前記出力が前記所定のブースト利得より大きいとき、前記バックブーストスイッチングレギュレータをブーストモードで動作させるためのコンピュータコード、を含む、装置。請求項1に記載の装置であって、前記補償関数の前記出力が前記所定のバック利得と前記所定のブースト利得との間であるとき、前記バックブーストスイッチングレギュレータを前記ブリッジモードで動作させるための前記コンピュータコードが、前記補償関数の前記出力が前記所定のバック利得と中間値との間であるとき、前記バックブーストスイッチングレギュレータを第1のブリッジモードで動作させるためのコンピュータコードと、前記補償関数の前記出力が前記中間値と前記所定のブースト利得との間であるとき、前記バックブーストスイッチングレギュレータを第2のブリッジモードで動作させるためのコンピュータコードと、を更に含む、装置。請求項2に記載の装置であって、前記バックブーストスイッチングレギュレータが、前記入力端子と第1のスイッチングノードとの間に結合される第1のスイッチ、前記第1のスイッチングノードと接地との間に結合される第2のスイッチ、前記第1のスイッチングノードと第2のスイッチングノードとの間に結合されるインダクタ、前記第2のスイッチングノードと接地との間に結合される第3のスイッチ、及び前記第2のスイッチングノードと前記出力端子との間に結合される第4のスイッチ、を更に含む、装置。請求項3に記載の装置であって、前記補償関数の前記出力が前記所定のバック利得と前記中間値との間であるとき、前記バックブーストスイッチングレギュレータを前記第1のブリッジモードで動作させるための前記コンピュータコードが、前記補償関数の前記出力と第1の一定値との間の差である値を有する第1のデューティサイクルで前記第1のスイッチを動作させるためのコンピュータコードと、第2の一定値である第2のデューティサイクルで前記第3のスイッチを動作させるためのコンピュータコードと、を更に含み、前記第1のブリッジモードにおいて、バックブーストスイッチングレギュレータの利得が、第3の一定値と前記第1のデューティサイクルの前記値との積である、装置。請求項4に記載の装置であって、前記補償関数の前記出力が前記中間値と前記所定のブースト利得との間であるとき、前記バックブーストスイッチングレギュレータを前記第2のブリッジモードで動作させるための前記コンピュータコードが、第4の一定値を有する第3のデューティサイクルで前記第1のスイッチを動作させるためのコンピュータコードと、前記補償関数の前記出力と第5の一定値との間の差である値を有する第4のデューティサイクルで前記第3のスイッチを動作させるためのコンピュータコードと、を更に含み、前記第2のブリッジモードにおいて、前記バックブーストスイッチングレギュレータの利得が、前記第4の一定値と第6の一定値及び前記補償関数の前記出力の差との積である、装置。請求項5に記載の装置であって、前記制御回路要素が、前記出力端子に結合される分圧器と、参照電圧を受け取り、前記分圧器及び前記プロセッサに結合される誤差増幅器と、を更に含む、装置。請求項5に記載の装置であって、前記プロセッサがデジタルシグナルプロセッサDSPである、装置。方法であって、バックブーストスイッチングレギュレータの入力電圧、出力電圧、入力電流、及び出力電流の少なくとも1つを検出する工程であって、前記バックブーストスイッチングレギュレータが、所定のバック利得、所定のブースト利得、所定のデッド時間、及び所定のオン時間を含み、前記バックブーストスイッチングレギュレータが、前記入力端子と第1のスイッチングノードとの間に結合される第1のスイッチ、前記第1のスイッチングノードと接地との間に結合される第2のスイッチ、前記第1のスイッチングノードと第2のスイッチングノードとの間に結合されるインダクタ、前記第2のスイッチングノードと接地との間に結合される第3のスイッチ、及び前記第2のスイッチングノードと前記出力端子との間に結合される第4のスイッチ、を含み、前記方法が更に、前記補償関数の出力が前記所定のバック利得より小さいとき、前記バックブーストスイッチングレギュレータをバックモードで動作させる工程、前記補償関数の前記出力が前記所定のバック利得と中間値との間であるとき、前記バックブーストスイッチングレギュレータを第1のブリッジモードで動作させる工程、前記補償関数の前記出力が前記中間値と前記所定のブースト利得との間であるとき、前記バックブーストスイッチングレギュレータを第2のブリッジモードで動作させる工程、及び前記補償関数の前記出力が前記所定のブースト利得より大きいとき、前記バックブーストスイッチングレギュレータをブーストモードで動作させる工程、を含む、方法。装置であって、ソーラーセル、入力端子、出力端子、所定のバック利得、所定のブースト利得、所定のデッド時間、及び所定のオン時間を有するバックブーストスイッチングレギュレータであって、前記入力端子が前記ソーラーセルに結合される前記バックブーストスイッチングレギュレータ、及び前記出力端子に結合され、前記バックブーストスイッチングレギュレータを制御する制御回路要素、を含み、前記制御回路要素が、前記バックブーストスイッチングレギュレータのためのPWMデューティサイクルを判定するために補償関数を用い、更に前記制御回路要素が、プロセッサ、及びそこに具現化されるコンピュータプログラム製品を備えた記憶媒体を含み、前記コンピュータプログラム製品が、前記補償関数の出力が前記所定のバック利得より小さいとき、前記バックブーストスイッチングレギュレータをバックモードで動作させるためのコンピュータコード、前記補償関数の前記出力が前記所定のバック利得と中間値との間であるとき、前記バックブーストスイッチングレギュレータを第1のブリッジモードで動作させるためのコンピュータコード、前記補償関数の前記出力が前記中間値と前記所定のブースト利得との間であるとき、前記バックブーストスイッチングレギュレータを第2のブリッジモードで動作させるためのコンピュータコード、及び前記補償関数の前記出力が前記所定のブースト利得より大きいとき、前記バックブーストスイッチングレギュレータをブーストモードで動作させるためコンピュータコード、を含む、装置。請求項9に記載の装置であって、前記バックブーストスイッチングレギュレータが、前記入力端子と第1のスイッチングノードとの間に結合される第1のスイッチ、前記第1のスイッチングノードと接地との間に結合される第2のスイッチ、前記第1のスイッチングノードと第2のスイッチングノードとの間に結合されるインダクタ、前記第2のスイッチングノードと接地との間に結合される第3のスイッチ、及び前記第2のスイッチングノードと前記出力端子との間に結合される第4のスイッチ、を更に含む、装置。図3は、本発明の例示の一実施例に従ったシステム300を図示する。システム300は、概して、ブリッジ100、ソーラーセル302、キャパシタC1、分圧器レジスタR1及びR2、誤差増幅器308、プロセッサ304、及び記憶媒体306を含む。総合的に、分圧器R1、R2、誤差増幅器308、プロセッサ304、及び記憶媒体306は、概して、制御回路要素として動作し、一方、ブリッジ100及びキャパシタC1は概してバックブーストスイッチングレギュレータとして動作する。オペレーションにおいて、入力電圧VIN及び入力電流IINが、例えばソーラーセル302これは、入力端子に直列又は並列に結合される多数のソーラーセルを含み得るからスイッチングレギュレータの入力端子に供給されて、出力端子で出力電圧VOUT及び出力電流IOUTを生成するようにする。制御回路要素は、出力電圧VOUT及び入力電圧VINを測定し、スイッチS1~S4に対し適切なパルス幅変調PWM又は制御信号を生成する。誤差増幅器308は、プロセッサ304がPWM信号の補正を実行できるように、分圧器からの出力を参照電圧REFと比較する。代替の配置において、誤差増幅器308及び分圧器が取り除かれ得、それらの機能がプロセッサ304によって提供される。他の代替の配置において、PWM信号の補正のための出力電圧VOUTの代わりに、入力電流IIN、出力電流Ιout、又は入力電圧VINを用いることができる。また、プロセッサ304はデジタルシグナルプロセッサ又はDSPとし得る。従来のブリッジスイッチング又はバックブーストオペレーションの場合、スイッチS1/S3又はS2/S4の対は、ほぼ同じ時間でオン及びオフに切り替えられ、デューティサイクルDBRは、スイッチS1/S3がオンであるサイクルの分数である。このスイッチングモードは、概して、1の利得G出力電圧VOUTと入力電圧V1の比を通してスムーズに動作するが、これはまた、バックモード又はブーストモードのいずれかよりも多くの電力を消散する。この過剰な電力消散は、2つではなく4つのアクティブスイッチがあることに概して起因し、また、バックモードIL=IOUT又はブーストモードIL=IINのいずれかにおける場合よりも高い平均インダクタ電流ILがあること、即ち、平均インダクタ電流ILが、入力電流IIN及び出力電流IOUTの合計であるIL=IINIOUTこと、に概して起因する。この平均インダクタ電流ILを低減することは可能であるが、スイッチS1及びS2のためのバック側及びスイッチS3及びS4のためのブースト側のデューティサイクルが無関係であると仮定し、かつ、バックデューティサイクルDBU又はブーストデューティサイクルDBOが、スイッチS1又はS3がオンであるスイッチング期間Tの分数を表すと仮定すると、利得G及びインダクタ電流ILは、下記のように表すことができる。1G=VOUT/VIN=DBU/1-DBO2IL=IINIOUT/1DBU-DBO示されているように、この利得Gは、バックデューティサイクルDBUとブーストデューティサイクルDBOの間の関係が守られる即ち、DBUG1-DBOである限り、利得Gを生成し得るバックデューティサイクルDBU及びブーストデューティサイクルDBOの組合せの連続があることを示す。また、大きなバックデューティサイクルDBU及び小さなブーストデューティサイクルDBOは、インダクタ電流ILにおけるかなりの低減を生成することが分かる。概して、これらのデューティサイクルDBU及びDBOの制御は、ソフトウェアの利用又は、記憶媒体306即ち、フラッシュメモリに具現化されるコンピュータプログラム製品の利用を介して、プロセッサ304により実行又は実施される。各ブリッジ即ち、100は、概して、所定のデッド時間、所定のオン時間、所定の最大バック利得、及び所定の最小ブースト利得などの所定の特性を有する。これらの特性の各々は、概して、ブリッジ動作モードに寄与し、典型的に、2つのブリッジモードが用いられる。補償関数Dこれは、プロセッサ304により生成され、PWMデューティサイクルを判定するために用いられるの出力が所定の最大バック利得より小さいとき、スイッチングレギュレータはバックモードで動作し、補償関数Dの出力が所定の最小ブースト利得より大きいとき、スイッチングレギュレータはブーストモードで動作する。しかし、補償関数Dの出力が所定の最大バック利得と一定値との間であるとき、スイッチングレギュレータはイニシャルブリッジモードで動作し、このモードでは、3DBU=D-C1、及び4DBO=C2、であり、C1及びC2は一定値である。ここで、式1及び2を式3及び4に適用すると、イニシャルブリッジモードのための、利得G、及びインダクタ電流ILの入力電流IINに対する比は下記の通りである。5G=D-C1/1-C2また、補償関数Dの出力が一定値と所定の最小ブースト利得との間であるとき、スイッチングレギュレータはファイナルブリッジモードで動作し、このモードでは、7DBU=C3、及び8DBO=D-C4であり、C3及びC4は一定値である。ここで、式1及び2を式7及び8に適用すると、ファイナルブリッジモードのための、利得G、及びインダクタ電流ILの入力電流IINに対する比は下記の通りである。9GC3/1-DC4システム300のためのブリッジモードのオペレーションを更に示すため、表1の説明のために、スイッチング期間T、最大バック利得、最小ブースト利得、デッド時間、及びオン時間がそれぞれ、4000ns、0.9、1.0292、150ns、及び133nsであると仮定することができる。プロセッサ304及び記憶媒体306においてこれらのブリッジモードを実現するため、コントローラクロックサイクルに関してブーストデューティサイクルDBO及びバックデューティサイクルDBUを調節するアルゴリズムが提供される即ち、l/60MHz=16.67ns。下記表2において、このアルゴリズムの一例のための、利得、及びインダクタ電流ILの入力電流IINに対する比、バックデューティサイクルDBU、及びブーストデューティサイクルDBOを見ることができる。この構成の結果、幾つかの利点が実現され得る。まず、バックモード及びブーストモード間の比較的シームレスな遷移があり、これは、入力電圧及び入力電流が概して不動的であるソーラー用途に有用であり得る。また、平均インダクタ電流ILを低減することができ、これにより、スイッチングレギュレータ内の電力損失が低減される。本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得、本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。