第1のプロセッサにより周辺機器からデータを読み取ること、前記データをレジスタにコピーすること、第2のプロセッサによる前記周辺機器の読み取り試行を前記レジスタに迂回させること、および、前記第2のプロセッサにより前記レジスタから前記データを読み取ることを含む、方法。前記第1のプロセッサをマスタプロセッサとして識別することをさらに含む、請求項1に記載の方法。前記周辺機器の読み取り試行を前記レジスタに迂回させるか否かを、マスタプロセッサタグの有無に基づいて判断することをさらに含む、請求項2に記載の方法。前記データをコピーすることは、前記データを先入れ先出しFIFOレジスタにコピーすることを含む、請求項1に記載の方法。前記第1のプロセッサおよび前記第2のプロセッサにより同一の処理シーケンスを実行することをさらに含む、請求項1に記載の方法。前記第1のプロセッサおよび前記第2のプロセッサにより時間的に分離した同一の処理シーケンスを実行することをさらに含む、請求項5に記載の方法。前記レジスタにコピーされた前記データを上書きすることをさらに含む、請求項1に記載の方法。非冗長モードで動作するため、前記レジスタを無効にすることをさらに含む、請求項1に記載の方法。前記第1のプロセッサは、第1の動作モードの処理ユニットを含み、前記第2のプロセッサは、第2の動作モードの前記処理ユニットを含み、前記第1の動作モードおよび前記第2の動作モードは、前記処理ユニットにより時間的に分離して実行される、請求項1に記載の方法。サイドバンドタグ付け信号に基づいて、前記処理ユニットの前記第1の動作モードまたは前記第2の動作モードを選択することをさらに含む、請求項9に記載の方法。前記第1のプロセッサにより前記周辺機器にデータを書き込むこと、前記第1のプロセッサにより書き込まれたデータを、ログ装置によりログ記録すること、前記第2のプロセッサにより前記周辺機器にデータを書き込むことを試みること、前記第2のプロセッサにより書き込まれた前記データを、前記ログ装置によりログ記録すること、および、前記第2のプロセッサにより書き込まれた前記データを、出力非生成周辺機器に復号化することをさらに含む、請求項1に記載の方法。第1のプロセッサにより周辺機器にデータを書き込むこと、前記第1のプロセッサにより書き込まれた前記データを、ログ装置によりログ記録すること、第2のプロセッサにより前記周辺機器にデータを書き込むことを試みること、前記第2のプロセッサにより書き込まれた前記データを、前記ログ装置によりログ記録すること、および、前記第2のプロセッサにより書き込まれた前記データを、出力非生成周辺機器に復号化することを含む、方法。前記第1のプロセッサをマスタプロセッサとして識別することをさらに含む、請求項12に記載の方法。データを前記周辺機器に書き込むか、それとも前記出力非生成周辺機器に書き込むかを、マスタプロセッサタグの有無に基づいて判断することをさらに含む、請求項13に記載の方法。前記第1のプロセッサおよび前記第2のプロセッサにより同一の処理シーケンスを実行することをさらに含む、請求項12に記載の方法。前記第1のプロセッサおよび前記第2のプロセッサにより時間的に分離した同一の処理シーケンスを実行することをさらに含む、請求項15に記載の方法。前記第2のプロセッサからの書き込みデータを前記第1のプロセッサからの書き込みデータと比較することをさらに含む、請求項12に記載の方法。前記第1のプロセッサは、第1の動作モードの処理ユニットを含み、前記第2のプロセッサは、第2の動作モードの前記処理ユニットを含み、前記第1の動作モードおよび前記第2の動作モードは、前記処理ユニットにより時間的に分離して実行される、請求項12に記載の方法。第1のプロセッサにより周辺機器からデータを読み取ること、前記データをレジスタにコピーすること、第2のプロセッサによる前記周辺機器の読み取り試行を前記レジスタに迂回させること、および、前記第2のプロセッサにより前記レジスタから前記データを読み取ることをさらに含む、請求項12に記載の方法。少なくとも2つのプロセッサのうちの一方がマスタプロセッサである、少なくとも2つのプロセッサと、前記少なくとも2つのプロセッサのうちの少なくとも一方により読み書きされるように構成された周辺機器と、前記マスタプロセッサによる前記周辺機器へのデータ読み取りをコピーし、前記少なくとも2つのプロセッサのうちの他方による迂回された周辺機器読み取り試行に応答して、前記データ読み取りを前記少なくとも2つのプロセッサのうちの前記他方のプロセッサに提供するように構成されたレジスタと、前記マスタプロセッサによる前記周辺機器へのデータ書き込みをログ記録し、前記データ書き込みを前記少なくとも2つのプロセッサのうちの他方のデータ書き込みと比較するように構成されたアクセスログ装置と、前記少なくとも2つのプロセッサのうちの前記他方からリダイレクトされたデータ書き込みを受信するように構成されたヌル応答周辺機器とを備える、システム。前記周辺機器はセンサまたはメモリ装置を含む、請求項20に記載のシステム。前記レジスタは先入れ先出しFIFOレジスタを含む、請求項20に記載のシステム。第1の実行モードおよび第2の実行モードを有するプロセッサと、前記第1の実行モード中に前記プロセッサにより読み書きされるように構成された周辺機器と、前記第1の実行モードの前記プロセッサによる前記周辺機器のデータ読み取りをコピーし、読み取り要求に応答して、前記第2の実行モードの前記プロセッサに前記データ読み取りを提供するように構成されたレジスタと、前記第1の実行モードの前記プロセッサによる前記周辺機器へのデータ書き込みをログ記録し、前記データ書き込みを前記第2の実行モードの前記プロセッサのデータ書き込みと比較するように構成されたアクセスログ装置と、前記第2の実行モードの前記プロセッサからリダイレクトされたデータ書き込みを受信するように構成されたヌル応答周辺機器とを備える、システム。前記第1および第2の実行モードで実行される命令は同一である、請求項23に記載のシステム。前記周辺機器はセンサまたはメモリ装置を含む、請求項23に記載のシステム。反対に、単一の処理ユニットが使用され、処理動作をチェックするために符号シーケンスが繰り返される場合、読み取りデータまたは書き込みデータの直接のハードウェアとハードウェアとの比較は不可能である。共有資源からの読み取りまたは書き込みからのデータが、1回目の実行時または実行前に、メモリ内の一時領域にコピーされるように、冗長実行に対する符号をわずかに変更しなければならない。アルゴリズムが完了すると、この一時値を、冗長実行値を含むハードウェアレジスタの値と比較することができる。複数のプロセッサの場合と同じ制限がここでも当てはまり得る。読み取りコマンドおよび書き込みコマンドの両方がバスレベルにおいて単一のトランザクションだけであるため、冗長性チェックはプロセッサだけをカバーし、中間ブリッジまたはオンチップ通信基盤を通るセンササブシステムからのデータの読み取りデータまたは書き込みデータの転送は一切カバーしない。さらに、続く比較のために初期コピーをメモリに記録するために、符号シーケンスを変更しなければならないという要件は、プログラマに対して追加の複雑性を生み出すだけならず、時間的に分離した実行が全く同じ命令を実行することを保証することを難しくもする。実施形態は、周辺機器に対して読み書きを行うシステムおよび方法に関する。1つの実施形態では、方法は、第1のプロセッサにより周辺機器からデータを読み取ること、データをレジスタにコピーすること、第2のプロセッサによる周辺機器の読み取り試行をレジスタに迂回させること、および第2のプロセッサによりレジスタからデータを読み取ることを含む。1つの実施形態では、方法は、第1のプロセッサによりデータを周辺機器に書き込むこと、ログ装置により第1のプロセッサによるデータ書き込みをログ記録すること、第2のプロセッサにより周辺機器にデータを書き込むことを試みること、ログ装置により第2のプロセッサによるデータ書き込みをログ記録すること、および出力非生成周辺機器への第2のプロセッサによるデータ書き込みを復号化することを含む。1つの実施形態では、システムは、少なくとも2つのプロセッサのうちの一方がマスタプロセッサである、少なくとも2つのプロセッサと、少なくとも2つのプロセッサのうちの少なくとも一方により読み書きされるように構成された周辺機器と、マスタプロセッサによる周辺機器のデータ読み取りをコピーし、少なくとも2つのプロセッサのうちの他方による迂回された周辺機器読み取り試行に応答して、データ読み取りを少なくとも2つのプロセッサのうちの他方に提供するように構成されたレジスタと、マスタプロセッサによる周辺機器へのデータ書き込みをログ記録し、そのデータ書き込みを少なくとも2つのプロセッサのうちの他方のデータ書き込みと比較するように構成されたアクセスログ装置と、少なくとも2つのプロセッサのうちの他方からリダイレクトされたデータ書き込みを受信するように構成されたヌル応答周辺機器とを備える。1つの実施形態では、システムは、第1の実行モードおよび第2の実行モードを有するプロセッサと、第1の実行モード中にプロセッサにより読み書きされるように構成された周辺機器と、第1の実行モードのプロセッサによる周辺機器のデータ読み取りをコピーし、読み取り要求に応答して、第2の実行モードのプロセッサにデータ読み取りを提供するように構成されたレジスタと、第1の実行モードのプロセッサによる周辺機器へのデータ書き込みをログ記録し、そのデータ書き込みを第2の実行モードのプロセッサのデータ書き込みと比較するように構成されたアクセスログ装置と、第2の実行モードのプロセッサからリダイレクトされたデータ書き込みを受信するように構成されたヌル応答周辺機器とを備える。本発明は、添付図面に関連して本発明の各種実施形態の以下の詳細な説明に鑑みてより完全に理解することができる。本発明は、様々な変更および代替の形態を受け入れることが可能であるが、その詳細が図面中に例として示され、詳細に説明される。しかし、説明される特定の実施形態に本発明を限定する意図がないことを理解されたい。逆に、すべての変更、均等物、および代替が、添付の特許請求の範囲に定義される本発明の主旨および範囲内にあることが意図される。実施形態は、時間的に分離した冗長実行を利用するロバスト計算中に、インタフェース周辺機器または他の共有資源に対して読み書きを行うシステムおよび方法に関する。実施形態は、自動車、銀行金融、航空宇宙、防衛、インターネット決済等の安全に関連のある用途で利用することができる。安全は、自動車システム等の人の安全または物理的な安全ならびに特に銀行金融システム等のセキュリティの文脈を指すことができる。各種実施形態が、デュアル中央処理ユニットCPUまたは他のマルチCPU構成に対する用途を有し得るが、シングルCPU構成用への適応も意図される。シングルCPU構成またはマルチCPU構成は、実施形態では、1つもしくは複数の集積回路および/または1つもしくは複数の集積回路パッケージに集積し得る。図1を参照して、安全システム構成100のブロック図を示す。システム100は、第1のCPU102および第2のCPU104を備えるが、他の実施形態では、システム100は、任意の数の並列処理ユニットに拡張し得る。さらに、システム100はシングルCPUを備えてもよく、これについてさらに詳細に後述する。ここで考察されるマルチCPUの例は、図1に示されるように、デュアルCPU実施形態の状況であるが、より多数または少数のCPUを有する実施形態に対する制限はない。CPU102および104は、共有相互接続およびブリッジ106を介して周辺サブシステムに結合される。周辺サブシステムは、センサ、メモリデータ構造等の1つまたは複数の周辺機器108を含む。システム100は、単一の周辺機器108を有して示されるが、他の実施形態は追加の、かつ/または様々な周辺機器108を備え得る。システム100は、1つの実施形態では、読み取りスヌープ先入れ先出しFIFO装置110も備える。動作に際して、CPU102および104は同一の符号シーケンスを実行する。しかし、1つの実施形態では、CPU104は、周辺機器108に対して別個のバストランザクションを生成する。周辺機器108のアクセスログ構成要素がこれらトランザクションを記録し、FIFO110は、読み取りデータがプロセッサに達した際、周辺サブシステムからCPU102および104への読み取りデータが同一であることを保証する能力を提供する。図2も参照すると、安全な実行および動作を保証するために、処理シーケンスすなわち、命令、読み取りデータおよび書き込みデータが、CPU102およびCPU104による各冗長実行に対して同一であることが望ましい。しかし、従来のロックステップ手法と異なり、実施形態では、命令実行を時間内で分離することができる。202において、各CPU102および104は、プログラムカウンタをシステム100内のその他のCPUのプログラムカウンタと比較して、CPU102または104のいずれが先に、特定の読み取りトランザクションを実行するかを判断する。次に、第1のプロセッサが、プログラムシーケンスでのマスタプロセッサとして指定される。本明細書での例では、CPU102がマスタプロセッサとして指定される。1つの実施形態では、マスタプロセッサは永久的に割り当てられる必要はなく、別のCPUがマスタCPUとしてのステータスを引き継ぐことも可能である。1つの実施形態では、マスタCPU102は、204において、周辺機器108から直接読み取ることができるが、マスタCPU102によるいかなるデータ読み取りもスヌーピングされ、206において、FIFO110に自動的に書き込まれる。208において、CPU104等の他のプロセッサが、同じ読み取りトランザクションを後に実行する場合、これらの非マスタCPUは、読み取り値がマスタCPU102が読み取ったものと異なり得るため、周辺機器108からの読み取りが阻止される。例えば、周辺機器108がセンサ装置を含む1つの実施形態では、周辺機器108により感知した特性が、マスタCPU102が読み取ってからCPU104が読み取るまでに経過する時間中に変化し得る。非マスタCPUによる周辺機器108からの直接読み取りの阻止は、1つの実施形態では、マスタCPU識別タグに関連するバスサイドバンド信号のCPUハードウェア変更により達成される。このタグは、トランザクションを、周辺機器108から、FIFO110からスヌーピングされた読み取りデータをその後供給する特別なスレーブ装置に迂回すべきバスアドレス復号器を指す。命令ストリームが各CPU102および104に対して同一であることが望ましいため、FIFO110からスヌーピングされたデータを読み取ることにより、読み取りデータが各CPU102および104に対して同じであることが保証される。1つの実施形態では、各CPU102および104は、読み取り命令シーケンス内の各CPUの現在の位置を示すFIFO110内の読み取りポインタを有する。各冗長プロセッサがデータ値を読み取った後、210において、FIFO110内のデータ値を無効化し上書きすることができる。1つの実施形態では、上述したマスタCPU識別タグを使用して、特定のCPUが現在、冗長モードで動作中であるか否かを示すこともできる。205において、チェックを行うことができる。特定のCPUが冗長モードで動作中ではない場合、システム100は、冗長実行が必要ないモードに切り替わることができ、それにより、212において、FIFO110および特別なバス動作を無効にし、214において、周辺機器108からデータを直接読み取ることができる。システム100に対するさらなる適応は、シングルCPU実施形態の状況において、システム100がスヌーピングのオンオフを切り替えることを可能とする。図3では、システム300はシングルCPU102を備える。CPU102は、時間的に分離した冗長実行を行うように動作し、2つの実行モード:実モード112およびチェッカーモード114を有する。実モード112では、CPU102はマスタCPUとして動作し、周辺機器108から読み取る。続く時間的に分離した実行において、CPU102は、FIFO110から読み取るために上述した特別なバス挙動を有する非マスタCPUとして、チェッカーモード114で動作する。モード112および114で実行する符号は同一であり、サイドバンドタグ信号が実施されて、CPU102がモード112で動作中であるか、それともモード114で動作中であるかを示す。したがって、CPU102の読み取りモード112およびチェッカーモード114のそれぞれは、周辺機器108から生じる同じデータを取得し、同じ命令シーケンスが実行される。したがって、図3の実施形態は、安全レベルをあまり犠牲にすることなく、より安価な実施を提供することができる。マルチプロセッサシステムでの周辺機器へのデータの書き込みを参照すると、従来のシステムは通常、データが書き込まれる周辺機器に1つだけのプロセッサが結合された状態で、ロックステップで複数のプロセッサを実行する。そのような構成では、冗長書き込みデータの比較はそのプロセッサに制限され、中間基盤を通るデータの転送をカバーしない。この理由および他の理由により、複数のプロセッサに影響する共通原因故障のリスク増大が、そのようなシステムに存在する。シングルプロセッサシステムにも、後続実行において書き込みアドレスを変更する必要があるなどの欠点が存在する。図4を参照すると、実施形態では、従来のシングルプロセッサおよびマルチプロセッサの安全システムに関連する欠点を回避しながら、周辺機器に書き込むことも可能である。システム400は上述したシステム100と同様であり、プロセッサ102および104を備えるが、他の実施形態では、任意の数の並列プロセッサを使用することができる。システム100と同様に、CPU102および104は、動作に際して同一の符号シーケンスを実行する。従来のシステムとは対照的に、CPU104は、周辺機器108に対する別個のバストランザクションを生成し、ログ装置116はこれらトランザクションを記録し、各CPU102および104からのトランザクションが、周辺サブシステムに到着した際に同一であることをチェックする能力を提供する。システム100と同様に、システム400内のCPU102および104により実行される命令は同一でなければならない。しかし、従来のロックステップ手法とは対照的に、各プロセッサによる命令実行を時間的に分離することができる。システム400では、図5も参照すると、周辺機器108への並列プロセッサによる複数の冗長書き込みは時間的に分離され、1つはバスサイドバンド信号によりマスタトランザクションとして識別される。502において、プロセッサのうちの1つはマスタとして指定される。例では、CPU102がマスタCPU102として指定される。実施形態では、新しい符号が、フレキシブル周辺機器FPIアドレスフェーズと共に送信される既存のFPIマスタ識別タグフィールドに使用される。これらの新しい符号は、CPU番号、およびCPUが、504において判断することができる、シグネチャ解析モードで現在動作中であるか否かを含むことができる。506において、バスアドレス復号器は、シグネチャ解析モードにおいて特定のCPUタグすなわち、マスタタグを有するデータ書き込みだけが周辺機器108へ対して復号化されるように変更される。他のタグを有するデータ書き込みすなわち、マスタCPU102以外のCPUから生じるデータは、508において、今までどおりログ装置116によりログ記録され、比較されるが、ヌル応答を返す510において、デフォルトスレーブを選択するために復号化される。別の実施形態では、データ読み取りおよび図1に関連して説明したのと同様に、データ書き込みは、アクセスログ装置116の使用に代えてFIFO110を使用してチェックされる。アクセスログ装置116およびシステム400は、FIFO110を使用する書き込みデータ実施形態と比較して全体の単純性に関する利点を提供し得る。システム300と同様に、システム400も、ログ装置の機能が有効化および無効化されるように構成することができる。図6を参照すると、これはシングルプロセッサの実施形態を可能にする。システム600において、CPU102は、冗長的に、かつ、時間的に分離して実行する2つの動作モード:実モード112およびチェッカーモード114を有する。実モード112では、CPU112は周辺機器108に書き込み、書き込みデータはログ装置116にログ記録される。チェッカーモード114での続く実行において、CPU102により生成されるか、またはCPU102から生じる書き込みデータが、ログ装置116にログ記録された実モード112からの書き込みデータと突き合わせてチェックされて、一致することを保証する。システム600において、図4を参照して上述した復号化マスキングのオンオフを、シグネチャ解析モードの状態から独立して切り替えることができる。したがって、実施形態は、冗長実行からの同一の読み取りトランザクションが周辺サブシステムに到着したことを確かめる機会と、CPUに到着した読み取りデータが各冗長実行に対して同一であることすなわち、読み取りデータが周辺機器の1回の読み取りから導出されることを保証する機会を含め、いくつかの有益な側面を提供する。書き込み側では、実施形態は、冗長実行からの同一の書き込みトランザクション実行が別の周辺サブシステムに到着したことを確かめる機会と、アクチュエータ周辺機器自体が1つの書き込みトランザクションだけに応答し、冗長書き込みトランザクションが無視されることを保証する機会を提供する。したがって、実施形態では、周辺サブシステムとプロセッサとの間での両方向での全体のデータ読み書きパスの冗長性を介する暗黙的なチェックが、特別な符号を準備する必要なく提供される。システム、装置、および方法の様々な実施形態を本明細書に説明した。これら実施形態は、単なる例として与えられており、本発明の範囲を限定する意図はない。さらに、説明した実施形態の様々な特徴を様々な方法で組み合わせて、多くの追加の実施形態を生成し得ることを理解されたい。さらに、様々な材料、寸法、形状、実施場所等を、開示された実施形態と併せて使用するものとして説明したが、本発明の範囲を超えずに、開示されるもの以外を利用することも可能である。本発明が、上述された任意の個々の実施形態に示されるよりも少数の特徴を備えてもよいことを当業者は認識しよう。本明細書に説明された実施形態は、本発明の様々な特徴を組み合わせ得る方法の網羅的な表現であることを意味していない。したがって、実施形態は、特徴の相互に排他的な組み合わせではなく、むしろ、本発明は、当業者に理解されるように、異なる個々の実施形態から選択された異なる個々の特徴の組み合わせを含み得る。上記において参照により援用されるいかなる文献も、本明細書における明示的な開示とは逆の主旨が援用されないように制限される。上記において参照により援用されるいかなる文献も、その文献に含まれる請求項が参照により本明細書に援用されないようにさらに制限される。上記において参照により援用されるいかなる文献も、その文献で提供されるいかなる定義も、本明細書に明示的に含まれない限り、参照により本明細書に援用されないようにさらに制限される。本発明の特許請求の範囲を解釈するために、特定の用語する手段またはするステップが請求項内に記載されない限り、米国特許法第112条第6段落の規定を発動すべきではないことが明白に意図される。