基板上部に配設され、内部に2次元電子ガス2DEGチャネルを形成する窒化物半導体層と、前記窒化物半導体層にオミック接合されたドレイン電極と、前記ドレイン電極と離間配設され、前記窒化物半導体層にショットキー接合され、内部に前記窒化物半導体層にオミック接合されるオミックパターンを含むソース電極と、前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上に及び前記ソース電極の少なくとも一部上にかけて形成された誘電層と、前記ドレイン電極と離間されるように前記誘電層上に配設され、一部が前記誘電層を挟んで前記ソース電極のドレイン方向のエッジ部分上部に形成されたゲート電極と、を含む窒化物半導体素子。前記ソース電極のドレイン方向のエッジ部分上部に形成された前記ゲート電極の一部は、前記ソース電極のオミックパターンの少なくとも一部をカバーするように形成されたことを特徴とする請求項1に記載の窒化物半導体素子。前記オミックパターンは、格子配列構造を有することを特徴とする請求項1に記載の窒化物半導体素子。前記オミックパターンは、前記ドレイン電極の配列と平行にまたは垂直に配設された多数の棒構造を有することを特徴とする請求項1に記載の窒化物半導体素子。前記窒化物半導体層は、前記基板上部に配設され、窒化ガリウム系列材料を含む第1の窒化物層と、前記第1の窒化物層上に異種接合され、前記第1の窒化物層より広いエネルギバンドギャップを有する異種の窒化ガリウム系列材料を含む第2の窒化物層と、を含むことを特徴とする請求項1に記載の窒化物半導体素子。前記第1の窒化物層は、窒化ガリウムGaNを含み、前記第2の窒化物層は、アルミニウム窒化ガリウムAlGaN、インジウム窒化ガリウムInGaN及びインジウムアルミニウム窒化ガリウムInAlGaNのうちのいずれか一つを含むことを特徴とする請求項5に記載の窒化物半導体素子。基板上部に配設され、内部に2次元電子ガス2DEGチャネルを形成する窒化物半導体層と、前記窒化物半導体層にオミック接合されたドレイン電極と、前記ドレイン電極と離間配設され、前記窒化物半導体層にショットキー接合され、内部に前記窒化物半導体層にオミック接合されるオミックパターンを含むソース電極と、前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上に及び前記ソース電極の少なくとも一部上にかけて形成された誘電層と、前記誘電層を挟んで前記ソース電極のドレイン方向のエッジ部分上部に形成された第1の領域、及び前記ドレイン電極と前記ソース電極との間の前記誘電層上に前記ドレイン電極と離間されるように配設された第2の領域を含むゲート電極と、を含む窒化物半導体素子。前記ゲート電極は、前記第1の領域と前記第2の領域とに分離され、前記第2の領域は、フローティングゲートを形成することを特徴とする請求項7に記載の窒化物半導体素子。前記第1の領域は、前記ソース電極のオミックパターンの少なくとも一部をカバーするように形成されたことを特徴とする請求項7に記載の窒化物半導体素子。前記オミックパターンは、格子配列構造を有することを特徴とする請求項8に記載の窒化物半導体素子。前記オミックパターンは、前記ドレイン電極の配列と平行にまたは垂直に配設された多数の棒構造を有することを特徴とする請求項8に記載の窒化物半導体素子。前記窒化物半導体層は、前記基板上部に配設され、窒化ガリウム系列材料を含む第1の窒化物層と、前記第1の窒化物層上に異種接合され、前記第1の窒化物層より広いエネルギバンドギャップを有する異種の窒化ガリウム系列材料を含む第2の窒化物層と、を含むことを特徴とする請求項8に記載の窒化物半導体素子。前記窒化物半導体素子は、前記基板と前記窒化物半導体層との間にバッファ層をさらに含むことを特徴とする請求項1~12のうちの少なくともいずれか一つに記載の窒化物半導体素子。前記基板は、シリコンSi、シリコンカーバイドSiC及びサファイヤAl2O3のうちの少なくともいずれか一つを用いることを特徴とする請求項1~12のうちの少なくともいずれか一つに記載の窒化物半導体素子。前記誘電層は、SiN、SiO2及びAl2O3のうちの少なくともいずれか一つを含むことを特徴とする請求項1~12のうちの少なくともいずれか一つに記載の窒化物半導体素子。前記窒化物半導体素子は、パワートランジスタ素子であることを特徴とする請求項1~12のうちの少なくともいずれか一つに記載の窒化物半導体素子。基板上部に、内部に2次元電子ガス2DEGチャネルを生成する窒化物半導体層を形成するステップと、前記窒化物半導体層にオミック接合されるドレイン電極と、前記ドレイン電極と離間配設され、前記窒化物半導体層にショットキー接合され、内部に前記窒化物半導体層にオミック接合されるオミックパターンを含むソース電極とを形成するステップと、前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上及び前記ソース電極の少なくとも一部上にかけて誘電層を形成するステップと、前記ドレイン電極と離間されるように前記誘電層上にゲート電極を形成し、前記ゲート電極の一部を前記ソース電極のドレイン方向のエッジ部分上部の前記誘電層上に形成するステップと、を含む窒化物半導体素子の製造方法。前記ゲート電極を形成するステップにおいて、前記ソース電極のドレイン方向のエッジ部分上部に形成された前記ゲート電極の一部が前記ソース電極のオミックパターンの少なくとも一部をカバーするように前記ゲート電極を形成することを特徴とする請求項17に記載の窒化物半導体素子の製造方法。前記ソース電極を形成するステップにおいて、前記オミックパターンは、格子配列構造を有することを特徴とする請求項17に記載の窒化物半導体素子の製造方法。前記ソース電極を形成するステップにおいて、前記オミックパターンは、前記ドレイン電極の配列と平行にまたは垂直に配設された多数の棒構造を有することを特徴とする請求項17に記載の窒化物半導体素子の製造方法。前記窒化物半導体層を形成するステップは、前記基板上部に窒化ガリウム系列材料を含む第1の窒化物層をエピタキシャル成長させて形成するステップと、前記第1の窒化物層をシード層として前記第1の窒化物層より広いエネルギバンドギャップを有する異種の窒化ガリウム系列材料を含む第2の窒化物層をエピタキシャル成長させて形成するステップと、を含むことを特徴とする請求項17に記載の窒化物半導体素子の製造方法。基板上部に、内部に2次元電子ガス2DEGチャネルを生成する窒化物半導体層を形成するステップと、前記窒化物半導体層にオミック接合されるドレイン電極と、前記ドレイン電極と離間配設され、前記窒化物半導体層にショットキー接合され、内部に前記窒化物半導体層にオミック接合されるオミックパターンを含むソース電極とを形成するステップと、前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上及び前記ソース電極の少なくとも一部上にかけて誘電層を形成するステップと、前記誘電層を挟んで前記ソース電極のドレイン方向のエッジ部分上部に形成された第1の領域、及び前記ドレイン電極と前記ソース電極との間の前記誘電層上に前記ドレイン電極と離間されるように配設された第2の領域を含むゲート電極を形成するステップと、を含む窒化物半導体素子の製造方法。前記ゲート電極を形成するステップにおいて、前記第1の領域と前記第2の領域とを分離して前記ゲート電極を形成し、前記第2の領域は、前記ドレイン電極と前記ソース電極との間の前記誘電層上にフローティングゲートとして形成することを特徴とする請求項22に記載の窒化物半導体素子の製造方法。前記ゲート電極を形成するステップにおいて、前記第1の領域が前記ソース電極のオミックパターンの少なくとも一部をカバーするように前記ゲート電極を形成することを特徴とする請求項22に記載の窒化物半導体素子の製造方法。前述のようなノーマリ-オン構造の問題を解決すると共にノーマリ-オフ動作する半導体素子を具現する必要がある。本発明は上記の問題点に鑑みて成されたものであって、その目的は、半導体素子、例えばFETのソース領域にショットキーSchottky電極を形成し、内部にオミックパターン電極を備え、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ-オフNormally-off;N-offまたはエンハンスメントモードEnhancementMode動作すると共に高耐圧及び高電流で動作可能な、半導体素子及び製造方法を提供することにある。上記目的を解決するために、本発明の好適な実施形態によれば、基板上部に配設され、内部に2次元電子ガス2DEGチャネルを形成する窒化物半導体層と、該窒化物半導体層にオミック接合されたドレイン電極と、該ドレイン電極と離間配設され、該窒化物半導体層にショットキー接合され、内部に該窒化物半導体層にオミック接合されるオミックパターンを含むソース電極と、該ドレイン電極と該ソース電極との間の窒化物半導体層上及び該ソース電極の少なくとも一部上にかけて形成された誘電層と、該ドレイン電極と離間して誘電層上に配設され、一部が誘電層を挟んでソース電極のドレイン方向のエッジ部分上部に形成されたゲート電極と、を含む窒化物半導体素子が提供される。本発明の実施形態によれば、ソース電極のドレイン方向のエッジ部分上部に形成されたゲート電極の一部は、ソース電極のオミックパターンの少なくとも一部をカバーするように形成される。本発明の実施形態によれば、オミックパターンは、格子配列構造を有する。本発明の実施形態によれば、オミックパターンは、ドレイン電極の配列と平行にまたは垂直方向に配設された多数の棒構造を有する。本発明の実施形態によれば、窒化物半導体層は、基板上に配設され、窒化ガリウム系列材料を含む第1の窒化物層と、該第1の窒化物層上に異種接合され、第1の窒化物層より広いエネルギバンドギャップを有する異種の窒化ガリウム系列材料を含む第2の窒化物層と、を含む。望ましくは、第1の窒化物層は、窒化ガリウムGaNを含み、第2の窒化物層は、アルミニウム窒化ガリウムAlGaN、インジウム窒化ガリウムInGaN及びインジウムアルミニウム窒化ガリウムInAlGaNのうちのいずれか一つを含む。また、上記目的を解決するために、本発明の他の好適な実施形態によれば、基板上に配設され、内部に2次元電子ガス2DEGチャネルを形成する窒化物半導体層と、該窒化物半導体層にオミック接合されたドレイン電極と、該ドレイン電極と離間配設され、窒化物半導体層にショットキー接合され、内部に窒化物半導体層にオミック接合されるオミックパターンを含むソース電極と、ドレイン電極とソース電極との間の窒化物半導体層上及び該ソース電極の少なくとも一部上にかけて形成された誘電層と、該誘電層を挟んでソース電極のドレイン方向のエッジ部分上部に形成された第1の領域、及びドレイン電極とソース電極との間の誘電層上にドレイン電極と離間して配設された第2の領域を含むゲート電極と、を含む窒化物半導体素子が提供される。本発明の実施形態によれば、ゲート電極は、第1の領域及び第2の領域に分離され、該第2の領域は、フローティングゲートを形成する。本発明の実施形態によれば、第1の領域は、ソース電極のオミックパターンの少なくとも一部をカバーするように形成される。本発明の実施形態によれば、オミックパターンは、格子配列構造を有する。本発明の実施形態によれば、オミックパターンは、ドレイン電極の配列と平行にまたは垂直方向に配設された多数の棒構造を有する。本発明の実施形態によれば、窒化物半導体層は、基板上に配設され、窒化ガリウム系列材料を含む第1の窒化物層と、該第1の窒化物層上に異種接合され、該第1の窒化物層より広いエネルギバンドギャップを有する異種の窒化ガリウム系列材料を含む第2の窒化物層と、を含む。望ましくは、第1の窒化物層は、窒化ガリウムGaNを含み、第2の窒化物層は、アルミニウム窒化ガリウムAlGaN、インジウム窒化ガリウムInGaN及びインジウムアルミニウム窒化ガリウムInAlGaNのうちのいずれか一つを含む。本発明によれば、窒化物半導体素子は、基板と窒化物半導体層との間にバッファ層をさらに含む。本発明によれば、基板は、シリコンSi、シリコンカーバイドSiC及びサファイヤAl2O3のうちの少なくともいずれか一つを用いる基板である。本発明によれば、誘電層は、SiN、SiO2及びAl2O3のうちの少なくともいずれか一つを含む。本発明によれば、窒化物半導体素子は、パワートランジスタ素子である。また、上記目的を解決するために、本発明のさらに他の好適な実施形態によれば、基板上部に、内部に2次元電子ガス2DEGチャネルを生成する窒化物半導体層を形成するステップと、該窒化物半導体層にオミック接合されるドレイン電極と、該ドレイン電極と離間配設され、該窒化物半導体層にショットキー接合され、内部に窒化物半導体層にオミック接合されるオミックパターンを含むソース電極を形成するステップと、ドレイン電極とソース電極との間の窒化物半導体層上及び該ソース電極の少なくとも一部上にかけて誘電層を形成するステップと、ドレイン電極と離間して誘電層上にゲート電極を形成し、ゲート電極の一部をソース電極のドレイン方向のエッジ部分上部の誘電層上に形成するステップと、を含む窒化物半導体素子の製造方法が提供される。本発明によれば、前記ゲート電極を形成するステップにおいて、ソース電極のドレイン方向のエッジ部分上部に形成されたゲート電極の一部がソース電極のオミックパターンの少なくとも一部をカバーするようにゲート電極を形成する。本発明によれば、前記ソース電極を形成するステップにおいて、オミックパターンは、格子配列構造を有する。また、一実施形態によれば、前記ソース電極を形成するステップにおいて、オミックパターンは、ドレイン電極の配列と平行にまたは垂直方向に配設された多数の棒構造を有する。本発明によれば、前記窒化物半導体層を形成するステップは、基板上部に窒化ガリウム系列材料を含む第1の窒化物層をエピタキシャル成長させて形成するステップと、該第1の窒化物層をシード層として該第1の窒化物層より広いエネルギバンドギャップを有する異種の窒化ガリウム系列材料を含む第2の窒化物層をエピタキシャル成長させて形成するステップと、を含む。また、上記目的を解決するために、本発明のさらに他の好適な実施形態によれば、基板上に、内部に2次元電子ガス2DEGチャネルを生成する窒化物半導体層を形成するステップと、該窒化物半導体層にオミック接合されるドレイン電極と、該ドレイン電極と離間配設され、該窒化物半導体層にショットキー接合され、内部に窒化物半導体層にオミック接合されるオミックパターンを含むソース電極を形成するステップと、ドレイン電極とソース電極との間の窒化物半導体層上及び該ソース電極の少なくとも一部上にかけて誘電層を形成するステップと、誘電層を挟んでソース電極のドレイン方向のエッジ部分上部に形成された第1の領域、及びドレイン電極とソース電極との間の誘電層上にドレイン電極と離間して配設された第2の領域を含むゲート電極を形成するステップと、を含む窒化物半導体素子の製造方法が提供される。本発明によれば、前記ゲート電極を形成するステップにおいて、第1の領域及び第2の領域を分離して前記ゲート電極を形成し、前記第2の領域は、ドレイン電極とソース電極との間の誘電層上にフローティングゲートとして形成される。本発明によれば、前記ゲート電極を形成するステップにおいて、第1の領域がソース電極のオミックパターンの少なくとも一部をカバーするように前記ゲート電極を形成する。また、本発明による窒化物半導体素子の製造方法は、前記窒化物半導体層を形成するステップにおいて、基板上部に窒化物半導体層を形成する前に、該基板上にバッファ層を形成するステップを、さらに含む。本発明によれば、半導体素子、例えばFETのソース領域にショットキー電極を形成し、内部にオミックパターン電極を備え、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ-オフまたはエンハンスメントモード動作すると共に高耐圧及び高電流で動作可能な半導体素子を得ることができる。また、本発明によれば、既存のGaNノーマリ-オフ素子に比べて高耐圧及び高電流で動作可能であると共に、製造工程が簡単で素子の製作が容易となる。すなわち、従来のノーマリ-オフHEMTのイオン注入、200~300オングストロング厚さのAlGaN層のエッチングなどの高難易度の工程が必要ではなく、その製作が容易となる。また、本発明によれば、ソース電極のショットキー障壁によってリーク電流を防止する構造によって、既存ノーマリ-オフHEMTに比べてリーク電流が低く耐圧が高くなるという効果が奏し、ショットキーソース電極内にオミックパターン電極を備えてオン抵抗を低くして高電流動作が可能になるという効果が奏する。また、本発明によれば、ゲート構造がソース電極のエッジ部分上部及びドレイン電極とソース電極との間の誘電層上に形成されており、電界が分散して耐圧を高めるフィールドプレートの役割も共に果たすと共に、ソース電極とゲート電極との間の距離が短く、トランスコンダクタンスtransconductanceが高くなるという長所がある。以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる含むとは、言及された構成要素、ステップ、動作及び/又は素子は、一つ以上の他の構成要素、ステップ、動作及び/又は素子の存在または追加を排除しないことに理解されたい。図1は、本発明の一実施形態による窒化物半導体素子の概略的な断面図であって、図4a~図4b中のI-I’に沿った断面図である。図2a~図2dは各々、図1の窒化物半導体素子の製造方法を概略的に示す断面図である。図3は、本発明の他の実施形態による窒化物半導体素子の概略的な断面図である。図4a~図4cは各々、本発明の実施形態による窒化物半導体素子の概略的な平面図である。図5は、本発明のさらに他の実施形態による窒化物半導体素子の概略的な断面図である。まず、図1、図3、図4a~図4c及び図5を参照して、本発明の一実施形態による窒化物半導体素子を詳記する。図1、図3及び図5に示すように、本発明の一実施形態による窒化物半導体素子は、基板10上に配設された窒化物半導体層30、ドレイン電極50、ソース電極60、誘電層40及びゲート電極70を含む。図1及び図5に示すように、本実施形態において、窒化物半導体層30は、基板10上に配設される。基板10は、一般に絶縁基板を用いて、実に絶縁性及び高抵抗性を有する基板を用いてもよい。本発明の他の一実施形態によれば、図1、図3及び図5に示すように、基板10は、シリコンSi、シリコンカーバイドSiC及びサファイヤAl2O3のうちの少なくともいずれか一つを用いて製造されることができ、または公知の他の基板材料を用いて製造されることができる。窒化物半導体層30は、基板10上に直接形成されてもよい。望ましくは、窒化物半導体層30は、窒化物単結晶薄膜をエピタキシャル成長させて形成する。窒化物半導体層30を形成するためのエピタキシャル成長工程には、液相成長法LPE:LiquidPhaseEpitaxy、化学気相蒸着法CVD:ChemicalVaporDeposition、分子ビーム成長法MBE:MolecularBeamEpitaxy、有機金属気相蒸着法MOCVD:MetalorganicCVDなどが挙げられる。また、図3を参照して、本発明の他の実施形態によれば、基板10と窒化物半導体層30との間にバッファ層20を設け、窒化物半導体層30をバッファ層20上に形成する。バッファ層20は、基板10と窒化物半導体層30との格子不整合による問題点を解決するために提供される。バッファ層20は、一つの層だけではなく、窒化ガリウムGaN、アルミニウム窒化ガリウムAlGaN、窒化アルミニウムAlN、インジウム窒化ガリウムInGaNまたはインジウムアルミニウム窒化ガリウムInAlGaNなどを含む複数の層で形成されることができる。また、バッファ層20は、窒化ガリウム以外の他の3-5族化合物半導体によって形成することもできる。例えば、基板10がサファイヤ基板10の場合、窒化ガリウムを含む窒化物半導体層30との格子定数及び熱膨脹係数の差によって誤整合mismatchになることを阻むために、バッファ層20の成長は重要である。図1、図3及び図5を参照して、窒化物半導体層30の内部には、2次元電子ガス2DEGチャネル35が形成される。窒化物半導体素子のゲート電極70にバイアス電圧を印加すると、窒化物半導体層30内の2DEGチャネル35を通じて電子が移動し、電流がドレイン電極50とソース電極60との間に流れるようになる。窒化物半導体層30を成す窒化物としては、窒化ガリウムGaN、アルミニウム窒化ガリウムAlGaN、インジウム窒化ガリウムInGaN、インジウムアルミニウム窒化ガリウムInAlGaNなどが挙げられる。本発明の実施形態によれば、窒化物半導体層30は、異種接合された窒化ガリウム系列の半導体層30であって、異種接合された界面でエネルギバンドギャップの差によって2次元電子ガスチャネル35が形成される。異種接合される窒化ガリウム系列の半導体層30で異種接合間の格子定数差が小さいほど、バンドギャップとの極性の差が減るようになり、これにより2DEGチャネル35の形成が抑制される。異種接合の時、エネルギバンドギャップの不連続性によって広いバンドギャップを有する材料から小さなバンドギャップを有する材料への自由電子が移動するようになる。このような電子は、異種接合界面に蓄積されて2DEGチャネル35を形成し、ドレイン電極50とソース電極60との間で電流が流れるようにする。図1、図3及び図5に示すように、窒化物半導体層30は、第1窒化物層31及び第2の窒化物層33を含む。第1窒化物層31は、基板10上に配設され、窒化ガリウム系列の材料を含む。第2の窒化物層33は、第窒化物層31上に異種接合され、該第1窒化物層31より広いエネルギバンドギャップを有する異種の窒化ガリウム系列の材料を含む。この時、第2の窒化物層33は、第1窒化物層31内に形成される2DEGチャネル35へ電子を供給する役割をする。一例として、電子を供与する第2の窒化物層33は、第1の窒化物層31より薄い厚さで形成されることが望ましい。望ましくは、本発明の実施形態によれば、第1の窒化物層31は、窒化ガリウムGaNを含み、第2の窒化物層33は、アルミニウム窒化ガリウムAlGaN、インジウム窒化ガリウムInGaN及びインジウムアルミニウム窒化ガリウムInAlGaNのうちのいずれか一つを含む。望ましくは、一実施形態によれば、第1の窒化物層31は、窒化ガリウムGaNを含み、第2の窒化物層33は、アルミニウム窒化ガリウムAlGaNを含む。続いて、図1、図3、図4a~図4c及び図5を参照して、本発明の実施形態の構成がより詳しく説明する。図1、図3、図4a~図4c及び図5に示すように、本実施形態による窒化物半導体素子のドレイン電極50及びソース電極60が窒化物半導体層30に形成される。ドレイン電極50は、窒化物半導体層30にオミック接合50aされている。ソース電極60は、ドレイン電極50と離間して配設され、窒化物半導体層30にショットキー接合60aされる。ショットキーソース電極60の構造によって、逆方向バイアスによって逆方向に駆動される時、ソース電極60のショットキー接合領域60aで生成される空乏領域によって2次元電子ガス2DEGによる電流の流れを安定して遮断することができる。これによって、逆方向電流の流れを遮断することができ、ノーマリ-オフ状態を具現することができるようになる。より詳しくは、逆方向バイアス電圧が印加された場合、ソース電極60のショットキー接合領域60aで生成される空乏領域が2DEGチャネル35領域まで拡張され、2DEGチャネル35を遮断し、逆方向降伏電流を増加させるようになる。特に、逆方向バイアス電圧の印加時、ソース電極60のドレイン側のコーナー寄りのショットキー接合領域60aで空乏領域が大きく拡張される。一方、順方向バイアス電圧をかけると、ソース電極60のショットキー接合領域60aで生成される空乏領域が小さくなり、2DEGチャネル35を通じてドレイン電極50とソース電極60との間に電流が流れるようになる。また、本発明では、図1、図3、図4a~図4c及び図5に示すように、ソース電極60内部に窒化物半導体層30にオミック接合65aされるオミックパターン65を含ませてソース電極60を形成する。本発明において、ソース電極60内部の下端界面のショットキー接合パターン60a間のオミックコンタック65aされたオミックパターン電極65を通じる電流が増加するようにして、オン抵抗を低くした。オン抵抗を低くすることによって高電流動作が可能になった。ショットキー金属電極60の形成の前に、ショットキーソース電極60内部の下端領域に一定のパターンを有するオミックパターン電極65が形成されるようにし、オミックパターン電極65周囲で窒化物半導体層30とショットキー接合60aされるようにソース電極60を形成することによって、オン抵抗を低くして高電流動作が可能になる。図4aに示すように、本発明によれば、オミックパターン65は、格子配列構造を有する。図4b及び図4cに示すように、本発明によれば、オミックパターン65は、ドレイン電極50の配列と平行にまたは垂直に配設された多数の棒構造を有する。図4a~図4cに示すように、オミックパターン電極65をソース電極60の領域に配設させ、ショットキー接合60a間でオミック接合面65aを通じて電流が増加するようにし、順方向バイアス電圧の印加によるオン抵抗を低くして高電流動作が可能にする。続いて、図1、図3、図4a~図4c及び図5に示すように、本発明の実施形態による窒化物半導体素子の誘電層40は、ドレイン電極50とソース電極60との間の窒化物半導体層30上及びソース電極60の少なくとも一部上にかけて形成される。望ましくは、本発明の実施形態によれば、図1、図3、図4a~図4c及び図5に示すように、誘電層40は、酸化膜からなることができ、また、SiN、SiO2及びAl2O3のうちの少なくともいずれか一つを含むことができる。続いて、図1、図3、図4a~図4c及び図5に示すように、本実施形態による窒化物半導体素子のゲート電極70は、ドレイン電極50と離間して誘電層40上に配設される。また、図1、図3、図4a~図4c及び図5に示すように、ゲート電極70の一部が誘電層40を挟んでソース電極60のドレイン方向へのエッジ部分上部に形成される。望ましくは、ゲート電極70は、誘電層40上にショットキー接合70aされる。ゲート電極70に順方向バイアス電圧が印加されると、ソース電極60のドレイン側のコーナー寄りのショットキー接合領域60aで形成される空乏領域が小さくなり、2DEGチャネル35を通じてドレイン電極50とソース電極60との間に電流が流れるようになる。図1、図3及び図4a~図4cに示すように、ゲート構造がソース電極60のエッジ部分上部及びドレイン電極50とソース電極60との間の誘電層40上に亘っており、電界の分散する効果があり、ゲート構造自体が耐圧を高めるフィールドプレートの役割を果たすようになる。図1、図3、図4a~図4c及び図5に示すように、本発明の実施形態をよれば、ソース電極60のドレイン方向のエッジ部分上部に形成されたゲート電極70の一部71、71’は、ソース電極60のオミックパターン65の少なくとも一部をカバーするように形成される。また、図1及び図5を参照して、本発明の他の実施形態について詳記する。図1及び図5に示すように、本発明の一実施形態による窒化物半導体素子は、基板10上に配設された窒化物半導体層30、ドレイン電極50、ソース電極60、誘電層40及びゲート電極70を含む。窒化物半導体層30、ドレイン電極50、ソース電極60及び誘電層40については、前述のようである。本実施形態において、ゲート電極70は、第1の領域71、71’及び第2の領域73、73’を備える。第1の領域71、71’は、誘電層40を挟んでソース電極60のドレイン方向へのエッジ部分上部に形成されている。第2の領域73、73’は、ドレイン電極50とソース電極60との間の誘電層40上にドレイン電極50と離間して配設される。第1の領域と第2の領域とは、図1に示すように、一体に形成されてもよく、図5に示すように分離されてもよい。図1及び図5に示すように、本発明の実施形態において、第1の領域71、71’は、ソース電極60のオミックパターン65の少なくとも一部をカバーするように形成される。図5に示すように、本発明の実施形態によれば、ゲート電極70の第1の領域71’及び第2の領域73’は分離されている。この時、第2の領域73’は、フローティングゲートを形成する。第2の領域73’がフローティングゲート役割を行うため、第2の領域73’によって電界の分散するという効果が奏する。望ましくは、第2の領域73’は、ソース電極60に近く配設される。示されていないが、本発明の実施形態によれば、第1の領域71’と第2の領域73’とに分離されたゲート電極70の構造を有する窒化物半導体素子は、図4aに示すように、格子配列構造のオミックパターン電極65を備える。また、第1の領域71’と第2領域73’とに分離されたゲート電極70の構造を有する窒化物半導体素子のオミックパターン電極65は、図4b及び図4cに示すように、ドレイン電極50の配列と平行にまたは垂直に配設された多数の棒構造を備える。オミックパターン電極65をソース電極60の領域に配設し、順方向バイアス電圧の印加によるオン抵抗を低くして高電流動作が可能なようにする。図5には示されていないが、本発明の実施形態によれば、図3に示すように、基板10と窒化物半導体層30との間にバッファ層20を設け、窒化物半導体層30をバッファ層20上に形成する。図1、図3、図4a~図4c及び図5に示すように、本発明の実施形態によれば、ゲート電極70に0Vの電圧印加時、ドレイン電極50とソース電極60との間に2DEGチャネル35を通じる電流の流れがソース電極60の領域のショットキー障壁によって遮られる。そして、ゲート電極70に閾値threshold電圧以上を駆動した時、ソース電極60のドレイン方向のエッジ領域にキャリア電子濃度が高くなってトンネリングtunnellng現象によって電流が流れるようになる。この時、ゲートの閾値電圧は、誘電層40の厚さなどによって決まる。これによって、既存のノーマリ-オフHEMT構造に比べて製作が容易で、リーク電流が少なく、高い耐圧特性を現わすようになる本発明の他の実施形態によれば、前述の実施形態による窒化物半導体素子は、パワートランジスタ素子である。本発明の一実施形態によるパワートランジスタは、水平型HEMT構造を備える。次に、本発明の他の実施形態による窒化物半導体製造方法を図面を参照して説明する。本発明による窒化物半導体製造方法を説明するに当たって、図2a~図2dの他に、前述の実施形態による窒化物半導体素子及び図1、図3、図4a~図4c及び図5を参照する。図2a~図2dは、本発明の一実施形態による窒化物半導体の製造方法を示す。望ましくは、一実施形態によれば、本発明の窒化物半導体素子の製造方法によって製造される素子は、パワートランジスタである。まず、図2aを参照して、基板10上に、内部に2次元電子ガス2DEGチャネル35を生成する窒化物半導体層30を形成する。望ましくは、基板10は、シリコンSi、シリコンカーバイドSiC及びサファイヤAl2O3のうちの少なくともいずれか一つを用いて製造されることができる。窒化物半導体層30を成す窒化物としては、窒化ガリウムGaN、アルミニウム窒化ガリウムAlGaN、インジウム窒化ガリウムInGaNまたはインジウムアルミニウム窒化ガリウムInAlGaNなどが挙げられる。望ましくは、窒化物半導体層30は、窒化物単結晶薄膜をエピタキシャル成長させて形成する。望ましくは、エピタキシャル成長の時、選択的に成長させて過成長されないように調節する。仮に、過成長された場合には、エッチバック工程やCMPChemicalMechanicalPolishing工程を用いて平坦化する過程を追加してもよい。本発明の他の実施形態による窒化物半導体の製造方法によれば、図2aに示された第1窒化物層31及び第2の窒化物層33は、エピタキシャル成長工程EpitaxialGrowthPrecessによって形成される。まず、第1窒化物層31は、基板10上に窒化ガリウム系列単結晶薄膜をエピタキシャル成長させて形成する。望ましくは、本発明の他の実施形態によれば、第1の窒化物層31は、窒化ガリウムGaNをエピタキシャル成長させて形成する。続いて、第2窒化物層33は、第1窒化物層31をシード層として第1窒化物層31より広いエネルギバンドギャップを有する異種の窒化ガリウム系列の材料を含む窒化物層をエピタキシャル成長させて形成する。望ましくは、本発明の他の実施形態によれば、第2窒化物層33は、アルミニウム窒化ガリウムAlGaN、インジウム窒化ガリウムInGaN、インジウムアルミニウム窒化ガリウムInAlGaNのうちのいずれか一つを含む窒化ガリウム系列単結晶をエピタキシャル成長させて形成する。望ましくは、第2窒化物層33は、アルミニウム窒化ガリウムAlGaNをエピタキシャル成長させて形成する。一例として、電子を供与する第2窒化物層33は、第1窒化物層31より薄い厚さで形成されることが望ましい。第1及び第2の窒化物層33を形成するためのエピタキシャル成長工程としては、液相成長法、化学気相蒸着法、分子ビーム成長法、有機金属気相蒸着法などが挙げられる。次に、図2bを参照して、窒化物半導体層30にドレイン電極50とソース電極60とを形成する。図2bにおいて、ドレイン電極50は、窒化物半導体層30にオミック接合50されるように形成する。該オミック接合を完成するために熱処理を行ってもよい。窒化膜半導体層30上に金Au、ニッケルNi、白金Pt、チタンTi、アルミニウムAl、パラジウムPd、イリジウムIr、ロジウムRh、コバルトCo、タングステンW、モリブデンMo、タンタルTa、銅Cu及び亜鉛Znのうちの少なくともいずれか一つの金属、金属シリサイド及びこれらの合金を用いてドレイン金属電極を形成する。ドレイン電極50は、多層構造で形成されることができる。ソース電極60は、ドレイン電極50と離間して窒化物半導体層30にショットキー接合60aされるように形成する。ショットキー接合60aされるソース電極60は、窒化膜半導体層30とショットキー接合することができる材料、例えば、アルミニウムAl、モリブデンMo、金Au、ニッケルNi、白金Pt、チタンTi、パラジウムPd、イリジウムIr、ロジウムRh、コバルトCo、タングステンW、タンタルTa、銅Cu及び亜鉛Znのうちの少なくともいずれか一つの金属、金属シリサイド及びこれらの合金を用いて金属電極を形成することができる。ソース電極60は、多層構造で形成されることができる。ソース電極60で金属と半導体接合を有するショットキー接合60aを用いて、ドレイン電極50とソース電極60との間に2DEGチャネル35を通じる逆方向の電流を遮断することができる。また、本発明の実施形態によれば、図2bに示すように、ソース電極60内部に、窒化物半導体層30にオミック接合65aされるオミックパターン65を含ませてソース電極60を形成する。また、本発明によれば、ソース電極60内部の下端界面のショットキー接合パターン60a間のオミックコンタック65aされたオミックパターン電極65を通じる電流が増加するようにして、オン抵抗を低め、高電流動作が可能なようにする。また、本発明の実施形態によれば、図4aに示すように、オミックパターン65は、格子配列構造を有するように電子ビーム蒸着器などによって蒸着して形成する。また、本発明の実施形態によれば、図4b及び図4cに示すように、オミックパターン65は、ドレイン電極50の配列と平行にまたは垂直に配設された多数の棒構造を有するように形成される。本発明の実施形態によるドレイン電極50及びソース電極60の形成過程について説明する。基板10上にエピタキシャル成長形成された窒化物半導体層30上に電極を形成するための金属層を、電子ビーム蒸着器などによって蒸着形成し、該金属層上にフォトレジストパターンを形成する。続いて、該フォトレジストパターンをエッチングマスクとして金属層をエッチングし、フォトレジストパターンを取り除いて金属電極50、60を形成する。ここで、本発明の実施形態によれば、ドレインオミック電極50の形成時と同時にまたは形成後の追加的なオミック金属蒸着過程を通じて、ソース電極60の領域の一部に一定のパターンを有するオミックパターン電極65を形成した後、ソース電極60の残り領域でショットキー接合電極を形成する。図2cに示すように、本発明の一実施形態において、ドレイン電極50及びソース電極60を形成した後、ドレイン電極50とソース電極60との間の窒化物半導体層30上に誘電層40を形成する。この時、誘電層40は、少なくともソース電極60の一部上に、望ましくは、ドレイン電極50方のソース電極60の一部上にかけて形成される。望ましくは、誘電層40は、酸化膜からなることができ、またSiN、SiO2及びAl2O3のうちの少なくともいずれか一つを含むことができる。図2dに示すように、本発明の実施形態において、図2cに示す誘電層40を形成した後に、ドレイン電極50と離間して誘電層40上にゲート電極70を形成する。この時、図2dに示すように、ゲート電極70の一部がソース電極60のドレイン方向のエッジ部分上部の誘電層40上に形成されるようにする。ゲート電極70は、アルミニウムAl、モリブデンMo、金Au、ニッケルNi、白金Pt、チタンTi、パラジウムPd、イリジウムIr、ロジウムRh、コバルトCo、タングステンW、タンタルTa、銅Cu及び亜鉛Znのうちの少なくともいずれか一つの金属、金属シリサイド及びこれらの合金を用いて金属電極を形成することができる。ゲート電極70は、ドレイン電極50または/及びソース電極60と異なる金属を用いてもよく、多層構造で形成されてもよい。望ましくは、ゲート電極70は、誘電層40上にショットキー接合70aされる。本発明の実施形態によれば、ゲート電極70を形成するステップで、ソース電極60のドレイン方向のエッジ部分上部に形成されたゲート電極70の一部71、71’は、ソース電極60のオミックパターン65の少なくとも一部をカバーするように形成される。本発明の一実施形態によるゲート電極70の形成過程について説明する、誘電層40上に電極を形成するための金属層を電子ビーム蒸着器などによって蒸着形成し、ゲート電極70の一部がソース電極60のドレイン方向のエッジ部分上部の誘電層40上に形成されるように、金属層上にフォトレジストパターンを形成する。続いて、該フォトレジストパターンをエッチングマスクとして金属層をエッチングする。エッチング後に、フォトレジストパターンを取り除いて金属電極を形成する。また、図2d及び図5に示すように、本発明の実施形態によれば、ゲート電極70は、第領域71及び第2の領域73を備える。ゲート電極70の第1の領域71は、ソース電極60のドレイン方向のエッジ部分上部で誘電層40を挟むように、第2の領域73は、ドレイン電極50とソース電極60との間の誘電層40上にドレイン電極50と離間して配設されるようにゲート電極70を形成する。第1の領域71と第2の領域73とは、図2dに示すように一体に形成されてもよく、または図5に示すように分離されてもよい。図2d及び図5に示すように、本発明の実施形態によれば、ゲート電極70を形成するステップにおいて、第1の領域71、71’は、ソース電極60のオミックパターン65の少なくとも一部をカバーするように形成される。図5に示すように、本発明の実施形態によれば、ゲート電極70を形成するステップにおいて、第1の領域71と第2の領域73とを分離してゲート電極70を形成し、第2の領域73は、ドレイン電極50とソース電極60との間の誘電層40上にフローティングゲートとして形成する。本発明のさらに他の実施形態による窒化物半導体の製造方法では、図3に示すように、図2aの基板10上に窒化物半導体層30を形成する前に、基板10上にバッファ層20を形成するステップをさらに含む。該バッファ層20は、基板10と窒化物半導体層30との格子不整合による問題点を解決するために提供される。バッファ層20は、一つの層だけではなく、窒化ガリウムGaN、アルミニウム窒化ガリウムAlGaN、窒化アルミニウムAlN、インジウム窒化ガリウムInGaNまたはインジウムアルミニウム窒化ガリウムInAlGaNなどを含む複数の層で形成されることができる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。