"光信号を送信するための発光素子を含む発光回路における前記発光素子にバイアス電流を供給するためのバイアス電流供給回路と、送信すべきデータの論理値に応じた大きさの変調電流を前記発光素子に供給するための変調電流供給回路とを備え、前記変調電流供給回路は、前記データの論理値に応じて、前記発光素子に電流を供給するか否かを切り替えるための差動駆動回路と、前記差動駆動回路の差動出力間に接続された終端抵抗とを含み、前記差動駆動回路および前記発光回路は直流結合されており、前記差動駆動回路が前記発光素子に供給する前記電流の電源は前記発光回路から供給される、駆動回路。前記終端抵抗は、固定電圧が供給されるノードと前記発光回路を経由せずに交流結合されている、請求項1に記載の駆動回路。前記差動駆動回路は、前記発光素子の第1端に直流結合された第1導通電極と、第2導通電極とを有する第1のトランジスタと、前記発光素子の第2端に直流結合された第1導通電極と、前記第1のトランジスタの第2導通電極と電気的に接続された第2導通電極とを有する第2のトランジスタと、前記第1のトランジスタの第1導通電極および前記第2のトランジスタの第1導通電極間に直列接続された第1の終端抵抗および第2の終端抵抗とを含み、前記第1のトランジスタの第1導通電極および前記第1の終端抵抗の接続ノードが前記発光素子の第1端および直流電源電圧が供給されるノードの接続ノードと直流結合され、前記第2のトランジスタの第1導通電極および前記第2の終端抵抗の接続ノードが前記発光素子の第2端および前記バイアス電流供給回路の接続ノードと直流結合されている、請求項1または請求項2に記載の駆動回路。前記変調電流供給回路は、さらに、固定電圧が供給されるノードと前記第1の終端抵抗および前記第2の終端抵抗の接続ノードとの間に接続されたキャパシタを含む、請求項3に記載の駆動回路。複数の宅側装置から局側装置への光信号が時分割多重される通信システムにおける宅側装置であって、前記光信号を送信するための発光素子を含む発光回路と、前記発光素子を駆動するための駆動回路とを備え、前記駆動回路は、前記発光素子にバイアス電流を供給するためのバイアス電流供給回路と、送信すべきデータの論理値に応じた大きさの変調電流を前記発光素子に供給するための変調電流供給回路とを含み、前記変調電流供給回路は、前記データの論理値に応じて、前記発光素子に電流を供給するか否かを切り替えるための差動駆動回路と、前記差動駆動回路の差動出力間に接続された終端抵抗とを含み、前記差動駆動回路および前記発光回路は直流結合されており、前記差動駆動回路が前記発光素子に供給する前記電流の電源は前記発光回路から供給される、宅側装置。PONシステムでは、宅側装置から局側装置への上り方向の通信方式として時分割多重方式が採用されている。この時分割多重方式では、宅側装置はバースト光信号を局側装置へ送信する。このため、宅側装置では、バースト光信号を送信すべき期間においてレーザダイオード等の発光素子に電流を供給し、それ以外の期間では当該電流の供給を停止する必要がある。このため、宅側装置においては、バースト応答特性、すなわち発光素子に供給する電流のオン/オフ速度特性が重要となる。特に、10G-EPONでは、GE-PONと比べて、回線速度の高速化によって各宅側装置からのバースト光信号の送信時間が短くなり、局側装置に接続可能な宅側装置の数が多くなることから、バースト応答特性を向上させて各宅側装置からのバースト光信号の間隔を短くし、PONシステムのスループットを向上させる必要がある。しかしながら、特許文献1に記載のレーザ駆動回路をPONシステムの宅側装置において使用すると仮定した場合、当該差動駆動回路とレーザダイオード等の発光素子とが容量素子によってAC結合されることから、終端抵抗および容量素子の時定数により、バースト応答特性が劣化してしまう。このようなバースト応答特性の劣化を防ぐために、AC結合の代わりにたとえば抵抗によるDC結合を行なう構成が考えられる。しかしながら、このような構成では、差動駆動回路からバイアス回路へDC結合を介して発光素子の駆動に寄与しない無効電流が流れてしまう場合がある。この発明は、上述の課題を解決するためになされたもので、その目的は、光信号を送信するための発光素子の駆動に寄与しない無効電流を低減することが可能な駆動回路および宅側装置を提供することである。上記課題を解決するために、この発明のある局面に係わる駆動回路は、光信号を送信するための発光素子を含む発光回路における上記発光素子にバイアス電流を供給するためのバイアス電流供給回路と、送信すべきデータの論理値に応じた大きさの変調電流を上記発光素子に供給するための変調電流供給回路とを備え、上記変調電流供給回路は、上記データの論理値に応じて、上記発光素子に電流を供給するか否かを切り替えるための差動駆動回路と、上記差動駆動回路の差動出力間に接続された終端抵抗とを含み、上記差動駆動回路および上記発光回路は直流結合されており、上記差動駆動回路が上記発光素子に供給する上記電流の電源は上記発光回路から供給される。このような構成により、無効電流の経路のインピーダンスが増加することから、発光素子の駆動に寄与しない無効電流を低減し、消費電力を低減することができる。好ましくは、上記終端抵抗は、固定電圧が供給されるノードと上記発光回路を経由せずに交流結合されている。このような構成により、発光素子の駆動に寄与しない無効電流を低減し、かつバースト光信号のリンギングを防ぐことでバースト応答を安定化させることができる。好ましくは、上記差動駆動回路は、上記発光素子の第1端に直流結合された第1導通電極と、第2導通電極とを有する第1のトランジスタと、上記発光素子の第2端に直流結合された第1導通電極と、上記第1のトランジスタの第2導通電極と電気的に接続された第2導通電極とを有する第2のトランジスタと、上記第1のトランジスタの第1導通電極および上記第2のトランジスタの第1導通電極間に直列接続された第1の終端抵抗および第2の終端抵抗とを含み、上記第1のトランジスタの第1導通電極および上記第1の終端抵抗の接続ノードが上記発光素子の第1端および直流電源電圧が供給されるノードの接続ノードと直流結合され、上記第2のトランジスタの第1導通電極および上記第2の終端抵抗の接続ノードが上記発光素子の第2端および上記バイアス電流供給回路の接続ノードと直流結合されている。このような構成により、差動駆動回路および終端抵抗と発光素子とを直流結合させる適切な回路を提供することが可能となる。より好ましくは、上記変調電流供給回路は、さらに、固定電圧が供給されるノードと上記第1の終端抵抗および上記第2の終端抵抗の接続ノードとの間に接続されたキャパシタを含む。このような構成により、各終端抵抗の接続ノードの電位を安定させる適切な回路を提供することが可能となる。上記課題を解決するために、この発明のある局面に係わる宅側装置は、複数の宅側装置から局側装置への光信号が時分割多重される通信システムにおける宅側装置であって、上記光信号を送信するための発光素子を含む発光回路と、上記発光素子を駆動するための駆動回路とを備え、上記駆動回路は、上記発光素子にバイアス電流を供給するためのバイアス電流供給回路と、送信すべきデータの論理値に応じた大きさの変調電流を上記発光素子に供給するための変調電流供給回路とを含み、上記変調電流供給回路は、上記データの論理値に応じて、上記発光素子に電流を供給するか否かを切り替えるための差動駆動回路と、上記差動駆動回路の差動出力間に接続された終端抵抗とを含み、上記差動駆動回路および上記発光回路は直流結合されており、上記差動駆動回路が上記発光素子に供給する上記電流の電源は上記発光回路から供給される。このような構成により、無効電流の経路のインピーダンスが増加することから、発光素子の駆動に寄与しない無効電流を低減し、消費電力を低減することができる。本発明によれば、光信号を送信するための発光素子の駆動に寄与しない無効電流を低減することができる。以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。図1は、本発明の実施の形態に係るPONシステムの構成を示す図である。図1を参照して、PONシステム301は、たとえば10G-EPONであり、宅側装置202A,202B,202C,202Dと、局側装置201と、スプリッタSP1,SP2とを備える。宅側装置202A,202B,202Cと局側装置201とは、スプリッタSP1およびSP2ならびに光ファイバOPTFを介して接続され、互いに光信号を送受信する。宅側装置202Dと局側装置201とは、スプリッタSP2および光ファイバOPTFを介して接続され、互いに光信号を送受信する。PONシステム301では、宅側装置202A,202B,202C,202Dから局側装置201への光信号が時分割多重される。図2は、本発明の実施の形態に係るPONシステムにおける宅側装置の構成を示す図である。図2を参照して、宅側装置202は、光トランシーバ21と、PON受信処理部22と、バッファメモリ23と、UN送信処理部24と、UNIUserNetworkInterfaceポート25と、UN受信処理部26と、バッファメモリ27と、PON送信処理部28と、制御部29とを備える。光トランシーバ21は、宅側装置202に対して脱着可能である。光トランシーバ21は、局側装置201から送信される下り光信号を受信し、電気信号に変換して出力する。PON受信処理部22は、光トランシーバ21から受けた電気信号からフレームを再構成するとともに、フレームの種別に応じて制御部29またはUN送信処理部24にフレームを振り分ける。具体的には、PON受信処理部22は、データフレームをバッファメモリ23経由でUN送信処理部24へ出力し、制御フレームを制御部29へ出力する。制御部29は、各種制御情報を含む制御フレームを生成し、UN送信処理部24へ出力する。UN送信処理部24は、PON受信処理部22から受けたデータフレームおよび制御部29から受けた制御フレームをUNIポート25経由で図示しないパーソナルコンピュータ等のユーザ端末へ送信する。UN受信処理部26は、UNIポート25経由でユーザ端末から受信したデータフレームをバッファメモリ27経由でPON送信処理部28へ出力し、UNIポート25経由でユーザ端末から受信した制御フレームを制御部29へ出力する。制御部29は、MPCPおよびOAM等、局側装置201および宅側装置202間のPON回線の制御および管理に関する宅側処理を行なう。すなわち、PON回線に接続されている局側装置201とMPCPメッセージおよびOAMメッセージをやりとりすることによって、アクセス制御等の各種制御を行なう。制御部29は、各種制御情報を含む制御フレームを生成し、PON送信処理部28へ出力する。また、制御部29は、宅側装置202における各ユニットの各種設定処理を行なう。PON送信処理部28は、UN受信処理部26から受けたデータフレームおよび制御部29から受けた制御フレームを光トランシーバ21へ出力する。光トランシーバ21は、PON送信処理部28から受けたデータフレームおよび制御フレームを光信号に変換し、局側装置201へ送信する。図3は、本発明の実施の形態に係る宅側装置における光トランシーバの送信側の構成を詳細に示す図である。図3を参照して、光トランシーバ21は、プリバッファ回路61と、イコライザ回路62と、駆動回路51と、電源64~66と、タイミング回路67と、発光回路75と、マスタI/Fインタフェース69と、CPUCentralProcessingUnit70と、スレイブI/F71と、制御レジスタ72と、キャパシタC1,C2とを含む。駆動回路51は、出力バッファ回路変調電流供給回路63と、バイアス電流供給回路68とを含む。プリバッファ回路61は、終端抵抗R11を含む。発光回路75は、発光素子LDと、インダクタ31,32とを含む。CPU70は、たとえばEEPROMElectricallyErasableProgrammableReadOnlyMemoryである記憶部73を含む。プリバッファ回路61は、UN受信処理部26からのデータフレームおよび制御部29からの制御フレームである送信データを、キャパシタC1およびC2を介して終端抵抗R11において受け、当該送信データを増幅して出力する。たとえば、プリバッファ回路61は、当該送信データを、信号線INP,INNからバランス信号として受ける。イコライザ回路62は、プリバッファ回路61から受けた送信データの波形整形たとえば位相歪みの補正を行なって出力する。駆動回路51は、発光回路75における発光素子LDを駆動する。より詳細には、出力バッファ回路63は、たとえば2つのトランジスタを有する差動駆動回路を含み、イコライザ回路62から受けた送信データに基づいて、発光回路75に差動変調電流を供給する。この変調電流は、局側装置201へ送信すべきデータの論理値に応じた大きさの電流である。差動駆動回路を用いる構成により、送信データの論理値の変化に対する変調電流の応答速度を向上させることができる。発光回路75は、上り光信号を局側装置201へ送信する。発光回路75において、発光素子LDは、電源電圧Vcc2の供給される電源ノードにインダクタ31を介して接続され、また、バイアス電流供給回路68にインダクタ32を介して接続されている。発光素子LDは、バイアス電流供給回路68から供給されたバイアス電流、および出力バッファ回路63から供給された変調電流に基づいて発光し、かつ発光強度を変更する。電源64~66は、プリバッファ回路61、イコライザ回路62および出力バッファ回路63にそれぞれ電力としてたとえば電流を供給し、電力供給の開始および停止を制御することが可能である。より詳細には、電源64~66は、制御部29から受けた送信イネーブル信号に基づいて、プリバッファ回路61、イコライザ回路62および出力バッファ回路63に電力を供給するか否かをそれぞれ切り替える。具体的には、電源64~66は、送信イネーブル信号が活性化されている場合にプリバッファ回路61、イコライザ回路62および出力バッファ回路63への電力供給をそれぞれ行ない、送信イネーブル信号が非活性化されている場合に当該電力供給を停止する。また、タイミング回路67は、出力バッファ回路63から発光素子LDへの変調電流の供給を強制的に停止する制御を行なう。バイアス電流供給回路68は、発光回路75に電力としてバイアス電流を供給する。また、バイアス電流供給回路68は、制御部29から受けた送信イネーブル信号に基づいて、発光回路75にバイアス電流を供給するか否かを切り替える。ここで、光トランシーバ21では、発光素子LDへの変調電流の大きさがゼロの状態において、バイアス電流が発光素子LDに供給されると発光素子LDが発光するように、バイアス電流の値が設定される。発光回路75において、インダクタ31は、電源電圧Vcc2の供給される電源ノードに接続された第1端と、第2端とを有する。発光素子LDは、たとえばレーザダイオードであり、インダクタ31の第2端に接続されたアノードと、インダクタ32の第1端に接続されたカソードとを有する。出力バッファ回路63から出力された変調電流は、発光素子LDのアノードからカソードへ流れる。電源電圧Vcc2は、電源電圧Vcc1よりもレベルが高い。電源電圧Vcc1は、たとえばプリバッファ回路61およびイコライザ回路62に供給される。また、電源電圧Vcc2は、たとえば出力バッファ回路63に供給される。電源電圧Vcc1および電源電圧Vcc2は直流電圧である。CPU70は、たとえば、信号線SCLおよび信号線SDAからなるI2Cバス経由で制御部29との間で各種データをやりとりする。マスタI/F69は、CPU70およびI2Cバス間のインタフェース機能を提供する。スレイブI/F71は、CPU70および制御レジスタ72間のインタフェース機能を提供する。CPU70は、スレイブI/F71を介して種々の制御データを制御レジスタ72に書き込む。電源66は、制御レジスタ72に書き込まれた制御データAPC1に基づいて、出力バッファ回路63への供給電流量を変更する。バイアス電流供給回路68は、制御レジスタ72に書き込まれた制御データAPC2に基づいて、発光回路75への供給電流量を変更する。図4は、本発明の実施の形態に係る宅側装置の光トランシーバにおける光出力および送信イネーブル信号を示す図である。なお、光出力の波形において、データで示している部分は、実際には、送信データの論理値に応じてバイアス部分のみのレベルとバイアス部分およびデータ部分を合わせたレベルとで変化する波形となる。図4を参照して、まず、局側装置201から上り光信号の送信を許可されていない期間において、送信イネーブル信号は非活性化される。この場合、バイアス電流供給回路68は動作せず、バイアス電流は生成されない。次に、局側装置201から上り光信号の送信が許可されると、宅側装置202から上り光信号を送信するために、送信イネーブル信号が活性化される。そうすると、バイアス電流供給回路68が動作を開始し、バイアス電流を生成して発光素子LDに供給する。また、送信イネーブル信号が活性化されると、電源64~66が動作を開始し、それぞれプリバッファ回路61、イコライザ回路62および出力バッファ回路63に電流が供給される。ただし、出力バッファ回路63からの変調電流は、タイミング回路67の制御により、発光素子LDには供給されないタイミングt1。すなわち、タイミング回路67は、タイミングt1から時間TDL経過後のタイミングt2までの期間、出力バッファ回路63から発光素子LDへの変調電流の供給を強制的に停止する。これにより、バイアス電流のレベルが不安定な状態で変調電流が流れることに起因するオーバーシュート等の発生を防ぐことができるため、回路動作を安定させることができる。次に、時間TDLが経過し、発光素子LDへの変調電流の供給が開始されるとタイミングt2、無効データであるプリアンブルが送信され始め、その後、有効なデータの送信が開始される。次に、宅側装置202からの上り光信号の送信を停止するために、送信イネーブル信号が非活性化されるとタイミングt3、出力バッファ回路63およびバイアス電流供給回路68が動作を停止し、バイアス電流および変調電流の生成が停止される。図5は、本発明の実施の形態に係る光トランシーバの駆動回路において、無効電流対策を行なわないと仮定した場合の構成を示す図である。図5を参照して、駆動回路51は、さらに、抵抗13,14と、フィルタ回路17とを含む。出力バッファ回路63は、抵抗11,12と、差動駆動回路41とを含む。差動駆動回路41は、NチャネルMOSトランジスタ15,16を含む。バイアス電流供給回路68は、電流源33を含む。差動駆動回路41は、送信データの論理値に応じて、発光素子LDに電流を供給するか否かを切り替える。抵抗11,12は、差動駆動回路41の差動出力間に接続されている。抵抗11および抵抗12は、NチャネルMOSトランジスタ15のドレインおよびNチャネルMOSトランジスタ16のドレイン間に直列接続されている。より詳細には、抵抗11は、電源電圧Vcc2の供給される電源ノードに接続された第1端と、第2端とを有する。抵抗12は、電源電圧Vcc2の供給される電源ノードに接続された第1端と、第2端とを有する。NチャネルMOSトランジスタ15は、抵抗11の第2端に接続されたドレインと、電流源66の第1端に接続されたソースと、データノードN0に接続されたゲートとを有する。NチャネルMOSトランジスタ16は、抵抗12の第2端に接続されたドレインと、電流源66の第1端に接続されたソースと、データノードN1に接続されたゲートとを有する。電流源66の第2端は、接地電圧の供給される接地ノードに接続されている。また、バイアス電流供給回路68における電流源33は、インダクタ32の第2端と接地ノードとの間に接続されている。データノードN0は、送信データが論理値0のときに活性化され、データノードN1は、送信データが論理値1のときに活性化される。差動駆動回路41および発光回路75はDC結合直流結合されている。すなわち、NチャネルMOSトランジスタ15および抵抗11の接続ノードが発光素子LDのアノードおよび直流電源電圧である電源電圧Vcc2が供給されるノードの接続ノードと直流結合されている。NチャネルMOSトランジスタ16および抵抗12の接続ノードが発光素子LDのカソードおよびバイアス電流供給回路68の接続ノードと直流結合されている。より詳細には、抵抗11の第2端およびNチャネルMOSトランジスタ15のドレインの接続ノードとインダクタ31の第2端および発光素子LDのアノードの接続ノードとが抵抗13を介して接続されている。抵抗12の第2端およびNチャネルMOSトランジスタ16のドレインの接続ノードとインダクタ32の第1端および発光素子LDのカソードの接続ノードとが抵抗14を介して接続されている。出力バッファ回路63において、抵抗11,12は、インピーダンス整合用の終端抵抗である。特に10G-EPONでは、バースト光信号のリンギングを防ぐために有用である。発光素子LDは、たとえばアセンブリされた発光モジュールに内蔵されている。出力バッファ回路63、フィルタ回路17、抵抗13,14、発光回路75およびバイアス電流供給回路68は、プリント基板PCB:PrintCircuitBoardに実装されている。発光回路75および上記発光モジュールは、フレキシブルプリント基板FPC:FlexiblePrintCircuitBoardを介して接続されている。出力バッファ回路63における差動駆動回路41の差動出力と発光素子LDとの間は伝送路で接続されている。より詳細には、NチャネルMOSトランジスタ15のドレインおよび抵抗11の接続ノードと発光素子LDのアノードとの間が、マイクロストリップライン等の伝送路で接続されている。また、NチャネルMOSトランジスタ16のドレインおよび抵抗12の接続ノードと発光素子LDのカソードとの間が、マイクロストリップライン等の伝送路で接続されている。この伝送路の長さは、たとえば25mm~30mmであり、特性インピーダンスはたとえば25Ωである。発光回路75およびバイアス電流供給回路68は、特にインピーダンスを考慮する必要はなく、好ましくは、DC的にローインピーダンス、かつAC的にハイインピーダンスである。抵抗13,14は、バースト光信号の周波数特性を補正し、かつ出力バッファ回路63側の寄生容量によるインピーダンスの低下を補償するために設けられたダンピング抵抗である。フィルタ回路17は、差動駆動回路41および発光回路75間を流れる変調電流等の高周波成分を除去するために、抵抗13および抵抗14間に設けられている。駆動回路51の動作は、以下のようになる。すなわち、送信データが論理値1のとき、NチャネルMOSトランジスタ15がオフし、NチャネルMOSトランジスタ16がオンする。これにより、発光回路75の電源ノードから発光素子LDおよび差動駆動回路41のNチャネルMOSトランジスタ16経由で出力バッファ回路63の接地ノードへ電流IM1が流れる。すなわち、発光素子LDにはある程度の大きさの変調電流が供給される。また、送信データが論理値0のとき、NチャネルMOSトランジスタ15がオンし、NチャネルMOSトランジスタ16がオフする。これにより、発光回路75の電源ノードから発光素子LDを介さずに差動駆動回路41のNチャネルMOSトランジスタ15経由で出力バッファ回路63の接地ノードへ電流IM0が流れる。すなわち、発光素子LDへの変調電流の大きさはゼロになる。また、送信データの論理値に関わらず、電流源33により、発光回路75の電源ノードから発光素子LDを介してバイアス電流供給回路68の接地ノードへバイアス電流Ibiasが流れる。図6は、図5に示す駆動回路において流れる無効電流を示す図である。図6を参照して、駆動回路51では、送信データが論理値1のとき、出力バッファ回路63の電源ノードから、抵抗12および抵抗14を介して電流源33の接地ノードへ無効電流INEが流れてしまう。ここで、抵抗11および抵抗12の各々の抵抗値をRoutとし、抵抗13および抵抗14の各々の抵抗値をRdampとし、発光素子LDの順方向電圧および微分抵抗をそれぞれVfおよびRdとし、発光素子LDを通して流れるバイアス電流および変調電流をIbiasおよびImodとすると、無効電流INEは以下の式で表される。INE=Vf/RoutRdampまた、電流源66の出力電流yは、以下の式で表される。y=Imod[{VfRdRdamp×Imod}/Rout]ここで、電流源66の入力はハイインピーダンスであることから、無効電流INEはすべて電流源33へ流れる。すなわち、電流源33の出力電流xは、以下の式で表される。x=IbiasVf/RoutRdamp具体的には、たとえば、Vf=1.4[V]、Rout=25[Ω]、Rdamp=6[Ω]とすると、電流源33の出力電流xは、以下の式で表される。x=Ibias45.2本発明の実施の形態では、光トランシーバ21の駆動回路において以下のような構成を採用することにより、無効電流INEを低減する。図7は、本発明の実施の形態に係る光トランシーバの駆動回路の構成を示す図である。図7を参照して、駆動回路52は、図5に示す駆動回路51と比べて、抵抗11の第1端および抵抗12の第1端が電源ノードに接続されていない。これにより、差動駆動回路41が発光素子LDに供給する電流の電源が発光回路75から供給される。すなわち、差動駆動回路41は、発光回路75から供給される電力によって発光素子LDに電流を供給する。抵抗11および抵抗12の接続ノードは、発光回路75の電源ノードよりも、抵抗13および抵抗11の電圧降下分だけ低い電位となる。すなわち、抵抗11および抵抗12の接続ノードの電位は、発光回路75の電源ノードから供給される電源電圧Vcc2によって決まる。ここで、たとえば出力バッファ回路63および発光回路75間がDC結合ではなくAC結合されている構成では、差動駆動回路41への直流電力の供給経路が存在しなくなる。このため、出力バッファ回路63における抵抗11および抵抗12の接続ノードを電源ノードに接続する必要がある。しかしながら、駆動回路52では、出力バッファ回路63および発光回路75間がDC結合されている。このため、当該DC結合を介して発光回路75から直流電力を供給することが可能であることから、抵抗11および抵抗12の接続ノードを電源ノードに接続する必要が無くなる。すなわち、図7に示すように、抵抗11および抵抗12の接続ノードと電源ノードとを非接続とする構成により、出力バッファ回路63およびバイアス電流供給回路68間を発光回路75経由で流れる無効電流INEの経路は、発光回路75の電源ノードおよび出力バッファ回路63間の経路を含むことになる。具体的には、無効電流INEが、発光回路75の電源ノードからインダクタ31、抵抗13、抵抗11、抵抗12、抵抗14、インダクタ32およびバイアス電流供給回路68をこの順番で経由して接地ノードへ流れる。これにより、無効電流INEの経路のインピーダンスが図5に示す駆動回路51と比べて増加することから、無効電流INEを低減することができる。駆動回路52において、無効電流INEは以下の式で表される。INE=Vf/{2×RoutRdampまた、電流源66の出力電流yは、以下の式で表される。y=Imod[{VfRdRdamp×Imod}/Rout]ここで、電流源66の入力はハイインピーダンスであることから、無効電流INEはすべて電流源33へ流れる。すなわち、電流源33の出力電流xは、以下の式で表される。x=IbiasVf/{2×RoutRdamp}具体的には、たとえば、Vf=1.4[V]、Rout=25[Ω]、Rdamp=6[Ω]とすると、電流源33の出力電流xは、以下の式で表される。x=Ibias22.6すなわち、駆動回路52では、図5に示す駆動回路51と比べて、消費電流を22.6mA削減することができる。駆動回路52では、送信データのデューティ比が一定であれば、抵抗11および抵抗12の接続ノードの電位は変動しないため、当該接続ノードにおいてAC的なグランド電位は安定している。すなわち、光トランシーバ21が連続的な光信号を送信する場合には、安定した送信特性を得ることができる。一方、光トランシーバ21がバースト光信号を送信する場合には、光信号を送信しない期間における送信データのデューティ比はゼロであり、光信号の送信開始タイミングにおいてデューティ比が変動する。このため、抵抗11および抵抗12の接続ノードの電位が不安定となり、バースト光信号においてリンギングが生じる場合がある。そこで、本発明の実施の形態では、光トランシーバ21の駆動回路において以下のような構成をさらに採用して上記問題点を解決することも可能である。図8は、本発明の実施の形態に係る光トランシーバの駆動回路の構成を示す図である。図8を参照して、駆動回路53では、図7に示す駆動回路52と比べて、出力バッファ回路63が、さらに、キャパシタ19を含む。キャパシタ19は、固定電圧である電源電圧Vcc2が供給されるノードと抵抗11および抵抗12の接続ノードとの間に接続されている。すなわち、抵抗11の第1端および抵抗12の第1端がキャパシタ19を介して電源ノードに接続されている。キャパシタ19の容量値は、たとえば1000pFである。これにより、抵抗11,12は、固定電圧が供給されるノードと、発光回路75を経由せずに交流結合される。なお、この固定電圧は、電源電圧Vcc2に限らず、たとえば接地電圧であってもよい。このように、駆動回路53では、図7に示す駆動回路52において電位が不安定になる可能性のある各終端抵抗の接続ノードと、電源ノードとの間に容量素子を接続する。これにより、当該接続ノードの電位を、電源電圧Vcc2で安定させることができる。また、当該電源ノードと各終端抵抗とはAC結合されることになるため、図6で示したような当該電源ノードからの無効電流INEが流れることを防ぐことができる。駆動回路53では、図7に示す駆動回路52と同様の無効電流INEが流れることになる。駆動回路53において、無効電流INEは以下の式で表される。INE=Vf/{2×RoutRdampまた、電流源66の出力電流yは、以下の式で表される。y=Imod[{VfRdRdamp×Imod}/Rout]ここで、電流源66の入力はハイインピーダンスであることから、無効電流INEはすべて電流源33へ流れる。すなわち、電流源33の出力電流xは、以下の式で表される。x=IbiasVf/{2×RoutRdamp}具体的には、たとえば、Vf=1.4[V]、Rout=25[Ω]、Rdamp=6[Ω]とすると、電流源33の出力電流xは、以下の式で表される。x=Ibias22.6すなわち、駆動回路53では、図7に示す駆動回路52と同様に、図5に示す駆動回路51と比べて、消費電流を22.6mA削減することができる。図9は、駆動回路51が出力する光信号連続信号の測定結果を示す図である。図10は、駆動回路52が出力する光信号連続信号の測定結果を示す図である。図11は、駆動回路53が出力する光信号連続信号の測定結果を示す図である。図12は、駆動回路51が出力するバースト光信号の測定結果を示す図である。図13は、駆動回路52が出力するバースト光信号の測定結果を示す図である。図14は、駆動回路53が出力するバースト光信号の測定結果を示す図である。図9~図11は、光信号のアイパターンを示している。また、図12~図14において、Bは、光信号が論理ハイレベルおよび論理ローレベルを繰り返している部分である。図9~図11を参照して、図7に示すように抵抗11の第1端および抵抗12の第1端と電源ノードとの接続を遮断しても、また、図8に示すように抵抗11の第1端および抵抗12の第1端と電源ノードとの間にキャパシタ19を接続しても、アイパターンの波形が崩れることなく、図5に示す駆動回路と同様のアイパターンが得られている。すなわち、図7および図8に示す駆動回路において、図5に示す駆動回路と同等の光信号の送信特性が得られていることが分かる。また、図13に示すバースト光信号では、図12に示すバースト光信号と比べて、バースト光信号の立ち上がり部分Aにおいてリンギングが大きくなっている。これに対して、図14に示すバースト光信号では、図13に示すバースト光信号と比べて、バースト光信号の立ち上がり部分Aにおいてリンギングが無くなり、バースト光信号の送信特性が改善されていることが分かる。また、この測定では、図12~図14において、発光回路75の電源ノードからバイアス電流供給回路68の接地ノードへ流れる電流は、それぞれ92mA、69mAおよび69mAであった。すなわち、図7および図8に示す駆動回路では、図5に示す駆動回路と比べて、消費電流が約23mA削減される。ところで、特許文献1に記載のレーザ駆動回路では、当該差動駆動回路とレーザダイオードとが容量素子によってAC結合されることから、終端抵抗および容量素子の時定数により、バースト応答特性が劣化してしまう。このようなバースト応答特性の劣化を防ぐために、AC結合の代わりにたとえば抵抗によるDC結合を行なうと、差動駆動回路からバイアス回路へDC結合を介してレーザダイオードの駆動に寄与しない無効電流が流れてしまう場合がある。これに対して、本発明の実施の形態に係る駆動回路では、出力バッファ回路63は、送信すべきデータの論理値に応じた大きさの変調電流を発光素子LDに供給する。この出力バッファ回路63において、差動駆動回路41は、データの論理値に応じて、発光素子LDに電流を供給するか否かを切り替える。抵抗11,12は、差動駆動回路41の差動出力間に接続されている。そして、差動駆動回路41および発光回路75は直流結合されており、差動駆動回路41が発光素子LDに供給する上記電流の電源は発光回路75から供給される。すなわち、出力バッファ回路63の電源ノードと終端抵抗11,12との間の経路を遮断する。そして、出力バッファ回路63の電源は、バイアス電流用の電源ノードすなわち発光回路75の電源ノードから供給する。このような構成により、無効電流の経路のインピーダンスが増加することから、発光素子の駆動に寄与しない無効電流を、たとえば図7において説明したように半減させることができるため、消費電力を低減することができる。また、本発明の実施の形態に係る駆動回路では、抵抗11,12は、固定電圧が供給されるノードと発光回路75を経由せずに交流結合されている。すなわち、出力バッファ回路63の電源ノードと終端抵抗11,12との間の経路を遮断する構成では、バースト光信号においてリンギングが生じる場合があるため、出力バッファ回路63の電源ノードと終端抵抗11,12との間にキャパシタを実装し、不要な高周波成分をバイパスさせる。このような構成により、発光素子の駆動に寄与しない無効電流を低減し、かつバースト応答を安定化させることができる。また、本発明の実施の形態に係る駆動回路では、抵抗11および抵抗12は、NチャネルMOSトランジスタ15のドレインおよびNチャネルMOSトランジスタ16のドレイン間に直列接続されている。NチャネルMOSトランジスタ15のドレインおよび抵抗11の接続ノードが発光素子LDのアノードおよび直流電源電圧が供給されるノードの接続ノードと直流結合されている。NチャネルMOSトランジスタ16のドレインおよび抵抗12の接続ノードが発光素子LDのカソードおよびバイアス電流供給回路68の接続ノードと直流結合されている。このような構成により、差動駆動回路41および終端抵抗11,12と発光素子LDとを直流結合させる適切な回路を提供することが可能となる。また、本発明の実施の形態に係る駆動回路では、キャパシタ19は、固定電圧が供給されるノードと抵抗11および抵抗12の接続ノードとの間に接続されている。このような構成により、終端抵抗11および終端抵抗12の接続ノードの電位を安定させる適切な回路を提供することが可能となる。なお、本発明の実施の形態に係る駆動回路では、差動駆動回路41は、1段のトランジスタ回路を含む構成であるとしたが、これに限定するものではない。差動駆動回路41は、複数段のトランジスタ回路を含む構成であってもよい。この場合、最終段の回路に発光回路75から直流電源電流が供給されれば十分である。上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"