データを処理する処理装置と、複数の前記データを記憶する主記憶装置と、前記主記憶装置に記憶された複数の前記データの一部を記憶するキャッシュメモリと、前記主記憶装置に記憶された複数の前記データのうち、将来アクセスされる可能性の高い前記データを予測して、予め前記キャッシュメモリ上に読み出すプリフェッチを実行するプリフェッチ部と、電力を供給する電源部と、を備えた制御システムであって、前記処理装置が前記処理を実行していないアイドル状態であるか否かを検出する検出部と、前記アイドル状態であると検出された場合、前記プリフェッチの状態に応じて、前記キャッシュメモリに対する電力の供給を停止するか否かを判定する判定部と、前記キャッシュメモリに対する電力の供給を停止すると判定された場合は、前記キャッシュメモリに対する電力の供給を停止するように前記電源部を制御し、前記キャッシュメモリに対する電力の供給を停止しないと判定された場合は、前記キャッシュメモリに対する電力の供給を継続するように前記電源部を制御する電源制御部と、を備える、制御システム。前記判定部は、前記プリフェッチにより前記キャッシュメモリ上に読み出された前記データの数が閾値未満の場合は、前記キャッシュメモリに対する電力の供給を停止すると判定し、前記プリフェッチにより前記キャッシュメモリ上に読み出された前記データの数が前記閾値以上の場合は、前記キャッシュメモリに対する電力の供給を停止しないと判定する、請求項1の制御システム。前記判定部は、前記プリフェッチ部が、将来アクセスされる可能性の高い前記データを予測できない場合は、前記キャッシュメモリに対する電力の供給を停止すると判定し、前記プリフェッチ部が、将来アクセスされる可能性の高い前記データを予測できた場合は、前記キャッシュメモリに対する電力の供給を停止しないと判定する、請求項1の制御システム。前記主記憶装置に記憶された複数の前記データのうち、繰り返し利用されるデータを示す繰り返しデータを指定する指定部をさらに備え、前記判定部は、前記キャッシュメモリに記憶された前記データのうち、前記指定部により指定された前記繰り返しデータと一致する前記データの数と、前記プリフェッチにより前記キャッシュメモリ上に読み出された前記データの数との合計が閾値未満の場合は、前記キャッシュメモリに対する電力の供給を停止すると判定する一方、前記繰り返しデータと一致する前記データの数と、前記プリフェッチにより前記キャッシュメモリ上に読み出された前記データの数との合計が閾値以上の場合は、前記キャッシュメモリに対する電力の供給を停止しないと判定する、請求項1の制御システム。データを処理する処理装置と、複数の前記データを記憶する主記憶装置と、前記主記憶装置に記憶された複数の前記データの一部を記憶するキャッシュメモリと、前記主記憶装置に記憶された複数の前記データのうち、将来アクセスされる可能性の高い前記データを予測して、予め前記キャッシュメモリ上に読み出すプリフェッチを実行するプリフェッチ部と、電力を供給する電源部と、を備えた制御システムの制御方法であって、前記処理装置が前記処理を実行していないアイドル状態であるか否かを検出する検出ステップと、前記アイドル状態が検出された場合、前記プリフェッチの状態に応じて、前記キャッシュメモリに対する電力の供給を停止するか否かを判定する判定ステップと、前記キャッシュメモリに対する電力の供給を停止すると判定された場合は、前記キャッシュメモリに対する電力の供給を停止するように前記電源部を制御し、前記キャッシュメモリに対する電力の供給を停止しないと判定された場合は、前記キャッシュメモリに対する電力の供給を継続するように前記電源部を制御する電源制御ステップと、を備える、制御方法。データを処理する処理装置と、複数の前記データを記憶する主記憶装置と、前記主記憶装置に記憶された複数の前記データの一部を記憶するキャッシュメモリと、前記主記憶装置に記憶された複数の前記データのうち、将来アクセスされる可能性の高い前記データを予測して、予め前記キャッシュメモリ上に読み出すプリフェッチを実行するプリフェッチ部と、電力を供給する電源部と、を備えたコンピュータに、前記処理装置が前記処理を実行していないアイドル状態であるか否かを検出する検出ステップと、前記アイドル状態が検出された場合、前記プリフェッチの状態に応じて、前記キャッシュメモリに対する電力の供給を停止するか否かを判定する判定ステップと、前記キャッシュメモリに対する電力の供給を停止すると判定された場合は、前記キャッシュメモリに対する電力の供給を停止するように前記電源部を制御し、前記キャッシュメモリに対する電力の供給を停止しないと判定された場合は、前記キャッシュメモリに対する電力の供給を継続するように前記電源部を制御する電源制御ステップと、を実行させるためのプログラム。上述の計算機システムは、主記憶装置に記憶された複数のデータのうち、近い将来プロセッサが使用する可能性が高いデータを予測し、その予測したデータを予めキャッシュメモリ上に読み出すプリフェッチ機能を備えているのが一般的である。ここで、例えばプリフェッチにより読み出されたデータがキャッシュメモリに記憶されているにも関わらず、キャッシュメモリに対する電力の供給が停止された場合は、プリフェッチによりキャッシュメモリ上に読み出されたデータは消えてしまうので、そのデータを使用する際には、再度そのデータをキャッシュメモリ上に読み出す必要がある。このため、プリフェッチに使用される電力が無駄になってしまうという問題がある。本発明が解決しようとする課題は、プリフェッチに使用される電力が無駄になることを防止可能な制御システム、制御方法およびプログラムを提供することである。実施形態の制御システムは、処理装置と主記憶装置とキャッシュメモリとプリフェッチ部と電源部とを備えた制御システムであって、検出部と判定部と電源制御部とを備える。検出部は、処理装置が処理を実行していないアイドル状態であるか否かを検出する。判定部は、アイドル状態であると検出された場合、プリフェッチの状態に応じて、キャッシュメモリに対する電力の供給を停止するか否かを判定する。電源制御部は、キャッシュメモリに対する電力の供給を停止すると判定された場合は、キャッシュメモリに対する電力の供給を停止するように電源部を制御し、キャッシュメモリに対する電力の供給を停止しないと判定された場合は、キャッシュメモリに対する電力の供給を継続するように電源部を制御する。実施形態の制御方法は、処理装置と主記憶装置とキャッシュメモリとプリフェッチ部と電源部とを備えた制御システムの制御方法であって、検出ステップと判定ステップと電源制御ステップとを備える。検出ステップは、処理装置が処理を実行していないアイドル状態であるか否かを検出する。判定ステップは、アイドル状態であると検出された場合、プリフェッチの状態に応じて、キャッシュメモリに対する電力の供給を停止するか否かを判定する。電源制御ステップは、キャッシュメモリに対する電力の供給を停止すると判定された場合は、キャッシュメモリに対する電力の供給を停止するように電源部を制御し、キャッシュメモリに対する電力の供給を停止しないと判定された場合は、キャッシュメモリに対する電力の供給を継続するように電源部を制御する。実施形態のプログラムは、処理装置と主記憶装置とキャッシュメモリとプリフェッチ部と電源部とを備えたコンピュータに実行させるためのプログラムであって、検出ステップと判定ステップと電源制御ステップとを備える。検出ステップは、処理装置が処理を実行していないアイドル状態であるか否かを検出する。判定ステップは、アイドル状態であると検出された場合、プリフェッチの状態に応じて、キャッシュメモリに対する電力の供給を停止するか否かを判定する。電源制御ステップは、キャッシュメモリに対する電力の供給を停止すると判定された場合は、キャッシュメモリに対する電力の供給を停止するように電源部を制御し、キャッシュメモリに対する電力の供給を停止しないと判定された場合は、キャッシュメモリに対する電力の供給を継続するように電源部を制御する。以下、添付図面を参照しながら、本発明に係る制御システム、制御方法およびプログラムの実施の形態を詳細に説明する。第1実施形態図1は、第1実施形態の制御システム100の概略構成例を示すブロック図である。図1に示すように、制御システム100は、処理装置10と、キャッシュ部20と、主記憶装置30と、電力を供給する電源部40とを含んで構成される。キャッシュ部20と主記憶装置30は、バス110を介して相互に接続される。なお、ここでは詳細な図示は省略するが、本実施形態の制御システム100は、他にも、ROM、HDDやSSDなどの外部記憶装置、ディスプレイなどの表示装置、マウスやキーボードなどの入力装置、および、通信I/F装置などを備えており、通常のコンピュータを利用したハードウェア構成となっている。処理装置10は、データを処理する。処理装置10は、各種の処理を実行し、制御システム100全体の動作を制御する。処理装置10は、例えばCPUCentralProcessingUnitなどの制御装置で構成され得る。主記憶装置30は、処理装置10が実行する処理に用いられる複数のデータを記憶する。キャッシュ部20は、キャッシュコントローラ50とキャッシュメモリ60とを含んで構成される。キャッシュコントローラ50は、動作制御部51とプリフェッチ部52とを備える。動作制御部51は、主記憶装置30からのデータの読み出し動作、キャッシュメモリ60に対するデータの書き込み動作などを制御する。プリフェッチ部52は、主記憶装置30に記憶された複数のデータのうち、将来アクセスされる可能性の高いデータを予測して、予めキャッシュメモリ60上に読み出すロードするプリフェッチを実行する。より具体的には、プリフェッチ部52は、処理装置10のメモリアクセス履歴に基づく予測アルゴリズムにより選定されたデータを、予めキャッシュメモリ60上に読み出す。図2は、予測アルゴリズムの一例を示す概念図である。図2の例では、処理装置10は、番号10のデータ、番号11のデータ、番号12のデータの順番でアクセスを行っているので、プリフェッチ部52は、処理装置10によるアクセスは番号順に実行されると予測する。そして、プリフェッチ部52は、将来アクセスされる可能性の高いデータとして、番号17のデータから順番に選定していき、その選定したデータをキャッシュメモリ60上に読み出していく。なお、ここでは、連続してアクセスされる1本のデータストリームアクセスラインを予測する予測アルゴリズムを例に挙げて説明したが、これに限らず、予測アルゴリズムは、将来アクセスが行われる可能性の高いデータを予測するものであればよく、その種類は任意である。例えば、処理装置10がインターリーブ方式のアクセスを行う場合は、複数のアクセスラインデータストリームを同時に予測するものであってもよいし、一定間隔おきにアクセスが行われるストライドアクセスを予測するものであってもよい。再び図1に戻って説明を続ける。キャッシュメモリ60は、主記憶装置30に記憶された複数のデータの一部を記憶する。キャッシュメモリ60は、例えばスタティックRAMRandomAccessMemoryなどの揮発性のメモリで構成され、電力の供給が停止すると記憶内容は消失する。図3は、キャッシュメモリ60の構成例を示すブロック図である。キャッシュメモリ60は、キャッシュされたデータ以下、キャッシュデータと呼ぶ61が配列されて格納されるデータアレイ部62と、複数のキャッシュデータ61と1対1に対応する複数のタグ63が格納されるタグアレイ部64と、未使用プリフェッチビットカウンタ65とを有する。図4は、タグ63の構成例を示す図である。図4に示すように、タグ63は、メモリアドレス71とダーティビット72と無効ビット73とプリフェッチビット74とを含んで構成される。メモリアドレス71は、対応する主記憶装置30の位置ブロックを示す情報である。ダーティビット72は、キャッシュデータ61の内容が、主記憶装置30のうちメモリアドレス71が示す位置に格納されたデータの内容と一致しているか否かを示す情報である。この例では、キャッシュデータ61の内容が、主記憶装置30のうちメモリアドレス71が示す位置に格納されたデータの内容と一致していない場合は、ダーティビットは1に設定され、キャッシュデータ61の内容が、主記憶装置30のうちメモリアドレス71が示す位置に格納されたデータの内容と一致している場合は、ダーティビットは0に設定される。無効ビットは、対応するキャッシュデータ61がデータアレイ部62に格納されているか否かを示す情報である。キャッシュデータ61がデータアレイ部62に格納されている場合は、無効ビットは1に設定され、キャッシュデータ61がデータアレイ部62に格納されていない場合は、無効ビットは0に設定される。プリフェッチビット74は、対応するキャッシュデータ61が、プリフェッチによりキャッシュメモリ60上に読み出されたデータであるか否かを示す情報である。キャッシュデータ61が、プリフェッチによりキャッシュメモリ60上に読み出されたデータである場合は、プリフェッチビット74は有効であることを示す1に設定され、キャッシュデータ61が、プリフェッチによりキャッシュメモリ60上に読み出されたデータではない場合は、プリフェッチビット74は無効であることを示す0に設定される。また、プリフェッチによりキャッシュメモリ60上に読み出されたキャッシュデータ61に対して処理装置10からのアクセスが行われた場合は、当該キャッシュデータ61に対応するプリフェッチビットは1から0に設定される。本実施形態では、キャッシュコントローラ50プリフェッチ部52は、プリフェッチにより主記憶装置30のデータをキャッシュメモリ60上に読み出した場合、その読み出したデータをタグアレイ部64に格納するとともに、当該読み出したデータに対応するタグ63を作成してタグアレイ部64に格納する。また、本実施形態では、キャッシュコントローラ50動作制御部51は、プリフェッチによりキャッシュメモリ60上に読み出されたキャッシュデータ61に対して処理装置10からのアクセスが行われた場合、当該キャッシュデータ61に対応するプリフェッチビット74を1から0に設定する。未使用プリフェッチビットカウンタ65は、プリフェッチによりキャッシュメモリ60上に読み出されたキャッシュデータ61の数をカウントする。より具体的には、未使用プリフェッチビットカウンタ65は、プリフェッチビット74が1に設定されたタグ63の総数をカウントする。図5は、処理装置10が不図示のHDD等に格納されたプログラムを実行することにより実現される機能を示すブロック図である。つまりは、制御システム100の機能ブロック図であると捉えることもできる。図5に示すように、制御システム100の機能には、検出部81と判定部82と電源制御部83と再開処理部84とが含まれる。なお、これらの機能のうちの少なくとも一部を個別の回路ハードウェアで実現することもできる。検出部81は、処理装置10が何も処理を実行していないアイドル状態であるか否かを検出する。判定部82は、検出部81により処理装置10がアイドル状態であると検出された場合、プリフェッチの状態に応じて、キャッシュメモリ60に対する電力の供給を停止するか否かを判定する。本実施形態では、判定部82は、プリフェッチによりキャッシュメモリ60上に読み出されたキャッシュデータ61の数が閾値未満の場合は、キャッシュメモリ60に対する電力の供給を停止すると判定する。一方、判定部82は、プリフェッチによりキャッシュメモリ60上に読み出されたキャッシュデータ61の数が閾値以上の場合は、キャッシュメモリ60に対する電力の供給を継続する停止しないと判定する。より具体的には、判定部82は、未使用プリフェッチビットカウンタ65のカウント値が閾値未満の場合は、キャッシュメモリ60に対する電力の供給を停止すると判定する。一方、判定部82は、未使用プリフェッチビットカウンタ65のカウント値が閾値以上の場合は、キャッシュメモリ60に対する電力の供給を停止しないと判定する。なお、閾値は任意の値に設定することができる。閾値は、制御システム100の各要素モジュールの性能などに依存するため、制御システム100に適した値を採用することが好ましい。例えば処理装置10がインターリーブ方式のアクセスを行う場合、プリフェッチされ得るデータ数の最大値の0.5倍3本のアクセスラインのうちの2本は予測できていることを示すを閾値として採用することもできるし、再開時の速度を重視する場合は1などの小さい値を閾値として採用することもできるし、実験的に調整して求めた値を閾値として採用することもできる。電源制御部83は、判定部82によりキャッシュメモリ60に対する電力の供給を停止すると判定された場合は、キャッシュメモリ60に対する電力の供給を停止するように電源部40を制御する。一方、電源制御部83は、判定部82によりキャッシュメモリ60に対する電力の供給を停止しないと判定された場合は、キャッシュメモリ60に対する電力の供給を継続するように電源部40を制御する。再開処理部84は、キャッシュメモリ60に対する電力の供給が停止されている状態において、所定の復帰要因を受け付けた場合に、キャッシュメモリ60に対する電力の供給を再開するように電源部40を制御する。復帰要因の種類は任意であり、例えば割り込み処理が復帰要因であってもよい。この場合、再開処理部84は、キャッシュメモリ60に対する電力の供給が停止されている状態において、割り込み処理を受け付けた場合に、キャッシュメモリ60に対する電力の供給を再開するように電源部40を制御する。図6は、制御システム100が実行する電源制御処理の一例を示すフローチャートである。この電源制御処理は、処理装置10が所定のソフトウェアプログラムを実行することにより実現される。図6に示すように、検出部81により処理装置10がアイドル状態であると検出された場合ステップS1の結果:YES、判定部82は判定処理を実行するステップS2。図7は、ステップS2における判定処理の一例を示すフローチャートである。図7に示すように、まず判定部82は、未使用プリフェッチビットカウンタ65のカウント値を参照するステップ101。次に、判定部82は、未使用プリフェッチビットカウンタ65のカウント値プリフェッチビット74が1に設定されたタグ63の総数が閾値以上であるか否かを判定するステップS102。未使用プリフェッチビットカウンタ65のカウント値が閾値以上の場合ステップS102の結果:YES、判定部82は、キャッシュメモリ60に対する電力の供給を停止しないと判定するステップS103。一方、未使用プリフェッチビットカウンタ65のカウント値が閾値未満の場合ステップS102の結果:NO、判定部82は、キャッシュメモリ60に対する電力の供給を停止すると判定するステップS104。以上が判定処理の内容である。再び図6に戻って説明を続ける。ステップS2の判定処理の結果、キャッシュメモリ60に対する電力の供給を停止すると判定された場合ステップS3の結果:YES、電源制御部83は、キャッシュメモリ60に対する電力の供給を停止するように電源部40を制御するステップS4。一方、キャッシュメモリ60に対する電力の供給を停止しないと判定された場合ステップS3の結果:NO、電源制御部83は、キャッシュメモリ60に対する電力の供給を継続するように電源部40を制御するステップS5。以上に説明したように、本実施形態では、プリフェッチによりキャッシュメモリ60上に読み出されたキャッシュデータ61の数が閾値以上の場合は、処理装置10がアイドル状態であっても、キャッシュメモリ60に対する電力の供給は停止されないので、プリフェッチに使用される電力が無駄になることを防止できる。第2実施形態次に、第2実施形態について説明する。第2実施形態の判定部82は、プリフェッチ部52が、将来アクセスされる可能性の高いデータを予測できない場合は、キャッシュメモリ60に対する電力の供給を停止すると判定し、プリフェッチ部52が、将来アクセスされる可能性の高いデータを予測できた場合は、キャッシュメモリに対する電力の供給を停止しないと判定する点で上述の第1実施形態と相違する。第1実施形態と共通する部分については、同一の符号を付して適宜に説明を省略する。図8は、第2実施形態のキャッシュメモリ600の構成例を示すブロック図である。図8に示すように、キャッシュメモリ600は、前述の未使用プリフェッチビットカウンタ65の代わりに、プリフェッチ動作カウンタ66を有する点で第1実施形態と相違するが、その他の構成は第1実施形態のキャッシュメモリ60と同様である。本実施形態では、プリフェッチ部52は、主記憶装置30に記憶された複数のデータのうち将来アクセスされる可能性の高いデータを予測できない場合は、プリフェッチ動作カウンタ66のカウント値を0に設定する。一方、プリフェッチ部52は、主記憶装置30に記憶された複数のデータのうち将来アクセスされる可能性が高いデータを予測できた場合は、プリフェッチ動作カウンタ66のカウント値を1に設定する。なお、これに限らず、例えば処理装置10がインターリーブ方式のアクセスを行う場合、プリフェッチ部52は、プリフェッチ動作カウンタ66のカウント値を、予測できたアクセスラインの本数を示す値に設定することもできる。本実施形態の判定部82は、プリフェッチ動作カウンタ66のカウント値が1の場合は、キャッシュメモリ60に対する電力の供給を停止しないと判定する。一方、判定部82は、プリフェッチ動作カウンタ66のカウント値が0の場合は、キャッシュメモリ60に対する電力の供給を停止すると判定する。なお、これに限らず、例えば処理装置10がインターリーブ方式のアクセスを行う場合、判定部82は、プリフェッチ動作カウンタ66のカウント値が閾値以上の場合は、キャッシュメモリ60に対する電力の供給を継続すると判定し、カウント値が閾値未満の場合は、キャッシュメモリ60に対する電力の供給を停止すると判定することもできる。この場合、閾値は任意の値に設定することができる。図9は、第2実施形態の電源制御処理の一例を示すフローチャートである。ステップS12の判定処理の内容が第1実施形態と相違するが、その他の内容は第1実施形態の電源制御処理と同様である。図10は、ステップS12における判定処理の一例を示すフローチャートである。図10に示すように、まず判定部82は、プリフェッチ動作カウンタ66のカウント値を参照するステップ201。次に、判定部82は、プリフェッチ動作カウンタ66のカウント値が1であるか否かを判定するステップS202。つまりは、判定部82は、プリフェッチ部52が、将来アクセスされる可能性が高いデータを予測できているか否かを判定する。プリフェッチ動作カウンタ66のカウント値が1の場合ステップS202の結果:YES、判定部82は、キャッシュメモリ60に対する電力の供給を停止しないと判定するステップS203。一方、プリフェッチ動作カウンタ66のカウント値が閾値未満の場合、判定部82は、キャッシュメモリ60に対する電力の供給を停止すると判定するステップS204。以上が判定処理の内容である。以上に説明したように、本実施形態では、プリフェッチ部52が、将来アクセスされる可能性が高いデータを予測することができた場合は、処理装置10がアイドル状態であっても、キャッシュメモリ60に対する電力の供給は停止されないので、プリフェッチに使用される電力が無駄になることを抑制できる。第3実施形態次に、第3実施形態について説明する。第3実施形態の制御システムは、主記憶装置30に記憶された複数のデータのうち、繰り返し利用されるデータを示す繰り返しデータを指定する指定部を備える。また、第3実施形態の判定部82は、キャッシュメモリ6000に記憶されたキャッシュデータ61のうち、指定部により指定された繰り返しデータと一致するキャッシュデータ61の数と、プリフェッチによりキャッシュメモリ6000上に読み出されたキャッシュデータ61の数との合計が閾値未満の場合は、キャッシュメモリ6000に対する電力の供給を停止すると判定する。一方、判定部82は、繰り返しデータと一致するキャッシュデータ61の数と、プリフェッチによりキャッシュメモリ6000上に読み出されたキャッシュデータ61の数との合計が閾値以上の場合は、キャッシュメモリ6000に対する電力の供給を停止しないと判定する。以上の点で第1実施形態と相違するが、第1実施形態と共通する部分については、同一の符号を付して適宜に説明を省略する。図11は、第3実施形態において、処理装置10が実行する命令の一例を示す図である。図11に示すように、処理装置10が実行する命令には、繰り返し利用データ指定命令1101と、繰り返し利用データカウンタ初期化命令1102とが含まれる。繰り返し利用データ指定命令1101は、繰り返し利用データの範囲を指示するために、繰り返し利用データの先頭メモリアドレスとデータサイズとを指定する。上述の指定部は、処理装置10が繰り返し利用データ指定命令1101を実行することにより実現される機能である。また、処理装置10が、繰り返し利用データカウンタ初期化命令1102を実行することにより、後述の繰り返し利用データカウンタ67のカウント値が0に初期化リセットされる。図12は、第3実施形態のキャッシュメモリ6000の構成例を示すブロック図である。図12に示すように、キャッシュメモリ6000は、繰り返し利用データカウンタ67をさらに備える点で第1実施形態と相違する。また、タグ63の構成が第1実施形態と相違する。以下、具体的に説明する。図13は、第3実施形態のタグ63の構成例を示す図である。タグ63は、繰り返し利用ビット75をさらに含んで構成される点で第1実施形態と相違する。繰り返し利用ビット75は、対応するキャッシュデータ61が、指定部で指定された繰り返し利用データと一致するか否かを示す情報である。対応するキャッシュデータ61が繰り返し利用データと一致する場合は、繰り返し利用ビットは1に設定され、対応するキャッシュデータ61が繰り返し利用データと一致しない場合は、繰り返し利用ビットは0に設定される。キャッシュコントローラ50プリフェッチ部52は、プリフェッチにより主記憶装置30のデータをキャッシュメモリ60上に読み出した場合、その読み出したデータが繰り返し利用データと一致する場合は、繰り返し利用ビット75を1に設定し、その読み出したデータが繰り返し利用データと一致しない場合は、繰り返し利用ビットを0に設定する。また、本実施形態では、1に設定された繰り返し利用ビット75は、前述の繰り返し利用データカウンタ初期化命令1102が実行されない限り、1の値を保持し続ける。例えば1に設定された繰り返し利用ビット75に対応するキャッシュデータ61に対して処理装置10からのアクセスが行われた場合でも、その繰り返し利用ビット75の値は0にリセットされない。図12に戻って説明を続ける。繰り返し利用データカウンタ67は、指定部で指定された繰り返し利用データと一致するキャッシュデータ61の数をカウントする。より具体的には、繰り返し利用データカウンタ67は、繰り返し利用ビット75が1に設定されたタグ63の総数をカウントする。本実施形態では、判定部82は、未使用プリフェッチビットカウンタ65のカウント値と繰り返し利用データカウンタ67のカウント値との合計が閾値未満の場合は、キャッシュメモリ60に対する電力の供給を停止すると判定する。一方、判定部82は、未使用プリフェッチビットカウンタ65のカウント値と繰り返し利用データカウンタ67のカウント値との合計が閾値以上の場合は、キャッシュメモリ60に対する電力の供給を停止しないと判定する。なお、閾値は任意の値に設定することができる。閾値は、制御システム100の各要素モジュールの性能などに依存するため、制御システム100に適した値を採用することが好ましい。図14は、第3実施形態の電源制御処理の一例を示すフローチャートである。ステップS22の判定処理の内容が第1実施形態と相違するが、その他の内容は第1実施形態の電源制御処理と同様である。図15は、ステップS22における判定処理の一例を示すフローチャートである。図15に示すように、まず判定部82は、未使用プリフェッチビットカウンタ65および繰り返し利用データカウンタ67の各々のカウント値を参照するステップ301。次に、判定部82は、未使用プリフェッチビットカウンタ65のカウント値と繰り返し利用データカウンタ67のカウント値の合計が閾値以上であるか否かを判定するステップS302。未使用プリフェッチビットカウンタ65のカウント値と繰り返し利用データカウンタ67のカウント値の合計が閾値以上の場合ステップS302の結果:YES、判定部82は、キャッシュメモリ60に対する電力の供給を停止しないと判定するステップS303。一方、未使用プリフェッチビットカウンタ65のカウント値と繰り返し利用データカウンタ67のカウント値の合計が閾値未満の場合ステップS302の結果:NO、判定部82は、キャッシュメモリ60に対する電力の供給を停止すると判定するステップS304。以上が判定処理の内容である。以上に説明したように、本実施形態では、指定部で指定された繰り返し利用データと一致するキャッシュデータ61の数と、プリフェッチによりキャッシュメモリ60上に読み出されたキャッシュデータ61の数との合計が閾値以上の場合は、処理装置10がアイドル状態であっても、キャッシュメモリ60に対する電力の供給は停止されないので、プリフェッチに使用される電力が無駄になることを抑制できる。以上、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、上述の各実施形態の処理装置10が実行するプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するようにしてもよい。また、上述の各実施形態の処理装置10が実行するプログラムを、インターネット等のネットワーク経由で提供または配布するようにしてもよい。また、上述の各実施形態の処理装置10が実行するプログラムを、ROM等に予め組み込んで提供するようにしてもよい。