"薄膜を形成した基板の表面の画像データを取得する工程と、前記基板上に形成される半導体装置の品種ごとに形成され、前記半導体装置の回路パターンが疎に形成される領域をマスクするマスクパターンを選択する工程と、前記マスクパターンを用いて、前記画像データから前記半導体装置の回路パターンが密に形成される領域に発生した欠陥を抽出する工程と、前記基板上に形成される前記半導体装置のチップの総数と、抽出した前記欠陥が含まれる前記半導体装置のチップの数とから、半導体装置の予想歩留り率を算出する工程と、を含む半導体装置の欠陥検査方法。前記半導体装置が電気的な不良を起こす原因となった欠陥のサイズを特定する欠陥識別データを取得する工程とを含み、前記欠陥を抽出する工程は、前記半導体装置が電気的な不良を起こす原因となった欠陥のサイズより小さい欠陥を除去し、かつ前記半導体装置の回路パターンが密に形成される領域の欠陥を抽出する工程であることを特徴とする請求項1に記載の欠陥検査方法。前記予想歩留り率と、前記基板上に形成する半導体装置の品種ごとに予め決定されている規定の歩留り率とを比較し、前記予想歩留り率が前記規定の歩留り率以上であれば、前記基板による前記半導体装置の製造を許可する判定工程を含むことを特徴とする請求項1又は請求項2に記載の欠陥検査方法。前記半導体装置の製造を許可した前記基板に対し、前記マスクパターンで特定される記半導体装置の品種の情報を付与する工程と、前記半導体装置の製造が許可されなかった前記基板に対し、別の品種の前記マスクパターンを選択して欠陥を抽出する工程と、を含むことを特徴とする請求項1乃至請求項3のいずれか一項に記載の欠陥検査方法。薄膜を形成した基板の表面の画像データを取得する検査制御部と、前記基板上に形成する半導体装置の品種ごとに形成され、前記半導体装置の回路パターンが疎に形成される領域をマスクするマスクパターンを用いて、前記画像データから前記半導体装置の回路パターンが密に形成される領域に発生した欠陥を抽出する欠陥抽出部と、前記基板上に形成される前記半導体装置のチップの総数と、抽出した前記欠陥が含まれる前記半導体装置のチップの数とから、予想される半導体装置の歩留りを予想歩留り率として算出するカウント部、を含むことを特徴とする半導体装置の欠陥検査装置。しかしながら、従来の半導体装置の歩留りの計算方法では、半導体ウェハや薄膜の表面にできた傷が半導体装置の歩留りに与える影響を評価するものであり、薄膜に異物が付着したり、製造工程に不具合があったりした場合に、半導体装置の歩留りに与える影響を判定することはできなかった。また、従来の半導体装置の歩留りの計算方法では、製造工程中にエピタキシャル層を形成する工程が存在しない場合や、製造工程の初期段階で半導体ウェハをパターニングする前、例えば素子分離領域を形成する前に歩留りを計算することは困難であった。この発明は、このような事情に鑑みてなされたものであり、パターニングを行う前の半導体装置の歩留りを効率的に、かつ高精度に算出することを目的とする。実施形態の一観点によれば、薄膜を形成した基板の表面の画像データを取得する工程と、前記基板上に形成される半導体装置の品種ごとに形成され、前記半導体装置の回路パターンが疎に形成される領域をマスクするマスクパターンを選択する工程と、前記マスクパターンを用いて、前記画像データから前記半導体装置の回路パターンが密に形成される領域に発生した欠陥を抽出する工程と、前記基板上に形成される前記半導体装置のチップの総数と、抽出した前記欠陥が含まれる前記半導体装置のチップの数とから、半導体装置の予想歩留り率を算出する工程と、を含む半導体装置の欠陥検査方法が提供される。また、実施形態の別の観点によれば、薄膜を形成した基板の表面の画像データを取得する検査制御部と、前記基板上に形成する半導体装置の品種ごとに形成され、前記半導体装置の回路パターンが疎に形成される領域をマスクするマスクパターンを用いて、前記画像データから前記半導体装置の回路パターンが密に形成される領域に発生した欠陥を抽出する欠陥抽出部と、前記基板上に形成される前記半導体装置のチップの総数と、抽出した前記欠陥が含まれる前記半導体装置のチップの数とから、予想される半導体装置の歩留りを予想歩留り率として算出するカウント部と、を含むことを特徴とする半導体装置の欠陥検査装置が提供される。マスクパターンを用いて基板上の欠陥を抽出して半導体装置の予想歩留り率を算出するので、基板上にパターンを形成する前に基板の良否を判定することが可能になる。基板の良否判定が早期に行われることにより、プロセス異常を早期に発見することが可能になる。発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない。第1の実施の形態図面を参照して第1の実施の形態について詳細に説明する。半導体装置の欠陥検査装置以下、欠陥検査装置1は、半導体ウェハ2基板の画像を取得する外観検査部3と、データ処理を行うデータ処理部4とを含んで構成されている。外観検査部3は、半導体ウェハ2を載置するステージ10を有する。ステージ10は、直交する2方向に半導体ウェハ2を水平移動可能なXステージ11とYステージ12とを有し、半導体ウェハ2を保持するホルダ13には、半導体ウェハ2を位置決めする位置決めピン14が設けられている。また、外観検査部3は、半導体ウェハ2上に配置されるCCDChargeCoupledDeviceセンサを有する撮像カメラ15と、半導体ウェハ2を照らす照明装置16とが設けられている。撮像カメラ15の出力は、データ処理部4に接続されている。なお、外観検査部3の構成は、図示した構成に限定されない。例えば、外観検査部3は、半導体ウェハ2の位置を固定し、撮像カメラ15を移動させる構成でも良い。データ処理部4は、CPUCentralProcessingUnitやROMReadOnlyMemory、RAMRandomAccessMemoryを含んで構成される制御部21を有する。さらに、データ処理部4には、データを表示するディスプレイなどの表示部22と、データの入出力を制御する入出力制御部23と、データを記憶する記憶部24とが設けられている。ここで、制御部21は、記憶部24に記憶されている欠陥検査用のプログラムを実行することで各種の機能を実現する。この実施の形態の制御部21は、検査制御部31と、識別データ作成部32と、欠陥抽出部33と、カウント部34と、判定部35とに機能分割できる。欠陥抽出部33は、サイズ抽出部36Aと、パターン抽出部36Bとを含んでいる。検査制御部31は、外観検査部3を制御すると共に、外観検査部3の出力信号を受けて半導体ウェハ2の画像データを作成する。識別データ作成部32は、欠陥として抽出すべき欠陥を識別するためのデータを作成する。欠陥抽出部33は、画像データから欠陥を抽出する処理を行う。さらに、サイズ抽出部36Aは、検査制御部31で抽出した欠陥から所定のサイズ以上の欠陥を抽出する処理を行う。欠陥抽出部33のパターン抽出部36Bは、検査制御部31で抽出した欠陥から所定の領域にある欠陥を抽出する処理を行う。カウント部34は、半導体ウェハ2上の欠陥の数を計算したり、1枚の半導体ウェハ2から製造される半導体装置の歩留り率を計算したりする。判定部35は、歩留り率に基づいて、半導体ウェハ2の良否、つまり半導体ウェハ2から必要な数以上の半導体装置を製造できるか否かを判定する。なお、入出力制御部23としては、作業者が操作するキーボードや、マウス、サーバとの通信を行う通信制御装置、外部記録装置へのデータの入出力を制御するドライブ装置、プリンタなどがあげられる。記憶部24には、欠陥検査装置1を動作させるための様々なデータが保存されている。さらに、この実施の形態では、記憶部24に、マップデータ37と、欠陥識別データ38と、製品パターン39と、歩留りデータ40とが記憶されている。なお、欠陥識別データ38は、欠陥サイズデータ38Aと、電気特性データ38Bとか作成されるデータである。また、各データ37,38,38A,38B,40、及び製品パターン39は、半導体装置の品種ごとに記憶部24に記憶されている。次に、図2のフローチャートを主に参照して、欠陥検査装置1を用いて半導体ウェハ2に形成した薄膜上の欠陥を検査する欠陥検査方法について説明する。この欠陥検査方法は、半導体装置の製造方法に含まれるのもであって、欠陥の大きさ及び位置と、半導体装置の品種とに基づいて、半導体ウェハ2の良否を判定することを特徴とする。なお、検査対象となるのは、スクライブラインや、配線パターンなどが形成される前で、薄膜を一様に形成した半導体ウェハ2である。まず、ステップS101で、欠陥検査装置1は、検査対象となる半導体ウェハ2を収容したウェハカセットを受け取り、ウェハカセットに付与されているID情報を取得し、半導体ウェハ2を用いて製造する半導体装置の品種を特定する。続くステップS102で、外観検査部3が半導体ウェハ2の表面の画像を取得してマップデータ37を作成する。具体的には、外観検査部3は、ホルダ13上に半導体ウェハ2が搬入されたら、データ処理部4の検査制御部31からの指令に基づいて位置決めピン14を半導体ウェハ2に押し付け、半導体ウェハ2の位置決めを行う。この後、真空吸着によって半導体ウェハ2をホルダ13に吸着保持する。さらに、ステージ10を駆動させて、半導体ウェハ2の検査対象となる領域を撮像カメラ15の下方に配置する。そして、照明装置16で半導体ウェハ2を照明しながら、撮像カメラ15で半導体ウェハ2の表面の画像を取得する。撮像カメラ15の撮像領域は、半導体ウェハ2の検査対象領域より小さいので、検査制御部31がステージ10のXステージ11及びYステージ12のそれぞれを駆動させて撮像位置を移動させながら、撮像カメラ15による撮像を行う。撮像カメラ15で撮像した半導体ウェハ2の画像は、画像信号としてデータ処理部4に出力される。データ処理部4の検査制御部31は、ステージ10の駆動量から算出される半導体ウェハ2上の撮像位置の座標データと、その座標の画像信号とを関連付けたマップデータ37を作成し、記憶部24に記憶する。図3Aに一例を示すように、マップデータ37からは、半導体ウェハ2の表面画像41が得られる。この表面画像41には、半導体ウェハ2上に形成した薄膜42の画像が表示される。そして、薄膜42の表面の欠陥43も同時に表示される。欠陥43のサイズは、様々なものがあり、図3には一例として、サイズの大きい欠陥43Aと、サイズが小さい欠陥43Bが発生した場合が示されている。欠陥としては、異物の付着や、薄膜42に形成されたボイドなどがあげられる。次に、ステップS103で、欠陥検査装置1が欠陥個数データを作成する。欠陥個数データの作成にあたっては、最初に欠陥抽出部33がマップデータ37から薄膜42上の欠陥を抽出する。欠陥43の抽出方法としては、例えば、表面画像41において、輝度が所定の閾値を越えている画素を抽出し、隣接する画素郡を1つの欠陥43として判定することがあげられる。さらに、カウント部34が、マップデータ37から抽出した半導体ウェハ2上の欠陥43の数をカウントして欠陥個数データを作成する。欠陥個数データは、記憶部24に記憶される。続くステップS104では、サイズ抽出部36Aが、欠陥のサイズを調べて欠陥サイズデータ38Aを作成する。欠陥サイズデータ38Aは、欠陥の座標とサイズとが関連付けて作成される。欠陥のサイズは、欠陥として抽出される画素群の画素数から算出される。画素の大きさは、予めわかっているので、画素の大きさに画素数を掛け算すると、欠陥のサイズが得られる。さらに、ステップS105で、識別データ作成部32が欠陥識別データ38を作成する。欠陥識別データ38は、欠陥のサイズを調べた欠陥サイズデータ38Aと、半導体ウェハ2の電気試験の結果である電気特性データ38Bとから作成される。電気特性データ38Bの作成は、半導体ウェハ2上に半導体装置を形成した後に、不図示の電気試験装置を用いて行われる。例えば、半導体ウェハ2上の各半導体装置の半導体回路の電極パッドにプローブを当て、半導体回路の設計時に作成したテストパターンを入力する。そして、このとき得られる出力信号から半導体回路の特性を調べる。半導体回路の動作不良が確認されたときは、その半導体回路の座標データを取得する。そして、半導体ウェハ2の検査対象となる全ての半導体回路について同様の検査を行い、動作不良を起こしている全ての半導体回路の座標データを取得すると、電気特性データ38Bが作成される。そして、電気特性データ38Bと、欠陥サイズデータ38Aとを組み合わせると、半導体装置の電気特性を悪化させる結果のサイズについてデータベースとなる欠陥識別データ38が形成される。ここで、欠陥識別データ38は、半導体装置の電気特性に影響を与える欠陥、つまり動作不良を起こした半導体回路に形成されている欠陥の位置とサイズの情報から形成されている。このような欠陥識別データ38からは、半導体装置が動作不良を起こすような欠陥のサイズが、例えば0.5μm以上であることがわかる。続く、ステップS106では、欠陥抽出部33が、製品パターン39を選択する。図4の製品パターン39Aに一例を示すように、製品パターン39Aは、欠陥を抽出する領域を決定するマスクパターンであり、半導体ウェハ2に製造される半導体装置のチップのレイアウトに基づいて作成されている。すなわち、製品パターン39Aは、半導体ウェハ2の外縁に相当するライン52で区画される領域に、チップパターン53が格子状に配置されている。各チップパターン53は、半導体装置の回路パターンの疎密に合わせて密パターン領域54と疎パターン領域55に分けられており、疎パターン領域55がマスクになっている。チップパターン53においてマスクされている領域は、回路パターンが疎に形成される領域である。疎パターン領域55がマスクになっているのは、回路パターンが疎になる領域は、歩留りに影響を与え難いため、歩留りの判定対象から除外することが可能だからである。これに対し、密パターン領域54がチップパターン53においてマスクされていないのは、この領域に欠陥が生じると半導体装置の電気特性に影響を与え易いので、欠陥の検査を詳細に行う必要があるためである。なお、密パターンとは、ロジック回路やメモリなどが形成される領域で、配線や素子パターンが他の領域に比べて密に形成される領域である。また、疎パターンとは、配線や素子パターンの配置間隔が相対的に広い領域や、ダミーパターンが形成される領域などである。次に、ステップS107で、欠陥抽出部33が、半導体ウェハ2の良否判定に用いる欠陥を抽出して判定用欠陥データを作成する。判定用欠陥データは、半導体装置の歩留りに影響を与える欠陥を抽出することで作成される。この実施の形態で、判定用欠陥データは、マップデータ37と、欠陥識別データ38と、製品パターン39とを用いて作成される。まず、サイズ抽出部36Aが、マップデータ37と欠陥識別データ38とから、半導体ウェハ2上の欠陥のうち、半導体装置の電気特性に影響を与えるサイズ以上の欠陥を抽出する。その結果、図3Bの中間過程の画像44に一例を示すように、大きいサイズの欠陥43Aのみが抽出される。なお、ここでは、図3Aに示すマップデータ37のサイズの小さい欠陥43Bが、欠陥識別データ38に定義される半導体装置の電気特性に影響を与えるサイズより小さいものとする。また、サイズの大きい欠陥43Aが、欠陥識別データ38に定義される半導体装置の電気特性に影響を与えるサイズより大きい、つまり半導体装置の電気特性に影響を与える可能性があるサイズであったものとする。さらに、図3Bに示す中間結果から、パターン抽出部36Bが、製品パターン39を用いて密パターン領域54中に形成された欠陥を抽出する。このときの抽出結果の一例を、図3Cに示す。この画像45において、半導体ウェハ2上に表示されている欠陥46は、製品パターン39の密パターン領域54内の欠陥であって、欠陥識別データ38で特定されるサイズ以上の欠陥である。つまり、画像45中に表示されている欠陥46は、マップデータ37に含まれる欠陥データを、欠陥識別データ38と製品パターン39とでフィルタリングしたときに抽出される欠陥データであり、この欠陥46が存在する領域に形成される半導体装置は、不良品になると考えられる。そして、このようにして抽出された欠陥の位置データが、判定用欠陥データになる。なお、以上においては、図3Bを参照して説明したように、2つのステップに分けて判定用欠陥データを作成していたが、マップデータ37と欠陥識別データ38とを用いて1つのステップで判定用欠陥データを作成しても良い。次に、図2のステップS108で、欠陥検査装置1のカウント部34が、予想歩留り率を算出する。ここでは、欠陥判定データで特定される欠陥位置を含むチップ領域の数を欠陥チップ数としてカウントする。1枚の半導体ウェハ2上のチップ領域の総数は、半導体装置の品種ごとに決まっているので、欠陥のないチップ数をチップ領域の総数で割ると、予想歩留り率が算出される。さらに、ステップS109で、判定部35が良否判定を行う。良否判定にあたっては、記憶部24の歩留りデータ40を半導体ウェハ2のID情報で検索し、その品種の半導体装置に必要とされる歩留り率規定の歩留り率を取得する。さらに、規定の歩留り率と予想歩留り率とを比較し、予想歩留り率が規定の歩留り率以上であれば、その半導体ウェハ2を良品と判定しステップS109でOK、ステップS110に進んで、その半導体ウェハ2を使った半導体装置の製造を許可する。これに対して、予想歩留り率が規定の歩留り率未満であればステップS109でNG、ステップS111に進む。この場合は、後の工程を実行しても必要な数又は必要な性能の半導体装置を得られないので、その半導体ウェハ2での半導体装置の製造は不可であると判定する。次に、本実施の形態の欠陥検査方法の適用例として、半導体ウェハ2に素子分離領域を形成するまでのプロセスで良否判定を行う場合について説明する。最初に、図5のステップS201で半導体ウェハ2の表面にイニシャル酸化膜を形成する。半導体ウェハ2は、例えばウェハカセットに複数収容された状態で不図示のイニシャル酸化膜の成膜装置に搬入される。イニシャル酸化膜の成膜装置では、ウェハカセットから半導体ウェハ2を1枚ずつ取り出してイニシャル酸化膜を形成する。イニシャル酸化膜を形成した後は、半導体ウェハ2をウェハカセットに戻す。続いて、ステップS202で半導体ウェハ2のイニシャル酸化膜上の全面に第1の薄膜を一様に形成する。第1の薄膜は、不図示の第1の成膜装置において形成される。この段階で半導体ウェハ2上にパターンは、形成されていない。次のステップS203では、欠陥検査装置1が、半導体ウェハ2に形成した第1の薄膜の欠陥を図2のステップS101からステップS111に示す処理を行って検査する。欠陥検査の結果、良品判定された場合には、ステップS204に進む。これに対し、不良判定された場合には、ここでの処理を終了する。次に、ステップS204で半導体ウェハ2の第1の薄膜上の全面に第2の薄膜を一様に形成する。第2の薄膜は、不図示の第2の成膜装置において形成される。この段階で半導体ウェハ2上にパターンは、形成されていない。続くステップS205では、欠陥検査装置1が、半導体ウェハ2に形成した第2の薄膜の欠陥を図2のステップS101からステップS111に示す処理を行って検査する。欠陥検査の結果、良品判定された場合には、ステップS206に進む。これに対し、不良判定された場合には、ここでの処理を終了する。次に、ステップS206で半導体ウェハ2の第2の薄膜上の全面に第3の薄膜を一様に形成する。第3の薄膜は、不図示の第3の成膜装置において形成される。この段階で半導体ウェハ2上にパターンは、形成されていない。次のステップS207では、欠陥検査装置1が、半導体ウェハ2に形成した第3の薄膜の欠陥を図2のステップS101からステップS111に示す処理を行って検査する。欠陥検査の結果、良品判定された場合には、ステップS208に進む。これに対し、不良判定された場合には、ここでの処理を終了する。続いて、ステップS208において、第3の薄膜の上にレジスト膜を形成し、レジスト膜を露光及び現像して形成したレジストパターンをマスクにして、各膜及び半導体ウェハ2をエッチングして素子分離溝を形成する。この段階で、半導体ウェハ2上にパターンが形成される。さらに、ステップS209で、素子分離溝にシリコン酸化膜を、例えば熱酸化により形成する。この後、レジスト膜や各膜をアッシング等により除去すると、素子分離領域が形成される。ここで、ステップS203,S205,S207において製造不可と判定された場合には、その半導体ウェハ2、又はその半導体ウェハ2を含むロットが廃棄処分される。また、その半導体ウェハ2、又はその半導体ウェハ2を含むロットに形成した薄膜を除去して、その後にステップS101からの処理を再度実施しても良い。なお、図5に示すフローチャートにおいて、成膜工程の数は3回に限定されない。成膜工程は、1回でも良いし、4回以上でも良い。以上、説明したように、この実施の形態では、半導体ウェハ2上にパターニングを行う前に、半導体ウェハ2の良否判定を行うので、パターニング後に良否判定を行う場合に比べて、半導体ウェハ2の良否判定を早期に行うことができる。このため、製造工程の無駄が少なくなる。また、この実施の形態では、半導体装置の電気特性に影響を与える欠陥に着目して歩留り率を計算するようにしたので、歩留り率の予測精度が向上する。さらに、半導体装置の回路パターンの粗密に着目して歩留り率を計算するようにしたので、歩留り率の予測精度が向上する。これらのことから、半導体装置の製造工程において、生産状況の把握や製造コストの予想を精度良く行うことが可能になる。また、歩留り率が悪くなったときは、何らかの不具合が生じていることが想定される。このことから、歩留り率を評価することで、工程異常の早期発見や、製造工程の改良、製造装置のメンテナンスのための知見を得ることができる。さらに、歩留り率を計算する対象とする欠陥のサイズや位置に条件を付けることで、対象となる欠陥を絞り込んだので、検査工程の効率化が図れる。第2の実施の形態図面を参照して第2の実施の形態について詳細に説明する。なお、第1の実施の形態と同一の構成要素には、同じ符号を付してある。また、第1の実施の形態と重複する説明は省略する。この実施の形態は、欠陥の数や位置に応じて、半導体装置の品種を決定することを特徴とする。図6に示すように、この半導体装置の製造装置1は、データ処理部4の制御部21が品種設定部60としても機能する。品種設定部60は、記憶部24に予め登録されている複数の品種のID情報から特定の品種のID情報を選択する処理や、予想歩留り率に応じて半導体ウェハ2や、その半導体ウェハ2を含むロットに品種を付与する処理を行う。また、品種設定部60は、予想歩留り率を計算する品種を変更するための処理も行う。次に、この実施の形態の欠陥検査方法について、図7のフローチャートを参照して説明する。なお、この欠陥検査方法は、半導体装置の製造方法に含まれる。まず、ステップS102で、外観検査部3を用いて半導体ウェハ2の表面の画像を取得し、検査制御部31が、半導体ウェハ2のマップデータ37を作成する。ステップS103で、欠陥検査装置1のカウント部34は、半導体ウェハ2上の欠陥43の数をカウントして欠陥個数データを作成する。続くステップS105で、サイズ抽出部36Aが欠陥サイズデータ38を作成する。さらに、ステップS104Aで、品種設定部60が1つ目の品種のID情報を選択する。続くステップS105では、選択した品種の電気特性データ38BをID情報で検索する。さらに、電気特性データ38Bと欠陥サイズデータ38Aから、1つ目の品種の欠陥識別データ38を作成する。この後、ステップS106で、1つ目の品種の製品パターン39を、ID情報を用いて選択する。次に、ステップS107で、マップデータ37と、1つ目の品種について計算した欠陥識別データ38と、選択した製品パターン39とを用いて、パターン抽出部36Bが判定に用いる欠陥を抽出し、判定用欠陥データを作成する。ここでの欠陥抽出方法は、第1の実施の形態と同様である。さらに、ステップS108でカウント部34が、抽出した欠陥を用いて、欠陥のないチップの割合を示す予想歩留り率を算出し、ステップS109で判定部35が半導体ウェハ2の良否を判定する。ここで、ステップS109の良否判定では、ステップS104Aで選択した品種の半導体装置の規定の歩留り率を歩留りデータ40からID情報を用いて検索し、ステップS108で算出した予想歩留り率と比較する。予想歩留り率が規定の歩留り率以上であれば、その半導体ウェハ2を良品と判定しステップS109でYes、ステップS120に進んで、その半導体ウェハ2を使った半導体装置の製造を許可する。さらに、品種設定部60がその半導体ウェハ2又はその半導体ウェハ2を含むロットに、ステップS104Aで選択した品種のID情報を付与する。そして、この半導体ウェハ2を含むロットは、付与されたID情報の品種の製造工程に送られ、その品種の半導体装置が製造される。これに対し、予想歩留り率が規定の歩留り率未満であればステップS109でNo、ステップS121に進む。ステップS121で、品種設定部60は、記憶部24に登録されている品種が他にもあるか調べる。記憶部24に登録され、かつ判定処理を実施していない品種が他にもある場合にはステップS121でYes、半導体ウェハ2を他の品種の半導体装置の製造に使用できる可能性があるので、ステップS104Aに戻る。これに対して、全ての品種の判定処理が終了していた場合にはステップS121でNo、予定されていた全ての品種において半導体装置の製造が適当でないと判断されたことになるので、ステップS122に進み、その半導体ウェハ2又はロットでの半導体装置の製造を不可にする。ここで、ステップS121で、記憶部24に登録され、かつ判定処理を実施していない品種が他にもあると判定された場合には、ステップS104AからステップS121を繰り返す。ステップS104Aでは、品種設定部60が2番目の品種を選択し、以降の処理は2番目の品種について欠陥の抽出と良否判定を行う。すなわち、ステップS107で2番目の品種の判定用欠陥データを作成し、ステップS108で2番目の品種を製造した場合の予想歩留り率を算出する。さらに、ステップS109で2番目の品種の規定の歩留り率と予想歩留り率を比較し、2番目の品種の半導体装置を製造可能であるか判定する。これは、品種によって、パターンが密な領域の大きさや、数、配置が異なり、さらに規定の歩留り率も異なるため、1つ目の品種の製造に適しない場合でも、2つ目の品種であれば十分な歩留りが得られる可能性があるからである。そして、2つ目の品種について良品判定された場合ステップS109でYes、その半導体ウェハ2又はその半導体ウェハ2を含むロットに、品種設定部60が2番目の品種のID情報を付与する。これにより、以降はその半導体ウェハ2又はその半導体ウェハ2を含むロットに2番目の品種の製造工程が実施される。そして、いずれかの品種に対して良品判定されるか、記憶部24に登録されている全ての品種についての判定処理が終了するまで、前記の処理が繰り返される。ここで、ステップS104Aで品種の選択する順番は、ランダムでも良いし、予め設定しても良い。品種を選択する順番としては、欠陥が発生したときに歩留り率が下がり易い品種を優先的に判定することがあげられる。この場合に優先的に判定対象に選ばれる品種としては、例えば、1枚の半導体ウェハ2に形成するチップ数が少ない品種、又は1つにチップ内の密パターン領域の総面積が大きい品種、あるいはその両方の条件を満たす品種などがある。このことについて、図4に示す製品パターン39Aと、図8に示す製品パターン39Bとの比較によって説明する。なお、図6の製品パターン39Bは、チップパターン63が格子状に配列されており、各チップパターン63は、密パターン領域64と疎パターン領域65とに区分けされ、疎パターン領域5がマスクになっている。製品パターン39Bは、図4の製品パターン39Aに比べて、チップパターン63の数が少なく、かつ1つのチップパターン63内の密パターン領域64の総面積が大きい。この製品パターン39Bでは、密パターン領域64が大きいため、密パターン領域64に欠陥が発生し易い。さらに、1枚の半導体ウェハ2から製造されるチップ数が少ないので、欠陥が発生した場合には予想歩留り率が下がり易い。このため、この製品パターン39Bの品種に適合する半導体ウェハ2を優先的に調べることで、半導体ウェハ2が廃棄される可能性を低減でき、生産効率を向上できる。ここで、この欠陥検査方法は、図5に示す半導体ウェハ2に素子分離領域を形成するまでのプロセスで良否判定を行う場合に適用することができる。この場合、ステップS203、ステップS205、ステップS207のそれぞれのステップで、この実施の形態の欠陥検査方法を実施する。この場合は、欠陥が発生したときに歩留り率が下がり易い品種を優先的に判定すれば、効率良く半導体ウェハ2の良否判定と品種の決定が行える。また、ステップS203及びステップS205を実施せずに、ステップS207の最後の判定タイミングのみで、この欠陥検査方法を実施しても良い。以上説明したように、この実施の形態では、半導体装置の品種を決める前に、半導体装置の製造プロセスを開始し、最初に半導体ウェハ2にパターンを形成するまでの間に欠陥の発生状態に応じて、製造する半導体装置の品種を決定するようにした。これにより、欠陥の発生状態に応じて品種を決定することが可能になるので、予め品種を決定した場合に比べて、半導体ウェハ2を廃棄処分にする可能性を低減でき、製造工程の効率化が図れる。その他の効果は、第1の実施の形態と同様である。なお、欠陥検査装置1は、半導体装置の製造装置の一部であっても良い。例えば、複数の製造装置や、検査装置を統括するホストコンピュータに、制御部21及び各データを記憶させ、前記の各処理を実行させても良い。また、欠陥サイズデータ38A,電気特性データ38Bの少なくとも1つは、別のコンピュータ又は製造装置や検査装置で作成したものを取得して使用しても良い。さらに、第1、第2の実施の形態のそれぞれにおいて、欠陥識別データを用いずに、製品パターン39のみを用いて判定用欠陥データを抽出しても良い。回路パターンが密に形成される領域は、半導体装置の電気特性を悪化させる原因になり易いので、この領域に欠陥が発生したことのみに着目して予想歩留り率を計算しても半導体ウェハ2の評価の効率化が図れる。ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができる。以下に、前記の実施の形態の特徴を付記する。付記1薄膜を形成した基板の表面の画像データを取得する工程と、前記基板上に形成される半導体装置の品種ごとに形成され、前記半導体装置の回路パターンが疎に形成される領域をマスクするマスクパターンを選択する工程と、前記マスクパターンを用いて、前記画像データから前記半導体装置の回路パターンが密に形成される領域の欠陥を抽出する工程と、前記基板上に形成される前記半導体装置のチップの総数と、抽出した前記欠陥が含まれる前記半導体装置のチップの数とから、半導体装置の予想歩留り率を算出する工程と、を含む半導体装置の欠陥検査方法。付記2前記半導体装置が電気的な不良を起こす原因となった欠陥のサイズを特定する欠陥識別データを取得する工程とを含み、前記欠陥を抽出する工程は、前記半導体装置が電気的な不良を起こす原因となった欠陥のサイズより小さい欠陥を除去し、かつ前記半導体装置の回路パターンが密に形成される領域の欠陥を抽出する工程であることを特徴とする付記1に記載の欠陥検査方法。付記3前記予想歩留り率と、前記基板上に形成する半導体装置の品種ごとに予め決定されている規定の歩留り率とを比較し、前記予想歩留り率が前記規定の歩留り率以上であれば、前記基板による前記半導体装置の製造を許可する判定工程を含むことを特徴とする付記1又は付記2に記載の欠陥検査方法。付記4前記半導体装置の製造を許可した前記基板に対し、前記マスクパターンで特定される記半導体装置の品種の情報を付与する工程と、前記半導体装置の製造が許可されなかった前記基板に対し、別の品種の前記マスクパターンを選択して欠陥を抽出する工程と、を含むことを特徴とする付記1乃至付記3のいずれか一項に記載の欠陥検査方法。付記5前記マスクパターンは、1枚の基板から形成される前記半導体装置のチップの数が少ない品種と、1つの前記チップ内の回路パターンが密な領域の総面積が大きい品種との少なくとも一方を満たす品種から順番に選択されることを特徴とする付記4に記載の欠陥検査方法。付記6前記予想歩留り率は、前記基板上にパターンを形成する前に算出することを特徴とする付記1乃至付記5のいずれか一項に記載の欠陥検査方法。付記7薄膜を形成した基板の表面の画像データを取得する検査制御部と、前記基板上に形成する半導体装置の品種ごとに形成され、前記半導体装置の回路パターンが疎に形成される領域をマスクするマスクパターンを用いて、前記画像データから前記半導体装置の回路パターンが密に形成される領域の欠陥を抽出する欠陥抽出部と、前記基板上に形成される前記半導体装置のチップの総数と、抽出した前記欠陥が含まれる前記半導体装置のチップの数とから、予想される半導体装置の歩留りを予想歩留り率として算出するカウント部と、を含むことを特徴とする半導体装置の欠陥検査装置。付記8前記欠陥抽出部は、前記半導体装置が電気的な不良を起こす原因となった欠陥のサイズ以下の欠陥を除外するサイズ抽出部を含むことを特徴とする付記7に記載の欠陥検査装置。付記9前記予想歩留り率と、前記基板上に形成する半導体装置の品種ごとに予め決定されている規定の歩留り率とを比較し、前記予想歩留り率が前記規定の歩留り率以上であれば、前記基板による前記半導体装置の製造を許可する判定部を含むことを特徴とする付記7又は付記8に記載の欠陥検査装置。付記10前記マスクパターンを選択する前記半導体装置の品種を決定すると共に、その品種の情報を前記基板に付与する品種設定部を有する付記7乃至付記9のいずれか一項に記載の欠陥検査装置。"