"スイッチング素子及び還流ダイオードが実装された第1の半導体実装基板と、スイッチング素子及び還流ダイオードが実装された第2の半導体実装基板とを備えるとともに、前記2枚の半導体実装基板上のコレクタ配線及びエミッタ配線を電気的に並列接続する一組のコレクタ電極とエミッタ電極を備え、さらに絶縁材が充填されてなる半導体パワーモジュールにおいて、前記コレクタ電極と前記エミッタ電極は対向して前記絶縁材外部で第1の間隔が設けられ、前記絶縁材内部では、該第1の間隔より小さい第2の間隔が設けられており、平面視して、前記コレクタ電極端子を上側、前記エミッタ電極端子を下側とした場合、前記半導体実装基板上の前記コレクタ配線と前記コレクタ電極との接合部であるコレクタ電極接合部及びエミッタ配線とエミッタ電極との接合部であるエミッタ電極接合部が、上下方向の位置が等しく、2mm以上4mm以下の間隔で左右に隣接されていると共に、上側に配置された前記第1の半導体実装基板上の前記コレクタ電極接合部と下側に配置された前記第2の半導体実装基板の前記コレクタ電極接合部、及び第1の半導体実装基板上のエミッタ電極接合部と第2の半導体実装基板のエミッタ電極接合部のそれぞれが、左右方向の位置が等しく配置されていることを特徴とする半導体パワーモジュール。前記コレクタ電極と前記エミッタ電極は、それぞれ前記絶縁材内部で、前記半導体実装基板面と平行な面を有し、前記コレクタ電極と前記エミッタ電極の半導体実装基板に平行な面は、前記第2の間隔として1mm以上2mm以下の距離で重畳部を有していることを特徴とする請求項1に記載の半導体パワーモジュール。前記コレクタ電極及び前記エミッタ電極は、前記絶縁物内の前記半導体実装基板と平行な面と、配線との接合部を繋ぐ足部を備えており、前記上側に配置された第1の半導体実装基板と繋がる足部は上方向に取り出され、前記下側に配置された第2の半導体実装基板と繋がる足部は下方向に取り出されることを特徴とする請求項2に記載の半導体パワーモジュール。前記コレクタ電極接合部と前記エミッタ電極接合部で、左右方向で電極端子面からより近い位置に電極接合部を有する電極の前記半導体実装基板と平行な面は、電極端子面からより遠い位置に電極接合部を有する電極の電極接合部の左右方向端部位置まで伸びている突出部を有することを特徴とする請求項3に記載の半導体パワーモジュール。前記コレクタ電極と前記エミッタ電極は、前記絶縁材外部において前記半導体実装基板側に平行な電極端子面を有し、該電極端子面の互いに向かい合う辺で前記半導体実装基板側に屈曲し、前記絶縁物内部に挿入されることを特徴とする請求項3に記載の半導体パワーモジュール。前記コレクタ電極接合部は、前記半導体実装基板上で、左右方向左端部上下方向中央部に設けたことを特徴とする請求項1から請求項5のいずれか1項に記載の半導体パワーモジュール。前記コレクタ電極接合部は、上側に配置された第1の半導体実装基板上で、左右方向左端部上下方向下部に、下側に配置された第2の半導体実装基板上で、左右方向左端部上下方向上部にそれぞれ設けたことを特徴とする請求項1から請求項5のいずれか1項に記載の半導体パワーモジュール。前記半導体実装基板上に4つのスイッチング素子と2つの還流ダイオードが搭載されており、前記スイッチング素子は前記半導体実装基板上の左上端、左下端、右上端、右下端部にそれぞれ搭載され、前記還流ダイオードは左右方向中央の上下方向上端部及び上下方向下端部に搭載されたことを特徴とする請求項6に記載の半導体パワーモジュール。前記半導体実装基板上に4つのスイッチング素子と4つの還流ダイオードが搭載されており、前記スイッチング素子と前記還流ダイオードが上下方向及び左右方向で交互に配置されたことを特徴とする請求項7に記載の半導体パワーモジュール。前記重畳部の電極間に絶縁性樹脂が挿入されたことを特徴とする請求項2から請求項5のいずれか1項に記載の半導体パワーモジュール。前記スイッチング素子は、IGBTInsulatedGateBipolarTransistorであることを特徴とする請求項1から請求項5のいずれか1項に記載の半導体パワーモジュール。前記スイッチング素子は、パワーMOSFETMetalOxideSemiconductorFieldEffectTransistorであることを特徴とする請求項1から請求項5のいずれか1項に記載の半導体パワーモジュール。スイッチング素子及び還流ダイオードが実装された第1の半導体実装基板と、スイッチング素子及び還流ダイオードが実装された第2の半導体実装基板とを備えるとともに、前記2枚の半導体実装基板上のコレクタ配線及びエミッタ配線を電気的に並列接続する一組のコレクタ電極とエミッタ電極を備え、さらに絶縁材が充填されてなる半導体パワーモジュールにおいて、前記コレクタ電極と前記エミッタ電極は対向して前記絶縁材外部で第1の間隔が設けられ、前記絶縁材内部では、該第1の間隔より小さい第2の間隔が設けられており、前記コレクタ電極と前記エミッタ電極は、それぞれ前記絶縁材外部で、電気的接続面である電極端子面を有し、それぞれ前記絶縁材内部で、前記半導体実装基板面と平行な面を有し、前記コレクタ電極と前記エミッタ電極の半導体実装基板に平行な面は、1mm以上2mm以下の距離で重畳部を有しているとともに、前記コレクタ電極と前記コレクタ配線の接合部と前記エミッタ電極と前記エミッタ配線の接合部で、前記電極端子面からより近い位置に電極接合部を有する電極の前記半導体実装基板と平行な面は、電極端子面からより遠い位置に電極接合部を有する電極の電極接合部の端部位置まで伸びている突出部を有することを特徴とする半導体パワーモジュール。特許文献1によれば、絶縁基板回路基板上に半導体素子であるスイッチング素子、ダイオードがそれぞれ2つずつ並列に接続された構成が開示されている。半導体パワーモジュールは、大電流をスイッチングするため、その電流の大きさに対応して複数の半導体素子を並列接続して回路を構成する必要がある。複数の半導体素子を並列して、並列数が多くなるほど、外部電極との接触面である電極端子からの配線距離が異なり、これに起因して寄生インダクタンスの差異が生じ、半導体素子の信頼性の不具合を引き起こす問題が発生する。本発明は、前記の課題を解決するための発明であって、半導体素子の並列接続数が多くなる際に信頼性を向上することができる半導体パワーモジュールを提供することを目的とする。前記目的を達成するため、本発明の半導体パワーモジュールは、スイッチング素子及び還流ダイオードが実装された第1の半導体実装基板と、スイッチング素子及び還流ダイオードが実装された第2の半導体実装基板とを備えるとともに、2枚の半導体実装基板上のコレクタ配線及びエミッタ配線を電気的に並列接続する一組のコレクタ電極とエミッタ電極を備え、さらに絶縁材が充填されてなる半導体パワーモジュールにおいて、コレクタ電極とエミッタ電極は対向して絶縁材外部で第1の間隔が設けられ、絶縁材内部では、該第1の間隔より小さい第2の間隔が設けられており、平面視して、コレクタ電極端子を上側、エミッタ電極端子を下側とした場合、半導体実装基板上のコレクタ配線とコレクタ電極との接合部であるコレクタ電極接合部及びエミッタ配線とエミッタ電極との接合部であるエミッタ電極接合部が、上下方向の位置が等しく、2mm以上4mm以下の間隔で左右に隣接されていると共に、上側に配置された第1の半導体実装基板上のコレクタ電極接合部と下側に配置された第2の半導体実装基板のコレクタ電極接合部、及び第1の半導体実装基板上のエミッタ電極接合部と第2の半導体実装基板のエミッタ電極接合部のそれぞれが、左右方向の位置が等しく配置されていることを特徴とする。本発明によれば、半導体素子の並列接続数が多くなる際に信頼性を向上することができる。以下、本発明の実施形態を図面に基づいて詳細に説明する。実施形態の説明をする上で、対象とする半導体モジュールの課題について、詳細に説明する。半導体パワーモジュールは、放熱ベースの上に、配線パターンを形成した半導体実装基板をはんだなどで接合し、その半導体実装基板の配線パターンの上に、複数の半導体素子を並列接続となるようにはんだなどで接合する。鉄道用などの大電力用のパワーモジュールでは、この半導体実装基板を複数搭載することで、多くの半導体素子の並列接続を実現する。このとき、各半導体実装基板は、電極端子からの配線距離が異なり、寄生インダクタンスの差異が生じる。なお、鉄道用の半導体パワーモジュールでは、例えば1200Aの電流をスイッチングする必要があり、一般的に2枚の半導体実装基板上に形成された回路を一組のコレクタ電極とエミッタ電極で並列化し、さらに複数の電極にてさらに並列化する。図15に半導体パワーモジュールのコレクタ電極とエミッタ電極により形成された一組の模式的な回路図を示す。半導体実装基板第1の絶縁基板及び第2の絶縁基板上には、それぞれ4つのIGBTInsulatedGateBipolarTransistorと2つの還流ダイオードが搭載されている。それぞれの半導体実装基板上の回路はコレクタ電極とエミッタ電極により並列に接続されているため、一組のコレクタ電極、エミッタ電極には8つのIGBTと4つの還流ダイオードが並列に接続されていることになる。コレクタ電極、エミッタ電極はそれぞれLc、Lc1、Lc2とLe、Le1、Le2なる寄生インダクタンスを持っている。これらの寄生インダクタンスによって半導体パワーモジュールの信頼性に悪影響を与えることがある。まず、寄生インダクタンスは、電流の変化に伴い起電力を発生させ、この起電力により半導体素子が破壊されることがある。よって寄生インダクタンスを低減させる必要がある。また、各半導体実装基板上の回路と電極端子との間の寄生インダクタンスが異なる場合、各半導体実装基板上の回路へ流入する電流が異なるため、一方の半導体実装基板上の回路に搭載された半導体素子に発熱が集中する。この結果、発熱が集中した半導体素子の温度が部分的に上昇し、信頼性が劣化することがある。また、半導体実装基板上の回路に搭載された半導体素子同士は、互いの発熱により、相互に加熱するため、半導体素子の配置により部分的に高温となる箇所が存在する。これにより信頼性が劣化することがある。以上の信頼性劣化要因を抑制するためには、電極構造の適切化及び電極が回路上の配線と接合する電極接合部と半導体素子の半導体実装基板上の配置を適切化する必要がある。[実施形態1]図1から図7、及び図16を用いて実施形態1で示す半導体パワーモジュールを説明する。図1は実施形態1で示す半導体パワーモジュールの斜視図である。図2は実施形態1で示す半導体パワーモジュールに用いる半導体実装基板104の平面図である。また、図3は図1のA-A断面図である。図4は実施形態1で示す半導体パワーモジュールの平面図である。図5は実施形態1で示す半導体パワーモジュールに用いるコレクタ電極111、エミッタ電極112の斜視図である。図6は実施形態1で示す半導体パワーモジュールの正面図である。また、図7は実施形態1で示す半導体パワーモジュールの側面図である。さらに、図16は、図1の半導体パワーモジュールの外観の斜視図である。ただし、図1から図7には、半導体実装基板104上の説明上必要がある場合を除いてボンディングワイヤは図示しない。また、図6及び図7には、ゲート電極115及びエミッタセンス電極116は図示しない。実施形態1で示す半導体パワーモジュールの概要構成を説明する。半導体パワーモジュールは、図1に示すように、放熱ベース101、半導体実装基板104第1の半導体実装基板104a、第2の半導体実装基板104b、コレクタ電極111、エミッタ電極112、絶縁材113、ゲート電極115、エミッタセンス電極116、ゲート電極接続ワイヤ121、エミッタセンス電極接続ワイヤ122、及び図示しないが絶縁材113の周囲を覆うケースを備えている。なお、半導体実装基板104は、放熱ベース101上に基板下はんだ102図3参照により接合されている。半導体実装基板104は、図2に示すように、絶縁層114上に、コレクタ配線105粗い網掛け部分、エミッタ配線106密の網掛け部分、スイッチング素子108、還流ダイオード109、ゲート配線117、エミッタセンス配線118、エミッタワイヤ110、ゲートワイヤ119、エミッタセンスワイヤ120を含んで構成される。コレクタ配線105上には、コレクタ電極接合部201cがあり、エミッタ配線106上には、エミッタ電極接合部201eがある。なお、図3図1のA-A断面図に示すように、半導体実装基板104は、下から上へと、基板裏側金属膜103、絶縁層114、コレクタ配線105、チップ下はんだ107、スイッチング素子108還流ダイオード109の順に配置されている。そして、半導体実装基板104は、基板下はんだ102を介して放熱ベース101上に搭載されている。この例では、半導体パワーモジュールは、図4に示すように、放熱ベース101のサイズが140mm上下方向×130mm左右方向であり、ここに50mm上下方向×55mm左右方向の半導体実装基板104を4枚搭載している。コレクタ電極111及びエミッタ電極112はそれぞれ2組あり、1組のコレクタ電極111、エミッタ電極112で2枚の半導体実装基板104第1の半導体実装基板104a、第2の半導体実装基板104bを並列接続している。コレクタ電極111、エミッタ電極112は、それぞれ図5に示すような形状を有している。本実施形態は、コレクタ電極111及びエミッタ電極112のそれぞれ外部との電気的接続面として、コレクタ電極端子面111t、エミッタ電極端子面112tを有している。また、コレクタ配線105図2参照、エミッタ配線106図2参照と、それぞれのコレクタ電極111、エミッタ電極112との接合部を、コレクタ電極接合部201c図2参照、エミッタ電極接合部201e図2参照と称する。図5においては、コレクタ電極111が複数のコレクタ配線105と並列接続するため、コレクタ電極接合部201c1,201c2を有しており、同様に、エミッタ電極112は、エミッタ電極接合部201e1,201e2を有している。なお、コレクタ電極接合部201c1,201c2から上へ伸びる部分を足部111a、111b、エミッタ電極接合部201e1,201e2から上へ伸びる部分を足部112a、112bと称する。1枚の半導体実装基板104には、図2に示すように、IGBTで構成されるスイッチング素子108が4つ搭載されており、それぞれコレクタ配線105、エミッタ配線106により並列接続されている。1つのIGBTは最大75Aの電流を流すことが可能であり、したがって1枚の基板あたり300Aの電流を流すことが可能である。つまり1組のコレクタ電極111、エミッタ電極112には最大600Aの電流を流すことができ、半導体パワーモジュール全体では最大1200Aの電流を流すことができる。ここで、図1、図3及び図5を用いて本実施形態の半導体パワーモジュールの詳細な電気的接続関係について説明する。図1に示すように、コレクタ電極111は半導体実装基板104上のコレクタ配線105に接合されている。また、エミッタ電極112は半導体実装基板104上のエミッタ配線106に接合されている。スイッチング素子108の裏面はコレクタ電極パッドとなっており、チップ下はんだ107図3参照を介してコレクタ配線105図3参照に接続されている。スイッチング素子108の表面はエミッタ電極パッドとなっており、図2に示すようにエミッタ電極パッドは、エミッタワイヤ110を介してエミッタ配線106に接続され、さらにエミッタセンスワイヤ120を介してエミッタセンス配線118に接続されている。また、スイッチング素子108の表面にはゲート電極パッドがあり、ゲートワイヤ119を介してゲート配線117に接続されている。図2に示す還流ダイオード109の裏面はカソード電極パッドとなっており、チップ下はんだ107を介してコレクタ配線105に接続されている。また、還流ダイオード109の表面はアノード電極パッドとなっており、図2に示すようにエミッタワイヤ110を介してエミッタ配線106に接続されている。ゲート配線117、エミッタセンス配線118は、図1に示すように、それぞれ、ゲート電極接続ワイヤ121、エミッタセンス電極接続ワイヤ122により、ゲート電極115、エミッタセンス電極116に接続されている。以下、各構成要素の機能及び材質などを図1、図3を参照して説明する。適宜他の図面を参照して説明する。放熱ベース101は、スイッチング素子108や還流ダイオード109から発生した熱を放熱ベース101の裏面に備えられる冷却器に伝えると共に、構造強度を確保する働きをしている。材質としては、アルミニウム、銅、アルミニウムとシリコンカーバイドの合金などが用いられる。基板下はんだ102は、放熱ベース101と半導体実装基板104の基板裏側金属膜103を接合する部材であり、材料としては共晶はんだや鉛フリーはんだ、銀などが用いられる。基板裏側金属膜103は、絶縁層114の裏側にろう付けされている厚さ200マイクロメートル程度の金属べた膜であり、基板下はんだ102を介して放熱ベース101に接合される。材料としては銅や、アルミニウムが用いられる。絶縁層114は、コレクタ配線105などの回路配線パターンと放熱ベース101を電気的に絶縁する役割、及び、半導体チップを搭載する役割を担っている。厚さは500マイクロメートルから800マイクロメートル程度のセラミック板であり、裏側に基板裏側金属膜103、表側に回路配線パターンであるコレクタ配線105、エミッタ配線106、ゲート配線117などを備える。絶縁層114の材料は、窒化アルミニウムAlN、窒化珪素Si3N4、酸化アルミニウムAl2O3などが用いられる。コレクタ配線105やエミッタ配線106は、厚さ300マイクロメートル程度の銅またはアルミニウムの配線パターンである。チップ下はんだ107は、コレクタ配線と、スイッチング素子108のコレクタ電極パッドや、還流ダイオード109のカソード電極パッドを接続する接合材料である。厚さは200マイクロメートル程度の共晶はんだや鉛フリーはんだ、数~数十マイクロメートル程度の銀などが使用される。スイッチング素子108は、ゲート電極パッド、コレクタ電極パッド、エミッタ電極パッドを備え、ゲート電極パッドとエミッタ電極パッドの間の電圧が閾値電圧を超えると、コレクタ電極パッドとエミッタ電極パッド間の抵抗が小さくなり、電流を流すことができる。逆に、ゲート電極パッドとエミッタ電極パッドの間の電圧が閾値電圧を下回ると、コレクタ電極パッドとエミッタ電極パッド間の抵抗が大きくなり、電流を遮断することができる。本実施形態のスイッチング素子108はIGBTInsulatedGateBipolarTransistorを用いている。ただしスイッチング素子の種類については、これに限らず、電流のon/offを切り替え可能な素子なら使用することが可能である。例えばパワーMOSFETMetalOxideSemiconductorFieldEffectTransistorを用いることも可能である。還流ダイオード109は、モーターなどの負荷インダクタンスの電流を還流させる役割をする。エミッタワイヤ110図2参照などのワイヤは、前述の通り、電気的接続を担っており、ワイヤボンディング工程によって、配線と電極、または電極と電極、配線と配線の間を電気的に接続する金属材料であり、例えば直径500マイクロメートル程度のアルミニウム線や、銅線などが用いられる。コレクタ電極111は、コレクタ電極端子面111tが外部との電気的接続面となっており、外部からの電流をコレクタ配線105に通す役割を担っている。また、コレクタ電極111は、2つの半導体実装基板104第1の半導体実装基板104aと第2の半導体実装基板104bのコレクタ配線105を電気的に並列接続している。エミッタ電極112は、エミッタ電極端子面112tが外部との電気的接続面となっており、外部からの電流をエミッタ配線106に通す役割を担っている。また、エミッタ電極112は、第1の半導体実装基板104aと第2の半導体実装基板104bのエミッタ配線106を電気的に並列接続している。コレクタ電極111やエミッタ電極112は主にアルミニウムや銅の金属が使用され、厚さは1ミリメートル~2ミリメートル程度である。コレクタ電極111及びエミッタ電極112と、コレクタ配線105、エミッタ配線106との接合には、共晶はんだや鉛フリーはんだなどが用いられ、はんだ接合の場合にはコレクタ電極111、エミッタ電極112はニッケルメッキ処理される。また、はんだなどの接合材料を用いずに、超音波接合法を用いて、直接接合することも可能である。超音波接合法とは、接続部に超音波と加圧をかけることにより、コレクタ電極111やエミッタ電極112、及び接続相手であるコレクタ配線105やエミッタ配線106の酸化被膜を除去することにより、金属接合させる技術である。本実施形態では、接合材料を用いずに、超音波接合法を用いてコレクタ電極111、エミッタ電極112をそれぞれコレクタ配線105、エミッタ配線106に接合した。接合材料を用いずに直接接合することによって、コスト低減が可能であるのに加え、接続部の熱伝導率が改善し、より信頼性を向上させることができる。絶縁材113図1では2点鎖線で表示は、高電圧による放電を防止するために、半導体パワーモジュール内に充填される。材料としては、ポリシロキサンなどのゲル状の材料や、エポキシ樹脂などが用いられる。絶縁材113は、放熱ベース101表面から図6に示す高さまで充填されている。コレクタ電極111とエミッタ電極112の間には数千ボルトの電圧がかかるため、放電しないように、絶縁材113の外部ではコレクタ電極111とエミッタ電極112の間隔第1の間隔t1は20mm程度としている。絶縁材113の内部においては、コレクタ電極111とエミッタ電極112の間隔第2の間隔t2は1mm程度としている。本実施形態の半導体パワーモジュールは、図4に示すように、コレクタ電極端子面111t側を上側、エミッタ電極端子面112t側を下側とした場合、半導体実装基板104上のコレクタ配線105とコレクタ電極111との接合部201c図2参照、及び、エミッタ配線とエミッタ電極との接合部201e図2参照が、上下方向の位置が等しく、4mmの間隔で左右に隣接されていると共に、第1の半導体実装基板104a上のコレクタ電極接合部201c1図5参照と第2の半導体実装基板104bのコレクタ電極接合部201c2図5参照、及び第1の半導体実装基板104a上のエミッタ電極接合部201e1図5参照と第2の半導体実装基板104bのエミッタ電極接合部201e2図5参照のそれぞれが、左右方向の位置が等しく配置されている。このように、電極接合部を配置することにより、第1の半導体実装基板104aを通る電流のコレクタ電極111及びエミッタ電極112上の電流分布と、第2の半導体実装基板104bを通る電流のコレクタ電極111及びエミッタ電極112上の電流分布の差を小さくできるので、各経路のインダクタンスの差が小さくなり、半導体実装基板104aを流れる電流と、半導体実装基板104bを流れる電流のアンバランスを軽減することが可能である。本実施形態では、図2に示したように、コレクタ電極接合部201cとエミッタ電極接合部201eの間隔を4mmとしたが、コレクタ電極111とエミッタ電極112間の貫通放電が生じない距離の範囲でさらに間隔を小さくすることも可能である。本実施形態では、コレクタとエミッタ間の電圧は最大3.3kVとなるため、沿面放電を避けるため、図2に示すようにコレクタ配線105とエミッタ配線106の間隔を2mmとしている。接合部の合わせマージンのため、コレクタ電極接合部201cとエミッタ電極接合部201eは、それぞれコレクタ配線105とエミッタ配線106の端部から1mm内側に配置しているため、間隔が4mmとなっているが、例えば接合部の合わせ精度を向上させて、コレクタ電極接合部201cとエミッタ電極接合部201eをそれぞれコレクタ配線105、エミッタ配線106の互いに向かい合う側の辺を配線の端部に合わせて接合すれば、2mmの間隔とすることができる。さらに、本実施形態では、図6に示すように、コレクタ電極111とエミッタ電極112は、絶縁材113内部で、半導体実装基板104104a,104b面と平行に重畳部202を有している。重畳部202では、コレクタ電極111とエミッタ電極112は1mmの間隔を持って積層されている。重畳部202において、コレクタ電極111の電流と、エミッタ電極112の電流は逆向きとなるため、相互インダクタンスにより低インダクタンス化が図れる。重畳部202におけるコレクタ電極111とエミッタ電極112の距離は、小さいほどインダクタンスの低減が図れ、2mm以下が望ましい。ただし、コレクタ電極111とエミッタ電極112の貫通放電を防止するためには1mm以上の距離が必要である。なお、図7は半導体パワーモジュールの側面図であり、重畳部202の位置が示されている。また、図5に示すように、コレクタ電極111とエミッタ電極112は共に、重畳部202図6参照から電極接合部に伸びる足部例えば、足部111a、111b、112a、112b図1、図5参照が、上側基板では上側に、下側基板では下側に配置されている。つまり、上下基板それぞれにおいて、コレクタ電極111の足部と、エミッタ電極112の足部例えば、足部111a,112a、または、足部111b,112bは、隣接して同一の形状及び同じ向きをしているため、相互インダクタンスにより、足部のインダクタンスを低減することができる。また、本実施形態では、図1に示すように、コレクタ電極111とエミッタ電極112は、コレクタ電極端子面111tとエミッタ電極端子面112tの互いに向かい合う辺111h、112hで屈曲し、重畳部202図6参照に繋がっている。コレクタ電極端子面111tとエミッタ電極端子面112tの互いに向かい合う辺で屈曲することにより、コレクタ電極端子面111tから第1の半導体実装基板104a上のコレクタ電極接合部201c1図6参照へ流れる電流経路と、コレクタ電極端子面111tから第2の半導体実装基板104b上のコレクタ電極接合部201c2図6参照へ流れる電流経路の差は他の辺から屈曲させるのに比べて最も小さく、この結果、コレクタ電極端子面111tから、それぞれ、第1の半導体実装基板104aに向かう電流経路と第2の半導体実装基板104bに向かう電流経路のインダクタンス差が小さくなるので、電流バランスが改善する。また、本実施形態の半導体パワーモジュールは、図4及び図5に示すように、第1の半導体実装基板104a上のコレクタ電極接合部201c1、第2の半導体実装基板104b上のコレクタ電極接合部201c2の位置を共に、半導体実装基板104内で上下方向中央部に設けた。第1の半導体実装基板104a上のコレクタ電極接合部201c1、第2の半導体実装基板104b上のコレクタ電極接合部201c2の位置を共に、半導体実装基板104内で上下方向中央部に設けたことにより、各電極接合部から各スイッチング素子108、各還流ダイオード109までの配線長さの差を小さくできるので、電流バランスを改善できる。本実施形態では、図4及び図5に示すように第1の半導体実装基板104a上のコレクタ電極接合部201c1、第2の半導体実装基板104b上のコレクタ電極接合部201c2の位置を共に、半導体実装基板104内で上下方向中央部に設けると共に、4つのスイッチング素子108を基板の上側と下側に2つずつ分け、上下方向中央部に電極接合部を設けたので、電極接合部から各スイッチング素子108までの配線距離が対称的となり、このため電流バランスが改善する。また、上側のスイッチング素子108、下側のスイッチング素子108のそれぞれ2つのスイッチング素子108を左端と右端に分けて配置し、還流ダイオード109を左右端のスイッチング素子108の間に配置した。このような配置にすることにより、4つのスイッチング素子108同士の間隔、2つの還流ダイオード109同士の間隔を空けることができた。半導体パワーモジュールにおいて、スイッチング素子108と還流ダイオード109とは時間的に交互に発熱する。したがって同種のチップ同士の間隔を空けることによって、互いの発熱による熱干渉による温度上昇を抑制することができ、信頼性を向上させることができる。[実施形態2]図8は実施形態2で示す半導体パワーモジュールの平面図である。また、図9は実施形態2で示す半導体パワーモジュールの側面図である。図10は実施形態2で示す半導体パワーモジュールに用いるコレクタ電極111、エミッタ電極112の斜視図である。実施形態2の半導体パワーモジュールの構成は、コレクタ電極111及びエミッタ電極112の形状を除き、実施形態1で示した半導体パワーモジュールと同様である。このためゲート電極及びエミッタセンス電極の図示を省略する。実施形態2の特徴を、図9を用いて説明する。実施形態2の半導体パワーモジュールでは、コレクタ電極接合部201cとエミッタ電極接合部201eで、電極端子面からより近い位置に電極接合部を有する電極の重畳部202は、電極端子面からより遠い位置に電極接合部を有する電極の電極接合部の左右方向端部まで伸びている。図10に示す斜視図を参照すると、重畳部202図9参照が平行平板のようになっていることがわかる。つまり、図9の楕円点線枠で囲った部分のように、電極端子面からより近い位置に電極接合部を有するエミッタ電極112の重畳部202は、電極端子面からより遠い位置に電極接合部を有するコレクタ電極111の電極接合部の左端位置まで伸びている突出部202tを有している。このように、エミッタ電極112の重畳部202を延長することによって、延長部分に、延長部分の下部のコレクタ電極111に流れる電流と逆向きの電流が流れるようになり、インダクタンスを低減する効果がある。なお、図10において、エミッタ電極接合部201e201e1,201e2は、複数設けることにより、低抵抗化を図っている。[実施形態3]図11は実施形態3で示す半導体パワーモジュールの斜視図である。また、図12は実施形態3で示す半導体パワーモジュールの平面図である。図13は実施形態3で示す半導体パワーモジュールに用いる半導体実装基板104の平面図である。図14は実施形態3で示す半導体パワーモジュールに用いるコレクタ電極111、エミッタ電極112の斜視図である。ただし、図11、図12には半導体実装基板104上のボンディングワイヤは図示しない。実施形態3の半導体パワーモジュールの基本的構成は、コレクタ電極111及びエミッタ電極112の形状及び半導体実装基板104上のスイッチング素子108や還流ダイオード109などのレイアウトを除き、実施形態1で示した半導体パワーモジュールと同様である。実施形態3の半導体パワーモジュールでは、コレクタ電極接合部201c1図14参照は、上側に配置された第1の半導体実装基板104a図11、図12参照上で、左右方向左端部、上下方向下部に、コレクタ電極接合部201c2図14参照は、下側に配置された半導体実装基板104b図11、図12参照上で、左右方向左端部、上下方向上部にそれぞれ設けた。この結果、上側の半導体実装基板104a上の電極接合部と下側の半導体実装基板104b上の電極接合部の距離が近接し、よりインダクタンスを低減することが可能である。また、実施形態3では、図13に示すように、絶縁材基板上に4つのスイッチング素子108と4つの還流ダイオード109が搭載されており、スイッチング素子108と還流ダイオード109が上下方向及び左右方向で交互に並ぶように配置した。この結果、スイッチング素子108同士及び還流ダイオード109同士の隣接部が低減するため、スイッチング素子108同士の相互加熱による温度上昇と還流ダイオード109同士の相互加熱による温度上昇が低減するため、信頼性が向上する。本実施形態による半導体パワーモジュールは、スイッチング素子108及び還流ダイオード109が実装された第1の半導体実装基板104aと、スイッチング素子108及び還流ダイオード109が実装された第2の半導体実装基板104bとを備えるとともに、2枚の半導体実装基板上のコレクタ配線105及びエミッタ配線106を電気的に並列接続する一組のコレクタ電極111とエミッタ電極112を備え、さらに絶縁材113が充填されている図1参照。コレクタ電極111とエミッタ電極112は対向して絶縁材113外部で第1の間隔t1が設けられ、絶縁材113内部では、該第1の間隔t1より小さい第2の間隔t2が設けられており図6参照、平面視して、コレクタ電極端子を上側、エミッタ電極端子を下側とした場合例えば、コレクタ電極端子面111tを上側、エミッタ電極端子面112tを下側とした場合、図1、図4参照、半導体実装基板104上のコレクタ配線105とコレクタ電極111との接合部であるコレクタ電極接合部201c及びエミッタ配線106とエミッタ電極112との接合部であるエミッタ電極接合部201eが、上下方向の位置が等しく、2mm以上4mm以下の間隔で左右に隣接されている図2参照と共に、上側に配置された第1の半導体実装基板104a上のコレクタ電極接合部201c1と下側に配置された第2の半導体実装基板104bのコレクタ電極接合部201c2、及び第1の半導体実装基板104a上のエミッタ電極接合部201e1と第2の半導体実装基板104bのエミッタ電極接合部201e2のそれぞれが、左右方向の位置が等しく配置されている図4、図5参照。本実施形態による半導体パワーモジュールは、スイッチング素子108及び還流ダイオード109が実装された第1の半導体実装基板104aと、スイッチング素子108及び還流ダイオード109が実装された第2の半導体実装基板104bとを備えるとともに、2枚の半導体実装基板104上のコレクタ配線105及びエミッタ配線106を電気的に並列接続する一組のコレクタ電極111とエミッタ電極112を備え、さらに絶縁材113が充填されている。コレクタ電極111とエミッタ電極112は対向して絶縁材113外部で第1の間隔t1が設けられ、絶縁材113内部では、該第1の間隔t1より小さい第2の間隔t2が設けられており、コレクタ電極111とエミッタ電極112は、それぞれ絶縁材113外部で、電気的接続面である電極端子面例えば、コレクタ電極端子面111t、エミッタ電極端子面112tを有し、それぞれ絶縁材113内部で、半導体実装基板104面と平行な面を有し、コレクタ電極111とエミッタ電極112の半導体実装基板104に平行な面は、1mm以上2mm以下の距離で重畳部202を有しているとともに、コレクタ電極111とコレクタ配線105の接合部201cとエミッタ電極112とエミッタ配線106の接合部201eで、電極端子面からより近い位置に電極接合部を有する電極の半導体実装基板104と平行な面は、電極端子面からより遠い位置に電極接合部を有する電極の電極接合部の端部位置まで伸びている突出部202t図9参照を有する。"