"半導体基体と、前記半導体基体に形成されているフォトダイオードと、前記フォトダイオードに蓄積された信号電荷が転送される浮遊拡散領域と、前記半導体基体内において前記浮遊拡散領域を覆う前記半導体基体面と平行な水平遮光部と、前記半導体基体面と垂直な垂直遮光部とからなる遮光層と、を備える固体撮像素子。前記垂直遮光部が、前記半導体基体の受光面側から前記水平遮光部に接続されている請求項1に記載の固体撮像素子。前記垂直遮光部が、隣接する画素間において、隣の画素と接する辺に沿う方向に連続して形成されている請求項1に記載の固体撮像素子。前記遮光層が導電性の材料から形成されている請求項1に記載の固体撮像素子。前記垂直遮光部の端部が前記半導体基体面から露出し、前記半導体基体上の配線と電気的に接続されている請求項4に記載の固体撮像素子。前記浮遊拡散領域として、アナログメモリとなる第1浮遊拡散領域と、電荷検出部となる第2浮遊拡散領域とを備える請求項1に記載の固体撮像素子。半導体基体にフォトダイオードを形成する工程と、前記半導体基体に、前記フォトダイオードに蓄積された信号電荷が転送される浮遊拡散領域を形成する工程と、前記半導体基体内に、前記半導体基体面と平行な水平遮光部と、前記半導体基体面と垂直な垂直遮光部を形成するための、空洞部を形成する工程と、前記空洞部を遮光材料で埋め込み、遮光層を形成する工程と、を有する固体撮像素子の製造方法。前記空洞部の形成工程が、前記半導体基体中に埋め込み酸化物層を形成する工程と、前記埋め込み酸化物層に到達するトレンチを形成する工程と、前記埋め込み酸化物層をエッチングして前記半導体基体面と平行な空洞部を形成する工程と、からなる請求項7に記載の固体撮像素子の製造方法。前記空洞部の形成工程が、前記半導体基体に複数のビアを形成する工程と、前記半導体基体をアニール処理して、前記半導体基体内に前記半導体基体面と平行な空洞部を形成する工程と、からなる請求項7に記載の固体撮像素子の製造方法。半導体基体、前記半導体基体に形成されているフォトダイオード、前記フォトダイオードに蓄積された信号電荷が転送される浮遊拡散領域、及び、前記浮遊拡散領域を覆う、前記半導体基体の面と平行な水平遮光部と前記半導体基体面と垂直な垂直遮光部とからなる遮光層を備える固体撮像素子と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有する電子機器。しかしながら、上述の構成の固体撮像素子では、半導体基体上に新たに積層形成した半導体層にトランジスタを形成しているため、電荷転送パス内に結晶欠陥が発生する懸念がある。このため、白点、暗電流が増大する懸念がある。本技術においては、グローバルシャッタ機能を有し、白点及び暗電流の抑制が可能な固体撮像素子、固体撮像素子の製造方法及び電子機器を提供するものである。本技術の固体撮像素子は、半導体基体と、半導体基体に形成されているフォトダイオードと、フォトダイオードに蓄積された信号電荷が転送される浮遊拡散領域とを備える。さらに、半導体基体内において浮遊拡散領域を覆う半導体基体面と平行な水平遮光部と、半導体基体面と垂直な垂直遮光部とからなる遮光層とを備える。また、本技術の電子機器は、上記固体撮像素子と、固体撮像素子の出力信号を処理する信号処理回路とを備える。また、本技術の固体撮像素子の製造方法は、半導体基体にフォトダイオードを形成する工程と、半導体基体にフォトダイオードに蓄積された信号電荷が転送される浮遊拡散領域を形成する工程とを有する。そして、半導体基体内に、半導体基体面と平行な水平遮光部と、半導体基体面と垂直な垂直遮光部を形成するための、空洞部を形成する工程と、空洞部を遮光材料で埋め込み、遮光層を形成する工程とを有する。上述の固体撮像素子によれば、信号電荷が保持される浮遊拡散領域に遮光層が形成されている。また、上述の固体撮像素子の製造方法によれば、半導体基体内に空洞部を形成し、この空洞部を埋め込むことにより遮光層を形成している。このため、遮光層が半導体基体内に形成される。この構成の固体撮像素子では、エピタキシャル成長層等により遮光層を埋め込まないため、フォトダイオードから出力される電荷転送の経路が半導体基体内に形成される。従って、エピタキシャル成長層等の結晶欠陥等による暗電流が発生しない。本技術によれば、白点及び暗電流の抑制が可能であり、グローバルシャッタ機能を備えた固体撮像素子、固体撮像素子の製造方法及び電子機器を提供することができる。以下、本技術を実施するための最良の形態の例を説明するが、本技術は以下の例に限定されるものではない。なお、説明は以下の順序で行う。1.固体撮像素子の第1実施形態2.固体撮像素子の第2実施形態3.固体撮像素子の第3実施形態4.固体撮像素子の第4実施形態5.固体撮像素子の第5実施形態6.固体撮像素子の製造方法の第1実施形態7.固体撮像素子の製造方法の第2実施形態8.電子機器1.固体撮像素子の第1実施形態[固体撮像素子の構成例:概略構成図]以下、固体撮像素子の具体的な実施の形態について説明する。図1に、裏面照射型の固体撮像素子の一例として、三次元構造のMOSMetalOxideSemiconductor型の固体撮像素子の概略構成図を示す。図1に示す固体撮像素子10は、光電変換部が配列形成されたセンサ基板11と、このセンサ基板11に対して積層させた状態で貼り合わされた回路基板21とを備えている。センサ基板11は、一方の面を受光面Aとし、光電変換部を含む複数の画素13が受光面Aに対して2次元的に配列された画素領域14を備えている。画素領域14には、複数の画素駆動線15が行方向に配線され、複数の垂直信号線16が列方向に配線されており、1つの画素13が1本の画素駆動線15と1本の垂直信号線16とに接続される状態で配置されている。これらの各画素13には、光電変換部と、電荷蓄積部と、複数のトランジスタいわゆるMOSトランジスタおよび容量素子等で構成された画素回路とが設けられている。尚、画素回路の一部は、受光面Aとは反対側の表面側に設けられている。また複数の画素で画素回路の一部を共有していても良い。またセンサ基板11は、画素領域14の外側に周辺領域17を備えている。この周辺領域17には、電極パッドを含む配線18が設けられている。この配線18は、必要に応じてセンサ基板11に設けられた画素駆動線15、垂直信号線16、および画素回路、さらには回路基板21に設けられた駆動回路に接続されている。回路基板21は、センサ基板11側に向かう一面側に、センサ基板11に設けられた各画素13を駆動するための垂直駆動回路22、カラム信号処理回路23、水平駆動回路24、およびシステム制御回路25などの駆動回路を備えている。これらの駆動回路は、センサ基板11側の配線18に接続されている。尚、センサ基板11の表面側に設けられた画素回路も、駆動回路の一部である。[固体撮像素子の構成例:画素部]次に、図2に、本実施形態の固体撮像素子の1画素を構成する要部の断面図を示す。図2に示す固体撮像素子30は、半導体基体31の光の入射面基体裏面31Aから、フォトダイオードPD32が形成されている。また、固体撮像素子30は、光の入射面と反対面基体表面31B側に、第1トランジスタTr1と、第2トランジスタTr2とを備える。第1トランジスタTr1は、PD32と、ゲート絶縁膜33を介して形成された第1ゲート電極34と、上記PD32から転送された信号電荷を蓄積する第1浮遊拡散領域35とからなる。第2トランジスタTr2は、ゲート絶縁膜33を介して形成された第2ゲート電極36と、第1トランジスタTr1と共有する第1浮遊拡散領域35と、第2浮遊拡散領域37とからなる。PD32は、半導体基体31の第1導電型に形成された領域において、裏面31A側から、第1導電型p型半導体領域32Aと、第2導電型n型半導体領域32Bを備える。p型半導体領域32Aは、半導体基体31の裏面31A側の表面に形成されている。そして、n型半導体領域32Bは、p型半導体領域32Aに接して形成され、一部が半導体基体31の表面31B側まで連続して形成されている。n型半導体領域32Bの表面31B側に突出した領域内に、ゲート絶縁膜33を介して第1ゲート電極34の縦型ゲートが形成されている。第1ゲート電極34の縦型ゲートは、半導体基体31の表面31B側から形成されたトレンチ内を埋め込んで形成されている。Tr1では、読み出し時に第1ゲート電極34に正電圧が印加されることにより、第1ゲート電極34直下のポテンシャル電位が変化する。そして、PD32に蓄積された信号電荷が、第1ゲート電極34の縦型ゲートの周囲の領域を通過して、第1浮遊拡散領域35に転送される。また、Tr2では、第2ゲート電極36に正電圧が印加されることにより、第2ゲート電極36直下のポテンシャル電位が変化する。そして、第1浮遊拡散領域35に蓄積された信号電荷が、第2ゲート電極36下を通過して、第2浮遊拡散領域37に転送される。上述の構成の固体撮像素子において、PD32から第1浮遊拡散領域35への信号電荷の読み出しを、撮像領域の全ての画素で同時に行う。このとき、フォトダイオードアレイを順次走査して、第1浮遊拡散領域35から第2浮遊拡散領域37に信号電荷が転送される。第1浮遊拡散領域35は、第2浮遊拡散領域37に転送されるまで、アナログメモリ記憶部として機能する。また、第2浮遊拡散領域37は、第1浮遊拡散領域35から転送される信号電荷の電荷検出部フローティングディフュージョンFDとして機能する。このように、PD32から転送された信号電荷が、アナログメモリに保持されることにより、グローバルシャッタ機能が固体撮像素子30に付与される。また、固体撮像素子30は、信号電荷を保持するアナログメモリで光電変換による新たな信号電荷が発生しないように、第1浮遊拡散領域35の光の入射面側を覆う遮光層38を備える。遮光層38は、半導体基体31の主面と平行な方向に広がる水平遮光部38Aと、半導体基体31の主面と垂直な方向に延びる垂直遮光部38Bとからなる。水平遮光部38Aは、半導体基体31内に埋め込まれて形成されている。垂直遮光部38Bは、半導体基体31の裏面31A側から水平遮光部38Aと接続する深さまで形成されている。水平遮光部38Aは、半導体基体31内において、少なくとも第1浮遊拡散領域35を覆い、入射光がアナログメモリに入射しない位置に設ける必要がある。例えば、水平遮光部38Aは、垂直遮光部38Bと直交する方向の平面部の長さが5μm以下であることが好ましい。また、垂直遮光部38Bと水平遮光部38Aのアスペクト比は0.5以下であることが好ましい。また、遮光層38は、水平遮光部38Aの周囲や側面を回り込んだ光が第1浮遊拡散領域35に入り込みにくいように、水平遮光部38Aを第1浮遊拡散領域35に可能な限り近付けて形成することが好ましい。半導体基体31の裏面31Aから水平遮光部38Aまでの領域には、PD32を形成することが可能である。そして、遮光層38の周囲には、第1導電型p型半導体領域39が形成されている。p型半導体領域39により、PD32と遮光層38とが分離されている。水平遮光部38A上にPD32が形成されることにより、PD32を透過した光が、水平遮光部38Aに反射して再度PD32に入射する構成となる。このように、水平遮光部38Aをリフレクタとして機能させることが可能となる。この構成により、固体撮像素子30の高感度化が可能となる。さらに、水平遮光部38Aと半導体基体31の裏面31A側の間の厚さを薄くしても、リフレクタの効果により、感度低下を抑えることができる。遮光層38は、例えば、SiO2やSi3N4等の半導体装置に絶縁材料として一般的に使用されている材料、アルミニウム、タングステン、チタン、コバルト、ハフニウム、及び、タンタル等の金属材料、又は、グラファイト、レジスト材料等の有機材料から選ばれる遮光材料から構成される。遮光層38を導電性の材料により形成した場合には、半導体基体31と接する部分を絶縁層により覆う必要がある。絶縁層としては、ハフニウム、アルミニウム、タンタル、チタン、ランタン等の酸化物絶縁膜であり、他の負の固定電荷を有する絶縁膜を用いることもできる。また、垂直遮光部38Bを、導電性の材料により形成した場合には、遮光層には、図示しない配線等が接続される。そして、外部回路と電気的に接続し、遮光層38を電圧の印加が可能な構成とする。一般的に、半導体基体中に導電層が埋め込まれている場合には、導電層のチャージ等により、半導体層と導電層との界面から不要な電荷が発生する。垂直遮光部38Bの露出面から外部回路に接続し、遮光層38に負電圧を印加することで、余分な電荷の発生を抑制することができる。また、PD32から第1浮遊拡散領域35への電荷転送の際に、遮光層38に最適化した正電圧を印加することにより電荷転送を補助することができる。次に、図3に、上述の固体撮像素子30における、PD32、Tr1、Tr2、及び、遮光層38の平面での位置関係を示す。図3Aは、固体撮像素子30の表面31B側を示す平面図である。また、図3Bは、固体撮像素子30の裏面側を示す平面図である。また、図4に図3Aに示す固体撮像素子のA-A線断面図を示す。図3A,Bでは、固体撮像素子30の8画素分の領域を示している。そして、各画素毎に、Tr1を構成する、第1ゲート電極34、PD32、及び、PD32に対応する第1浮遊拡散領域アナログメモリ35が形成されている。また、Tr2を構成する第2浮遊拡散領域電荷検出部37は、隣接する4画素に共通して形成されている。水平遮光部38Aは、隣接する4画素の第1浮遊拡散領域35を覆う位置に形成されている。このように、水平遮光部38Aは、隣接する画素において共通に形成することができる。このとき、図3に示す構成の固体撮像素子30では、上述の第2浮遊拡散領域37を共有する4画素と、水平遮光部38Aが共通して形成されている4画素とは、画素の位置が異なっている。図4に示す構成では、それぞれ1行分ずれた位置の画素を供給共有している。なお、第2浮遊拡散領域37を共有する画素と、水平遮光部38Aが共通して形成されている画素とは、同じで位置にあってもよい。また、図3Bに示すように、垂直遮光部38Bは、フォトダイオードが形成されていない領域、例えば、隣接する画素間の領域に形成する。このため、遮光層38の形成によって、固体撮像素子30のPDの形成領域に影響を与えることなく、開口部の大きさを制限することがない。このため、固体撮像素子30の感度特性の劣化がない。さらに、垂直遮光部38Bは、隣接する4画素の間において、隣の画素と接する辺に沿う方向に連続して形成されている。そして、図4に示すように、垂直遮光部38Bは、半導体基体31の裏面31A側から水平遮光部38Aの深さまで形成されている。この構成により、遮光層38が画素分離部として機能する。このため、各画素のPD32が、垂直遮光部38Bにより分離され、隣接画素間における混色やブルーミングを抑制することができる。なお、遮光層の構成は、アナログメモリを遮光する構成の水平遮光部と、この水平遮光部に半導体基体の一方の主面側から接続する垂直遮光部とを備えていれば、図2~4に記載の構成に限らず、その他の構成としてもよい。例えば、図5Aに示すように、水平遮光部の端部を、アナログメモリ側に折り曲げた構成とすることができる。この構成では、遮光層38に対して、水平方向から回り込む光を、水平遮光部の端部により遮ることができるため、図2~4に示す構成の遮光層38よりも、さらに遮光性が高くなる。また、例えば、図5Bに示すように、垂直遮光部38Bが水平遮光部を突き抜けた構成としてもよい。また、図3では、水平遮光部38Aの形状を、角を落とした略正方形状としているが、例えば、その他の多角形、円形等で構成してもよい。また、アナログメモリを遮光することができればよく、電荷検出部まで遮光する必要がないが、水平遮光部38AをPD32の下部に広く形成することにより、リフレクタとしての効果をより多く得ることができる。さらに、垂直遮光部38Bは、画素間に形成されていればよく、形状は、図3に示す格子状の構成だけでなく、PDの形状に合わせて、多角形状や円形等で構成してもよい。さらに、画素分離として機能させる必要がない場合には、画素間において、円形や多角形状のビアを半導体基体31の裏面31Aから水平遮光部38Aまで形成することにより、垂直遮光部38Bを構成してもよい。また、上述の実施形態では、1つのPD32に対して、アナログメモリとなる第1浮遊拡散領域35を1つ形成しているが、1つのPD32に対して複数のアナログメモリを形成してもよい。さらに、アナログメモリの容量を大きくするために、垂直方向に複数の浮遊散領域を積み重ねた構成としてもよい。これに合わせて、PD32からアナログメモリへの転送ゲート電極を複数設けることもできる。例えば、1つのPDに対して、容量の異なる複数のアナログメモリを形成することにより、固体撮像素子30の動作モードに応じて、これらのアナログメモリを選択して使い分けることができる。さらに、アナログメモリ間で信号電荷を往来させてもよい。上述の構成の固体撮像素子によれば、裏面照射型の固体撮像素子において、半導体基体内部の水平方向と垂直方向とに遮光層を形成することにより、効果的にアナログメモリを遮光することができる。この構成により、フォトダイオードの開口が大きく高感度な、グローバルシャッタ構造の固体撮像素子を構成することができる。さらに、遮光層を外部機器と接続して、電圧を印加可能な構成とすることができる。このため、半導体基体と遮光層との界面近傍で発生する暗電流の、フォトダイオードやアナログメモリへの侵入を防ぐことができる。従って、固体撮像素子の暗電流を低減させることが可能である。2.固体撮像素子の第2実施形態次に、固体撮像素子の第2実施形態について説明する。図6に、第2実施形態の固体撮像素子の1画素を構成する要部の断面図を示す。図6に示す固体撮像素子40は、半導体基体41の光の入射面基体裏面41A側から、第1フォトダイオードPD42と、第2フォトダイオードPD43とが形成されている。また、固体撮像素子40は、半導体基体41の入射面上に、光電変換膜44を備える。このように、固体撮像素子40は、半導体基体面の主面と垂直な方向縦方向に2つのフォトダイオード42,43が積層された構成を有し、さらに、光電変換膜44を備える。この構成により、例えば、受光する光の短波長側の成分をPD42で光電変換し、長波長側の成分をPD43で光電変換し、中間の波長の成分を光電変換膜44で光電変換することができる。PD42は、半導体基体41の第1導電型に形成された領域において、裏面41Aの表面に形成された、第1導電型p型半導体領域と、このp型半導体領域に接して形成された第2導電型n型半導体領域とを備える。また、PD43は、上記PD42の下部図面上方に形成された第1導電型p型半導体領域と、第2導電型n型半導体領域とを備える。PD43のn型半導体領域は、一部が半導体基体41の表面41B側まで連続して形成されている。光電変換膜44は、半導体基体41の光の入射面側において、光の入射面側に設けられた透明電極54と、半導体基体41側に設けられた透明電極55とに挟まれて設けられている。透明電極54は、電極57を介して半導体基体41の表面41B側から裏面41A側まで連続して形成された第2導電型n型半導体領域56に接続されている。n型半導体領域56は、半導体基体41の表面41Bにおいて、外部機器に接続されている。また、透明電極55は、電極58を介して第2導電型n型半導体領域59に接続されている。光電変換膜44において生成された信号電荷が、透明電極55からn型半導体領域59に出力される。そして、n型半導体領域59が光電変換膜44で光電変換された信号電荷の電荷蓄積領域となる。また、固体撮像素子40は、光の入射面と反対面基体表面31B側の表面に、電荷転送用の第1~6トランジスタTr1~6を備える。第1トランジスタTr1及び第2トランジスタTr2は、PD42で光電変換された信号電荷を転送するトランジスタである。また、第3トランジスタTr3及び第4トランジスタTr4は、PD43で光電変換された電荷を転送する。そして、第5トランジスタTr5及び第6トランジスタTr6は、光電変換膜44で光電変換された信号電荷を転送する。第1トランジスタTr1は、第1PD42と、ゲート絶縁膜46を介して形成された縦型の第1ゲート電極45と、上記第1PD42から転送された信号電荷を蓄積する第1浮遊拡散領域47とからなる。第1ゲート電極45は、縦型ゲートの端部が第1PD42のn型半導体領域に接触する位置まで形成されている。また、第2トランジスタTr2は、ゲート絶縁膜46を介して形成された第2ゲート電極48と、第1トランジスタTr1と共有する第1浮遊拡散領域47と、第2浮遊拡散領域49とからなる。Tr1では、読み出し時に第1ゲート電極45に正電圧が印加されることにより、半導体基体41の深部まで形成された第1ゲート電極45の周囲のポテンシャル電位が変化する。そして、半導体基体41の裏面41A側の表面のPD42に蓄積された信号電荷が、第1ゲート電極45の縦型ゲートの周囲の領域を通過して、第1浮遊拡散領域47に転送される。また、Tr2では、第2ゲート電極48に正電圧が印加されることにより、第2ゲート電極48直下のポテンシャル電位が変化する。そして、第1浮遊拡散領域47に蓄積された信号電荷が、第2ゲート電極48下を通過して、第2浮遊拡散領域49に転送される。このとき、第1浮遊拡散領域47に蓄積された信号電荷は、第2浮遊拡散領域49に転送されるまで、アナログメモリとして機能する。また、第2浮遊拡散領域49は、第1浮遊拡散領域47から転送される信号電荷の電荷検出部フローティングディフュージョンFDとして機能する。このように、固体撮像素子においての信号電荷の読み出しを、撮像領域の全ての画素で同時に行う際に、PD42から転送された信号電荷がアナログメモリに保持されるため、グローバルシャッタとして機能する。また、第3トランジスタTr3は、ゲート絶縁膜46を介して形成された第3ゲート電極50と、第2PD43と、上記第2PD43から転送された信号電荷を蓄積する第3浮遊拡散領域51とからなる。第4トランジスタTr4は、ゲート絶縁膜46を介して形成された第4ゲート電極52と、第3トランジスタTr3と共有する第3浮遊拡散領域51と、第4浮遊拡散領域53とからなる。Tr3及びTr4においても、信号電荷の読み出し撮像領域の全ての画素で同時に行う際に、PD43から転送された信号電荷が第3浮遊拡散領域51アナログメモリに保持される。そして、第4浮遊拡散領域53が、第3浮遊拡散領域51から転送される信号電荷の電荷検出部フローティングディフュージョンFDとして機能する。Tr5は、ゲート絶縁膜46を介して形成された第5ゲート電極60と、光電変換膜44で光電変換された信号電荷が蓄積されているn型半導体領域59と、n型半導体領域59から転送された信号電荷を蓄積する第5浮遊拡散領域61とからなる。第6トランジスタTr6は、ゲート絶縁膜46を介して形成された第6ゲート電極62と、第3トランジスタTr5と共有する第5浮遊拡散領域61と、第6浮遊拡散領域63とからなる。Tr5及びTr6においても、撮像領域の全ての画素で信号電荷の読み出しを同時に行う際に、n型半導体領域59に蓄積されている光電変換膜44で光電変換された信号電荷が第5浮遊拡散領域61アナログメモリに保持される。そして、第6浮遊拡散領域63が、第5浮遊拡散領域61から転送される信号電荷の電荷検出部フローティングディフュージョンFDとして機能する。また、アナログメモリとして機能する第1浮遊拡散領域47において、光電変換により新たな信号電荷が発生しないように、第1浮遊拡散領域47の光の入射面側を覆う第1遮光層64を備える。第1遮光層64は、半導体基体41の主面と平行な方向に広がる水平遮光部64Aと、半導体基体面の主面と垂直な方向に延びる垂直遮光部64Bとからなる。水平遮光部64Aは、第1浮遊拡散領域47を覆う範囲で、半導体基体41内に埋め込まれて形成されている。垂直遮光部64Bは、半導体基体41の裏面41A側から水平遮光部64Aと接続する深さまで形成されている。また、アナログメモリとして機能する第3浮遊拡散領域51、及び、第5浮遊拡散領域61にも同様に、それぞれ第2遮光層65と第3遮光層66を備える。第2遮光層65は、半導体基体41の主面と平行な方向に広がる水平遮光部65Aと、半導体基体41の主面と垂直な方向に延びる垂直遮光部65Bとからなる。そして、水平遮光部65Aは、光がアナログメモリに入射しないように、第3浮遊拡散領域51を覆う範囲で形成されている。第3遮光層66は、半導体基体41の主面と平行な方向に広がる水平遮光部66Aと、半導体基体41の主面と垂直な方向に延びる垂直遮光部66Bとからなる。そして、水平遮光部66Aは、光がアナログメモリに入射しないように、第5浮遊拡散領域61を覆う範囲で形成されている。上述の構成の固体撮像素子によれば、単一画素内に複数のフォトダイオードを形成した場合にも、効果的にアナログメモリを遮光する遮光層を形成することができる。さらに、フォトダイオードと合わせて光電変換膜を備える構成の固体撮像素子においても、遮光層を形成することができる。この構成により、フォトダイオードの開口が大きく高感度な、グローバルシャッタ構造の固体撮像素子を構成することができる。また、光の光吸収係数の波長依存性に対応して、単一画素内の深さ方向の異なる位置に、複数のフォトダイオードや光電変換膜を設置した、グローバルシャッタ機能を有する固体撮像素子を構成することができる。3.固体撮像素子の第3実施形態次に、固体撮像素子の第3実施形態について説明する。図7に、第3実施形態の固体撮像素子の1画素を構成する要部の断面図を示す。なお、図7に示す第3実施形態の固体撮像素子70は、上述の第1実施形態の固体撮像素子とトランジスタの構成のみが異なり、トランジスタ以外の構成は第1実施形態の固体撮像素子と同様である。図7に示す固体撮像素子70は、上述の第1実施形態の固体撮像素子において、別々の浮遊拡散領域を適用していたアナログメモリと電荷検出部とを、1つの浮遊拡散領域で構成している。固体撮像素子70は、半導体基体71の光の入射面基体裏面71A側の表面に、フォトダイオードPD72が形成されている。そして、固体撮像素子70は、光の入射面と反対面基体表面71B側の表面に、転送トランジスタTr1を備える。転送トランジスタTr1は、ゲート絶縁膜73を介して形成され縦型のゲート電極74と、上記PD72と、PD72から転送された信号電荷を蓄積する浮遊拡散領域75とからなる。PD72は、半導体基体71の第1導電型に形成された領域において、裏面71A側から、第1導電型p型半導体領域72Aと、第2導電型n型半導体領域72Bを備える。p型半導体領域72Aは、半導体基体71の裏面71A側の表面に形成されている。n型半導体領域72Bは、p型半導体領域72Aに接して形成され、一部が半導体基体71の表面71B側まで連続して形成されている。そして、n型半導体領域72Bの表面71B側に突出した領域内に、ゲート絶縁膜73を介してゲート電極74の縦型ゲートが形成されている。ゲート電極74の縦型ゲートは、半導体基体71の表面71B側から形成されたトレンチ内を埋め込んで形成されている。Tr1では、読み出し時にゲート電極74に正電圧が印加され、ゲート電極74直下のポテンシャル電位が変化する。そして、PD72に蓄積された信号電荷が、ゲート電極74の縦型ゲートの周囲の領域を通過して、浮遊拡散領域75に転送される。浮遊拡散領域75は、蓄積された信号電荷を出力するまでアナログメモリとして機能する。また、この浮遊拡散領域75は、蓄積した信号電荷の電荷検出部として機能する。また、固体撮像素子70は、アナログメモリとして機能する浮遊拡散領域75で光電変換による新たな信号電荷が発生しないように、浮遊拡散領域75の光の入射面側を覆う遮光層76を備える。遮光層76は、半導体基体71の主面と平行な方向に広がる水平遮光部76Aと、半導体基体71の主面と垂直な方向に延びる垂直遮光部76Bとからなる。水平遮光部76Aは、浮遊拡散領域75を覆う範囲で、半導体基体71内に埋め込まれて形成されている。垂直遮光部76Bは、半導体基体71の裏面71A側から水平遮光部76Aと接続する深さまで形成されている。水平遮光部76Aは、半導体基体71内において、少なくとも浮遊拡散領域75を覆い、入射光がアナログメモリに入射しない位置に形成されている。また、遮光層76の周囲には、第1導電型p型の半導体領域77が形成されている。p型半導体領域77により、PD72と遮光層76とが分離されている。上述の構成の固体撮像素子70では、PD72の信号電荷の読み出しを撮像領域の全ての画素で同時に行う。そして、PD72からの信号電荷の浮遊拡散領域75に一時的に保持した後、浮遊拡散領域75から出力する。このように、アナログメモリと電荷検出部とを同じ浮遊拡散領域75で構成しても、固体撮像素子70にグローバルシャッタ機能を付与することができる。上述の固体撮像素子70では、各PD画素において浮遊拡散領域を複数設ける必要がないため、固体撮像素子の画素部の面積の縮小が可能となる。なお、グローバルシャッタ構造では、1つのPDに対して1つ以上のアナログメモリを形成する必要があるため、第3実施形態の構成では、PD毎にFDを形成する必要がある。このため、第1実施形態の固体撮像素子のように、複数の画素でFDを共有する構成とすることができない。また、アナログメモリは機能的に浮遊拡散領域が大きい方が容量を大きくすることができるため好ましいが、電荷検出部は、浮遊拡散領域が小さい方が変換効率とばらつき等の面で有利となる。従って、固体撮像素子において、グローバルシャッタの特性とトランジスタの形成領域の面積とを考慮して、浮遊拡散領域の構成を適宜選択する。4.固体撮像素子の第4実施形態次に、固体撮像素子の第4実施形態について説明する。図8に、第4実施形態の固体撮像素子の1画素を構成する要部の断面図を示す。なお、図8に示す第4実施形態の固体撮像素子80は、上述の第3実施形態の固体撮像素子と遮光層の構成のみが異なり、遮光層以外の構成は第3実施形態の固体撮像素子と同様である。図8に示す固体撮像素子80は、上述の第3実施形態の固体撮像素子において裏面側から水平遮光部まで形成された垂直遮光部の構成を、表面側から水平遮光部を超える位置まで形成している。固体撮像素子80は、半導体基体81の光の入射面基体裏面81A側の表面に、フォトダイオードPD82が形成されている。そして、固体撮像素子80は、光の入射面と反対面基体表面81B側の表面に、転送トランジスタTr1を備える。転送トランジスタTr1は、ゲート絶縁膜83を介して形成された縦型のゲート電極84と、上記PD82とPD82から転送された信号電荷を蓄積する浮遊拡散領域85とからなる。PD82は、半導体基体81の第1導電型に形成された領域において、裏面81A側から、第1導電型p型半導体領域82Aと、第2導電型n型半導体領域82Bとを備える。p型半導体領域82Aは、半導体基体81の裏面81A側の表面に形成されている。そして、n型半導体領域82Bは、p型半導体領域82Aに接して形成され、一部が半導体基体81の表面81B側まで連続して形成されている。そして、n型半導体領域82Bの表面81B側に突出した領域内に、ゲート絶縁膜83を介してゲート電極84の縦型ゲートが形成されている。ゲート電極84の縦型ゲートは、半導体基体81の表面81B側から形成されたトレンチ内を埋め込んで形成されている。Tr1では、読み出し時にゲート電極84に正電圧が印加され、ゲート電極84直下のポテンシャル電位が変化する。そして、PD82に蓄積された信号電荷が、ゲート電極84の縦型ゲートの周囲の領域を通過して、浮遊拡散領域85に転送される。浮遊拡散領域85は、蓄積された信号電荷を出力するまでアナログメモリとして機能する。また、この浮遊拡散領域85は、蓄積した信号電荷の電荷検出部として機能する。また、アナログメモリとして機能する浮遊拡散領域85で光電変換による新たな信号電荷が発生しないように、浮遊拡散領域85の光の入射面側を覆う遮光層86を備える。また、半導体基体81の表面81B側から連続して、遮光層86と半導体基体81との間に設けられた絶縁層87を備える。そして、遮光層86の周囲には、第1導電型p型半導体領域88が形成されている。p型半導体領域88により、PD82と遮光層86とが分離されている。遮光層86は、半導体基体81の主面と平行な方向に広がる水平遮光部86Aと、半導体基体81の主面と垂直な方向に延びる垂直遮光部86Bとからなる。水平遮光部86Aは、浮遊拡散領域85を覆う範囲で、半導体基体81内に埋め込まれて形成されている。水平遮光部86Aは、半導体基体81内において、少なくとも浮遊拡散領域85を覆い、入射光がアナログメモリに入射しない位置に形成されている。垂直遮光部86Bは、半導体基体81の表面81B側の表面に端部が露出し、水平遮光部86Aを貫通して半導体基体81の裏面81Aの近傍まで形成されている。また、垂直遮光部86Bは、隣接する画素のPD82の間まで、形成されている。このため、裏面側に突出した形状とすることで、隣接するPD間に垂直遮光部が形成され、画素間の垂直遮光部86Bが画素分離として機能する。上述の構成の固体撮像素子80では、遮光層86が半導体基体81の表面81B側から形成されている。遮光層86が表面31B側から形成されている場合にも、アナログメモリとして機能する浮遊拡散領域85を入射光から遮光することにより、グローバルシャッタ機能を有する固体撮像素子を構成することができる。[変形例]図9及び図10に、表面側から遮光層を形成した構成の固体撮像素子における、フォトダイオード、トランジスタ、及び、遮光層の平面での位置関係を示す。なお、以下の説明では、説明の簡略化のため、垂直遮光部を、基体表面から水平遮光部まで形成した構成としている。また、ゲート電極は、平面ゲートのみから形成された構成としている。これにより、図9に示す固体撮像素子の構成は、上述の図3Aに示す構成の固体撮像素子において、遮光層を基体表面側から形成した構成に対応する。また、図10に示す固体撮像素子の構成は、上述の図3Aに示す構成の固体撮像素子において、アナログメモリと電荷検出部とを1つの浮遊拡散領域から構成し、さらに、遮光層を基体表面側から形成した構成に対応する。[変形例1]図9Aは、固体撮像素子90の表面91B側を示す平面図である。図9Bは、図9Aに示す固体撮像素子90のA-A線断面図である。図9A,Bは、固体撮像素子90の4画素分の領域を示している。各画素は、半導体基体91の裏面91A側に形成されたフォトダイオードPD92と、半導体基体91の表面91B側に形成された第1トランジスタTr1、及び、第2トランジスタTr2とから構成されている。PD92は、半導体基体91の裏面91A側の表面に形成された第1導電型p型半導体領域92Aと、p型半導体領域92Aに接して形成され、一部が半導体基体91の表面91B側まで延在した第2導電型n型半導体領域92Bとからなる。また、半導体基体91の表面91B側には、絶縁層93を介して第1ゲート電極94、及び、第2ゲート電極96が形成されている。Tr1は、第1ゲート電極94、PD92、及び、PD92に対応する第1浮遊拡散領域アナログメモリ95から構成されている。また、Tr2は、第2ゲート電極96、第1浮遊拡散領域95、及び、第2浮遊拡散領域電荷検出部97から構成されている。第2浮遊拡散領域97は、隣接する2画素に共通して形成されている。また、図9A,Bに示すように、固体撮像素子90は、第1浮遊拡散領域95の光の入射面側を覆う遮光層98を備える。遮光層98は、半導体基体91の主面と平行な方向に広がる水平遮光部98Aと、半導体基体91の主面と垂直な方向に延びる垂直遮光部98Bとからなる。水平遮光部98Aは、隣接する4画素の第1浮遊拡散領域95を覆う位置に形成されている。このように、水平遮光部98Aは、隣接する画素において共通に形成することができる。そして、垂直遮光部98Bは、フォトダイオードが形成されていない領域、例えば、隣接する画素間の領域に形成されている。[変形例2]図10Aは、固体撮像素子100の表面101B側を示す平面図である。図10Bは、図10Aに示す固体撮像素子100のA-A線断面図である。図10A,Bは、固体撮像素子100の4画素分の領域を示している。各画素は、半導体基体101の裏面101A側に形成されたフォトダイオードPD102と、半導体基体101の表面101B側に形成されたトランジスタTr1とから構成されている。PD102は、半導体基体101の裏面101A側の表面に形成された第1導電型p型半導体領域102Aと、p型半導体領域102Aに接して形成され、一部が半導体基体101の表面101B側まで延在した第2導電型n型半導体領域102Bとからなる。また、半導体基体101の表面101B側には、絶縁層103を介してゲート電極104が形成されている。Tr1は、ゲート電極104、PD102、及び、PD102に対応する浮遊拡散領域105から構成されている。また、図10A,Bに示すように、固体撮像素子100は、浮遊拡散領域105の光の入射面側を覆う遮光層106を備える。遮光層106は、半導体基体101の主面と平行な方向に広がる水平遮光部106Aと、半導体基体101の主面と垂直な方向に延びる垂直遮光部106Bとからなる。水平遮光部106Aは、隣接する4画素の浮遊拡散領域105を覆う位置に形成されている。このように、水平遮光部106Aは、隣接する画素において共通に形成することができる。そして、垂直遮光部106Bは、フォトダイオードが形成されていない領域、例えば、隣接する画素間の領域に形成されている。上述の第4実施形態の固体撮像素子のように半導体基体の表面側に遮光層を形成した場合においても、遮光層を除く構成は上述の第1実施形態、第2実施形態及び第3実施形態の固体撮像素子と同様の構成を適用することができる。5.固体撮像素子の第5実施形態次に、固体撮像素子の第5実施形態について説明する。図11に、第5実施形態の固体撮像素子の1画素を構成する要部の断面図を示す。図11に示す固体撮像素子110は、CCDイメージセンサChargeCoupledDeviceImageSensorに、遮光層を形成した例である。図11に示すように、固体撮像素子110は、半導体基体111の光の入射面基体裏面111A側の表面にフォトダイオードPD112が形成されている。また、固体撮像素子110は、光の入射面と反対面基体表面111B側の表面に、トランジスタTr1を備える。トランジスタTr1は、ゲート電極114と、上記PD112と、PD112からの信号電荷を転送する転送部115とからなる。PD112は、半導体基体31の第1導電型に形成された領域において、裏面111A側から、第1導電型p型半導体領域112Aと、第2導電型n型半導体領域112Bとを備える。p型半導体領域112Aは、半導体基体111の裏面111A側の表面に形成されている。そして、n型半導体領域112Bは、p型半導体領域112Aに接して形成され、一部が半導体基体111の表面111B側まで連続して形成されている。さらに、n型半導体領域112Bの表面111B側に突出した領域に沿って、ゲート絶縁膜113を介してゲート電極114の縦型ゲートが形成されている。転送部115は、半導体基体111の表面111B側に形成された、第2導電型n型半導体領域115Aと、n型半導体領域115Aよりも深部に形成された第1導電型半導体領域pwell115Bとからなる。一般的に、CCDイメージセンサでは、表面111B側には、ゲート電極114を兼ねる遮光膜が形成されている。このため、表面111B側から光が入射する構成の場合には、別途遮光層を設ける必要がない。本実施形態の固体撮像素子では、半導体基体111の裏面111A側にPD112を設け、裏面111A側から光が入射する構成である。このため、裏面111A側から入射する光に対し、光電変換により新たな信号電荷が発生しないように、転送部115を遮光する構成が必要となる。このため、図11に示す固体撮像素子110は、転送部115の表面111A側を覆う遮光層116を備える。遮光層116は、半導体基体111の主面と平行な方向に広がる水平遮光部116Aと、半導体基体111の主面と垂直な方向に延びる垂直遮光部116Bとからなる。また、遮光層116は、第1導電型p型半導体領域117により覆われている。水平遮光部116Aは、半導体基体111内に埋め込まれて形成されている。垂直遮光部116Bは、半導体基体111の表面111B側から水平遮光部116Aと接続する深さまで形成されている。水平遮光部116Aは、半導体基体111内において、少なくとも転送部115を覆い、入射光がアナログメモリに入射しない位置に設ける必要がある。上述の第5実施形態の固体撮像素子によれば、半導体基体の裏面側から光が入射する構成のCCDイメージセンサを構成することができる。元来CCDイメージセンサはグローバルシャッタ動作をする構成である。転送部の裏面側に遮光層を形成することにより、裏面側からの入射光に対して、アナログメモリを遮光することができるため、裏面照射型のCCDイメージセンサを実現することができる。また、上述の遮光層は表面側から形成されているが、上述の第1実施形態等のように裏面側から形成された遮光層を備えていてもよい。6.固体撮像素子の製造方法の第1実施形態[裏面照射型CIS]次に、固体撮像素子の製造方法の実施形態について説明する。以下の説明では、上述の第1実施形態の固体撮像素子の製造方法を例に説明する。また、第2~3実施形態の固体撮像素子についても、以下に説明する製造方法に、従来公知の半導体装置の製造方法を組み合わせることにより製造することができる。なお、以下の説明では、上述の第1実施形態の固体撮像素子と同様の構成には、同じ符号を付して詳細な説明は省略する。まず、図12Aに示すように、所定の深さに酸化物層121が形成された半導体基体31の表面31B側から、第1導電型p型の不純物と、第2導電型n型の不純物をイオン注入する。このイオン注入によりフォトダイオードPD32を構成するp型半導体領域32Aと、n型半導体領域32Bとを形成する。さらに、遮光層の周囲を覆うp型半導体領域39を形成する。半導体基体31としては、例えば、SOISilicononInsulator基板等を用いる。イオン注入後、アニール処理を行う。アニール処理による拡散を考慮してイオン注入の領域を設計する。イオン注入は、複数回に分けて行ってもよい。次に、図12Bに示すように、半導体基体31の所定の位置に酸素イオンを注入する。そして、イオン注入後、アニール処理を行い、埋め込み酸化物層122を形成する。埋め込み酸化物層122は、遮光層の水平遮光部を設ける位置において、半導体基体31の主面と平行な方向に広がる形に形成する。この工程では、公知のPartialSIMOXSeparationbyImplantedOxgen技術を用いて埋め込み酸化物層122を形成する。次に、図12Cに示すように、半導体基体31の表面31Bの所定の位置にn型の不純物を注入して、第1浮遊拡散領域35と第2浮遊拡散領域37を形成する。そして、図13Dに示すように、第1トランジスタTr1、第2トランジスタTr2を形成する。まず、半導体基体31の表面31BからPD32のn型半導体領域32Bに接触する深さまでn型の不純物をイオン注入する。そして、イオン注入した領域に、縦型ゲートを形成するためのトレンチを形成する。そして、トレンチを埋め込んで半導体基体31の表面31B上にゲート電極材料を堆積する。ゲート電極材料の表面を平坦化した後、所定のゲート電極パターンにゲート電極材料をエッチングすることで、第1ゲート電極34及び第2ゲート電極36を形成する。さらに、第1トランジスタTr1及び第2トランジスタTr2上に、所望のプラグ等を形成する。以上の工程により、PD32、及び、第1トランジスタTr1、第2トランジスタTr2を形成する。次に、図13Eに示すように、多層配線層123等を形成した後、半導体基体31の表面31B側に、図示しない支持基板、又は、他の半導体基体等を接合して上下反転する。そして、半導体基体31を酸化物層121から分離し、裏面31A側を露出させる。次に、図13Fに示すように、半導体基体31の裏面31A上にハードマスク124を形成する。ハードマスク124は、後工程で埋め込み酸化物層122を除去する際に耐性を有する材料で形成する。次に、図14Gに示すように、ハードマスク124上にフォトレジスト層125を形成する。そして、フォトレジスト層125に、遮光層の垂直遮光部を形成する領域を開口するパターニングを行う。さらに、フォトレジスト層125に形成した開口部から、ハードマスク124、及び、半導体基体31をエッチングして、トレンチ126を形成する。半導体基体31のエッチングには、例えば、反応性イオンエッチングReactiveIonEtchingRIE、DeepRIE等を用いる。トレンチ126を形成する深さは、埋め込み酸化物層122が形成されている領域の範囲とする。また、同じ埋め込み酸化物層122に接触するトレンチ126を、半導体基体31の複数箇所に形成してもよい。次に、図14Hに示すように、形成したトレンチ126から、埋め込み酸化物層122を除去し、空洞部127をする。空洞部127は、トレンチ126を介して、半導体基体31の裏面31A側まで連通した構成となる。このため、トレンチ126と空洞部127とにより遮光層となる領域が半導体基体31内に形成される。埋め込み酸化物層122の除去は、例えば、ウェットエッチグ又はドライエッチングにより行う。次に、図14Iに示すように、トレンチ126と空洞部127とに遮光材料を埋め込んで、半導体基体31に遮光材料層128を形成する。遮光材料層128は、上述の材料を用いて形成する。遮光材料層128は、例えば、金属等の材料ではCVD法等を用いて形成する。また、無機及び有機系の材料では塗布法等を用いて形成する。また、遮光材料層128を形成する前に、トレンチ126と空洞部127の内面に、図示しない絶縁層を形成してもよい。絶縁層は、上述の遮光層を覆う絶縁層の材料を用いて、ALDatomiclayerdeposition法等を用いて形成する。次に、図15Jに示すように、ハードマスク124上の遮光材料層128を除去して遮光層38を形成する。遮光層38は、上述の空洞部127が水平遮光部38Aとなり、トレンチ126が垂直遮光部38Bとなる。さらに、図15Kに示すように、ハードマスク124を除去した後、HDP-CVD法等を用いて絶縁層129を形成する。絶縁層129は、上述のハードマスク124以下の厚さで形成する。このため、絶縁層129の形成後に、垂直遮光部38Bの上端が、絶縁層129から露出する構成となる。次に、図15Lに示すように、垂直遮光部38Bの上端に配線130等を接続して遮光層38を外部機器と電気的に接続する。その後、図示しないカラーフィルタ等の光学部材をフォトダイオードPD32上に形成し、オンチップレンズ131を形成する。以上の工程により、第1実施形態の固体撮像素子を製造することができる。上述の製造方法によれば、従来技術の製造方法のように、遮光層及びトランジスタの形成に際して、エピタキシャル成長による半導体層の形成や、半導体基体の貼り合わせ等を行う必要がない。そして、信号電荷の電荷転送パスが、通常の固体撮像素子と同様に半導体基体内に形成されているため、エピタキシャル成長層や基板の貼り合せ面に発生する結晶欠陥による白点や暗電流の発生を抑制することができる。また、SIMOX技術を用いて埋め込み酸化物層122を形成する際に、酸素イオンを注入した後、高温例えば1000°C以上でアニール処理する。このアニール処理により、半導体基体の結晶欠陥、特に、不純物がドーピングされたPD42等の領域において結晶欠陥が低減される。このため、固体撮像素子の白点や暗電流が改善される。[変形例]次に、上述の固体撮像素子の製造方法の変形例として、SIMOX技術以外の方法で半導体基体内に、水平遮光部となる空洞を形成する方法について説明する。以下の製造方法では、Sionnothing.技術TSatoetalIEDMTechDigp78032001を用いて半導体基体内に空洞を形成する方法について説明する。なお、空洞部を形成する工程以外は、上述の第1実施形態の製造方法と同様に行うことができる。まず、図16Aに示すように、半導体基体31の表面31Bにおいて、遮光層の水平遮光部を形成する領域の全面に、表面から所定の深さまでのビア132を形成する。ビア132は、半導体基体31の表面31Bにアレイ状に複数形成する。ビア132の直径、深さ、数、及び、ビア132同士の間隔は、形成する遮光層の位置及び大きさに合わせて最適に設計する。次に、上述のビア132を形成した半導体基体31を、水素雰囲気中でアニール処理を行う。アニール処理は、例えば、1100°C、300Torrの条件で3分間行う。このアニール処理により、図16Bに示すように、半導体基体31の表面の例えばSiが泳動し、空洞133が形成される。次に、図16Cに示すように、半導体基体31の表面31B側から、第1導電型p型の不純物と、第2導電型n型の不純物をイオン注入する。イオン注入によりフォトダイオードPD32を構成するp型半導体領域32Aと、n型半導体領域32Bとを形成する。さらに、遮光層の周囲を覆うp型半導体領域39を形成する。また、第1浮遊拡散領域35と第2浮遊拡散領域37を形成する。次に、図17Dに示すように、半導体基体31の表面31BからPD32のn型半導体領域32Bに接触する深さまでn型の不純物をイオン注入する。そして、イオン注入した領域に形成したトレンチを埋め込んで、第1ゲート電極34及び第2ゲート電極36を形成する。以上の工程により、PD32、及び、第1トランジスタTr1、第2トランジスタTr2を形成する。次に、図17Eに示すように、半導体基体31の裏面31A上にハードマスク124とフォトレジスト層125を形成する。そして、図17Fに示すように、フォトレジスト層125、ハードマスク124、及び、半導体基体31をエッチングして、トレンチ126を形成する。以上の工程により、Sionnothing.技術を用いた製造方法により、上述の第1実施形態の製造方法の図14Hに示す工程までを行うことができる。以降の工程は、上述の第1実施形態の製造方法と同じ工程となるため説明を省略する。この方法により製造された固体撮像素子においても、上述の第1実施形態の製造方法により形成された固体撮像素子と同様に、白点や暗電流の抑制等の効果を有する。7.固体撮像素子の製造方法の第2実施形態[表面照射型CIS]次に、固体撮像素子の製造方法の第2実施形態について説明する。以下では、上述の第4実施形態の固体撮像素子の製造方法を例に説明する。また、第5実施形態の固体撮像素子についても、以下に説明する製造方法に、従来公知のCCDイメージセンサの製造方法を組み合わせることにより製造することができる。なお、以下の説明では、上述の第4実施形態の固体撮像素子と同様の構成には、同じ符号を付して詳細な説明は省略する。まず、図18Aに示すように、所定の深さに酸化物層134が形成された半導体基体81の表面81B側から、第1導電型p型の不純物と、第2導電型n型の不純物をイオン注入する。このイオン注入によりフォトダイオードPD82を構成するp型半導体領域82Aと、n型半導体領域82Bとを形成する。さらに、遮光層の周囲を覆うp型半導体領域88を形成する。半導体基体81としては、シリコンウエハ又はSOISilicononInsulator基板等を用いる。次に、図18Bに示すように、半導体基体81の所定の位置に酸素イオンを注入する。そして、イオン注入後アニール処理を行い、埋め込み酸化物層135を形成する。埋め込み酸化物層135は、遮光層の水平遮光部を設ける位置に、半導体基体81の主面と平行な方向に広がる形に形成する。次に、図18Cに示すように、半導体基体81の表面81Bの所定の位置にn型の不純物を注入して、浮遊拡散領域85を形成する。そして、図19Dに示すように、トランジスタTr1を形成する。まず、半導体基体81の表面81BからPD82のn型半導体領域82Bに接触する深さまでn型の不純物をイオン注入する。そして、イオン注入した領域に、縦型ゲートを形成するためのトレンチを形成する。そして、トレンチを埋め込んで半導体基体81の表面81B上にゲート電極材料を堆積する。ゲート電極材料の表面を平坦化した後、所定のゲート電極パターンにゲート電極材料をエッチングすることで、ゲート電極84を形成する。以上の工程により、PD82、及び、トランジスタTr1を形成する。次に、図19Eに示すように、半導体基体81の表面81B上に層間絶縁層136を形成する。層間絶縁層136は、後工程で埋め込み酸化物層135を除去する際に耐性を有する材料で形成する。例えば、埋め込み酸化物層135の除去にフッ酸HFを用いる場合には、層間絶縁層136としてSiN等のHFに耐性を有する材料を使用する。次に、図19Fに示すように、層間絶縁層136上にフォトレジスト層137を形成する。そして、フォトレジスト層137に、遮光層の垂直遮光部を形成する領域を開口するパターニングを行う。さらに、フォトレジスト層137に形成した開口部から、層間絶縁層136、及び、半導体基体81をエッチングして、トレンチ138を形成する。半導体基体81のエッチングには、DeepRIE等を用いる。トレンチ138の形成は、埋め込み酸化物層135が形成されている領域を貫通して、埋め込み酸化物層135よりも裏面81A側まで行う。また、同じ埋め込み酸化物層135に接触するトレンチ138を、半導体基体81の複数箇所に形成してもよい。次に、図20Gに示すように、形成したトレンチ138から、埋め込み酸化物層135を除去し、空洞部139を形成する。空洞部139は、トレンチ138を介して、半導体基体81の表面81B上の層間絶縁層136上まで連通した構成となる。このため、トレンチ138と空洞部139とから、遮光層となる領域が半導体基体81内に形成される。次に、図20Hに示すように、トレンチ138と空洞部139とに遮光材料を埋め込んで、半導体基体81に遮光材料層140を形成する。遮光材料層140は、上述の材料を用いて形成する。遮光材料層140は、例えば、金属等の材料ではCVD法等を用いて形成する。また、無機及び有機系の材料では塗布法等を用いて形成する。また、遮光材料層140を形成する前に、トレンチ138と空洞部139の内面に、図示しない絶縁層を形成してもよい。絶縁層は、上述の遮光層を覆う絶縁層の材料を用いて、ALDatomiclayerdeposition法等を用いて形成する。次に、図20Iに示すように、層間絶縁層136上の遮光材料層140を除去して遮光層86を形成する。遮光層86は、上述の空洞部139が水平遮光部86Aとなり、トレンチ138が垂直遮光部86Bとなる。以上の工程により、上述の第4実施形態の固体撮像素子を製造することができる。半導体基体の表面側から遮光層が形成されている構成の固体撮像素子においても、上述のPartialSIMOX技術を用いて製造することができる。また、上述の第1実施形態の製造方法の変形例を、本第2実施形態の製造方法に適用することで、上述のSionnothing.技術を用いて空洞部を形成することもできる。を8.電子機器次に、上述の固体撮像素子を備える電子機器の実施形態について説明する。上述の固体撮像素子は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。図21に、電子機器の一例として、固体撮像素子を静止画像又は動画を撮影が可能なカメラに適用した場合の概略構成を示す。この例のカメラ150は、固体撮像素子151と、固体撮像素子151の受光センサ部に入射光を導く光学系152と、固体撮像素子151及び光学系152間に設けられたシャッタ装置153と、固体撮像素子151を駆動する駆動回路154とを備える。さらに、カメラ150は、固体撮像素子151の出力信号を処理する信号処理回路155を備える。固体撮像素子151には、上述の第1実施形態から第5実施形態に示す固体撮像素子を適用することができる。光学系光学レンズ152は、被写体からの像光入射光を固体撮像素子151の撮像面不図示上に結像させる。これにより、固体撮像素子151内に、一定期間、信号電荷が蓄積される。なお、光学系152は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置153は、入射光の固体撮像素子151への光照射期間及び遮光期間を制御する。駆動回路154は、固体撮像素子151及びシャッタ装置153に駆動信号を供給する。そして、駆動回路154は、供給した駆動信号により、固体撮像素子151の信号処理回路155への信号出力動作、及び、シャッタ装置153のシャッタ動作を制御する。すなわち、この例では、駆動回路154から供給される駆動信号タイミング信号により、固体撮像素子151から信号処理回路155への信号転送動作を行う。信号処理回路155は、固体撮像素子151から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号映像信号は、メモリなどの記憶媒体不図示に記憶される、又は、モニタ不図示に出力される。上述した各実施形態に係る固体撮像素子では、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるイメージセンサに適用した場合を例に挙げて説明した。しかしながら、上述の固体撮像素子は、イメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。また、上述の固体撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子に適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子物理量分布検知装置全般に対して適用可能である。さらに、上述の固体撮像素子は、画素アレイ部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像素子に限らない。例えば、画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すX-Yアドレス型の固体撮像素子に対しても適用可能である。なお、固体撮像素子はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。また、上記各実施の形態の固体撮像素子では、信号電荷として電子を用いた固体撮像素子について説明したが、信号電荷として正孔を用いた固体撮像素子に適用することもできる。この場合、上例で第1導電型をp型とし、第2導電型をn型とした構成を、第1導電型をn型とし、第2導電型をp型とする。そして駆動方法において、各画素トランジスタに印加する電圧は、正電圧を負電圧に、負電圧を正電圧に置き換える。なお、本開示は以下のような構成も取ることができる。1半導体基体と、前記半導体基体に形成されているフォトダイオードと、前記フォトダイオードに蓄積された信号電荷が転送される浮遊拡散領域と、前記浮遊拡散領域を覆う、前記半導体基体面と平行な水平遮光部と前記半導体基体面と垂直な垂直遮光部とからなる遮光層と、を備える固体撮像素子。2前記垂直遮光部が、前記半導体基体の受光面側から前記水平遮光部に接続されている1に記載の固体撮像素子。3前記垂直遮光部が、隣接する画素間において、隣の画素と接する辺に沿う方向に連続して形成されている1又は2に記載の固体撮像素子。4前記遮光層が導電性の材料から形成されている1から3のいずれかに記載の固体撮像素子。5前記垂直遮光部の端部が前記半導体基体面から露出し、前記半導体基体上の配線と電気的に接続されている1から4のいずれかに記載の固体撮像素子。6前記浮遊拡散領域として、アナログメモリとなる第1浮遊拡散領域と、電荷検出部となる第2浮遊拡散領域とを備える1から5のいずれかに記載の固体撮像素子。7半導体基体にフォトダイオードを形成する工程と、前記半導体基体に、前記フォトダイオードに蓄積された信号電荷が転送される浮遊拡散領域を形成する工程と、前記半導体基体内に、前記半導体基体面と平行な水平遮光部と、前記半導体基体面と垂直な垂直遮光部を形成するための、空洞部を形成する工程と、前記空洞部を遮光材料で埋め込み、遮光層を形成する工程と、を有する固体撮像素子の製造方法。8前記空洞部の形成工程が、前記半導体基体中に埋め込み酸化物層を形成する工程と、前記埋め込み酸化物層に到達するトレンチを形成する工程と、前記埋め込み酸化物層をエッチングして前記半導体基体面と平行な空洞部を形成する工程と、からなる7に記載の固体撮像素子の製造方法。9前記空洞部の形成工程が、前記半導体基体に複数のビアを形成する工程と、前記半導体基体をアニール処理して、前記半導体基体内に前記半導体基体面と平行な空洞部を形成する工程と、からなる7に記載の固体撮像素子の製造方法。101から6のいずれかに記載の固体撮像素子と、前記固体撮像素子の出力信号を処理する信号処理回路とを有する電子機器。"