パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルを記憶する記憶部と、デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する分割部と、前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を前記テーブルから抽出する抽出部と、前記分割レイアウトに、前記抽出部により抽出された前記自己組織化情報を割り当ててパターンデータを生成する生成部と、を備えるパターンデータ生成装置。前記自己組織化情報は、前記自己組織化材料の下地となる自己組織単分子膜も組み合わされていることを特徴とする請求項1に記載のパターンデータ生成装置。デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する工程と、パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルから、前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を抽出する工程と、前記分割レイアウトに、抽出した前記自己組織化情報を割り当ててパターンデータを生成する工程と、を備えるパターンデータ生成方法。請求項3に記載のパターンデータ生成方法により生成された前記パターンデータから、1つの分割レイアウトを選択する工程と、選択した分割レイアウトに対応するウェーハ上の領域において、この分割レイアウトに割り当てられた前記自己組織化情報に基づいて、前記自己組織化材料を被加工膜上に塗布し、前記プロセス条件に応じた処理を行って前記自己組織化材料の構造を変化させる工程と、構造変化した前記自己組織化材料をマスクとして、前記被加工膜をパターニングする工程と、を備えるパターン形成方法。本発明は、自己組織化材料を用いて様々な微細パターンを低コストに形成するためのパターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法を提供することを目的とする。本実施形態によれば、パターンデータ生成装置は、パターン寸法毎に、自己組織化材料、前記自己組織化材料の膜厚、及び前記自己組織化材料に対するプロセス条件を組み合わせた自己組織化情報が規定されたテーブルを記憶する記憶部を備える。パターンデータ生成装置は、さらに、デバイスのレイアウトデータをパターン寸法に基づいて分割し、分割レイアウトを作成する分割部と、前記分割レイアウトのパターン寸法に対応する前記自己組織化情報を前記テーブルから抽出する抽出部と、前記分割レイアウトに、前記抽出部により抽出された前記自己組織化情報を割り当ててパターンデータを生成する生成部と、を備える。以下、本発明の実施の形態を図面に基づいて説明する。図1に本発明の実施形態に係るパターンデータ生成装置のハードウェア構成を示す。パターンデータ生成装置100は、CPU中央演算処理装置110、ディスク装置120、メインメモリ130、及び入出力部140を備える。パターンデータ生成装置100の各部はバス150を介して接続されている。ディスク装置120は、CPU110により実行されるパターンデータ生成プログラム121を格納する。また、ディスク装置120は、図2に示すような、自己組織化DirectSelfAssembly、以下DSA材料、分子量、膜厚、プロセス条件、及び自己組織単分子膜SelfAssembledMonolayer、以下SAMを組み合わせたDSA情報を、パターン寸法別に規定したテーブル122を格納している。例えば、図3に示すように、DSA材料を構成するポリマーA及びポリマーBの分子量を変えると、DSA材料で形成されるパターンのサイズが変わる。また、DSA材料を構成するポリマーA及びポリマーBの比率を変えると、DSA材料で形成されるパターンの構造が変わる。また、DSA材料で形成されるパターンのサイズは、塗布するDSA材料の膜厚や、自己組織化させる際のDSA材料に対するプロセス条件によっても変わる。また、DSA材料の種類によって、下地として好適なSAMは異なる。つまり、テーブル122は、所望の寸法のパターンを形成するために必要なDSA材料材料名や分子量、DSA材料の膜厚、DSA材料に対するプロセス条件、及びDSA材料の下地となるSAMを組み合わせたDSA情報を規定したものになっている。例えば、図2に示すテーブル122から、ハーフピッチ15nmのラインアンドスペースパターンを形成する場合は、下地のSAMをp-クロロフェニルトリメトキシシランとし、PSポリスチレン-PMMAポリメチルメタクリレート分子量20000-20000を40nm塗布し、230°Cで5分アニールすればよいことがわかる。ディスク装置120は、さらに、予め設計された半導体デバイスのGDSフォーマットのレイアウトデータ123を格納している。半導体デバイスは複数の層で構成され、レイアウトデータ123は各層に対応したレイアウトデータを含んでいる。ディスク装置120は、例えばハードディスクである。なお、パターンデータ生成プログラム121は、ディスク装置120でなく、ROMや磁気テープ共に図示せずに格納されていてもよい。CPU110は、ディスク装置120内のパターンデータ生成プログラム121をメインメモリ130にロードして、パターンデータ生成プログラム121を実行する。このとき、ディスク装置120内のテーブル122をメインメモリ130にロードするようにしてもよい。パターンデータ生成プログラム121の実行に伴い、メインメモリ130上には、レイアウトデータをパターン寸法毎に分割した分割レイアウトを格納する領域が確保される。図4に、CPU110がパターンデータ生成プログラム121を実行することで実現される機能ブロック図を示す。パターンデータ生成プログラム121の実行により、分割部111、抽出部112、及び生成部113が実現される。分割部111、抽出部112、及び生成部113において実行される処理を、図5に示すフローチャートと共に説明する。ステップS101レイアウトデータが読み込まれる。レイアウトデータ123は複数の層に対応したレイアウトデータで構成されており、ここではいずれか1層に対応するレイアウトデータが読み込まれる。ステップS102分割部111が、パターン寸法に基づいてレイアウトデータを分割する。分割されたレイアウトデータは、分割レイアウトとしてメインメモリ130に格納される。例えば、図6に示すように、1チップのレイアウトデータに、ハーフピッチ15nmのラインアンドスペースパターンからなる領域n1、ハーフピッチ25nmのラインアンドスペースパターンからなる領域n2、及びハーフピッチ35nmのラインアンドスペースパターンからなる領域n3が含まれている場合、分割部111は、領域n1、n2、n3をそれぞれ分割レイアウトn1、n2、n3として分割する。ステップS103抽出部112が、ステップS102で分割された分割レイアウトのパターン寸法に対応するDSA情報をテーブル122から抽出する。例えば、ステップS102において図6に示すような分割レイアウトn1、n2、n3が生成された場合、抽出部112は、図2に示すテーブル122から、分割レイアウトn1、n2、n3におけるパターン寸法に基づいて、DSA情報d1、d2、d3を抽出する。ステップS104生成部113が、ステップS102において分割部111により分割された分割レイアウトと、ステップS103において抽出部112によりテーブル122から抽出されたDSA情報とを組み合わせて、パターンデータを生成する。例えば、生成部113は、分割レイアウトn1とDSA情報d1、分割レイアウトn2とDSA情報d2、分割レイアウトn3とDSA情報d3をそれぞれ組み合わせてパターンデータを生成する。生成部113により生成されたパターンデータはディスク装置120に格納され、入出力部140を介して外部装置へ出力される。次に、このようなパターンデータを用いて基板上にパターンを形成する方法を図7に示すフローチャートを用いて説明する。ステップS201パターンデータが、パターン形成に用いられる装置、例えばDSA材料を塗布する装置やベーカ等に読み込まれる。ステップS202分割レイアウトを1つ選択する。上述したように、レイアウトデータはパターン寸法に基づいて複数の分割レイアウトに分割されており、本ステップでは複数の分割レイアウトのうちの1つを選択する。以下のステップS203~S205では、本ステップで選択した分割レイアウトに組み合わせられているDSA情報が用いられる。ステップS203DSA情報に基づいて、被加工膜上にSAMを形成する。SAM形成後、露光による表面改質処理を行ってもよい。例えば、SAMの形成後、表面を露光して、露光部分を疎水性から親水性に改質し、DSA材料を形成しやすくする。ステップS204DSA情報に基づいて、DSA材料を塗布する。ステップS205DSA情報に基づいて、ベーク等によりDSA材料にエネルギーを与えて自己組織化させる分子を自発的に集合させる。これにより、DSA材料は構造が変化して、図3に示すような薄板状になったり、円筒形状になったりする。ステップS206構造変化したDSA材料をマスクにして、被加工膜をエッチングする。ステップS207未選択の分割レイアウトがある場合はステップS202に戻る。例えば、分割レイアウトn1とDSA情報d1、分割レイアウトn2とDSA情報d2、分割レイアウトn3とDSA情報d3をそれぞれ組み合わせたパターンデータを用いてパターンを形成する場合、まず、分割レイアウトn1を選択し、DSA情報d1を用いて処理を行う。図8aに示すように、ウェーハW上には複数のチップCが設けられており、各チップCの分割レイアウトn1に対応する領域801に、DSA情報d1で規定されているSAM802を形成する。次に、図8bに示すように、SAM802上にDSA情報d1で規定されているDSA材料803を塗布する。続いて、DSA情報d1で規定されているプロセス条件に基づいてベーク等を行い、DSA材料803を自己組織化させる。そして、DSA材料803をマスクにして被加工膜をエッチングし、被加工膜を所望のパターンに加工する。次に、図9aに示すように、分割レイアウトn2に対応する領域901において、DSA情報d2に基づくDSA材料の塗布、ベーク等を行い、DSA材料をマスクにして被加工膜をエッチングし、被加工膜を所望のパターン形状に加工する。続いて、図9bに示すように、分割レイアウトn3に対応する領域902において、DSA情報d3に基づくDSA材料の塗布、ベーク等を行い、DSA材料をマスクにして被加工膜をエッチングし、被加工膜を所望のパターン形状に加工する。このような処理により、DSA材料を用いて、ウェーハ上に寸法の異なる複数種類のパターンを形成することができる。このように、本実施形態では、所望の寸法のパターンを形成するために必要なDSA材料、DSA材料の膜厚、プロセス条件、及びDSA材料の下地となるSAMを組み合わせたDSA情報を予め準備しておき、設計された半導体デバイスのレイアウトパターンに対して、パターン寸法に応じたDSA情報を割り当てる。そして、割り当てたDSA情報に基づいて、DSA材料を用いてパターンを形成する。そのため、DSA材料自己組織化材料を用いて様々な微細パターンを低コストに形成することができる。上記実施形態では、テーブル122は、ラインアンドスペースパターンについてのDSA情報を規定していたが、ホール等の形状の異なるパターンについてのDSA情報を規定してもよい。上記実施形態において、DSA情報は、DSA材料の下地となるSAMについての情報を含んでいなくてもよい。また、半導体デバイスのレイアウトデータ123のうち、所定寸法以下の微細パターンについてのみ分割し、DSA情報を割り当ててパターンデータを生成してもよい。なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。