"第1の領域及び第2の領域を有する基板であって、該基板は第1の表面と該第1の表面から離れた第2の表面とを有する、基板と、前記第1の表面上の前記第1の領域の上に重なる少なくとも1つの超小型電子素子と、前記第2の領域内の前記基板の前記第1の表面及び前記第2の表面のうちの一方において露出している第1の導電性素子であって、該第1の導電性素子のうちの少なくとも幾つかは前記少なくとも1つの超小型電子素子に電気的に接続されている、第1の導電性素子と、前記第1の導電性素子の上に重なり、かつ該第1の導電性素子から離れた端面を有する実質的に剛性の金属素子と、前記金属素子を前記第1の導電性素子と接合するボンドメタルと、前記基板の少なくとも前記第2の領域の上に重なり、かつ該基板から離れた表面を有する成形された誘電体層であって、前記金属素子の前記端面は該成形された誘電体層の前記表面において少なくとも部分的に露出している、成形された誘電体層と、を備える、超小型電子パッケージ。前記第1の導電性素子のうちの少なくとも幾つかは前記第2の領域内の前記基板の前記第2の表面において露出し、前記成形された誘電体層は少なくとも前記第2の表面の上に重なる、請求項1に記載の超小型電子パッケージ。前記第1の導電性素子は前記第2の領域内の前記基板の前記第1の表面において露出し、前記成形された誘電体層は少なくとも前記第1の表面の上に重なる、請求項1に記載の超小型電子パッケージ。前記基板の前記第2の表面において露出し、かつ前記第1の導電性素子のうちの少なくとも幾つかに電気的に接続された第2の導電性素子を更に備える、請求項3に記載の超小型電子パッケージ。前記金属素子のうちの第1の金属素子は第1の信号電位を保持するように構成され、前記金属素子のうちの第2の金属素子は同時に第2の電位を保持するように構成され、該第2の電位は前記第1の信号電位と異なる、請求項1に記載の超小型電子パッケージ。前記成形された誘電体層は前記超小型電子素子の上に重なる、請求項1に記載の超小型電子パッケージ。前記成形された誘電体層は前記第1の領域の上の第1の高さ及び前記第2の領域の上の第2の高さを有し、前記第1の高さは前記第2の高さと異なる、請求項1に記載の超小型電子パッケージ。前記第1の高さは前記第2の高さよりも大きい、請求項7に記載の超小型電子パッケージ。前記金属素子の前記端面は前記成形された誘電体層の前記表面と同一平面である、請求項1に記載の超小型電子パッケージ。前記成形された誘電体層の前記表面において露出し、かつ前記金属素子に電気的に接続された導電性パッドを更に備える、請求項9に記載の超小型電子パッケージ。前記金属素子の前記端面は、前記基板の前記第1の表面と前記成形された誘電体層の前記表面との間に位置決めされ、前記成形された誘電体層は内部に形成された孔を有し、該孔は前記外面から延在して前記金属素子の前記端面を露出させる、請求項1に記載の超小型電子パッケージ。前記成形された誘電体層は前記基板の少なくとも前記第2の領域の上に重なる主面を有し、前記金属素子の前記端面は前記主面の上に突出する、請求項1に記載の超小型電子パッケージ。前記金属素子は前記第1の導電性素子に向かう方向において、前記端面における、より大きな幅からテーパリングする、請求項1に記載の超小型電子パッケージ。前記金属素子は軸の回りの回転面を有する、請求項13に記載の超小型電子パッケージ。前記金属素子は形状が円筒形である、請求項1に記載の超小型電子パッケージ。前記金属素子は、前記ボンドメタルに隣接したベース領域と、前記端部に隣接した先端領域と、を含み、前記剛性の金属素子のそれぞれは軸及び外周面を有し、該外周面は前記軸に沿って垂直方向に前記軸に向かって又は該軸から離れるように傾斜し、前記外周壁の前記傾斜が前記先端領域と前記ベース領域との間の境界において急に変化するようになっている、請求項1に記載の超小型電子パッケージ。前記金属素子は本質的に、銅、ニッケル、金、及びそれらの任意の組み合わせからなる群から選択される材料からなる、請求項1に記載の超小型電子パッケージ。前記ボンドメタルは300°C未満の融解温度を有する、請求項17に記載の超小型電子パッケージ。前記金属素子の高さは、前記基板の少なくとも前記第2の領域の上に重なる前記成形された誘電体層の厚みの少なくとも60を通って延在する、請求項1に記載の超小型電子パッケージ。前記ボンドメタルの高さは、前記基板の少なくとも前記第2の領域の上に重なる前記成形された誘電体層の厚みの少なくとも60を通って延在する、請求項1に記載の超小型電子パッケージ。前記金属素子はパッドである、請求項20に記載の超小型電子パッケージ。前記成形された誘電体層の前記外面上に配置された第2の基板と、該第2の基板の表面において露出し、かつ前記金属素子の前記端面に電気的に接続された第2の導電性パッドと、を更に備える、請求項1に記載の超小型電子パッケージ。請求項1に記載の第1の超小型電子パッケージと、その表面において露出している複数の接続素子を有する外面と、該接続素子に電気的に接続された超小型電子素子と、を備える第2の超小型電子パッケージと、を備え、前記第2の超小型電子パッケージの前記外面の少なくとも一部分が前記成形された誘電体層の前記表面の少なくとも一部分の上に重なり、前記第2の超小型電子パッケージの前記接続素子は、前記第1の超小型電子パッケージの前記導電性突起の前記端面に電気的にかつ機械的に接続される、超小型電子アセンブリ。第1の表面と、該第1の表面から離れた第2の表面と、を有する基板と、前記第2の表面の上に重なる超小型電子素子と、前記第2の領域内の前記基板の前記第1の表面において露出している第1の導電性パッドであって、該第1の導電性パッドのうちの少なくとも幾つかは前記超小型電子素子に電気的に接続されている、第1の導電性パッドと、前記第1の導電性素子の上に重なり、かつ該第1の導電性素子から離れた端面を有する実質的に剛性の金属素子と、前記金属素子を前記第1の導電性素子と接合するボンドメタルと、前記第1の表面の少なくとも前記第2の領域の上に重なる誘電体封入材層であって、前記第1の導電性突起及び前記第2の導電性突起は、前記第2の領域から離れた端面を有し、前記誘電体封入材層の表面において少なくとも部分的に露出している、誘電体封入材層と、を備える、超小型電子パッケージ。その上で複数の導電性素子が露出している第1の表面を有する第1の基板と、該基板の該第1の表面から離間した第2の表面を有するキャリアと、該キャリアから延在しかつ前記導電性素子に接合された複数の実質的に剛性の金属素子と、を備える超小型電子アセンブリを配設するステップと、前記超小型電子アセンブリから前記キャリアを除去するステップであって、それによって前記第1の導電性パッドから離れた前記複数の金属素子のうちのそれぞれの金属素子の接触面を露出させる、前記キャリアを除去するステップと、を含む、超小型電子パッケージを作製する方法。前記キャリアを除去する前記ステップの前に、前記第1の表面と前記第2の表面との間の、前記導電性突起の回りに誘電体材料を射出するステップであって、それにより成形された誘電体層を形成する、射出するステップを更に含む、請求項25に記載の方法。前記複数の金属素子のうちのそれぞれはボンドメタルを通じて前記導電性素子のうちのそれぞれの導電性素子に接合される、請求項25に記載の方法。前記キャリアを除去する前記ステップは、前記キャリアのエッチング、ラッピング、又はピーリングのうちの少なくとも1つを含む、請求項25に記載の方法。前記第1の基板及び前記導電性素子を含む第1のサブアセンブリ、並びに前記キャリア及び前記金属素子を含む第2のアセンブリから前記超小型電子サブアセンブリを形成するステップを更に含み、前記金属素子は前記第2の表面から離れた第1の表面において露出し、前記超小型電子アセンブリは、前記金属素子の前記第1の表面を前記第2のサブアセンブリの前記導電性素子に取り付けることによって形成される、請求項25に記載の方法。前記第1の超小型電子アセンブリを形成する前記ステップは、前記導電性突起の前記第1の表面及び前記導電性素子のうちのそれぞれの導電性素子に固定された複数のボンディングメタル塊を形成することによって、前記金属素子の少なくとも前記第1の表面を前記第2のアセンブリの前記導電性パッドに取り付けるステップであって、前記ボンディングメタルの少なくとも一部分が前記第1の表面と前記導電性素子との間に配置されるようにするステップを更に含む、請求項29に記載の方法。前記ボンディングメタル塊は、前記導電性突起及び前記導電性素子からなる群の1つの上にはんだを堆積することによって形成される、請求項30に記載の方法。前記超小型電子アセンブリは、前記基板上に固定されかつ前記導電性素子のうちの少なくとも幾つかに電子的に接続された超小型電子素子を更に備える、請求項25に記載の方法。前記超小型電子素子は、前記キャリアを除去する前記ステップの前に実行される、該超小型電子素子を前記第1の基板上に固定するステップによって前記超小型電子アセンブリに含められる、請求項32に記載の方法。前記第1の基板の前記第1の表面は第1の領域及び第2の領域を含み、前記導電性素子は前記第1の領域内の前記第1の表面において露出し、前記超小型電子素子は前記第2の領域内の前記第1の表面上に取り付けられ、該方法は、前記第1の表面の前記第1の領域及び前記第2の領域並びに前記超小型電子素子の少なくとも一部分の上に誘電体層を成形するステップを更に含み、該成形された誘電体層は外面を含み、前記金属素子の前記接触面は前記成形された誘電体層の前記外面において露出している、請求項32に記載の方法。超小型電子素子を前記第1の基板に固定するとともに、前記キャリアを除去する前記ステップの後に前記導電性素子のうちの少なくとも幾つかに前記超小型電子素子を電子的に接続するステップを更に含む、請求項25に記載の方法。前記第1の基板の前記第1の表面は第1の領域及び第2の領域を含み、前記導電性素子は前記第1の領域内の前記第1の表面において露出し、前記超小型電子素子は前記第2の領域内の前記第1の表面上に固定され、前記成形された誘電体層は、前記超小型電子素子を取り付ける前記ステップの前に前記第1の表面の前記第1の領域の上に第1の誘電体層部分を形成するステップと、前記超小型電子素子を取り付ける前記ステップの後に、前記第1の表面の前記第2の領域の上に第2の誘電体層部分を形成するステップと、によって前記第1の誘電体層部分及び前記第2の誘電体層部分内に形成される、請求項35に記載の方法。前記第2のサブアセンブリは、前記金属素子を前記キャリアの前記第2の表面上に形成する前記ステップを含む方法によって形成される、請求項29に記載の方法。前記金属素子を形成する前記ステップは、キャリア上の金属層を選択的にエッチングするステップであって、前記金属層の前記選択された部分が前記金属素子を形成するようにする、エッチングするステップを含む、請求項37に記載の方法。前記第1のサブアセンブリは、剛性の金属層を前記第2の表面に固定するステップと、前記剛性の金属層の選択された部分に沿ってボンディングメタル塊を堆積するステップであって、第1の表面が前記ボンディングメタル塊上に画定されるようにする、堆積するステップと、前記剛性の金属層のエリアの前記選択された部分の外側の該剛性の金属層のエリアを除去するステップと、を含めて形成される、請求項37に記載の方法。前記第1のサブアセンブリを形成する前記ステップは、前記剛性の金属層の上にマスク層を堆積するステップを更に含み、前記マスク層は該マスク層を貫通して前記金属層の前記選択された部分を露出させる複数の開口部を有し、前記ボンディングメタル塊を堆積する前記ステップは、前記開口部内に前記塊を堆積するステップを含む、請求項39に記載の方法。前記マスク層を除去するステップを更に含む、請求項40に記載の方法。前記マスク層は、前記導電性突起を移す前記ステップの後に封入材層の少なくとも一部分として機能する、請求項40に記載の方法。前記導電性突起を取り付ける前記ステップは、前記ボンディングメタル塊を加熱するステップを含む、請求項39に記載の方法。前記超小型電子アセンブリは、前記導電性素子上に複数のボンディングメタル塊を堆積するステップと、前記複数の塊に構造体を固定するステップであって、該構造体は前記キャリア及び剛性の金属層を含み、前記複数の塊が前記第1の導電性突起を形成する前記剛性の金属層の選択されたエリアにおいて露出するようにする、固定するステップと、によって形成される、請求項25に記載の方法。前記選択されたエリアの外側の前記剛性の金属層を除去するステップを更に含む、請求項44に記載の方法。第1の超小型電子サブアセンブリ内に含まれる剛性の金属素子の第1の表面を、第2の超小型電子サブアセンブリの第1の表面において露出しているそれぞれの導電性素子と位置合わせするステップであって、前記第1の超小型電子サブアセンブリは、第1の基板と、その第2の表面において前記基板に取り外し可能に固定された複数の前記金属素子と、を備え、前記第1の表面は前記第2の表面から離れている、位置合わせするステップと、前記金属素子の前記第1の表面を前記第2の超小型電子サブアセンブリの前記導電性素子に取り付け、前記第1の基板から前記導電性突起を切り離すことによって前記金属素子を前記第2の超小型電子サブアセンブリに移すステップであって、それによって前記導電性パッドから離れた前記導電性突起上の前記第2の超小型電子サブアセンブリの接触面を露出させる、移すステップと、前記第2の超小型電子サブアセンブリ上に超小型電子素子を取り付けるステップであって、それにより超小型電子アセンブリを形成し、前記超小型電子素子を前記導電性パッドに電子的に接続する、取り付けるステップと、を含む、超小型電子アセンブリを作製する方法。請求項1又は26に記載の超小型電子アセンブリと、該超小型電子アセンブリに電気的に接続された1つ又は複数の他の電子コンポーネントと、を備えるシステム。ハウジングを更に備え、前記超小型電子アセンブリ及び前記他の電子コンポーネントは前記ハウジングに実装されている、請求項47に記載のシステム。当該技術分野における上述したあらゆる進歩にもかかわらず、超小型電子パッケージの作製及び試験における更なる改善が依然として望ましい。本発明の実施の形態は、超小型電子パッケージに関する。一実施の形態において、超小型電子パッケージが基板を備え、該基板は第1の領域及び第2の領域を有し、第1の表面と該第1の表面から離れた第2の表面とを更に有する。少なくとも1つの超小型電子素子が前記第1の表面上の前記第1の領域の上に重なる。第1の導電性素子が前記第2の領域内の前記基板の前記第1の表面及び前記第2の表面のうちの一方において露出しており、該第1の導電性素子のうちの少なくとも幾つかは前記少なくとも1つの超小型電子素子に電気的に接続されている。実質的に剛性の金属素子が前記第1の導電性素子の上に重なり、かつ該第1の導電性素子から離れた端面を有する。ボンドメタルが前記金属素子を前記第1の導電性素子と接合し、成形された誘電体層が前記基板の少なくとも前記第2の領域の上に重なり、かつ該基板から離れた表面を有する。前記金属素子の前記端面は該成形された誘電体層の前記表面において少なくとも部分的に露出している。前記第1の導電性素子のうちの少なくとも幾つかは前記第2の領域内の前記基板の前記第2の表面において露出することができる。さらに、前記成形された誘電体層は少なくとも前記第2の表面の上に重なることができる。さらに、又は代替的に、前記第1の導電性素子は前記第2の領域内の前記基板の前記第1の表面において露出し、前記成形された誘電体層は前記基板の少なくとも前記第1の表面の上に重なることができる。このような実施形態は、前記基板の前記第2の表面において露出し、かつ前記第1の導電性素子のうちの少なくとも幾つかに電気的に接続された第2の導電性素子を更に備えることができる。本発明の様々な実施の形態では、前記成形された誘電体層は前記超小型電子素子の上に更に重なることができる。成形された誘電体層の代わりに、成形されていない封入材層を含む更なる実施の形態が可能である。一実施の形態において、前記金属素子のうちの第1の金属素子は第1の信号電位を保持するように構成され、前記金属素子のうちの第2の金属素子は同時に第2の電位を保持するように構成されることができる。該第2の電位は前記第1の信号電位と異なることができる。様々な実施の形態において、成形された誘電体層を様々な領域内に形成することができる。様々な領域のそれぞれの主面は、基板の上に様々な高さを有する。これらの領域は基板の第1の領域及び第2の領域に対応することができる。更なる実施の形態では、金属素子の端面は、成形された誘電体層の表面と同一平面とすることもできるし、表面の上の上に位置決めすることもできるし、表面の下に位置決めし、成形された誘電体層内の孔が端部を露出させることもできる。また更なる実施の形態では、導電性パッドを含む再配線層を、成形された誘電体層の表面上に形成することができる。一実施の形態では、前記超小型電子パッケージの前記金属素子は、前記第1の導電性素子に向かう方向において、前記端面における、より大きな幅からテーパリングすることができる。前記金属素子は軸の回りの回転面を更に有することができる。この回転面は、円錐台形状又は円筒形状を含むことができる。前記超小型電子パッケージは、前記金属素子の高さが、前記成形された誘電体層の厚みの少なくとも60を通って延在するように構成することができる。代替的に、前記ボンドメタルの高さは、前記成形された誘電体層の厚みの少なくとも60を通って延在することができる。本発明の様々な実施の形態による超小型電子パッケージは、第2の超小型電子パッケージを更に含む超小型電子アセンブリ内に含めることができる。第2の超小型電子パッケージは、その表面において露出している複数の接続素子を有する外面と、該接続素子に電気的に接続された超小型電子素子と、を備えることができる。前記第2の超小型電子パッケージの前記外面の少なくとも一部分が前記成形された誘電体層の前記表面の少なくとも一部分の上に重なることができ、前記第2の超小型電子パッケージの前記接続素子は、前記第1の超小型電子パッケージの前記導電性突起の前記端面に電気的にかつ機械的に接続されることができる。本発明の更なる実施の形態は、超小型電子パッケージを作製する方法であって、第1の基板を有する超小型電子アセンブリを配設するステップを含む、方法に関する。該第1の基板は、その上で複数の導電性素子が露出している第1の表面と、該基板の該第1の表面から離間した第2の表面を有するキャリアと、該キャリアから延在しかつ前記導電性素子に接合された複数の実質的に剛性の金属素子と、を備える。本方法は、前記超小型電子アセンブリから前記キャリアを除去するステップであって、それによって前記第1の導電性パッドから離れた前記複数の金属素子のうちのそれぞれの金属素子の接触面を露出させるステップを更に含む。一実施の形態では、前記キャリアを除去する前記ステップは、前記キャリアのエッチング、ラッピング、又はピーリングのうちの少なくとも1つを含む。更なる実施の形態では、前記キャリアを除去する前に、前記第1の表面と前記第2の表面との間の、前記導電性突起の回りに誘電体材料を射出して、成形された誘電体層を形成することができる。前記超小型電子サブアセンブリは、前記第1の基板及び前記導電性素子を含む第1のサブアセンブリ、並びに前記キャリア及び前記金属素子を含む第2のサブアセンブリから形成することができる。そのような実施の形態では、前記金属素子は、第2の表面から離れた第1の表面を有することができ、該金属素子は、該金属素子の前記第1の表面を前記第2のサブアセンブリの前記導電性素子に固定する前に露出される。前記金属素子は、その少なくとも第1の表面によって、前記導電性突起の第1の表面及び前記導電性素子のうちのそれぞれの導電性素子に固定された複数のボンディングメタル塊を形成することによって前記第2のアセンブリの前記導電性パッドに取り付けることができ、前記ボンディングメタルの少なくとも一部分が前記第1の表面と前記導電性素子との間に配置されるようにする。一実施の形態では、前記超小型電子アセンブリは、前記基板上に固定しかつ前記導電性素子のうちの少なくとも幾つかに電子的に接続することができる超小型電子素子を更に備える。前記超小型電子素子は、前記キャリアを除去する前記ステップの前に又はその後に前記第1の基板上に固定することができる。更なる実施の形態では、前記第1の基板の前記第1の表面は第1の領域及び第2の領域を含むことができ、前記導電性素子は前記第1の領域内の前記第1の表面において露出し、前記超小型電子素子は前記第2の領域内の前記第1の表面上に取り付けられる。前記第1の表面の前記第1の領域及び前記第2の領域並びに前記超小型電子素子の少なくとも一部分の上に誘電体層を成形することができる。これは、該成形された誘電体層が外面を有するように行うことができ、前記金属素子の前記接触面は、前記成形された誘電体層の前記外面において露出させることができる。成形された誘電体層は、その異なる領域上に形成される第1の誘電体層部分及び第2の誘電体層部分に更に形成することができる。さらに、第1の領域及び第2の領域上の成形された誘電体層の部分は、異なるそれぞれの高さを有するように成形することができる。また更なる実施の形態では、前記第1のサブアセンブリは、剛性の金属層を前記第2の表面に固定するステップと、前記剛性の金属層の選択された部分に沿ってボンディングメタル塊を堆積するステップであって、第1の表面が前記ボンディングメタル塊上に画定されるようにするステップと、前記剛性の金属層エリアの前記選択された部分の外側の該剛性の金属層エリアを除去するステップと、を含めて形成することができる。前記剛性の金属層の上にマスク層を堆積することができ、前記マスク層が該マスク層を貫通して前記金属層の前記選択された部分を露出させる複数の開口部を有するようにされる。前記ボンディングメタル塊を堆積する前記ステップは、前記開口部内に前記塊を堆積するステップを含むことができる。一実施の形態では、前記マスク層は、前記導電性突起を移す前記ステップの後に形成される封入材層の少なくとも一部分として機能することができる。論考した実施の形態のうちの任意のものを、前記超小型電子アセンブリと、該超小型電子アセンブリに電気的に接続された1つ又は複数の他の電子コンポーネントと、を備えるシステムにおいて用いることができる。前記システムはハウジングを更に備えることができ、前記超小型電子アセンブリ及び前記他の電子コンポーネントは前記ハウジングに実装されている。次に、図面を参照すると、図1に、本発明の一実施形態による超小型電子アセンブリが示されている。図面では同様の機構を示すのに同様の数字符号が用いられる。図1の実施形態は、コンピュータ又は他の電子用途において用いられる半導体チップアセンブリ等のパッケージングされた超小型電子素子の形態の超小型電子アセンブリである。図1の超小型電子アセンブリ10は、第1の表面22及び第2の表面24を有する基板20を備える。基板は通例、実質的に平坦で薄いシートを形成する誘電体ウェハ材料の形態をとる。基板は、シリコン、又は半導体チップの技術分野における本明細書で説明される用途に適しているものと当該技術分野において理解される他の誘電体材料から形成されることが好ましい。第1の表面20及び第2の表面22は互いに実質的に平行であることが好ましく、表面22、24に対し垂直に或る距離離間し、基板20の厚みを画定する。基板20の厚みは、この説明を読んだ当業者であれば理解するように、本出願のために通例受け入れ可能な厚みの範囲内にあることが好ましい。一実施形態では、第1の表面22と第2の表面24との間の距離はおよそ25μmと500μmとの間にある。この論考の目的で、第1の表面22は第2の表面24の上に位置決めされているものとして説明することができる。そのような説明は、本明細書において用いられる素子の垂直位置又は水平位置を指す、そのような素子の相対位置の任意の他の説明とともに、図面内の素子の位置と一致するように説明の目的のみで行われ、限定するものではない。好ましい実施形態では、基板20は第1の領域26及び第2の領域28に分割されるものとみなされる。第1の領域26は第2の領域28の内側にあり、基板20の中央部分を含み、そこから外側に延在する。第2の領域28は第1の領域26を実質的に取り囲み、そこから基板20の外縁へ外側に延在する。基板自体の特定の特性が2つの領域を物理的に分割しないことが好ましいが、これらの領域は、その領域に適用されるか又はその領域内に含まれる処理又は機構に関して本明細書において論考する目的で区切られている。超小型電子素子60が、第1の領域28内の基板20の第1の表面22に固定される。超小型電子素子60は半導体チップ又は別の同等のデバイスとすることができる。一実施形態では、超小型電子素子60は、従来のすなわち表面を上にした形式として知られる形式で第1の表面22に固定することができる。そのような場合、リード線図示せずを用いて、超小型電子素子60を第1の表面22において露出している導電性素子30に電気的に接続することができる。この接続は、そのようなリード線をトレース図示せず又は基板20内の他の導電性機構に接続し、そしてそれらが導電性素子30に接続されることによって行うことができる。基板20の第1の表面22において1組の第1の導電性素子30が露出している。本明細書において用いられるとき、素子が表面等の別の素子において露出しているというとき、において露出しているとは、導電性構造体が、誘電性構造体の表面に対して垂直な方向において誘電性構造体の外側から誘電性構造体の表面に向かって移動している理論的な点との接触に利用可能であることを示す。したがって、誘電性構造体の表面において露出している端子又は他の導電性構造体は、こうした表面から突出することができるか、こうした表面と同一平面とすることができるか、又はこうした表面に対して凹状であり、誘電体の孔又は窪みを通して露出することができる。導電性素子30は平坦とすることができ、薄い素子が、基板20の第1の表面22において露出している第1の面32を形成する。一実施形態では、導電性素子30は、トレース図示せずによって互いに又は超小型電子60に相互接続することができる実質的に円形のパッドの形態をとることができる。導電性素子30は、少なくとも基板20の第2の領域28内に形成することができる。さらに、或る特定の実施形態では、導電性素子30は第1の領域26内にも形成することができる。そのような構成は、フリップチップ構成として知られる構成において超小型電子素子60を基板20に固定するときに特に有用であり、ここで、超小型電子素子60上のコンタクトは、超小型電子素子60の下に位置決めされたはんだバンプ図示せず等によって第1の領域26内の導電性素子30に接続することができる。導電性素子30は、銅、金、ニッケル、又はそのような用途のために当該技術分野において既知の他の材料等の固体金属材料から形成されることが好ましい。他の材料には、銅、金、ニッケルのうちの1つ若しくは複数又はそれらの組み合わせを含む様々な合金が含まれる。導電性素子30のうちの少なくとも幾つかは、基板20の第2の表面24において露出している導電性パッド等の対応する第2の導電性素子36に相互接続することができる。そのような相互接続は、導電性素子30及び36と同じ材料からなることができる導電性金属でライニング又は充填することができる基板20内に形成されるビア34を用いて完成させることができる。オプションで、導電性素子36は基板20上のトレースによって更に相互接続することができる。アセンブリ10は、導電性素子30のうちの少なくとも幾つかに固定された複数の実質的に剛性の金属素子40も含む。金属素子40は、基板20の第1の領域26内で導電性素子30上に固定することができる。金属素子40は、導電性素子30から離れて、導電性素子30の上方に離間しているか又は他の形で導電性素子30から離れた端面42に延在する。代替的な実施形態では、金属素子40は、第2の表面24において露出している導電性素子36上に固定することができる。そのような実施形態では、金属素子40は導電性素子36の下の端面42へ延在することになる。金属素子40は、ボンドメタル塊41によって導電性素子30に固定される。ボンドメタル塊41は、2つの剛性又は固体の金属素子を互いに固定することで知られる任意の導電性金属からなり、隣接する固体の金属部分も、超小型電子アセンブリ10のいかなる他の構成要素も溶かすことなくそのような固定を達成するよう溶かすことができるように、比較的低い融点すなわち約300°C未満を有する材料とすることができる。ボンドメタル塊41は、はんだ、錫、若しくはインジウム等の可融金属を含むことができるか、又は300°C未満の融解温度を有する金属若しくは金属合金とすることができる。金属素子40は、ボンドメタル塊41の融解温度に耐えることができるように比較的高い融点を有する材料から形成することができる。さらに、金属素子40は、例えば、銅、金、ニッケル、又はそれらの様々な混合物を有するか若しくは他の金属を含む合金とすることができる、確実な導電特性を有することで知られる金属から形成することができる。ボンドメタル塊41は、対応する導電性素子30の第1の面32に固定される。金属素子40は、端面42から離れたベース44と、ベース44と端面42との間に延在する縁面46と、を含む。金属素子40のベース44はボンドメタル塊41に固定される。ベース44は、ボンドメタル塊41が間に配置されるように面32から離間させることができる。さらに、ボンドメタル塊41のうちの幾らかは、金属素子40の縁面46の一部分に沿って上方に延在することができる。このため、ボンドメタル塊41は、対応する導電性素子30の面32上に、金属素子40が部分的に内部に保持されたはんだ塊として形成することができる。さらに、一実施形態では、ボンドメタル塊41は、縁面46の実質的に全てに沿って上方に延在することができる。またさらに、ボンドメタル塊41のうちの幾らかは、金属素子40の一部分に沿って上方にウィッキングすることができる。金属素子40は、端面42が少なくともベース44と同じだけ広いように形成することができる。ベース44及び端面42のそれぞれの幅は、金属素子40によって形成される長軸に対し垂直な寸法で測定される。この方向は面32又は第1の表面22に対し平行であるものとして説明することもできる。一実施形態では、金属素子40は、ベース44及び端面42が実質的に円形であり、縁面46がベース44及び端面42の間に延在する回転面であるような回転体である。そのような実施形態では、ベース44及び端面42の幅は、それらの直径として測定される。一実施形態では、金属素子40は円錐台ベースとベースの頂点との間で、2つの平行な平面を有するように切り取られた錐体である。代替的に、金属素子40は双曲面体又は回転放物面体とすることができ、このとき回転軸は放物面体の頂点の外側にある。任意のこれらの実施形態において、端面44はベース42よりも広い。金属素子40及び導電性突起40全体の更なる代替的な形状及び構造が検討され、以下で更に論考される。図1の実施形態では、金属素子40は、パッケージ10の高さ48の大部分を通って延在するように構成される。そのような実施形態では、金属素子40は高さ48の少なくとも60を通って延在することができる。そのような実施形態の変形形態では、金属素子40は高さ48の約80~約90を通って延在する。金属素子40が延在する高さのパーセンテージは、縁面46に沿って延在するいかなる量のボンドメタル塊41とも無関係に測定される。超小型電子アセンブリ10は封入材層50を更に含む。図1の実施形態では、封入材層50は、別の方法で超小型電子素子60又は導電性素子30によって覆われることも占有されることもない基板20の第1の表面22の部分上に形成される。同様に、封入材層50は、別の方法で金属素子40又はボンドメタル塊41によって覆われない導電性素子30の部分上に形成される。この部分は、導電性素子30の面32を含む。封入材層50はまた、超小型電子素子60、並びにボンドメタル塊41及び金属素子40の縁面46も実質的に覆うことができる。金属素子40の端面42は、封入材層50によって画定される主面52において露出しているままとなる。換言すれば、封入材層50は、端面42を除いて、第1の表面22から上方に、超小型電子素子アセンブリ10の全てを覆うことができる。封入材層50は、超小型電子アセンブリ10、特に金属素子40及びボンドメタル塊41内の他の素子を保護する役割を果たす。これによって、構造体を試験することによる損傷、又は他の超小型電子構造体への移送若しくは組立て中の損傷をより受けにくい、よりロバストな構造体が可能になる。封入材層50は、米国特許出願公開第2010/0232129号に記載されている誘電体材料等の、絶縁特性を有する誘電体材料から形成することができる。この特許文献は引用することによりその全体が本明細書の一部をなすものとする。第2の表面24において露出している第2の導電性素子36、及び金属素子40の端面42を有する図1の実施形態の構造体は、別の電子コンポーネントへの接続を、超小型電子素子アセンブリ10の下からも上からも達成することができるようになっている。これによって、超小型電子アセンブリ10を、正立した構成でも倒立した構成でも半導体チップ又は別の超小型電子アセンブリに実装することが可能になる。これによって、上部からも底部からも超小型電子アセンブリを試験することが更に可能になる。またさらに、超小型電子アセンブリ10は図2に示すように、独自のコンタクトパッド92及び超小型電子素子94を有する別の超小型電子アセンブリ90と積層させることができる。そのような積層構成は追加のアセンブリを含むことができ、最終的に、電子デバイスにおいて用いるためにプリント回路基板PCB等に取り付けることができる。そのような積層構成では、金属素子40並びに導電性素子30及び32は、それらを通る複数の電子信号を搬送することができ、それらの信号はそれぞれ、超小型電子素子60又は超小型電子素子92等の様々な超小型電子素子によって様々な信号が単一の積層で処理されることを可能にするように異なる信号電位を有する。はんだ塊94を用いて、端面42を導電性素子92に電子的にかつ機械的に取り付けること等によって、そのような積層内の超小型電子アセンブリ10、90を相互接続することができる。図1及び図2の実施形態は、その主面52が金属素子の端面42との共平面関係で形成され、それによって実質的に連続した表面が形成される、封入材層50の構成を示している。結果として主面52と端面42との間の異なる関係が生じる封入材層50の他の構成が検討される。図3にそのような実施形態の一例が示されている。ここで、金属素子140は封入材層150よりも短い。この構成の結果、端面142が封入材層150内又は主面152の下に配置される。この実施形態では、端面142は封入材層150内の孔154内の主面152において露出している。孔154は、端面142と実質的に同じ断面サイズとすることもできるし、端面142よりも僅かに小さくすることもできる。孔154は、端面142への確実な接続を達成するのに十分大きいサイズにすることができる。図4に示す更に代替的な実施形態では、金属素子240は封入材層250よりも高くなるように形成される。この実施形態では、端面242は主面252の上又は外側にある。そのような実施形態では、導電性突起240に対応する複数のプラットフォーム部分256を封入材層250内に設けることができる。プラットフォーム部分256は、縁面246に沿って、端面242と実質的に同一平面の複数の第2の表面258へ延在することができる。更なる代替形態として、封入材層350は、異なる高さを有する複数のセクションに形成することができる。図5に示すように、封入材層350は、基板320の第1の領域326に実質的に対応する第1の部分350aと、及び第2の領域328に実質的に対応する第2の部分350bと、を有する。示される実施形態では、第1の部分350aは、その主面352aが第2の部分350bの主面352bよりも高くなるようになっている。また、金属素子340の端面342は主面352bと同一平面であり、主面352aの下方に離間されている。代替的な実施形態では、主面352aと主面352bとの間の関係は、主面352bが主面352aの上方に離間されるように逆にすることができる。このとき、端面342が主面352bと実質的に同一平面のままであることが好ましい。図5において、超小型電子アセンブリ390との積層構成にある超小型電子アセンブリ310が示されている。ここで、複数のはんだ塊396が端面342を導電性素子392に接続している。この構成において、はんだ塊396は、より高い第1の領域350aを補うのに十分高い。上述したように、図1に示される金属素子40の代替的な構成が検討される。1つの代替的な実施形態が図6に示されている。ここで、金属素子440は基部440a及び端部440bに更に分割されている。基部440aは、ベース444と、そこから端面442に向かって延在する縁面446の部分と、を含む。同様に、端部440bは、端面442と、そこからベース444に向かって延在する縁面446の部分と、を含む。金属素子440は、基部440a内の縁面446の部分が、第1の表面422を向くように外側に傾斜するように形成される。端部440b内の縁面446の部分は、第1の表面422から離れた方を向くように内側に傾斜し、それによって、縁面446の傾斜が、基部440aと端部440bとの間で形成された境界において急に変化する。一実施形態では、この境界は縁面446において隆起447を形成し、基部440aを端部440bから分割する。隆起447又は別の急な遷移は、ベース444と端面442との間の無限数の位置のうちの任意の位置にある可能性がある。この位置には、ベース444と端面442との中間点の近く、又はベース444若しくは端面442のいずれかにより近い位置が含まれる。上述したように金属素子440を形成することによって、そこに隆起447等の固着機構が形成され、これは金属素子440を封入材層450内の適所に固定するのに役立つ。固着機構を有する導電性突起の例は、米国特許出願公開第2008/0003402号に示され、記載されている。この特許文献の開示内容は引用することによりその全体が本明細書の一部をなすものとする。更なる例は、米国特許出願第12/838,974号に示され、記載されている。この特許文献の開示内容は引用することによりその全体が本明細書の一部をなすものとする。ボンドメタル塊541が封入材層550の高さ548の大部分を通って延在している超小型電子アセンブリ510の更なる実施形態が図7に示されている。そのような実施形態では、ボンドメタル塊541は、高さ548の少なくとも60を通って延在することが好ましい。一実施形態では、ボンドメタル塊541は、高さ548の約80~90を通って延在する。ボンドメタル塊541が延在するパーセンテージは、完全に金属素子540のベース544と導電性素子430の面432との間にあるボンドメタル塊の部分として測定される。さらに、そのような実施形態では、金属素子540は、実質的にボンドメタル塊541の上に位置する実質的に円形のコンタクトパッドとして形成される。図8及び図9は、上側再配線層を有する超小型電子サブアセンブリの更なる代替的な実施形態を示している。図8では、再配線層670は、封入材層650の主面652上に組み立てられた第2の基板672として形成される。再配線層は、基板672の表面において露出している複数のコンタクトパッド674を更に備える。コンタクトパッド674は、基板672内に形成された一連のトレース図示せずによって相互接続されることが好ましく、基板672内に形成された導電性ビア676によって端面642に相互接続することができる。図9の再配線層770は、図8の再配線層に構造が類似しているが、封入材層750の主面752上に直接形成される。すなわち、端面742を、主面752上に形成されたコンタクトパッド774に接続するトレースが形成される。図1に示すアセンブリ等の超小型電子アセンブリを作製する方法が図10~図13に示されている。この方法では、第1の表面82を有するキャリア80を有するサブアセンブリ12が提供される。キャリア80の第1の表面82上に固体金属素子40が形成される。金属素子40の端面42は、ベース44が表面82から離れるように表面82上に取り外し可能に固定される。金属素子40は、金属素子40の所望のロケーションに金属の層をめっきすることを含む複数の既知の方法によってキャリア80上に形成することができる。代替的に、金属素子40は、キャリア80上に金属の層を堆積し、金属素子40のための所望のエリアの外側のエリアを選択的にエッチング除去することによって形成することができる。そのようなエッチングは、既知の化学組成、レーザ、又は他の既知の手段を用いて行うことができる。図11は、サブアセンブリ12が第2のサブアセンブリ14と位置合わせされる方法の後続のステップを示している。第2のサブアセンブリ14は、例えば、図1の完成した超小型電子アセンブリの基板20及び導電性素子30を含む。この位置合わせは、金属素子40が導電性素子30のうちの対応するものと実質的に位置合わせされるようになっている。金属素子40のベース44は、コンタクトパッド30から所望の距離に離間されて保持することができる。図12に示すように、ベース44と対応するコンタクトパッド30との間にボンドメタル塊41が提供される。ボンドメタル塊41は、最初に導電性素子30上、金属素子40上、又はそれらのそれぞれの一部分に堆積されることによって提供することができる。これは、金属素子40を導電性素子30と位置合わせするステップの前又は後に行うことができる。図12に示すように、次に、キャリア80は、図11に示すステップの結果得られたアセンブリ10’から除去される。これは、ピーリング、ラッピング、又はエッチングを含む当該技術分野において既知の方法によって達成することができる。図12に示すように、キャリア80が除去されると、金属素子40の端面42が基板20の表面22から離れて露出される。図13は、超小型電子素子60が基板20上に固定されるステップを示している。これは、表面を上にした結合又はフリップチップ結合を含む、図1に関して説明した取り付け手段のうちの任意のものによる方法において行うことができる。結果として得られる超小型電子アセンブリ10’’の構造は、図11に示すステップの前に超小型電子素子60を基板20に固定することによって達成することもできる。超小型電子アセンブリ10は、射出成形を含む既知の手段によって、図1~図5に示すもののような封入材層を施すことによって達成される。本開示を読んだ当業者であれば理解するように本実施形態に適合することができる、封入材層を射出成形するための方法は、米国特許出願公開第2010/0232129号’129号公開において記載されており、その特許文献の開示内容は引用することによりその全体が本明細書の一部をなすものとする。一般に、封入材層は、アセンブリ10’’を内部に受容するような大きさにされ、かつ本質的に’129号公開の図10に示すものに類似した封入材層50のための所望の形状を負にしたものであるキャビティを内部に形成するような大きさにされたモールド内にアセンブリを配置することによって、アセンブリ10’’上に成形することができる。次に、基板20の第1の表面22、金属素子40の縁面46、及びボンドメタル塊41又は導電性素子30の任意の露出部分が誘電体材料によって覆われ、かつ誘電体材料がキャビティを充填して封入材層50の所望の形状を生成するように、誘電体材料がポートを通じてキャビティ内に射出され、モールドキャビティを充填する。さらに、図1に示すように、封入材層50が超小型電子素子60も覆うことが望ましい場合がある。封入材層50を形成するのに用いられるモールド’129号公開の図10におけるモールド420等は、端面42が封入材層50の表面において露出したままとなるようにその端面を覆うことができる。’129号公開の図10に示されるモールド420の実施形態は、高い方の主面352aを基板20の第1の領域26上に有する図5に示すような封入材層を作製するのに適した隆起した中央部分を含む。モールドの他の実施形態は、図1に示すような封入材層50を作製するための実質的に連続した主面を含むことができる。さらに、モールドの上面は、金属素子240のエリア内に隆起したプラットフォーム部分256を有する図4に示されるタイプのパッケージを形成するために、金属素子のエリアにわたって複数の窪みを含むことができる。モールド内に、金属素子140の端部142へ延在しその端部142を覆う、孔154のための所望のロケーションに対応する突起を含めることによって、図3に示すものに類似した封入材層150を形成することができる。代替的に、封入材層150は表面152に対応する実質的に平面を有するモールドを用いて形成することができる。この方法は、例えばレーザエッチングを含むことができる後続のステップにおいて化学的に又は機械的に除去することができる金属素子140の端部142を覆う封入材料の層を形成することになる。同様に、金属素子40、440、540の端部42、442、552を覆う図1、図6、又は図7に示す封入材層構成を作製することができ、この構成は次に、端部42、442、542を露出させる所望のレベルまで下方にエッチングされる。図4及び図5による封入材層は、プラットフォーム突起256を残しながら主面252を形成する封入材層250の部分を下方にエッチングすること図4、又は図5の低い方の主面352bを形成する封入材層350の部分を下方にエッチングすることを含めて、同様にして作製することができる。代替的な実施形態では、封入材層50は段階的に形成される。例えば、封入材層50は第1段階において形成することができ、第1段階において、封入材層50は、基板20の第2の領域28内に位置する第1の表面22の部分を実質的に覆い、また縁面46に沿って延在し、ボンドメタル塊41及び導電性素子30の、他の方法で覆われない任意の部分を覆うようにされる。後続のステップでは、基板20の第1の領域26内に位置する第1の表面22の部分の上に封入材層50の第2の部分を形成することができる。この第2の部分は、例えば、封入材層50の第1の成形段階の前又は後に基板20上に固定することができる超小型電子素子60を覆うことができる。図6に示すもの等の固着機構を有する導電性突起340を形成する追加の方法ステップを達成することができる。このステップは、端面42の上からの10’’等のアセンブリにおいて、図12に示すもの等の導電性突起40をエッチングすることを含むことができる。端面42にマスク層を施し、端面42の下の金属素子40の一部をエッチング除去することによって、図6における固体金属部分340bの形状を達成することができる。導電性突起を達成するための更なる方法が、米国特許出願公開第2008/003402号及び米国特許出願第12/838,974号に記載されており、これらの特許文献の開示は引用することにより本明細書の一部をなすものとする。図14~図16は、上記で説明し図10~図13に示した、図7に示す超小型電子アセンブリ410を形成する方法を採用する方法のステップを示している。この方法では、キャリア480の第1の表面482に、取り外し可能に固定されて金属素子440が形成され、金属素子440上に固定されたはんだバンプ441’としてボンドメタル塊441が形成される。図14に示すように、サブアセンブリ412は、はんだバンプ441’が導電性素子430のうちの対応するものと位置合わせされ、かつキャリア480の第1の表面482が基板420の第1の表面422の方を向くように、基板420の第1の表面422において露出している導電性素子430を有する基板420上に位置合わせされる。図15に示すように、金属素子440は、はんだをリフローさせるようにはんだバンプ441’を加熱することによって導電性素子430上に固定される。リフローされると、導電性素子430に沿ったはんだのウィッキングを伴って、はんだの表面張力によって、はんだバンプが図15に示すボンドメタル塊441の実質的に円筒形の形状を形成する。その後、図12に関して上記で論考したようにキャリア480が除去され、結果として得られる超小型電子アセンブリ410’’が更に仕上げられる。この仕上げは、図12及び図13に関して上記で論考したステップに従って行うことができる。図17~図22は、図7に示す超小型電子アセンブリ410を作製するための付加的な方法又は代替的な方法を示している。この方法では、実質的に剛性の金属層484がキャリア480の第1の表面482上に形成される。次に、はんだマスク層486が剛性の金属層484上に形成される。孔488がはんだマスク層486の形成中に形成されるか、又はマスク層486の形成後に内部にパターニングされる。孔488は、後に金属素子440を形成することが指定された剛性の金属層484の部分の上に形成される。はんだバンプ441’は、孔488が部分モールドとして機能し、バンプ441’に、その少なくとも一部分に沿って実質的に円筒形の形状を与えるように孔488内に堆積される。図19に示すように、第1の表面422において露出している導電性素子430のうちの対応するものとはんだバンプ441’の位置が合うように、サブアセンブリ412が基板420上で位置合わせされる。代替形態として、はんだマスク層486は、化学的手段又は機械的手段によって除去することができ、固体金属層484は、例えばレーザエッチング等を用いてエッチングし、金属層440を形成することができる。結果としては図14に示すサブアセンブリ412に類似したサブアセンブリが得られるが、はんだマスク層486の孔488によって内部に実質的に円筒形の部分が形成される点が異なる。図20に示すように、次にはんだバンプ441’に熱を加えることによってはんだバンプ441’がリフローされる。これによって、ボンドメタル塊441内にはんだバンプ441’が形成され、金属素子440が導電性素子430に固定される。次に、機械的処理又はエッチング等によってキャリア480が選択的に除去され、固体金属層484上のマスク部分480’が残される。次に、図21に示すように、固体金属層484にエッチングプロセスが施され、別個の金属素子440にされる。次にマスク部分480’が除去され、端面442が露出される。次に、図22に示すようにはんだマスク層486を除去することができるか、又は封入材層450の一部を形成するように定位置に残すことができる。次に、結果として得られるアセンブリ410’’が、上記で説明したステップのうちの選択されたものに従って仕上げられる。図7に示すように、超小型電子アセンブリ410を作製するための更なる代替的なステップが図23~図25に示されている。これらのステップでは、はんだバンプ441’は導電性部分430の上に形成され、金属素子440が個々の素子として図23又は固体金属層484内で図25キャリア480上に形成される。次に、はんだバンプ441’がリフローされ、ボンドメタル塊441が形成される。図25に示すように、内部に形成された対応する孔488を有するはんだマスク層486が固体金属層484上に施され、ボンドメタル部分440aに実質的に円筒形の形状を与えるモールドとして機能することもできる。リフロー後、図25に示す構造体は実質的に図20に示す構造体と類似しており、その構造体に関して説明してステップに従って仕上げることができる。図24に示すキャリア480を除去して、結果として図16のものに類似した構造体を得ることができ、その構造体に関して説明したステップに従って仕上げることができる。上記で論考した構造体は、多岐にわたる電子システムの構成において利用することができる。例えば、本発明の更なる実施形態によるシステム513は、他の電子コンポーネント514及び515と併せて、上記で説明したような超小型電子アセンブリ510を備える。示される例では、コンポーネント514は半導体チップであるのに対し、コンポーネント515はディスプレイスクリーンであるが、任意の他のコンポーネントを用いることができる。当然ながら、図26には説明を明確にするために2つの追加のコンポーネントのみが示されているが、システムは任意の数のそのようなコンポーネントを含むことができる。上述したような超小型電子アセンブリ510は、例えば図1に関して上記で論考したような超小型電子アセンブリとすることもできるし、図2を参照して論考した複数の超小型電子アセンブリを組み込んだ構造体とすることもできる。アセンブリ510は、図3~図25に記載の実施形態のうちの任意のものを更に含むことができる。更なる変形形態では、複数の変形形態を提供することができ、任意の数のそのような構造体を用いることができる。超小型電子アセンブリ510及びコンポーネント514及び515は、破線で概略的に示される共通のハウジング516内に実装され、必要に応じて、所望の回路を形成するように互いに電気的に相互接続される。示される例示的なシステムでは、システムは、フレキシブルプリント回路基板等の回路パネル517を備え、この回路パネルは、コンポーネントを互いに接続する多数の導体518を備える。それらの導体のうちの1つのみが図26に示されている。しかしながら、これは単に例示的なものであり、電気的接続を作製するための任意の適した構造を用いることができる。ハウジング516は、例えば携帯電話又は携帯情報端末において使用可能なタイプのポータブルハウジングとして示され、スクリーン515がハウジングの表面において露出している。超小型電子アセンブリ510が撮像チップ等の感光素子を含む場所において、構造体に光を送るためにレンズ519又は他の光学素子を提供することもできる。ここでもまた、図26に示す単純化されたシステムは単に例示的なものであり、デスクトップコンピュータ、ルータ等の固定構造体と一般にみなされるシステムを含む他のシステムを、上記で論考した構造体を用いて作製することができる。特定の実施形態を参照して本発明を説明してきたが、これらの実施形態は、本発明の原理及び応用形態の単なる例示的なものにすぎないことを理解されたい。したがって、添付の特許請求の範囲によって規定される本発明の趣旨及び範囲から逸脱することなく、例示的な実施形態に対して数多くの変更を行うことができ、他の構成を考案することができることを理解されたい。"