基板に、ゲート金属層、ゲート絶縁媒体層及び半導体層が順次堆積され、グレートンマスクでマスキング及びエッチングを行うことにより、ゲートライン、前記ゲートラインに接続するゲート電極、ゲート絶縁層及び薄膜トランジスタの半導体層部分が形成される第1の工程と、前記第1の工程が完了して得られた基板に、隔離絶縁媒体層が堆積され、前記隔離絶縁媒体層に対してマスキング及びエッチングを行うことにより、半導体層の上方に位置する隔離絶縁媒体層の両側にビアーホールが形成される第2の工程と、前記第2の工程が完了して得られたビアーホールに、オーム接触層が形成する第3の工程と、前記第3の工程が完了して得られた基板に、透明画素電極層、ソースドレイン電極金属層が堆積され、グレートンマスクでマスキング及びエッチングを行うことにより、透明画素電極、ソース電極、ドレイン電極及び前記ドレイン電極に一体接続するデータラインが形成される第4の工程と、を含むTFT-LCDアレー基板の製造方法。前記第1の工程においてグレートンマスクでマスキングを行うとき、前記グレートンマスクの半透光部分、不透光部分又は完全透光部分が、それぞれ前記基板のゲートライン及びゲート電極が形成すべき部分、薄膜トランジスタの半導体部分が形成すべき部分又はその他の部分に対応させることを特徴とする請求項1に記載の製造方法。前記第4の工程においてグレートンマスクでマスキングを行うとき、前記グレートンマスクの半透光部分、不透光部分又は完全透光部分が、それぞれ前記基板の透明画素電極が形成すべき部分、ソースドレイン電極及びデータラインが形成すべき部分又はその他の部分に対応させることを特徴とする請求項1に記載の製造方法。前記第4の工程においてグレートンマスクでマスキングを行うとき、前記グレートンマスクの半透光部分、不透光部分又は完全透光部分が、それぞれ前記基板の透明画素電極が形成すべき部分、ソースドレイン電極及びデータラインが形成すべき部分又はその他の部分に対応させることを特徴とする請求項2に記載の製造方法。前記第3の工程においてオーム接触層を形成するには、プラズマ化学気相蒸着室に所定の比率でPH3及びH2が導入され、プラズマ状態にあるPH3及びH2とビアーホール部分のa-Siとの界面反応を起こさせ、反応条件を制御することで、微結晶シリコン層が形成されることを特徴とする請求項1乃至3のいずれかに記載の製造方法。前記第3の工程においてオーム接触層を形成には、ビアーホールのマスキングに高温フォトレジストが採用され、工程が完了する際にフォトレジストの剥離が行わずに、化学気相蒸着法で直接微結晶シリコンを堆積し、フォトレジストの剥離処理でフォトレジスト及びその上の微結晶シリコン層を剥離することにより、ビアーホール内に微結晶シリコン層を形成することを特徴とする請求項1乃至3のいずれかに記載の製造方法。前記第3の工程においてオーム接触層を形成するには、ビアーホールのマスキングに高温ホトレジストが採用、工程が完了する際にフォトレジストの剥離が行わずに、化学気相蒸着法により一層のna-Si層を堆積してから、薄いMo、Cr、W又はそれらの合金金属層を堆積し、フォトレジストの剥離処理でフォトレジスト及びその上のna-Si層及びMo、Cr、W又はそれらの合金金属層を剥離することにより、ビアーホール内にna-Si層及びMo、Cr、W又はそれらの合金金属層を形成することを特徴とする請求項1乃至3のいずれかに記載の製造方法。前記第4の工程において、スパッター法で同一又は異なる装置で連続的に堆積することにより、透明画素電極層及びソーストレイン電極金属層が堆積されることを特徴とする請求項1乃至3のいずれかに記載の製造方法。基板と前記基板にある画素アレーとを含むTFT-LCDアレー基板であって、前記画素のいずれかは、前記基板に形成されたゲートライン及び前記ゲートラインに接続するゲート電極と、前記ゲート電極に形成されたゲート絶縁層及び前記ゲート絶縁層に形成された半導体層と、前記基板、ゲートライン、ゲート電極、ゲート絶縁層及び半導体層の上方を覆うように形成された隔離絶縁媒体層と、前記隔離絶縁媒体層に形成された透明画素電極と、前記透明画素電極の上方に形成されたソース電極、ドレイン電極及びデータラインと、を備え、前記半導体層の上方に位置する隔離絶縁媒体層の両側に、その中にオーム接触層が堆積されたビアーホールが形成され、前記透明画素電極は、前記ビアーホール内のオーム接触層を介して前記半導体層にオーム接触することを特徴とするTFT-LCDアレー基板。前記オーム接触層は、微結晶シリコン材料層であることを特徴とする請求項9に記載のTFT-LCDアレー基板。前記オーム接触層は、微結晶シリコン材料層、又はna-Si層とMo、Cr、W又はそれらの合金金属層とで構成された複合層であることを特徴とする請求項9に記載のTFT-LCDアレー基板。前記データラインとドレイン電極とは一体構造になることを特徴とする請求項9乃至11いずれかに記載のTFT-LCDアレー基板。基板にゲート金属層が堆積され、マスキング及びエッチングを行うことにより、ゲートライン及び前記ゲートラインに接続するゲート電極が形成される第1の工程と、前記第1の工程が完了して得られた基板に、ゲート絶縁層と、半導体層と、オーム接触層とが順次堆積され、マスキング及びエッチングを行うことにより、薄膜トランジスタ部が形成される第2の工程と、前記第2の工程が完了して得られた基板に、透明画素電極層及びソースドレイン電極金属層が堆積され、グレートンマスクでマスキング及びエッチングを行うことにより、透明画素電極、ソースドレイン電極及び薄膜トランジスタのチャンネル部分が形成される第3の工程と、前記第3の工程が完了して得られた基板に、パッシベーション層が堆積され、マスキング及びエッチングを行うことにより、ビアーホールが形成され、前記チャンネル部分が保護されると共に、パッドが露出させる第4の工程と、を含むTFT-LCDアレー基板の製造方法。前記第3の工程において、グレートンマスクでマスキングを行うとき、前記グレートンマスクの半透光部分、不透光部分又は完全透光部分がそれぞれ、前記基板の透明画素電極が形成すべき部分、ソースドレイン電極及びデータラインが形成すべき部分又はその他の部分に対応させることを特徴とする請求項13に記載の製造方法。前記第2の工程において堆積されたオーム接触層が、微結晶シリコン材料層であることを特徴とする請求項13又は請求項14に記載の製造方法。前記第3の工程において、前記透明画素電極層及びソースドレイン電極金属層は、同一又は異なる装置で連続的に堆積されることを特徴とする請求項13又は請求項14に記載の製造方法。本発明は、当該技術分野における技術発展の動向を鑑み、マスクの枚数を減少することにより、製造工程の簡素し、生産能力の向上し及びコストの削減を実現することを図り、更に、設備の利用可能度の向上、製造時間の短縮及び生産効率の改善が実現できるTFT-LCDアレー基板及びその製造方法を提供することを目的とする。上記目的を実現するため、本発明の一つの方面では、基板と前記基板にある画素アレーとを含むTFT-LCDアレー基板であって、前記画素のいずれかは、前記基板に形成されたゲートライン及び前記ゲートラインに接続するゲート電極と、前記ゲート電極に形成されたゲート絶縁層と、前記ゲート絶縁層に形成された半導体層及び前記半導体層に形成されたオーム接触層と、前記半導体層及びオーム接触層に形成された透明画素電極と、前記透明画素電極に形成されたソースドレイン電極及び前記ソースドレイン電極に接続するデータラインと、前記ソースドレイン電極、データライン及び透明画素電極に形成されたパッシベーション層とを備え、前記透明画素電極は、前記半導体層の両側の上方に微結晶シリコン材料層を介して前記活性層にオーム接触することを特徴とするTFT-LCDアレー基板が提供される。本発明の他の方面は、基板にゲート金属層が堆積され、マスキング及びエッチングを行うことにより、ゲートライン及び前記ゲートラインに接続するゲート電極が形成される第1の工程と、前記第1の工程が完了して得られた基板に、ゲート絶縁層と、半導体層と、オーム接触層とが順次堆積され、マスキング及びエッチングを行うことにより、薄膜トランジスタ部が形成される第2の工程と、前記第2の工程が完了して得られた基板に、透明画素電極層及びソースドレイン電極金属層が堆積され、グレートーンマスクでマスキング及びエッチングを行うことにより、透明画素電極、ソースドレイン電極及び薄膜トランジスタのチャンネル部分が形成される第3の工程と、前記第3の工程が完了して得られた基板に、パッシベーション層が堆積され、マスキング及びエッチングを行うことにより、ビアーホールが形成され、前記チャンネル部分が保護されると共に、パッドが露出させる第4の工程とを含むTFT-LCDアレー基板の製造方法が提供される。上記製造方法によれば、4マスク技術でTFT-LCDアレー基板を実現でき、従来の5マスク技術と比較して、工程を簡素し、生産効率を向上し、生産コストを削減する目的が実現できる。また、ソースドレイン電極用マスクS/Dマスクと画素電極用マスクITOマスクを合併することにより、ソースドレイン電極金属層と画素電極層が同一のスパッターsputter装置で連続的に堆積できるため、生産効率が向上されると共に、スパッター装置の利用可能度も向上される。本発明の更なる他の方面では、基板と前記基板にある画素アレーとを含むTFT-LCDアレー基板であって、前記画素のいずれかは、前記基板に形成されたゲートライン及び前記ゲートラインに接続するゲート電極と、前記ゲート電極に形成されたゲート絶縁層及び前記ゲート絶縁層に形成された半導体層と、前記基板、ゲートライン、ゲート電極、ゲート絶縁層及び半導体層の上方を覆うように形成された隔離絶縁媒体層と、前記隔離絶縁媒体層に形成された透明画素電極と、前記透明画素電極の上方に形成されたソース電極、ドレイン電極及びデータラインとを備え、前記半導体層の上方に位置する隔離絶縁媒体層の両側に、その中にオーム接触層が堆積されたビアーホールが形成され、前記透明画素電極は、前記ビアーホール内のオーム接触層を介して前記半導体層にオーム接触することを特徴とするTFT-LCDアレー基板が提供される。また、本発明の更なる他の方面では、基板に、ゲート金属層、ゲート絶縁媒体層及び半導体層が順次堆積され、グレートーンマスクでマスキング及びエッチングを行うことにより、ゲートライン、前記ゲートラインに接続するゲート電極、ゲート絶縁層及び薄膜トランジスタの半導体層部分が形成される第1の工程と、前記第1の工程が完了して得られた基板に、隔離絶縁媒体層が堆積され、前記隔離絶縁媒体層に対してビアーホールのマスキング及びエッチングを行うことにより、半導体層の上方に位置する隔離絶縁媒体層の両側にビアーホールが形成される第2の工程と、前記第2の工程が完了して得られたビアーホールに、オーム接触層が形成する第3の工程と、前記第3の工程が完了して得られた基板に、透明画素電極層、ソースドレイン電極金属層が堆積され、グレートーンマスクでマスキング及びエッチングを行うことにより、透明画素電極、ソース電極、ドレイン電極及び前記ドレイン電極に一体接続するデータラインが形成される第4の工程と含むTFT-LCDアレー基板の製造方法が提供される。上記製造方法によれば、TFT-LCDアレー基板の製造に用いるマスクの枚数がさらに減少でき、わずか3枚のマスクで、TFT-LCDアレー基板を製造できるため、従来の製造方法と比較して、工程を簡素し、生産効率を向上し、生産コストを削減する目的が実現できる。また、ソースドレイン電極用マスクS/Dマスクと画素電極用マスクITOマスクを合併することにより、ソースドレイン電極金属層と画素電極層が同一のスパッターsputter装置で連続的に堆積できるため、生産効率が向上されると共に、スパッター装置の利用可能度も向上される。また、本発明の更なる他の方面では、基板と前記基板にある画素アレーとを含むTFT-LCDアレー基板であって、前記画素のいずれかは、前記基板に形成されたゲートライン及び前記ゲートラインに接続するゲート電極と、前記ゲート電極に形成されたゲート絶縁層及び半導体層と、前記半導体層の少なくとも両端に形成されたオーム接触層とを含む薄膜トランジスタ部分と、前記薄膜トランジスタ部分に形成され、前記ゲートライン及びゲート電極と電気的に絶縁し、前記オーム接触層を介して前記半導体層の両端にそれぞれ電気的に接触する透明画素電極と、前記透明画素電極に形成され、前記透明画素電極を介して前記半導体層に電気的に接触するソースドレイン電極及びデータラインとを備えるTFT-LCDアレー基板が提供される。また、本発明の更なる他の方面では、基板上にゲートライン及び前記ゲートラインに接続するゲート電極が形成され、前記ゲート電極にゲート絶縁層及び半導体層が形成されると共に前記半導体層にオーム接触層が形成されることにより、基板に薄膜トランジスタ部分が形成される工程と、前記薄膜トランジスタ部分が形成された基板に、前記ゲートラインとゲート電極と電気的に絶縁し、前記オーム接触層を介して前記半導体層の両側にオーム接触する透明画素電極層及びソーストレイン電極金属層が形成される工程と、前記ソースドレイン電極層及び透明画素電極層が形成された基板に、グレートーンマスクでマスキング及びエッチングを行うことにより、透明画素電極、ソースドレイン電極及びデータラインが同時に形成される工程とを含み、前記グレートーンマスクの半透光部分、不透光部分又は完全透光部分が、それぞれ前記基板の前記透明画素電極が形成すべき部分、ソースドレイン電極及びデータラインが形成すべき部分又はその他の部分に対応させるTFT-LCDアレー基板の製造方法が提供される。以下、本発明の最良の実施形態を示す図面を参照しながら、本発明をより全面的に説明する。しかし、本発明は、様々な実施形態により実現でき、ここで本発明を完全に公開するため、かつ当業者に本発明の精神を伝えるために例示されたものに限定されることがない。[第1の実施形態]図3は本発明の第1の実施形態にかかるTFT-LCDアレー基板の製造方法のプローチャートである。具体的に、下記の工程を含む。第1の工程S11において、図6A及び図6Bに示すように、グラス基板1に、マグネトロンスパッター蒸着法magnetronsputteringで、ゲート電極金属層であるMo/AlNd/Mo400Å/4000Å/600Åを堆積し、ゲート電極金属層に対してマスキング及びウェートエッチングを行うことで、ゲートライン及びゲート電極2を形成する。この工程で堆積して得られたゲート電極金属層は、AlNd、Al、Cu、Mo、MoW又はCrの単層膜であってもよく、AlNd、Al、Cu、Mo、MoW又はCrの任意組み合わせで形成された積層膜、例えば、MoAlNdMo積層膜又はAlNdMo積層膜であっても良い。第2の工程S12において、図7A及び図7Bに示すように、ゲート電極金属層のエッチングが完了された基板に、プラズマ化学気相蒸着法PECVDにより、ゲート絶縁層3、半導体層活性層4、オーム接触層を順次堆積し、例えば、SiNx/a-Si/μc-Si5000Å/2000Å/500Åを形成する。ここで、後述する透明画素電極と半導体層とのオーム接触を確保するため、オーム接触層にna-Siの代わりに微結晶シリコン材料μc-Siを用いる。続いて、活性層マスキング及び活性層エッチングを行うことにより、TFTの活性層部分を形成するオーム接触層であるμc-Si部分が図示せず。この微結晶シリコン材料は、例えばリンPがドープされた微結晶シリコン材料であり、即ちnμc-Siであることで、より良好な電気伝導性が得られる。ここで、本発明のゲート絶縁層は、SiNx、SiOx又はSiOxNyの単層膜であってもよく、SiNx、SiOx又はSiOxNyの任意組み合わせで形成された積層膜であっても良い。第3の工程S13において、透明画素電極層、例えば、ITO500Åと、ソースドレイン電極層、例えば、Mo3000Åをマグネトロンスパッター蒸着法で連続的に堆積し、グレートーンマスク技術によりマスキングを行う。ここで、透明画素電極が形成する部分に対応するマスクは、光が部分的に透過できる半透光部分であり、ソースドレイン電極及びデータラインが形成する部分に対応するマスクは、光が完全に遮蔽される不透光部分であり、その他のマスク部分は光が完全に透過できる完全透光部分である。露光及び現像により、三次元マスクが作製され、ソースドレイン電極及びチャンネル部分が形成するためのエッチングを行った後、オーム接触層μc-Siのエッチングを行い、最後に、図8A及び図8Bに示すように、透明画素電極、ソースドレイン電極及びデータラインが形成されると共に、TFTチャンネルが形成されるチャネルにおけるオーム接触層μc-Siが図示せず。この工程において、ソースドレイン電極金属層と透明画素電極層が同一のスパッター装置で連続的に堆積されることができるため、生産率が向上されると共に、スパッター装置の利用可能度が向上される。ここで、ソースドレイン電極層が、Mo、MoW、Crの単層膜からなってもよく、Mo、MoW、Crの任意組み合わせで形成された積層膜からなっても良い。ソースドレイン電極と透明画素電極が異なるスパッター装置で連続的に堆積しても良い。第4の工程S14において、図9A及び図9Bに示すように、PECVD法で厚さが2600Åであるパッシベーション層を堆積し、パッシベーション層に対してマスキング及びエッチングを行い、ビアーホールを形成すると共に、チャンネルに対する保護も形成し、更に、パッドを露出させる。本実施形態により、斬新な従来の5マスク技術及び4マスク技術と区別できるTFT-LCDアレー基板の製造方法が提供される。上記本発明に係る4マスク技術を採用することにより、TFTアレー基板が製造でき、工程の簡素化、生産コストの削減及び生産率の向上が実現すると共に、スパッター装置で連続的にS/D金属層及びITO層を堆積することにより、スパッター装置の生産率及び利用可能度も向上できる。また、本実施形態の上記工程により、図4及び図5に示されるTFT-LCDアレー基板が製造できる。このTFT-LCDアレー基板は、基板1と、基板1に形成されたゲートライン及びゲート電極2と、ゲート電極に形成されたゲート絶縁層3と、半導体層4及びオーム接触層と、透明画素電極5と、ソースドレイン電極6及びデータラインと、パッシベーション層7とを備える。ここで、オーム接触層は微結晶シリコン材からなり、透明画素電極5は半導体層の両側にあるソースドレイン領域内のオーム接触層の上方に位置し、その中の微結晶シリコン材によりオーム接触を実現する。ソースドレイン電極は透明画素電極5の上方に形成する。本実施形態により、本発明を実現する特定的な例のみ提供される。実施形態におけるデバイスの構造やプロセス条件などが変更できることが言うまでも無い。例えば、ネガフォトレジストを採用しても良い。堆積された各層の材質又は厚さを変更しても良い。その他の堆積方法、例えば、蒸発evaporation、電子ビーム蒸発又はプラズマスプレーplasmasprayのような物理気相蒸着法、及び常圧CVD法のような化学蒸着法を採用することができる。また、例えば、プラズマエッチング、反応イオンエッチングRIEのようなドライエッチングを利用することもできる。実際の液晶ディスプレーの製造方法の要求に応じて上記方法の処理条件などが変更することがでるが、この変更は、透明画素電極層とS/D電極層が連続的に堆積され、グレートーンマスク技術を採用することにより、同一なマスクで透明画素電極及びソースドレイン電極が形成される要旨及び範囲を逸脱するものとみなさない。[第2の実施形態]図10には本発明の第2の実施形態にかかるTFT-LCDアレー基板の製造方法のプローチャートが示され、具体的に下記工程を含む。第1の工程S21において、図13A及び図13Bに示すように、まず清潔なグラス基板にスパッター法によりゲート金属層を堆積し、プラズマ化学気相蒸着法PECVDによりゲート絶縁媒体層及び半導体層を順次堆積し、ゲートライン及びゲート電極部が形成する部分、TFT半導体層が形成する部分、又はその他の部分がそれぞれマスクの半透光部分、不透光部分又は完全透光部分に対応するようにグレートーンマスクでマスキングし、露光、現像及びエッチングなどを経て、ゲートライン及びゲート電極、さらにTFTのゲート絶縁層及び半導体層部分を形成する。ここで堆積されたゲート金属層は、AlNd、Al、Cu、Mo、MoW又はCrの単層膜からなることもできるが、AlNd、Al、Cu、Mo、MoW又はCrの任意組み合わせで形成された積層膜であっても良い。また、堆積されたゲート絶縁媒体層については、SiNx、SiOx或いはSiOxNyの単層膜からなっても良く、SiNx、SiOx又はSiOxNyの任意組合せで形成された積層膜からなっても良い。第2の工程S22において、図14A及び図14Bに示すように、前記第1の工程で製造された基板に、プラズマ化学気相蒸着法により隔離絶縁媒体層を堆積する。後述する画素電極層と半導体層とのオーム接触を実現するため、ビアーホールのマスキング及びエッチング処理により、TFTの半導体層の両側にそれぞれビアーホールがエッチングされ形成する。ここで堆積された隔離絶縁媒体層は、SiNx、SiOx又はSiOxNyの単層膜からなっても良く、SiNx、SiOx又はSiOxNyの任意組み合わせで形成された積層膜からなっても良い。第3の工程S23において、第2の工程S22で形成されたビアーホールにオーム接触層を形成する。画素電極及びソースドレイン電極と半導体層とのオーム接触を実現するため、ビアーホール内にオーム接触層が形成されることができれば、様々な方法が採用できる。図15A~Cにおいて、異なる方法が例示される。1図15Aに示すように、プラズマ化学気相蒸着室内に所定の比率でPH3及びH2が導入され、プラズマ状態にあるPH3及びH2とビアーホール部分のa-Siとの界面反応を起こさせ、反応条件例えばガス比率、反応温度、プラズマエネルギーなどをコントロールするのでアモルファスシリコンがH2プラズマの誘導で結晶化させられ、リンドープした微結晶シリコン層が形成する。さらに、PH3プラズマの存在により、リンの界面での界面拡散が起こられ、最終的にリンドープした微結晶シリコンnμc-Siはオーム接触層として形成される。これで、次の工程に堆積する画素電極がリンドープした微結晶シリコン層を介して半導体層にオーム接触するための準備を整える。2図15Bに示すように、第2の工程に高温フォトレジストを用いてマスキングし、工程の最後にフォトレジストの剥離を行わずに、プラズマ化学気相蒸着法により直接リンドープした微結晶シリコンが堆積され、そしてフォトレジスト剥離処理で、フォトレジスト及びフォトレジスト上にあるリンドープした微結晶シリコン層が剥離され、上記1と同様な構成を実現でき、次の工程に堆積する画素電極がリンドープした微結晶シリコン層を介して半導体層にオーム接触するための準備を整える。3図15Cに示すように、第2の工程に高温フォトレジストを用いてマスキングし、工程の最後にフォトレジストの剥離を行わずに、プラズマ化学気相蒸着法によりna-Si層が堆積されてから、薄いMo或いはCr、W又はその合金金属層が堆積され、フォトレジスト剥離処理で、フォトレジスト及びフォトレジスト上にあるna-Si層及びMo或いはCr、W又はその合金金属層が剥離され、上記1と2と同様な構成を実現でき、次の工程に堆積する画素電極がMo或いはCr、W又はその合金金属層及びna-Si層を介して半導体層にオーム接触するための準備を整える。第4の工程S24において、上記工程が完了された後、画素電極及びソースドレイン電極がスパッター法で連続的に堆積され、グレートーンマスクで、画素電極の形成する部分、ソースドレイン電極及びデータラインの形成する部分、又はその他の部分が、それぞれマスクの半透光部分、不透光部分又は完全透光部分に対応するようにマスキングし、露光、現像及びエッチングを経て、画素電極と、ソースドレイン電極とデータラインとが形成される。ここで堆積されたソースドレイン電極金属層は、Mo、MoW又はCrの単層膜からなることもできるが、Mo、MoWの任意組み合わせで形成された積層膜であっても良い。上記工程により、図11、図12A及び図12Bに示すように、基板1に形成されたゲートライン及びゲート電極2と、ゲート絶縁層3及び半導体層4とを含むTFT-LCDアレー基板構造体が製造された。基板1、ゲートライン及びゲート電極2、ゲート絶縁層3及び半導体層4の上方を覆うように形成された隔離絶縁媒体層17の両側に、その中にオーム接触層15が堆積されたビアーホールが形成される。画素電極5は、ビアーホール内に堆積されたオーム接触層15を介して半導体層4にオーム接触し、ソース電極及びドレイン電極が画素電極5の上方に位置し、データライン6とドレイン電極とが一体構造になっている。オーム接触層15は、リンドープした微結晶シリコン材からなる以外に、na-Si層とMo、Cr、W又はそれらの合金金属層とで構成された複合層からなることもできる。ゲートライン及びゲート電極2は、AlNd、Al、Cu、Mo、MoW又はCrの単層膜からなることもできるが、AlNd、Al、Cu、Mo、MoW又はCrの任意組み合わせで形成された積層膜であっても良い。ゲート絶縁層3又は隔離絶縁媒体層17は、SiNx、SiOx又はSiOxNyの単層膜からなっても良く、SiNx、SiOx又はSiOxNyの任意組み合わせで形成された積層膜からなっても良い。ソースドレイン電極又はデータライン6は、Mo、MoW又はCrの単層膜からなることもできるが、Mo、MoW又はCrの任意組み合わせで形成された積層膜であっても良い。次に、図面を参照しながら本発明の第2の実施形態の好適な製造方法について説明する。本発明に係る第2の実施形態のTFT-LCDアレー基板構造体の製造方法は、下記の工程を含む。第1の工程S21において、図13A及び図13Bに示すように、基板グラス又は石英など1に、マグネトロンスパッター蒸着法magnetronsputteringにより、Mo/AlNd/Mo400Å/4000Å/600Å金属層を堆積し、プラズマ化学気相蒸着法PECVDにより、SiNx/a-Si5000Å/1000Åを順次堆積し、グレートーンマスクでマスキング、露光及び現像を行い、反応イオンエッチング法RIEなどにより、ゲートライン及びゲート電極2、TFT部分のゲート絶縁層3及び半導体層4を形成する。第2の工程S22において、図14A及び図14Bに示すように、上記工程が完了された基板に、プラズマ化学気相蒸着法PECVDにより、SiNx2000Åである隔離絶縁媒体層17を堆積し、ビアーホールのマスキング及びドライエッチングによりエッチングにより、半導体層の上方にある絶縁媒体層の両側に画素電極と半導体層とがオーム接触層を介して接続するビアーホールを形成する。第3の工程S23において、第2の工程により形成された基板に、下記方法でオーム接触層を形成する。1図15Aに示すように、PECVDの蒸着室内に所定の比率でH2例えば10000sccm及びPH3例えば5000sccmが導入され、所定の温度例えば300°C及び大気圧例えば2500mtorrで、RFパワーの出力値例えば3000wをコントロールすることで、プラズマ状態にあるH2及びPH3と第2の工程で形成されたビアーホールのa-Si層との界面反応を起こさせ、微結晶シリコン層nμc-Si~200Åを形成させる。2図15Bに示すように、第2の工程でビアーホールのマスキングするとき、高温フォトレジスト9を用い、露光及びエッチングなどによりビアーホールを形成した後、フォトレジストの剥離を行わずに、プラズマ化学気相蒸着法により微結晶シリコン層nμc-Si200Åが堆積され、そしてフォトレジスト剥離処理で、nμc-Si層の不要とする部分及びフォトレジストが剥離され、ビアーホール内にのみnμc-Si層が残される構造となる。3図15Cに示すように、第2の工程でビアーホールのマスキングを行うとき、高温フォトレジスト9を用い、露光及びエッチングなどによりビアーホールを形成した後、フォトレジストの剥離を行わずに、プラズマ化学気相蒸着法でnμc-Si層200Åが堆積され、スパッター法でMo或いはCr、W又はその合金金属層10200Åが堆積されてから、フォトレジスト剥離処理で、na-Si層及びMo又はCr、W又はその合金金属層の不要とする部分及びフォトレジストが剥離され、ビアーホール内にのみna-Si層及びMo又はCr、W又はその合金金属層が残される構造となる。第4の工程S24において、図11、図12A及び図12Bに示すように、第3の工程が完了した基板に、ITO層500Å、Mo或いはCr、W又はその合金金属層3000Åがスパッター法で連続的に堆積され、グレートーンマスクでマスキング、露光、現像又はエッチングなどを行うことにより、画素電極5、ソースドレイン電極及びドレイン電極と一体化したデータライン6が形成される。本発明に係る第2の実施形態により、従来の5マスク技術と4マスク技術と区別できる斬新なTFT-LCDアレー基板の製造方法が提供される。上記3マスク技術を採用することにより、TFTアレー基板が製造でき、工程の簡素化、生産コストの削減及び生産率の向上が実現すると共に、スパッター装置の生産率及び利用可能度も向上できる。本実施形態により、本発明を実現する特定的な例のみ提供される。実施形態におけるデバイスの構造やプロセス条件などが変更できることが言うまでも無い。この変更は、ゲート電極とa-SiのTFT部分が同一なマスクで形成され、透明画素電極層とソースドレイン電極層とが連続的に堆積され、グレートーンマスク技術を採用することにより、同一なマスクで形成される本発明の要旨及び範囲を逸脱するものとみなさない。また、上記第1の実施形態と同様、当該分野に周知される方法で各層の堆積或いはエッチングを実現することができる。また、上述した微結晶接触層の形成する方法は、砒素Asなどの不純物をドープしてドープド微結晶シリコン層を形成することで導電性を実現することもできる。本発明の要旨を逸脱しない範囲で、上述実施の形態について様様な変更を行うことが当業者にとって自明である。特許請求の範囲に属する変形や変更などが全て本発明の範囲内のものである。