"第1端子及び第2端子を有しており、パルス信号により駆動されて前記第1端子及び第2端子の導通状態をスイッチするスイッチング素子と、前記スイッチング素子の前記第1端子に電圧を供給する電源部と、前記電源部に並列に接続される負荷回路と、前記電源部と前記負荷回路との接続点と、前記スイッチング素子の前記第1端子との間に接続され、前記パルス信号のクロック周波数のN倍Nは1以上の整数の周波数において、前記接続点から前記スイッチング素子へ流れる電流を抑制する受動回路部と、前記受動回路部と前記接続点との間に接続され、前記N倍の周波数において共振する共振回路部と、を備える、スイッチング回路。前記スイッチング素子側から見込んだ前記受動回路部のインピーダンスの虚部がゼロより大きく、前記スイッチング素子の出力寄生容量のリアクタンスの絶対値の2倍以下である、請求項1記載のスイッチング回路。前記負荷回路側から見込んだ前記共振回路部のインピーダンスの実部及び虚部が前記N倍のクロック周波数において、前記負荷回路のインピーダンスよりも小さい、請求項1又は2記載のスイッチング回路。前記パルス信号は、前記パルス信号のパルス幅のデューティー比が前記クロック周波数より低い周波数成分を持つ信号により時間的に変調された信号である、請求項1~3の何れか一項記載のスイッチング回路。前記受動回路部は、少なくとも一つのリアクタンス素子で構成されており、前記スイッチング素子の前記第1端子に接続される第1端及び前記接続点に接続される第2端を有する、請求項1~4の何れか一項記載のスイッチング回路。前記受動回路部は、少なくとも一つの伝送線路で構成されており、前記スイッチング素子の前記第1端子に接続される第1端及び前記接続点に接続される第2端を有する、請求項1~4の何れか一項記載のスイッチング回路。前記共振回路部は、少なくとも一つのリアクタンス素子が直列接続されなるMMは1以上の整数個の共振素子を備え、前記M個の共振素子のうちの少なくとも1個の共振素子は、は、前記クロック周波数のN倍の周波数に共振する、請求項1~6の何れか一項記載のスイッチング回路。前記共振回路部は、M本Mは1以上の整数の伝送線路を備え、前記M本の伝送線路の少なくとも1本の伝送線路は、前記クロック周波数のN倍の周波数に対応する波長の1/4の電気長を有する、請求項1~6のいずれか一項記載のスイッチング回路。しかしながら、スイッチング素子のON状態で負荷回路に流れる電流とは別に、スイッチング素子がON/OFFされるクロック周波数スイッチング周波数の整数倍の信号成分に起因して、負荷回路やスイッチング素子に余分な電流が流れる場合があり、不要な電力消費が生じていた。そこで、本発明は、電力効率の向上をより図り得るスイッチング回路を提供することを目的とする。本発明の一側面に係るスイッチング回路は、第1端子及び第2端子を有しており、パルス信号により駆動されて第1端子及び第2端子の導通状態をスイッチするスイッチング素子と、スイッチング素子の第1端子に電圧を供給する電源部と、電源部に並列に接続される負荷回路と、電源部と負荷回路との接続点と、スイッチング素子の第1端子との間に接続され、パルス信号のクロック周波数のN倍Nは1以上の整数の周波数において、上記接続点からスイッチング素子へ流れる電流を抑制する受動回路部と、受動回路部と上記接続点との間に接続され、N倍の周波数において共振する共振回路部と、を備える。この構成では、スイッチング素子は、受動回路網及び共振回路部を介して接続点に接続されている。よって、スイッチング素子のスイッチング動作により接続点に供給される電源部からの電圧の状態を制御可能である。その結果、電源部に並列接続された負荷回路に印加される電圧状態が制御され得る。一方、パルス信号のクロック周波数のN倍の周波数において、受動回路部は、上記接続点からスイッチング素子へ流れる電流を抑制するので、余分なエネルギ消費を低減できる。更に、上記N倍の周波数において、共振回路部は共振することから、負荷回路に印加される電圧成分のうちN倍の周波数成分が低減されるので、余分なエネルギ消費が低減できる。その結果、電力効率の向上が図れる。一実施形態において、上記スイッチング素子側から見込んだ受動回路部のインピーダンスの虚部がゼロ以上であってスイッチング素子の出力寄生容量のリアクタンスの絶対値の2倍以下であり得る。この場合、上記スイッチング素子側から見込んだ受動回路部のインピーダンスの虚部は、N倍の周波数においてゼロ以上であってスイッチング素子の出力寄生容量のリアクタンスの絶対値の2倍以下であればよい。この形態では、パルス信号のクロック周波数のN倍の周波数において、受動回路部が、上記接続点からスイッチング素子へ流れる電流をより確実に抑制し得る。一実施形態において、上記負荷回路側から見込んだ共振回路部のインピーダンスの実部及び虚部は、N倍のクロック周波数において、負荷回路のインピーダンスよりも小さくし得る。この形態では、上記N倍の周波数において、負荷回路に印加される電圧をより低減でき、結果として、余分なエネルギ消費を低減できる。上記パルス信号は、パルス信号のパルス幅のデューティー比がクロック周波数より低い周波数成分を持つ信号により時間的に変調された信号であり得る。受動回路部及び共振回路部は、クロック周波数のN倍の周波数に対して作用するが、クロック周波数より低い周波数成分には実質的に作用しない。従って、その低い周波数成分の信号は、受動回路部及び共振回路部を容易に通過して負荷回路に伝達し得る。その結果、この信号成分により負荷回路に印加される電圧状態が変動することになる。一実施形態において、受動回路部は、少なくとも一つのリアクタンス素子で構成されており、スイッチング素子の第1端子に接続される第1端及び上記接続点に接続される第2端を有し得る。一実施形態において、受動回路部は、少なくとも一つの伝送線路で構成されており、スイッチング素子の第1端子に接続される第1端及び上記接続点に接続される第2端を有し得る。一実施形態において、共振回路部は、少なくとも一つのリアクタンス素子が直列接続されてなるM個の共振素子を備え得る。この形態では、M個の共振素子のうちの少なくとも1個の共振素子は、N倍の周波数に共振し得る。M個の共振素子は、並列接続され得る。一実施形態において、上記共振回路部は、M本Mは1以上の整数の伝送線路を備え得る。この形態では、M本の伝送線路のうち少なくとも1本の伝送線路は、クロック周波数のN倍の周波数に対応する波長の1/4の電気長を有し得る。本発明によれば、電力効率の向上をより図り得るスイッチング回路を提供し得る。以下、図面を参照して本発明の実施形態について説明する。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。図1及び図2を利用して、一実施形態に係るスイッチング回路について説明する。図1は、一実施形態に係るスイッチング回路1の概略構成を示す回路図である。図2は、スイッチング回路1を駆動する信号を説明するための図面である。スイッチング回路1の例は、スイッチング電源回路或いは時変電源回路である。スイッチング回路1は、スイッチング素子10を備える。本実施形態においてスイッチング素子10は、特に断らない限り、絶縁型電界効果トランジスタMOSFETである。MOSFETの例は、パワーMOSFETを含む。この場合、スイッチング素子10は、接地されるソース端子11、信号源20に接続され信号源20から信号が供給されるゲート端子12及び電源部30に接続され、電圧Vdd例えば、16Vが供給されるドレイン端子13を有する。スイッチング素子10には、その構成に起因する出力寄生容量Cdsが存在する。出力寄生容量Cdsは、ドレインソース間の出力寄生容量を含む。図1では、出力寄生容量Cdsをキャパシタ14として示している。信号源20は、スイッチング素子10をスイッチングするための信号をゲート端子12に供給する。信号源20からゲート端子12に入力される信号は、PWM信号SPである。PWM信号SPについて、図2を参照して説明する。図2は、PWM信号を説明するための図面である。図2aには、PWM信号SPを生成するための2つの信号の例を示している。図2bには、PWM信号の一例を示している。PWM信号SPは、第1の周波数を有する信号S1が、第1の周波数より高い第2の周波数を有する三角波又はのこぎり波信号図2a参照で、パルス幅のデューティー比が変調されたパルス信号である。PWM信号SPのクロック周波数fCK、すなわち、スイッチング素子10をスイッチングさせるスイッチング周波数は、上記第2の周波数に対応する。信号源20の他端は、接地されている。図1に戻ってスイッチング回路1の構成を説明する。電源部30は、直流電源31を含む直流電源部である。電源部30は、スイッチング素子10の上記第1の周波数成分が直流電源31に流入することを阻止する観点からインダクタ32を備え得る。直流電源31の正極は、ドレイン端子13にインダクタ32を介して接続されている。ドレイン端子13と直流電源31とを接続するラインを、以下、信号経路と称す。直流電源31の負極は接地されている。電源部30に並列に負荷回路40が接続されている。負荷回路40の例は、抵抗負荷及び誘導負荷を含む。負荷回路40の一端41は、直流電源31の正極に接続されており、負荷回路40の他端42は接地される。図1に示すように、インダクタ32を備える場合には、負荷回路40の一端41は、インダクタ32の直流電源31側と反対側の端に接続されている。この接続点が出力ポートPとして機能する。上記構成では、信号源20から供給されるPWM信号SPがスイッチング素子10に入力されると、PWM信号SPにより、ドレイン端子13とソース端子11との導通状態がスイッチされる。これにより、出力ポートPの電圧状態が変動するので、負荷回路40に印加される電圧状態が変化する。その結果、負荷回路40に流れる電流が変動する。従って、例えば、負荷回路として高周波電力増幅器を接続すれば、電源電力効率を高く維持したまま、高周波信号の出力振幅を深い深度で変調させ得る。スイッチング回路1は、スイッチング動作における消費電力低減のために、スイッチング素子10と出力ポートPとの間に受動回路部50及び共振回路部60を備える。受動回路部50及び共振回路部60は、PWM信号SPにおいてクロック周波数fCKのN次高調波をカットし、クロック周波数fCKより低い周波数、すなわち、上記第1の周波数を有する信号S1を通すフィルタとして機能する。以下、受動回路部50及び共振回路部60について説明する。受動回路部50は、スイッチング素子10と出力ポートPとの間に配置される。受動回路部50は、ドレイン端子13に接続される第1端50aと出力ポートPに接続される第2端50bとを有する。受動回路部50は、スイッチング素子10に供給されるパルス信号のクロック周波数fCKのN倍の周波数において次の受動回路部条件を満たす構成を有する。以下の説明では、スイッチング素子10から見込んだ或いはスイッチング素子10からみた場合の受動記回路部50のインピーダンスをZとし、インピーダンスZの虚部をZimgとする。受動回路部条件インピーダンスZの虚部Zimgがゼロ以上であり、出力寄生容量Cdsのリアクタンスの絶対値の2倍以下である。上記受動回路部条件を満たすことにより、N次高調波において、出力寄生容量Cdsと受動回路部50との合成インピーダンスが大きくなる。その結果、N倍のクロック周波数成分の電流がスイッチング素子10に流れることが、受動回路部50によって抑制される。従って、スイッチング動作によるスイッチング素子10で消費される余分な電力を低減可能である。受動回路部50は、受動回路部条件を満たすように構成されていれば、受動回路部50は、少なくとも一つのリアクタンス素子で構成される2ポート回路網であり得る。また、受動回路部50は、少なくとも一つの伝送線路スタブの場合を含むで構成された2ポート回路網であり得る。受動回路部50の具体例については、後述する。共振回路部60は、パルス信号としてのPWM信号Psのクロック周波数fCKのN倍の周波数において共振する回路である。共振状態の例としては、負荷回路40側から見込んだ或いは、負荷回路40側からみた場合の共振回路部60のインピーダンスの実部及び虚部がN倍のクロック周波数fCKにおいて、負荷回路40のインピーダンスよりも小さければよい。図1には、一例として、リアクタンス素子としてのインダクタ及びキャパシタが直列接続されたM個の共振素子611~61Mが並列されてなる回路部を示している。各共振素子611~61Mの一端は、出力ポートPとドレイン端子13とを接続する信号経路上において、第2端50bと出力ポートPとの間に接続される。各共振素子611~61Mの他端は、接地される。M個の共振素子611~61Mの少なくとも一つの共振素子が有するインダクタ及びキャパシタンスの各々の素子値は、クロック周波数fCKのN倍の周波数において共振する素子値である。この構成では、クロック周波数fCKのN倍の周波数において、スイッチング素子10がスイッチング動作した場合、共振回路部60に共振が生じる。この共振により、共振回路部60のインピーダンスの実部及び虚部が負荷回路40のインピーダンスより小さくなるので、負荷回路40より共振回路部60側に電流が流れ易い。すなわち、スイッチング素子10がスイッチング動作することで、負荷回路40にかかる電圧が有し得るクロック周波数fCKのN倍の周波数成分が、ゼロに近づく。従って、クロック周波数fCKのN次高調波において、負荷回路40による余分なエネルギ消費を低減し得る。以上述べたように、受動回路部50及び共振回路部60を備えたスイッチング回路1では、余分な消費電力が低減されるので、結果として、電力効率の向上が図れる。以下、受動回路部50及び共振回路部60の構成について種々の形態を例示しながら具体的に説明する。第1の実施形態この実施形態では、スイッチング回路1をスイッチング回路1Aとも称す。また、受動回路部50及び共振回路部60をそれぞれ受動回路部50A及び共振回路部60Aと称す。受動回路部50Aは、抵抗を含まず少なくとも一つのリアクタンスから構成される2ポート回路網である。共振回路部60Aは、図1に例示したように、M個の共振素子611~61Mの並列回路である。この場合、受動回路部50AのインピーダンスZは、虚部のみである。受動回路部50Aは、そのインピーダンスZの虚部Zimgが上記受動回路部条件を満たすように設計される。つまり、本実施形態では、受動回路部50Aは、クロック周波数fCKにおいて、受動回路部50Aと出力寄生容量Cdsとの合成インピーダンスが無限大となるように設計される。この場合、受動回路部50のインピーダンスの虚部Zimgと、出力寄生容量Cdsのリアクタンスの絶対値は等しいので、受動回路部条件を満たす。以下、N倍の周波数に対する受動回路部50Aのリアクタンスを、角周波数ωの関数としてXNωとして説明する。ここでは、Nの具体的な数値を例示して受動回路部50Aを説明するが、素子の符号には同じ符号を付す場合もある。ただし、各素子の素子値は、例示したNの値に対応した数値として設定される。まず、N=1の場合について説明する。NとMとは必ずしも一致している必要はないが、以下の説明では、N=1且つM=1とする。図3は、素子数が最小であってN=1の場合の受動回路部の設計条件を示す図面である。図3中の横軸は角周波数ωを示し、縦軸はリアクタンスΩを示している。図3中の実線は、受動回路部50AのリアクタンスX1ωを示し、一点鎖線は、出力寄生容量Cdsのリアクタンスの絶対値に基づく出力寄生容量Cdsのリアクタンス曲線である。図3に示すリアクタンスX1ωは、一次関数であるので、以下の式で表される。式1に示されたリアクタンス曲線を有する受動回路部50Aは、図4に示すように一つのコイルとしてのインダクタ510から構成され得る。図4は、N=1の場合のスイッチング回路の構成の一例を示す図面である。負荷回路40は抵抗として示している。式1中のL510は、インダクタ510の素子値インダクタンスである。クロック周波数fCKに対応する角周波数をωCKとした場合、受動回路部50Aとしてのインダクタ510が満たす条件は次の通りである。式2a及び式2bより、式3が成り立つ。クロック周波数fCKを200MHzとした場合、ωCK=2π×200MHzである。更に、Cds=60pFとすると、L510=10.54nHである。ここで、共振回路部60Aを構成する素子の素子値の算出方法の一例について説明する。M=1かつN=1の場合、図4に示すように、共振回路部60Aは、一つのインダクタ62及びキャパシタ63から構成され得る。共振素子611の共振条件は、次式で表される。負荷回路40の抵抗値RLを10Ωとし、Cds=60pF及びωCK=2π×200MHzとした場合、式4よりL62C63=633.26nHpFである。インダクタ62及びキャパシタ63の素子値L62及びC63は、L62C63=633.26nHpFを満たすように決定すればよい。次に、N=2の場合について説明する。ここでは、基本波N=1の場合から連続する次数の高調波において2次高調波まで具体的には基本波と2次高調波の周波数成分の電流がスイッチング素子10に流れることを抑制し得る受動回路部50Aについて説明する。この場合、前述したように、NとMとは必ずしも一致している必要はないが、共振回路部60Aもクロック周波数fCKの1倍及び2倍の周波数において共振する必要があるので、ここでは、N=2且つM=2とする。図5は、N=2の場合において素子数が最小の場合の受動回路部の設計条件を示す図面である。図5中の横軸及び縦軸並びに一点鎖線は図3の場合と同様である。図5に示すリアクタンスX2ωは、式5で表される。式5において、ωz1は、X2ω=0を満たす角周波数であって、直流ω=0から1番目の角周波数である。ωp1は、直流すなわち、ω=0から1番目の極の角周波数である。a2は、受動回路部50Aの設計条件としての式6a~式6cを満たすように決定される自由パラメータである。N=2の場合の受動回路部50Aの設計は、次のようにして実施し得る。まず、式5に基づいて、回路構成のトポロジ探索を実行することによって、回路構成を決定する。例えば、式5において、jω=sとすると式5は式7で表される。式7を変形すると式8が得られる。式8中において、L510、C520、及びL511は、受動回路部50Aが有するインダクタ510,キャパシタ520及びインダクタ511の素子値である。L510、C520、及びL511は、式7から式8への変形過程から式9a~式9cとして与えられる。式7は、式10のようにも変形可能である。式10におけるL510、L511及びC520は式7の式10への変形過程から式11a~式11cで与えられる。式8及び式10は、図6a及び図6bに示す回路構成を表している。また、クロック周波数fCKの1倍及び2倍の周波数において共振回路部60Aが共振することから、その周波数において第2端50bは、短絡されるすなわち、接地される。従って、図6aの変形として図6cの回路構成が得られ、図6bの変形として図6dの回路が得られる。図6a及び図6bの回路における各素子の素子値は、式6a~式6cを満たすように、ωz1、ωp1及a2を与えることによって式9a~式9c及び式11a~式11cに基づいて算出され得る。また、N=2且つM=2の場合、共振回路部60は、2つの共振素子611と共振素子612とが並列接続されて構成される。各共振素子611、612を構成するインダクタ及びキャパシタの素子値は、N=1の場合と同様にして算出し得る。N=3についても、N=2の場合と同様にして受動回路部50Aが設計され得る。ここでは、基本波N=1の場合から連続する次数の高調波において3次高調波まで具体的には基本波と2次高調波と3次高調波の周波数成分の電流がスイッチング素子10に流れることを抑制し得る受動回路部50Aについて説明する。図7a~図7nは、N=3の場合の受動回路部50Aの構成例を示す図面である。N=3の場合、受動回路部50Aは、3つのインダクタ510,511,512と2つのキャパシタ520,521の組み合わせで構成され得る図7a~図7k参照。また、N=3の場合、受動回路部50Aは、2つのインダクタ510,511と3つのキャパシタ520,521,522の組み合わせで構成され得る図7l,図7m、図7n参照。図7a~図7nは、インダクタ及びキャパシタを区別するために、便宜的に符号を付しているが、各回路におけるインダクタ及びキャパシタの素子値は、その回路において受動回路部50Aとして機能するように設定される。図7a~図7n中において、端子A及び端子Bは、第2端50bに接続されるか又は接地される。具体的に、図7aの回路構成の場合を例示して説明する。図7aの端子A,Bが第2端50bに接続又は接地される構成として、図8a~図8dが挙げられる。図8aは、端子A,Bが共に接地された構成である。図8bは、端子A,Bが共に第2端子に接続された構成である。図8cは、端子Aが接地され、端子Bが第2端子に接続された構成である。図8dは、端子Aが第2端子に接続され、端子Bが接地された構成である。ここでは、図7aの構成について具体的に説明したが、図7b~図7nについても同様である。従って、N=3の場合、受動回路部50Aは、38個の回路構成を取り得る。また、N=3の場合、共振回路部60Aは、M=3として3つの共振素子611~613が並列接続されて構成される。各共振素子611~613を構成するインダクタ及びキャパシタの素子値は、N=1の場合と同様にして算出し得る。ここでは、N=1~3の各々に対して、例示したNを最大次数としてN次高調波まですなわち1~N次高調波の周波数成分の電流がスイッチング素子10に流れることを抑制し得る受動回路部50Aの構成を中心に説明したが、Nが4以上についても同様にNを最大次数としてN次高調波の周波数成分の電流がスイッチング素子10に流れることを抑制し得る受動回路部50Aを構成し得る。また、Nが4以上の場合、共振回路部60Aが有する共振素子614~61Mの各々が有するインダクタ及びキャパシタの素子値もN=1,2,3の場合と同様に算出し得る。ただし、NとMとは必ずしも一致している必要はないことは前述したとおりである。また、図6a~図6dに示した回路構成では、インダクタ素子とキャパシタ素子との素子値を調整することによって、連続した次数の高調波に限らず任意の2つの高調波例えば1次と3次の周波数成分の電流がスイッチング素子10に流れることを抑制可能な受動回路部50Aとし得る。同様に、図7a~図7nに示した回路構成では、インダクタ素子とキャパシタ素子との素子値を調整することによって、連続した次数の高調波に限らず任意の3つの高調波例えば1次と3次と5次の周波数成分の電流がスイッチング素子10に流れることを抑制可能な受動回路部50Aとし得る。以上述べたように、受動回路部50A及び共振回路部60Aを、いわゆる集中定数素子を用いて構成すると、クロック周波数fCKが比較的低い場合例えば100MHz以下に、同じ周波数に対して分布定数素子を用いた受動回路部とする場合に比べて、より小さい物理寸法で高効率化を実現し得る。第2の実施形態図9は、共振回路部の他の例を含むスイッチング回路の概略構成を示す模式図である。スイッチング回路1Bは、共振回路部60B以外の構成は、スイッチング回路1の構成と同様とし得る。よって、共振回路部60Bの構成を中心に説明する。共振回路部60Bは、信号経路上において出力ポートPと第2端50bとの間に一端が接続されるM本の第1~第Mの先端開放スタブ641~64Mを含む。第1~第Mの先端開放スタブ641~64Mは、いわゆる分布定数素子である。換言すれば、第1~第Mの先端開放スタブ641~64Mは、所定のインピーダンスZs及び所定の電気長を有する伝送線路である。第1~第Mの先端開放スタブ641~64Mの電気長は、第1~第Mの先端開放スタブ641~64Mの各々で共振させるべき周波数に応じて決まる。本数Mはクロック周波数や高調波次数に関係なく決められ得るが、第1~第Mの先端開放スタブ641~64Mの少なくも一本は、クロック周波数fCKのN倍の周波数に対する信号波長λの1/4である。この場合、M本のうちの任意の先端開放スタブの電気長は、任意の高調波に対する信号波長λの1/4とし得る。以下の説明では、説明の便宜上、第1~第Mの先端開放スタブ641~64Mを先端開放スタブ64と称す場合もある。図10は、1本の先端開放スタブで同時に共振可能な高調波次数が複数存在することを示す図表である。例えば、N=1の場合の基本波1次に共振する第1の先端開放スタブ641は、1次に加えて、3次、5次、7次、、2k-1次の高調波に同時に共振する。kは1以上の整数である。同様に、2次高調波に共振する第2の先端開放スタブ642は、6次、10次、14次、、2k-1×2次の高調波に同時に共振する。2M-1次に共振する第Mの先端開放スタブ64Mは、3×2M-1次、5×2M-1次、7×2M-1次、、2k-1×2M-1次の高調波に同時に共振する。先端開放スタブ64で共振する高調波次数Nを図10中のマーク○で示す。図10より、第1~第Mの先端開放スタブ641~64Mを並列に備えることによって、共振可能な連続する高調波次数Nは、2M-1である。図10では、例示としてn=1~4を用いてN=1~15に連続して共振する組み合わせを示しているがnとNとの組み合わせはこれに限定されない。図10中のnは、先端開放スタブ64の総本数Mのうちの先端開放スタブ64のインデックス番号を示している。なお、共振させる高調波次数は必ずしも連続していなくてもよい。例えば、スイッチング電圧波形に含まれる偶数次高調波成分が奇数次成分に比べて小さい場合などでは、奇数次に共振させることが効果的である。このような場合、奇数次だけに共振させればよいので、1本の先端開放スタブ641だけで十分である。具体的に説明する。共振回路部60Bにおいて、例えばN=1,2,3、すなわち、3次高調波まで連続して共振させるためには、第1の先端開放スタブ641と第2の先端開放スタブ642とが必要である。また、N=1,2,3,4,5,6、すなわち、クロック周波数fCKの6次高調波まで連続して共振させるためには、第1~第3の先端開放スタブ641,642,643を並列に設ける必要があることを示している。このように1本の先端開放スタブ64に対して、複数の次数Nの高調波を同時にカバーできるのは、先端開放スタブ64において形成される定在波の形状が周期的であり、その結果、点Pから共振回路部60B側をみたインピーダンスが同じ0Ωになるからである。第1~第Mの先端開放スタブ641~64Mの各々は、いわゆる伝送線路であることからプリント基板上に導体パターンとして形成できる。つまり、インダクタ素子やキャパシタ素子等個別部品を用いることなく素子形成が容易である。そのため、第2の実施形態として説明したように、共振回路部60Bを第1~第Mの先端開放スタブ641~64Mによって構成する場合、スイッチング回路1Bの製造効率、部品コスト、信頼性及び耐電力性の向上を図れる。第1~第Mの先端開放スタブ641~64Mの各々は、伝送線路すなわちプリント基板上の導体パターンだけで形成できることから素子値の精度が高いので、スイッチング回路1Bの製造後の無調整化などにも資する。第3の実施形態第1の実施形態では、受動回路部50A50は、いわゆる集中定数素子を用いて構成された。しかしながら、受動回路部50は、分布定数素子を用いて構成されてもよい。受動回路部50が分布定数素子で構成される場合の形態について説明する。ここでは、受動回路部50を受動回路部50Bと称す。分布定数素子である伝送線路530を含む受動回路部50Bは次のようにして設計され得る。まず、N=1の場合について説明する。一実施形態において、伝送線路530は、スタブとし得る。受動回路部50Bは、2ポート回路網である。2ポート回路網に対しては、インピーダンス行列Z及びその逆行列アドミタンス行列Yが知られている。インピーダンス行列及びアドミタンス行列Yは、角周波数ωの関数として、式12a及び式12bのように表される。周波数ω=0の電流、すなわち直流は、端子50aから端子50bへ電圧降下なく流れる必要がある。これを満たすには、端子50bを接地端子に短絡したときに端子50aも短絡と見なせればよい。これを数式で表すと、式13aで表される。更に、直流は端子50aから接地端子へ電流漏洩してはいけない。これを満たすには、端子50bを開放したときに端子50aも開放と見なせればよい。これは、式13bで表される。更にまた、周波数ω=ωCKの電流、すなわちクロック周波数の電流はドレイン端子12から受動回路部50B側図1の右側に流れないようにする。つまり、端子50bを接地に短絡したときに端子50aと出力寄生容量Cdsの並列合成アドミタンスがゼロになればよい。これは、式13cで表される。式13a及び式13bにおいて、記号∞は、複素数の絶対値が無限大となる意味を含む。N=1の場合、式13a~式13cで示されるように必要な自由度は3である。しかしながら、式13a及び式13bは、伝送線路530が直列接続された一本の伝送線路の場合同時に成立する。従って、必要な伝送線路の最小本数は1である。1本の伝送線路530からなる受動回路部50Bのトポロジの総数は、図11a~図11cに示す3つである。この3つから以下の不適合条件I及び不適合条件IIの少なくともどちらか一方に該当するものを除去する。不適合条件I:直流的に接地される。不適合条件II:第2端50bを直接シャントする素子を設ける。不適合条件Iに該当する回路が受動回路部50Bの回路として不適合である理由は、不適合条件Iに該当する回路は式13bに反するからである。また、不適合条件IIに該当する回路が受動回路部50Bの回路として不適合である理由は、クロック周波数fCKにおいて、第2端50bは接地されていることに対応するので、不適合条件IIの構成では伝送線路530にはクロック周波数fCKの電圧が印加されず、自由度が不足するからである。3種類のトポロジに対して、不適合条件I及び不適合条件IIを適用して不適切なトポロジを除くと、N=1の場合において、分布定数素子から構成される受動回路部50Bは、図11aに示す構成となる。図11aに示した受動回路部50Bに対して、第1の実施形態の場合と同様に、出力寄生容量Cdsと受動回路部50Bとの合成インピーダンスZc1が、クロック周波数fCKにおいて無限大になるという条件、すなわち、式13cを適用することによって、伝送線路530の電気長が決まる。伝送線路530の電気長は、クロック周波数fCKにおける位相差θ530で表すことが可能である。よって、以下では、電気長を電気長θ530とも称す。具体的には、出力寄生容量Cdsと受動回路部50Bとの合成インピーダンスZc1が、クロック周波数fCKにおいて無限大又は合成アドミタンスが、クロック周波数fCKにおいてゼロになるになるという条件である式13cは、式14で表される。式14中、Z0は、伝送線路530の特性インピーダンスである。式14より、式15が成立する。例えば、Cds=60pF、ωCK=2π×200MHzとし、Z0=50Ωとすると、θ530=0.2593ラジアンである。よって、クロック周波数fCKが200MHzであり、出力寄生容量Cdsが60pFである場合、N=1の場合の伝送線路530は、インピーダンスZ0が50Ωであり、電気長位相差が0.2593ラジアンとなるように構成され得る。N=2の場合、受動回路部50Bは、式12bに示したアドミタンス行列Yの要素を再度用いると、次の4つの条件を満たすように設計される。ここでは、N=2の場合の受動回路部50Bとして、クロック周波数fCKの連続した次数の高調波において2次高調波まですなわち、基本波N=1の場合と2次高調波の周波数成分の電流がスイッチング素子10に流れることを抑制可能な受動回路部50Bについて説明する。式16a,式16c及び式16dのy11ωはアドミタンス行列Yの第1要素であることは、式13a及び式13cの場合と同様である。2次高調波までに対応する受動回路部50Bの場合、式16a~式16dで示されるように必要な自由度は4である。従って、受動回路部50Bが備える伝送線路530の最小本数は2本である、2本の伝送線路530を区別する場合には、伝送線路531,532と表記する。2本の伝送線路スタブの場合を含むからなる受動回路部50Bのトポロジの総数は図12a~図12jに示すように、10個である。この10個から不適合条件I及び不適合条件IIの少なくともどちらか一方に該当するものを除去すると、図12a~図12cに示した構成となる。式16c及び式16dの条件を適用する、すなわち、基本波N=1及び2次高調波N=2において合成アドミタンスが同時にゼロになるという条件を適用することよって、各伝送線路531,532の特性インピーダンス及び電気長を得ることができる。図12aの場合について具体的に説明する。伝送線路531の特性インピーダンスをZ531とし、伝送線路531の電気長をθ531とする。同様に伝送線路532の特性インピーダンスをZ532とし、伝送線路532の電気長をθ532とする。この場合、次の式が成立する。Z531/Z532=αとすると、これらの式より次式が導かれる。式17a、式17b及び式18より、Z531及びZ532は以下のように表される。ここで、クロック周波数fCKを200MHzとする。この場合、ωCK=2π×200MHzとする。また、Cds=60pFとする。式19a及び式19bを数値計算した場合の解の一例は次の通りである。Z531=60.0347Ωθ531=27°Z532=21.4348Ωθ532=144°このように、各伝送線路531,532の特性インピーダンスZ531,Z532及び電気長θ531,θ532が得られることによって、各伝送線路531,532を構成し得る。上記Z531,θ531、Z532及びθ532を与えて、図13に示した回路構成においてシミュレーションを行った。図13に示した回路構成では、共振回路部60は、クロック周波数fCK及びその2倍の周波数において共振していること、つまり第2端50bは短絡接地されていることを仮定している。第1端50aには、信号源20から周波数fMHzの信号が与えられるとした。図14は、シミュレーション結果を示す図面である。図14中において横軸は、第1端に与える周波数fCKを示しており、縦軸は、アドミタンスを示している。図14中の実線は、受動回路部50Bと出力寄生容量Cdsの合成アドミタンスの実部であり、破線は、上記合成アドミタンスの虚部を示している。図15に示すように、周波数fCKが200MHz及びその2倍の400MHzにおいて、合成アドミタンスの実部及び虚部が0になっており、式16c及び式16dを満たしていることが理解され得る。また、周波数0に対して、合成アドミタンスの虚部が無限大になっていることから式16aも満たしていることが理解され得る。N=3以上の場合も同様にして、分布定数素子から受動回路部50Bを構成し得る。例えば、図15a~図15kは、N=3の場合の受動回路部50Bとして、クロック周波数fCKの連続する次数の高調波において3次高調波まですなわち、基本波N=1の場合と2次高調波と3次高調波の周波数成分の電流がスイッチング素子10に流れることを抑制可能な受動回路部50Bについて説明する。受動回路部50Bの構成例を示す図面である。図15a~図15kにおいて、3本の伝送線路530を区別するために、伝送線路531,532,533と称している。各伝送線路530が満たすべき条件電気長等は、N=2の場合と同様にして決定し得る。伝送線路530は、プリント基板上の導体パターンであることからインダクタやキャパシタなど個別部品を用いることないので、素子形成が容易である。その結果、第2の実施形態の場合と同様に、スイッチング回路1Cの製造効率、部品コスト、信頼性及び耐電力性の向上を図れる。また、第2の実施形態の場合と同様の理由により、伝送線路、すなわちプリント基板上の導体パターンだけで受動回路部50Bを形成できることからスイッチング回路1Cの製造後の無調整化などにも資する。ここでは、クロック周波数fCKの連続する次数の高調波において、Nを最大次数としてN次高調波まですなわち1~N次高調波の周波数成分の電流がスイッチング素子10に流れることを抑制し得る受動回路部50Bについて説明した。しかしながら、受動回路部50Bは、N次高調波に対して設計されていればよく、例えば、基本波N=1の場合からN次高調波までの1個以上の任意の次数例えば奇数又は偶数の次数の高調波の周波数成分の電流がスイッチング素子10に流れることを抑制するよう設計されていてもよい。以上述べた受動回路部50の種々の実施形態では、受動回路部50と出力寄生容量Cdsとの合成インピーダンスが、クロック周波数fCKのN倍において無限大になる又は合成アドミタンスが、クロック周波数fCKのN倍においてゼロになるという条件の下で、受動回路部50が有する素子値を決定した。しかしながら、受動回路部50が有する素子の素子値は、受動回路部50が、前述した受動回路部条件を満たす値であればよい。また、共振回路部60についても同様である。すなわち、共振回路部60の種々の実施形態では、共振回路部60を構成する素子は、クロック周波数fCKのN倍において共振回路部60のインピーダンスの実部及び虚部が0になるように設計されていた。しかしながら、現実の回路製作においては、共振回路部60のインピーダンスの実部及び虚部は必ずしも完全に0になる必要はない。つまり、共振回路部60を構成する素子の素子値は、共振状態において、共振回路部60のインピーダンスの実部及び虚部が負荷回路40のインピーダンスより小さくなる値であればよい。更に、これまで説明した種々の形態の受動回路部50及び共振回路部60は互いに組み合わされてもよい。例えば、受動回路部及び共振回路部をいずれも集中定数素子又は分布定数素子から構成する場合の他に、集中定数素子から構成される受動回路部と、分布定数素子から構成される共振回路部とをスイッチング回路が含んでもよい。逆に、分布定数素子から構成される受動回路部と集中定数素子から構成される共振回路部とスイッチング回路が含んでもよい。以上、本発明の実施形態について説明したが、本発明は、上述した種々の実施形態に限定されず、本発明の趣旨を逸脱しない範囲で、種々の変形が可能である。例えば、スイッチング素子は、絶縁型電界効果型トランジスタの他に、絶縁型電界効果トランジスタ以外の電界効果トランジスタ、バイポーラトランジスタ及び絶縁ゲートトランジスタであってもよい。また、スイッチング素子を駆動する信号をPWM信号としたが、スイッチング素子をON/OFF制御可能なパルス信号であればよい。また、第2の実施形態では、共振回路部60Bは、先端開放スタブ64によって構成されるとしたが、分布定数素子としての伝送線路から構成されていればよい。"