"第1導電型の半導体基部と、上記第1導電型の半導体基部上に形成された複数の第1導電型の突起状半導体と、上記突起状半導体を覆う第2導電型の半導体層とを備えたことを特徴とする発光素子。請求項1に記載の発光素子において、上記第1導電型の突起状半導体は第1導電型の棒状半導体であることを特徴とする発光素子。請求項2に記載の発光素子において、上記第1導電型の棒状半導体の長さが上記第1導電型の棒状半導体の太さの10倍以上であることを特徴とする発光素子。請求項1に記載の発光素子において、上記第1導電型の突起状半導体は第1導電型の板状半導体であることを特徴とする発光素子。請求項1に記載の発光素子において、上記第1導電型の突起状半導体と第2導電型の半導体層との間に活性層が形成されていることを特徴とする発光素子。請求項1に記載の発光素子において、上記第2導電型の半導体層上に透明電極層が形成されていることを特徴とする発光素子。請求項6に記載の発光素子において、上記複数の第1導電型の突起状半導体の間で上記透明電極層が対向している対向間隙に上記透明電極層よりも透明性が高い材料で作製された透明部材が充填されていることを特徴とする発光素子。第1の基板の一部または全部をなす第1導電型の半導体層の表面にマスク層をパターニングする工程と、上記マスク層をマスクとして上記半導体層を非等方的にエッチングして複数の第1導電型の突起状半導体を形成する半導体コア形成工程と、上記第1導電型の突起状半導体の表面を覆うように第2導電型の半導体層を形成する半導体シェル形成工程とを備えたことを特徴とする発光素子の製造方法。請求項8に記載の発光素子の製造方法において、上記半導体コア形成工程の後であって、上記半導体シェル形成工程の前に、上記第1導電型の突起状半導体をアニールする結晶欠陥回復工程を行うことを特徴とする発光素子の製造方法。請求項8または9に記載の発光素子の製造方法において、上記半導体コア形成工程の後であって、上記シェル形成工程の前に、ウェットエッチングにより上記第1導電型の突起状半導体の一部をエッチングする結晶欠陥除去工程を行うことを特徴とする発光素子の製造方法。請求項8に記載の発光素子の製造方法において、上記半導体コア形成工程の後であって、上記シェル形成工程の前に、ウェットエッチングにより上記第1導電型の突起状半導体の一部をエッチングする結晶欠陥除去工程と、上記半導体コア形成工程の後であって、上記半導体シェル形成工程の前に、上記第1導電型の突起状半導体をアニールする結晶欠陥回復工程とを、上記結晶欠陥除去工程、上記結晶欠陥回復工程の順に行なうことを特徴とする発光素子の製造方法。第1の基板の一部または全部をなす第1導電型の半導体層の表面にマスク層をパターニングする工程と、上記マスク層をマスクとして上記半導体層を非等方的にエッチングして複数の第1導電型の突起状半導体を形成する半導体コア形成工程と、上記第1導電型の突起状半導体の表面を覆うように第2導電型の半導体層を形成する半導体シェル形成工程と、上記第2導電型の半導体層で覆われた上記第1導電型の突起状半導体を上記第1の基板から切り離す発光素子切り離し工程とを備えたことを特徴とする発光素子の製造方法。請求項8から12のいずれか1つに記載の発光素子の製造方法であって、上記半導体コア形成工程と上記半導体シェル形成工程との間で、上記第1導電型の突起状半導体の表面を覆うように活性層を形成することを特徴とする発光素子の製造方法。請求項8から13のいずれか1つに記載の発光素子の製造方法であって、上記半導体シェル形成工程の後に、上記第2導電型の半導体層を覆うように透明電極層を形成することを特徴とする発光素子の製造方法。第1の基板の一部または全部をなす第1導電型の半導体層の表面にマスク層をパターニングする工程と、上記マスク層をマスクとして上記半導体層を非等方的にエッチングして複数の第1導電型の突起状半導体を形成する半導体コア形成工程と、上記第1導電型の突起状半導体の表面を覆うように第2導電型の半導体層を形成する半導体シェル形成工程と、上記第2導電型の半導体層で覆われた上記第1導電型の突起状半導体を上記第1の基板から切り離して発光素子を得る発光素子切り離し工程と、上記発光素子を第2の基板上に配置する発光素子配置工程と、上記第2の基板上に配置された発光素子に通電するための配線を行なう発光素子配線工程とを備えたことを特徴とする発光装置の製造方法。請求項15に記載の発光装置の製造方法により製造された発光装置を備えたことを特徴とする照明装置。請求項15に記載の発光装置の製造方法により製造された発光装置を備えたことを特徴とする液晶バックライト。第1の基板の一部または全部をなす第1導電型の半導体層の表面にマスク層をパターニングする工程と、上記マスク層をマスクとして上記半導体層を非等方的にエッチングして複数の第1導電型の突起状半導体を形成する半導体コア形成工程と、上記第1導電型の突起状半導体の表面を覆うように第2導電型の半導体層を形成する半導体シェル形成工程と、上記第2導電型の半導体層で覆われた上記第1導電型の突起状半導体を上記第1の基板から切り離して発光素子を得る発光素子切り離し工程と、上記発光素子を第2の基板上の画素位置に対応して配置する発光素子配置工程と、上記第2の基板上の画素位置に対応して配置された発光素子に通電するための配線を行なう発光素子配線工程とを備えたことを特徴とする表示装置の製造方法。請求項18に記載の表示装置の製造方法により製造された表示装置。そこで、この発明の課題は、低抵抗で十分な発光強度が得られる発光素子を提供することにある。また、この発明のさらなる課題は、そのような発光素子の製造方法、そのような発光素子による発光装置の製造方法、そのような発光装置を備えた照明装置、バックライト並びに表示装置をも提供することにある。上記課題を解決するため、この発明の発光素子は、第1導電型の半導体基部と、上記第1導電型の半導体基部上に形成された複数の第1導電型の突起状半導体と、上記突起状半導体を覆う第2導電型の半導体層とを備えたことを特徴としている。この発明の発光素子によれば、上記第1導電型の突起状半導体を覆うように第2導電型の半導体層が形成されているので、上記突起状半導体のほぼ全側面を発光させることが可能となる。それゆえ、この発明の発光素子によれば、平面状の発光層を持つ発光ダイオードチップに比べて、上記第1導電型の半導体基部の単位面積当たりの発光量を増大させることができる。また、この発明によれば、上記突起状半導体は第1導電型の半導体からなるから、上記突起状半導体に第1導電型を与える不純物量を増やすことにより容易に低抵抗化できる。それゆえ、上記突起状半導体の長さを長くしても、上記突起状半導体の抵抗の増大が抑えられ、上記突起状半導体の根元部から先端部にわたって一様に発光させることができる。したがって、上記第1導電型の半導体基部の単位面積当たりの発光量をさらに増やすことが可能となる。また、一実施形態では、上記第1導電型の突起状半導体は第1導電型の棒状半導体である。この実施形態によれば、上記棒状半導体の根元部から先端部にわたって一様に発光させることができ、上記棒状半導体のほぼ全側面を発光させることが可能となるので、平面状の発光層を持つ発光ダイオードチップに比べて、上記第1導電型の半導体基部の単位面積当たりの発光量を増大させることができる。また、一実施形態では、上記第1導電型の棒状半導体の長さが上記第1導電型の棒状半導体の太さの10倍以上である。この実施形態では、上記半導体基部の単位面積当たりの発光量を著しく増大させることができる。これに対して、従来技術のように棒状半導体が活性層からなる場合は棒状半導体の長さを太さの10倍以上にすると先端部を発光させることが困難になる。したがって、棒状半導体の長さが太さの10倍以上にすることによって、低抵抗で発光強度が高いという本発明の利点が特に顕著となる。また、一実施形態では、上記第1導電型の突起状半導体は第1導電型の板状半導体である。この実施形態によれば、上記突起状半導体を板状半導体としたことで、その板状半導体の最も広い発光面を無極性面とすることで、全体としての発光効率を高めることができる。また、一実施形態では、上記第1導電型の突起状半導体と第2導電型の半導体層との間に活性層が形成されている。この実施形態では、発光効率を上げることができる。また、上記活性層は、あくまで上記第1導電型の突起状半導体と上記第2導電型の半導体層との間に、相対的に薄く形成されるものであるので、発光効率が良い。上記活性層は、両極のキャリアを狭い範囲に閉じ込めて再結合確率を上げるためのものであるからである。これに対し、従来技術の様に、第1導電型の棒状半導体の部分まで全て活性層からなる場合、キャリアの閉じ込めが不十分なため発光効率が高くない。また、一実施形態では、上記第2導電型の半導体層上に透明電極層が形成されている。この実施形態では、上記透明電極層が上記棒状半導体から放射された光を透過しつつ、上記第2導電型の半導体層で電圧降下を起こすことを防ぐことができる。したがって、上記棒状半導体の全体にわたって一様に発光させることができる。また、一実施形態では、上記複数の第1導電型の突起状半導体の間で上記透明電極層が対向している対向間隙に上記透明電極層よりも透明性が高い材料で作製された透明部材が充填されている。この実施形態では、上記複数の第1導電型の突起状半導体の間の隙間を一般的に透明性の低い透明電極層で埋めてしまわずに、上記透明電極層よりも透明性が高い透明部材を上記対向隙間に充填しているので、発光素子の発光効率を向上させることができる。また、この発明の発光素子の製造方法は、第1の基板の一部または全部をなす第1導電型の半導体層の表面にマスク層をパターニングする工程と、上記マスク層をマスクとして上記半導体層を非等方的にエッチングして複数の第1導電型の突起状半導体を形成する半導体コア形成工程と、上記第1導電型の突起状半導体の表面を覆うように第2導電型の半導体層を形成する半導体シェル形成工程とを備えた。この発明の製造方法によれば、製造した発光素子は、上記第1導電型の突起状半導体を覆うように上記第2導電型の半導体層が形成されるので、上記突起状半導体のほぼ全側面を発光させることが可能になる。それゆえ、上記発光素子によれば、平面状の発光層を持つ発光ダイオードチップに比べて、上記第1の基板の単位面積当たりの発光量を増大することができる。また、この製造方法によれば、上記突起状半導体は第1導電型の半導体からなるから、上記突起状半導体に第1導電型を与える不純物量を増やすことにより容易に低抵抗化できる。それゆえ、上記突起状半導体の長さを長くしても、上記突起状半導体の抵抗の増大が抑えられ、上記突起状半導体の根元部から先端部にわたって一様に発光させることができる。したがって、上記第1の基板の単位面積当たりの発光量をさらに増やすことが可能となる。さらに、この製造方法によれば、上記突起状半導体をフォトリソグラフィ工程と非等方的なエッチングにより形成できるので、狙い通りの良好な形状の突起状半導体を得ることができて歩留まりを向上させることができる。また、一実施形態の発光素子の製造方法は、上記半導体コア形成工程の後であって、上記半導体シェル形成工程の前に、上記第1導電型の突起状半導体をアニールする結晶欠陥回復工程を行う。この実施形態によれば、上記アニールによる結晶欠陥回復工程によって、上記突起状半導体の結晶欠陥密度を減らして結晶性を向上することができる。したがって、その後に行われる半導体シェル形成工程において、第2導電型の半導体層の結晶性も向上するため、発光素子の発光効率を向上することができる。また、一実施形態の発光素子の製造方法は、上記半導体コア形成工程の後であって、上記シェル形成工程の前に、ウェットエッチングにより上記第1導電型の突起状半導体の一部をエッチングする結晶欠陥除去工程を行う。この実施形態によれば、上記エッチングによる結晶欠陥除去工程によって、上記突起状半導体の結晶欠陥密度を減らして結晶性を向上することができる。したがって、その後に行われる半導体シェル形成工程において、第2導電型の半導体層の結晶性も向上するため、発光素子の発光効率を向上することができる。また、一実施形態の発光素子の製造方法は、上記半導体コア形成工程の後であって、上記シェル形成工程の前に、ウェットエッチングにより上記第1導電型の突起状半導体の一部をエッチングする結晶欠陥除去工程と、上記半導体コア形成工程の後であって、上記半導体シェル形成工程の前に、上記第1導電型の突起状半導体をアニールする結晶欠陥回復工程とを、上記結晶欠陥除去工程、上記結晶欠陥回復工程の順に行なう。この実施形態によれば、上記ウェットエッチングによる結晶欠陥除去工程と、上記アニールによる結晶欠陥回復工程の両方を、この順で行なうことにより、より効果的に上記突起状半導体の結晶性を向上させることができる。また、この発明の発光素子の製造方法は、第1の基板の一部または全部をなす第1導電型の半導体層の表面にマスク層をパターニングする工程と、上記マスク層をマスクとして上記半導体層を非等方的にエッチングして複数の第1導電型の突起状半導体を形成する半導体コア形成工程と、上記第1導電型の突起状半導体の表面を覆うように第2導電型の半導体層を形成する半導体シェル形成工程と、上記第2導電型の半導体層で覆われた上記第1導電型の突起状半導体を上記第1の基板から切り離す発光素子切り離し工程とを備えた。この発明の製造方法によれば、上記発光素子切り離し工程でもって、上記第1導電型の半導体層を加工して形成された突起状半導体による突起状の発光素子は、最終的にはそれぞれが独立した発光素子となる。したがって、それぞれの発光素子を個別自在に利用可能という点で、上記突起状の発光素子の利用方法を多様化し、利用価値を高めることができる。例えば、切り離した発光素子を所望の密度で所望の個数配置することができる。この場合、例えば、微細な発光素子を大面積の基板上に多数再配列して面発光装置を構成することができる。また、熱の発生密度を低くして高い信頼性や長寿命を実現することもできる。また、この製造方法により、上記第1導電型の突起状半導体を覆うように上記第2導電型の半導体層が形成されるので、上記突起状半導体のほぼ全側面を発光させることが可能となる。それゆえ、基板から総発光量が大きな多数の発光素子を得ることができる。また、この製造方法によれば、上記突起状半導体は第1導電型の半導体からなるから、上記突起状半導体に第1導電型を与える不純物量を増やすことにより容易に低抵抗化できる。それゆえ、突起状半導体の長さを長くしても、上記突起状半導体の抵抗の増大が抑えられ、上記突起状半導体の根元部から先端部にわたって一様に発光させることができる。さらに、この製造方法によれば、上記突起状半導体をフォトリソグラフィ工程と非等方的なエッチングにより形成できるので、狙い通りの良好な形状の突起状半導体を得ることができ、ひいては所望の良好な形状の発光素子を得ることができるので、発光素子の歩留まりを向上させることができる。また、一実施形態の発光素子の製造方法では、上記半導体コア形成工程と上記半導体シェル形成工程との間で、上記第1導電型の突起状半導体の表面を覆うように活性層を形成する。この実施形態によれば、活性層で発光効率を上げることができる。また、一実施形態の発光素子の製造方法では、上記半導体シェル形成工程の後に、上記第2導電型の半導体層を覆うように透明電極層を形成する。この実施形態によれば、上記透明電極層は上記突起状半導体から放射された光を透過しつつ、上記第2導電型の半導体層で電圧降下を起こすことを防ぐことができる。したがって、上記突起状半導体の全体にわたって一様に発光させることができる。また、この発明の発光装置の製造方法では、第1の基板の一部または全部をなす第1導電型の半導体層の表面にマスク層をパターニングする工程と、上記マスク層をマスクとして上記半導体層を非等方的にエッチングして複数の第1導電型の突起状半導体を形成する半導体コア形成工程と、上記第1導電型の突起状半導体の表面を覆うように第2導電型の半導体層を形成する半導体シェル形成工程と、上記第2導電型の半導体層で覆われた上記第1導電型の突起状半導体を上記第1の基板から切り離して発光素子を得る発光素子切り離し工程と、上記発光素子を第2の基板上に配置する発光素子配置工程と、上記第2の基板上に配置された発光素子に通電するための配線を行なう発光素子配線工程とを備えた。この発明の製造方法によれば、上記発光素子切り離し工程で切り離した発光素子を上記第2の基板上に所望の密度で所望の個数配置することができる。したがって、例えば、微細な発光素子を大面積の基板上に多数再配列して面発光装置を構成することができる。また、熱の発生密度を低くして高い信頼性や長寿命を実現することもできる。また、一実施形態の照明装置は、上記発光装置の製造方法により製造された発光装置を備えた。この実施形態の照明装置によれば、本発明の発光装置の製造方法により製造された発光装置を備えているので、発光効率が良く信頼性の高い照明装置が得られる。また、一実施形態の液晶バックライトは、上記発光装置の製造方法により製造された発光装置を備えた。この実施形態の液晶バックライトによれば、本発明の発光装置の製造方法により製造された発光装置を備えているので、放熱効率の高いバックライトが得られる。また、この発明の表示装置の製造方法は、第1の基板の一部または全部をなす第1導電型の半導体層の表面にマスク層をパターニングする工程と、上記マスク層をマスクとして上記半導体層を非等方的にエッチングして複数の第1導電型の突起状半導体を形成する半導体コア形成工程と、上記第1導電型の突起状半導体の表面を覆うように第2導電型の半導体層を形成する半導体シェル形成工程と、上記第2導電型の半導体層で覆われた上記第1導電型の突起状半導体を上記第1の基板から切り離して発光素子を得る発光素子切り離し工程と、上記発光素子を第2の基板上の画素位置に対応して配置する発光素子配置工程と、上記第2の基板上の画素位置に対応して配置された発光素子に通電するための配線を行なう発光素子配線工程とを備えた。この発明の表示装置の製造方法によれば、上記第1導電型の突起状半導体の表面を覆うように第2導電型の半導体層が形成するので、上記突起状半導体の材料としての上記第1の基板の単位面積当たりの発光面積を非常に大きくすることができる。すなわち、発光素子として機能する上記第2導電型の半導体層で覆われた上記第1導電型の突起状半導体の製造コストを大きく低減することができる。そして、上記第2導電型の半導体層で覆われた上記第1導電型の突起状半導体は上記第1の基板から切り離され、表示装置のパネルとなる上記第2の基板上に配置され、さらに配線されて表示装置が製造される。この表示装置の画素数は、例えば約600万となるので、その画素毎に発光素子を使用する場合は、発光素子のコストは極めて重要である。したがって、この製造方法によって表示装置を製造することにより、表示装置の製造コストを低減できる。また、一実施形態の表示装置は、上記表示装置の製造方法により製造された。この実施形態の表示装置によれば、低コストの表示装置が提供される。この発明の発光素子によれば、突起状半導体が第1導電型の半導体からなるから、上記突起状半導体に第1導電型を与える不純物量を増やすことにより上記突起状半導体を容易に低抵抗化できる。それゆえ、上記突起状半導体の長さを長くしても、上記突起状半導体の抵抗の増大が抑えられ、上記突起状半導体の根元部から先端部にわたって一様に発光させることができる。したがって、上記第1導電型の半導体基部の単位面積当たりの発光量をさらに増やすことが可能となる。以下、この発明を図示の実施の形態により詳細に説明する。この発明の発光素子の第1実施形態を、図1A図1Bおよび図2~図6を用いて説明する。図1Aは、この第1実施形態の発光素子の断面図であり、図1Bは、この第1実施形態の発光素子を上から見た図であって専ら棒状半導体の位置を示す図であり、図2~図6は、この第1実施形態の発光素子の製造方法を説明する図である。この第1実施形態の発光素子100は、第1導電型の半導体基部としてのn型の半導体層113と、このn型の半導体層113上に形成された複数のn型の棒状半導体121とこの棒状半導体121を覆う第2導電型の半導体層としてのp型の半導体層123とを備えるものである。尚、上記第1導電型の半導体基部として、上記n型の半導体層113に替えてp型の半導体層を備えてもよい。この場合、上記第2導電型の半導体層として、上記p型の半導体層123に替えて、n型の半導体層を備えることとする。すなわち、上記第1導電型の半導体基部をなす半導体層113をp型とした場合は、上記第2導電型の半導体層をなす半導体層123をn型とし、半導体層113をn型とした場合は、半導体層123をp型とする。以下では、一例として、第1導電型の半導体基部としての半導体層113と第1導電型の棒状半導体121をn型とし、第2導電型の半導体層123をp型とした場合を説明する。ただし、以下の説明において、n型とp型を入れ替えた説明とすることで、第1導電型の半導体基部としての半導体層113と第1導電型の棒状半導体121をp型とし、第2導電型の半導体層123をn型とした例の説明とすることができる。この第1実施形態の発光素子100は、図1Aおよび図1Bに示すように、基板111上に第1導電型の半導体基部となるn型の半導体層113が形成されおり、このn型の半導体層113上に第1導電型の棒状半導体としてのn型の棒状半導体121が立設状態で互いに間隔を隔てて複数形成されている。上記n型の棒状半導体121およびn型の半導体層113の表面全面は、活性層122で覆われている。また、上記活性層122の表面全面はp型の半導体層123が形成されている。さらには、上記p型の半導体層123の表面全面は透明電極層124で覆われている。そして、上記複数のn型の棒状半導体121の間の間隙において上記棒状半導体121を覆う活性層122を覆う透明電極層124が間隙を隔てて対向している。この透明電極層124が対向している間隙を、上記透明電極層124よりも透明度が高い透明部材131で埋めている。この透明部材131は、上記棒状半導体121の上部では上記透明電極層124は上記透明部材131で覆われていなく、上部電極141で覆われている。すなわち、図1Aに示すように、上部電極141は、透明電極層124が対向している間隙を埋める透明部材131上と、上記棒状半導体121の上部を覆う透明電極層124上とに形成されている。これにより、透明電極層124は、上部電極141に電気的に接続されている。上記基板111は、サファイア等の絶縁体、シリコン等の半導体などを用いることができるが、この限りではない。上記n型の半導体層113、n型の棒状半導体121およびp型の半導体層123は、GaN、GaAs、AlGaAs、GaAsP、InGaN、AlGaN、GaP、ZnSe、AlGaInPなどを母材とする半導体を用いてもよい。また、活性層122としは、例えば、上記n型の半導体層113、n型の棒状半導体121およびp型の半導体層123としてGaNを選択したときは、InGaNを用いることができる。また、上記透明電極層124としては、例えば、ITO、ZnO、SnO等を用いることができる。また、上記透明部材131は、例えば、シリコン酸化膜、透明樹脂を用いることができる。また、上部電極141としては、金、銀、銅、アルミニウム、タングステン等の金属、またはITO、ZnO、SnO等の透明電極を用いることができる。ただし、基板111にシリコン基板等の光を透過しないものを用いた場合は、上部電極141は光を透過する透明電極等を選択する必要がある。各部分の膜厚等は、例えば、半導体基部としてのn型の半導体層113の膜厚が5μm、n型の棒状半導体121の太さDが1μm、長さLが20μm、n型の棒状半導体121間の間隔Pが3μm、活性層122の厚さが10nm、p型の半導体層123の厚さが150nm、透明電極層124の厚さが150nmとすることができるが、この限りではない。この実施形態では、これ以降、特に断わりのない限り、基板111としてシリコン基板、n型の半導体層113、n型の棒状半導体121およびp型の半導体層123としてGaN、活性層122としてInGaN、透明電極層124としてITO、透明部材131としてシリコン酸化膜、上部電極141としてITOを用いる。また、各部分の膜厚は上記の例を用いる。また、上記説明では、第1導電型はn型、第2導電型はp型としたが、はじめに述べたように、第1導電型をp型、第2導電型をn型としてもよい。この実施形態の発光素子は、n型の半導体層113が下部電極をなしており、この下部電極と上部電極141間に電流を流すことにより、発光素子を発光させることができる。この実施形態の発光素子は、また、n型の棒状半導体121を覆うようにp型の半導体層123が形成されているので、棒状半導体121のほぼ全側面が発光する。それゆえ、平面状の発光層を持つ発光ダイオードチップに比べて、基板111の面積当たりの発光量を増大させることができる。また、基板111の単位面積当たりの発光量は、棒状半導体121の長さLを長くするほど増やすことができる。この実施形態の発光素子では、棒状半導体121はn型の半導体からなり、棒状半導体121にn型を与える不純物量を増やすことにより棒状半導体121を容易に低抵抗化できる。それゆえ、棒状半導体121の長さLを長くしても、棒状半導体121の根元部から先端部にわたって一様に発光させることができる。したがって、基板111の面積当たりの発光量をさらに増やすことが可能となる。n型の棒状半導体121の長さLと太さDに関し、上記長さLを太さDで除算した値が10以上、つまり、長さLが太さDの10倍以上であることが好ましい。このようにすれば、基板111の単位面積当たりの発光量を著しく増大させることができるからである。これに対して、従来技術のように、棒状半導体が活性層からなる場合には、棒状半導体の長さLを太さDで除算した値が10以上では、棒状半導体の先端部を発光させることが困難になる。したがって、上記長さLを太さDで除算した値が10以上である場合に、本発明の低抵抗で発光強度が高いという利点が特に顕著となる。なお、上記値は現在の技術では50以上にするのは難しく、また第1導電型の棒状半導体121の抵抗も無視できなくなる。また、発光面積を、半導体基部としてのn型半導体層113の面積の3倍以上とすることが好ましい。ここで、n型半導体層113の面積とは、n型の棒状半導体121とそのn型の棒状半導体121上の構造物を取り去った状態での平坦な半導体層113の面積とする。このような場合、基板111の単位面積当たりの発光量が多く、コストダウンの効果を十分に得ることができる。この実施形態では、n型の棒状半導体121とp型の半導体層123との間に、活性層122が形成されているが、これは必須ではない。しかしながら、活性層122を設けるのが好ましく、これにより発光効率を上げることができる。また、活性層122は、あくまでn型の棒状半導体121とp型の半導体層123との間に、例えば10nmの厚さで形成されているので発光効率がよい。活性層は、両極のキャリアを狭い範囲に閉じ込めて再結合確率を上げるためにあるからである。従来技術のように、棒状半導体の部分まで全て活性層からなる場合、キャリアの閉じ込めが不十分なため発光効率が高くない。また、p型の半導体層123上には、透明電極層124が形成されているが、これは必須ではない。しかしながら、透明電極層124を設けるのが好ましく、この透明電極層124の存在により、透明電極層124が活性層122から放射された光を透過しつつ、p型の半導体層123で電圧降下を起こすことを防ぐことができる。したがって、棒状半導体121の全体にわたって一様に発光させることができる。さらには、p型の半導体層123上に透明電極層124を形成する場合であっても、複数のn型の棒状半導体121の間の隙間の全てを透明電極層124で埋めてしまわないことが好ましい。すなわち、p型の半導体層123上に透明電極層124を薄く形成した上で、複数のn型の棒状半導体121の間に残った隙間で上記透明電極層124が対向している対向間隙を上記透明電極層124よりも透明性の高い材料で作製された透明部材131で埋めることが好ましい。その理由は、一般的に透明電極層124には電流を流すためのキャリアが存在するので、透明性が悪いためである。したがって、複数のn型の棒状半導体121間の隙間にシリコン酸化膜や透明樹脂などで作製された透明部材131を充填することにより、発光素子の発光効率を向上できる。なお、この実施形態の発光素子100では、活性層122、p型の半導体層123および透明電極層124は、n型の棒状半導体121とn型の半導体層113表面の全面を覆っているが、必ずしも全面を覆っていなくてもよい。すなわち、活性層122p型の半導体層123および透明電極層124は、少なくともn型の棒状半導体121を覆っていればよい。活性層122p型の半導体層123透明電極層124がn型の棒状半導体121を覆うことにより、基板111の面積当たりの発光量を増やすことができるからである。次に、この第1実施形態の発光素子100の製造方法を、図2図3A図3B図4~図6を用いて説明する。まず、図2に示すように、シリコンからなる基板111上に、第1導電型の半導体層としてn型のGaNからなる半導体層112をMOCVD法により25μmの厚さで成膜する。この時点で、シリコンからなる基板111とn型のGaNからなる半導体層112が一体となって第1の基板110を構成する。言い換えれば、n型のGaNからなる半導体層112は、第1の基板110の一部をなしている。また、このような手順を行なう替わりに、n型のGaNからなる単層の基板を用意してもよく、この場合は、n型のGaNからなる第1導電型の半導体層が第1の基板の全部をなすと言うことができる。次に、図3Aおよび図3Bに示すように、第1導電型の半導体層としてのn型のGaNからなる半導体層112上に、フォトリソグラフィ工程によってフォトレジスト151をパターニングする。このとき、第1導電型の半導体層としてのn型のGaNからなる半導体層112上に、例えばシリコン酸化膜を一面に成膜し、フォトリソグラフィ工程とエッチング工程によりシリコン酸化膜をパターニングしてもよい。次に、図4に示すように、パターニングされたフォトレジスト151をマスクとして、第1導電型の半導体層としてのn型のGaNからなる半導体層112を非等方的にドライエッチングしてn型のGaNからなる棒状半導体121を形成する。このとき、n型のGaNからなる半導体層112が厚さ5μmほど残るようにエッチングし、この残った部分がn型のGaNからなる半導体層113となる。n型のGaNからなる第1導電型の棒状半導体121の長さLは20μmとなる。上記棒状半導体121は、上記n型GaN半導体層113上に立設状態で互いに間隔を隔てて複数形成される。ここで、上記ドライエッチングにより棒状半導体121に生じた結晶欠陥を回復または除去するために、以下の工程を行うことが好ましい。上記半導体コア形成工程の後であって、後述の半導体シェル形成工程の前に、棒状半導体121に生じた結晶欠陥を回復するために、棒状半導体121が形成された基板111を窒素雰囲気中でアニールする。これにより、上記棒状半導体121がアニールされる。このアニール温度は、例えば、棒状半導体121がn型GaNからなる場合は、600°C~1200°Cで行うことができる。棒状半導体121がn型GaNからなる場合のより好ましいアニール温度は、GaNの結晶欠陥回復が顕著で、かつGaNが分解しない、700°C~900°Cである。上記半導体コア形成工程の後であって、後述の半導体シェル形成工程の前に、棒状半導体121が形成された基板111をウェットエッチングして、棒状半導体121に生じた結晶欠陥を高密度に含む層を選択的に除去する。エッチング液は、例えば、棒状半導体121がn型のGaNの場合は120°C~150°Cに加熱した熱リン酸を用いればよい。上記結晶欠陥回復工程または上記結晶欠陥除去工程を行うことにより、棒状半導体121の結晶欠陥密度を減らして結晶性を向上することができる。したがって、その後に行われる半導体シェル形成工程において、活性層122および第2導電型の半導体層123の結晶性も向上するため、発光素子の発光効率を向上することができる。なお、上記結晶欠陥除去工程と、上記結晶欠陥回復工程の両方を、上記ウェットエッチング工程アニール工程の順で行なうことにより、より効果的に棒状半導体121の結晶性を向上することができる。次に、図5に示すように、第1導電型の半導体基部としてのn型のGaNからなる半導体層113および第1導電型の棒状半導体としてのn型のGaNからなる棒状半導体121の表面全面に、厚さ10nmのInGaNからなる活性層122を成膜する。続いて、InGaNからなる活性層122上に、150nmのp型GaNからなる第2導電型の半導体層123を成膜する。さらに、p型GaNからなる第2導電型の半導体層123上に、150nmのITOからなる透明電極層124を成膜する。InGaNからなる活性層122およびp型GaNからなる第2導電型の半導体層123はMOCVD法で形成する。また、ITOからなる透明電極層124はスパッタ法、ミストCVD法またはめっきにより形成する。次に、図6に示すように、InGaNからなる活性層122、p型GaNからなる第2導電型の半導体層123およびITOからなる透明電極層124に覆われたn型のGaNからなる第1導電型の棒状半導体121間の隙間を、シリコン酸化膜からなる透明部材131で充填する。シリコン酸化膜は、SOGを塗布することにより形成することができる。SOGの塗布後、ウェットエッチングにより透明電極層124の上部を露出し、ITOからなる上部電極141をスパッタ法で成膜して発光素子100が完成する。上記発光素子100の製造方法は、第1の基板110の一部または全部をなすn型のGaN半導体層112の表面にフォトレジスト151によるマスク層をパターニングする工程と、このマスク層をマスクとして上記n型GaN半導体層を非等方的にエッチングして複数のn型のGaNからなる棒状半導体121を形成する半導体コア形成工程と、このn型のGaNからなる棒状半導体121の表面を覆うようにp型のGaN半導体層123を形成する半導体シェル形成工程とを備えている。この製造方法により、n型のGaNからなる棒状半導体121を覆うようにp型の半導体層123が形成されるので、棒状半導体121のほぼ全側面が発光する。それゆえ、平面の発光層を持つ発光ダイオードチップに比べて、基板111の面積当たりの発光量を増大することができる。また、この製造方法によれば、棒状半導体121はn型の半導体からなり、n型を与える不純物量を増やすことにより容易に低抵抗化できる。それゆえ、棒状半導体121の長さLを長くしても、棒状半導体121の根元部から先端部にわたって一様に発光させることができる。したがって、基板111の面積当たりの発光量をさらに増やすことが可能となる。さらに、この製造方法によれば、棒状半導体121をフォトリソグラフィ工程と非等方的なエッチングにより形成しているので、狙い通りの良好な形状の棒状半導体121を得ることができて歩留まりを向上させることができる。さらに、上記製造方法では、上記n型の棒状半導体121の長さLを太さDの10倍以上であるようにするのが好ましい。このようにすれば、基板111の面積当たりの発光量を著しく増大させることができるからである。これに対して、従来技術のように棒状半導体が活性層からなる場合は、上記棒状半導体の長さLを太さDで除算した値を10以上にすると、上記棒状半導体の先端部を発光させることが困難になる。したがって、棒状半導体121の長さLを太さDで除算した値が10以上である場合に、この実施形態の低抵抗で発光強度が高いという利点が特に顕著となる。なお、上記棒状半導体の長さLを太さDで除算した値は、現在の技術では50以上にするのは難しく、また第1導電型のn型の棒状半導体121の抵抗も無視できなくなる。また、発光面積を、半導体基部としてのn型の半導体層113の面積の3倍以上とすることが好ましい。ここで、上記n型の半導体層113の面積とは、n型のGaN棒状半導体121とその上の構造物を取り去った状態での平坦な半導体層113の面積とする。このような場合、基板111当たりの発光量が多く、コストダウンの効果を十分に得ることができる。さらに、上記製造方法では、上記半導体コア形成工程と上記半導体シェル形成工程の間にn型のGaNからなる棒状半導体121の表面を覆うようにInGaNからなる活性層122を形成している。これにより発光効率を上げることができる。なお、この活性層122は形成しなくてもよい。さらに、上記製造方法では、上記半導体シェル形成工程の後にp型のGaN半導体層123を覆うように透明電極層124を形成する。この透明電極層124により、活性層122から放射された光を透過しつつ、p型のGaN半導体層123で電圧降下を起こすことを防ぐことができる。したがって、棒状半導体121の全体にわたって一様に発光させることができる。さらに、上記製造方法では、p型のGaN半導体層123上に透明電極層124を形成するが、複数のn型の棒状半導体121間の隙間の全てを透明電極層124で埋めるのではなく、p型のGaN半導体層123上に透明電極層124を薄く形成した上で、残った隙間を透明部材131で埋めている。これは、一般的に透明電極は電流を流すためのキャリアが存在するために、透明度が悪いためである。したがって、第1導電型の棒状半導体121がなす隙間をシリコン酸化膜や透明樹脂などで充填することにより、発光素子の発光効率を向上することができる。次に、この発明の発光素子の第2実施形態を、図7A~図7Cを用いて説明する。図7Aは、この第2実施形態の発光素子の断面図であり、図7Bは、この第2実施形態の発光素子を上から見た平面図であって専ら板状半導体の位置を示す図であり、図7Cは、この第2実施形態の発光素子の製造方法を説明する平面図である。この第2実施形態の発光素子1100は、前述の第1実施形態の発光素子100における複数の第1導電型の棒状半導体121に替えて、板状の半導体1121を備えた点が前述の第1実施形態と異なる。したがって、この第2実施形態では前述の第1実施形態と共通する部分の詳細は説明は省略する。図7Aおよび図7Bにおいて、1100は発光素子、1111は基板、1113はn型の半導体層、1121は板状半導体、1122は活性層、1123はp型の半導体層、1124は透明電極層、1131は透明部材、1141は上部電極である。なお、上記基板1111n型の半導体層1113板状半導体1121活性層1122p型の半導体層1123透明電極層1124透明部材1131上部電極1141は、それぞれ、前述の第1実施形態で述べた基板111n型の半導体層113棒状半導体121活性層122p型の半導体層123透明電極層124透明部材131上部電極141と同様の材料で作製される。また、各部分の膜厚等は、例えば、半導体基部としてのn型の半導体層1113の膜厚が5μm、n型の板状半導体1121の厚さD1が1μm、幅D2が5μm、高さLが20μm、n型の板状半導体1121間の距離P1、距離P2を3μm、活性層1122の厚さが10nm、p型の半導体層1123の厚さが150nm、透明電極層1124の厚さが150nmとすることができるが、この限りではない。この実施形態の発光素子は、n型の半導体層1113が下部電極をなしており、この下部電極と上部電極1141間に電流を流すことにより、発光素子を発光させることができる。この実施形態の発光素子は、また、n型の板状半導体1121を覆うようにp型の半導体層1123が形成されているので、板状半導体1121のほぼ全側面が発光する。それゆえ、平面状の発光層を持つ発光ダイオードチップに比べて、基板1111の面積当たりの発光量を増大させることができる。また、基板1111の単位面積当たりの発光量は、板状半導体1121の高さLを長くするほど増やすことができる。この実施形態の発光素子では、板状半導体1121はn型の半導体からなり、板状半導体1121にn型を与える不純物量を増やすことにより板状半導体1121を容易に低抵抗化できる。それゆえ、板状半導体1121の高さLを長くしても、板状半導体1121の根元部から先端部にわたって一様に発光させることができる。したがって、基板1111の面積当たりの発光量をさらに増やすことが可能となる。本実施の形態では、板状半導体1121を用いているが、板状であることの利点は以下のように説明される。一般的に、発光素子の発光効率は発光層の面方位に依存する。例えば、GaN系の発光素子では、無極性面a面またはm面を発光面としても用いるのが好ましい。板状半導体とすることにより、その主面を無極性面とすれば、全体としての発光効率を高めることができる。この実施形態では、n型の板状半導体1121とp型の半導体層1123との間に、活性層1122が形成されているが、これは必須ではない。しかしながら、活性層1122を設けるのが好ましく、これにより発光効率を上げることができる。また、活性層1122は、あくまでn型の板状半導体1121とp型の半導体層1123との間に、例えば10nmの厚さで形成されているので発光効率がよい。活性層は、両極のキャリアを狭い範囲に閉じ込めて再結合確率を上げるためにあるからである。また、p型の半導体層1123上には、透明電極層1124が形成されているが、これは必須ではない。しかしながら、透明電極層1124を設けるのが好ましく、この透明電極層1124の存在により、透明電極層1124が活性層1122から放射された光を透過しつつ、p型の半導体層1123で電圧降下を起こすことを防ぐことができる。したがって、板状半導体1121の全体にわたって一様に発光させることができる。さらには、p型の半導体層1123上に透明電極層1124を形成する場合であっても、複数のn型の板状半導体1121の間の隙間の全てを透明電極層1124で埋めてしまわないことが好ましい。すなわち、p型の半導体層1123上に透明電極層1124を薄く形成した上で、複数のn型の板状半導体1121の間に残った隙間で上記透明電極層1124が対向している対向間隙を上記透明電極層1124よりも透明性の高い材料で作製された透明部材1131で埋めることが好ましい。その理由は、一般的に透明電極層1124には電流を流すためのキャリアが存在するので、透明性が悪いためである。したがって、複数のn型の板状半導体1121間の隙間にシリコン酸化膜や透明樹脂などで作製された透明部材1131を充填することにより、発光素子の発光効率を向上できる。なお、この実施形態の発光素子1100では、活性層1122、p型の半導体層1123および透明電極層1124は、n型の板状半導体1121とn型の半導体層1113表面の全面を覆っているが、必ずしも全面を覆っていなくてもよい。すなわち、活性層1122p型の半導体層1123および透明電極層1124は、少なくともn型の板状半導体1121を覆っていればよい。活性層1122p型の半導体層1123透明電極層1124がn型の板状半導体1121を覆うことにより、基板1111の面積当たりの発光量を増やすことができるからである。次に、この第2実施形態の発光素子1100の製造方法を、図7Cを用いて説明する。この第2実施形態の発光素子1100の製造方法は、前述の第1実施形態で図2~図6を用いて説明した発光素子100の製造方法とほぼ同じである。この第2実施形態の発光素子1100の製造方法が発光素子100の製造方法と異なる唯一の点は、前述の第1実施形態で図3Aで説明した工程に替えて、図7Cに示すように、n型のGaNからなる半導体層1112上に、フォトリソグラフィ工程によってフォトレジスト1151をパターニングする際、フォトレジスト1151のパターンを長方形にすることのみである。この第2実施形態での製造方法により、n型のGaNからなる板状半導体1121を覆うようにp型の半導体層1123が形成されるので、板状半導体1121のほぼ全側面が発光する。それゆえ、平面の発光層を持つ発光ダイオードチップに比べて、基板1111の面積当たりの発光量を増大することができる。また、この製造方法によれば、板状半導体1121はn型の半導体からなり、n型を与える不純物量を増やすことにより容易に低抵抗化できる。それゆえ、板状半導体1121の高さLを長くしても、板状半導体1121の根元部から先端部にわたって一様に発光させることができる。したがって、基板1111の面積当たりの発光量をさらに増やすことが可能となる。さらに、この製造方法によれば、板状半導体1121をフォトリソグラフィ工程と非等方的なエッチングにより形成しているので、狙い通りの良好な形状の板状半導体1121を得ることができて歩留まりを向上させることができる。さらに、上記製造方法では、上記半導体コア形成工程と上記半導体シェル形成工程の間にn型のGaNからなる板状半導体1121の表面を覆うようにInGaNからなる活性層122を形成している。これにより発光効率を上げることができる。なお、この活性層1122は形成しなくてもよい。さらに、上記製造方法では、上記半導体シェル形成工程の後にp型のGaN半導体層1123を覆うように透明電極層1124を形成する。この透明電極層1124により、活性層1122から放射された光を透過しつつ、p型のGaN半導体層1123で電圧降下を起こすことを防ぐことができる。したがって、板状半導体1121の全体にわたって一様に発光させることができる。さらに、上記製造方法では、p型のGaN半導体層1123上に透明電極層1124を形成するが、複数のn型の板状半導体1121間の隙間の全てを透明電極層1124で埋めるのではなく、p型のGaN半導体層1123上に透明電極層1124を薄く形成した上で、残った隙間を透明部材1131で埋めている。これは、一般的に透明電極は電流を流すためのキャリアが存在するために、透明度が悪いためである。したがって、第1導電型の板状半導体1121がなす隙間をシリコン酸化膜や透明樹脂などで充填することにより、発光素子の発光効率を向上することができる。この第2実施形態および前述の第1実施形態では、棒状半導体121や板状半導体1121を用いたが、これら半導体の形状はこの限りではない。半導体基部となる第1導電型の半導体層上に、第1導電型の突起状半導体が形成されており、この第1導電型の突起状半導体が第2導電型で覆われていることが本質的に重要である。したがって、この第1導電型の突起状半導体は、上記棒状、板状に限らず、曲がった板状でもよく、板状半導体が閉じた円環状でもよい。さらには、本発明の突起状半導体は、2方向に配列する板状半導体が互いに交差部分でつながって1つの格子状の突起状半導体を形成していてもよく、さらにまた、円柱形状楕円柱形状多角柱形状や円錐形状多角錐形状半球形状球形状等でもよい。次に、この発明の第3実施形態としての発光素子および発光装置の製造方法を、図8~図17を用いて説明する。図8~図17は、この第3実施形態で発光素子および発光装置を形成する工程を示す図である。この第3実施形態の製造方法は、その前半の工程は、前述した第1実施形態で図2~図5を順に参照して説明した製造工程と同一である。したがって、ここでは、前述の図2から図5までの製造工程については、再度の説明を行わずに、図2から図5までの工程に引き続いて行なわれる工程を説明する。なお、この第3実施形態の製造方法の前半の工程は、上記第1実施形態の図2~図5の工程のうちの図3Aで説明した工程を、前述の第2実施形態で図7Cを用いて説明した工程と置き換えて、第1導電型の突起状半導体を板状半導体としてもよい。図5を参照して前述した工程でもって、n型GaN棒状半導体121の表面に、順に、InGaNからなる活性層122、p型GaNからなる第2導電型の半導体層123およびITOからなる透明電極層124の成膜が行なわれる。その後、非等方性なドライエッチングを行う。この非等方性なドライエッチングにより、図8に示すように、ITOからなる透明電極層124、p型GaNからなる第2導電型の半導体層123、InGaNからなる活性層122、GaNからなる第1導電型の棒状半導体121およびn型のGaNからなる第1導電型の半導体層113のそれぞれの一部を除去して、シリコンからなる基板111の一部を露出させる。これにより、n型GaNからなる棒状半導体121の残された部分の側壁には、InGaN活性層122、p型GaN半導体層123およびITO透明電極層124が残される。また、n型のGaNからなる半導体層113は、シリコン基板111上で互いに間隙を隔てた複数のn型GaN半導体層125となる。そして、各n型GaN半導体層125上に1つのn型GaN棒状半導体121が立設された状態となり、このn型GaN半導体層125n型GaN棒状半導体121InGaN活性層122p型GaN半導体層123およびITO透明電極層124からなる部分Zが、シリコン基板111上に間隔を隔てて複数立設された状態となる。次に、図9に示すように、シリコン基板111の表面上に突出した複数の部分Zを、シリコン基板111から切り離す。この時点では、前記した図2において、第1の基板110の一部をなしていたn型のGaN半導体層112は、すべて上部構造の形成に使われている。したがって、上記シリコン基板111は、第1の基板110と同義である。図9に示すように、切り離された複数の部分Zは、それぞれが発光素子200となる。この発光素子200のうちのシリコン基板111に接していた側ではn型GaN半導体層125が露出しており、シリコン基板111から離隔していた側では、p型GaN半導体層123と電気的に接しているITOからなる透明電極層124が露出している。上記n型GaN半導体層125がカソード電極Kとなり、上記透明電極層124がアノード電極Aとなる。この切り離し工程では、例えば、溶液中で超音波を照射して棒状の部分Zを振動させることによって、棒状の部分Zをシリコン基板111から切断する。なお、第1導電型の突起状半導体を板状半導体とした場合は、このようにして切り離された発光素子も板状となる。しかしながら、板状の発光素子も以下の工程は同様であるため、以下では専ら発光素子は棒状であるとして説明を行う。この第3実施形態の製造方法は、前述した図2~図5で説明した、第1の基板110の一部をなすn型の半導体層112の表面にフォトレジスト151でマスク層をパターニングする工程と、このマスク層をマスクとしてこのn型半導体層112を非等方的にエッチングして複数のn型の棒状半導体121を形成する半導体コア形成工程と、このn型の棒状半導体121の表面を覆うようにp型の半導体層123を形成する半導体シェル形成工程とを備える。なお、上記第1の基板110の全部をn型の半導体層112で構成してもよい。これに加えて、この第3実施形態の製造方法は、図8図9で説明した、p型の半導体層123で覆われたn型の棒状半導体121を第1の基板110から切り離す発光素子切り離し工程を備える。これらの工程によれば、n型のGaN半導体層112を加工して形成された棒状の発光素子200は、最終的にはそれぞれが独立した発光素子となる。したがって、それぞれの発光素子200を個別自在に利用可能という点で、発光素子の利用方法を多様化し、利用価値を高めることができる。例えば、切り離した発光素子200を所望の密度で所望の個数だけ配置することが可能となる。この場合、例えば、微細な発光素子200を大面積の基板上に多数再配列して面発光装置を構成することができる。また、熱の発生密度を低くして高い信頼性や長寿命を実現することもできる。また、この製造方法によって、n型の棒状半導体121を覆うようにp型の半導体層123が形成されるので、棒状半導体121のほぼ全側面が発光する。それゆえ、小面積の基板111から総発光量が大きな多数の発光素子200を得ることができる。また、この製造方法によれば、棒状半導体121はn型の半導体からなり、n型を与える不純物量を増やすことにより容易に低抵抗化できる。それゆえ、棒状半導体121の長さLを長くしても、棒状半導体121の根元部から先端部にわたって一様に発光させることができる。さらに、この製造方法によれば、棒状半導体121をフォトリソグラフィ工程と非等方的なエッチングにより形成しているので、狙い通りの所望の良好な形状の棒状半導体121を得て、ひいては所望の良好な形状の発光素子200を得ることができる。よって、発光素子200の歩留まりを向上できる。さらに、上記製造方法では、上記半導体コア形成工程と上記半導体シェル形成工程の間にn型の棒状半導体121の表面を覆うように活性層122を形成したので、発光効率を上げることができる。なお、この活性層122は形成しなくてもよい。さらに、上記製造方法では、上記半導体シェル形成工程の後にp型の半導体層123を覆うように透明電極層124を形成したので、活性層122から放射された光を透過しつつ、p型の半導体層123で電圧降下を起こすことを防ぐことができる。したがって、棒状半導体121の全体にわたって一様に発光させることができる。次に、図10~図17を順に参照して、シリコン基板111から切り離された発光素子200を、第2の基板210上に配置し配線を行なう工程を説明する。まず、図10に示すような、表面に第1の電極211と第2の電極212が形成された第2の基板210を用意する。この第2の基板210は絶縁基板とし、第1、第2の電極211、212は、金属電極とする。一例として、印刷技術を利用して、第2の基板210の表面に所望の電極形状の金属電極を、上記第1,第2の電極211212として形成することができる。また、第2の基板210の表面に金属膜および感光体膜を一様に堆積し、この感光体膜を所望の電極パターンに露光現像し、パターニングされた感光体膜をマスクとして金属膜をエッチングして第1第2の電極211212を形成することができる。なお、上記第1第2の電極211212を作成する金属の材料としては、金、銀、銅、タングステン、アルミニウム、タンタルやそれらの合金などを用いることができる。また、第2の基板210は、ガラス、セラミック、アルミナ、樹脂のような絶縁体、またはシリコンのような半導体表面にシリコン酸化膜を形成し、表面が絶縁性を有するような基板である。第2の基板210としてガラス基板を用いる場合は、表面にシリコン酸化膜、シリコン窒化膜のような下地絶縁膜を形成するのが好ましい。また、上記第1第2の電極211212の表面は、図示しない絶縁膜で覆われていてもよい。この場合、以下の効果を奏する。後の微細物体配置工程では、第2の基板210上に液体が導入された状態で第1の電極211と第2の電極212との間に電圧が印加されるが、このときに電極間に電流が流れるのを防ぐことができる。このような電流は、電極内で電圧降下を引き起こして配列不良の原因となることがあり、または電気化学的効果により電極が溶解する原因となりうる。第1第2の電極211212を覆う絶縁膜は、例えばシリコン酸化膜やシリコン窒化膜を用いることができる。一方、このような絶縁膜で覆わない場合、第1第2の電極211212と発光素子200とを容易に電気的に接続できるので、第1第2の電極211212を配線として利用するのが容易になる。第1の電極211の対向部分211Aと第2の電極212の対向部分212Aとが対向する場所Sにより、発光素子200が配置される場所が規定される。すなわち、後に説明する発光素子配置工程において、発光素子200は第1第2の電極211212が対向する場所Sに、第1第2の電極211212を架橋するように配置される。このため、第1第2の電極211212の対向部分211A212Aが対向する場所Sにおける第1の電極211と第2の電極212の距離は、発光素子200の長さよりもやや短いことが望ましい。一例として、発光素子200が細長い短冊状であり、この発光素子200の長さが20μmのとき、第1の電極211の対向部分211Aと第2の電極212の対向部分212Aとの間の距離は12μm~18μmとすることが望ましい。すなわち、上記距離は、発光素子200の長さの60~90程度、より好ましくは上記発光素子200の長さの80~90程度とすることが望ましい。次に、図11に示すように、複数の発光素子200を含んだ流体221を、第2の基板210上に導入する。上記複数の発光素子200は、流体221内に分散している。なお、図11では、図9のV-V線からみた第2の基板210の断面を示している。上記流体221は、IPA、エタノール、メタノール、エチレングリコール、プロピレングリコール、アセトン、水などの液体、またはそれらの混合物を用いることができるが、この限りではない。ただし、流体221が持つべき好ましい性質として、発光素子の配列を妨げないよう粘性が低いこと、イオン濃度が著しく高くないこと、発光素子の配列後に基板を乾燥できるようにするため揮発性を有することである。なお、イオン濃度が著しく高い液体を用いた場合、第1第2の電極211212に電圧を印加した際に電極上に速やかに電気二重層が形成されて電界が液体中に浸透するのを妨害するため、発光素子の配列を阻害することとなる。なお、図示していないが、第2の基板210上に第2の基板210と対向してカバーを設けるのが好ましい。このカバーは、第2の基板210と平行に設置され、第2の基板210とカバーの間には一様な隙間が設けられる。この隙間に発光素子200を含んだ流体221を満たす。こうすることにより、次に述べる微細物体配置工程で、上記隙間によるチャネル中に一様な速度で流体を流すことが可能となり、第2の基板210上に複数の発光素子200を一様に配置することが可能となる。また、次の微細物体配置工程で、流体221が蒸発して対流を引き起こし、発光素子200の配置を乱すことを防ぐことができる。次に、第1の電極211と第2の電極212の間に、図12に示すような波形の電圧を印加し、その結果として、図13の平面図および図14の断面図に示すように、発光素子200が第2の基板210上の所定の位置に配置される。なお、図14は、図13のV-V線からみた断面図を示している。発光素子200が第2の基板210上の所定の位置に配置される原理は、以下のように説明される。第1の電極211と第2の電極212の間に、図12で示すような交流電圧を印加する。第2の電極212に図12に示す基準電位VRを印加し、第1の電極211には振幅VPPL/2の交流電圧を印加する。第1の電極211と第2の電極212との間に電圧が印加されると、流体221内に電界が発生する。この電界により、発光素子220に分極が発生し、または電荷が誘起され、発光素子220の表面には電荷が誘起される。この誘起された電荷により、第1第2の電極211212と発光素子200との間に引力が働く。実際は、誘電泳動が起こるためには物体のまわりに電界勾配が存在する必要があり、無限に大きな平行平板中に存在する物体には誘電泳動は働かないが、図11に示すような電極配置では電極に近いほど電界が強いから、誘電泳動が発生する。なお、上記方法により発光素子配置工程を行なった場合には、図13に示すように、発光素子200の向きはランダムになることに注意すべきである。ここで、上記発光素子200の向きとは、図13において、上記発光素子200のアノードAがカソードKの右側である向きと、上記発光素子200のアノードAがカソードKの左側である向きとのいずれの向きであるのかを言う。また、このようにして、複数の発光素子200の向きがランダムに配置された発光装置の適切な動作方法は後述する。上記流体221としてIPAを用いた場合、第1の電極211に与える交流電圧の周波数は、10Hz~1MHzとするのが好ましく、50Hz~1kHzとするのが最も配列が安定し、より好ましい。さらに、第1の電極211と第2の電極212の間に印加するAC電圧は、正弦波に限らず、矩形波、三角波、ノコギリ波など、周期的に変動するものであればよい。第1の電極211に与える交流電圧の振幅の2倍VPPLは、0.1~10Vとすることができるが、0.1V以下では発光素子200の配列が悪くなり、10V以上では発光素子200が直ちに基板110上に固着して配置の歩留りが悪化する。したがって、上記VPPLは、1~5Vが好ましく、さらには1V程度とするのが好ましかった。次に、図15に示すように、第2の基板210上への発光素子200の配置が完了した後、上記交流電圧を上記第1の電極211と第2の電極212の間に印加したままで、第2の基板210を加熱することにより、上記流体221の液体を蒸発させて乾燥させ、発光素子200を第2の基板210上に固着させる。もしくは、上記第2の基板210上への発光素子200の配置が完了した後、第1の電極211および第2の電極212に十分な高電圧を印加して発光素子200を第2の基板210上に固着させ、上記高電圧の印加を停止してから上記第2の基板210を乾燥させる。次に、図16に示すように、シリコン酸化膜からなる層間絶縁膜213を第2の基板全面に堆積する。次に、図17に示すように、一般的なフォトリソグラフィ工程およびドライエッチング工程を適用することにより層間絶縁膜213にコンタクト孔217を形成し、さらにメタル堆積工程、フォトリソグラフィ工程、エッチング工程によりメタルをパターニングしてメタル配線214215を形成する。これにより、発光素子200のアノードAとカソードKをそれぞれ配線することができる。以上で発光装置250が完成した。このように、この第3実施形態の製造方法は、前述した図2~図5で説明した、第1の基板110の一部もしくは全部をなすn型の半導体層112の表面にフォトレジスト151でマスク層をパターニングする工程と、このマスク層をマスクとしてこのn型半導体層112を非等方的にエッチングして複数のn型の棒状半導体121を形成する半導体コア形成工程と、このn型の棒状半導体121の表面を覆うようにp型の半導体層123を形成する半導体シェル形成工程とを備える。さらに、この第3実施形態の製造方法は、図8図9を参照して説明した、p型の半導体層123で覆われたn型の棒状半導体121を第1の基板110から切り離す発光素子切り離し工程を備える。これに加えて、上記第1の基板110のシリコン基板111から切り離されたp型の半導体層123で覆われたn型の棒状半導体121を第2の基板210上に配置する発光素子配置工程と、上記第2の基板210上に配置されたp型の半導体層123で覆われたn型の棒状半導体121に通電するための配線214215を行なう発光素子配線工程とを備える。このような製造工程によれば、上記切り離した発光素子200を、第2の基板210上に所望の密度で所望の個数配置することができる。したがって、例えば、微細な発光素子200を大面積の第2の基板210上に多数再配列して面発光装置を構成することができる。また、熱の発生密度を低くして高い信頼性や長寿命を実現することもできる。なお、前述したように、上記発光素子配置工程を行なった場合、図13に示すように、発光素子200の向きがランダムになっていた。このような場合、無論、2つのメタル配線214、215間に直流電圧を印加してもよいが、この場合、約半数の発光素子200には逆方向電圧が印加されて発光しない。そこで、2つのメタル配線214215間に交流電圧を印加するのが好ましい。このようにすれば、全ての発光素子200を発光させることが可能となる。次に、図18~図21を参照して、この発明の第3実施形態として、本発明の発光装置の製造方法を用いて形成した発光装置を備えた照明装置を説明する。図18は、この第4実施形態の照明装置であるLED電球300の側面図である。このLED電球300は、外部のソケットに嵌めて商用電源に接続するための電源接続部としての口金301と、その口金301に一端が接続され、他端が徐々に拡径する円錐形状の放熱部302と、放熱部302の他端側を覆う透光部303とを備えている。上記放熱部302内に、発光部304を配置している。発光部304は、図19の側面図および図20の上面図に示すように、正方形状の放熱板305上に、多数の発光素子が配置された発光装置306が実装されている。この発光装置306は、図21に示すように、基板310と、基板310上に形成された第1の電極311および第2の電極312と、多数の発光素子320からなっている。基板310上に微細な発光素子320を配置する方法および配線をする方法は、前述した第3実施形態に記載した方法を用いればよい。すなわち、発光装置306は、前述の第3実施形態に記載した方法で製造される。図21では、27個の発光素子320が描かれているが、より多数の発光素子を配置することができる。例えば、1つの発光素子320の大きさが、前述の第2実施形態で例示したように、長さが20μmで直径が1μmとし、1つの発光素子320が発する光束を5ミリルーメンとし、50,000個の発光素子320を基板310上に配置して全体で250ルーメンの光束を発する発光基板とすることができる。このように、多数の発光素子320を基板310上に配置した発光装置306を用いれば、1つまたは数個の発光素子を配置した発光装置を用いる場合に比べて以下の効果を得ることができる。まず、1つ1つの発光素子320の発光面積が小さく、かつそれらが基板310上に分散しているので、発光に伴う熱の発生密度が小さく、かつ、均等にすることができる。一方、通常の発光素子は発光面積が大きいので、発光に伴う熱の発生密度が大きく、発光層が高温となって発光効率や信頼性に影響を与えている。この第3実施形態のように、多数の微細な発光素子320を発光装置306の基板310上に配置することにより、発光効率を向上して信頼性を向上させることができる。図22は、本発明の第5実施形態としてのバックライトを示す平面図である。この第5実施形態は、前述の第3実施形態で説明したような本発明の発光装置の製造方法で製造される発光装置を備える。この第5実施形態のバックライト400は、図22に示すように、放熱板の一例としての長方形状の支持基板401上に、複数の発光装置402が互いに所定の間隔をあけて格子状に実装されている。ここで、発光装置402は、前述の第2実施形態の発光装置の製造方法を用いて製造された発光装置である。この発光装置402では、基板上に100個以上の発光素子が配置されている。上記構成のバックライトによれば、発光装置402を用いることにより、明るさのばらつきが少なくかつ長寿命化と高効率化が図れるバックライトを実現することができる。また、上記発光装置402を支持基板401上に取り付けることによって、さらに放熱効果が向上する。次に、図23を参照して、この発明の第6実施形態としてのLEDディスプレイを説明する。この第6実施形態は、本発明の発光装置の製造方法と同様な方法を用いて製造される表示装置に関する。図23は、この第6実施形態としてのLEDディスプレイの1画素の回路を示している。このLEDディスプレイは、本発明の発光素子または発光装置の製造方法を用いて製造されたものである。このLEDディスプレイが備える発光素子としては、前述の第3実施形態で説明した発光素子200を用いることができる。このLEDディスプレイは、アクティブマトリックスアドレス方式であり、選択電圧パルスが行アドレス線X1に供給され、データ信号が列アドレス線Y1に送られる。上記選択電圧パルスがトランジスタT1のゲートに入力されて、トランジスタT1がオンすると、上記データ信号は、トランジスタT1のソースからドレインに伝達され、データ信号はキャパシタCに電圧として記憶される。トランジスタT2は画素LED520の駆動用であり、この画素LED20は、前述の第3実施形態で説明した発光素子200を用いることができる。上記画素LED520は上記トランジスタT2を経て電源Vsに接続されている。よって、トランジスタT1からのデータ信号でトランジスタT2がオンすることにより、画素LED520は上記電源Vsによって駆動される。この実施形態のLEDディスプレイは、図23に示す1画素がマトリックス状に配列されている。このマトリックス状に配列された各画素の画素LED520とトランジスタT1T2が基板上に形成されている。この実施形態のLEDディスプレイを作製するためには、例えば、以下のような工程を行なえばよい。まず、前述の第3実施形態の製造方法で図2~図5、図8および図9を参照して説明した半導体コア形成工程、半導体シェル形成工程、発光素子切り離し工程によって、発光素子200を形成する。次に、トランジスタT1、T2をガラス等の基板上に、通常のTFT形成方法を用いて形成する。次に、TFTを形成した基板上に、画素LED520となる微小な発光素子を配置するための、第1の電極および第2の電極を形成する。次に、前述の第3実施形態で図10~図16を参照して説明した方法を用いて、上記基板上の所定の位置に微小な発光素子200を配置する。その後、上部配線工程を行ない、上記微小な発光素子200をトランジスタT2のドレインとアース線とに接続する。すなわち、上記製造工程は、前述の第3実施形態で図2~図5を参照して説明したように、第1の基板110の一部もしくは全部をなすn型の半導体層112の表面にフォトレジスト151でマスク層をパターニングする工程と、このマスク層をマスクとしてこのn型半導体層112を非等方的にエッチングして複数のn型の棒状半導体121を形成する半導体コア形成工程と、このn型の棒状半導体121の表面を覆うようにp型の半導体層123を形成する半導体シェル形成工程とを備える。さらに、上記製造工程は、前述の第3実施形態で図8図9を参照して説明した、p型の半導体層123で覆われたn型の棒状半導体121を第1の基板110から切り離す発光素子切り離し工程を備える。これに加えて、上記製造工程は、上記第1の基板110のシリコン基板111から切り離されたp型の半導体層123で覆われたn型の棒状半導体121を第2の基板上の画素位置に対応して配置する発光素子配置工程と、上記第2の基板上の画素位置に対応して配置されたp型の半導体層123で覆われたn型の棒状半導体121に通電するための配線を行なう発光素子配線工程とを備える。上記製造工程によれば、n型の棒状半導体121の表面を覆うようにp型の半導体層123が形成されているので、第1の基板110の単位面積当たりの発光面積が非常に大きく、例えば、平面的なエピタキシャル成長の場合の10倍とすることができる。同じ発光量を得るために基板の枚数を、例えば、10分の1として、製造コストを大幅に低減することができる。すなわち、発光素子として機能するp型の半導体層123で覆われたn型の棒状半導体121の製造コストを大きく低減することができる。そして、p型の半導体層123で覆われたn型の棒状半導体121は第1の基板110のシリコン基板111から切り離され、この実施形態の表示装置のパネルとなる第2の基板上に配置され、さらに配線されて表示装置が製造される。この実施形態の表示装置の画素数は、例えば約600万となるので、その画素毎に発光素子を使用する場合は、発光素子のコストは極めて重要である。したがって、上記工程によって表示装置を製造することにより、表示装置の製造コストを低減できる。なお、この実施形態における画素LED520としての発光素子200の第2の基板上への配置方法では、画素LED520のアノードとカソードの向きがランダムになるため、この画素LED520は交流駆動する。また、上記説明では、一例として、第1導電型の半導体基部としての半導体層113と第1導電型の棒状半導体121をn型とし、第2導電型の半導体層123をp型とした場合を説明したが、第1導電型の半導体基部としての半導体層113と第1導電型の棒状半導体121をp型とし、第2導電型の半導体層123をn型としてもよい。"