直流電源と負荷回路との間に設けられるFETを有し、前記FETは、ドレインが前記直流電源に接続され、ソースが前記負荷回路に接続されるPチャンネル型FETであって、前記直流電源が逆接続された場合に、前記FETがOFF状態となる電源逆接続保護回路において、前記FETをONまたはOFFさせるためのスイッチング素子と、前記スイッチング素子に対して制御信号を与える制御部と、を備え、前記制御部は、前記FETのソース側の電圧を検出し、当該電圧が閾値以上であれば、前記FETをOFFさせるための制御信号を前記スイッチング素子に与え、当該電圧が閾値未満であれば、前記FETをONさせるための制御信号を前記スイッチング素子に与えることを特徴とする電源逆接続保護回路。直流電源と負荷回路との間に設けられるFETを有し、前記FETは、ドレインが前記直流電源に接続され、ソースが前記負荷回路に接続されるPチャンネル型FETであって、前記直流電源が逆接続された場合に、前記FETがOFF状態となる電源逆接続保護回路において、前記FETのゲートとグランドとの間に、前記FETをONまたはOFFさせるためのスイッチング素子を接続し、前記FETのソース側の電圧が閾値以上である場合に、前記スイッチング素子がOFFとなることにより、前記FETがOFFし、前記FETのソース側の電圧が閾値未満である場合に、前記スイッチング素子がONとなることにより、前記FETがONすることを特徴とする電源逆接続保護回路。請求項1または請求項2に記載の電源逆接続保護回路において、前記FETがOFFの状態では、前記直流電源から前記FETの寄生ダイオードを通って前記負荷回路へ至る電流経路が形成され、前記FETがONの状態では、前記直流電源から前記FETのドレインソース間を通って前記負荷回路へ至る電流経路が形成されることを特徴とする電源逆接続保護回路。請求項1または請求項2に記載の電源逆接続保護回路において、前記スイッチング素子はNPN型トランジスタからなり、前記トランジスタのコレクタは、抵抗を介して前記FETのゲートに接続され、前記トランジスタのエミッタは、グランドに接続され、前記トランジスタのベースは、前記負荷回路に接続されていることを特徴とする電源逆接続保護回路。請求項1または請求項2に記載の電源逆接続保護回路において、前記スイッチング素子はNチャンネル型FETからなり、前記Nチャンネル型FETのドレインは、抵抗を介して前記Pチャンネル型FETのゲートに接続され、前記Nチャンネル型FETのソースは、グランドに接続され、前記Nチャンネル型FETのゲートは、前記負荷回路に接続されていることを特徴とする電源逆接続保護回路。本発明の課題は、電源側で負サージや瞬間的な電圧低下が発生した場合でも、負荷回路が正常に動作を維持できる電源逆接続保護回路を提供することにある。本発明に係る電源逆接続保護回路は、直流電源と負荷回路との間に設けられるFETを有する。このFETは、ドレインが直流電源に接続され、ソースが負荷回路に接続されるPチャンネル型FETであって、直流電源が逆接続された場合には、FETがOFF状態となる。そして、本発明では、FETをONまたはOFFさせるためのスイッチング素子と、このスイッチング素子に対して制御信号を与える制御部とが設けられる。制御部は、FETのソース側の電圧を検出し、当該電圧が閾値以上であれば、FETをOFFさせるための制御信号をスイッチング素子に与える。また、当該電圧が閾値未満であれば、制御部は、FETをONさせるための制御信号をスイッチング素子に与える。このようにすると、FETのソース側の電圧、すなわち負荷回路への供給電圧が低下していない場合は、FETはOFFしており、負荷回路への供給電圧が低下した場合に、FETがONする。つまり、供給電圧が低下して電圧改善が必要となった場合にのみ、FETをONさせることができる。したがって、電源側に負サージや瞬間的な電圧低下が発生したとしても、供給電圧が低下していない定常状態では、FETはOFFしているので、回路中の蓄積電荷が引き抜かれて負荷回路への供給電圧が急激に低下することはない。このため、負荷回路の動作が停止するのを未然に防止することができる。本発明では、FETのゲートとグランドとの間に、FETをONまたはOFFさせるためのスイッチング素子を接続し、FETのソース側の電圧が閾値以上である場合に、スイッチング素子がOFFとなることによりFETがOFFし、FETのソース側の電圧が閾値未満である場合に、スイッチング素子がONとなることによりFETがONするような構成にしてもよい。また、本発明では、FETがOFFの状態で、直流電源からFETの寄生ダイオードを通って負荷回路へ至る電流経路が形成され、FETがONの状態で、直流電源からFETのドレインソース間を通って負荷回路へ至る電流経路が形成されるようにしてもよい。また、本発明では、スイッチング素子としてNPN型トランジスタを用い、このトランジスタのコレクタを、抵抗を介してFETのゲートに接続し、エミッタをグランドに接続し、ベースを負荷回路に接続する構成としてもよい。また、本発明では、スイッチング素子としてNチャンネル型FETを用い、このNチャンネル型FETのドレインを、抵抗を介して前記Pチャンネル型FETのゲートに接続し、ソースをグランドに接続し、ゲートを負荷回路に接続する構成としてもよい。本発明によれば、電源側で負サージや瞬間的な電圧低下が発生した場合でも、負荷回路が正常に動作を維持できる電源逆接続保護回路を提供することができる。以下、本発明の実施形態につき、図面を参照しながら説明する。各図において、同一部分または対応部分には、同一符号を付してある。最初に、図1を参照しながら、実施形態の構成について説明する。直流電源であるバッテリBは、例えば、車両に搭載されるバッテリであって、電界効果トランジスタFET以下、単にFETと表記を介して、負荷回路1へ電源電圧を供給する。負荷回路1は、例えば、モータや車載機器などの負荷と、それらを制御する電子制御ユニットとを含んでいる。FETは、Pチャンネル型FETであって、ドレインdはバッテリBの正極に接続され、ソースsは負荷回路1に接続されている。バッテリBの負極は、グランドに接続されている。Dsは、ドレインdとソースsとの間に存在する寄生ダイオードである。FETのゲートgとソースsとの間には、抵抗R2と定電圧ダイオードZ2、Z3とが並列に接続されている。ゲートgには、抵抗R1の一端が接続されており、抵抗R1の他端は、NPN型トランジスタTRのコレクタに接続されている。トランジスタTRのエミッタは、グランドに接続されている。トランジスタTRのベースは、負荷回路1に接続されている。負荷回路1には、CPU等から構成される制御部10が備わっている。制御部10は、FETのソースs側の電圧、すなわち負荷回路1への供給電圧Vbを検出し、検出電圧を予め定められた閾値と比較する。そして、その比較結果に基づいて、後述する制御信号をトランジスタTRのベースに与える。FETと、トランジスタTRと、制御部10とによって、電源逆接続保護回路が構成される。また、トランジスタTRは、本発明におけるスイッチング素子の一例である。図1の回路において、バッテリBが図2のように逆接続された場合は、図11の場合と同様に、FETのゲートgの電位がソースsの電位より高くなるので、FETはOFF状態となる。また、寄生ダイオードDsも非導通状態となる。このため、図2に破線で示した電流経路は形成されず、これによって、定電圧ダイオードZ1や負荷回路1の回路素子が破壊されるのを防止することができる。次に、バッテリBが正しく接続されている状態で、バッテリ電圧Vaが変動した場合の動作につき、図3および図4を参照しながら説明する。図3は、バッテリ電圧Vaが通常の電圧値例えば12Vに維持されている定常状態を示している。定常状態においては、トランジスタTRはOFFしており、FETもOFFしている。FETがOFFの状態では、バッテリBから、FETの寄生ダイオードDsを通って負荷回路1へ至る破線のような電流経路が形成される。この状態では、負荷回路1への供給電圧Vbは閾値以上となる。このため、制御部10は、FETをOFFにするための制御信号を、トランジスタTRのベースに出力している。この制御信号は、LLowレベルの信号であるので、トランジスタTRはOFF状態を維持する。トランジスタTRがOFFであると、FETのゲートgの電位がソースsの電位より高くなるので、FETもOFF状態を維持する。なお、図3の場合は、バッテリBからの電流がFETの寄生ダイオードDsを通るので、寄生ダイオードDsにおける順方向電圧降下分だけ、負荷回路1への供給電圧Vbが低下する。しかし、バッテリ電圧Vaが通常の電圧値を保っているため、この順方向電圧降下による供給電圧Vbの低下の割合はわずかであり、負荷回路1にほとんど影響はない。図4は、バッテリ電圧Vaが低下した状態を示している。バッテリ電圧Vaが例えば6Vまで低下すると、負荷回路1への供給電圧Vbは閾値未満となる。このため、制御部10は、FETをONにするための制御信号を、トランジスタTRのベースに出力する。この制御信号は、HHighレベルの信号であるので、トランジスタTRはONする。トランジスタTRがONすると、FETのゲートgの電位がソースsの電位より低くなるので、FETもONする。FETがONの状態では、バッテリBから、FETのドレインdとソースs間を通って負荷回路1へ至る破線のような電流経路が形成される。この状態では、バッテリBからの電流は、FETの寄生ダイオードDsを通らずに、FETのドレインdソースs間を流れる。前述のように、FETのON時のドレインソース間の電圧降下は、ダイオードの順方向電圧降下に比べて小さいので、バッテリ電圧Vaが低下しても、供給電圧Vbの低下の割合は小さい。したがって、バッテリ電圧Vaの低下によって負荷回路1の動作が停止してしまうような事態を回避することができる。図5は、バッテリ電圧Vaおよび供給電圧Vbの変化と、FETのONOFF状態を表している。図中、VfはFETの寄生ダイオードDsにおける順方向電圧降下、V1およびV2は供給電圧Vbに対する電圧の閾値である。閾値V1は、FETがONする電圧であり、閾値V2は、FETがOFFする電圧である。バッテリ電圧Vaが高く、供給電圧Vbが閾値V1以上である場合は、前述のように、FETはOFFの状態にある。バッテリ電圧Vaが低下して、供給電圧Vbが閾値V1未満になると、FETはONとなる。その後、バッテリ電圧Vaが上昇して、供給電圧Vbが閾値V2以上になると、FETは再びOFF状態となる。次に、電源側で負サージが発生した場合の動作を説明する。従来の回路では、FETを常時ON状態で使用するため、図14で説明したように、負サージSGが発生すると、回路中の蓄積電荷が引き抜かれて、FETがOFFする電圧Vthまで供給電圧Vbが低下してしまう。しかるに、本発明の回路では、定常状態図3においてFETはOFF状態にあるため、このような不具合は生じない。これを図6に基づいて説明する。図6では、FETがOFFの状態、すなわち定常状態で、負サージSGが発生している。この負サージSGは、時間幅の短い急峻なパルスである。そこで、このような過渡的な負サージSGに耐えられるドレインソース間電圧耐圧およびアバランシェ耐量を有するFETを選定する。これにより、FETはOFF状態を維持できるので、例えば-100V程度の負サージSGが発生しても、回路中の蓄積電荷が引き抜かれて供給電圧Vbが大きく低下することが回避される。その結果、負荷回路1の動作が停止するのを未然に防止することができる。なお、上記の説明では、負サージが発生した場合を例に挙げたが、瞬間的な電圧低下が発生した場合も、同様のことが言える。以上述べたように、本実施形態によれば、負荷回路1への供給電圧Vbが低下していない定常状態では、FETはOFFしており、供給電圧Vbが低下して電圧改善が必要となった場合にのみ、FETをONするようにしている。定常状態では、図3に示したように寄生ダイオードDsを経由する電流経路が形成され、これは図8の従来例の電流経路に相当する。このため、図8の回路の利点を生かして、バッテリ電圧Vaの一時的な低下があっても、供給電圧Vbが追従して減少しないようにすることができる。一方、供給電圧Vbが低下して閾値未満になると、図4に示したようにFETはON状態となり、寄生ダイオードDsを経由しない電流経路が形成される。この電流経路は、図10の従来例の電流経路に相当する。このため、図10の回路の利点を生かして、バッテリ電圧Vaが低電圧でも、FETでの電圧降下による負荷回路1への影響をなくすことができる。さらに、電源側で負サージや瞬間的な電圧低下が発生したとしても、回路が定常状態にある限り、FETはOFF状態を保つ。したがって、回路中の蓄積電荷の引き抜きによる供給電圧Vbの急激な低下は起こらず、負荷回路1の正常な動作を維持することができる。本発明の他の実施形態を図7に示す。図7において、FET1は、図1のFETと同じPチャンネル型FETであり、FET2は、図1のトランジスタTRに代えて設けられたNチャンネル型FETである。FET2のドレインdは、抵抗R1を介してFET1のゲートgに接続され、FET2のソースsはグランドに接続され、FET2のゲートgは負荷回路1に接続されている。FET2は、制御部10からゲートgに与えられる制御信号に基づいて、ONOFF動作を行う。このようにスイッチング素子としてNチャンネル型FETを用いた場合も、図1の実施形態と同様の動作が行われ、同様の効果を得ることができる。本発明では、上述した実施形態以外にも、種々の実施形態を採用することができる。例えば、上記実施形態では、負荷回路1が制御部10を備えている例を挙げたが、制御部10は負荷回路1と独立して設けてもよい。また、CPU等から構成される制御部10に代えて、供給電圧Vbをアナログ的に検出する電圧検出回路図示省略と、この電圧検出回路で検出された電圧を閾値と比較する比較回路図示省略とを設け、比較回路の出力に基づいて、トランジスタTRのONOFFを制御するような構成を採用してもよい。また、上記実施形態では、スイッチング素子としてトランジスタやFETを用いた例を挙げたが、スイッチング素子としてリレーを用いることもできる。また、上記実施形態では、直流電源として電池バッテリBを例に挙げたが、直流電源は、電池に限らず、交流を直流に変換する回路から構成されていてもよい。さらに、上記実施形態では、車両に搭載される装置に本発明を適用した例を挙げたが、本発明は、車両以外の用途にも適用することができる。