"基準クロック信号に基づいて動作クロックを生成するクロック信号生成部と、フェッチした命令コードをデコードし、当該デコードにより解析した命令内容を実行する命令実行処理を、前記クロック信号生成部よって生成された動作クロックに基づいて行う命令実行部と、ファームウェアを記憶している外部デバイスと前記命令実行部との接続を可能にするインターフェイスと、前記外部デバイスから前記ファームウェアに含まれる命令コードをフェッチする指示を受け付ける指示受付部とを備え、前記命令実行部は、前記指示受付部に前記指示が受け付けられているとき、前記クロック信号生成部によって前記外部デバイスからのデータ読取速度に対応するクロック数に変更された動作クロックに基づいて、前記外部デバイスから前記命令コードをフェッチするとともに、当該フェッチした命令コードのデコードにより解析した命令内容を実行する演算処理装置。前記クロック信号生成部は、外部治具から入力される基準クロック信号に基づいて、前記動作クロックを、前記外部デバイスからのデータ読取速度に対応した動作クロック数に低下させることにより、前記動作クロックの変更を行う請求項1に記載の演算処理装置。請求項1に記載の演算処理装置と、前記演算処理装置の前記インターフェイスに接続可能とされ、前記演算処理装置に適用される前記ファームウェアを記憶した外部デバイスと、前記命令実行部に、前記外部デバイスと同一のクロックを供給するクロック信号供給部とを備え、前記外部デバイスにおいては、前記演算処理装置の前記命令実行部により、前記ファームウェアに含まれる命令コードが読み出される演算処理システム。しかしながら、上記特許文献1に示されるシステムは、装置本体に内蔵されているROMの容量を増加させることはないが、上記の外部プログラムをロード可能な容量を有するRAMを装置本体に備える必要があるため、依然としてコストアップの要因となっていた。本発明は、上記の問題を解決するためになされたもので、装置のコストアップを招くことなく、装置の出荷後にユーザーが使用しない機能を装置本体に組み込む必要をなくすことを目的とする。本発明の請求項1に記載の発明は、基準クロック信号に基づいて動作クロックを生成するクロック信号生成部と、フェッチした命令コードをデコードし、当該デコードにより解析した命令内容を実行する命令実行処理を、前記クロック信号生成部よって生成された動作クロックに基づいて行う命令実行部と、ファームウェアを記憶している外部デバイスと前記命令実行部との接続を可能にするインターフェイスと、前記外部デバイスから前記ファームウェアに含まれる命令コードをフェッチする指示を受け付ける指示受付部とを備え、前記命令実行部は、前記指示受付部に前記指示が受け付けられているとき、前記クロック信号生成部によって前記外部デバイスからのデータ読取速度に対応するクロック数に変更された動作クロックに基づいて、前記外部デバイスから前記命令コードをフェッチするとともに、当該フェッチした命令コードのデコードにより解析した命令内容を実行する演算処理装置である。また、請求項3に記載の発明は、請求項1に記載の演算処理装置と、前記演算処理装置の前記インターフェイスに接続可能とされ、前記演算処理装置に適用される前記ファームウェアを記憶した外部デバイスと、前記命令実行部に、前記外部デバイスと同一のクロックを供給するクロック信号供給部とを備え、前記外部デバイスにおいては、前記演算処理装置の前記命令実行部により、前記ファームウェアに含まれる命令コードが読み出される演算処理システムである。例えば、命令実行部が、当該演算処理装置に内蔵されるROMから1つの命令コードをフェッチするために要する時間が1である場合に、外部デバイスからのデータ読取に100を要するとすれば、命令実行部は、命令コードを当該外部デバイスからフェッチした後、デコードを行う時間までに待ち時間が発生する。そして、この待ち時間を設けるには、新たにプログラミングが必要になる。しかし、上記の各発明では、命令実行部は、外部デバイスから命令コードをフェッチする指示が指示受付部に受け付けられているときに、クロック信号生成部によって外部デバイスからのデータ読取速度に対応するクロック数に変更された動作クロックに基づいて、外部デバイスに記憶されているファームウェアに含まれる命令コードをフェッチするとともに、当該フェッチした命令コードのデコードにより解析した命令内容を実行する。このため、命令実行部は、外部デバイスからのフェッチの後、待ち時間を必要とせずに、デコードと、更に、デコードにより解析された命令内容の実行とが可能である。すなわち、命令実行部は、自らの動作クロックに従って、命令コードのフェッチ、デコード、及び実行を行うだけで、命令実行部の処理速度と、外部デバイスからの命令コード取得速度とを同期させるための処理プログラムや、データをロードするためのRAMの追加等をすることなく、外部デバイスからフェッチした命令コードを実行することができる。このため、本発明によれば、例えば、当該演算処理装置が組み込まれる電子機器の出荷時における調整等で必要なプログラムや機能ではあるが、ユーザーが使用することのない当該プログラム等を本体に組み込むことなく、外部デバイスに記憶されているファームウェアにより当該プログラム等を命令実行部に実行させることができる。さらには、外部デバイスに記憶されているファームウェアの命令コードの示す命令を命令実行部が実行するため、演算処理装置の固体毎にプログラムを記憶させる必要をなくすことができる。これにより、装置のコストアップを招くことなく、装置の出荷後にユーザーが使用しないプログラムを装置本体に組み込む必要をなくすことができる。また、請求項2に記載の発明は、請求項1に記載の演算処理装置であって、前記クロック信号生成部は、外部治具から入力される基準クロック信号に基づいて、前記動作クロックを、前記外部デバイスからのデータ読取速度に対応した動作クロック数に低下させることにより、前記動作クロックの変更を行うものである。この発明では、命令実行部は、クロック信号生成部は、外部治具から入力される基準クロック信号に基づいて、前記動作クロック数を、前記外部デバイスからのデータ読取速度に対応した動作クロック数に低下させることにより、外部デバイスからのデータ読取速度に対応するクロック数に動作クロックを変更するので、動作クロックを変更するための回路又はプログラムを備えることなく、上記動作クロックのクロック数の変更が可能である。本発明によれば、装置のコストアップを招くことなく、出荷後にユーザーが使用しないプログラムを装置本体に組み込む必要をなくすことができる。以下、本発明の一実施形態に係る演算処理装置、演算処理システム、及び演算処理装置を備える画像形成装置について図面を参照して説明する。図1は本発明の一実施形態に係る演算処理装置を備える画像形成装置の機械的構成を示す断面図である。画像形成装置の一例としての複合機1は、コピー機能、プリンター機能、スキャナー機能、およびファクシミリ機能等の複数の機能を兼ね備えている。複合機1は、装置本体2と、装置本体2の側方図1においては左方に配設された給送装置3とを備える。装置本体2は、本体部20と、手差しトレイ4と、装置本体2の上部に配設された原稿読取部5と、原稿読取部5の上方に配設された原稿給送部6とを備えている。また、複合機1のフロント部には、操作部47が設けられている。操作部47は、スタートキー471、テンキー472、表示部473、リセットキー474、及びストップキー475等を備えている。表示部473は、複合機1が備える前記の各機能に関する操作ガイド情報等を表示する例えばLCDLiquidCrystalDisplay等からなる液晶ディスプレイであり、前記各機能を利用する際に必要な各種設定をユーザーが入力可能とするためにタッチパネル機能を有している。スタートキー471は、ユーザーが印刷実行指示を入力するためのキーである。テンキー472は、印刷部数等の数値を入力するためのキーである。リセットキー474は、表示部473で設定された設定内容をリセットするためのキーである。ストップキー475は、実行中の印刷動作を停止させるためのキーである。原稿読取部5は、CCDChargeCoupledDevice及び画像照射ランプ等からなるスキャナー部51と、ガラス等の透明部材により構成された原稿台52と、原稿読取スリット53とを備える。スキャナー部51は、図略の駆動部によって移動可能に構成されている。原稿台52に載置された原稿を読み取るときは、スキャナー部51は、原稿台52に対向する位置で原稿面に沿って移動され、当該原稿面を走査しつつ取得した前記原稿の画像データを後述する制御部10へ出力する。また、原稿給送部6により給送された原稿を読み取るときは、スキャナー部51は、原稿読取スリット53と対向する位置に移動され、原稿給送部6による前記原稿の搬送動作と同期して、当該搬送動作により搬送された当該原稿を、原稿読取スリット53を介して読取し、当該読み取った原稿の画像データを制御部10へ出力する。原稿給送部6は、原稿が載置される原稿載置台61と、画像読み取り済みの原稿が排出される原稿排出部62と、原稿搬送機構63と、を備える。原稿搬送機構63は、図略の給紙ローラ、搬送ローラ、及び用紙反転機構を備えている。原稿搬送機構63は、給紙ローラ及び搬送ローラの駆動により、原稿載置台61に載置された原稿を1枚ずつ繰り出して原稿読取スリット53に対向する位置へ搬送し、原稿読取スリット53を介してスキャナー部51から読取可能とした後、原稿排出部62へと排出する。また、原稿搬送機構63は、用紙反転機構が原稿を表裏反転させて原稿読取スリット53と対向する位置へ再搬送することで、当該原稿の両面の画像を、原稿読取スリット53を介してスキャナー部51から読取可能にしている。さらに原稿給送部6は、その前面側が上方に移動可能となるように装置本体2に対して回動自在に設けられている。原稿給送部6の前面側を上方に移動させて原稿台52上面を開放することにより、原稿台52の上面に読み取り原稿、例えば見開き状態にされた書籍等をユーザーが載置できるようになっている。装置本体2は、それぞれサイズが異なる記録用紙記録媒体の一例を収納する複数の給紙カセット461と、給紙カセット461から記録用紙を1枚ずつ繰り出して画像形成部40へ搬送する給紙ローラ462と、給紙カセット461から搬送されてきた記録用紙に画像を形成して出力する画像形成部40とを備える。画像形成部40は、画像形成機構12と、定着部45とを備える。画像形成機構12は、給紙カセット461、給送装置3、及び手差しトレイ4から給紙された記録用紙Pにトナー像を形成する画像形成動作を行う。画像形成機構12は、中間転写ベルト125と、この中間転写ベルト125に隣接して配設された、マゼンタ用、シアン用、イエロー用及びブラック用にそれぞれの画像形成ユニット12M,12C,12Y,12Bと、中間転写ベルト125を無担走行させる駆動ローラ125aと、二次転写ローラ41とを備えている。各画像形成ユニット12M,12C,12Y,12Bは、それぞれに、感光体ドラム121と、現像装置122と、トナーカートリッジ図略と、帯電装置123と、露光装置124と、一次転写ローラ126と、ドラムクリーニング装置127とを備えている。なお、1つの露光装置124が、各画像形成ユニット12M,12C,12Y,12Bの露光装置を兼ねる構成としてもよい。演算処理装置としての制御部10が複合機1に備えられており、制御部10は、プリントジョブ等の実行時に、各色毎の画像形成ユニット12M,12C,12Y,12Bを駆動制御して、中間転写ベルト125の表面に、マゼンタ、シアン、イエロー、及びブラックのトナー像の転写を重なり合うように行わせ、カラーのトナー像を中間転写ベルト125の表面に形成させる中間転写一次転写。二次転写ローラ41は、中間転写ベルト125の表面に形成されたカラーの上記トナー像を、用紙搬送部411から搬送されてきた記録用紙Pに転写させる。当該トナー像が転写された記録用紙Pは定着部45により当該トナー像が定着される。用紙搬送部411は、用紙搬送路L1と、用紙逆送路L2と、搬送ローラ463、464、及び465を備え、用紙搬送路Lに設けられた搬送ローラ463及び464の駆動により、トナー像が定着された記録紙をスタックトレイ71は排出トレイ48まで搬送する。画像形成部40が記録用紙の両面に画像を形成して出力する場合には、用紙搬送部411は、画像形成部40において一方の面に画像が形成された前記記録用紙を、排出トレイ48側の搬送ローラ463にニップされた状態とした後、当該記録用紙を搬送ローラ463の反転によりスイッチバックさせて用紙逆送路L2に送ることで画像形成部40の上流域に再度搬送する。これにより、画像形成部40により当該記録用紙の他方の面に画像が形成される。次に、複合機1が備える制御部の構成を説明する。図2は複合機1が備える制御部の構成を説明する。制御部10は、複合機1の全体的な動作制御を司るものであり、本発明の一実施形態に係る演算処理装置の一例である。制御部10は、PLL回路100と、CPU101と、チップセット102と、ROM103と、RAM104と、インターフェイス105とを備える。PLL回路クロック信号生成部100は、クロック発振器11、又は外部治具であるクロック発振治具13から入力される基準クロック信号に基づいて、CPU101等の動作制御に用いられる周波数からなるクロック信号を生成する。PLL回路100は、CPU101の動作制御に用いられるシステムクロックと、ROM103及びRAM104の動作制御に用いられるメモリークロックと、インターフェイス105の動作制御に用いられるシステムクロック等をそれぞれ生成する。CPU命令実行部101は、PLL回路100によって生成されたシステムクロックに基づいて、ROM103又は外部デバイス30から、これらに記憶されているプログラムの命令コードをフェッチし、当該フェッチした命令コードをデコードし、当該デコードにより解析した命令内容を実行する命令実行処理を行う。さらに、CPU101は、当該命令実行処理による実行結果をRAM104に書き込むライトバックを行う。これにより、CPU101は、上記プログラムに従った機能を実行する。例えば、ROM103には、演算処理装置としての制御部10が搭載される当該複合機1の動作を制御する動作制御プログラムが記憶され、CPU101は、ROM103から読み出した動作制御プログラムに従って、複合機1の全体的な動作を制御する。また、外部デバイス30には、複合機1の各動作を調整する調整工程用プログラムが記憶され、CPU101は、外部デバイス30から読み出した調整工程用プログラムに従って、複合機1の調整工程における画像形成機構12による画像形成の色合い調整動作や、複合機1の各種動作を制御する。なお、CPU101は、命令コードのフェッチ先をROM103又は外部デバイス30のいずれとするかのモードが示されるフラグ指示受付部1011を備えている。当該フラグ1011には、作業者による複合機1の操作部47の操作で入力される指示に基づいて、上記いずれかのモードを示すフラグが立てられる。チップセット102は、CPU101、ROM103、RAM104、及びインターフェイス105等の間におけるデータの受け渡しを管理する回路である。ROM103は、演算処理装置としての制御部10が搭載される複合機1の動作を制御する動作制御プログラム等を記憶する。ROM103は、メモリーバスによってチップセット102とのデータ通信が可能に接続されている。RAM104は、CPU101の作業領域として用いられるメインメモリーである。RAM105には、CPU101によりライトバック時にデータが書き込まれる。RAM104も、メモリーバスによってチップセット102とのデータ通信が可能に接続されている。インターフェイス105は、PCIスロット、USB、又はPS2等からなり、調整工程用プログラム等のファームウェアを記憶している外部デバイス30の接続が可能とされている。インターフェイス105には、外部デバイス30が、CPU101とデータ通信が可能に接続される。なお、本実施形態では、インターフェイス105に接続された外部デバイス30は、チップセット102を介して、CPU101と接続される。外部デバイス30は、パーソナルコンピューター等からなり、例えば、複合機1の調整工程用プログラムを記憶しており、複合機1に備えられる制御部10のCPU101により、当該調整工程用プログラムに含まれる命令コードが読み出されるフェッチされる。なお、外部デバイスは、演算処理装置としての制御部10、及び複合機1とは別個の装置である。次に、PLL回路100について説明する。図3はPLL回路100の概略構成を示す図である。ここでは、PLL回路100が、CPU101の動作制御に用いられるシステムクロックを生成する構成を説明する。PLL回路100は、位相比較器106と、ループフィルター107と、電圧制御発振回路VoltageControlledOscillator108と、分周器109とを備えている。位相比較器106は、クロック発振器11から入力される基準クロック信号Fref、又はクロック発振治具13から入力される基準クロック信号Fref’のいずれかと、分周器109により分周されたクロック信号Ffbとの位相差を検出する。位相比較器106は、当該位相差を誤差パルスFerrとしてループフィルターに出力する。ループフィルター107は、位相比較器106から出力されてきた誤差パルスFerrの周波数リップル成分を除去してDC電圧に平滑する。ループフィルター107は、当該平滑化したDC電圧を電圧制御発振回路108に出力する。電圧制御発振回路108は、ループフィルター107から入力される上記DC電圧に応じた周波数のパルスからなるクロック信号を出力する。電圧制御発振回路108では、入力される当該DC電圧と、出力する周波数との関係は、任意のゲイン設定により予め定められている。分周器109は、電圧制御発振回路108から出力されるクロック信号を分周し、当該分周したクロック信号Ffbを位相比較器106に帰還させる。位相比較器106では、当該分周されたクロック信号Ffbと、基準クロック信号Fref又は基準クロック信号Fref’との位相差を検出する。分周器109は、電圧制御発振回路108から出力される基準クロック信号Fref又は基準クロック信号Fref’を分周して1/Nの周波数としたクロック信号Ffbを位相比較器106に帰還させるため、PLL回路100電圧制御発振回路108からは、基準クロック信号Fref又は基準クロック信号Fref’のN倍のクロック信号NFref又はクロック信号NFref’が出力される。次に、位相比較器106に接続されるクロック発振器11及びクロック発振治具13を、引き続き図3を参照して説明する。CPU101の動作制御に用いられるシステムクロックを生成するPLL回路100においては、位相比較器106には、クロック発振器11と、クロック発振治具13とが選択的に接続される。クロック発振器11は、制御部10に内蔵されている。クロック発振器11は、複合機1の通常動作画像形成動作、スキャナー動作、プリンター動作、ファクス動作等の通常運転時の動作時に用いられるCPU101の動作周波数からなるクロック信号を生成するための標準の基準クロック信号Frefを出力する。また、クロック発振治具13は、複合機1及び制御部10とは別個の外部治具である。クロック発振治具13は、複合機1において画像形成部12による画像形成の色合いの調整動作等の調整工程を実行する時に用いられるCPU101の動作周波数からなるクロック信号を生成するための調整用の基準クロック信号Fref’を出力する。なお、当該調整工程は、上記調整工程用プログラムに従ったCPU101の動作により行われる。調整用の基準クロック信号Fref’は、インターフェイス105に接続された外部デバイス30から、当該外部デバイス30に記憶されている調整工程用プログラムの命令コードをフェッチする際のCPU101の動作速度に対応している。すなわち、調整用の基準クロック信号Fref’は、CPU101が外部デバイス30の調整工程用プログラムの1つの命令コードをフェッチするのに要する時間と同一、又は当該時間以上のパルス幅となる周波数のクロック信号NFref’を、PLL回路100により生成するための周波数からなる。外部デバイス30の調整工程用プログラムに含まれる命令コードをフェッチする際のCPU101による動作速度は、ROM102に記憶されているプログラムの命令コードをフェッチする際の動作速度よりも遅いため、当該外部デバイス30からの命令コードのフェッチの完了後に、待ち時間を設けずに、当該フェッチされた命令コードのデコード、及び当該デコードにより解析された当該命令コードの示す命令内容の実行を可能とするために、クロック発振治具13から出力される調整用の基準クロック信号Fref’に基づいて、PLL回路100に上記クロック信号NFref’を生成させる。CPU101が、PLL回路100により生成されたクロック信号がHigh信号及びLow信号に変化する毎に、フェッチ、デコード、又は実行を順番に実行していく設定の場合を例にして説明する。なお、本実施形態では、当該設定を採用している。CPU101が、当該演算処理装置に内蔵されるROM103から1つの命令コードをフェッチする際に用いるクロック信号の周波数が500kHzであり、当該ROM103から上記動作制御プログラムに含まれる1つの命令コードのフェッチに要する時間が1μsである場合に、外部デバイス30からのデータ読取に100μsを要するとすれば、調整用の基準クロック信号Fref’は、CPU101が外部デバイス30から上記調整工程用プログラムに含まれる1つの命令コードをフェッチする際に用いるクロック信号NFref’を周波数5kHzとしてPLL回路100が生成する周波数とされる。なお、上述したように、当該クロック信号NFref’は、CPU101が外部デバイス30に記憶されている調整工程用プログラムの命令コードをフェッチするのに要する時間と同一、又は当該時間以上のパルス幅となるパルスの周波数を有するものであれば足りる。続いて、位相比較器106へのクロック発振器11及びクロック発振治具13の接続切換を説明する。複合機1の上記通常動作時には、クロック発振器11が位相比較器106に接続され、複合機1における上記調整工程の実行時には、調整工程用のクロック発振治具13が位相比較器106に接続される。クロック発振器11及びクロック発振治具13の接続切換は、作業者により、調整工程実行時に、制御部10等を搭載するメインボード基板上に設けられたPLL回路100の端子に接続するピンを用いて行われる。作業者は、当該ピンに、調整工程用のクロック発振治具13を接続し、PLL回路100の位相比較器106に対してクロック発振治具13から出力される上記調整用の基準クロック信号Fref’を供給し、当該調整用の基準クロック信号Fref’を用いて位相比較器106により処理が行われるようにする。なお、作業者は、複合機1での調整工程が終了すると、上記ピンに対する調整工程用のクロック発振治具13の接続を解除する。これにより、複合機1において調整工程の実行時には、制御部10のPLL回路100は、上記調整工程用のクロック発振治具13から出力される調整用の基準クロック信号Fref’に基づいて、CPU101の動作用のクロック信号を生成するため、CPU101は当該クロック信号に基づいて行われるフェッチ、デコード、及び実行の動作は、外部デバイス30に記憶されている調整工程用プログラムの命令コードをフェッチする際のCPU101による動作速度と同速又は同速以下の速度で行われることになる。図4は、CPU101が通常動作時に用いるクロック信号NFrefの波形を示す図である。例えば、図4に示すように、CPU101は、ROM102に記憶されている動作制御プログラムの命令コードを実行する際、標準の基準クロック信号Frefに基づいてPLL回路100が生成するクロック信号NFrefに基づいて、そのHigh信号及びLow信号の毎に、フェッチ、デコード、実行の動作を行う。これに対して、CPU101が、外部デバイス30に記憶されている調整工程用プログラムの命令コードをフェッチする場合、当該外部デバイス30は、制御部10及び複合機1に対してインターフェイス105を介して接続されているため、当該フェッチの速度は、ROM103に記憶されている動作制御プログラムの命令コードをCPU101がフェッチする速度よりも遅くなる。このため、CPU101は、上記比較的周波数の高いクロック信号NFrefのHigh信号及びLow信号の毎にフェッチ、デコード、又は実行の動作を順に行う処理では、フェッチが未完了の場点で次のHigh信号又はLow信号が到来し、このタイミングではデコードを行うことができない。このため、外部デバイス30に記憶されている調整工程用プログラムの命令コードのフェッチが終了するまで、デコードを待機しなければならない。このため、CPU101に、当該待機を行わせるためのプログラム又は回路が更に必要になる。このため、複合機1における調整工程の実行時には、作業者による上記切換により、PLL回路100の位相比較器106に、クロック発振治具13から出力される調整用の基準クロック信号Fref’が供給されるようにして、PLL回路100が、当該調整用の基準クロック信号Fref’に基づいて、CPU101の動作用のクロック信号NFref’を生成し、CPU101が当該クロック信号NFref’に基づいて、そのHigh信号及びLow信号の毎に、フェッチ、デコード、又は実行を順に行うようにする。図5は、CPU101が調整工程実行時に用いるクロック信号NFref’の波形を示す図である。上述したように、調整用の基準クロック信号Fref’は、CPU101が外部デバイス30に記憶されている調整工程用プログラムの命令コードをフェッチするのに要する時間と同一、又は当該時間以上のパルス幅からなる周波数のクロック信号NFref’を、PLL回路100により生成するための周波数からなるので、PLL回路100により生成された当該クロック信号NFref’に基づいて、そのHigh信号及びLow信号の毎に、フェッチ、デコード、又は実行を順に行えば、図5に示すように、外部デバイス30のプログラムからの命令コードのフェッチは1パルス内に完了し、これに続く次のパルスは当該フェッチ完了後に到来することになるため、当該次のパルスが到来したタイミングでデコードを行い、更に、続いて到来するHigh信号又はLow信号に基づいて命令実行を行うことが可能となる。次に、複合機1における調整工程の実行手順について説明する。図6は複合機1における調整工程の実行手順を示す図である。例えば、3つの調整工程用プログラム1~3に基づいて複合機1の調整を行う場合における調整工程の手順を説明する。調整開始時、作業者は、複合機1の操作部47を操作して、調整工程モード換言すれば、外部デバイス30の調整工程用プログラムの命令コードを読み出すモードを示すようにフラグ1011を立てる。当該処理は、例えば、複合機1のROM102に記憶されているファームウェアに従った動作により行われる。続いて、作業者は、CPU101等を搭載するメインボード基板上に設けられたPLL回路100の端子に接続されるピンに、調整工程用のクロック発振治具13を接続する。これにより、CPU101のPLL回路100に対して調整工程用のクロック発振治具13から出力される調整用の基準クロック信号Fref’が供給される。この後、作業者は、USB等のインターフェイス105に、パーソナルコンピューター等の外部デバイス30を接続する。そして、作業者は、当該外部デバイス30のファームウェアである調整工程用プログラム1により、複合機1の制御部10を起動する。このとき、制御部10のCPU101は、上記フラグ1011の示す調整工程モードに従って、インターフェイス105を介して、外部デバイス30に記憶されている調整工程用プログラムに含まれる命令コードをフェッチする。CPU101による当該フェッチは、上記調整用基準クロック信号Fref’に基づいてPLL回路100により生成される周波数のクロック信号NFref’に基づいて行われる。外部デバイス30のプログラムからの命令コードのフェッチは調整用のクロック信号NFref’のHigh信号又はLow信号毎に完了し、続くデコード又は実行は、調整用のクロック信号NFref’により連続して次に送られてくるHigh信号又はLow信号毎に順に行われる。作業者は、上記調整工程用プログラム1に基づく調整工程が終了すると、外部デバイス30のファームウェアである調整工程用プログラム2により、複合機1の制御部10を起動する。このときのCPU101による当該フェッチ、デコード及び実行も、調整工程用プログラム1の場合と同様に、上記調整用のクロック信号NFref’に基づいて行われる。さらに、作業者は、上記調整工程用プログラム2に基づく調整工程が終了すると、外部デバイス30のファームウェアである調整工程用プログラム3により、複合機1の制御部10を起動する。このときのCPU101による当該フェッチ、デコード及び実行も、調整工程用プログラム1の場合と同様に、上記調整用のクロック信号NFref’に基づいて行われる。作業者は、上記3つの工程が終了すると、外部デバイス30のファームウェアである自動照合プログラムにより、複合機1の制御部10を起動して自動照合を実施し、調整工程モードを終了させる。作業者は、例えば、外部デバイス30のファームウェアにより複合機1のフラグ1011に示されている調整工程モードのフラグをオフにする。また、作業者は、複合機1での調整工程が終了すると、上記ピンに対する調整工程用のクロック発振治具13の接続を解除する。上述した実施形態によれば、CPU101による処理速度と、外部デバイス30からの命令コード取得速度を同期させるための処理プログラムの組み込みや、外部デバイス30から取得したデータをロードするためのRAMの追加等といったアーキテクチャーの変更を制御部10に対して行うことなく、外部デバイス30からフェッチした命令コードを実行できる。また、本実施形態によれば、例えば複合機1の出荷時における調整等に必要なプログラムや機能であるが、出荷後にはユーザーが使用することのない当該プログラムや機能を複合機1及び制御部10に組み込むことなく、外部デバイス30に記憶されているファームウェアである調整工程用プログラムにより当該プログラム又は機能をCPU101に実行させることができる。さらには、複合機1に調整工程用プログラムを記憶させずに、外部デバイス30に記憶されている調整工程用プログラムから調整工程を実行するため、複合機1及び制御部10の固体毎に調整工程用プログラムを記憶させる必要もない。従って、複合機1及び制御部10のコストアップを招くことなく、出荷後にユーザーが使用しないプログラム又は機能を複合機1及び制御部10に組み込む必要をなくすことができる。なお、本発明は上記実施の形態の構成に限られず種々の変形が可能である。例えば、上記実施形態では、PLL回路100は、外部のクロック発振治具13から入力される調整用の基準クロック信号Fref’に基づいて、調整用のクロック信号NFref’を生成しているが、この構成に限定されず、調整用の基準クロック信号Fref’は、制御部10に内蔵されるパルス発振器により、PLL回路100に供給されるものであってもよい。"