"半導体素子を内蔵する配線基板であって、前記配線基板は、前記半導体素子と、該半導体素子の少なくとも外周側面を覆う周辺絶縁層と、当該配線基板の上面側に設けられた上面側配線とを含み、前記半導体素子は、その上面側に、前記上面側配線と電気的に接続する内部端子を有し、前記内部端子は、当該半導体素子の絶縁表層から露出する第1導電部と、該第1導電部上の密着層と、該密着層上の第2導電部とを含み、前記密着層は、前記第1導電部の露出面を覆い該露出面の周囲の絶縁表層上に設けられ、且つ、前記第2導電部を取り囲み該第2導電部の外縁より外側周囲へ延在している、配線基板。前記第1導電部、前記密着層および前記第2導電部はそれぞれ金属材料からなり、前記絶縁表層は樹脂材料からなる、請求項1に記載の配線基板。前記密着層は、Ti、W、Mo、Cr、V、Ta及びNiから選ばれる金属を含む金属材料からなる、請求項1又は2に記載の配線基板。前記第2導電部は、金、銀、銅、ニッケル、錫およびパラジウムから選ばれる金属を含む金属材料からなる、請求項1から3のいずれか一項に記載の配線基板。前記第2導電部は、銅又は銅系合金からなる、請求項1から3のいずれか一項に記載の配線基板。前記半導体素子は、複数の前記内部端子を有し、一体に形成された密着層を共有する隣り合う内部端子を含む、請求項1から5のいずれか一項に記載の配線基板。複数の前記内部端子は、一体に形成された密着層を共有する隣り合う電源端子を含む、請求項6に配線基板。複数の前記内部端子は、一体に形成された密着層を共有する隣り合うグランド端子を含む、請求項6又は7に記載の配線基板。前記第2導電部は、前記密着層に接触する下面の外縁の周長が当該第2導電部の上面の外縁の周長より大きく、当該第2導電部の基板平面方向に沿った断面の外縁の周長が上面側から下面にかけて漸次拡大している、請求項1から8のいずれか一項に記載の配線基板。前記第1導電部は、前記絶縁表層下の配線の一部であり、該絶縁表層の開口からの露出部分である、請求項1から9のいずれか一項に記載の配線基板。前記第1導電部は、前記絶縁表層の開口に設けられた導電部である、請求項1から9のいずれか一項に記載の配線基板。前記配線基板はベース絶縁層を含み、該ベース絶縁層の上面側に前記半導体素子および前記周辺絶縁層が設けられている、請求項1から11のいずれか一項に記載の配線基板。前記上面側配線を覆う保護絶縁膜を有し、該保護絶縁膜は開口を有し、該開口内の前記上面側配線の露出部からなる外部端子、または該開口に設けられた導電部からなる外部端子を備えた、請求項1から12のいずれか一項に記載の配線基板。前記配線基板の上面側に交互に設けられた配線と絶縁層を含む上面側配線構造層を有し、最上層側の絶縁層に開口を有し、該開口内の配線の露出部からなる外部端子、または該開口に設けられた導電部がからなる外部端子を備えた、請求項1から12のいずれか一項に記載の配線基板。前記配線基板は、当該配線基板の下面側に設けられた下面側配線を含む、請求項1から14のいずれか一項に記載の配線基板。前記配線基板は、前記周辺絶縁層に、前記上面側配線および前記下面側配線と電気的に接続された素子側方ビアを含む、請求項15に記載の配線基板。前記下面側配線を覆う保護絶縁膜を有し、該保護絶縁膜は開口を有し、該開口内の前記下面側配線の露出部からなる外部端子、または該開口に設けられた導電部からなる外部端子を備えた、請求項15又は16に記載の配線基板。前記配線基板の下面側に交互に設けられた配線と絶縁層を含む下面側配線構造層を有し、最下層側の絶縁層に開口を有し、該開口内の配線の露出部からなる外部端子、または該開口に設けられた導電部がからなる外部端子を備えた、請求項15又は16に記載の配線基板。前記配線基板は、当該配線基板の下面側に設けられた支持基板を含む、請求項1から14のいずれか一項に記載の配線基板。前記半導体素子の下面に、絶縁性接着剤を介してノイズシールド回路パターンが設けられている、請求項1から19のいずれか一項に記載の配線基板。前記半導体素子の下面に、導電性接着剤を介して電位安定化回路パターンが設けられている、請求項1から19のいずれか一項に記載の配線基板。半導体素子を内蔵する配線基板においては、半導体素子の構成材料と、配線基板を構成する樹脂材料との熱膨張係数の差が大きいため、半導体素子と配線基板との電気的接続部分に加わる応力が大きく、この接続部分が破断しやすいという問題がある。本発明の目的は、高密度な半導体素子を内蔵した薄型で高信頼性の配線基板を提供することにある。本発明の一態様によれば、半導体素子を内蔵する配線基板であって、前記配線基板は、前記半導体素子と、該半導体素子の少なくとも外周側面を覆う周辺絶縁層と、当該配線基板の上面側に設けられた上面側配線とを含み、前記半導体素子は、その上面側に、前記上面側配線と電気的に接続する内部端子を有し、前記内部端子は、当該半導体素子の絶縁表層から露出する第1導電部と、該第1導電部上の密着層と、該密着層上の第2導電部とを含み、前記密着層は、前記第1導電部の露出面を覆い該露出面の周囲の絶縁表層上に設けられ、且つ、前記第2導電部を取り囲み該第2導電部の外縁より外側周囲へ延在している、配線基板が提供される。本発明によれば、高密度な半導体素子を内蔵した薄型で高信頼性の配線基板を提供することができる。本発明の好適な実施形態について以下に説明する。本実施形態の配線基板は、半導体素子例えば、LSIチップ等のICチップを内蔵し、この半導体素子の少なくとも外周側面を覆う周辺絶縁層と、当該配線基板の上面側に設けられた上面側配線を含む。さらにベース絶縁層を含み、このベース絶縁層上に、半導体素子および周辺絶縁層が設けられていてもよい。この半導体素子は、その上面側に、前記上面側配線と電気的に接続する内部端子を有する。この内部端子は、この半導体素子の絶縁表層から露出する第1導電部と、この第1導電部上の密着層と、この密着層上の第2導電部を含む。この密着層は、第1導電部の露出面を覆うようにこの露出面の周囲の絶縁表層上に設けられている。すなわち、この密着層は、第1導電部の露出面と絶縁表層の表面に接触している。また、この密着層は、第2導電部を取り囲むようにこの第2導電部の外縁より外側周囲へ延在し、密着層の外縁は第2導電部の外縁の外側に配置されている。すなわち、第2導電部の外縁密着層との接触面の外縁が密着層の外縁絶縁表層との接触面の外縁より内側に配置されている。この密着層の材料は、半導体素子の絶縁表層の絶縁材料および第2導電部の導電性材料の両方に対して密着性に優れた導電性材料を用いる。この密着層の材料は、第1導電部の導電性材料に対しても密着性に優れることが望ましい。このような導電性材料であれば特に制限はないが、樹脂材料および金属材料の両方に対して密着性に優れる、Ti、W、Mo、Cr、V、Ta及びNiから選ばれる一種の金属又は二種以上の金属からなる合金、あるいはこれらの金属又は合金を基材とする金属材料を好適に用いることができる。これらの中でもTi、W、又はTiもしくはWを基材とする金属材料が好ましい。この金属材料中の基材の含有量は、70質量以上が好ましく、80質量以上がより好ましく、90質量以上がさらに好ましい。第2導電部の材料としては、金、銀、銅、ニッケル、錫およびパラジウムから選ばれる一種の金属または二種以上の金属からなる合金、あるいはこれらの金属又は合金を基材とする金属材料を用いることができる。この金属材料中の基材の含有量は、70質量以上が好ましく、80質量以上がより好ましく、90質量以上がさらに好ましい。導電性、加工性、コスト等の点から、銅又は銅系合金が好ましい。内部端子の第1導電部の材料としては、第1導電部が配線の露出部である場合は、通常の配線材料が挙げられる。例えば、銅、銀、金、ニッケル、アルミニウム、チタン、モリブデン、タングステン及びパラジウムからなる群から選択される一種の金属又は二種以上の金属からなる合金、あるいはこれらの金属または合金を基材とする金属材料を用いることができる。この金属材料中の基材の含有量は、70質量以上が好ましく、80質量以上がより好ましく、90質量以上がさらに好ましい。導電性、加工性、コスト等の点から、銅又は銅系合金が好ましい。内部端子の第1導電部が、開口内に設けられた導電部である場合、銅、アルミニウム、金、銀およびハンダ材料からなる群から選択された一種の金属または二種以上の金属からなる合金、あるいはこれらの金属または合金を基材とする金属材料を用いることができる。この金属材料中の基材の含有量は、70質量以上が好ましく、80質量以上がより好ましく、90質量以上がさらに好ましい。この第1導電部の下にNi等からなるバリア層を設けてもよい。密着層は、第2導電部と半導体素子の絶縁表層に対して密着性に優れていることに加えて、第2導電部を取り囲む密着層延在部によって素子の絶縁表層との接触面積が大きくなっている。これにより、この端子に加わる応力に対して端子が剥がれにくくなり、接続信頼性を高めることができる。また、密着層と第2導電部との接触面積は、第1導電部の露出面積より大きくすることができ、これにより、接続信頼性をさらに高めることができる。さらに、互いに電気的に結合されてもよい隣り合う端子間において一体に形成された密着層を共有する構造を設けることによって、端子間の領域を利用して密着層と素子の絶縁表層との接触面積を大きくすることができ、端子の密着強度をより向上させることができる。例えば、電源端子同士が隣り合うように端子を配置し、これらの電源端子間で一体に形成された密着層を共有することにより、密着強度の向上と電位の安定化効果を得ることができる。また、グランド端子同士が隣り合うように端子を配置し、これらのグランド端子間で一体に形成された密着層を共有することにより、密着強度の向上と電位の安定化効果を得ることができる。また、第2導電部は、前記密着層に接触する下面の外縁の周長が当該第2導電部の上面の外縁の周長より大きく、当該第2導電部の基板平面方向に沿った断面の外縁の周長が上面側から下面にかけて漸次拡大する形状にすることができる。例えば、第2導電部の下面密着層との接触面の外径が上面側の外径より大きいテーパ形状にすることができる。これにより、端子の密着強度をより一層向上でき、接続信頼性をさらに高めることができる。配線基板の下面側には配線下面側配線を設けることが好ましい。この場合、前記周辺絶縁層に、この下面側配線および前記上面側配線と電気的に接続された素子側方ビアを設けることが好ましい。配線基板の下面側に配線を設けない場合は、配線基板の下面側に支持基板を設けることが好ましい。支持基板は、無機材料や金属材料、樹脂材料等からなる基板を用いることができ、基板材料としては、例えば、Si、ガラス、セラミック、銅、銅系合金、アルミニウム、アルミ合金、ステンレス、ポリイミド樹脂、エポキシ樹脂が挙げられる。支持基板上に、半導体素子および周辺絶縁層を設けることができる。配線基板の下面側には、製造の容易さ、配線基板下面側の封止性や平坦性、反り防止等の点から、ベース絶縁層を設けてもよい。このベース絶縁層の上面側に半導体素子および周辺絶縁層を設けることができる。このベース絶縁層の下面側には、配線下面側配線を設けることができ、下面側配線を設けない場合は支持基板を設けることができる。本実施形態の配線基板は、前記の上面側配線として、内蔵された半導体素子の直上から、当該半導体素子の外縁より外側の周辺領域前記周辺絶縁層の上面へ引き出されたファンアウト配線を含むことができ、このファンアウト配線は、上記の内部端子を介して半導体素子内の配線に電気的に接続することができる。また、このファンアウト配線は、上記の素子側方ビアを介して前記の下面側配線と電気的に接続することができる。本実施形態の配線基板に内蔵される半導体素子は、半導体基板と、この半導体基板上に交互に設けられた第1配線および第1絶縁層を含む第1配線構造層と、この第1配線構造層上に交互に設けられた第2配線および第2絶縁層を含む第2配線構造層とを含むことができる。前記の上面側配線は、第2配線を介して第1配線と電気的に接続することができる。第2配線の厚さは、第1配線の厚さより大きく、前記上面側配線の厚さより小さい。第2絶縁層は、樹脂材料で形成され、その厚さは第1絶縁層の厚さより大きい。第2絶縁層は、第1絶縁層と異なる材料で形成されている。第1絶縁層の材料としては電気特性と高い加工精度を優先した材料が用いられるのに対して、第2絶縁層の材料としては信頼性を重要視した靱性の高い樹脂材料を用いることが好ましい。これにより、半導体素子を薄くした状態であっても耐衝撃性を向上することができる。また、このような樹脂材料からなる第2絶縁層を含む第2配線構造層によって応力緩和効果を得ることができる。第2配線構造層は、第2絶縁層として、第1絶縁層の弾性率より小さい弾性率の絶縁層を含むことが好ましい。また、第2絶縁層はフィラーを含まないことが好ましい。第1配線構造層は、第1絶縁層として、加工精度等の点から無機絶縁材料からなる絶縁層を含むことができる。また、第1配線構造層は、第1絶縁層として、電気特性の点から低誘電率材料からなる絶縁層を含んでいてもよい。第1配線構造層は、無機絶縁材料からなる絶縁層と低誘電率材料からなる絶縁層の両方を含んでいてもよい。第1配線構造層は、有機絶縁材料からなる絶縁層を含んでいてもよい。第2配線は、第1配線の設計ルール、前記上面側配線の設計ルール、及び前記下面側配線の設計ルールと異なる設計ルールにより形成され、当該第2配線の最小配線幅および最小配線間隔はそれぞれ、第1配線の最小配線幅および最小配線間隔より大きく、且つ前記上面側配線および前記下面側配線の最小配線幅および最小配線間隔より小さいことが好ましい。第2配線の厚さは第1配線の厚さより大きく、且つ第2絶縁層の厚さは第1絶縁層の厚さより大きい。この第2配線は、第1配線の厚さの2倍以上の厚さを有することが好ましく、3倍以上の厚さを有することがより好ましい。この第2絶縁層は、第1絶縁層の厚さの2倍以上の厚さを有することが好ましく、3倍以上の厚さを有することがより好ましい。また、第2配線は第1配線の厚さの2倍以上の厚さを有し、且つこの第2絶縁層は第1絶縁層の厚さより2倍以上の厚さを有することがより好ましく、さらに、第2配線は第1配線の厚さの3倍以上の厚さを有し、且つこの第2絶縁層は第1絶縁層の厚さより3倍以上の厚さを有することがより好ましい。第2配線構造層は、その下面全体が第1配線構造層の上面上に設けられ、第2配線構造層の外周側面は、第1配線構造層の外周側面および半導体基板の外周側面とともに、半導体素子としての外周側面を構成することができる。また、第2配線構造層の外周側面が第1配線構造層の外周側面より内側に配置、すなわち、第2配線構造層の外周側面が第1配線構造層の上面の外縁より内側に配置されていてもよい。また、第2配線構造層の外周側面は、内側へ傾斜してテーパ形状を形成していてもよい。第1配線構造層は、その上面側に、第2配線と接続する第1接続部を有し、第2配線構造層は、その上面側に、第1接続部と導通し且つ前記ファンアウト配線と接続する第2接続部内部端子を有し、この第2接続部は、第1接続部の位置より前記半導体素子の外縁側へ向かう方向へ再配置されていることが好ましい。本実施形態の配線基板は、上記の上面側配線を覆う保護絶縁膜を有し、この保護絶縁膜に開口を有し、この開口内の前記上面側配線の露出部からなる外部端子、またはこの開口に設けられた導電部からなる外部端子を備えることができる。本実施形態の配線基板は、この配線基板上に交互に設けられた配線と絶縁層を含む上面側配線構造層を有することができ、この上面側配線構造層は、少なくとも最下層側の配線として前記ファンアウト配線を含み、このファンアウト配線は上層側に設けられた配線と電気的に接続することができる。上面側配線構造層の絶縁層は、第2絶縁層の材料と異なる樹脂材料から形成することができる。この上面側配線構造層の絶縁層はフィラーを含有することができ、他方、第2絶縁層はフィラーを含まないことが好ましい。上面側配線構造層の配線の厚さは第2配線の厚さより大きく、且つ上面側配線構造層の絶縁層の厚さは第2絶縁層の厚さより大きいことが好ましい。上面側配線構造層の配線は、第2配線の厚さの2倍以上の厚さを有することがより好ましい。上面側配線構造層の絶縁層は、第2絶縁層の2倍以上の厚さを有することがより好ましい。本実施形態の配線基板は、上記の上面側配線構造層を有する場合、最上層側に開口をもつ絶縁層を有し、この開口内の配線の露出部からなる外部端子、またはこの開口に設けられた導電部からなる外部端子を備えていてもよい。本実施形態の配線基板は、当該配線基板の下面側に交互に設けられた絶縁層および配線を含む下面側配線構造層を有していてもよい。この下面側配線構造層は、最上層側の配線として前記下面側配線を含む。本実施形態の配線基板は、上記の下面側配線構造層を有する場合、最下層側に開口をもつ絶縁層を有し、この開口内の配線の露出部からなる外部端子、またはこの開口に設けられた導電部からなる外部端子を備えていてもよい。本実施形態の配線基板は、上記の下面側配線構造層に代えて、上記の下面側配線を覆う保護絶縁膜を有し、この保護絶縁膜に開口を有し、この開口内の前記下面側配線の露出部からなる外部端子、またはこの開口に設けられた導電部からなる外部端子を備えていてもよい。上記の周辺絶縁層は、樹脂材料で形成でき、この樹脂材料はフィラーを含有してもよいし、織布又は不織布からなる補強材を含有していてもよい。本実施形態の配線基板においては、上記の周辺絶縁層が、搭載された半導体素子の上面特に端子を覆うことなく外周側面を覆い、この半導体素子の上面の端子からこの周辺絶縁層上に前記ファンアウト配線を設けることができる。あるいは、この周辺絶縁層が、搭載された半導体素子の上面および外周側面を覆い、この周辺絶縁層上において当該半導体素子の直上の部分素子の端子に接続するビア又はポストの露出部から当該半導体素子の外縁より外側の領域に前記ファンアウト配線を設けることができる。本実施形態の配線基板において、半導体素子の下面側には、接着層を介して回路パターンを設けてもよい。その場合、接着層を絶縁層とし、回路パターンをグランド電位とすることにより、ノイズシールド効果を得ることができる。また、接着層を導電層とし、回路パターンを半導体素子の電源電位とすることにより、半導体素子の動作安定化効果を得ることができる。搭載される半導体素子は、その半導体基板の下面側に第3配線と第3絶縁層を含む第3配線構造層を有することができる。第3配線と第3絶縁層は交互に設けて多層構造を形成することができる。この第3配線は、前記の下面側配線構造層の配線と電気的に接続してもよい。この半導体素子は、半導体基板を貫通する素子内ビアを有することができ、この素子内ビアを介して半導体素子内の配線第1配線などと第3配線を電気的に接続することができる。本発明の説明において、上層側に位置する配線構造層と下層側に位置する配線構造層との間での配線の厚さの比較および絶縁層の厚さの比較は、それぞれ、上層側に位置する配線構造層の配線および絶縁層の最小厚さと下層側に位置する配線構造層の配線および絶縁層の最大厚さとを比較するものとする。例えば、第2配線の厚さは、第1配線の厚さより大きいとは、第2配線の最小厚さが第1配線の最大厚さより大きいことを意味し、第2配線は、第1配線の厚さの2倍以上の厚さを有するとは、第2配線の最小厚さは第1配線の最大厚さの2倍以上であることを意味する。本実施形態において、第1配線の厚さは0.08μm以上1.6μm以下に設定でき、0.1μm以上1.2μm以下が好ましく、その場合、第2配線の厚さは、3μm以上12μm以下に設定することが好ましく、5μm以上10μm以下がより好ましい。上面側配線構造層の配線の厚さは、設定した第2配線の厚さより大きく設定することが好ましい。絶縁層の厚さは、配線の厚さに応じて適宜設定できるが、第1絶縁層の厚さ図10Bにおいては配線含有層212の下面から層間絶縁膜211の上面に至る基板に垂直方向の長さは0.09μm以上3.0μm以下に設定でき、0.1μm以上2.0μm以下が好ましい。第2絶縁層の厚さは、例えば3μm以上に設定でき、4μm以上30μm以下が好ましく、7μm以上20μm以下がより好ましい。上面側配線構造層の絶縁層の厚さは、設定した第2絶縁層の厚さより大きく設定することが好ましい。本発明の説明において、各配線構造層において配線と交互に設けられた絶縁層の厚さとは、下層側の配線の下面に接する絶縁層の上面から上層側の配線の下面に接する絶縁層の上面にいたる厚み方向基板平面に垂直方向に沿った長さとする。半導体素子が第1配線構造層と第2配線構造層を含む実施形態によれば、半導体素子の微細な第1配線構造層上に設けた第2の配線構造層において、電源系配線とグランド系配線をそれぞれ集約でき、結果、端子数を減少させることができる。端子数を減少できると、端子のサイズやピッチを大きくできるため、実装性と接続信頼性を高めることができる。また、半導体素子から周辺領域へ引き出されるファンアウト配線によって、半導体素子内のピッチに対して十分に拡大したピッチで配線構造や端子を形成できる。このように、端子数を減少させるとともに、配線ピッチや端子ピッチを拡大できるため、より高密度な半導体素子を内蔵することができ、また接続信頼性を高めることができる。また、より多くの信号線を引き出すことが可能になるため、より高機能な半導体素子を内蔵することができる。また、このような実施形態によれば、上面側配線または上面側配線構造層と第1配線構造層との間に第2配線構造層があることにより、主に熱変形により発生する応力を緩和することができ、接続不良を抑えることができる。半導体素子の絶縁材料無機材料や低誘電率材料と、この半導体素子を収容する配線基板あるいはこの配線基板上に設けられる部材を構成する絶縁材料樹脂材料との熱膨張率の差が大きいため、製造時や使用時に、半導体素子と配線基板との接続部分例えばビアと端子部との接続部に応力特に基板平面に沿った横方向の応力が発生し、この接続部分が破断しやすいという問題がある。この問題は、半導体素子の絶縁材料の機械的特性が低いことに起因し、低誘電率材料Lowk材料を用いたときにより顕著になる。本実施形態における第2配線構造層は、第2絶縁層が第1絶縁層の材料より機械的特性、特に機械的強度である破断強度や破断伸び率に優れた樹脂材料で形成されているため、この第2配線構造層により応力を緩和することができる。十分な応力緩和効果を得る点から、第2配線構造層は、第2絶縁層として、第1絶縁層の弾性率より小さい弾性率の絶縁層を含むことが好ましく、上面側配線構造層を設けた場合は、第2配線構造層は、第2絶縁層として、上面側配線構造層の絶縁層の弾性率より大きい弾性率の絶縁層を含むことが好ましい。これらの絶縁層の弾性率の比較は25°Cにおける比較とする。第2絶縁層および上面側配線構造層の絶縁層の材料は、25°Cにおける弾性率が、例えば0.15~8GPaのものが使用できる。第1絶縁層の材料は、25°Cにおける弾性率が、例えば4GPa以上のものが使用できる。low-k材としては、25°Cでの弾性率が4~10GPaのものを好適に使用できる。本発明の説明において、絶縁層の膜強度及び破断伸び率は、JISK7161引張特性試験に準拠した絶縁材料の引っ張り試験による測定値に相当し、弾性率は、この引っ張り試験結果に基づいた歪み0.1における強度からの算出値に相当する。熱膨張率はJISC6481に準拠したTMA法による測定値に相当する。また、第2配線は、微細な第1配線と、大型の上面側配線または上面側配線構造層の配線との中間のサイズの設計ルールで形成されていることが好ましい。このような第2配線を含む第2配線構造層によって、第2配線構造層を設けない場合の接続部における急峻なサイズ差による応力集中を適度に緩和することができる。また、第2配線構造層は、応力に十分に対応できる配線厚み及び絶縁厚みの組み合わせを有するとともに、接続部に集中する応力に十分に対応できるビア部分の接触面積を確保することができ、結果、応力発生時でも良好な接続状態を保てる接続強度が得られる。また、第2配線構造層により、前述した通り、第1配線構造層から十分な信号線を引き出すことができる。第1配線構造層、第2配線構造層、上面側配線構造層あるいは上面側配線、下面側配線構造層あるいは下面側配線における配線の最小デザインルールL/Sは以下の通りに設定することが好ましいLは配線幅、Sは配線間隔を示す。第1配線構造層の配線の最小デザインルールは、L/S=0.01μm/0.01μmであることが好ましく、すなわち、第1配線は、最小配線幅が0.01μm以上であり、最小配線間隔が0.01μm以上であることが好ましい。第2配線構造層の配線の最小デザインルールは、L/S=2μm/2μmであることが好ましく、すなわち、第2配線は、最小配線幅が2μm以上であり、最小配線間隔が2μm以上であることが好ましい。上面側配線構造層あるいは上面側配線の配線の最小デザインルールは、L/S=5μm/5μmであることが好ましく、すなわち、上面側配線構造層の配線あるいは上面側配線は、最小配線幅が5μm以上であり、最小配線間隔が5μm以上であることが好ましい。下面側配線構造層あるいは下面側配線の配線の最小デザインルールは、L/S=5μm/5μmであることが好ましく、すなわち、下面側配線構造層の配線あるいは下面側配線は、最小配線幅が5μm以上であり、最小配線間隔が5μm以上であることが好ましい。歩留まりの安定化の観点から、以下のデザインルールに設定することが好ましい。第1配線構造層の配線の最小デザインルールは、L/S=0.02μm/0.02μmであることが好ましく、すなわち、第1配線は、最小配線幅が0.02μm以上であり、最小配線間隔が0.02μm以上であることが好ましい。第2配線構造層の配線の最小デザインルールは、L/S=5μm/5μmであることが好ましく、すなわち、第2配線は、最小配線幅が5μm以上であり、最小配線間隔が5μm以上であることが好ましい。上面側配線構造層あるいは上面側配線の配線の最小デザインルールは、L/S=20μm/20μmが好ましく、すなわち、上面側配線構造層の配線あるいは上面側配線は、最小配線幅が20μm以上であり、最小配線間隔が20μm以上であることが好ましい。下面側配線構造層あるいは下面側配線の配線の最小デザインルールは、L/S=20μm/20μmであることが好ましく、すなわち、下面側配線構造層の配線あるいは下面側配線は、最小配線幅が20μm以上であり、最小配線間隔が20μm以上であることが好ましい。半導体素子のチップサイズとしては、平面形状が正方形や矩形長方形等の多角形凸多角形の場合、一辺のサイズは、加工精度等の点から、0.2mm以上が好ましく、0.5mm以上がより好ましく、2mm以上がさらに好ましく、小型化等の点から、15mm以下が好ましく、12mm以下がより好ましい。この場合、周長は0.8mm以上が好ましく、2mm以上がより好ましく、8mm以上がさらに好ましく、60mm以下が好ましく、50mm以下がより好ましい。配線基板の下面側にも配線や端子を設けることによって、配線設計の自由度が向上し、高密度化が可能になる。また、上面側と下面側の両方に他の半導体装置や電子部品を接続でき、高密度なシステムを構成できる。さらに、上面側配線と下面側配線を電気的に接続した場合は、配線設計の自由度がさらに向上し、より個密度化が可能になり、また、上面側と下面側に設けられた半導体素子や電子部品間を短い距離で接続できるため、デバイス性能を向上することもできる。内蔵される半導体素子の第2配線構造層にフィラーを含有しない絶縁材料を用いることによって、第1配線構造層の微細ピッチに対応した微細で信頼性の高い配線構造を容易に形成できる。また、その結果、第1配線構造層にて拡張されるピッチを小さくできることから、第1配線構造層の層数低減が実現できるとともに、また第2配線構造層においても配線収容率向上により層数を削減することもでき、製造コストを低減できる。上面側配線構造層および下面側配線構造層は、通常の印刷配線板用ビルドアップ材料を用いて形成でき、低コストに製造できる。また、絶縁層の材料として、フィラーを含む樹脂材料を用いることができ、耐熱性や機械的強度を高めることができ、さらには半導体素子との熱膨張差を小さくし、低反りを実現することができる。また、絶縁層の材料として、成膜温度の比較的低い樹脂材料を用いることができるため、プロセス温度を低く保つことができ、結果、基板全体の反りや材料劣化を低減でき、信頼性を向上することができる。以下、本発明の実施形態について図面を参照して具体的に説明する。第1の実施形態図1は、本発明の第1の実施形態の配線基板を示す断面図である。本実施形態の配線基板においては、図1に示すように、半導体素子LSIチップ200がベース絶縁層101に接着層102を介して固定されている。半導体素子200の外周側面及び上面を覆うように周辺絶縁層103がベース絶縁層101上に設けられている。この周辺絶縁層103上には、半導体素子200を覆うように上面側配線構造層130が形成されている。この配線基板の下面側には、ベース絶縁層101の下面上に、周辺絶縁層103の下面および半導体素子200の下面を覆うように下面側配線構造層140が形成されている。このように、半導体素子200を内蔵する配線基板が構成されている。この上面側配線構造層130は、配線105a、105b、108、絶縁層106、ビア107及び保護絶縁層109を含む。配線105aは、半導体素子200の直上からその外側の周辺領域へ引き出されたファンアウト配線であり、配線105bは半導体素子200の直上に配置された導電層である。配線105bを介して、半導体素子200の直上からその外側の周辺領域へ引き出されていてもよい。上層側の配線108は、下層側の配線105a、105bにビア107を介して電気的に接続され、保護絶縁層109の開口部における露出部分が外部端子として利用される。この開口部に導電材を設けてバンプを形成してもよい。保護絶縁層109はソルダーレジストを用いて形成できる。上面側配線構造層130の最下層側の配線は、半導体素子の直上から当該半導体素子の外縁より外側の周辺領域へ引き出されたファンアウト配線105a、このファンアウト配線から延在する或いはこのファンアウト配線に接続する周辺配線不図示、及び半導体素子直上の導電層105bを含む。ファンアウト配線は、半導体素子直上の絶縁層本例では周辺絶縁層を貫通するビア104及びこのビアが接続する半導体素子上面の端子を介して半導体素子内部の配線に電気的に接続している。ファンアウト配線の周辺領域への延在部や周辺配線には、ビアが接続され、上層側の配線と電気的に接続される。ビアは、ファンアウト配線の延在部や周辺配線に接続するものに限られず、半導体素子直上領域内に設けられてもよい。これにより、半導体素子内のピッチに対して十分に拡大したピッチで配線構造や外部端子を形成できる。本例では、上面側配線構造層130の配線が2層であるが、さらに絶縁層と配線を交互に設けた多層構造としてもよい。あるいは、上層側の配線108を設けず、下層側の配線105a、105bの1層上面側配線とし、その上に保護絶縁層109を設け、この保護絶縁層の開口部における配線の露出部分を外部端子として利用してもよい。あるいはこの開口部に導電材を設けてバンプを形成してもよい。また、本例では、最下層側の配線105a、105bが半導体素子200の直上からその外側の周辺領域へ引き出されているが、上層側の配線が半導体素子の直上からその外側の周辺領域へ引き出されていても構わない。また、本例では、周辺絶縁層103が半導体素子200の上面を覆うように設けられているが、周辺絶縁層103が半導体素子200の上面特に端子を覆うことなく、半導体素子の外周側面を覆う構造であってもよい。この構造においては、第2配線構造層220の第2配線が、ビア104を介することなく第3配線105a、105bへ接続される。この構造は、第2配線構造層220と第3配線構造層130との狭ピッチ接続の点で有利である。本例の下面側配線構造層140は、図1に示すように、ベース絶縁層101の下面上の1層の配線143とこの配線を覆う保護絶縁層144を含む。この保護絶縁層の開口部における配線の露出部分が外部端子として利用される。この開口部に導電材を設けてバンプを形成してもよい。この保護絶縁層はソルダーレジストを用いて形成できる。本例では、下面側配線構造層140の配線が1層であるが、さらに絶縁層と配線を交互に設けた多層構造としてもよい。下面側配線構造層140の絶縁層および配線はそれぞれ、上面側配線構造層130の絶縁層および配線と同様な材料および方法で形成することができる。下面側配線構造層140を設けることで、配線基板の下面側も利用することができ、半導体素子の裏面側の領域も利用した高密度なパッケージングが可能になる。また、下面側配線構造層と上面側配線構造層の間で、配線および絶縁層の積層数や材料種等の構造を近いものとすることにより、反り発生の抑制効果を得ることができる。図3A、図3B及び図4は、搭載される半導体素子の端子構造を説明するための部分断面図である。図3Aに示す端子構造では、半導体素子の絶縁層30a上の導電層31a上に、開口をもつ絶縁層30b素子の絶縁表層が設けられ、この開口から導電層表面が露出している。この露出面導電層31aの一部である第1導電部31bの露出面を覆うように密着層32が設けられている。この密着層32上に導電層33第2導電部が設けられている。この導電層33第2導電部は、密着層32の外縁より内側に配置されている。密着層32の外縁および導電層33第2導電部の外縁はともに開口の外側に配置されている。図3Bに示す端子構造では、半導体素子の絶縁層30a上の導電層31a上に、開口をもつ絶縁層30b素子の絶縁表層が設けられ、この開口内に、導電層31aに接続する導電部31b第1導電部が設けられている。そして、この導電部31b第1導電部の露出面を覆うように密着層32が設けられ、この密着層32上に導電層33第2導電部が設けられている。この導電層33第2導電部は、密着層32の外縁より内側に配置されている。密着層32の外縁および導電層33第2導電部の外縁はともに開口の外側導電部31bの外縁の外側に配置されている。これらの図に示されるように、密着層の外縁がその上に設けられる第2導電部の外縁より外側にあるため、この密着層と半導体素子上面絶縁表層との接触面積が大きくなっている。これにより、この端子部に加わる応力に対して密着層が剥がれにくくなり、端子部の接続信頼性を高めることができる。このような端子部において、例えば図4に示すように、密着層32上の導電層33第2導電部の外周側面が内側に傾斜していてもよく、すなわち導電層33の外径が上面側から下面にかけて大きくなるテーパ形状を形成していてもよい。これにより、密着層上の第2導電部が剥がれにくくなり、端子部の接続信頼性をより高めることができる。なお、図4は、図3Bの端子部断面の左側部分の拡大図であり、導電層31a、31bを省略している。図5に、半導体素子の端子の配置を示す。図中のSは信号端子、Gはグランド端子、V1は電源端子1例えば1.2V、V2は電源端子2例えば1.5Vを示す。このように、同電位に設定される電源端子同士を隣り合うように配置し、これらの電源端子間で一体に形成された密着層を共有することにより、電位の安定化効果を得ることができる。また、グランド端子同士を隣り合うように配置し、これらのグランド端子間で一体に形成された密着層を共有することにより、電位の安定化効果を得ることができる。隣り合う端子は二つに限られず、図5に示すように3つあるいはそれ以上であってもよい。また、共有する密着層の平面形状は、ライン状に限られず、端子の配置に応じてL字形やT字形、コの字形などの種々の形状にすることができる。端子の第2導電部の平面形状は、当該第2導電部の外縁が密着層の外縁より内側に配置され、密着層との密着強度が十分に得られていれば特に制限はなく、例えば四角形や八角形等の多角形、円形にすることができる。共有化されない密着層の平面形状は、その外縁が直上に設けられる第2導電部の外縁より外側に設けられ、十分な密着強度が得られていれば特に制限はないが、図5に示すように第2導電部の平面形状に応じた形状相似形にすることができる。密着層による接続信頼性向上効果、端子作製時の目合わせ精度やエッチング精度等の製造安定性の点から、密着層の外縁とその上に設けられた第2導電部の外縁との距離Lは、0.3μm以上に設定することが好ましく、0.5μm以上に設定することがより好ましい。この距離Lは、図3A、図3B及び図4中のLで示される長さに相当する。この距離Lは、密着層外縁の任意の点から第2導電部外縁に至る最短距離とする。ここで、密着層外縁および第2導電部外縁とは、それぞれ、同一の基板平面に対する密着層下面の投影形状の外縁および第2導電部下面の投影形状の外縁を意味する。また、この距離Lは、接続しない端子同士の短絡防止を考慮して設定することが好ましい。この距離Lを大きく設定し過ぎ、接続しない端子間における密着層同士の間隙が狭すぎると、端子間の絶縁性が不足して信頼性が低下したり、製造時の端子間の密着層の除去を十分に行うことが困難となり端子間ショートが発生したりする等の問題が生じやすくなる。これらの観点から、接続しない端子間における密着層同士の間隙は、2μm以上が好ましく、5μm以上がより好ましく、距離Lは、このような間隙が確保できるように設定することが好ましい。半導体素子の端子は以下のようにして作製することができる。まず、第1導電部が露出する半導体素子の絶縁表層上に、密着金属を含む給電層を例えばスパッタ法、蒸着法、電解めっき法又は無電解めっき法により形成する。次に、給電層上に、第2導電部を形成するための開口をもつめっきレジストを形成する。続いて、電解めっき法や無電解めっき法により開口内に金属を析出させて第2導電部を形成する。その後、めっきレジストを除去する。次に、第2導電部を覆い且つ所定の密着層のパターン形状をもつレジストマスクを形成し、給電層をエッチングすることにより、所定のパターン形状をもつ給電層密着層が得られる。その後、レジストマスクを除去する。この給電層のパターニングは、チップに個片化された半導体素子を後述の支持基板上へ固定した後に行うことができる。また、半導体素子の端子は以下のようにして作製することもできる。まず、上記の方法と同様にして給電層上に第2導電部を形成する。次に、ウェットエッチング又はドライエッチングを行って、第2導電部の形成に用いためっきレジストを除去するとともに、第2導電部をマスクとして給電層を除去する。これにより、第2導電部の平面形状とほぼ同じ形状の給電層密着層が得られる。次に、第2導電部の金属に対してエッチング性を有し、密着層の金属に対してエッチング性を有しないエッチャント、もしくは密着層の金属に対するエッチングレートRaより第2導電部の金属に対するエッチングレートRbが大きいエッチャント例えばRb/Ra>3を用いてエッチングを行う。これにより、第2導電部の上面および側面がエッチングされ、第2導電部の外径が小さくなる一方で、密着層はエッチングされない、もしくはエッチングが比較的進まない結果、密着層の外縁が第2導電部の周囲に露出する。この方法によれば、第2導電部の側面にテーパがつきやすく、エッチング条件を適宜調整することにより十分なテーパ形状を形成することがきる。この第2導電部のエッチングは、チップに個片化された半導体素子を後述の支持基板上へ固定した後に行うことができる。本例では、一つの配線基板に一つの半導体素子が内蔵されているが、複数の半導体素子を内蔵してもよい。内蔵される半導体素子の半導体基板201は、固定前に所定の厚さとなるように研削され、研削面に接着層102が設けられる。半導体基板201は、例えば、シリコン、ゲルマニウム、ガリウム砒素GaAs、ガリウム砒素リン、窒化ガリウムGaN、炭化珪素SiC、酸化亜鉛ZnO、その他の化合物半導体II-VI族化合物、III-V族化合物、VI族化合物、ダイアモンド等からなる基板を用いることができるが、これらに限定されない。本実施形態の半導体素子として、シリコン基板を用いたLSIチップを好適に用いることができる。半導体基板101の厚さは例えば50μmに設定でき、チップサイズは例えば10mm角に設定できる。接着層102は、半導体素子がベース絶縁層101上に所望の強度で固定できれば特に制限はないが、例えば、ダイアタッチメントフィルムDAFと呼ばれる半硬化樹脂や、エポキシ樹脂、ポリイミド樹脂、BCBbenzocyclobutene、PBOpolybenzoxazoleなどの樹脂ペースト、あるいは銀ペーストなどを用いることができる。上面側配線構造層130は、通常のプリント配線板製造技術を用いて形成することができ、特にインターポーザ基板の形成に適用されるビルドアップ法を用いて好適に形成できる。上面側配線構造層130の配線または上面側配線は、サブトラクティブ法、セミアディティブ法、フルアディティブ法等により形成できる。この配線の材料としては、銅、銀、金、ニッケル、アルミニウム、チタン、モリブデン、タングステン及びパラジウムからなる群から選択される1種又は2種以上からなる金属材料を使用することができる。特に、電気抵抗値及びコストの観点から、銅が望ましい。例えば、厚さ約10μmの銅からなる配線をセミアディティブ法により形成することができる。上面側配線構造層130の絶縁層の材料としては、樹脂絶縁材料を好適に用いることができ、例えば、感光性又は非感光性の有機材料を用いて形成できる。この樹脂絶縁材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCBbenzocyclobutene、PBOpolybenzoxazole、ポリノルボルネン樹脂が挙げられる。また、ガラスクロスやアラミド繊維などからなる織布や不織布等の補強材にそれらの樹脂を含浸させた複合材料、無機フィラーや有機フィラーを含むそれらの樹脂、さらにケイ素樹脂シリコーン樹脂が挙げられる。例えば、厚さ10μmの配線との密着性を高めるため、表面に十分な凹凸を形成する観点から、絶縁層の材料として、例えば凹凸形成に有利なフィラーを含むエポキシ樹脂を用いることができる。上面側配線構造層130の絶縁層は、例えば、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス法、真空ラミネート法、スピンコート法、ダイコート法、カーテンコート法、フォトリソグラフィー法を用いて形成することができる。例えば、フィラーを含むエポキシ樹脂を用いて真空ラミネート法で良好に形成することができる。ベース絶縁層101は、上面側配線構造層の絶縁層の形成に用いられる材料および方法を用いて形成することができる。周辺絶縁層103は、半導体素子200の側面および上面との密着性が良好で、比較的低温下での成形が容易であり、装置全体の反りを生じさせにくいものであることが好ましく、樹脂材料が好適であり、例えば、感光性又は非感光性の有機材料で形成できる。この樹脂材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCBbenzocyclobutene、PBOpolybenzoxazole、ポリノルボルネン樹脂が挙げられる。また、ガラスクロスやアラミド繊維などからなる織布や不織布等の補強材にそれらの樹脂等を含浸させた複合材料、無機フィラーや有機フィラーを含むそれらの樹脂、さらにケイ素樹脂シリコーン樹脂が挙げられる。例えば、エポキシ樹脂を好適に用いることができる。周辺絶縁層103は、このような樹脂材料からなる絶縁層を、真空ラミネート法や真空プレス法などにより、半導体素子200を覆うようにベース絶縁層101あるいは後に除去される支持基板上に設けることにより形成できる。周辺絶縁層は、単一の樹脂層で形成してもよいし、複数の樹脂層の積層体で形成してもよい。周辺絶縁層が積層体からなる場合は、複数回に分けて形成してもよい。ガラスクロスやアラミド繊維などからなる補強材を含む樹脂層を設ける場合は、半導体素子が収容可能な開口を持つ樹脂層を用いて形成することができる。半導体素子の端子と上面側配線構造層130の最下層側の配線又は上面側配線との接続は、例えば、次のようにして行うことができる。半導体素子を覆う周辺絶縁層103を形成した後、半導体素子直上の絶縁層周辺絶縁層に、半導体素子の端子が露出するようにレーザ等により開口を形成し、この開口内に導電材を充填してビアを形成する。そして、このビアに接続するように配線を形成する。あるいは、開口を充填する導電膜を形成し、この導電膜をパターニングして配線とビアを形成する。他の方法として、予め半導体素子の端子上にバンプポストとも称すを形成し、このバンプが形成された半導体素子をベース絶縁層あるいは支持基板に固定し、次いで周辺絶縁層103を形成し、バンプ上の絶縁層周辺絶縁層を除去してバンプ上面を露出させる。そして、このバンプの露出部に接続するように配線を形成する。端子の第2導電部の高さが十分な場合は、端子上にバンプを設けないで半導体素子を覆う絶縁層を形成し、端子上の絶縁層を除去して端子第2導電部の上面を露出させ、この端子の露出部に配線を接続することができる。なお、半導体素子の端子は、上面側配線構造層の最下層側の配線又は上面側配線に接続されるものの他、ビアを介して上層側の配線に接続されるものがあってもよい。第2の実施形態図2は、本発明の第2の実施形態の配線基板を示す断面図である。本実施形態では、周辺絶縁層103を貫通する素子側方ビア301が設けられ、この素子側方ビアを介して、上面側配線構造層の配線105aが下面側配線構造層の配線143と電気的に接続されている。素子側方ビアに係る構造の他は、第1の実施形態と同様な構造にすることができる。図2に示す例では、素子側方ビア301の下端は、ベース絶縁層101上の接続パッド141aに接続され、この接続パッド141aの下面にベース絶縁層101を貫通するビア142の上端が接続され、このビア142の下端が配線143の上面に接続されている。接続パッド141aは、上下のビア同士の接続を容易にするためのもので、必要に応じて設けることができる。また、本例では、素子側方ビア301は周辺絶縁層103を貫通しているが、周辺絶縁層が積層体である場合は、この積層体を構成する各絶縁層にビアが設けられ、これらのビアが互いに接続されたスタック構造や位置がずれたスタッガード構造、さらには、3層以上となる場合は、スタック構造とスタッガード構造とが混在する構造をとることができる。半導体素子200の下面側には、接着層102を介して回路パターン141bを設けることができる。この回路パターンは、接続パッド141aと同じ材料から形成する場合は、接続パッドの形成時に同時に形成することができる。接着層102を絶縁層とし、回路パターンをグランド電位とする場合は、ノイズシールド効果を得ることができる。接着層102を導電層とし、回路パターンを電源電位とする場合は、電源電位の安定化効果を得ることができる。このように素子側方ビア301を設けた本例の構造によれば、配線基板の下面側にも、内蔵された半導体素子と電気的に接続する配線や端子を設けることができるため、配線設計の自由度が向上し、高密度化が可能になる。また、配線基板の下面側にも、内蔵された半導体素子と電気的に接続する他の半導体装置や電子部品を接続でき、高密度なシステムを構成できる。さらに、上面側と下面側に接続された半導体素子や電子部品間を短い距離で接続できるため、デバイス性能を向上することができる。第3の実施形態図9は、本発明の第3の実施形態の配線基板を示す断面図である。本実施形態の配線基板に内蔵される半導体素子200は、図10Aに示すように、半導体基板201と、この半導体基板上の第1配線構造層210と、この第1配線構造層上の第2配線構造層220から構成される。本実施形態の配線基板の半導体素子以外の構造は、第2の実施形態の構造と同様である。また、半導体素子以外の構造を第1の実施形態と同様な構造にしてもよい。第2配線構造層220は、図10Aに示すように、第2絶縁層221、第2配線222、第2ビア223を含み、第2絶縁層221と第2配線222が交互に積層されている。この積層構造において、上層側の第2配線と下層側の第2配線は、これら配線間の第2絶縁層を貫通する第2ビア223により接続されている。最下層側の第2配線は、最下層側の第2絶縁層第1配線構造層210上の第2絶縁層を貫通する第2ビアにより第1配線構造層210表面の導電部と接続されている。第2配線構造層220の最下層部は、図10Aに示すように、第1配線構造層210上に設けられた絶縁層221と、この絶縁層上に設けられた配線222と、この配線と第1配線構造層の上面の導電部不図示とを接続するビア223が設けられているが、第1配線構造層210の上面の導電部不図示と直接接続するように第1配線構造層上に直接配線を形成してもよい。また、図10Aに示す層数に限定されず、1層以上の配線を持つ構造や、1層以上の配線と絶縁層が交互に積層される構造としてもよく、図10Aに示す層数以上としても構わない。第2配線構造層220の上面の導電層の露出部224には、前述の端子を形成することができる。第1配線構造層210は、図10Bに示すように、機能素子10が形成された半導体基板201上に設けられている。機能素子10として、例えばMOSトランジスタを設けることができる。このMOSトランジスタは、半導体基板上にゲート絶縁膜不図示を介して設けられたゲート電極11及びその両側に形成されたソース/ドレイン領域12から構成されている。この機能素子10を覆うように半導体基板201上に層間絶縁膜第1絶縁層211が設けられ、この層間絶縁膜211上に配線含有層212が設けられ、さらに層間絶縁膜211と配線含有層212が交互に積層して設けられている。配線含有層212は、配線21第1配線と、配線21間を充填する配線間絶縁層22で構成されている。最下層側の配線21は、最下層側の層間絶縁膜211に形成されたコンタクトプラグ13を介してソース/ドレイン領域12又はゲート電極と電気的に接続されている。上層側の配線21と下層側の配線21は、これら配線間の層間絶縁膜211に形成されたビア23を介して電気的に接続されている。また、図10Bは、平面型のMOSトランジスタが設けられている場合を例として示したが、3次元構造を持つ縦型トランジスタやFin型FET、また有機材料によるトランジスタを設けても構わない。第1配線構造層210及び機能素子10は、通常の半導体製造プロセス技術により形成することができる。第1配線構造層210の配線材料としては、例えば銅やアルミニウムが挙げられる。第1配線構造層の配線は、例えばダマシン法により形成できる。ダマシン法による配線の形成は、例えば次にようにして行うことができる。まず、絶縁膜を形成し、この絶縁膜に、リソグラフィ技術とドライエッチング技術を用いて所望の配線パターンやビアパターンの形状の溝トレンチを形成する。次に、この溝内を含む全面に、バリアメタル層をスパッタ法、CVDChemicalVaperDeposition法、ALDAtomicLayerDeposition法等で形成し、電解めっき用の給電層をスパッタ法等で形成し、電解銅めっき法にて溝を埋め込むように銅膜を形成する。次に、CMPChemicalMechanicalPolishing法により溝内のみにバリアメタル及び銅が残るように研磨する。第1配線21の厚みは、例えば0.08~2μmの範囲に設定でき、0.1μm以上が好ましく、他方1.6μm以下が好ましく、1.2μm以下がより好ましい。層間絶縁膜211の厚み配線間絶縁膜を含まないは、例えば0.01~2μmの範囲に設定でき、0.03μm以上が好ましく、他方1.6μm以下が好ましく、1.2μm以下がより好ましい。第1配線構造層210の絶縁膜の材料としては、小さな配線ルールに対応するため製造時の精度を高めることや電気特性の安定性を重視して、主に無機絶縁材料を好適に用いることができる。SiO2より比誘電率が低い低誘電率材料Low-k材料として有機絶縁材料を一部に用いてもよい。無機絶縁材料としては、SiO2、Si3N4、NSGnondopesilicateglass、BSGboronsilicateglass、PSGphosphosilicateglass、BPSGboronphosphoroussilicateglassが挙げられる。信号系配線に対する寄生容量を低減するために、複数の絶縁膜のうち、半導体基板201の近くに設けられている少なくとも1つの層間絶縁膜211あるいは配線間絶縁膜22をlow-k材で形成することが望ましい。low-k材としては、例えば多孔質酸化シリコン膜多孔質シリカ膜、ポーラスHSQhydrogensilisesquioxane等の無機系絶縁膜、ポーラスMSQmethylsilsesquioxane、有機ポリマー等の有機系絶縁膜、フッ素系ポリマー等のフッ素含有絶縁膜が挙げられ、25°Cでの弾性率が4~10GPaの範囲にあるものを好適に使用できる。第2配線構造層220の第2絶縁層221は、第1配線構造層210の第1絶縁層層間絶縁層211及び配線間絶縁層22と異なる絶縁材料からなり、第2絶縁層221の厚さは第1配線構造層の第1絶縁層の厚さ層間絶縁層211の厚さと配線間絶縁層22の厚さの合計より大きい。また、第2配線構造層220の第2配線222の厚さは、第1配線21の厚さより大きい。このような第2配線構造層220の第2配線222は、半導体製造プロセスとプリント配線板製造プロセスの中間領域の配線サイズに好適な配線技術、いわゆるスーパーコネクトと呼ばれる配線技術ウエハレベル再配線技術を利用して形成することができる。第2配線222は、サブトラクティブ法、セミアディティブ法、フルアディティブ法等により形成できる。より微細ピッチに対応する観点から、セミアディティブ法が好ましい。セミアディティブ法は、無電解めっき法、スパッタ法、CVD法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法により金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。サブトラクティブ法は、基板又は絶縁層上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。フルアディティブ法は、基板又は絶縁層上に無電解めっき触媒を吸着させた後に、所望のパターンのレジストを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法によりレジスト絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。第2配線222の材料としては、銅、銀、金、ニッケル、アルミニウム、チタン、モリブデン、タングステン、およびパラジウムからなる群から選択される1種又は2種以上からなる金属材料を使用することができる。特に、電気抵抗値及びコストの観点から、銅が望ましい。例えば、厚さ5μmの銅からなる第2配線をセミアディティブ法により形成することができる。絶縁層に対して密着性の高い導電性材料例えば、チタンやタングステン、これらの合金からなる密着層を形成し、その上に他の導電性材料例えば、銅やアルミニウムからなる導電層を形成し、この密着層と導電層との積層構造を有する第2配線を形成してもよい。第2配線222の厚さは、第1配線21の厚さより大きく、第1配線21の厚さの2倍以上が好ましく、3倍以上がより好ましく、さらに4倍以上に設定することができる。第2配線の厚さが大きいほど配線抵抗が低くなるため、半導体素子の複数の電源線やグランド線をそれぞれ束ねて端子数を少なくすることができる。同時に半導体素子から引き出すことが困難であった新たな信号線も、第2配線構造層220によって半導体素子200から外部へと容易に引き出すことが可能となる。第2配線が厚すぎると、微細な特に狭ピッチな第1配線構造層に良好に接続された所望の配線構造の形成が困難になったり、第2配線構造層の厚みが大きく増加するため、第2配線は厚すぎないように、例えば第1配線の最大厚みの10倍以下の範囲で適宜設定することが好ましい。また、第2配線の厚さは、上面側配線構造層の配線あるいは上面側配線の最小厚みより小さく設定することが好ましい。第2配線の厚さは、例えば、3~12μmの範囲に設定することができ、5~10μmの範囲がより好ましい。第2絶縁層の材料としては、樹脂絶縁材料を好適に用いることができ、例えば、感光性又は非感光性の有機材料を用いることができる。この樹脂絶縁材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCBbenzocyclobutene、PBOpolybenzoxazole、ポリノルボルネン樹脂が挙げられるが、これらに限定されない。例えば、厚さ10μmのポリイミド樹脂からなる第2絶縁層を形成することができる。特に、ポリイミド樹脂及びPBOは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。樹脂絶縁材料として、感光性材料を用いた場合、フォトリソグラフィー法によりビアホールを形成することができる。非感光性の材料や、感光性であってもパターン解像度が低い有機材料を用いた場合、ビアホールはレーザ、ドライエッチング法、ブラストなどにより形成できる。第2絶縁層に樹脂材料を用いることで、半導体素子と上面側配線構造層あるいは上面側配線との間の歪みに起因して発生する半導体素子にかかる応力を、第2絶縁層の変形により緩和することができ、第1配線構造層への応力伝搬を効果的に低減させることができる。第2絶縁層の材料の25°Cにおける弾性率は、例えば0.15~8GPaの範囲にあることが望ましい。絶縁材料の弾性率が低すぎると、応力緩和時の第2絶縁層の変形量が大きく第2配線に応力の殆どが印加されることとなり、第2配線の断線や、第2配線/ビア104界面での破損が発生し易くなる。絶縁材料の弾性率が高すぎると、第2絶縁層の変形量が乏しくなり第2配線構造層による応力緩和が不十分となり、第1配線構造層における層間剥離や絶縁膜破壊等の抑制効果が低減する。また、第1配線構造層の絶縁膜第1絶縁層の弾性率より第2絶縁層の弾性率が低くなる絶縁材料の組み合わせとすることで、第2配線構造層において応力をより効果的に緩和でき、第1配線構造層の保護効果を高めることができる。上面側配線構造層を設けた場合は、第2配線構造層が、第2絶縁層として上面側配線構造層の絶縁層の弾性率より大きい弾性率の絶縁層を含むことにより、第2配線構造層内の電気的接続機能をより十分に確保しながら、第2配線構造層による応力緩和効果を得ることができる。第2絶縁層221の厚さは、第1絶縁層層間絶縁層211、配線間絶縁層22の厚さより大きく設定され、第1絶縁層の厚さの2倍以上が好ましく、3倍以上がより好ましく、さらに4倍以上に設定できる。第2絶縁層の厚さが大きいほど、十分な被覆性、耐衝撃性、応力緩和効果を得ることができる。第2絶縁層が厚すぎると、ビアの形成が困難となったり、厚み方向のサイズが大きくなるため、第2絶縁層は厚すぎないように、例えば第1絶縁層の最大厚みの20倍以下の範囲で適宜設定することが好ましい。上面側配線構造層が設けられている場合は、第2絶縁層の厚さは上面側配線構造層の絶縁層の最小厚みより小さく設定することが好ましい。第2配線構造層の少なくとも最上層側の絶縁層の厚みが3μm以上であることが好ましい。第2絶縁層の厚さは、例えば、3~30μmの範囲に設定することができ、7~20μmの範囲が好ましい。第2絶縁層221は、例えば、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス法、真空ラミネート法、スピンコート法、ダイコート法、カーテンコート法、フォトリソグラフィー法を用いて形成することができる。例えば、ポリイミド樹脂をスピンコート法で成膜することができる。第2配線構造層の形成において、第2絶縁層221の材料として、ガラスクロスやアラミド繊維などからなる織布や不織布等の補強材に樹脂を含浸させた複合材料、無機フィラーや有機フィラーを含む樹脂を用いると、配線が微細になるほど配線間の短絡などが生じやすくなる。そのため、第2絶縁層の材料としては、補強材やフィラーを含まない材料が好ましい。上面側配線構造層の配線または上面側配線の厚さは、第2配線の厚さより大きく、第2配線の厚さの1.5倍以上が好ましく、2倍以上がより好ましい。配線が厚いほど配線抵抗が低くなるため、半導体素子から引き出された電源線およびグランド線をそれぞれ束ねて外部端子数を少なくすることができる。配線が厚すぎると、比較的微細な特に、比較的狭ピッチな第2配線構造層に良好に接続された所望の配線構造の形成が困難になったり、上面側配線構造層の厚みが大きく増加するため、厚すぎないように、例えば第2配線の最大厚みの10倍以下の範囲で適宜設定することが好ましい。上面側配線構造層の絶縁層の厚さは、第2絶縁層の厚さより大きく設定され、第2絶縁層109の厚さの1.5倍以上が好ましく、2倍以上がより好ましい。絶縁層の厚さが大きいほど、十分な被覆性、耐衝撃性、応力緩和効果を得ることができる。絶縁層が厚すぎると、ビアの形成が困難となったり、厚み方向のサイズが大きくなるため、厚すぎないように、例えば第2絶縁層の最大厚みの10倍以下の範囲で適宜設定することが好ましい。上面側配線構造層の絶縁層の厚さは例えば20μmに設定することができ、すなわち第2絶縁層の厚さを10μmに設定した場合、その厚みの2倍に設定することができる。本実施形態の配線基板は、第1配線構造層210から第2配線構造層220、さらに上面側配線構造層130の順で配線ピッチを拡大することができる。第2配線構造層220では、電源系配線とグランド系配線をそれぞれ集約でき、さらに第2配線構造層220から引き出されるファンアウト配線によって、半導体素子内のピッチに対して十分に拡大したピッチで上面側配線構造や端子を形成できる。結果、信頼性を高めることができるとともに、高密度な半導体素子例えばLSIチップを内蔵した配線基板半導体パッケージを形成できる。また、第2配線構造層220は、第2絶縁層としてフィラーを含有しない樹脂絶縁材料を用いることがきるため、下層側の配線構造第1配線構造層210の微細な配線ピッチに十分に対応することができるとともに、信頼性の高い配線構造を形成できる。また、上面側配線構造層130は、その絶縁層として第2絶縁層よりも硬化温度の低い材料を用いることができるため、装置全体を薄型化した際にも低反りを実現できる。例えば、第2絶縁層にフィラーを含まないポリイミド樹脂を用い、上面側配線構造層の絶縁層にフィラーを含む硬化温度の低いエポキシ樹脂を用いた場合は、下層側にエポキシ樹脂を用い、上層側に硬化温度の高いポリイミド樹脂を用いた場合に比べて、プロセス温度を低くできるため、反り量を低減できる。また、この場合、第2絶縁層がフィラーを含まないため、第1配線構造層の微細配線構造に適応した第2配線構造層を形成でき、上面側配線構造層の絶縁層はフィラーを含有するため、上面側配線構造層の耐熱性および機械的強度の向上と共に装置全体の耐熱性および機械的強度を向上できる。第3の実施形態の変形例本実施形態は、第3の実施形態の変形例として、図10Aに示す半導体素子に代えて、図11Aに示す半導体素子を内蔵していてもよい。本実施形態では、配線構造層以下第3配線構造層230が半導体基板201の裏面側に形成されている以外は第3の実施形態と同様である。第3配線構造層230は、第2配線構造層220と同様に、第3絶縁層231、第3配線232及びビア233を含み、必要に応じて端子234を含む。第3配線構造層230の配線パターンは第2配線構造層220の配線パターンと同一である必要はなく、また層数も任意に設定してもよいが、反りを抑える観点からは、配線および絶縁層の積層数や配線パターン、材料等の構造が両者の間で同じあるいは近いことが好ましい。周辺絶縁層103は、第1配線構造層210および第2配線構造層220の外周側面を取り囲むとともに第3配線構造層230の外周側面も取り囲んでいる。第3配線構造層230は、半導体基板201の薄く研削された裏面に設けることができる。第3配線構造層230を含む半導体素子は、第3配線構造層230の下面に接着層102設け、ベース絶縁層101あるいは後に除去される支持基板に固定される。また、接着層102を貫通するビアを設けて、下面側配線構造層140の配線と電気的に接続することにより半導体素子裏面の面積を有効に活用し、配線収容率を向上させることができるとともに、放熱性能やノイズシールド性能などをさらに向上させることができる。このような構造によれば、薄く研削された半導体素子単体に比べ、両面に靱性の高い樹脂からなる絶縁層が設けられるため、半導体素子の耐衝撃性が向上するとともに、両側の絶縁層による影響が相殺されて低反り化を行うことができる。これにより、搭載時のピックアップ条件突き上げ速度、突き上げ量、ヘッド吸着条件、搭載条件加圧、加温などのプロセスウィンドウが大きくなり製造工程が安定するだけではなく、半導体素子が平坦であることから吸着性や画像認識性が向上するため、ベース絶縁層あるいは後に除去する支持基板上への搭載精度を向上することができる。結果、配線基板の低反り化と共に歩留まりを改善することができる。裏面に第3配線構造層が設けられた半導体素子は、図11Bに示すように、半導体基板201に貫通ビア以下素子内基板貫通ビア235を形成することができる。素子内基板貫通ビア235の配置やサイズ、数は任意に設定でき、ビアの材料は導電体であっても絶縁体であってもよい。このような素子内基板貫通ビアとしては銅からなるビアが好適である。このような構造によれば、素子内基板貫通ビアは補強ビア及び放熱ビアとして機能することができる。また、薄く研削された半導体素子単体に比べ、両面に靱性の高い樹脂からなる絶縁層が設けられるため、半導体素子の耐衝撃性が向上するとともに、両側の絶縁層による影響が相殺されて低反り化を行うことができる。これにより、搭載時のピックアップ条件突き上げ速度、突き上げ量、ヘッド吸着条件、搭載条件加圧、加温などのプロセスウィンドウが大きくなり製造工程が安定するだけではなく、半導体素子が平坦であることから吸着性や画像認識性が向上するため、ベース絶縁層あるいは後に除去する支持基板上への搭載精度を向上することができる。結果、配線基板の低反り化と共に歩留まりを改善することができる。また、素子内基板貫通ビア235により第1配線と第3配線を電気的に接続することにより、半導体素子の裏面側でも信号配線、電源配線、グランド配線の引き回しが可能となるため、より高機能な半導体素子を内蔵することが可能となる。以上に説明した配線基板には、いずれかの配線構造層内に、回路のノイズフィルターの役割を果たすLCR素子が設けられていてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Al2O3、SiO2、ZrO2、HfO2、Nb2O5等の金属酸化物;BSTBax,Sr1-xTiO3、PZTPbZrx,Ti1-xO3、PLZTPb1-y,LayZrx,Ti1-xO3等のペロブスカイト系材料0<x<1、0<y<1;SrBi2Ta2O9等のBi系層状化合物が好ましい。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。また、本発明の実施形態の配線基板は、半導体素子を複数内蔵してもよいし、半導体素子以外に受動部品として、LCR部品、MEMS部品、センサ、エネルギーデバイス、光部品などが内蔵されていてもよい。以下、本発明の実施形態の配線基板の製造方法について説明する。製造例1まず、前述の端子を備えた半導体素子200を用意する。半導体素子は、半導体基板上にトランジスタ等の機能素子および前述の第1配線構造層を形成する。必要により、この第1配線構造層上に前述の第2配線構造層を形成する。機能素子および第1配線構造層は、前述の通り通常の半導体製造プロセス技術により形成できる。第2配線構造層は、前述の通り、スーパーコネクトと呼ばれる配線技術ウエハレベル再配線技術を利用して形成できる。第2配線は、例えばセミアディティブ法により形成できる。第2絶縁層は、感光性、非感光性のいずれの材料を用いてもよく、スピンコート法、ラミネート法、プレス法、又は印刷法により形成できる。ビア用の開口は、前述の通り、感光性樹脂を用いた場合はフォトリソグラフィー法により形成でき、非感光性の材料や、感光性であってもパターン解像度が低い材料を用いた場合は、レーザ、ドライエッチング法、ブラストなどにより形成できる。このようにして形成された開口に導電材を充填することにより、ビアを形成することができる。ビアを設ける部分に金属ポストをめっき法や印刷法により形成しておき、第2絶縁層を形成した後に、ドライエッチング法、CMP法、研削法、ラップ法などにより第2絶縁層の上層部を除去し、その金属ポストを露出させることでビアを形成することもできる。必要に応じて、半導体基板の第1配線構造層が形成された面の反対面に、第2配線構造層と同様にして第3配線構造層を形成することができる。半導体基板としてウェハを用い、このウェハ上に上記の半導体素子に対応する素子構造を複数形成し、その後、ダイシングやカッティング、エッチング等により切断し、各半導体素子へ個片化することができる。次に、図6aに示すように、支持基板1上のベース絶縁層101上に接着層102を介して半導体素子200を固定する。ベース絶縁層を設けないで、支持基板1上に接着層を介して半導体素子を固定してもよい。このとき、半導体素子が第3配線構造層を有している場合は、第3配線構造層の配線を下面側配線構造層の配線と電気的に接続するためのビアとして金属ペーストやはんだ材料からなる接続部を設けてもよい。支持基板は、無機材料や金属材料、樹脂材料等からなる基板を用いることができる。基板材料としては、例えば、Si、ガラス、セラミック、銅、銅系合金、アルミニウム、アルミ合金、ステンレス、ポリイミド樹脂、エポキシ樹脂が挙げられる。次に、半導体素子200を覆うように樹脂材料を供給し、硬化して周辺絶縁層103を形成する。樹脂材料の供給方法は、真空ラミネート法や真空プレス法が好適である。樹脂材料中にガラスクロスやアラミド繊維等の補強材が含まれている場合は、この樹脂材料に半導体素子を収容できる開口を設け、この開口内に半導体素子が配置されるように樹脂材料を供給し、さらに他の樹脂材料で覆った後に真空プレスを行い、開口部の隙間を埋めるとともに樹脂材料を一体化する。また、内蔵する半導体素子200が例えば80μm以上の厚みを有する場合、半導体素子を収容する開口を設ける絶縁材料として、未硬化の樹脂材料とともに例えば20μm以上の厚みを有する硬化済みの樹脂材料を重ねて設けてもよい。硬化済みの樹脂材料を用いることで、樹脂材料の硬化時の収縮を十分に抑えることができ、反りの発生を低減できる。硬化済みの樹脂材料には、配線やビアが設けられていても構わない。次に、図6bに示すように、半導体素子200の直上の絶縁層周辺絶縁層に、半導体素子の上面の端子が露出するようにレーザ等により開口を形成し、この開口内に導電材を充填してビア104を形成する。そして、このビアに接続するように配線105a、105bを形成する。必要に応じて、配線を覆う絶縁層を設けてもよい。他の方法として、予め半導体素子の上面の端子上にバンプを形成し、このようなバンプが形成された半導体素子をベース絶縁層に固定し、次いで周辺絶縁層を形成し、半導体素子の直上の絶縁層周辺絶縁層を除去してバンプ上面を露出させる。そして、このバンプに接続するように配線を形成することができる。次に、図6cに示すように、支持基板1を除去する。支持基板の材料に応じて、エッチングや研磨、剥離等の方法により支持基板を除去することができる。下面側配線および下面側配線構造層を設けない片面配線構造の配線基板を形成する場合は、補強効果を保持する観点から支持基板を除去しないで残してもよい。その際、ベース絶縁層101を有しない支持基板を用いて、この支持基板上に、上記のベース絶縁層上に設けた配線構造を形成してもよい。周辺絶縁層等により十分な強度が確保できる場合は、支持基板を除去した片面配線構造としてもよい。以降、上面側に、絶縁層106、ビア107、配線108および保護絶縁層109を形成して上面側配線構造層130を完成し、下面側には、配線143及び保護絶縁層144を形成して下面側配線構造層140を完成し、結果、図1に示す配線基板が得られる。支持基板1上にベース絶縁層101を設けていなかった場合は、下面側に、順次、ベース絶縁層101、配線143及び保護絶縁層144を形成して下面側配線構造層140を設けることができる。その際、ベース絶縁層101を設けることなく、配線143及び保護絶縁層144を形成して下面側配線構造層140を設けることもできる。本例では、支持基板1を用いたが、支持基板1に代えて、予め下面側配線構造層の少なくとも一部が形成された配線基板を用いてもよい。これにより、支持基板1の除去工程を省略でき、製造工程を簡略化することができる。また、半導体素子が第3配線構造層を有している場合、接着層102及びベース絶縁層101のいずれかもしくは両方にビアを設けることができる。このビアを介して、第3配線構造層の配線と下面側配線構造層の配線とを電気的に接続することにより、第3配線構造層に、下面側配線構造層の配線と接続された回路を設けることができる。また、このビアは放熱経路として機能させることができる。製造例2まず、製造例1と同様にして半導体素子200を用意する。次に、図7aに示すように、支持基板1上のベース絶縁層101上に、接続パッド141a及び回路パターン141bを形成する。接続パッドと回路パターンは、例えばメッキ法により形成でき、同時に形成してもよいし、順次形成してもよい。後に行う支持基板の除去をウェットエッチングにより行う場合は、用いるエッチング液に溶解しない材料で接続パッドと回路パターンを形成する。接続パッド及び回路パターンはそれぞれ、必要に応じて設けることができ、これらの一方または両方を設けない構成としてもよい。次に、図7bに示すように、回路パターン141b上に接着層102を介して半導体素子200を固定する。回路パターン141bを設けない場合は、ベース絶縁層101上に接着層102を介して半導体素子200を固定する。このとき、半導体素子が第3配線構造層を有している場合は、第3配線構造層の配線を下面側配線構造層の配線と電気的に接続するためのビアとして金属ペーストやはんだ材料からなる接続部を設けてもよい。次に、製造例1と同様にして、半導体素子200を覆うように樹脂材料を供給し、硬化して周辺絶縁層103を形成する。次に、周辺絶縁層103に、レーザ法等により接続パッド141aに達するホールを形成する。必要に応じて、デスミア処理等によりホール内の樹脂残渣を除去する。その後、メッキ法またはスパッタ法により、ホール内に導電材料を充填して、図7cに示すように、素子側方ビア301を形成する。その後、研磨を行って表面を平坦化する。次に、製造例1と同様にして、図7cに示すように、ビア104及び配線105a、105bを形成する。必要に応じて、これらの配線を覆う絶縁層を設けてもよい。次に、製造例1と同様にして、図7dに示すように、支持基板1を除去する。以降、上面側に、絶縁層106、ビア107、配線108および保護絶縁層109を形成して上面側配線構造層130を完成し、下面側には、ビア142、配線143及び保護絶縁層144を形成して下面側配線構造層140を完成し、結果、図2に示す配線基板が得られる。支持基板1上にベース絶縁層101、接続パッド141a及び回路パターン141bを設けない場合は、周辺絶縁層103を貫通して支持基板1に達する素子側方ビア301を設けた後、支持基板1を除去することができる。その後、下面側に、順次、素子側方ビア301に接続する接続パッド、絶縁層101、この絶縁層を貫通してこの接続パッドに接続するビア142、このビアに接続する配線143及び保護絶縁層144を形成し、下面側配線構造層140を設けることができる。その際、接続パッド、絶縁層101及びビア142を形成することなく、素子側方ビア301に接続する配線143及び保護絶縁層144を形成して下面側配線構造層140を設けることもできる。本例では、支持基板1を用いたが、支持基板1に代えて、予め下面側配線構造層の少なくとも一部が形成された配線基板を用いてもよい。これにより、支持基板1の除去工程を省略でき、製造工程を簡略化することができる。例えば、図8aに示すように、ベース絶縁層101の上面上に設けられた接続パッド141a及び回路パターン141bと、このベース絶縁層101の下面上に設けられた配線143と、このベース絶縁層101を貫通し接続パッド141aと配線143を接続するビア142を備えた配線基板を用意する。次に、図8bに示すように、この配線基板の回路パターン141b上に接着層102を介して半導体素子200を固定する。次に、図8cに示すように、前述の製造例と同様にして、周辺絶縁層103、素子側方ビア301、素子上のビア104、及び配線105a、105bを形成する。以降、上面側に、絶縁層106、ビア107、配線108及び保護絶縁層109を形成して上面側配線構造層130を完成し、下面側には保護絶縁層144を形成して下面側配線構造層140を完成し、結果、図2に示す配線基板が得られる。また、半導体素子が第3配線構造層を有している場合、接着層102及びベース絶縁層101のいずれかもしくは両方にビアを設けることができる。このビアを介して、第3配線構造層の配線と下面側配線構造層の配線とを電気的に接続することにより、第3配線構造層に、下面側配線構造層の配線と接続された回路を設けることができる。また、このビアは放熱経路として機能させることができる。以上、実施例を参照して本発明を説明したが、本発明は上記実施例に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。この出願は、2010年4月8日に出願された日本出願特願2010-089594を基礎とする優先権を主張し、その開示の全てをここに取り込む。"