複数の画素を有する表示領域を備えた半導体装置であって、基板と、前記基板上に、画素ごとに形成された第1導電型の第1の薄膜トランジスタと、前記表示領域において、前記基板上に形成され、光を検知してセンシング信号を生成する複数の光センサー部とを備え、前記複数の光センサー部のそれぞれは、少なくとも1つの薄膜ダイオードを含む受光部と、前記少なくとも1つの薄膜ダイオードで生じた光電流を蓄積する容量と、前記受光部および前記容量の間に配置された第1導電型の第2の薄膜トランジスタであって、前記受光部は第2の薄膜トランジスタを介して前記容量と接続されている、第2の薄膜トランジスタとを含んでおり、前記第1および第2の薄膜トランジスタと前記少なくとも1つの薄膜ダイオードとは、同一の半導体膜から形成された半導体層を有し、前記第1および第2の薄膜トランジスタの半導体層は、何れも、ソースおよびドレイン領域と、これらの領域の間に位置するチャネル領域とを含み、前記第1の薄膜トランジスタの特性と前記第2の薄膜トランジスタの特性とは異なっている半導体装置。前記第1の薄膜トランジスタの閾値電圧と前記第2の薄膜トランジスタの閾値電圧とは異なっている請求項1に記載の半導体装置。前記第1および第2の薄膜トランジスタの前記チャネル領域は、何れも、前記第1導電型とは異なる第2導電型の不純物を含んでおり、前記第1および第2の薄膜トランジスタの前記チャネル領域における前記第2導電型の不純物の濃度は互いに異なっている請求項1または2に記載の半導体装置。前記第1の薄膜トランジスタのオフリーク電流と前記第2の薄膜トランジスタのオフリーク電流とは異なっている請求項1から3のいずれかに記載の半導体装置。前記第2の薄膜トランジスタのオフリーク電流は、前記第1の薄膜トランジスタのオフリーク電流よりも小さい請求項4に記載の半導体装置。前記第2の薄膜トランジスタは、前記ソースおよびドレイン領域と前記チャネル領域との間に形成され、前記ソースおよびドレイン領域よりも低い濃度で第1導電型の不純物を含む低濃度不純物領域を有しており、前記低濃度不純物領域はゲート電極と重なっていない請求項1から5のいずれかに記載の半導体装置。前記第1の薄膜トランジスタは、前記ソースおよびドレイン領域と前記チャネル領域との間に形成され、前記ソースおよびドレイン領域よりも低い濃度で第1導電型の不純物を含む低濃度不純物領域を有しており、前記低濃度不純物領域はゲート電極と重なっておらず、前記第1および第2の薄膜トランジスタの前記低濃度不純物領域における前記第1導電型の不純物の濃度は互いに異なっている請求項6に記載の半導体装置。前記第2の薄膜トランジスタはマルチゲート構造を有する請求項1から7のいずれかに記載の半導体装置。前記第2の薄膜トランジスタはトリプルゲート構造を有する請求項8に記載の半導体装置。前記第2の薄膜トランジスタの半導体層と前記基板との間には、前記第2の薄膜トランジスタの半導体層のうち少なくとも前記チャネル領域と重なるように遮光層が形成されている請求項1から9のいずれかに記載の半導体装置。前記遮光層の電位が固定されている請求項10に記載の半導体装置。前記少なくとも1つの薄膜ダイオードの半導体層と前記基板との間には、センサー用遮光層が配置されており、前記センサー用遮光層と前記遮光層とは電気的に接続されている請求項10または11に記載の半導体装置。前記薄膜ダイオードの半導体層は、p型領域と、n型領域と、前記p型領域および前記n型領域との間に位置する真性領域とを有している請求項1から12のいずれかに記載の半導体装置。第1導電型はn型であり、第2導電型はp型である請求項1から13のいずれかに記載の半導体装置。前記表示領域以外の領域において、前記基板上に形成された他の薄膜トランジスタをさらに備え、前記他の薄膜トランジスタは、前記同一の半導体膜から形成され、ソースおよびドレイン領域とチャネル領域とを有する半導体層を有しており、前記他の薄膜トランジスタの特性は、前記第2の薄膜トランジスタの特性と異なっている請求項1から14のいずれかに記載の半導体装置。前記他の薄膜トランジスタおよび前記第2薄膜トランジスタの前記チャネル領域における前記第2導電型の不純物の濃度は互いに異なっている請求項15に記載の半導体装置。可視光および赤外光を出射するバックライトをさらに備え、前記薄膜ダイオードは前記赤外光を検知し得る請求項1から16のいずれかに記載の表示装置。前記光センサー部は、各画素または2以上の画素からなるセットに対応して配置されている請求項1から17のいずれかに記載の半導体装置。基板と、前記基板上に形成された複数の第1導電型の第1の薄膜トランジスタと、前記基板上に形成され、光を検知してセンシング信号を生成する複数の光センサー部とを備え、前記複数の光センサー部のそれぞれは、少なくとも1つの薄膜ダイオードを含む受光部と、前記少なくとも1つの薄膜ダイオードで生じた光電流を蓄積する容量と、前記受光部および前記容量の間に配置された第1導電型の第2の薄膜トランジスタであって、前記受光部は第2の薄膜トランジスタを介して前記容量と接続されている、第2の薄膜トランジスタとを含んでおり、前記第1および第2の薄膜トランジスタと前記少なくとも1つの薄膜ダイオードとは、同一の半導体膜から形成された半導体層を有し、前記第1および第2の薄膜トランジスタの半導体層は、何れも、ソースおよびドレイン領域と、これらの領域の間に位置するチャネル領域とを含み、前記第1の薄膜トランジスタの特性と前記第2の薄膜トランジスタの特性とは異なっている半導体装置。光センサー部では、光センサーTFDで生じた光電流を容量コンデンサーに蓄積して一定期間保持する。本出願人は、例えば未公開の特願2009-230222号において、光電流の保持および読み取りを制御するために、光センサー薄膜ダイオードと容量との間にスイッチングトランジスタ以下、保持TFTと称する。を設ける構成を提案している。保持TFTがOFF状態の間に光電流を容量に保持し、保持TFTがON状態となると、蓄積された光電流を一括して読み取る。上記構成では、同一基板上に、画素用TFTと、光センサー部で使用するTFDおよび保持TFTと、駆動回路用TFTとを形成する必要がある。製造プロセス上の観点から、これらのTFTおよびTFDは、同一の半導体膜を用いて、共通のプロセスで形成することが好ましい。しかしながら、これらのTFTに対して要求される電気的特性は互いに異なっている。具体的には、駆動回路用TFTは高速動作を行う必要があるので、駆動回路用TFTには、電流駆動力が大きい、すなわちオン電流が大きいことが要求される。一方、画素用TFTおよび保持TFTには、オフリーク電流が小さいことが要求される。液晶表示装置では、画面を書き換えるまでの1フレームの期間中、液晶に印加された電圧を保持する必要がある。画素用TFTのオフ電流オフリーク電流が大きいと、液晶に印加された電圧が時間とともに低下して表示特性を劣化させる可能性があるからである。また、光センサー部において、TFDに生じた微小な光電流をセンシング信号としてより正確に変換するためには、保持TFTをOFF状態として容量に光電流を保持させる保持期間において、保持TFTのオフリーク電流が小さいことが要求される。なお、保持TFTでは、TFDに生じた微小な電荷を保持する必要があることから、画素用TFTよりも優れた低リーク特性が要求される。一例としては、保持TFTでは、ドレイン電圧Vd:-7V、ゲート電圧Vg:-10Vのとき、オフリーク電流Ioffが2pA未満温度:60°Cまで、白色光10000lxにおいての測定値というスペックが求められる。これに対し、画素TFTに求められるスペックでは、ゲート電圧Vg:-5V、ドレイン電圧Vd:12Vのとき、オフリーク電流Ioffが13pA未満であればよい。さらに、光リーク電流によって、オフリーク電流Ioffが13pAよりも増加してもよい。このように、画素用TFTと保持TFTとでは、何れもオフリーク電流が小さいことが好ましい点では共通している。しかしながら、これらのTFTに要求されるより具体的なオン特性やオフ特性、例えばオン電流やオフリーク電流の好適な範囲は、各TFTの用途などに応じて互いに異なっている。このため、製造プロセスを複雑にしたり、製造工程数を増大させることなく、画素用TFTおよび保持TFTのTFT特性をそれぞれ制御する必要がある。本願発明は、上記事情を鑑みてなされたものであり、その目的は、薄膜ダイオードを利用した光センサー部を備えた半導体装置において、画素用の薄膜トランジスタ、および、光センサー部で使用される薄膜トランジスタの特性を、それぞれの薄膜トランジスタに要求される特性に応じて制御することにある。本発明の半導体装置は、複数の画素を有する表示領域を備えた半導体装置であって、基板と、前記基板上に、画素ごとに形成された第1導電型の第1の薄膜トランジスタと、前記表示領域において、前記基板上に形成され、光を検知してセンシング信号を生成する複数の光センサー部とを備え、前記複数の光センサー部のそれぞれは、少なくとも1つの薄膜ダイオードを含む受光部と、前記少なくとも1つの薄膜ダイオードで生じた光電流を蓄積する容量と、前記受光部および前記容量の間に配置された第1導電型の第2の薄膜トランジスタであって、前記受光部は第2の薄膜トランジスタを介して前記容量と接続されている、第2の薄膜トランジスタとを含んでおり、前記第1および第2の薄膜トランジスタと前記少なくとも1つの薄膜ダイオードとは、同一の半導体膜から形成された半導体層を有し、前記第1および第2の薄膜トランジスタの半導体層は、何れも、ソースおよびドレイン領域と、これらの領域の間に位置するチャネル領域とを含み、前記第1の薄膜トランジスタの特性と前記第2の薄膜トランジスタの特性とは異なっている。ある好ましい実施形態において、前記第1の薄膜トランジスタの閾値電圧と前記第2の薄膜トランジスタの閾値電圧とは異なっている。ある好ましい実施形態において、前記第1および第2の薄膜トランジスタの前記チャネル領域は、何れも、前記第1導電型とは異なる第2導電型の不純物を含んでおり、前記第1および第2の薄膜トランジスタの前記チャネル領域における前記第2導電型の不純物の濃度は互いに異なっている。ある好ましい実施形態において、前記第1の薄膜トランジスタのオフリーク電流と前記第2の薄膜トランジスタのオフリーク電流とは異なっている。前記第2の薄膜トランジスタのオフリーク電流は、前記第1の薄膜トランジスタのオフリーク電流よりも小さくてもよい。ある好ましい実施形態において、前記第2の薄膜トランジスタは、前記ソースおよびドレイン領域と前記チャネル領域との間に形成され、前記ソースおよびドレイン領域よりも低い濃度で第1導電型の不純物を含む低濃度不純物領域を有しており、前記低濃度不純物領域はゲート電極と重なっていない。前記第1の薄膜トランジスタは、前記ソースおよびドレイン領域と前記チャネル領域との間に形成され、前記ソースおよびドレイン領域よりも低い濃度で第1導電型の不純物を含む低濃度不純物領域を有しており、前記低濃度不純物領域はゲート電極と重なっておらず、前記第1および第2の薄膜トランジスタの前記低濃度不純物領域における前記第1導電型の不純物の濃度は互いに異なっていてもよい。前記第2の薄膜トランジスタはマルチゲート構造を有していてもよい。前記第2の薄膜トランジスタはトリプルゲート構造を有していてもよい。ある好ましい実施形態において、前記第2の薄膜トランジスタの半導体層と前記基板との間には、前記第2の薄膜トランジスタの半導体層のうち少なくとも前記チャネル領域と重なるように遮光層が形成されている。前記遮光層の電位は固定されていてもよい。前記少なくとも1つの薄膜ダイオードの半導体層と前記基板との間には、センサー用遮光層が配置されており、前記センサー用遮光層と前記遮光層とは電気的に接続されていてもよい。ある好ましい実施形態において、前記薄膜ダイオードの半導体層は、p型領域と、n型領域と、前記p型領域および前記n型領域との間に位置する真性領域とを有している。第1導電型はn型であり、第2導電型はp型であってもよい。ある好ましい実施形態において、前記表示領域以外の領域において、前記基板上に形成された他の薄膜トランジスタをさらに備え、前記他の薄膜トランジスタは、前記同一の半導体膜から形成され、ソースおよびドレイン領域とチャネル領域とを有する半導体層を有しており、前記他の薄膜トランジスタの特性は、前記第2の薄膜トランジスタの特性と異なっている。ある好ましい実施形態において、前記他の薄膜トランジスタおよび前記第2薄膜トランジスタの前記チャネル領域における前記第2導電型の不純物の濃度は互いに異なっている。ある好ましい実施形態において、可視光および赤外光を出射するバックライトをさらに備え、前記薄膜ダイオードは前記赤外光を検知し得る。前記光センサー部は、各画素または2以上の画素からなるセットに対応して配置されていてもよい。本発明の他の半導体装置は、基板と、前記基板上に形成された複数の第1導電型の第1の薄膜トランジスタと、前記基板上に形成され、光を検知してセンシング信号を生成する複数の光センサー部とを備え、前記複数の光センサー部のそれぞれは、少なくとも1つの薄膜ダイオードを含む受光部と、前記少なくとも1つの薄膜ダイオードで生じた光電流を蓄積する容量と、前記受光部および前記容量の間に配置された第1導電型の第2の薄膜トランジスタであって、前記受光部は第2の薄膜トランジスタを介して前記容量と接続されている、第2の薄膜トランジスタとを含んでおり、前記第1および第2の薄膜トランジスタと前記少なくとも1つの薄膜ダイオードとは、同一の半導体膜から形成された半導体層を有し、前記第1および第2の薄膜トランジスタの半導体層は、何れも、ソースおよびドレイン領域と、これらの領域の間に位置するチャネル領域とを含み、前記第1の薄膜トランジスタの特性と前記第2の薄膜トランジスタの特性とは異なっている。本願発明によれば、薄膜ダイオードを利用した光センサー部を備えた半導体装置において、画素用の薄膜トランジスタ、および、光センサー部で使用される薄膜トランジスタの特性を、それぞれの薄膜トランジスタに要求される特性に応じて制御することができる。第1の実施形態本実施形態の半導体装置は、光センサー部を備えたアクティブマトリクス基板である。本実施形態のアクティブマトリクス基板は、液晶表示装置や有機EL表示装置などの表示装置に広く適用され得る。特に、タッチパネル機能を備えた液晶表示装置に好適に用いられる。図1Aは、本実施形態の半導体装置100の一例を示す模式的な平面図であり、図1Bは、半導体装置100における光センサー部200の構成を示す回路図である。図1Cは、半導体装置100に用いられる画素用TFT、保持TFTおよび光センサーTFDの一例を示す模式的な断面図である。半導体装置100は、アクティブマトリクス型の表示装置における背面基板として使用される。図示する例では、R、G、B画素からなるカラー表示画素2個に対して1つの光センサー部を設ける構成を示している。図1Aに示すように、半導体装置100は、マトリクス状に配列された複数のR、G、B画素と、複数の光センサー部200とを備えている。各画素は、例えばソースバスライン108、ゲートバスライン106、およびRST信号ライン102またはRWS信号ライン104によって包囲された領域に形成されている。また、各画素は、画素スイッチング用の薄膜トランジスタ画素用TFT105と画素電極図示せずとを有している。ここでは、隣接するR、G、B画素から構成される画素のセット109a、109bをカラー表示画素と称する。図示する例では、隣接する2つのカラー表示画素109a、109bに対して、1つの光センサー部200が配置されている。光センサー部200は、RST信号ライン102と、RWS信号ライン104との間に配置されている。RST信号ライン102およびRWS信号ライン104は、隣接する2つのゲートバスライン106の間に設けられている。これらのライン102、104は、ゲートバスライン106と同一の層から形成されている。画素用TFT105のソース側は画素用ソースバスライン108に接続され、ドレイン側は画素電極に接続されている。画素用TFT105は、画素用ゲートバスライン106からの信号によってオンオフされる。これにより、表示装置において、画素電極と、背面基板に対向して配置された前面基板に形成された対向電極とによって液晶層に電圧を印加できる。各光センサー部200は、図1Bに示すように、光センサー用薄膜ダイオード光センサーTFD202を含む受光部と、光センサーTFD202で生じる光電流を蓄積する容量206と、光センサーTFD202と容量206との間に配置された薄膜トランジスタ204と、信号増幅用の薄膜トランジスタバッファTFT208とを有している。光センサーTFD202は、薄膜トランジスタ204を介して、容量206およびバッファTFT208のゲートに接続されている。薄膜トランジスタ204は、光センサーTFD202で生じた光電流を容量206に蓄積した状態で一定期間保持し、かつ、適当なタイミングで一括して読み取るように制御する。本明細書では、このような機能を有する薄膜トランジスタ204を、保持TFTと称する。光センサー部200では、保持TFT204がオフ状態の間、光電流が容量206に保持される。本実施形態では、保持TFT204および画素用TFT105の半導体層140、130は同一の半導体膜を用いて形成されているが、これらのTFTの特性は、それぞれに要求されるオン特性、オフ特性に応じて制御され、互いに異なっている。TFTの特性が異なるとは、閾値電圧、オフリーク電流などが異なることを含む。例えば、保持TFT204の閾値電圧と、画素用TFT105の閾値電圧とが異なっていてもよい。この場合、画素用TFT105の閾値電圧が保持TFT204の閾値電圧よりも高くてもよい。これにより、保持TFTを画素TFTよりも低い駆動電圧で、動作させることができ、所定のオン特性を確保しながら、できる限り低い電圧で動作させることができる。この結果、センサー回路を表示装置に組み込みながらも、消費電流の増加を抑制できる。保持TFT204および画素用TFT105の間で、チャネル領域の不純物濃度を異ならせることによって、これらのTFTの閾値電圧を異ならせてもよい。これにより、保持TFT204および画素用TFT105が同じ構造例えば後述するLDD構造を有する場合であっても、これらのTFT105、204のオン特性およびオフ特性を異ならせることが可能になる。また、保持TFT204および画素用TFT105のオフリーク電流が互いに異なっていてもよい。好ましくは、保持TFT204のオフリーク電流は、画素用TFT105のオフリーク電流よりも小さい。光センサー部200では、光センサーTFD202に生じた微小な光電流をセンサ信号として正確に変換するためには、容量206に保持する保持期間、すなわち保持TFT204がオフ状態の期間において、保持TFT204のリーク電流を小さく抑える必要がある。リーク電流が大きいと、容量206に保持された電荷量が減少し、センシング特性が低下するおそれがあるからである。保持TFT204のオフリーク電流を小さく抑えるために、保持TFT204の半導体層は、チャネル領域とソース領域ドレイン領域との間の少なくとも一方に低濃度不純物領域LightlyDopedDrain、以下LDD領域と略すことがあるを有していてもよい。このLDD領域は、ゲート電極と重なっていない、すなわちゲート電極よりもソースドレイン領域側にオフセットして設けられていることが好ましい。このような構造をLDD構造という。LDD構造では、LDD領域によって、ドレイン近傍の電界集中を緩和することができるので、LDD領域を有していないシングルドレイン構造TFTと比べてオフリーク電流を大幅に低減できる。保持TFT204は、LDD構造の代わりに、あるいは、LDD構造と併せて、1つの半導体層に対して、2つ以上のゲート電極を直列に配置する構造マルチゲート構造を有していてもよい。これにより、ソースドレイン間に加わる電圧を分散させ、オフリーク電流をより効果的に抑制できる。マルチゲート構造では、1つの半導体層に複数のチャネル領域が形成されるマルチチャネル構造ともいう。。例えば、半導体層と重なるように3つのゲート電極を直列に配置して、半導体層に3つのチャネル領域を形成してもよいトリプルゲート構造、トリプルチャネル構造。また、保持TFT204は、半導体層に対してゲート電極と反対側に遮光層を有していることが好ましい。これにより、チャネル領域に光が入射することに起因するリーク電流を低減できる。また、遮光層の電位を固定しておくことにより、バックゲート効果によって半導体層にオフリーク電流が流れることをより効果的に防止できる。一方、画素用TFT105にも、前述したように、オフリーク電流が小さいことが要求される。このため、画素用TFT105も、LDD構造を有することが好ましい。また、マルチゲート構造を有することが好ましい。なお、画素用TFT105および保持TFT204が何れもLDD構造を有する場合、これらのTFTのLDD領域の不純物濃度は互いに異なっていてもよい。これにより、画素用TFT105および保持TFT204のオフリーク特性を、それぞれに要求される特性に応じて制御できる。以下、図1Cを参照しながら、本実施形態における画素用TFT105、保持TFT204および光センサーTFD202の構成をより具体的に説明する。ここでは、画素用TFT105および保持TFT204として、LDD構造を有するシングルゲート構造のTFTを例示しているが、TFT構造はこれに限定されない。画素用TFT105、保持TFT204および光センサーTFD202は、何れも同一の基板111上に、下地膜113、114を介して形成されている。また、活性領域として、同一の半導体膜から形成された半導体層130、140、150を有している。画素用TFT105は、半導体層130と、半導体層130の上に形成されたゲート絶縁膜119と、ゲート絶縁膜119の上に設けられたゲート電極135と、ゲート電極135および半導体層130を覆うように形成された保護膜120、121と、ソースおよびドレイン電極137とを備えている。半導体層130は、ソースおよびドレイン領域133と、これらの領域の間に位置するチャネル領域131と、ソースおよびドレイン領域133とチャネル領域131との間に位置するLDD領域132とを有している。ゲート電極135は、チャネル領域131と重なっており、かつ、LDD領域132とは重なっていない。また、ソースおよびドレイン領域133は、保護膜130に形成されたコンタクトホール内で、それぞれ、ソースおよびドレイン電極137と接続されている。保持TFT204は、画素用TFT105と同様に、LDD構造を有している。具体的には、半導体層140と、半導体層140の上にゲート絶縁膜119を介して設けられたゲート電極145と、保護膜120、121と、ソースおよびドレイン電極147とを備えている。半導体層140は、ソースおよびドレイン領域143と、チャネル領域141と、ソースおよびドレイン領域143とチャネル領域141との間に位置するLDD領域142とを有している。ゲート電極145は、チャネル領域141と重なっており、かつ、LDD領域142とは重なっていない。ソースおよびドレイン領域143は、保護膜140に形成されたコンタクトホール内で、それぞれ、ソースおよびドレイン電極147と接続されている。また、保持TFT204の半導体層140の基板111側には、絶縁膜113、114を介して遮光層149が配置されている。遮光層149は少なくとも半導体層140のチャネル領域141と重なるように配置されていればよい。好ましくは、図示するように、半導体層140全体と重なるように配置されている。遮光層149は、半導体層140に基板111側から光が入射してリーク電流が生じることを防止する。また、本実施形態では、遮光層149はVLSラインに接続され、その電位が固定されている。このため、バックゲート効果により保持TFT204のオフリーク電流をより効果的に低減できる。本実施形態では、画素用TFT105および保持TFT204は、何れもnチャネル型TFTである。好ましくは、これらのTFTのチャネル領域131、141には、閾値電圧を調整するために、ボロンなどのp型不純物がドープされているチャネルドープ。p型不純物の濃度は、各TFTに要求される特性や閾値電圧を考慮して、別個に制御される。保持TFT204の基板111側に電位が固定された遮光層149が設けられていると、遮光層149の電位の設定値により、オン特性が変化する。具体的には、遮光層149の電位を上げるほどオン電流Ionは大きくなり、電位を下げるほどオン電流Ionは小さくなる。従って、遮光層149の電位をマイナスに設定する場合、保持TFT204のオン電流Ionがスペックを満たすためには、保持TFT204のチャネル領域141におけるp型不純物の濃度を、画素用TFT105のチャネル領域131におけるp型不純物の濃度よりも低く設定することが好ましい。これにより、画素用TFT105において所望の特性を確保しつつ、保持TFT204において、遮光層149によるオン電流の低下を抑制して、所望のオン特性を得ることができる。また、画素用TFT105および保持TFT204におけるLDD領域132、142のn型不純物の濃度も、各TFTに要求される特性を考慮して、別個に制御されていてもよい。例えば、上記のように、保持TFT204のチャネル領域のp型不純物濃度を低く抑えた場合、チャネルドープによって保持TFT204のオフリーク電流を十分に低減できない場合がある。このような場合に、保持TFT204のLDD領域142におけるn型不純物の濃度を、画素用TFT105のLDD領域132におけるn型不純物の濃度よりも低く設定してもよい。これにより、画素用TFT105において所望の特性を確保しつつ、保持TFT204において、オン特性を確保しつつ、オフリーク電流を所望の範囲まで低減できる。光センサーTFD202は、n型領域153と、p型領域154と、これらの間に位置する真性領域151とを有する半導体層150と、n型領域153およびp型領域154にそれぞれ接続された電極157とを備えている。真性領域151が受光領域となる。また、半導体層150の基板111側には、絶縁膜113、114を介して遮光層159が設けられている。遮光層159は、半導体層150の少なくとも真性領域151と重なるように配置されている。遮光層159により、基板111側から真性領域151に光が入射して光電流が生じることを防止できるので、半導体層150の上方から真性領域151に入射する光をより正確にセンシングすることが可能になる。なお、本明細書では、真性領域とは、p型領域とn型領域とによって挟まれ、これらの領域よりも不純物濃度が低いすなわち抵抗の高い領域を指す。従って、真性領域は、真性半導体からなる領域であってもよいし、p型領域やn型領域よりも低い濃度でp型またはn型不純物が注入された領域であってもよい。遮光層159の電位は固定されていることが好ましい。遮光層159がフローティングしていると、遮光層159に電荷がチャージされて光センサーTFD202の特性が変化する可能性がある。遮光層159は、保持TFT204の下方の遮光層149と電気的に接続され、かつ、VLSラインに接続されていてもよい。これにより、遮光層149、159の電位を共通のラインを用いて固定できるので有利である。図1Cでは、光センサーTFD202およびTFT105、204の構成のみを示しているが、バッファTFT208も、これらのTFDおよびTFTと同一の半導体膜から形成された半導体層を用いて形成されていることが好ましい。バッファTFT208の構造は、例えばLDD領域を有しないシングルドレイン構造であってもよい。信号蓄積用の容量206は、ゲート電極層と、上記半導体膜から形成された半導体層とを電極として構成され、その容量はゲート絶縁膜によって形成されていてもよい。また、図示していないが、光センサーTFD202におけるp型領域154は、RST信号ラインに接続され、n型領域153は、保持TFT204のドレイン電極147に接続されている。保持TFT204のゲート電極145はCLK信号ラインに接続され、ソース電極147は、容量206における下部電極半導体層に接続され、この容量206を経てRWS信号ラインに接続されている。保持TFT204のソース電極147は、また、バッファTFT208のゲート電極に接続されている。バッファTFT208のドレイン電極はVDD信号ラインに接続され、ソース電極は出力信号ラインに接続されている。本実施形態の半導体装置の構成は、図1に示す構成に限定されない。図1Aでは、2つのカラー表示画素109a、109bに対して、1個の光センサー部200が設けられているが、画素の数に対する光センサー部の数密度は、分解能に応じて適宜選択できる。例えば、1つまたは3つ以上のカラー表示画素に対して1個の光センサー部200が設けられていてもよい。また、1つの原色の画素、あるいは複数の画素のセットに対して1つの光センサー部200が設けられていてもよい。図1Cでは、画素用TFT105および保持TFT204として、LDD構造を有するTFTを示したが、これらのTFTはLDD構造を有していなくてもよい。また、マルチゲート構造を有していてもよい。さらに、保持TFT204や光センサーTFD202の背面側に遮光層149、159が設けられていなくてもよい。各光センサー部は、複数の光センサーTFDを有していてもよい。例えば、光センサーTFD202に加えて、光センサーTFD202とは検知可能な波長域の異なる他の光センサーTFDを備えていてもよい。あるいは、同じ種類の複数の光センサーTFDを並列に接続し、出力を高めてもよい。次に、図2を参照しながら、本実施形態の表示装置の構成を、タッチパネルセンサーを備えたタッチパネル液晶表示装置を例に説明する。図2は、アクティブマトリクス方式のタッチパネル液晶表示装置の一例を示す模式的な断面図である。簡単のため、図1と同様の構成要素には同じ参照符号を付している。液晶表示装置1000は、液晶モジュール180と、液晶モジュール180の背面側に配置されたバックライト170とを備えている。液晶モジュール180は、透光性を有する背面基板111と、背面基板に対向するように配置された前面基板171と、これらの基板の間に設けられた液晶層177とによって構成される。前面基板171の観察者側および背面基板111の背面側には、それぞれ、偏光板175が設けられている。液晶モジュール180は、複数の画素原色の画素を有しており、各画素は、画素電極図示せずと、画素電極に接続された画素用TFT105とを有している。また、3つの原色RGBの画素からなるカラー表示画素のそれぞれに隣接して、光センサーTFD202を含む光センサー部が配置されている。各画素の観察者側にはカラーフィルター図示せずが配置されているが、光センサー部の観察者側にはカラーフィルターが設けられていないことが好ましい。光センサー部の観察者側にカラーフィルターが設けられていると、光センサー部を構成する光センサーTFD202の感度が低下するおそれがあるからである。光センサーTFD202とバックライト170との間には遮光層159が配置されている。従って、バックライト170からの光191は遮光層159により遮光され、裏面から背面基板111側から光センサーTFD202に入射しない。なお、遮光層159は、少なくとも、バックライト170の光が、光センサーTFD202の真性領域に入らないように配置されていればよい。光センサー部は、表示装置1000に入射する外光193を利用して、画面に接触している物体のセンシングを行うことができる。または、バックライト170から出射される光バックライト光を利用して、画面に接触している物体のセンシングを行ってもよい。あるいは、外光193およびバックライト光191の両方を利用してセンシングを行うことが可能となるように構成されていてもよい。例えば表示装置1000の使用環境によって十分な外光193が表示領域内に入射しないことがあるが、このような場合であっても、バックライト光191を利用したセンシングを行うことができる。バックライト光191を利用したセンシングは以下のように行うことができる。バックライト光191は、表示パネルを通過してパネル表面に達する。ここで指腹などの物体によって反射されると、表示領域内に配置された光センサー部に入射する。従って、光センサー部に入射する光をセンシングすることにより、画面に接触している物体を検知できる。バックライト光191を利用する場合には、光センサーTFD202として、バックライト光191を検知可能なTFDを用いる必要がある。バックライト170は、可視光に加えて赤外光も出射することが好ましい。これにより、光センサー部は、バックライト光170から出射される赤外光を利用してセンシングを行うことも可能となる。ここで、赤外光を利用したセンシングが有利である理由を説明する。バックライトから出射される可視光バックライト可視光と称する。を利用してセンシングを行う場合、表示パネルにおける黒が表示されている画素では、液晶層177を通過したバックライト可視光は、観察者側の偏光板に遮断されて、画面に接触している物体に到達しない。このため、バックライト可視光を利用すると、表示によってセンシング感度が低下する可能性がある。これに対し、バックライトから出射する赤外光を利用してセンシングを行うと、上述したような表示依存性の問題を克服できる。赤外光は、可視光と異なり、黒が表示されている画素であっても偏光板を透過する。このため、赤外光を利用すると、表示にかかわらず、所定の感度でセンシングを行うことが可能となる。赤外光を利用したセンシングを行う場合、光センサーTFD202として、赤外光波長:0.7μm以上、エネルギー:1.7eV以下を検知し得るTFDを用いる。光センサーTFD202は、赤外光のみでなく可視光も検知可能であってもよい。赤外光によるセンシングを主に行う場合には、光センサーTFD202は、可視光より高い感度で赤外光を検知し得ることが好ましい。可視光および赤外光によるセンシングを併用する場合には、各光センサー部において、高い感度で可視光を検知し得る第1の光センサーTFDと、赤外光を検知し得る第2の光センサーTFDとを並列に接続してもよい。なお、光センサーTFDが検知し得る光の波長の範囲は、例えば半導体層の厚さ、結晶粒径、半導体層上部の各層の厚さ、半導体層と遮光層の層間膜ベースコートの厚さなどによって適宜調整され得る。次に、表示装置1000において、光センサー部によるセンシング動作の一例を説明する。1充電期間:まず、RSTラインにマイナス7V-7Vの電位をかけることで、光センサーTFD202は逆バイアス状態となる。このとき、同時にCLKラインにプラス電位をかけることで、保持TFT204をオン状態にしておく。この状態で、光センサーTFD202に光が入射して光リークが生じると、光センサーTFD202のn型領域の側の電位が低下する。光センサーTFD202を介して、RWS容量信号ライン0Vの容量を介してノード209にマイナスの電界が生じる。2保持期間:所定の期間が経過した後に、保持TFT204をオフ状態とすると、光リーク電流によりマイナスとなったノード209の電位が低下したまま保たれる。3読み出し期間:読み出し時には、RWS電位をプラスにする12Vことで、バッファTFT208に印加されているゲート電圧が変化する。バッファTFT208のドレイン側にはVDD信号ラインよりVDD信号が印加されている。上記のようにゲート電圧が変動すると、ソース側に接続された出力OUT信号ラインへ流れる電流値が変化するため、その電気信号を出力信号ラインから取り出すことができる。4この後、RSTラインから光センサーTFD202に順方向に電流を流してRST、RWS:0Vとする、RST信号を容量206に書き込み、容量206の電位をリセットする。上記1~4の動作をスキャンしながら繰り返すことにより、外光およびバックライト光を利用した光センシングが可能になる。本実施形態を、バックライトから出射される赤外光のみを利用したセンシング方式に適用することもできる。このセンシング方式は、例えば本出願人による国際公開第2011/040090号、国際公開第2011/040091号、国際公開第2011/040093号などに記載されている。上記の出願には、上述の光センサーTFD202に加えて、環境光を検出するためのTFDを設けることによって、環境光に含まれる赤外線の影響を取り除く方式が記載されている。具体的には、まず、図12aに示すように、バックライトをオンとして光センサーTFDでセンシングを行う。光センサーTFDでは、バックライト光シグナル光のみでなく、環境光も検知される。次いで、図12bに示すように、バックライトをオフとし、環境光検知用TFDを用いて、環境光のみを検知する。この後、バックライトオン時のセンサー信号と、環境光検知用TFDによるバックライトオフ時のセンサー信号との差分を求めることによって、図12cに示すように、シグナル光のみによるセンサー信号を求めることができる。この方式では、図13に示すように、光センサーTFDでセンシングを行った後、センサー信号を読み出すまでの期間が保持期間となる。本実施形態によると、保持TFT204をオフ状態とすることにより、この保持期間において、ノード209の電位を保つことができる上記2。なお、上記方式を用いると、バックライトを常時オンとする方式と比べて、バックライトをオンにする時間を短くできるので、消費電力を低減できる。本実施形態は、タッチパネル液晶表示装置に限定されず、イメージセンサーや指紋センサー機能付きの表示装置にも適用できる。上述した光センサー部200は、イメージセンサーや指紋センサーとして用いることもできる。イメージセンサーや指紋センサーとして用いる場合、画面に押し付けられた画像や指紋を検出するために、一般に、タッチセンサーよりも高い解像度が要求される。解像度は、画素に対する光センサー部の数が多いほど高くなるので、用途に応じて光センサー部の数を適宜調整すればよい。なお、図1Aに示すように2つのカラー表示画素に対して1つの光センサー部を配置すれば、名刺などの画像の読み取りが可能な十分な解像度を確保できる。さらに、光センサー部の観察者側にカラーフィルターを配置して、カラーフィルターを介した光を光センサー部で受光することにより、光センサー部をカラーイメージセンサーとして機能させることもできる。ここで、保持TFTにおいて、遮光層の電位、チャネル領域へのP型不純物ここではボロンの濃度、およびLDD領域の抵抗値と、TFTの特性との関係を検討したので、その結果を説明する。図3は、チャネル領域へのボロン注入量を変化させた場合の、保持TFTの遮光層の電位Vlsとオン電流Ionとの関係を示すグラフである。図3の横軸は、遮光層の電位固定V、縦軸は、ドレインソース間電圧Vds:0.1V、ゲートソース間電圧Vgs:5Vのときのオン電流IonAをそれぞれ表わしている。また、図3の直線C1は、チャネル領域のボロン濃度が2.6×1017/cm3のときの遮光層の電位Vlsとオン電流Ionとの関係を示すグラフである。同様に、直線C2、C3は、それぞれ、チャネル領域のボロン濃度が3.8×1017/cm3、および5.0×1017/cm3のときの遮光層の電位Vlsとオン電流Ionとの関係を示すグラフである。図3からわかるように、遮光層の電位Vlsおよびチャネル領域のボロン濃度によってオン電流Ionが変化する。具体的には、遮光層の電位Vlsが低くなるにつれて、オン電流Ionが低下する。また、チャネル領域のボロン濃度ボロン注入量が高くなるほど、オン電流Ionが小さくなる。ボロン濃度が高くなると、キャリアが不純物ボロンに散乱される原因となり、移動度が落ちるからと考えられる。従って、遮光層を設けることによるオン電流Ionの低下を、ボロン濃度を低く抑えることによって補償できる。例えば、遮光層の電位Vlsが-8Vと低い場合であっても、チャネル領域のボロン濃度をC1の濃度以下に抑えることによって、所望のオン電流Ion例えば1×107A以上を確保できる。本実施形態では、保持TFTのチャネル領域におけるボロン濃度を他のTFTとは独立して制御する。このため、他のTFTに求められる特性にかかわらず、保持TFTのチャネル領域のボロン濃度を、所望のオン特性および遮光層の電位Vlsに応じて最適化できる。なお、保持TFTに遮光層を形成しなければ、遮光層の電位Vlsによるオン特性の低下は生じなくなる。しかしながら、遮光層を形成しないと、TFTの半導体層のチャネル領域に光が入射することによってリーク電流が生じ、TFTのオフ特性が低下するおそれがある。図4は、遮光層を有していないTFTにおけるVg-Id特性を例示するグラフである。保持TFTでは、ゲート電圧Vgが0以下のときのリーク電流が例えば1×1013A/個以上図4に示す範囲Aであれば、光センサー部によるセンシング特性が低下するおそれがある。図4からわかるように、チャネル領域に光が入射すると照度:10000lx、曲線D2、チャネル領域に光がほとんど入射しない場合照度:0lx、曲線D1よりもリーク電流が増加する。この例では、光によるリーク電流は例えば1×1011A/個近くまで増加し、範囲Aに入っている。従って、保持TFTの少なくともチャネル領域を十分に遮光することが好ましいことがわかる。図5は、保持TFTにおいて、LDD領域の抵抗値Loffとオフ電流Ioffとの関係を例示するグラフである。横軸はLDD領域の抵抗値LoffkΩ/□を表わしている。LDD領域における不純物濃度ここではリン濃度が高いほど、抵抗値Loffは低くなる。縦軸は、ドレインソース間電圧Vds:7V、ゲートソース間電圧Vgs:-3Vのときのオフ電流IoffAを表わしている。保持TFTでは、オフ電流Ioffが例えば4×1013A以上になると図5に示す範囲B、光センサー部のセンシング特性が低下するおそれがある。図5からわかるように、LDD領域の抵抗値Loffを高めることによって、オフ電流Ioffを小さく抑えることができる。図示する例では、抵抗値Loffが50kΩ/□以上であれば、オフ電流Ioffを4×1013Aよりも十分に小さくできる。また、抵抗値Loffが10kΩ/□では、オフ電流Ioffは6×1013Aまで増加し、範囲Bに入る。従って、保持TFTのLDD領域の抵抗値Loffを他のTFTとは独立して制御することによって、他のTFTに求められる特性にかかわらず、LDD領域の抵抗値Loffを最適化でき、保持TFTに求められるオフ特性を確保できる。図3~図5に示す結果からわかるように、保持TFTに遮光層を設け、かつ、保持TFTのチャネル領域に対するボロンの注入量を、他のTFTとは別個に最適化することにより、保持TFTに要求される特性を実現できる。必要に応じて、保持TFTのLDD領域に対するリンの注入量を、他のTFTとは別個に最適化してもよい。特に、保持TFTにおいて、所望のオン特性を得るために、チャネル領域へのボロン注入量を低く抑えた結果、チャネルドープによってオフリーク電流を十分に低減できない場合がある。このような場合に、LDD領域へのリン注入量を制御してLDD領域の抵抗を最適化すると、オフリーク電流を所望の範囲まで低減できる。従って、所望のオフ特性およびオン特性を両立することが可能になる。第2の実施形態以下、図面を参照しながら、本発明による半導体装置の第2の実施形態を説明する。本実施形態は、光センサー部を備えた表示装置である。以下、本実施形態の表示装置の構成を、タッチセンサー付きの液晶表示装置を例に説明する。本実施形態の表示装置は、表示領域と、表示領域の周辺に位置する額縁領域とを有している。表示領域は、複数の画素と、複数の光センサー部とを有している。画素および光センサー部の構成は、第1の実施形態で前述した構成と同様であってもよい。すなわち、各画素は、画素電極と、画素用TFTとを含んでいる。各光センサー部は、少なくとも1つの光センサーTFD、容量および保持TFTを含んでいる。額縁領域には、各画素を駆動するための表示用の駆動回路が設けられている。駆動回路は、一般に、n型TFTおよびp型TFTを含んでいる。ここでは、駆動回路を構成するTFTを駆動回路用TFTと呼ぶ。駆動回路用TFT、画素用TFT、保持TFTおよび光センサーTFDは、同一基板上に形成されている。また、これらのTFTおよびTFDは、活性領域として、同一の半導体膜から形成された半導体層を有していることが好ましい。また、これらのTFTおよびTFDは、共通のプロセスで形成されていることが好ましい。本実施形態では、駆動回路用TFTと保持TFTとでは、例えば閾値電圧、オフリーク特性などの特性が互いに異なっている。これらのTFTの特性は、前述の実施形態と同様に、TFT構造、チャネル領域の不純物濃度、LDD領域の不純物濃度、遮光層の有無などによって制御され得る。なお、駆動回路用TFT、保持TFTおよび画素用TFTの間で、各TFTの特性がそれぞれ異なっていてもよい。以下、図面を参照しながら、駆動回路用TFT、画素用TFT、保持TFTおよび光センサーTFDを共通のプロセスで製造する方法の一例を説明する。まず、図6Aに示すように、ガラス基板などの基板301上に遮光層302s、302dをパターン形成した後、遮光層302s、302dを覆うようにベースコート絶縁膜を形成する。遮光層302s、302dは、それぞれ、保持TFTおよびTFDに対する基板裏面方向からの光を遮ることができるように配置される。遮光層302s、302dは、例えば次のようにして形成される。CVDChemicalVaporDeposition法やスパッタ法などによって基板301表面上に、遮光層となる金属膜または絶縁膜を形成する。金属膜として、Ta、Ti、W、Mo、Alなどの元素を主成分とする膜を用いることができる。絶縁膜としては例えばSi膜を用いることができる。金属膜または絶縁膜の厚さは例えば50nm以上であることが好ましい。ベースコート絶縁膜として、例えばCV法によってシリコン酸化膜やシリコン窒化膜を形成してもよい。ベースコート絶縁膜は単層であってもよいし、多層構造を有していてもよい。ベースコート絶縁膜の厚さは例えば100nm以上500nm以下である。ここでは、ベースコート絶縁膜として、プラズマCVD法を用いて、窒化ケイ素膜303および酸化ケイ素膜304をこの順で形成する。なお、ここでは、保持TFTおよびTFDの背面側に遮光層をそれぞれ配置するが、これらの遮光層が配置されなくてもよい。あるいは、他のTFTの背面側にも遮光層が配置されていてもよい。次いで、図6Bに示すように、酸化ケイ素膜304上に半導体膜306を形成する。ここでは、半導体膜306として、結晶質シリコン膜を形成する。半導体膜306の厚さは例えば40nm以上300nm以下である。結晶質シリコン膜は、酸化ケイ素膜304上に非晶質シリコン膜を堆積し、これを結晶化することによって形成してもよい。結晶化方法は特に限定しないが、例えば触媒元素を用いて結晶化を行ってもよいし、エキシマレーザーなどを用いて低温で結晶化させてもよい。一例として、触媒元素を用いて非晶質シリコン膜を結晶化させる方法を説明する。まず、プラズマCVD法やスパッタ法などの公知の方法で、非晶質シリコン膜厚さ:例えば20nm以上150nm以下を形成する。この後、非晶質シリコン膜の表面の一部または全体に、結晶化を促進する触媒元素を添加する。本実施形態では、蒸着法やスパッタ法などにより触媒元素からなる薄膜ここではニッケル膜を非晶質シリコン膜上に形成する。なお、触媒元素の添加は、重量換算で1~10ppm程度、例えば5ppmの触媒元素ニッケルを含む水溶液酢酸ニッケル水溶液をスピンコート法で塗布することによって行ってもよい。触媒元素としては、ニッケルNi以外に、鉄Fe、コバルトCo、スズSn、鉛Pb、パラジウムPd、銅Cuからなる群から選ばれた一種または複数種の元素を用いてもよい。これらの元素よりも触媒効果は小さいが、ルテニウムRu、ロジウムRh、オスミウムOs、イリジウムIr、白金Pt、金Au等も触媒元素として機能する。次に、非晶質シリコン膜に対して加熱処理を行い、非晶質シリコン膜を結晶化させて結晶質シリコン膜を得る。ここでは、非晶質シリコン膜に対してレーザーアニールを行い、ニッケル薄膜と非晶質シリコン膜とを反応させ、これらの膜の界面に結晶質シリコンを形成する。この後、エッチングなどによって未反応のニッケル膜および珪化ニッケルの層を除去する。次いで、残ったシリコン膜にさらにレーザーアニールを行い、さらなる結晶化を行う。このようにして、結晶質シリコン膜を得る。なお、レーザーアニールの代わりに、炉を用いて、不活性雰囲気下、例えば窒素雰囲気下にて加熱処理を行ってもよい。加熱処理としては、500~650°Cで30分~4時間のアニール処理を行うことが好ましい。あるいは、ランプを熱源として用いるRTARapidThermalAnnealing装置で結晶化を行ってもよい。続いて、図6Cに示すように、フォトリソグラフィにより、半導体膜306の不要な領域を除去して素子間分離を行う。これにより、駆動回路用のn型TFTの活性領域ソースドレイン領域、チャネル領域となる半導体層311n、駆動回路用のp型TFTの活性領域となる半導体層311p、画素用TFTの活性領域となる半導体層311t、保持TFTの活性領域となる半導体層311s、および、光センサーTFDの活性領域n型/p型領域、真性領域となる半導体層311dが形成される。半導体層311t、311s、311dは、基板301のうち表示領域となる領域内に配置され、半導体層311n、311pは、表示領域となる領域の外側に配置される。次に、図7Dに示すように、半導体層311n、311p、311t、311s、311dを覆うゲート絶縁膜313を形成する。ゲート絶縁膜313として、例えばCVD法によりシリコン酸化膜やシリコン窒化膜を形成してもよい。シリコン酸化膜を形成する場合には、原料ガスとしてSiH4およびN2OまたはO2用いてプラズマCVD法を行ってもよい。ゲート絶縁膜313は単層であってもよいし、多層構造を有していてもよい。ゲート絶縁膜313の厚さは例えば10nm以上120nm以下である。続いて、各半導体層のドーズ量を調整するために、各半導体層にボロンBやインジウムInなどのp型不純物315をイオン注入する。本実施形態では、例えば注入エネルギーを10KeV以上80KeV以下、ドーズ量を5×1011ion/cm2以上5×1012ion/cm2以下に設定してイオン注入を行う。注入後のこれらの半導体層のp型不純物の濃度は、5×1016個/cm3以上5×1017個/cm3以下であることが好ましい。本実施形態では、この注入工程において、半導体層311n、311p、311t、311sおよび311dに対するp型不純物315の注入量をそれぞれ異ならせる。例えば、異なる注入マスクレジストマスクを用いて、注入条件の異なる複数回のイオン注入工程を行ってもよい。あるいは、グレートーンマスクを形成し、これを介してイオン注入を行うことによって、各半導体層に対する注入量を異ならせることができる。n型TFTの半導体層311n、311t、311sにp型不純物を注入するとチャネルドープ、その電流―電圧曲線を高電圧側にシフトさせることができる。従って、ゲート電圧Vg=0のときにドレイン電流Idが最小値オフ状態となるように調整することは可能である。ただし、閾値電圧も高電圧側にシフトしてしまうため、TFTごとに所望のオフ特性およびオン特性が得られるように、p型不純物の濃度を調整する。また、TFTの下方に、電位を固定した遮光層を有する場合、その電位も考慮して、p型不純物の濃度を最適化する図3。なお、p型TFTの半導体層311pや光センサーTFDの半導体層311dにはp型不純物を注入しなくてもよい。例えば、保持TFTとなる半導体層311sのボロンドーズ量を2×1012/cm2以上4×1012/cm2とし、画素用TFTとなる半導体層311tのボロンドーズ量を3.8×1012/cm2とする。この方法で製造される保持TFTのチャネル領域の不純物濃度ボロン濃度は2×1017/cm3以上4×1017/cm3以下、画素用TFTのチャネル領域の不純物濃度ボロン濃度は3.8×1017/cm3となる。次いで、図7Eに示すように、ゲート絶縁膜313上に、TFTの半導体層311n、311p、311t、311sの一部と重なるように、ゲート電極316n、316p、316t、316sをそれぞれ形成する。また、半導体層311tの上には、補助容量の上部電極316cを形成する。なお、図示する例では、画素用TFTの半導体層311tに2つのゲート電極316tを形成しダブルゲート構造、他のTFTの半導体層には1つのゲート電極を形成しているが、各TFTのゲート構造はこれに限定されない。保持TFTの半導体層311s上に2つまたは3つのゲート電極を形成し、ダブルゲート構造やトリプルゲート構造にしてもよい。ゲート電極316n、316p、316t、316sは、スパッタ法または真空蒸着法などを用いてゲート絶縁膜313上に導電膜を堆積し、これをパターニングすることによって形成される。導電膜は、W、Ta、Ti、Mo、Al等の元素を主成分とする金属膜であることが好ましい。導電膜の厚さは例えば200nm以上600nm以下である。続いて、図7Fに示すように、駆動回路用p型TFTの半導体層311pおよび光センサーTFDの半導体層311dの一部にp型不純物318をイオン注入し、p型の拡散層を形成する。具体的には、まず、半導体層311n、311tおよび311sの全体と、半導体層311dのn型領域n層および真性領域i層となる領域とを覆うレジストマスク325n、325t、325s、325dを形成する。次いで、ボロンBやインジウムInなどのp型不純物318をイオン注入する。これにより、半導体層311pのうちゲート電極316pで覆われていない領域にp型不純物318が注入され、ソースドレイン領域327pとなる。半導体層311pのうちゲート電極316pと重なっており、p型不純物318が注入されなかった領域はチャネル領域328pとなる。また、半導体層311dのうちレジストマスク325dで覆われていない領域にp型不純物318が注入され、p型領域340dとなる。イオン注入後、レジストマスク325n、325t、325s、325dを除去する。この工程における注入条件は特に限定されない。例えば注入エネルギーを10KeV以上80KeV以下、ドーズ量を5×1014ion/cm2以上2×1016ion/cm2以下に設定してイオン注入を行う。ソースドレイン領域327pおよびp型領域340dのp型不純物の濃度は、1.5×1020個/cm3以上3×1021個/cm3以下であることが好ましい。続いて、図8Gに示すように、駆動回路用n型TFTの半導体層311n、画素用TFTの半導体層311t、保持TFTの半導体層311sおよび光センサーTFDの半導体層311dの一部にn型不純物320を注入し、n型の拡散層を形成する。具体的には、まず、半導体層311pの全体と、半導体層311dのp型領域および真性領域となる領域とを覆うレジストマスク326p、326dを形成する。次いで、リンPや砒素Asなどのn型不純物320をイオン注入する。これにより、半導体層311n、311t、311sのうちゲート電極316n、316t、316sで覆われていない領域にn型不純物320が注入される。また、半導体層311dのうちレジストマスク326dで覆われていない領域にn型不純物320が注入される。イオン注入後、レジストマスク326p、326dを除去する。この工程における注入条件は特に限定されない。例えば注入エネルギーを10KeV以上100KeV以下、ドーズ量を1×1012ion/cm2以上1×1014ion/cm2以下に設定してイオン注入を行う。n型拡散層のn型不純物の濃度は、1×1017個/cm3以上1×1019個/cm3以下であることが好ましい。この後、図8Hに示すように、駆動回路用n型TFTの半導体層311n、画素用TFTの半導体層311tおよび保持TFTの半導体層311sのソースドレイン領域となる領域と、光センサーTFDの半導体層311dのn型領域となる領域とにn型不純物322をさらに注入し、高濃度n型領域を形成する。具体的には、まず、半導体層311pの全体と、半導体層311t、311sのLDD領域となる領域と、半導体層311dのp型領域および真性領域となる領域とを覆うレジストマスク330p、330t、330s、330dを形成する。次いで、リンPや砒素Asなどのn型不純物322をイオン注入する。これにより、半導体層311nのうちゲート電極316nで覆われていない領域にn型不純物322が注入されて、ソースドレイン領域327nとなる。半導体層311nのうちゲート電極316nと重なっており、p型不純物320、322が注入されなかった領域はチャネル領域328nとなる。また、半導体層311t、311sのうちレジストマスク330t、330sにもゲート電極316t、316sにも覆われていない領域にn型不純物322が注入されて、それぞれ、ソースドレイン領域327t、327sとなる。半導体層311t、311sのうちゲート電極316t、316sには覆われていないが、レジストマスク330s、330tに覆われ、n型不純物322が注入されなかった領域はLDD領域329t、329sとなる。半導体層311t、311sのうちゲート電極316t、316sと重なっており、n型不純物320、322が何れも注入されなかった領域はチャネル領域328t、328sとなる。半導体層311tのうち上部電極316cと重なる部分は、補助容量の下部電極344cとなる。さらに、半導体層311dのうちレジストマスク330dで覆われていない領域にn型不純物322が注入され、n型領域342dが形成される。半導体層311dのうちn型不純物320、322およびp型不純物318の何れも注入されていない部分は真性領域328dとなる。イオン注入後、レジストマスク330p、330t、330s、330dを除去する。この工程における注入条件は特に限定されない。例えば注入エネルギーを10KeV以上100KeV以下、ドーズ量を5×1014ion/cm2以上1×1016ion/cm2以下に設定してイオン注入を行う。n型拡散層のn型不純物の濃度は、1.5×1020個/cm3以上3×1021個/cm3以下であることが好ましい。なお、図示するプロセスによると、画素用TFTのLDD領域329tと保持TFTのLDD領域329sとは同じ不純物濃度を有するが、これらの不純物濃度を異ならせることもできる。例えば、LDD領域を形成するためのイオン注入工程図8Gを2回に分けて、画素用TFTのLDD領域を形成するためのイオン注入工程と、保持TFTのLDD領域を形成するためのイオン注入工程とを行い、各工程の注入条件を異ならせてもよい。あるいは、図8Gに示すイオン注入工程において、グレートーンマスクを用いて、半導体層311t、311sに対する注入量を異ならせることもできる。各LDD領域のn型不純物濃度は特に限定しないが、後述するように、n型不純物濃度を低く抑えてLDD領域の抵抗を高めると、オフリーク電流をより低減できる。ただし、LDD領域の抵抗が高くなると、オン電流も小さくなってしまう。このため、LDD領域のn型不純物濃度は、各TFTに求められるオン特性およびオフ特性に応じて、それぞれ最適化されることが好ましい。この後、各半導体層に注入されたp型およびn型不純物を活性化させるための熱処理を施す。続いて、図8Iに示すように、層間絶縁膜350を形成する。層間絶縁膜350としてシリコン酸化膜を形成する場合には、原料ガスとしてSiH4およびN2OまたはO2を用いてプラズマCVD法を行ってもよい。層間絶縁膜350は単層であってもよいし、多層構造を有していてもよい。ここでは、層間絶縁膜350として、窒化ケイ素膜351および酸化ケイ素膜352をこの順で形成する。必要であれば、水素化のための熱処理を行ってもよい。この後、層間絶縁膜350に、各TFTのソースドレイン領域と、TFDのp型領域およびn型領域とにそれぞれ達するコンタクトホールを形成する。次いで、層間絶縁膜350上およびコンタクトホール内部に導電膜を堆積し、パターニングする。これにより、TFTの電極配線354n、354p、354t、354sおよびTFDの電極配線354dとを得る。導電膜としては、Ta、Ti、W、Mo、Alなどの元素を主成分とする金属膜を用いることが好ましい。導電膜の形成は、スパッタ法や真空蒸着法などによって行うことができる。また、導電膜は単層であってもよいし、積層構造を有していてもよい。このようにして、駆動回路用n型TFT361、駆動回路用p型TFT362、画素用TFT363、補助容量364、保持TFT365および光センサーTFD366が得られる。図示しないが、これらのTFTおよびTFD上に、平坦化膜を設けてもよい。平坦化膜には、後に形成される画素電極と画素用TFTとを電気的に接続するための開口部を形成する必要がある。平坦化膜の材料は感光性樹脂であってもよい。この場合、フォトリソグラフィにより、画素用TFTの上方に開口部を形成できる。続いて、平坦化膜上に画素電極を形成する。画素電極の材料としては、バックライトからの光を透過する透明導電材料例えばITO、IZOなどを用いることが好ましい。本実施形態の半導体装置の製造方法は、上記方法に限定されない。上記方法では、駆動回路用TFTとして、シングルドレイン構造のTFTを形成しているが、GOLDGateOverlappedLDD構造のTFTを形成してもよい。GOLD構造とは、例えばLDD領域がゲート電極によってオーバーラップされた構造をいう。GOLD構造を有するTFTでは、ゲート電極に電圧を印加すると、ゲート電極がオーバーラップしたLDD領域にキャリアとなる電子が蓄積される。よって、LDD領域の抵抗を小さくすることができるので、TFTの電流駆動力の低下を抑えることができる。なお、GOLD構造のTFTは、前述したLDD構造ゲート電極とLDD領域とが重なっていない構造のTFTよりもオフリーク電流が大きくなるという欠点があり、画素用TFTや保持TFTには適さない。また、上記方法では、触媒元素を用いた結晶化方法を詳しく説明したが、非晶質半導体膜に対してレーザーを照射して結晶化を行うこともできるレーザー結晶化。ただし、触媒元素を用いて非晶質半導体膜を結晶化させると、結晶化された半導体膜は、他の方法例えばレーザー結晶化によって結晶化された半導体膜よりも高い結晶性を有するので好ましい。結晶性の高い半導体層を用いてTFTを形成すると、TFTのオン時の立ち上がり特性サブスレッショルド特性を向上できる。すなわち、閾値電圧付近におけるゲートソース間電圧に対するドレイン電流の変化をより急峻にできる。触媒元素を用いて結晶化された半導体膜から形成された半導体層は、触媒元素を含んでいる。また、半導体層のうち少なくともチャネル領域は、結晶の111晶帯面が配向した領域で主に構成されている。この理由を以下に説明する。一般に、触媒元素を用いずに非晶質半導体膜を結晶化させると、半導体膜下地の絶縁体の影響特に非晶質二酸化ケイ素の場合で、結晶質半導体膜の面配向は、111に向きやすい。これに対して、上記方法のように非晶質半導体膜に触媒元素を添加して結晶化させると、触媒元素の半導体化合物が結晶成長のドライビングフォースとなり、隣接する非晶質領域を一方向に向かって次々と結晶化する。このとき触媒元素化合物は、111方向に向かって強く成長する性質があるため、111晶帯面が現れる。また、上記方法によると、半導体層の111晶帯面が配向した領域のうちの50以上が、110面配向または211面配向した領域となる。さらに、個々の結晶ドメインほぼ同一の面方位領域のサイズドメイン径は、例えば2μm以上10μm以下になる。面配向および面配向の割合、結晶ドメインのドメイン径は、EBSP測定により測定された値である。本発明の半導体装置は、光センサー部を備えた表示装置に限定されず、イメージセンサーであってもよい。以下、本発明を適用したイメージセンサーの構成を簡単に説明する。イメージセンサーは、2次元に配列された複数の受光部と、画像情報を生成する画像情報生成部とを備える。各受光部は、図1Aに示す画素と同様の構成を有していてもよい。あるいは、3つの画素RGB画素から構成されていてもよい。各受光部は上述したような光センサー部を含んでいる。画像情報生成部では、各受光部の光センサー部で生成されたセンシング信号および各受光部の位置に関連づけられた画像情報を生成する。これにより、イメージセンサーで読み取った画像を形成または認証できる。第1および第2の実施形態では、図1に示す光センサー部200を用いた例を説明したが、本発明における光センサー部の構成は図1に示す構成に限定されない。例えば、複数の光センサーTFDを並列に接続し、出力を高めてもよい。図9は、複数の光センサーを有する光センサー部400を備えたアクティブマトリクス基板の一例を示す図である。光センサー部400は、並列に接続された光センサーTFD402a、402b、402cと、保持TFT404と、容量406a、406bと、バッファTFT408とを有している。光センサー部400では、3つの光センサーTFDを用いるため、より大きな光電流を生じさせることができるので、保持TFTのオフリークに起因するセンシング特性の低下を抑制できる。なお、この例では、12個の画素、すなわち4個のカラー画素に対して、1つの光センサー部400が配置されている。また、前述したように、本実施形態における保持TFTは、複数のゲート電極を有するマルチゲート構造を有していてもよい。図10は、トリプルゲート構造を有する保持TFTを有するアクティブマトリクス基板の一部を示す平面図である。保持TFT504では、ゲート電極ゲート配線が蛇行して半導体層と3箇所で重なっており、半導体層に3つのチャネル領域が形成されている。このような構成により、オフリーク電流をより効果的に低減できる。このように、本実施形態によると、画素用TFT、保持TFTおよび駆動回路用TFTを、それぞれの用途や要求に応じて最適化することができ、求められるデバイス特性を実現できる。よって、光センサー部のセンサー感度を高めるとともに、より高品位な表示を実現することが可能になる。また、本実施形態の製造方法によると、上記のような表示装置を、低コストかつ工程数の少ないプロセスで製造できる。特に、上記方法のように、画素用TFT、保持TFTおよび駆動回路用TFTのソースおよびドレイン領域を形成するためのドーピング工程と、光センサーTFDのn型またはp型領域を形成するためのドーピング工程とを同時に行うことにより、製造工程をより簡略化できる。