"主電源がオフのとき電池にて記憶手段をバックアップするメモリバックアップ装置であって、前記主電源がオンしてから所定の期間の後、前記記憶手段への電流の供給を前記電池から前記主電源に切替えるバックアップ切替手段と、このバックアップ切替手段によって前記記憶手段への電流の供給が前記電池から前記主電源に切替えられるまで前記記憶手段へのアクセスを禁止するアクセス禁止手段と、前記所定の期間中に前記電池の電圧値と所定の閾値とを比較し、該比較結果を出力する電池電圧検出手段と、を備えることを特徴とするメモリバックアップ装置。請求項1に記載のメモリバックアップ装置において、前記所定の閾値は前記記憶手段がデータを保持する下限電圧を基に設定された電圧値であることを特徴とするメモリバックアップ装置。請求項1または請求項2に記載のメモリバックアップ装置を有するプログラマブルコントローラであって、前記記憶手段には、前記プログラマブルコントローラの動作モードを決定するパラメータが保持され、前記プログラマブルコントローラは前記パラメータを参照して前記動作モードを決定する制御部を備え、前記電池電圧検出手段は前記電池の電圧が前記所定の閾値以下であることを検出すると、前記制御部にリセットを与え、前記制御部を停止させることを特徴とするプログラマブルコントローラ。請求項3に記載のプログラマブルコントローラにおいて、前記制御部は前記プログラマブルコントローラに着脱可能な支援装置により新たな前記閾値が転送されると、予め設定された前記閾値を新たな前記閾値に更新する更新手段を備えることを特徴とするプログラマブルコントローラ。しかしながら、電池は連続使用状態を一時中断し、再度使用を開始すると、暫くは中断直前の電圧よりも高い電圧を出力する特性がある。このため、メモリバックアップ状態にあったバックアップ電池を、無負荷状態にし、再度、バックアップ状態にして負荷をかけると、電池電圧5aは、無負荷電圧E0から実負荷電圧E1に少しは近づくが、安定した真の実負荷電圧E1に達する下降するまでには暫らく時間がかかるという問題がある。このため、特許文献1に記載された発明では、安定した真の実負荷電圧E1よりやや高めの電池電圧を測定することとなり、まだ余命があると測定した電池の寿命が、実際はほぼ尽きてしまっているというように電池消耗の検出が遅れて電池切れとなる可能性がある。さらに、特許文献1に記載された発明は、主電源オン時における通常の読書き動作状態から、一時的にバッテリバックアップの状態に切り替えるため、装置全体または一部の機能を中断しなければならないという問題もあった。本発明は、このような従来の問題点を解決するものであって、その目的は、電池の電圧低下を電池が完全に消耗する前に的確に検出して電池の交換を促し、メモリのバッテリバックアップ動作が電池の消耗によって途切れないようにすることができる、メモリバックアップ装置、メモリバックアップ装置を有するプログラマブルコントローラを提供することにある。上記のような課題を解決する方法として、本発明は以下のように構成される。請求項1に係る発明は、主電源がオフのとき電池にて記憶手段をバックアップするメモリバックアップ装置であって、主電源がオンしてから所定の期間の後、記憶手段への電流の供給を電池から主電源に切替えるバックアップ切替手段と、このバックアップ切替手段によって記憶手段への電流の供給が電池から主電源に切替えられるまで記憶手段へのアクセスを禁止するアクセス禁止手段と、所定の期間中に電池の電圧値と所定の閾値とを比較し、該比較結果を出力する電池電圧検出手段と、を備えるように構成される。請求項2に係る発明は、請求項1に記載のメモリバックアップ装置において、所定の閾値は記憶手段がデータを保持する下限電圧を基に設定された電圧値に設定される。請求項3に係る発明は、請求項1または請求項2に記載のメモリバックアップ装置を有するプログラマブルコントローラであって、記憶手段には、プログラマブルコントローラの動作モードを決定するパラメータが保持され、プログラマブルコントローラはパラメータを参照して動作モードを決定する制御部を備え、電池電圧検出手段は電池の電圧が所定の閾値以下であることを検出すると、制御部にリセットを与え、制御部を停止させるように構成される。請求項4に係る発明は、請求項3に記載のプログラマブルコントローラにおいて、制御部はプログラマブルコントローラに着脱可能な支援装置により新たな閾値が転送されると、予め設定された閾値を新たな閾値に更新する更新手段を備えるように構成される。本発明によれば、プログラマブルコントローラの電源がオンされた後も、暫時、電池によるメモリバックアップ状態を継続させるようにし、この状態での電池電圧を検出するようにしたので、実負荷状態の電池の電圧実負荷電圧E1を正確に検出することが可能となり、メモリバックアップ用電池の電池切れを防止することができる。すなわち、メモリのデータ消失を防ぐことができる。以下、本発明の好適な実施形態について図1、図2、および図5の図面を基に説明する。なお、これらの図面は本発明の一実施形態を説明するための図面であって、これらの図面によって本発明が限定されるものではない。また、従来技術を説明するための図3、図4と同じ構成は同符号を付してある。本発明のメモリバックアップ装置をプログラマブルコントローラ以下PLCに適用したときの一実施形態を説明する。PLCはアプリケーションプログラムを演算実行してPLCに接続される監視制御対象機器を、監視や制御する装置であり、FAファクトリーオートメーション等に広く使用されている。図5は、PLCの基本的な機能部分である各種のモジュールの構成と、各モジュールに対する給電方法の一例を示す図である。200は、外部から商用電源が供給されることにより、各種モジュールに所定の電圧を供給するシステム電源である。301と302は、PLC全体を統括制御するCPUモジュール共通符号を300とするである。401、402、、406は、各種の監視制御対象機器の適所に取り付けたスイッチやセンサなどの信号を入力したり、同じく監視制御対象機器のアクチュエータなどに制御出力信号を与える入出力モジュール共通符号を400とする、また100は、これらの各種モジュールおよびシステム電源を搭載するベースボードである。システム電源200は、ベースボード100を介して、CPUモジュール300や、入出力モジュール400のそれぞれにベースボード電圧本例ではDC24VS1を供給する。この電圧S1を受けた各モジュール300、400は、各モジュール内に設けられたモジュール電源1によって、当該モジュール内の回路を駆動させるためのモジュール電圧S2を生成している。図1はCPUモジュール300内に設けられた本発明のメモリバックアップ回路01のブロック図である。図3の従来の構成例に対し、本発明の図1の構成は、制御部9、遅延回路10、トランジスタ11が付加された点が相異する。同図1において、制御部9は図外のマイクロプロセッサCPU、プログラムメモリ、作業用メモリなどを搭載しており、前述したアプリケーションプログラムを実行することにより入出力モジュール400を介して外部機器を制御する。また、トランジスタ11は、モジュール電源1からダイオード3のアノードに至るラインに直列に挿入され、モジュール電圧S2のメモリ2への給電路を開閉するスイッチの役割を持つ。なお、メモリ2には、PLCの動作モードを決定するためのパラメータ設定データなどが保持されている。制御部9はこのパラメータを参照して動作モードを決定する。遅延回路10はモジュール電源1の出力ラインに接続され、モジュール電源1がオンした後の所定の遅延期間δの間トランジスタ11をオフに保つ役割を持つ。なお、10aは遅延回路10がトランジスタ11のベースに与える、オン、オフの駆動信号としての遅延回路出力信号である。このように遅延回路10とトランジスタ11により、メモリバックアップ回路01はモジュール電圧S2がオンしてから遅延回路10が作動している間電池によるバックアップを継続する。すなわち、遅延回路10とトランジスタ11はモジュール電源1がオンしてから所定の期間の後、メモリ2への電流の供給を電池5からモジュール電源1に切替えるバックアップ切替手段。また、リセット解除回路8および電池電圧検出回路6は図3に示した構成と略同じであるが、その相違点はリセット解除信号8aが電池電圧検出回路6以外に制御部9に与えられている点、そして、電池電圧検出回路出力6aが表示回路7以外に制御部9に与えられている点である。なお、1はモジュール電圧S2を生成する点で図3に示したモジュール電源1と同じであり、メモリ2、電池5、表示回路7は、図3の構成と同一なので、その説明は省略する。図2は図1に示したメモリバックアップ装置の動作説明用のタイムチャートである。この図2では図4に示した各種信号の他に、遅延回路10の出力信号が付加されており、上から下へ並ぶ配列番号1、2、、7の順に、それぞれ、モジュール電圧S2、電池電圧5a,メモリ電源電圧2a、リセット解除信号8a,遅延回路出力信号10a,電池電圧検出回路出力6a、表示回路出力7aが示されている。なお、図2では図4より時間軸水平軸が拡大されている。次に図2を参照し、図1のメモリバックアップ装置01の具体的な動作を説明する。時点t1以前においてはPLCへの外部電源は遮断されており、モジュール電圧S2はオフ状態である。このとき、メモリ2は電池5によってバックアップされている。このため、時点t1における電池電圧5aは、安定した実負荷電圧E1になっている。時点t1でPLCへの外部電源が投入されると、モジュール電圧S2が立上がってオンし、この立上がりの始めにおいては、図3,4で述べた従来技術と同様に、リセット解除回路8はモジュール電圧S2が所定の電圧に達したことを検知し、リセット解除信号8aをオンする。リセット解除信号8aがオンされると制御部9のリセットが解除され、その動作を開始する。また、リセット解除信号8aは電池電圧検出回路6にも与えられており、電池電圧検出回路6はリセット解除信号8aの立上がりタイミングから所定の時間経過後に電池電圧5aを検出する。遅延回路10は、モジュール電圧S2が所定の電圧に達してから所定の時間トランジスタ11のオンを防止する。従って、モジュール電圧S2がオンした後も、遅延回路10は、その立上がり開始時点t1から遅延期間δが経過する時点t2まで、トランジスタ11のベースに与える遅延回路出力信号10aをロウレベルに保って、トランジスタ11をオフ状態に保つ。このため、電池5は、時点t2までそのまま、メモリ2のバックアップを継続し、電池電圧5aは実負荷電圧E1を維持する。続いて、時点t2において遅延回路10は、遅延回路出力信号10aをハイレベルにし、トランジスタ11をオンさせる。これによりメモリ2は電池5に代わり、モジュール電圧S2側から電圧が給電されることとなり、電池5はメモリ2から切り離され、電池電圧5aは今までの実負荷電圧E1から無負荷電圧E0に移行する。ところで、時点t1から遅延期間δが経過する以前の時点tc電池電圧検出点において、電池電圧検出回路6は電池電圧5aを検出して閾値電圧Ethと比較する。これはモジュール電圧S2が所定の電圧に達するとリセット解除回路8によりリセット解除信号8aがオンされ、この立ち上がりタイミングから所定の時間経過後に電池電圧5aを検出するようにすることで達成される。すなわち、t1のタイミングでリセット解除信号8aが出力され、そこから所定の時間経過後のtcのタイミングで電池電圧5aは閾値電圧Ethと比較される。tcのタイミングで電池電圧5a実負荷電圧E1が閾値電圧Eth未満であれば、電池電圧検出回路出力6aが出力され、この出力を受けた表示回路7は表示回路出力6aを出力して警報を発し、ユーザに電池交換を促す。なお、閾値電圧Ethは、前述の如くメモリ2のバックアップに必要な下限電圧から定まる電圧である。具体的には、メモリ2をバックアップするための下限電圧が1Vであった場合、この1Vにダイオード4の順方向電圧を加えた電圧以上にすることが望ましい。また閾値電圧Ethは、制御部9により更新できる。制御部9にはCPUモジュール300に着脱可能なプログラミング装置支援装置から閾値電圧Ethの更新の要求を受けると、この更新の要求と同時に受信した新たな閾値に更新する機能が備えられている更新手段。電池電圧検出回路6は制御部9によって設定されたデジタル値を所定の電圧値に変換するD/A変換機能を備えられており、このD/A変換された出力電圧を閾値電圧Ethとしている。ここで時点t1、tc、t2を定義するとともにそれぞれの時点の相関関係を説明する。t1は前述の如くモジュール電源1がオンした時点、すなわち、モジュール電源1の出力電圧S2が所定の電圧制御部9が動作可能な電圧に達した時点である。また、tcはt1を基準に、所定の時間経過後に電池電圧5aを検出するタイミングである。そして、t2はt1を基準に所定の時間経過後メモリ2に対する電圧電流供給を電池5からモジュール電源1に切り替えるタイミングである。すなわちt2は電池5によってバックアップ状態にあったメモリの電圧電流供給をモジュール電源1の供給に切り替えるタイミングである。また、tcとt2との関係としては、基準をt1とし、tc<t2とする関係が本発明のポイントである。すなわち、本発明のポイントはt1からt2までの期間内にtcのタイミングを作り出し、電池電圧5aを検出することである。以降、制御部9の動きを中心に説明する。制御部9は図外のマイクロプロセッサCPU、プログラムメモリ、作業用メモリなどを搭載しており、シーケンスプログラムを実行することにより入出力モジュール400を介して図外の外部機器を制御するよう構成されている。また、制御部9は、モジュール電源1がオフされた時やPLCに何らかの不具合が発生した時に稼動状態データRAS情報などをメモリ2に退避するようにしている。PLCは電源が投入された後、もしくはリセットスタート後のイニシャル中に、メモリ2に保持された稼動状態データを参照してその立ち上がり方を変えている。すなわち、メモリ2に退避された内容を基に動作モードが変わる。稼動状態データが正常を意味するデータであったならば、イニシャルを抜けた後、運用モードに移行する。しかし、例えばパリティエラーやウォッチドックタイマーエラーなど、プログラムの実行に直接影響のあるエラーを意味する痕跡がメモリ2に退避されていたならば、制御実行中に再び制御に支障をきたすようなエラーが発生することが予想されるので、ユーザによる診断を促す診断モードになる。この診断モードにて、ユーザからの運用モードへの指示を受けるまでPLCは診断モードに留まり、ユーザからの運用モードへの指示を受けると運用モードに移行し、制御を実行する。図2を参照しながら制御部9の動きを説明する。リセット解除信号8aがオンされる時点t1と制御部9は、制御の実行に先立ち作業メモリチェックや各種動作設定などを行うイニシャル処理を実行する。t1からt2の期間において制御部9はイニシャル処理などのプログラムを実行して動作するが、メモリ2へのアクセスは禁止されるアクセス禁止手段。すなわち、モジュール電源1がオンしてから、バックアップ切替手段によってメモリ2への電流の供給が電池5からモジュール電源1に切替えられるまでアクセス禁止手段によってメモリ2へのアクセスが禁止される。その理由は、次のとおりである。1メモリ2が時点t1以前において、電池5によるバックアップが正常に行われていたかが不明な点2時点t1から時点t2の期間ではメモリ2はバックアップ状態なので、このバックアップ状態のメモリ2をアクセスすると、このアクセスに伴って消費電流が増加し、電池5を無駄に消費する点3電池5の寿命が尽きる寸前であったときなどは、メモリ2がアクセスされることによって電池5の電圧が急激に下降してメモリ2のデータが破損される可能性がある点従って、制御部9は時点t2以降にメモリ2をアクセスして稼動状態データを読み込み、モードの移行を決定する。制御部9が時点t1から時点t2の期間でこの期間をバックアップメモリアクセス禁止区間と定義するメモリ2を不用意にアクセスしないようにするアクセス禁止手段の第一の方法としては、遅延回路10の出力信号10aを制御部9に与え、制御部9のCPUがI/Oポートを介して出力信号10aを読み取るように構成すれば、メモリ2のアクセス許可のタイミングを得ることができる。すなわち、制御部9はイニシャル中に、出力信号10aの状態を読み込み、その信号が’H’となるまでメモリ2のアクセスを行わないようにそのプログラムが構成される。また第二の方法としては、出力信号10aを制御部9に対する割込み信号として扱っても良い。この場合、時点t2で出力信号10aが’H’になることで、制御部9は出力信号10aに対する割込みプログラムを起動する。起動された割込みプログラムはメモリ2へのアクセスを許可するフラグ情報を作業メモリにセットする。イニシャル処理は、割込みプログラムによってセットされたフラグを参照し、このフラグがセットされるまでメモリ2のアクセスを行わないようにそのプログラムが構成される。また、第三の方法としては、ロジック回路にてハード的にアクセスを禁止することが可能である。この方法は、遅延回路出力信号10aが有効Hとならない限りメモリ2へのチップセレクト信号が出力されないように遅延回路出力信号10aと制御部9が出力するメモリ2へのアクセス要求信号との論理積をとり、この論理積の出力をメモリ2のチップセレクトにすることで達成される。すなわち、第三の方法は遅延回路出力信号10aが有効Hとならない限りメモリ2へのチップセレクト信号をマスクする。また、バックアップメモリアクセス禁止区間に制御部9がメモリ2をアクセスしようとしたときには、メモリ2への不当なアクセスとして異常処理を実行するメモリアクセス異常割込みなどを起動するように構成しても良い。これは、遅延回路出力信号10aの’L’信号と前述メモリ2へのアクセス要求信号との論理積をとって、制御部9のCPUにメモリアクセス異常割込みを与えるようにすることで達成できる。すなわち、制御部9は遅延回路出力信号10aが’L’のときに前述アクセス要求信号がアクティブになると、メモリアクセス異常割込みを起動すれば良い。起動されたメモリアクセス異常割込みは、表示回路7を介して警報を出力するなどの異常処理を実行するとともに、その状態に留まる。また、時点tcにおいて電池電圧5aが基準電圧Eth以下であった場合、電池電圧検出回路6は表示回路7を介して警報を出力する。このとき、メモリ2に保持されたデータは正当性が保証されない。従って、メモリ2に保持された誤ったデータに基づく制御部9の誤動作を回避するために、電池電圧間出回路6は制御部9のCPUに対してリセットを与え続け、プログラムの実行を停止させる。また、電池電圧検出回路6と表示回路7の機能、すなわち、主電源がオンしてから電池によるメモリ2のバックアップを継続している間に、電池5の電圧と閾値Ethとを比較し、その比較結果を出力する機能が電池電圧検出手段に対応している。以上説明したように、本発明は、主電源投入後、電池によるメモリへの電圧供給から主電源よる電圧供給に切り替えるまでの時間を延長してメモリ2のバックアップ状態を維持し、このバックアップ状態の電池電圧実負荷電圧を検出するよう構成した。このようにすることで電池の実負荷電圧が正確に検出されるため、電池5のメモリバックアップ能力が尽きる前に確実に電池の交換を促すことができるバックアップ装置、そしてこのバックアップ装置を搭載した高信頼なプログラマブルコントローラを提供することができる。また、上記の説明では、本発明のメモリバックアップ装置をPLCに適用した例を示したが、本発明はメモリバックアップ機能を有する機器に広く適用することが可能であり、特に、プログラムを実行する制御部を備える機器には極めて有用なメモリバックアップ装置を提供することができる。"