電源と接地との間に接続された複数の抵抗を備え、当該複数の抵抗の途中に入力信号を供給される第1の抵抗群と、電源と接地との間に接続された複数の抵抗を備え、当該複数の抵抗の途中に前記入力信号を反転した反転入力信号を供給される第2の抵抗群と、前記第1の抵抗群の前記複数の抵抗の途中に一方の入力を接続され、前記第2の抵抗群の前記複数の抵抗の途中に他方の入力を接続された第1の比較回路とを具備するインターフェース回路。請求項1に記載のインターフェース回路において、前記第1の抵抗群は、前記複数の抵抗として、電源から接地までの間に直列に接続された第1抵抗と第2抵抗と第3抵抗とを含み、前記入力信号の信号線は、前記第1抵抗と前記第2抵抗との間に接続され、前記第1の比較回路の前記一方の入力は、前記第2抵抗と前記第3抵抗との間に接続され、前記第2の抵抗群は、前記複数の抵抗として、接地から電源までの間に直列に接続された第4抵抗と第5抵抗と第6抵抗とを含み、前記反転入力信号の信号線は、前記第4抵抗と前記第5抵抗との間に接続され、前記第1の比較回路の前記他方の入力は、前記第5抵抗と前記第6抵抗との間に接続されているインターフェース回路。請求項1に記載のインターフェース回路において、前記第1の抵抗群は、前記複数の抵抗として、電源から接地までの間に直列に接続された第1抵抗と第2抵抗と第3抵抗とを含み、前記入力信号の信号線は、前記第2抵抗と前記第3抵抗との間に接続され、前記第1の比較回路の前記一方の入力は、前記第2抵抗と前記第3抵抗との間に接続され、前記第2の抵抗群は、前記複数の抵抗として、接地から電源までの間に直列に接続された第4抵抗と第5抵抗と第6抵抗とを含み、前記反転入力信号の信号線は、前記第5抵抗と前記第6抵抗との間に接続され、前記第1の比較回路の前記他方の入力は、前記第5抵抗と前記第6抵抗との間に接続されているインターフェース回路。請求項1に記載のインターフェース回路において、電源と接地との間に接続された複数の抵抗を備え、当該複数の抵抗の途中に前記反転入力信号を供給される第3の抵抗群と、電源と接地との間に接続された複数の抵抗を備え、当該複数の抵抗の途中に前記入力信号を供給される第4の抵抗群と、前記第3の抵抗群の前記複数の抵抗の途中に一方の入力を接続され、前記第6の抵抗群の前記複数の抵抗の途中に他方の入力を接続された第2の比較回路と、前記第1の比較回路の出力をセット入力に接続され、前記第2の比較回路の出力をリセット入力に接続されたセットリセットフリップフロップとを更に具備するインターフェース回路。請求項4に記載のインターフェース回路において、前記第3の抵抗群は、前記複数の抵抗として、電源から接地までの間に直列に接続された第7抵抗と第8抵抗と第9抵抗とを含み、前記反転入力信号の信号線は、前記第7抵抗と前記第8抵抗との間に接続され、前記第2の比較回路の前記一方の入力は、前記第8抵抗と前記第9抵抗との間に接続され、前記第4の抵抗群は、前記複数の抵抗として、接地から電源までの間に直列に接続された第10抵抗と第11抵抗と第12抵抗とを含み、前記入力信号の信号線は、前記第10抵抗と前記第11抵抗との間に接続され、前記第2の比較回路の前記他方の入力は、前記第11抵抗と前記第12抵抗との間に接続され、前記入力信号及び前記反転入力信号の信号線は、それぞれ前記第1の抵抗群と前記第4の抵抗群、及び、前記第2の抵抗群と前記第3の抵抗群に、抵抗を介して接続されているインターフェース回路。請求項4に記載のインターフェース回路において、前記第1の抵抗群と前記第4の抵抗群とは一体の第5抵抗群であり、前記第2の抵抗群と前記第3の抵抗群とは一体の第6抵抗群であり、前記第5の抵抗群は、前記複数の抵抗として、電源から接地までの間に直列に接続された第13抵抗と第14抵抗と第15抵抗と第16抵抗とを含み、前記入力信号の信号線は、前記第14抵抗と前記第15抵抗との間に接続され、前記第1の比較回路の前記一方の入力は、前記第15抵抗と前記第16抵抗との間に接続され、前記第2の比較回路の前記他方の入力は、前記第13抵抗と前記第14抵抗との間に接続され、前記第6の抵抗群は、前記複数の抵抗として、接地から電源までの間に直列に接続された第17抵抗と第18抵抗と第19抵抗と第20抵抗とを含み、前記反転入力信号の信号線は、前記第18抵抗と前記第19抵抗との間に接続され、前記第2の比較回路の前記一方の入力は、前記第17抵抗と前記第18抵抗との間に接続され、前記第1の比較回路の前記他方の入力は、前記第19抵抗と前記第20抵抗との間に接続されているインターフェース回路。請求項6に記載のインターフェース回路において、前記第5の抵抗群及び前記第6の抵抗群は、前記入力信号及び前記反転入力信号の信号線に予め設けられた終端抵抗であるインターフェース回路。上述のように、DDRメモリ他の半導体集積回路の高速伝送においては差動出力によるストローブ信号が使用され、終端抵抗を用いて伝送インピーダンス整合を行うことで、データ転送レートの高速化を進められている。データ転送レートの高速化に伴い内部回路での時間余裕が縮小されており、ストローブ信号の立ち上がりと立ち下りのそれぞれにて入力データ取り込む必要があり、データストローブ信号のDUTY劣化抑制の必要性が高まってきている。しかし、本発明の発明者は、上記特許文献1の技術に対して、以下の問題があることを発見した。上記特許文献1の技術において、ストローブ信号DQSおよび反転ストローブ信号XDQSを駆動する出力端子がハイインピーダンスとなり、かつ、ストローブ信号DQSおよび反転ストローブ信号XDQSを伝達する信号線にコモンノイズが重畳される場合について考察する。図3は、その場合の状態を示すタイミングチャートである。ただし、aはストローブ信号DQSの電位を、bは反転ストローブ信号XDQSの電位を、cは内部ストローブ信号IDQSの電位をそれぞれ示している。ここで、例えば、図2の11の高電位側閾値電位VREFH近辺での動作状態において、図3に示すように、ストローブ信号DQSaおよび反転ストローブ信号XDQSbを伝達する信号線の電位にコモンノイズが重畳した場合、出力A図示されずはハイレベルを維持し、出力B図示されずはローレベルを維持する。このため、内部ストローブ信号IDQScは、コモンノイズが重畳した期間Δtの間、ローレベルとなる。すなわち、本来は内部ストローブ信号IDQScがハイレベルとなるべき期間ににもかかわらず、内部ストローブ信号IDQScがローレベルとなり、その期間を期間Δtだけ削られることで必要なDUTYが得られないという問題がある。このように、上記特許文献1の技術には、DUTYの一部が削られる問題があり、高速化に逆行する。このため、データ転送レートの高速化対応しつつ、中間レベル入力に重畳されたコモンノイズ成分を除きつつDUTYを確保する機能の実現が求められている。以下に、発明を実施するための形態で使用される番号符号を用いて、課題を解決するための手段を説明する。これらの番号符号は、特許請求の範囲の記載と発明を実施するための形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。従って、上記課題を解決するために、本発明のインターフェース回路は、第1の抵抗群R1~R3と、第2の抵抗群R1~R3と、第1の比較回路1とを具備している。第1の抵抗群R1~R3は、電源と接地との間に接続された複数の抵抗を備え、当該複数の抵抗の途中N11に入力信号DQSを供給される。第2の抵抗群R1~R3は、電源と接地との間に接続された複数の抵抗を備え、当該複数の抵抗の途中N21に入力信号を反転した反転入力信号DQSBを供給される。第1の比較回路1は、第1の抵抗群R1~R3の複数の抵抗の途中N12に一方の入力を接続され、第2の抵抗群R1~R3の複数の抵抗の途中N22に他方の入力を接続されている。本発明では、入力信号DQSと反転入力信号DQSBとを入力とする比較回路1と、入力信号DQSのコモンレベルを下げる又は上げる第1の抵抗群テブナン抵抗と、反転入力信号DQSBのコモンレベルを上げる又は下げる第2の抵抗群テブナン抵抗とを有することで、差動動作が可能となる。それにより、データ転送レートの高速化対応しつつ、中間レベル入力に重畳されたコモンノイズ成分を除きつつDUTYを確保することができる。本発明により、データ転送レートの高速化に対応しつつ、中間レベル入力に重畳されたコモンノイズ成分を除きつつDUTYを確保するインターフェース回路を提供することができる。以下、本発明のインターフェース回路の実施の形態に関して、添付図面を参照して説明する。第1の実施の形態本発明の第1の実施の形態に係るインターフェース回路としてのデータストローブ受信回路の構成について説明する。図4は、本発明の第1の実施の形態に係るデータストローブ受信回路の構成を示す回路図である。データストローブ受信回路10は、コンパレータ1と、データストローブ信号DQS用の終端抵抗R1~R3と、反転データストローブ信号DQSB用の終端抵抗R1~R3とを具備している。終端抵抗R1~R3は一つの抵抗群又はテブナン抵抗と見ることもできる。データストローブ信号DQS側について、終端抵抗R1は一方を電源電位VDDに接続し、他方をノードN11に接続されている。ノードN11は、入力信号のデータストローブ信号DQSの信号線に接続されている。また、終端抵抗R2は一方をノードN11に、他方をノードN12に接続されている。ノードN12は、コンパレータ1の非反転入力端子に接続されている。ノードN12の非反転入力端子への出力は信号DQSdである。コンパレータ1の出力が内部ストローブ信号IDQSとなる。また、終端抵抗R3は一方をノードN12に、他方を接地電位GNDに接続されている。反転データストローブ信号DQSB側について、終端抵抗R1は一方を接地電位GNDに接続し、他方をノードN21に接続されている。ノードN21は、入力信号の反転データストローブ信号DQSBの信号線に接続されている。また、終端抵抗R2は一方をノードN21に、他方をノードN22に接続されている。ノードN22は、コンパレータ1の反転入力端子-に接続されている。ノードN22の反転入力端子-への出力は信号DQSBuである。また、終端抵抗R3は一方をノードN22に、他方を電源電位VDDに接続されている。次に、本発明の第1の実施の形態に係るデータストローブ受信回路10の動作について説明する。図5は、本発明の第1の実施の形態に係るデータストローブ受信回路の動作を示すフローチャートである。ただし、aはデータストローブ信号DQSの電位を、bは反転データストローブ信号DQSBの電位を、cは信号DQSdの電位を、dは信号DQSBuの電位を、eは内部ストローブ信号IDQSの電位をそれぞれ示している。反転データストローブ信号DQSBはデータストローブ信号DQSを反転した信号である。すなわち、データストローブ信号DQSと反転データストローブ信号DQSBは差動の信号であり、時刻t0以前の非動作状態ではハイインピーダンスとなるため、終端抵抗を用いて中間レベルVM=VDD/2に固定する必要がある。このため、データストローブ信号DQSと反転データストローブ信号DQSBの信号線が接続するノードN11とノードN21から見て終端抵抗の合成抵抗が電源電位VDD側と接地電位GND側とで等しくなる必要が有る。このため、接地電位GNDまたは電源電位VDDに接続される終端抵抗R1においては、R1=R2R3とする必要がある。データストローブ信号DQSと反転データストローブ信号DQSBを終端抵抗R2と終端抵抗R3にて分圧したことで、それぞれ信号DQSdと信号DQSBuを生成する。データストローブ信号DQSの電位に対して、信号DQSdの電位は、終端抵抗R2と終端抵抗R3の分圧により電位差V2を生じる。同様に、反転データストローブ信号DQSBの電位に対して、信号DQSBuの電位は、終端抵抗R2と終端抵抗R3の分圧により電位差V2を生じる。すなわち、データストローブ信号DQSと反転データストローブ信号DQSBがハイインピーダンスの期間時刻t0以前、コンパレータ1では減算されて電位差V2×-2が生じる。そのため、そのコンパレータ1の出力はLowレベルとなる。その後、時刻t0の動作開始からデータストローブ信号DQS=LowVL、反転データストローブ信号DQSB=HighVHとなり、動作が始まる。動作が始まると、信号DQSdと信号DQSBuの減算結果はV2×-2を中心に入力信号に応じて変化し、コンパレータ1の出力が内部ストローブ信号IDQSとして出力される。すなわち、時刻t0~t1において、データストローブ信号DQSaが中間電位VMから遷移して低電位VLになると、信号DQSdcはVM-V2=VDからVL-V21に遷移する。また、反転ストローブ信号DQSBbが中間電位VMから遷移して高電位VHになると、信号DQSBudはVMV2=VUからVHV21に遷移する。これにより、コンパレータ1の入力は、VL-V21と-VHV21になるから、コンパレータ1は内部ストローブ信号IDQSeとしてローレベル接地電位GNDを出力することとなる。一方、時刻t1~t2において、データストローブ信号DQSaが低電位VLから遷移して高電位VHになると、信号DQSdcはVL-V21からVH-V22に遷移する。また、反転ストローブ信号DQSBbが高電位VHから遷移して低電位VLになると、信号DQSBudはVHV21からVLV22に遷移する。これにより、コンパレータ1の入力は、VH-V22と-VLV22になる。したがって、コンパレータ1では、VH-V22-VLV22=VH-VL-2×V22:ハイレベルになる。すなわち、コンパレータ1は内部ストローブ信号IDQSeとしてハイレベル電源電位VDDを出力することとなる。ただし、V21、V22、V23後述は、R2、R3の分圧比やR1、R2、R3とDQSやDQSBを駆動するドライバの抵抗との比などで決まる電圧である。時刻t3、t4、t5において、データストローブ信号DQSと反転データストローブ信号DQSBそれぞれに、メモリデバイスの電源変動に依存する符号も電圧も同方向となるコモンノイズが重畳した場合、そのコモンノイズのノイズ電圧V3はコンパレータ1にて減算される。すなわち、コモンノイズの部分のみが軽減され、このためノイズ期間には内部ストローブ信号IDQSはローレベルを出力しない。すなわち、時刻t3~t5において、データストローブ信号DQSaが低電位VLから遷移して高電位VHになるときにコモンノイズが重畳された場合、信号DQSdcはVL-V21からVH-V22に遷移する間VDQS-V23とする、ノイズ電圧V3が重畳されるVDQS-V23V31となる。また、反転ストローブ信号DQSBbが高電位VHから遷移して低電位VLになるときにコモンノイズが重畳された場合、信号DQSBudはVHV21からVLV22に遷移する間VDQSBV23とする、ノイズ電圧V3が重畳されるVDQSBV23V32となる。これにより、コンパレータ1の入力は、遷移の間、VDQS-V23V31と-VDQSBV23V32になる。したがって、コンパレータ1では、VDQS-V23V31-VDQSBV23V32=VDQS-VDQSB-2×V23V31-V32となる。すなわち、ノイズ電圧V3が軽減され、出力はハイレベルとなる。よって、コンパレータ1は、コモンノイズの影響なくして内部ストローブ信号IDQSeとしてハイレベル電源電位VDDを出力することができる。ただし、V31、V32は、R2、R3の分圧比やノイズが載ったときのDQSやDQSBのレベルなどで決まる電圧である。時刻t6にて、非動作状態のデータストローブ信号DQS=LowVL、反転データストローブ信号DQSB=HighVHとなる。その後、時刻T7にてハイインピーダンスデータストローブ信号DQS=反転データストローブ信号DQSB=中間電位VMとなり、動作が終わる。このとき、前述したように、終端抵抗R2と終端抵抗R3の分圧の分だけ、データストローブ信号DQS-反転データストローブ信号DQSBに基づいて動作するコンパレータ1にて減算されて、電位差V2×2分だけ電位レベルが下がるので、コンパレータ1はLowと認識し、内部ストローブ信号IDQSとしてLowを出力する。本実施の形態では、データストローブ受信回路10に入力信号データストローブ信号DQS、反転データストローブ信号DQSBを抵抗分圧するための終端抵抗R1~R3を接続し、その終端抵抗により分圧された入力信号信号DQSd、信号DQSBuをコンパレータ1のそれぞれの入力非反転入力端子、反転入力端子-に接続し、差動信号データストローブ信号DQSと反転データストローブ信号DQSBに重畳するコモンモードノイズをコンパレータ1にてキャンセルし、更に、非動作時における中間電位VM付近の伝送路起因のノイズについては、分圧によって設定された電位V2以内のノイズをキャンセルする。それにより、誤動作を防ぐことで、内部回路へ伝播するデータストローブ信号のDUTY劣化を抑制する効果がある。第2の実施の形態本発明の第2の実施の形態に係るインターフェース回路としてのデータストローブ受信回路の構成について説明する。図6は、本発明の第2の実施の形態に係るデータストローブ受信回路の構成を示す回路図である。データストローブ受信回路10aは、コンパレータ1と、データストローブ信号DQS用の終端抵抗R1~R3と、データストローブ信号DQSB用の終端抵抗R1~R3とを具備している。終端抵抗R1~R3は一つの抵抗群と見ることもできる。本実施の形態では、データストローブ信号DQSと反転データストローブ信号DQSBの信号線を終端抵抗R2と終端抵抗R3の中点ノードN31、N41にそれぞれ接続している点で、第1の実施の形態と異なる。それ以外は第1の実施の形態と同一である。終端抵抗の値は、いずれもR1=R2R3の関係にある。すなわち、データストローブ信号DQS側について、終端抵抗R1は一方を電源電位VDDに接続し、他方を終端抵抗R2に接続されている。また、終端抵抗R2は一方を終端抵抗R1に、他方をノードN31に接続されている。ノードN31は、入力信号のデータストローブ信号DQSの信号線に接続され、かつコンパレータ1の非反転入力端子に接続されている。ノードN31の非反転入力端子への出力である信号DQSdはデータストローブ信号DQSと同一である。コンパレータ1の出力が内部ストローブ信号IDQSとなる。また、終端抵抗R3は一方をノードN31に、他方を接地電位GNDに接続されている。反転データストローブ信号DQSB側について、終端抵抗R1は一方を接地電位GNDに接続し、他方を終端抵抗R2に接続されている。また、終端抵抗R2は一方を終端抵抗R1に、他方をノードN41に接続されている。ノードN41は、入力信号の反転データストローブ信号DQSBの信号線に接続され、かつコンパレータ1の反転入力端子-に接続されている。ノードN41の反転入力端子-への出力である信号DQSBuは反転データストローブ信号DQSBと同一である。また、終端抵抗R3は一方をノードN41に、他方を電源電位VDDに接続されている。次に、本発明の第2の実施の形態に係るデータストローブ受信回路10aの動作について説明する。図7は、本発明の第2の実施の形態に係るデータストローブ受信回路の動作を示すフローチャートである。ただし、aはデータストローブ信号DQS=信号DQSdの電位を、bは反転データストローブ信号DQSB=信号DQSBuの電位を、cは内部ストローブ信号IDQSの電位をそれぞれ示している。本実施の形態では、終端抵抗R1~R3の値をそれぞれR1=R2R3としている。そのため、データストローブ信号DQS及び反転データストローブ信号DQSBの振幅中心が、VM=1/2VDDよりも終端抵抗R2と終端抵抗R3で分圧される電位V2分だけそれぞれ減算及び加算されている。すなわち、データストローブ信号DQSの振幅中心が、VMよりも終端抵抗R2と終端抵抗R3で分圧される電位V2分だけ減算されて、VDとなっている。同様に、反転データストローブ信号DQSBの振幅中心が、VMよりも終端抵抗R2と終端抵抗R3で分圧される電位V2分だけ加算されて、VUとなっている。また、図6で示されるように、データストローブ信号DQSが信号DQSdと同一となり、反転データストローブ信号DQSBが信号DQSBuと同一となる。このとき、信号DQSd及び信号DQSBuは第1の実施の形態と同一となる。したがって、本実施の形態に係るデータストローブ受信回路10aの動作は、第1の実施の形態におけるデータストローブ受信回路10の動作と同一となる。本実施の形態では、入力信号データストローブ信号DQSと反転データストローブ信号DQSBの振幅中心がずれる以外は第1の実施の形態と同様であり、第1の実施の形態と同様の効果を得ることができる。第3の実施の形態本発明の第3の実施の形態に係るインターフェース回路としてのデータストローブ受信回路の構成について説明する。図8は、本発明の第3の実施の形態に係るデータストローブ受信回路の構成を示す回路図である。データストローブ受信回路10bは、R-Sフリップフロップ3と、コンパレータ1、2と、コンパレータ1のデータストローブ信号DQS用の終端抵抗R1~R3、抵抗R4及びデータストローブ信号DQSB用の終端抵抗R1~R3、抵抗R4とを具備している。終端抵抗R1~R3は一つの抵抗群と見ることもできる。コンパレータ1側におけるデータストローブ信号DQS側について、終端抵抗R1は一方を電源電位VDDに接続し、他方をノードN11に接続されている。ノードN11は、入力信号のデータストローブ信号DQSの信号線に抵抗R4を介して接続されている。また、終端抵抗R2は一方をノードN11に、他方をノードN12に接続されている。ノードN12は、コンパレータ1の非反転入力端子に接続されている。ノードN12の非反転入力端子への出力は信号DQSdである。コンパレータ1の出力がR-Sフリップフロップ3のSセット入力となる。また、終端抵抗R3は一方をノードN12に、他方を接地電位GNDに接続されている。コンパレータ1側における反転データストローブ信号DQSB側について、終端抵抗R1は一方を接地電位GNDに接続し、他方をノードN21に接続されている。ノードN21は、入力信号の反転データストローブ信号DQSBの信号線に抵抗R4を介して接続されている。また、終端抵抗R2は一方をノードN21に、他方をノードN22に接続されている。ノードN22は、コンパレータ1の反転入力端子-に接続されている。ノードN22の反転入力端子-への出力は信号DQSBuである。また、終端抵抗R3は一方をノードN22に、他方を電源電位VDDに接続されている。コンパレータ2側における反転データストローブ信号DQSB側について、終端抵抗R1は一方を電源電位VDDに接続し、他方をノードN51に接続されている。ノードN51は、入力信号の反転データストローブ信号DQSBの信号線に抵抗R4を介して接続されている。また、終端抵抗R2は一方をノードN51に、他方をノードN52に接続されている。ノードN52は、コンパレータ2の非反転入力端子に接続されている。ノードN52の非反転入力端子への出力は信号DQSBdである。コンパレータ2の出力がR-Sフリップフロップ3のRリセット入力となる。また、終端抵抗R3は一方をノードN52に、他方を接地電位GNDに接続されている。コンパレータ2側におけるデータストローブ信号DQS側について、終端抵抗R1は一方を接地電位GNDに接続し、他方をノードN61に接続されている。ノードN61は、入力信号のデータストローブ信号DQSの信号線に抵抗R4を介して接続されている。また、終端抵抗R2は一方をノードN61に、他方をノードN62に接続されている。ノードN62は、コンパレータ2の反転入力端子-に接続されている。ノードN62の反転入力端子-への出力は信号DQSuである。また、終端抵抗R3は一方をノードN62に、他方を電源電位VDDに接続されている。R-Sフリップフロップ3は、コンパレータ1の出力をSセット入力とし、コンパレータ2の出力をRリセット入力として、出力を内部ストローブ信号IDQSとして出力する。終端抵抗の値は上記各実施の形態と同様に、それぞれR1=R2R3の関係にある。次に、本発明の第3の実施の形態に係るデータストローブ受信回路10bの動作について説明する。図9は、本発明の第3の実施の形態に係るデータストローブ受信回路の動作を示すフローチャートである。ただし、aはデータストローブ信号DQSの電位を、bは反転データストローブ信号DQSBの電位を、cは信号DQSdの電位を、dは信号DQSBuの電位を、eは信号DQSuの電位を、fは信号DQSBdの電位を、gはコンパレータ1の出力セットS入力を、hはコンパレータ2の出力リセットR入力を、iは内部ストローブ信号IDQSの電位をそれぞれ示している。本実施の形態では、終端抵抗R1~R3の値をそれぞれR1=R2R3としている。そして、データストローブ信号DQSと反転データストローブ信号DQSBを終端抵抗R2と終端抵抗R3にて分圧したことで、コンパレータ1では、それぞれ信号DQSdと信号DQSBuを生成する。信号DQSdと信号DQSBuの振幅中心は、VM=1/2VDDよりも終端抵抗R2と終端抵抗R3で分圧される電位V2分だけそれぞれ減算及び加算されている。すなわち、信号DQSdの振幅中心は、VMよりも終端抵抗R2と終端抵抗R3で分圧される電位V2分だけ減算されて、VDとなっているc。同様に、信号DQSBuの振幅中心は、VMよりも終端抵抗R2と終端抵抗R3で分圧される電位V2分だけ加算されて、VUとなっているd。その結果、第1の実施の形態と同様にして、コンパレータ1の出力は、時刻t0以前より時刻t7以降まで、gで示されるようになる。同様にして、コンパレータ2では、それぞれ信号DQSuと信号DQSBdを生成する。信号DQSuと信号DQSBdの振幅中心は、VM=1/2VDDよりも終端抵抗R2と終端抵抗R3で分圧される電位V2分だけそれぞれ加算及び減算されている。すなわち、信号DQSdの振幅中心は、VMよりも終端抵抗R2と終端抵抗R3で分圧される電位V2分だけ加算されて、VUとなっているe。同様に、信号DQSBuの振幅中心は、VMよりも終端抵抗R2と終端抵抗R3で分圧される電位V2分だけ減算されて、VDとなっているf。その結果、第1の実施の形態と同様にして、コンパレータ1の出力は、時刻t0以前より時刻t7以降まで、hで示されるようになる。コンパレータ1及びコンパレータ2のいずれの場合にも、第1の実施の形態と同様にして、データストローブ信号DQSと反転データストローブ信号DQSBそれぞれに、メモリデバイスの電源変動に依存する符号も電圧も同方向となるコモンノイズが重畳した場合時刻t3~t5、そのコモンノイズのノイズ電圧V3はコンパレータ1及びコンパレータ2にて減算される。すなわち、コモンノイズの部分のみがキャンセルされ、このためノイズ期間には、コンパレータ1及びコンパレータ2の出力は影響されない。ここで、コンパレータ1及びコンパレータ2の出力は、それぞれR-Sフリップフロップ3のセットS信号及びリセットR信号として機能している。コンパレータ1及びコンパレータ2の出力はコモンノイズに影響されないので、R-Sフリップフロップ3の出力である内部ストローブ信号IDQSも同様に影響されず、ローレベルを出力することはなく、適正な値を出力することができるi。R2とR3で分圧される電位差分だけ、元の入力信号であるデータストローブ信号DQSと反転データストローブ信号DQSBに対して立ち上がりと立下り時間がずれていたが、本実施の形態ではこれが補正される。第4の実施の形態本発明の第4の実施の形態に係るインターフェース回路としてのデータストローブ受信回路の構成について説明する。図10は、本発明の第4の実施の形態に係るデータストローブ受信回路の構成を示す回路図である。データストローブ受信回路10cは、コンパレータ1と、データストローブ信号DQS用の終端抵抗R11~R14と、データストローブ信号DQSB用の終端抵抗R11~R14とを具備している。終端抵抗R11~R14は一つの抵抗群と見ることもできる。本実施の形態では、終端抵抗R11~R14を4個直列接続し、2番目の終端抵抗R12と3番目の終端抵抗R13との接続点ノードN72、N82にデータストローブ信号DQSの信号線又は反転データストローブ信号DQSBの信号線が接続されている点で、第1の実施の形態と異なる。それ以外は第3の実施の形態と同一である。終端抵抗の値は、いずれもR11R12=R13R14の関係にある。すなわち、データストローブ信号DQS側について、第1の直列抵抗群R11~R14のうち、終端抵抗R11は一方を電源電位VDDに接続し、他方をノードN71に接続されている。ノードN71は、コンパレータ2の反転入力端子-に接続されている。ノードN71の反転入力端子-への出力は信号DQSuである。また、終端抵抗R12は一方をノードN71に、他方をノードN72に接続されている。ノードN72は、入力信号のデータストローブ信号DQSの信号線に接続されている。また、終端抵抗R13は一方をノードN72に、他方をノードN73に接続されている。ノードN73は、コンパレータ1の非反転入力端子に接続されている。ノードN73の非反転入力端子への出力は信号DQSdである。コンパレータ1の出力がR-Sフリップフロップ3のSセット入力となる。また、終端抵抗R14は一方をノードN73に、他方を接地電位GNDに接続されている。反転データストローブ信号DQSB側について、第2の直列抵抗群R11~R14のうち、終端抵抗R14は一方を電源電位VDDに接続し、他方をノードN83に接続されている。ノードN83は、コンパレータ1の反転入力端子-に接続されている。ノードN83の反転入力端子-への出力は信号DQSBuである。また、終端抵抗R13は一方をノードN83に、他方をノードN82に接続されている。ノードN82は、入力信号の反転データストローブ信号DQSBの信号線に接続されている。また、終端抵抗R12は一方をノードN82に、他方をノードN81に接続されている。ノードN81は、コンパレータ2の非反転入力端子に接続されている。ノードN81の非反転入力端子への出力は信号DQSBdである。コンパレータ2の出力がR-Sフリップフロップ3のRリセット入力となる。また、終端抵抗R11は一方をノードN81に、他方を接地電位GNDに接続されている。次に、本発明の第4の実施の形態に係るデータストローブ受信回路10cの動作について説明する。本実施の形態では、終端抵抗R11~R14の値をそれぞれR11R12=R13R14としている。そのため、データストローブ信号DQS及び反転データストローブ信号DQSBの振幅中心は、VM=1/2VDDのままである。一方、コンパレータ1に入力される信号DQSd及び信号DQSBuは、それぞれデータストローブ信号DQS及び反転データストローブ信号DQSBを終端抵抗R13と終端抵抗R14で分圧される電位分だけそれぞれ減算及び加算されている。すなわち、データストローブ信号DQSの振幅中心が、VMよりも終端抵抗R13と終端抵抗R14で分圧される電位だけ減算されている。反転データストローブ信号DQSBの振幅中心が、VMよりも終端抵抗R13と終端抵抗R14で分圧される電位分だけ加算されている。同様に、コンパレータ2に入力される信号DQSu及び信号DQSBdは、それぞれデータストローブ信号DQS及び反転データストローブ信号DQSBを終端抵抗R11と終端抵抗R12で分圧される電位分だけそれぞれ加算及び減算されている。すなわち、データストローブ信号DQSの振幅中心が、VMよりも終端抵抗R11と終端抵抗R12で分圧される電位だけ加算されている。反転データストローブ信号DQSBの振幅中心が、VMよりも終端抵抗R11と終端抵抗R12で分圧される電位分だけ減算されている。このとき、信号DQSd、信号DQSBu、信号DQSu及び信号DQSBdは第3の実施の形態とほぼ同一となる。したがって、本実施の形態に係るデータストローブ受信回路10cの動作は、第3の実施の形態におけるデータストローブ受信回路10bの動作と同一となる。本実施の形態においても、第3の実施の形態と同様の効果を得ることができる。また、直列抵抗群の数を第3の実施の形態と比較して減少させることができる。第5の実施の形態本発明の第5の実施の形態に係るインターフェース回路としてのデータストローブ受信回路の構成について説明する。図11は、本発明の第5の実施の形態に係るデータストローブ受信回路の構成を示す回路図である。データストローブ受信回路10dは、コンパレータ1と、データストローブ信号DQS用の終端抵抗R11~R15と、データストローブ信号DQSB用の終端抵抗R11~R15とを具備している。終端抵抗R11~R14は一つの抵抗群と見ることもできる。第4の実施の形態では、データストローブ信号DQSや反転データストローブ信号DQSBの中点を、データストローブ受信回路の一部として設けられた終端抵抗R11~R14の中点としている。しかし、本実施の形態では、その中点を既存の終端抵抗の中点に置き換えている点で、第4の実施の形態と異なっている。すなわち、差動信号データストローブ信号DQS及び反転データストローブ信号DQSBの利用時には従来からも終端抵抗を用いているので、本実施の形態では、その従来から用いている終端抵抗の一部を利用する。図11において、データストローブ受信回路10dで用いる終端抵抗R11~R14は、従来から用いている終端抵抗R15複数の一部を流用したものである。その流用した終端抵抗R15に、コンパレータ1、2の各入力に接続する配線を設けることで、データストローブ受信回路10dを構成することができる。本発明の第5の実施の形態に係るデータストローブ受信回路10dの動作については、第4の実施の形態と同様である。本実施の形態においても、第4の実施の形態と同様の効果を得ることができる。また、新たな終端抵抗を設ける必要が無くなる。上記各実施の形態における終端抵抗については、一つの抵抗例示:R1として記載されていても、製品等としては複数の抵抗合成抵抗で構成されていても良い。また、複数の抵抗として記載されていても例示:図6のR1とR2、製品等としては一つの抵抗で構成されていても良い。本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更され得ることは明らかである。また、各実施の形態に記載された技術は、矛盾の発生しない限り、他の実施の形態に適用が可能である。