複数の発光画素が配列された表示部を備える表示装置であって、前記複数の発光画素のそれぞれは、第1電極及び第2電極を有し、入力された映像信号に基づき、前記第1電極と前記第2電極との導通状態及び非導通状態を切り換えるスイッチ部と、一方の電極が前記スイッチ部の前記第1電極に接続され、他方の電極が接地された第1コンデンサと、アノード電極が前記スイッチ部の前記第1電極に接続された電流駆動型の発光素子とを備え、前記表示装置は、さらに、前記発光素子の閾値電圧より大きい電圧振幅を有する電圧パルスを前記スイッチ部の前記第2電極に印加することにより、前記スイッチ部が導通状態の期間に前記第1コンデンサを充電させる充電パルス発生部と、前記電圧パルスが印加されて充電された状態となった前記第1コンデンサを、前記発光素子のカソード電極に接地電圧パルスを印加することにより、前記発光素子へ向けて放電させる放電パルス発生部と、前記スイッチ部が導通状態である期間に、前記充電パルス発生部の前記電圧パルスと前記放電パルス発生部の前記接地電圧パルスとを排他的に繰り返し出力させることにより、前記発光素子の発光輝度を制御する制御部とを備える表示装置。前記表示装置は、さらに、発光画素行ごとに配置された走査線と、発光画素列ごとに配置されたデータ線と、発光画素行を選択するための走査信号を、前記走査線を介して前記発光素子のカソード電極に出力する走査線制御回路と、前記走査信号に同期して、前記スイッチ部の導通及び非導通を切り換えるためのデータ信号を、前記データ線を介して前記スイッチ部に出力するデータ線制御回路とを備え、前記走査線制御回路は、放電パルス発生部を含む請求項1に記載の表示装置。前記スイッチ部は、前記第1電極であるソース電極と、前記第2電極であるドレイン電極と、ゲート電極とを有するスイッチ素子と、前記スイッチ素子のソース電極とゲート電極とに接続された第2コンデンサと、第1ダイオードとを備え、前記スイッチ素子のゲート電極は、前記第1ダイオードのカソード電極及び前記第2ダイオードのアノード電極に接続され、前記第1ダイオードのアノード電極は、前記データ線に接続されている請求項2に記載の表示装置。前記スイッチ部を非導通状態にするための前記データ信号の有するデータ電圧は、絶対値が前記発光素子の閾値電圧よりも大きい負の電圧である請求項2に記載の表示装置。前記表示装置は、さらに、消去線と、前記第2コンデンサに保持された、前記データ信号に対応した電圧を消去するための消去信号を、前記消去線を介して前記スイッチ素子のゲート電極に出力する消去線制御回路とを備え、前記スイッチ部は、さらに、アノード電極が前記スイッチ素子のゲート電極に接続されカソード電極が前記消去線に接続された第2ダイオードを備え、前記発光素子が発光している発光画素は、前記消去線制御回路から前記消去信号が印加されることにより消灯する請求項2に記載の表示装置。前記発光素子は、有機EL素子である請求項1~5のうちいずれか1項に記載の表示装置。前記発光素子は、無機EL素子である請求項1~5のうちいずれか1項に記載の表示装置。複数の発光画素が配列された表示部を備える表示装置の駆動方法であって、入力された映像信号に基づき、スイッチ部の第1電極と第2電極との間を導通状態とする導通ステップと、アノード電極が前記スイッチ部の前記第1電極に接続された発光素子の閾値電圧より大きい電圧振幅を有する電圧パルスを、前記スイッチ部の前記第2電極に印加することにより、前記スイッチ部が導通状態の期間に、一方の電極が前記スイッチ部の前記第1電極に接続され他方の電極が接地された第1コンデンサを充電させる充電ステップと、前記発光素子のカソード電極に接地電圧パルスを印加することにより、前記充電ステップで充電状態となった前記第1コンデンサを、前記発光素子へ向けて放電させる放電ステップとを含む表示装置の駆動方法。前記スイッチ部が導通状態である期間に、前記充電ステップと前記放電ステップとを繰り返し実行することにより、前記発光素子の発光輝度を制御する請求項8に記載の表示装置の駆動方法。前記スイッチ部は、前記第1電極であるソース電極と、前記第2電極であるドレイン電極と、ゲート電極とを有するスイッチ素子を備え、前記導通ステップは、発光画素行を選択するための走査信号である接地電圧パルスを、発光画素行ごとに配置された走査線を介して前記発光素子のカソード電極に出力する走査信号出力ステップと、前記走査信号に同期して、前記スイッチ部を導通させるためのデータ信号を、発光画素列ごとに配置されたデータ線を介して前記スイッチ素子のゲート電極に出力するデータ信号出力ステップとを含み、全ての画素行において、前記走査信号出力ステップと前記データ信号出力ステップとが完了した後、全ての画素行において一斉に前記充電ステップと前記放電ステップとを実行する請求項8または9に記載の表示装置の駆動方法。前記スイッチ部は、前記第1電極であるソース電極と、前記第2電極であるドレイン電極と、ゲート電極とを有するスイッチ素子を備え、前記導通ステップは、発光画素行を選択するための走査信号である負の電圧パルスを、発光画素行ごとに配置された走査線を介して前記発光素子のカソード電極に出力する走査信号出力ステップと、前記走査信号に同期して、前記スイッチ部を導通させるためのデータ信号を、発光画素列ごとに配置されたデータ線を介して前記スイッチ素子のゲート電極に出力するデータ信号出力ステップとを含み、さらに、前記スイッチ部を非導通とする発光画素には、絶対値が前記発光素子の閾値電圧よりも大きい負の電圧を有するデータ信号を、発光画素行ごとに配置された走査線を介して前記スイッチ素子のゲート電極に出力する非導通ステップを含み、前記走査信号出力ステップと前記データ信号出力ステップとが実行された画素行において、直ちに前記充電ステップと前記放電ステップとを実行する請求項8または9に記載の表示装置の駆動方法。前述したディジタル階調制御方式における2値駆動方式では、図14に記載されたPチャネル薄膜トランジスタ616のゲートにVON電圧が印加された場合に流れる発光電流のばらつきを抑制するために、定電流源が用いられる。この定電流源は、Pチャネル薄膜トランジスタ616のドレイン-ソース間電圧Vdsがゲート-ソース間電圧Vgsよりも大きい領域である飽和領域を利用することにより実現されている。図12に表された薄膜トランジスタのVds-Id特性において、飽和領域ではVdsの変化に対してIdの変化が小さいので、薄膜トランジスタが定電流源化できることが解る。しかしながら、飽和領域での薄膜トランジスタを定電流源として利用した場合、薄膜トランジスタのオン抵抗が大きいため、ドレイン-ソース間における電圧降下を要因とする電力損失が発生するという課題がある。本発明は、上記課題に鑑みてなされたものであり、2値駆動方式において定電流源を用いることなく発光電流のばらつきを抑制しかつ低損失な表示装置及びその駆動方法を提供することを目的とする。上記課題を解決するために、本発明の一態様に係る表示装置は、複数の発光画素が配列された表示部を備える表示装置であって、前記複数の発光画素のそれぞれは、第1電極及び第2電極を有し、入力された映像信号に基づき、前記第1電極と前記第2電極との導通状態及び非導通状態を切り換えるスイッチ部と、一方の電極が前記スイッチ部の前記第1電極に接続され、他方の電極が接地された第1コンデンサと、アノード電極が前記スイッチ部の前記第1電極に接続された電流駆動型の発光素子とを備え、前記表示装置は、さらに、前記発光素子の閾値電圧より大きい電圧振幅を有する電圧パルスを前記スイッチ部の前記第2電極に印加することにより、前記スイッチ部が導通状態の期間に前記第1コンデンサを充電させる充電パルス発生部と、前記電圧パルスが印加されて充電された状態となった前記第1コンデンサを、前記発光素子のカソード電極に接地電圧パルスを印加することにより、前記発光素子へ向けて放電させる放電パルス発生部と、前記スイッチ部が導通状態である期間に、前記充電パルス発生部の前記電圧パルスと前記放電パルス発生部の前記接地電圧パルスとを排他的に繰り返し出力させることにより、前記発光素子の発光輝度を制御する制御部とを備えることを特徴とする。このような構成によれば、発光画素の有するスイッチ部は、定電流源である必要はなく、発光画素に流れる発光のための充電電流の開閉状態を切り換えるスイッチ機能を有していればよい。また、表示部の階調制御に必要となるのは、外部パルス電圧の供給及びその印加時間制御、ならびに発光画素毎に設けられたスイッチ部のオンオフ動作であるため、従来の定電流源で発生していた電圧降下が原理的にゼロとなる。よって、スイッチ部に発光電流が流れるときの、スイッチ部での電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。また、前記表示装置は、さらに、発光画素行ごとに配置された走査線と、発光画素列ごとに配置されたデータ線と、発光画素行を選択するための走査信号を、前記走査線を介して前記発光素子のカソード電極に出力する走査線制御回路と、前記走査信号に同期して、前記スイッチ部の導通及び非導通を切り換えるためのデータ信号を、前記データ線を介して前記スイッチ部に出力するデータ線制御回路とを備え、前記走査線制御回路は、放電パルス発生部を含むことが好ましい。この構成によれば、表示装置が、発光画素選択及び電圧パルス発生の機能を有する。また、前記スイッチ部は、前記第1電極であるソース電極と、前記第2電極であるドレイン電極と、ゲート電極とを有するスイッチ素子と、前記スイッチ素子のソース電極とゲート電極とに接続された第2コンデンサと、第1ダイオードとを備え、前記スイッチ素子のゲート電極は、前記第1ダイオードのカソード電極及び前記第2ダイオードのアノード電極に接続され、前記第1ダイオードのアノード電極は、前記データ線に接続されていることが好ましい。この構成によれば、スイッチ素子が導通状態で上記電圧パルスがスイッチ素子のドレイン電極に印加されたときには、スイッチ素子のドレイン電極→スイッチ素子のソース電極→第1コンデンサの経路で充電電流が流れる。その後、スイッチ素子が導通状態で上記接地電圧パルスが発光素子のカソード電極に印加されたときには、第1コンデンサ→発光素子へと放電電流が流れ、当該発光素子が発光する。また、前記スイッチ部を非導通状態にするための前記データ信号の有するデータ電圧は、絶対値が前記発光素子の閾値電圧よりも大きい負の電圧であってもよい。これにより、走査線制御回路が上記走査電圧パルスを発光動作のためのパルスに重畳して出力するので、書き込み期間と発光期間とを重畳させて駆動することが可能となり、総駆動時間を短縮することができ、高精細な画素部でも高階調な表示を実現することができる。また、前記表示装置は、さらに、消去線と、前記第2コンデンサに保持された、前記データ信号に対応した電圧を消去するための消去信号を、前記消去線を介して前記スイッチ素子のゲート電極に出力する消去線制御回路とを備え、前記スイッチ部は、さらに、アノード電極が前記スイッチ素子のゲート電極に接続されカソード電極が前記消去線に接続された第2ダイオードを備え、前記発光素子が発光している発光画素は、前記消去線制御回路から前記消去信号が印加されることにより消灯してもよい。これにより、発光動作していた発光画素を消灯することが可能となる。また、前記発光素子は、有機EL素子であってもよい。また、前記発光素子は、無機EL素子であってもよい。また、本発明は、このような特徴的な手段を備える表示装置として実現することができるだけでなく、表示装置に含まれる特徴的な手段をステップとする表示装置の駆動方法として実現することができる。本発明の表示装置及びその駆動方法によれば、画素部の階調制御に必要となるのは、外部交流電圧の供給およびその印加時間制御、ならびに画素部毎に設けられたスイッチ部のオンオフ動作であるため、従来の定電流源で発生していた電圧降下が原理的にゼロとなる。よって、ディスプレイの消費電力を大幅に低減することができる。以下、本発明を実施するための形態について、図面を参照しながら説明する。実施の形態1<表示装置の構成>図1は、本発明の実施の形態1に係る表示装置の機能ブロック図である。同図に記載された表示装置1は、サブフィールド処理回路2と、電源線制御回路3と、走査線制御回路4と、消去線制御回路5と、データ線制御回路6と、画素部10とを備える。サブフィールド処理回路2は、入力された映像信号に応じて、画素部10の画素ごとに発光させるサブフレームを割り当て、電源線制御回路3、走査線制御回路4、消去線制御回路5及びデータ線制御回路6に制御信号を出力する。走査線制御回路4は画素部10に走査電圧を印加し、データ線制御回路6は画素部10に信号電圧を印加し、消去線制御回路5は画素部10に消去電圧を印加し、電源線制御回路3は画素部10に電源電圧を印加する。以下、上述した表示装置1の構成要素について詳細に説明する。図2は、本発明の実施の形態1に係る表示装置が有する画素部の回路構成図である。画素部10は、ディスプレイの解像度m×nに応じたマトリクス状に配置された複数の発光画素が配置された表示であるが、図2には、画素部10の一部である、隣接する4発光画素が記載されている。図2に記載された画素部10は、隣接する4つの発光画素と、画素列ごとに配置された信号線DT1及びDT2と、画素行ごとに配置された走査線SC1及びSC2と、電源線V1及びV2と、消去線E1及びE2とを備える。また、表示部である画素部10が有する複数の発光画素は、全て同じ回路構成となっており、例えば、図2に記載された画素10Aは、薄膜トランジスタスイッチ11Aと、有機EL素子101と、ダイオード102及び103と、コンデンサ12A及び13Aとを備える発光画素である。また、画素10Dは、薄膜トランジスタスイッチ11Dと、有機EL素子104と、ダイオード105及び106と、コンデンサ12D及び13Dとを備える発光画素である。ここで、画素10Aの各構成要素及びそれらの接続状態を説明する。電源線V1は、1行目の画素行に配置され、薄膜トランジスタスイッチ11Aのドレインに接続され、電源線制御回路3から供給された正及び接地電圧パルスを当該接続点に印加する。これにより、画素10Aには、電流が供給される。なお、本実施の形態では、n行ごとに配置された電源線V1~Vnは、同じパルス電圧が同じタイミングで印加されるので、全ての電源線が接続された共通線となっていてもよい。これにより、電源線制御回路3の駆動負荷が低減される。有機EL素子101は、電流駆動型の発光素子であり、アノードが薄膜トランジスタスイッチ11Aのソース及びコンデンサ12Aの一方の端子と接続され、カソードが走査線SC1と接続された電流駆動型の発光素子である。薄膜トランジスタスイッチ11Aは、例えば、nチャネルのMOSFETであり、入力された映像信号に基づいてゲート-ソース間に閾値電圧以上の電圧が印加されることにより、ドレイン-ソース間を導通状態とするスイッチ素子である。コンデンサ12Aは、電源線V1から供給された電流を充電し、また、充電された電荷を、有機EL素子101へ放電する第1コンデンサである。コンデンサ13Aは、データ線DT1から供給された信号電圧に対応した電荷を、ダイオード102を介して蓄積し、また、蓄積された電荷を、ダイオード103を介して消去線E1へ放電する第2コンデンサである。消去線E1は、1行目の画素行に配置され、消去電圧が印加されることにより、コンデンサ13Aに蓄積された電荷を放電する。なお、本実施の形態では、n行ごとに配置された消去線E1~Enは、同じ消去電圧が同じタイミングで印加されるので、全ての消去線が接続された共通線となっていてもよい。これにより、消去線制御回路5の駆動負荷が低減される。薄膜トランジスタスイッチ11Aのゲート-ソース端子間には、コンデンサ13Aが接続されている。また、薄膜トランジスタスイッチ11Aのゲートには、第1ダイオードであるダイオード102のカソード及び第2ダイオードであるダイオード103のアノードが接続されている。また、ダイオード102のアノードは、データ線DT1に接続され、ダイオード103のカソードには、消去線E1が接続されている。また、コンデンサ12Aの他方の端子はGND接続されている。薄膜トランジスタスイッチ11Aと、コンデンサ13Aと、ダイオード102と、ダイオード103とは、スイッチ部を構成する。また、薄膜トランジスタスイッチ11Aのドレインは、スイッチ部の第2電極に相当し、薄膜トランジスタスイッチ11Aのソースは、スイッチ部の第1電極に相当する。上記回路構成により、データ線DT1がHIGHレベルVdataとなり走査線SC1がLOWレベルGNDとなることで、薄膜トランジスタスイッチ11Aのゲート-ソース間に、閾値電圧よりも十分大きい信号電圧がデータ線DT1及びダイオード102を介して印加され、薄膜トランジスタスイッチ11Aのドレイン-ソース間はオン抵抗の低い導通状態となる。そして、薄膜トランジスタスイッチ11Aが導通状態で電源線V1がHIGHレベルVfとなり走査線SC1がHIGHレベルVscnとなることで、電源線V1からコンデンサ12Aに向かって電流が流れ、コンデンサ12Aが充電される。そして、再び走査線SC1がLOWレベルGNDとなることで、コンデンサ12Aから有機EL素子101へ向かって所定の期間放電電流が流れる。この所定の期間において、有機EL素子101が発光する。つまり、薄膜トランジスタスイッチ11Aが導通状態で、電源線V1のHIGHレベルと走査線SC1のLOWレベルとが排他的に印加されることにより、コンデンサ12Aの充放電が繰り返され、有機EL素子101の発光が断続的に行われる。また、本実施の形態では、発光素子として有機EL素子を用いているが、当該発光素子は電流駆動型の発光素子であればよく、例えば、無機EL素子であってもよい。次に、走査線制御回路4について説明する。走査線制御回路4は、サブフィールド処理回路2からの制御信号により、書き込み期間において発光画素行を選択するための走査信号を、走査線を介して画素部に出力する。また、走査線制御回路4は、発光期間においては、電源線制御回路3から出力された電圧パルスが印加されて充電状態となった第1コンデンサを、有機EL素子のカソード電極に接地電圧パルスを印加することにより、当該有機EL素子へ向けて放電させる放電パルス発生部である。図3は、本発明の実施の形態1に係る表示装置が有する走査線制御回路の内部回路図である。走査線制御回路4は、画素行ごとに配置された走査線SC1~SCnに、それぞれ非選択電圧Vscnまたは走査信号であるGND電圧パルスを供給するための2つのスイッチをライン毎に配置した回路構成となっている。画素行数がnである場合には、走査線制御回路4は、n本の走査線SC1~SCnを介して画素部10に接続されている。各走査線には、走査線制御回路4の信号に応じて、任意の順序で1ライン毎に走査線SC1~SCnに非選択電圧VscnまたはGND電圧パルスを供給することが可能である。もちろん、走査線SC1、SC2、SCnという様に、行順次に走査電圧を印加することも可能であり、あるいは、全ての走査線に対し同時に非選択電圧VscnまたはGND電圧パルスを供給することも可能である。非選択電圧またはGND電圧パルスを印加するタイミングについては、後述する。図3に記載された回路において、例えば、走査線SC1にGND電圧を印加し、その他の走査線に非選択電圧Vscnを印加する場合には、走査線制御回路4は、スイッチSW41B及びスイッチSW42A、SW43A、SW4nAをON状態とし、スイッチSW41A及びスイッチSW42B、SW43B、SW4nBをOFF状態とする。次に、消去線制御回路5について説明する。消去線制御回路5は、サブフィールド処理回路2からの制御信号により、コンデンサ13Aに保持された、データ信号に対応した電圧を消去するための消去信号を、消去線を介して薄膜トランジスタスイッチのゲートに出力する。図4は、本発明の表示装置が有する消去線制御回路の内部回路図である。消去線制御回路5は、発光画素行ごとに配置された消去線E1~Enに、それぞれ消去電圧VEもしくはGND電圧を供給するための2つのスイッチをライン毎に配置した回路構成となっている。画素行数がnである場合は、消去線制御回路5は、n本の消去線E1~Enを介して画素部10に接続されている。各消去線には、消去線制御回路5の信号に応じて、任意の消去線に消去電圧VEまたはGND電圧を供給することが可能である。勿論、消去線E1、E2、Enという様に、行順次に消去電圧を印加することも可能であり、あるいは、全ての消去線に対しを同時に消去電圧VEやGND電圧を供給することも可能である。消去電圧パルスを印加するタイミングについては、後述する。図4に記載された回路において、例えば、消去線E1に消去電圧VEを印加し、その他の走査線にGND電圧を印加する場合には、消去線制御回路5は、スイッチSW51A及びスイッチSW52B、SW53B、SW5nBをON状態とし、スイッチSW51B及びスイッチSW52A、SW53A、SW5nAをOFF状態とする。次に、電源線制御回路3について説明する。電源線制御回路3は、サブフィールド処理回路2からの制御信号により、有機EL素子の閾値電圧より大きい電圧振幅を有する電圧パルスをスイッチ部の第2電極に印加することにより、当該スイッチ部が導通状態の期間に第1コンデンサを充電させる充電パルス発生部である。図5は、本発明の表示装置が有する電源線制御回路の内部回路図である。電源線制御回路3は、画素部10の電源線に正の電源電圧を印加するために、例えば、任意の正の直流電圧Vf及びGND電圧にそれぞれスイッチVH及びVLが接続されている。電源線に正の電圧Vfを供給する場合にはスイッチVHをオンにし、GND電圧を供給する場合にはスイッチVLをオンにする。電源線制御回路3は、単一の電圧Vfを供給する構成としているが、各画素がR赤色画素、G緑色画素、B青色画素のいずれかの画素であって各発光素子の閾値電圧が異なる場合には、色毎に異なる電圧を印加できるように複数の直流電圧で構成しても良い。例えば、R画素に対してはVfrを、G画素に対してはVfgを、B画素に対してはVfbを印加するような3つの電源ブロックとしてもよい。次に、データ線制御回路6について説明する。データ線制御回路6は、サブフィールド処理回路2からの制御信号により、書き込み期間において走査線制御回路4から出力される走査信号に同期して、薄膜トランジスタスイッチの導通及び非導通を切り換えるための、映像信号に対応したデータ信号を、データ線を介して薄膜トランジスタスイッチに出力する。データ線制御回路6も走査線制御回路4とほぼ同様の回路構成であるため、図示を省略するが、映像信号に応じた駆動信号により、画素部10の解像度に応じた画素列数m本のデータ線を同時に制御可能とするためのメモリ機能を有している。サブフィールド処理回路2は、スイッチ部が導通状態である期間に、電源線制御回路3の電圧パルスと走査線制御回路4の接地電圧パルスとを排他的に繰り返し出力させることにより、有機EL素子の発光輝度を制御する制御部として機能する。<表示装置の動作>以下、図2、図6及び図7A~図7Dを用いて、表示装置1の動作について述べる。図6は、本発明の実施の形態1に係る表示装置の駆動タイミングチャートである。[書込み期間]書き込み期間における動作は、入力された映像信号に基づき、各画素の有する薄膜トランジスタスイッチの導通状態及び非導通状態を切り換える導通ステップである。このため、走査線制御回路4は、走査線ごとに、非選択電圧Vscnまたは、選択電圧であるGND電圧パルスを印加する。これにより、選択された走査線が接続された画素行に属する画素に対して、対応するデータ線からのデータ電圧が印加され、薄膜トランジスタスイッチのゲート電圧が制御される。図6の駆動タイミングチャートは、例として、走査線SC1より行順次に走査した場合の、走査線SC1に接続された画素行に属する画素10A及び走査線SC2に接続された画素行に属する10Dについての動作を表している。また、サブフィールド処理回路2による処理により、図6におけるサブフィールド期間t0~t2では、画素10Aが発光状態で画素10Dが非発光状態であり、図6におけるサブフィールド期間t3~t5では、画素10Aが非発光状態で画素10Dが発光状態であるものと仮定している。時刻t0~時刻t1及び時刻t3~時刻t4では、走査線制御回路4は、各走査線に対し行順次に走査信号であるGND電圧を供給し、それ以外の非選択の走査線に非選択電圧Vscnを供給する。時刻t0~時刻t1の期間において、まず、走査線制御回路4は、走査線SC1にGND電圧パルスを供給し、その他の走査線には、非選択電圧Vscnを供給する。このとき、データ線DT1の電圧VDT1がVdataであるので、書き込みが発生し、走査線SC1及びデータ線DT1が接続された画素10Aの薄膜トランジスタスイッチ11Aはオン状態となる。次に、走査線制御回路4は、走査線SC2に対しGND電圧パルスを供給し、それ以外の走査線に非選択電圧Vscnを供給する。このとき、データ線DT1の電圧VDT1がGND電圧であるので、走査線SC1及びデータ線DT1に接続された画素に対して、書き込みは発生せず、当該画素はオフ状態となる。上述した時刻t0~時刻t1の期間における走査線制御回路4の動作は、発光画素行を選択するための走査信号である接地電圧パルスを、発光画素行ごとに配置された走査線を介して有機EL素子のカソード電極に出力する走査信号出力ステップに相当する。また、上述した時刻t0~時刻t1の期間におけるデータ線制御回路6の動作は、走査信号出力ステップで出力された走査信号に同期して、薄膜トランジスタスイッチを導通させるためのデータ信号を、発光画素列ごとに配置されたデータ線を介して薄膜トランジスタスイッチのゲート電極に出力するデータ信号出力ステップに相当する。図7Aは、本発明の表示装置の有する画素への書き込み動作を説明する状態遷移図である。すなわち、データ線DT1にVdataが印加された場合、走査線SC1はLOWレベルGNDとなっているので、図7Aに示されるように、データ線DT1→ダイオード102→コンデンサ13A→有機EL素子101→走査線SC1の順に電流が流れ、コンデンサ13Aが充電される。このとき、コンデンサ13Aの充電電圧は、有機EL素子101の順電圧降下をV101とし、ダイオード102の順電圧降下を無視すると、Vdata-V101となり、画素10Aの薄膜トランジスタスイッチ11Aのゲート-ソース間に保持される。この保持電圧が薄膜トランジスタスイッチ11Aの閾値電圧以上となった場合に、薄膜トランジスタスイッチ11Aがオン状態となり、走査線SC1の書込み動作が終了する。なお、非選択電圧Vscnは、信号電圧Vdata以上であることが望ましい。これにより、非選択の走査線にはVdata以上の非選択電圧Vscnが印加されているので、画素10Aで発生したコンデンサ13Aへの充電動作は起こらず、選択した走査線が接続された画素行のみに対して、コンデンサへの充電動作が起こる。その後、走査線SC1の電圧をVdata以上に保持することで、コンデンサ13Aに書き込まれた保持電圧は、データ線DT1の電圧VDT1がVdataであってもGNDであっても、ダイオード102が逆バイアス状態となるため変動しない。時刻t0~時刻t1の期間の次フィールドである時刻t3~時刻t4の期間においては、書き込み動作の対象となる画素が、図2に記載された画素10Dとなっている。走査線制御回路4は、時刻t0~時刻t1の期間において画素10Aに対して実行した書き込み動作と同様の動作を、画素10Dに対して実行する。以上のように、所望の画素に対し走査線毎に書き込み動作を行うことで、サブフィールド毎に全画素に対して書き込み制御を行うことが可能となる。[発光期間]発光期間では、各画素に接続された電源線に正のパルス電圧を供給し、書き込み期間においてオン状態にされた画素に対してコンデンサ12Aへの充電を行う。その後、電源線にGND電圧を供給し、コンデンサ12Aから走査線への放電を行う。時刻t1~時刻t2の期間において、電源線制御回路3は、まず、電源線V1の電圧VV1を有機EL素子101の閾値電圧以上の正の電圧に保持する。また、このとき、走査線制御回路4は、走査線SC1の電圧VSC1を非選択電圧Vscnとしている。図7Bは、本発明の表示装置が有する画素への第1の発光動作を説明する状態遷移図である。同図に示されたように、電源線V1の電圧VV1をHIGHレベルとすることにより、書込み期間t0~t1において、薄膜トランジスタスイッチ11Aがオン状態となっている画素10Aに、電源線V1→薄膜トランジスタスイッチ11A→コンデンサ12Aの経路で充電電流が流れる。なお、このとき、走査線SC1はVdataよりも大きいVscnに設定されているので、上記充電電流が、有機EL素子101及び走査線SC1へ流れることはない。これにより、コンデンサ12Aは、電源線V1及び走査線SC1がHIGHレベルに設定されている所定の期間に対応した電圧を保持する。つまり、図7Bに記載された動作は、有機EL素子101の閾値電圧より大きい電圧振幅を有する電圧パルスを、薄膜トランジスタスイッチ11Aのドレインに印加することにより、薄膜トランジスタスイッチ11Aが導通状態の期間にコンデンサ12Aを充電させる充電ステップに相当する。時刻t1~時刻t2の期間において、電源線制御回路3は、次に、電源線V1の電圧VV1をGND電圧にする。また、このとき、走査線制御回路4は、走査線SC1の電圧VSC1を走査信号であるGND電圧とする。図7Cは、本発明の表示装置が有する画素への第2の発光動作を説明する状態遷移図である。同図に示されたように、電源線V1の電圧VV1をLOWレベルGND電圧とし、走査線SC1の電圧VSC1をLOWレベルGND電圧とすることにより、書き込み期間t0~t1において、薄膜トランジスタスイッチ11Aがオン状態となっている画素10Aのコンデンサ12Aには有機EL素子101の閾値電圧以上の電位が充電されているので、コンデンサ12A→有機EL素子101→走査線SC1の経路で放電電流が流れる。この放電電流は、有機EL素子101を発光させる発光電流である。なお、図6には、上記発光電流を、有機EL素子101に流れる発光電流I101として表している。その後、この発光電流により、コンデンサ12Aの電位が下降し、コンデンサ12Aの電位と有機EL素子101の閾値電圧とがバランスした時に上記発光電流は停止する。つまり、図7Cに記載された動作は、有機EL素子101のカソードに接地電圧パルスを印加することにより、上記充電ステップで充電状態となったコンデンサ12Aを、有機EL素子101へ向けて放電させる放電ステップに相当する。薄膜トランジスタスイッチが導通状態となった画素は、走査信号出力ステップとデータ信号出力ステップとが完了した後、一斉に前記充電ステップと前記放電ステップとを実行することにより一斉に発光する。また、書き込み期間t0~t1においてオフ状態となっている画素10Bには、発光電流は流れない。上述した発光期間における画素の発光電流の積算値は、電圧VV1をパルス状に正に印加する回数に比例するため、発光期間における電源線の電圧パルス数と書き込み期間における薄膜トランジスタスイッチのオンオフ制御により、各画素の発光輝度を制御することが可能となる。時刻t1~時刻t2の期間の次フィールドである時刻t4~時刻t5の期間においては、発光動作の対象となる画素が、図2に記載された画素10Dとなっている。電源線制御回路3は、時刻t1~時刻t2の期間において画素10Aに対して実行した発光動作と同様の動作を、画素10Dに対して実行する。以上のように、事前に書き込み動作を行った画素に対して、サブフィールド毎に一斉に発光動作を行うことが可能となる。[消去期間]消去期間では、書き込み動作によりオン状態となった薄膜トランジスタスイッチのゲート電圧を再びゼロにするための消去電圧を印加し、画素を消灯させる消去動作を行う。時刻t2~時刻t3に期間において、電源線制御回路3は電圧VV1をGND電圧にし、走査線制御回路4は走査線SC1を非選択電位である非選択電圧Vscnに保持する。この状態で、消去線制御回路5は消去線E1をGND電圧とする。図7Dは、本発明の表示装置が有する画素への消去動作を説明する状態遷移図である。同図に示されるように、消去線E1の電圧VE1をLOWレベルGND電圧とすることにより、書込み期間t0~t1に薄膜トランジスタスイッチ11Aのゲート-ソース間に保持された保持電圧をゼロにするよう、コンデンサ13A→ダイオード103→消去線E1の経路で放電電流が流れる。この消去動作以降では、再び電源線V1に正負のパルス電圧を印加しても、画素回路に発光電流は流れない。時刻t5以降の期間においては、消去動作の対象となる画素が、図2に記載された画素10Dとなっている。消去線制御回路5は、時刻t2~時刻t3の期間において画素10Aに対して実行した消去動作と同様の動作を、画素10Dに対して実行する。以上説明した表示装置1の動作は、書込み動作、発光動作及び消去動作という一連の単位を1サブフィールドとし、当該サブフィールドを繰り返し実行する。本実施の形態においては、書き込み動作における走査線電圧制御は行順次に走査線を走査することにより実行され、発光動作における電源線電圧制御及び消去動作における消去線電圧制御は、全画素一斉に実行される。本実施の形態によれば、画素の有する薄膜トランジスタスイッチは、定電流源である必要はなく、画素回路のオンオフ状態を切り換えるスイッチ機能を有していればよい。よって、例えば、薄膜トランジスタスイッチに印加する信号電圧、つまり、ゲート-ソース間電圧を、ドレイン-ソース間電圧Vdsに対して十分大きく設定しておくことにより、薄膜トランジスタの線形領域を利用することができるので、ドレイン電流Idのオン抵抗を限りなく0にすることが可能となる。よって、薄膜トランジスタスイッチのドレイン-ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。つまり、画素回路の発光電流は、薄膜トランジスタの飽和領域を利用した定電流源により生成されるのではなく、電源線制御回路3から供給される正のパルス信号及び画素部毎に設けられた薄膜トランジスタスイッチのオンオフ動作により実現される。これにより、定電流源を用いることなく発光電流のばらつきを抑制しかつ低損失なディジタル階調制御が可能となる。また、本発明の表示装置により、損失発生要因となるカレントミラー回路が不要となり、損失を低減可能となる。実施の形態2実施の形態1では、書込み期間と発光期間とを複数の画素行でまとめて時間的に分割して動作させているが、各画素行において書き込み動作終了から発光動作開始までの待ち時間が生ずるため、全体の駆動時間が長くなる。本実施の形態では、例えば、走査線SC1が接続された画素行の書込み動作が終了した際に、走査線SC2が接続された画素行の書込み動作が終了するのを待たずに、直ちに発光動作に移行する場合の表示装置について説明する。本実施の形態に係る表示装置が有する画素部の回路構成は、実施の形態1に係る画素部10の回路構成と同じである。以下、実施の形態1に係る表示装置1と同じ点は説明を省略し、走査線制御回路の回路構成及び走査線制御回路が駆動する駆動方法を中心に、異なる点のみ説明する。図8は、本発明の実施の形態2に係る表示装置が有する走査線制御回路の内部回路図である。同図に記載された走査線制御回路は2つの機能を持ち、1つは画素部20に正のパルス電圧を印加する機能であり、もう1つは、正のパルス電圧またはGND電圧にバイアス電圧-Vbを重畳させた走査電圧をライン毎に印加する機能である。走査線制御回路は、走査線SC1~SCnに、それぞれ、正パルス電圧Vf、GND電圧、走査電圧Vf-Vb及び走査電圧-Vbを供給するためのパルス発生用スイッチSW4AH及びSW4ALと、走査線に対応して配置されたスイッチSW41A~SW4nA及びSW41B~SW4nBとを備える。画素行数がnである場合には、走査線制御回路は、n本の走査線SC1~SCnを介して画素部20に接続されている。各走査線には、走査線制御回路の信号に応じて、任意の順序で1ライン毎に走査線SC1~SCnに走査電圧を供給することが可能である。もちろん、走査線SC1、SC2、SCnという様に、行順次に走査電圧を印加することも可能であり、あるいは、全ての走査線に対し同時に走査電圧を供給することも可能である。走査電圧パルスを印加するタイミングについては、後述する。図8に記載された回路において、画素部20の走査線に正のパルス電圧を印加するために、例えば、全画素に正のパルス電圧Vfを供給する場合には、パルス発生用スイッチSW4AHをON状態、SW4ALをOFF状態、スイッチSW41A、SW42A、、SW4nAをON状態、スイッチSW41B、SW42B、、SW4nBをOFF状態とする。また、全画素にGND電圧を供給する場合には、パルス発生用スイッチSW4ALをON状態、パルス発生用スイッチSW4AHをOFF状態、スイッチSW41A、SW42A、、SW4nAをON状態、スイッチSW41B、SW42B、、SW4nBをOFF状態にする。また、図8に記載された回路において、例えば、走査線SC1に走査電圧Vf-Vbを印加し、その他の走査線に正のパルス電圧を印加する場合には、走査線制御回路は、パルス発生用スイッチSW4AHをON状態、SW4ALをOFF状態、スイッチSW41B及びスイッチSW42A、SW43A、、SW4nAをON状態、スイッチSW41A及びスイッチSW42B、SW43B、、SW4nBをOFF状態とする。また、図8に記載された回路において、例えば、走査線SC1に走査電圧-Vbを印加し、その他の走査線にGND電圧を印加する場合には、走査線制御回路は、パルス発生用スイッチSW4ALをON状態、SW4AHをOFF状態、スイッチSW41B及びスイッチSW42A、SW43A、、SW4nAをON状態、スイッチSW41A及びスイッチSW42B、SW43B、、SW4nBをOFF状態とする。<表示装置の動作>以下、図2、図9及び図10を用いて、本実施の形態に係る表示装置の動作について述べる。図9は、本発明の実施の形態2に係る走査線制御回路の駆動タイミングチャートであり、図10は、本発明の実施の形態2に係る表示装置の動作タイミングチャートである。本実施の形態において、実施の形態1と動作面で異なる点は、図9に表された走査線制御回路が、常に正のパルス電圧を全画素行に印加していることと、各画素行の選択書き込みを行う走査信号である走査電圧が発光動作のための上記正パルスに重畳された電圧となっていることである。なお、図9の上部には、1行目の走査線SC1における期間消去書き込み、発光を明示している。上記走査電圧パルスを発光動作のための正負パルスに重畳することにより、書き込み動作終了後の待ち時間が存在しないため、全体の駆動時間を大幅に短縮することが可能である。最も短くすることが可能となるのは、上記走査信号を全画素行の書き込みに必要な時間のみで駆動した場合である。この場合、発光時間は、他のラインの書き込み動作を行っている時間を充当することとなる。以下、動作面において実施の形態1と大きく異なる、書き込み動作と発光動作とを中心に説明する。図9に示されるように、走査線制御回路4は、常に、全ての走査線に対して同じタイミングで正のパルス電圧を各走査線へ出力している。このとき、上記正のパルス電圧は、画素内に配置されたコンデンサへの充電電流の電源となる。上記正のパルス電圧が、常に、各発光画素へ供給されている状態で、書き込み動作において、各画素の有する薄膜トランジスタスイッチのオンオフ状態を制御する。この場合、書き込み動作時の走査電圧は、重畳元となる正のパルス電圧に依存してVf-Vb、またはGND電圧に依存して-Vbとなっている。この走査電圧は書き込みを行うタイミングにより交互に変化しているため、どちらの走査電圧の場合でも正しく書き込みを行えるようなデータ電圧Vdataが必要となる。このとき、パルス電圧Vfよりも十分振幅が大きなバイアス電圧Vbを設定することで、より書き込み動作を正確に行うことが出来る。例えば、図9において、走査線SC1及びSC2は、書き込み動作のための走査電圧はVf-Vbであるのに対し、走査線SC3及びSC4は、書き込み動作のための走査電圧は-Vbとなっている。また、データ電圧Vdataは、走査電圧として最小値となる値つまり-Vbを、書き込み電圧のオフ状態の電圧とし、書き込み電圧のオン電圧を各画素の薄膜トランジスタスイッチのゲート-ソース間の閾値電圧以上となる値に設定する。これにより、例えば、図2の画素10Aでは、データ線DT1→ダイオード102→コンデンサ13A→有機EL素子101→走査線SC1-Vbの順に電流が流れ、コンデンサ13Aを充電する。このコンデンサ13Aの電圧が薄膜トランジスタスイッチ11Aの閾値電圧以上となった場合に薄膜トランジスタスイッチ11Aがオン状態となり、走査線SC1による1行目の画素行の書き込み動作が終了する。次に、書き込まれた画素は、消去動作が行われるまでの間、正のパルス電圧により、直ちに発光動作を行う。この発光動作は、実施の形態1で述べた発光動作と同様である。図10のタイミングチャートでは、時刻t10~t13のサブフィールド期間では1行目の画素10Aが発光し、時刻t14~t17のサブフィールド期間では2行目の画素10Dが発光し、時刻t16及びt17以降のサブフィールド期間では上記両方の画素が発光する例を表している。例えば、画素10Dでは、時刻t14で書き込み動作が行われ、時刻t14~t15の期間において、有機EL素子104が、コンデンサ12Aから走査線SC1に向けて放電された放電電流により発光する。一方、書き込まれなかった画素は、上記正のパルス電圧を印加されても、薄膜トランジスタスイッチがオフ状態であるため発光しない。また、薄膜トランジスタスイッチをオフ状態とするデータ電圧は、絶対値が有機EL素子の閾値電圧よりも大きい負の電圧であることが好ましい。オフ状態を保持するためには、ダイオード102が逆バイアス状態である必要がある。その条件は、有機EL素子のアノード端子の電位に対して、データ電位が低ければよい。具体的には、有機EL素子の閾値電圧をVfとすると、走査線SC1が最小値となる-Vbのときに、データ電位がVf-Vbよりも低い電位が好ましい。次に、消去線制御回路5は、画素行ごとに配置された消去線E1~Enに対して、行順次に消去電圧VEを供給する。これにより、発光動作していた画素は、行順次に消灯する。上記で説明した書き込み動作、発光動作及び消灯動作が、他の画素行についても順次実行されるが、このとき、非選択画素に対するデータ電圧Vdataの干渉の有無が重要となる。実施の形態1では、書き込み動作と発光動作とが時間的に分離されていたため、発光動作中にデータ線の電位が変動することが無かった。これに対し、本実施の形態においては、書き込み動作が終わったラインに対し、直ちに発光動作に移行するため、発光動作中にデータ線電位が変動することになる。このとき、データ線電位は、正のパルス電圧振幅に対して十分低い電圧-Vbを基準とした電位であるため、例えば、画素10Aのダイオード102のカソードが-Vf近傍であることに対し、ダイオード102のアノードの電位であるデータ線電位は十分低い電位となるため、ダイオード102は常に逆バイアス状態となるので、発光期間において、データ線電位を変動させても、既に書き込まれたラインに対する動作に影響は無い。本実施の形態によれば、実施の形態1と同様に、画素の有する薄膜トランジスタスイッチは、定電流源である必要はなく、画素回路のオンオフ状態を切り換えるスイッチ機能を有していればよい。よって、例えば、薄膜トランジスタスイッチに印加する信号電圧、つまり、ゲート-ソース間電圧を、ドレイン-ソース間電圧Vdsに対して十分大きく設定しておくことにより、薄膜トランジスタの線形領域を利用することができるので、ドレイン電流Idのオン抵抗を限りなく0にすることが可能となる。よって、薄膜トランジスタスイッチのドレイン-ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。また、本発明の表示装置により、損失発生要因となるカレントミラー回路が不要となり、損失を低減可能となる。さらに、本実施の形態では、書き込み期間と発光期間とを重畳させて駆動することが可能となるので、総駆動時間を短縮することができ、高精細な画素部でも高階調な表示を実現することができる。以上、本発明に係る表示装置及びその駆動方法について実施に形態1及び2に基づき説明したが、本発明に係る表示装置及びその駆動方法は、上述した実施の形態1及び2に限定されるものではない。実施の形態1及び2に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。