"基板と、この基板上に配置された複数の棒状素子とを備え、上記棒状素子は、第1、第2および第3の端子を有し、上記第1の端子と上記第3の端子との間に流れる電流は、上記第2の端子への入力によって、制御され、上記複数の棒状素子のそれぞれの上記第1の端子は、第1の共有端子に、共有に接続され、上記複数の棒状素子のそれぞれの上記第2の端子は、第2の共有端子に、共有に接続され、上記複数の棒状素子のそれぞれの上記第3の端子は、第3の共有端子に、共有に接続され、上記第1の共有端子と上記第3の共有端子との間に流れる電流は、上記第2の共有端子への入力によって、制御されることを特徴とするトランジスタ装置。請求項1に記載のトランジスタ装置において、上記棒状素子は、AlGaN、GaN、InGaNまたはSiCの少なくとも一つを含むことを特徴とするトランジスタ装置。請求項1または2に記載のトランジスタ装置において、上記棒状素子は、過電流によって断線するように、構成されていることを特徴とするトランジスタ装置。請求項3に記載のトランジスタ装置において、上記棒状素子は、過電流によって上記第1の端子と上記第3の端子の間で断線するように、構成されていることを特徴とするトランジスタ装置。請求項1から4の何れか一つに記載のトランジスタ装置において、上記複数の棒状素子の数量は、100本以上であることを特徴とするトランジスタ装置。請求項1から5の何れか一つに記載のトランジスタ装置において、上記棒状素子は、軸方向に沿って、ソース領域、チャネル領域およびドレイン領域を有し、上記チャネル領域の断面積Sbと、上記棒状素子の数量nと、上記基板の上記棒状素子を配置する面の面積Ssとの間に、Sb×n<Ssの関係式が成り立つことを特徴とするトランジスタ装置。請求項1から6の何れか一つに記載のトランジスタ装置において、上記棒状素子は、上記棒状素子の長手方向が上記基板の上記棒状素子を配置する面に対して平行となるように、配置されていることを特徴とするトランジスタ装置。請求項1から7の何れか一つに記載のトランジスタ装置において、上記第1の共有端子と上記第3の共有端子との間には、10V以上の電圧を印加可能で、または、0.5A以上の電流を流すことが可能であることを特徴とするトランジスタ装置。請求項1から8の何れか一つに記載のトランジスタ装置と、上記トランジスタ装置の電流、電圧または温度の少なくとも一つの情報を検出する検出手段と、上記検出手段で検出された情報を外部に伝達する伝達手段とを備えていることを特徴とする電子デバイス。請求項1から8の何れか一つに記載のトランジスタ装置を有するインバータまたはPFCを備えることを特徴とする空調機。請求項1から8の何れか一つに記載のトランジスタ装置を有することを特徴とするパワーコンディショナー。請求項1から8の何れか一つに記載のトランジスタ装置を有するコンバータまたはインバータを備えることを特徴とする電機自動車。そこで、この発明の課題は、1本の棒状素子が破壊しても、他の棒状素子が正常に動作し、正常動作を続けるトランジスタ装置を提供することにある。上記課題を解決するため、この発明のトランジスタ装置は、基板と、この基板上に配置された複数の棒状素子とを備え、上記棒状素子は、第1、第2および第3の端子を有し、上記第1の端子と上記第3の端子との間に流れる電流は、上記第2の端子への入力によって、制御され、上記複数の棒状素子のそれぞれの上記第1の端子は、第1の共有端子に、共有に接続され、上記複数の棒状素子のそれぞれの上記第2の端子は、第2の共有端子に、共有に接続され、上記複数の棒状素子のそれぞれの上記第3の端子は、第3の共有端子に、共有に接続され、上記第1の共有端子と上記第3の共有端子との間に流れる電流は、上記第2の共有端子への入力によって、制御されることを特徴としている。この発明のトランジスタ装置によれば、複数の棒状素子で構成されているため、1つの棒状素子が破壊しても、他の棒状素子が正常に動作し、トランジスタ装置は正常動作を続ける。このため、信頼性が上がる。また、棒状素子を用いることでプレーナー型に比べ体積を小さくでき、内部応力を小さくできる。これにより、使用時の信頼性を上げることができる。また、一実施形態のトランジスタ装置では、上記棒状素子は、AlGaN、GaN、InGaNまたはSiCの少なくとも一つを含む。この実施形態のトランジスタ装置によれば、上記棒状素子は、AlGaN、GaN、InGaNまたはSiCの少なくとも一つを含むので、GaN、InGaN、AlGaNやSiCは、Siに比べて、バンドギャップが大きいため、破壊電解強度および電子移動度が高く、パワートランジスタや高周波トランジスタに適したものとなる。ここで、GaN、AlGaN、InGaNやSiCは、Siに比べ結晶性が悪く、転位やトラップが多く存在する。転位やトラップは、デバイスの短期および長期信頼性に大きく関係し、Siデバイスに比べGaNデバイスやSiCデバイスは破壊が起こりやすい。本発明では、複数の棒状素子で構成されているため、1つの棒状素子が破壊しても、他の棒状素子が正常に動作するため、トランジスタ装置は正常に動作する。これにより、信頼性がSiに比べて劣るGaN、AlGaN、InGaNやSiCを用いたトランジスタ装置であっても、高い信頼性を確保することができる。また、一実施形態のトランジスタ装置では、上記棒状素子は、過電流によって断線するように、構成されている。この実施形態のトランジスタ装置によれば、複数の棒状素子を並列に接続すると、個々の棒状素子の閾値が異なるため、スイッチング時に閾値の低い棒状素子に大電流が流れ、スイッチング損失が増大する。また、プロセス不良等で棒状素子がショートする場合がある。本発明では、上記棒状素子は、過電流によって断線するように、構成されているので、例えば、閾値が低くスイッチング損失を増大させる棒状素子や、ショート不良の棒状素子を断線することで、安全で低損失のトランジスタ装置を作成できる。また、一実施形態のトランジスタ装置では、上記棒状素子は、過電流によって上記第1の端子と上記第3の端子の間で断線するように、構成されている。この実施形態のトランジスタ装置によれば、複数の棒状素子を並列に接続すると、個々の棒状素子の閾値が異なるため、スイッチング時に閾値の低い棒状素子に大電流が流れ、スイッチング損失が増大する。また、プロセス不良等で棒状素子がショートする場合がある。本発明では、上記棒状素子は、過電流によって上記第1の端子と上記第3の端子の間で断線するように、構成されているので、例えば、閾値が低くスイッチング損失を増大させる棒状素子や、ショート不良の棒状素子を断線することで、安全で低損失のトランジスタ装置を作成できる。また、棒状素子内部で断線するために、配線部に断線部ヒューズ等を設ける必要がなく、安価に安全で低損失なトランジスタ装置を作成できる。また、一実施形態のトランジスタ装置では、上記複数の棒状素子の数量は、100本以上である。この実施形態のトランジスタ装置によれば、上記複数の棒状素子の数量は、100本以上であるので、棒状素子が1本破壊されて電流が流れなくなっても、電流変動は1以下であり、電流値にほとんど影響を与えない。また、10の電流減少でスイッチング素子が使用不能になる場合、10個のスイッチング素子が破壊されるまで通常使用可能となり、信頼性が増加する。また、一実施形態のトランジスタ装置では、上記棒状素子は、軸方向に沿って、ソース領域、チャネル領域およびドレイン領域を有し、上記チャネル領域の断面積Sbと、上記棒状素子の数量nと、上記基板の上記棒状素子を配置する面の面積Ssとの間に、Sb×n<Ssの関係式が成り立つ。この実施形態のトランジスタ装置によれば、Sb×n<Ssの関係式が成り立つので、単位基板面積当たりの発熱量が小さくなって、放熱構造を簡素化および低コスト化にできる。また、一実施形態のトランジスタ装置では、上記棒状素子は、上記棒状素子の長手方向が上記基板の上記棒状素子を配置する面に対して平行となるように、配置されている。この実施形態のトランジスタ装置によれば、上記棒状素子の長手方向が、上記基板の面に対して平行となっているので、棒状素子を配線しやすい。また、一実施形態のトランジスタ装置では、上記第1の共有端子と上記第3の共有端子との間には、10V以上の電圧を印加可能で、または、0.5A以上の電流を流すことが可能である。この実施形態のトランジスタ装置によれば、上記第1の共有端子と上記第3の共有端子との間には、10V以上の電圧を印加可能で、または、0.5A以上の電流を流すことが可能であるので、非常に信頼性の高いパワートランジスタ装置を作成できる。また、パワートランジスタ装置は動力に使用されることもあり、急に破壊すると危険であるが、本発明のトランジスタ装置は急に破壊せず、使用限界に達する直前に信号で知らせることもでき、安全である。また、一実施形態の電子デバイスでは、上記トランジスタ装置と、上記トランジスタ装置の電流、電圧または温度の少なくとも一つの情報を検出する検出手段と、上記検出手段で検出された情報を外部に伝達する伝達手段とを備えている。この実施形態の電子デバイスによれば、トランジスタ装置と検出手段と伝達手段とを備えているので、トランジスタ装置の電流値、電圧降下または温度から、トランジスタ装置の棒状素子の劣化や破壊状況を検出し、外部に知らせることができ、トランジスタ装置が使用限界に達する直前に交換が可能となる。また、一実施形態の空調機では、上記トランジスタ装置を有するインバータまたはPFCを備える。この実施形態の空調機によれば、上記トランジスタ装置を有するインバータまたはPFCを備えるので、信頼性の高い空調機を実現できる。また、一実施形態のパワーコンディショナーでは、上記トランジスタ装置を有する。この実施形態のパワーコンディショナーによれば、信頼性の高いパワーコンディショナーを実現できる。また、一実施形態の電機自動車では、上記トランジスタ装置を有するコンバータまたはインバータを備える。この実施形態の電機自動車によれば、上記トランジスタ装置を有するコンバータまたはインバータを備えるので、信頼性の高い電機自動車を実現できる。つまり、電機自動車のコンバータまたはインバータに用いているトランジスタ装置が破壊すると、自動車が急に止まり危険であるが、本発明のトランジスタ装置を使用すると、トランジスタ装置の信頼性が高いため、安全な電気自動車を作ることができる。この発明のトランジスタ装置によれば、複数の棒状素子で構成されているため、1本の棒状素子が破壊しても、他の棒状素子が正常に動作し、トランジスタ装置は正常動作を続ける。以下、この発明を図示の実施の形態により詳細に説明する。第1の実施形態図1は、この発明のトランジスタ装置の一実施形態である簡略構成図を示している。図1に示すように、トランジスタ装置は、基板5と、この基板5上に配置された2本の棒状素子1とを有する。図2に示すように、上記棒状素子1は、半導体からなる棒状コア10と、この棒状コア10の周囲に嵌合する環状シェル20とを有する。上記棒状コア10は、軸方向に沿って、ソース領域11、チャネル領域12およびドレイン領域13を有する。ソース領域11およびドレイン領域13は、第1導電型例えば、N型の半導体領域である。チャネル領域12は、第2導電型例えば、P型あるいは真性の半導体領域である。チャネル領域12は、環状シェル20に囲まれている領域である。上記環状シェル20は、内層側のゲート絶縁膜21と外層側のゲート電極22とを有する。上記ソース領域11には、ソース電極15が設けられ、上記ドレイン領域13には、ドレイン電極16が設けられている。ソース電極15が、棒状素子1の第1の端子を構成し、ゲート電極22が、棒状素子1の第2の端子を構成し、ドレイン電極16が、棒状素子1の第3の端子を構成する。そして、第1の端子としてのソース電極15と第3の端子としてのドレイン電極16との間に流れる電流は、第2の端子としてのゲート電極22への入力によって、制御される。つまり、棒状素子1は、電界効果トランジスタである。上記棒状素子1の直径は1nm~10μmであり、棒状素子1の長さは10nm~500μmである。より好ましくは、十分な出力が得られる現在電界効果とランジスは45nmルールで作られている、直径が200nm~1μm、長さが1μm~50μmであり、さらに好ましくは、直径が500nm~3μm、長さが5μm~20μmである。図1に示すように、上記2本の棒状素子1のそれぞれのソース電極15は、第1の共有端子31に、共有に接続されている。2本の棒状素子1のそれぞれのゲート電極22は、第2の共有端子32に、共有に接続されている。2本の棒状素子1のそれぞれのドレイン電極16は、第3の共有端子33に、共有に接続されている。そして、第1の共有端子31と第3の共有端子33との間に流れる電流は、第2の共有端子32への入力によって、制御される。上記構成のトランジスタ装置によれば、2本の棒状素子1で構成されているため、1つの棒状素子1が破壊しても、他の棒状素子1が正常に動作し、トランジスタ装置は正常動作を続ける。このため、信頼性が上がる。また、棒状素子1を用いることでプレーナー型に比べ体積を小さくでき、内部応力を小さくできる。これにより、使用時の信頼性を上げることができる。上記棒状素子1は、AlGaN、GaN、InGaNまたはSiCの少なくとも一つを含む。したがって、GaN、InGaN、AlGaNやSiCは、Siに比べて、バンドギャップが大きいため、破壊電解強度および電子移動度が高く、パワートランジスタや高周波トランジスタに適したものとなる。ここで、GaN、AlGaN、InGaNやSiCは、Siに比べ結晶性が悪く、転位やトラップが多く存在する。転位やトラップは、デバイスの短期および長期信頼性に大きく関係し、Siデバイスに比べGaNデバイスやSiCデバイスは破壊が起こりやすい。本発明では、2本の棒状素子1で構成されているため、1つの棒状素子1が破壊しても、他の棒状素子1が正常に動作するため、トランジスタ装置は正常に動作する。これにより、信頼性がSiに比べて劣るGaN、AlGaN、InGaNやSiCを用いたトランジスタ装置であっても、高い信頼性を確保することができる。上記棒状素子1は、過電流によってソース電極15とドレイン電極16の間で断線するように、構成されている。つまり、棒状コア10のソース電極15とドレイン電極16の間の部分が、過電流によって、断線する。なお、棒状素子1は、ソース電極15とドレイン電極16の間以外の部分で、過電流によって断線するように、構成されていてもよい。ここで、2本の棒状素子1を並列に接続すると、個々の棒状素子1の閾値が異なるため、スイッチング時に閾値の低い棒状素子1に大電流が流れ、スイッチング損失が増大する。また、プロセス不良等で棒状素子1がショートする場合がある。本発明では、上記棒状素子1は、過電流によって上記第1の端子と上記第3の端子の間で断線するように、構成されているので、例えば、閾値が低くスイッチング損失を増大させる棒状素子1や、ショート不良の棒状素子1を断線することで、安全で低損失のトランジスタ装置を作成できる。また、棒状素子1内部で断線するために、配線部に断線部ヒューズ等を設ける必要がなく、安価に安全で低損失なトランジスタ装置を作成できる。図3に示すように、一方の棒状素子1が破壊してショート状態になった場合、破壊した棒状素子1に大電流が流れて、この棒状素子1は断線する。断線した後、他方の棒状素子1のみでトランジスタ動作を行う。例えば、棒状素子1が保障期間内で破壊する確率が0.1である2本の棒状素子1を1つのトランジスタ装置として使用する場合、一方の棒状素子1が破壊しても、他方の棒状素子1が正常動作し、トランジスタとしての動作を続ける。棒状素子1が2本とも破壊するとトランジスタは動作しなくなるが、棒状素子1が2本とも破壊する確率は、10-4となり、スイッチング素子の信頼性が大幅にあがる。上記棒状素子1のチャネル領域12の断面積Sbと、棒状素子1の数量n本実施形態では、2本と、基板5の棒状素子1を配置する面5aの面積Ssとの間に、Sb×n<Ssの関係が成り立つ。したがって、単位基板面積当たりの発熱量が小さくなって、放熱構造を簡素化および低コスト化にできる。上記棒状素子1は、棒状素子1の長手方向軸方向が基板5の棒状素子1を配置する面5aに対して平行となるように、配置されている。したがって、棒状素子を配線しやすい。例えば、棒状素子の長手方向が基板の表面に垂直となる場合図6参照、棒状素子の作成後に、少なくとも、順に、絶縁膜デポ、絶縁膜エッチング、電極エッチング、絶縁膜デポ、絶縁膜エッチング、電極デポおよび電極エッチングの工程が必要となる。一方、棒状素子1の長手方向が基板5の表面に平行である場合、棒状素子1の配置後に、順に、電極エッチング、電極デポおよび電極エッチングの工程を経て、電極を形成できる。上記第1の共有端子31と上記第3の共有端子33との間には、10V以上の電圧を印加可能で、または、0.5A以上の電流を流すことが可能である。したがって、非常に信頼性の高いパワートランジスタ装置を作成できる。パワートランジスタ装置は動力に使用されることもあり、急に破壊すると危険であるが、本発明のトランジスタ装置は急に破壊せず、使用限界に達する直前に信号で知らせることもでき、安全である。第2の実施形態図4Aは、この発明のトランジスタ装置の第2の実施形態を示している。上記第1の実施形態と相違する点を説明すると、この第2の実施形態では、棒状素子の数量が2本よりも多い。なお、この第2の実施形態において、上記第1の実施形態と同一の符号は、上記第1の実施形態と同じ構成であるため、その説明を省略する。図4Aに示すように、棒状素子1の数量は、100本である。基板5上において、横向きの棒状素子1を縦方向に複数本並べて一つの列を構成し、複数の列を形成している。横向きとは、棒状素子1の長手方向が図中左右方向に一致することをいい、縦方向とは、図中上下方向をいう。各列において、上記基板5上では、複数の棒状素子1のそれぞれのソース電極15は、第1の配線41に、共有に接続されている。複数の棒状素子1のそれぞれのゲート電極22は、第2の配線42に、共有に接続されている。複数の棒状素子1のそれぞれのドレイン電極16は、第3の配線43に、共有に接続されている。そして、第1の配線41は、第1の共有端子31に接続され、第2の配線42は、第2の共有端子32に接続され、第3の配線43は、第3の共有端子33に接続されている。上記構成のトランジスタ装置によれば、棒状素子1の数量は、100本であるので、棒状素子1が1本破壊されて電流が流れなくなっても、電流変動は1であり、電流値にほとんど影響を与えない。また、10の電流減少でスイッチング素子が使用不能になる場合、10個のスイッチング素子が破壊されるまで通常使用可能となり、信頼性が増加する。図4Bに示すように、棒状素子1Aがショート破壊すると、ショートした部分に通常流れる電流よりも大きな電流が流れて、棒状素子1Aあるいは棒状素子1Aの近傍の配線41,42,43が焼け切れ、破壊した棒状素子1Aは断線常態になる。例えば、1000V耐圧以下のGaNトランジスタのオン時の抵抗率は、0.1~0.6mΩcm2でありOkμmura,JJAP45,7565、例えば、一辺が1μm、長さが20μmの三角柱形状のGaNトランジスタの場合、抵抗が4.33×106Ω~2.6×107Ωとなる。絶縁膜が破壊するなどしてショート不良になった場合は,オン時の抵抗とほぼ同程度になるとする。そして、ソースドレイン間に、例えば20Vの電圧が印加されると、7.7×10-7A18A/mm2の電流が流れる。通常、GaNの許容電流は、2A/mm2であり、許容電流を大幅に超えているため、素子が焼き切れる。また、素子が棒状であるため、素子を容易に焼き切ることができる。このとき、効果的に焼き切るためには、素子の断面積は、10μm×10μm以下がよい。あるいは、素子を連結するAl配線の一部を、細くし、例えば、幅1μm、長さ20μm、厚さ100nmにする。この配線に、5×10-7Aの電流を流すと、毎秒30nJの発熱量となる。この細くなっているAl配線部分が完全に熱的に独立していれば、10ms程度で断線する。実際には細くなった部分につながっているAl配線から熱が逃げるため、50~200ms程度で断線する。例えば、図5Aに示すように、棒状素子1Eが破壊してソースドレインあるいはゲートドレインがショートすると、大電流が破壊した棒状素子1Eに流れる。そして、図5Bに示すように、大電流が流れることにより電極が焼き切れ、ショート破壊した棒状素子1Eがオープンになる。また、閾値の低い棒状素子を焼き切る方法の一例を示す。ここでは、一辺が1μm、長さが20μm、の三角柱状のGaNトランジスタを考える。閾値の低い棒状素子にはスイッチング時に負荷が集中し、発熱が集中する。スイッチング周波数を、例えばパワー素子では100kHz~10MHzとし、高周波素子では1~10GHzとすることにより、スイッチング時の発熱により棒状素子を断線することができる。閾値の低い素子で起こるスイッチングによる発熱量を3~300nJに設定することで、閾値の低い素子は断線する。この時、通常閾値の素子は断線しないで閾値の低い素子のみが断線する発熱量になるように、周波数を設定することで、閾値の低い素子のみを断線できる。1本の棒状素子に流れる電流は全電流の1/棒状素子の数であるため、棒状素子に通常の10倍の電流が流れると断線する場合であっても、断線時の過電流による電流増加は前電流にあまり影響を与えない。オープンになった後、電流は棒状素子の数-1/棒状素子の数となるため、デバイス特性にはほとんど影響を与えない。このため、オープン破壊だけでなく、ショート破壊に対しても、ロバスト性が格段に上がる。例えば、100本の棒状素子で構成されたGaNパワートランジスタ装置が10年以内に使用限界に達する確率を計算する。1本の棒状素子が10年以内に破壊する確率を1とし、抵抗が10以上になると使用限界になるとする。つまり、100本の棒状素子の場合、10本の棒状素子が破壊すると、使用限界になる。棒状素子が10年以内に10本以上破壊する確率は、100C10×0.0110×0.9990100C11×0.0111×0.9989100C99×0.0199×0.99100C100×0.01100=7.6×10-8となる。1本のGaN棒状素子の10年以内の破壊確率は1と高くても、本発明のパワートランジスタ装置では、10年以内に使用限界以下になる棒状素子は10-5以下となり、格段にロバスト性が上がっている。なお、上記棒状素子1の数量は、100本以上であってもよく、この場合、棒状素子1が1本破壊されて電流が流れなくなっても、電流変動は1以下であり、電流値にほとんど影響を与えない。第3の実施形態図6は、この発明のトランジスタ装置の第3の実施形態を示している。上記第1の実施形態と相違する点を説明すると、この第3の実施形態では、棒状素子の配置が異なる。なお、この第3の実施形態において、上記第1の実施形態と同一の符号は、上記第1の実施形態と同じ構成であるため、その説明を省略する。図6に示すように、棒状素子1は、棒状素子1の長手方向が基板5の棒状素子1を配置する面5aに対して直交するように、配置されている。複数の棒状素子1は、互いに平行に、配列されている。棒状素子1のソース領域11が、基板5に接触する。第4の実施形態図7A~図7Hは、この発明のトランジスタ装置の製造方法を示している。このトランジスタ装置に用いられる棒状素子は、GaNを含む電界効果トランジスタである。なお、この第4の実施形態において、上記第1の実施形態と同一の符号は、上記第1の実施形態と同じ構成であるため、その説明を省略する。図7Aに示すように、サファイア基板100にNi101を堆積し、熱処理をすることにより、Ni101をコロイドにする。図7Bに示すように、VLS法でGaN棒状コア102を成長し、図7Cに示すように、Ni101を除去した後に、図7Dに示すように、絶縁膜103と電極104を形成する。その後、図7Eに示すように、棒状コア102を基板100から分離し、図7Fに示すように、棒状コア102を、別のセラミック基板105に、横向きに配置する。そして、図7Gに示すように、リソグラフィーとエッチングにより、棒状コア102のソース領域102aおよびドレイン領域102bを露出させ、図7Hに示すように、ソース領域102aにソース電極106を設け、ドレイン領域102bにドレイン電極107を設け、電極104にゲート側電極108を設けて、棒状素子1を有するトランジスタ装置を製造する。つまり、棒状コア102、ソース電極106、電極104、ドレイン電極107が、図2の棒状コア10、ソース電極15、ゲート電極22、ドレイン電極16に相当する。図8に示すように、上記方法によって製造された棒状素子1では、エッジEは、棒状素子1の棒状コア10の両端に存在するため、信頼性に影響を与えず、信頼性が高いトランジスタ装置を作成できる。これに対して、通常のプレーナー型素子600では、エッジEは、ソース領域601とドレイン領域602との間でゲート電極603の下側のチャネル領域604に存在する。これによって、エッジE付近では電界集中が起こるため、信頼性が下がる。次に、上記棒状素子1を別基板に配置する方法の一例を示す。図9Aに示すように、成長基板から分離した棒状素子1を含む溶液701を、棒状素子1を配置する基板700上に満たす。棒状素子1を配置する基板700には、予め、電極対702,703を形成する。そして、電源704から電圧を印加すると、図9Bに示すように、電極対702,703の間に棒状素子1が配置する。電極対702,703の間に多数の棒状素子1が配置するため、一括配線が可能となる。棒状素子1を1本毎にボンディングする必要がないので、短時間に低コストで棒状素子1の配線ができる。図10Aに示すように、上記方法によって棒状素子1を電極対702,703に配置すると、棒状素子1は、電極対702,703とほぼ平行に配置される。これに対して、図10Bに示すように、正方形の薄型素子800を、上記方法によって、電極対702,703に配置する場合、正方形の薄型素子800は、電極対702,703に対して、斜めに配置され、または、図10Cに示すように、正方形の薄型素子800は、電極対702,703に対して、ずれて配置され、配線工程での位置あわせが困難になる。ここで、棒状素子1の全体の長さが100μmを超え、または、棒状素子1の最も太い部分の長さが20μmを超えると、重力の影響が大きくなり、溶液701中での棒状素子1の移動の制御が困難となる。これに対して、棒状素子1の長さが100μm以下となり、棒状素子1の最も太い部分の長さが20μm以下となると、基板と棒状素子の熱膨張率の差、配線と棒状素子の熱膨張率の差によるストレスが極めて小さくなり、使用時の信頼性が上がる。第5の実施形態図11A~図11Hは、この発明のトランジスタ装置の他の製造方法を示している。このトランジスタ装置に用いられる棒状素子は、GaNを含む高電子移動度トランジスタHEMT;HighElectronMobilityTransistorである。図11Aに示すように、Si基板200にNi201を堆積し、熱処理をすることにより、Ni201をコロイドにする。図11Bに示すように、VLS法でGaN棒状コア202を成長し、図11Cに示すように、Ni201を除去した後に、図11Dに示すように、AlGaN203と電極204を形成する。このとき、GaN棒状コア202の側面には、極性面あるいは半極性面が発生している。GaN棒状コア202とAlGaN203の間に、AlNを数nm入れることによって、2次元電子ガス層の濃度を高くできる。その後、図11Eに示すように、絶縁膜205を堆積し、図11Fに示すように、絶縁膜205をエッチングすることにより、棒状コア202を覆う電極204の一部が、絶縁膜205から露出した構造にする。そして、図11Gに示すように、絶縁膜205から露出している電極204の一部を除去し、再び、絶縁膜205の堆積とエッチングを行って、図11Hに示すように、ドレイン電極206を堆積することで、棒状素子1Bを有するトランジスタ装置を製造する。棒状素子1Bは、HEMT高電子移動度トランジスタである。電極204は、棒状素子1Bの第2の端子ゲート電極に相当し、ソース電極は、図示しないが、ゲート電極204に関しドレイン電極206と反対側に、位置し、棒状コア202に接触する。第6の実施形態図12A~図12Hは、この発明のトランジスタ装置の他の製造方法を示している。このトランジスタ装置に用いられる棒状素子は、SiCを含む電界効果トランジスタである。図12Aに示すように、SiC基板300にキャップ層301をデポ、エッチングし、棒状素子となる部分のみにキャップ層301を残す。図12Bに示すように、エッチングによりSiC棒状コア302を形成し、図12Cに示すように、キャップ層301を除去して、図12Dに示すように、絶縁膜303と電極304を形成する。その後、図12Eに示すように、棒状コア302を基板300から分離し、図12Fに示すように、棒状コア302を、別のセラミック基板305に、横向きに配置する。そして、図12Gに示すように、リソグラフィーとエッチングにより、棒状コア302のソース領域302aおよびドレイン領域302bを露出させ、図12Hに示すように、ソース領域302aにソース電極306を設け、ドレイン領域302bにドレイン電極307を設け、電極304にゲート側電極308を設けて、棒状素子1Cを有するトランジスタ装置を製造する。棒状素子1Cは、電界効果トランジスタである。電極304は、棒状素子1Cの第2の端子ゲート電極に相当する。第7の実施形態図13A~図13Hは、この発明のトランジスタ装置の別の製造方法を示している。このトランジスタ装置に用いられる棒状素子は、Siを含むバイポーラトランジスタである。図13Aに示すように、Si基板400にAu401を堆積し、熱処理をすることにより、Au401をコロイドにする。図13Bに示すように、VLS法で、n-Si層402aを成長し、p-Si層402bを成長して、Si棒状コア402を形成する。図13Cに示すように、Au401を除去した後に、図13Dに示すように、棒状コア402の側面にp-Si層403とn-Si層404を堆積して、コアシェルシェル構造とする。その後、図13Eに示すように、棒状コア402を基板400から分離し、図13Fに示すように、棒状コア402を、別のガラス基板405に、横向きに配置する。そして、図13Gに示すように、p-Si層403およびn-Si層404のシェルとして残す部分に、キャップ層406を堆積し、キャップ層406から露出している部分を酸化して酸化膜407を形成する。その後、図13Hに示すように、この酸化膜407を除去して、棒状コア402を露出させ、棒状コア402のn-Si層402aにコレクタ電極408を設け、棒状コア402のp-Si層402bにベース電極409を設け、シェルのn-Si層404にエミッタ電極410を設けて、棒状素子1Dを有するトランジスタ装置を製造する。棒状素子1Dは、バイポーラトランジスタである。コレクタ電極408は、棒状素子1Dの第1の端子に相当し、ベース電極409は、棒状素子1Dの第2の端子に相当し、エミッタ電極410は、棒状素子1Dの第3の端子に相当する。第8の実施形態図14は、この発明の電子デバイスの一実施形態を示している。図14に示すように、この電子デバイスは、上記第2の実施形態図4Aのトランジスタ装置4と、トランジスタ装置4の電流を検出する検出手段としての電流センサ51と、トランジスタ装置4の電圧を検出する検出手段としての電圧センサ52と、トランジスタ装置4の温度を検出する検出手段としての温度センサ53と、上記センサ51,52,53で検出された情報を外部に伝達する伝達手段としての制御部55とを備えている。上記トランジスタ装置4は、上記第2の実施形態のトランジスタ装置と同じであり、上記第1の実施形態と同一の符号は、上記第1の実施形態と同じ構成であるため、その説明を省略する。上記電流センサ51は、第1の共有端子31に接続され、上記電圧センサ52は、第1の共有端子31と第3の共有端子33との間に接続され、上記温度センサ53は、基板5に取り付けられる。上記制御部55は、上記センサ51,52,53によってトランジスタ装置4をモニタリングし、棒状素子1の状態を検知し、外部に信号を送って、棒状素子1の交換時期を知らせる。したがって、トランジスタ装置4の電流値、電圧降下または温度から、トランジスタ装置4の棒状素子1の劣化や破壊状況を検出し、外部に知らせることができ、トランジスタ装置4が使用限界に達する直前に交換が可能となる。特に、パワートランジスタ装置ではモーターを制御することもあり、急にトランジスタ装置が破壊しモーターが制御不能になると非常に危険であるが、本発明のトランジスタ装置では急にトランジスタ装置が破壊せず、外部に信号を発することで、使用限界直前に回路を取替え可能であり、極めて安全である。なお、検出手段として、電流センサ51、電圧センサ52および温度センサ53の内の少なくとも一つのセンサを有していればよく、伝達手段は、電流、電圧または温度の少なくとも一つの情報を外部に伝達するようにする。図15に示すように、棒状素子1の長さを、少なくとも1μm以上、好ましくは10μm以上にすることにより、10V以上の耐圧を持つ棒状素子1を基板5の表面と平行に配置し、ショートすることなく低抵抗コンタクトをとることができる。棒状素子1はパワートランジスタであり、棒状素子1の低抵抗化のために、棒状コア10のソース領域11に接触するソースコンタクト61の大きさと、棒状コア10のドレイン領域13に接触するドレインコンタクト63の大きさとは、少なくとも幅0.2μm×棒状コア10の外周以上、好ましくは幅2μm×棒状コア10の外周以上が必要である。ゲート電極22に信号を入力するために、ゲート電極22に接触するゲートコンタクト62の幅は、少なくとも0.1μm以上、好ましくは1μm以上が必要である。ショート不良が起こらないために、ソースコンタクト61とゲートコンタクト62の間の距離は、少なくとも0.2μm以上、好ましくは2μmが必要であり、また、耐圧が必要であるため、ゲートコンタクト62とドレインコンタクト63の間の距離は、少なくとも0.3μm以上、好ましくは3μmが必要となる。このため、少なくとも1μm以上、好ましくは10μm以上の長さの棒状素子1を使うことにより、10V以上の耐圧をもつ棒状素子1を基板5の表面と平行に配置しても、ショートが起こらず低抵抗なコンタクトを実現することができる。また、棒状コア10の断面積を、0.2μm2より大きくすることで、一般的に使用されているパッケージを使用することができる。通常10Aを流す600V耐圧のトランジスタには、TO220にパッケージングが使用される。SiCやGaNの最大電流密度は2A/mm2である。10Aを流すために必要な基板5の面積は5mm2になる。断面積0.2μm2の棒状コア10を使用すると、10Aを流すためには、2.5×107本の棒状素子1が必要となる。棒状素子1を並べた場合、横に並ぶ棒状素子1の距離は、5μm以上が必要である。横に並ぶ棒状素子1の距離が5μm以下であると、電極や絶縁膜を等方エッチングするときに、棒状素子1の裏面がエッチングできずに残り、ゲートとソースの間のショートやゲートとドレインの間のショートの原因となる。また、長手方向に並ぶ棒状素子1の距離は、位置ばらつきによるショート不良を起こさないために、10μm離す必要がある。以上のことから、1本の棒状素子1が占有する面積は、少なくとも100μm2となる。このため、棒状素子1の断面積が0.2μm2円筒形であれば直径500nmよりも大きくなると、10Aを流すデバイスは、5mm×5mmの面積を有する基板5で作成でき、TO220あるいはTO247にパッケージングすることができる。例えば、直径100nmの棒状コア10を使用すると、25mm×25mmの面積を有する基板5となり、使用が制限される。なお、この発明は上述の実施形態に限定されない。例えば、上記第1から上記第8の実施形態のそれぞれの特徴点を様々に組み合わせてもよい。また、棒状素子の数量は、3本以上であってもよく、1本または2本の棒状素子が破壊しても、他の棒状素子が正常に動作し、トランジスタ装置は正常動作を続ける。このため、信頼性が上がる。また、棒状素子が電界効果トランジスタである場合、棒状素子は、NPN型のトランジスタ以外に、PNP型のトランジスタであってもよい。また、棒状素子は、電界効果トランジスタやバイポーラトランジスタ以外のトランジスタであってもよい。また、本発明のトランジスタ装置を、エアコン等の空調機に用いてもよく、この場合、トランジスタ装置を、インバータまたはPFCPowerFactorCorrectionに用いる。したがって、信頼性の高い空調機を実現できる。また、本発明のトランジスタ装置を、ソーラーパネルに用いられるパワーコンディショナーに用いてもよい。したがって、信頼性の高いパワーコンディショナーを実現できる。また、本発明のトランジスタ装置を、EV、HEV、PHEV等の電気自動車に用いてもよく、この場合、トランジスタ装置を、コンバータまたはインバータに用いる。したがって、信頼性の高い電機自動車を実現できる。つまり、電機自動車のコンバータまたはインバータに用いているトランジスタ装置が破壊すると、自動車が急に止まり危険であるが、本発明のトランジスタ装置を使用すると、トランジスタ装置の信頼性が高いため、安全な電気自動車を作ることができる。"