第1の電極と、前記第1の電極とは反対側に設けられた第2の電極と、を有し、前記第1の電極と前記第2の電極との間に電流が流れる第1の半導体チップと、前記第2の電極に電気的に接続された下部金属箔と、前記下部金属箔を介して前記第2の電極上に設けられたセラミックス片と、前記セラミックス片の前記下部金属箔とは反対側に設けられ前記下部金属箔と電気的に接続された上部金属箔と、を有する緩衝体と、一端が、前記上部金属箔上に設けられ、前記上部金属箔と電気的に接続されたターミナルリードと、を備えたことを特徴とする半導体装置。前記セラミックス片は、Al2O3、AlN、SiNのうちのいずれか1つで構成されることを特徴とする請求項1記載の半導体装置。前記下部金属箔と、前記上部金属箔と、は、接続導体により電気的に接続されていることを特徴とする請求項1又は2記載の半導体装置。前記接続導体は、前記セラミックス片の側端部に設けられ、前記下部金属箔、前記上部金属箔、及び前記接続導体は、同一金属で一体的に形成されていることを特徴とする請求項3記載の半導体装置。前記接続導体は、前記セラミックス片を貫通する孔に設けられていることを特徴とする請求項3記載の半導体装置。前記接続導体は、銀鑞であることを特徴とする請求項5記載の半導体装置。前記上部金属箔及び前記下部金属箔は、銅又はアルミニウムで構成されていることを特徴とする請求項1~6のいずれか1つに記載の半導体装置。前記第2の電極と前記下部金属箔とは、半田により電気的に接続されていることを特徴とする請求項1~7のいずれか1つに記載の半導体装置。前記第1の半導体チップは、ダイオードであることを特徴とする請求項1~8いずれか1つに記載の半導体装置。前記第1の半導体チップは、前記第2の電極が設けられた側に、前記第1の電極と前記第2の電極との間に流れる前記電流を制御する制御電極を有することを特徴とする請求項1~8のいずれか1つに記載の半導体装置。前記第1の半導体チップは、MOSFET及びIGBTのいずれかであることを特徴とする請求項10記載の半導体装置。第1の配線パターンと、前記第1の配線パターンと離間して設けられた第2の配線パターンと、を一表面に有するセラミックス基板を、さらに備え、前記第1の半導体チップは、前記第1の電極を介して前記第1の配線パターン上に電気的に接続して設けられ、前記ターミナルリードの前記一端とは反対側の他端は、前記第2の配線パターン上に電気的に接続され、ていることを特徴とする請求項1~9のいずれか1つに記載の半導体装置。第3の電極と、前記第3の電極とは反対側に設けられた第4の電極と、を有し、前記第3の電極と前記第4の電極との間に流れる電流を制御する第5の電極を前記第4の電極側の表面に有する第2の半導体チップをさらに備え、前記セラミックス基板は、前記一表面に、前記第1の配線パターンに関して前記第2の配線パターンとは反対側に設けられた第3の配線パターンをさらに有し、前記第2の半導体チップは、前記第3の電極を介して前記第1の配線パターン上に電気的に接続するよう設けられ、前記第2の半導体チップの前記第4の電極は、前記第2の配線パターンに電気的に接続され、前記第2の半導体チップの前記第5の電極は、前記第3の配線パターンに電気的に接続され、ていることを特徴とする請求項12記載の半導体装置。表面に前記セラミックス基板が搭載された金属放熱板と、前記金属放熱板の前記表面上で前記セラミックス基板を取り囲む環状構造を有する樹脂ケースと、前記樹脂ケースの前記金属放熱板とは反対側の前記環状構造の開口部に設けられた樹脂蓋と、前記樹脂蓋を貫通し前記樹脂蓋に固定され前記第1の配線パターン上に電気的に接続された第1の外部取り出し端子と、前記樹脂蓋を貫通し前記樹脂蓋に固定され前記第2の配線パターン上に電気的に接続された第2の外部取り出し端子と、前記樹脂蓋を貫通し前記樹脂蓋に固定され前記第3の配線パターン上に電気的に接続された第3の外部取り出し端子と、前記ケース内に充填され、前記第1の半導体チップ及び前記第2の半導体チップを覆うシリコーンゲルと、をさらに備えたことを特徴とする請求項13記載の半導体装置。前記第1の電極は、カソード電極であり、前記第2の電極は、アノード電極であることを特徴とする請求項12~14のいずれか1つに記載の半導体装置。温度サイクルに対する信頼性が高い半導体装置を提供する。本発明の実施形態の半導体装置は、第1の半導体チップと、緩衝体と、ターミナルリードと、を備える。第1の半導体チップは、第1の電極と、前記第1の電極とは反対側に設けられた第2の電極とを有し、第1の電極と第2の電極との間に電流が流れる。緩衝体は、第2の電極に電気的に接続された下部金属箔と、下部金属箔を介して第2の電極上に設けられたセラミックス片と、セラミックス片の下部金属箔とは反対側に設けられ下部金属と電気的に接続された上部金属箔と、を有する。ターミナルリードは、一端が、上部金属箔上に設けられ、上部金属箔と電気的に接続される。以下、本発明の実施形態について図を参照しながら説明する。実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。第1の実施形態図1から図3を用いて、第1の実施形態に係る半導体装置について説明する。図1は、第1の実施形態に係る半導体装置100の、a要部を模式的に示した斜視図、及び、b環流ダイオードとして用いているFRDFastRecoveryDiode2周辺を拡大して模式的に示した斜視図である。図2は、図1aのA-A線における断面図である。図3は、図2の断面図における緩衝体6を拡大して示した断面図である。図1~図3に示したように、第1の実施形態に係る半導体装置は、金属放熱板14、セラミックス基板9、FRDチップ主として第1の半導体チップ2、IGBTInsulatedGateBipolarTransistorチップ第1の半導体チップ又は第2の半導体チップ11、緩衝体6、ターミナルリード7、及びボンディングワイヤ12、を備える。第1の実施形態に係る半導体装置100は、実施形態の一例として、IGBTチップ11のエミッタ-コレクタ間に環流ダイオードが逆並列に接続された例を示す。環流ダイオードのチップ2としては、FRDのチップが一例として用いられるが、SBDSchottkeyBarrierDiodeのチップを用いることもできる。また、IGBTチップ11の替わりに、MOSFETMetalOxideSemiconductorFieldEffectTransistor又はIEGTInjectionEnhancedGateTransistorなど、第1と第2の電極との間に流れる電流をゲート電極で制御される半導体素子のチップを用いることができる。セラミックス基板9は、セラミックスからなり、その一表面には、回路配線のために、例えば、コレクタパターン第1の配線パターン1、エミッタパターン第2の配線パターン8、及びゲートパターン第3の配線パターン10を有する。これらの配線パターンは、一例として厚さが0.3mm程度の銅Cu箔銅の板状の薄いものが用いられる。厚さやパターン形状は、回路配線の用途に応じて設計される。銅箔以外にも、例えば、アルミニウムAl箔などの他の金属箔とすることも可能である。コレクタパターン1、エミッタパターン8、及びゲートパターン10は、例えば、銀鑞によりセラミックス基板の上記一表面に固定される。セラミックス基板1は、熱伝導性が高く、絶縁性が高く、熱膨張係数が小さいものが好ましい。セラミックス基板1は、上記コレクタパターン1、エミッタパターン8、及びゲートパターン10が設けられた表面とは反対側の表面に、銅箔13をさらに有する。この銅箔13も、アルミニウム箔又は他の金属箔とすることが可能である。セラミックス基板1は、銅箔13及び半田3を介して金属放熱板14の一表面上に固定される。IGBTチップ11は、下面にコレクタ電極第1の電極又は第3の電極、下面とは反対側の上面にエミッタ電極第2の電極又は第4の電極及びゲート電極制御電極又は第5の電極を有し、オン状態の時は、コレクタ電極からエミッタ電極に向かって電流が流れる各電極の詳細は図示せず。この電流は、ゲート電極によって制御される。IGBTチップ11は、コレクタ電極を介して、セラミックス基板1上のコレクタパターン1上に設けられる。コレクタ電極は、例えば半田を介して図示せず、コレクタパターン1と電気的に接続される。IGBTチップ11のエミッタ電極は、ボンディングワイヤ12によりエミッタパターン8に電気的に接続される。ボンディングワイヤ12は、例えば、アルミニウムより構成されるが、銅などの他の金属でも可能である。ボンディングワイヤ12は、エミッタ電極及びエミッタパターン8と、半田又は超音波接合により電気的に接続される。ボンディングワイヤ12は、複数本で用いられる。複数本用いることにより、ボンディングワイヤ12の電流が流れる断面積を増やし、ボンディングワイヤ12に流れる電流密度を低減することができる。IGBTチップ11のゲート電極は、上記と同様にして、ボンディングワイヤ12によりゲート配線パターン10に電気的に接続される。ゲート電極を流れる電流は、エミッタ電極に流れる電流と比べて非常に少ないので、ボンディングワイヤ12は一本で十分である。コレクタパターン1、エミッタパターン8、及びゲートパターン10は、それぞれ、図示しない部分で外部取り出し端子により図示しないコレクタ端子、エミッタ端子、ゲート端子に接続される。FRDチップ2は、下面にカソード電極第1の電極を有し、下面とは反対側の上面にアノード電極第2の電極を有する各電極の詳細は図示せず。FRDチップ2は、窒化シリコンSiCにより構成される。これにより、Siにより構成される場合と比べてFRDチップが低抵抗を有することとなるので、FRDチップ2のチップ面積を縮小することができる。本実施形態に係るFRDチップ2の面積は、4.0mm×4.0mmである。FRDチップ2は、カソード電極を介してコレクタパターン1上に設けられる。カソード電極は、例えば半田を介して図示せずコレクタパターン1と電気的に接続される。アノード電極は、緩衝体6を介してターミナルリード7と電気的に接続される。緩衝体6は、セラミックス片4とこれを上下に挟み電気的に接続された金属箔5からなる。すなわち、緩衝体6は、FRDチップ2のアノード電極に電気的に接続された下部金属箔5Bと、この下部金属箔5bを介してアノード電極上に設けられたセラミックス片4と、セラミックス片4の下部金属箔5bとは反対側に設けられ下部金属箔5bと電気的に接続された上部金属箔5aとを有する。下部金属箔5bと上部金属箔5aとは、接続導体5cにより電気的に接続される。緩衝体6の下部金属箔5bは、FRDチップ2のアノード電極と半田3により電気的に接続される。セラミックス片4は、ターミナルリードに用いられる銅又はアルミニウムなどの金属よりも熱膨張係数が小さく、窒化シリコン又はシリコンと熱膨張係数が近いセラミックスが用いられる。例えば、Al2O3アルミナ、AlN窒化アルミニウム、BN窒化臭素、又はSiN窒化珪素等を用いることができる。セラミックス片4の厚みは、例えば、0.32mmである。本実施形態に係る半導体装置100では、セラミックス片4の側端部において、接続導体5cは、下部金属箔5bと上部金属箔5aとを電気的に接続する。接続導体5c、下部金属5b、及び上部金属5aは、同一材料で一体的に形成される。例えば、厚さが0.3mmの1つの銅箔をU字状に曲げることにより、又は、U字状に金型成形することにより、接続導体5c、下部金属5b、及び上部金属5aを一体的に有する金属箔5が形成される。金属箔5は、銅以外にも、アルミニウム又は他の金属とすることも可能である。下部金属箔5b及び上部金属箔5aは、セラミックス基板とは例えば銀鑞により接着される。ターミナルリード7は、一端で緩衝体6の上部金属箔5aと電気的に接続される。また、ターミナルリード7の他端は、エミッタパターンと電気的に接続される。ターミナルリード7は、帯状の又は短冊状の金属片からなり、本実施形態の場合は、幅2.5mmで厚さが0.4mmの銅片である。ターミナルリード7は、その両端前述の一端と他端が両端以外の部分よりもセラミックス基板1側になるように、長手方向において屈曲している。ターミナルリード7は、銅以外にもAlなどの他の金属で構成することも可能であり、幅と厚さは、流れる電流の量により設定される。ターミナルリード7は、緩衝体6の上部金属箔5a及びエミッタパターン8とは、半田又は超音波接合により電気的に接続されることができる。以上のように構成される本実施形態に係る半導体装置100は、以下の特徴を有する。FRDチップ2は、負荷のインダクタンス成分により生じる環流電流を半導体装置100中に流すための、環流ダイオードとして機能する。モーター駆動用のインバータ回路などに半導体装置100が用いられると、環流ダイオードに流れる環流電流は、50Aを超える大電流となる。このような大電流がFRDチップ2に流れると、FRDチップ2は発熱する。ここで、FRDチップ2に直接ターミナルリード7が半田を介して接続された場合を比較例として考える。この比較例の場合、この発熱により、FRDチップ2及びこれに半田3を介して接続されたターミナルリード7は熱膨張を起こす。環流電流が減衰して消失すると、放熱により、FRDチップ2とターミナルリード7は、収縮する。FRDチップを構成するSi又はSiCの熱膨張係数と、ターミナルリードを構成する銅又はアルミニウムの熱膨張係数とは、以下に示す影響を生じさせるほど差が大きい。両者の熱膨張計数差が大きいので、上記熱膨張と上記収縮により、両者を接合する半田3に大きなストレスが印加される。半導体装置がオン状態とオフ状態を繰り返すことで、温度サイクルが生じる。この温度サイクルが、ストレスのサイクルを発生させ、FRDチップ2とターミナルリード7とを接合する半田3の金属疲労を引き起こし、半田3が劣化する。この結果、温度サイクルを経たことで、半導体装置は、通電不良を引き起こすなどの特性不良を有するようになる。しかしながら、本実施形態に係る半導体装置100は、上記比較例とは違い、FRDチップ2とターミナルリード7との間に、緩衝体6を備える。緩衝体6は、セラミックス片4を下部金属箔5bと上部金属箔5aとにより上下で挟んだ構造である。下部金属箔5bと上部金属箔5aとは、セラミックス片4に銀鑞などの接着剤で固着されており、セラミックス片4が0.2mm以上の厚さであれば、緩衝体6の熱膨張係数は、経験的にほぼセラミックス片4の熱膨張係数できまるとみなせる。セラミックス片4は、Si又はSiCと熱膨張係数が非常に近いAl2O3、AlN、BN、又はSiNにより構成されるので、緩衝体6の熱膨張係数は、FRDチップ2の熱膨張係数とほぼ等しいと見なせる。この結果、FRDチップ2、緩衝体6、及びターミナルリード7のそれぞれの接合部には、熱膨張係数の差によるストレスの発生が抑制される。温度サイクルが発生しても、FRDチップ2と緩衝体6とを接合する半田3の劣化が抑制される。緩衝体6とターミナルリード7とは、超音波接合により接合されているときは、温度サイクルによる接合不良が発生しにくい。半田により接合されている場合でも、本実施形態では、ターミナルリード7とFRDチップ2との間に緩衝体6が存在するので、FRDチップ2の発熱は、ターミナルリード7と緩衝体6との接合へはほとんど影響を与えない。以上説明したように、本実施形態に係る半導体装置100は、FRDチップ2とターミナルリード7との間に緩衝体6を備えることにより、温度サイクルが発生しても通電不良の発生が抑制され、信頼性が向上する。第2の実施形態第2の実施形態に係る半導体装置について図4を用いて説明する。図4は、本実施形態に係る半導体装置200の図2に相当する断面図における緩衝体の断面拡大図である。なお、第1の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施形態との相異点について主に説明する。本実施形態に係る半導体装置200は、図2に緩衝体6の断面図を示したとおり、第1の実施形態に係る半導体装置100とは、緩衝体6の構造において相異する。本実施形態に係る半導体装置200においては、接続導体5cは、セラミックス片4を貫通する孔4aに設けられている。この接続導体5cは、例えば、銀鑞15により構成される。製造工程の一例を示すと、セラミックス片4の上面と下面の表面全体に銀鑞15を設け、下部金属箔5b及び上部金属箔5aをセラミックス片4の下面及び上面にそれぞれ銀鑞を介して接合させる。これにより、セラミックス片4と下部金属箔5b及び上部金属箔5aとの間にある銀鑞15が、セラミックス片4の孔4aに侵入して充填される。この結果、接続導体5cは、セラミックス片4を貫通する孔4aに充填された銀鑞15により構成される。下部金属箔5b及び上部金属箔5aは、接続導体5cにより電気的に接続される。本実施形態に係る半導体装置200は、第1の実施形態に係る半導体装置100と同様に、FRDチップ2とターミナルリード7との間にFRDチップ2の熱膨張係数とほぼ等しい熱膨張係数を有するセラミックス片4を有する緩衝体6を備えることにより、温度サイクルが発生しても通電不良の発生が抑制され、半導体装置200の信頼性が向上する。第3の実施形態第3の実施形態に係る半導体装置について図5及び図6を用いて説明する。図5は、本実施形態に係る半導体装置300を模式的に示した斜視図である。図6は、図5のB-B線における断面図を模式的に示す。なお、第1の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施形態との相異点について主に説明する。図5及び図6に示したように、本実施形態に係る半導体装置300は、第1の実施形態で用いていた複数本のボンディングワイヤ12に替えて、IGBT11のエミッタ電極とエミッタパターン8とを2本のターミナルリード77を用いている点で、第1の実施形態に係る半導体装置100と相異する。本実施形態に係る半導体装置300では、FRDチップ2第1の半導体チップとエミッタパターン8第2の配線パターンとがターミナルリード7により電気的に接続されるのと同様に、IGBTチップ11第2の半導体チップのエミッタ電極とエミッタパターン8とが2本のターミナルリード77により電気的に接続される。すなわち、IGBTチップ11のエミッタ電極は、緩衝体66を介して2本のうちのそれぞれのターミナルリード77と電気的に接続される。IGBTチップ11のエミッタ電極とエミッタパターン8とを接続する緩衝体66の構造及びターミナルリード77の構造は、それぞれ、FRDチップ2のアノード電極とエミッタパターン8とを接続する緩衝体6の構造及びターミナルリード7の構造と全く同様である。ただし、それぞれの寸法は、それぞれのチップの仕様に対応させて設定される。本実施形態に係る半導体装置300は、第1の実施形態に係る半導体装置100においてさらに具体的なパッケージ構造を有する。半導体装置300は、樹脂ケース16と、樹脂蓋17と、第1の外部取り出し端子と、第2の外部取り出し端子と、第3の外部取り出し端子と、シリコーンゲル19と、をさらに備える。樹脂ケース16は、金属放熱板14のセラミックス基板1が搭載された表面上で、セラミックス基板1を取り囲む環状構造を有する。樹脂ケース16は、例えば、PPSPolyPhenyleneSulfide又はPBTPolyButyleneTerephthalateなどの樹脂で構成される。樹脂ケース16は、金属放熱板とは反対側の上部で環状構造の開口部を有する。樹脂蓋17は、この開口部に設けられ、樹脂蓋17を貫通する第1の外部取り出し端子図示せず、第2の外部取り出し端子18E、及び第3の外部取り出し端子18Gを有する。これらの外部取り出し端子は、樹脂蓋17により固定される。樹脂蓋17は、樹脂ケース16と同じ樹脂材料で構成される。第1の外部取り出し端子の一端は、セラミックス基板1上のコレクタパターン1に電気的に接続される。第1の外部取り出し端子の他端は、樹脂蓋17の外側でコレクタ端子に接続される。第2の外部取り出し端子18Eの一端は、セラミックス基板1上のエミッタパターン8に電気的に接続される。第2の外部取り出し端子18Eの他端は、樹脂蓋17の外側でエミッタ端子に電気的に接続される。第3の外部取り出し端子18Gの一端は、ゲートパターン10に電気的に接続される。第3の外部取り出し端子18Gの他端は、樹脂蓋17の外側でゲート端子に電気的に接続される。樹脂ケース16、樹脂蓋17、及び金属放熱板14により囲まれた内部には、シリコーンゲル19が充填される。シリコーンゲル19は、FRDチップ2、IGBTチップ11、コレクタパターン1、エミッタパターン8、ゲートパターン10、緩衝体6、66、及びターミナルリード7、77を覆う。本実施形態に係る半導体装置300は、第1の実施形態に係る半導体装置100と同様に、FRDチップ2とターミナルリード7との間にFRDチップ2の熱膨張係数とほぼ等しい熱膨張係数を有するセラミックス片4を有する緩衝体6を備えることにより、温度サイクルが発生しても通電不良の発生が抑制され、半導体装置300の信頼性が向上する。さらに、IGBTチップ11とエミッタパターン8とは、FRDチップ2と同様に緩衝体66を介してターミナルリード77により接続される。IGBTチップ11とターミナルリード77との間にも、IGBTチップ11の熱膨張係数とほぼ等しい熱膨張係数を有するセラミックス片4を有する緩衝体66を備える。このことにより、温度サイクルが発生してもIGBTチップ11においても通電不良の発生が抑制され、信頼性が向上する。以上示した実施形態に係る半導体装置100~300は、IGBTチップ11とFRDチップ11が逆並列接合された構造を有する。しかしながら、本発明における効果は、これらに限られることなく、例えば、半導体装置が、FRDチップ2だけを備える場合、又は、IGBTチップ11だけを備える場合においても、同様にして適用可能である。すなわち、半導体装置は、少なくとも、半導体チップとターミナルリードとが、セラミックスを有する緩衝体を介して電気的に接合された構造を備えることで、温度サイクルに対して信頼性が向上する。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。