"メモリ装置と、前記メモリ装置に電源電圧を供給する電源装置と、前記メモリ装置および前記電源装置の各々に電気的に接続され、入出力電流量を調整可能な蓄電装置と、前記メモリ装置の消費電流の予測量に応じて前記蓄電装置の入出力電流量を制御する制御装置とを備えることを特徴とするメモリシステム。請求項1において、前記制御装置は、前記メモリ装置の消費電流の予測量に相当する消費予測量が前記電源装置による前記電源電圧の供給のときに前記電源装置が供給可能な電源電流の電流量に相当する電源許容量よりも多い場合に、前記蓄電装置の放電により発生する補助電流が前記蓄電装置から前記メモリ装置に供給されるように前記蓄電装置の入出力電流量を制御することを特徴とするメモリシステム。請求項2において、前記制御装置は、前記消費予測量が前記電源許容量よりも少ない場合に、前記電源電流の一部または全部が前記電源装置から前記蓄電装置に供給されるように前記蓄電装置の入出力電流量を制御することを特徴とするメモリシステム。請求項1において、前記制御装置は、前記メモリ装置の消費電流の予測量に相当する消費予測量が前記電源装置による前記電源電圧の供給のときに前記電源装置が供給可能な電源電流の電流量に相当する電源許容量よりも多く、且つ、前記蓄電装置に蓄積された電荷に応じた蓄電電圧が予め定められた閾値電圧よりも高い場合に、前記蓄電装置の放電により発生する補助電流が前記蓄電装置から前記メモリ装置に供給されるように前記蓄電装置の入出力電流量を制御することを特徴とするメモリシステム。請求項4において、前記制御装置は、前記消費予測量が前記電源許容量よりも少なく、且つ、前記蓄電電圧が前記閾値電圧よりも低い場合に、前記電源電流の一部または全部が前記電源装置から前記蓄電装置に供給されるように前記蓄電装置の入出力電流量を制御することを特徴とするメモリシステム。請求項4または5において、前記制御装置は、前記消費予測量が前記電源許容量よりも少なく、且つ、前記蓄電電圧が前記閾値電圧よりも高い場合に、前記メモリ装置および前記電源装置の各々と前記蓄電装置との間が遮断状態になるように前記蓄電装置の入出力電流量を制御することを特徴とするメモリシステム。請求項1において、前記蓄電装置は、当該蓄電装置の放電により発生する補助電流が前記蓄電装置から前記メモリ装置に供給されるアシストモードと、前記電源電流の一部または前記が前記電源装置から当該蓄電装置に供給されるチャージモードと、前記メモリ装置および前記電源装置の各々と当該蓄電装置との間が遮断状態になるノンアシストモードとを有し、前記制御装置は、前記メモリ装置の消費電流の予測量に相当する消費予測量と前記電源装置による前記電源電圧の供給のときに前記電源装置が供給可能な電源電流の電流量に相当する電源許容量との比較結果および前記蓄電装置に蓄積された電荷に応じた蓄電電圧と予め定められた閾値電圧との比較結果に基づいて、前記蓄電装置の動作モードを制御することを特徴とするメモリシステム。請求項2~7のいずれか1項において、前記メモリ装置は、前記制御装置による制御に応答して並列動作が可能な複数のメモリ回路を含み、前記制御装置は、前記消費予測量が前記電源許容量と前記補助電流の許容量との合計量よりも高い場合に、同時に並列動作するメモリ回路の個数が予め定められた所定数よりも少なくなるように前記複数のメモリ回路を制御することを特徴とするメモリシステム。請求項1~8のいずれか1項において、前記制御装置は、前記メモリ装置を制御するための制御コマンドに基づいて、前記メモリ装置の消費電流の予測量を算出することを特徴とするメモリシステム。請求項1において、前記制御装置は、当該メモリシステムの電源投入のときに、前記電源電流の一部または全部が前記電源装置から前記蓄電装置に供給されるように前記蓄電装置の入出力電流量を制御することを特徴とするメモリシステム。請求項1において、前記制御装置は、当該メモリシステムの電源投入のときに、前記メモリ装置および前記電源装置の各々と前記蓄電装置との間が遮断状態になるように前記蓄電装置の入出力電流量を制御することを特徴とするメモリシステム。請求項1において、前記制御装置は、当該メモリシステムの動作モードがリセットモードおよび低消費電流モードのいずれか一方である場合に、前記メモリ装置および前記電源装置の各々と前記蓄電装置との間が遮断状態になるように前記蓄電装置の入出力電流量を制御することを特徴とするメモリシステム。請求項1において、前記蓄電装置は、電気二重層コンデンサおよび二次電池の少なくとも一方により構成されたコンデンサと、前記制御装置による制御に応答して前記コンデンサの入出力電流量を調整する電流調整部とを含むことを特徴とするメモリシステム。請求項1において、前記メモリ装置は、複数のメモリ回路を含み、前記複数のメモリ回路の各々は、フラッシュメモリによって構成されることを特徴とするメモリシステム。請求項1において、前記電源装置からの電源電圧を調整して前記メモリ装置に供給する電圧レギュレータをさらに備え、前記蓄電装置は、前記電圧レギュレータを経由して前記メモリ装置に電気的に接続されることを特徴とするメモリシステム。請求項1において、前記電源装置は、昇圧電源によって構成されることを特徴とするメモリシステム。請求項1において、前記電源装置は、降圧電源によって構成されることを特徴とするメモリシステム。近年、メモリ装置による情報の読み書きの高速化に伴い、メモリ装置の消費電流のピーク値も増加する傾向にある。例えば、メモリ装置による情報の読み書きを高速化するために、並列動作が可能な複数のメモリ回路によってメモリ装置が構成されている場合、共通の電源装置によって複数のメモリ回路の各々に電源電圧が供給されることになる。この場合、同時に並列動作するメモリ回路の個数が多くなるほど、メモリ装置の消費電流のピーク値が高くなる。そのため、メモリ装置の消費電流のピーク値に対応できるように電源装置の電流供給能力電源装置が供給可能な電流量の電流量を確保する場合、メモリ装置の消費電流のピーク値が高くなるほど、電源装置の電流供給能力を高くすることになるので、電源装置の電流供給能力を低減することが困難である。また、電源装置の電流供給能力を高くするほど、電源装置の回路規模が増大することになるので、メモリシステムの回路規模を低減することも困難である。そこで、この発明は、電源装置の電流供給能力を低減可能なメモリシステムを提供することを目的とする。この発明の1つの局面に従うと、メモリシステムは、メモリ装置と、上記メモリ装置に電源電圧を供給する電源装置と、上記メモリ装置および上記電源装置の各々に電気的に接続され、入出力電流量を調整可能な蓄電装置と、上記メモリ装置の消費電流の予測量に応じて上記蓄電装置の入出力電流量を制御する制御装置とを備える。上記メモリシステムでは、メモリ装置の消費電流の予測量に応じて蓄電装置の入出力電流量を制御することにより、蓄電装置を放電することが可能である。そのため、電源装置の電流供給能力を低減できる。なお、上記制御装置は、上記メモリ装置の消費電流の予測量に相当する消費予測量が上記電源装置による上記電源電圧の供給のときに上記電源装置が供給可能な電源電流の電流量に相当する電源許容量よりも多い場合に、上記蓄電装置の放電により発生する補助電流が上記蓄電装置から上記メモリ装置に供給されるように上記蓄電装置の入出力電流量を制御しても良い。このように構成することにより、電源装置の電流供給能力を低減できる。また、上記制御装置は、上記消費予測量が上記電源許容量よりも少ない場合に、上記電源電流の一部または全部が上記電源装置から上記蓄電装置に供給されるように上記蓄電装置の入出力電流量を制御しても良い。このように構成することにより、電源電流の一部または全部によって蓄電装置を充電できるので、電源電流を有効に利用できる。または、上記制御装置は、上記メモリ装置の消費電流の予測量に相当する消費予測量が上記電源装置による上記電源電圧の供給のときに上記電源装置が供給可能な電源電流の電流量に相当する電源許容量よりも多く、且つ、上記蓄電装置に蓄積された電荷に応じた蓄電電圧が予め定められた閾値電圧よりも高い場合に、上記蓄電装置の放電により発生する補助電流が上記蓄電装置から上記メモリ装置に供給されるように上記蓄電装置の入出力電流量を制御しても良い。また、上記制御装置は、上記消費予測量が上記電源許容量よりも少なく、且つ、上記蓄電電圧が上記閾値電圧よりも低い場合に、上記電源電流の一部または全部が上記電源装置から上記蓄電装置に供給されるように上記蓄電装置の入出力電流量を制御しても良い。消費予測量と電源許容量との比較結果だけでなく、蓄電電圧と閾値電圧との比較結果にも基づいて蓄電装置の入出力電流量を制御することにより、消費予測量と電源許容量との比較結果のみに基づいて蓄電装置の入出力電流量を制御する場合よりも、蓄電装置の意図しない入出力電流量の切替を抑制できる。さらに、上記制御装置は、上記消費予測量が上記電源許容量よりも少なく、且つ、上記蓄電電圧が上記閾値電圧よりも高い場合に、上記メモリ装置および上記電源装置の各々と上記蓄電装置との間が遮断状態になるように上記蓄電装置の入出力電流量を制御しても良い。このように構成することにより、蓄電装置の過充電を防止できる。上記蓄電装置は、その蓄電装置の放電により発生する補助電流が上記蓄電装置から上記メモリ装置に供給されるアシストモードと、上記電源電流の一部または上記が上記電源装置からその蓄電装置に供給されるチャージモードと、上記メモリ装置および上記電源装置の各々とその蓄電装置との間が遮断状態になるノンアシストモードとを有し、上記制御装置は、上記メモリ装置の消費電流の予測量に相当する消費予測量と上記電源装置による上記電源電圧の供給のときに上記電源装置が供給可能な電源電流の電流量に相当する電源許容量との比較結果および上記蓄電装置に蓄積された電荷に応じた蓄電電圧と予め定められた閾値電圧との比較結果に基づいて、上記蓄電装置の動作モードを制御しても良い。また、上記メモリ装置は、上記制御装置による制御に応答して並列動作が可能な複数のメモリ回路を含み、上記制御装置は、上記消費予測量が上記電源許容量と上記補助電流の許容量との合計量よりも高い場合に、同時に並列動作するメモリ回路の個数が予め定められた所定数よりも少なくなるように上記複数のメモリ回路を制御しても良い。このように構成することにより、メモリ装置において同時に発生する消費電流の本数を少なくすることができるので、メモリ装置の消費電流のピーク値を低減できる。以上のように、電源装置の電流供給能力を低減できる。以下、実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。メモリシステム図1は、メモリシステムの構成例を示す。このメモリシステムは、メモリ装置11と、電源装置12と、蓄電装置13と、制御装置14とを備える。電源装置12は、メモリ装置11に電源電圧VPSを供給する。蓄電装置13は、メモリ装置11および電源装置12の各々に電気的に接続される。蓄電装置13の入出力電流量は、調整可能である。制御装置14は、メモリ装置11の消費電流の予測量に応じて蓄電装置13の入出力電流量を制御する。メモリ装置メモリ装置11は、n個nは、2以上の整数のメモリ回路111,112,...,11nを含む。例えば、メモリ回路111,112,...,11nの各々は、フラッシュメモリフローティング型フラッシュメモリ,MONOS型フラッシュメモリ,NAND型フラッシュメモリなどによって構成されても良い。または、メモリ回路111,112,...,11nの各々は、EEPROMElectricallyErasableProgrammableReadOnlyMemory,ReRAMResistanceRandomAccessMemory,PCMPhaseChangeMemory,MRAMMagnetoresistiveRandomAccessMemoryなどによって構成されても良い。電源装置ここでは、1つの電源装置12がn個のメモリ回路111,112,...,11nの各々に電源電圧VPSを供給することになる。例えば、電源装置12は、昇圧電源によって構成されても良い。昇圧電源は、入力電圧を昇圧することによって入力電圧よりも高い昇圧電圧例えば、12V~20V程度を供給する。なお、昇圧電圧は、12Vよりも低い電圧例えば、4V程度の電圧であっても良いし、20Vよりも高い電圧であっても良い。なお、電源装置12は、降圧電源によって構成されても良い。降圧電源は、入力電圧を降圧することによって入力電圧よりも低い降圧電圧を供給する。蓄電装置蓄電装置13は、アシストモードと、チャージモードと、ノンアシストモードとを有する。アシストモードでは、蓄電装置13の放電により発生する補助電流iASSが蓄電装置13からメモリ装置11に供給されるように、蓄電装置13の入出力電流量が設定される。チャージモードでは、電源電流iPSの一部または全部が電源装置12から蓄電装置13に供給されるように、蓄電装置13の入出力電流量が設定される。ノンアシストモードでは、メモリ装置11および電源装置12の各々と蓄電装置13との間が遮断状態になるように、蓄電装置13の入出力電流量が設定される。また、蓄電装置13は、蓄電電圧の電圧値に応じたデジタル値DSTを制御装置14に供給する。制御装置制御装置14は、外部例えば、ホストコンピュータなどから供給されたシステム制御信号SCに基づいて、n個のメモリ回路111,112,...,11nにそれぞれ対応するn個の制御コマンドCMD1,CMD2,...,CNDnを生成する。また、制御装置14は、制御コマンドCMD1,CMD2,...、CMDnをメモリ回路111,112,...,11nにそれぞれ発行することにより、メモリ回路111,112,...,11nの動作を制御する。システム制御信号SCには、メモリ装置11の動作モード例えば、ライトモード,リードモード,アイドルモードなどや、制御対象となるメモリ回路の個数などが示されている。また、制御装置14は、消費予測量と電源許容量との比較結果および蓄電電圧と閾値電圧との比較結果に応じて、蓄電装置13の動作モードを制御する。ここでは、制御装置14は、モード制御信号MDによって蓄電装置13の動作モードを制御する。さらに、制御装置14は、消費予測量と供給許容量との比較結果に応じて、メモリ装置11を制御する。なお、制御装置14は、専用回路ハードウェアによって実現されても良いし、メモリシステムに搭載されたCPUの機能の一部ソフトウェアとして実現されても良い。《消費予測量》消費予測量は、メモリ装置11の消費電流の予想量に相当する。制御装置14は、制御コマンドCMD1,CMD2,...,CMDnの種類に基づいて、メモリ回路111,112,...,11nの各々の動作電流量を予測し、それらの動作電流量の合計量を消費予測量として算出しても良い。さらに、制御装置14は、消費電流の時間依存性を考慮して、消費予測量を時系列的に算出しても良いすなわち、消費予測量に経過時間を対応付けて算出しても良い。《電圧許容量,供給許容量》電源許容量は、電源装置12による電源電圧VPSの供給のときに電源装置12が供給可能な電源電流iPSの電流量すなわち、電源装置12の電流供給能力に相当する。電源許容量は、制御装置14に予め登録されていても良いし、制御装置14が電源電流iPSの電流量に基づいて電源許容量を算出しても良い。供給許容量は、電源許容量と補助許容量との合計量に相当する。補助許容量は、蓄電装置13の放電により供給可能な補助電流iASSの電流量に相当する。補助許容量は、制御装置14に予め登録されていても良いし、制御装置14が補助電流iASSの電流量に基づいて補助許容量を算出しても良い。《蓄電電圧,閾値電圧》蓄電電圧は、蓄電装置13に蓄積された電荷に応じた電圧に相当する。制御装置14は、システム制御信号SCが供給される毎に、デジタル値DSTに基づいて蓄電電圧を算出しても良いし、システム制御信号SCの供給の有無に関わらず、デジタル値DSTに基づいて蓄電電圧VSTを定期的に算出しても良い。閾値電圧は、メモリ装置11の最低動作電圧に補償電圧を加算して得られる電圧に相当する。補償電圧は、メモリ装置11のコマンド実行による電圧低下量に相当する。メモリ装置11のコマンド実行による電圧低下量は、予測可能である。なお、閾値電圧は、制御装置14に予め登録されていても良い。また、制御装置14は、蓄電電圧が最低動作電圧よりも低くなった場合、メモリ装置11のコマンド実行を一時中断し、蓄電電圧が最低動作電圧よりも高くなった後にメモリ装置11のコマンド実行を再開リジュームさせても良い。蓄電装置の構成例図2のように、蓄電装置13は、コンデンサ101と、電流調整部102と、電圧検出部103とを含んでいても良い。電流調整部102は、モード制御信号MDに応答して、コンデンサ101の入出力電流量を調整する。ここでは、電流調整部102のインピーダンスを調整することによって、コンデンサ101の入出力電流量が調整される。電圧検出部103は、蓄電電圧VSTの電圧値に応じたデジタル値DSTを出力する。《コンデンサ》ここでは、コンデンサ101の一端は、接地電圧が印加される接地ノードに電気的に接続される。なお、コンデンサ101の容量値を大きくするとともにコンデンサ101の内部抵抗値を小さくすることが好ましい。例えば、コンデンサ101は、電気二重層コンデンサおよび二次電池の少なくとも一方により構成されることが好ましい。二次電池の例として、リチウムイオン電池などが挙げられる。一般的に、電気二重層コンデンサの充電は化学反応を伴わないので、電気二重層コンデンサの充電時間は二次電池の充電時間よりも短い。一方、二次電池の蓄積エネルギーは、電気二重層コンデンサの蓄積エネルギーよりも多い。また、コンデンサ101として二次電池を利用した場合、蓄電電圧VSTの変動幅を二次電池の化学反応に基づいて決定される変動幅に設定できる。なお、メモリシステムの待機時間やピーク電流の必要期間などに基づいて、電気二重層コンデンサおよび二次電池のどちらをコンデンサ101として利用するのかを決定しても良い。また、複数の電気二重層コンデンサまたは、二次電池を直列に接続することによってコンデンサ101を構成しても良いし、電気二重層コンデンサと二次電池とを併用してコンデンサ101を構成しても良い。例えば、耐圧が2.5V,容量が50F,内部抵抗が10mΩ,体積が10ccである電気二重層コンデンサを10個直列接続することにより、耐圧が25V,容量が5F,内部抵抗が100mΩ,体積が1000ccのコンデンサ101を構成できる。ここで、メモリ装置11に供給される電圧が18V~22Vである場合にメモリ装置11が動作可能であると想定すると、コンデンサ101を放電することにより、2Aの補助電流iASSを10秒間10sec=22V-18V×5F/2A供給できる。また、200mAの充電電流によってコンデンサ101を充電する場合、コンデンサ101が完全放電状態コンデンサ101に電荷が蓄積されていない状態から満充電状態コンデンサ101に電荷が十分に蓄積された状態になるまでの時間は100秒となる。なお、電気二重層コンデンサの耐圧,容量,内部抵抗,および体積は、上記の例に限らず、例えば、上記の例より小さい値であっても良い。《電流調整部》電流調整部102は、レベルシフタLS201と、デコーダDEC202と、複数ここでは、3個のPMOSトランジスタPM1,PM2,PM3とを含んでいても良い。ここでは、電源電圧VDDは、電源装置12によって供給される電源電圧VPSよりも低く、モード制御信号MDの信号レベルは、電源電圧VDDと接地電圧との間で変化する。また、デコーダ202の出力信号すなわち、PMOSトランジスタPM1,PM2,PM3のゲートに与えられる信号の信号レベルは、電源電圧VPSと接地電圧との間で変化する。レベルシフタ201は、モード制御信号MDの振幅を変換する。すなわち、レベルシフタ201は、モード制御信号MDを電源電圧VPSと接地電圧との間で信号レベルが変化するモード制御信号に変換する。デコーダ202は、レベルシフタ201によって供給されたモード制御信号に応答してPMOSトランジスタPM1,PM2,PM3のオン/オフを切り替える。PMOSトランジスタPM1,PM2,PM3は、メモリ装置11と電源装置12との接続ノードとコンデンサ101の他端との間に並列に接続される。PMOSトランジスタPM1,PM2,PM3のオン/オフを切り替えることにより、コンデンサ101の入出力電流量を調整できる。《電圧検出部》電圧検出部103は、分圧回路VDIV301と、アナログデジタル変換器ADC302とを含んでいても良い。分圧回路301は、蓄電電圧VSTを分圧することにより蓄電電圧VSTに応じた分圧電圧をアナログデジタル変換器302に供給する。例えば、分圧回路301は、ラダー抵抗によって構成されても良い。アナログデジタル変換器302は、分圧回路301からの分圧電圧をデジタル値DSTに変換する。蓄電装置の動作モード次に、図3~図6を参照して、蓄電装置13の3種類の動作モードアシストモード,チャージモード,ノンアシストモードについて説明する。ここでは、蓄電装置13は、2つのチャージモードチャージモードH,チャージモードLを有し、アシストモード,チャージモードH,チャージモードL,ノンアシストモードの各々におけるPMOSトランジスタPM1,PM2,PM3のオン/オフは、図3のようになるものとする。《アシストモード》蓄電装置13の動作モードをアシストモードに設定する場合、PMOSトランジスタPM1,PM2,PM3の全てがオン状態になる。すなわち、コンデンサ101の入出力電流量が最大になるように、電流調整部102のインピーダンスが最小のインピーダンスに設定される。この場合、図4のように、コンデンサ101の放電により発生した補助電流iASSがコンデンサ101からメモリ装置11に供給される。これにより、メモリ装置11に供給されるメモリ駆動電流iMは、電源電流iPSに補助電流iASSを加算して得られる電流と等しくなる。《チャージモード》蓄電装置13の動作モードをチャージモードに設定する場合、PMOSトランジスタPM1,PM2,PM3の全てがオン状態または、オフ状態にならないようにPMOSトランジスタPM1,PM2,PM3のオン/オフが制御される。すなわち、電源電流iPSの一部または全部がコンデンサ101に供給されるように、電流調整部102のインピーダンスが調整される。この場合、図5のように、電源電流iPSの一部または全部が充電電流iCHとして電源装置12からコンデンサ101に供給される。これにより、メモリ装置11に供給されるメモリ駆動電流iMは、電源電流iPSから充電電流iCHを減算して得られる電流と等しくなる。なお、PMOSトランジスタPM1,PM2,PM3のうちオン状態であるPMOSトランジスタの個数が多いほど、電流調整部102のインピーダンスが低くなり、その結果、充電電流iCHの電流量が多くなる。《ノンアシストモード》蓄電装置13の動作モードをノンアシストモードに設定する場合、PMOSトランジスタPM1,PM2,PM3の全てがオフ状態になる。すなわち、メモリ装置11および電源装置12の各々とコンデンサ101との間が遮断状態になるように、電流調整部102のインピーダンスが最大のインピーダンスに設定される。この場合、図6のように、メモリ装置11に供給されるメモリ駆動電流iMは、電源電流iPSと等しくなる。このように、電流調整部102のインピーダンスを制御することにより、コンデンサ101の入出力電流量を調整できる。特に、蓄電装置13の動作モードをチャージモードに設定する場合に、電流調整部102のインピーダンスが最小のインピーダンスよりも高くなるように電流調整部102を制御することにより、コンデンサ101の過充電を防止できる。例えば、コンデンサ101として電気二重層コンデンサを利用する場合、コンデンサ101の容量値が大きく、コンデンサ101の内部抵抗が低い例えば、数十mΩ~数百mΩ程度であるので、コンデンサ101の過充電が生じやすい。ここで、電流調整部102のインピーダンスが最小のインピーダンスよりも高くなるように電流調整部102を調整することにより、コンデンサ101の過充電を防止できる。なお、メモリ装置11と電源装置12との接続ノードとコンデンサ101との間に並列に接続されるPMOSトランジスタの個数が多くなるほど、コンデンサ101の入出力電流量を精密に制御できる。また、PMOSトランジスタPM1,PM2,PM3のゲート電圧を多段階に切り替えることによって、コンデンサ101の入出力電流量を精密に制御することも可能である。動作次に、図7および図8を参照して、制御装置14による蓄電装置13およびメモリ装置11の制御について説明する。まず、制御装置14は、システム制御信号SCに基づいて制御コマンドCMD1,CMD2,...,CMDnを生成し、制御コマンドCMD1,CMD2,...,CMDnに基づいて消費予測量を算出するST101。ここでは、制御装置14は、同時に並列動作するメモリ回路の個数が予め定められた所定数である場合の消費予測量を算出するものとする。次に、制御装置14は、ステップST101において算出された消費予測量が電源許容量よりも多いか否かを判定するST102。また、制御装置14は、蓄電電圧が予め定められた閾値電圧よりも高いか否かを判定するST103,ST110。消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも高い場合、制御装置14は、蓄電装置13の動作モードをアシストモードに設定するST104。次に、制御装置14は、消費予測量が電源許容量と補助許容量との合計量供給許容量よりも多いか否かを判定するST105。消費予測量が供給許容量よりも多い場合、制御装置14は、同時に並列動作するメモリ回路の個数が予め定められた所定数よりも少なくなるように、メモリ回路111,112,...,11nを制御するST106。一方、消費予測量が供給許容量よりも少ない場合、制御装置14は、同時に並列動作するメモリ回路の個数が予め定められた所定数と等しくなるように、メモリ回路111,112,...,11nを制御するST107。また、消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも低い場合、制御装置14は、蓄電装置の動作モードをノンアシストモードに設定するST108。次に、制御装置14は、同時に並列動作するメモリ回路の個数が予め定められた所定数よりも少なくなるように、メモリ回路111,112,...,11nを制御するST109。また、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも低い場合、制御装置14は、蓄電装置の動作モードとチャージモードに設定するST111。次に、制御装置14は、同時に並列動作するメモリ回路の個数が予め定められた所定数と等しくなるように、メモリ回路111,112,...,11nを制御するST112。また、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも高い場合、制御装置14は、蓄電装置13の動作モードをノンアシストモードに設定するST113。また、制御装置14は、同時に並列動作するメモリ回路の個数が予め定められた所定数と等しくなるように、メモリ回路111,112,...,11nを制御するST114。以上のように、消費予測量が電源許容量よりも多い場合に、蓄電装置13の放電により発生する補助電流iASSが蓄電装置13からメモリ装置11に供給されるので、電源装置12の電源供給能力すなわち、電源許容量を低減できる。これにより、電源装置12の回路規模を縮小でき、その結果、メモリシステムの回路規模も縮小できる。また、消費予測量が電源許容量よりも少ない場合に、電源電流iPSの一部または全部が電源装置12から蓄電装置13に供給されるので、蓄電装置13を充電できる。このように、電源電流iPSを有効に利用できるので、消費電力を低減できる。なお、制御装置14は、スタンバイ期間メモリシステムがスタンバイ状態である期間や軽負荷期間電源装置12の負荷が比較的軽い期間、例えば、メモリ装置11がアイドル状態である期間において、蓄電装置13の動作モードをチャージモードに設定しても良い。さらに、消費予測量が供給許容量電源許容量と補助許容量との合計量よりも多い場合に、同時に並列動作するメモリ回路の個数が予め定められた所定数よりも少なくなるようにメモリ回路111,112,...,11nが時分割制御される。これにより、メモリ装置11において同時に発生する消費電流の本数を少なくすることができるので、メモリ装置11の消費電流のピーク値を低減できる。なお、制御装置14は、メモリ回路111,112,...,11nの各々において発生する動作電流のピーク値の重複が少なくなるようにすなわち、動作電流のピーク値の発生時刻がずれるように、メモリ回路111,112,...,11nを制御しても良い。このように制御することにより、メモリ回路111,112,...,11nを時分割制御することなく、メモリ装置11の消費電流のピーク値を低下させることができる。また、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも高い場合に、メモリ装置11および電源装置12の各々と蓄電装置13との間を遮断状態にすることにより、蓄電装置13の過充電を防止できる。さらに、消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも低い場合に、メモリ装置11および電源装置12の各々と蓄電装置13との間を遮断状態にすることにより、蓄電装置13の過放電を防止できる。具体例次に、図9を参照して、制御装置14による蓄電装置13およびメモリ装置11の制御について具体例を挙げて説明する。なお、以下の説明では、蓄電電圧が閾値電圧よりも高い場合をアシスト可能と表記し、蓄電電圧が閾値電圧よりも低い場合をアシスト不可と表記する。また、ここでは、説明の便宜上、所定の電流量例えば、1個のメモリ回路を駆動させるために必要な電流量を1単位とし、電源許容量iPSmaxを32単位とし、アシスト可能である場合の補助許容量iASSmaxを32単位とし、アシスト不可である場合の補助許容量iASSmaxを0とする。さらに、制御装置14は、メモリ回路111,112,...,11nを時分割制御できるように、2個のコマンド実行スロットを有するものとする。すなわち、コマンド実行スロット1およびコマンド実行スロット2の各々に格納された制御コマンドが交互に実行される。なお、制御装置14は、3個以上のコマンド実行スロットを有していても良い。《ケース1》ケース1では、システム制御信号SCには、128個のメモリ回路を並列に動作させてライト動作を実行することが示されている。この場合、消費予測量iCEは128単位と算出される。ここで、消費予測量iCEが電源許容量iPSmaxよりも多く、且つ、アシスト可能であるので、制御装置14は、蓄電装置13の動作モードをアシストモードに設定する。また、補助許容量iASSmaxは32単位であるので、供給許容量iPSmaxiASSmaxは64単位と算出される。ここで、消費予測量iCEが供給許容量iPSmaxiASSmaxよりも多いので、制御装置14は、同時に並列動作するメモリ回路の個数が64個になるように、128個のメモリ回路にそれぞれ対応する128個の制御コマンドのうち64個の制御コマンドをコマンド実行スロット1に格納するとともに、残りの64個の制御コマンドをコマンド実行スロット2に格納する。これにより、メモリ装置11の消費電流量は64単位となる。このように、ケース1では、制御装置14は、蓄電装置13の動作モードをアシストモードに設定するとともに、同時に並列動作するメモリ回路の個数が128個から64個になるようにメモリ回路111,112,...,11nを制御する。《ケース2》ケース2では、システム制御信号SCには、64個のメモリ回路を並列に動作させてライト動作を実行することが示されている。この場合、消費予測量iCEは64単位と算出される。ここで、消費予測量iCEが電源許容量iPSmaxよりも多く、且つ、アシスト可能であるので、制御装置14は、蓄電装置13の動作モードをアシストモードに設定する。また、補助許容量iASSmaxは32単位であるので、供給許容量iPSmaxiASSmaxは64単位と算出される。ここで、消費予測量iCEが供給許容量iPSmaxiASSmaxよりも多くないので、制御装置14は、64個のメモリ回路にそれぞれ対応する64個の制御コマンドをコマンド実行スロット1に格納する。したがって、メモリ装置11の消費電流量は32単位となる。このように、ケース2では、制御装置14は、蓄電装置13の動作モードをアシストモードに設定するとともに、同時に並列動作するメモリ回路の個数が64個になるようにメモリ回路111,112,...,11nを制御する。《ケース3》ケース3では、システム制御信号SCには、64個のメモリ回路を並列に動作させてライト動作を実行することが示されている。この場合、消費予測量iCEは64単位と算出される。ここで、消費予測量iCEが電源許容量iPSmaxよりも多く、且つ、アシスト不可であるので、制御装置14は、蓄電装置13の動作モードをノンアシストモードに設定する。さらに、制御装置14は、同時に並列動作するメモリ回路の個数が32個になるように、64個のメモリ回路にそれぞれ対応する64個の制御コマンドのうち32個の制御コマンドをコマンド実行スロット1に格納するとともに、残りの32個の制御コマンドをコマンド実行スロット2に格納する。これにより、メモリ装置11の消費電流量は32単位となる。このように、ケース3では、制御装置14は、蓄電装置13の動作モードをノンアシストモードに設定するとともに、同時に並列動作するメモリ回路の個数が64個から32個になるようにメモリ回路111,112,...,11nを制御する。《ケース4》ケース4では、システム制御信号SCには、4個のメモリ回路を並列に動作させてリード動作を実行することが示されている。この場合、消費予測量iCEは4単位と算出される。ここで、消費予測量iCEが電源許容量iPSmaxよりも少なく、且つ、アシスト不可であるので、制御装置14は、蓄電装置13の動作モードをチャージモードに設定する。さらに、制御装置14は、4個のメモリ回路にそれぞれ対応する4個の制御コマンドをコマンド実行スロット1に格納する。したがって、メモリ装置11の消費電流量は4単位となる。このように、ケース4では、制御装置14は、蓄電装置13の動作モードをチャージモードに設定するとともに、同時に並列動作するメモリ回路の個数が4個になるようにメモリ回路111,112,...,11nを制御する。《ケース5》ケース5では、システム制御信号SCには、メモリ回路111,112,...,11nをアイドル状態に設定することが示されている。この場合、消費予測量iCEは0と算出される。ここで、消費予測量iCEが電源許容量iPSmaxよりも少なく、且つ、アシスト不可であるので、制御装置14は、蓄電装置13の動作モードをチャージモードに設定する。また、メモリ回路111,112,...,11nがアイドル状態に設定されるので、メモリ装置11の消費電流量は0となる。このように、ケース5では、制御装置14は、蓄電装置13の動作モードをチャージモードに設定するとともに、メモリ回路111,112,...,11nがアイドル状態になるようにすなわち、同時に並列動作するメモリ回路の個数が0個になるようにメモリ回路111,112,...,11nを制御する。《ケース6》ケース6では、システム制御信号SCには、メモリ回路111,112,...,11nをアイドル状態に設定することが示されている。この場合、消費予測量iCEは0と算出される。ここで、消費予測量iCEが電源許容量iPSmaxよりも少なく、且つ、アシスト可能であるので、制御装置14は、蓄電装置13の動作モードをノンアシストモードに設定する。また、メモリ回路111,112,...,11nがアイドル状態に設定されるので、メモリ装置11の消費電流量は0となる。このように、ケース6では、制御装置14は、蓄電装置13の動作モードをノンアシストモードに設定するとともに、メモリ回路111,112,...,11nがアイドル状態になるようにすなわち、同時に並列動作するメモリ回路の個数が0個になるようにメモリ回路111,112,...,11nを制御する。蓄電装置のモード切替次に、図10~図12を参照して、制御装置14による蓄電装置13のモード切替について具体例を挙げて説明する。なお、閾値電圧VTHは、メモリ装置11の最低動作電圧VOPに補償電圧VDNを加算して得られる電圧に相当し、補償電圧VDNは、メモリ装置11のコマンド実行による電圧低下量に相当する。《具体例1》図10は、蓄電装置13の動作モードをノンアシストモード,アシストモード,チャージモード,ノンアシストモードの順番で遷移させる例を示している。なお、図10では、時刻t1~t2の期間では、消費予測量が電源許容量よりも多く、時刻t2以降の期間では、消費予測量が電源許容量よりも少ないものとする。時刻t1になると、消費予測量が電源許容量よりも多くなる。このとき、蓄電電圧VSTが閾値電圧VTHよりも高いので、制御装置14は、蓄電装置13の動作モードをノンアシストモードからアシストモードに遷移させる。これにより、時間経過に伴って蓄電電圧VSTが低下する。時刻t2になると、消費予測量が電源許容量よりも少なくなる。このとき、蓄電電圧VSTが閾値電圧VTHよりも低いので、制御装置14は、蓄電装置13の動作モードをアシストモードからチャージモードに遷移させる。これにより、時間経過に伴って蓄電電圧VSTが上昇する。時刻t3では、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧VSTが閾値電圧VTHよりも高いので、制御装置14は、蓄電装置13の動作モードをチャージモードからノンアシストモードに遷移させる。《具体例2》図11は、蓄電装置13の動作モードをノンアシストモード,アシストモード,ノンアシストモードの順番で遷移させる例を示している。なお、図11では、時刻t1以降の期間では、消費予測量が電源許容量よりも多いものとする。時刻t1になると、消費予測量が電源許容量よりも多くなる。このとき、蓄電電圧VSTが閾値電圧VTHよりも高いので、制御装置14は、蓄電装置13の動作モードをノンアシストモードからアシストモードに遷移させる。これにより、時間経過に伴って蓄電電圧VSTが低下する。時刻t2では、消費予測量が電源許容量よりも多く、且つ、蓄電電圧VSTが閾値電圧VTHよりも低いので、制御装置14は、蓄電装置13の動作モードをアシストモードからノンアシストモードに遷移させる。《具体例3》図12は、蓄電装置13の動作モードをノンアシストモード,アシストモード,ノンアシストモード,チャージモード,ノンアシストモードの順番で遷移させる例を示している。なお、図12では、時刻t1~t3の期間では、消費予測量が電源許容量よりも多く、時刻t3以降の期間では、消費予測量が電源許容量よりも少ないものとする。時刻t1になると、消費予測量が電源許容量よりも多くなる。このとき、蓄電電圧VSTが閾値電圧VTHよりも高いので、制御装置14は、蓄電装置13の動作モードをノンアシストモードからアシストモードに遷移させる。これにより、時間経過に伴って蓄電電圧VSTが低下する。時刻t2では、消費予測量が電源許容量よりも多く、且つ、蓄電電圧VSTが閾値電圧VTHよりも低いので、制御装置14は、蓄電装置13の動作モードをアシストモードからノンアシストモードに遷移させる。時刻t3になると、消費予測量が電源許容量よりも少なくなる。このとき、蓄電電圧VSTが閾値電圧VTHよりも低いので、制御装置14は、蓄電装置13の動作モードをアシストモードからチャージモードに遷移させる。これにより、時間経過に伴って蓄電電圧VSTが上昇する。時刻t4では、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧VSTが閾値電圧VTHよりも高いので、制御装置14は、蓄電装置13の動作モードをチャージモードからノンアシストモードに遷移させる。状態遷移図図13は、メモリシステムにおける状態遷移を示している。状態S11,S12,S13は、それぞれ、メモリ装置11がアイドル状態制御コマンドを実行していない状態であるとともに蓄電装置13の動作モードがアシストモード,チャージモード,ノンアシストモードである状態に相当する。状態S21,S22,S23は、それぞれ、メモリ装置11がコマンド実行中であるとともに蓄電装置13の動作モードがアシストモード,チャージモード,ノンアシストモードである状態に相当する。《アシストモード》状態S11である場合、メモリ装置11のコマンド実行が開始されると、状態S11から状態S21へ遷移し、メモリ装置11のコマンド実行が終了すると、状態S21から状態S11に遷移する。また、メモリ装置11がアイドル状態である場合、次のような条件に基づいて状態が遷移する。すなわち、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも低い場合、状態S11から状態S12に遷移する。消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも低い場合、状態S11から状態S13へ遷移する。消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも高い場合、状態S11から状態S13へ遷移する。消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも高い場合、状態S11のまま維持される。《チャージモード》状態S12である場合、メモリ装置11のコマンド実行が開始されると、状態S12から状態S22へ遷移し、メモリ装置11のコマンド実行が終了すると、状態S22から状態S12に遷移する。また、メモリ装置11がアイドル状態である場合、次のような条件に基づいて状態が遷移する。すなわち、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも低い場合、状態S12のまま維持される。消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも低い場合、状態S12から状態S13へ遷移する。消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも高い場合、状態S12から状態S13へ遷移する。消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも高い場合、状態S12から状態S11に遷移する。《ノンアシストモード》状態S13である場合、メモリ装置11のコマンド実行が開始されると、状態S13から状態S23へ遷移し、メモリ装置11のコマンド実行が終了すると、状態S23から状態S13に遷移する。また、メモリ装置11がアイドル状態である場合、次のような条件に基づいて状態が遷移する。すなわち、消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも低い場合、状態S13から状態S12に遷移する。消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも低い場合、状態S13のまま維持される。消費予測量が電源許容量よりも少なく、且つ、蓄電電圧が閾値電圧よりも高い場合、状態S13のまま維持される。消費予測量が電源許容量よりも多く、且つ、蓄電電圧が閾値電圧よりも高い場合、状態S13から状態S11に遷移する。このように、消費予測量と電源許容量との比較結果に関連する遷移条件だけでなく蓄電電圧と閾値電圧との比較結果に関連する遷移条件を追加することにより、消費予測量と電源許容量との比較結果に関連する遷移条件のみに基づいて蓄電装置13の動作モードを制御する場合よりも、蓄電装置13の意図しないモード切替を抑制できる。例えば、制御装置14のバグなどによって蓄電装置13の動作モードがアシストモードに誤って遷移することを抑制できるので、アシストモードによる電流ブーストの信頼性を向上させることができる。また、メモリ装置11のコマンド実行中に蓄電装置13の動作モードが遷移することを禁止することにより、状態遷移を簡略化できる。電源投入シーケンスなお、制御装置14は、メモリシステムの電源投入のときに、蓄電装置13の動作モードを予め定められたモードに設定しても良い。このようなモード設定は、電源投入の初期から値が確定している外部入力ピンの状態や、外部からの電気信号によって導通状態を不揮発に設定できる電気ヒューズ回路ヒューズオプションなどを利用することにより実現できる。このように構成することにより、電源投入のときの消費電力に関する様々な要望に対応できる。例えば、制御装置14は、メモリシステムの電源投入S30のときに、蓄電装置13の動作モードをチャージモードに設定しても良いS31。この場合、電源投入のときに蓄電装置13を充電できるので、蓄電電圧を閾値電圧よりも高くすることができる。これにより、電源投入のときに蓄電装置13の動作モードをノンアシストモードに設定する場合よりも、アシストモードへの遷移に要する時間を短縮できる。または、制御装置14は、メモリシステムの電源投入S30のときに、蓄電装置13の動作モードをノンアシストモードに設定しても良いS32。この場合、電源投入のときに蓄電装置13の動作モードをチャージモードに設定する場合よりも、電源投入のときの消費電流を削減できる。リセットモード,低消費電流モードなお、制御装置14は、メモリシステムの動作モードがリセットモードおよび低消費電流モードのいずれか一方である場合に、蓄電装置13の動作モードをノンアシストモードに設定しても良い。例えば、制御装置14は、メモリシステムをリセットするためのリセット信号を受けた場合、または、メモリシステムの動作モードを低消費電流モードに設定するための制御信号を受けた場合、蓄電装置13の動作モードをノンアシストモードに設定しても良い。このように構成することにより、蓄電装置13におけるリーク電流の発生を抑制できる。蓄電装置の変形例なお、メモリシステムは、図1および図2に示した蓄電装置13に代えて、図14に示した蓄電装置13aを備えていても良い。図14に示した蓄電装置13aは、図2に示した電流調整部102に代えて、電流調整部102aを含む。ここでは、コンデンサ101の一端は、電流調整部102aを経由して接地ノードに電気的に接続され、コンデンサ101の他端は、メモリ装置11と電源装置12との接続ノードに電気的に接続される。電流調整部102aは、モード制御信号MDに応答してコンデンサ101の入出力電流量を調整する。電流調整部102aは、デコーダ202aと、複数ここでは、3個のNMOSトランジスタNM1,NM2,NM3とを含む。デコーダ202aは、モード制御信号MDに基づいて、NMOSトランジスタNM1,NM2,NM3のオン/オフを制御する。NMOSトランジスタNM1,NM2,NM3は、コンデンサ101の一端と接地ノードとの間に接続される。デコーダ202aの出力信号すなわち、NMOSトランジスタNM1,NM2,NM3のゲートに与えられる信号の信号レベルは、電源電圧VDDと接地電圧との間で変化する。このように構成することにより、レベルシフタ201を省略できるので、図2に示した蓄電装置13よりも回路規模を縮小できるとともに、電源装置12の電流負荷を軽減できる。電圧レギュレータまた、図15のように、メモリシステムは、図1に示した構成に加えて、電圧レギュレータREG41を備えていても良い。電圧レギュレータ41は、メモリ装置11と電源装置12との間に介在し、電源装置12からの電源電圧VPSを調整してメモリ装置11に供給する。ここでは、蓄電装置13は、電圧レギュレータ41を経由してメモリ装置11に電気的に接続されることになる。このように構成することにより、メモリ装置11に供給される電源電圧の変動範囲を調整できるので、メモリ装置11ここでは、メモリ回路111,112,...,11nとして利用可能なメモリの選択肢を増加させることができる。なお、図16のように、メモリ回路111,112,...,11nの各々に電圧レギュレータが設けられていても良い。図16に示したメモリ装置11では、メモリ回路111,112,...,11nの各々は、電圧レギュレータ401と、メモリ部121とを含む。電圧レギュレータ401は、電源装置12からの電源電圧VPSを調整してメモリ装置11に供給する。メモリ部121は、フラッシュメモリによって構成されても良いし、EEPROM,ReRAM,PCM,MRAMなどによって構成されても良い。ダウンコンバータ,アップコンバータまた、図1に示したメモリシステムにおいて、蓄電装置13は、ダウンコンバータを経由して電源装置12に電気的に接続されるとともにアップコンバータを経由してメモリ装置11に電気的に接続されても良い。制御装置14は、蓄電装置13の動作モードをチャージモードに設定する場合に、電源電流iPSの一部が電源装置12からアップコンバータを経由して蓄電装置13に供給されるように蓄電装置13,ダウンコンバータ,およびアップコンバータを制御しても良い。このように構成することにより、蓄電装置13の耐圧制限を緩和できるので、蓄電装置13の回路規模を縮小でき、その結果、メモリシステムの回路規模を縮小できる。また、制御装置14は、蓄電装置13の動作モードをアシストモードに設定する場合に、補助電流iASSが蓄電装置13からアップコンバータを経由してメモリ装置11に供給されるように蓄電装置13,ダウンコンバータ,およびアップコンバータを制御しても良い。このように構成することにより、蓄電装置13に蓄積されたエネルギーの利用効率を向上できる。"