第1導電形の第1半導体層と、第2導電形の領域であって、前記第1半導体層の第1主面の側に離間して設けられた複数の第2半導体領域と、第2導電形の領域であって、前記第1半導体層の前記第1主面の側に前記複数の第2半導体領域を囲むように設けられた第3半導体領域と、前記第1半導体層及び前記複数の第2半導体領域の上に設けられた第1電極と、を備え、前記第1半導体層は、第1部分と、前記第1部分よりも比抵抗が低く、前記第1部分と前記第1主面とのあいだであって、前記複数の第2半導体領域のあいだ、及び前記第3半導体領域の外側に設けられた第2部分と、を有することを特徴とする半導体装置。前記第1電極は、前記第1半導体層及び前記複数の第2半導体領域の上から前記第3半導体領域の上まで延設されたことを特徴とする請求項1に記載の半導体装置。前記第3半導体領域の前記第1主面からの深さは、前記第2半導体領域の前記第1主面からの深さよりも深いことを特徴とする請求項1または2に記載の半導体装置。前記第3半導体領域の前記第1主面からの深さは、前記第2半導体領域の前記第1主面からの深さと等しいことを特徴とする請求項1または2に記載の半導体装置。前記第2部分の前記第1主面からの深さは、前記第2半導体領域の前記第1主面からの深さよりも浅いことを特徴とする請求項1~4のいずれか1つに記載の半導体装置。前記第2導電形の領域であって、前記第1主面の側に前記第3半導体領域を囲むように設けられた第5半導体領域をさらに備えたことを特徴とする請求項1~5のいずれか1つに記載の半導体装置。複数の前記第5半導体領域が前記第1主面の側に互いに離間して設けられたことを特徴とする請求項6記載の半導体装置。前記第1主面に沿って隣り合う前記複数の第5半導体領域の前記第1主面に沿った間隔は、前記第1主面に沿って隣り合う前記複数の第2半導体領域の前記第1主面に沿った間隔と等しいことを特徴とする請求項7記載の半導体装置。前記第3半導体領域と前記第5半導体領域との前記第1主面に沿った最短の間隔である第1間隔は、前記複数の第5半導体領域の前記第1主面に沿った最短の間隔である第2の間隔よりも短いことを特徴とする請求項7記載の半導体装置。前記第1間隔は、0.05マイクロメートル以上2.0マイクロメートル以下であることを特徴とする請求項9記載の半導体装置。前記第2間隔は、0.5マイクロメートル以上2.2マイクロメートル以下であることを特徴とする請求項9または10に記載の半導体装置。前記第1電極は、前記第1半導体層及び前記第2半導体領域とショットキー接合されたことを特徴とする請求項1~11のいずれか1つに記載の半導体装置。第2電極と、前記第2電極と、前記第1半導体層の前記第1主面とは反対側の第2主面と、のあいだに設けられ、前記第1半導体層よりも不純物濃度が高い第6半導体領域と、をさらに備えたことを特徴とする請求項1~12のいずれか1つに記載の半導体装置。前記第2電極は、前記第6半導体領域とオーミック接触していることを特徴とする請求項13記載の半導体装置。本発明の実施形態は、順方向電圧の低減及びリーク電流の低減を図る半導体装置を提供する。本実施形態に係る半導体装置は、第1導電形の第1半導体層と、第2導電形の領域であって、前記第1半導体層の第1主面の側に離間して設けられた複数の第2半導体領域と、第2導電形の領域であって、前記第1半導体層の前記第1主面の側に前記複数の第2半導体領域を囲むように設けられた第3半導体領域と、前記第1半導体層及び前記複数の第2半導体領域の上に設けられた第1電極と、を備える。前記第1半導体層は、第1部分と、前記第1部分よりも比抵抗が低く、前記第1部分と前記第1主面とのあいだであって、前記複数の第2半導体領域のあいだ、及び前記第3半導体領域の外側に設けられた第2部分と、を有する。以下、本発明の実施形態を図に基づき説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。また、以下の説明では、一例として、第1導電形をn形、第2導電形をp形とした具体例を挙げる。導電形の表記に付されたは、が付されていない表記よりも不純物濃度が相対的に高いことを表す。第1の実施形態図1は、第1の実施形態に係る半導体装置の構成を例示する模式的断面図である。第1の実施形態に係る半導体装置110は、第1導電形n形の第1半導体層10と、第2導電形p形の複数の第2半導体領域20と、第2導電形p形の第3半導体領域30と、第1電極41と、を備える。第1半導体層10は、第1主面10aと、第1主面10aと対向する第2主面10bと、を有する。ここで、本実施形態では、第1主面10aと第2主面10bとをむすぶ方向をZ軸方向、Z軸方向と直交する方向の1つをX軸方向、Z軸方向及びX軸方向と直交する方向をY軸方向ということにする。また、第2主面10bから第1主面10aに向かう方向を上、その反対を下、という場合もある。複数の第2半導体領域20は、第1半導体層10の第1主面10aの側に互いに離間して設けられる。例えば、第2半導体領域20は、Y軸方向に延設され、X軸方向に沿って所定の間隔で複数配置される。なお、第2半導体領域20は、島状に形成され、X-Y軸方向に沿って所定の間隔で複数配置されていてもよい。第2半導体領域20と第1半導体層10との接合はpn接合になる。このpn接合によってpn接合ダイオードが構成される。第3半導体領域30は、の側に複数の第2半導体領域20を囲むように、第1主面10aの側に設けられる。第3半導体領域30は、ガードリングとして機能する。ここで、第3半導体領域30の内側の領域を素子領域AA、第3半導体領域30の外側の領域を終端領域TA、ということにする。第3半導体領域30は、第2半導体領域20と同じ第1主面10aからZ軸方向に沿って所定の深さd3で形成されている。図1に例示した半導体装置110では、第3半導体領域30の第1主面10aからZ軸方向に沿った深さd3は、第2半導体領域20の第1主面10aからZ軸方向に沿った深さd2よりも深く設けられている。また、第3半導体領域30のX方向に沿った幅w3は、第2半導体領域20のX方向に沿った幅w2よりも広く設けられている。これらにより、第3半導体領域30の下側隅部の曲率を大きくすることができ、電界集中を緩和して耐圧を向上できるようになる。第1電極41は、第1半導体層10及び複数の第2半導体領域20の上に設けられる。第1電極41は、第1半導体層10及び複数の第2半導体領域20と、それぞれショットキー接合している。すなわち、第1電極41は、ショットキーバリアメタルである。第1電極41と第1半導体層10とのショットキー接合によって、ショットキーバリアダイオードが構成される。第1電極41は、第3半導体領域30の一部にも接触している。また、第1主面10a上において、第3半導体領域30の一部から終端領域TA側に絶縁膜15が設けられている。第1電極41は、素子領域AA側から絶縁膜15を介して終端領域TA側まで延在して設けられている。これにより、第1電極41に逆方向電圧が印加された際、複数の第2半導体領域20から第3半導体領域30の終端領域TA側まで空乏層が伸び、逆方向リーク電流が抑制され、耐圧を向上できるようになる。半導体装置110において、第1半導体層10は、例えば第6半導体領域60の上に例えばエピタキシャル成長によって形成されている。第6半導体領域60は、第1導電形n形であって第1半導体層10に比べて相対的に不純物濃度が高い。第6半導体領域60の下側には、第2電極42が設けられている。第2電極42は、例えばカソード電極であり、第6半導体領域60とオーミック接触している。本実施形態に係る半導体装置110では、第1半導体層10が、第1部分11と、第2部分12と、を有する。第2部分12は、第1部分11よりも比抵抗が低い領域である。第2部分12は、第1部分11と第1主面10aとのあいだであって、複数の第2半導体領域20のあいだ、及び第3半導体領域30の外側に設けられる。第2部分12は、例えば第1部分11の上にエピタキシャル成長または不純物注入によって形成される。第2部分12の第1主面10aからZ軸方向に沿った深さd12は、第2半導体領域20の第1主面10aからZ軸方向に沿った深さd2よりも浅い。ここで、一例として、第1部分11の比抵抗は0.3オームセンチメートルΩcmであり、第2部分12の比抵抗は0.1Ωcm以上0.2Ωcm以下である。なお、この比抵抗は一例であって、これに限定されるものではない。このように、第2部分12の比抵抗が第1部分11の比抵抗よりも低いと、第1半導体層10と第1電極41とで構成されるショットキーバリアダイオードのON抵抗が下がり、順方向電圧を低減させることができる。また、第2部分12が第3半導体領域30の終端領域TA側にも形成されていることで、第1電極41に逆方向電圧を印加した際、第1半導体層10の絶縁膜15側の界面に反転層が発生しにくくなる。これにより、高温逆バイアス試験例えば、100°C程度において、ナトリウムNaなどの可動イオンの影響によって第1半導体層10の絶縁膜15側の界面に反転層が形成される現象において、界面近傍の比抵抗が低いことで反転層が発生しにくくなり、逆方向リーク電流を抑制することができる。これにより、半導体装置110の高温信頼性の向上を図ることができるようになる。図2~図3は、本実施形態に係る半導体装置の製造方法を例示する模式的断面図である。先ず、図2aに表したように、支持基板である第6半導体領域60の上に、第1半導体層10をエピタキシャル成長させる。第6半導体領域60には、例えば、高濃度のシリコン基板が用いられる。また、第1半導体層10には、例えば、低濃度のシリコン基板が用いられる。第1半導体層10の不純物濃度は、例えば2.2×1016cm-3であって、比抵抗は例えば0.3Ωcm程度である。また、第1半導体層10の厚さは、例えば5マイクロメートルμm程度である。次に、図2bに表したように、第1半導体層10の第1主面10a上にマスク80を形成し、開口80aを設ける。そして、マスク80の開口80aにボロンB等のp形不純物イオンを注入する。その後、熱拡散を行って第3半導体領域30を形成する。第3半導体領域30を形成したのち、マスク80を除去する。次に、図2cに表したように、第1半導体層10の第1主面10a上にマスク90を形成し、開口90aを設ける。そして、マスク90の開口90aにB等のp形不純物イオンを注入する。その後、熱拡散を行って複数の第2半導体領域20を形成する。第2半導体領域20を形成したのち、マスク90を除去する。次に、図3aに表したように、第1半導体層10の第1主面10aの例えば全面に、燐P等のn形不純物イオンを注入する。これにより、第1半導体層10の第1主面10a側に第2部分12が形成される。第2部分12の第1主面10aからZ軸方向に沿った深さは、例えば1μm程度である。第2部分12と第6半導体領域60とのあいだの第1半導体層10は、第1部分11である。P等のn形不純物イオンが注入された第2部分12は、第1部分11よりも比抵抗が低くなる。本実施形態では、第2部分12の不純物濃度を例えば8×1016~3×1016cm-3にすることで、比抵抗を第1部分11よりも低い0.1Ωcm以上0.2Ωcm以下にする。本実施形態では、第2部分12を形成するにあたり、第1半導体層10の第1主面10aの例えば全面にイオン注入することで形成している。したがって、第2部分12を形成するためにフォトリソグラフィ等を用いてマスクを形成する必要はない。ここで、第2半導体領域20にもP等のn形不純物イオンが注入されるが、これにより、逆バイアス時に20への空乏層が伸びやすくなるため耐圧が向上する。次に、図3bに表したように、第1主面10aの上の第3半導体領域30の一部から終端領域TA側に絶縁膜15を形成する。その後、図3cに表したように、第1電極41及び第2電極42を形成する。第1電極41は、第1主面10a側において第1半導体層10、第2半導体領域及び第3半導体領域30に接し、絶縁膜15の上まで延在するように形成される。第2電極42は、第6半導体領域60の第1半導体層10とは反対側に形成される。これにより、半導体装置110が完成する。第2の実施形態図4は、第2の実施形態に係る半導体装置の構成を例示する模式的断面図である。第2の実施形態に係る半導体装置120は、第1の実施形態に係る半導体装置110に比べて、第3半導体領域の深さが相違する。以下、この相違点を中心に説明する。図4に表したように、第2の実施形態に係る半導体装置120において、第3半導体領域31の第1主面10aからZ軸方向に沿った深さd3は、第2半導体領域20の第1主面10aからZ軸方向に沿った深さd2とほぼ等しくなっている。すなわち、第3半導体領域31は、第2半導体領域20と、同一工程で形成される。具体的には、図2bに表した第3半導体領域30の形成工程を省略し、図2cに表した第2半導体領域20の形成の際、マスク90に開口90aとともに、図2bに表した開口80aに相当する開口を形成する。そして、これらの開口を介して第1半導体層10の第1主面10aにB等のp形不純物イオンを注入、熱拡散を行う。これにより、複数の第2半導体領域20の形成とともに第3半導体領域31が形成される。このように、第2半導体領域20及び第3半導体領域31を同一工程で形成することにより、両者が同じ深さで形成されることになる。第2実施形態に係る半導体装置120によれば、第1実施形態に係る半導体装置110に比べて製造工程を少なくすることが可能になる。第3の実施形態図5は、第3の実施形態に係る半導体装置の構成を例示する模式的断面図である。第3の実施形態に係る半導体装置130では、第2の実施形態に係る半導体装置120の構成に加え、終端領域TAに第5半導体領域50が設けられている。以下、この相違点を中心に説明する。第5半導体領域50は、第1半導体層10の第1主面10aにおける第3半導体領域31よりも終端領域TA側に設けられている。第5半導体領域50は、第3半導体領域31を囲むように設けられ、第3半導体領域31とともにガードリングとしての役目を果たす。第5半導体領域50は、1つでもよいし、図5に表したように複数設けられていてもよい。図5では、2つの第5半導体領域50が設けられている例を示している。半導体装置130において、第5半導体領域50の第1主面10aからZ軸方向に沿った深さd5は、第2半導体領域20の第1主面10aからZ軸方向に沿った深さd2とほぼ等しくなっている。すなわち、第5半導体領域50は、第2半導体領域20と、同一工程で形成される。また、第3半導体領域31が第2半導体領域20と同一工程で形成される場合、これらと同一工程で第5半導体領域50も形成される。図2cに表した第2半導体領域20の形成の際、マスク90に開口90aとともに、第5半導体領域50に対応した開口を別途形成する。そして、これらの開口を介して第1半導体層10の第1主面10aにB等のp形不純物イオンを注入、熱拡散を行う。これにより、複数の第2半導体領域20の形成とともに第5半導体領域50が形成される。このように、第2半導体領域20及び第5半導体領域50を同一工程で形成することにより、両者が同じ深さで形成されることになる。図5に表した半導体装置130では、第5半導体領域50のX軸方向に沿った幅w5と、第2半導体領域20のX軸方向に沿った幅w2と、がほぼ等しく設けられている。また、第5半導体領域50のうち最も第3半導体領域31に近い第5半導体領域50aと、第3半導体領域31と、のX軸方向に沿った間隔g3は、第5半導体領域50aと、これに隣接する第5半導体領域50bと、のX軸方向に沿った間隔g5と、ほぼ等しくなっている。すなわち、図5に例示した第5半導体領域50は、第2半導体領域20と同じ構成になっている。このような第3実施形態に係る半導体装置130によれば、第3半導体領域31及びその外側に設けられた第5半導体領域50によって複数本のガードリングが設けられた構成になり、耐圧を向上させることが可能になる。また、第5半導体領域50を第2半導体領域20と同一工程で形成すれば、第5半導体領域50を形成するために別途工程を追加する必要なく第5半導体領域50を形成することができる。なお、3つ以上の第5半導体領域50を設ける場合、各第5半導体領域50の間隔を一定にしても、第3半導体領域から離れるにしたがって間隔を広くするようにしてもよい。第4の実施形態図6は、第4の実施形態に係る半導体装置の構成を例示する模式的断面図である。第4の実施形態に係る半導体装置140では、第3の実施形態に係る半導体装置130に比べて、第5半導体領域の幅及び間隔が相違する。以下、この相違点を中心に説明する。第4の実施形態に係る半導体装置140において、第5半導体領域51は、第3半導体領域30側から順に第5半導体領域51a及び51bの順に設けられている。第5半導体領域51aのX軸方向に沿った幅w51aは、第2半導体領域20のX軸方向に沿った幅w2よりも広い。また、幅w51aは、第3半導体領域30のX軸方向に沿った幅w3よりも狭い。また、第5半導体領域51bのX軸方向に沿った幅w51bは、幅w51aよりも狭い。すなわち、第5半導体領域51a、51bの幅w51a、w51bは、第3半導体領域30から離れるにしたがって狭くなる。これにより、ガードリングとして機能する第3半導体領域30、第5半導体領域51a及び51bの幅w3、w51a及びw51bは、素子領域AAから離れるにしたがって狭くなる。また、第5半導体領域51aと第5半導体領域51bとの第1主面10aに沿った最短の間隔である第2間隔g5bは、第3半導体領域30と第5半導体領域51aとの第1主面に沿った最短の間隔である第1間隔g5aよりも広い。第1間隔g5aは、第2半導体領域20の間隔g2よりも狭い。すなわち、第1間隔g5a及び第2間隔g5bは、第3半導体領域30から離れるにしたがって広くなる。これにより、ガードリングとして機能する第3半導体領域30、第5半導体領域51a及び51bの間隔は、素子領域AAから離れるにしたがって広くなる。このような幅及び間隔を有する第5半導体領域51a及び51bを形成するには、第3の実施形態に係る半導体装置130の第5半導体領域50a及び50bを形成する際に用いたマスクの開口位置及び開口サイズを変更すればよい。半導体装置140では、ガードリングとして機能する第3半導体領域30、第5半導体領域51a及び51bの隅部での電界の集中を徐々に緩和することができ、半導体装置140の耐圧を向上することが可能になる。なお、図6に表した半導体装置140では、第3半導体領域30の外側に2つの第5半導体領域51a及び51bを設けた例を示したが、3つ以上の第5半導体領域51を設けるようにしてもよい。この場合であっても、上記と同様、複数の第5半導体領域51のX軸方向に沿った幅を、素子領域AAから離れるにしたがって順に狭くし、複数の第5半導体領域51のX軸方向に沿った間隔を、素子領域AAから離れるにしたがって順に広くするように構成すればよい。図7は、第2及び第3半導体領域のアスペクト比について例示する図である。図7では、第2及び第3半導体領域の深さに対するアスペクト比の関係を例示している。ここで、第2半導体領域20のアスペクト比は、図6に例示した半導体装置140において、第2半導体領域20のX軸方向に沿った幅w2と、Z軸方向に沿った深さd2と、の比である。また、第3半導体領域30のアスペクト比は、図6に例示した半導体装置140において、第3半導体領域30のX軸方向に沿った幅w3と、Z軸方向に沿った深さd3と、の比である。図7は、第1部分11が0.3Ωcmの場合であり、第2半導体領域20のアスペクト比で現実的な値としては、1.00以上1.82以下である。また、第3半導体領域30のアスペクト比は、0.45以上0.60以下である。すなわち、本実施形態では、第2半導体領域20のアスペクト比を1.0以上にするとともに、いずれの深さであっても、第3半導体領域30のアスペクト比を第2半導体領域20のアスペクト比よりも小さくしている。これにより、素子領域AAにおいて、順方向電圧を低く、リーク電流を小さくすることができる半導体装置140を提供することができる。また、第2半導体領域20よりも第3半導体領域31のアスペクト比を小さく、すなわち幅を広くすることで、終端耐圧の向上とアバランシェ耐量を高くすることができる。図8は、第1間隔と耐圧との関係を例示する図である。図8では、図6に例示した半導体装置140における第2間隔g5bを一定0.75μmにして、第1間隔g5aを変化させた場合の耐圧を計算したシミュレーション結果を示している。ここで、第1間隔が0μmのデータは、第5半導体領域51が設けられていない場合の計算結果である。第5半導体領域51が設けられていない場合に比べ、第5半導体領域51を設けることで耐圧が向上することが分かる。一例として、60V耐圧の半導体装置140では、第1間隔g5aは、0.05μm以上2.0μm以下であればよい。さらに、十分な耐圧の向上を得るには、第1間隔g5aが、0.05μm以上0.9μm以下であることが好ましい。図9及び図10は、第2間隔と耐圧との関係を例示する図である。図9では、60ボルトV程度の耐圧を有する構成の場合、図10では、100V程度の耐圧を有する構成の場合を例示している。耐圧レベルの相違は、第1半導体層10の比抵抗及びZ軸方向に沿った厚さの相違によるものである。いずれも、図6に例示した半導体装置140における第1間隔g5aを一定0.35μmにして、第2間隔g5bを変化させた場合の耐圧を測定した結果を示している。図9において、第2間隔g5bが0μmのデータは、第5半導体領域51が設けられていない場合の計算結果である。60V程度の耐圧を有する半導体装置140では、第5半導体領域51を設けることで、設けない場合に比べて耐圧が10V程度上昇する。また、十分な耐圧の向上を得るには、第2間隔g5bが、0.5μm以上1.8μm以下であることが好ましい。また、図10に表したように、100V程度の耐圧を有する半導体装置140において、十分な耐圧の向上を得るには、第2間隔g5bが1.2μm以上2.2μm以下であることが好ましい。以上説明したように、実施形態に係る半導体装置110、120、130及び140によれば、ショットキーバリア接合とpn接合とを混在したダイオードとして、順方向電圧の低減及びリーク電流の低減を図ることができる。なお、上記に本実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものもや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。例えば、前述の各実施の形態および各変形例においては、第1の導電形をn形、第2の導電形をp形として説明したが、本発明は第1の導電形をp形、第2の導電形をn形としても実施可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。