"直流電源の両端に接続され且つ直列に接続されたローサイドスイッチング素子とハイサイドスイッチング素子とをオンオフ駆動させる駆動回路であって、所定の周波数信号を発生する発振回路と、前記ローサイドスイッチング素子とハイサイドスイッチング素子との接続点の基準電位が第1電位から第2電位まで変化する場合に前記基準電位が前記第1電位以上前記第2電位未満の期間中に前記発振回路からの周波数信号に応答してセット信号とリセット信号を出力するパルス作成回路と、前記パルス作成回路からのセット信号とリセット信号とに基づいて前記周波数信号をレベルシフトした出力信号を出力するレベルシフト部と、を備えることを特徴とする駆動回路。前記レベルシフト部でレベルシフトされた出力信号に所定のデッドタイム期間を加えたデッドタイム信号を生成し該デッドタイム信号により前記ハイサイドスイッチング素子をターンオンさせるデッドタイム生成回路を備えることを特徴とする請求項1記載の駆動回路。前記基準電位の時間変化を検出し、前記基準電位の時間変化が検出された時間だけ、前記レベルシフト部でレベルシフトされた出力信号を遅延させた遅延信号を生成し該遅延信号により前記ハイサイドスイッチング素子をターンオンさせるdvdt検出回路を備えることを特徴とする請求項1記載の駆動回路。請求項1乃至3のいずれか1項記載の駆動回路と、前記ローサイドスイッチング素子の両端又は前記ハイサイドスイッチング素子の両端に一次巻線が接続されたトランスと、前記トランスの二次巻線に発生する電圧を整流平滑する整流平滑回路と、前記整流平滑回路の電圧に応じて前記駆動回路内の前記発振回路の周波数信号の周波数を制御する制御回路と、を備えることを特徴とするスイッチング電源装置。しかしながら、特許文献1においては、図9に示すように、セット信号、リセット信号をローサイドからハイサイドに伝達する時に、例えば400Vの高圧のレベルシフト基準電位VSが印加された状態で、セットパルス、リセットパルスがオンして、例えば120nSの期間だけ10mAの電流が流れる。特に、発振周波数が上昇すると、これに伴ってセットパルス、リセットパルスのオンオフ回数が増加するので、消費電力が発振周波数の増大に比例して増大してしまう。このため、民生品用のスイッチング電源装置用制御ICのパッケージでは、発熱の問題から200kHz~400kHzが上限の発振周波数となる。また、特許文献1では、ローサイドでハイサイドのスイッチング素子Q2のターンオンするタイミング図9のデッドタイム期間DT1をデッドタイム生成回路12で決定し、ハイサイドへ信号伝達レベルシフトを行う。この場合、回路の遅延や誤動作防止フィルターによりハイサイドのスイッチング素子Q2がターンオンするまでに遅延時間が発生する図9のセットパルス、リセットパルスのレベルシフトによる遅れ時間ΔT1。このため、ローサイドとハイサイドのデューティ比を一定とするために、ローサイド制御回路からローサイドのスイッチング素子Q1へ信号伝達を行う場合、タイミング調整回路14により前記遅延時間分だけ遅らせている。このため、例えば過電流検出時にスイッチング素子Q1のターンオフが必要な時に遅れを生じる原因となる。また、図10に示すように、トランジスタM1,M2には寄生容量C1,C2がある。ハイサイド部に早いdvdtが印加された時に、コンデンサC1,C2に充電する電流により抵抗R1,R2に電圧降下が生じて、これによりフリップフリップFF1のS端子またはR端子に意図しない信号が入る場合がある。それを防ぐためにインバータIV1~IV4、及びコンデンサC1~C4からなるdvdtフィルターを用いたり、抵抗R1,R2の抵抗値を下げる等の対策を行う。しかし、dvdtフィルターは、コンデンサC3、C4への充電により、信号伝達に遅延時間を生じる。また、特許文献2では、ローサイドでdvdt検出回路17によりレベルシフト基準電位VSをdvdt検出して、ハイサイドへ信号伝達を行うため、ハイサイドのスイッチング素子Q2のターンオンタイミングは、遅延時間を生じる。このため、図示しないがレベルシフト回路13による遅延時間ΔT1とdvdt検出回路17による遅延時間とが加算されて、さらに遅延時間が大きくなる。このため、電流共振ICでは、スイッチングロスを低減するための共振条件が狭くなり、また、ハイサイドのスイッチング素子Q2がオンしている時間が短くなるため、高周波化を妨げる原因となる。本発明は、レベルシフト回路を低消費電力させ、回路の遅れ時間を短くして高周波化することができる駆動回路及びスイッチング電源装置を提供することにある。前記課題を解決するために、本発明は、直流電源の両端に接続され且つ直列に接続されたローサイドスイッチング素子とハイサイドスイッチング素子とをオンオフ駆動させる駆動回路であって、所定の周波数信号を発生する発振回路と、前記ローサイドスイッチング素子とハイサイドスイッチング素子との接続点の基準電位が第1電位から第2電位まで変化する場合に前記基準電位が前記第1電位以上前記第2電位未満の期間中に前記発振回路からの周波数信号に応答してセット信号とリセット信号とを出力するパルス作成回路と、前記パルス作成回路からのセット信号とリセット信号とに基づいて前記周波数信号をレベルシフトした出力信号を出力するレベルシフト部とを備えることを特徴とする。本発明によれば、パルス作成回路は、基準電位が第1電位以上第2電位未満の期間中に発振回路からの周波数信号に応答してセット信号を出力するので、レベルシフト回路を低消費電力させることができる。以下、本発明の駆動回路及びスイッチング電源装置の実施の形態を図面を参照しながら詳細に説明する。実施例1まず、従来のレベルシフト回路の信号伝達は、ハイサイドに例えば400Vの高圧が印加された状態で行われていた。これに対して、実施例1のスイッチング電源装置では、発振回路11の周波数信号が反転した時刻に同期して信号伝達を行うことを特徴とする。また、レベルシフト基準電位VSは、例えば0V第1電位~400V第2電位の範囲で変化するようになっていて、セット信号は0V以上400V未満の期間に出力されるようになっている。図1は、実施例1のスイッチング電源装置の構成を示す回路図である。図1に示す制御回路10は、発振回路11、デッドタイム生成回路12a,21、レベルシフト回路13a、バッファ15,16を有している。発振回路11は、FB端子からのフィードバック電圧に応じた周波数を持つ周波数信号を発生する。レベルシフト回路13aは、発振回路11からの周波数信号の立ち上がり及び立ち下がりに同期させてセット信号及びリセット信号を出力し周波数信号をレベルシフトさせてデッドタイム生成回路21に出力する。デッドタイム生成回路12aは、発振回路11からの周波数信号に所定のデッドタイム期間を加えてバッファ15を介してローサイドのスイッチング素子Q1のゲートに印加する。デッドタイム生成回路21は、レベルシフト回路13aからのレベルシフトされた信号に所定のデッドタイム期間を加えてバッファ16を介してハイサイドのスイッチング素子Q2のゲートに印加する。図1に示すその他の構成は、図8に示す構成と同一であるので、その説明は省略する。図3は、実施例1のスイッチング電源装置内のレベルシフト回路の構成を示す回路図である。図3に示すパルス作成回路20aに発振回路11からの周波数信号が入力される。パルス作成回路20aは、発振回路11からの周波数信号の立ち上がりに同期してセット信号を生成し、セット信号をトランジスタM1に出力する。パルス作成回路20aは、発振回路11からの周波数信号の立ち下がりに同期してリセット信号を生成し、リセット信号をトランジスタM2に出力する。デッドタイム生成回路21本発明のデッドタイム生成回路に対応は、フリップフロップFF1本発明のレベルシフト部に対応とバッファ16との間に設けられ、フリップフロップFF1からの信号に所定のデッドタイム期間を加えたデッドタイム信号を生成し該デッドタイム信号によりスイッチング素子Q2をターンオンさせる。次にこのように構成された実施例1のスイッチング電源装置の動作を図2に示すタイミングチャートを参照しながら説明する。発振回路11からの周波数信号がレベルシフト回路13aのパルス作成回路20aに入力される。このため、時刻t0において、発振回路11からの周波数信号が立ち上がると、この周波数信号の立ち上がりに同期して、パルス作成回路20aからセットパルスセット信号が時刻t0~t1においてトランジスタM1に出力される。即ち、発振回路11からの周波数信号が反転した瞬間時刻t0であれば、レベルシフト基準電位VSがゼロボルト付近であり、レベルシフト電源VBが10V程度とすれば、この部分の消費電力は、図8に示す従来回路の消費電力に比較して、約1/40に低減することができる。即ち、レベルシフト回路を低消費電力することができる。また、発熱を減少させることができるので、高周波化に対応できる。なお、パワーMOSFETからなるスイッチング素子Q1,Q2は、ゲートの充放電に一定時間が必要である。このため、図1では発振回路11の周波数信号が反転してからレベルシフト基準電位VSが上昇しているが、実際には発振回路11の周波数信号が反転した時刻から100nS~500nS程度の時間はレベルシフト基準電位VSは上昇しない。このため、実質的にレベルシフト基準電位VSがゼロボルト付近で信号伝達レベルシフトを行うことができる。この信号伝達は、ハイサイドの制御回路10に対してスイッチング素子Q2のターンオンを許可する信号ハイサイドターンオン許可信号、即ち、セットパルスを与えるものであり、ターンオン動作は行わない。実際には、ハイサイドターンオン許可信号によりトランジスタM1がオンして、その許可信号はフィルタを介してフリップフロップFF1のセット端子に入力され、フリップフロップFF1からの信号はデットタイム生成回路21により所定のデッドタイムDT1を加えて、時刻t2において、デットタイム生成回路21で生成されたゲート電圧信号VGHによりスイッチング素子Q2をターンオンさせる。即ち、ハイサイドターンオン許可信号があるときのみ、スイッチング素子Q2をターンオンさせる。このように、ハイサイドでスイッチング素子Q2のターンオンするタイミングを決定するので、従来よりも回路の遅れ時間が短くなるので、高周波化に対応できる。また、時刻t3において、発振回路11からの周波数信号の立下りに同期して、パルス作成回路20aからリセットパルスがトランジスタM2に出力される。トランジスタM2がオンして、その許可信号はフィルタを介してフリップフロップFF1のリセット端子に入力され、リセット信号はデットタイム生成回路21を介して時刻t4において、デットタイム生成回路21で生成されたゲート電圧VGHによりスイッチング素子Q2をターンオフさせる。実施例2図4は、実施例2のスイッチング電源装置の構成を示す回路図である。図4に示す実施例2のスイッチング電源装置は、図1に示す実施例1のスイッチング電源装置に対して、さらに、dvdt検出回路17a本発明のdvdt検出回路に対応を追加したことを特徴とする。dvdt検出回路17aは、レベルシフト基準電位VSの時間変化を検出し、即ち、セット信号が出力された時刻から基準電位VSの時間変化が検出された時刻までの時間だけ、フリップフロップFF1でレベルシフトされた信号を遅延させた遅延信号を生成し該遅延信号をローサイド側のデッドタイム生成回路12aとハイサイド側のデッドタイム生成回路12bに出力する。なお、dvdt検出は、dvdtの立ち上がり検出と立ち下がり-検出とに分ける。立ち上がり検出ではスイッチング素子Q2のゲート電圧VGHがターンオンするタイミングを決定し、立ち下がり-検出ではスイッチング素子Q1のゲート電圧VGLがターンオンするタイミングを決定する。本発明では、ハイサイド側スイッチング素子Q2のゲート電圧VGHに関するものであり、dvdtの立ち上がり検出並びにデッドタイム生成回路12bについて説明する。図6は実施例2のスイッチング電源装置内のレベルシフト回路の構成を示す回路図である。図6に示すレベルシフト回路にはdvdt検出回路17aが追加されることを特徴とする。レベルシフト電源VBとレベルシフト基準電位VSとの間には抵抗R5とコンデンサC5との直列回路が接続されている。抵抗R5とコンデンサC5との接続点にはデッドタイム生成回路12bのインバータIV7の入力端子が接続され、インバータIV7の出力端子にはインバータIV8の入力端子が接続されている。インバータIV8の出力端子にはデッドタイム生成回路12bのアップエッジワンショット回路UESの入力端子が接続されている。アップエッジワンショット回路UESの出力端子にはフリップフロップFF2のセット端子Sが接続され、フリップフロップFF2のリセット端子RはインバータIV5の出力端子に接続されている。フリップフロップFF2の出力端子Qは、アンド回路AND1の一方の入力端子に接続され、フリップフロップFF1の出力端子Qは、アンド回路AND1の他方の入力端子に接続されている。アンド回路AND1の出力端子は、バッファ16の入力端子に接続されている。次にこのように構成された実施例2のスイッチング電源装置の動作を図5及び図7のタイミングチャートを参照しながら説明する。まず、発振回路11からの周波数信号がレベルシフト回路13aのパルス作成回路20aに入力される。このため、時刻t0において、発振回路11からの周波数信号が立ち上がると、この周波数信号の立ち上がりに同期して、パルス作成回路20aからセットパルスが時刻t0~t1においてトランジスタM1に出力される。即ち、発振回路11からの周波数信号が反転した瞬間時刻t0であれば、レベルシフト基準電位VSがゼロボルト付近であり、レベルシフト電源VBが10V程度とすれば、この部分の消費電力は、図8に示す従来回路の消費電力に比較して、約1/40に低減することができる。即ち、レベルシフト回路を低消費電力することができる。また、発熱を減少させることができるので、高周波化に対応できる。また、図6に示すレベルシフト回路においては、時刻t0においてセットパルスによりトランジスタM1がオンすると、信号はフィルタにより僅かに遅延してフリップフロップFF1の出力端子QからセットパルスFF1QがHレベルで出力される。また、時刻t0においてレベルシフト基準電位VSが時間変化するので、レベルシフト電源VBも時間変化して、インバータIV8の出力IV8OUTはHレベルからLレベルになり、時刻t2において、レベルシフト基準電位VSが時間変化するので、レベルシフト電源VBも時間変化して、インバータIV8の出力IV8OUTはLレベルからHレベルになる。アップエッジワンショット回路UESは、時刻t2において、dvdt検出回路17aのインバータIV8の出力DHのアップエッジを検出して短いパルスをフリップフロップFF2のセット端子Sに出力する。フリップフロップFF2は、出力端子からHレベルを出力する。アンド回路AND1は、時刻t2以降において、フリップフロップFF1からのHレベルとフリップフロップFF2からのHレベルとのアンドをとりHレベルをバッファ16を介してスイッチング素子Q2のゲート電圧VGHとして出力する。即ち、dvdt検出回路17aによりデッドタイム生成回路12bがデッドタイム時間DTを生成して、デッドタイム時間後にスイッチング素子Q2のゲート電圧VGHとして出力される。このように、実施例2のスイッチング電源装置によれば、ハイサイド許可信号セットパルスを得た後、ハイサイドに設けたdvdt検出回路17aによりレベルシフト基準電位VSの時間変化dvdtを検出し、スイッチング素子Q2のターンオンさせる。即ち、ハイサイドターンオン許可信号があるときのみスイッチング素子Q2のターンオンさせる。また、ハイサイドの遅れ時間がないことから、ローサイドのタイミング調整回路14が不要となる。これにより、ローサイドでdvdtを検出してからレベルシフト回路を駆動する従来の回路よりも遅れ時間を短くすることができる。"