第1の演算処理と、第1の演算処理に後続する第2の演算処理とによって画像認識する画像認識プロセッサであって、2次元状に配列された複数の第1演算器を含み、前記第1の演算処理を行う第1の演算器アレイと、2次元状に配列された複数の第2演算器を含み、前記第2の演算処理を行う第2の演算器アレイとを備え、前記第1の演算器アレイおよび第2の演算器アレイの回路構成は再構成可能であり、前記第1の演算器アレイは、再構成可能な回路として、ビット連接機能を有する第1回路、および、シフトと減算機能とを有する第2回路を含み、ルックアップテーブル機能を有する第3回路、積和演算機能を有する第4回路、および、多入力加算機能を有する第5回路を含まず、前記第2の演算器アレイは、再構成可能な回路として、前記第3回路、前記第4回路および前記第5回路を含み、前記第1回路および前記第2回路を含まない画像認識プロセッサ。前記前記第2の演算器アレイは、再構成可能な回路として、入力データを前記第3回路のルックアップテーブルのアドレスに変換するアドレス変換機能を有する第7回路を含み、前記前記第1の演算器アレイは、再構成可能な回路として、前記第7回路を含まず、前記アドレス変換機能は、除算、クリッピング、および、前記ルックアップテーブルのイネーブル信号の生成のうち少なくとも一つの機能を有する請求項1に記載の画像認識プロセッサ。前記複数の第1の演算器の各々は、少なくとも2つの第1入力端子と、第1出力端子と、前記2つの入力端子からのデータに算術論理演算を施す算術論理演算器と、前記算術論理演算器による演算結果を保持するレジスタと、前記算術論理演算器による演算結果、および、レジスタに保持されたデータのうち一方を選択して前記出力端子に出力する第1セレクタと、前記算術論理演算器、前記レジスタ、前記セレクタのそれぞれの機能を定義するための第1コンフィグレーションデータを保持する第1メモリとを備える請求項1または2に記載の画像認識プロセッサ。前記複数の第2の演算器の各々は、少なくとも2つの第2入力端子と、第2出力端子と、前記2つの第2入力端子から入力されるデータに積和演算を施す積和加算器ツリー回路と、ルックアップテーブルと、前記2つの第2入力端子から入力されるデータを前記ルックアップテーブルのアドレスに変換するアドレス変換器と、前記積和加算器ツリーの演算結果、および、前記ルックアップテーブルの出力の一方を選択するセレクタと、前記積和加算器ツリー、前記ルックアップテーブル、および、前記第2セレクタの機能を定義するための第2コンフィグレーションデータを保持する第2メモリとを備える請求項1、2または3に記載の画像認識プロセッサ。前記積和加算器ツリー回路は、データを保持するレジスタと、乗数と被乗数との積を部分積として生成する部分積生成回路と、加数および被加数と、前記部分積および前記レジスタに保持されたデータとのうち一方を選択するマルチプレクサと、前記マルチプレクサからの選択結果を加算し、加算結果として和とキャリーとを前記レジスタに保持させるキャリー保存加算器と、前記レジスタの保持された和とキャリーとを加算するキャリー伝播加算器とを備え、前記マルチプレクサが前記部分積および前記レジスタに保持されたデータを選択するとき、前記積和加算器ツリー回路は積和演算の少なくとも1部を行い、前記マルチプレクサが加数および被加数を選択するとき、前記積和加算器ツリー回路は多入力加算の少なくとも1部を行う請求項4に記載の画像認識プロセッサ。前記第1の演算器アレイにおける前記第1演算処理は、HOG輝度勾配ヒストグラムを用いた特徴量生成処理である請求項1~5の何れか1項に記載の画像認識プロセッサ。前記第1の演算器アレイにおける前記第2演算処理は、LBPローカルバイナリーパターンを用いた特徴量生成処理である請求項1~5の何れか1項に記載の画像認識プロセッサ。前記第2の演算器アレイは、前記第2演算処理用にAdaboost方式を用いて画像を識別する識別器として機能する請求項1~5の何れか1項に記載の画像認識プロセッサ。前記第2の演算器アレイは、前記第2演算処理用にSVM方式を用いて画像を識別する識別器として機能する請求項1~5の何れか1項に記載の画像認識プロセッサ。前記第1の演算器アレイは、差分絶対値和を用いたパターンマッチングにおける差分絶対値計算を実施し、前記第2の演算器アレイは、前記第1の演算器アレイで計算された差分絶対和を累算する請求項1~5の何れか1項に記載の画像認識プロセッサ。前記第1の演算器アレイは、認識対象画像のシーン、認識対象画像の特徴、認識対象画像中の対象物、および、認識対象画像の環境の少なくとも1つに応じて、特徴量生成方法を変更し、前記第2の演算器アレイは、認識対象画像のシーン、認識対象画像の特徴、認識対象画像中の対象物、および、認識対象画像の環境の少なくとも1つに応じて、画像の識別方法を変更する請求項1~5の何れか1項に記載の画像認識プロセッサ。前記第1の演算器アレイは、認識対象画像のシーン、認識対象画像の特徴、認識対象画像中の対象物、および、認識対象画像の環境の少なくとも1つに応じて、差分絶対値計算における単位ブロックのサイズを変更する請求項9に記載の画像認識プロセッサ。カメラと、カメラにより撮像された画像を認識する、請求項1~4の何れか1項に記載の画像認識プロセッサと、前記カメラ周囲の明るさおよび時刻の少なくとも一方を環境情報として検知する環境センサーと、検知された環境情報に応じて、前記第1の演算器アレイおよび第2の演算器アレイの少なくとも一方の回路構成を変更する構成切替部とを備えるカメラシステム。さらに、前記カメラシステムの位置情報を検知する地理情報センサーと、前記カメラシステムが車載された車の速度、および、ハンドル角度の少なくとも一方を検知する記走行情報センサーとを備え、前記構成切替部は、環境センサーににより検知された環境情報と、地理情報センサーにより検知された位置情報と、走行情報センサーにより検知された速度およびハンドル角度の少なくとも一方とに応じて、前記第1の演算器アレイ及び第2の演算器アレイの少なくとも一方の回路構成を変更する請求項13に記載のカメラシステム。さらに、前記カメラシステムの撮影モードを選択するモードセレクタを備え、前記構成切替部は、環境センサーににより検知された環境情報と、前記モードセレクタにより選択された撮像モードとに応じて、前記第1の演算器アレイ及び第2の演算器アレイの少なくとも一方の回路構成を変更する請求項13に記載のカメラシステム。しかしながら、従来の提案は画像認識処理の実現手段として、機能あるいは回路規模効率として最適な構成を提供できない。図24A、図24Bは非特許文献3に対応する代表図面の抜粋である。非特許文献3は画像認識プロセッサのアーキテクチャに関するものであり、SIMD構成のデータパスをベースに複数のタスクを実行できるMIMDモードを設けて、SIMDモード図24AとMIMDモード図24Bとを切り替えることで画像認識のデータ、タスク並列に応じた制御アーキテクチャを構築できるというものである。図24Aに示すように、全体でSIMD演算を実現する複数のプロセッシングエレメントPEと、PEを制御する複数のコントロールプロセッサCPから構成され、画像認識のデータ、タスク並列に応じて、a一つのCPに対して全PEが並列制御SIMDモードb複数のCPにそれぞれ対応するPEを割り当て、CP毎に対応PEが並列制御MIMDモードを切り替える。各PEはそれぞれRAMに接続され、隣り合うPE間のデータ通信経路が設けられている。演算はRAM、隣り合うPEの出力結果に対して行なわれ、RAM、あるいは隣り合うPEに出力される。本構成によってタスク特徴に応じた制御は実現できるが、演算のデータ入出力がRAMとの接続、隣り合うPE間の接続に限定されているため、処理データパスの柔軟性が低く、演算の特徴に応じたデータパスの最適化が実現できない。図21A、図21Bは特許文献1に対応する代表図面の抜粋である。特許文献1は1次元、2次元各種フィルタを効率よく実行するアーキテクチャに関するものであり、演算器間の接続構成を複数設けることでフィルタ処理の効率を向上させる、というものである。図24A、図24Bが実現できるフィルタであるが、フィルタ演算で多用される積和演算を中心にした構造のため、先に述べた特徴量計算、識別器、SAD演算の実現は困難である。図22は特許文献2に対応する代表図面の抜粋である。特許文献2は配線面積を削減する再構成プロセッサに関するものであり、演算回路群毎に異なる配線構造を設けることで面積効率を高める、というものである。しかしながら、演算回路群自体は、先に述べた特徴量計算、識別器、SAD演算の実現に必要でない演算も含むため、回路規模は大きくなる。図23A、図23Bは特許文献3に対応する代表図面の抜粋である。特許文献3は乗算を効率よく実行できるアレイ演算器に関するものであり、算術演算器と乗算器の組み合わせによって乗算の効率を高める、というものである。しかしながら、算術演算器と、乗算器のみの組み合わせのため、先に述べたLUTを用いた識別器の実現は困難である。そこで本発明では、特徴量ベース識別方式、パターンマッチング方式の演算の共通的な構造に着目し、演算エレメントの機能を限定することで、各方式の演算を網羅して画像認識に必要な幅広い機能変更に対応しつつ、回路効率を最大にした画像認識プロセッサを提供することを目的とする。上記の課題を解決するため本発明の1形態における画像認識プロセッサは、第1の演算処理と、第1の演算処理に後続する第2の演算処理とによって画像認識する画像認識プロセッサであって、2次元状に配列された複数の第1演算器を含み、前記第1の演算処理を行う第1の演算器アレイと、2次元状に配列された複数の第2演算器を含み、前記第2の演算処理を行う第2の演算器アレイとを備え、前記第1の演算器アレイおよび第2の演算器アレイの回路構成は再構成可能であり、前記第1の演算器アレイは、再構成可能な回路として、ビット連接機能を有する第1回路、および、シフトと減算機能とを有する第2回路を含み、ルックアップテーブル機能を有する第3回路、積和演算機能を有する第4回路、および、多入力加算機能を有する第5回路を含まず、前記第2の演算器アレイは、再構成可能な回路として、前記第3回路、前記第4回路および前記第5回路を含み、前記第1回路および前記第2回路を含まない。この構成によれば、第1演算器および第2演算器それぞれの回路規模の増大を抑えることと、第1演算器アレイにおける第1の演算処理および第2演算器アレイにおける第2の演算処理それぞれの機能変更によって複数種類の画像認識方式に対応させることができる。言い換えれば、第1の演算器アレイ、第2の演算器アレイは、複数種類の画像認識方式を切り替え可能に必要な幅広い機能変更に対応しつつ、回路効率を最大にすることができる。ここで、前記前記第2の演算器アレイは、再構成可能な回路として、入力データを前記第3回路のルックアップテーブルのアドレスに変換するアドレス変換機能を有する第7回路を含み、前記前記第1の演算器アレイは、再構成可能な回路として、前記第7回路を含まず、前記アドレス変換機能は、除算、クリッピング、および、前記ルックアップテーブルのイネーブル信号の生成のうち少なくとも一つの機能を有する構成としてもよい。ここで、前記複数の第1の演算器の各々は、少なくとも2つの第1入力端子と、第1出力端子と、前記2つの入力端子からのデータに算術論理演算を施す算術論理演算器と、前記算術論理演算器による演算結果を保持するレジスタと、前記算術論理演算器による演算結果、および、レジスタに保持されたデータのうち一方を選択して前記出力端子に出力する第1セレクタと、前記算術論理演算器、前記レジスタ、前記セレクタのそれぞれの機能を定義するための第1コンフィグレーションデータを保持する第1メモリとを備えていてもよい。ここで、前記複数の第2の演算器の各々は、少なくとも2つの第2入力端子と、第2出力端子と、前記2つの第2入力端子から入力されるデータに積和演算を施す積和加算器ツリー回路と、ルックアップテーブルと、前記2つの第2入力端子から入力されるデータを前記ルックアップテーブルのアドレスに変換するアドレス変換器と、前記積和加算器ツリーの演算結果、および、前記ルックアップテーブルの出力の一方を選択するセレクタと、前記積和加算器ツリー、前記ルックアップテーブル、および、前記第2セレクタの機能を定義するための第2コンフィグレーションデータを保持する第2メモリとを備える構成としてもよい。ここで、前記積和加算器ツリー回路は、データを保持するレジスタと、乗数と被乗数との積を部分積として生成する部分積生成回路と、加数および被加数と、前記部分積および前記レジスタに保持されたデータとのうち一方を選択するマルチプレクサと、前記マルチプレクサからの選択結果を加算し、加算結果として和とキャリーとを前記レジスタに保持させるキャリー保存加算器と、前記レジスタの保持された和とキャリーとを加算するキャリー伝播加算器とを備え、前記マルチプレクサが前記部分積および前記レジスタに保持されたデータを選択するとき、前記積和加算器ツリー回路は積和演算の少なくとも1部を行い、前記マルチプレクサが加数および被加数を選択するとき、前記積和加算器ツリー回路は多入力加算の少なくとも1部を行うようにしてもよい。ここで、前記第1の演算器アレイにおける前記第1演算処理は、HOG輝度勾配ヒストグラムを用いた特徴量生成処理であってもよい。ここで、前記第1の演算器アレイにおける前記第2演算処理は、LBPローカルバイナリーパターンを用いた特徴量生成処理であってもよい。ここで、前記第2の演算器アレイは、前記第2演算処理用にAdaboost方式を用いて画像を識別する識別器として機能するようにしてもよい。ここで、前記第2の演算器アレイは、前記第2演算処理用にSVM方式を用いて画像を識別する識別器として機能するようにしてもよい。ここで、前記第1の演算器アレイは、差分絶対値和を用いたパターンマッチングにおける差分絶対値計算を実施し、前記第2の演算器アレイは、前記第1の演算器アレイで計算された差分絶対和を累算するようにしてもよい。ここで、前記第1の演算器アレイは、認識対象画像のシーン、認識対象画像の特徴、認識対象画像中の対象物、および、認識対象画像の環境の少なくとも1つに応じて、特徴量生成方法を変更し、前記第2の演算器アレイは、認識対象画像のシーン、認識対象画像の特徴、認識対象画像中の対象物、および、認識対象画像の環境の少なくとも1つに応じて、画像の識別方法を変更するようにしてもよい。ここで、前記第1の演算器アレイは、認識対象画像のシーン、認識対象画像の特徴、認識対象画像中の対象物、および、認識対象画像の環境の少なくとも1つに応じて、差分絶対値計算における単位ブロックのサイズを変更するようにしてもよい。また、本発明の1形態におけるカメラシステムは、カメラと、カメラにより撮像された画像を認識する、上記の画像認識プロセッサと、前記カメラ周囲の明るさおよび時刻の少なくとも一方を環境情報として検知する環境センサーと、検知された環境情報に応じて、前記第1の演算器アレイおよび第2の演算器アレイの少なくとも一方の回路構成を変更する構成切替部とを備える。ここで、前記カメラシステムは、さらに、前記カメラシステムの位置情報を検知する地理情報センサーと、前記カメラシステムが車載された車の速度、および、ハンドル角度の少なくとも一方を検知する記走行情報センサーとを備え、前記構成切替部は、環境センサーににより検知された環境情報と、地理情報センサーにより検知された位置情報と、走行情報センサーにより検知された速度およびハンドル角度の少なくとも一方とに応じて、前記第1の演算器アレイ及び第2の演算器アレイの少なくとも一方の回路構成を変更するようにしてもよい。ここで、前記カメラシステムは、さらに、前記カメラシステムの撮影モードを選択するモードセレクタを備え、前記構成切替部は、環境センサーににより検知された環境情報と、前記モードセレクタにより選択された撮像モードとに応じて、前記第1の演算器アレイ及び第2の演算器アレイの少なくとも一方の回路構成を変更するようにしてもよい。本発明によれば、画像認識の方式を切り替える自由度を備えつつ、回路規模効率が高いため、消費電力、LSIコスト削減の効果を得ることが出来る。以下、本発明に関わる画像認識プロセッサの実施の形態を図面に基づいて詳細に説明する。図1Aは画像認識プロセッサに関する説明図である。同図のように画像認識プロセッサは、第1の演算器アレイ101、第2の演算器アレイ102から構成される。この画像認識プロセッサは、第1の演算処理と、第1の演算処理に後続する第2の演算処理とによって画像認識する画像認識プロセッサであって、2次元状に配列された複数の第1演算器プロセッサエレメント103を含み、第1の演算処理を行う第1の演算器アレイ101と、2次元状に配列された複数の第2演算器プロセッサエレメント110を含み、第2の演算処理を行う第2の演算器アレイ102とを備える。第1の演算器アレイおよび第2の演算器アレイの回路構成は再構成可能である。第1の演算器アレイは、再構成可能な回路として、ビット連接機能を有する第1回路concat、および、シフトと減算機能とを有する第2回路shiftsubを含み、ルックアップテーブル機能を有する第3回路LUT、積和演算機能を有する第4回路MAC、および、多入力加算機能を有する第6回路addtreeを含まない。第2の演算器アレイは、再構成可能な回路として、第3回路、第4回路、第5回路および第6回路を含み、第1回路および第2回路を含まない。このような構成にすることによって、第1演算器および第2演算器それぞれの回路規模の増大を抑えることと、第1演算器アレイにおける第1の演算処理および第2演算器アレイにおける第2の演算処理それぞれの機能変更によって複数種類の画像認識方式に対応させることができる。言い換えれば、第1の演算器アレイ、第2の演算器アレイは、複数種類の画像認識方式を切り替え可能に必要な幅広い機能変更に対応しつつ、回路効率を最大にすることができる。第1の演算処理は、例えば、HOGによる特徴量生成処理、LBPによる特徴量生成処理、差分絶対値和を求める処理などである。第2の演算処理は、例えば、Adaboostの識別器としての画像認識処理、SVMの識別器としての画像認識処理、差分絶対値和を累積する演算処理等である。第1の演算器アレイ101はプロセッサエレメント103と配線ネットワーク107から構成され、第2の演算器アレイ102はプロセッサエレメント110と配線ネットワーク107から構成される。プロセッサエレメント103とプロセッサエレメント110は大きく機能が異なるものであり、後述する画像認識のある特徴に基づいたものである。プロセッサエレメント103は演算器104とレジスタ105、切り替えスイッチ117、コンフィギュレーションメモリ106から構成される。切り替えスイッチ117は演算器104の結果をそのまま出力するか、もしくはレジスタ経由で出力するかを選択するセレクタであり、コンフィギュレーションメモリ106はその内容によって、演算器104の機能モードと、切り替えスイッチ117の切り替えを制御する。図1Bは、コンフィギュレーションメモリ106の設定一覧を示す図である。コンフィギュレーションメモリ106の設定一覧115に内容コンフィギュレーションと機能を示す。例えば、以下のようになっている。ここで演算内容はハードウェア記述言語Verilogの演算仕様に準拠した記載としている。0:register。入力118を、演算器104を用いてYAの形で演算し、レジスタ105で格納し、格納結果を出力119へ出力する。すなわちレジスタとして機能する。1:cmp。入力118の値を、演算器104を用いてY=の形で演算し、結果を出力119へ出力する。すなわち比較器として機能する。2:abs。入力118の値を、演算器104を用いてY1=Y2Y1Aの形で条件演算をし、結果を出力119へ出力する。すなわち絶対値演算器として機能する。なお、上記式中のは条件演算子を示す記号である。3:shiftsub。入力118の値を、演算器104を用いてY=Aの形で演算し、結果を出力119へ出力する。すなわちシフト減算器として機能する。4:add。入力118の値を、演算器104を用いてY=ABの形で演算し、結果を出力119へ出力する。すなわち加算器として機能する。5:selector。入力118の値を、演算器104を用いてY=ABCの形で演算し、結果を出力119へ出力する。すなわちセレクタとして機能する。6:concat。入力118の値を、演算器104を用いてY=A0B0C0D0E0F0の形で演算し、結果を出力119へ出力する。すなわちビット連接演算器として機能する。上記の機能以外にも必要に応じて機能を設けることで演算機能の対応範囲が広がるが、演算性能、回路効率の両面から、以下の要件1~3をすべて満たすことが必要である。要件1:shiftsubを設ける。これはHOGのような輝度勾配による特徴量の場合にベクトルの強度算出の近似計算をする上で多用される演算であり、演算性能上有効な機能である。要件2:concatを設ける。これはLBPのような輝度パターンによる特徴量の場合にパターンを効率よく演算する上で多用される演算であり、演算性能上有効な機能である。要件3:乗算器、LUTを持たない。乗算器、LUTは一般に回路規模が大きく、かつ要件1、要件2によって不要な演算となるため、回路効率上持たないことが必要である。画像の特徴量としては、輝度勾配エッジ特徴量、輝度パターンテクスチャ特徴量に大別されるため、要件1、要件2によっていずれの場合にも対応することが出来る。また、要件3によって回路効率を高めることが出来る。プロセッサエレメント110はアドレス変換器111と、ルックアップテーブルLUT112、積和加算器ツリー113、切り替えスイッチ123、コンフィギュレーションメモリ114から構成される。切り替えスイッチ123は積和加算器ツリー113の結果、あるいはLUT112の出力のいずれかを選択するセレクタであり、コンフィギュレーションメモリ114はその内容によって、積和加算器ツリー113、アドレス変換器111の機能モードと、切り替えスイッチ123の切り替えを制御する。図1Cは、コンフィギュレーションメモリ114の設定一覧を示す図である。コンフィギュレーションメモリ114の設定一覧116に内容と機能を示す。例えば、以下のようになっている。0:mac。入力121を、積和加算器ツリー113を用いてYABの形で演算し、結果を出力122へ出力する。すなわち乗算器として機能する。1:addtree。入力121を、積和加算器ツリー113を用いてYABCDEFの形で演算し、結果を出力122へ出力する。すなわち多入力加算器として機能する。2:LUT。入力121を、アドレス変換器111を用いてアドレス情報にし、LUT112で該当するアドレスのデータを取り出し、結果を出力122へ出力する。すなわちLUTとして機能する。ここでアドレス変換器111は、例えば以下のような変換を行う。2a:除算。入力値の上位ビットデータ、下位ビットデータを分離し、上位ビットデータ/下位ビットデータで除算した商、あるいは剰余をLUTアドレスとする。これは入力値の正規化商を用いる場合、あるいは巡回化剰余を用いる場合したアドレスにする効用を持つ。2b:クリッピング。入力値をある閾値と比較し、閾値を上回る、あるいは下回っている場合に、上限値あるいは下限値に値を補正した値をLUTアドレスとする。これは規格外入力値を補正したアドレスにする効用を持つ。2c:LUTイネーブル生成。入力値の上位ビットデータを規定値と比較し、LUTのイネーブルの有効、無効化を行う。これは一つの入力データで複数のLUTに渡ったアドレス拡張を行う効用を持つ。ここで、積和加算器ツリー113についてその詳細を説明する。図2Aは積和加算器ツリーの説明図である。プロセッサエレメントPE110内の積和加算器ツリー113は部分積生成部204、マルチプレクサ205、加算器ツリー206、レジスタ207、加算器208から構成される。加算器ツリー206はいわゆるキャリー保存加算器CSAを用いた加算器であり、加算器208はキャリー伝播加算器CPAを用いた加算器である。入力121は、加数被加数201、乗数202、被乗数203に接続される。部分積生成部204は乗数202、被乗数203の部分積を生成する。マルチプレクサ205は、他のプロセッサエレメントで生成された加数被加数201、部分積生成部204で生成された部分積、レジスタ207の格納値のいずれかを選択し、選択された複数の値加数被加数、あるいは部分積は加算器ツリー206にて加算され、結果をレジスタ207に格納される。レジスタ207の内容は加算値SumとキャリーCarryが分離された状態となっており、マルチプレクサ205の入力、加算器208の入力、中間加算結果209として参照される。この構成によって積和加算器ツリー113は積和演算、多入力加算の機能を実現できる。以下にそれぞれの機能を説明する。積和演算:マルチプレクサ205は部分積生成部204の結果、及びレジスタ207の格納内容を選択する。部分積、及びレジスタ207のSum、Carryは加算器ツリー206にて加算されるため、レジスタ207には乗算結果の累算値が格納される。所定の累算が完了した後、加算器208にてレジスタ207のSum、Carryが加算され、最終的な積和加算結果210ここでは積和結果として出力される。なお、乗算は1回の積和演算として本構成を用いて実現可能である。多入力加算:マルチプレクサ205は加数被加数201を選択され、加算器ツリー206にて加算される。レジスタ207には加算結果が格納される。レジスタ207の格納内容Sum、Carryは中間加算結果209として出力されてさらに別のプロセッサエレメント110の加数被加数201として参照されるか、または加算器208でSum、Carryが加算され、最終的な積和加算結果210ここでは加算結果として出力される。上記積和演算、あるいは多入力加算は、以降の説明図6B、図7B、図8Bにて積和モード、加算器ツリーモードとして表記される。図2Bは積和加算器ツリーの構成例を示す図である。例えば処理サイクル数Nの積和演算として、式7を実現したい場合、プロセッサエレメント211を積和モードとして乗数、被乗数を入力すれば、積和結果が得られる。図2Cは積和加算器ツリーの別の構成例を示す図である。例えば演算性能を高めるため、先の積和演算を5並列化した処理サイクル数N/5の積和演算として、式8を実現したい場合、プロセッサエレメント212を積和モードとして乗数、被乗数を入力し、さらに、プロセッサエレメント213を加算器ツリーモードとして中間加算結果を加算することで、積和結果が得られる。他にも積和モード、加算器ツリーモードの組み合わせによって様々な構成が実現できる。これについては後述する画像認識でのコンフィギュレーション例にて説明する。上記の機能以外にも必要に応じて機能を設けることで演算機能の対応範囲が広がるが、演算性能、回路効率の両面から、以下の要件4、5をすべて満たすことが必要である。要件4:アドレス変換器、およびLUTを備える。これは識別器を構成する際に多用される機能であり、演算性能上有効な機能である。また、SAD演算結果の補正をする場合にも有効な機能である。要件5:積和モード、加算器ツリーモードを有する積和加算器ツリーを備える。これは、強識別器、SVM識別器、SAD累算結果を得るために多用される機能であり、演算性能上有効な機能である。画像の識別方式としては、特徴量識別方式、パターンマッチング方式に大別されるため、要件4、5により、その主要な処理要素である識別器、SAD累算を効率よく実現することが出来る。図1Aの画像認識プロセッサの説明に戻る。配線ネットワーク107は、配線124、クロスバスイッチ108、コンフィギュレーションメモリ109から構成される。クロスバスイッチ108はそのオンオフによって、交差する2つの配線124の間にデータを伝達させるかどうかを切り替える。コンフィギュレーションメモリ109はクロスバスイッチ108のオンオフを制御し、それによって任意の端子120間の経路を実現する。端子120はそれぞれ第1の演算器アレイ101内のプロセッサエレメント103、及び第2の演算器アレイ102内のプロセッサエレメント110に接続され、コンフィギュレーションメモリ109の情報に基づき、第1の演算器アレイ101、あるいは第2の演算器アレイ102内における、任意のプロセッサエレメント間の経路を実現する。また、第1の演算器アレイ101と第2の演算器アレイ102の接続関係は、101から102へと1方向であることが必要である。これは、要件1~3を満たすプロセッサエレメント103からなる第1の演算器アレイ101、及び要件4~5を満たすプロセッサエレメント110からなる第2の演算器アレイ102の組み合わせにより、102から101への信号伝達が不要となるためである。そのため、回路効率上、101から102へと1方向であることが必要となる。コンフィギュレーション例1図3A~図3C、図4は既に説明したHOG輝度勾配ヒストグラムを用いた特徴量生成を本発明に適用した場合の説明図である。先に輝度勾配ベクトル強度は以下の式で表されることを説明した。輝度勾配ベクトル強度√上記平方根、自乗計算について、以下のような近似計算で同等の数値を得ることが可能である。輝度勾配ベクトル強度近似aPbQここでabは定数、例えばa09604b03978などが使用できる。また、PQはdxdyの絶対値absabsの関係によって、以下のように定義できる。absabsの時:PabsQabsabsAA03978AAA以上で、輝度勾配ベクトル強度の近似値は、絶対値abs、比較、加減算、シフトによって算出できることが分かる。次に輝度勾配ベクトル角度は以下の式で表されることを説明した。輝度勾配ベクトル角度arctan上記角度計算について、以下のような近似計算で必要な精度の角度を得ることが出来る。例えば図3Bの301に記載したように8方向BIN番号:0~7の方向を求めたい場合、以下のようなdxdyの符号判定、比較計算とBIN番号の関係が成り立つ。dxの符号比較sign0→BIN0167sign1→BIN2345dxdyの符号比較signsign0→BIN0145signsign1→BIN2367dxdyの絶対値比較absabs→BIN0347absabs、符号:sign、排他的論理和結果:signsignは図3Cの303に示す判定木の判定条件1a~3bと等価であり、レジスタ更新セレクタ制御信号群404により勾配方向ヒストグラム算出回路403のselector、及びregisterを制御して該当のBIN強度レジスタを選択更新し、勾配方向ヒストグラムが算出できる。これら演算は、図1Aで説明した第1の演算器アレイ101のプロセッサエレメント103の機能に十分包含されているため、第1の演算器アレイ101を用いて実現できる。コンフィギュレーション例2図5Aは既に説明したLBPLocalBinaryPatternを用いた特徴量生成を本発明に適用した場合の説明図である。図5Bは、LBP特徴量を計算するための第1の演算器アレイのコンフィグレーション例を示す図である。先にLBPパターン番号は以下の式9、式10で表されることを説明した。上式は、減算と比較で実現できる複数のsをビット連接することを意味するため、図5BのLBP算出回路501に示した、subcmpconcatの構成で効率よく実現できることが分かる。LBP算出回路501で算出できたLBP503は、LBPヒストグラム算出回路502のcmpで各々のパターン番号と比較し、比較結果をadd、及びregisterで累算更新することで、LBPヒストグラムが算出できる。これら演算は、図1Aで説明した第1の演算器アレイ101のプロセッサエレメント103の機能に十分包含されているため、第1の演算器アレイ101を用いて実現できる。コンフィギュレーション例3図6Aは既に説明した、AdaBoost方式を用いた識別器を本発明に適用した場合の説明図である。図6Bは、AdaBoost方式による識別器を実現するための第2の演算器アレイ102のコンフィグレーション例を示す図である。先に識別器10201は、以下の式11で表されることを説明した。この式は、図6Bのアドレス変換器601、LUT602、積和加算器ツリー603、積和加算器ツリー604の組み合わせで実現される。ここで、アドレス変換器601は除算、あるいはクリッピング機能を用いて実現することできる。また、積和加算器ツリー603は積和モード、積和加算器ツリー604は加算器ツリーモードである。このように積和モード、加算器ツリーモードを組み合わせることで、複数の積和演算を並列化して、演算効率を高めた強識別器を実現することが出来る。これら演算は、図1Aで説明した第2の演算器アレイ102のプロセッサエレメント110の機能に十分包含されているため、第2の演算器アレイ102を用いて実現できる。コンフィギュレーション例4図7Aは既に説明した、SVM方式を用いた識別器を本発明に適用した場合の説明図である。図7Bは、SVM方式を用いた識別器を実現するための第2の演算器アレイ102のコンフィギュレーション例を示す図である。先に識別器10301は、以下の式12、式13で表されることを説明した。この式は、図7Bのアドレス変換器701、LUT702、積和加算器ツリー703の組み合わせで実現される。ここで、アドレス変換器701はLUT702のイネーブル生成機能を用いて実現することできる。例えばイネーブルがアクティブになっていないLUTは無効な値0を出力する、という機能が考えられる。また、積和加算器ツリー703は加算器ツリーモードであり、先に説明したとおり、イネーブルがアクティブになっているLUTのみ有効な値を出力し、それ以外は無効な値0を出力しているので、各々のLUTの出力を加算器ツリーで足し合わせることで、複数のアドレス変換器701、LUT702全体で一つのLUTとして振舞う。そのためサイズの大きなLUTであっても本コンフィギュレーション例によれば、効率の良いSVM識別器を実現することが出来る。これら演算は、図1Aで説明した第2の演算器アレイ102のプロセッサエレメント110の機能に十分包含されているため、第2の演算器アレイ102を用いて実現できる。コンフィギュレーション例5図8Aは既に説明した、差分絶対値和SADSumofAbsoluteDifferenceを用いたパターンマッチングを本発明に適用した場合の説明図である。図8Bは、差分絶対値和SADSumofAbsoluteDifferenceを用いたパターンマッチングを実現するための第1、第2の演算器アレイ101、102のコンフィギュレーション例を示す図である。先に図8Aにおける参照画像10401、基準画像10402から対応する任意位置からそれぞれ単位ブロック10403、10404を抜き出し、参照画像における輝度をref、基準画像における輝度をbaseと定義したときに、差分絶対値和は以下の式で表されることを説明した。この式は、図8Bの差分絶対値算出回路802で示した、subabsと、絶対値累算回路804で示した積和加算器ツリー805、806の組み合わせで実現される。また、積和加算器ツリー805は積和モードで係数を1にしたもの、積和加算器ツリー806は加算器ツリーモードである。このように積和モード、加算器ツリーモードを組み合わせることで、複数の差分絶対値演算を並列化して、演算効率を高めた差分絶対値和計算を実現することが出来る。更に本発明によれば、図8Cで示したように801のタイミングで参照画像の輝度レベル、コントラストが低下した場合に、LUTを用いたSAD結果の補正が実現できる。具体的には、前フレーム最低輝度算出回路803で示した、cmpselectorregisterを用いて、前フレームの最適輝度を求め、その値と、補正前SAD出力結果を用いてLUTを参照することで、補正後SAD出力を求めることが出来る。これにより、環境に応じて補正機能を持つパターンマッチングが実現できる。なお補正機能については、本コンフィギュレーション例以外にも、例えば積和モードとなっている積和加算器ツリー805の係数1の代わりにLUTの出力を用いることで、差分絶対値和計算自体に補正を行うことが出来る。これら演算のうち、差分絶対値算出回路802及び、前フレーム最低輝度算出回路803は、これら演算は、図1Aで説明した第1の演算器アレイ101のプロセッサエレメント103の機能に十分包含されているため、第1の演算器アレイ101を用いて実現できる。また、絶対値累算回路804及び、SAD補正回路807は、これら演算は、図1Aで説明した第2の演算器アレイ102のプロセッサエレメント110の機能に十分包含されているため、第2の演算器アレイ102を用いて実現できる。コンフィギュレーション例6図9A、図9Bは、コンフィギュレーション例1で説明したHOG輝度勾配ヒストグラムを用いた特徴量生成と、コンフィギュレーション例3で説明したAdaBoost方式を用いた識別器を第1の演算器アレイ101と、第2の演算器アレイ102で実現した場合の説明図である。図9C、図9Dは、HOG輝度勾配ヒストグラムを用いた特徴量生成、及びAdaBoost方式を用いた識別器の回路構成である。それぞれ演算のグループを演算回路a1a2a3a4、演算回路b1b2b3という様に記している。コンフィギュレーション例1~コンフィギュレーション例5にて、それぞれの処理について第1の演算器アレイ101、及び第2の演算器アレイ102のいずれで実現できるか説明したが、その説明に基づいたプロセッサエレメント103、及び110の機能割り当てを図9A、図9Bに示す。各々のエレメントに機能subabsmac...を記し、接続関係を矢印で示している。さらにエレメントと先に述べた演算のグループの対応関係として、複数のエレメント毎に演算回路a1a2a3a4、演算回路b1b2b3という様に記している。以上のように、本コンフィギュレーション例によれば、第1の演算器アレイ101、及び第2の演算器アレイ102に機能の過不足無く処理を割り当てることが出来ることがわかる。また処理の流れという観点からも、第1の演算器アレイ101から第2の演算器アレイ102への1方向で実現できるため、不要な双方向のデータ伝達を不要に出来る。コンフィギュレーション例7図10A、図10Bは、コンフィギュレーション例2で説明したLBPLocalBinaryPatternを用いた特徴量生成と、実施例5で説明したSVM方式を用いた識別器を第1の演算器アレイ101と、第2の演算器アレイ102で実現した場合の説明図である。図10C、図10Dは、LBPLocalBinaryPatternを用いた特徴量生成、及びSVM方式を用いた識別器の回路構成である。それぞれ演算のグループを演算回路a1a2、演算回路b1b2という様に記している。コンフィギュレーション例1~コンフィギュレーション例5にて、それぞれの処理について第1の演算器アレイ101、及び第2の演算器アレイ102のいずれで実現できるか説明したが、その説明に基づいたプロセッサエレメント103、及び110の機能割り当てを図10A、図10Bに示す。各々のエレメントに機能subabsaddtree...を記し、接続関係を矢印で示している。さらにエレメントと先に述べた演算のグループの対応関係として、複数のエレメント毎に演算回路a1a2、演算回路b1b2という様に記している。以上のように、本コンフィギュレーション例によれば、第1の演算器アレイ101、及び第2の演算器アレイ102に機能の過不足無く処理を割り当てることが出来ることがわかる。また処理の流れという観点からも、第1の演算器アレイ101から第2の演算器アレイ102への1方向で実現できるため、不要な双方向のデータ伝達を不要に出来る。コンフィギュレーション例8図11A、図11Bは、コンフィギュレーション例5で説明した差分絶対値和SADSumofAbsoluteDifferenceを用いたパターンマッチングを第1の演算器アレイ101と、第2の演算器アレイ102で実現した場合の説明図である。図11Cは、差分絶対値和SADSumofAbsoluteDifferenceを用いたパターンマッチングの回路構成である。それぞれ演算のグループを演算回路a1a2、演算回路b1b2という様に記している。コンフィギュレーション例1~コンフィギュレーション例5にて、それぞれの処理について第1の演算器アレイ101、及び第2の演算器アレイ102のいずれで実現できるか説明したが、その説明に基づいたプロセッサエレメント103、及び110の機能割り当てを図11aに示す。各々のエレメントに機能subabsmac...を記し、接続関係を矢印で示している。さらにエレメントと先に述べた演算のグループの対応関係として、複数のエレメント毎に演算回路a1a2、演算回路b1b2という様に記している。以上のように、本コンフィギュレーション例によれば、第1の演算器アレイ101、及び第2の演算器アレイ102に機能の過不足無く処理を割り当てることが出来ることがわかる。また処理の流れという観点からも、第1の演算器アレイ101から第2の演算器アレイ102への1方向で実現できるため、不要な双方向のデータ伝達を不要に出来る。処理割り当て変更例1以上のように、本発明を用いることで、第1の演算器アレイ101と第2の演算器アレイ102の組み合わせにより、機能の過不足無く画像認識の処理を割り当てることを説明した。これら処理の割り当ては適宜変更することが出来る。図12A、図12Bに特徴量ベース識別方式における、処理割り当て変更の例を示す。例えば、車の前方安全確認のために対象物を識別する場合、1201、1202に示すように、周辺環境が市街地の場合、山道の場合、それぞれにおいて対象物が人、動物と異なるため、対象物に応じて特徴量、あるいは識別器の手法を変更したほうが望ましい。また、1203、1204に示すように、昼間と夜間において画像の輝度、コントラスト等が大きく異なるため、識別精度を上げるために環境に応じて特徴量、あるいは識別器の手法を変更したほうが望ましい。これら組み合わせをまとめた例を1205に示す。対象物、環境に応じてシーンA、B、C、Dとしている。先のコンフィギュレーション例で示したように、本発明では第1の演算器アレイ101と第2の演算器アレイ102の組み合わせにより、特徴量の計算手法、識別器の手法を自在に実現することが出来る。例えば、1206に示したように、シーンAでは、特徴量としてHOG、識別器としてAdaboostを使用し、またシーンBでは、特徴量としてLBP、識別企図してはSVMを使用する、ということが出来る。また、既に説明した特徴量には拘らず、例えばHOG、LBPの変形版1206ではHOG2、LBP2と記載、Adaboostの変形版1206ではAdaboost2と記載、あるいは新規の手法を第1の演算器アレイ101と第2の演算器アレイ102の組み合わせで実現することも出来る。既にで述べたように本発明によれば、特徴量においては輝度勾配エッジ特徴量、輝度パターンテクスチャ特徴量いずれにおいても実現でき、さらに主要な処理要素である、識別器、SAD累算を効率よく実現できるため、新規の手法においても本発明が網羅した機能によって実現出来る。処理割り当て変更例2図13A~図13Cにパターンマッチング方式における、処理割り当て変更の例を示す。先に説明したとおり、SAD演算では単位ブロックにおける各ピクセルの絶対値差分の累積を求めるため、図13Aに示すようにピクセル毎の差分絶対値に分布が存在する場合、SAD演算範囲の大小によっては、例えば図13AでSAD演算範囲1、SAD演算範囲2の2通りを考えた場合、図13Bに示したように、SAD演算範囲が狭いSAD演算範囲1場合は、SAD単位ブロック座標SAD演算開始位置に応じた累算量の変動が大きいが、SAD演算範囲が広いSAD演算範囲2場合は、累算量の変動が小さい。この特徴は、例えば単位ブロック座標によって検出感度を高めたい場合は、変動量が大きくなるSAD演算範囲とし、逆にノイズ成分の平滑効果を高めたい場合は、変動量が小さくなるSAD演算範囲とする、という効果に応用できる。すなわち、図13Cのように単位ブロック形状を変更1301、1302によって画像に適したSAD演算を実現できる。本発明では、それぞれの単位ブロック形状に応じたSAD演算回路1303、1304を割り当てることが出来るため、画像に適したパターンマッチングを実現できる。画像認識システム構成例1処理割り当て変更例1、2に示したように環境、識別対象、画像の特徴、などに応じて第1の演算器アレイ101と第2の演算器アレイ102の処理割り当ての変更を行うことで、認識精度を最適化することが出来る。この特徴を生かした画像認識システム構成を図14Aに示す。画像認識システム1401は、カメラ1402に接続される。画像認識システム1401は、ビデオIF1403、CPU1404、図1Aの説明で述べた画像認識プロセッサ1405、メモリ1406、各々を接続するバス1407で構成される。またメモリ1406には1409に示すように、各シーン、画像特徴に応じたコンフィギュレーション設定1、設定2、が格納されている。例えば、図14Bに示すように、シーン、画像特徴の変更1408の有無をCPU1404が監視し、変更が発生すると、メモリ1406に格納されたコンフィギュレーション情報1409のうち、適切なものを選択して、画像認識プロセッサ1405へ設定する。これにより、シーン、画像特徴に応じた画像認識システムが実現できる。画像認識システム構成例2画像認識システム構成例1に示した画像認識システムを用いたセットの例を説明する。近年、監視カメラ、車載カメラ、デジタルスチルカメラなど、人物や非人物を検知する画像認識技術が幅広く使用されているが、それぞれの用途において以下のような課題がある。監視カメラ:設置場所の周辺環境明るさ、障害物の色模様、対象物人物高さ、服装、人数によっては、誤検知、検知漏れが発生する。車載カメラ:走行環境明るさ、路面周囲環境、対象物人、動物によっては、誤検知、検知漏れが発生する。デジタルスチルカメラ:撮影環境明るさ、路面周囲環境、対象物人、動物によっては、誤検知、検知漏れが発生する。こういった課題に対し、処理割り当て変更例1、2に示したような画像特徴に応じた特徴量生成、識別器を切りかえる、あるいはパターンマッチングの差分絶対値和計算における、単位ブロック形状を変更することで、誤検知、検知漏れを防ぐことが出来る。図15Aは、監視カメラシステムにおける画像認識システム構成例である。環境センサー1501、画像履歴データベース1502、画像認識システム1401から構成される。環境センサー1501、画像履歴データベース1502の情報は、CPU1404で実現される認識手法判定コンフィギュレーション切り替え部に入力される。この環境センサー1501から明るさ、時間情報が入力され、また画像履歴データベース1502から過去の監視カメラ映像の履歴情報、例えば人数、画面内の滞留時間などが入力されることで、CPU1404にて設置場所の周辺環境、及び対象物の分析がなされる。この分析の結果、認識手法を判定し、コンフィギュレーションを切り替えることで、画像認識プロセッサ1405にて該当の認識手法による処理が実行できる。図15Bは、車載カメラシステムにおける画像認識システム構成例である。環境センサー1503、地理情報センサー1504、走行情報センサー1505、画像認識システム1401から構成される。環境センサー1503、地理情報センサー1504、走行情報センサー1505の情報は、CPU1404で実現される認識手法判定コンフィギュレーション切り替え部に入力される。この環境センサー1503から明るさ、時間情報が入力され、また地理情報センサー1504から地理情報、例えば現在の位置、周辺の道路状況などが入力される。また走行情報センサー1505から走行情報、例えば車速、ハンドル角度などが入力されることで、CPU1404にて走行環境、及び対象物の分析がなされる。この分析の結果、認識手法を判定し、コンフィギュレーションを切り替えることで、画像認識プロセッサ1405にて該当の認識手法による処理が実行できる。図15Cは、デジタルスチルカメラシステムにおける画像認識システム構成例である。環境センサー1506、撮影モードセレクタ1507、画像認識システム1401から構成される。環境センサー1506、撮影モードセレクタ1507の情報は、CPU1404で実現される認識手法判定コンフィギュレーション切り替え部に入力される。この環境センサー1506から明るさ、時間情報が入力され、また撮影モードセレクタ1507から撮影モード、例えば人物写真か風景写真か、あるいはフラッシュ使用有無などが入力されることで、CPU1404にて撮影環境、及び対象物の分析がなされる。この分析の結果、認識手法を判定し、コンフィギュレーションを切り替えることで、画像認識プロセッサ1405にて該当の認識手法による処理が実行できる。以上、本発明の画像認識プロセッサについて、実施形態に基づいて説明したが、本発明は、この実施形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。