"半導体基板と、前記半導体基板の主面上に形成され、互いに隣り合う第1ゲート電極および第2ゲート電極と、前記第1ゲート電極の前記第2ゲート電極に対向する側の第1側壁上に形成された第1サイドウォールスペーサと、前記第2ゲート電極の前記第1ゲート電極に対向する側の第2側壁上に形成された第2サイドウォールスペーサと、前記半導体基板の主面上に、前記第1および第2ゲート電極と前記第1および第2サイドウォールスペーサとを覆うように形成された第1絶縁膜と、前記第1および第2ゲート電極と前記第1および第2サイドウォールスペーサとを覆うように、前記第1絶縁膜上に形成された第2絶縁膜と、前記第1および第2ゲート電極と前記第1および第2サイドウォールスペーサとを覆うように、前記第2絶縁膜上に形成された第3絶縁膜と、を有する半導体装置であって、前記第1絶縁膜および前記第2絶縁膜のそれぞれは、窒化シリコンからなりかつ引張応力膜として機能し、前記第3絶縁膜は、酸化シリコン系の絶縁膜からなり、前記第1サイドウォールスペーサと前記第2サイドウォールスペーサとの間の間隔をL0とし、前記第1絶縁膜の膜厚をT1とし、前記第1サイドウォールスペーサの側面上の前記第1絶縁膜と前記第2サイドウォールスペーサの側面上の前記第1絶縁膜との間の間隔をL1とし、前記第2絶縁膜の膜厚をT2としたときに、L0/2>T1かつL1/2≦T2が成り立ち、前記第1絶縁膜の水素含有率は、前記第2絶縁膜の水素含有率よりも小さいことを特徴とする半導体装置。請求項1記載の半導体装置において、前記第1絶縁膜の水素含有率は、前記第2絶縁膜の水素含有率の1/3以下であることを特徴とする半導体装置。請求項2記載の半導体装置において、前記第1絶縁膜の引張応力は、前記第2絶縁膜の引張応力よりも大きいことを特徴とする半導体装置。請求項3記載の半導体装置において、前記第1絶縁膜は、複数の窒化シリコン膜の積層膜からなり、前記第1絶縁膜を構成する前記複数の窒化シリコン膜のそれぞれの水素含有率は、前記第2絶縁膜の水素含有率よりも小さいことを特徴とする半導体装置。請求項4記載の半導体装置において、前記第1ゲート電極および前記第2ゲート電極は、それぞれnチャネル型MISFETのゲート電極であることを特徴とする半導体装置。請求項5記載の半導体装置において、前記第3、第2および第1絶縁膜に形成されたコンタクトホールと、前記コンタクトホール内に形成された導電性のプラグとを更に有することを特徴とする半導体装置。a半導体基板の主面上に、互いに隣り合う第1ゲート電極および第2ゲート電極を形成する工程、b前記第1ゲート電極の前記第2ゲート電極に対向する側の第1側壁上に第1サイドウォールスペーサを、前記第2ゲート電極の前記第1ゲート電極に対向する側の第2側壁上に第2サイドウォールスペーサを、それぞれ形成する工程、c前記半導体基板の主面上に、前記第1および第2ゲート電極と前記第1および第2サイドウォールスペーサとを覆うように、窒化シリコンからなりかつ引張応力膜として機能する第1絶縁膜を形成する工程、d前記第1および第2ゲート電極と前記第1および第2サイドウォールスペーサとを覆うように、前記第1絶縁膜上に、第2絶縁膜を形成する工程、e前記第1および第2ゲート電極と前記第1および第2サイドウォールスペーサとを覆うように、前記第2絶縁膜上に第3絶縁膜を形成する工程、を有する半導体装置の製造方法であって、前記第1絶縁膜および前記第2絶縁膜のそれぞれは、窒化シリコンからなりかつ引張応力膜として機能し、前記第3絶縁膜は、酸化シリコン系の絶縁膜からなり、前記b工程で形成された前記第1サイドウォールスペーサと前記第2サイドウォールスペーサとの間の間隔をL0とし、前記c工程における前記第1絶縁膜の堆積膜厚をT1とし、前記d工程で前記第2絶縁膜を形成する前の段階における前記第1サイドウォールスペーサの側面上の前記第1絶縁膜と前記第2サイドウォールスペーサの側面上の前記第1絶縁膜との間の間隔をL1とし、前記d工程における前記第2絶縁膜の堆積膜厚をT2としたときに、L0/2>T1かつL1/2≦T2が成り立ち、前記c工程で形成された前記第1絶縁膜に対しては、前記第1絶縁膜の成膜後に前記第1絶縁膜の引張応力を増大する処理を施し、前記d工程で形成された前記第2絶縁膜に対しては、前記第2絶縁膜の成膜後に前記第2絶縁膜の引張応力を増大する処理を施さないことを特徴とする半導体装置の製造方法。請求項7記載の半導体装置の製造方法において、前記引張応力を増大する処理は、紫外線照射処理、電子ビーム照射処理、マイクロ波照射処理または熱処理であることを特徴とする半導体装置の製造方法。請求項8記載の半導体装置の製造方法において、前記引張応力を増大する処理は、紫外線照射処理であり、前記c工程では、前記第1絶縁膜の成膜後に前記第1絶縁膜に対して紫外線照射処理を行い、前記d工程で形成された前記第2絶縁膜に対しては、紫外線照射処理を行わないことを特徴とする半導体装置の製造方法。請求項9記載の半導体装置の製造方法において、前記第1ゲート電極および前記第2ゲート電極は、それぞれnチャネル型MISFETのゲート電極であることを特徴とする半導体装置の製造方法。請求項10記載の半導体装置の製造方法において、前記c工程で形成された前記第1絶縁膜の引張応力は、前記d工程で形成された前記第2絶縁膜の引張応力よりも大きいことを特徴とする半導体装置の製造方法。請求項11記載の半導体装置の製造方法において、前記c工程では、プラズマCVD法により前記第1絶縁膜を成膜した後、大気暴露させることなく、前記第1絶縁膜に対して紫外線照射処理を行い、該紫外線照射処理の後、大気暴露させることなく、前記d工程でプラズマCVD法により前記第2絶縁膜を成膜することを特徴とする半導体装置の製造方法。請求項7記載の半導体装置の製造方法において、前記c工程では、c1窒化シリコン膜を形成する工程と、c2前記c1工程後、前記c1工程で形成された前記窒化シリコン膜に対して引張応力を増大する処理を施す工程と、を複数回繰り返すことにより、複数の前記窒化シリコン膜の積層膜からなる前記第1絶縁膜が形成されることを特徴とする半導体装置の製造方法。請求項7記載の半導体装置の製造方法において、前記c工程では、前記第1絶縁膜はプラズマCVD法で形成され、前記d工程では、前記第2絶縁膜はプラズマCVD法で形成されることを特徴とする半導体装置の製造方法。請求項14記載の半導体装置の製造方法において、前記c工程では、プラズマCVD法による前記第1絶縁膜の成膜温度は400°C以上であり、前記d工程では、プラズマCVD法による前記第2絶縁膜の成膜温度は400°C以上であることを特徴とする半導体装置の製造方法。請求項7記載の半導体装置の製造方法において、f前記e工程後、前記第3、第2および第1絶縁膜にコンタクトホールを形成する工程、g前記コンタクトホール内に導電性のプラグを形成する工程、を更に有することを特徴とする半導体装置の製造方法。a半導体基板の主面上に、互いに隣り合う第1ゲート電極および第2ゲート電極を形成する工程、b前記第1ゲート電極の前記第2ゲート電極に対向する側の第1側壁上に第1サイドウォールスペーサを、前記第2ゲート電極の前記第1ゲート電極に対向する側の第2側壁上に第2サイドウォールスペーサを、それぞれ形成する工程、c前記半導体基板の主面上に、前記第1および第2ゲート電極と前記第1および第2サイドウォールスペーサとを覆うように、窒化シリコンからなりかつ引張応力膜として機能する第1絶縁膜を形成する工程、d前記第1および第2ゲート電極と前記第1および第2サイドウォールスペーサとを覆うように、前記第1絶縁膜上に、第2絶縁膜を形成する工程、e前記第1および第2ゲート電極と前記第1および第2サイドウォールスペーサとを覆うように、前記第2絶縁膜上に第3絶縁膜を形成する工程、を有する半導体装置の製造方法であって、前記第1絶縁膜および前記第2絶縁膜のそれぞれは、窒化シリコンからなりかつ引張応力膜として機能し、前記第3絶縁膜は、酸化シリコン系の絶縁膜からなり、前記b工程で形成された前記第1サイドウォールスペーサと前記第2サイドウォールスペーサとの間の間隔をL0とし、前記c工程における前記第1絶縁膜の堆積膜厚をT1とし、前記d工程で前記第2絶縁膜を形成する前の段階における前記第1サイドウォールスペーサの側面上の前記第1絶縁膜と前記第2サイドウォールスペーサの側面上の前記第1絶縁膜との間の間隔をL1とし、前記d工程における前記第2絶縁膜の堆積膜厚をT2としたときに、L0/2>T1かつL1/2≦T2が成り立ち、前記c工程で形成された前記第1絶縁膜に対しては、前記第1絶縁膜の成膜後に前記第1絶縁膜の引張応力を増大する第1処理を施し、前記d工程で形成された前記第2絶縁膜に対しては、前記第2絶縁膜の成膜後に前記第2絶縁膜の引張応力を増大する第2処理を施し、前記第1処理の条件と前記第2処理の条件とが異なることを特徴とする半導体装置の製造方法。請求項17記載の半導体装置の製造方法において、前記第1処理よりも前記第2処理の方が、引張応力の増大作用が小さいことを特徴とする半導体装置の製造方法。請求項18記載の半導体装置の製造方法において、前記第1処理および前記第2処理は、紫外線照射処理であり、前記第2処理における紫外線の照度は、前記第1処理における紫外線の照度よりも小さいことを特徴とする半導体装置の製造方法。本発明者の検討によれば、次のことが分かった。nチャネル型MISFETを覆うように引張応力膜を形成すると、nチャネル型MISFETのチャネル領域における電子の移動度が増加するなどして、nチャネル型MISFETのチャネルを流れるオン電流を増加させることができ、nチャネル型MISFETを備えた半導体装置の性能を向上させることができる。この引張応力膜としては、窒化シリコン膜が好適である。引張応力による電子の移動度の増加のためには、引張応力膜の引張応力を大きくすることが有効である。引張応力を大きくする手法として、プラズマCVD法で窒化シリコン膜を成膜してから、その窒化シリコン膜に対して紫外線を照射する処理を行う手法がある。紫外線照射処理を施すことで、窒化シリコン膜の引張応力を増大することができる。しかしながら、引張応力膜としての窒化シリコン膜に対して紫外線照射を施すと、窒化シリコン膜にクラックまたは亀裂が発生する可能性がある。引張応力膜としての窒化シリコン膜にクラックまたは亀裂が発生すると、引張応力膜としての機能を損なったり、半導体装置の信頼性の低下を招く虞がある。このため、引張応力膜の引張応力の増大を図りながら、引張応力膜におけるクラックまたは亀裂の発生を防止することが望まれる。本発明の目的は、半導体装置の性能を向上できる技術を提供することにある。また、本発明の他の目的は、半導体装置の信頼性を向上できる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。代表的な実施の形態による半導体装置は、半導体基板と、半導体基板の主面上に形成されて互いに隣り合う第1ゲート電極および第2ゲート電極と、第1ゲート電極の第2ゲート電極に対向する側の第1側壁上に形成された第1サイドウォールスペーサと、第2ゲート電極の第1ゲート電極に対向する側の第2側壁上に形成された第2サイドウォールスペーサとを有している。更に、半導体基板の主面上に第1および第2ゲート電極と第1および第2サイドウォールスペーサとを覆うように形成された第1絶縁膜と、第1および第2ゲート電極と第1および第2サイドウォールスペーサとを覆うように第1絶縁膜上に形成された第2絶縁膜と、第1および第2ゲート電極と第1および第2サイドウォールスペーサとを覆うように第2絶縁膜上に形成された第3絶縁膜とを有する。第1絶縁膜および第2絶縁膜のそれぞれは、窒化シリコンからなりかつ引張応力膜として機能し、第3絶縁膜は、酸化シリコン系の絶縁膜からなる。第1サイドウォールスペーサと第2サイドウォールスペーサとの間の間隔をL0とし、第1絶縁膜の膜厚をT1とし、第1サイドウォールスペーサの側面上の第1絶縁膜と第2サイドウォールスペーサの側面上の第1絶縁膜との間の間隔をL1とし、第2絶縁膜の膜厚をT2としたときに、L0/2>T1かつL1/2≦T2が成り立つ。そして、第1絶縁膜の水素含有率水素含有量は第2絶縁膜の水素含有率水素含有量よりも小さい。また、代表的な実施の形態による半導体装置の製造方法は、a半導体基板の主面上に、互いに隣り合う第1ゲート電極および第2ゲート電極を形成する工程、b第1ゲート電極の第2ゲート電極に対向する側の第1側壁上に第1サイドウォールスペーサを、第2ゲート電極の第1ゲート電極に対向する側の第2側壁上に第2サイドウォールスペーサを、それぞれ形成する工程を有する。更に、c半導体基板の主面上に、第1および第2ゲート電極と第1および第2サイドウォールスペーサとを覆うように、窒化シリコンからなりかつ引張応力膜として機能する第1絶縁膜を形成する工程、d第1および第2ゲート電極と第1および第2サイドウォールスペーサとを覆うように、第1絶縁膜上に、第2絶縁膜を形成する工程を有する。更に、e第1および第2ゲート電極と第1および第2サイドウォールスペーサとを覆うように、第2絶縁膜上に第3絶縁膜を形成する工程を有する。第1絶縁膜および第2絶縁膜のそれぞれは、窒化シリコンからなりかつ引張応力膜として機能し、第3絶縁膜は、酸化シリコン系の絶縁膜からなる。b工程で形成された第1サイドウォールスペーサと第2サイドウォールスペーサとの間の間隔をL0とし、c工程における第1絶縁膜の堆積膜厚をT1とし、d工程で第2絶縁膜を形成する前の段階における第1サイドウォールスペーサの側面上の第1絶縁膜と第2サイドウォールスペーサの側面上の第1絶縁膜との間の間隔をL1とし、d工程における第2絶縁膜の堆積膜厚をT2としたときに、L0/2>T1かつL1/2≦T2が成り立つ。そして、c工程で形成された第1絶縁膜に対しては、第1絶縁膜の成膜後に第1絶縁膜の引張応力を増大する処理を施し、d工程で形成された第2絶縁膜に対しては、第2絶縁膜の成膜後に第2絶縁膜の引張応力を増大する処理を施さない。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。代表的な実施の形態によれば、半導体装置の性能を向上させることができる。また、半導体装置の信頼性を向上させることができる。以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。実施の形態1<半導体装置の製造工程について>本実施の形態の半導体装置の製造工程を図面を参照して説明する。図1~図10は、本発明の一実施の形態である半導体装置、ここではnチャネル型のMISFETMetalInsulatorSemiconductorFieldEffectTransistor:MIS型電界効果トランジスタを有する半導体装置の製造工程中の要部断面図である。本実施の形態の半導体装置は、半導体基板1に形成された複数のnチャネル型MISFETを有しているが、図1~図10には、それらを代表して、2つのnチャネル型MISFET後述のnチャネル型MISFETQn1,Qn2に対応が形成される領域の断面が示されている。まず、図1に示されるように、例えば1~10Ωcm程度の比抵抗を有するp型の単結晶シリコンなどからなる半導体基板半導体ウエハ1を準備する。それから、半導体基板1の主面に素子分離領域を形成する。素子分離領域は、図1~図10には示されていないが、後述の図32~図39に示される素子分離領域2がこれに対応している。素子分離領域は酸化シリコンなどの絶縁体からなり、例えばSTIShallowTrenchIsolation法により形成される。例えば、半導体基板1に素子分離溝素子分離用の溝を形成してから、この素子分離溝に絶縁膜を埋め込むことで、素子分離溝に埋め込まれた絶縁膜からなる素子分離領域を形成することができる。次に、半導体基板1の主面から所定の深さに渡ってp型ウエルPWを形成する。p型ウエルPWは、半導体基板1のnチャネル型MISFETを形成する領域に形成され、半導体基板1において、p型ウエルPWは、素子分離領域2によって規定された活性領域に形成される。p型ウエルPWは、半導体基板1に、例えばホウ素Bなどのp型の不純物をイオン注入することなどによって形成することができる。また、p型ウエルPWの形成前または形成後に、半導体基板1の上層部に対して、後で形成されるMISFETのしきい値調整用のイオン注入いわゆるチャネルドープイオン注入を必要に応じて行なうこともできる。次に、例えばフッ酸HF水溶液を用いたウェットエッチングなどにより半導体基板1の表面を清浄化洗浄した後、半導体基板1の表面すなわちp型ウエルPWの表面上にゲート絶縁膜3を形成する。ゲート絶縁膜3は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。次に、図2に示されるように、ゲート絶縁膜3上にゲート電極GEを形成する。ゲート電極GEを形成するには、例えば、半導体基板1の主面上すなわちゲート絶縁膜3上に、多結晶シリコン膜ドープトポリシリコン膜などの導電体膜を形成してから、この導電体膜をフォトリソグラフィ技術およびドライエッチング技術を用いてパターニングすればよい。これにより、パターニングされた導電体膜からなるゲート電極GEが、p型ウエルPWの表面上にゲート絶縁膜3を介して形成される。図2には、半導体基板1の主面上に形成された複数のゲート電極GEのうち、ゲート長方向ゲート電極GE1,GE2のゲート長方向に互いに隣り合うゲート電極GE1,GE2が示されている。次に、図3に示されるように、p型ウエルPWのゲート電極GEの両側の領域にリンPまたはヒ素Asなどのn型の不純物をイオン注入することにより、n-型半導体領域不純物拡散層EX1を形成する。このn-型半導体領域EX1形成用のイオン注入時には、半導体基板1p型ウエルPWにゲート電極GEをマスクとしてイオン注入する。n-型半導体領域EX1形成用のイオン注入では、p型ウエルPWにおけるゲート電極GEの直下の領域には、ゲート電極GEに遮蔽されることでイオン注入されない。次に、図4に示されるように、各ゲート電極GEの側壁上に、側壁絶縁膜絶縁膜として、例えば酸化シリコンまたは窒化シリコンあるいはそれら絶縁膜の積層膜などからなるサイドウォールスペーササイドウォール、側壁スペーサ、側壁絶縁膜SWを形成する。例えば、半導体基板1上にゲート電極GEを覆うように酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜を堆積し、この酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜をRIEReactiveIonEtching法などにより異方性エッチングすることによって、サイドウォールスペーサSWを形成することができる。この場合、サイドウォールスペーサSWは、ゲート電極GEの側壁上に残存する酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜からなる。次に、図5に示されるように、p型ウエルPWのゲート電極GEおよびサイドウォールスペーサSWの両側の領域にリンPまたはヒ素Asなどのn型の不純物をイオン注入することにより、n型半導体領域SD1ソース、ドレインを形成する。このn型半導体領域SD1形成用のイオン注入時には、半導体基板1p型ウエルPWに、ゲート電極GEおよびその側壁上のサイドウォールスペーサSWをマスクとしてイオン注入する。このため、n-型半導体領域EX1は、ゲート電極GEに整合自己整合して形成され、n型半導体領域SD1はサイドウォールスペーサSWに整合自己整合して形成される。n型半導体領域SD1形成用のイオン注入では、p型ウエルPWにおけるゲート電極GEおよびサイドウォールスペーサSWの直下の領域には、ゲート電極GEおよびサイドウォールスペーサSWに遮蔽されることで、イオン注入されない。イオン注入後、導入された不純物の活性化のためのアニール処理活性化アニール、熱処理を行う。これにより、n-型半導体領域EX1およびn型半導体領域SD1などに導入された不純物を活性化することができる。このようにして、図5に示されるような構造が得られ、p型ウエルPWに、電界効果トランジスタとしてnチャネル型MISFETQnが形成される。n型半導体領域SD1は、n-型半導体領域EX1よりも不純物濃度が高くかつ接合深さが深い。これにより、nチャネル型MISFETQnのソースまたはドレインとして機能するn型の半導体領域不純物拡散層が、n型半導体領域SD1およびn-型半導体領域EX1により形成される。従って、nチャネル型MISFETQnのソースドレイン領域は、LDDLightlydopedDrain構造を有している。n型半導体領域SD1は、nチャネル型MISFETQnのソースまたはドレイン用の半導体領域ソースドレイン領域とみなすことができる。ゲート電極GEは、nチャネル型MISFETQnのゲート電極として機能する。なお、図5には、nチャネル型MISFETQnとして2つのnチャネル型MISFETQn1,Qn2が示されているが、nチャネル型MISFETQn1のゲート電極であるゲート電極GE1とnチャネル型MISFETQn2のゲート電極であるゲート電極GE2とは、ゲート長方向ゲート電極GE1,GE2のゲート長方向に互いに隣り合っている。また、nチャネル型MISFETQn1とnチャネル型MISFETQn2とは、ゲート電極GE1とゲート電極GE2との間に位置するソースまたはドレイン用のn型半導体領域SD1を共有共用している。次に、図6に示されるように、サリサイド技術により、nチャネル型MISFETQnのゲート電極GEおよびソースドレイン領域n型半導体領域SD1の表面上層部に、低抵抗の金属シリサイド層4を形成する。例えば、ゲート電極GEおよびn型半導体領域SD1の表面上面を露出させてから、ゲート電極GEおよびn型半導体領域SD1上を含む半導体基板1の主面全面上に、コバルトCo膜またはニッケルNi膜などの金属膜をスパッタリング法などを用いて形成堆積し、熱処理によってこの金属膜とゲート電極GEおよびn型半導体領域SD1を構成する各シリコン領域を反応させる。これにより、ゲート電極GEおよびn型半導体領域SD1の表面に、それぞれ金属シリサイド層4が形成される。前記金属膜がコバルト膜の場合は、金属シリサイド層4はコバルトシリサイド層であり、前記金属膜がニッケル膜の場合は、金属シリサイド層4はニッケルシリサイド層である。前記金属膜にニッケル白金合金膜を用いれば、金属シリサイド層4はニッケル白金シリサイド層となる。その後、未反応の金属膜は除去する。金属シリサイド層4を形成したことで、ゲート電極GEおよびn型半導体領域SD1の拡散抵抗やコンタクト抵抗などを低抵抗化することができる。なお、ゲート電極GE上に金属シリサイド層4を形成した場合には、ゲート電極GE上の金属シリサイド層4もゲート電極GEの一部とみなすこともできる。次に、図7に示されるように、半導体基板1の主面全面上に、引張応力用の絶縁膜として窒化シリコン膜5を形成する。窒化シリコン膜5は、ゲート電極GE、サイドウォールスペーサSWおよびn型半導体領域SD1を覆うように、金属シリサイド層4上を含む半導体基板1の主面上に形成される。この窒化シリコン膜5は、引張応力膜である。本実施の形態では、窒化シリコン膜5は、複数の窒化シリコン膜の積層膜として形成されるが、窒化シリコン膜5の構成および形成法については、後でより詳細に説明する。図面の簡略化のために、図7~図10では、窒化シリコン膜5を単層として示してあるが、実際には、窒化シリコン膜5は後述のように窒化シリコン膜5aと窒化シリコン膜5bと窒化シリコン膜5cとの積層膜である。本実施の形態で形成している窒化シリコン膜5は、引張応力膜である。また、窒化シリコン膜5を構成している後述の窒化シリコン膜5a,5b,5cのそれぞれも、引張応力膜である。なお、本実施の形態および以下の実施の形態2において、引張応力膜とは、その引張応力膜を形成した半導体基板に引張応力を与える膜絶縁膜であり、半導体基板上に引張応力膜が形成された領域では、その引張応力膜によって半導体基板に引張応力が作用している与えられている、生じている。nチャネル型MISFETが形成された半導体基板におけるチャネル領域に引張応力膜によって引張応力が作用すると、電子の移動度が増加するなどして、nチャネル型MISFETのチャネルを流れるオン電流を増加させることができる。また、引張応力膜を、引張の応力膜という場合もある。一方、圧縮応力膜とは、その圧縮応力膜を形成した半導体基板に圧縮応力を与える膜絶縁膜であり、半導体基板上に圧縮応力膜が形成された領域では、その圧縮応力膜によって半導体基板に圧縮応力が作用している与えられている、生じている。pチャネル型MISFETが形成された半導体基板におけるチャネル領域に圧縮応力膜によって圧縮応力が作用すると、正孔の移動度が増加するなどして、pチャネル型MISFETのチャネルを流れるオン電流を増加させることができる。また、圧縮応力膜を、圧縮の応力膜という場合もある。本実施の形態では、nチャネル型MISFETQnnチャネル型MISFETQn1,Qn2を含むを覆うように、引張応力膜である窒化シリコン膜5を形成しているため、nチャネル型MISFETQnのチャネル領域における電子の移動度が増加するなどして、nチャネル型MISFETQnのチャネルを流れるオン電流駆動電流を増加させることができる。このため、nチャネル型MISFETQnを備えた半導体装置の性能を向上させることができる。また、引張応力膜としては、窒化シリコン膜以外にSiON膜酸窒化シリコン膜やSiCN膜炭窒化シリコン膜もあるが、窒化シリコン膜に比べて、SiON膜やSiCN膜は、高い引張応力を得ることが難しいため、本実施の形態では、引張応力膜として窒化シリコン膜5を使用している。本実施の形態では、窒化シリコンからなる引張応力膜ここでは窒化シリコン膜5を用いることで、半導体基板に作用する引張応力を高めることができ、nチャネル型MISFETQnのオン電流駆動電流の向上効果を高めることができる。窒化シリコン膜5の引張応力は、好ましくは1.5GPa以上とする。次に、図8に示されるように、半導体基板1の主面全面上に、すなわち窒化シリコン膜5上に、酸化シリコン系の絶縁膜として層間絶縁膜6を形成する。層間絶縁膜6の膜厚は、窒化シリコン膜5の膜厚よりも厚い。層間絶縁膜6としては、酸化シリコン系の絶縁膜すなわち酸化膜系絶縁膜を用いる。ここで、酸化シリコン系の絶縁膜酸化膜系絶縁膜とは、酸化シリコンを主体とする絶縁膜であるが、炭素C、フッ素F、窒素N、ホウ素BおよびリンPのうちの一種以上を更に含有することもできる。層間絶縁膜6の形成後、層間絶縁膜6の表面をCMPChemicalMechanicalPolishing:化学的機械的研磨法により研磨するなどして、層間絶縁膜6の上面を平坦化する。次に、図9に示されるように、層間絶縁膜6上に形成したフォトレジストパターン図示せずをエッチングマスクとして用いて、層間絶縁膜6および窒化シリコン膜5をドライエッチングすることにより、層間絶縁膜6および窒化シリコン膜5にコンタクトホール貫通孔、孔CNTを形成する。コンタクトホールCNTは、層間絶縁膜6および窒化シリコン膜5からなる積層膜積層絶縁膜を貫通するように形成される。コンタクトホールCNTを形成するには、まず、窒化シリコン膜5に比較して層間絶縁膜6がエッチングされやすい条件で層間絶縁膜6のドライエッチングを行い、窒化シリコン膜5をエッチングストッパ膜として機能させることで、層間絶縁膜6にコンタクトホールCNTを形成する。それから、層間絶縁膜6に比較して窒化シリコン膜5がエッチングされやすい条件でコンタクトホールCNTの底部の窒化シリコン膜5をドライエッチングして除去することで、貫通孔としてのコンタクトホールCNTが形成される。n型半導体領域SD1の上部に形成されたコンタクトホールCNTの底部では、n型半導体領域SD1上の金属シリサイド層4が露出される。次に、コンタクトホールCNT内に、タングステンWなどからなる導電性のプラグ接続用導体部PGを形成する埋め込む。プラグPGを形成するには、例えば、コンタクトホールCNTの内部底部および側壁上を含む層間絶縁膜6上に、バリア導体膜例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜を形成する。それから、このバリア導体膜上にタングステン膜などからなる主導体膜をコンタクトホールCNTを埋めるように形成し、層間絶縁膜6上の不要な主導体膜およびバリア導体膜をCMP法またはエッチバック法などによって除去することにより、プラグPGを形成することができる。なお、図面の簡略化のために、図9では、プラグPGを構成するバリア導体膜および主導体膜タングステン膜を一体化して示してある。n型半導体領域SD1の上部に形成されたプラグPGは、その底部でn型半導体領域SD1の表面上の金属シリサイド層4と接して電気的に接続される。次に、図10に示されるように、プラグPGが埋め込まれた層間絶縁膜6上に、配線形成用の絶縁膜層間絶縁膜7を形成する。絶縁膜7は、単体膜または積層膜とすることができる。次に、シングルダマシン法により第1層目の配線を形成する。まず、レジストパターン図示せずをマスクとしたドライエッチングによって絶縁膜7の所定の領域に配線溝8を形成した後、半導体基板1の主面上すなわち配線溝8の底部および側壁上を含む絶縁膜上にバリア導体膜バリアメタル膜を形成する。バリア導体膜は、例えば窒化チタン膜、タンタル膜または窒化タンタル膜などを用いることができる。続いて、CVD法またはスパッタリング法などによりバリア導体膜上に銅のシード層図示せずを形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜主導体膜を形成する。銅めっき膜により配線溝8の内部を埋め込む。それから、配線溝8以外の領域の銅めっき膜、シード層およびバリアメタル膜をCMP法により除去して、銅を主導電材料とする第1層目の配線M1を形成する。なお、図面の簡略化のために、図10では、配線M1を構成する銅めっき膜、シード層およびバリアメタル膜を一体化して示してある。配線M1は、プラグPGを介してnチャネル型MISFETQnのソースまたはドレイン用のn型半導体領域SD1やゲート電極GEなどと電気的に接続されている。その後、デュアルダマシン法により2層目以降の配線を形成するが、ここでは図示およびその説明は省略する。また、配線M1はダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。<引張応力膜としての窒化シリコン膜形成工程について>次に、窒化シリコン膜5形成工程について、より詳細に説明する。図11は、引張応力膜としての窒化シリコン膜5形成工程の詳細を示すプロセスフロー図である。図12~図16は、本実施の形態の半導体装置の製造工程中の要部断面図であり、上記図1~図10と同じ断面領域が示されている。上述のように、本実施の形態では、窒化シリコン膜5は、複数の窒化シリコン膜の積層膜として形成されるが、窒化シリコン膜5形成工程について、以下具体的に説明する。上記図1~図6の工程を行って上記図6に相当する図12の構造が得られる。図12に示されるように、ゲート電極GE1とゲート電極GE2とは、ゲート長ゲート電極GE1GE2のゲート長方向に隣り合っており、ゲート電極GE1,GE2の側壁上にはサイドウォールスペーサSWが形成されている。サイドウォールスペーサSWのうち、ゲート電極GE1の側壁ゲート電極GE2に対向する側の側壁11a上に形成されたサイドウォールスペーサSWをサイドウォールスペーサ第1サイドウォールスペーサSW1と称し、ゲート電極GE2の側壁ゲート電極GE1に対向する側の側壁11b上に形成されたサイドウォールスペーサSWをサイドウォールスペーサ第2サイドウォールスペーサSW2と称するものとする。なお、ゲート電極GE1の側壁11aは、ゲート電極GE1の側壁のうち、ゲート電極GE2に対向する側の側壁であり、ゲート電極GE2の側壁11bは、ゲート電極GE2の側壁のうち、ゲート電極GE1に対向する側の側壁である。このため、ゲート電極GE1の側壁11aとゲート電極GE2の側壁11bとは互いに対向して向かい合って、隣り合っており、また、ゲート電極GE1の側壁11a上に形成されたサイドウォールスペーサSW1と、ゲート電極GE2の側壁11b上に形成されたサイドウォールスペーサSW2とは、互いに対向している向かい合っている、隣り合っている。図12の構造が得られた後、図13に示されるように、半導体基板1の主面全面上に、窒化シリコン膜5aを形成する図11のステップS1。窒化シリコン膜5aは、窒化シリコンからなる絶縁膜である。窒化シリコン膜5aは、ゲート電極GEゲート電極GE1,GE2を含む、サイドウォールスペーサSWサイドウォールスペーサSW1,SW2を含むおよびn型半導体領域SD1を覆うように、金属シリサイド層4上を含む半導体基板1の主面上に形成される。窒化シリコン膜5aは、プラズマCVDCVD:ChemicalVaporDeposition法を用いて形成することができる。窒化シリコン膜5aの具体的な成膜条件例を挙げると、例えば平行平板型プラズマCVD装置を用い、シランSiH4ガス、アンモニアNH3ガスおよび窒素N2ガスを、ガス流量比がSiH4:NH3:N2=1:5~10:5~20程度となるような割合で成膜用チャンバ後述の成膜用チャンバ23に対応に導入し、0.01~1W/cm2程度のRFパワー高周波パワーを印加することで、半導体基板1上に窒化シリコン膜5aを成膜することができる。成膜温度成膜時の半導体基板1の温度は、例えば250~450°C程度とすることができる。形成された窒化シリコン膜5aの厚み膜厚は、好ましくは1~25nmの範囲内とする。ここで、サイドウォールスペーサSW1とサイドウォールスペーサSW2との間の間隔距離をL0と表記するものとする。この間隔距離L0は、図12に示されている。間隔距離L0は、ゲート電極GE1またはゲート電極GE2のゲート長方向に平行な方向において、サイドウォールスペーサSW1とサイドウォールスペーサSW2との間の間隔距離を測定したものに対応している。また、窒化シリコン膜5aの膜厚をTaと表記する。窒化シリコン膜5aの膜厚Taは、図13に示されている。窒化シリコン膜5aの膜厚Taは、ステップS1における窒化シリコン膜5aの堆積膜厚堆積厚み、形成膜厚、形成厚みであり、ゲート電極GE1,GE2上における窒化シリコン膜5aの厚みに対応している。窒化シリコン膜5aの膜厚TaとサイドウォールスペーサSW1,SW2間の間隔L0とを比較すると、窒化シリコン膜5aの膜厚Taは、サイドウォールスペーサSW1,SW2間の間隔L0の半分よりも小さくなっている。すなわち、次の式1L0/2>Ta式1の関係が成り立っている。ステップS1において、窒化シリコン膜5aは、引張応力膜として形成される。引張応力膜は、プラズマCVD法で窒化シリコン膜ここでは窒化シリコン膜5aを形成し、その際の成膜条件成膜温度、成膜ガスの種類、ガスの圧力、高周波パワーなどを制御することで、形成することができる。これにより、ステップS1で形成される窒化シリコン膜5aを引張応力膜とすることができる。また、窒化シリコン膜5a,5b,5cは、それぞれ引張応力膜として形成されるが、高引張応力の膜として成膜するという観点で、窒化シリコン膜5a,5b,5cのそれぞれは、成膜温度を400°C以上としたプラズマCVD法により形成することが好ましい。引張応力膜として成膜した窒化シリコン膜の引張応力を更に増大させる処理として、紫外線照射処理がある。プラズマCVD法を用いて引張応力膜として成膜した窒化シリコン膜に対して紫外線照射処理紫外線を照射する処理を施すことで、紫外線照射前よりも大きな引張応力の窒化シリコン膜とすることができる。紫外線照射処理によって窒化シリコン膜の引張応力が増大するのは、紫外線照射によって窒化シリコン膜中の水素が脱離することにより、窒化シリコン膜が収縮して窒化シリコン膜におけるSiシリコンとN窒素との結合角が変化し、それによって窒化シリコン膜の引張応力が増大するためと考えられる。本実施の形態では、ステップS1で窒化シリコン膜5aをプラズマCVD法で成膜した後、この窒化シリコン膜5aに対して紫外線を照射する図11のステップS2。ステップS2の紫外線照射処理は、半導体基板1を加熱しながら行うことが好ましく、その加熱温度半導体基板1の温度は、例えば350~600°Cの範囲内とすることができる。ステップS2の紫外線照射処理は、不活性ガス雰囲気中、例えばヘリウムHe、アルゴンArまたは窒素N2雰囲気中、で行うことが好ましい。紫外線を照射する処理すなわち紫外線照射処理を、以下ではUVUV:ultraviolet照射処理とも称する。ステップS2のUV照射処理は、窒化シリコン膜5aの引張応力を増大させるように作用するため、窒化シリコン膜5aの引張応力を増大する処理とみなすことができる。すなわち、ステップS1で形成された窒化シリコン膜5aは引張応力膜であるが、ステップS2のUV照射処理により、引張応力膜である窒化シリコン膜5aの引張応力を更に増大させることができる。ステップS2のUV照射処理の後、図14に示されるように、半導体基板1の主面全面上に、すなわち窒化シリコン膜5a上に、窒化シリコン膜5bを形成する図11のステップS3。ステップS1では、半導体基板1の主面上に、ゲート電極GEゲート電極GE1,GE2を含むおよびサイドウォールスペーサSWサイドウォールスペーサSW1,SW2を含むを覆うように、窒化シリコン膜5aを形成している。このため、ステップS3では、窒化シリコン膜5bは、ゲート電極GEゲート電極GE1,GE2を含むおよびサイドウォールスペーサSWサイドウォールスペーサSW1,SW2を含むを覆うように、窒化シリコン膜5a上に形成される。ステップS3の窒化シリコン膜5b形成工程は、上記ステップS1の窒化シリコン膜5a形成工程と基本的には同じ手法により行うことができる。すなわち、窒化シリコン膜5bも、プラズマCVD法を用いて形成され、成膜温度や使用するガスなどの成膜条件は、上記ステップS1窒化シリコン膜5a成膜工程と同様とすることができる。ステップS1において窒化シリコン膜5aを引張応力膜として形成したのと同様に、ステップS3において、窒化シリコン膜5bは、引張応力膜として形成される。ここで、窒化シリコン膜5bの膜厚をTbと表記する。窒化シリコン膜5bの膜厚Tbは、図14に示されている。窒化シリコン膜5bの膜厚Tbは、ステップS3における窒化シリコン膜5bの堆積膜厚堆積厚み、形成膜厚、形成厚みであり、ゲート電極GE1,GE2上における窒化シリコン膜5bの厚みに対応している。また、窒化シリコン膜5aと窒化シリコン膜5bとの積層膜を、符号15を付して窒化シリコン膜15と表記すると、窒化シリコン膜15の膜厚Tabは、Tab=TaTbと表すことができる。窒化シリコン膜5a,5bは引張応力膜であるため、窒化シリコン膜15も引張応力膜である。窒化シリコン膜15の膜厚Tabは、図14に示されており、ゲート電極GE1,GE2上における窒化シリコン膜15の厚みに対応している。窒化シリコン膜5aの膜厚Taと窒化シリコン膜5bの膜厚TbとサイドウォールスペーサSW1,SW2間の間隔L0とを比較すると、窒化シリコン膜5aの膜厚Taと窒化シリコン膜5bの膜厚Tbとの合計すなわち窒化シリコン膜15の膜厚Tabは、サイドウォールスペーサSW1,SW2間の間隔L0の半分よりも小さくなっている。すなわち、次の式2L0/2>TaTbすなわちL0/2>Tab式2の関係が成り立っている。ここで、ステップS3で窒化シリコン膜5bを形成する前の段階すなわちステップS2のUV照射処理を行った後でかつステップS3の窒化シリコン膜5b形成工程を行う前の段階における、サイドウォールスペーサSW1の側面上の窒化シリコン膜5aとサイドウォールスペーサSW2の側面上の窒化シリコン膜5aとの間の間隔距離をLaと表記する。この間隔Laは、図13に示されている。間隔距離Laは、ゲート電極GE1またはゲート電極GE2のゲート長方向に平行な方向において、サイドウォールスペーサSW1の側面上の窒化シリコン膜5aとサイドウォールスペーサSW2の側面上の窒化シリコン膜5aとの間の間隔距離を測定したものに対応している。この間隔Laは、間隔L0から窒化シリコン膜5aの膜厚Taの2倍を差し引いた値になるため、次の式3La=L0-2Ta式3の関係が成り立つ。このため、上記式2は、次の式4La/2>Tb式4と等価である。すなわち、上記式2が成り立てば、上記式4も成り立つことになる。従って、窒化シリコン膜5bの膜厚Tbと、サイドウォールスペーサSW1の側面上の窒化シリコン膜5aとサイドウォールスペーサSW2の側面上の窒化シリコン膜5aとの間の間隔Laとを比較すると、上記式4の関係が成り立っている。本実施の形態では、ステップS3で窒化シリコン膜5bをプラズマCVD法で成膜した後、この窒化シリコン膜5bに対して紫外線を照射する図11のステップS4。ステップS4における窒化シリコン膜5bに対する紫外線照射処理UV照射処理は、上記ステップS2における窒化シリコン膜5aに対する紫外線照射処理UV照射処理と基本的には同じ手法により行うことができる。ステップS4のUV照射処理は、窒化シリコン膜5bの引張応力を増大させるように作用するため、窒化シリコン膜5bの引張応力を増大する処理とみなすことができる。すなわち、ステップS3で形成された窒化シリコン膜5bは引張応力膜であるが、ステップS4のUV照射処理により、引張応力膜である窒化シリコン膜5bの引張応力を更に増大させることができる。ステップS4のUV照射処理の後、図15に示されるように、半導体基板1の主面全面上に、すなわち窒化シリコン膜5b上に、窒化シリコン膜5cを形成する図11のステップS5。ステップS1,S3では、ゲート電極GEゲート電極GE1,GE2を含むおよびサイドウォールスペーサSWサイドウォールスペーサSW1,SW2を含むを覆うように、窒化シリコン膜5a,5bを形成している。このため、ステップS5では、窒化シリコン膜5cは、ゲート電極GEゲート電極GE1,GE2を含むおよびサイドウォールスペーサSWサイドウォールスペーサSW1,SW2を含むを覆うように、窒化シリコン膜5b上に形成される。ステップS5の窒化シリコン膜5c形成工程は、上記ステップS1の窒化シリコン膜5a形成工程や上記ステップS3の窒化シリコン膜5b形成工程と、基本的には同じ手法により行うことができる。すなわち、窒化シリコン膜5cも、プラズマCVD法を用いて形成され、成膜温度や使用するガスなどの成膜条件は、上記ステップS1窒化シリコン膜5a成膜工程や上記ステップS3窒化シリコン膜5b成膜工程と同様とすることができる。ステップS1,S3において窒化シリコン膜5a,5bを引張応力膜として形成したのと同様に、ステップS5において、窒化シリコン膜5cは、引張応力膜として形成される。ここで、窒化シリコン膜5cの膜厚をTcと表記する。窒化シリコン膜5cの膜厚Tcは、図15に示されている。窒化シリコン膜5cの膜厚Tcは、ステップS5における窒化シリコン膜5cの堆積膜厚堆積厚み、形成膜厚、形成厚みであり、ゲート電極GE1,GE2上における窒化シリコン膜5cの厚みに対応している。また、窒化シリコン膜5aと窒化シリコン膜5bと窒化シリコン膜5cとの積層膜である窒化シリコン膜5の膜厚Tabcは、Tabc=TaTbTcと表すことができる。窒化シリコン膜5の膜厚Tabcは、図15に示されており、ゲート電極GE1,GE2上における窒化シリコン膜5の厚みに対応している。窒化シリコン膜5aの膜厚Taと窒化シリコン膜5bの膜厚Tbと窒化シリコン膜5cの膜厚TcとサイドウォールスペーサSW1,SW2間の間隔L0とを比較すると、窒化シリコン膜5aの膜厚Taと窒化シリコン膜5bの膜厚Tbと窒化シリコン膜5cの膜厚Tcとの合計すなわち窒化シリコン膜5の膜厚Tabcは、サイドウォールスペーサSW1,SW2間の間隔L0の半分以上となっている。すなわち、次の式5L0/2≦TaTbTc=Tabc式5の関係が成り立っている。ここで、ステップS5で窒化シリコン膜5cを形成する前の段階すなわちステップS4のUV照射処理を行った後でかつステップS5の窒化シリコン膜5c形成工程を行う前の段階における、サイドウォールスペーサSW1の側面上の窒化シリコン膜5bとサイドウォールスペーサSW2の側面上の窒化シリコン膜5bとの間の間隔距離をLbと表記する。この間隔Lbは、図14に示されている。間隔距離Lbは、ゲート電極GE1またはゲート電極GE2のゲート長方向に平行な方向において、サイドウォールスペーサSW1の側面上の窒化シリコン膜5bとサイドウォールスペーサSW2の側面上の窒化シリコン膜5bとの間の間隔距離を測定したものに対応している。また、間隔Lbは、サイドウォールスペーサSW1の側面上の窒化シリコン膜15とサイドウォールスペーサSW2の側面上の窒化シリコン膜15との間の間隔距離とみなすこともできる。この間隔Lbは、間隔L0から窒化シリコン膜5aの膜厚Taと窒化シリコン膜5bの膜厚Tbとの合計の2倍を差し引いた値になるため、次の式6Lb=L0-2TaTb=L0-2Tab式6の関係が成り立つ。このため、上記式5は、次の式7Lb/2≦Tc式7と等価である。すなわち、上記式5が成り立てば、上記式7も成り立つ。従って、窒化シリコン膜5cの膜厚Tcと、サイドウォールスペーサSW1の側面上の窒化シリコン膜5bとサイドウォールスペーサSW2の側面上の窒化シリコン膜5bとの間の間隔Lbとを比較すると、上記式7の関係が成り立っている。なお、図12に示されている上記間隔L0は、サイドウォールスペーサSW1の側面12aこの側面12aはゲート電極GE1の側壁11aに接する側とは反対側の側面であり、半導体基板1の主面に略垂直な面となるから、サイドウォールスペーサSW2の側面12bこの側面12bはゲート電極GE2の側壁11bに接する側とは反対側の側面であり、半導体基板1の主面に略垂直な面となるまでの間隔距離に対応する。また、図13に示されている上記間隔Laは、サイドウォールスペーサSW1の側面上の窒化シリコン膜5aの表面側面13aこの表面13aは半導体基板1の主面に略垂直な面となるから、サイドウォールスペーサSW2の側面上の窒化シリコン膜5aの表面側面13bこの表面13bは半導体基板1の主面に略垂直な面となるまでの間隔距離に対応する。また、図14に示されている上記間隔Lbは、サイドウォールスペーサSW1の側面上の窒化シリコン膜5bの表面側面14aこの表面14aは半導体基板1の主面に略垂直な面となるから、サイドウォールスペーサSW2の側面上の窒化シリコン膜5bの表面側面14bこの表面14bは半導体基板1の主面に略垂直な面となるまでの間隔距離に対応する。そして、間隔L0,La,Lbは、ゲート電極GE1,GE2の隣接方向ここではゲート長方向に沿った平行な方向にて測定された間隔距離である。側面12aと側面12bとは、ゲート長方向ゲート電極GE1,GE2のゲート長方向に上記間隔L0を空けて互いに対向し、表面13aと表面13bとは、ゲート長方向ゲート電極GE1,GE2のゲート長方向に上記間隔Laを空けて互いに対向し、表面14aと表面14bとは、ゲート長方向ゲート電極GE1,GE2のゲート長方向に上記間隔Lbを空けて互いに対向している。なお、窒化シリコン膜5bの表面14a,14bは、窒化シリコン膜15の表面14a,14bとみなすこともできる。本実施の形態では、ステップS5で窒化シリコン膜5cをプラズマCVD法で成膜した後、この窒化シリコン膜5cに対しては、紫外線を照射しない。すなわち、窒化シリコン膜5a,5bに対しては、それぞれの成膜後に紫外線照射処理ステップS2,S4に対応を行っているが、窒化シリコン膜5cに対しては、成膜後の紫外線照射処理は行わない。UV照射処理は引張応力を増大させる処理であるため、UV照射処理を施された窒化シリコン膜5a,5bからなる窒化シリコン膜15の引張応力は、UV照射処理が施されていない窒化シリコン膜5cの引張応力よりも大きくなっている。窒化シリコン膜5全体の引張応力は、1.5GPa以上であればより好ましい。このようにして、窒化シリコン膜5a,5b,5cの積層膜からなる窒化シリコン膜5が完成する。その後、図16に示されるように、半導体基板1の主面全面上に、すなわち窒化シリコン膜5上に、層間絶縁膜6を形成する図11のステップS6。窒化シリコン膜5a,5b,5cの積層膜からなる窒化シリコン膜5は、最上層が窒化シリコン膜5cであるため、層間絶縁膜6は、窒化シリコン膜5c上に形成されることになる。ステップS1,S3,S5では、ゲート電極GEゲート電極GE1,GE2を含むおよびサイドウォールスペーサSWサイドウォールスペーサSW1,SW2を含むを覆うように、窒化シリコン膜5a,5b,5cを形成している。このため、ステップS6では、層間絶縁膜6は、ゲート電極GEゲート電極GE1,GE2を含むおよびサイドウォールスペーサSWサイドウォールスペーサSW1,SW2を含むを覆うように、窒化シリコン膜5上すなわち窒化シリコン膜5c上に形成される。<引張応力膜としての窒化シリコン膜形成用の半導体製造装置について>図17は、引張応力膜としての窒化シリコン膜5の形成に用いた半導体製造装置21の説明図である。図17の半導体製造装置21を用いて窒化シリコン膜5を形成する手法について説明する。図17に示されるように、半導体製造装置21は、搬送室バッファ用チャンバ22を備え、搬送室22の周囲に成膜用チャンバ23と、紫外線照射用チャンバ24と、ロードロック室25とが配置されており、いわゆるマルチチャンバタイプの半導体製造装置である。搬送室22と成膜用チャンバ23との間と、搬送室22と紫外線照射用チャンバ24との間と、搬送室22とロードロック室25との間とは、開閉手段であるゲートバルブ図示せずなどを介して連結されている。成膜用チャンバ23と紫外線照射用チャンバ24との間で搬送室22を介して半導体ウエハを真空搬送可能となっている。まず、1枚の半導体ウエハ半導体基板1に対応をフープ26から取り出し、ロードロック室25へ搬入する。フープ26は半導体ウエハのバッチ搬送用の密閉収納容器であり、通常25枚、12枚、6枚等のバッチ単位で半導体ウエハを収納する。フープ26の容器外壁は微細な通気フィルタ部を除いて機密構造になっており、塵埃はほぼ完全に排除される。従って、クラス1000の雰囲気で搬送しても、内部はクラス1の清浄度が保てるようになっている。続いてロードロック室25内を真空引きした後、搬送用ロボット図示せずなどによって半導体ウエハを、ロードロック室25から搬送室22を経て成膜用チャンバ23内へ真空搬送する。そして、成膜用チャンバ23内で、上記ステップS1の成膜処理半導体ウエハの主面にプラズマCVD法で上記窒化シリコン膜5aを成膜する処理を行う。次に、搬送用ロボット図示せずなどによって半導体ウエハを、成膜用チャンバ23から搬送室22を経て紫外線照射用チャンバ24内へ真空搬送する。そして、紫外線照射用チャンバ24内で、上記ステップS2の紫外線照射処理半導体ウエハの主面に形成された上記窒化シリコン膜5aに紫外線を照射する処理を行う。次に、搬送用ロボット図示せずなどによって半導体ウエハを、紫外線照射用チャンバ24から搬送室22を経て成膜用チャンバ23内へ真空搬送する。そして、成膜用チャンバ23内で、上記ステップS3の成膜処理半導体ウエハの主面にプラズマCVD法で上記窒化シリコン膜5bを成膜する処理を行う。次に、搬送用ロボット図示せずなどによって半導体ウエハを、成膜用チャンバ23から搬送室22を経て紫外線照射用チャンバ24内へ真空搬送する。そして、紫外線照射用チャンバ24内で、上記ステップS4の紫外線照射処理半導体ウエハの主面に形成された上記窒化シリコン膜5bに紫外線を照射する処理を行う。次に、搬送用ロボット図示せずなどによって半導体ウエハを、紫外線照射用チャンバ24から搬送室22を経て成膜用チャンバ23内へ真空搬送する。そして、成膜用チャンバ23内で、上記ステップS5の成膜処理半導体ウエハの主面にプラズマCVD法で上記窒化シリコン膜5cを成膜する処理を行う。このように、窒化シリコン膜5形成工程の始まりであるステップS1のプラズマCVD法による窒化シリコン膜5aの成膜開始時点から窒化シリコン膜5形成工程の終わりであるステップS5のプラズマCVD法による窒化シリコン膜5cの成膜終了時点まで、半導体ウエハ半導体基板1は大気暴露されない。すなわち、ステップS1で窒化シリコン膜5aを成膜した後、大気暴露させることなく、ステップS2で窒化シリコン膜5aに対して紫外線照射処理を行い、それから大気暴露させることなく、ステップS3で窒化シリコン膜5bを成膜し、それから大気暴露させることなく、ステップS4で窒化シリコン膜5bに対して紫外線照射処理を行い、それから大気暴露させることなく、ステップS5で窒化シリコン膜5cを成膜する。次に、搬送用ロボット図示せずなどによって半導体ウエハを、成膜用チャンバ23から搬送室22を経てロードロック室25へ真空搬送する。そして、半導体ウエハをロードロック室25からフープ26へ戻す。成膜用チャンバ23内で上記ステップS5の成膜処理半導体ウエハの主面にプラズマCVD法で上記窒化シリコン膜5cを成膜する処理を行った後は、その半導体ウエハに対する紫外線照射処理は行わないため、その半導体ウエハは紫外線照射用チャンバ24には送らずに、フープ26へ戻すのである。その後、上記層間絶縁膜6用の成膜装置を用いて上記ステップS6の成膜処理半導体ウエハの主面に上記層間絶縁膜6を成膜する処理が行われる。本実施の形態では、引張応力膜としての窒化シリコン膜5を複数の窒化シリコン膜5a,5b,5cで形成しているが、UV照射処理を施した窒化シリコン膜5a,5bとUV照射処理を施さない窒化シリコン膜5cとを使い分けている。以下に、その理由と効果を、比較例を参照しながら説明する。<比較例について>本実施の形態では、引張応力膜としての窒化シリコン膜5を複数の窒化シリコン膜5a,5b,5cで形成しているが、本実施の形態とは異なり、引張応力膜としての窒化シリコン膜5を単一の窒化シリコン膜により形成することが考えられる。この引張応力膜としての窒化シリコン膜5を単一の窒化シリコン膜により形成した場合を、第1の比較例と称することとする。第1の比較例の場合、プラズマCVD法によって引張応力膜としての窒化シリコン膜を成膜した後、成膜した窒化シリコン膜の引張応力を増大させるために、その窒化シリコン膜に対してUV照射処理を行うと、窒化シリコン膜にクラックが発生しやすくなる。これは、窒化シリコン膜に対してUV照射処理を行うと、窒化シリコン膜の厚みが厚くなるほど、UV照射時の窒化シリコン膜の収縮量が大きくなり、窒化シリコン膜における応力集中箇所にクラックが発生しやすくなるためである。窒化シリコン膜にこのクラックが発生すると、窒化シリコン膜が非連続的になって、窒化シリコン膜によって半導体基板特にnチャネル型MISFETのチャネル領域に引張応力を作用させることができなくなってしまい、窒化シリコン膜を形成したことによるnチャネル型MISFETの特性向上の効果が十分に得られなくなる虞がある。そこで、引張応力膜としての窒化シリコン膜を、複数の窒化シリコン膜の積層膜として形成することが考えられる。これは、引張応力膜としての窒化シリコン膜を複数の窒化シリコン膜の積層膜として形成すれば、各窒化シリコン膜の膜厚を薄くすることができるため、第1の比較例で問題になるクラックの発生を抑制できるためである。図18および図19は、第2の比較例の半導体装置の製造工程中の要部断面図である。図18は、上記図1~図6の工程を行って上記図6すなわち上記図12に相当する構造が得られた段階が示されている。図19は、図18の構造を得た後、本実施の形態の窒化シリコン膜5の代わりに窒化シリコン膜105を形成した状態段階が示されている。なお、図18および図19において、aとbでは、サイドウォールスペーサSW1とサイドウォールスペーサSW2との間の間隔上記間隔L0に対応するものが異なっている。図18bおよび図19bにおけるサイドウォールスペーサSW1とサイドウォールスペーサSW2との間の間隔L02上記間隔L0に対応するものは、図18aおよび図19aにおけるサイドウォールスペーサSW1とサイドウォールスペーサSW2との間の間隔L01上記間隔L0に対応するものよりも小さくすなわちL02<L01なっている。図19に示される第2の比較例の窒化シリコン膜105は、本実施の形態の窒化シリコン膜5と同じ厚みを有しており、窒化シリコン膜105a,105b,105cの積層膜により形成されており、窒化シリコン膜105a,105b,105cの各厚みは、本実施の形態の窒化シリコン膜5a,5b,5cの各厚みと同じとされている。第2の比較例における窒化シリコン膜105を形成するには、まず、窒化シリコン膜105aをプラズマCVD法で成膜してから、窒化シリコン膜105aの引張応力を増大させるために窒化シリコン膜105aに対してUV照射処理を行う。それから、窒化シリコン膜105a上に窒化シリコン膜105bをプラズマCVD法で成膜してから、窒化シリコン膜105bの引張応力を増大させるために窒化シリコン膜105bに対してUV照射処理を行う。その後、窒化シリコン膜105b上に窒化シリコン膜105cをプラズマCVD法で成膜してから、窒化シリコン膜105cの引張応力を増大させるために窒化シリコン膜105cに対してUV照射処理を行う。このようにして、窒化シリコン膜105a,105b,105cの積層膜からなる窒化シリコン膜105を形成することができる。図18および図19の第2の比較例の場合、引張応力膜としての窒化シリコン膜105を複数層ここでは窒化シリコン膜105a,105b,105cで形成したことにより、上述した第1の比較例における引張応力膜としての窒化シリコン膜の厚みに比べて、窒化シリコン膜105a,105b,105cの各厚みを薄くすることができる。このため、第2の比較例の場合、各窒化シリコン膜105a,105b,105cに対する各UV照射時の収縮量を、上記第1の比較例で窒化シリコン膜にUV照射したときの収縮量に比べて、少なくすることができる。しかしながら、半導体基板1の主面に形成する半導体素子の小型化に伴い、隣り合うゲート電極GE1,GE2間の間隔が小さくなってきており、これに伴い、サイドウォールスペーサSW1,SW2間の間隔間隔L0,L01,L02に対応もが小さくなってきている。すなわち、図18aおよび図19aの場合には、サイドウォールスペーサSW1,SW2間の間隔L01は比較的大きいのに対して、図18bおよび図19bの場合には、半導体素子の小型化に伴い、サイドウォールスペーサSW1,SW2間の間隔L02が小さくなっているすなわちL02<L01となっている。図18bおよび図19bのように、隣り合うゲート電極GE1,GE2の間隔が小さくなってくるすなわちサイドウォールスペーサSW1,SW2間の間隔が小さくなってくると、窒化シリコン膜105を構成する窒化シリコン膜105a,105b,105cのうちの窒化シリコン膜105cに亀裂19が発生する虞がある。図20は、第2の比較例において、図19と同じ段階の断面図が示されているが、図20bにおいて窒化シリコン膜105cに亀裂クラック19が発生した状態が模式的に示されている。第1の比較例で窒化シリコン膜に生じるクラックは、UV照射する窒化シリコン膜の厚みが厚いことに起因していたが、第2の比較例で窒化シリコン膜105cに生じる亀裂19は、窒化シリコン膜105cが薄くとも生じ得るものであり、その発生原因は、次のようなものである。すなわち、図18~図20のbの断面の場合、窒化シリコン膜105cは、その成膜時に、サイドウォールスペーサSW1の側面12a上から方向17a側面12aおよび方向17aは図18に示されているに向かって成長した部分と、サイドウォールスペーサSW2の側面12b上から方向17bに向かって成長した部分とがくっついて、そこに界面後述の界面18に対応するものが形成される。この界面の形成位置は、図20において亀裂19が生じている位置に対応している。窒化シリコン膜105cの成膜後に窒化シリコン膜105cに対してUV照射処理を行うと、この界面に沿って亀裂クラック19が発生する。窒化シリコン膜105cに亀裂19が発生すると、プラグPGを形成するための導電性材料がこの亀裂19内にも充填されてしまい、亀裂19内に充填された導電性材料を介してプラグPG同士が電気的に短絡してしまう虞がある。また、窒化シリコン膜105cに亀裂19が発生すると、窒化シリコン膜105cが非連続的になって、窒化シリコン膜105cによる引張応力が得られなくなる虞もある。ここで、図21は、ゲート電極GE1,GE2の平面レイアウトの一例を示す平面図であり、図21には、プラグPGの形成位置の一例も示されている。上記図1~図10、図12~図16、図18~図20は、図21のA-A線の断面図に相当するものである。図20bに生じている亀裂19は、図21の点線19aの位置に生じ得るものであり、この亀裂19内にプラグPG形成用の導電性材料が充填されてしまうと、図21に示されるプラグPG1とプラグPG2とが、電気的に短絡してしまう虞がある。<窒化シリコン膜に対するUV照射処理の有無の使い分け>それに対して、本実施の形態では、窒化シリコン膜5は複数層ここでは窒化シリコン膜5a,5b,5cで形成している。この観点では、本実施の形態も、上記第2の比較例と同様である。しかしながら、本実施の形態では、窒化シリコン膜5を構成する複数層ここでは窒化シリコン膜5a,5b,5cの全てに対してUV照射処理を行うわけではなく、UV照射処理を行う層と、UV照射処理を行わない層とを使い分けている。なお、UV照射処理は、UV照射された窒化シリコン膜の引張応力を増大する処理である。すなわち、本実施の形態では、窒化シリコン膜5を構成する複数の窒化シリコン膜のうち、UV照射を行っても上記亀裂19が発生しにくい窒化シリコン膜に対してはUV照射を行って引張応力を増大させ、UV照射を行うと上記亀裂19が発生しやすい窒化シリコン膜に対してはUV照射を行わずに上記亀裂19の発生を防止するという観点で、UV照射処理の有無を使い分けている。具体的には、窒化シリコン膜5を構成する複数の窒化シリコン膜5a,5b,5cのうち、窒化シリコン膜5a,5bは、UV照射を行っても上記亀裂19が発生しにくいため、これら窒化シリコン膜5a,5bに対しては、成膜後にUV照射を行って引張応力を増大させる。一方、窒化シリコン膜5を構成する複数の窒化シリコン膜5a,5b,5cのうち、窒化シリコン膜5cは、UV照射を行うと上記亀裂19が発生しやすいため、この窒化シリコン膜5cに対してはUV照射を行わずに上記亀裂19の発生を防止する。窒化シリコン膜5a,5b,5cのうち、窒化シリコン膜5cはUV照射を行うと上記亀裂19が発生しやすい理由について、図22~図25を参照して説明する。図22~図25は、上記ステップS5の窒化シリコン膜5c形成工程中の半導体装置の要部断面図である。図22は、上記図14と同じ段階であり、上記図14の部分拡大図に対応し、図25は、上記図15と同じ段階であり、上記図15の部分拡大図に対応している。つまり、図22は、窒化シリコン膜5cの成膜開始直前の段階で、図23および図24の順に窒化シリコン膜5cの成膜が進行し、図25が、窒化シリコン膜5cの成膜が終了した段階である。上記ステップS1,S2,S3,S4を行って上記図14に相当する図22の構造を得た後、上記ステップS5においてプラズマCVD法による窒化シリコン膜5cの成膜を開始するが、図23に示されるように、窒化シリコン膜5bの表面から、該表面に垂直な方向に向かって、窒化シリコン膜5cの堆積が進行する。図23の段階では、窒化シリコン膜5cにおける、サイドウォールスペーサSW1の側面12a側から方向17a方向17aは図22に矢印で示されているに向かって成長した部分と、サイドウォールスペーサSW2の側面12b側から方向17b方向17bは図22に矢印で示されているに向かって成長した部分とは、まだ離れているくっついていない。しかしながら、プラズマCVD法による窒化シリコン膜5cの成膜が更に進行すると、図24に示されるように、窒化シリコン膜5cにおける、サイドウォールスペーサSW1の側面12a側から上記方向17aに向かって成長した部分と、サイドウォールスペーサSW2の側面12b側から上記方向17bに向かって成長した部分とは、ちょうどくっついて接して、両者の接触面に界面18が形成される。プラズマCVD法による窒化シリコン膜5cの成膜が更に進行すると、図25に示されるように、窒化シリコン膜5cにおける、サイドウォールスペーサSW1の側面12a側から上記方向17aに向かった成長とサイドウォールスペーサSW2の側面12b側から上記方向17bに向かった成長とは行われなくなるが、上方に向かう方向17cへの成長が進行するが、窒化シリコン膜5cにおいて界面18は維持される。図25において、界面18は点線で示されている。なお、方向17aと方向17bとは、どちらも半導体基板1の主面に略平行な方向であるが、方向17aは、ゲート電極GE1の側壁11aあるいはサイドウォールスペーサSW1の側面12aに略垂直な方向で、かつゲート電極GE1の側壁11aあるいはサイドウォールスペーサSW1の側面12aからゲート電極GE2に向かう側の方向である。一方、方向17bは、ゲート電極GE2の側壁11bあるいはサイドウォールスペーサSW2の側面12bに垂直な方向で、かつゲート電極GE2の側壁11bあるいはサイドウォールスペーサSW2の側面12bからゲート電極GE1に向かう側の方向である。ゲート電極GE1の側壁11aとゲート電極GE2の側壁11bとは略平行であるためゲート電極GE1の延在方向とゲート電極GE2の延在方向とが略平行であるため、方向17aと方向17bとは、互いに反対側の方向180°反対の方向である。図25の状態が得られてから、プラズマCVD法による窒化シリコン膜5cの成膜が終了する。形成された窒化シリコン膜5cは、上記界面18を有しているため、窒化シリコン膜5cの成膜後にUV照射処理を行うと、この界面18に沿って上記亀裂19が発生しやすい。すなわち、もしも図23の段階で窒化シリコン膜5cの成膜を終了したら、窒化シリコン膜5cに上記界面18は形成されないため、窒化シリコン膜5cにUV照射処理を行っても上記亀裂19は発生しにくいが、図24または図25の段階で窒化シリコン膜5cの成膜を終了したら、窒化シリコン膜5cに上記界面18が形成され、窒化シリコン膜5cにUV照射処理を行うと上記亀裂19が発生しやすい。しかしながら、本実施の形態では、窒化シリコン膜5cの成膜後にはUV照射処理を行っていないため、窒化シリコン膜5cが界面18を有していても、その界面18に起因して上記亀裂クラック19が発生するのを抑制または防止することができる。このため、窒化シリコン膜5cにおける亀裂クラックの発生を防止することができる。もしも図23の段階で窒化シリコン膜5cの成膜を終了した場合には、L0/2>Tabc従ってLb/2>Tcとなるのに対して、図24の段階で窒化シリコン膜5cの成膜を終了した場合には、L0/2=Tabc従ってLb/2=Tcとなり、図25の段階で窒化シリコン膜5cの成膜を終了した場合には、L0/2<Tabc従ってLb/2<Tcとなる。上記式5や上記式7が成り立つのは、図24または図25の段階まで窒化シリコン膜5cの成膜が進行した場合である。一方、窒化シリコン膜5a,5bは、上記界面18に相当するものは形成されない。すなわち、窒化シリコン膜5a,5bのそれぞれは、その成膜時において、サイドウォールスペーサSW1の側面12a側から方向17aに向かって成長した部分と、サイドウォールスペーサSW2の側面12b側から方向17bに向かって成長した部分とが、くっつかずに接触せずに離れた状態で、成膜を終了しているため、窒化シリコン膜5a,5bには、上記界面18に相当するものは形成されない。従って、窒化シリコン膜5a,5bは、UV照射時に発生しやすい上記亀裂19の起点となる上記界面18に相当するもの自体が形成されていないため、成膜後にUV照射処理を行っても、窒化シリコン膜5a,5bにおける上記亀裂19の発生を防止することができる。そして、上記亀裂19の発生を防止しながら、UV照射処理により窒化シリコン膜5a,5bの引張応力を増大させることができる。このように、本実施の形態では、上記界面18が形成されないため亀裂クラックが生じにくい窒化シリコン膜5a,5bに対しては、成膜後のUV照射を行うことで窒化シリコン膜5a,5bの引張応力を増大させ、上記界面18が形成されることで亀裂クラックが発生しやすい窒化シリコン膜5cに対しては、成膜後のUV照射を行わないことで窒化シリコン膜5cの亀裂クラックを防止する。これにより、窒化シリコン膜5全体の引張応力を効率的に増大させることができるとともに、窒化シリコン膜5における亀裂クラックを防止できることで、窒化シリコン膜5によって半導体基板1特にnチャネル型MISFETのチャネル領域に作用させることができる引張応力を的確かつ効率的に向上させることができる。従って、引張応力膜としての窒化シリコン膜5を形成したことによるnチャネル型MISFETの特性向上の効果を、的確かつ効率的に向上させることができる。また、窒化シリコン膜5に亀裂クラックが生じることに起因する不具合を防止することができ、例えば、窒化シリコン膜5に生じた亀裂クラックにプラグPG用の導電性材料が充填されることによるプラグPG間の短絡を防止することができる。このため、半導体装置の信頼性を向上することができる。<変形例について>本実施の形態では、成膜後にUV照射処理を行う引張応力用の窒化シリコン膜を、窒化シリコン膜5aと窒化シリコン膜5bとの2層としたが、他の形態として、成膜後にUV照射処理を行う引張応力用の窒化シリコン膜を1層とする、あるいは3層以上とすることができる。まず、成膜後にUV照射処理を行う引張応力用の窒化シリコン膜を1層とする場合これを第1の変形例と称するについて説明する。図26および図27は、第1の変形例の半導体装置の製造工程中の要部断面図である。図26には上記図14に対応する工程段階が示され、図27には上記図15に対応する工程段階が示されている。上記図14の場合は上記窒化シリコン膜5aと上記窒化シリコン膜5bとの積層膜であった窒化シリコン膜15を、図26および図27の第1の変形例の場合には、1層の窒化シリコン膜として形成している。この場合、上記ステップS1,S2,S3,S4の代わりに、窒化シリコン膜15引張応力膜としての窒化シリコン膜15をプラズマCVD法で形成する工程と、その後、窒化シリコン膜15に対してUV照射処理を行うUV照射によって窒化シリコン膜15の引張応力を増大させる工程とを行う。この際の窒化シリコン膜15の成膜工程およびUV照射工程は、窒化シリコン膜の厚みが異なる以外は、上記ステップS1,S2と基本的には同じであるため、ここではその説明は省略する。これにより、図26に示されるように、1層の窒化シリコン膜からなる窒化シリコン膜15が形成される。窒化シリコン膜15の膜厚は、膜厚Tabであり、上記式2のL0/2>Tabの関係が、第1の変形例の場合も成り立つ。以降の工程は、上記図15および図16の工程と同じであり、上記ステップS5窒化シリコン膜5c形成工程と上記ステップS6層間絶縁膜6形成工程とを順に行い、窒化シリコン膜5cに対してはUV照射処理を行わない。なお、図27には、上記ステップS5で窒化シリコン膜5cを形成した段階層間絶縁膜6を形成する前の段階が示されている。窒化シリコン膜5cを形成すると、上記式5のL0/2≦Tabcの関係すなわちL0/2≦Tabc=TabTcの関係が第1の変形例の場合も成り立ち、従って、上記式7のLb/2≦Tcの関係が第1の変形例の場合も成り立つ。但し、上記図12~図16の場合は、間隔Lbは、サイドウォールスペーサSW1の側面上の窒化シリコン膜5bとサイドウォールスペーサSW2の側面上の窒化シリコン膜5bとの間の間隔距離であったが、第1の変形例の場合は、間隔Lbは、サイドウォールスペーサSW1の側面上の窒化シリコン膜15とサイドウォールスペーサSW2の側面上の窒化シリコン膜15との間の間隔距離となる。UV照射処理を行う引張応力用の窒化シリコン膜15を1層の窒化シリコン膜とする場合であっても、亀裂クラックが生じにくい窒化シリコン膜15に対しては、成膜後のUV照射を行うことで窒化シリコン膜15の引張応力を増大させ、上記界面18が形成されることで亀裂クラックが発生しやすい窒化シリコン膜5cに対しては、成膜後のUV照射を行わないことで窒化シリコン膜5cの亀裂クラックを防止する。これにより、窒化シリコン膜5全体の引張応力を効率的に増大させることができるとともに、窒化シリコン膜5における亀裂クラックを防止できることで、窒化シリコン膜5によって半導体基板1特にnチャネル型MISFETのチャネル領域に作用させることができる引張応力を的確かつ効率的に向上させることができる。従って、引張応力膜としての窒化シリコン膜5を形成したことによるnチャネル型MISFETの特性向上の効果を、的確かつ効率的に向上させることができる。また、窒化シリコン膜5に亀裂クラックが生じることに起因する不具合を防止することができ、例えば、プラグPG間の短絡を防止することもできるため、半導体装置の信頼性を向上することができる。但し、成膜後にUV照射処理を行う引張応力用の窒化シリコン膜15は、1層の窒化シリコン膜とするよりも、2層以上の窒化シリコン膜の積層膜とした方が、より好ましい。これは、成膜後にUV照射処理を行う引張応力用の窒化シリコン膜15を、2層以上の窒化シリコン膜の積層膜とすれば、各窒化シリコン膜の厚みを薄くすることができるため、各窒化シリコン膜に対して成膜後に行うUV照射処理の際の収縮量を小さくすることができ、各窒化シリコン膜におけるクラックの発生をより的確に防止できるからである。次に、成膜後にUV照射処理を行う引張応力用の窒化シリコン膜を3層以上とする場合これを第2の変形例と称するについて説明する。図28は、第2の変形例における引張応力膜としての窒化シリコン膜5形成工程の詳細を示すプロセスフロー図であり、上記図11に対応するものである。上記図14の場合は上記窒化シリコン膜5aと上記窒化シリコン膜5bとの積層膜であった窒化シリコン膜15を、第2の変形例の場合には、n層ここでnは3以上の整数の窒化シリコン膜として形成する。この場合、上記ステップS1,S2,S3,S4の代わりに、図28に示されるように、引張応力膜としての窒化シリコン膜をプラズマCVD法で形成する工程であるステップS1aと、その後、そのステップS1aで成膜した窒化シリコン膜に対してUV照射処理を行うUV照射によって窒化シリコン膜の引張応力を増大させる工程であるステップS2aとを1サイクルとし、これをnサイクル繰り返す上記図11のフローは、2サイクル繰り返した場合に対応する。この際のステップS1aの窒化シリコン膜の成膜工程およびステップS2aのUV照射工程すなわち上記1サイクルは、上記ステップS1,S2と基本的には同じであるため、ここではその説明は省略する。これにより、n層の窒化シリコン膜の積層膜からなる上記窒化シリコン膜15が形成される。第2の変形例の場合も、窒化シリコン膜15の膜厚は上記膜厚Tabであり、上記式2のL0/2>Tabの関係が、第2の変形例の場合も成り立つ。以降の工程は、上記図15および図16の工程と同じであり、上記ステップS5窒化シリコン膜15上に窒化シリコン膜5cを形成する工程と上記ステップS6窒化シリコン膜5上に層間絶縁膜6を形成する工程とを順に行い、窒化シリコン膜5cに対してはUV照射処理を行わない。ステップS5で窒化シリコン膜5cを形成すると、上記式5のL0/2≦Tabcの関係すなわちL0/2≦Tabc=TabTcの関係が第2の変形例の場合も成り立ち、従って、上記式7のLb/2≦Tcの関係が第2の変形例の場合も成り立つ。但し、上記図12~図16の場合は、間隔Lbは、サイドウォールスペーサSW1の側面上の窒化シリコン膜5bとサイドウォールスペーサSW2の側面上の窒化シリコン膜5bとの間の間隔距離であったが、第2の変形例の場合は、間隔Lbは、サイドウォールスペーサSW1の側面上の窒化シリコン膜15とサイドウォールスペーサSW2の側面上の窒化シリコン膜15との間の間隔距離となる。図29および図30は、第3の変形例の半導体装置の製造工程中の要部断面図である。上記ステップS5で窒化シリコン膜5cを形成して上記図15の構造を得た後、第3の変形例では、図29に示されるように、窒化シリコン膜5c上に更に窒化シリコン膜5dを形成し、その後、図30に示されるように、上記ステップS6で窒化シリコン膜5d上に層間絶縁膜6を形成する。第3の変形例の場合、窒化シリコン膜5c上に形成する窒化シリコン膜5dは、窒化シリコン膜5cと同様にして形成することができ、窒化シリコン膜5cと同様に引張応力膜として機能することができる。第3の変形例では、引張応力膜としての窒化シリコン膜5は、窒化シリコン膜5a,5b,5c,5dの積層膜として形成されるが、窒化シリコン膜5aと窒化シリコン膜5bとは成膜後にUV照射処理が行われるのに対して、窒化シリコン膜5cと窒化シリコン膜5dについては、UV照射処理が行われない。すなわち、窒化シリコン膜5cと同様に、窒化シリコン膜5dに対してもUV照射処理は行わないようにし、窒化シリコン膜5dの成膜後、UV照射処理を行うことなく、層間絶縁膜6を形成する。窒化シリコン膜5dを複数の窒化シリコン膜とした場合には、窒化シリコン膜5dを構成するいずれの窒化シリコン膜についても、UV照射処理を行わないようにする。但し、第3の変形例の場合、窒化シリコン膜5c上に窒化シリコン膜5dを形成するが、窒化シリコン膜5cの成膜後および窒化シリコン膜5dの成膜後のいずれにおいても、UV照射処理を行わず、層間絶縁膜6の形成工程に移行する。このため、第3の変形例のように窒化シリコン膜5cを形成した後で窒化シリコン膜5c上に更に窒化シリコン膜5dを形成するよりも、その分、窒化シリコン膜5c自身の厚みを厚く図29の窒化シリコン膜5cと窒化シリコン膜5dの合計の厚みと同程度にして、上記図16のように窒化シリコン膜5c上に他の窒化シリコン膜を形成せずに層間絶縁膜6を形成する方が、工程数の低減や製造時間の短縮の観点で有利である。また、本実施の形態では、窒化シリコン膜5cに対してはUV照射処理を行わなかったが、他の形態として、ステップS5で窒化シリコン膜5cを形成した後、この窒化シリコン膜5cに対してUV照射処理を行うこともできるこれを第4の変形例と称する。図31は、第4の変形例における引張応力膜としての窒化シリコン膜5形成工程の詳細を示すプロセスフロー図であり、上記図11に対応するものである。この第4の変形例の場合、ステップS5で窒化シリコン膜5cをプラズマCVD法で形成した後、この窒化シリコン膜5cに対して紫外線を照射する図31のステップS5a。その後、ステップS6で窒化シリコン膜5c上に層間絶縁膜6を形成する。図31の、第4の変形例におけるプロセスフローは、ステップS5aが追加されたこと以外は、上記図11のプロセスフローと同じである。ステップS5aで窒化シリコン膜5cに対して行うUV照射処理における紫外線の照度窒化シリコン膜5cに照射する紫外線の照度は、ステップS2,S4のUV照射処理における紫外線の照度ステップS2で窒化シリコン膜5aに照射する紫外線の照度およびステップS4で窒化シリコン膜5bに照射する紫外線の照度よりも小さく低くする。第4の変形例では、ステップS2,S4よりも低照度のUV照射処理をステップS5aで窒化シリコン膜5cに対して行うことで、上記界面18に起因した上記亀裂19の発生を抑制しながら窒化シリコン膜5cの引張応力を増大させることができる。また、第4の変形例では、ステップS5aのUV照射処理よりも高照度のUV照射処理をステップS2,S4で窒化シリコン膜5a,5bに対して、行うことで、窒化シリコン膜5a,5bの引張応力を的確かつ効率的に増大させることができる。このため、窒化シリコン膜5の全体の引張応力をできるだけ増大させるという観点からは、第4の変形例のようにステップS5で窒化シリコン膜5cを形成した後に窒化シリコン膜5cに対してステップS2,S4よりも低照度のUV照射処理を行う方が有利である。一方、上記亀裂19の発生をできるだけ抑制または防止するという観点からは、上記実施の形態のように窒化シリコン膜5cに対してはUV照射処理を行わない方が有利である。ここで、UV照射処理は、対象の窒化シリコン膜ステップS2では窒化シリコン膜5aに対応し、ステップS4では窒化シリコン膜5bに対応するの引張応力を増大させる処理である。このため、第4の変形例を別の観点で見ると、ステップS2,S4における窒化シリコン膜ステップS2では窒化シリコン膜5aに対応し、ステップS4では窒化シリコン膜5bに対応するの引張応力を増大させる処理の条件と、ステップS5aにおける窒化シリコン膜5cの引張応力を増大させる処理の条件とが異なると言うことができる。より特定的には、ステップS2,S4における窒化シリコン膜ステップS2では窒化シリコン膜5aに対応し、ステップS4では窒化シリコン膜5bに対応するの引張応力を増大させる処理よりも、ステップS5aにおける窒化シリコン膜5cの引張応力を増大させる処理の方が、引張応力の増大作用が小さいということができる。すなわち、ステップS2,S4において、対象の窒化シリコン膜ステップS2では窒化シリコン膜5aに対応し、ステップS4では窒化シリコン膜5bに対応するの引張応力が増大した量よりも、ステップS5aにおいて、対象の窒化シリコン膜5cの引張応力が増大した量の方が小さくなる。また、各変形例1~4を組み合わせることもできる。<UV照射処理の置き換え>上記ステップS2,S4,S2a,S5aでUV照射処理を行っているが、このUV照射処理は、紫外線照射の対象の窒化シリコン膜ステップS2では窒化シリコン膜5aに対応し、ステップS4では窒化シリコン膜5bに対応するの引張応力を増大させる処理である。引張応力を増大させる処理としては、UV照射処理が最も好ましいが、他に、電子ビーム照射処理、マイクロ波照射処理または熱処理がある。このため、他の形態変形例として、引張応力を増大させる処理としてUV照射処理ステップS2,S4,S2a,S5aのUV照射処理の代わりに、電子ビーム照射処理、マイクロ波照射処理または熱処理を行い、それによって、対象の窒化シリコン膜ステップS2では窒化シリコン膜5aに対応し、ステップS4では窒化シリコン膜5bに対応するの引張応力を増大させることもできる。電子ビーム照射処理は、対象の窒化シリコン膜ステップS2では窒化シリコン膜5aに対応し、ステップS4では窒化シリコン膜5bに対応し、ステップS5aでは窒化シリコン膜5cに対応するに対して電子ブームを照射する処理である。マイクロ波照射処理は、対象の窒化シリコン膜ステップS2では窒化シリコン膜5aに対応し、ステップS4では窒化シリコン膜5bに対応し、ステップS5aでは窒化シリコン膜5cに対応するに対してマイクロ波を照射する処理である。熱処理は、対象の窒化シリコン膜ステップS2では窒化シリコン膜5aに対応し、ステップS4では窒化シリコン膜5bに対応し、ステップS5aでは窒化シリコン膜5cに対応するを加熱する実際には半導体基板1ごと加熱される処理である。引張応力を増大させる処理として行うUV照射処理、電子ビーム照射処理、マイクロ波照射処理または熱処理は、その処理の前に比べて処理の後で対象の窒化シリコン膜ステップS2では窒化シリコン膜5aに対応し、ステップS4では窒化シリコン膜5bに対応するの引張応力が増大するような処理条件で行う。また、UV照射処理、電子ビーム照射処理、マイクロ波照射処理および熱処理のうち、引張応力の増大効果が最も大きいのはUV照射処理である。このため、引張応力の増大効果や製造工程の簡略化などの観点から、引張応力を増大させる処理ステップS2,S4で行う引張応力を増大させる処理としては、UV照射処理が最も好ましい。一方、UV照射処理を施さない上記窒化シリコン膜5cに対しては、その成膜後に、引張応力を増大させる処理UV照射処理、電子ビーム照射処理、マイクロ波照射処理または熱処理により窒化シリコン膜5cの引張応力を増大させる処理は行わない但し上記第4の変形例の場合は行う。また、上記図31の第4の変形例で、ステップS2,S4,S5aにおいて、UV照射処理の代わりに電子ビーム照射処理を行う場合は、ステップS2,S4で行う電子ビーム照射処理の照度電子ビームの照度に比べてステップS5aで行う電子ビーム照射処理の照度電子ビームの照度を小さく低くする。また、上記図31の第4の変形例で、ステップS2,S4,S5aにおいて、UV照射処理の代わりにマイクロ波照射処理を行う場合は、ステップS2,S4で行うマイクロ波照射処理のパワーマイクロ波パワーに比べてステップS5aで行うマイクロ波照射処理のパワーマイクロ波パワーを小さく低くする。また、上記図31の第4の変形例で、ステップS2,S4,S5aにおいて、UV照射処理の代わりに熱処理を行う場合は、ステップS2,S4で行う熱処理の温度熱処理温度に比べてステップS5aで行う熱処理の温度熱処理温度を低くする。<製造後の半導体装置について>本実施の形態では、引張応力膜として成膜した窒化シリコン膜の引張応力を更に増大させる処理として、UV照射処理を行っている。UV照射処理によって窒化シリコン膜の引張応力が増大するのは、UV照射によって窒化シリコン膜中の水素が脱離することにより、窒化シリコン膜が収縮して窒化シリコン膜におけるSiシリコンとN窒素との結合角が変化し、それによって窒化シリコン膜の引張応力が増大するためと考えられる。このため、引張応力膜としてプラズマCVD法で成膜された窒化シリコン膜について、成膜後にその窒化シリコン膜に対してUV照射処理が行われた場合は、UV照射処理が行われなかった場合に比べて、窒化シリコン膜中の水素含有率Si-H結合密度が小さいと言うことができる。UV照射前とUV照射後とを比べると、UV照射後の窒化シリコン膜中の水素含有率水素含有量は、UV照射前の窒化シリコン膜中の水素含有率水素含有量の概ね1/3以下になる。例えば、UV照射前の水素含有量は、13×1021atoms/cm3程度であったものが、UV照射後の水素含有量は、3×1021atoms/cm3程度となるこの場合、UV照射後の水素含有量は、UV照射前の水素含有量の3/13となる。つまり、プラズマCVD法で窒化シリコン膜を引張応力膜として成膜し、この窒化シリコン膜中の水素をUV照射処理によって膜中から脱離させて窒化シリコン膜中の水素含有率水素含有量を低下させることで、この窒化シリコン膜の引張応力を増大させることができる。このため、製造された半導体装置においては、引張応力として窒化シリコン膜5を有しているが、この窒化シリコン膜5を構成する複数の窒化シリコン膜5a,5b,5cのうち、UV照射処理が行われた窒化シリコン膜5a,5bの水素含有率水素含有量が、UV照射処理が行われていない窒化シリコン膜5cの水素含有率水素含有量よりも小さくなっている。すなわち、上記式1~式7の関係にある窒化シリコン膜5a,5b,5cの積層膜で形成された窒化シリコン膜5を引張応力膜として有する半導体装置において、窒化シリコン膜5a,5bのそれぞれにおける水素含有率水素含有量が、窒化シリコン膜5cの水素含有率水素含有量よりも小さくなっているのである。これにより、窒化シリコン膜5cは水素含有率水素含有量が多いことからその圧縮量が小さかったため、上記亀裂19が窒化シリコン膜5cに生じるのを防止でき、窒化シリコン膜5a,5bは水素含有率水素含有量が少ないことからその圧縮量が大きかったため、窒化シリコン膜5の引張応力を効率的に大きくすることができる。これにより、nチャネル型MISFETを有する半導体装置の性能を向上させることができる。上述のように、UV照射前とUV照射後とを比べると、UV照射後の窒化シリコン膜中の水素含有率水素含有量は、UV照射前の窒化シリコン膜中の水素含有率水素含有量の概ね1/3以下になるため、製造された半導体装置において、窒化シリコン膜5a,5bのそれぞれにおける水素含有率水素含有量は、窒化シリコン膜5cの水素含有率水素含有量の概ね1/3以下となっている。なお、上記第1の変形例の場合は、製造された半導体装置において、窒化シリコン膜15における水素含有率水素含有量が、窒化シリコン膜5cの水素含有率水素含有量よりも小さくより特定的には概ね1/3以下になっている。また、上記第2の変形例の場合は、製造された半導体装置において、窒化シリコン膜15を構成するn層の窒化シリコン膜のそれぞれにおける水素含有率水素含有量が、窒化シリコン膜5cの水素含有率水素含有量よりも小さくより特定的には概ね1/3以下になっている。また、上記第3の変形例の場合は、製造された半導体装置において、窒化シリコン膜15を構成する各窒化シリコン膜5a,5bにおける水素含有率水素含有量が、窒化シリコン膜5c,5dのそれぞれにおける水素含有率水素含有量よりも小さくより特定的には概ね1/3以下になっている。また、引張応力を増大する処理であるUV照射処理が施されている窒化シリコン膜15の引張応力は、UV照射処理が施されていない窒化シリコン膜5cの引張応力よりも大きくなっているが、これは、製造された半導体装置においても維持されている。また、上記図26および図27のように窒化シリコン膜15を単層の窒化シリコン膜により形成した場合には、製造された半導体装置において、窒化シリコン膜15の水素含有率水素含有量は、窒化シリコン膜5cの水素含有率水素含有量よりも小さくなっている。また、上記図12~図16のように窒化シリコン膜15を複数の窒化シリコン膜ここでは窒化シリコン膜5a,5bにより形成した場合には、製造された半導体装置において、窒化シリコン膜15を構成する各窒化シリコン膜ここでは窒化シリコン膜5a,5bのそれぞれの水素含有率水素含有量は、窒化シリコン膜5cの水素含有率水素含有量よりも小さくなっている。実施の形態2本実施の形態では、上記実施の形態1の技術をCMISFETComplementaryMetalInsulatorSemiconductorFieldEffectTransistorに適用した場合の一例について説明する。図32~図39は、本実施の形態2の半導体装置、ここではCMISFETを有する半導体装置の製造工程中の要部断面図である。図32に示されるように、本実施の形態の半導体装置が形成される半導体基板1は、nチャネル型のMISFETが形成される領域であるnMIS形成領域1Aと、pチャネル型のMISFETが形成される領域であるpMIS形成領域1Bとを有している。このため、図32におけるnMIS形成領域1AとpMIS形成領域1Bとは、同一の半導体基板1の異なる平面領域である。nMIS形成領域1Aには、上記図1~図6と同様の工程を行って、上記図6に相当する構造が形成される。nチャネル型MISFETQn形成工程は、上記実施の形態1で既に述べたものと基本的には同じである。一方、pMIS形成領域1Bには、上記図1~図6と類似した工程イオン注入する不純物の導電型を逆にした工程を行って、pチャネル型MISFETQpが形成される。簡単に説明すると、半導体基板1に素子分離領域2を形成してから、nMIS形成領域1Aにp型不純物をイオン注入することでp型ウエルPWを形成し、pMIS形成領域1Bにn型不純物をイオン注入することでn型ウエルNWを形成する。それから、ゲート絶縁膜3およびゲート電極GEが、nMIS形成領域1AとpMIS形成領域1Bの両方に形成される。それから、nMIS形成領域1Aにおいて、p型ウエルPWのゲート電極GEの両側の領域にn型不純物をイオン注入することでn-型半導体領域エクステンション領域EX1を形成し、pMIS形成領域1Bにおいて、n型ウエルNWのゲート電極GEの両側の領域にp型不純物をイオン注入することでp-型半導体領域エクステンション領域EX2を形成する。それから、サイドウォールスペーサSWを、nMIS形成領域1Aのゲート電極GEの側壁上とpMIS形成領域1Bのゲート電極GEの側壁上とに形成する。それから、nMIS形成領域1Aにおけるp型ウエルPWのゲート電極GEおよびサイドウォールスペーサSWの両側の領域にn型不純物をイオン注入することでn型半導体領域SD1ソース、ドレインを形成し、pMIS形成領域1Bにおけるn型ウエルNWのゲート電極GEおよびサイドウォールスペーサSWの両側の領域にp型不純物をイオン注入するでp型半導体領域SD2ソース、ドレインを形成する。その後、サリサイド技術により、nMIS形成領域1Aにおけるnチャネル型MISFETQnのゲート電極GEおよびソースドレイン領域n型半導体領域SD1の表面上層部とpMIS形成領域1Bにおけるpチャネル型MISFETQpのゲート電極GEおよびソースドレイン領域p型半導体領域SD2の表面上層部とに、金属シリサイド層4を形成する。次に、図33に示されるように、上記実施の形態1のステップS1,S2,S3,S4,S5を行うことで、窒化シリコン膜5a,5b,5cの積層膜からなる窒化シリコン膜5を形成する。ステップS1,S2,S3,S4,S5については上述したので、ここではその説明は省略する。本実施の形態においても、上記実施の形態1のステップS1,S2,S3,S4,S5により窒化シリコン膜5a,5b,5cの積層膜からなる窒化シリコン膜5を形成したことで、上記実施の形態1で説明したような効果を得ることができる。窒化シリコン膜5は、半導体基板1の主面全面上に形成される。このため、本実施の形態においては、窒化シリコン膜5は、nMIS形成領域1AとpMIS形成領域1Bとの両方に形成され、nMIS形成領域1Aのゲート電極GEおよびサイドウォールスペーサSWとpMIS形成領域1Bのゲート電極GEおよびサイドウォールスペーサSWとを覆うように形成される。上記実施の形態1で説明したように、窒化シリコン膜5は引張応力膜である。次に、図34に示されるように、上記実施の形態1のステップS6を行うことで、層間絶縁膜6を形成する。層間絶縁膜6は、半導体基板1の主面全面上に形成されるため、nMIS形成領域1AとpMIS形成領域1Bとの両方に形成され、nMIS形成領域1Aの窒化シリコン膜5上およびpMIS形成領域1Bの窒化シリコン膜5上に形成される。次に、図35に示されるように、pMIS形成領域1Bの層間絶縁膜6および窒化シリコン膜5を除去する。この際、nMIS形成領域1Aの層間絶縁膜6および窒化シリコン膜5は、除去せずに残存させる。これは、例えば、フォトリソグラフィ法を用いてnMIS形成領域1Aの層間絶縁膜6上にフォトレジストパターン図示せずを形成し、このフォトレジストパターンをエッチングマスクとして用いて、pMIS形成領域1Bの層間絶縁膜6および窒化シリコン膜5をドライエッチングすることにより、行うことができる。次に、図36に示されるように、半導体基板1の主面全面上に、圧縮応力用の絶縁膜として絶縁膜41より特定的には窒化シリコン膜41を形成する。pMIS形成領域1Bにおいては、絶縁膜41は、ゲート電極GE、サイドウォールスペーサSWおよびp型半導体領域SD2を覆うように、金属シリサイド層4上を含む半導体基板1の主面上に形成される。一方、nMIS形成領域1Aにおいては、絶縁膜41は層間絶縁膜6上に形成される。絶縁膜41は、圧縮応力膜であり、好ましくは窒化シリコンからなる。絶縁膜41は、プラズマCVD法で形成することができ、その形成時の成膜条件成膜温度、成膜ガスの種類、ガスの圧力、高周波パワーなどを制御することで、圧縮応力膜とすることができる。次に、図37に示されるように、半導体基板1の主面全面上に、すなわち絶縁膜41上に、層間絶縁膜42を形成する。nMIS形成領域1AおよびpMIS形成領域1Bにおいて、層間絶縁膜42は絶縁膜41上に形成される。層間絶縁膜42は、層間絶縁膜6と同様に、酸化シリコン系の絶縁膜すなわち酸化膜系絶縁膜を用いることが好ましい。次に、図38に示されるように、nMIS形成領域1Aの層間絶縁膜42を除去する。この際、pMIS形成領域1Bの層間絶縁膜42および絶縁膜41は、除去せずに残存させる。これは、例えば、フォトリソグラフィ法を用いてpMIS形成領域1Bの層間絶縁膜42上にフォトレジストパターン図示せずを形成し、このフォトレジストパターンをエッチングマスクとして用いて、nMIS形成領域1Aの層間絶縁膜42をドライエッチングすることにより、行うことができる。次に、図39に示されるように、nMIS形成領域1Aの絶縁膜41を除去する。この際、pMIS形成領域1Bの層間絶縁膜42および絶縁膜41は、除去せずに残存させる。これは、例えば、pMIS形成領域1Bの層間絶縁膜42上のフォトレジストパターン図示せずをエッチングマスクとして用いて、nMIS形成領域1Aの絶縁膜41をドライエッチングすることにより、行うことができる。これにより、図39に示されるように、nMIS形成領域1Aにおいては、半導体基板1上にゲート電極GEおよびサイドウォールスペーサSWを覆うように、窒化シリコン膜5とその上の層間絶縁膜6との積層膜が形成され、pMIS形成領域1Bにおいては、半導体基板1上にゲート電極GEおよびサイドウォールスペーサSWを覆うように、絶縁膜41とその上の層間絶縁膜42との積層膜が形成された構造が得られる。その後、nMIS形成領域1Aの層間絶縁膜6の上面の高さとpMIS形成領域1Bの層間絶縁膜42の上面の高さとを一致させるためのCMP処理を施すこともできる。その後、図示は省略するが、上記図9および図10で説明したように、上記コンタクトホールCNTを形成してから、コンタクトホールCNT内に上記プラグPGを形成し、更に上記絶縁膜7および配線M1を形成する。なお、nMIS形成領域1Aにおいては、上記コンタクトホールCNTは、層間絶縁膜6および窒化シリコン膜5からなる積層膜積層絶縁膜を貫通するように形成され、pMIS形成領域1Bにおいては、上記コンタクトホールCNTは、層間絶縁膜42および絶縁膜41からなる積層膜積層絶縁膜を貫通するように形成される。本実施の形態では、nMIS形成領域1Aに、nチャネル型MISFETQnを覆うように、引張応力膜である窒化シリコン膜5を形成しているため、nチャネル型MISFETQnのチャネル領域における電子の移動度が増加するなどして、nチャネル型MISFETQnのチャネルを流れるオン電流を増加させることができる。また、pMIS形成領域1Bに、pチャネル型MISFETQpを覆うように、圧縮応力膜である絶縁膜41を形成しているため、pチャネル型MISFETQpのチャネル領域におけるホール正孔の移動度が増加するなどして、pチャネル型MISFETQpのチャネルを流れるオン電流を増加させることができる。このため、CMISFETを備えた半導体装置の性能を向上させることができる。また、上記実施の形態1をそのままCMISFETを有する半導体装置に適用することも可能である。この場合、上記図34の構造を得た後、上記図35~図39の工程は行わずに、上記コンタクトホールCNTおよび上記プラグPGを形成し、その後、プラグPGが埋め込まれた層間絶縁膜6上に上記絶縁膜7および配線M1を形成する。nMIS形成領域1AとpMIS形成領域1Bとに窒化シリコン膜5および層間絶縁膜6が形成された状態で上記コンタクトホールCNTおよびプラグPGを形成するため、図34のnMIS形成領域1AとpMIS形成領域1Bとの両方において、上記図9のように窒化シリコン膜5および層間絶縁膜6の積層膜を貫通するように上記コンタクトホールCNTが形成され、そこにプラグPGが埋め込まれる。この場合、nMIS形成領域1Aでは、nチャネル型MISFETQnを覆うように引張応力膜である窒化シリコン膜5が形成されているため、nチャネル型MISFETQnのチャネル領域における電子の移動度が増加するなどして、nチャネル型MISFETQnのチャネルを流れるオン電流を増加させることができる。しかしながら、pMIS形成領域1Bには、圧縮応力膜は形成されていないため、pMIS形成領域1Bのpチャネル型MISFETQpについては、チャネル領域におけるホール正孔の移動度を増加させることができない。このため、nチャネル型MISFETのチャネル領域におけるキャリアここでは電子の移動度を優先的に向上させたいようなCMISFETを有する半導体装置に適用すれば、好適である。また、この場合、製造工程数を抑制低減できるため、低コスト化にも有利である。一方、上記実施の形態2は、nMIS形成領域1Aには引張応力膜ここでは窒化シリコン膜5があり、pMIS形成領域1Bには圧縮応力膜ここでは絶縁膜41があるため、nMIS形成領域1Aのnチャネル型MISFETQnのチャネル領域とpMIS形成領域1Bのpチャネル型MISFETQpのチャネル領域との両方で、キャリアの移動度を向上させることができる。このため、nチャネル型MISFETとpチャネル型MISFETとの両方でチャネル領域におけるキャリアの移動度を向上させたいようなCMISFETを有する半導体装置に適用すれば、効果が大きい。以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。"