遊技に関する情報を記憶する記憶手段としてのRAMを備え、遊技機全体を制御する主制御基板および遊技に関する情報を記憶する記憶手段としてのRAMを備え、貸球や賞球を払出す球払出装置を制御する払出制御基板が配設されたパチンコ遊技機において、外部から供給される元電源から、前記主制御基板および払出制御基板で使用される電圧の異なる複数の電源を生成して対応する主制御基板および払出制御基板に供給する電源基板と、前記電源基板に配設され、電源投入時および電源断信号出力後において、前記各制御基板に対して、該制御基板のCPUを初期状態から作動させるためのリセット信号を出力するリセット信号手段と、前記電源基板に配設され、所定の監視電源が予め設定された電源断検知電圧以下になったときに、前記主制御基板、払出制御基板およびリセット信号手段に対して電源断信号を出力する電源断監視手段とを備え、前記主制御基板および払出制御基板は、電源断信号を受取った時点で該主制御基板のRAMおよび払出制御基板のRAMに記憶されている情報を保持するバックアップ処理を行なうよう設定されると共に、前記リセット信号手段は、前記電源断監視手段から電源断信号が出力されてから、前記主制御基板および払出制御基板でのバックアップ処理に必要な時間の経過後に前記リセット信号を出力するよう設定され、前記リセット信号手段から出力されたリセット信号の各制御基板への入力は同時になされるよう設定されたことを特徴とするパチンコ遊技機。遊技に関する情報を記憶する記憶手段としてのRAMを備え、遊技機全体を制御する主制御基板および遊技に関する情報を記憶する記憶手段としてのRAMを備え、貸球や賞球を払出す球払出装置を制御する払出制御基板が配設されたパチンコ遊技機において、外部から供給される元電源から、前記主制御基板および払出制御基板で使用される電圧の異なる複数の電源を生成して対応する主制御基板および払出制御基板に供給する電源基板と、前記電源基板に配設され、電源投入時および電源断信号出力後において、前記各制御基板に対して、該制御基板のCPUを初期状態から作動させるためのリセット信号を出力するリセット信号手段と、前記電源基板に配設され、所定の監視電源が予め設定された電源断検知電圧以下になったときに、前記主制御基板、払出制御基板およびリセット信号手段に対して電源断信号を出力する電源断監視手段とを備え、前記主制御基板および払出制御基板は、電源断信号を受取った時点で該主制御基板のRAMおよび払出制御基板のRAMに記憶されている情報を保持するバックアップ処理を行なうよう設定されると共に、前記リセット信号手段は、前記電源断監視手段から電源断信号が出力されてから、前記主制御基板および払出制御基板でのバックアップ処理に必要な時間の経過後に前記リセット信号を出力するよう設定され、前記リセット信号手段から各制御基板へ同時に出力されたリセット信号の主制御基板のCPUへの入力を、遅延手段によって払出制御基板のCPUへの入力より遅らせるよう設定したことを特徴とするパチンコ遊技機。前記複数の制御基板の夫々が電源生成回路を備え、該回路において当該の制御基板で必要となる電圧の電源を生成する構成では、各制御基板のコストが高くなるばかりでなく、各制御基板の小型化が妨げられる欠点が指摘される。ここで、前記パチンコ機では、遊技中において停電が発生すると、前記主制御基板のRAMや払出制御基板のRAMに記憶されている情報が消えてしまい、遊技者にとって不利益になると共に、遊技店と遊技者との間でのトラブルの発生原因となる。そこで、パチンコ機に供給されている電源の電圧を監視し、該電圧が一定値以上低下したときに、当該時点での前記両制御基板のRAMの情報を記憶保持させるためのバックアップ処理を行なうことが提案されている。しかし、各制御基板におけるCPUに関しては、該CPUへの電源の供給が停止した段階で個々に停止状態となるため、各CPU自体やプログラム等に不具合を生ずるおそれがあり、電源復帰時において正常な動作が保証されない欠点が指摘される。また、前記バックアップ処理においてCPUは電源停止待機状態となるため、例えば、前記電源電圧が一定値以上低下したがCPUへの電源供給は途絶えず、電源電圧が再び正常な電圧に復帰した場合は、CPUは電源停止待機状態のまま保持され、電源が供給されているのにも拘らずパチンコ機の運転が再開されない事態が発生するおそれがある。本発明は、前述した従来の技術に内在している前記課題に鑑み、これを好適に解決するべく提案されたものであって、遊技機に設けられる複数の制御基板の小型化とコストダウンとを図ると共に、常に正常な動作を保証し得るパチンコ遊技機を提供することを目的とする。前述した課題を克服し、所期の目的を好適に達成するため、本願請求項1の発明に係るパチンコ遊技機は、遊技に関する情報を記憶する記憶手段としてのRAMを備え、遊技機全体を制御する主制御基板および遊技に関する情報を記憶する記憶手段としてのRAMを備え、貸球や賞球を払出す球払出装置を制御する払出制御基板が配設されたパチンコ遊技機において、外部から供給される元電源から、前記主制御基板および払出制御基板で使用される電圧の異なる複数の電源を生成して対応する主制御基板および払出制御基板に供給する電源基板と、前記電源基板に配設され、電源投入時および電源断信号出力後において、前記各制御基板に対して、該制御基板のCPUを初期状態から作動させるためのリセット信号を出力するリセット信号手段と、前記電源基板に配設され、所定の監視電源が予め設定された電源断検知電圧以下になったときに、前記主制御基板、払出制御基板およびリセット信号手段に対して電源断信号を出力する電源断監視手段とを備え、前記主制御基板および払出制御基板は、電源断信号を受取った時点で該主制御基板のRAMおよび払出制御基板のRAMに記憶されている情報を保持するバックアップ処理を行なうよう設定されると共に、前記リセット信号手段は、前記電源断監視手段から電源断信号が出力されてから、前記主制御基板および払出制御基板でのバックアップ処理に必要な時間の経過後に前記リセット信号を出力するよう設定され、前記リセット信号手段から出力されたリセット信号の各制御基板への入力は同時になされるよう設定されたことを要旨とする。前述した課題を克服し、所期の目的を好適に達成するため、本願請求項2の発明に係るパチンコ遊技機は、遊技に関する情報を記憶する記憶手段としてのRAMを備え、遊技機全体を制御する主制御基板および遊技に関する情報を記憶する記憶手段としてのRAMを備え、貸球や賞球を払出す球払出装置を制御する払出制御基板が配設されたパチンコ遊技機において、外部から供給される元電源から、前記主制御基板および払出制御基板で使用される電圧の異なる複数の電源を生成して対応する主制御基板および払出制御基板に供給する電源基板と、前記電源基板に配設され、電源投入時および電源断信号出力後において、前記各制御基板に対して、該制御基板のCPUを初期状態から作動させるためのリセット信号を出力するリセット信号手段と、前記電源基板に配設され、所定の監視電源が予め設定された電源断検知電圧以下になったときに、前記主制御基板、払出制御基板およびリセット信号手段に対して電源断信号を出力する電源断監視手段とを備え、前記主制御基板および払出制御基板は、電源断信号を受取った時点で該主制御基板のRAMおよび払出制御基板のRAMに記憶されている情報を保持するバックアップ処理を行なうよう設定されると共に、前記リセット信号手段は、前記電源断監視手段から電源断信号が出力されてから、前記主制御基板および払出制御基板でのバックアップ処理に必要な時間の経過後に前記リセット信号を出力するよう設定され、前記リセット信号手段から各制御基板へ同時に出力されたリセット信号の主制御基板のCPUへの入力を、遅延手段によって払出制御基板のCPUへの入力より遅らせるよう設定したことを要旨とする。作用遊技機に配設された電源基板では、外部から供給される所定電圧の元電源から、複数の制御基板で使用される電圧の異なる複数の電源を生成し、該電源を対応する各制御基板に夫々供給する。すなわち、電圧の異なる複数の電源を電源基板で一括して生成するので、各制御基板に電源生成回路を設ける必要はなく、制御基板の小型化を図り得ると共に製造コストも低減し得る。監視電源が予め設定された電源断検知電圧以下になったときには、主制御基板および払出制御基板に対して電源断監視手段から電源断信号が出力され、両制御基板に記憶されている情報を保持するバックアップ処理が行なわれる。また電源断信号出力後において、各制御基板に対してリセット信号手段から、各制御基板のCPUを初期状態から作動させるためのリセット信号が出力される。従って、監視電源が電源断検知電圧以下となった後に正常な電圧に復帰した場合においても、パチンコ遊技機は正常な運転を再開することができる。以上説明した如く、本発明に係るパチンコ遊技機では、1基の電源基板により、複数の制御基板で使用される電圧の異なる複数の電源を一括して生成するから、各制御基板毎に電源生成回路を備える必要はなく、各制御基板を小型化し得ると共にコストを低減することができる。監視電源が予め設定された電源断検知電圧以下になったときには、主制御基板および払出制御基板に対して電源断監視手段から電源断信号を出力して、両制御基板に記憶されている情報を保持するバックアップ処理を行なうから、復電時には電源断時の状態から遊技を再開することができ、遊技者に不利益を与えることはない。また電源断信号出力後において、各制御基板に対してリセット信号手段から該制御基板のCPUを初期状態から作動させるためのリセット信号を出力するよう構成したから、例えば監視電源が電源断検知電圧以下となった後に正常な電圧に復帰した場合においても、リセット処理により正常な運転を再開させることができる。なお各制御基板は、電源断信号によって各CPUを正常に停止できる状態とする処理を行なうよう構成してあるので、停電等によりCPU自体やプログラム等に不具合が発生するのを防止し得る。従って、復電時におけるパチンコ遊技機の正常な運転は保証される。次に、本発明に係るパチンコ遊技機につき、好適な実施例を挙げて、添付図面を参照しながら以下詳細に説明する。なお本実施例では、パチンコ遊技機として、貸球用のカードおよびカードユニットを利用して貯留球を貸出し得るカード式のパチンコ機を例として説明するが、カードユニットを利用しないパチンコ機であってもよい。そこで、先ず本実施例のパチンコ機について、図1~図3を参照して要約説明する。本実施例のパチンコ機Pは、その基本的な概略構成として、外枠Aの開口前面側に対して前枠Bが、連結支持手段および施錠手段を利用して着脱および開放可能に組付けられている。そして前枠Bの内外部分には、横開き式のガラス扉Dを組付けた窓枠Cと、ガラス扉Dの下部において前枠Bに対して着脱および開放可能に組付けられる開閉セット板の前側に上球皿Eが組付けられると共に、該開閉セット板の後側に電動式の球送り装置等がセットされている。また、前記前枠Bの下部に下球皿Fおよび打球発射装置H等が設置されると共に、裏側に裏機構セット盤G等が装備され、更に該前枠Bの後側に設けた保持枠10の正面内部に、所要の遊技領域Jaを構成した遊技盤Jが着脱交換可能にセットされる。一方、貸球の払出し制御に必要とされる球貸しユニットKが、パチンコ機Pの側方に設置されて各電子制御部と接続されている。前記裏機構セット盤Gは、前枠B裏側に位置する前記遊技盤Jセット用の保持枠10の裏側に着脱可能に装備され、図1に示す如く、該保持枠10に対応し得る方形サイズに樹脂成形された本体11の中央部に遊技盤裏面の点検用の窓口12が開口され、この窓口12内に遊技盤Jの裏面に着脱可能に配設された裏セット部材13が臨んでいる。この裏セット部材13には、遊技盤Jに配設された各種入賞用部品に入って裏側へ通出されるセーフ球を排出案内する複数の通路が形成されると共に、遊技盤Jの表面に配設された表示枠体14に対応する位置に、図柄表示制御基板29を備える図柄表示装置15が着脱可能に配設されるようになっている。なお、以後の説明において、左右は、パチンコ機Pを裏側から視た状態において指称するものとする。前記裏機構セット盤Gのその他の構成として、前記窓口12の上部から右側部に亘る外周囲部に球貯留排出経路部16等が配設されている。また、この球貯留排出経路部16の下側に、カセット形態とされる電動制御式の貸球用および賞球用の球払出装置Lが前後の関係で設置される一方、これら球払出装置Lの下方に、該装置Lから払出された貸球および賞球を前記上球皿Eまたは下球皿Fへ排出する球排出経路が形成されており、前記球貯留排出経路部16に貯留された所定数のパチンコ球が、各球払出装置Lの作動により貸球または賞球として払出されるようになっている。また前記窓口12の下方に、アウト球およびセーフ球を機外へ排出する球通出経路が形成される他に、球抜き装置賞球満杯検出装置および貸球用の検出スイッチ等が夫々設置されている。前記裏機構セット盤Gにおける本体11の裏側には、図1に示す如く、その上方右隅部に、枠用の外部接続端子板17が設置されると共に、前記窓口12の下方には、前記打球発射装置Hを制御する発射制御基板18を収容した発射制御装置19と、前記遊技盤Jでのパチンコゲームに応じた効果音を発生する図示しない効果音発生装置を発生制御する音声制御基板20を収容した音声制御装置21とが左右に離間して配置されている。また発射制御装置19あるいは音声制御装置21と一部が前後の関係で重なるようにして、パチンコ機Pを全体的に制御する主制御基板22を収容した主制御装置23および前記球払出装置Lを制御する払出制御基板24を収容した払出制御装置25が左右に隣接する状態で本体11に配置されている。なお、各制御基板18202224のコネクタ差し込み口は、各基板に重なり合うことなく、全て露出している。また、本体11における払出制御装置25の配置位置より上方には、前記払出制御基板24および主制御基板22と賞球用の球払出装置Lとを接続する払出中継基板26、電源分配基板27および球貸しユニットKと接続して各種データの入力および出力を行なうためのコネクタを備えたインターフェースボード28が配置されている。前記電源分配基板27は、インターフェースボード28および発射制御基板18に接続してある。また、前記裏機構セット盤Gに配設される前記裏セット部材13の裏面には、図3に示す如く、前記図柄表示装置15の配置位置の左方に、ランプ中継基板30と、前記遊技盤Jでのパチンコゲームに応じたランプ表示を行なう図示しないランプ装置を制御するランプ制御基板31を収容したランプ制御装置81とが上下の関係で配置されると共に、該図柄表示装置15の配置位置の下方に、主制御用中継基板32が配置されている。そして、前記複数の基板303132が配設された裏セット部材13の裏面には、前記図柄表示装置15の裏側を覆蓋保護する裏カバー部材33が開閉および着脱可能に取着されており、該裏カバー部材33の裏側に、前記各制御基板に必要な電圧の異なる複数の電源を生成して供給するための電源基板34を収容した電源装置35が配置されるようになっている。すなわち、図1に示す如く、裏カバー部材33に配置された電源基板34は、遊技機裏側の略中央部に位置し、該電源基板34の周囲に、該電源基板34から電源が供給される前述した主制御基板22、払出制御基板24、図柄表示制御基板29、音声制御基板20、ランプ制御基板31、発射制御基板18および電源分配基板27が配置されるよう構成してある。なお、前記主制御基板22に、払出制御基板24、図柄表示制御基板29、音声制御基板20およびランプ制御基板31が接続されると共に、前記発射制御基板18は、払出制御基板24に接続されるよう構成される。そして、前記遊技盤Jを交換して遊技内容を変更する際には、主制御基板22、図柄表示制御基板29、音声制御基板20およびランプ制御基板31が遊技盤Jと共に交換され、払出制御基板24および発射制御基板18については各遊技内容に共通的に使用されるようになっている。前記裏カバー部材33は、図6~図8に示すように、全体が略矩形の箱形状に合成樹脂成形されている。そして上側部分に、裏セット部材13の裏面に対して大きな離隔空間の保護室R1を画成した箱部36が形成されて、同箱部36内に前記図柄表示装置15を収容保護し得、また下側部分に裏セット部材13の裏面に対して小さな離隔空間の保護室R2を画成した蓋部37が形成されて、両部3637の高低差による凹部空間が前記電源装置35の設置収容凹部38とされている。前記箱部36の背面板部には、放熱用の複数の長孔36aが形成されると共に、遊技盤用の外部接続端子板39が着脱可能に収納配置される端子板収納部36bが凹設されている。また箱部36の下板部には、図4に示す如く、前記設置収容凹部38に位置する電源装置35の上側に臨む位置に、複数の放熱用の放熱口36cが開設されている。前記蓋部37の背面板部には、電源装置35のための設置部40が形成されており、この設置部40では、電源装置35をセット可能にするために、左右および下側部において所定高さで立上がる保護枠41が形成されている。また設置部40の上端縁部と箱部36との連設部には、後述する取付けベース体42を着脱可能に取付けるための第1の係止手段として、例えば複数の係止孔40aが左右に離間して形成される一方、該設置部40の下部側に、取付けベース体用の位置決め手段としてのピン40bが突設されている。更に、該ピン40bを挟む左右両側に離間して、ネジ孔40cが夫々螺設されると共に、該設置部40の右部には、電源装置35の後述する収容ケース体43を定位置に位置決め係止する第2の係止手段として、例えば弾性変形可能な係止フック44が形成されている。なお、蓋部37の下板部には、前記裏セット部材13や遊技盤Jおよび図柄表示装置15等から導出する各種の電気的配線用の引出し口45が形成されている。前記裏カバー部材33の着脱開閉技術については、一例として図4および図5に示すように、連結支持手段として裏カバー部材33の図において左側上下に形成された各支持片46の孔46aと、前記裏セット部材13の左側に取着された支持板47の上下の支軸47aを利用して、上下方向への着脱と、左右方向への回動が可能に連結支持され、また係脱手段として裏カバー部材33の図において右側のフランジ部48の上下に配置された出没式の係止具49と、裏セット部材13における右側上下に形成された係止筒部50とを利用して、係脱可能に係止されるようになっている。なお、裏セット部材13に対する裏カバー部材33の着脱開閉技術に関しては、実施例の構成に限定されるものでなく、例えば裏セット部材13または裏カバー部材33に配設した回動式止め具を相手側に係脱可能に係止し得る形式のもの、等各種の構成のものを採用可能である。また、着脱開閉手段と係脱手段とは左右逆であってもよい。前述した裏カバー部材33における蓋部37の設置部40に対して、外部から所定電圧の元電源が供給される電源基板34を備える電源装置35が、外側から着脱交換可能にセットされて前記設置収容凹部38内に保護されるようになっている。この電源装置35は、図8に示すように、合成樹脂製で方形皿状に形成された収容ケース体43に、カバー体51を着脱可能に組付けることで収容箱体52が構成され、該収容箱体52に内部画成した収容室53に電源基板34が収容セットされるよう構成される。そして、箱体単位で取扱い得る該電源装置35は、前記設置部40に配設された取付けベース体42を介して該設置部40に取付けられるようになっている。前記取付けベース体42は、前記設置部40に対する電源装置35の取付け強度を向上すると共に、前記電源基板34に対するノイズ防止を図るものとして、金属板により方形蓋皿状に形成されたもので、図9に示す如く、その上端縁部には、設置部40に形成された前記各係止孔40aと対応する位置に第1の被係止手段としての係止片42aが夫々形成され、また下端部側には、設置部40に突設されたピン40bおよび各ネジ孔40cと対応する位置に被位置決め手段としての位置決め孔42bおよび通孔42cが形成されている。そして、設置部40の係止孔40aに係止片42aを挿通して係止すると共にピン40bを位置決め孔42bに挿通することで、設置部40に対して取付けベース体42を位置決めした状態で、各通孔42cに挿通した固定手段としてのネジ54を対応するネジ孔40cに螺挿することで、該取付けベース体42が設置部40に位置決め固定されるよう構成される。なお、設置部40に設けられた前記係止フック44と対応する部位の取付けベース体42は切欠かれており、取付けベース体42に取付けられる収容ケース体43に係止フック44が係止し得るようになっている。前記取付けベース体42における横長方形状の底板部には、図8および図9に示す如く、上下および左右に離間する4箇所に、収容ケース体43を係脱可能に係合する第1の係合手段としての係合片55が、夫々後方に向けてL字状に立上がるよう折曲形成されている。なお、上下に対向する係合片5555では、底板部から離間する端部で略平行に折曲された片部が対向する向きとなるよう設定される。前記収容ケース体43は、合成樹脂材により方形蓋皿状に形成されたもので、その底板部43aに電源基板34が収容設置されるようになっている。この収容ケース体43における底板部43aの外面には、図8および図9に示す如く、前記取付けベース体42の各係合片55に対応して第1の被係合手段としての被係合片56が夫々形成されており、上下に対向する被係合片5656では、底板部43aから離間する端部で略平行に折曲された片部が相反する向きとなるよう設定される。すなわち、取付けベース体42に対して収容ケース体43を、各係合片55の右側に対応する各被係合片56を臨ませた状態で、該収容ケース体43を左方へスライドすることによって、係合片55に被係合片56が前後の関係で係合して、取付けベース体42に対して収容ケース体43が後方への抜け止めがなされた状態で位置決め保持されるよう構成される。そして、この状態で前記設置部40に形成されている係止フック44が収容ケース体43の右端縁部に係合し、該収容ケース体43の右方向へのスライドを規制することで、収容ケース体43は取付けベース体42に位置決め状態で取付けられる。なお、各被係合片56の右端部に規制片56aが設けられており、該規制片56aが係合片55の右端部に当接することで、収容ケース体43の左方への位置規制がなされるよう構成してある。前記収容ケース体43の左右の側端部には、第2の係合手段としての係合突起57が上下に離間して複数突設されると共に、該ケース体43の下端部には、同じく第2の係合手段としての係合突起57が左右方向の略中央に突設されている。そしてこれら複数の係合突起57を介して、該収容ケース体43に前記カバー体51が着脱可能に取付けられるよう構成してある。前記カバー体51は、前記電源基板34を透視可能に覆蓋保護するものであって、透明な合成樹脂材により箱状に形成され、その背面部51aおよび上下面部51b51cには、放熱用の孔部51dが多数形成されている。なお、カバー体51の下部および右側部には、収容ケース体43の底板部43aに対して背面部51aより小さな離間間隔で対向するフランジ部51eが形成され、下部側のフランジ部51eに、前記電源基板34に設けられる各コネクタ585960616263を外部に挿通するためのコネクタ用通孔64が対応的に設けられている。また右側部のフランジ部51eに、電源基板34に設けられる電源プラグ65や電源スイッチ66を外部に挿通するためのプラグ用通孔67および電源用通孔68が対応的に設けられている。更に、カバー体51には、電源基板34に配設されているRAMクリアスイッチ69と対応する位置に、前記背面部51aから内側に所定高さで凹設した段部70が形成され、該段部70にRAMクリアスイッチ69を外部に挿通するためのRAMクリアスイッチ用通孔70aが形成してある。前記カバー体51における左右の側端部および下端部には、第2の被係合手段としての係合孔71が、前記収容ケース体43の各係合突起57と対応する位置に形成されており、これら複数の係合孔71を収容ケース体43の対応する係合突起57に係合することで、該カバー体51が収容ケース体43に工具等を用いることなく着脱可能に取付けられるようになっている。またカバー体51の収容ケース体43を指向する内面側の周縁部に、収容ケース体43の底板部43aに収容された電源基板34に当接する複数の位置決め片72が突設されており、収容ケース体43にカバー体51を取付けたときに、前記収容室53に収容される電源基板34を、底板部43aと位置決め片72とにより前後から挟持することで位置決めセットするよう構成される。すなわち、収容ケース体43およびカバー体51に対し、電源基板34はネジ等の固定手段を用いることなく位置決めセットされるようになっている。前記電源基板34には、図10に示す如く、その右上部に電源プラグ65が設けられ、該プラグ65に、外部電源に接続される電源コード73が接続されて、該電源基板34に例えばAC24Vの電源が供給されるようになっている。また電源プラグ65の下方に電源スイッチ66が配設され、該スイッチ66のON-OFF操作によって、電源の入切が行なわれる。更に、電源基板34の下部側には、主制御基板用のコネクタ58、ランプ制御基板用のコネクタ62、図柄表示制御基板用のコネクタ60、音声制御基板用のコネクタ61、払出制御基板用のコネクタ59および電源分配基板用のコネクタ63が、左側から順に配設されている。これら各コネクタ586260615963は、当該電源基板34を収容箱体52に収容セットした際に、図11に示すように、前記カバー体51の対応するコネクタ用通孔64から後方に突出し、その後向きに開口する各接続口に、各制御基板223129202427に接続されている電源配線のコネクタを簡単に接続し得るようになっている。前記電源基板34には、図12に示す如く、主制御基板22、払出制御基板24、図柄表示制御基板29、音声制御基板20およびランプ制御基板31等で使用される電圧の異なる複数の電源を、前記元電源から生成する複数種の電源生成回路74757677を備え、各回路74757677で生成された各電源が、前記各コネクタ5862606159を介して対応する制御基板2231292024に供給されるよう構成してある。なお、前記電源分配基板27には、該電源基板34からAC24Vの電源がそのまま供給されるようになっている。ちなみに、前述した各制御基板で使用される電源は、以下通りである。主制御基板22では、始動入賞口開閉用のソレノイド、大入賞口開閉用のソレノイド、大入賞口内部の経路切替えソレノイド等のソレノイド駆動用電源としてDC30V、始動入賞口SW、各入賞口SW、大入賞口内部の特定通過カウントSW、カウントSW等の入賞検知の信号の受け渡しや大当たり情報や図柄確定回数等の遊技盤情報を外部に出力するための情報出力用電源およびLED等の表示用電源としてDC12V、IC回路用の電源としてDC5Vおよび停電時におけるRAMバックアップ用の電源としてDC5Vが使用される。払出制御基板24では、球払出装置L内部の球送りの役目を担う球払出しソレノイド等のソレノイド駆動用電源としてDC30V、球貸し25個確認用SW等の検知信号の受け渡しやLED等の表示用電源としてDC12V、IC回路用の電源としてDC5Vおよび停電時におけるRAMバックアップ用の電源としてDC5Vが使用される。図柄表示制御基板29では、バックライト用の電源としてDC12VおよびIC回路用の電源としてDC5Vが使用される。音声制御基板20では、スピーカから音声を出力するための電源としてDC12VおよびIC回路用の電源としてDC5Vが使用される。ランプ制御基板31では、サイドランプ、風車ランプ、アタッカーランプ、枠飾りランプ等のランプ表示用電源としてDC24V、始動入賞記憶数LED、賞球LED等の表示用電源としてDC12VおよびIC回路用の電源としてDC5Vが使用される。発射制御基板18では、打球発射部に球を送るための球送りソレノイド、打球発射のための発射ソレノイド等のソレノイド駆動用電源としてDC211V、発射制御基板18が電源基板34からAC24Vの供給を受けると点灯する電源確認用LEDおよびタッチセンサIC回路用の電源としてDC12V、IC回路用の電源としてDC5Vが使用される。なお、IC回路は、CPUROMRAM等を指称するものである。すなわち前記電源基板34は、AC24VからDC5Vを生成する第1電源生成回路74、AC24VからDC12Vを生成する第2電源生成回路75、AC24VからDC24Vを生成する第3電源生成回路76、AC24VからDC30Vを生成する第4電源生成回路77を備え、各回路74757677で生成された異なる電圧の電源が、対応する制御基板2231292024に夫々供給されるようになっている。なお実施例では、前記発射制御基板18は、当該の制御基板18で使用される異なる電圧の電源を生成するための電源生成回路を備え、電源基板34から電源分配基板27を介して供給されるAC24Vの電源から、該電源生成回路により前述した各電圧の電源を生成するよう構成されている。また前記球貸しユニットKには、通信に必要なAC24Vの電源が、電源基板34から電源分配基板27およびインターフェースボード28を介して供給されるようになっている。前記電源基板34には、図13に示す如く、少なくとも前記主制御基板22および払出制御基板24に配設されているRAMをバックアップするバックアップ手段としてのコンデンサ78が1基配設されている。そして、閉店時や停電時等の電源断状態によって、電源基板34に外部から元電源が供給されなくなったときには、主制御基板22の記憶手段としてのRAMおよび払出制御基板24の記憶手段としてのRAMに対して、該コンデンサ78からバックアップ用電源を夫々供給して両RAMのバックアップを行ない、該RAMに記憶されている情報を所定の時間だけ保持し得るよう構成される。なお、バックアップ時間は、容量の異なるコンデンサと交換することで、適宜に変更可能となっている。前記電源基板34には、電源断を監視する電源断監視回路79が設けられ、所定の監視電源が予め設定された電源断検知電圧以下になったときに、前記主制御基板22および払出制御基板24に対して、通常の制御から電源断制御に切換えるための電源断信号を出力するよう設定されている。そして主制御基板22および払出制御基板24は、電源断信号を受取ると、当該時点で両制御基板2224に記憶されている情報を保持するためのバックアップに必要な処理を実行するようになっている。なお実施例では、監視電源として、前記電源基板34で生成される最も高い電圧の電源であるソレノイド駆動用のDC30Vの電源を用い、該電源の電圧が、ソレノイドが通常の遊技に不具合を生ずることなく動作する最低限の電圧である約DC20V以下になったときに、電源断信号を出力するよう設定してある。ここで、前記主制御基板22における電源断制御による電源断処理は、以下の通りである。バックアップデータとしてレジスタ、スタックポインタをRAMに記憶させる。普通図柄の出力をOFFする。始動入賞口開閉用のソレノイド、大入賞口開閉用のソレノイド、大入賞口内部の経路切替え用ソレノイドの出力をOFFする。ランプ制御基板31に電源断時消灯用コマンドを送信する。音声制御基板20に無音コマンドを送信する。球払出装置Lが駆動中の入力処理中に電源断となり、払出された球をカウントしなかったり、2度検出するのを防ぐための処理を行なう。バックアップフラグを設定する。RAMに対してのアクセスを禁止する。上記の処理終了後、CPUの停止できる状態で待機する。なお、復電とは、電源スイッチ66をOFFからONに切換えたときや停電後、あるいは後述の瞬停時に電圧が正規の電圧に達したことを意味する。また、前記払出制御基板24における電源断制御による電源断処理は、以下の通りである。バックアップデータとしてレジスタ、スタックポインタをRAMに記憶させる。球払出装置Lに設けられている賞球ソレノイド、球貸しソレノイドへの出力をOFFし、新たな払出し動作を行なわないようにする。エラー表示部83の出力をOFFする。主制御基板22から送信された制御コマンドをバックアップデータとしてRAMに記憶させる。球払出装置Lが駆動中の入力処理中に電源断となり、払出された球をカウントしなかったり、2度検出するのを防ぐための処理を行なう。バックアップフラグを設定する。RAMに対してのアクセスを禁止する。上記の処理終了後、CPUの停止できる状態で待機する。なお、前記エラー表示部83は、払出制御基板24に近接して配設され、払出装置Lの故障や満杯報知等、エラーの種類に応じた表示を行なうものである。前記電源基板34には、リセット信号回路80が配設されており、前記電源断監視回路79から電源断信号が出力された後、および前記電源スイッチ66をOFFからONに切換えたときに、前記主制御基板22、払出制御基板24、図柄表示制御基板29、音声制御基板20およびランプ制御基板31等の各制御基板に対して、各CPUを初期状態から作動させるためのリセット信号を出力するよう設定されている。なお、電源断信号が出力された後に出力されるリセット信号は、図15に示すように電源断信号が出力されてから、該電源断信号により開始される主制御基板22および払出制御基板24のバックアップ処理に必要な時間を経過後に出力され、所定時間後にOFFされるよう設定してある。また電源スイッチ66をOFFからONに切換えたときや停電後の復帰時に出力されるリセット信号は、図15に示すように、電源立上がり時と同時にリセット信号も立上がり、所定電圧あるいは予め設定されたリセット電圧等となった時点を基準とした所定時間後にOFFされるよう設定してある。そして各制御基板2224292031は、図13に示すリセット入力回路84を介して入力されるリセット信号がONからOFFになったときに、各CPUを初期状態からスタートさせるリセット処理を実行するようになっている。前記各制御基板2224292031へのリセット信号の入力は同時になされるよう設定されており、各制御基板2224292031へのリセット信号のタイミングがズレて、信号を受信できなくなる制御基板が発生するのは防止されるよう構成してある。なお、電源スイッチ66をOFFからONに切換えたときや停電後の復帰時に出力されるリセット信号の出力時間の基準を、監視電源の供給を受ける構成部が動作し得る最低限の値である停電検知電圧とした場合は、構成部が動作し得る最低限の値の電圧を確保した後にリセット処理が行なわれるから、各構成部の動作を確実に保証し得る。ここで、前記電源断監視回路79は、前述したように監視電源が停電検知電圧になったときに主制御基板22や払出制御基板24にバックアップ動作を行なわせるための電源断信号を送信し、電源断信号を受取った主制御基板22や払出制御基板24はバックアップ処理を行ない、そのCPUが停止できる状態で待機する。しかし、何らかの原因によりパチンコ機Pに供給される元電源の電圧が一瞬低下して、パチンコ機Pが完全に停止することなく電圧が正常に復帰した場合に示すような瞬停時は、電源断信号を受取った主制御基板22や払出制御基板24はバックアップ処理を終えて、電源が切れることでCPUの動作を停止できる状態で待機している状態であるため、主制御基板22および払出制御基板24のCPUは、停止のための電源停止待機状態のまま処理を行なわないという不都合が起きる。そして、主制御基板22の電源断処理時に該主制御基板22から無音コマンドを受取った音声制御基板20では、電圧が正常に復帰した場合も主制御基板22から新たな信号を受取ることがないので無音状態を継続し、また電源断時消灯用コマンドを受取ったランプ制御基板31では、電圧が正常に復帰した場合も主制御基板22から新たな信号を受取ることがないのでパチンコ機Pのランプ等を消灯した状態を継続する不都合が起きる。しかし実施例では、電源断信号の出力後にリセット信号を出力し、瞬停後に再び電圧が正常に復帰すれば、主制御基板22や払出制御基板24のCPUがリセット信号の入力によってリセット処理を開始することができるよう構成してあるから、前述した不都合を生ずることはない。前記電源基板34には、主制御基板22のRAMおよび払出制御基板24のRAMを同時に初期化させるための、RAMクリアスイッチ69が配設されており、該クリアスイッチ69は、前記収容ケース体43に形成されているRAMクリアスイッチ用通孔70aを介して後方に延出し、外部から指先でON-OFF操作し得るよう構成される。そして、電源基板34に設けられたRAMクリアスイッチ回路82では、RAMクリアスイッチ69をON操作した状態で前記電源スイッチ66をON操作したときに限り、両制御基板2224に対してRAMを初期化するためのクリアスイッチ信号を出力するよう設定されている。すなわち、実施例ではRAMクリアスイッチ69、RAMクリアスイッチ回路82および電源スイッチ66からRAMクリア手段が構成され、工場出荷時の検査の記憶情報や、閉店時の記憶情報を消す場合に、該RAMクリア手段が好適に用いられるようになっている。なお、実施例のRAMクリアスイッチ69は、図示しない弾性手段等によって常にはOFF状態に保持されており、該スイッチ69を指先操作によりON状態に切換えた後に離せば元のOFF状態に自動的に戻るよう構成されている。実施例の作用次に、前述のように構成された本実施例に係るパチンコ遊技機の作用につき説明する。本実施例のパチンコ機Pでは、前記図柄表示装置15の裏側を覆蓋保護する裏カバー部材33の設置部40に対して前記取付けベース体42を、前記係止孔40a、ピン40b、係止片42aおよび位置決め孔42bを介して位置決めすると共に、前記各通孔42cに挿通したネジ54を対応するネジ孔40cに夫々螺挿することで位置決め固定する。また、前記収容ケース体43の底板部43aに電源基板34をセットした状態で、該ケース体43に対してカバー体51を、前記係合突起57と係合孔71とを介して組付けることで、電源基板34が収容箱体52に収容セットされた電源装置35が、箱型ユニット形態として構成される。そして、前記収容ケース体43を取付けベース体42に対向すると共に、前記係合片55に被係合片56を隣り合わせた状態で、収容箱体52を横方向にスライドさせることで、係合片55と被係合片56との係合により収容箱体52は取付けベース上に位置決めされる。またこのとき、前記設置部40に設けられている係止フック44が、弾性変形によって収容ケース体43の右端縁部に係合し、これによって電源装置35は裏カバー部材33に位置決め保持される。前記電源装置35は裏カバー部材33に対して工具やネジ等の固定手段を用いることなく着脱可能であるから、該装置35のメンテナンスや前記電源基板34の交換等を簡単に行なうことができる。また、裏カバー部材33に電源装置35を配設した状態で、図5に示す如く、両者3335の後面は略同一面内に臨むよう設定されており、該電源装置35が遊技機裏側に大きく突出することはない。前述したように裏カバー部材33に取付けられた電源装置35の電源基板34には、前記主制御基板22、払出制御基板24、図柄表示制御基板29、音声制御基板20、ランプ制御基板31および電源分配基板27が夫々電源配線を介して接続される。なお、電源分配基板27は、前記発射制御基板18およびインターフェースボード28に電源配線を介して接続される。この場合に電源基板34は、図1に示す如く、パチンコ機Pの裏面略中央に位置すると共に、該電源基板34に電源配線を介して接続される主制御基板22、払出制御基板24、図柄表示制御基板29、音声制御基板20、ランプ制御基板31および電源分配基板27が、該電源基板34の周囲に纏めて配置されているから、電源基板34と各基板222429203127とを接続する電源配線の長さを短かくすることができ、配線処理が容易になると共にノイズの影響も受け難くなる。また、基板間の電源配線の長さが短かくなるため、途中に不正な基板を取付けるのを防止できると共に、不正な基板を早期に発見することが可能となる。実施例では、前記裏セット部材13の裏側に裏カバー部材33が配設され、該セット部材13に配設されている図柄表示制御基板29およびランプ制御基板31は裏カバー部材33で覆われるようになっているが、裏カバー部材33の下部側に電源基板34を配置すると共に、該カバー部材33の下端部に電気的配線用の引出し口45を形成しているから、両制御基板2931から導出する電源配線を引出し口45から引出すことで、電源基板34に最短距離で接続することができる。しかも、電源基板34に図柄表示制御基板29およびランプ制御基板31の電源配線を接続するためのコネクタ6062は、該電源基板34の下部に設けてあるから、これによっても電源配線を取回す長さを短かくすることができるものである。また、電源基板34より下方に配置されている前記主制御基板22、払出制御基板24、音声制御基板20および電源分配基板27の電源配線を接続するコネクタ58615963も、前記コネクタ6062と同じく電源基板34の下部に設けているから、同じくこれらの電源配線を取回す長さも短縮される。なお、全てのコネクタ586260615963が纏めて配置されると共に露出しているから、電源配線の接続、取外しの際の作業性が良好になると共に、接続されている配線が容易に分かるので、不正な基板の取付け防止を図り得る。前記裏カバー部材33に配設された電源装置35は、パチンコ機P裏側の略中央部に位置するから、遊技ホールにおいて、前記電源基板34に配設されている電源スイッチ66やRAMクリアスイッチ69の操作が容易となる。また裏カバー部材33は、パチンコ機P裏側において一番突出する部品であり、該部材33に電源基板34を配設したことで高い放熱効果が得られる。更に、前記球貯留排出経路部16はノイズが多く発生する部位であるが、前記電源基板34は該経路部16から離間しているから、ノイズの影響を少なく抑えることができる。なお、前記裏カバー部材33は、図柄表示装置15や各種基板を保護するべく機能するものであるが、その下部側にはアタッカー等の部品が臨むだけでスペースにゆとりがある部分であり、従来はこの部分の有効利用がなされていなかった。しかし、実施例ではこの部分に設置部40を設けて電源装置35を配設したので、スペースの有効利用を図ることができる。また前記裏カバー部材33に電源基板34を配設してあるから、該裏カバー部材33を開放するだけで、パチンコ機Pに配設される全ての基板を同時に確認することができる。更に、裏カバー部材33は、前記電源装置35と共にワンタッチで開放し得るよう構成してあるから、該カバー部材33で覆われている基板も容易に確認でき、基板確認のために他基板を取外したり取付ける作業を行なう必要はない。なお、実施例では遊技機裏面を見た場合に、前記裏カバー部材33を開放した状態においては、各制御基板を取外すことなく、少なくとも主制御基板22および払出制御基板24のCPUを確認することができるように各制御基板が配置されている。すなわち、各制御基板を取外すことなく、不正なCPUを早期に発見することが可能となっている。前記電源基板34には、外部電源からAC24Vの元電源が供給され、該元電源から各電源生成回路74757677により夫々電圧の異なる複数の電源が生成されて、各電源が対応する各制御基板2224292031に夫々供給される。また前記発射制御基板18には、電源分配基板27を介して電源基板34からAC24Vがそのまま供給され、該制御基板18に配設されている電源生成回路により必要な電圧の電源が生成される。すなわち、前記電源基板34で、各制御基板2224292031で使用される電圧の異なる複数の電源を一括して生成するから、各制御基板毎に電源生成回路を備える必要はなく、各制御基板2224292031を小型化し得ると共にコストを低減することができる。なお、実施例では前記発射制御基板18は独自の電源生成回路を備えているが、少なくとも前記主制御基板22および該主制御基板22に直接接続される払出制御基板24、図柄表示制御基板29、音声制御基板20およびランプ制御基板31等の遊技盤Jの交換の際に交換される基板には電源生成回路は配設されていないから、コスト削減に大きく寄与するものである。更に、各制御基板2224292031に配設されるIC回路駆動用の電源電圧も、電源基板34で一括して生成しているから、各制御基板2224292031でのIC回路駆動用の電源電圧に誤差を生ずることはなく、主制御基板22と他の制御基板24292031との間での信号の授受に支障を来たしたり、回路自体が破損するのを好適に防止し得る。なお、前述したように発射制御基板18は払出制御基板24に接続されるものであって、前記主制御基板22には接続されていないから、発射制御基板18がIC回路駆動用の電源電圧を独自に生成しても発射制御に不都合が生ずるおそれはない。また発射制御基板18は、遊技盤Jの交換の際に関係なく共通して使われる部品であるので、電源生成回路を備えていても、コスト的に影響がない。前記パチンコ機Pにおいて、例えば停電等によって前記電源基板34に元電源が供給されなくなると、該電源基板34では、前記コンデンサ78から主制御基板22のRAMおよび払出制御基板24のRAMに対してバックアップ用電源が供給され、電源断時での遊技に関する情報が両RAMに記憶保持される。すなわち、大当たり中や確率変動状態等の特別遊技状態中に停電になった場合であっても、復電時に続きから遊技を再開することができたり、貸球や賞球の未払出し個数の状態を保持し、復電時に正確に払出しを行なうことができ、遊技者に不利益を与えることはない。なお実施例のパチンコ機Pでは、閉店等により前記電源スイッチ66をOFFしたときにも、前記コンデンサ78から主制御基板22のRAMおよび払出制御基板24のRAMに対してバックアップ用電源が供給されるから、閉店時に確率変動状態となった記憶を翌朝へ持ち越したり、あるいは貸球や賞球の未払出し個数の情報を保持することができる。また、バックアップ用電源を供給するためのコンデンサ78を電源基板34に配設してあり、通常の電源供給と同一のコネクタ上でバックアップ用電源を供給するから、バックアップ電源を供給するための、別の基板や配線等が増えることはなく、部品点数や組立て工数の増加を防ぎ、コストを低廉に抑えることができる。しかもコンデンサ78は1基であるから、前記主制御基板22のRAMおよび払出制御基板24のRAMにバックアップ用電源が供給されているバックアップ時間に誤差を生ずるおそれはない。すなわち、両RAMのバックアップ時間に誤差を生ずると、例えば主制御基板22では記憶されている情報が、払出制御基板24では記憶されておらず、復電時における制御に不具合を生ずるおそれがあるが、このような不都合の発生は防止される。従って、遊技者に不利益を与えることもない。次に、前記パチンコ機Pにおいて、前記監視電源が電源断検知電圧以下になると、前記電源断監視回路79から主制御基板22および払出制御基板24に対して、通常の制御から電源断制御に切換えるための電源断信号が出力される。そして主制御基板22および払出制御基板24は、電源断信号を受取ると、バックアップに必要な前述した処理を実行する。すなわち、遊技に支障を来たすような電圧低下時には、主制御基板22および払出制御基板24は、前述したバックアップ処理を行なうので、遊技者に不利益を与えることはなくなる。前記電源断監視回路79では、前述したように監視電源が、ソレノイドが通常の遊技に不具合を生ずることなく動作する最低限の電源断検知電圧以下になったときに、電源断信号を出力するよう設定してある。すなわち、電源断信号の出力時には、パチンコ機Pにおいて一番高い電圧で駆動されるソレノイドが通常に動作しているから、他の全ての電気機器も通常に動作しており、動作している機器と既に動作が不能となった機器とは混在していない。従って、このときにバックアップ処理を行なうことで、主制御基板22と払出制御基板24のバックアップ処理時の情報に食い違いを来たすことはなく、復電時の正常な動作が保証される。また前述した電源断処理により、電源供給が停止する前に全てのCPUは電源停止待機状態となっているから、電源供給停止によりCPU自体やプログラム等に不具合が発生するのは防止される。更に、前記電源断監視回路79から電源断信号が出力された後には、各制御基板2224292031での復電時にCPUを正常に動作させるためのリセット処理を行なわせるためのリセット信号が、前記リセット信号回路80から各制御基板2224292031に出力される。すなわち、停電後に電圧が正常に戻った復電時参照におけるCPUの正常な動作は保証される。また実施例の電源基板34では、正常な電源のOFF、停電および瞬停の何れの場合も電源断信号およびリセット信号が出力されるから、図15に示す瞬停の場合であっても、再び正常な電圧の電源供給が開始されたときにはCPUの正常な動作を保証することができる。前述したように、電源断監視回路79およびリセット信号回路80は、対象となる全ての制御基板に共通的に使用されるから、各制御基板への電源断信号やリセット信号の出力は同時に行なわれ、各制御基板毎の各処理のタイミングを合わせることができる。すなわち、各制御基板毎の各処理のタイミングのズレに起因する不具合の発生を未然に防止し得る。しかも、電源断監視回路79およびリセット信号回路80は電源基板34にのみ配設してあるから、各制御基板あるいは電源基板以外の場所に別途回路を設けるといった無駄もなく、コストを低廉に抑えることができる。なお、電源基板34に設けられた電源断監視回路79により電圧低下の異常を検知することで、遊技機全体に支障があるという判断を行なうことができる。前記パチンコ機Pにおいて、前記主制御基板22のRAMおよび払出制御基板24のRAMに記憶されている工場出荷時の検査の情報や、閉店時の情報を消す場合には、電源基板34に設けられている前記RAMクリアスイッチ69をON操作した状態で前記電源スイッチ66をON操作することで、主制御基板22および払出制御基板24に対して両RAMを初期化するためのクリアスイッチ信号がRAMクリアスイッチ回路82から同時に出力され、各RAMに記憶されている情報は消去される。この場合に、RAMクリアスイッチ69のON状態を保持したまま電源スイッチ66をON操作したときに限り、RAMクリアスイッチ回路82はクリアスイッチ信号を出力するよう設定されているから、誤操作によりRAMが誤って初期化されるのを防止し得る。また、ノイズの発生により誤作動することも抑制し得る。更に、1つのRAMクリアスイッチ69の操作により主制御基板22のRAMおよび払出制御基板24のRAMを同時に初期化するから、両制御基板2224でのRAMのクリア処理は同時に行なわれ、そのタイミングがズレることにより制御に支障を来たすのは防止される。ここで、実施例のパチンコ機Pは、全ての入賞口に入賞検知SWを備えており、主制御基板22は、各入賞口SWからの入賞信号を検出すると、入賞口に対応する賞球数をRAMに記憶し、主制御基板用賞球総数として管理を行ない、賞球数に対応する賞球制御コマンドを作成し、払出制御基板24に送信する。主制御基板用賞球総数は、入賞口に入賞する毎に対応する賞球数が加算され、賞球計数センサ信号を検出する毎に主制御基板用賞球総数から減算を行なう。これに対し、払出制御基板24は、主制御基板22から賞球制御コマンドを受信すると、賞球制御コマンドに対応する賞球数をRAMに記憶し、払出制御基板用賞球総数として管理を行なう。また、払出制御基板24は、球払出装置Lを制御して、1個ずつ払出しを行ない、球払出装置内の賞球計数センサの入力信号を検出し、払出制御基板用賞球総数から-1減算を行ない、記憶している払出制御基板用賞球総数の値が0になるまで、払出しの動作を行なう。従って、前記RAMクリア処理のタイミングがズレると、例えば、主制御基板用の賞球総数および払出制御基板用の賞球総数が夫々10個あった場合に、前記RAMクリア処理のタイミングがズレたことによって、主制御基板用賞球総数だけが消去されて、払出制御基板用賞球総数は消去されない状態が発生し、この状態で球払出装置Lが作動すると、主制御基板用の賞球総数がマイナスとなっていく。そのため、主制御基板22は、主制御基板賞球総数がマイナスになるということで、球払出装置Lの故障等による過剰払出し状態と認識して、エラー報知を行なわせると共に、払出しを停止させ、遊技が停止するという不具合を生ずる。しかしながら、実施例ではRAMクリア処理のタイミングがズレることはないので、前述した不具合が発生することはない。なお、前記電源基板34のコンデンサ78から主制御基板22のRAMおよび払出制御基板24のRAMにバックアップ用電源を供給するための電源配線のコネクタを取外せば、前記RAMクリア手段を用いなくても両RAMを初期化することは可能であるが、該コネクタの着脱作業は煩雑であり、また頻繁にコネクタの着脱を行なうと該コネクタの破損を招くおそれがある。しかも、2つのコネクタを着脱しなければならないが、一方のコネクタを取外すのを忘れると、前述した不具合を招いてしまい、実用的ではない。変更例実施例では、主制御基板および該主制御基板に直接接続される払出制御基板、図柄表示制御基板、音声制御基板およびランプ制御基板で使用される電圧の異なる複数の電源を電源基板で生成する場合で説明したが、前記打球発射装置を制御する発射制御基板で使用するIC回路用の電源電圧を含む電圧の異なる複数の電源も該電源基板で併せて生成するようにすることも可能である。この場合には、前記発射制御基板を電源分配基板を介することなく電源基板に接続するが、該発射制御基板も他の制御基板と同様に電源基板の周囲に配置されているから、両者を接続する電源配線の取回し長さは短かく、ノイズの影響は低減される。また電源基板で生成する電源は、少なくとも遊技盤の交換に伴って交換される主制御基板、図柄表示制御基板、音声制御基板およびランプ制御基板に使用されるものであればよく、払出制御基板や発射制御基板においては各自が電源生成回路を備える構成であってもよい。すなわち、遊技盤と共に交換される全ての制御基板は電源生成回路を備える必要はないので、交換後のリサイクル性が良好になると共に、無駄に廃棄される生成回路がなくなるので環境問題にも対応している利点を有する。なお、電源基板に配設される電源生成回路の数は、生成する電源の数によって変更可能であり、また生成する電源の電圧に関しては、実施例に限定されるものでなく、各制御基板で必要となる電圧であればよい。前記裏カバー部材に電源装置を着脱可能に配設する構成は、実施例に限定されるものでなく、例えば裏カバー部材と取付けベースにおける第1の係止手段と第1の被係止手段を実施例とは逆の構成とすることができる。また取付けべースは、ネジで固定するのに代えて、孔と突部とを利用した係合手段により取付けることも可能である。更に、収容箱体を構成する収容ケース体とカバー体における第2の係合手段と第2の被係合手段を実施例とは逆の構成としたり、一方の部材に配設した弾性変形可能な係合フックを利用して組付ける構成を採用し得る。なお、取付ベースに対する収容箱体の取付け手段も、実施例のようにスライドにより係脱する構成に限らず、孔とフック等を利用して前後に着脱する方式等、他の構成を採用することができる。また裏カバー部材は、裏機構セット盤に配設されるものであってもよい。更に、電源基板は遊技盤交換の際の非交換部品であるので、遊技盤交換の際の非交換部品に配設することが望ましい。また、実施例ではコンデンサから主制御基板のRAMおよび払出制御基板のRAMに夫々バックアップ用電源を供給する場合で説明したが、電源断状態で記憶情報が消えることで不都合を生ずる他の制御基板のRAMにも、該コンデンサからバックアップ用電源を供給するようにしてもよい。なお、両RAMにバックアップ用電源を供給するバックアップ手段は、実施例のコンデンサに限定されるものではなく、他の型式のものを採用可能である。実施例では、監視電源としてソレノイド駆動用の電源を用いた場合で説明したが、別の電気機器等の構成部用の電源を監視電源として採用することも可能である。また電源断検知電圧に関しても、実施例の値に限定されるものでなく、監視電源の供給を受ける構成部が動作し得る最低限の値であればよい。また1基のバックアップ手段とは、1基のコンデンサ以外に、複数のコンデンサを直列に接続して構成したもの、あるいは1個の電池または複数の電池を直列に構成したもの等、複数のRAMに共通的にバックアップ用電源を供給する手段を総称している。実施例では、RAMを初期化するためのRAMクリアスイッチを電源基板に配設したが、該RAMクリアスイッチの機能を兼ねるようにした電源スイッチをボタン式とし、該電源スイッチを長押しした場合にのみ、RAMクリアスイッチ回路がクリアスイッチ信号を出力するよう設定したものであってもよい。この場合は、電源スイッチとRAMクリアスイッチ回路とからRAMクリア手段が構成されることになる。また、電源の入切のみを行なうスイッチと、電源の入切およびRAMを初期化させ得るスイッチの2種類のスイッチを電源基板に配設する構成を採用し得る。この場合に、電源の入切およびRAMを初期化し得るスイッチをカバー部材等で覆い、該スイッチの誤操作を防ぐようにする構成を採用することが好適である。なお、変更例の構成では、何れの場合も1回の操作でRAMを初期化することが可能となる。実施例では、電源基板上のリセット信号回路から、主制御基板、払出制御基板、図柄表示制御基板、音声制御基板、ランプ制御基板にリセット信号を同時に出力し、各制御基板上のCPUを初期状態から作動させるように構成したが、各制御基板上のCPUの個体差、性能によりセキュリティチェックや初期設定の時間にばらつきが生じて、主制御基板がその他制御基板より先に、動作を開始したために、その他制御基板は主制御基板からの信号を受け取れないといった場合を考えて、次のような構成としてもよい。各制御基板上のリセット入力回路に遅延手段を設けることによって、例えば主制御基板のCPUへのリセット信号の入力を遅らせることにより、その他制御基板のCPUが動作を行な得る状態になってから、主制御基板のCPUが初期状態からスタートさせるよう構成してもよい。このように構成することにより、電源基板上のリセット信号回路から各制御基板へのリセット信号の送信のタイミングは、全ての制御基板で共通であるが、各制御基板上のリセット入力回路によりCPUへのリセット信号の送信のタイミングをずらすことによって、その他制御基板のCPUを主制御基板のCPUより初期状態を早くスタートさせることも可能である。本実施例に係るパチンコ遊技機からは、以下のような技術的思想を把握することも可能である。主制御基板および払出制御基板を含む複数の制御基板が配設されたパチンコ遊技機において、外部から供給される所定電圧の元電源から、前記制御基板で使用される電圧の異なる複数の電源を生成して対応する各制御基板に供給する電源基板と、前記電源基板に配設され、所定の監視電源が予め設定された電源断検知電圧以下になったときに、前記主制御基板および払出制御基板に対して、当該時点で両制御基板に記憶されている情報を保持するためのバックアップ処理を行なわせる電源断信号を出力する電源断監視手段と、前記電源基板に配設され、電源投入時および電源断信号出力後において、前記各制御基板に対して、該制御基板のCPUを初期状態から作動させるためのリセット信号を出力するリセット信号手段とから構成する。前記で特定されるパチンコ遊技機において、前記監視電源は、前記電源基板で生成される最も高い電圧の電源であり、前記電源断検知電圧は、監視電源の供給を受ける構成部が動作し得る最低限の値に設定される。前記またはで特定されるパチンコ遊技機において、前記電源断監視手段は、前記主制御基板および払出制御基板に対して電源断信号を出力するのに合わせて、前記リセット信号手段に対しても電源断信号を出力するよう設定され、前記リセット信号手段は、前記電源断監視手段から電源断信号が出力された後に、前記主制御基板および払出制御基板でのバックアップ処理に必要な時間経過後に前記リセット信号を出力するよう設定される。