"第一基板の少なくとも一部にレーザー光を照射して、該第一基板の一方の主面から他方の主面に至るように第一改質部を形成する工程A、前記第一基板と、機能素子および電極パッドが一方の主面に内在された第二基板とを用い、該第一基板の一方の主面に対して該第二基板の一方の主面が、直接接触するように貼り合わせる工程B、前記第一基板に配された前記第一改質部を該第一基板の他方の主面側からエッチングにより除去する工程C、及び、第一改質部が除去された部分に該第一基板の他方の主面側から導電体を充填して、前記第一基板に前記電極パッドと電気的に接続された導電部を形成する工程D、を少なくとも備えたことを特徴とする半導体パッケージの製造方法。前記工程Bの後に、前記第二基板を加工して薄板化する工程Eを、さらに備えたことを特徴とする請求項1に記載の半導体パッケージの製造方法。前記工程Aにおいて、前記第一改質部が前記第一基板を貫通するように形成され、かつ、前記工程Dにおいて、前記導電部が、前記機能素子と電気的に接続するように形成されていることを特徴とする請求項1又は2に記載の半導体パッケージの製造方法。前記工程Aにおいて、前記機能素子ごとに前記第二基板を個片化する際のスクライブラインと同様のパターンを有する第二改質部を、レーザー光を照射して前記第一基板に形成することを特徴とする請求項1乃至3のいずれかに記載の半導体パッケージの製造方法。前記第一基板として、前記第二基板との接合の際のアライメント加工部を有するものを用いることを特徴とする請求項1乃至4のいずれかに記載の半導体パッケージの製造方法。本発明は、このような従来の実情に鑑みて考案されたものであり、半導体基板の加工終了後に保持基板を除去する必要をなくし、工数を削減することが可能な半導体パッケージの製造方法を提供することを目的とする。本発明の請求項1に記載の半導体パッケージの製造方法は、第一基板の少なくとも一部にレーザー光を照射して、該第一基板の一方の主面から他方の主面に至るように第一改質部を形成する工程A、前記第一基板と、機能素子および電極パッドが一方の主面に内在された第二基板とを用い、該第一基板の一方の主面に対して該第二基板の一方の主面が、直接接触するように貼り合わせる工程B、前記第一基板に配された前記第一改質部を該第一基板の他方の主面側からエッチングにより除去する工程C、及び、第一改質部が除去された部分に該第一基板の他方の主面側から導電体を充填して、前記第一基板に前記電極パッドと電気的に接続された導電部を形成する工程D、を少なくとも備えたことを特徴とする。本発明の請求項2に記載の半導体パッケージの製造方法は、請求項1において、前記工程Bの後に、前記第二基板を加工して薄板化する工程Eを、さらに備えたことを特徴とする。本発明の請求項3に記載の半導体パッケージの製造方法は、請求項1又は2において、前記工程Aにおいて、前記第一改質部が前記第一基板を貫通するように形成され、かつ、前記工程Dにおいて、前記導電部が、前記機能素子と電気的に接続するように形成されていることを特徴とする。本発明の請求項4に記載の半導体パッケージの製造方法は、請求項1乃至3のいずれかにおいて、前記工程Aにおいて、前記機能素子ごとに前記第二基板を個片化する際のスクライブラインと同様のパターンを有する第二改質部を、レーザー光を照射して前記第一基板に形成することを特徴とする。本発明の請求項5に記載の半導体パッケージの製造方法は、請求項1乃至4のいずれかにおいて、前記第一基板として、前記第二基板との接合の際のアライメント加工部を有するものを用いることを特徴とする。本発明の半導体パッケージの製造方法では、第一基板の少なくとも一部にレーザー光を照射して第一改質部を形成する工程A、第一基板と、機能素子が配された第二基板とを貼り合わせる工程B、前記第一基板に配された前記第一改質部をエッチングにより除去する工程C、及び、第一改質部が除去された部分に導電体を充填して前記第一基板に導電部を形成する工程D、を少なくとも備えている。本発明では、第二基板と貼り合わせる又は貼り合わせた第一基板の少なくとも一部にレーザー光を照射して第一改質部を形成し、第二基板の加工後又は加工前に第一改質部をエッチングし、第一改質部が除去された部分に導電体を充填することにより、第一基板に貫通電極導電部を形成する。これにより、第一基板は第二基板を加工する際の保持基板となり、加工終了後は貫通電極形成用の基板となる。その結果、本発明では、加工終了後に第一基板を除去する必要がなくなり、工数を削減した半導体パッケージの製造方法を提供することができる。以下、本発明に係る半導体パッケージの製造方法の一実施形態を図面に基づいて説明する。図1は、本発明の半導体パッケージの製造方法によって製造された、半導体パッケージの一実施例を示す断面図である。この半導体パッケージ1は、第二基板10、該第二基板10の一面10a側に配された機能素子11、前記第二基板10の一面10aと対向して配された第一基板20を少なくとも備える。第二基板10は、例えばシリコン等の半導体基板からなる。第二基板10は、一方の表面10aに機能素子11と、電極パッド12が形成されており、機能素子11と、電極パッド12とは、配線部13により電気的に接続されている。機能素子11は、微細な三次元構造の素子、例えば固体撮像素子CCD等のイメージセンサやMEMSデバイスMEMS=MicroElectroMechanicalSystemなどである。MEMSデバイスとしては、例えばマイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー等が挙げられる。電極パッド12及び配線部13としては、例えばアルミニウムAlや銅Cu、アルミニウム-シリコンAl-Si合金、アルミニウム-シリコン-銅Al-Si-Cu合金等の導電性に優れる材料が好適に用いられる。第一基板20は、第二基板10の一面10aと対向して配され、機能素子11を保護する等の役割を有する。第一基板20としては、樹脂やガラス等からなる板材を用いることができる。第一基板20は、一方の表面20aと第二基板10に配された電極パッド12を電気的に接続する貫通電極21を備えている。貫通電極21は、第一基板20の表裏両面を貫通する微細孔貫通孔22の内面に、導電体23を充填して構成されている。貫通孔22の内側面に絶縁膜が配されていてもよい。そして、本発明の半導体パッケージ1の製造方法は、第一基板20の少なくとも一部にレーザー光を照射して第一改質部24を形成する工程A、第一基板20と、機能素子11が配された第二基板10とを貼り合わせる工程B、前記第一基板20に配された前記第一改質部24をエッチングにより除去する工程C、及び、第一改質部24が除去された部分に導電体23を充填して前記第一基板20に導電部を形成する工程D、を少なくとも備えたことを特徴とする。本発明では、第二基板10と貼りあわせる又は貼り合わせた第一基板20の少なくとも一部にレーザー光を照射して第一改質部24を形成し、第二基板10の加工後又は加工前に第一改質部24をエッチングし、第一改質部24が除去された部分に導電体23を充填することにより、第一基板20に貫通電極21導電部を形成する。これにより、第一基板20は第二基板10を加工する際の保持基板となり、加工終了後は貫通電極21形成部のレイヤーとなる。その結果、本発明では、加工終了後に第一基板20を除去する必要がなくなり、工数を削減することができる。以下、本発明の半導体パッケージの製造方法を、各工程ごとに説明する。図2a~eは、本発明の半導体パッケージの製造方法第一実施形態を工程順に模式的に示す断面図である。1まず、図2aに示すように、第一基板20の少なくとも一部にレーザー光Lを照射して第一改質部24を形成する工程A。ここで前記第一改質部24を、前記第一基板20の表裏両面を貫通するように形成する。これにより、第一基板20に貫通電極21を形成することができる。また、本工程Aにおいて、機能素子ごとに前記第二基板10を個片化する際のスクライブライン図2e中A1,A2参照と同様のパターンを有する第二改質部25を、レーザー光Lを照射して前記第一基板20に形成することが好ましい。これにより、後工程において第一改質部24と同時に第二改質部25をエッチングすることで、第二基板10のスクライブラインに対応する部分を除去することができ、ダイシングを簡略化することができる。なお、前記第一基板20として、前記第二基板10との接合の際のアライメントマークアライメント加工部、図示せずを有するものを用いることが好ましい。これにより、後述する工程Bにおいて第一基板20と第二基板10との接合の際に、第二基板10上の任意の位置と第一改質部24を合わせることが可能となる。2次に、図2bに示すように、前記第一改質部24が配された前記第一基板20と、機能素子11が配された第二基板10とを貼り合わせる工程B。第一基板20と第二基板10の接着には、樹脂による接合や、機能素子11に影響がなければ、陽極接合が利用できる。樹脂による接合の場合、用いられる接着性樹脂接着剤としては、例えばエポキシ樹脂や感光性BCB樹脂などを用いることができる。接着剤の塗布方法は特に限定されるものでないが、例えばスタンピング、ディスペンス、スピンコート、スプレーコート等の手法を用いることが可能である。3次に、図2cに示すように、前記第二基板10を加工して薄板化する工程E。第二基板10の他面10bを研磨等することで、第二基板10の薄板化等が可能である。このとき、第一基板20を保持基板として利用することで、第二基板10の加工が容易となる。以上の方法により簡単な工程で半導体パッケージ1の薄板化が可能となる。4次に、図2dに示すように、前記第一基板20に配された前記第一改質部24および第二改質部25をエッチングにより除去する工程C。基板をエッチング液に浸潰することにより、第一基板20の第一改質部24および第二改質部25をエッチングする。エッチング液としては、フッ酸等が利用できる。前記第一改質部24は、前記第一基板20の表裏両面を貫通するように形成されているため、第一改質部24を除去した部分には、第一基板20の表裏両面を貫通する微細孔貫通孔22が形成される。このようにして形成される貫通孔22の直径、ワーク寸法等は用途等に応じて適宜設定され、さらに、貫通孔22の断面形状軸方向に垂直な断面の形状も、円形、楕円形、三角形、矩形四角形を含むなどいかなる形状であっても良い。また、第一改質部24と同時に第二改質部25をエッチングすることで、第二基板10のスクライブラインに対応する部分を除去することができる。これにより、後工程においてダイシングを簡略化することができる。5次に、図2eに示すように、第一改質部24が除去された部分に導電体23を充填して前記第一基板20に導電部を形成する工程D。エッチングにより開口した貫通孔22内に導電体23を充填する。これにより、貫通電極21が形成される。貫通孔22内に導電体23を充填する方法としては、特に限定されるものではないが、例えば溶融金属吸引法、めっき法、真空印刷法などを用いることができる。導電体23として用いられる金属としては、例えば、錫SnやインジウムInなどの金属、適宜の組成の金-錫Au-Sn合金系、錫-鉛Sn-Pb合金系、錫Sn基、鉛Pb基、金Au基、インジウムIn基、アルミニウムAl基などのハンダを使用することができる。このようにして形成された貫通電極21は、前記機能素子11と電気的に接続されたものとなる。6最後に、図2eに示す線スクライブラインA1,A2で切断することで、図1に示したような貫通電極を有する半導体パッケージ1が得られる。このとき、第二改質部24の部分が除去されているので、ダイシングを簡略化することができる。上述したように、本発明の製造方法によれば、第一基板は第二基板を加工する際の保持基板となり、加工終了後は貫通電極形成部のレイヤーとなる。その結果、本発明では、加工終了後に第一基板を除去する必要がなくなり、工数を削減することができる。次に、本発明の半導体パッケージ1の製造方法の第二実施形態について説明する。上述した第一実施形態では、第一基板20に第一改質部24を形成した工程A後に、第一基板20と第二基板10とを貼り合わせる工程B場合を例に挙げて説明したが、本実施形態では、第一基板20と第二基板10とを貼り合わせた工程B後に、第一基板20に第一改質部24を形成している工程A。このように、第一基板20と第二基板10とを貼り合わせた後に、第一改質部24を形成することで、第一改質部24後に貫通電極21となると基板パターンとの位置ずれを防止することが可能となる。図3a~eは、本発明の半導体パッケージの製造方法第二実施形態を工程順に模式的に示す断面図である。なお、工程の順番が異なること以外は、第一実施形態とほぼ同様であるので、詳しい説明は省略する。11まず、図3aに示すように、第一基板20と、機能素子11が配された第二基板10とを貼り合わせる工程B。12次に、図3bに示すように、前記第二基板10を加工して薄板化する工程E。13次に、図3cに示すように、第一基板20の少なくとも一部にレーザー光Lを照射して第一改質部24を形成する工程A。14次に、図3dに示すように、前記第一基板20に配された前記第一改質部24および第二改質部25をエッチングにより除去する工程C。15次に、図3eに示すように、第一改質部24が除去された部分に導電体23を充填して前記第一基板20に導電部を形成する工程D。16最後に、図3eに示す線B1,B2で切断することで、図1に示したような貫通電極を有する半導体パッケージ1が得られる。このように、本実施形態においても、第一基板は第二基板を加工する際の保持基板となり、加工終了後は貫通電極形成部のレイヤーとなる。その結果、本発明では、加工終了後に第一基板を除去する必要がなくなり、工数を削減することができる。以上、本発明の半導体パッケージについて説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。例えば、前述した実施形態では、半導体基板上の機能素子1つに対応する部分のみを図示したが、本発明は、複数の機能素子を備えた半導体パッケージに適用することもできる。"