"テスト用の電源電圧を生成し、前記電源電圧を半導体装置に供給する電源供給回路を備えた半導体テスト装置であって、前記電源供給回路は、前記電源電圧を生成するデジタル信号を生成して出力する電源発生制御回路と、前記電源発生制御回路が生成したデジタル信号をアナログ信号に変換するD/A変換器と、前記D/A変換器から出力されたアナログ信号を増幅し、所望の電圧を生成して前記電源電圧として半導体装置に供給するデバイス供給電源アナログ回路とを有し、前記電源発生制御回路は、前記D/A変換器に出力するデジタル信号のデジタル値、および出力タイミングを決定する電源電圧波形設定情報に基づいて、前記デジタル信号を生成し、前記D/A変換器に出力することを特徴とする半導体テスト装置。請求項1記載の半導体テスト装置において、前記電源発生制御回路に入力される電源電圧波形設定情報は、前記電源電圧の最大電圧値を設定する上限電圧データと、前記電源電圧の最小電圧値を設定する下限電圧データと、前記電源電圧の初期値を設定する初期値電圧データと、正極性に前記電源電圧を変化させる加算電圧データと、負極性に前記電源電圧を変化させる減算電圧データと、前記デジタル信号の出力間隔を設定する時間間隔データとを有し、前記電源発生制御回路は、前記初期値電圧データを格納する電圧初期値格納部と、前記加算電圧データを格納する第1の電圧変化部と、前記減算電圧データを格納する第2の電圧変化部と、前記上限電圧データを格納する上限電圧格納部と、前記下限電圧データを格納する下限電圧格納部と、制御信号に基づいて、前記上限電圧格納部に格納されている上限電圧データ、または前記下限電圧格納部に格納されている下限電圧データのいずれかを選択して出力する選択部と、前記選択部が選択した電圧データと電圧設定値とを加算して出力する第1の加算回路と、前記第1の加算回路から出力される加算結果を記憶し、前記電圧設定値として前記加算器に出力する電圧設定値保持部と、前記電圧初期値格納部に格納されている初期値電圧データと前記第1の加算回路の加算結果とを加算する第2の加算回路と、前記時間間隔データを格納する時間情報格納部と、前記時間情報格納部に格納された時間間隔データに基づいて、前記第2の加算回路から出力されるデジタル信号の出力間隔を制御して前記D/A変換器に出力するとともに、前記第1の電圧変化部、または前記第2の電圧変化部のいずれの電圧値を出力するかを設定する設定情報に基づいて前記制御信号を生成して前記選択部に出力する制御回路とを有することを特徴とする半導体テスト装置。請求項2記載の半導体テスト装置において、前記電源発生制御回路は、さらに、前記第2の加算回路から出力された加算結果を補正する補正回路を有し、前記制御回路は、前記補正回路から出力される補正済みのデジタルデータを前記D/A変換器に出力することを特徴とする半導体テスト装置。請求項2記載の半導体テスト装置において、前記制御回路は、前記半導体装置をテストするテストパターンを生成するテストパターン生成情報に基づいてテストパターンを生成し、前記テストパターンを前記時間間隔データとして用い、前記テストパターンのタイミングに基づいて前記第2の加算回路から出力されるデジタル信号の出力間隔を制御して前記D/A変換器に出力することを特徴とする半導体テスト装置。請求項3記載の半導体テスト装置において、前記制御回路は、前記半導体装置をテストするテストパターンを生成するテストパターン生成情報に基づいてテストパターンを生成し、前記テストパターンのタイミングに基づいて前記補正回路から出力されるデジタル信号の出力間隔を制御して前記D/A変換器に出力することを特徴とする半導体テスト装置。ハードウェア構成からなる電源発生制御回路が生成したデジタル信号をアナログ信号に変換して生成されたテスト用の電源電圧を半導体装置に供給し、前記半導体装置の電気的特性をテストする工程を有することを特徴とする半導体装置の製造方法。請求項6記載の半導体装置の製造方法において、テスト用の前記電源電圧は、前記電源電圧の最大電圧値を設定する上限電圧データ、前記電源電圧の最小電圧値を設定する下限電圧データ、前記電源電圧の初期値を設定する初期値電圧データ、正極性に前記電源電圧を変化させる加算電圧データ、および負極性に前記電源電圧を変化させる減算電圧データに基づいてデジタル信号を生成し、前記半導体装置をテストするテストパターンに基づいて前記デジタル信号をD/A変換器に出力してアナログ信号に変換して生成されることを特徴とする半導体装置の製造方法。ところが、上記のような疑似電源波形の生成技術では、次のような問題点があることが本発明者により見い出された。近年、過酷な環境での使用が予想される自動車向けの半導体装置などにおいては、テスト条件が厳しくなっており、それに伴い、複雑な電源投入または電源遮断状況を想定したテストが実施される必要が生じてくると予想される。複雑な電源投入または電源遮断状況を想定したテストを行うためには、より複雑なパターンの疑似電源波形を生成する必要がある。上記したデバイス電源供給部におけるD/A変換器に入力するデジタル信号は、たとえば、ソフトウェア処理によって設定されている。このソフトウェア処理には、たとえば、約数十μs~約百数十μs程度の時間が必要であり、該設定時間よりも短い時間での疑似電源波形が生成できないという制約が生じてしまう。そのため、複雑な電源投入または電源遮断状況を想定した十分なテストができないという問題がある。また、前述したソフトウェア処理による設定時間は、いつも同じ時間とは限らず、疑似電圧波形のパターンを変化させる時間にマージンを取る必要があり、疑似電圧波形のパターン変化の確実な時間制御ができないという問題がある。これによっても、高速で変化する複雑なパターンなどの疑似電源波形を生成することを困難としている。これは、半導体試験装置のコンピュータの負荷状態よって、該コンピュータがソフトウェア処理する設定時間が増減してしまうためである。たとえば、半導体試験装置のコンピュータに大きな負荷がかかっている状況では、設定時間も長くなってしまうことなる。本発明の目的は、半導体装置のテスト用電源電圧として、複雑なパターンの電源波形を短時間で、高精度に生成することのできる技術を提供することにある。本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本発明は、テスト用の電源電圧を生成し、該電源電圧を半導体装置に供給する電源供給回路を備えた半導体テスト装置であって、該電源供給回路は、電源電圧を生成するデジタル信号を生成して出力する電源発生制御回路と、該電源発生制御回路が生成したデジタル信号をアナログ信号に変換するD/A変換器と、該D/A変換器から出力されたアナログ信号を増幅し、所望の電圧を生成して電源電圧として半導体装置に供給するデバイス供給電源アナログ回路とを有し、電源発生制御回路は、D/A変換器に出力するデジタル信号のデジタル値、および出力タイミングを決定する電源電圧波形設定情報に基づいて、デジタル信号を生成し、D/A変換器に出力するものである。また、本発明は、電源発生制御回路に入力される電源電圧波形設定情報が、電源電圧の最大電圧値を設定する上限電圧データと、電源電圧の最小電圧値を設定する下限電圧データと、電源電圧の初期値を設定する初期値電圧データと、正極性に電源電圧を変化させる加算電圧データと、負極性に電源電圧を変化させる減算電圧データと、デジタル信号の出力間隔を設定する時間間隔データとを有し、電源発生制御回路は、初期値電圧データを格納する電圧初期値格納部と、加算電圧データを格納する第1の電圧変化部と、減算電圧データを格納する第2の電圧変化部と、上限電圧データを格納する上限電圧格納部と、下限電圧データを格納する下限電圧格納部と、制御信号に基づいて、上限電圧格納部に格納されている上限電圧データ、または下限電圧格納部に格納されている下限電圧データのいずれかを選択して出力する選択部と、該選択部が選択した電圧データと電圧設定値とを加算して出力する第1の加算回路と、第1の加算回路から出力される加算結果を記憶し、電圧設定値として加算器に出力する電圧設定値保持部と、電圧初期値格納部に格納されている初期値電圧データと第1の加算回路の加算結果とを加算する第2の加算回路と、時間間隔データを格納する時間情報格納部と、該時間情報格納部に格納された時間間隔データに基づいて、第2の加算回路から出力されるデジタル信号の出力間隔を制御してD/A変換器に出力するとともに第1の電圧変化部、または第2の電圧変化部のいずれの電圧値を出力するかを設定する設定情報に基づいて制御信号を生成して選択部に出力する制御回路とを有するものである。さらに、本発明は、電源発生制御回路が、第2の加算回路から出力された加算結果を補正する補正回路をさらに有し、制御回路は、補正回路から出力される補正済みのデジタルデータをD/A変換器に出力するものである。また、本発明は、制御回路が、半導体装置をテストするテストパターンを生成するテストパターン生成情報に基づいてテストパターンを生成し、該テストパターンを時間間隔データとして用い、テストパターンのタイミングに基づいて第2の加算回路から出力されるデジタル信号の出力間隔を制御してD/A変換器に出力するものである。さらに、本発明は、制御回路が、半導体装置をテストするテストパターンを生成するテストパターン生成情報に基づいてテストパターンを生成し、該テストパターンのタイミングに基づいて補正回路から出力されるデジタル信号の出力間隔を制御してD/A変換器に出力するものである。また、本願のその他の発明の概要を簡単に示す。本発明は、ハードウェア構成からなる電源発生制御回路が生成したデジタル信号をアナログ信号に変換して生成されたテスト用の電源電圧を半導体装置に供給し、半導体装置の電気的特性をテストする工程を有するものである。また、本発明は、テスト用の電源電圧が、該電源電圧の最大電圧値を設定する上限電圧データ、電源電圧の最小電圧値を設定する下限電圧データ、電源電圧の初期値を設定する初期値電圧データ、正極性に電源電圧を変化させる加算電圧データ、および負極性に電源電圧を変化させる減算電圧データに基づいてデジタル信号を生成し、半導体装置をテストするテストパターンに基づいてデジタル信号をD/A変換器に出力してアナログ信号に変換して生成されるものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。1高速に変化する複雑なパターンのテスト用電源波形を短時間で、高精度に生成することができる。2上記1により、様々なパターンの電源波形を生成することができるので、複雑な電源投入または遮断特性のテストを行うことが可能となり、半導体装置の信頼性を向上させることができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。実施の形態1図1は、本発明の実施の形態1による半導体テストシステムにおける構成の一例を示すブロック図、図2は、図1のデバイス供給電源部に設けられた電源発生制御回路における構成の一例を示したブロック図、図3は、図2のデバイス供給電源部が生成するテスト用の電源電圧VCCの電圧波形の一例を示す説明図、図4は、本発明者が検討したデバイス電源供給部が生成するテスト用の電源電圧波形の一例を示す説明図、図5は、図2のデバイス供給電源部が生成するテスト用の電源電圧VCCの電圧波形の他の例を示す説明図、図6は、本発明者が検討したデバイス電源供給部が生成するテスト用の電源電圧波形の他の例を示す説明図、図7は、図2のデバイス供給電源部が生成するテスト用の電源電圧VCCの電圧波形の一例を示す説明図、図8は、図2のデバイス供給電源部によってテスト用の電源電圧VCCをリンギング波形のような電圧波形に生成する一例を示す説明図である。発明の概要本発明の概要は、テスト用の電源電圧を生成し、前記電源電圧を半導体装置に供給する電源供給回路デバイス供給電源部4を備えた半導体テスト装置テスタ2であって、前記電源発生制御回路は、前記電源電圧を生成するデジタル信号を生成して出力する電源発生制御回路電源発生制御回路11と、前記電源発生制御回路が生成したデジタル信号をアナログ信号に変換するD/A変換器D/A変換器12と、前記D/A変換器から出力されたアナログ信号を増幅し、所望の電圧を生成して前記電源電圧として半導体装置に供給するデバイス供給電源アナログ回路デバイス供給電源アナログ回路13とを有するものである。また、前記電源発生制御回路は、前記D/A変換器に出力するデジタル信号のデジタル値、および前記デジタル値の出力タイミングを決定する電源電圧波形設定情報上限電圧、下限電圧、初期値データ、電圧変化値ΔV、電圧変化値-ΔV、および時間間隔情報に基づいて、前記デジタル信号を生成し、前記D/A変換器に出力する。以下、上記した概要に基づいて、実施の形態を詳細に説明する。本実施の形態1において、半導体テストシステム1は、半導体装置における電気的特性のテストを行うシステムである。半導体テストシステム1は、図1に示すように、テスタ2、およびテスタコントローラコンピュータ3から構成されている。テスタコントローラコンピュータ3は、テスタ2における全ての制御を司る。テスタ2は、複数のデバイス供給電源部4、テストパターン発生部5、タイミング発生部6、波形生成部7、複数のドライバ8、複数のコンパレータ9、ならびにパラメータ測定ユニット部10から構成されている。また、デバイス供給電源部4、テストパターン発生部5、タイミング発生部6、波形生成部7、複数のドライバ8、複数のコンパレータ9、およびパラメータ測定ユニット部10は、テスタコントローラコンピュータ3にそれぞれ接続されている。デバイス供給電源部4は、テスタコントローラコンピュータ3の制御に基づいて、テスタ2に接続されている被測定デバイスである複数の半導体装置DUTに動作電圧となる電源電圧VCCをそれぞれ供給する。テストパターン発生部5は、テスタコントローラコンピュータ3の制御に基づいて、テストパターンを生成するテストパターン情報を生成する。タイミング発生部6は、テスタコントローラコンピュータ3の制御に基づいて、テスト信号の信号周期を決定する。波形生成部7は、テスタコントローラコンピュータ3の制御に基づいて、テストパターン発生部5が生成したテストパターン情報、およびタイミング発生部6が決定した信号周期の情報に基づいてテストパターン波形を生成する。ドライバ8、およびコンパレータ9には、半導体装置DUTがそれぞれ接続されている。ドライバ8は、波形生成部7が生成したテストパターン波形を、テスタコントローラコンピュータ3によって設定されたテストパターン波形の最大電圧値Vih、および最小電圧値Vilに基づいて半導体装置DUTに出力する。コンパレータ9は、半導体装置DUTから出力された電圧波形が正常か否かを判定し、その判定結果をテスタコントローラコンピュータ3に出力する。テスタコントローラコンピュータ3は、判定結果に基づいて半導体装置DUTが正常か否かを判定する。また、コンパレータ9は、ドライバ8と同等の機能を有しており、該ドライバ8と同様に、テスタコントローラコンピュータ3によって設定されたテストパターン波形の最大電圧値Vih、および最小電圧値Vilに基づいて半導体装置DUTに出力する。パラメータ測定ユニット部10は、テスタコントローラコンピュータ3の制御に基づいて半導体装置DUTに電圧や電流を印加すると共に、半導体装置DUTから出力される電圧や電流を測定し、その測定結果をテスタコントローラコンピュータ3に出力する。また、デバイス供給電源部4は、電源発生制御回路11、D/A変換器12、ならびにデバイス供給電源アナログ回路13から構成されている。電源発生制御回路11は、テストパターン発生部5から出力される後述するパターン制御情報、またはテスタコントローラコンピュータ3から出力される設定情報に含まれる時間間隔情報のタイミングに基づいて、デジタル信号を生成して出力する。D/A変換器12は、電源発生制御回路11から出力されたデジタル信号をアナログ信号に変換して出力する。デバイス供給電源アナログ回路13は、D/A変換器12から出力されたアナログ信号を増幅し、所望の電圧を生成して電源電圧VCCとして半導体装置DUTに供給する。図2は、デバイス供給電源部4に設けられた電源発生制御回路11における構成の一例を示したブロック図である。電源発生制御回路11は、図示するように、第1の電圧変化部14、第2の電圧変化部15、マルチプレクサ16、加算器17、電圧初期値格納部18、電圧設定値保持部19、加算回路20、補正器21、上限電圧格納部22、下限電圧格納部23、比較器24、時間情報格納部25、および制御回路26から構成されている。第1の電圧変化部14は、加算される電圧変化値ΔVを格納し、第2の電圧変化部15は、減算される電圧変化値-ΔVを格納する。これらの電圧変化値ΔV、-ΔVは、テスタコントローラコンピュータ3図1によって設定される。マルチプレクサ16は、制御回路26の制御信号に基づいて、第1の電圧変化部14、または第2の電圧変化部15に格納された電圧値を選択して出力する。加算器17は、マルチプレクサ16が選択した電圧値と電圧設定値保持部19に格納されている電圧値デジタル信号とを加算して出力する。電圧初期値格納部18は、D/A変換器12に出力する初期値データデジタル信号を格納する。この初期値データは、テスタコントローラコンピュータ3により設定される。電圧設定値保持部19は、たとえば、レジスタなどからなり、加算器17から出力される加算結果を記憶する。加算回路20は、電圧初期値格納部18に格納されている初期値データと加算器17の加算結果とを加算する。補正器21は、加算回路20から出力された加算結果を補正したデジタル信号を出力する。上限電圧格納部22は、テスタコントローラコンピュータ3により設定された上限電圧デジタル信号を格納する。下限電圧格納部23は、テスタコントローラコンピュータ3により設定された下限電圧デジタル信号を格納する。比較器24は、補正器21から出力されたデジタル信号と上限電圧格納部22に格納された上限電圧、および下限電圧格納部23に格納された下限電圧とを比較し、その判定結果を出力する。時間情報格納部25は、D/A変換器12に転送するデジタル信号の時間間隔情報を格納する。時間間隔情報は、テスタコントローラコンピュータ3により設定される。制御回路26は、テスタコントローラコンピュータ3から出力された設定情報、および比較器24から出力される判定結果に基づいて、マルチプレクサ16に制御信号を出力する。設定情報は、上記した電圧変化値ΔV、-ΔV、電圧初期値格納部18に格納される初期値データ、上限電圧格納部22に格納される上限電圧、下限電圧格納部23に格納される下限電圧、時間情報格納部25に格納される時間間隔情報、および補正器21における補正データなどである。また、制御回路26は、テスタコントローラコンピュータ3から出力された補正情報に基づいて、補正器21に補正情報を設定するとともに、電圧設定値保持部19のリセット処理などを行う。さらに、制御回路26は、補正器21から出力されるデジタル信号をD/A変換器12に出力する。制御回路26が出力するデジタル信号の出力間隔は、時間情報格納部25から出力される時間間隔情報、またはタイミング発生部6から出力されるパターン制御情報のいずれか一方、あるいは時間間隔情報とパターン制御情報との両方の情報に基づいて決定される。ここで、パターン制御情報とは、テストパターン発生部5が発生したテストパターン情報とタイミング発生部が発生したテストパターンの周期情報とからなり、制御回路26は、入力されたパターン制御情報に基づいてテストパターンを発生させる。D/A変換器12は、制御回路26から出力されるデジタル信号に応じたアナログ信号に出力する。デバイス供給電源アナログ回路13は、D/A変換器12から出力されたアナログ信号を増幅することにより、電源電圧VCCを変化させて半導体装置DUTに供給する。次に、本実施の形態におけるデバイス供給電源部4による電源電圧VCCの電圧波形の生成技術について説明する。図3は、デバイス供給電源部4が生成するテスト用の電源電圧VCCの電圧波形の一例を示す説明図である。この図3では、電源電圧VCCが、たとえば、0.3Vを上限値、-0.3Vを下限値として、0Vから0.1V毎に電圧を上限値まで等間隔の時間で上昇させた後、下限値まで、0.1V毎に電圧を等間隔の時間で下降させるサイクルを繰り返す電源波形を生成する例である。まず、テスタコントローラコンピュータ3は、電源電圧VCCが0Vの電圧レベルからスタートするので、0Vの初期値データを電圧初期値格納部18に格納する。また、テスタコントローラコンピュータ3は、電源電圧VCCが0.1V毎に増加、および0.1V毎に減少するので、第1の電圧変化部14に電圧変化値ΔVとして0.1Vのデータを格納し、第2の電圧変化部15に電圧変化値-ΔVとして-0.1Vのデータを格納する。さらに、テスタコントローラコンピュータ3は、上限電圧格納部22に上限電圧値として0.3Vを格納し、下限電圧格納部23に下限電圧値として-0.3Vを格納するとともに、時間情報格納部25にD/A変換器12へのデータ転送時間間隔ΔTを設定する。これらの設定が、図3の’設定時間’において行われる。以上の設定が終了すると、制御回路26は、テスタコントローラコンピュータ3から出力された設定情報に基づいて、第1の電圧変化部14に格納された電圧変化値ΔV0.1Vを選択して出力するようにマルチプレクサ16に制御信号を出力する。マルチプレクサ16から出力された電圧変化値ΔV0.1Vは、加算器17に入力される。加算器17は、マルチプレクサ16から出力された電圧変化値ΔV0.1Vに電圧設定値保持部19に格納された電圧値を加算して出力する。マルチプレクサ16を介して出力された電圧変化値ΔVは、0.1Vであり、電圧設定値保持部19にはデジタルデータが格納されていないので、電圧値として0.1Vが加算器17から出力される。このとき、加算器17から出力された電圧値0.1Vは、電圧設定値保持部19に格納される。続いて、加算器17は、マルチプレクサ16を介して出力された電圧変化値ΔV0.1Vに、電圧設定値保持部19に格納された電圧値0.1Vを加算した電圧値0.2Vを出力する。この電圧値0.2Vは、電圧設定値保持部19に格納されるとともに、加算回路20に出力される。加算器17は、上記した動作を繰り返して行う。加算回路20は、加算器17から出力された電圧値に、電圧初期値格納部18に格納された初期値データ0Vを加算して補正器21に出力する。たとえば、加算器17から出力された電圧値が0.1Vの場合、初期値データが0Vであるので、補正器21には、0.1Vに相当するデジタルデータが入力される。補正器21は、入力されたデジタルデータたとえば、0.1Vに相当するデジタルデータを制御回路26が設定した補正情報に基づいて補正して出力する。この補正器21は、D/A変換器12が高精度なアナログ電圧を出力するように補正するものであり、各D/A変換器12の特性誤差に合わせて該D/A変換器12に入力するデジタルデータを補正する。一般に、D/A変換器12から0Vのアナログ電圧を出力する場合には、該D/A変換器12に入力するデジタルデータは、’0x0000’でよい。しかしながら、変換誤差を有するD/A変換器12では、たとえば、’0x0005’などのデジタルデータが入力された場合に0Vのアナログ電圧を出力するなどの場合がある。よって、補正器21は、加算回路20から出力されたデジタルデータに補正情報’0x0005’などを付加してD/A変換器12に出力することにより、変換誤差が少ない高精度なアナログ電圧を生成するようにする。たとえば、上記の例では、加算回路20から’0x0000’のデジタルデータが出力された際に、補正器21は、’0x0000’のデジタルデータに補正情報として’0x0005’を付加してD/A変換器12に出力する補正を行う。補正器21から出力されたデジタルデータは、比較器24、および制御回路26にそれぞれ入力される。比較器24は、補正器21から出力されたデータと上限電圧格納部22に格納されている上限電圧、および補正器21から出力されたデータと下限電圧格納部23に格納されている下限電圧とをそれぞれ比較し、その比較結果を制御回路26に出力する。制御回路26は、比較器24の比較結果に基づいて、補正器21から出力されたデジタルデータ電圧値が上限電圧、または下限電圧のいずれかに到達しているか否かを判定し、上限電圧、または下限電圧のいずれかに到達していない場合、補正器21から出力されたデジタル信号を時間情報格納部25に設定されたデータ転送時間間隔ΔTに基づいたタイミングによってD/A変換器12に出力する。D/A変換器12は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路13に出力する。デバイス供給電源アナログ回路13は、D/A変換器12から出力されたアナログ信号を増幅し、0V電圧初期値格納部18に設定された初期値データから0.1V高い電圧を電源電圧VCCとして出力する。続いて、加算回路20から、加算器17から出力された電圧値0.2Vに、電圧初期値格納部18に格納された初期値データ0Vを加算した0.2Vが出力されると、補正器21は、入力されたデジタル信号0.2Vに相当するデジタルデータを制御回路26が設定した補正情報に基づいて補正し、比較器24、および制御回路26にそれぞれ出力する。補正器21から出力されたデジタル信号電圧値が上限電圧、または下限電圧に達していない場合、制御回路26は、時間情報格納部25に設定されたデータ転送時間間隔ΔTに基づいたタイミングによって補正器21から出力されたデジタル信号をD/A変換器12に出力する。D/A変換器12は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路13に出力し、該デバイス供給電源アナログ回路13がアナログ信号を増幅して、0Vから0.2V高い電圧を電源電圧VCCとして出力する。そして、加算回路20から出力されたデジタルデータが、上限電圧格納部22に格納されている上限電圧と同じ0.3Vとなると、比較器24は、加算回路20から出力されたデジタルデータと上限電圧とが一致したことを示す比較結果を出力する。この比較結果を受けて、制御回路26は、補正器21から出力されたデジタル信号0.3を設定されたデータ転送時間間隔ΔTに基づいたタイミングによってD/A変換器12に出力するとともに、マルチプレクサ16に制御信号を出力し、該マルチプレクサ16が第2の電圧変化部15に格納された電圧値を選択して出力するように制御を行う。D/A変換器12は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路13に出力し、該デバイス供給電源アナログ回路13がアナログ信号を増幅して、0Vから0.3V高い電圧を電源電圧VCCとして出力する。マルチプレクサ16が第2の電圧変化部15に格納された電圧値を選択することにより、該マルチプレクサ16を介して、電圧変化値-ΔV-0.1Vが加算器17に入力される。加算器17は、マルチプレクサ16から出力された電圧変化値-ΔV-0.1Vに電圧設定値保持部19に格納された電圧値0.3Vを加算し、電圧値として0.2Vが加算器17から出力される。加算器17から出力された電圧値0.2Vは、電圧設定値保持部19に格納されるとともに、加算回路20に出力される。続いて、加算器17は、マルチプレクサ16を介して出力された電圧変化値-ΔV-0.1Vに、電圧設定値保持部19に格納された電圧値0.2Vを加算した電圧値0.1Vを出力する。この電圧値0.1Vは、電圧設定値保持部19に格納されるとともに、加算回路20に出力される。加算器17は、上記した動作を繰り返して行う。加算回路20においては、加算器17から出力された電圧値に、電圧初期値格納部18に格納された初期値データ0Vを加算して補正器21に出力する。たとえば、加算器17から出力された電圧値が0.2Vの場合、初期値データが0Vであるので、補正器21には、0.2Vに相当するデジタルデータが入力される。補正器21は、入力されたデジタルデータたとえば、0.2Vに相当するデジタルデータを制御回路26が設定した補正情報に基づいて補正し、比較器24、および制御回路26にそれぞれ出力する。比較器24は、補正器21から出力されたデータと上限電圧格納部22に格納されている上限電圧、および補正器21から出力されたデータと下限電圧格納部23に格納されている下限電圧とをそれぞれ比較し、その比較結果を制御回路26に出力する。制御回路26は、比較器24の比較結果に基づいて、補正器21から出力されたデジタル信号電圧値が上限電圧、または下限電圧のいずれかに到達しているか否かを判定し、上限電圧、または下限電圧のいずれかに到達していない場合、時間情報格納部25に設定されたデータ転送時間間隔ΔTに基づいたタイミングによって補正器21から出力されたデジタル信号を、D/A変換器12に出力する。以下、同様の動作を繰り返すことにより、電源電圧VCCが下限電圧の-0.3Vになるまで、0.1V毎に電圧レベルを低下させる。そして、電源電圧VCCが下限電圧と同じ-0.3Vとなると、制御回路26は、マルチプレクサ16が第1の電圧変化部14に格納された電圧値を選択するように制御信号を出力する。これらの動作を繰り返して行うことにより、図3に示す電源波形を生成する。図4は、本発明者が検討したテスト用の電源電圧波形の一例を示す説明図である。この図4においては、背景技術で述べたデバイス電源供給部によって図3と同じ条件0Vから、等間隔の時間で0.1V毎に電圧上限値0.3Vまで上昇させた後、下限値-0.3Vまで0.1V毎に電圧を等間隔の時間で下降させるサイクルを繰り返すの電源波形を生成する例である。先に述べたように、背景技術で述べたデバイス電源供給部では、D/A変換器に入力するデジタル信号がソフトウェア処理によって設定される。よって、電源電圧波形を、0Vから0.1V毎に上昇させる設定、上限電圧0.3Vから0.1V毎に下降させる設定、下限電圧-0.3Vから0.1V毎に上昇させる設定、ならびに再び上限電圧0.3Vから0.1V毎に下降させる設定におけるソフトウェア処理による時間図4、設定時間T1~T4がそれぞれ必要となるが、これら設定時間T1~T4が発生することによって等間隔の時間での電圧の上昇、および下降ができなくなってしまい、図3に示すような所望の電圧波形が得られなくなってしまう。たとえば、設定2では、設定時間T2の処理時間が長いために、電圧レベルを上限電圧から0.1V下降させるまでの時間がΔT以上となってしまい、正確なテストを行うことができなくなってしまう。一方、図2の示した電源発生制御回路11では、ハードウェアによってD/A変換器12に出力するデジタル信号を生成しているので、ソフトウェア処理が不要となり、高速で正確な電源電圧VCCの電圧波形を生成することができる。図5は、デバイス供給電源部4が生成するテスト用の電源電圧VCCの電圧波形の他の例を示す説明図である。この図5では、電源電圧VCCが、たとえば、0.6Vを上限値とし、0Vから0.1V毎に電圧を上限値まで上昇させ、電圧値が0.1V上昇する毎に電圧値の上昇間隔が長くなっていく電源波形を生成する例である。また、図5の電圧波形を生成する場合において、制御回路26は、時間情報格納部25に格納された時間間隔情報を用いてD/A変換器12に転送するデジタル信号を出力するのではなく、タイミング発生部6図1から出力されるパターン制御情報に基づいて生成されるテストパターン波形図5の下側に示すの信号立ち上がりのタイミングにおいてデジタル信号の出力を行う設定とされる。まず、テスタコントローラコンピュータ3は、0Vの初期値データを電圧初期値格納部18に格納し、第1の電圧変化部14に電圧変化値ΔVとして0.1Vのデータを格納する。続いて、テスタコントローラコンピュータ3は、上限電圧格納部22に上限電圧値として0.6Vを格納する。また、テスタコントローラコンピュータ3は、制御回路26がタイミング発生部6から出力されるパターン制御情報から生成されるテストパターン波形の信号立ち上がりのタイミングにおいてデジタル信号を出力するように設定する。ここで、タイミング発生部6から出力されたパターン制御情報は、たとえば、D/A変換器12へのデータ転送時間間隔が、電圧レベルが0.1V上昇する毎に時間間隔ΔT×XX=1、2、3、ずつ変化する設定となっている。これらの設定が終了すると、制御回路26は、テスタコントローラコンピュータ3から出力された設定情報に基づいて、第1の電圧変化部14に格納された電圧変化値ΔV0.1Vを選択して出力するようにマルチプレクサ16に制御信号を出力する。マルチプレクサ16から出力された電圧変化値ΔV0.1Vは、加算器17に入力され、加算器17は、マルチプレクサ16から出力された電圧変化値ΔV0.1Vに電圧設定値保持部19に格納された電圧値を加算して出力する。マルチプレクサ16を介して出力された電圧変化値ΔVは、0.1Vであり、電圧設定値保持部19にはデジタルデータが格納されていないので、電圧値として0.1Vが加算器17から出力される。このとき、加算器17から出力された電圧値0.1Vは、電圧設定値保持部19に格納される。続いて、加算器17は、マルチプレクサ16を介して出力された電圧変化値ΔV0.1Vに、電圧設定値保持部19に格納された電圧値0.1Vを加算した電圧値0.2Vを出力する。この電圧値0.2Vは、電圧設定値保持部19に格納されるとともに、加算回路20に出力される。加算器17は、上記した動作を繰り返して行う。加算回路20は、加算器17から出力された電圧値に、電圧初期値格納部18に格納された初期値データ0Vを加算して補正器21に出力する。たとえば、加算器17から出力された電圧値が0.1Vの場合、初期値データが0Vであるので、補正器21には、0.1Vに相当するデジタルデータが入力される。補正器21は、入力されたデジタルデータたとえば、0.1Vに相当するデジタルデータを制御回路26が設定した補正情報に基づいて補正して出力する。補正器21から出力されたデジタルデータは、比較器24、および制御回路26にそれぞれ入力される。比較器24は、補正器21から出力されたデータと上限電圧格納部22に格納されている上限電圧とを比較し、その比較結果を制御回路26に出力する。制御回路26は、比較器24の比較結果に基づいて、補正器21から出力されたデジタルデータ電圧値が上限電圧に到達しているか否かを判定し、上限電圧に到達していない場合、タイミング発生部6から出力されたパターン制御情報から生成したテストパターンの波形立ち上がりのタイミングt1によって補正器21から出力されたデジタル信号をD/A変換器12に出力する。D/A変換器12は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路13に出力する。デバイス供給電源アナログ回路13は、D/A変換器12から出力されたアナログ信号を増幅し、0V電圧初期値格納部18に設定された初期値データから0.1V高い電圧を電源電圧VCCとして出力する。続いて、加算回路20から、加算器17から出力された電圧値0.2Vに、電圧初期値格納部18に格納された初期値データ0Vを加算した0.2Vが出力されると、補正器21は、入力されたデジタル信号0.2Vに相当するデジタルデータを制御回路26が設定した補正情報に基づいて補正し、比較器24、および制御回路26にそれぞれ出力する。補正器21から出力されたデジタル信号電圧値が上限電圧に達していない場合、制御回路26は、補正器21から出力されたデジタル信号を、パターン制御情報に基づいて生成したテストパターンの次の波形立ち上がりのタイミングt2タイミングt1からΔT経過したタイミングによってD/A変換器12に出力する。同様に、加算回路20から、加算器17から出力された電圧値0.3Vに、電圧初期値格納部18に格納された初期値データ0Vを加算した0.3Vが出力されると、補正器21は、入力されたデジタル信号0.3Vに相当するデジタルデータを制御回路26が設定した補正情報に基づいて補正し、比較器24、および制御回路26にそれぞれ出力する。補正器21から出力されたデジタル信号電圧値が上限電圧に達していない場合、制御回路26は、補正器21から出力されたデジタル信号を、次のテストパターンの波形立ち上がりのタイミングt3タイミングt2からΔT×2経過したタイミングによってD/A変換器12に出力する。以降、同様に、制御回路26は、0.1Vずつ電圧レベルが上昇した電圧波形を、テストパターンの波形立ち上がりタイミングt4タイミングt3からΔT×3経過したタイミング、タイミングt5タイミングt4からΔT×4経過したタイミング、およびタイミングt6タイミングt4からΔT×5経過したタイミング毎に上限電圧である0.6Vになるまで出力する。図6は、本発明者が検討したテスト用の電源電圧波形の他の例を示す説明図である。図6においては、背景技術で述べたデバイス電源供給部によって図5と同じ条件0.6Vを上限値とし、0Vから0.1V毎に電圧を上限値まで上昇させ、電圧値が0.1V上昇する毎に電圧値の上昇間隔が長くなっていくの電源波形を生成する例である。この図6の場合においても、図4と同じく、電圧波形が0.1V上昇する毎にソフトウェア処理による設定時間T1~T4が必要であり、ソフトウェア処理を行うコンピュータの負荷状態よって、該ソフトウェア処理の設定時間が増加してしまった場合には、所望の電圧波形とことなる波形となってしまう恐れがある。図7は、デバイス供給電源部4が生成するテスト用の電源電圧VCCの電圧波形の一例を示す説明図である。この図7においては、電源電圧VCCが、たとえば、5Vを上限値として、0Vから0.1V毎に電圧を上限値まで上昇させ、その上昇させる間隔が、図5の場合とは逆に0.1V上昇する毎に短くなる指数関数的な波形となるようにした電源波形を生成する例である。まず、テスタコントローラコンピュータ3は、0Vの初期値データを電圧初期値格納部18に格納し、第1の電圧変化部14に電圧変化値ΔVとして0.1Vのデータを格納する。続いて、テスタコントローラコンピュータ3は、上限電圧格納部22に上限電圧値として5.0Vを格納する。続いて、テスタコントローラコンピュータ3は、制御回路26がタイミング発生部6から出力されたパターン制御情報に基づいて生成されたテストパターン図7の下側に示すにおける信号立ち上がりのタイミングにおいてデジタル信号を出力するように設定する。これらの設定が終了すると、制御回路26は、テスタコントローラコンピュータ3から出力された設定情報に基づいて、第1の電圧変化部14に格納された電圧変化値ΔV0.1Vを選択して出力するようにマルチプレクサ16に制御信号を出力する。マルチプレクサ16から出力された電圧変化値ΔV0.1Vは、加算器17に入力され、加算器17は、マルチプレクサ16から出力された電圧変化値ΔV0.1Vに電圧設定値保持部19に格納された電圧値を加算して出力する。マルチプレクサ16を介して出力された電圧変化値ΔVは、0.1Vであり、電圧設定値保持部19にはデジタルデータが格納されていないので、電圧値として0.1Vが加算器17から出力される。このとき、加算器17から出力された電圧値0.1Vは、電圧設定値保持部19に格納される。以降の加算器17による処理は、図3、および図5の場合と同様であるので、説明は省略する。加算回路20においては、加算器17から出力された電圧値に、電圧初期値格納部18に格納された初期値データ0Vを加算して補正器21に出力する。たとえば、加算器17から出力された電圧値が0.1Vの場合、初期値データが0Vであるので、補正器21には、0.1Vに相当するデジタルデータが入力される。補正器21は、入力されたデジタルデータたとえば、0.1Vに相当するデジタルデータを制御回路26が設定した補正情報に基づいて補正して出力する。補正器21から出力されたデジタルデータは、比較器24、および制御回路26にそれぞれ入力される。比較器24は、補正器21から出力されたデータと上限電圧格納部22に格納されている上限電圧とを比較し、その比較結果を制御回路26に出力する。制御回路26は、比較器24の比較結果に基づいて、補正器21から出力されたデジタルデータ電圧値が上限電圧に到達しているか否かを判定し、上限電圧に到達していない場合、テストパターンの波形立ち上がりのタイミングt1によって補正器21から出力されたデジタル信号をD/A変換器12に出力する。D/A変換器12は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路13に出力する。デバイス供給電源アナログ回路13は、D/A変換器12から出力されたアナログ信号を増幅し、0V電圧初期値格納部18に設定された初期値データから0.1V高い電圧を電源電圧VCCとして出力する。続いて、加算回路20から、加算器17から出力された電圧値0.2Vに、電圧初期値格納部18に格納された初期値データ0Vを加算した0.2Vが出力されると、補正器21は、入力されたデジタル信号0.2Vに相当するデジタルデータを制御回路26が設定した補正情報に基づいて補正し、比較器24、および制御回路26にそれぞれ出力する。補正器21から出力されたデジタル信号電圧値が上限電圧に達していない場合、制御回路26は、補正器21から出力されたデジタル信号を、テストパターンの次の波形立ち上がりのタイミングt2タイミングt1からΔT経過したタイミングによってD/A変換器12に出力する。同様に、加算回路20から、加算器17から出力された電圧値0.3Vに、電圧初期値格納部18に格納された初期値データ0Vを加算した0.3Vが出力されると、補正器21は、入力されたデジタル信号0.3Vに相当するデジタルデータを制御回路26が設定した補正情報に基づいて補正し、比較器24、および制御回路26にそれぞれ出力する。補正器21から出力されたデジタル信号電圧値が上限電圧に達していない場合、制御回路26は、補正器21から出力されたデジタル信号を、次のテストパターンの波形立ち上がりのタイミングt3タイミングt1からΔT/2経過したタイミングによってD/A変換器12に出力する。以降、同様に、制御回路26は、0.1Vずつ電圧レベルが上昇した電圧波形を、テストパターンの波形立ち上がりタイミングt3タイミングt2からΔT/3経過したタイミング,t4タイミングt3からΔT/4経過したタイミング,毎に上限電圧である5.0Vになるまで出力する。図8は、デバイス供給電源部4によってテスト用の電源電圧VCCをリンギング波形のような電圧波形に生成する一例を示す説明図である。この場合、デバイス供給電源部4には、0Vの初期値データが電圧初期値格納部18に格納され、第1の電圧変化部14に電圧変化値ΔVとして0.1Vのデータが格納され、第22の電圧変化部15に電圧変化値-ΔVとして-0.1Vのデータが格納される。一方、上限電圧格納部22、および下限電圧格納部23には、上限電圧値、下限電圧値の設定をしない。また、制御回路26には、テストパターン発生部5からパターン情報が入力されており、該制御回路26は、そのパターン情報に基づいて、テストパターン図8の下側に示すを発生する。さらに、テスタコントローラコンピュータ3は、Hi信号を示すテストパターンが発生している期間、第1の電圧変化部14に格納された電圧変化値ΔV0.1Vを選択して出力するようにマルチプレクサ16に制御信号を出力し、Lo信号を示すテストパターンが発生している期間、第2の電圧変化部15に格納された電圧変化値-ΔV-0.1Vを選択して出力するようにマルチプレクサ16に制御信号を出力するように制御回路26を設定する。まず、テスタコントローラコンピュータ3は、0Vの初期値データを電圧初期値格納部18に格納し、第1の電圧変化部14に電圧変化値ΔVとして0.1Vのデータを格納し、第2の電圧変化部15に電圧変化値-ΔVとして-0.1Vのデータを格納する。続いて、テスタコントローラコンピュータ3は、時間情報格納部25にD/A変換器12へのデータ転送時間間隔ΔTを設定するとともに、制御回路26における動作設定を行う。この動作設定は、上記したように、制御回路26が、Hi信号を示すテストパターンが発生している期間に、第1の電圧変化部14に格納された電圧変化値ΔV0.1Vを選択し、Lo信号を示すテストパターンが発生している期間に、第2の電圧変化部15に格納された電圧変化値-ΔV-0.1Vを選択して出力するようにマルチプレクサ16に制御信号を出力するように設定である。これらの設定が終了すると、テストパターン発生部5から制御回路26にパターン制御情報が出力され、該制御回路26は、入力されたパターン制御情報に基づいてHi信号を示すテストパターンを発生する。制御回路26は、テストパターンがHi信号となっているので、第1の電圧変化部14に格納された電圧変化値ΔV0.1Vを選択して出力するようにマルチプレクサ16に制御信号を出力する。マルチプレクサ16から出力された電圧変化値ΔV0.1Vは、加算器17に入力され、加算器17は、マルチプレクサ16から出力された電圧変化値ΔV0.1Vに電圧設定値保持部19に格納された電圧値を加算して出力する。マルチプレクサ16を介して出力された電圧変化値ΔVは、0.1Vであり、電圧設定値保持部19にはデジタルデータが格納されていないので、電圧値として0.1Vが加算器17から出力される。このとき、加算器17から出力された電圧値0.1Vは、電圧設定値保持部19に格納される。以降の加算器17による処理は、図3の場合と同様であるので、説明は省略する。加算回路20においては、加算器17から出力された電圧値に、電圧初期値格納部18に格納された初期値データ0Vを加算して補正器21に出力する。たとえば、加算器17から出力された電圧値が0.1Vの場合、初期値データが0Vであるので、補正器21には、0.1Vに相当するデジタルデータが入力される。補正器21は、入力されたデジタルデータたとえば、0.1Vに相当するデジタルデータを制御回路26が設定した補正情報に基づいて補正し、制御回路26に出力する。制御回路26は、時間情報格納部25に設定されたデータ転送時間間隔ΔTに基づいたタイミングによって補正器21から出力されたデジタル信号をD/A変換器12に出力する。D/A変換器12は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路13に出力し、該デバイス供給電源アナログ回路13がアナログ信号を増幅して、0Vから0.1V高い電圧を電源電圧VCCとして出力する。その後も、同様の処理により、補正器21から出力されるデジタル信号は、データ転送時間間隔ΔTに基づいたタイミングによってテストパターンがHi信号を示している間、D/A変換器12に出力される。続いて、テストパターンがLo信号を示した場合、制御回路26は、マルチプレクサ16に制御信号を出力し、該マルチプレクサ16が第2の電圧変化部15に格納された電圧値を選択して出力するように制御を行う。以降の処理については、図3のマルチプレクサ16が第2の電圧変化部15に格納された電圧値を選択した場合と同様である。なお、図3の場合は、比較器24によって上限電圧、および下限電圧の比較が行われていたが、図8では、上限電圧、ならびに下限電圧の設定が行われておらず、比較器24による比較もない点である。ここでも、制御回路26は、テストパターンがLo信号を示している期間、第2の電圧変化部15に格納された電圧値を選択するようにマルチプレクサ16を制御するので、電源波形は、データ転送時間間隔ΔTに基づいたタイミングによって-0.1V毎に減少していく波形となる。この図8のような電源波形を背景技術で述べたデバイス電源供給部によって生成する場合には、電源波形の電圧レベルを増加させる際、あるいは電圧レベルの減少させる際に、ソフトウェア処理による設定時間が必要となってしまい、所望の電圧波形が得られなくなってしまう。特に、図8の後半示すような、電源波形の電圧レベルを、短時間で増加/減少を繰り返すような波形とすることが困難となる。しかしながら、図2の電源発生制御回路11では、テストパターン発生部5から出力されたパターン制御情報に基づいてテストパターンを生成するだけで、図8に示すような短時間で電圧レベルの増加/減少を繰り返すような波形を高精度に生成することができる。それにより、本実施の形態1によれば、ハードウェア処理によってD/A変換器12に出力するデジタル信号を生成する電源発生制御回路11を備えたことにより、高速に変化するテスト用の電源波形を短時間で、高精度に生成することができる。それにより、半導体装置DUTにおいて、実使用時の電源投入時または電源遮断時などの特性を想定したテストを高精度行うことができ、半導体装置DUTの信頼性を向上させることができる。また、実施の形態1では、テスタ2に図1にデバイス供給電源部4が備えられた構成としたが、一般的なテスタに外付けの試験補助回路としてデバイス供給電源部4を設ける構成としてもよい。実施の形態2図9は、本発明の実施の形態2による半導体テストシステムの一例を示すブロック図である。前記実施の形態1では、図1に示すように、デバイス供給電源部4から半導体装置DUTにテスト用の電源電圧VCCを供給する構成としたが、本実施の形態2においては、半導体装置DUTが2種類の電源電圧VCC,VDDが供給される2つ電源端子を有した場合のテスト用の供給技術について説明する。この場合、半導体テストシステム1は、図9に示すように、テスタ2、およびテスタコントローラコンピュータ3からなり、前記実施の形態1の図1と同様の構成となっている。また、テスタ2においても、前記実施の形態1の図1と同様に、複数のデバイス供給電源部4、テストパターン発生部5、タイミング発生部6、波形生成部7、複数のドライバ8、複数のコンパレータ9、ならびにパラメータ測定ユニット部10から構成されている。また、デバイス供給電源部4は、前記実施の形態1の図1と同様に、電源発生制御回路11、D/A変換器12、ならびにデバイス供給電源アナログ回路13から構成されており、電源発生制御回路11においても、前記実施の形態1の図2と同様に、第1の電圧変化部14、第2の電圧変化部15、マルチプレクサ16、加算器17、電圧初期値格納部18、電圧設定値保持部19、加算回路20、補正器21、上限電圧格納部22、下限電圧格納部23、比較器24、時間情報格納部25、および制御回路26から構成されている。図9の半導体テストシステム1において、前記実施の形態1と異なるところは、複数のデバイス供給電源部4のうち、2つのデバイス供給電源部41,42が1つの半導体装置DUTにそれぞれ接続されており、これら2つのデバイス供給電源部41,42を用いて1つの半導体装置DUTにおける電源電圧のテストを行う点である。半導体装置DUTに接続されているデバイス供給電源部41は、電源電圧VCCのテスト用の電源波形を生成し、該半導体装置DUTに接続されている他方のデバイス供給電源部42は、電源電圧VDDのテスト用の電源波形を生成する。次に、半導体テストシステム1におけるテスト用の電源電圧VCC、および電源電圧VDDの生成技術について、図9、および図2を用いて説明する。ここでは、たとえば、デバイス供給電源部41は、電源電圧VCCが急峻な立ち上がりのテスト用の電圧波形を生成し、デバイス供給電源部42は、電源電圧VDDが緩やかな立ち上がりのテスト用の電圧波形を生成するものとする。まず、テスタコントローラコンピュータ3は、デバイス供給電源部41,42の電圧初期値格納部18に0Vの初期値データをそれぞれ格納する。また、テスタコントローラコンピュータ3は、デバイス供給電源部41,42の第1の電圧変化部14に電圧変化値ΔVとして0.1Vのデータをそれぞれ格納し、同じくデバイス供給電源部41,42の第2の電圧変化部15に電圧変化値-ΔVとして-0.1Vのデータをそれぞれ格納する。さらに、テスタコントローラコンピュータ3は、デバイス供給電源部41,42の上限電圧格納部22に上限電圧値として0.6Vをそれぞれ格納する。続いて、テスタコントローラコンピュータ3は、デバイス供給電源部41の時間情報格納部25にD/A変換器12へのデータ転送時間間隔ΔTを設定するとともに、デバイス供給電源部42の制御回路26がタイミング発生部6から出力されるパターン制御情報から生成されるテストパターン波形の信号立ち上がりのタイミングにおいてデジタル信号を出力するように設定する。テスタコントローラコンピュータ3は、データ転送時間間隔ΔTを設定する際、デバイス供給電源部41から出力される電源電圧VCCの電圧波形が、0Vから急峻な立ち上がりとなるようにデータ転送時間間隔ΔTを設定する。また、テスタコントローラコンピュータ3は、テストパターン発生部5、およびタイミング発生部6の制御を行う際、デバイス供給電源部42から出力される電源電圧VDDの電圧波形がデバイス供給電源部41が生成する電源電圧VCCの電圧波形よりも穏やかな立ち上がりとなるようにする。この場合、制御回路26は、前記実施の形態1の図5で述べたように、テストパターン波形のHi信号のタイミングにより電圧レベルが変化する制御を行う。そこで、テスタコントローラコンピュータ3は、テストパターン波形におけるHi信号からHi信号までの間隔が大きくなるパターン制御情報が生成されるように、テストパターン発生部5、およびタイミング発生部6の制御を行う。以上の設定を行った後、デバイス供給電源部41,42によって電源電圧VCC,VDDをそれぞれ生成させることにより、異なる電圧波形を略同じタイミングにおいて半導体装置DUTに供給することができる。それにより、本実施の形態2おいては、半導体装置DUTに2つの電源端子が備えられている場合であっても、略同じタイミングで異なる電圧波形のテスト用の電源電圧を供給することができる。また、図9では、半導体装置DUTが2種類の電源電圧電源電圧VCC、および電源電圧VDDが供給される電源端子を有した構成としたが、たとえば、半導体装置DUTが、3種類、またはそれ以上の電源電圧が供給される電源端子を有する場合であっても、半導体装置DUTに接続するデバイス供給電源部4の数を増やすことで対応可能である。たとえば、半導体装置DUTが3種類の電源電圧VCC,VDD、AVCCが供給される電源端子を有する場合、該半導体装置DUTには、テスト用の電源電圧VCCを生成するデバイス供給電源部41、テスト用の電源電圧VDDを生成するデバイス供給電源部42、ならびにテスト用の電源電圧AVCCを生成するデバイス供給電源部が接続される構成となる。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。"