減圧雰囲気とした真空チャンバ内に、半導体からなる被処理体を配して、該真空チャンバ内に導入した、元素Xを含むガスをプラズマ励起し、励起された該元素Xのイオンまたはラジカルを、前記被処理体の所定領域に注入することで前記被処理体にN型導電性領域を形成する前工程と、前記元素Xが注入された前記被処理体をアニール処理する後工程と、を含む半導体デバイスの製造方法であって、前記前工程と前記後工程との間に、前記真空チャンバ内に導入した酸素元素を含むガスをプラズマ励起し、励起された該酸素元素のラジカルに、前記被処理体の所定領域を曝露する工程を、さらに備えてなる、ことを特徴とする半導体デバイスの製造方法。前記元素XがリンPである、ことを特徴とする請求項1に記載の半導体デバイスの製造方法。前記前工程から前記後工程までの処理をそれぞれ、個別の真空チャンバ内で行う、ことを特徴とする請求項1または2に記載の半導体デバイスの製造方法。前記被処理体を、電気的に接地する、ことを特徴とする請求項1~3のいずれか一項に記載の半導体デバイスの製造方法。シリコンからなる基板と、前記基板の一方の主面において、該主面より所定深さの領域に形成されたリン元素を含む拡散層と、前記リン元素を含む拡散層を覆い、シリコン酸化膜からなるキャップ層と、を有する、ことを特徴とする半導体デバイス。本発明は、以上のような点を考慮してなされたものであり、被処理体の所定領域に注入された、N型領域を形成する元素のイオンを、アニール処理の前後において被処理体の内部に維持し、所望のキャリア濃度のN型領域を形成することを可能とする、半導体デバイスの製造方法を提供することを第一の目的とする。また、本発明は、シリコンからなる基板の一方の主面から浅い位置に、N型不純物を含む拡散層を形成することが可能な半導体デバイスを提供することを第二の目的とする。本発明の請求項1に係る半導体デバイスの製造方法は、減圧雰囲気とした真空チャンバ内に、半導体からなる被処理体を配して、該真空チャンバ内に導入した、元素Xを含むガスをプラズマ励起し、励起された該元素Xのイオンまたはラジカルを、前記被処理体の所定領域に注入することで前記被処理体にN型導電性領域を形成する前工程と、前記元素Xが注入された前記被処理体をアニール処理する後工程と、を含む半導体デバイスの製造方法であって、前記前工程と前記後工程との間に、前記真空チャンバ内に導入した酸素元素を含むガスをプラズマ励起し、励起された該酸素元素のラジカルに、前記被処理体の所定領域を曝露する工程を、さらに備えてなる、ことを特徴とする。本発明の請求項2に係る半導体デバイスの製造方法は、請求項1において、前記元素XがリンPである、ことを特徴とする。本発明の請求項3に係る半導体デバイスの製造方法は、請求項1または2において、前記前工程から前記後工程までの処理をそれぞれ、個別の真空チャンバ内で行う、ことを特徴とする。本発明の請求項4に係る半導体デバイスの製造方法は、請求項1~3のいずれか一項において、前記被処理体を、電気的に接地する、ことを特徴とする。本発明の請求項5に係る半導体デバイスは、シリコンからなる基板と、前記基板の一方の主面において、該主面より所定深さの領域に形成されたリン元素を含む拡散層と、前記リン元素を含む拡散層を覆い、シリコン酸化膜からなるキャップ層と、を有する、ことを特徴とする。本発明に係る半導体デバイスの製造方法によれば、N型領域を形成する元素のイオンが注入された被処理体の所定領域を、酸素元素のラジカルに暴露する。これにより、シリコン酸化膜が所定領域を覆うように形成されるため、アニール処理中に、所定領域に注入された、N型領域を形成する元素のイオンが、被処理体の外部に飛び出すのを防ぐことができる。したがって、被処理体の所定領域に注入された、N型領域を形成する元素のイオンを、アニール処理の前後で被処理体の内部に維持し、所望のキャリア濃度のN型領域を形成することができる。また、本発明に係る半導体デバイスの構成によれば、基板の一方の主面にシリコン酸化膜が形成された際に、基板とシリコン酸化膜との間に界面が形成され、この界面近傍に、N型領域を形成する元素のイオンが集中して分布する。したがって、N型不純物を含む拡散層を、基板の一方の主面界面から浅い位置に形成することができる。以下、好適な実施形態に基づき、図面を参照して本発明を説明する。<第一実施形態>図1aは、第一実施形態に係る半導体デバイス100の構成について説明する図である。半導体デバイス100は、P型シリコン等からなる半導体基板101に、N型のMOSトランジスタ100NおよびP型のMOSトランジスタ100Pを備えている。N型のMOSトランジスタ100Nは、基板101と、基板101の一方の主面101aに形成されたゲート酸化膜104と、ゲート酸化膜104上に積層された、ポリシリコンからなるゲート電極105と、を有する。基板101は、一方の主面101aのうち、ゲート酸化膜104が形成されている領域を除く領域において、所定深さの内部にソース/ドレイン拡散層106Nを備えている。そして、ソース/ドレイン拡散層106Nは、N型不純物を高濃度で含んでいる。また、N型のMOSトランジスタ100Nは、基板の一方の主面101a、ゲート酸化膜104、ゲート電極105を覆い、かつゲート電極105およびソース/ドレイン拡散層106Nの一部が露出するように開口部を有する層間絶縁膜107と、層間絶縁膜107の開口部に形成された配線層108と、層間絶縁膜107および配線層108と、を有する。一方、P型のMOSトランジスタ100Pは、基板101の一方の主面101aから所定深さの内部に、N型不純物を高濃度で含むNウェル102を備えており、ソース/ドレイン拡散層106Pは、P型不純物を高濃度で含んでいる。その他の構成については、N型のMOSトランジスタ100Nの構成と同様である。N型のMOSトランジスタ100NとP型のMOSトランジスタ100Pとの間にはSTIShallowTrenchIsolation型のフィールド酸化膜103が設けられ、隣接するMOSトランジスタ同士が電気的に分離されている。なお、図1aでは、N型MOSトランジスタ100NとP型MOSトランジスタ100Pとの間に、STI型のフィールド酸化膜103が設けられている一例を示したが、図1bに示すように、N型MOSトランジスタ110NとP型MOSトランジスタ110Pとの間に、LOCOSLocalOxidationofSilicon型のフィールド酸化膜113が設けられていてもよい。[製造方法1-1]第一実施形態に係る半導体デバイスの製造方法は、N型領域を形成するリン元素のイオンを、基板被処理体101の所定領域に注入する工程と、基板101の所定領域を酸素元素のラジカルに暴露する工程と、基板101をアニール処理する工程とを、順に備えてなる。上記3つの工程を備えた、半導体デバイスの製造方法を適用することにより、図1aに示した、N型MOSトランジスタ100NとP型MOSトランジスタ100Pとを備えた、半導体デバイス100を製造することができる。上記3つの工程の処理と、それらに付随した工程の処理について、図2a~cおよび図3a~cに示す工程図を用いて説明する。まず、図2aに示す第一工程において、基板101の一方の主面101a側のうち、N型のMOSトランジスタ100Nを形成しない領域を覆うようにレジストR載置する。次に、図2bに示す第二工程において、誘導結合方式ICP等のプラズマ処理装置を用い、装置を構成する真空チャンバの内部を減圧雰囲気とし、該チャンバ内にシリコンSiからなる基板被処理体101を配する。そして、真空チャンバ内に導入した、N型領域を形成するリン元素を含むガスをプラズマ励起させる。さらに、励起したリン元素のイオン一部を、基板の一方の主面101aのうち、外部に露出している領域D1およびD2に注入する。リン元素のイオンを領域D1およびD2に注入するプロセスは、リン元素のイオンを基板の一方の主面101aに堆積させるデポプロセスと、堆積したリン元素のイオンを主面101aから所定深さの内部に押し込むノックオンプロセスとからなる。次に、図2cに示す第三工程において、真空チャンバ内に導入した酸素元素を含むガスをプラズマ励起させ、励起した酸素元素のラジカルに、基板101の一方の主面101a側を曝露する。これにより、リン元素のイオンを注入された領域D1およびD2において、基板の一方の主面101aが、酸化膜からなるキャップ層Cにより覆われる。なお、第二工程および第三工程におけるプラズマ処理は、同一のチャンバ内で行ってもよいし、それぞれ別々のチャンバ内で行ってもよい。また、第二工程および第三工程におけるプラズマ処理を行う際に、基板101は、RF用グラウンドに電気的に接続されているものとする。これにより、プラズマ処理中に、基板101にバイアス電圧が加わるのを防ぐことができ、注入されたキャリアの変動を抑えることができる。次に、図3aに示す第四工程において、UVやO3照射等によるアッシング処理を行った後に、さらに、有機アルカリ系のレジスト剥離液によるウェットエッチング処理を行ってレジストRを除去する。次に、図3bに示す第五工程において、スパイクRTA装置を用いて、処理温度を1000~1100°Cに設定したアニール処理を行い、領域D1およびD2に注入されたリン元素のイオンを熱的に活性化させ、基板の一方の主面101aから所定深さの領域に、均一に拡散させたソース/ドレイン拡散層106Nが形成される。そして、リン元素のイオンを注入する際に乱れた、シリコン元素の結晶構造を回復させる。次に、図3cに示す第六工程において、フッ酸を用いた洗浄処理を行い、領域D1およびD2において基板の一方の主面101aを覆う、酸化膜からなるキャップ層Cを除去する。第一実施形態に係る半導体デバイス100の製造過程における、ソース/ドレイン拡散層106Nの微細構造を、図4a~cを用いて説明する。図4aは、図2bに示した、リン元素が注入されてなる層106Nの一部の領域αを、拡大した図である。リン元素が注入されてなる層106Nは、基板の一方の主面101aから所定深さの領域に形成され、シリコン元素とリン元素が混在した層となっている。図4bは、図2cに示した、リン元素が注入されてなる層106Nの一部の領域βを拡大した図である。プラズマ励起された酸素ラジカルが、基板の一方の主面101aに衝突してシリコンの酸化反応に消費されることにより、主面101aから所定深さの領域において、基板101を構成するシリコン元素の結晶構造が崩れ、崩れた箇所に、リン元素のイオンが押し込まれる。そして、リン元素のイオンの濃度が薄くなった主面101a近傍のシリコン元素は酸化に消費される。そのため、基板101の厚さは減少する。酸化されたシリコン元素シリコン酸化膜からなる層Cと基板101との界面101bは、酸素ラジカルによる酸化反応前の主面101aから、tだけ深い位置に形成される。すなわち、基板101の厚さはtだけ減少する。図4cは、図3bに示した、リン元素が注入されてなる層106Nの一部の領域γを拡大した図である。注入されたリン元素のイオンは、アニール処理により熱的に活性化し、等方的に拡散する。このとき、拡散するリン元素のイオンのうち、シリコン酸化膜からなる層Cと基板101との界面101bから浅い位置に分布しているリン元素のイオンは、融点が低いため、蒸発により、基板101の外部に飛び出ようとする。しかしながら、界面101bにおいて、シリコン酸化膜からなる層Cが、リン元素のイオンが基板101の外部に飛び出るのを阻み、内部に留まらせる。すなわち、シリコン酸化膜からなる層Cは、リン元素のイオンのキャップ層として機能し、リン元素のイオンを基板101の内部に閉じ込める。したがって、所望の濃度でリン元素のイオンを含むソース/ドレイン拡散層が、界面101b近傍、つまり、酸素元素のラジカルが堆積した後に新たに形成される、基板の主面から浅い位置に形成される。図5は、半導体ウェハに形成された、複数のN型MOSトランジスタ100Nを動作させた際に、各々の基板101において、ゲート酸化膜104直下の領域に形成されるチャネルのシート抵抗を測定し、測定結果のウェハ面内における平均値Aveおよび分布σを求め、グラフにしたものである。グラフの横軸は、各測定サンプルに対し、リン元素のイオンを注入した後に行った処理の条件1~6を示している。グラフの縦軸は、ウェハ面内におけるチャネルのシート抵抗の平均値および分布を示している。処理条件1リファレンスは、従来の方法のように、リン元素のイオンを基板101に注入した直後に、アニール処理を行うとしたものである。処理条件2は、リン元素のイオンを注入した後に、大気雰囲気下において2日間放置した上で、アニール処理を行うとしたものである。処理条件3は、リン元素のイオンを注入した後に、大気雰囲気下において、250[°C]で60[min]の加熱処理を行った上で、アニール処理を行うとしたものである。処理条件4は、リン元素のイオンを注入した後に、酸素O2雰囲気下において、450[°C]で1[min]の加熱処理を行った上で、アニール処理を行うとしたものである。処理条件5は、リン元素のイオンを注入した後に、酸素O2雰囲気下において、450[°C]で15[min]の加熱処理を行った上で、アニール処理を行うとしたものである。処理条件6は、第一実施形態に係る方法のように、リン元素のイオンを注入した後に、基板101を、プラズマ励起した酸素元素のラジカルに暴露した上で、アニール処理を行うとしたものである。図5のグラフによれば、処理条件2~6によるサンプルは、従来の方法に相当する処理条件1によるサンプルと比べて、チャネルのシート抵抗値が劇的に低下している。シート抵抗値の低下は、処理条件2~6による何れのサンプルも、リン元素のイオンが注入された基板の主面が、シリコン酸化膜で覆われることに起因する。すなわち、処理条件2~6によるサンプルは、アニール処理する際に、シリコン酸化膜が、基板101に注入されたリン元素のイオンのキャップ層として機能し、リン元素のイオンが基板101の外部に飛び出すのを防ぐ。そのため、基板101の所定深さの内部において、所望のキャリア濃度のソース/ドレイン拡散層が形成され、N型MOSトランジスタを動作させた際に、チャネルに十分なキャリアが供給されることにより、チャネルのシート抵抗値が低下する。処理条件2~6によるサンプル同士で比較した場合、処理条件3によるサンプルは、他の条件によるサンプルと比べて、チャネルのシート抵抗値が若干高くなる。処理条件2による場合、ウェハ面内において、シート抵抗の平均値は低くなるが、ばらつきが大きく、半導体デバイスとしての歩留り低下をともなう。また、処理条件2による場合、長時間の放置を必要とするため、生産効率の低下をともなう。処理条件4および5による場合、それぞれ、シート抵抗値の処理ウェハ間において、ばらつきが大きく、半導体デバイスとしての歩留り低下をともなう。一方、処理条件6による場合、他の条件と比べて、ウェハ面内におけるシート抵抗の平均値が低くなり、かつ、ばらつきが小さく抑えられる。また、処理条件6による場合、シート抵抗値の処理ウェハ間でのばらつきが、小さく抑えられる。したがって、基板101にリン元素のイオンを注入した後に、プラズマ励起した酸素元素のラジカルに暴露した後にアニール処理を行うことが、N型MOSトランジスタ100Nのソース/ドレイン拡散層を形成する上で、最も好適な条件となる。以上説明したように、第一実施形態に係る半導体デバイスの製造方法によれば、リン元素のイオンが注入された基板101の一方の主面に設けられたソース/ドレイン領域を、酸素元素のラジカルに暴露する。これにより、シリコン酸化膜が所定領域を覆うように形成されるため、アニール処理中に、所定領域に注入されたリン元素のイオンが、基板の外部に放出されるのを防ぐことができる。したがって、ソース/ドレイン領域に注入された、リン元素のイオンを、アニール処理の前後で基板の内部に維持し、所望のキャリア濃度のN型領域を形成することができる。なお、図1a、bでは、半導体デバイスが、N型MOSトランジスタとP型MOSトランジスタとを、それぞれ一つずつ備えている例を示したが、半導体デバイスは、N型MOSトランジスタおよび/またはP型MOSトランジスタを複数備えていてもよい。また、半導体デバイスは、N型MOSトランジスタ、P型MOSトランジスタのうち、どちらか一方のみを備えていてもよい。