第1のディスプレイによる画像の第1の部分の表示の状態を示す第1のディスプレイ状態を前記第1のディスプレイから受け取ることと、第2のディスプレイによる前記画像の第2の部分の表示の状態を示す第2のディスプレイ状態を前記第2のディスプレイから受け取ることと、前記第1のディスプレイによる画像の前記第1の部分の表示の前記状態と、前記第2のディスプレイによる画像の前記第2の部分の表示の前記状態との差を求めることと、前記求められた差に基づいて、前記第1のディスプレイによる前記画像の前記第1の部分の表示、または前記第2のディスプレイによる前記画像の前記第2の部分の表示の少なくとも1つを調整することとを備える、方法。前記第1のディスプレイ状態および前記第2のディスプレイ状態がvsynch信号および/またはhsynch信号のうちの1つまたは複数を備える、請求項1に記載の方法。前記求められた差に基づいて、前記第1のディスプレイによる前記画像の前記第1の部分の表示、または前記第2のディスプレイによる前記画像の前記第2の部分の表示の少なくとも1つを調整することが、線の数のインジケーションを伝えて、前記画像の前記第1の部分または前記第2の部分の表示を調整することを備える、請求項1に記載の方法。前記求められた差に基づいて、前記第1のディスプレイによる前記画像の前記第1の部分の表示、または前記第2のディスプレイによる前記画像の前記第2の部分の表示の少なくとも1つを調整することが、少なくとも1つの前のフレームの表示に対する、現在フレームの少なくとも1つの副部分の表示の遅延を前記第1のディスプレイおよび前記第2のディスプレイの少なくとも1つに修正させることを備える、請求項1に記載の方法。少なくとも1つの前のフレームの表示に対する前記少なくとも1つの副部分の表示の遅延を前記第1のディスプレイおよび前記第2のディスプレイの1つに修正させることが、前記第1のディスプレイおよび前記第2のディスプレイの1つまたは複数に前記少なくとも1つの副部分と関連付けられる少なくとも1つのブランキング間隔を修正させることを備える、請求項4に記載の方法。前記少なくとも1つのブランキング間隔が、複数のブランキング画素を備える水平方向のブランキング間隔を備え、前記少なくとも1つの前のフレームの表示に対する前記少なくとも1つの副部分の表示の前記遅延を修正することが、前記第1のディスプレイまたは前記第2のディスプレイの1つまたは複数に前記複数のブランキング画素の1つまたは複数を追加または削除させることを備える、請求項5に記載の方法。前記少なくとも1つのブランキング間隔が、複数のブランキング線を備える垂直方向のブランキング間隔を備え、前記少なくとも1つの前のフレームの表示に対する前記少なくとも1つの副部分の表示の前記遅延を修正することが、前記第1のディスプレイまたは前記第2のディスプレイの1つまたは複数に前記複数のブランキング線の1つまたは複数を追加または削除させることを備える、請求項5に記載の方法。少なくとも1つの前のフレームの表示に対する少なくとも1つの副部分の表示の遅延を前記第1のディスプレイおよび前記第2のディスプレイの1つに修正させることが、前記第1のディスプレイまたは前記第2のディスプレイに、前記少なくとも1つの副部分と関連付けられる少なくとも1つのブランキング線を追加させて、少なくとも1つの前のフレームの表示に対する前記少なくとも1つの副部分の表示の前記遅延を拡大させることを備える、請求項7に記載の方法。少なくとも1つの前のフレームの表示に対する少なくとも1つの副部分の表示の遅延を前記第1のディスプレイと前記第2のディスプレイの1つに修正させることが、前記第1のディスプレイまたは前記第2のディスプレイに、前記少なくとも1つの副部分と関連付けられる少なくとも1つのブランキング線を削除させて、少なくとも1つの前のフレームの表示に対する前記少なくとも1つの副部分の表示の前記遅延を低減させることを備える、請求項7に記載の方法。前記求められた差に基づいて、前記第1のディスプレイによる前記画像の前記第1の部分の表示、または前記第2のディスプレイによる前記画像の前記第2の部分の表示の少なくとも1つを調整することが、前記第1のディスプレイによって調整することを備える、請求項1に記載の方法。第1のディスプレイによる画像の第1の部分の表示の状態を示す第1のディスプレイ状態と、第2のディスプレイによる前記画像の第2の部分の表示の状態を示す第2のディスプレイ状態とを受け取るように構成されるディスプレイ状態モジュールと、前記第1のディスプレイ状態および前記第2のディスプレイ状態に基づいて、前記第1のディスプレイによる画像の前記第1の部分の表示の前記状態と、前記第2のディスプレイによる画像の前記第2の部分の表示の前記状態との差を求めるように構成されるオフセット測定モジュールと、前記第1のディスプレイによる前記画像の前記第1の部分の表示、または前記第2のディスプレイによる前記画像の前記第2の部分の表示の少なくとも1つを調整するように構成されるディスプレイ調整を前記第1のディスプレイおよび前記第2のディスプレイの少なくとも1つに伝えるように構成されるディスプレイ調整モジュールとを備える、デバイス。前記第1のディスプレイ状態および前記第2のディスプレイ状態がvsynch信号および/またはhsynch信号のうちの1つまたは複数を備える、請求項11に記載のデバイス。前記第1のディスプレイ状態が前記第1のディスプレイによる前記画像の前記第1の部分の副部分の数という表示の状態を示し、前記第2のディスプレイ状態が前記第2のディスプレイによる前記画像の前記第2の部分の副部分の数という表示の状態を示す、請求項11に記載のデバイス。前記画像の前記第1の部分の副部分の前記数が前記画像の前記第1の部分の線の数を備え、前記画像の前記第2の部分の副部分の前記数が前記画像の前記第2の部分の線の数を備える、請求項13に記載のデバイス。前記オフセット測定モジュールが前記第1のディスプレイによって表示される前記画像の前記第1の部分の線の数と、前記第2のディスプレイによって表示される前記画像の前記第2の部分の線の数との差を求めることに基づいて前記差を求めるように構成される、請求項13に記載のデバイス。前記ディスプレイ調整モジュールが、線の数のインジケーションを伝えて、前記画像の前記第1の部分または前記第2の部分の表示を調整することによって、前記求められた差に基づいて前記第1のディスプレイによる前記画像の前記第1の部分の表示、または前記第2のディスプレイによる前記画像の前記第2の部分の表示の少なくとも1つを調整するように構成される、請求項11に記載のデバイス。前記ディスプレイ調整モジュールがさらに、前記第1のディスプレイおよび前記第2のディスプレイの1つまたは複数に、少なくとも1つの前のフレームの表示に対する現在フレームの少なくとも1つの副部分の表示の遅延を修正させるように構成される、請求項11に記載のデバイス。前記ディスプレイ調整モジュールがさらに、前記第1のディスプレイおよび前記第2のディスプレイの1つまたは複数に、前記少なくとも1つの副部分と関連付けられるブランキング線の数を修正させるように構成される、請求項17に記載のデバイス。前記ディスプレイ調整モジュールがさらに、前記第1のディスプレイまたは前記第2のディスプレイに、前記少なくとも1つの副部分と関連付けられる少なくとも1つのブランキング線を追加させて、少なくとも1つの前のフレームの表示に対する前記少なくとも1つの副部分の表示の前記遅延を拡大させるように構成される、請求項18に記載のデバイス。前記ディスプレイ調整モジュールがさらに、前記第1のディスプレイまたは前記第2のディスプレイに、前記少なくとも1つの副部分と関連付けられる少なくとも1つのブランキング線を削除させて、少なくとも1つの前のフレームの表示に対する前記少なくとも1つの副部分の表示の前記遅延を低減させるように構成される、請求項18に記載のデバイス。前記第1のディスプレイが前記ディスプレイ調整モジュールを含む、請求項11に記載のデバイス。前記第1のディスプレイによる画像の第1の部分の表示の状態を第1のディスプレイから受け取るための手段と、第2のディスプレイによる前記画像の第2の部分の表示の状態を示す第2のディスプレイ状態を前記第2のディスプレイから受け取るための手段と、前記少なくとも1つの画像の前記第1の部分を出力するための前記第1のディスプレイの前記状態と、前記少なくとも1つの画像の前記第2の部分を出力するための前記第2のディスプレイの状態との差を求めるための手段と、前記求められた差に基づいて、前記第1のディスプレイによる前記画像の前記第1の部分の表示、または前記第2のディスプレイによる前記画像の前記第2の部分の表示の少なくとも1つを調整するための手段とを備える、デバイス。前記第1のディスプレイ状態および前記第2のディスプレイ状態がvsynch信号および/またはhsynch信号のうちの1つまたは複数を備える、請求項22に記載のデバイス。前記第1のディスプレイ状態が前記第1のディスプレイによる前記画像の前記第1の部分の副部分の数という表示の状態を示し、前記第2のディスプレイ状態が前記第2のディスプレイによる前記画像の前記第2の部分の副部分の数という表示の状態を示す、請求項22に記載のデバイス。前記画像の前記第1の部分の副部分の前記数が前記画像の前記第1の部分の線の数を備え、前記画像の前記第2の部分の副部分の前記数が前記画像の前記第2の部分の線の数を備える、請求項24に記載のデバイス。前記第1のディスプレイによって表示される前記画像の前記第1の部分の線の数と、前記第2のディスプレイによって表示される前記画像の前記第2の部分の線の数との差に基づいて、前記差を求めるための手段をさらに備える、請求項24に記載のデバイス。線の数のインジケーションを伝えて、前記画像の前記第1の部分または前記第2の部分の表示を調整するための手段をさらに備える、請求項24に記載のデバイス。少なくとも1つの前のフレームに対する現在フレームの少なくとも1つの副部分の表示の遅延を修正するための手段をさらに備える、請求項24に記載のデバイス。前記少なくとも1つの副部分と関連付けられるブランキング線の数を修正するための手段をさらに備える、請求項28に記載のデバイス。前記少なくとも1つの副部分と関連付けられる少なくとも1つのブランキング線を追加して、少なくとも1つの前のフレームの表示に対する前記少なくとも1つの副部分の表示の前記遅延を拡大するための手段をさらに備える、請求項20に記載のデバイス。前記少なくとも1つの副部分と関連付けられる少なくとも1つのブランキング線を削除して、少なくとも1つの前のフレームの表示に対する前記少なくとも1つの副部分の表示の前記遅延を低減するための手段をさらに備える、請求項29に記載のデバイス。前記第1のディスプレイが、前記求められた差に基づいて、前記第1のディスプレイによる前記画像の前記第1の部分の表示、または前記第2のディスプレイによる前記画像の前記第2の部分の表示の少なくとも1つを調整するための手段を含む、請求項22に記載のデバイス。コンピューティングデバイスによって実行されると、前記コンピューティングデバイスに、第1のディスプレイによる画像の第1の部分の表示の状態を示す第1のディスプレイ状態を、前記第1のディスプレイから受け取らせ、第2のディスプレイによる前記画像の第2の部分の表示の状態を示す第2のディスプレイ状態を、前記第2のディスプレイから受け取らせ、前記第1のディスプレイによる画像の前記第1の部分の表示の前記状態と、前記第2のディスプレイによる画像の前記第2の部分の表示の前記状態との差を求めさせ、前記求められた差に基づいて、前記第1のディスプレイによる前記画像の前記第1の部分の表示、または前記第2のディスプレイによる前記画像の前記第2の部分の表示の少なくとも1つを、調整させるように構成される命令を備える、コンピュータ可読記憶媒体。前記第1のディスプレイ状態および前記第2のディスプレイ状態がvsynch信号および/またはhsynch信号のうちの1つまたは複数を備える、請求項33に記載のコンピュータ可読記憶媒体。前記第1のディスプレイ状態が前記第1のディスプレイによる前記画像の前記第1の部分の副部分の数という表示の状態を示し、前記第2のディスプレイ状態が前記第2のディスプレイによる前記画像の前記第2の部分の副部分の数という表示の状態を示す、請求項33に記載のコンピュータ可読記憶媒体。前記画像の前記第1の部分の副部分の前記数が前記画像の前記第1の部分の線の数を備え、前記画像の前記第2の部分の副部分の前記数が前記画像の前記第2の部分の線の数を備える、請求項35に記載のコンピュータ可読記憶媒体。前記命令がさらに、前記コンピューティングデバイスに、前記第1のディスプレイによって表示される前記画像の前記第1の部分の線の数と、前記第2のディスプレイによって表示される前記画像の前記第2の部分の線の数との差に基づいて、前記差を求めさせる、請求項35に記載のコンピュータ可読記憶媒体。前記命令がさらに、前記コンピューティングデバイスに、線の数のインジケーションを伝えさせて、前記画像の前記第1の部分または前記第2の部分の表示を調整させる、請求項35に記載のコンピュータ可読記憶媒体。前記命令がさらに、前記コンピューティングデバイスに、少なくとも1つの前のフレームの表示に対する現在フレームの少なくとも1つの副部分の表示の遅延を修正させる、請求項35に記載のコンピュータ可読記憶媒体。前記命令がさらに、前記コンピューティングデバイスに、前記少なくとも1つの副部分と関連付けられるブランキング線の数を修正させる、請求項39に記載のコンピュータ可読記憶媒体。前記命令がさらに、前記コンピューティングデバイスに、前記少なくとも1つの副部分と関連付けられる少なくとも1つのブランキング線を追加させて、少なくとも1つの前のフレームの表示に対する前記少なくとも1つの副部分の表示の前記遅延を拡大させる、請求項39に記載のコンピュータ可読記憶媒体。前記命令がさらに、前記コンピューティングデバイスに、前記少なくとも1つの副部分と関連付けられる少なくとも1つのブランキング線を削除させて、少なくとも1つの前のフレームの表示に対する前記少なくとも1つの副部分の表示の前記遅延を低減させる、請求項39に記載のコンピュータ可読記憶媒体。前記第1のディスプレイが、前記コンピュータ可読記憶媒体を含む、請求項33に記載のコンピュータ可読記憶媒体。図1は、本開示の技法に合致し複数のディスプレイデバイス110A、110B以後ディスプレイ110A、110Bに分かれた画像116の表示を制御するように構成されるホストコントローラ115の例を示す概念図である。図1の例に示されるように、ホストコントローラ115は、画像116犬の第1の部分116Aを画面112Aを介して表示するように第1のディスプレイ110Aを制御し、画像の第2の部分116Bを画面112Bを介して表示するように第2のディスプレイ110Bを制御する。画像116は、ディスプレイ110A、110Bに分かれた静止画像またはビデオすなわち複数の画像を含み得る。画像116はさらに、視聴者には実質的に2次元2Dまたは3次元3Dに見えるように構成されたビデオまたは静止画像を含み得る。ディスプレイ110A、110Bの各々は、テレビ例えば、LCDまたはプラズマディスプレイパネル、リアプロジェクションテレビ、プロジェクタ、陰極線管CRTテレビまたは他のディスプレイデバイスのような、単独型のディスプレイデバイスであってよい。他の例では、1つまたは複数のディスプレイが、ディスプレイを含むコンピューティングデバイスを備えてよい。例えば、ディスプレイ110A、110Bの1つまたは複数は、デスクトップコンピュータ、ラップトップコンピュータ、スマートフォン、タブレットコンピュータ、ゲーム機器、または、ディスプレイを含むかディスプレイに通信可能に結合される任意のコンピューティングデバイスを備えてよい。例えば、ディスプレイ110A、110Bの1つまたは複数は、ホストコントローラ115を含むコンピューティングデバイスに組み込まれてよく、または、ホストコントローラとは別個に設けられてよい。例えば、複数のディスプレイが利用可能であり、より大きなフォーマットによる画像116のより大きな表示が望まれる場合、ホストコントローラ115が出力画像116を複数のディスプレイ110A、110Bに分ける方式で画像116を出力し、図1に示されるように異なる部分116A、116Bが該当ディスプレイ110A、110Bによって表示されるようにすることが好ましい。例えば、画像116を比較的多数の視聴者に表示することが望まれる場合、または、1人または複数の視聴者がディスプレイ110Aから離れて位置している場合に、より大きなフォーマットが有用であり得る。図1は、画像116を2つのディスプレイ110A、110Bに分けるように動作可能なホストコントローラ115を示す。示さない他の例では、ホストコントローラ115が、本開示の技法に合致し任意数のディスプレイを含む3つ以上のディスプレイに画像116を分けることができる。図1に示されるディスプレイ110A、110Bは、スマートディスプレイであり得る。スマートディスプレイという用語は、画像を表示するための基準として使われる少なくとも1つのクロック源を含むディスプレイを指し得る。いくつかの例では、スマートディスプレイが、このスマートディスプレイを介して1つまたは複数の画像を表示するために使われ得る内部のタイミング基準を含み得る。例えば、スマートディスプレイは、このスマートディスプレイの動作のための基準クロックを生成するように構成される水晶発振器または他のコンポーネントのような内部のクロック基準を含み得る。いくつかの例では、このようなスマートディスプレイが、ホストコントローラから画像データを受け取り、受け取られた画像をこうした内部のクロック基準に合致させて表示するように構成され得る。画像データは、例えば、画像の複数の画素と関連付けられる複数の値を示す画素情報と一緒に、このディスプレイの画面を介して画像を表示するためにディスプレイによって使われ得る他の情報を含み得る。他の例では、このようなスマートディスプレイが、さらに、または代わりに、複数の画像の表示のための複数のグラフィクス命令および関連するデータ以後グラフィクス命令を処理するように構成され得る。このような例によれば、スマートディスプレイは、ディスプレイを制御して画像116を表示させるために複数のグラフィクス命令を処理するように構成される1つまたは複数のハードウェアおよび/またはソフトウェアコンポーネント例えば、グラフィクス処理ユニットGPU、デジタルシグナルプロセッサDSPおよび/または中央演算処理装置CPUを含み得る。このような例によれば、スマートディスプレイ例えばスマートディスプレイのGPUは、複数のグラフィクス命令を処理して画像データを生成できる。1つの非限定的な例によれば、複数のグラフィクス命令は、ある特定の地理的な形状およびこの形状の特質を描くための複数の命令を含み得る。一方、画像データは、位置X、Y、Zにおける画素が、ある特定の色または他の記述的なパラメータを有することを示すデータを含み得る。本明細書で説明されるような複数のグラフィクス命令/データの、1つの具体的かつ非限定的な例は、SiliconGraphics社によって開発されたOpenGL登録商標グラフィカルレンダリングプロトコルに従って生成された1つまたは複数の命令である。いくつかの例では、本明細書で説明されるようなスマートディスプレイが、複数のグラフィクス命令および/または画像データを受け取り処理し、このスマートディスプレイの画面を介して1つまたは複数の画面を表示するために受け取られた命令および/または画像データを使用するように構成され得る。このスマートディスプレイは、内部のクロック基準に基づいて複数の命令またはデータを処理して複数の画像を表示できる。例えば、スマートディスプレイは、画像データを受け取り、内部のクロック基準に合致させて受け取られた画像データを表示できる。他の例では、スマートディスプレイが、複数のグラフィクス命令を受け取り、これらグラフィクス命令を処理し、かつ/または、内部のクロック基準に合致させこれら命令に基づいて1つまたは複数の画像を表示できる。いくつかの例では、ダムディスプレイを使わずに、スマートディスプレイ110A、110Bを使って画像116を表示する方が有利であることがある。例えば、内部のフレームバッファを使うことで、スマートディスプレイの消費電力をダムディスプレイよりも少なくできる。それは、ダムディスプレイと比べて、より少ない量の情報例えば、タイミング情報、さらに、例えば60fpsではなく30fpsでリフレッシュされるより少量の画像データがホストコントローラとスマートディスプレイとの間で通信され得るからである。加えて、いくつかの例では、スマートディスプレイが、上で説明されたような複数のグラフィクス命令を処理するように構成され得る。いくつかの例では、このような複数のグラフィクス命令が、すでに処理された画像データよりも少ない量のデータ例えばより少数のビットの情報を用いて表現され得る。従って、一部の状況では、ホストコントローラ115が、ダムディスプレイではなく、スマートディスプレイ110A、110Bを使って画像116を表示することが好ましいことがある。例えば、ホストコントローラ115がディスプレイ110A、110Bと通信するのに利用可能な帯域が限られている場合には、スマートディスプレイ110A、110Bにわたって画像116を分けることが好ましいことがある。スマートディスプレイは、処理および/または画像表示動作のために、基準クロックを使うことができる。例えば、スマートディスプレイは、このような基準クロック信号を提供するクロック源例えば、水晶発振器および/または他のクロック生成コンポーネントを含み得る。スマートディスプレイは、このディスプレイのクロック源によって生成される基準クロックに従って画像データ例えばスマートディスプレイのフレームバッファに記憶される画像データを受け取り、かつ/または表示するように構成され得る。このような画像データは処理されたグラフィクス命令に基づいて生成されてよく、または、スマートディスプレイによって受け取られてよい例えば、ホストコントローラ115から受け取られてよい。いくつかの例では、ディスプレイ110A、110Bのクロック源が、ディスプレイ110A、110Bに対して該当の基準クロック信号を生成するために互いに独立に動作し得る。従って、ディスプレイ110A、110Bが画像116の第1の部分116Aおよび第2の部分116Bそれぞれを互いに厳密に同期して表示していないことがある。いくつかの例では、画像116がディスプレイ110Aおよび110Bに分かれて表示される場合に、ディスプレイ110A、110Bの該当クロック源間の差が視聴者に対して望ましくない影響を生じさせ得る。例えば、ディスプレイ110A、110Bの該当クロック源間のこのような差が視聴者に対してティアリングまたは他の望ましくない可視の影響を生じさせ得る。いくつかの例では、ディスプレイ110A、110Bが互いに同一例えば、同じ製造業者、モデル/パート番号であったとしても、画像がディスプレイ110A、110Bに分かれている場合には、このような望ましくない影響が生じ得る。これらの例によれば、該当ディスプレイの該当内部のクロック源によって生成されたクロック基準周波数間の小さな差は、やがて、ディスプレイ110A、110Bに分かれた画像を見ている視聴者にティアリングのような1つまたは複数の可視のアーティファクトを気付かせることになる。いくつかの例では、1つまたは複数の技法が、ディスプレイ110Aおよび110Bの該当クロック源を直接同期させるために使用できる。例えば、ホストコントローラ115は、位相ロックループPLL、遅延ロックループDLL、または、実質的に同様のタイミングを有するように、ディスプレイ110Aおよび110Bの該当クロック源を直接同期させるように構成される、他のハードウェアもしくはソフトウェアコンポーネントのような、クロック同期コンポーネントを含み得る。このような技法は、複雑な回路および/またはソフトウェアを必要とすることがあり、コスト、使用される帯域幅、処理能力、および/または処理の複雑さのうちの1つまたは複数の観点で、実装が高価であり得るので、望ましくないことがある。本開示の技法は、複数のディスプレイ110A、110Bに分かれた画像116の該当部分116A、116Bを表示するように動作する複数のディスプレイ110A、110Bのディスプレイ出力を同期させることを意図する。これらの技法によれば、ホストコントローラ115は、ディスプレイ116Aおよび116Bの各々のディスプレイ出力の進行状況を示すディスプレイ状態を受け取ることができる。このようなディスプレイ状態は、例えば、第1のディスプレイ110Aによって出力された画像116の第1の部分116Aの副部分の数と、第2のディスプレイ110Bによって出力された画像116の第2の部分116Bの副部分の数とのインジケーションを備え得る。例えば、ホストコントローラ115は、第1のディスプレイ110Aによって出力されていたまたはまだ出力されている第1の部分116Aの線または画素の数と、第2のディスプレイ110Bによって出力されていたまたはまだ出力されている第2の部分116Bの線または画素の数とを示すディスプレイ状態を受け取ることができる。いくつかの例では、ディスプレイ状態が、水平同期hsync信号または垂直同期vsyc信号と呼ばれ得る。これらの技法によれば、ホストコントローラ115は、第1のディスプレイ110Aと第2のディスプレイ110Bからの該当のディスプレイ状態を互いに比較できる。例えば、ホストコントローラ115は、表示されていた、またはまだ表示されている、画像116の該当する第1の部分116Aおよび第2の部分116Bの副部分例えば線の数の差を求めることができる。この比較に応じて、ホストコントローラ115は、ディスプレイ調整信号を、第1のディスプレイ110Aと第2のディスプレイ110Bの少なくとも1つに対して伝えることができる。このディスプレイ調整は、ディスプレイ110A、110Bの少なくとも1つに、第1の部分116Aまたは第2の部分116Bの1つまたは複数の副部分例えば線の表示を調整させることができる。例えば、ディスプレイ調整信号は、1つまたは複数の副部分が、該当する第1のディスプレイ110Aまたは第2のディスプレイ110Bを介していつ表示されるかということに対する調整を示すことができる。一例として、ディスプレイ調整信号は、画像すなわちフレームの線および/または画素がディスプレイを介して表示されるときを、画像の少なくとも1つの前に表示されていたフレームの表示に対して調整するために、ディスプレイ110A、110Bによって使われ得る。例えば、ディスプレイ調整信号に基づいて、本明細書で説明されるようなディスプレイ110A、110Bは、画像116の第1の部分116Aおよび/または第2の部分116B例えばフレームの、順次表示されるフレームのアクティブな副部分例えば線、画素の表示の期間を修正できる。いくつかの例では、本明細書で説明されるスマートディスプレイ110A、110Bのようなディスプレイデバイスが、フレームの表示が完了すると例えば、ディスプレイの走査構成に従ってフレームの最後の線または画素を表示すると、次フレームの画像の最初の線または画素を表示する前に何らかの時間だけ遅延させるように構成され得る。いくつかの例では、このようなディスプレイデバイスが、ディスプレイを介して線すなわち垂直方向の遅延期間および/または画素すなわち水平方向の遅延期間を表示する時間の長さによって定義される期間に基づいて、このような遅延期間を定義できる。例えば、遅延期間が垂直方向の遅延期間を備える場合、ディスプレイは、フレームの1つまたは複数のアクティブな線の表示を遅らせる時間の長さを定義する、フレームと関連付けられるブランキング線の数に基づいて、画像の線の表示を遅らせるように構成され得る。別の例によれば、遅延期間が水平方向の遅延期間を備える場合、ディスプレイは、フレームと関連付けられるブランキング画素の数に基づいて、画像の画素の表示を遅らせるように構成され得る。このようなブランキング線および/またはブランキング画素のインジケーションは、ディスプレイのメモリまたはレジスタに記憶されても記憶されなくてもよい。例えば、ディスプレイは、ブランキング線および/またはブランキング画素の数を定義するように、事前にプログラムされてよく、またはこのようにプログラム可能であってよく、ディスプレイは、このブランキング線および/またはブランキング画素の数を使って、画像の連続するフレームの表示を遅らせる期間を定義できる。他の例では、このようなブランキング線および/またはブランキング画素のインジケーションが、ディスプレイによって生成されてよく、メモリ位置に記憶され、ディスプレイによって使用されて、画像のフレームのアクティブな線または画素の表示を、画像の前のフレームの表示に対して遅らせることができる。本明細書で説明される技法によれば、図1に示されるディスプレイデデバイス110A、110Bは、連続するフレームの表示の間の遅延時間を修正することによって、第1の画像部分と第2の画像部分の少なくとも1つの副部分の表示を調整するように構成され得る。例えば、ディスプレイデバイス110A、110Bは、フレームと関連付けられたある数の垂直方向のブランキング線および/または水平方向のブランキング画素を、挿入または削除し、フレームの少なくとも1つの副部分例えば線または画素の表示時間が調整されるようにするように構成され得る。いくつかの例では、ディスプレイデバイス110A、110Bが、調整されたブランキング線および/またはブランキング画素と共にフレームを出力するように動作すると、ディスプレイデバイスは、ディスプレイ110A、110Bによって表示されることになる次フレームの画像の部分に対する、以前に使われた遅延例えば、以前に使われた数の、垂直方向のブランキング線および/または水平方向のブランキング画素に戻ることができる。このようにしてブランキング線および/またはブランキング画素を追加または削除することによって、画像部分の少なくとも1つのフレーム例えばフレームの少なくとも1つの副部分の表示時間を調整することで、ホストコントローラ115は、ディスプレイ110A、110Bの動作を同期させて画像116の該当する第1の部分116A、第2の部分116Bを表示するように構成され得る。これらの技法によれば、ホストコントローラ115は、ディスプレイ110A、110Bの内部のクロック基準を同期させるためのより複雑な技法を使うことなく、ディスプレイ110A、110Bに分かれる画像116の表示を同期させるように動作できる。また、本明細書で説明される技法によれば、単一の命令をディスプレイ110A、110Bの1つまたは複数へ出して1つまたは複数のブランキング線および/またはブランキング画素を追加または削除するホストコントローラ115の代わりに、ホストコントローラ115は、複数のディスプレイ110A、110Bを徐々に同期させて該当画像部分116A、116Bを表示させるために、表示される画像部分116A、116Bの1つまたは複数の異なるフレームと関連付けられた連続した複数の命令を発行できる。これらの例によれば、本明細書で説明されるように、画像116の第1の部分116Aまたは第2の部分116Bの少なくとも1つの副部分の表示時間を調整するために、ホストコントローラ115は、該当ディスプレイ110A、110Bからhsynch信号およびvsynch信号の1つまたは複数を受け取り、1つまたは複数のブランキング線および/またはブランキング画素を挿入または削除するために該当ディスプレイ110A、110Bによって使われ得るディスプレイ調整信号をディスプレイ110A、110Bの1つまたは複数に送り、これにより少なくとも1つの副部分の表示への調整例えば、前に表示されたフレームに対するをさせることができる。本明細書で説明する技法は、いくつかの理由で有利であり得る。例えば、ホストコントローラ115は、追加の回路またはソフトウェア例えば、PLL、DLL、他のクロック同期コンポーネントを伴わずに、画像116の該当する第1の部分116Aおよび第2の部分116Bを出力して、上で説明されたように第1のディスプレイ110Aおよび第2のディスプレイ110Bの1つまたは複数のクロック源を直接同期させるようにディスプレイ110Aおよび110Bを制御できる。図2は、本開示の技法に合致し第1のディスプレイ210Aおよび第2のディスプレイ210Bに分かれる画像の表示図2には示されないを制御するように構成されるホストコントローラ215の一例を示すブロック図である。図2に示されるように、各々のディスプレイ210A、210Bは該当処理エンジン214A、214Bを含み得る。各々のディスプレイ210A、210Bは、上で説明されたように、スマートディスプレイと呼ばれ得る。処理エンジン214A、214Bは、ホストコントローラ215から複数の命令および/またはデータを受け取り、受け取られた命令および/またはデータを処理して、該当ディスプレイ210A、210Bの画面212A、212Bを介して表示されることになる画像データ240A、240Bを生成するように構成されるハードウェアまたはソフトウェアの任意の組合せを備え得る。図2に示されるように、ディスプレイ210A、210Bの各々は、ディスプレイ制御モジュールDCM239A、239Bを含む。ディスプレイ制御モジュール239A、239Bは、処理された画像データ240A、240Bを例えば図2には示されないフレームバッファを介して受け取り、画像を表示するように該当する画面212A、212Bを制御できる。いくつかの例では、画像データ240A、240Bが、ホストコントローラ215から受け取られ得る。他の例では、画像データ240A、240Bが、ディスプレイ210A、210Bによって受け取られる複数のグラフィクス命令に基づいて該当の処理エンジン214A、214Bによって生成される画像データを備え得る。各々の場合において、画像データ240A、240Bは、ディスプレイ210A、210Bによって表示されることになる画像の少なくともある部分を定義する画素データであってよい。図2にも示されるように、各々のディスプレイ210A、210Bは進行状況特定モジュールPIM250A、250Bを含む。PIM250A、250Bは、該当ディスプレイ210A、210Bの状態を各々求め、画像の該当部分例えば、図1に示されるような、第1の部分116A、第2の部分116Bを表示できる。例えば、各PIM250A、250Bは、該当ディスプレイ210A、210Bを介して表示されている画像の該当する第1の部分および第2の部分の副部分例えば線、画素の数を求めることができる。各PIM250A、250Bは、該当ディスプレイ210A、210Bの状態を示すディスプレイ状態218A、218Bをホストコントローラ215に伝えて、画像の該当する第1の部分と第2の部分とを表示できる。ホストコントローラ215は、少なくとも2つのディスプレイ210A、210Bから少なくとも第1のディスプレイ状態218Aおよび第2のディスプレイ状態218Bを受け取ることができる。ホストコントローラ215は、受け取られたディスプレイ状態218A、218Bを互いに比較し、この比較に基づいて第1のディスプレイ210Aと第2のディスプレイ210Bとの差を求めて、該当する画像の部分を表示できる。いくつかの例では、受け取られたディスプレイ状態218A、218Bに差が存在する場合、ホストコントローラ215が画像の該当部分の表示を調整するようにディスプレイ210A、210Bの少なくとも1つを制御するディスプレイ調整219をディスプレイ210A、210Bの少なくとも1つへ伝えることができる。例えば、ディスプレイ調整219は、ディスプレイ210A、210Bの少なくとも1つに画像の該当する部分の少なくとも1つの副部分例えば線または画素の表示を調整させることができる。例えば、ディスプレイ調整219は、少なくとも1つの副部分の表示とその前に表示される画像フレームとの間の期間をディスプレイ210A、210Bに調整させるように構成され得る。図3は、本開示の技法と合致し複数のディスプレイに分かれて画像を表示するように構成される複数のディスプレイ310A、310Bの1つの非限定的な例を示す。該当する構成が、ディスプレイ310A、310Bおよびグラフィクス処理エンジン314A、314Bのような該当するAおよびBの識別子と共に図3に示される。本明細書では、図3のこれら該当する構成が、該当するAおよびBで指定された構成間で共有される態様を説明する際に、図3に示された該当するAおよびBの識別子を伴わずに集合的に参照される。例えば、ディスプレイ310A、310Bは、ディスプレイ310として集合的に参照される。別の例として、グラフィクス処理エンジン314A、314Bは、グラフィクス処理エンジン314として集合的に参照される。別の例として、画像データ340A、340Bは、画像データ340として集合的に参照される。一般的に言うと、グラフィクス処理エンジンは、ディスプレイ310によって例えば、図1に示されるホストコントローラ115から受け取られた画像データおよび/または複数のグラフィクス命令を処理して、画像データ340を出力するように構成され得る。図3に示されるように、グラフィクス処理エンジン314はフレームバッファ338も含む。フレームバッファ338は表示のために画像データ340例えば画素情報を一時的または恒久的に記憶するように構成される任意のコンピュータ可読記憶媒体を備え得る。例えば、フレームバッファ338はランダムアクセスメモリRAM、フラッシュメモリ、磁気ハードディスクメモリ、または、画像データ340のようなデータを記憶するように構成された任意の他の種類のコンポーネントなどの任意タイプの記憶コンポーネントを備え得る。いくつかの例では、グラフィクス処理エンジン314が、複数のグラフィクス命令を処理して、処理された画像データ340をフレームバッファ338に出力できる。ディスプレイ制御モジュール339はフレームバッファ338に記憶された画像データ340をアクセスし、この画像データ340に基づいて画像を表示するためにディスプレイ310を制御するように構成され得る。いくつかの実装形態では、ディスプレイ制御モジュールが、グラフィクス処理エンジン314の一部であってよい。いくつかの例では、グラフィクス処理エンジンがまた、グラフィクス処理ユニットGPUを含み得る。ディスプレイ310は、液晶ディスプレイLCD、プラズマディスプレイ、リアプロジェクションディスプレイ、プロジェクタディスプレイ、陰極線管ディスプレイ、または任意の他の種類のディスプレイを備え得る。例えば、液晶ディスプレイまたはプラズマディスプレイは、ディスプレイの画面上にある図3には示されない複数のディスプレイ素子を含み得る。各ディスプレイ素子は、光を発しまたは発しないように、かつ/または異なる色もしくは他の特性の光を発するように構成され得る。ディスプレイ制御モジュール339は、画像データ340に基づいてこのようなディスプレイ素子を制御できる。例えば、ディスプレイ制御モジュール339は、画像のある特定の画素が赤色であることを示す画素データ340に基づいて、このような画素を表す1つまたは複数のディスプレイ素子に、赤色の光を放出させることができる。図3にも示されるように、ディスプレイ310はクロック源332を含む。クロック源332は、基準クロック335を生成するように構成される水晶発振器または他のハードウェアおよび/もしくはソフトウェアコンポーネントのようなものであって、基準クロック335を生成するように構成される1つまたは複数のコンポーネントを含み得る。ディスプレイ310の1つまたは複数の他のコンポーネント、すなわちグラフィクス処理エンジン314、フレームバッファ338、およびまたはディスプレイ制御モジュール339などは生成された基準クロック335に基づいて動作できる。例えば、ディスプレイ制御モジュール339はクロック源332によって生成された基準クロックに基づいて画像の該当副部分例えば線を表示するようにディスプレイ310を制御できる。いくつかの例によれば、ディスプレイ制御モジュール339は、ディスプレイ画面312を介する表示のために、基準クロック335に基づいてフレームバッファ338に記憶された画像データ340を読み取ることができる。例えば、ディスプレイ制御モジュール339は、基準クロック335に基づいて定義される間隔でフレームバッファ338に記憶された画像データ340の副部分例えば線を読み取ることができる。画像データ340のこのような副部分は、画像の表示部分の1つまたは複数の副部分例えば、画像の第1または第2の部分の線に対応し得る。図3のディスプレイ310Aに関して示されるように、フレームバッファ338Aは、画面312Aを介して表示される画像の第1の部分の線図1に示されるような第1の画像部分116Aに対応するに対応する副部分341~346を含む画像データ340Aを有する。副部分341~346は、1フレームの画像例えば、ビデオシーケンスのような複数のフレームのシーケンスのうちのあるフレームに対応し得る。図3に示されるように、第1の部分の副部分345および346は、フレームバッファ338Aから読み取られており、画面312Aを介して表示されている。図3にも示されるように、第1の部分の副部分341~344は、フレームバッファ339Aからまだ読み取られておらず、画面312Aを介して表示されていない。図3はまた、副部分345および346よりも前に画面312Aを介して表示されているいくつかの副部分図3ではラベル付けされていないも示す。このような副部分は、例えば、画像部分の同じフレームまたは別のフレーム例えば、ディスプレイ制御モジュール339Aによってフレームバッファから以前に読み取られたフレームの副部分を備え得る。図3のディスプレイ310Bに関して示されるように、フレームバッファ338Bは、画面312Bを介して表示される画像の第2の部分図1に示されるような第2の部分116Bの線に対応する副部分361~366を含む画像データ340Bを有する。副部分361~366は、1フレームの画像部分例えば、ビデオシーケンスのような複数のフレームのシーケンスのうちのあるフレームに対応し得る。図3に示されるように、第2の部分の副部分363~366は、フレームバッファ338Bから読み取られており、画面312Bを介して表示されている。図3にも示されるように、第2の部分の副部分361~362は、フレームバッファ339Bからまだ読み取られておらず、画面312Bを介して表示されていない。図3はまた、副部分363~366よりも前に画面312Bを介して表示されている、図3では標識されないいくつかの副部分も示す。このような副部分は、例えば、画像部分の同じフレームまたは別のフレーム例えば、ディスプレイ制御モジュール339Bによってフレームバッファから以前に読み取られたフレームの副部分を備え得る。図3に示されるディスプレイ310A、310Bの各フレームバッファ339A、339Bは、全部で6本の線例えば、線341~346、線361~366をそれぞれ含むを各々含む該当画像部分を有する。図3の例は、本開示の技法を説明する目的で与えられる。いくつかの例では、本明細書で説明されるように表示されることになる画像または画像部分が、図3に示されたものよりも、画像データ340および対応する画面出力の線を多く含み得る。例えば、高解像度のディスプレイによって表示されるように構成される画像は、画像データ340の、720本または1080本の線、または任意の他の数の線を含み得る。図3の例によれば、ディスプレイ310Aは、画像の第1の部分例えば図1に示される第1の部分116Aの2本の線345~346を表示しているが、ディスプレイ310Bは、第2の部分316B例えば図1に示される第2の部分1156Bの4本の線363~366を表示している。従って、第1の部分316Aおよび第2の部分316Bそれぞれを出力するディスプレイ310Aおよび310Bの動作は同期していない。いくつかの例では、図2に示されるような、ディスプレイ310Aおよび310Bの動作間における同期の欠如が、ディスプレイ310Aおよび310Bの該当クロック源332A、332Bからのクロック信号335A、335Bの差によって引き起こされ得る。図3に示されるように、本開示の技法によれば、ディスプレイ310A、310Bの各々は、進行状況特定モジュールPIM350A、350BまとめてPIM350を含む。PIM350は、ディスプレイ310の状態を判定して画像の部分を出力できる。例えば、PIM350は、ディスプレイ制御モジュール339および/またはフレームバッファ338の動作を監視し、画像の部分を出力するためにディスプレイ310の状態を判定できる。PIM350は、画像部分の1つまたは複数の副部分例えば線または画素を表示するためにディスプレイ310の進行状況を判定できる。例えば、PIM350は、ディスプレイ制御モジュール339の動作を監視し、ディスプレイ制御モジュール339によってフレームバッファから読み取られ表示されている画像の部分のある数の線または画素のような画像部分の副部分を表示できる。例えば、ディスプレイ310AのPIM350Aは、ディスプレイ制御モジュール339Aを監視し、2本の線345~346がフレームバッファ338によって読み取られ画面312Aを介して表示されているかどうかを判定できる。ディスプレイ310BのPIM350Bは、ディスプレイ制御モジュール339Bを監視し、4本の線363~366がフレームバッファ339によって読み取られ画面312Bを介して表示されているかどうかを判定できる。他の例によれば、PIM350は、ディスプレイ制御モジュール339の動作を直接監視しなくてもよい。これらの例によれば、PIM350は、ディスプレイ310の状態を判定して、フレームバッファ338の利用可能な空間および/または使われている空間の量を求めたことに基づいて画像の1つまたは複数の副部分を出力できる。例えば、PIM350は、フレームバッファ338から読み取られ画面312を介して表示されるべき現在フレームの位置を示すポインタまたは他の参照マーカーの場所を求めることができる。別の例として、フレームバッファ338の利用可能な記憶サイズが、表示されるべき画像の線または画素の具体的な数例えば1080本の線を表し得る。この例によれば、PIM350は、フレームバッファ338に記憶された画像データ340によって使われる利用可能な記憶空間の量を求め、それによって、画像の副部分例えばある数の線または画素の表示に関するディスプレイ310の進行状況を求めることができる。例えば、図3に示されるように、ディスプレイ310AのPIM350Aは、フレームバッファ338Aを監視し、画像の第1の部分の2本の線345~346がフレームバッファ338Aから読み取られ画面312Aを介して表示されていると判定できる。ディスプレイ310BのPIM350Bは、フレームバッファ338Aを監視し、画像の第2の部分の4本の線363~366がフレームバッファ339から読み取られ画面312Bを介して表示されていると判定できる。いくつかの例では、PIM350が、ディスプレイ310を監視することに基づき、画像部分の副部分例えば線の表示に関するディスプレイ310の進行状況を求めて生成でき、PIM350が画像部分の1つまたは複数の副部分の表示に関するディスプレイ310の進行状況をホストコントローラ例えば、図2に示されるホストコントローラ215へ示すディスプレイ状態例えば、図2に示されるようなディスプレイ状態218A、218Bを生成できる。例えば、PIM350は、画像部分のフレームの出力に関するディスプレイ310の進行状況例えば、ディスプレイ画面312を介して表示されている画像部分の線および/またはの数を示すディスプレイ状態図3には示されないを生成できる。PIM350は、ディスプレイ状態を継続的に例えば、フレームバッファ339に記憶される新規フレームの画像部分である画像データの副部分をフレームバッファ339へ記憶する/フレームバッファ339から読み取ることに関する基準クロック335の各々のクロック周期でかつ/または1つまたは複数の所定の間隔に基づいて生成および/または通信できる。いくつかの例では、PIM350が、上で説明されたようなvsynch信号および/またはhsynch信号を備えるディスプレイ状態を生成できる。例えば、本明細書で説明されたようなディスプレイ310は、フレームバッファ338に記憶される画像のアクティブな副部分の表示を、画像の前のフレームの表示の後にある期間、遅らせるように構成され得る。このような期間は、垂直方向のブランキング線および/または水平方向のブランキング画素の数を含む、フレームの1つまたは複数のブランキング領域に基づき得る。いくつかの例では、水平方向のブランキング領域がhsynch領域すなわちhsynch信号を含んでよく、hsynch領域が画像部分のその前に表示されるフレームに対してディスプレイがフレームの画素の表示を遅らせる期間の少なくとも一部を示し得る。垂直方向のブランキング領域はvsynch領域すなわちvsynch信号を含んでよく、vsynch領域は画像部分のその前に表示されるフレームに対してディスプレイがフレームの線の表示を遅らせる期間の少なくとも一部を示し得る。これらの例によれば、PIM350は、上で説明されたようなvsynch信号、hsynch信号、またはvsync信号とhsynch信号の両方を備えるディスプレイ状態218A、218Bを生成できる。いくつかの例では、PIM350が、例えば、基準クロック335Aの各クロック周期ごとに、または、フレームバッファ338に記憶されもしくはフレームバッファ338から読み取られる画像データ340の各副部分ごとに、画像部分の副部分例えば線および/または画素の出力に関するディスプレイ310の進行状況のインジケーションを継続的に出力できる。他の例では、新規の画像部分例えばビデオシーケンスの新たなフレームがフレームバッファ338に記憶されるまたはフレームバッファ338から読み取られる度に、PIM350は副部分の出力に関するディスプレイ310の進行状況のインジケーションを出力するように動作できる。さらに他の例では、PIM350が所定の間隔に従ってディスプレイ310の進行状況のインジケーションを出力できる。例えば、PIM350は、フレームバッファ338に記憶されまたはフレームバッファ338から読み取られる画像データ340の5個の副部分ごとに、または、基準クロック335Aの20回のクロック周期ごとに、ディスプレイ310の進行状況を求めるように動作できる。いくつかの例では、PIM350がディスプレイ310の状態を計数して画像データを表示するように構成されるカウンタ図3には示されないを含み得る。例えば、このようなカウンタは、画像データ340の副部分がフレームバッファ338に記憶されるまたはフレームバッファ338から読み取られる度に更新され得る。図2に戻ると、ホストコントローラ215は、複数のディスプレイ210A、210Bに分かれた画像を表示するために複数のディスプレイ210A、210Bを制御できる。本開示の技法によれば、ディスプレイ210A、210Bの各々は、図3に示されるPIM350A、350Bに関して上で説明されたような進行状況特定モジュールPIM250A、250Bを含む。PIM250A、250Bは各々該当するディスプレイ210A、210Bについて、該当する第1の画像部分216A、第2の画像部分216Bの1つまたは複数の副部分の出力に関する該当ディスプレイの進行状況を求め、第1の画像部分216A、第2の画像部分216Bの該当する副部分の表示に関する該当ディスプレイの進行状況を示すディスプレイ状態信号218A、218B例えば、vsynchおよび/またはhsynch信号を伝えることができる。本開示の技法によれば、ホストコントローラ215は、ディスプレイ状態信号218A、218Bを受け取り、それに応答して、少なくとも1つのディスプレイ状態信号219を生成することができ、ディスプレイ状態信号219は該当するディスプレイ210A、210Bによって表示されるべき第1の画像部分および/または第2の画像部分例えば、図1に示されるような第1の画像部分116A、第2の画像部分116Bの少なくとも1つの副部分例えば、少なくとも1つの線および/または画素の表示を調整することを第1および第2のディスプレイ210A、210Bのうちの1つまたは複数に行わせるように構成される。図4は、ホストコントローラ415の一例を示すブロック図である。ホストコントローラ415は、複数のディスプレイ例えば、図2に示されるディスプレイ210A、210Bを同時に制御するように構成される任意のデバイスを備え得る。例えば、ホストコントローラ415は、少なくとも2つのディスプレイへ通信可能に結合されて、かつ複数のディスプレイに分かれた少なくとも1つの画像を表示するために複数のディスプレイを制御するように構成される任意のデバイスを備え得る。いくつかの例では、ホストコントローラ415が、デスクトップコンピュータ、ゲームコンソール、ラップトップコンピュータ、スマートフォン、フィーチャーフォン、またはタブレットコンピュータ、デジタルメディアプレーヤ、または、複数のディスプレイを制御してこれらディスプレイに分かれた画像を表示させるように構成される任意の他のデバイスなどのコンピューティングデバイスを備え得る。図4に示されるように、ホストコントローラ415は、少なくとも1つのプロセッサ475を含み得る。プロセッサ475は、複数のプログラム命令を処理するように構成される任意のコンポーネントを含み得る。例えば、プロセッサ475は1つまたは複数の中央演算処理装置CPU、グラフィクス処理ユニットGPU、特定用途向け集積回路ASIC、フィールドプログラマブルゲートアレイFPGA、または命令を処理するように構成される任意の他のコンポーネントを含み得る。プロセッサ475は、複数のプログラム命令を実行して、本明細書で説明された技法に合致して動作することをホストコントローラ415に行わせることができる。図4にも示されるように、ホストコントローラ415は通信モジュール476を含む。通信モジュール476は、ホストコントローラ475が複数のディスプレイ例えば、図2に示されるディスプレイ210A、210Bおよび/または他のコンピューティングデバイスと通信することを可能にできる。例えば、通信モジュール476は、ホストコントローラ575と複数のディスプレイおよび/または他のコンピューティングデバイスとの間において有線通信例えば、イーサネット登録商標、digitalvideoinputDVI登録商標、high-definitionmultimediainterfaceHDMI登録商標、またはワイヤレス通信Wi-Fi登録商標、セルラーネットワーク、Bluetooth登録商標を可能にするように構成され得る。図4にも示されるように、ホストコントローラ415は、少なくとも1つの記憶コンポーネント478をさらに含む。記憶コンポーネント478は、データおよび/または複数の実行可能命令、例えば、本開示の技法に合致して動作することをホストコントローラに行わせるためのもので、プロセッサ475によって実行可能な複数の命令を記憶するように構成される任意のコンポーネントを備え得る。例えば、記憶コンポーネント478は、ランダムアクセスメモリRAM、フラッシュメモリ、磁気ハードディスクメモリ、光学メモリ、または、データもしくは複数の命令を一時的にもしくは長期的に記憶するように構成される任意の他の種類のコンポーネントを含む、任意の種類の記憶コンポーネントを備え得る。図4に示されるように、ホストコントローラ415はグラフィクス制御モジュール477も含む。いくつかの例では、グラフィクス制御モジュール477が表示される画像に関連する複数の命令および/またはデータ、例えば、複数のディスプレイ例えば、図3に示されるディスプレイ310A、310Bの該当するグラフィクス処理モジュール例えば、図3に示されるグラフィクス処理エンジン314A、314Bが解釈可能な画像データおよび/または複数のグラフィクス命令を伝えることができる。本明細書で説明されるように、いくつかの例では、第1のディスプレイに伝えられる画像データおよび/または複数のグラフィクス命令417Aが、第2のディスプレイに伝えられる画像データおよび/または複数のグラフィクス命令417Bとは異なり得る。しかし、他の例では、画像データおよび/または複数のグラフィクス命令の少なくとも一部が画像データおよび/または複数のグラフィクス命令の少なくとも一部と同じであってよい。いくつかの例では、グラフィクス制御モジュール477が、プロセッサ475によって実行可能な複数の命令、例えば、複数の命令および/またはデータを生成して複数のディスプレイへ伝えるもので、かつプロセッサ475上で実行されるアプリケーションを備え得る。例えば、このようなアプリケーションは、ユーザの入力、または、別のコンピューティングデバイス図4には示されないから受け取られた入力に応答して、画像データおよび/または複数のグラフィクス命令を生成し伝えることができる。別の例によれば、グラフィクス制御モジュール477は、ホストコントローラ415のメモリコンポーネントに記憶された、または、ホストコントローラ415に通信可能に結合される別のコンピューティングデバイスから受け取られた画像データおよび/または複数のグラフィクス命令例えば、流された画像データを伝えるように構成されるホストコントローラ415のソフトウェアおよび/またはハードウェアを備え得る。図4に示されるように、ホストコントローラ415はオフセット測定モジュールODM480を含む。図4に示されるように、ODM480は複数のディスプレイの各々のディスプレイ状態418A、418Bを、ホストコントローラ475に通信可能に結合された第1のディスプレイおよび第2のディスプレイ例えば、図2に示されるディスプレイ210A、210Bから受け取る例えば、図4に示される通信モジュール476を介してことができる。受け取られたディスプレイ状態418A、418Bは各々、上で説明されたように、画像の該当部分の表示に関し該当する第1のディスプレイおよび第2のディスプレイの進行状況を示すことができる。例えば、ディスプレイ状態418A、418Bは、画像の該当部分の出力のタイミングを示すことができる。別の例によれば、ディスプレイ状態は、複数のディスプレイに分かれ該当ディスプレイによって出力されている画像の該当する第1の部分および第2の部分例えば、図1に示されるような、画像116の第1の部分116A、第2の部分116Bの副部分の数例えば、線および/または画素の数を示すことができる。いくつかの例では、図3を参照して上で説明されたように、ディスプレイ状態418A、418Bが画像116の第1の部分116Aまたは第2の部分116Bの少なくとも1つのフレームと関連付けられるvsynch信号および/またはhsynch信号を含み得る。いくつかの例では、ODM480が、受け取られた第1のディスプレイ状態418Aおよび第2のディスプレイ状態418Bを互いに比較して、第1のディスプレイおよび第2のディスプレイ間のオフセット455を求めることができる。例えば、第1のディスプレイ状態418A、第2のディスプレイ状態418Bに基づき、ODM480は、第1のディスプレイによって表示される線の数と、第2のディスプレイによって表示される線の数とを比較でき、これにより例えば第1のディスプレイおよび第2のディスプレイが互いにどの程度同期から外れているかの測定値となる差を求めることができる。例えば、ODM480は、本明細書で説明されたようなhsynch信号および/またはvsynch信号のうちの1つまたは複数を備えるディスプレイ状態418A、418Bに基づき、該当する第1の画像部分および第2の画像部分を表示する際の、該当する第1のディスプレイおよび第2のディスプレイの表示と関連付けられる遅延を求めることができ、これによりディスプレイ状態418A、418Bに基づいて画像の第1の部分および第2の部分を表示するための該当ディスプレイの動作の差を求めることができる。ディスプレイ状態418A、418Bに基づき、ODM480はこうして求められた差を示すオフセット455を生成し得る。図4にも示されるように、ホストコントローラ415は調整制御モジュール482をさらに含む。調整制御モジュール482は求められたオフセット455をODM480から受け取ることができる。求められたオフセット455に基づき、調整制御モジュール482は複数のディスプレイの少なくとも1つにディスプレイ調整419を伝えても伝えなくてもよい。一例によれば、調整制御モジュール482は、オフセット455が複数のディスプレイの間で求められたかどうかに基づいて複数のディスプレイの少なくとも1つへディスプレイ調整419を伝えることができる。他の例では、調整制御モジュール482が、求められたオフセット455と所定の閾値との比較に基づいてディスプレイ調整419を伝えるように構成され得る。このような所定の閾値は、例えば、画像の該当する部分を表示するための複数のディスプレイの動作の時間差、または、複数のディスプレイによって表示される画像の該当する部分の1つまたは複数の副部分を表示するための複数のディスプレイの動作における線の数の差を示すことができる。このような所定の閾値は、いくつかの例では、複数のディスプレイ間での同期の欠如が、画像の第1の部分および第2の部分の表示において望ましくない影響を引き起こし得る期間および/または副部分の数に基づき得る。1つのそうした例として、このような所定の閾値は、5本の線という差を示し得る。この例によれば、調整制御モジュール482は、求められたオフセット455が5本の線以上である場合に複数のディスプレイの少なくとも1つへディスプレイ調整419を伝えることができる。他の例では、調整制御モジュール482が、求められたオフセット455に基づいてリセットを伝えるようにさらに構成され得る。例えば、調整制御モジュール482は、受け取られたオフセット455をリセット閾値と比較することができ、リセット閾値は、画像部分の1つまたは複数の副部分の表示の調整が複数のディスプレイに分けて画像を表示する複数のディスプレイを同期させるうえで不十分であり得る副部分例えば線の数のオフセットを示す。例えば、調整制御モジュール482は、該当ディスプレイの1つまたは複数のクロック生成コンポーネントを初期状態にリセットすることを複数のディスプレイに行わせるように構成されるリセットを伝えることができる。他の例によれば、リセットモジュールは、共通の時間においてフレームバッファをクリアし、該当する画像部分の表示を開始することを複数のディスプレイの1つまたは複数に行わせることができる。具体的には、2つのディスプレイがある場合、調整制御モジュール482は、両方のディスプレイが同時に表示を再び開始するように、各ディスプレイに自身のフレームバッファのリセットとクリアとを行わせることができる。例えば、ディスプレイ調整モジュール482は、現在フレームをディスプレイの該当するフレームバッファへリロードすることを該当ディスプレイに行わせたり、現在フレームをクリアし、ビデオシーケンスの次フレームに対応する画像データをロードすることを該当ディスプレイに行わせたりするように構成されるリセットを伝えることができる。上の表1は、求められたオフセット455に応じ、調整制御モジュール482によって伝えられ得るディスプレイ調整419の1つの非限定的な例を示す。表1の例によれば、ディスプレイ調整419の命令は、8ビットのデータを含む。第1のビットD0は、複数のフレームビデオシーケンスを備える画像116の第1の部分116Aののうちのどのフレームにシフトを適用すべきか例えば、ブランキング線の数を調整すべきかを示す。この例によれば、0という値は、ディスプレイがディスプレイ調整419を次フレームの画像の部分に適用すべきであることを示し得る。また、この例によれば、1という値は、ディスプレイがディスプレイ調整419を次フレームの画像の部分の後のフレームに適用すべきであることを示し得る。これらの例によれば、ホストコントローラ415の調整制御モジュール482は、次フレームの画像の部分またはさらにこの後のフレームに対してディスプレイ調整を適用すべきかどうかを現在フレームの出力に関するディスプレイの状態に基づいて判定できる。例えば、ディスプレイがディスプレイ調整を処理し、次フレームに対してディスプレイ調整を適用するのに十分な時間がある場合には、調整制御モジュール482がディスプレイ調整を次フレームに適用すべきかどうかを判定できる。しかし、次フレームにディスプレイ調整を適用するのに十分な時間がない場合には、調整制御モジュール482が次フレームの後のさらなるフレームにディスプレイ調整を適用できる。表1の例によれば、ディスプレイ調整419の第2のビットD1から第6のビットD5は、追加または削除すべき画像データのフレームと関連付けられるブランキング線および/またはブランキング画素の数を示す。この例によれば、ディスプレイ調整419は、追加または削除すべき1~32本のブランキング線を示し得る。また、表1の例によれば、ディスプレイ調整419の第7のビットD6は指示を備える。この指示は、ビットD1~D5によって示された数のブランキング線および/またはブランキング画素を、追加するフレームのアクティブな線を表示する際の遅延を大きくするか、または削除するフレーム線のアクティブな線を表示する際の遅延を小さくするかどうかを示すことができる。表1の例によれば、ビットD6が値1を割り当てられる場合、ディスプレイはビットD1~D5によって示される数のブランキング線を追加できる。ビットD6が値0を割り当てられる場合、ディスプレイがビットD1~D5によって示される数のブランキング線を削除できる。いくつかの例において、ホストコントローラ315は、上の表1に示されるようなディスプレイ調整を伝え、画像データの複数の異なるフレームに対するアクティブな線および/または画素のデータの表示を調整するように構成され得る。例えば、ホストコントローラは、例えば32本の線またはそれよりも少ない所定の閾値未満のディスプレイ調整を伝えるように構成され得る。これらの例によれば、ホストコントローラ315が画像データの複数のフレームと関連付けられる複数のディスプレイ調整信号を伝え、本明細書で説明されるように複数のディスプレイを徐々に同期させることができる。また、表1の例によれば、ディスプレイ調整419の第8のビットD7がリセットを示す。リセットは、ディスプレイの1つまたは複数のクロック生成コンポーネントをリセットするようにディスプレイに指示できる。例えばビットD7が値1を有する場合には、ディスプレイが現在フレームまたは今後のフレームにおいて画像の表示をリセットできる。しかし、ビットD7が値0を有する場合には、ディスプレイがビットD0~D6によって示される線の数、指示、および/またはフレームに従って画像の少なくとも1つのフレームと関連付けられる数のブランキング線および/またはブランキング画素を追加または削除するように動作できる。図3の例に戻ると、第1のディスプレイ310Aは画面310Aを介して線345~346を表示するように動作しており、第2のディスプレイ310Bは画面312Bを介して線363~366を表示するように動作している。この例によれば、ホストコントローラ415例えばODM480は複数のディスプレイの各々から例えば、図3に示されるディスプレイ310A、310BのPIM350A、350Bからディスプレイ状態418A、418Bを受け取ることができる。ODM482は、受け取られたディスプレイ状態418Aおよび418Bを互いに比較し、該当ディスプレイの動作間のオフセット455を求めることができる。図3の例によれば、ディスプレイ310Bは、ディスプレイ310Aが第1の画像について表示した線よりも2本多くの線を第2の画像について表示しているので、ODM480は、ディスプレイ310Aおよび310Bの動作の間に2本の線のオフセットがあると判定できる。ディスプレイ調整制御モジュール482は、ディスプレイ調整419を第2のディスプレイ310Bに伝えることができる。一例において、調整制御モジュール482は、求められたオフセット455が存在する例えばオフセット455が0より大きいかどうかに基づいてディスプレイ調整419を伝えることができる。他の例において、調整制御モジュール482は、求められたオフセット455を所定の閾値と比較して、ディスプレイ調整419を伝えるかどうかを判定できる。図3の例によれば、求められたオフセット455が2本の線である場合に、所定の閾値が1本の線であれば、調整制御モジュール482が2本の線という求められたオフセットに基づいてディスプレイ調整419を伝えることができる。しかし、所定の閾値が3本以上の線である場合において、調整制御モジュール482は2本の線という求められたオフセット455に基づいて遅延を伝えなくてよい。一例において、ディスプレイ調整419は、画像の第2の部分例えば図1の第2の部分110Bのさらなる線の出力を遅延させることを第2のディスプレイ310Bに行わせることができる。例えば、図3の例によれば、ディスプレイ調整419によって、フレームバッファ339Bすなわち次フレームと関連付けられるに記憶されるデータと関連付けられる1本または複数のブランキング線を追加できるので、例えば、フレームバッファ339Bに記憶される画像データの線および/または画素は、現在フレームおよび次フレームの表示の間でより長く遅延させられる。この例によれば、ディスプレイ調整によって、該当する画像部分の線および/または画素を実質的に同時に表示することができ、これによってディスプレイ110A、110Bに分かれた画像の該当部分の表示に関して、ディスプレイ110A、110Bの動作を同期させる。いくつかの例では、ディスプレイ調整すなわち、追加の/削除されたブランキング線が各ディスプレイ調整419を出した後、1回だけ実行するすなわち、例えば1つの連続するフレームにのみ適用することができ、この後、ディスプレイのタイミングは、標準の数のブランキング線および/またはブランキング画素を使って動作するように戻る。別の例では、ディスプレイ調整419が、画像の第1の部分例えば図1の第1の部分110Aの少なくとも1つの前のフレームに対する画像の第1の部分の線および/または画素の遅延を低減させることを第2のディスプレイ310Aに行わせることができる。例えば、図3の例でも、ディスプレイ調整419によって、フレームと関連付けられるブランキングデータの1つまたは複数の線および/または画素を削除できるので、例えば、画像の第2の部分の線の表示の遅延は少なくとも1つの前のフレームに対する遅延よりも短い。この例によれば、ディスプレイ調整419によって、少なくとも1つのこの後のフレームの線342および362を実質的に同時に表示することができ、これによって、ディスプレイ110A、110Bに分かれた画像の該当部分を表示するためにディスプレイ110A、110Bの動作を同期させる。さらに別の例において、調整制御モジュール482は複数のディスプレイ調整を伝えるように構成され得る。例えば、図3の例によれば、調整制御モジュール418は、ディスプレイ110Aに1つのブランキング線および/またはブランキング画素を削除させる第1のディスプレイ調整と、ディスプレイ110Bに1つのブランキング線および/またはブランキング画素を追加させる第2のディスプレイ調整とを伝えることができる。この例によれば、少なくとも1つのこの後のフレームに対する線342の表示は時間的に先へと延ばされ、従って、遅れている線362と同期する。この例によれば、ディスプレイ調整419によって、線342と362とを実質的に同時に表示することができ、これによって、ディスプレイ110A、110Bに分かれた画像の該当部分を表示するためにディスプレイ110A、110Bの動作を同期させる。複数のディスプレイに分かれた画像を表示するために本明細書で説明される技法は、いくつかの理由で有利であり得る。例えば、本開示の技法は、基準クロック335Aおよび335Bを互いに同期させることなく、ディスプレイ310A、310Bに分かれた第1の画像部分および第2の画像部分の同期を実現する。従って、これらの技法によれば、画像の該当する部分は実装が複雑で、高価で、かつ/または難しい、クロック同期コンポーネントまたは技法を使わずに、複数のディスプレイに分かれ得る。上で説明された図3の例は、画像例えば画像116の該当する部分例えば、図1に示された第1の部分116A、第2の部分116Bを表示するように動作可能な2つのディスプレイ310A、310Bを含む。他の例では、ホストコントローラ415が、3つ以上のディスプレイに分かれた画像の表示を制御するように動作可能であってよい。ホストコントローラは、3つのディスプレイに分かれた画像の表示を制御するように動作可能である一例によれば、ODM480が、図4に示されるように、2つのディスプレイ状態418A、418Bの代わりに、3つのディスプレイ状態418を受け取ることができる。この例によれば、ODM480は、受け取られたディスプレイ状態418の各々を互いに比較できる。ODM480は、3つのディスプレイのうちの1つを、基準として指定できる。ODM480は、基準のディスプレイに対する、各々の他のディスプレイのオフセット455を求めることができる。この例によれば、調整制御モジュール482は、2つ以上のディスプレイ調整419を伝えて、上で説明されたようにディスプレイの1つまたは複数の動作を調整できる。この例によれば、ホストコントローラ215は、3つ以上のディスプレイに分かれた画像を同期させて表示するように動作できる。上で論じられ、図1、図2に示される例では、ホストコントローラ215、415が、ディスプレイ110A、110B、210A、210Bとは別個のデバイスとして示される。他の例では、ディスプレイの1つまたは複数自体が、上で説明されたようなホストコントローラとして動作するように構成され得る。図5は、本開示の技法に合致し複数のディスプレイ510A、510Bにわたってディスプレイの表示を制御するように動作可能なホストコントローラ515の一例を示すブロック図であり、複数のディスプレイの少なくとも1つはホストコントローラ515を含む。図5の例では、ディスプレイ510Aがホストコントローラ515を含む。図5に示されたホストコントローラ515は、ディスプレイ510Aおよび/または1つもしくは複数の他のハードウェアコンポーネントの1つまたは複数のプロセッサ例えば、図5には示されないGPU、CPUによって実行可能な複数のソフトウェア命令を備え得る。図2に示されるホストコントローラ215と同様に、第1のディスプレイ510Aのホストコントローラ515は上で説明されたような画像データおよび/または複数のグラフィクス命令を出力し、画面512A、512Bを介した、ディスプレイ510A、510Bに分かれた画像の表示を制御するように構成され得る。図5に示されるように、ホストコントローラ515は、ディスプレイ518A、518Bの該当するPIM550A、550Bから、ディスプレイ状態550A、550Bを受け取るように構成される。ホストコントローラ515Aは、例えば、図5には示されない、第1のディスプレイ510Aの通信モジュールを介して第1のディスプレイ510の内部からディスプレイ状態518Aを受け取り、ディスプレイ510Bからディスプレイ状態518Bを受け取ることができる。受け取られたディスプレイ状態518A、518Bは各々該当ディスプレイ510A、510Bの状態を示し、ディスプレイ510A、510Bにわたって表示される画像の該当する第1の部分および第2の部分の1つまたは複数の副部分例えば線を出力できる。ホストコントローラ515は、受け取られた状態518A、518Bを互いにかつ/または上で説明されたような所定の閾値と比較できる。この比較に応じて、ホストコントローラ515は、少なくとも1つのディスプレイ調整519を第1のディスプレイ510Aと第2のディスプレイ510Bの1つまたは複数に対して伝えることができる。例えば、ディスプレイ510Aが第1の画像部分について表示している副部分が、ディスプレイ510Bが第2の画像部分について表示している副部分よりも少ないことを上記の比較が示す場合、ホストコントローラ515がディスプレイ調整をディスプレイ510Aの内部例えば、ディスプレイ510Aの調整制御モジュール482に伝えて、少なくとも1つのその前に表示されるフレームに対する、第1の画像部分のフレームの少なくとも1つの副部分の表示の遅延をディスプレイ510Aに低減させることができる。別の例によれば、ホストコントローラ515は、ディスプレイ調整をディスプレイ510B例えば、ディスプレイ510Bの調整制御モジュール482に伝えて、少なくとも1つのその前に表示されるフレームに対する、第2の画像部分のフレームの少なくとも1つの副部分の表示の遅延をディスプレイ510Bに拡大させることができる。このようにして、ディスプレイ510Aのホストコントローラ515は、第1のディスプレイ510A、第2のディスプレイ510Bの動作を同期させ、ディスプレイ510A、510Bに分かれた画像の該当する第1の部分および第2の部分を表示できる。いくつかの例では、複数のディスプレイの2つ以上が、複数のディスプレイに分かれた画像を制御するように構成されるホストコントローラ515として動作するように構成され得る。これらの例によれば、複数のディスプレイは、複数のディスプレイのうちのどのディスプレイがホストコントローラ515として動作するのに最も適しているかを判定するために互いに通信するように構成されてもよい。例えば、複数のディスプレイの1つまたは複数は、複数のディスプレイの各々が利用可能なコンピューティングリソース、メモリリソース、通信リソース、および/または電力リソースの量を求め、複数のディスプレイのうちの1つに大半の利用可能なリソースを割り当てて、本明細書で説明されたようなホストコントローラ515として動作させることができる。図6は、本開示の技法に合致し少なくとも1つの画像の表示を複数のディスプレイに分けるように複数のディスプレイを制御する方法の一例を示す流れ図である。図1に示されるように、コンピューティングデバイスのホストコントローラ115、215、415、515は、第1のディスプレイ状態118A、218A、518Aを受け取ることができる601。第1のディスプレイ状態は、画像116の第1の部分116Aの少なくとも1つの副部分例えば線341~346の少なくとも1つの表示に関する第1のディスプレイ110A、210A、310A、510Aの進行状況を示すことができる。図1にも示されるように、ホストコントローラは、第2のディスプレイ状態118B、218B、518Bを受け取ることができる602。第2のディスプレイ状態は、画像116の第2の部分116Bの少なくとも1つの副部分例えば少なくとも1つの線361~366の表示に関する第2のディスプレイ110B、210B、310B、510Bの進行状況を示すことができる。図6にも示されるように、ホストコントローラは、第1のディスプレイ状態および第2のディスプレイ状態603に基づいてオフセット455を求めることができる。オフセットは、画像の第1の部分を出力するための第1のディスプレイの状態と、画像の第2の部分を出力するための第2のディスプレイの状態との差を示す。ホストコントローラはさらに、求められたオフセットに基づいて、画像の第1の部分を表示するための第1のディスプレイと、画像の第2の部分を表示するための第2のディスプレイとの少なくとも1つを遅らせることができる604。例えば、ホストコントローラは、第1のディスプレイおよび第2のディスプレイの少なくとも1つに対して画像の第1の部分または第2の部分の少なくとも1つの副部分例えば、線および/または画素の表示時間を修正するように指示するディスプレイ調整を伝えることができる。いくつかの例では、ディスプレイ調整を用いてタイミング調整が実行された後、画像の該当する第1の部分および第2の部分を表示するための第1のディスプレイの動作および第2のディスプレイの動作の間で求められたオフセットが閾値よりも大きくなる次の時まで、ディスプレイが通常のブランキングパラメータ例えば、標準の数のブランキング線および/またはブランキング画素で動作できる。いくつかの例では、複数のディスプレイの動作を同期するために、単一のディスプレイ調整がホストコントローラによって使われ得る。他の例では、画像部分の2つ以上の表示されるフレームの進行を通じて、複数のディスプレイの動作を同期させるために、複数のディスプレイ調整信号がホストコントローラによって使われ得る。本明細書で説明された技術は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。また、モジュールまたは構成要素として説明される特徴は、集積論理デバイスに一緒に、またはディスクリートであるが同時使用可能な論理デバイスとして別々に実装され得る。ソフトウェアで実装された場合、本技法は、実行されたときに、上記で説明された方法の1つまたは複数を実行する複数の命令を備える有形コンピュータ可読記憶媒体によって少なくとも部分的に実現され得る。有形コンピュータ可読データ記憶媒体は、パッケージング材料を含むことがあるコンピュータプログラム製品の一部を形成し得る。有形コンピュータ可読記憶媒体は、同期ダイナミックランダムアクセスメモリSDRAMなどのランダムアクセスメモリRAM、読取り専用メモリROM、不揮発性ランダムアクセスメモリNVRAM、電気消去可能プログラマブル読取り専用メモリEEPROM、フラッシュメモリ、磁気または光学データ記憶媒体などを備え得る。本技法は、さらに、または代替として、複数の命令またはデータ構造の形式でコードを搬送または伝達し、コンピュータによってアクセス、読み取り、および/または実行され得るコンピュータ可読通信媒体によって、少なくとも部分的に実現され得る。これら命令は、1つまたは複数のデジタル信号プロセッサDSPのような1つまたは複数のプロセッサ、汎用マイクロプロセッサ、特定用途向け集積回路ASIC、フィールドプログラマブルロジックアレイFPGA、または他の等価な集積回路または個別論理回路によって実行され得る。本明細書で使用されるプロセッサという用語は、前述の構造、または本明細書で説明した技法の実装に好適な他の構造のいずれかを指し得る。さらに、いくつかの態様において、本明細書で説明された機能は、本明細書で説明されたように構成される、専用のソフトウェアモジュールまたはハードウェアモジュール内に設けられ得る。また、本技法は、1つまたは複数の回路または論理素子において完全に実装されてもよい。