"基板と、前記基板に形成されたトランジスタと、前記基板及びトランジスタ上に形成され、3層以上重ねられた複数の配線層と、前記複数の配線層の第a層a≧2に形成された第1信号線と、前記複数の配線層の第b層b<aに形成され、平面視で前記第1信号線と重なっているプレーン配線と、前記複数の配線層の第c層b≦c≦aに形成されており、平面視で前記第1信号線と平行に延伸しており、かつ前記第1信号線を挟んでいる2つのコプレーナ配線と、を備え、前記第1信号線から前記プレーン配線までの距離hは、前記第1信号線から前記コプレーナ配線までの距離wより短く、前記第1信号線の上方のうち、前記第1信号線から前記距離wと同じ高さの範囲内には、電源線、グランド線、及び他の信号線が位置していない半導体装置。請求項1に記載の半導体装置において、前記第a層は、前記複数の配線層の最上層の配線層である半導体装置。請求項2に記載の半導体装置において、前記第a層は再配線層である半導体装置。請求項1又は2に記載の半導体装置において、前記第a層に位置する配線はダマシン法により形成されている半導体装置。請求項1~4のいずれか一項に記載の半導体装置において、前記プレーン配線及び前記コプレーナ配線は、それぞれ固定電位端子に接続されている半導体装置。請求項1~5のいずれか一項に記載の半導体装置において、前記プレーン配線及び前記コプレーナ配線が電気的に接続されている半導体装置。請求項1~6のいずれか一項に記載の半導体装置において、c=aである半導体装置。請求項1~7のいずれか一項に記載の半導体装置において、前記第1信号線は、幅が高さより大きい半導体装置。請求項1~8のいずれか一項に記載の半導体装置において、前記距離wは2μm以上8μm以下である半導体装置。請求項1~9のいずれか一項に記載の半導体装置において、平面視において、前記トランジスタは前記プレーン配線に重なっている半導体装置。請求項1~10のいずれか一項に記載の半導体装置において、前記コプレーナ配線は、いずれかの前記配線層に形成された接続部材を介して前記プレーン配線に接続している半導体装置。請求項11に記載の半導体装置において、前記接続部材は、コプレーナ配線の幅方向で見たときに複数形成されている半導体装置。請求項1~12のいずれか一項に記載の半導体装置において、前記プレーン配線は、互いに異なる配線層に平面視で互いに重なるように複数形成されており、前記複数のプレーン配線は、ビアを介して互いに接続している半導体装置。請求項13に記載の半導体装置において、前記複数のプレーン配線はメッシュ状に形成されており、かつ上下に隣り合う層の間では、平面視で互いに部分的に重なっており、平面視において前記ビアは、上下に隣り合う前記プレーン配線が互いに重なっている部分に配置されている半導体装置。半導体チップに伝送線路を組み込む場合、伝送線路は半導体チップ内の配線を用いて形成される。半導体チップの配線はダマシン法により形成される場合が多い。また半導体チップの再配線層はめっき法により形成される場合が多い。本発明者が検討した結果、ダマシン法及びめっき法のいずれの場合においても、配線の上面に微小な凹凸が形成されてしまい、これにより伝送線路の伝送特性が劣化することが判明した。半導体チップに伝送線路を組み込むためには、この伝送特性の劣化を抑制する必要がある。本発明によれば、基板と、前記基板に形成されたトランジスタと、前記基板及びトランジスタ上に形成され、3層以上重ねられた複数の配線層と、前記複数の配線層の第a層a≧2に形成された第1信号線と、前記複数の配線層の第b層b<aに形成され、平面視で前記第1信号線と重なっているプレーン配線と、前記複数の配線層の第c層b≦c≦aに形成されており、平面視で前記第1信号線と平行に延伸しており、かつ前記第1信号線を挟んでいる2つのコプレーナ配線と、を備え、前記第1信号線から前記プレーン配線までの距離hは、前記第1信号線から前記コプレーナ配線までの距離wより短く、前記第1信号線の上方のうち、前記第1信号線から前記距離wと同じ高さの範囲内には、電源線、グランド線、及び他の信号線が位置していない半導体装置が提供される。本発明によれば、第1信号線からプレーン配線までの距離hは、第1信号線からコプレーナ配線までの距離wより短い。また第1信号線の上方のうち、第1信号線から距離wと同じ高さの範囲内には、電源線、グランド線、及び他の信号線が位置していない。このため第1信号線は、上面よりも側面及び底面が信号の伝播に寄与するようになる。従って、第1信号線の上面に微小な凹凸が形成されても、伝送線路の伝送特性が劣化することを抑制できる。本発明によれば、第1信号線の上面に微小な凹凸が形成されても、伝送線路の伝送特性が劣化することを抑制できる。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。図1は、第1の実施形態に係る半導体装置の構成を示す断面図である。図14は、図1に示した半導体装置の平面図の一例である。この半導体装置は、基板100、第1トランジスタ121、第2トランジスタ141、多層配線層400、再配線層500、信号線522第1信号線、プレーン配線444、及び2つのコプレーナ配線524を備えている。多層配線層400及び再配線層500は合計で3層以上の配線層を有している。信号線522は、多層配線層400及び再配線層500の第a層a≧2に形成されている。プレーン配線444は信号線522のリターンパスとなる配線であり、多層配線層400及び再配線層500の第b層b<aに形成されており、平面視で信号線522と重なっている。2つのコプレーナ配線524は信号線522のリターンパスとなる配線であり、多層配線層400及び再配線層500の第c層b≦c≦aに形成されている。図14に示すように、コプレーナ配線524は、平面視で信号線522と平行に延伸しており、かつ信号線522を挟んでいる。そして図1に示すように、信号線522からプレーン配線444までの距離hは、信号線522からコプレーナ配線524までの距離wより短い。ここで距離wは、例えば2μm以上8μm以下である。また信号線522の上方のうち、信号線522からwと同じ高さの範囲内には、電源線、グランド線、及び他の信号線が位置していない。そして信号線522、プレーン配線444、及び2つのコプレーナ配線524により、伝送線路200が形成されている。伝送線路200は、例えば半導体装置内の電子素子間を接続するために用いられている。なお、図1では、コプレーナ配線524が平面視において信号線522と平行に延伸している例を説明した。ただし、信号線522の特性インピーダンスが多少変動しても構わない場合、コプレーナ配線524は、必ずしも信号線522と平行ではなくても良い。例えば、コプレーナ配線524は、信号線522から所定の距離例えば距離h以上離れているのでも構わない。本図に示す例では、信号線522及びコプレーナ配線524は最上層の配線層すなわち再配線層500に形成されている。すなわち信号線522とコプレーナ配線524は、互いに同一の層に形成されているc=a。そして信号線522の上方には、電源線、グランド線、及び他の信号線のいずれも位置していない。また信号線522は、幅が高さより大きい。再配線層500の上層520には、電源配線Vcc及びグラウンド配線GNDが設けられている。そして図14に示すように、コプレーナ配線524及び信号線522からなる伝送線路の少なくとも一部は、電源配線Vcc及びグラウンド配線GNDに平行に延伸している。ただし、上記した伝送線路は、電源配線Vcc及びグラウンド配線GNDとは平行に延伸している必要はない。またプレーン配線444は、多層配線層400の最上層の配線層440に形成されている。プレーン配線444は、平面視において信号線522及びコプレーナ配線524が形成されている領域のほぼ全域にシート状に形成されている。配線層440には電極パッド441が形成されている。このように、信号線522とコプレーナ配線524とプレーン配線444とからマイクロストリップラインが形成される。プレーン配線444は通常グランドプレーンと呼ばれるが、固定電位に固定されていれば良く、グランドに必ずしも接続される必要がないため、本実施形態ではプレーン配線と定義している。また、コプレーナ配線524は、マイクロストリップラインにおいて、通常コプレーナウエブガイドと呼ばれる伝送線路のことを指す。プレーン配線444とコプレーナ配線524とは固定電位に接続されているか、両者が電気的に接続されていることが好ましい。例えば、コプレーナ配線524とプレーン配線444とはそれぞれ図1に図示していない固定電位端子に接続されていてもよい。多層配線層400は、少なくとも一部が銅配線でありダマシン法により形成されている。多層配線層400において、配線層と配線層の間に位置している絶縁膜である層間絶縁膜の厚さは、例えば0.1μm以上10μm以下であり、配線層を形成している絶縁膜である配線層絶縁膜の厚さは例えば0.1μm以上10μm以下である。また配線層絶縁膜及び層間絶縁膜の少なくとも一方の少なくとも一部は、酸化シリコンより誘電率が低い例えば比誘電率が2.7以下低誘電率絶縁膜により形成されても良い。再配線層500は、多層配線層400を保護するパッシベーション膜の上に形成されている。再配線層500は、下層510の上に上層520を積層した構成を有している。再配線層500の各層は、例えばポリイミド樹脂層により形成されている。下層510にはビア514接続部材が埋め込まれており、上層520には信号線522及びコプレーナ配線524が埋め込まれている。ビア514は、コプレーナ配線524とプレーン配線444を接続している。なお本実施形態においてビア514は、平面視において点状であってもよいし、コプレーナ配線524と平行に延伸する溝形状を有していもよい。コプレーナ配線524、ビア514、及びプレーン配線444は、いずれもグランド電位が印加されている。このためコプレーナ配線524、ビア514及びプレーン配線444により、信号線522のグランドシールドが形成される。なおコプレーナ配線524、ビア514及びプレーン配線444には電源電位が与えられていてもよい。基板100は例えばシリコン基板である。そして第1トランジスタ121及び第2トランジスタ141は、ロジック回路の一部であり、CMOSトランジスタを構成している。詳細には、第1トランジスタ121は第1導電型であり、第2導電型のウェル120に形成されている。第1トランジスタ121は、ソース及びドレインとなる2つの第1導電型の不純物領域124及びゲート電極126を有している。第2トランジスタ141は第2導電型であり、第1導電型のウェル140に形成されている。第2トランジスタ141は、ソース及びドレインとなる2つの第2導電型の不純物領域144及びゲート電極146を有している。ゲート電極126,146それぞれの下にはゲート絶縁膜図示せずが位置している。これら2つのゲート絶縁膜は、厚さが略等しい。ウェル120には第2導電型の不純物領域122が形成されており、ウェル140には第1導電型の不純物領域142が形成されている。不純物領域122には第1導電型の第1トランジスタ121の基準電位を与える配線が接続されており、不純物領域142には第2導電型の第2トランジスタ141の基準電位を与える配線が接続されている。図15は、信号線522を使用した回路の一例を示す。以下に説明する信号線522a,522b,522c,522dは、いずれも信号線522の一例であり、コプレーナ配線524を伴っている。本図に示す回路は、入力信号を増幅する増幅回路であり、信号増幅用のトランジスタ600を有している。入力端子は、コンデンサ602を介してトランジスタ600のゲート電極に接続しており、出力端子は、コンデンサ604を介してトランジスタ600のドレインに接続している。コンデンサ602とトランジスタ600のゲート電極は、信号線522aを介して互いに接続されている。またコンデンサ604とトランジスタ600のドレインは、信号線522bを介して互いに接続されている。信号線522aには、抵抗606及び信号線522cを介して、ゲート電圧Vgが印加されている。また、信号線522bには、信号線522dを介してドレイン電圧Vdが印加されている。信号線522cのうち信号線522aとは反対側の端部は、コンデンサ608を介して接地されている。また、信号線522dのうち信号線522bとは反対側の端部は、コンデンサ610を介して接地されている。次に、本実施形態の作用及び効果について説明する。信号線522は再配線層500に形成されている。再配線層500の配線はめっき法により形成される。再配線層500の配線を形成する工程には、配線を形成した後、不要なシード膜をエッチングにより除去する工程がある。この工程において配線の上面が荒れ、微小な凹凸が形成されてしまう。これに対して本実施形態によれば、信号線522とプレーン配線444は、マイクロストリップ線路を構成しており、信号線522とコプレーナ配線524は、コプレナ線路を構成している。信号線522を伝播する信号は、プレーン配線444をリターンパスとした場合、主に信号線522の裏面を伝播し、コプレーナ配線524をリターンパスとした場合、主に信号線522の側面を伝播する。ここで上記したように、信号線522からプレーン配線444までの距離hは、信号線522からコプレーナ配線524までの距離wより短いため、伝送線路200ではマイクロストリップ線路が支配的になる。また上記したように、信号線522の上方のうち、信号線522からwと同じ高さの範囲内には、電源線、グランド線、及び他の信号線が位置していない。このため、信号線522を伝播する信号のうち信号線522の表面を伝播する信号の割合は低くなる。従って、信号線522の表面に微小な凹凸が形成されても、伝送線路の伝送特性が劣化することを抑制できる。特に、信号線522を流れる高周波信号は表皮効果により、信号は信号線522の表層を選択的に流れる。そのため、信号線522の上表面に微小な凹凸が形成されると、その高周波信号の伝送特性が著しく劣化してしまう。本実施形態では、コプレーナ配線524とプレーン配線444とが固定電位に接続されているため、コプレーナ配線524とプレーン配線444とに対向する、信号線522の表面に信号が選択的に流れるため、信号線522の上表面を流れる信号が相対的に少なくなり、信号線522を流れる伝送特性を効果的に改善することができる。また伝送線路200の下面側のグランドシールドを、基板100ではなくプレーン配線444で形成している。このため、リターンパスとしてのプレーン配線444から高周波信号がもれることが抑制される。従って、伝送線路200の信号伝達効率を高くすることができる。また、コプレーナ配線524はビア514を介してプレーン配線444と接続しているため、これらの間の電気的な接続が最短になる。従って、信号の周波数が高い場合でも、プレーン配線444とコプレーナ配線524をひとつのグランドシールドリターンパスとして機能させることができる。また信号線522からプレーン配線444までの距離hや、信号線522からコプレーナ配線524までの距離wなどを調節することにより、伝送線路200のインピーダンスが所望の値例えば50Ωまたは75Ωとなるように伝送線路200を設計することができる。図2は、第2の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、以下の点を除いて第1の実施形態に係る半導体装置と同様の構成である。まず、プレーン配線444の代わりにプレーン配線434を設けている。プレーン配線434は、多層配線層400のうち上から2層目の配線層430に形成されている。そしてプレーン配線434は、ビア342、導体パターン442、及びビア514を介してコプレーナ配線524に接続している。ビア342は、配線層430と配線層440の間に位置する層間絶縁膜340に埋め込まれており、導体パターン442は配線層440に形成されている。ビア342、導体パターン442、及びビア514は、点状に形成されていても良いし、コプレーナ配線524と平行に延伸する形状を有していてもよい。なお本実施形態においても、信号線522からプレーン配線434までの距離hは、信号線522からコプレーナ配線524までの距離wより短い。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。図3は、第3の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、多層配線層400のみで伝送線路200が構成されている点を除いて、第1の実施形態にかかる半導体装置と同様の構成である。詳細には、信号線447及び2つのコプレーナ配線448は、多層配線層400の最上層の配線層440、すなわち電極パッド441と同一層に形成されている。信号線447及び2つのコプレーナ配線448はダマシン法により形成されている。またプレーン配線434は、配線層440の一つ下の配線層430に形成されている。2つのコプレーナ配線448は、いずれもビア344を用いてプレーン配線434に接続されている。ビア344は、配線層440と配線層430の間に位置している層間絶縁膜340に埋め込まれている。なお図4に示すように、伝送線路200は多層配線層400の最上層以外の配線層を用いて形成されても良い。図4に示す例では、信号線435及び2つのコプレーナ配線436は、多層配線層400の最上層以外の配線層430に形成されている。またプレーン配線424は、配線層430の一つ下の配線層420に形成されている。2つのコプレーナ配線436は、いずれもビア332を用いてプレーン配線424に接続されている。ビア332は、配線層430と配線層420の間に位置している層間絶縁膜330に埋め込まれている。次に、本実施形態の作用及び効果について説明する。本実施形態において信号線447,435はダマシン法により形成されている。このため信号線447,435の上面は、ダマシン法におけるCMP工程により、微小な凹凸が形成されてしまう。これに対して本実施形態では、信号線435からプレーン配線424までの距離hは、信号線435からコプレーナ配線436までの距離wより短い。このため、本実施形態によっても第1の実施形態と同様の効果を得ることができる。図5は、第4の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、プレーン配線434の変わりにプレーン配線424を用いている点を除いて、図3に示した半導体装置と同様の構成である。詳細には、プレーン配線424は、信号線447が形成されている配線層440より2つ下の配線層420に形成されている。2つのコプレーナ配線448は、いずれもビア344、導体パターン432、及びビア332を用いてプレーン配線424に接続されている。ビア344は、配線層440と配線層430の間に位置している層間絶縁膜340に埋め込まれている。導体パターン432は配線層430に形成されている。ビア332は、配線層430と配線層420の間に位置している層間絶縁膜330に埋め込まれている。なお、h<wが満たされる範囲内では、信号線が形成されている配線層とプレーン配線が形成されている配線層の間にさらに多くの配線層が形成されていても良い。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。図6は、第5の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、コプレーナ配線が再配線層500ではなく多層配線層400の最上層の配線層440に形成されている点を除いて、第2の実施形態に係る半導体装置と同様の構成である。詳細には、図6に示す半導体装置は、配線層440にコプレーナ配線443を有している。すなわち本実施形態では、コプレーナ配線443は信号線522より下の配線層に形成されている。またコプレーナ配線443は、プレーン配線434にビア342を介して接続している。プレーン配線434は、配線層440の一つ下の配線層430に形成されている。本実施形態においても、信号線522からプレーン配線434までの距離hは、信号線522からコプレーナ配線443までの距離wより短い。本実施形態によっても、第2の実施形態と同様の効果を得ることができる。図7は、第6の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、コプレーナ配線524の幅方向でみたときに、一つのコプレーナ配線524につきビア514が複数形成されている点を除いて、第1の実施形態に係る半導体装置と同様の構成である。本図に示す例ではビア514はコプレーナ配線524の幅方向でみたときに2本ずつ形成されているが、3本以上形成されていても良い。本実施形態によっても第1の実施形態と同様の効果を得ることができる。また、ビア514をコプレーナ配線524の幅方向でみたときに複数形成しているため、プレーン配線444とコプレーナ配線524の間の抵抗を低くすることができる。このため、伝送線路200の信号伝達効率がさらに高くなる。図8は、第7の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、コプレーナ配線448の幅方向でみたときに、一つのコプレーナ配線448につきビア344が複数形成されている点を除いて、第3の実施形態に係る半導体装置と同様の構成である。本実施形態によっても、第6の実施形態と同様の効果を得ることができる。図9は、第8の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、平面視において第1トランジスタ121及び第2トランジスタ141の少なくとも一方が伝送線路200のプレーン配線444と重なっている点を除いて、第1の実施形態に係る半導体装置と同様の構成である。本実施形態によっても第1の実施形態と同様の効果を得ることができる。また、伝送線路200の下方に第1トランジスタ121及び第2トランジスタ141の少なくとも一方が設けられている。このため、伝送線路200と第1トランジスタ121及び第2トランジスタ141とを別々の領域に形成する場合と比較して、半導体装置を小型化することができる。また信号線522と第1トランジスタ121及び第2トランジスタ141の間にはプレーン配線444が形成されているため、信号線522を伝播する信号が第1トランジスタ121及び第2トランジスタ141の動作に影響を与えることを抑制できる。この効果は、本図に示す例のように信号線522をプレーン配線444、コプレーナ配線524、及びビア514によって囲まれている場合に、特に顕著になる。図10は、第9の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、平面視において第1トランジスタ121及び第2トランジスタ141の少なくとも一方が伝送線路200のプレーン配線434と重なっている点を除いて、第3の実施形態に係る半導体装置と同様の構成である。本実施形態によっても、第8の実施形態と同様の効果を得ることができる。図11は、第10の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、以下の点を除いて第1の実施形態にかかる半導体装置と同様の構成である。まずこの半導体装置はビア514を有していない。そしてコプレーナ配線524は、グラウンドまたは電源のうちプレーン配線444と同一のものと接続していても良いし、異なるものと接続していても良い。本実施形態によっても第1の実施形態と同様の効果を得ることができる。また、コプレーナ配線524は、グラウンドまたは電源のうちプレーン配線444とは異なるものと接続していてもよいため、配線の引き回しの自由度が向上する。図12は、第11の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、以下の点を除いて第1の実施形態と同様の構成である。まず、プレーン配線444が形成されている配線層440より一つ下の配線層430には、プレーン配線434が形成されている。すなわち本実施形態では、複数のプレーン配線444,434が、互いに異なる配線層に平面視で互いに重なるように形成されている。そして複数のプレーン配線444,434は、複数のビア345を介して互いに接続している。図13aは、プレーン配線444の構成を示す平面図であり、図13bはプレーン配線434の構成を示す平面図である。これらの図に示すように、プレーン配線444,434はメッシュ状に形成されており、かつ平面視で互いに部分的に重なっている。特に本図に示す例では、平面視においてプレーン配線434は、プレーン配線444の隙間を埋めるようにメッシュが形成されている。そして平面視においてビア345は、プレーン配線444,434が互いに重なっている部分に配置されている。詳細には、プレーン配線444,434は、マトリクス状に配置された略正方形の開口を有しており、この開口が設けられることによりメッシュ状になっている。そしてプレーン配線434に設けられている開口は、プレーン配線444に設けられている開口と互い違いになっている。このためプレーン配線444,434を互いに重ねた場合、平面視においてプレーン配線444,434には隙間がない。本実施形態によっても第1の実施形態と同様の効果を得ることができる。またプレーン配線444,434の平面形状を変えることができるため、伝送線路200のインピーダンスの調整幅が広くなる。なお本実施形態において、プレーン配線444,434はメッシュ状ではなくシート状であっても良い。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。"