"セットパルス及びリセットパルスを出力可能な論理回路と、前記セットパルスにより駆動されて、オン状態で負荷を電源に接続するラッチングリレーを前記オン状態に設定する第1のトランジスタと、前記リセットパルスにより駆動されて、前記ラッチングリレーをオフ状態に設定する第2のトランジスタと、を備えるラッチングリレー駆動回路であって、前記リセットパルスにより駆動されて、前記ラッチングリレーを前記オフ状態に設定する第3のトランジスタを更に備え、前記第2のトランジスタ及び前記第3のトランジスタは、前記電源に対して並列に接続され、前記電源及び前記第2のトランジスタが接続される第1の線路の系統は、前記電源及び前記第3のトランジスタが接続される第2の線路の系統と異なることを特徴とするラッチングリレー駆動回路。前記論理回路及び前記第1のトランジスタが接続される第3の線路と前記論理回路及び前記第2のトランジスタが接続される第4の線路とに、予備電源線路が接続され、前記第3の線路及び前記第4の線路の前記論理回路側に断線が生じた場合に、前記予備電源線路は、前記第1のトランジスタ及び前記第2のトランジスタに前記電源からの電力を供給することを特徴とする請求項1に記載のラッチングリレー駆動回路。前記ラッチングリレーは、コイル及び接点を有し、前記コイルに流れる電流の方向が異なることによって前記接点の開状態及び閉状態が切り替えられ、前記第1のトランジスタ及び前記第2のトランジスタの各々は、前記論理回路から同時に出力されるハイ信号及びロー信号の組み合わせによって駆動される一対のトランジスタによって構成され、前記第3の線路は、前記第1のトランジスタの駆動時に前記ロー信号が前記セットパルスとして出力される線路であり、前記第4の線路は、前記第2のトランジスタの駆動時に前記ハイ信号が前記リセットパルスとして出力される線路であり、前記論理回路及び前記第2のトランジスタが接続される第5の線路に接地線路が接続され、前記第5の線路は、前記第2のトランジスタの駆動時に前記ロー信号が前記リセットパルスとして出力される線路であることを特徴とする請求項2に記載のラッチングリレー駆動回路。前記電源及び前記ラッチングリレーが接続される線路の系統は、前記第1の線路及び前記第2の線路の少なくとも一方の系統と異なることを特徴とする請求項1乃至3の何れか1項に記載のラッチングリレー駆動回路。前記負荷は、車両に搭載される車載機器であり、前記ラッチングリレーは、前記車載機器を制御する電子制御ユニットに設けられ、前記電源及び前記第3のトランジスタが接続される前記第2の線路に接続されるコンデンサは、前記第2の線路に接続される前記電源として機能し、前記コンデンサは、前記電子制御ユニット又は前記車両に搭載される他の電子制御ユニットに設けられ、前記第1の線路に前記電源及び前記第2のトランジスタだけでなく、前記第1のトランジスタも接続され、前記第2の線路の前記系統又は前記第1の線路の前記系統の何れか一方に前記車両のイグニッションスイッチが設けられ、前記第2の線路の前記系統又は前記第1の線路の前記系統の何れか他方に前記イグニッションスイッチが設けられていないことを特徴とする請求項1乃至4の何れか1項に記載のラッチングリレー駆動回路。ラッチングリレーは、コイルに瞬間的に直流電流を流すだけでオン状態を自己保持できるので、低消費電力であるという利点を有する。しかしながら、ラッチングリレーをオン状態に設定した後に、駆動回路が故障する場合、ラッチングリレーをオフ状態に設定することができない。本発明の1つの目的は、より確実にラッチングリレーをオフ状態に設定可能なラッチングリレー駆動回路を提供することである。本発明の他の目的は、以下に例示する態様及び好ましい実施形態、並びに添付の図面を参照することによって、当業者に明らかになるであろう。以下に、本発明の概要を容易に理解するために、本発明に従う態様を例示する。本発明に従う第1の態様は、セットパルス及びリセットパルスを出力可能な論理回路と、前記セットパルスにより駆動されて、オン状態で負荷を電源に接続するラッチングリレーを前記オン状態に設定する第1のトランジスタと、前記リセットパルスにより駆動されて、前記ラッチングリレーをオフ状態に設定する第2のトランジスタと、を備えるラッチングリレー駆動回路であって、前記リセットパルスにより駆動されて、前記ラッチングリレーを前記オフ状態に設定する第3のトランジスタを更に備え、前記第2のトランジスタ及び前記第3のトランジスタは、前記電源に対して並列に接続され、前記電源及び前記第2のトランジスタが接続される第1の線路の系統は、前記電源及び前記第3のトランジスタが接続される第2の線路の系統と異なることを特徴とするラッチングリレー駆動回路に関係する。第1のトランジスタによってラッチングリレーをオン状態に設定した後に、第2のトランジスタが故障する場合、第2のトランジスタによってラッチングリレーをオフ状態に設定することができない。また、第2のトランジスタが故障しない場合であっても、第1の線路に断線が生じると、第2のトランジスタによってラッチングリレーをオフ状態に設定することができない。しかしながら、このような場合であっても、第2のトランジスタと並列に接続され、別系統によって電源と接続される第3のトランジスタによってラッチングリレーをオフ状態に設定することができる。また、本発明に従う第1の態様によれば、ラッチングリレー駆動回路は、第2のトランジスタの故障及び第1の線路の断線を検出する回路を備える必要がない。別系統によって電源と接続される第3のトランジスタを備えることにより、低コストで信頼性の高いラッチングリレー駆動回路を提供することができる。第1の態様において、前記論理回路及び前記第1のトランジスタが接続される第3の線路と前記論理回路及び前記第2のトランジスタが接続される第4の線路とに、予備電源線路が接続されてもよく、前記第3の線路及び前記第4の線路の前記論理回路側に断線が生じた場合に、前記予備電源線路は、前記第1のトランジスタ及び前記第2のトランジスタに前記電源からの電力を供給してもよい。論理回路と第3の線路及び第4の線路との接続が断絶しても、第3の線路及び第4の線路には予備電源線路が接続されているので、第1のトランジスタによってラッチングリレーをオン状態に設定することなく、第2のトランジスタによってラッチングリレーをオフ状態に設定することができる。この時、第2のトランジスタと並列に接続される第3のトランジスタによってもラッチングリレーをオフ状態に設定することができる。第1の態様において、前記ラッチングリレーは、コイル及び接点を有してもよく、前記コイルに流れる電流の方向が異なることによって前記接点の開状態及び閉状態が切り替えられてもよく、前記第1のトランジスタ及び前記第2のトランジスタの各々は、前記論理回路から同時に出力されるハイ信号及びロー信号の組み合わせによって駆動される一対のトランジスタによって構成されてもよく、前記第3の線路は、前記第1のトランジスタの駆動時に前記ロー信号が前記セットパルスとして出力される線路であってもよく、前記第4の線路は、前記第2のトランジスタの駆動時に前記ハイ信号が前記リセットパルスとして出力される線路であってもよく、前記論理回路及び前記第2のトランジスタが接続される第5の線路に接地線路が接続されてもよく、前記第5の線路は、前記第2のトランジスタの駆動時に前記ロー信号が前記リセットパルスとして出力される線路であってもよい。第1のトランジスタ及び第2のトランジスタの各々を一対のトランジスタによって構成する場合であっても、第1のトランジスタによってラッチングリレーの接点を閉状態に設定することなく、第2のトランジスタによってラッチングリレーの接点を開状態に設定することができる。なお、第1のトランジスタの駆動時に第2のトランジスタは非駆動に設定される一方、第2のトランジスタの駆動時に第1のトランジスタは非駆動に設定されることで、コイルに流れる電流の方向が切り替えられ、Hブリッジ回路を形成することができる。第1の態様において、前記電源及び前記ラッチングリレーが接続される線路の系統は、前記第1の線路及び前記第2の線路の少なくとも一方の系統と異なってよい。第1の線路及び第2の線路の少なくとも一方に断線が生じた場合であっても、電源からラッチングリレーに電力を供給することができ、ラッチングリレーは正常に機能することができる。第1の態様において、前記負荷は、車両に搭載される車載機器であってもよく、前記ラッチングリレーは、前記車載機器を制御する電子制御ユニットに設けられてもよく、前記電源及び前記第3のトランジスタが接続される前記第2の線路に接続されるコンデンサは、前記第2の線路に接続される前記電源として機能してもよく、前記コンデンサは、前記電子制御ユニット又は前記車両に搭載される他の電子制御ユニットに設けられてもよく、前記第1の線路に前記電源及び前記第2のトランジスタだけでなく、前記第1のトランジスタも接続されてもよく、前記第2の線路の前記系統又は前記第1の線路の前記系統の何れか一方に前記車両のイグニッションスイッチが設けられてもよく、前記第2の線路の前記系統又は前記第1の線路の前記系統の何れか他方に前記イグニッションスイッチが設けられていなくてもよい。電子制御ユニット内の既存のコンデンサを第2の線路に接続される電源として機能させることで、第2の線路の系統を第1の線路の系統と異ならせることができる。この場合、第2の線路の系統を第1の線路の系統と異ならせるために必要な回路を追加する必要がなく、コストの上昇を抑制することができる。また、イグニッションスイッチがオフされて、電源が第1の線路又は第2の線路に接続されない場合であっても、コンデンサに蓄積されている電荷を有効に利用して、電源として機能するコンデンサと接続される第3のトランジスタによってラッチングリレーをオフ状態に設定することができる。当業者は、例示した本発明に従う態様が、本発明の精神を逸脱することなく、さらに変更され得ることを容易に理解できるであろう。以下に説明する好ましい実施形態は、本発明を容易に理解するために用いられている。従って、当業者は、本発明が、以下に説明される実施形態によって不当に限定されないことを留意すべきである。図1は、本発明に従うラッチングリレー駆動回路の構成例を示す。図1の例において、ラッチングリレー2を駆動する駆動回路は、概して、論理回路1及びスイッチングトランジスタを備え、ラッチングリレー2の電磁石を形成するコイルに流れる電流を制御することができる。スイッチングトランジスタは、図1の例に限定されず、本発明の原理に従って構成することができる。図1の例において、ラッチングリレー2は、例えば1巻線型のラッチングリレーであり、オフ状態に設定されているラッチングリレー2が示されている。図1の例において、ラッチングリレー2の例えば12V電源等の電源負荷電源側の接点と負荷3側の接点とは離れて、開状態が形成されている。なお、12V電源側の接点が負荷3側の接点に近づいて接すると、閉状態が形成され、ラッチングリレー2はオン状態に設定される。負荷3は12V電源負荷電源に接続されると、供給される電力を消費することができる。図1の例において、負荷3の一端に接点が設けられ、負荷3の他端は例えばGNDレベルに接地されている。図1の例において、論理回路1は、セットパルス及びリセットパルスを出力可能であり、スイッチングトランジスタは、セットパルスにより駆動される第1のトランジスタとリセットパルスにより駆動される第2のトランジスタとで構成することができる。論理回路1は、例えば5V電源等の電源1に接続され、例えば4つの出力端子T1~T4を有する。論理回路1は、例えばGNDレベルに接地されている。論理回路1がセットパルス及びリセットパルスの何れも出力しない時、出力端子T1は、例えば5Vに設定され、出力端子T2は、例えば0VGNDレベルに設定され、出力端子T3は、例えば5Vに設定され、出力端子T4は、例えば0Vに設定される。出力端子T1~T4から出力される電圧の組み合わせにより、セットパルス又はリセットパルスの何れか一方を生成することができる。論理回路1からセットパルスを第1のトランジスタに出力している間、第1のトランジスタは、ラッチングリレー2の接点が閉状態になるように、ラッチングリレー2のコイルに電流を第1の方向に流すことができる。論理回路1からリセットパルスを第2のトランジスタに出力している間、第2のトランジスタは、ラッチングリレー2の接点が開状態になるように、ラッチングリレー2のコイルに電流を第1の方向と逆方向である第2の方向に、流すことができる。ラッチングリレー2のコイルに流れる電流の方向が異なることによってラッチングリレー2の接点の開状態及び閉状態が切り替えられる。図1の例において、ラッチングリレー2をオン状態に設定する第1のトランジスタは、例えばトランジスタTr1及びトランジスタTr4で構成することができる。ラッチングリレー2をオフ状態に設定する第2のトランジスタは、例えばトランジスタTr2及びトランジスタTr3で構成することができる。図1の例において、トランジスタTr1は、PNP型のトランジスタであり、トランジスタTr1のベースは、出力端子T1と接続されている。トランジスタTr1のエミッタは、例えば5V電源等の電源1に接続されている。また、トランジスタTr1のエミッタとベースとの間に抵抗R1が設けられている。さらに、トランジスタTr1のコレクタは、トランジスタTr2のコレクタに接続され、トランジスタTr1のコレクタとトランジスタTr2のコレクタとの接続ノードは、ラッチングリレー2のコイルの一端に接続されている。図1の例において、トランジスタTr4は、NPN型のトランジスタであり、トランジスタTr4のベースは、出力端子T4と接続されている。トランジスタTr4のエミッタは、例えばGNDレベルに接地されている。また、トランジスタTr4のエミッタとベースとの間に抵抗R4が設けられている。さらに、トランジスタTr4のコレクタは、トランジスタTr3のコレクタに接続され、トランジスタTr4のコレクタとトランジスタTr3のコレクタとの接続ノードは、ラッチングリレー2のコイルの他端に接続されている。図1の例において、トランジスタTr3は、PNP型のトランジスタであり、トランジスタTr3のベースは、出力端子T3と接続されている。トランジスタTr3のエミッタは、例えば5V電源等の電源1に接続されている。また、トランジスタTr3のエミッタとベースとの間に抵抗R3が設けられている。図1の例において、トランジスタTr2は、NPN型のトランジスタであり、トランジスタTr2のベースは、出力端子T2と接続されている。トランジスタTr2のエミッタは、例えばGNDレベルに接地されている。また、トランジスタTr2のエミッタとベースとの間に抵抗R2が設けられている。第1のトランジスタTr1,Tr4によってラッチングリレー2をオン状態に設定した後に、第2のトランジスタTr2,Tr3が故障する場合、第2のトランジスタTr2,Tr3によってラッチングリレー2をオフ状態に設定することができない。しかしながら、第2のトランジスタTr2,Tr3が故障する場合であっても、第2のトランジスタTr2,Tr3と並列に接続される第3のトランジスタによってラッチングリレー2をオフ状態に設定することができる。本発明に従うラッチングリレー駆動回路は、第3のトランジスタを備えることを特徴としている。第3のトランジスタは、第2のトランジスタTr2,Tr3と同様に、リセットパルスにより駆動される。第3のトランジスタの駆動時に、ラッチングリレー2はオフ状態に設定され、第3のトランジスタは、例えばトランジスタTr5及びトランジスタTr6で構成することができる。図1の例において、トランジスタTr6は、PNP型のトランジスタであり、トランジスタTr6のベースは、トランジスタTr3のベースに接続され、トランジスタTr6のベースとトランジスタTr3のベースとの接続ノードは、出力端子T3と接続されている。トランジスタTr6のエミッタは、例えば5V電源等の電源2に接続されている。また、トランジスタTr6のエミッタとベースとの間に抵抗R6が設けられている。トランジスタTr6のコレクタは、ラッチングリレー2のコイルの他端に接続されている。図1の例において、トランジスタTr5は、NPN型のトランジスタであり、トランジスタTr5のベースは、トランジスタTr2のベースに接続され、トランジスタTr5のベースとトランジスタTr2のベースとの接続ノードは、出力端子T2と接続されている。トランジスタTr5のエミッタは、例えばGNDレベルに接地されている。また、トランジスタTr5のエミッタとベースとの間に抵抗R5が設けられている。トランジスタTr5のコレクタは、ラッチングリレー2のコイルの一端に接続されている。図1の例において、好ましくは、第1のトランジスタTr1,Tr4の電源1側のトランジスタTr1と論理回路1が接続される線路に電源1からの電力を供給可能な予備電源線路が接続されている。同様に、第2のトランジスタTr2,Tr3のGNDレベル側のトランジスタTr2と論理回路1が接続される線路に電源2からの電力を供給可能な予備電源線路が接続されている。さらに、第2のトランジスタTr2,Tr3の電源1側のトランジスタTr3と論理回路1が接続される線路に接地可能な接地線路が接続されている。なお、予備電源線路及び接地線路については後述し、予備電源線路及び接地線路は、論理回路1側に設けられてもよい。図2は、図1のラッチングリレー2の負荷電源、第2のトランジスタTr2,Tr3が接続される電源1及び第3のトランジスタTr5,Tr6が接続される電源2の構成例を示す。図2の例において、ラッチングリレー2の負荷電源は、12V電源そのものであり、ラッチングリレー2は、12V電源に直接に接続されている。電源1は、定電圧回路4aからの出力であり、電源1は、定電圧回路4aを介して12V電源に接続されている。定電圧回路4aは、12V電源からの電力を取り込み、電源1の出力電圧は、5Vに設定されている。電源2は、定電圧回路4bからの出力であり、電源2は、定電圧回路4b及びスイッチSW例えば、イグニッションスイッチを介して12V電源に接続されている。スイッチSWがオンされる時、定電圧回路4bは、12V電源からの電力を取り込み、電源2の出力電圧は、5Vに設定されている。なお、スイッチSWは、省略してもよく、12V電源とラッチングリレー2との間に他の定電圧回路を設けてもよい。図2の例において、ラッチングリレー2、定電圧回路4a及び定電圧回路4bは、例えば電子制御ユニットECU5aに設けられ、12V電源は、直流電源であり、例えばバッテリで構成することができる。直流電源の出力電圧は、12Vに限定されず、例えば負荷3の種類に応じて設定することができる。電源1の出力電圧及び電源2の出力電圧も、5Vに限定されず、例えばスイッチングトランジスタの種類に応じて設定することができる。ECU5aは、12Vを5Vに変換するDC/DCコンバータ等の定電圧回路4a及び定電圧回路4bを内部に備えるが、定電圧回路4a及び定電圧回路4bがECU5aに設けられず、ECU5aは、例えば5Vの直流電源からの電力を入力してもよい。本発明に従うラッチングリレー駆動回路又はECU5aは、複数の電源系統を備えることを特徴としている。言い換えれば、スイッチングトランジスタは、電源1例えば5Vの直流電源から電力を供給される第2のトランジスタTr2,Tr3と、電源1と異なる電源2例えば5Vの直流電源から電力を供給される第3のトランジスタTr5,Tr6とを備えることを特徴としている。第2のトランジスタTr2,Tr3及び第3のトランジスタTr5,Tr6は、12V電源に対して並列に接続され、12V電源及び第2のトランジスタTr2,Tr3が接続される第1の線路の系統電源系統又は電源1は、12V電源及び第3のトランジスタTr5,Tr6が接続される第2の線路の系統電源系統又は電源2と異なる。なお、第1の線路には、第2のトランジスタTr2,Tr3だけでなく、第1のトランジスタTr1,Tr4も接続されている。ところで、第2のトランジスタTr2,Tr3が故障しない場合であっても、第1の線路に断線が生じると、第2のトランジスタTr2,Tr3によってラッチングリレー2をオフ状態に設定することができない。言い換えれば、定電圧回路4aが故障して電源1から電力が供給されないと、第2のトランジスタTr2,Tr3によってラッチングリレー2をオフ状態に設定することができない。しかしながら、このような場合であっても、第2のトランジスタTr2,Tr3と並列に接続され、別系統によって12V電源と接続される第3のトランジスタTr5,Tr6によってラッチングリレー2をオフ状態に設定することができる。言い換えれば、定電圧回路4aが故障しても、定電圧回路4bが正常に動作する限り、電源2から電力が供給されて、第3のトランジスタTr5,Tr6によってラッチングリレー2をオフ状態に設定することができる。また、ラッチングリレー2は、12V電源に直接に接続され、定電圧回路4a電源1及び定電圧回路4b電源2を介して12V電源負荷電源に接続されていない。12V電源及びラッチングリレー2が接続される線路の系統負荷電源系又は負荷電源は、第1の線路の系統駆動回路電源系統又は電源1及び第2の線路の系統駆動回路電源系統又は電源2と独立しており、異なっている。第1の線路及び第2の線路に断線が生じた場合であっても、12V電源負荷電源からラッチングリレー2に電力を供給することができる。但し、定電圧回路4a又は定電圧回路4bの出力電圧が負荷3に適合している場合、ラッチングリレー2は、定電圧回路4a又は定電圧回路4bから電力を供給されてもよい。図3は、ラッチングリレー2がオン状態に設定される時のラッチングリレー駆動回路の動作説明図を示す。図3の例において、出力端子T1から出力される電圧が5Vから例えば0Vに変更されると同時に、出力端子T4から出力される電圧が0Vから例えば5Vに変更される。これにより、トランジスタTr1をオン駆動する電流Ib1が電源1側から抵抗R1を介して出力端子T1に流れると同時に、トランジスタTr4をオン駆動する電流Ib4が出力端子T4から抵抗R4介してGNDレベル側に流れる。トランジスタTr1,Tr4のベースに電流Ib1,Ib4が流れると、コレクタ-エミッタ間が導通し、電流Iout1は、電源1側からトランジスタTr1、ラッチングリレー2のコイル及びトランジスタTr4を介して、GNDレベル側に流れる。電流Iout1の方向第1の方向は、ラッチングリレー2の接点を閉状態に設定して、ラッチングリレー2をオン状態に設定する。このように、一対のトランジスタTr4,Tr1第1のトランジスタは、論理回路1から同時に出力されるハイ信号T4及びロー信号T1の組み合わせによって駆動される。図4は、ラッチングリレー2がオフ状態に設定される時のラッチングリレー駆動回路の動作説明図を示す。図4の例において、出力端子T2から出力される電圧が0Vから例えば5Vに変更されると同時に、出力端子T3から出力される電圧が5Vから例えば0Vに変更される。これにより、トランジスタTr3をオン駆動する電流Ib3が電源1側から抵抗R3を介して出力端子T3に流れると同時に、トランジスタTr2をオン駆動する電流Ib2が出力端子T2から抵抗R2介してGNDレベル側に流れる。この時、トランジスタTr6をオン駆動する電流Ib6が電源2側から抵抗R6を介して出力端子T3に流れると同時に、トランジスタTr5をオン駆動する電流Ib5が出力端子T2から抵抗R5介してGNDレベル側に流れる。トランジスタTr3,Tr2,Tr6,Tr5のベースに電流Ib3,Ib2,Ib6,Ib5が流れると、コレクタ-エミッタ間が導通し、電流Iout2は、電源1及び電源2側からトランジスタTr3,Tr6、ラッチングリレー2のコイル及びトランジスタTr2,Tr5を介して、GNDレベル側に流れる。電流Iout2の方向第2の方向は、ラッチングリレー2の接点を開状態に設定して、ラッチングリレー2をオフ状態に設定する。このように、一対のトランジスタTr2,Tr3第2のトランジスタは、論理回路1から同時に出力されるハイ信号T2及びロー信号T3の組み合わせによって駆動される。一対のトランジスタTr5,Tr6第2のトランジスタも、論理回路1から同時に出力されるハイ信号T2及びロー信号T3の組み合わせによって駆動される。図5は、ラッチングリレー2のコイルに流れる電流の時間変化例を示す。図5の例において、時刻t1から時刻t2まで、セットパルスに起因する電流がラッチングリレー2のコイルに流れ、時刻t3から時刻t4まで、リセットパルスに起因する電流がラッチングリレー2のコイルに流れる。図3の電流Iout1の方向第1の方向を正の電流とすると、図4の電流Iout2の方向第2の方向は負の電流で示される。図5の例において、時刻t1で、出力端子T1から出力される電圧が5Vから0Vに変更されると同時に、出力端子T4から出力される電圧が0Vから5Vに変更され、時刻t2で、出力端子T1から出力される電圧が再び5Vに設定されると同時に、出力端子T4から出力される電圧が再び0Vに設定される。時刻t3で、出力端子T2から出力される電圧が0Vから5Vに変更されると同時に、出力端子T3から出力される電圧が5Vから0Vに変更され、時刻t4で、出力端子T2から出力される電圧が再び0Vに設定されると同時に、出力端子T3から出力される電圧が再び5Vに設定される。このようなラッチングリレー駆動回路の動作によって、セットパルス及びリセットパルスが生成される。時刻t1まで、ラッチングリレー2はオフ状態に設定され、その後、オフ状態からオン状態への変更に必要な電流を運ぶセットパルスにより、例えば時刻t2で、ラッチングリレー2はオン状態に設定される。なお、図2の例において、ラッチングリレー2のオン状態に必要なセットパルスの幅は、時刻t1から時刻t2までの期間で示されているが、例えば時刻t2よりも後の時刻まで、セットパルスが印加されてもよい。時刻t3まで、ラッチングリレー2はオン状態に設定され、その後、オン状態からオフ状態への変更に必要な電流を運ぶリセットパルスにより、例えば時刻t4で、ラッチングリレー2は再びオフ状態に設定される。なお、図2の例において、ラッチングリレー2のオフ状態に必要なセットパルスの幅は、時刻t3から時刻t4までの期間で示されているが、例えば時刻t4よりも後の時刻まで、リセットパルスが印加されてもよい。このようにして、図2の例では、セットパルス及びリセットパルスに起因して、時刻t2から時刻t4まで、ラッチングリレー2はオン状態に設定されている。図3の例において、トランジスタTr1と論理回路1が接続される線路は、第1のトランジスタTr1,Tr4の駆動時にロー信号がセットパルスとして出力される線路であり、トランジスタTr4と論理回路1が接続される線路は、第1のトランジスタTr1,Tr4の駆動時にハイ信号がセットパルスとして出力される線路である。図4の例において、トランジスタTr2と論理回路1が接続される線路は、第2のトランジスタTr2,Tr3の駆動時にハイ信号がリセットパルスとして出力される線路であり、トランジスタTr3と論理回路1が接続される線路は、第2のトランジスタTr2,Tr3の駆動時にロー信号がリセットパルスとして出力される線路である。なお、第1のトランジスタTr1,Tr4の駆動時に第2のトランジスタTr2,Tr3は非駆動に設定される一方、第2のトランジスタTr2,Tr3の駆動時に第1のトランジスタTr1,Tr4は非駆動に設定されることで、ラッチングリレー2のコイルに流れる電流の方向が切り替えられ、Hブリッジ回路を形成することができる。図6は、第2のトランジスタTr2,Tr3が故障した時のラッチングリレー駆動回路の動作説明図を示す。図6の例において、第2のトランジスタTr2,Tr3が矢印によって示され、トランジスタTr2及びトランジスタTr3の双方が故障したことが想定されている。論理回路1が正常に動作する時、ラッチングリレー2をオフ状態に設定するために、出力端子T2から出力される電圧が0Vから5Vに変更されると同時に、出力端子T3から出力される電圧が5Vから0Vに変更される。トランジスタTr6,Tr5のベースに電流Ib6,Ib5が流れると、コレクタ-エミッタ間が導通し、電流Iout2は、電源2側からトランジスタTr6、ラッチングリレー2のコイル及びトランジスタTr5を介して、GNDレベル側に流れる。電流Iout2は、ラッチングリレー2の接点を開状態に設定することができ、第2のトランジスタTr2,Tr3が故障した場合であっても、第3のトランジスタTr5,Tr6によってラッチングリレー2をオフ状態に設定することができる。なお、図6の例とは異なり、第2のトランジスタTr2,Tr3が正常に動作し、第3のトランジスタTr5,Tr6が故障することもある。第2のトランジスタTr2,Tr3の代わりに第3のトランジスタTr5,Tr6が故障する場合であっても、第2のトランジスタTr2,Tr3によってラッチングリレー2をオフ状態に設定することができる。図7は、電源1が喪失した時のラッチングリレー駆動回路の動作説明図を示す。図7の例において、電源1が矢印によって示され、例えば図2の定電圧回路4aが故障して電源1が喪失したことが想定されている。言い換えれば、電源1の喪失によって、図2の12V電源及び第2のトランジスタTr2,Tr3が接続される第1の線路に断線が生じる一方、電源2の維持によって、図2の12V電源及び第3のトランジスタTr5,Tr6が接続される第2の線路に断線が生じないことが想定されている。なお、電源1が喪失すると、出力端子T1~T4は、オープンに設定され、出力端子T1~T4も矢印によって示されている。電源1が喪失した場合であっても、トランジスタTr6,Tr5のベースに電流Ib6,Ib5が流れると、コレクタ-エミッタ間が導通し、電流Iout2は、電源2側からトランジスタTr6、ラッチングリレー2のコイル及びトランジスタTr5を介して、GNDレベル側に流れる。電流Iout2は、ラッチングリレー2の接点を開状態に設定することができ、電源1が喪失した場合であっても、電源2に接続される第3のトランジスタTr5,Tr6によってラッチングリレー2をオフ状態に設定することができる。なお、トランジスタTr2のベースに電流Ib2が流れて、電流Iout2は、トランジスタTr2を流れてもよい。図8は、論理回路1が故障した時のラッチングリレー駆動回路の動作説明図を示す。図8の例において、出力端子T1~T4が矢印によって示され、論理回路1が故障したことが想定されている。電源1が喪失した時だけでなく、論理回路1自身が故障した時も、出力端子T1~T4は、オープンに設定される。言い換えれば、論理回路1とスイッチングトランジスタとの間の信号線路において、論理回路1側に断線が生じたことが想定されている。このような場合であっても、信号線路に電源1及び電源2が予備電源として設けられている。具体的には、第1のトランジスタTr1,Tr4の電源1側のトランジスタTr1と論理回路1が接続される線路第3の線路、信号線路に電源1からの電力を供給可能な予備電源線路が接続され、第2のトランジスタTr2,Tr3のGNDレベル側のトランジスタTr2と論理回路1が接続される線路第4の線路、信号線路に電源2からの電力を供給可能な予備電源線路が接続されている。予備電源線路は、出力端子1及び出力端子2がオープンに設定される時に、トランジスタTr1及びトランジスタTr2のベース側に電力を供給可能である。論理回路1が故障した場合であっても、予備電源線路である電源2及び抵抗R8を介して第4の線路に電力が供給される。また、第2のトランジスタTr2,Tr3の電源1側のトランジスタTr3と論理回路1が接続される線路第5の線路、信号線路に接地線路GNDレベル及び抵抗9が接続されている。トランジスタTr3,Tr2のベースに電流Ib3,Ib2が流れると、コレクタ-エミッタ間が導通し、電流Iout2は、電源1側からトランジスタTr3、ラッチングリレー2のコイル及びトランジスタTr2を介して、GNDレベル側に流れる。電流Iout2は、ラッチングリレー2の接点を開状態に設定することができ、第2のトランジスタTr2,Tr3によってラッチングリレー2をオフ状態に設定することができる。予備電源線路である電源2及び抵抗R8は、トランジスタTr5のベース側にも接続され、接地線路であるGNDレベル及び抵抗9は、トランジスタTr6のベース側にも接続されている。トランジスタTr6,Tr5のベースに電流Ib6,Ib5が流れると、コレクタ-エミッタ間が導通し、電流Iout2は、電源2側からトランジスタTr6、ラッチングリレー2のコイル及びトランジスタTr5を介して、GNDレベル側に流れる。電流Iout2は、ラッチングリレー2の接点を開状態に設定することができ、第3のトランジスタTr5,Tr6によってもラッチングリレー2をオフ状態に設定することができる。なお、予備電源線路である電源1及び抵抗R7を介して第3の線路トランジスタTr1と論理回路1が接続される線路に電力が供給されている。トランジスタTr1のベース側の電源1の電圧はトランジスタTr1のエミッタ側の電源1の電圧と等しく、トランジスタTr1のベースに電流Ib1が流れることがない。従って、トランジスタTr1のコレクタ-エミッタ間が導通しない。これにより、トランジスタTr1のベース側の電源1側からラッチングリレー2のコイルに向かって電流が流れて電流Iout2と衝突することを抑制することができる。図9は、本発明に従うラッチングリレー駆動回路の他の構成例を示す。なお、図1等の構成例と同様の部分については同一の符号を付し、それらの部分についての詳細な説明を省略する。図9の例において、電源2は、コンデンサ6で構成されている。コンデンサ6の一端は、トランジスタTr6のエミッタに接続され、コンデンサ6の他端は、例えばGNDレベルに接地されている。なお、コンデンサ6は、予備電源としても機能し、コンデンサ6の一端は、抵抗R8を介してトランジスタTr2のベース側にも接続されている。ECU5aは、少なくともラッチングリレー2を備え、図9の例において、ECU5aは、ラッチングリレー駆動回路及び定電圧回路4aも含むことができる。ラッチングリレー2がオン状態又はオフ状態に設定されることにより、ECU5aは、負荷3を制御することができる。負荷3は、車両に搭載される車載機器例えば、ヘッドライトで構成することができる。ECU5aの論理回路1は、車載機器の制御に必要なセンサ、スイッチ等の図示せぬ素子からの信号を入力し、セットパルス又はリセットパルスを出力することができる。コンデンサ6電源2は、ECU5a内の既存のコンデンサであり、例えば図2の定電圧回路4bと同様に、電源1と独立して、12V電源及び第3のトランジスタTr5,Tr6が接続される第2の線路に接続される。第2の線路に接続されるコンデンサ6電源2は、12V電源として機能する。即ち、コンデンサ6に蓄積されている電荷を有効に利用して、図6等の電流Iout2を発生させることができる。なお、コンデンサ6に蓄積されている電荷で、ラッチングリレー2をオフ状態に設定でき、その電荷は、コンデンサ6の容量及びコンデンサ6に印加される電圧によって定まる。図9の例において、ラッチングリレー駆動回路は、例えば図2の定電圧回路4bを備える必要がなく、コストの上昇を抑制することができる。車両はECU5b及びイグニッションスイッチも含むことができ、コンデンサ6の代わりに、ECU5b内の既存の図示せぬコンデンサで電源2を構成してもよい。イグニッションスイッチは、図2のスイッチSWと同様に、コンデンサ6が接続される第2の線路の系統電源系統又は電源2に接続されてもよく、代替的に、図2のスイッチSWと異なり、定電圧回路4aが接続される第1の線路の系統電源系統又は電源1に接続されてもよい。イグニッションスイッチがオフされて、12V電源が第1の線路又は第2の線路に接続されない場合であっても、コンデンサ6に蓄積されている電荷を有効に利用して、ラッチングリレー2をオフ状態に設定することができる。本発明は、上述の例示的な実施形態に限定されず、また、当業者は、上述の例示的な実施形態を特許請求の範囲に含まれる範囲まで、容易に変更することができるであろう。"