伝送速度の異なる2つのポートのうちの高速のポートに入力されて前記2つのポートのうちの低速のポートから出力される高速パケットを蓄積する高速パケット用速度変換バッファと、前記低速のポートに入力されて前記高速のポートから出力される低速パケットを蓄積する低速パケット用速度変換バッファと、前記高速パケットのサイズを測定するパケットサイズ測定部と、前記高速パケットの伝送速度、前記低速パケットの伝送速度及び前記パケットサイズ測定部の測定した高速パケットのサイズを用いて、前記低速パケット用速度変換バッファにおける前記低速パケットの待機時間と前記高速パケット用速度変換バッファにおける前記高速パケットの待機時間との差分を算出する待機時間算出部と、前記高速パケット用速度変換バッファからの前記高速パケットが入力され、前記待機時間算出部の算出した前記差分の間、前記高速パケットを蓄積する待機バッファと、を備える速度変換中継装置。前記高速パケット用速度変換バッファは、前記高速のポートの伝送速度で書き込み処理を行い、前記低速のポートの伝送速度で読み出し処理を行うことによって速度変換を行い、前記低速パケット用速度変換バッファは、前記低速のポートの伝送速度で書き込み処理を行い、前記高速のポートの伝送速度で読み出し処理を行うことによって速度変換を行う請求項1に記載の速度変換中継装置。各ポートの伝送速度が異なるため、ポートp1から入力されポートp2へ出力される遅延時間とポートp2から入力されポートp1へ出力される遅延時間は異なる。このため速度変換中継装置では同じサイズのパケットが入力されても、速度変換方向に依存して遅延時間が異なるため、ネットワークが非対称となり、PTPの時刻同期精度を低下させてしまう問題がある。前記課題を解決するために、本発明は、ネットワークに接続する装置の伝送速度が異なる場合であっても、伝送速度変換時のネットワークの対称性を保持することを目的とする。上記目的を達成するために、本願発明の速度変換中継装置は、伝送速度の異なる2つのポートのうちの高速のポートに入力されて前記2つのポートのうちの低速のポートから出力される高速パケットを蓄積する高速パケット用速度変換バッファと、前記低速のポートに入力されて前記高速のポートから出力される低速パケットを蓄積する低速パケット用速度変換バッファと、前記高速パケットのサイズを測定するパケットサイズ測定部と、前記高速パケットの伝送速度、前記低速パケットの伝送速度及び前記パケットサイズ測定部の測定した高速パケットのサイズを用いて、前記低速パケット用速度変換バッファにおける前記低速パケットの待機時間と前記高速パケット用速度変換バッファにおける前記高速パケットの待機時間との差分を算出する待機時間算出部と、前記高速パケット用速度変換バッファからの前記高速パケットが入力され、前記待機時間算出部の算出した前記差分の間、前記高速パケットを蓄積する待機バッファと、を備える。本願発明の速度変換中継装置では、前記高速パケット用速度変換バッファは、前記高速のポートの伝送速度で書き込み処理を行い、前記低速のポートの伝送速度で読み出し処理を行うことによって速度変換を行い、前記低速パケット用速度変換バッファは、前記低速のポートの伝送速度で書き込み処理を行い、前記高速のポートの伝送速度で読み出し処理を行うことによって速度変換を行う。ネットワークに接続する装置の伝送速度が異なる場合であっても、ネットワークにおいて、伝送速度が変換されるポイントで本発明の装置を用いることにより、伝送速度変換時のネットワークの対称性を保持することが可能となる。添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施の例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。実施形態1図1に、本実施形態に係る速度変換中継装置の一例を示す。本実施形態に係る速度変換中継装置101は、高速パケット用速度変換バッファ11と、低速パケット用速度変換バッファ12と、パケットサイズ測定部13と、待機時間算出部14と、待機バッファ15と、を備える。本実施形態に係る速度変換中継装置101は異なる伝送速度のポートを複数有する。例えば、本実施形態に係る速度変換中継装置は、高速パケットが入力されるポートp1と、低速のパケットが入力されるポートp2と、を備える。高速パケット用速度変換バッファ11は、ポートp1に入力されてポートp2から出力される高速パケットを蓄積する。高速パケット用速度変換バッファ11は、伝送速度の速いポートp1の速度で書き込み処理を行い、伝送速度の遅いポートp2の速度で読み出し処理を行うことによって速度変換を行う。高速パケットが高速パケット用速度変換バッファ11に書き込まれてから読み出されるまでの時間が高速パケットの待機時間となる。低速パケット用速度変換バッファ12は、ポートp2に入力されてポートp1から出力される低速パケットを蓄積する。低速パケット用速度変換バッファ12は、低速のポートp2の伝送速度で書き込み処理を行い、高速のポートp1の伝送速度で読み出し処理を行うことによって速度変換を行う。低速パケットが低速パケット用速度変換バッファ12に書き込まれてから読み出されるまでの時間が低速パケットの待機時間となる。パケットサイズ測定部13は、高速パケット用速度変換バッファ11に格納される際に高速パケットのサイズを測定する。待機時間算出部14は、パケットサイズ測定部13からの高速パケット用速度変換バッファ11に入力したパケットのサイズと伝送速度の遅いポートp2での伝送速度情報を基に、伝送速度が遅いポートp2から伝送速度が速いポートp1に存在する低速パケット用速度変換バッファ12内での待機時間を算出し、その待機時間と同じになるように当該パケットにさらに待機させるべき時間を算出する。例えば、低速パケットの伝送速度及びパケットサイズ測定部13の測定した高速パケットのサイズを用いて、低速パケット用速度変換バッファ12における低速パケットの待機時間を算出するとともに、高速パケットの伝送速度及びパケットサイズ測定部13の測定した高速パケットのサイズを用いて、高速パケット用速度変換バッファ11における高速パケットの待機時間を算出する。そして、待機時間算出部14は、低速パケット用速度変換バッファ12における低速パケットの待機時間と高速パケット用速度変換バッファ11における高速パケットの待機時間との差分を算出する。待機バッファ15は、高速パケット用速度変換バッファ11からの高速パケットが入力され、待機時間算出部14の算出した差分の間、例えば待機時間算出部14で出力された待機時間分当該パケットを蓄積させる。上記の提案する速度変換中継装置101によれば、同じサイズのパケットに関して、伝送速度が速いポートp1から入力し伝送速度の遅いポートp2へ出力するときの速度変換中継装置101内の遅延時間と、伝送速度が遅いポートp2から入力し、伝送速度の速いポートp1へ出力するときの速度変換中継装置101内の遅延時間が等しくなり、速度変換中継装置101内において、対称な遅延時間となる。実施形態2本形態では、図2で示されるようなPTPを用いた時刻同期システム例に関して、PTPマスター51とPTPスレーブ52の伝送速度が異なる場合についてパケットネットワーク内に存在する提案する速度変換中継装置内の遅延時間に関して説明する。図2では、PTPマスター51の伝送速度は1Gbps、PTPスレーブ52の伝送速度は100Mbpsとした。また、PTPマスター51から送出されるSyncメッセージ、PTPスレーブ52から送出されるDelay_Reqメッセージパケットのサイズは90Byteとした。つまり、パケットネットワーク内に存在する図1で構成される提案する速度変換中継装置101では、ポートp1のインタフェースは1GbEとなり、ポートp2のインタフェースは100MbEとなる。ここで、90Byteのパケットが本速度変換中継装置101内を入力した際の内部の処理に関して説明する。まずは、ポートp1からポートp2にパケットが通過する場合に関してSyncMessageが通過する場合に関して説明する。ポートp1にSyncメッセージパケットが入力されると、高速パケット用速度変換バッファ11にポートp1の処理速度1Gbpsでパケットが格納される。パケットが完全に格納されたことを確認すると、瞬時に高速パケット用速度変換バッファ11はポートp2の処理速度100Mbpsで出力される。出力されたパケットは待機バッファ15に再度格納され、待機時間算出部14から伝送される待機時間に即してポートp2へ出力される。このとき、高速パケット用速度変換バッファ11ではパケットの先頭ビットおよび末尾ビットが格納されたタイミングで信号をパケットサイズ測定部13に送信する。前述の信号を基に、パケットサイズ測定部13では先頭ビットのときと末尾ビットのときの信号の間隔を測定し、高速パケット用速度変換バッファ11に格納されたパケットのサイズが90Byteであることを認識する。認識された値は次段の待機時間算出部14に送信される。待機時間算出部14ではまず、Syncメッセージがポートp2からポートp1へ伝送される途中に通過する低速パケット用速度変換バッファ12での遅延時間に関して推定する。ここでは、Syncメッセージのパケットサイズが90byte、ポートp2の処理速度が100Mbpsであるので、前記遅延時間は90byte×8/100Mbps=7.2secとなる。次に、実際に高速パケット用速度変換バッファ11で生じた遅延時間に関して算出を行う。先ほどの遅延時間の算出と同様に、90byte×8/1Gbps=0.72secとなる。そこで、待機時間算出部14ではこれら2つの遅延時間の差である6.48secが待機バッファ15の待機時間であると通知する。その結果、ポートp1からポートp2へとSyncメッセージパケットが通過する際の遅延時間は6.480.72=7.2secとなる。一方、Delay_Reqメッセージはポートp2に入力され、ポートp1から出力される。このとき、Delay_Reqメッセージは速度変換中継装置101内において、低速パケット用速度変換バッファ12に格納される。このときの遅延時間は90byte×8/100Mbps=7.2secとなる。以上より、Syncメッセージが本速度変換中継装置101を通過する遅延時間とDelay_Reqメッセージが本装置を通過する遅延時間が等しいことが分かり、PTPマスター51とPTPスレーブ52の伝送速度が異なる場合であっても、速度変換中継装置101においてネットワークの対称性が保持されていることが分かる。