"制御電圧に応じて容量成分が制御される可変容量素子と、前記可変容量素子に直列に接続された直列容量素子と、前記可変容量素子と前記直列容量素子とから構成される直列回路に並列に接続された並列容量素子と、前記可変容量素子と前記直列容量素子とから構成される直列回路に並列に接続され、誘導成分とを有する電圧制御発振回路において、前記直列容量素子及び前記並列容量素子は、各々、その容量成分を切り換え可能に構成されており、前記直列容量素子の容量成分及び前記並列容量素子の容量成分を切り換えることにより、前記制御電圧に対する発振周波数の変化量が調整されており、前記直列容量素子、及び、前記並列容量素子は、キャパシタと、前記キャパシタと直列に接続されており前記キャパシタの接続を切り換えるスイッチ手段とから構成される回路が複数並列に接続されている構成であり、前記直列容量素子の容量成分及び前記並列容量素子の容量成分を切り換えることにより、前記制御電圧に対する前記発振周波数の変化量を低周波数帯域側と高周波数帯域側とで均等になるように調整されていることを特徴とする電圧制御発振回路。前記可変容量素子と接続されたバイアス回路を有し、前記可変容量素子は、前記バイアス回路から供給されるバイアス電圧と、前記制御電圧との差電圧に応じて容量成分が制御される請求項1記載の電圧制御発振回路。基準発振信号を出力する基準発振器と、当該PLL回路の出力信号を分周する分周器と、前記基準発振信号と、前記分周器で分周された信号とが供給され、前記基準発振信号と前記分周された信号との位相差に応じた位相差信号を出力する位相比較器と、前記位相差信号から高周波成分を除去した制御電圧を出力するループフィルタと、前記制御電圧に応じて容量成分が制御される可変容量素子を有し、前記容量成分の変化により発振周波数を制御する電圧制御発振回路と、前記容量成分の調整を行う制御回路と、を有するPLL回路であって、前記電圧制御発振回路は、前記可変容量素子に直列に接続された直列容量素子と、前記可変容量素子と前記直列容量素子とから構成される直列回路に並列に接続された並列容量素子と、前記可変容量素子と前記直列容量素子とから構成される直列回路に並列に接続され、誘導成分とを有し、前記直列容量素子及び前記並列容量素子は、各々、その容量成分を切り換え可能に構成されており、前記制御回路は、前記制御電圧に対する前記発振周波数の変化量が、低周波数帯域側と高周波数帯域側とで均等になるように前記直列容量素子及び前記並列容量素子を切り換えるPLL回路。前記制御回路は、前記直列容量素子及び前記並列容量素子を切り換えて、最小周波数と低周波数側に隣接するバンドの差分である第1ガードバンドと、最大周波数と高周波数側に隣接するバンドとの差分である第2ガードバンドとを検出し、前記直列容量素子及び前記並列容量素子の容量を、前記第1ガードバンドと前記第2ガードバンドとの偏差が最小となるように切り換える請求項3記載のPLL回路。しかるに、従来の電圧制御発振回路では、制御電圧に対する周波数の関係を調整するときには、固定キャパシタCp11、Cp12の容量を変化させることにより、図11に示すように高周波数帯域側を圧縮させて調整を行っていたため、制御電圧に対する発振周波数の変化量を所望の特性に調整することができなかった。本発明は上記の点に鑑みてなされたもので、制御電圧に対する周波数の変化量を自由に調整できる電圧制御発振回路及びPLL回路を提供することを目的とする。本発明は、制御電圧に応じて容量成分が制御される可変容量素子と、前記可変容量素子に直列に接続された直列容量素子と、前記可変容量素子と前記直列容量素子とから構成される直列回路に並列に接続された並列容量素子と、前記可変容量素子と前記直列容量素子とから構成される直列回路に並列に接続され、誘導成分とを有する電圧制御発振回路において、前記直列容量素子及び前記並列容量素子は、各々、その容量成分を切り換え可能に構成されており、前記直列容量素子の容量成分及び前記並列容量素子の容量成分を切り換えることにより、前記制御電圧に対する発振周波数の変化量が調整されており、前記直列容量素子、及び、前記並列容量素子は、キャパシタと、前記キャパシタと直列に接続されており前記キャパシタの接続を切り換えるスイッチ手段とから構成される回路が複数並列に接続されている構成であり、前記直列容量素子の容量成分及び前記並列容量素子の容量成分を切り換えることにより、前記制御電圧に対する前記発振周波数の変化量を低周波数帯域側と高周波数帯域側とで均等になるように調整されていることを特徴とする。本発明は、基準発振信号を出力する基準発振器と、当該PLL回路の出力信号を分周する分周器と、前記基準発振信号と、前記分周器で分周された信号とが供給され、前記基準発振信号と前記分周された信号との位相差に応じた位相差信号を出力する位相比較器と、前記位相差信号から高周波成分を除去した制御電圧を出力するループフィルタと、前記制御電圧に応じて容量成分が制御される可変容量素子を有し、前記容量成分の変化により発振周波数を制御する電圧制御発振回路と、前記容量成分の調整を行う制御回路と、を有するPLL回路であって、前記電圧制御発振回路は、前記可変容量素子に直列に接続された直列容量素子と、前記可変容量素子と前記直列容量素子とから構成される直列回路に並列に接続された並列容量素子と、前記可変容量素子と前記直列容量素子とから構成される直列回路に並列に接続され、誘導成分とを有し、前記直列容量素子及び前記並列容量素子は、各々、その容量成分を切り換え可能に構成されており、前記制御回路は、前記制御電圧に対する前記発振周波数の変化量が、低周波数帯域側と高周波数帯域側とで均等になるように前記直列容量素子及び前記並列容量素子を切り換えることを特徴とする。本発明によれば、直列容量素子及び並列容量素子を各々その容量成分を切り換え可能な構成とし、直列容量素子の容量成分及び並列容量素子の容量成分を切り換えて、制御電圧に対する発振周波数の変化量を調整することにより、制御電圧に対する周波数の変化量の設定を比較的自由に設定することが可能となる。図1は本発明の一実施例の回路構成図を示す。本実施例の電圧制御発振回路100は、インダクタL、可変容量素子Cv1、Cv2、直列容量素子Cs1、Cs2、並列容量素子Cp1、Cp2、トランジスタQ1~Q4、バイアス回路111から構成されている。可変容量素子Cv1、Cv2は、可変容量ダイオードから構成されている。可変容量素子Cv1はカソードに可変容量素子Cv2が接続され、アノードに直列容量素子Cs1の一端が接続されている。可変容量素子Cv2はカソードに可変容量素子Cv1のカソードが接続され、アノードに直列容量素子Cs2の一端が接続されている。可変容量素子Cv1のカソードと可変容量素子Cv2のカソードとの接続点には、制御電圧Vcntが供給される。また、可変容量素子Cv1、Cv2のアノードは、バイアス回路111に接続されており、バイアス回路111からバイアス電圧Vb1、Vb2が印加されている。これにより、可変容量素子Cv1、Cv2は、制御電圧Vcntとバイアス電圧Vb1、Vb2との差電圧に応じてその容量が変化する。可変容量素子Cv1、Cv2の容量が変化することによって容量成分が変化して、制御電圧Vcntに対する発振周波数の変化量が変化する。バイアス回路111は抵抗R11、R21、R22、及び、ダイオードD1から構成されている。抵抗R11は一端に電源電圧Vccが印加されており、他端にダイオードD1のアノードが接続されている。ダイオードD1はアノードに抵抗R11の他端が接続され、カソードは接地されている。ダイオードD1には、電源電圧Vccが抵抗R11を介して印加されており、抵抗R11との接続点に順方向電圧が発生する。ダイオードD1と抵抗R11との接続点に発生した順方向電圧は、抵抗R21を介して可変容量素子Cv1のアノードと直列容量素子Cs1の一端との接続点に印加されるとともに、抵抗R22を介して可変容量素子Cv2のアノードと直列容量素子Cs1の一端との接続点に印加される。これによって、可変容量素子Cv1、Cv2のアノードがバイアスされる。このとき、ダイオードD1の順方向電圧は負の温度特性を有する。したがって、可変容量素子に与えるバイアス電圧に正の温度係数を与え、容量に対しては負の温度係数を与える。一般に可変容量素子の容量は正の温度係数を有するので相殺することができる。図2は直列容量素子Cs1、Cs2及び並列容量素子Cp1、Cp2のブロック構成図を示す。直列容量素子Cs1、Cs2及び並列容量素子Cp1、Cp2は、キャパシタC0、C1~C4及びスイッチSW1~SW4から構成されている。キャパシタC0には、キャパシタC1~C4がスイッチSW1~SW4を介して並列に接続されている。スイッチSW1をオンすることによりキャパシタC1がキャパシタC0に並列に接続され、スイッチSW2をオンすることによりキャパシタC2がキャパシタC0に並列に接続され、スイッチSW3をオンすることによりキャパシタC3がキャパシタC0に並列に接続され、スイッチSW4をオンすることによりキャパシタC4がキャパシタC0に並列に接続される。直列容量素子Cs1、Cs2及び並列容量素子Cp1、Cp2は、スイッチSW1~SW4をオンすることにより、容量が増加するように容量を切り換えることが可能とされている。直列容量素子Cs1、Cs2の容量と並列容量素子Cp1、Cp2の容量とを調整することにより制御電圧に対する低周波数帯域側の周波数変化及び高周波数帯域側の周波数変化を均等することができる。これにより制御電圧に対してリニアに周波数を変化させることが可能となる。適用例図3は本発明の一実施例の適用例のブロック構成図を示す。本適用例のPLL回路200は、例えば、1チップの半導体装置に搭載されており、本実施例の電圧制御発振回路100、分周器211,位相比較器212、ループフィルタ213、制御回路215から構成されている。電圧制御発振回路100の発振出力foutは、出力端子Toutから出力されるとともに、分周器211に供給される。分周器211は、電圧制御発振回路100の発振出力を分周する。分周器211で分周された信号は、位相比較器212に供給される。位相比較器212には、基準発振器213から基準発振信号frefが供給されており、分周器211から供給された信号と基準発振器213からの基準発振信号frefとを比較し、その位相差に応じた位相差信号を出力する。位相比較器212の位相差信号は、ループフィルタ214に供給される。ループフィルタ2134、ローパスフィルタ、積分回路から構成されており、位相差信号から高周波成分を除去した信号を出力する。ループフィルタ214の出力は、電圧制御発振回路100に制御電圧Vcntとして供給される。電圧制御発振回路100は、ループフィルタ214から供給された制御電圧Vcntに応じて発振周波数を制御する。これによって、PLL回路200は、基準発振信号frefに位相同期した発振出力foutを出力することができる。制御回路215は、外部からの指示に応じてバンド切換、及び、直列容量素子Cs1、Cs2の容量と並列容量素子Cp1、Cp2の容量とを調整する処理を行っている。調整動作次に制御回路215による電圧制御発振回路100の制御電圧に対する出力周波数の調整処理について説明する。図4は制御回路215による調整処理の処理フローチャートを示す。制御回路215は、まず、ステップS1-1で所定のバンドにおける制御電圧に対する出力周波数の粗調整を行う。次に制御回路215は、ステップS1-2でカバーレンジを測定するためのカバーレンジ測定処理を実行する。カバーレンジ測定処理は、選択されたバンドのカバーレンジを測定する処理である。なお、カバーレンジ測定処理について後で図面と共に説明を行う。次に、制御回路215は、ステップ1-3で変調感度を調整する変調感度調整処理を実行する。変調感度調整処理は、直列容量素子Cs1、Cs2を切り換えることにより、変調感度が規定範囲内となるように調整する処理である。次に、制御回路215は、ステップS1-4で直列容量素子Cs1、Cs2及び並列容量素子Cp1、Cp2を切り換えることによりカバーレンジを調整するカバーレンジ調整処理を実行する。カバーレンジ調整処理は、カバーレンジ測定処理により測定された最低周波数fminと最大周波数fmaxが規定値内に収まるように直列容量素子Cs1、Cs2及び並列容量素子Cp1、Cp2を切り換える処理である。制御回路215は、ステップS1-5で全バンドについてステップS1-1~S1-4による調整が終了すると、ステップS1-6で直列容量素子Cs1、Cs2及び並列容量素子Cp1、Cp2の調整値を決定する。次に制御回路215は、ステップS1-7でカバーレンジを確認し、ステップS1-8でカバーレンジが規格を満足していれば、処理を終了し、規格を満足していなければ、ステップS1-9で外部にエラー通知を発行する。次に、ステップS1-1の粗調整処理について説明する。図5は粗調整処理の処理フローチャートを示す。粗調整処理は、ステップS2-1で基準発振器213の基準発振信号fref、及び、分周器211の分周比を所定の値に設定して、PLLをかける。次に制御回路215は、ステップS2-2、S2-3で直列容量素子Cs1、Cs2の及び並列容量素子Cp1、Cp2のスイッチSW1~SW4を制御して、直列容量素子Cs1、Cs2の及び並列容量素子Cp1、Cp2の容量を切り換えつつ、制御電圧Vcntをモニタして、制御電圧Vcntが基準電圧Vrefに近似するように直列容量素子Cs1、Cs2の及び並列容量素子Cp1、Cp2の容量を調整する。以上により粗調整が終了する。次にステップS1-2のカバーレンジ測定処理について説明する。図6はカバーレンジ測定処理の処理フローチャートを示す。まず、制御回路215は、ステップS3-1で分周器211を制御することにより、PLL設定周波数を可変し、ステップS3-2で制御電圧Vcntが最小電圧Vminのときの最小周波数fmin及び最大電圧Vmaxのときの周波数fmaxを検出する。制御回路215は、ステップS3-3で検出した最小周波数fmin及び最大周波数fmaxが設定周波数範囲内にあるは否かを判定する。制御回路215は、ステップS3-3で最小周波数fmin及び最大周波数fmaxが設定周波数範囲内にあるときには処理を終了し、最小周波数fmin及び最大周波数fmaxが設定周波数範囲外のときには、ステップS3-4で外部にエラー通知を発行する。以上によりカバーレンジの測定が終了する。次にステップS1-3の変調感度調整処理について説明する。図7は変調感度調整処理の処理フローチャートを示す。制御回路215は、ステップS4-1で最小周波数fminと最大周波数fmax、及び、制御電圧の最小値Vmaxと最大値Vminとから変調感度を算出する。変調感度kは、最小周波数fminと最大周波数fmaxの差分を制御電圧の最小値Vmaxと最大値Vminとの差分で除算したものであり、例えば、k=fmax-fmin/Vmax-Vminで求められる。制御回路215は、ステップS4-2で変調感度が規定範囲にあるか否かを判定する。制御回路215は、ステップS4-2で変調感度が規定範囲内であれば、処理を終了する。また、制御回路215は、ステップS4-2で変調感度が規定範囲内になければ、ステップS4-3で変調感度算出回数が所定回数か否かを判定する。制御回路215は、ステップS4-3で変調感度調整回数が所定回数内であれば、ステップS4-4、S4-5でステップS1-1の粗調整処理及びステップS1-2のカバーレンジ測定処理を実行して、ステップS4-1に戻って再び変調感度kを検出する。制御回路215は、ステップS4-3で変調感度調整回数が所定回数になると、ステップS4-6でエラー通知を外部に発行して処理を終了する。以上により変調感度調整処理が終了する。次に、ステップS1-4のカバーレンジ調整処理について説明する。図8はカバーレンジ調整処理の処理フローチャートを示す。制御回路215は、ステップS5-1で直列容量素子Cs1、Cs2及び並列容量素子Cp1、Cp2を切り換えつつ、ステップS5-2で最小周波数fminと低周波数側に隣接するバンドfBLの差分であるガードバンドgb1=fmin-fBL、及び、最大周波数fmaxと高周波数側に隣接するバンドfBHとの差分であるガードバンドgb2=fmax-fBHを検出する。制御回路215は、ステップS5-3でガードバンドの偏差gb1gb2が最小となるときの直列容量素子Cs1、Cs2及び並列容量素子Cp1、Cp2の容量を取得し、ステップS5-4でこのときの直列容量素子Cs1、Cs2及び並列容量素子Cp1、Cp2の設定値を調整値に設定する。以上によりカバーレンジ調整処理が終了する。図9は制御電圧に対する発振周波数の特性図を示す。本実施例によれば、図9に示されるように直列容量素子Cs1、Cs2の容量を切り換えることにより、図9に実線及び破線で示すように制御電圧Vcntの中心電圧Vcnt0を中心として低周波数帯域側及び高周波数帯域側で対称に特性を切り換えることができる。以上、本実施例によれば、直列容量素子Cs1、Cs2及び並列容量素子Cp1、Cp2を各々その容量成分を切り換え可能な構成とし、直列容量素子Cs1、Cs2の容量成分及び並列容量素子Cp1、Cp2の容量成分を切り換え、制御電圧Vcntに対する発振周波数の変化量を調整することにより、制御電圧Vcntに対する周波数変化量の設定を比較的自由に設定することが可能となる。本実施例によれば、制御電圧Vcntに対する発振周波数の変化量をリニアにすることができるため、PLL回路のループ特性を大幅に改善できる。これにより、必要とする発振周波数の範囲を確実に制御電圧の範囲内に納めることができるので、発振周波数の中心と制御電圧の中心とを確実に一致させることができ、これによって、発振周波数の範囲を拡大することができる。なお、本発明は上記の実施例に限定されるものではなく、本発明の請求の範囲を逸脱しない範囲で種々の変形例が考えられる。"