所定時間間隔毎に同期信号を有する映像信号が入力され、入力された映像信号を処理する処理手段と、前記処理手段の前段で前記同期信号を検出する検出部を備え、該検出部によって前記同期信号が検出された場合に前記映像信号の信号レベルを調整する調整手段と、前記検出部の検出結果に基づいて前記処理手段の消費電力を抑制するように制御する制御手段と、を含む信号処理装置。前記制御手段は、前記検出部によって前記同期信号が所定期間検出されなかった場合に前記処理手段の消費電力を抑制するように制御する請求項1に記載の信号処理装置。前記制御手段は、更に、前記処理手段の消費電力が抑制された状態で前記検出部によって前記同期信号が検出された場合に前記処理手段の消費電力の抑制を解除するように制御する請求項2に記載の信号処理装置。通常時の信号レベルが前記処理手段の消費電力の抑制を指示することを示す抑制指示レベルであり、該抑制指示レベルから前記処理手段の消費電力の抑制解除を指示することを示す解除指示レベルに遷移可能な指示信号を出力する出力手段を更に含み、前記制御手段は、前記検出部によって前記同期信号が前記所定期間検出されなかった場合に前記指示信号の信号レベルを前記抑制指示レベルから前記解除指示レベルに遷移させると共に該解除指示レベルを前記検出部によって前記同期信号が検出されるまで保持するように前記出力手段を制御する請求項3に記載の信号処理装置。前記制御手段は、前記所定期間をカウントすると共に前記検出部によって前記同期信号が検出された場合にカウント値がリセットされるカウンタ回路、及び前記検出部によって前記同期信号が検出されなくなってから前記カウンタ回路によって前記所定期間がカウントされた場合に前記指示信号の信号レベルを前記抑制指示レベルから前記解除指示レベルに遷移させるRS型フリップフロップを有する請求項4に記載の信号処理装置。前記処理手段を、アナログフロントエンド及びADコンバータの少なくとも1つとした請求項1~請求項5の何れか1項に記載の信号処理装置。前記処理手段の処理動作を停止することにより前記処理手段の消費電力を抑制する請求項1~請求項6の何れか1項に記載の信号処理装置。請求項1~請求項7の何れか1項に記載の信号処理装置を1チップ化した半導体装置。請求項1~請求項7の何れか1項に記載の信号処理装置と、前記信号処理装置から出力される信号に応じた映像を表示する表示手段と、を含む映像表示装置。請求項8に記載の半導体装置と、前記半導体装置から出力される信号に応じた映像を表示する表示手段と、を含む映像表示装置。しかしながら、特許文献1に記載の技術では、入力映像信号を検出する信号検出部を新たに用意する必要があるため、回路規模の大型化を招く、という問題点があった。本発明は上記問題点を解決するために成されたものであり、回路規模の大型化を抑制しつつ効率的な省電力化を図ることができる信号処理装置、半導体装置及び映像表示装置を提供することを目的とする。上記目的を達成するために、請求項1に記載の信号処理装置を、所定時間間隔毎に同期信号を有する映像信号が入力され、入力された映像信号を処理する処理手段と、前記処理手段の前段で前記同期信号を検出する検出部を備え、該検出部によって前記同期信号が検出された場合に前記映像信号の信号レベルを調整する調整手段と、前記検出部の検出結果に基づいて前記処理手段の消費電力を抑制するように制御する制御手段と、を含んで構成した。上記目的を達成するために、請求項8に記載の半導体装置を、請求項1~請求項7の何れか1項に記載の信号処理装置を1チップ化したものとした。上記目的を達成するために、請求項9に記載の映像表示装置を、請求項1~請求項7の何れか1項に記載の信号処理装置と、前記信号処理装置から出力される信号に応じた映像を表示する表示手段と、を含んで構成した。上記目的を達成するために、請求項10に記載の半導体装置を、請求項8に記載の半導体装置と、前記半導体装置から出力される信号に応じた映像を表示する表示手段と、を含んで構成した。本発明によれば、回路規模の大型化を抑制しつつ効率的な省電力化を図ることができる、という効果が得られる。以下、図面を参照して、本発明を実施するための形態の例について詳細に説明する。なお、以下では、所定時間間隔例えば10μs毎に同期信号を有すると共に映像を示すアナログ映像信号が入力され、入力されたアナログ映像信号をAD変換して得られたデジタル映像信号に応じた映像を画面に表示する映像表示装置例えば液晶ディプレイ、プラズマディスプレイ、有機ELディスプレイなどを例に挙げて説明する。また、映像表示装置に搭載されている各回路は電源図示省略から供給される電力を受けて駆動する。図1は、本実施の形態に係る映像表示装置10の構成の一例を示すブロック図である。図1に示すように、映像表示装置10は、入力部12、映像処理部14、表示制御部16及び表示部18を含んで構成されており、これらは直列に接続されている。アナログ映像信号が入力部12に入力され、映像処理部14は入力部12に入力されたアナログ映像信号に対して各種信号処理を施してデジタル映像信号を出力する。表示制御部16は、映像処理部14から入力されたデジタル映像信号に基づいて表示部18を制御する。表示部18は、表示制御部16の制御下でデジタル映像信号により示される映像を画面に表示する。なお、映像処理部14、表示制御部16及び表示部18は各々の処理動作に伴って電力を消費することは言うまでも無い。図2は、本実施の形態に係る映像処理部14の構成の一例を示すブロック図である。図2に示すように、映像処理部14は、入力部12からアナログ映像信号が入力される入力端14A、及び映像処理部14によって各種信号処理が施されて得られたデジタル映像信号を後段の表示制御部16に出力する出力端14Bを備えている。また、映像処理部14は、処理手段の一例である2入力1出力の回路構成とされたAFE20、1入力1出力の回路構成とされたADC22、調整手段の一例である1入力2出力の回路構成とされたクランプ部24及び制御手段の一例である1入力1出力の回路構成とされた制御部25を含んで構成されており、1チップ化された半導体装置とされている。クランプ部24の入力端は入力端14Aに接続されている。クランプ部24の一方の出力端は制御部25の入力端に接続されている。クランプ部24の他方の出力端はAFE20の一方の入力端に接続されている。制御部25の出力端はAFE20の他方の入力端に接続されている。AFE20の出力端はADC22の入力端に接続されている。ADC22の出力端は後段の回路図示省略を介して出力端14Bに接続されている。AFE20は、入力されたアナログ映像信号をAD変換する際に発生し得るノイズを最小限に抑えるべく、アナログ映像信号の波形を整形するようにアナログ映像信号の信号レベルを調整する回路である。ADC22は、AFE20によって信号レベルが調整されたアナログ映像信号をデジタル変換することによってデジタル映像信号を生成して出力する回路である。ADC22の後段ではADC22から出力されたデジタル映像信号に対して更に各種信号処理が施され、これによって最終的に得られたデジタル映像信号が出力端14Bから後段の表示制御部16に出力される。クランプ部24は、入力されたアナログ映像信号に含まれる同期信号を検出する同期信号検出機能を有すると共に、同期信号検出機能によって同期信号が検出された場合にアナログ映像信号を基準レベルでクランプしてからADC22に出力する。制御部25は、クランプ部24の同期信号検出機能による検出結果一例としてクランプ24から出力される検出信号に基づいてAFE20の消費電力を抑制するように制御する。なお、制御部25は、AFE20に対して指示を与える指示信号であるパワーダウン信号EN信号を出力しており、パワーダウン信号の信号レベルを遷移させることによってAFE20の動作を制御している。具体的には、アクティブの信号レベルがAFE20の消費電力の抑制を指示することを示し、インアクティブの信号レベルがAFE20の消費電力の抑制解除を指示することを示している。ここで言う消費電力の抑制を指示するとは、AFE20の処理動作の停止を指示することであり、消費電力の抑制解除を指示するとは、AFE20の処理動作の停止解除を指示することである。従って、AFE20は、パワーダウン信号の信号レベルがアクティブの場合に処理動作を停止し、AFE20は、パワーダウン信号の信号レベルがインアクティブの場合に処理動作の停止を解除する。このように本実施の形態に係る映像表示装置10は、AFE20の処理動作を停止することによりAFE20の消費電力を抑制するように構成されている。図3は、本実施の形態に係るクランプ部24の構成の一例を示す構成図である。図3に示すように、クランプ部24は、アナログ映像信号にもともと重畳していた直流電圧をクランプ容量によりカットした後、同期信号が検出された場合にアナログ映像信号を基準レベルにクランプしてからAFE20に出力するように構成されており、電源VDD、電流源24A、定電流回路24B、コンパレータ24C及びクランプ容量の一例であるコンデンサ24Dを含んで構成されている。コンデンサ24Dの一方の電極は図2に示す入力端14Aに、他方の電極はコンパレータ24Cの入力端に各々接続されている。コンパレータ24Cの入力端と電源VDDとの間には電流源24Dが挿入されている。また、コンパレータ24Cの入力端と接地点との間には定電流回路24Bが挿入されている。電流源24Dは、コンパレータ24Cの出力に応じて電流出力が制御される。電流源24Dはコンデンサ24Dを充電し、定電流回路24Bはコンデンサ24Dを放電する。従って、基準レベルでクランプされたアナログ映像信号はコンパレータ24Cの入力端から取り出されてAFE20に出力される。コンパレータ24Cは、アナログ映像信号に含まれる同期信号を検出する検出部として機能し、上記の同期信号検出機能を実現するためのものである。コンパレータ24Cは、通常時信号レベルがローレベルの検出信号を出力しており、同期信号を検出した場合に検出信号の信号レベルをハイレベルに遷移させる。コンパレータ24Cは、差動回路を有する電圧比較回路であり、反転入力端がコンパレータ24Cの入力端とされて定電流回路24B、コンデンサ24D及び電流源24Dに接続され、非反転入力端図示省略には比較用の基準電圧であるクランプ電圧が印加されている。従って、コンパレータ24Cは、反転入力端に印加された電圧の大きさが非反転入力端に印加されているクランプ電圧の大きさ未満の場合、クランプ部24の出力端であるコンパレータ24Cの出力端から出力される検出信号の信号レベルをローレベルとし、反転入力端に印加された電圧の大きさが非反転入力端に印加されているクランプ電圧の大きさ以上の場合、検出信号の信号レベルをハイレベルとする。図4は、本実施の形態に係る制御部25の構成の一例を示す構成図である。制御部25は、カウンタ回路25A及び出力手段の一例であるRS型フリップフロップ25Bを含んで構成されている。カウンタ回路25Aは、いわゆる10ビットカウンタと称される回路であり、クロック端、リセット端及びQ端を備えている。クロック端にはクロック信号CLKが入力される。リセット端はクランプ部24に含まれるコンパレータ24Cの出力端に接続されており、コンパレータ24Cから出力された検出信号が入力される。カウンタ回路25Aは、リセット端に信号レベルがハイレベルの検出信号が入力されるとカウント値をリセットし、リセット端に信号レベルがハイレベルの検出信号が入力されることなく10ビット1024クロックをカウントした場合にQ端からキャリー信号を出力する。RS型フリップフロップ25Bは、セット端、リセット端及びQ端を備えている。セット端はカウンタ回路25AのQ端に接続されている。リセット端はクランプ部24に含まれるコンパレータ24Cの出力端に接続されており、コンパレータ24Cから出力された検出信号が入力される。Q端はAFE20の他方の入力端に接続されており、パワーダウン信号を出力する。RS型フリップフロップ25Bは、通常時初期状態時パワーダウン信号の信号レベルをインアクティブとしており、セット端にキャリー信号が入力されるとパワーダウン信号の信号レベルをインアクティブからアクティブに遷移させる。但し、セット端にキャリー信号が入力されるのに伴ってリセット端に信号レベルがハイレベルの検出信号が入力された場合はパワーダウン信号の信号レベルをインアクティブのまま保持する。また、パワーダウン信号の信号レベルがアクティブにされた状態でリセット端に信号レベルがローレベルの検出信号が入力された場合はパワーダウン信号の信号レベルをアクティブのまま保持する。次に上記のように構成された映像表示装置10の動作を説明する。入力部12に入力されたアナログ映像信号は先ず映像処理部14に取り込まれる。映像処理部14に取り込まれたアナログ映像信号はクランプ部24に入力され、クランプ部24にて基準レベルでクランプされてAFE20に出力される。アナログ映像信号はAD変換の前処理として信号レベルがAFE20で調整され、その後、ADC22にてAD変換される。ここで得られたデジタル映像信号は表示制御部16に出力され、デジタル映像信号により示される映像が表示制御部16の制御下で表示部18によって表示される。ところで、本実施の形態に係る制御部25は、コンパレータ24Cから出力される検出信号を利用してAFE20の作動を制御している。この制御について図5を参照しながら説明する。なお、図5は、コンパレータ24Cから出力される検出信号、カウンタ回路25Aに入力されるクロック信号、カウンタ回路25Aから出力されるキャリー信号、及びRS型フリップフロップ25Bから出力されるパワーダウン信号の各々の信号レベルの遷移状態を対比したタイムチャートである。図5に示すように、カウンタ回路25Aにはクロック信号が入力され、カウンタ回路25Aはクロック信号が入力される毎にカウント値を1インクリメントする。しかし、コンパレータ24Cからカウンタ回路25Aのリセット端に入力される検出信号の信号レベルがローレベルからハイレベルに遷移すると、これに応じてカウント値がリセットされる。この場合、カウンタ回路25Aはキャリー信号を出力しないので、RS型フリップフロップ25Bから出力されるパワーダウン信号はインアクティブのまま保持される。つまり、クランプ部24において同期信号が検出されている間はRS型フリップフロップ25Bから出力されるパワーダウン信号はインアクティブとされる。パワーダウン信号がインアクティブのときは、AFE20に対して消費電力の抑制指示が与えられていないということ消費電力の抑制解除指示が与えられているということであるので、AFE20は通常の処理クランプ部24から入力されたアナログ映像信号に対する処理を行うことができる。これに対し、コンパレータ24Cからカウンタ回路25Aのリセット端に入力される検出信号の信号レベルがローレベルからハイレベルに遷移してから、リセット端にハイレベルの検出信号が入力されることなく所定期間経過した場合カウンタ回路25Aが10ビットをカウントした場合、すなわち、カウンタ回路24が所定期間リセットされなかった場合、カウンタ回路25Aはキャリー信号を出力する。RS型フリップフロップ25Bにキャリー信号が入力されるとRS型フリップフロップ25Bから出力されるパワーダウン信号はインアクティブからアクティブに遷移する。パワーダウン信号がアクティブのときは、AFE20に対して消費電力の抑制指示が与えられたということであるので、AFE20は動作を停止し、通常の処理を行うことができなくなる。このとき、AFE20では電力が消費されないため、省電力化に寄与することなる。そして、コンパレータ24Cからカウンタ回路25Aのリセット端に入力される検出信号の信号レベルが再度ローレベルからハイレベルに遷移すると、カウンタ回路25Aのカウント値がリセットされると共にRS型フリップフロップ25Bもリセットされる。RS型フリップフロップ25Bがリセットされると、RS型フリップフロップ25Bから出力されるパワーダウン信号がアクティブからインアクティブに遷移する。これによってAFE20は通常の処理動作状態に復帰し、AFE20ではクランプ部24から入力されたアナログ映像信号に対する処理が行われることなる。このように、同期信号が所定期間検出されなかった場合にパワーダウン信号をインアクティブからアクティブに遷移することでAFE20では通常の処理動作が停止され、ハイレベルの検出信号が継続的に検出されている間所定期間ここでは一例として10ビット内で検出される間はパワーダウン信号をインアクティブとすることでAFE20では通常の処理動作が行われるので、効率的な省電力化を実現することができる。本実施の形態で説明した例において、効率的な省電力化とは、アナログ映像信号が入力されているときはAFE20を動作させ、アナログ映像信号が入力されていないときにはAFE20を動作させないようにすることで消費電力の削減に寄与する、ということである。しかし、省電力化の形態はこれに限定されるものではなく、AFE20の処理動作を停止せずにAFE20の処理動作に係る速度処理速度を落としてAFE20を待機状態にすることにより消費電力を削減するという形態例も挙げられる。この場合、AFE20の動作を停止する場合に比べ、AFE20を通常の処理動作状態に復帰させる時間を短くすることができる立ち上がり速度の向上に寄与することができる。また、本実施の形態に係る映像表示装置10では、制御部25をカウンタ回路25A及びRS型フリップフロップ25Bを有する簡素な回路構成としたので、このような回路構成を有しない場合に比べ、回路規模の大型化を抑制しつつ効率的な消費電力の削減を図ることができる。なお、上記実施の形態では、AFE20の消費電力の削減を図る場合の形態例を挙げて説明したが、これに限らず、例えばADC22の処理動作を制御することによりADC22の消費電力を削減するようにしても良い。また、処理動作の制御対象を、AFE20及びADC22の双方としても良い。また、処理動作の制御対象を、映像処理部14に含まれるその他の回路としても良い。処理動作の制御対象を、映像処理部14の前段に設けられた回路及び映像処理部14の後段に設けられた回路の少なくとも1つを対象にしても良い。また、上記実施の形態では、AFE20の処理動作を停止することにより消費電力の削減を図る場合の形態例を挙げたが、これに限らず、AFE20に作動用の電力供給を行う電源に対してAFE20への作動用の電力の供給を停止するように制御するようにしても良い。また、上記実施の形態では、制御部25を用いて消費電力の削減対象部位に対して消費電力の削減指示を与える場合の形態例を挙げて説明したが、これに限らず、例えば映像表示装置10の全体の動作を司るCPU中央処理装置に対して制御部25と同様の機能を担わせても良い。この場合、制御部25を映像処理部14に搭載する必要がなくなるので、映像処理部14の回路規模の小型化に寄与することができる。また、上記実施の形態では、ハイレベルの検出信号が継続的に検出されている間所定期間の一例として10ビット内で検出される間を例示したが、これに限らず、例えば8ビットや16ビット内で検出される間としても良く、映像表示装置14の用途や設計仕様などに応じて適宜に決定すれば良い。また、上記所定期間を変更自在としても良い。この場合、例えば、その変更の指示を与える操作部を設け、この操作部を介してユーザが指示を与える形態が例示できる。また、この他にも、予め定められた条件を満足した場合にビット数上記の例で言うところの10ビットを他の所定ビット数に変更する形態も例示できる。