"デジタルディスプレイ装置であって、aディスプレイ基板であって、該ディスプレイ基板のプロセス面に表示エリアを有する、ディスプレイ基板と、b前記ディスプレイ基板の前記プロセス面上の前記表示エリア内に形成されるピクセルのアレイであって、各ピクセルは、第1の電極と、該第1の電極の上方に位置する1つ又は複数の発光材料層と、該1つ又は複数の発光材料層の上方に位置する第2の電極とを含み、該ピクセルは、該第1の電極及び該第2の電極を通して与えられた電流に応答して光を放射する、ピクセルのアレイと、c前記ディスプレイ基板の前記プロセス面上の前記表示エリア内に位置する複数のチップレットであって、各チップレットは、前記ディスプレイ基板とは別個の異なるチップレット基板と、電極接続パッドと、該チップレット基板の上方に形成される信号接続パッドとを含み、前記電極接続パッドは、前記第1の電極又は前記第2の電極の一方に接続され、各チップレットは、該チップレット内に形成され、対応する前記電極接続パッド及び対応する前記信号接続パッドに電気的に接続される1つ又は複数のピクセル回路を含む、複数のチップレットと、d前記チップレットのうちの少なくとも1つのチップレットの前記信号接続パッド複数の場合もあるに1つ又は複数のデジタル輝度値を含むデジタル画像信号を与える手段と、を備え、e各ピクセル回路は、少なくとも1つのデジタル輝度値を、前記少なくとも1つの電極コネクタに接続される前記ピクセルの輝度を制御する連続値のアナログピクセル駆動信号に変換するためのデジタル輝度値コンバーター回路を含む、デジタルディスプレイ装置。前記デジタル画像信号はシリアル信号であり、各ピクセル回路は入力及び出力を有する1つ又は複数の蓄積転送回路を含む、請求項1に記載のディスプレイデバイス及びシステム。第1のピクセル回路内の蓄積転送回路の前記入力は第2のピクセル回路の前記出力に接続され、シリアルシフトレジスタを形成する、請求項2に記載のディスプレイデバイス及びシステム。前記第1のピクセル回路は第1のチップレット内にあり、前記第2のピクセル回路は前記第1のチップレットとは異なる第2のチップレット内にある、請求項3に記載のディスプレイデバイス及びシステム。前記アナログピクセル駆動信号は、電流信号、又は電圧信号のいずれかである、請求項1に記載のディスプレイデバイス。ピクセルごとに個別のデジタル輝度値コンバーター回路が設けられる、請求項1に記載のディスプレイデバイス。各チップレット内に1つのデジタル輝度値コンバーター回路が設けられる、請求項1に記載のディスプレイデバイス。前記ピクセルのアレイは行及び列に配列される互いに排他的なピクセルグループに分割され、前記ピクセル回路は前記ピクセルグループのうちの1つ又は複数を制御するためのパッシブマトリックス制御回路を含む、請求項1に記載のディスプレイデバイス。各パッシブマトリックス制御回路は、対応する前記ピクセルグループのうちの1つ又は複数のピクセルグループの各行又は各列内の前記ピクセルを駆動するための別個のデジタル輝度値コンバーター回路を含む、請求項8に記載のディスプレイデバイス。チップレット内にあり、前記ピクセルグループのうちの1つのピクセルグループの共通の行又は列内に形成される複数のピクセルに接続される共通回路を更に備える、請求項8に記載のディスプレイデバイス。複数の共通チップレットを更に含み、前記共通回路は共通チップレット内にある、請求項10に記載のディスプレイデバイス。したがって、先に言及された制御及び配線に関する問題を克服するディスプレイデバイスのための改善された制御方法が必要とされている。本発明によれば、デジタルディスプレイ装置であって、aディスプレイ基板であって、該ディスプレイ基板のプロセス面に表示エリアを有する、ディスプレイ基板と、b前記ディスプレイ基板の前記プロセス面上の前記表示エリア内に形成されるピクセルのアレイであって、各ピクセルは第1の電極と、該第1の電極の上方に位置する1つ又は複数の発光材料層と、該1つ又は複数の発光材料層の上方に位置する第2の電極とを含み、該ピクセルは該第1の電極及び該第2の電極を通して与えられた電流に応答して光を放射する、ピクセルのアレイと、c前記ディスプレイ基板の前記プロセス面上の前記表示エリア内に位置する複数のチップレットであって、各チップレットは、前記ディスプレイ基板とは別個の異なるチップレット基板と、電極接続パッドと、該チップレット基板の上方に形成される信号接続パッドとを含み、前記電極接続パッドは、前記第1の電極又は前記第2の電極の一方に接続され各チップレットは、該チップレット内に形成され、対応する前記電極接続パッド及び対応する前記信号接続パッドに電気的に接続される1つ又は複数のピクセル回路を含む、複数のチップレットと、d前記チップレットのうちの少なくとも1つのチップレットの前記信号接続パッド複数の場合もあるに1つ又は複数のデジタル輝度値を含むデジタル画像信号を与える手段と、を備え、e各ピクセル回路は、少なくとも1つのデジタル輝度値を、前記少なくとも1つの電極コネクタに接続される前記ピクセルの輝度を制御する連続値のアナログピクセル駆動信号に変換するためのデジタル輝度値コンバーター回路を含む、デジタルディスプレイ装置が提供される。本発明は、より高性能のピクセル回路、画像品質、デジタル制御を有するディスプレイを提供するという利点を有する。図面中の種々の層及び素子は大きく異なるサイズを有するので、図面は縮尺通りではない。図1及び図2を参照すると、本発明の一実施形態では、デジタルディスプレイデバイス及びシステムはディスプレイ基板10を備え、ディスプレイ基板は、ディスプレイ基板10のプロセス面9上に表示エリア11を有する。ディスプレイ基板10のプロセス面9の表示エリア11内にピクセル30のアレイが形成され、各ピクセル30は第1の電極12と、第1の電極12の上方に位置する1つ又は複数の発光材料層14と、1つ又は複数の発光材料層14の上方に位置する第2の電極16とを含み、ピクセル30は、第1の電極12及び第2の電極16によって与えられた電流に応答して、1つ又は複数の発光材料層14を通して光を放射する。層12、14及び16は、3つ全ての層12、14、16が重なり合うエリア内でピクセル30、例えば、有機発光ダイオード15を画定し、電極12、16から1つ又は複数の発光材料層14を通って電流が流れることができる。ディスプレイ基板10のプロセス面9の表示エリア11内に複数のチップレット20が位置し、各チップレット20はディスプレイ基板10とは別個の異なるチップレット基板28を含む。チップレット基板28の上方に1つ又は複数の電極及び信号接続パッド24が形成される。図3に示されるように、各チップレット20は1つ又は複数のピクセル回路22を含み、ピクセル回路はチップレット20内に形成され、電極接続パッド24を通して少なくとも1つの電極コネクタ32に電気的に接続され、表示エリア11の外部にあるコントローラー40によって与えられるデジタル画像信号において1つ又は複数のデジタル輝度値を受信するために信号接続パッド24を通して電気的に接続される。各ピクセル回路22は、少なくとも1つのデジタル輝度値を、少なくとも1つの電極コネクタ32に接続されるピクセル30の輝度を制御するピクセル駆動信号に変換するためのデジタル輝度値コンバーター回路29図3を参照を含む。図2に示されるように、複数の電極コネクタ32がディスプレイ基板10のプロセス面9上の表示エリア11内に形成され、第1の電極12又は第2の電極16を電極接続パッド24に電気的に接続することができる。図1は、複数の信号コネクタ34が、コントローラー40からチップレット20上の信号接続パッド24に、又はチップレット20上の信号接続パッド24から別のチップレット20上の信号接続パッド24に、デジタル画像信号を送信できることを示す。デジタル画像信号を受信するために、少なくとも1つの信号コネクタ34がデジタルディスプレイデバイスから外部にアクセス可能である。図2及び図3に示されるように、各チップレット20は、ディスプレイデバイス基板10から独立した別個のチップレット基板28を有する。チップレット基板28はプロセス面9上に位置する。本明細書において用いられるときに、基板10の上方に分散配置されるという表現は、チップレット20が、ピクセルアレイの周辺部の周りだけに位置するのではなく、ピクセルのアレイ内に、すなわち、下方にすなわち、チップレット20がピクセル30と基板10との間に位置する、上方にすなわち、チップレット20がピクセル30の基板10とは反対側の面上に位置する、又は表示エリア11内のピクセル30間に位置することを意味する。各チップレット20は、例えば、蓄積転送回路26及びピクセルドライバー回路31を含む、回路部22を含む。電極コネクタ32を介してチップレットをピクセル30に接続するために、チップレット20の表面上に接続パッド24を形成することができる。平坦化層18を用いて、接続パッド24との電気的接続、例えば電極コネクタ32及び信号コネクタ34をフォトリソグラフィによって形成するのを助けることができる。少なくとも部分的にチップレット20の上方にある単一の配線層内にチップレット相互接続バスが形成されることが好ましい。図3を参照すると、本発明の一実施形態では、デジタル画像信号は、シリアル信号コネクタ例えば、34上で送信されるシリアル信号であり、チップレット20A及び20B上にそれぞれ位置する各ピクセル回路22A及び22Bは、入力27A及び出力27Bを有する1つ又は複数の蓄積転送回路26を含む。蓄積転送回路26は、例えば、クロックによって制御されるDフリップフロップを含むことができる。本発明の更なる実施形態では、第1のチップレット20B内のピクセル回路22B内の蓄積転送回路26の入力27Aは、第1のチップレット20A内のピクセル回路22Aの出力27Bに接続され、シリアルシフトレジスタを形成する。第1のピクセル回路26は、第1のチップレット20A内に存在することができ、第2のピクセル回路26は、第1のチップレット20Aとは異なる第2のチップレット20B内に存在することができる。複数の蓄積転送回路26が、複数のチップレット20に及ぶシリアルシフトレジスタ25を形成することができる。クロックは、2つ以上のチップレット20に直列に接続される又は全てのチップレット20に並列に配信される共通信号とすることができる。チップレット20は、複数の行又は列において接続することができる。チップレットの各行又は列は、同じ、又は異なるコントローラー40によって駆動される異なるシリアルバスに接続されることができる。代替的には、基板10において別個の行を互いにシリアルに接続することによって、チップレット20の2つ以上の異なる行を同じシリアルバスで駆動することができる。図4に示されるように、交互の行を、互い違いの方向において駆動することができる。代替的には、全ての行を同じ方向において駆動することができる図示せず。シリアルバスは、電気的に分離された電気的接続において、1つの回路から次の回路にデータが再送されるバスである。パラレルバスは、電気的に共通の電気的接続において、全てのチップレットにデータが同時にブロードキャストされるバスである。1つのチップレット20内に複数のシリアルに接続された蓄積転送回路26を含むことができ、シリアルバスの電気的接続に接続して、単一のシリアルバス上に独立した1組の蓄積転送回路26を形成することができる。さらに、複数組のチップレット内の複数のチップレット20をシリアルに接続する複数のシリアルバスを用いることができる。複数のシリアルバスを1つのチップレット20に接続することもでき、1つのチップレット20内にシリアルに接続される複数組の蓄積転送回路26を含むこともできる。図1及び図4に示されるように、チップレット20は、複数の行又は列において配列することができる。シリアルバスは、2つ以上の行においてチップレット20をシリアルに接続することができる。代替的には、シリアルバスは、2つ以上の列においてチップレットをシリアルに接続することができる。本発明の一実施形態おいて、シリアルバスは、電気導体例えば、34、35を用いて、駆動デバイス例えば、コントローラー40を第1の蓄積転送回路26に接続する。シリアルバス上の各蓄積転送回路26は、電気的に独立している電気導体を用いて次の蓄積転送回路26に接続し、その結果、例えば、1つのクロック信号に応答して、全ての電気導体が、1つの蓄積転送回路26から次の蓄積転送回路26に同時に異なるデータを通信することができる。コントローラー40は、コントローラー40に接続された第1の蓄積転送回路26に第1のデジタル輝度値及び制御信号例えば、クロックを与え、それにより、蓄積転送回路26がデジタル輝度値を格納できるようにする。第1の蓄積転送回路26が第1のデジタル輝度値を格納すると、第1の蓄積転送回路26が第1のデジタル輝度値を第1の蓄積転送回路26に接続された第2の蓄積転送回路26に与えるのと同時に、第1の蓄積転送回路26に第2のデジタル輝度値を与えることができる。制御信号例えば、クロック信号は、全ての蓄積転送回路に一緒に与えることができるか、又はデジタル輝度値が伝搬されるのと同じように、1つの蓄積転送回路から次の蓄積転送回路に伝搬させることができる。その後、第1の蓄積転送回路26は第2のデジタル輝度値を格納し、一方、第2の蓄積転送回路26は第1のデジタル輝度値を格納する。その後、その過程は、第3のデジタル輝度値及び第3の蓄積転送回路26を用いて繰り返され、それ以降も同様であり、その結果、1つの蓄積転送回路26から次の蓄積転送回路26にデジタル輝度値が順次にシフトされる。各チップレット20は、1つ又は複数の蓄積転送回路26を含み、デジタル輝度値が1つのチップレット20から次のチップレット20にシフトされるようになる。対照的に、本明細書において用いられるような、パラレルバスは、全ての回路又はチップレットに同時に同じ信号を与える。デジタル画像信号は、ピクセル回路22及び蓄積転送回路26を制御するのを助ける制御信号を含むことができる。例えば、リセット信号及びクロック信号が役に立つ可能性がある。また、信号コネクタ、例えば、信号コネクタ35図1上で制御信号を送信するのが有用である可能性もあり、それらのコネクタは、その上でデジタル輝度値が送信される信号コネクタとは別個である。信号コネクタ34、35は、チップレット20上の接続パッド24に接続することができる。内部チップレット接続44を用いて、各蓄積転送回路26を次の蓄積転送回路に直列に接続することができる。他の信号例えば、クロック信号又はリセット信号は、チップレット20を通って1つの接続パッド24から別の接続パッド24に進み、それにより、全てのチップレットを共通の信号に並列に、又は直列に接続することができる。本発明の代替の実施形態によれば、共通のチップレットに接続される2つのシリアルバスが関連付けられ、差動信号対を形成するために用いられる。差動信号は、2つの別個のワイヤ上の電圧間の差が信号を形成する信号である。例えば、両方のワイヤが同じ電圧を有する場合には、0値が指示される。ワイヤが異なる電圧を有する場合には、1値が指示される。両方のワイヤが同じ干渉を受け、同じように反応する可能性が高いので、そのような差動信号は干渉の存在時に、より頑健性がある。両方のワイヤの電圧が同じように変更される場合には、差動信号は変更されない。本発明によれば、輝度値はデジタル値として送信される。しかしながら、制御信号はアナログである可能性がある。先に言及されたように、ピクセル30を駆動するために用いられる例えば、電極コネクタ32上の信号はアナログである。それゆえ、各デジタル輝度値コンバーター回路29が、デジタル輝度値を、例えば、デジタル/アナログコンバーターを用いることによって、電極コネクタ32に接続されるピクセル30の輝度を制御するアナログピクセル駆動信号に変換しなければならない。アナログピクセル駆動信号は、電流信号、又は電圧信号とすることができる。本発明の一実施形態では、チップレット20内においてピクセル30ごとに個別のデジタル輝度値コンバーター回路29が設けられる。代替的には、各チップレット20内に単一のデジタル輝度値コンバーター回路29を設けて、デジタル輝度信号をピクセル30ごとのピクセル駆動信号に変換するために用いることができる。各チップレット20は、ピクセル30を制御するためのピクセル回路22を含むことができ、チップレット20は接続パッド24を通してピクセル30に接続される。回路22は蓄積転送回路26を含むことができ、蓄積転送回路は、チップレット20が1つの行又は列内において接続されるピクセル30ごとの所望の輝度を表すデジタル輝度値を記憶し、チップレット20は、そのような値を用いて、ピクセル30に接続される第1の電極又は第2の電極を制御し、ピクセル30を起動して光を放射する。本発明の種々の実施形態において、ピクセル駆動信号を生成するピクセル回路はアクティブマトリックス制御回路とすることができる。エレクトロルミネッセントピクセル素子の電圧制御及び電流制御の両方を含む、輝度値を表すアナログ電荷analogchargeを用いる多種多様のそのような回路が当該技術分野において既知である。図4を参照すると、本発明の代替の実施形態では、ピクセル30のアレイは、基板10上の表示エリア11内に行及び列に配列される互いに排他的なピクセルグループ31に分割され、ピクセル回路は、ピクセルグループを制御するパッシブマトリックス制御回路の少なくとも一部であり、ピクセルグループ31内の列ごとに別個のデジタル輝度値コンバーター回路がピクセルを駆動し、列ドライバー回路を形成する。ピクセル回路、パッシブマトリックス制御回路、又は列ドライバー回路はチップレット20A内に形成することができる。また、ピクセル回路は、チップレット20Aとは別個である別個のチップレット20B内に行ドライバー回路も含むことができる。行ドライバー回路は、共通のチップレット内のピクセルグループのうちの1つのピクセルグループの共通の行又は列内に形成される複数のピクセルに電気的に接続される共通の回路とすることができる。当該技術分野において既知のように、行及び列は交換することができ、本明細書における行及び列の指示は任意である。代替的には、図5に示されるように、列ドライバー回路50は、行ドライバー回路52と同じチップレット20内に位置することができる。この後者の場合、単一のチップレット20が、接続パッド24を通して、ピクセルグループの行電極及び列電極の両方に接続される。例えば、行ドライバーチップレット20A図3に示されるが8つの行に接続され、列ドライバーチップレットが8つの列に接続される場合には、8つの蓄積回路26を用いて、1つの行又は列内の行ドライバーチップレット又は列ドライバーチップレットに接続される8つのピクセルのための輝度情報を記憶することができる。行又は列が起動されるとき、対応するチップレット20に輝度情報を供給することができる。本発明の一実施形態では、チップレットに接続される行又は列ごとに2つの蓄積回路26を用いることができ、それにより、蓄積回路26のうちの一方を用いて輝度情報を表示する間に、他方の蓄積回路に輝度情報を記憶することができる。本発明の更に別の実施形態では、チップレット20が接続される発光素子30ごとに1つ又は2つの蓄積回路26を用いることができる。本発明の種々の実施形態によれば、デジタル輝度値及びオプションの制御信号を含むデジタル画像信号は、種々の方法でデジタル輝度値コンバーター回路に通信することができる。本発明の一実施形態では、デジタル画像信号は、例えば、各チップレットをコントローラーに直接接続する信号接続34を通して、全てのチップレットに並列に分配される。複数のコントローラーを用いることができる。代替的には、チップレットは信号接続34を通して直列に接続することができ、デジタル画像信号は、マルチチップレットシリアルシフトレジスタを形成する蓄積転送回路26を用いることによって、図1、図3、図4及び図5に示されるように、直列接続において1つのチップレットから次のチップレットに直列に分配される。動作時に、例えば、デジタルテレビ信号源又はコンピュータから、多色ピクセル、例えば、赤色、緑色及び青色、又は赤色、緑色、青色及び白色ピクセルのアレイのそれぞれの所望の輝度を示すデジタル輝度値を含む、デジタル画像信号の外部信号源がディスプレイコントローラーに通信される。ディスプレイコントローラーは、デジタル画像信号を適切な制御信号クロック信号又はリセット信号等とともに、信号コネクタ、例えば、シリアルバスを介して、表示エリア内に位置するチップレットのアレイに送信する。チップレットのアレイは、デジタル輝度値を記憶するための記憶レジスタ、例えば、シリアルシフトレジスタを含むことができる。記憶されたデジタル輝度値は、デジタル/アナログコンバーターを用いてアナログピクセル駆動信号に変換することができ、その後、その信号は、ピクセル、例えば、有機発光ダイオードのアレイを制御するピクセル電極に送信され、それにより、ピクセルがデジタル輝度値に対応する光を放射する。同じプロセスを用いて、ピクセルによって一連のデジタル画像を順次に表示することができる。アナログピクセル駆動信号は、アクティブマトリックス制御回路を形成することができる。代替的には、ピクセルグループのアレイを規定することができる。各ピクセルグループは、1つ又は複数のチップレットによって制御されるローカル行電極又はローカル列電極を通して、個別のパッシブマトリックス制御ピクセルアレイとして動作することができる。本発明は、デジタル輝度値を与えるが、アナログでピクセルを駆動する点で、従来技術よりも優れた利点を提供する。例えば、薄膜トランジスタを用いる従来技術の方法は、必要な論理回路が大きすぎ、かつ性能が低いので、デジタル信号伝搬及び変換を提供することができない。本発明は、従来技術において教示されている技法よりも優れた改善された性能を提供する。デジタル輝度信号を用いることによって、大型表示エリア、例えば、対角線上で1メートル、更にはそれ以上の表示エリアにわたって信号を送信する場合であっても、信号精度が維持される。直列信号接続は、ディスプレイ内のピクセルをコントローラーに相互接続するために必要とされるワイヤの数を少なくし、結晶シリコン内に形成されるチップレットは、シリアルデジタル輝度信号を受信し、ピクセルを制御する際に有用な高速高密度の回路を提供する。チップレットのアレイによって、チップレット間の接続を相対的に短くできるようになり、信号伝搬遅延を小さくし、データ転送速度を高くすることができる。蓄積転送回路は、シリアルデジタル信号、すなわち、データ信号及び制御信号の両方を、1つのチップレットから別のチップレットに送信されるのに応じて再構成することができ、更に高速通信を可能にする。結晶シリコンチップレット基板によって可能にされるチップレット内の高い回路密度によって、例えば、デジタル/アナログコンバーター、アクティブマトリックス回路及び複数のパッシブマトリックス回路コントローラーを含む、ピクセルのための複雑な駆動回路をチップレット内に形成できるようになる。チップレット内にフィードバック回路又は検出回路も形成することができ、ピクセル駆動回路の性能、並びにピクセル出力の精度、安定性及び均一性が更に改善される。そのようなフィードバック信号は、ピクセル電流又は制御電圧の測定値を含むことができる。検出回路は光センサーによる光検出を含むことができる。詳細には、OLED材料は使用されると経時変化し、所与の光出力を得るための駆動電流が増加することが知られている。高回路密度チップレット内で高度な電流制御ピクセル回路を用いることによって、光出力を経時的に一貫するように制御することができる。コントローラー40は、チップレットとして実装し、基板10に固定することができる。コントローラー40は、基板10の周辺に配置することができるか、又は基板10の外部に配置することができ、従来の集積回路を含むことができる。本発明の種々の実施形態によれば、チップレット20は種々の方法で構成することができ、例えば、チップレット20の長い寸法に沿って1行又は2行の接続パッド24を用いて構成することができる。信号コネクタ及び電極コネクタは、種々の材料から形成することができ、デバイス基板上での種々の堆積方法を用いることができる。例えば、信号コネクタ及び電極コネクタは、アルミニウム又はアルミニウム合金のような蒸着又はスパッタリングされる金属とすることができる。代替的には、信号コネクタ及び電極コネクタは、硬化した導電性インク又は金属酸化物から作製することができる。コストに関して有利な1つの実施形態では、信号コネクタ及び電極コネクタは単層内に形成される。本発明は、大きなデバイス基板、例えば、ガラス、プラスチック又は箔を利用し、デバイス基板10上に複数のチップレット20が規則的に配置されるマルチピクセルデバイスの実施形態に特に有用である。各チップレット20は、チップレット20内の回路部に従って、かつ制御信号に応答して、デバイス基板10上に形成された複数のピクセル30を制御することができる。個別のピクセルグループ又は複数のピクセルグループをタイル状の構成要素上に配置することができ、それらの構成要素を組み立てて、ディスプレイ全体を形成することができる。本発明によれば、チップレット20は、基板10上に分散配置されるピクセル制御素子を提供する。チップレット20は、デバイス基板10に比べて相対的に小さな集積回路であり、独立した基板28上に形成される、ワイヤ、接続パッド、抵抗器若しくはキャパシタのような受動構成要素、又はトランジスタ若しくはダイオードのような能動構成要素を含む1つ又は複数のピクセル回路22を備える。チップレット20は、ディスプレイ基板10とは別に製造され、その後、ディスプレイ基板10に取り付けられる。これらのプロセスの詳細は、例えば、米国特許第6,879,098号;米国特許第7,557,367号;米国特許第7,622,367号;米国特許出願公開第20070032089号;米国特許出願公開第20090199960号、及び米国特許出願公開第20100123268号において見いだすことができる。チップレット20は、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコンオンインシュレーターSOIウェハーを用いて製造されることが好ましい。各チップレット20は、その後、デバイス基板10に取り付けられる前に分離される。それゆえ、各チップレット20の結晶性基部は、デバイス基板10とは別個であり、かつチップレットの回路部22がその上に配置される基板28と見なすことができる。それゆえ、複数のチップレット20は、デバイス基板10とは別個であり、かつ互いに別個である対応する複数の基板28を有する。詳細には、独立した基板28は、その上にピクセル30が形成される基板10とは別個であり、独立したチップレット基板28の面積は、合わせても、デバイス基板10より小さい。チップレット20は、例えば、薄膜アモルファスシリコンデバイス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板28を有することができる。チップレット20は100μm以下の厚みを有することができることが好ましく、20μm以下であることがより好ましい。これは、チップレット20上に接着剤及び平坦化材料18を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレット20は、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板例えば10に接着される。チップレット20の表面上の接続パッド24を用いて、各チップレット20を信号ワイヤ、電力バス及び行電極又は列電極16、12に接続し、ピクセル30を駆動する。チップレット20は少なくとも4つのピクセル30を制御することができる。チップレット20は半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、0.5ミクロン以下の機構サイズを容易に手に入れることができる。例えば、最新の半導体製造ラインは、90nm又は45nmの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレット20は、ディスプレイ基板10上に組み付けられると、チップレット上に設けられた配線層への電気的接続を作製するための接続パッド24も必要とする。接続パッド24のサイズは、ディスプレイ基板10上で用いられるリソグラフィツールの機構サイズ例えば、5μm、及び配線層に対するチップレット20の位置合わせ例えば、±5μmに基づくことができる。それゆえ、接続パッド24は、例えば、15μm幅にすることができ、パッド間に5μmの間隔をあけることができる。これは、パッドが一般的には、チップレット20内に形成されるトランジスタ回路部よりも著しく大きいことを意味する。パッドは一般的に、トランジスタを覆う、チップレット上のメタライゼーション層内に形成することができる。製造コストを下げることができるように、できる限り小さな表面積を有するチップレットを作製することが望ましい。基板例えば、アモルファスシリコン又は多結晶シリコン上に直接形成される回路よりも高い性能の回路部を有する独立した基板例えば、結晶シリコンを含むを備えるチップレットを利用することによって、より高い性能を有するデバイスが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子例えば、トランジスタも有するので、回路部サイズは非常に小さくなる。例えば、Yoon、Lee、Yang及びJang著AnoveluseofMEMSswitchesindrivingAMOLEDDigestofTechnicalPapersoftheSocietyforInformationDisplay200834p13において記述されているように、微小電気機械MEMS構造を用いて有用なチップレットを形成することもできる。デバイス基板10はガラスを含むことができ、蒸着又はスパッタリングされる金属又は金属合金、例えば、アルミニウム又は銀から作製される配線層が、平坦化層例えば、樹脂上に形成され、当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる。チップレット20は、集積回路業界において十分に確立されている従来の技法を用いて形成することができる。差動信号対を用いる本発明の実施形態では、基板は、箔又は他の固体導電性材料とすることができることが好ましく、差動信号対を形成する2つのシリアルバスは、エレクトロニクス技術分野において既知であるように、基板を基準とした差動マイクロストリップ構成で配置することができる。非導電性基板を用いるディスプレイでは、差動信号対は、第2の電極を優先的に基準とすることができ、任意のピクセルの第1の電極の部分が第2の電極と差動対のいずれかのシリアルバスとの間に配置されないように配線される。その差動信号対に関して、エレクトロニクス技術分野において既知であるLVDSEIA-644、RS485又は他の差動信号方式標準規格を用いることができる。4b5bのような平衡DCエンコーディングを用いて、当該技術分野において知られているように、差動信号対にわたって転送されるデータをフォーマットすることができる。本発明はマルチピクセルインフラストラクチャを有するデバイスにおいて利用することができる。詳細には、本発明は、有機又は無機いずれかのLEDデバイスで実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、米国特許第4,769,292号及び米国特許第5,061,569号において開示されているような小分子又はポリマーOLEDから構成されるフラットパネルOLEDデバイスにおいて利用される。例えば、多結晶半導体マトリックス内に形成される量子ドットを利用する無機デバイス例えば、米国特許出願公開第2007/0057263号において教示されている、有機若しくは無機電荷制御層を利用するデバイス、又はハイブリッド有機/無機デバイスを利用することができる。有機又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップエミッター又はボトムエミッターいずれかのアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。本発明は、或る特定の好ましい実施形態を特に参照しながら詳細に説明されてきたが、本発明の趣旨及び範囲内で変形及び変更を実施できることが理解されるべきである。"