"内部電極が埋設された略直方体形状の部品本体と、部品本体外面に形成され且つ前記内部電極と導通する外部電極とを備えたチップ状電子部品において、外部電極形成部以外の部品本体の外面には窒化珪素系薄膜が形成されていることを特徴とするチップ状電子部品。前記内部電極はニッケルを主成分とする金属からなることを特徴とする請求項1記載のチップ状電子部品。前記窒化珪素系薄膜をドライプロセスにより形成したことを特徴とする請求項1記載のチップ状電子部品。前記窒化珪素系薄膜は部品本体外面から外部電極の縁部に亘り形成されていることを特徴とする請求項1記載のチップ状電子部品。前記窒化珪素系薄膜はSi3N4からなることを特徴とする請求項1記載のチップ状電子部品。前記窒化珪素系薄膜はSiNxからなることを特徴とする請求項1記載のチップ状電子部品。前記窒化珪素系薄膜はSiOxNyからなることを特徴とする請求項1記載のチップ状電子部品。しかしながら近年さらに耐湿性の高いチップ状電子部品をしかも廉価で製造したいという要望があった。また、上記特許文献1に記載のものでは、樹脂の塗布後に熱処理工程が必要であり、また塗布が不要な外部電極上に析出した絶縁膜をバレル処理等によって除去する必要があるため工程負荷が大きいことが問題となっていた。また上記特許文献2に記載のものも、サンドブラスト加工により外部電極の不要なコーティングを除去する必要があるため工程負荷が大きいことが問題となっていた。本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、耐湿性が高く且つ工程負荷の小さなチップ状電子部品を提供することにある。上記目的を達成するために、本願発明は、内部電極が埋設された略直方体形状の部品本体と、部品本体外面に形成され且つ前記内部電極と導通する外部電極とを備えたチップ状電子部品において、外部電極形成部以外の部品本体の外面には窒化珪素系薄膜が形成されていることを特徴とする。本発明によれば、機械的強度が高く且つ水分やNa等のアルカリ金属イオンの浸入を抑制する効果が高い窒化珪素系の薄膜が部品本体を被覆しているので、従来のSiO2などを被覆材料として用いたものと比較して耐湿性が向上する。なお、窒化珪素系薄膜は、具体的には例えば、Si3N4、SiNx、SiOxNyなどが挙げられる。また、窒化珪素系の薄膜は耐湿層として機能するだけでなく水素バリア層としても機能することが知られている。ところで、内部電極として水素吸蔵作用の高い材料、例えばNiを主成分とする金属を採用するチップ状電子部品、典型的な例ではセラミックコンデンサでは、内部電極の水素吸蔵作用が問題となる場合がある。すなわち、内部電極が水素吸蔵により膨張してセラミック焼結体にクラックが生じる場合がある。本発明によれば、窒化珪素系薄膜の水素バリア機能により内部電極の水素吸蔵を抑制できるのでクラックの発生を防止できる。また、本発明では部品本体の被覆層として窒化珪素系薄膜を採用した。この窒化珪素系薄膜はドライプロセスによる形成が好適である。ここでドライプロセスとしては例えば、一般的にスパッタと呼ばれるPVDPhysicalVaporDepositionや、CVDChemicalVaporDepositionなどが挙げられる。ドライプロセスではマスキングをすることによって開口部のみに成膜することが可能である。このため、必要な部位にのみ薄膜を形成させることが可能である。また、ドライプロセスでは成膜レートの制御が可能であることから、バラツキの小さい均一な厚さの薄膜を得ることができる。したがって、不要な薄膜の除去工程が必要なくなるので製造工程負荷が小さなものとなる。以上説明したように本発明によれば、耐湿性が高く且つ工程負荷の小さなチップ状電子部品が得られる。本発明の一実施の形態に係るチップ状電子部品について図面を参照して説明する。本実施の形態ではチップ状電子部品の一例として積層セラミックコンデンサについて説明する。図1は積層セラミックコンデンサの断面図である。なお本願では説明の簡単のため適宜寸法や形状を模式化している点に留意されたい。積層セラミックコンデンサ1は、図1に示すように、略直方体形状の部品本体10と、該部品本体10の両端面に形成された一対の外部電極20と、外部電極20の形成箇所以外の部品本体10の表面に形成された被覆薄膜30とを備えている。部品本体10は、複数の内部電極11と誘電体層12とを交互に積層したセラミック焼結体からなる。内部電極11は所定の間隔をもって互いに重なり合うように配置されており、その端部は部品本体10の何れか一方の端面に交互に露出し、該端面において外部電極20に電気的に接続している。内部電極11はNi,Cu等の卑金属、Pd,Agなどの貴金属、Ag-Pd合金などを主成分とした金属からなるが、コストダウンの観点からはNiが好適である。またセラミック焼結体はチタン酸バリウムベースの誘電体セラミックからなる。外部電極20は、部品本体10の表面のうち長手方向両端面から該端面に隣接する側面にまで回り込んで形成されている。外部電極20は、Ni,Cu等の卑金属、Pd,Agなどの貴金属、Ag-Pd合金などを主成分とした金属からなるが、コストダウンの観点からはNi又はCuが好適である。外部電極20の表面には、半田付け性の向上等のために1層又は複層本実施の形態では1層のメッキ層21が形成されている。部品本体10の表面であって前記外部電極20が形成されている部位には被覆薄膜30が形成されている。該被覆薄膜30は、Si3N4,SiNx,SiOxNyなどの窒化珪素系材料からなる。本実施の形態ではSi3N4を用いた。また被覆薄膜30は、後述するように、PVDPhysicalVaporDepositionや、CVDChemicalVaporDepositionなどのドライプロセスにより形成されたものである。耐湿性の発現のためには膜厚は数nm以上が好ましく、より好ましくは20m以上である。一方、応力歪みによるクラック発生懸念の観点からは膜厚は1μm以下が好ましく、より好ましくは0.5μm以下である。次に本実施の形態に係る積層セラミックコンデンサ1の製造方法について図2のフローチャートを参照して説明する。まず誘電体セラミックを形成する原料粉末、有機バインダ、溶剤及びその他添加剤を混合してセラミックスラリーを作成するステップS1。次に、セラミックスラリーをドクターブレード法などによりシート状に形成乾燥してセラミックグリーンシートを得るステップS2。次にセラミックグリーンシートに所定のパターン形状で内部電極用の導電性ペーストを印刷するステップS3。該導電性ペーストには共生地としてセラミック原料粉を所定分量混合しておくと好適である。次に、導電性ペーストを印刷したセラミックグリーンシートを所定のパターン枚数積層した後に圧着してシート積層体を得るステップS4。次にシート積層体を個別チップに切断した後にステップS5、バレル研磨などで個別チップの表面を研磨するステップS6。次に、研磨後の個別チップに対して大気中又は窒素等の非酸化性ガス中で脱バインダ処理を行うステップS7。次に、脱バインダ処理後の個別チップの内部電極露出面に外部電極用の導電ペーストを塗布するステップS8。次に、導電性ペーストを塗布した個別チップを所定の温度の窒素―水素雰囲気中で焼成するステップS9。このステップにより部品本体及び外部電極が同時焼成される。次に、焼成後の個別チップ表面の外部電極形成部以外にドライプロセスにより被覆薄膜を形成するステップS10。最後に、外部電極の表面にメッキ処理を施して積層セラミックコンデンサ1が得られたステップS11。ここで上記ステップS10の被覆薄膜形成工程について図3及び図4を参照して説明する。図3及び図4は成膜方法を説明する図であり、図3は成膜用治具の上方から見た図、図4は成膜用治具の側方から見た図である。成膜用治具50は個別チップ70載置するための台であり、図3及び図4に示すように、個別チップ70を受容するためにその上面に複数の溝51が形成されている。溝51は断面が略V字状になっており2つの内側面52は略90度で直交する。これにより溝51に略直方体形状の個別チップ70を載置すると、個別チップ70の2側面が上方に露出する。また、成膜用治具50の上方にはスクリーン60が配置される。スクリーン60はドライプロセスにおける成膜を制御するものであり、膜材料が堆積する方向図3では紙面奥から手前方向、図4は下から上方向であって成膜を遮断したい箇所に配置する。本願発明では、外部電極への成膜を防止したいので、外部電極の上方にスクリーン60を配置する。このような成膜用治具50及びスクリーン60を用いることにより個別チップ70の2側面に被覆薄膜が形成される。そして、該個別チップ70を180度反転させて同様の工程を実施することにより個別チップ70の全側面に被覆薄膜が形成される。以上詳述したように本発明に係るチップ状電子部品によれば、機械的強度が高く且つ水分やNa等のアルカリ金属イオンの浸入を抑制する効果が高い窒化珪素系の被覆薄膜30が部品本体10を被覆しているので、従来のSiO2などを被覆材料として用いたものと比較して耐湿性が向上する。特に本実施の形態のように内部電極11の主材料として水素吸蔵作用の高いNiを用いている電子部品においては、被覆薄膜30の高い水素バリア機能により水素吸蔵による内部電極11の膨張、そして該膨張により生じるセラミック焼結体のクラックを未然に防止できる。また本発明に係るチップ状電子部品では、被覆薄膜30をドライプロセスにより形成しているので必要な部位にのみ薄膜を形成させることが可能である。したがって、不要な薄膜の除去工程が必要なくなるので製造工程負荷が小さなものとなる。さらに、ドライプロセスでは成膜レートの制御が可能であることから、バラツキの小さい均一な厚さの薄膜を得ることができる。以上本発明の一実施の形態について詳述したが本発明はこれに限定されるものではない。例えば上記実施の形態では成膜用治具50及びスクリーン60を用いて個別チップ70の必要箇所に成膜を行っていたが、他の方法により成膜を制御するようにしてもよい。他の例に係る成膜方法について図5を参照して説明する。図5に示すように、成膜用治具80は、一対の回転軸81と各回転軸81の先端に付設した部品保持部82とを備えている。部品保持部82には、個別チップ70の外部電極を結ぶ方向長手方向が回転軸81の軸方向と一致し、且つ、個別チップ70の外部電極が形成された端部を収容する保持孔83が形成されている。これにより個別チップ70の両端は外部電極形成部以外が露出した状態で成膜用治具80に保持される。また回転軸81には図示しない駆動モータが接続されている。このような構成により個別チップ70を回転させながら成膜を行えばよい。なお、この方法では上記実施の形態と比較して、個部チップ60の反転工程が不要であり、且つ、膜厚の均一性に優れているという利点がある。また上記実施の形態では、図1に示すように、被覆薄膜30は、外部電極20の形成箇所以外の部品本体10の表面にのみ形成されているが、図6及び図7に示すように被覆薄膜30が外部電極20の回り込み部の一部又は全部に覆い重なるように形成してもよい。図6は外部電極20の回り込み部の一部を被覆薄膜30が覆う例、図7は外部電極20の回り込み部の全部を被覆薄膜30が覆う例である。ここで外部電極20の回り込み部とは、外部電極20のうち、内部電極11が露出する部品本体10の端面ではなく該端面に隣り合う部品本体10の側面に形成された部位を言う。また、図6及び図7において符号21は導電性ペーストの塗布焼き付けにより形成した下地電極、符号22及び23はメッキ層である。このような構成により部品本体10の表面が被覆なしで露出することを確実に防止できるとともに被覆処理の工程精度を抑えることができるので容易且つ安価な製造が可能となるという利点がある。また、回り込み部のメッキ形成面積が小さくなるので、半田付け時のモーメントが小さくなり、所謂チップ立ちと呼ばれる実装不良が発生しにくくなるという利点もある。なお当該利点は特に回り込み部の全部を被覆薄膜30が覆う場合に顕著である。また上記実施の形態では外部電極20と部品本体10を同時に焼成していたが、個別チップを焼成して部品本体10を形成した後、内部電極露出面に導電性ペーストを塗布して焼き付けても良い。この場合、上記実施の形態のように外部電極形成後に被覆薄膜30を形成しても良いし、焼成後の部品本体10に被覆薄膜30を形成した後に導電性ペーストを塗布焼き付けメッキ処理して外部電極20を形成するようにしても良い。後者の方法により製造すると、図8に示すように、被覆薄膜30は、部品本体10の側面において外部に露出する部位から外部電極20の回り込み部の下層にまで延びて形成される。被覆薄膜30をどの程度の距離まで外部電極20の回り込み部の下に潜り込ませるかは任意である。なお、図8に示すように部品本体10の側面全体に被覆薄膜30を形成する場合であって、図3及び図4を参照して前述した製法を用いる場合には、スクリーンマスクが不要となるので製造が容易になるという利点がある。また上記実施の形態では一対の外部電極20が略直方体形状の部品本体10の長手方向両端面に形成された電子部品について説明したが、3つ以上の外部電極20が形成された電子部品、例えばコンデンサアレイやフィルタ素子などであっても本願発明を適用できる。また上記実施の形態ではチップ状電子部品の一例として積層セラミックコンデンサについて例示したが本発明は例えばチップインダクタチップ抵抗器フィルタ素子など種々のチップ状電子部品に適用できる。"