"基板の上方に形成された下部電極と、前記基板の上方に形成された上部電極と、前記上部電極と前記下部電極の間に形成され、チタン元素を含有し、前記チタン元素の含有量が膜厚方向の中央部分から前記上部電極及び前記下部電極に向けて減少する強誘電体膜と、を含むことを特徴とする半導体装置。前記強誘電体膜は、La、Sr、Ca、Nb、Ir、Ru、Biから選択された少なくとも1種類の元素を第1のドーパント元素として含み、前記強誘電体膜中の前記第1のドーパント元素の含有量は、前記下部電極と前記上部電極の少なくとも一方と前記強誘電体膜との界面から、前記強誘電体膜の膜厚方向の中央部分に向けて減少していることを特徴とする請求項1に記載の半導体装置。基板の上方に第1の導電膜を形成する工程と、前記第1の導電膜の上方に、第1の誘電体膜を形成する工程と、前記第1の誘電体膜の上に、ドーパント元素としてチタン元素を含有するドーパント層を形成する工程と、前記チタン元素を含有するドーパント層の上に、第2の誘電体膜を形成する工程と、熱処理によってドーパント元素を前記第1の誘電体膜中及び前記第2の誘電体膜中に拡散させ、ドーパント元素の含有量を膜厚方向で変化させる工程と、前記ドーパント元素の含有量を膜厚方向で変化させた誘電体膜の上方に、第2の導電膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。前記第1の導電膜の上に、下部ドーパント元素として、La、Sr、Ca、Nb、Ir、Ru、Biから選択された少なくとも1種類の元素を有する下部ドーパント層を形成する工程を含み、前記ドーパント元素の含有量を膜厚方向で変化させる工程は、前記下部ドーパント元素を前記第1の誘電体膜中に拡散させることを含むことを特徴とする請求項3に記載の半導体装置の製造方法。前記第2の誘電体膜の上に、上部ドーパント元素として、La、Sr、Ca、Nb、Ru及びBiから選択された少なくとも1種類の元素を有する上部ドーパント層を形成する工程を含み、前記ドーパント元素の含有量を膜厚方向で変化させる工程は、前記上部ドーパント元素を前記第2の誘電体膜中に拡散させることを含むことを特徴とする請求項3又は請求項4に記載の半導体装置の製造方法。ところで、近年では、強誘電体メモリにさらなる微細化や、低電圧での動作が要求されている。しかしながら、従来の製造方法で製造された強誘電体メモリは、誘電体膜の薄膜化に伴って反転電荷量の立ち上がりは速くなるが、飽和反転電荷量最大電荷量が小さかった。また、従来の強誘電体メモリでは、電荷分布の偏りを変化させるために必要な抗電圧を低下させ難かった。本発明は、上記の課題に鑑みてなされたものであり、強誘電体膜を薄膜化して低電圧の動作を可能にしても、飽和反転電荷量を大きくできる半導体装置及びその製造方法を提供することを目的とする。実施形態の一観点によれば、基板の上方に形成された下部電極と、前記基板の上方に形成された上部電極と、前記上部電極と前記下部電極の間に形成され、チタン元素を含有し、前記チタン元素の含有量が膜厚方向の中央部分から前記上部電極及び前記下部電極に向けて減少する強誘電体膜と、を含むことを特徴とする半導体装置が提供される。また、実施形態の別の観点によれば、基板の上方に第1の導電膜を形成する工程と、前記第1の導電膜の上方に、第1の誘電体膜を形成する工程と、前記第1の誘電体膜の上に、ドーパント元素としてチタン元素を含有するドーパント層を形成する工程と、前記チタン元素を含有するドーパント層の上に、第2の誘電体膜を形成する工程と、熱処理によってドーパント元素を前記第1の誘電体膜中及び前記第2の誘電体膜中に拡散させ、ドーパント元素の含有量を膜厚方向で変化させる工程と、前記ドーパント元素の含有量を膜厚方向で変化させた誘電体膜の上方に、第2の導電膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。強誘電体膜の膜厚方向の中央部分のチタン元素の含有量が多くなるので、飽和反転電荷量が大きくなる。さらに、ここから強誘電体膜の膜厚方向の上下に向かうにつれてチタン元素の含有量が減少するので、反転電荷量の立ち上がりの遅延を防止できる。発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない。第1の実施の形態第1実施形態による半導体装置及びその製造方法について図面を参照して詳細に説明する。本実施形態による半導体装置は、メモリセルの構造がプレーナ型であることを特徴とする。最初に、図1Aに示す断面構造を得るまでの工程について説明する。まず、n型又はp型のシリコン半導体シリコン基板1の表面を熱酸化することにより素子分離絶縁膜2を形成し、この素子分離絶縁膜2でトランジスタの活性領域を画定する。このような素子分離構造は、LOCOSと呼ばれる。素子分離領域には、STIを用いても良い。次いで、シリコン基板1の活性領域にイオン注入法により、ドーパント不純物を導入してウェルを形成する。ドーパント不純物としてp型不純物、例えばボロンを導入すると、シリコン基板1にpウェル3が形成される。pウェル3を形成した後、その活性領域の表面を熱酸化してゲート絶縁膜5として熱酸化膜を約6nm~7nmの厚さに形成する。以下においては、pウェル3を形成した場合について説明するが、シリコン基板1にnウェルを形成した場合も同様の工程が実施される。続いて、シリコン基板1の上側全面に、ポリシリコン膜を例えばCVD法を用いて200nmの膜厚に形成する。その後に、フォトリソグラフィ技術及びエッチング技術を用いてポリシリコン膜をパターニングして、シリコン基板1上にゲート電極6を形成する。ゲート電極6は、pウェル3上に互いに平行に複数形成され、その各々はワード線の一部を構成する。さらに、ゲート電極6をマスクにしてpウェル3にイオンを注入し、ゲート電極6の横のpウェル3にn型不純物としてリンを導入する。これにより、エクステンションソース/ドレイン領域の浅い領域を構成する第1、第2ソース/ドレインエクステンション8が形成される。その後に、シリコン基板1の上側全面に、絶縁膜としてシリコン酸化膜を例えばCVD法を用いて300nm形成する。その後、絶縁膜を異方性エッチングする。絶縁膜がエッチバックされ、ゲート電極6の側部に絶縁性サイドウォール10が形成される。続いて、絶縁性サイドウォール10とゲート電極6をマスクとして用い、シリコン基板1に砒素等のn型のドーパント不純物を再びイオン注入する。これにより、ゲート電極6の側方のpウェル3に、エクステンションソース/ドレインの深い領域を構成するソース/ドレイン拡散層11が形成される。さらに、シリコン基板1の全面に、例えば、スパッタリング法によりコバルト膜等の高融点金属膜を形成する。この後、高融点金属膜を加熱してシリコンと反応させる。これにより、ソース/ドレイン拡散層11におけるシリコン基板1上にコバルトシリサイド層等の高融点金属シリサイド層が形成され、各ソース/ドレイン拡散層11が低抵抗化する。この後、素子分離絶縁膜2の上などに未反応のまま残っている高融点金属膜を例えばウエットエッチングにより除去する。これにより、ソース/ドレイン拡散層11上に、例えばコバルトシリサイドで形成されるソース/ドレイン電極12Aが形成される。また、ゲート電極6の上部に、例えばコバルトシリサイドからなるシリサイド層12Bが形成される。ここまでの工程により、シリコン基板1の活性領域には、ゲート絶縁膜5、ゲート電極6、及びソース/ドレイン電極12A等によって構成されるMOSトランジスタT1,T2が形成される。さらに、シリコン基板1の上側の全面に、酸化防止絶縁膜13として酸窒化シリコン膜をプラズマCVD法により約200nmの厚さに形成する。さらに、酸化防止絶縁膜13の上に、第1層間絶縁膜14として酸化シリコン膜をTEOSガスを使用するプラズマCVD法により、約1000nmの厚さに形成する。この後、第1層間絶縁膜14を例えばCMP法で研磨し、その上面を平坦化する。この研磨により、シリコン基板1の表面から第1層間絶縁膜14の表面までの膜厚が例えば785nmになる。続いて、不図示のレジスト膜をマスクに用いて酸化防止絶縁膜13と第1層間絶縁膜14とをエッチングして、コンタクトホール15を形成する。コンタクトホール15の径は、例えば0.25μmとし、ソース/ドレイン拡散層11のソース/ドレイン電極12Aに到達する深さまで形成する。さらに、コンタクトホール15を用いてソース/ドレイン電極12Aに電気的に接続される導電性プラグ16を形成する。具体的には、コンタクトホール15の内面に厚さが30nmのチタンTi膜と、厚さが20nmの窒化チタンTiN膜とを順番にスパッタリング法等により形成し、2層の積層構造を有する密着膜グルー膜を作製する。さらに、密着膜上にタングステンW膜をCVD法により成長させる。この膜厚は、第1層間絶縁膜14上で例えば300nmに達する厚さとする。これにより、W膜でコンタクトホール15の空隙が埋まる。この後、第1層間絶縁膜14の上面上に成長した余分なW膜及び密着膜をCMP法で除去する。これにより、各コンタクトホール15に、導電性プラグ16が1つずつ形成される。次に、図1Bに示す断面構造を得るまでの工程について説明する。まず、第1層間絶縁膜14及び導電性プラグ16の全面に、第2層間絶縁膜19を形成する。第2層間絶縁膜19は、後の強誘電体キャパシタを形成する工程において、酸化性ガスを用いた酸素雰囲気中でアニールしたときに導電性プラグ16が酸化することを防ぐために成膜される。この実施形態では、第2層間絶縁膜19として、最初にシリコン窒化酸化膜19Aを例えばプラズマCVD法を用いて形成する。シリコン窒化酸化膜19Aの膜厚は、例えば100nmとする。さらに、シリコン窒化酸化膜19Aの全面に、シリコン酸化膜19Bを例えばプラズマTEOSガスを用いたCVD法により形成する。シリコン酸化膜19Bの膜厚は、例えば130nmとする。酸化防止膜として機能する第2層間絶縁膜19は、シリコン窒化酸化膜19Aとシリコン酸化膜19Bの積層膜に限定されない。第2層間絶縁膜19は、例えば、シリコン窒化膜や酸化アルミニウム膜を用いて形成しても良い。続いて、窒素雰囲気中で、シリコン基板1を熱処理する。この熱処理は、第2層間絶縁膜19中に含まれているガスを放出するもので、脱ガス処理とも呼ばれる。熱処理の基板温度は、例えば650°Cとする。熱処理時間は、例えば30分とする。この熱処理は、Arガスなどを用いた不活性雰囲気で実施しても良い。次に、第2層間絶縁膜19の上に、密着膜23として酸化アルミニウム膜をスパッタリング法により20nm程度の厚さに形成する。密着膜23は、後述するキャパシタの下部電極と第2層間絶縁膜19の密着性を向上させるために形成される。さらに、密着膜23の上に、第1導電膜25として貴金属膜、例えばプラチナ膜をスパッタリング法により50nm~150nmの膜厚に形成する。プラチナ膜の成膜条件は、例えば、成膜室を内圧1PaのAr雰囲気とし、基板温度を350°C、スパッタパワーを0.3kWとする。第1導電膜25は、プラチナ膜に代えて、イリジウム膜、ルテニウム膜、及びこれらの酸化物から選択された1種類の膜や、例えば酸化ルテニウムRuO2膜、及びSrRuO3膜のいずれかの単層膜、或いはこれらの積層膜で構成しても良い。第1導電膜25を形成する前に密着膜23を形成しているので、第2層間絶縁膜19に対して高い密着力が得られる。次に、図1Cに示す断面構造を得るまでの工程について説明する。最初に、第1導電膜25の全面に、第1のドーパント層26下部ドーパント層を形成する。第1のドーパント層26は、第1のドーパント元素下部ドーパント元素として、La、Sr、Ca、Ru、Ir、Nb、Biなどを1種類又は複数種類含んで形成されている。第1のドーパント層26は、1nm以上10nm以下の非常に薄い膜であることが望ましい。第1のドーパント層26の膜厚が、10nmを越えると、この後に成膜する誘電体膜の結晶性に与える影響が大きくなると共に、誘電体膜中への第1のドーパント元素の拡散量が多くなり過ぎる。また、第1のドーパント元素の添加量が多くなると、キャパシタの反転電荷量が低下する。さらに、第1のドーパント層26の膜厚が1nmより薄くなると、均一な膜を得難くなり、誘電体膜中への第1のドーパント元素の拡散量が不均一になる。このように、第1のドーパント層26は、膜厚の薄い膜として形成されるので、その形成方法としては、直流DCスパッタリング法を用いることが好ましい。直流スパッタリング法では、例えば、第1のドーパント元素を含む金属ターゲットや合金ターゲットを用い、その成膜条件は成膜室を内圧1PaのArガス雰囲気とし、基板温度を100°C、スパッタパワーを0.3kWとする。また、キャパシタの酸素欠陥をさらに低減する観点からは、第1のドーパント元素を含む酸化物ターゲットを用いて第1のドーパント層26を形成しても良い。ターゲットに用いられる酸化物が導電性物質の場合は、直流スパッタリング法を採用できる。ターゲットに用いられる酸化物が絶縁性物質の場合は、高周波RFスパッタリング法が用いられる。成膜条件は、たとえば、成膜室を内圧1PaのArガス雰囲気とし、成膜温度100°C以下で、スパッタパワーを0.5kWとする。酸化物ターゲットとしては、La2O3、Nb2O5、CaO、SrO、Bi2O3、SrRuO3、LaSrCoO3、Pb,La,Ca,SrZr,TiO3,Pb,La,CaZr,TiO3、Pb,La,Ca,SrZr,Nb,TiO3、Pb,La,CaZr,Nb,TiO3、Pb,La,Ca,BiZr,TiO3、Pb,La,Ca,BiZr,Nb,TiO3、Pb,La,Ca,SrZr,Ir,TiO3などが用いられるここで、誘電体材料に第1のドーパント元素としてLa或いはNbを添加すると、キャパシタのリーク電流を低減でき、耐疲労特性を向上できる。第1のドーパント元素としてCa、Biを添加すると、キャパシタを低電圧で動作させることが可能になる。第1のドーパント元素としてSrを添加すると、強誘電体メモリの電荷の保持特性リテンション特性を向上できる。第1のドーパント元素としてRu、Irを添加すると、電極との界面が改善され、耐疲労特性及びインプリント特性が向上する。従って、強誘電体メモリに要求される特性に応じて第1のドーパント元素を選択して、セラミックス酸化物ターゲットを作成する。第1のドーパント層26をアモルファス酸化物からなるシート層として形成すると、キャパシタの下部電極及び誘電体膜の結晶性を向上できる。次に、第1のドーパント層26の上に、第1の誘電体膜27を、例えば高周波スパッタリング法を用いて形成する。第1の誘電体膜27としては、例えば、チタン酸ジルコン酸鉛PZT;PbZrxTi1-xO3膜0≦x≦1が用いられる。又は、Ca、Sr、Laが少なくともに一つ元素添加されたチタン酸ジルコン酸鉛や、ビスマス層状結晶構造を持つBi,SrTiO3、Bi,La4Ti3O12膜を用いても良い。以下においては、第1の誘電体膜27として、PZT膜を用いた場合について説明する。第1の誘電体膜27の膜厚は、例えば30nm~90nm程度とする。より好ましくは、誘電体膜27の膜厚を、例えば30nm~70nm程度とする。ここでは、第1の誘電体膜27の膜厚を、例えば30nmとする。第1の誘電体膜27の成膜温度は、例えば30°C以上100°C以下とすることが好ましい。第1の誘電体膜27の成膜温度を30°Cより低く設定した場合には、基板面内において膜厚及び結晶性が不均一となってしまう場合がある。一方、第1の誘電体膜27の成膜温度を100°Cより高く設定した場合には、第1の誘電体膜27において、101配向及び100配向が多くなり、111配向が少なくなる。これにより、良好な電気的特性のキャパシタを得ることが困難になることがある。ここでは、第1の誘電体膜27の成膜温度を、例えば50°Cとする。続いて、第1の誘電体膜27の上面に、第2のドーパント層28を例えばスパッタリング法を用いて1nm~3nmの膜厚に形成する。第2のドーパント層28に含まれる第2のドーパント元素としては、Tiが用いられる。第2のドーパント層28のスパッタ条件は、例えば、成膜室を内圧1PaのArガス雰囲気とし、基板温度を50°C、スパッタパワーを0.3kWとする。ターゲットには、金属Tiターゲットが用いられる。スパッタ時の基板温度が高くなると、第1の誘電体膜27の結晶性が悪くなるので、基板温度は、例えば100°C以下であることが望ましい。第2のドーパント層28は、金属Ti膜でも良いし、TiOx膜でも良い。TiOx膜を用いるときは、TiO2のターゲットを用いて、RFスパッタで形成する。スパッタ条件は、例えば、成膜室を内圧1PaのArガス雰囲気とし、基板温度を50°C、スパッタパワーを0.5kWとする。このとき、第2のドーパント層28として、アモルファスTiO2膜が1nm~3nmの膜厚に形成される。さらに、第2のドーパント膜46の上面に、第2の誘電体膜29としてPZT膜を、第1の誘電体膜27と同様の方法で、30nmの膜厚に形成する。誘電体膜27,29の成膜方法は、スパッタリング法に限定されない。例えば、MOCVDMetalOrganicChemicalVaporDeposition、有機金属化学気相成長法、ゾルゲル法、有機金属分解MOD、MetalOrganicDecomposition法、化学溶液堆積CSD、ChemicalSolutionDeposition法、CVD法、等により、アモルファス状の誘電体膜27,29を形成しても良い。これらの方法で第1の誘電体膜27を例えば30nmの厚さに形成し、第2のドーパント層28を形成した後、第2の誘電体膜29を例えば30nmの膜厚に形成する。次に、第2の誘電体膜29を例えば急速熱処理RTA法を用いて酸素を含む雰囲気中で結晶化する。より具体的には、不活性ガス例えばアルゴンと酸素ガスとを含む混合ガスの雰囲気中で、第2の誘電体膜29を熱処理する。熱処理時間は、例えば90secとする。第2の誘電体膜29の結晶性が向上するために、O2ガスの流量を10sccm~70sccmとすることが好ましい。ここでは、酸素ガスの流量を、例えば25sccmとする。第2の誘電体膜29の材料としてPZTが用いられている場合には、熱処理温度基板温度は、例えば550°C~650°Cとする。ここでは、誘電体膜29を結晶化する際の熱処理温度を、例えば600°Cとする。適切な熱処理温度は、強誘電体材料の種類により異なる。例えば、PZTの熱処理温度は630°C以下、BLTチタン酸ビスマスランタンは700°C以下、SBTタンタル酸ビスマスストロンチウムは800°C以下が望ましい。この熱処理によって、図1Dに示すように、誘電体膜27,29中にドーパント元素が拡散した誘電体膜30が形成される。これは、熱処理によって、誘電体膜27,29が結晶化すると共に、PZT中のTiや、第2のドーパント層28のTiが誘電体膜27,29中に拡散するためである。さらに、第1導電膜25の上の第1のドーパント層26の第1のドーパント元素が第1の誘電体膜27に拡散するためである。ドーパント元素を含む誘電体膜30の膜厚は、30nm~100nmの膜厚に形成される。これにより、誘電体膜30の縦膜厚方向の中央部分のTi含有量が最も多くなり、下側第1導電膜25側、及び上側誘電体膜30の上表面側のそれぞれに向かうにつれて膜中のTiの含有量が少なくなるような分布が形成される。また、第1のドーパント層26のLa,Sr,Ru,Ir,Nb,Bi,Caなどの第1のドーパント元素が、熱処理によって第1の誘電体膜27中に拡散すると共に、第1の誘電体膜27と第1導電膜25との界面が良好になる。また、第1導電膜25が酸化膜である場合には、熱処理の際に第1の導電膜25中から酸素が放出される。第1導電膜25から放出される酸素は、第1の誘電体膜27における酸素欠損を補償する。その結果、結晶性の良好な第1誘電体膜27が得られる。さらに、第1の誘電体膜27と第1導電膜25の界面がフラットに形成される。次に、図1Eに示す断面構造を得るまでの工程について説明する。最初に、誘電体膜30の全面に、アモルファス誘電体膜31を例えばスパッタリング法により、1nm~30nm例えば10nmの膜厚に形成する。次に、アモルファス誘電体膜31の全面に導電性酸化膜32を形成する。導電性酸化膜32の形成時には、最初にアモルファス誘電体膜31上に、例えば、IrOx膜をスパッタリング法により20nm~70nm、例えば、25nmの膜厚に形成する。IrOxは、成膜時に結晶化しているものとする。成膜条件は、例えば、300°Cの温度で、Arガスを140sccmの流量で、O2ガスを60sccmの流量でそれぞれ流し、スパッタパワーを1kWとする。続いて、RTA法で725°C、Arガスを2000sccmの流量で、O2ガスを20sccmの流量でそれぞれ流し、60sec間熱処理する。この熱処理によって、誘電体膜30の結晶性が更に向上し、アモルファス誘電体膜31が結晶化して誘電体膜31Aが形成される。これにより、誘電体膜30、31Aが完全に結晶化すると共に、誘電体膜30,31A中の酸素欠損を補償され、連続的な柱状結晶が形成される。これと同時に、導電性酸化膜32のプラズマダメージも回復する。次に、導電性酸化膜32の上面に、第2導電膜33を例えばスパッタリング法を用いて形成する。第2導電膜33は、キャパシタの上部電極の一部となるものである。第2導電膜33としては、例えば酸化イリジウム膜IrOy膜を形成する。酸化イリジウム膜における酸素の組成比yは、例えば0<y≦2とする。酸素の組成比yは、導電性酸化膜32として形成される酸化イリジウム膜IrOx膜における酸素の組成比xより大きいことが好ましい。ここで、第2導電膜33における酸素の組成比yを第1導電性酸化膜32における酸素の組成比xより大きく設定するのは、酸素の組成比を大きく設定すると、水素の拡散を防止する機能が大きくなるためである。このように、第2導電膜33の酸素の組成比yを大きくするとことで、第2導電膜33が水素バリア膜として機能させることが可能になり、後工程において誘電体膜30,31Aが水素により還元されることを防止する。第2導電膜33の膜厚は、例えば70~200nm程度とすることが好ましい。ここでは、第2導電膜33の膜厚を、例えば150nm程度とする。第2導電膜33を成膜する際の成膜条件は、例えば、成膜室の内圧を0.8Paとし、Arガスを100sccmの流量で、酸素ガスを100sccmの流量でそれぞれ流し、スパッタパワーは1.0kWとする。さらに、成膜時間は、例えば59secとする。このような成膜条件で第2導電膜33を成膜すると、第2導電膜33の膜厚は、例えば150nmになる。次に、シリコン基板1の下面背面を洗浄する。この洗浄工程によって、シリコン基板1の背面に付着した誘電体膜30,31Aなどが除去される。次に、第2導電膜33の全面に、保護膜34を例えばスパッタリング法を用いて形成する。保護膜34としては、例えば膜厚が34nmのTiN膜を形成する。保護膜34を形成する際には、例えばTiのターゲットを用いる。保護膜34を形成する際の基板温度は、例えば150°Cとする。成膜室には、例えば50sccmの流量でArガスを流すと共に、90sccmの流量でN2ガスを流しながらスパッタする。保護膜34は、還元性物質をバリアする機能を有するものであり、導電性酸化膜32及び第2導電膜33をパターニングする際のハードマスクとしても機能する。ここでは、保護膜34としてTiN膜を形成する場合を例に説明したが、保護膜34はTiN膜に限定されるものではない。保護膜34として、例えば、TaN膜、TiON膜、TiOx膜、TaOx膜、TaON膜、TiAlOx膜、TaAlOx膜、TiAlON膜、TaAlON膜、TiSiON膜、TaSiON膜、TiSiOx膜、TaSiOx膜、AlOx膜、ZrOx膜等を形成しても良い。さらに、保護膜34の全面に、フォトレジスト膜34Aを例えばスピンコート法を用いて形成する。続いて、フォトリソグラフィ技術を用い、フォトレジスト膜34Aをキャパシタの上部電極の平面形状にパターニングする。次に、図1Fに示す断面構造を得るまでの工程について説明する。最初に、フォトレジスト膜34Aをマスクとして、保護膜34、第2導電膜33、及び導電性酸化膜32をエッチングする。これにより、導電性酸化膜32と第2導電膜33とを有するキャパシタの上部電極35が形成される。エッチング後は、フォトレジスト膜34Aをアッシングなどにより剥離する。続いて、例えば、ドライエッチングにより保護膜34を除去する。この後、酸素を含有する雰囲気中においてシリコン基板1を熱処理する。熱処理の温度は、600°C~700°Cとする。この実施形態では、650°Cで40分間熱処理を行う。この熱処理は、ここまでの工程で誘電体膜30,31Aが受けたダメージを回復させるもので、このようなアニールは回復アニールとも呼ばれる。次に、誘電体膜31A及び上部電極35の上に不図示のフォトレジスト膜を例えばスピンコート法により形成する。続いて、フォトリソグラフィ技術を用い、フォトレジスト膜を所定の平面形状にパターニングする。この後、フォトレジスト膜をマスクとして、誘電体膜30,31Aをエッチングする。これにより、誘電体膜30,31Aを有する強誘電体膜36が形成される。強誘電体膜36のパターニングが終了したら、フォトレジスト膜をアッシング等により除去する。この後、酸素雰囲気中にてシリコン基板1を熱処理する。熱処理条件は、例えば300~650°Cとする。熱処理時間は、例えば30分~120分とする。さらに、強誘電体膜36及び第1導電膜25の全面に第1保護膜38を例えばスパッタリング法又はCVD法により形成する。第1保護膜38としては、例えば酸化アルミニウム膜を形成する。第1保護膜38の膜厚は、例えば20nm~50nm程度とする。成膜装置としては、例えば、反応性RFスパッタリング装置を用いる。ターゲットとしては、直径300mmのAlOセラミックターゲットを用いる。酸化アルミニウム膜64の成膜条件は、成膜室を内圧1PaのArガス雰囲気とし、スパッタパワーは2.0kWとする。RFマグネトロンスパッタリングを40sec~100sec行い、膜厚20~50nmが酸化アルミニウム膜64を形成する。第1保護膜38として、酸化アルミニウム膜を用いた場合を説明したが、酸化チタン膜、酸化タンタル膜、酸化ジルコニウム膜、窒化タンタル膜、窒化アルミニウム膜及び酸窒化アルミニウム膜から選択する膜を使用しても良い。続いて、酸素雰囲気中にてシリコン基板1に熱処理する。熱処理条件は、例えば400~600°Cとする。熱処理時間は、例えば30分~120分とする。次に、図1Gに示す断面構造を得るまでの工程について説明する。第1保護膜38の全面に、不図示のフォトレジスト膜を例えばスピンコート法により形成する。続いて、フォトリソグラフィ技術を用い、フォトレジスト膜を下部電極の平面形状にパターニングする。次に、フォトレジスト膜をマスクとして、第1保護膜38、第1の導電膜25、密着膜23をエッチングし、第1の導電膜25から下部電極41を形成する。これにより、下部電極41と強誘電体膜36と上部電極35とを有するキャパシタ42が形成される。第1保護膜38は、上部電極60及び強誘電体膜50を覆うように残る。この後、フォトレジスト膜をアッシング等により剥離する。次いで、シリコン基板1を酸素雰囲気にて、例えば300°C~400°C、30分間~120分間、熱処理する。この熱処理によって、キャパシタ42をパターニング工程に吸着した水分や不純物が飛ばされる。これにより、キャパシタ42内に水分が残っていたときに生じる蒸し焼きを防げる。酸素を含有する雰囲気としては、酸素のみの雰囲気、アルゴン及び酸素を含有する雰囲気、並びに、窒素及び酸素を含有する雰囲気等が挙げられる。次に、シリコン基板1の全面に、非晶質の第2保護膜45を例えばスパッタリング法又はCVD法により形成する。第2保護膜45は、前記の熱処理の効果として、キャパシタ42に高い強度で密着する。第2保護膜45としては、例えば酸化アルミニウム膜が形成される。また、第2保護膜45は、酸化チタン膜、酸化タンタル膜、酸化ジルコニウム膜、窒化タンタル膜、窒化アルミニウム膜及び酸窒化アルミニウム膜から選択する膜でも良い。第2保護膜45の膜厚は、スパッタリング法で形成する場合は、10nm以上30nm以下で、例えば20nm程度とする。CVD法で形成する場合は、1nm以上3nm以下で、例えば2nm程度とする。この実施の形態で第2保護膜45は、RFマグネトロンスパッタリング法を用いて形成し、その成膜条件は成膜室を内圧1.0Paのアルゴンガス雰囲気、スパッタパワーを2.0kWとする。これにより、例えば、40secの成膜時間で、膜厚が約20nmの緻密性が高い非晶質膜酸化アルミニウム膜が形成される。続いて、酸素を含有する雰囲気にてシリコン基板1を熱処理する。この熱処理によって、強誘電体膜36に酸素が供給され、スパッタリングにより損傷しているキャパシタ42のダメージが回復する。これにより、キャパシタ42の電気的特性が向上する。熱処理条件は、例えば500°C~700°Cとする。熱処理時間は、例えば30分~120分とする。次に、図1Hに示す断面構造を得るまでの工程について説明する。まず、第2保護膜45の全面に、第3層間絶縁膜48を例えばTEOSガスを用いたプラズマCVD法により形成する。第3層間絶縁膜48としては、例えばシリコン酸化膜を形成する。第3層間絶縁膜48の膜厚は、例えば1400nm程度とする。この後、第3層間絶縁膜48の表面を例えばCMP法を用いて平坦化する。続いて、第3層間絶縁膜48の全面に、第3保護膜49を例えばスパッタリング法又はCVD法により形成する。第3保護膜49としては、例えば酸化アルミニウム膜を形成する。第3保護膜49の膜厚は、例えば20nn~50nm程度とする。この後、第3保護膜49の全面に、第4層間絶縁膜50を例えばTEOSガスを用いたプラズマCVD法により形成する。第4層間絶縁膜50としては、例えばシリコン酸化膜を形成する。第4層間絶縁膜50の膜厚は、例えば300nm程度とする。さらに、フォトリソグラフィ技術を用い、第4層間絶縁膜50、第3保護膜49、第3層間絶縁膜48、保護膜38、45をエッチングする。これにより、下部電極41に達するコンタクトホール51Aが形成される。さらに、これと同時に、上部電極35に達するコンタクトホール51Bが形成される。この後、シリコン基板1を酸素雰囲気中にて熱処理する。この熱処理は、強誘電体膜36に酸素を供給し、キャパシタ42の電気的特性を向上させるためのものである。熱処理条件は、例えば400~600°C例えば450°Cとする。熱処理時間は、例えば30分~120分とする。次に、フォトリソグラフィ技術を用い、第4層間絶縁膜50、第3保護膜49、第3層間絶縁膜48、保護膜38、45及び第1層間絶縁膜19をエッチングする。これにより、導電性プラグ16に達するスルーホール52が形成される。この後、シリコン基板1を不活性ガス雰囲気中又は真空中にて熱処理する。この熱処理は、各層間絶縁膜19,48,50中からガスを放出するためのもので、脱ガス処理と呼ばれる。この後、コンタクトホール51A、51B、52の内壁面に対して表面処理を、例えば、RFエッチングにより行う。次に、図1Iに示す断面構造を得るまでの工程について説明する。最初に、各コンタクトホール51A,51Bに導電性プラグ54A,54Bを形成すると共に、各スルーホール52に導電性プラグ55を形成する。導電性プラグ54A,54B,55の形成方法は、前記と同様である。この後、導電性プラグ53,54A,54Bをプラズマ洗浄する。プラズマ洗浄に用いるガスは、例えばArガスとする。これにより、導電性プラグ54A,54B,55の表面に存在する自然酸化膜等が除去される。次に、第4層間絶縁膜50及び導電性プラグ54A,54B,55の上面に、例えばTiN膜57と、AlCu合金膜58と、Ti膜59と、TiN膜60とをスパッタリング法を用いて順次積層して、積層膜を形成する。TiN膜57の膜厚は、例えば50nmとする。AlCu合金膜58の膜厚は、例えば膜厚550nmとする。Ti膜59の膜厚は、例えば5nmとする。TiN膜60の膜厚は、例えば膜厚50nmとする。続いて、フォトリソグラフィ技術を用い、積層膜をエッチングする。こうして、積層膜により配線61が形成される。この後、第4層間絶縁膜50、導電性プラグ54A,54B,55、配線61等を複数層に亘って形成する。配線層金属配線層は、例えば、5層に亘って形成される。このような多層配線を形成することで、本実施の形態の半導体装置が形成される。ここで、図2にキャパシタ42の構成と強誘電体膜の構成元素のプロファイルイメージを模式的に示す。図2Aは、左側から下部電極41、強誘電体膜36、上部電極35を配置した図を示している。キャパシタ42の強誘電体膜36は、第1のドーパント層26、第1の誘電体膜27、第2のドーパント層28、第2の誘電体膜29、アモルファス誘電体膜31を積層し、この積層膜を熱処理することで形成されている。従って、強誘電体膜36は、PZTを主成分とし、下部電極41との界面に、第1のドーパント層26に由来する第1のドーパント元素の含有量が他の領域に比べて最も多く分布している。第1のドーパント元素は、熱処理によって強誘電体膜36中に拡散したもので、下部電極41との界面から強誘電体膜36の中央にかけて徐々に含有量が減少する分布を有している。第1のドーパント元素のような不純物が下部電極41と強誘電体膜36の界面に多く存在することによって、下部電極41と強誘電体膜36との界面が従来のキャパシタに比べて改善され、キャパシタの耐疲労特性及び耐インプリント特性が向上する。また、強誘電体膜36は、PZTを主成分とし、膜厚積層方向の中央部分のTi含有量が最も多く、中央部分から上部電極35の界面、又は下部電極41の界面にかけて、Tiの含有量が徐々に減少している。このTiの含有量の増加は、第2のドーパント層28に起因しており、Tiの含有量の分布は熱処理による拡散によって形成されている。PZT膜中では、ZrとTiの総量が一定なので、強誘電体膜36のZrの含有量のプロファイルは、Tiの含有量のプロファイルと逆になる。このようなキャパシタ42では、誘電体膜30の膜厚方向の中央のTi含有量が多いので、飽和反転電荷量が大きくなる。また、上下の電極35,41と強誘電体膜36との界面付近におけるZr/Ti比が相対的に低くなり、反転電荷量の立ち上がりの遅延が防止される。さらに、強誘電体膜36を形成する過程で、誘電体膜30の上にアモルファス誘電体膜31を形成し、その後に熱処理している。この熱処理の際に、アモルファス誘電体膜31を誘電体膜30の結晶粒子から連続的に成長させることができるので、アモルファス誘電体膜31と上部電極35との界面が良好になる。また、熱処理によって強誘電体膜36中の欠陥が少なくなるので、キャパシタ42のリーク電流も小さくなる。次に、キャパシタ42の強誘電体膜36の結晶性及びキャパシタ42の特性について評価した結果を図3A、図3B及び図4を参照して説明する。図3A及び図3Bの横軸は、第2のドーパント層28の膜厚を0nm、1nm、2nm、3nmと変化させた場合を示す。図3Aの縦軸は、PZTの111面の配向性を示し、図3Bの縦軸は、PZTの222面の配向性を示す。また、図4は、横軸が印加電圧を示し、縦軸が反転電荷量を示す。最初に、測定に使用したサンプルの製造方法について説明する。サンプルは、シリコン基板1の上方に下部電極41としてPtを形成し、さらにその上に、第1の誘電体膜27としてPZTを30nmの膜厚に形成した。その後、Tiターゲットを用いて、それぞれのシリコン基板1に0nm、1nm、2nm、3nmのTi膜を形成し、第2のドーパント層28とした。さらに、その上に、第2の誘電体膜29としてPZTを30nmの膜厚に形成した。これらのシリコン基板1をRTA装置に導入し、Arガスを2000sccmの流量で流すと共に、O2ガスを15sccmの流量で流した混合雰囲気中にて、600°Cで90sec熱処理した。この熱処理により、誘電体膜27,29のPZTが結晶化する同時に、第2のドーパント層28のTiが両側のPZTに拡散して誘電体膜30が形成される。その後、誘電体膜30の上にアモルファス誘電体膜31としてPZTを10nmの膜厚に形成する。アモルファス誘電体膜31の上に、導電性酸化膜32としてIrOxを25nmの膜厚に形成した。この後、シリコン基板1をRTA装置に導入し、Arガスを2000sccmの流量で流すと共に、O2ガスを25sccmの流量で流した混合雰囲気中にて、725°Cで120secの条件で熱処理した。この熱処理によって、アモルファス誘電体膜31が結晶化すると共に、アモルファス誘電体膜31と導電性酸化膜32の界面がフラットになる。このようにして形成したサンプルを用いて、PZTの結晶性を測定したところ、多結晶PZTは、PZTの100、101、111、222面に配向していることがわかった。ここで、キャパシタ42の特性を向上させる観点からは、PZTの100面及び101面の配向強度が小さく、111面や222面の配向強度が強いことが望ましい。各サンプルのPZTの111面の配向強度と、222面の配向強度から配向率=PZT222/PZT100101222を測定した。図3Aに示すように、第2のドーパント層28の膜厚が1nm、2nm、3nmの各基板1のPZT膜の111配向強度は、第2のドーパント層28が0nmのサンプルより若干高くなっている。従って、第2のドーパント層28を形成した方が、PZT膜の111配向強度が強くなることがわかる。また、図3Bに示すように、各サンプルのPZT222配向率は、すべて95以上であるので、強誘電体膜36のPZTの結晶は、連続的な柱状構造であることがわかる。また、図4に、キャパシタ42の反転電荷量と印可電圧の依存関係を示す。Ti=0nm、即ち第2のドーパント層28を形成しない場合に比べて、第2のドーパント層28を1nm又は2nmの膜厚に形成した方が、反転電荷量の立ち上がりが早く、飽和反転電荷量が高いことがわかった。また、第2のドーパント層28が3nmの場合、反転電荷量の立ち上がりは、Ti=0nmのサンプルより遅くなるが、飽和反転電荷量が大きくなった。この結果からは、第2のドーパント層28の厚さを1nmから2nmにすれば、第2のドーパント層28が0nmの場合に比べて、キャパシタ42の飽和反転電荷量が大きくなり、反転電荷量の立ち上がりを速くなった。ここで、強誘電体膜中に不純物を添加すると、強誘電体膜と電極の界面が改善され、強誘電体メモリの耐疲労特性や、インプリント特性が向上することが知られている。しかしながら、強誘電体膜中に不純物を添加すると、強誘電体メモリの反転電荷量が低下してしまう。例えば、強誘電体膜をPZTで形成し、Tiを添加した場合、正方体構造を持つPZTの組成に対してTiの含有量が多くなると、飽和反転電荷量は高くなるが、反転電荷量の立ち上がりが遅くなり、耐疲労及びインプリント特性が悪くなる。一方、Tiの含有量が少なくなると、反転電荷量の立ち上がりが速くなるが、飽和反転電荷量は低くなる。これに対し、この実施の形態のキャパシタ42では、強誘電体膜36の膜厚方向の中央部分においてTi/Zrの値が大きくなるので、飽和反転電荷量が大きくなる。その一方で、上部電極35及び下部電極41と、強誘電体膜36の界面付近では、Tiの拡散量が少ないので、Ti/Zrの値が第2のドーパント層28の膜厚が0nmの場合とほぼ同程度になっている。これにより、Tiが反転電荷量の立ち上がりを阻害する要因になっていない。従って、飽和反転電荷量を大きくしつつ、反転電荷の立ち上がりの遅延が防止されている。また、第2のドーパント層28の膜厚が3nmの場合、反転電荷量の立ち上がりが遅くなり、飽和反転電荷量が大きくなった。これは、Tiが大量に誘電体膜36へ拡散されて、強誘電体膜36の膜厚方法の中央部分だけでなく上下の電極35,41との界面にも拡散し、界面におけるTi/Zrの値が大きくなったためであると考えられる。これらの結果から、キャパシタ42をより低電圧に動作させるためには、第2のドーパント層28の膜厚を3nm以下にすることが望ましい。また、シリコン基板1の面内分布を均一に成膜する観点からは、第2のドーパント層28の膜厚は0.1nm以上であることが好ましい。以上、説明したように、この実施の形態では、強誘電体膜36に添加するドーパント元素の分布を制御することで、キャパシタ42の特性を改善させることが可能になった。特に、強誘電体膜36の膜厚方向の中央部分のTiの含有量が多く、ここから上下の電極35,41に向かうにつれてTiの含有量が減少するようにした。これにより、強誘電体膜36が薄くなっても、反転電荷量の立ち上がりの遅延が防止され、飽和反転電荷量を増大できる。また、キャパシタ42の製造工程において、第1、第2のドーパント元素を含むドーパント層26,28を形成し、熱処理工程で、第1、第2のドーパント元素を誘電体膜30中に拡散させるようにしたので、最初からドーパント元素を含有した誘電体膜を形成する場合に比べて製造工程が簡単になる。さらに、ドーパント層26,28の膜厚や、熱処理条件によって、誘電体膜30中の第1、第2のドーパント元素の分布を適切にコントロールできる。ここで、図5に示すキャパシタ42Aのように、アモルファス誘電体膜31を形成しなくても良い。この場合のキャパシタ42Aの特性は、図3A、3B及び図4と同様になる。また、キャパシタ42Aを含む半導体装置の製造方法は、誘電体膜30を形成した後、アモルファス誘電体膜31を形成せずに、導電性酸化膜32を形成する。その他の製造方法及び効果は、前記と同様になる。第2の実施の形態本発明の第2の実施の形態について図面を参照して詳細に説明する。第1の実施の形態と同様の構成要素には同一の符号を付してある。また、第1の実施の形態と重複する説明は省略する。この実施の形態に係る半導体装置及びその製造方法は、第1のドーパント層26を形成せずに、キャパシタ42Bを形成することを特徴とする。図6に示すように、第1導電膜25としてPt膜を形成し、その上に第1の誘電体膜27としてPZT膜を形成する。さらに、第2のドーパント層28を形成した後、第2の誘電体膜29としてPZT膜を形成する。この積層膜に対して熱処理することにより、第1、第2の誘電体膜27,29のPZT膜内に第2のドーパント層28の第2のドーパント元素が拡散した誘電体膜30が形成される。さらに、誘電体膜30の上に、アモルファス誘電体膜31を形成し、酸素を含むガス雰囲気中での熱処理によって誘電体膜30及びアモルファス誘電体膜31を結晶させる。続いて、その上に導電性酸化膜32を形成する。その後、積層膜をパターニングすることにより、上部電極35と、強誘電体膜36と、下部電極41とを有するキャパシタ42Bが形成される。このキャパシタ42Bの断面のイメージ図及び元素のプロファイルを図7及び図8にそれぞれ示す。図7に示すように、キャパシタ42Bは、下部電極41の上に、強誘電体膜36が連続的に成長して、上部電極35との強誘電体膜36の界面に欠陥は殆ど無い。また、上部電極35のIrが強誘電体膜36中に拡散している。図8に示すように、強誘電体膜36では、膜厚方向の中央部分のTiの含有量が最も多く、膜厚方向の上側と下側のTiの含有量は少なくなる。また、強誘電体膜36中のZrのプロファイルは、Tiのプロファイルと逆になる。このような、キャパシタ42Bでは、強誘電体膜36中のTiの分布によって反転電荷量の立ち上がりの遅延を防止し、飽和反転電荷量を増大させる。また、キャパシタ42の製造工程において、第2のドーパント層28を形成し、熱処理工程で、第2のドーパント元素を誘電体膜30中に拡散させるようにしたので、最初からドーパント元素を含有した誘電体膜を形成する場合に比べて製造工程が簡単になる。さらに、第2のドーパント層28の膜厚や、熱処理条件によって、誘電体膜30中の第2のドーパント元素の分布を適切にコントロールできる。ここで、図9に示すキャパシタ42Cのように、アモルファス誘電体膜31を形成しなくても良い。この場合のキャパシタ42Cの特性は、前記のキャパシタ42Bと同様である。また、キャパシタ42Cを含む半導体装置の製造方法は、誘電体膜30の上に、アモルファス誘電体膜31を形成せずに、導電性酸化膜32を形成する。その他の製造方法及び効果は、キャパシタ42Bと同様になる。第3の実施の形態本発明の第3の実施の形態について図面を参照して詳細に説明する。第1、第2の実施の形態と同様の構成要素には同一の符号を付してある。また、第1、第2の実施の形態と重複する説明は省略する。この実施の形態に係る半導体装置及びその製造方法は、第2のドーパント層28を形成せずに、キャパシタ42Dを形成することを特徴とする。図10に示すように、第1導電膜25としてPt膜を形成し、その上にLa,Sr,Ru,Ir,Nb,Bi,Caなどの第1のドーパント元素を含む第1のドーパント層26を形成する。続いて、第1のドーパント層26の上に、第1の誘電体膜27としてPZT膜を形成した後、酸素を含むガス雰囲気中で熱処理する。これにより、第1の誘電体膜27のPZT膜内に第1のドーパント層26のドーパント元素が拡散する。続いて、第2の誘電体膜29としてPZT膜を形成し、その上に導電性酸化膜32を形成する。その後、積層膜をパターニングすることにより、上部電極35と、強誘電体膜36と、下部電極41とを有するキャパシタ42Dが形成される。このキャパシタ42Dの断面のイメージ図及び元素のプロファイルを図11及び図12にそれぞれ示す。図11に示すように、下部電極41の上に、強誘電体膜36が連続的に成長して、上部電極35との強誘電体膜36の界面に欠陥は殆ど無い。上部電極35のIrが強誘電体膜36中に拡散している。図12に示すように、強誘電体膜36中では、第1のドーパント元素は、下部電極41の界面に最も多く、膜厚方向の上側、即ち上部電極35に向かうに従って減少する。Ti及びZrのプロファイルは、強誘電体膜36の膜厚方向の場所に依らずに一定である。ここで、図13に、従来のキャパシタと、キャパシタ42Dの耐疲労特性の比較を示す。従来のキャパシタは、第1のドーパント層26を有しない他は、キャパシタ42Dと同様の方法で製造した。これに対し、キャパシタ42Dは、第1のドーパント層26として、La、Sr、Ruを含む薄膜を10Åの膜厚に形成した。耐疲労特性の測定条件は、測定及び加速時の温度を90°C、反転電荷量測定の印可電圧を1.8Vとし、ストレス印加電圧は5Vにした。図13に示すように、La、Sr、Ruが添加されたキャパシタ42Dのイニシャル反転電荷量は、不純物を添加しない従来のキャパシタより若干低くなるが、耐疲労特性が非常に良くなっている。従来のキャパシタの耐疲労特性は、1×107回から劣化の発生が始まって、徐々に劣化した。キャパシタ42Dは、La、Sr、Ruが下部電極41と強誘電体膜36の界面に最も多く、膜厚方向の上側に向かうに従って徐々に減衰するので、強誘電体膜36と下部電極41の界面が改善され、キャパシタ42Dの耐疲労特性が向上した。強誘電体膜36と下部電極41の界面が改善されたので、キャパシタ42Dの耐インプリント特性が向上した。以上のことから、この実施の形態では、強誘電体膜36と下部電極41の界面付近に第1のドーパント元素を添加し、下部電極41と強誘電体膜36の界面の平坦さをコントロールした。従って、キャパシタ42Dの強誘電体膜36を薄膜化しても、飽和反転電荷量を保ちながら、低電圧で動作でき、耐疲労及びインプリント特性を向上させることができる。また、キャパシタ42Dの製造工程において、第1のドーパント元素を含むドーパント層26を形成し、熱処理工程で、第1のドーパント元素を誘電体膜30中に拡散させるようにしたので、最初からドーパント元素を含有した誘電体膜を形成する場合に比べて製造工程が簡単になる。さらに、第1のドーパント層26の膜厚や、熱処理条件によって、誘電体膜30中の第1のドーパント元素の分布を適切にコントロールできる。図13を用いて説明した、第1のドーパント元素による効果は、第1の実施の形態においても同様に得られる。ここで、図14に示すキャパシタ42Eのように、第2の誘電体膜29を形成しなくても良い。この場合のキャパシタ42Eの特性は、前記のキャパシタ42Dと同様である。また、キャパシタ42Eを含む半導体装置の製造方法は、誘電体膜を1回のみ形成する他は、前記と同様になる。第4の実施の形態本発明の第4の実施の形態について図面を参照して詳細に説明する。第1から第3の実施の形態と同様の構成要素には同一の符号を付してある。また、第1から第3の実施の形態と重複する説明は省略する。この実施の形態に係る半導体装置及びその製造方法は、第2の強誘電体膜29の上に、第3のドーパント層26A上部ドーパント層として第2のドーパント層28と同様の薄膜を形成することを特徴とする。図15に示すように、第1導電膜25としてPt膜を形成し、第1、第2の誘電体膜27,29としてPZTを形成する。さらに、第2の誘電体膜29の上に、La,Sr,Ru,Ir,Nb,Bi,Caなどの第3のドーパント元素上部ドーパント元素を少なくとも1種類含む第3のドーパント層26Aを形成し、その後、酸素を含むガスの雰囲気中で熱処理する。第1の誘電体膜27を結晶化させると共に、第3のドーパント層26Aの元素が第1の誘電体膜27中に拡散する。第3のドーパント層26Aの種類や、成膜条件、膜厚は、第1のドーパント層26と同様とする。この後、導電性酸化膜32を形成する。その後、積層膜をパターニングすることにより、上部電極35と、強誘電体膜36と、下部電極41とを有するキャパシタ42Fが形成される。このキャパシタ42Fの断面のイメージ図及び元素のプロファイルを図16及び図17にそれぞれ示す。図16に示すように、下部電極41の上に、柱状の強誘電体膜36が連続的に成長している。また、上部電極35との強誘電体膜36の界面には、欠陥は殆ど無い。さらに、上部電極35のIrが、強誘電体膜36中に拡散している。図17に示すように、強誘電体膜36では、第1のドーパント元素であるLa,Sr,Ru,Ir,Nb,Bi,Caなど元素は、上部電極35の界面に最も多く、膜厚方向の下側、即ち下部電極41に向かうに従って減少する。Ti及びZrのプロファイルは、強誘電体膜36の膜厚方向の場所に依らずに一定である。このキャパシタ42Fでは、強誘電体膜36と上部電極35の界面付近に第1のドーパント元素を添加し、強誘電体膜36と上部電極35の界面の平坦さをコントロールした。従って、キャパシタ42Fの強誘電体膜36を薄膜化しても、飽和反転電荷量を保ちながら、低電圧で動作でき、耐疲労及びインプリント特性を向上させることができる。その他の作用及び効果は、第3の実施の形態と同様である。第1、第2の誘電体膜27,29は、アモルファス誘電体膜として形成し、酸化雰囲気中で熱処理することで結晶化させても良い。この場合、第1の誘電体膜27を結晶化させた後、第2の誘電体膜29としてアモルファス誘電体膜を形成し、第2の誘電体膜の上に第3のドーパント層26Aを形成した後、酸素雰囲気の熱処理によって第2の誘電体膜29を結晶化させると共に、第3のドーパント層26Aのドーパント元素を第2の誘電体膜29中に拡散させる。このような、第1、第2の誘電体膜27,29をアモルファス誘電体膜として形成する方法は、他の実施の形態において実施することも可能である。また、図18に示すキャパシタ42Gのように、第2の誘電体膜29を形成しなくても良い。この場合のキャパシタ42Gの特性は、前記のキャパシタ42Fと同様である。また、キャパシタ42Gを含む半導体装置の製造方法は、誘電体膜を1回のみ形成する他は、前記と同様になる第5の実施の形態本発明の第5の実施の形態について図面を参照して詳細に説明する。第1から第4の実施の形態と同様の構成要素には同一の符号を付してある。また、第1から第4の実施の形態と重複する説明は省略する。この実施の形態に係る半導体装置及びその製造方法は、第2のドーパント層28を形成すると共に、アモルファス誘電体膜31を形成した後、第3のドーパント層26Aを形成することを特徴とする。図19に示すように、第1導電膜25としてPt膜を形成し、その上に第1の誘電体膜27としてPZT膜を形成する。さらに、第2のドーパント層28を形成した後、第2の誘電体膜29としてPZT膜を形成する。この積層膜に対して熱処理することにより、第1、第2の誘電体膜27,29のPZT膜内に第2のドーパント層28のドーパント元素が拡散した誘電体膜30が形成される。さらに、誘電体膜30の上に、アモルファス誘電体膜31を形成し、続いて、第3のドーパント層26Aを形成する。この後、酸素を含むガス雰囲気中での熱処理によって誘電体膜30及びアモルファス誘電体膜31を結晶させる。これと同時に、第3のドーパント層26Aの第1のドーパント元素がアモルファス誘電体膜31中に拡散する。続いて、その上に導電性酸化膜32及び第2導電膜33を形成する。その後、積層膜をパターニングすることにより、上部電極35と、強誘電体膜36と、下部電極41とを有するキャパシタ42Hが形成される。このキャパシタ42Hの断面のイメージ図及び元素のプロファイルを図20に示す。強誘電体膜36では、膜厚方向の中央部分のTiの含有量が最も多く、膜厚方向の上側と下側のTiの含有量は少なくなる。強誘電体膜36中のZrのプロファイルは、Tiのプロファイルと逆になる。また、強誘電体膜36では、第3のドーパント層26Aに由来する第1のドーパント元素が、上部電極35の界面に最も多く、膜厚方向の下側、即ち下部電極41に向かうに従って減少する。このキャパシタ42Hでは、第2のドーパント層28を形成することで、第1の実施の形態と同様の作用及び効果が得られる。さらに、第3のドーパント層26Aを形成することで、第4の実施の形態と同様の作及び効果が得られる。ここで、図21に示すキャパシタ42Iのように、アモルファス誘電体膜31を形成しなくても良い。この場合のキャパシタ42Iの特性は、前記のキャパシタ42Hと同様である。また、キャパシタ42Iを含む半導体装置の製造方法は、誘電体膜30の上に、アモルファス誘電体膜31を形成せずに、導電性酸化膜32を形成する。その他の製造方法及び効果は、前記と同様になる。また、第2の誘電体膜29を形成した後で、熱処理をせずに、アモルファス誘電体膜31及び第3のドーパント層26Aを形成しても良い。第3のドーパント層26Aを形成した後の熱処理において、第2のドーパント層28のTiが誘電体膜27,29中に拡散する。第6の実施の形態本発明の第6の実施の形態について図面を参照して詳細に説明する。第1から第5の実施の形態と同様の構成要素には同一の符号を付してある。また、第1から第5の実施の形態と重複する説明は省略する。この実施の形態に係る半導体装置及びその製造方法は、第1、第2、第3のドーパント層26,26A、28を有することを特徴とする。図22に示すように、第1導電膜25としてPt膜を形成し、続いて第1のドーパント層26を形成する。その上に第1の誘電体膜27としてPZT膜を形成する。さらに、第1の誘電体膜27上に第2のドーパント層28を形成した後、第2の誘電体膜29としてPZT膜を形成する。この積層膜に対して熱処理することにより、第1の誘電体膜27のPZT膜内に第1のドーパント元素が拡散する。さらに、第1、第2の誘電体膜27,29のPZT膜内に第2のドーパント元素が拡散する。続いて、誘電体膜30の上に、アモルファス誘電体膜31を形成し、その上に第3のドーパント層26Aを形成する。第3のドーパント層26Aは、第1のドーパント層26と同様に形成される。その上に導電性酸化膜32を形成してから、酸素を含むガス雰囲気中で熱処理し、誘電体膜30及びアモルファス誘電体膜31を結晶させる。これと同時に、第3のドーパント層26Aの第1のドーパント元素がアモルファス誘電体膜31中に拡散する。さらに、導電性酸化膜32の上に第2導電膜33を形成する。その後、積層膜をパターニングすることにより、上部電極35と、強誘電体膜36と、下部電極41とを有するキャパシタ42Jが形成される。このキャパシタ42Jの断面のイメージ図及び元素のプロファイルを図23に示す。強誘電体膜36の下部では、第1のドーパント元素は、下部電極41の界面に最も多く存在し、膜厚方向の上側、即ち上部電極35に向かうに従って減少する。また、強誘電体膜36中の膜厚方向の中央部分のTiの含有量が最も多く、膜厚方向の上側と下側のTiの含有量は少なくなる。強誘電体膜36中のZrのプロファイルは、Tiのプロファイルと逆になる。さらに、強誘電体膜36の上部では、第1のドーパント元素が、上部電極35の界面に最も多く存在し、膜厚方向の下側、即ち下部電極41に向かうに従って減少する。このキャパシタ42Jでは、第1のドーパント層26を形成することで、第3の実施の形態と同様の作用及び効果が得られる。さらに、第2のドーパント層28を形成することで、第1の実施の形態と同様の作用及び効果が得られる。さらに、第3のドーパント層26Aを形成することで、第4の実施の形態と同様の作及び効果が得られる。ここで、図24に示すキャパシタ42Kのように、アモルファス誘電体膜31を形成しなくても良い。この場合、第2の誘電体膜29の上に第3のドーパント層26Aが形成される。キャパシタ42Iの特性は、前記のキャパシタ42Jと同様である。また、キャパシタ42Kを含む半導体装置のその他の製造及び効果は、前記と同様になる。また、第2の誘電体膜29を形成した後で、熱処理をせずに、アモルファス誘電体膜31及び第3のドーパント層26Aを形成しても良い。熱処理は、第2の誘電体膜29を形成した後と第3のドーパント層26Aを形成した後の2回実施しても良いし、第3のドーパント層26Aを形成した後の1回のみでも良い。第7の実施の形態本発明の第7の実施の形態について図面を参照して詳細に説明する。本実施形態による半導体装置は、メモリセルの構造がスタック型であることを特徴とする。第1から第6の実施の形態と同様の構成要素には同一の符号を付してある。また、第1から第6の実施の形態と重複する説明は省略する。図25Aに示すように、シリコン基板1のpウェル3に2つトランジスタT1,T2を形成し、各ソース/ドレイン電極12Aに電気的に接続される導電性プラグ16を形成する。ここまでの工程は、第1の実施の形態と同様である。続いて、第1層間絶縁膜14及び導電性プラグ16の全面に、第2層間絶縁膜104を例えば、プラズマCVD法により形成する。第2層間絶縁膜104は、例えば、シリコン窒化酸化膜100を130nmの厚さに形成し、さらにその上にシリコン酸化膜101を300nmの厚さで堆積させることにより形成される。次に、フォトリソグラフィ技術を用い、第2層間絶縁膜104に導電性プラグ16に達するコンタクトホール105を形成する。次に、コンタクトホール105に導電性プラグ106を埋め込む。導電性プラグ106を形成する際には、最初に、第2層間絶縁膜104の全面及びコンタクトホール105の内面に、スパッタリング法を用いて、Ti膜を例えば30nmの厚さに形成する。さらにその上にTiN膜を例えば20nmの厚さに形成する。このようにして積層されたTi膜とTiN膜とにより密着膜が形成される。次に、第2層間絶縁膜104及び密着膜に、導電膜として、例えばタングステン膜をCVD法により300nmの厚さに形成する。この後、例えば、CMP法により、第2層間絶縁膜104の表面が露出するまで導電膜及び密着膜を研磨する。これにより、コンタクトホール105内に導電性プラグ106が埋め込まれる。ここで、導電性プラグ106は、その上面の高さが第2層間絶縁膜104の上面の高さより低くなる場合がある。凹部110の深さは、例えば20~50nm程度である。次に、図25Bに示す断面形状を得るまでの工程について説明する。まず、第2層間絶縁膜104全面に、下地膜115を形成する。下地膜115は、最初にTi膜を例えばスパッタリング法により100~300nmの膜厚に形成する。ここでは、Ti膜の膜厚を100nm程度とする。次に、例えばRTA法により、窒素雰囲気中にて熱処理を行う。熱処理温度は、例えば650°Cとする。熱処理時間は、例えば60secとする。この熱処理により、Ti膜からTiN膜が形成され、下地膜115となる。下地膜115によって、導電性プラグ106の凹部110が埋められる。続いて、CMP法により、下地膜115の表面を研磨する。平坦化層となる下地膜115の膜厚は、例えば50~100nm程度とする。ここでは、研磨後における下地膜115の膜厚を50nm程度とする。この後、例えばNH3ガスを用いて発生させたプラズマ雰囲気に下地膜115の表面を暴露することにより、下地膜115の表面をプラズマ処理する。次に、下地膜115の全面に、密着膜116を形成する。最初に、下地膜115の全面に、Ti膜を例えばスパッタリング法により形成する。Ti膜の膜厚は、例えば20nm程度とする。プラズマ処理が行われた下地膜115上にTi膜を形成するため、良質なTi膜が形成される。続いて、例えばRTA法により、650°Cの窒素雰囲気中にて60sec、熱処理してTi膜をTiN膜にする。こうして、111配向のTiN膜からなる密着膜116が形成される。続いて、密着膜116の全面に、酸化防止膜酸素拡散防止膜118として、例えばTiAlN膜を反応性スパッタリング法により100nmの膜厚に形成する。酸化防止膜118は、第2層間絶縁膜104に導電性プラグ106を埋め込んだ後に、導電性プラグ106の上面が酸化されるのを防止するためのものである。さらに、酸化防止膜118の全面に、第1導電膜貴金属膜119を例えばスパッタリング法により形成する。第1導電膜119としては、例えば100nm程度のIr膜を形成する。続いて、例えばRTA法により、650°Cのアルゴン雰囲気中にて60secの熱処理を行う。この熱処理は、第1導電膜119中の結晶粒を成長させると共に、第1導電膜119中の結晶粒のサイズを均一化させる。次に、第1導電膜119の全面に、非晶質アモルファス状態の貴金属酸化物膜120を例えばスパッタリング法により形成する。非晶質の貴金属酸化物膜120としては、例えば25nm程度の酸化イリジウム膜IrOx膜を形成する。次に、貴金属酸化物膜120の全面に、第1のドーパント層126を例えばスパッタリング法により形成する。第1のドーパント元素としては、La、Sr、Ca、Ru、Ir、Nb、Biなどを挙げられる。第1のドーパント層126の製造方法や、膜厚は第1の実施の形態と同様である。続いて、第1のドーパント層126の全面に、第1の誘電体膜127を例えばMOCVD法により形成する。第1の誘電体膜127としては、PZT膜が用いられる。第1の誘電体膜127の膜厚は、例えば30nm~100nm程度とする。ここでは、第1の誘電体膜127の膜厚を、例えば30nm30nmの2回に分けて形成する。第1の誘電体膜127として、PZTをMOCVD法により形成する際には、Pb、Zr、Tiの各液体原料を気化することにより原料ガスを生成し、かかる原料ガスを用いてPZT膜を形成する。Pb、Zr、Tiの各液体原料は以下のようにして形成される。Pbの液体原料は、例えばPbDPM2を溶媒中に溶解することにより形成される。溶媒としては、例えばTHFテトラヒドロフランが用いられる。Pbの液体原料におけるPbDPM2の濃度は、例えば0.3mol/lとする。Zrの液体原料は、例えばZrdmhd4を溶媒中に溶解することにより形成される。溶媒としては、例えばTHFが用いられる。Zrの液体原料におけるZrdmhd4の濃度は、例えば0.3mol/lとする。Tiの液体原料は、例えば[TiO-iOr2DPM2]を溶媒中に溶解することにより形成される。溶媒としては、例えばTHFが用いられる。Tiの液体原料における[TiO-iOr2DPM2]の濃度は、例えば0.3mol/lとする。溶媒としては、例えばTHFが用いられる。PZTの原料ガスは、Pbの液体原料、Zrの液体原料及びTiの液体原料を、溶媒とともに気化器に導入し、液体原料を気化器により気化させることにより生成される。溶媒としては、例えばTHFが用いられる。溶媒の供給量は、例えば0.474ml/分とする。Pbの液体原料の供給量は、例えば0.326ml/分とする。Zrの液体原料の供給量は、例えば0.200ml/分とする。Tiの液体原料の供給量は、例えば0.200ml/分とする。第1の誘電体膜27をMOCVD法により形成する際の条件は、以下の通りとする。即ち、成膜室内の圧力は、例えば665Paとする。基板温度は、例えば410°Cとする。成膜時間は、例えば210secとする。次に、第1の誘電体膜127の全面に、第2のドーパント層128を第1の実施の形態と同様に形成する。第2のドーパント層128は、第2のドーパント元素としてTiを含む膜である。第2のドーパント層128の製造方法や、膜厚は第1の実施の形態と同様である。続いて、第2のドーパント層128の全面に第2の誘電体膜129を形成する。第2の誘電体膜129は、第1の誘電体膜127と同様にして形成され、その膜厚は例えば30nmとする。上記の例では、誘電体膜127,129をMOCVD法により形成する場合を例に説明したが、第1の誘電体膜127,129をその他の方法で形成しても良い。例えば、スパッタリング法、ゾルゲル法、有機金属分解法、化学溶液堆積法、CVD法、等により、誘電体膜127,129を形成しても良い。また、第1の誘電体膜127と第2の誘電体膜129を違う方法で形成しても良い。例えば、RTA法により、酸素を含む雰囲気中にて、第1のドーパント層126、第1の誘電体膜127、第2のドーパント層128、第2の誘電体膜129の積層膜を熱処理して誘電体膜127,129を結晶化する。より具体的には、不活性ガス例えばアルゴンと酸素ガスとを含む混合ガスの雰囲気中にて、誘電体膜127,129を熱処理する。熱処理時間は、例えば90secとする。O2ガスの流量を20sccm~70sccmにすると、誘電体膜50の結晶性が向上する。ここでは、酸素ガスの流量を、例えば25sccmとする。また、熱処理温度は、例えば600°Cとする。この熱処理は、誘電体膜127,129を結晶化すると共に、第1、第2のドーパント層126,128のドーパント元素が誘電体膜127,129中に拡散する。第1のドーパント層126の第1のドーパント元素が第1の誘電体膜127中に拡散する。第2のドーパント層128のTiは、誘電体膜127,128のそれぞれに拡散する。これにより、図25Cに断面形状を示すように、第1、第2の誘電体膜127,129が結晶化すると共に、膜内にTiの分布と、Laなどの第1のドーパント元素の分布とを有する誘電体膜130が形成される。さらに、この熱処理の際には、貴金属酸化物膜120中から酸素が放出され、導電膜120Aが形成される。貴金属酸化物膜120から放出される酸素は、誘電体膜127,129における酸素欠損を補償する。従って、結晶性の良好な誘電体膜130が得られる。従って、誘電体膜130と導電膜120Aとの界面もフラットにコントロールされる。次に、図25Dに示す断面形状を得るまでの工程について説明する。最初に、誘電体膜130の全面に、アモルファス誘電体膜131を例えばスパッタリング法により形成する。アモルファス誘電体膜131の膜厚は、例えば1nm~30nm例えば10nmとする。続いて、アモルファス誘電体膜131上に導電性酸化膜132を形成する。最初に、アモルファス誘電体膜131上に、結晶性のIrOx膜を例えば、スパッタリング法により20nm~70nm、例えば25nmの膜厚に形成する。このときの成膜温度は300°Cとし、Arガスを140sccmの流量で、O2ガスを60sccmの流量でそれぞれ流しながら成膜する。スパッタパワーは、例えば1kWとする。続いて、RTA法で725°C、Arガスを2000sccmの流量で、O2ガスを20sccmの流量でそれぞれ流した雰囲気中で60sec加熱する。この熱処理は、誘電体膜130の結晶性を更に向上させる。さらに、アモルファス誘電体膜131が結晶化して誘電体膜131Aが形成される。これにより、誘電体膜130、131Aが完全に結晶化すると共に、導電性酸化膜132のプラズマダメージを回復する。誘電体膜130、131Aは、連続的な柱状結晶を形成し、膜中の酸素欠損が補償される。次に、導電性酸化膜132の全面に、第2導電膜133を例えばスパッタリング法により形成する。第2導電膜133としては、例えば酸化イリジウムIrOy膜0<y≦2を形成する。第2導電膜133として形成される酸化イリジウム膜IrOy膜における酸素の組成比yは、導電性酸化膜132である酸化イリジウム膜IrOx膜における酸素の組成比xより大きいことが好ましい。第2導電膜133の膜厚は、例えば75nm~200nmとする。ここでは、第2導電膜133の膜厚を150nm程度とする。続いて、第2導電膜133の全面に、水素バリア膜134としてイリジウム膜を例えばスパッタリング法により50nmの膜厚に形成する。水素バリア膜134は、イリジウム膜に限定されるものではない。例えば、SrRuO3膜等を水素バリア膜134として用いても良い。この後、シリコン基板1の背面を洗浄し、シリコン基板1の背面に付着しているPbなどを除去する。続いて、水素バリア膜134の全面に、第1保護膜135として、例えばTiN膜をスパッタリング法により形成する。第1保護膜135は、ハードマスクの一部として機能する。ここでは、第1保護膜135としてTiN膜を形成する場合を例に説明したが、第1保護膜135はTiN膜に限定されるものではない。第1保護膜135として、例えば、TiAlN膜、TaAlN膜、TaN膜等を用いても良い。また、これらの積層膜により第1保護膜135を形成しても良い。さらに、第1保護膜135の全面に、第2保護膜136を例えばプラズマTEOSCVD法により形成する。第2保護膜136は、第1保護膜135と共にハードマスクとして機能する。次に、第2保護膜136の全面に、例えばスピンコート法により、フォトレジスト膜137を形成する。続いて、フォトリソグラフィ技術を用い、フォトレジスト膜137をキャパシタの平面形状にパターニングする。次に、図25Eに示す断面形状を得るまでの工程について説明する。最初に、フォトレジスト膜137をマスクとして、第2保護膜136をエッチングする。さらに、エッチングされた第2保護膜136をマスクとして、第1保護膜135をエッチングする。このようにエッチングされた保護膜135,136によって、ハードマスクが形成される。次に、保護膜135,136から作成したハードマスクをマスクとして、例えばプラズマエッチング法を用いて、水素バリア膜134、第2導電膜133、導電性酸化膜132、誘電体膜130,131A、導電膜120A、第1導電膜119をエッチングする。エッチングガスとしては、例えば、HBrガスと、O2ガスと、Arガスと、C4F8ガスの混合ガスを用いる。このエッチングによって、導電性酸化膜132と第2導電膜133と水素バリア膜134がパターニングされて上部電極141が形成される。また、誘電体膜130,131Aがパターニングされて強誘電体膜142が形成される。さらに、第1導電膜119と導電膜120Aとがパターニングされて下部電極143が形成される。これにより、下部電極143と強誘電体膜142と上部電極141とが積層されたキャパシタ143が形成される。次に、例えばドライエッチング又はウエットエッチングにより、第2保護膜136を除去する。続いて、例えばドライエッチングにより、酸化防止膜118、密着膜116及び下地膜115をエッチングする。この際、第1保護膜135もエッチング除去される。エッチングを行う際には、例えばダウンフロー型のプラズマエッチング装置を用いる。チャンバ内に導入するガスは、例えばCF4ガス5とO2ガス95との混合ガスとする。チャンバ内の上部電極に印加する高周波電力は、例えば2.45GHz、1400Wとする。基板温度は、例えば200°Cとする。さらに、エッチング後のシリコン基板1の全面に、非晶質の第1保護膜145を形成する。第1保護膜145は、水素や水分等により強誘電体膜142が還元されるのを防止する。第1保護膜145としては、例えば酸化アルミニウム膜を形成する。第1保護膜145の膜厚は、スパッタリング法で形成する場合は、10nm以上30nm以下であることが望ましく、例えば20nmとする。第1保護膜145をCVD法で形成する場合の膜厚は、1nm以上3nm以下が望ましく、例えば2nmとする。この後、酸素を含有する雰囲気にてシリコン基板1を熱処理する。この熱処理は、強誘電体膜142に酸素を供給し、スパッタリングにより損傷しているキャパシタ144のダメージを回復させ、キャパシタ144の電気的特性を向上するためのものである。熱処理条件は、例えば500°C~700°Cとする。熱処理時間は、例えば30分~120分とする。続いて、第1保護膜145の上を覆うように、第2保護膜146としてステップカバレッジが良好な酸化アルミニウム膜を第1の実施の形態の第2保護膜45と同様に形成する。この後、シリコン基板1は、オゾンを含む雰囲気中と、酸素を含む雰囲気中のそれぞれで熱処理される。次に、図25Fに示す断面形状を得るまでの工程について説明する。最初に、第2保護膜146の全面に、第3層間絶縁膜151としてシリコン酸化膜を例えばプラズマTEOSCVD法により1.5μmの膜厚に形成する。その後、第3層間絶縁膜151の表面を例えばCMP法により平坦化する。続いて、例えばN2Oガス又はN2ガスを用いて発生させたプラズマ雰囲気にて、シリコン基板1を熱処理する。この熱処理は、第3層間絶縁膜151中の水分を除去すると共に、第3層間絶縁膜151の膜質を変化させ、第3層間絶縁膜151中に水分を入り難くさせるためのものである。熱処理温度は、例えば350°Cとする。熱処理時間は、例えば2分間とする。この熱処理の際に第3層間絶縁膜151の表面が窒化され、第3層間絶縁膜151の表面にはシリコン窒化酸化膜が形成される。この後、第3層間絶縁膜151の全面に、第3保護膜152を例えばスパッタリング法又はCVD法により形成する。第3保護膜152としては、例えば酸化アルミニウム膜を形成する。第3保護膜152の膜厚は、例えば20~100nm程度とする。第3保護膜152は、水素や水分等により強誘電体膜142が還元されるのを防止するためのものである。表面が平坦な第3層間絶縁膜151上に形成されるため、第3保護膜152は平坦となる。さらに、第3保護膜152の全面に、第4層間絶縁膜153として、例えばシリコン酸化膜をプラズマTEOSCVD法により800nm~1μmの膜厚に形成する。この後、例えばCMP法により、第4層間絶縁膜153の表面を平坦化する。次に、フォトリソグラフィ技術を用い、第4層間絶縁膜153、第3保護膜152、第3層間絶縁膜151、保護膜145,146及び第2層間絶縁膜104をエッチングする。これにより、導電性プラグ106に達するコンタクトホール155が形成される。また、フォトリソグラフィ技術を用い、第4層間絶縁膜50、第3保護膜152、第3層間絶縁膜151、保護膜145,146をエッチングすることにより、上部電極141に達するコンタクトホール156を形成する。この後、シリコン基板1を酸素雰囲気中にて熱処理する。この熱処理は、強誘電体膜142に酸素を供給し、強誘電体膜142における酸素欠損を補償する。これにより、キャパシタ144の電気的特性が回復する。熱処理の基板温度は、例えば450°Cとする。次に、不活性ガス雰囲気中、又は真空中にてシリコン基板1を熱処理する。この熱処理は、強誘電体膜142、第3、第4層間絶縁膜151,152中からガスを放出するためのものである。続いて、高周波エッチングにより、コンタクトホール155、156の内壁面に対して表面処理を行う。さらに、コンタクトホール155に導電性プラグ157を形成すると共に、コンタクトホール156に導電性プラグ158を形成する。導電性プラグ157,158の形成方法は、導電性プラグ16の形成方法と同様である。その後、シリコン基板1をプラズマ洗浄する。プラズマ洗浄に用いるガスは、例えばArガスとする。これにより、導電性プラグ157、158の表面に存在する自然酸化膜等が除去される。続いて、各導電性プラグ157,158の上に、例えばTiN膜57と、AlCu合金膜58と、Ti膜59と、TiN膜60とを例えばスパッタリング法により順次積層してからパターニングして配線61を形成する。この後、層間絶縁膜、導電性プラグ、配線等を複数層に亘って形成し、多層の配線構造を形成する。これにより、本実施形態による半導体装置が製造される。図2に示すように、キャパシタ144は、強誘電体膜147内では、膜厚方向の中央部分のTi量が最も多く、下部電極143膜厚方向の下側及び上部電極141膜厚方向の上側に向かうに従って、Tiの含有量が少なくなる。また、Laなどの第1のドーパント元素の組成は、下部電極143との界面部分が最も高く、上方に向かって徐々に減少する。以上、説明したように、この実施の形態では、スタック型のメモリ構造を有する強誘電体キャパシタ半導体装置において、第1の実施の形態と同様の作用及び効果が得られる。また、キャパシタ144の構成は、第2から第6の実施の形態のいずれかであっても良い。この場合の半導体装置の製造方法、作用及び効果は、第2から第6の実施の形態と同様である。ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができる。以下、実施形態の特徴を付記する。付記1基板の上方に形成された下部電極と、前記基板の上方に形成された上部電極と、前記上部電極と前記下部電極の間に形成され、チタン元素を含有し、前記チタン元素の含有量が膜厚方向の中央部分から前記上部電極及び前記下部電極に向けて減少する強誘電体膜と、を含むことを特徴とする半導体装置。付記2前記強誘電体膜は、La、Sr、Ca、Nb、Ir、Ru、Biから選択された少なくとも1種類の元素を第1のドーパント元素として含み、前記強誘電体膜中の前記第1のドーパント元素の含有量は、前記下部電極と前記上部電極の少なくとも一方と前記強誘電体膜との界面から、前記強誘電体膜の膜厚方向の中央部分に向けて減少していることを特徴とする付記1に記載の半導体装置。付記3基板の上方に形成された下部電極と、前記基板の上方に形成された上部電極と、La、Sr、Ca、Nb、Ru、Biから選択された少なくとも1種類の元素の含有量が前記上部電極との界面から前記下部電極に向けて減少する強誘電体と、を含むことを特徴とする半導体装置。付記4基板の上方に形成された下部電極と、前記基板の上方に形成された上部電極と、前記上部電極と前記下部電極の間に形成され、La、Sr、Ca、Nb、Ir、Ru、Biから選択された少なくとも1種の元素の含有量が前記下部電極との界面から前記上部電極に向けて減少する強誘電体と、を含むことを特徴とする半導体装置。付記5基板の上方に形成された下部電極と、前記基板の上方に形成された上部電極と、前記上部電極と前記下部電極の間に形成され、La、Sr、Ca、Nb、Ir、Ru、Biから選択された少なくとも1種の元素の含有量が、前記下部電極との界面、及び前記上部電極との界面のそれぞれから膜厚方向の中央部分に向けて減少する強誘電体膜と、を含むことを特徴とする半導体装置。付記6基板の上方に第1の導電膜を形成する工程と、前記第1の導電膜の上方に、第1の誘電体膜を形成する工程と、前記第1の誘電体膜の上に、ドーパント元素としてチタン元素を含有するドーパント層を形成する工程と、前記チタン元素を含有するドーパント層の上に、第2の誘電体膜を形成する工程と、熱処理によってドーパント元素を前記第1の誘電体膜中及び前記第2の誘電体膜中に拡散させ、ドーパント元素の含有量を膜厚方向で変化させる工程と、前記ドーパント元素の含有量を膜厚方向で変化させた誘電体膜の上方に、第2の導電膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。付記7前記チタン元素を含有するドーパント層は、1nmから3nmの膜厚に形成することを特徴とする付記6に記載の半導体装置の製造方法。付記8ドーパント元素を前記第1の誘電体膜中及び前記第2の誘電体膜中に拡散させた後、前記第2の誘電体膜の上にアモルファス誘電体膜を形成する工程を有し、前記アモルファス誘電体膜の上に前記第2の誘電体膜を形成した後、熱処理で前記アモルファス誘電体膜を結晶化させることを特徴とする付記6に記載の半導体装置の製造方法。付記9前記第1の導電膜の上に、下部ドーパント元素として、La、Sr、Ca、Nb、Ir、Ru、Biから選択された少なくとも1種類の元素を有する下部ドーパント層を形成する工程を含み、前記ドーパント元素の含有量を膜厚方向で変化させる工程は、前記下部ドーパント元素を前記第1の誘電体膜中に拡散させることを含むことを特徴とする付記6乃至付記8のいずれか一項に記載の半導体装置の製造方法。付記10前記第2の誘電体膜の上に、上部ドーパント元素として、La、Sr、Ca、Nb、Ir、Ru及びBiから選択された少なくとも1種類の元素を有する上部ドーパント層を形成する工程を含み、前記ドーパント元素の含有量を膜厚方向で変化させる工程は、前記上部ドーパント元素を前記第2の誘電体膜中に拡散させることを含むことを特徴とする付記6乃至付記9のいずれか一項に記載の半導体装置の製造方法。付記11基板の上方に第1の導電膜を形成する工程と、前記第1の導電膜の上に、ドーパント元素として、La、Sr、Ca、Nb、Ir、Ru、Biから選択された少なくとも1種類の元素を有する下部ドーパント層を形成する工程と、前記下部ドーパント層の上に、誘電体膜を形成する工程と、熱処理によって前記下部ドーパント層のドーパント元素を前記誘電体膜中に拡散させ、ドーパント元素の含有量を膜厚方向で変化させる工程と、前記ドーパント元素の含有量を膜厚方向で変化させた誘電体膜の上方に、第2の導電膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。付記12前記下部ドーパント層は、0.1nmから3nmの膜厚に形成することを特徴とする付記11に記載の半導体装置の製造方法。付記13基板の上方に第1の導電膜を形成する工程と、前記第1の導電膜の上方に、誘電体膜を形成する工程と、前記誘電体膜の上に、ドーパント元素として、La、Sr、Ca、Nb、Ru、Biから選択された少なくとも1種類の元素を有する上部ドーパント層を形成する工程と、熱処理によって前記上部ドーパント層のドーパント元素を前記誘電体膜中に拡散させ、ドーパント元素の含有量を膜厚方向で変化させる工程と、前記ドーパント元素の含有量を膜厚方向で変化させた誘電体膜の上方に、第2の導電膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。付記14基板の上方に第1の導電膜を形成する工程と、前記第1の導電膜の上方に、第1の誘電体膜としてアモルファス誘電体膜を形成する工程と、前記第1の誘電体膜を熱処理によって結晶化する工程と、結晶化させた前記第1の誘電体膜の上に、第2の誘電体膜としてアモルファス誘電体膜を形成する工程と、前記第2の誘電体膜の上に、ドーパント元素として、La、Sr、Ca、Nb、Ru、Biから選択された少なくとも1種類の元素を有する上部ドーパント層を形成する工程と、熱処理によって前記第2の誘電体膜を結晶化すると共に、前記上部ドーパント層のドーパント元素を前記誘電体膜中に拡散させ、ドーパント元素の含有量を膜厚方向で変化させる工程と、前記第2の誘電体膜の上方に、第2の導電膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。付記15前記上部ドーパント層は、0.1nmから3nmの膜厚に形成することを特徴とする付記10、付記13び付記14に記載の半導体装置の製造方法。付記16前記ドーパント元素を含む誘電体膜の総膜厚を30nm以上100nm以下に形成することを特徴とする付記6乃至付記15のいずれか一項に記載の半導体装置の製造方法。"