第1の電極に印加された第1の制御信号に呼応してゲート半導体領域への電荷の進入を制御するための、該第1の電極の半導体領域の上方にある第1の電荷制御電極と、流体を受け入れるように構成された、ゲート半導体領域上且つイオン感応性パッシベーション表面下の電気的フローティングゲート構造と、第2の電極に印加された第2の制御信号に呼応して該ゲート半導体領域外およびドレイン拡散領域内への複数の電荷パケットの転送を制御するための、該第2の電極の半導体領域の上方にある第2の電荷制御電極と、該第2の電極の半導体領域を介して該ゲート半導体領域から該複数の電荷パケットを受け入れるための、ドレイン拡散領域とを備える、該流体のイオン濃度に応じて該複数の電荷パケットを蓄積するための電荷蓄積デバイス、出力電圧が溶液のイオン濃度を表す、該電荷蓄積デバイスの該ドレイン拡散領域に蓄積された該複数の電荷パケットに応じて該出力電圧を生成するための、少なくとも1つの制御および読み出しトランジスタを備える、イオン感応性回路。前記第1の電極の半導体領域を介して前記ゲート半導体領域内に電荷を注入するための注入制御信号を発生させかつ供給するように構成された、制御回路をさらに備える、請求項1に記載のイオン感応性回路。前記第1の電極の半導体領域に隣接したソース拡散領域をさらに備え、前記注入制御信号が、該ソース拡散領域を介して前記ゲート半導体領域内および該第1の電極の半導体領域内に前記電荷を注入するために該ソース拡散領域に供給された電源制御信号を含む、請求項2に記載のイオン感応性回路。前記ゲート半導体領域から前記第2の電極の半導体領域を介して前記ドレイン拡散領域に各々の前記複数の電荷パケットを個々に1つずつ移動させるために、前記第2の制御電極に対する前記第2の制御信号を発生させかつ供給するための、制御回路をさらに備える、請求項1に記載のイオン感応性回路。前記ゲート半導体領域から前記ドレイン拡散領域に前記複数の電荷パケットを個々に1つずつ移動させた後に、出力信号を発生させるために前記少なくとも1つの読み出しトランジスタに対する読み出し制御信号を発生させかつ供給するための、制御回路をさらに備える、請求項1に記載のイオン感応性回路。前記電荷蓄積デバイスおよび前記少なくとも1つの読み出しトランジスタが、画素回路を形成し、且つ前記イオン感応性回路が、イオン感応性画素アレイに配置された複数の該画素回路をさらに備える、請求項1に記載のイオン感応性回路。前記画素アレイが、画素回路の複数の行と複数の列とを含み、各行が1つ以上の行制御およびデータ線を含み、且つ各列が、1つ以上の列制御およびデータ線を含む、請求項6に記載のイオン感応性回路。前記ゲート半導体領域から前記第2の電極の半導体領域を介して前記ドレイン拡散領域に選択可能な電荷パケット蓄積頻度で前記複数の電荷パケットの各々を個々に移動させるための前記電荷蓄積デバイスを制御するように構成された、制御回路をさらに備える、請求項1に記載のイオン感応性回路。前記電荷蓄積デバイスと、前記ドレイン拡散領域に蓄積された前記複数の電荷パケットに応じて選択可能な出力発生頻度で出力信号を発生させるための前記少なくとも1つの読み出しトランジスタとを制御するように構成された、制御回路をさらに備える、請求項1に記載のイオン感応性回路。前記少なくとも1つの制御および読み出しトランジスタが、前記電荷蓄積デバイスの前記ドレイン拡散領域に、行制御線に、および列制御線に接続された、リセットトランジスタと、該電荷蓄積デバイスの該ドレイン拡散領域に、該列制御線に、および列データ線に接続された、第1および第2の読み出しトランジスタとを備え、該第1の読み出しトランジスタがソースフォロアー構成において接続され、且つ該第2の読み出しトランジスタがカスコード構成において接続される、請求項1に記載のイオン感応性回路。前記少なくとも1つの制御および読み出しトランジスタが、前記電荷蓄積デバイスの前記ドレイン拡散領域に、行制御線に、および列制御線に接続された、リセットトランジスタと、該電荷蓄積デバイスの該ドレイン拡散領域に、該電荷蓄積デバイスのソース拡散領域に、該列制御線に、および列データ線に接続された、読み出しトランジスタとを備える、請求項1に記載のイオン感応性回路。前記少なくとも1つの制御および読み出しトランジスタが、前記電荷蓄積デバイスの前記ドレイン拡散領域に、行制御線に、および列制御線に接続された、リセットトランジスタと、該電荷蓄積デバイスの該ドレイン拡散領域に、該列制御線に、および列データ線に接続された、読み出しトランジスタとを備える、請求項1に記載のイオン感応性回路。前記電荷蓄積デバイスが、前記第1の電極の半導体領域に隣接したソース拡散領域を備え、該第1の電極の半導体領域が、前記ゲート半導体領域に隣接し、該ゲート電極半導体領域が、前記第2の電極の半導体領域に隣接し、且つ該第2の電極の半導体領域が、前記ドレイン拡散領域に隣接している、請求項1に記載のイオン感応性回路。前記電荷蓄積デバイスが、前記複数の電荷パケットを前記ドレイン拡散領域に移動させる前に第3の電極の半導体領域内の該複数の電荷パケットの前記蓄積を制御するために、該第3の電極の半導体領域の上方にある第3の電荷制御電極を備える、請求項1に記載のイオン感応性回路。イオン感応性回路の電荷蓄積デバイスのゲート構造の上方にあるイオン感応性パッシベーション表面において、イオン濃度をもつ流体を通過させるステップと、該流体内のイオン濃度に応じて、該ゲート構造下の該電荷蓄積デバイスのゲート半導体領域内において、複数の電荷パケットを1つずつ個々に形成するステップと、該ゲート半導体領域からの該電荷パケットの1つずつの転送を制御するために、該電荷蓄積デバイスの電極の半導体領域の上方にある制御電極に制御信号を印加するステップと、選択可能な電荷パケット蓄積頻度で、該電荷蓄積デバイスのドレイン拡散領域に該複数の電荷パケットを蓄積するステップと、該ドレイン領域に蓄積された該複数の電荷パケットに応じて、選択可能な出力信号発生頻度で、少なくとも1つの制御および読み出しトランジスタを用いて出力信号を発生させるステップであって、該出力信号が該流体内のイオン濃度の大きさを表す、ステップとを含む、該流体の該イオン濃度を検出する方法。前記制御電極に前記制御信号を印加する前記ステップに呼応して、該電極の半導体領域を介して前記複数の電荷パケットを1つずつ個々に転送するステップをさらに含む、請求項15に記載の方法。前記電荷パケットを形成するための電荷を供給するために、第2の制御電極領域を介してソース領域から前記ゲート半導体領域内に電荷を注入するステップをさらに含む、請求項15に記載の方法。前記複数の電荷パケットを蓄積する前に、前記ドレイン拡散領域にあらかじめ蓄積されたあらゆる電荷パケットを取り除くステップをさらに含む、請求項15に記載の方法。前記出力信号発生頻度が、前記電荷パケット蓄積頻度未満である、請求項15に記載の方法。したがって、溶液内のイオン濃度を測定するとき、ただし、CMOSプロセスを用いて大量に製造することができるデバイスをさらに使用する場合、改善された速度、精度、線形性および他の性能メトリックを得るための方法が必要である。詳細な説明イオン感応性回路は、流体のイオン濃度に応じて複数の電荷パケットを蓄積するための電荷蓄積デバイスと、蓄積された複数の電荷パケットに応じて出力信号を発生させるための少なくとも1つの制御および読み出しトランジスタとを備えることができ、その出力信号は、溶液のイオン濃度を表す。電荷蓄積デバイスは、第1の電極の半導体領域の上方にある第1の電荷制御電極と、ゲート半導体領域上且つイオン感応性パッシベーション表面下の電気的フローティングゲート構造と、第2の電極の半導体領域の上方にある第2の電荷制御電極と、ドレイン拡散領域とを備えることができる。第1の制御電極は、第1の制御信号に呼応して、ゲート半導体領域への電荷の進入を制御することができる。イオン感応性パッシベーション表面は、流体を受け入れるように構成することができる。第2の電荷制御電極は、第2の制御信号に呼応して、ゲート半導体領域外およびドレイン拡散領域内への複数の電荷パケットの転送を制御することができる。ドレイン拡散領域は、第2の電極の半導体領域を介してゲート半導体領域から複数の電荷パケットを受け入れることができる。イオン感応性回路は、流体のイオン濃度を検出するための方法に従って動作することができる。本方法は、i電荷蓄積デバイスのイオン感応性パッシベーション表面において、イオン濃度を有する流体を通過させるステップと、ii流体内のイオン濃度に応じて、電荷蓄積デバイスのゲート半導体領域内において、複数の電荷パケットを1つずつ個々に形成するステップと、iiiゲート半導体領域からの電荷パケットの1つずつの転送を制御するために、電荷蓄積デバイスの第2の制御電極に制御信号を印加するステップと、iv選択可能な電荷パケット蓄積頻度で、電荷蓄積デバイスのドレイン拡散領域に複数の電荷パケットを蓄積するステップと、vドレイン領域に蓄積された複数の電荷パケットに応じて、選択可能な出力信号発生頻度で、少なくとも1つの制御および読み出しトランジスタを用いて出力信号を発生させるステップであって、出力信号が、流体内のイオン濃度の大きさを表す、ステップを含むことができる。図2は、DNA塩基配列決定および他のアプリケーションを実行するために溶液108内の濃度を検出できる、イオン感応性電荷蓄積デバイス104を有するイオン感応性システム100の1つの実施形態の部分的断面、部分的概略図を表す。イオン感応性システム100は、電荷蓄積デバイス104と、制御および読み出し回路112と、電極116と、溶液108と、マイクロ粒子またはマイクロビーズ120とを備えることができる。図2において、電荷蓄積デバイス104と、電極116と、溶液108と、マイクロ粒子120とを、断面表示で表し、その一方で、制御回路112と、電荷蓄積デバイス104の端子への制御回路112の接続とを概略的に表している。便宜上、図2の概略部分を破線により示す。電荷蓄積デバイス104は、CMOSプロセスで製造でき、電荷蓄積デバイス104と制御および読み出し回路112とを備える集積回路の一部になり得る。n型のソース拡散領域およびドレイン拡散領域124、128を、p型シリコン基板136上に形成されたp型エピタキシャル層132内に形成することができる。ソース拡散領域およびドレイン拡散領域124、128は、ドレインおよび拡散領域124、128の他の部分よりも相対的に少ないドーピングによる低濃度ドープ部分140、144を有することができる。ソース接続およびドレイン接続148、152は、1つ以上の金属層156とビア相互接続160とを含むことができる。ゲート酸化物層164を、ソースおよびドレイン124、128間のp型エピタキシャル層132の領域168上に形成することができ、フローティングゲート構造172と、第1および第2の制御電極構造176、180とを、ゲート酸化膜164の上方に形成することができる。ゲート酸化膜164は、二酸化ケイ素などの材料を含むことができる。フローティングゲート構造172は、n型ポリシリコンゲート184と、1つ以上の金属層156およびビア相互接続160とを含むことができる。制御電極構造176、180は、また、第1および第2のn型ポリシリコン電極186、188と、1つ以上の金属層156およびビア相互接続160とをそれぞれ含むことができる。金属層156およびビアホール160は、各々、タングステン、アルミニウム、銅、チタン、および窒化物およびそのケイ素化合物などの導体材料の1つ以上の層を含むことができる。これらの様々な構造間の絶縁層分離192は、酸化シリコン、ボロフォスフォシリケートグラス、またはその組み合わせの1つ以上の層を含むことができる。パッシベーション層196は、ゲート構造172および絶縁層分離196の上方に形成され、マイクロ粒子120またはマイクロビーズ120それはその表面に結合される複数の複製されたDNA鎖を有することができるを格納するイオン感応性表面204を有するウェル200を含むことができる。パッシベーション層196は、窒化シリコン、酸窒化ケイ素、およびポリイミドなどの材料を含むことができる。基板接続拡散領域208は、ソース接続構造およびドレイン接続構造148、152と同様の関連する接続構造212を有することができる。拡散領域124、128をソース拡散領域およびドレイン拡散領域124、128と呼ぶのは、本明細書における参照の便宜のためである。しかしながら、これらの拡散領域124、128は、トランジスタのソースおよびドレインと全く同じ特性を有する必要はない。その代りに、ソース拡散領域およびドレイン拡散領域124、128も、また、必ずしもトランジスタのソースおよびドレインの機能を暗示せずに、単に拡散領域124、128と称することができる。しかしながら、いくつかの実例において、本明細書における記載から明らかなように、拡散領域124、128は、実際に、トランジスタのソースおよびドレインのような特性を有してもよい。溶液108内のイオンの検知を含む、DNA塩基配列決定または他のアプリケーションを実行するために、イオン感応性システム100を用いることができる。DNA鎖を有する複数のマイクロ粒子120を、パッシベーション層196のウェル200に定まるマイクロ粒子120によって図2に表した複数の電荷蓄積デバイス104を備える集積回路の表面に導入することができる。複数の異なる溶液108は、パッシベーション層196内のウェル200を含む集積回路の表面に順次導入され、受け入れられることができる。順次的な一連の溶液における各々の溶液108は、異なるヌクレオチドまたは核酸塩基を含むことができる。各溶液または試薬は、溶液の特定のヌクレオチドまたは核酸塩基が、結合されたDNA鎖の核酸塩基の配列に沿って現在の反応位置に対応するか、または補完するかによって、マイクロ粒子120に結合されたDNA鎖と共に反応してもよいし、反応しなくてもよい。一連の投与された溶液内の特定の溶液108が、DNA鎖により反応するとき、複数のイオン、例えば、プロトン例えば水素Hイオン、ピロ燐酸、またはその両方すなわちPPiなどが放出されてもよい。イオン感応性電荷蓄積デバイス104は、本明細書で論じられるその動作の原理によれば、結合されたDNA鎖の現在の反応位置の核酸塩基の同一性に関するデータを提供するために、溶液108内のイオンの濃度を検出することができ、それによって鎖を配列決定するデータを提供する。動作中、イオン感応性電荷蓄積デバイス104は、制御および読み出し回路112による、ソース124、ドレイン128、第1および第2の制御電極186、188に対する制御信号の印加を通じて生成されたポテンシャルエネルギー障壁および勾配を用いて、パッシベーション層196内のウェル200のイオン感応性表面204に供給された溶液108内のイオン濃度に応じておよび呼応して複数の電荷パケット216例えば、図3A~図3Dに示されるを生成および蓄積することができる。図3A~図3Dは、溶液108内のイオン濃度に呼応して電荷パケットを生成および蓄積するための電荷蓄積デバイス104の複数の動作サイクルの実施形態を表す。図3A~図3Dの各々は、電荷蓄積デバイス104の動作の1つの実施形態の全サイクルを表すことができる。図3A~図3Dの各々の最上部は、ソースおよびドレイン領域124、128、ゲート酸化膜164、フローティングゲート184、第1および第2の制御電極186、188のみを示し、電荷蓄積デバイス104の簡易化された部分的断面、部分的概略図を表す。例証および説明の便宜上、電荷蓄積デバイス104の他の構成部品は、描写から省略されている。但し、実際の実施形態では省略された構成部品も存在し得る。各々の図において、電荷蓄積デバイス14の下に表示されるのは、デバイス104の動作サイクルの間の異なるステージでの電荷蓄積デバイス104に含まれるポテンシャルエネルギーおよび電荷を表す4つの図である。これらの図の各々は、図の一番上に表した電荷蓄積デバイス104の特定の空間領域内のポテンシャルエネルギーおよび電荷を表すように整列されている。その結果、各図は、n型のソースおよびドレイン領域124、128内の、および制御電極186、188とフローティングゲート184下のp型のエピタキシャル領域内のポテンシャルエネルギーおよび電荷を表す。図4は、図3A~図3Dに表した電荷蓄積デバイス104の動作を制御するために用いることができる複数の制御信号の1つの実施形態を表す信号図である。図4において、ソース124、ドレイン128および第2の制御電極188に送られた制御信号VS、VD、VC2は、より低いおよびより低い電源電圧などの論理低値logicallow状態および論理高値logicalhigh状態を表す電圧値間で変化することができる。別の制御信号VC1図示せずは、第1の制御電極186に対して送られることができ、論理状態を表す代りに、中間電圧値より低い電源電圧とより低い電源電圧の間の値などを想定してもよい。制御信号の他の実施形態は、論理低値および論理高値の状態より低いおよびより低い電源電圧などを表す電圧値の間で変化する制御信号と、論理状態を表す代りに中間電圧値より低い電源電圧とより低い電源電圧の間の値などを想定する制御信号との様々な組み合わせなども可能である。制御信号の実施形態は、また、電荷蓄積デバイス104の物理構造の特定の実施形態の関数にもなり得る。例えば、第1の制御電極186、フローティングゲート184および第2の制御電極188の間のゲート酸化膜164の高さは、第1の制御電極186、フローティングゲート184および第2の制御電極188にそれぞれ送られた所定の制御電圧の電荷蓄積デバイス104のポテンシャルエネルギーへの相対的な影響を制御するために選択することができる。図3Aに表した動作サイクルの第1段階に先立って、事前サイクルリセット段階図3Aには図示せずにおいて、デバイス104の以前の動作から電荷蓄積デバイス104に残存するあらゆる電荷を、ソース124、ドレイン128、制御電極186、188に対して適切な制御信号を送ることにより、取り除くことができる。図4に表した実施形態において、デバイス104の以前の動作からのあらゆる電荷を取り除くために、高電圧を、ドレイン124および第2の制御電極188に与えることができ、低電圧をソース124に与えることができ、中間電圧を第1の制御電極186に与えることができる。図3Aに表した動作サイクルの第1段階220において、フローティングゲート184の下の半導体領域224内、例えばp型のエピタキシャル領域224内に形成されたあらゆる電荷パケット216をドレイン拡散領域208に移すことができる。これは、第1の制御電極186、ドレイン拡散領域208に移行するようにゲート184下の電荷を導くために、ゲート184および第2の制御電極188の下の半導体領域228、224、232内にポテンシャル勾配を生成することにより、果たすことができる。具体的には、相対的により低いポテンシャル、したがって電子流に対して相対的により高い障壁を、第1の制御電極186の下の領域228内に生成することができ、相対的により高いポテンシャルしたがって電子流に対して相対的により低い障壁を、第2の制御電極188の下の領域232内に生成することができる。図3A~図3Dのポテンシャル図、および本明細書に描かれ論じられる他のポテンシャル図は、ポテンシャルエネルギー図の下方向に対応してポテンシャルエネルギーが増加するという慣例に従う。したがって、相対的により高いポテンシャルエネルギーは、図の空間的に下方の表示により表される。相対的により高いポテンシャルエネルギーは、制御電極186、188に対して相対的により高い電圧を印加することにより、またはこのような電圧をフローティングゲート184上で顕在化するmanifestingことにより、p型領域内に誘導され得、且つp型領域内の電子の蓄積または通過に対する低ポテンシャル障壁を表すことができる。対照的に、相対的により低いポテンシャルエネルギーは、制御電極186、188に対して印加された相対的により低い電圧により、またはこのような電圧をフローティングゲート184上で顕在化することにより、p型領域内に誘導され得、且つp型領域内の電子の蓄積または通過に対する高ポテンシャル障壁を表すことができる。図3Aに戻ると、均一のゲート酸化膜の厚さをそれぞれ想定して、第1の制御電極186、フローティングゲート184および第2の制御電極188への増加する電圧の印加または顕在化により、第1段階のポテンシャルエネルギー勾配を、第1の制御電極186、フローティングゲート184および第2の制御電極188下の領域228、224、232内に生成することができる。あるいは、このポテンシャルエネルギー勾配を、他の印加された電圧または顕在化された電圧、および非均一のゲート酸化膜の厚さにより生成することもできる。図4は、高電圧を第2の制御電極188およびソース124に与えることができ、低電圧をドレイン124に与えることができ、中間電圧を第1段階の第1の制御電極186に与えることができる1つの実施形態を表す。第1段階の制御信号の他の実施形態は実行可能である。事前サイクルリセット段階が先の動作からのあらゆる残存電荷パケット216を取り除いた後の、電荷蓄積デバイス104の第1のいくつかの動作サイクルを図3Aが表すので、電荷パケット216は、まだゲート184下に発現しておらず、したがって、電荷パケット216は、図3Aに表した第1段階220のドレイン128に移動されないことに留意されたい。しかしながら、ゲート184下からドレイン領域128への電荷パケット216の第1段階220間の移動は、図3B~図3Dに表す後続のサイクルにより示すことができる。図3Aに表した動作サイクルの第2段階236において、第2の制御電極188下のポテンシャル障壁を、ゲート184下の領域224から第2の電極188下の領域232を介してドレイン領域128に流れる電荷パケットを阻止するために、隆起させることができる。図4は、低電圧を第2の制御電極188およびドレイン128に与えることができ、高電圧をソース124に与えることができ、中間電圧を第1の制御電極186に与えることができる1つの実施形態を表す。第2段階の制御信号の他の実施形態もは実行可能である。図3Aに表した動作サイクルの第3段階240において、電荷、例えば電子を、n形ソース領域124からフローティングゲート184下のp型領域224内に注入することができる。第2の電極188下のポテンシャル障壁を、第1の制御電極186およびフローティングゲート184下より高くなるように第2段階236間に隆起させたので、電荷242は、ソース124から、第2の制御電極188下ではなく、第1の制御電極186およびフローティングゲート184下まで、電荷蓄積デバイス104をあふれさせflood得る。電荷242は、ソース124内に選択的に電荷を注入する電流源または電荷ポンプの使用を通じて、または電荷蓄積デバイス104内の他のところに、例えば、第1の制御電極186およびフローティングゲート184上に供給または顕在化する電圧との関連でソース124に適切な電圧を印加することにより、などの様々な方法で、ソース124を介して電荷蓄積デバイス104内に注入することができる。図4は、相対的により高い電圧を与えることができるか、または第1の制御電極186およびフローティングゲート184を顕在化できる例えば、中間電圧が溶液108内のイオン濃度によりフローティングゲート184上に誘導された第1の制御電極186およびポテンシャルに与えられる一方で、低電圧をソース124に与えることができる制御信号の1つの実施形態を表す。第4段階244において、ソース124から電荷蓄積デバイス104内への電荷注入を終了することができ、ソース124内および第1の制御電極186下の過剰電荷が取り消される。しかしながら、電位差が、第1の制御電極186下とフローティングゲート184下との間に存在する可能性があるので、電荷216のパケットが、この電位差の結果としてフローティングゲート184下に残存する可能性がある。この電位差は、溶液104内のイオン濃度により、第1の制御電極186に対して印加された電圧VC1、およびフローティングゲート184上で顕在化した電圧の関数になり得る。したがって、第4段階244のフローティングゲート184下に残存する電荷パケット216の量は、溶液108内のイオン濃度により、第1の制御電極186に印加された電圧VC1およびフローティングゲート184上で顕在化した電圧の関数になり得、したがって、第1の制御電極186に印加された既知の電圧VC1を与えられた溶液108内の一定量のイオン濃度になり得る。最後に、図3Bに表した、且つ、図3Aに表した第1の動作サイクルの第1段階220に関して上記に説明された、電荷蓄積デバイス104の次の動作サイクルの第1段階220において、第1の動作サイクルの第4段階244の後にフローティングゲート184下で残存する電荷パケット216は、ゲート184下から、第2の制御電極188下の領域232を介して、およびドレイン拡散領域128に、それを維持することができる場合には、移動させることができる。したがって、単一の動作サイクルの後、溶液108のイオン濃度の大きさであり得る大きさを有する単一の電荷パケット216は、電荷蓄積デバイス104のドレイン128に蓄積され得る。電荷蓄積デバイス104は、単にドレイン128に蓄積した単一の電荷パケット216により、溶液104内の一定量のイオン濃度を供給することができるが、電荷蓄積デバイス104は、また、電荷蓄積デバイス104の複数の動作サイクルにわたってドレイン128に複数の電荷パケット216を蓄積することにより、溶液108内の一定量のイオン濃度を検出し供給することができる。蓄積された複数の電荷パケット216は、また、溶液108内の一定量のイオン濃度を供給することができる。図3B~図3Dは、図3Aに表した電荷蓄積デバイス104の第1の動作サイクルに続く、第2、第3および第4の動作サイクルを表す。各々のサイクルの後、別の電荷パケット216が、イオン濃度に応じてドレイン128に蓄積される可能性がある。図3Bにおいて、第2のサイクルの第1段階220において、第1の電荷パケット216を、図3Aに表した第1のサイクル後に、ドレイン128に貯留することができる。図3Cにおいて、第3のサイクルの第1段階220において、第1および第2の電荷パケット216bは、図3Bに表した第2のサイクルに続いて、ドレイン128に蓄積される可能性がある。図3Dにおいて、第4のサイクルの第1段階220において、第1、第2および第3の電荷パケット216cは、図3Cに表した第3のサイクルに続いて、ドレイン128に蓄積される可能性がある。蓄積された複数の電荷パケット216の形態での一定量のイオン濃度の供給は、図1に関して上記で説明されたように、単一の電荷パケット216のみの形態と閾値電圧の形態との両方での一定量のイオン濃度の供給と比較して、増大する信号レベルおよび信号対ノイズ比、複数の電荷蓄積デバイス104に対応する改善された性能、および低減されたフリッカ雑音で、一定量を供給することができる。例えば、正孔および電子のような電荷の熱活性により、生成される電荷パケットは、典型的には、ノイズの程度に関係する。1つの実施形態において、単一の電荷パケットの蓄積は、kTCここで、kはボルツマン定数であり、Tはケルヴィン内の温度であり、Cはフローティングゲート下の電荷集積領域の静電容量であるに比例するノイズ電荷誤差が付随する場合がある。電荷が電子であるとき、各蓄積されたパケットの電圧ノイズ誤差は、kTCの平方根/qここで、qは電子の電荷であり、Cはフローティングゲート184の領域を乗じた酸化物静電容量Coxに等しいに等しくなり得る。しかしながら、複数の電荷パケットの蓄積に基づいた出力信号の信号対ノイズ比SNRは、2nC/kTの平方根ここで、nは蓄積されたパケット216の数、すなわち、単一のイオン濃度の大きさを供給するために利用された電荷蓄積デバイス104の動作サイクル数であるに比例し得る。したがって、そのイオン濃度の大きさの信号対ノイズ比は、単一の大きさのパケット216の数の平方根に比例して増加し得る。ドレイン128における電荷蓄積デバイス104の蓄積の後、複数の電荷パケット216を、制御および読み出し回路112の実施形態を用いて、出力信号に変換することまたは電荷蓄積デバイスの外に移動させることができる。制御および読み出し回路112は、電荷蓄積デバイス104の周期的動作と、蓄積された電荷パケット216に基づいた出力信号の発生との両方の様々な態様を制御することができる。制御および読み出し回路112は、選択可能な所定の蓄積頻度でパケット216を蓄積するために、ソース124、ドレイン128、第1の制御電極186および第2の制御電極188に制御信号を供給することにより、電荷蓄積デバイス104を制御することができる。蓄積頻度は、電荷蓄積デバイス104の単一の動作サイクルの動作頻度になり得る。蓄積頻度は、溶液内のイオン濃度の予想される変化率、電荷蓄積デバイス104と制御および読み出し回路112との総合性能、またはその組み合わせに基づいてあるいは応じて選択することができる。制御および読み出し回路112は、また、選択可能な出力発生頻度で、出力信号を発生させるために、または蓄積された多数の電荷パケット216を電荷蓄積デバイス104の外に移動させるために、制御信号を供給することにより、電荷蓄積デバイス104により蓄積された電荷パケット216に基づいた出力信号の発生を制御することができる。出力発生頻度は、電荷蓄積デバイス104内の蓄積されたパケット216からの単一の出力信号値の発生の頻度になり得る。出力発生頻度は、溶液108内のイオン濃度の予想される変化率、電荷蓄積デバイス104と制御および読み出し回路112との総合性能、またはその組み合わせの関数に基づくようにあるいはその関数になるように選択することができる。出力信号が複数の蓄積された電荷パケット216に基づく場合、出力発生頻度は、電荷パケットの蓄積頻度未満になり得る。単一の電荷蓄積デバイス104は、そのデバイス104に専用の制御および読み出し回路112の関連部分と共に、複数のイオン感応性画素246のアレイ250の単一のイオン感応性画素246を表すことができる。図5は、複数のイオン感応性画素246を有するイオン感応性画素アレイ250の1つの実施形態を表す。各画素回路246は、電荷蓄積デバイス104と制御および読み出し回路112との関連部分を含むことができる。制御および読み出し回路112の関連部分は、特定の画素246の一部およびそれの専用になり得る。画素アレイを、画素246の複数の行および列に配置することができる。画素アレイ250は、複数の行および列の制御ならびにアドレスおよびデータ線各行および各列に対して、まとめて行線R1~Rxとして表した1つ以上の行制御、アドレスおよびデータ線R1~Rx、およびまとめて列線C1~Cxとして表した1つ以上の列制御、アドレスおよびデータ線C1~Cxを含むとにより、制御され、アドレス指定され、データ入出力を有することができる。図6は、電荷蓄積デバイス104および関連する制御および読み出し回路部分112の実施形態をもつイオン感応性画素246aの1つの実施形態を表す。図6が電荷蓄積デバイス104の簡易化された描写を再び表すことに留意されたい。但し、表した画素246aの実施形態は、図2に表した追加部品などの、電荷蓄積デバイス104の他の構成部品を含むことができる。図6の実施形態は、3つのトランジスタ、3つの電極、または3T3Eの画素246として表すことができる。制御および読み出し回路112は、リセットトランジスタM1と1対の読み出しトランジスタM2、M3とを含む、3つのトランジスタを含むことができる。電荷蓄積デバイス104は、第1および第2の制御電極186、188とフローティングゲート184とを含む、3つの電極を有することができる。制御および読み出し回路112は、第1および第2の列線C1A、C1Bを含む複数の列線と、第1および第2の行線R1A、R1Bを含む複数の行線とを受信することができる。ソースおよびドレインなどに関する説明のために、図6の画素の実施形態246a、および本明細書で論じられた他の画素の実施形態の描写における制御および読み出しトランジスタM1、M2、M3が、NMOSトランジスタであることが想定されるだろう。但し、他の画素の実施形態において、制御および読み出しトランジスタは、NMOSまたはPMOSトランジスタ、またはその任意の組み合わせのいずれかであり得る。図6において、第1の読み出しトランジスタM2は、電荷蓄積デバイス104のドレイン領域128に接続されたゲートと、第2の読み出しトランジスタM3のドレインに接続されたソースと、第2の列線C1Bに接続されたドレインとを有することができる。第2の読み出しトランジスタM3は、第1の行線R1Aに接続されたゲートと、第1の列線C1Aに接続されたソースと、第1の読み出しトランジスタM2のソースに接続されたドレインとを有することができる。リセットトランジスタM1は、電荷蓄積デバイス104のドレイン128に接続されたソースと、第2の行線R1Bに接続されたゲートと、第2の列線C1Bに接続されたドレインとを有することができる。図6の制御および読み出し回路112の実施形態は、図3A~図3Dおよび図4に表した電荷蓄積デバイス104の動作により、電荷蓄積デバイス104を制御し、出力信号を発生させるために用いることができる。リセット動作において、リセットトランジスタM1、および第2の行線および列線R1B、C1Bを、上記のように事前サイクルリセット段階で電荷蓄積デバイス104をリセットするために用いることができる。例えば、第2の読み出しトランジスタM3をオフに転じながら、リセットトランジスタM1をオンに転じるために、論理高信号、または高電源などの高値電圧を、第2の行線および列線R1B、C1Bに対して与えることができ、その一方で、論理低信号、または低電源などの低値電圧を、第1の行線R1Aに与えることができる。これは、ドレイン128で蓄積されたあらゆる電荷パケット216を除去し、したがって電荷蓄積デバイス104をリセットした結果、電荷蓄積デバイス104のドレイン領域128に高電圧値を与えることができる。読み出し動作において、読み出しトランジスタM2、M3と、第1の行線および列線R1A、C1Aは、上記のように、デバイス104の1つ以上の動作サイクル後に電荷蓄積デバイス104のドレイン領域128に蓄積された電荷パケット216に応じて出力信号を発生させるために用いることができる。例えば、リセットトランジスタM1をオフに転じながら第1および第2の読み出しトランジスタM2を実質的に作動させて、高電源、またはその代わりに、高電源と低電源との間の電圧のような中間値電圧などの、論理高信号または高値電圧を、第1の行線R1Aに対して与えることができ、その一方で、第2の行線R1Bに、論理低信号、または低電源などの低値電圧を与えることができる。このモードにおいて、第1および第2の読み出しトランジスタM2、M3は、電荷蓄積デバイス104のドレイン領域128で蓄積された1つ以上の電荷パケット216を第1の列線C1A上の電圧出力信号に変換するためのアンプとして機能することができる。ソースフォロアー構成において動作し、電荷蓄積デバイス104のドレイン128から入力電圧を受信し、第2の読み出しトランジスタM3のドレインにそのソースにおける中間の出力電圧を供給するように、第1の読み出しトランジスタM2をモデル化することができる。電荷蓄積デバイス104のドレイン128における入力電圧への電荷パケット216の変換は、ドレイン128における電荷の蓄積の本質的な成果であり得る。第2の読み出しトランジスタM3を、ソースフォロアーの第1の読み出しトランジスタ構成に対するカスコード構成において動作するようにモデル化することができ、それによって、ソースフォロアー単独と比較して、2つのトランジスタの組み合わせの利得を高めることができる。第2の読み出しトランジスタM3は、ソースフォロアーのソースから中間出力を受信し、このソースにおける第1の列線C1Aに出力電圧を供給することができる。図7は、電荷蓄積デバイス104および関連する制御および読み出し回路部分112の実施形態を有するイオン感応性画素246bの別の実施形態を表す。図7が電荷蓄積デバイス104の簡易化された描写を再び表すことに留意されたい。但し、表した画素246bの実施形態は、図2に表した追加部品などのような電荷蓄積デバイス104の他の構成部品を含むことができる。図7の実施形態は、2つのトランジスタ、3つの電極、または2T3Eの画素として表すことができる。制御および読み出し回路112は、リセットトランジスタM4と読み出しトランジスタM5とを含む2つのトランジスタを含むことができ、電荷蓄積デバイス104は、第1および第2の制御電極186、188とフローティングゲート184とを含む3つの電極を有することができる。制御および読み出し回路112は、行線R2Aと、第1および第2の列線C2A、C2Bを含む複数の列線とを受信することができる。図7の画素の実施形態246bは、図6の画素の実施形態246aの第1の行線R1Aにより果たされた列選択機能の必要性をなくすために電荷蓄積デバイス104のドレイン128における電圧の管理により、図6の画素の実施形態246aと比較して、読み出しトランジスタの数を低減することができる。フローティングディフュージョン128と呼ばれる図7および9の各々のドレイン128は、静電容量の特性を有する可能性がある。画素246bが動作中でないときに、フローティングディフュージョンポテンシャルを管理することにより、列選択デバイスを省くことができる。フローティングディフュージョン128例えば図7内のM5に関連するゲートは、使用されていないときにソースフォロアーM5を停止させるために低電位のままであることができる。したがって、画素246bが読み取られた後、フローティングディフュージョン128は、低電位にサンプリングされ、その後、画素246bが再び読み取られるまで、そのポテンシャルのままであることができる。ポテンシャルが低値のままでいる理由は、その上にサンプリングされた低電圧を保持するキャパシタのようにフローティングディフュージョン128が作用することであり得る。図7において、右側に表した第1の制御電極186と左側上に表した第2の制御電極188とによって第1および第2の制御電極186、188を表す空間的配置が、先の図に示したものとは逆であることに留意されたい。再び、ソースおよびドレインに関する説明などのために、制御および読み出しトランジスタがNMOSトランジスタであると仮定するだろう。但し、画素の実施形態のうちのいずれかの制御および読み出しトランジスタは、NMOSまたはPMOSトランジスタ、またはその任意の組み合わせのいずれかになり得る。リセットトランジスタM4は、電荷蓄積デバイス104のドレイン128に接続されたソースと、行線R2Aに接続されたゲートと、第2の列線C2Bに接続されたドレインとを有することができる。読み出しトランジスタM5は、電荷蓄積デバイス104のドレイン領域128にしたがって、リセットトランジスタM4のソースにも接続されたゲートと、電荷蓄積デバイス104に、および第1の列線C2Aのソース124に接続されたソースと、第2の列線C2Bに接続されたドレインとを有することができる。図8A~図8Dは、溶液イオン濃度に応じて複数の電荷パケット216を蓄積し、蓄積された電荷パケット216に応じて出力信号を発生させるための、図7の画素の実施形態246bの動作の1つの実施形態を表す。図8A~図8Dは、電荷蓄積デバイス104の動作の1つの実施形態の複数の全サイクルを表す。図3A~図3Dと同様に、図8A~図8Dの各々の最上部は、電荷蓄積デバイス104と制御および読み出しトランジスタM4、M5とを含む画素246の簡易化された部分的断面、部分的概略の描写を表す。例証および説明の便宜上、電荷蓄積デバイス104ならびに制御および読み出しトランジスタM4、M5の他の構成部品は、描写から省略されている。但し、実際の実施形態では省略された構成部品も存在し得る。各々の図において、電荷蓄積デバイス104と制御および読み出しトランジスタM4、M5との表示の下は、上記の画素の表示に対して空間的に整列した方式で、画素246bの動作サイクルの異なる段階における電荷蓄積デバイス104と制御および読み出しトランジスタM4、M5とのポテンシャルエネルギーおよび電荷蓄積を描写する4つの図である。リセット段階254において、リセットトランジスタM4と、行線および第2の列線R2A、C2Bとは、電荷蓄積デバイス104をリセットするために用いることができる。論理高信号、または高電源などの高値電圧を、静止トランジスタM4および読み出しトランジスタM5の両方をオンに転じるために、行線および第2の列線R2Aに与えることができる。これは、電荷蓄積デバイス104のドレインおよびソース128、124で蓄積されたあらゆる電荷の除去の結果として、電荷蓄積デバイス104のドレイン128とソース124との両方に高電圧値を与えることができ、したがって、デバイス104をリセットすることができる。動作サイクルの第1段階258において、リセットトランジスタM4をオフに転じることができ、ポテンシャル障壁すなわち、生成された低電位を、フローティングゲート184下の電荷パケット216を生成するために電荷蓄積デバイス104を準備する、第2の電極188下で隆起させた。リセットトランジスタM4をオフに転じることができ、第2の電極188下の低電位を、行線R2Aおよび第2の制御電極188に論理低値または低値電圧を与えることにより生成した。第1段階258の終わりにおいて、高電位およびしたがって低電位障壁は、読み出しトランジスタM4のゲート下に存在したままであることに留意されたい。動作サイクルの第2段階262において、電荷、例えば電子を、電荷蓄積デバイス104のn形ソース領域124からフローティングゲート184下のp型領域224内に注入することができる。電荷264は、ソース124から、第2の制御電極188下ではなく、フローティングゲート184下まで、電荷蓄積デバイス104をあふれさせ得る。電荷は、ソース124内に選択的に電荷を注入する電流源または電荷ポンプの使用を通じて、または第1の制御電極186およびフローティングゲート184に供給または顕在化する電圧、例えば論理低値または低値電圧などとの関連でソース124に適切な電圧を印加することにより、などの様々な方法で、ソース124を介して電荷蓄積デバイス104内に注入することができる。動作サイクルの第1段階258の後にこのトランジスタM4のゲート下に存在したままの低電位障壁により、電荷を、第1の列線C2Aを用いてソース124を介してフローティングゲート184下に注入することができ、したがって、電荷265を、そのゲート下のそのソースおよびドレイン領域の双方を含む読み出しトランジスタM4に同時に注入することができる。第3の段階266において、電荷蓄積デバイスおよび読み出しトランジスタへの電荷注入を終了することができ、これらのデバイス内の過剰な電荷が取り消される。但し、電位差が、第1の制御電極186とフローティングゲート184下との間に存在する可能性があるので、電荷パケット216は、この電位差に応じてフローティングゲート184下に残存する可能性がある。図3A~図3Dに関連して上記で論じたように、この段階266のフローティングゲート184下に残存する電荷パケット216の量は、溶液108内のイオン濃度により、第1の制御電極186に印加された電圧およびフローティングゲート184上で顕在化した電圧の関数になり得、したがって、第1の制御電極186に印加された既知の電圧を与えられた溶液108内のイオン濃度の目安になり得る。最後に、図8Bに表した第1の動作サイクルの最終段階270において、図3A~図3Dの第1段階220の動作サイクルに関連して上記で論じられたのと同様に、第3段階266のサイクル後にフローティングゲート184下に残存する電荷パケット216を、ゲート184下から第2の制御電極188下の領域232を介して、およびドレイン拡散領域128それを維持することができる場合に、移動させることができる。論理高値または高値電圧を第2の制御電極188に与えることにより第2の制御電極188下のポテンシャル障壁を下げることによって、電荷パケット216を、ドレイン領域128に移動させることができる。電荷蓄積デバイス104のドレイン128に与えた電荷は、このドレイン128における電圧を漸増的に減少させる。そして、読み出しトランジスタM5のゲートがドレイン128に接続されるので、動作サイクルの最終段階270の終わりにこの読み出しトランジスタM5のゲート下で漸増的に減らされたポテンシャル障壁272により証明されるように、電荷パケット216は、したがって、漸増的に読み出しトランジスタM5のゲートにおける電圧も増加させる。このようにして、読み出しトランジスタM5のゲート下の電圧およびポテンシャルは、すべての動作サイクルの終わりにおいて、電荷蓄積デバイス104のドレイン128で蓄積された電荷パケット216の関数になり得る。図8B~図8Cは、複数の蓄積された電荷パケット216の大きさを再び追跡する読み出しトランジスタのゲート下の電圧およびポテンシャルの結果とともに、別の電荷パケットが図8A~図8Bに表した第1の動作サイクルのように蓄積される第2の動作サイクルを表す。図8Cは、また、第2の動作サイクル後の別のリセット段階を表す。読み出しトランジスタM5のソースにおける電圧をサンプリングすることにより、出力を、発生させることができる。これが読み出し段階274の間に生じる可能性がある。第1の出力および第2の出力の両方が供給される二重サンプリング技術を用いて、出力を発生させることもできる。第1の出力は、電荷蓄積デバイス104のドレイン128に存在する電荷の背景レベルにより生成された出力を表すことができる。第2の出力は、電荷の背景レベルとドレイン128において蓄積された複数の電荷パケット216との両方により生成された出力を表すことができる。第2の出力からの第1の出力の減算は、したがって、溶液108のイオン濃度を表すために蓄積された電荷パケット216のより正確な測定結果を生成できる。1つの実施形態において、第1の出力を、動作サイクルの第1段階258の間でサンプリングすることができる。その後、第2の第2の出力は、読み出し段階274の間にサンプリングされたものになり得る。図8Dは、また、図7に表した実施形態246aの画素の列の非活性化シーケンスの1つの実施形態を表す。非活性化シーケンスの第1段階278において、論理高値または高値電圧を、第1の列線C2Aに与える一方で、論理低値または低値電圧を、行線R2Aに与える。非活性化シーケンスの第2段階282において、論理低値または低値電圧を、第1の列線C2Aに与える一方で、論理高値または高値電圧を、行線R2Aに与える。非活性化シーケンスの第3段階286において、論理低値または低値電圧を、第1の列線C2Aにおいて維持する一方で、論理低値または低値電圧を、行線R2Aに与える。非活性化シーケンスの第4段階290において、論理高値または高値電圧を、第1の列線C2Aに与える一方で、論理低値または低値電圧を、行線R2A上で維持する。図9は、2つのトランジスタ、3つの電極、または2T3Eの画素の別の実施形態246cを表す。制御および読み出し回路112は、リセットトランジスタM6と読み出しトランジスタM7とを含む2つのトランジスタを含むことができ、電荷蓄積デバイス104は、第1および第2の制御電極186、188とフローティングゲート184とを含む3つの電極を有することができる。制御および読み出し回路112は、行線R3Aと、第1および第2列線C3A、C3Bを含む複数の列線とを受信することができる。リセットトランジスタM6は、電荷蓄積デバイス104のドレイン128に接続されたソースと、行線R3Aに接続されたゲートと、第2の列線C3Bに接続されたドレインとを有することができる。読み出しトランジスタM7は、電荷蓄積デバイス104のドレイン領域128したがって、リセットトランジスタM6のソースでもあるに接続されたゲートと、第1の列線C3Aに接続されたソースと、第2の列線C3Bに接続されたドレインとを有することができる。リセットトランジスタM6をオンに転じることは、上記の様々な実施形態で論じられたのと同様に、電荷蓄積デバイス104のドレイン128に蓄積された電荷パケット216を取り除くことができ、したがって、電荷蓄積デバイス104をリセットすることができる。リセットトランジスタM6をオフに転じることにより、読み出しトランジスタM7は、ソースフォロアー構成で動作する電荷蓄積デバイス104のドレイン128において蓄積された電荷パケット216に応じて出力電圧を供給することができるか、または、共通ソース構成で動作する電荷蓄積デバイス104のドレイン128において蓄積された電荷パケット216に応じて出力電流を供給することができる。電荷蓄積デバイス104は、また、3つ以上の制御電極を備えることができる。図10は、2つの制御および読み出しトランジスタと、3つの制御電極および1つのフローティングゲートを含む4つの電荷蓄積デバイス電極とを有するイオン感応性画素246dの1つの実施形態を表す。図10は、電荷蓄積デバイス104bの簡易化された描写を表すが、実際の実施形態は、図2に表した構成部品などの、電荷蓄積デバイスの他の構成部品を含むことができる。電荷蓄積デバイス104bの電極は、フローティングゲート184の一方の側の第1および第2の電極186、294と、フローティングゲート184の他方の側の第3の電極188とを含むことができる。図10の電荷蓄積デバイス104bは、ソース領域を含まなくてもよいが、第3の電極188下の領域に隣接したドレイン領域128を含むことができる。制御および読み出し回路112は、図9に表したものと同じであり、リセットトランジスタM8と読み出しトランジスタM9とを含む2つのトランジスタを含むことができ、行線R4Aと、第1および第2の列線C4A、C4Bを含む複数の列線とを受信することができる。リセットトランジスタM8は、電荷蓄積デバイス104bのドレイン128に接続されたソースと、行線R4Aに接続されたゲートと、第2の列線C4Bに接続されたドレインとを有することができる。読み出しトランジスタM9は、電荷蓄積デバイス104bのドレイン領域128したがって、リセットトランジスタM8のソースでもあるに接続されたゲートと、第1の列線C4Aに接続されたソースと、第2の列線C4Bに接続されたドレインとを有することができる。リセットおよび読み出しトランジスタM8、M9は、図9の実施形態においてそれらが動作できるように、動作することができる。図11A~図11Dは、溶液イオン濃度に応じて複数の電荷パケット216を蓄積し、蓄積された電荷パケット216に応じて出力信号を発生させるための、図10の画素の実施形態246dの動作の1つの実施形態を表す。図11A~図11Dは、電荷蓄積デバイス104bの動作の1つの実施形態の複数の全サイクルを表す。図11A-11Dの各々の最上部は、図10の電荷蓄積デバイス104bと、制御および読み出しトランジスタM8、M9との簡易化された部分的断面、部分的概略描写を表す。例証および説明の便宜上、電荷蓄積デバイス104bと、制御および読み出しトランジスタM8、M9との他の構成部品は、描写から省略されている。但し、実際の実施形態では省略された構成部品も存在し得る。各々の図において、電荷蓄積デバイス104bと、制御および読み出しトランジスタM8、M9との表示の下は、上記の画素の表示に対して空間的に整列した方式で、画素246dの動作サイクルの間の異なる段階における電荷蓄積デバイス104bと、制御および読み出しトランジスタM8、M9とのポテンシャルエネルギーおよび電荷蓄積を描写する4つの図である。図11Aに表したリセット段階298において、ポテンシャル勾配を、第1の電極294、第2の電極186、フローティングゲート184および第3の電極188の下の左から右に生成することができ、先の動作から残存する電荷蓄積デバイス104bからあらゆる電荷を取り除くために、論理高値または高電圧値を、リセットトランジスタM8のゲートに与えた。画素246dの動作サイクルの第1段階302において、第3の電極188下のポテンシャル障壁は、その後、リセット段階298におけるものよりも高く隆起し得、フローティングゲート184上に現存するものよりも高く隆起し得る。画素の動作サイクルの第2段階306において、電荷を、ドレイン拡散ノード128を介して電荷蓄積デバイス104bに注入することができる。第3段階310において、フローティングゲート184と第2段階306で設置された第3の電極188との間のポテンシャル障壁型により、電荷パケット216がフローティングゲート184下に残存している一方、注入された電荷は、電荷蓄積デバイス104bから取り消すことができる。動作サイクルの第4および最終段階314において、フローティングゲート184下から第1の電極294下に電荷パケット216を移すために、ポテンシャル勾配を、第3の電極188、フローティングゲート184、第2の電極186および第1の電極186の下の左から右に作成することができる。この蓄積サイクルは、その後、第1の電極294下に複数の電荷パケット216を蓄積するために、図11B~図11Cに表するように、複数回繰り返すことができる。図11Dは、第1の電極294下で蓄積された複数の電荷パケット216の大きさに基づいた出力信号を発生させるための読み出しシーケンスを表す。読み出しシーケンスは、第1の出力および第2の出力の両方が供給される、二重サンプリング技術を組み入れることができる。第1の出力は、電荷蓄積デバイス104bのドレイン128に存在する電荷の背景レベルにより生成された出力を表すことができる。第2の出力は、電荷の背景レベルと、電荷蓄積デバイス104bのドレイン128に移動させた後に第1の電極294に蓄積された複数の電荷パケット216との両方により生成された出力を表すことができる。第2の出力からの第1の出力の減算は、したがって、溶液のイオン濃度の大きさを表す、蓄積された電荷パケット216のより正確な測定結果を生成できる。読み出しシーケンスの第1段階318において、複数の電荷パケット216が第1の電極294下にさらに蓄積される間に、第1の出力を、読み出しトランジスタM9により供給することができる。読み出しシーケンスの第2段階322において、第1の電極294下から電荷蓄積デバイス104bのドレイン128に複数の電荷パケット216を移すために、ポテンシャル勾配を、第1の電極294、第2の電極186、フローティングゲート184および第3の電極188の下の左から右に生成することができる。第2段階322の後、読み出しシーケンスの第3段階326において、第2の出力を、読み出しトランジスタM8により供給することができる。図11Dは、また、図10の画素の実施形態246dの列の非活性化シーケンスの2つの段階330、334を表す。上記で論じられた実施形態の変更は実行可能である。電荷蓄積デバイスの実施形態がn型ソースおよびドレインと、フローティングゲートおよび制御電極下のp型領域とを含むように、本明細書において表し論じたが、実施形態において、この関係は、また、p型ソースおよびドレインと、ゲートおよび制御電極下のn型領域とを含む電荷蓄積デバイスにより逆にすることができる。図2は、制御電極およびフローティングゲートの下のエピタキシャルp型領域を表すが、実施形態において、制御電極およびフローティングゲートの下のp型またはn型領域は、エピタキシャル領域の代わりにまたはそれに加えて、拡散領域または他のタイプのp型またはn型領域を含むことができる。様々な制御および読み出しトランジスタがNMOSトランジスタを含むように本明細書において論じたが、実施形態において、制御および読み出しトランジスタは、NMOSトランジスタ、PMOSトランジスタ、またはその任意の組み合わせを含むことができる。いくつかの実施形態において、画素アレイの画素の行および列は、行および列線のうちのいくつか、またはすべてを共有することができる。本明細書において論じたいくつかの実施形態において、電荷キャリアおよび電荷パケットは、電子であるものと想定されたが、他の実施形態において、電荷キャリアおよび電荷パケットは、正孔を含むことができる。電荷蓄積デバイスの動作サイクルの段階が、ある順序で起こり、且つある標識例えば、第1段階、第2段階などを有するものとして、本明細書において論じたが、他の実施形態において、動作サイクルの標識および段階を、変更したり、再配置したり、追加したり、削除したりすることなどができる。電荷蓄積デバイスの実施形態が2つまたは3つの制御電極を有すように論じたが、他の実施形態において、電荷蓄積デバイスは、2つまたは3つより多いまたは少ない制御電極を有することができる。制御信号のある実施形態を、本明細書において表し論じたが、他の実施形態において、様々な制御信号は、異なる形式を使用することができる。また、電荷蓄積デバイス104およびイオン感応性画素246の付加的な実施形態も実行可能である。例えば、本明細書に記載された電荷蓄積デバイス104およびイオン感応性画素246の任意の実施形態のうちの任意の特徴も、必要に応じて、電荷蓄積デバイス104およびイオン感応性画素246の他の実施形態で用いることができる。電荷蓄積デバイス104およびイオン感応性画素246の実施形態は、また、必要に応じて、本明細書に記載された電荷蓄積デバイス104およびイオン感応性画素246の任意の実施形態の構成部品または特徴のいかなるサブセットも含むことができる。本発明は、特定の実施形態に関して、以上に記載されたが、本発明は、図面で示す上記の実施形態および特定の構成に限定されない。操作方法も、また、例に示すものに限定されない。当業者は、本発明が、本発明の精神および本質的な特徴から逸脱することなく、他の方法により実現されてもよいことを、十分に理解するだろう。したがって、本実施形態は、すべての点で例示的および限定的でないものとして見なされるべきである。本発明の範囲は、前述の記載ではなく、添付された請求項により示される。したがって、請求項の等価の意義および範囲に入るすべての変更は、その中に包含されるように意図される。本発明のいくつかの実施形態を、本明細書に具体的に示し、記載した。但し、本発明の変更および変形物が、上記の教示により網羅されることは、十分に理解されるだろう。他の実例において、実施形態を不明瞭にしないように、周知のオペレーション、構成部品および回路を、詳細に記載していない。本明細書に開示された特定の構造的および機能的な詳細は、典型的なものである場合があり、必ずしも実施形態の範囲を限定しないことは、十分に理解され得る。当業者は、本発明が様々な形式により実現されてもよく、且つ様々な実施形態が単独でまたは組み合わせて実行されてもよいことを、前述の説明から十分に理解できる。したがって、本発明の実施形態は、その特定の例に関連して記載されているが、他の変更が図面、明細書および以下の特許請求の範囲に関する研究に熟練した従業者にとって明らかになるので、本発明の実施形態および/または方法の真の範囲を、そのように限定するべきでない。様々な実施形態を、ハードウェア要素、ソフトウェア要素、またはその両方の組み合わせを用いて実行してもよい。ハードウェア要素の例は、プロセッサ、マイクロプロセッサ、回路、回路素子例えば、トランジスタ、抵抗器、キャパシタ、誘導子など、集積回路、ASIC特定用途向け集積回路、プログラマブルロジックデバイスPLD、デジタル信号プロセッサDSP、フィールドプログラマブルゲートアレイFPGA、論理ゲート、レジスタ、半導体デバイス、チップ、マイクロチップ、チップセットなどを含んでもよい。ソフトウェアの例は、ソフトウエアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、機械語プログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、関数、方法、プロシージャ、ソフトウェアインターフェース、アプリケーションプログラムインターフェースAPI、命令セット、コンピューティングコード、計算機コード、コードセグメント、計算機コードセグメント、ワード、値、シンボル、またはそれらの任意の組み合わせを含んでもよい。1つの実施形態がハードウェア要素および/またはソフトウェア要素を用いて実行されるかどうかの判定は、所望の電算機の速度、電力レベル、耐熱性、処理サイクル量、入力データ速度、出力データ速度、メモリリソース、データバス速度、および他の設計または性能の制約などのいくつかの要素によって変動する場合がある。いくつかの実施形態は、例えば、実施形態による方法および/またはオペレーションを、もしマシンにより実行されるのであれば、マシンに実行させることができる命令または命令セットを格納できるコンピュータ読み取り可能な媒体または物品を用いて実行されてもよい。このようなマシンは、例えば、任意の好適な処理プラットフォーム、コンピューティングプラットフォーム、コンピュータ装置、処理デバイス、コンピューティングシステム、処理システム、コンピュータ、プロセッサなども含み、ハードウェアおよび/またはソフトウェアの任意の適切な組み合わせを用いて実行されてもよい。コンピュータ読み取り可能な媒体または物品は、例えば、任意の好適な型のメモリユニット、メモリデバイス、メモリ物品、メモリ媒体、ストレージデバイス、ストレージ物品、記憶媒体および/またはストレージ装置例えば、リムーバブルメディアまたは非リムーバブルメディア、消去可能メディアまたは非消去可能メディア、書き込み可能メディアまたは再書き込み可能メディア、デジタルメディアまたはアナログメディア、ハードディスク、フロッピーディスク、コンパクトディスクを使った読み出し専用メモリCD-ROM書き込み可能コンパクトディスクCD-R、再書き込み可能コンパクトディスクCD-RW、光ディスク、磁気媒体、光磁気媒体、リムーバブルメモリカードまたはディスク、各種ディジタルバーサタイルディスクDVD、テープ、カセットなどを含んでもよい。命令は、任意の好適なハイレベル、ローレベル、オブジェクト指向、ビジュアル、コンパイル済みおよび/または翻訳済みのプログラミング言語を用いて実行される、ソースコード、コード、翻訳済みコード、実行可能コード、静的コード、動的コード、暗号化コードなどの任意の好適な型のコードを含んでもよい。