ソースフォロアとして機能する第1及び第2のトランジスタと、差動増幅器として対となって機能する第3及び第4のトランジスタと、を備え、前記第1のトランジスタのゲートと、前記第4のトランジスタのゲートと、が第1の容量を介して接続され、前記第2のトランジスタのゲートと、前記第3のトランジスタのゲートと、が第2の容量を介して接続され、前記第1のトランジスタのソースと、前記第3のトランジスタのドレインと、が接続され、前記第2のトランジスタのソースと、前記第4のトランジスタのドレインと、が接続され、前記第3のトランジスタのソースと、前記第4のトランジスタのソースと、が接続されている、プリアンプ回路。第3のトランジスタのソースと、前記第4のトランジスタのソースと、の間に抵抗を備えることを特徴とする請求項1に記載のプリアンプ回路。第3のトランジスタのソースと、前記第4のトランジスタのソースと、の間に第5のトランジスタを備えることを特徴とする請求項1に記載のプリアンプ回路。前記第1のトランジスタに接続する第1の電流源と、前記第2のトランジスタに接続する第2の電流源と、を更に備えることを特徴とする請求項1乃至請求項3のいずれか1項に記載のプリアンプ回路。前記第1乃至第4のトランジスタは、PチャネルMOSトランジスタであることを特徴とする請求項1乃至請求項4のいずれか1項に記載のプリアンプ回路。前記第1及び第2のトランジスタは、PチャネルMOSトランジスタであり、前記第3及び第4のトランジスタは、NチャネルMOSトランジスタであることを特徴とする請求項1乃至請求項4のいずれか1項に記載のプリアンプ回路。請求項1乃至請求項6のいずれかのプリアンプ回路を備えるマイクロフォン。特許文献1に記載に代表される一般的なソースフォロア回路の電圧利得は、以下の式のようになる。なお、以下の式では、図6に示した入力トランジスタの相互コンダクタンスをgm1、ソースフォロアの出力負荷図6のR1に相当をRoutとする。数1に示されるように、電圧利得は、常に負ゲイン1未満となる。このようなソースフォロア回路を含むマイクロフォンでは、ソースフォロア回路の電圧利得が負ゲインであるため、入力感度が落ちるという問題がある。これに対応するためには、トランジスタ図6ではJ-FET11のゲート幅とゲート長の比W/Lを大きくして消費電力を大きくする必要がある。しかしながら、トランジスタのサイズは、フリッカノイズや入力容量の影響を受けるために、最適値が決まっている。そのため、このようなプリアンプ回路では、一般に数デシベルのロス、すなわち電圧が低下する。このプリアンプ回路にロスが生じた場合、プリアンプ回路の後段に設けられたアンプなどのノイズを抑圧することができない。そのため、マイクロフォンとしてのSNRSignalNoiseRateが悪化し、これに伴い入力感度特性が悪化する。特許文献2の技術では、ソースフォロア回路の利得を補正することができる構成である。しかし、図7に示すように、ロード制御電圧可変部22内がインバータ構成M3及びM4である。ここでM4は、フリッカノイズ特性がPMOSトランジスタよりも悪いNMOSトランジスタである。そのため、ロード制御電圧可変部22のノイズ特性がソースフォロア21に影響を与える。その結果、回路全体のノイズ特性が劣化してしまう。なお、特許文献3、4にはプリアンプ回路における利得調整に関する具体的な示唆がない。すなわち、上述した技術によっては、低ノイズ特性を持つプリアンプ回路、及び当該プリアンプ回路を用いたサマイクロフォンを実現することが困難であった。本発明にかかるプリアンプ回路の一態様は、ソースフォロアとして機能する第1及び第2のトランジスタと、差動増幅器として対となって機能する第3及び第4のトランジスタと、を備え、前記第1のトランジスタのゲートと、前記第4のトランジスタのゲートと、が第1の容量を介して接続され、前記第2のトランジスタのゲートと、前記第3のトランジスタのゲートと、が第2の容量を介して接続され、前記第1のトランジスタのソースと、前記第3のトランジスタのドレインと、が接続され、前記第2のトランジスタのソースと、前記第4のトランジスタのドレインと、が接続され、前記第3のトランジスタのソースと、前記第4のトランジスタのソースと、が接続されている、ものである。本発明においては、第1及び第2のトランジスタがソースフォロアとして機能するために、インピーダンス変換を実現することができる。さらに、第1のトランジスタのソースフォロア出力と、第3のトランジスタが増幅した出力とを加算することが可能な構成であるため、正の値を持つ利得を得ることができる。同様に、第2のトランジスタのソースフォロア出力と、第4のトランジスタが増幅した出力とを加算することが可能な構成であるため、正の値を持つ利得を得ることができる。これにより、低ノイズ特性を持つプリアンプ回路を実現することができる。本発明によれば、低ノイズ特性を持つプリアンプ回路、及び当該プリアンプ回路を用いたマイクロフォンを提供することができる。<実施の形態1>以下、図面を参照して本発明の実施の形態について説明する。図1は、本実施の形態にかかるプリアンプ回路の構成を示す図である。当該プリアンプ回路は、マイクロフォン信号IN電圧信号INとも記載する。が入力される。プリアンプ回路は、PMOSトランジスタM1A、M1B、M2A、M2B、抵抗R1~R4、電流源I1、I2、可変容量C1、C2を備える。また、バイアス回路図示せずからバイアス電圧VBiasが供給される。これにより、後述のPMOSトランジスタM2A及びM2Bをバイアスする。PMOSトランジスタM1Aは、ソースフォロアのコアトランジスタとして機能する。M1Aのゲートには電圧信号INが供給される。M1Aのゲートは、可変容量C2を介してM2Bのゲートに接続される。M1Aのソースは、M2Aのドレインとカスコード接続される。M1Aのドレインは、接地電圧端子GNDと接続される。M1Aのソースからソースフォロアの出力電圧信号が出力端子OUTに供給される。PMOSトランジスタM1Bは、ソースフォロアのコアトランジスタとして機能する。M1Bのゲートは、可変容量C1を介してM2Aのゲートと接続される。M1Bのソースは、M2Bのドレインとカスコード接続される。M1Bのドレインは、接地電圧端子GNDと接続される。M1Bのソースからソースフォロアの出力電圧信号が出力端子OUTBに供給される。PMOSトランジスタM2A及びM2Bのソース同士が、抵抗R4を介して接続される。これにより、M2A及びM2Bは、差動アンプとして動作する。M2Aのゲートは、可変容量C1を介してM1Bのゲートと接続される。M2Aのドレインは、出力端子OUTと接続される。M2Aは、M1Bのゲートから出力され、M2Aのゲートから入力される電圧信号の振幅を増幅し、ドレインから出力端子OUTに出力する。ここで、M2Aのゲートに入力される電圧信号は、M1Aのゲートに入力される入力電圧信号INと反相関係位相が180度異なるにある。詳細は、後述する。M2Aによる増幅により、M2Aのゲートに入力された電圧信号の位相は180度変化する。これにより、出力端子OUTには、同位相の信号がM1AのドレインとM2Aのドレインからそれぞれ供給される。M2Bのゲートは、可変容量C2を介してM1Aのゲートと接続される。M2Bのドレインは、出力端子OUTBと接続される。M2Bは、M1Aのゲートから出力され、M2Bのゲートから入力される電圧信号の振幅を増幅し、ドレインから出力端子OUTBに出力する。ここで、M2Bのゲートに入力される電圧信号は、M1Bのゲートに入力される電圧信号と反相関係位相が180度異なるにある。詳細は、後述する。M2Bによる増幅により、M2Bのゲートに入力された電圧信号の位相は180度変化する。これにより、出力端子OUTBには、同位相の電圧信号がM1BのドレインとM2Bのドレインからそれぞれ供給される。DCカット容量C1は、M2Aのゲートと、M1Bのゲートと、の間に設けられている。同様に、DCカット容量C2は、M1Aのゲートと、M2Bのゲートと、の間に設けられている。C1及びC2は、直流成分をカットする。電流源I1は、M2Aのソースに対して電流を供給するとともに、抵抗R4を介してM2Bのソースに対して電流を供給する。電流源I2は、M2Bのソースに対して電流を供給するとともに、抵抗R4を介してM2Aのソースに対して電流を供給する。続いて、本実施の形態にかかるプリアンプ回路の動作について説明する。M1Aのゲートに電圧信号INが入力される。これと略同時に、電圧信号INと反相関係の電圧信号が、M1Bのゲートから可変容量C1を介してM2Aのゲートに入力される。以下に、これらの信号の位相の関係について説明する。電圧信号INの電圧が上昇する場合、M1Aのゲート電圧が上昇する。M1Aのゲート電圧の上昇に伴いM1Aのソースの電圧も上昇する。これにより、差動出力信号OUTの電圧も上昇するため、M2Aのソース側に供給される電流量が増加し、M2Bのソース側に供給される電流量が減少する。よって、M1Bのゲートから出力される電圧信号が下降する。すなわち、M1Bのゲートから出力される電圧信号M2Aのゲートに入力される電圧信号は、電圧信号INと反相関係となる。M2Aのゲートに入力された反相電圧信号は、M2Aにより増幅され、M2Aのドレインから出力される。この時、M2Aの増幅処理により位相が180度変化する反転する。出力端子OUTでは、M1Aのソースから入力された電圧信号と、M2Aのドレインから入力された電圧信号と、が同相にて加算される。M2Bのゲートには、M1Aのゲートと略同一のタイミングで電圧信号INが入力される。これと略同時に、電圧信号INと反相関係の電圧信号が、M2Aのゲートから可変容量C1を介してM1Bのゲートに入力される。M2Bのゲートに入力された電圧信号は、M2Bにより増幅され、M2Bのドレインから出力される。この時、M2Bの増幅処理により位相が180度変化する反転する。すなわち、入力電圧信号INと反相関係となる。出力端子OUTBでは、M1Bのソースから入力された電圧信号と、M2Bのドレインから入力された電圧信号と、が同相にて加算される。ここで加算される両電圧信号は、入力電圧信号INと反相関係である。このため、出力端子OUTの出力と、出力端子OUTBの出力は、反相関係にある。続いて、本実施の形態にかかるプリアンプ回路の電圧利得について説明する。抵抗R4の抵抗値を0とした場合、出力端子OUTにおける電圧利得は、以下の式により示される。なお、gm1は、M1A、M1Bの相互コンダクタンスである。gm2は、M2A、M2Bの相互コンダクタンスである。Routは、M2B及びM1Bのソースドレイン抵抗と、次段アンプ図示せずの入力インピーダンスと、の合計値である。M2Aのドレインから増幅された電圧信号が出力端子OUTBに供給されるため、電圧利得は上述の式となる。gm1、及びgm2を調整することによって、Aampが1より大きくなり得す。すなわち、正ゲインを実現することができる。gm1、及びgm2の調整はトランジスタサイズを調整することにより行うことができる。出力端子OUTBにおける電圧利得についても、上述の式により示される。ただし、図1の構成では、M1Bのゲートがグランドにつながれており、M2Aのゲートに入力される電圧信号の電圧値が小さいことから、出力端子OUTに供給される信号の振幅はOUTB出力信号の振幅に比べて小さい。出力端子OUTBに供給される信号の振幅は、IN端子の入力信号を位相を反転し増幅されるため、OUT出力信号に比べて大きい。M1A及びM2Aは、ソースフォロアとして動作するため、インピーダンスの変換機能を有する。さらに、M1A、M2A、M1B、M2Bによって電流源I1、I2が共用されるため、消費電力を増やすことなく、上述の正ゲイン化、及びインピーダンスの変換機能を実現することができる。また、M1A、M2A、M1B、M2Bは全てPMOSトランジスタにより構成している。PMOSトランジスタは、フリッカノイズ特性がNMOSトランジスタよりも良い。このため、ノイズ特性のよいプリアンプ回路を実現することができる。上述のように、本実施の形態にかかるプリアンプ回路は、マイクロフォンを想定した入力電圧信号INのシングル入力であり、差動信号を出力する。これにより、当該プリアンプ回路の後段には、差動バッファアンプ等と接続することが可能である。なお、図1の例では、M2Aのソースと、M2Bのソースとを抵抗R4を介して接続したが必ずしもこれに限られない。例えば、M2Aのソースと、M2Bのソースとを配線により直接接続しても良い。また、M2Aのソースと、M2BのソースとをMOSトランジスタを介して接続してもよい。なお、図1では、M1Bのゲートは、グランドと接続しているが必ずしもこれに限られず、グランドと接続しなくても良い。<実施の形態2>本実施の形態にかかるプリアンプ回路は、ソースフォロアとして動作するトランジスタに直接接続された電流源を設けたことを特徴とする。図2を参照して、本実施の形態にかかるプリアンプ回路について、実施の形態1と異なる点を説明する。なお、図2において図1と同一符号を付した構成要素は、特に記載しない限り図1と同等の動作を行う。本実施の形態にかかるプリアンプ回路は、実施の形態1のプリアンプ回路の構成に加えて、電流源I3及びI4を備えている。電流源I3は、M1Aのソースと接続されている。電流源I4は、M1Bのソースと接続されている。他の構成は、実施の形態1と同様である。上述の構成により、仮に電流源I1の劣化等が生じた場合であっても、M1Aには、電流源I1に加えて電流源I4から電流が供給される。これにより、バラツキ補償等の効果を得ることができる。<実施の形態3>本実施の形態にかかるプリアンプ回路は、差動アンプとして動作するM2A及びM2BをNMOSトランジスタにより構成したことを特徴とする。図3を参照して、本実施の形態にかかるプリアンプ回路について、実施の形態1及び実施の形態2と異なる点を説明する。なお、図3において図1と同一符号を付した構成要素は、特に記載しない限り図1と同等の動作を行う。M2A及びM2Bは、NMOSトランジスタであり、差動アンプとして動作する。M2Aのドレインは、電流源I1及び抵抗R5の一端と接続する。M2Bのドレインは、電流源I2及び抵抗R6の一端と接続する。M1A、M2A、M1B、M2Bの各ソース、各ドレイン、各ゲートの接続関係は図1と同様である。上述のように、NMOSトランジスタを差動アンプとして動作させる構成であっても、前述したインピーダンス変換、及び正ゲイン化を実現することができる。また、電流源I1からの電流がM2Aを介さずにM1Aに供給される。同様に、電流源I2からの電流がM2Bを介さずにM1Bに供給される。これにより、図1の構成と比べて低電圧化が可能となる。<適用例>以下に、上述した実施の形態1~3にかかるプリアンプ回路の適用例を示す。図4は、実施の形態1~3にかかるプリアンプ回路を含むマイクロフォンの構成を示す図である。プリアンプ回路PreAmpは、実施の形態1~3のいずれかに記載のプリアンプ回路である。バッファアンプBufferは、プリアンプ回路PreAmpの次段に設けられたバッファアンプである。低ドロップアウトレギュレータLDOは、プリアンプ回路PreAmp及びバッファアンプBufferに接続されている。低ドロップアウトレギュレータLDOは、電源電圧を一定電圧に変換して、プリアンプ回路PreAmp及びバッファアンプBufferに供給する。上述のように、実施の形態1~3にかかるプリアンプ回路の電圧利得は、1以上に成り得る。そのため、プリアンプ回路PreAmpの後段に位置するバッファアンプBufferのノイズを抑圧することができる。なお、上述のマイクロフォンとして、エレクトレットコンデンサマイクロフォン、MEMSマイクロフォン等が挙げられる。続いて、実施の形態1~3にかかるプリアンプ回路の他の適用例を示す。図5は、実施の形態1~3にかかるプリアンプ回路を含むデジタルマイクロフォンの構成を示す図である。当該デジタルマイクロフォンは、図4の構成に加え、バッファアンプBufferの後段にアナログ/デジタル変換回路ADCを備える。アナログ/デジタル変換回路ADCは、バッファアンプBufferから入力されるアナログ信号をデジタル信号に変換して、後段の任意の回路等に出力する。上述のように、実施の形態1~3にかかるプリアンプ回路の電圧利得は、1以上に成り得る。そのため、図5に示すデジタルマイクロフォンも低ノイズ特性を持つことができる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。