一面側から他面側にかけて貫通する開口部及び複数のスルーホールが設けられた絶縁性基板と、一の面に集積回路が設けられた半導体基板を有し、前記絶縁性基板の前記開口部内に配置された半導体装置と、前記絶縁性基板の前記一面側に設けられ、前記半導体基板の前記集積回路に接続する第1の配線層と、前記絶縁性基板の前記他面側に設けられ、前記半導体基板の前記集積回路に接続する第2の配線層と、前記絶縁性基板の前記複数のスルーホールに設けられ前記第1の配線層と前記第2の配線層とを接続する複数の貫通電極と、を備え、前記絶縁性基板の前記一面または前記他面の法線方向に見たときに、前記開口部が前記複数のスルーホールの間に配置されるように、前記開口部及び前記複数のスルーホールが設けられていることを特徴とする半導体装置内蔵基板モジュール。前記第1の配線層が特定の機能を有する回路となるようにパターン形成されていることを特徴とする請求項1に記載の半導体装置内蔵基板モジュール。前記回路は、螺旋状のコイルパターン及び当該コイルパターンの両端に設けられた一対の端子部を有するコイルであることを特徴とする請求項2に記載の半導体装置内蔵基板モジュール。前記絶縁性基板には、前記半導体装置が配置された前記開口部と、第2の半導体装置又はチップ型の電子部品が配置された第2の開口部とが設けられ、前記絶縁性基板の前記一面または前記他面の法線方向に見たときに、前記開口部及び前記第2の開口部が前記コイルパターンに重なっていることを特徴とする請求項3に記載の半導体装置内蔵基板モジュール。前記絶縁性基板の前記一面または前記他面の法線方向に見たときに、前記開口部と前記第2の開口部との間に前記複数のスルーホールのうちの一つが配置されるように、前記開口部、前記第2の開口部及び前記複数のスルーホールが設けられていることを特徴とする請求項4に記載の半導体装置内蔵基板モジュール。一面側から他面側にかけて貫通する開口部が設けられた絶縁性基板を準備する工程と、一の面に集積回路が設けられた半導体基板を有する半導体装置を、前記絶縁性基板の前記開口部内に埋め込む工程と、前記絶縁性基板の前記一面側に第1の配線層を形成し、同時に、前記絶縁性基板の他面側に第2の配線層を形成する工程と、を含み、前記絶縁性基板の前記一面及び前記他面間を貫通するように複数のスルーホールを形成する工程と、導電性の材料によって前記複数のスルーホール内に、前記第1の配線層及び前記第2の配線層に接続するように複数の貫通電極を形成する工程と、を含み、前記複数のスルーホールを形成する工程は、前記絶縁性基板の前記一面または前記他面の法線方向に見たときに、前記半導体装置が前記複数のスルーホールの間に配置されるように、前記複数のスルーホールを形成することを含むことを特徴とする半導体装置内蔵基板モジュールの製造方法。前記第1及び第2の配線層を形成する工程は、前記絶縁性基板の前記一面側に前記第1の配線層となる導電層を形成し、特定の機能を有する回路となるように前記導電層をパターニングすることを含むことを特徴とする請求項6に記載の半導体装置内蔵基板モジュールの製造方法。上述したような特定の機能を備えた半導体装置においては、半導体チップが搭載された基板と機能部が、独立した別個の基板モジュールや電子部品として構成されている。そのため、これらを搭載する情報端末機器においては、それぞれの部品を実装するためのスペースを必要とするため、情報端末機器の小型化や高集積化の妨げになるという問題を有していた。また、これらの部品を情報端末機器に実装する際には、例えば導線等により相互に接続する必要があるため、製造工程が煩雑になるという問題も有していた。さらに、半導体チップと機能部とを導線等を用いて相互に接続する構成においては、その配線長が長くなったり、配線抵抗にばらつきが生じることにより、信号遅延等による回路特性の劣化を招くという問題も有していた。そこで、本発明は、上述した問題点に鑑み、特定の機能を備えた半導体装置の高集積化及び小型化を図ることができるとともに、部品実装に係る製造工程の簡略化や効率化を図ることができ、さらに、良好な回路特性を実現することができる半導体装置内蔵基板モジュール、及び、その製造方法を提供することを目的とする。本発明に係る半導体装置内蔵基板モジュールは、一面側から他面側にかけて貫通する開口部及び複数のスルーホールが設けられた絶縁性基板と、一の面に集積回路が設けられた半導体基板を有し、前記絶縁性基板の前記開口部内に配置された半導体装置と、前記絶縁性基板の前記一面側に設けられ、前記半導体基板の前記集積回路に接続する第1の配線層と、前記絶縁性基板の前記他面側に設けられ、前記半導体基板の前記集積回路に接続する第2の配線層と、前記絶縁性基板の前記複数のスルーホールに設けられ前記第1の配線層と前記第2の配線層とを接続する複数の貫通電極と、を備え、前記絶縁性基板の前記一面または前記他面の法線方向に見たときに、前記開口部が前記複数のスルーホールの間に配置されるように、前記開口部及び前記複数のスルーホールが設けられていることを特徴とする。本発明に係る半導体装置内蔵基板モジュールの製造方法は、一面側から他面側にかけて貫通する開口部が設けられた絶縁性基板を準備する工程と、一の面に集積回路が設けられた半導体基板を有する半導体装置を、前記絶縁性基板の前記開口部内に埋め込む工程と、前記絶縁性基板の前記一面側に第1の配線層を形成し、同時に、前記絶縁性基板の他面側に第2の配線層を形成する工程と、を含み、前記絶縁性基板の前記一面及び前記他面間を貫通するように複数のスルーホールを形成する工程と、導電性の材料によって前記複数のスルーホール内に、前記第1の配線層及び前記第2の配線層に接続するように複数の貫通電極を形成する工程と、を含み、前記複数のスルーホールを形成する工程は、前記絶縁性基板の前記一面または前記他面の法線方向に見たときに、前記半導体装置が前記複数のスルーホールの間に配置されるように、前記複数のスルーホールを形成することを含むことを特徴とする。本発明によれば、特定の機能を備えた半導体装置内蔵基板モジュールの高集積化及び小型化を図ることができる。以下、本発明に係る半導体装置内蔵基板モジュール及びその製造方法について、実施形態を示して詳しく説明する。<第1の実施形態>半導体装置内蔵基板モジュールまず、本発明に係る半導体装置内蔵基板モジュールについて説明する。図1は、本発明に係る半導体装置内蔵基板モジュールの第1の実施形態を示す概略平面図であり、図2は、第1の実施形態に係る半導体装置内蔵基板モジュールを示す概略断面図である。図2は、図1に示す半導体装置内蔵基板モジュールにおけるII-II線本明細書においては図1中に示したローマ数字の2に対応する記号として便宜的にIIを用いる。に沿った断面を示す図である。ここでは、図示の都合上、図1の紙面表面側の最表層、又は、図2の上面側の最上層となる保護絶縁膜を省略して示す。また、図1において、図示を明瞭にするために、コイルパターン及び端子部に便宜的にハッチングを施した。第1の実施形態に係る半導体装置内蔵基板モジュールは、概略、コア基板に半導体装置が埋め込まれた基板装置部と、所望の機能を実現するための回路パターンからなる機能部とが、一体的に形成されるとともに、相互に電気的に接続された構成を有している。ここで、本実施形態に係る半導体装置内蔵基板モジュールにおいては、基板装置部に内蔵される半導体装置として、CSPの一形態である、ウエハレベルCSP又は、ウエハレベルパッケージ;WLPと呼ばれるパッケージ構造を有する半導体装置が適用される。また、本実施形態においては、機能部として、例えば非接触給電システム又は、非接触充電システムにおける送電又は受電回路に用いられるコイルパターンが適用される。具体的には、例えば図1、図2に示すように、半導体装置内蔵基板モジュール10は、矩形状のコア基板絶縁性基板21に上記のパッケージ構造を有する半導体装置30が内蔵された基板装置部20と、当該基板装置部20の、図1の紙面表面側、又は、図2の図面上面側一面側に一体的に設けられたコイル部50とを備えている。そして、半導体装置30とコイル部50は、基板装置部20に設けられた複数の配線層やビア、貫通電極を介して、電気的に接続されている。基板装置部基板装置部20のコア基板21には、複数の開口部キャビティ21hが設けられ、各開口部21hに半導体装置30やチップ型のコンデンサ40が埋め込まれている。ここで、コア基板21の開口部21hは、図2に示すように、コア基板21をその厚さ方向に貫通するように、コア基板21の、図面上面側から下面側他面側にかけて貫通する貫通孔である。また、本実施形態においては、コア基板21に埋め込まれた半導体装置30は、図1に示すように、その外形形状を規定する各辺が、矩形状のコア基板21の外形形状を規定する直交する2辺の方向に対して所定の方向、すなわち、直交する2辺に対して所定の角度図1では例えば概ね45°を有するように配置されている。なお、図1、図2においては、コア基板21に2個の半導体装置30が埋め込まれた構成を示したが、本発明はこれに限定されるものではない。すなわち、本発明は、機能部を動作させるために必要な回路構成を備えた任意の数の半導体装置30が埋め込まれているものであればよく、例えば、1個の半導体装置30が埋め込まれた構成であってもよいし、3個以上の半導体装置30が埋め込まれた構成であってもよい。また、本実施形態においては、コア基板21に2個のチップ型のコンデンサ40が埋め込まれた構成を示したが、本発明はこれに限定されるものではない。すなわち、本発明は、上記のコンデンサ40に加え、又は、コンデンサ40に替えて、他のチップ型の電子部品、例えばチップ型の抵抗素子等が1又は複数個埋め込まれた構成であってもよい。半導体装置30については、詳しく後述するが、概略、図2の図面下面側に集積回路図示を省略が形成されたシリコン基板半導体基板31と、当該シリコン基板31の、図面下面側に設けられ、集積回路に接続された配線層35及び外部接続用の柱状電極36と、シリコン基板31の下面側を封止する封止層37と、を有している。また、チップ型コンデンサ40は、例えば一対の対向電極41間に誘電体層42が挟持された構成を有している。これらの半導体装置30やコンデンサ40の厚さ方向図2の上下方向の寸法は、コア基板21の厚さ方向の寸法と略同一になるように設定されている。すなわち、コア基板21の開口部21hに半導体装置30やコンデンサ40を埋め込んだ状態で、コア基板21の図面上面及び下面と、半導体装置30やコンデンサ40の図面上面及び下面が略面一となるように設定されている。コア基板21は、例えばガラス繊維にエポキシ樹脂等を含浸させたシート状の絶縁材料からなるプリプレグと呼ばれる部材が適用される。図2に示すように、コア基板21の図面上面21a側には、例えばプリプレグからなる絶縁層第1の絶縁層22a、25aが複数積層されている。また、コア基板21の図面下面21b側にも、上面側と同様に、例えばプリプレグからなる絶縁層第2の絶縁層22b、25bが複数積層されている。絶縁層22aの図面上面側には所定の配線パターンを有する配線層24aが設けられている。また、絶縁層22bの図面下面側には所定の配線パターンを有する配線層24bが設けられ、絶縁層22bを厚さ方向に貫通するビア24vbにより、当該配線層24bと絶縁層22bの上面側の配線層や電極が電気的に接続されている。図2に示した構成では、ビア24vbにより、配線層24bと、コア基板21に埋め込まれた半導体装置30の柱状電極36又はコンデンサ40の対向電極41とが電気的に接続されている。また、配線層24aと24bは、絶縁層22a、コア基板21、絶縁層22bをその厚さ方向、すなわち、絶縁層22aの図面上面側から絶縁層22bの図面下面側に貫通するスルーホール23hに設けられた貫通電極23を介して、電気的に接続されている。ここで、貫通電極23は、例えば図2に示すように、スルーホール23hの内周面に沿って、絶縁層22aの図面上面側から絶縁層22bの図面下面側に連続的に設けられた円筒状の導体部23aと、当該導体部23aの円筒形状の中央部分中空部分に円柱状に埋め込まれた、絶縁材料からなる埋込部23bとを有している。このような貫通電極23の一端側絶縁層22aの図面上面側及び他端側絶縁層22bの図面下面側は、各々、配線層24a及び24bにより被覆されている。なお、本実施形態においては、貫通電極23として、円筒状の導体部23aとその中央部分の円柱状の埋込部23bからなる構成を示したが、本発明はこれに限定されるものではない。すなわち、本発明は、スルーホール23h内全体に導電性材料のみを埋め込んだ導体部により貫通電極23を構成するものであってもよい。また、絶縁層25bの図2の図面下面側には、所定の配線パターンを有する配線層26bが設けられ、絶縁層25bを厚さ方向に貫通するビア26vbにより、当該配線層26bが絶縁層22bの下面側すなわち、絶縁層25bの上面側の配線層24bに電気的に接続されている。コイル部絶縁層25aの図2の図面上面側には、所定の回路パターンを有するコイル部50が設けられている。コイル部50は、例えば図1に示すように、単一の導電層が矩形状、かつ、螺旋状に連続するようにパターニングされたコイルパターン51と、当該コイルパターン51の両端に設けられた一対の端子部52とを有している。当該端子部52は、絶縁層25aを厚さ方向に貫通するビア52vにより、絶縁層22aの図2の図面上面側すなわち、絶縁層25aの下面側の配線層24aと電気的に接続されている。ここで、本実施形態においては、コイルパターン51の両端部に設けられる各端子部52は、図2に示すように、絶縁層22aの図面上面側に設けられた配線層24aを介して、コア基板21の下面側に貫通する貫通電極23に電気的に接続されている。また、各端子部52と、ビア52v、配線層24a、貫通電極23は、基板装置部20を平面視した場合、即ち、コア基板21の上面または下面の法線方向に見た場合に、略同一の位置に平面的に重なるように設けられている。そして、各端子部52及び貫通電極23は、コア基板21に埋め込まれた特定の半導体装置30を挟んで対向する位置に配置されている。換言すれば、基板装置部20を平面視した場合、開口部21hがスルーホール23h、23hの間に配置されるように、開口部21h及び複数のスルーホール23h、23hが設けられている。具体的には、例えば図1の図面左上側に示した半導体装置30に設けられた集積回路をコイル部50に接続される制御回路とした場合、半導体装置内蔵基板モジュール10を平面視した際に、当該半導体装置30の外形形状を規定する対向する2辺の外方の領域に各端子部52及び貫通電極23が設けられている。すなわち、図1、図2に示すように、矩形状の平面形状を有する基板装置部20の、略中央部と左上角部近傍に各端子部52及び貫通電極23が設けられている。これは換言すると、コイルパターン51の平面形状により規定される位置に設けられた一対の端子部52の直下に各貫通電極23が設けられ、当該貫通電極23間の領域のコア基板21に半導体装置30が埋め込まれていることを意味する。さらに、基板装置部20を平面視した場合、複数の開口部21h、21hがコイルパターン51に重なっている。同時に、基板装置部20を平面視した場合、複数の開口部21h、21hの間に複数のスルーホール23h、23hのうちの一つが配置されるように、複数の開口部21h、21h及び複数のスルーホール23h、23hが設けられている。本実施形態においては、半導体装置30等が配置された複数の開口部21h、21h及び貫通電極23が配置された複数のスルーホール23h、23hが上述したように配置されているので、基板装置部20を平面視した場合にコイルパターン51が平面的な広がりを持っている場合に、当該コイルパターン51に重なるように、半導体装置30等が配置された複数の開口部21h、21hを配置することによって、コイルが形成された半導体装置内蔵基板モジュールの高集積化及び小型化を図ることができる。なお、図1、図2に示した端子部52及び貫通電極23の配置は、実施形態の一例を示したものに過ぎない。本実施形態に示したように、螺旋状にパターニングされたコイルパターン51においては、その両端に設けられる一対の端子部52は、必然的に離間した位置に配置されることになるが、本発明はこのような端子部52の配置に限定されるものではない。すなわち、本発明に係るコイル部に設けられる端子部、配線層及び貫通電極は、少なくとも特定の半導体装置30を挟んで対向する位置に配置されているものであれば、例えば、制御回路である半導体装置30からの配線長が極力短くなる位置や、配線長又は配線抵抗が均一化、あるいは、回路設計上適切に設定される位置に適宜配置されるものであってもよい。このように、本実施形態に係る基板装置部20においては、コア基板21の上面側に、絶縁層22a、配線層24a及び絶縁層25aが順次積層された積層構造第1の配線層を有し、また、コア基板21の下面側に、絶縁層22b、配線層24b、絶縁層25b及び配線層26bが順次積層された積層構造第2の配線層を有している。加えて、本実施形態においては、当該基板装置部20の絶縁層25aの上面側に、機能部となるコイル部50のコイルパターン51及び端子部52が、他の配線層と同様の構造を有して設けられている。すなわち、本実施形態においては、図2に示した半導体装置内蔵基板モジュール10が、半導体装置30が埋め込まれたコア基板21の図面上面側及び図面下面側に、各々、片面2層のビルドアップ基板構造を有するとともに、基板装置部20とコイル部50が一体的に形成された構成を有している。コイル部50は配線層24a、貫通電極23、配線層24b及びビア24vbを介してシリコン基板31の集積回路に接続されている。そして、絶縁層25bの図2の図面下面側には、当該絶縁層25b及びその下面側に設けられた配線層26bを被覆するようにソルダーレジスト等の保護絶縁膜27bが設けられている。保護絶縁膜27bには配線層26bの図2の図面下面側が露出する開口部27hbが設けられている。当該開口部27hbを介して露出する配線層26bには外部接続用の半田ボール28が接続されている。なお、図1、図2においては、図示の都合上、表示を省略したが、絶縁層25aの図2の図面上面側にも、当該絶縁層25a及びその上面側に設けられたコイルパターン51を被覆するようにソルダーレジスト等の保護絶縁膜が設けられている。なお、図2において、各絶縁層22a、22b、25b上に設けられる配線層24a、24b、26bは、本実施形態に係る半導体装置内蔵基板モジュール10の積層構造を構成する上で必要な一部の配線層を示したものであって、これに限定されるものではない。また、積層配線の層数についても、一例を示したものに過ぎず、これに限定されるものではなく、例えば配線層が1層のみであってもよいし、コア基板21の上面側及び下面側に設けられる積層配線の層数が異なるものであってもよい。ここで、コア基板21の上面側及び下面側に設けられる積層配線の層数特に、プリプレグからなる絶縁層の数を、同数になるように構成した場合には、後述する半導体装置内蔵基板モジュールの製造方法において、次のような利点を有している。すなわち、半導体装置内蔵基板モジュールを個片化するまでの工程において、集合基板状態のコア基板の上面側と下面側に生じる引っ張り応力を略均一化することができるので、コア基板21の反りを軽減することができ、製造歩留まりを改善することができる。半導体装置次に、本実施形態に係る半導体装置内蔵基板モジュールに適用可能な半導体装置について、図面を参照して詳しく説明する。上述した実施形態図2参照においては、図示の都合上、半導体装置30を簡略化して示したが、具体的には、以下に示すような構造を有する、ウエハレベルCSP構造の半導体装置が適用される。図3は、本発明に係る半導体装置内蔵基板モジュールに適用される半導体装置の一例を示す概略構成図である。図3aは、本構成例に係る半導体装置の概略平面図であり、図3bは、本構成例に係る半導体装置の概略断面図である。ここで、図3bは、図3aに示した半導体装置におけるIIIB-IIIB線本明細書においては図3中に示したローマ数字の3に対応する記号として便宜的にIIIを用いる。に沿った断面を示す図である。本実施形態に適用可能な半導体装置30は、例えば図3a、bに示すように、所定の機能を有する集積回路図示を省略が、図3aの紙面表面側、又は、図3bの上面21a側に形成されたシリコン基板半導体基板31を備えている。ここで、集積回路は、周知のトランジスタやダイオード、抵抗、コンデンサ等の各素子と、これらを相互に接続する配線層により形成されている。ここで、本実施形態においては、集積回路は、例えば非接触給電システムの受電回路としての機能を備えているものとする。図3a、bに示すように、シリコン基板31の上面31aには、集積回路の各素子に接続されたアルミニウム系金属等からなる複数の接続パッド32が設けられている。また、シリコン基板31の上面31aには、集積回路を保護するための絶縁膜として、酸化シリコンや窒化シリコン等からなるパッシベーション膜33が設けられている。ここで、パッシベーション膜33は、上述した複数の接続パッド32aを被覆するように設けられ、各接続パッド32の図3bの上面の一部例えば中央部を露出させる複数の開口部33hが設けられている。パッシベーション膜33の上面には、ポリイミド系樹脂等からなる絶縁膜34が、シリコン基板31の上面31aに関する法線の方向図3aの紙面表面側、又は、図3bの図面上面側から見て、すなわち、シリコン基板31を平面視して、パッシベーション膜33の上面のうち、外周縁を含む領域を枠状に露出させるように矩形状又は正方形状に設けられている。パッシベーション膜33の開口部33hに対応する部分の絶縁膜34には、開口部34hが設けられ、各接続パッド32の図3bの上面の一部例えば中央部が露出されている。すなわち、各接続パッド32の上面は、パッシベーション膜33に設けられた開口部33hに整合する位置に設けられた絶縁膜34の開口部34hを介して露出されている。なお、本実施形態においては、図3aに示したように、複数の接続パッド32が、シリコン基板31の上面31aの外周縁に沿って、略矩形枠状をなすように配列されている場合を示したが、各接続パッド32の配列はこれに限られるものではない。また、本実施形態では、図3a、bに示したように、絶縁膜34が、シリコン基板31を、図3aの紙面表面側、又は、図3bの図面上面側から平面視して、パッシベーション膜33の外周縁部分の上面を枠状に露出させるように、絶縁膜34を矩形状又は正方形状に設けた構成について説明したが、これに限られるものではない。すなわち、パッシベーション膜33と絶縁膜34の平面形状を異なるように設けた構成に限らず、パッシベーション膜33と絶縁膜34の平面形状を同一になるように設けて、シリコン基板31の外周縁部分の上面31aを枠状に露出させるように構成したものであってもよい。また、図3a、bに示すように、絶縁膜34の、図3bの上面には、複数の配線層35が所定の配線パターンを有して延在するように設けられている。配線層35は、例えば、絶縁膜34の上面に設けられた銅等からなるシード金属層35-1と、シード金属層35-1の上面に設けられた銅等からなる配線金属層35-2との2層構造を有している。各配線層35の一端部35aは、パッシベーション膜33及び絶縁膜34に設けられた開口部33h、34hを介して各接続パッド32の上面に電気的に接続されている。また、各配線層35の他端部には、ランド35bが形成されている。そして、各配線層35の一端部35aと他端部ランド35bの間は、これらと一体的に形成された引き回し線部35cにより接続されている。また、図3a、bに示すように、各配線層35のランド35bの上面には、シリコン基板31の上面31aに関する法線の方向に延在する、銅等からなる外部接続用の柱状電極36が設けられ、ランド35bと柱状電極36が電気的に接続されている。ここで、柱状電極36は、例えば図3aに示すように、矩形状のシリコン基板31の各辺方向図面上下方向及び左右方向に等間隔を有するように正方配列されている。また、図3a、bに示すように、配線層35及び絶縁膜34が設けられたシリコン基板31の上面側には、パッシベーション膜33の上面のうち、絶縁膜34によって被覆されずに露出された領域と、絶縁膜34の上面のうち、上述した柱状電極36が設けられていない領域とを被覆するように、シリカフィラーを含むエポキシ系樹脂等からなる封止層37が設けられている。封止層37の上面は、平坦化されており、柱状電極36の上面端部が露出するように略面一となるように設けられている。このように、本実施形態に係る半導体装置内蔵基板モジュール10においては、制御回路等の機能を有するウエハレベルCSP型の半導体装置30が埋め込まれたコア基板21の上面側に、機能部であるコイル部50が、積層配線と同等の構造により一体的に設けられた構成を有している。したがって、本実施形態によれば、特定の機能部コイル部50を備えた半導体装置内蔵基板モジュール10を、一部品として提供することができるとともに、装置規模を小型化して実装スペースを小さくすることができる。また、半導体装置30を内蔵した基板装置部20とコイル部50とを、導線等を用いて接続する必要がない。特に、本実施形態においては、機能部として非接触給電システムにおける送電又は受電回路に用いられるコイル部50を備えることにより、次のような効果が得られる。すなわち、近年、携帯電話機やスマートフォン、スレート型パソコン、ポータブルナビゲーション機器等の携帯型の情報端末機器が普及しているが、これらの機器は内蔵するバッテリからの電力により駆動するため、バッテリが消耗した場合には、商用電源に接続してバッテリを充電する必要がある。ここで、現在、市場に普及している各種の情報端末機器においては、充電用端子として様々な規格が採用されているため、所有する情報端末機器に応じて、複数の充電用ケーブル等を所有する必要がある。また、バッテリの充電操作のたびに充電用ケーブルを接続する必要がある。そのため、情報端末機器の充電操作が非常に煩雑であった。近年、このような問題を解決するために、非接触給電システムの統一規格が策定され、一部の商品に採用されつつある。この場合、小型化や高機能化が求められる情報端末機器においては、受電回路の実装スペースが極力小さい方が好ましい。本実施形態に示したようなコイル部を備えた半導体装置内蔵基板モジュールは、今後、非接触給電システムを種々の情報端末機器に採用する際に、機器の小型化、高集積化及び部品実装、配線、工程の簡略化や効率化を図ることができる。また、本実施形態においては、コア基板21に内蔵される半導体装置30が、シリコン基板31の上面側に、集積回路に接続される接続パッド32と、外部接続端子である柱状電極36との間に、任意の配線パターンを有する配線層35を設けた構成を有している。このようなウエハレベルCSP型の半導体装置30を適用することにより、シリコン基板31の上面側に少なくとも1層分の配線層を設けることができる。そのため、このような半導体装置30をコア基板21に埋め込むことにより、CSP型あるいはベアチップの半導体装置をコア基板に直接埋め込んだ場合に比較して、コア基板21の上面側又は下面側に積層する絶縁層及び配線層の一部を、半導体装置30本体内に備えることができる。したがって、積層配線の層数を実質的に削減することができるので、製造工程を簡略化又は効率化することができる。なお、この作用効果については、後述する比較検証において詳しく説明する。また、この場合、コア基板21の上面側の上面側又は下面側に積層する配線層の設計段階で、ウエハレベルCSP型の半導体装置30本体内に備える配線層についても、回路特性の検証や調整を同時に行いつつ、配線層のパターン形状等を適切に修正や変形することができる。したがって、本実施形態によれば、半導体装置内蔵基板モジュールの設計自由度を向上させることができるとともに、回路設計時の、異なる設計セクションや設計ツール間における設計データの移動や後戻りといった作業が削減されて、設計効率を向上させることができる。加えて、本実施形態においては、特定の半導体装置30を挟んで対向する位置に、機能部であるコイル部50の端子部52、及び、貫通電極23が配置された構成を有している。換言すると、コイル部50の相互に離間する位置に設けられた一対の端子部52及びその直下の各貫通電極23間の領域のコア基板21に半導体装置30が埋め込まれた構成を有している。これにより、複数の貫通電極23間のコア基板21のスペースを有効に活用することができるとともに、制御回路等の機能を有する半導体装置30とコイル部50との間の配線長を極力短くしたり、配線長や配線抵抗を適切に設定することができる。したがって、信号遅延等による回路特性の劣化を抑制して、信頼性の高い半導体装置内蔵基板モジュールを提供することができる。また、本実施形態に適用されるウエハレベルCSP型の半導体装置30においては、シリコン基板31の上面側に、配線層35に直接接続された柱状電極36を有し、さらに、当該柱状電極36の周側部を被覆するとともに、シリコン基板31の上面側を保護する封止層37を設けた構成を有している。これにより、製造工程や製品出荷後における半導体装置内蔵基板モジュール10の内部応力や外部応力を緩和することができるとともに、汚染物や熱、湿気等の外的環境の影響を受けにくくすることができる。したがって、いわゆるベアチップの半導体装置に比較して、製品検査を簡単に行うことができ、コア基板21への埋め込み前に不良品を適切に除去することができるとともに、集積回路の損傷や断線等の発生等を抑制することができ、回路特性が良好で、かつ、信頼性の高い半導体装置を適用することができる。なお、図3bに示した半導体装置30においては、接続パッド32と柱状電極36に接続される配線層35として、シード金属層35-1と配線金属層35-2からなる2層構造の配線を有している場合について説明した。この配線構造は、半導体装置30の一例を説明するためのものに過ぎず、本発明はこれに限られるものではない。すなわち、半導体装置30に適用される配線層35は、例えば、単層の金属層又は導電層からなるものであってもよいし、3層以上の複数層の金属層又は導電層が積層された配線構造を有するものであってもよい。図4は、第1の実施形態に係る半導体装置内蔵基板モジュールの他の構成例を示す概略平面図である。なお、図4に示した半導体装置内蔵基板モジュールにおけるII-II線に沿った断面構造は、図2に示したものと同等であるので、詳細な説明を省略する。上述した第1の実施形態においては、図1、図2に示したように、矩形状の平面形状を有する基板装置部20又は、コア基板21の外形形状を規定する直交する2辺に対して、所定の角度を有するように半導体装置30を傾けて配置し、かつ、当該半導体装置30を挟んで対向する位置に、コイル部50の端子部52及び当該端子部52に接続される貫通電極23を配置した構成を示したが、本発明はこれに限定されるものではない。すなわち、図4に示すように、半導体装置内蔵基板モジュール10は、コア基板21に埋め込まれた半導体装置30の外形形状を規定する各辺が、矩形状の平面形状を有する基板装置部20又は、コア基板21の外形形状を規定する直交する2辺と同じ方向になるように半導体装置30を配置した構成を有するものであってもよい。この場合、コイル部50の端子部52及び貫通電極23は、当該半導体装置30を挟んで対向する位置に配置される。具体的には、例えば図4に示すように、半導体装置内蔵基板モジュール10を平面視した際に、コイルパターン51の平面形状螺旋形状により規定される一対の端子部52の位置が、基板装置部20の図面略中央部と図面左方である場合には、当該端子部52の直下に設けられた各貫通電極23間の領域に、半導体装置30の外形形状を規定する各辺が、矩形状の平面形状を有するコア基板21の外形形状を規定する各辺と平行になるように配置される。本構成例においても、基板装置部20を平面視した場合、開口部21hがスルーホール23h、23hの間に配置されるように、開口部21h及び複数のスルーホール23h、23hが設けられている。また、基板装置部20を平面視した場合、複数の開口部21h、21hがコイルパターン51に重なっている。さらに、基板装置部20を平面視した場合、複数の開口部21h、21hの間に複数のスルーホール23h、23hのうちの一つが配置されるように、複数の開口部21h、21h及び複数のスルーホール23h、23hが設けられている。半導体装置内蔵基板モジュールの製造方法次に、本実施形態に係る半導体装置内蔵基板モジュールの製造方法について説明する。図5~図12は、本実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図である。ここでは、図2に示した断面構造を有する半導体装置内蔵基板モジュールについて製造方法を説明する。なお、図6は、図5bに示すコア基板21wの平面図である。すなわち、図5bに示すコア基板21wは、図6におけるVB-VB線本明細書においては図6中に示したローマ数字の5に対応する記号として便宜的にVを用いる。に沿った断面である。上述した半導体装置内蔵基板モジュール10の製造方法は、まず、図5aに示すように、プリプレグからなる絶縁層22aと、ウエハレベルCSP型の半導体装置30と、チップ型のコンデンサ40と、を用意する。ここで、絶縁層22aは、後述する集合基板状態のコア基板21wと同等の平面的な広がりを有している。また、半導体装置30は、図3に示した構造を有し、シリコン基板31の図面下面側に、予めダイアタッチフィルムDieAttachFilm;DAFが貼り付けられている。また、絶縁層22aの図面上面側には、チップ型のコンデンサ40が実装される位置に、予め仮止め用の非導電性接着剤NonConductivePaste;NCPが滴下されている。そして、チップマウンタ装置により、絶縁層22aの上面側の所定の位置に、半導体装置30と、チップ型のコンデンサ40が搭載される。次いで、図6に示すように、集合基板状態のコア基板21wを準備する。ここで、コア基板21wには、上述した半導体装置内蔵基板モジュール10における基板装置部20に適用されるコア基板21の領域以下、基板モジュール形成領域と記すが、複数連続するように設定されている。各基板モジュール形成領域には、予め、コア基板21wの図面上面側と下面側を貫通する開口部キャビティ21hwが複数設けられている。そして、図5bに示すように、上述した半導体装置30やコンデンサ40が搭載された絶縁層22aの図面上面側に、開口部21hwが設けられたコア基板21wを積層する。このとき、絶縁層22aの上面に搭載された各半導体装置30及びコンデンサ40が、コア基板21wに設けられた開口部21hwに嵌合するように、絶縁層22aの上面にコア基板21wが積層される。さらに、絶縁層22aに積層されたコア基板21wの図面上面、及び、半導体装置30並びにコンデンサ40の上面を覆うように、プリプレグからなる絶縁層22b及び銅箔等からなる金属導電層第2の金属層24wbを積層する図中下向き矢印参照。また、絶縁層22aの図面下面を覆うように、銅箔等からなる金属導電層第1の金属層24waを積層する図中上向き矢印参照。次いで、図7aに示すように、絶縁層22a、22b及び金属導電層24wa、24wbを積層したコア基板21wを熱プレス加熱加圧することにより、各層を接合させるとともに硬化させる。これにより、コア基板21wの各開口部21hwに、半導体装置30及びコンデンサ40が埋め込まれた積層基板が得られる。ここで、コア基板21w、及び、絶縁層22a、22bを構成するプリプレグは、例えばガラスエポキシ材を材料とする平板が適用される。なお、図6、図7において、符号29で示す領域は、ダイシングストリートである。次いで、図7bに示すように、例えばレーザビア形成法を用いて、レーザドリル装置でコア基板21wの図面上面側の金属導電層24wb及び絶縁層22bに穴あけ加工を行い、金属導電層24wb及び絶縁層22bにビア開口部22hbを形成する。ここで、ビア開口部22hbの形成位置は、コア基板21wを図面上面側から平面視して、コア基板21wの開口部21hwに埋め込まれた半導体装置30の図面上面に露出する柱状電極36、及び、コンデンサ40の図面上面に露出する対向電極41の配置位置と整合するように設定される。これにより、ビア開口部22hb内に、半導体装置30の図面上面に露出する柱状電極36の端部、及び、コンデンサ40の図面上面に露出する対向電極41の端部が露出する。次いで、ビア開口部22hb内をデスミア処理して、柱状電極36及び対向電極41が露出するビア開口部22hbの内部をクリーニングする。その後、図7cに示すように、ビア開口部22hb内に銅メッキからなるビア24vbを形成する。具体的には、ビア24vbの形成方法は、まず、少なくともビア開口部22hbを含む金属導電層24wbの上面側全域に銅の無電解メッキを行うことにより、ビア開口部22hbの内壁及び金属導電層24wbの上面に銅の薄膜を形成する。次いで、当該銅薄膜をメッキ電流路とした銅の電解メッキを行なうことにより、ビア開口部22hb内に銅メッキを成長させてビア24vbを形成する。ここで、ビア24vbは、コア基板21wの図面上面側の金属導電層24wbに電気的に接続されるように形成される。なお、銅の電解メッキにより形成された部分は、銅箔からなる金属導電層24wbと一体化するように形成されるので、図面においてもそれらの境界は図示していない。次いで、図8aに示すように、コア基板21wの図面上面側及び下面側に絶縁層22a、22b金属導電層24wa、24wbが積層された積層基板に対して、ドリル装置を用いてその厚さ方向に貫通するスルーホール23hを形成する。ここで、スルーホール23hは、図8aに示すように、コア基板21wに埋め込まれた半導体装置30を挟んで対向する位置に設けられる。次いで、スルーホール23h内をデスミア処理して、スルーホール23hの内壁をクリーニングする。その後、図8b、cに示すように、スルーホール23h内に銅メッキからなる貫通電極23を形成する。具体的には、貫通電極23の形成方法は、まず、少なくともスルーホール23hを含む金属導電層24wbの図面上面側全域、及び、金属導電層24waの図面下面側全域に銅の無電解メッキを行うことにより、スルーホール23hの内壁及び金属導電層24wbの上面並びに金属導電層24waの下面に銅の薄膜を形成する。次いで、当該銅薄膜をメッキ電流路とした銅の電解メッキを行なうことにより、スルーホール23h内に銅メッキを成長させて導体部23aを形成する。ここで、スルーホール23h内に形成される導体部23aは、スルーホール23hの大きさや電解メッキを行う際の諸条件等に基づいて、図8bに示すように、スルーホール23hの内壁面に銅メッキが成長し、中央部に空間空洞が形成された、円筒形状又は中空形状を有するものであっても良いし、スルーホール23h内が銅メッキで充填された円柱形状を有するものであってもよい。図8bに示すように、導体部23aが円筒形状又は中空形状を有する場合には、図8cに示すように、導体部23aの中央部の空間に、例えば印刷法等を用いて、エポキシ樹脂等の絶縁性のペーストを充填して穴埋めし、硬化させる。このように、導体部23aの中央部に埋込部23bを形成することにより、スルーホール23hを含む金属導電層24wbの図面上面側及び金属導電層24waの図面下面側に、さらに積層配線を形成する際に、中央部の空間部分により配線層の表面の平坦性が損なわれることを防止することができる。すなわち、貫通電極23は、図8cに示すように、導体部23aと埋込部23bからなる構成を有するものであっても良いし、導体部23aを構成するメッキ材料からなる単一の構成からなるものであってもよい。次いで、図8cに示すように、スルーホール23h内の導体部23a及び金属導電層24wa、24wbをメッキ電流路とした銅の電解メッキをさらに行なうことにより、少なくともスルーホール23h内に形成された貫通電極23の図面上面側及び下面側を被覆するメッキ層を形成する。なお、この貫通電極23の形成工程においても、銅の電解メッキにより形成された部分は、銅箔からなる金属導電層24wa、24wbと一体化するように形成されるので、図面においてもそれらの境界は図示していない。これに対して、スルーホール23h内に形成される貫通電極23については、図示を明示するため、便宜的にハッチングの方向を変えて示した。次いで、コア基板21wの上面側に形成された金属導電層24wbを、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図9aに示すように、絶縁層22bの図面上面側に所定の配線パターンを有し、かつ、ビア24vbに接続された配線層24bを形成する。また、コア基板21wの下面側に形成された金属導電層24waについても同様に、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図9aに示すように、絶縁層22aの図面下面側に所定の配線パターンを有する配線層24aを形成する。ここで、絶縁層22bの図面上面に形成された配線層24bと、絶縁層22aの図面下面に形成された配線層24aは、各々、上述した貫通電極23の上端及び下端に接続するように形成されることにより、相互に電気的に接続される。このように、絶縁層22bの図面上面側に形成される配線層24bと、絶縁層22aの図面下面側に形成される配線層24aは、同等の製造方法を適用して形成することができ、そのプロセスの一部例えば現像処理を共通化することができる。なお、配線層24a、24bを形成する際に用いられるフォトリソグラフィ法は、周知の手法を適用することができる。具体的には、銅箔からなる金属導電層24wa又は24wbを覆うように、感光性のメッキレジストを形成した後、パターン形状が描画されたフォトマスクを配置し、露光装置にて露光処理を行う。次いで、現像液を用いて現像処理を行うことにより、パターン形状に対応する領域のメッキレジストが残留する。次いで、所定のエッチング液を用いてエッチング処理を行うことにより、メッキレジストが残留していない領域の金属導電層24wa又は24wbが除去される。次いで、図9bに示すように、配線層24bが形成された絶縁層22bの図面上面を覆うように、プリプレグからなる絶縁層25b及び銅箔等からなる金属導電層第2の金属層26wbを積層する図中下向き矢印参照。また、配線層24aが形成された絶縁層22aの下面を覆うように、プリプレグからなる絶縁層25a及び銅箔等からなる金属導電層第1の金属層26waを積層する図中上向き矢印参照。次いで、図10aに示すように。絶縁層25a、25b及び金属導電層26wa、26wbを積層したコア基板21wを熱プレス加熱加圧することにより、各層を接合させるとともに硬化させる。次いで、図10bに示すように、例えばレーザビア形成法を用いて、レーザドリル装置でコア基板21wの図面上面側の金属導電層26wb及び絶縁層25bに穴あけ加工を行い、金属導電層26wb及び絶縁層25bにビア開口部第2の開口部25hbを形成する。また、コア基板21wの図面下面側においても、金属導電層26wa及び絶縁層25aに穴あけ加工を行い、金属導電層26wa及び絶縁層25aにビア開口部第1の開口部25haを形成する。ここで、ビア開口部25ha及び25hbの形成位置は、コア基板21wを図面上面側又は下面側から平面視して、配線層24a、24bの配線パターン、又は、ビア24vbの形成領域に整合するように設定される。これにより、ビア開口部25ha、25hb内に、配線層24a、24b、又は、ビア24vbが露出する。なお、上述したビア開口部22hb、及び、今回のビア開口部25ha、25hbの形成位置については、特に、半導体装置30の柱状電極36やコンデンサ40の対向電極41、ビア24vb、貫通電極23の形成領域に整合するように設定することが好ましい。すなわち、レーザビア形成法による穴あけ加工時に、柱状電極36や対向電極41、ビア24vb、貫通電極23等の膜厚の厚い層上に穴あけ加工を行うことにより、膜厚の薄い配線層上に直接穴あけ加工をした場合に生じる、銅箔が焼き切れて消失する問題を防止することができる。ここで、穴あけ位置を含む配線層全体の銅箔を予め厚く形成することにより、上記の問題を防止することも考えられるが、この場合には、集合基板状態のコア基板21wの上面側と下面側に生じる引っ張り応力が大きくなるとともに、その応力が不均衡になり、コア基板21wに反り等が生じやすくなるという新たな問題が生じる。これに対して、柱状電極36や対向電極41、ビア24vb等の形成領域上に穴あけ加工した場合には、上述したような問題を抑制することができる。次いで、ビア開口部25ha、25hb内をデスミア処理して、配線層24a、24bが露出するビア開口部25ha、25hbの内部をクリーニングする。その後、図10cに示すように、ビア開口部25ha、25hb内に銅メッキからなるビア52v、26vbを同時に形成する。具体的には、ビア52v、26vbの形成方法は、まず、少なくともビア開口部25ha、25hbを含む金属導電層26waの図面下面側全域及び金属導電層26wbの図面上面側全域に銅の無電解メッキを行うことにより、ビア開口部25ha、25hbの内壁及び金属導電層24waの図面下面、金属導電層24wbの図面上面に銅の薄膜を形成する。次いで、当該銅薄膜をメッキ電流路とした銅の電解メッキを行なうことにより、ビア開口部25ha、25hb内に銅メッキを成長させてビア52v、26vbを同時に形成する。ここで、ビア26vbは、コア基板21wの図面上面側の金属導電層26wbに電気的に接続されるように形成され、ビア52vは、コア基板21wの図面下面側の金属導電層26waに電気的に接続されるように形成される。なお、銅の電解メッキにより形成された部分は、銅箔からなる金属導電層26wa又は26wbと一体化するように形成されるので、図面においてもそれらの境界は図示していない。次いで、コア基板21wの上面側に形成された金属導電層26wbを、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図11aに示すように、絶縁層25bの図面上面側に所定の配線パターンを有し、かつ、ビア26vbに接続された配線層26bを形成する。また、コア基板21wの図面下面側に形成された金属導電層26waについても同様に、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図11aに示すように、絶縁層25aの図面下面側に所定の配線パターンを有し、かつ、ビア52vに接続されたコイルパターン51、及び、該コイルパターン51の両端部に設けられた端子部52を一体的に形成する。ここで、コイルパターン51は、図1、図4に示したように、平面視して、矩形状、かつ、螺旋状に連続するパターンを有している。このコイルパターン51及び端子部52によりコイル部50が構成される。コイル部50は、端子部52がビア52vを介して、絶縁層22aの下面側に形成された配線層24aに接続されることにより、上述した貫通電極23及び配線層24bを介して半導体装置30の柱状電極36に電気的に接続される。このように、コア基板21wの図面下面側に形成されるコイルパターン51及び端子部52は、コア基板21wの図面上面側に形成される配線層26bと同等の製造方法を適用して形成することができ、そのプロセスの一部例えば現像処理を共通化することができる。次いで、図11bに示すように、コア基板21wの図面上面側の、配線層26b及びビア26vbが形成された絶縁層25bを覆うように、熱硬化性のエポキシ樹脂等からなるソルダーレジストが保護絶縁膜27bとして形成される。ここで、保護絶縁膜27bには、配線層26b及びビア26vbが露出する開口部27hbが形成される。また、コア基板21wの図面下面側にも、コイルパターン51、端子部52及びビア52vが形成された絶縁層25aを覆うように、保護絶縁膜27aが形成される。次いで、図12aに示すように、コア基板21wの図面上面側の保護絶縁膜27bに形成された開口部27hbを介して、配線層26b又はビア26vbに接続されるように外部接続用の半田ボール28が形成される。なお、ここでは、半田ボール28を形成する場合について説明したが、ランドグリッドアレイLandgridarray;LGA型のパッケージに適用されるような、半田印刷による突起状の電極パッドを形成するものであってもよい。次いで、図12bに示すように、図面上面側に半田ボール28が形成されたコア基板21wを、基板モジュール形成領域ごとにダイシングストリート29図6参照に沿って切断して個片化することにより、図1、図2に示した半導体装置内蔵基板モジュール10が複数個得られる。このような半導体装置内蔵基板モジュール10の製造方法においては、機能部であるコイル部50のコイルパターン51や端子部52、ビア52vを、基板装置部20の積層配線を形成する際の製造プロセスを用いて、基板装置部20と一体的に形成することができる。特に、コイル部50の一部の構成について、その製造プロセスを共通化することができるので、製造プロセスを簡略化又は効率化しつつ、機能部が基板装置部に一体的に形成された半導体装置内蔵基板モジュールを実現することができる。比較検証次に、本実施形態に係る半導体装置内蔵基板モジュールの作用効果について、比較対象となる構成例以下、比較例1と記すを示して具体的に説明する。まず、比較例1について説明する。図13は、本実施形態に係る半導体装置内蔵基板モジュールの比較対象となる機能部の一例比較例1を示す概略構成図である。図13aは、比較例1に係る機能部の概略平面図であり、図13bは、比較例1に係る機能部の概略断面図である。ここで、図13bは、図13aに示した平面図におけるXIIIB-XIIIB線本明細書においては図13中に示したローマ数字の13に対応する記号として便宜的にXIIIを用いる。に沿った断面を示す図である。また、図14は、比較例1に係る半導体装置内蔵基板モジュール基板装置部の一例を示す概略断面図である。図14aは、半導体装置内蔵基板モジュールにCSP型あるいはベアチップの半導体装置を内蔵した場合の概略断面図であり、図14bは、半導体装置内蔵基板モジュールにウエハレベルCSP型の半導体装置を内蔵した場合の概略断面図である。ここで、上述した実施形態と同等の構成については、同一又は同等の符号を付して示す。上述した実施形態に係る半導体装置内蔵基板モジュール10の比較例1は、図13、図14に示すように、機能部であるコイル部50pと、半導体装置30p又は30qが内蔵された基板装置部20pとが、別個の部品から構成されているものとする。コイル部50pは、例えば図13a、bに示すように、コイルパターン51pと、端子部52p、52qと、基板貫通電極53p、53qと、接続配線54pと、外部接続端子55pを有している。コイルパターン51pは、プリント基板11pの、図13aの紙面表面側、又は、図13bの図面上面側に設けられ、矩形状かつ螺旋状に連続する回路パターンを有している。端子部52p、52qは、コイルパターン51pの両端に設けられている。ここで、コイルパターン51pの外方に設けられた端子部52pは、外部接続端子として適用される。一方、コイルパターン51pの内方に設けられた端子部52qは、基板貫通電極53pを介して、プリント基板111の、図13aの紙面裏面側、又は、図13bの図面下面側に設けられた接続配線54pの一端側に接続されている。接続配線54pの他端側は、コイルパターン51pの外方の任意の位置に設けられた基板貫通電極53qを介して、プリント基板11pの図13aの紙面表面側又は、図13bの図面上面側に設けられた外部接続端子55pに接続されている。基板装置部20pは、例えば図14aに示すように、コア基板21pに設けられた開口部21hpに、CSP型あるいはベアチップの半導体装置30p、又は、図14bに示すように、ウエハレベルCSP型の半導体装置30qが埋め込まれ、当該コア基板21pの図面下面側には、絶縁層及び配線層からなる積層配線部22p、及び、外部接続用の半田ボール28pが設けられている。なお、図14a、bにおいて、コア基板21pの図面上面側には、半導体装置30p、30qをコア基板21pに埋め込み、封止するための絶縁層23pが設けられている。そして、比較例1においては、図13に示したコイル部50pと、図14に示した基板装置部20p具体的には、制御回路が形成された半導体装置30p、30qとが、図示を省略した導線や配線層を介して電気的に接続される。これにより、例えば非接触給電システムのコイル部50pと、制御回路である半導体装置30p、30qとが接続された構成が得られる。このような比較例1においては、コイル部50pと基板装置部20pとが別部品として提供され、これらを導線や配線層を介して接続した構成を有しているため、これらの部品を電子機器に搭載する際に、当該部品の大きさに対応した実装スペースを必要とするという問題を有している。そのため、携帯型の情報端末機器等の電子機器における小型化や高集積化の妨げになるという問題を有している。また、比較例1においては、これらの部品を電子機器に実装する際に、導線や配線層により相互に接続する必要があるため、製造工程が煩雑になるという問題も有している。加えて、コイル部50pと基板装置部20pの半導体装置30p、30qとを接続する配線長が長くなったり、配線抵抗が不均一になることにより、信号遅延等による回路特性の劣化を招くという問題も有している。これに対して、本実施形態に係る半導体装置内蔵基板モジュール10においては、コイル部50がコア基板21に設けられた積層配線と同様の構造により形成され、当該コイル部50と基板装置部20とが一体的に形成された構成を有している。これにより、機能部コイル部50を備えた半導体装置内蔵基板モジュールを一部品として提供することができる。したがって、本実施形態に係る半導体装置内蔵基板モジュール10を電子機器に搭載する場合であっても、その実装スペースを小さくして、携帯型の情報端末機器等の電子機器における小型化や高集積化に寄与することができる。また、比較例1のように、別部品を導線や配線層を介して接続する工程が不要になるので、製造方法を簡略化することができる。加えて、本実施形態においては、コイル部50の相互に離間する位置に設けられた一対の端子部52及びその直下の各貫通電極23間の領域のコア基板21に半導体装置30が埋め込まれた構成を有している。これにより、複数の貫通電極23間のコア基板21のスペースを有効に活用することができるとともに、比較例1の場合に比較して、コイル部50と基板装置部20の半導体装置30との間の配線長を極力短くしたり、配線長や配線抵抗を回路設計上適切に設定することができるので、信号遅延等による回路特性の劣化を改善することができる。また、本実施形態においては、シリコン基板31上に任意の配線パターンを有する配線層35が設けられたウエハレベルCSP型の半導体装置30が、コア基板21に埋め込まれている。これにより、シリコン基板31上に少なくとも1層分の配線層を設けることができるので、コア基板21上に形成される積層配線の一部を、半導体装置30本体内に備えることができる。したがって、本実施形態によれば、図14aに示したようなCSP型又はベアチップの半導体装置30pがコア基板21pに埋め込まれた比較例1に比較して、コア基板21上に形成される積層配線の層数を実質的に削減して、製造工程を簡略化又は省略することができるとともに、半導体装置内蔵基板モジュールを薄型化することができる。加えて、このように、積層配線の層数を削減することにより、上述した製造方法において説明したような積層配線の製造工程において、コア基板への熱プレス工程加熱加圧処理の回数を減らすことができる。したがって、本実施形態によれば、コア基板に埋め込まれた半導体装置が加熱加圧処理により損傷を受けることを抑制することができ、製造歩留まりを改善することができる。なお、本実施形態においては、図2に示したように、コア基板21の図面上面側に機能部であるコイル部50が設けられ、図面下面側に外部接続用の半田ボール28が設けられた構成において、半導体装置30の集積回路及び配線層35、柱状電極36、封止層37等が設けられた面外部接続面が、外部接続用の半田ボール28が設けられた図面下面側になる、いわゆるフェースダウン型の埋め込み構造を有している場合について説明した。本発明はこれに限定されるものではなく、後述する第2の実施形態において説明するように、外部接続面が、機能部であるコイル部50が設けられた図面上面側になる、いわゆるフェースアップ型の埋め込み構造を有しているものであってもよい。この場合、コイル部50の端子部52は、貫通電極23を介することなく半導体装置30の柱状電極36に接続されることになる。ここで、半導体装置内蔵基板モジュール10が、図2に示したように、コア基板21の図面上面側に機能部であるコイル部50が設けられ、図面下面側に外部接続用の半田ボール28が設けられた構成を有する場合には、例えば半導体装置30の接続パッド32と半田ボール28とを接続する配線経路に、コア基板21を貫通する貫通電極が必要となる。したがって、回路設計上、コア基板21の図面上面側と図面下面側の配線層を電気的に接続するために設けられた複数の貫通電極のうち、任意の2個の貫通電極間の領域のコア基板21に半導体装置30が配置されるように構成することにより、本実施形態と同等の作用効果を得ることができる。<第2の実施形態>次に、本発明に係る半導体装置内蔵基板モジュールの第2の実施形態について説明する。ここでは、上述した第1の実施形態に示した機能部として、コイル部に替えてアンテナ部を有する場合について説明する。図15、図16は、本発明に係る半導体装置内蔵基板モジュールの第2の実施形態を示す概略平面図である。図15は、第2の実施形態に係る半導体装置内蔵基板モジュールの上層アンテナパターンを示す概略平面図であり、図16は、第2の実施形態に係る半導体装置内蔵基板モジュールの下層アンテナパターンを示す概略平面図である。また、図17は、第2の実施形態に係る半導体装置内蔵基板モジュールを示す概略断面図である。図17は、図15、図16に示す半導体装置内蔵基板モジュールにおけるXVII-XVII線本明細書においては図15、図16中に示したローマ数字の17に対応する記号として便宜的にXVIIを用いる。に沿った断面を示す図である。なお、図15、図16においては、図示の都合上、アンテナ部を構成するアンテナパターン及び接続端子部のみを示し、その平面形状を明瞭にするために、アンテナパターン及び接続端子部に便宜的にハッチングを施した。また、上述した第1の実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化する。第2の実施形態に係る半導体装置内蔵基板モジュールは、概略、第1の実施形態と同等の基板装置部と、例えば複数周波数に対応した無線通信システムに用いられるアンテナパターンからなるアンテナ部とが、一体的に形成されるとともに、相互に電気的に接続された構成を有している。ここでは、本実施形態の特徴であるアンテナ部について詳しく説明し、基板装置部についての説明を簡略化する。具体的には、例えば図15~図17に示すように、半導体装置内蔵基板モジュール10は、矩形状のコア基板21に、上述した第1の実施形態図3参照に示したパッケージ構造を有する半導体装置30が埋め込まれた基板装置部20と、当該基板装置部20の、図15、図16の紙面表面側、又は、図17の図面上面側一面側に一体的に設けられたアンテナ部60とを備えている。そして、半導体装置30とアンテナ部60は、基板装置部20に設けられた複数の配線層やビア、貫通電極を介して、電気的に接続されている。基板装置部図17に示すように、基板装置部20のコア基板21には、複数の開口部キャビティ21hが設けられ、各開口部21hに半導体装置30やチップ型のコンデンサ40が埋め込まれている。ここで、図15、図16に示した基板装置部20においては、半導体装置30の外形形状を規定する各辺が、矩形状のコア基板21の外形形状を規定する直交する2辺の方向に対して所定の方向、すなわち、直交する2辺に対して所定の角度図15、図16では例えば概ね45°を有するように、半導体装置30が配置されている。なお、本実施形態においても、コア基板21に2個の半導体装置30が埋め込まれた構成を示したが、本発明はこれに限定されるものではなく、後述するように、1個の半導体装置30が埋め込まれた構成であってもよいし、3個以上の半導体装置30が埋め込まれた構成であってもよい。また、本発明は、コア基板21に2個のチップ型のコンデンサ40が埋め込まれた構成に限定されるものではなく、コンデンサ40に加え、又は、コンデンサ40に替えて、チップ型の抵抗素子等の他の電子部品が1又は複数個埋め込まれた構成であってもよい。図17に示すように、プリプレグからなるコア基板21の図面上面21a側には、プリプレグからなる絶縁層22a、25aが複数積層されている。また、コア基板21の図面下面21b側にも、上面側と同様に、プリプレグからなる絶縁層22b、25bが複数積層されている。絶縁層22aの図17の図面上面側には所定の配線パターンを有する配線層24a、及び、図16に示すアンテナ部60を構成する下層アンテナパターン65、66が設けられている詳しくは後述する。また、絶縁層22bの図面下面側には所定の配線パターンを有する配線層24bが設けられ、絶縁層22bをその厚さ方向図17の上下方向に貫通するビア24vbにより、当該配線層24bと絶縁層22bの図面上面側の配線層や電極例えば、コア基板21に埋め込まれた半導体装置30の柱状電極36やコンデンサ40の対向電極41が電気的に接続されている。また、絶縁層22aの図17の図面上面側の配線層24a、及び、下層アンテナパターン66と、絶縁層22bの図面下面側の配線層24bは、絶縁層22a、コア基板21、絶縁層22bを厚さ方向に貫通するスルーホール23hに設けられた貫通電極23を介して、電気的に接続されている。貫通電極23は、例えば図17に示すように、スルーホール23hの内周面に沿った円筒状の導体部23aと、当該導体部23aの円筒形状の中央部分中空部分に埋め込まれた絶縁性の埋込部23bとを有している。貫通電極23の一端側絶縁層22aの図面上面側及び他端側絶縁層22bの図面下面側は、各々、配線層24a及び24bにより被覆されている。なお、図17においては、図示の都合上、コア基板21の図面左側の半導体装置30を左右両側から挟み込むように、図面中央付近と図面左方に一対の貫通電極23及び配線層24aを配置した構成を示したが、本発明はこれに限定されるものではない。本発明は、例えば図15に示した左側又は右側の半導体装置30を図面の上下両側から挟み込むように、半導体装置30の上側及び下側の位置に一対の貫通電極23及び配線層24aを配置した構成を有しているものであってもよい。すなわち、本実施形態に適用される貫通電極23は、少なくとも特定の半導体装置30を挟んで対向する位置に配置されているものであれば、例えば、無線信号制御回路である半導体装置30からの配線長が極力短くなる位置や、配線長又は配線抵抗が均一化、あるいは、回路設計上適切に設定される位置に適宜配置される。このような観点から、図16においては、便宜的に後述するアンテナ部60の下層アンテナパターン65、66のみを図示し、図17においてのみ、配線層24a及び貫通電極23を図示した。また、絶縁層25bの図17の図面下面側には、所定の配線パターンを有する配線層26bが設けられ、絶縁層25bを厚さ方向に貫通するビア26vbにより、当該配線層26bが絶縁層22bの図面下面側の配線層24bに電気的に接続されている。絶縁層25aの図17の図面上面側には、図16に示す所定の平面形状を有する上層アンテナパターン61~63及び接続端子部64が設けられている。アンテナ部60については、詳しく後述するが、概略、図15に示すように、絶縁層25aの図17の図面上面側に設けられた上層アンテナパターン61~63と、図16に示すように、絶縁層22aの図17の図面上面側絶縁層25aの図面下面側に設けられた下層アンテナパターン65、66と、図17に示すように、絶縁層25aを厚さ方向に貫通し、上層アンテナパターン61、62と下層アンテナパターン66、65とを電気的に接続するビア61v、62vと、を有している。また、図15、図16に示すように、基板装置部20の紙面表面側には、上層アンテナパターン61~63及び下層アンテナパターン65、66からなるアンテナ体後述する図19に示す回路構成に対応するが4組設けられ、各アンテナ体が例えば90°の角度を有して放射状又は十字状に配置されている。そして、図15、図16に示すように、隣接する2組のアンテナ体同士を1グループとして、各グループごとにアンテナ体同士が接続端子部64を介して電気的に接続されている。接続端子部64は、図17に示すように、絶縁層25aを厚さ方向に貫通するビア64vを介して、絶縁層25aの図面下面側絶縁層22aの図面上面側に設けられた配線層24aに電気的に接続されている。さらに、各組のアンテナ体の下層アンテナパターン66同士が接続点66cに共通に接続されている。ここで、本実施形態においては、配線層24a、及び、各アンテナ体の下層アンテナパターン66が接続された貫通電極23は、コア基板21に埋め込まれた特定の半導体装置30を挟んで対向する位置に配置されている。具体的には、例えば図15の図面左側に示した半導体装置30に設けられた集積回路をアンテナ部60に接続される無線信号制御回路とした場合、半導体装置内蔵基板モジュール10を平面視した際に、当該半導体装置30外形形状を規定する対向する2辺の外方の領域に各貫通電極23が設けられている。すなわち、図17に示すように、矩形状の平面形状を有する基板装置部20の、略中央部と左角部近傍に各貫通電極23が設けられている。これは換言すると、上層アンテナパターン61~63及び下層アンテナパターン65、66の平面形状により規定される位置に設けられた接続端子部64の直下、及び、配線層24aの配線パターンの任意の位置に複数の貫通電極23が設けられ、当該複数の貫通電極23のうち、相互に離間する位置に設けられた任意の貫通電極23間の領域のコア基板21に半導体装置30が埋め込まれていることを意味する。なお、図17に示した配線層24a及び貫通電極23の配置は、実施形態の一例を示したものに過ぎない。このように、本実施形態に係る基板装置部20においても、コア基板21の上面側に、絶縁層22a、配線層24a及び絶縁層25aが順次積層された積層構造を有し、また、コア基板21の下面側に、絶縁層22b、配線層24b、絶縁層25b及び配線層26bが順次積層された積層構造を有している。加えて、本実施形態においては、当該基板装置部20の絶縁層22aの上面側に、機能部となるアンテナ部60の下層アンテナパターン65、66が、また、絶縁層25aの上面側に、アンテナ部60の上層アンテナパターン61~63及び接続端子部64が、各々、他の配線層と同等の構造を有して設けられている。すなわち、本実施形態においては、図16に示した半導体装置内蔵基板モジュール10が、半導体装置30が埋め込まれたコア基板21の図面上面側及び図面下面側に、各々、片面2層のビルドアップ基板構造を有するとともに、基板装置部20とアンテナ部60が一体的に形成された構成を有している。そして、図16に示すように、絶縁層25bの図面下面側には、当該絶縁層25b及び配線層26bを被覆するようにソルダーレジスト等の保護絶縁膜27bが設けられている。保護絶縁膜27bには配線層26bが露出する開口部27hbが設けられ、当該開口部27hbを介して配線層26bに外部接続用の半田ボール28が接続されている。なお、図15、図16においては、図示の都合上、表示を省略したが、絶縁層25aの図16の図面上面側にも、当該絶縁層25a、上層アンテナパターン61~63及び接続端子部64を被覆するようにソルダーレジスト等の保護絶縁膜が設けられている。アンテナ部次に、本実施形態に係る半導体装置内蔵基板モジュールに適用可能なアンテナ部について、図面を参照して詳しく説明する。図18は、本実施形態に係る半導体装置内蔵基板モジュールに適用される複数周波円偏波アンテナの基本構造を示す概略構成図である。また、図19は、本実施形態に係る半導体装置内蔵基板モジュールに適用される複数周波アンテナの等価回路の一例を示す回路構成図である。本実施形態に適用可能な複数周波円偏波アンテナの基本構造は、図18に示すように、絶縁性基板101と、当該絶縁性基板101の図面上面側及び図面下面側に設けられたアンテナパターンからなる、一対の複数周波アンテナ110、120と、を有している。ここで、絶縁性基板101は、ガラスエポキシ等からなる平板状の誘電体であって、上述したプリプレグからなる絶縁層25aに対応する。また、各複数周波アンテナ110、120は、上述した上層アンテナパターン61~63及び下層アンテナパターン65、66からなる各組のアンテナ体に対応する。各複数周波アンテナ110、120は、同等の構成を有し、放射する電磁波の主伝搬方向が同方向になるように、例えば略鏡像対称に配置されている。各複数周波アンテナ110、120は、アンテナ素子111、121と、ビア導体112、122と、シリーズインダクタ用導体113、123と、入出力端子114、124と、シリーズキャパシタ用導体115、125と、シャントインダクタ用導体116、126と、ビア111v、112v、121v、122vと、を有している。ここで、アンテナ素子111、121は、上述した上層アンテナパターン61に対応し、ビア導体112、122は、上述した上層アンテナパターン62に対応し、シリーズインダクタ用導体113、123は、上述した上層アンテナパターン63に対応し、入出力端子114、124は、上述した接続端子部64に対応する。また、シリーズキャパシタ用導体115、125は、上述した下層アンテナパターン65に対応し、シャントインダクタ用導体116、126は、上述した下層アンテナパターン66に対応し、ビア111v、121vは、上述したビア61vに対応し、ビア112v、122vは、上述したビア62vに対応する。各アンテナ素子111、121は、図18に示すように、上底より下底が長い等脚台形を有する導体板111a、121aと、この等脚台形の下底に接続された半円の導体板111b、121bと、から構成されている。アンテナ素子111とアンテナ素子121は、導体板111a、121aを規定する等脚台形の上底が対向するように、絶縁性基板101の図面上面側に配置されている。また、各アンテナ素子111、121は、等脚台形に関する2本の対角線の略交点付近において、絶縁性基板101を厚さ方向に貫通する各ビア111v、121vを介して、絶縁性基板101の図面下面側の各シャントインダクタ用導体116、126に電気的に接続されている。各ビア導体112、122は、絶縁性基板101の図面上面側に設けられ、アンテナ素子111、121間の領域であって、上述した各導体板111a、121aを規定する等脚台形の上底に対向するように配置されている。また、各ビア導体112、122は、絶縁性基板101を厚さ方向に貫通する各ビア112v、122vを介して、絶縁性基板101の図面下面側の各シリーズキャパシタ用導体115、125に電気的に接続されている。各シリーズインダクタ用導体113、123は、絶縁性基板101の図面上面側に設けられ、アンテナ素子111、121の対向方向又は、延在方向に延在し、一端側が各ビア導体112、122に接続されるとともに、他端側が各入出力端子114、124に接続されている。各入出力端子114、124は、絶縁性基板101の図面上面側に設けられ、アンテナ素子111、121間の領域に配置されている。また、各入出力端子114、124は、図示を省略した、絶縁性基板101を厚さ方向に貫通するビアや絶縁性基板101の図面下面側の配線層、貫通電極等を介して、無線信号制御回路に個別に接続されている。各シリーズキャパシタ用導体115、125は、線路導体により構成される各シャントインダクタ用導体116、126を挟み込むように、絶縁性基板101の図面下面側に一対設けられている。また、絶縁性基板101を平面視した場合に、各シリーズキャパシタ用導体115、125が、各アンテナ素子111、121と平面的に重なるように配置されている図15、図16参照。これにより、絶縁性基板101を介して対向する、アンテナ素子111とシリーズキャパシタ用導体115、また、アンテナ素子121とシリーズキャパシタ用導体125により、各アンテナ素子111、121に直列に接続されたシリーズキャパシタが形成される。各シャントインダクタ用導体116、126は、線路導体により構成され、アンテナ素子111、121の対向方向又は、延在方向に延在するように、絶縁性基板101の図面下面側に設けられている。すなわち、絶縁性基板101を平面視した場合に、各シャントインダクタ用導体116、126が、各アンテナ素子111、121と平面的に重なるように配置されている図15、図16参照。このような構成を有する複数周波アンテナ110、120において、各入出力端子114、124間に、無線信号制御回路から差動信号が供給されることにより、該差動信号送信信号を電波として空間に放射し、一方、受信した電波を電気信号に変換して、各入出力端子114、124から半導体装置30の無線信号制御回路に伝送する。上述したような基本構造を有する複数周波円偏波アンテナに適用される各複数周波アンテナ110、120は、図19に示すような等価回路により表される。すなわち、図19に示すように、各複数周波アンテナ110、120は、シリーズインダクタLserと、シリーズキャパシタCserと、アンテナ素子111、121の等価回路ANTと、シャントインダクタLshと、空間との結合の等価回路ANTsと、入出力端子114、124と、接続点127と、から構成されている。ここで、シリーズインダクタLserは、上述したシリーズインダクタ用導体113、123のインダクタンスに対応し、シャントインダクタLshは、上述したシャントインダクタ用導体116、126のインダクタンスに対応する。また、シリーズキャパシタCserは、上述したシリーズキャパシタ用導体115、125によって形成されるシリーズキャパシタに対応する。接続点127は、上述した下層アンテナパターン66の接続点66cに対応する。アンテナ素子111、121の等価回路ANTは、入力インピーダンスを線路表現した回路であり、インダクタL1antと、インダクタL2antと、キャパシタCantと、から構成されている。ここで、インダクタL1antのインダクタンス、インダクタL2antのインダクタンスと、キャパシタCantのキャパシタンスは、アンテナ素子111、121のサイズと平面形状に略依存して決定される。空間との結合の等価回路ANTsは、アンテナ素子111、121のサイズと平面形状に依存し、アンテナ素子111、121と空間との結合によるインピーダンスを表現する回路である。空間との結合の等価回路ANTsは、キャパシタCsと、基準インピーダンスRsと、インダクタLsから構成される。入出力端子114、124は、シリーズインダクタLserとシリーズキャパシタCserとの直列回路の一端に接続される。また、シリーズインダクタLserとシリーズキャパシタCserとの直列回路の他端には、アンテナ素子111、121の等価回路ANTを構成するインダクタL1antの一端が接続される。インダクタL1antの他端には、キャパシタCantの一端とインダクタL2antの一端が接続される。インダクタL2antの他端は、シャントインダクタLshの一端に接続される。また、キャパシタCantの他端とシャントインダクタLshの他端は、接続点127に接続される。空間との結合の等価回路ANTsのキャパシタCsの一端は、インダクタL2antの他端とシャントインダクタLshの一端とに接続される。また、キャパシタCsの他端は、インダクタLsの一端と基準インピーダンスRsの一端とに接続される。インダクタLsの他端と基準インピーダンスRsの他端は、接続点127に接続される。図18に示した複数周波円偏波アンテナの基本構造は、図19に示したような等価回路を有する各複数周波アンテナ110、120が接続点127で相互に接続されることにより構成される。そして、図18、図19に示した複数周波円偏波アンテナの基本構造に基づいて、図15、図16に示したようなアンテナパターンを構成し、入出力端子114、124に所定の信号を供給給電することにより、複数の共振周波数で動作する円偏波アンテナを実現することができる。すなわち、本実施形態に係るアンテナ部60は、基板装置部20の、図15、図16の紙面表面側に、上層アンテナパターン61~63及び下層アンテナパターン65、66の2層からなるアンテナ体が4組設けられ、各アンテナ体が例えば90°の角度を有して十字状すなわち、各アンテナ体が垂直方向に配置されている。そして、図15に示すように、90°の角度を有して隣接する2組のアンテナ体、すなわち、図面上側と図面右側に配置されたアンテナ体、及び、図面下側と図面左側に配置されたアンテナ体を、各々1グループとして、各グループ内のアンテナ体のアンテナパターン63同士が個別の接続端子部64を介して電気的に接続されている。また、図16に示すように、4組のアンテナ体の各下層アンテナパターン66同士が接続点66cに共通に接続されている。ここで、上述したように、各接続端子部64は、図18に示した入出力端子114又は124に対応し、接続点66cは、図18に示した接続点127に対応する。このような構成を有するアンテナ部60の各接続端子部64は、図17に示すように、絶縁層25aを厚さ方向に貫通するビア64v、絶縁層22aの図面上面側に設けられた配線層24a、2個の半導体装置30の間の領域図面略中央部に設けられ、コア基板21を厚さ方向に貫通する貫通電極23、絶縁層22bの図面下面側に設けられた配線層24b、絶縁層22bを厚さ方向に貫通するビア24vbを介して、コア基板21に埋め込まれた半導体装置30の柱状電極36に電気的に接続されている。また、アンテナ部60の下層アンテナパターン66は、図17に示すように、絶縁層22aの図面上面側に設けられた配線層24a、図面左側の半導体装置30の左側の領域図面左方に設けられ、コア基板21を厚さ方向に貫通する貫通電極23、絶縁層22bの図面下面側に設けられた配線層24b、絶縁層22bを厚さ方向に貫通するビア24vbを介して、半導体装置30の柱状電極36に電気的に接続されている。ここで、柱状電極36は、配線層35を介して、シリコン基板31の、図面下面側に設けられた接続パッド32図示を省略;図4参照に接続されている。各接続端子部64に接続された接続パッド32は、アンテナ部60に所定の信号を供給する給電端子として機能する。また、下層アンテナパターン66に接続された接続パッド32は、所定の基準電位接地電位;RFGNDに接続されている。なお、各アンテナ体の接地は、絶縁層22aの図面上面側に設けられた配線層24aにより共有接続されているものであってもよい。これらはアンテナの動作原理が不平衡型であるか、平衡型であるかによって適切に設計される。図20は、本実施形態に適用される複数周波円偏波アンテナにおける送受信動作時の配線状態を示す概念図である。上述した複数周波円偏波アンテナからなるアンテナ部60は、半導体装置30に設けられた集積回路を無線信号制御回路として、送信時においては、図20aに示すように、無線信号制御回路半導体装置30内の信号源70から、一対の接続端子部64に対して所定の信号を供給する。この信号をアンテナ内部で電波合成して、例えば位相差±π/2を発生させることにより円偏波が放射される。なお、このような一対の接続端子部64への信号供給により所定の位相差を発生させるために、図19に示した等価回路において、シャントインダクタLsh、シリーズキャパシタCser、シリーズインダクタLser等の集中定数コンポーネントの値が適切に調整されている。一方、アンテナ部60の受信時においては、図20bに示すように、受信した円偏波を電気信号に変換して、一対の接続端子部64から無線信号制御回路半導体装置30内の増幅部80へ伝送されて、所定の信号処理が実行される。このように、本実施形態に係る半導体装置内蔵基板モジュール10においても、上述した第1の実施形態と同様に、ウエハレベルCSP型の半導体装置30が内蔵された基板装置部20に、機能部であるアンテナ部60が、積層配線と同等の構造により一体的に設けられた構成を有している。したがって、特定の機能部アンテナ部60を備えた半導体装置内蔵基板モジュール10を、一部品として提供することができるので、装置規模を小型化して実装スペースを小さくすることができるとともに、半導体装置30を内蔵した基板装置部20とアンテナ部60とを、導線等を用いて接続する必要がない。特に、本実施形態においては、機能部として複数周波円偏波アンテナからなるアンテナ部60を備えることにより、次のような効果が得られる。すなわち、近年、携帯電話や無線LAN、GPS等の様々な無線通信システムが普及しているが、各無線通信システムごとに使用する周波数帯域に違いがあるため、複数の通信システムを利用するためには、複数の周波数帯域の無線信号を送受信する機能を備える必要がある。一般に、複数周波数の無線信号を送受信するためには、単周波用アンテナを複数使用するか、あるいは、複数の周波数に対応する複数周波アンテナを使用する必要がある。この場合、単周波用アンテナを複数個用いるよりも、複数周波アンテナを用いる方が、アンテナの小型化や構造の簡易化、低コスト化という観点において極めて有利である。本実施形態に示したような複数周波円偏波アンテナは、携帯電話や無線LANやGPS、チューナー等、様々な無線回路モジュールに用いることができるので、これらを1台の電子機器に搭載した場合であっても、機器の小型化、高集積化及び部品実装、配線、工程の簡略化や効率化を図ることができる。また、本実施形態においても、基板装置部20に内蔵されるウエハレベルCSP型の半導体装置30が、集積回路の接続パッド32と、外部接続端子である柱状電極36との間に、任意の配線パターンを有する配線層35を設けた構成を有しているので、コア基板21に積層する積層配線絶縁層及び配線層の層数を削減することができ、製造工程を簡略化又は効率化することができる。なお、この作用効果については、後述する比較検証において詳しく説明する。加えて、本実施形態においても、機能部であるアンテナ部60と半導体装置30とを接続するための経路に設けられた任意の貫通電極23が、特定の半導体装置30を挟んで対向する位置に配置された構成を有しているので、複数の貫通電極23間のコア基板21のスペースを有効に活用することができるとともに、半導体装置30とアンテナ部60との間の配線長を極力短くしたり、配線長や配線抵抗を適切に設定して回路特性の劣化を抑制することができる。図21は、第2の実施形態に係る半導体装置内蔵基板モジュールの他の構成例を示す概略断面図である。ここでは、説明を簡略化するため、アンテナ部60と、1個の半導体装置30と、これらを接続するための配線層やビアのみを示し、図17に示したような貫通電極23、半田ボール28、コンデンサ40、これらに接続される配線層やビア等の図示を省略した。なお、図17に示した断面構造と同等の構成については、同一又は同等の符号を付してその説明を簡略化する。上述した第2の実施形態においては、図17に示したように、コア基板21の図面上面側に機能部であるアンテナ部60が設けられ、図面下面側に外部接続用の半田ボール28が設けられた構成において、半導体装置30がフェースダウン型の埋め込み構造を有している場合について説明した。本発明はこれに限定されるものではなく、例えば図21に示すように、半導体装置30がフェースアップ型の埋め込み構造を有しているものであってもよい。この場合、アンテナ部60は、図21に示すように、絶縁層22aの図面上面側に設けられた配線層24a、及び、当該絶縁層22aを厚さ方向に貫通するビア24vaにより、コア基板21に埋め込まれた半導体装置30の柱状電極36に電気的に接続されている。この場合においても、上述した第1の実施形態と同様に、アンテナ部60は、貫通電極23を介することなく半導体装置30の柱状電極36に接続されることになる。ここで、半導体装置内蔵基板モジュール10が、図17に示したように、コア基板21の図面下面側に外部接続用の半田ボール28が設けられた構成を有する場合には、例えば半導体装置30の接続パッド32と半田ボール28とを接続する配線経路に、コア基板21を貫通する貫通電極が必要となる。したがって、回路設計上、コア基板21の図面上面側と図面下面側の配線層を電気的に接続するために設けられた複数の貫通電極のうち、任意の2個の貫通電極間の領域のコア基板21に半導体装置30が配置されるように構成することにより、本実施形態と同等の作用効果を得ることができる。なお、本実施形態においては、図15~図17に示したように、機能部であるアンテナ部60が、絶縁層25aを介して上層アンテナパターン61~63と下層アンテナパターン65、66備えた2層構造を有する場合について説明した。本発明はこれに限定されるものではなく、例えばアンテナパターンが1層のみ設けられたものであってもよいし、3層以上の複数のアンテナパターンを有するものであってもよい。半導体装置内蔵基板モジュールの製造方法次に、本実施形態に係る半導体装置内蔵基板モジュールの製造方法について説明する。なお、上述した第1の実施形態と同等の製造方法については、その説明を簡略化する。図22~図25は、本実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図である。ここでは、図17に示した断面構造を有する半導体装置内蔵基板モジュールについて製造方法を説明する。上述した半導体装置内蔵基板モジュール10の製造方法は、まず、第1の実施形態において図5~図8に示したような製造方法により、集合基板状態のコア基板21wの各開口部21hwに、ウエハレベルCSP型の半導体装置30と例えばチップ型のコンデンサ40が埋め込まれ、その図面上面側に絶縁層22b及び金属導電層24wbが順次積層され、また、図面下面側に絶縁層22a及び金属導電層24waが順次積層された構成が得られる図8c参照。ここで、金属導電層24wbは、絶縁層22bを厚さ方向に貫通するビア24vbを介して、半導体装置30の柱状電極36やコンデンサ40の対向電極41に電気的に接続される。また、コア基板21wの図面上面側から下面側に貫通して、金属導電層24wbと24waを電気的に接続する貫通電極23が、特定の半導体装置30を挟んで対向する位置すなわち、図面右側の半導体装置30の左右両側の位置に設けられている。次いで、コア基板21wの図面上面側に形成された金属導電層24waを、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図22aに示すように、絶縁層22bの図面上面側に所定の配線パターンを有し、かつ、ビア24vbに接続された配線層24bを形成する。また、コア基板21wの図面下面側に形成された金属導電層24waについても同様に、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図22aに示すように、絶縁層22aの図面下面側に所定の配線パターンを有する配線層24a、及び、所定の平面形状を有する下層アンテナパターン65、66を形成する。ここで、絶縁層22bの図面上面に形成された配線層24bと、絶縁層22aの図面下面に形成された配線層24aは、各々、上述した貫通電極23の上端及び下端に接続するように形成されることにより、相互に電気的に接続される。このように、絶縁層22bの図面上面側に形成される配線層24bと、絶縁層22aの図面下面側に形成される配線層24a及び下層アンテナパターン65、66は、同等の製造方法を適用して形成することができ、そのプロセスの一部例えば現像処理を共通化することができる。次いで、図22bに示すように、配線層24bが形成された絶縁層22bの図面上面を覆うように、プリプレグからなる絶縁層25b及び銅箔等からなる金属導電層26wbを積層する図中下向き矢印参照。また、配線層24a及び下層アンテナパターン65、66が形成された絶縁層22aの図面下面を覆うように、プリプレグからなる絶縁層25a及び銅箔等からなる金属導電層26waを積層する図中上向き矢印参照。次いで、図23aに示すように。絶縁層25a、25b及び金属導電層26wa、26wbを積層したコア基板21wを熱プレス加熱加圧することにより、各層を接合させるとともに硬化させる。次いで、図23bに示すように、例えばレーザビア形成法を用いて、レーザドリル装置でコア基板21wの図面上面側の金属導電層26wb及び絶縁層25bに穴あけ加工を行い、金属導電層26wb及び絶縁層25bにビア開口部25hbを形成する。また、コア基板21wの図面下面側においても、金属導電層26wa及び絶縁層25aに穴あけ加工を行い、金属導電層26wa及び絶縁層25aにビア開口部25haを形成する。ここで、ビア開口部25ha及び25hbの形成位置は、コア基板21wを図面上面側又は下面側から平面視して、配線層24a、24bの配線パターン、又は、ビア24vbの形成領域、及び、下層アンテナパターン65、66に整合するように設定される。これにより、ビア開口部25ha、25hb内に、配線層24a、24b、又は、ビア24vb、及び、下層アンテナパターン65、66が露出する。なお、本実施形態においても、上述した第1の実施形態と同様に、上述したビア開口部22hb、及び、今回のビア開口部25ha、25hbの形成位置は、半導体装置30の柱状電極36やコンデンサ40の対向電極41、ビア24vb、貫通電極23の形成領域に整合するように設定することが好ましい。これにより、レーザビア形成法による穴あけ加工時に、膜厚の厚い層上に穴あけ加工が行われることにより、銅箔が焼き切れて消失する問題を防止することができる。次いで、ビア開口部25ha、25hb内をデスミア処理して、配線層24a、24b、及び、下層アンテナパターン65、66が露出するビア開口部25ha、25hbの内部をクリーニングする。その後、図23cに示すように、ビア開口部25ha、25hb内に銅メッキからなるビア61v、62v、64v、26vbを同時に形成する。具体的には、ビア61v、62v、64v、26vbの形成方法は、まず、少なくともビア開口部25ha、25hbを含む金属導電層26waの下面側全域及び金属導電層26wbの上面側全域に銅の無電解メッキを行うことにより、ビア開口部25ha、25hbの内壁及び配線層24aの下面、下層アンテナパターン65、66の下面、配線層24bの上面に銅の薄膜を形成する。次いで、当該銅薄膜をメッキ電流路とした銅の電解メッキを行なうことにより、ビア開口部25ha、25hb内に銅メッキを成長させてビア61v、62v、64v、26vbを同時に形成する。ここで、ビア26vbは、コア基板21wの図面上面側の金属導電層26wbに電気的に接続されるように形成され、ビア61v、62v、64vは、コア基板21wの図面下面側の金属導電層26waに電気的に接続されるように形成される。なお、銅の電解メッキにより形成された部分は、銅箔からなる金属導電層26wa又は26wbと一体化するように形成されるので、図面においてもそれらの境界は図示していない。次いで、コア基板21wの図面上面側に形成された金属導電層26wbを、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図24aに示すように、絶縁層25bの図面上面側に所定の配線パターンを有し、かつ、ビア26vbに接続された配線層26bを形成する。また、コア基板21wの図面下面側に形成された金属導電層26waについても同様に、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図24aに示すように、絶縁層25aの図面下面側に、図15に示したような所定の平面形状を有し、かつ、ビア61v、62vに接続された上層アンテナパターン61、並びに、図15に示したような所定の平面形状を有し、かつ、ビア64vに接続された上層アンテナパターン62、63及び接続端子部64を形成する。この絶縁層25aの図面下面側に形成された上層アンテナパターン61~63、及び、上述した絶縁層22aの図面下面側に形成された下層アンテナパターン65、66、並びに、絶縁層25aを貫通するように形成されたビア61v、62vによりアンテナ部60が構成される。アンテナ部60は、接続端子部64がビア64vを介して、絶縁層22aの下面側に形成された配線層24aに接続されることにより、上述した貫通電極23及び配線層24bを介して半導体装置30の柱状電極36に電気的に接続される。このように、コア基板21wの図面下面側に形成される上層アンテナパターン61~63及び接続端子部64は、コア基板21wの図面上面側に形成される配線層26bと同等の製造方法を適用して形成することができ、そのプロセスの一部例えば現像処理を共通化することができる。次いで、図24bに示すように、コア基板21wの図面上面側の、配線層26b及びビア26vbが形成された絶縁層25bを覆うように、熱硬化性のエポキシ樹脂等からなるソルダーレジストが保護絶縁膜27bとして形成される。ここで、保護絶縁膜27bには、配線層26b及びビア26vbが露出する開口部27hbが形成される。また、コア基板21wの図面下面側にも、図24bに示すように、上層アンテナパターン61~63及び接続端子部64が形成された絶縁層25aを覆うように、保護絶縁膜27aが形成される。次いで、図25aに示すように、コア基板21wの図面上面側の保護絶縁膜27bに形成された開口部27hbを介して、配線層26b又はビア26vbに接続されるように外部接続用の半田ボール28が形成される。次いで、図25bに示すように、コア基板21wを、基板モジュール形成領域ごとにダイシングストリート29に沿って切断して個片化することにより、図15~図17に示した半導体装置内蔵基板モジュール10が複数個得られる。このような半導体装置内蔵基板モジュール10の製造方法においても、機能部であるアンテナ部60の下層アンテナパターン65、66、及び、上層アンテナパターン61~63、接続端子部64、ビア61v、62v、64vを、基板装置部20の積層配線層を形成する際の製造プロセスを用いて、基板装置部20と一体的に形成することができる。特に、アンテナ部60の一部の構成について、その製造プロセスを共通化することができるので、製造プロセスを簡略化又は省略することができ、製造コストを抑制しつつ、機能部が基板装置部に一体的に形成された半導体装置内蔵基板モジュールを実現することができる。比較検証次に、本実施形態に係る半導体装置内蔵基板モジュールの作用効果について、比較対象となる構成例を示して具体的に説明する。ここでは、まず、半導体装置が埋め込まれたコア基板とアンテナ部とが別個の部品として構成されている場合以下、比較例2と記すについて検証し、その後、CSP型又はベアチップの半導体装置を埋め込んだコア基板にアンテナ部を一体的に形成した場合以下、比較例3と記すについて検証する。まず、比較例2について説明する。図26は、本実施形態に係る半導体装置内蔵基板モジュールの比較対象となる機能部の一例比較例2を示す概略構成図である。図26aは、比較例2に係る機能部の概略平面図であり、図26bは、比較例2に係る機能部の概略断面図である。ここで、図26bは、図26aに示した平面図におけるXXVIB-XXVIB線本明細書においては図26中に示したローマ数字の26に対応する記号として便宜的にXXVIを用いる。に沿った断面を示す図である。ここで、上述した第1の実施形態に示した比較例1と同等の構成については、同一又は同等の符号を付して示す。なお、比較例2に係る基板装置部については、上述した比較例1の構成と同等であるので、図14を適宜参照する。比較例2に係る半導体装置内蔵基板モジュールは、図26に示すように、機能部であるアンテナ部60pと、図14に示したように、半導体装置30p又は30qが内蔵された基板装置部20pとが、別個の部品から構成されているものとする。アンテナ部60pは、例えば図26a、bに示すように、上層アンテナパターン61p~63pと、下層アンテナパターン65p、66pと、接続端子部64pと、基板貫通電極61q、62qを有している。上層アンテナパターン61p~63p及び接続端子部64pは、プリント基板211の、図26aの紙面表面側、又は、図26bの上面側に設けられ、上述した実施形態と同等の所定の平面形状を有している。また、下層アンテナパターン65p、66pは、プリント基板211の、図26aの紙面裏面側、又は、図26bの下面側に設けられ、上述した実施形態と同等の所定の平面形状を有している。ここで、上層アンテナパターン61p~63p及び下層アンテナパターン65p、66pからなる各アンテナ体に接続された接続端子部64pは、外部接続端子として適用される。上層アンテナパターン61pは、基板貫通電極61qを介して、下層アンテナパターン66pに接続されている。また、上層アンテナパターン62pは、基板貫通電極62qを介して、下層アンテナパターン65pに接続されている。基板装置部20pは、図14a、bに示したように、コア基板21pに、CSP型あるいはベアチップの半導体装置30p、又は、ウエハレベルCSP型の半導体装置30qが埋め込まれ、当該コア基板21pの図面下面側には、積層配線部22p及び半田ボール28pが設けられている。また、コア基板21pの図面上面側には、半導体装置30p、30qを封止するための絶縁層23pが設けられている。そして、比較例2においては、図26に示したアンテナ部60pの接続端子部64pと、図14に示した基板装置部20pの半導体装置30p、30qとが、図示を省略した導線や配線層を介して電気的に接続される。これにより、例えば複数周波通信システムのアンテナ部60pと、制御回路である半導体装置30p、30qとが接続された構成が得られる。このような比較例2においても、上述した比較例1と同様に、アンテナ部60pと基板装置部20pとが別部品として提供され、これらを導線や配線層を介して接続した構成を有しているため、これらの部品を電子機器に搭載する際に、当該部品の大きさに対応した実装スペースを必要とするという問題を有している。そのため、比較例2においても、携帯型の情報端末機器等の電子機器における小型化や高集積化の妨げになるという問題を有している。また、これらの部品を電子機器に実装する際に、導線や配線層により相互に接続する必要があるため、製造工程が煩雑になるという問題や、当該配線長が長くなったり、配線抵抗が不均一になることにより、回路特性の劣化を招くという問題も有している。特に、従来、円偏波アンテナとしては、誘電率の高いセラミックスを用いたパッチアンテナが広く使われているが、プリント基板にパターニングして形成されるアンテナに比較して重量が大きく、また、製造方法も複雑で、薄型化が困難なうえ、製品コストが高価であるといった問題を有していた。そのため、小型化や高機能化が強く求められている携帯型の情報端末機器電子機器に搭載するには、適切なアンテナとは言えなかった。これに対して、本実施形態に係る半導体装置内蔵基板モジュール10においては、アンテナ部60がコア基板21に設けられた積層配線と同様の構造により形成され、当該アンテナ部60と基板装置部20とが一体的に形成された構成を有している。これにより、機能部アンテナ部60を備えた半導体装置内蔵基板モジュールを一部品として提供することができる。したがって、本実施形態に係る半導体装置内蔵基板モジュール10を電子機器に搭載する場合であっても、その実装スペースを小さくして、電子機器の小型化や高集積化に寄与することができる。また、本実施形態においては、比較例2の場合に比較して、アンテナ部60と基板装置部20を導線や配線層を介して接続する工程が不要になるので、製造方法を簡略化することができる。加えて、本実施形態においては、アンテナ部60の平面形状により規定される位置に設けられた接続端子部64の直下や、基板装置部20の配線層24aの配線パターンの任意の位置に設けられた複数の貫通電極23のうち、相互に離間する位置に設けられた任意の貫通電極23間の領域のコア基板21に半導体装置30が埋め込まれた構成を有している。これにより、複数の貫通電極23間のコア基板21のスペースを有効に活用することができるとともに、比較例2の場合に比較して、アンテナ部60と基板装置部20の半導体装置30との間の配線長を極力短くしたり、配線長や配線抵抗を回路設計上適切に設定することができるので、信号遅延等による回路特性の劣化を改善することができる。次に、比較例3について説明する。図27は、本実施形態に係る半導体装置内蔵基板モジュールの比較対象となる構成例比較例3を示す概略構成図である。図27aは、比較例3に係る半導体装置内蔵基板モジュールを平面視した場合の全層透視図であり、図27bは、比較例3に係る半導体装置内蔵基板モジュールにおける積層配線の接続構造を示す概略断面図である。ここで、比較例3に適用される半導体装置については、図21と同様に、フェースアップ型の埋め込み構造を有している場合を示す。なお、図27bは、図示の都合上、図27aに示した半導体装置内蔵基板モジュールの平面図における、任意の箇所の積層配線の接続構造を示す概念図であって、特定の切断線に沿った実際の断面を示す図ではない。また、説明を簡略化するため、図21と同様に、基板装置部に設けられる貫通電極や半田ボール、コンデンサ、これらに接続される配線層やビア等の図示を省略した。図27において、配線層L1pは図26に示したアンテナ部の上層アンテナパターン61p~63p、接続端子部64pに対応し、配線層L2pは下層アンテナパターン65p、66pに対応し、ビアV1pは基板貫通電極61q、62qに対応する。図28は、比較例3に係る半導体装置内蔵基板モジュールにおける積層配線を各層ごとに個別に示した概略平面図である。図28aは配線層L1pの平面図であり、図28bはビアV1pの平面図であり、図28cは配線層L2pの平面図であり、図28dはビアV2pの平面図であり、図28eは配線層L3pの平面図であり、図28fはビアV3pの平面図であり、図28gは半導体装置30pの端子パッドL4pの平面図である。ここで、上述した比較例2と同等の構成については、同一又は同等の符号を付して、又は、対応関係を明示して説明する。図29は、本実施形態に係る半導体装置内蔵基板モジュールを比較例3に対比させた概略構成図である。図29aは、本実施形態に係る半導体装置内蔵基板モジュールを平面視した場合の全層透視図であり、図29bは、本実施形態に係る半導体装置内蔵基板モジュールにおける積層配線の接続構造を示す概略断面図である。ここで、図29bは、図示の都合上、図29aに示した半導体装置内蔵基板モジュールの平面図における、任意の箇所の積層配線の接続構造を示す概念図であって、特定の切断線に沿った実際の断面を示す図ではない。また、図29において、配線層L1は図15、図16、図21に示したアンテナ部の上層アンテナパターン61~63、接続端子部64に対応し、配線層L2は下層アンテナパターン65、66に対応し、ビアV1はビア61v、62v、64vに対応し、ビアV2はビア24vaに対応する。図30は、本実施形態に係る半導体装置内蔵基板モジュールにおける積層配線を各層ごとに個別に示した概略平面図である。図30aは配線層L1の平面図であり、図30bはビアV1の平面図であり、図30cは配線層L2の平面図であり、図30dはビアV2の平面図であり、図30eは半導体装置30の柱状電極36の平面図であり、図30fは半導体装置30の配線層35及び接続パッド32の平面図である。上述した実施形態に係る半導体装置内蔵基板モジュール10の比較例3は、図27に示すように、機能部であるアンテナ部60pと、CSP型又はベアチップの半導体装置30pが内蔵された基板装置部20pとが、一体的に構成されているものとする。アンテナ部60pは、例えば図27a、bに示すように、コア基板21pの、図27aの紙面表面側、又は、図27bの図面上面側の積層配線部22pに設けられている。アンテナ部60pは、上層アンテナパターン61p~63p、接続端子部64pに相当する配線層L1pと、下層アンテナパターン65p、66pに相当する配線層L2pと、積層配線部22pを構成する絶縁層22p-1を厚さ方向に貫通して配線層L1pと配線層L2pを電気的に接続する、基板貫通電極61q、62qに相当するビアV1pを有している。すなわち、アンテナ部60pは、図28a~cに示すように、配線層L1pと、絶縁層22p-1に設けられたビアV1pと、配線層L2pとから構成されている。基板装置部20pは、例えば図27bに示すように、コア基板21pにCSP型又はベアチップの半導体装置30pが埋め込まれ、当該コア基板21pの図面上面側には、積層配線部22pが設けられている。積層配線部22pには、上述したアンテナ部60pに加え、図28d~gに示すように、絶縁層22p-2に設けられたビアV2pと、配線層L3pと、絶縁層22p-3に設けられたビアV3pが設けられている。また、コア基板21pの、図27bの図面下面側には、半導体装置30pを封止するための絶縁層23pが設けられている。そして、比較例3においては、図27a、bに示すように、アンテナ部60pの配線層L2pが、絶縁層22p-2を厚さ方向に貫通するビアV2p、配線層L3p、絶縁層22p-3を厚さ方向に貫通するビアV3pを介して、コア基板21pに埋め込まれた半導体装置30pの接続パッド32pに電気的に接続されている。すなわち、比較例3においては、図27及び図28に示すように、コア基板21p上に、少なくとも3層の配線層L1p、L2p、L3p、及び、これらと半導体装置30pを電気的に接続するビアV1p、V2p、V3pが設けられた絶縁層22p-1、22p-2、22p-3を有している。これにより、例えば複数周波通信システムのアンテナ部60pと、制御回路である半導体装置30pとが接続された、一部品からなる半導体装置内蔵基板モジュールが得られる。このような比較例3においては、図27に示したようなCSP型又はベアチップの半導体装置30pがコア基板21pに埋め込まれているため、コア基板21p上に形成される積層配線の層数ここでは、3層が増加して、製造工程が煩雑になるという問題を有している。また、コア基板21p上への積層配線の層数が増加すると、コア基板21pへの熱プレス工程加熱加圧処理の回数が増加して、コア基板21pに埋め込まれた半導体装置30pが加熱加圧処理により損傷を受ける場合があり、製造歩留まりが悪化するという問題を有している。これに対して、本実施形態に係る半導体装置内蔵基板モジュール10においては、図29a、bに示すように、基板装置部20のコア基板21にウエハレベルCSP型の半導体装置30が埋め込まれ、当該コア基板21の、図29aの紙面表面側、又は、図29bの図面上面側にアンテナ部60が設けられている。アンテナ部60は、上層アンテナパターン61~63、接続端子部64に相当する配線層L1と、下層アンテナパターン65、66に相当する配線層L2と、絶縁層25aを厚さ方向に貫通して配線層L1と配線層L2を電気的に接続する、ビア61v、62v、64vに相当するビアV1を有している。すなわち、アンテナ部60は、図30a~cに示すように、配線層L1と、絶縁層25aに設けられたビアV1と、配線層L2とから構成されている。そして、本実施形態においては、図29a、b及び図30d~fに示すように、アンテナ部60の配線層L2が、コア基板21の、図29bの図面上面側に設けられた絶縁層22aを厚さ方向に貫通する、ビア24vaに相当するビアV2を介して、コア基板21に埋め込まれた半導体装置30の柱状電極36に電気的に接続されている。また、柱状電極36は、半導体装置30本体内に設けられた配線層35を介して、シリコン基板31に設けられた接続パッド32に電気的に接続されている。すなわち、本実施形態においては、図29及び図30に示すように、コア基板21上に2層の配線層L1、L2、及び、これらと半導体装置30を電気的に接続するビアV1、V2が設けられた絶縁層22a、25aを有している。このように、本実施形態においては、シリコン基板31上に任意の配線パターンを有する配線層35が設けられたウエハレベルCSP型の半導体装置30が、コア基板21に埋め込まれていることにより、シリコン基板31上に少なくとも1層分の配線層を設けることができる。具体的には、比較例3においてコア基板21p上に形成される積層配線の一部、すなわち、アンテナ部60pの配線層L2pと半導体装置30pとを接続する配線層L3p及びビアV3pを、ウエハレベルCSP型の半導体装置30本体内に備えることができる。したがって、本実施形態によれば、図27、図28に示したようなCSP型又はベアチップの半導体装置30pがコア基板21pに埋め込まれた比較例3に比較して、コア基板21上に形成される積層配線の層数ここでは、2層を実質的に削減することができるので、製造工程を簡略化又は省略することができる。加えて、このように、積層配線の層数を削減することにより、コア基板21への熱プレス工程加熱加圧処理の回数を減らすことができ、コア基板21に埋め込まれた半導体装置が30加熱加圧処理により損傷を受けることを抑制することができ、製造歩留まりを改善することができる。なお、上述した各実施形態においては、基板装置部20に一体的に設けられる機能部として、コイル部50又はアンテナ部60を適用した場合について説明した。ここで、これらの機能部は、上述したように、例えば非接触給電システムのコイル部や複数周波通信システムのアンテナ部として適用されるが、システムの動作時に電磁波を発生するため、基板装置部に内蔵された半導体装置に形成された集積回路制御回路の動作に影響を与える場合がある。そのため、このような場合には、例えば、コイル部50又はアンテナ部60と半導体装置30との間の絶縁層22aを構成するプリプレグに磁性体粉末を混入させたものを適用することにより、電磁波による影響を抑制することができる。また、他の構成としては、例えば、コイル部50又はアンテナ部60と半導体装置30との間に、電磁シールドとなる、接地された導電層を設けるものであってもよい。なお、この導電層電磁シールド層についても、上述した各実施形態に示したように、他の配線層と同等の製造方法を適用して形成することができる。また、上述した各実施形態においては、機能部の一例として、コイル部50又はアンテナ部60を適用した場合について説明した。本発明はこれに限定されるものではなく、上述したように、他の配線層と同等の製造方法を適用して同時に形成することができる配線層や導電層を有するものであれば、他の素子や回路等を機能部として適用するものであってもよい。以上、本発明のいくつかの実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載された発明とその均等の範囲を含むものである。以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。付記請求項1に記載の発明は、一面側から他面側にかけて貫通する開口部及び複数のスルーホールが設けられた絶縁性基板と、一の面に集積回路が設けられた半導体基板を有し、前記絶縁性基板の前記開口部内に配置された半導体装置と、前記絶縁性基板の前記一面側に設けられ、前記半導体基板の前記集積回路に接続する第1の配線層と、前記絶縁性基板の前記他面側に設けられ、前記半導体基板の前記集積回路に接続する第2の配線層と、前記絶縁性基板の前記複数のスルーホールに設けられ前記第1の配線層と前記第2の配線層とを接続する複数の貫通電極と、を備え、前記絶縁性基板の前記一面または前記他面の法線方向に見たときに、前記開口部が前記複数のスルーホールの間に配置されるように、前記開口部及び前記複数のスルーホールが設けられていることを特徴とする半導体装置内蔵基板モジュールである。請求項2に記載の発明は、前記第1の配線層が特定の機能を有する回路となるようにパターン形成されていることを特徴とする請求項1に記載の半導体装置内蔵基板モジュールである。請求項3に記載の発明は、前記回路は、螺旋状のコイルパターン及び当該コイルパターンの両端に設けられた一対の端子部を有するコイルであることを特徴とする請求項2に記載の半導体装置内蔵基板モジュールである。請求項4に記載の発明は、前記絶縁性基板には、前記半導体装置が配置された前記開口部と、第2の半導体装置又はチップ型の電子部品が配置された第2の開口部とが設けられ、前記絶縁性基板の前記一面または前記他面の法線方向に見たときに、前記開口部及び前記第2の開口部が前記コイルパターンに重なっていることを特徴とする請求項3に記載の半導体装置内蔵基板モジュールである。請求項5に記載の発明は、前記絶縁性基板の前記一面または前記他面の法線方向に見たときに、前記開口部と前記第2の開口部との間に前記複数のスルーホールのうちの一つが配置されるように、前記開口部、前記第2の開口部及び前記複数のスルーホールが設けられていることを特徴とする請求項4に記載の半導体装置内蔵基板モジュールである。請求項6に記載の発明は、一面側から他面側にかけて貫通する開口部が設けられた絶縁性基板を準備する工程と、一の面に集積回路が設けられた半導体基板を有する半導体装置を、前記絶縁性基板の前記開口部内に埋め込む工程と、前記絶縁性基板の前記一面側に第1の配線層を形成し、同時に、前記絶縁性基板の他面側に第2の配線層を形成する工程と、を含み、前記絶縁性基板の前記一面及び前記他面間を貫通するように複数のスルーホールを形成する工程と、導電性の材料によって前記複数のスルーホール内に、前記第1の配線層及び前記第2の配線層に接続するように複数の貫通電極を形成する工程と、を含み、前記複数のスルーホールを形成する工程は、前記絶縁性基板の前記一面または前記他面の法線方向に見たときに、前記半導体装置が前記複数のスルーホールの間に配置されるように、前記複数のスルーホールを形成することを含むことを特徴とする半導体装置内蔵基板モジュールの製造方法である。請求項7に記載の発明は、前記第1及び第2の配線層を形成する工程は、前記絶縁性基板の前記一面側に前記第1の配線層となる導電層を形成し、特定の機能を有する回路となるように前記導電層をパターニングすることを含むことを特徴とする請求項6に記載の半導体装置内蔵基板モジュールの製造方法である。