"直流電源及び該電源から給電される一又は複数の負荷に接続され、前記負荷への給電を制御する電源制御回路において、前記電源の一端及び前記負荷に並列に接続されるPチャネルFET及びNチャネルFETと、該PチャネルFET及びNチャネルFETのオンオフを各制御する制御回路とを備えることを特徴とする電源制御回路。前記PチャネルFETのソース及び前記NチャネルFETのドレインが前記電源の一端に接続され、前記PチャネルFETのドレイン及び前記NチャネルFETのソースが前記負荷に接続されてあることを特徴とする請求項1に記載の電源制御回路。前記PチャネルFET及びNチャネルFETの内の少なくとも一方に過熱、過電圧、及び過電流からの保護回路が接続されてあることを特徴とする請求項1又は2に記載の電源制御回路。前記PチャネルFET又は前記NチャネルFETのドレイン及びソース間の電位差を検出する電位差検出回路を更に備え、該電位差検出回路は、検出した電位差が所定の電圧値以上であるか否かを判断する電圧比較判断部を有し、該電圧比較判断部が前記所定の電圧値以上であると判断した場合に、前記NチャネルFETをオンとするように前記制御回路へ信号を出力するようにしてあることを特徴とする請求項1乃至3のいずれかに記載の電源制御回路。前記電位差検出回路から出力される信号を入力するラッチ回路を備え、該ラッチ回路を介して、前記信号を前記NチャネルFETに対応する制御回路へ出力するようにしてあることを特徴とする請求項4に記載の電源制御回路。前記電圧比較判断部は、検出した電位差が前記所定の電圧値よりも低い基準値よりも低い場合に前記所定の電圧値未満であると判断するようにしてあることを特徴とする請求項4に記載の電源制御回路。前記PチャネルFETの温度及び周辺温度を検出する温度検出回路を更に備え、該温度検出回路は、検出した温度が所定の温度以上であるか否かを判断する温度比較判断部を有し、該温度比較判断部が所定の温度以上であると判断した場合に、前記NチャネルFETをオンとするように前記制御回路へ信号を出力するようにしてあることを特徴とする請求項1乃至6のいずれかに記載の電源制御回路。前記温度検出回路から出力される信号を入力するラッチ回路を備え、該ラッチ回路を介して、前記信号を前記NチャネルFETに対応する制御回路へ出力するようにしてあることを特徴とする請求項7に記載の電源制御回路。前記温度比較判断部は、検出した温度が前記所定の温度よりも低い基準値よりも低い場合に前記所定の温度未満であると判断するようにしてあることを特徴とする請求項7に記載の電源制御回路。負電源を発生する負電源発生回路を更に備え、前記電源からの正電圧が所定値よりも低い場合、前記負電源発生回路を少なくとも前記NチャネルFETに接続するようにしてあることを特徴とする請求項1乃至9のいずれかに記載の電源制御回路。一又は複数の負荷の動作を制御する制御部と、直流電源に接続され、前記制御部からの制御信号に基づき前記負荷への給電を制御する電源制御回路とを備える電源制御装置において、前記電源制御回路は、前記電源の正電圧側及び前記負荷に並列に接続される、PチャネルFET及びNチャネルFETと、該PチャネルFET及びNチャネルFETのオンオフを各制御する制御回路とを備え、前記制御部は、前記一又は複数の負荷の動作状態に応じて、前記制御回路夫々へオンオフを指示する制御信号を各出力するようにしてあることを特徴とする電源制御装置。前記一又は複数の負荷は夫々、スリープ状態又は動作状態を含む消費電力が異なる複数の状態のいずれかで動作するようにしてあり、前記制御部は、前記負荷が動作状態となる場合、NチャネルFET及びPチャネルFETをいずれもオンするように制御信号を出力するようにしてあり、前記負荷がスリープ状態となる場合、NチャネルFETをオフするように制御信号を出力するようにしてあることを特徴とする請求項11に記載の電源制御装置。ただし、保護機能を内蔵したIPSでも、FETとしてNチャネルFETを利用したものであるか、PチャネルFETを利用したものであるかによって特徴がある。NチャネルFETを利用したNチャネルIPSでは、PチャネルFETを利用したPチャネルIPSよりも低オン抵抗を実現できる。しかしながら、ゲートへのチャージポンプによる昇圧を使用する必要があり、低電圧下及び低消費電流での動作が困難である。一方、PチャネルIPSは、駆動回路が単純な構成であるために低電圧下及び低消費電流での動作が可能である。しかしながら、PチャネルFETの特性上、PチャネルIPSの低オン抵抗の実現は困難である。このように、NチャネルIPSとPチャネルIPSとでは、ハイサイド制御に用いるデバイスとしての特徴は一長一短である。特許文献1に開示されているように、低消費電力を優先してPチャネルFETを用いる構成とすると、低オン抵抗化するためにPチャネルFETの放熱効率を向上させる機能を加える必要がある。当該構成ではコスト増となり、現実的でない。また、複数のNチャネルFETを用い、相互に補助的に作用するように構成することも考えうる。比較的大きな電流を消費する負荷を動作させるときは大容量のNチャネルFETが適している。しかしながら、上述のように、消費電力を低減するために、負荷をスリープモードで動作できるように構成している。負荷がスリープモードとなったときには、大容量のNチャネルFETを動作させる必要はない。そこで、比較的容量の小さいNチャネルFETを、大容量のNチャネルFETを補助するように併用することも考えられるが、小容量のNチャネルFETへ大電流が流れて、当該FETが破損する可能性もある。本発明は、斯かる事情に鑑みてなされたものであり、NチャネルFETと、PチャネルFETとが並列接続する構成とし、NチャネルFET及びPチャネルFETの適宜使い分けが可能な構成によって、低コストで高性能に給電を制御することが可能となる電源制御回路及び該電源制御回路を含む電源制御装置を提供することを目的とする。第1発明に係る電源制御回路は、直流電源及び該電源から給電される一又は複数の負荷に接続され、前記負荷への給電を制御する電源制御回路において、前記電源の一端及び前記負荷に並列に接続されるPチャネルFET及びNチャネルFETと、該PチャネルFET及びNチャネルFETのオンオフを各制御する制御回路とを備えることを特徴とする。本発明では、低電圧下及び低消費電流での動作が可能となるPチャネルFETと、低オン抵抗を実現できるNチャネルFETとをいずれも直流電源の正電圧側又は負電圧側のいずれかに並列に接続し、両方をオンとするか、又はいずれか一方をオンとするかのどちらでも負荷への給電を可能とする。これにより、PチャネルFET及びNチャネルFET夫々の特性を、給電の制御に適切に選択して生かすことが可能である。第2発明に係る電源制御回路は、前記PチャネルFETのソース及び前記NチャネルFETのドレインが前記電源の一端に接続され、前記PチャネルFETのドレイン及び前記NチャネルFETのソースが前記負荷に接続されてあることを特徴とする。これにより、PチャネルFET及びNチャネルFETが同様に直流電源の一端、例えば正電圧側から負荷へ相互に干渉することなく同時に給電を制御することが可能となる。負荷での必要な電力量に応じていずれのFETか一方又は両方を選択して動作させるようにすることが可能となる。第3発明に係る電源制御回路は、前記PチャネルFET及びNチャネルFETの内の少なくとも一方に過熱、過電圧、及び過電流からの保護回路が接続されてあることを特徴とする。例えば、FETに過熱、過電圧及び過電流からの保護回路が接続されてあるIPSを用いることにより、保護のための回路を別途備えずとも単純な構成にて、ハイサイド制御に求められる保護機能を実現できる。第4発明に係る電源制御回路は、前記PチャネルFET又は前記NチャネルFETのドレイン及びソース間の電位差を検出する電位差検出回路を更に備え、該電位差検出回路は、検出した電位差が所定の電圧値以上であるか否かを判断する電圧比較判断部を有し、該電圧比較判断部が前記所定の電圧値以上であると判断した場合に、前記NチャネルFETをオンとするように前記制御回路へ信号を出力するようにしてあることを特徴とする。これにより、NチャネルFET又はPチャネルFETのドレイン及びソース間における電位差が、過負荷状態であるか否かの判断基準となる所定の電圧値以上であった場合には、NチャネルFETをオンとして過負荷状況からFETを保護することが可能となる。IPSが内蔵する保護回路のみでは保護しきれない過電圧又は過電流からの保護が可能となる。なお、この場合はIPSではなくディスクリートFETを用いる構成としてもよい。第5発明に係る電源制御回路は、前記電位差検出回路から出力される信号を入力するラッチ回路を備え、該ラッチ回路を介して、前記信号を前記NチャネルFETに対応する制御回路へ出力するようにしてあることを特徴とする。ラッチ回路を用いて過負荷状態となったことを保持することにより、当該状態が変化するまでNチャネルFETを制御する信号を出力しないようにすることが可能である。過負荷状態に対応して電位差が大きくなりNチャネルFETがオンとなり、NチャネルFETがオンとなったことで電位差が小さくなったときに、再度NチャネルFETがオフになるなどNチャネルFETのオンオフが不要に繰り返すことが回避される。第6発明に係る電源制御回路は、前記電圧比較判断部は、検出した電位差が前記所定の電圧値よりも低い基準値よりも低い場合に前記所定の電圧値未満であると判断するようにしてあることを特徴とする。所定の電圧値よりも低い基準値まで下がったか否かで判断するヒステリシスを持たせたコンパレータなどの比較判断部を用いることにより、NチャネルFETのオンオフが不要に繰り返すことが回避される。第7発明に係る電源制御回路は、前記PチャネルFETの温度及び周辺温度を検出する温度検出回路を更に備え、該温度検出回路は、検出した温度が所定の温度以上であるか否かを判断する温度比較判断部を有し、該温度比較判断部が所定の温度以上であると判断した場合に、前記NチャネルFETをオンとするように前記制御回路へ信号を出力するようにしてあることを特徴とする。これにより、PチャネルFET及びその周辺の温度が、過負荷状態であるか否かの判断基準となる所定の温度よりも高い場合には、NチャネルFETをオンとして過負荷状況からFETを保護することが可能となる。IPS内蔵の保護回路のみでは保護しきれない過熱からの保護が可能となる。なお、この場合はIPSではなくディスクリートFETを用いる構成としてもよい。第8発明に係る電源制御回路は、前記温度検出回路から出力される信号を入力するラッチ回路を備え、該ラッチ回路を介して、前記信号を前記NチャネルFETに対応する制御回路へ出力するようにしてあることを特徴とする。ラッチ回路を用いて過負荷状態となったことを保持することにより、当該状態が変化するまでNチャネルFETを制御する信号を出力しないようにすることが可能である。過負荷状態に対応して電位差が大きくなりNチャネルFETがオンとなり、NチャネルFETがオンとなったことで電位差が小さくなったときに、再度NチャネルFETがオフになるなどNチャネルFETのオンオフが不要に繰り返すことが回避される。第9発明に係る電源制御回路は、前記温度比較判断部は、検出した温度が前記所定の温度よりも低い基準値よりも低い場合に前記所定の温度未満であると判断するようにしてあることを特徴とする。所定の電圧値よりも低い基準値まで下がったか否かで判断するヒステリシスを持たせたコンパレータなどの比較判断部を用いることにより、NチャネルFETのオンオフが不要に繰り返すことが回避される。第10発明に係る電源制御回路は、負電源を発生する負電源発生回路を更に備え、前記電源からの正電圧が所定値よりも低い場合、前記負電源発生回路を少なくとも前記NチャネルFETに接続するようにしてあることを特徴とする。これにより、電源からの正電圧が低下した低電圧下でもNチャネルFETをオンとすることが可能となる。第11発明に係る電源制御装置は、一又は複数の負荷の動作を制御する制御部と、直流電源に接続され、前記制御部からの制御信号に基づき前記負荷への給電を制御する電源制御回路とを備える電源制御装置において、前記電源制御回路は、前記電源の正電圧側及び前記負荷に並列に接続される、PチャネルFET及びNチャネルFETと、該PチャネルFET及びNチャネルFETのオンオフを各制御する制御回路とを備え、前記制御部は、前記一又は複数の負荷の動作状態に応じて、前記制御回路夫々へオンオフを指示する制御信号を各出力するようにしてあることを特徴とする。これにより、低電圧下及び低消費電流での動作が可能となるPチャネルFETを用いたスイッチと、低オン抵抗を実現できるNチャネルFETを用いたスイッチとで、負荷の動作状態又は外部の状況に応じていずれをオンとして給電するかを適宜制御することが可能となる。第12発明に係る電源制御回路は、前記一又は複数の負荷は夫々、スリープ状態又は動作状態を含む消費電力が異なる複数の状態のいずれかで動作するようにしてあり、前記制御部は、前記負荷が動作状態となる場合、NチャネルFET及びPチャネルFETをいずれもオンするように制御信号を出力するようにしてあり、前記負荷がスリープ状態となる場合、NチャネルFETをオフするように制御信号を出力するようにしてあることを特徴とする。これにより、比較的大電流を必要とする負荷の動作状態ではPチャネルFETとNチャネルFETとを並列に同時に用いて低オン抵抗を実現することができ、逆に負荷がスリープ状態に移行するときには、チャージポンプが必要となるNチャネルFETをオフにして消費電力を低下させ、PチャネルFETのみ用いることにより、電源制御装置を用いたシステム全体として低電圧及び低消費電流での動作が可能となる。本発明による場合、一長一短の特徴を有するPチャネルFETとNチャネルFETとを並列に用い、状況に応じてオンオフ制御することにより、夫々の特徴を生かして低消費電力及び低オン抵抗の両方を実現する高性能な電源制御を行なうことができる。特に車両に本発明に係る電源制御回路又は電源制御装置を用いる場合、車両が走行中はPチャネルFET及びNチャネルFETをいずれもオンとして電源制御を行ない、車両が停止中でアイドリングストップさせるなど低消費電力のスリープ状態に移行できるときには、PチャネルFETのみ用いて電源制御自体で消費する電力をも低減することができるなど、車両の状況に応じてFETを選択的にオンオフすることにより、高性能な制御が可能である。また、クランキング時に低電圧となった低電圧状態ではPチャネルFETをオン、又は負荷が短絡したなどによる過負荷状態のときは、NチャネルFETをもオンとするなど各状態に応じて適宜制御することが可能となる。以下、本発明をその実施例を示す図面に基づき具体的に説明する。なお、以下の実施例では、車両に搭載される複数のECUElectronicControllerUnitの給電制御を行なう電源制御システムに本発明に係る電源制御回路を用いる例を挙げて説明する。図1は、実施例1における電源制御システムの構成を示すブロック図である。電源制御システムは、バッテリ1と、バッテリ1に接続されるヒューズヒューズボックス2と、電源制御対象のECU4,4,...へのバッテリ1からの給電を制御する電源制御装置3とを含む。バッテリ1の正電圧側Bがヒューズ2を介して電源制御装置3に接続され、電源制御装置3に接続される電力線に、複数のECU4,4,...がバス型に接続される。電源制御装置3は、マイクロコンピュータを用いた制御部30と、FETを用いた電源制御回路31とを備える。制御部30は、図示しないアクセサリスイッチ及びイグニッションスイッチにおけるオンオフを検知できるように接続されており、これらのスイッチ類のオンオフに基づき、電源制御回路31へ、FETのオンオフを制御する制御信号を出力する。制御部30は、マイクロコンピュータを用い、内蔵ROMに記憶してある制御プログラムを読み出して実行することにより、アクセサリスイッチ及びイグニッションスイッチの状態に応じて電源制御回路31を制御する。制御部30はマイクロコンピュータを用いる構成には限らず、CPU又はMPUを単独に用いる構成としてもよい。図2は、実施例1の電源制御装置3が備える電源制御回路31の内部構成を示す回路図である。電源制御回路31は、PチャネルFET32を用い、過熱保護回路33を内蔵するPチャネルIPS34と、PチャネルIPS34を制御部30からの制御信号に基づき駆動する第1駆動回路35と、NチャネルFET36を用い、保護機能を含む制御回路37を内蔵するNチャネルIPS38と、NチャネルIPS38を制御部30からの制御信号に基づき駆動する第2駆動回路39とを備える。なお、図2では、PチャネルをPch、NチャネルをNchと表記している。PチャネルFET32は、ソースSがバッテリ1の正電圧側Bに接続されており、ドレインDがECU4,4,...負荷側に接続されてある。PチャネルFET32のゲートGには、第1駆動回路35からの出力が入力されるようにしてある。第1駆動回路35は、バッテリ1の正電圧側と接続されており、また制御部30からPチャネルPch制御信号を入力し、当該Pチャネル制御信号に基づきゲート電圧を制御する。過熱保護回路33は、PチャネルFET32のソース及びゲート間に接続されており、過熱を検知した場合に、ゲート入力によって強制的にPチャネルFET32をオフするようにしてある。NチャネルFET36は、ドレインDがバッテリ1の正電圧側Bに接続されており、ソースSがECU4,4,...負荷側に接続されてある。NチャネルFET36のゲートGには、NチャネルIPS38が内蔵する制御回路37を介して第2駆動回路39からの出力が入力されるようにしてある。制御回路37は、一端がNチャネルFET36に接続され、他端が車両のボディアースに接続接地されており、ゲートのチャージポンプのための昇圧回路を含む。第2駆動回路39は、制御部30からNチャネルNch制御信号を入力し、当該Nチャネル制御信号に基づき制御回路37へ制御信号を入力する。制御回路37は、制御部30からの信号を第2駆動回路39を介してオンとするように指示する信号を入力すると、ゲート電圧を昇圧させてNチャネルFET36をオンとする。制御回路37はその他、過熱、過電流からの保護機能を発揮する回路を含む。このように構成される電源制御回路31のPチャネルIPS34PチャネルFET32及びNチャネルIPS38NチャネルIPS36のオンオフを制御部30にて制御する。制御部30は、車両又は車載ECU4,4,...の状態に応じていずれか一方又は両方をオンさせるように制御する。なお、電源制御回路31のPチャネルIPS34及びNチャネルIPS38は、内部に保護回路を有しているから、制御部30のみによらず、これらの保護回路が動作することで状態は変わり、PチャネルIPS34及びNチャネルIPS38のオンオフが切り替わる場合がある。図3は、実施例1の電源制御装置3による制御の状態遷移の一例を示す状態遷移図である。初期的に、電源制御システムは、バッテリ1からのECU4,4,...及び電源制御回路31への給電が全てカットされているオフOFF状態にある。制御部30は、イグニッションスイッチがオンとなった場合IGON、これらを検知する。制御部30は、ECU4,4,...が動作する通常状態へ移行すべく給電が必要と判断する。この場合、制御部30は、PチャネルIPS34及びNチャネルIPS38の両方をオンONとするためのPチャネル制御信号及びNチャネル制御信号を第1駆動回路35及び第2駆動回路39へ出力する。これにより、PチャネルIPS34及びNチャネルIPS38の両方がオンとなり、ECU4,4,...への給電が開始される。ECU4,4,...が動作中は、例えばヒューズ2の規格を15アンペアとすると、6~9アンペア程度が流れるようにECU4,4,...負荷の数及び構成が設計される。このとき、短時間の間に、PチャネルFET32及びNチャネルFET36に6~9アンペアが流れることを想定し、PチャネルFET32及びNチャネルFET36として用いるデバイスを適宜選択、設計すればよい。ECU4,4,...がいずれも動作する通常状態であるときに、イグニッションスイッチがオフとなった場合IGOFF、又はイグニッションスイッチ及びアクセサリスイッチの両方がオフとなった場合、制御部30はこれを検知する。この場合、制御部30はECU4,4,...がスリープ状態へ移行することに対応して、NチャネルIPS38をオフOFFとするべくNチャネル制御信号を第2駆動回路39へ出力する。これにより、ECU4,4,...がスリープ状態へ移行するときには、PチャネルIPS34がオンON、NチャネルIPS38がオフOFFとなり、ECU4,4,...への給電は一定に抑えられる。ECU4,4,...がスリープ状態へ移行したときには、例えば数十ミリアンペア程度となる。NチャネルIPS38の駆動電流が2~3ミリアンペア、PチャネルIPS34の駆動電流が100マイクロアンペアであるとする。この場合、ECU4,4,...への電流量が50ミリアンペアでよいスリープ状態でNチャネルIPS38をオンとするとき、NチャネルIPS38の消費電流量2~3ミリアンペアが全体の5~10程度を占めることとなり、省電力効果が不十分である。スリープ状態では、駆動電流が少ないPチャネルIPS34のみをオンとすることにより、消費電力を効果的に低減させることができる。また、イグニッションスイッチがオンとなる瞬間、クランキング時には、スタータが大電流を消費するためにバッテリ1の出力電圧例えば12Vが一時的に低電圧5,6Vとなることがある低電圧状態。この場合、NチャネルIPS38では制御回路37にて十分にチャージポンプできずにオフOFFとなる可能性があり、PチャネルIPS34のみがオンとなる。このときPチャネルIPS34のみがオンの状態で、通常状態のECU4,4,...への給電制御ができるように、即ち6~9アンペア程度に耐えうるようにPチャネルIPS38を設計するようにしてあることが望ましい。バッテリ1の出力電圧が低電圧から回復することにより、NチャネルIPS38がオンとなり、低電圧状態から通常状態へ遷移する。ECU4,4,...がスリープ状態にあるときに、ECU4,4,...のいずれかで短絡が発生した場合には、オンであるPチャネルIPS34にて保護機能が動作する過負荷状態A。これにより、PチャネルFET32では過電流によって破壊されることが回避できる。また、ECU4,4,...がいずれも動作する通常状態であるときに、ECU4,4,...のいずれかで短絡が発生した場合には、PチャネルIPS34及びNチャネルIPS38いずれでも保護機能が動作する過負荷状態B。これにより、PチャネルFET32及びNチャネルFET36は過電流によって破壊されることが回避できる。なお、制御部30は、保護機能が動作している過負荷状態A,Bへ遷移したとき、これを検知するように第1駆動回路35又は第2駆動回路39からフィードバックさせ、スピーカを介して運転者へ警告音を発生し、ランプにより運転者へ短絡発生の警告を通知するように構成することが望ましい。また制御部30は、車両が停止しておりECU4,4,...がスリープ状態にあるときに、イグニッションスイッチがオンとなった場合IGON、又はアクセサリスイッチがオンとなった場合、これを検知する。制御部30は、ECU4,4,...がウェイクアップして通常状態へ戻り、6~9アンペアの電流を消費し始めることに対応して、NチャネルIPS38をオンONとするべくNチャネル制御信号を第2駆動回路39へ出力する。更に制御部30は、車両が停止しておりECU4,4,...がスリープ状態にあるとき、バッテリ1のバッテリ残量を監視するセンサからの出力に基づき、バッテリ残量が所定の閾値よりも低いか否かを判断し、低いと判断した場合、ECU4,4,...への給電を全てカットするオフ状態へと移行させるオフ状態。そのため制御部30は、PチャネルIPS34及びNチャネルIPS38の両方をオフとするためのPチャネル制御信号及びNチャネル制御信号を第1駆動回路35及び第2駆動回路39へ出力する。実施例1に示したように、電源制御回路31にてPチャネルFET32とNチャネルFET36とを並列に接続してあることにより、ECU4,4,...の状態に適切に合わせたFETを選択的に動作させ、スリープ状態におけるPチャネルFET32の低消費電流、動作状態におけるNチャネルFET36の低オン抵抗の特徴を夫々生かして高性能な電源制御が可能となる。実施例2では、NチャネルIPS及びPチャネルIPSの保護機能に加えて、別途保護回路を備える。実施例2におけるハードウェア構成は、電源制御装置の内部構成及び処理の詳細が異なるのみで実施例1と共通する。したがって、以下の説明では共通する構成には同一の符号を付して詳細な説明を省略する。図4は、実施例2における電源制御システムの構成を示すブロック図である。実施例2における電源制御システムは、バッテリ1と、ヒューズ2と、ECU4,4,...へのバッテリ1からの給電を制御する電源制御装置5とを含む。バッテリ1の正電圧側Bがヒューズ2を介して電源制御装置5に接続され、電源制御装置5に接続される電力線に、複数のECU4,4,...がバス型に接続される。電源制御装置5は、マイクロコンピュータを用いた制御部50と、FETを用いた電源制御回路51と、ECU4,4,...又は他の通信機器と接続される通信部52とを備える。制御部50は、図示しないアクセサリスイッチ及びイグニッションスイッチにおけるオンオフを検知できるように接続されており、これらのスイッチ類のオンオフ、又は通信部52を介して通信にて得られる情報に基づき、電源制御回路51へ、FETのオンオフを制御する制御信号を出力する。制御部50は、マイクロコンピュータを用い、内蔵ROMに記憶してある制御プログラムを読み出して実行することにより、アクセサリスイッチ及びイグニッションスイッチの状態、又は通信部52を介して得られる情報に応じて電源制御回路51を制御する。制御部50はマイクロコンピュータを用いる構成には限らず、CPU又はMPUを単独に用いる構成としてもよい。通信部52は、ネットワークコントローラ機能を有し、例えばCANControllerAreaNetworkに基づきECU4,4,...又は他の通信機器との通信を実現する。通信部52は、ECU4,4,...又は他の通信機器から送信された情報を受信したことを検知すると、制御部50へ通知する。図5は、実施例2の電源制御装置5が備える電源制御回路51の内部構成を示す回路図である。電源制御回路51は、PチャネルFET52を用い、過熱保護回路53を内蔵するPチャネルIPS54と、PチャネルIPS54を制御部50からの制御信号に基づき起動する第1駆動回路55と、NチャネルFET56を用い、保護機能を含む制御回路57を内蔵するNチャネルIPS58と、NチャネルIPS58を制御部50からの制御信号に基づき駆動する第2駆動回路59と、PチャネルFET52又はNチャネルFET56のソースドレイン間の電位差Vdsを検出する電位差検出回路60と、PチャネルFET52及びその周辺の温度を検出する温度検出回路61と、電位差検出回路60及び温度検出回路61からの出力を保持するラッチ回路62とを備える。なお、図5でも、図2同様にPチャネルをPch、NチャネルをNchと表記している。PチャネルFET52は、ソースSがバッテリ1の正電圧側Bに接続されており、ドレインDがECU4,4,...負荷側に接続されてある。PチャネルFET52のゲートGには、第1駆動回路54からの出力が入力されるようにしてある。第1駆動回路55は、バッテリ1の正電圧側と接続されており、また制御部50からPチャネルPch制御信号を入力し、当該Pチャネル制御信号に基づきゲート電圧を制御する。なお第1駆動回路55は、ラッチ回路62からの出力をも入力するようにしてあり、Pチャネル制御信号とラッチ回路62からの出力に基づきゲート電圧を制御する。過熱保護回路53は、PチャネルFET52のソース及びゲート間に接続されており、過熱を検知した場合に、ゲート入力によって強制的にPチャネルFET52をオフするようにしてある。NチャネルFET56は、ドレインDがバッテリ1の正電圧側Bに接続されており、ソースSがECU4,4,...負荷側に接続されてある。NチャネルFET56のゲートGには、NチャネルIPS58が内蔵する制御回路57を介して第2駆動回路59からの出力が入力されるようにしてある。制御回路57は、一端がNチャネルFET56に接続され、他端が車両のボディアースに接続接地されており、ゲートのチャージポンプのための昇圧回路を含む。第2駆動回路59は、制御部50からNチャネルNch制御信号を入力すると共に、ラッチ回路62からの出力をも入力するようにしてある。制御部50は、Nチャネル制御信号及びラッチ回路62からの出力に基づき制御回路57へ制御信号を入力する。制御回路57は、制御部50からの信号を第2駆動回路59を介してオンとするように指示する信号を入力すると、ゲート電圧を昇圧させてNチャネルFET56をオンとする。制御回路57はその他、過熱、過電流からの保護機能を発揮する回路を含む。第2駆動回路59は、制御部50からNチャネルNch制御信号を入力し、当該Nチャネル制御信号に基づきゲート電圧を制御する。なお第2駆動回路59は、ラッチ回路62からの出力をも入力するようにしてあり、Nチャネル制御信号とラッチ回路62からの出力に基づき、NチャネルFET56のゲート電圧を制御する。電位差検出回路60は、差動アンプ又はトランジスタ等のデバイスを用いて電圧を検出する。電位差検出回路60は、これらのデバイスからの出力をAD変換によって電圧値として読み取り、図示しない内蔵するROMに記憶してある閾値と比較するか、又は、コンパレータを用い、検出した電位差が所定の電圧値以上であるか否かを比較判断する。電位差検出回路60は、所定の電圧値以上であると判断した場合に、NチャネルIPS58を動作させるべく信号を出力する。温度検出回路61は、サーミスタなどの温度検出デバイスを用いてPチャネルIPS54及びその周辺の温度を測定し、温度を電圧値に変換する。温度検出回路61は、当該電圧値をAD変換によってデータとして読み取り、内蔵するROMに記憶してある閾値と比較するか、又は、コンパレータを用い、検出した温度が所定の温度以上であるか否かを比較判断する。温度検出回路61は、所定の温度以上であると判断した場合に、PチャネルFET52が過負荷であるためにNチャネルIPS58を動作させるべく信号を出力する。ラッチ回路62は、電位差検出回路60及び温度検出回路61からの出力を各入力し、第1駆動回路55及び第2駆動回路59へ夫々出力する。このとき、少なくとも第2駆動回路59のみへ出力するようにしてもよい。ラッチ回路62へは制御部50からラッチ制御信号が入力されてある。ラッチ回路62では、ラッチ制御信号に基づき、入力される信号を保持する。ラッチ回路62を用いることにより、状態が変化したと判断されるまでNチャネルIPS58をオンオフさせる信号が第2駆動回路59へ入力されない。これにより、NチャネルIPS58がオンとなって電位差又は温度が低下し、所定の電圧値または所定の温度を前後することによってNチャネルIPS58が不要にオンオフを繰り返すことを回避することができる。ただし、電位差検出回路60又は温度検出回路61にてコンパレータを用い、所定の電圧以上又は所定の温度以上であるかを判断する場合に、コンパレータにヒステリシスを持たせてもよい。ここでヒステリシスとは、所定の電圧又は所定の温度のみで比較判断するのではなく、当該所定の値に対応する複数の異なる基準値に基づき判断する。つまり、電位差検出回路60は、検出した電位差が、所定の電圧よりも低い基準値よりも更に低い場合に初めて、所定の電圧未満で有ると判断し、温度検出回路61は、検出した温度が、所定の温度よりも低い基準値よりも更に低い場合に初めて、所定の温度未満で有ると判断する。このとき、ラッチ回路62は不要となる場合がある。これにより、NチャネルIPS58が不要にオンオフを繰り返すことを回避することができる。図6は、実施例2の電源制御装置5による制御の状態遷移の一例を示す状態遷移図である。オフ状態、通常状態、スリープ状態、及び過負荷状態A,B間の遷移は図3に示した実施例1における状態遷移と同様であるので詳細な説明を省略する。実施例2では、電源制御装置5は、通信部52を備えるからイグニッションスイッチのオン/オフON/OFFのみならず、ECU4,4,...又は他の通信機器からのウェイクアップ通信又はスリープへの移行通知に基づき、状態の変化に対応することができる。制御部50は、ECU4,4,...がいずれも動作する通常状態であるときに、イグニッションスイッチがオフとなった場合IGOFF、若しくはイグニッションスイッチ及びアクセサリスイッチの両方がオフとなった場合、又は、接続しているECU4,4,...全てがスリープ状態へ移行することが通信部52を介して通知された場合、これを検知する。この場合、制御部50はECU4,4,...がスリープ状態へ移行することに対応して、NチャネルIPS58をオフOFFとするべくNチャネル制御信号を第2駆動回路59へ出力する。車両が停止しておりECU4,4,...がスリープ状態にあるときに、イグニッションスイッチがオンとなる以外に、通常状態へ遷移する場合がある。ECU4,4,...の内の1つがウェイクアップし、他のECU4,4,...へ通知するべくウェイクアップ通信を実施する。このとき制御部50は、ウェイクアップ通信が開始されてから例えば1秒以内に、通信部52を介してこれを検知する。制御部50は、通信部52を介してECU4,4,...が通常状態へ移行するしたことを検知した場合、NチャネルIPS58をオンONとするべくNチャネル制御信号を第2駆動回路59へ出力する。なお、電源制御装置5よりも先に、ECU4,4,...が動作を開始する場合、制御部50がNチャネルIPS58をオンとすべくNチャネル制御信号を出力する前に、PチャネルIPS54のみがオンである状況でECU4,4,...が動作するときがある。このとき、PチャネルIPS54における容量を、6~9アンペアが短時間に加わっても耐えられるように設計しておくことにより、状態の過渡期における過負荷状態による不具合を回避できる。また、実施例2では、電位差検出回路60及び温度検出回路61を用いて制御することにより、以下のように更にきめ細やかに制御を行なうことが可能となる。制御部50は、電源制御回路51にて保護機能が動作している過負荷状態Aへ遷移したとき、電位差検出回路60にてPチャネルFET52又はNチャネルFET56のソースドレイン間の電位差Vdsが増加する。これにより、制御部50は、過負荷状態Aであることを検知し、NチャネルIPS58をオンONとするべくNチャネル制御信号を第2駆動回路59へ出力する。これにより、電源制御回路51の状態は、過負荷状態Aから過負荷状態A ́へ移行する。これにより、PチャネルFET52をより効果的に保護することができる。このようにして、電源制御回路31にてPチャネルFET52とNチャネルFET56とを並列に接続してあることにより、ECU4,4,...の状態に適切に合わせたFETを選択的に動作させ、スリープ状態におけるPチャネルFET52の低消費電流、動作状態におけるNチャネルFET56の低オン抵抗の特徴を夫々生かして高性能な電源制御が可能となる。しかも、電位差検出回路60又は温度検出回路61をも用いた制御を行なうことにより、更に高性能な電源制御が実現できる。図7は、本発明に係る電源制御回路及び電源制御装置の実施例3における電源制御システムの構成を示すブロック図である。この電源制御システムは、車両用の電源制御システムであり、バッテリ1と、バッテリ1に接続されるヒューズヒューズボックス2と、電源制御対象のECU4,4,...へのバッテリ1からの給電を制御する電源制御装置7とを含む。バッテリ1の正電圧側Bがヒューズ2を介して電源制御装置7に接続され、電源制御装置7に接続される電力線に、複数のECU4,4,...がバス型に接続される。電源制御装置7は、マイクロコンピュータを用いた制御部70と、FETを用いた電源制御回路71と、電源制御回路71に並列に接続された昇圧回路71とを備え、DC/DCコンバータを構成している。制御部70は、図示しないアクセサリスイッチ及びイグニッションスイッチにおけるオンオフを検知できるように接続されると共に、電源制御装置7への入力電圧値を検出する電圧検出器81を内蔵しており、これらスイッチ類のオンオフ、及び電圧検出器81の検出結果に基づき、電源制御回路71へ、FETのオンオフを制御する制御信号を出力する。制御部70は、また、これらスイッチ類のオンオフ、及び電圧検出器81の検出結果に基づき、昇圧回路80のオンオフを制御する制御信号を出力する。制御部70は、マイクロコンピュータを用い、内蔵ROMに記憶してある制御プログラムを読み出して実行することにより、アクセサリスイッチ及びイグニッションスイッチの状態、及び電圧検出器81の検出結果に応じて電源制御回路71及び昇圧回路80を制御する。制御部70はマイクロコンピュータを用いる構成には限らず、CPU又はMPUを単独に用いる構成としてもよい。図8は、実施例3の電源制御装置7が備える電源制御回路71及び昇圧回路80の内部構成を示す回路図である。電源制御回路71は、PチャネルFET72を用い、過熱保護回路73を内蔵するPチャネルIPS74と、PチャネルIPS74を制御部70からの制御信号に基づき駆動する第1駆動回路75と、NチャネルFET76を用い、保護機能を含む制御回路77を内蔵するNチャネルIPS78と、NチャネルIPS78を制御部70からの制御信号に基づき駆動する第2駆動回路79とを備える。なお、図8では、PチャネルをPch、NチャネルをNchと表記している。PチャネルFET72は、ソースSがバッテリ1の正電圧側Bに接続されており、ドレインDがECU4,4,...負荷側に接続されてある。PチャネルFET72のゲートGには、第1駆動回路75からの出力が入力されるようにしてある。第1駆動回路75は、バッテリ1の正電圧側と接続されており、また制御部70からPチャネルPch制御信号を入力し、当該Pチャネル制御信号に基づきゲート電圧を制御する。過熱保護回路73は、PチャネルFET72のソース及びゲート間に接続されており、過熱を検知した場合に、ゲート入力によって強制的にPチャネルFET72をオフするようにしてある。NチャネルFET76は、ドレインDがバッテリ1の正電圧側Bに接続されており、ソースSがECU4,4,...負荷側に接続されてある。NチャネルFET76のゲートGには、NチャネルIPS78が内蔵する制御回路77を介して第2駆動回路79からの出力が入力されるようにしてある。制御回路77は、一端がNチャネルFET76のドレインに接続され、他端が車両のボディアースに接続接地されており、ゲートのチャージポンプのための昇圧回路を含む。第2駆動回路79は、制御部70からNチャネルNch制御信号を入力し、当該Nチャネル制御信号に基づき制御回路77へ制御信号を入力する。制御回路77は、制御部70から第2駆動回路79を介してオンとするように指示する信号が入力されると、ゲート電圧を昇圧させてNチャネルFET76をオンとする。制御回路77はその他、過熱、過電流からの保護機能を発揮する回路を含む。昇圧回路80は、ここでは、例えば昇圧チョッパ回路であり、コイル82の一方の端子に、ヒューズ2を介してバッテリ1の正電圧側Bが接続され、コイル82の他方の端子は、ダイオード84のアノード、及びNチャネルFET83のドレインに接続されている。NチャネルFET83のソースは接地されている。ダイオード84のカソードは、平滑コンデンサ85の一方の端子、及び電源制御回路71のECU4,4,...への出力端子に接続されている。平滑コンデンサ85の他方の端子は接地されている。NチャネルFET83のゲートは、制御部70に接続され、制御部70によりオンオフ制御される。昇圧回路80は、オンにされているとき、NチャネルFET83のゲートが制御部70によりオンオフ制御チョッピングされ、バッテリ1の正電圧を昇圧して、ECU4,4,...へ出力する。このように構成される電源制御回路71のPチャネルIPS74PチャネルFET72及びNチャネルIPS78NチャネルIPS76のオンオフ、並びに昇圧回路80のオンオフを制御部70にて制御する。制御部70は、車両又は車載ECU4,4,...の状態に応じて、PチャネルFET72及びNチャネルIPS76のいずれか一方又は両方をオンさせるように制御すると共に、電圧検出器81の検出結果に応じて、昇圧回路80をオンオフに制御する。なお、電源制御回路71のPチャネルIPS74及びNチャネルIPS78は、内部に保護回路を有しているから、制御部70のみによらず、これらの保護回路が動作することで状態は変わり、PチャネルIPS74及びNチャネルIPS78のオンオフが切り替わる場合がある。図9は、実施例3の電源制御装置7による制御の状態遷移の一例を示す状態遷移図である。制御部70は、イグニッションスイッチがオンとなった場合IGON、これらを検知する。制御部70は、ECU4,4,...が動作する通常状態へ移行すべく給電が必要と判断する。この場合、制御部70は、PチャネルIPS74及びNチャネルIPS78の両方をオンONとするためのPチャネル制御信号及びNチャネル制御信号を第1駆動回路75及び第2駆動回路79へ出力し、NチャネルFET83のゲートをオフにして、昇圧回路80をオフにする。これにより、PチャネルIPS74及びNチャネルIPS78の両方がオンとなり、ECU4,4,...への給電が開始される。ECU4,4,...が動作中は、例えばヒューズ2の規格を15アンペアとすると、6~9アンペア程度が流れるようにECU4,4,...負荷の数及び構成が設計される。このとき、短時間の間に、PチャネルFET72及びNチャネルFET76に6~9アンペアが流れることを想定し、PチャネルFET72及びNチャネルFET76として用いるデバイスを適宜選択、設計すればよい。ECU4,4,...がいずれも動作する通常状態であるときに、イグニッションスイッチがオフとなった場合IGOFF、又はイグニッションスイッチ及びアクセサリスイッチの両方がオフとなった場合、制御部70はこれを検知する。この場合、制御部70はECU4,4,...がスリープ状態へ移行することに対応して、NチャネルIPS78をオフOFFとするべくNチャネル制御信号を第2駆動回路79へ出力する。また、制御部70は、昇圧回路80をオフにしている。これにより、ECU4,4,...がスリープ状態へ移行するときには、PチャネルIPS74がオンON、NチャネルIPS78がオフOFFとなり、ECU4,4,...への給電は一定に抑えられる。ECU4,4,...がスリープ状態へ移行したときには、例えば数十ミリアンペア程度となる。ここで、例えば、NチャネルIPS78の駆動電流が2~3ミリアンペア、PチャネルIPS74の駆動電流が100マイクロアンペアであるとする。この場合、ECU4,4,...への電流量が50ミリアンペアでよいスリープ状態でNチャネルIPS78をオンとするとき、NチャネルIPS78の消費電流量2~3ミリアンペアが全体の5~10程度を占めることとなり、省電力効果が不十分である。従って、スリープ状態では、駆動電流が少ないPチャネルIPS74のみをオンとすることにより、消費電力を効果的に低減させることができる。また、イグニッションスイッチがオンである通常状態であり、エンジンが始動するクランキング時には、スタータが大電流を消費するためにバッテリ1の出力電圧例えば12Vが一時的に低電圧5,6Vとなることがある低電圧状態。この場合、制御部70は、電圧検出器81が検出した入力電圧値が所定電圧値を下回ると、NチャネルFET83のゲートをオンオフ制御チョッピングして昇圧回路80をオンONにすると共に、NチャネルIPS78及びPチャネルIPS74をオフOFFにする。これにより、バッテリ1の低下した出力電圧が昇圧され、NチャネルIPS78及びPチャネルIPS74で逆流することなく、ECU4,4,...へ出力される。制御部70は、電圧検出器81が検出した入力電圧値が所定電圧値を上回ると、NチャネルIPS78及びPチャネルIPS74をオンONにすると共に、NチャネルFET83のゲートへのオンオフ制御チョッピングを停止して昇圧回路80をオフOFFにする。これにより、電源制御装置7は、低電圧状態から通常状態へ遷移する。ECU4,4,...がスリープ状態にあるときに、ECU4,4,...のいずれかで短絡が発生した場合には、オンであるPチャネルIPS74にて保護機能が動作する過負荷状態A。これにより、PチャネルFET72では過電流によって破壊されることが回避できる。過負荷状態Aでは、制御部70は、昇圧回路80をオフにしている。また、ECU4,4,...がいずれも動作する通常状態であるときに、ECU4,4,...のいずれかで短絡が発生した場合には、PチャネルIPS74及びNチャネルIPS78いずれでも保護機能が動作する過負荷状態B。これにより、PチャネルFET72及びNチャネルFET76は過電流によって破壊されることが回避できる。過負荷状態Bでは、制御部70は、昇圧回路80をオフにしている。なお、制御部70は、保護機能が動作している過負荷状態A,Bへ遷移したとき、これを検知するように第1駆動回路75又は第2駆動回路79からフィードバックさせ、スピーカを介して運転者へ警告音を発生し、ランプにより運転者へ短絡発生の警告を通知するように構成することが望ましい。また制御部70は、車両が停止しておりECU4,4,...がスリープ状態にあるときに、イグニッションスイッチがオンとなった場合IGON、又はアクセサリスイッチがオンとなった場合、これを検知する。制御部70は、ECU4,4,...がウェイクアップして通常状態へ戻り、6~9アンペアの電流を消費し始めることに対応して、NチャネルIPS78をオンONとするべくNチャネル制御信号を第2駆動回路79へ出力する。実施例3では、電源制御回路71にてPチャネルFET72とNチャネルFET76とを並列に接続してあり、さらに電源制御回路71に昇圧回路80を並列に接続してある。これにより、ECU4,4,...の状態に適切に合わせたFETを選択的に動作させると共に、クランキング時の電圧低下にも対応でき、スリープ状態におけるPチャネルFET72の低消費電流、動作状態におけるNチャネルFET76の低オン抵抗の特徴を夫々生かして高性能な電源制御が可能となる。また、昇圧回路80をバイパスするバイパスリレーに代えて、PチャネルFET72及びNチャネルFET76を使用しているので、リレー音が発生せず、設置場所の制約が小さくなる。なお、実施例1乃至3では、電源制御回路31,51又は71はバッテリ1の正電圧側Bに接続される構成とした。しかしながら本発明はこれに限らず、バッテリ2の負電圧側に接続される構成としてもよい。ただしこのときの電源制御回路の内容は、実施例1乃至3にて示した電源制御回路31,51又は71とは異なる接続関係である可能性が高い。開示された実施例は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。"