各MRAMセルが、熱アシスト切換TASによる書き込み操作を用いて書き込まれて、磁気トンネル接合部を高い閾値温度に加熱した時の書き込み操作の間に抵抗を変えることが可能な磁気トンネル接合部を有する、行と列に配置された複数の磁気抵抗ランダムアクセスメモリMRAMセルと、磁気トンネル接合部と電気接続された選定用トランジスタと、行に沿ってMRAMセルを接続する複数のワードラインと、列に沿ってMRAMセルを接続する複数のビットラインとを備えたメモリ装置の書き込み方法において、書き込み操作の間に、ビットラインの中の一つにビットライン電圧を印加するとともに、ワードラインの中の一つにワードライン電圧を印加して、選定したMRAMセルの磁気トンネル接合部に加熱電流を流す工程と、磁気トンネル接合部が高い閾値温度に到達したら、磁気トンネル接合部の抵抗を変える工程と、磁気トンネル接合部を冷却して、その抵抗を書き込まれた値で固定する工程と、を有し、このワードライン電圧は、加熱電流の大きさが磁気トンネル接合部を所定の高さの閾値温度に加熱するのに十分な大きさとなる、MRAMセルのコア動作電圧よりも高いワードラインオーバードライブ電圧である、方法。ワードラインオーバードライブ電圧は、パルス時間長が約15ns以下である電圧パルスである、請求項1に記載の方法。電荷ポンプ又は入出力ポートから供給される調節可能な外部電圧によって、ワードラインオーバードライブ電圧を発生する、請求項1に記載の方法。メモリ装置が、センス増幅器回路を更に備えており、ワードラインオーバードライブ電圧のパルス時間長が、このセンス増幅器回路によって制御される、請求項1に記載の方法。選定用トランジスタは、閾値電圧が低い大電力トランジスタである、請求項1に記載の方法。メモリ装置が、各選定用トランジスタのドレインを介して、行に沿ってMRAMセルを接続する複数のソースラインを更に備えており、本方法が、このソースラインにソースラインオーバードライブ電圧を印加する工程を更に有する、請求項1に記載の方法。ソースラインオーバードライブ電圧の値が、選定用トランジスタの閾値電圧にほぼ等しい、請求項6に記載の方法。磁気トンネル接合部の抵抗を測定する工程と、ソースラインにソースラインオーバードライブ電圧を印加する工程とを有する読み取り操作を更に有する、請求項6に記載の方法。本発明の課題は、従来技術の少なくとも幾つかの制限を克服した、複数の磁気抵抗ランダムアクセスメモリMRAMセルを備えたメモリ装置の書き込み方法を提示することである。本発明の実施形態では、各MRAMセルが、磁気トンネル接合部を高い閾値温度に加熱した時の書き込み操作の間に抵抗を変えることが可能な磁気トンネル接合部を有する、行と列に配置された複数のMRAMセルと、磁気トンネル接合部と電気接続された選定用トランジスタと、行に沿ってMRAMセルを接続する複数のワードラインと、列に沿ってMRAMセルを接続する複数のビットラインとを備えたメモリ装置の書き込み方法であって、書き込み操作の間に、ビットラインの中の一つにビットライン電圧を印加するとともに、ワードラインの中の一つにワードライン電圧を印加して、選定したMRAMセルの磁気トンネル接合部に加熱電流を流す工程を有する方法において、このワードライン電圧は、加熱電流の大きさが磁気トンネル接合部を所定の高さの閾値温度に加熱するのに十分な大きさとなる、MRAMセルのコア動作電圧よりも高いワードラインオーバードライブ電圧であることを特徴とする方法である。一つの実施形態では、ワードラインオーバードライブ電圧をパルス時間長が約15ns以下の電圧パルスとすることができる。別の実施形態では、電荷ポンプ又は入出力ポートから供給される調節可能な外部電圧によって、ワードラインオーバードライブ電圧を発生することができる。更に別の実施形態では、メモリ装置は、センス増幅器回路を更に備えることができ、そのセンス増幅器回路によって、ワードラインオーバードライブ電圧のパルス時間長を制御することができる。更に別の実施形態では、選定用トランジスタを閾値電圧が低い大電力トランジスタとすることができる。更に別の実施形態では、メモリ装置は、各選定用トランジスタのドレインを介して、行に沿ってMRAMセルを接続する複数のソースラインを更に備えることができ、本方法は、そのソースラインにソースラインオーバードライブ電圧を供給する工程を更に有することができる。更に別の実施形態では、ソースラインオーバードライブ電圧は、選定用トランジスタの閾値電圧とほぼ等しい値を持つことができる。更に別の実施形態では、本方法が、磁気トンネル接合部の抵抗を測定する工程と、ソースラインにソースラインオーバードライブ電圧を印加する工程とを有する読み取り操作を更に有することができる。ここで開示した方法によって、トランジスタのサイズを大きくすること無く、十分な大きさの加熱電流を流して、抵抗を変化させるのに適した高い閾値温度に到達するのに十分な高さの温度に磁気トンネル接合部を加熱することが可能である。実際に、ここで開示した方法によって、トランジスタのサイズを大きくすること無く、トランジスタのドレインに大きな加熱電流密度を実現することが可能である。ここで開示した方法によって、小さいサイズのトランジスタを使用することができ、そのため、メモリ装置は、高い集積度を持つことが可能になるとともに、低い電力消費量で書き込むことが可能となる。好ましい実施形態は、例として示した、図面に図示された実施形態の記述を用いて、より良く理解される。図2は、メモリ装置10の好ましい実施形態を模式的に図示している。メモリ装置10は、行と列に配置された複数の磁気抵抗ランダムアクセスメモリMRAMセル1を備えている。そのようなMRAMセル1の中の四つが図2に図示されている。各MRAMセル1は、図1に抵抗として表されている、一方の端部を選定用CMOSトランジスタ3と電気接続された磁気トンネル接合部2を備えている。図2には図示されていないが、磁気トンネル接合部2は、磁化が固定された基準層と、セルの書き込み時に磁化方向を第一の安定した方向から第二の安定した方向に切り換えることが可能な記憶層と、記憶層とセンス層の間の絶縁層とから構成することができる。MRAMセル1は、熱アシスト切換TASによる書き込み操作を用いて書き込むことができる。そのようなTASによる書き込み操作は、磁気トンネル接合部2を高い閾値温度に加熱して、記憶層の磁化を切り換えるとともに、その後高い閾値温度を下回る低い閾値温度に磁気トンネル接合部2を冷却して、記憶層を書き込まれた状態で固定する必要が有る。言い換えると、磁気トンネル接合部2の抵抗値は、磁気トンネル接合部2を高い閾値温度に加熱したTASによる書き込み操作の間に変えることができる。メモリ装置10は、複数のビットラインBLと、ビットラインBLと交差する、有利には、直交するワードラインWLとを備えている。ビットラインBLは、磁気トンネル接合部2の他方の端部を介して、列に沿ってMRAMセル1を接続しており、ワードラインWLは、選定用トランジスタ3のゲートを介して、列に沿ってMRAMセル1を接続している。メモリ装置10は、ビットラインBLとほぼ直交して配置された複数のソースラインSLを更に備えており、各ソースラインSLは、各選定用トランジスタ3のドレインを介して、行に沿ってMRAMセル1を接続している。書き込み操作の間に、ビットラインBLの中の一つにビットライン電圧VBLを印加するとともに、ワードラインWLの中の一つにワードライン電圧VWLを印加することによって、MRAMセル1の中の一つにデータを書き込む。書き込まれるMRAMセル1又は選定されたMRAMセル1は、それぞれビットライン電圧VBLとワードライン電圧VWLを印加されているビットラインBLとワードラインWLによってアドレス指定されたセル1である。それらの電圧VBLとVWLの値は、通常選定用トランジスタ3の仕様によって決まる、選定されたMRAMセル1の磁気トンネル接合部2に加熱電流Iheatを流すことが可能な最大供給電圧VDD又はコア電圧に相当する。前に考察した通り、選定用トランジスタ3のサイズが0.13μmである場合、選定用トランジスタ3のコア電圧又はデートソース間電圧VGSの値は、典型的には、1.2Vである。図2の実施形態では、書き込み操作の間にワードラインWLの中の一つに印加されるワードライン電圧VWLは、書き込み操作の書き込み期間の間のMRAMセル1のコア操作電圧よりも高いワードラインオーバードライブ電圧VWLOに相当する。ワードラインオーバードライブ電圧VWLOの値は、選定用トランジスタ3が磁気トンネル接合部2を高い閾値温度に加熱するのに十分な大きさの加熱電流Iheatを駆動するように決定される。詳しくは、ワードラインオーバードライブ電圧VWLOの値は、MRAMセル1のサイズ及び集積度と、磁気トンネル接合部2の酸化物の応力に関するプロセス設計規則とを考慮して、メモリ装置10の信頼性への影響を避けるように決定される。ワードラインオーバードライブ電圧VWLOは、図示されていない内部の電荷ポンプ又はコア動作電圧よりも高い、図示されていない入出力ポートIOから供給される調節可能な外部電圧VDDによって発生することができる。図2の実施例では、2Vの大きさのワードラインオーバードライブ電圧VWLOによって、MRAMセル1の磁気トンネル接合部2が100nmの直径と約30Ωcm2の抵抗面積積RAを有する場合に、220μAの大きさの加熱電流Iheatを流すことが可能である。磁気トンネル接合部2が高い閾値温度に到達したら、例えば、磁気トンネル接合部2に磁界を加えるか、或いは磁気トンネル接合部2にスピン偏極電流を流すことによって、その抵抗を変えることができる。磁気トンネル接合部2が基準層と記憶層を備えている場合、記憶層の磁化方向を調整することによって、磁気トンネル接合部の抵抗を変えることができる。その場合、例えば、記憶層の磁化方向が基準層の中の一つとほぼ逆向きの場合、高い抵抗が測定され、記憶層と基準層の磁化がそれぞれほぼ同じ方向を向いている場合、低い抵抗が測定される。そして、選定されたMRAMセル1は、加熱電流パルスIheatを停止することで冷却され、それによって、磁気トンネル接合部の抵抗が、書き込まれた値で固定される、例えば、記憶層の磁化が、書き込まれた方向で固定される。この実施形態の変化形では、ワードラインオーバードライブ電圧VWLOは、電圧パルスであり、その時間長又は幅は、選定用トランジスタ3のゲート酸化物に応力が加わることを回避するように制御することができる。それは、特に、ユーザーが手動でMRAMセルに書き込む場合に重要である。電圧パルスの制御は、例えば、図示されていない内部タイマーを用いて実現することができる。その場合、ワードラインオーバードライブ電圧VWLOの電圧パルスの時間長は、典型的には、約15ns以下である。メモリ装置10は、MRAMセル1の正しい状態を検出して、別のMRAMセル1の選定に対応して、新しいアドレスが選定されるまで、その状態に入出力ポートIOを保持するために使用される図示されていないセンス増幅器回路を更に備えることができる。その場合、ワードラインオーバードライブ電圧VWLOの制御をセンス増幅器回路と同期させるか、或いはワードラインオーバードライブ電圧VWLOのパルス時間長をセンス増幅器回路によって制御しなければならない。図示されていない別の実施形態では、選定用トランジスタ3は、閾値電圧Vthが低い大電力HPトランジスタである。そのようなHPトランジスタは、所定のゲート電圧に関して標準的なCMOSトランジスタよりも多くの電流を駆動することができる。しかし、HPトランジスタの欠点は、ゲートソース間電圧VGSがゼロの場合のOFF状態の電流Ioffが大きいことである。ビットラインBLの大きな漏れ電流Ioffは、そのような漏れ電流Ioffがセンス増幅器回路のマージンを許容不可能なレベルにまで悪化させる可能性が有るので、ビットラインBLの一つのセグメントに接続可能なMRAMセル1の数を制限することとなる。典型的には、漏れ電流が小さい程、より大きなセンシングマージンが得られる。ビットラインBLの幾つかの小さいセグメントを使用することは、典型的には、その実現に費用のかかる非常に大きな図示されていない幾つかのビットラインのセグメント用トランジスタを使用する必要が有るので、不利である。この実施形態の変化形では、OFF状態の漏れ電流Ioffは、ネガティブゲート駆動方式を使用することによって低減される。従って、漏れ電流Ioffの低下によって、ビットラインBLのセグメント当り、より多くのMRAMセルを接続することが可能となり、その結果必要なセグメント用トランジスタが少なくなるので、メモリ装置10の集積度が高くなるとともに、コストが削減される。図3は、選定用トランジスタ3をHPトランジスタとすることができるメモリ装置10の更に別の実施形態を図示している。図3の実施形態では、漏れ電流Ioffの低減のために、ソースラインオーバードライブ電圧VSLOがソースラインSLに供給されている。その場合、ソースラインオーバードライブ電圧VSLOは、選定用トランジスタ3の閾値電圧Vthの値と等しいか、或いはそれに近い値を持つことができる。読み取り操作の間に、セル1の磁気トンネル接合部の抵抗を測定することによって、選定したMRAMセル1に書き込まれているデータが読み出される。それは、周囲温度において、図示されていないセンス電圧を磁気トンネル接合部2に印加するか、或いは磁気トンネル接合部2に同じく図示されていないセンス電流を流して、その結果生じる電圧を読み取ることによって実施することができる。一つの実施形態では、書き込み操作の間と同じソースラインオーバードライブ電圧VSLOを読み取り操作の間にソースラインSLに印加することによって、メモリ装置10の電力消費量を最小化することができる。そして、書き込み操作の間に、ワードラインオーバードライブ電圧VWLOをワードラインWLに印加して、磁気トンネル接合部2を流れる加熱電流Iheatの大きさが磁気トンネル接合部2を所定の高さの閾値温度以上に加熱するのに十分な大きさとなるようにすることによって、選定用トランジスタ3のゲートをオーバードライブすることができる。前述した方法によって、小さいサイズのトランジスタ3を使用することができ、そのため、メモリ装置10は、大きな集積度を持つことが可能になるとともに、小さい電力消費量で書き込むことが可能となる。