炭化ケイ素よりなる不純物領域と、前記不純物領域にショットキー接触した第1電極と、前記不純物領域にショットキー接触し、かつ前記第1電極と電気的に同電位に接続された第2電極と、前記第1電極とは異なる電位を印加可能であり、かつ前記不純物領域に電気的に接続された第3電極とを備え、前記第1電極と前記不純物領域との間のショットキー障壁φBn1の高さは前記第2電極と前記不純物領域との間のショットキー障壁φBn2の高さよりも低く、前記第1電極および前記第2電極と、前記第3電極との電位差が変化することにより、前記第1電極と前記第3電極との間に電流を流す状態と、前記第1電極と前記第3電極との間に存在する前記不純物領域を空乏層化することによって前記第1電極と前記第3電極との間の電流経路を遮断する状態とを選択可能であり、前記第1電極と前記不純物領域との間の前記ショットキー障壁φBn1が、0.68eV<φBn1<1.05eVという関係を満足し、かつ、250°Cの温度でも前記第1電極と前記不純物領域との前記ショットキー接触を確保でき、前記第2電極と前記不純物領域との間のショットキー障壁φBn2が、1.06eV<φBn2という関係を満足する、整流素子。前記第1電極を構成する材料は、銅、モリブデン、タングステン、およびルテニウムからなる群から選択される少なくとも1つを含む、請求項1に記載の整流素子。前記第1電極と前記不純物領域との間の前記ショットキー障壁φBn1が、0.58eV<φBn1<0.95eVという関係を満足する、請求項1に記載の整流素子。前記第1電極を構成する材料は、クロム、鉄、銅、モリブデン、およびタングステンからなる群から選択される少なくとも1つを含む、請求項3に記載の整流素子。前記第1電極と前記不純物領域との間の前記ショットキー障壁φBn1が、0.48eV<φBn1<0.84eVという関係を満足する、請求項3に記載の清流素子。前記第1電極を構成する材料は、チタン、クロム、鉄、銅、亜鉛、モリブデン、テルル、スズ、鉛、およびタングステンからなる群から選択される少なくとも1つを含む、請求項5に記載の整流素子。前記第2電極を構成する材料は、コバルト、ニッケル、ゲルマニウム、セレン、テルル、パラジウム、ロジウム、イリジウム、白金、および金からなる群から選択される少なくとも1つを含む、請求項1~6のいずれか1項に記載の整流素子。前記不純物領域は凸部を有し、前記凸部の上面において前記不純物領域と前記第1電極とがショットキー接触し、かつ前記凸部の側面において前記不純物領域と前記第2電極とがショットキー接触することを特徴とする、請求項1~7のいずれか1項に記載の整流素子。前記凸部における不純物領域の不純物濃度が前記凸部以外の前記不純物領域の不純物濃度よりも低いことを特徴とする、請求項8に記載の整流素子。前記凸部の上面および側面において前記不純物領域と前記第1電極とがショットキー接触することを特徴とする、請求項8または9に記載の整流素子。請求項1~10のいずれか1項に記載の整流素子を複数備え、複数の前記整流素子における前記第1電極の各々は、平面的に見てマトリクス状あるいはストライプ状に形成されていることを特徴とする、整流素子。前記不純物領域は相対的に不純物濃度の高い高濃度不純物領域を有し、かつ前記高濃度不純物領域と前記第1電極とがショットキー接触することを特徴とする、請求項1~11のいずれか1項に記載の整流素子。前記不純物領域は互いに隣接するp型不純物領域とn型不純物領域とを有し、かつ前記p型不純物領域と前記第2電極とがショットキー接触し、かつ前記n型不純物領域と前記第1電極とがショットキー接触することを特徴とする、請求項1~11のいずれか1項に記載の整流素子。前記n型不純物領域は相対的に不純物濃度の高いn型高濃度不純物領域を有し、かつ前記n型高濃度不純物領域と前記第1電極とがショットキー接触することを特徴とする、請求項13に記載の整流素子。炭化ケイ素よりなる不純物領域にショットキー接触するように第1電極を形成する工程と、前記不純物領域にショットキー接触し、かつ前記第1電極と電気的に同電位に接続するように、前記第1電極と前記不純物領域との間のショットキー障壁φBn1よりも前記不純物領域との間のショットキー障壁φBn2が高い第2電極を形成する工程と、前記第1電極とは異なる電位を印加可能であり、かつ前記不純物領域に電気的に接続するように、第3電極を形成する工程とを備え、前記第1電極および前記第2電極と、前記第3電極との電位差が変化することにより、前記第1電極と前記第3電極との間に電流を流す状態と、前記第1電極と前記第3電極との間に存在する前記不純物領域を空乏層化することによって前記第1電極と前記第3電極との間の電流経路を遮断する状態とを選択可能であるように、前記第2電極の材料が選択され、前記第1電極と前記不純物領域との間の前記ショットキー障壁φBn1が、0.68eV<φBn1<1.05eVという関係を満足し、かつ、250°Cの温度でも前記第1電極と前記不純物領域との前記ショットキー接触を確保でき、前記第2電極と前記不純物領域との間のショットキー障壁φBn2が、1.06eV<φBn2という関係を満足する、整流素子の製造方法。前記不純物領域に凸部を形成する工程をさらに備え、前記第2電極を形成する工程において前記凸部の上面に前記第2電極を形成し、かつ前記第3電極を形成する工程において前記凸部の側面に前記第3電極を形成することを特徴とする、請求項15に記載の整流素子の製造方法。前記第2電極を形成する工程において前記凸部の上面および側面に前記第2電極を形成することを特徴とする、請求項16に記載の整流素子の製造方法。前記不純物領域の表面を熱酸化することにより熱酸化膜を形成する工程と、前記熱酸化膜を除去する工程とをさらに備える、請求項15~17のいずれか1項に記載の整流素子の製造方法。しかしながら、従来のSBDにおいては、定常損失を低減しつつ耐圧を向上することは困難であった。以下、そのことを説明する。定常損失を低減するためには、順方向電流の立ち上がり電圧VFを小さくすれば良い。立ち上がり電圧VFはショットキー障壁高さφBnによって決まるので、半導体層ドリフト層102またはドリフト層112の不純物濃度を高濃度にしたり、ショットキー電極アノード電極103またはアノード電極113として仕事関数の小さい材料を選択したりすれば、ショットキー障壁高さφBnが低くなり、定常損失を低減することができる。しかし、ショットキー障壁高さφBnが低くなると、逆方向電圧の印加時において、漏れ電流が増大し、耐圧も低下する。一方、耐圧を向上するためにショットキー電極の障壁高さφBnを高くすると、順方向電流の立ち上がり電圧が大きくなり、定常損失が増加する。したがって、本発明の目的は、定常損失を低減しつつ耐圧を向上することのできる整流素子およびその製造方法を提供することである。本発明の整流素子は、炭化ケイ素よりなる不純物領域と、不純物領域にショットキー接触した第1電極と、不純物領域にショットキー接触し、かつ第1電極と電気的に同電位に接続された第2電極と、第1電極とは異なる電位を印加可能であり、かつ不純物領域に電気的に接続された第3電極とを備える。第1電極と不純物領域との間のショットキー障壁φBn1の高さは第2電極と不純物領域との間のショットキー障壁φBn2の高さよりも低い。第1電極および第2電極と、第3電極との電位差が変化することにより、第1電極と第3電極との間に電流を流す状態と、第1電極と第3電極との間に存在する不純物領域を空乏層化することによって第1電極と第3電極との間の電流経路を遮断する状態とを選択可能である。第1電極と不純物領域との間のショットキー障壁φBn1が、0.68eV<φBn1<1.05eVであり、かつ、250°Cの温度でも第1電極と不純物領域とのショットキー接触を確保できる。第2電極と不純物領域との間のショットキー障壁φBn2が、1.06eV<φBn2である。また、本発明の整流素子は、ワイドバンドギャップ半導体よりなる不純物領域と、不純物領域にショットキー接触した第1電極と、不純物領域にショットキー接触し、かつ第1電極と電気的に同電位に接続された第2電極と、第1電極とは異なる電位を印加可能であり、かつ不純物領域に電気的に接続された第3電極とを備えている。第1電極と不純物領域との間のショットキー障壁の高さは第2電極と不純物領域との間のショットキー障壁の高さよりも低い。第1電極および第2電極と、第3電極との電位差が変化することにより、第1電極と第3電極との間に電流を流す状態と、第1電極と第3電極との間に存在する不純物領域を空乏層化することによって第1電極と第3電極との間の電流経路を遮断する状態とを選択可能である。本発明の整流素子の製造方法は、炭化ケイ素よりなる不純物領域にショットキー接触するように第1電極を形成する工程と、不純物領域にショットキー接触し、かつ第1電極と電気的に同電位に接続するように、第1電極と不純物領域との間のショットキー障壁φBn1よりも不純物領域との間のショットキー障壁φBn2が高い第2電極を形成する工程と、第1電極とは異なる電位を印加可能であり、かつ不純物領域に電気的に接続するように、第3電極を形成する工程とを備える。第1電極および第2電極と、第3電極との電位差が変化することにより、第1電極と第3電極との間に電流を流す状態と、第1電極と第3電極との間に存在する不純物領域を空乏層化することによって第1電極と第3電極との間の電流経路を遮断する状態とを選択可能であるように、第2電極の材料が選択される。第1電極と不純物領域との間の前記ショットキー障壁φBn1が、0.68eV<φBn1<1.05eVであり、かつ、250°Cの温度でも第1電極と不純物領域とのショットキー接触を確保できる。第2電極と不純物領域との間のショットキー障壁φBn2が、1.06eV<φBn2である。また、本発明の整流素子の製造方法は、ワイドバンドギャップ半導体よりなる不純物領域にショットキー接触するように第1電極を形成する工程と、不純物領域にショットキー接触し、かつ第1電極と電気的に同電位に接続するように、第1電極と不純物領域との間のショットキー障壁よりも不純物領域との間のショットキー障壁が高い第2電極を形成する工程と、第1電極とは異なる電位を印加可能であり、かつ不純物領域に電気的に接続するように、第3電極を形成する工程とを備えている。第1電極および第2電極と、第3電極との電位差が変化することにより、第1電極と第3電極との間に電流を流す状態と、第1電極と第3電極との間に存在する不純物領域を空乏層化することによって第1電極と第3電極との間の電流経路を遮断する状態とを選択可能であるように、第2電極の材料が選択される。本発明の整流素子およびその製造方法によれば、第1電極御よび第2電極の電位が第3電極の電位よりも高い場合順方向電圧印加時には、第1電極と第3電極との間に存在する不純物領域ドリフト層に空乏化されていない部分ができ、この部分を電流経路として、第1電極と不純物領域とのショットキー障壁による電流が第1電極と第3電極との間に流れ始める。さらに、順方向印可電圧が高くなると、第2電極と不純物領域とのショットキー障壁による電流が加算される。一方、第3電極の電位が第1電極の電位よりも高い場合逆方向電圧印加時には、第2電極と不純物領域との間の空乏層が第1電極と第3電極との間に存在する不純物領域にも広がって、電流経路をなくし、第1電極と第3電極との間の電流を遮断する。このように、本発明の整流素子においては、第1電極と不純物領域との間および第2電極と不純物領域との間で構成される2つのショットキー障壁によって基本的に電流が制御される。概略的に言えば、順方向印可時では第1電極と不純物領域とによるショットキー障壁が、逆方向印可時では第2電極と不純物領域とによるショットキー障壁が、全体の電気的特性を担う構造となっている。特に、第2電極と不純物領域のショットキー障壁による空乏層が重要な働きを担い、わずかな大きさの順方向電圧で第1電極と第3電極との間に存在する不純物領域に空乏化されていない電流経路が形成されるように第2電極と不純物領域との組合せ調整することで、ショットキー障壁の小さい第1電極を介して電流が流れるため、定常損失を低減できる。また、逆方向印可時では不純物領域には第1電極を完全に包囲するように空乏層が存在して、漏れ電流を低減し、耐圧を向上させる。本発明の整流素子において好ましくは、不純物領域は凸部を有しており、凸部の上面において不純物領域と第1電極とがショットキー接触しており、かつ凸部の側面において不純物領域と第2電極とがショットキー接触している。上記製造方法において好ましくは、不純物領域に凸部を形成する工程をさらに備えている。第2電極を形成する工程において凸部の上面に第2電極を形成し、かつ第3電極を形成する工程において凸部の側面に第3電極を形成する。これにより、凸部の内部が第1電極と第3電極との間の電流経路として規定される。逆方向電圧印加時には、凸部の側面から内部へ空乏層が延び、凸部の内部が空乏層化される。したがって、上記電流経路を容易に遮断することができ、電流を制御し易くなる。また耐圧を向上することができる。本発明の整流素子において好ましくは、凸部における不純物領域の不純物濃度が凸部以外の不純物領域の不純物濃度よりも低い。これにより、逆方向電圧印加時に凸部内部へ空乏層が延びやすくなる。本発明の整流素子において好ましくは、凸部の上面および側面において不純物領域と第1電極とがショットキー接触している。上記製造方法において好ましくは、第2電極を形成する工程において凸部の上面および側面に第2電極を形成する。これにより、凸部の上面および側面に第1電極が形成されるので、凸部の上面にのみ第1電極を形成する場合に比べて不純物領域と接触する第1電極の表面積を増加することができる。したがって、第1電極を流れる電流の密度を低減することができるので、順方向電流の電流量を増加することができる。加えて、逆方向電圧印加時には、凸部の下部から内部へ空乏層が延びて、凸部の内部の電流経路が遮断される。したがって、電流を制御し易くなる。また耐圧を向上することができる。本発明の整流素子において好ましくは、上記のいずれかの整流素子を複数備えている。複数の整流素子における第1電極の各々は、平面的に見てマトリクス状あるいはストライプ状に形成されている。これにより、複数の上記整流素子が均一に形成される。本発明の整流素子において好ましくは、不純物領域は相対的に不純物濃度の高い高濃度不純物領域を有しており、かつ高濃度不純物領域と第1電極とがショットキー接触している。これにより、第2電極と不純物領域との間のショットキー障壁を低下させずに第1電極と不純物領域との間のショットキー障壁のみを低下させることができる。したがって、耐圧を低下させることなく定常損失を低下することができる。本発明の整流素子において好ましくは、不純物領域は互いに隣接するp型不純物領域とn型不純物領域とを有し、かつp型不純物領域と第2電極とがショットキー接触し、かつn型不純物領域と第1電極とがショットキー接触している。これにより、p型不純物領域とn型不純物領域との間の空乏層によって、第1電極と第3電極との間の電流経路を遮断することができる。したがって、逆方向電圧印加時には大きな空乏層が不純物領域内に形成されるので、耐圧を一層向上することができる。本発明の整流素子において好ましくは、n型不純物領域は相対的に不純物濃度の高いn型高濃度不純物領域を有しており、かつn型高濃度不純物領域と第1電極とがショットキー接触している。これにより、第2電極と不純物領域との間のショットキー障壁を低下させずに第1電極と不純物領域との間のショットキー障壁のみを低下させることができる。したがって、耐圧を低下させることなく定常損失を低下することができる。上記製造方法において好ましくは、不純物領域の表面を熱酸化することにより熱酸化膜を形成する工程と、熱酸化膜を除去する工程とをさらに備えている。これにより、不純物領域の表面の損傷部分を熱酸化膜とともに除去することができるので、不純物領域と、第1電極御よび第2電極との接触性が向上する。本発明の整流素子およびその製造方法によれば、定常損失を低減しつつ耐圧を向上することができる。以下、本発明の実施の形態について、図に基づいて説明する。実施の形態1図1は、本発明の実施の形態1における整流素子の構成を示す断面図である。なお、図1は、後述する図2および図3におけるI-I線に沿う断面図である。図1を参照して、整流素子10は、n半導体基板20と、不純物領域としてのn半導体層2と、第1電極としてのショットキー電極5と、第2電極としてのショットキー電極3と、Alアルミニウム電極7と、第3電極としてのカソード電極4とを備えている。n半導体基板20の表面上にはn半導体層2が形成されている。n半導体層2の主表面1a上における所定領域にはショットキー電極5が形成されており、平面的に見てショットキー電極5の周囲を取り囲むようにショットキー電極3が主表面1a上に形成されている図2参照。ショットキー電極3およびショットキー電極5は、互いに電気的に同電位に接続されており、共にn半導体層2にショットキー接触している。ショットキー電極3上にはAl電極7が形成されており、ショットキー電極5と、ショットキー電極3と、Al電極7とによってアノード電極8が構成されている。また、n半導体基板20の裏面1bにはカソード電極4が形成されている。カソード電極4と半導体基板20とはオーミック接触している。上記のn半導体基板20およびn半導体層2は、SiC、窒化ガリウムGaN、またはダイヤモンドなどのワイドバンドギャップ半導体よりなっている。図2は、本発明の実施の形態1における整流素子の平面レイアウトを示す図である。図1および図2を参照して、n半導体基板20の表面上に形成された低不純物濃度の領域であるn半導体層ドリフト層2の表面上に、矩形の平面形状を有する複数のショットキー電極5がマトリクス状に配列している。これらのマトリクス状のショットキー電極5を覆うように、n半導体層2の表面上にショットキー電極3が形成されている。また、ショットキー電極5の平面形状は、矩形である場合の他、多角形でもよいし、円であってもよい。図3は、本発明の実施の形態1における他の整流素子の平面レイアウトを示す図である。図1および図3を参照して、n半導体基板20の表面上に形成された低不純物濃度の領域であるn半導体層ドリフト層2の表面上に、細長い矩形の平面形状ストライプ状を有する複数のショットキー電極5が配列している。これらのストライプ状のショットキー電極5を覆うように、n半導体層2の表面上にショットキー電極3が形成されていてもよい。なお、図1~図3を参照して、整流素子10の具体的寸法はたとえば以下の通りである。n半導体層2の厚さd1は12μm以下であり、ショットキー電極5の厚さd2は約0.1μmであり、幅d3は約0.8μmである。n半導体基板20の厚さd4は約0.38mmである。また、隣り合うショットキー電極3同士の間隔d5は3μmである。また、n半導体基板20の不純物濃度は1×1019/cm3程度であり、n半導体層2の不純物濃度は1×1015/cm3程度である。本実施の形態の整流素子10において、ショットキー電極5とn半導体層2との間のショットキー障壁φBn1の高さはショットキー電極3とn半導体層2との間のショットキー障壁φBn2の高さよりも低い。また、n半導体層2の不純物濃度、使用温度、半導体材料によって、ショットキー障壁φBn1およびショットキー障壁φBn2の好ましい範囲は変化する。半導体材料として4H-SiCを用い、n半導体層2の不純物濃度がたとえば1×1014/cm3~1×1018/cm3である場合、ショットキー障壁φBn1が0.68eV<φBn1<1.05eVであることが好ましい。0.68eV<φBn1とすることで、250°Cの温度でもn半導体層2とショットキー電極5とのショットキー接触を確保することができる。また、φBn1<1.05eVとすることで、1A/cm3の電流を流すのに必要な電圧を0.3V以下にすることができる。ショットキー障壁φBn1が上記範囲となるショットキー電極3の材料としては、たとえばCu銅、Moモリブデン、Wタングステン、またはRuルテニウムなどが挙げられる。また、n半導体層2の不純物濃度がたとえば1×1015/cm3~1×1018/cm3である場合、ショットキー障壁φBn1が0.58eV<φBn1<0.95eVであることが好ましい。0.58eV<φBn1とすることで、250°Cの温度でもn半導体層2とショットキー電極5とのショットキー接触を確保することができる。また、φBn1<0.95eVとすることで、1A/cm3の電流を流すのに必要な電圧を0.2V以下にすることができる。ショットキー障壁φBn1が上記範囲となるショットキー電極3の材料としては、たとえばCrクロム、Fe鉄、Cu、Mo、またはWなどが挙げられる。さらに、n半導体層2の不純物濃度がたとえば1×1016/cm3~1×1018/cm3である場合、ショットキー障壁φBn1が0.48eV<φBn1<0.84eVであることが好ましい。0.48eV<φBn1とすることで、250°Cの温度でもn半導体層2とショットキー電極5とのショットキー接触を確保することができる。また、φBn1<0.84eVとすることで、1A/cm3の電流を流すのに必要な電圧を0.1V以下にすることができる。ショットキー障壁φBn1が上記範囲となるショットキー電極3の材料としては、たとえばTiチタン、Cr、Fe、Cu、Zn亜鉛、Mo、Teテルル、Snスズ、Pb鉛、またはWなどが挙げられる。一方、n半導体層2の不純物濃度がたとえば1×1014/cm3~1×1016/cm3である場合、ショットキー障壁φBn2が1.06eV<φBn2であることが好ましい。これにより、250°Cの温度における漏れ電流を1000μA/cm2以下とすることができる。ショットキー障壁φBn2が上記範囲となるショットキー電極5の材料としては、たとえばCoコバルト、Niニッケル、Geゲルマニウム、Seセレン、Te、Pdパラジウム、Rhロジウム、Irイリジウム、Pt白金、またはAu金などが挙げられる。また、n半導体層2の不純物濃度がたとえば1×1014/cm3~1×1017/cm3である場合、ショットキー障壁φBn2が1.16eV<φBn2であることが好ましい。これにより、250°Cの温度における漏れ電流を100μA/cm2以下とすることができる。ショットキー障壁φBn2が上記範囲となるショットキー電極5の材料としては、たとえばNi、Pd、Pt、Ir、またはAuなどが挙げられる。さらに、n半導体層2の不純物濃度がたとえば1×1014/cm3~1×1018/cm3である場合、ショットキー障壁φBn2が1.27eV<φBn2であることが好ましい。これにより、250°Cの温度における漏れ電流を10μA/cm2以下とすることができる。ショットキー障壁φBn2が上記範囲となるショットキー電極5の材料としては、たとえばNi、Pd、Pt、またはIrなどが挙げられる。次に、半導体表面と電極との間のショットキー障壁φBnの測定方法について説明する。始めに、ショットキー障壁φBnの大きさを測定したい半導体材料とショットキー電極の材料とを組合せたSBDを作製する。そして、このSBDに順方向および逆方向のアノード電圧をそれぞれ印加してその時に流れるアノード電流の大きさを測定し、アノード電圧とアノード電流との関係を調べる。この測定結果のうち、順方向のアノード電圧とアノード電流との関係は、通常、図4に示すようになる。図4を参照して、アノード電圧の大きい領域である領域Iでは、SBD自体の抵抗成分によってアノード電圧およびアノード電流が律則される。また、アノード電圧の小さい領域である領域IIでは、ショットキー障壁φBnによってアノード電圧およびアノード電流が律則される。以上のようなアノード電圧とアノード電流との関係を、望ましくは2つ以上の温度で調べる。本実施の形態では、-40°C、25°C室温、85°C、150°C、200°C、250°C、および300°Cの7つの温度でアノード電圧とアノード電流との関係を調べる。次に図5に示すように、領域IIにおける各温度での測定結果について、アノード電圧をアノード電流に対してセミログSemiLogプロットする。続いて、線形近似にて、アノード電圧とアノード電流との関係を近似する直線を引く。そして、この直線から、理想因子nおよび逆方向飽和電流Jsを規定する。ここで、SBDのアノード電圧とアノード電流との関係は、式1で表わされる。式1においてJnはアノード電流であり、Jsは逆方向飽和電流であり、qは電子素量であり、Vはアノード電圧であり、nは理想因子であり、kBはボルツマン定数であり、Tは絶対温度である。式1を変形して式2が得られる。式2より、図5で得られた直線の傾きが理想因子nとなり、直線の外挿の切片V=0の場合のアノード電流Jnが逆方向飽和電流Jsとなることが分かる。したがって、図5で得られた直線から、理想因子nおよび逆方向飽和電流Jsが規定される。次に図6に示すように、逆方向飽和電流Jsを温度q/kBTに対してセミログプロットする。そして、線形近似にて、逆方向飽和電流Jsと温度q/kBTとの関係を近似する直線を引き、ショットキー障壁φBnを規定する。ここで、SBDに関する理論ThermionicEmissionTheoryによれば、SBDのアノード電圧とアノード電流との関係は、式3で表わされる。式3において、Aはリチャードソン定数である。式3より、図6で得られた直線の傾きがショットキー障壁φBnとなることが分かる。したがって、図6で得られた直線から、ショットキー障壁φBnが規定される。整流素子10は、アノード電極8とカソード電極4との電位が変化することにより、ショットキー電極5とカソード電極4との間に電流を流す状態と、ショットキー電極5とカソード電極4との間に存在するn半導体層2を空乏層化することによってショットキー電極5とカソード電極4との間の電流経路を遮断する状態とを選択可能である。続いて、本実施の形態における整流素子10の具体的な動作原理について、図7~図9を用いて説明する。図7は、アノード電極とカソード電極とが同電位の状態における整流素子を説明するための図である。図7を参照して、アノード電極8とカソード電極4とが同電位であると、n半導体層2とショットキー電極3と間のショットキー障壁によって、n半導体層2内に空乏層9a、9bが形成される。なお、空乏層9a、9bの各々は、図示しない位置において繋がっていてもよい。空乏層9aは、n半導体層2とショットキー電極3との図中左側の境界面3aからn半導体基板20に向かって下方向に延びるともに、ショットキー電極5の真下に向かって横方向にも延びる。空乏層9aと同様に空乏層9bは、n半導体層2とショットキー電極3との図中右側の境界面3bからn半導体層2内を下方向にも横方向にも延びる。ここで、アノード電極8とカソード電極4とが同電位である場合、空乏層9aと空乏層9bとは、ショットキー電極5の真下における交差部分Cにおいてわずかに交差するように延びる。これにより、ショットキー電極3との接触部分以外のショットキー電極5の周囲が空乏層9a、9bによって覆われ、ショットキー電極5とカソード電極4との間に空乏層化されたn半導体層2が存在することになる。その結果、ショットキー電極5とカソード電極4との間の電流経路が遮断される。なお、図7の状態では、n半導体層2とショットキー電極5との間にショットキー障壁があり、ショットキー電極5との境界からn半導体層2の内部へ延びる空乏層以下、ショットキー電極5から延びる空乏層というも存在している。しかし、ショットキー電極5とn半導体層2との間のショットキー障壁φBn1は低いので、ショットキー電極5から延びる空乏層は小さい。このため、図7ではショットキー電極5から延びる空乏層の図示を省略している。整流素子10においては、アノード電極8とカソード電極4とが同電位の状態で空乏層9aと空乏層9bとがわずかに交差するように延びるように、ショットキー電極5の幅d3と、空乏層9a、9bの大きさとが規定されている。空乏層9a、9bの大きさは、ショットキー電極3の材料およびn半導体層2の不純物濃度により規定可能である。図8は、順方向電圧が印加された場合における整流素子を説明するための図である。図8を参照して、アノード電極8の電位がカソード電極4の電位よりも高いと順方向電圧が印加されると、空乏層9a、9bの各々は、図7の状態よりも図中横方向幅方向および図中上方向に収縮する。空乏層9a、9bが収縮すると、ショットキー電極5の真下のn半導体層2に空乏層化されていない部分電流経路ができる。図8において電流経路は幅dを有している。この電流経路を介して、ショットキー電極5とカソード電極4との間に電流Iが流れる。順方向電圧が大きくなる程、空乏層9a、9bの各々は収縮するので、電流経路の幅dは大きくなり、流れる電流の量が増加する。さらに順方向電圧が大きくなると、ショットキー電極3とn半導体層2との間のショットキー障壁からも電流が流れ、アノード電極8とカソード電極4の間に流れる電流はさらに増加する。上述のように整流素子10においては、アノード電極8とカソード電極4とが同電位の状態で、空乏層9aと空乏層9bとはわずかに交差するように延びている。このため、空乏層9a、9bが少しでも収縮すると、ショットキー電極5の真下のn半導体層2に電流経路ができて電流Iが流れる。したがって、整流素子10に印加される順方向電圧が小さくても、ショットキー障壁φBn1以上の順方向電圧が印加されれば、アノード電極8とカソード電極4との間に電流Iが流れる。図9は、逆方向電圧が印加される場合における整流素子を説明するための図である。図9を参照して、カソード電極4の電位がアノード電極8の電位よりも高いと逆方向電圧が印加されると、空乏層9aと空乏層9bとが一体化した空乏層9が深さ方向に延びる。このとき、ショットキー電極5とカソード電極4との間の電流経路は空乏層9により遮断されている。また、逆方向電圧がさらに大きくなると、ショットキー電極5とカソード電極4との間における空乏層9の厚さWが厚くなり、漏れ電流が減少する。上述のように整流素子10においては、整流素子10にアノード電極8とカソード電極4とが同電位の状態で、空乏層9aと空乏層9bとはわずかに交差するように延びている。このため、アノード電極8とカソード電極4とが同電位の状態で既にショットキー電極5とカソード電極4との間の電流経路が遮断されているので、印加される逆方向電圧が小さくても整流素子10には電流が流れない。続いて、本実施の形態における整流素子の製造方法について、図10~図13を用いて説明する。始めに図10を参照して、SiCよりなるn半導体基板20を準備する。n半導体基板20は、N窒素を不純物として1×1019/cm3の不純物濃度を有する。そして、たとえば厚さ12μm以下のSiCよりなるn半導体層2をn半導体基板20上にエピタキシャル成長させる。n半導体層2の成長は、たとえばCVDChemicalVaporDeposition法によって行なわれ、原料ガスとしてSiH4とC3H8とを用い、不純物ガスとして窒素ガスを用いて行なわれる。これにより、n半導体層2の不純物濃度がたとえば1×1015/cm3とされる。次に、ドライ酸素湿度の低い酸素を供給して、n半導体層2の主表面1aを1200°C程度の温度で熱酸化することによって、たとえば厚さ50nmの熱酸化膜23をn半導体層2の主表面1a上に形成する。次に図11を参照して、フッ酸などを用いてウェットエッチングすることにより、熱酸化膜23を除去し、n半導体層2の主表面1aを露出する。ここで、上記のように熱酸化膜23を形成してこの熱酸化膜23を除去することにより、主表面1aを熱酸化膜23とともに除去し、ショットキー電極3を清浄な表面上に形成することができる。続いて、たとえば蒸着法などを用いて、主表面1a全面に厚さ0.1μmのショットキー電極5となる膜を形成する。次に図12を参照して、ショットキー電極5となる膜の上に所定パターンのレジスト28を形成する。そして、このレジスト28をマスクとして、ショットキー電極5となる膜を、溶液を用いてウェットエッチングする。これにより、所定形状のショットキー電極5が形成される。次に図13を参照して、レジスト28を除去する。そして、たとえば蒸着法などを用いて、ショットキー電極5を覆うように厚さ0.1μm程度のショットキー電極3を主表面1a上に形成する。その後、たとえば蒸着法などを用いて、所定形状で厚さ3~5μmのAl電極7をショットキー電極3上に形成し、n半導体基板20の裏面1bにカソード電極4を形成する。以上の工程により、図3に示す整流素子10が完成する。本実施の形態の整流素子10によれば、順方向電圧印加時には、ショットキー電極5とカソード電極4との間に存在するn半導体層2に空乏層化されていない部分ができるので、この部分を電流経路としてショットキー電極5とカソード電極4との間に電流が流れる。ショットキー電極5とn半導体層2との間のショットキー障壁φBn1は低いので、順方向電流の立ち上がり電圧を低くすることができ、定常損失を低減することができる。また、逆方向電圧印加時には、ショットキー電極3とn半導体層2との間の空乏層が延びてショットキー電極5直下のn半導体層2を空乏層化する。これにより、ショットキー電極5とn半導体層2との間の電流経路が遮断される。ショットキー電極3とn半導体層2との間のショットキー障壁φBn2は高いので、逆方向電圧印加時には厚さWの厚い空乏層9がn半導体層2に形成される。これにより、アノード電極8とカソード電極4との間の漏れ電流を低減し、整流素子の耐圧を向上することができる。また、ショットキー電極3は平面的に見てショットキー電極5の周囲を取り囲むように形成されている。これにより、逆方向電圧印加時にはショットキー電極5の周囲から空乏層9a、9bが延びるので、ショットキー電極5とカソード電極4との電流経路を容易に遮断することができる。その結果、電流を制御しやすくなる。実施の形態2図14は、本発明の実施の形態2における整流素子の構成を示す断面図である。図14を参照して、本実施の形態の整流素子10aにおいては、n半導体基板20上のn半導体層2が主表面に凸部12を有している。凸部12は、n半導体層2の凸部12以外の領域に溝13を形成することによって形成されている。凸部12の上面12aにはショットキー電極5が形成されている。そして、ショットキー電極5と、凸部12の側面12bと、溝13の底面とを覆うように、ショットキー電極3が形成されている。これにより、凸部12の上面12aにおいてショットキー電極5とn半導体層2とがショットキー接触しており、凸部12の側面12bおよび溝13の底面においてショットキー電極3とn半導体層2とがショットキー接触している。ショットキー電極3の上にはAl電極7が形成されている。整流素子10aの具体的寸法はたとえば以下の通りである。凸部12の高さd6は1.5μm程度であり、幅d7は1μmである。n半導体層2の下面から溝13の底面までの厚さd8は12μm以下である。なお、これ以外の構成は実施の形態1における整流素子10の構成とほぼ同様である。よって、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。続いて、本実施の形態における整流素子10aの動作原理について、図15~図17を用いて説明する。図15は、アノード電極8とカソード電極4とが同電位の状態における整流素子を説明するための図である。図15を参照して、アノード電極8とカソード電極4とが同電位であると、n半導体層2とショットキー電極3との間のショットキー障壁によって、n半導体層2内に空乏層9a、9bが形成される。空乏層9aは、図中左側の側面12bから凸部12の内部へ図中右方向へ延び、かつ図中左側の溝13の底面から下方向へ延びる。空乏層9bは、図中右側の側面12bから凸部12の内部へ図中左方向へ延び、かつ図中左側の溝13の底面から下方向へ延びる。ここで、アノード電極8とカソード電極4とが同電位の場合、空乏層9aと空乏層9bとは、ショットキー電極5の真下における交差部分Cにおいてわずかに交差するように延びる。これにより、ショットキー電極5とカソード電極4との間に存在するn半導体層2、言い換えれば凸部12が空乏層化される。その結果、ショットキー電極5とカソード電極4との間の電流経路が遮断される。図16は、順方向電圧が印加された場合における整流素子を説明するための図である。図16を参照して、アノード電極8の電位がカソード電極4の電位よりも高いと順方向電圧が印加されると、空乏層9a、9bの各々は図15の状態よりも図中横方向幅方向および図中上方向に収縮する。特に空乏層9a、9bが図中横方向に収縮すると、凸部12の内部に空乏層化されていない部分電流経路ができる。図16において電流経路は幅dを有している。この電流経路を介して、ショットキー電極5とカソード電極4との間に電流Iが流れる。図17は、逆方向電圧が印加される場合における整流素子を説明するための図である。図17を参照して、カソード電極4の電位がアノード電極8の電位よりも高いと逆方向電圧が印加されると、空乏層9aと空乏層9bとが一体化した空乏層9が下方向に延びる。このとき、ショットキー電極5とカソード電極4との間の電流経路は空乏層9により遮断されている。また、逆方向電圧がさらに大きくなると、ショットキー電極3とカソード電極4との間に挟まれた空乏層9の厚さWが厚くなり、漏れ電流が減少する。続いて、本実施の形態における整流素子10aの製造方法について、図18~図22を用いて説明する。始めに実施の形態1と同様の製造工程を経て、図10に示す構造を得る。なお、n半導体層2のエピタキシャル成長の際、CVD法に用いる不純物ガスの割合を減らすことで、凸部12とされる部分n半導体層2の上部の不純物濃度をそれ以外の部分n半導体層2の下部の不純物濃度よりも低くして、逆方向電圧印加の際に凸部12内部へ空乏層が延びやすくしてもよい。この場合、たとえばn半導体層2の上部の不純物濃度は1×1015/cm3程度とされ、たとえばn半導体層2の下部の不純物濃度は1×1016/cm3程度とされる。また、図10におけるn半導体層2の厚さは13μm程度であることが好ましい。次に図18を参照して、たとえばCVD法を用いて、厚さ1μm程度のSiO2よりなる酸化膜24を熱酸化膜23上に形成する。そして、酸化膜24上に所定パターンのレジスト図示なしを形成する。そして、このレジストをマスクとして、酸化膜24、熱酸化膜23、およびn半導体層2の上部をたとえばRIEを用いてエッチングする。これにより、n半導体層2内に溝13が形成され、エッチングされなかった部分に凸部12が形成される。酸化膜24および熱酸化膜23のエッチングにはたとえばCF4系ガスが用いられ、n半導体層2のエッチングにはたとえばSF6とO2との混合ガスが用いられる。n半導体層2はたとえば2.5μmの深さだけエッチングされる。次に図19を参照して、フッ酸などの溶液を用いて、酸化膜24および熱酸化膜23を除去する。これにより、凸部12の上面12aが露出される。続いて、ドライ酸素を供給して、n半導体層2の表面を1200°C程度の温度で熱酸化することによって、凸部12の上面12aおよび側面12bと、溝13の底面とに、厚さ50nmの熱酸化膜25を形成する。次に図20を参照して、フッ酸などの溶液を用いて熱酸化膜25を除去し、n半導体層2の表面を清浄な表面にする。続いて、たとえば蒸着法などを用いて、凸部12の上面12aおよび側面12bと、溝13の底面とに、厚さ0.1μm程度のショットキー電極5となる膜を形成する。次に図21を参照して、ショットキー電極5となる膜の上に所定パターンのレジスト図示なしを形成する。そして、このレジストをマスクとして、溶液などを用いてショットキー電極5をエッチングする。これにより、凸部12の側面12bおよび溝13の底部に存在していたショットキー電極5となる膜が除去され、上面12aにショットキー電極5が形成される。次に図22を参照して、たとえば蒸着法などを用いて、ショットキー電極5と、凸部12の側面12bと、溝13の底面とを覆うように、厚さ0.1~0.2μm程度のショットキー電極3を形成する。その後、実施の形態1と同様の方法により、ショットキー電極3上にAl電極7を形成し、n半導体基板20の裏面1bにカソード電極4を形成する。以上の工程により、図14に示す整流素子10aが完成する。本実施の形態の整流素子10aによれば、凸部12の内部が電流経路として規定される。逆方向電圧印加時には、凸部12の側面12bから内部へ空乏層9a、9bが延び、凸部12の内部が空乏層化される。したがって、電流経路を容易に遮断することができ、電流を制御し易くなる。また耐圧を向上することができる。実施の形態3図23は、本発明の実施の形態3における整流素子の構成を示す断面図である。図23を参照して、本実施の形態の整流素子10bにおいては、溝13の底面上にショットキー電極3が形成されている。ショットキー電極3の端部は凸部12の側面12bに接触しており、これにより、ショットキー電極3の厚みの分だけショットキー電極3が凸部12の側面12b下部に形成されている。また、凸部12の上面および側面12b上部と、ショットキー電極3上とにショットキー電極5が形成されている。言い換えれば、凸部12の上面12aおよび側面12b上部においてn半導体層2とショットキー電極5とがショットキー接触しており、凸部12の側面12b下部においてn半導体層2とショットキー電極3とがショットキー接触している。整流素子10bの具体的寸法はたとえば以下の通りである。ショットキー電極5の図中縦方向の高さd9はたとえば1.0μmであり、ショットキー電極3の厚さd10はたとえば0.5μmである。なお、これ以外の構成は実施の形態2における整流素子10aの構成とほぼ同様である。よって、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。本実施の形態の整流素子10bは、凸部12の側面12b下部から延びる空乏層9a、9bによって、ショットキー電極5とカソード電極4との間に電流を流す状態と、ショットキー電極5とカソード電極4との間の電流経路を遮断する状態とを選択可能である。図23では、空乏層9a、9bによって電流経路が遮断された状態を示している。続いて、本実施の形態における整流素子10bの製造方法について、図24~図26を用いて説明する。始めに、実施の形態2の製造工程と同様の製造工程を経て、図19の構造を得る。次に図24を参照して、たとえばRIEにより熱酸化膜25を除去し、n半導体層2の表面を清浄な表面にする。続いて、たとえば蒸着法などを用いて、凸部12の上面12aおよび側面12bと、溝13の底面とに、厚さ0.5μmのショットキー電極3となる膜を形成する。溝13の底面のショットキー電極3となる膜を覆うように所定パターンのレジスト28を形成する。次に図25を参照して、このレジスト28をマスクとして、溶液などによりショットキー電極3となる膜をエッチングする。これにより、溝13の底部にショットキー電極3が形成される。次に図26を参照して、たとえば蒸着法などを用いて、ショットキー電極3と、凸部12の上面12aおよび側面12bとを覆うように、厚さ0.1μm程度のショットキー電極5を形成する。その後、実施の形態1と同様の方法により、ショットキー電極5上にAl電極7を形成し、半導体基板20の裏面1bにカソード電極4を形成する。以上の工程により、図23に示す整流素子10bが完成する。本実施の形態の整流素子10bによれば、凸部12の上面12aおよび側面12b上部においてショットキー電極5とn半導体層2とがショットキー接触するので、凸部の上面でのみショットキー接触する場合に比べてショットキー接触する電極の表面積を増加することができる。したがって、順方向電流の電流量を増加することができる。また、凸部12の側面12bにおいてn半導体層2とショットキー電極3とがショットキー接触しているので、凸部12の側面12bから空乏層9a、9bが延びることで凸部12の内部を空乏層化して、電流経路を容易に遮断することができるので、電流を制御し易くなる。また耐圧を向上することができる。実施の形態4図27は、本発明の実施の形態4における整流素子の構成を示す断面図である。図27を参照して、本実施の形態の整流素子10cの構成は、実施の形態1の整流素子10の構成と比較して、n半導体層2が高濃度不純物領域としてのn型半導体層2aを有している点において異なる。このn型半導体層2aは、n半導体層2に比べて不純物濃度が高く、ショットキー電極5の真下におけるn半導体層2の表面に形成されている。これにより、n型半導体層2aとショットキー電極5とがショットキー接触している。なお、これ以外の構成は実施の形態1における整流素子10の構成とほぼ同様である。よって、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。本実施の形態の整流素子10cによれば、ショットキー電極3と半導体層との間のショットキー障壁φBn2を低下させずにショットキー電極5と半導体層との間のショットキー障壁φBn1のみを低下させることができる。したがって、耐圧を低下させることなく定常損失を低下することができる。なお、本実施の形態と同様の効果は、たとえば以下の図28および図29に示す構成によっても得ることができる。図28に示す整流素子10dの構成は、実施の形態2の整流素子10aの構成と比較して、n半導体層2が高濃度不純物領域としてのn型半導体層2aを有している点において異なる。このn型半導体層2aは、n半導体層2に比べて不純物濃度が高く、凸部12の上面12aに形成されている。これにより、n型半導体層2aとショットキー電極5とがショットキー接触している。また、図29に示す整流素子10eの構成は、実施の形態3の整流素子10bの構成と比較して、n半導体層2が高濃度不純物領域としてのn型半導体層2aを有している点において異なる。n半導体層2に比べて相対的に不純物濃度が高く、凸部12の上面12aに形成されている。これにより、n型半導体層2aとショットキー電極5とがショットキー接触している。なお、本実施の形態では、高濃度不純物領域としてn型半導体層2aが形成されている場合について示したが、n半導体層2の代わりにp半導体層が形成されており、n型半導体層2aの代わりにp型不純物領域が形成されていても同様の効果を得ることができる。実施の形態5図30は、本発明の実施の形態5における整流素子の構成を示す断面図である。図30を参照して、本実施の形態の整流素子10fの構成は、実施の形態1の整流素子10の構成と比較して、n半導体層2がp型不純物領域としてのp型半導体層2bを有している点において異なる。このp型半導体層2bは溝13の底面凸部12の肩部に形成されており、p型半導体層2bとショットキー電極3とが電気的に接触している。また、n型不純物領域としてのn半導体層2は、凸部12の上面12aおよび側面12bにおいてショットキー電極5にショットキー接触している。p型半導体層2bとn半導体層2とは互いに隣接している。なお、これ以外の構成は実施の形態2における整流素子10aの構成とほぼ同様である。よって、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。本実施の形態の整流素子10fによれば、p型半導体層2bとn半導体層2との間の空乏層によって、ショットキー電極5とカソード電極4との間の電流経路を遮断することができる。これにより、逆方向電圧印加時には大きな空乏層がn半導体層2に形成されるので、耐圧を向上することができる。実施の形態6図31は、本発明の実施の形態6における整流素子の構成を示す断面図である。図31を参照して、本実施の形態の整流素子10gの構成は、実施の形態5の整流素子10fの構成と比較して、高濃度n型不純物領域としてのn型半導体層2aが形成されている点において異なる。このn型半導体層2aは、n半導体層2に比べて不純物濃度が高く、凸部12の上面12aに形成されている。これにより、n型半導体層2aとショットキー電極5とがショットキー接触している。なお、これ以外の構成は実施の形態2における整流素子10aの構成とほぼ同様である。よって、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。本実施の形態の整流素子10gによれば、ショットキー電極3と半導体層との間のショットキー障壁φBn2を低下させずにショットキー電極5と半導体層との間のショットキー障壁φBn1のみを低下させることができる。したがって、耐圧を低下させることなく定常損失を低下することができる。以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。