入力映像データを正極性/負極性アナログデータ電圧に変換して前記データラインに出力するデータ駆動回路と、前記データ電圧と同期するゲートパルスを前記ゲートラインに順次供給するゲート駆動回路と、前記入力映像データを前記データ駆動回路に供給し前記データ駆動回路と前記ゲート駆動回路の動作タイミングを制御し、あらかじめ貯蔵された基準データパターンと前記入力映像データを比べて一致可否を判定し、前記判定結果両者が同一であれば、第1問題パターンという認識下でホワイト階調データをカウントする動作をディセーブルさせると共に、前記データ駆動回路から出力される前記データ電圧の水平極性を水平1ドットインバージョンで制御し、前記判定結果両者が同一でなければ、第2問題パターンという認識下で前記カウントする動作をイネーブルさせ、カウント値に基づいて共通電圧のシフトを判断してこのシフト程度を最小化することができるように前記データ駆動回路から出力される前記データ電圧の水平極性を水平2ドットインバージョンで制御するタイミングコントローラとを備える液晶表示装置。前記タイミングコントローラは、前記第1問題パターンを検出するための第1問題パターン認識部と、前記第2問題パターンを検出するための第2問題パターン認識部と、前記第1問題パターン認識部からの第1問題パターンフラッグと前記第2問題パターン認識部からの第2問題パターンフラッグの論理状態によって水平極性制御信号の論理を決定する極性制御部とを備えることを特徴とする、請求項1記載の液晶表示装置。前記第1問題パターン認識部は、前記入力映像の1フレームデータの中で所定の大きさのサンプルデータを抽出した後、この抽出されたサンプルデータを前記基準データパターンとサブピクセル単位で比べて一致可否を判定し、前記判定結果両者が同一であれば、前記第1問題パターンフラッグをハイ論理で発生し、前記判定結果両者が同一でなければ、前記第1問題パターンフラッグをロー論理で発生することを特徴とする、請求項2記載の液晶表示装置。前記第2問題パターン認識部は、前記第1問題パターンフラッグがロー論理である時にだけイネーブルされる第1及び第2カウンターを利用し、前記入力映像データに水平1ドットインバージョンの極性パターンを1:1にマッピングし、正極性及び負極性にそれぞれマッピングされたホワイト階調データの個数をカウントし、前記データ電圧の極性を水平1ドットインバージョンに反転させる時、共通電圧がシフトされる量を指示する第1共通電圧シフト量を導出し、前記第1問題パターンフラッグがロー論理である時にだけイネーブルされる第3及び第4カウンターを利用し、前記入力映像データに水平2ドットインバージョンの極性パターンを1:1にマッピングし、正極性及び負極性にそれぞれマッピングされたホワイト階調データの個数をカウントし、前記データ電圧の極性を水平2ドットインバージョンに反転させる時、共通電圧がシフトされる量を指示する第2共通電圧シフト量を導出し、前記第1及び第2共通電圧シフト量を比べて第1共通電圧シフト量が第2共通電圧シフト量より大ければ、前記第2問題パターンフラッグをハイ論理で発生し、前記第1共通電圧シフト量が第2共通電圧シフト量より小さければ、前記第2問題パターンフラッグをロー論理で発生することを特徴とする、請求項2記載の液晶表示装置。前記極性制御部は、前記第1問題パターンフラッグがハイ論理で入力されるか、または前記第2問題パターンフラッグがロー論理で入力されれば、前記水平極性制御信号をロー論理で発生してドットインバージョンの変更なしにデフォルト値に指定された前記水平1ドットインバージョンで前記データ電圧の極性を制御し、前記第1問題パターンフラッグがロー論理で入力されて前記第2問題パターンフラッグがハイ論理で入力されれば、前記水平極性制御信号をハイ論理で発生してドットインバージョンを変更することで前記水平2ドットインバージョンで前記データ電圧の極性を制御することを特徴とする、請求項2記載の液晶表示装置。データラインとゲートラインが交差する液晶表示パネルと、デジタルビデオデータを正極性/負極性アナログデータ電圧に変換して前記データラインに出力するデータ駆動回路と、前記データ電圧と同期するゲートパルスを前記ゲートラインに順次供給するゲート駆動回路とを備える液晶表示装置の駆動方法において、Aあらかじめ貯蔵された基準データパターンと前記入力映像データを比べて一致可否を判定し、前記判定結果両者が同一であれば、第1問題パターンという認識下でホワイト階調データをカウントする動作をディセーブルさせると共に、前記データ駆動回路から出力される前記データ電圧の水平極性を水平1ドットインバージョンで制御する段階と、B前記判定結果両者が同一でなければ、第2問題パターンという認識下で前記カウントする動作をイネーブルさせ、カウント値に基づいて共通電圧のシフトを判断し、このシフト程度を最小化することができるように前記データ駆動回路から出力される前記データ電圧の水平極性を水平2ドットインバージョンで制御する段階とを含むことを特徴とする液晶表示装置の駆動方法。前記データ駆動回路から出力される前記データ電圧の水平極性を制御するための水平極性制御信号を発生する段階をさらに含み、前記水平極性制御信号は、第1問題パターンフラッグと第2問題パターンフラッグの論理状態によってその論理が決定されることを特徴とする、請求項6記載の液晶表示装置の駆動方法。前記段階Aにおいて、前記第1問題パターン認識のために、前記入力映像の1フレームデータの中で所定の大きさのサンプルデータを抽出した後、この抽出されたサンプルデータを前記基準データパターンとサブピクセル単位で比べて一致可否を判定し、前記判定結果両者が同一であれば、前記第1問題パターンフラッグをハイ論理で発生し、前記判定結果両者が同一でなければ、前記第1問題パターンフラッグをロー論理で発生することを特徴とする、請求項7記載の液晶表示装置の駆動方法。前記段階Bは、前記第1問題パターンフラッグがロー論理である時にだけイネーブルされる第1及び第2カウンターを利用し、前記入力映像データに水平1ドットインバージョンの極性パターンを1:1にマッピングし、正極性及び負極性にそれぞれマッピングされたホワイト階調データの個数をカウントして、前記データ電圧の極性を水平1ドットインバージョンに反転させる時、共通電圧がシフトされる量を指示する第1共通電圧シフト量を導出する段階と、前記第1問題パターンフラッグがロー論理である時にだけイネーブルされる第3及び第4カウンターを利用して、前記入力映像データに水平2ドットインバージョンの極性パターンを1:1にマッピングし、正極性及び負極性にそれぞれマッピングされたホワイト階調データの個数をカウントし、前記データ電圧の極性を水平2ドットインバージョンに反転させる時、共通電圧がシフトされる量を指示する第2共通電圧シフト量を導出する段階と、前記第1及び第2共通電圧シフト量を比べて第1共通電圧シフト量が第2共通電圧シフト量より大きければ、前記第2問題パターンフラッグをハイ論理で発生し、前記第1共通電圧シフト量が第2共通電圧シフト量より小さければ、前記第2問題パターンフラッグをロー論理で発生することを特徴とする、請求項8記載の液晶表示装置の駆動方法。前記水平極性制御信号は、前記第1問題パターンフラッグがハイ論理に入力されるか、または前記第2問題パターンフラッグがロー論理に入力されることに応答してロー論理で発生されることで、ドットインバージョンの変更なしにデフォルト値に指定された前記水平1ドットインバージョンで前記データ電圧の極性を制御し、前記第1問題パターンフラッグがロー論理に入力され、前記第2問題パターンフラッグがハイ論理に入力されることに応答してハイ論理で発生されることで、ドットインバージョンを変更し前記水平2ドットインバージョンで前記データ電圧の極性を制御することを特徴とする、請求項9記載の液晶表示装置の駆動方法。ところが、この方法でフリッカーパターンの認識を通じてドットインバージョンを変更すれば、フリッカーが現われないので共通電圧シフトを判断することができない。したがって、フリッカーパターンが入力される時、ドットインバージョンを変更すれば、共通電圧チューニング工程で共通電圧のシフト程度が分かりにくいので共通電圧を最適化しにくいという問題があった。そこで、本発明は、前記問題に鑑みてなされたものであり、本発明の目的とするところは、問題パターンが入力される時、画質が良いドットインバージョンに自動変更し、共通電圧のチューニングが可能になるようにした液晶表示装置とその駆動方法を提供するのにある。前記課題を解決するために、本発明に係る液晶表示装置は、入力映像データを正極性/負極性アナログデータ電圧に変換して前記データラインに出力するデータ駆動回路と、前記データ電圧と同期するゲートパルスを前記ゲートラインに順次供給するゲート駆動回路と、前記入力映像データを前記データ駆動回路に供給し前記データ駆動回路と前記ゲート駆動回路の動作タイミングを制御し、あらかじめ貯蔵された基準データパターンと前記入力映像データを比べて一致可否を判定し、前記判定結果両者が同一であれば、第1問題パターンという認識下でホワイト階調データをカウントする動作をディセーブルさせると共に、前記データ駆動回路から出力される前記データ電圧の水平極性を水平1ドットインバージョンで制御し、前記判定結果両者が同一でなければ、第2問題パターンという認識下で前記カウントする動作をイネーブルさせ、カウント値に基づいて共通電圧のシフトを判断してこのシフト程度を最小化することができるように前記データ駆動回路から出力される前記データ電圧の水平極性を水平2ドットインバージョンで制御するタイミングコントローラとを備える。また、本発明に係る液晶表示装置の駆動方法は、データラインとゲートラインが交差する液晶表示パネルと、デジタルビデオデータを正極性/負極性アナログデータ電圧に変換して前記データラインに出力するデータ駆動回路と、前記データ電圧と同期するゲートパルスを前記ゲートラインに順次供給するゲート駆動回路とを備える液晶表示装置の駆動方法において、Aあらかじめ貯蔵された基準データパターンと前記入力映像データを比べて一致可否を判定し、前記判定結果両者が同一であれば、第1問題パターンという認識下でホワイト階調データをカウントする動作をディセーブルさせると共に、前記データ駆動回路から出力される前記データ電圧の水平極性を水平1ドットインバージョンで制御する段階と、B前記判定結果両者が同一でなければ、第2問題パターンという認識下で前記カウントする動作をイネーブルさせ、カウント値に基づいて共通電圧のシフトを判断し、このシフト程度を最小化することができるように前記データ駆動回路から出力される前記データ電圧の水平極性を水平2ドットインバージョンで制御する段階とを含む。本発明に係る液晶表示装置及びその駆動方法は、シャットダウンパターン、スミアパターン、フリッカーパターンなどの多様な類型の問題パターンを前もって定義し、この中でフリッカーパターンを除いた他の問題パターンが入力される時、水平2ドットインバージョンで液晶表示装置を駆動し共通電圧のシフトを最小化することで画質を向上させる。そして、本発明は、問題パターンの中で例外的にフリッカーパターンが入力される時、液晶表示装置を水平1ドットインバージョンで駆動して共通電圧がシフトされた状態を維持させることで、共通電圧のチューニング工程ができるようにする。以下、図3乃至図14を参照して本発明の望ましい実施の形態に対して説明する。図3を参照すれば、本発明の実施の形態に係る液晶表示装置は、液晶表示パネル100、タイミングコントローラ101、データ駆動回路102、及びゲート駆動回路103を備える。データ駆動回路102は、複数のソースドライブICを含む。ゲート駆動回路103は複数のゲートドライブICを含む。液晶表示パネル100は、二枚のガラス基板の間に液晶層が形成される。液晶表示パネル100は、データライン105とゲートライン106の交差構造によってマトリックス状に配置された液晶セルを含む。液晶表示パネル100の下部ガラス基板には画素アレイが形成される。画素アレイは、データライン105とゲートライン106の交差部に形成された液晶セル、液晶セルの画素電極1に接続されたTFT、及びストレージキャパシターを含む。画素アレイは、図4乃至図6のように、多様な形態で具現することができる。液晶セルは、TFTに接続され画素電極1と共通電極2の間の電界によって駆動される。液晶表示パネル100の上部ガラス基板上には、ブラックマトリクス、カラーフィルターなどが形成される。液晶表示パネル100の上部ガラス基板と下部ガラス基板それぞれには、偏光板が附着し液晶のプレチルト角を設定するための配向膜が形成される。共通電極2は、TNモードとVAモードのような垂直電界駆動方式で上部ガラス基板上に形成され、IPSInPlaneSwitchingモードとFFSモードのような水平電界駆動方式で画素電極1と共に下部ガラス基板上に形成される。本発明で適用可能な液晶表示パネル100は、TNモード、VAモード、IPSモード、FFSモードだけではなく、どのようなの液晶モードでも具現することができる。本発明の液晶表示装置は、透過型液晶表示装置、半透過型液晶表示装置、反射型液晶表示装置などいずれの形態でも具現することができる。透過型液晶表装置と半透過型液晶表示装置ではバックライトユニットが必要である。バックライトユニットは直下型バックライトユニットまたはエッジ型バックライトユニットで具現することができる。タイミングコントローラ101は、システムボード104から入力された入力映像のデジタルビデオデータRGBをデータ駆動回路102に供給する。タイミングコントローラ101は、システムボード104から垂直同期信号Vsync、水平同期信号Hsync、データイネーブル信号、ドットクロックCLKなどのタイミング信号の入力を受けデータ駆動回路102とゲート駆動回路103の動作タイミングを制御するための制御信号を発生する。制御信号は、ゲート駆動回路103の動作タイムを制御するためのゲートタイミング制御信号、データ駆動回路102の動作タイミングとデータ電圧の垂直極性を制御するためのデータタイミング制御信号を含む。タイミングコントローラ101は、60Hzのフレーム周波数に入力されるデジタルビデオデータが60×iiは正の整数Hzのフレーム周波数で液晶表示パネルの画素アレイPAで再生されるようにゲートタイミング制御信号とデータタイミング制御信号の周波数を60×iHzのフレーム周波数基準に遞倍することができる。ゲートタイミング制御信号は、ゲートスタートパルス、ゲートシフトクロック、ゲート出力イネーブル信号などを含む。ゲートスタートパルスGSPは、一番目ゲートパルスを発生するゲートドライブICに印加されて一番目ゲートパルスが発生されるようにそのゲートドライブICを制御する。ゲートシフトクロックGSCは、ゲートドライブICに共通に入力されるクロック信号としてゲートスタートパルスGSPをシフトさせるためのクロック信号である。ゲート出力イネーブル信号GOEは、ゲートドライブICの出力を制御する。データタイミング制御信号は、ソーススタートパルス、ソースサンプリングクロック、垂直極性制御信号、水平極性制御信号HINV、及びソース出力イネーブル信号などを含む。ソーススタートパルスSSPは、データ駆動回路102のデータサンプリング開始タイミングを制御する。ソースサンプリングクロックSSCは、ライジングまたはポーリングエッジに基準しソースドライブICそれぞれでデータのサンプリングタイミングを制御するクロック信号である。垂直極性制御信号POLは、ソースドライブICそれぞれから順次出力されるデータ電圧の垂直極性を制御する。水平極性制御信号HINVは、ソースドライブICそれぞれのH_2DOTオプション端子に供給されソースドライブICそれぞれから共に出力されるデータ電圧の水平極性を制御する。垂直極性制御信号POLは、垂直2ドットインバージョンでデータ駆動回路102を制御する時、2水平期間周期で論理が反転され、垂直1ドットインバージョンでデータ駆動回路102を制御する時、1水平期間周期で論理が反転される。水平極性制御信号HINVは、水平2ドットインバージョンでデータ駆動回路102を制御する時、ハイ論理で発生し、水平1ドットインバージョンでデータ駆動回路102を制御する時、ロー論理が発生する。ソース出力イネーブル信号SOEは、データ駆動回路102の出力タイミングを制御する。データ駆動回路102に入力されるデジタルビデオデータがminiLVDSインターフェイス規格に伝送されれば、ソーススタートパルスSSPとソースサンプリングクロックSSCは省略される。タイミングコントローラ101は、入力映像データにおいて多様な類型の問題パターンを認識し、その問題パターンが検出される時、ドットインバージョンを変更する。例えば、タイミングコントローラ101は、問題パターンの中でシャットダウンパターンやスミアパターンが認識されれば、水平極性制御信号HINVをハイ論理に反転させ、液晶表示パネル100のドットインバージョンを水平2ドットインバージョンに変更する。例外的に、タイミングコントローラ101は、図11及び図12のようなフリッカーパターンを認識すればドットインバージョンを変更しない。これは、共通電圧チューニング工程で共通電圧Vcomのシフト程度を認識するようにするためである。データ駆動回路102のソースドライブICそれぞれは、シフトレジスター、ラッチ、デジタルアナログ変換器、出力バッファーなどを含む。データ駆動回路102は、タイミングコントローラ101の制御下でデジタルビデオデータRGBをラッチする。そして、データ駆動回路102は、垂直極性制御信号POLに応答し、デジタルビデオデータRGBをアナログ正極性/負極性ガンマ補償電圧に変換し、データ電圧の極性を反転させ、水平極性制御信号HINVによって決定された水平ドットインバージョンの極性パターンを有するデータ電圧を共に出力する。ゲート駆動回路103は、シフトレジスターとレベルシフトを利用し、ゲートタイミング制御信号によってゲートパルスをゲートライン106に順次供給する。図4乃至図6は、画素アレイの多様な例を示す等価回路である。図4の画素アレイは、大部分の液晶表示装置で適用される画素アレイとしてデータラインD1~D6とゲートラインG1~G4が交差する。この画素アレイにおいて、赤色サブピクセルR、緑色サブピクセルG及び青色サブピクセルBそれぞれはコラム方向に沿って配置される。TFTそれぞれは、ゲートラインG1~G4からのゲートパルスに応答し、データラインD1~D6からのデータ電圧をデータラインD1~D6の左側に配置された液晶セルの画素電極に供給する。図4に示された画素アレイにおいて、1ピクセルはコラム方向と直交するロー方向に沿って隣合う赤色サブピクセルR、緑色サブピクセルG及び青色サブピクセルBを含む。図4に示された画素アレイの解像度がm×nm、nは正の整数である時、m×3個のデータラインとn個のゲートラインが必要である。この画素アレイのゲートラインそれぞれには、データ電圧と同期する1水平期間のゲートパルスが順次供給される。図5に示された画素アレイは、図4に示された画素アレイに比べて同一解像度で必要なデータラインの個数を1/2に減らすことができ、必要なソースドライブICの個数も1/2に減らすことができる。この画素アレイにおいて、赤色サブピクセルR、緑色サブピクセルG及び青色サブピクセルBそれぞれはコラム方向に沿って配置される。図5に示された画素アレイにおいて、1ピクセルはコラム方向と直交するライン方向に沿って隣合う赤色サブピクセルR、緑色サブピクセルG及び青色サブピクセルBを含む。図5に示された画素アレイにおいて、左右で隣合う液晶セルは同一であるデータラインを共有し、そのデータラインを通じて時分割方式に供給されるデータ電圧を連続に充電する。データラインD1~D4の左側に配置された液晶セルとTFTをそれぞれ第1液晶セルと第1TFTT1で定義し、データラインD1~D4の右側に配置された液晶セルとTFTをそれぞれ第2液晶セルと第2TFTT2で定義し、TFTの接続関係を説明すれば次のとおりである。第1TFTT1は、奇数ゲートラインG1、G3、G5、G7からのゲートパルスに応答し、データラインD1~D4からのデータ電圧を第1液晶セルの画素電極に供給する。第1TFTT1のゲート電極は、奇数ゲートラインG1、G3、G5、G7に接続され、ドレーン電極は、データラインD1~D4に接続される。第1TFTT1のソース電極は、第1液晶セルの画素電極に接続される。第2TFTT2は、偶数ゲートラインG2、G4、G6、G8からのゲートパルスに応答し、データラインD1~D4からのデータ電圧を第2液晶セルの画素電極に供給する。第2TFTT2のゲート電極は、偶数ゲートラインG2、G4、G6、G8に接続され、ドレーン電極は、データラインD1~D4に接続される。第2TFTT2のソース電極は、第2液晶セルの画素電極に接続される。図6に示された画素アレイの解像度がm×nであるの時mかける3ここで、3はRGB/2個のデータラインと2n個のゲートラインが必要である。この画素アレイPAのゲートラインそれぞれにはデータ電圧と同期する1/2水平期間のゲートパルスが順次供給される。図6に示された画素アレイは図4に示された画素アレイに比べて同一解像度で必要なデータラインの個数を1/3で減らすことができるし、必要なソースドライブICの個数も1/3で減らすことができる。この画素アレイで赤色サブピクセルR、緑色サブピクセルG及び青色サブピクセルBそれぞれはライン方向に沿って配置される。図6に示された画素アレイで1ピクセルはコラム方向に沿って隣合う赤色サブピクセルR、緑色サブピクセルG及び青色サブピクセルBを含む。TFTそれぞれはゲートラインG1~G6からのゲートパルスに応答しデータラインD1~D6からのデータ電圧をデータラインD1~D6の左側に配置された液晶セルの画素電極に供給する。図6に示された画素アレイPAの解像度がm×nである時、m個のデータラインと3n個のゲートラインが必要である。この画素アレイPAのゲートラインそれぞれにはデータ電圧と同期する1/3水平期間のゲートパルスが順次供給される。図7及び図8は、タイミングコントローラ101で問題パターン認識と極性制御部分を示すブロック図である。図9は、入力映像の1フレームデータの中でサンプリングされた一部データを示し、図10は、フリッカーパターンの検出に利用される基準データパターンを示す。図7を参照すれば、タイミングコントローラ101は、入力映像データから多様な問題パターンの中でフリッカーパターンを検出する第1問題パターン認識部71、フリッカーパターン以外の問題パターンを検出する第2問題パターン認識部72、及び極性制御部73を備える。第1問題パターン認識部71は、入力映像データがフリッカーパターンであるかを検出するために、図9のように、比較器11、メモリー712及びフリッカーパターン判定部713を含む。メモリー712は、フリッカーパターンの検出に利用され、所定の大きさ、例えば、図10のような4ピクセルP1~P4×4ラインL1~L4の基準データパターンをあらかじめ貯蔵する。メモリー712は、タイミングコントローラ101の内部レジスターで代替することができる。比較器711は、入力映像の1フレームデータの中で所定の大きさのデータ、例えば、図9のように、8ピクセルP1~P8×8ラインL1~L4のサンプルデータを抽出する。そして、このサンプルデータとメモリー712に貯蔵された基準データパターンをサブピクセル単位で比べる。フリッカーパターン判定部713は、比較器711から入力される比較結果に基づいてサンプルデータが基準データパターンに一致するか否かを判定する。サンプルデータと基準データパターンが同一であれば、フリッカーパターン判定部713は、入力映像データを共通電圧シフトを誘発するフリッカーパターンとして認識し、第1問題パターンフラッグFL1を第1論理で発生し、第2問題パターン認識部72の動作をディセーブルさせる。反面、サンプルデータと基準データパターンが同一でなければ、フリッカーパターン判定部713は、入力映像データがフリッカーパターンがないと判定し、第1問題パターンフラッグFL1を第2論理で発生して、第2問題パターン認識部72の動作をイネーブルさせる。第2問題パターン認識部72は、フリッカーパターン以外の問題パターンを検出するために第1乃至第4カウンター721~724と共通電圧シフト判定部725を含む。第1カウンター721乃至第4カウンター724のカウンティング動作は、フリッカーパターン判定部713から入力される第1問題パターンフラッグFL1がロー論理である時にだけイネーブルされる。第1カウンター721は、入力映像データに水平1ドットインバージョンの極性パターンを1:1にマッピングし、正極性にマッピングされたホワイト階調データの個数をカウントする。第2カウンター722は、入力映像データに水平1ドットインバージョンの極性パターンを1:1にマッピングし、負極性にマッピングされたホワイト階調データの個数をカウントする。第3カウンター723は、入力映像データに水平2ドットインバージョンの極性パターンを1:1にマッピングし、正極性にマッピングされたホワイト階調データの個数をカウントする。第4カウンター724は、入力映像データに水平2ドットインバージョンの極性パターンを1:1にマッピングし、負極性にマッピングされたホワイト階調データの個数をカウントする。共通電圧シフト判定部725は、第1カウンター721及び第2カウンター722から1ラインのデータに対するカウント累積値の入力を受け、正極性にマッピングされたホワイト階調データの個数と、負極性にマッピングされたホワイト階調データの個数の差を算出し、その算出結果を所定の基準値と比べる。そして、この比較結果を通じて、共通電圧シフト判定部725は、入力映像のデータ電圧の極性を水平1ドットインバージョンに反転させる時、共通電圧がシフトされる量を指示する第1共通電圧シフト量を導出する。共通電圧シフト判定部725は、第3カウンター723及び第4カウンター724から1ラインのデータに対するカウント累積値の入力を受け、正極性にマッピングされたホワイト階調データの個数と、負極性にマッピングされたホワイト階調データの個数の差を算出し、その算出結果を所定の基準値と比べる。そして、この比較結果を通じて、共通電圧シフト判定部725は、入力映像のデータ電圧の極性を水平2ドットインバージョンに反転させる時、共通電圧がシフトされる量を指示する第2共通電圧シフト量を導出する。共通電圧シフト判定部725は、第1共通電圧シフト量と第2共通電圧シフト量を比べ、第1共通電圧シフト量が第2共通電圧シフト量より大きければ、入力映像データがフリッカーパターン以外の問題パターンと認識し、第2問題パターンフラッグFL2をハイ論理で発生し、反対に、第1共通電圧シフト量が第2共通電圧シフト量より小さければ、入力映像データが正常データであると認識し、第2問題パターンフラッグFL2をロー論理で発生する。極性制御部73は、第1問題パターン認識部71から入力される第1問題パターンフラッグFL1と、第2問題パターン認識部72から入力される第2問題パターンフラッグFL2の論理状態によって水平極性制御信号HINVの論理を決定する。極性制御部73は、第1問題パターンフラッグFL1がハイ論理で入力されれば、水平極性制御信号HINVをロー論理で発生し、ドットインバージョンの変更なしにソースドライブICでデフォルト値で指定された水平1ドットH1Dotインバージョンでデータ電圧の極性を制御する。極性制御部73は、第1問題パターンフラッグFL1がロー論理で入力され、第2問題パターンフラッグFL2がハイ論理に入力されれば、水平極性制御信号HINVをハイ論理で発生し、ドットインバージョンを変更することで水平2ドットH2Dotインバージョンでデータ電圧の極性を制御する。極性制御部73は、第1問題パターンフラッグFL1及び第2問題パターンフラッグFL2がすべてロー論理で入力されれば、水平極性制御信号HINVをロー論理で発生し、ドットインバージョンの変更なしに水平1ドットH1Dotインバージョンでデータ電圧の極性を制御する。一方、極性制御部73は、問題パターンフラッグFL1、問題パターンフラッグFL2の論理によって水平極性制御信号HINVとともに垂直極性制御信号POLの論理反転周期を異なるよう変更することもできる。図11は、フリッカーパターンでドットインバージョンによってデータの極性偏重と共通電圧シフトを示す図である。図12は、多様な問題パターンに対しドットインバージョンを変更した例を示す図である。図11及び図12を参照すれば、シャットダウンパターンは、ホワイト階調のピクセルデータとブラック階調のピクセルデータが1ピクセル単位に交互するデータである。スミアパターンは、ホワイト階調のピクセルデータとブラック階調のピクセルデータが2ピクセル単位に交互するデータである。フリッカーパターンは、第4iiは正の整数1ラインLINE1、LINE5、LINE9でN番目ピクセルデータのRデータとN1番目ピクセルデータのGデータがホワイト階調データであり、第4i3ラインLINE3、LINE7、LINE11でN番目ピクセルデータのGデータとN1番目ピクセルデータのRデータがホワイト階調データであり、残りデータはブラック階調であるデータである。本発明は、前述のように、シャットダウンパターン、スミアパターン及びフリッカーパターンなどの多様な類型の問題パターンを前もって定義して、この中でフリッカーパターンを除いた他の問題パターンが入力される時、図12のように、水平2ドットインバージョンで液晶表示装置を駆動し、共通電圧のシフトを最小化する。そして、本発明は、問題パターンの中で例外的にフリッカーパターンが入力される時、液晶表示装置を水平1ドットインバージョンで駆動し、図11のように、共通電圧がシープされた状態を維持させることで、共通電圧チューニング工程で共通電圧を最適化することができるようにする。図13及び図14は、本発明の実施の形態に係る液晶表示装置の駆動方法を示す流れ図てある。図13及び図14を参照すれば、タイミングコントローラは、入力映像の1フレームデータの中で所定の大きさのサンプルデータをメモリーに既に貯蔵されたフリッカーパターン検出のための基準データパターンとサブピクセル単位で比べ、サンプルデータが基準データパターンに一致するか否かを判定するS10~S30。サンプルデータが基準データパターンと同一であればS30のYes、タイミングコントローラは、入力映像データを共通電圧シフトを誘発するフリッカーパターンとして認識し、第1問題パターンフラッグをハイ論理で発生し、ホワイト階調データが表示されるホワイトピクセルの優勢極性をカウントするためのカウンターの動作をディセーブルさせ、水平極性制御信号をロー論理で発生し、ドットインバージョンの変更なしにソースドライブICでデフォルト値で指定された水平1ドットH1Dotインバージョンでデータ電圧の極性を制御するS40、S50。サンプルデータが基準データパターンと同一でなければS30のNo、タイミングコントローラは、入力映像データがフリッカーパターンではないと判定し、第1問題パターンフラッグをロー論理で発生し、ホワイト階調データが表示されるホワイトピクセルの優勢極性をカウントするためのカウンターの動作をイネーブルさせる。タイミングコントローラは、入力映像データに水平1ドットインバージョンの極性パターンを1:1にマッピングし、正極性及び負極性にそれぞれマッピングされたホワイト階調データの個数をカウントし、入力映像のデータ電圧の極性を水平1ドットインバージョンに反転させる時、共通電圧がシフトされる量を指示する第1共通電圧シフト量を導出する。また、タイミングコントローラは、入力映像データに水平2ドットインバージョンの極性パターンを1:1にマッピングし、正極性及び負極性にそれぞれマッピングされたホワイト階調データの個数をカウントし、入力映像のデータ電圧の極性を水平2ドットインバージョンに反転させる時、共通電圧がシフトされる量を指示する第2共通電圧シフト量を導出するS60、S70。タイミングコントローラは、第1共通電圧シフト量と第2共通電圧シフト量を比べる。S80第1共通電圧シフト量が第2共通電圧シフト量より大きければS80のYes、タイミングコントローラは、入力映像データがフリッカーパターン以外の問題パターンであると認識し、第2問題パターンフラッグをハイ論理で発生する。そして、水平極性制御信号をハイ論理で発生し、ドットインバージョンを変更することで水平2ドットH2Dotインバージョンでデータ電圧の極性を制御するS90。一方、第1共通電圧シフト量が第2共通電圧シフト量より小さければS80のNo、タイミングコントローラは、入力映像データが正常データであると認識し、第2問題パターンフラッグをロー論理で発生する。そして、水平極性制御信号をロー論理で発生し、ドットインバージョンの変更なしに水平1ドットH1Dotインバージョンでデータ電圧の極性を制御するS100。以上説明した内容を通じて、当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されるのではなく、特許請求の範囲によって決められなければならない。