"一方の主表面を含むように第1導電型領域を有し、炭化珪素からなる基板を準備する工程と、前記主表面を含む領域に第2導電型領域を形成する工程と、前記第2導電型領域が形成された前記基板を、1250°C以上の温度で加熱することにより、前記第1導電型領域から前記第2導電型領域にわたり前記主表面上に酸化膜を形成する工程と、前記主表面の少なくとも一部が露出するように前記酸化膜を除去する工程と、前記酸化膜を除去することにより露出した前記主表面上に接触するショットキー電極を形成する工程とを備える、半導体装置の製造方法。前記酸化膜を形成する工程では、前記基板を1300°C以上の温度で加熱することにより、前記主表面上に前記酸化膜が形成される、請求項1に記載の半導体装置の製造方法。前記酸化膜を除去する工程では、前記主表面の一部が露出するように前記酸化膜が除去され、前記ショットキー電極を形成する工程では、前記酸化膜を除去することにより露出した前記主表面および前記酸化膜上に接触する前記ショットキー電極が形成される、請求項1または2に記載の半導体装置の製造方法。前記酸化膜が除去される工程より前に、前記酸化膜が形成された前記基板を窒素を含む雰囲気中において加熱する工程をさらに備える、請求項3に記載の半導体装置の製造方法。前記酸化膜を形成する工程では、0.1μm以上の厚みを有する前記酸化膜が形成される、請求項3または4に記載の半導体装置の製造方法。前記酸化膜を除去する工程では、前記主表面の全面が露出するように前記酸化膜が除去される、請求項1または2に記載の半導体装置の製造方法。前記ショットキー電極を形成する工程では、Ti、W、Mo、Ni、Ta、AlおよびAuからなる群より選択される少なくとも一を含む前記ショットキー電極が形成される、請求項1~6のいずれか1項に記載の半導体装置の製造方法。SBDやJBSの耐圧特性のさらなる向上という観点から、基板とショットキー電極との接触状態をさらに良化させることが可能な製造方法が必要となる。本発明は、上記課題に鑑みてなされたものであり、その目的は、耐圧特性を向上させることが可能な半導体装置の製造方法を提供することである。本発明の半導体装置の製造方法は、一方の主表面を含むように第1導電型領域を有し、炭化珪素からなる基板を準備する工程と、上記主表面を含む領域に第2導電型領域を形成する工程と、第2導電型領域が形成された基板を、1250°C以上の温度で加熱することにより、第1導電型領域から第2導電型領域にわたり上記主表面上に酸化膜を形成する工程と、上記主表面の少なくとも一部が露出するように酸化膜を除去する工程と、酸化膜を除去することにより露出した上記主表面上に接触するショットキー電極を形成する工程とを備えている。本発明者は、半導体装置の耐圧特性を向上させるための方策について詳細な検討を行い、以下のような知見を得て本発明に想到した。本発明者は、半導体装置の製造方法において、基板を加熱して酸化膜を形成する際、第1導電型領域および第2導電型領域における酸化膜の形成速度が異なることに起因して、酸化膜を除去することにより露出する基板の上記主表面あるいは基板と酸化膜との界面における粗さが悪化することを見出した。そして、本発明者は、1250°C以上の温度で基板を加熱して酸化膜を形成することにより、上述のような酸化膜の形成速度の導電型に対する依存性が低減され、その結果上記粗さを低減可能となることをさらに見出し、本発明に想到した。本発明に従った半導体装置の製造方法では、酸化膜を形成する工程において1250°C以上の温度で基板が加熱されるため、酸化膜の形成速度の導電型に対する依存性が低減され、膜厚のばらつきが抑制された酸化膜を形成することができる。そのため、酸化膜を除去することにより露出する基板の上記主表面の表面粗さが低減され、その結果、基板と基板の上記主表面上に形成されるショットキー電極との良好な接触状態を得ることができる。したがって、本発明に従った半導体装置の製造方法によれば、基板とショットキー電極との良好な接触状態を得ることにより、耐圧特性を向上させることが可能な半導体装置の製造方法を提供することができる。上記半導体装置の製造方法において、酸化膜を形成する工程では、基板を1300°C以上の温度で加熱することにより、上記主表面上に酸化膜が形成されてもよい。これにより、形成される酸化膜の膜厚のばらつきをより効果的に抑制することができる。上記半導体装置の製造方法において、酸化膜を除去する工程では、上記主表面の一部が露出するように酸化膜が除去されてもよい。また、ショットキー電極を形成する工程では、酸化膜を除去することにより露出した上記主表面および酸化膜上に接触するショットキー電極が形成されてもよい。このようにすることにより、残存した酸化膜を電界緩和FPFieldPlateとして機能させることが可能となり、その結果半導体装置の耐圧特性をより向上させることができる。また、基板を加熱することにより酸化膜を形成する工程が実施された後に当該酸化膜上にさらに酸化膜を堆積する工程が実施されてもよく、また上記酸化膜を除去する工程では、基板の上記主表面の一部が露出するように、基板を加熱することにより形成された酸化膜と当該酸化膜上に堆積された酸化膜とが除去されてもよい。これにより、より厚い酸化膜を残存させることが可能となり、酸化膜の電界緩和FPとしての機能をより向上させることができる。上記半導体装置の製造方法は、酸化膜が除去される工程より前に、酸化膜が形成された基板を窒素を含む雰囲気中において加熱する工程をさらに備えていてもよい。これにより、酸化膜と基板を構成する炭化珪素との界面を含む領域に存在する界面準位を低減することができる。その結果、半導体装置の耐圧特性をさらに向上させることができる。上記半導体装置の製造方法において、酸化膜を形成する工程では、0.1μm以上の厚みを有する酸化膜が形成されてもよい。このように、酸化膜の厚みは、実用的に適切な範囲内に設定することができる。上記半導体装置の製造方法において、酸化膜を除去する工程では、上記主表面の全面が露出するように酸化膜が除去されてもよい。これにより、電界緩和FPとして機能する酸化膜を有さない半導体装置を容易に製造することができる。上記半導体装置の製造方法において、ショットキー電極を形成する工程では、Ti、W、Mo、Ni、Ta、AlおよびAuからなる群より選択される少なくとも一を含むショットキー電極が形成されてもよい。このように、ショットキー電極を構成する金属としては、基板に対してショットキー接触することが可能な種々の金属を採用することができる。以上の説明から明らかなように、本発明に従った半導体装置の製造方法によれば、耐圧特性を向上させることが可能な半導体装置の製造方法を提供することができる。以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。実施の形態1まず、本発明の一実施の形態である実施の形態1に係る半導体装置の製造方法について、図1~図8を参照して説明する。図1を参照して、まず、工程S10として、基板準備工程が実施される。この工程S10では、以下に説明する工程S11およびS12が実施されることにより、炭化珪素からなる基板10が準備される。まず、工程S11として、ベース基板準備工程が実施される。この工程S11では、図2を参照して、たとえば4H-SiCからなるインゴット図示しないをスライスすることにより、炭化珪素からなり導電型がn型のベース基板11が準備される。次に、工程S12として、エピタキシャル成長層形成工程が実施される。この工程S12では、図2を参照して、まず、エピタキシャル成長により、ベース基板11の主表面11A上に導電型がn型の電界停止層12が形成される。そして、同様にエピタキシャル成長により、電界停止層12のベース基板11とは反対側の主表面上に導電型がn型の半導体層13が形成される。このようにして、ベース基板11と、電界停止層12と、半導体層13とからなり、主表面10Aを有する基板10が準備される。次に、工程S20として、イオン注入工程が実施される。この工程S20では、図3を参照して、まず、たとえばAlアルミニウムイオンが、図中矢印に示すように半導体層13内に注入されることにより、導電型がp型のp領域15が形成される。次に、たとえばAlイオンが、半導体層13内のp領域15よりも外縁側に注入されることにより、導電型がp型のガードリング領域16が形成される。そして、たとえばPリンイオンが、半導体層13内のガードリング領域16よりも外縁側に注入されることにより、導電型がn型のフィールドストップ領域17が形成される。このようにして、基板10の主表面10Aを含む領域にp型第2導電型領域としてのp領域15およびガードリング領域16、ならびにn型第1導電型領域としてのフィールドストップ領域17が形成される。別の観点から説明すると、p領域15と、p領域15を取り囲むガードリング領域16と、p領域15およびガードリング領域16を取り囲むフィールドストップ領域17とが、基板10の主表面10Aを含む領域に形成される。また、半導体層13のうちp領域15、ガードリング領域16およびフィールドストップ領域17のいずれも形成されない領域はドリフト領域14となり、フィールドストップ領域17とともにn型領域を構成する。なお、この工程S20では、たとえばSiO2二酸化珪素からなるマスクを基板10の主表面10A上に形成した上でイオン注入を実施することにより、図3に示すように半導体層13内の所望の位置に不純物領域を形成することができる。次に、工程S30として、活性化アニール工程が実施される。この工程S30では、たとえば1700°Cの温度で30分間基板10を加熱することにより、上記工程S20にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。次に、工程S40として、酸化膜形成工程が実施される。この工程S40では、図4を参照して、たとえばSiO2二酸化珪素からなる酸化膜20が、基板10の主表面10Aを覆うように形成される。具体的には、酸素を含む雰囲気中において、1250°C以上の温度で基板10を加熱することにより、n型領域としてのドリフト領域14およびフィールドストップ領域17からp型領域としてのp領域15およびガードリング領域16にわたり主表面10A上に酸化膜20が形成される。次に、工程S50として、窒化処理工程が実施される。この工程S50では、たとえばNO一酸化窒素、NO2二酸化窒素あるいはN2O亜酸化窒素などの窒素原子を含むガスを含有する雰囲気中において基板10を加熱することにより、酸化膜20と基板10を構成する炭化珪素との界面を含む領域に窒素原子が導入される。この工程S50は、本発明の半導体装置の製造方法において必須の工程ではないが、これを実施することにより、酸化膜20と基板10を構成する炭化珪素との界面を含む領域に存在する界面準位を低減することができる。その結果、JBS1の耐圧特性をより向上させることができる。また、上記窒素原子の導入が完了した後、たとえばCVDChemicalVaporDeposition法により、酸化膜20上にさらにSiO2二酸化珪素が堆積されてもよい。これも本発明の半導体装置の製造方法において必須ではないがこれを実施することにより、より厚い酸化膜20を形成することができる。次に、工程S60として、オーミック電極形成工程が実施される。この工程S60では、図5を参照して、まず、たとえばスパッタリングにより、Niからなる金属膜図示しないが、ベース基板11の主表面11Aとは反対側の主表面11B上に形成される。そして、たとえば1000°Cで上記金属膜を加熱することにより、上記金属膜の少なくとも一部がシリサイド化される。このようにして、ベース基板11と電気的に接続されたオーミック電極30が形成される。次に、工程S70として、パッド電極形成工程が実施される。この工程S70では、図5を参照して、たとえば蒸着法により、NiAuやTiAuなどの導電体からなるパッド電極40がオーミック電極30上に形成される。次に、工程S80として、酸化膜除去工程が実施される。この工程S80では、基板10の主表面10Aの一部が露出するように酸化膜20が除去される。具体的には、たとえばRIEReactiveIonEtchingなどのドライエッチングや、フッ酸を用いたウェットエッチングにより、図6に示すようにドリフト領域14の一部およびp領域15が露出するように酸化膜20が除去される。また、上述のように、工程S40にて熱酸化により形成された酸化膜20上にさらにSiO2二酸化珪素を堆積する場合、この工程S80では、基板10の主表面10Aの一部が露出するように、熱酸化により形成された酸化膜20と酸化膜20上に堆積したSiO2二酸化珪素とが除去される。次に、工程S90として、ショットキー電極形成工程が実施される。この工程S90では、図7を参照して、上記工程S80にて酸化膜20を除去することにより露出した基板10の主表面10Aおよび酸化膜20上に接触するようにショットキー電極50が形成される。具体的には、まず、たとえばスパッタリングにより、TiやTiAlからなる金属膜図示しないが、主表面10Aおよび酸化膜20上に形成される。そして、たとえば500°Cで上記金属膜を加熱することにより上記金属膜の少なくとも一部がシリサイド化され、主表面10A上に接触しつつ、当該接触部を挟んで一方の酸化膜20上から他方の酸化膜20上にまでわたり、0.1μm以上の厚みを有するショットキー電極50が形成される。また、この工程S90では、Ti、W、Mo、Ni、Ta、AlおよびAuからなる群より選択される少なくとも一の金属を含むショットキー電極50が形成されてもよく、たとえば上記金属群より選択される一の金属からなるショットキー電極50が形成されてもよい。また、たとえばTiWやTiTaなどの上記金属群より選択される二以上の金属の合金からなるショットキー電極50が形成されてもよい。また、上記金属群より選択される一の金属からなる金属膜と、他の金属からなる金属膜とが積層された構造を有するショットキー電極50が形成されてもよい。また、たとえばTiNなどの上記金属群より選択される一の金属の窒化物からなるショットキー電極50が形成されてもよい。このように、ショットキー電極50を構成する材料としては、基板10に対してショットキー接触することが可能な種々の材料を採用することができる。次に、工程S100として、配線形成工程が実施される。この工程S100では、図8を参照して、たとえば蒸着法により、Alなどの導電体からなる配線60が、ショットキー電極50を取り囲むように形成される。次に、工程S110として、パッシベーション膜形成工程が実施される。この工程S110では、図8を参照して、たとえばCVD法により、SiO2二酸化珪素からなるパッシベーション膜70が、酸化膜20および配線60上に形成される。以上の工程S10~S110が実施されることにより、JBS1が製造され、本実施の形態に係る半導体装置の製造方法が完了する。以上のように、本実施の形態に係る半導体装置の製造方法では、工程S40において1250°C以上の温度で基板10が加熱されるため、酸化膜20の形成速度の導電型に対する依存性が低減され、膜厚のばらつきが抑制された酸化膜20を形成することができる。そのため、酸化膜20を除去することにより露出する基板10の主表面10Aの表面粗さが低減され、その結果、基板10と基板10の主表面10A上に形成されるショットキー電極50との良好な接触状態を得ることができる。したがって、本実施の形態に係る半導体装置の製造方法によれば、基板10とショットキー電極50との良好な接触状態を得ることにより、耐圧特性が向上したJBS1を製造することができる。また、上記本実施の形態に係る半導体装置の製造方法においては、基板10の主表面10Aの一部が露出するように酸化膜20が除去され、酸化膜20を除去することにより露出した主表面10A、および残存した酸化膜20上に接触するショットキー電極50が形成される。すなわち、残存した酸化膜20を電界緩和FPFieldPlateとして機能させることにより、ショットキー電極50の両端における電界集中を回避することが可能となり、結果としてJBS1の耐圧特性をより向上させることができる。また、上記本実施の形態に係る半導体装置の製造方法では、上述のように1250°C以上温度で基板10を加熱して酸化膜20が形成されるため、基板10と酸化膜20との界面の粗さも低減することができる。これにより、酸化膜20の電界緩和FPとしての機能をより向上させることができる。なお、上述のように、工程S40にて熱酸化により形成された酸化膜20上にさらにSiO2二酸化珪素を堆積し、工程S80にて熱酸化により形成された酸化膜20と酸化膜20上に堆積したSiO2二酸化珪素とを除去する場合には、より厚い酸化膜20を残存させることが可能になり、酸化膜20の電界緩和FPとしての機能をより向上させることができる。また、上記本実施の形態に係る半導体装置の製造方法において、工程S40では、0.1μm以上の厚みを有する酸化膜20が形成されてもよい。このように、酸化膜20の厚みは実用的に適切な範囲内、すなわち酸化膜20の絶縁破壊を回避するために必要な範囲内に設定されることが好ましい。実施の形態2次に、本発明の他の実施の形態である実施の形態2に係る半導体装置の製造方法について説明する。本実施の形態に係る半導体装置の製造方法は、基本的には実施の形態1に係る半導体装置と同様に実施され、かつ同様の効果を奏する。しかし、本実施の形態に係る半導体装置の製造方法は、酸化膜を除去する工程において、基板の主表面の全面が露出するように酸化膜が除去されるという点で実施の形態1に係る半導体装置の製造方法とは異なっている。以下、本実施の形態に係る半導体装置の製造方法について説明する。図1を参照して、まず、工程S10~S70が実施の形態1と同様に実施される。なお、本実施の形態においては、工程S50は省略される。次に、工程S80として、酸化膜除去工程が実施される。この工程S80では、図9を参照して、基板10の主表面10Aの全面が露出するように酸化膜20が除去される。次に、工程S80として、ショットキー電極形成工程が実施される。この工程S80では、図10を参照して、実施の形態1と同様に上記工程S70にて酸化膜20が除去されることにより露出した主表面10A上に接触するショットキー電極50が形成される。次に、工程S90として、配線形成工程が実施される。この工程S90では、図11を参照して、実施の形態1と同様に、配線60がショットキー電極50を取り囲むように形成される。次に、工程S100として、パッシベーション膜形成工程が実施される。この工程S100では、図11を参照して、パッシベーション膜70が、基板10の主表面10Aおよび配線60上に形成される。上記工程S10~S100が実施されることによりJBS2が製造され、本実施の形態に係る半導体装置の製造方法が完了する。以上のように、本発明の実施の形態1および2に係る半導体装置の製造方法では、工程S40において1250°C以上の温度で基板10が加熱されるため、酸化膜20の形成速度の導電型に対する依存性が低減され、膜厚のばらつきが抑制された酸化膜20を形成することができる。そのため、酸化膜20を除去することにより露出する基板10の主表面10Aの表面粗さが低減され、その結果、基板10と基板10の主表面10A上に形成されるショットキー電極50との良好な接触を得ることができる。したがって、本発明の実施の形態1および2に係る半導体装置の製造方法によれば、基板10とショットキー電極50との良好な接触を得ることにより、耐圧特性が向上したJBS1を製造することができる。また、上記本発明の実施の形態1および2に係る半導体装置の製造方法において、工程S40では、基板10を1300°C以上の温度で加熱することにより、基板10の主表面10A上に酸化膜20が形成されてもよい。これにより、酸化膜20の膜厚のばらつきをより効果的に抑制することができる。その結果、基板10とショットキー電極50との接触がさらに良化し、JBS1,2の耐圧特性をさらに向上させることができる。また、上記本発明の実施の形態1および2に係る半導体装置の製造方法では、ショットキー電極50と接触する主表面10Aを含む領域にp領域15が形成されたJBSについてのみ説明したが、本発明の半導体装置の製造方法はこれに限られるものではない。すなわち、p領域15が形成されないSBDの製造においても本発明の半導体装置の製造方法を採用することができる。これにより、酸化膜20と基板10との界面における粗さが低減され、酸化膜20の電界緩和FPとしての特性が向上したSBDを製造することができる。半導体装置の製造方法における酸化膜の膜厚のばらつきに対する本発明の効果を確認する実験を行なった。具体的には、まず、一方の主表面を含むように窒素濃度が8×1015cm-3であるn型領域を有する基板を準備した。次に、基板の上記主表面上を含む領域に、Alイオンが5×1017cm-3、5×1018cm-3および5×1019cm-3の濃度で注入されたp型領域を形成した。次に、基板を1200°C、1250°Cおよび1300°Cでそれぞれ加熱することにより、n型領域からp型領域にわたり主表面上に酸化膜を形成した。そして、上記加熱温度で形成した酸化膜の膜厚をそれぞれ確認し、酸化膜の形成速度の導電型への依存性による酸化膜の膜厚の平均ばらつきに対する加熱温度の影響を調査した。上記実験結果について、図12を参照して説明する。図12は、酸化膜の膜厚のばらつきに対する加熱温度の影響を示している。図12において、横軸は基板の加熱温度°Cを、左側縦軸は酸化膜の膜厚Åを、右側縦軸は酸化膜の膜厚の平均ばらつきを示している。ここで、平均ばらつきとは、酸化膜の膜厚の標準偏差σである。図12から明らかなように、1200°Cで基板を加熱した場合に比べて、1250°C以上の温度で基板を加熱した場合には、酸化膜の膜厚の平均ばらつきが低下した。このことから、本発明の半導体装置の製造方法において、酸化膜の形成における基板の加熱温度を1250°C以上、好ましくは1300°C以上とすることにより、形成される酸化膜の膜厚のばらつきが抑制されることが確認された。今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。"