"第一のデプレッショントランジスタで構成される第一の定電圧回路と、前記第一のデプレッショントランジスタとしきい値の異なる第二のデプレッショントランジスタで構成される第二の定電圧回路と、前記第一の定電圧回路の出力電圧と前記第二の定電圧回路の出力電圧の電位差に基づいた基準電圧を発生させる、ことを特徴とする基準電圧回路。前記第一の定電圧回路は、前記第一のデプレッショントランジスタに流れる電流に基づいた電流を流す、前記第一のデプレッショントランジスタと同じしきい値の第三のデプレッショントランジスタを有し、前記第二の定電圧回路は、前記第二のデプレッショントランジスタに流れる電流に基づいた電流を流す、前記第二のデプレッショントランジスタと同じしきい値の第四のデプレッショントランジスタを有し、前記第一の定電圧回路の出力電圧は、前記第三のデプレッショントランジスタのゲートとソース間で発生する電圧であり、前記第二の定電圧回路の出力電圧は、前記第四のデプレッショントランジスタのゲートとソース間で発生する電圧である、ことを特徴とする請求項1に記載の基準電圧回路。前記第一の定電圧回路は、ゲートとソースが接続され、ドレインが第一の電源端子に接続された、前記第一のデプレッショントランジスタと、ゲートとドレインが前記第一のデプレッショントランジスタのゲートとソースに接続され、ソースが第二の電源端子に接続された、第一のMOSトランジスタと、ゲートが前記第一のMOSトランジスタのゲートに接続され、ソースが第二の電源端子に接続され、第二のMOSトランジスタと、ドレインが第一の電源端子に接続され、ソースが前記第二のMOSトランジスタのドレインと前記第一の定電圧回路の出力端子に接続された、第三のデプレッショントランジスタと、で構成され、前記第二の定電圧回路は、ゲートとソースが接続され、ドレインが第一の電源端子に接続された、前記第二のデプレッショントランジスタと、ゲートとドレインが前記第二のデプレッショントランジスタのゲートとソースに接続され、ソースが第二の電源端子に接続された、第三のMOSトランジスタと、ゲートが前記第三のMOSトランジスタのゲートに接続され、ソースが第二の電源端子に接続された、第四のMOSトランジスタと、ドレインが第一の電源端子に接続され、ソースが前記第四のMOSトランジスタのドレインと前記第二の定電圧回路の出力端子に接続された、第四のデプレッショントランジスタと、で構成された、ことを特徴とする請求項2に記載の基準電圧回路。前記第一の定電圧回路は、ゲートとソースが接続され、ドレインが第一の電源端子に接続された、前記第一のデプレッショントランジスタと、ゲートとドレインが前記第一のデプレッショントランジスタのゲートとソースに接続され、ソースが第二の電源端子に接続された、第一のMOSトランジスタと、ゲートが前記第一のMOSトランジスタのゲートに接続され、ソースが第二の電源端子に接続され、ドレインが前記第一の定電圧回路の出力端子に接続された、第二のMOSトランジスタと、ゲートが第二の電源端子に接続され、ドレインが第一の電源端子に接続され、ソースが前記第二のMOSトランジスタのドレインと接続された、第三のデプレッショントランジスタと、で構成され、前記第二の定電圧回路は、ゲートとソースが接続され、ドレインが第一の電源端子に接続された、前記第二のデプレッショントランジスタと、ゲートとドレインが前記第二のデプレッショントランジスタのゲートとソースに接続され、ソースが第二の電源端子に接続された、第三のMOSトランジスタと、ゲートが前記第三のMOSトランジスタのゲートに接続され、ソースが第二の電源端子に接続された、ドレインが前記第二の定電圧回路の出力端子に接続された、第四のMOSトランジスタと、ゲートが第二の電源端子に接続され、ドレインが第一の電源端子に接続され、ソースが前記第四のMOSトランジスタのドレインと接続された、第四のデプレッショントランジスタと、で構成された、ことを特徴とする請求項2に記載の基準電圧回路。前記第一の定電圧回路は、ゲートおよびソースが前記第一の定電圧回路の出力端子に接続され、ドレインが第一の電源端子に接続された、前記第一のデプレッショントランジスタと、ゲートおよびドレインが前記第一の定電圧回路の出力端子に接続され、ソースが第二の電源端子に接続され、非飽和領域で動作する第三のデプレッショントランジスタと、で構成され、前記第二の定電圧回路は、ゲートおよびソースが前記第二の定電圧回路の出力端子に接続され、ドレインが第一の電源端子に接続された、前記第二のデプレッショントランジスタと、ゲートおよびドレインが前記第二の定電圧回路の出力端子に接続され、ソースが第二の電源端子に接続され、非飽和領域で動作する第四のデプレッショントランジスタと、で構成された、ことを特徴とする請求項2に記載の基準電圧回路。前記基準電圧回路は、差動増幅手段を備え、前記差動増幅手段は、前記第一の入力端子と反転入力端子が接続され、前記第二の入力端子と非反転入力端子が接続されたオペアンプと、前記オペアンプの出力端子に設けられた前記基準電圧回路の出力回路と、第一の出力端子と第二の出力端子を有し、前記オペアンプの出力端子に設けられた帰還回路と、を備え、前記帰還回路の第一の出力端子と前記第三のデプレッショントランジスタのゲート端子が接続され、前記帰還回路の第二の出力端子と前記第四のデプレッショントランジスタのゲート端子が接続された、ことを特徴とする請求項3に記載の基準電圧回路。前記基準電圧回路は、差動増幅手段を備え、前記差動増幅手段は、前記第一の定電圧回路の出力電圧と前記第二の定電圧回路の出力電圧が入力され、前記第一の定電圧回路の出力電圧と前記第二の定電圧回路の出力電圧の電位差に基づいた基準電圧を発生させる、ことを特徴とする請求項4また5に記載の基準電圧回路。しかしながら、従来の技術では、温度に対して一定の傾きを持つことからフラットな温度特性が求められる基準電圧回路に適さないというと課題があった。本発明は上記課題に鑑みてなされ、温度変化に対してフラットな温度特性を得られる基準電圧回路を提供する。本発明は、第一のデプレッショントランジスタで構成される第一の定電圧回路と、第一のデプレッショントランジスタとしきい値の異なる第二のデプレッショントランジスタで構成される第二の定電圧回路と、第一の定電圧回路の出力電圧と第二の定電圧回路の出力電圧が入力される差動増幅手段と、を備えた基準電圧回路とした。本発明の基準電圧回路は、しきい値電圧の異なるデプレッショントランジスタを用いて、その電圧の差から基準電圧を生成する事で、温度特性のよい基準電圧回路を得ることができる。以下、本発明の実施形態について、図を参照しながら説明する。図1は、第一の実施形態の基準電圧回路の回路図である。第一の実施形態の基準電圧回路は、Nchデプレッショントランジスタ101、102、103、104と、差動増幅回路105と、電源端子150と、グラウンド端子100で構成されている。差動増幅回路105は入力端子121、122と、出力端子123で構成されている。次に、第一の実施形態の基準電圧回路の接続について説明する。Nchデプレッショントランジスタ101は、ゲート及びドレインは差動増幅回路105の入力端子121に接続され、ソースはグラウンド端子100に接続される。Nchデプレッショントランジスタ102は、ゲート及びソースは差動増幅回路105の入力端子121に接続され、ドレインは電源端子150に接続される。Nchデプレッショントランジスタ103は、ゲート及びドレインは差動増幅回路105の入力端子122に接続され、ソースはグラウンド端子100に接続される。Nchデプレッショントランジスタ104は、ゲート及びソースは差動増幅回路105の入力端子122に接続され、ドレインは電源端子150に接続される。次に、第一の実施形態の基準電圧回路の動作について説明する。Nchデプレッショントランジスタ101、102は同じしきい値でVtndmと設定される。Nchデプレッショントランジスタ103、104は同じしきい値でVtndlと設定される。これらのしきい値はVtndm<Vtndlと設定されVtndmのほうが低く設定される。Nchデプレッショントランジスタ102、104は飽和で動作し、Nchデプレッショントランジスタ101、103は非飽和可変抵抗領域で動作する。Nchデプレッショントランジスタ101、102のアスペクト比W/LをA101、A102とし、Nchデプレッショントランジスタ103、104のアスペクト比をA103、A104とする。ノード121の電圧は、となる。入力端子121の温度傾斜はとなる。入力端子122の電圧はとなる。入力端子121の温度傾斜はとなる。3、4式から明らかなようにNchデプレッショントランジスタ101、102によって定電圧回路が構成され、入力端子121の電圧値と温度傾斜はNchデプレッショントランジスタ101、102のしきい値とアスペクト比で決定される。5、6式から明らかなようにNchデプレッショントランジスタ103、104によって定電圧回路が構成され、入力端子122の電圧値と温度傾斜は、Nchデプレッショントランジスタ103、104のしきい値とアスペクト比で決定される。ここで、例えば各トランジスタのアスペクト比が等しければ、入力端子121の電圧と入力端子122の電圧はVtndm<VtndlからV121<V122となる。温度傾斜でのしきい値の影響は、同じデプレッショントランジスタを用いているため大きな違いは現れない。さらにNchデプレッショントランジスタ102、104のアスペクト比を調整する事で入力端子121、122ともにほとんど同じ傾きを持たせることが可能となる。同じ温度傾斜を持つ入力端子121と122の電圧は、差動増幅回路105に入力し差分を出力端子123から出力する事で、温度特性の良い電圧を得ることができる。以上により、しきい値電圧の異なるデプレッショントランジスタを用いる事で温度特性のよい基準電圧回路を得ることができる。図2は、第二の実施形態の基準電圧回路の回路図である。第二の実施形態の基準電圧回路は、Nchデプレッショントランジスタ201、203、205、207と、NMOSトランジスタ202、204、206、208と、差動増幅回路105と、電源端子150と、グラウンド端子100で構成されている。差動増幅回路105は入力端子121、122と、出力端子123で構成されている。次に、第二の実施形態の基準電圧回路の接続について説明する。Nchデプレッショントランジスタ201は、ゲート及びソースはNMOSトランジスタ202のドレイン及びゲートに接続され、ドレインは電源端子150に接続される。NMOSトランジスタ202は、ソースはグラウンド端子100に接続される。NMOSトランジスタ204は、ゲートはNMOSトランジスタ202のゲートに接続され、ドレインはNchデプレッショントランジスタ203のソース及び入力端子121に接続され、ソースはグラウンド端子100に接続される。Nchデプレッショントランジスタ203は、ゲートはグラウンド端子100に接続され、ドレインは電源端子150に接続される。Nchデプレッショントランジスタ205は、ゲート及びソースはNMOSトランジスタ206のドレイン及びゲートに接続され、ドレインは電源端子150に接続される。NMOSトランジスタ206は、ソースはグラウンド端子100に接続される。NMOSトランジスタ208は、ゲートはNMOSトランジスタ206のゲートに接続され、ドレインはNchデプレッショントランジスタ207のソース及び入力端子122に接続され、ソースはグラウンド端子100に接続される。Nchデプレッショントランジスタ207は、ゲートはグラウンド端子100に接続され、ドレインは電源端子150に接続される。次に、第二の実施形態の基準電圧回路の動作について説明する。Nchデプレッショントランジスタ201、203は同じしきい値でVtndmと設定される。Nchデプレッショントランジスタ205、207は同じしきい値でVtndlと設定される。これらのしきい値はVtndm<Vtndlと設定されVtndmのほうが低く設定される。Nchデプレッショントランジスタ201、203のアスペクト比をA201、A203とし、Nchデプレッショントランジスタ205、207のアスペクト比をA205、A207とする。NMOSトランジスタ202と204はカレントミラーを構成しておりNchデプレッショントランジスタ201と203には同じ大きさの電流が流れる。NMOSトランジスタ206と208はカレントミラーを構成しておりNchデプレッショントランジスタ205と207は同じ大きさの電流が流れる。Nchデプレッショントランジスタ201、203、205、207に流れる電流をそれぞれ、I201、I203、I205,I207とする。電子の移動度をμ0、ゲート容量をCoxとすると電流I201はとなる。電流I203はとなる。V121は入力端子121の電圧である。I201=I203から、7、8式をV121について解くと、9式となる。入力端子121の温度傾斜はとなる。同様にして入力端子122の電圧を求めるととなる。入力端子122の温度傾斜はとなる。9、10式から明らかなようにNchデプレッショントランジスタ201、203、NMOSトランジスタ202、204で定電圧回路が構成される。そして、入力端子121の電圧値と温度傾斜は、Nchデプレッショントランジスタ201、203のしきい値とアスペクト比で決定される。11、12式から明らかなようにNchデプレッショントランジスタ205、207、NMOSトランジスタ206、208で定電圧回路が構成される。そして、入力端子122の電圧値と温度傾斜は、Nchデプレッショントランジスタ205、207のしきい値とアスペクト比で決定される。ここで、例えば各トランジスタのアスペクト比が等しければ、入力端子121の電圧と入力端子122の電圧はVtndm<VtndlからV121<V122となる。温度傾斜でのしきい値の影響は、同じデプレッショントランジスタを用いているため大きな違いは現れない。さらにNchデプレッショントランジスタ201、203、205、207のアスペクト比を調整する事で入力端子121、122ともにほとんど同じ傾きを持たせることが可能となる。同じ温度傾斜を持つ入力端子121と122の電圧は、差動増幅回路105に入力し差分を出力端子123から出力する事で、温度特性の良い電圧を得ることができる。以上により、しきい値電圧の異なるデプレッショントランジスタを用いる事で温度特性のよい基準電圧回路を得ることができる。図3は、第三の実施形態の基準電圧回路の回路図である。図1の第1の実施形態との違いは、差動増幅回路105の構成を具体的に示した点である。ノード321はNchデプレッショントランジスタ102のゲート及び抵抗301に接続され、ノード322はNchデプレッショントランジスタ104のゲート及び抵抗302に接続される。抵抗301のもう一方はオペアンプ305の反転入力端子及び抵抗303に接続される。抵抗304のもう一方はオペアンプ305の非反転入力端子及び抵抗304に接続される。抵抗303のもう一方は出力端子123に接続され、抵抗304のもう一方はグラウンド端子100に接続され、オペアンプ305の出力は出力端子123に接続される。次に、第三の実施形態の基準電圧回路の動作について説明する。ノード321の電圧V321とノード322の電圧V322は第1の実施形態と同様に同じ温度傾斜を持つように設定される。抵抗301、302の抵抗値をR1、抵抗303、304の抵抗値をR2とすると、出力端子123の電圧V123はとなる。13式から明らかなように温度傾斜の同じ電圧の差分を取ることができ、抵抗値を調節する事で出力端子の電圧を調節することも可能となる。以上により、しきい値電圧の異なるデプレッショントランジスタを用いる事で温度特性のよい基準電圧回路を得ることができる。さらに差動増幅回路の抵抗値を調節する事で基準電圧の電圧値を調節することもできる。図4は、第四の実施形態の基準電圧回路の回路図である。図2の第2の実施形態との違いは、差動増幅回路105の構成を具体的に示した点である。差動増幅回路105の構成の構成は図3の第3の実施形態と同じである。このような構成でも温度特性のよい基準電圧回路を得ることができ、差動増幅回路の抵抗値を調節する事で基準電圧の電圧値を調節することもできる。図6は、第五の実施形態の基準電圧回路の回路図である。第五の実施形態の基準電圧回路は、Nchデプレッショントランジスタ201、203、205、207と、NMOSトランジスタ202、204、206、208、601と、PMOSトランジスタ602、603と、抵抗604、605と、定電流回路610と、オペアンプ305と、電源端子150と、グラウンド端子100と、出力端子123で構成されている。次に、第五の実施形態の基準電圧回路の接続について説明する。Nchデプレッショントランジスタ201は、ゲート及びソースはNMOSトランジスタ202のドレイン及びゲートに接続され、ドレインは電源端子150に接続される。NMOSトランジスタ202は、ソースはグラウンド端子100に接続される。NMOSトランジスタ204は、ゲートはNMOSトランジスタ202のゲートに接続され、ドレインはNchデプレッショントランジスタ203のソース及びオペアンプ305の反転入力端子に接続され、ソースはグラウンド端子100に接続される。Nchデプレッショントランジスタ203は、ゲートはNMOSトランジスタ601のゲート及びドレインに接続され、ドレインは電源端子150に接続される。Nchデプレッショントランジスタ205は、ゲート及びソースはNMOSトランジスタ206のドレイン及びゲートに接続され、ドレインは電源端子150に接続される。NMOSトランジスタ206は、ソースはグラウンド端子100に接続される。NMOSトランジスタ208は、ゲートはNMOSトランジスタ206のゲートに接続され、ドレインはNchデプレッショントランジスタ207のソース及びオペアンプ305の非反転入力端子に接続され、ソースはグラウンド端子100に接続される。Nchデプレッショントランジスタ207は、ゲートはPMOSトランジスタ602のドレインに接続され、ドレインは電源端子150に接続される。抵抗604は、一方はNMOSトランジスタ601のドレインに接続され、もう一方はPMOSトランジスタ602のドレインに接続される。定電流回路610は、一方がNMOSトランジスタ601のゲートに接続され、もう一方が電源端子150に接続される。PMOSトランジスタ602は、ゲートはPMOSトランジスタ603のゲート及びオペアンプ305の出力端子に接続され、ソースは電源端子150に接続される。PMOSトランジスタ603は、ドレインは抵抗605及び出力端子123に接続され、ソースは電源端子150に接続される。抵抗605のもう一方はグラウンド端子100に接続される。ここで、NMOSトランジスタ601とPMOSトランジスタ602と抵抗604と定電流回路610は、帰還回路を構成する。また、PMOSトランジスタ603と抵抗605は、基準電圧回路の出力回路を構成する。次に、第五の実施形態の基準電圧回路の動作について説明する。Nchデプレッショントランジスタ201、203は同じしきい値でVtndmと設定される。Nchデプレッショントランジスタ205、207は同じしきい値でVtndlと設定される。これらのしきい値はVtndm<Vtndlと設定されVtndmのほうが低く設定される。Nchデプレッショントランジスタ201、203のアスペクト比をA201、A203とし、Nchデプレッショントランジスタ205、207のアスペクト比をA205、A207とする。NMOSトランジスタ202と204はカレントミラーを構成しておりNchデプレッショントランジスタ201と203には同じ大きさの電流が流れる。こうして、Nchデプレッショントランジスタ201、203、NMOSトランジスタ202、204で、Nchデプレッショントランジスタ203のソースとゲート間の電圧を出力する定電圧回路が構成される。NMOSトランジスタ206と208はカレントミラーを構成しておりNchデプレッショントランジスタ205と207には同じ大きさの電流が流れる。こうして、Nchデプレッショントランジスタ205、207、NMOSトランジスタ206、208でもNchデプレッショントランジスタ207のソースとゲート間の電圧を出力する定電圧回路が構成される。Nchデプレッショントランジスタ203で構成されるソースフォロア回路の出力606とNchデプレッショントランジスタ207で構成されるソースフォロア回路の出力607は、オペアンプ305によって同じ電圧値に制御される。このため、Nchデプレッショントランジスタ203のソースとゲート間の電圧と、Nchデプレッショントランジスタ207のソースとゲート間の電圧差が、抵抗604の端子間に発生する。オペアンプ305の出力電圧によってPMOSトランジスタ603はPMOSトランジスタ602と同様に動作し、抵抗604に流れる電流と同様の電流を抵抗605に流す。こうして、出力端子123に電圧を発生させる。出力端子123の電圧は抵抗605と604の比で調節でき、抵抗605の抵抗値を6R、抵抗604の抵抗値をRとすると、抵抗604に発生する電圧の6倍の電圧を出力端子123に発生させることができる。NMOSトランジスタ601および定電流回路610は、オペアンプ305に入力電圧をNMOSトランジスタ601のしきい値電圧分上昇させるために設けた。以上により、しきい値電圧の異なるデプレッショントランジスタを用いる事で温度特性のよい基準電圧回路を得ることができる。さらに抵抗の比を調節する事で基準電圧の電圧値を調節することもできる。なお、本発明の基準電圧回路は、ゲートとソースが接続されたNchデプレッショントランジスタ例えば102に流れる電流に基づいた電流を、同じしきい値のNchデプレッショントランジスタ例えば101に流して、ゲートとソース間に電圧を発生させ、ゲートとソースが接続されたNchデプレッショントランジスタ例えば104に流れる電流に基づいた電流を、同じしきい値のNchデプレッショントランジスタ例えば103に流して、ゲートとソース間に電圧を発生させる。この二つの電圧の差電圧を基に基準電圧を発生させることで、温度変化に対して電圧変動の少ない基準電圧を得ることが特徴である。従って、上記構成が実現できる回路構成であれば、どの様な回路構成でも良いことは言うまでも無い。例えば、NchデプレッショントランジスタをPchデプレッショントランジスタで構成しても、他のトランスタをそれに対応するように変更すれば、同様の効果を有する基準電圧回路が実現できる。"