半導体素子の順方向ゲートソース間電圧の温度係数を測定する工程と、前記半導体素子へのドレイン電圧印加前に前記順方向ゲートソース間電圧を測定し、前記半導体素子へのドレイン電圧印加によるチャネル温度上昇後に前記順方向ゲートソース間電圧を測定し、前記ドレイン電圧印加前の前記順方向ゲートソース間電圧と前記ドレイン電圧印加後の前記順方向ゲートソース間電圧との差分を求める工程と、前記差分を求める工程における前記半導体素子への印加電力、前記温度係数、及び前記差分から、前記半導体素子の熱抵抗値を算出する工程と、を有し、前記温度係数を測定する工程と前記差分を求める工程の少なくとも一方の工程の前に、前記半導体素子の昇温工程を有することを特徴とする熱抵抗測定方法。前記昇温工程を、前記温度係数を測定する工程の前に行う場合、前記昇温工程では、前記温度係数を測定する工程と同一条件で行うダミー温度係数測定、又は前記半導体素子のエージングを行うことを特徴とする請求項1に記載の熱抵抗測定方法。前記昇温工程を、前記差分を求める工程の前に行う場合、前記昇温工程では、前記差分を求める工程と同一条件で行うダミー差分測定、又は前記半導体素子のエージングを行うことを特徴とする請求項1又は2に記載の熱抵抗測定方法。前記半導体素子はGaNHEMTであることを特徴とする請求項1乃至3のいずれか1項に記載の熱抵抗測定方法。しかしながら、半導体素子のVgsは、温度以外の要因で変動することがある。具体的には、Vgsは半導体素子へのバイアス印加や高周波電力の入力等で変動することがある。この場合、Vgsが温度のみによって変化することを前提とした熱抵抗測定方法では、正確に熱抵抗を測定できないことがあった。本発明は、上述のような課題を解決するためになされたもので、半導体素子の熱抵抗を正確に測定できる熱抵抗測定方法を提供することを目的とする。本願の発明にかかる熱抵抗測定方法は、半導体素子の順方向ゲートソース間電圧の温度係数を測定する工程と、該半導体素子へのドレイン電圧印加前に該順方向ゲートソース間電圧を測定し、該半導体素子へのドレイン電圧印加によるチャネル温度上昇後に該順方向ゲートソース間電圧を測定し、該ドレイン電圧印加前の該順方向ゲートソース間電圧と該ドレイン電圧印加後の該順方向ゲートソース間電圧との差分を求める工程と、該差分を求める工程における該半導体素子への印加電力、該温度係数、及び該差分から、該半導体素子の熱抵抗値を算出する工程と、を有し、該温度係数を測定する工程と該差分を求める工程の少なくとも一方の工程の前に、該半導体素子の昇温工程を有する。本発明によれば、半導体素子の電気特性を安定化させた後に熱抵抗測定のための測定を実施するので、半導体素子の熱抵抗を正確に測定できる。実施の形態1.図1は、本発明の実施の形態1に係る熱抵抗測定方法を示すフローチャートである。本発明の実施の形態1に係る熱抵抗測定方法はGaNで形成されたHEMT以後、半導体素子というの熱抵抗を測定するものである。以後、図1に沿って説明を進める。まず、半導体素子のエージングを実施するステップ10。エージングは、半導体素子に対し3dB利得圧縮点にて高周波電力入力を30秒程度実施するものである。次いで、Vgsの温度係数を測定するステップ12。Vgsの温度係数は、各温度においてVgsとIgsの相関を測定して得る。次いで、VdId印加条件を決定するステップ14。ここでいうVdId印加条件とは、半導体素子が発熱する程度のVdIdである。次いで、半導体素子のエージングを実施するステップ16。このエージングは、前述のステップ10のエージングと同条件で実施するものである。次いで、ドレイン電圧印加VdId印加によるチャネル温度上昇前後のVgsの差分以後、ΔVfというを求めるステップ18。この工程では、半導体素子へのドレイン電圧印加前にVgsを測定し、半導体素子へのドレイン電圧印加によるチャネル温度上昇後にVgsを測定し、ドレイン電圧印加前のVgsとドレイン電圧印加後のVgsとの差分を求める。そして、ステップ18では、ステップ14で決定したVdIdが印加される。よってこのVdIdを印加すると半導体素子の温度、即ち半導体素子のチャネル温度が上昇する。次いで、熱抵抗値を算出するステップ20。半導体素子の熱抵抗値は、差分を求める工程における半導体素子への印加電力、温度係数、前述の差分ΔVfから求める。本発明の実施の形態1に係る熱抵抗測定方法は上述の工程を備える。本発明の実施の形態1に係る熱抵抗測定方法によれば、Vgsの温度係数を測定する前にエージング工程を実施する。エージング工程により半導体素子の電気特性が安定化し、Vgsはほぼ温度のみによって変化するようになる。これにより正確なVgsが測定できるので、正確な温度係数を測定できる。また、Vgsの差分を求める工程の前にもエージング工程を実施する。このエージング工程により半導体素子の電気特性を安定化させることができる。これにより正確なVgsが測定できるので、正確なΔVfを求めることができる。このように、Vgsの温度係数測定前、及びΔVfを求める前にエージング工程を実施することで、各工程におけるVgsが温度以外の要因で変動することを抑制できる。ゆえに、半導体素子の熱抵抗を正確に測定できる。本発明の実施の形態ではVgsの温度係数測定前、及びΔVfを求める前にエージング工程を実施した。しかしながらVgsの温度係数を測定する前のエージングにより半導体素子の電気特性が安定化し、ΔVf測定前のエージング工程が必要ない場合にはそれを省略してもよい。また、不要であればVgsの温度係数を測定する前のエージングを省略してもよい。本発明の実施の形態1に係る熱抵抗測定方法では、ステップ14にて半導体素子が発熱する程度のVdId印加条件を決定した。しかしながら、半導体素子は通常動作時のVdIdで発熱するものなので、ステップ14を省略して、ステップ18にて通常動作時のVdIdを印加することとしてもよい。本発明の実施の形態に係る半導体素子はGaNで形成されたHEMTであるとしたがこれに限定されない。半導体素子は、Vgsがバイアス印加や高周波電力の入力等で変化し得るものであれば特に限定されない。実施の形態2.図2は、本発明の実施の形態2に係る熱抵抗測定方法を示すフローチャートである。以後、図2に沿って説明を進める。まず、ダミー温度係数測定以後、ダミー測定1というを実施するステップ20。ダミー測定1は、前述のVgsの温度係数を測定する工程と同一条件で行う。次いで、12、14、18及び20を実施する。これらの工程は実施の形態1にて説明したとおりである。Vgsの温度係数を測定する工程の前にダミー測定1を行うことにより、半導体素子の電気特性を安定化させることができる。つまり、Vgsが温度以外の要因で変動することを抑制して、正確な温度係数を測定できる。図3は本発明の実施の形態2に係る熱抵抗測定方法の変形例を示すフローチャートである。変形例の熱抵抗測定方法はΔVfを求める工程の前に、ダミー差分ΔVf測定工程以後、ダミー測定2というを実施する。ダミー測定2は、前述のΔVfを求める工程と同一条件で行う。ΔVfを求める工程の前にダミー測定2を行うことにより、半導体素子の電気特性を安定化させることができる。つまり、Vgsが温度以外の要因で変動することを抑制して、正確なΔVfを測定できる。本発明の実施の形態1及び2により、温度係数を測定する工程の前にエージング又はダミー測定1を行うことを説明した。ここで本発明は、温度係数を測定する工程の前に昇温工程を実施し、半導体素子の電気特性を安定化させてから温度係数を測定することを特徴の1つとする。つまり、温度係数を測定する工程の前に行う工程はエージング工程やダミー測定工程に限定されず、昇温工程であればよい。同様に、ΔVfを求める工程の前のエージング又はダミー測定2についても、これらに限定されず、昇温工程であればよい。ダミー測定1及びダミー測定2は複数回実施して半導体素子の電気特性をさらに安定化させてもよい。なお、本発明の実施の形態2に係る熱抵抗測定方法は、少なくとも実施の形態1と同程度の変形は可能である。