"信号出力部の出力する直流信号を信号受取部へ伝送する伝送ラインであって近傍金属との間をウィスカにて短絡される可能性のある伝送ラインを備える電子機器において、前記伝送ラインとの接続点に当該電子機器の駆動電圧と逆極性の高電圧を印加する高電圧発生回路と、前記信号出力部にカソードを向けつつ前記接続点にアノードを向けて前記伝送ラインにおいて前記接続点と前記信号出力部との間に介挿された第1ダイオードと、前記接続点にカソードを向けつつ前記信号受取部にアノードを向けて前記伝送ラインにおいて前記接続点と前記信号受取部との間に介挿された第2ダイオードと、を備えることを特徴とする電子機器。前記高電圧発生回路は前記接続点に負の高電圧を印加する回路であり、前記電子機器は、アノードを前記第2ダイオードに向けつつカソードを前記信号受取部に向けて前記伝送ラインにおける前記第2ダイオードと前記信号受取部との間に介挿された第3ダイオードと、前記第2ダイオードと前記信号受取部との間で前記伝送ラインに接続されて前記伝送ラインを所定の正の定電圧にプルアップする第1抵抗と、を更に備えることを特徴とする請求項1に記載の電子機器。前記高電圧発生回路は前記接続点に負の高電圧を印加する回路であり、前記電子機器は、アノードを前記第2ダイオードに向けつつカソードを前記信号受取部に向けて前記伝送ラインにおいて前記第2ダイオードと前記信号受取部との間に介挿された第3ダイオードと、前記第2ダイオードと前記信号受取部との間で前記伝送ラインに接続されて前記伝送ラインを所定の正の定電圧にプルアップする第1抵抗と、前記第3ダイオードと前記信号受取部との間で前記伝送ラインに接続されて前記伝送ラインをグランドにプルダウンする第2抵抗と、を更に備えることを特徴とする請求項1に記載の電子機器。前記高電圧発生回路は前記接続点に負の高電圧を印加する回路であり、前記電子機器は、前記第1ダイオードと前記信号出力部との間で前記伝送ラインに接続されて前記伝送ラインをプルアップする第3抵抗と、前記第1ダイオードと前記信号出力部との間で前記伝送ラインに接続されてグランドに対する前記伝送ラインの接続を切替えるスイッチ部と、を更に備えることを特徴とする請求項1~請求項3の何れか1項に記載の電子機器。前記伝送ラインを複数備え、当該複数の伝送ラインは互いに平行に配置され、隣接する伝送ラインとの間をウィスカにて短絡される可能性があり、前記高電圧発生回路は、第1の負の高電圧を発生する第1高電圧発生回路と、前記第1の負の高電圧とは異なる第2の負の高電圧を発生する第2高電圧発生回路と、を備え、前記第1高電圧発生回路は、前記複数の伝送ラインの一部に接続されており、当該接続点に前記第1の負の高電圧を印加し、前記第2高電圧発生回路は、前記複数の伝送ラインの前記第1高電圧発生回路とは異なる一部に接続されており、当該接続点に前記第2の負の高電圧を印加し、前記第1高電圧発生回路が接続される伝送ラインと前記第2高電圧発生回路が接続される伝送ラインとは互いに隣接していることを特徴とする請求項1~請求項4の何れか1項に記載の電子機器。上述した特許文献1の技術では、CPUのIO端子から出力される電圧を利用してウィスカ発生箇所に電圧をかけている。しかしながら、CPUのIO端子から出力される電圧はウィスカを焼き切るには不十分であり、特許文献1の技術ではウィスカを溶断している。また上述した特許文献2の技術では、ウィスカ発生箇所に対する電圧の印加を切替えるためのスイッチ回路が大量に必要となり、コストや回路規模の面で実用的ではなかった。また、特許文献3の技術は、ウィスカを溶断するために交流を用いており、直流信号の伝送ラインに利用するものではない。本発明は、上記課題に鑑みてなされたもので、直流信号の伝送ラインに発生するウィスカについて、当該ウィスカを焼き切るのに十分な高電圧をウィスカ発生箇所に印加しつつ、ウィスカ発生箇所を簡易な回路構成で信号の入出力部から電気的に切断することが可能な電子機器の提供を目的とする。本発明の態様の1つは、信号出力部の出力する直流信号を信号受取部へ伝送する伝送ラインであって近傍金属との間をウィスカにて短絡される可能性のある伝送ラインを備える電子機器において、前記伝送ラインとの接続点に当該電子機器の駆動電圧と逆極性の高電圧を印加する高電圧発生回路と、前記信号出力部にカソードを向けつつ前記接続点にアノードを向けて前記伝送ラインにおいて前記接続点と前記信号出力部との間に介挿された第1ダイオードと、前記接続点にカソードを向けつつ前記信号受取部にアノードを向けて前記伝送ラインにおいて前記接続点と前記信号受取部との間に介挿された第2ダイオードと、を備える構成とされる。なお、上述した電子機器は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。本発明によれば、直流信号の伝送ラインに発生するウィスカについて、当該ウィスカを焼き切るのに十分な高電圧をウィスカ発生箇所に印加しつつ、ウィスカ発生箇所を簡易な回路構成で信号の入出力部から電気的に切断することが可能な電子機器を提供することができる。請求項2にかかる発明によれば、信号受取部がトランジスタ等のアナログ回路の場合に、ウィスカ発生箇所を簡易な回路構成で信号受取部から効果的に電気的に切断することが可能となる。請求項3にかかる発明によれば、信号受取部がIC等のデジタル回路の場合に、ウィスカ発生箇所を簡易な回路構成で信号受取部から効果的に電気的に切断することが可能となる。請求項4にかかる発明によれば、信号出力部がIC等のデジタル回路の場合に、ウィスカ発生箇所を簡易な回路構成で信号出力部から効果的に電気的に切断することが可能となる。請求項5にかかる発明によれば、伝送ラインが複数あるFFC等において効果的にウィスカを除去することができる。以下、下記の順序に従って本発明の実施形態を説明する。1本発明の原理:2第1の構成例:3第2の構成例:4第3の構成例5変形例:1本発明の原理:図1は、本発明にかかるウィスカ自動除去回路の原理を説明する図である。同図に示すウィスカ自動除去回路は上述したウィスカが発生する様々な装置に搭載可能であり、いわゆる電子機器に搭載可能である。ウィスカは、信号線や電圧線やコネクタ等のライン上において、金を除く異種金属と接触する部位であって隣接するラインとのピッチが0.5mm以下となる部位に発生しやすい。むろん、隣接ラインとの間隔が0.5mm以上であってもウィスカは発生しうるが、一般的にはウィスカがピン間を短絡させる成長時間が製品寿命より長くなるため、実用上は考慮する必要はない。ただし、ウィスカが0.5mm以上に成長する時間よりも製品寿命の方が長い場合は、当然に本発明の適用対象となる。図1において、ウィスカ自動除去回路100は、第1のスイッチ部10と、第2のスイッチ部20と、高電圧発生回路30と、を備えている。ウィスカ自動除去回路100は、信号出力部200から信号受取部300へDC直流信号を伝送するラインL上に設けられている。ラインLには、ウィスカが発生する可能性がある対象部位TPや、高電圧発生回路30の接続される接続点Aが含まれている。第1のスイッチ部10は、対象部位TPや接続点Aよりも信号出力部200寄りの位置にてラインL上に介挿され、当該介挿部位において対象部位TPや接続点Aと信号出力部200とを電気的に切断することができる。第2のスイッチ部20は、対象部位TPや接続点Aよりも信号受取部300寄りの位置にてラインL上に介挿され、当該介挿部位において対象部位TPや接続点Aと信号受取部300とを電気的に切断することができる。高電圧発生回路30は、正または負の高電圧を発生する回路であり、接続点Aに対してハイインピーダンスな状態とハイインピーダンスでない状態とを切換え可能であり、ハイインピーダンスな状態では接続点Aから電気的に切断される。信号出力部200は、何らかの直流信号を出力する部位であればよく、アナログ回路であってもIC集積回路等のデジタル回路であってもよい。また、信号受取部300は、何らかの直流信号を入力される部位であればよく、アナログ回路であってもIC集積回路等のデジタル回路であってもよい。なお、後述する第1,第2の構成例においては信号出力部200や信号受取部300がICである場合を例に取り、後述する第3の構成例においては信号出力部200や信号受取部300がトランジスタである場合を例に取ってそれぞれ説明している。以上のように構成されたウィスカ自動除去回路100においては、定期的に第1のスイッチ部10と第2のスイッチ部20がラインLを電気的に切断するとともに高電圧発生回路30が接続点Aに対して接続される。すると、対象部位TPは高電圧発生回路30によって高電圧となり、当該高電圧に応じた電位差が対象部位TPとの間でウィスカの発生が懸念される隣接ラインとの間に生ずる。このとき、対象部位TPと隣接ラインとがウィスカによって接続されていれば、当該ウィスカに電流が流れてウィスカが除去される。ウィスカの自動除去は、隣接ラインとの間に成長するウィスカが1本だけライン間を接続するまでの時間よりも短い周期で実行され、例えば、隣接ラインとの間隔が0.5mmの場合は24時間に1回程度の頻度でウィスカの自動除去を行う。また、1回あたりのウィスカ自動除去は、隣接ラインとの間に成長する1本のウィスカを焼き切ることが可能な時間とされ、高電圧発生回路30の電圧やウィスカの材質次第ではあるが、例えば、高電圧発生回路30が250Vを出力する場合は30秒間行えば、ほぼ確実に1本のウィスカを焼き切ることができる。2第1の構成例:次に、上述した本発明の具体的な構成例について説明する。図2は、第1の構成例を説明する要部回路図である。同図において、信号出力部200と信号受取部300はICにて構成され、信号出力部200は0V以上の直流電圧信号を信号受取部300へ入力する。ここで、ウィスカの除去に正の高電圧を利用すると、信号出力部200と信号受取部300に影響する恐れがある。そこで、本第1の構成例にかかる高電圧発生回路30は、負の高電圧を発生するようになっている。同図において、第1のスイッチ部10は、ダイオード11、プルアップ抵抗12、スイッチ部13、を備えている。ダイオード11は、カソードを信号出力部200に向けつつアノードを信号受取部300に向けてラインL上に介挿されている。プルアップ抵抗12は、ダイオード11と信号出力部200との間でラインLに接続され、ラインLを所定の正の定電圧にプルアップしている。スイッチ部13は、ダイオード11と信号出力部200との間でラインLに接続され、ラインLのグランドに対する接続を切替えることができる。なお、本第1の構成例において、ダイオード11が第1ダイオードを構成し、プルアップ抵抗12が第3抵抗を構成し、スイッチ部13がスイッチ部を構成する。同図において、第2のスイッチ部20は、ダイオード21、プルアップ抵抗22、ダイオード23、プルダウン抵抗24、を備えている。ダイオード21は、カソードを信号出力部200に向けつつアノードを信号受取部300に向けてラインL上に介挿されている。プルアップ抵抗22は、ダイオード21と信号受取部300との間でラインLに接続され、ラインLを所定の正の定電圧にプルアップしている。ダイオード23は、アノードを信号出力部200に向けつつカソードを信号受取部300に向けて、プルアップ抵抗22のラインLに対する接続箇所と信号受取部300との間でラインL上に介挿されている。プルダウン抵抗24は、ダイオード23と信号受取部300との間でラインLに接続され、ラインLをグランドにプルダウンしている。なお、本第1の構成例において、ダイオード21が第2ダイオードを構成し、プルアップ抵抗22が第1抵抗を構成し、ダイオード23が第3ダイオードを構成し、プルダウン抵抗24が第2抵抗を構成する。図2のように構成されたウィスカ自動除去回路100においては、高電圧発生回路30が電気的に接続点Aに接続されると、対象部位TPは高電圧発生回路30によって負の高電圧となり、当該負の高電圧に応じた電位差が、対象部位TPとの間でウィスカの発生が懸念されるラインLに隣接する金属との間に生ずる。このとき、対象部位TPと隣接する金属とがウィスカによって接続されていれば、当該ウィスカに電流が流れて、ウィスカを焼き切ることができる。また、高電圧発生回路30が電気的に接続点Aに接続されたときに、第1のスイッチ部10と第2のスイッチ部20の作用により、図2のB点やC点における電位はグランド0Vとなる。このように、第1のスイッチ部10と第2のスイッチ部20は、負の高電圧を印加する接続点Aを信号出力部200や信号受取部300から電気的に切断し、信号出力部200や信号受取部300に負の高電圧が印加されないようにしている。よって、CMOS等のようにマイナスの電圧に耐性の無い素子を信号出力部200や信号受取部300が含んで構成されていても当該素子をを負の高電圧から保護することができる。なお、上述した第1のスイッチ部10の備えるプルアップ抵抗12やスイッチ部13は、信号出力部200の内部に備えられてもよい。信号出力部200をICにて構成すると、ラインLと接続されるポートの内部にプルアップ抵抗を備えたり、ラインLと接続されるポートの内部的にグランドに落とす機能を備えていたりする場合があるからである。同様に、第2のスイッチ部20の備えるプルアップ抵抗22やダイオード23やプルダウン抵抗24は、信号受取部300の内部に備えられてもよい。信号受取部300をICにて構成すると、ラインLと接続されるポートの内部にプルアップ抵抗を備えたり、ラインLと接続されるポートの内部的にグランドに落とす機能を備えていたり、整流素子を有していたりする場合があるからである。以上説明したように、第1の構成例においては、信号出力部200の出力する直流信号を信号受取部300へ伝送する伝送ラインLであって近傍金属との間にウィスカにて短絡される可能性のある伝送ラインLを備える電子機器において、伝送ラインLとの接続点Aに当該電子機器の駆動電圧と逆極性の高電圧負電圧を印加する高電圧発生回路30と、信号出力部200にカソードを向けつつ接続点Aにアノードを向けて接続点Aと信号出力部200との間に介挿されたダイオード11と、接続点Aにカソードを向けつつ信号受取部300にアノードを向けて接続点Aと信号受取部300との間に介挿されたダイオード21と、を備えている。よって、直流信号の伝送ラインに発生するウィスカについて、当該ウィスカを焼き切るのに十分な高電圧をウィスカ発生箇所に印加しつつ、ウィスカ発生箇所を簡易な回路構成で信号の入出力部から電気的に切断することが可能となる。3第2の構成例:図3は、第2の構成例を説明する要部回路図である。第2の構成例は、並列する複数ラインのそれぞれに第1の構成例にかかるウィスカ自動除去回路を適用したものとなっている。ここでは、互いに平行配置される複数ラインとしてFFCフレキシブルフラットケーブルを例に取ってある。ただし、説明を簡略化するためにFFCのライン数を4本としてある。図3においては、電子機器は、FFC400にて接続される部位を有し、FFC400は順に並ぶラインLa,Lb,Lc,Ldを備えている。また、信号出力部200として、信号出力部200a,200b,200c,200dを備え、信号受取部300として、信号受取部300a,300b,300c,300dを備えている。信号出力部200aと信号受取部300aはラインLaにて接続され、信号出力部200bと信号受取部300bはラインLbにて接続され、信号出力部200cと信号受取部300cはラインLcにて接続され、信号出力部200dと信号受取部300dはラインLdにて接続されている。また、ウィスカ自動除去回路100として、ウィスカ自動除去回路100a~100dを備えており、ラインLa上にはウィスカ自動除去回路100aが設けられ、ラインLb上にはウィスカ自動除去回路100bが設けられ、ラインLc上にはウィスカ自動除去回路100cが設けられ、ラインLd上にはウィスカ自動除去回路100dが設けられている。各ウィスカ自動除去回路100a~100dは、図2に示すウィスカ自動除去回路100の第1のスイッチ部10と同様の第1のスイッチ部10a~10dや第2のスイッチ部20と同様の第2のスイッチ部20a~20dをそれぞれ備えている。また、ウィスカ自動除去回路100は、高電圧発生回路30a,30bを備えており、高電圧発生回路30a,30bはウィスカ自動除去回路100a~100dに対して負の高電圧を供給可能となっている。なお、本第2の構成例において、高電圧発生回路30aは第1高電圧発生回路を構成し、高電圧発生回路30aの発生する電圧が第1の負の高電圧を構成し、高電圧発生回路30bは第2高電圧発生回路を構成し、高電圧発生回路30bの発生する電圧が第2の負の高電圧を構成する。ここで、高電圧発生回路30aはウィスカ自動除去回路100b,100dに高電圧を供給し、高電圧発生回路30aはウィスカ自動除去回路100a,100cに高電圧を供給している。すなわち、高電圧発生回路30aと高電圧発生回路30aは、ラインLa,Lb,Lc,Ldに対し、交互に高電圧を供給するようになっている。また、高電圧発生回路30aと高電圧発生回路30bとでは供給する高電圧が異なっており、例えば、高電圧発生回路30aは-200Vを供給し、高電圧発生回路30bは-100Vを供給するようになっている。従って、高電圧発生回路がウィスカ自動除去回路に対して高電圧を供給したときに、隣接するライン間に高い電位差が発生するようになっている。ここで、FFC400は、第1のスイッチ部10a~10dと第2のスイッチ部20a~20dとの間を接続しており、第1のスイッチ部10a~10dと第2のスイッチ部20a~20dとの間に高電圧発生回路30a,30bから高電圧が供給されると、第1のスイッチ部10a~10dと第2のスイッチ部20a~20dが、FFC400を信号出力部200や信号受取部300から、電気的に切断する。なお、当然ながらFFC440の途中に高電圧発生回路30a,30bを接続することはできないため、高電圧発生回路30a,30bを各ラインに接続する接続点Aa,Ab,Ac,Adは、第1のスイッチ部10a~10dと第2のスイッチ部20a~20dとの間においてFFC400の部位を除いた箇所となる。以上のように構成されたウィスカ自動除去回路100によれば、高電圧発生回路30a,30bが電気的に接続点Aa,Ab,Ac,Adに接続されると、各ラインの対象部位TPは高電圧発生回路30a,30bによって負の高電圧となり、当該負の高電圧に応じた隣接ラインとの間に発生する電位差が、対象部位TPとの間でウィスカの発生が懸念される隣接ラインとの間に生ずる。このとき、対象部位TPと隣接ラインとがウィスカによって接続されていれば、当該ウィスカに電流が流れて、ウィスカを焼き切ることができる。また、高電圧発生回路30a,30bが電気的に各ラインに接続されたときに、第1のスイッチ部10a~10dや第2のスイッチ部20a~20dの作用により、信号出力部200や信号受取部300に負の高電圧が印加されないようにしている。よって、信号出力部200や信号受取部300に含まれる可能性のあるCMOS等のマイナスの電圧に耐性の無い素子を保護することができる。4第3の構成例:図4は、第3の構成例を説明する要部回路図である。同図において、信号出力部200はICにて構成され、信号受取部300はトランジスタにて構成され、信号出力部200は0V以上の直流電圧信号を信号受取部300へ入力する。ここで、ウィスカの除去に正の高電圧を利用すると、信号出力部200や信号受取部300に影響する恐れがある。そこで、本第3の構成例にかかる高電圧発生回路30は、負の高電圧を発生するようになっている。同図において、第1のスイッチ部10は、ダイオード11、プルアップ抵抗12、スイッチ部13、を備えている。ダイオード11は、カソードを信号出力部200に向けつつアノードを信号出力部200に向けてラインL上に介挿されている。プルアップ抵抗12は、ダイオード11と信号出力部200との間でラインLに接続され、ラインLを所定の正の定電圧にプルアップしている。スイッチ部13は、ダイオード11と信号出力部200との間でラインLに接続され、ラインLのグランドに対する接続を切替えることができる。なお、本第3の構成例において、ダイオード11が第1ダイオードを構成し、プルアップ抵抗12が第3抵抗を構成し、スイッチ部13がスイッチ部を構成する。同図において、第2のスイッチ部20は、ダイオード21、プルアップ抵抗22、を備えている。ダイオード21は、カソードを信号出力部200に向けつつアノードを信号受取部300に向けてラインL上に介挿されている。プルアップ抵抗22は、ダイオード21と信号受取部300との間でラインLに接続され、ラインLを所定の正の定電圧にプルアップしている。なお、本第1の構成例において、ダイオード21が第2ダイオードを構成し、プルアップ抵抗22が第1抵抗を構成する。図4のように構成されたウィスカ自動除去回路100においては、高電圧発生回路30が電気的に接続点Aに接続されると、対象部位TPは高電圧発生回路30によって負の高電圧となり、当該負の高電圧に応じた電位差が対象部位TPとの間でウィスカの発生が懸念されるラインLに隣接する金属との間に生ずる。このとき、対象部位TPと隣接する金属とがウィスカによって接続されていれば、当該ウィスカに電流が流れて、ウィスカを焼き切ることができる。また、高電圧発生回路30が電気的に接続点Aに接続されたときに、第1のスイッチ部10の作用により、図4のB点における電位はグランド0Vとなる。このように、第1のスイッチ部10は、負の高電圧を印加する接続点Aを信号出力部200から電気的に切断し、信号出力部200に負の高電圧が印加されないようにしている。よって、CMOS等のようにマイナスの電圧に耐性の無い素子を信号出力部200や信号受取部300が含んで構成されていても当該素子を負の高電圧から保護することができる。一方、図4のC点における電位は負の高電圧となるが、信号出力部アナログ素子であるトランジスタには影響が無い。なお、本第3構成例においても、上述した第1のスイッチ部10の備えるプルアップ抵抗12やスイッチ部13は、信号出力部200の内部に備えられてもよいし、第2のスイッチ部20の備えるプルアップ抵抗22やダイオード23やプルダウン抵抗24は、信号受取部300の内部に備えられてもよい。5変形例:なお、上述した第1の構成例や第2の構成例においては、電子機器においてウィスカの除去対象部位を駆動する電源が正の場合を例に取り説明を行ったが、ウィスカの除去対象部位を駆動する電源が負の場合にも本発明は適用可能である。この場合、ダイオードの接続方向は上述した各構成例の逆となり、プルアップしていた箇所は負の定電圧に対してプルダウンされる。なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用することは本発明の一実施例として開示されるものである。"