表示領域および周辺領域を有し、前記周辺領域が実質的に前記表示領域に連接する基板と;前記基板の前記表示領域に配置され、互いに交差して配置される多数本の走査線および多数本のデータ線と;前記基板の前記表示領域に配置され、かつ前記走査線および前記データ線を電気接続する多数個の能動素子と;前記能動素子を被覆する保護層と;前記保護層上に配置されるとともに、少なくとも前記表示領域中に位置する共通電極と;前記共通電極を被覆する誘電層と;多数個の画素電極であり、前記誘電層上に配置され、それぞれが1つの前記能動素子に電気接続され、そのうち前記各画素電極が多数個のスリットを有して前記共通電極が前記多数のスリット箇所において前記各画素電極に遮蔽されないものとする、多数個の前記画素電極とを備える画素アレイ基板。さらに、多数本の共通電極線を含み、前記多数の共通電極線および前記多数のデータ線が互いに交差して配置され、前記多数の共通電極線の延伸方向が前記多数の走査線の延伸方向と実質的に平行であり、かつ前記共通電極が前記多数の共通電極線に電気接続される請求項1記載の画素アレイ基板。前記共通電極が多数の切り欠きを有し、前記各切り欠きがそのうち1つの能動素子および前記能動素子に電気接続された前記走査線を露出させる請求項1記載の画素アレイ基板。前記多数のデータ線の一部および前記多数の画素電極の一部が重なり合う請求項1記載の画素アレイ基板。さらに、周辺線を含み、前記周辺領域に配置し、かつ前記共通電極が更に前記周辺領域中に延伸されて前記周辺線に電気接続される請求項1記載の画素アレイ基板。前記周辺線が環状線であり、前記環状線が前記基板の前記表示領域を取り囲む請求項5記載の画素アレイ基板。請求項1~6いずれか1項記載の画素アレイ基板と;前記画素アレイ基板に対向する対向基板と;前記画素アレイ基板および前記対向基板間に配置される表示誘導体とを備えるディスプレイパネル。基板を提供し、前記基板が表示領域および周辺領域を有し、前記周辺領域が実質的に前記表示領域と連接し、前記基板の表示領域上に既に多数本の走査線、多数本のデータ線、多数個の能動素子および多数本の共通電極線が形成され、そのうち、前記多数の走査線ならびに前記多数のデータ線が互いに交差して配置され、前記多数の能動素子がそれぞれ対応する前記走査線および前記データ線と電気接続され、前記多数の共通電極線ならびに前記多数のデータ線が互いに交差して配置されることと;前記基板上に保護層を形成するとともに、前記多数の能動素子、前記多数の共通電極線、前記多数の走査線および前記多数のデータ線を被覆することと;前記多数の共通電極線上方の前記保護層中に多数個の第1開口を形成し、前記多数の共通電極線を露出させることと;前記保護層上に共通電極を形成し、前記共通電極が前記表示領域に位置するとともに、前記多数の第1開口を充填し、前記多数の共通電極線に電気接続することと;前記基板上に誘電層を形成し、前記共通電極を被覆することと;前記多数の能動素子上方の前記保護層ならびに前記誘電層中に多数の第2開口を形成し、前記多数の能動素子を露出させることと;前記誘電層上に多数個の画素電極を形成し、前記多数の画素電極が前記表示領域中に位置するとともに、それぞれ対応する前記多数の第2開口を充填し、対応する前記能動素子に電気接続され、そのうち、前記各画素電極が多数個のスリットを有し、前記共通電極を前記多数のスリット箇所で前記各画素電極により遮蔽されないようにすることとを備える画素アレイ基板の製造方法。基板を提供し、前記基板が表示領域および周辺領域を有し、前記周辺領域が実質的に前記表示領域と連接し、前記基板の前記表示領域上に既に多数個の能動素子、多数本の走査線および多数本のデータ線を形成し、そのうち、前記多数の走査線ならびに前記多数のデータ線が互いに交差して配置され、前記多数の能動素子がそれぞれ対応する前記走査線および前記データ線に電気接続され、前記基板の前記周辺領域上に既に周辺線が形成されていることと;前記基板上に保護層が形成されて、前記多数の能動素子、前記多数の走査線、前記多数のデータ線および前記周辺線を被覆することと;前記周辺線上方の前記保護層中に第3開口を形成して、前記周辺線を露出することと;前記保護層上に共通電極を形成し、前記共通電極が前記周辺領域中に位置すると同時に、前記共通電極が前記周辺領域の一部に位置する前記第3開口を充填して、前記周辺線に電気接続することと;誘電層を形成して、前記共通電極を被覆することと;前記能動素子上方の前記保護層ならびに前記誘電層中に多数個の第4開口を形成して、前記多数の能動素子を露出させることと;前記誘電層上に多数個の画素電極を形成し、前記多数の画素電極がそれぞれ対応する前記多数の第4開口を充填して、対応する前記多数の能動素子に電気接続され、そのうち、前記各画素電極が多数個のスリットを有し、前記共通電極が前記多数のスリット箇所で前記各画素電極により遮蔽されないようにすることとを備える画素アレイ基板の製造方法。フリンジ電場切換FringeFieldSwitchingFFS液晶ディスプレイパネルを例に挙げると、それは、広い視野角wideviewingangleおよび低いカラーシフトcolorshiftなどの有利な特性を有する。しかし、従来のフリンジ電場切換FringeFieldSwitchingFFS液晶ディスプレイパネルにおいて、その画素電極および共通電極間の電場強度が十分に大きくなくて、従来のフリンジ電場切換FringeFieldSwitchingFFS液晶ディスプレイパネルの表示輝度が高くなく、その表示品質を低下させるものとなっている。そこで、フリンジ電場切換FringeFieldSwitchingFFS液晶ディスプレイパネルの表示輝度を向上させて、その表示品質を改善することが研究者の達成したい目標の1つとなっている。そこで、この発明の目的は、フリンジ電場切換FringeFieldSwitchingFFS液晶ディスプレイパネルの表示輝度を向上させる画素アレイ基板を提供することにある。この発明の別な目的は、理想的な表示開口率および理想的な表示品質を備えるディスプレイパネルを提供することにある。この発明の他の目的は、フリンジ電場切換FringeFieldSwitchingFFS液晶ディスプレイパネルの透光度を向上させる画素アレイ基板をできる画素アレイ基板の製造方法を提供することにある。この発明は、画素アレイ基板を提供し、それが基板と多数本の走査線と多数本のデータ線と多数個の能動素子と保護層と共通電極と誘電層と多数個の画素電極とを含む。基板が表示領域および周辺領域を有し、周辺領域が実質的に表示領域に連接する。多数本の走査線および多数本のデータ線が基板の表示領域に配置され、そのうち、走査線とデータ線とが互いに交差して配置される。多数個の能動素子が基板の表示領域に配置され、かつ走査線およびデータ線に電気接続される。保護層が能動素子を被覆する。共通電極が保護層上に配置されるとともに、少なくとも表示領域中に位置する。誘電層が共通電極を被覆する。多数個の画素電極が誘電層上に配置され、かつ各画素電極がそのうち1つの能動素子に電気接続され、そのうち、各画素電極が多数個のスリットを有し、共通電極がこれらのスリット箇所で各画素電極により遮蔽されないようにする。この発明は、また、ディスプレイパネルを提供し、前記画素アレイ基板と、対向基板と、表示誘電体とを含む。画素アレイ基板と対向基板とが対向して設けられ、表示誘電体が画素アレイ基板および対向基板間に配置される。この発明は、画素アレイ基板の製造方法を提供し、この画素アレイ基板の製造方法が:基板を提供し、基板が表示領域および周辺領域を有し、周辺領域が実質的に表示領域と連接し、基板の表示領域上に既に多数本の走査線、多数本のデータ線、多数個の能動素子および多数本の共通電極線が形成され、そのうち、多数の走査線ならびに多数のデータ線が互いに交差して配置され、多数の能動素子がそれぞれ対応する走査線およびデータ線と電気接続され、多数の共通電極線ならびに多数のデータ線が互いに交差して配置されることと;基板上に保護層を形成するとともに、多数の能動素子、多数の共通電極線、多数の走査線および多数のデータ線を被覆することと;多数の共通電極線上方の保護層中に多数個の第1開口を形成し、多数の共通電極線を露出させることと;保護層上に共通電極を形成し、共通電極が表示領域に位置するとともに、多数の第1開口を充填し、多数の共通電極線に電気接続することと;基板上に誘電層を形成し、共通電極を被覆することと;多数の能動素子上方の保護層ならびに誘電層中に多数の第2開口を形成し、多数の能動素子を露出させることと;誘電層上に多数個の画素電極を形成し、多数の画素電極が表示領域中に位置するとともに、それぞれ対応する多数の第2開口を充填し、対応する能動素子に電気接続され、そのうち、各画素電極が多数個のスリットを有し、共通電極を多数のスリット箇所で各画素電極により遮蔽されないようにすることとを含む。この発明は、画素アレイ基板の製造方法を提供し、この画素アレイ基板の製造方法が:基板を提供し、基板が表示領域および周辺領域を有し、周辺領域が実質的に前記表示領域と連接し、基板の表示領域上に既に多数個の能動素子、多数本の走査線および多数本のデータ線を形成し、そのうち、多数の走査線ならびに多数のデータ線が互いに交差して配置され、多数の能動素子がそれぞれ対応する走査線およびデータ線に電気接続され、基板の周辺領域上に既に周辺線が形成されていることと;基板上に保護層が形成されて、多数の能動素子、多数の走査線、多数のデータ線および周辺線を被覆することと;周辺線上方の保護層中に第3開口を形成して、周辺線を露出することと;保護層上に共通電極を形成し、共通電極が周辺領域中に位置すると同時に、共通電極が周辺領域の一部に位置する第3開口を充填して、周辺線に電気接続することと;誘電層を形成して、共通電極を被覆することと;能動素子上方の保護層ならびに誘電層中に多数個の第4開口を形成して、多数の能動素子を露出させることと;誘電層上に多数個の画素電極を形成し、多数の画素電極がそれぞれ対応する多数の第4開口を充填して、対応する数の能動素子に電気接続され、そのうち、各画素電極が多数個のスリットを有し、共通電極が多数のスリット箇所で各画素電極により遮蔽されないようにすることとを備える。つまり、この発明の画素アレイ基板に基づき、基板表面と垂直な方向へ画素電極および共通電極間に誘電層のみを挟み、従来の画素アレイ基板中、画素電極および共通電極間に多層の絶縁層を挟む。言い換えれば、この発明の画素アレイ基板中、画素電極および共通電極間の距離が比較的短く、画素電極および共通電極間の電場を比較的大きなものにしている。このようにして、この実施形態の画素アレイ基板を備えるディスプレイパネルは、さらに有効にディスプレイパネル中の表示誘電体を駆動できるため、このディスプレイパネルの駆動電圧もまた有効に低下させることができる。また、この発明の画素アレイ基板に基づき、共通電極が多数の切り欠きを備えて、各切り欠きがそのうち1つの能動素子および能動素子に電気接続される走査線を露出させる。かくして、共通電極と走査線および能動素子間との寄生静電容量parasiticcapacitanceが有効に降下されることができ、一歩進んで信号遅延ならびに駆動負荷が比較的大きいという問題を有効に改善できる。その外、この発明の画素アレイ基板中、画素電極およびデータ線間に多層の絶縁層ならびに1つの共通電極層を挟んでいるので、データ線および画素電極間の容量結合capacitivecoupling効果が比較的小さいものとなる。このようにして、画素電極の一部がデータ線の一部と重なり合うことができ、一歩進んで画素アレイ基板の開口率apertureratioを増大させる。以下、この発明を実施するための形態を図面に基づいて説明する。<第1実施形態>図1A~図1Eは、この発明の実施形態にかかる画素アレイ基板の製造フローを示す平面説明図である。図2A~図2Eは、それぞれ図1A~図1Eの線I-I‘に沿って示す画素アレイ基板の製造フローの断面説明図である。まず、図1Aと図2Aとにおいて、先ず基板102を提供する。この基板102は、表示領域R1と周辺領域R2とを備え、周辺領域R2が実質的に表示領域R1に連接している。例えば、周辺領域R2が例えば表示領域R1を取り囲んでいるとともに、表示領域R1に連接する環状領域である。但し、この発明はこれに限定されない。別な実施形態中、周辺領域R2もまた表示領域R1に連接する他の形状の領域であることができる。この実施形態中、基板102が主要に素子を搭載するために用いられ、その材質がガラス、石英、有機重合物または不透光/反射材料例えば、導電材料、ウェハー、セラミックスあるいは他の適用できる材料もしくは他の適用できる材料である。次に、基板102の表示領域R1上に多数本の走査線SLおよび多数本の共通電極線CLを形成する。この実施形態中、共通電極線CLの延伸方向は、実質的に走査線SLの延伸方向と平行である。導電性の考慮に基づいて、走査線SLおよび共通電極線CLの材料は、一般に金属材料を使用する。しかし、この発明は、これに限定されず、別な実施形態に従えば、走査線SLおよび共通電極線CLもまたその他の導電材料も使用できる。例えば、合金、金属材料の窒化物、合金、金属材料の酸化物、金属材料の窒酸化物、あるいは金属材料と他の導電材料のスタック層である。そして、基板102上に絶縁層GIを形成して、多数本の走査線SLおよび多数本の共通電極線CLを被覆する。絶縁層GIの材料は、無機絶縁材料例えば、酸化シリコン、窒化シリコン、窒酸化シリコン、または前記した2種類の材料のスタック層、有機絶縁材料あるいは前記の組み合わせである。その後、走査線SLの一部領域をゲートGとするとともに、ゲートG上にチャネル層CHを形成する。さらに、チャネル層CHおよび絶縁層GI上にデータ線DLならびにドレインDを同時に形成し、そのうち、データ線DLと走査線SLとが交差するように設置される。言い換えれば、データ線DLの延伸方向と走査線SLの延伸方向とが平行ではなく、好ましくはデータ線DLの延伸方向と走査線SLの延伸方向とが垂直である。また、この実施形態中、データ線D中チャネル層CHと重なり合う一部領域をソースSとして、ここに能動素子Tの製作を完了する。言い換えれば、能動素子Tと走査線SLとデータ線DLとが電気接続される。上記した能動素子Tは、底部ゲート型薄膜トランジスターを例に挙げて説明するが、この発明は、これに限定されない。その他の実施形態に従えば、上記能動素子Tは、また頂部ゲート型薄膜トランジスターあるいはマルチゲート型薄膜トランジスターであることができる。また、走査線SLを製作すると同時に、走査線SLを外方向へ延伸してゲートG用とすることができ、この発明は、ゲートGを走査線SLの一部とする必要性があると制限するものではない。データ線DLは、走査線SLと共通電極線CLを交差させる方式で設置される。言い換えれば、データ線DLの延伸方向が共通電極線CLの延伸方向が平行ではない。この実施形態中、データ線DLの延伸方向が例えば共通電極線CLの延伸方向に垂直である。データ線DLは、使用できる材料が走査線SLおよび共通電極線CLに類似しているので、ここでは、繰り返さない。次に、図1Bと図2Bとにおいて、基板102上に保護層104を形成し、この保護層104が例えば透明保護層であり、この保護層104が能動素子T、共通電極線CL、走査線SLおよびデータ線DLを被覆する。そして、共通電極線CL上方の保護層104中および絶縁層GI中において多数個の第1開口H1を形成し、共通電極線CLを露出させる。この実施形態中、保護層104の材料は、無機絶縁材料例えば、酸化シリコン、窒化シリコン、窒酸化シリコン、または前記した2種類の材料のスタック層、有機絶縁材料あるいは前記の組み合わせである。次に、図1Cと図2Cとにおいて、保護層104上に共通電極106を形成し、この共通電極106が表示領域R1に位置するとともに、第1開口H1に充填され、共通電極線CLに電気接続される。注意すべきことは、この実施形態の共通電極106が多数個の切り欠きKを備え、切り欠きKが能動素子Tの一部および能動素子Tに電気接続される走査線SLの一部を露出させる。このようにして、共通電極106ならびに走査線SL間と共通電極106および能動素子T間との寄生キャパシタンスparasiticcapacitanceが有効に引き下げられ、それにより信号遅延および駆動負荷が比較的大きいという問題を改善する。この実施形態中、共通電極106が例えば透明電導層であり、それが金属酸化物を含み、例えばインジウム錫酸化物、インジウム亜鉛酸化物、アルミニウム錫酸化物、アルミニウム亜鉛酸化物、インジウムゲルマニウム酸化物または他の適切な酸化物、あるいは前記した少なくとも二者のスタック層である。次に、図1Dと図2Dとにおいて、基板102上に誘電層108を形成し、共通電極106を被覆する。この実施形態中、誘電層108は、また能動素子T、絶縁層GI、走査線SLおよびデータ線DLも被覆する。そして、能動素子T上方の保護層104および誘電層108中に第2開口H2を形成し、能動素子TのドレインDを露出させる。この実施形態中、誘電層108は、例えば、透明誘電層であり、誘電層108の材料が無機絶縁材料酸化シリコン、窒化シリコン、窒酸化シリコン、または前記した少なくとも2種類の材料のスタック層、有機絶縁材料あるいは前記の組み合わせである。次に、図1Eと図2Eとにおいて、誘電層108上に多数個の画素電極PEを形成して能動素子アレイ基板100を完成する。これらの画素電極PEが表示領域R1中に位置するとともに、それぞれ対応する第2開口H2中に充填されて、対応する能動素子Tに電気接続され、そのうち、各画素電極PEが多数個のスリットgを備えて、共通電極106がこれらのスリットg箇所で各画素電極PEにより遮蔽されないようにする。詳しく言うと、共通電極106と画素電極PEとが誘電層108によって互いに電気絶縁される。画素電極PEが多数個の露出された共通電極106のスリットgにより共通電極106間に電場を形成する。注意すべきことは、この実施形態中、画素電極PEおよび共通電極106間に誘電層108だけを挟んでいることである。このようにして、基板102表面と垂直な方向上において、画素電極PEおよび共通電極106間の距離が実質的に誘電層108の厚さに等しいものとなる。従って、画素電極PEおよび共通電極106間の電場の大きさが著しく向上する。また、この実施形態中、データ線DLの一部と画素電極PEの一部とが重なることができ、画素アレイ基板100の開口率apertureratioが増加する。更に、詳しく言えば、データ線DLの一部と画素電極PEの一部との間に保護層104、共通電極106および誘電層108を挟み、データ線DLおよび画素電極PE間の距離を比較的大きなものとする。このようにして、データ線DLおよび画素電極PE間の容量結合capacitivecoupling効果が顕著なものとはならず、画素電極PEの一部がデータ線DLの一部に重なり合うことができ、画素アレイ基板100の開口率apertureratioを増大させるという目的が達成できる。<第2実施形態>この実施形態の画素アレイ基板100Aは、第1実施形態の画素アレイ基板100に類似しており、以下、異なる部分についてのみ説明を行い、同じ部分については、説明を繰り返さない。図3A~図3Eは、この発明の別な実施形態にかかる画素アレイ基板の製造フローを示す平面説明図である。図4A~図4Eは、図3A~図3Eの線II-II‘および線III-III‘に沿って示す画素アレイ基板の製造フローの断面説明図である。まず図3Aと図4Aとにおいて、先ず基板102を提供する。この基板102が表示領域R1と周辺領域R2とを備える。基板102の表示領域R1上に多数本の走査線SLを形成するとともに、基板102の周辺領域R2上に周辺線Lを形成する。この実施形態中、周辺領域R2が例えば表示領域R1を取り囲むとともに、表示領域R1と連接する環状領域であり、周辺線Lが例えば環状線であり、この環状線が基板102の表示領域R1を取り囲んでいる。周辺線Lが使用できる材質は走査線SLと類似しているので、ここでは、繰り返さない。そして、基板102の表示領域R1および周辺領域R2上に絶縁層GIを形成して、多数本の走査線SLならびに周辺線Lを被覆する。その後、多数本の走査線SLの一部領域にチャネル層CHを形成し、走査線SLの一部領域をゲートGとする。そして、チャネル層CHおよび絶縁層GI上にデータ線DLを形成し、そのうち、データ線DLならびにチャネル層CHが重なり合う一部領域をソースSとすると同時に、チャネル層CH上にドレインDを形成して、能動素子Tの製作を完了する。言い換えれば、能動素子Tは、走査線SLおよびデータ線DLと電気接続されている。前記の能動素子Tは、底部ゲート型薄膜トランジスターを例として説明しているが、この発明を限定するものではない。その他の実施形態に従い、前記の能動素子Tは、頂部ゲート型薄膜トランジスターあるいはマルチゲート型薄膜トランジスターなどであることもできる。この実施形態中、データ線DLと走査線SLとは互いに交差して設置される。言い換えれば、データ線DLの延伸方向と走査線SLの延伸方向とが平行ではない。この実施形態中、データ線DLの延伸方向が例えば走査線SLの延伸方向と垂直である。次に、図3Bと図4Bとにおいて、基板102上に保護層104を形成し、能動素子T、走査線SL、データ線DLおよび周辺線Lを被覆する。そして、周辺線L上方の保護層104中に第3開口H3が形成されて、周辺線Lを露出させる。注意すべきことは、第3開口H3が例えば保護層104および絶縁層GIを貫通して周辺線Lを第3開口H3により露出させることである。次に、図3Cと図4Cとにおいて、保護層104上に共通電極106を形成する。共通電極106が表示領域R1から周辺領域R2へ延伸される。言い換えれば、共通電極106が周辺領域R2および表示領域R1中に位置するとともに、共通電極106が周辺領域R2の一部分に位置する第3開口H3に充填されて、周辺線Lと電気接続される。その後、図3Dと図4Dとにおいて、基板102上に誘電層108を形成して、共通電極106を被覆する。そして、能動素子T上方の保護層104および誘電層108中に多数個の第4開口H4を形成して、能動素子TのドレインDを露出させる。次に、図3Eと図4Eとにおいて、誘電層108上に多数個の画素電極PEを形成し、これらの画素電極PEがそれぞれ対応する第4開口H4に充填され、対応するこれらの能動素子TのドレインDと電気接続され、そのうち、各画素電極PEが多数のスリットgを備え、共通電極106がこれらのスリットg箇所で各画素電極PEにより遮蔽されないようにする。ここで、この実施形態の画素アレイ基板100Aが完成する。注意すべきことは、この実施形態の画素アレイ基板100Aが表示領域R1中に配置される共通電極線CLを含んでいないことである。一般的に言って、良好な信号伝送品質を備えるために、共通電極線CLは、金属などの不透光材料を採用して製作される。従って、この実施形態の画素アレイ基板100Aは、第1実施形態の画素アレイ基板100の利点を備えるだけでなく、その表示開口率apertureratioが更に一歩向上される。図5は、この発明の実施形態にかかるディスプレイパネルを示す断面説明図である。図5において、ディスプレイパネル300は、画素アレイ基板310と、対向基板320と、表示誘導層330とを含む。画素アレイ基板310と対向基板320とが相あい対して設けられ、表示誘導層330が画素アレイ基板310および対向基板320間に配置される。表示誘電層330は、例えば、液晶層である。具体的に言えば、画素アレイ基板310は、例えば、前記した第1実施形態の画素アレイ基板100または第2実施形態の画素アレイ基板100Aから選ばれる。前記した実施形態から分かるように、画素アレイ基板100および画素アレイ基板100A中、画素電極PEと共通電極106との間に顕著な電場効果が形成される。従って、表示誘電層330中の表示誘導体が効率よく駆動されて、このディスプレイパネル300の表示輝度が有効に向上される。また、画素アレイ基板100および画素アレイ基板100Aが高い表示開口率を有する特性もまたディスプレイパネル300が理想的な表示輝度を備えるものとしている。以上のように、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。