"半導体装置が形成される装置形成領域を複数有する半導体基板の主面上に膜を形成する工程であって、前記膜が、前記半導体基板の熱膨張係数と異なる熱膨張係数を有すると共に、複数の前記装置形成領域の間の領域上に切欠き部を有する、工程と、前記膜を用いて各前記装置形成領域に前記半導体装置を形成する工程と、前記半導体基板を各前記装置形成領域に分割する工程と、を備える、半導体装置の製造方法。各前記装置形成領域に分割する工程では、隣接する前記装置形成領域間をダイシングエリアとしてダイシングすることによって各前記装置形成領域を分割し、前記切欠き部は、前記ダイシングエリアに沿って形成されている、請求項1記載の半導体装置の製造方法。前記切欠き部は、前記ダイシングエリア上に位置しており、前記ダイシングエリアの延在方向に直交する断面において、前記ダイシングエリアの幅より前記切欠き部の幅の方が狭い、請求項2記載の半導体装置の製造方法。前記切欠き部は前記膜を厚さ方向に貫通している、請求項1~3の何れか一項記載の半導体装置の製造方法。前記切欠き部の深さ方向の長さは前記膜の膜厚より短い、請求項1~3の何れか一項記載の半導体装置の製造方法。前記膜は、前記半導体基板にイオン注入するためのマスク部材となる膜である、請求項1~5の何れか一項に記載の半導体装置の製造方法。前記膜を形成する工程は、前記半導体基板の主面上に膜を堆積する工程と、前記堆積された膜に前記切欠き部を形成する工程と、を有する、請求項1~6の何れか一項に記載の半導体装置の製造方法。しかしながら、イオン注入用のマスク部材となるべき膜や配線形成用の膜の熱膨張係数は、半導体基板の熱膨張係数と異なる場合がある。この場合、膜がスパッタやプラズマCVDといった化学的気相成長法などによって堆積された後に、膜及び半導体基板が室温程度まで冷却されると、熱膨張係数の差によって半導体基板に反りが生じることを本願発明者らは見出した。このように半導体基板が反ってしまうと、膜を、例えばマスク部材等として使用するために膜をパターニングする際の精度が低下する。そのため、製造される半導体装置の性能が低下することになる。そこで、本発明は、製造工程中において膜の形成によって生じる半導体基板の反りを緩和可能な半導体装置の製造方法を提供することを目的とする。本発明の一側面に係る半導体装置の製造方法は、A半導体装置が形成される装置形成領域を複数有する半導体基板の主面上に膜を形成する工程であって、膜が、半導体基板の熱膨張係数と異なる熱膨張係数を有すると共に、複数の装置形成領域の間の領域上に切欠き部を有する、工程と、B膜を用いて各装置形成領域に半導体装置を形成する工程と、C半導体基板を各装置形成領域に分割する工程と、を備える。上記方法では、半導体基板上には、装置形成領域の間の領域上に切欠き部が形成された膜が設けられる。膜に切欠き部が形成されていることにより、膜の熱膨張係数が半導体基板の熱膨張係数と異なっていても、熱膨張係数の差によって膜に生じる応力が低減される。その結果、膜の形成によって生じる半導体基板の反りも緩和される。一実施形態においては、各装置形成領域に分割する工程では、隣接する装置形成領域間をダイシングエリアとしてダイシングすることによって各装置形成領域が分割され、切欠き部は、ダイシングエリアに沿って形成されていてもよい。この場合、切欠き部は、装置形成領域の外側であるダイシングエリアに形成されているので、半導体基板が半導体装置の形成のために有効に利用され得る。また、一実施形態においては、切欠き部は、ダイシングエリア上に位置しており、ダイシングエリアの延在方向に直交する断面において、ダイシングエリアの幅より切欠き部の幅の方が狭くてもよい。かかる形態では、例えば、膜をイオン注入用のマスクとして半導体基板にイオンが注入される場合において、イオンが切欠き部を介して不要な領域に注入されることが抑制される。更に、一実施形態において、切欠き部は膜を厚さ方向に貫通していてもよい。この場合、切欠き部の形成時に深さ方向の制御が容易である。また、膜に生じる応力もより緩和され得る。また、一実施形態において、切欠き部の深さ方向の長さは膜の膜厚より短くてもよい。この場合、切欠き部の形成に要する時間を短縮可能である。更に、一実施形態において、上記膜は、半導体基板にイオン注入するためのマスク部材となる膜であるとすることができる。また、一実施形態において、上記膜を形成する工程は、半導体基板の主面上に膜を堆積する工程と、その堆積された膜に切欠き部を形成する工程と、を有してもよい。本発明によれば、製造工程中において膜の形成によって生じる半導体基板の反りを緩和可能な半導体装置の製造方法が提供される。以下、図面を参照して本発明の実施形態について説明する。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。図1~図4を利用して、一実施形態に係る半導体装置の製造方法を概略的に説明する。図1は、半導体装置を製造するための半導体基板の平面図である。図2は、半導体装置の製造工程の一工程を示す図面である。図3は、図2のIII-III線に沿った端面の一部拡大図である。図4は、図1に示した半導体基板上に、切欠き部を有する膜を形成する工程の一例を示す図面である。以下、説明のために、図1及び図2に示すように、半導体基板10の板厚方向に直交する平面内における互いに直交する2方向をx方向及びy方向とも称す。半導体装置の製造においては、まず、図1に示すような略円板上の半導体基板10を準備する。半導体基板10の例はSiC基板、GaN基板を含む。半導体基板10の直径の大きさの例は2インチ~4インチである。半導体基板10の板厚は、トランジスタやダイオードといった半導体装置に通常使用される厚さでさればよい。半導体基板10の板厚の例は約400μmである。半導体装置を製造する場合には、半導体基板10の複数の所定の領域に半導体装置が形成される。本明細書では、半導体基板10において半導体装置が製造される所定の領域を装置形成領域12と称する。装置形成領域12はいわゆるダイと称せされる領域である。図1では、説明のために、装置形成領域12にハッチングを施して、装置形成領域12を施している。装置形成領域12の平面視形状の例は四角形である。四角形の例は長方形、正方形を含む。装置形成領域12の一辺の大きさの例は1.5mm~3.0mmである。複数の装置形成領域12は、通常、図1に示すように、x方向及ぶy方向にそれぞれ複数個整列されている。隣接する装置形成領域12の間の領域は、装置形成領域12に半導体装置を形成した後に、ダイシングにより半導体装置を分割するためのライン状のダイシングエリア14或いはダイシングラインである。換言すれば、半導体基板10において、半導体装置形成後にダイシングするためのダイシングエリア14で囲まれる領域が装置形成領域12である。図1の一点鎖線は、ダイシングエリア14の境界線を仮想的に示すためのものである。ダイシングエリア14の幅の典型的な例は100μmであるが、例えば10μm,50μmであってもよい。次に、図2及び図3に示すように、半導体基板10の表面主面10a上に、イオン注入のためのマスク部材となるべきマスク用膜16を形成する膜形成工程。この工程において形成されるマスク用膜16には切欠き部16aが形成されている。マスク用膜16は、マスク用膜16の膜厚が半導体基板10の板厚より薄い薄膜である。マスク用膜16の膜厚は、切欠き部16aが形成されていない領域の膜厚を意味する。マスク用膜16の材料の例はSiO2、タングステン、窒化シリコン、ポリシリコン、モリブデン、タンタル、タンタルカーバイド、アルミニウム、ニッケルを含む。マスク用膜16は、半導体基板10の材料とは異なることから、マスク用膜16の熱膨張係数も、半導体基板10の熱膨張係数と異なる。切欠き部16aが形成されたマスク用膜16の形成方法について図4を利用して説明する。図4は、半導体基板10上に切欠き部16aを有する膜16を形成する工程を示す図面である。図4では、半導体基板10のダイシングエリア14の領域を示している。1図4Aに示すように、マスク用膜16となるべき膜18を半導体基板10上に堆積させる。この膜18は、はプラズマCVDなどの化学気相成長法又はイオンスパッタリングを利用して堆積され得る。2上記のようにして堆積された膜18におけるダイシングエリア14上の領域に、ダイシングエリア14の延在方向に沿ったライン状の切欠き部16aを形成する。切欠き部16aは、例えば、以下のようにして形成され得る。2a図4Bに示すように、膜18上にレジスト膜20を積層する。2b次に、図4Cに示すように、形成すべき切欠き部16aのパターンに応じてレジスト膜20をパターニングする。パターニングは、例えば、コンタクトアライナ-を利用して実施され得る。2cその後、図4Dに示すように、パターニングされたレジスト膜20をマスク部材として膜18に切欠き部16aを形成した後、レジスト膜20を除去することによって、マスク用膜16とする。切欠き部16aの形成方法の例はRIEドライエッチングといったイオンエッチングである。マスク用膜16の膜厚の一例は10μmである。ただし、マスク用膜16の膜厚は、100nm以上であればよい。膜厚が100nm以上あれば、イオン注入の際にイオンが不要な領域に注入されることを抑制できるからである。一実施形態においては、切欠き部16aの延在方向に直交する断面における切欠き部16aの幅W1は、ダイシングエリア14の幅W2より細い。切欠き部16aの幅の例は10μm~50μmである。一実施形態においては、図3に示すように、切欠き部16aはマスク用膜16を貫通してもよい。更に、切欠き部16aは、半導体基板10の表面を更に切り欠いていてもよい。切欠き部16aがマスク用膜16を貫通している場合、切欠き部16aの形成において、深さ方向の制御の精度は低くてもよいので、切欠き部16aの形成が容易である。また、一実施形態では、図5に示すように、切欠き部16aの深さ方向の長さは、マスク用膜16の膜厚より短くてもよい。すなわち、切欠き部16aはマスク用膜16を貫通していなくてもよい。更に、一実施形態では、ライン状の切欠き部16aは、図2に示すx方向及びy方向の一方向に延在する切欠き部16aのみ形成されていてもよい。更に、一実施形態では、切欠き部16aは、一方向に延在するダイシングエリア14の延在方向全体にわたって形成されていなくても、ダイシングエリア14内の一部に形成されていてもよい。半導体装置の製造においては、上記のようにして、切欠き部16aを有するマスク用膜16を形成した後、マスク用膜16を利用して各装置形成領域12内の所定位置にイオン注入を施す処理などを経て、半導体装置を形成する半導体装置形成工程。次いで、ダイシングエリア14に沿ってダイシングし、装置形成領域12を分離することによって、各半導体装置を得る分離工程。製造され得る半導体装置の例は、トランジスタ、ダイオードを含む。次に、図6~図8を利用して、半導体装置としてRESURF表面電界緩和型接合電界トランジスタJFETを製造する場合について、半導体装置の製造方法を説明する。図6~図8は、半導体装置の製造方法の工程を示す図面である。以下では、材料などを具体的に例示して半導体装置の製造方法を説明するが、本発明は、ここで例示する材料などを利用した半導体装置の製造方法に限定されない。図6Aに示すような半導体基板10を準備する。半導体基板10は、4H―SiC基板10a上に、p型電界阻止層10b、p型空乏層10c、n型チャネル層10d、p型活性層10eがCVD法化学的気相成長法を利用してエピタキシャル成長された基板である。p型電界阻止層10b、p型空乏層10c、n型チャネル層10d、p型活性層10eは、SiCから構成される層に導電型を制御する不純物が適宜添加されたものである。p型電界阻止層10bの厚さの例は0.5μmである。p型空乏層10cの厚さの例は10μmである。n型チャネル層10dの厚さの例は0.4μmである。p型活性層10eの厚さの例は0.3μmである。上記CVD法を利用したエピタキシャル成長では、輸送用ガスとして水素ガス、Si材料ガスとしてシランSiH4、C材料ガスとしてプロパンC3H8を用いる。また、n型不純物として窒素N2、p型不純物としてジボランB2H6及びトリメチルアルミニウムTMAが用いられ得る。図6Aに示すように、半導体基板10は、装置形成領域12に溝部22を有する。溝部22は、半導体基板10上にエッチングマスクを形成した後、RIEドライエッチングといったエッチングを用いて形成され得る。次に、図6Bに示すように、半導体基板10のp型活性層10e側の表面上に、マスク用膜16を形成する。マスク用膜16の材料の例及び形成方法の例は前述した通りであるので、説明を省略する。図7Aに示す工程において、半導体基板10にpイオンを打ち込むためのパターンをマスク用膜16に形成して、イオン注入用のマスク部材241を得る。具体的には、マスク用膜16上にレジスト膜を形成した後、ステッパを利用した露光によってマスク用膜16にイオン注入用のマスクパターンを形成することによって、マスク部材241を得る。図7Bに示す工程において、マスク部材241を利用して半導体基板10にイオンを打ち込むことによって、pイオン注入領域としての不純物拡散領域26A,26Bを形成する。pイオン注入領域形成時に打ち込むイオンの例はAlイオンである。イオン打ち込み時には、結晶性の悪化を防ぐために、打ち込み対象である半導体基板10を約300°C程度に加熱する。その後、一度、マスク部材241を除去した後、図6B及び図7Aに示した工程と同様にしてマスク材242を作製する。次いで、図7Bに示した工程と同様にして、図7Cに示すように、nイオン注入領域としての不純物拡散領域28A,28Bを形成する。nイオン注入領域形成時に打ち込むイオンの例はPイオンである。次に、図8Aに示すように、酸化膜30及びオーミック電極32A,32B,32C,32Dを形成する。具体的には、まず、半導体基板10をアニールした後、マスク部材242を除去する。続いて、半導体基板10の表面上に酸化膜30を形成した後、不純物拡散領域26A,26B,28A,28B上にそれぞれニッケルNiから構成されるオーミック電極32A,32B,32C,32Dを形成する。その後、図8Bに示すように、オーミック電極32A,32B,32C,32D上に、ソース電極パッド34A、ゲート電極パッド34B、ドレイン電極パッド34C及びそれらの配線構造を形成する。ソース電極パッド34A、ゲート電極パッド34B、ドレイン電極パッド34C等及びそれらの配線構造は、Alを半導体基板10上に蒸着して厚さ1μm程度のAl膜を形成した後、配線する場所のみ保護膜を形成し、選択的にエッチングして必要な部分のみ残すことで形成され得る。最後に、ダイシングエリア14に沿ってダイシングすることで、図8Cに示すRESURF型JFETとしての半導体装置が完成する。以上説明した半導体装置の製造方法では、半導体装置の製造工程中において、半導体基板10上に成膜されるマスク用膜16に切欠き部16aが形成されている。この切欠き部16aにより、マスク用膜16によって半導体基板10が反ることが抑制される。この点について説明する。前述したように、マスク用膜16又はマスク用膜16となるべき膜18は、半導体基板10と異なる熱膨張係数を有する。そのため、膜18を半導体基板10上に形成した後、室温程度まで冷却すると、熱膨張係数の差によって半導体基板10が反る場合がある。例えば、半導体基板10を構成する材料の例であるSiC及びGaNの熱膨張係数は次の通りである。SiCの熱膨張係数:約2.2×10-6/KGaNの熱膨張係数:約5.6×10-6/K一方、マスク用膜16又は膜18を構成する材料として汎用される材料の熱膨張係数は次の通りである。タングステンの熱膨張係数:約4.5×10-6/K酸化シリコンSiO2の熱膨張係数:約0.51×10-6/K窒化シリコンの熱膨張係数:約2.6×10-6/Kポリシリコンの熱膨張係数:約2.55×10-6/K20°C~約4.34×10-6/K1000°Cモリブデンの熱膨張係数:約5.1×10-6/Kタンタルの熱膨張係数:約6.3×10-6/Kタンタルカーバイドの熱膨張係数:約6×10-6/Kアルミニウムの熱膨張係数:約23×10-6/Kニッケルの熱膨張係数:約12.8×10-6/K銅の熱膨張係数:約16.8×10-6/K上記のように、半導体基板10の材料として例示したSiC及びGaNに対して、マスク用膜16の材料の例として挙げた種々の材料とは、熱膨張係数に差が生じている。そして、例示したマスク用膜16の材料は、半導体装置の製造工程中、イオン注入用のマスク部材の材料として汎用される材料である。のそのため、半導体基板10の材料とマスク用膜16又は膜18の汎用材料とはどのような組み合わせであっても、半導体基板10に膜18を成膜すると反りが生じ得る。この反りの量の例は10μm~100μm程度であるが、約100μm以上にもなる場合もあり得る。本実施形態では、マスク用膜16は切欠き部を有することから、マスク用膜16の収縮によって生じる応力が緩和され得る。その結果、上記半導体基板10の反りが解消されて、半導体基板10を略平坦に戻すことが可能である。マスク用膜16のパターニングは、例示したようにステッパによる露光等を用いて高精度に行われる。この際、マスク用膜16が形成された半導体基板10が平坦になっていることで、マスク用膜16をより正確にパターニングすることができる。その結果、イオン注入領域26A,26B,28A,28Bがより高い精度で所望の位置に形成され得る。切欠き部16aはマスク用膜16において、装置形成領域12の外側の領域であるダイシングエリア14上の領域に形成される。そのため、切欠き部16aの形成に要求される精度は、イオン注入用のマスクパターン形成の際に要求される精度より低い。よって、切欠き部16aは、コンタクトアライナ-などを利用して容易に形成することが可能である。また、切欠き部16aが、ダイシングエリア14上に形成されることから、切欠き部16aの形成のために、装置形成領域12の大きさが切欠き部16aを形成しない場合に比べて縮小されることはない。従って、マスク用膜16が形成されることによる半導体基板10の反りを抑制しながら、半導体基板10を有効に利用することができる。また、ダイシングエリア14に切欠き部16aを形成することで、イオン注入の際等に切欠き部16aを介して装置形成領域12内にイオンが注入されることも抑制可能である。その結果、半導体装置の製造歩留まりの悪化を防止することが可能である。一実施形態では、切欠き部16aの幅W1はダイシングエリア14の幅W2より狭い。この場合、イオン注入の際に、切欠き部16aの領域から半導体基板10内にイオンが注入されたとしても、そのような不要なイオンが装置形成領域12内へ注入されにくい。そのため、半導体装置の製造歩留まりの悪化をより防止することができる。また、一実施形態において、切欠き部16aは、マスク用膜16を貫通している。この場合、切欠き部16aの深さ方向の制御の精度が低くてもよいので、切欠き部16aの形成がより容易になる。更に、切欠き部16aがマスク用膜16を貫通している場合、マスク用膜16は、複数の領域に分割される。そのため、マスク用膜16内に熱膨張係数の差によって生じる応力をより緩和可能である。その結果、半導体基板10の反りを更に効果的に低減できる。更に、一実施形態において、切欠き部16aの深さ方向の長さはマスク用膜16の膜厚より短い。この場合、切欠き部16aの形成に要する時間が短縮される。そのため、半導体装置の製造をより効率的に行い得る。以上、本発明の種々の実施形態について説明したが、本発明は、上記に例示した種々の実施形態に限定されず、本発明の趣旨を逸脱しない範囲で種々の変形が可能である。これまでの説明では、切欠き部16aが形成される膜として、イオン注入のためのマスクとなるマスク用膜16を例示しした。しかしながら、切欠き部が形成される膜は、半導体装置の製造工程において半導体基板に対して設けられる膜であって、半導体基板10の熱膨張係数と異なる熱膨張係数を有する膜であればよい。例えば、図7Cを利用した配線用のパッドの形成では、Alから構成される膜を半導体基板上に成膜した後、Al膜をパターニングしてパッド又は配線を形成する方法を例示した。このような半導体装置におけるパッド又は配線などの形成に使用する膜に切欠き部が形成されてもよい。また、半導体装置の製造工程におけるエピタキシャル成長の際のマスク部材となるべき膜に切欠き部が形成されていてもよい。このように、切欠き部が形成される膜はイオン注入用のマスクとなるべきマスク用膜に限定されない。しかしながら、半導体基板に対して反りを生じせしめやすい、又は、その反りによる製造工程への影響が半導体装置の性能に及ぶような膜に対して切欠き部を形成することが、半導体装置を効率的に製造する観点から有効である。このような観点から、イオン注入のためのマスク用膜、配線形成用の膜又はパッド形成用の膜に切欠き部を形成することがより有効である。半導体基板に対して反りを生じせしめやすいという観点から、膜と半導体基板との熱膨張係数の比が1.3倍以上又は1/1.3倍以下、より好ましくは2倍以上又は1/2倍以下である場合に、膜に切欠き部を形成することが有効である。また、半導体基板の板厚が500μm以下の場合にも、膜の影響が生じやすいので、膜に切欠き部を形成することは有効である。切欠き部が形成される膜は半導体基板と異なる熱膨張係数を有すればよいことから、膜の材料は、これまで例示したものに限らない。膜の材料は、例えばダイヤモンドであってもよい。また、半導体基板と半導体基板上に形成される膜との熱膨張係数差に応じて、半導体基板に装置の製造に影響するような反りが生じる場合には、半導体基板10の材料は、Siであってもよい。図4を利用した説明では、膜を堆積させた後に、堆積された膜に切欠き部を形成した形態を例示した。しかしながら、例えばリフトオフ法などを利用して、切欠き部が形成された膜を半導体基板10上に直接形成してもよい。"