入力信号が入力される1次巻線としての環状の第1金属配線、及び、2次巻線としての複数の第2金属配線を有し、入力インピーダンスの整合をとるとともに、前記入力信号を複数の分配信号に分配する第1トランスフォーマと、出力信号が出力される2次巻線としての環状の第3金属配線、及び、1次巻線としての複数の第4金属配線を有し、前記複数の分配信号を合成することで前記出力信号を出力するとともに、出力インピーダンスの整合をとる第2トランスフォーマとを備え、前記第1トランスフォーマが有する金属配線と第2トランスフォーマが有する金属配線とは、互いに異なる金属配線層を用いて構成され、かつ、平面視した場合に交差している電力分配合成器。前記第1トランスフォーマが有する金属配線と前記第2トランスフォーマが有する金属配線とは、平面視した場合に直交している請求項1記載の電力分配合成器。前記第1トランスフォーマの前記第1金属配線と、前記第2トランスフォーマの前記第3金属配線とが、平面視した場合に直交している請求項2記載の電力分配合成器。前記電力分配合成器は、さらに、前記第1トランスフォーマ及び前記第2トランスフォーマの少なくとも一方と、半導体基板との間に形成された10μm以上の厚さの誘電体層を備える請求項1~3のいずれか1項に記載の電力分配合成器。前記誘電体層は、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン又はポリフェニレンオキシドを含む請求項4記載の電力分配合成器。前記誘電体層は、第1の材料からなる粒子が第2の材料中に分散されてなるナノコンポジット膜を含む請求項4記載の電力分配合成器。請求項1~6のいずれか1項に記載の電力分配合成器を備える電力増幅器。しかしながら、上記特許文献1に記載されている技術では、次のような課題がある。特許文献1に記載の電力増幅器では、入力側の整合をとるために、上述したように、スパイラルトランスフォーマバランと、差動ラインと、分配ネットワークとを備えている。したがって、プッシュプル増幅器までの線路長が長く、十分な入力パワーが得られず、損失が増加する。また、特許文献1に記載の電力増幅器には、上記の部品が必要であるため、回路構成が複雑になる。そこで、本発明は、入力の整合回路における損失の低減、並びに、回路の簡略化及び小型化が可能な電力分配合成器及び電力増幅器を提供することを目的とする。上記課題を解決するため、本発明の一態様に係る電力分配合成器は、入力信号が入力される1次巻線としての環状の第1金属配線、及び、2次巻線としての複数の第2金属配線を有し、入力インピーダンスの整合をとるとともに、前記入力信号を複数の分配信号に分配する第1トランスフォーマと、出力信号が出力される2次巻線としての環状の第3金属配線、及び、1次巻線としての複数の第4金属配線を有し、前記複数の分配信号を合成することで前記出力信号を出力するとともに、出力インピーダンスの整合をとる第2トランスフォーマとを備え、前記第1トランスフォーマが有する金属配線と第2トランスフォーマが有する金属配線とは、互いに異なる金属配線層を用いて構成され、かつ、平面視した場合に交差している。これにより、第1トランスフォーマでは損失を最小限に抑えつつ入力信号を分配することができ、第2トランスフォーマでは損失を最小限に抑えつつ複数の分配信号を合成することができる。また、第1トランスフォーマ及び第2トランスフォーマの一方に電流が流れ、磁界が発生した場合であっても、他方のトランスフォーマには、発生した磁界による起電力の発生を抑制することができる。このように、入力の整合回路における損失の低減、並びに、回路の簡略化及び小型化を実現できるとともに、トランスフォーマ間で磁界結合の発生を抑制することができ、発振の可能性を低減することができる。また、前記第1トランスフォーマが有する金属配線と前記第2トランスフォーマが有する金属配線とは、平面視した場合に直交していてもよい。これにより、第1トランスフォーマ及び第2トランスフォーマが直交しているので、第1トランスフォーマ及び第2トランスフォーマの一方に電流が流れ、磁界が発生した場合であっても、他方のトランスフォーマには磁界による起電力が発生しない。このため、磁界結合が起こらず、発振を抑制することができる。また、前記第1トランスフォーマの前記第1金属配線と、前記第2トランスフォーマの前記第3金属配線とが、平面視した場合に直交していてもよい。また、前記電力分配合成器は、さらに、前記第1トランスフォーマ及び前記第2トランスフォーマの少なくとも一方と、半導体基板との間に形成された10μm以上の厚さの誘電体層を備えてもよい。これにより、厚い誘電体層上に形成される配線層を用いてトランスフォーマを構成することで、導電性の半導体基板の影響を抑制することができ、導体損を低減することができる。また、前記誘電体層は、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン又はポリフェニレンオキシドを含んでもよい。また、前記誘電体層は、第1の材料からなる粒子が第2の材料中に分散されてなるナノコンポジット膜を含んでもよい。これにより、比透磁率又は比誘電率の高い誘電体層を実現できる。また、誘電率及び透磁率を選択することができるので、設計の自由度を高めることもできる。また、本発明の一態様に係る電力増幅器は、上記の電力分配合成器を備える。これにより、入力の整合回路における損失の低減、回路の簡略化及び小型化、並びに、高出力が可能であり、さらには、ループ発振を抑制することができる。本発明に係る電力分配合成器及び電力増幅器によれば、入力側のトランスフォーマと出力側のトランスフォーマの意図しない結合を抑制することができるため、発振の可能性を低減することができる。以下では、本発明に係る電力分配合成器及び電力増幅器の実施の形態について、図面を参照しながら詳細に説明する。実施の形態1以下、本発明の実施の形態1に係る電力分配合成器について図面を参照して説明する。本実施の形態に係る電力分配合成器は、信号を複数の信号に分配し、かつ、整合回路としても機能する第1トランスフォーマと、複数の信号を合成し、かつ、整合回路としても機能する第2トランスフォーマとを備える。そして、第1トランスフォーマ及び第2トランスフォーマは、互いに異なる金属配線層を用いて構成され、かつ、平面視した場合に交差していることを特徴とする。具体的には、本実施の形態に係る電力分配合成器は、第1トランスフォーマが備える環状の金属配線と、第2トランスフォーマが備える環状の金属配線とが直交するように構成されていることを特徴とする。図2Aは、本発明の実施の形態1に係る電力分配合成器100の構成の一例を示す図である。また、図2Bは、図2Aに示す破線a-a間の断面構造の一例を示す図である。本発明の実施の形態1に係る電力分配合成器100は、入力信号を分配及び合成することで、出力信号を生成して出力する。入力信号及び出力信号は、高周波信号であり、例えば、マイクロ波帯又はミリ波帯などの周波数の信号である。図2Aに示すように、電力分配合成器100は、入力側トランスフォーマ120と、出力側トランスフォーマ130とを備える。入力側トランスフォーマ120は、第1トランスフォーマの一例であり、環状1次コイル121と、複数の直線2次コイル122とを有し、入力インピーダンスの整合をとるとともに、入力信号を複数の分配信号に分配する。複数の分配信号は、例えば、複数の増幅器図示せずに出力される。環状1次コイル121は、1次巻線としての環状の第1金属配線である第1環状コイルの一例であり、入力信号が入力される。環状1次コイル121の一部は、開放されている。環状1次コイル121の一端には入力信号が入力され、他端は、接地されている。なお、環状1次コイル121の両端に、差動入力信号が入力されてもよい。なお、本実施の形態では、環状の金属配線とは、曲線又は直線で囲まれた形状の輪郭線に沿った形状を意味する。具体的には、曲線又は直線で囲まれた形状の輪郭線のうち一部を除いた輪郭線に沿った形状を意味する。環状の金属配線は、除かれた輪郭線の一部が、環状の金属配線の開放部分に相当する。環状の金属配線は、例えば、円形及び多角形の輪郭線に沿った形状の金属配線である。直線2次コイル122は、2次巻線としての直線状の第2金属配線である第1直線コイルの一例である。第2金属配線は、環状の第1金属配線の一部に沿った形状である。また、複数の直線2次コイル122の長さの合計は、環状1次コイル121の長さに略等しい。また、直線2次コイル122と環状1次コイル121とは、互いに近接しており、磁界結合する。この磁界結合により、入力側トランスフォーマ120は、環状1次コイル121に入力された信号を、複数の分配信号に分配し、例えば、次段の増幅器図示せずに出力する。また、図2Bに示すように、入力側トランスフォーマ120を構成する環状1次コイル121と、複数の直線2次コイル122とは、互いに異なる金属配線層に形成される。なお、環状1次コイル121と、複数の直線2次コイル122とは、同じ金属配線層に形成されてもよい。例えば、入力側トランスフォーマ120は、いわゆる半導体プロセスの一般的な工程に従って形成される配線層である金属配線層に形成される。ここでは、環状1次コイル121と直線2次コイル122とが縦方向にスタックされている構造を用いる場合の入力側トランスフォーマ120について、説明する。つまり、環状1次コイル121は、直線2次コイル122と異なる金属配線層に形成される。これにより、高い結合係数kを得ることができ、トランスフォーマによる結合損失を抑えることが可能である。図2Bに示すように、入力側トランスフォーマ120及び出力側トランスフォーマ130は、Si半導体基板140上に形成されたSi内層プロセス内誘電体層150内に形成される。さらに、Si内層プロセス内誘電体層150上には、Si内層プロセス内パッシベーション膜160が形成されている。一例として、環状1次コイル121は、入力側トランスフォーマ120を製造するのに用いる製造プロセスにおける最上層の金属配線層に形成される。今回用いたプロセスにおいて、当該最上層の金属配線層は、1.5μmの厚さであり、基板から5.0μm程度の距離にある。直線2次コイル122は、最上層から一層下層の金属配線層に形成され、配線厚は0.5μmである。また、直線2次コイル122が形成される金属配線層と、環状1次コイル121が形成される最上層の金属配線層との配線間隔は、0.5μmである。また、Si半導体基板140は、10Ωcmの抵抗率を有する。なお、配線膜厚は、上記例に限らず、例えば、環状1次コイル121の膜厚は、0.1~10μmでもよい。直線2次コイル122の膜厚は、0.1~10μmでもよい。また、環状1次コイル121と直線2次コイル122との配線間隔は、0.1~10μmでもよい。なお、Si内層プロセス内誘電体層150は、例えば、酸化シリコンSiO2などで構成される。Si内層プロセス内誘電体層150の膜厚は、例えば、1~20μmである。また、Si内層プロセス内パッシベーション膜160は、例えば、窒化シリコンSiNなどで構成される。Si内層プロセス内パッシベーション膜160の膜厚は、例えば、001~5μmである。出力側トランスフォーマ130は、第2トランスフォーマの一例であり、複数の直線1次コイル131と、環状2次コイル132とを有し、複数の分配信号を合成することで出力信号を出力するとともに、出力インピーダンスの整合をとる。なお、複数の分配信号は、入力側トランスフォーマ120によって入力信号が分配された信号である。具体的には、複数の分配信号は、入力側トランスフォーマ120によって入力信号が分配された後、増幅器図示せずによって増幅された信号である。直線1次コイル131は、1次巻線としての直線状の第4金属配線である第2直線コイルの一例である。第4金属配線は、環状の第3金属配線の一部に沿った形状である。また、複数の直線1次コイル131の長さの合計は、環状2次コイル132の長さに略等しい。環状2次コイル132は、2次巻線としての環状の第3金属配線である第2環状コイルの一例であり、出力信号が出力される。環状2次コイル132の一部は、開放されている。環状2次コイル132の一端からは出力信号が出力され、他端は、接地されている。なお、環状2次コイル132の両端から、差動出力信号が出力されてもよい。また、直線1次コイル131と環状2次コイル132とは、互いに近接しており、磁界結合する。この磁界結合により、出力側トランスフォーマ230は、複数の分配信号を合成することで、環状2次コイル132から出力する。また、図2Bに示すように、出力側トランスフォーマ130を構成する複数の直線1次コイル131と、環状2次コイル132とは、互いに異なる金属配線層に形成される。なお、複数の直線1次コイル131と、環状2次コイル132とは、同じ金属配線層に形成されてもよい。例えば、出力側トランスフォーマ130は、入力側トランスフォーマ120とほぼ同様のプロセスを経て形成される。本実施の形態では、図2Bに示すように、入力側トランスフォーマ120と出力側トランスフォーマ130とは、互いに異なる金属配線層で形成されており、上下に重なった構造となっている。入力側トランスフォーマ220を構成する環状1次コイル221及び直線2次コイル222は、図2Aに示すように、出力側トランスフォーマ230を構成する直線1次コイル231及び環状2次コイル232と直交するように配置されている。本実施の形態のようなトランスを用いた電力分配合成器では、入力側トランスフォーマ及び出力側トランスフォーマのそれぞれを構成する金属配線同士のみが結合している状態が望ましい。言い換えると、入力側トランスフォーマと出力側トランスフォーマとが結合すると、不要な発振を起こす可能性があり、好ましくない。図3は、本発明の実施の形態1に係る電力分配合成器100を平面視した場合の模式図である。具体的には、図3は、直交状態の入力側トランスフォーマ120と出力側トランスフォーマ130とを上から模式的に描いた図を示す。入力側トランスフォーマ120と出力側トランスフォーマ130とが近接している部分は、平面視した場合に90°で交差、すなわち、直交している。なお、トランスフォーマが交差しているとは、トランスフォーマを構成する金属配線が交差していることを示す。つまり、具体的には、入力側トランスフォーマ120を構成する金属配線と、出力側トランスフォーマ130を構成する金属配線とが直交している。図3に示す例では、環状1次コイル121と環状2次コイル132とが直交している。アンペールの法則に従って、一方のトランスフォーマのコイルに流れた電流によって磁界が発生する。図3に示すように、本実施の形態に係る電力分配合成器100では、磁界の中にある他方のトランスフォーマの金属配線が、磁界を発生させた金属配線と直交している。このために、他方のトランスフォーマの金属配線に起電力は発生せず、他方のトランスフォーマの金属配線には、電流が流れない。そのため、トランスフォーマ間で新たな磁界が発生せず、お互いが磁界結合することがない。なお、本実施の形態では、入力側トランスフォーマ120と出力側トランスフォーマ130とが90°で交差する例について示したが、交差する角度は、90°でなくてもよい。つまり、入力側トランスフォーマ120と出力側トランスフォーマ130とがねじれの位置にあればよい。例えば、入力側トランスフォーマ120と出力側トランスフォーマ130とのなす角度は、70~90°でもよい。この場合、起電力が発生して電流が流れるためにお互いが磁界結合するが、入力側トランスフォーマ120と出力側トランスフォーマ130とが平行である場合なす角度が0°に比べて、磁界結合を弱めることができる。以下、本実施の形態に係る電力分配合成器100が奏する格別な効果について、説明する。まず、本実施の形態に係る電力分配合成器100による効果を説明するための比較例について説明する。例えば、特許文献1に記載されている電力増幅器の応用として、図4Aに示すような二重環構造のトランスフォーマを有する電力増幅器200が比較例として考えられる。なお、図4Bは、図4Aに示す破線b-b間の断面構造の一例を示す図である。図4Aに示す電力増幅器200は、複数のプッシュプル増幅器210と、入力側トランスフォーマ220と、出力側トランスフォーマ230とを備える。複数のプッシュプル増幅器210は、それぞれ、1対のトランジスタ211を備える。1対のトランジスタ211は、入力側トランスフォーマ220によって分配された複数の分配信号の1つを増幅する。入力側トランスフォーマ220は、第1金属配線である環状1次コイル221と、複数の第2金属配線である複数の直線2次コイル222とを有する。そして、入力側トランスフォーマ220は、入力インピーダンスの整合をとるとともに、入力信号を複数の分配信号に分配する。出力側トランスフォーマ230は、複数の第4金属配線である複数の直線1次コイル231と、第3金属配線である環状2次コイル232とを有する。そして、出力側トランスフォーマ230は、複数のプッシュプル増幅器210によって増幅された複数の分配信号を合成するとともに、出力インピーダンスの整合をとる。また、図4Bに示すように、入力側トランスフォーマ220及び出力側トランスフォーマ230は、Si半導体基板240上に形成されたSi内層プロセス内誘電体層250内に形成される。さらに、Si内層プロセス内誘電体層250上には、Si内層プロセス内パッシベーション膜260が形成されている。なお、Si内層プロセス内誘電体層250は、例えば、酸化シリコンSiO2などで構成される。Si内層プロセス内誘電体層250の膜厚は、例えば、1~20μmである。また、Si内層プロセス内パッシベーション膜260は、例えば、窒化シリコンSiNなどで構成される。Si内層プロセス内パッシベーション膜260の膜厚は、例えば、001~5μmである。ここで、1対のトランジスタ211の2つの入力端子は、第2金属配線を介して互いに接続され、2つの出力端子は、第4金属配線を介して互いに接続される。これにより、特許文献1で課題であったプッシュプル増幅器までの線路長が長く、十分な入力パワーが得られないということを改善することができる。つまり、本実施の形態の比較例に係る電力増幅器200によれば、入力の整合回路での損失の低減、並びに、回路の簡略化及び小型化が可能となる。図4A及び図4Bに示す電力増幅器200では、入力側の整合をとるために入力信号を複数の分配信号に分配するトランスフォーマと、出力信号を複数の分配信号から1つの信号に合成するトランスフォーマとが近接する。これにより、比較例に係る電力増幅器200では、意図しない箇所での磁界結合が起こってしまい発振してしまう可能性がある。図5A及び図5Bは、本実施の形態の比較例に係る電力増幅器200の入力側トランスフォーマ220と出力側トランスフォーマ230との磁界結合による損失を説明するための図である。図5Aに示すように、入力側トランスフォーマ220と出力側トランスフォーマ230との間隔を、入力-出力間距離としてdで表現する。図5Bは、入力-出力間距離dと、次段の増幅器と整合をとった場合の入力トランスの損失及びそのときの入力-出力間の結合係数kとの関係を示す。なお、入力-出力間距離dは、基準となる位置を0とし、入力側トランスフォーマ220と出力側トランスフォーマ230とが基準より近い場合にマイナス-、基準より遠い場合にプラスで表現される。図5Bを参照すると、損失が最も小さいところd=-10付近で使用するためには結合係数が高く、入出力間で不要な発振が起こる可能性が高い。逆に、結合係数が小さいところ例えば、d=-40、20などでは、損失が大きくなり、消費電力の増大などを抑制することができない。上記に示す比較例に対して、本実施の形態に係る電力分配合成器100では、上述したように、入力側トランスフォーマ120と出力側トランスフォーマ130とは、直交している。この構成により、入力側トランスフォーマ120と出力側トランスフォーマ130との間に磁界結合はほとんど発生せず、発振の可能性を低減することができる。図6は、本発明の実施の形態1に係る電力分配合成器100の効果を示すグラフである。図6では、横軸に互いの金属配線間の膜厚、縦軸に互いの結合係数をプロットしている。比較例に係る電力増幅器200のように平行に金属配線を配置した場合は、互いの金属配線間膜厚が薄くなるにつれて、お互いの金属配線を通る磁界が増加するために、結合係数が上昇する。これに対して、本発明の実施の形態1に係る電力分配合成器100のように直交に金属配線を配置した場合は、どのような金属配線間膜厚となっても、磁界結合はほぼ発生しないものと扱える。このことから、本発明の実施の形態1に係る電力分配合成器100によれば、結合係数を低く抑えることができ、ループ発振を抑制することができる。以上のように、本発明の実施の形態1に係る電力分配合成器100は、入力信号を複数の信号に分配し、かつ、整合回路としても機能する入力側トランスフォーマ120と、分配された複数の信号を合成し、かつ、整合回路としても機能する出力側トランスフォーマ130とを備える。入力側トランスフォーマ120と出力側トランスフォーマ130とは、互いに異なる金属配線層を用いて構成され、かつ、平面視した場合に交差していることを特徴とする。これにより、金属配線間の磁界結合を有効に利用することができるので、入力側トランスフォーマ120では損失を最小限に抑えつつ入力信号を分配することができ、出力側トランスフォーマ130では損失を最小限に抑えつつ複数の分配信号を合成することができる。また、入力側トランスフォーマ120及び出力側トランスフォーマ130の一方に電流が流れ、磁界が発生した場合であっても、他方のトランスフォーマには、発生した磁界による起電力の発生を抑制することができる。このように、本実施の形態に係る電力分配合成器100によれば、入力の整合回路における損失の低減、並びに、回路の簡略化及び小型化を実現できるとともに、トランスフォーマ間で磁界結合の発生を抑制することができ、発振の可能性を低減することができる。なお、本実施の形態では、入力側トランスフォーマ120及び出力側トランスフォーマ130は、それぞれ縦方向の磁界結合を利用しているが、横方向の磁界結合を利用してもよい。言い換えると、環状1次コイル121及び直線2次コイル122又は、直線1次コイル131と環状2次コイル132は、図2Bに示すように縦方向に配置されているが、図7に示すように、横方向に配置されてもよい。図7は、本発明の実施の形態1の変形例に係る電力分配合成器の断面構造の一例を示す図である。図7に示すように、本発明の実施の形態1の変形例に係る電力分配合成器は、横方向の磁界結合を利用するため、1次コイル用の金属配線と2次コイル用の金属配線とが同一の金属配線層に形成される。例えば、環状1次コイル121は、入力側トランスフォーマ120を製造するのに用いる製造プロセスにおける最上層の金属配線層に形成される。今回用いたプロセスにおいては、1.5μmの厚さであり、Si半導体基板140から5.0μm程度の距離にある。また、直線2次コイル122も同様に最上層の金属配線層に形成される。また、Si半導体基板140は、10Ωcmの抵抗率を有する。なお、配線膜厚は、上記例に限らず、例えば、環状1次コイル121及び直線2次コイル122の膜厚は、0.1~10μmでもよい。また、環状1次コイル121と直線2次コイル122との配線間隔は、0.1~10μmでもよい。このように、環状1次コイル121は、直線2次コイル122と同一の金属配線層に形成されてもよい。この構成により、環状1次コイル121及び直線2次コイル122ともに同一の金属配線層に形成されるので、トランスフォーマの配線損失を低減することができる。実施の形態2本発明の実施の形態1は、シリコンプロセスで一般的に使用されている金属配線、いわゆる内層配線を使用して形成する縦型、及び、横型の磁界結合を利用したトランスフォーマについて説明した。これに対して、本発明の実施の形態2に係る電力分配合成器では、入力側トランスフォーマ及び出力側トランスフォーマのどちらか一方が、厚膜再配線プロセスを用いた伝送線路の磁界結合を利用したトランスフォーマであることを特徴とする。図8Aは、本発明の実施の形態2に係る電力分配合成器300の構成の一例を示す図である。また、図8Bは、図8Aに示す破線c-c間の断面構造の一例を示す図である。本発明の実施の形態2に係る電力分配合成器300は、入力信号を分配及び合成することで、出力信号を生成して出力する。図8Aに示すように、電力分配合成器300は、入力側トランスフォーマ320と、出力側トランスフォーマ330とを備える。入力側トランスフォーマ320は、第1トランスフォーマの一例であり、環状1次コイル321と、複数の直線2次コイル322とを有し、入力インピーダンスの整合をとるとともに、入力信号を複数の分配信号に分配する。また、出力側トランスフォーマ330は、第2トランスフォーマの一例であり、複数の直線1次コイル331と、環状2次コイル332とを有し、複数の分配信号を合成することで出力信号を出力するとともに、出力インピーダンスの整合をとる。なお、入力側トランスフォーマ320及び出力側トランスフォーマ330は、実施の形態1に係る入力側トランスフォーマ120及び出力側トランスフォーマ130とほぼ同じである。具体的には、環状1次コイル321、複数の直線2次コイル322、複数の直線1次コイル331及び環状2次コイル332は、実施の形態1に係る環状1次コイル121、複数の直線2次コイル122、複数の直線1次コイル131及び環状2次コイル132に相当する。本実施の形態では、出力側トランスフォーマ330は、実施の形態1に係る出力側トランスフォーマ130と比較して、厚膜再配線プロセスを用いて形成されている点が異なっている。具体的には、入力側トランスフォーマ320は、実施の形態1と同様に、Si内層プロセスを用いて形成され、出力側トランスフォーマ330は、厚膜再配線プロセスを用いて形成される。以下では、実施の形態1と同じ点は説明を省略し、異なる点を中心に説明する。厚膜再配線プロセスは、Si内層プロセス上に、厚い誘電体層と配線層とを新たに追加するプロセスである。例えば、10μm以上の厚い誘電体層上に形成される配線層を用いて、伝送線路又は受動素子を構成することで、導電性のSi半導体基板の影響を抑制することができ、導体損を低減することもできる。誘電体としては、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン又はポリフェニレンオキシド等が用いられる。本実施の形態では、一例として、ベンゾシクロブテンBCBを用いる。図8Bに示すように、本実施の形態に係る電力分配合成器300は、Si半導体基板340と、Si内層プロセス内誘電体層350と、Si内層プロセス内配線層入力側トランスフォーマ320と、Si内層プロセス内パッシベーション膜360と、厚膜再配線プロセス誘電体層370及び380と、厚膜再配線プロセス下層配線層環状2次コイル332と、厚膜再配線プロセス上層配線層複数の直線1次コイル331と、厚膜再配線プロセス最上層配線層390とを備える。厚膜再配線プロセス最上層配線層390は、形成する回路の略全面を覆うサイズに形成し、グランド層として機能するように構成する。なお、厚膜再配線プロセス最上層配線層390をグランド層にせず、CPWCoPlanarWaveguideのように、厚膜再配線プロセス下層配線層環状2次コイル332及び厚膜再配線プロセス上層配線層複数の直線1次コイル331の結合線路の両側をグランド層にしても構わない。入力側トランスフォーマ320は、実施の形態1で示した入力側トランスフォーマ120及び出力側トランスフォーマ130と同様に縦方向の磁界結合を利用することができる。ここでは、実施の形態1と同様のプロセスで作成するため具体的な説明は省略する。出力側トランスフォーマ330は、厚膜再配線プロセスを用いて作成する。具体的には、出力側トランスフォーマ330では、厚膜再配線プロセス下層配線層を用いて環状2次コイル332が、厚膜再配線プロセス上層配線層を用いて複数の直線1次コイル331が形成される。すなわち、図8Bに示すように、環状2次コイル332と複数の直線1次コイル331とは、互いに異なる金属配線層に形成される。環状2次コイル332は、厚膜再配線プロセス誘電体層370に形成される厚膜再配線プロセス下層配線層に形成される。今回用いた厚膜再配線プロセスにおいては、一例として、厚膜再配線プロセス配線層厚は5μm、厚膜再配線プロセス下層配線層と厚膜再配線プロセス上層配線層との間の層間膜厚は5μmである。なお、厚膜再配線プロセス誘電体層370は、出力側トランスフォーマ330と、Si半導体基板340との間に形成された誘電体層である。厚膜再配線プロセス誘電体層370の厚さは、例えば、10μm以上である。厚膜再配線プロセス誘電体層370は、例えば、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン又はポリフェニレンオキシドを含んでいる。複数の直線1次コイル331は、厚膜再配線プロセス誘電体層380に形成される厚膜再配線プロセス上層配線層に形成される。今回用いたプロセスにおいては、一例として、配線厚は5μmの厚さであり、厚膜再配線プロセス下層配線層環状2次コイル332は、Si半導体基板340から20μm程度離れた位置にある。また、Si半導体基板340は、10Ωcmの抵抗率を有する。厚膜再配線プロセス誘電体層380は、例えば、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン又はポリフェニレンオキシドを含んでいる。具体的には、厚膜再配線プロセス誘電体層380は、厚膜再配線プロセス誘電体層370と同じ材料から構成される。厚膜再配線プロセス誘電体層380の厚さは、例えば、3~20μmである。なお、配線膜厚は、上記例に限らず、例えば、環状2次コイル332及び複数の直線1次コイル331の膜厚は、0.1~50μmでもよい。また、環状2次コイル332と複数の直線1次コイル331との配線層間膜厚は、0.1~20μmでもよい。また、実施の形態1に係る変形例図7参照と同様に、出力側トランスフォーマ330は、横方向の磁界結合を利用しても構わない。具体的には、出力側トランスフォーマ330が備える環状2次コイル332と複数の直線1次コイル331とは、厚膜再配線プロセス下層配線層と厚膜再配線プロセス上層配線層とのどちらかのみを使用し、同一の金属配線層に形成される。すなわち、環状2次コイル332と複数の直線1次コイル331とは、同一の金属配線層に形成される。以上のように、本発明の実施の形態2に係る電力分配合成器では、一方のトランスフォーマを厚膜再配線構造で形成することにより、入力側トランスフォーマと出力側トランスフォーマとの間を大きくとることができ、よりお互いの結合を軽減することができる。また、厚い誘電体層上に形成される配線層を用いてトランスフォーマを構成することで、導電性の半導体基板の影響を抑制することができ、導体損を低減することができる。なお、本実施の形態では、特に、出力側トランスフォーマを厚膜再配線構造で形成することが望ましい。また、誘電体層は、第1の材料からなる粒子が第2の材料中に分散されてなるナノコンポジット膜を含んでもよい。例えば、第1の材料は、セラミックであってもよく、前記セラミックは、チタン酸ストロンチウム、チタン酸バリウムストロンチウム、酸化ハフニウム、酸化タンタル、ハフニウムアルミネートおよびチタン酸ジルコン酸鉛などであり、第2の材料は、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン、ポリフェニレンオキシド、フェノール樹脂、アクリル樹脂、ノボラック樹脂、エポキシ樹脂およびポリベンズオキサゾールなどである。これにより、比透磁率又は比誘電率の高い誘電体層を実現できる。また、誘電率及び透磁率を選択することができるので、設計の自由度を高めることもできる。実施の形態3本発明の実施の形態3は本発明の実施の形態1および2で作製される電力分配合成器における入力及び出力トランスフォーマの内、環状コイルが分割されていることを特徴とする。例えば、実施の形態1および2で示す環状1次コイルの一部は、開放されている。前記実施例の場合、開放部分は1箇所であったが、前記開放部分が複数であることを特徴とする。図9Aに、実施の形態3に係る入力トランスフォーマの構成を示す。環状1次コイル121の一部は、複数の開放箇所を持っている。これにより環状1次コイルが複数のコイルに分割される。複数の環状分割1次コイルの入力ポート623の一端には入力信号が入力され、他端は、接地されている。なお、環状分割1次コイル121の両端に、差動入力信号が入力されてもよい。なお、本実施の形態では、環状の金属配線とは、曲線又は直線で囲まれた形状の輪郭線に沿った形状を意味する。具体的には、曲線又は直線で囲まれた形状の輪郭線のうち一部を除いた輪郭線に沿った形状を意味する。環状の金属配線は、除かれた輪郭線の一部が、環状の金属配線の開放部分に相当する。環状の金属配線は、例えば、円形及び多角形の輪郭線に沿った形状の金属配線である。直線2次コイル222は、2次巻線としての直線状の第2金属配線である第1直線コイルの一例である。第2金属配線は、環状の第1金属配線の一部に沿った形状である。また、複数の直線2次コイル222の長さの合計は、環状1次コイル221の長さに略等しい。また、実施の形態1および2と同様に直線2次コイル222と環状分割1次コイル221とは、互いに近接しており、磁界結合する。この磁界結合により、入力側トランスフォーマは、環状1次コイル221に入力された信号を、複数の分配信号に分配し、例えば、次段の増幅器図示せずに出力する。環状1次コイルを複数に分割することにより、コイルの長さの影響を低減し、より高い周波数であっても均等な信号を次段へ出力することができる。なお、環状1次コイル以外の部分は、実施の形態1および実施の形態2とほぼ同じである。実施の形態4本発明の実施の形態4に係る電力増幅器は、実施の形態1及び実施の形態2及び実施の形態3に係る電力分配合成器を備える電力増幅器である。図10は、本発明の実施の形態4に係る電力増幅器500の入力側トランスフォーマ120の構成を模式的に示す図である。図11は、本発明の実施の形態4に係る電力増幅器500の出力側トランスフォーマ130の構成を模式的に示す図である。図12は、本発明の実施の形態4に係る電力増幅器500の回路構成の一例を示す図である。本発明の実施の形態1~3に係る電力増幅器500は、入力側トランスフォーマ120と、出力側トランスフォーマ130と、複数のプッシュプル増幅器510図12参照とを備える。図10に示すように、入力側トランスフォーマ120は、入力信号を受け付ける入力ポート523と、複数の分配信号を出力する複数の出力ポート524とを備える。つまり、入力側トランスフォーマ120には、入力ポート523から信号が入力され、各出力ポート524へ信号が分配されていく。なお、入力ポート523は、環状1次コイル121の両端であり、例えば、差動信号が入力信号として入力される。出力ポート524は、直線2次コイル122の両端であり、分配信号が出力される。図11に示すように、出力側トランスフォーマ130は、複数の分配信号を受け付ける複数の入力ポート533と、出力信号を出力する出力ポート534とを備える。つまり、出力側トランスフォーマ130には、各入力ポート533から信号が入力され、出力ポート534で信号が合成されて出力される。複数のプッシュプル増幅器510のそれぞれは、入力側トランスフォーマ120の各出力ポート524から出力された分配信号を、増幅器の入力信号として使用する。つまり、複数のプッシュプル増幅器510は、入力側トランスフォーマ120によって分配された複数の分配信号を増幅し、増幅後の分配信号を出力側トランスフォーマ130に出力する。図12に示すように、プッシュプル増幅器510は、直線2次コイル122と直線1次コイル131との間に接続されている。具体的には、プッシュプル増幅器510は、直線2次コイル122の両端である出力ポート524と、直線1次コイル131の両端である入力ポート533との間に接続されている。図13は、本発明の実施の形態4に係るプッシュプル増幅器510の回路構成の一例を示す図である。本実施の形態に係るプッシュプル増幅器510は、2つのトランジスタ511を含む1対のトランジスタを備える。また、プッシュプル増幅器510は、1対のトランジスタの2つの入力端子である、正極及び負極の2つの入力端子を有する入力部と、1対のトランジスタの2つの出力端子である、正極及び負極の2つの出力端子を有する出力部とを備える回路である。2つの入力端子は、直線2次コイル122を構成する第2金属配線を介して互いに接続されている。すなわち、図12に示すように、2つの入力端子は、直線2次コイル122の両端に接続されている。プッシュプル増幅器510の特徴は、1対のトランジスタの入力部には、振幅が等しく位相が互いに逆位相である信号が入力されてトランジスタ駆動されることである。また、2つの出力端子は、直線1次コイル131を構成する第4金属配線を介して互いに接続されている。すなわち、図12に示すように、2つの出力端子は、直線1次コイル131の両端に接続されている。プッシュプル増幅器510は、図12に示すように差動回路で構成される。これにより、1対となるトランジスタの2つの入力端子又は2つの出力端子を接続する金属配線の中点を電源に接続することで、DCバイアスを供給するポイントとして、金属配線の中点を使用することができる。DCバイアス供給点は、仮想ac接地となり、回路の安定性を向上させることが可能である。具体的には、入力側トランスフォーマ120の直線2次コイル122の両端をそれぞれトランジスタのゲート2つの入力端子へ接続する。さらに、直線2次コイル122を構成する第2金属配線の中点は、1対のトランジスタにゲートバイアス電圧を供給するための第1電源VDD1に接続される。言い換えると、ゲートバイアスは、直線2次コイル122の長さの中点から供給する。また、1対のトランジスタの各ドレイン端子2つの出力端子を出力側トランスフォーマ130の直線1次コイル131の両端へ接続する。さらに、直線1次コイル131を構成する第4金属配線の中点は、1対のトランジスタにドレインバイアス電圧を供給するための第2電源VDD2に接続される。言い換えると、ドレインバイアスは、ゲートバイアスと同様の手法で、直線1次コイル131の中点から供給する。以上に示すように、本発明の実施の形態3に係る電力増幅器500は、実施の形態1又は2に係る電力分配合成器100又は300と、複数のプッシュプル増幅器510とを備える。複数のプッシュプル増幅器510は、入力側トランスフォーマ120又は320の出力ポートと、出力側トランスフォーマ130又は330の入力ポートとの間に接続され、複数の分配信号を増幅する。これにより、本実施の形態に係る電力増幅器500によれば、入力の整合回路における損失の低減、並びに、回路の簡略化及び小型化が可能であり、さらには、ループ発振を抑制することができる。さらには、本実施の形態によれば、小型かつ高出力の電力増幅器を実現することができる。以上、本発明に係る電力分配合成器及び電力増幅器について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。また、例えば、図2A及び図2Bなどにおいて、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。また、上記で示した各構成要素の材料は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された材料に制限されない。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。