基準信号と帰還信号の周波数を比較した結果得られた制御電圧により電圧制御発振器の発振出力信号の周波数を制御し、該電圧制御発振器の発振出力信号の周波数を分周した信号を前記帰還信号とするPLL回路において、PLLループをオープンにし、前記電圧制御発振器に前記制御電圧として基準電圧を入力し、前記基準信号のパルスによって前記帰還信号のパルス幅をカウントし、得られたカウント値に基づき前記電圧制御発振器の発振周波数を調整するキャリブレーション回路を設けたことを特徴とするPLL回路。請求項1に記載のPLL回路において、前記帰還信号を所定のデューティに調整するデューティ調整手段を備え、前記帰還信号のデューティを前記デューティ調整手段で調整した後に、前記基準信号のパルスによって前記帰還信号のパルス幅をカウントすることを特徴とするPLL回路。基準信号と帰還信号の周波数を比較した結果得られた制御電圧により電圧制御発振器の発振出力信号の周波数を制御し、該電圧制御発振器の発振出力信号の周波数を分周した信号を前記帰還信号とするPLL回路のキャリブレーション方法であって、PLLループをオープンにし、前記電圧制御発振器に前記制御電圧として基準電圧を入力し、前記基準信号のパルスによって前記帰還信号のパルス幅をカウントし、得られたカウント値に基づき前記電圧制御発振器の発振周波数を調整するキャリブレーションを実行することを特徴とするPLL回路のキャリブレーション方法。請求項3に記載のキャリブレーション方法において、前記基準信号のパルスによる前記帰還信号のパルス幅のカウントを、前記帰還信号を所定のデューティに調整した後の当該帰還信号について行うことを特徴とするキャリブレーション方法。請求項3又は4に記載のキャリブレーション方法において、前記キャリブレーションの実行を、電源投入時の動作初期時、又はリセット後の動作初期時、又はPLLループをクローズにした状態で前記電圧制御発振器に入力する前記制御電圧が所定の電圧範囲から外れたとき、又はPLLループをクローズにした状態でPLLループがロック状態から外れたとき、行うことを特徴とするキャリブレーション方法。ところが、特許文献1によるキャリブレーション手法では、キャリブレーションを行う毎に、電圧制御発振器の発振周波数がPLLロックレンジ内か否かを判定し、ロックレンジ外と判定される毎に図9aに示すようにキャリブレーションが繰り返される。よって、ワーストケースではキャリブレーションを複数回実行しなければならず、キャリブレーション完了までに時間を要してしまう。キャリブレーション実行中の消費電流は、本来のPLL動作状態からみれば無駄な電流である。位相比較周波数が低くなればなるほどキャリブレーションに要する時間が長くなって消費電流が大きくなり、間欠動作を行うシステムではそのキャリブレーションが繰り返されるので、大きな問題となる。なお、図9bに示すように、発振周波数が正規の周波数の半分より高いか低いかを逐次比較し、その発振周波数をPLLロックレンジ内に持ち来たす手法もある。しかし、この手法も、キャリブレーション回数が複数回になってしまい、キャリブレーション時間の増大、ひいては消費電流の増大に繋がる問題がある。また、アプリケーション設計の観点からも、PLLの安定化までの時間は、キャリブレーション時間PLLロック時間であり、プロセスバラツキでキャリブレーション回数が変化するということは、電圧制御発振器のバラツキとPLLの安定化時間との間には相関があるということである。例え、1回のキャリブレーションでPLLロックレンジ内に入ったとしても、ワーストケースでは4回のキャリブレーションが必要であったならば、そのPLLを用いるアプリケーション設計では、ワーストケースに合わせた動作タイミングで設計を行わなければならないので、その動作タイミングマージンは消費電流の増大に繋がる。本発明の目的は、1回のキャリブレーションによって電圧制御発振器の発振周波数がPLLロックレンジ内に入るようにして、キャリブレーション時間の大幅な時間短縮が可能となり、低消費電流化に貢献できるようにしたPLL回路およびそのキャリブレーション方法を提供することである。上記目的を達成するために、請求項1にかかる発明のPLL回路は、基準信号と帰還信号の周波数を比較した結果得られた制御電圧により電圧制御発振器の発振出力信号の周波数を制御し、該電圧制御発振器の発振出力信号の周波数を分周した信号を前記帰還信号とするPLL回路において、PLLループをオープンにし、前記電圧制御発振器に前記制御電圧として基準電圧を入力し、前記基準信号のパルスによって前記帰還信号のパルス幅をカウントし、得られたカウント値に基づき前記電圧制御発振器の発振周波数を調整するキャリブレーション回路を設けたことを特徴とする。請求項2にかかる発明は、請求項1に記載のPLL回路において、前記帰還信号を所定のデューティに調整するデューティ調整手段を備え、前記帰還信号のデューティを前記デューティ調整手段で調整した後に、前記基準信号のパルスによって前記帰還信号のパルス幅をカウントすることを特徴とする。請求項3にかかる発明は、基準信号と帰還信号の周波数を比較した結果得られた制御電圧により電圧制御発振器の発振出力信号の周波数を制御し、該電圧制御発振器の発振出力信号の周波数を分周した信号を前記帰還信号とするPLL回路のキャリブレーション方法であって、PLLループをオープンにし、前記電圧制御発振器に前記制御電圧として基準電圧を入力し、前記基準信号のパルスによって前記帰還信号のパルス幅をカウントし、得られたカウント値に基づき前記電圧制御発振器の発振周波数を調整するキャリブレーションを実行することを特徴とする。請求項4にかかる発明は、請求項3に記載のキャリブレーション方法において、前記基準信号のパルスによる前記帰還信号のパルス幅のカウントを、前記帰還信号を所定のデューティに調整した後の当該帰還信号について行うことを特徴とする。請求項5にかかる発明は、請求項3又は4に記載のキャリブレーション方法において、前記キャリブレーションの実行を、電源投入時の動作初期時、又はリセット後の動作初期時、又はPLLループをクローズにした状態で前記電圧制御発振器に入力する前記制御電圧が所定の電圧範囲から外れたとき、又はPLLループをクローズにした状態でPLLループがロック状態から外れたとき、行うことを特徴とする。本発明によれば、電圧制御発振器のバラツキに依存せず、キャリブレーション回数を1回に固定でき、キャリブレーション時間の大幅な短縮が可能となる。また、低消費電流化に大きく貢献できる。電圧制御発振器のバラツキに依存していたPLL回路の安定化時間のバラツキも、キャリブレーション回数が1回に固定化されることで改善でき、PLL回路を使用するアプリケーション設計の負担過渡なマージン設計を低減でき、動作タイミングマージンに分配していた消費電流を削減できる。<第1の実施例>図1に本発明の第1の実施例のPLL回路を示す。図1において、1は電圧制御発振器VCOであり、その発振出力信号f1は、分周回路2によって分周されてから位相比較器PC3に入力する。位相比較3には、外部入力する基準信号f3を分周回路4で分周した分周基準信号f4が入力している。分周回路4は分周回路2と同じ分周比となっている。位相比較器3で帰還信号f2と分周基準信号f4の位相が比較される。そして、帰還信号f2の位相が分周基準信号f4の位相より遅れていれば、位相比較器3のUP信号がH、DN信号がLとなり、チャージポンプ回路5から電流が吐き出されて、ループフィルタLPF6から出力する制御電圧Vcが高くなり、電圧制御発振器1の発振出力信号f1の周波数が高くなる。一方、帰還信号f2の位相が分周基準信号f4の位相より進んでいれば、位相比較器3のUP信号がL、DN信号がHとなり、チャージポンプ回路5に電流が吸い込まれて、ループフィルタ6から出力する制御電圧Vcが低くなり、電圧制御発振器1の発振出力信号f1の周波数が低くなる。帰還信号f2の位相が分周基準信号f4の位相と一致したときPLLロック時は、位相比較器3のUP信号、DN信号がいずれもLとなる。本実施例では、このような一般的なPLL回路に、キャリブレーション回路10を追加している。このキャリブレーション回路10は、帰還信号f2のデューティを所定の値例えば、50に補正するデューティ補正回路11と、そのデューティ補正回路11の出力信号f5がHの期間中に基準信号f3のパルス数をカウントするアップカウンタ12と、そのアップカウンタ12のカウント値に応じて電圧制御発振器1の例えば動作電流を制御してそのフリーラン発振周波数を調整するキャリブレーションデータを出力する判定回路13と、位相比較器3におけるロック状態が外れているときに判定回路13にその検出信号を出力するロック検出回路14と、ループフィルタ6から出力する制御電圧Vcがロックレンジである所定の電圧範囲から外れているときに判定回路13にその検出信号を出力するするウインドウコンパレータ15と、制御電圧Vcとして基準電圧Vaを電圧制御発振器1に入力させるスイッチ16と、を備える。さて、本実施例では、図2のフローチャートに示す手順によって、PLL回路を制御する。電源投入時又はリセット時S1に、キャリブレーションシーケンスが開始するS2。これによって、PLLループがオープンとなり、チャージポンプ回路5の出力がハイインピーダンスとなるS3。そして、スイッチ16がオンして、制御電圧Vcとして基準電圧Vaが電圧制御発振器1に印加するS4。これにより電圧制御発振器1は基準電圧Vaに対応したフリーラン周波数で発振動作を行う。このときの電圧制御発振器1の発振出力信号f1の周波数f1が所定の手段図示せずでモニタされS5、その周波数f1が目的周波数PLLロックレンジ内周波数でないときは、キャリブレーションが実行されるS7。このキャリブレーションによって周波数f1が目的周波数となったとき、あるいはもともと周波数f1が目的周波数であるときは、キャリブレーションシーケンスは終了となるS8。これにより、PLLループがクローズとなりS9、スイッチ16はオフとなり、チャージポンプ回路5の出力信号がループフィルタ6に入力し、ループフィルタ6の出力信号が制御電圧Vcとなり、通常のPLL動作が行われる。その後、制御電圧Vcが所定の電圧範囲からはずれたことがウインドウコンパレータ15で検出されS10-N、且つロック検出回路14でPLLロックが検出されないことS11-Nが検出されたときは、キャリブレーションシーケンス開始S2に戻る。なお、制御電圧Vcが所定の電圧範囲からはずれたことがウインドウコンパレータ15で検出されS10-Nたとき、又はロック検出回路14でPLLロックが検出されないことS11-Nが検出されたときに、キャリブレーションシーケンス開始S2に戻るようにしてもよい。キャリブレーションは、制御電圧Vcとして基準電圧Vaを電圧制御発振器1に入力させたときのフリーラン発振周波数f1の目的周波数からのズレを検出し、そのズレに応じたキャリブレーションデータを、判定回路13で生成しあるいは判定回路13内のLUTで読み出し、そのキャリブレーションデータによって電圧制御発振器1の制御電圧Vcにより制御される箇所とは別の箇所、例えば電流源電流を制御するものである。これにより、図3に示すように、電圧制御発振器1のフリーラン周波数のズレがどのようであっても、1回のキャリブレーションによって、フリーラン発振周波数f1を目的周波数に持ち来たすことができる。なお、キャリブレーションデータによって、制御電圧Vcが印加される制御端子に加算あるいは減算する関係で所定の制御電圧が印加されるようにしてもよい。ここで、基準電圧Vaを制御電圧Vcとして電圧制御発振器1に入力させたときに発振するフリーラン周波数f1が目的周波数であるときのアップカウンタ12のカウント値目標カウント値P0は、デューティ補正回路11のデューティをDT、分周回路2の分周数をDV、基準信号f3の周波数をf3としたとき、式1により求まる。たとえば、Vc=Vaのときのフリーラン周波数f1が目標値の2.82MHzのときは、DV=141、DT=0.5、f3=4MHzであるとき、目標カウント値P0=100となる。したがって、期待値P0=100に対して、実際のカウント値P1との差による周波数検出精度解像度Sは、で表すことができる。例えば、アップウンタ12のカウント値が101になったときのフリーラン周波数f1は、2.792MHz=2.82MHz-28kHzであり、約1の精度で周波数検出が可能となる。このように、電圧制御発振器1のフリーラン周波数f1を高精度で検出することができ、そのフリーラン周波数f1の目的周波数に対するズレに応じて電圧制御発振器1の発振周波数を制御することで、目的周波数に1回で短時間で修正できる。図4にキャリブレーションの動作波形図を示した。アップカウンタ12はデューティ補正回路11の出力信号f5がHの期間中、基準信号f3のパルスをカウントする。そして、アップカウンタ12のカウント値に応じてキャリブレーションデータを出力する。このキャリブレーションデータは、前記のようにカウント値が100のときはキャリブレーション不要のデータであり、このときはキャリブレーションが終了する。101のときは電圧制御発振器1の発振周波数f1を1高くさせるデータであり、また、カウント値が99のときは1低くさせるデータである。これにより電圧制御発振器1の発振周波数f1が目的周波数になれば、キャリブレーションシーケンスが終了し、前記したように通常のPLL動作に移行する。図5は、図1のデューティ補正回路11を、T-FF回路11Aによって実現したものである。この例では、図6に示すように、帰還信号f2の周波数を1/2に分周した分周信号f6が現れ、その分周信号f6のデューティが50となるので、式1、2のデューティDTはDT/2に修正する必要がある。図7は、図1のデューティ補正回路11を、分周回路2と位相比較器3の間に挿入したデューティ補正回路11Bに置き換えたものである。この場合でも、位相比較器3は図1の回路と全く同様に動作し、アップカウンタ12も同様に動作する。図8は、帰還ループ内の分周回路2の出力信号f2のデューティが既に50等の所定値になっている場合の例である。この場合も位相比較器3およびアップカウンタ12は、図1の回路と同様に動作する。