一乃至複数の芯線が内在する外部の信号ケーブルにおける第1導体部と、その第1導体部との間に絶縁体の介在した第2導体部の、それら2つの導体部に接続されるサージ電圧制限装置であって、前記第1導体部に接続される第1入力端子部と、前記第2導体部に接続される第2入力端子部と、前記第1入力端子部と前記第2入力端子部との間に接続されるトリガ信号発生回路部と、前記トリガ信号発生回路部に対して並列に接続されるサージ電圧制限回路部とを有し、前記トリガ信号発生回路部は、前記外部の信号ケーブルにサージ電圧Esが侵入した場合に、前記第1入力端子部と前記第2入力端子部との間に入力される入力電圧Vinを上回る電圧Vtrigのトリガ信号を前記サージ電圧制限回路部へ出力し、前記サージ電圧制限回路部は、前記トリガ信号が入力された時における制限電圧トリガ信号入力時の制限電圧Vtを、前記トリガ信号が入力されない時における制限電圧トリガ信号非入力時の制限電圧Vsよりも低下させることを特徴とするサージ電圧制限装置。前記トリガ信号発生回路部は、前記第1入力端子部と前記第2入力端子部との間に、所定の閾値電圧Vrを超える前記入力電圧Vinが加えられた場合、前記トリガ信号を前記サージ電圧制限回路部へ出力することを特徴とする請求項1記載のサージ電圧制限装置。前記トリガ信号発生回路部は、両端電圧が前記所定の閾値電圧Vrを超えると通電を開始するバリスタと、そのバリスタに対して直列に接続された一次側巻き線とその一次側巻き線の巻き数よりも大きな巻き数の二次側巻き線とを有するトランスと、を備えることを特徴とする請求項2記載のサージ電圧制限装置。前記トリガ信号発生回路部における前記所定の閾値電圧Vrは、前記バリスタのバリスタ電圧VbDC1mA通電時の両端電圧であることを特徴とする請求項3記載のサージ電圧制限装置。前記トランスは、前記一次側巻き線の巻き数に対して1:nnは1より大きな数の巻き数となる前記二次側巻き線を有し、nは100より大きく、10000より小さいことを特徴とする請求項3または4記載のサージ電圧制限装置。前記サージ電圧制限回路部は、一方端電極、他方端電極、および前記一方端電極と前記他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Vc1に設定された中間電極、の3つの電極を有する3極ガスアレスタを備え、前記第1入力端子部は前記一方端電極に接続され、前記第2入力端子部は前記中間電極に接続され、前記トリガ信号発生回路部から出力される前記トリガ信号は、前記他方端電極に入力されることを特徴とする請求項1から5のいずれか1項に記載のサージ電圧制限装置。前記トリガ信号発生回路部から出力される前記トリガ信号の電圧Vtrigは、前記入力電圧Vinの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、前記入力電圧Vinが前記一方端電極と前記中間電極との間における直流放電開始電圧Vc1に到達する時間tcよりも短い時間tsで前記入力電圧Vinの電圧を上回り、前記直流放電開始電圧Vc1に到達することを特徴とする請求項6記載のサージ電圧制限装置。前記トリガ信号発生回路部は、前記第1入力端子部と前記第2入力端子部との間に接続された発光素子とその発光素子から出射される光を受光して両端子間を導通させる受光素子とを有するホトカプラと、前記受光素子の一方の端子に接続されるプルアップ抵抗と、前記受光素子の他方の端子に接続され、前記受光素子の導通状態において前記プルアップ抵抗に所定の電圧を誘起する直流電源部と、を備えることを特徴とする請求項1記載のサージ電圧制限装置。前記サージ電圧制限回路部は、一方端電極、他方端電極、および前記一方端電極と前記他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Vc1に設定された中間電極、の3つの電極を有する3極ガスアレスタを備え、前記第1入力端子部は前記一方端電極に接続され、前記第2入力端子部は前記中間電極に接続され、前記トリガ信号発生回路部から出力される前記トリガ信号は、前記他方端電極に入力されることを特徴とする請求項8記載のサージ電圧制限装置。前記トリガ信号発生回路部から出力される前記トリガ信号の電圧Vtrigは、前記入力電圧Vinの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、前記入力電圧Vinが前記一方端電極と前記中間電極との間における直流放電開始電圧Vc1に到達する時間tcよりも短い時間tsで前記入力電圧Vinの電圧を上回り、前記直流放電開始電圧Vc1に到達することを特徴とする請求項9記載のサージ電圧制限装置。しかしながら、図6bからも明らかなように、サージ電圧Esが伝送線路51に侵入した場合、放電管58の一方端電極ハと他方端電極ロとの間の加わる電圧Vbが、コンデンサ54と抵抗53によって分圧されるため、中点Pに誘起される端子電圧Vdは、少なくとも電圧Vbよりも小さくなり、その分放電管58において中間電極イと他方端電極ロとの間で放電が開始されるまでの時間が長くなるという課題があった。また、伝送線路51を通じて信号パルスが送信される場合には、コンデンサ54と抵抗53の中点Pの誘起電圧が、中間電極イと他方端電極ロとの間のトリガ放電開始電圧Vg80Vに到達しない状態においても、信号パルス波形の立ち上がりでコンデンサ54と抵抗53よりなる直列回路にはコンデンサ54へ吸収電流icが流れ、信号パルス波形の立ち下がりで吸収電流icの流れる向きと反対の向きにコンデンサ54の放電電流が流れる。つまり、誘導雷などの雷サージが伝送線路51に侵入しない状態においてもコンデンサ54や抵抗53で無用な電力が消費され、消費電力が増大するという課題もあった。本発明は、上記の課題を解決するもので、仮に雷サージが外部の信号ケーブルに侵入した場合であっても、3極アレスタの放電開始までの時間を短縮し、その分応答性より短い時間でサージ電圧Esを制限する性能を高め、サージ電圧をより抑制できるサージ電圧制限装置を提供することを目的とする。前記従来の課題を解決するために、本発明のサージ電圧制限装置によれば、一乃至複数の芯線が内在する外部の信号ケーブルにおける第1導体部と、その第1導体部との間に絶縁体の介在した第2導体部の、それら2つの導体部に接続されるサージ電圧制限装置であって、第1導体部に接続される第1入力端子部と、第2導体部に接続される第2入力端子部と、第1入力端子部と第2入力端子部との間に接続されたトリガ信号発生回路部と、トリガ信号発生回路部に対して並列に接続されたサージ電圧制限回路部とを有し、トリガ信号発生回路部は、外部の信号ケーブルにサージ電圧Esが侵入した場合に、第1入力端子部と第2入力端子部との間に入力される入力電圧Vinを上回る電圧Vtrigのトリガ信号をサージ電圧制限回路部へ出力し、サージ電圧制限回路部は、トリガ信号が入力された時における制限電圧トリガ信号入力時の制限電圧Vtを、トリガ信号が入力されない時における制限電圧トリガ信号非入力時の制限電圧Vsよりも低下させることを特徴としている。この構成によれば、仮に雷サージが外部の信号ケーブルに侵入した場合であっても、第1入力端子部と第2入力端子部との間に入力される入力電圧Vinを上回る電圧Vtrigのトリガ信号が出力されるため、サージ電圧制限回路部の動作が開始されるまでの時間が短縮されるので、その分応答性より短い時間でサージ電圧Esを制限する性能を高め、サージ電圧をより抑制することができる。本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部は、第1入力端子部と第2入力端子部との間に、所定の閾値電圧Vrを超える入力電圧Vinが加えられた場合、トリガ信号をサージ電圧制限回路部へ出力することが好ましい。この構成によれば、誘導雷などの雷サージが外部の信号ケーブルに侵入しない状態においては、所定の閾値電圧Vrを超える入力電圧Vinが加わらないため、トリガ信号発生回路部に電流が流れることがなく、その分トリガ信号発生回路部において無用な電力を消費することがなく、消費電力を低減したサージ電圧制限装置を提供できる。本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部は、両端電圧が所定の閾値電圧Vrを超えると通電を開始するバリスタと、そのバリスタに対して直列に接続された一次側巻き線とその一次側巻き線の巻き数よりも大きな巻き数の二次側巻き線とを有するトランスと、を備えることが好ましい。この構成によれば、簡素な構成で、トリガ信号の電圧の立ち上がりをサージ電圧Esの立ち上がりよりも急峻にすることができるので、サージ電圧制限回路部の動作が開始されるまでの時間が短縮され、その分応答性より短い時間でサージ電圧Esを制限する性能を高め、サージ電圧をより抑制することができる。本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部における所定の閾値電圧Vrは、バリスタのバリスタ電圧VbDC1mA通電時の両端電圧であることが好ましい。この構成によれば、例えば、第1入力端子部と第2入力端子部を外部の信号ケーブルの信号線に接続しても、伝送される信号の波高値ピーク値よりも少し高いバリスタ電圧VbDC1mA通電時の両端電圧を適宜選定すれば、そのバリスタ電圧Vbを超過するサージ電圧Esが加わらない通常の動作状態において、伝送される信号への影響はなく、同時にトリガ信号発生回路部において無用な電力を消費することもないため、良好な伝送信号の受信が可能となる。また、第1入力端子部と第2入力端子部との間にノイズ除去用のセラミックコンデンサが接続されたとしても、その耐電圧より低いバリスタ電圧Vbに適宜選定すれば、サージ電圧Esの過電圧からセラミックコンデンサを保護できる。本発明のサージ電圧制限装置によれば、前記構成に加え、トランスは、一次側巻き線の巻き数に対して1:nnは1より大きな数の巻き数となる二次側巻き線を有し、nは100より大きく、10000より小さいことが好ましい。この構成によれば、nは100より大きいため、nが100以下の場合のトリガ信号の大きな時間遅れの問題本発明の構成による効果が得られず、電子機器への影響が懸念される問題が回避され、入力電圧Vinが所定の閾値電圧Vrを超えてからサージ電圧制限回路部が動作するのに必要な大きさのトリガ信号を出力するまでの時間を短縮できる。また、nは10000より小さいため、nが10000以上の場合に実用的に問題となる、トランスの大型化装置の大型化の問題を回避することができる。本発明のサージ電圧制限装置によれば、前記構成に加え、サージ電圧制限回路部は、一方端電極、他方端電極、および一方端電極と他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Vc1に設定された中間電極、の3つの電極を有する3極ガスアレスタを備え、第1入力端子部は一方端電極に接続され、第2入力端子部は中間電極に接続され、トリガ信号発生回路部から出力されるトリガ信号は、他方端電極に入力されることが好ましい。この構成によれば、トリガ信号発生回路部から出力されたトリガ信号が、一方端電極と他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Vc1に設定された中間電極に接続されるので、その分放電開始までの時間を短縮し、応答性より短い時間でサージ電圧Esを制限する性能を高め、サージ電圧をより抑制することができる。本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部から出力されるトリガ信号の電圧Vtrigは、入力電圧Vinの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、入力電圧Vinが一方端電極と中間電極との間における直流放電開始電圧Vc1に到達する時間tcよりも短い時間tsで入力電圧Vinの電圧を上回り、直流放電開始電圧Vc1に到達することが好ましい。この構成によれば、サージ電圧Esが、3極ガスアレスタの一方端電極と中間電極との直流放電開始電圧Vc1に到達する時間tcよりも短い時間tsで、トリガ信号の電圧Voによって他方端電極と中間電極との間の放電を開始させることができるので、3極アレスタの放電開始までの時間を短縮し、その分応答性より短い時間でサージ電圧Esを制限する性能を高め、サージ電圧をより抑制することができる。本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部は、第1入力端子部と第2入力端子部との間に接続された発光素子とその発光素子から出射される光を受光して両端子間を導通させる受光素子とを有するホトカプラと、受光素子の一方の端子に接続されるプルアップ抵抗と、受光素子の他方の端子に接続され、受光素子の導通状態においてプルアップ抵抗に所定の電圧を誘起する直流電源部と、を備えることが好ましい。この構成によれば、簡素な構成で、トリガ信号の立ち上がりの勾配を入力電圧Vinの立ち上がりの勾配よりも急峻にして、入力電圧Vinを上回る電圧のトリガ信号を出力できるので、その分応答性より短い時間でサージ電圧Esを制限する性能を高め、サージ電圧をより抑制することができる。本発明のサージ電圧制限装置によれば、前記構成に加え、サージ電圧制限回路部は、一方端電極、他方端電極、および一方端電極と他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Vc1に設定された中間電極、の3つの電極を有する3極ガスアレスタを備え、第1入力端子部は一方端電極に接続され、第2入力端子部は中間電極に接続され、トリガ信号発生回路部から出力されるトリガ信号は、他方端電極に入力されることが好ましい。この構成によれば、トリガ信号発生回路部から出力されたトリガ信号が、一方端電極と他方端電極との間の直流放電開始電圧よりも低い直流放電開始電圧Vc1に設定された中間電極に接続されるので、その分放電開始までの時間を短縮し、応答性より短い時間でサージ電圧Esを制限する性能を高め、サージ電圧をより抑制することができる。本発明のサージ電圧制限装置によれば、前記構成に加え、トリガ信号発生回路部から出力されるトリガ信号の電圧Vtrigは、入力電圧Vinの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、入力電圧Vinが一方端電極と中間電極との間における直流放電開始電圧Vc1に到達する時間tcよりも短い時間tsで入力電圧Vinの電圧を上回り、直流放電開始電圧Vc1に到達することが好ましい。この構成によれば、サージ電圧Esが、3極ガスアレスタの一方端電極と中間電極との直流放電開始電圧Vc1に到達する時間tcよりも短い時間tsで、トリガ信号の電圧Voによって他方端電極と中間電極との間の放電を開始させることができるので、3極アレスタの放電開始までの時間を短縮し、その分応答性より短い時間でサージ電圧Esを制限する性能を高め、サージ電圧をより抑制することができる。本発明のサージ電圧制限装置の構成によれば、仮に雷サージが外部の信号ケーブルに侵入した場合であっても、3極アレスタの放電開始までの時間を短縮し、その分応答性より短い時間でサージ電圧Esを制限する性能を高めることにより、サージ電圧をより抑制するサージ電圧制限装置を提供できる。以下、本発明の実施の形態を説明するために、図面を参照して説明する。実施の形態1図1は、本発明の実施の形態1におけるサージ電圧制限装置が、外部の信号ケーブルに接続された状態を示す全体構成図で、図2は、本発明の実施の形態1におけるサージ電圧制限装置の主要部の回路図で、図3は、本発明の実施の形態1におけるサージ電圧制限装置の動作説明図で、図4aは、ピーク電圧1.0kVにおけるインパルス試験の制限電圧波形図で、図4bは、ピーク電圧4.0kVにおけるインパルス試験の制限電圧波形図である。図1においては、サージ電圧制限装置10が外部の信号ケーブル、例えば、CC-Link登録商標用の信号ケーブルに接続された状態が示されている。ここで、その信号ケーブルには絶縁体のポリエチレンで被覆された3本の芯線すずめっき軟銅より線が内在し、その内2本の信号線DA、DBは、サージ電圧制限装置10の信号入力側端子部10aと信号入力側端子部10bに接続されている。2本の信号線DA、DBによって外部から伝送されてきた5Vピークのパルス信号は、信号入力側端子部10aと信号入力側端子部10bから、サージ電圧制限装置10の内部に入り、図示しないサージ制限回路を経由して、信号出力側端子部10eと信号出力側端子部10fに出力される。そして、その出力信号は、次段の電子機器へ伝達される。一方、信号ケーブルに内在する残りのシグナルグランドDGは、前述した2本の信号線DA、DBから伝送されるパルス信号の基準電位を与えるものであるが、サージ電圧制限装置10の第1入力端子部10cに接続されている。また、アルミポリエステルテープやすずめっき軟銅編組で構成されたシールドSLDは、それら3本の芯線DA、DB、DGを包囲し、かつ、耐油耐熱ビニルのシース図示せずの内周側に配置されていて、外部から前記3本の芯線への外来ノイズ侵入を有効に遮断しているが、これはサージ電圧制限装置10の第2入力端子部10dに接続されている。また、第1入力端子部10cと第2入力端子部10dとの間には、定格電圧約50Vの約250に相当する耐電圧を有するセラミックコンデンサCが接続され、これにより高周波に対するインピーダンスを小さくして、エネルギーの小さい外来ノイズを第2入力端子部10dからアースに逃がし、パルス信号の基準電位となるシグナルグランドDGの電位を安定化している。また、より詳細には後述するが、第1入力端子部10cと第2入力端子部10dとの間に、トリガ信号発生回路部とサージ電圧制限回路部が並列接続され、トリガ信号発生回路部は、第1入力端子部10cと第2入力端子部10dとの間に所定の閾値電圧Vr本実施の形態の場合は、バリスタ11図2参照のバリスタ電圧Vbに相当するを超える入力電圧Vinが加えられた場合に、矢印で示したようにトリガ信号をサージ電圧制限回路部へ出力し、サージ電圧制限回路部は、トリガ信号が入力された時における制限電圧トリガ信号入力時の制限電圧Vtを、トリガ信号が入力されない時における制限電圧トリガ信号非入力時の制限電圧Vsよりも低下させている。そして、第1入力端子部10cと第2入力端子部10dは、トリガ信号発生回路部とサージ電圧制限回路部のそれぞれを経由した後に、第1出力端子部10gと第2出力端子部10hのそれぞれに接続されている。次に、図2を参照してより詳細に説明する。本図は、第1入力端子部10cと第2入力端子部10dとの間において、接続部11aと接続部12dとの間に破線で示したトリガ信号発生回路部が接続され、接続部13dと接続部13eとの間に破線で示したサージ電圧制限回路部が接続されており、それぞれの詳細な構成を示している。ここで、トリガ信号発生回路部は、バリスタ電圧VbDC1mA通電時の両端電圧で、両端電圧がこの電圧を超えると通電を開始するが約56Vに設定されたバリスタ11と、バリスタ11に対して直列に接続された一次側巻き線12aの巻き数と二次側巻き線12bの巻き数が1:nnは1より大きな数であるトランス12とを備えている。また、第1入力端子部10cと第2入力端子部10dとの間に前述したようなノイズ除去用のセラミックコンデンサCが接続されたとしても、バリスタ11のバリスタ電圧Vbとして、耐電圧以下定格電圧約50Vの約250以下の約56Vが適宜選定されているので、サージ電圧Esの過電圧からセラミックコンデンサCを保護できている。また、誘導雷などの雷サージによるサージ電圧Esが外部の信号ケーブルに侵入しない状態において、バリスタ電圧Vbを超える入力電圧Vinが加わらないため、トリガ信号発生回路部に電流が流れることがなく、その分トリガ信号発生回路部において無用な電力を消費することがないので、消費電力を低減できる。ここで、トランス12は、一次側巻き線12aの巻き数に対して1:nnは1より大きな数の巻き数となる二次側巻き線12bを有し、nは100より大きく、10000より小さく設定されている。そして、トランス12の二次側巻き線12bの一方端は、接続部12c、接続部12dおよび第2入力端子部10dを介してアースと同一電位となり、二次側巻き線12bの他方端は電圧Vtrigのトリガ信号を出力し、接続部14を介して、次に説明するサージ電圧制限回路部へ電圧Vtrigのトリガ信号が入力される。一方、サージ電圧制限回路部は、接続部13dに接続された一方端電極13b、接続部14に接続された他方端電極13c、および一方端電極13bと他方端電極13cとの間の直流放電開始電圧例えば、350Vとするよりも低い直流放電開始電圧Vc1例えば、230Vとするに設定された中間電極13aの3つの電極を有する3極ガスアレスタ13を備えている。そして、第1入力端子部10cは、接続部13dを介して一方端電極13bに接続され、第2入力端子部10dは、接続部13eを介して中間電極13aに接続され、前述したトリガ信号発生回路部から出力される電圧Vtrigのトリガ信号は、接続部14を介して、他方端電極13cに入力されている。以上のような構成とすることにより、外部の信号ケーブルにサージ電圧Esが侵入し、第1入力端子部10cと第2入力端子部10dとの間の入力電圧Vinが、前述したバリスタ11のバリスタ電圧Vbを超えると、他方端電極13cに電圧Vtrigのトリガ信号が出力され、そのトリガ信号の電圧Vtrigが他方端電極13cと中間電極13aとの間の直流放電開始電圧Vc1を超え、遅れ時間tαを経過した時点で放電が開始される。そうすると、直流放電開始電圧Vc1に設定された一方端電極13bと中間電極13aとの間においても、約0.2μs程度の伝達遅延時間tβを経過した時点で放電が開始される。その結果、第1入力端子部10cに侵入したサージ電流が一方端電極13bから中間電極13aへと流れ、最終的に接続部13eを介して第2入力端子部10dからアースへ放出される。したがって、第1出力端子部10gと第2出力端子部10hとの間の出力電圧Voutの波形は、入力電圧Vinの波形が大きく制限減衰された状態となるため、次段の電子機器への影響が大きく軽減されることになる。その結果、パルス信号の基準電位となるシグナルグランドDGの電位をより安定化した状態で、電子機器へ伝達できる。次に、図3を参照して詳細に動作を説明する。本図は、サージ電圧Esの時間変化波形に対する、入力電圧Vin、トリガ信号の電圧Vtrigおよび出力電圧Voutの時間変化波形を示している。ここで、外部の信号ケーブルに侵入するサージ電圧Esと入力電圧Vinを破線で示しているが、入力電圧Vinは、本発明の実施の形態におけるサージ電圧制限回路部が動作しない場合サージ電圧が全く制限されない場合の波形を示しており、外部の信号ケーブルにおける減衰が小さい場合には、サージ電圧Esと入力電圧Vinはほぼ一致する。まず、前述したように、入力電圧Vinが閾値電圧Vr本実施の形態においては、バリスタ電圧Vbの約56Vに相当、以下同じを超えるまでの時間trは、トリガ信号発生回路部に電流が流れないため、トランス12の一次側巻き線12aの通電はなく、当然二次側巻き線12bにもトリガ信号の電圧Vtrigが誘起されることはない。しかしながら、入力電圧Vinが閾値電圧Vrを超えた時点で、一次側巻き線12aの通電が開始され、それから殆ど時間遅れなく二次側巻き線12bにトリガ信号の電圧Vtrigが誘起される。ここで、一点鎖線で示した電圧は、入力電圧Vinから、バリスタ11のバリスタ電圧Vbと、バリスタ11の動作抵抗と通電電流との積から求まる電圧と、の和の電圧降下分を差し引いた電圧に相当するが、この電圧が、トランス12の一次側電圧として一次側巻き線12aに印加されるため、その一次側電圧のn倍に相当する二次側電圧が二次側巻き線12bに誘起され、この二次側電圧がトリガ信号の電圧Vtrigに相当することになる。したがって、電圧Vtrigのトリガ信号の波形においては、入力電圧Vinが閾値電圧Vrを超えるまでの時間trまでは、一次側電圧が印加されないため二次側電圧を生じることはない。そして、時間trを経過すると、トリガ信号の電圧Vtrigは、時間tr経過後の時間tpの間に入力電圧Vinの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、入力電圧Vinが一方端電極13bと中間電極13aとの間の直流放電開始電圧Vc1に到達する時間tcよりも短い時間tsで、入力電圧Vinの電圧を上回り超え、直流放電開始電圧Vc1に到達している。すなわち、トリガ信号発生回路部の出力するトリガ信号の電圧Vtrigは、時間trが経過した時点で立ち上がりが始まり、時間toで入力電圧Vinを上回り超え、時間tsで直流放電開始電圧Vc1に到達し、さらに放電遅れ時間tαを経過した時点で中間電極13aと他方端電極13cとの間で放電を開始し急速にほぼ零電位近くまで電圧が降下する。そして、トリガ信号の電圧Vtrigが直流放電開始電圧Vc1に到達し、放電遅れ時間tαを経過した後に、他方端電極13cと中間電極13aとの間の放電が開始されると、さらに前述したように約0.2μsの伝達遅延時間tβを経過した時点で一方端電極13bと中間電極13aとの間においても放電が開始される。したがって、トリガ信号が入力された時における、第1出力端子部10gと第2出力端子部10hとの間の出力電圧Voutは、他方端電極13cと中間電極13aとの間で放電を開始した時点における入力電圧Vin時間tstα経過した時点の入力電圧Vinに相当する電圧Vc2まで上昇し、さらに伝達遅延時間tβの上昇分を加えた制限電圧トリガ信号入力時の制限電圧Vtまで到達し、一方端電極13bと中間電極13aとの間で放電が開始すると急速に降下する。一方、トリガ信号が入力されない時における、第1出力端子部10gと第2出力端子部10hとの間の出力電圧Voutは、入力電圧Vinが時間tcで到達する直流放電開始電圧Vc1に放電遅れ時間tαの上昇分を加えた制限電圧トリガ信号非入力時の制限電圧Vsまで到達することになる。したがって、トリガ信号入力時の制限電圧Vtは、トリガ信号非入力時の制限電圧Vsよりも大きく低下している。以上のように、外部の信号ケーブルにサージ電圧Esが侵入した場合、トリガ信号の電圧Vtrigの立ち上がりの勾配を入力電圧Vinの立ち上がりの勾配よりも急峻にすることができるので、その分3極ガスアレスタ13の放電開始までの時間を短縮し、応答性より短い時間でサージ電圧Esを制限する性能を高め、サージ電圧をより抑制できる。次に、図4aと図4bを参照して、トリガ信号入力時の制限電圧Vtとトリガ信号非入力時の制限電圧Vsとを比較し、本実施の形態におけるサージ電圧制限装置10の効果について説明する。本図は、第1入力端子部10cと第2入力端子部10dとの間に、外部の信号ケーブルにサージ電圧Esが侵入した時を想定し、Vinに相当する電圧としてインパルス試験電圧を印加したときの、第1出力端子部10gと第2出力端子部10hとの間の制限電圧波形図であり、図4aは、インパルス試験電圧のピーク電圧を1kVに設定した場合で、図4bは、インパルス試験電圧のピーク電圧を4kVに設定した場合のものである。なお、インパルス試験器の出力波形には、コンビネーション波形電圧時には1.2/50μs、電流時には8/20μsを用いた。また、本インパルス試験電圧の対象とした、本実施の形態におけるサージ電圧制限装置10においては、バリスタ11のバリスタ電圧Vbを約56Vとし、トランス12の一次側巻き線12aと二次側巻き線12bの巻き数比を1:900とし、3極ガスアレスタ13の一方端電極13bと中間電極13aとの直流放電開始電圧Vc1を約230Vとしている。なお、比較用としたトリガ信号非入力時の制限電圧Vsの測定は、前述した図2のトリガ信号発生回路部を接続部11aと接続部12dとの間に介装せずに、3極ガスアレスタ13の他方端電極13cにはトリガ信号の電圧Vtrigが入力されない回路に変更して実施した。したがって、トリガ信号非入力時の制限電圧Vsは、一方端電極13bと中間電極13aとの間の直流放電開始電圧Vc1に放電遅れ時間tαの上昇分を加えた電圧まで上昇する。図4aから明らかなように、インパルス試験のピーク電圧を1.0kVに設定した場合であれば、トリガ信号非入力時の制限電圧Vsはピーク値で約550Vであったのが、トリガ信号入力時の制限電圧Vtはピーク値で約130Vとなり、約1/4程度まで低下していることが分かる。また、図4bから明らかなように、インパルス試験のピーク電圧を4.0kVに設定した場合であれば、トリガ信号非入力時の制限電圧Vsはピーク値で約660Vであったのが、トリガ信号入力時の制限電圧Vtはピーク値で約180Vとなり、約1/4程度まで低下していることが分かる。ここで、図4aと図4bのいずれにおいても、トリガ信号入力時の制限電圧Vt波形の持続時間が長めなのは、トリガ信号発生回路部においてバリスタ11を用いたことにより、図3の一点鎖線で示したトランス12の一次側電圧の立ち上がりの勾配がゆるやかになり、その分トリガ信号の電圧Vtrigの立ち上がりの勾配もゆるやかになったためであり、この持続時間をより短くするには、トランス12の一次側巻き線12aと二次側巻き線12bの巻き数比を1:900よりもさらに大きくすればよい。以上のように、実測データからも、トリガ信号入力時の制限電圧Vtは、トリガ信号非入力時の制限電圧Vsよりも大きく低下していることが分かる。実施の形態2次に、本発明の別の実施の形態について、図面を参照して説明する。図5は、本発明の実施の形態2におけるサージ電圧制限装置の主要部の回路図で、図6は、本発明の実施の形態2におけるサージ電圧制限装置の動作説明図である。なお、外部の信号ケーブルに接続された全体構成図については、実施の形態1における図1と同じなので説明は省略する。図5は、第1入力端子部20cと第2入力端子部20dとの間において、接続部21aと接続部21eとの間に破線で示したトリガ信号発生回路部が接続され、接続部26dと接続部26eとの間に破線で示したサージ電圧制限回路部が接続されており、それぞれの詳細な構成を示している。ここで、トリガ信号発生回路部は、バリスタ電圧VbDC1mA通電時の両端電圧で、両端電圧がこの電圧を超えると通電を開始するが約56Vに設定されたバリスタ21と、バリスタ21に対して電流制限抵抗28を介して直列に接続された発光素子22aと発光素子22aから出射される光を受光して両端子間を導通させる受光素子22bとを有するホトカプラ22と、受光素子22bの一方の端子である接続部21fに接続されるプルアップ抵抗24と、受光素子22bの他方の端子である接続部21gに接続され、受光素子22bの導通状態においてプルアップ抵抗24に所定の電圧を誘起する直流電源部25と、を備えている。また、プルアップ抵抗24の他方端は、接続部21dを介して発光素子22aの低電圧側の接続部21cと接続されると共に、接続部21eおよび第2入力端子部20dを介してアースと同一電位となっている。なお、接続部21bと接続部21cとの間に接続されたバリスタ23は、ホトカプラ22の発光素子22aとの並列回路を構成し、ホトカプラ22の発光素子22aの耐電圧より小さなバリスタ電圧に設定されることにより、発光素子22aをサージ電圧Esの過電圧から保護している。また、第1入力端子部20cと第2入力端子部20dとの間に前述したようなノイズ除去用のセラミックコンデンサCが接続されたとしても、バリスタ11のバリスタ電圧Vbとして、耐電圧以下定格電圧約50Vの約250以下の約56Vが適宜選定されているので、サージ電圧Esの過電圧からセラミックコンデンサCを保護できている。また、誘導雷などの雷サージによるサージ電圧Esが外部の信号ケーブルに侵入しない状態において、バリスタ電圧Vbを超える入力電圧Vinが加わらないため、トリガ信号発生回路部に電流が流れることがなく、その分トリガ信号発生回路部において無用な電力を消費することがないので、消費電力を低減できる。一方、バリスタ電圧Vbを超える入力電圧Vinが第1入力端子部20cと第2入力端子部20dとの間に加わった場合に、ホトカプラ22の発光素子22aに通電電流が流れ、発光素子22aの発光により受光素子22bが通電し、直流電源部25から接続部21gを介して印加される電圧に相当する電圧が、プルアップ抵抗24に誘起される。そして、プルアップ抵抗24に誘起された電圧Vtrigのトリガ信号は、接続部21fから接続部27に出力され、次に説明するサージ電圧制限回路部の他方端電極26cへ入力される。サージ電圧制限回路部は、接続部26dに接続された一方端電極26b、接続部27に接続された他方端電極26c、および一方端電極26bと他方端電極26cとの間の直流放電開始電圧例えば、350Vとするよりも低い直流放電開始電圧Vc1例えば、230Vとするに設定された中間電極26aの3つの電極を有する3極ガスアレスタ26を備えている。そして、第1入力端子部20cは、接続部26dを介して一方端電極26bに接続され、第2入力端子部20dは、接続部26eを介して中間電極26aに接続され、前述したトリガ信号発生回路部から出力された電圧Vtrigのトリガ信号は、接続部27を介して他方端電極26cに入力されている。以上のような構成とすることにより、外部の信号ケーブルにサージ電圧Esが侵入し、第1入力端子部20cと第2入力端子部20dとの間の入力電圧Vinが、前述したバリスタ21のバリスタ電圧Vbを超えると、他方端電極26cにトリガ信号の電圧Vtrigが出力され、そのトリガ信号の電圧Vtrigが他方端電極26cと中間電極26aとの間の直流放電開始電圧Vc1を超え、放電遅れ時間tαを経過した時点で放電が開始される。そうすると、直流放電開始電圧Vc1に設定された一方端電極26bと中間電極26aとの間においても約0.2μsの伝達遅延時間tβで放電が開始される。その結果、第1入力端子部20cに侵入したサージ電流が一方端電極26bから中間電極26aへと流れ、最終的に接続部26eを介して第2入力端子部20dからアースへ放出される。したがって、第1出力端子部20gと第2出力端子部20hとの間の出力電圧Voutは、サージ電圧Esが大きく制限減衰された状態となるため、次段の電子機器への影響が大きく軽減されることになる。その結果、パルス信号の基準電位となるシグナルグランドDGの電位を安定化した状態で、次段の電子機器へ伝達できる。次に、図6を参照して詳細に動作を説明する。本図は、サージ電圧Esの時間変化波形に対する、入力電圧Vin、トリガ信号の電圧Vtrigおよび出力電圧Voutの時間変化波形を示している。前述したように、入力電圧Vinが閾値電圧Vr本実施の形態においては、バリスタ電圧Vbの約56Vに相当、以下同じを超えるまでの時間trは、トリガ信号発生回路部に電流が流れることがないため、ホトカプラ22の発光素子22aの通電はなく、当然受光素子22bにも通電がないのでプルアップ抵抗24にもトリガ信号の電圧Vtrigが誘起されることはない。しかしながら、入力電圧Vinが閾値電圧Vrを超えた時点で、ホトカプラ22の発光素子22aの通電が開始され、それから若干の遅れを伴い受光素子22bも通電され、プルアップ抵抗24に直流電源部25から印加された電圧により電流が流れ、トリガ信号の電圧Vtrigが誘起される。このトリガ信号の電圧Vtrigは、実施の形態1の場合とは異なり、別の電源電圧であって、少なくとも一方端電極26bと中間電極26aとの間における直流放電開始電圧Vc1よりも大きな直流電圧を有する直流電源部25から供給されるため、入力電圧Vinの時間変化には依存しないため、極めて急峻に立ち上がることになる。そして、時間trを経過すると、トリガ信号の電圧Vtrigは、時間tr経過後の時間tpの間に入力電圧Vinの立ち上がりの勾配よりも急峻な立ち上がりの勾配を有し、かつ、入力電圧Vinが一方端電極26bと中間電極26aとの間の直流放電開始電圧Vc1に到達する時間tcよりも短い時間tsで、入力電圧Vinの電圧を上回り超え、直流放電開始電圧Vc1に到達している。すなわち、トリガ信号発生回路部の出力するトリガ信号の電圧Vtrigは、時間trが経過した時点以降で立ち上がりが始まり、時間toで入力電圧Vinを上回り超え、時間tsで直流放電開始電圧Vc1に到達し、さらに放電遅れ時間tαを経過した時点で中間電極26aと他方端電極26cとの間で放電を開始し急速に零電位近くまで電圧が下がる。そして、トリガ信号の電圧Vtrigが直流放電開始電圧Vc1に到達し、放電遅れ時間tαを経過した後に、他方端電極26cと中間電極26aとの間の放電が開始されると、さらに前述したように約0.2μsの伝達遅延時間tβを経過した時点で一方端電極26bと中間電極26aとの間においても放電が開始される。したがって、トリガ信号が入力された時における、第1出力端子部20gと第2出力端子部20hとの間の出力電圧Voutは、他方端電極26cと中間電極26aとの間で放電が開始した時点における入力電圧Vin時間tstα経過した時点の入力電圧Vinに相当する電圧Vc2まで上昇し、さらに伝達遅延時間tβの上昇分を加えた制限電圧トリガ信号入力時の制限電圧Vtまで到達し、一方端電極26bと中間電極26aとの間で放電が開始すると急速に降下する。一方、トリガ信号が入力されない時における、第1出力端子部20gと第2出力端子部20hとの間の出力電圧Voutは、入力電圧Vinが時間tcで到達する直流放電開始電圧Vc1に放電遅れ時間tαの上昇分を加えた制限電圧トリガ信号非入力時の制限電圧Vsまで到達することになる。したがって、トリガ信号入力時の制限電圧Vtは、トリガ信号非入力時の制限電圧Vsよりも大きく低下している。以上のように、外部の信号ケーブルにサージ電圧Esが侵入した場合、トリガ信号の電圧Vtrigの立ち上がりの勾配を入力電圧Vinの立ち上がりの勾配よりも急峻にすることができるので、その分3極ガスアレスタ26の放電開始までの時間を短縮し、応答性より短い時間でサージ電圧Esを制限する性能を高め、サージ電圧をより抑制できる。なお、上記のように、外部の信号ケーブルとして、CC-Link登録商標用の信号ケーブルに接続された事例で説明したが、別の事例として、例えば、実施の形態1におけるバリスタ11に代えて低容量TVSトランジェント電圧抑制回路を用いることにより、接続部11aと接続部12dとの間の静電容量を極力小さくし、第1導体部としての信号線DAを第1入力端子部10cに接続し、第2導体部としての信号線DBを第2入力端子部10dに接続すれば、信号線間DAとDBの間において5V波高値5Vピークのデジタル信号を伝送することもできる。同様に、同軸ケーブルに適用する場合であれば、単芯線を第1導体部として第1入力端子部10cに接続し、その単芯線に対して絶縁体を介在させて包囲するシールドを第2導体部として第2入力端子部10dに接続してもよい。また、第1入力端子部と第2入力端子部は、外部の信号ケーブルの導体部と直接的に接続されることが望ましいが、他のサージ抑制回路や保護回路等を介在させて、間接的に接続しても構わない。また、第1入力端子部と第2入力端子部は、単に外部の信号ケーブルの導体部と電気的に接続されるものであればよく、例えば、基板上の電極であったり、ケーブル同士を半田付けで接続したものであったり、所謂端子台のような外観を有するものでなくても構わない。さらに、本発明の技術的範囲は、上述した実施の形態に限定されるものでなく、請求項に示した範囲で種々の変形が可能であり、異なる実施の形態にそれぞれ開示された技術的な手段を適宜組み合わせて得られる実施の形態の変形例についても本発明の技術的範囲に含まれるものとする。