半導体層のウェル領域を画定するために、前記半導体層中へとドーパントタイプを導入するステップであって、前記ウェル領域がチャネル領域を含む、導入するステップと、前記チャネル領域を除外するが前記ウェル領域と実質的に一致する多重注入領域を画定するために、前記ウェル領域中へとドーパントタイプを導入するステップとを含む方法。前記ウェル領域中へとドーパントタイプを導入する前記ステップが、半導体層中へとドーパントタイプを導入する前記ステップに続いて前記ウェル領域中へとドーパントタイプを導入するステップを含む、請求項1記載の方法。半導体層中へとドーパントタイプを導入する前記ステップが、前記半導体層中へとp-型ドーパントタイプを導入するステップを含む、請求項1記載の方法。半導体層中へとドーパントタイプを導入する前記ステップおよび前記ウェル領域中へとドーパントタイプを導入する前記ステップが、前記半導体層へと導入した前記ドーパントタイプの極性と同じ極性のドーパントタイプを前記ウェル領域中へと導入するステップを含む、請求項1記載の方法。前記ウェル領域中へとドーパントタイプを導入する前記ステップが、前記半導体層中へと導入した前記ドーパントタイプのドーズ量の約0.01倍から約100倍の間になるドーズ量で前記ウェル領域中にドーパントタイプを導入するステップを含む、請求項1記載の方法。オーミックコンタクト領域を画定するために、前記ウェル領域の一部分中へと第2のドーパントタイプを導入するステップをさらに含む、請求項1記載の方法。前記チャネル領域を形成するために、前記ウェル領域に対して前記オーミックコンタクト領域を自己整合させるステップをさらに含む、請求項6記載の方法。ウェル領域中へとドーパントを導入する前記ステップが、前記オーミックコンタクト領域を介して前記ウェル領域中へとドーパントを導入するステップを含む、請求項6記載の方法。前記オーミックコンタクト領域を介してウェル領域中へとドーパントタイプを導入する前記ステップが、アルミニウム、ホウ素、窒素、およびリンからなる群から選択される化学種を含む前記オーミックコンタクト領域を介して前記ウェル領域中へとドーパントタイプを導入するステップを含む、請求項8記載の方法。半導体層中へとドーパントタイプを導入する前記ステップが、アルミニウム、ホウ素、窒素、およびリンからなる群から選択される化学種を含むドーパントタイプを導入するステップを含む、請求項1記載の方法。前記ウェル領域中へとドーパントタイプを導入する前記ステップが、アルミニウム、ホウ素、窒素、およびリンからなる群から選択される化学種を含むドーパントタイプを導入するステップを含む、請求項1記載の方法。半導体層中へとドーパントタイプを導入する前記ステップは、前記半導体層内の前記ドーパントタイプの得られる濃度が約1×1017/cm3までであるように、前記半導体層中へとドーパントタイプを導入するステップを含む、請求項1記載の方法。前記ウェル領域中へとドーパントタイプを導入する前記ステップは、前記多重注入領域内の前記ドーパントタイプの得られる濃度が約1×1017/cm3までであるように、前記ウェル領域中へとドーパントタイプを導入するステップを含む、請求項1記載の方法。第3の領域がチャネル領域から分離するように半導体層の第3の領域を画定するために、半導体層の第1のドーパントタイプを含む第1の領域を介して、実質的に、第2のドーパントタイプを含む第2の領域の一部分および前記半導体層の前記チャネル領域中へと、第2のドーパントタイプを導入するステップを含む方法。前記半導体層の第3の領域を画定するために、半導体層の第1のドーパントタイプを含む第1の領域を介して、実質的に、第2のドーパントタイプを含む第2の領域の一部分および前記半導体層のチャネル領域中へと、第2のドーパントタイプを導入する前記ステップは、前記第3の領域中へと導入する前記ドーパントタイプのドーズ量が前記第2の領域中へと導入した前記ドーパントタイプのドーズ量の約0.01倍から約100倍の間になる前記半導体層の第3の領域を画定するために、半導体層の第1のドーパントタイプを含む第1の領域を介して、実質的に、第2のドーパントタイプを含む第2の領域の一部分および前記半導体層のチャネル領域中へと、第2のドーパントタイプを導入するステップを含む、請求項14記載の方法。第1のドーパントタイプを含む第1の領域と、前記第1の領域に隣接し第2のドーパントタイプを含む第2の領域、およびチャネル領域と、前記チャネル領域から分離した第2のドーパントタイプを含む第3の領域であって、前記第3の領域が前記第2の領域と実質的に一致する、第3の領域とを含む半導体層を含む、デバイス。前記第3の領域内の前記ドーパントタイプ濃度が、前記第2の領域内の前記ドーパントタイプ濃度の約0.01倍から約100倍の間になる、請求項16記載のデバイス。下記の説明では、実施形態の特定の態様または特徴が、ある群のうちの少なくとも1つ要素およびその組み合わせを含むまたはそれから構成されると述べる場合には常に、その態様または特徴が、その群の要素のうちのいずれかを、単独でまたはその群の他の要素のうちのいずれかとの組み合わせを含むまたはそれにより構成される場合があることが理解される。下記に詳細に説明するように、本明細書において提示する実施形態は、半導体デバイス製造プロセスフローSDFPFから半導体デバイス歩留りの改善を得るための方法に関する。ここに提案した方法は、既存のSDFPF内で即座に実施を可能にすることができ、これが前記方法の産業的な利点のうちの1つを表すことができる。前記方法を介して得ることができる半導体デバイスを、やはり下記に詳細に説明する。マスキング層が、SDFPF中に半導体層上に具体的なプロトコルにしたがって定期的に設けられエッチング除去される。既存のSDFPFによる半導体デバイス歩留り低下の重要な原因は、様々なマスキング層のエッチング除去中に現れる欠陥の数を十分に制御できないことである。欠陥が現れる場合がある別の状況では、半導体層上の微粒子またはさもなければ望まれない粒子の存在を含む。かかる望まれない粒子は、SDFPFの個々のステップから適正で望ましい結果を取得することを妨げる望まれないマスキング層として働く。それゆえ、極めて一般的には、いずれかの望まれない粒子または領域の存在は、SDFPFのステップの適切でない実行、半導体層の環境、あるいは偶然に引き起こされるかを問わず、欠陥を発現させ、SDFPFから得ることができる半導体デバイス歩留りにとって重荷となっている。SDFPF中にどのようにして欠陥が生じるかを説明するために、例示的なSDFPF100の異なるステージの時間とともに変化する図を示している図1を考える。矢印101は、図示したSDFPFのステージ間の進行を示すが、複数の矢印101のうちのいずれかの矢印のどちらかの側に示したステージが、SDFPF100の連続するステージでない場合があることを明確にしておく。プロセス中の半導体デバイスがSDFPF100の様々なステージを通って流れるので、図1に示したプロセス中の半導体デバイスは、様々な層102、および104を含み、その層の目的は、当業者によって確かめられるはずである。特に、図1に示したプロセス中の半導体デバイスは、n-ドリフト層106を含み、例えば、イオン注入プロセスを介して、例えば、p-ウェル領域を作ることを望まれている。イオン注入プロセスの原理および技術は、当業者には知られているはずである。図1は、また部分的にエッチング除去されているマスキング層108を示す。特に、図1は、マスキング層108の一部分110を示し、その部分110は、一例では、n-ドリフト層106の上面上の領域112を覆ったマスキング層の一部分を除去しようと試みた以前に行ったエッチングステップの不完全な出来栄えのために領域112内のn-ドリフト層106の上面上に望まれずに残っている。言い換えると、エッチングステップの終了時の望ましい結果は、n-ドリフト層106の上面上の領域112を覆っているマスキング層108の部分が完全に除去されることである。しかしながら、当業者には認識されるはずの様々な不測の理由および多くの場合に制御できない理由のために、マスキング層108の一部分110が、エッチングステップの終了時に領域112内のn-ドリフト層106の上面上に残る。図1は、SDFPF100中の別の1つのステージにおけるプロセス中の半導体デバイスをさらに示し、そこではpウェル領域114がイオン注入プロセス116後にn-ドリフト層106内に作られている。明らかに、注入プロセス116中にマスキング層108の一部分110が存在することは、pウェル領域114中に欠陥118を結果として生じさせる。図1は、SDFPF100のさらに別の1つのステージにおけるプロセス中の半導体デバイスをさらに示し、そこではn領域120がイオン注入プロセス122を介してpウェル領域114内に作られている。チャネル領域121を画定するために、n領域120の物理的境界がpウェル領域114の物理的境界内に実質的に含まれるように、n領域120を形成すべきであることを、当業者は認識するはずである。チャネル領域121が示されているn-ドリフト層106の横方向断面の上面図123を用いて、これを図示している。SDFPF100から得られる最終の完成した半導体デバイスの満足すべき動作が、とりわけ他の要因の中で、チャネル領域121の表面124の完全性、およびチャネル領域121の表面近くのpウェル領域114のバルク領域126の完全性に依存するはずであることを、当業者は気付くはずである。チャネル領域121の表面124の完全性、およびチャネル領域121の表面近くのpウェル領域114のバルク領域126の完全性を損なわないように、pウェル領域114の形成ステップに続くSDFPFのすべての製造ステップを、それゆえ実行することができる。明らかに、望ましくない電気的短絡128が、n領域120とn-ドリフト層106との間に存在する。電気的短絡128の存在は、pウェル領域114中の欠陥118の結果として生じすなわち、由来し、その欠陥118はマスキング層108の一部分110の存在のために作られる。明らかに、電気的短絡128の存在は、SDFPF100から得られた最終の完成した半導体デバイスがその意図した機能を満足に動作できなくなるようにさせる可能性があり、それによってSDFPF100から得られるデバイス歩留りの低下をもたらす。それゆえ極めて一般的には、欠陥の生成の原因とは無関係に欠陥例えば、タイプ118の存在は、SDFPFから得ることができる半導体デバイス歩留りの低下をもたらすはずであり、順に、SDFPFから得られる動作する半導体デバイスの単価の増加をもたらす。したがって一実施形態によれば、図2に表示した流れ図を介して図示した方法200を提案し、それを介して、既存のSDFPF例えば、図1に図示したSDFPF100から得ることができるデバイス歩留りの向上が可能であるように、少なくとも欠陥例えば、タイプ118の存在を、無力化させることができる。方法200は、202において、半導体層のウェル領域例えば、タイプ114を画定するために、半導体層例えば、タイプ106中へとドーパントタイプを導入するステップを含むことができ、ウェル領域がチャネル領域例えば、タイプ121を含む。一実施形態では、方法200は、202において、半導体層中へとp-型ドーパントタイプを導入するステップを含むことができる。p-型ドーパントタイプの適切な例は、当業者には知られているはずである。方法200は、204において、チャネル領域を除外するがウェル領域と実質的に一致する多重注入領域を画定するために、ウェル領域中へとドーパントタイプを導入するステップをさらに含むことができる。一実施形態では、方法200は、202および204において、半導体層中へと導入したドーパントタイプの極性と同じ極性のドーパントタイプをウェル領域中へと導入するステップを含むことができる。すなわち、202において記載したようなドーパントタイプおよび204において記載したようなドーパントタイプを、両者ともp-型とすることができる、または両者をn-型とすることができる。一実施形態では、方法200は、202において、半導体層中のドーパントタイプの得られる濃度が約1×1018/cm3までとなるように、半導体層中へとドーパントタイプを導入するステップを含むことができる。別の一実施形態では、方法200は、204において、多重注入領域中のドーパントタイプの得られる濃度が、立方センチメートル当たり/cm3約1×1018までとなるように、ウェル領域中へとドーパントタイプを導入するステップを含むことができる。一実施形態では、方法200は、204において、202において半導体層中へと導入したドーパントタイプのドーズ量の約0.01倍から約100倍の間になるドーズ量でウェル領域中にドーパントタイプを導入するステップの特徴を含むことができる。別の一実施形態では、方法200は、204において、方法200のステップ202によって半導体層中へと導入したドーパントタイプのドーズ量の約0.1倍から約10倍の間になるドーズ量でウェル領域中にドーパントタイプを導入するステップの特徴を含むことができる。さらに別の一実施形態では、方法200は、204において、方法200のステップ202によって半導体層中へと導入したドーパントタイプのドーズ量の約0.1倍から約5倍の間になるドーズ量でウェル領域中にドーパントタイプを導入するステップの特徴を含むことができる。一実施形態では、方法200は、202において、アルミニウム、ホウ素、窒素、およびリンから成る群から選択される化学種を含むドーパントタイプを導入するステップを含むことができる。一実施形態では、方法200は、204において、アルミニウム、ホウ素、窒素、およびリンから成る群から選択される化学種を含むドーパントタイプを導入するステップを含むことができる。一実施形態では、方法200は、オーミックコンタクト領域を画定するために、ウェル領域の一部分に第2のドーパントタイプを導入するステップをさらに含むことができる。オーミックコンタクト領域の非限定的な例は、n層412図4、下記の議論参照である。一実施形態では、方法200は、204において、オーミックコンタクト領域を介してウェル領域中へとドーパントを導入するステップを含むことができる。本発明のさらに別の一実施形態では、方法200は、204において、アルミニウム、ホウ素、窒素、およびリンから成る群から選択される化学種を含むオーミックコンタクト領域を介してウェル領域中へとドーパントタイプを導入するステップを含むことができる。図3は、方法200の実装形態300の一例を図示する。図3は、プロセス中の半導体デバイス301の一例を示す。プロセス中の半導体デバイス301は、炭化シリコンn層302およびエピタキシャル炭化シリコンn-ドリフト層304を含むことができる。炭化シリコンn層302およびエピタキシャル炭化シリコンn-ドリフト層304の目的は、当業者によって確認可能であるはずである。さらにその上、マスキング層305を、エピタキシャル炭化シリコンn-ドリフト層304の上面上に設けることができる。一実施形態によれば、エピタキシャル炭化シリコンn-ドリフト層304の上表面上に存在するマスキング層305によるパターンにしたがってpウェル領域308を画定するために、エピタキシャル炭化シリコンn-ドリフト層304中へとドーパントタイプを導入するために、イオン注入プロセス306を使用する。pウェル領域308は、チャネル領域310を含むことができる。引き続いて矢印312を用いて図示したように、一実施形態によれば、イオン注入プロセス314を使用して、エピタキシャル炭化シリコンn-ドリフト層304の上表面上に存在する以前に設けたマスキング層318によるパターンにしたがって、チャネル領域310を除外するがpウェル領域308と実質的に一致する多重注入領域316を画定するために、pウェル領域308中へとドーパントタイプを導入することができ、それにより、例示的なプロセス中の半導体デバイス319を得ることができる。方法200による半導体デバイスの製造中に欠陥が現れ、その欠陥がその他の点ではpウェル領域308内にエピタキシャル炭化シリコンn-ドリフト層304の望ましくない延伸を実効的に生じさせるはずである場合には、例えば、タイプ118の欠陥を、実質的に無力にすることができる。多重注入領域316を画定するためにドーパントタイプを導入するpウェル領域308の一部分内に欠陥が存在する場合には、欠陥は実質的に無力にされるはずである、というのは、pウェル領域308中へのドーパントタイプの例えば、方法200の204における繰り返し行う導入が、前記ドーパントタイプで欠陥を埋めるはずであるためである。さらにその上、マスキング層318がイオン注入プロセス中にチャネル領域310をマスクするように、マスキング層318をエピタキシャル炭化シリコンn-ドリフト層304上に設けることができる。いずれかの特定の科学的な考察または技術的な考察によって制限されずに、注入したイオンの実質的に方向320に沿った横方向の広がりが、チャネル領域310中へと侵入しないように、イオン注入プロセス314のパラメータを調節することができることを述べる。これに関連して、チャネル領域310内の電気的環境および物理的環境の状態がイオン注入プロセス314を実行する前の状態から実質的に変化しないままであるように、多重注入領域316を画定することを述べる。方法200の上記の説明は、半導体層中へとドーパントタイプを導入するステップに続いてウェル領域中へとドーパントタイプを導入するステップを考えている。しかしながら、別の一実施形態では、ウェル領域中へとドーパントタイプを導入するステップを、半導体層中へとドーパントタイプを導入するステップの前に遂行することができる。一実施形態では、方法200は、チャネル416を形成するためにpウェル領域414に対してn領域412を自己整合させること考える。当業者には知られているはずの方法により、自己整合を実行することができる。図4は、方法200とは矛盾しない方法の実装形態400の一例を図示し、この方法を介して、既存のSDFPF例えば、図1に図示したタイプから得ることができるデバイス歩留りの向上を可能にすることができるように、少なくとも欠陥例えば、タイプ118の存在をおそらく無力化させることができる。図4は、プロセス中の半導体デバイス402の一例を示す。プロセス中の半導体デバイス402は、炭化シリコンn層404およびエピタキシャル炭化シリコンn-ドリフト層406を含むことができる。炭化シリコンn層404およびエピタキシャル炭化シリコンn-ドリフト層406の目的は、当業者によって確認可能であるはずである。さらにその上、マスキング層408を、エピタキシャル炭化シリコンn-ドリフト層406の上面上に設けることができる。エピタキシャル炭化シリコンn-ドリフト層406は、p-型ドーパントタイプを含むp領域410、n-型ドーパントタイプを含むn領域412、およびp-型ドーパントタイプを含むpウェル領域414をさらに含むことができる。pウェル領域414は、チャネル領域416を含む。引き続いて矢印417により図示したように、第2のpウェル領域420がチャネル領域416から分離するように、エピタキシャル炭化シリコンn-ドリフト層406の第2のpウェル領域420を画定するために、n領域412を介しておよびエピタキシャル炭化シリコンn-ドリフト層406の上表面上に存在するマスキング層408によるパターンに実質的にしたがって、実質的にpウェル領域414の一部分中へとp-型ドーパントタイプを導入するために、イオン注入プロセス418を使用することができる。さらに、イオン注入プロセス418中に、マスキング層408がチャネル領域416をマスクするように、マスキング層408をエピタキシャル炭化シリコンn-ドリフト層406上に設けることができる。何らかの特定の科学的な考察または技術的な考察によって制限されずに、実質的に方向422に沿ったイオンの横方向の広がりが、チャネル領域416中へと侵入しないことを確実にするために、イオン注入プロセス418のパラメータを調節できることを述べる。これに関連して、チャネル領域416内の電気的環境および物理的環境の状態がイオン注入プロセス418を実行する前の状態から実質的に変化しないままであるように、第2のpウェル領域420を画定することができることを述べる。それゆえ極めて一般的には、本発明の別の一実施形態によれば、それゆえ、図5の流れ図表示を用いて図示した方法500を提案し、この方法を介して、既存のSDFPF例えば、図1に図示したタイプから得ることができるデバイス歩留りの向上を可能にすることができるように、少なくとも欠陥例えば、タイプ118の存在をおそらく無力化させることができる。方法500は、502において、第3の領域がチャネル領域から実質的に分離するように、半導体層の第3の領域例えば、タイプ420を画定するために、半導体層例えば、タイプ406の第1のドーパントタイプを含む第1の領域例えば、タイプ412を介して、実質的に、第2のドーパントタイプを含む第2の領域例えば、タイプ414の一部分および半導体層のチャネル領域例えば、タイプ416中へと、第2のドーパントタイプを導入するステップの特徴を含むことができる。欠陥が方法500による半導体デバイスの製造中に現れ、その欠陥がその他の点では実質的にpウェル領域414内にエピタキシャル炭化シリコンn-ドリフト層406の望ましくない延伸を生じさせることがあり、順にエピタキシャル炭化シリコンn-ドリフト層406とn領域412との間の実効的な電気的短絡タイプ128をもたらす場合には、例えば、タイプ118の欠陥を、下記のように実質的に無力にすることができる。欠陥がpウェル領域414の例の部分内に存在し、その部分内へと実質的に方法500にしたがって、第2のpウェル領域420を画定するために、n領域412を介して実質的にpウェル領域414の一部分中へとドーパントタイプを導入することができる場合には、欠陥は実質的に無力にされるはずである、というのは、pウェル領域414中へのドーパントタイプの前記実質的に方法500による繰り返し行う導入が、前記ドーパントタイプで欠陥をおそらく埋めるはずであり、エピタキシャル炭化シリコンn-層406とn領域412との間のすべての電気的短絡をおそらく実効的に働かなくするはずであるためである。概して、方法500の実行を組み込んだSDFPFを介して得ることができる半導体デバイス歩留りを、方法500の実行を組み込んでいないSDFPFを介して得ることができる半導体デバイス歩留りよりも、第2のpウェル領域420によって占められるpウェル領域414の体積に実質的に関係する大きさだけ向上させるはずであることを、当業者は認識するはずである。一実施形態では、方法500は、502において、第3の領域中へと導入するドーパントタイプのドーズ量が第2の領域中へと導入したドーパントタイプのドーズ量の約0.01倍から約100倍の間になる半導体層の第3の領域を画定するために、半導体層の第1のドーパントタイプを含む第1の領域を介して、実質的に、第2のドーパントタイプを含む第2の領域の一部分および半導体層のチャネル領域中へと、第2のドーパントタイプを導入するステップを含む。図6は、本明細書において開示した方法例えば、方法200、400の実施形態にしたがって製造することができる半導体デバイス600の一例を図示する。半導体デバイス600は、炭化シリコンn層602およびエピタキシャル炭化シリコンn-ドリフト層604を含むことができる。炭化シリコンn層602およびエピタキシャル炭化シリコンn-ドリフト層604の目的は、当業者によって確認可能であるはずである。エピタキシャル炭化シリコンn-ドリフト層604は、p-型ドーパントタイプを含むp領域606を含むことができる。エピタキシャル炭化シリコンn-ドリフト層604は、n-型ドーパントタイプを含むn領域608をさらに含むことができる。エピタキシャル炭化シリコンn-ドリフト層604は、n領域608に隣接してp-型ドーパントタイプを含むpウェル領域610およびチャネル領域612をさらに含むことができる。pウェル領域の境界を、参照番号614により挿入図613を利用して示している。エピタキシャル炭化シリコンn-ドリフト層604は、チャネル領域612から分離したp-型ドーパントタイプを含む第2のpウェル領域616をさらに含むことができ、ここでは第2のpウェル領域616がpウェル領域と実質的に一致する。極めて一般的には、本発明の実施形態は、第1のドーパントタイプを含む第1の領域例えば、タイプ608、第1の領域に隣接する第2のドーパントタイプを含む第2の領域例えば、タイプ610およびチャネル領域例えば、タイプ612、ならびにチャネル領域から分離した第2のドーパントタイプを含む第3の領域例えば、タイプ614を含む半導体層例えば、タイプ604を含むデバイス例えば、タイプ600をやはり含み、ここでは、第3の領域が第2の領域と実質的に一致する。本明細書中の議論に基づいて、ウェル領域および/または多重注入領域内のドーパントタイプの量が、前記ウェル領域および/または前記多重注入領域内に、半導体層を実質的に作る材料の臨界電場の実質的な大きさである大きさの電場を生成するためには不十分である場合には、例えば、方法200を、例えば、実質的に組み込んだ方法により得られる最終の完成した半導体デバイスの性能を損なうことがあることを、当業者は認識することができる。例えば、一実施形態では、結果として、ウェル領域によって占められる領域内のおよび/または多重注入領域によって占められる領域内の得られる電場を炭化シリコンの臨界電場に近づけるために、約1.3×1013/cm2の電荷密度をもたらすように、半導体層が実質的に炭化シリコンから作られるときには、ウェル領域によって占められる領域内のおよび/または多重注入領域によって占められる領域内のドーパントの量を、十分にすべきである。例えば、方法400を、例えば、実質的に組み込んだ方法により得られる最終の完成した半導体デバイスの性能について、同様な議論を適用する。一実施形態では、第3の領域内のドーパントタイプ濃度が、第2の領域内のドーパントタイプ濃度の約0.01倍から約100倍の間にあることがある。本発明の別の一実施形態では、第3の領域内のドーパントタイプ濃度が、第2の領域内のドーパントタイプ濃度の約0.1倍から約10倍の間にあることがある。本発明のさらに別の一実施形態では、第3の領域内のドーパントタイプ濃度が、第2の領域内のドーパントタイプ濃度の約0.1倍から約5倍の間にあることがある。本明細書において説明した実施形態は、特許請求の範囲中に記載した本発明の要素に対応する要素を有する組成、構造、システム、および方法の例である。この記述した説明は、当業者が特許請求の範囲中に記載した本発明の要素に同じように対応する代替要素を有する実施形態を作ることおよび使用することを可能にすることができる。本発明の範囲は、したがって、特許請求の範囲の文字通りの言葉使いから逸脱しない組成、構造、システム、および方法を含み、特許請求の範囲の文字通りの言葉使いから実質的に逸脱しない他の構造、システム、および方法をさらに含む。ある特定の特徴および実施形態だけを、本明細書中に図示し、説明してきているが、多くの修正および変更を、関連技術における当業者には思い付くことができる。別記の特許請求の範囲は、すべてのかかる修正および変更をカバーする。新規かつ特許証により保護されることが望まれる請求する内容は、特許請求の範囲に記載される。