"信号の入力動作および出力動作のうちの少なくとも一方の動作を行う複数の画素と、前記画素に接続された1または複数の信号線と、前記信号線を含む複数の配線と、前記複数の配線のうちの一の信号線と他の一の配線との間に配設され、第1トランジスタおよび容量素子を有する1または複数の静電気保護回路と、前記静電気保護回路に接続された第1制御線とを備え、前記静電気保護回路では、前記第1トランジスタのゲートが、前記第1制御線と直接もしくは間接的に接続され、前記第1トランジスタにおけるソースおよびドレインのうちの一方が、前記一の信号線および前記容量素子の一端に接続されると共に、他方が前記他の一の配線に接続され、前記容量素子の他端が、前記第1トランジスタのゲートに接続されている信号伝達装置。前記静電気保護回路は、抵抗素子を更に有し、前記抵抗素子の一端は、前記第1制御線に接続され、前記抵抗素子の他端は、前記第1トランジスタのゲートおよび前記容量素子の他端に接続されている請求項1に記載の信号伝達装置。前記抵抗素子が、第2トランジスタにより構成されている請求項2に記載の信号伝達装置。前記抵抗素子の一端および他端が、前記第2トランジスタのソースまたはドレインであり、前記第2トランジスタのゲートには、第2制御線が接続されている請求項3に記載の信号伝達装置。装置電源がオン状態のときに前記第2トランジスタがオン状態となるように、前記第2制御線の電位が設定されている請求項4に記載の信号伝達装置。装置電源がオン状態のときに前記第1トランジスタがオフ状態となるように、前記第1制御線の電位が設定されている請求項1に記載の信号伝達装置。前記他の一の配線が、前記複数の配線のうちの、他の一の信号線、一の電源線または一の接地線である請求項1に記載の信号伝達装置。前記複数の静電気保護回路が、前記一の信号線と前記他の一の信号線との間に配設された、1または複数の第1保護回路と、前記一の信号線と、前記一の電源線または前記一の接地線との間に配設された、1または複数の第2保護回路とからなる請求項7に記載の信号伝達装置。前記第1保護回路および前記第2保護回路が、隣接する複数の配線間で連続的に配設されている請求項8に記載の信号伝達装置。前記複数の画素は、信号の入力動作としての撮像動作を行うものであり、撮像装置として構成されている請求項1に記載の信号伝達装置。前記複数の画素は、前記撮像動作として、入射した放射線に応じて電気信号を発生するものであり、放射線撮像装置として構成されている請求項10に記載の信号伝達装置。前記放射線がX線である請求項11に記載の信号伝達装置。前記複数の画素は、信号の出力動作としての表示動作を行うものであり、表示装置として構成されている請求項1に記載の信号伝達装置。撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、前記撮像装置は、撮像動作を行う複数の画素と、前記画素に接続された1または複数の信号線と、前記信号線を含む複数の配線と、前記複数の配線のうちの一の信号線と他の一の配線との間に配設され、第1トランジスタおよび容量素子を有する1または複数の静電気保護回路と、前記静電気保護回路に接続された第1制御線とを備え、前記静電気保護回路では、前記第1トランジスタのゲートが、前記第1制御線と直接もしくは間接的に接続され、前記第1トランジスタにおけるソースおよびドレインのうちの一方が、前記一の信号線および前記容量素子の一端に接続されると共に、他方が前記他の一の配線に接続され、前記容量素子の他端が、前記第1トランジスタのゲートに接続されている撮像表示システム。しかしながら、上記特許文献1の静電気保護回路では、静電気からの有効な保護がなされない場合もあり得ることから、静電気からの保護をより確実に行うことを可能とする手法の提案が望まれる。本開示はかかる問題点に鑑みてなされたもので、その目的は、静電気からの保護をより確実に行うことが可能な信号伝達装置および撮像表示システムを提供することにある。本開示の信号伝達装置は、信号の入力動作および出力動作のうちの少なくとも一方の動作を行う複数の画素と、画素に接続された1または複数の信号線と、この信号線を含む複数の配線と、複数の配線のうちの一の信号線と他の一の配線との間に配設され、第1トランジスタおよび容量素子を有する1または複数の静電気保護回路と、静電気保護回路に接続された第1制御線とを備えたものである。上記静電気保護回路では、第1トランジスタのゲートが、第1制御線と直接もしくは間接的に接続され、第1トランジスタにおけるソースおよびドレインのうちの一方が、上記一の信号線および容量素子の一端に接続されると共に、他方が上記他の一の配線に接続され、容量素子の他端が、第1トランジスタのゲートに接続されている。本開示の撮像表示システムは、撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えたものである。上記撮像装置は、撮像動作を行う複数の画素と、上記複数の配線と、上記1または複数の静電気保護回路と、上記第1制御線とを備えている。本開示の信号伝達装置および撮像表示システムでは、例えば装置電源がオフ状態のときに、上記一の信号線および上記他の一の配線のうちの一方の配線に対して静電気が入力すると、これらの配線間に配設された静電気保護回路が有効状態アクティブ状態となる。具体的には、その静電気が正電荷からなる場合および負電荷のからなる場合のいずれであっても、静電気保護回路内の第1トランジスタがオン状態となり、上記一の信号線および上記他の一の配線のうちの他方の配線側に、静電気の電荷が放出される。本開示の信号伝達装置および撮像表示システムによれば、上記一の信号線および上記他の一の配線の間に上記静電気保護回路を配設するようにしたので、これらの配線のうちの一方の配線に対して正電荷または負電荷の静電気が入力された場合のいずれにおいても、他方の配線側にその静電気の電荷を放出することができる。よって、静電気からの保護をより確実に行うことが可能となる。以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.実施の形態N型の第1トランジスタ,容量素子,抵抗素子を有する単位回路の例2.変形例変形例1P型の第1トランジスタ,容量素子,抵抗素子を有する単位回路の例変形例2抵抗素子を第2トランジスタにより構成した単位回路の例変形例3第1トランジスタ,容量素子を有する単位回路の例変形例4~6撮像部の他の構成例3.適用例実施の形態および各変形例の撮像装置を備えた撮像表示システムの例4.その他の変形例静電気保護部の表示装置への適用例等<実施の形態>[撮像装置1の構成]図1は、本開示の一実施の形態に係る信号伝達装置としての撮像装置撮像装置1の全体のブロック構成を表すものである。撮像装置1は、信号の入力動作撮像動作を行うものであり、具体的には、撮像光に基づいて被写体の情報を読み取る被写体を撮像するようになっている。この撮像装置1は、撮像部11、行走査部13、A/D変換部14、列走査部15、システム制御部16および静電気保護部18を備えている。撮像部11撮像部11は、入射した撮像光に応じて電気信号を発生する撮像領域である。この撮像部11には、入射した撮像光の光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換部後述する光電変換素子21を有する画素撮像画素20が、行列状マトリクス状に2次元配置されている。換言すると、これらの複数の画素20では、信号の入力動作撮像動作がなされるようになっている。なお、図1中に示したように、以下、撮像部11内における水平方向行方向をH方向とし、垂直方向列方向をV方向として説明する。図2は、この撮像部11の概略構成例を表したものである。撮像部11では、上記した画素20が行列状に配置されてなる光電変換層111が設けられている。この光電変換層111では、図中に示したように、入射した撮像光Linに基づく情報の読み取りを行うようになっている。図3は、画素20の回路構成例を表したものである。画素20には、1つの光電変換素子21と、1つのトランジスタ22とが設けられている。この画素20にはまた、H方向に沿って延在する読み出し制御線Lreadと、V方向に沿って延在する信号線Lsigとが接続されている。光電変換素子21は、例えばPINPositiveIntrinsicNegative型のフォトダイオードからなり、入射光撮像光Linの光量に応じた電荷量の信号電荷を発生するようになっている。なお、この光電変換素子21のカソードは、蓄積ノードNに接続されている。トランジスタ22は、読み出し制御線Lreadから供給される行走査信号に応じてオン状態となることにより、光電変換素子21で発生した信号電荷入力電圧Vinを信号線Lsigへ出力するトランジスタである。このトランジスタ22は、ここではNチャネル型N型の電界効果トランジスタFETにより構成されている。ただし、トランジスタ22がPチャネル型P型のFET等により構成されていてもよい。このトランジスタ22はまた、例えば、微結晶シリコンまたは多結晶シリコン等のシリコン系半導体を用いて構成されている。あるいは、酸化インジウムガリウム亜鉛InGaZnOまたは酸化亜鉛ZnO等の酸化物半導体を用いて構成してもよい。微結晶シリコン、多結晶シリコンポリシリコンおよび酸化物半導体は、アモルファスシリコンに比べて移動度μが高いため、例えばトランジスタ22による信号の高速読み出しが可能になる。この画素20では、トランジスタ22のゲートが読み出し制御線Lreadに接続され、ソースが信号線Lsigに接続され、ドレインが、光電変換素子21のカソード蓄積ノードNに接続されている。また、光電変換素子21のアノードは、グランド接地に接続されている。静電気保護部18静電気保護部18は、ESD現象に起因した外部からの静電気入力に対して、内部の素子具体的には、画素20内のトランジスタ22や光電変換素子21等を保護する機能ESD保護機能を有している。具体的には、信号線Lsig等を介して入力する静電気に対して内部の素子を保護する役割を担っている。なお、ここでは、静電気保護部18が撮像領域撮像部18内に配設されている場合の例を示しているが、これには限られない。図4は、この静電気保護部18の回路構成例を表したものである。静電気保護部18は、H方向に沿って延在する複数の単位回路180静電気保護回路を有している。なお、ここでは便宜上、図中に示した6つの信号線を、Lsig1~Lsig6として示している。単位回路180は、信号線Lsig、グランド線Lgnd接地線および電源線図示せずからなる複数の配線のうちの、一の信号線Ligと他の一の配線との間に配設されている。具体的には、一の信号線Ligと他の一の信号線Ligとの間隣接する一対の信号線Lsigの間、一の信号線Lsigと一のグランド線Lgndとの間、または、一の信号線Lsigと一の電源線図示せずとの間に、単位回路180が配設されている。図4に示した例では、信号線Lsig1,Lsig2の間、信号線Lsig2,Lsig3の間、信号線Lsig3,Lsig4の間、信号線Lsig4,Lsig5の間、および信号線Lsig5,Lsig6の間に、単位回路180が配設されている本開示における第1保護回路の一具体例に対応。また、信号線Lsig6とグランド線Lgndとの間に、単位回路180が配設されている本開示における第2保護回路の一具体例に対応。このように、図4に示した静電気保護部18では、複数の単位回路180上記した第1保護回路および第2保護回路が、隣接する複数の配線ここでは、複数の信号線Lsig1~Lsig6およびグランド線Lgnd等の間で、連続的に互いに隣り合って配設されている。なお、上記したグランド線Lgndや電源線図示せずは、例えば撮像部11内の端部領域例えばH方向に沿った右端部や左端部に配設されている。単位回路180は、1つのトランジスタTr1第1のトランジスタと、1つの容量素子C1と、1つの抵抗素子R1とを有している。トランジスタTr1は、ここではNチャネル型N型のFETにより構成されている。なお、トランジスタTr1におけるゲート,ソース,ドレインはそれぞれ、図4中においてG,S,Dとして示しており、以降の他の図においても同様である。各単位回路180にはまた、H方向に沿って延在する保護制御線Lctl1第1の制御線が接続されている。この単位回路180では、トランジスタTr1のゲートが、抵抗素子R1を介して保護制御線Lctl1と間接的に接続されている。すなわち、抵抗素子R1の一端が保護制御線Lctl1に接続され、抵抗素子R1の他端がトランジスタTr1のゲートに接続されている。また、トランジスタTr1におけるソースおよびドレインのうちの一方ここではドレインが、一の信号線Lsigおよび容量素子C1の一端に接続され、他方ここではソースが、前述した他の一の配線ここでは信号線Lsigまたはグランド線Lgndに接続されている。容量素子C1の他端は、トランジスタTr1のゲートおよび抵抗素子R1の他端に接続されている。ここで、保護制御線Lctl1の電位Vctl1は、撮像装置1の電源装置電源がオン状態装置動作状態のときにトランジスタTr1がオフ状態となるように、設定されている。具体的には、例えば図5に示したように、トランジスタTr1におけるゲート-ソース間電圧Vgs<0を満たすように、保護制御線Lctl1の電位Vctl1が信号線Lsigの電位信号電圧Vsigよりも低く設定されている。また、例えば図6に示したように、信号線Lsigの電位VsigトランジスタTr1のソース電位に対応が変化ここでは、0V~1Vの間で変化した場合でもVgs<0を満たすように、保護制御線Lctl1の電位Vctl1トランジスタTr1のゲート電位に対応が設定されている。これにより、図5中の矢印P11で示したように、トランジスタTr1における閾値電圧Vthがマイナス側負側に多少変動した場合であっても、このトランジスタTr1におけるリーク電流オフ状態のときの漏れ電流を低く抑えることができる。したがって、装置電源がオン状態の際に、そのようなトランジスタTr1でのリーク電流に起因した各画素20からの信号電荷の読み出し動作への悪影響電荷量の低減等が抑えられるようになっている。つまり、画素20がいわゆるパッシブ型の回路構成画素20内にソースフォロワ回路等のアンプが設けられていない構成であっても、信号線Lsigにおける電位変動電荷消失が低減もしくは回避されるようになっている。図1に示した行走査部13は、例えばシフトレジスタやアドレスデコーダ等によって構成されており、撮像部11内の各画素20を例えば行単位で駆動する画素駆動部である。このような行単位での駆動は、上記した読み出し制御線Lreadを介して、上記した行走査信号を供給することによりなされる。A/D変換部14は、図1に示したように、複数ここでは4つの信号線Lsigごとに1つ設けられた複数の列選択部17を有しており、信号線Lsigを介して入力した信号電圧に基づいてA/D変換アナログ/デジタル変換を行うものである。また、各列選択部17は、例えば、アンプ、容量素子コンデンサ、スイッチ、サンプルホールドS/H回路、水平選択スイッチおよびA/Dコンバータ等いずれも図示せずを含んで構成されている。このような構成によりA/D変換部14では、デジタル信号からなる出力データDout撮像信号が生成され、外部へ出力されるようになっている。列走査部15は、例えばシフトレジスタやアドレスデコーダ等を含んで構成されており、上記した列選択部17内の各水平選択スイッチ図示せずを走査しつつ順番に駆動するものである。この列走査部15による選択走査により、信号線Lsigの各々を通して伝送される各画素20の信号上記した出力データDoutが順番に出力されるようになっている。システム制御部16は、上記した行走査部13、A/D変換部14および列走査部15等の動作を制御するものである。具体的には、システム制御部16は、各種のタイミング信号を生成するタイミングジェネレータを有しており、このタイミングジェネレータにおいて生成される各種のタイミング信号を基に、行走査部13、A/D変換部14および列走査部15等の駆動制御を行う。このようにして、システム制御部16の制御に基づいて、行走査部13、A/D変換部14および列走査部15がそれぞれ撮像部11内の複数の画素20に対する撮像駆動順次走査を行うことにより、撮像部11から出力データDoutが取得されるようになっている。[撮像装置1の作用効果]1.基本動作この撮像装置1では、図2に示したように撮像光Linが撮像部11へ入射すると、光電変換層111図3に示した各画素20内の光電変換素子21では、この撮像光Linが信号電荷に変換光電変換される。この光電変換によって発生した電荷により、蓄積ノードNでは蓄積ノード容量に応じた電圧変化が生じる。具体的には、蓄積ノード容量をCs、発生した電荷をqとすると、蓄積ノードNではq/Csの分だけ電圧が低下する。このような電圧変化に応じて、トランジスタ22のドレインには入力電圧Vin光電変換素子21で発生した信号電荷が印加される。このトランジスタ22へ供給される入力電圧Vinは、読み出し制御線Lreadから供給される行走査信号に応じてトランジスタ22がオン状態になると、その電荷が信号線Lsigへ出力される読み出される。このようにして読み出された信号は、信号線Lsigを介して複数ここでは4つの画素列ごとに、A/D変換部14内の列選択部17へ入力される。列選択部17では、まず、各信号線Lsigから入力される信号電荷ごとにチャージアンプ等においてQ-V変換を行い、信号電荷から信号電圧への変換を行う。次いで、変換された信号電圧ごとにA/D変換を行い、デジタル信号からなる出力データDout撮像信号を生成する。このようにして、各列選択部17から出力データDoutが順番に出力され、外部へ伝送される。2.静電気保護部18の作用次に、本実施の形態における特徴部分の1つである、静電気保護部18単位回路180の作用について、比較例比較例1,2と比較しつつ詳細に説明する。2-1.比較例1図7は、比較例1に係る静電気保護部の回路構成を表したものである。この比較例1の静電気保護部は、H方向に沿って延在する複数の単位回路108静電気保護回路を有している。単位回路108は、Nチャネル型N型のFETからなる2つのトランジスタTr101,102を有している。また、各単位回路108には、V方向に沿って延在する信号線Lsigと、H方向に沿って延在する電源線VDDおよび電源線VSSグランド線とが接続されている。この単位回路108では、トランジスタTr101のゲートおよびソースがともに信号線Lsigに接続され、トランジスタTr101のドレインが電源線VDDに接続されている。また、トランジスタTr102のゲートおよびソースがともに電源線VSSに接続され、トランジスタTr102のドレインが信号線Lsigに接続されている。このような回路構成により、トランジスタTr101,Tr102はそれぞれ、図中に破線で示した向きのダイオード整流素子として機能するようになっている。すなわち、アノードが電源線VDDに接続されると共にカソードが信号線Lsigに接続されたダイオードと、アノードが信号線Lsigに接続されると共にカソードが電源線VSSに接続されたダイオードとが配置されていることに相当する。このような構成により単位回路108では、信号線Lsigに対して正電荷の静電気が入力すると、その静電気の電荷は、トランジスタTr101を介して電源線VDDへ放出される。また、信号線Lsigに対して負電荷の静電気が入力すると、その静電気の電荷は、トランジスタTr102を介して電源線VSSへ放出される。このようにして比較例1では、信号線Lsigを介して入力する静電気に対して内部の素子が保護されるようになっている。ところが、この比較例1の静電気保護部では、トランジスタTr101,Tr102においてそれぞれ、ソースとゲートとが互いに接続されており、常にVgs=0Vに設定されていることに起因して、以下の問題が生じる。すなわち、例えば図8中の矢印P101で示したように、トランジスタTr101,Tr102における閾値電圧Vthがマイナス側に多少でも変動すると、トランジスタTr101,Tr102におけるリーク電流が著しく増加してしまう図8中の矢印P102参照。このため、そのようなトランジスタTr1101,Tr102でのリーク電流に起因して、各画素20からの信号電荷の読み出し動作の際に、信号線Lsigにおける電位変動電荷消失が生じてしまう。このため、特に前述したパッシブ型の画素回路構成の場合、撮像画像において線欠陥等の画質劣化が発生してしまうことになる。また、この比較例1の静電気保護部では、各信号線Lsigと2つの電源線VDD,VSSとが交差していることから、以下の問題も生じる。すなわち、これらの配線間に形成される寄生容量Cp図7中に破線で図示が大きくなり、消費電力が増加したり、信号線Lsigにおける電圧波形がなまってしまったりする。2-2.比較例2図9は、比較例2に係る静電気保護部の回路構成を表したものである。この比較例2の静電気保護部は、H方向に沿って延在する複数の単位回路208静電気保護回路を有している。各単位回路208には、V方向に沿って延在する複数の信号線ここでは、3つの信号線Lsig201~Lsig203を図示と、H方向に沿って延在する1つの保護制御線Lctl1とが接続されている。また、各単位回路208は、隣接する一対の信号線間ここでは、信号線Lsig201,Lsig202間および信号線Lsig202,Lsig203間に配設されている。単位回路208は、Nチャネル型N型のFETからなる1つのトランジスタTr201を有している。この単位回路208では、トランジスタTr201のゲートが保護制御線Lctl1に接続され、ソースが上記一対の信号線のうちの一方の信号線に接続され、ドレインが他方の信号線に接続されている。このような構成により単位回路208では、例えば装置電源がオフ状態装置停止状態のときに、一方の信号線に対して負電荷の静電気が入力すると、Vgs>0となってトランジスタTr201がオン状態となることから、その静電気の電荷が他方の信号線側へ放出される。これにより比較例2では、信号線Lsigを介して入力する負電荷の静電気に対しては、内部の素子が保護されるようになっている。ところが、例えば装置電源がオフ状態のときに、一方の信号線に対して正電荷の静電気が入力した場合には、Vgs<0のままであるVgs>0とはならないことから、トランジスタTr201がオン状態とはならず、その静電気の電荷が他方の信号線側へ放出されない。すなわち、この比較例2の静電気保護部では、静電気が負電荷である場合には有効に動作する内部の素子が有効に保護されるものの、静電気が正電荷である場合には、有効に動作しない内部の素子が有効に保護されない。このように比較例2では、装置電源がオフ状態のときに、静電気からの有効な保護がなされない場合もあり得るのである。また、この比較例2の静電気保護部では、本実施の形態の静電気保護部18とは異なり、単位回路208のいずれもが一対の信号線間に配置されている単位回路208が電源線やグランド線に接続されていないことから、以下の問題も生じ得る。すなわち、信号線を介して入力された静電気の電荷の最終的な放出経路が存在しないため、電界の放出効果静電気からの保護機能が不十分となり、場合によっては一部の素子が保護しきれないおそれがある。2-3.本実施の形態これに対して本実施の形態では、図4に示した構成の複数の単位回路180が静電気保護部18内に設けられていることにより、各単位回路180では以下詳述する動作がなされ、その結果、上記比較例1,2と比べて静電気からの保護がより確実に行われる。A.装置電源がオン状態のときまず、装置電源がオン状態のときには、保護制御線Lctl1の電位Vctl1が、トランジスタTr1がオフ状態となるように設定されている。このため、例えば図10に示したように、装置電源がオン状態のときには、静電気保護部18内の各単位回路180では、トランジスタTr1が常にオフ状態となる。すなわち、装置電源がオン状態のときには、静電気保護部18は無効状態非アクティブ状態となる。ここで、図10および後述する図11,図12ではそれぞれ、便宜上、各トランジスタTr1をスイッチとして図示している。B.装置電源がオフ状態のとき一方、装置電源がオフ状態のときには、各信号線Lsigおよび保護制御線Lctl1がそれぞれフローティング状態となり、以下の図11および図12に示したように、静電気保護部18が有効状態アクティブ状態となる。また、撮像部11に対して何も接続されていない場合例えば、撮像部11の製造工程中の場合においても、同様のことが言える。なお、これらの図11および図12においては、便宜上、静電気保護部18内に図示した6つの単位回路180を、単位回路180-1~180-6として示している。正電荷の静電気が入力した場合ここで、例えば図11Aに示したように、信号線Lsig5を介して正電荷の静電気が入力すると図中の矢印P21参照、単位回路180-5内のトランジスタTr1において、ソース-ドレイン間の電圧Vds>0となる。また、それに伴い、容量素子C1による容量結合によって、トランジスタTr1のゲート電位も上昇し図中の矢印P22参照、ゲート-ソース間の電圧Vgs>0となる。したがって、この単位回路180-5内のトランジスタTr1が選択的にオン状態となり、信号線Lsig5を介して単位回路180-5内に入力した静電気の電荷正電荷が、トランジスタTr1のソース側信号線Lsig6側へと放出される図中の矢印P21参照。すなわち、隣接する2つの信号線Lsig5,Lsig6同士が、電気的に短絡状態ショート状態となる。また、このとき、単位回路180-5内の抵抗素子R1によって、トランジスタTr1のゲートと保護制御線Lctl1との電位差が一定期間保持されることから、トランジスタTr1が瞬時にオフしてしまうオフ状態となってしまうおそれが回避される。なお、このときトランジスタTr1が瞬時にオフしてしまうと、信号線Lsig5に入力した静電気の電荷を信号線Lsig6へ放出することができなくなってしまう。次いで、例えば図11Bに示したように、信号線Lsig6側に放出された静電気の電荷正電荷は、単位回路180-5と隣接する単位回路180-6へ入力される図中の矢印P23参照。すると、この単位回路180-6においても、上記と同様にしてトランジスタTr1が選択的にオン状態となる。すなわち、Vds>0になると共に、容量素子C1による容量結合によってゲート電位も上昇し図中の矢印P24参照、Vgs>0となる。したがって、単位回路180-5側から単位回路180-6内に入力した静電気の電荷正電荷が、トランジスタTr1のソース側グランド線Lgnd側へと放出される図中の矢印P23参照。すなわち、隣接する信号線Lsig6およびグランド線Lgnd同士が電気的に短絡状態となり、静電気の電荷正電荷が最終的にグランド線Lgndへと放出される。このようにして、装置電源がオフ状態のときに信号線Lsigを介して正電荷の静電気が入力されると、静電気保護部18内の単位回路180において、次々に順次にトランジスタTr1がオン状態となり、最終的に電源線図示せずまたはグランド線Lgndへと放出される。このとき、電荷が次々に分配されていくことから、電位は次第に低下していくことになる。その結果、上記比較例1,2と比べ、静電気からの保護がより確実に行われる。負電荷の静電気が入力した場合一方、例えば図12Aに示したように、信号線Lsig5を介して負電荷の静電気が入力すると図中の矢印P31参照、上記した正電荷の場合とは逆方向である単位回路180-4内のトランジスタTr1において、Vds>0かつVgs>0となる。したがって、この単位回路180-4内のトランジスタTr1が選択的にオン状態となり、信号線Lsig5を介して単位回路180-4内に入力した静電気の電荷負電荷が、トランジスタTr1のドレイン側信号線Lsig4側へと放出される図中の矢印P31参照。すなわち、隣接する2つの信号線Lsig5,Lsig4同士が、電気的に短絡状態となる。また、このときも単位回路180-4内の抵抗素子R1によって、トランジスタTr1のゲートと保護制御線Lctl1との電位差が一定期間保持されることから、トランジスタTr1が瞬時にオフしてしまうおそれが回避される。次いで、例えば図12Bに示したように、信号線Lsig4側に放出された静電気の電荷負電荷は、単位回路180-4と隣接する単位回路180-3へ入力される図中の矢印P32参照。すると、この単位回路180-3においても、上記と同様にしてVds>0かつVgs>0となり、トランジスタTr1が選択的にオン状態となる。したがって、単位回路180-4側から単位回路180-3内に入力した静電気の電荷負電荷が、トランジスタTr1のドレイン側信号線Lsig3側へと放出される図中の矢印P32参照。すなわち、隣接する信号線Lsig4,Lsig3同士が電気的に短絡状態となる。なお、以降も同様の動作が連続的に行われることにより、静電気の電荷負電荷が、最終的に電源線図示せずまたはグランド線Lgndへと放出される。このようにして、装置電源がオフ状態のときに信号線Lsigを介して負電荷の静電気が入力されると、静電気保護部18内の単位回路180において、次々に順次にトランジスタTr1がオン状態となり、最終的に電源線図示せずまたはグランド線Lgndへと放出される。このときも電荷が次々に分配されていくことから、電位は次第に低下していくことになる。その結果、この場合も上記比較例1,2と比べ、静電気からの保護がより確実に行われる。以上のように本実施の形態では、信号線Lsig、グランド線Lgnd接地線および電源線図示せずからなる複数の配線のうちの一の信号線Ligと他の一の配線との間に、単位回路180を有する静電気保護部18を設けるようにしたので、これらの配線のうちの一方の配線に対して正電荷または負電荷の静電気が入力された場合のいずれにおいても、他方の配線側にその静電気の電荷を放出することができる。よって、静電気からの保護をより確実に行うことが可能となり静電耐圧を向上させることができ、静電気による素子の特性変化を低減したり歩留まりを向上させることが可能となる。また、この静電気保護部18では、上記したように、静電気自身の電荷を利用してその静電気の電荷を放出させるようにしていることから、特殊なデバイスを別途設けることなく、静電耐圧を向上させることが可能となる。また、装置電源がオン状態のときには、トランジスタTr1の閾値電圧Vth等がばらついてもリーク電流が小さくなるように制御されているため、各画素20からの信号電荷の読み出し動作の際に、信号線Lsigにおける電位変動電荷消失を抑えることができる。よって、画素20が前述したパッシブ型の回路構成であっても、撮像画像における線欠陥等の画質劣化の発生を低減することが可能となる。更に、単位回路180内に抵抗素子R1を設けるようにしたので、トランジスタTr1のゲートと保護制御線Lctl1との電位差を一定期間保持することができ、トランジスタTr1が瞬時にオフしてしまうのを回避し、静電気保護部18をより確実に動作させることが可能となる。加えて、複数の単位回路180が、隣接する複数の配線ここでは、複数の信号線Lsig1~Lsig6およびグランド線Lgnd等の間で連続的に配設されているようにしたので、静電気の電荷を最終的に電源線図示せずまたはグランド線Lgndへと放出することができ、静電気からの保護を更に確実に行うことが可能となる。<変形例>続いて、上記実施の形態の変形例変形例1~6について説明する。なお、実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。[変形例1]図13は、変形例1に係る静電気保護部静電気保護部18Aの回路構成を表したものである。本変形例の静電気保護部18Aは、H方向に沿って延在する複数の単位回路180A静電気保護回路を有している。本変形例の単位回路180Aは、上記実施の形態の単位回路180において、Nチャネル型N型のFETからなるトランジスタTr1の代わりに、Pチャネル型P型のFETからなるトランジスタTr1を用いるようにしたものである。また、本変形例においても、保護制御線Lctl1の電位Vctl1は、装置電源がオン状態のときにトランジスタTr1がオフ状態となるように設定されている。具体的には、例えば図14に示したように、トランジスタTr1におけるゲート-ソース間電圧Vgs>0を満たすように、保護制御線Lctl1の電位Vctl1が信号線Lsigの電位信号電圧Vsigよりも高く設定されている。また、このときも、信号線Lsigの電位Vsigが変化した場合でもVgs>0を満たすように、保護制御線Lctl1の電位Vctl1が設定されている。これにより、図14中の矢印P41で示したように、トランジスタTr1における閾値電圧Vthがプラス側正側に多少変動した場合であっても、このトランジスタTr1におけるリーク電流オフ状態のときの漏れ電流を低く抑えることができる。したがって、本変形例においても上記実施の形態と同様に、装置電源がオン状態の際に、そのようなトランジスタTr1でのリーク電流に起因した各画素20からの信号電荷の読み出し動作への悪影響電荷量の低減等が抑えられるようになっている。このようにして本変形例においても、上記実施の形態と同様の作用により同様の効果を得ることが可能である。ただし、特にトランジスタTr1が多結晶半導体多結晶シリコン等を用いて構成されている場合、Pチャネル型よりもNチャネル型のほうが、一般にリーク電流が少ないことから、上記実施の形態のようにトランジスタTr1がNチャネル型であるほうが望ましいと言える。[変形例2]図15は、変形例2に係る静電気保護部静電気保護部18Bの回路構成を表したものである。本変形例の静電気保護部18Bは、H方向に沿って延在する複数の単位回路180B静電気保護回路を有している。本変形例の単位回路180Bは、上記実施の形態の単位回路180において、抵抗素子R1の代わりにトランジスタTr2第2のトランジスタを設け、このトランジスタTr2が抵抗素子として機能するようにしたものとなっている。換言すると、この単位回路180Bでは、抵抗素子がトランジスタTr2により構成されている。また、各単位回路180Bには、これまで説明した保護制御線Lctl1に加え、H方向に沿って延在する保護制御線Lctl2第2の制御線もが接続されている。この単位回路180Bでは、トランジスタTr1のゲートが、トランジスタTr2のドレインおよびソース抵抗素子の一端および他端を介して、保護制御線Lctl1と間接的に接続されている。すなわち、トランジスタTr2のソースが保護制御線Lctl1に接続され、トランジスタTr2のドレインがトランジスタTr1のゲートに接続されている。また、トランジスタTr2のゲートは、保護制御線Lctl2に接続されている。トランジスタTr1におけるソースおよびドレインのうちの一方ここではドレインは、一の信号線Lsigおよび容量素子C1の一端に接続され、他方ここではソースが、前述した他の一の配線ここでは信号線Lsigまたはグランド線Lgndに接続されている。容量素子C1の他端は、トランジスタTr1のゲートおよびトランジスタTr2のドレインに接続されている。また、本変形例では、上記した保護制御線Lctl2の電位は、装置電源がオン状態のときにトランジスタTr2がオン状態となるように設定されている。具体的には、トランジスタTr2におけるゲート-ソース間電圧Vgs>0を満たすように、保護制御線Lctl2の電位が設定されている。このようにして本変形例では、保護制御線Lctl2を用いて、装置電源がオン状態のときにトランジスタTr2が確実にオン状態となるように設定することが可能となっている。このような構成により本変形例の静電気保護部18Bでは、装置電源がオン状態のときには、上記したように各単位回路180B内のトランジスタTr2がオン状態となるため、抵抗素子としての抵抗値が相対的に低くなる。したがって、撮像動作の際に信号電圧Vsigが変化し、容量素子C1による容量結合によってトランジスタTr1のゲート電位も変動した場合において、リーク電流が増大しないようにゲート電位を戻す作用を大きくすることが可能となる。一方、装置電源がオフ状態のときには、保護制御線Lctl2もフローティング状態となることから、上記とは逆にVgs≒0となるため、各単位回路180B内のトランジスタTr2がオフ状態となる。したがって、逆に抵抗素子としての抵抗値が相対的に高くなるため、トランジスタTr1が瞬時にオフしてしまうのをより確実に回避し、静電気保護部18Bをより確実に動作させることが可能となる。なお、本変形例では、トランジスタTr1,Tr2がいずれもNチャネル型のFETにより構成されている場合について説明したが、例えば、これらのトランジスタTr1,Tr2のうちの少なくとも一方をPチャネル型のFETにより構成してもよい。[変形例3]図16は、変形例3に係る静電気保護部静電気保護部18Cの回路構成を表したものである。本変形例の静電気保護部18Cは、H方向に沿って延在する複数の単位回路180C静電気保護回路を有している。本変形例の単位回路180Cは、上記実施の形態の単位回路180において、抵抗素子R1を設けないようにした省いたものであり、他の構成は同様となっている。これにより、各単位回路180Cでは、トランジスタTr1のゲートが、保護制御線Lctl1と直接接続されている。このように、場合によっては、静電気保護部における各単位回路において抵抗素子を設けないようにしてもよい。ただし、前述したように、トランジスタTr1が瞬時にオフしてしまうのを回避し、静電気保護部をより確実に動作させることが可能となることから、抵抗素子を設けたほうが望ましいと言える。なお、本変形例では、トランジスタTr1がNチャネル型のFETにより構成されている場合について説明したが、例えば上記変形例1と同様に、トランジスタTr1をPチャネル型のFETにより構成してもよい。[変形例4~6]図17A~Cはそれぞれ、変形例4~6に係る撮像部撮像部11A~11Cの概略構成例を模式的に表したものである。まず、図17Aに示した変形例4に係る撮像部11Aは、上記実施の形態の撮像部11における光電変換層111の代わりに、撮像素子112および縮小光学系113を有している。撮像素子112は、撮像光Linを検出して出力データDout撮像信号を取得する素子である。このような撮像素子112は、例えば、CCDChargeCoupledDevicesやCMOSComplementaryMetalOxideSemiconductor等のイメージングセンサーを用いて構成することが可能である。縮小光学系113は、撮像素子112の受光面側に配設されており、例えばマイクロレンズアレイなどからなる。このような構成により、本変形例の撮像部11Aにおいても上記実施の形態の撮像部11と同様に、入射した撮像光Linに基づく情報の読み取りを行うことが可能となっている。一方、図17Bに示した変形例5に係る撮像部11Bは、上記実施の形態で説明した光電変換層111に加え、波長変換層114を更に有している。具体的には、光電変換層111上撮像部11Bの受光側に、波長変換層114が設けられている。また、図17Cに示した変形例6に係る撮像部11Cは、上記変形例4で説明した撮像素子112および縮小光学系113に加え、波長変換層114を更に有している。具体的には、縮小光学系113上撮像部11Cの受光側に、波長変換層114が設けられている。波長変換層114は、放射線Rradα線,β線,γ線,X線等を、光電変換層111または撮像素子112の感度域に波長変換するものであり、これにより光電変換層111および撮像素子112では、この放射線Rradに基づく情報を読み取ることが可能となっている。この波長変換層114は、例えばX線などの放射線を可視光に変換する蛍光体例えば、シンチレータからなる。このような波長変換層114は、例えば光電変換層111または縮小光学系113の上部に、有機平坦化膜、スピンオングラス材料等からなる平坦化膜を形成し、その上部に蛍光体膜をCsI、NaI、CaF2等によって形成することにより得られる。このような構成の撮像部11B,11Cを備えた変形例5,6に係る撮像装置では、撮像部11B,11Cが、入射した放射線Rradに応じて電気信号を発生するものとなっており、放射線撮像装置として構成されている。このような放射線撮像装置は、例えば医療機器DigitalRadiography等のX線撮像装置や、空港等で用いられる携帯物検査用X線撮影装置、工業用X線撮像装置例えば、コンテナ内の危険物等の検査や、鞄等の中身の検査を行う装置などに適用することが可能である。<適用例>続いて、上記実施の形態および各変形例変形例1~6に係る撮像装置の撮像表示システムへの適用例について説明する。図18は、適用例に係る撮像表示システム撮像表示システム5の概略構成例を模式的に表したものである。この撮像表示システム5は、上記実施の形態等に係る撮像部1111A~11C等を有する撮像装置1と、画像処理部52と、表示装置4とを備えており、この例では放射線を用いた撮像表示システムとして構成されている。画像処理部52は、撮像装置1から出力される出力データDout撮像信号に対して所定の画像処理を施すことにより、画像データD1を生成するものである。表示装置4は、画像処理部52において生成された画像データD1に基づく画像表示を、所定のモニタ画面40上で行うものである。このような構成からなる撮像表示システム5では、撮像装置1ここでは放射線撮像装置が、放射線源例えばX線源51から被写体50に向けて照射された放射線に基づき、被写体50の画像データDoutを取得し、画像処理部52へ出力する。画像処理部52は、入力された画像データDoutに対して上記した所定の画像処理を施し、その画像処理後の画像データ表示データD1を表示装置4へ出力する。表示装置4は、入力された画像データD1に基づいて、モニタ画面40上に画像情報撮像画像を表示する。このように、本適用例の撮像表示システム5では、撮像装置1において被写体50の画像を電気信号として取得可能であるため、取得した電気信号を表示装置4へ伝送することで、画像表示を行うことができる。すなわち、従来のような放射線写真フィルムを用いることなく、被写体50の画像を観察することが可能となり、また、動画撮影および動画表示にも対応することが可能となる。なお、本適用例では、撮像装置1が放射線撮像装置として構成されており、放射線を用いた撮像表示システムとなっている場合を例に挙げて説明したが、本開示の撮像表示システムは、他の方式の撮像装置を用いたものにも適用することが可能である。<その他の変形例>以上、実施の形態、変形例および適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、静電気保護部内に単位回路静電気保護回路が複数設けられている場合について説明したが、これには限られず、静電気保護部内に単位回路が1つだけ設けられているようにしてもよい。また、撮像部における画素の回路構成は、上記実施の形態等で説明したもの画素20の回路構成には限られず、他の回路構成であってもよい。すなわち、例えば、光電変換素子21のアノードが蓄積ノードNに接続されていると共に、カソードが電源VDDに接続されているようにしてもよい。また、例えば画素内に、所定のソースフォロワ回路が設けられているようにしてもよい。更に、上記実施の形態等で説明した撮像部11、行走査部13、A/D変換部14列選択部17、列走査部15および静電気保護部18はそれぞれ、同一基板上に形成されているようにしてもよい。具体的には、例えば低温多結晶シリコンSiなどの多結晶半導体を用いることにより、これらの回路部分におけるスイッチ等も同一基板上に形成することができるため、例えば外部のシステム制御部16からの制御信号に基づいて同一基板上における駆動動作が可能となる。加えて、上記実施の形態等では、本技術における信号伝達装置の一例として、複数の画素撮像画素が信号の入力動作撮像動作を行う撮像装置を挙げて説明したが、これには限られない。すなわち、上記実施の形態等で説明した静電気保護部静電気保護回路は、複数の画素において信号の入力動作撮像動作および出力動作表示動作のうちの少なくとも一方の動作を行う信号伝達装置において適用することが可能である。具体的には、例えば図19に示した表示装置3信号伝達装置では、複数の画素60表示画素が信号の出力動作表示動作を行うようになっている。この表示装置3は、複数の画素60を有する表示部31と、信号線Lsigに対して映像信号を供給する信号線駆動部32データドライバと、書き込み制御線Lwriteゲート線をV方向に順次走査する行走査部33ゲートドライバと、システム制御部34とを備えている。表示装置3にはまた、上記実施の形態等で説明した静電気保護部1818A~18Cが設けられている。システム制御部34は、信号線駆動部32および行走査部33の動作を制御するものである。また、各画素60には、表示素子61例えば液晶素子や有機ELElectroLuminescence素子等と、スイッチング素子としてのトランジスタ62とが設けられ、信号線Lsigおよび書き込み制御線Lwriteが接続されている。このような構成の表示装置3においても、上記実施の形態と同様の作用により同様の効果を得ることが可能である。なお、本技術は以下のような構成を取ることも可能である。1信号の入力動作および出力動作のうちの少なくとも一方の動作を行う複数の画素と、前記画素に接続された1または複数の信号線と、前記信号線を含む複数の配線と、前記複数の配線のうちの一の信号線と他の一の配線との間に配設され、第1トランジスタおよび容量素子を有する1または複数の静電気保護回路と、前記静電気保護回路に接続された第1制御線とを備え、前記静電気保護回路では、前記第1トランジスタのゲートが、前記第1制御線と直接もしくは間接的に接続され、前記第1トランジスタにおけるソースおよびドレインのうちの一方が、前記一の信号線および前記容量素子の一端に接続されると共に、他方が前記他の一の配線に接続され、前記容量素子の他端が、前記第1トランジスタのゲートに接続されている信号伝達装置。2前記静電気保護回路は、抵抗素子を更に有し、前記抵抗素子の一端は、前記第1制御線に接続され、前記抵抗素子の他端は、前記第1トランジスタのゲートおよび前記容量素子の他端に接続されている。上記1に記載の信号伝達装置。3前記抵抗素子が、第2トランジスタにより構成されている上記2に記載の信号伝達装置。4前記抵抗素子の一端および他端が、前記第2トランジスタのソースまたはドレインであり、前記第2トランジスタのゲートには、第2制御線が接続されている上記3に記載の信号伝達装置。5装置電源がオン状態のときに前記第2トランジスタがオン状態となるように、前記第2制御線の電位が設定されている上記4に記載の信号伝達装置。6装置電源がオン状態のときに前記第1トランジスタがオフ状態となるように、前記第1制御線の電位が設定されている上記1ないし5のいずれか1項に記載の信号伝達装置。7前記他の一の配線が、前記複数の配線のうちの、他の一の信号線、一の電源線または一の接地線である上記1ないし6のいずれか1項に記載の信号伝達装置。8前記複数の静電気保護回路が、前記一の信号線と前記他の一の信号線との間に配設された、1または複数の第1保護回路と、前記一の信号線と、前記一の電源線または前記一の接地線との間に配設された、1または複数の第2保護回路とからなる上記7に記載の信号伝達装置。9前記第1保護回路および前記第2保護回路が、隣接する複数の配線間で連続的に配設されている上記8に記載の信号伝達装置。10前記複数の画素は、信号の入力動作としての撮像動作を行うものであり、撮像装置として構成されている上記1ないし9のいずれか1項に記載の信号伝達装置。11前記複数の画素は、前記撮像動作として、入射した放射線に応じて電気信号を発生するものであり、放射線撮像装置として構成されている上記10に記載の信号伝達装置。12前記放射線がX線である上記11に記載の信号伝達装置。13前記複数の画素は、信号の出力動作としての表示動作を行うものであり、表示装置として構成されている上記1ないし9のいずれか1項に記載の信号伝達装置。14撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、前記撮像装置は、撮像動作を行う複数の画素と、前記画素に接続された1または複数の信号線と、前記信号線を含む複数の配線と、前記複数の配線のうちの一の信号線と他の一の配線との間に配設され、第1トランジスタおよび容量素子を有する1または複数の静電気保護回路と、前記静電気保護回路に接続された第1制御線とを備え、前記静電気保護回路では、前記第1トランジスタのゲートが、前記第1制御線と直接もしくは間接的に接続され、前記第1トランジスタにおけるソースおよびドレインのうちの一方が、前記一の信号線および前記容量素子の一端に接続されると共に、他方が前記他の一の配線に接続され、前記容量素子の他端が、前記第1トランジスタのゲートに接続されている撮像表示システム。"