入力信号が供給され、当該入力信号を増幅する第1の増幅器と、前記第1の増幅器から出力された信号の周波数を変換するミキサと、前記ミキサから出力された信号に含まれるノイズを除去するフィルタと、前記フィルタから出力された信号を増幅する第2の増幅器と、前記フィルタと並列に接続され、前記ミキサから出力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、前記第2の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をAD変換するAD変換器と、前記AD変換器から出力された信号に応じて、前記第1および第2の増幅器の利得を調整する利得調整回路と、を備え、前記利得調整回路が前記第1の増幅器の利得を調整する場合、前記AD変換器には前記ロックインアンプ回路から出力された信号が供給される、受信装置。入力信号が供給され、当該入力信号を増幅する第1の増幅器と、前記第1の増幅器から出力された信号の周波数を変換するミキサと、前記ミキサから出力された信号を増幅する第3の増幅器と、前記第3の増幅器から出力された信号に含まれるノイズを除去するフィルタと、前記フィルタから出力された信号を増幅する第2の増幅器と、前記フィルタと並列に接続され、前記ミキサから出力された信号および前記第3の増幅器から出力された信号のいずれか一方を入力し、当該入力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、前記第2の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をAD変換するAD変換器と、前記AD変換器から出力された信号に応じて、前記第1乃至第3の増幅器の利得を調整する利得調整回路と、を備え、前記利得調整回路が前記第1の増幅器の利得を調整する場合、前記ロックインアンプ回路には前記ミキサから出力された信号が供給されると共に、前記AD変換器には前記ロックインアンプ回路から出力された信号が供給され、前記利得調整回路が前記第3の増幅器の利得を調整する場合、前記ロックインアンプ回路には前記第3の増幅器から出力された信号が供給されると共に、前記AD変換器には前記ロックインアンプ回路から出力された信号が供給される、受信装置。前記利得調整回路が前記第2の増幅器の利得を調整する場合、前記AD変換器には前記第2の増幅器から出力された信号が供給される、請求項1または2に記載の受信装置。前記ロックインアンプ回路は、前記利得調整回路から出力されるクロック信号に応じて、前記ロックインアンプ回路に入力される信号の第1のノードへの供給を切り替えるスイッチと、一端が前記第1のノードに接続され、他端が第2のノードに接続された抵抗と、一端が前記第2のノードに接続され、他端が接地されている容量と、を備え、前記第2のノードから前記所定の周波数における信号強度に対応する信号が出力される、請求項1乃至3のいずれか一項に記載の受信装置。受信装置の利得調整方法であって、前記受信装置は、入力信号が供給され、当該入力信号を増幅する第1の増幅器と、前記第1の増幅器から出力された信号の周波数を変換するミキサと、前記ミキサから出力された信号に含まれるノイズを除去するフィルタと、前記フィルタから出力された信号を増幅する第2の増幅器と、前記フィルタと並列に接続され、前記ミキサから出力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、前記第2の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をAD変換するAD変換器と、前記AD変換器から出力された信号に応じて、前記第1および第2の増幅器の利得を調整する利得調整回路と、を備え、前記利得調整回路が前記第1の増幅器の利得を調整する場合、前記AD変換器に前記ロックインアンプ回路から出力された信号を供給する、受信装置の利得調整方法。受信装置の利得調整方法であって、前記受信装置は、入力信号が供給され、当該入力信号を増幅する第1の増幅器と、前記第1の増幅器から出力された信号の周波数を変換するミキサと、前記ミキサから出力された信号を増幅する第3の増幅器と、前記第3の増幅器から出力された信号に含まれるノイズを除去するフィルタと、前記フィルタから出力された信号を増幅する第2の増幅器と、前記フィルタと並列に接続され、前記ミキサから出力された信号および前記第3の増幅器から出力された信号のいずれか一方を入力し、当該入力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、前記第2の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をAD変換するAD変換器と、前記AD変換器から出力された信号に応じて、前記第1乃至第3の増幅器の利得を調整する利得調整回路と、を備え、前記利得調整回路が前記第1の増幅器の利得を調整する場合、前記ロックインアンプ回路に前記ミキサから出力された信号を供給すると共に、前記AD変換器に前記ロックインアンプ回路から出力された信号を供給し、前記利得調整回路が前記第3の増幅器の利得を調整する場合、前記ロックインアンプ回路に前記第3の増幅器から出力された信号を供給すると共に、前記AD変換器に前記ロックインアンプ回路から出力された信号を供給する、受信装置の利得調整方法。特許文献1に開示されている技術では、利得制御器234は、電力検出器232で検出された合計受信電力に基づいて、LNA212およびVGA216の利得を調整している。このとき、電力検出器232はAD変換器226の出力を用いて合計受信電力を検出している。しかしながら、AD変換器226の出力は、VGA216から出力された信号をミキサ218で低速信号に変換し、当該変換後の低速信号をローパスフィルタ222で処理した信号である。このため、変換後の低速信号がローパスフィルタ222を通過するのに時間がかかるため、利得制御器234がLNA212およびVGA216の利得を調整するのに時間がかかるという問題があった。本発明にかかる受信装置は、入力信号が供給され、当該入力信号を増幅する第1の増幅器と、前記第1の増幅器から出力された信号の周波数を変換するミキサと、前記ミキサから出力された信号に含まれるノイズを除去するフィルタと、前記フィルタから出力された信号を増幅する第2の増幅器と、前記フィルタと並列に接続され、前記ミキサから出力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、前記第2の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をAD変換するAD変換器と、前記AD変換器から出力された信号に応じて、前記第1および第2の増幅器の利得を調整する利得調整回路と、を備える。そして、前記利得調整回路が前記第1の増幅器の利得を調整する場合、前記AD変換器には前記ロックインアンプ回路から出力された信号が供給される。本発明にかかる受信装置では、フィルタと並列にロックインアンプ回路を設けている。そして、利得調整回路は、ロックインアンプ回路から出力された信号を用いて、第1の増幅器の利得を調整している。よって、第1の増幅器の利得を調整する際に、信号の通過に時間がかかるフィルタを経由する信号を用いる必要がないので、第1の増幅器の利得を高速に調整することができる。また、本発明にかかる受信装置は、入力信号が供給され、当該入力信号を増幅する第1の増幅器と、前記第1の増幅器から出力された信号の周波数を変換するミキサと、前記ミキサから出力された信号を増幅する第3の増幅器と、前記第3の増幅器から出力された信号に含まれるノイズを除去するフィルタと、前記フィルタから出力された信号を増幅する第2の増幅器と、前記フィルタと並列に接続され、前記ミキサから出力された信号および前記第3の増幅器から出力された信号のいずれか一方を入力し、当該入力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、前記第2の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をAD変換するAD変換器と、前記AD変換器から出力された信号に応じて、前記第1乃至第3の増幅器の利得を調整する利得調整回路と、を備える。そして、前記利得調整回路が前記第1の増幅器の利得を調整する場合、前記ロックインアンプ回路には前記ミキサから出力された信号が供給されると共に、前記AD変換器には前記ロックインアンプ回路から出力された信号が供給され、前記利得調整回路が前記第3の増幅器の利得を調整する場合、前記ロックインアンプ回路には前記第3の増幅器から出力された信号が供給されると共に、前記AD変換器には前記ロックインアンプ回路から出力された信号が供給される。本発明にかかる受信装置では、フィルタと並列にロックインアンプ回路を設けている。そして、利得調整回路は、ロックインアンプ回路から出力された信号を用いて、第1および第3の増幅器の利得を調整している。よって、第1および第3の増幅器の利得を調整する際に、信号の通過に時間がかかるフィルタを経由する信号を用いる必要がないので、第1および第3の増幅器の利得を高速に調整することができる。本発明にかかる、入力信号が供給され、当該入力信号を増幅する第1の増幅器と、前記第1の増幅器から出力された信号の周波数を変換するミキサと、前記ミキサから出力された信号に含まれるノイズを除去するフィルタと、前記フィルタから出力された信号を増幅する第2の増幅器と、前記フィルタと並列に接続され、前記ミキサから出力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、前記第2の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をAD変換するAD変換器と、前記AD変換器から出力された信号に応じて、前記第1および第2の増幅器の利得を調整する利得調整回路と、を備える受信装置の利得調整方法は、前記利得調整回路が前記第1の増幅器の利得を調整する場合、前記AD変換器に前記ロックインアンプ回路から出力された信号を供給する。本発明にかかる受信装置の利得調整方法では、フィルタと並列に設けられたロックインアンプ回路から出力された信号を用いて、第1の増幅器の利得を調整している。よって、第1の増幅器の利得を調整する際に、信号の通過に時間がかかるフィルタを経由する信号を用いる必要がないので、第1の増幅器の利得を高速に調整することができる。本発明にかかる、入力信号が供給され、当該入力信号を増幅する第1の増幅器と、前記第1の増幅器から出力された信号の周波数を変換するミキサと、前記ミキサから出力された信号を増幅する第3の増幅器と、前記第3の増幅器から出力された信号に含まれるノイズを除去するフィルタと、前記フィルタから出力された信号を増幅する第2の増幅器と、前記フィルタと並列に接続され、前記ミキサから出力された信号および前記第3の増幅器から出力された信号のいずれか一方を入力し、当該入力された信号の所定の周波数における信号強度に対応する信号を出力するロックインアンプ回路と、前記第2の増幅器から出力された信号および前記ロックインアンプ回路から出力された信号のいずれか一方が供給され、当該供給された信号をAD変換するAD変換器と、前記AD変換器から出力された信号に応じて、前記第1乃至第3の増幅器の利得を調整する利得調整回路と、を備える受信装置の利得調整方法は、前記利得調整回路が前記第1の増幅器の利得を調整する場合、前記ロックインアンプ回路に前記ミキサから出力された信号を供給すると共に、前記AD変換器に前記ロックインアンプ回路から出力された信号を供給し、前記利得調整回路が前記第3の増幅器の利得を調整する場合、前記ロックインアンプ回路に前記第3の増幅器から出力された信号を供給すると共に、前記AD変換器に前記ロックインアンプ回路から出力された信号を供給する。本発明にかかる受信装置の利得調整方法では、フィルタと並列に設けられたロックインアンプ回路から出力された信号を用いて、第1および第3の増幅器の利得を調整している。よって、第1のおよび第3の増幅器の利得を調整する際に、信号の通過に時間がかかるフィルタを経由する信号を用いる必要がないので、第1および第3の増幅器の利得を高速に調整することができる。本発明により、受信装置の利得を高速に調整することができる受信装置および受信装置の利得調整方法を提供することが可能となる。<実施の形態1>以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の実施の形態1にかかる受信装置を示すブロック図である。図1に示す本実施の形態にかかる受信装置は、信号受信端子1、低雑音増幅器LNA2、ミキサ3、低周波数信号発生器LO発生器4、中間周波数フィルタIFフィルタ5、可変利得増幅器VGA6、ロックインアンプ回路LIA7、スイッチSW1、AD変換器9、利得調整回路10、およびデジタルシグナルプロセッサDSP11を備える。LNA第1の増幅器2には、外部から発信された無線信号入力信号31が信号受信端子1を介して供給される。また、LNA2には、利得調整回路10から出力された利得調整信号42が供給される。LNA2は、利得調整信号42に応じて入力信号31を増幅し、増幅後の信号32をミキサ3に出力する。LO発生器4は局部発振周波数信号を生成し、この局部発振周波数信号33をミキサ3に出力する。ここで、局部発振周波数信号33は、例えば入力信号31の周波数よりも低い周波数の信号である。ミキサ3は、LNA2から出力された信号32の周波数を変換し、変換後の信号34をIFフィルタ5およびロックインアンプ回路7に出力する。すなわち、ミキサ3は、LNA2から出力された信号32を、LO発生器4から出力された局部発振周波数信号33を用いてダウンコンバートすることで、LNA2から出力された信号32の周波数を変換する。IFフィルタフィルタ5は、ミキサ3から出力された信号34に含まれるノイズを除去し、ノイズ除去後の信号35をVGA6に出力する。ここで、IFフィルタ5は、例えばバンドパスフィルタを用いて構成することができる。IFフィルタ5は、所定の帯域内の信号成分を通過させ、帯域外のノイズ等を除去することができる。VGA第2の増幅器6は、IFフィルタ5から出力されたノイズ除去後の信号35を、利得調整回路10から出力された利得調整信号43に応じて増幅し、増幅後の信号36をスイッチSW1の一方に出力する。ロックインアンプ回路7は、IFフィルタ5と並列に接続されており、所定の周波数においての信号34の信号強度に対応する信号37を、スイッチSW1の他方に出力する。このとき、ロックインアンプ回路7には利得調整回路10からクロック信号41が供給される。図2は、本実施の形態にかかる受信装置が備えるロックインアンプ回路の一例を説明するための図である。図2に示すように、ロックインアンプ回路7は、スイッチSW2、抵抗R1、および容量C1を備える。スイッチSW2は、利得調整回路10から出力されるクロック信号41に応じて、ミキサ3から出力された信号34をノード第1のノード71に供給する場合と供給しない場合とを切り替える。例えば、スイッチSW2は、利得調整回路10から出力されたクロック信号41がハイレベルの場合、ミキサ3から出力された信号34をノード71に供給し、クロック信号41がロウレベルの場合、ミキサ3の出力とノード71との接続を切断する。抵抗R1は、一端がノード71に接続され、他端がノード第2のノード72に接続されている。また、容量C1は、一端がノード72に接続され、他端が接地されている。すなわち、抵抗R1と容量C1は積分回路を構成している。ここで、ロックインアンプ回路7の出力信号37は、ノード72から出力される。図3は、図2に示すロックインアンプ回路7の動作を説明するためのタイミングチャートである。図3に示す期間t1は、スイッチSW2がオン状態となっている期間、つまりミキサ3から出力された信号34がノード71に供給されている期間を示している。また、図3に示す期間t2は、利得調整回路10から出力されたクロック信号41のクロックサイクルを示している。スイッチSW2がオン状態となると、期間t1の間のみミキサ3から出力された信号34が抵抗R1を通過する。ここで、抵抗R1と容量C1は積分回路を構成しているので、ノード72からは、ノード71に供給される信号34の信号強度に対応するDC成分、すなわち、スイッチSW2がオン状態となっている期間に通過した信号34の信号強度に対応するDC成分が、ロックインアンプ回路7の出力37として出力される。よって、クロック信号41を任意のクロックサイクルに設定することにより、ミキサ3から出力された信号34に含まれる任意の周波数信号の信号強度を、ロックインアンプ回路7の出力つまり、積分値出力信号37として出力することができる。これにより、IFフィルタ5を介することなく、ノイズ成分を含む信号34から、所定の周波数における信号強度に対応する信号37を取得することが可能となる。図3に示す例では、タイミングt3において、信号34の信号強度つまり、振幅が小さくなるので、ロックインアンプ回路7の出力37は小さくなる。一方、タイミングt4において、信号34の信号強度が大きくなるので、ロックインアンプ回路7の出力37は大きくなる。このように、ロックインアンプ回路7を用いることで、信号34の信号強度に対応する信号37を取得することができる。なお、図3では、信号34とクロック信号41とが同期した例を示した。しかし、信号34はクロック信号41を生成する利得調整回路10とは非同期で入力されるため、信号34とクロック信号41を同期させるには、例えば次のような手法を用いる。つまり、クロック信号41をπ/2ずらして4回分の信号強度を測定する。そして、その値の平均値を求めることで、クロック信号41とは非同期に入力される信号34から、一周期分の積分値出力を測定することができる。図1に示すスイッチSW1は、利得調整回路10から出力された切り替え信号44に応じて、ロックインアンプ回路7から出力された信号37およびVGA6から出力された信号36のいずれか一方を選択し、選択された信号をAD変換器9に出力する。AD変換器9は、スイッチSW1で選択された信号アナログ信号をデジタル信号に変換つまり、AD変換し、変換後の信号38をデジタルシグナルプロセッサ11および利得調整回路10に出力する。利得調整回路10は、AD変換器9から出力された信号38に応じて、LNA2およびVGA6の利得を調整する。このとき、利得調整回路10は、AD変換器9から出力された信号38を入力する。また、利得調整回路10は、LNA2に利得調整信号42を出力し、VGA6に利得調整信号43を出力し、スイッチSW1に切り替え信号44を出力し、ロックインアンプ回路7にクロック信号41を出力する。デジタルシグナルプロセッサ11は、AD変換器9から出力された信号つまり、デジタル信号38に対して、各種処理例えば、OFDM復調、デコーディング等を実施する。次に、本実施の形態にかかる受信装置の動作について、図4および図5を用いて説明する。図4は、本実施の形態にかかる受信装置の動作を説明するためのフローチャートである。図5は、本実施の形態にかかる受信装置の動作を説明するためのタイミングチャートである。まず、利得調整回路10を用いてLNA2の利得を調整する。つまり、LNA2から出力される信号32の利得を調整粗調整する。LNA2の利得を調整する場合は、ロックインアンプ回路7で検出された信号強度信号37が用いられる。よって、利得調整回路10から出力されるスイッチSW1の切り替え信号44として、信号37がAD変換器9に供給されるような信号例えば、ハイレベルの信号を、スイッチSW1に供給するステップS1。また、利得調整回路10で生成されたクロック信号41をロックインアンプ回路7に供給するステップS2。ここで、クロック信号41の周波数は、ロックインアンプ回路7で強度を検出したい信号の周波数に対応している。このとき、図5に示すように、タイミングt11において入力信号31が供給され、またスイッチSW1の切り替え信号44がハイレベルとなっている。そして、タイミングt12において、LNA2の初期設定値に基づいて入力信号31の利得が調整され、LNA2から増幅後の信号32が出力される。つまり、LNA2は入力信号31を増幅しているので、信号32の振幅は入力信号31の振幅よりも大きくなる。次に、利得調整回路10にて入力信号受信信号31の信号強度を測定するステップS3。このとき、ロックインアンプ回路7は、信号34の信号強度に応じたDC成分の信号37をAD変換器9に出力する。よって、図5のタイミングt13に示すように、AD変換器9は信号38としてDC成分の信号を出力する。ここで、AD変換器9から出力される信号38の大きさは、入力信号31や信号34の信号強度に対応している。そして、利得調整回路10はDC成分の信号38を用いて信号強度例えば、信号34の信号強度を算出する。次に、利得調整回路10にて、ステップS3で得られた信号強度の値に基づき、LNA2の利得が適切であるか否か判断されるステップS4。このとき、LNA2の利得はロックインアンプ回路7に供給される信号34の信号強度に対応している。そして、LNA2の利得が適切であると判断された場合ステップS4:YESは、ステップS6へ進む。一方、LNA2の利得が適切でないと判断された場合ステップS4:NOは、LNA2の利得を変更するステップS5。つまり、ステップS3で得られた信号強度の値例えば、信号34の信号強度の値と、期待する信号強度の値期待する信号34の信号強度の値とに基づいて、利得調整回路10にてLNA2の利得値を算出する。そして、利得調整回路10は、利得調整信号42を用いてLNA2の利得を変更する。ステップS5、S3の動作は、ステップS4においてLNA2の利得が適切であると判断されるまで繰り返される。図5のタイミングt14では、LNA2の利得が適切でないと判断されステップS4:NO、LNA2の利得が小さくなるように変更される場合ステップS5を示している。このとき、LNA2から出力される信号32の振幅は小さくなる。そして、タイミングt15において、ステップS5で利得が変更された後のLNA2の出力を反映した信号38が、AD変換器9から出力される。ステップS5ではLNA2の利得が小さくなるように変更したので、信号38の値も小さくなる。なお、タイミングt14の時点では、信号34はフィルタ5およびVGA6を通過している途中であるため、VGA6の出力信号36は変動していない。以上の動作により、LNA2の利得の調整が終了する。次に、不要な雑音を除去し、また消費電力を低減するために、利得調整回路10で生成されるクロック信号41を停止するつまり、クロック信号の信号レベルを0に固定する。ステップS6。そして、利得調整回路10を用いてVGA6の利得を調整微調整する。VGA6の利得を調整する場合は、IFフィルタ5を通過した信号35をVGA6で増幅した信号36を用いる。よって、利得調整回路10から出力されるスイッチSW1の切り替え信号44として、信号36がAD変換器9に供給されるような信号例えば、ロウレベルの信号を、スイッチSW1に供給するステップS7。このとき、図5のタイミングt16において、スイッチSW1の切り替え信号44がロウレベルとなる。これにより、VGA6から出力された信号36がAD変換器9に供給されるので、AD変換器9から出力される信号38は、AC成分となる。なお、スイッチSW1の切り替え信号44は、上記の場合と逆であってもよい。すなわち、スイッチSW1の切り替え信号44がロウレベルの時にロックインアンプ回路7から出力される信号37がAD変換器9に供給され、スイッチSW1の切り替え信号44がハイレベルの時にVGA6から出力される信号36がAD変換器9に供給されるようにしてもよい。次に、利得調整回路10にて信号36の信号強度を測定するステップS8。すなわち、利得調整回路10は、VGA6から出力された信号36をAD変換器9で変換した後の信号38AC成分を用いて、信号36の信号強度を算出する。なお、図5では、タイミングt17においてVGA6から出力される信号36の振幅が小さくなる。これは、タイミングt14においてLNA2から出力された信号32の振幅が小さくなったことに対応している。つまり、IFフィルタ5を経由する経路は信号が伝わるまでに時間がかかるため、信号36の振幅が小さくなるタイミングも遅くなる。次に、利得調整回路10にて、ステップS8で得られた信号強度の値に基づき、VGA6の利得が適切であるか否か判断されるステップS9。このとき、VGA6の利得は信号36の信号強度に対応している。そして、VGA6の利得が適切であると判断された場合ステップS9:YESは、利得調整処理を終了する。一方、VGA6の利得が適切でないと判断された場合ステップS9:NOは、VGA6の利得を変更するステップS10。つまり、ステップS8で得られた信号36の信号強度の値と、期待する信号36の信号強度の値とに基づいて、利得調整回路10にてVGA6の利得値を算出する。そして、利得調整回路10は、利得調整信号43を用いてVGA6の利得を変更する。ステップS10、S8の動作は、ステップS9においてVGA6の利得が適切であると判断されるまで繰り返される。図5のタイミングt18では、VGA6の利得が大きくなるように調整された場合を示している。つまり、利得調整回路10が利得調整信号43を用いてVGA6の利得を上げて、信号38の振幅を大きくしている場合を示している。このとき、本実施の形態にかかる受信装置では、VGA6の利得調整がLNA2の入力信号に影響を及ぼさないような回路構成となっているので、LNA2から出力された信号32の値は変動しない。以上で説明した本実施の形態にかかる発明により、受信装置の利得を高速に調整することができる受信装置および受信装置の利得調整方法を提供することが可能となる。すなわち、特許文献1に開示されている技術では、利得制御器234は、電力検出器232で検出された合計受信電力に基づいて、LNA212およびVGA216の利得を調整していた。このとき、電力検出器232はAD変換器226の出力を用いて合計受信電力を検出していた。しかしながら、AD変換器226の出力は、VGA216から出力された信号をミキサ218で低速信号に変換し、当該変換後の低速信号をローパスフィルタ222で処理した信号であった。このため、変換後の低速信号がローパスフィルタ222を通過するのに時間がかかるため、利得制御器234がLNA212およびVGA216の利得を調整するのに時間がかかるという問題があった。これに対して本実施の形態にかかる受信装置では、IFフィルタ5と並列にロックインアンプ回路7を設けている。そして、利得調整回路10は、ロックインアンプ回路7から出力された信号37を用いて、LNA2の利得を調整している。よって、LNA2の利得を調整する際に、信号の通過に時間がかかるIFフィルタ5から出力される信号を用いる必要がないので、LNA2の利得を高速に調整することができる。すなわち、本実施の形態にかかる受信装置では、LNA2の利得を調整する場合つまり、粗調整の場合は、LNA2、ミキサ3、ロックインアンプ回路7、AD変換器9、および利得調整回路10を含むフィードバックループが構成される。また、VGA6の利得を調整する場合つまり、微調整の場合は、LNA2、ミキサ3、IFフィルタ5、VGA6、AD変換器9、および利得調整回路10を含むフィードバックループが構成される。よって、LNA2の利得を調整する場合つまり、粗調整の場合は、IFフィルタ5を含まないフィードバックループとなるので、LNA2の利得を高速に調整することができる。<実施の形態2>次に、本発明の実施の形態2について説明する。図6は、本発明の実施の形態2にかかる受信装置を示すブロック図である。図6に示す本実施の形態にかかる受信装置は、実施の形態1にかかる受信装置と比べて、VGA12第3の増幅器、スイッチSW3が追加されている点、IFフィルタ5の代わりにIFフィルタ13が設けられている点、ロックインアンプ回路7の代わりにロックインアンプ回路14が設けられている点、利得調整回路10の代わりに利得調整回路16が設けられている点が異なる。これ以外は実施の形態1にかかる受信装置と同様であるので、同一の構成要素には同一の符号を付し、重複した説明は省略する。VGA12は、ミキサ3から出力された信号34を、利得調整回路16から出力された利得調整信号46に応じて増幅し、増幅後の信号47をIFフィルタ13およびスイッチSW3の一端に出力する。IFフィルタ13は、VGA12から出力された信号47に含まれるノイズを除去し、ノイズ除去後の信号35をVGA6に出力する。ここで、IFフィルタ13は、例えばバンドパスフィルタを用いて構成することができる。IFフィルタ13は、所定の帯域内の信号成分を通過させ、帯域外のノイズ等を除去することができる。スイッチSW3は、利得調整回路16から出力された切り替え信号45に応じて、ミキサ3から出力された信号34およびVGA12から出力された信号47のいずれか一方を選択し、選択された信号をロックインアンプ回路14に供給する。例えば、スイッチSW3は、切り替え信号45がハイレベルのときに、ミキサ3から出力された信号34をロックインアンプ回路14に供給し、切り替え信号45がロウレベルのときに、VGA12から出力された信号47をロックインアンプ回路14に供給する。なお、スイッチSW3の切り替え信号45は、上記の場合と逆であってもよい。すなわち、スイッチSW3は、切り替え信号45がロウレベルのときに、ミキサ3から出力された信号34をロックインアンプ回路14に供給し、切り替え信号45がハイレベルのときに、VGA12から出力された信号47をロックインアンプ回路14に供給してもよい。ロックインアンプ回路14はIFフィルタ13と並列に接続されており、ミキサ3から出力された信号34またはVGA12から出力された信号47を入力し、信号37を出力する。このとき、ロックインアンプ回路14には利得調整回路16からクロック信号41が供給される。なお、ロックインアンプ回路14の構成および動作は、実施の形態1で説明した受信装置が備えるロックインアンプ回路7と同様である図2、図3参照。利得調整回路16は、AD変換器9から出力された信号38に応じて、LNA2、VGA12、およびVGA6の利得を調整する。このとき、利得調整回路16は、AD変換器9から出力された信号38を入力する。また、利得調整回路16は、LNA2に利得調整信号42を出力し、VGA12に利得調整信号46を出力し、VGA6に利得調整信号43を出力し、スイッチSW1に切り替え信号44を出力し、スイッチSW3に切り替え信号45を出力し、ロックインアンプ回路14にクロック信号41を出力する。これ以外の構成は、実施の形態1にかかる受信装置の場合と同様であるので重複した説明は省略する。次に、本実施の形態にかかる受信装置の動作について、図7に示すフローチャートを用いて説明する。なお、本実施の形態にかかる受信装置の動作は、実施の形態1で説明した受信装置の動作と比べて、ステップS12およびステップS17~S20が追加されている点が異なる。これ以外は、実施の形態1で説明した動作図4、図5参照と基本的に同様である。まず、利得調整回路16から出力されるスイッチSW1の切り替え信号44として、信号37がAD変換器9に供給されるような信号例えば、ハイレベルの信号を、スイッチSW1に供給するステップS11。次に、利得調整回路16から出力されるスイッチSW3の切り替え信号45として、信号34がロックインアンプ回路14に供給されるような信号例えば、ハイレベルの信号を、スイッチSW3に供給するステップS12。その後、利得調整回路16で生成されたクロック信号41をロックインアンプ回路7に供給するステップS13。ここで、クロック信号41の周波数は、ロックインアンプ回路14で強度を検出したい信号の周波数に対応している。次に、利得調整回路16にて入力信号受信信号31の信号強度を測定するステップS14。このとき、ロックインアンプ回路14は、信号34の信号強度に応じたDC成分の信号37をAD変換器9に出力する。ここで、AD変換器9から出力される信号38の大きさは、入力信号31や信号34の信号強度に対応している。そして、利得調整回路16はDC成分の信号38を用いて信号強度例えば、信号34の信号強度を算出する。次に、利得調整回路16にて、ステップS14で得られた信号強度の値に基づき、LNA2の利得が適切であるか否か判断されるステップS15。このとき、LNA2の利得はロックインアンプ回路14に供給される信号34の信号強度に対応している。そして、LNA2の利得が適切であると判断された場合ステップS15:YESは、ステップS17へ進む。一方、LNA2の利得が適切でないと判断された場合ステップS15:NOは、LNA2の利得を変更するステップS16。つまり、ステップS14で得られた信号強度の値例えば、信号34の信号強度の値と、期待する信号強度の値期待する信号34の信号強度の値とに基づいて、利得調整回路16にてLNA2の利得値を算出する。そして、利得調整回路16は、利得調整信号42を用いてLNA2の利得を変更する。ステップS16、S14の動作は、ステップS15においてLNA2の利得が適切であると判断されるまで繰り返される。以上の動作により、LNA2の利得の調整粗調整が終了する。次に、利得調整回路16から出力されるスイッチSW3の切り替え信号45として、信号47がロックインアンプ回路14に供給されるような信号例えば、ロウレベルの信号を、スイッチSW3に供給するステップS17。次に、利得調整回路16にてVGA12から出力される信号47の信号強度を測定するステップS18。このとき、ロックインアンプ回路14は、信号47の信号強度に応じたDC成分の信号37をAD変換器9に出力する。ここで、AD変換器9から出力される信号38の大きさは、信号47の信号強度に対応している。そして、利得調整回路16はDC成分の信号38を用いて信号47の信号強度を算出する。次に、利得調整回路16にて、ステップS18で得られた信号強度の値に基づき、VGA12の利得が適切であるか否か判断されるステップS19。このとき、VGA12の利得はロックインアンプ回路14に供給される信号47の信号強度に対応している。そして、VGA12の利得が適切であると判断された場合ステップS19:YESは、ステップS21へ進む。一方、VGA12の利得が適切でないと判断された場合ステップS19:NOは、VGA12の利得を変更するステップS20。つまり、ステップS18で得られた信号47の信号強度の値と、期待する信号47の信号強度の値とに基づいて、利得調整回路16にてVGA12の利得値を算出する。そして、利得調整回路16は、利得調整信号46を用いてVGA12の利得を変更する。ステップS20、S18の動作は、ステップS19においてVGA12の利得が適切であると判断されるまで繰り返される。以上の動作により、VGA12の利得の調整粗調整が終了する。次に、不要な雑音を除去し、また消費電力を低減するために、利得調整回路16で生成されるクロック信号41を停止するつまり、クロック信号の信号レベルを0に固定する。ステップS21。そして、利得調整回路16を用いてVGA6の利得を調整微調整する。VGA6の利得を調整する場合は、IFフィルタ13を通過した信号35をVGA6で増幅した信号36を用いる。よって、利得調整回路16から出力されるスイッチSW1の切り替え信号44として、信号36がAD変換器9に供給されるような信号例えば、ロウレベルの信号を、スイッチSW1に供給するステップS22。このとき、VGA6から出力された信号36がAD変換器9に供給されるので、AD変換器9から出力される信号38は、AC成分となる。次に、利得調整回路16にて信号36の信号強度を測定するステップS23。すなわち、利得調整回路16は、VGA6から出力された信号36をAD変換器9で変換した後の信号38AC成分を用いて、信号36の信号強度を算出する。次に、利得調整回路16にて、ステップS23で得られた信号強度の値に基づき、VGA6の利得が適切であるか否か判断されるステップS24。このとき、VGA6の利得は信号36の信号強度に対応している。そして、VGA6の利得が適切であると判断された場合ステップS24:YESは、利得調整処理を終了する。一方、VGA6の利得が適切でないと判断された場合ステップS24:NOは、VGA6の利得を変更するステップS25。つまり、ステップS23で得られた信号36の信号強度の値と、期待する信号36の信号強度の値とに基づいて、利得調整回路16にてVGA6の利得値を算出する。そして、利得調整回路16は、利得調整信号43を用いてVGA6の利得を変更する。ステップS25、S23の動作は、ステップS24においてVGA6の利得が適切であると判断されるまで繰り返される。以上で説明した本実施の形態にかかる受信装置では、IFフィルタ13の前段に複数の増幅器LNA2、VGA12が設けられている場合、LNA2の利得調整に使用する信号34とVGA12の利得調整に使用する信号47とを、スイッチSW3を用いてロックインアンプ回路14に選択的に供給している。このため、複数の増幅器LNA2、VGA12のそれぞれに対してロックインアンプ回路を設ける必要がないため、回路規模の増加を最低限に抑えることができる。また、本実施の形態にかかる受信装置では、LNA2の利得を調整する場合つまり、粗調整の場合は、LNA2、ミキサ3、ロックインアンプ回路14、AD変換器9、および利得調整回路16を含むフィードバックループが構成される。また、VGA12の利得を調整する場合つまり、粗調整の場合は、LNA2、ミキサ3、VGA12、ロックインアンプ回路14、AD変換器9、および利得調整回路16を含むフィードバックループが構成される。また、VGA6の利得を調整する場合つまり、微調整の場合は、LNA2、ミキサ3、VGA12、IFフィルタ13、VGA6、AD変換器9、および利得調整回路16を含むフィードバックループが構成される。よって、LNA2およびVGA12の利得を調整する場合つまり、粗調整の場合は、IFフィルタ13を含まないフィードバックループとなるので、LNA2およびVGA12の利得を高速に調整することができる。以上、本発明を上記実施形態に即して説明したが、上記実施形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得る各種変形、修正、組み合わせを含むことは勿論である。