"複数のPWM生成器20、22、24、26により多相PWM信号12を生成する方法であって、前記複数のPWM生成器20、22、24、26はそれぞれ、1つのカウンタ30、54、74、94と、2つの比較器32、34、56、58、76、78、96、98と、1つの状態メモリ36、64、84、104とを有し、各PWM生成器20、22、24、26は、PWM信号14、42、62、82を出力し、前記PWM信号14、42、62、82は、前記多相PWM信号12の位相であり、前記PWM生成器20、22、24、26は、マルチプレクサ38、66、86、106を介して互いに連結されるため、前記互いに連結されたPWM生成器20、22、24、26の前記カウンタ30、54、74、94が同期される、方法。前記カウンタ30、54、74、94がリセットされる場合には、全ての比較器32、34、56、58、76、78、96、98が同時に更新される、請求項1に記載の方法。全ての比較器32、34、56、58、76、78、96、98のリセットは、同期ロジックを用いて保障される、請求項2に記載の方法。任意の休止時間を有するHブリッジを駆動するために、多相PWM信号12が生成される、請求項1~3のいずれか1項に記載の方法。さらに単相PWM信号14が生成される、請求項1~4のいずれか1項に記載の方法。複数のPWM生成器20、22、24、26により多相PWM信号12を生成するための回路構成であって、前記複数のPWM生成器20、22、24、26はそれぞれ、1つのカウンタ30、54、74、94と、2つの比較器32、34、56、58、76、78、96、98と、1つの状態メモリ36、64、84、104とを有し、各PWM生成器20、22、24、26はさらに、マルチプレクサ38、66、86、106を有し、前記マルチプレクサ38、66、86、106を介して、前記各PWM生成器20、22、24、26は、他の前記PWM生成器20、22、24、26と連結されうる、回路構成。状態メモリ36、64、84、104としてフリップフロップが機能する、請求項6に記載の回路構成。マルチプレクサ38、66、86、106として1ビットマルチプレクサが機能する、請求項6または7に記載の回路構成。スイッチが1ビットマルチプレクサとして機能する、請求項8に記載の回路構成。同期ロジックがさらに設けられる、請求項6~8のいずれか1項に記載の回路構成。多相PWM信号の生成のために、複数のPWM信号生成器を互いに連結することが必要であるように思われる。多相PWM信号生成器への要求は、例えばブラシレスDCモータの駆動の際にますます高まる。その際に、多相PWMパルス幅変調は、幾つかのPWM線が、これは複数の位相に相当するのだが、上記PWM線が、各線についての任意の立ち上がり時間および立ち下がり時間を有する同一の周期と、厳密に定められた上記線間の位相関係とを共有することを意味する。公知のアプローチでは、互いに接続可能なカウンタと比較器とを利用することにより、様々なPWM信号を生成することが構想される。この解決策の欠点は、フレキシビリティFlexibilitaetの追求により、多数のマルチプレクサが必要になるということである。さらなる別の選択肢では、単相信号、多相信号ごとに特別なハードウェアを設けることが構想される。しかしながら、これは、十分に高いフレキシビリティを提供する解決策ではない。このような背景から、請求項1の特徴を備えたPWM信号を生成する方法と、請求項6に記載のPWM信号を生成するための構成とが提示される。さらなる別の実施形態は、従属請求項、以下の記載、および図面から明らかとなろう。記載される方法、および、提示される回路構成によって、低コストで多相PWM信号をフレキシブルに生成することが可能となる。各PWM生成器に、マルチプレクサ、例えば1ビットマルチプレクサを追加することのみ必要である。本発明のさらなる別の利点および実施形態は、以下の記載および添付の図面から明らかとなろう。上記の特徴および以下で解説される特徴は、各示される組み合わせにおいてのみならず他の組み合わせにおいても、または、単独でも、本発明の範囲を逸脱することなく利用されうる。本発明は、図面の実施形態を用いて概略的に示され、以下で図面を参照しながら詳細に解説される。図1は回路構成10を示しており、回路構成10内には、多相信号、この場合では三相PWM信号12と、通常の単相PWM信号14とを生成する4個のPWM生成器が示される。詳細には、回路構成10は、第1のPWM生成器20と、第2のPWM生成器22と、第3のPWM生成器24と、第4のPWM生成器26とを示す。PWM生成器20の出力口40では、PWM信号42が出力される。PWM生成器22の出力口60では、PWM信号62が出力される。PWM生成器24の出力口80では、PWM信号82が出力される。PWM生成器26の出力口100では、PWM信号14が出力される。第1のPWM生成器20は、カウンタ30と、上方の比較器32と、下方の比較器34と、状態メモリ36、この場合はRSフリップフロップと、この場合では1ビットマルチプレクサまたはスイッチとして構成されたマルチプレクサ38とを有する。PWM生成器20の出力口40では、PWM信号42が出力される。カウンタ30の出力口44では、Nビット信号が出力される。上方の比較器32の入力口46には、PWM信号42、62、82の周期が印加される。下方の比較器34の入力口48には、PWM信号42の立ち下がりエッジが印加される。RSフリップフロップとして構成された状態メモリ36は、設定入力50と、リセット入力52とを有する。第2のPWM生成器22は、カウンタ54と、上方の比較器56と、下方の比較器58と、状態メモリ64、この場合はRSフリップフロップと、この場合では1ビットマルチプレクサまたはスイッチとして構成されたマルチプレクサ66とを有する。PWM生成器22の出力口60では、PWM信号62が出力される。カウンタ54の出力口67では、Nビット信号が出力される。上方の比較器56の入力口68には、PWM信号62の立ち上がりエッジが印加される。下方の比較器58の入力口70には、PWM信号62の立ち下がりエッジが印加される。RSフリップフロップとして構成された状態メモリ64は、設定入力71と、リセット入力72とを有する。第3のPWM生成器24は、カウンタ74と、上方の比較器76と、下方の比較器78と、状態メモリ84、この場合はRSフリップフロップと、この場合では1ビットマルチプレクサまたはスイッチとして構成されたマルチプレクサ86とを有する。PWM生成器24の出力口80では、PWM信号82が出力される。カウンタ74の出力口87では、Nビット信号が出力される。上方の比較器76の入力口88には、PWM信号82の立ち上がりエッジが印加される。下方の比較器78の入力口90には、PWM信号82の立ち下がりエッジが印加される。RSフリップフロップとして構成された状態メモリ84は、設定入力91と、リセット入力92とを有する。第4のPWM生成器26は、カウンタ94と、上方の比較器96と、下方の比較器98と、状態メモリ104、この場合はRSフリップフロップと、この場合では1ビットマルチプレクサまたはスイッチとして構成されたマルチプレクサ106とを有する。PWM生成器26の出力口100では、PWM信号14が出力される。カウンタ94の出力口107では、Nビット信号が出力される。上方の比較器96の入力口108には、PWM信号14の周期が印加される。下方の比較器98の入力口110には、PWM信号14のデューティサイクルdutycycleが印加される。RSフリップフロップとして構成された状態メモリ104は、設定入力111と、リセット入力112とを有する。PWM生成器20、22、24および26はそれぞれ、カウンタ30、54、74、または94と、2つの比較器32,34;56、58;76、78;96、98と、状態メモリ、この場合はRSフリップフロップ36、64、84、104とを備える。シャドーレジスタと、全位相を統一的に更新するためのさらなる別の同期ロジックとは、見易さを優先して、図には記載されていない。PWM生成器20、22、24、および26それぞれでは、カウンタ30、54、74、または94は0で始まる。出力は1として見なされる。カウンタ30、54、74、または94が、下方の比較器34、58、78、または98の値に達した場合には、出力は0に設定される。カウンタ30、54、74、または94が、上方の比較器32、56、76、または96の値に達した場合には、出力は1に設定される。通常の単相モードでは、上方の比較器96は、PWM生成器26内に示されるように、カウンタ94をリセットするマルチプレクスサ106の右の位置。多相PWM信号12を生成するために、第1の位相のPWM生成器A20内のマルチプレクサ38は右の位置のままであり、連結された全ての後続の位相の、すなわちPWM生成器22内およびPWM生成器24内の、マルチプレクサ66、86は、左の位置に切り替えられる。その後、カウンタ30、54、74それぞれは同時にリセットされる。これらカウンタ30、54、74は、PWM生成器20内の上方の比較器32により定められた同一の周期を共有する。22および24内の上方の比較器56、76は、位相62および82のための任意の立ち上がりエッジを定めるために利用されうる。位相42は常に直接的に立ち上がりエッジにより開始する。20、22、24内の下方の比較器34、58、78は、各個々の位相の立ち下がりエッジを定める。特別な同期ロジックは、カウンタ30、54、74がリセットされた場合に6個の比較器32、34、56、58、76、および78全てが同時に更新されることを保障する。多相PWM信号生成のために連結された全てのPWM生成器20、22、24は、全てのカウンタ30、54、74のための同一のクロックを共有する必要がある。任意の休止時間を有する三相Hブリッジを駆動するために、任意の数の位相、例えば、6個の位相が生成されうる。"