半導体基板と、前記基板上に形成されたゲルマニウム発光層あるいはゲルマニウム光吸収層と、前記基板上に形成された絶縁膜とを有する半導体光素子において、前記発光層或いは前記光吸収層上部には、前記発光層あるいは前記光吸収層とは導電性が異なるゲルマニウム保護層が配置され、前記ゲルマニウム保護層上部には前記保護層と同じ導電性を有するクラッド層が形成され、前記発光層あるいは前記光吸収層両側面には絶縁層が配置された構造を有する特徴とした半導体光素子。前記クラッド層の上には前記クラッド層と同一導電型を有するポリシリコン層が形成されていることを特徴とする請求項1記載の半導体光素子。前記クラッド層は、前記ゲルマニウム保護層と同一の構成元素を含むことを特徴とする請求項1記載の半導体光素子。前記クラッド層は、Si1-xGex0≦x≦1を有することを特徴とする請求項1記載の半導体光素子。前記クラッド層は、層内でSi1-xGex0≦x≦1のゲルマニウム組成が段階的あるいは連続的に変化する構造を含むことを特徴とする請求項1記載の半導体光素子。前記保護層は、層内でSi1-xGex0≦x≦1のゲルマニウム組成が段階的あるいは連続的に変化する構造を含み、前記ゲルマニウム発光層側でGeリッチであることを特徴とする請求項1記載の半導体光素子。前記ゲルマニウム発光層あるいは光吸収層はn型であり、前記保護層はp型であることを特徴とする請求項1記載の半導体光素子。前記発光層は、ゲルマニウムを構成要素として含むことを特徴とする請求項1記載の半導体光素子。前記ゲルマニウム発光層あるいは光吸収層の下部に前記ゲルマニウム発光層あるいは光吸収層と同じ導電性を有するSi1-xGex0≦x≦1層を有することを特徴とする請求項1記載の半導体光素子。前記ゲルマニウム発光層あるいは光吸収層、前記保護層、前記クラッド層および前記ポリシリコン層は、SOI基板上に形成されたものであることを特徴とする請求項2記載の半導体光素子。前記ゲルマニウム発光層あるいは光吸収層、前記保護層、前記クラッド層および前記ポリシリコン層は、GeOI基板上に形成されたものであることを特徴とする請求項2記載の半導体光素子。前記ゲルマニウム発光層あるいは光吸収層、前記保護層、前記クラッド層および前記ポリシリコン層は、シリコン基板上に形成されることを特徴とする請求項1記載の半導体光素子。前記ゲルマニウム発光層あるいは光吸収層が、前記両脇の絶縁層よりも厚く形成されていることを特徴とする請求項1記載の半導体光素子。前記ゲルマニウム発光層あるいは光吸収層が、前記絶縁膜の開口端上部において、前記開口幅よりも広く形成されていることを特徴とする請求項13記載の半導体光素子。シリコンを含む基板と、前記基板の上部に形成されたn型ゲルマニウムバッファー層と、前記n型ゲルマニウムバッファー層上に形成されたn型ゲルマニウム発光層あるいはn型ゲルマニウム光吸収層と、前記発光層あるいは光吸収層上に形成された非発光のp型ゲルマニウム保護層と、前記p型ゲルマニウム保護層の上に形成されたp型シリコンゲルマニウム混晶層を含むクラッド層と、を有することを特徴とする半導体光素子。前記ゲルマニウム発光層あるいは光吸収層は、下端部での寸法よりも上端での寸法が大きいことを特徴とする請求項15記載の半導体光素子。シリコン基板にモノリシック集積された光素子実現に向けて、シリコンゲルマニウム半導体光素子の研究が行われている。特許文献1にはゲルマニウム発光層に不純物ドーピングと伸張歪印加を施し直接遷移化することにより、発光効率を向上させる方法が開示されている。さらに実用化されているIII-V族半導体レーザと同様に、特許文献1では前記ゲルマニウム発光層の上部及び底部に前記ゲルマニウム発光層よりもバンドギャップの大きなシリコンやシリコンゲルマニウム混晶層等を配置し、キャリヤ閉じ込め効果を得ている。しかしゲルマニウムの発光効率は、特許文献1に述べられている不純物ドーピングや伸張歪だけでなく、ゲルマニウム発光層の表面状態や欠陥にも影響される。シリコンとゲルマニウムの格子定数はそれぞれ5.431Åと5.658Åと約4の格子不整合があり、一般にシリコン層、シリコンゲルマニウム混晶層、ゲルマニウム層のそれぞれの界面には転位や欠陥が多数発生する。図6Aに示すように、ゲルマニウム発光層10とシリコンゲルマニウム混晶層クラッド層12の界面に転位や欠陥が存在すると、キャリヤが非発光成分として消失し発光効率が低下する。更に欠陥が引き起こす素子特性への影響として、p型半導体とn型半導体界面に欠陥が存在する場合、pnダイオードのリーク電流を増大させ、低消費電力性や信頼性の点から特性向上の妨げとなる。特に半導体レーザは発光層近傍にpn接合が存在するので、発光層界面の欠陥抑制は光学的かつ電気的に重要である。半導体レーザをはじめとした導波路素子を設計するためには上記キャリヤの振る舞いだけでなく、光の導波構造を考慮する必要がある。特に変調器やレーザには、光を低損失に導波させることが求められる。そのためには発光層上部及び底部に、発光層よりも低屈折率かつ低損失な材料がクラッド層として配置される。ゲルマニウム層をコア層とした導波路においては、シリコン層あるいはシリコンゲルマニウム混晶層がクラッド層材料として機能する。発明者等が検討した構造の一例を図6Aに示す。図6Aに示すように発光層上部にp型シリコンゲルマニウム混晶層クラッド層12及びシリコンキャップ層6を配する構造をとる。ここで、符号1は埋め込み酸化膜、符号2はSOI層、符号5はシリコンゲルマニウム混晶層、符号10はn型ゲルマニウム発光層あるいは光吸収層以下、発光層等を示し、×は転位や結晶欠陥を示す。なお、同一符号は同一構成要素を示す。シリコンゲルマニウム混晶層5、12は、転位や欠陥を低減防止するように形成されるが、現状は図6Aに示すように発光層等10とp型シリコンゲルマニウム混晶層クラッド層12との界面には格子不整合による結晶欠陥が発生する。これら界面の欠陥はリーク電流を増大させ、発光素子にあっては発光効率の点から、受光素子にあっては低消費電力性や信頼性の点から特性向上の妨げとなる。以上の検討から、ゲルマニウムレーザを含めた高性能なシリコンゲルマニウム半導体光素子を実現するためには、導波路構造を構成すると同時に、欠陥の影響を抑制することで非発光となる成分を低減することが必要である。本発明の目的は、発光層あるいは光吸収層とクラッド層との界面における転位や結晶欠陥の発生を低減防止し、発光効率が高い或いは低消費電力で信頼性の高いシリコンゲルマニウム半導体光素子を提供することにある。上記目的を達成するための一実施形態として、半導体基板と、前記基板上に形成されたゲルマニウム発光層あるいはゲルマニウム光吸収層と、前記基板上に形成された絶縁膜とを有する半導体光素子において、前記発光層或いは前記光吸収層上部には、前記発光層あるいは前記光吸収層とは導電性が異なるゲルマニウム保護層が配置され、前記ゲルマニウム保護層上部には前記保護層と同じ導電性を有するクラッド層が形成され、前記発光層あるいは前記光吸収層両側面には絶縁層が配置された構造を有する特徴とした半導体光素子とする。また、シリコンを含む基板と、前記基板の上部に形成されたn型ゲルマニウムバッファー層と、前記n型ゲルマニウムバッファー層上に形成されたn型ゲルマニウム発光層あるいはn型ゲルマニウム光吸収層と、前記発光層あるいは光吸収層上に形成された非発光のp型ゲルマニウム保護層と、前記p型ゲルマニウム保護層の上に形成されたp型シリコンゲルマニウム混晶層を含むクラッド層と、を有することを特徴とする半導体光素子とする。本発明によれば、発光層あるいは光吸収層とクラッド層との間に保護層を配置することにより、発光層あるいは光吸収層とクラッド層との界面における転位や結晶欠陥の発生を低減防止し、発光効率が高い或いは低消費電力で信頼性の高いシリコンゲルマニウム半導体光素子を提供することができる。発明者等は素子内の結晶欠陥の発生は防止することは極めて困難と考え、素子内の結晶欠陥の存在を前提として、発光素子の高発光効率化或いは受光素子の低消費電力化の検討を行い、発光層等とクラッド層との間に、発光層或いは光吸収層発光層等との界面では転位や結晶欠陥が生じず、クラッド層との界面で転位や結晶欠陥が生じるような保護層を設ければよいことに思い至った。保護層としては、発光層等との界面で欠陥を生じないように発光層等と格子定数が同一で、導電性が異なる材料を用いる。非発光の材料であることが望ましい。シリコンゲルマニウム半導体光素子の断面構造図の一例を図6Bに示す。本シリコンゲルマニウム半導体光素子は、ゲルマニウム、シリコンゲルマニウム混晶、ポリシリコン構造を有する導波路型素子である。図6Bに示すように、ゲルマニウム発光層等10の上にゲルマニウム保護層11を設けており、発光層等10の界面においては、格子不整合による欠陥を生じない。これらは同一材料を用いることが最適である。但し、ゲルマニウム発光層等の上下の層としては、欠陥が生じない程度にゲルマニウムとの格子不整合が小さいシリコンゲルマニウム混晶層であっても良い。格子不整合による欠陥はゲルマニウム保護層11よりも上部に発生する。発光層等の上の保護層11は発光層等とは異なる導電性を持ち、ポリシリコン層13は高濃度に不純物ドーピングされている。また前記ゲルマニウム発光層等の両脇には、絶縁層が配置された構造とすることができる。以下に、図面を用いて実施例を詳述する。本実施例では、シリコンゲルマニウム半導体光素子の1つであるゲルマニウムレーザダイオード及びその製造方法について主に説明する。図1A~図1Fには、製造工程順に断面構造を示す。以下、順を追って製造工程を説明する。Si基板側への光漏れを防ぐために、Si基板上に1μm以上の厚さの埋め込み酸化膜1を有するSOI基板を用意する。SOI層2はn型で100面を有し、単一モードシリコン細線導波路を形成できる200nm~300nm程度の厚さを有する。なお、本実施例ではSOI基板を用いた例を示すが、GeOIGermaniumonInsulator基板を用いることもできる。SOI基板を洗浄後、熱酸化により膜厚200nmの絶縁膜3を形成する。あるいはChemicalVaporDeposition以下、CVDと略すなどの装置を用いて、表面に二酸化シリコン絶縁膜を堆積させもよい。次にレジストを塗布し、フォトリソグラフィーによってゲルマニウムが形成される領域をパターニングする。続いて異方性ドライエッチングあるいは弗化水素酸を用いた化学エッチングにより、レジストパターンを熱酸化膜に転写し開口部4を形成し、部分的にSOI層表面を露出させ、レジストを除去する図1A。次に、基板洗浄を行い清浄化されたSOI層に膜厚30nmのシリコンゲルマニウム混晶層5ゲルマニウム組成30をエピタキシャル成長し、その表面はシリコンキャップ層6で保護する図1B。その後、熱酸化処理によって表面シリコンキャップ層6及びシリコンゲルマニウム混晶層5内のシリコンを酸化させ、SOI層2上に濃縮されたゲルマニウムバッファー層7を選択的に形成する図1C。この濃縮酸化法を用いることによりゲルマニウム層は極めて結晶性の良い状態で形成される。なお、SOI層2がn型のため、ゲルマニウムバッファー層7もn型となる。次に、絶縁膜3及び二酸化シリコン膜8を除去し、CVDなどによりSiO2絶縁膜9を500nm成膜した後、フォトリソグラフィーと化学エッチングにより濃縮酸化法によって形成したゲルマニウム層以下、濃縮酸化ゲルマニウム層という表面を露出させる。引き続きn型にドーピングした発光層10厚さ200nmをエピタキシャル成長する。高品質な濃縮酸化ゲルマニウム層上に形成されるため、転位の少ない良好な発光層10が得られ、発光層10の両側壁は絶縁膜が配置された形となる。発光層10は不純物濃度2×1019/cm3でn型にドーピングした。特許文献1に述べられているように、ゲルマニウムの伝導帯の底であるL点と直接遷移のエネルギーであるΓ点ではエネルギーギャップが小さいため、完全に直接遷移にならずとも、キャリヤを高密度に注入すればΓ点にもキャリヤが注入され、電子と正孔は直接遷移型の再結合を行うことができる。なお、ゲルマニウム発光層10の下地層としてはGeを用いることが好適であるが、ゲルマニウム発光層10と同じ導電性を有するSi1-xGex0≦x≦1層を用いることもできる。この場合、ゲルマニウム発光層10に近い側をGeリッチとすることが望ましい。続いて発光層10の上部に欠陥を生じさせず良好なpn接合を形成するため、非発光のp型ゲルマニウム層保護層11を形成し、前記n型ゲルマニウム発光層10の表面を保護する。p型ゲルマニウム層11はn型ゲルマニウム発光層10と同一の材料であり格子整合であるため欠陥密度が低く、n型ゲルマニウム発光層10との界面でのキャリヤトラップが抑制され、高効率発光が可能な素子を作製できる。なお、保護層は、Geを用いて形成することが好適であるが、層内でSi1-xGex0≦x≦1のゲルマニウム組成が段階的あるいは連続的に変化する構造を含み、前記ゲルマニウム発光層側でGeリッチとすることもできる。さらに、p型ゲルマニウム層11の上に波長約1.6μmで発光層10よりも低屈折率となるp型シリコンゲルマニウム混晶層12ゲルマニウム組成80をクラッド層として形成する図1D。なお、クラッド層はSi1-xGex0≦x≦1を用いることができ、層内でSi1-xGex0≦x≦1のゲルマニウム組成が段階的あるいは連続的に変化する構造とすることもできる。次に、1×1020/cm3程度の高濃度に不純物ドーピングされたp型ポリシリコン層13を成膜し、本実施例の半導体層構造が形成される図1E。上述のようにゲルマニウム発光層10が上下を同一材料であるゲルマニウム層に挟まれているので欠陥密度が低く、発光層界面でのキャリヤトラップが抑制され、高効率発光が可能な発光層が形成される。p型シリコンゲルマニウム混晶層クラッド層12とp型ポリシリコン層13の界面では格子不整合による欠陥が残るが、欠陥をポリシリコン層13界面に集中することで、ゲルマニウム層10、11あるいはシリコンゲルマニウム混晶層クラッド層12内での欠陥によるキャリヤトラップを低減している。ポリシリコン層13が高濃度にドーピングされているため十分なキャリヤを供給し、シリコンゲルマニウム混晶層12とポリシリコン層13との界面で生じるキャリヤトラップによるキャリヤ消失の影響を低減できる。また、本実施例によるシリコンゲルマニウム半導体光素子は、欠陥密度が低い界面にpn接合を有するために、高電流密度高電圧を印加することが可能で信頼性の高いゲルマニウムレーザを作製できる。また、pn接合界面でのリーク電流が低くなるため、シリコンゲルマニウム光吸収素子の低消費電力化高感度化が可能となる。次にCVDなどの装置を用いて、表面に二酸化シリコン絶縁膜14を堆積させた。引き続き、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、ウェットエッチングを施す事によって、二酸化シリコン絶縁膜14を加工し、p型電極、n型電極部分を開口した。この際、二酸化シリコンと電極では十分にエッチングの選択比が大きいのでn型電極とp型電極に段差があっても問題なく開口することが出来る。引き続き、全面にTiN膜及びAl膜を順次堆積させて積層膜を形成した後、レジストを塗布し、フォトリソグラフィーによるマスク露光によって、所望の領域p型電極、n型電極が形成される領域にのみレジストを残した後に、露出しているAl膜をウェットエッチングした後、TiN膜をエッチングし、TiN膜とAl膜の積層膜からなる電極15を形成した。なお、ウェットエッチングに代えてドライエッチングを用いても差し支えない。引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことでデバイスを完成させた図1F。上記デバイスの評価を行った結果、発光効率を2桁程度改善することができた。また、本構造を受光素子に適用した場合には、消費電力を1桁程度改善することができた。本実施例によれば、ゲルマニウム発光層とシリコンゲルマニウム混晶層クラッド層との間に発光層と同一材料であるゲルマニウム保護層を設けることにより、発光層或いは光吸収層とクラッド層との界面における転位や結晶欠陥の発生を低減防止し、発光効率が高い或いは低消費電力で信頼性の高いシリコンゲルマニウム半導体光素子を提供することができる。第2の実施例について、図2A~図2Gを用いて説明する。なお、実施例1に記載され、本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、ゲルマニウムへの電子閉じ込め効果の高いシリコンゲルマニウム半導体光素子の1つであるゲルマニウムレーザダイオード及びその製造方法を説明する。図2A~図2Gには、製造工程順に断面構造を示す。以下、順を追って製造工程を説明する。Si基板側への光漏れを防ぐために、Si基板上に1μm以上の厚さの埋め込み酸化膜1を有するSOI基板を用意する。SOI層2は単一モードシリコン細線導波路を形成できる200nm~300nm程度の厚さを有し、かつ不純物濃度は低くバックグラウンドレベルのものを用意した。SOI基板を洗浄後、熱酸化により膜厚200nmの絶縁膜3を形成する。あるいはCVDなどの装置を用いて、表面に二酸化シリコン絶縁膜を堆積させもよい。次にレジストを塗布し、フォトリソグラフィーによってゲルマニウムが形成される領域絶縁膜開口部4をパターニングする図2A。この領域はレーザダイオードの導波路幅に対して十分広く、n側の金属電極も含まれる程度の幅である。清浄化されたSOI層2に膜厚10nmのシリコンゲルマニウム混晶層5ゲルマニウム組成30をエピタキシャル成長し、その表面はシリコンキャップ層6で保護する図2B。その後、熱酸化処理によって表面シリコンキャップ層6及びシリコンゲルマニウム混晶層5内のシリコンを酸化させ、SOI層2上に濃縮されたゲルマニウム層7を形成する図2C。この濃縮酸化ゲルマニウム層は極めて結晶性の良い状態で形成される。符号8は二酸化シリコン膜である。次に、絶縁膜3および二酸化シリコン膜8を除去し、濃縮酸化ゲルマニウム層7が露出する開口部を有する絶縁膜3を形成した後、濃縮酸化ゲルマニウム層7の表面にn型にドーピングしたゲルマニウムバッファー層16厚さ200nmを形成する図2D。さらにCVDなどによりSiO2絶縁膜9を500nm成膜した後、フォトリソグラフィーと化学エッチングによりゲルマニウム発光層を形成する領域のみ、n型ゲルマニウムバッファー層16の表面を露出させる。清浄なn型ゲルマニウムバッファー層16の上にn型ゲルマニウム発光層10厚さ200nmをエピタキシャル成長する。続いて発光層10の上部に欠陥を生じさせず良好なpn接合を形成するため、非発光のp型ゲルマニウム層保護層11を形成し、前記n型ゲルマニウム発光層10表面を保護する。p型ゲルマニウム層11は発光層10と同一の材料であり格子整合であるため欠陥密度が低く、発光層界面でのキャリヤトラップが抑制され、高効率発光が可能な素子を作製できる。さらに波長約1.6μmで発光層よりも低屈折率となるp型シリコンゲルマニウム混晶層12ゲルマニウム組成80をクラッド層として形成する図2E。次に、1×1020/cm3程度の高濃度に不純物ドーピングされたp型ポリシリコン層13を成膜する図2F。上述のようにn型ゲルマニウム発光層10が上下を同一材料であるゲルマニウム層16及び11に挟まれているので欠陥密度が低く、発光層界面でのキャリヤトラップが抑制され、高効率発光が可能な発光層が形成される。p型シリコンゲルマニウム混晶層クラッド層12とp型ポリシリコン層13の界面では格子不整合による欠陥が残るが、欠陥をポリシリコン層13界面に集中することで、ゲルマニウム層16、10、11あるいはシリコンゲルマニウム混晶層12内での欠陥によるキャリヤトラップを低減している。ポリシリコン層13が高濃度にドーピングされているため十分なキャリヤを供給し、シリコンゲルマニウム混晶層12とポリシリコン層13との界面で生じるキャリヤトラップの影響を低減できる。次にCVDなどの装置を用いて、表面に二酸化シリコン絶縁膜14を堆積させた。引き続き、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、ウェットエッチングを施す事によって、二酸化シリコン絶縁膜14を加工し、p型電極、n型電極部分を開口した。引き続き、全面にTiN膜及びAl膜を順次堆積させた後、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域p型電極、n型電極が形成される領域にのみレジストを残した後に、露出しているAl膜をウェットエッチングした後、TiN膜をエッチングし、TiN膜とAl膜の積層膜からなる電極15を形成した。なお、ウェットエッチングに代えてドライエッチングを用いても差し支えない。引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことでデバイスを完成させた図2G。本構造では、メタル電極15からn型にドーピングされたゲルマニウムバッファー層16へ電子が注入される。つまりn型ゲルマニウムバッファー層16下部のシリコン層SOI層2に電子を供給する必要が無いため、前記下部シリコン層2の不純物濃度は低い。すなわちn型シリコン層2に比べて、n型ゲルマニウム発光層10へのキャリヤ閉じ込め効果が高いため、高効率発光に寄与する。上記デバイスの評価を行った結果、発光素子では発光効率を2桁程度改善することができた。また、受光素子に適用した場合、消費電力を1桁程度改善することができた。以上、本実施例によれば実施例1と同様の効果を得ることができる。また、濃縮酸化ゲルマニウム層7の上にn型ゲルマニウムバッファー層16を設けることにより、より高効率に発光するシリコンゲルマニウム半導体光素子を提供することができる。第3の実施例について、図3A~図3Gを用いて説明する。なお、実施例1又は2に記載され、本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、pn接合部におけるリーク電流を低減し、低消費電力かつ高信頼性を有するゲルマニウムレーザダイオードシリコンゲルマニウム半導体光素子及びその製造方法を開示する。図3A~図3Gには、製造工程順に断面構造を示す。以下、順を追って製造工程を説明する。Si基板側への光漏れを防ぐために、Si基板上に1μm以上の厚さの埋め込み酸化膜1を有するSOI基板を用意する。SOI層2は単一モードシリコン細線導波路を形成できる200nm~300nm程度の厚さを有する。SOI基板を洗浄後、熱酸化により膜厚100nmの絶縁膜3を形成する。あるいはCVDなどの装置を用いて、表面に二酸化シリコン絶縁膜を堆積させもよい。次にレジストを塗布し、フォトリソグラフィーによってゲルマニウムが形成される領域をパターニングする。続いて異方性ドライエッチングあるいは弗化水素酸を用いた化学エッチングにより、レジストパターンを熱酸化膜に転写し開口部4を形成し、部分的にSOI層表面を露出させ、レジストを除去する図3A。次に、基板洗浄を行い清浄化されたSOI層2に膜厚30nmのシリコンゲルマニウム混晶層5ゲルマニウム組成30をエピタキシャル成長し、その表面はシリコンキャップ層6で保護する図3B。その後、熱酸化処理によって表面シリコンキャップ層6及びシリコンゲルマニウム混晶層5内のシリコンを酸化させ、SOI層2上に濃縮されたゲルマニウム層7を選択的に形成する図3C。この濃縮酸化ゲルマニウム層7は極めて結晶性の良い状態で形成される。次に、絶縁膜3と二酸化シリコン膜8を除去し、CVDなどによりSiO2絶縁膜9を100nm成膜した後、フォトリソグラフィーと化学エッチングにより濃縮酸化ゲルマニウム層表面を露出させる。続いてn型にドーピングされたゲルマニウム発光層10厚さ300nmをエピタキシャル成長する。高品質な濃縮酸化ゲルマニウムバッファー層7上に形成されるため、転位の少ない良好な発光層10が得られる。この成膜工程において、開口部においてゲルマニウム発光層10をSiO2絶縁膜9より厚く形成し、さらに横方向成長により開口部より広く形成することで格別の効果が得られる。図3Gに示すように面方位100シリコン上のゲルマニウムエピタキシャル成長は、100面だけでなく111面が表れる。その結果、開口部内において絶縁膜9とゲルマニウム発光層10の境界に僅かな間隙が残る。そのためn型ゲルマニウム発光層10上部にp型ゲルマニウム層保護層11を積層した際、p型ゲルマニウム層11とゲルマニウムバッファー層間7の電流経路が形成される。この経路は発光に寄与しないリーク成分となるため素子特性向上の点から望ましくない。そこで前記のようにゲルマニウム発光層10を開口部より広く形成することで、前記のリーク電流経路の発生を防ぐことができる。ゲルマニウム発光層10を形成後、引き続き実施例1と同様のプロセスによりp型ゲルマニウム層11及びp型シリコンゲルマニウム混晶層クラッド層12を形成し図3D、p型ポリシリコン層13を形成し図3E、電極15を形成してデバイスを完成させる図3F。上記デバイスの評価を行った結果、発光素子では発光効率を2桁程度改善することができた。また、受光素子に適用した場合、消費電力を1桁程度改善することができた。以上、本実施例によれば実施例1と同様の効果を得ることができる。また、ゲルマニウム発光層あるいは吸収層が開口部を覆って塞いだ形状とすることにより、ゲルマニウム層を選択成長したpnダイオードにおいて、発光層あるいは吸収層領域以外での意図しないpn接合形成を回避することができ、シリコンゲルマニウム半導体光素子の電流増加、耐圧の向上が可能となる。第4の実施例について、図4A~図4Cを用いて説明する。なお、実施例1乃至3のいずれかに記載され、本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、SOI基板よりも低コストなシリコン基板上に形成されたゲルマニウムレーザダイオードシリコンゲルマニウム半導体光素子及びその製造方法について説明する。図4A~図4Cには、製造工程順に断面構造を示す。以下、順を追って製造工程を説明する。n型シリコン基板17を洗浄後、熱酸化により膜厚100nmの絶縁膜3を形成する。あるいはCVDなどの装置を用いて、表面に二酸化シリコン絶縁膜を堆積させもよい。次にレジストを塗布し、フォトリソグラフィーによってゲルマニウムが形成される領域をパターニングする。続いて異方性ドライエッチングあるいは弗化水素酸を用いた化学エッチングにより、レジストパターンを熱酸化膜に転写し開口部4を形成し、部分的にシリコン層表面を露出させ、レジストを除去する図4A。次に、基板洗浄を行い清浄化されたシリコン基板17の表面に、n型にドーピングしたゲルマニウムバッファー層7厚さ50nmを500°Cでエピタキシャル成長する図4B。低温で形成されたバッファー層7を下地とすることで、転位の少ない良好な発光層が得られる。以降、p型電極部分を開口するまでの工程は実施例1と同様のため省略するが、本素子はn型電極部分を開口しない。引き続き、全面にTiN膜及びAl膜を順次堆積させた後、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域p型電極が形成される領域にのみレジストを残した後に、露出しているAl膜をウェットエッチングした後、TiN膜をエッチングし、TiN膜とAl膜の積層膜からなる電極15を形成した。なお、ウェットエッチングに代えてドライエッチングを用いても差し支えない。また、n型シリコン基板17の裏面にもTiN膜及びAl膜の積層膜からなる電極18を形成してn型電極とした。引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことでデバイスを完成させた図4C。上記デバイスの評価を行った結果、発光素子では発光効率を2桁程度改善することができた。また、受光素子に適用した場合、消費電力を1桁程度改善することができた。以上、本実施例によれば低コストで実施例1と同様の効果を得ることができる。第5の実施例について、図5A~図5Eを用いて説明する。なお、実施例1乃至4のいずれかに記載され、本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、シリコンゲルマニウム半導体光素子の1つであるゲルマニウム電界効果変調器及びその製造方法について説明する。図5A~図5Eには、製造工程順に断面構造を示す。以下、順を追って製造工程を説明する。Si基板側への光漏れを防ぐために、Si基板上に1μm以上の厚さの埋め込み酸化膜1を有するSOI基板を用意する。SOI層2は単一モードシリコン細線導波路を形成できる200nm~300nm程度の厚さを有する。清浄化されたSOI層2に膜厚50nmのn型シリコン層19をエピタキシャル成長する。ゲルマニウム層下部に導電性の高いシリコン層を配置することによって、ゲルマニウム層へ効果的に電界を加えることができる。すなわち低電圧で高い消光比を得られる。続いて熱酸化により膜厚100nmの絶縁膜3を形成する。あるいはCVDなどの装置を用いて、表面に二酸化シリコン絶縁膜を堆積させもよい。次にレジストを塗布し、フォトリソグラフィーによってゲルマニウムが形成される領域をパターニングする。続いて異方性ドライエッチングあるいは弗化水素酸を用いた化学エッチングにより、レジストパターンを熱酸化膜に転写し開口部4を形成し、部分的にSOI層表面を露出させ、レジストを除去する図5A。次に、膜厚30nmのシリコンゲルマニウム混晶層5ゲルマニウム組成30をエピタキシャル成長し、その表面はシリコンキャップ層6で保護する図5B。その後、熱酸化処理によって表面シリコンキャップ層6及びシリコンゲルマニウム混晶層5内のシリコンを酸化させ、SOI層2上に濃縮されたゲルマニウム層7を選択的に形成する。このゲルマニウム層7は極めて結晶性の良い状態で形成される図5C。前記の濃縮酸化工程で形成された、二酸化シリコン膜8を弗化水素酸で除去した後、さらにCVDなどによりSiO2絶縁膜9を500nm成膜した後、フォトリソグラフィーと化学エッチングにより濃縮酸化ゲルマニウム層表面を露出させる。引き続きn型にドーピングした吸収層10厚さ200nmをエピタキシャル成長する。高品質な濃縮酸化ゲルマニウム層上に形成されるため、転位の少ない良好な吸収層10が得られる。続いて吸収層上部に欠陥を生じさせず良好なpn接合を形成するため、p型ゲルマニウム層保護層11を形成し、前記n型ゲルマニウム吸収層10の表面を保護する。p型ゲルマニウム層11は吸収層10と格子整合であるため欠陥密度が低く、界面でのキャリヤリークが抑制される。さらに波長約1.6μmで吸収層10よりも低屈折率となるp型シリコンゲルマニウム混晶層クラッド層12ゲルマニウム組成80をクラッド層として形成する図5D。次に、1×1020/cm3程度の高濃度に不純物ドーピングされたp型ポリシリコン層13を成膜する。また本実施例によるゲルマニウム電界効果変調器は、欠陥密度が低い界面にpn接合を有するために、耐圧が高く信頼性の高いゲルマニウム電界効果変調器を作製できる。次にCVDなどの装置を用いて、p型ポリシリコン層13が形成された基板の表面に二酸化シリコン絶縁膜14を堆積させた。引き続き、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、ウェットエッチングを施す事によって、二酸化シリコン絶縁膜14を加工し、p型電極、n型電極部分を開口した。この際、二酸化シリコンと電極では十分にエッチングの選択比が大きいのでn型電極とp型電極に段差があっても問題なく開口することが出来る。引き続き、全面にTiN膜及びAl膜を順次堆積させた後、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域n型電極とp型電極が形成される領域にのみレジストを残した後に、露出しているAl膜をウェットエッチングした後、TiN膜をエッチングし、TiN膜とAl膜の積層膜からなる電極15をパターニングした。なお、パターニングの方法としてはドライエッチングを用いても差し支えない。引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことでデバイスを完成させた図5E。上記デバイスの評価を行った結果、受光素子では消費電力を1桁程度改善することができた。また、発光素子に適用した場合、発光効率を2桁程度改善することができた。以上、本実施例によれば実施例1と同様の効果を得ることができる。また、SOI層2上にn型シリコン層19を設けることにより、低電圧で高い消光比を得ることができる。なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることも可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加削除置換をすることが可能である。