"活性領域を分離するための素子分離領域を含む回路部と、マーク部とを基板に有する半導体装置であって、前記マーク部に形成された素子分離溝と、前記素子分離溝内に形成された素子分離絶縁膜と、前記素子分離絶縁膜の表面の少なくとも一部を覆うエッチングストッパー膜と、前記基板の全面に形成された層間絶縁膜と、前記層間絶縁膜の表面から前記基板の表面まで達するコンタクトホールと、を備えたことを特徴とする半導体装置。請求項1に記載の半導体装置において、前記素子分離溝、前記素子分離絶縁膜および前記エッチングストッパー膜が、前記回路部の前記素子分離領域に更に形成され、前記コンタクトホールが、前記回路部の前記活性領域に更に形成されたことを特徴とする半導体装置。請求項2に記載の半導体装置において、前記素子分離領域に形成されたエッチングストッパー膜が、前記素子分離絶縁膜のエッジ部分を覆うことを特徴とする半導体装置。請求項1から3の何れか1項に記載の半導体装置において、前記エッチングストッパー膜が、シリコン窒化膜を含むことを特徴とする半導体装置。請求項1から4の何れか1項に記載の半導体装置において、前記素子分離絶縁膜は、その表面が前記基板の表面より低くなるように前記素子分離溝内に形成されたことを特徴とする半導体装置。請求項1から4の何れか1項に記載の半導体装置において、前記素子分離絶縁膜は、その表面が前記基板の表面より高くなるように前記素子分離溝内に形成されたことを特徴とする半導体装置。しかしながら、上述した従来の半導体装置には、次のような問題があった。第1の問題として、図43に示すように、コンタクトホール120が活性領域を踏み外して開口された場合、コンタクトホール120は素子分離絶縁膜102にかかってしまう。ここで、層間絶縁膜109と素子分離絶縁膜102は、ともにシリコン酸化膜である。このため、層間絶縁膜109をドライエッチングしてコンタクトホール120を開口する際、素子分離絶縁膜102に対するエッチング選択比が十分に確保できなかった。従って、素子分離領域と活性領域の境界、すなわち素子分離絶縁膜102と高濃度拡散層108の境界で、当該素子分離絶縁膜102がスリット状にエッチングされてしまう問題があった図43参照。この場合、素子分離絶縁膜102と高濃度拡散層108の境界に、ドライエッチング時のプラズマダメージが残存してしまい、リーク電流が増大するという問題があった。さらに、素子分離絶縁膜102が高濃度拡散層108よりも深くスリット状にエッチングされた場合には、リーク電流が一層増大するという問題があった。また、上述のように形成されたコンタクトホール120内に、バリアメタル121aをスパッタ法により成膜しても、バリアメタル121aを均一に形成することができなかった。さらに、バリアメタル121a上にタングステンプラグ121bをカバレージよく形成できず、素子分離絶縁膜102と高濃度拡散層108の境界にシームAが形成される問題があった。この場合、コンタクト抵抗が増大し、またプラグの信頼性が低下してしまう問題があった。また、第2の問題として、上記重ね合わせ検査マークとして用いられる素子分離絶縁膜102は半透明のシリコン酸化膜であり、十分なコントラストが得られないため、重ね合わせ検査マーク素子分離絶縁膜102の位置を精度良く測定することができなかった。すなわち、重ね合わせ検査マークの位置を誤測定してしまう問題があった。従って、重ね合わせ検査を精度良く行うことができなかった。上述のように、素子分離絶縁膜102の位置を誤測定してしまうと、回路要素を精度良く形成することができないという問題があった。例えば、図44に示す場合には、ポリシリコン膜104a内にN型ドーパントを正確に注入できないという問題があった。ポリシリコン膜104a内にP型ドーパントを注入する場合も同様である。従って、ポリシリコン膜104aの所定部分に、N型ドーパントとP型ドーパントが両方注入されたり、あるいは何れのドーパントも注入されなかったりする問題があった。これにより、ゲート電極104の抵抗が増大し、デバイス不良が発生する可能性があった。本発明は、上記従来の課題を解決するためになされたもので、信頼性の高いコンタクトを形成することを目的とする。また、検査マークを精度良く測定することを目的とする。本願の発明に係る半導体装置は、活性領域を分離するための素子分離領域を含む回路部と、マーク部とを基板に有する半導体装置であって、該マーク部に形成された素子分離溝と、該素子分離溝内に形成された素子分離絶縁膜と、該素子分離絶縁膜の表面の少なくとも一部を覆うエッチングストッパー膜と、該基板の全面に形成された層間絶縁膜と、該層間絶縁膜の表面から該基板の表面まで達するコンタクトホールと、を備えたことを特徴とする。本発明によれば、素子分離絶縁膜のエッジ部分を覆うエッチングストッパー膜により、コンタクトホール形成時に素子分離絶縁膜がエッチングされない。これにより、信頼性の高いコンタクトプラグを形成することができる。また、マーク部の素子分離絶縁膜上にエッチングストッパー膜を形成し、当該エッチングストッパー膜を検査マークとして用いた。従って、検査マークを精度良く形成することができる。実施の形態以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。実施の形態1.図1は、本発明の実施の形態1による半導体装置の回路部を説明するための断面図である。図2は、本実施の形態1による半導体装置のマーク部を説明するための断面図である。図1において、参照符号101は基板であり、例えば比抵抗が10ΩcmのP型シリコンウェハ半導体基板である。基板101は、活性領域と当該活性領域を分離するための素子分離領域とを含む回路部と、後述する検査マークが形成されるマーク部とを有している。101aは基板101内に形成された素子分離溝である。102は素子分離溝101a内に形成された素子分離絶縁膜であり、例えば膜厚300nmのプラズマシリコン酸化膜である。プラズマシリコン酸化膜としては、例えばHDPCVDHighDensityPlasmaChemicalVaporDeposition法により形成されたシリコン酸化膜以下、HDP酸化膜と称するが挙げられる。103はゲート絶縁膜であり、例えば膜厚が3nmのシリコン酸窒化膜SiON又はシリコン酸化膜である。104は第1配線層としてのゲート電極であり、例えばポリシリコン膜104aとタングステン膜104bとが積層されたものである。ここで、ポリシリコン膜104aは、例えばノンドープトポリシリコン膜内に、N型領域ではN型ドーパントとして例えばリンPが10keV、5E15cm2で注入され、P型領域ではP型ドーパントとして例えばボロンBF2が3keV、5E15cm2で注入されたものである。105はハードマスクとしての絶縁膜であり、例えば膜厚が100nmのシリコン窒化膜である。106はエクステンションの低濃度拡散層n低濃度層であり、例えば砒素が30keV、1E14cm2、45度で基板101内に注入されたものである。107はサイドウォールであり、例えば膜厚が50nmのシリコン窒化膜である。108は高濃度拡散層n高濃度層であり、例えば砒素が50keV、5E15cm2、7度で基板101内に注入されたものである。109は層間絶縁膜であり、例えば膜厚が700nmのHDP酸化膜である。110は素子分離絶縁膜102の表面の少なくとも一部を覆うように形成されたエッチングストッパー膜であり、例えば膜厚が30nmのシリコン窒化膜である。また、エッチングストッパー膜110は、活性領域の高濃度拡散層108と、素子分離絶縁膜102の境界を覆うように、素子分離絶縁膜102上だけでなく高濃度拡散層108上にまでオーバーサイズして形成されている。120は例えばボトム径が01μmのコンタクトホールであり、121はコンタクトホール120内に形成されたコンタクトコンタクトプラグである。コンタクト121は、TiN/Ti=20nm/20nmからなるバリアメタル121aと、タングステンプラグ121bとを有する。122は第2配線層である。第2配線層122は、TiNTi=20/20nmからなるバリアメタル122aと、膜厚が100nmのタングステン膜122bとが積層されたものである。図2において、図1と同一の符号は同様の部分を示している。また、参照符号123はレジストパターンを示している。図2は、ポリシリコン膜104a内にN型ドーパントを注入するためのマスクであるレジストパターン123を形成した後の、半導体装置のマーク部を示している。ここで、マーク部とは、パターンを露光する直前にフォトマスクの位置合わせを行うための位置合わせ検査マークが形成される領域、又は露光パターンレジストパターンと下地レイヤとの重ね合わせを検査するための重ね合わせ検査マークが形成される領域をいう。図2に示すマーク部に形成されたエッチングストッパー膜110は、レジストパターン123と下地レイヤとの重ね合わせを検査するための重ね合わせ検査マークとして用いられている。また、マーク部において、アウターマークとしてのエッチングストッパー膜110は、例えば20~30μm角および02~04μm幅で形成されたものであり、インナーマークとしてのレジストパターン123は、例えば10~15μm角で形成されたものである。次に、本実施の形態1による半導体装置の製造方法を説明する。図3~図8は、本実施の形態1による半導体装置の製造方法を説明するための図である。先ず、図3に示すように、基板101に熱酸化膜131を例えば膜厚30nmで形成する。次に、熱酸化膜131上にシリコン窒化膜132を例えば膜厚150nmで形成する。そして、活性領域を覆うレジストパターン図示省略をシリコン窒化膜132上に形成し、この形成されたレジストパターンをマスクとして、シリコン窒化膜132および熱酸化膜131をドライエッチングする。さらに、エッチングされたシリコン窒化膜132および熱酸化膜131をマスクとして、基板101をドライエッチングする。これにより、基板101内に、例えば深さ300nmの素子分離溝101aが形成される。次に、素子分離溝101a内に、素子分離絶縁膜102として例えばHDP酸化膜を膜厚500nmで堆積して、CMP研磨を行う。そして、トレンチ分離段差を低減するため、素子分離絶縁膜102を例えば膜厚150nmだけウェットエッチングする。次に、図4に示すように、シリコン窒化膜132および熱酸化膜131をウェットエッチングする。これにより、基板101表面と素子分離絶縁膜102表面が同じ高さとなる。次に、エッチングストッパー膜110としてのシリコン窒化膜を膜厚30nmで基板全面に形成する。そして、エッチングストッパー膜110上にレジストパターン133を形成する。ここで、レジストパターン133は、少なくとも素子分離絶縁膜102のエッジ部分を覆うように形成されている。次に、図5に示すように、レジストパターン133をマスクとして、エッチングストッパー膜110をウェットエッチングする。また、これと同時に、マーク部のエッチングストッパー膜110もパターニングする図6参照。次に、レジストパターン133を除去する。そして、ゲート絶縁膜103として、例えばシリコン酸窒化膜SiONを膜厚3nmで形成する。さらに、ゲート絶縁膜103上に、ノンドープトポリシリコン膜104aを膜厚100nmで形成する。次に、ポリシリコン膜104a上にレジスト膜を形成し、このレジスト膜に対してパターン露光を行う。これにより、ポリシリコン膜104a上に、当該ポリシリコン膜104a内にN型ドーパントを注入するためのマスクであるレジストパターン123が形成される。また、図6に示すように、レジストパターン123は、マーク部にも同時に形成される。上記レジストパターン123を形成した後、マーク部のエッチングストッパー膜110を重ね合わせ検査マークとして、回路部のレジストパターン123と下地レイヤの重ね合わせ検査を行う。この重ね合わせ検査において、検査マークエッチングストッパー膜110の位置を精度良く計測することができる。従って、レジストパターン123の重ね合わせ検査を精度良く行うことができる。なお、マーク部のレジストパターン123は、回路部に形成されたレジストパターン123の最小ルールに近い寸法でパターニングする。これにより、露光装置図示省略におけるレンズの収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。次に、図示しないが、レジストパターン123をマスクとして、N型領域のポリシリコン膜104a内に、N型ドーパントとして例えばリンPを10keV、5E15cm2で注入する。これと同様にして、P型領域のポリシリコン膜104a内に、P型ドーパントとして例えばボロンBF2を3keV、5E15cm2で注入する。次に、図7に示すように、ポリシリコン膜104a上に、タングステン膜104bを膜厚100nmで形成する。そして、タングステン膜104b上に、絶縁膜105を膜厚100nmで形成する。次に、絶縁膜105をパターニングして、パターニングされた絶縁膜105をマスクとして、タングステン膜104bおよびポリシリコン膜104aをドライエッチングする。これにより、ゲート電極104が形成される。続いて、低濃度拡散層n-低濃度層106を、例えば砒素Asを30keV、1E14cm2、45度で基板101内に注入することにより形成する。そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極104の側面にサイドウォール107が形成される。さらに、サイドウォール107をマスクとして例えば砒素を50keV、5E15cm2で基板101内に注入することにより、低濃度拡散層106よりも不純物濃度が高い高濃度拡散層n高濃度層108を形成する。次に、層間絶縁膜109として例えばHDP酸化膜を膜厚1000nmで形成して、層間絶縁膜109を300nmCMP研磨する。そして、層間絶縁膜109上に、レジストパターン134を形成する。続いて、レジストパターン134をマスクとして、エッチングストッパー膜110に対して高い選択比を有するエッチングメインエッチング条件で、層間絶縁膜109をドライエッチングする。これにより、層間絶縁膜109の表面における口径が02μmであり、当該表面からエッチングストッパー膜110表面まで達するコンタクトホール120が形成される。ここで、エッチングストッパー膜110に対して高い選択比を有する条件、すなわちシリコン窒化膜に対して高い選択比を有する条件でエッチングするため、深さが異なる複数のコンタクトホールを同時に形成する場合でも、基板101の活性領域にエッチングダメージを与えない。さらに、エッチングストッパー膜110を、素子分離絶縁膜102および基板101に対して高い選択比を有するエッチングオーバーエッチング条件でエッチングする。これにより、層間絶縁膜109表面から基板101表面まで達するコンタクトホール120が形成される。ここで、膜厚が比較的薄く且つ均一なエッチングストッパー膜110は短時間で除去できるため、基板101に与えるエッチングダメージを低減することができる。すなわち、2ステップでコンタクトホール120を形成することにより、基板101および素子分離絶縁膜102へのエッチングダメージを低減することができる。また、高濃度拡散層108と素子分離絶縁膜102の境界部にエッチングストッパー膜110を形成することにより、素子分離絶縁膜102のエッジ部分がエッチングされることを防止することができる。最後に、図8に示すように、コンタクトホール120内に、例えばTiN/Tiからなるバリアメタル121aを膜厚20nm/20nmでそれぞれ形成し、さらにタングステンプラグ121bをCVDChemicalVaporDeposition法により膜厚200nmで形成し、CMPChemicalMechanicalPolishing法を用いて不要なタングステンを除去する。これにより、タングステンプラグ121bが形成される。すなわち、コンタクトホール120内に、バリアメタル121aとタングステンプラグ121bからなるコンタクト121が形成される。さらに、コンタクト121上に、バリアメタル122aとして例えばTiNTiを膜厚20/20nmで形成し、タングステン膜122bを膜厚100nmで形成する。そして、バリアメタル122aおよびタングステン膜122bをパターニングする。これにより、コンタクト121上に、第2配線層122が形成される。以上のように、本実施の形態1では、活性領域と素子分離領域の境界、すなわち高濃度拡散層108と素子分離絶縁膜102の境界にエッチングストッパー膜110としてのシリコン窒化膜を形成した。これにより、コンタクトホール120を形成する際特に、オーバーエッチング時に基板101に与えるエッチングダメージを低減することができる。従って、リーク電流の少ない良好なコンタクト接合を形成することができる。また、コンタクトホール120を形成する際に、上記境界部分の素子分離絶縁膜102、すなわち素子分離絶縁膜102のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール120の底部の形状を改善することができる。従って、コンタクトホール120内にバリアメタル121aおよびタングステンプラグ121bをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト121を形成することができる。また、本実施の形態1では、回路部だけでなくマーク部にもエッチングストッパー膜110を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜110を、重ね合わせ検査マークとして用いた。エッチングストッパー膜110はコントラストが良いため、エッチングストッパー膜110すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、レジストパターン例えば、図5に示すレジストパターン123と、下地レイヤの重ね合わせ検査を精度良く行うことができる。なお、本実施の形態1では、マーク部のエッチングストッパー膜110を重ね合わせ検査マークとして利用した場合について説明したが、位置合わせ検査マークとしても利用することができる。すなわち、エッチングストッパー膜110を位置合わせ検査マークとして、フォトマスクの位置合わせ検査ラフ位置合わせ検査、ファイン位置合わせ検査を行うことができる。この場合も重ね合わせ検査マークと同様に、位置合わせ検査マークの位置を精度よく計測することができる。従って、フォトマスクの位置合わせ検査を精度良く行うことができる。このため、レジストパターンを精度良く形成することができる後述する実施の形態2~5についても同様。よって、例えばレジストパターン123を精度良く形成することができ、ポリシリコン膜104aにおけるN型領域とP型領域の重なりや、注入位置のズレを防止することができる。また、本実施の形態1では、N型ドーパントを注入するためのレジストパターン123の重ね合わせ検査について説明した。これに限らず、ゲート電極のパターニング、デュアルゲート酸化膜を作り分ける際のパターニング、あるいはアナログ回路部の容量形成のためのパターニングで形成されるレジストパターンの重ね合わせ検査を行う際にも適用することができる。また、本実施の形態1では、エッチングストッパー膜110が活性領域の高濃度拡散層108上にまでオーバーサイジングした場合について述べたが、少なくともコンタクトホール120の底部にエッチングストッパー膜110が形成されていればよい。すなわち、コンタクトホール120の口径に応じて、エッチングストッパー膜110の形成領域を適宜変更すればよい。また、本実施の形態1では、エッチングストッパー膜110をシリコン窒化膜単層で形成したが、シリコン窒化膜を含む多層膜であってもよい。例えば、シリコン酸化膜ノンドープシリコン酸化膜を形成し、このシリコン酸化膜上にシリコン窒化膜を積層することにより、積層絶縁膜からなるエッチングストッパー膜110を形成してもよい。この場合、素子分離絶縁膜102のエッジ部分の応力を緩和することができる後述する実施の形態2~5についても同様。また、ハードマスクとしての絶縁膜105は、シリコン窒化膜に限られず、シリコン酸化膜であってもよく、シリコン酸化膜とシリコン窒化膜の積層膜であってもよい。また、絶縁膜105の代わりに、通常のレジストパターンを用いてもよい後述する実施の形態2~5についても同様。また、高濃度拡散層108表面をシリサイド化コバルトシリサイド、チタンシリサイド等して低抵抗化してもよい。この場合も、エッチングストッパー膜110を検査マークとして利用可能である。後述の実施の形態2,4についても同様。実施の形態2.上述の実施の形態1では、活性領域の基板の表面と、素子分離絶縁膜の表面とが同じ高さとなるように素子分離絶縁膜を形成し、その素子分離絶縁膜表面のエッジ部分を覆うようにエッチングストッパー膜を形成した。本実施の形態2では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域の基板よりも落ち込ませて、その素子分離絶縁膜表面のエッジ部分にエッチングストッパー膜を形成した。図9は、本発明の実施の形態2による半導体装置の回路部を説明するための断面図である。図10は、本発明の実施の形態2による半導体装置のマーク部を説明するための図である。図9及び図10において、図1又は図2と同一の符号は同様の部分を示しているため、その説明を簡略化ないし省略する。図9に示すように、素子分離絶縁膜102を素子分離溝内に膜厚250nmで埋め込むことによって、素子分離絶縁膜102を、その表面が基板101表面よりも低くなるように形成した。また、エッチングストッパー膜111としてのシリコン窒化膜を、素子分離絶縁膜102の少なくともエッジ部分を覆うように形成した。また、素子分離絶縁膜102上、すなわち素子分離絶縁膜102が埋め込まれていない部分の素子分離溝101a側壁は、エッチングストッパー膜111により覆われている。また、図10に示すように、回路部と同様に、マーク部においても素子分離絶縁膜102のエッジ部分を覆うようにエッチングストッパー膜111を形成した。マーク部に形成されたエッチングストッパー膜111は、回路部のレジストパターン123と下地レイヤの重ね合わせを検査するための重ね合わせ検査マークとして用いられる後述。次に、本実施の形態2による半導体装置の製造方法について説明する。図11~図16は、本実施の形態2による半導体装置の製造方法を説明するための図である。先ず、図11に示すように、基板101に熱酸化膜131を例えば膜厚30nmで形成する。次に、熱酸化膜131上にシリコン窒化膜132を例えば膜厚150nmで形成する。そして、活性領域を覆うレジストパターン図示省略をシリコン窒化膜132上に形成し、この形成されたレジストパターンをマスクとして、シリコン窒化膜132および熱酸化膜131をドライエッチングする。さらに、エッチングされたシリコン窒化膜132および熱酸化膜131をマスクとして、基板101をドライエッチングする。これにより、基板101内に、例えば深さ300nmの素子分離溝101aが形成される。次に、素子分離溝101a内に、素子分離絶縁膜102として例えばHDP酸化膜を膜厚500nmで堆積して、CMP研磨を行う。そして、素子分離絶縁膜102を例えば膜厚200nmだけウェットエッチングする。次に、図12に示すように、シリコン窒化膜132および熱酸化膜131をウェットエッチングする。これにより、基板101表面よりも素子分離絶縁膜102表面が低くなるように、素子分離絶縁膜102が形成される。次に、エッチングストッパー膜111としてのシリコン窒化膜を膜厚30nmで基板全面に形成する。そして、エッチングストッパー膜111上にレジストパターン135を形成する。ここで、レジストパターン135は、素子分離絶縁膜102のエッジ部分を覆うように形成されている。次に、図13に示すように、レジストパターン135をマスクとして、エッチングストッパー膜111をウェットエッチングする。また同時に、マーク部のエッチングストッパー膜111もパターニングする図14参照。次に、レジストパターン135を除去する。そして、ゲート絶縁膜103として、例えばシリコン酸窒化膜SiONを膜厚3nmで形成する。さらに、ゲート絶縁膜103上に、ノンドープトポリシリコン膜104aを膜厚100nmで形成する。次に、ポリシリコン膜104a上に、当該ポリシリコン膜104a内にN型ドーパントを注入するためのマスクであるレジストパターン123を形成する。また、図14に示すように、レジストパターン123は、マーク部にも同時に形成される。上記レジストパターン123を形成した後、マーク部のエッチングストッパー膜111を重ね合わせ検査マークとして、回路部のレジストパターン123と下地レイヤの重ね合わせ検査を行う。この重ね合わせ検査において、検査マークエッチングストッパー膜111の位置を精度良く計測することができる。従って、レジストパターン123の重ね合わせ検査を精度良く行うことができる。なお、マーク部のレジストパターン123は、回路部に形成されたレジストパターン123の最小ルールに近い寸法でパターニングする。これにより、露光装置におけるレンズの収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。次に、実施の形態1と同様の方法で、ポリシリコン膜104a内に、N型およびP型ドーパントを注入する。次に、図15に示すように、ポリシリコン膜104a上にタングステン膜104bを膜厚100nmで形成する。そして、タングステン膜104b上に、絶縁膜105を膜厚100nmで形成する。続いて、絶縁膜105をパターニングして、パターニングされた絶縁膜105をマスクとして、タングステン膜104bおよびポリシリコン膜104aをドライエッチングする。これにより、ゲート電極104が形成される。続いて、低濃度拡散層n-低濃度層106を、例えば砒素Asを30keV、1E14cm2、45度で基板101内に注入することにより形成する。そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極104の側面にサイドウォール107が形成される。さらに、サイドウォール107をマスクとして例えば砒素を50keV、5E15cm2で基板101内に注入することにより、低濃度拡散層106よりも不純物濃度が高い高濃度拡散層n高濃度層108を形成する。次に、層間絶縁膜109として例えばHDP酸化膜を膜厚1000nmで形成して、層間絶縁膜109を300nmCMP研磨する。そして、層間絶縁膜109上に、レジストパターン134を形成する。続いて、レジストパターン134をマスクとして、エッチングストッパー膜111に対して高い選択比を有するエッチングメインエッチング条件で、層間絶縁膜109をドライエッチングする。これにより、層間絶縁膜109の表面における口径が02μmであり、当該表面からエッチングストッパー膜111表面まで達するコンタクトホール120が形成される。ここで、エッチングストッパー膜111に対して高い選択比、すなわちシリコン窒化膜に対して高い選択比を有する条件でエッチングすることにより、深さが異なる複数のコンタクトホールを同時に形成する場合でも、基板101の活性領域にエッチングダメージを与えない。さらに、基板101上のエッチングストッパー膜111を、素子分離絶縁膜102および基板101高濃度拡散層108に対して高い選択比を有するエッチングオーバーエッチング条件でエッチングする。これにより、層間絶縁膜109表面から基板101表面まで達するコンタクトホール120が形成される。ここで、均一で膜厚が比較的薄いエッチングストッパー膜111は、短時間で除去できる。すなわち、2ステップでコンタクトホール120を形成することにより、基板101および素子分離絶縁膜102へのエッチングダメージを低減することができる。また、高濃度拡散層108と素子分離絶縁膜102の境界部にエッチングストッパー膜111を形成することにより、素子分離絶縁膜102のエッジ部分がエッチングされることを防止することができる。最後に、図16に示すように、コンタクトホール120内に、例えばTiN/Tiからなるバリアメタル121aを膜厚20nm/20nmでそれぞれ形成し、さらにタングステンプラグ121bをCVD法により膜厚200nmで形成し、CMP法を用いて不要なタングステンを除去する。これにより、タングステンプラグ121bが形成される。すなわち、コンタクトホール120内に、バリアメタル121aとタングステンプラグ121bからなるコンタクト121が形成される。さらに、コンタクト121上に、バリアメタル122aとして例えばTiNTiを膜厚20/20nmで形成し、タングステン膜122bを膜厚100nmで形成する。そして、バリアメタル122aおよびタングステン膜122bをパターニングする。これにより、コンタクト121上に、第2配線層122が形成される。以上のように、本実施の形態2では、活性領域と素子分離領域の境界、すなわち高濃度拡散層108と素子分離絶縁膜102の境界にエッチングストッパー膜111を形成した。これにより、コンタクトホール120を形成する際特に、オーバーエッチング時に基板101に与えるエッチングダメージを低減することができる。また、リーク電流の少ない良好なコンタクト接合を形成することができる。また、コンタクトホール120を形成する際に、上記境界部分の素子分離絶縁膜102、すなわち素子分離絶縁膜102のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール120の底部の形状を改善することができる。従って、コンタクトホール120内にバリアメタル121aおよびタングステンプラグ121bをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト121を形成することができる。また、本実施の形態2では、回路部だけでなくマーク部にもエッチングストッパー膜111を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜111を、重ね合わせ検査マークとして用いた。エッチングストッパー膜111はコントラストが良いため、エッチングストッパー膜111すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、重ね合わせ検査を精度良く行うことができる。また、本実施の形態2では、素子分離絶縁膜102の表面を、活性領域の表面よりも落ち込ませている。これにより、素子分離絶縁膜102と活性領域との境界部分、すなわち素子分離絶縁膜102のエッジ部分に形成されたエッチングストッパー膜111の膜厚が実効的に増加する。従って、コンタクトホール120形成時に基板101に与えるエッチングダメージを、実施の形態1よりも更に低減することができる。また、素子分離絶縁膜102の表面を落ち込ませることにより、トランジスタの電流駆動能力を向上させることができ、例えばeDRAMembededDRAMのロジック部での高速化に有効である後述の実施の形態3についても同様。実施の形態3.上述の実施の形態2では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域よりも落ち込ませて、その素子分離絶縁膜表面のエッジ部分にエッチングストッパー膜をパターニングにより形成した。本実施の形態3では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域よりも落ち込ませて、その素子分離絶縁膜表面のエッジ部分にのみエッチングストッパー膜を自己整合的に形成した。さらに、本実施の形態3では、高濃度拡散層の上層に、シリサイド層を形成した。図17は、本発明の実施の形態3による半導体装置の回路部を説明するための断面図である。図18は、本発明の実施の形態3による半導体装置のマーク部を説明するための図である。図17及び図18において、図9又は図10と同一の符号は同様の部分を示しているため、その説明を簡略化ないし省略する。図17に示すように、素子分離絶縁膜102を素子分離溝内に膜厚250nmで埋め込むことによって、素子分離絶縁膜102を、その表面が基板101表面よりも低くなるように形成した。また、エッチングストッパー膜112としてのシリコン窒化膜を、素子分離絶縁膜102のエッジ部分に自己整合的に形成した。また、素子分離絶縁膜102上、すなわち素子分離絶縁膜102が埋め込まれていない素子分離溝101a側壁は、エッチングストッパー膜112で覆われている。また、高濃度拡散層108の上層に、シリサイド層を形成した。また、図18に示すように、回路部と同様に、マーク部においても素子分離絶縁膜102のエッジ部分を覆うようにエッチングストッパー膜112を形成した。マーク部に形成されたエッチングストッパー膜112は、レジストパターン123と下地レイヤの重ね合わせを検査するための重ね合わせ検査マークとして用いられる後述。これにより、実施の形態2と同様の効果が得られる。次に、本実施の形態3による半導体装置の製造方法について説明する。図19~図24は、本実施の形態3による半導体装置の製造方法を説明するための図である。先ず、図19に示す工程を行う。図19に示す工程は、実施の形態2における図11に示す工程と同一であるため、説明を省略する。次に、図20に示すように、シリコン窒化膜132および熱酸化膜131をウェットエッチングする。これにより、基板101表面よりも素子分離絶縁膜102表面が低くなるように、素子分離絶縁膜102が形成される。そして、ゲート絶縁膜103として、例えばシリコン酸窒化膜SiONを膜厚3nmで形成する。次に、ゲート絶縁膜103上に、ノンドープトポリシリコン膜104aを膜厚100nmで形成する。そして、実施の形態1と同様の方法で、ポリシリコン膜104a内に、N型およびP型ドーパントを注入する。次に、ポリシリコン膜104a上に、タングステン膜104bを膜厚100nmで形成する。さらに、タングステン膜104b上に、絶縁膜シリコン窒化膜105を膜厚100nmで形成する。次に、絶縁膜105をパターニングして、パターニングされた絶縁膜105をマスクとしてタングステン膜104bおよびポリシリコン膜104aをドライエッチングする。続いて、例えば砒素Asを30keV、1E14cm2、45度で基板101内に注入することにより、低濃度拡散層n-低濃度層106を形成する。そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極104の側面にサイドウォール107が形成されるとともに、素子分離絶縁膜102のエッジ部分を覆うエッチングストッパー膜112が自己整合的に形成される。次に、図21に示すように、サイドウォール107をマスクとして例えば砒素を50keV、5E15cm2で基板101内に注入することにより、低濃度拡散層106よりも不純物濃度が高い高濃度拡散層n高濃度層108を形成する。そして、基板全面に、シリコン酸化膜からなるシリサイドプロテクション膜136を形成する。次に、シリサイドプロテクション膜136上に、当該シリサイドプロテクション膜136をパターニングするためのマスクであるレジストパターン124を形成する。ここで、レジストパターン124は、シリサイドを形成する部分が開口されたものである。また、図22に示すように、レジストパターン124は、マーク部にも同時に形成される。上記レジストパターン124を形成した後、マーク部のエッチングストッパー膜112を重ね合わせ検査マークとして、レジストパターン124と下地レイヤの重ね合わせ検査を行う。この重ね合わせ検査において、検査マークエッチングストッパー膜112の位置を精度良く計測することができる。従って、レジストパターン124の重ね合わせ検査を精度良く行うことができる。なお、マーク部のレジストパターン124は、回路部に形成されたレジストパターン124の最小ルールに近い寸法、例えば最小寸法~最小寸法の2倍程度の寸法、でパターニングする。これにより、レンズの収差、すなわち露光装置間差による収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。次に、図23に示すように、基板全面に例えばコバルト等の金属膜を形成し、熱処理シリサイド化を行う。これにより、シリサイドプロテクション膜136で覆われていない部分、すなわち、高濃度拡散層108の上層にシリサイド層125が形成される。その後、シリサイドプロテクション膜136をウェット除去する。そして、層間絶縁膜109として例えばHDP酸化膜を膜厚1000nmで形成して、層間絶縁膜109を300nmCMP研磨する。そして、層間絶縁膜109上に、レジストパターン134を形成する。さらに、レジストパターン134をマスクとして、高濃度拡散層108およびエッチングストッパー膜112に対して高い選択比を有するエッチング条件で、層間絶縁膜109をドライエッチングする。これにより、層間絶縁膜109の表面における口径が02μmであり、当該表面から基板101表面まで達するコンタクトホール120が形成される。最後に、図24に示すように、コンタクトホール120内に、例えばTiN/Tiからなるバリアメタル121aを膜厚20nm/20nmでそれぞれ形成し、さらにタングステンプラグ121bをCVD法により膜厚200nmで形成し、CMP法を用いて不要なタングステンを除去する。これにより、タングステンプラグ121bが形成される。すなわち、コンタクトホール120内に、バリアメタル121aとタングステンプラグ121bからなるコンタクト121が形成される。さらに、コンタクト121上に、バリアメタル122aとして例えばTiNTiを膜厚20/20nmで形成し、タングステン膜122bを膜厚100nmで形成する。そして、バリアメタル122aおよびタングステン膜122bをパターニングする。これにより、コンタクト121上に、第2配線層122が形成される。以上のように、本実施の形態3では、活性領域と素子分離領域の境界、すなわち高濃度拡散層108と素子分離絶縁膜102の境界にエッチングストッパー膜112を自己整合的に形成した。これにより、コンタクトホール120を形成する際に基板101に与えるエッチングダメージを低減することができる。また、リーク電流の少ない良好なコンタクト接合を形成することができる。また、コンタクトホール120を形成する際に、上記境界部分の素子分離絶縁膜102、すなわち素子分離絶縁膜102のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール120の底部の形状を改善することができる。従って、コンタクトホール120内にバリアメタル121aおよびタングステンプラグ121bをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト121を形成することができる。また、本実施の形態3では、回路部だけでなくマーク部にもエッチングストッパー膜112を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜112を、重ね合わせ検査マークとして用いた。エッチングストッパー膜112はコントラストが良いため、エッチングストッパー膜112すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、重ね合わせ検査を精度良く行うことができる。また、本実施の形態3では、エッチングストッパー膜112を自己整合的に形成するため、実施の形態2よりも工程数を減らすことができる。従って、半導体装置の製造コストを抑えることができる。次に、本実施の形態3による半導体装置の変形例について説明する。図25は、実施の形態3による半導体装置の変形例を説明するための断面図である。本実施の形態3による半導体装置との相違点は、シリサイド層125を形成した後に、基板全面にシリコン窒化膜126を例えば膜厚300nmで形成したことである。本変形例のように、シリコン窒化膜126を形成することによって、コンタクトホール120の重ね合わせがサイドウォール幅よりも大きくずれた場合でも、コンタクトホール120の形状がスリット状にならず、良好なコンタクトホール120を形成することができる。実施の形態4.上述の実施の形態1では、活性領域の基板の表面と、素子分離絶縁膜の表面とが同じ高さとなるように素子分離絶縁膜を形成し、その素子分離絶縁膜表面のエッジ部分を覆うようにエッチングストッパー膜を形成した。本実施の形態4では、回路部およびマーク部における素子分離絶縁膜の表面が活性領域の基板よりも高くなるようにして、その素子分離絶縁膜表面のエッジ部分にエッチングストッパー膜を形成した。図26は、本発明の実施の形態4による半導体装置の回路部を説明するための断面図である。図27は、本発明の実施の形態4による半導体装置のマーク部を説明するための図である。図26及び図27において、図1又は図2と同一の符号は同様の部分を示しているため、その説明を簡略化ないし省略する。図26に示すように、素子分離絶縁膜102を、その表面が基板101表面よりも高くなるように形成した。また、エッチングストッパー膜113としてのシリコン窒化膜を、素子分離絶縁膜102のエッジ部分を覆うように形成した。また、図27に示すように、回路部と同様に、マーク部においても素子分離絶縁膜102のエッジ部分を覆うようにエッチングストッパー膜113を形成した。マーク部に形成されたエッチングストッパー膜113は、レジストパターン123と下地レイヤの重ね合わせを検査するための重ね合わせ検査マークとして用いられる後述。次に、本実施の形態4による半導体装置の製造方法について説明する。図28~図33は、本実施の形態4による半導体装置の製造方法を説明するための図である。先ず、図28に示すように、基板101に熱酸化膜131を例えば膜厚30nmで形成する。次に、熱酸化膜131上にシリコン窒化膜132を例えば膜厚150nmで形成する。そして、活性領域を覆うレジストパターン図示省略をシリコン窒化膜132上に形成し、この形成されたレジストパターンをマスクとして、シリコン窒化膜132および熱酸化膜131をドライエッチングする。さらに、エッチングされたシリコン窒化膜132および熱酸化膜131をマスクとして、基板101をドライエッチングする。これにより、基板101内に、例えば深さ300nmの素子分離溝101aが形成される。次に、素子分離溝101a内に、素子分離絶縁膜102として例えばHDP酸化膜を膜厚500nmで堆積して、CMP研磨を行う。そして、素子分離絶縁膜102を例えば膜厚50nmだけウェットエッチングする。次に、図29に示すように、シリコン窒化膜132および熱酸化膜131をウェットエッチングする。これにより、基板101表面よりも素子分離絶縁膜102表面が高くなるように、素子分離絶縁膜102が形成される。次に、エッチングストッパー113としてのシリコン窒化膜を膜厚30nmで基板全面に形成する。そして、エッチングストッパー113上にレジストパターン137を形成する。ここで、レジストパターン137は、素子分離絶縁膜102のエッジ部分を覆うように形成されている。次に、図30に示すように、レジストパターン137をマスクとして、エッチングストッパー113をウェットエッチングする。また同時に、マーク部のエッチングストッパー113もパターニングする図31参照。次に、レジストパターン137を除去する。そして、ゲート絶縁膜103として、例えばシリコン酸窒化膜SiONを膜厚3nmで形成する。さらに、ゲート絶縁膜103上に、ノンドープトポリシリコン膜104aを膜厚100nmで形成する。次に、ポリシリコン膜104a上に、当該ポリシリコン膜104a内にN型ドーパントを注入するためのマスクであるレジストパターン123を形成する。また、図31に示すように、レジストパターン123は、マーク部にも同時に形成される。上記レジストパターン123を形成した後、マーク部のエッチングストッパー膜113を重ね合わせ検査マークとして、レジストパターン123と下地レイヤの重ね合わせ検査が行われる。この重ね合わせ検査において、検査マークとしてのエッチングストッパー膜113の位置を精度良く計測することができる。従って、レジストパターン123の重ね合わせ検査を精度良く行うことができる。なお、マーク部のレジストパターン123は、回路部に形成されたレジストパターン123の最小ルールに近い寸法でパターニングする。これにより、レンズの収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。次に、実施の形態1と同様にして、ポリシリコン膜104a内に、N型およびP型ドーパントを注入する。次に、図32に示すように、ポリシリコン膜104a上にタングステン膜104bを膜厚100nmで形成する。そして、絶縁膜105を膜厚100nmで形成する。次に、絶縁膜105をパターニングして、パターニングされた絶縁膜105をマスクとして、タングステン膜104bおよびポリシリコン膜104aをドライエッチングする。これにより、ゲート電極104が形成される。続いて、低濃度拡散層n-低濃度層106を、例えば砒素Asを30keV、1E14cm2、45度で基板101内に注入することにより形成する。そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極104の側面にサイドウォール107が形成される。さらに、サイドウォール107をマスクとして例えば砒素を50keV、5E15cm2で基板101内に注入することにより、低濃度拡散層106よりも不純物濃度が高い高濃度拡散層n高濃度層108を形成する。次に、層間絶縁膜109として例えばHDP酸化膜を膜厚1000nmで形成して、層間絶縁膜109を膜厚300nmだけCMP研磨する。そして、層間絶縁膜109上に、レジストパターン134を形成する。続いて、レジストパターン134をマスクとして、エッチングストッパー膜113に対して高い選択比を有するエッチングメインエッチング条件で、層間絶縁膜109をドライエッチングする。これにより、層間絶縁膜109の表面における口径が02μmであり、当該表面からエッチングストッパー113表面まで達するコンタクトホール120が形成される。ここで、エッチングストッパー113に対して高い選択比、すなわちシリコン窒化膜に対して高い選択比を有する条件でエッチングすることにより、深さが異なる複数のコンタクトホールを同時に形成する場合でも、基板101の活性領域にエッチングダメージを与えない。さらに、エッチングストッパー113を、素子分離絶縁膜102および基板101に対して高い選択比を有するエッチングオーバーエッチング条件でエッチングする。これにより、層間絶縁膜109表面から基板101表面まで達するコンタクトホール120が形成される。ここで、均一で膜厚が比較的薄いエッチングストッパー膜113は、短時間で除去できる。すなわち、2ステップでコンタクトホール120を形成することにより、基板101および素子分離絶縁膜102へのエッチングダメージを低減することができる。また、高濃度拡散層108と素子分離絶縁膜102の境界部にエッチングストッパー113を形成することにより、素子分離絶縁膜102のエッジ部分がエッチングされることを防止することができる。最後に、図33に示すように、コンタクトホール120内に、例えばTiN/Tiからなるバリアメタル121aを膜厚20nm/20nmでそれぞれ形成し、さらにタングステンプラグ121bをCVD法により膜厚200nmで形成し、CMP法を用いて不要なタングステンを除去する。これにより、タングステンプラグ121bが形成される。すなわち、コンタクトホール120内に、バリアメタル121aとタングステンプラグ121bからなるコンタクト121が形成される。さらに、コンタクト121上に、バリアメタル122aとして例えばTiNTiを膜厚20/20nmで形成し、タングステン膜122bを膜厚100nmで形成する。そして、バリアメタル122aおよびタングステン膜122bをパターニングする。これにより、コンタクト121上に、第2配線層122が形成される。以上のように、本実施の形態4では、活性領域と素子分離領域の境界、すなわち高濃度拡散層108と素子分離絶縁膜102の境界にエッチングストッパー膜113としてのシリコン窒化膜を形成した。これにより、コンタクトホール120を形成する際特に、オーバーエッチング時に基板101に与えるエッチングダメージを低減することができる。従って、リーク電流の少ない良好なコンタクト接合を形成することができる。また、コンタクトホール120を形成する際に、上記境界部分の素子分離絶縁膜102、すなわち素子分離絶縁膜102のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール120の底部の形状を改善することができる。従って、コンタクトホール120内にバリアメタル121aおよびタングステンプラグ121bをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト121を形成することができる。また、本実施の形態4では、回路部だけでなくマーク部にもエッチングストッパー膜113を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜113を、重ね合わせ検査マークとして用いた。エッチングストッパー膜113はコントラストが良いため、エッチングストッパー膜113すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、レジストパターン例えば、図30に示すレジストパターン123と、下地レイヤ下層パターンの重ね合わせ検査を精度良く行うことができる。また、本実施の形態4では、素子分離絶縁膜102の表面が、活性領域の表面よりも高くなるように、素子分離絶縁膜102を形成している。このような構造にすることによって、eDRAMのDRAM部で逆ナローを抑えることができ、リーク電流を抑えることができる後述する実施の形態5についても同様。なお、本実施の形態4では、素子分離絶縁膜102のウェットエッチング量を調整することにより、素子分離絶縁膜102表面を基板101表面よりも高くしたが、素子分離絶縁膜102をウェットエッチングしなくてもよい。また、これ以外に、素子分離絶縁膜102近傍にCMPダミーパターンを密に配置することによっても、素子分離絶縁膜102を出っ張らせることができる。実施の形態5.上述の実施の形態4では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域の基板よりも高くなるように形成して、その素子分離絶縁膜表面のエッジ部分にパターニングによりエッチングストッパー膜を形成した。本実施の形態5では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域の基板よりも高くなるように形成して、その素子分離絶縁膜表面のエッジ部分にのみ自己整合的にエッチングストッパー膜を形成した。さらに、本実施の形態5では、高濃度拡散層の上層に、シリサイド層を形成した。図34は、本発明の実施の形態5による半導体装置の回路部を説明するための断面図である。図35は、本発明の実施の形態5による半導体装置のマーク部を説明するための図である。図34及び図35において、図26又は図27と同一の符号は同様の部分を示しているため、その説明を簡略化ないし省略する。図34に示すように、素子分離絶縁膜102を、その表面が基板101表面よりも高くなるように形成した。また、エッチングストッパー膜114としてのシリコン窒化膜を、素子分離絶縁膜102のエッジ部分を覆うように自己整合的に形成した。また、図35に示すように、回路部と同様に、マーク部においても素子分離絶縁膜102のエッジ部分を覆うようにエッチングストッパー膜114を形成した。マーク部に形成されたエッチングストッパー膜114は、レジストパターン124と下地レイヤの重ね合わせを検査するための重ね合わせ検査マークとして用いられる後述。次に、本実施の形態5による半導体装置の製造方法について説明する。図36~図41は、本実施の形態5による半導体装置の製造方法を説明するための図である。先ず、図36に示す工程を行う。図36に示す工程は、実施の形態4における図28に示す工程と同一であるため、説明を省略する。次に、図37に示すように、シリコン窒化膜132および熱酸化膜131をウェットエッチングする。これにより、基板101表面よりも素子分離絶縁膜102表面が高くなるように、素子分離絶縁膜102が形成される。そして、ゲート絶縁膜103として、例えばシリコン酸窒化膜SiONを膜厚3nmで形成する。次に、ゲート絶縁膜103上に、ノンドープトポリシリコン膜104aを膜厚100nmで形成する。そして、実施の形態1と同様の方法で、ポリシリコン膜104a内に、N型およびP型ドーパントを注入する。次に、ポリシリコン膜104a上に、タングステン膜104bを膜厚100nmで形成する。さらに、タングステン膜104b上に、絶縁膜シリコン窒化膜105を膜厚100nmで形成する。次に、絶縁膜105をパターニングして、パターニングされた絶縁膜105をマスクとしてタングステン膜104bおよびポリシリコン膜104aをドライエッチングする。続いて、例えば砒素Asを30keV、1E14cm2、45度で基板101内に注入することにより、低濃度拡散層n-低濃度層106を形成する。そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極104の側面にサイドウォール107が形成されるとともに、素子分離絶縁膜102のエッジ部分を覆うエッチングストッパー膜114が自己整合的に形成される。次に、図38に示すように、サイドウォール107をマスクとして例えば砒素を50keV、5E15cm2で基板101内に注入することにより、低濃度拡散層106よりも不純物濃度が高い高濃度拡散層n高濃度層108を形成する。そして、基板101全面に、シリコン酸化膜からなるシリサイドプロテクション膜136を形成する。次に、シリサイドプロテクション膜136上に、当該シリサイドプロテクション膜136をパターニングするためのマスクであるレジストパターン124を形成する。ここで、レジストパターン124は、シリサイドを形成する部分が開口されたものである。また、図39に示すように、レジストパターン124は、マーク部にも同時に形成される。上記レジストパターン124を形成した後、マーク部のエッチングストッパー膜114を重ね合わせ検査マークとして、レジストパターン124と下地レイヤの重ね合わせ検査を行う。この重ね合わせ検査において、検査マークとしてのエッチングストッパー膜112の位置を精度良く計測することができる。従って、レジストパターン124の重ね合わせ検査を精度良く行うことができる。なお、マーク部のレジストパターン124は、回路部に形成されたレジストパターン124の最小ルールに近い寸法、例えば最小寸法~最小寸法の2倍程度の寸法、でパターニングする。これにより、レンズの収差、すなわち露光装置間差による収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。次に、図40に示すように、基板全面に例えばコバルト等の金属膜を形成し、熱処理シリサイド化を行う。これにより、シリサイドプロテクション膜136で覆われていない部分、すなわち、高濃度拡散層108の上層にシリサイド層125が形成される。その後、シリサイドプロテクション膜136をウェット除去する。そして、層間絶縁膜109として例えばHDP酸化膜を膜厚1000nmで形成して、層間絶縁膜109を300nmCMP研磨する。そして、層間絶縁膜109上に、レジストパターン134を形成する。さらに、レジストパターン134をマスクとして、高濃度拡散層108およびエッチングストッパー膜114に対して高い選択比を有するエッチング条件で、層間絶縁膜109をドライエッチングする。これにより、層間絶縁膜109の表面における口径が02μmであり、当該表面から基板101表面まで達するコンタクトホール120が形成される。最後に、図41に示すように、コンタクトホール120内に、例えばTiN/Tiからなるバリアメタル121aを膜厚20nm/20nmでそれぞれ形成し、さらにタングステンプラグ121bをCVD法により膜厚200nmで形成し、CMP法を用いて不要なタングステンを除去する。これにより、タングステンプラグ121bが形成される。すなわち、コンタクトホール120内に、バリアメタル121aとタングステンプラグ121bからなるコンタクト121が形成される。さらに、コンタクト121上に、バリアメタル122aとして例えばTiNTiを膜厚20/20nmで形成し、タングステン膜122bを膜厚100nmで形成する。そして、バリアメタル122aおよびタングステン膜122bをパターニングする。これにより、コンタクト121上に、第2配線層122が形成される。以上のように、本実施の形態5では、活性領域と素子分離領域の境界、すなわち高濃度拡散層108と素子分離絶縁膜102の境界にエッチングストッパー膜114を自己整合的に形成した。これにより、コンタクトホール120を形成する際に基板101に与えるエッチングダメージを低減することができる。また、リーク電流の少ない良好なコンタクト接合を形成することができる。また、コンタクトホール120を形成する際に、上記境界部分の素子分離絶縁膜102、すなわち素子分離絶縁膜102のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール120の底部の形状を改善することができる。従って、コンタクトホール120内にバリアメタル121aおよびタングステンプラグ121bをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト121を形成することができる。また、本実施の形態5では、回路部だけでなくマーク部にもエッチングストッパー膜114を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜114を、重ね合わせ検査マークとして用いた。エッチングストッパー膜114はコントラストが良いため、エッチングストッパー膜114すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、レジストパターン124と下地レイヤの重ね合わせ検査を精度良く行うことができる。また、本実施の形態5では、エッチングストッパー膜114を自己整合的に形成するため、実施の形態4よりも工程数を減らすことができる。従って、半導体装置の製造コストを抑えることができる。次に、本実施の形態5による半導体装置の変形例について説明する。図42は、実施の形態5による半導体装置の変形例を説明するための断面図である。本実施の形態5による半導体装置との相違点は、シリサイド層125を形成した後に、基板全面にシリコン窒化膜126を例えば膜厚300nmで形成したことである。本変形例のように、シリコン窒化膜126を形成することによって、コンタクトホール120の重ね合わせがサイドウォール幅よりも大きくずれた場合でも、コンタクトホール120の形状がスリット状にならず、良好なコンタクトホール120を形成することができる。"