"素子が形成された半導体基板に対して、再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置において、前記メタルポストの形成に起因して前記半導体基板に圧縮応力が生じる範囲内に1つ又は複数の第1PMOSFETが配置されており、前記第1PMOSFETはそのチャネル方向が前記メタルポストの配置範囲の重心及び前記第1PMOSFETのチャネル領域の配置範囲の重心を通る直線と直交する向きに配置されていることを特徴とする半導体装置。前記メタルポストの形成に起因して前記半導体基板に圧縮応力が生じる範囲内に第2PMOSFETがさらに配置されており、前記第2PMOSFETはそのチャネル方向が前記メタルポストの重心及び前記第2PMOSFETのチャネル領域の配置範囲の重心を通る直線と一致する向きに配置されている請求項1に記載の半導体装置。前記PMOSFETが配置される位置は上方から見て前記メタルポストと重なる位置である請求項1又は2に記載の半導体装置。前記PMOSFET上に位置する前記メタルポストは、前記素子とは電気的に接続されていないダミーメタルポストである請求項1から3のいずれか一項に記載の半導体装置。素子が形成された半導体基板に対して、再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置のレイアウト方法において、前記メタルポストの形成に起因して前記半導体基板に圧縮応力が生じる範囲内に、第1PMOSFETを、そのチャネル方向が前記メタルポストの配置範囲の重心及び前記第1PMOSFETのチャネル領域の配置範囲の重心を通る直線と直交する向きに配置することを特徴とする半導体装置のレイアウト方法。前記メタルポストの形成に起因して前記半導体基板に圧縮応力が生じる範囲内に第2PMOSFETをさらに配置し、前記第2PMOSFETについてそのチャネル方向が前記メタルポストの中心及び前記第2PMOSFETの中心を通る直線と一致する向きに配置する請求項4に記載の半導体装置のレイアウト方法。前記PMOSFETが配置される位置は上方から見て前記メタルポストと重なる位置である請求項5又は6に記載の半導体装置のレイアウト方法。前記PMOSFET上に位置する前記メタルポストは、前記素子とは電気的に接続されていないダミーメタルポストである請求項5から7のいずれか一項に記載の半導体装置のレイアウト方法。本願発明者らは、WL-CSPでメタルポストの応力により素子特性が変化することを見出した。図9及び図10を参照して説明する。図9はWL-CSPのメタルポストの形成位置及び応力測定位置を示す図である。図9で、横軸はウェハのX軸方向位置単位はmmミリメートル、縦軸はウェハのY軸方向位置単位はmmを示す。また、図9で、符号21はメタルポストを示し、符号29は応力測定位置四角印を示す。図10は、図9の応力測定位置とメタルポスト形成に起因する応力の関係を示す図である。図10で、横軸は応力測定位置を示すX軸方向位置単位はmm、縦軸は応力任意単位を示す。応力の測定は、応力測定位置に半導体に形成された抵抗素子ピエゾ素子を形成し、パッケージ工程再配線層形成工程、メタルポスト形成工程、樹脂封止工程、ボール形成工程の前後で抵抗素子の抵抗値の変動を測定することにより行なった。応力の測定方法は、例えば特許文献3に開示されている。メタルポストの材料はここでは銅である。メタルポスト21の形成に起因する応力は、メタルポスト21から離れた位置では小さいが、メタルポスト21に近い位置では圧縮応力が大きくなっている。このように、WL-CSPでは、メタルポスト21に対する位置によって、抵抗素子に加わる応力が変化していることがわかった。今回の調査では、抵抗素子の抵抗値変化を測定したが、抵抗素子以外の素子でも、素子に応力が加わるとその特性値が変動することは一般に知られている。したがって、抵抗素子以外の素子でも、素子をメタルポストの周縁近傍に配置した場合と、素子をメタルポストから離れた位置に配置した場合とで、素子のもつ特性値が異なる。本発明は、再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置のレイアウト方法において、パッケージング工程で発生する応力を利用してPMOSFETPチャネル型MOSFETの電流駆動能力を制御することを目的とする。本発明にかかる半導体装置は、素子が形成された半導体基板に対して、再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置であって、上記メタルポストの形成に起因して上記半導体基板に圧縮応力が生じる範囲内に1つ又は複数の第1PMOSFETが配置されており、上記第1PMOSFETはそのチャネル方向が上記メタルポストの配置範囲の重心及び上記第1PMOSFETのチャネル領域の配置範囲の重心を通る直線と直交する向きに配置されているものである。本発明にかかる半導体装置のレイアウト方法は、素子が形成された半導体基板に対して、再配線層形成工程、メタルポスト形成工程及び樹脂封止工程を経てウェハレベルで樹脂封止される半導体装置のレイアウト方法であって、上記メタルポストの形成に起因して上記半導体基板に圧縮応力が生じる範囲内に、上記第1PMOSFETを、そのチャネル方向が上記メタルポストの配置範囲の重心及び上記第1PMOSFETのチャネル領域の配置範囲の重心を通る直線と直交する向きに配置する。ここでPMOSFETのチャネル方向とは、PMOSFETがオンしたときにチャネル領域で電流が流れる方向を意味する。WL-CSPでメタルポストの形成に起因して半導体基板に生じる圧縮応力は、WL-CSPの製造過程でメタルポストが収縮することに起因する。メタルポストの形成に起因して半導体基板に圧縮応力が生じる範囲内のある点での当該圧縮応力は、その点と、上方から見たメタルポストの重心を通る直線に直交する方向に印加される。ところで、半導体基板上に形成されたMOSFETは応力が印加される方向によって電流駆動能力が変化する。図2及び図3を参照してこの現象を説明する。図2はNMOSFETNチャネル型MOSFETにおける応力と電流駆動能力の変化の関係を説明するための図である。図3はPMOSFETにおける応力と電流駆動能力の変化の関係を説明するための図である。図2及び図3で、縦軸は飽和電流Idsat変化率を示し、横軸は応力の大きさを示す。NMOSFET及びPMOSFETは共に面方位が100のシリコン基板上に作製された。図2に示すように、NMOSFETは、チャネル方向と応力が印加される方向が一致する場合NMOSFETAngle=0°も、チャネル方向と応力が印加される方向が直交する場合NMOSFETAngle=90°も、印加される応力が圧縮応力のときは印加される応力が大きくなるほど飽和電流が減少し、印加される応力が引張応力のときは印加される応力が大きくなるほど飽和電流が増加する。図3に示すように、PMOSFETは、チャネル方向と応力が印加される方向が一致する場合PMOSFETAngle=0°、印加される応力が圧縮応力のときは印加される応力が大きくなるほど飽和電流が増加し、印加される応力が引張応力のときは印加される応力が大きくなるほど飽和電流が減少する。さらに、PMOSFETは、チャネル方向と応力が印加される方向が直交する場合PMOSFETAngle=90°、印加される応力が圧縮応力のときは印加される応力が大きくなるほど飽和電流が減少し、印加される応力が引張応力のときは印加される応力が大きくなるほど飽和電流が増加する。このように、PMOSFETは、圧縮応力が印加される方向が異なると、電流駆動能力が大きく変化する。上述のように、本発明の半導体装置及びそのレイアウト方法は、メタルポストの形成に起因して半導体基板に圧縮応力が生じる範囲内に、第1PMOSFETをそのチャネル方向がメタルポストの配置範囲の重心及び第1PMOSFETのチャネル領域の配置範囲の重心を通る直線と直交する向きに配置する。すなわち、本発明の半導体装置及びそのレイアウト方法は、第1PMOSFETを、メタルポストの形成に起因して半導体基板に圧縮応力が生じる範囲内に、当該圧縮応力の方向と第1PMOSFETのチャネル方向が一致するように配置する。本発明の半導体装置及びそのレイアウト方法において、上記メタルポストの形成に起因して上記半導体基板に圧縮応力が生じる範囲内に第2PMOSFETをさらに配置し、第2PMOSFETはそのチャネル方向が上記メタルポストの重心及び上記第2PMOSFETのチャネル領域の配置範囲の重心を通る直線と一致する向きに配置されるようにしてもよい。第2PMOSFETは、メタルポストの形成に起因して半導体基板に圧縮応力が生じる範囲内に、当該圧縮応力の方向と第1PMOSFETのチャネル方向が直交するように配置される。ここで、第1PMOSFETが配置される位置と第2PMOSFETが配置される位置は、同一のメタルポストに起因して半導体基板に圧縮応力が生じる範囲内であってもよいし、別々のメタルポストに起因して半導体基板に圧縮応力が生じる範囲内であってもよい。また、本発明の半導体装置及びそのレイアウト方法において、上記PMOSFETが配置される位置は、例えば上方から見て上記メタルポストと重なる位置である。ただし、第1及び第2のPMOSFETが配置される位置は、メタルポストの形成に起因して半導体基板に圧縮応力が生じる範囲内であれば、上方から見てメタルポストとは重ならない位置であってもよい図8及び図9参照。。また、本発明の半導体装置及びそのレイアウト方法において、上記PMOSFET上に位置する上記メタルポストは、上記素子とは電気的に接続されていないダミーメタルポストである例を挙げることができる。ただし、本発明の半導体装置及びそのレイアウト方法において、PMOSFET上に位置する上記メタルポストは、半導体装置内の素子と電気的に接続されているメタルポストであってもよい。本発明の半導体装置及びそのレイアウト方法は、第1PMOSFETを、メタルポストに起因して半導体基板に圧縮応力が生じる範囲内に、当該圧縮応力の方向と第1PMOSFETのチャネル方向が一致するように配置するので、第1PMOSFETの電流駆動能力を向上させることができる。本発明の半導体装置及びそのレイアウト方法において、メタルポストに起因して半導体基板に圧縮応力が生じる範囲内に第2PMOSFETをさらに配置し、第2PMOSFETは、メタルポストの形成に起因して半導体基板に印加される圧縮応力の方向と第1PMOSFETのチャネル方向が直交するように配置されるようにすれば、電流駆動能力を抑制した第2PMOSFETを形成できる。本発明の半導体装置及びそのレイアウト方法において、PMOSFET上に位置するメタルポストは、半導体装置内の素子とは電気的に接続されていないダミーメタルポストであるようにすれば、半導体装置内の素子と電気的に接続されているメタルポストの配置位置に制限されることなく第1PMOSFET及び第2PMOSFETを配置することができ、設計の自由度を向上させることができる。図1は、半導体装置の一実施例及びレイアウト方法の一実施例を説明するための概略的な半導体装置のレイアウト図である。図1は半導体装置の一部分を概略的に示している。図1で、メタルポストの大きさとPMOSFETの大きさの比率は、実際の比率とは一致していない。メタルポスト21が配置されている。メタルポスト21の平面形状は円形であり、メタルポスト21の配置範囲の重心は当該円の中心Oである。例えば、メタルポスト21の直径は220μmマイクロメートルである。メタルポスト21と重なる位置に複数のPMOSFET第1PMOSFET31が配置されている。PMOSFET31はソース31s、ドレイン31d及びゲート31gを備えている。PMOSFET31のチャネル領域はソース31sとドレイン31dの間の半導体基板で形成される。符号GはPMOSFET31のチャネル領域の配置範囲の重心である。各PMOSFET31は、そのチャネル方向PMOSFET31がオンしたときにチャネル領域で電流が流れる方向が中心O及び重心Gを通る直線と直交する向きに配置されている。図4は、メタルポスト21の形成に起因して半導体基板に生じる圧縮応力の方向を説明するための図である。WL-CSPでメタルポスト21の形成に起因して半導体基板に生じる圧縮応力は、WL-CSPの製造過程でメタルポスト21が収縮することに起因する。したがって、メタルポスト21の形成に起因して半導体基板に圧縮応力が生じる範囲内のある点、例えば重心Gの位置での当該圧縮応力は、重心Gと中心Oを通る直線に直交する方向に印加される図中の矢印参照。。この実施例において、PMOSFET31のチャネル領域の配置範囲の重心Gでの圧縮応力の方向とPMOSFET31のチャネル方向は一致している。したがって、PMOSFET31の電流駆動能力は当該圧縮応力が印加されない場合に比べて向上する。PMOSFET31の電流駆動能力が増大する効果は、同一の電流駆動能力が要求される場合にPMOSFET31のチャネル幅を短くできることになり、PMOSFET31のレイアウト面積を縮小、ひいては半導体チップの平面サイズを縮小することが可能になる。図5は、半導体装置の他の実施例及びレイアウト方法の他の実施例を説明するための概略的な半導体装置のレイアウト図である。図5は半導体装置の一部分を概略的に示している。図5で、メタルポストの大きさとPMOSFETの大きさの比率は、実際の比率とは一致していない。図1と同じ部分には同じ符号を付す。この実施例では、PMOSFET31と、PMOSFET31とは配置方向が異なっているPMOSFET第2PMOSFET33がメタルポスト21と重なる位置に配置されている。PMOSFET33はソース33s、ドレイン33d及びゲート33gを備えている。PMOSFET33のチャネル領域はソース33sとドレイン33dの間の半導体基板で形成される。符号GはPMOSFET33のチャネル領域の配置範囲の重心でもある。PMOSFET33は、そのチャネル方向PMOSFET33がオンしたときにチャネル領域で電流が流れる方向が中心O及び重心Gを通る直線と一致する向きに配置されている。すなわち、PMOSFET33のチャネル領域の配置範囲の重心Gでの圧縮応力の方向とPMOSFET33のチャネル方向は一致している。したがって、PMOSFET33の電流駆動能力は当該圧縮応力が印加されない場合に比べて抑制される。PMOSFETの電流駆動能力を意図的に抑制できることにより、同じ構造及びサイズの複数のPMOSFETについて、PMOSFETの配置位置で電流駆動能力を互いに異ならせることができる。例えば、メタルポスト21と重なる位置に配置されたPMOSFET31と33が同じ構造及びサイズであっても、PMOSFET31と33とで電流駆動能力を互いに異ならせることができる。また、PMOSFET31や33の電流駆動能力は、メタルポスト21の形成に起因して半導体基板に圧縮応力が生じる範囲の外に配置された同じ構造及びサイズのPMOSFETとは互いに電流駆動能力が異なる。図6は、半導体装置のさらに他の実施例及びレイアウト方法のさらに他の実施例を説明するための概略的な半導体装置のレイアウト図である。図6は半導体装置の一部分を概略的に示している。図6で、メタルポストの大きさとPMOSFETの大きさの比率は、実際の比率とは一致していない。図1と同じ部分には同じ符号を付す。この実施例は、図1を参照して説明した実施例のメタルポスト21に替えて、平面形状が正方形のメタルポスト21’を備えている。符号O’はメタルポスト21’の配置範囲の重心である。メタルポスト21’と重なる位置に配置されたPMOSFET31は、そのチャネル方向がメタルポスト21’の重心O’及びPMOSFET31の重心Gを通る直線と直交する向きに配置されている。メタルポスト21’の平面形状が正方形であっても、メタルポスト21’の形成に起因して半導体基板に圧縮応力が生じる範囲内のある点での当該圧縮応力は、その点と重心O’を通る直線に直交する方向に印加される。PMOSFET31のチャネル領域の配置範囲の重心Gでの圧縮応力の方向とPMOSFET31のチャネル方向は一致しているので、PMOSFET31の電流駆動能力は当該圧縮応力が印加されない場合に比べて向上する。この実施例では、メタルポスト21’と重なる位置にPMOSFET31のみが配置されているが、図7に示すように、図5の実施例と同様に、メタルポスト21’と重なる位置にPMOSFET33が配置されていてもよい。その場合、PMOSFET33は、そのチャネル方向がメタルポスト21’の中心O’及びPMOSFET33の重心Gを通る直線と一致する向きに配置され、PMOSFET33の電流駆動能力はメタルポスト21’の形成に起因する圧縮応力が印加されない場合に比べて抑制される。上記実施例では、PMOSFET31,33はメタルポスト21,21’と重なる位置に配置されているが、PMOSFET31,33が配置される位置は、メタルポスト21,21’の形成に起因して半導体基板に圧縮応力が生じる範囲内であれば、メタルポスト21,21’の配置範囲の外であってもよい。例えば、PMOSFET31,33はメタルポスト21,21’の周縁と重なる位置に配置されていてもよい。また、上記実施例では、メタルポスト21,21’と重なる位置にPMOSFET31,33のみが配置されているが、本発明はこれに限定されない。本発明において、メタルポストの形成に起因して半導体基板に圧縮応力が生じる範囲内に、PMOSFET31,33の配置方向とは異なる配置方向で別のPMOSFETが配置されていてもよい。また、メタルポストの形成に起因して半導体基板に圧縮応力が生じる範囲内にNMOSFETが配置されていてもよい。また、メタルポスト21,21’は、半導体装置内の素子と電気的に接続されているメタルポストであってもよいし、半導体装置内の素子とは電気的に接続されていないダミーメタルポストであってもよい。メタルポスト21,21’がダミーメタルポストであるようにすれば、半導体装置内の素子と電気的に接続されているメタルポストの配置位置に制限されることなく、PMOSFET31,33を配置することができ、設計の自由度を向上させることができる。以上、本発明の実施例を説明したが、配置やサイズ、形状等は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。例えば、本発明におけるメタルポストの平面形状は円形や正方形に限定されない。本発明におけるメタルポストの平面形状は、例えば楕円形や長方形であってもよい。また、製造過程で収縮する材料でメタルポストが形成されているWL-CSPであれば、本発明を適用することができる。メタルポストの材料は、例えば銅である。"