系統3と直流電源4との間に設けられ、少なくとも前記系統の交流電力を直流電力に変換可能なインバータ回路13と、前記系統3と前記直流電源4との間に設けられ、少なくとも前記インバータ回路から供給される直流電圧を降圧し前記直流電源に供給可能なコンバータ回路14、314、414と、前記系統と前記インバータ回路との間に設けられたノーマルコイルLnと、前記系統から前記直流電源へ給電する場合に、前記系統の交流電圧Vacが前記直流電源の直流電圧Vdcより高いとき、前記ノーマルコイルに流れる電流ILを前記目標値に制御する降圧のための比例積分制御を実行することによって、前記コンバータ回路を降圧作動させるコンバータ制御手段30、70と、前記系統の交流電圧Vacが前記直流電源の直流電圧Vdcより低いとき、前記ノーマルコイルに流れる電流ILを目標値ILに基づいて設定された上限値と下限値との間に制御するヒステリシス制御を実行することによって、前記インバータ回路を制御するインバータ制御手段50とを備えることを特徴とする電力変換装置。前記インバータ制御手段は、前記ヒステリシス制御を実行するヒステリシス制御手段53-58、60、260と、前記交流電圧Vacが前記直流電圧Vdcより高いとき、前記系統の交流電力を直流電力に変換するように前記インバータ回路を制御する極性制御手段55-59、60、260とを備えることを特徴とする請求項1に記載の電力変換装置。前記コンバータ制御手段は、前記降圧のための比例積分制御を実行する降圧比例積分制御手段31-43、44、244と、前記交流電圧Vacが前記直流電圧Vdcより低いとき、前記コンバータ回路による降圧のためのスイッチングを停止する降圧停止手段43、44、244とを備えることを特徴とする請求項1または請求項2に記載の電力変換装置。さらに、前記ヒステリシス制御だけが実行される期間と前記比例積分制御だけが実行される期間との間に、前記ヒステリシス制御と前記比例積分制御との両方が実行される期間を設定する設定手段244、245、260、261を備えることを特徴とする請求項1から請求項3のいずれかに記載の電力変換装置。前記設定手段は、前記ヒステリシス制御と前記比例積分制御との両方が実行される期間を設けるために、前記交流電圧Vacが前記直流電圧Vdcより高い期間より長い期間にわたって前記比例積分制御を実行させること、および/または前記交流電圧Vacが前記直流電圧Vdcより低い期間より長い期間にわたって前記ヒステリシス制御を実行させることを特徴とする請求項4に記載の電力変換装置。前記設定手段は、前記ヒステリシス制御と前記比例積分制御との両方が実行される期間を設けるために、前記交流電圧Vacおよび前記直流電圧Vdcの少なくとも一方を補正する補正手段245、261を備えることを特徴とする請求項5に記載の電力変換装置。前記インバータ回路13は、前記コンバータ回路から供給される直流電力を交流電力に変換可能な双方向型のインバータ回路であり、前記コンバータ回路414は、前記直流電源から供給される直流電圧を昇圧し前記インバータ回路に供給可能な昇降圧型のコンバータ回路であり、前記コンバータ制御手段は、前記直流電源から前記系統へ給電する場合に、前記系統の交流電圧Vacが前記直流電源の直流電圧Vdcより高いとき、前記ノーマルコイルに流れる電流ILを前記目標値に制御する昇圧のための比例積分制御によって、前記コンバータ回路を昇圧作動させることを特徴とする請求項1から請求項6のいずれかに記載の電力変換装置。前記コンバータ制御手段は、前記昇圧のための比例積分制御を実行する昇圧比例積分制御手段71-83、84、85と、前記直流電源から前記系統へ給電する場合に、前記交流電圧Vacが前記直流電圧Vdcより低いとき、前記コンバータ回路による昇圧のためのスイッチングを停止する昇圧停止手段83、84とを備えることを特徴とする請求項7に記載の電力変換装置。特許文献1の構成では、インバータ回路の4つのスイッチ素子と、コンバータ回路のスイッチとがいつでもスイッチングされる。このため、スイッチング損失が大きいという問題点があった。従来技術の構成では、コンバータ回路がリアクトル電流に応じて制御される。ところが、電流は平滑コンデンサにも流れる。すなわち、リアクトル電流は、交流電流を正確に反映していない。このため、交流電流における高調波成分を抑制することが困難であった。また、従来技術の構成では、コンバータ回路による制御と、インバータ回路による制御とが切替えられる過渡期に交流電流に歪みを生じるという問題点があった。この歪みを抑制するために、特許文献4に記載の技術では、直流電圧検出値を補正することで切替タイミングを補正している。しかし、切換タイミングを前後させるだけの従来技術の構成では歪みを十分に抑制することが困難であった。本発明は上記問題点に鑑みてなされたものであり、その目的は、交流電力における高調波を抑制することができる電力変換装置を提供することである。本発明の他の目的は、コンバータ回路による直交変換とインバータ回路による直交変換との切り替わりに起因する高調波を抑制することができる電力変換装置を提供することである。本発明は上記目的を達成するために以下の技術的手段を採用する。請求項1に記載の発明は、系統3と直流電源4との間に設けられ、少なくとも系統の交流電力を直流電力に変換可能なインバータ回路13と、系統3と直流電源4との間に設けられ、少なくともインバータ回路から供給される直流電圧を降圧し直流電源に供給可能なコンバータ回路14、314、414と、系統とインバータ回路との間に設けられたノーマルコイルLnと、系統から直流電源へ給電する場合に、系統の交流電圧Vacが直流電源の直流電圧Vdcより高いとき、ノーマルコイルに流れる電流ILを目標値に制御する降圧のための比例積分制御を実行することによって、コンバータ回路を降圧作動させるコンバータ制御手段30、70と、系統の交流電圧Vacが直流電源の直流電圧Vdcより低いとき、ノーマルコイルに流れる電流ILを目標値ILに基づいて設定された上限値と下限値との間に制御するヒステリシス制御を実行することによって、インバータ回路を制御するインバータ制御手段50とを備えることを特徴とする。この構成によると、交流電圧と直流電圧との高低関係に基づいて、インバータ回路のヒステリシス制御と、コンバータ回路の比例積分制御とが切替えられる。さらに、ヒステリシス制御と比例積分制御とは、それらの両方がノーマルコイルの電流に応じて実行される。ノーマルコイルの電流は、系統の交流電流に近いから、ノーマルコイルの電流が目標値に制御されることによって、系統の交流電流の高調波成分を抑制することができる。請求項2に記載の発明は、インバータ制御手段は、ヒステリシス制御を実行するヒステリシス制御手段53-58、60、260と、交流電圧Vacが直流電圧Vdcより高いとき、系統の交流電力を直流電力に変換するようにインバータ回路を制御する極性制御手段55-59、60、260とを備えることを特徴とする。この構成によると、交流電圧が直流電圧より高いとき、すなわちヒステリシス制御が実行されない期間においては、インバータ回路は、交直変換を実行するように交流電力の極性に応じてスイッチングされる。このため、インバータ回路のスイッチングを抑制することができる。請求項3に記載の発明は、コンバータ制御手段は、降圧のための比例積分制御を実行する降圧比例積分制御手段31-43、44、244と、交流電圧Vacが直流電圧Vdcより低いとき、コンバータ回路による降圧のためのスイッチングを停止する降圧停止手段43、44、244とを備えることを特徴とする。この構成によると、交流電圧が直流電圧より低いとき、すなわち比例積分制御が実行されない期間においては、コンバータ回路による降圧のためのスイッチングが停止される。このため、コンバータ回路のスイッチングを抑制することができる。請求項4に記載の発明は、さらに、ヒステリシス制御だけが実行される期間と比例積分制御だけが実行される期間との間に、ヒステリシス制御と比例積分制御との両方が実行される期間を設定する設定手段244、245、260、261を備えることを特徴とする。この構成によると、ヒステリシス制御だけが実行される期間と、比例積分制御だけが実行される期間との間に、ヒステリシス制御と比例積分制御との両方が実行される期間が設定される。すなわち、インバータ回路がヒステリシス制御されると同時に、コンバータ回路が比例積分制御される期間が設けられる。この結果、ヒステリシス制御と比例積分制御との間の切替わりの過渡期において、系統の交流電流の高調波成分を抑制することができる。請求項5に記載の発明は、設定手段は、ヒステリシス制御と比例積分制御との両方が実行される期間を設けるために、交流電圧Vacが直流電圧Vdcより高い期間より長い期間にわたって比例積分制御を実行させること、および/または交流電圧Vacが直流電圧Vdcより低い期間より長い期間にわたってヒステリシス制御を実行させることを特徴とする。この構成によると、比例積分制御の実行期間、および/またはヒステリシス制御の実行期間が延長されることによって、ヒステリシス制御と比例積分制御との両方が実行される期間が設定される。請求項6に記載の発明は、設定手段は、ヒステリシス制御と比例積分制御との両方が実行される期間を設けるために、交流電圧Vacおよび直流電圧Vdcの少なくとも一方を補正する補正手段245、261を備えることを特徴とする。この構成によると、交流電圧および直流電圧の少なくとも一方を補正することにより、ヒステリシス制御と比例積分制御との両方が実行される期間が設定される。請求項7に記載の発明は、インバータ回路13は、コンバータ回路から供給される直流電力を交流電力に変換可能な双方向型のインバータ回路であり、コンバータ回路414は、直流電源から供給される直流電圧を昇圧しインバータ回路に供給可能な昇降圧型のコンバータ回路であり、コンバータ制御手段は、直流電源から系統へ給電する場合に、系統の交流電圧Vacが直流電源の直流電圧Vdcより高いとき、ノーマルコイルに流れる電流ILを目標値に制御する昇圧のための比例積分制御によって、コンバータ回路を昇圧作動させることを特徴とする。この構成によると、直流電源の電圧を昇圧してインバータ回路に供給し、インバータ回路によって直交変換された交流電力を系統へ供給することができる。さらに、直流電源から系統へ電力を供給する場合にも、昇圧のための比例積分制御は、ノーマルコイルの電流に応じて実行される。よって、系統の交流電流の高調波成分を抑制することができる。請求項8に記載の発明は、コンバータ制御手段は、昇圧のための比例積分制御を実行する昇圧比例積分制御手段71-83、84、85と、直流電源から系統へ給電する場合に、交流電圧Vacが直流電圧Vdcより低いとき、コンバータ回路による昇圧のためのスイッチングを停止する昇圧停止手段83、84とを備えることを特徴とする。この構成によると、交流電圧が直流電圧より低いとき、すなわち比例積分制御が実行されない期間においては、コンバータ回路による昇圧のためのスイッチングが停止される。このため、コンバータ回路のスイッチングを抑制することができる。なお、特許請求の範囲および上記手段の項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。以下に、図面を参照しながら本発明を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。また、後続の実施形態においては、先行する実施形態で説明した事項に対応する部分に百以上の位だけが異なる参照符号を付することにより対応関係を示し、重複する説明を省略する場合がある。各実施形態で具体的に組合せが可能であることを明示している部分同士の組合せばかりではなく、特に組合せに支障が生じなければ、明示してなくとも実施形態同士を部分的に組み合せることも可能である。第1実施形態図1は、本発明を適用した第1実施形態の電力変換装置1を含む電力システム2を示すブロック図である。電力システム2は、系統3に接続された需要家に設置されている。電力システム2は、例えば、個人の住宅、または事業所において構成されている。系統3は、電力供給会社などの供給者によって提供される電力網、または小規模発電施設によって提供される交流電源である。系統3を供給する小規模発電施設は、個人の住宅、または事業所に設置することができる。系統3は、単相3線方式の電源であり、中性線Nと、電圧線U、Vとを有する。電力システム2は、小規模な直流電源DCS4を備える。直流電源4は、住宅などに設置された二次電池によって提供される。電力システム2は、系統3から電力を受ける負荷LD5を備える。電力システム2は、系統3から電力供給を受けることにより直流電源4を充電する機能を少なくとも備える。電力システム2は、電力変換装置1を備える。電力変換装置1は、系統3から直流電源4へ電力を出力する。電力変換装置1は、系統3に接続された交流端11と、直流電源4に接続された直流端12とを備える。電力変換装置1は、交流端11から供給される交流電力を直流電力に変換し、直流電力を直流端12から直流電源4に供給する。電力変換装置1は、インバータ回路13と、降圧型のコンバータ回路14とを備える。インバータ回路13は、系統3と直流電源4との間に設けられている。インバータ回路13は、少なくとも系統3の交流電力を直流電力に変換可能である。インバータ回路13は、コンバータ回路14と交流端11との間に設けられている。インバータ回路13は、交流電力を直流電力に変換する交直変換と、直流電力を交流電力に変換する直交変換とが可能な回路である。インバータ回路13は、交流端11から供給される交流電圧Vacを直流に変換してコンバータ回路14に供給する。インバータ回路13は、交流端11から供給された交流電力を変調する変調機能と、交流電力を直流電力に変換する交直変換機能とを少なくとも有する。インバータ回路13は、系統3の交流電圧の位相と入力電流の位相とを一致させることができる。インバータ回路13は、系統3から交流電力を受け、全波整流された直流電力を出力する。インバータ回路13は、フルブリッジ回路と、ノーマルコイルLnと、コンデンサCfとを備える。フルブリッジ回路は、複数のスイッチ素子Q1-Q4をHブリッジに接続した回路である。フルブリッジ回路は、少なくとも4つのスイッチ素子Q1、Q2、Q3、およびQ4を備える。スイッチ素子Q1、Q2、Q3、およびQ4は、例えば、IGBT素子絶縁ゲート型バイポーラトランジスタによって提供される。スイッチ素子Q1およびQ4は、直流電圧Vdcと同じ極性の電圧を出力するので、正転対のスイッチ素子と呼ばれる。スイッチ素子Q2およびQ3は、直流電圧Vdcと逆極性の電圧を出力するので、反転対のスイッチ素子と呼ばれる。ノーマルコイルLnは、系統3とインバータ回路13との間に設けられている。ノーマルコイルLnは、フルブリッジ回路の交流端に接続されている。ノーマルコイルLnは、ブリッジ回路のひとつの交流端と、系統3との間に直列接続されている。コンデンサCfは、ノーマルコイルLnと交流端11との間に並列接続されている。ノーマルコイルLnは、ノーマルモードコイルとも呼ばれる。コンバータ回路14は、系統3と直流電源4との間に設けられている。コンバータ回路14は、少なくともインバータ回路13から供給される直流電圧を降圧し直流電源4に供給可能である。コンバータ回路14は、リアクトルLrと、スイッチ素子Qaと、ダイオードD1と、平滑コンデンサCsとを備える。スイッチ素子Qaは、例えば、IGBT素子によって提供される。リアクトルLrの一端には、直流電圧Vdcが供給される。リアクトルLrの他端は、スイッチ素子QaとダイオードD1との接続点に接続されている。スイッチ素子QaとダイオードD1とは、平滑コンデンサCsの両端間において直列接続されている。スイッチ素子Qaはブリッジ回路のアッパアームを提供し、ダイオードD1はブリッジ回路のロワアームを提供する。平滑コンデンサCsは、インバータ回路13とコンバータ回路14との間に位置している。この構成によると、系統3のピークトゥピークPeakToPeak電圧が282Vである場合、インバータ回路13は、平滑コンデンサCsの電圧のピーク値が282V以上になるように作動する。すなわちインバータ回路13は、平滑コンデンサCsの端子電圧が交流電圧のピーク値より高い電圧になるように昇圧制御される。コンバータ回路14は、平滑コンデンサCsの端子電圧を直流電圧Vdcに降圧して直流電源4に供給する。電力変換装置1は、インバータ回路13と交流端11との間にノイズを除去するためのフィルタ回路FLTを備える。電力変換装置1は、交流端11とフィルタ回路FLTとの間に遮断器RL1、RL2を備える。遮断器RL1、RL2は、系統3と電力変換装置1との接続を遮断する。電力変換装置1は、直流端12とコンバータ回路14との間に、ノイズを除去するためのフィルタ回路FLTを備える。電力変換装置1は、各部の電圧、電流を検出するための複数のセンサを備える。電力変換装置1は、直流電圧Vdcを検出する電圧センサと、交流電圧Vacを検出する電圧センサと、ノーマルコイルLnに流れる電流を検出する電流センサCS2とを備える。さらに、電力変換装置1は、直流電源4に供給される電流を検出する電流センサCS1を備えてもよい。電力変換装置1は、インバータ回路13とコンバータ回路14とを制御する制御装置15を備える。制御装置15は、コンピュータによって読み取り可能な記憶媒体を備えるマイクロコンピュータによって提供される。記憶媒体は、コンピュータによって読み取り可能なプログラムを非一時的に格納している。記憶媒体は、メモリによって提供されうる。プログラムは、制御装置15によって実行されることによって、制御装置15をこの明細書に記載される装置として機能させ、この明細書に記載される制御方法を実行するように制御装置15を機能させる。制御装置15が提供する手段は、所定の機能を達成する機能的ブロック、またはモジュールとも呼ぶことができる。制御装置15は、ノーマルコイルLnの電流に応じて、系統3から直流電源4を充電する。制御装置15は、系統3の交流電力に同期した電流がノーマルコイルLnに流れるように、インバータ回路13とコンバータ回路14とを制御する。制御装置15は、正弦波に相当する滑らかな凸状の電流波形が得られるように、インバータ回路13のスイッチングと、コンバータ回路14のスイッチングとを制御する。制御装置15は、ノーマルコイルLnの電流ILが目標電流ILに一致するように、インバータ回路13を制御する。また、制御装置15は、ノーマルコイルLnの検出電流ILが目標電流ILに一致するように、コンバータ回路14を制御する。制御装置15は、ヒステリシス制御によってインバータ回路13を制御する。ヒステリシス制御においては、検出電流ILが目標電流ILに一致するように、スイッチ素子Q1-Q4がスイッチングされる。ヒステリシス制御においては、目標電流ILに基づいて設定された上限値と下限値との間に検出電流ILを維持するように、スイッチ素子Q1-Q4がスイッチングされる。制御装置15は、比例積分制御PI制御によってコンバータ回路14を制御する。比例積分制御においては、検出電流ILが目標電流ILに一致するように、スイッチ素子Qaがスイッチングされる。比例積分制御においては、検出電流ILと目標電流ILとの偏差に比例する比例成分と、偏差を積分した積分成分とに応じて、スイッチ素子Qaのスイッチングディーティ比が調節される。制御装置15は、目標電流ILを設定するための目標設定ブロック20を備える。目標設定ブロック20は、電流指令値を設定するための指令値設定ブロックCTS23を備える。電流指令値は、直流電源4が二次電池であり、それを充電する場合は、二次電池への充電のために望ましい電流値とすることができる。電流指令値は、直流電源4が二次電池であり、それから放電する場合は、二次電池からの出力を一定にするように設定された電流値とすることができる。また、電流指令値は、直流電源4が太陽電池の場合は、太陽電池の出力電力を最大とするように電流値を変化させる最大電力追従制御によって得られる電流値とすることができる。目標設定ブロック20は、系統3の電力波形に同期した目標電流ILを生成するために、同期回路を備える。同期回路は、位相同期制御ブロックPDC24と、正弦波発生ブロックSIN25と、乗算器ブロック26とを備える。位相同期制御ブロック24は、位相同期制御によって、系統3の交流電圧Vacがゼロクロスする時刻と周期とを求める。正弦波発生ブロック25は、交流電圧Vacに同期した正弦波信号を生成する。乗算器ブロック26は、正弦波信号と補正後の電流指令値とを乗算し、目標電流ILを出力する。制御装置15は、コンバータ回路を降圧作動させるコンバータ制御手段として機能するコンバータ制御ブロック30を備える。コンバータ制御ブロック30は、系統3から直流電源4へ給電する場合に、系統3の交流電圧Vacが直流電源4の直流電圧Vdcより高いとき、ノーマルコイルLnに流れる電流ILを目標値に制御する降圧のための比例積分制御を実行する。コンバータ制御ブロック30は、この制御を実行することによって、コンバータ回路を降圧作動させる。この実施形態では、コンバータ制御ブロック30は、コンバータ回路14を降圧作動させるように比例積分制御するから、降圧制御ブロック30と呼ばれる。降圧制御ブロック30は、降圧のための比例積分制御を実行する降圧比例積分制御手段を提供するためのブロック群31-43を備える。コンバータ回路14の入力電圧Vinと出力電圧Voutとの関係は、Vout=Ton/T×Vinによって表すことができる。ここで、Vinは平滑コンデンサCsの端子電圧、Voutは直流電源4の端子電圧、Tはスイッチ素子Qaのスイッチング周期である。Tonはスイッチ素子Qaのオン期間である。さらに、Ton/T=MRとすると、上式は、MR=Vout/Vinと変形することができる。ここで、MRは、変調率と呼ばれる。ブロック群31-43は、この変調率MRを算出し、変調率に応じたデューティ信号によりスイッチ素子Qaを駆動する。補正器CR31は、平滑コンデンサCs等による電流の遅れを補償するように目標電流ILを補正する。加算器ブロック32は、目標電流ILと平均電流との偏差を求める。この偏差は、目標電流ILと検出電流ILとの偏差に相当する。比例項ブロックKp33は、偏差に比例ゲインKpを掛けることにより、比例積分制御のための比例項を算出する。積分項ブロックKi35は、比例積分制御のための積分ゲインKiを設定する。乗算器ブロック34は、偏差に積分ゲインKiを掛ける。さらに、乗算器ブロック34の出力は、積分器ブロック36によって積分され、比例積分制御のための積分項が算出される。比例項と積分項とは、加算器ブロック37によって加算され、制御量が算出される。絶対値ブロックABS38は、交流電圧Vacの絶対値を算出する。加算器ブロック39は、交流電圧Vacの絶対値と、加算器ブロック37によって算出された制御量とを加算することにより、出力電圧Voutに相当する電圧指令値を算出する。1/Nブロック1/N40と、乗算器ブロック41とは、変調率MRを算出する。1/Nブロック40は、電圧指令値の逆数を算出する。乗算器ブロック41は、上記逆数に、入力電圧Vinに相当する直流電圧Vdcを掛ける。この結果、変調率MRが算出される。変調率MRは、パルス幅変調ブロックPWM43に入力される。パルス幅変調ブロック43は、変調率MRに応じたデューティ信号をスイッチ素子Qaに供給する。さらに、降圧制御ブロック30は、直流電圧Vdcと交流電圧Vacとの関係に応じて比例積分制御の実行期間を制御する第1の切替制御ブロックSWC144を備える。第1の切替制御ブロック44は、交流電圧Vacの絶対値が直流電圧Vdcより大きいとき、コンバータ回路14による降圧作用を活性化する。すなわち|Vac|>Vdcのとき、パルス幅変調ブロック43をオンON状態として、コンバータ回路14が比例積分制御によって制御されることを許容する。これにより平滑コンデンサCsの電圧が降圧され、直流電源4に供給される。一方、第1の切替制御ブロック44は、交流電圧Vacの絶対値が直流電圧Vdcより小さいとき、コンバータ回路14による降圧作用を停止する。すなわち|Vac|<Vdcのとき、第1の切替制御ブロック44は、パルス幅変調ブロック43をオフOFF状態とし、コンバータ回路14が比例積分制御によって制御されることを禁止する。このとき、スイッチ素子Qaは、オンON状態に固定される。第1の切替制御ブロック44は、交流電圧Vacが直流電圧Vdcより低いとき、コンバータ回路14による降圧のためのスイッチングを停止する降圧停止手段を提供する。これにより、コンバータ回路14は、|Vac|>Vdcのときだけ平滑コンデンサCsの電圧を降圧することにより直流電圧Vdcを供給する。|Vac|<Vdcのとき、コンバータ回路14の直流側の出力には、スイッチ素子Qaを通して直流電圧Vdcが供給される。なお、|Vac|=Vdcのときには、パルス幅変調ブロック43はオン状態またはオフ状態の状態におくことができる。降圧制御ブロック30は、交流電圧Vacが直流電圧Vdcより高いとき、系統3から直流電源4に直流電力を供給するようにコンバータ回路14を比例積分制御によって制御する比例積分制御手段を提供する。制御装置15は、インバータ回路13を制御するインバータ制御手段としてのインバータ制御ブロック50を備える。インバータ制御ブロック50は、系統3の交流電圧Vacが直流電源4の直流電圧Vdcより低いとき、ノーマルコイルLnに流れる電流ILを目標値ILに基づいて設定された上限値と下限値との間に制御するヒステリシス制御を実行する。インバータ制御ブロック50は、ヒステリシス制御を実行するヒステリシス制御手段を提供するためのブロック群53-58を備える。ブロック群53-58は、検出電流ILが目標電流ILに追従して変化するように、インバータ回路13のスイッチ素子Q1-Q4を駆動する。設定ブロックCRH53は、ヒステリシス幅を設定する。設定ブロック53は、ヒステリシス制御のための上限値と下限値とを設定する。上限値と下限値とは、目標電流ILの近傍に設定される。上限値と下限値との間がヒステリシス幅に相当する。ヒステリシス制御ブロックHYS54は、検出電流ILと、上限値と、下限値とを入力する。ヒステリシス制御ブロック54は、検出電流ILが上限値と下限値との間に維持されるように、スイッチング信号を出力する。ヒステリシス制御ブロック54は、検出電流ILが上限値または下限値に到達するごとに、正転対のスイッチング素子Q1、Q4と反転対のスイッチング素子Q2、Q3とが反転するようにスイッチング信号を出力する。より具体的には、検出電流ILが上限値に到達すると、スイッチング素子Q1およびQ4をオン状態とし、スイッチ素子Q2およびQ3をオフ状態とするスイッチング信号を出力する。検出電流ILが下限値に到達すると、スイッチング素子Q2およびQ3をオン状態とし、スイッチ素子Q1およびQ4をオフ状態とするスイッチング信号を出力する。ヒステリシス制御ブロック54に関連するブロック53-58およびブロック60は、系統3の電流を滑らかな正弦波に変調するために、かつ、系統3の交流電力を直流電力に変換するために、インバータ回路13を制御するインバータ制御手段を提供する。選択ブロック55は、ヒステリシス制御ブロック54からの信号と、後述する極性制御ブロックPSC59からの信号とのいずれかを選択する。デッドタイム付加ブロック56は、選択ブロック55を通過したスイッチング信号に、デッドタイムを付加して、スイッチ素子Q1およびQ4の駆動信号を出力する。反転ブロックINV57は、選択ブロック55を通過したスイッチング信号を反転する。デッドタイム付加ブロック58は、反転ブロック57によって反転されたスイッチング信号に、デッドタイムを付加して、スイッチ素子Q2およびQ3の駆動信号を出力する。極性制御ブロック59は、交流電圧Vacの極性に応じて反転するスイッチング信号を出力する。すなわち、交流電圧Vacがゼロ以上のとき、スイッチ素子Q1およびQ4をオン状態とし、スイッチ素子Q2およびQ3をオフ状態とするスイッチング信号を出力する。また、交流電圧Vacがゼロ未満のとき、スイッチ素子Q2およびQ3をオン状態とし、スイッチ素子Q1およびQ4をオフ状態とするスイッチング信号を出力する。極性制御ブロック59は、系統3の交流電力を直流電力に変換するためだけにインバータ回路13を制御する極性制御手段を提供する。極性制御ブロック59は、交流電圧Vacが直流電圧Vdcより高いとき、系統3の交流電力を直流電力に変換するようにインバータ回路13を制御する極性制御手段を提供する。さらに、インバータ制御ブロック50は、直流電圧Vdcと交流電圧Vacとの関係に応じてヒステリシス制御の実行期間を制御する第2の切替制御ブロックSWC260を備える。第2の切替制御ブロック60は、インバータ回路13を、高速スイッチング状態と、低速スイッチング状態とに切替える切替手段でもある。高速スイッチング状態では、インバータ回路13は、正弦波を出力するためにヒステリシス制御される。低速スイッチング状態では、インバータ回路13は、系統3の交流電力を全波整流して出力するために交流電圧Vacの極性に応じて制御される。第2の切替制御ブロック60は、交流電圧Vacの絶対値が直流電圧Vdcより大きいとき、すなわち|Vac|>Vdcのとき、極性制御ブロック59の出力だけによってインバータ回路13が制御されることを許容する。このとき、第2の切替制御ブロック60は、ヒステリシス制御ブロック54の出力によってインバータ回路13が制御されることを禁止する。これにより、|Vac|>Vdcのとき、インバータ回路13は、系統3の交流電力を全波整流した電圧をコンバータ回路14に供給する。このとき、コンバータ回路14は、インバータ回路13によって全波整流された直流電力を降圧し、直流電源4に供給する。一方、第2の切替制御ブロック60は、交流電圧Vacの絶対値が直流電圧Vdcより小さいとき、すなわち|Vac|<Vdcのとき、ヒステリシス制御ブロック54の出力だけによってインバータ回路13が制御されることを許容する。このとき、第2の切替制御ブロック60は、極性制御ブロック59の出力によってインバータ回路13が制御されることを禁止する。これにより、|Vac|<Vdcのとき、インバータ回路13は、系統3の交流電圧をヒステリシス制御によって昇圧し、コンバータ回路14に供給する。このとき、コンバータ回路14は、インバータ回路13によって昇圧され、かつ全波整流された直流電力を、変調することなく、直流電源4に供給する。なお、|Vac|=Vdcのときには、ヒステリシス制御ブロック54または極性制御ブロック59によってインバータ回路13を制御することができる。図2は、Vacは交流電圧を示し、Vdcは直流電圧を示す。Vcsは、平滑コンデンサCsの電圧を示す。コンバータ回路14の作動状態CONVは、スイッチQaがPWM駆動によってスイッチングされている状態Qa:PWMと、スイッチQaがオンON状態に固定されている状態Qa:ONとを示す。インバータ回路13の作動状態INVは、ヒステリシス制御HYSと、整流回路としての極性制御PSCとを示す。Iacは、交流電流を示す。スイッチ素子Qaのスイッチング信号は、ONとOFFとの間を交互に切り替えられる。スイッチ素子Q1、Q4のスイッチング信号とスイッチ素子Q2、Q3のスイッチング信号も、ONとOFFとの間を交互に切替えられる。交流電圧Vacの絶対値が直流電圧Vdcより小さい期間t0-t1、およびt2-t3においては、インバータ回路13は、ヒステリシス制御ブロック54から供給されるスイッチング信号によって制御される。交流電流Iacは、インバータ回路13によって交流電圧Vacに同期して正弦波状に制御される。このとき、降圧制御ブロック30は、スイッチ素子Qaをオン状態に固定する。すなわち、コンバータ回路14はスイッチング駆動されず、直結状態に制御される。よって、インバータ回路13だけによって昇圧作用と直交変換とが提供される。このため、平滑コンデンサCsの両端には、直流電圧Vdcに相当する電圧が現れる。交流電圧Vacの絶対値が直流電圧Vdcより大きい期間t1-t2、t3-t4においては、インバータ回路13は、極性制御ブロック59から供給されるスイッチング信号によって制御される。交流電圧Vacの極性は、期間t1-t2においては正である。交流電圧Vacの極性は、期間t3-t4においては負である。このような交流電圧Vacの極性の反転に応じて、期間t1-t2におけるインバータ回路13のスイッチング状態と、期間t3-t4におけるインバータ回路13のスイッチング状態とは、反転した関係にある。よって、インバータ回路13の交直変換機能だけが利用される。このとき、コンバータ回路14は、降圧制御ブロック30によって比例積分制御される。このため、平滑コンデンサCsの両端の電圧は、コンバータ回路14によって降圧され、直流電源4に供給される。このとき、交流電流Iacは、コンバータ回路14によって交流電圧Vacに同期して正弦波状に制御される。このとき、インバータ回路13によって直交変換が提供され、コンバータ回路14によって降圧作用が提供される。このため、平滑コンデンサCsの両端には、交流電圧Vacに追従する電圧が現れる。図3に示すように、この実施形態によると、交流電流Iacの高調波成分が十分に抑制される。交流電圧Vacが直流電圧Vdcより低いときには、コンバータ回路14のスイッチングを停止し、ヒステリシス制御されるインバータ回路13INVHYSによって直流電力の変調と、直交変換とを実行している。このため、コンバータ回路14のスイッチング回数が抑制される。この結果、コンバータ回路14に起因する高調波を抑制することができる。また、交流電圧Vacが直流電圧Vdcより低いときには、ヒステリシス制御によるスイッチング回数は比較的少ない。このため、インバータ回路13に起因する高調波が抑制される。交流電圧Vacが直流電圧Vdcより高いときには、極性制御されるインバータ回路13によって交直変換を実行し、比例積分制御されるコンバータ回路14CONVPIによって直流電力を降圧している。このとき、インバータ回路13の交直変換機能だけが利用されるから、インバータ回路13のスイッチング回数が抑制される。この結果、インバータ回路13に起因する高調波を抑制することができる。また、コンバータ回路14とインバータ回路13との両方がノーマルコイルLnに流れる電流ILに応じて制御される。このため、コンバータ回路14とインバータ回路13との両方を、交流端11に近い電流ILに応じて制御することができる。この結果、交流端11において正弦波に近い電流を流すことができ、系統3の電力品質を高くすることができる。図4は、比較例の交流電流Iacを示す。この比較例では、第1実施形態のインバータ回路13のためのヒステリシス制御に代えて比例積分制御を採用した。さらに、この比較例では、第1実施形態のコンバータ回路14のための比例積分制御に代えてヒステリシス制御を採用した。比較例では、交流電流Iacに大きい高調波成分が現れている。この実施形態によると、交流電圧Vacと直流電圧Vdcとの高低関係に基づいて、インバータ回路13のヒステリシス制御と、コンバータ回路14の比例積分制御とが切替えられる。さらに、ヒステリシス制御と比例積分制御とは、それらの両方がノーマルコイルLnの電流に応じて実行される。ノーマルコイルLnの電流は、系統3の交流電流に近いから、ノーマルコイルLnの電流が目標値に制御されることによって、系統3の交流電流Iacの高調波成分を抑制することができる。交流電圧Vacが直流電圧Vdcより高いとき、すなわちヒステリシス制御が実行されない期間においては、インバータ回路13は、交直変換を実行するように交流電力の極性に応じてスイッチングされる。このため、インバータ回路13のスイッチングを抑制することができる。交流電圧Vacが直流電圧Vdcより低いとき、すなわち比例積分制御が実行されない期間においては、コンバータ回路14による降圧のためのスイッチングが停止される。このため、コンバータ回路14のスイッチングを抑制することができる。第2実施形態図5に示すように、この実施形態では、第1の切替制御ブロック244と第2の切替制御ブロック260とが採用されている。第1の切替制御ブロック244は、コンバータ回路14の比例積分制御の開始時期を早め、かつ、その終了時期を遅くするように構成されている。このために、切替制御ブロック244は、直流電圧Vdcよりわずかに小さい補正値Vdc-を採用する。降圧制御ブロック30は、直流電圧Vdcに基づいて、補正値Vdc-を設定する補正ブロック245を備えることができる。すなわち|Vac|>Vdc-のとき、第1の切替制御ブロック244は、パルス幅変調ブロック43をオンON状態として、コンバータ回路14が比例積分制御によって制御されることを許容する。一方、|Vac|<Vdc-のとき、第1の切替制御ブロック244は、パルス幅変調ブロック43をオフOFF状態とし、コンバータ回路14が比例積分制御によって制御されることを禁止する。このとき、スイッチ素子Qaは、オンON状態に固定される。第2の切替制御ブロック260は、インバータ回路13のヒステリシス制御の開始時期を早め、かつ、その終了時期を遅くするように構成されている。このために、切替制御ブロック260は、直流電圧Vdcよりわずかに大きい補正値Vdcを採用する。インバータ制御ブロック50は、直流電圧Vdcに基づいて、補正値Vdcを設定する補正ブロック261を備えることができる。すなわち|Vac|>Vdcのとき、極性制御ブロック59の出力だけによってインバータ回路13が制御されることを許容する。一方、|Vac|<Vdcのとき、第2の切替制御ブロック260は、ヒステリシス制御ブロック54の出力だけによってインバータ回路13が制御されることを許容する。図6において、コンバータ回路14のための比例積分制御は、時刻t11から時刻t22の期間、および時刻t31から時刻t42の期間において実行される。つまり、比例積分制御の開始時期は、|Vac|が上昇してVdcにまで到達する時刻t1、t3より早い時刻t11、t31にずれている。また、比例積分制御の終了時期は、|Vac|が下降してVdcにまで到達する時刻t2、t4より遅い時刻t22、t42にずれている。インバータ回路13のためのヒステリシス制御は、時刻t12までの期間、時刻t21から時刻t32の間、および時刻t41からの期間において実行される。つまり、ヒステリシス制御の終了時期は、|Vac|が上昇してVdcにまで到達する時刻t1、t3より遅い時刻t12、t32にずれている。また、ヒステリシス制御の開始時期は、|Vac|が下降してVdcにまで到達する時刻t2、t4より早い時刻t21、t41にずれている。この結果、時刻t11と時刻t12との間、時刻t21と時刻t22との間、時刻t31と時刻t32との間、および時刻t41と時刻t42との間においては、コンバータ回路14が比例積分制御によってスイッチング駆動されるととともに、同時に、インバータ回路13がヒステリシス制御によってスイッチング駆動される。つまり、コンバータ回路14の比例積分制御と、インバータ回路13のヒステリシス制御との間の切替え時に、それら両方の制御が重畳して実行される期間が設けられる。図7に示すように、この実施形態では、交流電流Iacの高調波成分が抑制される。特に、ヒステリシス制御と比例積分制御との切替わりの過渡期における高調波成分が抑制される。|Vac|がVdcを下回るときにインバータ回路13のヒステリシス制御INVHYSが実行される。また、|Vac|がVdcを上回るときに、コンバータ回路14の比例積分制御CONVPIが実行される。さらに、それら2つの制御の切り替わりの過渡期においては、インバータ回路13のヒステリシス制御INVHYSと、コンバータ回路14の比例積分制御CONVPIとが同時に実行される重畳制御TROVLが実行される。ブロック244、245、260、261は、ヒステリシス制御だけが実行される期間と比例積分制御だけが実行される期間との間に、ヒステリシス制御と比例積分制御との両方が実行される期間を設定する設定手段を提供する。設定手段は、ヒステリシス制御と比例積分制御との両方が実行される期間を設けるために、交流電圧Vacが直流電圧Vdcより高い期間より長い期間にわたって比例積分制御を実行させる。さらに、設定手段は、交流電圧Vacが直流電圧Vdcより低い期間より長い期間にわたってヒステリシス制御を実行させる。この実施形態によると、ヒステリシス制御と比例積分制御との両方が実行される期間が設定される。すなわち、インバータ回路がヒステリシス制御されると同時に、コンバータ回路が比例積分制御される期間が設けられる。この結果、ヒステリシス制御と比例積分制御との間の切替わりの過渡期において、系統3の交流電流Iacの高調波成分を抑制することができる。第3実施形態図8に示すように、この実施形態では、コンバータ回路314が採用されている。コンバータ回路314は、スイッチ素子QaとリアクトルLrとに並列に接続されたダイオードD2を備える。ダイオードD2のアノードは、リアクトルLrの直流側に接続され、カソードは、平滑コンデンサCsの正極側に接続されている。この構成によると、コンバータ回路14によるスイッチングからインバータ回路13によるスイッチングに切り替わった際に、直流電源4の電圧がダイオードD2によって平滑コンデンサCsに供給される。したがって、平滑コンデンサCsの電圧が直流電圧Vdcに維持される。この結果、コンバータ回路14によるスイッチングからインバータ回路13によるスイッチングに切り替わった際に、交流電流Iacの歪みが抑制される。第4実施形態図9に示すように、この実施形態では、直流電源4から系統3へ電力を出力する逆潮流機能を備える。上記実施形態では、電力システム2は、系統3から直流電源4へ電力を受ける機能だけを備えていた。これに代えて、この実施形態では、電力システム2は、さらに、系統3から直流電源4へ電力供給を受ける機能と、直流電源4から系統3へ電力を出力する機能との両方向の機能を有している。インバータ回路13は、コンバータ回路14から供給される直流電力を交流電力に変換可能な双方向型のインバータ回路13である。電力変換装置1は、直流電源4から供給される直流電圧を昇圧しインバータ回路13に供給可能な昇降圧型のコンバータ回路414を備える。コンバータ回路414は、ロワアームを提供するスイッチ素子Qbを備える。制御装置15は、降圧駆動のための降圧制御ブロックCONVDW30およびインバータ回路13のための制御ブロックINVHYS50に加えて、さらに昇圧駆動のための昇圧制御ブロックCONVUP70を備える。降圧制御ブロック30と昇圧制御ブロック70とは、コンバータ回路14を制御するためのコンバータ制御手段を提供する。昇圧制御ブロック70は、直流電源4から系統3へ給電する場合に、系統3の交流電圧Vacが直流電源4の直流電圧Vdcより高いとき、コンバータ回路14を昇圧作動させる。昇圧制御ブロック70は、ノーマルコイルLnに流れる電流ILを目標値に制御する昇圧のための比例積分制御によって、コンバータ回路14を昇圧作動させる。昇圧制御ブロック70は、直流電源4から系統3への電力供給を可能とするために、コンバータ回路414を昇圧回路として機能させる。昇圧制御ブロック70は、比例積分制御を提供するためのブロック群71-83を備える。これらのブロック群7183は、上述のブロック群31-43に対応する機能を提供する。コンバータ回路414が昇圧回路として機能するとき、入力電圧Vinと出力電圧Voutとの関係は、Vout=T/T-Ton×Vinによって表すことができる。ここで、Tは、スイッチ素子Qbのスイッチング周期である。Tonは、スイッチ素子Qbのオン期間である。Vinは直流電圧Vdcであり、Voutは平滑コンデンサCsの端子電圧である。さらに、Ton/T=MRとすると、上式は、MR=1-Vin/Voutと変形することができる。ここで、MRは、変調率と呼ばれる。ブロック群71-83は、この変調率MRを算出し、変調率に応じたデューティ信号によりスイッチ素子Qbを駆動する。昇圧制御ブロック70においては、1-Nブロック82によって、変調率MRが算出される。さらに、昇圧制御ブロック70は、直流電圧Vdcと交流電圧Vacとの関係に応じて比例積分制御の実行期間を制御する第3の切替制御ブロックSWC384を備える。昇圧制御ブロック70は、直流電圧Vdcに基づいて、補正値Vdc-を設定する補正ブロック85を備えることができる。第3の切替制御ブロック84は、交流電圧Vacの絶対値が直流電圧Vdc-より大きいとき、すなわち|Vac|>Vdc-のとき、パルス幅変調ブロック83をオンON状態として、コンバータ回路414が比例積分制御によって制御されることを許容する。一方、第3の切替制御ブロック84は、交流電圧Vacの絶対値が直流電圧Vdc-より小さいとき、コンバータ回路414による昇圧作用を停止する。すなわち|Vac|<Vdc-のとき、第3の切替制御ブロック84は、スイッチ素子QbをオフOFF状態に固定することにより、パルス幅変調ブロック83をオフOFF状態とする。すなわち、|Vac|<Vdc-のとき、第3の切替制御ブロック84は、コンバータ回路414が比例積分制御によって制御されることを禁止する。第3の切替制御ブロック84は、直流電源4から系統3へ給電する場合に、交流電圧Vacが直流電圧Vdcより低いとき、コンバータ回路414による昇圧のためのスイッチングを停止する昇圧停止手段を提供する。これにより、コンバータ回路414は、|Vac|>Vdc-のときだけ、直流電圧Vdcを昇圧し、昇圧された電圧を平滑コンデンサCsに供給する。|Vac|<Vdc-のとき、コンバータ回路414の出力、すなわち平滑コンデンサCsには、ダイオードD2を通して直流電圧Vdcが供給される。なお、|Vac|=Vdc-のときには、パルス幅変調ブロック83はオン状態またはオフ状態の状態におくことができる。昇圧制御ブロック70は、交流電圧Vacが直流電圧Vdcより高いとき、系統3に交流電力を出力するようにコンバータ回路414を比例積分制御によって制御する比例積分制御手段を提供する。昇圧制御ブロック70に属するブロック71-83、84、85は、昇圧のための比例積分制御を実行する昇圧比例積分制御手段を提供する。制御装置15は、系統3から直流電源4へ電力供給を受ける機能と、直流電源4から系統3へ電力を出力する機能とを切換える第4の切替制御ブロックSWC490を備える。第4の切替制御ブロック90は、系統3から直流電源4へ電力供給を受けるとき、制御ブロック30、50を活性化する。第4の切替制御ブロック90は、直流電源4から系統3へ電力を出力するとき、制御ブロック70、50を活性化する。この実施形態によると、直流電源4の電圧を昇圧してインバータ回路13に供給し、インバータ回路13によって直交変換された交流電力を系統3へ供給することができる。さらに、直流電源4から系統3へ電力を供給する場合にも、昇圧のための比例積分制御は、ノーマルコイルLnの電流に応じて実行される。よって、系統3の交流電流の高調波成分を抑制することができる。他の実施形態以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることなく、本発明の主旨を逸脱しない範囲において種々変形して実施することが可能である。上記実施形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものである。例えば、制御装置が提供する手段と機能は、ソフトウェアのみ、ハードウェアのみ、あるいはそれらの組合せによって提供することができる。例えば、制御装置をアナログ回路によって構成してもよい。また、上記実施形態では、ヒステリシス制御の開始時期を早くずらす補正処理、比例積分制御の開始時期を早くずらす補正処理、ヒステリシス制御の終了時期を遅くずらす補正処理、および比例積分制御の終了時期を遅くずらす補正処理を含む4つの補正処理を採用した。これに代えて、ヒステリシス制御と比例積分制御とが同時に実行される期間を設けるように、種々の補正処理の組み合わせを採用してもよい。例えば、設定手段は、ヒステリシス制御と比例積分制御との両方が実行される期間を設けるために、交流電圧Vacが直流電圧Vdcより高い期間より長い期間にわたって比例積分制御を実行させること、または交流電圧Vacが直流電圧Vdcより低い期間より長い期間にわたってヒステリシス制御を実行させることを実行してもよい。これにより、比例積分制御の実行期間、および/またはヒステリシス制御の実行期間が延長されることによって、ヒステリシス制御と比例積分制御との両方が実行される期間が設定される。例えば、ヒステリシス制御の開始時期を早くずらす補正処理、およびヒステリシス制御の終了時期を遅くずらす補正処理を採用してもよい。また、ヒステリシス制御の開始時期を早くずらす補正処理、および比例積分制御の開始時期を早くずらす補正処理を採用してもよい。また、上記実施形態では、直流電圧Vdcを補正した。これに代えて、ヒステリシス制御と比例積分制御との両方が実行される期間を設けるために、交流電圧Vacおよび直流電圧Vdcの少なくとも一方を補正する補正手段を採用することができる。すなわち、交流電圧Vacのみ、または直流電圧Vdcのみを補正してもよい。さらに、上記実施形態では、ヒステリシス制御と比例積分制御とが同時に実行される期間を設けるために、観測値VdcまたはVacを補正する補正処理を実行した。これに代えて、ヒステリシス制御と比例積分制御との間の切替えの過渡時に、ヒステリシス制御と比例積分制御とが同時に実行される期間を設けるように、開始時期を先行させるタイマー処理、または終了時期を遅延させるタイマー処理を実行してもよい。