"電圧駆動型である駆動対象スイッチング素子を駆動するための直流電源を供給する駆動用電源と、この駆動用電源に基づいて交流電流を発生させる交流電流発生手段と、前記交流電流が一次巻線に供給され、二次巻線側に、前記駆動対象スイッチング素子の電位基準出力端子と制御端子との間を接続する電流経路が形成されるトランスと、何れも同一の電圧駆動型であり、前記電流経路内において互いに逆方向となるように挿入される第1及び第2スイッチング素子とを備え、前記第1スイッチング素子及び前記第2スイッチング素子には、互いに逆方向となるダイオードがそれぞれ並列に接続されており、前記第1スイッチング素子及び前記第2スイッチング素子の制御端子は、それぞれ前記二次巻線の一端側と他端側とに接続され、前記第1スイッチング素子は、前記二次巻線に発生する交流電圧が一方の極性となって自身の制御端子に印加される電圧が閾値を跨いで変化することに伴い導通状態が変化し、前記第2スイッチング素子は、前記二次巻線に発生する交流電圧が他方の極性となって自身の制御端子に印加される電圧が閾値を跨いで変化することに伴い導通状態が変化し、前記第1及び第2スイッチング素子の何れかがターンオンすることで、前記電流経路の電流が前記駆動対象スイッチング素子をターンオンさせる方向に流れると、当該素子の制御端子-電位基準出力端子間の電圧が変化することに連動して、前記第1及び第2スイッチング素子のうちターンオン状態にあるものがターンオフに転じることで、前記制御端子の電位をクランプすることを特徴とする半導体スイッチング素子の駆動回路。前記駆動用電源の電圧と、前記トランスの巻数比とは、前記二次巻線に発生する最大電圧が、駆動対象スイッチング素子の制御端子-電位基準出力端子間に印加するターンオン電圧と、前記第1スイッチング素子及び前記第2スイッチング素子の閾値電圧と、前記第1スイッチング素子及び前記第2スイッチング素子に並列接続されているダイオードの順方向電圧との和になるように設定されていることを特徴とする請求項1記載の半導体スイッチング素子の駆動回路。前記第1スイッチング素子は、前記二次巻線の一端側と前記駆動対象スイッチング素子の制御端子との間に挿入され、前記第2スイッチング素子は、前記二次巻線の他端側と前記駆動対象スイッチング素子の電位基準出力端子との間に挿入されていることを特徴とする請求項1又は2記載の半導体スイッチング素子の駆動回路。前記第1及び第2スイッチング素子は、NチャネルMOSFETで構成され、前記第1スイッチング素子のゲートは前記二次巻線の一端に接続され、ソースは前記駆動対象スイッチング素子の制御端子に接続され、ドレインは抵抗素子を介して前記二次巻線の一端に接続されており、前記第2スイッチング素子のゲートは前記二次巻線の他端に接続され、ソースは前記駆動対象スイッチング素子の電位基準出力端子に接続され、ドレインは、抵抗素子を介して前記二次巻線の他端に接続されていることを特徴とする請求項3記載の半導体スイッチング素子の駆動回路。前記第1及び第2スイッチング素子は、PチャネルMOSFETで構成され、前記第1スイッチング素子のゲートは前記駆動対象スイッチング素子の制御端子に接続され、ドレインは抵抗素子を介して前記駆動対象スイッチング素子の制御端子に接続され、ソースは前記二次巻線の一端に接続されており、前記第2スイッチング素子のゲートは前記駆動対象スイッチング素子の電位基準出力端子に接続され、ドレインは抵抗素子を介して前記電位基準出力端子に接続され、ソースは前記二次巻線の他端に接続されていることを特徴とする請求項3記載の半導体スイッチング素子の駆動回路。前記第1及び第2スイッチング素子は、前記二次巻線の一端側と前記駆動対象スイッチング素子の制御端子との間に直列に挿入されていることを特徴とする請求項1又は2記載の半導体スイッチング素子の駆動回路。前記第1及び第2スイッチング素子は、NチャネルMOSFETで構成され、前記第1スイッチング素子のソースは、前記駆動対象スイッチング素子の制御端子に接続され、ゲートは、前記二次巻線の一端側に接続され、前記第2スイッチング素子のソースは、前記二次巻線の一端側に接続され、ゲートは、前記二次巻線の他端側に接続され、前記第1スイッチング素子,並びに前記第2スイッチング素子のドレインは、抵抗素子を介して接続されていることを特徴とする請求項6記載の半導体スイッチング素子の駆動回路。前記第1及び第2スイッチング素子は、PチャネルMOSFETで構成され、前記第1スイッチング素子のソースは、前記駆動対象スイッチング素子の出力端子に接続され、ゲートは、前記二次巻線の一端側に接続され、前記第2スイッチング素子のソースは、前記二次巻線の一端側に接続され、ゲートは、前記二次巻線の他端側に接続され、前記第1スイッチング素子,並びに前記第2スイッチング素子のドレインは、抵抗素子を介して接続されていることを特徴とする請求項6記載の半導体スイッチング素子の駆動回路。前記交流電流発生手段は、4つのスイッチング素子で構成されるHブリッジ回路と、前記4つのスイッチング素子によるスイッチングを制御する制御回路とで構成されていることを特徴とする請求項1ないし8の何れかに記載の半導体スイッチング素子の駆動回路。ところで、例えばパワーMOSFET等のパワー系スイッチング素子については、動作時の安全性を確保するためノーマリーオフとなるように駆動制御することが求められている。シリコン系のMOSFETに比較すると大幅に低損失化が可能な次世代デバイスである、SiC炭化ケイ素-JジャンクションFETやGaN窒化ガリウム-FETではノーマリーオフを実現することができる。しかしながら、これらのFETはSiのパワーMOSFETがゲートに10~20Vの電圧を印加できるのに対し、数V例えば、2~3V程度しか電圧をかけられないものが多い。そのようなデバイスでは高い電圧で駆動することができず、その結果高速にスイッチングさせることが難しい。上記のようなパワーデバイスを用いてブリッジ回路を構成する際に、特許文献1を適用することを想定すると、パルストランスの二次側の電圧はツェナーダイオードのツェナー電圧によって規定されるため、ゲート電圧を低く設定することに限界があり、適用が困難である。また、パルストランスの一次側に2つのゲート駆動用電源が必要となるので、一般的な駆動回路よりもコストが上昇することが問題となる。本発明は上記事情に鑑みてなされたものであり、その目的は、駆動電圧の印加に制限があるスイッチング素子を、アイソレーションを図りつつ高速にスイッチングできる半導体スイッチング素子の駆動回路を提供することにある。請求項1記載の半導体スイッチング素子の駆動回路によれば、トランスの二次巻線側において、駆動対象スイッチング素子を含む電流経路に、互いに逆方向に挿入される第1スイッチング素子,並びに第2スイッチング素子を備え、トランスの一次巻線には、交流電流発生手段により発生させた交流電流を供給する。すると、二次巻線に交流電圧が誘起され、第1スイッチング素子は、前記交流電圧が一方の極性となり自身の制御端子に印加される電圧が閾値を跨いで変化すると導通状態が変化し、第2スイッチング素子は、前記交流電圧が他方の極性となり自身の制御端子に印加される電圧が閾値を跨いで変化すると導通状態が変化する。第1スイッチング素子がターンオンした場合は、第2スイッチング素子に並列接続されているダイオードを介して二次巻線側の電流経路に電流が流れ、逆に第2スイッチング素子がターンオンした場合は、第1スイッチング素子に並列接続されているダイオードを介して前記電流経路に電流が流れる。そして、第1,第2スイッチング素子の一方がターンオンした場合は、駆動対象スイッチング素子の制御端子以下、駆動制御端子と称すを充電する方向に電流が流れ、他方がターンオンした場合は、駆動制御端子を放電する方向に電流が流れる。この場合、第1及び第2スイッチング素子の何れかがターンオンすることで、電流経路の電流が駆動対象スイッチング素子をターンオンさせる方向に流れると、駆動制御端子-電位基準出力端子間の電圧が変化することに連動して、第1及び第2スイッチング素子の内ターンオン状態にあるものがターンオフに転じ、駆動制御端子の電位をクランプする。尚、電位基準出力端子とは、制御端子に電圧を印加して電圧駆動型のスイッチング素子をターンオンさせる際に、上記印加電圧の電位基準となる出力端子を言うものとする例えば、MOSFETであればソースとなる。すなわち、トランスの二次側に誘起される電圧によって第1及び第2スイッチング素子を排他的にターンオンさせて、駆動制御端子を充電又は放電させる電流経路を形成することができる。そして、駆動対象スイッチング素子をターンオンさせる際には、駆動制御端子の電位が変化することに連動して、第1及び第2スイッチング素子の内ターンオン状態にあるものがターンオフに転じることで、特許文献1のようにツェナーダイオードを使用することなく、より低い電圧で駆動制御端子の電位をクランプすることができる。請求項2記載の半導体スイッチング素子の駆動回路によれば、駆動用電源の電圧と、トランスの巻数比とを、二次巻線に発生する最大電圧が、駆動制御端子-電位基準出力端子間に印加するターンオン電圧と、第1及び第2スイッチング素子の閾値電圧と、第1及び第2スイッチング素子に並列接続されているダイオードの順方向電圧との和になるように設定する。したがって、第1,第2スイッチング素子の何れかがターンオンした状態で、駆動対象スイッチング素子をターンオンさせる駆動制御端子の電圧が所期の値となるように調整できる。請求項3記載の半導体スイッチング素子の駆動回路によれば、第1スイッチング素子を、二次巻線の一端側と駆動制御端子との間に挿入し、第2スイッチング素子を、二次巻線の他端側と駆動対象スイッチング素子の電位基準出力端子との間に挿入する。したがって、二次巻線側における交流電圧の極性変化に伴い第1,第2スイッチング素子の制御端子-電位基準出力端子間の電圧が変化することでそれぞれが交互にオンして、駆動制御端子を充電させる電流と、放電させる電流とを流すことができる。この場合、請求項4記載の半導体スイッチング素子の駆動回路によれば、第1及び第2スイッチング素子をNチャネルMOSFETで構成する。すると、二次巻線に出力される電圧が一方の極性になる期間に、第1スイッチング素子のゲート-ソース間電圧Vgsが閾値電圧を超えれば、第1スイッチング素子がターンオンして駆動制御端子を充電する。その充電に伴い駆動制御端子-電位基準出力端子間の電圧が上昇すると、連動して上記ゲート-ソース間電圧Vgsが低下するので、第1スイッチング素子がターンオフして充電が停止する。一方、二次巻線に出力される電圧が他方の極性になる期間に、第2スイッチング素子のゲート-ソース間電圧Vgsが閾値電圧を超えれば、第2スイッチング素子がターンオンして駆動制御端子を放電する。その放電に伴い駆動制御端子-電位基準出力端子間の電圧が低下すると、連動して上記ゲート-ソース間電圧Vgsが低下するので、第2スイッチング素子がターンオフして放電が停止する。したがって、充電により駆動制御端子の電位を上昇させる場合と、放電により駆動制御端子の電位を上昇させる場合との何れについても、電圧をクランプすることができる。また、請求項5記載の半導体スイッチング素子の駆動回路によれば、第1及び第2スイッチング素子をPチャネルMOSFETで構成する。この場合は、二次巻線に出力される電圧が一方の極性になる期間は第2スイッチング素子がターンオンして駆動制御端子を充電し、二次巻線に出力される電圧が他方の極性になる期間は第1スイッチング素子がターンオンして駆動制御端子を放電する。したがって、請求項4と同様の効果が得られる。請求項6記載の半導体スイッチング素子の駆動回路によれば、第1及び第2スイッチング素子を、二次巻線の一端側と駆動制御端子との間に直列に挿入する。この場合も、二次巻線側における交流電圧の極性変化に伴い第1,第2スイッチング素子が交互にオンして、駆動制御端子を充電させる電流と、放電させる電流とを流すことができる。そして、請求項7記載の半導体スイッチング素子の駆動回路によれば、第1及び第2スイッチング素子をNチャネルMOSFETで構成する。この場合、第1スイッチング素子の作用は請求項4と同様になるが、第2スイッチング素子のゲート-ソース間電圧Vgsは、二次巻線に発生する電圧の逆相となる。したがって、第2スイッチング素子のゲート-ソース間に高い電圧をかけ続けることとなり、駆動制御端子を放電させる抵抗成分が請求項4の場合よりも小さくなり、その分だけ駆動対象スイッチング素子のスイッチングが高速になる。また、抵抗素子を1つだけ用いて電流経路を構成できる。また、請求項8記載の半導体スイッチング素子の駆動回路によれば、第1及び第2スイッチング素子をPチャネルMOSFETで構成する。この場合も、二次巻線に出力される電圧が一方の極性になる期間は第2スイッチング素子がターンオンして駆動制御端子を充電し、二次巻線に出力される電圧が他方の極性になる期間は第1スイッチング素子がターンオンして駆動制御端子を放電する。したがって、請求項7と同様の効果が得られる。請求項9記載の半導体スイッチング素子の駆動回路によれば、交流電流発生手段を、4つのスイッチング素子で構成されるHブリッジ回路と、それら4つのスイッチング素子によるスイッチングを制御する制御回路とで構成する。したがって、Hブリッジ回路を介してトランスの一次巻線に交流電流を発生させることができる。第1実施例以下、第1実施例について図1ないし図4を参照して説明する。図1は、例えばNチャネルFETを駆動するための駆動回路を示す。尚、NチャネルFET1については、FETをMOS構造に限定する意図ではないが、図中では便宜上MOSFETのシンボルで図示している。NチャネルFET1駆動対象スイッチング素子は、例えばインバータ回路のようなブリッジ回路においてハイサイド上アームに配置されているもので、駆動回路2は、NチャネルFET1のゲート-ソース間に接続されている。駆動回路2は、ゲート駆動用電源3により供給される電源VGに基づいて、NチャネルMOSFET2のゲート制御端子,ソース電位基準出力端子間に駆動電圧を印加して、前記ゲートに充放電電流を供給する。尚、図1に示すスイッチのシンボルとダイオードとの並列回路は、実体としては例えばNチャネルMOSFETダイオードは寄生ダイオードであるが、説明を簡単にするため上記のシンボルで示している。ゲート駆動用電源3には、スイッチS1及びS2通電用スイッチング素子の直列回路と、スイッチS3及びS4通電用スイッチング素子の直列回路とが並列に接続されており、これらはHブリッジ回路交流電流発生手段4を構成している。そして、スイッチS1及びS2の共通接続点とスイッチS3及びS4の共通接続点との間には、トランスTr1の一次巻線N1が接続されている。スイッチS1~S4のスイッチング制御は、図示しない制御回路によって行われる。トランスTr1の二次巻線N2の一端は、抵抗素子Rg1,NチャネルMOSFET_Sg1第1スイッチング素子のドレイン-ソースを介してNチャネルFET1のゲートに接続されている。NチャネルMOSFET_Sg1のゲートは、二次巻線N2の一端に接続されている。また、二次巻線N2の他端は、抵抗素子Rg2,NチャネルMOSFET_Sg2第2スイッチング素子のドレイン-ソースを介してNチャネルFET1のソースに接続されている。NチャネルMOSFET_Sg2のゲートは、二次巻線N2の他端に接続されている。すなわち、二次巻線N2側には、抵抗素子Rg1,NチャネルMOSFET_Sg1,抵抗素子Rg2,NチャネルMOSFET_Sg2を介して、NチャネルFET1のゲート-ソースとの間に電流経路5が形成されている。尚、トランスTr1の一次巻線N1,二次巻線N2は同相結合である。次に、本実施例の作用について図2ないし図4を参照して説明する。図2は、制御回路によって行われるスイッチS1~S4のオンオフ切替えと、各部の電圧,電流波形を示すタイミングチャートである。また図3は、NチャネルFET1をターンオンさせる場合のスイッチS1~S4の切替え順序と、それに伴う電流の流れを示したものである。<NチャネルFET1のターンオン>図3において、先ず1図2~図4中の丸数字を、括弧付き数字で示す初期状態として、スイッチS2,S4がオンしており、トランスTr1の一次巻線N1には電流I_N1が負方向に流れて、NチャネルFET1はターンオフ状態にあるとする。また、NチャネルMOSFETのゲート-ソース間電圧Vgsは負電位になっている。ここから、2スイッチS2をターンオフすると、一次側電流I_N1は、一次巻線N1,スイッチS1のダイオード,ゲート駆動用電源3,スイッチS4,一次巻線N1の経路で流れる。この時の電流変化によって、二次巻線N2には、電源電圧VGにダイオードの順方向電圧Vfを加えたものに、トランスTrの巻数比N1/N2に応じた電圧V_N2=VGVf/N1/N2...1が誘起される。ここで、二次巻線N2の電圧V_N2は、NチャネルMOSFET_Sg1,Sg2のゲート-ソース間電圧をそれぞれVgs_sg1,Vgs_sg2とすると、V_N2=VgsVgs_sg1-Vgs_sg2...2となっている。電圧V_N2の上昇により、ゲート-ソース間電圧Vgs_sg1が閾値を超えると、NチャネルMOSFET_Sg1がターンオンして、NチャネルMOSFET_Sg2の寄生ダイオードを介して二次巻線N2に電流が流れ、NチャネルFET1のゲートを充電する。NチャネルFET1のゲートが充電されてゲート-ソース間電圧Vgsが上昇すると、それに連動してゲート-ソース間電圧Vgs_sg1が低下する。そして、閾値を下回るとNチャネルMOSFET_Sg1はターンオフするので、NチャネルFET1のゲート電位は上昇を停止する。3この時点でNチャネルFET1のゲートの充電が完了し、NチャネルFET1はターンオン状態となる。その後、4電流I_N1がゼロになると、二次巻線N2の電圧V_N2もゼロになる。次に、5スイッチS1をターンオンすると、1次側電流I_N1は、ゲート駆動用電源3,スイッチS1,一次巻線N1,スイッチS4,ゲート駆動用電源3の経路で流れて極性が反転する。この時の電流変化によって、二次巻線N2の電圧V_N2は、V_N2=VG/N1/N2...3となる。それから、6スイッチS4をターンオフすると、1次側電流I_N1は、一次巻線N1,スイッチS3のダイオード,スイッチS1,一次巻線N1の閉ループを流れ、7スイッチS3をターンオンすると、上記経路中のスイッチS3のダイオードに替えてスイッチS3を介して電流が流れる。以上でNチャネルFET1のターンオンシーケンスが完了するが、5~7については、以下に示すターンオフシーケンスに繋ぐためのプロセスである。ここで、ゲート駆動用電源3の電圧VGと巻数比N1/N2とを、二次巻線N2に発生する最大電圧が、NチャネルFET1をターンオンさせるゲート-ソース間電圧Vgsと、NチャネルMOSFET_Sg1,Sg2の閾値電圧と、NチャネルMOSFET_Sg1,Sg2に並列接続されているダイオードの順方向電圧Vfとの和になるように設定しておくことで、1式と2式とが等しくなるのでこのとき2式の右辺第3項はVfに置き換わる、過不足の無い電圧を付与することができる。<NチャネルFET1のターンオフ>図4において、1上記のようにNチャネルFET1がターンオンしている状態から、2スイッチS1をターンオフすると、一次側電流I_N1は、一次巻線N1,スイッチS3,ゲート駆動用電源3,スイッチS2のダイオード,一次巻線N1の経路で流れる。この時の電流変化によって、二次巻線N2には、電圧V_N2=-VGVf/N1/N2...4が誘起される。この時、NチャネルMOSFET_Sg2のゲート電位が上昇するので、ゲート-ソース間電圧Vgs_sg2が閾値を超えると、NチャネルMOSFET_Sg2がターンオンする。そして、NチャネルMOSFET_Sg1の寄生ダイオードを介して二次巻線N2に電流が流れ、NチャネルFET1のゲートを放電する。NチャネルFET1のゲートが放電されてゲート-ソース間電圧Vgsが低下すると、それに連動してゲート-ソース間電圧Vgs_sg2が低下する。そして、閾値を下回るとNチャネルMOSFET_Sg2はターンオフして、NチャネルFET1のゲート電位は低下を停止する。3この時点でNチャネルFET1のゲートの放電が完了し、NチャネルFET1はターンオフ状態となる。その後、4電流I_N1がゼロになると、二次巻線N2の電圧V_N2もゼロになる。次に、5スイッチS2をターンオンすると、1次側電流I_N1は、ゲート駆動用電源3,スイッチS3,一次巻線N1,スイッチS2,ゲート駆動用電源3の経路で流れて極性が反転する。この時の電流変化によって、二次巻線N2の電圧V_N2は、V_N2=-VG/N1/N2...5となる。それから、6スイッチS3をターンオフすると、1次側電流I_N1は、一次巻線N1,スイッチS2,スイッチS4のダイオード,一次巻線N1の閉ループを流れ、7スイッチS4をターンオンすると、上記経路中のスイッチS4のダイオードに替えてスイッチS4を介して電流が流れる。以上でNチャネルFET1のターンオフシーケンスが完了する。この場合の5~7は、やはりターンオンシーケンスに繋ぐためのプロセスである。結果として、図2に示すように、ターンオンシーケンスの場合と、ターンオフシーケンスの場合とで、駆動回路2の回路動作は対称となっている。以上のように本実施例によれば、駆動回路2を構成するトランスTrの二次巻線N2側において、NチャネルFET1を含む電流経路5に、互いに逆方向に挿入されるNチャネルMOSFET_Sg1,Sg2を備え、トランスの一次巻線には、Hブリッジ回路4により発生させた交流電流を供給する。すると、二次巻線N2に交流電圧V_N2が誘起され、NチャネルMOSFET_Sg1は、交流電圧V_N2が一方の極性となり自身のゲートにソース基準で印加される電圧が閾値を超えるとターンオンし、NチャネルFET1のゲートに充電電流を流してターンオンさせる。また、NチャネルMOSFET_Sg2は、交流電圧V_N2が他方の極性となり自身のゲートに印加される電圧が閾値を超えるとターンオンし、NチャネルFET1のゲートから放電電流を流してターンオフさせる。すなわち、トランスTr1の二次側に誘起される電圧V_N2により、NチャネルMOSFETSg1,Sg2を排他的にターンオンさせて、NチャネルFET1のゲートを充電又は放電させる電流経路を形成できる。そして、NチャネルFET1をターンオンさせる際には、そのゲート電位が変化することに連動して、NチャネルMOSFET_Sg1がターンオフに転じるので、ツェナーダイオードを使用することなく、より低い電圧でNチャネルFET1のデート電位をクランプできる。したがって、トランスTr1によりNチャネルFET1と駆動回路2とのアイソレーションを図り、且つNチャネルFET1のゲート電位を制限しながら高速にターンオン,ターンオフさせることが可能となる。この場合、電圧VGと巻数比N1/N2とを、二次巻線N2に発生する最大電圧が、NチャネルFET1をターンオンさせるゲート-ソース間電圧Vgsと、NチャネルMOSFET_Sg1,Sg2の閾値電圧と、これらに並列接続されているダイオードの順方向電圧Vfとの和になるように設定するので、2次側電圧V_N2を過不足なく発生させることができる。そして、制御回路がスイッチS1~SS4をスイッチング制御することで、Hブリッジ回路4によりトランスTr1の一次巻線N1に交流電流を供給することができる。第2実施例図5ないし図8は第2実施例であり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第2実施例の駆動回路11は、トランスTr1の二次側において、NチャネルMOSFET_Sg2が挿入されている位置が相違しており、ソースが二次巻線N2の一端に接続され、ドレインは抵抗素子Rg1に接続されている。すなわち、NチャネルMOSFET_Sg1,Sg2は、抵抗素子Rg1を介して、互いに逆方向に直列接続されている。尚、抵抗素子Rg2は削除されており、これにより、2次側の電流経路12が構成されている。次に、第2実施例の作用について説明する。図6ないし図8は、第1実施例の図2ないし図4相当図である。NチャネルFET1のターンオンシーケンス,及びターンオフシーケンスについて、Hブリッジ回路4におけるスイッチS1~S4の制御タイミングは第1実施例と全く同様であり、それに伴う二次側のNチャネルMOSFET_Sg1による作用も、第1実施例と全く同様となる。第1実施例と相違しているのは、図6に示すNチャネルMOSFET_Sg2のゲート-ソース間電圧Vgs_sg2であり、この場合、2次側電圧V_N2の逆相となる。その結果、図8に示すターンオフシーケンスの2,3,5では、NチャネルMOSFET_Sg2がオン状態を維持することになる。したがって、第1実施例とは異なり、NチャネルFET1のターンオフ時にゲート-ソース間電圧Vgsをクランプする作用はないが、ターンオフ時のゲート電圧制御は不要であるから問題ない。また、ゲート-ソース間電圧Vgs_sg2を高い電圧に維持した状態がより長く続くので、放電電流を流す経路の抵抗値が低くなり、その分だけターンオフ速度が速くなる可能性がある。以上のように第2実施例によれば、NチャネルMOSFET_Sg1,Sg2を、二次巻線N2の一端側とNチャネルFET1のゲートとの間に直列に挿入するので、この場合も、二次巻線N2側における交流電圧の極性変化に伴いNチャネルMOSFET_Sg1,Sg2が交互にオンして、上記ゲートを充電させる電流と、放電させる電流とを流すことができる。そして、この構成では、抵抗素子Rg2が不要となるので、電流経路12における電力消費を第1実施例よりも低減できる。第3実施例図9は第3実施例であり、第1又は第2実施例と異なる部分のみ説明する。第3実施例は、NチャネルMOSFET_Sg1,Sg2を、PチャネルMOSFET_Sg1’,Sg2’第1,第2スイッチング素子に置き換えたものであり、図9aは第1実施例に対応する駆動回路2Pの構成、図9bは第2実施例に対応する駆動回路11Pの構成を示す。図9aに示す駆動回路2Pでは、PチャネルMOSFET_Sg1’,Sg2’のソースが、それぞれ二次巻線N2の一端,他端に接続されており、ドレインは、それぞれ抵抗素子Rg1,Rg2を介して自身のゲートとNチャネルFET1のゲート,ソースに接続されている。この場合、図2に示すターンオン動作2の期間にPチャネルMOSFET_Sg1’のソース電位が上昇してVgs_sg1’がしきい値を下回ると、PチャネルMOSFET_Sg1’がターンオンしてNチャネルFET1のゲートを充電し、ターンオンさせる。また、図2に示すターンオフ動作2の期間にPチャネルMOSFET_Sg2’のソース電位が上昇してVgs_sg2’がしきい値を下回ると、PチャネルMOSFET_Sg2’がターンオンしてNチャネルFET1のゲートを放電し、ターンオフさせる。また、図9bに示す駆動回路11Pでは、PチャネルMOSFET_Sg1’がPチャネルMOSFET_Sg2’と直列に接続されており、PチャネルMOSFET_Sg1’のドレインは抵抗素子Rg2に、ソースはNチャネルFET1のソースに接続されている。PチャネルMOSFET_Sg1’のゲートは、二次巻線N2の一端側PチャネルMOSFET_Sg2’のソースが接続されている側に、PチャネルMOSFET_Sg2’のゲートは、二次巻線N2の他端側に接続されている。この場合、図6に示すターンオン動作2の期間にPチャネルMOSFET_Sg1’のゲート電位が低下してVgs_sg1’がしきい値を下回ると、PチャネルMOSFET_Sg1’がターンオンしてNチャネルFET1のゲートを充電し、ターンオンさせる。また、図6に示すターンオフ動作2の期間にPチャネルMOSFET_Sg2’のデート電位が低下してVgs_sg2’がしきい値を下回ると、PチャネルMOSFET_Sg2’がターンオンしてNチャネルFET1のゲートを放電し、ターンオフさせる。以上のように第3実施例によれば、第1及び第2スイッチング素子をPチャネルMOSFET_Sg1,Sg2で構成した場合でも、第1,第2実施例と同様の効果が得られる。本発明は上記し、又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。スイッチング素子S1~S4については、並列接続されているダイオードは不要である。交流電流発生手段はHブリッジ回路に限ることなく、トランスTr1の一次巻線N1に交流電流を供給可能な構成であれば良い。駆動対象スイッチング素子は、MOSFETやMISFET,JFETやHEMTHighElectronMobilityTransistorなどであっても良い。駆動対象スイッチング素子は、インバータ回路のハイサイドに配置されるものに限らず、ブリッジ回路において、高電位点と低電位点との間に接続されるもので、且つ駆動対象スイッチング素子と駆動回路とを絶縁する必要があるものに適用が可能である。"