第1の信号が入力される第1の入力ノードと第1の出力ノードとの間に設けられる第1の抵抗素子と、前記第1の信号と位相が90度異なる第2の信号が入力される第2の入力ノードと第2の出力ノードとの間に設けられる第2の抵抗素子と、前記第1の出力ノードに一端が接続される第1のキャパシターと、前記第2の出力ノードに一端が接続される第2のキャパシターと、前記第1の出力ノードと前記第2の出力ノードとの間に設けられる演算トランスコンダクタンス増幅器で構成される中心周波数シフト回路と、前記中心周波数シフト回路及びトランスコンダクタンスの調整対象となる調整対象回路に対して、トランスコンダクタンス調整信号を出力する調整信号生成回路とを含み、前記調整信号生成回路は、前記第2の信号と前記第1の出力ノードから出力される第1の出力信号とに基づいて、又は前記第1の信号と前記第2の出力ノードから出力される第2の出力信号とに基づいて、又は前記第1の信号と前記第1の出力信号とに基づいて、又は前記第2の信号と前記第2の出力信号とに基づいて、前記トランスコンダクタンス調整信号を生成することを特徴とするトランスコンダクタンス調整回路。請求項1において、前記中心周波数シフト回路は、第1の演算トランスコンダクタンス増幅器と第2の演算トランスコンダクタンス増幅器とを有し、前記第1の演算トランスコンダクタンス増幅器は、反転及び非反転のいずれか一方の極性の入力端子に入力される前記第1の出力信号に基づいて第1の出力電流を出力し、前記第2の演算トランスコンダクタンス増幅器は、前記第1の出力信号が入力される前記入力端子と異なる極性の入力端子に入力される前記第2の出力信号に基づいて第2の出力電流を出力し、前記第1の出力電流により前記第2のキャパシターが充電されることで、前記第2の出力信号が出力され、前記第2の出力電流により前記第1のキャパシターが充電されることで、前記第1の出力信号が出力されることを特徴とするトランスコンダクタンス調整回路。請求項2において、前記調整信号生成回路は、前記第1の信号と前記第2の出力信号とが入力され、又は前記第2の信号と前記第1の出力信号とが入力されるミキサーと、前記ミキサーの出力を平滑する平滑回路とを有し、前記調整信号生成回路は、前記平滑回路の出力に基づいて、前記トランスコンダクタンス調整信号を生成することを特徴とするトランスコンダクタンス調整回路。請求項3において、前記調整信号生成回路は、前記平滑回路の出力信号と基準電圧信号との差分信号を生成する差分信号生成回路を有し、前記調整信号生成回路は、前記差分信号に基づいて、前記トランスコンダクタンス調整信号を生成することを特徴とするトランスコンダクタンス調整回路。請求項4において、前記調整信号生成回路は、一方の入力端子が第1の直流電圧レベルに設定され、他方の入力端子が第2の直流電圧レベルに設定され、前記基準電圧信号を出力する第2のミキサーを有することを特徴とするトランスコンダクタンス調整回路。請求項5において、前記調整信号生成回路は、前記差分信号生成回路からの前記差分信号を積算し、積算電圧を生成する積算回路を有することを特徴とするトランスコンダクタンス調整回路。請求項6において、前記調整信号生成回路は、前記積算回路からの前記積算電圧に基づいて補正電流を生成する補正電流生成回路と、基準バイアス電流を生成する基準バイアス電流生成回路と、前記補正電流と前記基準バイアス電流とを加算する電流加算回路とを有し、前記調整信号生成回路は、前記電流加算回路により加算された電流に基づいて、前記トランスコンダクタンス調整信号を出力することを特徴とするトランスコンダクタンス調整回路。請求項2において、前記調整信号生成回路は、前記第1の信号と前記第1の出力信号との位相、又は前記第2の信号と前記第2の出力信号との位相を比較する位相比較回路を有し、前記調整信号生成回路は、前記位相比較回路の位相比較結果に基づいて、前記トランスコンダクタンス調整信号を生成することを特徴とするトランスコンダクタンス調整回路。請求項1乃至8のいずれかにおいて、前記第1の抵抗素子及び前記第2の抵抗素子は、受動抵抗素子により構成されることを特徴とするトランスコンダクタンス調整回路。請求項9において、前記第1の信号及び前記第2の信号を生成するレファレンス信号生成回路を含み、前記レファレンス信号生成回路は、前記第1の信号又は前記第2の信号と位相が異なる第3の信号を出力し、前記調整信号生成回路は、前記第3の信号と前記第1の出力信号とに基づいて、又は前記第3の信号と前記第2の出力信号とに基づいて、前記第1の抵抗素子、前記第2の抵抗素子及び前記調整対象回路に対して抵抗値を調整する信号を出力することを特徴とするトランスコンダクタンス調整回路。請求項1乃至8のいずれかにおいて、前記第1の抵抗素子及び前記第2の抵抗素子は、演算トランスコンダクタンス増幅器により構成されることを特徴とするトランスコンダクタンス調整回路。請求項1乃至11のいずれかに記載のトランスコンダクタンス調整回路と、前記調整対象回路とを含むことを特徴とする回路装置。請求項12において、前記調整対象回路は、演算トランスコンダクタンス増幅器により構成される複素フィルター回路であって、前記トランスコンダクタンス調整信号に基づいて、前記演算トランスコンダクタンス増幅器のトランスコンダクタンスが調整されることを特徴とする回路装置。請求項12又は13に記載の回路装置を含むことを特徴とする電子機器。本発明の幾つかの態様によれば、トランスコンダクタンスを精度良く調整することができるトランスコンダクタンス調整回路、回路装置及び電子機器等を提供できる。本発明の一態様は、第1の信号が入力される第1の入力ノードと第1の出力ノードとの間に設けられる第1の抵抗素子と、前記第1の信号と位相が90度異なる第2の信号が入力される第2の入力ノードと第2の出力ノードとの間に設けられる第2の抵抗素子と、前記第1の出力ノードに一端が接続される第1のキャパシターと、前記第2の出力ノードに一端が接続される第2のキャパシターと、前記第1の出力ノードと前記第2の出力ノードとの間に設けられる演算トランスコンダクタンス増幅器で構成される中心周波数シフト回路と、前記中心周波数シフト回路及びトランスコンダクタンスの調整対象となる調整対象回路に対して、トランスコンダクタンス調整信号を出力する調整信号生成回路とを含み、前記調整信号生成回路は、前記第2の信号と前記第1の出力ノードから出力される第1の出力信号とに基づいて、又は前記第1の信号と前記第2の出力ノードから出力される第2の出力信号とに基づいて、又は前記第1の信号と前記第1の出力信号とに基づいて、又は前記第2の信号と前記第2の出力信号とに基づいて、前記トランスコンダクタンス調整信号を生成するトランスコンダクタンス調整回路に関係する。本発明の一態様によれば、トランスコンダクタンス調整回路は、1次複素バンドパスフィルターを含み、例えば第2の信号と第1の出力信号等の位相差を検出し、検出された位相差に基づいてトランスコンダクタンス調整信号を出力することで、調整対象回路のトランスコンダクタンスを調整することができる。その結果、例えば複素フィルター回路などの調整対象回路において、製造ばらつきや電源電圧、温度の変動などによるフィルター特性の変動を精度良く補償することなどが可能になる。また本発明の一態様では、前記中心周波数シフト回路は、第1の演算トランスコンダクタンス増幅器と第2の演算トランスコンダクタンス増幅器とを有し、前記第1の演算トランスコンダクタンス増幅器は、反転及び非反転のいずれか一方の極性の入力端子に入力される前記第1の出力信号に基づいて第1の出力電流を出力し、前記第2の演算トランスコンダクタンス増幅器は、前記第1の出力信号が入力される前記入力端子と異なる極性の入力端子に入力される前記第2の出力信号に基づいて第2の出力電流を出力し、前記第1の出力電流により前記第2のキャパシターが充電されることで、前記第2の出力信号が出力され、前記第2の出力電流により前記第1のキャパシターが充電されることで、前記第1の出力信号が出力されてもよい。このようにすれば、第1の信号の系統のローパスフィルターと第2の信号の系統のローパスフィルターとを、互いに極性の異なる2つの演算トランスコンダクタンス増幅器を介して接続することで、中心周波数をシフトさせることができる。即ち、ローパスフィルターから1次複素バンドパスフィルターを構成することができる。また本発明の一態様では、前記調整信号生成回路は、前記第1の信号と前記第2の出力信号とが入力され、又は前記第2の信号と前記第1の出力信号とが入力されるミキサーと、前記ミキサーの出力を平滑する平滑回路とを有し、前記調整信号生成回路は、前記平滑回路の出力に基づいて、前記トランスコンダクタンス調整信号を生成してもよい。このようにすれば、平滑回路は、例えば第1の信号と第2の出力信号との位相差に応じた電圧レベルを出力するから、調整信号生成回路は、2つの信号の位相差に基づいて、トランスコンダクタンス調整信号を生成することができる。また本発明の一態様では、前記調整信号生成回路は、前記平滑回路の出力信号と基準電圧信号との差分信号を生成する差分信号生成回路を有し、前記調整信号生成回路は、前記差分信号に基づいて、前記トランスコンダクタンス調整信号を生成してもよい。このようにすれば、平滑回路の出力信号からミキサーに起因する製造ばらつきや電源電圧、温度の変動などによる信号レベルの変動分を差し引くことができるから、調整信号生成回路は、2つの信号の位相差を精度良く検出することができる。その結果、調整対象回路のトランスコンダクタンスを精度良く調整することなどが可能になる。また本発明の一態様では、前記調整信号生成回路は、一方の入力端子が第1の直流電圧レベルに設定され、他方の入力端子が第2の直流電圧レベルに設定され、前記基準電圧信号を出力する第2のミキサーを有してもよい。このようにすれば、第2のミキサーが出力する基準電圧信号は、製造ばらつきや電源電圧、温度の変動などによる信号レベルの変動を含んでいるから、平滑回路の出力信号と基準電圧信号との差分をとることで、信号レベルの変動分を差し引くことができる。また本発明の一態様では、前記調整信号生成回路は、前記差分信号生成回路からの前記差分信号を積算し、積算電圧を生成する積算回路を有してもよい。このようにすれば、調整信号生成回路は、積算回路により保持される積算電圧に基づいてトランスコンダクタンス調整信号を生成することができる。また本発明の一態様では、前記調整信号生成回路は、前記積算回路からの前記積算電圧に基づいて補正電流を生成する補正電流生成回路と、基準バイアス電流を生成する基準バイアス電流生成回路と、前記補正電流と前記基準バイアス電流とを加算する電流加算回路とを有し、前記調整信号生成回路は、前記電流加算回路により加算された電流に基づいて、前記トランスコンダクタンス調整信号を出力してもよい。このようにすれば、調整信号生成回路は、製造ばらつきや電源電圧、温度の変動などが無い場合の所望のトランスコンダクタンス値に対応する電流値を基準バイアス電流の電流値に設定し、補正電流の電流値を調整することでトランスコンダクタンスを所望の値に補正することができる。また本発明の一態様では、前記調整信号生成回路は、前記第1の信号と前記第1の出力信号との位相、又は前記第2の信号と前記第2の出力信号との位相を比較する位相比較回路を有し、前記調整信号生成回路は、前記位相比較回路の位相比較結果に基づいて、前記トランスコンダクタンス調整信号を生成してもよい。このようにすれば、調整信号生成回路は、位相比較回路により、例えば第1の信号と第1の出力信号との位相差を精度良く検出することができるから、調整対象回路のトランスコンダクタンスを精度良く調整することなどが可能になる。また本発明の一態様では、前記第1の抵抗素子及び前記第2の抵抗素子は、受動抵抗素子により構成されてもよい。このようにすれば、第1、第2の抵抗素子を例えばポリシリコン薄膜などを用いた受動抵抗素子により構成することができるから、線形性の良い抵抗素子を構成することが可能になる。その結果、調整対象回路のトランスコンダクタンスを精度良く調整することなどが可能になる。また本発明の一態様では、前記第1の信号及び前記第2の信号を生成するレファレンス信号生成回路を含み、前記レファレンス信号生成回路は、前記第1の信号又は前記第2の信号と位相が異なる第3の信号を出力し、前記調整信号生成回路は、前記第3の信号と前記第1の出力信号とに基づいて、又は前記第3の信号と前記第2の出力信号とに基づいて、前記第1の抵抗素子、前記第2の抵抗素子及び前記調整対象回路に対して抵抗値を調整する信号を出力してもよい。このようにすれば、調整信号生成回路は、例えば第3の信号と第1の出力信号等に基づいて、例えば複素フィルター回路などの調整対象回路に含まれる抵抗素子の抵抗値を調整することができるから、複素フィルター回路の帯域幅などの特性を補正することができる。また本発明の一態様では、前記第1の抵抗素子及び前記第2の抵抗素子は、演算トランスコンダクタンス増幅器により構成されてもよい。このようにすれば、受動抵抗素子を用いずにトランジスターなどの能動素子で抵抗素子を構成することができる。本発明の他の態様は、上記いずれかに記載のトランスコンダクタンス調整回路と、前記調整対象回路とを含む回路装置に関係する。また本発明の他の態様では、前記調整対象回路は、演算トランスコンダクタンス増幅器により構成される複素フィルター回路であって、前記トランスコンダクタンス調整信号に基づいて、前記演算トランスコンダクタンス増幅器のトランスコンダクタンスが調整されてもよい。このようにすれば、複素フィルター回路の演算トランスコンダクタンス増幅器のトランスコンダクタンスを調整することで、複素フィルター回路のフィルター特性のずれを精度良く補正することなどができる。その結果、例えば無線回路などの回路装置において、より安定で確実な無線通信を実現することなどが可能になる。本発明の他の態様は、上記いずれかに記載の回路装置を含む電子機器に関係する。以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。1.トランスコンダクタンス調整回路図1に本実施形態のトランスコンダクタンス調整回路100の第1の構成例を示す。第1の構成例は、第1、第2の抵抗素子RA1、RA2、第1、第2のキャパシターCA1、CA2、中心周波数シフト回路110及び調整信号生成回路120を含む。なお、本実施形態のトランスコンダクタンス調整回路は図1の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。本実施形態のトランスコンダクタンス調整回路100によれば、後述するように、無線回路等に用いられる複素フィルター回路の特性を決定する要素であるトランスコンダクタンスを調整することで、トランスコンダクタンス及び受動素子の製造ばらつきや電源電圧、温度の変動などによるフィルター特性の設計値からの変動ずれを補正することができる。第1の入力ノードNA1には第1の信号Iが入力され、第2の入力ノードNA2には第1の信号Iと位相が90度異なる第2の信号Qが入力される。具体的には、例えば第1の信号Iが時間tの関数としてcosωtと表現される場合には、第2の信号Qはsinωtと表現される。ここでωは第1、第2の信号I、Qの角周波数である。第1の出力ノードNB1からは第1の出力信号OIが出力され、第2の出力ノードNB2からは第2の出力信号OQが出力される。第1の抵抗素子RA1は、第1の入力ノードNA1と第1の出力ノードNB1との間に設けられる。また、第2の抵抗素子RA2は、第2の入力ノードNA2と第2の出力ノードNB2との間に設けられる。これら第1、第2の抵抗素子RA1、RA2は、例えばポリシリコン薄膜などを用いた受動抵抗素子により構成されてもよいし、後述するように演算トランスコンダクタンス増幅器OTA:OperationalTransconductanceAmplifierにより構成されてもよい。なお、抵抗素子の特性の線形性の点からは、受動抵抗素子の方が望ましい。第1のキャパシターCA1は、一端が第1の出力ノードNB1に接続され、他端が例えば共通電位ノードVCOMに接続される。また、第2のキャパシターCA2は、一端が第2の出力ノードNB2に接続され、他端が例えば共通電位ノードVCOMに接続される。これら第1、第2のキャパシターCA1、CA2は、例えばMIMMetalInsulatorMetal構造により構成することができる。中心周波数シフト回路110は、第1の出力ノードNB1と第2の出力ノードNB2との間に設けられる第1、第2の演算トランスコンダクタンス増幅器OTA1、OTA2で構成される。第1の信号Iの系統のローパスフィルターRA1とCA1と第2の信号Qの系統のローパスフィルターRA2とCA2とを互いに極性の異なる1対のOTA1つは正極性、他方は負極性を介して接続することで、中心周波数ω0だけ周波数特性をシフトさせて、バンドパスフィルター1次複素BPFを得ることができる。ここで、OTA1、OTA2のトランスコンダクタンス値をgmとし、キャパシターCA1、CA2の容量値をCとすると、中心周波数ω0は、ω0=gm/Cで与えられる。この回路の動作原理については、公知文献PietroAndreaniACMOSgmCPolyphaseFilterwithHighImageBandRejectionESSCIRC200026thEuropeanSolidStateCircuitsConferenceに詳細に述べられている。例えば図1では、OTA1は、正極性であって、非反転入力端子に入力される第1の出力信号OIに基づいて第1の出力電流を出力し、第1の出力電流により第2のキャパシターCA2が充電されることで、第2の出力信号OQが出力される。そしてOTA2は、負極性であって、反転入力端子-に入力される第2の出力信号OQに基づいて第2の出力電流を出力し、第2の出力電流により第1のキャパシターCA1が充電されることで、第1の出力信号OIが出力される。OTA1の非反転入力端子は第1の出力ノードNB1に接続され、その反転入力端子-は共通電位ノードVCOMに接続され、その出力端子は第2の出力ノードNB2に接続される。OTA2の非反転入力端子は共通電位ノードVCOMに接続され、その反転入力端子-は第2の出力ノードNB2に接続され、その出力端子は第1の出力ノードNB1に接続される。OTA1及びOTA2には、調整信号生成回路120からのトランスコンダクタンス調整信号AGM1が入力され、トランスコンダクタンス調整信号AGM1によりOTA1、OTA2のトランスコンダクタンスが調整される。共通電位ノードVCOMは、アナログ信号に対する共通電位アナログ基準電位、アナロググランドノードであって、例えば第1の電源電位低電位側電源電位VSSと第2の電源電位高電位側電源電位VDDとの中間の電位のノードである。調整信号生成回路120は、中心周波数シフト回路110及びトランスコンダクタンスの調整対象となる調整対象回路例えば複素BPF回路200に対して、トランスコンダクタンス調整信号AGM1、AGM2を出力する。AGM1は中心周波数シフト回路110に含まれるOTA1、OTA2のトランスコンダクタンスgmを調整する信号でありAGM2は調整対象回路複素BPF回路200に含まれるOTAのgmを調整する信号である。なお、AGM1とAGM2は、同一の信号とすることもできる。調整信号生成回路120は、第2の信号Qと第1の出力信号OIとに基づいて、或いは、第1の信号Iと第2の出力信号OQとに基づいて、トランスコンダクタンス調整信号AGMを生成する。具体的には、第2の信号Qと第1の出力信号OIとの位相差を検出し、或いは、第1の信号Iと第2の出力信号OQとの位相差を検出し、この位相差に基づいてトランスコンダクタンス調整信号AGMを生成する。なお、後述する第3の構成例図11のように、第1の信号Iと第1の出力信号OIとに基づいて、或いは、第2の信号Qと第2の出力信号OQとに基づいてトランスコンダクタンス調整信号AGMを生成することもできる。調整信号生成回路120は、2つのミキサーMX1、MX2、平滑回路LPF、差分信号生成回路130、積算回路135、補正電流生成回路140、基準バイアス電流生成回路150、電流加算回路160を含む。ミキサーMX1は、第1の信号Iと第2の出力信号OQとが入力され、又は第2の信号Qと第1の出力信号OIとが入力される。このミキサーMX1は、第1の信号Iと第2の出力信号OQとの位相差、或いは第2の信号Qと第1の出力信号OIとの位相差を検出する。平滑回路LPFは、ミキサーMX1からの出力信号を平滑して、交流成分を除去して直流成分を出力する。この直流成分の電圧は、ミキサーMX1に入力される2つの信号例えばQとOIの位相差に依存する。調整信号生成回路120は、平滑回路LPFの出力に基づいて、トランスコンダクタンス調整信号AGMを生成する。なお、2つの信号例えばQとOIの位相差と調整対象回路複素フィルター回路200の特性との関係については、後述する。差分信号生成回路130は、平滑回路LPFの出力信号VAと基準電圧信号VRとの差分に基づいて差分信号電流ID広義には差分信号を生成する。調整信号生成回路120は、差分信号電流IDに基づいて、トランスコンダクタンス調整信号AGM1、AGM2を生成する。第2のミキサーMX2は、一方の入力端子が第1の直流電圧レベルに設定され、他方の入力端子が第2の直流電圧レベルに設定され、基準電圧信号VRを出力する。具体的には、例えば図1に示すように、一方の入力端子が第1の論理レベルLレベル、低電位レベルVLに設定され、他方の入力端子が共通電位VCOMに設定される。共通電位VCOMは、アナログ信号に対する共通電位アナログ基準電位、アナロググランドであって、例えば第1の電源電位低電位側電源電位VSSと第2の電源電位高電位側電源電位VDDとの中間の電位である。ミキサーMX1の出力信号をV1とし、ミキサーMX2の出力信号をV2とすると、V1、V2は次式で与えられる。V1=V0Vt1V2=V02ここで、V0はオフセット電圧であり、ミキサーが理想的な特性であれば0となるが、実際の回路では製造ばらつきによりトランジスターなどの特性が設計値からずれるために、V0は0にはならない。このオフセット電圧V0は、製造ばらつきや電源電圧、温度の変動などに依存して変化する。MX2が出力する基準電圧信号VRは、式2のオフセット電圧V0に相当する。2つのミキサーMX1、MX2を構成するトランジスター及び抵抗素子等の構造やサイズを同一にし、チップ上に隣接して配置すれば、製造ばらつきや電源電圧、温度の変動などによるオフセット電圧V0の変化は、MX1とMX2とで同じものになる。式1のVtは、例えばMX1に入力する第2の信号Qをsinωtとし、第1の出力信号OIをcosωtφとすると、次式で与えられる。Vt=ksin2ωtφ-sinφ3ここで、kはミキサーの特性によって決まる定数であり、φは第1の出力信号OIの第1の信号Iに対する位相差である。平滑回路LPFにより、MX1の出力信号V1の直流成分を取り出すと、平滑回路LPFの出力信号VAは、式1、3より次式で与えられる。VA=V0-ksinφ4差分信号生成回路130により、VAとVR=V0との差VA-VRをとることで、V0に含まれる製造ばらつきや電源電圧、温度の変動などの影響を差し引くことができるから、2つの信号例えばQとOIの位相差φを精度良く検出することができる。図2に、平滑回路LPF、差分信号生成回路130、積算回路135、補正電流生成回路140、電流加算回路160の詳細な構成例を示す。平滑回路LPFは、抵抗素子RP及びキャパシターCPを含み、ミキサーMX1からの出力信号を平滑して、直流成分を出力信号VAとして出力する。差分信号生成回路130は、電圧制御電流源としてOTA5を含み、非反転入力端子に平滑回路LPFの出力信号VAが入力され、反転入力端子-に基準電圧信号VRが入力される。そして差分VA―VRに比例する電流を差分信号電流IDとして出力する。例えば、VAが式4で与えられる場合には、IDは次式で与えられる。ID=-gm5ksinφ5ここでgm5はOTA5のトランスコンダクタンス値である。ID>0の場合には、IDはOTA5から積算回路135に向かって流れ、ID<0の場合には、IDは積算回路135からOTA5に流れ込む。即ち、式5よりφ<0の場合には、ID>0となり、IDは積算回路135のキャパシターCSを充電する。一方、φ>0の場合には、ID<0となり、IDは積算回路135のキャパシターCSを放電する。積算回路135は、キャパシターCSを含み、差分信号電流IDを積算し、積算電圧VSを出力する。積算電圧VSは次式で与えられる。ここでCsはキャパシターCSの容量である。式6から分かるように、IDが正である期間ではVSは時間と共に増加し、IDが負である期間ではVSは時間と共に減少する。そしてIDが0である期間ではVSは一定値に保持される。補正電流生成回路140は、電圧制御電流源としてOTA6を含み、非反転入力端子に積算電圧VSが入力され、反転入力端子-は共通電位VCOMに設定される。そして積算回路135からの積算電圧VSに比例する補正電流ICRを生成する。補正電流ICRは、複素フィルター回路広義には調整対象回路200に含まれるOTAのトランスコンダクタンスgmの設計値からのずれを補正する電流である。補正電流ICRは、OTA6のトランスコンダクタンス値をgm6とすると、次式で与えられる。ICR=gm6VS7基準バイアス電流生成回路150は、基準バイアス電流IREFを生成する。基準バイアス電流IREFは、複素フィルター回路広義には調整対象回路200に含まれるOTAのトランスコンダクタンスgmの設計値を与えるテール電流を生成するための基準となる電流である。すなわち、素子特性、電源電圧、温度が設計値どおりである場合に、OTAのgmの設計値を与えるテール電流を生成するための基準となる電流である。なお、OTAのgmとテール電流との関係については後述する。電流加算回路160は、補正電流ICRと基準バイアス電流IREFとを加算する。補正電流ICRと基準バイアス電流IREFとを加算した電流が、OTAの所望の補正後のgm値を与えるテール電流を生成するための基準となる電流である。具体的には、電流加算回路160は、例えば図2に示すようにN型トランジスターTN4を含む。TN4のドレイン電流IdsはIds=ICRIREFとなるから、TN4のゲートソース間電圧をトランスコンダクタンス調整信号AGMとして出力する。なお、OTAの構成例とトランスコンダクタンス調整信号AGMによるgmの調整については、後述する。図2の電流加算回路160において、カレントミラー回路を付加することにより、2つの異なるトランスコンダクタンス調整信号AGM1、AGM2を出力することができる。図3に複素フィルター回路広義には調整対象回路200の構成例を示す。図3に示す複素フィルター回路200は、抵抗素子R1a~R1d、R2a~R2d、キャパシターC1a、C1b、C3a、C3b、中心周波数シフト回路FRQS1~FRQS4及びインダクター相当回路X1~X4を含む。なお、本実施形態の複素フィルター回路は図3の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。例えば、複素フィルター回路200の次数は4次に限定されるものではなく、他の次数であってもよい。中心周波数シフト回路FRQS1~FRQS4は、2つの演算トランスコンダクタンス増幅器OTAで構成される。上述したように、第1の信号Iの系統のローパスフィルターと第2の信号Qの系統のローパスフィルターとを、互いに極性の異なる1対のOTAを介して接続することで、中心周波数ω0だけ周波数特性をシフトさせることができる。即ち、ローパスフィルターからバンドパスフィルター4次複素BPFを得ることができる。インダクター相当回路X1~X4は、4つの演算トランスコンダクタンス増幅器OTAと1つのキャパシターで構成され、インダクターL2a、L4a、L2b、L4bとして動作する。インダクター相当回路X1~X4に含まれるキャパシターC2a、C4aC2b、C4bの容量値をCxとし、各OTAのトランスコンダクタンス値をgmとすると、各インダクターL2a、L4a、L2b、L4bのインダクタンス値Lは、L=Cx/gm2で与えられる。4つの入力信号IP、IN、QP、QNは互いに位相が異なる信号である。IPとINとは位相が180度異なり、またQPとQNとは位相が180度異なる。すなわちIPとIN及びQPとQNはそれぞれ1対の差動信号を構成する。またIPとQPとは位相が90度異なり、INとQNとは位相が90度異なる。中心周波数シフト回路FRQS1~FRQS4及びインダクター相当回路X1~X4に含まれるOTAは、上述したトランスコンダクタンス調整回路100からのトランスコンダクタンス調整信号AGMに基づいて、トランスコンダクタンス値gm値が調整される。複素フィルター回路200は、バンドパスフィルターとして動作し、その中心周波数をf0とすると、ω0=2×π×f0と各OTAのgm値は次のように設定される。gm1=ω0×CC1a8gm2=ω0×CC2a9gm3=ω0×CC3a10gm4=ω0×CC4a11ここでgm1~gm4は中心周波数シフト回路FRQS1~FRQS4に含まれるOTAのトランスコンダクタンス値であり、CC1a、CC2a、CC3a、CC4aはキャパシターC1a、C2a、C3a、C4aの容量値キャパシタンス値である。回路設計時には、ω0が所望の周波数になるように、各OTAのトランスコンダクタンス値gm1~gm4及び各キャパシターの容量値CC1a、CC2a、CC3a、CC4aが設定される。実際の回路では、製造ばらつきや電源電圧、温度の変動などによってgm又はCが変動し、そのために中心周波数ω0及びBPFの遮断周波数が設計値からずれてしまう。本実施形態のトランスコンダクタンス調整回路100は、1次複素BPFの中心周波数のずれを検出して、このずれを補正するようにOTAのトランスコンダクタンス値gmを調整する回路である。OTAにおいてgmが所望値、即ち設計前提値からずれる原因は、MOSトランジスターのβ又はテール電流ISSがプロセス、電源電圧、周囲温度の変動によって設計前提値からずれることにある。ここで、βはMOSトランジスターの特性を表すパラメーターの1つであり、チャネル幅をW、チャネル長をL、移動度をμ、ゲート酸化膜の単位面積当たりの容量をCoxとすると、次式で与えられる。β=W/LμCox12従って、図3における全てのOTAのgmに何がしかのズレが生じているとすれば、同一集積回路内の近傍に形成された図1のOTA1、OTA2のgmにも同じ原因によって同じ比率でズレが生じているはずである。このように、製造ばらつきや電源電圧、温度の変動などによってトランスコンダクタンス値gm又は容量値Cが変動した場合には、トランスコンダクタンス調整回路100と複素フィルター回路200とは、同じように中心周波数が変動する。なお、トランスコンダクタンス調整回路100の中心周波数と複素フィルター回路200の中心周波数とは同一でなくてもよい。なお、トランスコンダクタンス調整回路100の1次複素BPFは、2次以上の複素BPFであってもよい。また、図3の複素フィルター回路200のように、全差動回路で構成してもよい。図4に、トランスコンダクタンス調整回路100の1次複素BPFを全差動回路で構成した構成例を示す。中心周波数シフト回路110は、1対の全差動型のOTAで構成される。第1の信号IP、INの系統のローパスフィルターと第2の信号QP、QNの系統のローパスフィルターとを互いに極性の異なる1対のOTA1つは正極性、他方は負極性を介して接続することで、中心周波数ω0だけ周波数特性をシフトさせて、バンドパスフィルターを得ることができる。図5A、図5Bは、本実施形態のトランスコンダクタンス調整回路100による中心周波数のずれの検出を説明する図である。図5Aに、トランスコンダクタンス調整回路100図1における第1の出力信号OIの第1、第2の信号I、Qに対する位相差と中心周波数との関係を示す。また、図5Bに、複素フィルター回路200例えば4次複素BPFの周波数特性を示す。バンドパスフィルターの中心周波数の設計値所望値をω0とする。トランスコンダクタンス調整回路100に含まれる1次複素BPFは、図5Aに示すように第1の出力信号OIと第1の信号Iとの位相差は-90度から90度の範囲で変化する。図示していないが、例えば複素フィルター回路200が4次複素BPFである場合には、正の周波数領域では位相差は-360度から360度の範囲で変化する。中心周波数が設計値ω0に一致している場合には、図5AのA1に示すように、周波数ω0で第1の出力信号OIと第1の信号Iとの位相差φは0度になる。また、第2の信号Qの位相は、正の周波数領域では第1の信号Iより90度遅れているから、周波数ω0でOIとQとの位相差は90度になる。この場合の複素フィルター回路200の利得の周波数特性は、図5BのB1に示す特性になる。製造ばらつき等により中心周波数がω1ω1>ω0に変化した場合には、例えば図5AのA2に示すように、周波数ω0でOIとIとの位相差φは0度より大きくなり、またOIとQとの位相差は90度より大きくなる。この場合の複素フィルター回路200の利得の周波数特性は、例えば図5BのB2に示す特性になる。また、製造ばらつき等により中心周波数がω2ω2<ω0に変化した場合には、図5AのA3に示すように、周波数ω0でOIとIとの位相差φは0度より小さくなり、またOIとQとの位相差は90度より小さくなる。この場合の複素フィルター回路200の周波数特性は、図5BのB3に示す特性になる。従って、トランスコンダクタンス調整回路100に周波数ω0の第1、第2の信号I、Qを入力し、差分信号生成回路130の差分信号電流IDに基づいて、複素フィルター回路200の中心周波数が設計値ω0に一致しているか否か、並びに、複素BPF回路200の2つの遮断周波数ωHとωLが設計値に一致しているか否か、を推定することができる。複素BPF回路200とトランスコンダクタンス調整回路100は、同一ICチップ内に形成されている。このため、複素BPF回路200の中心周波数及び2つの遮断周波数ωHとωLの変動原因プロセス変動、電源電圧変動、周囲温度変動はトランスコンダクタンス調整回路に含まれる1次BPFの中心周波数変動原因プロセス変動、電源電圧変動、周囲温度変動に一致する。この事実に基づいて、本実施形態のトランスコンダクタンス調整回路100では、複素BPF回路200における中心周波数変動遮断周波数変動を検出する代わりに、トランスコンダクタンス調整回路100に含まれる1次複素BPFの中心周波数変動を検出し、この検出結果に基づいて、トランスコンダクタンス調整回路100に含まれる1次複素BPF及び複素BPF回路200に含まれる全てのOTAのgm値を設計値に近づけるように調整する。具体的には、差分信号電流IDが0であれば、中心周波数及び2つの遮断周波数ωHとωLは設計値に一致していると判定する。差分信号電流IDが負即ちφ>0であれば、中心周波数はω0より高い方にずれており、差分信号電流IDが正即ちφ<0であれば、中心周波数はω0より低い方にずれていると判定する。なお、図示していないが、第2の出力信号OQの第2の信号Qに対する位相差も、図5AのOIのIに対する位相差と同様になる。従って、OQとIの位相差が中心周波数ω0で90度になるから、OQとIの位相差を比較してもよい。すなわち、ミキサーMX1の入力として、OQとIを用いてもよい。式7に示すように、積算電圧VSが負の場合には、補正電流ICRが負になるから、トランスコンダクタンスgmを減少させる調整を行う。gmが減少することで、中心周波数=gm/Cは低くなり、設計値ω0に近づく。一方、積算電圧VSが正の場合には、補正電流ICRが正になるから、トランスコンダクタンスを増加させる調整を行う。gmが増加することで、中心周波数は高くなり、設計値ω0に近づく。そして中心周波数が設計値ω0に一致した場合には、差分信号電流IDは0になり、それ以降積算電圧VSは一定の電圧に保持されるから、gmも一定値に保持される。なお、トランスコンダクタンス調整信号AGMにより、OTAのgmがどのようにして調整されるかについては、後述する。上述したように、トランスコンダクタンスの調整は、トランスコンダクタンス調整回路100に含まれるOTAだけではなく、複素フィルター回路200に含まれるOTAに対しても同じように行われるから、複素フィルター回路200の中心周波数並びに2つの遮断周波数ωHとωLも設計値に補正される。上述したようにω0=gm/Cの関係があるから、gmを調整することで、キャパシターの容量値Cの変動も含めて中心周波数を補正することができる。例えば容量値Cが設計値のk倍に変化した場合に、gm値も設計値のk倍に調整することで、中心周波数を設計値に補正することができる。また、インダクター相当回路X1~X4図3のインダクタンスと隣接するキャパシターC1a、C3a、C1b、C3bの容量値との積を所定の設計値に保持すれば、複素フィルター回路200の特性は保持される。例えば、X1L2aのインダクタンス値をLL2a、隣接するキャパシターC1a、C3aの容量値をCC1a、CC3aとした場合に、インダクタンス値と容量値との積LL2a×CC1a、LL2a×CC3aを所定の設計値に保持すれば、複素フィルター回路200の特性は保持される。ここで、上述したように、LL2a=CC2a/gm2の関係があるから、LL2a×CC1a=CC2a×CC1a/gm213LL2a×CC3a=CC2a×CC3a/gm214となる。上式から分かるように、容量値が設計値のk倍に変化した場合でも、gm値を設計値のk倍に調整することで、インダクタンス値と容量値との積を一定値に保持することができる。このように本実施形態のトランスコンダクタンス調整回路100によれば、複素フィルター回路広義には調整対象回路200の中心周波数の設計値からのずれを直接検出する代わりに、1次複素BPFの位相誤差を検出し、その検出結果に基づいてOTAのトランスコンダクタンスを調整することで、中心周波数及び伝送特性遮断周波数などの設計値からのずれを補正することができる。その結果、本実施形態のトランスコンダクタンス調整回路を無線機器等に用いた場合には、製造ばらつきや電源電圧、温度の変動などによる中心周波数及び伝送特性の設計値からのずれを、例えば無線通信の開始前に、或いは無線通信中に補正することができるから、より安定で確実な無線通信を実現することなどが可能になる。図6に、演算トランスコンダクタンス増幅器OTAの第1の構成例を示す。なお、本実施形態のOTAは図6の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。図6に示すOTAの第1の構成例は、N型トランジスターTN1、TN2、TN3及びP型トランジスターTP1、TP2を含む。TN1のゲートは非反転入力端子VINに接続され、TN2のゲートは反転入力端子VIN-に接続される。TP1、TP2はカレントミラー回路を構成する。TN1のドレイン、TP1のドレインとゲート、TP2のゲートは共通接続される。また、TN2のドレインとTP2のドレインは共通接続され、さらに電流出力端子IOUTに接続される。TN3は、テール電流ISSの電流源として動作し、ゲートに入力されるトランスコンダクタンス調整信号AGMによりゲートバイアス電圧が調整されることで、テール電流ISSの電流値が調整される。TN3と図2に示す電流加算回路160のTN4とはカレントミラー回路を構成するから、TN3のドレイン電流テール電流ISSの電流値は、TN4のドレイン電流ICRIREFの電流値に比例する。この比例定数は、TN3とTN4のサイズにより決まる。例えばTN3とTN4とのチャネル長が同一である場合には、チャネル幅の比になる。このようにして、OTAのテール電流ISSの電流値はICRIREFに比例するように設定される。OTAのトランスコンダクタンスgmは、テール電流ISSを用いて次式で表される。ここでβは式12で与えられるTN1、TN2の特性パラメーターである。この式15は、例えば公知文献である谷口研二著CMOSアナログ回路入門第4版2006年8月1日、CQ出版P101~P103に導出が与えられている。式15から分かるように、テール電流ISSを調整することで、OTAのgmを調整することができる。上述したように、電流加算回路160に含まれるTN4図2とテール電流源のTN3とはカレントミラー回路を構成するから、TN4のドレイン電流Ids=ICRIREFに比例するテール電流ISSを得ることができる。図7に、演算トランスコンダクタンス増幅器OTAの第2の構成例を示す。なお、本実施形態のOTAは図7の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。図7に示すOTAの第2の構成例では、NM17、NM18は、OTAの入力差動対を構成し、各ゲートが入力端子INN、INPにそれぞれ接続される。PM7、PM8は、負荷電流源を構成し、各ドレインが出力端子OUTP、OUTNにそれぞれ接続される。NM11、NM12は、NM17、NM18に対してそれぞれカスコード接続され、OTAの出力インピーダンスを高くして、負荷の変動の影響を低減する働きをする。NM13、NM14は、テール電流の電流源を構成し、トランスコンダクタンス調整信号AGMによりテール電流が調整される。NM2、NM20、PM5、PM6は、差動増幅器コモンフィードバック回路を構成し、OTAの動作点の直流電位を安定させる働きをする。図8に、ミキサーMX1、MX2の構成例を示す。なお、本実施形態のミキサーMX1、MX2は図8の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。図8に示すミキサーの構成例は、N型トランジスターTB1~TB6、抵抗素子RB1、RB2及び電流源ISを含む。TB1、TB2の各ゲートには入力信号VIN1が入力され、TB3~TB6の各ゲートには、入力信号VIN2が入力される。TB3、TB6の各ドレインの共通接続ノードと、TB4、TB5の各ドレインの共通接続ノードから出力信号VOUTが出力される。図9A、図9Bは、図8に示したミキサーの動作を説明する信号波形である。図9Aは、2つの入力信号VIN1、VIN2が同位相である場合の信号波形である。この場合には、出力信号VOUTは共通電位VCOMに対して正側側の波形になる。一方、VIN1とVINとが90度の位相差をもっている場合には、図9Bに示すように、出力信号VOUTは共通電位VCOMに対して正側側の部分と負側-側の部分をもつ波形になる。例えば、入力信号VIN1を第2の信号Qsinωtとし、入力信号VIN2を第1の出力信号OIcosωtφとした場合には、出力信号VOUTはk×sin2ωtφ-sinφとなる。この出力信号VOUTを平滑回路LPFで平滑して、上式の第2項の直流成分-ksinφを取り出すことができる。平滑回路LPFの遮断周波数は、0と2ωとの間に設定する必要があり、平滑回路を構成するキャパシターと抵抗素子の占有面積の許す範囲で、0に近いことが望ましい。このように、ミキサーの出力信号の直流成分を取り出すことで、ミキサーに入力される2つの信号の位相差に応じた直流信号を生成することができる。この直流信号は、位相差が90度の場合には、0Vになり、それ以外の場合には正又は負になる。図10に、本実施形態のトランスコンダクタンス調整回路100の第2の構成例を示す。第2の構成例は、第1の構成例において、第1、第2の抵抗素子RA1、RA2を演算トランスコンダクタンス増幅器OTA3、OTA4により構成したものである。OTA3、OTA4は、OTA1、OTA2と同様に、トランスコンダクタンス調整信号AGMによりトランスコンダクタンスが調整される。第1の抵抗素子RA1を構成するOTA3は、非反転入力端子と反転出力端子-とが第1の入力ノードNA1に共通接続され、反転入力端子-と非反転出力端子とが第1の出力ノードNB1に共通接続される。第2の抵抗素子RA2を構成するOTA4は、非反転入力端子と反転出力端子-とが第2の入力ノードNA2に共通接続され、反転入力端子-と非反転出力端子とが第2の出力ノードNB2に共通接続される。第2の構成例の動作は、既に説明した第1の構成例の動作と同じであるから、詳細な説明は省略する。第2の構成例によれば、第1の構成例と同様に、第1の出力信号OIと第2の信号Qとの位相差を検出することで、1次複素BPF回路の中心周波数の設計値からのずれを検出し、検出結果に基づいてOTAのトランスコンダクタンスを調整することで、一次複素BPF回路の中心周波数の設計値からのずれ、並びに、複素BPF回路200広義には調整対象回路の中心周波数の設計値からのずれ及び遮断周波数の設計値からのずれを補正することができる。図11に、本実施形態のトランスコンダクタンス調整回路100の第3の構成例を示す。第3の構成例は、調整信号生成回路120において、ミキサーを用いずに、位相比較回路170により位相を比較し、位相比較結果に基づいてトランスコンダクタンス調整信号AGMを生成する。位相比較回路170は、2つの2値化回路BN1、BN2、2つのD型フリップフロップDFF1、DFF2、ANDゲートAD、2つの平滑回路LPF1、LPF2を含む。2値化回路BN1は、第1の信号Iが入力され、2値化した信号をDFF1のクロック端子CKに出力する。また、2値化回路BN2は、第1の出力信号OIが入力され、2値化した信号をDFF2のクロック端子CKに出力する。なお、2値化回路BN1に第2の信号Qが入力され、2値化回路BN2に第2の出力信号OQが入力されてもよい。D型フリップフロップDFF1は、入力端子Dが第2の電源ノード高電位側電源ノードVDDに接続され、出力端子Q1が平滑回路LPF1の入力端子及びANDゲートADの一方の入力端子に接続され、クロック端子CKが2値化回路BN1の出力端子に接続され、リセット端子RがANDゲートADの出力端子に接続される。D型フリップフロップDFF2は、入力端子Dが第2の電源ノード高電位側電源ノードVDDに接続され、出力端子Q2が平滑回路LPF2の入力端子及びANDゲートADの他方の入力端子に接続され、クロック端子CKが2値化回路BN2の出力端子に接続され、リセット端子RがANDゲートADの出力端子に接続される。平滑回路LPF1は、DFF1からの出力を平滑して、平滑された信号VA1を差分信号生成回路130に対して出力する。また、平滑回路LPF2は、DFF2からの出力を平滑して、平滑された信号VA2を差分信号生成回路130に対して出力する。2値化回路BN1、BN2は、例えばコンパレーターであって、アナログ信号を2値化、すなわち0又は1のデジタル信号に変換する。フリップフロップDFF1、DFF2及びANDゲートADは、2つの信号例えばIとOIのうち、どちらの位相がどれだけ進んでいるかを検出する。例えば、第1の信号Iの位相が進んでいる場合には、DFF1の出力端子Q1から位相の進み量に比例した幅のパルスが出力される。DFF1の出力とDFF2の出力をそれぞれ平滑回路LPF1、LPF2により平滑することで、I及びOIの位相の進み量に応じた電圧VA1、VA2が得られる。そして差分信号生成回路130により、VA1とVA2との差分に基づいて差分信号電流IDを生成することができる。第3の構成例では、第1の信号Iと第1の出力信号OIとの位相差又は第2の信号Qと第2の出力信号OQとの位相差を検出する。これは位相比較回路170を用いることで、2つの信号が同位相の場合にVA1とVA2との差分が0になり、これを検出するためである。図5A、図5Bで説明したように、OIとIの位相差が0となる場合に、複素フィルター回路200の中心周波数が設計値所望値ω0になるからである。また、同様にQとOQとの位相差が0となる場合に、複素フィルター回路200の中心周波数が設計値所望値ω0になる。積算回路135により差分信号電流IDを積算し、積算電圧VSに基づいてトランスコンダクタンスが調整されるが、この動作は第1の構成例において説明した動作と同様である。例えばOIとIとの位相差φが0度より大きい場合図5AのA2、すなわちOIの位相の方が進んでいる場合には、積算電圧VSが負になり、負の補正電流ICRを生成することで、トランスコンダクタンスgmを減少させる調整を行う。gmが減少することで、中心周波数=gm/Cは低くなり、設計値ω0に近づく。一方、OIとIとの位相差φが0度より大きい場合図5AのA3、すなわちIの位相の方が進んでいる場合には、積算電圧VSが正になり、正の補正電流ICRを生成することで、トランスコンダクタンスを増加させる調整を行う。gmが増加することで、中心周波数は高くなり、設計値ω0に近づく。そして中心周波数が設計値ω0に一致した場合図5AのA1には、差分信号電流IDは0になり、それ以降積算電圧VSは一定の電圧に保持される。第3の構成例では、2値化回路における2値化の精度を高めることで、より精度の高いトランスコンダクタンスの調整が可能になる。具体的には、例えば2値化回路に用いるコンパレーターのオフセット電圧をできるだけ小さくし、且つ、2つのコンパレーター間のオフセット電圧のばらつきを小さく抑えることで、より高精度のトランスコンダクタンスの調整が可能になる。図12に、本実施形態のトランスコンダクタンス調整回路100の第4の構成例を示す。第4の構成例は、レファレンス信号生成回路180をさらに含む。また、第4の構成例の調整信号生成回路120は、第1、第2のスイッチ素子SW1、SW2及び抵抗値調整回路190をさらに含む。レファレンス信号生成回路180は、第1、第2の信号I、Q及びI又はQと位相が異なる第3の信号Pを出力する。具体的には、例えば第3の信号Pは、Iに対して位相が45度進む、又は45度遅れる信号である。調整信号生成回路120は、第3の信号Pと第1の出力信号OIとに基づいて、又は第3の信号Pと第2の出力信号OQとに基づいて、第1の抵抗素子RA1、第2の抵抗素子RA2及び調整対象回路例えば複素フィルター回路200に対して抵抗値を調整する信号ARSを出力する。具体的には、例えば図3に示す複素フィルター回路200に含まれる抵抗素子R1a~R1d、R2a~R2dの各抵抗値が、抵抗値を調整する信号抵抗値調整信号ARSにより調整される。第1のスイッチ素子SW1は、ミキサーMX1の一方の入力信号を切り換える。また、第2のスイッチ素子SW2は、差分信号電流IDの出力先を切り換える。具体的には、上述した中心周波数を補正する動作モードでは、SW1によりミキサーMX1の一方の入力信号として第2の信号Qが選択され、SW2により差分信号電流IDの出力先として補正電流生成回路140が選択される。また、以下で説明する帯域幅を補正するモードでは、SW1によりミキサーMX1の一方の入力信号として第3の信号Pが選択され、SW2により差分信号電流IDの出力先として抵抗値調整回路190が選択される。抵抗値調整回路190は、差分信号電流IDに基づいて、第1、第2の抵抗素子RA1、RA2及び調整対象回路例えば複素フィルター回路200に対して抵抗値調整信号ARSを出力する。第4の構成例のトランスコンダクタンス調整回路100によれば、例えば第3の信号Pと第1の出力信号OIとに基づいて、各抵抗素子RA1及びRA2の抵抗値を調整することで、トランスコンダクタンス調整回路100の構成要素である1次複素BPF回路の帯域幅、即ち2つ高周波側及び低周波側の遮断周波数ωH、ωLを設計値所望値に補正することができる。ここで、一次複素BPF回路の帯域幅の変動原因は受動素子として構成された抵抗RA1、RA2のプロセス、電源電圧及び温度による変動である。図3に示す複素BPF回路200は受動抵抗R1a~R1d、R2a~R2dを備える。これら受動抵抗は図12における1次複素BPF回路の受動抵抗RA1、RA2と同一構造、同一材料から成る。同一構造、同一材料にて形成されたこれらの受動抵抗は1次複素BPF回路と同一の変動原因プロセス変動、電源電圧変動、温度変動によって同一の特性変動を呈する。従って、1次複素BPF回路の帯域幅変動を検出し、前記1次複素BPF回路及び複素BPF回路200に含まれる受動抵抗値を調整することによって複素BPFの特性を設計値に近づけるように補正することが可能となる。図13A、図13Bは、第4の構成例による複素フィルター回路の帯域幅の補正を説明する図である。例えば、図13AのD1に示す周波数特性が所望の周波数特性であるとする。中心周波数ω0におけるゲイン最大ゲインから3dB減衰する周波数遮断周波数をω1、ω2とすると、ω1-ω2=2×Δωが帯域幅を与える。この帯域幅は、1次複素フィルター回路の各抵抗素子の抵抗値に依存して決まり次式で表わされる。ω1-ω2=2/CA1×RA116従って、設計時に所望の帯域幅になるように各抵抗素子の抵抗値を設定したとしても、製造ばらつき、電源電圧変動、或いは周囲温度によって抵抗値が変動すれば、帯域幅も変動する。例えば、RA1が設計値より小さくなる方向に変動すれば、図13AのD2、D3に示すように、帯域幅が広がってしまう。図13Bに示すように、第1の出力信号OIの第1の信号Iに対する位相差は、遮断周波数ω1において-45度になり、遮断周波数ω2において45度になる。例えば第3の信号PとしてIに対して位相が45度進んだ信号を入力すると、OIのPに対する位相変化は、ω1において-90度になる。また図示していないが、例えば第3の信号PとしてIに対して位相が45度遅れた信号を入力すると、OIのPに対する位相変化は、ω2において90度になる。このように、第3の信号PとしてIに対して位相が45度遅れた、又は45度進んだ信号を入力し、OIのPに対する位相差が90度又は-90度となる周波数をミキサーMX1、平滑回路LPFにより検出することができる。具体的には、レファレンス信号生成回路180から周波数ω1又はω2の3つの信号I、Q、Pを入力し、抵抗値調整回路190は、抵抗値調整信号ARSにより各抵抗素子の抵抗値を変化させ、位相変化が90度又は-90度に最も近くなるように抵抗値を設定する。このようにして、抵抗値調整回路190は、遮断周波数が所望の値設計値と一致するように各抵抗素子の抵抗値を調整することができる。抵抗素子の抵抗値を調整するためには、例えばポリシリコン薄膜などを用いた受動抵抗素子を複数設けて、選択回路によりそれらの抵抗素子のうちの1つ又は複数の抵抗素子を選択して電気的に接続すればよい。この場合の抵抗値調整信号ARSは、選択回路を制御する信号である。なお、第3の信号Pと第2の出力信号OQを用いて遮断周波数ω1、ω2を検出するためには、第3の信号PとしてQに対して位相が45度遅れる、又は45度進む信号を入力すればよい。図13A、図13Bでは、OIとIの位相差が-45度又は45度となる周波数を遮断周波数ω1、ω2として説明したが、それ以外の位相差であってもよい。例えば-40度又は40度としてもよい。この場合には、第3の信号Pを、Iに対して位相が40度進む、又は40度遅れる信号とすればよい。以上説明したように、本実施形態のトランスコンダクタンス調整回路100によれば、トランスコンダクタンス調整回路100に含まれる1次複素フィルター回路の中心周波数の設計値からのずれを検出し、検出結果に基づいてOTAのトランスコンダクタンスを調整することで、中心周波数の設計値からのずれを精度良く補正することができる。同時に、複素BPF回路広義には調整対象回路200の中心周波数及び遮断周波数の設計値からのずれを精度良く補正することができる。その結果、本実施形態のトランスコンダクタンス調整回路を無線機器等に用いた場合には、製造ばらつきや電源電圧、温度の変動などによる中心周波数の設計値からのずれを、例えば無線通信の開始前に、或いは無線通信中に補正することができる。さらに遮断周波数など複素フィルター回路の帯域幅を規定する特性を検出して、検出結果に基づいて抵抗素子の抵抗値を調整することができるから、製造ばらつきなどによる帯域幅の設計値からのずれを補正することができる。その結果、より安定で確実な無線通信を実現することなどが可能になる。図12に示す実施例の場合には、具体的には、例えば無線通信の開始前に受動抵抗の調整を行い、無線通信中にOTAのトランスコンダクタンスgmの調整を行えば好都合である。2.回路装置図14に、本実施形態のトランスコンダクタンス調整回路100及び複素フィルター回路広義には調整対象回路200を含む回路装置例えば無線通信用LSI300の構成例を示す。回路装置300は、送信回路210、受信回路310、基準クロック生成回路220及び制御回路260を含む。送信回路210は、送信用PLLPhaseLockedLoop回路230、変調用制御電圧生成回路250及びパワーアンプPA240を含む。受信回路310は、低雑音増幅器LNA320、周波数変換回路330、受信用PLL回路350、複素フィルター回路200、トランスコンダクタンス調整回路100、復調回路360を含む。送信用PLL回路230は、基準クロック生成回路220からの基準クロックに基づいて、搬送波の周波数の信号を生成する。変調用制御電圧生成回路250は、制御回路260からの送信データに基づいて変調用制御電圧信号を生成し、送信用PLL回路230に対して出力する。パワーアンプPA240は、送信用PLL回路230の出力信号を増幅し、アンテナANTに供給する。基準クロック生成回路220は、基準クロックを生成して送信用PLL回路230及び受信用PLL回路350に出力する。低雑音増幅器LNA320は、アンテナANTから入力される受信信号を増幅する。周波数変換回路330は、受信周波数から中間周波数へ周波数変換を行う。複素フィルター200は、周波数変換後の信号から不要な周波数成分を除去して所望の信号を出力する。受信用PLL回路350は、基準クロック生成回路220からの基準クロックに基づいて、局所周波数の信号を生成し、周波数変換回路330に出力する。復調回路360は、所望波の信号を復調して必要なデータを取り出す。トランスコンダクタンス調整回路100は、上述したように、複素フィルター回路200のトランスコンダクタンスの調整などを行う。制御回路260は、送受信の制御処理や回路装置300の外部の回路ホストなどとのデータ通信を行う。具体的には、例えば制御回路260は、搬送周波数の設定処理、変調処理、復調処理などを行う。本実施形態のトランスコンダクタンス調整回路100及び複素フィルター回路200によれば、トランスコンダクタンス調整回路100に含まれる1次複素BPF回路の中心周波数の設計値からのずれを検出し、検出結果に基づいてOTAのトランスコンダクタンスを調整することで、複素BPF回路200の中心周波数の設計値からのずれを精度良く補正することができる。その結果、製造ばらつきや電源電圧、温度の変動などによる中心周波数の設計値からのずれを、例えば無線通信の開始前に、或いは無線通信中に補正することができる。さらに遮断周波数など1次複素BPF回路の帯域幅を規定する特性を検出して、検出結果に基づいて複素BPF回路200に含まれる抵抗素子の抵抗値を調整することができるから、製造ばらつきなどによる帯域幅の設計値からのずれを補正することができる。その結果、より安定で確実な無線通信を実現することなどが可能になる。3.電子機器図15に、本実施形態の回路装置300を含む電子機器400の構成例を示す。本実施形態の電子機器400は、回路装置300、センサー部410、A/D変換器420、記憶部430、ホスト440、操作部450を含む。電子機器400は、例えば温度湿度計、脈拍計、歩数計等であって、検出したデータを無線により送信することができる。センサー部410は、温度センサー、湿度センサー、ジャイロセンサー、加速度センサー、フォトセンサー、圧力センサー等を含み、電子機器400の用途に応じたセンサーが用いられる。センサー部410は、センサーの出力信号センサー信号を増幅し、フィルターによりノイズを除去する。A/D変換器420は、増幅された信号をデジタル信号に変換して回路装置300へ出力する。ホスト440は、例えばマイクロコンピューター等で構成され、デジタル信号処理や或いは記憶部430に記憶された設定情報や操作部450からの信号に基づいて電子機器400の制御処理を行う。記憶部430は、例えばフラッシュメモリーなどで構成され、設定情報や検出したデータ等を記憶する。操作部450は、例えばキーパッド等で構成され、使用者が電子機器400を操作するために用いられる。なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。またトランスコンダクタンス調整回路、回路装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。