"クラッド層と、前記クラッド層上に設けられ、導波路コア層と、前記導波路コア層の両側にそれぞれ接続された、前記導波路コア層よりも薄いスラブ層とを有する第1半導体層と、前記導波路コア層の側面及び前記スラブ層の上面を被覆する絶縁層と、前記導波路コア層の側方で前記スラブ層の上方に、前記絶縁層を介して設けられ、前記導波路コア層と光学的に接続された第2半導体層と、を含むことを特徴とする光半導体素子。前記第2半導体層は、非晶質半導体層又は多結晶半導体層であることを特徴とする請求項1に記載の光半導体素子。前記スラブ層の厚さと前記第2半導体層の主要部の厚さの合計が、前記導波路コア層の厚さの半分以上、前記導波路コア層の厚さ以下であることを特徴とする請求項1又は2に記載の光半導体素子。前記導波路コア層は、i型であり、前記導波路コア層の両側の前記スラブ層は、一方がp型で他方がn型であることを特徴とする請求項1乃至3のいずれかに記載の光半導体素子。前記導波路コア層は、直線状部分と湾曲部分とを有し、前記第2半導体層は、前記直線状部分の側方に設けられていることを特徴とする請求項1乃至4のいずれかに記載の光半導体素子。クラッド層上に設けられ、第1導波路コア層と、前記第1導波路コア層の両側にそれぞれ接続された、前記第1導波路コア層よりも薄い第1スラブ層とを有する第1半導体層と、前記第1導波路コア層の側面及び前記第1スラブ層の上面を被覆する第1絶縁層と、前記第1導波路コア層の側方で前記第1スラブ層の上方に、前記第1絶縁層を介して設けられ、前記第1導波路コア層と光学的に接続された第2半導体層と、を含む第1導波路構造部と、クラッド層上に設けられ、第2導波路コア層と、前記第2導波路コア層の両側にそれぞれ接続された、前記第2導波路コア層よりも薄い第2スラブ層とを有する第3半導体層と、前記第2導波路コア層の側面及び前記第2スラブ層の上面を被覆する第2絶縁層と、前記第2導波路コア層の側方で前記第2スラブ層の上方に、前記第2絶縁層を介して設けられ、前記第2導波路コア層と光学的に接続された第4半導体層と、を含む第2導波路構造部と、前記第1導波路構造部と前記第2導波路構造部に接続され、入力光を前記第1導波路コア層と前記第2導波路コア層に分波する第1光カプラと、前記第1導波路構造部と前記第2導波路構造部に接続され、前記第1導波路コア層と前記第2導波路コア層の伝播光を合波する第2光カプラと、を含むことを特徴とする光半導体素子。クラッド層上に、導波路コア層と、前記導波路コア層の両側に接続された、前記導波路コア層よりも薄いスラブ層とを有する第1半導体層を形成する工程と、前記導波路コア層の側面及び前記スラブ層の上面を被覆する絶縁層を形成する工程と、前記導波路コア層と光学的に接続されるように、前記導波路コア層の側方で前記スラブ層の上方に、前記絶縁層を介して第2半導体層を形成する工程と、を含むことを特徴とする光半導体素子の製造方法。半導体プロセスを利用して形成される光半導体素子では、導波路コア層の幅がその等価屈折率に影響する。導波路コア層の等価屈折率が変化すれば、その導波路コア層を伝播する光の位相が変化する。そのため、光が導波路コア層を伝播する間に、その導波路コア層の幅のばらつきによる位相変化が加わり、所定の位相の光を出力させることができない場合があった。例えば、一対の導波路コア層を含む干渉計型の光スイッチの場合、双方或いは一方の導波路コア層の幅のばらつきによって生じる位相変化のために、初期干渉状態が不定になることが起こり得る。これまでの光半導体素子では、導波路コア層の幅のばらつきに対する許容範囲が狭いという問題点があった。本発明の一観点によれば、クラッド層と、前記クラッド層上に設けられ、導波路コア層と、前記導波路コア層の両側にそれぞれ接続された、前記導波路コア層よりも薄いスラブ層とを有する第1半導体層と、前記導波路コア層の側面及び前記スラブ層の上面を被覆する絶縁層と、前記導波路コア層の側方で前記スラブ層の上方に、前記絶縁層を介して設けられ、前記導波路コア層と光学的に接続された第2半導体層とを含む光半導体素子が提供される。開示の光半導体素子によれば、導波路コア層の幅のばらつきを許容し、そのばらつきが光の伝播に及ぼす影響を抑制することが可能になる。図1は光半導体素子の構成例を示す図である。図1に示す光半導体素子1は、クラッド層2、第1半導体層3、絶縁層4、及び第2半導体層5を有している。第1半導体層3は、導波路コア層3a及びスラブ層3bを含んでいる。クラッド層2には、導波路コア層3a及びスラブ層3bを含む第1半導体層3の屈折率よりも低い屈折率を示す材料が用いられる。例えば、クラッド層2には、SiO2等の絶縁材料が用いられる。第1半導体層3は、クラッド層2上に設けられている。第1半導体層3には、Si等の半導体が用いられ、このような第1半導体層3に、導波路コア層3a及びスラブ層3bが設けられている。導波路コア層3aは、クラッド層2上に、所定の厚さ及び幅となるように設けられている。スラブ層3bは、クラッド層2上で、導波路コア層3aの両側に接続されるように、且つ、導波路コア層3aよりも薄くなるように、設けられている。絶縁層4は、少なくとも第1半導体層3の導波路コア層3aの側面及びスラブ層3bの上面を被覆するように、設けられている。第2半導体層5は、導波路コア層3aの側方で、スラブ層3bの上方に、絶縁層4を介して設けられている。第1半導体層3の導波路コア層3a及びスラブ層3bと、第2半導体層5との間は、絶縁層4によって電気的に分離されている。光半導体素子1では、第1半導体層3の導波路コア層3aを光が伝播する際、絶縁層4を介して設けられた第2半導体層5にも光場が広がるようになっている。それにより、導波路コア層3aの幅にばらつきがあっても、そのばらつきによる伝播光の位相変化を抑えることが可能になっている。以下、光半導体素子について、より詳細に説明する。ここでは、光半導体素子として光スイッチを例に説明する。図2は光スイッチの一例の要部平面模式図である。図3~図5は光スイッチの一例の要部断面模式図である。尚、図2には、光スイッチが備える主な要素の平面レイアウトを模式的に示している。また、図3は図2のX-X位置に相当する断面の模式図、図4は図2のY-Y位置に相当する断面の模式図、図5は図2のZ-Z位置に相当する断面の模式図である。図2に示すように、光スイッチ10は、位相シフタとしての機能を有する2つのアーム部20A,20Bが、2つの2入力2出力の光カプラ30A,30Bに接続されているマッハツェンダ型干渉計を備えた光干渉型光スイッチである。光カプラ30A,30Bには、例えば、分岐比50:50のマルチモード干渉型光カプラを用いることができる。一方の光カプラ30Aには、更に2つの導波路40A,40Bが接続され、他方の光カプラ30Bにも同様に、2つの導波路40C,40Dが接続されている。アーム部20A,20Bは、同種の構造とすることができる。ここでは一方のアーム部20Aを例に、その構造を説明する。アーム部20Aは、図2に示すように、2つの光カプラ30A,30Bの間を接続する導波路構造部21、及び導波路構造部21を挟んで設けられた一対の電極22を含んでいる。導波路構造部21の、一対の電極22で挟まれた部分が、位相シフタとして機能する。アーム部20Aの導波路構造部21のうち、一対の電極22で挟まれた位相シフタ部分は、図3に示すように、下部クラッド層23上に設けられた、導波路コア層21a、及びその導波路コア層21aの両側に接続されたスラブ層21bを有している。即ち、導波路コア層21aとスラブ層21bを含む、いわゆるリブ型導波路構造が形成されている。更に、導波路構造部21は、導波路コア層21aの側方で、スラブ層21bの上方に、絶縁層21c上部クラッド層24と一体の層として図示を介して設けられた、半導体層21dを有している。尚、図2では、スラブ層21b及び絶縁層21cの図示を省略している。導波路コア層21aには、導波路コア層21aを伝播する通信波長帯の信号光に対して透明な材料が用いられる。導波路コア層21aには、結晶半導体を用いることができる。導波路コア層21aに用い得る結晶半導体としては、Si、シリコンゲルマニウムSiGe、インジウムリンInP、ガリウムヒ素GaAs、或いはこれらの混晶等を挙げることができる。また、スラブ層21bには、例えば、導波路コア層21aと同じ材料が用いられる。尚、導波路コア層21a及びスラブ層21bは、例えば、下部クラッド層23上に設けられた半導体層を、導波路コア層21aとなる隆起部分と、その両側のスラブ層21bとなる薄層部分が形成されるように加工することで、形成することができる。例えば、半導体基板上に絶縁層BOX層を介して半導体層SOISemiconductorOnInsulator層が設けられたSOI基板を用いる。そのBOX層を下部クラッド層23とし、その上のSOI層を所定形状に加工することで、導波路コア層21a及びスラブ層21bを得る。導波路コア層21aの両側に設けられるスラブ層21bのうち、一方のスラブ層21bには、ホウ素B等のp型不純物がドーピングされたp型ドーピング領域21eが設けられている。もう一方のスラブ層21bには、リンP等のn型不純物がドーピングされたn型ドーピング領域21fが設けられている。導波路コア層21aは、ノンドープの、或いはp型及びn型のキャリアが同数となるようにドーピングされた、i型とされている。このようなi型の導波路コア層21aの両側に設けられたp型,n型のスラブ層21bがそれぞれ電極22に接続され、p-i-n型のダイオードが形成されている。このような導波路コア層21aの側方で、スラブ層21bの上方に、絶縁層21cを介して、半導体層21dが設けられている。半導体層21dは、導波路コア層21aと同様に、導波路コア層21aを伝播する通信波長帯の信号光に対して透明な材料が用いられる。半導体層21dには、アモルファスシリコン等の非晶質半導体、或いはポリシリコン等の多結晶半導体を用いることができる。このほか、半導体層21dには、SiGe、InP、GaAs、或いはこれらの混晶等を用いることもできる。半導体層21dには、例えば、ノンドープの半導体層が用いられる。半導体層21dは、信号光が導波路コア層21aを伝播していく際の光場を広げる役割を果たす。絶縁層21cは、半導体層21dと、導波路コア層21a及びスラブ層21bとを、電気的に分離している。絶縁層21cには、例えば、SiO2を用いることができる。このほか、絶縁層21cには、酸化アルミニウムAl2O3、SiOx、酸化窒化シリコンSiON、窒化シリコンSiN等を用いることもできる。絶縁層21cは、半導体層21dと、導波路コア層21a及びスラブ層21bとを電気的に分離しつつ、半導体層21dと導波路コア層21aとが光学的に接続されるような厚さで設けられている。このような導波路構造部21が形成される下部クラッド層23には、SiO2のほか、Al2O3、SiOx、SiON、SiN等を用いることができる。また、上部クラッド層24にも同様に、SiO2のほか、Al2O3、SiOx、SiON、SiN等を用いることができる。更に、上部クラッド層24については、ポリイミド、ベンゾシクロブテンBCB、各種ポリマーを用いることもできる。下部クラッド層23及び上部クラッド層24には、導波路コア層21aよりも低屈折率を示す材料が用いられる。導波路構造部21導波路コア層21aは、図2に示したように、直線状部分と、その直線状部分と光カプラ30A,30Bとの間の繋ぐ湾曲部分とを含む。電極22は、導波路構造部21の直線状部分を挟むように設けられており、半導体層21dは、その直線状部分に設けられている。導波路構造部21の、半導体層21dを設けない領域は、図4に示すような断面構造を有している。この領域は、下部クラッド層23上に、導波路コア層21a及びスラブ層21bが設けられ、それらが上部クラッド層24で覆われた構造を有している。図4の例では、上記した半導体層21d及び電極22は設けられておらず、また、スラブ層21bへのドーピングも行われていない。半導体層21dの端部は、例えば、図5に示すように、半導体層21dを設けない領域に向かって徐々に薄くなるような位相シフタに向かって徐々に厚くなるような構造とすることができる。図5には一例として、半導体層21dの厚さが、半導体層21dを設けない領域に向かって階段状に減少していく形態を示している。ここでは一方のアーム部20Aを例に、その構造を説明したが、もう一方のアーム部20Bも、これと同様の構造とすることができる。上記のような構成を有する光スイッチ10では、例えば、一方の光カプラ30Aの2つの入力ポートにそれぞれ接続されている導波路40A,40Bのいずれか、ここでは一例として導波路40Aから、信号光が入力される。入力された出力光は、光カプラ30Aで分波され、その分波された信号光が、光カプラ30Aの2つの出力ポートにそれぞれ接続されているアーム部20A,20Bにそれぞれ出力される。アーム部20A,20Bで位相変調を行わない場合には、アーム部20A,20Bをそれぞれ伝播する信号光は、アーム部20A,20Bが2つの入力ポートにそれぞれ接続されているもう一方の光カプラ30Bに入力される。光カプラ30Bに入力された信号光は、光カプラ30Bで合波され、その合波された信号光が、光カプラ30Bの2つの出力ポートにそれぞれ接続されている導波路40C,40Dのいずれか、ここでは一例として導波路40Cから、出力される。また、アーム部20Aを伝播する信号光、アーム部20Bを伝播する信号光は、必要に応じ、その位相が変化させられる位相変調。その際は、電極22及びスラブ層21bを介した電流注入により、導波路コア層21aにキャリアを注入し、その等価屈折率を変化させ、伝播する信号光の位相を変化させる。このような位相変調が、アーム部20A若しくはアーム部20B、或いはアーム部20A,20Bの双方で、行われる。位相変調後の信号光を含む光は、光カプラ30Bで合波される。位相変調の際は、例えば、光カプラ30Bで合波された光が、導波路40C,40Dのいずれかから出力されるような位相変調が施される。或いは、導波路40C,40Dのいずれからも出力されないような位相変調が施される。光スイッチ10では、上記のように、信号光が伝播するアーム部20A,20Bについて、導波路コア層21aの側方で、スラブ層21bの上方に、絶縁層21cを介して半導体層21dを設けている。半導体層21dは、伝播する信号光に対して透明であり、導波路コア層21aやスラブ層21bからは電気的に分離されている一方、導波路コア層21aと光学的に接続されている。このような半導体層21dを設けることで、信号光が導波路コア層21aを伝播していく際の光場を広げることができる。即ち、信号光は、主として下部クラッド層23と上部クラッド層24の間に挟まれた導波路コア層21aを伝播するが、その際、その導波路コア層21aに沿って設けられている、光学的に接続された半導体層21dにも広がって伝播する。このように半導体層21dによって光場を広げることで、導波路コア層21aの幅のばらつきの許容範囲を広げることが可能になる。ここで、このような半導体層21dを設けていない、別形態の光スイッチの一例を図6及び図7に示す。尚、図6には、光スイッチが備える主な要素の平面レイアウトを模式的に示している。また、図7は図6のX-X位置に相当する断面の模式図である。図6及び図7に示す光スイッチ100は、上記の光スイッチ10で設けていた半導体層21dを設けていない点で、光スイッチ10と相違する。その他の構造は、光スイッチ10と同様である。即ち、光スイッチ100では、光カプラ300A,300Bに、例えば同種の構造を有するアーム部200A,200Bが接続されている。更に、光カプラ300Aには導波路400A,400Bが、光カプラ300Bには導波路400C,400Dが、それぞれ接続されている。アーム部200A,200Bはそれぞれ、下部クラッド層230と上部クラッド層240の間に設けられた導波路コア層210a及びスラブ層210bを有する導波路構造部210と、電極220を備えている。スラブ層210bには、p型ドーピング領域210e、n型ドーピング領域210fが設けられている。上記のような半導体層21dを設けていない、この光スイッチ100の場合、導波路コア層210aの幅は、その等価屈折率に影響を及ぼし易い。例えば、下部クラッド層230及び上部クラッド層240にSiO2を用い、導波路コア層210aにSiを用いている場合、それらの比較的大きな屈折率差のために、信号光がそのSiの導波路コア層210aに強く局在するようになる。このような状況では、伝播する信号光に対し、導波路コア層210aの幅のばらつきによる等価屈折率の変化によって、比較的大きな位相変化が生じ得る。導波路コア層210aを伝播する信号光に対し、その幅のばらつきによる位相変化が加わると、所望の位相の信号光を出力することができなくなる。例えば、上記同様、アーム部200A,200Bで位相変調を行わない場合には、導波路400A,400Bのいずれかから入力された信号光は、アーム部200A,200Bを伝播し、光カプラ300Bで合波され、導波路400C,400Dのいずれかから出力される。しかし、アーム部200A,200Bの双方或いは双方の導波路コア層210aに幅のばらつきがあると、そのばらつきによって生じる位相変化が加わることで、導波路400C,400Dの双方から信号光が出力されることが起こり得る。即ち、光スイッチ100の初期干渉状態が不定になってしまうといったことが起こる可能性がある。このような不定状態は、導波路コア層210aの幅のばらつきによって生じる位相変化を相殺するような位相調整を、一対の電極220及びスラブ層210bを用いた電流注入によって、予め行っておくことで回避することが可能である。しかし、そのような位相調整を行う手間がかかる、各光スイッチ100について位相調整を行う必要がある、光スイッチ100の動作時に位相調整に要する電力が余計にかかる、といった問題が生じ得る。これに対し、上記の光スイッチ10では、導波路コア層21aの両側に、伝播する信号光に対して透明な半導体層21dを設け、信号光が伝播する際の光場を広げる。それにより、たとえ導波路コア層21aの幅にばらつきが生じていたとしても、そのばらつきが伝播する信号光の位相に及ぼす影響を抑制することができる。そのため、この光スイッチ10では、導波路コア層21aの幅のばらつきを、ある程度許容することができる。更に、この光スイッチ10では、上記の光スイッチ100図6,図7で行っていたような、導波路コア層210aの幅のばらつきによる位相変化を相殺するための位相調整が不要になる。光スイッチ10では、半導体層21dを、絶縁層21cにより、導波路コア層21a及びスラブ層21bと電気的に分離しているため、半導体層21dには電流が流れず、半導体層21dまで広がって伝播する信号光の損失を抑制することができる。更に、半導体層21dをノンドープとすることで、信号光の損失を一層に抑制することが可能になる。ここで、導波路コア層の幅のばらつきと位相変化の関係の一例を図8に示す。図8には、半導体層21dを含む光スイッチ10での導波路コア層21aの幅のばらつきnmと位相変化Πの関係の一例を実線で示している。ここでは、光スイッチ10図2,図3について、導波路コア層21aを、幅Waが約500nm、厚さTaが約250nmのSi層とし、スラブ層21bを、厚さTbが約50nmのSi層としている。導波路コア層21aには、p型,n型不純物を共に約1×1019cm3ドーピングし、その両側のスラブ層21bには、p型,n型不純物をそれぞれ約1×1019cm3ドーピングしている。絶縁層21cは、厚さTcが約10nmのSiO2層とし、半導体層21dは、幅Wdが約2μm、厚さTdが約150nmのアモルファスシリコン層としている。位相シフタ長電極22に挟まれた導波路構造部21の長さは、約1mmとしている。また、図8には、比較のため、半導体層21dを含まない光スイッチ100での導波路コア層210aの幅のばらつきnmと位相変化Πの関係の一例を点線及び鎖線で併せて示している。ここでは、光スイッチ100図6,図7について、光スイッチ10と同様に、導波路コア層210aを、幅Waが約500nm、厚さTaが約250nmのSi層とし、スラブ層210bを、厚さTbが約50nm又は約100nmのSi層としている。図8には、Tbが約50nmの場合を点線で、Tbが100nmの場合を鎖線で、それぞれ示している。導波路コア層210aには、p型,n型不純物を共に約1×1019cm3ドーピングし、その両側のスラブ層210bには、p型,n型不純物をそれぞれ約1×1019cm3ドーピングしている。位相シフタ長電極220に挟まれた導波路構造部210の長さは、約1mmとしている。図8より、まず光スイッチ100について、そのスラブ層210bの厚さTbを約50nmとした場合点線と、約100nmとした場合鎖線とを比較する。光スイッチ100では、スラブ層210bを約100nmと厚くした場合の方が、約50nmと薄くした場合に比べて、導波路コア層幅のばらつきに対する位相変化が抑えられるようになる。これは、スラブ層210bを厚くすることで、導波路コア層210aを伝播する信号光が、その厚いスラブ層210bにも広がるためである。一方、光スイッチ10,100を比較した場合、スラブ層21b,210bの厚さTbが同じ約50nmであっても、半導体層21dを設けた光スイッチ10の方が、導波路コア層幅のばらつきに対する位相変化が大幅に抑えられるようになる。更に、半導体層21dを設けた光スイッチ10では、スラブ層210bの厚さTbを約100nmと厚くした光スイッチ100と比べても、導波路コア層幅のばらつきに対する位相変化が大幅に抑えられるようになる。図9には、総スラブ厚さに対する位相変化率の関係の一例を示している。ここで、総スラブ厚さとは、上記のような半導体層21dを設けていない光スイッチ100の場合には、そのスラブ層210bの厚さTbを表す。半導体層21dを設けた光スイッチ10の場合には、そのスラブ層21bの厚さTbと半導体層21dの厚さTdの合計厚さTbTdを表す。上記図8に関して例示した光スイッチ10の場合、総スラブ厚さは約200nmTbTd=約50nm約150nmとなる。また、位相変化率とは、上記図8に示した導波路コア層幅のばらつきと位相変化の関係における傾きを表す。図9より、総スラブ厚さが約200nmの、半導体層21dを設けた光スイッチ10では、総スラブ厚さが約50nmの、半導体層21dを設けていない光スイッチ100に比べ、位相変化率をおよそ1/8に抑えることができる。更に、光スイッチ10では、総スラブ厚さを約100nmとした光スイッチ100と比べても、位相変化率をおよそ1/5に抑えることができる。図8及び図9より、光スイッチ10によれば、導波路コア層21aの側方に半導体層21dを設けることで、導波路コア層21aの幅のばらつきによる位相ずれの発生が効果的に抑えられるということができる。導波路コア層21aの幅のばらつきに対する位相変化率を十分に抑えるためには、光スイッチ10における総スラブ厚さTbTdを、導波路コア層21aの厚さTaの半分上記の例では約250nm/2=約125nm以上とすることが好ましい。更に、光スイッチ10における総スラブ厚さTbTdは、導波路コア層21aの厚さTa以下とすることが好ましい。総スラブ厚さTbTdが導波路コア層21aの厚さTaを上回るようになると、導波路コア層21aに光を閉じ込める構造がなくなるため、半導体層21dに広がる光が増え、損失が大きくなる可能性があるためである。また、光スイッチ100の場合も、導波路コア層210aに光を閉じ込める構造がなくなるため、損失が大きくなる可能性があるためである。光スイッチ10において、半導体層21dは、導波路コア層21a導波路構造部21の直線状部分に設け、湾曲部分には設けないようにすることができる図2。このようにすることで、導波路構造部21の湾曲部分における導波路コア層21aの曲率を小さくすることができる。それにより、隣接する導波路構造部21の間隔を狭くしたり、各導波路構造部21自体のサイズを小さくしたりすることができ、光スイッチ10の大型化を抑えて、伝播する信号光の位相揺らぎを緩和することが可能になる。尚、以上の説明では、スラブ層21bに形成するp型ドーピング領域21e及びn型ドーピング領域21fのドーピング濃度を、p型,n型いずれの不純物についても約1×1019cm3としたが、ドーピング濃度は、この例に限定されない。但し、ドーピング濃度が低くなるほど導波路コア層21aへのキャリア注入量は減り、また、ドーピング濃度が高くなるほど光の損失が増える点に留意する。また、以上の説明では、光スイッチ10について、2つのアーム部20A,20Bを同種の構造とする場合を例示したが、それらを異種構造とすることも可能である。例えば、上記の例では、アーム部20A,20Bの双方に位相シフタの機能を持たせるようにしたが、いずれか一方にのみ位相シフタの機能を持たせるようにしてもよい。例えば、光スイッチ10において、アーム部20Aのみを位相シフタとして機能させる場合、位相シフタの機能を有しないアーム部20Bの断面は、図10に示すような構造になる。尚、図10は図2のX’-X’位置に相当する断面の模式図である。図10に示したように、アーム部20Bについては、その導波路コア層21aの両側のスラブ層21bに対し、p型,n型不純物のドーピングが行われない。その他の部分については、アーム部20Aと同様とすることができる。尚、このようにアーム部20Bを位相シフタとして用いない場合、図2に示しているようなアーム部20Bの電極22は、必ずしも設けることを要しない。また、以上の説明では、半導体層21dの厚さを、末端に向かって階段状に薄くしていく場合を例示したが図5、半導体層21dの構造は、この例に限定されるものではなく、例えば、次の図11や図12に示すような構造とすることもできる。尚、図11は図2のZ-Z位置に相当する断面の模式図であり、図12は半導体層末端付近を平面的に見た模式図である。図11に示すように、半導体層21dは、その厚さを、末端に向かって連続的に減少させていく構造とすることもできる。また、図12に示すように、半導体層21dは、端部に至るまで厚さは一定としたまま、幅を末端に向かって連続的に減少させていく構造とすることもできる。尚、半導体層21dは、厚さは一定のまま、幅を末端に向かって階段状に減少させていく構造とすることも可能である。また、以上の説明では、半導体層21dを導波路コア層21aの側方でスラブ層21bの上方に設ける場合を例示したが、半導体層21dの配置領域、形状は、上記の例には限定されない。図13は光スイッチの別例の要部断面模式図である。図13に示すように、半導体層21dは、導波路コア層21aと光学的に結合しない程度、例えば1μm程度、導波路コア層21aから離間していれば、導波路コア層21aの上方にも設けられていて構わない。導波路コア層21aと、その上方の半導体層21dの間には、それらよりも低屈折率の上部クラッド層25が設けられる。この場合、半導体層21dは、製造上、上部クラッド層25の側壁を覆うように形成され得る。半導体層21dを、その主要部Mの上面が、導波路コア層21aの上面よりも低くなるような厚さで形成していると、その高低差に相当する部分Qにも半導体層21dが形成され得る。但し、半導体層21dの主要部Mと共に、このような部分Qに半導体層21dが形成されるとしても、当該部分Qでの半導体層21dの厚さTqが、光学的に影響しない程度、例えば10nm程度であれば、素子特性への影響は回避することができる。続いて、光スイッチの一例について、その形成方法を、図14~図22を参照して、順に説明する。図14は光スイッチの第1形成工程の説明図である。まず、図14に示すようなSOI基板610を用意する。SOI基板610は、半導体基板611、BOX層612、及びSOI層613を含む。半導体基板611には、例えば、Si基板を用いることができる。BOX層612には、例えば、厚さ約3μmのSiO2層を用いることができる。SOI層613には、例えば、厚さ約250nmのSi層を用いることができる。尚、このSOI基板610のBOX層612は、下部クラッド層として用いられ、SOI層613には、後述のように導波路コア層及びスラブ層が形成される。このようなSOI基板610上に、図14に示したように、ハードマスク620を形成する。ハードマスク620には、例えば、厚さ約1μmのSiO2層を用いることができる。尚、ハードマスク620の一部は、後述する上部クラッド層の一部となる。以下の説明では、このハードマスク620を、上部クラッド層620という場合がある。図15は光スイッチの第2形成工程の説明図である。ハードマスク620の形成後は、図15に示すように、そのハードマスク620を、導波路コア層の形成領域に残すように、パターニングする。例えば、ハードマスク620に、直線状部分と湾曲部分を含む、幅約500nmのライン状パターンを形成する。図16は光スイッチの第3形成工程の説明図である。ハードマスク620のパターニング後は、そのパターニングされたハードマスク620をマスクにして、SOI層613のエッチングを行う。このSOI層613のエッチングの際には、図16に示すように、ハードマスク620で覆われていない領域については、BOX層612上にSOI層613の下層部を残すように、エッチングを行う。これにより、ハードマスク上部クラッド層620の下に、導波路コア層613aを形成し、導波路コア層613aの両側に、導波路コア層613aに接続された、導波路コア層613aよりも薄い、スラブ層613bを形成する。SOI層613のエッチングの際、ハードマスク620で覆われていない領域のBOX層612上に、例えば厚さ約50nmのSOI層613を残すようにすれば、厚さ約250nmの導波路コア層613aと、その両側に厚さ約50nmのスラブ層613bを形成することができる。図17は光スイッチの第4形成工程の説明図である。導波路コア層613a及びスラブ層613bの形成後は、導波路コア層613aの両側に形成されたスラブ層613bに対してそれぞれ、p型,n型不純物をドーピングする。図17に示すように、一方のスラブ層613bには、B等のp型不純物を約1×1019cm3ドーピングしてp型ドーピング領域613cを形成する。もう一方のスラブ層613bには、P等のn型不純物を約1×1019cm3ドーピングしてn型ドーピング領域613dを形成する。ドーピング後は、活性化アニールを行う。図18は光スイッチの第5形成工程の説明図である。スラブ層613bへのドーピング後は、図18に示すように、スラブ層613bの上面、導波路コア層613aの側面、並びに上部クラッド層ハードマスク620の側面及び上面に、絶縁層630を形成する。絶縁層630としては、例えば、厚さ約10nmのSiO2層を形成することができる。尚、この絶縁層630は、導波路コア層613a及びスラブ層613bと、後述する半導体層とを、光学的に接続させる一方で、電気的には分離する役割を果たす。そのため、絶縁層630は、少なくともスラブ層613bの上面と導波路コア層613aの側面に形成されていればよい。その場合、例えば、熱酸化でスラブ層613bの上面と導波路コア層613aの側面に酸化膜を形成し、それを絶縁層630として用いることも可能である。図19は光スイッチの第6形成工程の説明図である。絶縁層630の形成後は、図19に示すように、形成した絶縁層630上に、半導体層640を形成する。半導体層640には、例えば、アモルファスシリコン層を用いることができる。半導体層640は、スラブ層613b上に形成されるその主要部導波路コア層613a及び上部クラッド層620の側壁に沿って形成された部分を除く、スラブ層613b上の部分の上面が、導波路コア層613aの上面よりも低くなるような厚さで、形成する。更に、半導体層640は、導波路コア層613aの厚さの半分以上となるような厚さで、形成する。また、導波路コア層613a及び上部クラッド層620の側壁に沿って形成される部分の厚さが約10nmとなるように、半導体層640を形成する。例えば、絶縁層630上に、半導体層640として、厚さ約150nmのアモルファスシリコン層を形成する。半導体層640にアモルファスシリコン層を用いる場合には、アモルファスシリコン層の形成後、スパッタを行い、更に水素H2を含む雰囲気中でアニールを行うことで、アモルファスシリコン層のSiを水素Hで終端する水素化アモルファスシリコン。図20は光スイッチの第7形成工程の説明図である。半導体層640の形成後は、図20に示すように、形成した半導体層640上に、上部クラッド層650を形成する。上部クラッド層650としては、例えば、厚さ約1μmのSiO2層を形成することができる。図21は光スイッチの第8形成工程の説明図である。上部クラッド層650の形成後は、図21に示すように、CMPChemicalMechanicalPlanarizationによる平坦化を行う。これにより、導波路コア層613aの上方には、上部クラッド層ハードマスク620が表出し、スラブ層613bの上方には、上部クラッド層650が、上部クラッド層620との間に絶縁層630及び半導体層640を挟んで表出した状態が得られる。図22は光スイッチの第9形成工程の説明図である。平坦化後は、図22に示すように、スラブ層613bに形成したp型ドーピング領域613c、及びn型ドーピング領域613dにそれぞれ接続されるように、一対の電極660を形成する。例えば、上部クラッド層650、半導体層640及び絶縁層630を貫通し、p型ドーピング領域613c及びn型ドーピング領域613dにそれぞれ達する孔660aを形成し、孔660aに電極660を形成する。これにより、電極660の底面とp型ドーピング領域613c及びn型ドーピング領域613dを接続する。電極660には、アルミニウムAl等の金属材料を用いることができる。尚、p型ドーピング領域613cの一部、及びn型ドーピング領域613dの一部を貫通し、BOX層612に達する孔660aを形成し、そこに電極660を形成することもできる。この場合、電極660の側面にp型ドーピング領域613c及びn型ドーピング領域613dが接続される。以上の工程により、図22に示したような光スイッチ600が得られる。尚、この光スイッチ600では、導波路コア層613a及び上部クラッド層620の側壁に沿って半導体層640が形成されるが、それが光学的に影響しない程度の厚さであれば、このような部分に半導体層640が形成されていても構わない。以上、光スイッチ600を例に、その形成方法を説明した。尚、図14~図22には、光スイッチ600における1つのアーム部に着目し、その形成方法を例示したが、勿論、当該アーム部と共に、光スイッチ600が備える別のアーム部を同時に形成することが可能である。また、光スイッチ600に用いる材料は、上記の例には限定されない。例えば、導波路コア層613a及びスラブ層613bを形成するSOI層613には、Siのほか、SiGe、InP,GaAs、或いはこれらの混晶等を用いることもできる。また、導波路コア層613aの側方に設ける半導体層640には、アモルファスシリコンのほか、ポリシリコン、InP、GaAs等を用いることも可能である。SOI層613及び半導体層640には、通信波長帯の信号光に対して透明な材料を用いることができる。また、半導体基板611には、Si基板のほか、石英、GaAs、InP等の基板を用いることもできる。但し、Si基板は、低コストであり、また、ドライバ等の電子回路との集積が比較的容易である等の利点を有している。電子回路と集積した光スイッチの一例を図23に示す。尚、図23には、光スイッチが備える主な要素の平面レイアウトを模式的に示している。図23には、所定の基板上、例えばSi基板上に、光スイッチ10aと2つのCMOSComplementaryMetalOxideSemiconductorドライバ回路710,720が集積された光半導体素子700を例示している。尚、この図23の光半導体素子700における光スイッチ10aは、対向する2つの導波路構造部21に挟まれる領域に、双方の導波路構造部21で用いられる共通の電極22aを設けている点で、上記光スイッチ10と相違する。光半導体素子700では、一方の導波路構造部21を挟む電極22,22aに、一方のCMOSドライバ回路710が、配線等を含む導電部711a,712b点線で図示を介して、電気的に接続されている。また、もう一方の導波路構造部21を挟む電極22,22aには、もう一方のCMOSドライバ回路720が、配線等を含む導電部721a,721b点線で図示を介して、電気的に接続されている。光半導体素子700では、CMOSドライバ回路710,720を用いて光スイッチ10aの動作導波路構造部を伝播する信号光の位相調整が制御される。このような光半導体素子700の基板としてSi基板を用いると、CMOSドライバ回路710,720及び光スイッチ10aを、いずれもSiプロセスを利用して形成することができ、他の基板を用いた場合に比べ、それらの集積を比較的容易に行うことができる。尚、以上の説明では、各導波路構造部21を伝播する信号光の位相変調を、一対の電極22、或いは電極22,22aを用いた電流注入によって行う場合を例示したこの点は、上記光スイッチ600でも同様。このほか、信号光の位相変調は、加熱によって行うことも可能である。このように加熱によって位相変調を行う光スイッチの一例を図24に示す。図24に示すように、導波路コア層21aの上方の、上部クラッド層24上に、ヒータ電極26を設ける。このヒータ電極26に通電を行うことによって、ヒータ電極26を発熱させ、導波路コア層21aを加熱することにより、等価屈折率を変化させ、導波路コア層21aを伝播する信号光の位相変調を行う。このようにヒータ電極26を用いる場合にも、導波路コア層21aの側方で、スラブ層21bの上方に、絶縁層21cを介して半導体層21dを設けておくことで、光場を広げ、導波路コア層21aの幅のばらつきを許容することが可能になる。尚、このようにヒータ電極26を設ける場合にも、半導体層21dは、図5、図11或いは図12に示したような構造とすることができる。また、このようにヒータ電極26を設ける場合には、電極22、スラブ層21bのp型ドーピング領域21e及びn型ドーピング領域21fの形成は不要になる。また、以上の説明では、2入力2出力のマルチモード干渉型光カプラを例示したが、利用可能な光カプラは、これに限定されるものではない。例えば、方向性結合器型の2入力2出力光カプラを用いることもできる。但し、方向性結合器型の光カプラは、波長依存性が大きく、光スイッチが波長に対して均一の特性にならない可能性がある点に留意する。また、2入力2出力ではなく、例えば、1入力2出力と2入力1出力の光カプラを組み合わせて用いることもできる。但し、このような光カプラを組み合わせた光半導体素子の場合、それを変調器或いはゲートスイッチとすることはできるが、経路切り替えスイッチとすることはできない点に留意する。以上説明した実施の形態に関し、更に以下の付記を開示する。付記1クラッド層と、前記クラッド層上に設けられ、導波路コア層と、前記導波路コア層の両側にそれぞれ接続された、前記導波路コア層よりも薄いスラブ層とを有する第1半導体層と、前記導波路コア層の側面及び前記スラブ層の上面を被覆する絶縁層と、前記導波路コア層の側方で前記スラブ層の上方に、前記絶縁層を介して設けられ、前記導波路コア層と光学的に接続された第2半導体層と、を含むことを特徴とする光半導体素子。付記2前記第2半導体層は、非晶質半導体層又は多結晶半導体層であることを特徴とする付記1に記載の光半導体素子。付記3前記第2半導体層は、ノンドープであることを特徴とする付記1又は2に記載の光半導体素子。付記4前記スラブ層の厚さと前記第2半導体層の主要部の厚さの合計が、前記導波路コア層の厚さの半分以上、前記導波路コア層の厚さ以下であることを特徴とする付記1乃至3のいずれかに記載の光半導体素子。付記5前記導波路コア層は、i型であり、前記導波路コア層の両側の前記スラブ層は、一方がp型で他方がn型であることを特徴とする付記1乃至4のいずれかに記載の光半導体素子。付記6前記導波路コア層の上方にヒータ電極が設けられていることを特徴とする付記1乃至4のいずれかに記載の光半導体素子。付記7前記導波路コア層は、直線状部分と湾曲部分とを有し、前記第2半導体層は、前記直線状部分の側方に設けられていることを特徴とする付記1乃至6のいずれかに記載の光半導体素子。付記8前記第2半導体層は、末端に向かって厚さ又は幅が縮小するように設けられていることを特徴とする付記1乃至7のいずれかに記載の光半導体素子。付記9クラッド層上に設けられ、第1導波路コア層と、前記第1導波路コア層の両側にそれぞれ接続された、前記第1導波路コア層よりも薄い第1スラブ層とを有する第1半導体層と、前記第1導波路コア層の側面及び前記第1スラブ層の上面を被覆する第1絶縁層と、前記第1導波路コア層の側方で前記第1スラブ層の上方に、前記第1絶縁層を介して設けられ、前記第1導波路コア層と光学的に接続された第2半導体層と、を含む第1導波路構造部と、クラッド層上に設けられ、第2導波路コア層と、前記第2導波路コア層の両側にそれぞれ接続された、前記第2導波路コア層よりも薄い第2スラブ層とを有する第3半導体層と、前記第2導波路コア層の側面及び前記第2スラブ層の上面を被覆する第2絶縁層と、前記第2導波路コア層の側方で前記第2スラブ層の上方に、前記第2絶縁層を介して設けられ、前記第2導波路コア層と光学的に接続された第4半導体層と、を含む第2導波路構造部と、前記第1導波路構造部と前記第2導波路構造部に接続され、入力光を前記第1導波路コア層と前記第2導波路コア層に分波する第1光カプラと、前記第1導波路構造部と前記第2導波路構造部に接続され、前記第1導波路コア層と前記第2導波路コア層の伝播光を合波する第2光カプラと、を含むことを特徴とする光半導体素子。付記10クラッド層上に、導波路コア層と、前記導波路コア層の両側に接続された、前記導波路コア層よりも薄いスラブ層とを有する第1半導体層を形成する工程と、前記導波路コア層の側面及び前記スラブ層の上面を被覆する絶縁層を形成する工程と、前記導波路コア層と光学的に接続されるように、前記導波路コア層の側方で前記スラブ層の上方に、前記絶縁層を介して第2半導体層を形成する工程と、を含むことを特徴とする光半導体素子の製造方法。"