"電圧駆動型素子を駆動する駆動回路であって、駆動電源の正極端子と前記電圧駆動型素子の制御端子の間に接続可能に構成されているゲート抵抗と、前記ゲート抵抗に対して並列に接続されており、分岐ゲート抵抗とツェナーダイオードを有するとともに、前記分岐ゲート抵抗と前記ツェナーダイオードが直列に接続されている分岐回路部と、を備えており、前記ツェナーダイオードのカソードが前記駆動電源の正極端子側に接続されており、前記ツェナーダイオードのアノードが前記電圧駆動型素子の制御端子側に接続されている駆動回路。一端が前記ツェナーダイオードのカソード側に接続されており、他端が前記電圧駆動型素子の出力端子側に接続可能に構成されているコンデンサをさらに備えている請求項1に記載の駆動回路。上記のように、従来のアクティブゲート方式では、電圧駆動型素子の電流の変化又は電圧駆動型素子のゲート電圧の変化の検出結果に基づいて、電圧駆動型素子をターンオン又はターンオフさせる遷移期間の途中で切り換え用スイッチが切り換えられる。このため、従来のアクティブ方式では、電圧駆動型素子の状態変化から切り換え用スイッチが切り換わるまでに一定の時間が必要である。電圧駆動型素子をターンオン又はターンオフさせる遷移期間の高速化が望まれており、従来のアクティブ方式では対応が困難となることがある。本明細書で開示される技術では、電圧駆動型素子のターンオン又はターンオフの遷移期間が高速化された場合でも、スイッチング特性におけるトレードオフ関係を改善することが可能な駆動回路を提供することを目的としている。本明細書で開示される技術では、ゲート抵抗に対して分岐回路部が並列に設けられていることを特徴としている。さらに、その分岐回路部はツェナーダイオードを有しており、そのツェナーダイオードが駆動電圧と電圧駆動型素子のゲート電圧の差に応じた電圧が逆方向に印加されるように接続されていることを特徴としている。ターンオンの遷移期間の前半段階では、電圧駆動型素子のゲート電圧が低いので、ツェナーダイオードに印加される逆方向電圧が大きい。このため、ターンオンの遷移期間の前半段階では、ツェナーダイオードに印加される逆方向電圧がツェナーダイオードの降伏電圧を上回っており、ツェナーダイオードが降伏している。このため、ターンオンの遷移期間の前半段階では、ゲート抵抗を介して電圧駆動型素子の制御電極に電荷が供給されるのに加えて、分岐回路部を介しても電圧駆動型素子の制御電極に電荷が供給される。一方、ターンオンの遷移期間の後半段階では、電圧駆動型素子のゲート電圧が上昇するので、ツェナーダイオードに印加される逆方向電圧が小さい。このため、ターンオンの遷移期間の後半段階では、ツェナーダイオードに印加される逆方向電圧がツェナーダイオードの降伏電圧を下回っており、ツェナーダイオードが降伏しない非導通状態となる。このため、ターンオンの遷移期間の後半段階では、分岐回路部を介した電荷の供給が遮断される。このように、ターンオンの遷移期間の前半段階と後半段階では、電圧駆動型素子の制御電極に電荷を供給するための経路の数が異なっている。この結果、ターンオンの遷移期間の前半段階では、電圧駆動型素子のゲート電圧の立ち上がり速度が相対的に高速化され、ターンオンの遷移期間の後半段階では、電圧駆動型素子のゲート電圧の立ち上がり速度が相対的に低速化される。これにより、電圧駆動型素子がターンオンするときのスイッチング特性におけるトレードオフ関係が改善される。すなわち、本明細書で開示される電圧駆動型素子を駆動する駆動回路は、ゲート抵抗と分岐回路部を備えている。ゲート抵抗は、駆動電源の正極端子と電圧駆動型素子の制御端子の間に接続可能に構成されている。分岐回路部は、ゲート抵抗に対して並列に接続されており、分岐ゲート抵抗とツェナーダイオードを有するとともに、それら分岐ゲート抵抗とツェナーダイオードが直列に接続されている。ツェナーダイオードのカソードが駆動電源の正極端子側に接続されており、ツェナーダイオードのアノードが電圧駆動型素子の制御端子側に接続されている。分岐回路部では、分岐ゲート抵抗とツェナーダイオードが直列の関係で接続されていればよく、その位置関係は特に制限されない。例えば、ツェナーダイオードのカソードが分岐ゲート抵抗を介して駆動電源の正極端子に接続されていてもよいし、ツェナーダイオードのアノードが分岐ゲート抵抗を介して電圧駆動型素子の制御端子に接続されていてもよい。上記駆動回路では、電圧駆動型素子をターンオンさせる遷移期間において、電圧駆動型素子のゲート電圧に応じてツェナーダイオードが自発的に降伏した導通状態と降伏していない非導通状態とに切り換わる。ツェナーダイオードの応答速度は、特定の検出結果に応じて切り換え用スイッチを切り換える場合に比して圧倒的に速い。このため、本明細書で開示される駆動回路は、電圧駆動型素子がターンオンするときのスイッチング特性におけるトレードオフ関係を改善するとともに、電圧駆動型素子をターンオンさせる遷移期間が高速化された場合にも対応可能である。本明細書で開示される駆動回路は、コンデンサをさらに備えているのが望ましい。コンデンサは、一端がツェナーダイオードのカソードに接続されており、他端が電圧駆動型素子の出力端子に接続可能に構成されている。すなわち、この態様の駆動回路では、電圧駆動型素子の制御端子と出力端子の間に、ツェナーダイオードとコンデンサの直列回路が接続される。ターンオフの遷移期間の前半段階では、電圧駆動型素子のゲート電圧が高いので、ツェナーダイオードに印加される逆方向電圧が小さい。このため、ターンオフの遷移期間の前半段階では、ツェナーダイオードに印加される逆方向電圧はツェナーダイオードの降伏電圧を下回っており、ツェナーダイオードが降伏していない非導通状態である。一方、ターンオフの遷移期間の後半段階では、電圧駆動型素子のゲート電圧が降下するので、ツェナーダイオードに印加される逆方向電圧が大きい。このため、ターンオフの遷移期間の後半段階では、ツェナーダイオードに印加される逆方向電圧がツェナーダイオードの降伏電圧を上回っており、ツェナーダイオードが降伏した導通状態となる。これにより、ターンオフの遷移期間の後半段階では、コンデンサに蓄積されていた電荷がツェナーダイオードを経由して放電される。このため、ターンオフの遷移期間の後半段階では、電圧駆動型素子の電荷が見かけ上増えることから、電圧駆動型素子のゲート電圧の立ち下がり速度が低速化される。この結果、上記態様の駆動回路は、電圧駆動型素子がターンオフするときのスイッチング特性におけるトレードオフ関係を改善することができる。また、ツェナーダイオードの応答速度は、特定の検出結果に応じて切り換え用スイッチを切り換える場合に比して圧倒的に速い。このため、上記態様の駆動回路は、電圧駆動型素子がターンオフするときのスイッチング特性におけるトレードオフ関係を改善するとともに、電圧駆動型素子をターンオフさせる遷移期間が高速化された場合にも対応可能である。本明細書で開示される技術によると、電圧駆動型素子のターンオン又はターンオフの遷移期間が高速化された場合にも、スイッチング特性におけるトレードオフ関係を改善する駆動回路を提供することができる。本明細書で開示される技術の特徴を整理しておく。第1特徴本明細書で開示される電圧駆動型素子を駆動する駆動回路は、第1回路部と分岐回路部を備えている。第1回路部は、電圧駆動型素子の制御電極に電荷を供給するために電圧駆動型素子の制御端子に接続可能に構成されており、第1スイッチと第1ゲート抵抗を有するとともに、それら第1スイッチと第1ゲート抵抗が直列に接続されている。分岐回路部は、第1ゲート抵抗に対して並列に接続されており、分岐ゲート抵抗とツェナーダイオードを有するとともに、それら分岐ゲート抵抗とツェナーダイオードが直列に接続されている。ツェナーダイオードのアノードは、第1ゲート抵抗と電圧駆動型素子の制御端子の間の配線に接続されている。第2特徴第1特徴において、第1回路部は、駆動電源の正極端子と電圧駆動型素子の制御端子の間に接続されていてもよい。第3特徴第1特徴において、駆動回路は、第2回路部とコンデンサをさらに備えていてもよい。この場合、第2回路部は、電圧駆動型素子の制御電極から電荷を放電するために電圧駆動型素子の制御端子に接続可能に構成されており、第2スイッチと第2ゲート抵抗を有するとともに、第2スイッチと第2ゲート抵抗が直列に接続されている。コンデンサは、ツェナーダイオードのカソードと電圧駆動型素子の出力端子の間に接続可能に構成されている。第4特徴第3特徴において、第2回路部は、駆動電源の負極端子と電圧駆動型素子の制御端子の間に接続されていてもよい。図1に、車両用のインバータに搭載されるトランジスタTr1を駆動する駆動回路1の回路図を示す。一例では、トランジスタTr1には、nチャネル型のMOSFETMetalOxideSemiconductorFieldEffectTransistorが用いられており、その半導体材料には炭化珪素又は窒化ガリウム系のワイドバンドギャップの化合物半導体が用いられている。駆動回路1は、トランジスタTr1の制御電極に対して電荷を供給又は制御電極から電荷を放電させることで、制御電極のゲート電圧を上昇又は降下させる。このような駆動回路1は、トランジスタTr1のゲート電圧を制御し、トランジスタTr1の入力端子11から出力端子13に向けて流れるドレイン電流を制御する。駆動回路1は、第1回路部21と第2回路部22と制御回路30を備えている。第1回路部21は、トランジスタTr1の制御電極に電荷を供給するために設けられている。第1回路部21は、直流の駆動電源V1の正極端子14とトランジスタTr1の制御端子12の間に接続可能に構成されており、第1スイッチSW1と第1ゲート抵抗R1を有している。第1スイッチSW1と第1ゲート抵抗R1は直列に接続されており、第1スイッチSW1の一端が駆動電源V1の正極端子14に接続可能に構成されており、第1スイッチSW1の他端が第1ゲート抵抗R1の一端に接続されており、第1ゲート抵抗R1の他端がトランジスタTr1の制御端子12に接続可能に構成されている。第2回路部22は、トランジスタTr1の制御電極に充電されている電荷を放電するために設けられている。第2回路部22は、駆動電源V1の負極端子15とトランジスタTr1の制御端子12の間に接続可能に構成されており、第2スイッチSW2と第2ゲート抵抗R2を有している。第2スイッチSW2と第2ゲート抵抗R2は直列に接続されており、第2スイッチSW2の一端が駆動電源V1の負極端子15に接続可能に構成されており、第2スイッチSW2の他端が第2ゲート抵抗R2の一端に接続されており、第2ゲート抵抗R2の他端がトランジスタTr1の制御端子12に接続可能に構成されている。ここで、この例では、電荷供給用の第1ゲート抵抗R1と電荷放電用の第2ゲート抵抗R2が別個に設けられているが、図2に示すように、必要に応じて、1つのゲート抵抗R1,R2で代用することも可能である。制御回路30は、インバータをPWM制御するために、第1スイッチSW1と第2スイッチSW2の開閉を切り換え可能に構成されている。駆動回路1はさらに、第1回路部21の第1ゲート抵抗R1に対して並列に接続されている分岐回路部23を備えている。分岐回路部23は、分岐ゲート抵抗R3と整流用ダイオードD1とツェナーダイオードZD1を有している。分岐ゲート抵抗R3と整流用ダイオードD1とツェナーダイオードZD1は直列に接続されており、分岐ゲート抵抗R3の一端が第1スイッチSW1と第1ゲート抵抗R1の中間点に接続されており、分岐ゲート抵抗R3の他端が整流用ダイオードD1のアノードに接続されており、整流用ダイオードD1のカソードがツェナーダイオードZD1のカソードに接続されており、ツェナーダイオードZD1のアノードが第1ゲート抵抗R1とトランジスタTr1の制御端子12の中間点に接続されている。図3に、駆動回路1のタイミングチャートを示す。タイミングt1以前の期間T1では、トランジスタTr1は完全にオフ状態である。タイミングt1において、第1スイッチSW1をオンさせ、第2スイッチSW2をオフさせると、駆動電源V1から第1回路部21を介してトランジスタTr1の制御電極に電荷が供給され、ゲート電圧が立ち上がる。ゲート電圧が閾値を上回ると、トランジスタTr1がターンオンし、トランジスタTr10の入力端子11から出力端子13に向けてドレイン電流が流れる。このトランジスタTr1がターンオンする遷移期間において、分岐回路部23のツェナーダイオードZD1には、概ね駆動電源V1の駆動電圧からトランジスタTr1のゲート電圧を引いた大きさの逆方向電圧が印加されている。ターンオン直後の期間T2aでは、トランジスタTr1のゲート電圧は小さいので、ツェナーダイオードZD1に印加される逆方向電圧は大きい。このため、ターンオン直後の期間T2aでは、この逆方向電圧がツェナーダイオードZD1の降伏電圧を上回っており、ツェナーダイオードZD1が降伏した導通状態である。このため、ターンオン直後の期間T2aでは、第1回路部21を介してトランジスタTr1の制御電極に電荷が供給されるのに加えて、分岐回路部23を介してもトランジスタTr10の制御電極に電荷が供給される。したがって、ターンオン直後の期間T2aでは、トランジスタTr1のゲート電圧の立ち上がり速度が相対的に高速化される。トランジスタTr1のゲート電圧が上昇すると、タイミングt2において、ツェナーダイオードZD1に印加されている逆方向電圧がツェナーダイオードZD1の降伏電圧を下回り、ツェナーダイオードZD1が降伏していない非導通状態となる。このため、期間T2bでは、分岐回路部23を介した電荷の供給が停止され、第1回路部21を介してのみトランジスタTr1の制御電極に電荷が供給される。したがって、期間T2bでは、トランジスタTr1のゲート電圧の立ち上がり速度が相対的に低速化される。タイミングt3において、第1回路部21を介した電荷の供給が終了し、期間T3ではトランジスタTr1が完全にオン状態となる。タイミングt4において、第1スイッチSW1をオフさせ、第2スイッチSW20をオンさせると、トランジスタTr1の制御電極に充電していた電荷が第2回路部22を介して放電する。ゲート電圧が閾値を下回ると、トランジスタTr10がターンオフし、トランジスタTr10のドレイン電流が遮断する。タイミングt5において、トランジスタTr1の制御電極に充電していた電荷が完全に放電され、期間T5ではトランジスタTr1が完全にオフ状態となる。以下、第1実施例の駆動回路1の特徴を説明する。1図3の期間T2a及びT2bに示されるように、駆動回路1で駆動されるトランジスタTr1では、ターンオンの遷移期間の前半段階におけるゲート電圧の立ち上がり速度が相対的に高速化されており、ターンオンの遷移期間の後半段階におけるゲート電圧の立ち上がり速度が相対的に低速化されている。ターンオンの遷移期間の後半段階におけるゲート電圧の立ち上がり速度は、トランジスタTr1のドレイン電流のサージ及びドレイン電流のリンギングに強く影響する。本実施例では、ターンオンの遷移期間の後半段階におけるゲート電圧の立ち上がり速度が低速化されているので、トランジスタTr1がターンオンするときのドレイン電流のサージ及びドレイン電流のリンギング現象が抑えられる。一方で、ターンオンの遷移期間の前半段階におけるゲート電圧の立ち上がり速度が高速化されており、スイッチング損失の増大が抑えられている。2本実施例の駆動回路1では、トランジスタTr1のゲート電圧が上昇するのに応じて、ツェナーダイオードZD1が降伏した導通状態から降伏していない非導通状態に切り替わることで、図3の期間T2aからT2bに切り替わる。このときのツェナーダイオードZD1の応答速度は極めて早い。このため、本実施例の駆動回路1は、トランジスタTr1を高速でスイッチングする場合でも適用可能である。3本実施例のトランジスタTr1の半導体材料には、炭化珪素又は窒化ガリウム系のワイドバンドギャップの化合物半導体が用いられている。このようなワイドバンドギャップの化合物半導体で形成されるトランジスタTr1は、極めて高速でスイッチングすることができる。したがって、本実施例の駆動回路1は、ワイドバンドギャップの化合物半導体で形成されるトランジスタTr1を駆動する場合に特に有用である。4本実施例の駆動回路1では、分岐回路部23の分岐ゲート抵抗R3の抵抗値が、第1回路部21の第1ゲート抵抗R1図2の例では、ゲート抵抗R1,R2よりも小さい方が望ましい。この場合、ターンオンの遷移期間の前半段階におけるゲート電圧の立ち上がり速度が顕著に高速化され、スイッチング損失の増大が顕著に抑えられる。図4に、第2実施例の駆動回路2の回路図を示す。第1実施例の駆動回路1と共通の構成に関しては共通の符号を付し、その説明を省略する。図4に示されるように、駆動回路2は、一端がツェナーダイオードZD1のカソードと整流用ダイオードD1のカソードの中間点に接続されており、他端がトランジスタTr1の出力端子13に接続可能に構成されているコンデンサC1を備えていることを特徴としている。図5に、駆動回路2のタイミングチャートを示す。駆動回路2では、ゲート電圧の立ち下がり速度が遷移期間の前半段階と後半段階で変化することを特徴としている。タイミングt4において、第1スイッチSW1をオフさせ、第2スイッチSW2をオンさせると、トランジスタTr1の制御電極に充電していた電荷が第2回路部22を介して放電する。ゲート電圧が閾値を下回ると、トランジスタTr1がターンオフし、トランジスタTr10のドレイン電流が遮断する。このトランジスタTr1がターンオフする遷移期間において、分岐回路部23のツェナーダイオードZD1には、概ね駆動電源V1の駆動電圧からトランジスタTr1のゲート電圧を引いた大きさの逆方向電圧が印加されている。ターンオフ直後の期間T4aでは、トランジスタTr1のゲート電圧は大きいので、この逆方向電圧がツェナーダイオードZD1の降伏電圧を下回っており、ツェナーダイオードZD1が降伏していない非導通状態である。トランジスタTr1の制御電極から電荷の放電が進むと、トランジスタTr1のゲート電圧が降下する。トランジスタTr1のゲート電圧が降下すると、ツェナーダイオードZD1に印加される逆方向電圧が上昇する。タイミングt4’において、ツェナーダイオードZD1に印加される逆方向電圧がツェナーダイオードZD1の降伏電圧を上回ると、ツェナーダイオードZD1が降伏した導通状態となる。このため、期間T4bでは、コンデンサC1に蓄積されていた電荷がツェナーダイオードZD1と第2回路部22を経由して放電される。このため、期間T4bでは、トランジスタTr1の電荷が見かけ上増えたこととなり、トランジスタTr1のゲート電圧の立ち下がり速度が低速化される。以下、第2実施例の駆動回路2の特徴を列記する。1図5の期間T4a及びT4bに示されるように、駆動回路2で駆動されるトランジスタTr1では、ターンオフの遷移期間の前半段階におけるゲート電圧の立ち下がり速度が相対的に高速化されており、ターンオフの遷移期間の後半段階におけるゲート電圧の立ち下がり速度が相対的に低速化されている。ターンオフの遷移期間の後半段階におけるゲート電圧の立ち下がり速度は、トランジスタTr1のドレイン電流のリンギング及びトランジスタTr1のドレイン電圧のサージに強く影響する。本実施例では、ターンオフの遷移期間の後半段階におけるゲート電圧の立ち下がり速度が低速化されているので、トランジスタTr1がターンオフするときのドレイン電流のサージ電流及びドレイン電圧のリンギング現象が抑えられる。一方で、ターンオフの遷移期間の前半段階におけるゲート電圧の立ち下がり速度が高速化されており、スイッチング損失の増大が抑えられている。以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。"