ヒステリシスコンパレータを備えるアナログ制御回路と、デジタル信号処理装置DSPを備えるデジタル制御回路と、アナログ制御回路またはデジタル制御回路からの指令信号に従い動作するスイッチング電源回路を備える電源装置であって、スイッチング電源回路の出力電圧が急変する場合は、アナログ制御回路によってスイッチング電源回路をヒステリシス制御し、スイッチング電源回路の出力電圧が急変しない場合は、デジタル制御回路によってスイッチング電源回路をPWM制御することを特徴とする電源装置。デジタル制御回路が、スイッチング電源回路の出力電圧の変動を監視し、デジタル制御回路が、アナログ制御回路によるヒステリシス制御とデジタル制御回路によるPWM制御を切り換えることを特徴とする請求項1の電源装置。デジタル制御回路が、ヒステリシスコンパレータの基準電圧を供給し、スイッチング電源回路の出力電圧が急変する場合は、デジタル制御回路が、ヒステリシスコンパレータの基準電圧として適正電圧を供給し、スイッチング電源回路にPWM制御に基づく指令信号を出力せず、スイッチング電源回路の出力電圧が急変しない場合は、デジタル制御回路が、ヒステリシスコンパレータの基準電圧として無効電圧を供給し、スイッチング電源回路にPWM制御に基づく指令信号を出力することを特徴とする請求項2の電源装置。DSPを備えるデジタル制御回路を用いた電源装置では、DSPにおけるプログラムの実行速度や、DSPの入力側で行うA/D変換の処理速度、DSPの出力側で行うD/A変換の処理速度に限界があるため、急激な負荷変動に対しては応答に遅れが生じてしまう。急激な負荷変動に対しても高速に応答することが可能な技術が期待されている。本願では上記の課題を解決する技術を開示する。本出願では、DSPを備えるデジタル制御回路を用いた電源装置において、急激な負荷変動に対しても高速に応答することが可能な技術を開示する。本明細書が開示する電源装置は、ヒステリシスコンパレータを備えるアナログ制御回路と、デジタル信号処理装置DSPを備えるデジタル制御回路と、アナログ制御回路またはデジタル制御回路からの指令信号に従い動作するスイッチング電源回路を備えている。その電源装置は、スイッチング電源回路の出力電圧が急変する場合は、アナログ制御回路によってスイッチング電源回路をヒステリシス制御する。その電源装置は、スイッチング電源回路の出力電圧が急変しない場合は、デジタル制御回路によってスイッチング電源回路をPWM制御する。上記の電源装置では、スイッチング電源回路の出力電圧が急変しない場合、すなわち電源装置の負荷変動が緩やかな場合には、デジタル制御回路によってスイッチング電源回路をPWM制御する。アナログ制御回路によるPWM制御とは異なり、エラーアンプ、LCフィルタ等の周波数特定に起因する応答速度の制限がなく、フィードバックループを安定化させるための位相補償回路の設計が不要となる。また、キャパシタ等の回路素子の特性の製造時のばらつきや温度に依存する変動に対しても、チューニングが容易である。上記の電源装置では、スイッチング電源回路の出力電圧が急変する場合、すなわち電源装置の負荷変動が急激な場合には、アナログ制御回路によってスイッチング電源回路をヒステリシス制御する。アナログ制御回路によりスイッチング電源回路を制御するから、デジタル制御回路による制御に比べて、DSPにおけるプログラムの処理時間や、DSPの入力側で行うA/D変換の処理時間、DSPの出力側で行うD/A変換の処理時間に起因する応答の遅れがなく、急激な負荷変動に対して高速に応答することができる。また、アナログ制御回路によるヒステリシス制御では、アナログ制御回路によるPWM制御を行う場合に比べて、エラーアンプが不要となるから、エラーアンプの周波数特性に起因する応答の遅れがなく、急激な負荷変動に対して高速に応答することができる。上記の電源装置では、デジタル制御回路が、スイッチング電源回路の出力電圧の変動を監視し、デジタル制御回路が、アナログ制御回路によるヒステリシス制御とデジタル制御回路によるPWM制御を切り換えることが好ましい。上記の電源装置によれば、簡単な構成で、スイッチング電源回路の出力電圧が急変しているか否かを判別することができる。上記の電源装置では、デジタル制御回路が、ヒステリシスコンパレータの基準電圧を供給し、スイッチング電源回路の出力電圧が急変する場合は、デジタル制御回路が、ヒステリシスコンパレータの基準電圧として適正電圧を供給し、スイッチング電源回路にPWM制御に基づく指令信号を出力せず、スイッチング電源回路の出力電圧が急変しない場合は、デジタル制御回路が、ヒステリシスコンパレータの基準電圧として無効電圧を供給し、スイッチング電源回路にPWM制御に基づく指令信号を出力することが好ましい。上記の電源装置によれば、簡単な構成で、アナログ制御回路によるヒステリシス制御とデジタル制御回路によるPWM制御の切り替えを実現することができる。なおここでいう無効電圧とは、ヒステリシスコンパレータの出力におけるオンとオフの切り換りが生じなくなり、実質的にヒステリシスコンパレータの動作が無効化される基準電圧のことをいう。また、ここでいう適正電圧とは、スイッチング電源回路の出力電圧をヒステリシス制御によって所望の電圧に調整する際に、ヒステリシスコンパレータに入力される基準電圧のことをいう。本出願が開示する技術によれば、DSPを備えるデジタル制御回路を用いた電源装置において、急激な負荷変動に対しても高速に応答することができる。下記に記載する実施例の主要な特徴を列記する。特徴1デジタル制御回路のDSPが、スイッチング電源回路の出力電圧の時間変化率に基づいて、スイッチング電源回路の出力電圧が急変したか否かを判断する。実施例1以下では図1および図2を参照しながら、本実施例の電源装置10について説明する。電源装置10は、車両等に搭載されて使用される車載用の電源装置である。電源装置10は、スイッチング電源回路12と、アナログ制御回路14と、デジタル制御回路16を備えている。電源装置10は、直流の入力電圧Vinを、直流の出力電圧Voutに変換する。スイッチング電源回路12は、直流の入力電圧Vinを、スイッチング素子のオン/オフ切り換えによって高周波のパルスに変換した後、平滑化することによって、直流の出力電圧Voutに変換する。スイッチング電源回路12は、第1指令信号Cm1または第2指令信号Cm2に従って、スイッチング素子のオン/オフを切り換える。図2に示すように、本実施例のスイッチング電源回路12は、スイッチング素子であるトランジスタTrと、平滑化回路を構成するダイオードD、インダクタL、キャパシタC等を備えている。トランジスタTrの導通/非導通は、ドライバDr1を介して入力される第1指令信号Cm1、およびドライバDr2を介して入力される第2指令信号Cm2によって切り換えられる。本実施例のスイッチング電源回路12は、直流の入力電圧Vinを直流の出力電圧Voutに変換する降圧型のDC/DCコンバータである。アナログ制御回路14は、ヒステリシスコンパレータ20を備えている。ヒステリシスコンパレータ20の反転入力にはスイッチング電源回路12の出力電圧V’outが入力され、非反転入力には基準電圧Vrefが入力される。なお、スイッチング電源回路12の実際の出力電圧Voutは、アナログ制御回路14やデジタル制御回路16に直接入力するには大きすぎるので、本実施例では、分圧抵抗R1、R2によって分圧された出力電圧V’outがアナログ制御回路14やデジタル制御回路16に入力される。ヒステリシスコンパレータ20は、上側しきい値電圧V1と下側しきい値電圧V2を有している。本実施例では、下側しきい値電圧V2は基準電圧Vrefと等しく、上側しきい値電圧V1は基準電圧Vrefに所定電圧ΔVを加算した電圧に設定されている。ヒステリシスコンパレータ20は、ローレベルのオフ信号またはハイレベルのオン信号を出力する。ヒステリシスコンパレータ20は、オフ信号を出力している状態で、出力電圧V’outが上側しきい値電圧V1を超えると、オフ信号からオン信号に出力を切り換える。また、ヒステリシスコンパレータ20は、オン信号を出力している状態で、出力電圧V’outが下側しきい値電圧V2を下回ると、オン信号からオフ信号に出力を切り換える。アナログ制御回路14は、ヒステリシスコンパレータ20の出力を、スイッチング電源回路12へ第1指令信号Cm1として出力する。デジタル制御回路16は、A/D変換器22と、DSP24と、D/A変換器26を備えている。A/D変換器22は、スイッチング電源回路12の出力電圧V’outをデジタル値に変換してDSP24に入力する。D/A変換器26は、DSP24から出力される基準電圧Vrefのデジタル値をアナログに変換して、アナログ制御回路14へ出力する。また、D/A変換器26は、DSP24から出力される第2指令信号Cm2のデジタル値をアナログに変換して、スイッチング電源回路12へ出力する。DSP24はメモリを内蔵しており、スイッチング電源回路12の出力電圧Voutについての設定電圧Vsetを予め記憶している。DSP24は、車両のCANバス100と通信可能である。DSP24は、予め設定された時間区間におけるスイッチング電源回路12の出力電圧V’outの時系列のデータを、メモリに記憶する。DSP24は、メモリに記憶された出力電圧V’outの時系列のデータを用いて、単位時間当たりの出力電圧変化率dV’out/dtを算出する。この出力電圧変化率dV’out/dtの値は、電源装置10の負荷変動の割合に対応している。出力電圧変化率dV’out/dtが大きい場合は、電源装置10の負荷は急激に変動している。出力電圧変化率dV’out/dtが小さい場合は、電源装置10の負荷は緩やかに変動している。出力電圧変化率dV’out/dtが所定値αより小さい場合、すなわち電源装置10の負荷変動が緩やかであると判断される場合、電源装置10は、デジタル制御回路16からの第2指令信号Cm2によって、スイッチング電源回路12を固定周波数でPWM制御する。本実施例では、DSP24が出力電圧変化率dV’out/dtと所定値αを比較し、出力電圧変化率dV’out/dtが所定値αより小さい場合、DSP24はアナログ制御回路14へ出力する基準電圧Vrefを無効電圧Vinvに設定する。本実施例では、無効電圧Vinvは、スイッチング電源回路12の出力電圧V’outの想定される最大値よりも大きな電圧に設定されている。このような無効電圧Vinvを基準電圧Vrefに設定すると、ヒステリシスコンパレータ20は常にオフ信号を出力し続けることとなり、ヒステリシスコンパレータ20の動作が実質的に無効化される。また、DSP24は、スイッチング電源回路12の出力電圧Voutと設定電圧Vsetに基づいて、スイッチング電源回路12をPWM制御するための第2指令信号Cm2のパターンを生成する。本実施例では、DSP24は出力電圧Voutが設定電圧Vsetに一致するように、固定周波数のPWM制御を行う。このような構成とすることによって、スイッチング電源回路12を、デジタル制御回路16により、PWM制御することができる。出力電圧変化率dV’out/dtが所定値αより大きい場合、すなわち電源装置10の負荷変動が急激であると判断される場合、電源装置10は、アナログ制御回路14からの第1指令信号Cm1によって、スイッチング電源回路12をヒステリシス制御する。本実施例では、DSP24が出力電圧変化率dV’out/dtと所定値αを比較し、出力電圧変化率dV’out/dtが所定値αより大きい場合、DSP24はアナログ制御回路14へ出力する基準電圧Vrefを適正電圧Vadeに設定する。本実施例では、適正電圧Vadeは、出力電圧Voutが設定電圧Vsetに一致するときの出力電圧V’outと等しい電圧に設定される。また、DSP24は、スイッチング電源回路12への第2指令信号Cm2の出力を停止する。具体的には、DSP24は、スイッチング電源回路12への第2指令信号Cm2としてオフ信号を出力し続ける。このような構成とすることによって、スイッチング電源回路12を、アナログ制御回路14により、ヒステリシス制御することができる。本実施例の電源装置10によれば、負荷変動が緩やかである場合については、DSP24を備えるデジタル制御回路16によって、スイッチング電源回路12を固定周波数でPWM制御する。このような構成とすることによって、回路素子等のハードウェアを変更することなく、プログラムの変更のみによって、PWM制御における安定した動作、あるいは最適な動作を実現するためのチューニングを行うことができる。本実施例の電源装置10によれば、負荷変動が急激である場合については、ヒステリシスコンパレータ20を備えるアナログ制御回路14によって、スイッチング電源回路12をヒステリシス制御する。このような構成とすることによって、急激な負荷変動に対しても高速に応答することができる。なお、本実施例の電源装置10によれば、DSP24において急激な負荷変動の発生を事前に予測して、デジタル制御回路16によるPWM制御から、アナログ制御回路14によるヒステリシス制御に、事前に切り換えておくこともできる。例えば、CANバス100上のエンジン、変速機、車両等の各種の外部パラメータをDSP24が取得して、これらの外部パラメータからDSP24が急激な負荷変動の発生を予測した場合に、デジタル制御回路16によるPWM制御から、アナログ制御回路14によるヒステリシス制御に、予め切り換えておく構成とすることができる。あるいは、DSP24が出力電圧変化率dV’out/dtの単位時間当たりの変化率d2V’out/dt2を算出して、その算出結果から急激な負荷変動の発生を予測した場合に、デジタル制御回路16によるPWM制御から、アナログ制御回路14によるヒステリシス制御に、予め切り換えておく構成とすることもできる。このような構成とすることによって、急激な負荷変動に対する応答性をさらに高めることができる。なお上記の実施例では、スイッチング電源回路12が降圧型のDC/DCコンバータである場合について説明したが、スイッチング電源回路12は昇圧型のDC/DCコンバータであってもよい。なお上記の実施例では、ヒステリシスコンパレータ20の下側しきい値電圧V2が基準電圧Vrefに等しく、上側しきい値電圧V1が基準電圧Vrefに所定電圧ΔVを加えた電圧に設定されている場合について説明した。これとは異なり、ヒステリシスコンパレータ20の上側しきい値電圧V1が基準電圧Vrefに等しく、下側しきい値電圧V2が基準電圧Vrefから所定電圧ΔVを差し引いた電圧に設定されている構成としてもよい。あるいは、上側しきい値電圧V1が基準電圧Vrefに所定電圧ΔVを加えた電圧に設定されており、下側しきい値電圧V2が基準電圧Vrefから所定電圧ΔVを差し引いた電圧に設定されている構成としてもよい。なお上記の実施例では、アナログ制御回路14によるヒステリシス制御を行う場合は、第2指令信号Cm2としてオフ信号を出力し続けることで第1指令信号Cm1によるスイッチング制御回路12の制御を行い、デジタル制御回路16による固定周波数のPWM制御を行う場合は、第1指令信号Cm1としてオフ信号を出力し続けることで第2指令信号Cm2によるスイッチング制御回路12の制御を行う構成について説明した。これとは異なり、DSP24によって制御されるセレクタを別途設けておき、アナログ制御回路14からはヒステリシス制御に基づく第1指令信号Cm1を出力し続け、デジタル制御回路16からは固定周波数のPWM制御に基づく第2指令信号Cm2を出力し続け、スイッチング制御回路12への入力をセレクタによって第1指令信号Cm1と第2指令信号Cm2の何れか一方に選択する構成としてもよい。以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。