"マルチプロセッサシステムでの通信を無効にするための方法であって、前記方法は:前記マルチプロセッサファブリックの構成を受け取ることであって、前記マルチプロセッサファブリックは複数のプロセッサ及び複数の通信要素を含み、前記複数の通信要素のそれぞれはメモリを含み、前記構成は、1つ若しくは複数の前記プロセッサと1つ若しくは複数の前記通信要素、1つ若しくは複数の前記プロセッサと1つ若しくは複数の他の前記プロセッサ、又は1つ若しくは複数の前記通信要素と1つ若しくは複数の他の前記通信要素の内の1つ又は複数の間の通信経路の無効化を指定する、受け取ること;ハードウェア内の前記マルチプロセッサファブリックを、前記構成によって指定される前記通信経路を無効にするように自動的に構成すること;並びにソフトウェアアプリケーションを実行するために前記マルチプロセッサファブリックを操作することであって、前記マルチプロセッサファブリックは前記構成に従って動作する、操作することを含む、方法。前記マルチプロセッサファブリックを自動的に構成することが、1つ若しくは複数の前記プロセッサ及び/又は1つ若しくは複数の前記通信要素に対応するレジスタ値を設定して、前記構成によって指定される前記通信経路を無効にすることを含む、請求項1に記載の方法。前記自動的に構成した後に、無効にされた前記通信経路が前記ソフトウェアを介して回復可能ではない、請求項1又は2に記載の方法。前記構成が、前記マルチプロセッサファブリックの第1の部分と、前記マルチプロセッサファブリックの第2の部分との間の通信の無効化を指定し、動作中、前記第1の部分が前記第2の部分から隔離される、請求項1~3のいずれか1項に記載の方法。前記構成が、前記マルチプロセッサファブリックの前記第1の部分の、前記マルチプロセッサファブリックの前記第2の部分によるメモリアクセスの無効化を指定し、動作中、前記第2の部分が前記第1の部分に含まれるメモリにアクセスできない、請求項1~4のいずれか1項に記載の方法。前記マルチプロセッサファブリックの中に認証されたコードをロードすることであって、前記構成が前記認証されたコードから受け取られる、ロードすること;前記認証されたコードから前記第2の構成を受け取ること;及び前記第2の構成に基づいて自動的に構成することを実行することを更に含む、請求項1及び3~5のいずれか1項に記載の方法。前記受け取ることが、前記マルチプロセッサファブリックのブートプロセスの間に自動的に実行される、請求項1~6のいずれか1項に記載の方法。複数の前記通信要素が、動的に構成可能な前記通信要素を含み、前記通信要素のそれぞれが、複数の通信ポート、第1のメモリ、及びルーティングエンジンを含む、請求項1~7のいずれか1項に記載の方法。前記プロセッサのそれぞれについて、複数のプロセッサポートが複数の前記通信要素の第1のサブセットに結合するために構成され、前記通信要素のそれぞれについて、通信ポートの第1のサブセットが複数の前記プロセッサのサブセットに結合するために構成され、前記通信ポートの第2のサブセットが前記複数の通信要素の第2のサブセットに結合するために構成される、請求項1~8いずれか1項に記載の方法。複数の前記プロセッサ及び複数の前記通信要素が点在的な構成でともに結合される、請求項1~9のいずれか1項に記載の方法。請求項1~10のいずれかを実装するように構成されるコンピュータプログラム。複数のプロセッサ及び複数の通信要素を含むマルチプロセッサシステムを含むシステムであって、複数の前記通信要素のそれぞれは、メモリを含み、前記マルチプロセッサファブリックは、請求項1~7のいずれかを実行するように構成される、システム。各前記プロセッサは、少なくとも1つの算術論理演算ユニット、命令処理ユニット、及び複数のプロセッサポートを含む、請求項12に記載のシステム。各前記通信要素は、動的に構成可能な通信要素を含み、前記通信要素のそれぞれは、複数の通信ポート、第1のメモリ、及びルーティングエンジンを含む、請求項12又は13に記載のシステム。前記プロセッサのそれぞれについて、複数のプロセッサポートが複数の前記通信要素の第1のサブセットに結合するために構成され、前記通信要素のそれぞれについて、通信ポートの第1のサブセットが複数の前記プロセッサのサブセットに結合するために構成され、前記通信ポートの第2のサブセットが複数の前記通信要素の第2のサブセットに結合するために構成される、請求項12~14のいずれか1項に記載のシステム。いかなる時又は場所においてもデジタル世界に通信し、接続したいとする希求が、商業的な情報セキュリティ要件の背後にある力である。ユビキタス通信ソリューション及びユビキタスコンピューティングソリューションに向かって進化してきたこの環境は、初期には通信分野によって牽引されてきた。この分野は、消費者セグメント、工業セグメント、医療セグメント、公衆安全セグメント、政府セグメント及び軍事セグメントに分かれる。従来、軍隊がこの分野を技術的に先導してきた。しかし、産業界がこの能力を実現することによってその操作上の慣行を受け入れ、進化させてきたことにより、消費者市場、産業市場/企業市場及び医療市場は現在類似した課題に直面している。その結果、セキュリティの改善が所望されている。マルチプロセッサファブリックによってシステムを保護するための多様な実施形態が以下に提供される。マルチプロセッサファブリックは、複数のプロセッサ及び複数の通信要素を含んでよい。各通信要素は動的に構成可能であってよい、並びに/又は考えられる他の要素の中で複数の通信ポート、メモリ、及び/若しくはルーティングエンジンを含んでよい。各プロセッサは、考えられる他の要素の中で少なくとも1つの算術論理演算装置、命令処理装置、及び/又は複数のプロセッサポートを含んでよい。通信要素及びプロセッサは、点在的にともに結合され得る。例えば、プロセッサのそれぞれについて、複数のプロセッサポートを複数の通信要素の第1のサブセットに結合するために構成してよく、通信要素のそれぞれについて、通信ポートの第1のサブセットを複数のプロセッサのサブセットに結合するために構成し、通信ポートの第2のサブセットを複数の通信要素の第2のサブセットに結合するために構成してよい。一実施形態では、マルチプロセッサファブリックのための構成が、マルチプロセッサファブリック又はマルチプロセッサファブリックを含むシステムのブートプロセスの間に、例えば自動的に受け取られてよい。構成は、プロセッサ及び/又は通信要素の内の1つ又は複数の間の通信経路の無効化を指定してよい。例えば、構成は、1つ若しくは複数のプロセッサと1つ若しくは複数の通信要素との間、1つ若しくは複数のプロセッサと1つ若しくは複数の他のプロセッサとの間、及び/又は1つ若しくは複数の通信要素と1つ若しくは複数の他の通信要素との間の通信経路の無効化を指定してよい。少ない例としては、構成は、例えば、動作中に第1の部分を第2の部分から隔離するために、マルチプロセッサファブリックの第1の部分とマルチプロセッサファブリックの第2の部分との間の通信の無効化を指定してよい。別の例として、構成は、マルチプロセッサファブリックの第1の部分の、マルチプロセッサファブリックの第2の部分によるメモリアクセスの無効化を指定してよく、これにより例えば第2の部分は動作中に第1の部分内に含まれるメモリにアクセスできなくなる。それに応じて、マルチプロセッサファブリックは、構成によって指定される通信経路を無効にするようにハードウェア内で構成されてよい。その結果、マルチプロセッサファブリックは、構成に従ってソフトウェアアプリケーションを実行するように操作されてよい。一実施形態では、構成することは、1つ若しくは複数のプロセッサ及び/又は1つ若しくは複数の通信要素に対応するレジスタ値を設定して、その構成によって指定される通信経路を無効にすることを含んでよい。一実施形態では、この構成後、無効にされた通信経路はソフトウェアを介して回復可能であってはならない。代わりに又は加えて、上述の構成は、マルチプロセッサファブリックにロードされたソフトウェア又はコードに基づいてロードされてよい。例えば、当初、構成を含む認証されたコードがロードされてよい。一実施形態では、認証されたコードは、動作を通して使用され得る複数の構成又は構成に対する修正を含んでよい。例えば、第2の構成は認証されたコードから受け取られてよく、上述の自動的な構成は、第2の構成のために実行されてよい。好ましい実施形態の以下の詳細な説明を、以下の図面と併せて検討することで、本発明のよりよい理解を得ることができる。本発明は様々な修正及び代替形態を許容しているが、その特定の実施形態を例として図示し、ここに詳細に説明する。しかしながら、これらの図面及びそれに関する詳細な説明は、本発明をここに開示する特定の形態に制限することを意図したものではなく、反対に、添付の請求項によって定義される本発明の精神及び範囲内において、全ての修正形態、均等物及び代替形態を包含することを意図したものであることを理解するべきである。本願明細書作成に当たって、参考にした参照文献は、MichaelBDoerr、WilliamHHallidy、DavidAGibson、及びCraigMChaseによる、2003年6月24日に出願された点在するストール伝搬プロセッサ及び通信要素を備えた処理システムProcessingSystemwithInterspersedStallPropagatingProcessorsandCommunicationElementsと題する米国特許第7,415,594号明細書である。用語以下に、本願で使用する用語集を示す。記憶媒体-多様なタイプのメモリ装置又は記憶装置のいずれか。用語記憶媒体は、例えば、CD-ROM、フロッピー登録商標ディスク104若しくはテープ装置等のインストール媒体、DRAM、DDRRAM、SRAM、EDORAM、RambusRAM等のコンピュータシステムメモリ若しくはランダムアクセスメモリ又は例えばハードドライブ、光記憶装置、若しくはROM、EPROM、FLASH等の磁気媒体のような不揮発性メモリを含むことが意図される。記憶媒体は、他のタイプのメモリ又はその組合せも含んでよい。更に、メモリ記憶媒体はプログラムが実行される第1の媒体内に位置してよい、及び/又はインターネット等のネットワーク上で第1のコンピュータに接続する第2の異なるコンピュータ内に位置してよい。後者の場合、第2のコンピュータは、実行のために第1のコンピュータにプログラム命令を提供してよい。用語記憶媒体は、例えばネットワーク上で接続される異なるコンピュータ内等、異なる場所に常駐してよい2つ以上の媒体を含んでよい。キャリヤ媒体-上述の記憶媒体、並びにバス、ネットワーク等の物理伝送媒体及び/又は電気信号若しくは光信号等の信号を伝達する他の物理伝送媒体。プログラム可能ハードウェア要素-プログラマブル相互接続又はハードワイヤード相互接続を介して接続される複数のプログラマブル機能ブロックを含む多様なハードウェア装置を含む。例として、FPGA、PLDプログラム可能論理回路、FPOAフィールドプログラマブルオブジェクトアレイ、及びCPLDが挙げられる。プログラマブル機能ブロックは、細粒組み合わせ論理又はルックアップテーブルから粗粒算術論理演算装置又はプロセッサコアに及ぶことがある。プログラム可能ハードウェア要素は、リコンフィギャラブルロジックと呼ばれることもある。特定用途向け集積回路ASIC-この用語は、その通常の意味の全てを包含することが意図される。ASICはビルディングブロックとしてプログラマブルプロセッサコアを含んでよいが、本用語ASICは、汎用プログラマブル装置ではなく、ある特定のアプリケーションのためにカスタマイズされた集積回路を含むことが意図される。セルホンのセル、MP3プレーヤーのチップ、及び多くの他の単一機能ICがASICの例である。ASICは、通常、Verilog又はVHDL等のハードウェア記述言語で説明される。プログラム-用語プログラムは、その通常の意味の全てを包含することが意図される。用語プログラムは、1メモリ内に記憶することができ、プロセッサによって実行可能であるソフトウェアプログラム、又は2プログラム可能ハードウェア要素つまりASICを構成するために使用可能なハードウェア構成プログラムを含む。ソフトウェアプログラム-用語ソフトウェアプログラムは、その通常の意味の全てを包含することが意図され、記憶媒体に記憶され、プロセッサによって実行され得るいずれのタイプのプログラム命令、コード、スクリプト、及び/若しくはデータ、又はその組合せも含む。例示的なソフトウェアプログラムは、C、C、PASCAL、FORTRAN、COBOL、JAVA登録商標、アセンブリ言語等のテキストベースのプログラミング言語で作成されるプログラム、グラフィックプログラムグラフィックプログラミング言語で作成されるプログラム、アセンブリ言語プログラム、機械言語にコンパイルされたプログラム、スクリプト、及び他のタイプの実行可能なソフトウェアを含む。ソフトウェアプログラムは、何らかの方法で相互運用する2つ以上のソフトウェアプログラムを含んでよい。ハードウェア構成プログラム-プログラム可能ハードウェア要素つまりASICをプログラミングする又は構成するために使用できる、例えばネットリスト又はビットファイル等のプログラム。コンピュータシステム-パーソナルコンピュータシステムPC、メインフレームコンピュータシステム、ワークステーション、ネットワーク機器、インターネット機器、パーソナルデジタルアシスタントPDA、グリッドコンピューティングシステム若しくは他の装置、又は装置の組合せを含む多様なタイプのコンピューティングシステム又は処理システムの内のいずれか。一般に、用語コンピュータシステムは、記憶媒体からの命令を実行する少なくとも1つのプロセッサを有する任意の装置又は装置の組合せを包含するように幅広く定義できる。自動的に-ユーザ入力がアクション又は動作を直接的に指定する又は実行することなく、コンピュータシステム例えば、コンピュータシステムによって実行されるソフトウェア又は装置例えば、回路、プログラム可能ハードウェア要素、ASIC等によって実行されるアクション又は動作を指す。従って、用語自動的には、ユーザが入力を提供して、動作を直接的に実行するユーザによって手動で実行される又は指定される動作とは対照的である。自動手順は、ユーザによって提供される入力によって開始されてよいが、自動的に実行される以後のアクションはユーザによって指定されない。つまり、ユーザが実行する各アクションを指定する手動では実行されない。例えば、各フィールドを選択し、例えば、情報を入力する、チェックボックス、ラジオ選択等を選択することによって情報を指定する入力を提供することによって電子書式を記入するユーザは、たとえコンピュータシステムがユーザアクションに応えて書式を更新しなければならないとしても、手動で書式を記入している。ユーザ入力がフィールドに対する回答を指定することなく、コンピュータシステム例えば、コンピュータシステム上で実行中のソフトウェアが書式のフィールドを分析し、書式を記入する場合、書式は、コンピュータシステムによって自動的に記入されてよい。上記に示されたように、ユーザは、書式の自動記入を呼び出すことができるが、ユーザは書式の実際の記入では呼び出されない例えば、ユーザがフィールドに対する回答を手動で指定しているのではなく、むしろ回答は自動的に記入されている。本明細書は、ユーザが講じた処置に応えて自動的に実行されている動作の多様な例を提供する。システムセキュリティ単独で情報のセキュリティを提供する特長又は機能はない。セキュリティは、システムのプロパティであり、ユーザ、プロトコル、ソフトウェア及びハードウェアの組合せである。情報セキュリティの全体的な目標は、許可ユーザ間で情報を処理し、通信すること、及びその情報の不正アクセスを防ぐことである。情報セキュリティの目標は、以下のセキュリティ目的に対処することによって内訳し、達成することができる。1.は、図示したグループの内で最大である。これに加えて、一方はユーザ/セキュリティスクラッチパッド用、他方はマルチタイムプログラマブルMTPエミュレーション用のより小さなメモリがある。これは、エラーを訂正できる、及び/又はキーを修正又は交換できるように、メインメモリを複数のリマップ可能なページに構成するために使用できる。これは、特定のページを恒久的にロックすることができ、他はプログラムによって制御される認証されたユーザがアクセスできるように、プログラム可能ビットを介して構成可能である。これによって、所望される場合のフィールドアップグレード可能なコード/キーだけではなく、要求に応じたセキュリティも可能になる。これらのメモリの機能性及び使用が、使用される異なる不揮発性メモリ技術に基づきわずかに変化することがあることに留意されたい。例えば、ここでは多くの努力及び論理が使用され、OTPとのマルチタイムプログラム化可能性をエミュレートする。FLASH等のマルチプログラマブル不揮発性技術の場合には、この努力及び論理は、固有に書き換え可能なメモリのロックに向けてリダイレクトされる。IO無効化信号は、セキュリティウォールが構築され、よってピンレベルのセキュリティ保護を不必要にするまで外部からのアクセスが許されないように、セキュアブートプロセスの間チップIOを無効に保つために使用される。オプションとして、いったん安全な部分が完了すると、ブートを外部で続行するために必要とされるSPIピンを除きブートプロセスの残りの間もこれをアサートされたIO無効にされた状態に保つ。OTPレジスタでサポートされているもう1つの機能は、チップがいったん完全に製造試験されるとフルチップスキャンポートをオフにする能力である。これによって、システムレベルでの追加のセキュリティレベルが実現される。チップは、例えば適切な機能性のためにいくつかのモードを使用してよい。モードは、図11A及び図11Bに字視される書き込み可能な不揮発性記憶ヒューズ[構成可能]によって制御できる。追加の不揮発性記憶は、バックアップキーBUKとしての使用のために提供されてよい。PUFは、RNG1回路の欠くことのできない部分であってよい。また、PUFは、ミッションモードでの乱数のためにアクセスされてもよい。追加の乱数発生器RNG2も、ミッションモードのために提供される。RNG2はRNG1とは異なるハードウェア設計を有して、例えばハードウェアリング発振器等の代替手法を提供してよい。揮発性の場合にバッテリバックアップされるパッケージングオプションを介して提供されるオプションを備える小型RAMがあることもある。このメモリは、システム構成/プロビジョニング情報のバッテリバックアップされる記憶、任意選択のキー記憶、ACビットの記憶として使用することもできれば、PE又は2つをプログラミングするのに十分な小さいブート動作にとって十分なブートコードも含むこともできる。一実施形態では、このRAMは、不正操作が検出されると帰零できる。セキュアブート制御部は状態機械制御を提供して、セキュアブートハードウェアを初期化し、セキュアブートシーケンスを実行してよい。セキュアブート制御部は制御も提供して、IPブロックの操作モードを構成し、構成可能なハードウェア設定値に基づいてそれらのブロックを有効にする/無効にすることもできる。不正操作検出別の又は別個のものと多重化される不正操作検出入力は、不正操作が検出されたことを信号で知らせてよい。これは、所望される機能であることを信号で知らせるために、チップ内部で使用されてよい。ユーザプログラミングに基づき、それは、メモリ又は確定できない状態にされたメモリの帰零を引き起こし、任意選択でブートモードを、セキュアコードがもはやOTPから読み取られず、よって装置がオンボードセキュアコードに関して機能しなくなる状態に変換できる。この時点で、セキュアコードを見る唯一の方法は、使用のために選ばれる不揮発性メモリの安全な性質によって純粋に制御され得るビット位置を物理的に読み取ることである場合がある。他の機能は、プログラム制御を介してこの信号で有効又は無効にされてよい。このピンに加えて、パッケージの蓋も、取り除かれた場合に不正操作検出を提供してよい。ソフトウェア開発プロセス図10は、SDS2方法論及びシステムをサポートする例示的なHyperX開発システムを示す。ソフトウェア開発プロセスは、図10に示す基本的な機能を基礎としてよく、システム制約は各段階でのセキュリティ要件、選ばれた実装方法ソフトウェア機能及びハードウェア機能、保証を証明する正式な方法、完全にプログラム可能かつカスタマイズ可能なセキュリティ開発環境のソリューションを通じた完全なシミュレーション及び試験によってサポートされるシステムの機能性及び性能の検証を識別するために拡張する。ハードウェア機能を有効にするHyperXシステムは、ソフトウェアベースのソリューションを含んでよい。従って、セキュリティ実装バリア、キー管理、認証、復号等は、このモデルと一貫性があり、このモデルをHyperXプラットホーム上で実行中のソフトウェアとして保つように実装されてよい。これによって、考えられるソリューションの小さなサブセットをせいぜい提供できるカスタムハードウェアの設計及び実装が防がれてよい。HyperXハードウェア/プロセッサは、これらのソフトウェアソリューションを設計し、実装できるようにするハードウェアフックを含むことがある。従って、一実施形態では、この設計は、ハードウェアによって支援されるソフトウェアをベースにした検証可能なセキュリティと見なし得る。この設計は、純粋なハードウェアソリューション及びそれに伴うセキュリティに必要な必要とされる必須要素に、固有のセキュリティホールがないソフトウェアソリューションの再構成可能性をもたらし得る。実施例PE_0_0又は特定の処理要素複数の場合があるは、セキュリティ実装のための開始点として選択することができる。追加のPE又は異なるPEは、設計の意図を変更しないで他の設計考慮事項に基づいて使用するために選択することができる。ワンタイムプログラマブルOTPタイプのメモリは、プログラミングのためにPE_0_及びブートコントローラを介してDAPによってデフォルトでアクセス可能である関連ヌルルータレジスタバスに接続される。これが2つの考えられる読取り/書込み経路であることに留意されたい。これは、設計を2つの経路だけに制限することを意味するのではなく、現在の設計点のために2つ選ばれるだけである。すべての場合、そのアクセスする各経路は、プログラミング構造の内部で個別に保護されてよい。いったんそれがプログラミングされると、OTPは、それがPE_0_0又はDAPによって書き込み可能又は読み取り可能にならないようにロックされてよい。この挙動は、システム設計者によってプログラミングできる。これによって、それは安全な領域として保護され、安全な暗号化されていないコードだけではなく、両方の復号キーキー暗号化キーつまりKEK及び暗号化されたマスターキーの両方もここに記憶できるようになる。OTPのこのプログラミング及び保護は、ページ単位で行うことができる。ページは、そのセキュリティ情報が構成されるまで、PE又はブートコントローラによって書き込み、読み取ることができる。これは、ページを正しく検証できるようにする。選択可能なセキュリティビットを書き込むことで、すべてのユーザのために、又は認証されていないユーザだけのために、読取り/書込みアクセスを完全にロックする、又は部分的にロックすることができるようになる。これは、どのページからブートを開始するのかのプログラム可能な値とともに、OTPの新しいページを使用することによってブートコードを新しいコードで交換できるようにする。このOTPのプログラミングの前に、チップは通常の動作で機能し、ピンがそのように構成されている場合SPIからブートし、通常のポートを介して並列ブートモードアクセスを可能にする。OPTがいったんプログラミングされると、次いでリセット時に、チップはすべての並列ポート及びDAPを無効にし、セキュアブートコントローラ論理がオンボードOTPメモリからチップをブートしてよい。このブートは、領域を完全に保護し、チップ上のポートを介してユーザを認証するために使用できる復号エンジンをロードできる。セキュアブート部分の間には外部からのアクセスは許されないことに留意されたい。このため、ピンアクセスは保護を必要としない。いったんその部分が保護されると、ブートは標準ブートコントローラ論理に渡され、ポートはすべて有効にする。ここでノンセキュアコードは正常にロードできる。セキュアブート部分は完全にプログラム可能であるので、次いでPE_0_0を通してブートプロセスの残りを処理する小型の安全な復号エンジンをロードすることもできる。ここで、完全に符号化されたコード及びデータはチップ上にロードされているので、オフチップからロードし、エンジンによって復号することもできる。これによって、小さなOTPから可能であるよりもはるかに大きなチップの部分をセキュアモードで実行できるようになる。複数のセキュアブート画像がサポートできる。これによって、製造チップは、製造時にいくつかの事前設定されたセキュリティコードをそれらの中にロードさせて、納品されるチップの基本的なセキュリティ機能を向上できるようにする。この機能の1つの考えられる用途が、すべてのメモリ内容が、ユーザレベルピンアクセスが有効にされる前にクリアされるように、リセット時にメモリ帰零つまり、確定できない状態にすることを提供することである。他の考えられる用途もある。セキュアブートモードのエミュレーションは、チップ上での現在のSPIポートを通して利用できることがある。エミュレーションは、OTPをプログラミングする必要なくセキュリティアルゴリズムの立ち上げ及びデバッグをシミュレートするために使用できる。これにより、開発環境は、既存のポートを介してセキュアシステムを完全に試験し、次いでOTPがいったん完全に開発され、デバッグされると、OTPをプログラミングできるようにしてよい-エミュレーションモード対OTPモードで実行するために修正をサポートしない。OTPをプログラミングするための代替方法は、外部DAPを介している。このモードと最初に説明された、PE_0_0プログラミングアクセスの方法の両方で、メモリの内の1ページ又は複数ページを保護されないまま残すことができ、暗号化されたキーデータの記憶のためのPE_0_0のアクセスを可能にする。PE_0_0とDAPの両方に、読取りアクセス保護及び書込みアクセス保護を個別に選択できる。以下の機能は、潜在的な使用のケースに基づいて2つの分類で編成される。第1のグループは、主に静的なセキュリティ結果をサポートすることに焦点を当てている。言い換えると、いったん保護された領域は、チップリセット又は出力サイクルが発生するまで効力があるままとなってよい。これは、安全な処理の実装に必要であり、潜在的なアプリケーションのサブセットにとって十分である一方、それはすべてのセキュリティニーズに対する完全なソリューションではない。第2の領域は、動的なセキュリティバリア、及び/又は静的なセキュリティバリアと動的なセキュリティバリアの組合せをサポートし、より高い層のセキュリティ概念を容易にすることに基づいている。静的セキュリティバリア以下の機能、つまりツールは、静的なセキュリティ操作ニーズをサポートするためのベースラインとなる。説明は、以下を明確にするために必要であるとして提供される。メモリバス設計、セットアップ順序つけリセット、MTPエミュレーション、レジスタ仕様ビット定義、及び構成ビットのための例の用途及び数以下の表は、例示的なレジスタ仕様を示す。プログラマブルブートシーケンスこれは、プログラミングでブート順序付けを制御する能力である。これはOTP内のビットで制御できるが、最小設計がOTPなしで実現されなければならない場合、これは、特別なリセット論理を有するいくつかのレジスタビットで制御できる。それは、チップが起動し、そのブートシーケンスを再プログラミングし、次いでそれを再起動できる能力をサポートしてよい。これは、いくつかの安全なエミュレーションがチップ上で不揮発性ビットなしで発生できるようにしてよい。実装する1つの方法は、OTPで計画されている表に類似したブートアドレスの表を構築して、異なるブートシーケンスが実行できるようにすることであり、いくつかのシーケンスは、それらがあたかも安全でありOTPから出現したかのように作動し、次いでこのプロセスは、初期化シーケンスをブートして、このすべてを起動させるために使用されるので、アドレス0、CS0からではないことを除き通常のブートプロセスに移行できる。レジスタ場所が書き込まれると、ブートコントローラは、その現在のプログラミングに基づいて再起動してよい。デフォルトで、これはチップリセット時にピンによって制御されるブートと同じブートであってよい。プログラマブルブート部分がプログラミングされている場合、次いでブートはソフトウェアを介してプログラミングされたとおりに進行してよい。これは、セキュアブートエミュレーションだけではなくブートプロセスのかなりのソフトウェア制御も可能にする。メモリ区分化/アドレス指定図12は、例のメモリ区分化/アドレス指定レジスタマップを示す。図12は、256KワードのOTPメモリ空間のための例のメモリマップを示す。これらのレジスタは、アドレス0x30000で開始する。これらはプログラミングを必要とする最初のことであるので、10ビットポインタレジスタをこれらのレジスタの高位アドレスつまり0x300に初期化させることには意味がある。これらの18個のアドレスビットは、図示したように、空間の第1の半分及び残りで128Kのプログラム記憶のための256Kワードメモリ空間を提供してよい。MTPエミュレーション部分に10ビットポインタを使用すると、各ブロックが128個の16ビットワード128ワード1024ブロック=128Kワードを含む210、つまり1024ブロックのメモリが提供されてよい。追加の6ビットの制御が各ポインタで使用される場合、次いでそれらは長さ16ビットであってよく、MTP表の中に512エントリ用の空間があってよい。NRバス上のアドレスの場合、通常のアドレス空間内にロードされる10ビットポイントのレジスタがあってよい。バス上で利用可能な8ビットのアドレスは、ここでアドレスマップの残りに対するオフセットとして使用されてよい。各ページは256ワードであってよい。前述されたようにこのポインタを0x300に初期化すると、初期の拡張されたアドレス指定に、マップのレジスタ空間を与えることができる。通常の0x1Exxメモリ空間で必要とされるすべてのレジスタを有することが可能な場合があり、その場合このマップの拡張された他のレジスタは必要とされないことがある。拡張された空間には、0x1DxxNRバス空間内のNRバス上の拡張されたマップを使用してアクセスされてよい。もし、そうであれば、OTPレジスタは拡張アドレス0x30000で開始するために移動されなければならない。メモリは、一度に32ビットを読み取り、書き込むタイプであることが期待され、追加のアドレス変換はバスコントローラによって行われてよい。レジスタインタフェースは、まだ決定されなければならず、マップは単にプレースホルダーにすぎない。IO無効化論理IO無効化は、SPIポート用の信号、及び他のすべてのポート用の信号を有する。これがエミュレーションをサポートする。エミュレーションビットがセットされ、ブートがOTPの代わりにオフチップから発生するとき。いったんOTPブートが有効になると、SPI無効化はIO無効化の残りをトグルする。読取り/書込みロック制御DAPとPE_00_00制御の両方を含む/サポートする。NRバスインタフェースNRレジスタバスインタフェースは、利用可能な8ビットアドレスバスを有する。DMRは、これらのすべてのアドレスを0x1Exx空間の中にマップする。プログラマブルブート用のブートコントローラへの拡張のために使用するための0x40から0xFFへのマップ全体だけではなく、必要に応じてそのスペース内にもいくつかのホールがある。NRレジスタバスを介してバンク内の新しいメモリにアクセスするために使用するための利用可能な25ワード8ビットの連続アドレス空間が必要である。これを行うために、0x1D00から0x1DFFの空間を活用してよい。この部分のための1Eから1Dは、これらがOTPメモリトランザクションであることをハードウェアに信号で知らせることができる。新しいレジスタからの10ビットバンクアドレスと連結されたNRバスから8ビットアドレスを使用すると、必要に応じて258Kワード空間にアクセスできる18ビットメモリアドレスがあることがあるメモリアドレスマップに関する項を参照。このバンクレジスタは、現在のバンクポインタ値がどうであれ、アクセスを提供するために、0x1Exx空間内に常駐してよい。コマンドコマンド、つまりNR、SB、及びDAP等は、ブート機能をサポートするためのものである。コマンドの型は、NRcmds、SBcmds、DAPcmdsを含む。OTPのためのセキュリティ/ロック不正操作検出及びアクション不正操作検出は、メモリを帰零し、ブート、動作等を停止するためのアクションをサポートする。OTP出力オプションOTP部は、OTPが機能せず、依然として安全ではないブートモードでチップを使用する場合に遮断できる。セキュアブートエミュレーションセキュアブートモードは、標準ブートモードを使用してエミュレートされる。これによって、コードを非常に限られた再プログラム可能OPTメモリの中にプログラムし、セキュアブートを最終化する前に、プログラム全体を開発システム上で開発し、デバッグすることが可能になる。ハードウェアRNGサポートハードウェアでサポートされている真の乱数発生器RNGは、高いセキュリティレベルを提供する。キー生成も提供される。オンチップセキュリティバリア作成及び検証フルスキャンの無効化構成レジスタOTP内のビットは、それをセキュアモードで無効にできるようにチップのフルスキャン機能性を制御する。上部金属での不正操作信号複数の場合がある破壊されると不正操作を信号で知らせ、安全な機能性を無効にするチップはデフォルト3100モードである上層金属内で送られる信号があるチップ上の不正操作ピン。つまりセキュアコードを見る唯一の方法はOTP内のビットを物理的に読み取ることである。存在する場合、帰零コードにセットアップされてもよい。パッケージ不正操作信号プログラム可能であり、従ってパッケージ蓋が取り除かれると、やはり不正操作が信号で知らされ、必要な無効化が行われる他の不正操作情報を参照すること。メモリの帰零ブートコードのある部分を強制的に常に実行させ、何か他のことが起こる前にメインチップメモリのすべてをゼロにする能力複数のブートシーケンスを使用するを提供する。この機能は、他の目的にも使用できる。不正操作処理OTP内での構成ビットの一部としてプログラマ制御を通してのものである。セキュアブート論理を完全に無効にし、チップを恒久的に安全ではないチップにする。すべてのセキュアブートコードの再ロードを矯正する検出され、読み取られるようにシリアルバス上にそれを置く、帰零コードを実行して、すべての動的メモリをゼロにする。フィールド再プログラム化可能性万一システム設計者がこの機能性を有効にしたい場合に、フィル度での装置の再プログラム化をサポートする。これは、説明された認証技法を通して制御できる。スクラッチパッドキー記憶任意による読取り/書込みアクセスからデータを保護するが、認証されたユーザによって制御されるプロセッサを保護するスクラッチパッドOTP領域をサポートする。ページモードOTPアクセスJTAGJTAGは、アクセスを獲得して、チップ上でセキュリティを無効にするために使用できないことがある。又は、JTAGは完全に無効にすることができる。ソフトウェア不正操作信号ソフトウェアが、アクションを講じることができるようにセキュアブートコントローラに不正操作を信号で知らせることができる方法を提供する。各不正操作信号は、プログラム可能なアクションで個別に選択可能である不正操作のタイプの重大性に基づいて、異なるセキュリティレベル。部分リセットセキュリティのある、及びセキュリティのないチップの部分的なリセットをサポートする。例示したものは、動的に出力可能な四分円である。動的セキュリティバリア以下の機能、つまりツールは、動的なセキュリティ操作ニーズのサポートに対する焦点を与えるサポートに焦点を当てる。説明は、明確にするために必要であるとして提供される。動的バリアチップの実行中に、バリアを移動する、取り除く、構築する、又はそれ以外の場合修正することを可能にするための方法。これは、より多くのOSタイプの動作を可能にする。信頼された安全なプロセッサ実行中のプロセッサが信頼できるものであると宣言し、その命令を、セキュリティパーティション修正のような、信頼されていないプロセッサが行うことができないことに対するアクセスを可能にするいずれの種類の監督者モードで実行させるように、実行中のプロセッサにマークを付ける方法。PEを信頼されているとマークするセキュアトークンをプログラム制御下でPEに送る能力を有するセキュアブート完了によるもの含む、これを行う多くの方法。実行時セキュアブート何らかの種類のセキュリティ侵害不正操作又は他が検出される又は単にソフトウェア制御下の場合に、セキュアブートコードを再実行してチップのその部分を保護し直す方法を提供する。これには、おそらく動的バリアと同じ論理の多くが必要となる。不正操作可視コードブートコード内部と外部両方がコードに対して変更が発生したかどうかを識別できる方法を提供する。方法は、次いでブートがエラーなしで完了しているかどうか等を信号で知らせる。信頼されたSBコマンド安全な領域を再プログラミングするためには、1つの方法は、信頼/セキュアコマンドモードでシリアルバスを使用することである。これは、実行時/動的再構成のためのセキュリティ設定値のリアルタイム編集を可能にする。これは、信頼されているプロセッサによってだけ発行されることが意図される。DAP/SPI外部コマンドは、この例では信頼されていない。セキュアコードセグメントコードセグメントに、それがチップの安全な領域内で安全な/信頼されたプロセッサ上でのみ実行できると述べるマークを何らかの形で付けるという考え。SBセキュリティサポートマルチキャスト/マルチオープン/一斉送信タイプの機能性をサポートして、コードのより効率的な帰零を提供する方法。シリアルバスを使用できる。すべてのメモリは、一度に書き込むために開くことができ、ゼロは一度に送信できる。シーケンス例としては、以下のものがある:すべてを開く、4Kブロックの9をDMに送信する、2Kブロックの0をIMに送信する、すべてを閉じる。これは、500MHzで発生するのに約210マイクロ秒を要する。ブートのソフトウェア制御これは、安全な/信頼されるプロセッサに、ブートフローを制御する能力を与える。さまざまなレベルのセキュリティが、きわめて高いレベルの認証に基づいたフィールド修正を可能にする目的でサポートされる、2つ以上のレベルのブートプロセスを可能にする。複数の暗号化/復号レベル等を提供できる。ブートJMP命令ブートコントローラが新しいアドレスにジャンプして、ロードを続行できるようにする。マルチ/セキュアブートコードのいくつかの効率を改善する。他の不揮発性メモリ例えば、FLASH豊富な潜在的な用途セキュリティアルゴリズム加速並列性がセキュリティアルゴリズムのいくつかの態様の犠牲とならない場合に、根本的なレベルで追加の加速を提供する。コードバリデーションコードが不正操作されていない、又はブートロード中に間違いがなかったことを確証できる、ハードウェア内でのコードロード中の処理をサポートする方法チェックサム、ハッシュアルゴリズム、又は何か同様のもの。シリアルバス硬化セキュアブートプロセスをより安全にする方法。例は、シリアルバス論理の部分を複製し、通常のプログラミング切り替えのネゲートバージョンを発生させ、よってパワーフットプリントを分かりにくくし、オフチップからのプログラミングを検知するのを更に困難にする。方法は、安全ではないアプリケーションでは節電するためにオフにすることができ、機能によって提供されるセキュリティに関して容易なバリデーションを可能にする。他の例は、シリアルバスを広げること等を含む。例示的な使用状況サードパーティIP保護IP所有者の所有権とIPの機密性の両方を保護する一方で、サードパーティ知的所有権IPアプリケーションを開発し、HyperXハードウェアを使用するシステム開発者に販売できるように機構を提供するニーズがある。ニーズがある場合がある、かかるシステムに対する2つの主要な要件は、IPの購入者によるシステムソフトウェア開発中にIPをシミュレーションする方法、及び例えば実行時にだけ、及びライセンストークンに基づいた実行制御で復号される暗号化されたバイナリを通してアクセスを保護しつつも、IPを送達し、認証された実行中のシステム内にインストールする方法である。上記に概略された機能を使用する3つの潜在的な状況が以下の副項に説明される。他の潜在的なモデルが存在することもある。目標は、ハードウェアフック及びソフトウェアプログラム化可能性がすべての領域での革新を可能にすることである。これらの3つの状況の差は、どのようにして開発シミュレーションが実行されるのかにある。ハードウェアベースの協調シミュレーションこの状況の場合、IPは、HyperXチップの不揮発性メモリの中に事前にプログラミングされて送達される、又はシステム/ソフトウェア開発者に対するファイルで暗号化されたバイナリ形式で提供される。事前にプログラミングされるケースの場合、IPは、それをチップから読み取ることができないように、チップの部分の中にブートし、チップの部分を保護してよい。ブロックのインタフェースは、HyperXIPポートに拡張され、保護されたIPがロードされた後にシミュレータによってロードできる追加のブートコードを通してシミュレータにアクセス可能にされる。シミュレータは、ここで基板上のハードウェアインタフェースを通してIPブロックに対して呼び出しを接続する一方で、シミュレーションで開発者コードを実行する。これは、IPのユーザがファイル形式でバイナリのコピーを絶対に有することがないようにIPを保護する方法となる。第2の方法の場合、IPは暗号化されたバイナリ形式で送達される。標準的な復号エンジンは、以前にHyperXにプログラミングされてよく、キーはIPユーザに提供されてよい。IPはロードされ、ソフトウェア復号エンジン及びその提供されたキーを使用して復号できる。同じ方法は、チップIPに対するインタフェースを拡張し、シミュレータの中に接続するために使用される。これには、使用のために標準復号エンジン又はカスタム復号エンジンのどちらかを開発するためにCoherentLogixとIPプロバイダとの間のやや多くの開発及び協力が必要となる。この協調シミュレーションの状況は、協調シミュレーションをサポートする開発システムのハードウェア上でのインタフェースのソケット層の定義を除き、既存のシミュレーション環境に対する変更をほとんど必要としない保護されたIPを使用して開発する方法となる。ただし、それはすべてのシミュレーションに対する開発システムハードウェアの使用を必要とする。両方の方法の場合、いったんシステム開発が完了されると、開発のために使用された同じIPバイナリが、追加の協調シミュレーションラッパを使用せずにシステムの製作のために使用される。これは、システムが機能し得るというきわめて高い信頼性を提供する。ソフトウェア専用シミュレーションこの状況の場合、IPは、協調シミュレーションバージョンについて上述したものとほぼ同じように製作のために送達される。ただし、開発中のシミュレーションの場合、暗号化されたシミュレーションバイナリ依然として同じものを使用することが可能である可能性があるが提供される。シミュレータは、シミュレーションの間このIPを復号し、保護することをサポートする。保護は、まさにチップのようにシミュレータ内で有効にされて、いったん復号され、ロードされたIPコード内でのダンピング、逆アセンブリ、トレーシング、ブレイクポイント等を防ぐ。復号されたコードは、安全ではない領域に絶対に常駐してはならない。この方法は、開発システムハードウェアを使用しないシミュレーションを提供する。アプリケーションコード分散これらの状況下では、暗号化されたバイナリファイルはIPにとって主要な送達機構であり、IPの機密性及び認証の要件を維持しつつ、この暗号化されたバイナリ画像をアプリケーションコードオブジェクトファイルの中にリンクさせる方法がある場合がある。これらの方法は、同じオブジェクトファイル及び1つのIPモジュールが別のIPモジュールに基づいている場合、おそらくネスト化されたIPの中の複数のベンダからIPモジュールをサポートする必要がある場合がある。システム内のHyperXプロセッサのブートシーケンスは、前の項に説明されるシミュレーション中に使用される同じキーを使用して復号及び認証のプロセスを処理してよい。これらのキーは、DRMに関する以下の項に説明されるように、オンチップで記憶できる。セキュアブートHyperXのあらゆるピン上で暗号化されていない形式でブートストリームを読み取ることができないシステムをブートする方法が必要がある場合がある。これは、プログラマブルブートを通して実行される。この機能を用いると、コードは、チップのピンを完全に無効にした状態でブート時にロードできる。いったんロードされると、コードはその周りに提供されたハードウェアフックを用いてセキュリティバリアを構築することによって保護できる。平文ビットストリームは、いったんアレイ内でその周りにセキュアバリアが形成されると装置のピン上に絶対に存在し得ず、読み直すこともできない。保護された領域の中へのアクセス及び保護された領域の中からのアクセスは、セキュリティバリアの内部でのプログラミングによって完全に制御できる。いくつかの使用ケースの場合、プログラム全体がチップ上の不揮発性メモリ内に適合できることが考えられる。これが十分ではない場合、ブート時に簡略な復号エンジンをロードできる。このエンジンは公開キー及び暗号化されたバイナリとともに使用して、より大きなプログラム画像でチップをロードできる。これは、実際のチッププログラミングがオフチップであるが、暗号化された形式だけで常駐する場合にセキュアブートのための機構となる。プログラミングを更に保護するために、プログラマブルブート機能性とともに使用して、保護されているコードをメモリから削除させ、新しいブートを介して再保護させる、又は極端なケースでは、単にチップを完全に機能しなくさせることができる不正操作検出が提供される。これは、不揮発性レジスタビットを介してシステムをプログラミングするときに完全にシステムプログラマの制御下にある。例示的なセキュアブート例えば、図11A及び図11Bに対応チップは、構成可能なプログラミング又はセキュアブートエミュレーションモードを介してセキュアブートのために構成され得る。セキュアブートのために使用されるデータは、オフチップFLASHからであってよい。認証と復号の両方を使用するセキュアブートプロセスは、以下のとおりである。1ブートコントローラは、SPIを使用してFLASHからアクティベーションコードACをロードするように構成される。任意選択で、ブートコントローラは、バッテリバックアップされたRAMからACをロードするように構成できる。2このACはACIバス上のPUFハードウェアに送られ、そこで使用されて、KOバスを介した復号及び認証で使用するためのAES/GCMエンジンに送られるセキュアキーを再生する。PUFがACを認証しない場合、ブートは失敗し、処理は休止することがある。これは、ソフトウェア不正操作検出とみなされ、この不正操作に選択されるアクションが実行されることがある。PUFはセキュアキー材料の1つのソースである。ACを使用するPUFによって提供されるキーの代わりに、バッテリバックアップされたSRAM又はeFUSEアレイに記憶されているキーを使用するようにハードウェアを構成することも可能である。これらのオンチップキーは、セキュアキーの更に別のバージョンのためにPUFからのキーで排他的論理和を取ってもよい。3ブートストリームの開始は、使用されている場合ACに続くか、又は選択されたブート記憶の始まりで開始するかのどちらかであり、ブートコントローラはここで第1の暗号化され、署名されたデータストリームセグメントのロードを開始する。ソースはオフチップフラッシュ又はオンチップソースとなるように選択可能である。安全であるためには、コントローラは一度に1つずつセグメントをロードし、復号し、セグメントが、認証されるまで装置メモリをプログラミングするために使用できないようにDMRメモリバッファ内にセグメントを記憶する。4フラッシュ又はバッテリバックアップされたRAMからのストリームは、認証のために復号及びハッシュ生成に適切なブロックサイズでAES/GCMエンジンに直接送られる。5AESエンジンはセグメント内の各ブロックを復号し、現在のDMRメモリバッファにそれを記憶してよい。セグメント再順序付けを防ぐために、各セグメント内の第1のコマンドがシーケンス番号コマンドを含んでよい。DMRバッファに移動する代わりに、このコマンドは制御に送られて、すべてのセグメントが順番にロードされることを保証する。順序を外れたセグメントが検出されると、ブートは失敗し、ソフトウェア不正操作が信号で知らされることがある。6並行して、AES/GCMエンジンは、ブロックのシーケンスのためにシグナチャハッシュを構築し直してよい。シーケンスが終了すると、最終的なハッシュを、ブートセグメントの最後に提供されるシグナチャと比較する。7シグナチャが一致する場合、このセグメントは認証され、制御がDMAをセットアップして、装置のプログラミングのためにコマンドのこのストリームをシリアルバスコントローラSBCにコピーしてよい。任意のシグナチャが一致できない場合、ストリームは安全ではないと見なされ、チップがブートプロセスを中止し、ソフトウェア不正操作が信号で知らされてよい。8このセグメントが送信されている間、別のセグメントがブートメモリソースから読み取られ、上述のように処理され、二重バッファの他方半分に記憶できる。これは、ブートが完了するまでこれらのバッファ間でピンポンし続けてよい。二重バッファリングのこの方法はブートストリームを完全に処理し、説明された論理による各セグメントの処理で挿入されるいずれのオーバヘッドも加算された第1のバッファの処理の余分な呼び出し時間だけで、ブートストリームをチップ上にロードできるようにする。セキュアブートは、装置の安全な挙動のプログラミングと装置で実行するためのアプリケーションのロードの両方をサポートしてよい。デジタル著作権管理DRMデジタル著作権管理は、ここではパスワード、バイオメトリックデータ、スマートカード、セキュアid、ダウンロード可能ライセンスキー等のタイプの認証のような任意のタイプの動的なユーザ認証のためのキャッチオールカテゴリとして使用される。チップの断面には認証コードがロードされ、セキュアブート方法を介してブート時に保護され得る。チップ上の不揮発性メモリは、加えて静的キー記憶を提供するために使用できる。静的キーが、不揮発性記憶用のマルチプログラムエミュレーションを介して更新できる機構が提供される。キー暗号化キーが安全な記憶領域に提供され、他の著作権管理キーが後の復号のために暗号化された形式でチップに送信される複層的な認証も可能である。これは、DRMキーの大きなオフチップ記憶を可能にする。HyperXと他の装置との間で移動するデータは、提供される方法の組合せを使用することによって暗号化された形式で例えばつねに保護されてよい。これは、重要なデータに対する明らかなテキストアクセスを制限することによってセキュリティを最大限にする。安全な処理レッド/ブラック上述の状況から、チップの部分が周りに壁を築くことができ、認証されていないアクセスから保護できることがすでに明らかになっている。これらの領域の内の1つ又は複数を使用して、チップは、データが安全な領域の外部では暗号化された形式だけで、又は保護されている領域では復号された形式で移動でき、よって完全なシステム設計者の制御によって単一チップ上でブラック及びレッド両方の領域処理を提供する部分に分けることができる。保護されている領域へのアクセス及び保護されている領域への/保護されている領域からのデータの移動は、その領域で実行中の信頼されているコードの制御下に完全に置くことができる。このコードは、ブート時にオンチップ不揮発性メモリからロードし、保護することができ、よってHyperXに対するピンアクセスが保護されていない場合も、いずれのピンのスヌーピングにもさらされない。例示的なシステム以下の図は、概略された機能を使用する例示的なシステムを示す。図13は、セキュリティ要件の概略及びセキュリティ要件がどのように対応されることを意図されているのかを示す。図14及び図15は、システム及びシステムの論理ブロックを示す例示的なブロック図である。図17は、動作中の例示的なシステムアプリケーションを示す。結論本明細書に説明される情報セキュリティソリューションは、完全にソフトウェアベースであり、設計者/及び開発者に対して以下の完全な制御及びカスタマイズ:1.使用目的のためだけのシステム及びデータの可用性2.システム及びデータの完全性3.データ及びシステム情報の機密性4.個人レベルに対する説明責任5.他の4つの目的が適切に達成されたという保証を実現してよい。これに基づいて、HyperXプロセッサチップ及び関連システムのセキュリティレベルは、FIPSレベルをはるかに上回って強化できる。本発明の実施形態以下の番号が付けられた段落は、上述したシステム及び方法の実施形態を説明する。1.マルチプロセッサファブリックでの通信を無効にするための方法であって、この方法は、マルチプロセッサファブリックの構成を受け取ることであって、マルチプロセッサファブリックが複数のプロセッサ及び複数の通信要素を含み、複数の通信要素のそれぞれがメモリを含み、構成が、1つ若しくは複数のプロセッサと1つ若しくは複数の通信要素、1つ若しくは複数のプロセッサと1つ若しくは複数の他のプロセッサ、又は1つ若しくは複数の通信要素と1つ若しくは複数の他の通信要素の内の1つ又は複数の間の通信経路の無効化を指定する、受け取ることと、ハードウェア内のマルチプロセッサファブリックを、構成によって指定される通信経路を無効にするように自動的に構成することと、ソフトウェアアプリケーションを実行するためにマルチプロセッサファブリックを操作することであって、マルチプロセッサファブリックが構成に従って動作する、操作することとを含む。2.上記マルチプロセッサファブリックを自動的に構成することが、1つ若しくは複数のプロセッサ及び/又は1つ若しくは複数の通信要素に対応するレジスタ値を設定して、構成によって指定される通信経路を無効にすることを含む、上記段落のいずれかに記載の方法。3.上記自動的に構成した後に、無効にされた通信経路がソフトウェアを介して回復可能ではない、上記段落のいずれかに記載の方法。4.構成が、マルチプロセッサファブリックの第1の部分と、マルチプロセッサファブリックの第2の部分との間の通信の無効化を指定し、動作中、第1の部分が第2の部分から隔離される、上記段落のいずれかに記載の方法。5.構成が、マルチプロセッサファブリックの第1の部分の、マルチプロセッサファブリックの第2の部分によるメモリアクセスの無効化を指定し、動作中、第2の部分が第1の部分に含まれるメモリにアクセスできない、上記段落のいずれかに記載の方法。6.マルチプロセッサファブリックの中に認証されたコードをロードすることであって、構成が認証されたコードから受け取られるロードすることと、認証されたコードから第2の構成を受け取ることと、第2の構成に基づいて自動的に構成することを実行することとを更に含む、上記段落のいずれかに記載の方法。7.上記受け取ることが、マルチプロセッサファブリックのブートプロセスの間に自動的に実行される、上記段落のいずれかに記載の方法。8.複数の通信要素が、動的に構成可能な通信要素を含み、この通信要素のそれぞれが、複数の通信ポート、第1のメモリ、及びルーティングエンジンを含む、上記段落のいずれかに記載の方法。9.プロセッサのそれぞれについて、複数のプロセッサポートが複数の通信要素の第1のサブセットに結合するために構成され、通信要素のそれぞれについて、通信ポートの第1のサブセットが複数のプロセッサのサブセットに結合するために構成され、通信ポートの第2のサブセットが複数の通信要素の第2のサブセットに結合するために構成される、上記段落のいずれかに記載の方法。10.複数のプロセッサ及び複数の通信要素が点在的な構成でともに結合される、上記段落のいずれかに記載の方法。上記段落のいずれかを実行するために実行可能であるプログラム命令を記憶する記憶媒体。上記段落のいずれかを実行するように構成されるコンピュータプログラム。11.マルチファブリックであって、複数のプロセッサ及び複数の通信要素を含み、複数の通信要素のそれぞれがメモリを含むマルチプロセッサファブリックと、構成論理であって、マルチプロセッサファブリックのための構成を受け取るように構成され、構成が、1つ若しくは複数のプロセッサと1つ若しくは複数の通信要素、1つ若しくは複数のプロセッサと1つ若しくは複数の他のプロセッサ、又は1つ若しくは複数の通信要素と1つ若しくは複数の他の通信要素の内の1つ又は複数の間の通信経路の無効化を指定し、構成によって指定される通信経路を無効にするようにハードウェア内のマルチプロセッサファブリックを自動的に構成するように構成され、自動的に構成した後に、無効にされた通信経路がソフトウェアを介して回復できず、構成した後、マルチプロセッサファブリックがソフトウェアアプリケーションを実行するように構成され、マルチプロセッサファブリックが構成に従って動作する構成論理とを含むシステム。12.上記マルチプロセッサファブリックを自動的に構成することが、1つ若しくは複数のプロセッサ及び/又は1つ若しくは複数の通信要素に対応するレジスタ値を設定して、構成によって指定される通信経路を無効にすることを含む、上記段落のいずれかに記載のシステム。13.上記自動的に構成した後に、無効にされた通信経路がソフトウェアを介して回復可能ではない、上記段落のいずれかに記載のシステム。14.構成が、マルチプロセッサファブリックの第1の部分と、マルチプロセッサファブリックの第2の部分との間の通信の無効化を指定し、動作中、第1の部分が第2の部分から隔離される、上記段落のいずれかに記載のシステム。15.構成が、マルチプロセッサファブリックの第1の部分の、マルチプロセッサファブリックの第2の部分によるメモリアクセスの無効化を指定し、動作中、第2の部分が第1の部分に含まれるメモリにアクセスできない、上記段落のいずれかに記載のシステム16.構成論理が、マルチプロセッサファブリックの中に認証されたコードをロードするように構成され、構成が認証されたコードによって指定され、認証されたコードから第2の構成を受け取るように構成され、及び第2の構成に基づいて自動的に構成することを実行するように構成される、上記段落のいずれかに記載のシステム。17.上記受け取ることが、マルチプロセッサファブリックのブートプロセスの間に自動的に実行される、上記段落のいずれかに記載のシステム。18.各プロセッサが、少なくとも1つの算術論理演算装置、命令処理装置、及び複数のプロセッサポートを含む、上記段落のいずれかに記載のシステム。19.各通信要素が、動的に構成可能な通信要素を含み、それぞれが複数の通信ポート、第1のメモリ、及びルーティングエンジンを含む、上記段落のいずれかに記載のシステム。20.プロセッサのそれぞれについて、複数のプロセッサポートが複数の通信要素の第1のサブセットに結合するために構成され、通信要素のそれぞれについて、通信ポートの第1のサブセットが複数のプロセッサのサブセットに結合するために構成され、通信ポートの第2のサブセットが複数の通信要素の第2のサブセットに結合するために構成される、上記段落のいずれかに記載のシステム。上記実施形態についてかなり詳しく説明してきたが、上記開示を完全に理解すると、当業者には多数の変形態様及び修正態様が明らかであろう。以下の特許請求の範囲は、かかるすべての変形態様及び修正態様を受け入れるものと解釈されるべきである。"