基板の上方に形成された半導体層と、前記半導体層上に形成された絶縁膜と、前記絶縁膜上に形成された電極と、を有し、前記絶縁膜は、前記電極の側における膜応力よりも、前記半導体層の側における膜応力が低いことを特徴とする半導体装置。前記絶縁層は、第1の絶縁膜上に第2の絶縁膜が積層されているものであって、前記第1の絶縁膜は、前記第2の絶縁膜よりも膜応力が低いものであり、前記絶縁膜は、炭素を主成分とするアモルファス膜により形成されているものであって、前記第1の絶縁膜に含まれる窒素、酸素、水素及びフッ素のうち、いずれか1の濃度が、前記第2の絶縁膜に含まれる濃度よりも高いことを特徴とする請求項1に記載の半導体装置。基板の上方に形成された半導体層と、前記半導体層の上方に形成された電極と、前記半導体層の上方に形成された保護膜と、を有し、前記保護膜は、前記半導体層に近い側における膜応力が、前記半導体層から離れた側における膜応力よりも、低いことを特徴とする半導体装置。前記保護膜は、第1の保護膜上に第2の保護膜が積層されたものであって、前記第1の保護膜は、前記第2の保護膜よりも膜応力が低いものであり、前記保護膜は、炭素を主成分とするアモルファス膜により形成されているものであって、前記第1の保護膜に含まれる窒素、酸素、水素及びフッ素のうち、いずれか1の濃度が、前記第2の保護膜に含まれる濃度よりも高いことを特徴とする請求項3に記載の半導体装置。前記電極はゲート電極であり、前記半導体層は、第1の半導体層と、前記第1の半導体層の上方に形成された第2の半導体層とを含むものであって、前記第1の半導体層または第2の半導体層に接して形成されたソース電極及びドレイン電極を有することを特徴とする請求項1から4のいずれかに記載の半導体装置。前記電極はゲート電極であり、前記半導体層は、第1の半導体層と、前記第1の半導体層の上方に形成された第2の半導体層とを含むものであって、前記第1の半導体層または第2の半導体層に接して形成されたソース電極及びドレイン電極を有し、前記第2の半導体層には開口部が形成されており、前記ゲート電極は前記開口部内に形成されていることを特徴とする請求項1から4のいずれかに記載の半導体装置。請求項1から6のいずれかに記載の半導体装置を有することを特徴とする電源装置。請求項1から6のいずれかに記載の半導体装置を有することを特徴とする増幅器。基板の上方に半導体層を形成する工程と、前記半導体層上に炭素を主成分とするアモルファス膜を含む絶縁膜を形成する工程と、前記絶縁膜上に電極を形成する工程と、を有し、前記炭素を主成分とするアモルファス膜を含む絶縁膜を形成する工程は、窒素が添加された炭素を主成分とするアモルファス膜となる第1の絶縁膜を成膜する工程と、前記第1の絶縁膜上に、前記第1の絶縁膜よりも窒素の濃度が低い炭素を主成分とするアモルファス膜となる第2の絶縁膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。基板の上方に半導体層を形成する工程と、前記半導体層の上方に電極を形成する工程と、前記半導体層の上方に炭素を主成分とするアモルファス膜を含む保護膜を形成する工程と、を有し、前記保護膜を形成する工程は、窒素が添加された炭素を主成分とするアモルファス膜となる第1の保護膜を成膜する工程と、前記第1の絶縁膜上に、前記第1の保護膜よりも窒素の濃度が低い炭素を主成分とするアモルファス膜となる第2の保護膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。また、トランジスタを用いた電力用の高効率なスイッチング素子を実現するためには、オン抵抗の低減、ノーマリーオフ動作の実現、スイッチング素子の高耐圧化が求められている。しかしながら、このような要求とともに、歩留りが高く、信頼性が高いものであることも併せて求められている。即ち、ゲート電極と半導体層との間にゲート絶縁膜となる絶縁膜が形成されている半導体装置及び保護膜となる絶縁膜が形成されている半導体装置において、高い信頼性で、高い歩留りで製造可能な半導体装置及び半導体装置の製造方法が求められている。また、更には、このような半導体装置を用いた電源装置及び増幅器が求められている。本実施の形態の一観点によれば、基板の上方に形成された半導体層と、前記半導体層上に形成された絶縁膜と、前記絶縁膜上に形成された電極と、を有し、前記絶縁膜は、前記電極の側における膜応力よりも、前記半導体層の側における膜応力が低いことを特徴とする。また、本実施の形態の他の一観点によれば、基板の上方に形成された半導体層と、前記半導体層の上方に形成された電極と、前記半導体層の上方に形成された保護膜と、を有し、前記保護膜は、前記半導体層に近い側における膜応力が、前記半導体層から離れた側における膜応力よりも、低いことを特徴とする。また、本実施の形態の他の一観点によれば、基板の上方に半導体層を形成する工程と、前記半導体層上に炭素を主成分とするアモルファス膜を含む絶縁膜を形成する工程と、前記絶縁膜上に電極を形成する工程と、を有し、前記炭素を主成分とするアモルファス膜を含む絶縁膜を形成する工程は、窒素が添加された炭素を主成分とするアモルファス膜となる第1の絶縁膜を成膜する工程と、前記第1の絶縁膜上に、前記第1の絶縁膜よりも窒素の濃度が低い炭素を主成分とするアモルファス膜となる第2の絶縁膜を形成する工程と、を有することを特徴とする。また、本実施の形態の他の一観点によれば、基板の上方に半導体層を形成する工程と、前記半導体層の上方に電極を形成する工程と、前記半導体層の上方に炭素を主成分とするアモルファス膜を含む保護膜を形成する工程と、を有し、前記保護膜を形成する工程は、窒素が添加された炭素を主成分とするアモルファス膜となる第1の保護膜を成膜する工程と、前記第1の絶縁膜上に、前記第1の保護膜よりも窒素の濃度が低い炭素を主成分とするアモルファス膜となる第2の保護膜を形成する工程と、を有することを特徴とする。開示の半導体装置及び半導体装置の製造方法によれば、ゲート電極と半導体層との間にゲート絶縁膜となる絶縁膜が形成されている半導体装置及び保護膜となる絶縁膜が形成されている半導体装置を高い信頼性で、高い歩留りで製造することができる。よって、所望の特性を有する信頼性の高い半導体装置、電源装置及び増幅器を低コストで得ることができる。発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。第1の実施の形態最初に、半導体装置に形成されるゲート絶縁膜について説明する。具体的には、半導体装置であるHEMTと同様の構造を有する半導体素子を作製し検討を行なった。作製した半導体素子は、図1に示すように、シリコンからなる基板1上に、バッファ層2、電子走行層3、スペーサ層4、電子供給層5、キャップ層6を積層形成し、更に、キャップ層6上に絶縁膜7を形成したものである。電子走行層3、スペーサ層4、電子供給層5、キャップ層6は、有機金属気相成長MOVPE:MetalOrganicVaporPhaseEpitaxy法により形成されている。バッファ層2は電子走行層3等をエピタキシャル成長させるために基板1上に形成されているものであり、基板1上にバッファ層2を形成することにより、バッファ層2上に電子走行層3等をエピタキシャル成長させることができる。電子走行層3は厚さが約3μmのi-GaNにより形成されており、スペーサ層4は厚さが約5nmのi-AlGaNにより形成されている。電子供給層5は厚さが約5nmのn-AlGaNにより形成されており、不純物元素としてシリコンSiが5×1018cm-3の濃度でドーピングされている。キャップ層6は厚さが10nmのn-GaNにより形成されており、不純物元素としてシリコンSiが5×1018cm-3の濃度でドーピングされている。尚、このような構造のものでは、通常、電子走行層3において電子供給層5に近い側に2次元電子ガス2DEG:2dimensionalelectrongas3aが形成される。また、絶縁膜7は、ゲート絶縁膜に相当するものであり、酸化アルミニウムからなる膜をALDAtomicLayerDposition法により約20nm成膜することにより形成されている。このように形成された絶縁膜7上に、図2に示すように水銀からなるアノード電極8及びカソード電極9を設置し、アノード電極8とカソード電極9との間の容量測定を行なった。尚、アノード電極8は、直径約500μmの円形状のものであり、カソード電極9は、内径が約1500μm、外径が約2500μmのドーナッツ状の形状のものであり、中心がアノード電極8の中心と一致するように設置されている。このカソード電極9は接地されており、接地電位となっている。図2aは、この状態を示す上面図であり、図2bは、図2aにおける一点鎖線2A-2Bにおいて切断した断面図である。図3は、アノード電極8に印加する電圧を変化させた場合において、アノード電極8とカソード電極9との間で検出される容量の値を示すものである。具体的には、カソード電極8を接地した状態において、アノード電極8に、100kHz、25mVの交流成分を重畳した印加電圧を印加し、印加電圧が印加された状態における容量を測定したものである。図3に示されるように、アノード電極8に印加される電圧を-30Vより10Vまで徐々に上昇させた場合では、最初に検出される容量が0であったのものが、-7V近傍において急激に増加する。この後、更に印加する電圧を上昇させても、容量はあまり変化することなく略一定のままであるが、0V近傍において再び急激に増加する。この後、印加される電圧の上昇に伴い容量は増加するものの次第に一定の値に収束する。逆に、アノード電極8に印加される電圧を10Vより-30Vまで徐々に降下させた場合では、最初は印加される電圧の降下に伴い容量が急激に低下し、7V近辺で略一定の容量となり、0Vまで電圧を降下させても、検出される容量にあまり変化は見られない。この後、更に印加される電圧を降下させることにより、0Vを過ぎたあたりで急激に容量が低下し、-1.5V近傍では検出される容量は0となり、その後、印加される電圧を降下させても容量は0のままで変化はない。このように、図1に示す半導体素子において、絶縁膜7を酸化アルミニウムにより形成した場合では、電圧を上昇させた場合と、電圧を降下させた場合とで、印加される電圧と容量との関係を示す曲線が異なりシフトする。上記においては、低い電位より印加される電圧を上昇させた場合、空乏層厚が減少し、電子走行層3に2DEG3aが発生した時点で容量が発生し、検出される容量の値が急上昇する。一方、高い電位より印加される電圧を降下させた場合、空乏層厚が増加し、2DEG3aの減少に伴い、検出される容量の値は減少する。印加された電圧を上昇させた場合と、降下させた場合とで印加電圧と容量との関係を示す曲線がシフトするのは、絶縁膜7内にトラップ準位が形成されて、電子等がトラップされることにより、2DEG3aの分布に影響を与えることによるものと考えられる。即ち、絶縁膜7内にトラップ準位が形成されている場合には、電子等がトラップされると検出される容量が変化する。従って、印加される電圧を上昇させた場合と、降下させた場合とでは、同じ電圧を印加しても異なる値の容量が検出されるものと考えられる。このように、印加される電圧と容量との関係が、過去の印加電圧の履歴に依存して変化すると、安定したスイッチング動作を得ることができず、半導体装置の信頼性が低下してしまう。このように印加電圧を上昇させた場合と降下させた場合とにおける印加電圧と容量との関係を示す曲線のシフト量を本実施の形態ではしきい値電圧変動幅と呼ぶ。尚、上述した半導体素子において絶縁膜7を酸化アルミニウムにより形成した場合では、しきい値電圧変動幅は、約5.4Vであった。ところで、絶縁膜7は、酸化アルミニウム膜が化合物のアモルファス膜であるため、このようなトラップ準位が形成されやすいものと推察される。よって、絶縁膜7を酸化物及び窒化物等の化合物からなるアモルファス膜等により形成した場合には、同様のトラップ準位が形成されるものと推察される。次に、絶縁膜を酸化物及び窒化物以外の材料により形成した場合について説明する。具体的には、絶縁膜7に代えて、図4bに示されるアモルファスカーボン膜からなる絶縁膜7aを形成したものを作製し同様の測定を行なった。尚、図4aに示される絶縁膜7は、前述した膜厚が約20nmの酸化アルミニウムにより形成されたものである。図4bに示される絶縁膜7aは、後述するアーク蒸着法であるFCAFilteredCathodicArcにより、アモルファスカーボン膜を約20nm成膜することにより形成したものである。このようにして形成されるアモルファスカーボン膜は、炭素を主成分とするアモルファス膜である。絶縁膜7aが形成された半導体素子について、上述した印加電圧と容量との関係を調べたところ、しきい値電圧変動幅は略0であった。従って、ゲート絶縁膜がアモルファスカーボン膜により形成されている半導体装置は、安定的にスイッチング動作を行なうことができ、高い信頼性が得られるものと考えられる。ところで、図4bに示されるアモルファスカーボン膜は、FCA法により成膜された何も添加されていないアモルファスカーボン膜であり、高密度であるが、極めて強い応力を有している。このため、キャップ層6上に、アモルファスカーボン膜を所定の膜厚以上、例えば、20nm以上成膜すると、成膜されたアモルファスカーボン膜はキャップ層6より剥離してしまい、製造される半導体装置の歩留りが低下してしまう。このため、絶縁膜7に代えて、図4cに示すように、第1のアモルファスカーボン膜7b1と第2のアモルファスカーボン膜7b2からなる絶縁膜7bを形成する。第1のアモルファスカーボン膜7b1は窒素を添加したアモルファスカーボン膜を約5nm成膜したものであり、第2のアモルファスカーボン膜7b2は何も添加されていないアモルファスカーボン膜を約15nm成膜したものである。このような構造の絶縁膜7bは、キャップ層6上に合計の膜厚が約20nmとなるように形成しても、キャップ層6より剥がれることはなかった。尚、アモルファスカーボン膜は、図4bに示す場合と同様にアーク蒸着法であるFCAにより形成した。このように絶縁膜7bがキャップ層6より剥離しないのは、第1のアモルファスカーボン膜7b1には窒素が添加されているため、応力が低下しており、膜の剥離が生じにくくなったことによるものと考えられる。即ち、キャップ層6に接して形成される第1のアモルファスカーボン膜7b1には窒素が添加されており、何も添加されていないアモルファスカーボン膜と比べて応力が低いため、キャップ層6より剥離しないものと考えられる。図5は、アモルファスカーボン膜に添加されている窒素の濃度とアモルファスカーボン膜における応力との関係を示すものである。図5に示されるように、アモルファスカーボン膜に添加されている窒素の濃度を高くすることにより応力は低下する。この応力の低下は、アモルファスカーボン膜に窒素を添加することにより膜密度が低下することによるものと考えられる。上記説明では、2層からなる絶縁膜7bを形成した場合について説明したが、絶縁膜の全体を第1のアモルファスカーボン膜7b1、即ち、窒素が添加されたアモルファスカーボン膜により形成した場合であっても、同様に絶縁膜の剥離は生じにくいものと考えられる。この場合も、キャップ層6等に接している窒素が添加されたアモルファスカーボン膜からなる絶縁膜における応力は低いため、キャップ層6等より剥離しにくくなるものと考えられる。しかしながら、窒素が添加されたアモルファスカーボン膜からなる絶縁膜は密度が低いため、絶縁膜全体の膜密度が低くなることに起因して他の弊害が生じる場合がある。よって、よりよい特性を得るためには、図4cに示すように、第1のアモルファスカーボン膜7b1と第2のアモルファスカーボン膜7b2の2層のアモルファスカーボン膜からなる絶縁膜7bを形成することが好ましい。尚、図4cに示すような第1のアモルファスカーボン膜7b1と第2のアモルファスカーボン膜7b2からなる絶縁膜7bでは、キャップ層6等の半導体層に接する側に膜応力の低い膜、即ち、窒素が添加されたアモルファスカーボン膜が形成される。また、上記説明では、窒素を添加したアモルファスカーボン膜について説明したが、アモルファスカーボン膜に添加される元素としては、窒素以外にも酸素、水素、フッ素等が挙げられる。このうち、酸素を添加したアモルファスカーボン膜では、接している窒化物半導体と酸素が反応し酸素が窒素と置換することにより半導体装置の特性が低下する場合がある。また、フッ素を添加したアモルファスカーボン膜では、通常、フッ素を含む材料からなる膜の上に形成される膜は剥離しやすく、歩留りが低下する場合がある。また、水素を添加したアモルファスカーボン膜では、半導体層に影響を及ぼし特性等を変化させ所望の特性を得ることができない場合がある。一方、窒素が添加されたアモルファスカーボン膜では、半導体層は窒化物半導体により形成されているため、同じ窒素を含む窒素を添加したアモルファスカーボン膜とは相性がよく、密着性が強くなるものと考えられる。よって、アモルファスカーボン膜に添加される元素としては窒素が好ましい。また、上述した図4cに示される2種類のアモルファスカーボン膜を積層した絶縁膜7bを有する半導体素子を作製し、印加電圧と容量との関係について測定を行なったところ、図4bに示される絶縁膜7aと同様に、しきい値電圧変動幅は略0であった。よって、この半導体素子と同様の構造を有する半導体装置は、安定的にスイッチング動作を行なうことができ、高い信頼性が得られるものと考えられる。半導体装置の構造次に、第1の実施の形態における半導体装置について説明する。本実施の形態における半導体装置の構造を図6に示す。本実施の形態における半導体装置はHEMTであり、半導体等からなる基板10上にバッファ層20が形成されており、バッファ層20上に、半導体層となる電子走行層21、電子供給層22、キャップ層23がエピタキシャル成長により積層して形成されている。また、キャップ層23上には絶縁膜30が形成されており、絶縁膜30上にはゲート電極41が形成されており、ソース電極42及びドレイン電極43は電子走行層21と接続されて形成されている。更に、露出している絶縁膜30の上には、絶縁体からなる保護膜50が形成されている。基板10はSi基板、SiC基板、サファイアAl2O3基板等が用いられる。本実施の形態では、基板10としてSi基板を用いているため、バッファ層20を形成しているが、他の材料からなる基板10を用いた場合には、バッファ層20を形成する必要がない場合がある。第1の半導体層となる電子走行層21はi-GaNにより形成されており、第2の半導体層となる電子供給層22はn-AlGaNにより形成されており、第3の半導体層となるキャップ層23はn-GaNにより形成されている。これにより、電子走行層21において電子供給層22に近い側に2次元電子ガス2DEG21aが形成される。また、電子走行層21と電子供給層22との間には、不図示のスペーサ層を形成してもよい。ゲート電極41、ソース電極42及びドレイン電極43は金属材料により形成されている。ゲート絶縁膜となる絶縁膜30は、アモルファスカーボン膜により形成されており、厚さは約20nmである。保護膜50は、プラズマALDにより酸化アルミニウムAl2O3膜を成膜することにより形成されている。絶縁層30は、第1のアモルファスカーボン膜31と第2のアモルファスカーボン膜32とが積層されたものであり、炭素を主成分とするアモルファス膜であり、DLCDiamondLikeCarbonとも呼ばれる。第1のアモルファスカーボン膜31は、第1の絶縁膜であり、窒素が添加されたアモルファスカーボン膜であり、添加されている窒素の割合は20atm以上である。第2のアモルファスカーボン膜32は、第2の絶縁膜であり、何も添加されていないアモルファスカーボン膜である。第1のアモルファスカーボン膜31は、窒素が添加されたアモルファスカーボン膜であるため、第2のアモルファスカーボン膜32よりも膜応力が低く、キャップ層23との密着性は高い。第2のアモルファスカーボン膜32は、高密度な絶縁膜であり、高い絶縁性を有しており、また、表面平滑性も高い膜である。アモルファスカーボン膜において、高い絶縁性、高密度性等を得るためには、膜中の水素含有量が極力抑制されており、ダイヤモンドライクであることが好ましい。具体的には、膜密度が高く、炭素間結合においてsp2よりもsp3が多い状態であることが好ましい。また、炭素間結合においてsp2よりもsp3が多い状態のアモルファスカーボン膜は、高密度なダイアモンドに近い状態の膜となるため、特に、トラップ準位等は形成されにくく、しきい値電圧変動幅を略0にすることができるものと考えられる。即ち、絶縁膜30をアモルファスカーボン膜により形成することにより、より安定的にスイッチング動作を行なうことができ、信頼性の高い半導体装置を得ることができる。より詳しく説明すると、カーボンにおける炭素間結合には、結合様式としてsp2とsp3があり、グラファイト黒鉛はsp2の結合により形成され、ダイアモンドはsp3の結合により形成されている。従って、アモルファスカーボン膜が、よりダイヤモンドライクであるためには、sp2の結合よりもsp3の結合が多い方が好ましく、即ち、炭素間結合が、sp2≦sp3であることが好ましい。ところで、図7に示すように、アモルファスカーボン膜の膜中における炭素間結合のsp3の比率と膜密度とは相関関係があり、炭素間結合のsp3の比率が高くなるに従い膜密度も高くなる。また、アモルファスカーボン膜の膜中の炭素間結合におけるsp3の比率とプラズモンピークとは相関関係があり、炭素間結合のsp3の比率が高くなるに従いプラズモンピークも高くなる。ここで、膜中における炭素間結合のsp3の比率が50以上、即ち、sp2の結合よりもsp3の結合が多い水素を殆ど含まないアモルファスカーボン膜は、膜密度が2.6g/cm3以上であり、プラズモンピークが28eV以上である。尚、膜密度は、シリコン基板上にアモルファスカーボン膜を成膜し、ラザフォード後方散乱法により得られた結果と、TEMTransmissionElectronMicroscopeによる断面測長により得られた膜厚に基づき算出している。尚、本実施の形態においては、第1のアモルファスカーボン膜31は窒素が添加されているため、第2のアモルファスカーボン膜32に比べて膜密度は低い。このため、通常は、第1のアモルファスカーボン膜31におけるsp3の比率は、第2のアモルファスカーボン膜32におけるsp3の比率よりも低い値となる。膜密度が2.6g/cm3以上、プラズモンピークが28eV以上となるアモルファスカーボン膜は、後述するアーク蒸着法であるFCA法により形成することが可能である。具体的には、FCA法により成膜されたアモルファスカーボン膜の膜密度は、3.2g/cm3である。また、ダイアモンドの密度が3.56g/cm3である。従って、第2のアモルファスカーボン膜32は、2.6g/cm3以上、3.56g/cm3以下であることが好ましい。また、FCA法により成膜されたアモルファスカーボン膜は、CVDにより成膜されたアモルファスカーボン膜と比較して水素含有量が極めて低く、FCA法により成膜されたアモルファスカーボン膜に含まれる水素含有量は1atm以下である。尚、CVDChemicalVaporDepositionにより成膜される水素を含むアモルファスカーボン膜では、膜密度が最も高いものでも約2.6g/cm3未満である。また、絶縁膜30として成膜されるアモルファスカーボン膜の膜厚は、2nm以上、200nm以下であり、特に、10nm以上であることが好ましい。アモルファスカーボン膜により全面を覆うためには、少なくとも数原子層以上の膜厚が必要となるため、2nm未満の膜厚では全面を覆うことができない。また、ゲート絶縁膜としての機能を安定的に得るためには、10nm以上形成されていることが好ましい。また、絶縁膜30は、第1のアモルファスカーボン膜31と第2のアモルファスカーボン膜32との界面が、窒素濃度が連続的に変化するいわゆる組成傾斜を有するものであってもよく、更には、絶縁膜30全体が、窒素濃度が徐々に減少するように組成傾斜を有するものであってもよい。また、本実施の形態における保護膜50は、絶縁膜であり、アモルファスカーボン膜、酸化アルミニウム膜、窒化シリコン膜等の酸化物膜または窒化物膜、またはこれらの膜を積層した膜により形成されている。半導体装置の製造方法次に、図8及び図9に基づき本実施の形態における半導体装置の製造方法について説明する。最初に、図8aに示すように、基板10上にバッファ層20を形成し、バッファ層20上に、電子走行層21、電子供給層22、キャップ層23等の半導体層をMOVPEMetalOrganicVaporPhaseEpitaxy等によりエピタキシャル成長させて形成する。基板10は、Si、SiC、サファイアAl2O3等からなる基板を用いることができ、基板10上には電子走行層21等をエピタキシャル成長させるためバッファ層20が形成されている。バッファ層20は、例えば、厚さ約0.1μmのノンドープのi-AlNにより形成されている。電子走行層21は、厚さ約3μmのノンドープのi-GaNにより形成されている。電子供給層22は、厚さ約30nmのn-Al0.25Ga0.75Nにより形成されており、不純物元素としてSiが5×1018cm-3の濃度でドーピングされている。キャップ層23は、厚さ約10nmのn-GaNにより形成されており、不純物元素としてSiが5×1018cm-3の濃度でドーピングされている。尚、半導体層は、MOVPEの他、MBEMolecularBeamEpitaxyにより半導体層を結晶成長させることにより形成してもよい。次に、図8bに示すように、ソース電極42及びドレイン電極43を形成する。具体的には、キャップ層23上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極42及びドレイン電極43が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素ガスを用いたRIEReactiveIonEtching等によるドライエッチングを行なうことにより、レジストパターンが形成されていない領域におけるキャップ層23及び電子供給層22を除去し、電子走行層21の表面を露出させる。この際行なわれるドライエッチングは、チャンバー内にエッチングガスとして塩素ガスを約30sccmを導入し、チャンバー内の圧力を約2Paに設定し、RFパワーを20W印加することにより行なう。この後、真空蒸着等によりTa/Alの積層膜等からなる金属膜を成膜した後、有機溶剤等に浸漬させることによりレジストパターン上に形成されている金属膜をレジストパターンとともにリフトオフにより除去する。これによりレジストパターンの形成されていない領域にソース電極42及びドレイン電極43を形成することができる。また、リフトオフを行なった後に、例えば、550°Cの温度で熱処理を行なうことによりオーミックコンタクトさせることができる。尚、上記においては、ドライエッチングを行なうためのレジストパターンとリフトオフを行なうためのレジストパターンとを兼用させた場合について説明したが、各々別個に形成してもよい。次に、図8cに示すように、キャップ層23上に、ゲート絶縁膜となる絶縁膜30を形成する。絶縁膜30は、第1のアモルファスカーボン膜31と第2のアモルファスカーボン膜32からなる膜であり、ともにFCA法により形成される。第1のアモルファスカーボン膜31は、窒素が添加されたアモルファスカーボン膜であり、窒素を25sccm導入し、グラファイトターゲットを原料として、アーク電流70A、アーク電圧26Vの条件により、膜厚が約5nmとなるように成膜されたものである。第2のアモルファスカーボン膜32は、窒素等が添加されていないアモルファスカーボン膜であり、グラファイトターゲットを原料として、アーク電流70A、アーク電圧26Vの条件により、膜厚が約15nmとなるように成膜されたものである。上記においては、第1のアモルファスカーボン膜31は、FCA法により成膜される場合について説明したが、第1のアモルファスカーボン膜31は、例えば、スパッタリングやCVD等により成膜したアモルファスカーボン膜であってもよい。次に、図9aに示されるように、ゲート電極41を形成する。具体的には、絶縁膜30上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極41が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、全面に金属膜Ni:膜厚約10nm/Au:膜厚約300nmを真空蒸着により成膜した後、有機溶剤等に浸漬させることによりレジストパターン上に形成されている金属膜をレジストパターンとともにリフトオフにより除去する。これにより絶縁膜30上の所定の領域にNi/Auからなるゲート電極41を形成する。次に、図9bに示されるように、絶縁膜30上に、保護膜50を形成する。保護膜50としては、例えば、ALD法により成膜した酸化アルミニウム膜、FCA法により成膜したアモルファスカーボン膜、プラズマCVD法により成膜した窒化シリコン膜等が挙げられ、また、これらの膜を積層したものであってもよい。以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。上記説明では、半導体層がGaN及びAlGaNにより形成されている半導体装置について説明したが、本実施の形態は半導体層としてInAlN、InGaAlN等の窒化物半導体を用いた半導体装置においても同様に適用することができる。アモルファスカーボン膜の成膜次に、アモルファスカーボン膜を成膜するためのFCA法について説明する。図10に、FCA法に用いられるFCA成膜装置の構造を示す。このFCA成膜装置は、プラズマ発生部110、プラズマ分離部120、パーティクルトラップ部130、プラズマ移送部140、成膜チャンバー150を有している。プラズマ発生部110、プラズマ分離部120及びパーティクルトラップ部130は、いずれも筒状に形成されており、この順で連結されている。プラズマ移送部140も筒状に形成されており、一方の端部はプラズマ分離部120に略垂直に接続されており、他方の端部は、成膜チャンバー150に接続されている。成膜チャンバー150の内部には、成膜対象となる基板等151を設置するためのステージ152が設けられている。プラズマ発生部110の筐体下端部には絶縁板111が設けられており、この絶縁板111の上には、ターゲットカソード112となるグラファイトが設置されている。また、プラズマ発生部110の筐体下端部の外周には、カソードコイル114が設けられており、筐体の内壁面にはアノード113が設けられている。アモルファスカーボン膜を成膜する際には、不図示の電源より、ターゲット112とアノード113との間に、所定の電圧を印加し、アーク放電を発生させ、ターゲット112の上方にプラズマを発生させる。この際、カソードコイル114には、別の不図示の電源より所定の電流が供給され、アーク放電を安定化させるための磁場を発生させる。このアーク放電により、グラファイトのターゲット112を形成しているカーボンが蒸発し、プラズマ中に成膜材料のイオンとして供給される。プラズマ発生部110とプラズマ分離部120との境界部分には絶縁リング121が設けられており、この絶縁リング121によりプラズマ発生部110の筐体とプラズマ分離部120の筐体とが電気的に分離されている。プラズマ分離部120の筐体の外周には、プラズマ発生部110において発生したプラズマを筐体の中心部に収束させつつ所定の方向に移動させるための磁場を発生させるガイドコイル122a、122bが設けられている。また、プラズマ分離部120とプラズマ移送部140との接続部近傍には、プラズマの進行方向を略垂直に曲げる磁場を発生させる斜め磁場発生コイル123が設けられている。パーティクルトラップ部130には、プラズマ発生部110において発生したパーティクルがプラズマ分離部120における磁場の影響を殆ど受けることなく直進して進入する。パーティクルトラップ部130の上端部には、パーティクルを横方向に反射する反射板131と、反射板131により反射されたパーティクルを捕捉するパーティクル捕捉部132が設けられている。パーティクル捕捉部132には、複数のフィン133が筐体内部に対し斜めに配置されている。パーティクル捕捉部132に進入したパーティクルは、これらのフィン133により何度も反射され、運動エネルギーを失い、最終的には、フィン133またはパーティクル捕捉部132の筐体壁面等に付着し捕捉される。プラズマ移送部140には、プラズマ分離部120においてパーティクルと分離されたプラズマが進入する。プラズマ移送部140は、負電圧印加部142と連絡部146とに区画されている。負電圧印加部142とプラズマ分離部120との間及び負電圧印加部142と連絡部146との間には絶縁リング141が設けられている。これにより、プラズマ分離部120と負電圧印加部142とは電気的に分離されており、連絡部146と負電圧印加部142とは電気的に分離されている。負電圧印加部142は、更に、プラズマ分離部120側の入口部143と、連絡部146側の出口部145と、入口部143と出口部145の間の中間部144とに区画されている。入口部143の外周にはプラズマを収束しつつ成膜チャンバー150側に移動させるための磁場を発生させる143aが設けられている。また、入口部143の内側には、入口部143に進入したパーティクルを捕捉する複数のフィン143bが筐体内面に対し斜めに設置されている。中間部144の入口部143側及び出口部145側には、プラズマの流路を寄生する開口部を有するアパーチャ144a及び144bが設けられている。また、中間部144の外周には、プラズマの進行方向を曲げるための磁場を発生させるガイドコイル144cが設けられている。連絡部146は、負電圧印加部142側から成膜チャンバー150に向かって、徐々に径が広くなるように形成されている。この連絡部146の内側にも、複数のフィン146aが設置されており、連絡部146と成膜チャンバー150との境界部分の外周には、プラズマを収束しつつ成膜チャンバー150側に移動させるためのガイドコイル146bが設けられている。このFCA成膜装置では、プラズマ発生部110において、アーク放電させることにより、炭素イオンが含まれるプラズマを発生させ、斜め磁場発生コイル123等により、パーティクルとなる成分を除去しつつ、プラズマを基板151等まで到達させることができる。これにより、基板151等上にアモルファスカーボン膜を成膜することができる。第2の実施の形態次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態における半導体装置の保護膜を第1のアモルファスカーボン膜と第2のアモルファスカーボン膜を含む膜により形成したものである。図11に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、絶縁膜30上に保護膜250が形成されているものであり、保護膜250は、第1のアモルファスカーボン膜251と第2のアモルファスカーボン膜252を含む膜であり、ともにFCA法により形成される。第1のアモルファスカーボン膜251は、第1の保護膜となるものであり、窒素が添加されたアモルファスカーボン膜である。第2のアモルファスカーボン膜252は、第2の保護膜となるものであり、窒素等が添加されていないアモルファスカーボン膜である。第2のアモルファスカーボン膜252は第1のアモルファスカーボン膜251の上に形成される。第1のアモルファスカーボン膜251は、窒素を25sccm導入し、グラファイトターゲットを原料として、アーク電流70A、アーク電圧26Vの条件により、膜厚が約5nmとなるように成膜されたものである。第2のアモルファスカーボン膜252は、グラファイトターゲットを原料として、アーク電流70A、アーク電圧26Vの条件により、所定の膜厚が成膜されたものである。上記においては、第1のアモルファスカーボン膜251は、FCA法により成膜される場合について説明したが、第1のアモルファスカーボン膜251は、例えば、スパッタリングやCVD等により成膜したアモルファスカーボン膜であってもよい。また、第1のアモルファスカーボン膜251と第2のアモルファスカーボン膜252とを積層したものに、更に、ALD法により成膜した酸化アルミニウム膜、プラズマCVD法により成膜した窒化シリコン膜等を形成したものであってもよい。尚、上記以外の内容については、第1の実施の形態と同様である。また、本実施の形態は、ゲート絶縁膜となる絶縁膜をアモルファスカーボン膜以外の膜により形成した場合、例えば、酸化アルミニウム等の酸化物または窒化物等により形成した場合においても適用することが可能である。第3の実施の形態次に、第3の実施の形態について説明する。本実施の形態は、ゲート絶縁膜となる絶縁膜を窒素が添加されたアモルファスカーボン膜により形成した半導体装置である。図12に基づき、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ゲート絶縁膜となる絶縁膜が、窒素が添加されたアモルファスカーボン膜からなる絶縁膜230により形成されているものである。この絶縁膜230は、第1の実施の形態における第1のアモルファスカーボン膜31と同様のものであり、FCA法により、窒素を25sccm導入し、グラファイトターゲットを原料として、アーク電流70A、アーク電圧26Vの条件により成膜されたものである。尚、絶縁膜230の膜厚は、約20nmとなるように成膜されている。窒素が添加されたアモルファスカーボン膜は膜応力が低いため、膜密度は低下するものの、膜の剥離は生じにくい。よって、膜密度の低下があまり問題とならない場合には、ゲート絶縁膜の全部を窒素が添加されたアモルファスカーボン膜により形成してもよい。尚、絶縁膜230は、絶縁膜230の膜厚方向において窒素濃度が減少する組成傾斜を有する膜であってもよい。このような膜は導入する窒素の量を徐々に減少することにより形成することができる。また、本実施の形態では、窒素が添加されたアモルファスカーボン膜により形成されるゲート絶縁膜となる絶縁膜230について説明したが、保護膜50となる絶縁膜の全部を窒素が添加されたアモルファスカーボン膜により形成してもよい。絶縁膜230または保護膜50としては、酸素、水素、フッ素等を添加したアモルファスカーボン膜を用いてもよいが、前述した理由により、絶縁膜230等としては、窒素を添加したアモルファスカーボン膜が好ましい。また、絶縁膜230等となるアモルファスカーボン膜をFCA法により成膜される場合について説明したが、例えば、スパッタリングやCVD等により成膜した同様のアモルファスカーボン膜であってもよい。尚、上記以外の内容については、第1の実施の形態と同様であり、本実施の形態は、第2の実施の形態の半導体装置においても用いることが可能である。第4の実施の形態次に、第4の実施の形態について説明する。半導体装置の構造図13に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、HEMTであり、半導体等からなる基板310上にバッファ層320が形成されており、バッファ層320上に、電子走行層321、電子供給層322、キャップ層323がエピタキシャル成長により積層して形成されている。また、ソース電極342及びドレイン電極343は電子走行層321と接続されて形成されており、ゲート電極341は、キャップ層323及び電子供給層322の一部を除去することにより形成された開口部内に絶縁膜330を介して形成されている。尚、絶縁膜330はキャップ層323上にも形成されており、絶縁膜330の上には、絶縁体からなる保護膜350が形成されている。基板310はSi基板、SiC基板、サファイアAl2O3基板等が用いられる。本実施の形態では、基板310としてSi基板を用いているため、バッファ層320を形成しているが、他の材料からなる基板310を用いた場合には、バッファ層320を形成する必要がない場合がある。第1の半導体層となる電子走行層321はi-GaNにより形成されており、第2の半導体層となる電子供給層322はn-AlGaNにより形成されており、第3の半導体層となるキャップ層323はn-GaNにより形成されている。これにより、電子走行層321において電子供給層322に近い側に2次元電子ガス2DEG321aが形成される。また、電子走行層321と電子供給層322との間には、不図示のスペーサ層を形成してもよい。ゲート電極341、ソース電極342及びドレイン電極343は金属材料により形成されている。ゲート絶縁膜となる絶縁膜330は、第1のアモルファスカーボン膜331と第2のアモルファスカーボン膜332とが積層されたものであり、炭素を主成分とするアモルファス膜であり、DLCとも呼ばれる。第1のアモルファスカーボン膜331は、窒素が添加されたアモルファスカーボン膜であり、添加されている窒素の割合は20atm以上である。第2のアモルファスカーボン膜332は、何も添加されていないアモルファスカーボン膜である。第1のアモルファスカーボン膜331は、窒素が添加されたアモルファスカーボン膜であるため、第2のアモルファスカーボン膜332よりも膜応力が低く、キャップ層323との密着性も高い。本実施の形態では、第1のアモルファスカーボン膜331は厚さが約5nm形成されており、第2のアモルファスカーボン膜332は厚さが約15nm形成されている。保護膜350は、プラズマALDにより酸化アルミニウムAl2O3膜を成膜することにより形成されている。半導体装置の製造方法次に、図14及び図15に基づき本実施の形態における半導体装置の製造方法について説明する。最初に、図14aに示すように、基板310上にバッファ層320を形成し、バッファ層320上に、電子走行層321、電子供給層322、キャップ層323等の半導体層をMOVPE等によりエピタキシャル成長させることにより形成する。基板310は、Si、SiC、サファイアAl2O3等からなる基板を用いることができ、基板310上には電子走行層321等をエピタキシャル成長させるためバッファ層320が形成されている。バッファ層320は、例えば、厚さ約0.1μmのノンドープのi-AlNにより形成されている。電子走行層321は、厚さ約3μmのノンドープのi-GaNにより形成されている。電子供給層322は、厚さ約30nmのn-Al0.25Ga0.75Nにより形成されており、不純物元素としてSiが5×1018cm-3の濃度でドーピングされている。キャップ層323は、厚さ約10nmのn-GaNにより形成されており、不純物元素としてSiが5×1018cm-3の濃度でドーピングされている。次に、図14bに示されるように、ソース電極342及びドレイン電極343を形成する。具体的には、キャップ層323上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極342及びドレイン電極343が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素ガスを用いたRIE等によるドライエッチングを行なうことによりレジストパターンが形成されていない領域におけるキャップ層323及び電子供給層322を除去し、電子走行層321の表面を露出させる。この後、真空蒸着等によりTa/Alの積層膜等からなる金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターン上に形成されている金属膜をレジストパターンとともにリフトオフにより除去する。これにより、レジストパターンの形成されていない領域にソース電極342及びドレイン電極343を形成することができる。また、リフトオフを行なった後に、例えば、550°Cの温度で熱処理を行なうことによりオーミックコンタクトさせることができる。次に、図14cに示されるように、開口部361を形成する。具体的には、キャップ層323上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部361の形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンをマスクとして、塩素を含むガスを導入してRIE等によるドライエッチングを行なう。これにより、レジストパターンの形成されていない領域におけるキャップ層323及び電子供給層322の一部を除去し、開口部361を形成する。この後、レジストパターンを除去する。次に、図15aに示されるように、開口部361の内部、キャップ層323上に、絶縁膜330を形成する。絶縁膜330は、第1のアモルファスカーボン膜331と第2のアモルファスカーボン膜332からなる膜であり、ともにFCA法により形成される。第1のアモルファスカーボン膜331は、窒素が添加されたアモルファスカーボン膜であり、窒素を25sccm導入し、グラファイトターゲットを原料として、アーク電流70A、アーク電圧26Vの条件により、膜厚が約5nmとなるように成膜されたものである。第2のアモルファスカーボン膜332は、窒素等が添加されていないアモルファスカーボン膜であり、グラファイトターゲットを原料として、アーク電流70A、アーク電圧26Vの条件により、膜厚が約15nmとなるように成膜されたものである。上記においては、第1のアモルファスカーボン膜331は、FCA法により成膜される場合について説明したが、第1のアモルファスカーボン膜313は、例えば、スパッタリングやCVD等により成膜したアモルファスカーボン膜であってもよい。次に、図15bに示されるように、ゲート電極341を形成する。具体的には、絶縁膜330上に、不図示の下層レジスト例えば、商品名PMGI:米国マイクロケム社製及び不図示の上層レジスト例えば、商品名PFI32-A8:住友化学社製をそれぞれスピンコート法等により塗布することにより形成する。この後、露光装置による露光、現像を行なうことにより、上部レジストに開口部361が形成されている部分を含む領域に約0.8μm径程度の開口を形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングする。この後、全面に金属膜Ni:膜厚約10nm/Au:膜厚約300nmを真空蒸着により成膜した後、加温した有機溶剤を用いてリフトオフを行なうことにより下層レジスト及び上層レジストともに、上層レジスト上に成膜された金属膜を除去する。これにより、絶縁膜330を介した開口部361内にNi/Auからなるゲート電極341を形成することができる。次に、図15cに示されるように、絶縁膜330上に、保護膜350を形成する。保護膜350としては、例えば、ALD法により成膜した酸化アルミニウム膜、FCA法により成膜したアモルファスカーボン膜、プラズマCVD法により成膜した窒化シリコン膜等が挙げられ、また、これらの膜を積層したものであってもよい。以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。尚、上記以外の内容については、第1の実施の形態と同様である。また、本実施の形態において、第2の実施の形態における保護膜、第3の実施の形態におけるゲート絶縁膜となる絶縁膜についても、同様に用いることができる。第5の実施の形態次に、第5の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。本実施の形態における半導体デバイスは、第1から第4の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図16に基づき説明する。尚、図16は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第1から第4の実施の形態に示されているものとは、異なっている。最初に、第1から第4の実施の形態において製造された半導体装置をダイシング等により切断することにより、GaN系の半導体材料のHEMTの半導体チップ410を形成する。この半導体チップ410をリードフレーム420上に、ハンダ等のダイアタッチ剤430により固定する。次に、ゲート電極441をゲートリード421にボンディングワイヤ431により接続し、ソース電極442をソースリード422にボンディングワイヤ432により接続し、ドレイン電極443をドレインリード423にボンディングワイヤ433により接続する。尚、ボンディングワイヤ431、432、433はAl等の金属材料により形成されている。尚、本実施の形態におけるゲート電極441はゲート電極パッドであり、第1から第4の実施の形態におけるゲート電極41または341と接続されている。同様に、ソース電極442はソース電極パッドでありソース電極42または342と接続されており、ドレイン電極443はドレイン電極パッドでありドレイン電極43または343と接続されている。次に、トランスファーモールド法によりモールド樹脂440による樹脂封止を行なう。このようにして、GaN系の半導体材料を用いたHEMTのディスクリートパッケージされている半導体デバイスを作製することができる。また、本実施の形態における電源装置及び高周波増幅器は、第1から第4の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。図17に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置460は、高圧の一次側回路461、低圧の二次側回路462及び一次側回路461と二次側回路462との間に配設されるトランス463を備えている。一次側回路461は、交流電源464、いわゆるブリッジ整流回路465、複数のスイッチング素子図17に示す例では4つ466及び一つのスイッチング素子467等を備えている。二次側回路462は、複数のスイッチング素子図17に示す例では3つ468を備えている。図17に示す例では、第1から第4の実施の形態における半導体装置を一次側回路461のスイッチング素子466及び467として用いている。尚、一次側回路461のスイッチング素子466及び467は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路462において用いられているスイッチング素子468はシリコンにより形成される通常のMISFETmetalinsulatorsemiconductorfieldeffecttransistorを用いている。また、図18に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器470は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器470は、ディジタルプレディストーション回路471、ミキサー472、パワーアンプ473及び方向性結合器474を備えている。ディジタルプレディストーション回路471は、入力信号の非線形歪みを補償する。ミキサー472は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ473は、交流信号とミキシングされた入力信号を増幅する。図18に示す例では、パワーアンプ473は、第1から第4の実施の形態における半導体装置を有している。方向性結合器474は、入力信号や出力信号のモニタリング等を行なう。図18に示す回路では、例えば、スイッチの切り替えにより、ミキサー472により出力信号を交流信号とミキシングしてディジタルプレディストーション回路471に送出することが可能である。以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。上記の説明に関し、更に以下の付記を開示する。付記1基板の上方に形成された半導体層と、前記半導体層上に形成された絶縁膜と、前記絶縁膜上に形成された電極と、を有し、前記絶縁膜は、前記電極の側における膜応力よりも、前記半導体層の側における膜応力が低いことを特徴とする半導体装置。付記2前記絶縁層は、第1の絶縁膜上に第2の絶縁膜が積層されているものであって、前記第1の絶縁膜は、前記第2の絶縁膜よりも膜応力が低いことを特徴とする付記1に記載の半導体装置。付記3前記絶縁膜は、炭素を主成分とするアモルファス膜により形成されているものであることを特徴とする付記1または2に記載の半導体装置。付記4前記絶縁膜は、炭素を主成分とするアモルファス膜により形成されているものであって、前記絶縁膜に含まれる窒素、酸素、水素及びフッ素のうち、いずれか1の濃度が、前記ゲート電極の側よりも、前記半導体層の側が高いことを特徴とする付記1に記載の半導体装置。付記5前記絶縁膜は、炭素を主成分とするアモルファス膜により形成されているものであって、前記第1の絶縁膜に含まれる窒素、酸素、水素及びフッ素のうち、いずれか1の濃度が、前記第2の絶縁膜に含まれる濃度よりも高いことを特徴とする付記2に記載の半導体装置。付記6前記第2の絶縁膜における膜密度は、2.6g/cm3以上、3.56g/cm3以下であることを特徴とする付記5に記載の半導体装置。付記7基板の上方に形成された半導体層と、前記半導体層の上方に形成された電極と、前記半導体層の上方に形成された保護膜と、を有し、前記保護膜は、前記半導体層に近い側における膜応力が、前記半導体層から離れた側における膜応力よりも、低いことを特徴とする半導体装置。付記8前記保護膜は、第1の保護膜上に第2の保護膜が積層されたものであって、前記第1の保護膜は、前記第2の保護膜よりも膜応力が低いことを特徴とする付記7に記載の半導体装置。付記9前記保護膜は、炭素を主成分とするアモルファス膜により形成されているものであることを特徴とする付記7または8に記載の半導体装置。付記10前記保護膜は、炭素を主成分とするアモルファス膜により形成されているものであって、前記保護膜に含まれる窒素、酸素、水素及びフッ素のうち、いずれか1の濃度が、前記半導体層に近い側よりも、前記半導体層から離れた側が高いことを特徴とする付記7に記載の半導体装置。付記11前記保護膜は、炭素を主成分とするアモルファス膜により形成されているものであって、前記第1の保護膜に含まれる窒素、酸素、水素及びフッ素のうち、いずれか1の濃度が、前記第2の保護膜に含まれる濃度よりも高いことを特徴とする付記8に記載の半導体装置。付記12前記第2の保護膜における膜密度は、2.6g/cm3以上、3.56g/cm3以下であることを特徴とする付記10または11に記載の半導体装置。付記13前記電極はゲート電極であり、前記半導体層は、第1の半導体層と、前記第1の半導体層の上方に形成された第2の半導体層とを含むものであって、前記第1の半導体層または第2の半導体層に接して形成されたソース電極及びドレイン電極を有することを特徴とする付記1から12のいずれかに記載の半導体装置。付記14前記電極はゲート電極であり、前記半導体層は、第1の半導体層と、前記第1の半導体層の上方に形成された第2の半導体層とを含むものであって、前記第1の半導体層または第2の半導体層に接して形成されたソース電極及びドレイン電極を有し、前記第2の半導体層には開口部が形成されており、前記ゲート電極は前記開口部内に形成されていることを特徴とする付記1から12のいずれかに記載の半導体装置。付記15前記第1の半導体層は、GaNを含むものであって、前記第2の半導体層は、AlGaNを含むものであることを特徴とする付記13または14に記載の半導体装置。付記16付記1から15のいずれかに記載の半導体装置を有することを特徴とする電源装置。付記17付記1から15のいずれかに記載の半導体装置を有することを特徴とする増幅器。付記18基板の上方に半導体層を形成する工程と、前記半導体層上に炭素を主成分とするアモルファス膜を含む絶縁膜を形成する工程と、前記絶縁膜上に電極を形成する工程と、を有し、前記炭素を主成分とするアモルファス膜を含む絶縁膜を形成する工程は、窒素が添加された炭素を主成分とするアモルファス膜となる第1の絶縁膜を成膜する工程と、前記第1の絶縁膜上に、前記第1の絶縁膜よりも窒素の濃度が低い炭素を主成分とするアモルファス膜となる第2の絶縁膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。付記19基板の上方に半導体層を形成する工程と、前記半導体層の上方に電極を形成する工程と、前記半導体層の上方に炭素を主成分とするアモルファス膜を含む保護膜を形成する工程と、を有し、前記保護膜を形成する工程は、窒素が添加された炭素を主成分とするアモルファス膜となる第1の保護膜を成膜する工程と、前記第1の保護膜上に、前記第1の保護膜よりも窒素の濃度が低い炭素を主成分とするアモルファス膜となる第2の保護膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。付記20前記炭素を主成分とするアモルファス膜は、アーク蒸着法により形成されるものであることを特徴とする付記18または19に記載の半導体装置の製造方法。