"差動増幅回路が構成されてなる入力部と、フォールデットカスコード回路により前記入力部の出力を増幅出力するよう構成されてなるフォールデットカスコード部とを具備してなる演算増幅器において、前記差動増幅回路は、第1及び第2のトランジスタが差動増幅可能に接続されて設けられ、前記第1のトランジスタのベースは第1の抵抗器を介して反転入力端子に、前記第2のトランジスタのベースは第2の抵抗器を介して非反転入力端子に、それぞれ接続される一方、前記第1及び第2のトランジスタは、出力側にそれぞれ負荷が接続され、前記第2のトランジスタと前記対応する負荷の相互の接続点と、前記反転入力端子との間に第1の入力部用ダイオードが、前記第1のトランジスタと前記対応する負荷の相互の接続点と、前記非反転入力端子との間に第2の入力部用ダイオードが、前記反転入力端子と前記非反転入力端子との間の入力電圧が電源電圧の範囲を超えても、前記第1のトランジスタの前記負荷との接続点の電圧を、前記第2のトランジスタの前記負荷との接続点の電圧より大に維持可能とする方向に、それぞれ接続されて設けられ、前記フォールデットカスコード回路は、フォールデットカスコード接続された第1及び第2のフォールデットカスコードトランジスタを用いてなると共に、前記第1及び第2のフォールデットカスコードトランジスタのベースにバイアスを供給するバイアス回路が設けられ、前記バイアス回路には、高圧電源と低圧電源との間に、ダイオード接続されたバイアス回路用トランジスタが設けられ、前記バイアス回路用トランジスタと前記負荷の相互の接続点と、前記反転入力端子と前記非反転入力端子とが、それぞれ第1及び第2のフォールデットカスコード部用ダイオードを介して接続され、前記第1及び第2のフォールデットカスコード部用ダイオードは、前記第1及び第2の入力部用ダイオードの前記反転入力端子、及び、非反転入力端子に対する接続方向と同一となるように接続されてなることを特徴とする演算増幅器。前記反転入力端子と前記第1の入力部用ダイオードとの間に、第1のダイオード用直列抵抗器が、前記非反転入力端子と前記第2の入力部用ダイオードとの間に、第2のダイオード用直列抵抗器が、それぞれ接続されてなることを特徴とする請求項1記載の演算増幅器。前記第1及び第2のフォールデットカスコード部用ダイオードに代えて、差動増幅可能に接続された第1及び第2の追加差動回路用トランジスタが設けられ、前記第1及び第2の追加差動回路用トランジスタのコレクタは、共に前記バイアス回路のバイアス回路用トランジスタと負荷の相互の接続点に接続され、各々のエミッタには、共に定電流が供給可能に構成される一方、前記第1の追加差動回路用トランジスのベースは、前記反転入力端子に、前記第2の追加差動回路用トランジスのベースは、前記非反転入力端子に、それぞれ接続されてなることを特徴とする請求項1または2記載の演算増幅器。しかしながら、図11に示された回路にあっては、上述のように消費電流の増加を抑制することはできるが、追加回路により、最低動作電源電圧が引き上げられるという欠点がある。かかる欠点について以下に説明する。まず、先に図8に示された従来回路の最低動作電源電圧をV2とし、図11に示された従来回路の最低動作電源電圧をV3とすると、最低動作電源電圧は、それぞれ式7、式8により表される。V2=VCEQ5VBEQ3VR4式7V3=VCECS4VBEQ8VBEQ9式8ここで、VCEQ5はトランジスタQ5のコレクタエミッタ間での電圧降下、VBEQ3はトランジスタQ3のベースエミッタ間電圧、VR4は負荷R4での電圧降下、VCECS4は電流源CS4での電圧降下、VBEQ8はトランジスタQ8のベースエミッタ間電圧、VBEQ9はトランジスタQ9のベースエミッタ間電圧である。図11に示された従来回路にあっては、入力端子電圧が第1電源端子400の電圧に低下した場合でも、演算増幅器の電圧利得が保たれる、いわゆる単電源オペアンプとして動作することが望ましい。したがって、その場合、負荷R4での電圧降下は下記する式9で表される。VR4=VBEQ2-VCEQ2式9ここで、VBEQ2はトランジスタQ2のベースエミッタ間電圧、VCEQ2はトランジスタQ2のコレクタエミッタ間の電圧降下である。したがって、図8に示された従来回路における最低動作電源電圧V2は下記する式10により表される。V2=VCEQ5VBEQ3VBEQ2-VCEQ2式10ここで、VCEの添え字の電圧コレクタエミッタ間電圧は約0.2V、VBEの添え字の電圧ベースエミッタ間電圧は約0.7Vと仮定すると、図8に示された従来回路の最低動作電源電圧V2は1.4V、図11に示された従来回路の最低動作電源電圧V3は1.6Vとなる。したがって、図11に示された従来回路を用いた場合、図8に示された従来回路に比して、最低動作電源電圧が0.2V引き上げられることとなる。本発明は、上記実状に鑑みてなされたもので、消費電流の増加や最低動作電源電圧の上昇などを招くことなく出力位相反転を抑圧可能な演算増幅器を提供するものである。上記本発明の目的を達成するため、本発明に係る演算増幅器は、差動増幅回路が構成されてなる入力部と、フォールデットカスコード回路により前記入力部の出力を増幅出力するよう構成されてなるフォールデットカスコード部とを具備してなる演算増幅器において、前記差動増幅回路は、第1及び第2のトランジスタが差動増幅可能に接続されて設けられ、前記第1のトランジスタのベースは第1の抵抗器を介して反転入力端子に、前記第2のトランジスタのベースは第2の抵抗器を介して非反転入力端子に、それぞれ接続される一方、前記第1及び第2のトランジスタは、出力側にそれぞれ負荷が接続され、前記第2のトランジスタと前記対応する負荷の相互の接続点と、前記反転入力端子との間に第1の入力部用ダイオードが、前記第1のトランジスタと前記対応する負荷の相互の接続点と、前記非反転入力端子との間に第2の入力部用ダイオードが、前記反転入力端子と前記非反転入力端子との間の入力電圧が電源電圧の範囲を超えても、前記第1のトランジスタの前記負荷との接続点の電圧を、前記第2のトランジスタの前記負荷との接続点の電圧より大に維持可能とする方向に、それぞれ接続されて設けられ、前記フォールデットカスコード回路は、フォールデットカスコード接続された第1及び第2のフォールデットカスコードトランジスタを用いてなると共に、前記第1及び第2のフォールデットカスコードトランジスタのベースにバイアスを供給するバイアス回路が設けられ、前記バイアス回路には、高圧電源と低圧電源との間に、ダイオード接続されたバイアス回路用トランジスタが設けられ、前記バイアス回路用トランジスタと前記負荷の相互の接続点と、前記反転入力端子と前記非反転入力端子とが、それぞれ第1及び第2のフォールデットカスコード部用ダイオードを介して接続され、前記第1及び第2のフォールデットカスコード部用ダイオードは、前記第1及び第2の入力部用ダイオードの前記反転入力端子、及び、非反転入力端子に対する接続方向と同一となるように接続されてなるものである。本発明によれば、従来と異なり、消費電流の増加や最低動作電源電圧の上昇などを招くことなく出力位相反転を確実に防止することができるという効果を奏するものである。以下、本発明の実施の形態について、図1乃至図5を参照しつつ説明する。なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。最初に、本発明の実施の形態の演算増幅器の第1の構成例について、図1を参照しつつ説明する。この演算増幅器は、第1及び第2のトランジスタ図1においては、それぞれQ1、Q2と表記1,2を主たる構成要素としてなる差動回路を有する入力部10と、フォールデットカスコード増幅回路が構成されたフォールデットカスコード部20とに大別されて構成される点は、この主の従来回路とその基本構成を同一とするものである。入力部10は、PNP型の第1及び第2のトランジスタ1,2を主たる構成要素としてなる差動回路を有し、差動増幅出力がフォールデットカスコード部20へ入力されるようになっている。具体的には、まず、第1及び第2のトランジスタ1,2のエミッタ同士が相互に接続されると共に、第1の定電流源図1においてはCS1と表記21に接続されて定電流が流入せしめられるようになっている。なお、第1の定電源21は第2電源端子300に接続されて、高圧電源電圧が印加されるようになっている。一方、第1のトランジスタ1のベースは、第1の抵抗器図1においてはR1と表記31を介して反転入力端子100に接続され、第2のトランジスタ2のベースは、第2の抵抗器図1においてはR2と表記32を介して非反転入力端子200に接続されたものとなっている。また、第1のトランジスタ1のコレクタは、第1の負荷図1においてはR3と表記33を介して、第2のトランジスタ2のコレクタは、第2の負荷図1においてはR4と表記34を介して、共に第1の電源端子400に接続されており、低圧電源電圧が印加されるようになっている。さらに、反転入力端子100と第2のトランジスタ2のコレクタの間には、カソードが反転入力端子100側となるように第1の入力部用ダイオード図1においてはD1と表記11が接続されている。またさらに、非反転入力端子200とトランジスタ1のコレクタの間には、カソードが非反転入力端子200側となるように第2の入力部用ダイオード図1においてはD2と表記12が接続されている。次に、フォールデットカスコード部20は、PNP型の第3及び第4のトランジスタ図1においては、それぞれQ3、Q4と表記3,4と、第1及び第2のフォールデットカスコードトランジスタとしてのNPN型の第5及び第6のトランジスタ図1においては、それぞれQ5、Q6と表記5,6と、NPN型の第9のトランジスタ9と、第3の定電流源図1においてはCS3と表記23を主たる構成要素として、フォールデットカスコード増幅回路が構成されたものとなっている。具体的には、第3及び第4のトランジスタ3,4は、ベースが相互に接続されると共に、第3のトランジスタ3のコレクタと接続される一方、各々のエミッタは第2電源端子300に接続されて、カレントミラー回路を構成するものとなっている。そして、第3のトランジスタ3のコレクタは、第5のトランジスタ5のコレクタに接続される一方、第4のトランジスタ4のコレクタは、第6のトランジスタ6のコレクタと共に出力端子500に接続されている。第5及び第6のトランジスタ5,6は、ベースが相互に接続されると共に、第9のトランジスタのベース及びコレクタに接続されている。また、第5のトランジスタ5のエミッタは、先の第2のトランジスタ2のコレクタに、第6のトランジスタ6のエミッタは、先の第1のトランジスタ1のコレクタに、それぞれ接続されている。第9のトランジスタ9のコレクタは、第3の定電流源23に接続されて、定電流が供給されるようになっている。なお、第3の定電流源23は第2電源端子300に接続されて高圧電源電圧が印加されるようになっている。また、第9のトランジスタ9のエミッタは、負荷としての第3の負荷図1においてはR5と表記35を介して第1電源端子400に接続されている。なお、上述の第3の定電流源23、第9のトランジスタ9、及び、第3の負荷35の直列回路は、第5及び第6のトランジスタ5,6のバイアス回路として機能するものとなっている。さらに、第9のトランジスタ9のエミッタには、第1のフォールデットカスコード部用ダイオードとしての第5のダイオード図1においてはD5と表記15のアノード、及び、第2のフォールデットカスコード部用ダイオードとしての第6のダイオード図1においてはD6と表記16のアノードが接続されている。そして、第5のダイオード15のカソードは反転入力端子100に、第6のダイオード16のカソードは非反転入力端子200に、それぞれ接続されている。かかる構成により、出力位相反転が防止され、非反転入力端子200における電圧非反転入力端子電圧が第1電源端子400の電圧よりも0.7V程度低下した際には、第5及び第6のトランジスタ5,6のコレクタ電流の増加が抑制され、かつ、従来回路と異なり、最低動作電源電圧が引き上げられることがないようになっている。以下、具体的な回路動作について、特に、非反転入力端子200における電圧非反転入力端子電圧が第1電源端子400の電圧よりも0.7V程度低下した場合の回路動作を中心に説明する。まず、第1電源端子400の電圧を0Vとし、非反転入力端子200の端子電圧V200が、V200<-0.7Vとなった場合を考える。この場合における入力部10の動作は、従来回路と基本的に同様であるので、概略的に説明すれば、まず、第2のトランジスタ2のコレクタベース間の寄生ダイオードD4を通じて電流ID4が流れる。同時に、非反転入力端子200に接続された第2の入力部用ダイオード12を通して電流ID2が流れる。このような電流が流れることにより、点Bの電圧VBと点Aの電圧VAが低下する。一方、非反転入力端子200の端子電圧が第1電源端子400の電圧を下回らない状態においては、第6のダイオード16のカソード電位は、非反転入力端子200と同電位であるが、このカソード電位が第1電源端子400の電圧より0.7V程度低下すると、第6のダイオード16のアノードからカソードへ順方向電流が流れる。この順方向電流が第3の負荷35に流れることで点Dの電位が低下する。この時の点Dの電位は下記する式11により表される。VD=V200VD6=V200VT×ln{ID6/nD6×Is}式11ここで、VTは熱電圧、Isは逆方向飽和電流、nD6は単位素子面積に対する倍率である。また、V200は非反転入力端子200の端子電圧、VD6は第6のダイオード16のアノードカソード間の順方向電圧降下、ID6はその順方向電流値である。点Dの電位が低下するため、ダイオード接続された第9のトランジスタ9を通して点Cの電位も低下する。この点Cの電位Vcは、下記する式12により表される。Vc=VDVT×ln{Ics3/nQ9×Is}=V200VT×ln{ID6/nD6×Is}VT×ln{Ics3/nQ9×Is}式12ここで、Ics3は第3の定電流源23の電流値であり、第9のトランジスタ9に流れる電流である。また、nQ9は第9のトランジスタ9の単位素子面積に対する倍率である。次に、点Bの電位を算出する。先に述べたように、点Bは第2のトランジスタ2のコレクタからベースへの逆流電流が生ずることで電位が低下する。また、点Aは、第2の入力部用ダイオード12の順方向電流が流れることで電位が低下する。そして、点Bの電位VBと点Aの電位VAは、下記する式13、式14で表される。VB=V200VT×ln{ID4/nD4×Is}ID4×R2式13VA=V200VT×ln{ID2/nD2×Is}式14ここで、ID4は第2のトランジスタ2のコレクタからベースに流れる逆方向電流値、ID2は第2の入力部用ダイオード12に流れる順方向電流値、nD4は第2のトランジスタ2のコレクタベース間のPN接合の単位素子面積に対する倍率、nD2は第2の入力部用ダイオード12の単位素子面積に対する倍率である。これらの式より、第5のトランジスタ5のベースエミッタ間電圧を求めると、以下のようになる。Vc-VB=VT×ln{ID6/nD6×Is}VT×ln{Ics3/nQ9×Is}-VT×ln{ID4/nD4×Is}-ID4×R2=VT×ln{ID6×Ics3×nD4/nD6×nQ9×ID4×Is}-ID4×R2式15Vc-VA=VT×ln{ID6/nD6×Is}VT×ln{Ics3/nQ9×Is}-VT×ln{ID2/nD2×Is}≒VT×ln{ID6×Ics3×nD2/nD6×nQ9×ID2×Is}式16一方、非反転入力端子電圧V200が、第1電源端子400と第2電源端子300の中点付近での第5及び第6のトランジスタ5,6のベースエミッタ間電圧は、下記する式17で表される如くとなる。VBEQ5=VT×ln{IQ5/nQ5×Is}=VT×ln{Ics3/nQ9×Is}式17よって下記する式18、式19の条件が満たされたときには、非反転入力端子電圧V200が、第1電源端子400の電圧よりも0.7V程度低くなっても第5及び第6のトランジスタ5,6のコレクタ電流は増加しない。Vc-VB<VBEQ5式18Vc-VA<VBEQ5式19この式18、式19に、先の式15、式16、式17を代入し、より詳細な条件を求めると以下のようになる。VT×ln{nD4×ID6/nD6×ID4}<ID4×R2式20VT×ln{nD2×ID6/nD6×ID2}<0式21式20、式21を満たすようにnD6やR2などを調整する、すなわち、第6のダイオード16や第2の抵抗器32などの大きさを調整することで、非反転入力端子電圧V200が、第1電源端子400の電圧より0.7V程度低くなったときに第5及び第6のトランジスタ5,6のコレクタ電流の増加が抑圧されることとなる。図5には、図1に示された回路構成の演算増幅器における入出力電圧の変化と第5及び第6のトランジスタのコレクタ電流変化のシミュレーション結果を示す特性線図が示されている。同図において、実線の特性線は入力電圧の変化を、二点鎖線の特性線は出力電圧の変化を、それぞれ示している。また、一点鎖線の特性線はコレクタ電流を示している。ここで、出力電圧の変化は、入力電圧が10Vを越える範囲、及び、入力電圧が0Vを下回る範囲を除いては、実線の特性線で表された入力電圧変化同一となっており、実線の特性線と重複したものとなっている。図5によれば、入力電圧が第1電源端子400の電圧より0.7V程度低くなっても、出力位相反転を生ずることなく、かつ、第5及び第6のトランジスタ5,6のコレクタ電流の増加が抑圧されることが確認できる。また、最低動作電源電圧は、先に従来回路の説明における式10に示された関係式、V2=VCEQ5VBEQ3VBEQ2-VCEQ2と同様であるので、第5及び第6のトランジスタ5,6のコレクタ電流を抑圧するために付加された追加回路部分によって、最低動作電源電圧が引き上げられることはない。なお、上述した回路構成において、PNP型トランジスタをNPN型トランジスタに置き換え、NPN型トランジスタをPNP型トランジスタに置き換えて、さらに、第1及び第2のダイオード11,12の順方向となる向きを逆にして接続し、第1及び第3の定電流源21,23の接続の向きを逆にし、高圧電源側である第2電源端子300と低圧電源側である第1電源端子400を逆とした構成としても良い。この場合、反転入力端子100、非反転入力端子200への入力電圧が第2電源端子300の電圧を超えた際に、上述した構成例と同様の動作となる。次に、第2の構成例について、図2を参照しつつ説明する。なお、図1に示された第1の構成例の構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。この第2の構成例は、図1に示された第1の構成例において、第6の抵抗器図1においてはR6と表記36を第1の入力部用ダイオード11のカソード側に、第7の抵抗器図1においてはR7と表記37を第2の入力部用ダイオード12のカソード側に、それぞれ設け、入力部10Aが構成されたものとなっている。すなわち、第1の入力部用ダイオード11のカソードは、第1のダイオード用直列抵抗器としての第6の抵抗器36を介して反転入力端子100に、第2の入力部用ダイオード12のカソードは、第2のダイオード用直列抵抗器としての第7の抵抗器37を介して非反転入力端子200に、それぞれ接続されたものとなっている。かかる構成により、出力位相反転が防止され、非反転入力端子200における電圧非反転入力端子電圧が第1電源端子400の電圧よりも0.7V程度低下した際には、第5及び第6のトランジスタ5,6のコレクタ電流の増加が抑制され、かつ、従来回路と異なり、最低動作電源電圧が引き上げられることがないようになっている。以下、具体的な回路動作について、特に、非反転入力端子200における電圧非反転入力端子電圧が第1電源端子400の電圧よりも0.7V程度低下した場合の回路動作を中心に説明する。なお、入力部10における動作は、第1の構成例で説明したように、従来回路と基本的に同様であるので、ここでの再度の詳細な説明を省略する。まず、非反転入力端子200の端子電圧が第1電源端子400の電圧を下回らない状態においては、第6のダイオード16のカソード電位は、非反転入力端子200と同電位であるが、このカソード電位が第1電源端子400の電圧より0.7V程度低下すると、第6のダイオード16のアノードからカソードへ順方向電流が流れる。この順方向電流が第3の負荷35に流れることで点Dの電位が低下する。この時の点Dの電位は先の第1の構成例同様に式11により表される。点Dの電位が低下するため、ダイオード接続された第9のトランジスタ9を通して点Cの電位も低下する。この点Cの電位Vcは、第1の構成例で示した式12により表される。次に、点Bの電位を算出する。先に述べたように、点Bは第2のトランジスタ2のコレクタからベースへの逆流電流が生ずることで電位が低下する。また、点Aは、第2の入力部用ダイオード12の順方向電流が流れることで電位が低下する。そして、点Bの電位VBは、第1の構成例で示した式13により表され、点Aの電位VAは、下記する式14Aで表される。VA=V200VT×ln{ID2/nD2×Is}ID2×R7式14Aここで、R7は第7の抵抗器37の抵抗値である。なお、上記式14Aにおける他の各項目の定義は、先の式14で説明した通りである。これらの式より、第5のトランジスタ5のベースエミッタ間電圧を求めると、以下のようになる。まず、点Cの電位と点Bの電位の差Vc-VBは、先の第1の構成例で示した式15により求められる。一方、点Cの電位と点Aの電位の差Vc-VAは、下記する式16Aにより求められる。Vc-VA=VT×ln{ID6/nD6×Is}VT×ln{Ics3/nQ9×Is}-VT×ln{ID2/nD2×Is}-ID2×R7=VT×ln{ID6×Ics3×nD2/nD6×nQ9×ID2×Is}-ID2×R7式16A一方、非反転入力端子電圧V200が、第1電源端子400と第2電源端子300の中点付近での第5及び第6のトランジスタ5,6のベースエミッタ間電圧は、先の第1の構成例で示した式17で表される如くとなる。よって、第1の構成例で示した式18、式19の条件が満たされたときには、非反転入力端子電圧V200が、第1電源端子400の電圧よりも0.7V程度低くなっても第5及び第6のトランジスタ5,6のコレクタ電流は増加しない。ここで、式18、式19に、先の式15、式16A、式17を代入し、より詳細な条件を求めると、先の第1の構成例同様、式20が求められると共に、下記する式21Aが求められる。VT×ln{nD2×ID6/nD6×ID2}<ID2×R7式21Aしかして、式20、式21Aを満たすようにnD6やR2などを調整する、すなわち、第6のダイオード16や第2の抵抗器32などの大きさを調整することで、非反転入力端子電圧V200が、第1電源端子400の電圧より0.7V程度低くなったときに第5及び第6のトランジスタ5,6のコレクタ電流の増加が抑圧されることとなる。なお、先に第1の構成例で示した図5のシミュレーションに基づく特性線図は、この第2の構成例においても同様に適用されるが、ここでの再度の詳細な説明は省略する。この第2の構成例における先の式21Aと、第1の構成例で示した式21とを比較すると、式21Aの右辺は0より大きい値であるため、第1の構成例よりもnD6を小さくすることができる。したがって、この第2の構成例では、第1の構成例に比較して、フォールデットカスコード部20の第6のダイオード16のサイズを小さく抑えることができるという利点がある。また、最低動作電源電圧についても、先の第1の構成例で説明したと同様、第5及び第6のトランジスタ5,6のコレクタ電流を抑圧するために付加された追加回路部分によって、最低動作電源電圧が引き上げられることはない。なお、この第2の構成例においても、PNP型トランジスタをNPN型トランジスタに置き換え、NPN型トランジスタをPNP型トランジスタに置き換えて、さらに、第1及び第2のダイオード11,12の順方向となる向きを逆にして接続し、第1及び第3の定電流源21,23の接続の向きを逆にし、高圧電源側である第2電源端子300と低圧電源側である第1電源端子400を逆とした構成としても良い。この場合、反転入力端子100、非反転入力端子200への入力電圧が第2電源端子300の電圧を超えた際に、上述した構成例と同様の動作となる。次に、第3の構成例について、図3を参照しつつ説明する。なお、図1に示された第1の構成例の構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。この第3の構成例は、図1に示された第1の構成例において、新たにPNP型の第7及び第8のトランジスタ図1においてはQ7、Q8と表記7,8により構成された差動回路が設けられ、フォールデットカスコード部20Aが構成されたものとなっている。以下、具体的に説明すれば、まず、第1及び第2の追加差動回路用トランジスタとしてのPNP型の第7及び第8のトランジスタ7,8は、エミッタ同士が相互に接続されると共に、第2の定電流源図1においてはCS2と表記22に接続されて定電流が流入せしめられるようになっている。なお、第2の定電源22は第2電源端子300に接続されて、高圧電源電圧が印加されるようになっている。一方、第7及び第8のトランジスタ7,8のコレクタは、共に第3の負荷35を介して第1電源端子400に接続されるようになっている。そして、第7のトランジスタ7のベースは反転入力端子100に、第8のトランジスタ8のベースは非反転入力端子200に、それぞれ接続されたものとなっている。かかる構成により、出力位相反転が防止され、非反転入力端子200における電圧非反転入力端子電圧が第1電源端子400の電圧よりも0.7V程度低下した際には、第5及び第6のトランジスタ5,6のコレクタ電流の増加が抑制され、かつ、従来回路と異なり、最低動作電源電圧が引き上げられることがないようになっている。以下、具体的な回路動作について、特に、非反転入力端子200における電圧非反転入力端子電圧が第1電源端子400の電圧よりも0.7V程度低下した場合の回路動作を中心に説明する。なお、入力部10における動作は、第1の構成例で説明したように、従来回路と基本的に同様であるので、ここでの再度の詳細な説明を省略する。まず、第8のトランジスタ8のベース電位は、非反転入力端子200の端子電圧と同電位であり、このベース電位が第1電源端子400の電圧より0.7V程度低下すると、第8のトランジスタ8のコレクタからベースへ逆方向電流が流れる。この逆方向電流が第3の負荷35に流れることで点Dの電位が低下する。この時の点Dの電位は先の第1の構成例同様に式11により表される。なお、この第3の構成例においては、式11のVD6は、第8のトランジスタ8のコレクタからベースへ逆方向電流が流れるときの閾値電圧、ID6はその逆方向電流値となる。点Dの電位が低下するため、ダイオード接続された第9のトランジスタ9を通して点Cの電位も低下する。この点Cの電位Vcは、第1の構成例で示した式12により表される。次に、点Bの電位を算出する。先に述べたように、点Bは第2のトランジスタ2のコレクタからベースへの逆流電流が生ずることで電位が低下する。また、点Aは、第2の入力部用ダイオード12の順方向電流が流れることで電位が低下する。しかして、点Bの電位VBは、第1の構成例で示した式13により、点Aの電位VAは、第1の構成例で示した式14により、それぞれ表される。これらの式より、第5のトランジスタ5のベースエミッタ間電圧を求めると、以下のようになる。まず、点Cの電位と点Bの電位の差Vc-VBは、先の第1の構成例で示した式15により求められる。また、点Cの電位と点Aの電位の差Vc-VAは、先の第1の構成例で示した式16により求められる。一方、非反転入力端子電圧V200が、第1電源端子400と第2電源端子300の中点付近での第5及び第6のトランジスタ5,6のベースエミッタ間電圧は、先の第1の構成例で示した式17で表される如くとなる。よって、第1の構成例で示した式18、式19の条件が満たされたときには、非反転入力端子電圧V200が、第1電源端子400の電圧よりも0.7V程度低くなっても第5及び第6のトランジスタ5,6のコレクタ電流は増加しない。ここで、式18、式19に、先の式15、式16、式17を代入し、より詳細な条件を求めると、先の第1の構成例同様、式20、式21が求められる。しかして、式20、式21を満たすようにnD6やR2などを調整する、すなわち、第8のトランジスタ8や第2の抵抗器32などの大きさを調整することで、非反転入力端子電圧V200が、第1電源端子400の電圧より0.7V程度低くなったときに第5及び第6のトランジスタ5,6のコレクタ電流の増加が抑圧されることとなる。なお、先に第1の構成例で示した図5のシミュレーションに基づく特性線図は、この第3の構成例においても同様に適用されるが、ここでの再度の詳細な説明は省略する。また、最低動作電源電圧についても、先の第1の構成例で説明したと同様、第5及び第6のトランジスタ5,6のコレクタ電流を抑圧するために付加された追加回路部分によって、最低動作電源電圧が引き上げられることはない。なお、この第3の構成例においても、PNP型トランジスタをNPN型トランジスタに置き換え、NPN型トランジスタをPNP型トランジスタに置き換えて、さらに、第1及び第2のダイオード11,12の順方向となる向きを逆にして接続し、第1乃至第3の定電流源21~23の接続の向きを逆にし、高圧電源側である第2電源端子300と低圧電源側である第1電源端子400を逆とした構成としても良い。この場合、反転入力端子100、非反転入力端子200への入力電圧が第2電源端子300の電圧を超えた際に、上述した構成例と同様の動作となる。次に、第4の構成例について、図4を参照しつつ説明する。なお、図1、図3に示された第1の構成例の構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。この第4の構成例は、図3に示された第3の構成例において、図2に示された第2の構成例のように第6及び第7の抵抗器36,37を設けた構成を有するものである。すなわち、第1の入力部用ダイオード11のカソードは、第6の抵抗器36を介して反転入力端子100に、第2の入力部用ダイオード12のカソードは、第7の抵抗器37を介して非反転入力端子200に、それぞれ接続されたものとなっている。かかる構成により、出力位相反転が防止され、非反転入力端子200における電圧非反転入力端子電圧が第1電源端子400の電圧よりも0.7V程度低下した際には、第5及び第6のトランジスタ5,6のコレクタ電流の増加が抑制され、かつ、従来回路と異なり、最低動作電源電圧が引き上げられることがないようになっている。以下、具体的な回路動作について、特に、非反転入力端子200における電圧非反転入力端子電圧が第1電源端子400の電圧よりも0.7V程度低下した場合の回路動作を中心に説明する。なお、入力部10における動作は、第1の構成例で説明したように、従来回路と基本的に同様であるので、ここでの再度の詳細な説明を省略する。まず、非反転入力端子200の端子電圧が第1電源端子400の電圧を下回らない状態においては、第6のダイオード16のカソード電位は、非反転入力端子200と同電位であるが、このカソード電位が第1電源端子400の電圧より0.7V程度低下すると、第6のダイオード16のアノードからカソードへ逆方向電流が流れる。この逆方向電流が第3の負荷35に流れることで点Dの電位が低下する。この時の点Dの電位は先の第1の構成例同様に式11により表される。点Dの電位が低下するため、ダイオード接続された第9のトランジスタ9を通して点Cの電位も低下する。この点Cの電位Vcは、第1の構成例で示した式12により表される。次に、点Bの電位を算出する。先に述べたように、点Bは第2のトランジスタ2のコレクタからベースへの逆流電流が生ずることで電位が低下する。また、点Aは、第2の入力部用ダイオード12の順方向電流が流れることで電位が低下する。そして、点Bの電位VBは、第1の構成例で示した式13により表され、点Aの電位VAは、先の第2の構成例で示した下記する式14Aで表される。VA=V200VT×ln{ID2/nD2×Is}ID2×R7式14Aここで、R7は第7の抵抗器37の抵抗値である。なお、上記式14Aにおける他の各項目の定義は、先の式14で説明した通りである。これらの式より、第5のトランジスタ5のベースエミッタ間電圧を求めると、以下のようになる。まず、点Cの電位と点Bの電位の差Vc-VBは、先の第1の構成例で示した式15により求められる。一方、点Cの電位と点Aの電位の差Vc-VAは、先の第2の構成例で示した下記する式16Aにより求められる。Vc-VA=VT×ln{ID6/nD6×Is}VT×ln{Ics3/nQ9×Is}-VT×ln{ID2/nD2×Is}-ID2×R7=VT×ln{ID6×Ics3×nD2/nD6×nQ9×ID2×Is}-ID2×R7式16A一方、非反転入力端子電圧V200が、第1電源端子400と第2電源端子300の中点付近での第5及び第6のトランジスタ5,6のベースエミッタ間電圧は、先の第1の構成例で示した式17で表される如くとなる。よって、第1の構成例で示した式18、式19の条件が満たされたときには、非反転入力端子電圧V200が、第1電源端子400の電圧よりも0.7V程度低くなっても第5及び第6のトランジスタ5,6のコレクタ電流は増加しない。ここで、式18、式19に、先の式15、式16A、式17を代入し、より詳細な条件を求めると、先の第1の構成例同様、式20が求められると共に、先の第2の構成例で示した下記する式21Aが求められる。VT×ln{nD2×ID6/nD6×ID2}<ID2×R7式21Aしかして、式20、式21Aを満たすようにnD6やR2などを調整する、すなわち、第6のダイオード16や第2の抵抗器32などの大きさを調整することで、非反転入力端子電圧V200が、第1電源端子400の電圧より0.7V程度低くなったときに第5及び第6のトランジスタ5,6のコレクタ電流の増加が抑圧されることとなる。なお、先に第1の構成例で示した図5のシミュレーションに基づく特性線図は、この第4の構成例においても同様に適用されるが、ここでの再度の詳細な説明は省略する。この第4の構成例における先の式21Aと、第1の構成例で示した式21とを比較すると、式21Aの右辺は0より大きい値であるため、第1の構成例よりもnD6を小さくすることができる。したがって、この第4の構成例では、第1の構成例に比較して、フォールデットカスコード部20の第6のダイオード16のサイズを小さく抑えることができるという利点がある。また、最低動作電源電圧についても、先の第1の構成例で説明したと同様、第5及び第6のトランジスタ5,6のコレクタ電流を抑圧するために付加された追加回路部分によって、最低動作電源電圧が引き上げられることはない。なお、この第4の構成例においても、PNP型トランジスタをNPN型トランジスタに置き換え、NPN型トランジスタをPNP型トランジスタに置き換えて、さらに、第1及び第2のダイオード11,12の順方向となる向きを逆にして接続し、第1乃至第3の定電流源21~23の接続の向きを逆にし、高圧電源側である第2電源端子300と定圧電源側である第1電源端子400を逆とした構成としても良い。この場合、反転入力端子100、非反転入力端子200への入力電圧が第2電源端子300の電圧を超えた際に、上述した構成例と同様の動作となる。"