"チップに設けられ、電流信号が入力される入力パッドと、前記チップに設けられ、前記電流信号を電圧信号に変換して出力する変換部と、前記チップに設けられ、前記入力パッドと前記変換部との間に直列に電気的に接続されたオンチップインダクタと、前記チップに設けられ、一端が前記オンチップインダクタと前記変換部との間に電気的に接続され、他端がグランドに電気的に接続された蓄電素子と、を備えることを特徴とする増幅回路。前記蓄電素子は、前記入力パッドに印加された静電気をグランドに流す保護素子であることを特徴とする請求項1に記載の増幅回路。前記保護素子は、カソードが電源に電気的に接続され、アノードが前記オンチップインダクタと前記変換部との間に電気的に接続された第一ダイオードと、カソードが前記オンチップインダクタと前記変換部との間に電気的に接続され、アノードがグランドに電気的に接続された第二ダイオードと、を含むことを特徴とする請求項2に記載の増幅回路。前記保護素子は、カソードが前記オンチップインダクタと前記変換部との間に電気的に接続され、アノードがグランドに電気的に接続されたツェナーダイオードであることを特徴とする請求項2に記載の増幅回路。前記保護素子は、一端が前記オンチップインダクタと前記変換部との間に電気的に接続され、他端がグランドに電気的に接続されたバリスタであることを特徴とする請求項2に記載の増幅回路。受光した光に応じた電流信号を出力するフォトダイオードと、チップに設けられ、前記フォトダイオードによって出力された電流信号が入力される入力パッドと、前記チップに設けられ、前記電流信号を電圧信号に変換して出力する変換部と、前記チップに設けられ、前記フォトダイオードと前記変換部との間に直列に電気的に接続されたオンチップインダクタと、前記チップに設けられ、一端が前記オンチップインダクタと前記変換部との間に電気的に接続され、他端がグランドに電気的に接続された蓄電素子と、を備えることを特徴とする受光回路。しかしながら、上述した従来技術では、PDとTIAとの間のボンディングワイヤを短くすることが困難であるため、PDとTIAとの間の距離が長くなり、回路が大型化するという問題がある。本発明は、上述した従来技術による問題点を解消するため、回路の小型化を図ることができる増幅回路および受光回路を提供することを目的とする。上述した課題を解決し、目的を達成するため、本発明の一側面によれば、チップに設けられ、電流信号が入力される入力パッドと、前記チップに設けられ、前記電流信号を電圧信号に変換して出力する変換部と、前記チップに設けられ、前記入力パッドと前記変換部との間に直列に接続されたオンチップインダクタと、前記チップに設けられ、一端が前記オンチップインダクタと前記変換部との間に接続され、他端がグランドに接続された蓄電素子と、を備える増幅回路および受光回路が提案される。オンチップインダクタは、スパイラルインダクタ、配線インダクタンスにより形成されるインダクタという形をとる。本発明の一側面によれば、回路の小型化を図ることができるという効果を奏する。以下に添付図面を参照して、本発明にかかる増幅回路および受光回路の実施の形態を詳細に説明する。実施の形態1実施の形態1にかかる増幅回路の構成図1は、実施の形態1にかかる増幅回路の構成例を示す図である。図1に示すフォトダイオード101は、受光した光に応じた電流信号を出力する。実施の形態1にかかる増幅回路100は、たとえば、フォトダイオード101から出力される電流信号を電圧信号に変換するTIAを含むTIAチップである。増幅回路100は、パッド111,112と、ESD素子120と、オンチップインダクタ130と、シャント容量140と、TIA150と、出力端子161と、接地端子162と、を備えている。パッド111,112、ESD素子120、オンチップインダクタ130、シャント容量140およびTIA150は、1つのICチップ110に設けられている。パッド111は、電流信号が入力される入力パッドである。具体的には、パッド111は、フォトダイオード101のアノードに電気的に接続されており、フォトダイオード101から出力される電流信号が入力される。また、パッド111は、静電容量を有する電極パッドである。パッド111は、オンチップインダクタ130に電気的に接続されている。パッド112は、フォトダイオード101のカソードが電気的に接続される電極パッドである。パッド112は接地端子162に電気的に接続されている。ESD素子120は、TIA150やTIA150の後段の回路を静電気から保護する保護素子である。ESD素子120は、一端がパッド111とオンチップインダクタ130との間に設けられ、他端が接地端子162に電気的に接続されている。そして、ESD素子120は、パッド111に印加された静電気を、接地端子162を介してグランドへ流す。オンチップインダクタ130は、パッド111とTIA150との間に直列に電気的に接続されたスパイラルインダクタである。具体的には、オンチップインダクタ130は、一端がパッド111に電気的に接続され、他端がTIA150に電気的に接続されている。オンチップインダクタ130は、たとえば、ICチップ110の基板上の配線パターンにより形成される。シャント容量140シャントコンデンサは、一端がオンチップインダクタ130とTIA150との間に電気的に接続され、他端が接地端子162に電気的に接続された蓄電素子である。TIA150は、オンチップインダクタ130からの電流信号を電圧信号に変換して出力する変換部である。具体的には、TIA150は、増幅器151と、帰還抵抗152Rfと、を備えている。増幅器151は、入力側がオンチップインダクタ130に電気的に接続され、出力側が出力端子161に電気的に接続されている。帰還抵抗152は、増幅器151と並列に設けられている。すなわち、帰還抵抗152は、一端が増幅器151の入力側に電気的に接続され、他端が増幅器151の出力側に電気的に接続されている。出力端子161は、TIA150によって変換された電圧を出力するVout。これにより、フォトダイオード101から出力された電流信号が電圧信号に変換されて出力される。接地端子162はグランドに接続接地されている。図1に示した構成においては、パッド111およびESD素子120による容量と、オンチップインダクタ130と、シャント容量140と、により共振回路が形成される。共振回路における周波数に対する電流の特性図2は、共振回路における周波数に対する電流の特性の一例を示す図である。図2において、横軸は信号の周波数[GHz]を示し、縦軸は信号の電流[A]を示している。特性201は、パッド111およびESD素子120の容量と、オンチップインダクタ130と、シャント容量140と、により形成される共振回路における信号の周波数に対する電流の特性を示している。特性201に示すように、共振回路により、高周波たとえば10[GHz]付近における電流の特性を向上させることができる。共振回路による広帯域化図3は、共振回路による広帯域化の一例を示す図である。図3において、横軸は信号の周波数を示し、縦軸はトランスインピーダンス電流から電圧への変換効率を示している。特性301は、TIA150における信号の周波数に対するトランスインピーダンスの特性を示している。特性301に示すように、TIA150においては高周波におけるトランスインピーダンスが低下している。特性302は、パッド111およびESD素子120の容量と、オンチップインダクタ130と、シャント容量140と、により形成される共振回路における信号の周波数に対するトランスインピーダンスの特性を示している。特性302に示すように、共振回路においては高周波におけるトランスインピーダンスが高くなっている図2参照。特性303は、増幅回路100の全体における信号の周波数に対するトランスインピーダンスの特性を示している。特性303は、特性301と特性302を重ね合わせた特性となる。このため、特性303においては、高周波におけるトランスインピーダンスの低下が補償され、広い周波数帯域において安定したトランスインピーダンスとなる。このように、実施の形態1にかかる増幅回路100によれば、パッド111およびESD素子120の容量と、オンチップインダクタ130と、シャント容量140と、により共振回路をTIAチップで形成することができる。これにより、フォトダイオード101が有する静電容量による影響を抑え、信号特性を向上させることができる。また、たとえばボンディングワイヤなどを用いて共振回路を形成する構成に比べて回路の大型化を抑えることができる。また、オンチップインダクタ130を用いることで、たとえばボンディングワイヤなどを用いる構成に比べて信号特性のバラツキを小さくし、信号特性を向上させることができる。また、フォトダイオード101および増幅回路100を備える受光回路によれば、回路の大型化を抑えつつ信号特性を向上させ、光信号の受信性能を向上させることができる。実施の形態2実施の形態2にかかる増幅回路の構成図4は、実施の形態2にかかる増幅回路の構成例を示す図である。図4において、図1に示した部分と同様の部分については同一の符号を付して説明を省略する。図4に示すように、実施の形態2にかかる増幅回路100においては、ESD素子120がオンチップインダクタ130とTIA150との間に電気的に接続されている。この場合は、図1に示したシャント容量140を省いた構成としてもよい。また、パッド111とオンチップインダクタ130との間には、パッド111に印加された静電気をグランドに流す素子が設けられていなくてもよい。図4に示す増幅回路100においては、パッド111の容量と、オンチップインダクタ130と、ESD素子120と、により共振回路が形成される。これにより、ESD素子120を、静電気からの保護回路としてだけでなく、共振回路における蓄電素子としても利用することができる。このため、シャント容量140を省いた構成とすることができるため、回路のさらなる小型化を図ることができる。実施の形態2にかかる増幅回路による広帯域化図5は、実施の形態2にかかる増幅回路による広帯域化の一例を示す図である。図5において、横軸は信号の周波数[GHz]を示し、縦軸は信号のトランスインピーダンス[dBΩ]を示している。特性501は、ESD素子を入力パッドの直近に接続した従来構成たとえば上記非特許文献1における信号の周波数に対するトランスインピーダンスの特性を参考として示している。特性502は、図4に示したようにESD素子120をオンチップインダクタ130とTIA150との間に接続した構成における信号の周波数に対するトランスインピーダンスの特性を示している。基準値503は、低域におけるトランスインピーダンスから3[dB]低いトランスインピーダンスである。特性501,502に示すように、ESD素子120をオンチップインダクタ130とTIA150との間に接続することで、トランスインピーダンスが基準値503以上となる帯域をたとえば約10[]広げることができる。実施の形態2にかかる増幅回路による低雑音化図6は、実施の形態2にかかる増幅回路による低雑音化の一例を示す図である。図6において、横軸は信号の周波数[GHz]を示し、縦軸は信号の入力換算電流密度[pA/√Hz]を示している。特性601は、ESD素子を入力パッドの直近に接続した従来構成たとえば上記非特許文献1における信号の周波数に対する入力換算電流密度の特性を参考として示している。特性602は、図4に示したようにESD素子120をオンチップインダクタ130とTIA150との間に接続した構成における信号の周波数に対する入力換算電流密度の特性を示している。特性601,602に示すように、ESD素子120をオンチップインダクタ130とTIA150との間に接続することで、入力換算電流密度雑音を低減することができる。ESD素子の構成例図7は、ESD素子の構成例1を示す図である。図4に示したESD素子120の部分には、たとえば図7に示す構成を適用することができる。入力部701は、オンチップインダクタ130に電気的に接続された部分である。出力部702は、TIA150に電気的に接続された部分である。ダイオード703,705はESD素子120として設けられた素子である。ダイオード703は、アノードが入力部701と出力部702との間に電気的に接続され、カソードが電源704に電気的に接続された第一ダイオードである。ダイオード705は、アノードがグランドに電気的に接続されており、カソードが入力部701と出力部702との間に電気的に接続された第二ダイオードである。ダイオード703,705は、たとえばFETFieldEffectTransistor:電界効果トランジスタである。入力部701に静電気が印加されると、ダイオード703,705がオンになって静電気がグランドへ流れるため、静電気がTIA150へ流れることを回避することができる。このため、TIA150およびTIA150の後段の回路を静電気から保護することができる。また、ダイオード703,705は、容量としても作用するため、パッド111の容量と、オンチップインダクタ130と、ダイオード703,705と、により共振回路が形成される。このため、帯域や雑音特性などの信号特性を向上させることができる。図8は、ESD素子の構成例2を示す図である。図8において、図7に示した部分と同様の部分については同一の符号を付して説明を省略する。ツェナーダイオード801定電圧ダイオードは、ESD素子120として設けられた素子である。ツェナーダイオード801は、アノードが入力部701と出力部702との間に電気的に接続され、カソードがグランドに電気的に接続されている。入力部701に静電気が印加されると、ツェナーダイオード801がオンになって静電気がグランドへ流れるため、静電気がTIA150へ流れることを回避することができる。このため、TIA150およびTIA150の後段の回路を静電気から保護することができる。また、ツェナーダイオード801は、容量としても作用するため、パッド111の容量と、オンチップインダクタ130と、ツェナーダイオード801と、により共振回路が形成される。このため、帯域や雑音特性などの信号特性を向上させることができる。図9は、ESD素子の構成例3を示す図である。図9において、図7に示した部分と同様の部分については同一の符号を付して説明を省略する。バリスタ901は、ESD素子120として設けられた素子である。バリスタ901は、一端が入力部701と出力部702との間に電気的に接続され、他端がグランドに電気的に接続されている。バリスタ901は、両端の電位差が小さい場合は高抵抗になり、両端の電位差が大きい場合は低抵抗になる。このため、入力部701に静電気が印加されると、バリスタ901が低抵抗となり、静電気がTIA150へ流れることを回避することができる。このため、TIA150およびTIA150の後段の回路を静電気から保護することができる。また、バリスタ901は、容量としても作用するため、パッド111の容量と、オンチップインダクタ130と、バリスタ901と、により共振回路が形成される。このため、帯域や雑音特性などの信号特性を向上させることができる。このように、実施の形態2にかかる増幅回路100によれば、ESD素子120をオンチップインダクタ130の後段に設けることで、共振回路を形成するシャント容量としてもESD素子を利用することができる。これにより、たとえば図1に示したシャント容量140を省いた構成が可能となり、回路のさらなる小型化を図ることができる。以上説明したように、増幅回路および受光回路によれば、回路の小型化を図ることができる。上述した各実施の形態に関し、さらに以下の付記を開示する。付記1チップに設けられ、電流信号が入力される入力パッドと、前記チップに設けられ、前記電流信号を電圧信号に変換して出力する変換部と、前記チップに設けられ、前記入力パッドと前記変換部との間に直列に電気的に接続されたオンチップインダクタと、前記チップに設けられ、一端が前記オンチップインダクタと前記変換部との間に電気的に接続され、他端がグランドに電気的に接続された蓄電素子と、を備えることを特徴とする増幅回路。付記2前記蓄電素子は、前記入力パッドに印加された静電気をグランドに流す保護素子であることを特徴とする付記1に記載の増幅回路。付記3前記入力パッドと前記オンチップインダクタとの間には、前記入力パッドに印加された静電気をグランドに流す素子が設けられていないことを特徴とする付記2に記載の増幅回路。付記4前記保護素子は、カソードが電源に電気的に接続され、アノードが前記オンチップインダクタと前記変換部との間に電気的に接続された第一ダイオードと、カソードが前記オンチップインダクタと前記変換部との間に電気的に接続され、アノードがグランドに電気的に接続された第二ダイオードと、を含むことを特徴とする付記2または3に記載の増幅回路。付記5前記保護素子は、カソードが前記オンチップインダクタと前記変換部との間に電気的に接続され、アノードがグランドに電気的に接続されたツェナーダイオードであることを特徴とする付記2または3に記載の増幅回路。付記6前記保護素子は、一端が前記オンチップインダクタと前記変換部との間に電気的に接続され、他端がグランドに電気的に接続されたバリスタであることを特徴とする付記2または3に記載の増幅回路。付記7受光した光に応じた電流信号を出力するフォトダイオードと、チップに設けられ、前記フォトダイオードによって出力された電流信号が入力される入力パッドと、前記チップに設けられ、前記電流信号を電圧信号に変換して出力する変換部と、前記チップに設けられ、前記フォトダイオードと前記変換部との間に直列に電気的に接続されたオンチップインダクタと、前記チップに設けられ、一端が前記オンチップインダクタと前記変換部との間に電気的に接続され、他端がグランドに電気的に接続された蓄電素子と、を備えることを特徴とする受光回路。"