バイアス電圧を入力して、基準電圧を生成する基準電圧生成回路と、前記バイアス電圧に高周波の入力電圧を重畳した電圧を入力して、前記基準電圧と、前記高周波の入力電圧を2乗した電圧と、高周波信号と、を含む信号を出力する2乗信号生成回路と、前記2乗信号生成回路の出力信号から前記高周波信号を除去して平均値を出力する第1のローパスフィルタと、前記第1のローパスフィルタの出力電圧と前記基準電圧との誤差を増幅して制御電圧として出力する第1の演算増幅回路と、前記制御電圧に応じた帰還電流を前記2乗信号生成回路の出力端子に帰還する帰還トランジスタと、を有し、前記第1のローパスフィルタの出力電圧と前記基準電圧との前記誤差を減少させることにより、前記帰還電流に基づいて高周波の電力を検出する検出回路と、前記制御電圧に応じた電圧を出力する出力回路と、を備えたことを特徴とする電力検波回路。前記出力回路は、前記制御電圧に応じた電流を出力する第1の出力トランジスタと、前記第1の出力トランジスタの電流を入力して電流値の対数に比例する電圧に変換して出力する第1の変換回路と、を有することを特徴とする請求項1記載の電力検波回路。前記出力回路は、第2の演算増幅回路と、前記第2の演算増幅回路の出力端子に一端が接続された第1の抵抗と、前記第1の抵抗の他端と接地との間に接続された第2の抵抗と、前記第2の演算増幅回路の反転端子にエミッタが接続され、コレクタは接地に接続され、ベースは前記第1の抵抗と前記第2の抵抗との接続点に接続された第1のバイポーラトランジスタと、をさらに有し、前記第1の変換回路の出力は、前記第2の演算増幅回路の非反転入力端子に入力されることを特徴とする請求項2記載の電力検波回路。前記出力回路は、前記第1の出力トランジスタの電流が入力される第2のローパスフィルタをさらに有し、前記第1の変換回路は、前記第2のローパスフィルタを介して前記第1の出力トランジスタの電流を入力することを特徴とする請求項2または3に記載の電力検波回路。前記第1の演算増幅回路の反転入力端子に接続され前記帰還電流の一部の電流が流れる第1の電流発生回路と、前記第2の演算増幅回路の非反転入力端子に接続され前記第1の出力トランジスタの電流の一部の電流が流れる第2の電流発生回路と、をさらに備えたことを特徴とする請求項3または4に記載の電力検波回路。前記出力回路は、温度依存性を有する電圧を生成する第1の電圧発生回路と、前記第1の抵抗の両端または前記第2の抵抗の両端に接続され、前記第1の電圧発生回路の出力により抵抗値が制御される可変抵抗と、をさらに有し、前記第1及び第2の抵抗の分圧比は、前記可変抵抗による温度依存性を有することを特徴とする請求項3~5のいずれか1つに記載の電力検波回路。前記可変抵抗は、前記第1の電圧発生回路の出力により抵抗値が制御される第3の出力トランジスタと、前記第3の出力トランジスタに接続された出力ヒューズ回路と、を有することを特徴とする請求項6記載の電力検波回路。前記基準電圧生成回路は、第1の負荷回路と、前記第1の負荷回路と接地との間に接続され前記バイアス電圧を入力して第1の電流を前記第1の負荷回路に出力する第1のトランジスタと、を有し、前記2乗信号生成回路は、前記第1の負荷回路とカレントミラーを構成する第2の負荷回路と、前記第2の負荷回路と接地との間に接続され、前記バイアス電圧に前記高周波の入力電圧を重畳した電圧を入力して第2の電流を出力する第2のトランジスタと、を有することを特徴とする請求項1~7のいずれか1つに記載の電力検波回路。前記基準電圧生成回路は、第1の期間はオンし、第2の期間はオフする第1のスイッチと、前記基準電圧生成回路の出力電圧と前記第1のスイッチを介して前記2乗信号生成回路の出力電圧との誤差電圧を増幅して前記基準電圧生成回路に補正電流を帰還する第3の演算増幅回路と、前記第3の演算増幅回路の非反転入力端子の電圧を保持する第1のキャパシタと、をさらに有し、前記2乗信号生成回路は、前記第1の期間はオフし、前記第2の期間はオンして前記高周波の入力電圧を前記2乗信号生成回路へ入力する第2のスイッチをさらに有し、前記検出回路は、前記第1の期間はオフし、前記第2の期間はオンして前記2乗信号生成回路の出力を前記第1の演算増幅回路の反転入力端子へ入力する第3のスイッチと、前記第1の期間はオフして前記帰還電流を遮断し、前記第2の期間はオンして前記検出回路から前記2乗信号生成回路へ前記帰還電流を帰還する第4のスイッチと、をさらに有することを特徴とする請求項8記載の電力検波回路。前記基準電圧生成回路は、前記第1のトランジスタに接続された第1のオフセット電流発生回路をさらに有し、前記2乗信号生成回路は、前記第2のトランジスタに接続された第2のオフセット電流発生回路をさらに有し、前記第1及び第2の電流発生回路の少なくともいずれかは、電流値が可変であることを特徴とする請求項8記載の電力検波回路。前記第1のオフセット電流発生回路は、入力ヒューズ回路を介して前記第1のトランジスタに接続されていることを特徴とする請求項10記載の電力検波回路。前記第2のオフセット電流発生回路は、入力ヒューズ回路を介して前記第2のトランジスタに接続されていることを特徴とする請求項10記載の電力検波回路。電波を放射し受信するアンテナと、前記アンテナから受信した受信信号を復調する受信回路と、送信信号の電力を検出する請求項1~12のいずれか1つに記載の電力検波回路と、前記電力検波回路の出力により前記送信信号の電力を規定値に制御する送信制御回路と、を有し、前記アンテナに前記送信信号を出力する送信回路と、を備えたことを特徴とする無線機器。ダイナミックレンジの広い電力検波回路及び無線機器を提供する。実施形態によれば、基準電圧生成回路と、2乗信号生成回路と、検出回路と、出力回路と、を備えた電力検波回路が提供される。前記基準電圧生成回路は、バイアス電圧を入力して基準電圧を生成する。前記2乗信号生成回路は、前記バイアス電圧に高周波の入力電圧を重畳した電圧を入力して、前記基準電圧と、前記高周波の入力電圧を2乗した電圧と、高周波信号と、を含む信号を出力する。前記検出回路は、前記2乗信号生成回路の出力信号から高周波信号を除去して平均値を出力する第1のローパスフィルタと、前記第1のローパスフィルタの出力電圧と前記基準電圧との誤差を増幅して制御電圧として出力する第1の演算増幅回路と、前記制御電圧に応じた帰還電流を前記2乗信号生成回路に帰還する帰還トランジスタと、を有する。前記検出回路は、前記第1のローパスフィルタの出力電圧と前記基準電圧との前記誤差を減少させることにより、前記帰還電流に基づいて高周波の電力を検出する。前記出力回路は、前記制御電圧に応じた電圧を出力する。以下、実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。また、論理値ローレベルをLで表し、論理値ハイレベルをHで表す。第1の実施形態図1は、第1の実施形態に係る電力検波回路の構成を例示する回路図である。図1に表したように、電力検波回路1は、基準電圧生成回路2、2乗信号生成回路3、検出回路4、及び出力回路5を備える。電力検波回路1は、高周波の入力電圧Inputを2乗して瞬時電力を検出し、高周波の入力電圧Inputの2乗の平均値2乗平均値から平均電力として入力信号電力を検出して、出力信号Outputとして出力する回路である。基準電圧生成回路2は、第1のトランジスタ6、第1の負荷回路7、バイアス回路8を有する。第1のトランジスタ6は、Nチャンネル形MOSFET以下、NMOSで構成されている。第1のトランジスタ6のソースは接地に接続され、ドレインには第1の負荷回路7を介して電源電圧Vccが供給される。第1のトランジスタ6のゲートには、バイアス回路8からバイアス電圧Vgが供給される。第1の負荷回路7は、ゲートとドレインとが接続されたPチャンネル形MOSFET以下、PMOSで構成される。第1の負荷回路7のゲートとドレインとは、第1のトランジスタ6のドレインに接続され、第1の負荷回路7のソースには電源電圧Vccが供給される。バイアス回路8は、電流発生回路9、トランジスタ10を有し、電源電圧Vccから、バイアス電圧Vgを生成する。このバイアス電圧Vgにより第1のトランジスタ6は、飽和領域で動作する。第1のトランジスタ6のドレイン電流第1の電流I1は、第1の電圧V1=Vg-Vtの2乗に比例する2乗特性となる。ここで、Vtは、第1のトランジスタ6のしきい値電圧であり、第1の電圧V1はオーバードライブ電圧である。第1のトランジスタ6は、第1の負荷回路7と接地との間に接続され、第1の電圧V1の2乗に比例する第1の電流I1を出力する。基準電圧生成回路2は、バイアス電圧Vgを入力して第1の電圧V1の2乗に比例する第1の電流I1を第1の負荷回路7に出力し、第1のトランジスタ6と第1の負荷回路7との接続点11に基準電圧を生成する。2乗信号生成回路3は、第2のトランジスタ12、第2の負荷回路13、キャパシタ14及び抵抗15を有する。第2のトランジスタ12はNMOSである。第2のトランジスタ12のソースは接地され、ドレインには第2の負荷回路13を介して電源電圧Vccが供給される。第2の負荷回路13は、ゲートが第1の負荷回路7のゲートに接続されたPMOSで構成される。第2の負荷回路13のドレインは、第2のトランジスタ12のドレインに接続され、第2の負荷回路13のソースには電源電圧Vccが供給される。第2の負荷回路13は第1の負荷回路7とカレントミラーを構成している。第2のトランジスタ12のゲートには、キャパシタ14を介して高周波の入力電圧Inputが入力される。また、第2のトランジスタ12のゲートは、抵抗15を介して第1のトランジスタ6のゲートに接続され、第1のトランジスタ6と同一のバイアス電圧Vgが供給される。抵抗15は、高周波の入力電圧Inputが第1のトランジスタ6に漏洩しない程度の高い抵抗値を有する。第2のトランジスタ12のゲートには、バイアス電圧Vgに高周波の入力電圧Inputが重畳された電圧が入力される。第2のトランジスタ12は、第2の負荷回路13と接地との間に接続され、高周波の入力電圧Inputを増幅して第1の電圧V1と入力電圧Inputとの合成電圧の2乗に比例する第2の電流I2を出力している。なお、第2のトランジスタ12のしきい値電圧は、第1のトランジスタ6のしきい値電圧Vtと等しいとする。この第2の電流I2には、第1の電圧V1の2乗に比例する成分、入力電圧Inputの2乗に比例する成分、及び第1の電圧V1と入力電圧Inputとの積に比例する成分とが重畳している。この第1の電圧V1の2乗に比例する成分は、基準電圧生成回路2の第1のトランジスタ6の第1の電流I1と等しい。また、入力電圧Inputの2乗に比例する成分には、直流成分として入力電圧Inputの2乗の平均値2乗平均値と、交流成分として入力電圧Inputの高調波とが含まれる。この、入力電圧Inputの2乗平均値を検出することにより、入力信号電力を検出する。2乗信号生成回路3は、バイアス電圧Vgに高周波の入力電圧Inputを重畳した電圧を増幅して、第1の電圧V1と入力電圧Inputとの合成電圧の2乗に比例する第2の電流I2を生成し、第2のトランジスタ12と第2の負荷回路13との接続点2乗信号生成回路の出力端子16に電圧を出力する。この2乗信号生成回路3の出力端子16の電圧は、基準電圧と、高周波の入力電圧Inputを2乗した電圧と、高周波信号と、を含んだ信号になる。この高周波の入力電圧Inputを2乗した電圧は、入力信号電力の瞬時値瞬時電力に比例する。なお、後述するように、第2の電流I2は、第2の負荷回路13と検出回路4とから供給される。検出回路4は、第1のローパスフィルタ17、第1の演算増幅回路18、帰還トランジスタ19を有する。第1のローパスフィルタ17は、2乗信号生成回路3の出力端子16と、接地との間に接続されたキャパシタで構成される。第1のローパスフィルタ17は、2乗信号生成回路3の出力信号から高周波信号を除去して、入力電圧Inputを2乗した電圧の平均値2乗平均値と、基準電圧とからなる平均値を出力する。なお、入力電圧Inputの2乗平均値は、入力信号電力の平均値平均電力に比例する。第1のローパスフィルタ17の出力電圧は、第1の演算増幅回路18の反転入力端子に入力される。第1の演算増幅回路18の非反転入力端子は、第1のトランジスタ6と第1の負荷回路7との接続点11に接続される。第1の演算増幅回路18は、第1のローパスフィルタの出力電圧と基準電圧との誤差を増幅して、制御電圧として出力する。帰還トランジスタ19は、PMOSで構成され、ゲートには第1の演算増幅回路18から制御電圧が入力される。帰還トランジスタ19のソースには電源電圧Vccが供給され、ドレインは2乗信号生成回路3の出力端子16に接続される。帰還トランジスタ19は、第1の演算増幅回路18から出力される制御電圧で制御され、制御電圧に応じたドレイン電流を出力する。帰還トランジスタ19のドレイン電流は、2乗信号生成回路3の出力端子16に帰還電流I3として帰還される。帰還電流I3は、第2のトランジスタ12を流れる第2の電流I2の一部となる。第2のトランジスタ12を流れる第2の電流I2から、検出回路4から帰還される帰還電流I3を差し引いた電流I2-I3は、第2の負荷回路13から供給される。そのため帰還電流I3に応じて、第2の負荷回路13から供給される電流は変化する。また、第2の負荷回路13から供給される電流の変化に応じて、2乗信号生成回路3の出力端子16の電圧は変化する。一方、基準電圧生成回路2により生成される接続点11の基準電圧は一定である。従って、第1の演算増幅回路18に入力される電圧は、第1の演算増幅回路18から出力される制御電圧により変化する。ここで、第1の演算増幅回路18の利得は十分高く設定されている。そのため、帰還電流I3の大きさは制御電圧で制御され、第1の演算増幅回路18の非反転入力端子と反転入力端子とに入力される誤差は減少しほぼゼロになる。第2の負荷回路13は、第1の負荷回路7とカレントミラーを構成している。従って、2乗信号生成回路3の出力端子16と接続点11との誤差がゼロになり、第1及び第2の負荷回路7、13のそれぞれの両端の電圧が等しくなると、流れる電流は等しくなる。第2の負荷回路13を流れる電流I2-I3は、第1の負荷回路7を流れる第1の電流I1と等しくなる。従って、帰還トランジスタ19から帰還される帰還電流I3は、I2-I1となり、入力電圧Inputの2乗平均値、すなわち電力に比例した電流になる。帰還トランジスタ19を流れる帰還電流I3は、入力信号電力に比例する。このように、検出回路4は、制御電圧を制御して第1のローパスフィルタ17の出力電圧と基準電圧との誤差を減少させている。これにより、第2の負荷回路13を流れる電流I2-I3を第1の電流I1と等しくするように制御している。そして、帰還電流I3を入力電圧Inputの2乗平均値に比例させて入力信号電力を検波している。例えば、高周波の入力電圧Inputが電圧振幅Viの単一周波数の正弦波の場合、制御電圧は、高周波の入力電圧Inputの電圧振幅Viに比例する。出力回路5は、第1の出力トランジスタ20、第2の出力トランジスタ21、及びトランジスタ22を有する。出力回路5は、制御電圧に応じた電圧を出力する。第1の出力トランジスタ20はPMOSであり、ゲートは、帰還トランジスタ19のゲートに接続される。第1の出力トランジスタ20のソースには電源電圧Vccが供給され、ゲートには第1の演算増幅回路18から制御電圧が入力される。第1の出力トランジスタ20は、帰還トランジスタ19とカレントミラーを構成している。従って、第1の出力トランジスタ20のドレインには帰還トランジスタ19を流れる帰還電流I3に比例し、入力電圧Inputの2乗平均値、すなわち入力信号電力に比例する電流I4が流れる。第2の出力トランジスタ21はPMOSであり、ゲートは、第1の負荷回路7のドレインに接続されている。第2の出力トランジスタ21のソースには電源電圧Vccが供給される。第2の出力トランジスタ21は、第2の負荷回路13と同様に、第1の負荷回路7とカレントミラーを構成する。従って、第2の出力トランジスタ21のドレインには第1の負荷回路7を流れる第1の電流I1に比例するバイアス電流として電流I5が流れる。トランジスタ22は、NMOSである。トランジスタ22のゲートとドレインとは、第1の出力トランジスタ20のドレインと第2の出力トランジスタ21のドレインとに接続されている。トランジスタ22には、第1及び第2の出力トランジスタ20、21の電流I4、I5の合成電流I4I5が流れる。従って、トランジスタ22には、入力電圧Inputの2乗平均値、すなわち入力信号電力に比例した電圧と、第1の電流I1に比例したバイアス分の電圧との合成電圧が出力される。なお、第2の出力トランジスタの電流I5をバイアス電流として、第1の出力トランジスタ20の電流と合成しているのは、トランジスタ22の出力電圧の小電力時の特性を補償するためである。このように、電力検波回路1は、第1のローパスフィルタ17を介して2乗信号生成回路3の出力電圧と基準電圧生成回路2の出力である基準電圧との誤差を増幅して、入力電圧Inputの2乗平均値を検出し、入力信号電力を検波することができる。また、電力検波回路1においては、検出回路4により入力信号電力に比例する帰還電流I3を2乗信号生成回路3の出力端子16に帰還している。そのため、2乗信号生成回路3と基準電圧生成回路2との誤差が減少しほぼゼロに制御される。2乗信号生成回路3の出力電圧は入力信号電力に依存せず、基準電圧にほぼ等しい一定値になる。上記のとおり、例えば、入力電圧Inputが電圧振幅Viの単一周波数の正弦波の場合、帰還電流I3を生成する帰還トランジスタ19を制御する制御電圧は、入力電圧Inputの電圧振幅Viに比例する。従って、第1の演算増幅回路18の入力電圧及び出力電圧の振幅が制限され、2乗信号生成回路3の動作する入力電圧Inputの最大振幅を大きくとることができる。従って、広いダイナミックレンジを実現することができる。比較例図2は、比較例の電力検波回路の回路図である。図2に表したように、比較例の電力検波回路23は、増幅回路24、25、及び出力回路26で構成される。増幅回路24は、第1のトランジスタ6、バイアス回路8、及び抵抗27を有する。増幅回路24は、図1に表した基準電圧生成回路2の第1の負荷回路7を抵抗27に置き換えた構成である。第1のトランジスタ6及びバイアス回路8については、図1に表した電力検波回路1と同様である。抵抗27は、第1のトランジスタ6の負荷回路であり、電源電圧Vccが供給され、第1のトランジスタ6を流れる第1の電流I1を供給する。抵抗27と第1のトランジスタ6との接続点28には、増幅回路24の出力電圧として、基準電圧が生成される。増幅回路25は、第2のトランジスタ12、キャパシタ14、抵抗15、29を有する。増幅回路25は、図1に表した2乗信号生成回路3の第2の負荷回路13を抵抗29に置き換えた構成である。第2のトランジスタ12、キャパシタ14、抵抗15については、図1に表した2乗信号生成回路3と同様である。抵抗29は、第2のトランジスタ12の負荷回路であり、電源電圧Vccが供給され、第2のトランジスタ12を流れる第2の電流I2を供給する。抵抗29の抵抗値は、抵抗27の抵抗値と等しく設定されている。比較例の電力検波回路23においては、帰還電流I3を制御し帰還する検出回路がないため、高周波の入力電圧Inputを増幅して第2のトランジスタ12を流れる第2の電流I2は、抵抗29から供給される。抵抗29と第2のトランジスタ12との接続点30には、増幅回路25の出力電圧として、入力電圧Inputを増幅した電圧が生成される。接続点30には、基準電圧、入力電圧を2乗した電圧すなわち入力信号電力の瞬時値に比例する電圧、及び高周波信号が重畳した電圧が発生する。出力回路26は、第1のローパスフィルタ17、増幅回路31を有する。第1のローパスフィルタ17は、図1に表した電力検波回路1と同様であり、キャパシタで構成される。第1のローパスフィルタ17は、増幅回路25の出力電圧から高周波信号を除去して、入力電圧の2乗平均値と基準電圧とからなる平均値を取り出す。第1のローパスフィルタ17の出力電圧は、増幅回路31の非反転入力端子に入力される。増幅回路31の反転入力端子には、増幅回路24の出力電圧である基準電圧が入力される。増幅回路31は、利得A倍A>0に設定されている。増幅回路31は、増幅回路24、25の出力電圧の差電圧を利得A倍で増幅して、上記の平均値から入力信号電力を検波し出力信号Outputとして出力する。増幅回路31から出力される出力信号Outputの電圧は、入力電圧Inputの2乗平均値、すなわち電力のA倍になり、入力信号電力に比例する。なお、出力回路26においては、出力信号Outputには、バイアス電圧を加えていないため、入力信号電力がゼロのとき、出力信号Outputの電圧もゼロになる。増幅回路25の出力電圧は、第2の電流I2の大きさに応じて、電源電圧Vccとして0~Vccの範囲で変化する。そのため、増幅回路31の許容入力も0~Vccの範囲が要求される。従って、比較例の電力検波回路23においては、広いダイナミックレンジの入力信号電力を検出することは困難である。これに対して、本実施形態に係る電力検波回路1においては、2乗信号生成回路3の出力電圧は基準電圧とほぼ等しく制御され、入力信号電力により変化しない。また、入力電圧Inputが電圧振幅Viの単一周波数の正弦波の場合、第1の演算増幅回路18から出力される制御電圧は、入力電圧Inputの電圧振幅Viに比例する。そのため、入力信号電力を広いダイナミックレンジで検出することができる。また、2乗信号生成回路3の出力電圧が変化しないため、入力信号電力の変動に対して高速に応答することができる。さらに、CMOSComplementaryMetalOxideSemiconductorトランジスタで構成することができ、CMOSプロセスで集積回路化が可能である。第2の実施形態図3は、第2の実施形態に係る電力検波回路の構成を例示する回路図である。図3に表したように、電力検波回路1aは、基準電圧生成回路2、2乗信号生成回路3、検出回路4、及び出力回路5aを備える。電力検波回路1aは、図1に表した電力検波回路1の出力回路5を出力回路5aに置き換えた構成である。基準電圧生成回路2、2乗信号生成回路3、検出回路4については、図1に表した電力検波回路1と同様である。出力回路5aは、第1の出力トランジスタ20、第2の出力トランジスタ21、第1の変換回路32、第2の変換回路33、及び第2の演算増幅回路34を有する。出力回路5aは、図1に表した出力回路5のトランジスタ22を第1及び第2の変換回路32、33、並びに第2の演算増幅回路34に置き換えた構成である。第1及び第2の出力トランジスタ20、21については、図1に表した第1及び第2の出力トランジスタ20、21と同様である。第1及び第2の変換回路32、33は、それぞれ第1の出力トランジスタ20を流れる電流I4、第2の出力トランジスタ21を流れる電流I5を入力して電流値の対数に比例する電圧に変換してそれぞれ出力する回路である。図3においては、第1及び第2の変換回路32、33として、pnpバイポーラトランジスタを用いている。電力検波回路1aにおいては、第1及び第2の変換回路32、33には、第1のローパスフィルタ17を通過した信号が入力される。そのため、第1及び第2の変換回路32、33を構成するために、高速なバイポーラトランジスタを必要としない。バイポーラトランジスタは、例えば、半導体基板をコレクタとして設けられた基板トランジスタを用いることができる。そのため、CMOSの微細プロセスにより形成された他のトランジスタなどと同一の半導体基板に集積することができ、特殊なプロセスを追加する必要がない。また、第1及び第2の変換回路32、33としては、pn接合ダイオードを用いることもできる。ここでは、第1及び第2の変換回路32、33がバイポーラトランジスタで構成された場合について説明する。第1の変換回路32は、第1の出力トランジスタ20と接地との間に接続される。第1の変換回路32のエミッタは、第1の出力トランジスタ20のドレインに接続され、第1の変換回路32のベースとコレクタとは、接地に接続される。第1の変換回路32には、入力信号電力に比例する第1の出力トランジスタ20の電流I4が流れる。第2の変換回路33は、第2の出力トランジスタ21と接地との間に接続される。第2の変換回路33のエミッタは、第2の出力トランジスタ21のドレインに接続され、第2の変換回路33のベースとコレクタとは、接地に接続される。第2の変換回路33には、第1の電流I1に比例するバイアス電流として第2の出力トランジスタの電流I5が流れる。第1及び第2の変換回路32、33は、それぞれベースとコレクタとが接続された、エミッタベース間のpn接合ダイオードとして用いている。エミッタベース間の電圧は、電流に対して対数特性を有する。そのため、第1及び第2の変換回路32、33のそれぞれのエミッタ電圧は、電流I4、I5を対数変換した電圧になる。第1の変換回路32のエミッタ電圧は、入力信号電力を対数変換した値になる。また、第2の変換回路33のエミッタ電圧は、第1のトランジスタ6を流れる第1の電流I1に比例した電流I5を対数変換した値になる。この電圧は、入力信号電力がゼロのときの出力信号Outputの電圧を、オフセットさせる電圧になる。第2の演算増幅回路34は、第1及び第2の変換回路32、33のそれぞれエミッタ電圧の差電圧を定数倍して出力信号Outputとして出力する。電力検波回路1aにおいては、基準電圧生成回路2、2乗信号生成回路3の出力電圧は入力信号電力により変化しない。また、入力電圧Inputが電圧振幅Viの単一周波数の正弦波の場合、制御電圧は、電圧振幅Viに比例する。さらに、入力信号電力を検出し対数変換して出力することができる。そのため、入力信号電力をさらに広いダイナミックレンジで検出することができる。また、CMOSプロセスで集積化が可能である。さらに、基板トランジスタやpn接合ダイオードを用いて対数変換している。そのため、MOSFETの電流と電圧との指数特性の領域サブスレショルド領域を用いる場合と比較して、ダイナミックレンジを広くすることができる。また、各トランジスタは飽和領域で動作しているため、入力信号電力の急変に対する応答特性を速くすることができる。図4は、図3に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフである。図4においては、横軸に入力電圧Inputの入力信号電力をdBm単位でとり、縦軸に出力信号Outputの電圧を、周囲温度がそれぞれ-25°C、25°C、85°Cの場合について表している。なお、入力電圧Inputは、2GHzの無変調波である。入力電圧Inputの入力信号電力がほぼ-30dBm~10dBmの範囲で、対数変換した出力電圧が得られている。図5は、図3に表した電力検波回路の入力信号電力の変化に対する出力の時間応答特性のシミュレーション結果を表すグラフである。図5においては、横軸に時間をとり、縦軸に出力信号Outputの電圧をとって、時間time=0で、入力電圧Inputを入力した場合の応答を入力電圧Inputの入力信号電力をパラメータとして表している。入力電圧Inputの入力信号電力がそれぞれ5dBm、0dBm、-5dBm、-10dBm、-15dBm、-20dBmの各場合について、出力信号Outputの電圧は、15ms程度で定常値に達している。第3の実施形態図6は、第3の実施形態に係る電力検波回路の構成を例示する回路図である。図6に表したように、電力検波回路1bは、基準電圧生成回路2、2乗信号生成回路3、検出回路4、出力回路5bを備える。電力検波回路1bは、図3に表した電力検波回路1aの出力回路5aを出力回路5bに置き換えた構成である。基準電圧生成回路2、2乗信号生成回路3、検出回路4については、図3に表した電力検波回路1aと同様である。出力回路5bは、第1の出力トランジスタ20、第2の出力トランジスタ21、第1の変換回路32、第1のバイポーラトランジスタ第2の変換回路35、及び第2の演算増幅回路34、第1の抵抗36、第2の抵抗37を有する。出力回路5bは、図3に表した出力回路5aの第2の変換回路33を第1のバイポーラトランジスタ35で構成し、さらに第1及び第2の抵抗36、37を追加した構成である。第1の抵抗36の一端は第2の演算増幅回路34の出力端子に接続され、他端は第1のバイポーラトランジスタ第2の変換回路35のベースに接続される。第2の抵抗37は、第1の抵抗36の他端と接地との間に接続される。第2の抵抗37の一端は第1の抵抗36の他端及び第1のバイポーラトランジスタ第2の変換回路35のベースに接続され、他端は接地に接続される。第1及び第2の抵抗36、37は、直列に接続され、第1及び第2の抵抗36、37の両端に出力電圧が供給されている。また、第2の抵抗36の両端の電圧は、第1のバイポーラトランジスタ第2の変換回路35のベースエミッタ間電圧に等しい。従って、第2の演算増幅回路34の利得は、第1及び第2の抵抗36、37の抵抗値をそれぞれR1、R2として、1R1/R2になる。このように、電力検波回路1bによれば、第2の演算増幅回路34の利得を出力回路5bの第1及び第2の抵抗36、37で設定することができ、1つの演算増幅回路で対数変換と定数倍を実現することができる。これ以外の点については、図3に表した電力検波回路1aと同様であり、入力信号電力を広いダイナミックレンジで検出することができる。また、CMOSトランジスタで構成でき、CMOSプロセスで集積回路化が可能である。第4の実施形態図7は、第4の実施形態に係る電力検波回路の構成を例示する回路図である。図7に表したように、電力検波回路1cは、基準電圧生成回路2、2乗信号生成回路3、検出回路4、及び出力回路5cを備える。電力検波回路1cは、図6に表した電力検波回路1bの出力回路5bを出力回路5cに置き換えた構成である。基準電圧生成回路2、2乗信号生成回路3、検出回路4については、図6に表した電力検波回路1bと同様である。出力回路5cは、第1の出力トランジスタ20、第2の出力トランジスタ21、第1の変換回路32、第1のバイポーラトランジスタ第2の変換回路35、第2の演算増幅回路34、第1及び第2の抵抗36、37、及び第2のローパスフィルタ38を有する。出力回路5cは、図6に表した出力回路5bに第2のローパスフィルタ38を追加した構成である。第1及び第2の出力トランジスタ20、21、第2の演算増幅回路34、第1及び第2の抵抗36、37については、図6に表した出力回路5bと同様である。第2のローパスフィルタ38は、第1の出力トランジスタ20と第1の変換回路32との間に挿入される。第2のローパスフィルタ38は、抵抗39、キャパシタ40を有する。抵抗39は、第1の出力トランジスタ20と第1の変換回路32との間に挿入される。キャパシタ40は、第1の出力トランジスタ20のドレインと接地との間に接続される。対数変換前の入力電圧Inputの2乗平均値、すなわち入力信号電力に比例する第1の出力トランジスタ20の電流I4に対して第2のローパスフィルタ38を通している。そのため、変動する電力に対して平均値を出力することが可能となる。例えば、第1のローパスフィルタ17のカットオフ周波数よりも第2のローパスフィルタ38のカットオフ周波数を低く設定する。また、第2のローパスフィルタ38のカットオフ周波数を、電力変動の周波数に対してフィルタがかかる周波数に設定して電力変動を平均化することで、実効値検波に近い出力が得られる。第5の実施形態図8は、第5の実施形態に係る電力検波回路の構成を例示する回路図である。図8に表したように、電力検波回路1dは、基準電圧生成回路2、2乗信号生成回路3、検出回路4a、出力回路5dを備える。電力検波回路1dは、図6に表した電力検波回路1bの検出回路4、出力回路5bをそれぞれ検出回路4a、出力回路5dに置き換えた構成である。基準電圧生成回路2、2乗信号生成回路3については、図6に表した電力検波回路1bと同様である。検出回路4aは、第1のローパスフィルタ17、第1の演算増幅回路18、帰還トランジスタ19及び第1の電流発生回路41を有する。検出回路4aは、図6に表した検出回路4に第1の電流発生回路41を追加した構成である。第1のローパスフィルタ17、第1の演算増幅回路18、帰還トランジスタ19については、図6に表した検出回路4と同様である。第1の電流発生回路41は、第1の演算増幅回路18の反転入力端子と接地との間に接続され、帰還トランジスタ19を流れる帰還電流I3の一部の電流を吸い込む。出力回路5dは、第1の出力トランジスタ20、第2の出力トランジスタ21、第1の変換回路32、第1のバイポーラトランジスタ第2の変換回路35、第2の演算増幅回路34、第1及び第2の抵抗36、37、第2のローパスフィルタ38、及び第2の電流発生回路42を有する。出力回路5dは、図6に表した出力回路5bに第2の電流発生回路42を追加した構成である。第1及び第2の出力トランジスタ20、21、第1の変換回路32、第1のバイポーラトランジスタ第2の変換回路35、第2の演算増幅回路34、第1及び第2の抵抗36、37については、図6に表した出力回路5bと同様である。第2の電流発生回路42は、第1の出力トランジスタ20のドレインと接地との間に接続され、第1の出力トランジスタ20を流れる第1の出力トランジスタ20の電流の一部の電流を吸い込む。第1及び第2の電流発生回路41、42の電流比N:MN、M>0は、帰還トランジスタ19、第1の出力トランジスタ20の電流比N:Mと等しく設定される。入力電圧Inputの入力信号電力が小さいときは、帰還トランジスタ19及び第1の出力トランジスタ20には帰還電流I3、第1の出力トランジスタ20の電流I4は流れない。そのため、入力信号電力が十分大きくなるまで、帰還トランジスタ19及び第1の出力トランジスタ20はオフの状態に入ってしまい、制御電圧に対する2乗特性が得られない。電力検波回路1dにおいては、第1及び第2の電流発生回路41、42により、帰還トランジスタ19及び第1の出力トランジスタ20から一定の電流を引き抜いている。そのため、入力信号電力が小さい低入力時のバイアスが安定化され、検出可能な入力信号電力を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。第6の実施形態図9は、第6の実施形態に係る電力検波回路の構成を例示する回路図である。図9に表したように、電力検波回路1eは、基準電圧生成回路2、2乗信号生成回路3、検出回路4、出力回路5eを備える。電力検波回路1eは、図6に表した電力検波回路1bの出力回路5bを出力回路5eに置き換えた構成である。基準電圧生成回路2、2乗信号生成回路3、検出回路4については、図6に表した電力検波回路1bと同様である。出力回路5eは、第1の出力トランジスタ20、第2の出力トランジスタ21、第1の変換回路32、第1のバイポーラトランジスタ第2の変換回路35、及び第2の演算増幅回路34、第1の抵抗36、第2の抵抗37、及び第3の抵抗43を有する。出力回路5eは、図6に表した出力回路5bに第3の抵抗43を追加した構成である。これ以外の点については、図6に表した出力回路5bと同様である。第3の抵抗43は、第1の抵抗36の他端と接地との間に、第2の抵抗37と並列に接続される。第3の抵抗43は、可変抵抗であり、抵抗値R3を変化させることにより、第2の演算増幅回路34の利得を変えることができる。また、第3の抵抗43の抵抗値に温度特性を持たせることで、基準電圧生成回路2、2乗信号生成回路3、検出回路4で生じる温度依存特性を補償することができる。これにより、電力検波回路1eの出力信号Outputの出力電圧の温度依存特性をキャンセルすることができる。なお、図9においては、出力回路5eとして、第2の抵抗37と並列に第3の抵抗43を接続して、抵抗値を可変にする構成を例示している。しかし、第1のバイポーラトランジスタ第2の変換回路35のベース電圧が変化すればよく、第1及び第2の抵抗36、37の接続点の分圧比が変化すればよい。従って、第1の抵抗36の抵抗値または第2の抵抗37の抵抗値を変化させてもよい。第6の実施形態の第1の実施例第3の抵抗43は、例えば、図10に表したように構成することができる。図10においては、出力回路5fとして、第3の抵抗43aを用いた電力検波回路1fの構成を例示している。第3の抵抗43aは、トランジスタ44、47、トランジスタ可変抵抗46、抵抗45、第1の電圧発生回路48を有する。トランジスタ44は、PMOSであり、ゲートは、第1の負荷回路7のドレインに接続されている。トランジスタ44のソースには電源電圧Vccが供給される。トランジスタ44は、第2の負荷回路13と同様に、第1の負荷回路7とカレントミラーを構成する。従って、トランジスタ44のドレインには第1の負荷回路7を流れる第1の電流I1に比例した電流がバイアス電流として流れる。抵抗45の一端は、第1及び第2の抵抗36、37の接続点に接続され、他端と接地との間にトランジスタ46が接続される。トランジスタ46はNMOSである。トランジスタ46のゲートは、トランジスタ47のゲートとドレイン、及びトランジスタ44のドレインに接続される。トランジスタ47は、NMOSである。トランジスタ47のソースと接地との間に第1の電圧発生回路48が接続される。第1の電圧発生回路48は、pnpバイポーラトランジスタで構成され、ベースとコレクタとが接地に接続されている。第1の電圧発生回路48のバイポーラトランジスタとしては、例えばコレクタが半導体基板に設けられた基板トランジスタを用いることができる。また、pn接合ダイオードでもよい。トランジスタ46は、可変抵抗として用いられる。トランジスタ46の抵抗値を設定するバイアス電圧は、トランジスタ44、47、第1の電圧発生回路48で発生される。上記のとおり、トランジスタ44からトランジスタ47、第1の電圧発生回路48には、トランジスタ44からバイアス電流が流れている。従って、トランジスタ46のゲートには、第1の電圧発生回路48のベースエミッタ間電圧の温度特性を持った電圧が供給される。これにより、トランジスタ46の抵抗値に温度特性を持たせることができる。また、トランジスタ46のサイズを選ぶことで所望の可変抵抗量が得られ、前段の基準電圧生成回路2、2乗信号生成回路3、検出回路4及び出力回路5fで生じる温度依存性をキャンセルすることができる。図11は、図10に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフである。図11においては、横軸に入力電圧Inputの入力信号電力をdBm単位でとり、縦軸に出力信号Outputの電圧を、周囲温度がそれぞれ-25°C、25°C、85°Cの場合について表している。図4に表した温度補償をしない場合と比較して、周囲温度の変化に対する入出力特性の変化が低減していることがわかる。第1の出力トランジスタ20を流れる電流をI4、第2の出力トランジスタ21を流れる電流をI5とする。また、第1の抵抗36の抵抗値をR1、第2の抵抗37の抵抗値をR2、第3の抵抗43aの抵抗値をR3、抵抗45の抵抗値をR4、トランジスタ46のオン抵抗をRonとする。第3の抵抗43aの抵抗値は、R3=R4Ronとなる。出力信号Outputの電圧は、1式で与えられる。Output=1R1R2R4Ron/R2R4Ron×Vt×lnI4/I5...1ここで、Vtは熱電圧であり、絶対温度に比例する。また、第1の変換回路32及び第1のバイポーラトランジスタ第2の変換回路35の逆方向飽和電流は無視している。従って、熱電圧Vtの温度特性を第1~第3の抵抗36、37、43aの合成抵抗の温度特性で補償することにより、出力信号Outputの温度依存性を抑制することができる。そこで、第1~第3の抵抗36、37、43aの合成抵抗の温度特性が、バイポーラトランジスタで構成した第1の変換回路32と第1のバイポーラトランジスタ第2の変換回路35の温度依存性を打ち消すように、各抵抗値を合わせ込む必要がある。しかし、製造ばらつきなどにより、各抵抗値と第3の抵抗43aのトランジスタ46のオン抵抗Ronとの比率が変化すると、上記の補償効果が低減する。図12は、図10に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフであり、a、b、cは、それぞれ0、-20、20の抵抗変化がある場合を表す。図12においては、横軸に入力電圧Inputの入力信号電力をdBm単位でとり、縦軸に出力信号Outputの電圧を、周囲温度がそれぞれ-25°C、25°C、85°Cの場合について表している。図13は、図12に表した入出力特性の温度25°Cに対する相対誤差を表すグラフであり、a、b、cは、それぞれ0、-20、20の抵抗変化がある場合を表す。図13においては、横軸に入力電圧Inputの入力信号電力をdBm単位でとり、縦軸に出力信号Outputの電圧の周囲温度25°Cに対する相対誤差を周囲温度がそれぞれ-25°C、85°Cの場合についてdB単位で表している。図12a、図13aに表したように、各抵抗値が設計値どおりで抵抗変化が0の場合、入力信号Inputの入力信号電力がほぼ-25dBm~10dBmの範囲で、出力信号Outputの温度特性が補償されている。図12b及び図13bに表したように、各抵抗値が設計値に対して-20変化した場合、出力信号Outputの温度依存性が大きくなっており、温度補償がずれている。また、図12c及び図13cに表したように、各抵抗値が設計値に対して20変化した場合も、出力信号Outputの温度依存性が大きくなっており、温度補償がずれている。製造プロセスなどによるトランジスタ46のオン抵抗Ronのばらつきは、第1及び第2の抵抗36、37、抵抗45のばらつきよりも小さいため、各抵抗値とトランジスタ46のオン抵抗Ronとの比率が設計値からずれ、その結果、温度補償がずれている。図14は、第7の実施形態に係る電力検波回路の構成を例示する回路図である。図14においては、出力回路5hを用いた電力検波回路1iの構成を例示している。基準電圧生成回路2、2乗信号生成回路3及び検出回路4については、図1に表した電力検波回路1と同様である。出力回路5hは、図10に表した電力検波回路1fの出力回路5fの第3の抵抗43aを第3の抵抗43bに置き換えた構成である。なお、基準電圧生成回路2、2乗信号生成回路3及び検出回路4の各構成要素の符号については、記載を省略している。第3の抵抗43bは、トランジスタ44、47、抵抗45、可変抵抗46a、第1の電圧発生回路48を有する。第3の抵抗43bは、図10に表したトランジスタ46を可変抵抗46aに置き換えた構成である。可変抵抗46aは、トランジスタ46に、n段nは自然数の第3の出力トランジスタ55a、、55nと、n段の出力ヒューズ回路56a、、56nと、を追加して構成されている。トランジスタ46及び第3の出力トランジスタ55a、、55nは、NMOSで構成されている。なお、図14においては、第3の出力トランジスタ55a、55nと、出力ヒューズ回路56a、56nと、をそれぞれ2つ図示している。しかし、出力トランジスタ及び出力ヒューズ回路の段数nは、任意数とすることができる。また、各第3の出力トランジスタ55a、、55nのオン抵抗は、2のm乗mは、n以下の自然数で重み付けされた値に設定することができる。トランジスタ46及び第3の出力トランジスタ55a、、55nの各ゲートには、バイアス電圧が入力される。このバイアス電圧は、図10に表した電力検波回路1fにおける出力回路5fと同様に、トランジスタ44、47、第1の電圧発生回路48で発生される。従って、バイアス電圧は、第1の電圧発生回路48のベースエミッタ間電圧の温度特性を持っている。トランジスタ46及び第3の出力トランジスタ55a、、55nの各オン抵抗も、温度特性を持っている。第3の出力トランジスタ55a、、55nは、トランジスタ46と接地Gndとの間に直列に接続されている。出力ヒューズ回路56a、56nは、それぞれ第3の出力トランジスタ55a、55nに並列に接続されている。出力ヒューズ回路56aは、第3の出力トランジスタ55aのドレインとソースとに接続されている。出力ヒューズ回路56nは、第3の出力トランジスタ55nのドレインとソースとに接続されている。図示しない他の第3の出力トランジスタ及び出力ヒューズ回路についても同様である。出力ヒューズ回路56a、、56nをそれぞれ切断することにより、可変抵抗46aのオン抵抗Ronの値を任意に設定することができる。従って、製造ばらつきなどにより、第1~第3の抵抗36、37、43bの各抵抗値と、可変抵抗46aのオン抵抗の値の比が変化した場合でも、可変抵抗46aのオン抵抗の値を調整して、製造ばらつきの影響を排除して温度特性を補償することができる。次に、出力ヒューズ回路及び第3の出力トランジスタがそれぞれ2段の場合を例にして、可変抵抗のオン抵抗の値の設定方法について説明する。図15は、第7の実施形態に係る電力検波回路の構成を例示する他の回路図である。図15に表したように、電力検波回路1jは、図14に表した電力検波回路1iの出力回路5hの第3の抵抗43bを第3の抵抗43cに置き換えた出力回路5iを用いている。なお、基準電圧生成回路2、2乗信号生成回路3及び検出回路4の各構成要素の符号については、記載を省略している。第3の抵抗43cは、図14に表した第3の抵抗43bの可変抵抗46aを可変抵抗46bに置き換えた構成である。可変抵抗46bは、トランジスタ46に、2段の第3の出力トランジスタ55a、55bと、2段の出力ヒューズ回路56a、56bと、を追加して構成されている。トランジスタ46及び第3の出力トランジスタ55a、55bは、NMOSで構成されている。トランジスタ46及び第3の出力トランジスタ55a、55bの各ゲートには、上記の温度特性を持ったバイアス電圧が入力される。可変抵抗46bのオン抵抗Ronも、温度特性を持っている。第3の出力トランジスタ55a、55bは、トランジスタ46と接地Gndとの間に直列に接続されている。出力ヒューズ回路56a、56bは、それぞれ第3の出力トランジスタ55a、56bに並列に接続されている。出力ヒューズ回路56aは、第3の出力トランジスタ55aのドレインとソースとに接続されている。出力ヒューズ回路56bは、第3の出力トランジスタ55bのドレインとソースとに接続されている。出力ヒューズ回路56a、56bをそれぞれ切断することにより、可変抵抗46bのオン抵抗Ronの値を調整することができる。図16は、図15に表した電力検波回路の出力ヒューズ回路切断値とオン抵抗との関係を例示する模式図であり、a、bはそれぞれ表形式、線図形式で表している。図16a、bにおいては、可変抵抗46bのオン抵抗Ronの設計値が8kΩ、製造プロセスなどによるばらつきが±20の範囲6.4kΩ~9.4kΩの場合の数値例である。トランジスタ46、第3の出力トランジスタ55a、55bの各オン抵抗は、それぞれ6.8kΩ、1.6kΩ、0.8kΩである。また、出力ヒューズ回路56a、56bを切断した状態を’1’、切断しない状態を’0’でそれぞれ表している。設計値を中心に、4段階でオン抵抗Ronの値を変化させることができる。製造プロセスなどにより値がばらつく第1の抵抗36の抵抗値を測定して、設計値からの変化量を算出し、変化量に合わせた最適なオン抵抗の値となるように出力ヒューズ回路56a、56bを切断する。なお、製造プロセスのばらつきの測定用の抵抗を別途設けて、その抵抗値を測定してもよい。出力ヒューズ回路56a、56bが2段の場合について説明したが、同様にn段nは自然数の場合についても、出力ヒューズ回路を切断することにより、最適なオン抵抗の値とすることができる。このように、電力検波回路1i、1jによれば、製造ばらつきなどにより、第1~第3の抵抗36、37、43b、43cの各抵抗値と可変抵抗46a、46bのオン抵抗の値の比が変化した場合でも、可変抵抗46a、46bのオン抵抗の値を最適値に調整することができる。そのため、製造ばらつきの影響を排除して温度特性を補償することができる。なお、電力検波回路1i、1jにおいても、基準電圧生成回路2、2乗信号生成回路3、検出回路4などの構成は、上記の電力検波回路と同様であり、入力信号を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。図17は、第7の実施形態に係る電力検波回路の構成を例示する他の回路図である。図17に表したように、電力検波回路1kは、図14に表した電力検波回路1iの出力回路5hの第3の抵抗43bを第3の抵抗43dに置き換えた出力回路5jを用いている。なお、基準電圧生成回路2、2乗信号生成回路3及び検出回路4の各構成要素の符号については、記載を省略している。第3の抵抗43dは、図14に表した第3の抵抗43bの可変抵抗46aを可変抵抗46cに置き換えた構成である。可変抵抗46cは、トランジスタ46に、n段nは自然数の第3の出力トランジスタ55a、、55nと、n段の出力ヒューズ回路56a、、56nと、を追加して構成されている。トランジスタ46及び第3の出力トランジスタ55a、、55nは、NMOSで構成されている。なお、図17においては、第3の出力トランジスタ55a、55b、55nと、出力ヒューズ回路56a、56b、56nと、をそれぞれ3つ図示している。しかし、第3の出力トランジスタ及び出力ヒューズ回路の段数nは、任意数とすることができる。また、各第3の出力トランジスタ55a、、55nのオン抵抗は、2のm乗mは、n以下の自然数で重み付けされた値に設定することができる。トランジスタ46及び第3の出力トランジスタ55a、、55nの各ゲートには、上記の温度特性を持ったバイアス電圧が入力される。可変抵抗46cのオン抵抗Ronも、温度特性を持っている。各出力トランジスタ55a、、55nと各出力ヒューズ回路56a、、56nとは、トランジスタ46のドレインとソースとの間に、それぞれ直列に接続されている。第3の出力トランジスタ55aと出力ヒューズ回路56aとは、トランジスタ46のドレインとソースとの間に直列に接続されている。第3の出力トランジスタ55bと出力ヒューズ回路56bとは、トランジスタ46のドレインとソースとの間に直列に接続されている。第3の出力トランジスタ55nと出力ヒューズ回路56nとは、トランジスタ46のドレインとソースとの間に直列に接続されている。図示しない他の第3の出力トランジスタ及び出力ヒューズ回路についても同様である。出力ヒューズ回路56a、、56nをそれぞれ切断することにより、可変抵抗46cのオン抵抗の値を調整することができる。従って、電力検波回路1kによれば、製造ばらつきなどにより、第1~第3の抵抗36、37、43dの各抵抗値の比が変化した場合でも、可変抵抗46cのオン抵抗の値を最適値に調整することができる。そのため、製造ばらつきの影響を排除して温度特性を補償することができる。また、電力検波回路1kにおいては、各第3の出力トランジスタ55a、、55nは、各出力ヒューズ回路56a、、56nを介してトランジスタ46にそれぞれ並列に接続されている。そのため、出力ヒューズ回路56a、、56nの抵抗が、例えば製造ばらつきなどにより変化した場合でも、図14に表した電力検波回路1iと比較して、可変抵抗46cのオン抵抗Ronへの影響が小さい。従って、より正確に可変抵抗のオン抵抗の調整をすることができる。なお、電力検波回路1kにおいても、基準電圧生成回路2、2乗信号生成回路3、検出回路4については、上記の電力検波回路と同様であり、入力信号を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。図18は、第7の実施形態に係る電力検波回路の構成を例示する他の回路図である。図18に表したように、電力検波回路1lにおいては、図17に表した電力検波回路1kの各第3の出力トランジスタ55a、、55nをローサイド側、各出力ヒューズ回路56a、、56nをハイサイド側に、それぞれ置き換えた構成である。その他の構成については、図17に表した電力検波回路1kと同様である。なお、基準電圧生成回路2、2乗信号生成回路3及び検出回路4の各構成要素の符号については、記載を省略している。電力検波回路1lにおいても、出力回路5kの第3の抵抗43e、第1及び第2の抵抗36、37の各抵抗値と可変抵抗46dのオン抵抗の値の比が変化した場合でも、可変抵抗46dのオン抵抗の値を最適値に調整することができる。そのため、製造ばらつきの影響を排除して温度特性を補償することができる。また、電力検波回路1lにおいても、基準電圧生成回路2、2乗信号生成回路3、検出回路4については、上記の電力検波回路と同様であり、入力信号を広い棚ミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。第8の実施形態図19は、第8の実施形態に係る電力検波回路の構成を例示する回路図である。図19に表したように、電力検波回路1gは、基準電圧生成回路2、2乗信号生成回路3、検出回路4a、出力回路5gを備える。電力検波回路1gは、図10に表した電力検波回路1fの検出回路4、出力回路5fをそれぞれ検出回路4a、出力回路5gに置き換えた構成である。基準電圧生成回路2、2乗信号生成回路3については、図10に表した電力検波回路1fと同様である。検出回路4aは、図8に表した電力検波回路1dの検出回路4aと同様であり、図10に表した電力検波回路1fの検出回路4に第1の電流発生回路41を追加した構成である。出力回路5gは、図10に表した出力回路5fに第2のローパスフィルタ38、第2の電流発生回路42を追加した構成である。図7において説明したように、対数変換前の入力電圧Inputの2乗平均値、すなわち入力信号電力に比例する第1の出力トランジスタ20の電流I4に対して第2のローパスフィルタ38を通すことにより、変動する電力に対して平均値を出力することが可能となる。また、第2のローパスフィルタ38のカットオフ周波数を、電力変動の周波数に対してフィルタがかかる周波数に設定して電力変動を平均化することで、実効値検波に近い出力が得られる。また、図8において説明したように、第1及び第2の電流発生回路41、42を追加することにより、帰還トランジスタ19及び第1の出力トランジスタ20から一定の電流を引き抜いている。そのため、入力信号電力が小さい低入力時のバイアスが安定化され、検出可能な入力信号電力を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。また、図10、図11において説明したように、第3の抵抗43aを有することにより、トランジスタ46の抵抗値に温度特性を持たせることができる。また、トランジスタ46のサイズを選ぶことで所望の可変抵抗量が得られ、前段の基準電圧生成回路2、2乗信号生成回路3、検出回路4で生じる温度依存性をキャンセルすることが可能である。なお、図12に表した電力検波回路1gにおいては、図10に表した第3の抵抗43aを出力回路5gに用いている。しかし、図14、図15、図17、図18に表した第3の抵抗43b、43c、43c、43dを用いて、さらに製造ばらつきの影響を排除することもできる。再度図1に戻ると、電力検波回路1においては、素子パラメータが理想的な値であれば、入力電圧Inputの入力信号電力がほぼゼロまで最小感度がとれる構成である。しかし、素子パラメータには微妙な差が生じる。第1及び第2のトランジスタ6、12におけるパラメータの相違は、全体に対する影響が大きい。例えば、素子パラメータの相違によりオフセットがあると、第1のトランジスタ6を流れる第1の電流I1と、第2のトランジスタ12を流れる第2の電流I2とは、無信号時にI1=I2とならない。第2の電流I2>第1の電流I1の場合、無信号時に帰還トランジスタ19に帰還電流I3が流れ、出力信号Outputに電圧が出力される。逆に、第2の電流I2<第1の電流I1の場合、入力信号電力があるレベルに達するまで、帰還トランジスタ19に帰還電流I3が流れず、出力信号Outputの電圧は、あるレベルに達するまでゼロのままになる。図20は、図1に表した電力検波回路の入出力特性を模式的に表すグラフである。図20においては、横軸に入力電圧Inputの入力信号電力をdBm単位でとり、縦軸に出力信号Outputの電圧を表している。なお、無信号時の第1及び第2の電流I1、I2の大小関係をパラメータとして出力信号Outputの電圧を表している。出力信号Outputの電圧は、入力信号電力が小さい低入力時に、無信号時の第1及び第2の電流I1、I2に相違があると直線性が悪化する。そのため、最小感度minは、かなり高い入力レベルにとどまり検波可能な範囲であるダイナミックレンジが狭くなる。第9の実施形態図21は、第9の実施形態に係る電力検波回路の構成を例示する回路図である。図21に表したように、電力検波回路1hは、基準電圧生成回路2a、2乗信号生成回路3a、検出回路4b、出力回路5aを備える。出力回路5aは、図3に表した電力検波回路1aの出力回路5aと同様である。電力検波回路1hは、オフセットをキャンセルする状態と、検波動作をする状態とを有する。後述するように、例えば、クロック信号で制御され、第1の期間はオフセットをキャンセルし、第2の期間は検波動作をする。また、検波動作時は、入力電圧Inputの入力信号電力を対数変換して出力する。基準電圧生成回路2aは、第1のトランジスタ6、第1の負荷回路7、バイアス回路8、第1のスイッチS1、第3の演算増幅回路49、第1のキャパシタ50を有する。基準電圧生成回路2aは、図1に表した基準電圧生成回路2に、第1のスイッチS1、第3の演算増幅回路49、第1のキャパシタ50を追加した構成である。第1のトランジスタ6、第1の負荷回路7、バイアス回路8については、図1と同様である。第1のスイッチS1の一端は、2乗信号生成回路3aの出力端子16に接続され、他端は、第3の演算増幅回路49の非反転入力端子に接続される。また、第1のキャパシタ50の一端は、第3の演算増幅回路49の非反転入力端子に接続され、他端には電源電圧Vccが供給される。第3の演算増幅回路49の反転入力端子は、第1のトランジスタ6と第1の負荷回路7との接続点11に接続される。第3の演算増幅回路49の出力端子は、接続点11に接続される。なお、図21においては、第1のキャパシタ50の他端には電源電圧Vccが供給されている。しかし、第1のキャパシタ50は、第3の演算増幅回路49の非反転入力端子に入力される2乗信号生成回路3aの第2のトランジスタ12の電圧を保持できればよく、他端は接地に接続してもよい。第1のスイッチS1は、第1の期間はオンし、第2の期間はオフする。2乗信号生成回路3aは、第2のトランジスタ12、第2の負荷回路13、キャパシタ14、抵抗15、51、第2のスイッチS2を有する。2乗信号生成回路3aは、図1に表した2乗信号生成回路3に、第2のスイッチS2及び抵抗51を追加した構成である。第2のスイッチS2は、キャパシタ14と第1のトランジスタ12との間に接続され、第1の期間はオフし、第2の期間はオンする。抵抗51は、2乗信号生成回路3aの入力インピーダンスを規定している。また、抵抗51は、第2のスイッチS2のオフ時におけるキャパシタ14の電位を規定している。検出回路4bは、第1のローパスフィルタ17、第1の演算増幅回路18、帰還トランジスタ19、第3のスイッチS4、及び第4のスイッチS4を有する。検出回路4bは、図1に表した検出回路4に第3及び第4のスイッチS3、S4を追加した構成である。第1のローパスフィルタ17、第1の演算増幅回路18、帰還トランジスタ19については、図1と同様である。第3のスイッチS3の一端は、2乗信号生成回路3aの出力端子16及び帰還トランジスタ19のドレインに接続され、他端は第1の演算増幅回路18の反転入力端子及び第1のローパスフィルタ17に接続される。第3のスイッチS3は、第1の期間はオフし、第2の期間はオンする。第4のスイッチS4は、帰還トランジスタ19のゲートを接地または第1の演算増幅回路18の出力端子18oに接続する。第4のスイッチS4は、第1の期間は、帰還トランジスタ19のゲートを接地に接続し、第2の期間は帰還トランジスタ19のゲートを第1の演算増幅回路18の出力端子18oに接続する。第1~第4のスイッチS1~S4は、例えばクロックCLKに同期して切り替わるように制御される。図22は、図21に表した電力検波回路の各スイッチの状態のタイミングチャートであり、aはクロックCLK、bは第1のスイッチS1、cは第2のスイッチS2、dは第3のスイッチS3、eは第4のスイッチS4の各状態を表す。なお、第4のスイッチS4については、第1の期間に帰還トランジスタ19のゲートを接地に接続して帰還トランジスタの帰還電流I3が流れない状態をオフとする。また、第2の期間に帰還トランジスタ19のゲートを第1の演算増幅回路18の出力端子18oに接続して帰還電流I3の制御可能な状態をオンとしている。図22aに表したように、クロックCLKがHの期間t1はオフセットをキャンセルする第1の期間であり、クロックCLKがLの期間t2は検波動作する第2の期間である。オフセットをキャンセルする第1の期間は、検波動作をする第2の期間に対して短時間でよく、検波動作への影響が小さいようにできるだけ短い期間に設定することが望ましい。例えばクロックCLKをデューティ比1/16のパルスとすることで、全時間の1/16だけオフセットをキャンセルする第1の期間に使われる。図22bに表したように、第1のスイッチS1は、第1の期間はオンになり、第2の期間はオフになる。また、図22c~eに表したように、第2~第4のスイッチS2~S4は、第1の期間はオフになり、第2の期間はオンになる。図23は、図21に表した電力検波回路のオフセットキャンセル時の回路図である。図23においては、電力検波回路1hの第1の期間のときの第1~第4のスイッチS1~S4の各状態を表している。なお、第1~第4のスイッチS1~S4以外の各要素の符号については、記載を省略している。第1のスイッチS1はオンになり、第1のスイッチS1を介して2乗信号生成回路3aの出力電圧は第3の演算増幅回路49の非反転入力端子に入力される。基準電圧生成回路2aの出力である基準電圧は、第3の演算増幅回路49の反転入力端子に入力される。第3の演算増幅回路49は、基準電圧生成回路2aの出力である基準電圧と2乗信号生成回路3aの出力電圧との差電圧を増幅する。第3の演算増幅回路49の補正電流I1aは、基準電圧生成回路2aの第1のトランジスタ6に帰還される。第1のトランジスタ6には、第1の電流I1と第3の演算増幅回路49の補正電流I1aが流れる。第2のスイッチS2はオフであり、2乗信号生成回路3aには、入力電圧Inputは入力されない。また、第3のスイッチS3はオフであり、第1の演算増幅回路18の非反転入力端子に2乗信号生成回路3aの出力は入力されない。さらに、第4のスイッチS4はオフであり、帰還トランジスタ19のゲートには電源電圧Vccが入力され、帰還トランジスタ19はオフしている。帰還トランジスタ19は遮断され帰還電流I3は流れない。検出回路4bから2乗信号生成回路3aの第2のトランジスタ12に、帰還電流I3は帰還されない。また、第2のスイッチS2はオフしているため、第2のトランジスタ12に入力電圧Inputは入力されない。従って、第1のトランジスタ6と第2のトランジスタ12との素子パラメータが同一であれば第1の電流I1と第2の電流I2とは等しくなる。しかし、素子パラメータの相違により、第1の電流I1と第2の電流I2とは等しくならない。第3の演算増幅回路49は、基準電圧生成回路2aの第1のトランジスタ6に補正電流I1aを流して、基準電圧生成回路2aの基準電圧と2乗信号生成回路3aの出力電圧とのオフセット電圧をゼロに補償する。また、2乗信号生成回路3aの第2のトランジスタ12の出力は、第1のキャパシタ50に保持され第1のスイッチS1がオフする第2の期間においても、オフセット電圧はキャンセルされる。図24は、図21に表した電力検波回路の検波動作時の回路図である。図24においては、電力検波回路1hの第2の期間のときの第1~第4のスイッチS1~S4の各状態を表している。なお、第1~第4のスイッチS1~S4以外の各要素の符号については、記載を省略している。第1のスイッチS1はオフになり、第3の演算増幅回路49の非反転入力端子には2乗信号生成回路3aの出力は入力されない。しかし、上記のとおり、2乗信号生成回路3aの第2のトランジスタ12の出力は、第1のキャパシタ50に保持される。そのため、第2の期間においても、第3の演算増幅回路49の補正電流I1aは基準電圧生成回路2aの第1のトランジスタ6に帰還され、オフセット電圧はキャンセルされる。第2のスイッチS2はオンし、入力電圧Inputは2乗信号生成回路3aに入力される。第3のスイッチS3はオンし、2乗信号生成回路3aの出力電圧は第1の演算増幅回路18の反転入力端子に入力される。第4のスイッチS4はオンし、帰還トランジスタ19のゲートには、第1の演算増幅回路18から制御電圧が入力され、検出回路4bから2乗信号生成回路3aへ帰還電流I3が帰還される。従って、第2の期間は、図24に表したように電力検波回路1hは、図1に表した電力検波回路1と等価になる。図25は、図21に表した電力検波回路の入出力特性を模式的に表すグラフである。図25においては、横軸に入力電圧Inputの入力信号電力をdBm単位でとり、縦軸に出力信号Outputの電圧を表している。なお、無信号時の第1及び第2の電流I1、I2の大小関係をパラメータとして出力信号Outputの電圧を表している。オフセット電圧がキャンセルされているため、入力信号電力が小さい低入力時まで、出力信号Outputの電圧の直線性を有する範囲が広がっている。最小感度minは、図20に表したオフセット電圧を補償しない場合と比較して低い入力レベルに低下し検波可能な範囲であるダイナミックレンジが広くなっている。なお、図22においては、オフセットをキャンセルする第1の期間は、検波動作をする第2の期間に対して短時間でよく、検波動作への影響が小さいようにできるだけ短い期間に設定している。しかし、オフセットをキャンセルする第1の期間が、検波動作をする第2の期間に対して長くなるように設定することで、消費電流を大きく低減することができる。電力を検出する連続応答性が問われない場合に設定できる。図26は、図21に表した電力検波回路の各スイッチの他のタイミングチャートであり、aはクロックCLK、bは第1のスイッチS1、cは第2のスイッチS2、dは第3のスイッチS3、eは第4のスイッチS4の各状態を表す。図26aに表したように、クロックCLKがHの期間t1を、クロックCLKがLの期間t2よりも長くしている。第1の期間のオフセットをキャンセルする期間は、電力検波回路1hの消費電力は、検波動作をしている第2の期間の場合よりも小さい。従って、クロックCLKがHの期間t1をクロックCLKがLの期間t2よりも長く設定することにより、電力検波回路1hの消費電力を低減することができる。第10の実施形態また、他の構成によっても、オフセットをキャンセルすることができる。図27は、第10の実施形態に係る電力検波回路の構成を例示する回路図である。図27に表したように、電力検波回路1mは、基準電圧生成回路2b、2乗信号生成回路3b、検出回路4、出力回路5aを備える。出力回路5aは、図3に表した電力検波回路1aの出力回路5aと同様である。基準電圧生成回路2bは、第1のトランジスタ6、第1の負荷回路7、バイアス回路8、n段nは、自然数の第1のオフセット電流発生回路52a、52b、、52n、n段の入力ヒューズ回路53a、53b、、53nを有する。すなわち、基準電圧生成回路2bは、図1に表した基準電圧生成回路2に、第1のオフセット電流発生回路52a、52b、、52nと入力ヒューズ回路53a、53b、、53nとを追加した構成である。各第1のオフセット電流発生回路52a、52b、、52nと各入力ヒューズ回路53a、53b、、53nとは、第1のトランジスタ6のドレインにそれぞれ直列に接続されている。第1のオフセット電流発生回路52aと入力ヒューズ回路53aとは、第1のトランジスタ6のドレインに直列に接続されている。第1のオフセット電流派生回路52bと入力ヒューズ回路53bとは、第1のトランジスタ6のドレインに直列に接続されている。第1のオフセット電流発生回路52nと入力ヒューズ回路53nとは、第1のトランジスタ6のドレインに直列に接続されている。図示しない他の第1のオフセット電流発生回路及び入力ヒューズ回路についても同様である。各第1のオフセット電流発生回路52a、52b、、52nは、各入力ヒューズ回路53a、53b、、53nを介して、第1のトランジスタ6のドレインにそれぞれオフセット電流Iofs/20、Iofs/21、、Iofs/2n-1を供給する。ここで、電流Iofsの値は、第1及び第2のトランジスタ6、12のオフセット電流として想定される最大値に設定する。第1のオフセット電流発生回路52a、52b、、52nから第1のトランジスタ6のドレインに供給される電流は、入力ヒューズ回路53a、53b、、53nを切断することにより0~2Iofsの範囲内で任意に設定することができる。なお、入力ヒューズ回路53a、53b、、53nの切断前は、ほぼ2Iofsの最大電流が流れ、全て切断した場合、電流の値は0になる。2乗信号生成回路3bは、第2のトランジスタ12、第2の負荷回路13、キャパシタ14、抵抗15及び第2のオフセット電流発生回路54を有する。すなわち、2乗信号生成回路3bは、図1に表した2乗信号生成回路3に第2のオフセット電流発生回路54を追加した構成である。第2のオフセット電流発生回路54は、第2のトランジスタ12のドレインに接続されている。第2のオフセット電流発生回路54は、電源電圧Vccを供給され、第2のトランジスタ12のドレインにオフセット電流Iofsを供給する。第1のトランジスタ6のドレインに0~2Iofsの調整可能な電流が供給され、第2のトランジスタ12のドレインにIofsの電流が供給される。入力ヒューズ回路53a、53b、53nの切断前においては、第1のトランジスタ6のドレインに供給されるオフセット電流の方がIofsだけ大きい。また、例えば、製造ばらつきなどにより素子パラメータが相違すると、無信号時の第1及び第2のトランジスタ6、12の電流にオフセットが生じる。入力ヒューズ回路53a、53b、、53nの切断前においては、無信号時の出力信号Outputの電圧は、上記の電流Iofsに第1及び第2のトランジスタ6、12のオフセット分が加算された値に対応する。従って、出力信号Outputの電圧の測定値から製造ばらつきなどによるオフセットを補償するために必要なオフセット電流Ioffsetを求めることができる。そして、対応する入力ヒューズ回路を切断することによりオフセットを補償して、製造ばらつきなどの影響を低減することができる。図28は、図27に表した電力検波回路のオフセット電流と出力電圧との関係を表すグラフである。図28においては、入力ヒューズ回路53a、53b、、53nの切断前における、オフセット電流Ioffsetに対する出力信号Outputの電圧の依存性を表している。横軸に、例えば製造ばらつきなどによる第1及び第2のトランジスタ6、12のオフセットを補償するために必要なオフセット電流Ioffsetをとり、縦軸に無信号時の出力信号Outputの電圧の2乗をとっている。なお、横軸のオフセット電流Ioffsetは、第2のトランジスタ12の電流が、第1のトランジスタ6の電流よりも大きい場合を正としている。例えば、無信号時の出力信号Outputの電圧の測定値が0Vの場合、オフセット電流Ioffset=-Iofs例えば、-4.2μAとなる。この場合は、入力ヒューズ回路53a、53b、、53nは切断する必要がない。測定値が、正方向に高くなるのにともない、オフセット電流Ioffsetが大きくなる。必要なオフセット電流Ioffsetに対応して、入力ヒューズ回路53a、53b、、53nが、切断されることになる。このように、電力検波回路1mによれば、製造ばらつきなどの影響によるオフセットがキャンセルされているため、入力信号が小さい低入力時まで、出力信号Outputの電圧の直線性を有する範囲を広げることができる。従って、検出可能な入力信号を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答が改善される。図29は、第10の実施形態に係る電力検波回路の他の構成を例示する回路図である。図29に表したように、電力検波回路1nは、基準電圧生成回路2c、2乗信号生成回路3c、検出回路4、出力回路5aを備える。出力回路5aは、図3に表した電力検波回路1aの出力回路5aと同様である。基準電圧生成回路2cは、第1のトランジスタ6、第1の負荷回路7、バイアス回路8、第1のオフセット電流発生回路52を有する。すなわち、基準電圧生成回路2cは、図1に表した基準電圧生成回路2に、第1のオフセット電流発生回路52を追加した構成である。第1のオフセット電流発生回路52は、第1のトランジスタ6のドレインと接地Gndとの間に接続されている。第1のオフセット電流発生回路52は、第1のトランジスタ6のドレインからオフセット電流Iofsを抜き取る。2乗信号生成回路3cは、第2のトランジスタ12、第2の負荷回路13、キャパシタ14、抵抗15、n段nは、自然数の第2のオフセット電流発生回路54a、54b、、54n、n段の入力ヒューズ回路53a、53b、、53nを有する。すなわち、2乗信号生成回路3cは、図1に表した2乗信号生成回路3に、第2のオフセット電流発生回路54a、54b、、54nと入力ヒューズ回路53a、53b、、53nとを追加した構成である。各第2のオフセット電流発生回路54a、54b、、54nと各入力ヒューズ回路53a、53b、、53nとは、第2のトランジスタ12のドレインにそれぞれ直列に接続されている。第2のオフセット電流発生回路54aと入力ヒューズ回路53aとは、第2のトランジスタ12のドレインに直列に接続されている。第2のオフセット電流発生回路54bと入力ヒューズ回路53bとは、第2のトランジスタ12のドレインに直列に接続されている。第2のオフセット電流発生回路54nと入力ヒューズ回路53nとは、第2のトランジスタ12のドレインに直列に接続されている。図示しない他の第2のオフセット電流発生回路及び入力ヒューズ回路についても同様である。各第2のオフセット電流発生回路54a、54b、、54nは、各入力ヒューズ回路53a、53b、、53nを介して、第2のトランジスタ12のドレインからそれぞれオフセット電流Iofs/20、Iofs/21、、Iofs/2n-1を抜き取る。ここで、電流Iofsの値は、第1及び第2のトランジスタ6、12のオフセット電流として想定される最大値に設定する。第2のオフセット電流発生回路54a、54b、、54nが第2のトランジスタ12のドレインから抜き取る電流は、入力ヒューズ回路53a、53b、、53nを切断することにより0~2Iofsの範囲内で任意に設定することができる。なお、入力ヒューズ回路53a、53b、、53nの切断前は、ほぼ2Iofsの最大電流が流れ、全て切断した場合は、電流の値は0になる。図28において説明したように、無信号時の出力信号Outputの電圧の測定値から製造ばらつきなどによるオフセットを補償するために必要なオフセット電流Ioffsetを求める。そして。対応する入力ヒューズ回路53a、53b、、53nを切断することによりオフセットを補償して、製造ばらつきなどの影響を低減することができる。このように、電力検波回路1nによれば、製造ばらつきなどの影響によるオフセットがキャンセルされているため、入力信号が小さい低入力時まで、出力信号Outputの電圧の直線性を有する範囲を広げることができる。従って、検出可能な入力信号を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答が改善される。図30は、第10の実施形態に係る電力検波回路の他の構成を例示する回路図である。図30に表したように、電力検波回路1oは、図27に表した電力検波回路1mの出力回路5aを出力回路5bに置き換えた構成である。出力回路5bは、出力回路5aにオフセット測定用端子Ofsoutを追加して構成されている。オフセット測定用端子Ofsoutは、第1の出力トランジスタ20と第1の変換回路32との接続点に接続されている。例えば、図30に表したように、第1及び第2の変換回路32、33を、pnpバイポーラトランジスタで構成した場合、製造ばらつきなどにより、第1及び第2の変換回路32、33の出力値にオフセットが生じる可能性がある。また、素子の製造ばらつきなどにより第2の演算増幅回路34にオフセットが生じる可能性がある。従って、無信号時の出力信号Outputの電圧を測定した場合、オフセット電流の測定に誤差が生じる可能性がある。そこで、出力回路5bにおいては、第1のトランジスタ20と第1の変換回路32との接続点に接続されたオフセット測定用端子Ofsoutを設けている。第1の変換回路32で電圧に変換する前の第1のトランジスタのドレイン電流I4を測定することができ、より高精度でオフセット電流を検出することができる。例えば、第1の変換回路32としてpnpバイポーラトランジスタを用いた場合は、そのエミッタ端子にパッドを接続することにより、オフセット測定用端子Ofsoutとして用いることができる。図31は、第10の実施形態に係る電力検波回路の他の構成を例示する回路図である。図31に表したように、電力検波回路1pは、図29に表した電力検波回路1nの出力回路5aを、図30に表した出力回路5bに置き換えた構成である。電力検波回路1pにおいても、オフセット測定用端子Ofsoutを設けたことにより、図30と同様に、より高精度でオフセット電流を検出することができる。次に、入力ヒューズ回路及び第1のオフセット電流発生回路がそれぞれ4段の場合を例にして、オフセット電流の設定方法について説明する。図32は、第10の実施形態に係る電力検波回路の他の構成を例示する回路図である。図32に表したように、電力検波回路1qは、図27に表した電力検波回路1mの基準電圧生成回路2bを基準電圧生成回路2dに置き換えた構成である。基準電圧生成回路2dにおいては、各第1のオフセット電流発生回路52a、52b、52c、52nは、各入力ヒューズ回路53a、53b、53c、53nを介して、第1のトランジスタ6のドレインにそれぞれオフセット電流Iofs/20、Iofs/21、Iofs/22、Iofs/23を供給する。ここで、電流Iofsの値は、第1及び第2のトランジスタ6、12のオフセット電流として想定される最大値に設定する。例えば、Iofs=5μAの場合、各第1のオフセット電流発生回路52a、52b、52c、52dが生成するオフセット電流は、それぞれ、5μA、2.5μA、1.25μA、0.625μAである。第1のオフセット電流発生回路52a、52b、、52nから第1のトランジスタ6のドレインに供給される電流は、入力ヒューズ回路53a、53b、、53nを切断することにより0~2Iofsの範囲内で16段階に設定することができる。なお、入力ヒューズ回路53a、53b、、53nの切断前は、ほぼ2Iofsの最大電流が流れ、全て切断した場合、電流の値は0になる。無信号時におけるOfsoutと接地Gndとの間の電流を測定することにより、製造ばらつきなどによるオフセットを補償するために必要なオフセット電流Ioffsetを求めることができる。図33は、図32に表した電力検波回路の測定電流値と入力ヒューズ回路切断値との関係を表す模式図である。図33においては、電流Iofs=5μAに設定して、製造ばらつきなどによるオフセットを補償するために必要なオフセット電流Ioffsetと、オフセット測定値、入力ヒューズ回路の切断値を表形式で表している。なお、第1のトランジスタ6と第1の出力トランジスタ20との電流比が1/2になっているため、測定電流の値は、オフセット電流Ioffsetの1/2に比例する。また、入力ヒューズ回路の切断値は、’1’で切断を表し、’0’で切断しないことを表す。電流Iofs=5μAに設定しているため、オフセット電流Ioffset=-5μA~5μAの範囲内でオフセットを補償することができる。例えば、測定電流値が0μAの場合、オフセット電流Ioffset=-5μAとなり、入力ヒューズ回路53a、53b、53c、53dは切断しないことになる。また、測定電流値が2.5μA~2.8125μAの場合、オフセット電流Ioffset=0μA~0.625μAとなり、入力ヒューズ回路53aを切断することになる。図34は、図32に表した電力検波回路のオフセットと測定電流値との関係を表すグラフである。図34においては、電力検波回路1qのオフセットと、無信号時のオフセット測定用端子Ofsoutと接地Gndとの間に流れる測定電流との関係を模式的に表している。なお、入力ヒューズ回路切断前の測定電流の値を破線で、切断後の値を実線でそれぞれ表してる。入力ヒューズ回路切断前の測定電流の値に応じて入力ヒューズ回路53a、53b、53c、53dを切断することにより、オフセットを補償することができる。このように、電力検波回路1o、1p、1qによれば、製造ばらつきなどの影響によるオフセットがキャンセルされているため、入力信号が小さい低入力時まで、出力信号Outputの電圧の直線性を有する範囲を広げることができる。また、第1の変換回路32、第2の演算増幅回路34の影響を受けずに高精度でオフセット電流を求めることができる。従って、検出可能な入力信号を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答が改善される。第11の実施形態図35は、第11の実施形態に係る無線機器の構成を例示する回路図である。図35に表したように、無線機器61は、送信回路62、デュプレクサ63、受信回路64、アンテナ65を備える。送信回路62は、電力検波回路1、送信出力回路66、送信制御回路67を有する。電力検波回路1は、送信回路62から出力される送信信号の電力を検出して、送信制御回路67に出力する。送信制御回路67は、電力検波回路1により検出された送信信号の電力を規定値となるように、送信出力回路66を制御する。また、送信制御回路67は、音声信号や映像信号などの情報を送信信号に変調して、送信出力回路66に出力する。送信出力回路66は、送信制御回路67から出力された送信信号を規定値の電力まで増幅する。なお、図35においては、送信出力回路66を、送信制御回路67と別に設けた構成を例示しているが、送信出力回路66は、送信制御回路67に含めてもよい。送信出力回路66から出力された送信信号は、デュプレクサ63を介してアンテナ65から送信放射される。また、アンテナ65で受信された受信信号は、デュプレクサ63を介して受信回路64に入力され、情報が復調される。無線機器61は、電力検波回路1により送信信号の電力を検出して規定値に制御することができる。なお、図35においては、電力検波回路1を用いた構成を例示したが、電力検波回路1a~1hを用いてもよい。また、無線機器61においては、アンテナ65はデュプレクサ63を介して送信回路62及び受信回路64に接続されているが、高周波スイッチを用いてもよい。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。