"正の温度特性を有し、電源とグランドの間において、負荷への電力の供給を制御するスイッチング素子に対して直列に接続された過電流検出抵抗と、前記過電流検出抵抗に対し、電源側の端子同士及びグランド側の端子同士のいずれかが同電位となるように配置された基準抵抗と、前記基準抵抗における過電流検出抵抗と同電位とされた端子と反対の端子に接続され、温度特性を有さない第1定電流を、前記基準抵抗に供給する第1定電流源と、一方の入力端子に、前記過電流検出抵抗における基準抵抗と同電位とされた端子と反対の端子の電圧信号が入力され、他方の入力端子に、前記基準抵抗と前記第1定電流源とが接続された第1接続点の電圧信号が入力されるコンパレータと、を備え、前記コンパレータの出力に基づいて、前記過電流検出抵抗に過電流が流れると前記負荷に供給される電力を遮断するように、前記スイッチング素子のオン/オフを制御する過電流保護回路であって、前記第1接続点には、前記第1接続点の電位の温度特性が、前記過電流検出抵抗における基準抵抗と同電位とされた端子と反対の端子の電位の温度特性と等しくなるように、前記第1接続点に対して正の温度特性を有する第2定電流を供給する第2定電流源が接続され、前記第2定電流源は、負の温度特性を有する第3定電流を供給する第3定電流源と、温度特性を有さない第4定電流を供給する第4定電流源と、前記第3定電流源に対して直列接続された第1トランジスタと、前記第4定電流源に対して直列接続された第2トランジスタと、により構成された第1カレントミラー回路と、前記第4定電流源と前記第2トランジスタとの接続点に接続され、前記第1接続点に前記第2定電流を供給するための電流経路と、を有し、前記第3定電流源は、前記過電流検出抵抗と同じ基板に形成されていることを特徴とする過電流保護回路。前記過電流検出抵抗は、前記スイッチング素子に対して電源側に配置され、前記過電流検出抵抗の電源側端子に、前記基準抵抗の電源側端子が接続され、前記第1定電流源は、前記基準抵抗のグランド側端子に接続され、前記コンパレータの反転入力端子には、前記過電流検出抵抗のグランド側端子の電圧信号が入力され、非反転入力端子には、前記第1接続点の電圧信号が入力されることを特徴とする請求項1に記載の過電流保護回路。前記第2定電流源は、温度特性を有さない第5定電流を供給する第5定電流源と、前記第5定電流源に対して直列接続された第3トランジスタと、電源側の端子が前記第1接続点に接続され、互いに並列に配置された複数の第4トランジスタと、により構成された複数の第2カレントミラー回路と、を有し、前記電流経路は、第4定電流源と前記第2トランジスタとの接続点と、前記第5定電流源と前記第3トランジスタとの接続点を電気的に接続していることを特徴とする請求項2に記載の過電流保護回路。各第4トランジスタには、第1トリム用抵抗がそれぞれ直列に接続されていることを特徴とする請求項3に記載の過電流保護回路。前記第1接続点とグランドとの間で、前記第1定電流源に第2トリム用抵抗が直列接続されていることを特徴とする請求項2~4いずれか1項に記載の過電流保護回路。前記第1接続点には、互いに並列に配置された複数の前記第1定電流源が接続されている請求項5に記載の過電流保護回路。前記過電流検出抵抗は、前記スイッチング素子に対してグランド側に配置され、前記過電流検出抵抗のグランド側端子と、記基準抵抗のグランド側端子が同電位とされ、前記第1定電流源は、前記基準抵抗の電源側端子に接続され、前記コンパレータの非反転入力端子には、前記過電流検出抵抗の電源側端子の電圧信号が入力され、反転入力端子には、前記第1接続点の電圧信号が入力されることを特徴とする請求項1に記載の過電流保護回路。前記第2定電流源は、温度特性を有さない第5定電流を供給する第5定電流源と、前記第5定電流源に対して直列接続された第3トランジスタと、第4トランジスタと、により構成された第2カレントミラー回路と、電源とグランドとの間で、前記第4トランジスタに対し電源側に配置されて直列接続された第5トランジスタと、グランド側の端子が前記第1接続点に接続され、互いに並列に配置された複数の第6トランジスタと、により構成された複数の第3カレントミラー回路と、を有し、前記電流経路は、第4定電流源と前記第2トランジスタとの接続点と、前記第5定電流源と前記第3トランジスタとの接続点を電気的に接続していることを特徴とする請求項7に記載の過電流保護回路。各第5トランジスタには、第3トリム用抵抗がそれぞれ直列に接続されていることを特徴とする請求項8に記載の過電流保護回路。前記第1定電流源は、温度特性を有さない第6定電流を供給する第6定電流源と、前記第6定電流源に対し電源側に配置されて直列接続された第7トランジスタと、グランド側の端子が前記第1接続点に接続された第8トランジスタと、により構成された第4カレントミラー回路と、を有することを特徴とする請求項7~9いずれか1項に記載の過電流保護回路。前記第1接続点と電源との間で、前記第7トランジスタ及び前記第8トランジスタの少なくとも一方に、第4トリム用抵抗が直列接続されていることを特徴とする請求項10に記載の過電流保護回路。複数の前記第8トランジスタが互いに並列に配置されて、前記第4カレントミラー回路が複数構成され、各第8トランジスタに、前記第4トリム用抵抗がそれぞれ直列接続されていることを特徴とする請求項11に記載の過電流保護回路。前記過電流検出抵抗の製造ばらつきを補正するデータが記憶された記憶手段と、前記第1接続点の電圧信号を、前記メモリに記憶されたデータにより補正して前記コンパレータの入力端子に入力させる補正手段と、を備えることを特徴とする請求項2~12いずれか1項に記載の過電流保護回路。前記基準抵抗は、温度特性を有さない抵抗と、正の温度特性を有する抵抗とが、互いに直列接続されてなることを特徴とする請求項1~13いずれか1項に記載の過電流保護回路。上記した過電流保護回路において、コントロール回路としては、一般的にコンパレータが用いられる。また、過電流検出抵抗としては、過電流を検出するために、一般的に拡散抵抗が用いられる。しかしながら、この過電流検出抵抗は、正の温度特性を有している。このため、温度に応じて過電流検出抵抗の抵抗値が変化し、ひいてはコンパレータの出力がばらついてしまう。すなわち、過電流を安定して検出することができない。本発明は上記問題点に鑑み、過電流検出抵抗の温度特性の影響をキャンセルすることのできる過電流保護回路を提供することを目的とする。上記目的を達成するために、請求項1に記載の過電流保護回路は、正の温度特性を有し、電源とグランドの間において、負荷への電力の供給を制御するスイッチング素子に対して直列に接続された過電流検出抵抗と、過電流検出抵抗に対し、電源側の端子同士及びグランド側の端子同士のいずれかが同電位となるように配置された基準抵抗と、基準抵抗における過電流検出抵抗と同電位とされた端子と反対の端子に接続され、温度特性を有さない第1定電流を、基準抵抗に供給する第1定電流源と、一方の入力端子に、過電流検出抵抗における基準抵抗と同電位とされた端子と反対の端子以下、過電流検出抵抗の電圧検出端子と示すの電圧信号が入力され、他方の入力端子に、基準抵抗と第1定電流源とが接続された第1接続点の電圧信号が入力されるコンパレータと、を備え、コンパレータの出力に基づいて、過電流検出抵抗に過電流が流れると負荷への電力供給を遮断するように、スイッチング素子のオン/オフを制御するものである。そして、第1接続点には、第1接続点の電位の温度特性が、過電流検出抵抗の電圧検出端子の電位の温度特性と等しくなるように、第1接続点に対して正の温度特性を有する第2定電流を供給する第2定電流源が接続され、第2定電流源は、負の温度特性を有する第3定電流を供給する第3定電流源と、温度特性を有さない第4定電流を供給する第4定電流源と、第3定電流源に対して直列接続された第1トランジスタと、第4定電流源に対して直列接続された第2トランジスタと、により構成された第1カレントミラー回路と、第4定電流源と第2トランジスタとの接続点に接続され、第1接続点に第2定電流を供給するための電流経路と、を有し、第3定電流源は、過電流検出抵抗と同じ基板に形成されていることを特徴とする。このように本発明によれば、第2定電流源を構成する電流経路に流れる電流は、温度特性を有さない第4定電流から負の温度特性を有する第3定電流を差し引いたものとなる。したがって、正の温度特性を有する電流が流れる。第2定電流源では、この正の温度特性を有する電流を用いて、第1接続点の電位の温度特性が、過電流検出抵抗の電圧検出端子の電位の温度特性と等しくなるような第2定電流が形成される。また、負の温度特性を有する第3定電流を供給する第3定電流源は、正の温度特性を有する過電流検出抵抗と同じ基板に形成されている。このため、過電流検出抵抗の温度と第3定電流源の温度は、互いにほぼ同じとなる。以上により、本発明によれば、第1接続点の電位、すなわち過電流検出抵抗の電圧検出端子の電位と比較される基準電圧、を温度に応じて変化させ、過電流検出抵抗の温度特性の影響をキャンセルすることができる。請求項2に記載のように、負荷に対してスイッチング素子が電源側に配置された構成に適用することができる。この場合、過電流検出抵抗は、スイッチング素子に対して電源側に配置され、過電流検出抵抗の電源側端子に、基準抵抗の電源側端子が接続され、第1定電流源は、基準抵抗のグランド側端子に接続され、コンパレータの反転入力端子には、過電流検出抵抗のグランド側端子の電圧信号が入力され、非反転入力端子には、第1接続点の電圧信号が入力される。例えば請求項3に記載のように、第2定電流源は、温度特性を有さない第5定電流を供給する第5定電流源と、第5定電流源に対して直列接続された第3トランジスタと、電源側の端子が第1接続点に接続され、互いに並列に配置された複数の第4トランジスタと、により構成された複数の第2カレントミラー回路と、をさらに有し、電流経路は、第4定電流源と第2トランジスタとの接続点と、第5定電流源と第3トランジスタとの接続点を電気的に接続する構成とすると良い。これによれば、第4トランジスタ、すなわち第2カレントミラー回路、の個数によって、第2定電流の正の温度特性傾きを所望の値とすることができる。請求項4に記載のように、各第4トランジスタには、第1トリム用抵抗がそれぞれ直列に接続された構成とすると良い。これによれば、レーザートリムにより、第1トリム用抵抗の抵抗値を変化させ、第1接続点の電位の温度特性を、過電流検出抵抗の電圧検出端子の電位の温度特性に合わせ込むことができる。すなわち、より精度良く、過電流検出抵抗の温度特性の影響をキャンセルすることができる。請求項5に記載のように、第1接続点とグランドとの間で、第1定電流源に第2トリム用抵抗が直列接続された構成としても良い。これによれば、レーザートリムにより、第2トリム用抵抗の抵抗値を変化させ、これにより、第1接続点の電位を、過電流検出抵抗の電圧検出端子の電位における過電流検出抵抗の製造ばらつき製造に起因した抵抗値のばらつき分、補正することができる。なお、製造ばらつきは、言うなれば傾きに対する切片初期オフセットである。請求項6に記載のように、第1接続点に、互いに並列に配置された複数の第1定電流源が接続された構成としても良い。これによっても、第1定電流源の個数により、過電流検出抵抗の製造ばらつきを補正することができる。一方、請求項7に記載のように、負荷に対してスイッチング素子がグランド側に配置された構成に適用することもできる。この場合、過電流検出抵抗は、スイッチング素子に対してグランド側に配置され、過電流検出抵抗のグランド側端子と、基準抵抗のグランド側端子が同電位とされ、第1定電流源は、基準抵抗の電源側端子に接続され、コンパレータの非反転入力端子には、過電流検出抵抗の電源側端子の電圧信号が入力され、反転入力端子には、第1接続点の電圧信号が入力される。例えば請求項8に記載のように、第2定電流源は、温度特性を有さない第5定電流を供給する第5定電流源と、第5定電流源に対して直列接続された第3トランジスタと、第4トランジスタと、により構成された第2カレントミラー回路と、電源とグランドとの間で、第4トランジスタに対し電源側に配置されて直列接続された第5トランジスタと、グランド側の端子が第1接続点に接続され、互いに並列に配置された複数の第6トランジスタと、により構成された複数の第3カレントミラー回路と、を有し、電流経路は、第4定電流源と第2トランジスタとの接続点と、第5定電流源と第3トランジスタとの接続点を電気的に接続する構成とすると良い。これによれば、第6トランジスタ、すなわち第3カレントミラー回路、の個数によって、第2定電流の正の温度特性傾きを所望の値とすることができる。請求項9に記載のように、各第5トランジスタには、第3トリム用抵抗がそれぞれ直列に接続された構成とすると良い。これによれば、レーザートリムにより、第3トリム用抵抗の抵抗値を変化させ、第1接続点の電位の温度特性を、過電流検出抵抗の電圧検出端子の電位の温度特性に合わせ込むことができる。すなわち、より精度良く、過電流検出抵抗の温度特性の影響をキャンセルすることができる。請求項10に記載のように、第1定電流源が、温度特性を有さない第6定電流を供給する第6定電流源と、第6定電流源に対し電源側に配置されて直列接続された第7トランジスタと、グランド側の端子が第1接続点に接続された第8トランジスタと、により構成された第4カレントミラー回路と、を有してなる構成を採用することができる。請求項11に記載のように、第1接続点と電源との間で、第7トランジスタ及び第8トランジスタの少なくとも一方に、第4トリム用抵抗が直列接続された構成としても良い。これによれば、レーザートリムにより、第4トリム用抵抗の抵抗値を変化させ、これにより、第1接続点の電位を、過電流検出抵抗の電圧検出端子の電位における過電流検出抵抗の製造ばらつき製造に起因した抵抗値のばらつき分、補正することができる。なお、製造ばらつきは、言うなれば傾きに対する切片初期オフセットである。さらには、請求項12に記載のように、複数の第8トランジスタが互いに並列に配置されて、第4カレントミラー回路が複数構成され、各第8トランジスタに、第4トリム用抵抗がそれぞれ直列接続された構成としても良い。これによっても、過電流検出抵抗の製造ばらつきを補正することができる。請求項13に記載のように、過電流検出抵抗の製造ばらつきを補正するデータが記憶された記憶手段と、第1接続点の電圧信号を、メモリに記憶されたデータにより補正してコンパレータの入力端子に入力させる補正手段と、を備える構成としても良い。このように電気トリムすることによっても、過電流検出抵抗の製造ばらつきを補正することができる。請求項14に記載のように、基準抵抗は、温度特性を有さない抵抗と、正の温度特性を有する抵抗とが、互いに直列接続されてなる構成としても良い。これによれば、第2定電流源の構成を簡素化することもできる。以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。第1実施形態本実施形態では、過電流保護回路が車両に搭載され、負荷として例えばマイコンに電力を供給する電源装置の過電流保護回路として適用される。以下、負荷及び電源装置を含めて、過電流保護回路の構成を、図1を用いて説明する。先ず、負荷及び電源装置について説明する。図1に示すスイッチング素子12は、負荷10としてのマイコンへの電力電圧の供給を制御するものである。本実施形態では、スイッチング素子12として、nチャネル型MOSFET以下、単にMOSと示すを採用している。また、スイッチング素子12が、後述する過電流保護回路30と、同一の半導体基板チップに形成されており、該チップの出力端子14にソースが接続され、ドレインが電源側となっている。そして、図1に示すように、負荷10が出力端子14に接続されると、車載バッテリB以下、電源と示すとグランドの間で、負荷10をグランド側低電位側、スイッチング素子12を電源側高電位側として、負荷10とスイッチング素子12が直列接続される。次に、電源装置のうち、スイッチング素子12のドライバ回路について説明する。本実施形態に示すドライバ回路は一例に過ぎず、周知の種々のドライバ回路を適用することができる。スイッチング素子12を構成するMOSのゲートには、オペアンプ16の出力端子が接続されている。このオペアンプ16の非反転入力端子には、定電圧源18が接続されており、所定の電圧が入力されるようになっている。一方、反転入力端子-には、抵抗20の一端が接続されており、この抵抗20の他端はグランドに接続されている。また、反転入力端子-と抵抗20との接続点には、抵抗22の一端が接続されている。そして、抵抗22の他端が、スイッチング素子12を構成するMOSのソースと電気的に接続されている。なお、抵抗20,22は、いずれも温度特性を有さない抵抗であり、例えばCrSiやpolySiを用いて形成されている。このように構成される電源装置は、電源がオンの状態で、非反転入力端子に入力される電位のほうが、反転入力端子-に入力される電位抵抗20,22の中点電位よりも高いと、スイッチング素子12がオン状態となり、負荷10に電力を供給する。一方、非反転入力端子に入力される電位のほうが、反転入力端子-に入力される電位よりも低くなると、スイッチング素子12がオフ状態となり、負荷10への電力供給が遮断される。次に、過電流保護回路30について説明する。この過電流保護回路30は、過電流検出抵抗32と、基準抵抗34と、第1定電流源36と、コンパレータ42と、第2定電流源50を有している。過電流検出抵抗32は、正の温度特性を有し、電源とグランドの間において、スイッチング素子12に対して直列に接続されている。本実施形態では、過電流検出抵抗32が、半導体基板に形成された拡散抵抗からなり、その抵抗値が数100mオーム~数オーム程度となっている。また、スイッチング素子12に対して電源側に配置、すなわちスイッチング素子12のドレインと接続されている。基準抵抗34は、過電流検出抵抗32に対し、電源側の端子同士及びグランド側の端子同士のいずれかが同電位となるように配置される。本実施形態では、過電流検出抵抗32の電源側端子に、基準抵抗34の電源側端子が接続されている。また、CrSiやpolySiを用いて形成されており、その抵抗値が数10kオーム~数100kオーム程度となっている。第1定電流源36は、基準抵抗34における、過電流検出抵抗32と同電位とされた端子と反対の端子に接続されており、温度特性を有さない第1定電流I1を、基準抵抗34に供給するものである。本実施形態では、第1定電流源36が、基準抵抗34のグランド側端子に接続されている。また、第1定電流源36よりもグランド側に第2トリム用抵抗38が配置され、基準抵抗34と第1定電流源36とが接続された第1接続点40とグランドとの間で、第1定電流源36に第2トリム用抵抗38が直列接続されている。コンパレータ42は、一方の入力端子に、過電流検出抵抗32における基準抵抗34と同電位とされた端子と反対の端子以下、過電流検出抵抗32の電圧検出端子と示すの電圧信号が入力され、他方の入力端子に、上記第1接続点40の電圧信号が入力される。本実施形態では、コンパレータ42の反転入力端子-に、過電流検出抵抗32のグランド側端子の電圧信号V1が入力され、非反転入力端子に、第1接続点40の電圧信号Vrefが入力される構成となっている。このため、過電流検出抵抗32に過電流が流れて電圧信号V1が低下し、Vref>V1となると、コンパレータ40は電圧レベルの高いハイ信号を出力し、Vref<V1となると、コンパレータ40は電圧レベルの低いロー信号を出力する。このコンパレータ42に出力端子には、npn型のバイポーラトランジスタ44のベースが接続されている。このバイポーラトランジスタ44のエミッタはグランドに接続され、コレクタは、上記した電源装置を構成するオペアンプ16の出力端子とスイッチング素子12を構成するMOSのゲートとの接続点に接続されている。したがって、過電流検出抵抗32に過電流が流れて、コンパレータ42からハイ信号が出力されると、トランジスタ44はオン状態となり、スイッチング素子12を構成するMOSのゲートがグランドと電気的に接続される。これにより、スイッチング素子12はオフ状態となり、負荷10への電力供給が遮断される。一方、コンパレータ42からロー信号が出力された場合、トランジスタ44はオフ状態となり、スイッチング素子12は、オペアンプ16の出力によって制御される。次に、第2定電流源50について説明する。第2定電流源50は、第1接続点40の電位V1の温度特性が、過電流検出抵抗32の電圧検出端子の電位V1の温度特性と等しくなるように、第1接続点40に対して、正の温度特性を有する第2定電流I2を供給するものである。これにより、基準抵抗34に流れる電流I0は、温度特性を有さない第1定電流I1と正の温度特性を有する第2定電流I2との和I0=I1I2となる。これにより、第1接続点40の電位V1の温度特性を、過電流検出抵抗32の電圧検出端子の電位V1の温度特性と等しくすることができる。この第2定電流源50は複数の定電流源と複数のカレントミラー回路を有してなる。具体的には、負の温度特性を有する第3定電流I3を供給する第3定電流源52と、温度特性を有さない第4定電流I4を供給する第4定電流源54と、を有している。第3定電流源52は、過電流検出抵抗34と同じ半導体基板に形成されている。第3定電流源52には、第1トランジスタ56aが直列接続されており、第4定電流源54には第2トランジスタ56bが直列接続されている。そして、これらトランジスタ56a,56bは特性が互いに等しく、トランジスタ56a,56bにより、第1カレントミラー回路56が構成されている。本実施形態では、電源とグランドとの間で、第3定電流源52を電源側、第1トランジスタ56aをグランド側として、第3定電流源52と第1トランジスタ56aが直列接続されている。なお、第1トランジスタ56aとしては、npn型のバイポーラトランジスタを採用しており、エミッタがグランド接地、コレクタが第3定電流源52と接続されている。また、電源とグランドとの間で、第4定電流源54を電源側、第2トランジスタ56bをグランド側として、第4定電流源54と第2トランジスタ56bが直列接続されている。なお、第2トランジスタ56bとしては、npn型のバイポーラトランジスタを採用しており、エミッタがグランド接地、コレクタが第4定電流源54と接続されている。そして、各トランジスタ56a,56bのベースが接続されるとともに、第1トランジスタ56aのコレクタが上記ベースと接続されている。負の温度特性を有する第3定電流I3を供給する第3定電流源52は、図2に示すように、カレントミラー回路70と、バイポーラトランジスタ72,76と、抵抗74,78とを有する。カレントミラー回路70は、特性が互いに等しいpnp型の2つのバイポーラトランジスタ70a,70bからなる。各バイポーラトランジスタ70a,70bのベースが接続されるとともに、一方のバイポーラトランジスタ70aのコレクタが上記ベースと接続されている。また、各バイポーラトランジスタ70a,70bのエミッタは、電源に接続されている。コレクタがベースに接続されたバイポーラトランジスタ70aのコレクタには、npn型のバイポーラトランジスタ72のコレクタが接続されている。このバイポーラトランジスタ72のエミッタは抵抗74の一端と接続され、抵抗74の他端はグランドに接続されている。また、バイポーラトランジスタ72のエミッタと抵抗74との接続点には、npn型のバイポーラトランジスタ76のベースが接続されている。このバイポーラトランジスタ76は、エミッタがグランドに接続され、コレクタが抵抗78の一端に接続されている。抵抗78の他端は電源に接続されている。また、バイポーラトランジスタ76のコレクタと抵抗78との接続点には、バイポーラトランジスタ72のベースが接続されている。なお、上記抵抗74,78は、温度特性を有さない抵抗であり、例えばCrSiやpolySiを用いて形成されている。また、カレントミラー回路70を構成する他方のバイポーラトランジスタ70bのエミッタには、上記した第1カレントミラー回路56を構成する第1トランジスタ56aのコレクタが接続されている。このように構成される第3定電流源52は、バイポーラトランジスタ76のベースとエミッタとの間に構成されるダイオードの順方向電圧Vfベースエミッタ間電圧が負の温度特性を有する。このため、抵抗74の抵抗値をRとすると、図2に示す電流IeはIe=Vf/Rとなり、負の温度特性を示すこととなる。また、カレントミラー回路70により、第3定電流I3はI3=Ieとなる。したがって、第3定電流I3は、負の温度特性を有する。第2定電流源50は、また、温度特性を有さない第5定電流I5を供給する第5定電流源58と、第5定電流源58に対して直列接続された第3トランジスタ60aと、電源側の端子が第1接続点40に接続され、互いに並列に配置された複数の第4トランジスタ60bと、により構成された複数の第2カレントミラー回路60を有する。本実施形態では、電源とグランドとの間で、第5定電流源58を電源側、第3トランジスタ60aをグランド側として、第5定電流源58と第6トランジスタ60aが直列接続されている。なお、第3トランジスタ60aとしては、npn型のバイポーラトランジスタを採用しており、エミッタがグランド接地、コレクタが第5定電流源58と接続されている。また、第3トランジスタ60aのベースは、第4トランジスタ60bのベースと接続されており、このベースは、コレクタと接続されている。そして、第4定電流源54と第2トランジスタ56bとの接続点と、第5定電流源58と第3トランジスタ60aとの接続点とが、電流経路62によって電気的に接続されている。この電流経路62は、第4定電流源54と第2トランジスタ56bとの接続点に接続されて、第1接続点40に第2定電流I2を供給するための経路である。本実施形態では、この電流経路62に、ダイオード62aが挿入されている。このダイオード62aは、アノードを第2定電流源54側、カソードを第3定電流源58側として配置されており、第5定電流源58側から第2定電流源54側に電流が流れ込むのを阻止するようになっている。この電流経路62により、第4定電流源54から供給される第4定電流I4は、第2トランジスタ56b側と電流経路62側とで分割される。第1カレントミラー回路56により、第2トランジスタ56b側に分割される電流Iaは、Ia=I3となる。すなわち、負の温度特性を有する。一方、電流経路62側に分割される電流Ibは、Ib=I4-Iaとなる。上記したように、電流Iaは負の温度特性を有するため、電流Ibは、正の温度特性を有する。第4トランジスタ60bしては、npn型のバイポーラトランジスタを採用している。本実施形態では、2つの第4トランジスタ60bを有しており、これら第4トランジスタ60bは、ともにエミッタがグランド側、コレクタが第1接続点40と接続されている。また、ベースが上記した第3トランジスタ60aのベースとそれぞれ接続されている。また、各トランジスタ60bのエミッタには、第1トリム用抵抗64がそれぞれ直列に接続されおり、第1トリム用抵抗64の他端は、グランドに接続されている。このように、第1接続点40とグランドとの間で、複数2つの第4トランジスタ60bが並列配置されている。また、第4トランジスタ60bと第3トランジスタ60aの特性は互いに等しく、各第4トランジスタ60bと第3トランジスタ60aとの間に、第2カレントミラー回路60がそれぞれ構成されている。第3トランジスタ60aに流れる電流Icは、第5定電流I5と、電流経路62に流れる電流Ibとの和、すなわちIc=I5Ibとなる。また、第2カレントミラー回路60により、各第4トランジスタ60bに流れる電流Idは、Id=Icとなる。したがって、第2定電流I2は、Id×第4トランジスタ60bの個数第2カレントミラー回路60の個数となる。本実施形態では、I2=Id×2となっている。次に、電源装置に適用される、本実施形態の過電流保護回路30の特徴部分の効果について説明する。本実施形態では、第2定電流源50を構成する電流経路62に流れる電流Ibが、実質的に、温度特性を有さない第4定電流I4から負の温度特性を有する第3定電流I3=Iaを差し引いたものとなる。このように、電流Ibは、正の温度特性を有する。第2定電流源50では、この正の温度特性を有する電流Ibを用いて、第1接続点40の電位Vrefの温度特性が、過電流検出抵抗32の電圧検出端子の電位V1の温度特性と等しくなるような第2定電流I2を形成する。また、負の温度特性を有する第3定電流I3を供給する第3定電流源52は、正の温度特性を有する過電流検出抵抗32と同じ半導体基板に形成されている。このため、過電流検出抵抗32の温度と第3定電流源52の温度は、互いにほぼ同じとなる。したがって、過電流検出抵抗32の電圧検出端子の電位V1と比較される第1接続点40の電位Vrefを、電位V1同様、温度に応じて変化させ、過電流検出抵抗32の温度特性の影響をキャンセルすることができる。その際、第4トランジスタ60b、すなわち第2カレントミラー回路60、の個数によって、第2定電流I2の正の温度特性傾きを所望の値とすることができる。また、本実施形態では、第1カレントミラー回路60を構成する第4トランジスタ60bのエミッタに、第1トリム用抵抗64がそれぞれ接続されている。これによれば、レーザートリムにより、第1トリム用抵抗64の抵抗値を変化させることで、第1接続点40の電位Vrefの温度特性を、過電流検出抵抗32の電圧検出端子の電位V1の温度特性に合わせ込むことができる。すなわち、より精度良く、過電流検出抵抗32の温度特性の影響をキャンセルすることができる。また、本実施形態では、第1定電流源36に対し、そのグランド側に第2トリム用抵抗38が接続されている。これによれば、レーザートリムにより、第2トリム用抵抗38の抵抗値を変化させることで、第1接続点40の電位Vrefを、過電流検出抵抗32の電圧検出端子の電位V1における過電流検出抵抗32の製造ばらつき製造に起因した抵抗値のばらつき分、補正することができる。なお、製造ばらつきは、言うなれば傾きに対する切片初期オフセットである。変形例上記実施形態に加え、図示を省略するが、第1接続点40とグランドとの間で、複数の第1定電流源36が並列配置された構成としても良い。これによっても、第1定電流源36の個数により、過電流検出抵抗32の製造ばらつきを補正することができる。図3に示すように、第3定電流源52を構成する抵抗74を、温度特性を有さない抵抗74aと、正の温度特性を有する抵抗74bとが直列接続されてなる構成としても良い。なお、抵抗74aとしては、CrSiやpolySiを用いて形成された抵抗、抵抗74bとしては拡散抵抗を採用することができる。抵抗74a,74bの抵抗値をそれぞれR1,R2とすると、Ie=Vf/R1R2となり、電流Ieが有する負の温度特性傾きを、上記した温度特性を有さない抵抗74図3の抵抗74aに相当のみの場合と、異なるものとすることができる。上記実施形態では、スイッチング素子12として、nチャネル型のMOSを用いる例を示した。しかしながら、スイッチング素子12は上記例に限定されるものではない。例えば図4に示すように、スイッチング素子12として、npn型のバイポーラトランジスタを採用しても良い。この場合、ベースがオペアンプ16の出力端子と接続され、エミッタが出力端子14側グランド側、コレクタが過電流検出抵抗32側電源側となる。スイッチング素子12を除く電源装置と、過電流保護回路30との構成は、上記実施形態の構成図1参照と同じである。また、図5に示すように、スイッチング素子12として、pnp型のバイポーラトランジスタを採用しても良い。この場合、上記実施形態とは、電源装置ドライバ回路の構成が一部異なる。具体的には、オペアンプ16の出力端子に、npn型のバイポーラトランジスタ24のベースが接続されており、このバイポーラトランジスタ24のエミッタがグランド、コレクタがスイッチング素子12のベースに接続されている。また、コンパレータ42の出力端子に接続されたバイポーラトランジスタ44のコレクタが、オペアンプ16の出力端子とバイポーラトランジスタ24のベースの接続点に接続されている。そして、スイッチング素子12のコレクタが出力端子14側グランド側、エミッタが過電流検出抵抗32側電源側となる。この構成では、電源がオンの状態で、非反転入力端子に入力される電位のほうが、反転入力端子-に入力される電位抵抗20,22の中点電位よりも高いと、バイポーラトランジスタ24がオンとなり、ひいてはスイッチング素子12がオン状態となる。一方、非反転入力端子に入力される電位のほうが、反転入力端子-に入力される電位よりも低くなると、バイポーラトランジスタ24がオフ、ひいてはスイッチング素子12がオフ状態となる。また、コンパレータ42の出力がハイ信号となると、バイポーラトランジスタ44がオン状態となり、これにより、バイポーラトランジスタ24がオフ状態、ひいてはスイッチング素子12がオフ状態となる。また、図6に示すように、スイッチング素子12として、pチャネル型のMOSを採用しても良い。図6においては、スイッチング素子12を除く電源装置と、過電流保護回路30との構成は、図5と同じであり、ゲートにバイポーラトランジスタ24のコレクタが接続される。この場合、スイッチング素子12のドレインが出力端子14側グランド側、ソースが過電流検出抵抗32側電源側となる。第2実施形態本実施形態において、上記実施形態に示した過電流保護回路及び電源装置と共通する部分についての説明は割愛する。第1実施形態では、第1定電流源36のグランド側に第2トリム用抵抗38が接続され、この第2トリム用抵抗38をレーザートリムすることで、過電流検出抵抗32の製造ばらつき初期オフセットを補正できる例を示した。これに対し、本実施形態では、図7に示すように、第1実施形態の構成に対し、A/D変換器80、82、マイコン84、及びメモリ86をさらに有する。反面、第2トリム用抵抗38とバイポーラトランジスタ44をなくした構成となっている。過電流検出抵抗32の電圧検出端子グランド側端子の電位V1は、A/D変換器80を介してコンパレータ42に入力される。一方、第1接続点40の電位Vrefは、A/D変換器82を介してマイコン84に入力され、入力されたデータは、マイコン84にて、メモリ86に記憶された、過電流検出抵抗32の製造ばらつきを補正するデータにより電気トリムされる。そして、電気トリムされたデータがコンパレータ44に入力され、電位V1に関するデータと比較されるようになっている。なお、メモリ86が、特許請求の範囲に記載の記憶手段に相当し、マイコンが補正手段に相当する。このように電気トリムすることによっても、過電流検出抵抗32の製造ばらつきを補正することができる。なお、本実施形態では、第2トリム用抵抗38を有さない例を示したが、第2トリム用抵抗38のレーザートリムと、マイコン84及びメモリ86による電気トリムを併用する構成としても良い。さらには、第1実施形態に示した各種変形例についても、本実施形態に示す電気トリムを適用することができる。第3実施形態本実施形態において、上記実施形態に示した過電流保護回路及び電源装置と共通する部分についての説明は割愛する。上記各実施形態では、基準抵抗34が、温度特性を有さない抵抗のみからなる例を示した。これに対し、本実施形態では、図8に示すように、基準抵抗34が、温度特性を有さない抵抗34aと、正の温度特性を有する抵抗34bとを直列接続してなる構成となっている。なお、抵抗34aとしては、CrSiやpolySiを用いて形成された抵抗、抵抗34bとしては拡散抵抗を採用することができる。これによれば、基準抵抗34に、正の温度特性を傾きが小さいながらも持たせることができるため、第2定電流源50の構成を簡素化することもできる。第4実施形態本実施形態において、上記実施形態に示した過電流保護回路と共通する部分についての説明は割愛する。上記各実施形態では、負荷10としてのマイコンに電力を供給する電源装置及び該電源装置に応じた過電流保護回路30の例を示した。これに対し、本実施形態では、負荷10の駆動負荷10に流れる電流を制御するローサイド型の負荷駆動装置及び該負荷駆動装置に応じた過電流保護回路30となっている点を特徴とする。その一例を図9に示す。図9は、基本的に第1実施形態図1参照の構成を踏襲しており、図1に対して異なる部分を中心に説明する。先ず、スイッチング素子12を含む負荷駆動回路と、過電流保護回路30のうち、コンパレータ42及びバイポーラトランジスタ44の部分について説明する。図9に示すように、電源とグランドの間で、負荷10インダクタを電源側高電位側、スイッチング素子12をグランド側低電位側として、負荷10とスイッチング素子12が直列接続される。スイッチング素子12としては、第1実施形態同様、nチャネル型のMOSを採用している。スイッチング素子12のソースグランド側端子に、過電流検出抵抗32が接続されており、過電流検出抵抗32の一方の端子はグランドに接続されている。そして、スイッチング素子12のソースと過電流検出抵抗32の接続点が、過電流検出抵抗32の電圧検出端子となっている。この電圧検出端子の電位V1が、コンパレータ42の非反転入力端子に入力され、第1接続点40の電位Vrefが反転入力端子-に入力される。コンパレータ42の出力端子は、npn型のバイポーラトランジスタ44のベースに接続されており、バイポーラトランジスタ44のエミッタがグランド、コレクタがスイッチング素子12のゲートに接続されている。また、コレクタとゲートとの接続点には、ドライバ回路26が接続されている。したがって、過電流検出抵抗32に過電流が流れると、過電流が流れないときに較べて、電位V1が上昇し、V1>Vrefとなって、コンパレータ42からハイ信号が出力される。これにより、バイポーラトランジスタ44がオン状態となり、スイッチング素子12のゲートがグランド電位となって、スイッチング素子12がオフ状態となる。これにより、負荷10への電力電流の供給が遮断される。なお、過電流が流れない通常時は、V1<Vrefとなって、コンパレータ42からロー信号が出力される。これにより、バイポーラトランジスタ44がオフ状態となり、スイッチング素子12は、ドライバ回路26からの駆動信号に基づいて、オン/オフが制御される。次に、基準抵抗34、第1定電流源36、及び第2トリム用抵抗38について説明する。基準抵抗34は、一端がグランドに接続されている。すなわち、基準抵抗34のグランド側端子が、過電流検出抵抗32のグランド側端子と同電位グランド電位となっている。第1定電流源36は、温度特性を有さない第6定電流I6を供給する第6定電流源36aを有する。また、第6定電流源36aに対し電源側に配置されて直列接続された第7トランジスタ36bと、グランド側の端子が第1接続点40に接続された第8トランジスタ36cと、により構成された第4カレントミラー回路を有する。第6定電流源36aの電源側端子と、第7トランジスタ36bを構成するpnp型のバイポーラトランジスタのコレクタが接続されており、第7トランジスタ36bのエミッタは電源に接続されている。また、第7トランジスタ36bのベースは、第8トランジスタ36cを構成するpnp型のバイポーラトランジスタのベースと接続されており、該ベースは、第7トランジスタ36bのコレクタと接続されている。したがって、第8トランジスタ36cに流れる電流、すなわち、第1定電流源36から第1接続点40に供給される第1定電流I1は、I1=I6となる。また、第8トランジスタ36cのエミッタには、第4トリム用抵抗46が接続されており、第4トリム用抵抗46の電源側端子は、電源に接続されている。このように、第1定電流源36は、基準抵抗34の電源側端子に接続されている。第2定電流源50のうち、第3定電流源52、第4定電流源54、第1カレントミラー回路56、第5定電流源58、第3トランジスタ60a、電流経路62、ダイオード62aが形成された部分の構成は、第1実施形態と同じであるため、説明を割愛する。第3トランジスタ60aは、第4トランジスタ60bとともに第2カレントミラー回路60を構成している。本実施形態では、第4トランジスタ60bのグランド側端子がグランドに接続され、電源側端子に第5トランジスタ66aが接続されている。この第5トランジスタ66aは、pnp型のバイポーラトランジスタであり、そのコレクタが、第4トランジスタ60bを構成するコレクタと接続され、エミッタが電源と接続されている。そして、この第5トランジスタ66aと、グランド側端子が第1接続点40に接続され、互いに並列に配置された複数の第6トランジスタ66bと、により複数の第3カレントミラー回路66が構成されている。第6トランジスタ66bも、pnp型のバイポーラトランジスタであり、そのコレクタが第1接続点40と接続され、エミッタに第3トリム用抵抗68がそれぞれ接続されている。第3トリム用抵抗46の電源側端子は、電源に接続されている。このように構成される第2定電流源50において、電流Icは、第1実施形態同様、Ic=I5Ibとなる。電流Ibは、第1実施形態で示したように、Ib=I4-Iaであり、正の温度特性を有する。また、第2カレントミラー回路60を構成する第4トランジスタ60bに流れる電流IdはId=Icとなる。第3カレントミラー回路66を構成する第5トランジスタ66aは、上記したとおり、第4トランジスタ60bに直列接続されており、この第5トランジスタ66aにも電流Idが流れる。したがって、第3カレントミラー回路66を構成する各第6トランジスタ66bに流れる電流Ifは、If=Idとなる。これにより、第2定電流源50から第1接続点40に供給される第2定電流I2は、I2=If×第6トランジスタ66bの個数第3カレントミラー回路66の個数となる。本実施形態では、2つの第6トランジスタ66bを有するため、I2=2×Ifとなる。このように、ローサイド型の負荷駆動装置に適用される、本実施形態の過電流保護回路30についても、第1実施形態に示した過電流保護回路30と同等の効果を奏することができる。具体的には、本実施形態においても、第2定電流源50を構成する電流経路62に流れる電流Ibが、実質的に、温度特性を有さない第4定電流I4から負の温度特性を有する第3定電流I3=Iaを差し引いたものとなる。このように、電流Ibは、正の温度特性を有する。第2定電流源50では、この正の温度特性を有する電流Ibを用いて、第1接続点40の電位Vrefの温度特性が、過電流検出抵抗32の電圧検出端子の電位V1の温度特性と等しくなるような第2定電流I2を形成する。また、負の温度特性を有する第3定電流I3を供給する第3定電流源52は、正の温度特性を有する過電流検出抵抗32と同じ半導体基板に形成されている。このため、過電流検出抵抗32の温度と第3定電流源52の温度は、互いにほぼ同じとなる。したがって、過電流検出抵抗32の電圧検出端子の電位V1と比較される第1接続点40の電位Vrefを、電位V1同様、温度に応じて変化させ、過電流検出抵抗32の温度特性の影響をキャンセルすることができる。その際、第6トランジスタ66b、すなわち第3カレントミラー回路66、の個数によって、第2定電流I2の正の温度特性傾きを所望の値とすることができる。また、本実施形態では、第3カレントミラー回路66を構成する第6トランジスタ66bのエミッタに、第3トリム用抵抗68がそれぞれ接続されている。これによれば、レーザートリムにより、第3トリム用抵抗68の抵抗値を変化させることで、第1接続点40の電位Vrefの温度特性を、過電流検出抵抗32の電圧検出端子の電位V1の温度特性に合わせ込むことができる。すなわち、より精度良く、過電流検出抵抗32の温度特性の影響をキャンセルすることができる。また、本実施形態では、第1定電流源36を構成する第8トランジスタ36cの電源側に第4トリム用抵抗46が接続されている。これによれば、レーザートリムにより、第4トリム用抵抗46の抵抗値を変化させることで、第1接続点40の電位Vrefを、過電流検出抵抗32の電圧検出端子の電位V1における過電流検出抵抗32の製造ばらつき製造に起因した抵抗値のばらつき分、補正することができる。なお、製造ばらつきは、言うなれば傾きに対する切片初期オフセットである。変形例上記実施形態に加え、図示を省略するが、電源と第1接続点40との間で、複数の第8トランジスタ36cが並列配置され、第4カレントミラー回路が複数構成されても良い。これによっても、第8トランジスタ36cの個数により、過電流検出抵抗の製造ばらつきを補正することができる。上記実施形態では、第4トリム用抵抗46を、第8トランジスタ36cに直列に設ける例を示した。しかしながら、カレントミラー回路を構成する第7トランジスタ36cのエミッタ及び第8トランジスタ36cのエミッタの少なくとも一方に、第4トリム用抵抗46が接続される構成とすれば良い。以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。本実施形態では、スイッチング素子12、スイッチング素子12のドライバ回路、及び過電流保護回路30が、同一の半導体基板1チップに形成される例を示した。しかしながら、正の温度特性を有する過電流検出抵抗32と、負の温度特性を有する第3定電流I3を供給する第3定電流源52とが、少なくとも同一の基板に形成されれば良い。"