"化合物半導体層上に絶縁膜を形成する工程と、前記絶縁膜の所定部位をドライエッチングにより薄化する工程と、前記絶縁膜の薄化された所定部位をウェットエッチングにより貫通する工程とを含むことを特徴とする化合物半導体装置の製造方法。前記ドライエッチングは、フッ素を含有するエッチングガスを用いることを特徴とする請求項1に記載の化合物半導体装置の製造方法。前記ドライエッチングは、化合物半導体層内にフッ素が導入されるエッチング条件で行うことを特徴とする請求項2に記載の化合物半導体装置の製造方法。前記ドライエッチングは、前記絶縁膜の所定部位を4nm~50nmの範囲内の厚みに薄化することを特徴とする請求項1~3のいずれか1項に記載の化合物半導体装置の製造方法。前記絶縁膜は、シリコン窒化物、シリコン酸化物、シリコン酸窒化物及びアルミニウム酸化物から選ばれた1種の単層膜、或いはいずれか2層以上の積層膜であることを特徴とする請求項1~4のいずれか1項に記載の化合物半導体装置の製造方法。前記絶縁膜の貫通した所定部位に電極を形成する工程を更に含むことを特徴とする請求項1~5のいずれか1項に記載の化合物半導体装置の製造方法。前記電極は、ゲート電極であることを特徴とする請求項6に記載の化合物半導体装置の製造方法。前記電極は、アノード電極であることを特徴とする請求項6に記載の化合物半導体装置の製造方法。窒化物半導体を用いた半導体デバイスを作製する際には、化合物半導体積層構造の表面を覆う保護膜例えばシリコン窒化物SiNを形成した後、電極を形成するために絶縁膜の開口を行う。この開口手法としては、ドライエッチング又はウェットエッチングが従来より用いられている。ドライエッチングは、所期の微細な加工を形成する場合に適している。また、ドライエッチングに用いるエッチングガスの所定のガス種は窒化物半導体のコンダクションバンドを変化させることができ、窒化物半導体を用いた半導体デバイスのリーク電流を低減させることが知られている。保護膜の開口形成にドライエッチングを用いことにより、微細な電極を形成するための所期の微細な開口を形成し、しかもリーク電流を低減させることが期待される。しかしながらその反面、ドライエッチングを窒化物半導体の電極形成に適用すると、化合物半導体層の表面がエッチングのプラズマ等に曝され、化合物半導体結晶中で窒素抜けが生じる。これにより、窒素空孔の生成によるドナーの発生、更にはそれに伴うリーク電流の増加を招来するという問題がある。ウェットエッチングは、プラズマ等によるダメージを回避したい場合に適している。保護膜の開口形成にウェットエッチングを用いることにより、化合物半導体結晶に窒素抜けを生ぜしめることなく、リーク電流を抑止することができる。しかしながらその反面、ウェットエッチングを窒化物半導体の電極形成に適用すると、微細な電極を形成するための所期の微細な開口を形成することができないという問題がある。また、ドライエッチングのガス種で得られるようなリーク電流の低減効果は期待できない。このように、窒化物半導体を用いた半導体デバイスを作製する際に、その保護膜の電極形成用の開口を形成するときには、ドライエッチング及びウェットエッチングのいずれを用いようとも、上記のような問題を惹起する。そのため、種々の方策が模索されている現況にある。本発明は、上記の課題に鑑みてなされたものであり、化合物半導体積層構造上の絶縁膜に所期の微細な開口を形成するも、リーク電流を抑止した信頼性の高い高耐圧の化合物半導体装置を実現することができる、化合物半導体装置の製造方法を提供することを目的とする。化合物半導体装置の製造方法の一態様は、化合物半導体層上に絶縁膜を形成する工程と、前記絶縁膜の所定部位をドライエッチングにより薄化する工程と、前記絶縁膜の薄化された所定部位をウェットエッチングにより貫通する工程とを含む。上記の態様によれば、化合物半導体積層構造上の絶縁膜に所期の微細な開口を形成するも、リーク電流を抑止した信頼性の高い高耐圧の化合物半導体装置が実現する。以下、化合物半導体装置の製造方法の具体的な諸実施形態について、図面を用いて詳細に説明する。なお、図面の所定図においては、理解の容易を考慮して、その構成部材の膜厚等が実際の値と異なるように描画している。第1の実施形態本実施形態では、化合物半導体装置として、窒化物半導体のAlGaN/GaNHEMTを開示する。図1~図3は、第1の実施形態によるAlGaN/GaNHEMTの製造方法を工程順に示す概略断面図である。先ず、図1aに示すように、成長用基板として例えば半絶縁性のSiC基板1上に、化合物半導体積層構造2を形成する。成長用基板としては、SiC基板の代わりに、Si基板、サファイア基板、GaAs基板、GaN基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。化合物半導体積層構造2は、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eを有して構成される。完成したAlGaN/GaNHEMTでは、その動作時において、電子走行層2bの電子供給層2d正確には中間層2cとの界面近傍に2次元電子ガス2DEGが発生する。この2DEGは、電子走行層2b及び電子供給層2dの自発分極と相俟って、電子走行層2bの化合物半導体ここではGaNと電子供給層2dの化合物半導体ここではAlGaNとの格子定数の相違に起因した歪みによるピエゾ分極に基づいて生成される。詳細には、SiC基板1上に、例えば有機金属気相成長MOVPE:MetalOrganicVaporPhaseEpitaxy法により、以下の各化合物半導体を成長する。MOVPE法の代わりに、分子線エピタキシーMBE:MolecularBeamEpitaxy法等を用いても良い。SiC基板1上に、AlNを5nm程度の厚みに、iインテンショナリアンドープ-GaNを1μm程度の厚みに、i-AlGaNを5nm程度の厚みに、n-AlGaNを30nm程度の厚みに、n-GaNを3nm程度の厚みに順次成長する。これにより、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eが形成される。バッファ層2aとしては、AlNの代わりにAlGaNを用いたり、低温成長でGaNを成長するようにしても良い。AlN、GaN、及びAlGaNの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Al源であるトリメチルアルミニウムガス、Ga源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、100sccm~10slm程度とする。また、成長圧力は50Torr~300Torr程度、成長温度は1000°C~1200°C程度とする。GaN、AlGaNをn型として成長する際には、n型不純物として例えばSiを含む例えばSiH4ガスを所定の流量で原料ガスに添加し、GaN及びAlGaNにSiをドーピングする。Siのドーピング濃度は、1×1018/cm3程度~1×1020/cm3程度、例えば5×1018/cm3程度とする。続いて、図1bに示すように、素子分離構造3を形成する。詳細には、化合物半導体積層構造2の素子分離領域に、例えばアルゴンArを注入する。これにより、化合物半導体積層構造2及びSiC基板1の表層部分に素子分離構造3が形成される。素子分離構造3により、化合物半導体積層構造2上で活性領域が画定される。なお、素子分離は、上記の注入法の代わりに、例えばSTIShallowTrenchIsolation法を用いて行っても良い。このとき、化合物半導体積層構造2のドライエッチングには、例えば塩素系のエッチングガスを用いる。続いて、図1cに示すように、ソース電極4及びドレイン電極5を形成する。詳細には、先ず、化合物半導体積層構造2の表面におけるソース電極及びドレイン電極の形成予定位置電極形成予定位置に電極用リセス2A,2Bを形成する。化合物半導体積層構造2の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造2の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電子供給層2dの表面が露出するまで、キャップ層2eの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層2dの表面の電極形成予定位置を露出する電極用リセス2A,2Bが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。なお、電極用リセス2A,2Bは、キャップ層2eの途中までエッチングして形成しても、また電子供給層2d以降までエッチングして形成しても良い。レジストマスクは、灰化処理等により除去される。ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体積層構造2上に塗布し、電極用リセス2A,2Bを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばTi/Alを、例えば蒸着法により、電極用リセス2A,2Bを露出させる開口内を含むレジストマスク上に堆積する。Tiの厚みは20nm程度、Alの厚みは200nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTi/Alを除去する。その後、SiC基板1を、例えば窒素雰囲気中において400°C~1000°C程度の温度、例えば600°C程度で熱処理し、残存したTi/Alを電子供給層2dとオーミックコンタクトさせる。Ti/Alの電子供給層2dとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス2A,2Bを電極材料の一部で埋め込むソース電極4及びドレイン電極5が形成される。続いて、図2aに示すように、化合物半導体積層構造2の表面を保護するパッシベーション膜6を形成する。詳細には、化合物半導体積層構造2の表面を覆うように、絶縁膜、ここでは単層のシリコン窒化膜SiN膜をプラズマCVD法により例えば100nm程度の厚みに堆積する。これにより、パッシベーション膜6が形成される。パッシベーション膜6は、単層のSiN膜の代わりに、単層のシリコン酸化膜SiO膜、単層のシリコン酸窒化膜SiON膜、又は単層のアルミニウム酸化膜AlN膜を形成しても良い。SiN膜、SiO膜、SiON膜及びAlN膜から選ばれたいずれか2層以上の積層膜に形成しても好適である。続いて、図2bに示すように、パッシベーション膜6をドライエッチングして薄化する。詳細には、先ず、化合物半導体積層構造2の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、パッシベーション膜6の表面でゲート電極の形成予定位置電極形成予定位置に相当する部分を露出する開口10aを形成する。以上により、開口10aを有するレジストマスク10が形成される。このレジストマスク10を用いて、パッシベーション膜6の電極形成予定位置をパッシベーション膜6が所定の厚みとなるまでドライエッチングし、パッシベーション膜6を薄化する。パッシベーション膜6の薄化された部分を薄化部分6aとする。ドライエッチングは、フッ素を含有するエッチングガス、例えばSF6等のフッ素系ガスを含有するエッチングガスを用い、化合物半導体積層構造2内にフッ素が導入されるエッチング条件で行う。薄化部分6aの厚みは、例えば4nm程度~50nm程度の範囲内の値とすることが望ましい。4nm程度より薄いと、ドライエッチングに起因して化合物半導体積層構造2の結晶中で窒素抜けが生じる懸念がある。50nm程度よりも厚いと、化合物半導体積層構造2中にエッチングガスの所期量のフッ素が導入されない懸念があり、また、引き続き行われるウェットエッチングで除去される薄化部分6aの量が多くなって所期のサイズの開口が困難となる。従って、薄化部分6aの厚みを4nm程度~50nm程度の範囲内の値とすることにより、化合物半導体積層構造2の結晶中で窒素抜けを生ぜしめることなく、化合物半導体積層構造2中に所期量のフッ素を導入できると共に、続くウェットエッチングで所期のサイズの開口を形成することが可能となる。化合物半導体積層構造2でフッ素が導入された領域をフッ素導入領域11として例示する。本実施形態では、例えばICPのドライエッチングをバイアスパワー30W程度で行い、薄化部分6aを10nm程度の厚みに残す。なお、レジストマスク10の表面がフッ素系のドライエッチングによって疎水化する可能性がある。この場合には、ドライエッチングの後にレジストマスク10の表面を軽くアッシングする等して、続くウェットエッチングに備えてレジストマスク10の表面を親水化させることが好ましい。続いて、図3aに示すように、パッシベーション膜6の薄化部分6aにこれを貫通する開口6bを形成する。詳細には、引き続きレジストマスク10を用いて、パッシベーション膜6の薄化部分6aを化合物半導体積層構造2の表面が露出するまでウェットエッチングする。これにより、薄化部分6aを貫通する開口6bが形成される。ウェットエッチングには、エッチング液として例えばバッファードフッ酸を用いる。開口6bは、ウェットエッチングによりその側壁が順テーパ状に形成されるが、薄化部分6aの厚みが十分に薄いために所期の開口径となる。本実施形態では、パッシベーション膜6におけるゲート電極の形成予定位置に、薄化部分6aを薄く残す限度でドライエッチングした後、薄化部分6aをウェットエッチングして貫通口である開口6bを形成する。この2段階のエッチングを行うことにより、化合物半導体積層構造2の結晶中で窒素抜けを生ぜしめることなく、化合物半導体積層構造2中に所期量のフッ素を導入できると共に、所期のサイズの開口6bを形成することが可能となる。レジストマスク10は、アッシング処理又は所定の薬液を用いたウェット処理等により除去される。続いて、図3bに示すように、ゲート電極7を形成する。詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストをパッシベーション膜6上に塗布し、パッシベーション膜6の開口6bの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばNi/Auを、例えば蒸着法により、パッシベーション膜6の開口6bの部分を露出させる開口内を含むレジストマスク上に堆積する。Niの厚みは10nm程度、Auの厚みは300nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したNi/Auを除去する。以上により、開口6bを電極材料の一部で埋め込むように、パッシベーション膜6上にゲート電極7が形成される。しかる後、ソース電極4、ドレイン電極5、ゲート電極7と接続される配線の形成等の諸工程を経て、本実施形態によるショットキー型のAlGaN/GaNHEMTが形成される。本実施形態によるショットキー型のAlGaN/GaNHEMTの奏する効果について、従来のショットキー型のAlGaN/GaNHEMTとの比較に基づいて説明する。図4は、本実施形態によるショットキー型のAlGaN/GaNHEMT、及び比較例1,2について、発生するリーク電流について調べた結果を示す特性図である。比較例1では、パッシベーション膜のゲート電極の形成予定位置に貫通口を形成するときのエッチングをドライエッチングのみで行ったショットキー型のAlGaN/GaNHEMTのリーク電流を示す。比較例2では、パッシベーション膜のゲート電極の形成予定位置に貫通口を形成するときのエッチングをウェットエッチングのみで行ったショットキー型のAlGaN/GaNHEMTのリーク電流を示す。図示のように、比較例1,2では比較的大きなリーク電流の発生が認められた。これに対して本実施形態では、比較例1,2に比べてリーク電流が大幅に低減し、耐圧も向上することが確認された。以上説明したように、本実施形態によれば、化合物半導体積層構造2上のパッシベーション膜6に所期の微細な開口6bを形成するも、リーク電流を抑止した信頼性の高い高耐圧のAlGaN/GaNHEMTを実現することができる。第2の実施形態本実施形態では、化合物半導体装置として、GaN系半導体のショットキーバリアダイオードGaN-SBDを開示する。図5及び図6は、第2の実施形態によるGaN-SBDの製造方法を工程順に示す概略断面図である。先ず、図5aに示すように、成長用基板として例えばGaN基板21の表面上に化合物半導体層22を形成する。成長用基板としては、GaN基板の代わりに、n型導電性のSi基板、SiC基板、GaAs基板等を用いても良い。化合物半導体層22は、第1の実施形態において化合物半導体積層構造2を形成する場合と同様に、MOVPE法により、n-GaNエピタキシャル層を成長して形成する。n-GaNエピタキシャル層は所定の厚みとされ、n型不純物、例えばSiがドーピングされてn型とされており、その厚み及びドーピング濃度はGaN-SBDに求められる特性に応じて任意である。例えば、10μm程度の厚みで5×1016/cm3程度のドーピング濃度とされる。続いて、図5bに示すように、GaN基板21の裏面上にカソード電極23を形成する。詳細には、GaN基板21の裏面上に、例えば蒸着法により例えばTiを20nm程度の厚みに、例えばAlを200nm程度の厚みに順次形成する。そして、GaN基板21を550°C程度で熱処理することにより、GaN基板21と上記の積層膜とをオーミックコンタクトさせる。以上により、GaN基板21の裏面上にカソード電極23が形成される。化合物半導体層22の表面を保護するパッシベーション膜24を形成する。詳細には、化合物半導体層22の表面を覆うように、絶縁膜、ここでは単層のシリコン窒化膜SiN膜をプラズマCVD法により例えば100nm程度の厚みに堆積する。これにより、パッシベーション膜24が形成される。パッシベーション膜24は、単層のSiN膜の代わりに、単層のシリコン酸化膜SiO膜、単層のシリコン酸窒化膜SiON膜、又は単層のアルミニウム酸化膜AlN膜を形成しても良い。SiN膜、SiO膜、SiON膜及びAlN膜から選ばれたいずれか2層以上の積層膜に形成しても好適である。続いて、図6aに示すように、パッシベーション膜24をドライエッチングして薄化する。詳細には、先ず、化合物半導体層22の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、パッシベーション膜24の表面でアノード電極の形成予定位置電極形成予定位置に相当する部分を露出する開口20aを形成する。以上により、開口20aを有するレジストマスク20が形成される。このレジストマスク20を用いて、パッシベーション膜24の電極形成予定位置をパッシベーション膜24が所定の厚みとなるまでドライエッチングし、パッシベーション膜24を薄化する。パッシベーション膜24の薄化された部分を薄化部分24aとする。ドライエッチングは、フッ素を含有するエッチングガス、例えばSF6等のフッ素系ガスを含有するエッチングガスを用い、化合物半導体層22内にフッ素が導入されるエッチング条件で行う。薄化部分24aの厚みは、例えば4nm程度~50nm程度の範囲内の値とすることが望ましい。4nm程度より薄いと、ドライエッチングに起因して化合物半導体層22の結晶中で窒素抜けが生じる懸念がある。50nm程度よりも厚いと、化合物半導体層22中にエッチングガスの所期量のフッ素が導入されない懸念があり、また、引き続き行われるウェットエッチングで除去される薄化部分24aの量が多くなって所期のサイズの開口が困難となる。従って、薄化部分24aの厚みを4nm程度~50nm程度の範囲内の値とすることにより、化合物半導体層22の結晶中で窒素抜けを生ぜしめることなく、化合物半導体層22中に所期量のフッ素を導入できると共に、続くウェットエッチングで所期のサイズの開口を形成することが可能となる。化合物半導体層22でフッ素が導入された領域をフッ素導入領域25として例示する。本実施形態では、例えばICPのドライエッチングをバイアスパワー30W程度で行い、薄化部分24aを10nm程度の厚みに残す。なお、レジストマスク20の表面がフッ素系のドライエッチングによって疎水化する可能性がある。この場合には、ドライエッチングの後にレジストマスク20の表面を軽くアッシングする等して、続くウェットエッチングに備えてレジストマスク20の表面を親水化させることが好ましい。続いて、図6bに示すように、パッシベーション膜24の薄化部分24aにこれを貫通する開口24bを形成する。詳細には、引き続きレジストマスク20を用いて、パッシベーション膜24の薄化部分24aを化合物半導体層22の表面が露出するまでウェットエッチングする。これにより、薄化部24aを貫通する開口24bが形成される。ウェットエッチングには、エッチング液として例えばバッファードフッ酸を用いる。開口24bは、ウェットエッチングによりその側壁が順テーパ状に形成されるが、薄化部分24aの厚みが十分に薄いために所期の開口径となる。本実施形態では、パッシベーション膜24におけるアノード電極の形成予定位置に、薄化部分24aを薄く残す限度でドライエッチングした後、薄化部分24aをウェットエッチングして貫通口である開口24bを形成する。この2段階のエッチングを行うことにより、化合物半導体層22の結晶中で窒素抜けを生ぜしめることなく、化合物半導体層22中に所期量のフッ素を導入できると共に、所期のサイズの開口24bを形成することが可能となる。レジストマスク20は、アッシング処理又は所定の薬液を用いたウェット処理等により除去される。続いて、図6cに示すように、アノード電極26を形成する。詳細には、先ず、アノード電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストをパッシベーション膜24上に塗布し、パッシベーション膜24の開口24bの部分を露出させる各開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばPtを、例えば蒸着法により、パッシベーション膜24の開口24bの部分を露出させる開口内を含むレジストマスク上に300nm程度の厚みに堆積する。リフトオフ法により、レジストマスク及びその上に堆積したPtを除去する。以上により、開口24bを電極材料の一部で埋め込むように、パッシベーション膜24上にアノード電極26が形成される。しかる後、カソード電極23及びアノード電極26の電気的接続等の諸工程を経て、本実施形態によるGaN-SBDが形成される。以上説明したように、本実施形態によれば、化合物半導体層22上のパッシベーション膜24に所期の微細な開口24bを形成するも、リーク電流を抑止した信頼性の高い高耐圧のGaN-SBDを実現することができる。以上、縦型構造のGaN-SBDについて説明したが、横型構造のGaN-SBDに本実施形態を適用しても良い。横型のGaN-SBDであれば、基板が絶縁性、半絶縁性でも良く、サファイア基板を用いることもできる。第3の実施形態本実施形態では、第1の実施形態により作製されたAlGaN/GaNHEMTと、第2の実施形態により作製されたGaN-SBDいずれか一方、或いは双方を備えたPFCPowerFactorCorrection回路を開示する。図7は、第3の実施形態によるPFC回路を示す結線図である。PFC回路30は、スイッチ素子トランジスタ31と、ダイオード32と、チョークコイル33と、コンデンサ34,35と、ダイオードブリッジ36と、交流電源AC37とを備えて構成される。スイッチ素子31に、第1の実施形態により作製されたAlGaN/GaNHEMTが適用される。又は、ダイオード32に、第2の実施形態により作製されたGaN-SBDが適用される。或いは、スイッチ素子31には第1の実施形態により作製されたAlGaN/GaNHEMTが、ダイオード32には第2の実施形態により作製されたGaN-SBDがそれぞれ適用される。なお、ダイオードブリッジ36にも、第2の実施形態により作製されたGaN-SBDを適用するようにしても良い。PFC回路30では、スイッチ素子31のドレイン電極と、ダイオード32のアノード端子及びチョークコイル33の一端子とが接続される。スイッチ素子31のソース電極と、コンデンサ34の一端子及びコンデンサ35の一端子とが接続される。コンデンサ34の他端子とチョークコイル33の他端子とが接続される。コンデンサ35の他端子とダイオード32のカソード端子とが接続される。コンデンサ34の両端子間には、ダイオードブリッジ36を介してAC37が接続される。コンデンサ35の両端子間には、直流電源DCが接続される。本実施形態では、化合物半導体積層構造2上のパッシベーション膜6に所期の微細な開口6bを形成するも、リーク電流を抑止した信頼性の高い高耐圧のAlGaN/GaNHEMTをPFC回路30に適用する。また、化合物半導体層22上のパッシベーション膜24に所期の微細な開口24bを形成するも、リーク電流を抑止した信頼性の高い高耐圧のGaN-SBDをPFC回路30に適用する。これにより、信頼性の高いPFC回路30が実現する。第4の実施形態本実施形態では、第1の実施形態により作製されたAlGaN/GaNHEMTと、第2の実施形態により作製されたGaN-SBDいずれか一方、或いは双方を備えた電源装置を開示する。図8は、第4の実施形態による電源装置の概略構成を示す結線図である。本実施形態による電源装置は、高圧の一次側回路41及び低圧の二次側回路42と、一次側回路41と二次側回路42との間に配設されるトランス43とを備えて構成される。一次側回路41は、第3の実施形態によるPFC回路30と、PFC回路30のコンデンサ35の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路40とを有している。フルブリッジインバータ回路40は、複数ここでは4つのスイッチ素子44a,44b,44c,44dを備えて構成される。二次側回路42は、複数ここでは3つのスイッチ素子45a,45b,45cを備えて構成される。本実施形態では、一次側回路41を構成するPFC回路30のスイッチ素子31と、フルブリッジインバータ回路40のスイッチ素子44a,44b,44c,44dとが、第1の実施形態によるAlGaN/GaNHEMTとされている。又は、PFC回路30のダイオード32が第2の実施形態によるGaN-SBDとされ、フルブリッジインバータ回路40のスイッチ素子44a,44b,44c,44dが第1の実施形態によるAlGaN/GaNHEMTとされている。或いは、PFC回路30のスイッチ素子31と、フルブリッジインバータ回路40のスイッチ素子44a,44b,44c,44dとが、第1の実施形態によるAlGaN/GaNHEMTとされ、PFC回路30のダイオード32が第2の実施形態によるGaN-SBDとされている。一方、二次側回路42のスイッチ素子45a,45b,45cは、シリコンを用いた通常のMISFETとされている。本実施形態では、第3の実施形態によるPFC回路30を電源装置に適用する。これにより、信頼性の高い大電力の電源装置が実現する。第5の実施形態本実施形態では、第1の実施形態により作製されたAlGaN/GaNHEMTを備えた高周波増幅器を開示する。図9は、第5の実施形態による高周波増幅器の概略構成を示す結線図である。本実施形態による高周波増幅器は、ディジタルプレディストーション回路51と、ミキサー52a,52bと、パワーアンプ53とを備えて構成される。ディジタルプレディストーション回路51は、入力信号の非線形歪みを補償するものである。ミキサー52aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ53は、交流信号とミキシングされた入力信号を増幅するものであり、第1の実施形態によるAlGaN/GaNHEMTを有している。なお図9では、例えばスイッチの切り替えにより、出力側の信号をミキサー52bで交流信号とミキシングしてディジタルプレディストーション回路51に送出できる構成とされている。本実施形態では、化合物半導体積層構造2上のパッシベーション膜6に所期の微細な開口6bを形成するも、リーク電流を抑止した信頼性の高い高耐圧のAlGaN/GaNHEMTを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。他の実施形態第1、第3~第5の実施形態では、化合物半導体装置としてAlGaN/GaNHEMTを例示した。化合物半導体装置としては、AlGaN/GaNHEMT以外にも、以下のようなHEMTに適用できる。その他のHEMT例1本例では、化合物半導体装置として、InAlN/GaNHEMTを開示する。InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1、第3~第5の実施形態では、電子走行層がi-GaN、中間層がAlN、電子供給層がn-InAlN、キャップ層がn-GaNで形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。本例によれば、上述したAlGaN/GaNHEMTと同様に、化合物半導体積層構造上のパッシベーション膜に所期の微細な開口を形成するも、リーク電流を抑止した信頼性の高い高耐圧のInAlN/GaNHEMTが実現する。その他のHEMT例2本例では、化合物半導体装置として、InAlGaN/GaNHEMTを開示する。GaNとInAlGaNは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、第1、第3~第5の実施形態では、電子走行層がi-GaN、中間層がi-InAlGaN、電子供給層がn-InAlGaN、キャップ層がn-GaNで形成される。本例によれば、上述したAlGaN/GaNHEMTと同様に、化合物半導体積層構造上のパッシベーション膜に所期の微細な開口を形成するも、リーク電流を抑止した信頼性の高い高耐圧のInAlGaN/GaNHEMTが実現する。以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。付記1化合物半導体層上に絶縁膜を形成する工程と、前記絶縁膜の所定部位をドライエッチングにより薄化する工程と、前記絶縁膜の薄化された所定部位をウェットエッチングにより貫通する工程とを含むことを特徴とする化合物半導体装置の製造方法。付記2前記ドライエッチングは、フッ素を含有するエッチングガスを用いることを特徴とする付記1に記載の化合物半導体装置の製造方法。付記3前記ドライエッチングは、化合物半導体層内にフッ素が導入されるエッチング条件で行うことを特徴とする付記2に記載の化合物半導体装置の製造方法。付記4前記ドライエッチングは、前記絶縁膜の所定部位を4nm~50nmの範囲内の厚みに薄化することを特徴とする付記1~3のいずれか1項に記載の化合物半導体装置の製造方法。付記5前記絶縁膜は、シリコン窒化物、シリコン酸化物、シリコン酸窒化物及びアルミニウム酸化物から選ばれた1種の単層膜、或いはいずれか2層以上の積層膜であることを特徴とする付記1~4のいずれか1項に記載の化合物半導体装置の製造方法。付記6前記絶縁膜の貫通した所定部位に電極を形成する工程を更に含むことを特徴とする付記1~5のいずれか1項に記載の化合物半導体装置の製造方法。付記7前記電極は、ゲート電極であることを特徴とする付記6に記載の化合物半導体装置の製造方法。付記8前記電極は、アノード電極であることを特徴とする付記6に記載の化合物半導体装置の製造方法。付記9化合物半導体層と、前記化合物半導体層上に形成され、貫通口を有する絶縁膜と、前記貫通口に形成された電極とを含み、前記化合物半導体層は、前記電極下の部位にフッ素を含有するフッ素含有領域を有することを特徴とする化合物半導体装置。付記10前記絶縁膜は、シリコン窒化物、シリコン酸化物、シリコン酸窒化物及びアルミニウム酸化物から選ばれた1種の単層膜、或いはいずれか2層以上の積層膜であることを特徴とする付記9に記載の化合物半導体装置。付記11前記電極は、ゲート電極であることを特徴とする付記9又は10に記載の化合物半導体装置。付記12前記電極は、アノード電極であることを特徴とする付記9又は10に記載の化合物半導体装置。付記13変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、前記高圧回路はトランジスタ及びダイオードを有しており、前記トランジスタ又は前記ダイオードの少なくとも一方は、化合物半導体層と、前記化合物半導体層上に形成され、貫通口を有する絶縁膜と、前記貫通口に形成された電極とを含み、前記化合物半導体層は、前記電極下の部位にフッ素を含有するフッ素含有領域を有することを特徴とする電源回路。付記14入力した高周波電圧を増幅して出力する高周波増幅器であって、トランジスタを有しており、前記トランジスタは、化合物半導体層と、前記化合物半導体層上に形成され、貫通口を有する絶縁膜と、前記貫通口に形成された電極とを含み、前記化合物半導体層は、前記電極下の部位にフッ素を含有するフッ素含有領域を有することを特徴とする高周波増幅器。"