半導体発光素子を選別する方法であって、順方向に係る静電放電試験のための第1~第nの試験電圧V1~Vnにおいて前記静電放電試験を複数の半導体発光素子の一部からなる第1のグループのうちの複数の半導体発光素子に行って、前記第1~第nの試験電圧V1~Vnにそれぞれ対応した第1~第nの半導体発光素子劣化数と、前記第1~第nの半導体発光素子劣化数の累積劣化分布における飽和ESD電圧とを求める工程と、該飽和ESD電圧におけるパルス光出力波形を模擬できる模擬電気信号の生成条件を決定する工程と、前記複数の半導体発光素子の残りからなる第2のグループのうちの半導体発光素子に前記生成条件に基づく電気信号を印加した後に、該半導体発光素子の電気特性を測定して該電気特性の劣化の有無を調べる工程と、該電気特性の有無を調べた後に良品の半導体発光素子を選別して、特性劣化した半導体発光素子を分離する工程と、を備える、半導体発光素子を選別する方法。該電気特性の有無を調べる前記工程では、前記第2のグループのうちの半導体発光素子の逆方向I-V特性電圧Vr1を測定し、前記逆方向I-V特性電圧を測定した後に、前記第2のグループのうちの前記半導体発光素子に前記電気信号を印加し、前記電気信号を印加した後に、前記第2のグループのうちの半導体発光素子の逆方向I-V特性電圧Vr2を測定し、前記逆方向I-V特性電圧Vr1と前記逆方向I-V特性電圧Vr2との比較から、前記第2のグループのうちの半導体発光素子の素子劣化の有無を判定する、請求項1に記載された半導体発光素子を選別する方法。前記パルス光出力波形は、前記静電放電試験において測定される、請求項1又は請求項2に記載された半導体発光素子を選別する方法。前記飽和ESD電圧以上の試験電圧における電圧印加では、前記累積劣化分布は増加しない、請求項1~請求項3のいずれか一項に記載された半導体発光素子を選別する方法。前記飽和ESD電圧以下の第1~第mの試験電圧における第1~第mのレーザダイオード劣化数と前記第1~第mの試験電圧との関係は、一次式で表される第1の近似式で近似され、前記飽和ESD電圧以上の第m1~第nの試験電圧における第m1~第nのレーザダイオード劣化数と前記第m1~第nの試験電圧との関係は、一次式で表される第2の近似式で近似され、前記第1の近似式の傾きは前記第2の近似式の傾きより大きい、請求項1~請求項4のいずれか一項に記載された半導体発光素子を選別する方法。前記模擬電気信号は電流パルスであり、前記生成条件は、パルス幅及びパルス電流を含む、請求項1~請求項5のいずれか一項に記載された半導体発光素子を選別する方法。前記模擬電気信号は方形波を含む、請求項1~請求項6のいずれか一項に記載された半導体発光素子を選別する方法。前記模擬電気信号は、繰り返しのパルス列を含む、請求項1~請求項7のいずれか一項に記載された半導体発光素子を選別する方法。前記繰り返しの周波数は1kHz以下である、請求項8に記載された半導体発光素子を選別する方法。前記半導体発光素子は、個々の半導体素子のチップの形態を有する、請求項1~請求項9のいずれか一項に記載された半導体発光素子を選別する方法。前記半導体発光素子は、半導体バーの形態を有する、請求項1~請求項9のいずれか一項に記載された半導体発光素子を選別する方法。半導体発光素子を作製する方法であって、複数の半導体発光素子を作製する工程と、順方向に係る静電放電試験のための第1~第nの試験電圧V1~Vnにおいて前記静電放電試験を前記複数の半導体発光素子の一部からなる第1のグループのうちの複数の半導体発光素子に行って、第1~第nの半導体発光素子劣化数と、前記第1~第nの半導体発光素子劣化数の累積劣化分布から飽和ESD電圧と、該飽和ESD電圧におけるパルス光出力波形とを求める工程と、前記パルス光出力波形を模擬できる模擬電気信号の生成条件を決定する工程と、前記複数の半導体発光素子の残りからなる第2のグループのうちの半導体発光素子に前記生成条件に基づく電気信号を印加した後に、該半導体発光素子の電気特性を測定して該電気特性の有無を調べる工程と、を備える、半導体発光素子を作製する方法。該電気特性の有無を調べた後に、特性劣化した半導体発光素子を除いて良品の半導体発光素子を得る工程と、良品の半導体発光素子を組み立てる工程と、を更に備える、請求項11に記載された半導体発光素子を作製する方法。半導体レーザといった半導体発光素子に関する静電放電ESDには、半導体レーザ内の発光に係るpn接合への順方向電圧の印加に係る順方向ESDと、該pn接合への逆方向電圧の印加に係る逆方向ESDとがある。発明者の知見によれば、ESDの耐性に関しては、放電の極性により劣化機構が異なっている。半導体レーザの順方向ESD試験において、例えばゼロボルトより大きな電圧をキャパシタに充電した後に、この充電電荷を所定の抵抗を介して半導体レーザへ放電する。半導体レーザへの放電の後に測定した半導体レーザ特性が劣化しているとき、ESDによる劣化が該半導体レーザに生じたことになる。キャパシタへの充電電圧を段階的に徐々に大きくして、例えば1500ボルト程度までの充電電圧を試験に用いる。発明者は、順方向ESD試験において、ESD試験における累積劣化率が、充電電圧のある値付近で飽和する傾向になることを見出している。あるESD試験では、累積劣化率の飽和に係る電圧は、例えば600ボルトから700ボルトである。発明者は、累積劣化率の飽和について検討した結果、以下のような発明を成すに至った。本発明は、このような事情を鑑みて為されたものであり、順方向ESDに関して低い耐性を示す半導体発光素子を選別する方法を提供することを目的とし、また、順方向ESDに関して改善された耐性を有する半導体発光素子を作製する方法を提供することを目的とする。本発明は、低い順方向の静電放電耐圧の半導体発光素子を選別する方法に係る。この方法は、a順方向に係る静電放電試験のための第1~第nの試験電圧V1~Vnにおいて前記静電放電試験を複数の半導体発光素子の一部からなる第1のグループ内の複数の半導体発光素子に行って、前記第1~第nの試験電圧V1~Vnにそれぞれ対応した第1~第nの半導体発光素子劣化数と、前記第1~第nの半導体発光素子劣化数の累積劣化分布における飽和ESD電圧とを求める工程と、b該飽和ESD電圧におけるパルス光出力波形を模擬できる模擬電気信号の生成条件を決定する工程と、c前記複数の半導体発光素子の残りからなる第2のグループ内の半導体発光素子に前記生成条件に基づく電気信号を印加した後に、該半導体発光素子の電気特性を測定して該電気特性の劣化の有無を調べる工程と、d該電気特性の有無を調べた後に、特性劣化した半導体発光素子を除くことによって良品の半導体発光素子を選別する工程とを備える。本発明は、改善された順方向の静電放電耐圧を有する半導体発光素子を作製する方法に係る。この方法は、a複数の半導体発光素子を作製する工程と、b順方向に係る静電放電試験のための第1~第nの試験電圧V1~Vnにおいて前記静電放電試験を前記複数の半導体発光素子の一部からなる第1のグループ内の複数の半導体発光素子に行って、第1~第nの半導体発光素子劣化数と、前記第1~第nの半導体発光素子劣化数の累積劣化分布から飽和ESD電圧と、該飽和ESD電圧におけるパルス光出力波形とを求める工程と、c前記パルス光出力波形を模擬できる模擬電気信号の生成条件を決定する工程と、d前記複数の半導体発光素子の残りからなる第2のグループ内の半導体発光素子に前記生成条件に基づく電気信号を印加した後に、該半導体発光素子の電気特性を測定して該電気特性の有無を調べる工程とを備える。また、本発明に係る作製方法は、該電気特性の有無を調べた後に、特性劣化した半導体発光素子を除くために良品の半導体発光素子を得る工程と、良品の半導体発光素子を組み立てる工程とを更に備えることができる。上記の発明に係る方法によれば、半導体発光素子は、電荷の注入により光を発生可能な半導体構造を含み、この半導体発光素子に、ESDに係る放電電荷が注入されるとき、該半導体発光素子は、注入電荷に応じた光を発生する。この注入電荷は、静電的に蓄積された電荷の放電であるので、通常動作の際と異なりピーク電荷量や電荷の時間変化の点で制御されていない。これ故に、ESDにより発生される光は、半導体発光素子に破壊的なダメージを生じさせることがある。一方で、半導体発光素子は、未だ、製品の品質を保証するための検査を受けていないので、半導体発光素子内の光の伝搬に伴って劣化するような欠陥を含んでいる可能性がある。このような半導体発光素子に、飽和ESD電圧におけるパルス光出力波形を模擬できる模擬電気信号の生成条件に基づく電気信号を印加する。生成条件に基づく電気信号は、半導体発光素子にESDが加わったときに半導体発光素子に生成される光パルスを模擬的に再現する。これ故に、生成された模擬的な光パルスは、破壊しやすい欠陥にダメージを与えて、半導体発光素子に特性変化を引き起こせる。模擬的な光パルスの印加の後に、素子特性変化の有無を調べるための電気特性測定を該半導体発光素子に行う。これによって、順方向ESDに関して低い耐性を示す半導体発光素子を選別できる。本発明に係る方法においては、該電気特性の有無を調べる前記工程では、前記第2のグループ内の半導体発光素子の逆方向I-V特性電圧Vr1を測定し;前記逆方向I-V特性電圧Vrを測定した後に、前記第2のグループ内の前記半導体発光素子に前記電気信号を印加し;前記電気信号を印加した後に、前記第2のグループ内の半導体発光素子の逆方向I-V特性電圧Vr2を測定し;前記逆方向I-V特性電圧Vr1と前記逆方向I-V特性電圧Vr2との比較から、前記第2のグループ内の半導体発光素子の素子劣化の有無を判定することが好ましい。この方法によれば、半導体発光素子の逆方向I-V特性電圧に基づき、素子劣化の有無を判定できる。本発明に係る方法では、前記パルス光出力波形は、前記静電放電試験において測定されることが好ましい。この方法によれば、静電放電試験の際に測定されたパルス光出力波形を利用して、模擬電気信号の生成条件を決定するので、模擬電気信号の模擬性を高められる。また、本発明に係る方法では、前記パルス光出力波形は、前記静電放電試験において前記第1~第nの試験電圧V1~Vnの印加毎に測定されることが好ましい。この方法によれば、飽和ESD電圧の正確性及び模擬電気信号の模擬性を高められる。本発明に係る方法では、前記飽和ESD電圧以上の試験電圧における電圧印加では前記累積劣化分布は増加しないものとして、飽和ESD電圧を規定してもよい。或いは、本発明に係る方法では、前記飽和ESD電圧以下の第1~第mの試験電圧における第1~第mのレーザダイオード劣化数と前記第1~第mの試験電圧との関係は、一次式で表される第1の近似式で近似され、前記飽和ESD電圧以上の第m1~第nの試験電圧における第m1~第nのレーザダイオード劣化数と前記第m1~第nの試験電圧との関係は、一次式で表される第2の近似式で近似され、前記第1の近似式の傾きは前記第2の近似式の傾きより大きいものとして、飽和ESD電圧を規定してもよい。本発明に係る方法では、前記模擬電気信号は電流パルスであり、前記生成条件は、パルス幅及びパルス電流を含むことができる。この方法によれば、パルス幅及びパルス電流は制御しやすいので、模擬電気信号を再現性よく生成できる。本発明に係る方法では、前記模擬電気信号は方形波を含むことができる。この方法では、模擬電気信号の生成が容易になる。本発明に係る方法では、前記模擬電気信号は、繰り返しのパルス列を含むことができる。この方法によれば、繰り返しにより、適切なストレス量を調整して、スクリーニングを行うことができる。本発明に係る方法では、前記繰り返しの周波数は1kHz以下であることがよい。この方法によれば、パルスの繰り返し印加に伴う発熱の影響を低減できる。本発明に係る方法では、前記半導体発光素子は個々の半導体素子のチップの形態を有することができる。或いは、本発明に係る方法では、前記半導体発光素子は、半導体バーの形態を有することができる。本発明によれば、順方向ESDに関して低い耐性を示す半導体発光素子を選別する方法が提供される。また、本発明によれば、順方向ESDに関して改善された耐性を有する半導体発光素子を作製する方法が提供される。引き続いて、添付図面を参照しながら、本発明の半導体発光素子を選別する方法、及び半導体発光素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。図1、図2、図3及び図4は、本実施の形態に係る半導体発光素子を選別する方法、及び半導体発光素子を作製する方法における主要な工程を模式的に示す図面である。まず、複数の半導体発光素子を作製する。図1のa部に示されるように、半導体基板11を準備する。半導体基板11としては、例えばIII-V化合物半導体基板を用いることができ、このIII-V化合物半導体は例えばInP、GaAs等である。III-V化合物半導体層を含む半導体積層13を半導体基板11の主面11a上に形成する。半導体積層13は、メサ構造や半導体リッジ構造を含むことができる。半導体積層13上には保護膜15が形成されており、半導体積層13及び保護膜15上には電極17が形成される。電極17は保護膜15の開口を介して半導体積層13に接触を成す。半導体基板11の裏面11b上には別の電極19が形成される。これらの工程により、半導体発光素子のための基板生産物SPを作製する。半導体発光素子としては、例えば半導体レーザが例示される。引き続く説明では、半導体レーザについて説明する。図1のb部に示されるように、基板生産物SPからレーザバーLDBを作製する。レーザバーLDBは、2つの劈開面21a、21bを含む。レーザバーLDBは、一方向に配列された半導体レーザのための構造を含む区画を有する。図1のc部に示されるように、レーザバーLDBの劈開面21a、21b上に、それぞれ、誘電体多層膜23a、23bを形成する。この工程により、レーザバー生産物SPBが作製される。図1のd部に示されるように、レーザバー生産物SPBを分離して、個々の半導体レーザLDV1、LDV2、LVD3LDVx-1、LDVxを作製するxは自然数。図2のa部に示されるように、半導体レーザ以下半導体レーザLDとして参照するを2つのグループG1、G2に分ける。グループG1のうちの半導体レーザLDは、静電放電試験のために使用される。この静電放電試験の結果として規定される模擬的な電気信号を用いた模擬的な静電放電試験により、グループG2内の半導体レーザLDは選別される。次いで、グループG2に適用される模擬的な静電放電試験のための電気信号の生成条件を決定する。この決定は、例えば以下のように行われる。図2のb部を参照すると、試験装置25が示されている。試験装置25は、充電用の電源27と、放電電荷を蓄積するキャパシタ29、放電時定数を規定する抵抗31、半導体レーザLDからの発光を測定するOEコンバータ33、及び半導体レーザLDの電気的特性を測定する測定器35を含む。スイッチS1は、キャパシタ29への充電及び放電を切り替える。スイッチS2は、静電放電試験のセッティングと電気特性測定のセッティングとを切り替える。キャパシタ29のキャパシタンスは例えば100ピコファラッドであり、抵抗31の抵抗値は例えば1キロオームである。グループG1内の半導体レーザLDを試験装置25に配置する。必要な場合には、図2のb部に示されるように、スイッチS1を切り替えて、半導体レーザLDをキャパシタ29から切り離すと共に、半導体レーザLDを測定器35に接続して、電気特性測定のセッティングのための配置にスイッチS2がセットされる。このセッティングで、半導体レーザLDの特性例えば、逆方向の電気特性を測定してもよい。その測定値を初期値として記録する。図2のc部に示されるように、スイッチS1を切り替えて、充電用電源27を用いて静電放電試験のための電圧までキャパシタ29を充電する。充電電圧は例えば100ボルト、200ボルト、300ボルト、400ボルト、500ボルト、600ボルト、700ボルト、1000ボルト、1500ボルトといった値の電圧である。図2のd部に示されるように、半導体レーザLDにキャパシタ29の電荷を放電するためにスイッチS2を切り替えた後に、スイッチS1を切り替えて、キャパシタ29に充電された静電放電試験用電荷を半導体レーザLDに放電する。図2のe部に示されるように、グループG1内の半導体レーザLDを試験装置25に配置する。スイッチS1を切り替えて、半導体レーザLDをキャパシタ29から切り離すと共に、半導体レーザLDを測定器35に接続する。これによって、電気特性測定のセッティングのための配置にスイッチS2がセットされる。このセッティングで、半導体レーザLDの特性例えば、逆方向の電気特性を測定する。その測定値を第1試験値として記録する。引き続き、図2のc部に示されるように、スイッチS1を切り替えて、次の充電電圧にセットした充電用電源27を用いて静電放電試験のための電圧までキャパシタ29を充電する。この後に、ESD試験用電荷を半導体レーザLDに放電する。半導体レーザLDの逆方向の電気特性を測定する。その測定値を次の試験値として記録する。半導体レーザLDの劣化の有無は、逆方向の電気的特性の値例えば、逆方向のリーク電流の値で判断する。所望の充電電圧になるまで、キャパシタ29への充電、半導体レーザLDへの放電、及び半導体レーザLDの逆方向電気特性の測定を繰り返す。順方向に係る静電放電試験のための第1~第nの試験電圧V1~Vnにおいて静電放電試験を複数の半導体レーザLDに行って、第1~第nの試験電圧V1~Vnにおける第1~第nの半導体発光素子劣化数を求める。第1~第nの半導体発光素子劣化数は第1~第nの試験電圧V1~Vnにそれぞれ対応する。第1~第nの試験電圧V1~Vnと第1~第nの半導体発光素子劣化数とを用いてESD試験の累積劣化分布を作成できる。図3のa部は、ESD試験電圧と半導体レーザ劣化数とを用いて作成したESD試験の累積劣化分布を示す。この例では、累積劣化分布は、9枚のウエハから215個の半導体レーザLDに対して行ったESD試験から作成される。この累積劣化分布においては、試験電圧として、100ボルト、200ボルト、300ボルト、400ボルト、500ボルト、600ボルト、700ボルト、1000ボルト、1500ボルトにおける半導体レーザ劣化数が記載されている。また、必要な場合には、パルス光出力波形は、ESD試験において測定されることが好ましい。ESD試験の際に測定されたパルス光出力波形を利用して、模擬電気信号の生成条件を決定するので、模擬電気信号の模擬性を高められる。例えば、ESD試験に際して、第1~第nの試験電圧V1~Vnにおいて試験中の半導体レーザからのパルス光の出力波形パルス光出力波形を測定することができる。図3のb部は、ESD試験におけるパルス光出力波形を示す。パルス光出力波形は、図2のb部において示されたOEコンバータ33を用いて測定される。図3のb部は、試験電圧100ボルト、200ボルト、300ボルト、400ボルト、500ボルト、600ボルト、700ボルト、1000ボルト、1500ボルトにおけるパルス光出力波形を重ねて示す。上記のように、パルス光出力波形がESD試験において第1~第nの試験電圧V1~Vnの印加毎に測定されるとき、後の工程で決定される飽和ESD電圧の正確性及び模擬電気信号の模擬性を高められる。パルス光出力波形のパルス幅は、例えば200nm~300nm程度の値である。図3のb部における破線は、パルスピーク値の包絡線を示す。累積劣化分布から飽和ESD電圧VSATを求める。この飽和ESD電圧以上の試験電圧における電圧印加では、累積劣化分布は増加しないものとして、飽和ESD電圧を規定することができる。図3のa部に示された累積劣化分布に基づくとき、飽和ESD電圧VSATは例えば600ボルトである。可能であるならば、図3のb部に示されたパルス光出力波形から飽和ESD電圧を求めてもよい。なお、パルス光出力波形は、飽和ESD電圧の決定の後に、この飽和ESD電圧においてパルス光出力波形を測定してもよい。ESD試験において劣化した半導体レーザLDを調査した結果、累積劣化率が飽和する。劣化した半導体レーザLDでは、その劣化メカニズムは、レーザ端面の活性層における光吸収によるものである。図3のb部に示されるように、ESD試験時の半導体レーザLDからの光出力波形を観察するとき、累積劣化分布と同様に、光出力のピーク値は、ある印加電圧付近で飽和する傾向が見られる。光出力のピーク値の傾向は、ESD試験における累積劣化率曲線の飽和傾向と対応する。光出力のピーク値の飽和の傾向は500ボルトから600ボルト付近で生じる。図3のa部に示された累積劣化曲線を用いた例では、第1~第mの試験電圧例えば100ボルト、200ボルト、300ボルト、400ボルト、500ボルトにおける第1~第mのレーザダイオード劣化数と第1~第mの試験電圧との関係を、一次式で表される第1の近似式で近似することができる。第1~第mの試験電圧は飽和ESD電圧以下である。また、第m1~第nの試験電圧600ボルト、700ボルト、1000ボルト、1500ボルトにおける第m1~第nのレーザダイオード劣化数と第m1~第nの試験電圧との関係を、一次式で表される第2の近似式で近似することができる。第m1~第nの試験電圧は飽和ESD電圧以上である。第1の近似式の傾きは第2の近似式の傾きより大きく、これらの近似式から飽和ESD電圧を規定してもよい。例えば、これらの近似式の交点として飽和ESD電圧を規定することができる。第1~第mの試験電圧は飽和ESD電圧VSAT以下の値であり、第m1~第nの試験電圧は飽和ESD電圧VSAT以上の値である。また、ある電圧を境にして、低い試験電圧を含む電圧領域において累積劣化数の変化を試験電圧の一次式で近似でき、高い試験電圧を含む電圧領域において累積劣化数の変化を試験電圧の別の一次式で近似できる。このとき、上記のある電圧を飽和ESD電圧として用いることができる。必要な場合には、決定された飽和ESD電圧におけるパルス光出力波形を求める。この後に、パルス光出力波形を模擬できる模擬電気信号の生成条件を決定する。この条件の決定は、例えば以下のように行われる。図4のa部を参照すると、模擬電気信号の生成条件を決定するための装置を示す。ESD試験に用いたものとは別の半導体レーザLDにパルス生成器39を接続すると共に、パルス生成器39のパルスP0に応答した該半導体レーザLDからの発光をOEコンバータ41で受ける。OEコンバータ41は、模擬電気信号の候補となるパルス信号EP0を生成する。模擬電気信号は電流パルスであることができる。決定された生成条件は、パルス幅の条件及びパルス電流値の条件を含むことができる。パルス幅及びパルス電流の値は制御しやすいので、模擬電気信号を再現性よく生成できる。また、模擬電気信号は方形波を含むことができる。方形波の使用は、模擬電気信号の生成を容易にする。さらに、模擬電気信号は、繰り返しのパルス列を含むことができる。パルスの繰り返し数の調整により、適切なストレス量を調整して、スクリーニングを行うことができる。この繰り返しの周波数は1kHz以下であるとき、パルスの繰り返し印加に伴う発熱の影響を低減できる。半導体レーザの残りからなる第2のグループG2内の半導体レーザLDに生成条件に基づく電気信号を印加する。この後に、該半導体レーザの電気特性を測定して該電気特性劣化の有無を調べる。このために、図4のb部を参照すると、模擬ESD試験のための接続が示される。パルス生成器39は、模擬電気信号の生成条件を用いて模擬ESD試験のための電気信号を生成する。半導体レーザLDは、スイッチS3を介してパルス生成器39に接続される。また、半導体レーザLDは、スイッチS4を介して半導体レーザLDの電気的特性を測定する測定器41に接続される。半導体レーザLDへのスイッチS3やS4の接続は、排他的である。模擬ESD試験の工程においては、決定された生成条件を用いた模擬パルスの印加の後に電気特性の有無を調べる。まず、図4のc部に示されるように、測定器41を用いて、半導体レーザLDの逆方向I-V特性電圧Vr1を測定する。この値を初期値として記録することができる。例えば逆方向I-V特性電圧Vr1の耐圧は、例えば電流10μAにおける電圧値で規定できる。図4のd部に示されるように、逆方向I-V特性電圧を測定した後に、模擬ESD試験のための電気信号をパルス生成器39を用いて半導体レーザLDに印加する。図4のe部に示されるように、模擬ESD試験のための電気信号を印加した後に、測定器41を用いて、半導体レーザの逆方向I-V特性電圧Vr2を測定する。この値を試験値として記録することができる。逆方向I-V特性電圧Vr1と逆方向I-V特性電圧Vr2との比較から、半導体レーザの素子劣化の有無を判定する。半導体レーザLDの逆方向I-V特性電圧に基づき、素子劣化の有無を判定できる。比較の判断としては、例えば逆方向の耐圧が0.5ボルト以上変化したしたとき、半導体レーザLDが劣化したと判断する。逆方向の耐圧は、例えば電流10μAにおける電圧値で規定できる。上記方法によれば、半導体レーザLDは、電荷の注入により光を発生可能な半導体構造を含み、この半導体レーザLDに、ESDに係る放電電荷が注入されるとき、該半導体レーザLDは、注入電荷に応じた光を発生する。この注入電荷は、静電的に蓄積された電荷の放電であるので、通常動作の際と異なり量や強さの点で制御されていない。これ故に、ESDにより発生される光は、半導体レーザLDに破壊的なダメージを生じさせることがある。一方で、半導体レーザLDは、未だ、製品の品質を保証するための検査を受けていないので、半導体レーザLD内の光の伝搬に伴って劣化するような欠陥を含んでいる可能性がある。このような半導体レーザLDに、飽和ESD電圧におけるパルス光出力波形を模擬できる模擬電気信号の生成条件に基づく電気信号を印加する。生成条件に基づく電気信号は、半導体レーザLDに静電放電ESDが加わったときに半導体レーザに生成される光パルスを模擬的に再現する。これ故に、生成された模擬的な光パルスは、破壊しやすい欠陥にダメージを与えて、半導体レーザLDに特性変化を引き起こせる。模擬的な光パルスの印加の後に、この特性変化の有無を調べるための電気特性測定を半導体レーザに行う。これによって、順方向ESDに関して低い耐性を示す半導体レーザの選別を行うことができる。改善された順方向静電放電耐圧を有する半導体レーザを作製する方法では、模擬ESD試験を行った半導体レーザLDに関して電気特性の有無を調べた後に、特性劣化した半導体レーザLDを分離して良品の半導体レーザLDを選別することができる。そして、このように得られた良品の半導体発光素子を組み立てることができる。上記の方法では、個々の半導体レーザといった半導体素子がチップの形態を有する半導体発光素子に適用することを説明したが、半導体レーザといった半導体素子がレーザバーといった半導体バーの形態を有するようにしてもよい。発明者は、光出力飽和点に対応する飽和ESD電圧を累積劣化分布に示す特性を有する半導体レーザについて、低いESD試験電圧で特性劣化する半導体レーザを選別する方法を検討してきた。既に説明したように、特性劣化がレーザ端面活性層での光吸収によるものなので、光を発生させることで低いESD耐圧の生産物を選別できると考えられる。ところが、発熱の影響が被試験品に加わると、ESD劣化と異なるメカニズムの劣化の影響が混在することになる。このために、半導体レーザに光を発生させるために印加する電流又は電圧は、連続的な印加ではなくパルス印加であることが望ましい。発明者は、半導体レーザにパルス信号を印加することによるESD試験のための実験を行う。この実験により、低いESD耐圧を示す半導体レーザ生産物を選別できることを確認できる。飽和ESD電圧におけるパルス光出力波形を模擬できる模擬電気信号の印加により特性劣化を示した半導体レーザを観察したところ、模擬電気信号の印加による劣化メカニズムが実際のESD試験における劣化メカニズムと同等であることをエレクトロルミネッセンスEL分析等を用いて確認できる。模擬電気信号の印加によりパルスで光を発生させて、低いESD耐圧の生産物を選別するとき、既に説明したように、半導体レーザにおいて発生される光出力の飽和に関して、模擬電気信号の印加によるパルス印加試験が実際のESD試験とで同等であることが求められる。発明者の実験によれば、模擬電気信号の印加によるパルス印加においてI-L曲線における光出力飽和点がESD試験における光出力飽和より低いとき、ESDで劣化する半導体レーザ個体を完全に省くことができない可能性がある。一方で、模擬電気信号の印加によるパルス印加においてI-L曲線における光出力飽和点がESD試験における光出力飽和より高いとき、ESDで劣化しない半導体レーザ個体の少なくとも一部を模擬電気信号の印加によりスクリーニングすることになる可能性がある。したがって、模擬電気信号の印加によるパルス印加においてI-L曲線における光出力飽和点がESD試験における光出力飽和とほぼ等しくすることが大切である。このために、模擬電気信号のパルス幅、デューティ等を決定する工程を行うことが重要になる。このためには、ESD試験時の飽和光出力を評価し、これと同等になるように模擬電気信号のパルス生成条件を設定する。パルス生成条件としては、パルス幅、パルスデューティ、ステージ温度等を用いることができるが、これに限定されるものではない。この生成条件を用いてパルス印加による模擬ESD試験を半導体レーザに行って、低いESD耐圧の半導体レーザ生産物の選別を行う。これらの模擬パルス印加の試験は、半導体レーザのチップや半導体レーザのバーなど、実装費用がかさまない実装前の生産物に対して行われる。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。