"AC入力電源と、整流ブリッジ部と、第一のブーストコンバータと第二のブーストコンバータと、前記第一のブーストコンバータまたは前記第二のブーストコンバータをパルス駆動するパルス生成部とを備え、前記AC電源の入力に対応して前記第一のブーストコンバータと前記第二のブーストコンバータとを選択的に駆動し、前記整流ブリッジ部を構成する四つの回路素子のうち、前記第一または第二のブーストコンバータからの帰還電流が流れる二つの回路素子の少なくともいずれか一方は、帰還タイミングに合わせて導通するMOSFETで構成されることを特徴とするセミブリッジレス力率改善回路。請求項1に記載のセミブリッジレス力率改善回路において、前記AC入力電源がプラス側である場合には前記第一のブーストコンバータをパルス駆動し前記第二のブーストコンバータはパルス駆動せず、前記AC入力電源がマイナス側である場合には前記第一のブーストコンバータをパルス駆動せず前記第二のブーストコンバータをパルス駆動することを特徴とするセミブリッジレス力率改善回路。請求項1または請求項2に記載のセミブリッジレス力率改善回路において、前記第一のブーストコンバータが備えるインダクタと前記第二のブーストコンバータが備えるインダクタとが、共通のコアを備えることを特徴とするセミブリッジレス力率改善回路。請求項3に記載のセミブリッジレス力率改善回路において、前記第一のブーストコンバータが備えるインダクタは、トランスの一次側または二次側の任意の一方であり、前記第二のブーストコンバータが備えるインダクタは、前記トランスの他方の側であることを特徴とするセミブリッジレス力率改善回路。請求項4に記載のセミブリッジレス力率改善回路において、前記トランスの一次側のインダクタンスと前記トランスの二次側のインダクタンスとが同一であることを特徴とするセミブリッジレス力率改善回路。請求項1乃至請求項5のいずれか一項に記載のセミブリッジレス力率改善回路において、前記MOSFETは、前記AC入力電源の周波数に同期してオンオフし、前記AC入力電源が正の場合と負の場合とで異なるスイッチング状態であることを特徴とするセミブリッジレス力率改善回路。請求項1乃至請求項6のいずれか一項に記載のセミブリッジレス力率改善回路において、前記整流ブリッジ部を構成する四つの回路素子のうち、前記第一または第二のブーストコンバータからの帰還電流が流れる二つの回路素子は、帰還タイミングに合わせて導通する二つのMOSFETで構成され、前記二つのMOSFETは各々、前記AC入力電源の周波数に同期してオンオフし、前記AC入力電源が正の場合と負の場合とで異なるスイッチング状態であり、かつ、互いにオンオフ状態が異なることを特徴とするセミブリッジレス力率改善回路。請求項1乃至請求項7のいずれか一項に記載のセミブリッジレス力率改善回路において、前記第一のブーストコンバータのスイッチング素子または前記第二のブーストコンバータのスイッチング素子のいずれか一方に、前記パルス生成部で生成されたパルス信号を、前記AC入力電源の入力波形のゼロクロスごとに選択的に切り換えて入力する切り換え部を備えることを特徴とするセミブリッジレス力率改善回路。請求項1乃至請求項8のいずれか一項に記載のセミブリッジレス力率改善回路において、整流ブリッジ部は、前記第一のブーストコンバータの駆動に対応して電流が流れる第一のダイオードと、前記第二のブーストコンバータの駆動に対応して電流が流れる第二のダイオードとを備えることを特徴とするセミブリッジレス力率改善回路。AC入力電源と、整流ブリッジ部と、第一のブーストコンバータと第二のブーストコンバータと、前記第一のブーストコンバータまたは前記第二のブーストコンバータをパルス駆動するパルス生成部とを備えるセミブリッジレス力率改善回路の駆動方法において、前記AC電源の入力正負に対応して前記第一のブーストコンバータと前記第二のブーストコンバータとを選択的かつ交互にパルス駆動する工程を有し、前記整流ブリッジ部を構成する四つの回路素子のうち、前記第一または第二のブーストコンバータからの帰還電流が流れる二つの回路素子の少なくともいずれか一方は、MOSFETで構成されることを特徴とするセミブリッジレス力率改善回路の駆動方法。請求項10に記載のセミブリッジレス力率改善回路の駆動方法において、前記AC入力電源がプラス側である場合に、前記第一のブーストコンバータをパルス駆動し前記第二のブーストコンバータはパルス駆動しない工程と、前記AC入力電源がマイナス側である場合に、前記第一のブーストコンバータをパルス駆動せず前記第二のブーストコンバータをパルス駆動する工程とを有することを特徴とするセミブリッジレス力率改善回路の駆動方法。請求項10または請求項11に記載のセミブリッジレス力率改善回路の駆動方法において、前記第一のブーストコンバータが備えるインダクタと前記第二のブーストコンバータが備えるインダクタとが共通のコアを備え、前記第一のブーストコンバータが備えるインダクタは、トランスの一次側または二次側の任意の一方であり、前記第二のブーストコンバータが備えるインダクタは、前記トランスの他方の側であって前記共通のコアを、前記AC電源の入力正負に拘わらず、常に駆動する工程を有することを特徴とするセミブリッジレス力率改善回路の駆動方法。請求項10乃至請求項12のいずれか一項に記載のセミブリッジレス力率改善回路の駆動方法において、前記整流ブリッジ部を構成する四つの回路素子のうち、前記第一または第二のブーストコンバータからの帰還電流が流れる二つの回路素子は、帰還タイミングに合わせて導通する二つのMOSFETで構成され、前記二つのMOSFETは各々、前記AC入力電源の周波数に同期してオンオフし、前記AC入力電源が正の場合と負の場合とで異なるスイッチング状態であり、かつ、互いにオンオフ状態が異なることを特徴とするセミブリッジレス力率改善回路の駆動方法。請求項10乃至請求項13のいずれか一項に記載のセミブリッジレス力率改善回路の駆動方法において、前記MOSFETは、前記第一または第二のブーストコンバータの駆動に起因する帰還電流が流れる期間のみ導通されることを特徴とするセミブリッジレス力率改善回路の駆動方法。従来、ブーストコンバータによるPFC回路力率改善回路を備える電源装置等においては、AC入力を全波整流するダイオード整流ブリッジでの電力損失を低減するために、セミブリッジレス力率改善回路とする構成を用いる。しかし、セミブリッジレス力率改善回路は、別途独立に駆動可能に構成された二つのブーストコンバータ回路が必要となるので、小型化やコストの低減に限界があった。また、ブーストコンバータ回路からの帰還電流は、整流ブリッジ回路を構成する四つの回路素子のうち特定の二つの素子を交互に流れることになるので、該二つの素子により電力損失が生じていた。本発明は上述の問題点に鑑み為されたものであり、小型化が可能になるとともにコストも低減されたセミブリッジレス力率改善回路とセミブリッジレス力率改善回路の駆動方法とを実現することを目的とする。また、ブーストコンバータ回路からの帰還電流が、整流ブリッジ回路の二つの素子に交互に流れる際に生じる電力損失を低減したセミブリッジレス力率改善回路とセミブリッジレス力率改善回路の駆動方法とを実現することを目的とする。本発明のセミブリッジレス力率改善回路は、AC入力電源と、整流ブリッジ部と、第一のブーストコンバータと第二のブーストコンバータと、第一のブーストコンバータまたは第二のブーストコンバータをパルス駆動するパルス生成部とを備え、AC電源の入力に対応して第一のブーストコンバータと第二のブーストコンバータとを選択的に駆動し、整流ブリッジ部を構成する四つの回路素子のうち、第一または第二のブーストコンバータからの帰還電流が流れる二つの回路素子の少なくともいずれか一方は、帰還タイミングに合わせて導通するMOSFETで構成されることを特徴とする。また、本発明のセミブリッジレス力率改善回路は、好ましくはAC入力電源がプラス側である場合には第一のブーストコンバータをパルス駆動し第二のブーストコンバータはパルス駆動せず、AC入力電源がマイナス側である場合には第一のブーストコンバータをパルス駆動せず第二のブーストコンバータをパルス駆動することを特徴とする。また、本発明のセミブリッジレス力率改善回路は、さらに好ましくは第一のブーストコンバータが備えるインダクタと第二のブーストコンバータが備えるインダクタとが、共通のコアを備えることを特徴とする。また、本発明のセミブリッジレス力率改善回路は、さらに好ましくは第一のブーストコンバータが備えるインダクタが、トランスの一次側または二次側の任意の一方であり、第二のブーストコンバータが備えるインダクタは、トランスの他方の側であることを特徴とする。また、本発明のセミブリッジレス力率改善回路は、さらに好ましくはトランスの一次側のインダクタンスとトランスの二次側のインダクタンスとが同一であることを特徴とする。また、本発明のセミブリッジレス力率改善回路は、さらに好ましくはMOSFETが、AC入力電源の周波数に同期してオンオフし、前記AC入力電源が正の場合と負の場合とで異なるスイッチング状態であることを特徴とする。また、本発明のセミブリッジレス力率改善回路は、さらに好ましくは整流ブリッジ部を構成する四つの回路素子のうち、第一または第二のブーストコンバータからの帰還電流が流れる二つの回路素子は、帰還タイミングに合わせて導通する二つのMOSFETで構成され、二つのMOSFETは各々、AC入力電源の周波数に同期してオンオフし、AC入力電源が正の場合と負の場合とで異なるスイッチング状態であり、かつ、互いにオンオフ状態が異なることを特徴とする。また、本発明のセミブリッジレス力率改善回路は、さらに好ましくは第一のブーストコンバータのスイッチング素子または第二のブーストコンバータのスイッチング素子のいずれか一方に、パルス生成部で生成されたパルス信号を、AC入力電源の入力波形のゼロクロスごとに選択的に切り換えて入力する切り換え部を備えることを特徴とする。また、本発明のセミブリッジレス力率改善回路は、さらに好ましくは整流ブリッジ部が、第一のブーストコンバータの駆動に対応して電流が流れる第一のダイオードと、第二のブーストコンバータの駆動に対応して電流が流れる第二のダイオードとを備えることを特徴とする。また、本発明のセミブリッジレス力率改善回路の駆動方法は、AC入力電源と、整流ブリッジ部と、第一のブーストコンバータと第二のブーストコンバータと、第一のブーストコンバータまたは第二のブーストコンバータをパルス駆動するパルス生成部とを備えるセミブリッジレス力率改善回路の駆動方法において、AC電源の入力正負に対応して第一のブーストコンバータと第二のブーストコンバータとを選択的かつ交互にパルス駆動する工程を有し、整流ブリッジ部を構成する四つの回路素子のうち、第一または第二のブーストコンバータからの帰還電流が流れる二つの回路素子の少なくともいずれか一方は、MOSFETで構成されることを特徴とする。また、本発明のセミブリッジレス力率改善回路の駆動方法は、好ましくはAC入力電源がプラス側である場合に、第一のブーストコンバータをパルス駆動し第二のブーストコンバータはパルス駆動しない工程と、AC入力電源がマイナス側である場合に、第一のブーストコンバータをパルス駆動せず第二のブーストコンバータをパルス駆動する工程とを有することを特徴とする。また、本発明のセミブリッジレス力率改善回路の駆動方法は、さらに好ましくは第一のブーストコンバータが備えるインダクタと第二のブーストコンバータが備えるインダクタとが共通のコアを備え、第一のブーストコンバータが備えるインダクタは、トランスの一次側または二次側の任意の一方であり、第二のブーストコンバータが備えるインダクタは、トランスの他方の側であって共通のコアを、AC電源の入力正負に拘わらず、常に駆動する工程を有することを特徴とする。また、本発明のセミブリッジレス力率改善回路の駆動方法は、さらに好ましくは整流ブリッジ部を構成する四つの回路素子のうち、第一または第二のブーストコンバータからの帰還電流が流れる二つの回路素子は、帰還タイミングに合わせて導通する二つのMOSFETで構成され、二つのMOSFETは各々、AC入力電源の周波数に同期してオンオフし、AC入力電源が正の場合と負の場合とで異なるスイッチング状態であり、かつ、互いにオンオフ状態が異なることを特徴とする。小型化が可能になるとともにコストも低減されたセミブリッジレス力率改善回路とセミブリッジレス力率改善回路の駆動方法とを実現できる。また、ブーストコンバータ回路からの帰還電流が、整流ブリッジ回路の二つの素子に交互に流れる際に該二つの素子で生じる電力損失を低減したセミブリッジレス力率改善回路とセミブリッジレス力率改善回路の駆動方法とを実現できる。実施形態で説明するセミブリッジレス力率改善回路は、二つのブーストコンバータのチョークコイルに代えて、一つのコアを備えるトランスを用いることで、各チョークコイルがコアを介して磁気的に結合した構成とする。また、セミブリッジレス力率改善回路は、AC入力を整流する整流ブリッジ部を構成する四つのダイオードのうち、ブーストコンバータからフィードバック電流が帰還される二つのダイオードを、MOSFETで構成する。また、実施形態で説明するセミブリッジレス力率改善回路の駆動方法は、上述のセミブリッジレス力率改善回路において、トランスの一次側と二次側とに同時に電流が供給されることを回避するため、AC入力電圧の極性に対応して、各ブーストコンバータを選択的に交互に駆動する。すなわち、実施形態で説明するセミブリッジレス力率改善回路の駆動方法は、二つのブーストコンバータが、AC入力電圧の極性に対応して、一方が駆動されている場合に他方が停止され、一方が停止している場合に他方が駆動される構成とする。例えば、AC入力電圧が正プラスである場合に一方のブーストコンバータを駆動すれば、当該駆動されるブーストコンバータに対応するトランスの一方の巻線に電圧が印加されて他方の巻線に励磁電流を発生しようとする。この場合に、トランスの他方の巻線に対応する他方のブーストコンバータを駆動状態としていれば、整流ブリッジ部のダイオードを介して他方の巻線が短絡状態となるので、駆動対象である一方のブーストコンバータの動作が阻害されることとなる。すなわち、従来のセミブリッジレス力率改善回路においては、AC入力電圧の極性に拘わらず、二つのブーストコンバータを常に動作させてパルス駆動していたが、実施形態のセミブリッジレス力率改善回路においては、AC入力電圧がプラスの場合には一方のブーストコンバータの動作を停止させ、AC入力電圧がマイナスの場合には他方のブーストコンバータの動作を停止させて、二つのブーストコンバータを排他的に選択動作させる。動作を停止させる側のブーストコンバータは、トランスの巻線と短絡電流経路が形成されないように、遮断スイッチ等によって、停止期間においてトランスの巻線と電気的に切断される。このような構成及び動作方法により、実施形態で説明するセミブリッジレス力率改善回路は、トランスのコアを実質的に常に用いることとなって利用効率が高まり、電力ロスを低減することに加えて小型化と低コスト化を容易に実現できることとなる。また、ブーストコンバータからのフィードバック電流は、整流ブリッジ部のMOSFETで短絡帰還されてダイオード素子や抵抗素子を介さないことから、当該素子で生じていた電力損失相当分を低減できる。図1は、本実施形態のセミブリッジレス力率改善回路1000の構成概要を説明するブロック図である。図1に示すように、セミブリッジレス力率改善回路1000は、正弦波等の交流電源であるAC入力電源100と、AC入力電源100に接続されたブリッジダイオードを備える整流ブリッジ部200とを備える。整流ブリッジ部200は、配置的にはAC入力電源100からの交流入力を整流する配置構成とされるが、後述するように、入力側についてはスルーとして帰還電流のみがMOSFETを介する構成としてもよい。また、セミブリッジレス力率改善回路1000は、二つのブーストコンバータを駆動するためのブーストコンバータ駆動部500と、ブーストコンバータ駆動部500により駆動される第一のブーストコンバータ300と第二のブーストコンバータ400とを備える。セミブリッジレス力率改善回路1000においては、第一のブーストコンバータ300と第二のブーストコンバータ400とが、選択的かつ択一的に交互に駆動され、駆動されているいずれか一方のブーストコンバータからの出力が、セミブリッジレス力率改善回路1000の出力として平滑回路等を介して負荷に供給される。また、ブーストコンバータ駆動部500は、第一のブーストコンバータ300と第二のブーストコンバータ400とに供給する駆動パルス信号を生成するパルス生成部530を備える。また、パルス生成部530で生成されたパルス信号は、AC入力電源がプラスである場合には、AC入力電源のプラスを検知する正電位検出部510により第一のブーストコンバータ300に付与される。また、パルス生成部530で生成されたパルス信号は、AC入力電源がマイナスである場合には、AC入力電源のマイナスを検知する負電位検出部520により第二のブーストコンバータ400に付与される。すなわち、パルス生成部530で生成されたパルス信号は、第一のブーストコンバータ300と第二のブーストコンバータ400とのいずれか一方かつ交互に、実質的に常に利用されることとなる。図2は、図1に示した本実施形態のセミブリッジレス力率改善回路1000の回路構成の概要について、さらに具体的に説明する図である。図2において、整流ブリッジ部200には、二つの整流ダイオードD1,D2と二つのMOSFETQ5,Q6が備えられているが、整流ダイオードD1,D2については駆動開始立ち上げ時を除き駆動期間中に電流が流れることはないので、駆動開始後においてはオープンとしてもよい。図2から理解できるように、セミブリッジレス力率改善回路1000は、第一のブーストコンバータ300と第二のブーストコンバータ400とに共用される一つのトランスT1を備える。セミブリッジレス力率改善回路1000は、トランスT1の一次側巻線n1に対して第一のブーストコンバータ300が結線されており、トランスT1の二次側巻線n2に対して第二のブーストコンバータ400が結線されている。そして、トランスT1のコアは、第一のブーストコンバータ300が駆動される場合に利用されるとともに、第二のブーストコンバータ400が駆動される場合にも利用されるので、実質的に常に利用されることとなり利用効率が高い。また、第一のブーストコンバータ300は、トランスT1の巻線n1及びコアと、スイッチング素子Q1と、整流ダイオードD5とを含む。また、第二のブーストコンバータ400は、トランスT1の巻線n2及びコアと、スイッチング素子Q2と、整流ダイオードD6とを含む。また、図2においては、整流ダイオードD7,D8と、パルス生成部530と、スイッチング素子Q3,Q4と、抵抗R5,R9とが、ブーストコンバータ駆動部500に対応する。すなわち、AC入力電源100がプラスである場合には、整流ダイオードD7がスイッチング素子Q4を短絡するので、パルス生成部530P2のパルス信号がスイッチング素子Q2に供給されない。このため、スイッチング素子Q2を含めた第二のブーストコンバータ400は停止状態となり、第一のブーストコンバータ300から電力が出力される。また、AC入力電源100がマイナスである場合には、整流ダイオードD8がスイッチング素子Q3を短絡するので、パルス生成部530P1のパルス信号がスイッチング素子Q1に供給されない。このため、スイッチング素子Q1を含めた第一のブーストコンバータ300は停止状態となり、第二のブーストコンバータ400から電力が出力される。なお、図2においては、パルス生成部530をP1,P2として分離独立して示しているが、単一のパルス生成部530を共用する構成とし、そのパルス信号を分離入力する構成としてもよい。また、第一のブーストコンバータ300と第二のブーストコンバータ400とが、パルス生成部530P1とパルス生成部530P2とを各々別途に備える構成としてもよい。また、図3乃至図6は、セミブリッジレス力率改善回路1000の駆動状態について電流が流れる向きを順次説明する図である。また、図7は、AC入力電源100がプラスである場合について、第一のブーストコンバータ300が駆動される駆動シーケンスを説明する図である。また、図8は、AC入力電源100がマイナスである場合について、第二のブーストコンバータ400が駆動される駆動シーケンスを説明する図である。図3と図4とにおいてはMOSFETQ5が導通されMOSFETQ6は非導通とされ、図5と図6とにおいてはMOSFETQ6が導通されMOSFETQ5は非導通とされる。図7に示すようにAC入力電源Vin100がプラスの場合には、第一のブーストコンバータ300に駆動パルス信号が供給されて、期間T1でスイッチング素子Q1がオン導通となる。また、期間T1においては、図3に示すように電流が流れて、トランスT1の巻線n1及びコアに電力が蓄えられる。また、図7に示すようにAC入力電源100がプラスの場合には、第一のブーストコンバータ300に駆動パルス信号が供給されて、期間T2でスイッチング素子Q1がオフ遮断となる。また、期間T2においては、図4に示すように電流が流れて、トランスT1の巻線n1及びコアに蓄えられた電力が出力される。この場合に帰還電流はオンされて導通されるMOSFETQ5を通るので、実質的に短絡されたMOSFETQ5を介する帰還電流により、電力ロスをダイオード素子を介する場合に比較して低減できる。一方、図8に示すようにAC入力電源100がマイナスの場合には、第二のブーストコンバータ400に駆動パルス信号が供給されて、期間T3でスイッチング素子Q2がオン導通となる。また、期間T2においては、図5に示すように電流が流れて、トランスT1の巻線n2及びコアに電力が蓄えられる。また、図8に示すようにAC入力電源100がマイナスの場合には、第二のブーストコンバータ400に駆動パルス信号が供給されて、期間T4でスイッチング素子Q2がオフ遮断となる。また、期間T4においては、図6に示すように電流が流れて、トランスT1の巻線n2及びコアに蓄えられた電力が出力される。この場合に帰還電流はオンされて導通されるMOSFETQ6を通るので、実質的に短絡されたMOSFETQ6を介する帰還電流により、電力ロスをダイオード素子を介する場合に比較して低減できる。上述したように、セミブリッジレス力率改善回路1000は、トランスT1のコアを駆動期間中常に活用することにより利用効率が増大するとともに、二つのブーストコンバータを交互に択一的に駆動することで、整流ブリッジによる電力ロスを低減しつつ力率を改善することが可能となる。また、第一のブーストコンバータのパルス駆動による帰還電流が生じる期間にのみMOSFETQ5が導通されて、第二のブーストコンバータのパルス駆動による帰還電流が生じる期間にのみMOSFETQ6が導通されるので、帰還電流が適切に環流されるとともに整流素子による電力損失を低減できる。図17は、本発明の他の実施形態の回路図概要を説明する図である。図17に示す実施形態においては、単一のチョークコイルを二つのブーストコンバータで共用することにより、部品点数を低減して小型化、軽量化をしたセミブリッジレス力率改善回路を実現できる。図17から理解できるように、AC入力電源がプラスであって一方のブーストコンバータをオンオフ駆動する場合には、スイッチ1,1’側に接続して当該一方のブーストコンバータが共用チョークコイルを利用できる回路接続とする。また、この場合には、MOSFETQ5をオンとして導通させ、MOSFETQ6をオフとして非導通とする。また、AC入力電源がマイナスであって他方のブーストコンバータをオンオフ駆動する場合には、スイッチ2,2’側に接続して当該他方のブーストコンバータが共用チョークコイルを利用できる回路構成とする。また、この場合には、MOSFETQ6をオンとして導通させ、MOSFETQ5をオフとして非導通とする。すなわち、図17に示す回路例は、二つのブーストコンバータが交互に排他的に駆動される点に着目し、単一のチョークコイルを共用としていずれかのブーストコンバータに実質的に常に利用されるように構成した回路である。図17に示す回路においても、ダイオードに替えてMOSFETを利用するので、ダイオード素子による電力損失は生じない。また、図21は、本発明の他の実施形態の回路図概要のスイッチング構成と配線とをさらに改良した回路構成を説明する図である。また、図18は、図17の回路図におけるスイッチ2,2’に接続した場合の駆動モードに対応した等価回路を説明する図である。図18において、還流ダイオードには電圧が発生せず、また駆動対象となるブーストコンバータのチョークコイル紙面上左側のチョークコイルはその極性が逆であってもよい。また、図19は、ブリッジレスPFCコンバータにおいて、AC入力電源がプラスである場合の動作モード及び電流向きを説明する概念図であり、図20は、ブリッジレスPFCコンバータにおいて、AC入力電源がマイナスである場合の動作モード及び電流向きを説明する概念図である。また、図22は、図2に示す本実施形態のセミブリッジレス力率改善回路の動作フローを説明する図である。ステップS230セミブリッジレス力率改善回路1000のブーストコンバータ駆動部500は、AC入力電源が正電圧であるか否かを判断する。AC入力電源が正電圧である場合にはステップS231へと進み、AC入力電源が正電圧でない場合にはステップS232へと進む。ステップS231ブーストコンバータ駆動部500は、第一のブーストコンバータ300を駆動し、第二のブーストコンバータ400を停止する。すなわち、ブーストコンバータ駆動部500の正電位検出部510がパルス生成部530の駆動パルスを第一のブーストコンバータ300へと出力する。また、この場合には、MOSFETQ5がオンとされ導通され、帰還電流をMOSFETQ5を介して環流させる。ステップS232セミブリッジレス力率改善回路1000のブーストコンバータ駆動部500は、AC入力電源が負電圧であるか否かを判断する。AC入力電源が負電圧である場合にはステップS233へと進み、AC入力電源が負電圧でない場合にはステップS234へと進む。ステップS233ブーストコンバータ駆動部500は、第一のブーストコンバータ300を停止し、第二のブーストコンバータ400を駆動する。すなわち、ブーストコンバータ駆動部500の負電位検出部520がパルス生成部530の駆動パルスを第二のブーストコンバータ400へと出力する。また、この場合には、MOSFETQ6がオンとされ導通され、帰還電流をMOSFETQ6を介して環流させるステップS234セミブリッジレス力率改善回路1000のAC入力電源100がオフであるか否かを判断する。AC入力電源100がオフである場合にはこの動作フローを終了し、AC入力電源100がオフでない場合にはステップS230へと戻る。上述したように、本実施形態で提案するセミブリッジレス力率改善回路は、AC入力のプラスとマイナスとに対応して、選択的に交互にパルス駆動される二つのブーストコンバータを備え、二つのブーストコンバータのチョークコイルを一つのトランスまたは一つのチョークコイルで共用する回路構成とすることにより、回路全体としての小型化を図り、コストダウンと消費電力の低減とを実現することができる。図23は、本発明の他の実施形態のセミブリッジレス力率改善回路の回路構成の概要について説明する図である。図23に示すように従来の二つの環流ダイオードD3,D4に替えてまたは並列に、MOSFETQ6,Q5を用いることで、ダイオード素子に起因する電力ロスを低減することができる。図24乃至図27は、図23に示す本発明の他の実施形態のセミブリッジレス力率改善回路の動作状態を順次説明する図である。AC入力電源がプラスである場合には図24に示すように期間t1において、AC入力電源からチョークコイルL1、スイッチング素子Q1、MOSFETQ5を介して電流It1が流れる。次に、図25に示すように期間t2においては、AC入力電源からチョークコイルL1を介して電流It2が出力され、MOSFETQ5を介して電流がAC入力電源へと還流する。また、AC入力電源がマイナスである場合には図26に示すように期間t3において、AC入力電源からチョークコイルL2、スイッチング素子Q2、MOSFETQ6を介して電流It3が流れる。次に、図16に示すように期間t4においては、AC入力電源からチョークコイルL2を介して電流It4が出力され、MOSFETQ5を介して電流がAC入力電源へと還流する。スイッチング素子Q1とスイッチング素子Q2とは、AC入力電源の周波数50Hzである場合に、例えば各々50kHzでオンオフすることができる。なお、図24~図27におけるMOSFETQ5とMOSFETQ6とのゲートへのゲート信号入力接続形態は、図2に既に説明したものと同じであるので記載を省略している。ブリッジレスPFCとセミブリッジレスPFCスイッチングモード電源を設計する場合には、特に省エネルギーと環境保護の観点から、電力効率の向上が一つの課題となる。例えば、NEEAEnergyEfficiencyAllianceの80PLUSイニシアチブおよびそのBronze、Silver、Goldの各基準においては、ATXデスクトップPCおよびサーバーの電源設計者に対して、全体の効率を向上させる革新的なソリューションの開発が求められている。また、PFCプリレギュレータステージは、Lowラインの全負荷条件で出力電力の少なくとも5~8を消費することが知られている。このため、より高い効率とより優れた性能を得るために、ゼロ電圧スレッショルドZVTPFCやインターリーブPFCなどが提案されている。いくつかの提案の中で、ブリッジレスPFCは、入力整流ブリッジなしで導通損失を低減する能力によって、注目される場面が多かった。図9は、ブリッジレスPFCの一般的なソリューションの回路概要を説明する回路図である。また、図10は、ブリッジレスPFCにおいて、ハーフラインサイクル毎に2つのスイッチング動作セルが存在する状態を説明する回路図、すなわち異なるハーフラインサイクルでのブリッジレスPFC動作モード図である。図9と図10とに示すように、各動作セルは、パワーMOSFETとダイオードから構成される。また、図10において、Q1およびD1は、端子LのラインがHighのとき、そのハーフラインサイクルにわたってブーストスイッチングモードで動作し、Q2のボディダイオードが電流のリターンパスとして導通する。また、図10において、他方のハーフラインサイクルについては、端子NのラインがHighのとき、Q2およびD2がブーストスイッチングモードで動作し、Q1のボディダイオードが電流のリターンパスとして導通する。また、一般的なブーストPFCトポロジと比較すると、上述したようにブリッジ整流器による損失がなく、非アクティブなMOSFETのボディダイオードが導通してコイル電流となる。従って、全体として見れば、一般的なブーストPFCでは2つのダイオードからの導通損失があるのに対して、ブリッジレスPFCでは1つのダイオードの導通損失しかないため、効率が向上し、ライン電流パスでの1つのダイオードの電圧降下を無視することができる。また、例えば、270WのPFCについて電力損失のMathCAD計算を遂行すれば、一般的なPFCでは、ブリッジ整流損失が55W、パワーMOSFET損失が226W、電力効率は約953となるのに対し、ブリッジレスPFCでは、ブリッジ整流損失がなく、518WのパワーMOSFET損失だけであるため、全体の効率は961となり、ブリッジレスPFCの実装によって効率が1~2向上することとなる。上述したようにリッジレスPFCには多くの利点が知られている一方で、さらに改善されるべきいくつかの障害も知られている。すなわち、1ラインがPFCステージグランドを基準としてフローティングになるため、単純な回路では入力電圧をセンスできないことから、通常は、低周波トランスまたはフォトカプラを使用して、入力電圧をセンスすること。2一般的なPFCの場合、電流センスは、単にインダクタ電流のリターンパスにシャントセンス抵抗を挿入することで、簡単に監視できる一方で、ブリッジレスPFCでは、各ハーフラインサイクルで電流パスが同じグランドを共有しないので、パワーMOSFETとダイオードの電流をセンスする必要があり、ブリッジレスPFCの電流センスは複雑で、監視が困難となること。3EMIノイズが無視できない程度となる場合があること。すなわち、ブリッジレスPFCでは、出力電圧グランドがACライン入力を基準として常にフローティングになるため、MOSFETのドレインからグランド間、および出力端子からグランド間を含む、すべての寄生容量が、同相モードノイズに寄与する。このため、各位相のスイッチングノードでのこの大きなdv/dtにより、同相モードノイズが増大することとなり、フィルタリングが困難になる。また、スイッチングノードMOSFETQ2とダイオードD2が入力ライン端子に直接接続されるため、高dv/dtの同相モードノイズが生じる。上述した一般的なブリッジレスPFCの欠点を克服するために、いくつかの改良された手法が提案されている。図11は、一般的なブリッジレスPFCの欠点を克服するセミブリッジレス回路セミブリッジレスPFCを説明する図である。図11に示すようにこのトポロジでは、PFCインダクタが2つの小さなインダクタに分割され、各スイッチングノードの入力ライン端子に接続される。2つの分割インダクタを使用することで、スイッチングノードの高いdv/dtが入力端子に直接印加されることがなくなり、基板のグランドに対するライン電位の安定性を高めることができる。また、図11において、2つのダイオードDaおよびDbによってPFCの出力グランドが入力ラインにリンクされ、DaとDbがリターンパスを提供する。これにより、入力ライン電圧はフローティングではなく、通常のグランド基準となる。したがって、PFCステージの入力電圧はグランド基準の整流された正弦波であり、入力電圧のセンスのために低周波トランスやフォトカプラを備える必要はない。すなわち、図11に示すセミブリッジレス回路においては、単純な抵抗分圧回路を配置すれば入力電圧をセンスできる。さらに、ダイオードDaおよびDbを追加することで、入力ラインと出力パワーグランドがダイオードを介して接続され、高いコモンノイズの発生を回避できる。また、最初のスタートアップ中にコモンPFCブーストコンデンサCOをピーク充電するために、2つの突入ダイオードDcおよびDeが必要となる。ただし、コンデンサがピーク充電され、コンバータが動作し始めた後は、PFCコンバータの電力はDcおよびDeに印加されない。この点は、2つのブリッジ整流ダイオードが常に導通している一般的なブーストPFCとは異なる。また、ブリッジレスPFC動作を検討する場合には、DcとDeの影響を無視できるが、電流センスをどのように遂行するかについての課題がなお残存する。また、図11のセミブリッジレスPFCに示すように、電流はDaおよびDbを通って戻る以外に、スイッチングモードでない非アクティブなMOSFETのボディダイオードも経由する。図12は、入力電圧の正弦波が正でLラインがHighのとき入力電圧の正弦波が負でNラインがHighのときも同様は、MOSFETQ1がオンでもオフでも、電流の大半が非アクティブなMOSFETQ2を通って流れる状態を説明する図である。すなわち、図12aは、MOSFETQ1がオフでD1が導通する状態を説明し、図12bは、MOSFETQ1がオンでD1が逆電流パスLライン電圧がHighのときする状態を説明している。図12において、ダイオードDbを流れる電流はわずかである。対応する動作セルが非アクティブモードのとき、MOSFETのボディダイオードとPFCインダクタには大きな電流が流れる。これは、50Hz/60Hzの低いライン周波数ではPFCインダクタコイルのインピーダンスが低く、2個のダイオードDbとQ2のボディダイオードが並列でリターン電流を共有していると見なせることに起因する。ボディダイオードの電圧降下がダイオードDbよりも小さい場合、電流の大半がボディダイオードに流れる。MOSFETのボディダイオードの導通が効率に与える影響は比較的小さいので、ブリッジレスPFCで電流をセンスするのは一般には困難となる。また、電流を監視するために、リターンパスにシャントセンス抵抗を挿入しても殆ど効果がないことが知られている。これに対し、例えば4つの電流トランスを使用してMOSFETQ1およびQ2の電流および負荷時のコンデンサへの出力を監視する方法や、差動モードアンプを使用してPFCインダクタの前で電流をセンスする方法など、いくつかの対応策が提案されている。セミブリッジレスPFC回路の動作図13乃至図16は、一般的なセミブリッジレスPFC回路の動作状態を順次説明する図である。AC入力電源がプラスである場合には図13に示すように期間t1において、AC入力電源からチョークコイルL1、スイッチング素子Q1、整流ダイオードD4を介して電流It1が流れる。次に、図14に示すように期間t2においては、AC入力電源からチョークコイルL1を介して電流It2が出力され、整流ダイオードD4を介して電流がAC入力電源へと還流する。また、AC入力電源がマイナスである場合には図15に示すように期間t3において、AC入力電源からチョークコイルL2、スイッチング素子Q2、整流ダイオードD3を介して電流It3が流れる。次に、図16に示すように期間t4においては、AC入力電源からチョークコイルL2を介して電流It4が出力され、整流ダイオードD3を介して電流がAC入力電源へと還流する。スイッチング素子Q1とスイッチング素子Q2とは、AC入力電源の周波数50Hzである場合に、例えば各々50kHzでオンオフすることができる。上述したセミブリッジレス力率改善回路1000等は、実施形態での説明に限定されるものではなく、本実施形態で説明する技術思想の範囲内かつ自明な範囲で、適宜その構成や動作及び駆動方法等を変更することができる。"