"複数の半導体素子の並列駆動を行う、半導体素子駆動装置において、前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換する電圧変換器と、前記電圧変換器に接続される低域透過フィルタと、前記低域透過フィルタから出力される、前記複数の半導体素子の各々に対応する前記電圧信号の平均値を求め、それぞれの前記電圧信号についての前記平均値に対する誤差を演算する1以上の演算器と、前記複数の半導体素子の各々を駆動するための駆動信号を出力する出力部と、前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記1以上の演算器により算出された前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する駆動信号供給部と、を備える半導体素子駆動回路。前記複数の半導体素子の動作条件を判定する判定部をさらに備え、前記出力部は、前記判定部の判定結果に基づいて、前記駆動信号の生成パターンを変更できるロジック機能を有している、請求項1に記載の半導体素子駆動回路。前記判定部は、前記複数の半導体素子の動作に応じて可変する値のうち、その定格を超過する運転状態に至る値を閾値として、実測値が前記閾値を超えるか否かという動作条件を判定し、前記出力部は、前記判定部により前記閾値を下回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が交互スイッチングとなるように、前記判定部により前記閾値を上回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が並列スイッチングとなるように、前記駆動信号の生成パターンを変更し、前記交互スイッチングの際に、前記電圧変換器は、前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、前記1以上の演算器は、前記複数の半導体素子の各々に対応する前記誤差を算出し、前記並列スイッチングに切り替わる際に、前記誤差の値をサンプルホールドするサンプルホールド器をさらに備え、前記駆動信号供給部は、前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記サンプルホールド器によりサンプルホールドされた、前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する、請求項2に記載の半導体素子駆動回路。複数の半導体素子の並列駆動を行うための、半導体素子の駆動方法において、前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換する電圧変換ステップと、前記電圧変換ステップの処理により変換された、前記複数の半導体素子の各々に対応する前記電圧信号に対して、低域透過フィルタをかけるフィルタステップと、前記フィルタステップの処理の結果得られる、前記複数の半導体素子の各々に対応する前記電圧信号の平均値を求め、それぞれの前記電圧信号についての前記平均値に対する誤差を演算する演算ステップと、前記複数の半導体素子の各々を駆動するための駆動信号を出力する出力ステップと、前記出力ステップの処理により出力された前記複数の半導体素子の各々の駆動信号を、前記演算ステップの処理により算出された前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する駆動信号供給ステップと、を含む半導体素子の駆動方法。しかしながら、特許文献1の手法を適用した電気自動車用インバータを実用化するにあたり、スイッチング過渡への追従性を得るためには、高応答なアナログ演算回路以下、オペアンプとも呼ぶを用意する必要がある。特許文献1に記載の具体的な機能ブロック構成によると、ADコンバータを通してデジタル変換された値が、マイクロコンピュータなどの演算器に入力される。マイクロコンピュータでは、入力値の平均値が算出され、その後、エミッタセンス電流の相対誤差や各々のIGBTのゲート電極に印加する電圧差分量がデジタル値で求められて、出力される。これらのデジタル値がDAコンバータによってアナログ電圧変換された信号を用いて、MOSFETが駆動され、その結果、IGBTのゲート電圧の調整下げる方向のみの調整がなされる。このような一連の処理が実行される全体の時間のうち、AD変換時間、演算時間、DA変換時間、MOSFETの応答時間等が、制御の無駄遅れ時間として見做される。IGBTを含め一般的なパワー半導体においては、スイッチング過渡における立ち上がり時間及び立ち下り時間は、数10nsec以下であることから、処理速度が桁違いに遅い中央演算処理装置CentralProcessingUnit:以下、CPUと呼ぶを用いることはできない。従って、特許文献1の手法では、例えばIGBTの飽和領域において制御が不安定に陥るおそれが多分にあり、本来の目的である損失の均等配分を果たすことはできないことが容易に推測される。特許文献1に記載の他の例においても、オペアンプを直接用いたフィードバック回路となっているが、同様にスルーレートの非常に高いオペアンプで構成する必要があり、回路の消費電力の増加が問題になるなど、コストや周辺も含めた回路規模の増加が問題となる。また、エミッタセンス電流の相対的な誤差が非常に大きい数10パーセント以上ことから、何らかの方法にて誤差が生じないように信号を調整する必要があると考えられる。このようなことから、特許文献1に記載の手法が実用化に至っていない現状である。以上まとめると、電気自動車用インバータのIGBTを並列に駆動する際に、組み合わせるIGBTの特性差によって引き起こされるターンオン時やターンオフ時のスイッチングにおける電流の偏りに起因して、各々のIGBTにて損失が発生する。このために設計マージンの拡大が困難であり、その結果、電気自動車用インバータのコストダウンと小型化の実現が困難になっている。以上、電気自動車用インバータを例について説明したが、以上の内容は、電気自動車用インバータのみにあてはまるのではなく、電圧又は電流駆動型の半導体素子を用いた電流開閉器の全てにあてはまるものである。即ち、このような電流開閉器において、IGBT等のパワー半導体素子を並列に駆動する際に、組み合わせる半導体素子の特性差によってターンオンやターンオフ時のスイッチングにおける電流の偏りが発生する。このため、このような電流の偏りを緩和して、各々のパワー半導体にて発生する損失の偏りを平準化し、設計マージンを拡大することで、電流開閉器のコストダウンと小型化を実現することが要求されている状況である。本発明は、このような状況に鑑みてなされたものであり、複数の半導体素子を並列に駆動する場合に、当該複数の半導体素子の特性差によって生じるターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和して、各々の半導体素子にて発生する損失の偏りを平準化し、設計マージンを拡大することで、インバータ等の電流開閉器のコストダウンと小型化を実現することが可能な、半導体素子駆動装置及び方法を提供することを目的とする。本発明の半導体素子駆動装置は、複数の半導体素子例えば実施形態におけるIGBT13-1乃至13-3の並列駆動を行う、半導体素子駆動装置であって、前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換する電圧変換器例えば実施形態における電圧変換器14と、前記電圧変換器に接続される低域透過フィルタ例えば実施形態におけるLPF15と、前記低域透過フィルタから出力される、前記複数の半導体素子の各々に対応する前記電圧信号の平均値を求め、それぞれの前記電圧信号についての前記平均値に対する誤差を演算する1以上の演算器例えば実施形態における平均値演算器17や誤差演算器18と、前記複数の半導体素子の各々を駆動するための駆動信号を出力する出力部例えば実施形態におけるPWM波形生成部11と、前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記1以上の演算器により算出された前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する駆動信号供給部例えば実施形態における差動増幅器12と、を備えることを特徴とする。この発明によれば、低域透過フィルタから出力される、複数の半導体素子の各々に対応する電圧信号の平均値が求められ、それぞれの前記電圧信号についての前記平均値に対する誤差が演算される。そして、前記複数の半導体素子の各々を駆動するための駆動信号が、前記複数の半導体素子の各々に対応する前記誤差に基づいて調整されて、前記複数の半導体素子の各々に供給される。これにより、複数の半導体素子の特性差によって生ずるターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和することができる。その結果、各々の半導体素子にて発生する損失の偏りが平準化され、設計マージンが拡大されて、その結果、インバータ等の電流開閉器のコストダウンと小型化を実現することが可能になる。この場合、前記複数の半導体素子の動作条件を判定する判定部例えば実施形態における過温度判定部51をさらに備え、前記出力部は、前記判定部の判定結果に基づいて、前記駆動信号の生成パターンを変更できるロジック機能を有しているようにすることができる。この発明によれば、エミッタセンス電流の相対的誤差を、特に何らかの補正手法に頼らずとも、自動的に調整することができる。この場合、前記判定部は、前記複数の半導体素子の動作に応じて可変する値のうち、その定格を超過する運転状態に至る値を閾値として、実測値が前記閾値を超えるか否かという動作条件を判定し、前記出力部は、前記判定部により前記閾値を下回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が交互スイッチングとなるように、前記判定部により前記閾値を上回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が並列スイッチングとなるように、前記駆動信号の生成パターンを変更し、前記交互スイッチングの際に、前記電圧変換器は、前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、前記1以上の演算器は、前記複数の半導体素子の各々に対応する前記誤差を算出し、前記並列駆動に切り替わる際に、前記誤差の値をサンプルホールドするサンプルホールド器例えば実施形態におけるS/H器53をさらに備え、前記駆動信号供給部は、前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記サンプルホールド器によりサンプルホールドされた、前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給するようにすることができる。この発明によれば、半導体素子の定格を超過しない範囲において、交互スイッチングを実施することにより駆動信号の調整を行うことによって、エミッタセンス電流の温度などの環境依存性や個体差等の影響を完全に無視することができ、常に精度の高い相対誤差に対する調整を実現できる。本発明の半導体素子の駆動方法は、上述した本発明の半導体素子駆動装置に対応する方法である。従って、上述した本発明の半導体素子駆動装置と同様の効果を奏することが可能になる。本発明によれば、複数の半導体素子を並列に駆動する場合、当該複数の半導体素子の特性差によってターンオンやターンオフ時に生じる、スイッチングにおける電流の偏りを緩和して、各々の半導体素子にて発生する損失の偏りを平準化することができる。その結果、設計マージンが拡大され、インバータ等の電流開閉器のコストダウンと小型化の実現が可能になる。以下、本発明の実施形態を図面に基づいて説明する。図1は、本発明の半導体素子駆動回路を含む電子回路1aの一実施形態の概略構成を示す図である。電子回路1aは、例えば、電気自動車用インバータのパワーモジュールの一部として採用することができる。電子回路1aは、PWM波形生成部11と、差動増幅器12と、IGBT13-1乃至13-3と、電圧変換器14と、LPFLowPassFilter15と、感度調整器16と、平均値演算器17と、誤差演算器18と、を備えている。即ち、電子回路1aのうち、IGBT13-1乃至13-3が半導体素子の一例であって、これらの3つの半導体素子が並列接続されて1組となり、当該1組が半導体素子駆動回路によって駆動される。この半導体素子駆動回路が、PWM波形生成部11と、差動増幅器12と、電圧変換器14と、LPF15と、感度調整器16と、平均値演算器17と、誤差演算器18と、から構成されている。3つのIGBT13-1乃至13-3の各々に対しては、FWDFreeWheelingDiodeが対となってそれぞれ用いられる。即ち、FWDは、IGBT13-1乃至13-3の各々に対する還流ダイオードであり、IGBT13-1乃至13-3の各々と並列に、かつ、IGBT13-1乃至13-3の入出力方向とは逆方向に接続される。IGBT13-1乃至13-3は、インバータの電源線等の母線を接続又は遮断するスイッチング機能を有しており、IGBT13-1乃至13-3のゲートに与えられる駆動信号の電圧の大きさに応じて、即ち、ゲート-エミッタ間の電圧Vgeの大きさに応じて、ターンオン又はターンオフする。半導体素子駆動回路の差動増幅器12は、PWM波形生成部11のロジック回路から出力されるパルス信号と、後述の誤差演算器18からの帰還信号との電圧の差分を増幅し、その増幅後の信号に基づいて、IGBT13-1乃至13-3のゲート-エミッタ間の電圧Vgeを可変することによって、IGBT13-1乃至13-3のターンオン及びターンオフを制御する。本実施形態の半導体素子駆動回路では、このような差動増幅器12に対して、フィードバック信号を帰還するために、電圧変換器14と、LPF15と、感度調整器16と、平均値演算器17と、誤差演算器18と、が設けられている。電圧変換器14は、センス抵抗Res1乃至Res3を介して、IGBT13-1乃至13-3の各々のエミッタセンス電流Ies1乃至Ies3を電圧信号に変換する。LPF15は、本実施形態の半導体素子駆動回路の特徴の1つとなる部位として、電圧変換器14の後段に設けられている、数msec以上の時定数を有する低域透過フィルタである。LPF15が電圧変換器14の後段に配置されているため、IGBT13-1乃至13-3のスイッチング過渡期において極めて安定した電流及び電圧波形が得られる。このLPF13に起因する本作用の効果の詳細については後述する。感度調整器16は、フィードバック信号のゲイン以下、帰還ゲインと呼ぶを調整する。平均値演算器17は、IGBT13-1乃至13-3の各々のエミッタセンス電流Ies1乃至Ies3の各検出電圧の平均値、より正確には、LPF15を通過して感度調整器16により帰還ゲインが調整された各検出電圧の平均値を算出する。誤差演算器18は、IGBT13-1乃至13-3の各々のエミッタセンス電流Ies1乃至Ies3の各検出電圧、より正確には、LPF15を通過して感度調整器16により帰還ゲインが調整された各検出電圧の誤差を演算する。即ち、誤差演算器18は、各検出電圧と、平均値演算器17により演算された平均値との差分を、誤差として演算する。誤差演算器18により演算された誤差は、フィードバック信号として差動増幅器12に供給される。次に、図1の電子回路1aの基本動作作用について説明する。なお、IGBT13-1乃至13-3のゲート電圧へのフィードバック制御に関する基本動作の概要は、特許文献1に記載のものと基本的に同様であるので、ここではその説明は省略する。そこで、以下、LPF15によって積分された値を用いることがなぜ有効であるのかについて説明する。図2は、図1の電子回路1aと比較するための図であって、特許文献1に記載の電子回路についてのシミュレーション結果の一例を示す図である。図2A及び図2Cは、帰還制御に遅れが生じない理想的な状態この状態を、初期状態と呼ぶのシミュレーション結果を示している。図2B及び図2Dは、3桁オーダの値の帰還ゲインを用いて、また、特許文献1に記載の電子回路における帰還制御の応答遅れを、μFオーダの容量Clpfと2桁オーダの値の抵抗RlpfとからなるCR回路に模して表現した場合におけるシミュレーション結果を示している。図2A及び図2Bにおいて、横軸は時間tμsecを示しており、縦軸は、3つのIGBTを並列接続した場合における、各IGBTについてのコレクタ-エミッタ電圧Vce又はコレクタ電流Icを示している。なお、同図中、Z1乃至Z3の各々が3つのIGBTの1つずつに対応する。図2C及び図2Dにおいて、横軸は時間tμsecを示しており、縦軸は、3つのIGBTを並列接続した場合における、各IGBTについてのコレクタ-エミッタ電圧Vce又はコレクタ電流Icを示している。図2に示すように、スイッチング過渡におけるコレクタ電流Icの急激な変動に対して忠実に反応レスポンスできない場合、各IGBTのオン又はオフのためのスイッチング時の過渡期間における損失以下、スイッチング損失と呼ぶは、各IGBTのそれぞれの特性の違いがそのまま反映されることになる。特にオン時のスイッチングにおいては、位相が180度以上まわりこみ、各コレクタ電流Icの波形は発振ぎみになっている。図3は、図1の電子回路1aと比較するための図であって、特許文献1に記載の電子回路についてのシミュレーション結果の別の例を示す図である。図3A及び図3Cは、初期状態のシミュレーション結果を示している。図3B及び図3Dは、帰還ゲインを図2の例よりも1桁上げて4桁オーダの値とした場合のシミュレーション結果を示している。なお、帰還制御の応答遅れは、図2の例と同一とされている。図3の各図の横軸と縦軸との関係は、図2のものと同様である。図3に示すように、特許文献1に記載の電子回路について、図2の場合よりも帰還ゲインを上げていくと、各コレクタ電流Icの発振状態は持続する。このように実用を考慮した場合、特許文献1に記載の電子回路については、潜在的な問題が解消されていないことがわかる。ここで、インバータ等のアプリケーションの要求仕様が既知の場合、例えばハイブリッド自動車のような少なくとも数ミリ秒以上の時定数で整定し、かつイナーシャが大きく時間的に大きな回転変動がない系の場合、コレクタ電流Icの大きな変動も小さい。このため、帰還制御の応答遅れを示すCRの時定数を、上述のスイッチング過渡における安定性に影響しないレベルまで大きくすることが望ましいと考えられる。例えば、10kHzにおける電圧変動を40dB程度1/1000倍程度まで許容するならば、LPF15としての1次の低域透過フィルタの遮断周波数は、100Hz時定数のfc=1/2πτ、τ=CR程度とすればよい。このことは、数100Hz程度で制御される対象であれば十分に成立することを意味し、ゆえに、半導体素子駆動回路に低速オペアンプを用いても十分に成立することを意味する。さらには、廉価なCMOSプロセスを採用できることから、システムオンチップなどの技術を用いて半導体素子駆動回路の機能を集約することもできる。図4は、本実施形態に係る図1の電子回路1aについてのシミュレーション結果の一例を示す図である。図4A及び図4Cは、初期状態のシミュレーション結果を示している。図4B及び図4Dは、帰還ゲインを図3の例従来の高ゲインの例と同一値として、また、LPF15による帰還制御の応答遅れをCR回路に模して、当該CR回路の容量Clpfについては、図3の例従来の高ゲインの例と同一値であるが、当該CR回路の抵抗Rlpfについては、図3の例従来の高ゲインの例の10倍の値とした場合におけるシミュレーション結果を示している。図4A及び図4Bにおいて、横軸は時間tμsecを示しており、縦軸は、3つのIGBT13-1乃至13-3を並列接続した場合における、各IGBT13-1乃至13-3についてのコレクタ-エミッタ電圧Vce又はコレクタ電流Icを示している。なお、同図中、Z1乃至Z3の各々が3つのIGBT13-1乃至13-3の1つずつに対応する。図4の各図の横軸と縦軸との関係は、図2や図3のものと同様である。図4に示すように、スイッチングの初期においては、フィルタの初期値がないため安定するまでに時間を有するものの、数ミリ秒後には、オン時のスイッチングにおける発振状態が大幅に改善され、図5の例従来の低ゲインに近い安定した電流波形の出力が得られていることがわかる。なお、図4において、やや脈動成分が残っているのは、シミュレーションの計算の都合上、時定数を短く設定しているためである。即ち、実装時のLPF15の時定数を長く設定することで、このような脈動成分を十分に低減することほぼ無くすことが可能である。次に、本発明の半導体素子駆動回路を含む電子回路の別の実施形態について説明する。図5は、本発明の半導体素子駆動回路を含む電子回路1bの実施形態であって、図1とは異なる実施形態の概略構成を示す図である。ただし、図5において、図1と対応する箇所には対応する符号を付してあり、これらの箇所については説明を適宜省略する。図5の電子回路1bは、図1の電子回路1aの構成に加えて、過温度判定部51と、除算器52と、S/H器53と、乗算器54と、減算器55と、を備えている。過温度判定部51は、例えばIGBT13-1乃至13-3の各々の接合温度を検出するセンサ例えば、オンチップダイオード温度センサを有しており、当該センサの検出結果に基づいて、IGBT13-1乃至13-3の接合温度が保証値より小さいのかそれとも大きいのかを判定する。或いはまた図5に図示しないが、過温度判定部51は、センサを有せずとも、IGBT13-1乃至13-3の各々のエミッタセンス電流Ies1乃至Ies3の大きさによって、IGBT13-1乃至13-3の接合温度が保証値より小さいのかそれとも大きいのかを判定してもよい。過温度判定部51は、このような判定の結果を示す信号をPWM波形生成部11のロジック回路に出力する。図5の電子回路1bのロジック回路は、過温度判定部51の判定の結果を示す信号を入力し、当該信号のレベルによって、パルス信号駆動パルスの生成パターンを任意に変更できるロジック機能を有している。具体的には、ロジック回路は、パルス信号の出力オン又はオフのタイミング調整を行う機能を有している。ロジック回路は、これらの機能を有することで、IGBT13-1乃至13-3の間の各エミッタセンス電流Ies1乃至Ies3の相対的誤差について、補正に頼らずとも自動的に調整することができる。さらに、図5の電子回路1bにおいては、並列接続するIGBT13-1乃至13-3の間の各エミッタセンス電流Ies1乃至Ies3の相対誤差を自動的に補正するために、除算器52と、S/H器53と、乗算器54と、減算器55と、が設けられている。なお、以下、このような補正手法を、以下、エミッタセンス誤差自動補正手法と呼ぶ。以下、エミッタセンス誤差自動補正手法について説明する。図6は、エミッタセンス誤差自動補正手法を説明するための、図5の電子回路1b内の各信号のシミュレーション結果を示すタイミングチャートである。ただし、図6のシミュレーションでは、説明の簡略上、2つのIGBT13-1,13-2が並列接続されていることが前提とされている。具体的には図6には、上から順に、IGBT13-1のコレクタ電流Ic1、IGBT13-2のコレクタ電流Ic2、IGBT13-1のエミッタセンス電流Ies1若しくはIGBT13-2のエミッタセンス電流Ies2、IGBT13-1,13-2の調整後電圧換算実効値Ves1_gain_rms,Ves2_gain_rms後述の式4参照、IGBT13-1,13-2のゲート電圧の補正量dVes1,dVes2、IGBT13-1のゲート電圧Vg1、IGBT13-2のゲート電圧Vg2、及びIGBT13-1,13-2の累積損失についての、各々のタイミングチャートが示されている。図6において、時刻t’が、IGBT13-1,13-2のスイッチングの形態の変更点、即ち交互スイッチングと並列スイッチングの変更点であるものとする。スイッチングの形態の変更の条件としては、IGBT13-1,13-2に関する値、例えば温度やエミッタセンス電流Ies1,Ies2の値が、所定の閾値を超えたことが採用されている。ここで、閾値としては、IGBT13-1,13-2の素子の定格を超過する運転状態に至る値であって、十分余裕を持って変更することが可能な値が好適である。本実施形態では、IGBT13-1,13-2の素子の接合温度の保証値に基づいて閾値が設定されているものとする。そして、PWM波形生成部11のロジック回路が、過温度判定部51の判定結果が閾値を下回るという場合には交互スイッチングとなるように、過温度判定部51の判定結果が閾値を上回るという場合には並列スイッチングとなるように、駆動信号たるパルス信号の生成パターンを変更する。時刻t’よりも前の期間T1は、IGBT13-1,13-2の交互スイッチング区間を示している。即ち、この期間T1では、IGBT13-1,13-2が交互にスイッチングすることによって、その時々における実効電流に対するエミッタセンス電流Ies1,Ies2が、並列駆動する各々のIGBT13-1,13-2から得られる。いうまでもなく、電気自動車のモータ等のインダクタンスL負荷に対しては、スイッチングによって電流を持ち替えても、その電流の大きさや向きは保存されるため、実効電流はほぼ等しい値となる。その結果、双方のエミッタセンス電流Ies1,Ies2の差異は、それらの相対的誤差を示すことになる。時刻t’から時刻tまでの期間T2では、IGBT13-1,13-2の並列スイッチングの期間であって、エミッタセンス電流Ies1,Ies2の相対誤差の補正が行われる期間である。枠61,62内に示すように、エミッタセンス電流Ies1,Ies2に相対感度誤差があっても,自動的に均等な電流及び損失が配分されるように、IGBT13-1,13-2のゲート電圧へ補正電圧が印加される。なお、時刻t以降の期間T3は、IGBT13-1,13-2の並列スイッチングが行われるが、エミッタセンス電流Ies1,Ies2の相対誤差の補正が行われない場合の期間である。この期間T3は、期間T2との比較のために、当該補正が行われない場合の成行き制御の期間として、故意に挿入されているものである。このため、枠63内に示すように、累積損失が生じていることがわかる。ここで、次の式1は、IGBT13-1乃至13-3について、エミッタセンス電流Ies1乃至Ies3と、実際にコレクタ-エミッタ間に流れているコレクタ電流Ic1乃至Ic3との関係をそれぞれ示している。なお、式1において、係数K1乃至K3は、エミッタセンス比の逆数を表している。これらの係数K1乃至K3がばらつくことによって、エミッタセンス電流Ies1乃至Ies3の相対誤差が生じる。係数K1乃至K3は、デバイスの寸法ばらつきや、製造プロセスでのドーピング濃度のばらつき等によって固体差が生じる。IGBT13-1乃至13-3の交互スイッチングのもとにおいては、次の式2が成立する。ここで、rmsは実行値を示している。即ち、式2は、パルス電流の平均値LPF15の値が、フィルタ時定数τ=1/CRの時間範囲における実効値.即ち、電力と等価的に扱うことができることを意味している。電圧変換器14がエミッタセンス電流Ies1乃至Ies3を電圧変換する場合は、センス抵抗Res1乃至Res3を、エミッタセンス端子に直列に接続して両端の電圧を観測するのが簡易であり、このときの関係は次の式3に示されるようになる。式3において、Ves1_rms乃至Ves3_rmsが、エミッタセンス電流Ies1乃至Ies3の電圧変換値の実効値である。感度調整器16は、式4に示すように、Ves1_rms乃至Ves3_rmsに対して、所定のゲインGainを乗算することによって、帰還ゲインを調整する。なお、以下、調整後の電圧Ves1_rms乃至Ves3_rmsの実効値を、エミッタセンス電流の調整後電圧換算実効値Ves1_gain_rms乃至Ves3_gain_rmsと呼ぶ。平均値演算器17は、次の式5を演算することによって、並列に接続されたIGBT13-1乃至13-3の各々についてのエミッタセンス電流の調整後電圧換算実効値Ves1_gain_rms乃至Ves3_gain_rmsの平均値として、Ves_gain_rms_orgを算出する。誤差演算器18は、次の式6を演算することによって、IGBT13-1乃至13-3の各々のエミッタセンス電流Ies1乃至Ies2の誤差電圧として、err1乃至err3を算出する。除算器52は、次の式7を演算することによって、IGBT13-1乃至13-3の各々について、エミッタセンス電流Ies1乃至Ies2の誤差電圧の平均からの変動率div1乃至div3をそれぞれ求める。これらの式7までの演算は常時実行されるが、IGBT13-1乃至13-3のスイッチングの形態が並列スイッチングになる変更点である時刻t’’を境に、S/H器53によって、式8に示すようにサンプルホールドされる。このようにサンプルホールドされるのは、時刻t’以降は並列スイッチングの形態に移行するため、前提条件である等しい実効電流の状態が崩れ、正確な変動率を計算できなくなるためである。そして、乗算器54及び減算器55によって、次の式9が演算され、その結果得られるフィードバック信号dVes1乃至dVes3が、IGBT13-1乃至13-3のゲート電圧の補正量操作量として、ゲート電圧へ負帰還されること、即ち本実施形態では差動増幅器12に供給されることになる。PWM波形生成部11のロジック回路からのパルス信号の電圧Vggとすると、差動増幅器12によって、次の式10が演算されて、その結果得られるゲート電圧Vg1t乃至Vg3tの各々がIGBT13-1乃至13-3の各ゲートに印加される。このように、IGBT13-1乃至13-3の各エミッタセンス電流Ies1乃至Ies3に相対感度誤差があっても、自動的に均等な電流及び損失が配分されるように、IGBT13-1乃至13-3のゲート電圧に対して補正電圧が印加される。また、図6に図示しないが、再び交互スイッチングの形態に移行するに場合は、補正電圧が解除され、IGBT13-1乃至13-3の各々は元のゲート電圧で駆動される。以上説明したように、エミッタセンス誤差自動補正手法が適用される図5の電子回路1bの半導体素子駆動回路によって、IGBT13-1乃至13-3が駆動される場合、交互スイッチング時における通電電流コレクタ電流Icは、並列時において均等に電流が分流した場合の通電電流に対して少なくともN倍Nは、並列数であり、本実施形態では3の大きさになる。このため、並列動作時に対して十分大きなところで、ゲート電圧の補正量が算出されていることになる。従って、如何なる時においても既知の電流範囲内において自動的にゲート電圧の補正量が算出され、その算出値が用いられるので、非常に精度のよい補正がなされることになる。例えば、上述の如く、制御対象の特性や使われ方が既知の場合、制御性に影響を与えない程度までLPF15の時定数を遅くすることによって、コレクタ電流Icの実効値、即ち電力を均一にするようなゲート電極への帰還電圧を印加する作用が得られる。このように、電流実効値の均等化損失配分の均等化に特に効果を奏することが可能になる。さらに以下、当該効果について、図7乃至図11を参照して説明する。図7は、各IGBTのコレクタ電流Ic及びゲート電圧のシミュレーションの結果を示している。ただし、説明の簡略上、並列接続数n=2、即ちIGBT13-1,13-2のみが並列接続されていることが前提とされている。図7A乃至図7Cの各々は、帰還ゲインを0、50、100のそれぞれとした場合における、コレクタ電流Icのタイミングチャートである。図7D乃至図Fの各々は、帰還ゲインを0、50、100のそれぞれとした場合における、ゲート電圧のタイミングチャートである。図8は、図7のシミュレーションに用いたIGBT13-1,13-2の静特性、即ちコレクタ電流Ic-飽和電圧特性を示している。図7及び図8に示すように、制御の帰還ゲインを適切な値に調整することによって、各IGBTこのシミュレーションでは、IGBT13-1,13-2に印加されるゲート電圧が相互に制御されるため、各IGBT13-1,13-2に流れる電流の偏りが大幅に改善される。図9は、各IGBTの累積損失及び損失偏差のシミュレーションの結果を示している。ただし、説明の簡略上、並列接続数n=2、即ちIGBT13-1,13-2のみが並列接続されていることが前提とされている。図9A乃至Cは、帰還ゲインを0、50、100のそれぞれとした場合における、IGBT13-1,13-2の累積損失のタイミングチャートである。ただし、単位電流当りのスイッチング損失、定常損失は任意値が用いられており、縦軸は参考値である。図9D乃至Fは、帰還ゲインを0、50、100のそれぞれとした場合における、IGBT13-1,13-2間の損失偏差のタイミングチャートである。図7のシミュレーション結果と同様に、図9のシミュレーション結果からも、制御の帰還ゲインを適切な値に調整することによって、IGBT13-1,13-2における損失も均等化されることがわかる。図10は、各IGBTに流れるコレクタ電流Icの実機テストの結果を示している。ただし、図7のシミュレーション結果との比較を容易なものとすべく、並列接続数n=2、即ちIGBT13-1,13-2のみが並列接続されていることが前提とされている。図10Aは、上述のエミッタセンス誤差自動補正手法に基づく制御以下、電流偏差制御とも呼ぶがなされていない場合の実機テストの結果である。これに対して、図10Bは、電流偏差制御がなされている場合の実機テストの結果である。図10Aと図10Bとを比較するに、電流偏差制御がなされている場合は、電流偏差制御がなされていない場合に対して、実機においても電流の偏りを改善する効果があることがわかる。図11は、各IGBTの累積損失発生損失及び損失偏差の実機テストの結果を示している。ただし、図9のシミュレーション結果との比較を容易なものとすべく、並列接続数n=2、即ちIGBT13-1,13-2のみが並列接続されていることが前提とされている。図11Aは、累積損失発生損失の実機テストの結果であり、図11Bは、損失偏差の実機テストの結果である。図11に示すように、実機テストでも、図9のシミュレーション結果と同様に、損失の偏りが大幅に改善されることが確認された。以上のごとく、実機においても図10及び図11参照、シミュレーション図7乃至図9参照の予測通りの結果を得ることができ、電流偏差制御の効果を確認することができた。また、以上の効果を奏するエミッタセンス誤差自動補正手法が適用される、図5の電子回路1bの半導体素子駆動回路は、アナログ回路と簡易的なデジタル回路とのみで実現可能であるし、或いは廉価なCPUを用いても十分に実現可能である。特に、半導体素子駆動回路のうち差動増幅器12を除く全ては、シリコンデバイスにて1チップ、或いは複数チップに集積化できる。パッケージは、IGBT13-1乃至13-3又はパワーモジュールと切り離した半導体素子駆動回路のみを集約することも、IGBT13-1乃至13-3を含んだ形インテリジェントパワーモジュール、図5の機能全てを1パッケージ化したものにすることもできる。さらには、図5に図示せぬ上位システムを集約することも可能である。以上のように、パッケージング集約化される機能選択において、その形態に特別な制約はない。そして、エミッタセンス誤差自動補正手法が適用可能となるので、電子回路1bの製造工程内での調整工程を排除できる。さらには相対的な誤差量をリアルタイムに演算し補正できることから、チップ面積などの過剰な設計マージンを取り除くことができるため、電子回路1bのコストダウンに大きく貢献することができる。なお、本発明は上述した実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。図12は、本発明の半導体素子駆動回路を含む電子回路1cの概略構成の例であって、図1や図5とは別の例を示す図である。ただし、図12において、図1や図5と対応する箇所には対応する符号を付してあり、これらの箇所については説明を適宜省略する。図12の電子回路1cにおいては、図1の電子回路1aの平均値演算器17及び誤差演算器18の代わりに、誤差演算器101が設けられている。特許文献1に記載の従来の半導体素子駆動回路のうち、オペアンプで構成されるフィードバック回路は、IGBTの並列数が2個の場合は2個のオペアンプで成立するが、IGBTの並列数が3個の場合を想定すると特許文献1には並列数3個の場合の記載はない、理論上、オペアンプが9個必要となり、コスト及び回路面積が増大する。これに対して、図12の誤差演算器101では、ダイオードによるOR回路とオペアンプの出力に適当な大きさの抵抗とが直列に接続されているため、最終段の誤差演算用のオペアンプを省略することができ、その結果、コスト及び回路面積を減少させることが可能になる。なお、抵抗の適当な大きさとは、例えばオペアンプの出力や吸い込み特性に影響を与えず、かつ次段の差動増幅器12を駆動できる程度の大きさをいう。図13は、本発明の半導体素子駆動回路を含む電子回路1dの概略構成の例であって、図1、図5、図12とは別の例を示す図である。ただし、図13において、図1や図5と対応する箇所には対応する符号を付してあり、これらの箇所については説明を適宜省略する。図13の電子回路1dにおいては、図1の電子回路1aの構成に加えてさらに、過温度判定部51が設けられている。ただし、過温度判定部51は、図5の電子回路1bの構成要素にもなっており、図5を用いて説明済みであるので、ここではその説明は省略する。例えば、本発明は、IGBTのみならず、スイッチング機能を有する任意の半導体素子の駆動用として適用することができる。また、上記図5の実施形態では、過温度判定部51が採用されたが、特にこれに限定されず、IGBT13-1乃至13-3等の複数の半導体素子の動作条件を判定する判定部を採用してもよい。この場合、PWM波形生成部11は、判定部の判定結果に基づいて、駆動信号の生成パターンを変更できるロジック機能を有しているようにすることができる。さらにまた、本発明は、例えば、ゲートに与えられる駆動信号の電圧に応じてオン又はオフするスイッチング機能を有し、コレクタとエミッタが母線中に挿入される半導体素子によって、母線を導通又は遮断するために、駆動信号を半導体素子のゲートに供給する駆動回路に広く適用することができる。換言すると、本発明は、電気自動車、電車、産業用装置等に用いられるインバータは勿論のこと、その他、電圧又は電流駆動型の任意の半導体素子を用いた任意の電流開閉器に適用することができる。以上説明した本発明が適用可能な半導体素子駆動回路のいずれも、次の1の効果を奏することが可能になる。1複数の半導体素子例えばIGBT13-1乃至13-3の並列駆動を行う半導体素子駆動装置において、電圧変換器14は、複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、平均値演算器17や誤差演算器18等の演算器は、LPF15低域透過フィルタから出力される、複数の半導体素子の各々に対応する電圧信号の平均値を求め、それぞれの電圧信号についての平均値に対する誤差を演算し、PWM波形生成部11は、複数の半導体素子の各々を駆動するための駆動信号パルス信号を出力し、差動増幅器12は、複数の半導体素子の各々の駆動信号を、当該複数の半導体素子の各々に対応する誤差に基づいて調整して、当該複数の半導体素子の各々に供給する。これにより、複数の半導体素子の特性差によって生ずるターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和することができる。その結果、各々の半導体素子にて発生する損失の偏りが平準化され、設計マージンが拡大されて、その結果、インバータ等の電流開閉器のコストダウンと小型化を実現することが可能になる。換言すると、特許文献1に記載の技術の実用を考慮すると、理想的な高遠オペアンプを使用する必要がある。さらに半導素子やゲート電圧を駆動するためのバッファ回路における遅れ時間や、そのものの応答遅れ時間を無視できず不安定な制御である。これに対して、本発明が適用される半導体素子駆動装置は、低速な回路を用いて損失偏差を低減する制御を実現できる。さらには廉価なCMOSプロセスを採用できることからシステムオンチップなどの技術を用いて、半導体素子駆動装置の機能を集約することもできる。即ち、あらゆる運転状態において常に安定した電流実効値を算出するために最適な適応フィルタLPF15等を配置することで、損失偏差を大幅に抑制する効果が得られる。IGBT13-1乃至13-3等の半導体素子の個体差が大まかにわかっているか、或いは指令値を予め取得しているならば、例えばマップを持たせることでフィードフォワード制御とフィードバック制御を組み合わせることができ、その結果立ち上がり時の応答性をよりよくすることができる。2さらに、図5の半導体素子駆動回路のように過温度判定部51に備えることで、エミッタセンス電流の相対的誤差を、特に何らかの補正手法に頼らずとも、自動的に調整することができる。なお、当該2の効果を奏するためには、過温度判定部51が採用する必要は特になく、IGBT13-1乃至13-3等の複数の半導体素子の動作条件を判定する判定部図示せずを採用してもよい。この場合、PWM波形生成部11は、判定部の判定結果に基づいて、駆動信号の生成パターンを変更できるロジック機能を有しているようにすることができる。3さらに、図5の半導体素子駆動回路のように、過温度判定部51等の判定部は、複数の半導体素子IGBT13-1乃至13-3等の動作に応じて可変する値のうち、その定格を超過する運転状態に至る値を閾値として、実測値が閾値を超えるか否かという動作条件を判定する。PWM波形生成部11は、判定部により閾値を下回ると判定された場合には、複数の半導体素子のスイッチングの形態が交互スイッチングとなるように、判定部により閾値を上回ると判定された場合には、複数の半導体素子のスイッチングの形態が並列スイッチングとなるように、駆動信号パルス信号の生成パターンを変更する。交互スイッチングの際に、電圧変換器14は、複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、LPF15を介して遅延して出力し、平均値演算器17や誤差演算器18等の演算器は、複数の半導体素子の各々に対応する誤差を算出する。S/H器53は、並列スイッチングに切り替わる際に、前記誤差の値をサンプルホールドする。差動増幅器12は、PWM波形生成部11から出力された複数の半導体素子の各々の駆動信号を、S/H器53によりサンプルホールドされた、複数の半導体素子の各々に対応する誤差に基づいて調整して、複数の半導体素子の各々に供給する。このようにして、IGBT13-1乃至13-3等の定格を超過しない範囲において、交互スイッチングを実施してゲート電圧の調整を逐次更新することによって、エミッタセンス電流の温度などの環境依存性や個体差等の影響を完全に無視することができ、常に精度の高い相対誤差に対する調整を実現できる。4また、半導体素子駆動回路については、差動増幅器12を除く部分を安価なマイクロプロセッサを用いて実現できる。換言すると、従来であればアナログ回路で実現すべき部分をソフトウェアにて機能補完することができ、かつ、アプリケーションの要求に応じて、LPF15の時定数を最適に調整できることからコスト抑制にも貢献する。"