"ゲート積層体構造を備える半導体装置であって、前記ゲート積層体構造が、半導体基板の上に形成された界面層と、前記境界層の上に形成された高誘電率誘電体と、拡散性材料と不純物金属とを含み、前記高誘電率誘電体の上方に形成されたシリサイドゲートと、前記拡散性材料に対するバリア効果を持ち、前記高誘電率誘電体と前記シリサイドゲートの間に形成されたバリアメタルとを具備し、前記不純物金属が、前記シリサイドゲートの前記拡散性材料が前記高誘電率誘電体に導入されることを防ぐことができるような、前記拡散性材料に対するバリア効果を有している半導体装置。前記不純物金属が、前記不純物金属の濃度のピークが前記バリアメタルと前記シリサイドゲートの間の境界に位置するように、局所的に位置している請求項1に記載の半導体装置。前記高誘電率誘電体が、Hfベースの高誘電率誘電体又はZrベースの高誘電率誘電体を含む請求項1に記載の半導体装置。前記バリアメタルが窒化チタン又は窒化タンタルを含む請求項1に記載の半導体装置。前記バリアメタルが3nm以下の膜厚を有している請求項1に記載の半導体装置。前記バリアメタルの膜厚が1.5nm以下である請求項5に記載の半導体装置。前記拡散性材料がNiを含む請求項1に記載の半導体装置。前記不純物金属がPt又はAlである請求項1に記載の半導体装置。半導体基板の上に界面層を形成する工程と、前記界面層の上に高誘電率誘電体を形成する工程と、前記高誘電率誘電体の上にバリアメタルを形成する工程と、前記バリアメタルの上にポリシリコン層を形成する工程と、前記界面層と、前記高誘電率誘電体と、前記バリアメタルと、前記ポリシリコンとをパターニングしてゲート積層体を形成する工程とオフセットスペーサと、エクステンション領域と、サイドウォールと、ソースドレイン領域を形成する工程と、ゲート積層体の上に層間絶縁層を形成する工程と、前記層間絶縁層の一部をエッチングにより除去して前記ポリシリコン層を露出させる工程と、拡散性材料と前記拡散性材料に対するバリア効果を持つ不純物金属とを含む単一層又は前記拡散性材料の層と前記不純物金属の層とを含む積層体を、前記ポリシリコン層の上に形成する工程と、前記ポリシリコン層を前記拡散性材料のシリサイドに変換して、前記不純物金属を含むシリサイドゲートを形成する工程とを備える半導体装置の製造方法。拡散性材料と前記拡散性材料に対するバリア効果を持つ不純物金属とを含む単一層又は前記拡散性材料の層と前記不純物金属の層とを含む積層体をポリシリコン層の上に形成する工程と、前記ポリシリコン層を、前記拡散性材料のシリサイドに変換して前記不純物金属を含むシリサイドゲートを形成する工程とを備える半導体装置の製造方法。発明者らは、下記のように問題を認識した。完全シリサイド化メタルゲートは、シリコンと反応してシリサイドを形成する拡散性材料例えばNiを含んでいる。該拡散性材料は、HK/界面酸化物構造や基板に拡散する可能性があり、これは、次にはデバイス性能を劣化させる可能性がある。これらの拡散性材料は、HK/界面酸化物構造にリークスポットを形成する可能性があり、その信頼性が低下する可能性がある。また、該拡散性材料は、トランジスタ特性にヒステリシスを生じさせたり移動度を低下させたりする電荷トラップを増加させる可能性がある。このような問題を回避するために、材料拡散に対する耐性がある高誘電率誘電体HKを使用することが知られている。しかしながら、これは高誘電率誘電体HKの選択を制約し、また、拡散を抑制するためには一定のHK膜厚が必要であるため、高誘電率誘電体の膜厚のスケーリングを制約する。その代わりに、高誘電率誘電体とメタルゲートの間にバリア層を設けることも知られている。例えば、米国特許出願公開第2004/0164362号は、ニッケルを含むメタルゲートと、チタン又はタンタルを含むバリア層を開示している。米国特許出願公開第2009/021424号と米国特許第6,645,818号も、メタルゲートとバリア層とを開示している。しかしながら、それらの解決手法は、メタルゲートの金属組成物を高誘電率誘電体に拡散することを有効に防ぐためには厚い膜厚を持つバリア層を設ける必要がある。厚いバリア層の導入は、不所望にもトランジスタの仕事関数に変化を誘起してしまう。このような負の影響は避けられるべきである。それらの関連技術は、そもそも、シリサイドをメタルゲートとして用いることを教示も示唆もしていないことに留意されたい。本発明の一の例示的形態の半導体装置は、ゲート積層体構造を有している。当該ゲート積層体構造は、半導体基板の上に形成された界面層と、界面層の上に形成された高誘電率誘電体と、拡散性材料と不純物金属とを含むシリサイドを含む、該高誘電率誘電体の上方に形成されたメタルゲートと、拡散性材料に対してバリア性を有する、高誘電率誘電体とメタルゲートとの間に形成されたバリアメタルとを含んでいる。不純物金属は、拡散性材料に対するバリア性を有している。不純物金属は、主としてバリアメタルとメタルゲートとの間の境界に設けてもよい。不純物金属、特に、バリアメタルとメタルゲートの間の境界に殆ど局所的に位置しているものは、メタルゲートの拡散性材料が高誘電率誘電体に拡散することを防ぐ追加的なバリア層として機能する。当該例示的形態は、このようにして、元来のバリアメタルを関連技術におけるバリアメタルの膜厚よりも薄くすることを可能にする。したがって、元来のバリアメタルを薄くすることで該元来のバリアメタルの仕事関数の効果を低減できるので、当該例示的形態は、メタルゲートの仕事関数を効果的に得ることができる。更に、該不純物金属は、好適な形態でメタルゲートの仕事関数を修正することも可能にする。更に、当該例示的形態は、FUSIの材料が高誘電率誘電体に拡散することを有効に抑制することができる。したがって、当該例示的形態は、微細化されたデバイスにおける、HK/界面酸化物構造や基板に拡散した材料によって引き起こされるデバイス性能の劣化例えば、リークの増加、信頼性の劣化、移動度の劣化、ヒステリシスを避けることができる。図1は、本発明による一実施形態の半導体装置を示す断面図である。図1に示されているように、半導体装置は、半導体基板5の上に設けられた界面層4と、高誘電率誘電体3と、拡散性材料に対するバリア効果を持つバリアメタル2と、該拡散性材料と不純物金属を含むメタルゲート1とを備えており、これらがゲート積層体構造を構成している。メタルゲート1は、ニッケルNiシリサイド、白金Ptシリサイド、コバルトCoシリサイドのような材料で形成されるシリサイドゲートである。該拡散性材料は、Ni、Pt、又はCoのようなシリサイドを構成する材料であり得る。メタルゲート1における該不純物金属は、白金Pt又はアルミニウムAlであり得る。該不純物金属は、それが主としてバリアメタル2とメタルゲート1との間の境界に位置するように、バリアメタル2に隣接して局所的に位置している。該不純物金属は、メタルゲートにも存在することができるが、重要なことは、バリアメタルとの境界において不純物の蓄積があることである。局所的に位置している不純物金属でできた層は、メタルゲートの拡散性材料が高誘電率誘電体3に拡散することも防ぐ追加のバリアメタル層として機能する。バリアメタル2は、窒化チタンTiN又は窒化タンタルTaNであってよい。高誘電率誘電体3は、ハフニウムHfベース、ジルコニウムZrベース、又は、任意の公知の高誘電率材料であってよい。また、界面層4としては、例えば、半導体基板5を酸化して得られるSiO2が使用され得る。拡散性材料に対するバリア効果を持つバリアメタル2をメタルゲート1及び高誘電率誘電体3の間に挿入することにより、メタルゲート1の該拡散性材料の高誘電率誘電体3への拡散が抑制できる。バリアメタル2は、そもそもメタルゲート1の拡散性材料の拡散を避ける上で有効である。加えて、メタルゲート1に含まれている不純物金属は、バリアメタル2に隣接する下部において、メタルゲート1の他の部分よりも高い濃度を有している。該不純物金属は、仕事関数の制御と共に、メタルゲート1の拡散性材料の高誘電率誘電体3への拡散を防止する上でも有効である。したがって、メタルゲート1の不純物金属がメタルゲートの拡散性材料に対する拡散バリアとしても働くので、バリアメタル2の膜厚を該関連技術と比較して薄くすることができる。例えば、本実施形態では、バリアメタル2の膜厚を3nm以下にし、更には、1.5nm以下にすることが可能になる。要するに、不純物を含ませることは、バリアメタル2の膜厚を低減する上で有効である。バリアメタル2の膜厚を低減することにより、メタルゲート1の仕事関数がより支配的になり、トランジスタの仕事関数への不必要な影響が低減する。これは、バリアメタル2において使用される材料に関わらず仕事関数を制御することを可能にする。本発明のゲート積層体を使用することにより、金属層によってバリア効果が実現され得るので、微細化された世代に向け、継続して高誘電率誘電体3の薄膜化ができるようになる。また、本発明のゲート積層体を使用することにより、高誘電率誘電体の選択が広がる。PtやAlのような不純物金属がNiシリサイドに混ぜられる場合、該不純物金属は、バリアメタル2とメタルゲート1との間の境界、又は、バリアメタル2の上部に蓄積する。したがって、該不純物金属によって構成される追加のバリアメタル層は、バリアメタル2の上部に設けられる。Alが使用される場合、Alの殆どはNiシリサイドには残らず、Alは、バリアメタル2とメタルゲート1との境界に蓄積する。Ptが使用される場合、Ptは、Niシリサイドにおいて分布する。しかしながら、Ptは、バリアメタル2とメタルゲート1との間の境界に隣接した領域において最高ピークの濃度を持つように分布する。続いて、本実施形態の半導体装置の製造方法について説明する。図2から図5には、本実施形態の半導体装置の製造手順の例が示されている。以下では、高誘電率誘電体3としてHfSiON膜、バリアメタル2としてTiN膜、メタルゲート1として不純物金属を含むNiシリサイドを用いる場合について説明するが、材料が適宜に変更可能であることは、当業者には自明的であろう。半導体基板5としてはP型シリコン基板が用いられる。まず、半導体基板5に素子分離領域110が形成され、さらにウェル注入およびP型チャネル注入を行った。なお、本実施例ではNMOSを例に説明しているが、PMOSにも適宜適用可能なのは明らかである。続いて、界面層4となるSiO2膜120が熱酸化又は化学的なウェット処理で作製される図2A。その上に、高誘電率誘電体3となるHfSiON膜130が形成される図2B。HfSiON膜は、例えば、HfSiO膜をMOCVD法で成膜し、続いて、アンモニアガス中で熱処理してことで窒化することで得られる。次に、HfSiON膜130上にバリアメタル2となるTiN膜140が形成される図2C。更に、TiN膜140上にポリシリコン層150がCVD法で作製される。続いて、ゲート加工用のハードマスクとしてSiN膜160が形成される図3A。リソグラフィー及びドライエッチング工程を用いてSiN膜160、ポリシリコン層150、TiN膜140、HfSiON膜130及びSiO2膜120が加工され、バリアメタル2、高誘電率誘電体3、及び界面層4が形成される図3B。引き続いて、オフセットスペーサ170が形成され、エクステンション注入とポケット注入が行われる。さらにサイドウォール180を形成した後に、ソース-ドレイン注入が行われ、活性化の熱処理として例えば1040°Cのスパイクアニールが行われる。これにより、エクステンション領域190とソースドレイン領域191が形成される図3C。続いて、ソースドレイン領域191の表面部にソースドレインシリサイド層192が形成される図4A。例えば、Ni膜を形成した後でアニールを行ってシリサイド化を行い、未反応のNiSi膜を除去することで、ソースドレインシリサイド層192を形成できる。このときポリシリコン層150はSiN膜160にカバーされているため、シリサイド化されない。シリサイド形成後にSiNライナー図示せずを形成する。さらに、素子全体を覆うように第1のSiO2層間膜200が形成され、CMPchemicalmechanicalpolishing法にて平坦化が行われる。このとき、ポリシリコン層150が露出しないように、SiN膜160内でCMPを停止させる様な条件でCMPが行われる。その後、ドライエッチング法により、SiN膜160が選択的に除去される図4B。続いて、希フッ酸処理によってポリシリコン層150の露出した表面の自然酸化膜を除去した後、不純物金属膜210とNi膜211とが成膜される図4C。不純物金属膜211は、メタルゲート1に不純物金属を供給するために使用される膜である。不純物金属としてAlを用いる場合には不純物金属膜210としてAl膜が使用され、不純物金属としてPtを用いる場合には不純物金属膜210としてPt膜が使用される。図4Cでは、不純物金属膜210が下方に、Ni膜211が上方に位置しているが、不純物金属膜210とNi膜211の位置は逆であってもよい。続いて、熱処理を行って、不純物金属膜210、Ni膜211及びポリシリコン層150を反応させ、これにより、完全シリサイド化されたメタルゲート1が形成される。このとき、不純物金属膜210の不純物金属もメタルゲート1に導入される。不純物金属がAlである場合には、Alがバリアメタル2とメタルゲート1との境界に蓄積する一方、不純物金属としてPtを使用する場合には、Ptが、バリアメタル2とメタルゲート1との間の境界に隣接した領域において最高ピークの濃度を持つようにメタルゲート1に分布することは上述の通りである。シリサイド反応後も第1のSiO2層間膜200上などに残留したNi膜211は、硫酸過酸化水素水溶液を用いたウェットエッチングにより除去される図5A。引き続いて、第2のSiO2層間膜220、コンタクトホール、コンタクトプラグ230および配線240の形成が行われ、最後に水素ガス中で400°Cのアニールが行っわれる図5B。以上の工程により、図1に示されたゲート積層体構造を備えたMISトランジスタが形成される。上記の製造方法では、メタルゲート1に添加される不純物金属Pt又はAlを含む不純物金属膜210とNi膜211とが別々に形成されているが図4c、図6に図示されているように、不純物金属Pt又はAlとNiとを含む単一の金属膜212が形成されてもよい。この場合でも、ポリシリコン層150をシリサイド化する工程によって、不純物金属Pt又はAlを含む完全シリサイド化されたメタルゲート1を形成できる。本発明は、上述の実施形態にのみ限定されることは無く、そしてもちろん、本発明の要旨から外れない範囲内において様々な変更をしてもよいことに留意されたい。更に、出願人の意図は、たとえ出願手続きにおいて後に補正されたとしても、全てのクレーム要素の等価物を包含することにあることに留意されたい。"