JTAGインタフェースと、JTAGインタフェースを介して各入出力端子の状態を出力するバウンダリスキャン機能と、JTAGインタフェースを介した実行制御に応じてプログラムを実行するJTAGICE対応機能とを備えたLSI用のエミュレータであって、前記LSIの前記JTAGICE対応機能を利用して、前記LSIのプログラムの実行を制御するエミュレーション処理部と、前記エミュレーション処理部によるプログラムの実行の制御に応じた前記LSIの動作中に、前記LSIのバウンダリスキャン機能を利用して、前記LSIの各入出力端子の状態を取得するスキャン処理部と、前記スキャン処理部が取得した前記LSIの各入出力端子の状態もしくは当該状態の組み合わせが、予め設定されたブレーク条件にマッチしたときに、前記LSIのプログラムの実行を停止させるブレーク手段とを有することを特徴とするエミュレータ。請求項1記載のエミュレータであって、前記エミュレーション処理部は、前記LSIのプログラムの実行を1ステップずつ制御し、前記ブレーク手段は、前記LSIがプログラムの1ステップの実行毎に、前記スキャン処理部が取得した前記LSIの各入出力端子の状態もしくは当該状態の組み合わせが、予め設定されたブレーク条件にマッチするかどうかを判定し、マッチしない場合に、前記エミュレーション処理部に、前記LSIのプログラムの次のステップの実行の制御を行わせ、マッチした場合に、前記エミュレーション処理部の、前記LSIのプログラムの実行の制御を停止させることを特徴とするエミュレータ。JTAGインタフェースと、JTAGインタフェースを介して各入出力端子の状態を出力するバウンダリスキャン機能と、JTAGインタフェースを介した実行制御に応じてプログラムを実行するJTAGICE対応機能とを備えたLSI用のエミュレータを用いて、前記LSIをデバッグするデバッグ方法であって、前記エミュレータが、前記LSIの前記JTAGICE対応機能を利用して、前記LSIのプログラムの実行を制御するステップと、前記エミュレータが、前記プログラムの実行の制御に応じた前記LSIの動作中に、前記LSIのバウンダリスキャン機能を利用して、前記LSIの各入出力端子の状態を取得するステップと、前記エミュレータが、前記取得した前記LSIの各入出力端子の状態もしくは当該状態の組み合わせが、予め設定されたブレーク条件にマッチしたときに、前記LSIのプログラムの実行を停止させるステップとを有することを特徴とするデバッグ方法。上述したJTAGICEの技術によれば、LSIの入出力の状態に同期してLSIの実行制御を行う手段が無く、LSIの入出力状態をトリガとするエミュレーションのブレークを行うことができなかった。そこで、本発明は、JTAGICEにおいて、LSIの入出力状態をトリガとするエミュレーションのブレークを実現することを課題とする。前記課題達成のために、本発明は、JTAGインタフェースと、JTAGインタフェースを介して各入出力端子の状態を出力するバウンダリスキャン機能と、JTAGインタフェースを介した実行制御に応じてプログラムを実行するJTAGICE対応機能とを備えたLSI用のエミュレータに、前記LSIの前記JTAGICE対応機能を利用して、前記LSIのプログラムの実行を制御するエミュレーション処理部と、前記エミュレーション処理部によるプログラムの実行の制御に応じた前記LSIの動作中に、前記LSIのバウンダリスキャン機能を利用して、前記LSIの各入出力端子の状態を取得するスキャン処理部と、前記スキャン処理部が取得した前記LSIの各入出力端子の状態もしくは当該状態の組み合わせが、予め設定されたブレーク条件にマッチしたときに、前記LSIのプログラムの実行を停止させるブレーク手段とを備えたものである。ここで、このようなエミュレータは、前記エミュレーション処理部において、前記LSIのプログラムの実行を1ステップずつ制御し、前記ブレーク手段において、前記LSIがプログラムの1ステップの実行毎に、前記スキャン処理部が取得した前記LSIの各入出力端子の状態もしくは当該状態の組み合わせが、予め設定されたブレーク条件にマッチするかどうかを判定し、マッチしない場合に、前記エミュレーション処理部に、前記LSIのプログラムの次のステップの実行の制御を行わせ、マッチした場合に、前記エミュレーション処理部の、前記LSIのプログラムの実行の制御を停止させるように構成してもよい。これらのようなエミュレータによれば、LSIが備えるバウンダリスキャンの機能を利用して、JTAGICEにおいて、LSIの入出力状態をトリガとするエミュレーションのブレークを実現することができるようになる。以上のように、本発明によれば、JTAGICEにおいて、LSIの入出力状態をトリガとするエミュレーションのブレークを実現することができる。以下、本発明の実施形態について説明する。図1に、本実施形態に係るデバッグの構成を示す。本構成は、コンピュータ1とエミュレータユニット2を用いて、ロジックボード3をデバッグするものである。ロジックボード3には、JTAGバウンダリスキャンとJTAGICEとに対応したCPU等のLSI31と、その周辺回路32と、LSI31のJTAGポート用のコネクタ33が搭載されている。また、LSI31は、LSI本来の機能を奏するコアロジック311、コアロジック311が入出力に用いるLSI31の入出力端子312、複数のスキャンセル313、ICE制御ブロック314、バウンダリスキャン制御ブロック315、4本の入出力端子317より構成されるJTAGポートを介した外部との入出力を担うJTAGインタフェース316を備えている。ここで、スキャンセル313は、JTAGポートを構成する4本の入出力端子317を除く、LSI31の各入出力端子312に対応して各々設して設けられている。また、各スキャンセル313はシリアルに順次接続されている。また、バウンダリスキャン制御ブロック315は、LSI31のバウンダリスキャン動作を制御する。すなわち、バウンダリスキャン制御ブロック315は、JTAGインタフェース316を介した外部からの制御に応じて、各スキャンセル313に対応する入出力端子312の状態を、各スキャンセル313にシフト動作を行わせることにより取得して、JTAGインタフェース316を介して外部に出力するスキャン動作等を行う。また、ICE制御ブロック314は、LSI31のオンチップエミュレーション動作を制御する。すなわち、ICE制御ブロック314は、JTAGインタフェース316を介した外部からの命令に応じて、コアロジック311の状態やプログラムの実行を制御する。ここで、バウンダリスキャン制御ブロック315は、ICE制御ブロック314の制御下におけるコアブロックの動作実行中にも、上述したスキャン動作を行うことができるように構成されている。次に、エミュレータユニット2は、ロジックボード3のコネクタ33を介して、LSI31のJTAGポートとの間の入出力を担うデバイスインタフェース21、コンピュータ1との間の入出力を担うホストインタフェース22、エミュレーション処理部23、スキャン処理部24、スキャンデータメモリ25、ブレーク条件メモリ26とを備えている。ここで、エミュレーション処理部23は、コンピュータ1からの制御に従って、LSI31のICE制御ブロック314に命令を発行し、ICE制御ブロック314にLSI31のオンチップエミュレーション動作を制御させる。また、スキャン処理部24は、コンピュータ1からの制御に従って、LSI31のバウンダリスキャン制御ブロック315を制御し、LSI31に前述したスキャン動作を行わせLSI31の各入出力端子312の状態を読み出しスキャンデータメモリ25に格納する動作などを行う。また、エミュレーション処理部23は、コンピュータ1からの要求に応えてスキャンデータメモリ25に格納されたLSI31の各入出力端子312の状態の履歴をトレースデータとしてコンピュータ1に提供する処理も行う。次に、コンピュータ1は、オペレーティングシステム11上で稼働するエミュレータアプリケーション12を備えており、エミュレータアプリケーション12は、ユーザの作成したスクリプトやユーザの操作に従ってエミュレータユニット2のICE制御ブロック314とスキャン処理部24とを制御する。以下、このような構成において行うLSI31のデバッグ動作について説明する。図2に、エミュレータユニット2のエミュレーション処理部23が、コンピュータ1のエミュレータアプリケーション12からの制御に従って行うエミュレーション処理の手順を示す。図示するように、このエミュレーション処理では、まず、スキャン処理部24に並行スキャンモードを設定するステップ202。ここで、並行スキャンモードが設定されたスキャン処理部24は、エミュレーション処理部23と同期して動作し、LSI31のコアロジック311のプログラムの1ステップ実行毎のスキャン動作を、LSI31のバウンダリスキャン制御ブロック315に行わせ、LSI31の各入出力端子312の状態をLSI31より読み出しスキャンデータメモリ25に格納する。そして、次に、エミュレーション処理部23は、LSI31のICE制御ブロック314に命令を発行し、所定のプログラムを1ステップ、コアロジック311に実行させるステップ204。ここで、コアロジック311のプログラムの各ステップの実行は、たとえば、コアロジック311に、周辺回路32やLSI31に含まれる所定のプログラムメモリのプログラムの各ステップを実行させること等により実現する。次に、エミュレーション処理部23は、スキャンデータメモリ25から、ステップ202のプログラムのステップの実行後のLSI31の各入出力端子312の状態を読み出し、読み出した各入出力端子312の状態が、予めコンピュータ1のエミュレータアプリケーション12からブレーク条件メモリ26に設定されているブレーク条件にマッチするかどうかを調べるステップ206。ここで、ブレーク条件メモリ26に設定されるブレーク条件としては、特定の入出力端子312の特定の値の出現もしくは当該特定の値への変化や、特定の入出力端子312の値の特定の組み合わせたとえば、特定アドレスのリードライトを表す入出力端子312の値の組み合わせの出現等を設定する。そして、読み出した各入出力端子312の状態がブレーク条件にマッチしなかった場合にはステップ206、プログラムが最後のステップまで実行を完了したかどうかを調べステップ208、完了していればエミュレーション処理を終了し、完了していなければステップ202に戻ってプログラムの次のステップを実行する。一方、読み出した各入出力端子312の状態がブレーク条件にマッチした場合にはステップ206、プログラムの実行をブレークするステップ210。すなわち、プログラムの以降のステップの実行を停止し、最後に実行したステップの識別と共にコンピュータ1のエミュレータアプリケーション12にブレーク発生を通知する。そして、エミュレータアプリケーション12からの再開の指示があればステップ212、ステップ208に進み、プログラムが最後のステップまで実行を完了したかどうかを調べ、完了していればエミュレーション処理を終了し、完了していなければステップ202に戻ってプログラムの次のステップを実行する。一方、エミュレータアプリケーション12からの終了の指示があった場合にはステップ214、エミュレーション処理を終了する。以上、本発明の実施形態について説明した。以上のように、本実施形態によれば、LSI31が備えるバウンダリスキャンの機能を利用して、JTAGICEにおいて、LSI31の入出力状態をトリガとするエミュレーションのブレークを実現することができる。ところで、以上の実施形態におけるエミュレーション処理では、LSI31のコアロジック311にプログラムのステップを1ステップずつ実行させてコアロジック311のプログラムの実行を停止した上で、スキャン動作によって読み出されたLSI31の各入出力端子312の状態とブレーク条件とのマッチの有無を判定し、マッチした場合にプログラムの実行をブレークするようにしたが、LSI31のコアロジック311のプログラムの各ステップの連続的な実行中に、プログラムの各ステップの実行と同期した形態でLSI31の各入出力端子312の状態をスキャン動作によって取得できる場合には、1ステップずつプログラムの実行を停止する必要はなく、プログラムの各ステップを連続的に実行させながら、スキャン動作によって読み出されたLSI31の各入出力端子312の状態とブレーク条件とのマッチの有無を判定し、マッチした時点でLSI31のプログラムの実行をブレークするようにしてよい。また、以上の実施形態におけるエミュレータユニット2の機能またはその一部は、コンピュータ1のエミュレータアプリケーション12に、これを備えるようにしてもよい。または、逆に、以上の実施形態におけるコンピュータ1のエミュレータアプリケーション12の機能はエミュレータユニット2にこれを備えるようにしてもよい。