"反転入力端子に入力される第1入力信号と、非反転入力端子に入力される第2入力信号とを増幅して初段増幅信号を出力する初段増幅回路を備え、前記初段増幅回路が、前記第2入力信号の正成分を入力とする第1エミッタフォロワ回路を形成し、コレクタに所定の第1電位が印加される第1トランジスタと、前記第2入力信号の負成分を入力とする第2エミッタフォロワ回路を形成し、コレクタに所定の第2電位が印加される第2トランジスタと、前記第1トランジスタのエミッタに接続されるエミッタを有する第3トランジスタと、前記第2トランジスタのエミッタに接続されるエミッタを有する第4トランジスタと、前記第3トランジスタのコレクタと前記第3トランジスタのベースとの間に接続された第1抵抗と、前記第3トランジスタのベースと前記第4トランジスタのベースとの間に接続された第2抵抗と、前記第4トランジスタのコレクタと前記第4トランジスタのベースとの間に接続された第3抵抗と、前記第1入力信号の正成分が入力されるエミッタと、前記第3トランジスタのコレクタに接続されるベースと、第1コレクタ抵抗を介して正電源の電位が印加され、前記初段増幅信号の正成分が出力されるコレクタとを有する第5トランジスタと、前記第1入力信号の負成分が入力されるエミッタと、前記第4トランジスタのコレクタに接続されるベースと、第2コレクタ抵抗を介して負電源の電位が印加され、前記初段増幅信号の負成分が出力されるコレクタとを有する第6トランジスタとを含む、増幅回路。前記初段増幅回路が、前記第1入力信号の正成分を入力とする第3エミッタフォロワ回路を形成し、エミッタが前記第5トランジスタのエミッタに接続され、コレクタに所定の第3電位が印加される第7トランジスタと、前記第1入力信号の負成分を入力とする第4エミッタフォロワ回路を形成し、エミッタが前記第6トランジスタのエミッタに接続され、コレクタに所定の第4電位が印加される第8トランジスタと、をさらに含む、請求項1に記載の増幅回路。前記初段増幅回路が、前記第7トランジスタのエミッタと、前記第5トランジスタのエミッタとの間に接続される第4抵抗と、前記第8トランジスタのエミッタと、前記第6トランジスタのエミッタとの間に接続される第5抵抗とをさらに含む、請求項2に記載の増幅回路。前記初段増幅信号を増幅する後段増幅回路と、前記後段増幅回路の出力インピーダンスを変換するバッファ回路とをさらに備え、前記後段増幅回路が、前記バッファ回路に接続されるコレクタを有し、前記初段増幅信号の正成分を入力とするエミッタ接地増幅回路を形成する第9トランジスタと、前記第9トランジスタのコレクタに接続される一端と、接地される他端とを有する第6抵抗と、前記バッファ回路に接続されるコレクタを有し、前記初段増幅信号の負成分を入力とするエミッタ接地増幅回路を形成する第10トランジスタと、前記第10トランジスタのコレクタに接続される一端と、接地される他端とを有する第7抵抗とを含む、請求項1~3のいずれかに記載の増幅回路。本発明の1つの目的は、動作が制限されることのない増幅回路を提供することである。本発明の他の目的は、負帰還回路の構成によってゲインが変動することがない増幅回路を提供することである。本発明の好ましい実施形態による増幅回路は、反転入力端子に入力される第1入力信号と、非反転入力端子に入力される第2入力信号とを増幅して初段増幅信号を出力する初段増幅回路を備え、前記初段増幅回路が、前記第2入力信号の正成分を入力とする第1エミッタフォロワ回路を形成し、コレクタに所定の第1電位が印加される第1トランジスタと、前記第2入力信号の負成分を入力とする第2エミッタフォロワ回路を形成し、コレクタに所定の第2電位が印加される第2トランジスタと、前記第1トランジスタのエミッタに接続されるエミッタを有する第3トランジスタと、前記第2トランジスタのエミッタに接続されるエミッタを有する第4トランジスタと、前記第3トランジスタのコレクタと前記第3トランジスタのベースとの間に接続された第1抵抗と、前記第3トランジスタのベースと前記第4トランジスタのベースとの間に接続された第2抵抗と、前記第4トランジスタのコレクタと前記第4トランジスタのベースとの間に接続された第3抵抗と、前記第1入力信号の正成分が入力されるエミッタと、前記第3トランジスタのコレクタに接続されるベースと、第1コレクタ抵抗を介して正電源の電位が印加され、前記初段増幅信号の正成分が出力されるコレクタとを有する第5トランジスタと、前記第1入力信号の負成分が入力されるエミッタと、前記第4トランジスタのコレクタに接続されるベースと、第2コレクタ抵抗を介して負電源の電位が印加され、前記初段増幅信号の負成分が出力されるコレクタとを有する第6トランジスタとを含む。第5トランジスタ及び第6トランジスタは、非反転入力端子から見た場合、エミッタ接地増幅回路を形成する。第5トランジスタ及び第6トランジスタは、反転入力端子から見た場合、ベース接地増幅回路を形成する。ベース接地増幅回路が入力信号と同相の信号を出力し、エミッタ接地増幅回路が入力信号と逆相の信号を出力するため、初段増幅回路を、第1入力信号と第2入力信号との差分を増幅する差動増幅回路として動作させることができる。第5トランジスタのコレクタ電流は、正電源の電位と第1コレクタ抵抗の抵抗値とに基づいて決定される。第6トランジスタのコレクタ電流は、負電源の電位と第2コレクタ抵抗の抵抗値とに基づいて決定される。このため、従来の差動増幅回路に比べて、第5トランジスタ及び第6トランジスタのコレクタ電流の上限値が大幅に緩和される。第5トランジスタ及び第6トランジスタのコレクタ電流が第1入力信号及び第2入力信号に応じて変化するときに、各コレクタ電流の波形が歪むことを防止できる。第1エミッタフォロワ回路および第2エミッタフォロワ回路により、非反転入力端子側から見たトランジスタのベース-コレクタ間容量を小さな値にすることができる。従って、トランジスタのベース-コレクタ間容量および非反転入力端子の抵抗成分によって信号の高周波成分が減衰してしまうという問題を解決できる。好ましい実施形態においては、前記初段増幅回路が、前記第1入力信号の正成分を入力とする第3エミッタフォロワ回路を形成し、エミッタが前記第5トランジスタのエミッタに接続され、コレクタに所定の第3電位が印加される第7トランジスタと、前記第1入力信号の負成分を入力とする第4エミッタフォロワ回路を形成し、エミッタが前記第6トランジスタのエミッタに接続され、コレクタに所定の第4電位が印加される第8トランジスタと、をさらに含む。第3エミッタフォロワ回路及び第4エミッタフォロワ回路により、増幅回路における反転入力端子側の入力インピーダンスを高くすることができる。これにより、反転入力端子と、増幅回路の出力端子との間に帰還回路が接続されたときに、増幅回路のゲインが帰還回路の構成に応じて変動することを抑制できる。好ましい実施形態においては、前記初段増幅回路が、前記第7トランジスタのエミッタと、前記第5トランジスタのエミッタとの間に接続される第4抵抗と、前記第8トランジスタのエミッタと、前記第6トランジスタのエミッタとの間に接続される第5抵抗とをさらに含む。第7トランジスタ及び第8トランジスタの各エミッタ抵抗において、エミッタ内部抵抗及び帰還回路のインピーダンスの寄与を低下させることができる。したがって、増幅回路のゲインが帰還回路の構成に応じて変動することをさらに抑制できる。好ましい実施形態においては、前記初段増幅信号を増幅する後段増幅回路と、前記後段増幅回路の出力インピーダンスを変換するバッファ回路とをさらに備え、前記後段増幅回路が、前記バッファ回路に接続されるコレクタを有し、前記初段増幅信号の正成分を入力とするエミッタ接地増幅回路を形成する第9トランジスタと、前記第9トランジスタのコレクタに接続される一端と、接地される他端とを有する第6抵抗と、前記バッファ回路に接続されるコレクタを有し、前記初段増幅信号の負成分を入力とするエミッタ接地増幅回路を形成する第10トランジスタと、前記第10トランジスタのコレクタに接続される一端と、接地される他端とを有する第7抵抗とを含む。第9トランジスタ及び第10トランジスタの各コレクタ抵抗において、コレクタ内部抵抗及び帰還回路のインピーダンスの寄与を低下させることができる。したがって、増幅回路のゲインが帰還回路の構成に応じて変動することをさらに抑制できる。本発明は上記構成を有することにより、動作が制限されることのない増幅回路を提供することができる。以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。{増幅回路1の構成}図1は、本実施の形態に係る増幅回路1の構成を示す回路図である。図1を参照して、増幅回路1は、初段増幅回路10と、後段増幅回路20と、バッファ回路30と、反転入力端子41と、非反転入力端子42と、出力端子43とを備える。帰還回路50は、増幅回路1の外側に接続される、増幅回路1とは別個の回路である。初段増幅回路10は、反転入力端子41に入力される入力信号61と、非反転入力端子42に入力される入力信号62とを増幅して初段増幅信号を出力する。初段増幅回路10は、入力信号61,62の正成分と、入力信号61,62の負成分とを個別に増幅する。初段増幅信号の正成分を、初段増幅正成分63Aとする。初段増幅信号の負成分を、初段増幅負成分63Bとする。後段増幅回路20は、初段増幅信号初段増幅正成分63A及び初段増幅負成分63Bを増幅して後段増幅信号を出力する。後段増幅信号の正成分を、後段増幅正成分64Aとする。後段増幅信号の負成分を、後段増幅負成分64Bとする。バッファ回路30は、後段増幅回路20の出力インピーダンスを変換する。後段増幅信号は、出力信号64として出力端子43から出力される。{初段増幅回路10の構成}初段増幅回路10の構成について説明する。初段増幅回路10は、トランジスタTR1~TR8と、抵抗R1、R2、R5、R6、R21~R24と、定電流源C1,C2とを含む。トランジスタTR3、TR4、TR7、TR8、抵抗R21~R22は定電圧源を構成している。トランジスタTR1は、PNP型のトランジスタである。トランジスタTR1は、入力信号61の正成分61Aを入力とするエミッタフォロワ回路を形成する。トランジスタTR1のコレクタには、負電源45の電位V2が印加される。トランジスタTR2は、トランジスタTR1と対を成すNPN型のトランジスタである。トランジスタTR2は、入力信号61の負成分61Bを入力とするエミッタフォロワ回路を形成する。トランジスタTR2のコレクタには、正電源44の電位V1が印加される。トランジスタTR3は、PNP型のトランジスタである。トランジスタTR3は、入力信号62の正成分62Aを入力とするエミッタフォロワ回路を形成する。トランジスタTR3のコレクタには、負電源45の電位V2が印加される。トランジスタTR4は、トランジスタTR3と対を成すNPN型のトランジスタである。トランジスタTR4は、入力信号62の負成分62Bを入力とするエミッタフォロワ回路を形成する。トランジスタTR4のコレクタには、正電源44の電位V1が印加される。トランジスタTR7は、NPN型のトランジスタである。トランジスタTR7のエミッタは、トランジスタTR3のエミッタフォロワ回路の出力に接続される。トランジスタTR8は、トランジスタTR7と対を成すPNP型のトランジスタである。トランジスタTR8のエミッタは、トランジスタTR4のエミッタフォロワ回路の出力に接続される。トランジスタTR5は、NPN型のトランジスタである。トランジスタTR5のエミッタは、トランジスタTR1のエミッタフォロワ回路の出力に接続される。トランジスタTR5は、トランジスタTR1のエミッタフォロワ回路から出力される正成分61Aと、トランジスタTR3のエミッタフォロワ回路からトランジスタTR7を経由して出力される正成分62Aとを増幅して初段増幅正成分63Aを出力する。トランジスタTR6は、トランジスタTR5と対を成すPNP型のトランジスタである。トランジスタTR6のエミッタは、トランジスタTR2のエミッタフォロワ回路の出力に接続される。トランジスタTR6は、トランジスタTR2のエミッタフォロワ回路から出力される負成分61Bと、トランジスタTR4のエミッタフォロワ回路からトランジスタTR8を経由して出力される負成分62Bとを増幅して初段増幅負成分63Bを出力する。抵抗R1は、トランジスタTR5のエミッタ抵抗である。抵抗R5は、トランジスタTR5のコレクタ抵抗である。抵抗R2は、トランジスタTR6のエミッタ抵抗である。抵抗R6は、トランジスタTR6のコレクタ抵抗である。次に、初段増幅回路10を構成する各素子の接続について説明する。反転入力端子41は、トランジスタTR1,TR2のベースにそれぞれ接続される。非反転入力端子42は、トランジスタTR3,TR4のベースにそれぞれ接続される。抵抗R1の一端は、トランジスタTR5のエミッタに接続される。抵抗R1の他端は、トランジスタTR1のエミッタに接続される。トランジスタTR1のコレクタは、負電源45に接続される。抵抗R2の一端は、トランジスタTR6のエミッタに接続される。抵抗R2の他端は、トランジスタTR2のエミッタに接続される。トランジスタTR2のコレクタは、正電源44に接続される。トランジスタTR3は、エミッタがトランジスタTR7のエミッタに接続され、コレクタが負電源45に接続される。トランジスタTR7は、コレクタが定電流源C1を介して正電源44に接続され、抵抗R21とトランジスタTR1のベースとに接続され、ベースが抵抗R21とR22との接続点に接続されている。トランジスタTR4は、エミッタがトランジスタTR8のエミッタに接続され、コレクタが正電源44に接続される。トランジスタTR8は、コレクタが定電流源C2を介して負電源45に接続され、抵抗R24とトランジスタTR6のベースとに接続され、ベースが抵抗R23とR24との接続点に接続されている。トランジスタTR5のコレクタが、抵抗R5を介して正電源44に接続される。また、トランジスタTR5のコレクタが、後段増幅回路20を構成するトランジスタTR9のベースに接続される。トランジスタTR6のコレクタが、抵抗R6を介して負電源45に接続される。また、トランジスタTR6のコレクタが、後段増幅回路20を構成するトランジスタTR10のベースに接続される。{後段増幅回路20の構成}次に、後段増幅回路20の構成を説明する。後段増幅回路20は、トランジスタTR9,TR10と、抵抗R7~R10とを備える。トランジスタTR9は、初段増幅正成分63Aを入力とするエミッタ接地増幅回路を形成する。トランジスタTR9のコレクタは、バッファ回路30に接続される。抵抗R7は、トランジスタTR9のエミッタ抵抗である。抵抗R9は、トランジスタTR9のコレクタ抵抗である。トランジスタTR10は、初段増幅負成分63Bを入力とするエミッタ接地増幅回路を形成する。トランジスタTR10のコレクタは、バッファ回路30に接続される。抵抗R8は、トランジスタTR10のエミッタ抵抗である。抵抗R10は、トランジスタTR10のコレクタ抵抗である。後段増幅回路20における各素子の接続を説明する。トランジスタTR9のエミッタは、抵抗R7を介して正電源44に接続される。トランジスタTR9のコレクタは、抵抗R9の一端と、トランジスタTR11のベースとに接続される。トランジスタTR11は、後述するように、バッファ回路30を構成する。抵抗R9の他端は、接地される。トランジスタTR10のエミッタは、抵抗R8を介して負電源45に接続される。トランジスタTR10のコレクタは、抵抗R10の一端と、トランジスタTR12のベースとに接続される。トランジスタTR12は、後述するように、バッファ回路30を構成する。抵抗R10の他端は、接地される。{バッファ回路30の構成}バッファ回路30の構成を説明する。バッファ回路30は、トランジスタTR11,TR12と、抵抗R11,R12と、バイアス回路31とを備える。トランジスタTR11は、後段増幅正成分64Aを入力とするエミッタフォロワ回路を形成する。トランジスタTR12は、後段増幅負成分64Bを入力とするエミッタフォロワ回路を構成する。バイアス回路31は、トランジスタTR11,TR12のベースにバイアス電圧を印加する。トランジスタTR11のベースは、バイアス回路31及びトランジスタTR9のコレクタに接続される。トランジスタTR11のコレクタは、正電源44に接続される。トランジスタTR11のエミッタは、抵抗R11を介して出力端子43に接続される。トランジスタTR12のベースは、バイアス回路31及びトランジスタTR10のコレクタに接続される。トランジスタTR12のコレクタは、負電源45に接続される。トランジスタTR12のエミッタは、抵抗R12を介して出力端子43に接続される。{帰還回路50の構成}帰還回路50は、反転入力端子41と出力端子43との間に接続される外付け回路である。増幅回路1を使用する場合、図1に示すように、帰還回路50を接続することが前提となる。帰還回路50は、抵抗RA,RBを備える。抵抗RAの一端は、出力端子43に接続される。抵抗RAの他端は、反転入力端子41及び抵抗RBの一端に接続される。抵抗RBの他端は、接地される。以下、初段増幅回路10と、後段増幅回路20とに分けて、増幅回路1の動作について説明する。{初段増幅回路10の動作}初段増幅回路10において、入力信号61,62は、トランジスタTR5,TR6により増幅される。{トランジスタTR5,TR6}入力信号61は、反転入力端子41を介して増幅回路1に入力される。入力信号61のうち、正成分61Aは、トランジスタTR1、抵抗R1を経由して、トランジスタTR5のエミッタに入力される。したがって、反転入力端子41側から見たトランジスタTR5は、ベース接地増幅回路を形成する。入力信号62は、非反転入力端子42を介して増幅回路1に入力される。入力信号62のうち、正成分62Aは、トランジスタTR3、及びトランジスタTR7を経由して、トランジスタTR5のベースに入力される。したがって、非反転入力端子42側から見たトランジスタTR5は、エミッタ接地増幅回路を形成する。この結果、正成分61A,62Aは、トランジスタTR5により増幅される。増幅された信号は、初段増幅正成分63Aとして、初段増幅回路10から出力される。初段増幅正成分63Aは、正成分61Aと正成分62Aとの差分が増幅された信号である。以下、正成分61Aと正成分62Aとの差分が増幅される理由を詳しく説明する。トランジスタTR5が、ベース接地増幅回路として正成分61Aを増幅するので、正成分61Aと増幅された正成分61Aとは、同相である。トランジスタTR5が、エミッタ接地増幅回路として正成分62Aを増幅するので、正成分62Aと増幅された正成分62Aとは、逆相となる。増幅された正成分61Aと増幅された正成分62Aとが逆相となるので、初段増幅正成分63Aは、正成分61Aと正成分62Aとの差分が増幅された信号として、初段増幅回路10から出力される。トランジスタTR6は、トランジスタTR5と同様に動作する。すなわち、トランジスタTR6は、ベース接地増幅回路として負成分61Bを増幅する。トランジスタTR6は、エミッタ接地増幅回路として負成分62Bを増幅する。初段増幅負成分63Bは、初段増幅正成分63Aと同様に、負成分61Bと負成分62Bとの差分が増幅された信号として、初段増幅回路10から出力される。すなわち、初段増幅回路10は、入力信号61と入力信号62との差分を増幅する差動増幅回路として動作する。{定電圧源}上記の通り、トランジスタTR3、TR4、TR7、TR8、抵抗R21~R22は定電圧源を構成している。トランジスタTR3、TR4、TR7、TR8の各ベース-エミッタ間電圧Vbeの合計電圧0.6V×4=2.4Vが抵抗R22およびR23の両端に生じる。これにより、抵抗R22およびR23の両端に生じた電圧に基づいて、抵抗R22およびR23に電流が流れる。そして、抵抗R22およびR23に流れる電流とほぼ同じ電流が抵抗R21およびR24にも流れる。なぜなら、トランジスタTR7、TR8のベース-エミッタ間に流れる電流は無視できる程度に微少だからである。そして、抵抗R21およびR24にも電圧が発生し、その結果、トランジスタTR7のコレクタと、トランジスタTR8のコレクタとの間に定電圧が発生する。この定電圧は、バイアス電圧としてトランジスタTR5およびTR6のベースに供給される。なお、抵抗R22とR23との合成抵抗に対する抵抗R21の比率、及び、抵抗R22とR23との合成抵抗に対する抵抗R24の比率を適切な値に設定することにより、出力電圧のDCオフセットを調整することができる。なお、抵抗R22とR23との代わりに1つの抵抗のみが設けられてもよい。また、定電圧源がバイアス回路の主体となることによって、定電流源C1、C2には高い精度が要求されなくなるので、定電流源C1、C2を非常に簡易な回路構成することができる。図2は、定電流源C1、C2の回路を示す一例である。{トランジスタTR3,TR4}トランジスタTR3、TR4は、上述したように、入力信号62を入力としたエミッタフォロワ回路を形成する。これにより、増幅回路1におけるトランジスタTR5、TR6のベース-コレクタ間容量Cobの悪影響を低くすることができる。トランジスタTR3を例に説明するが、TRも同様である。増幅回路1がトランジスタTR3を備えていない場合、トランジスタTR7のエミッタが非反転入力端子42に直接接続される。従って、交流的に考えると、トランジスタTR5のベースには正成分62Aが直接入力されることになる。これは、トランジスタTR7は定電圧源の一部として機能しているだけであり、交流的には機能しないからである。ここで、トランジスタTR5のベース-コレクタ間容量Cobは、抵抗R1、R5のゲイン倍されて、非常に大きな値になっている。そして、非反転入力端子42に直列的に存在する入力抵抗成分Rg図示せずと、トランジスタTR5のベース-コレクタ間容量Cobとによってローパスフィルタが形成され、正成分62Aの高周波数成分が無駄に減衰されてしまう。図1に示すように、増幅回路1は、トランジスタTR3を含むエミッタフォロワ回路を備える。従って、入力抵抗成分Rgから見ると、トランジスタTR3のベース-コレクタ間容量Cobだけが存在することになる。これは、トランジスタTR5のベース-コレクタ間容量Cobは、トランジスタTR3の直流電流増幅率をhfeとすると、1/hfe倍されることによって、非常に小さな値となるので、無視することができるからである。そして、トランジスタTR3のベース-コレクタ間容量Cobは抵抗によってゲイン倍されていないので小さな値である。従って、入力抵抗成分Rgと、トランジスタTR3のベース-コレクタ間容量Cobとによってローパスフィルタが形成されたとしても、高周波数成分が無駄に減衰されてしまうことがない。従って、Cobの影響を非常に小さくできる。{トランジスタTR1,TR2}トランジスタTR1,TR2は、上述したように、エミッタフォロワ回路をそれぞれ形成する。これにより、初段増幅回路10のゲインが、帰還回路50の構成によって変動することを抑制できる。以下、トランジスタTR1を例にして、初段増幅回路10のゲインの変動を抑制できる理由を説明する。ここでは、トランジスタTR5のエミッタ内部抵抗は考慮しない。上述したように、トランジスタTR5は、ベース接地増幅回路及びエミッタ接地増幅回路として動作する。したがって、正成分61A,62Aの増幅率は、コレクタ抵抗とエミッタ抵抗との比コレクタ抵抗/エミッタ抵抗で決定される。帰還回路50は、反転入力端子41と出力端子43との間に接続される。トランジスタTR5から見た帰還回路50の抵抗成分以下、抵抗RFと呼ぶ。は、抵抗RAと抵抗RBとの並列回路の合成抵抗として表わすことができる。ここで、増幅回路1が、トランジスタTR1及び抵抗R1を備えていない場合を説明する。この場合、帰還回路50が、トランジスタTR5のエミッタに直接的に接続されるので、抵抗RFのみが、トランジスタTR5のエミッタ抵抗となる。したがって、トランジスタTR5における正成分61A,62Aの増幅率は、帰還回路50の抵抗RFの値に応じて変動する。同様に、増幅回路1がトランジスタTR2及び抵抗R2を備えていない場合、トランジスタTR6における負成分61B,62Bの増幅率は、抵抗RFに応じて変動する。つまり、増幅回路1がトランジスタTR1,TR2及び抵抗R1,R2を備えない場合、初段増幅回路10のゲインが、帰還回路50の構成に応じて変動する。次に、図1に示すように、増幅回路1が、トランジスタTR1及び抵抗R1を備える場合を説明する。この場合、トランジスタTR5のエミッタ抵抗として、抵抗R1と、トランジスタTR1により構成されるエミッタフォロワの出力インピーダンスとを考慮する必要がある。具体的には、トランジスタTR5のエミッタ抵抗は、抵抗R1と出力インピーダンスとの直列回路の合成抵抗となる。出力インピーダンスをZ1とすると、Z1は、以下の式で表わされる。Z1=RF×1/hfe1ここで、RFは、抵抗RF帰還回路の抵抗成分の抵抗値を示す。hfe1は、トランジスタTR1の直流電流増幅率を示す。hfe1の値を100とした場合、トランジスタTR5から見た抵抗RFの値は、トランジスタTR1がない場合の1/100となる。また、抵抗R1の値がZ1よりも大きければ、トランジスタTR5のエミッタ抵抗において、抵抗R1の寄与が抵抗RFの寄与よりも支配的になる。このように、増幅回路1がトランジスタTR1及び抵抗R1を備えた場合、トランジスタTR5における正成分61A,62Aの増幅率が、帰還回路50の構成により変動することが防止される。同様に、増幅回路1が、トランジスタTR2及び抵抗R2を備えた場合、トランジスタTR6における負成分61B,62Bの増幅率が、帰還回路50の構成により変動することが防止される。なお、増幅回路1が抵抗R1,R2を備えなくても、トランジスタTR5,TR6のエミッタ抵抗における抵抗RFの影響を防止できる。{トランジスタTR5,TR6へのコレクタ電流の供給}トランジスタTR5は、抵抗R5を介して正電源44から電流の供給を受けることができる。トランジスタTR6は、抵抗R6を介して負電源45から電流の供給を受けることができる。すなわち、トランジスタTR5,TR6は、従来の差動増幅回路を構成するトランジスタに比べて、コレクタに非常に多くの電流を流すことができる。トランジスタTR5,TR6のコレクタ電流の上限が緩和されるので、初段増幅回路10は、動作が制限されることなく、入力信号61,62を増幅することができる。トランジスタTR5を例にして、コレクタに多くの電流を供給できる理由を説明する。図1に示すように、トランジスタTR5のコレクタが、抵抗R5を介して正電源44に接続され、トランジスタTR7のコレクタが、定電流源C1を介して正電源44に接続されている。すなわち、トランジスタTR5,TR7は、カレントミラー回路を構成しないので、トランジスタTR5のエミッタ電流の上限は、正電源44の電位と、抵抗R5の抵抗値とに基づいて決定される。定電流源C1は、トランジスタTR5へバイアス電流を供給するために用いられる。この結果、トランジスタTR5のコレクタ電流の上限値は、従来の差動増幅回路を構成するトランジスタのコレクタ電流の上限値よりも、大幅に上昇する。トランジスタTR5のコレクタ電流の上限値が大幅に上昇することにより、初段増幅正成分63Aが歪むことを防止できる。以下、初段増幅正成分63の波形が歪むことを防止できる理由を説明する。まず、反転入力端子41の電位が固定されている場合における、正成分62Aの増幅について考える。この場合、トランジスタTR1のエミッタ電位は、変動しない固定電位となる。トランジスタTR1のエミッタ電位が固定された状態で、入力信号62が非反転入力端子42に入力されることにより、トランジスタTR5のベース電位は、正成分62Aに応じて変化する。抵抗R1で生じる電位差は、通常のエミッタ接地増幅回路と同様に、トランジスタTR5のベース電位の変化に応じて変化する。抵抗R1で生じる電位差の変化に伴って、抵抗R1に流れる電流以下、便宜的に電流CR1と呼ぶ。が変化する。トランジスタTR5のコレクタ電流の上限値が大幅に上昇しているため、電流CR1は、抵抗R1における電位差の変化に合わせて、歪むことなくクリップすることなく変化する。電流CR1の変化により発生するトランジスタTR5のコレクタ電位の変動が、増幅された正成分62Aとして出力される。次に、非反転入力端子42の電位が固定されている場合における、入力信号61の正成分61Aの増幅について考える。この場合、トランジスタTR5のベース電位は、変動しない固定電位となる。トランジスタTR5のベース電位が固定された状態で、入力信号61が反転入力端子61に入力されることにより、抵抗R1の電位差が、正成分61Aに応じて変化する。つまり、トランジスタTR1のベースと、トランジスタTR5のベースとの間の電位差ベース間電圧が、正成分61Aに応じて変動する。ベース間電圧は、トランジスタTR1,TR5のVBEベース-エミッタ間電圧と、抵抗R1で生じる電位差との和として表わすことができる。トランジスタTR1,TR5のVBEの変動は、抵抗R1の電位差の変動に比べて非常に小さいため無視することができる。抵抗R1で生じる電位差の変化に伴って、電流CR1が変化する。上述のように、トランジスタTR5のコレクタ電流の上限値が大幅に上昇しているため、電流CR1は、抵抗R1で生じる電位差の変化に合わせて、歪むことなく変化する。電流CR1の変化により発生するトランジスタTR5のコレクタ電位の変動が、増幅された正成分61Aとして出力される。このように、正電源44から抵抗R5の抵抗値に応じた電流が供給されることにより、正成分61A,62Aの変化に応じて電流CR1トランジスタTR5のコレクタ電流を変化させることができる。したがって、歪みのない初段増幅信号正成分63Aを出力することができる。同様に、トランジスタTR6についても、負電源45から電流が供給されることにより、歪みのない初段増幅信号負成分63Bを出力することができる。なお、正成分61A,62Aの増幅について、抵抗R1がトランジスタTR1とトランジスタTR5のエミッタとの間に接続されることを前提として説明した。しかし、初段増幅回路10が抵抗R1,R2を備えていなくても、トランジスタTR5,TR6は、入力信号61,62を増幅することができる。この場合、正成分61A,62Aの変化に応じて、トランジスタTR1,TR5のVBEが変動するため、エミッタ電流の変動の振幅が、抵抗R1が接続される場合と比べて、大きくなる。この場合、抵抗R5の抵抗値を調整することにより、トランジスタTR5のゲインを調整すればよい。{定電流源C1、C2}定電流源C1、C2の代わりに抵抗を挿入ことも可能である。しかし、定電流源C1、C2の代わりに抵抗を挿入する場合、挿入した抵抗が信号ラインにとって負荷として機能する。仮に負荷として機能しないように抵抗の値を大きくすると、バイアス電流が非常に小さくなってしまう。そこで、図1では、定電流源C1、C2を使用することによって、信号ラインに対するインピーダンスを無限大にすることができ、かつ、適切なバイアス電流を流すことができる。{トランジスタの温度特性の影響1}また、増幅回路1が抵抗R1,R2を備えることにより、トランジスタTR5,TR6の温度特性によって生じる初段増幅回路10のゲインの変動を抑制することができ、かつ、増幅の線形性を向上することができる。以下、トランジスタTR5を例にして、この理由について説明する。ここでは、帰還回路50の抵抗成分が、初段増幅回路10のゲインに影響を及ぼさないと仮定する。一般的には、初段増幅回路10のゲインを極力高くするために、トランジスタTR5のエミッタには、抵抗R1は接続されない。この場合、抵抗R5とエミッタ内部抵抗との比により正成分61A,62Aの増幅率が決定される。エミッタ内部抵抗が温度に応じて変動することにより、増幅率が温度によって変動する。つまり、トランジスタTR5のエミッタに抵抗R1が接続されない場合、初段増幅回路10のゲインが、温度によって変動する。しかし、増幅回路1では、抵抗R1がトランジスタTR5のエミッタに接続される。トランジスタTR5のエミッタ抵抗は、エミッタ内部抵抗と抵抗R1とが直列接続されたときの合成抵抗となる。このため、エミッタ内部抵抗が変動しても、エミッタ抵抗全体での変動幅は小さくなる。トランジスタTR6についても同様である。このように、トランジスタTR5,TR6のエミッタに抵抗R1,R2を接続することにより、温度によって増幅率が変動することが抑制される。したがって、初段増幅回路10のゲインの変動を抑制することができる。なお、抵抗R1,R2における電圧降下がトランジスタのエミッタ-ベース間電圧0.6~0.7V以上となるように、抵抗R1,R2の抵抗値を設定することが望ましい。これにより、トランジスタTR5,TR6における増幅率の変動を防止することができる。また、抵抗R1,R2の抵抗値の比率を調整することにより、反転入力端子41の電位を調節することができる。この結果、増幅回路1の出力DC電圧を調整することができる。{トランジスタの温度特性の影響2}例えばトランジスタTR3、TR4、TR7、TR8と、TR1、TR2、TR5、TR6との温度特性が異なっている場合、トランジスタTR1、TR2、TR5、TR6のベース-エミッタ間電圧Vbeが温度によって変動してしまうと、トランジスタTR5のコレクタ電流が変動してしまう。この問題を解決するために、トランジスタTR3、TR4、TR7、TR8の温度特性を、TR1、TR2、TR5、TR6の温度特性と等しくする。つまり、トランジスタTR5のコレクタ電流が温度の影響を受けて変動したとしても、トランジスタTR7のコレクタ電流も温度によって同じ量だけ変動させることによって、温度の影響を相殺できる。すなわち、トランジスタTR1、TR2、TR5、TR6のベース-エミッタ間電圧Vbeの合計電圧詳細には、抵抗R1,R2の電圧を含むの温度による変動と同じだけ、トランジスタTR3、TR4、TR7、TR8のベース-エミッタ間電圧Vbeの合計電圧2.4Vを温度によって変動させることになる。しかしながら、実際には、トランジスタTR3、TR4、TR7、TR8のベース-エミッタ間電圧Vbeの合計電圧が温度によって変動すると、抵抗R21およびR24に流れる電流、つまり、抵抗R21およびR24の電圧も温度によって変動する。その結果、トランジスタTR3、TR4、TR7、TR8の方が、TR1、TR2、TR5、TR6よりも、抵抗R21、R22の電圧変化分だけ余分に変動させることになるので、より迅速にトランジスタTR5のコレクタ電流の温度の影響を減らすことができる。{後段増幅回路20の動作}図1を参照して、後段増幅回路20では、トランジスタTR9,TR10がエミッタ接地増幅回路を形成している。増幅回路1の増幅率を上げることを考えた場合、後段増幅回路20は、抵抗R9を備えない方が望ましい。しかし、トランジスタTR9,TR10のコレクタが抵抗R9,R10を介してそれぞれ接地されることにより、後段増幅回路20のゲインが、帰還回路50の構成により変動することを防止できる。以下、トランジスタTR9を例に詳しく説明する。図1を参照して、抵抗R7は、トランジスタTR9のエミッタ抵抗である。トランジスタTR9のコレクタ抵抗は、抵抗R9と、トランジスタTR9のコレクタ内部抵抗と、出力抵抗とが互いに並列接続された並列回路の合成抵抗により表わされる。トランジスタTR9の出力アドミッタンスをhoe9とした場合、コレクタ内部抵抗は、1/hoe9で表わされる。出力抵抗は、トランジスタTR9により形成されるエミッタ接地増幅回路の出力インピーダンスに相当する。トランジスタTR9のコレクタは、トランジスタTR11、抵抗R11,RA,RBを介して接地されている。出力抵抗の抵抗値をRoとすると、Roは、以下の式で表わされる。Ro=hfe11×R11RARBhfe11は、トランジスタTR11の直流電流増幅率を示す。R11,RA,RBは、抵抗R11,RB,RAの抵抗値を示す。抵抗R9の抵抗値がトランジスタTR9のコレクタ内部抵抗より非常に小さくR9≪1/hoe9、かつ、抵抗R9の抵抗値がRoよりも非常に小さいR9≪Ro場合を考える。この場合、コレクタ抵抗において、抵抗R9の寄与が支配的なる。一方、コレクタ抵抗において、帰還回路50の抵抗RA,RBの寄与が低下する。初段増幅負成分63Bを増幅するトランジスタTR10についても、同様である。抵抗R9がトランジスタTR9のコレクタに接続されていない場合を考える。出力抵抗がコレクタ内部抵抗よりも小さくなるRo<1/hoe9と、抵抗RA,RBが、トランジスタTR9のコレクタ抵抗において支配的となる。つまり、抵抗RA及び抵抗RBの抵抗値によって、後段増幅回路20のゲインが変動する。しかし、後段増幅回路20が抵抗R9,R10を備えることにより、帰還回路50の抵抗RA,RBが後段増幅回路20のゲインに与える影響を抑制することが可能となる。{変形例}以下、本実施の形態の変形例について説明する。上述した増幅回路1において、トランジスタTR1,TR3のコレクタが負電源45に接続され、トランジスタTR2,TR4のコレクタが正電源44に接続される例を説明した。しかし、トランジスタTR1~TR4のコレクタの接続は、これに限られない。第1変形例では、トランジスタTR1、TR2のコレクタが接地される。これにより、トランジスタTR1,TR2の電力損失を低減することができる。第2変形例では、トランジスタTR1,TR3のコレクタが、トランジスタTR6のベースに接続される。トランジスタTR6のベース電位が負電源45の電位よりも高いので、トランジスタTR2,TR4の電力損失を低減することができる。トランジスタTR2,TR4のコレクタが、トランジスタTR5のベースに接続される。トランジスタTR5のベース電位が正電源44の電位よりも低いので、トランジスタTR2,TR4の電力損失を低減することができる。また、トランジスタTR1~TR4のコレクタを接続することにより、トランジスタTR1~TR4のベース-コレクタ間容量Cobの影響を小さくすることができる。第3変形例では、トランジスタTR1,TR3のコレクタが、第1の所定の定電源に接続される。第1の所定の定電源の電位は、負電源45の電位よりも高い。したがって、トランジスタTR1,TR3の電力損失を低減することができる。また、トランジスタTR2,TR4のコレクタが、第2の所定の定電源に接続される。第2の所定の定電源の電位は、正電源44の電位よりも低い。したがって、トランジスタTR2,TR4の電力損失を低減することができる。第4変形例では、トランジスタTR1、TR2、抵抗R1、R2が省略される。つまり、トランジスタTR5のエミッタと、TR6のエミッタとは、反転入力端子41に直接接続される。以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。"