複数のデバイドバイ2/3セルのチェーンを備えており、前記チェーンの各デバイドバイ2/3セルは、入力信号を受信しかつ出力信号を出力し、前記デバイドバイ2/3セルのそれぞれは、該デバイドバイ2/3セルが2で割るか又は3で割るかを制御するモジュラス制御信号に応答する、順次論理素子を備えており、前記モジュラス制御信号の1つにおける変化が前記順次論理素子を第1の状態に置かせ、前記出力信号の1つにおける変化が前記順次論理素子を第2の状態に置かせる、マルチモジュラスデバイダMMD。前記順次論理素子は入力リードを有し、前記モジュラス制御信号の前記1つは前記入力リードによって前記順次論理素子に供給される、請求項1のMMD。前記順次論理素子は入力リードを有し、前記モジュラス制御信号の前記1の反転バージョンは前記入力リードによって前記順次論理素子に供給される、請求項1のMMD。前記順次論理素子は入力リードを有し、前記出力信号の前記1つは前記入力リードによって前記順次論理素子に供給される、請求項1のMMD。前記順次論理素子は入力リードを有し、前記出力信号の前記1つの反転バージョンは前記入力リードによって前記順次論理素子に供給される、請求項1のMMD。差動ラッチであって、入力リード及び出力リードを有し、前記入力リードは前記モジュラス制御信号の前記1つを受信するように結合され、前記差動ラッチの前記出力リードは前記順次論理素子の入力リードに結合される、差動ラッチをさらに備える、請求項1のMMD。前記順次論理素子は出力リードを有し、前記順次論理素子は前記出力リードに対してMMD出力信号を出力し、前記MMD出力信号は約50/50のデューティサイクルを有する、請求項1のMMD。前記モジュラス制御信号の前記1つは、前記デバイドバイ2/3セルの1つが2で割るか又は3で割るかを制御するモジュラス制御信号である、請求項1のMMD。前記MMDは周波数Fを有するMMD入力信号を受信し、前記MMD入力信号を分周し、そしてMMD出力信号を出力する、前記MMD入力信号はデバイドバイ2/3セルDIV23CELL0に受信され、前記順次論理素子はFに等しい又はFより大きい周波数の信号を受信しない、請求項1のMMD。前記MMDの第1の部分はCML電流モード論理論理回路で実現され、前記MMDの第2の部分はCMOS相補型金属酸化物半導体論理回路で実現され、前記順次論理素子はCMOS論理回路で実現される、請求項1のMMD。a分周動作を実行するためにデバイドバイ2/3セルのチェーンを使用すること、この場合、各デバイドバイ2/3セルは入力信号を受信しかつ出力信号を出力する、前記デバイドバイ2/3セルのそれぞれは、該デバイドバイ2/3セルが2で割るか又は3で割るかを制御するモジュラス制御信号に応答する、b順次論理素子を第1の状態に置くために前記モジュラス制御信号の1つを使用すること、c前記順次論理素子を第2の状態に置くために前記出力信号の1つを使用すること、を備える方法。ステップbにおいて使用される前記1つのモジュラス制御信号は、前記デバイドバイ2/3セルの第1の1つが2で割るか又は3で割るかを制御するモジュラス制御信号である、請求項11の方法。ステップbにおいて使用される前記1つのモジュラス制御信号は、前記デバイドバイ2/3セルの第2の1つが2で割るか又は3で割るかを制御するモジュラス制御信号である、請求項11の方法。ステップbは、前記モジュラス制御信号の前記1つを前記順次論理素子の第1の入力リードに供給することを含み、ステップcは、前記出力信号の前記1つを前記順次論理素子の第2の入力リードに供給することを含む、請求項11の方法。ステップbは、第1のデジタル論理レベルから第2のデジタル論理レベルへの前記モジュラス制御信号の前記1つの移行に応答して前記順次論理素子を前記第1の状態に置くことを含む、請求項11の方法。ステップcは、第1のデジタル論理レベルから第2のデジタル論理レベルへの前記出力信号の前記1つの移行に応答して前記順次論理素子を前記第2の状態に置くことを含む、請求項11の方法。デバイダを形成するモジュラスデバイダステージのチェーンを備え、前記デバイダは出力信号を出力するために選択可能な除数値で入力信号を割ることができ、前記モジュラスデバイダステージのそれぞれはデバイドバイツー動作又はデバイドバイスリー動作を実行する、出力信号を生成するための手段を備え、前記出力信号は約50パーセントのデューティサイクルを有し、前記手段はモジュラス制御信号を前記チェーンから受信しかつ前記モジュラス制御信号に応答して前記出力信号にデジタル論理レベルを移行させる、回路。前記入力信号は第1のパルス幅のパルスを有し、前記モジュラス制御信号は前記第1のパルス幅と同じくらい短いパルス幅を有するパルスを実質的に有しない、請求項17の回路。前記入力信号は周波数Fを有し、前記出力信号を生成するための手段はF以上の周波数を有する信号を受信しない、請求項17の回路。前記モジュラス制御信号は、前記出力信号の各周期の間に2回だけ移行する、請求項17の回路。前記出力信号を生成するための手段は、前記出力信号の各周期の間に2回より多く移行する信号を受信しない、請求項17の回路。