表面および裏面を有し、前記表面から前記裏面に貫通するスルーホール3が形成された基板1と、前記基板1の前記スルーホール3内に、中心導体2cを中心として誘電体2bと外側導体2aとが同軸状に配置された複数のキャパシタ構造部2と、前記基板1の表面側に形成され、前記中心導体2cと電気的に接続された上面配線5と、前記基板1の裏面側に形成され、前記複数のキャパシタ構造部2における前記中心導体2c同士を接続する第1下面配線6と、前記基板1の裏面側において、前記第1下面配線6を挟んで前記基板1と反対側において、前記第1下面配線6を覆いつつ、前記複数のキャパシタ構造部2における前記外側配線2a同士を接続する第2下面配線7と、を有してなる配線基板を備え、前記上面配線5と前記中心導体2cおよび前記第1下面配線6にて信号線を構成すると共に、前記外側導体2aおよび前記第2下面配線7にてシールド線を構成し、前記第2下面配線7は、前記複数のキャパシタ構造部2と対応する場所を一様に覆っていることを特徴とする配線基板を有する半導体装置。前記基板1の裏面に形成され、前記外側導体2aを露出させるコンタクトホール8aと共に前記中心導体2cを露出させるコンタクトホール8bが備えられた1層目絶縁膜8を有し、前記第1下面配線6は、前記1層目絶縁膜8上に形成されていると共に、前記中心導体2cを露出させるコンタクトホール8bを通じて前記複数のキャパシタ構造部2における前記中心導体2c同士を接続しており、さらに、前記基板1の前記裏面側において、前記1層目絶縁膜8および前記第1下面配線6を覆うように形成されていると共に、前記1層目絶縁膜8に形成された前記外側導体2aを露出させるコンタクトホール8aを通じて前記外側導体2aと電気的接続を図るためのコンタクトホール9aが形成された2層目絶縁膜9を有し、前記第2下面配線7は、前記2層目絶縁膜9上に形成されていると共に前記2層目絶縁膜9に形成されたコンタクトホール9aを通じて前記複数のキャパシタ構造部2における前記外側導体2a同士を接続していることを特徴とする請求項1に記載の配線基板を有する半導体装置。前記2層目絶縁膜9上の全面に一様に前記第2下面配線7が形成されていることを特徴とする請求項2に記載の配線基板を有する半導体装置。前記基板1の表面側において前記上面配線5に対して半導体チップ13を電気的に接続すると共に、前記上面配線5のうち前記半導体チップ13よりも外側に配置された部分を接続端子5aとして、該接続端子5aがボンディングワイヤ14を介して外部端子11bに電気的に接続されていることを特徴とする請求項1ないし3のいずれか1つに記載の配線基板を有する半導体装置。前記基板1の表面側において前記上面配線5に対して半導体チップ13を電気的に接続すると共に、前記上面配線5のうち前記半導体チップ13よりも外側に設けられた前記キャパシタ構造部2の中心導体2cが前記基板1の裏面側において接続端子6aに電気的に接続されており、該接続端子6aが外部端子11bに電気的に接続されていることを特徴とする請求項1または2に記載の配線基板を有する半導体装置。前記基板1に対して形成された前記複数のキャパシタ構造部2の複数を直列接続することでキャパシタ容量設定が行われていることを特徴とする請求項1ないし5のいずれか1つに記載の配線基板を有する半導体装置。前記基板1に対して前記複数のキャパシタ構造部2を形成した配線基板を複数枚積層し、各配線基板に備えられた前記複数のキャパシタ構造部2における前記中心導体2c同士および前記外側導体2a同士が電気的に接続されることで、各配線基板に備えられた前記複数のキャパシタ構造部2が直列接続されてキャパシタ容量設定が行われていることを特徴とする請求項1ないし5のいずれか1つに記載の配線基板を有する半導体装置。前記キャパシタ構造部2は、同心円状もしくは同心多角形状によって構成されていることを特徴とする請求項1ないし7のいずれか1つに記載の半導体装置。しかしながら、ノイズのシールド性を確保するには、ICの端子から配線基板に形成したキャパシタ構造の信号線およびGND電極を抵抗成分やインダクタンス成分を最小限にして接続する必要がある。例えば、特許文献1の構造では、キャパシタ構造を構成する上部電極および下部電極の両方が配線基板の表面側、つまり同一平面上に存在している。このため、実装時にGND端子を一様な面に接続することが困難であり、抵抗成分やインダクタンス成分を十分に小さくすることができず、GND電位を確実に確保することができないという問題がある。一方、特許文献2の構造では、スルーホールの中心に備えられた中心導体とシールド用外側導体が配線基板の表裏のいずれからも露出する構造とされているため、配線基板の裏面側に2つの電位となる配線が形成されることになる。このため、特許文献1と同様、抵抗成分やインダクタンス成分を十分に小さくすることができず、GND電位を確実に確保することができないという問題がある。本発明は上記点に鑑みて、キャパシタ構造の信号線およびGND電極を抵抗成分やインダクタンス成分を最小限にできる構造の配線基板を有する半導体装置を提供することを目的とする。上記目的を達成するため、請求項1に記載の発明では、基板1のスルーホール3内に、中心導体2cを中心として誘電体2bと外側導体2aとが同軸状に配置された複数のキャパシタ構造部2を形成し、基板1の表面側に中心導体2cと電気的に接続された上面配線5を形成すると共に、基板1の裏面側に、複数のキャパシタ構造部2における中心導体2c同士を接続する第1下面配線6と、第1下面配線6を挟んで基板1と反対側において第1下面配線6を覆いつつ、複数のキャパシタ構造部2における外側配線2a同士を接続する第2下面配線7とを備えることで配線基板を構成し、上面配線5と中心導体2cおよび第1下面配線6にて信号線を構成すると共に、外側導体2aおよび第2下面配線7にてシールド線を構成し、第2下面配線7にて複数のキャパシタ構造部2と対応する場所を一様に覆った構造とすることを特徴としている。このように、直列接続された複数のキャパシタ構造部2の信号線となる中心導体2cが共に配線基板の表面側で配線接続され、シールド線を構成する外側導体2aが共に配線基板の裏面側で配線接続されている。このような構成とすれば、配線基板の裏面側において、キャパシタ構造部2と対応する場所を一様に第2下面配線7で覆うことができ、第2下面配線7に接続される外側導体2aをGND電位に確保することが可能となる。したがって、信号線を通じて信号入出力を行う際に、外側導体2aがGND電位に確保されていることから、寄生抵抗や寄生インダクタンスを最小とすることが可能となり、キャパシタ構造部2により輻射ノイズを効果的に吸収することが可能になる。具体的には、請求項2に記載したように、基板1の裏面に、外側導体2aを露出させるコンタクトホール8aと共に中心導体2cを露出させるコンタクトホール8bが備えられた1層目絶縁膜8を備え、第1下面配線6を1層目絶縁膜8上に形成すると共に、中心導体2cを露出させるコンタクトホール8bを通じて複数のキャパシタ構造部2における中心導体2c同士を接続し、さらに、基板1の裏面側において、1層目絶縁膜8および第1下面配線6を覆いつつ、1層目絶縁膜8に形成された外側導体2aを露出させるコンタクトホール8aを通じて外側導体2aと電気的接続を図るためのコンタクトホール9aが形成された2層目絶縁膜9を備え、第2下面配線7を2層目絶縁膜9上に形成すると共に2層目絶縁膜9に形成されたコンタクトホール9aを通じて複数のキャパシタ構造部2における外側導体2a同士を接続する構造とすることができる。この場合において、請求項3に記載の発明に記載したように、2層目絶縁膜9上の全面に一様に第2下面配線7が形成されるようにすると好ましい。このように、第2下面配線7を基板1の裏面側の全面に一様に形成する場合には、第2下面配線7のパターニングも必要ないため、容易に第2下面配線7を形成することが可能となる。請求項4に記載の発明では、基板1の表面側において上面配線5に対して半導体チップ13を電気的に接続すると共に、上面配線5のうち半導体チップ13よりも外側に配置された部分を接続端子5aとして、該接続端子5aがボンディングワイヤ14を介して外部端子11bに電気的に接続されていることを特徴としている。このように、半導体チップ13を上面配線5に対して電気的に接続し、上面配線5のうち半導体チップ13よりも外側に配置された部分を接続端子5aとしてボンディングワイヤ14を介して外部との電気的な接続を行うことができる。請求項5に記載の発明では、基板1の表面側において上面配線5に対して半導体チップ13を電気的に接続すると共に、上面配線5のうち半導体チップ13よりも外側に設けられたキャパシタ構造部2の中心導体2cが基板1の裏面側において接続端子6aに電気的に接続されており、該接続端子6aが外部端子11bに電気的に接続されていることを特徴としている。このように、半導体チップ13よりも外側に配置したキャパシタ構造部2を用いて、基板1の裏面側に接続端子6aを配置することもできる。そして、この接続端子6aを介して外部との電気的な接続を行うことができる。請求項6に記載の発明では、基板1に対して形成された複数のキャパシタ構造部2の複数を直列接続することでキャパシタ容量設定が行われていることを特徴としている。このように、複数のキャパシタ構造部2の複数を直列接続することでキャパシタ容量調整を行うことができるため、その数を調整することでキャパシタ容量設定を行うことができる。請求項7に記載の発明では、基板1に対して複数のキャパシタ構造部2を形成した配線基板を複数枚積層し、各配線基板に備えられた複数のキャパシタ構造部2における中心導体2c同士および外側導体2a同士が電気的に接続されることで、各配線基板に備えられた複数のキャパシタ構造部2が直列接続されてキャパシタ容量設定が行われていることを特徴としている。このように、複数枚の配線基板を積層し、配線基板のうち対向する面同士では外側導体2a同士および中心導体2c同士が接続されるようにすることで、同軸状のキャパシタ構造部2を軸方向に並べて直列接続することができるため、実質的にキャパシタ構造部2の軸方向長を長くすることができ、チップ面積を拡大しなくてもキャパシタ構造部2でのキャパシタ容量を増加させることができる。これにより、よりノイズ除去効果を得ることが可能となり、よりノイズを確実に除去することが可能となる。請求項8に記載の発明では、キャパシタ構造部2は、同心円状もしくは同心多角形状によって構成されていることを特徴としている。このように、同心円状に限らず、同心多角形状によってキャパシタ構造部2を構成することもできる。なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。第1実施形態本発明の第1実施形態について説明する。図1は、本実施形態にかかる半導体装置に備えられるキャパシタ構造部を有する配線基板の断面図である。また、図2a、bは、図1に示す配線基板の上面図と下面図である。以下、これらの図を参照して、本実施形態にかかる半導体装置に備えられる配線基板について説明する。図1および図2a、bに示すように、シリコン基板1に対してキャパシタ構造部2が形成されている。キャパシタ構造部2は、シリコン基板1の表面上面から裏面下面まで貫通するスルーホール3内に形成されている。具体的には、キャパシタ構造部2は、外側導体2aと誘電体2bおよび中心導体2cを有した構成とされている。外側導体2aは、スルーホール3の内壁面に形成されており、その内側に誘電体2bを介して中心導体2cが形成されている。本実施形態のキャパシタ構造部2は、シリコン基板1を貫通するように形成したスルーホール3内をすべて埋め尽くすように形成されており、シリコン基板1の表面側と裏面側それぞれから外側導体2aと誘電体2bおよび中心導体2cが露出した構造となっている。つまり、外側導体2aや誘電体2bおよび中心導体2cは、シリコン基板1の表面から裏面にかけてシリコン基板1の厚みと同じ長さで形成されている。そして、中心導体2cを中心として、その周囲に誘電体2bと外側導体2aが順に配置されることによって、中心導体2cと誘電体2bおよび外側導体2aが同心円状に配置された構造とされている。このようなキャパシタ構造部2は、シリコン基板1に対して複数個備えられ、隣接する複数個が互いに接続された構造とされる。図1および図2a、bでは隣り合う2つのキャパシタ構造部2の中心導体2cが互いに接続されると共に、外側導体2aが互いに接続される構造とされた構造を一例として示してある。具体的には、シリコン基板1の表面には、絶縁膜4を介して上面配線5が形成されており、絶縁膜4に形成されたコンタクトホール4aを通じて上面配線5が各キャパシタ構造部2に備えられた中心導体2cと電気的に接続されている。また、シリコン基板1の裏面には、第1下面配線6と第2下面配線7が形成されており、第1下面配線6が各キャパシタ構造部2に備えられた中心導体2cと電気的に接続され、第2下面配線7が各キャパシタ構造部2に備えられた外側導体2aに電気的に接続されている。より詳しくは、シリコン基板1の裏面上には、1層目絶縁膜8が形成されており、この1層目絶縁膜8に各キャパシタ構造部2の外側導体2aの一部や中心導体2cを露出させるためのコンタクトホール8a、8bが形成されている。この1層目絶縁膜8上に第1下面配線6が形成されていると共に、中心導体2cを露出させるためのコンタクトホール8bを通じて第1下面配線6が中心導体2cと電気的に接続されている。また、第1下面配線6および1層目絶縁膜8の表面を覆うように2層目絶縁膜9が形成されており、この2層目絶縁膜9に、1層目絶縁膜8のコンタクトホール8aに繋がると共に各キャパシタ構造部2の外側導体2aを露出させるコンタクトホール9aが形成されている。そして、この2層目絶縁膜8の表面に全面に一様に第2下面配線7が形成され、コンタクトホール8a、9aを通じて各キャパシタ構造部2の外側導体2aに電気的に接続されている。さらに、シリコン基板1の表面側には、上面配線5および絶縁膜4を覆うように保護膜10が形成されている。この保護膜10にはパッド開口部10a、10bが形成されており、このパッド開口部10a、10bから上面配線5の一部が露出させられることで、第1接続端子5aと第2接続端子5bが構成されている。このような構造により、本実施形態の複数のキャパシタ構造部2を形成した配線基板が構成されている。このように構成される配線基板では、上面配線5と中心導体2cおよび第1下面配線6が所望の信号を伝達するための信号線としての役割を果たし、第1接続端子5aと第2接続端子5bのいずれか一方を信号入力端子、他方を信号出力端子として信号を伝える。このため、上面配線5と中心導体2cおよび第1下面配線6は信号電位とされる。一方、第2下面配線7はグランドプレーンを構成し、第2下面配線7および外側導体2aがGND電位となり、シールド線を構成する。そして、このような配線基板は、例えば、上面配線5のうち第1接続端子5aと第2接続端子5bの一方に図示しないLSIの半導体チップが電気的に接続されると共に、第1接続端子5aと第2接続端子5bの他方が外部と電気的に接続される。これにより、配線基板を備えた半導体装置が構成される。以上のように構成された配線基板を有する半導体装置では、信号線の一部を構成する中心導体2cの周囲に同心円状のシールド線を構成する外側導体2aを備えるキャパシタ構造部2を有した構成とされている。そして、2つのスルーホール3内に設けた各キャパシタ構造部2の中心導体2cについては、配線基板の表面側で各中心導体2cが上面配線5に電気的に接続され、裏面側でもう一方のキャパシタ構造部2の中心導体2cと第1下面配線6を介して電気的に接続されている。さらに、各キャパシタ構造部2の外側導体2aについては、配線基板の裏面側に全面に一様に形成された第2下面配線7で覆われつつ、第2下面配線7に電気的に接続されている。このため、直列接続された2つのキャパシタ構造部2の信号線となる中心導体2cが共に配線基板の表面側で配線接続され、シールド線を構成する外側導体2aが共に配線基板の裏面側で配線接続されている。このような構成とすれば、配線基板の裏面側に全面に一様に第2下面配線7を形成でき、第2下面配線7に接続される外側導体2aをGND電位に確保することが可能となる。したがって、第1接続端子5aおよび第2接続端子5bにおいて信号入出力を行う際に、外側導体2aがGND電位に確保されていることから、寄生抵抗や寄生インダクタンスを最小とすることが可能となり、キャパシタ構造部2により輻射ノイズを効果的に吸収することが可能になる。また、本実施形態のように、第2下面配線7をシリコン基板1の裏面側の全面に一様に形成する場合には、第2下面配線7のパターニングも必要ないため、容易に第2下面配線7を形成することが可能となる。第2実施形態本発明の第2実施形態について説明する。本実施形態では、第1実施形態で示した配線基板を備えた半導体装置の一例について説明する。図3は、本実施形態にかかる配線基板を備えた半導体装置の断面図である。また、図4は、図3に示す半導体装置に備えられる配線基板の上面レイアウト図である。なお、図3では、配線基板の接続状態をわかり易くするために、紙面左右方向において隣り合っているキャパシタ構造部2の中心導体2c同士を第1下面配線6にて接続した構造を記したが、実際には図4に示すように紙面上下方向において隣り合っているキャパシタ構造部2の中心導体2c同士が第1下面配線6にて接続された構造となている。図3に示すように、シリコン基板1に対してキャパシタ構造部2を形成した配線基板がリードフレーム11上に搭載されている。シリコン基板1の裏面側の第2下面配線7は、リードフレーム11におけるGND部11aに接合され、GND部11aを通じて外部のGNDとの電気的な接続が図れるようにされている。また、シリコン基板1の表面側の上面配線5は、はんだバンプ12を介してLSIチップ半導体チップ13の保護膜13aから露出させられた電極13bと電気的に接続されている。具体的には、配線基板のうちLSIチップ13の電極13bと対応する位置に第2接続端子5bを配置しておき、LSIチップ13がフェイスダウンで配線基板上に配置した状態ではんだリフローすることで、LSIチップ13と配線基板の所望箇所同士が電気的および物理的に接続されている。そして、LSIチップ13よりも外側に露出している部位において、ボンディングワイヤ14を介してリードフレーム11における外部端子11bと電気的に接続されている。このような接続形態とされた各部が、図示しないモールド樹脂によってモールド化され、外部端子11bの一部などがモールド樹脂から露出させられることで、半導体装置が構成されている。このように構成される半導体装置は、外部端子11bに対して外部信号配線や外部電源およびGNDが電気的に接続されることで、ボンディングワイヤ14や上面配線5およびはんだバンプ12を通じてLSIチップ13の所望箇所が外部信号配線や外部電源およびGNDにそれぞれ電気的に接続される。したがって、上面配線5および外部信号配線を通じる経路で信号入力もしくは信号出力が行われるにあたって、キャパシタ構造部2が接続されていることから、その経路に外部端子11bなどからノイズが侵入しても、そのノイズを確実にGND部11aに逃がすことができ、効率的にノイズを除去することが可能となる。また、本実施形態では、図4に示されるように、上面配線5における第1接続端子5aから第2接続端子5bに至るまでに複数個図4では4個のキャパシタ構造部2を通る経路が構成されるようにしている。このように、ノイズ除去の効果をより高めるために、より多くのキャパシタ構造部2を通る経路で信号線が構成されるようにすることもできる。第3実施形態本発明の第3実施形態について説明する。本実施形態は、第2実施形態と同様、配線基板を備えた半導体装置の一例について説明する。図5は、本実施形態にかかる配線基板を備えた半導体装置の断面図である。また、図6a、bは、図5に示す半導体装置に備えられる配線基板の上面および下面レイアウト図である。なお、図5は、図6a、bのA-A’断面に相当している。図6a、bでは、A-A’断面上のみについて上面配線5のレイアウト例を示してあり、この断面上以外については上面配線5の図示を省略しているが、実際には上面配線5が形成されており、配線基板に備えられたキャパシタ構造部2の中心導体2c同士が接続されている。図5に示されるように、本実施形態では、配線基板をBGAボールグリッドアレイ形態での電気的な接続が可能な構造としている。具体的には、配線基板の外縁部において所定の配列でキャパシタ構造部2を配置し、その中心導体2cをそれよりも内側に備えられたキャパシタ構造部2の中心導体2cと上面配線5を介して電気的に接続している。また、配線基板の裏面側において、外縁部のキャパシタ構造部2よりも内側において、第2下面配線7を一様に形成してあり、外縁部のキャパシタ構造部2よりも内側に配置されたキャパシタ構造部2については第2下面配線7にて覆われつつ、各外側導体2aが第2下面配線7と電気的に接続されるようにしている。そして、配線基板の外縁部のキャパシタ構造部2を第2下面配線7よりも外側に配置させ、そのキャパシタ構造部2の中心導体2cに接続された第1下面配線6を2層目絶縁膜9から露出させることで、これを第1接続端子6aとしている。この第1接続端子6aにはんだバンプ20が配置され、はんだバンプ20を用いて外部に繋がるリード11の外部端子11bや他の配線基板に備えられた所定パターンのパッドなどと電気的な接続が行えるようにしている。このように構成された半導体装置でも、第2下面配線7を例えばリードフレーム11にて構成されるGND部11aに対して接続することで、GND電位に固定することができる。このような構造としても、上面配線5および外部信号配線を通じる経路で信号入力もしくは信号出力が行われるにあたって、キャパシタ構造部2が接続されていることから、その経路に外部端子11bなどからノイズが侵入しても、そのノイズを確実にGND部11aに逃がすことができ、効率的にノイズを除去することが可能となる。第4実施形態本発明の第4実施形態について説明する。本実施形態では、第2実施形態で示した構造の半導体装置において配線基板を複数枚積層する場合について説明する。図7は、本実施形態にかかる配線基板を備えた半導体装置の断面図である。この図に示すように、シリコン基板1に対してキャパシタ構造部2を形成した配線基板が二枚積層されている。各配線基板は、キャパシタ構造部2が同じレイアウトで形成されており、上側の配線基板では第1実施形態などと同様に表面側に絶縁膜4や上面配線5および保護膜10が形成された構造とされているが、裏面側では外側導体2aや中心導体2cが露出した構造とされている。また、下側の配線基板では第1実施形態などと同様に裏面側では第1、第2下面配線6、7や1層目絶縁膜8および2層目絶縁膜9が配置された構造とされているが、表面側では外側導体2aや中心導体2cが露出した構造とされている。そして、上側の配線基板と下側の配線基板の互いに露出させられている外側導体2aおよび中心導体2cが電気的に接続されるように、各配線基板の間に外側導体用接続部30aおよび中心導体用接続部30bが配置され、これらの間が絶縁膜31によって絶縁分離された構造とされている。その他の部分については、第2実施形態と同様の構造とされている。このように、複数枚の配線基板を積層し、配線基板のうち対向する面同士では外側導体2aおよび中心導体2cを露出させると共に、それらを外側導体用接続部30aおよび中心導体用接続部30bを介して接続することができる。このような構造とすれば、同軸状のキャパシタ構造部2を軸方向に並べて直接接続することができるため、実質的にキャパシタ構造部2の軸方向長を長くすることができ、チップ面積を拡大しなくてもキャパシタ構造部2でのキャパシタ容量を増加させることができる。これにより、よりノイズ除去効果を得ることが可能となり、外部端子11bなどからノイズが侵入しても、よりそのノイズを確実に除去することが可能となる。他の実施形態上記各実施形態では、基板としてシリコン基板1を用いる場合について説明したが、シリコン基板1以外の基板、例えばガラス基板や金属基板などを用いることができる。なお、シリコン基板1の不純物濃度が高い場合や金属基板を用いる場合において、外側導体2aと基板とを絶縁したい場合には、外側導体2aと基板との間に絶縁膜を配置すれば良い。また、上記各実施形態では、配線構造、例えば外側導体2aと第2下面配線7もしくは中心導体2cと第1下面配線6との接続形態の一例について説明したが、他の配線構造としても構わない。例えば、1層目絶縁膜8に形成されたコンタクトホール8aと2層目絶縁膜9に形成されたコンタクトホール9aとが繋がるようにし、第2下面配線7が各外側導体2aに電気的に接続されるようにしている。しかしながら、第1下面配線6を形成するために1層目絶縁膜8の上に形成される1層目の配線金属がコンタクトホール8a内および1層目絶縁膜8の上にも残されるようにし、この1層目の配線金属を含めて第2下面配線7が構成されていても良い。また、上記第2、第3実施形態では、パッケージングの一例を挙げて説明したが、DIP、SOP、QFP、QFN、BGAなど、どのようなパッケージングに対しても本発明を適用することができ、ベアチップ実装のような樹脂モールドしない構造などについても本発明を適用できる。また、上記第2実施形態において、4つのキャパシタ構造部2の中心導体2c同士を上面配線5や第1下面配線6を介して接続する構造について説明したが、接続するキャパシタ構造部2の数については適宜変更可能である。図8は、6つのキャパシタ構造部2を連結する場合の上面レイアウト図である。この図に示すように、隣り合うキャパシタ構造部2の中心導体2c同士を上面配線5と第1下面配線6とで交互に順番に接続していくことで、複数個のキャパシタ構造部2を連結させることができる。そして、このような構造とすることで、信号線とGNDとの間にキャパシタが複数個並列的に接続された構造にできる。このように、任意の数のキャパシタ構造部2を連結することができ、その数を多くするほどノイズ除去効果を高くすることも可能である。さらに、上記各実施形態では、同軸状に外側導体2aと誘電体2bおよび中心導体2cが備えられたキャパシタ構造部2として、各部が同心円状に配置される構造について説明した。しかしながら、キャパシタ構造部2の構成の一例を示したにすぎず、同軸状の他の構造、例えば四角形などの同心多角形状によってキャパシタ構造部2が構成されていても構わない。