上段アーム側と下段アーム側の各スイッチング素子が互いに直列接続されてなる複数のレグが互いに並列接続され、上記各レグの各中点に多相交流電源が接続されてAC/DCコンバータ回路が構成される電力変換装置であって、上記各スイッチング素子に対してオン/オフ駆動用の正負両極の電圧を印加するアーム駆動回路が上記上段アーム側と下段アーム側とに個別に設けられるとともに、直流電源からの電力により上記正負の電圧をそれぞれ充電する正電圧印加用と負電圧印加用の各キャパシタが上記上段アーム側と下段アーム側とに個別に設けられ、上記各レグにそれぞれ配置される両極性ブートストラップ回路と、上記各キャパシタの充電のために上記各アーム駆動回路を制御する制御回路とを備え、上記制御回路は、上記上段アーム側と下段アーム側の各アーム駆動回路に対して、上記多相交流電源の各相の電圧の中で最も高い電圧が入力されているレグの上段アーム側のスイッチング素子、および最も低い電圧が入力されているレグの下段アーム側のスイッチング素子のみをオンする制御信号を、上記各相の電圧変化に応じて繰り返し出力するものである電力変換装置。上記制御回路は、上記多相交流電源の各相の電圧値を比較する比較器と、上記比較器の比較結果に応じて、上記上段側と下段側の各アーム駆動回路に対して、上記多相交流電源の各相の電圧の中で最も高い電圧が入力されているレグの上段アーム側のスイッチング素子と、最も低い電圧が入力されているレグの下段アーム側のスイッチング素子のみをオンする制御信号を出力する出力判定器と、を備える請求項1に記載の電力変換装置。上記各スイッチング素子は、ワイドバンドギャップ半導体によって形成されている請求項1又は請求項2に記載の電力変換装置。上記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料又はダイヤモンドである請求項3に記載の電力変換装置。上段アーム側と下段アーム側の各スイッチング素子が互いに直列接続されてなる複数のレグが互いに並列接続され、直流電源の高圧側と低圧側とが上記各レグの入力側の両端に接続される電力変換装置であって、上記各スイッチング素子に対してオン/オフ駆動用の正負両極の電圧を印加するアーム駆動回路が上記上段アーム側と下段アーム側とに個別に設けられるとともに、上記直流電源からの電力により上記正負の電圧をそれぞれ充電する正電圧印加用と負電圧印加用の各キャパシタが上記上段アーム側と下段アーム側とに個別に設けられ、上記各レグにそれぞれ配置される両極性ブートストラップ回路と、上記各キャパシタの充電のために上記各アーム駆動回路を制御する制御回路とを備え、上記制御回路は、上記上段アーム側と下段アーム側の各アーム駆動回路に対して、上記上段アーム側のスイッチング素子の全てをオンし、かつ上記下段アーム側のスイッチング素子の全てをオフする期間と、上記上段アーム側のスイッチング素子の全てをオフし、かつ上記下段アーム側のスイッチング素子の全てをオンする期間と、を交互に設ける制御信号を出力するものである電力変換装置。上記制御回路が上記上段アーム側のスイッチング素子の全てをオンし、かつ上記下段アーム側のスイッチング素子の全てをオフする制御信号の出力期間は、上段アーム側の上記負電圧印加用のキャパシタを完全に充電する期間に設定され、また上記上段アーム側のスイッチング素子の全てをオフし、かつ上記下段アーム側のスイッチング素子の全てをオンする制御信号の出力期間は、上記上段アーム側の上記正電圧印加用のキャパシタを完全に充電する期間に設定されている請求項5に記載の電力変換装置。上記各スイッチング素子は、ワイドバンドギャップ半導体によって形成されている請求項5又は請求項6に記載の電力変換装置。上記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料又はダイヤモンドである請求項7に記載の電力変換装置。しかしながら、従来の両極性ブートストラップ回路では、多相コンバータ回路や多相インバータ回路などの電力変換装置において、入力電源電圧の位相や電圧を考慮した具体的なキャパシタ充電方法が示されていなかった。そのため、例えば多相コンバータ回路において、各相の電圧位相を考慮せずにキャパシタの充電を行うと、場合によっては入力側の多相交流電源を介してブリッジ回路に短絡電流が流れ、電力変換装置を破壊する恐れがあった。本発明は、上記のような問題点を解決するためになされたものであり、両極性ブートストラップ回路を備えた多相分の電力変換を行う電力変換装置において、当該装置の始動初期などにキャパシタ充電を行う際、短絡電流が流れることがなく、安全かつ確実なキャパシタ充電を行えるようにすることを目的としている。第1の発明は、上段アーム側と下段アーム側の各スイッチング素子が互いに直列接続されてなる複数のレグが互いに並列接続され、上記各レグの各中点に多相交流電源が接続されてAC/DCコンバータ回路が構成される電力変換装置であって、上記各スイッチング素子に対してオン/オフ駆動用の正負両極の電圧を印加するアーム駆動回路が上記上段アーム側と下段アーム側とに個別に設けられるとともに、直流電源からの電力により上記正負の電圧をそれぞれ充電する正電圧印加用と負電圧印加用の各キャパシタが上記上段アーム側と下段アーム側とに個別に設けられ、上記各レグにそれぞれ配置される両極性ブートストラップ回路と、上記各キャパシタの充電のために上記各アーム駆動回路を制御する制御回路とを備え、上記制御回路は、上記上段アーム側と下段アーム側の各アーム駆動回路に対して、上記多相交流電源の各相の電圧の中で最も高い電圧が入力されているレグの上段アーム側のスイッチング素子、および最も低い電圧が入力されているレグの下段アーム側のスイッチング素子のみをオンする制御信号を、上記各相の電圧変化に応じて繰り返し出力するものである。第2の発明は、上段アーム側と下段アーム側の各スイッチング素子が互いに直列接続されてなる複数のレグが互いに並列接続され、直流電源の高圧側と低圧側とが上記各レグの入力側の両端に接続される電力変換装置であって、上記各スイッチング素子に対してオン/オフ駆動用の正負両極の電圧を印加するアーム駆動回路が上記上段アーム側と下段アーム側とに個別に設けられるとともに、上記直流電源からの電力により上記正負の電圧をそれぞれ充電する正電圧印加用と負電圧印加用の各キャパシタが上記上段アーム側と下段アーム側とに個別に設けられ、上記各レグにそれぞれ配置される両極性ブートストラップ回路と、上記各キャパシタの充電のために上記各アーム駆動回路を制御する制御回路とを備え、上記制御回路は、上記上段アーム側と下段アーム側の各アーム駆動回路に対して、上記上段アーム側のスイッチング素子の全てをオンし、かつ上記下段アーム側のスイッチング素子の全てをオフする期間と、上記上段アーム側のスイッチング素子の全てをオフし、かつ上記下段アーム側のスイッチング素子の全てをオンする期間と、を交互に設ける制御信号を出力するものである。第1および第2の発明によれば、両極性ブートストラップ回路を適用した多相分の電力変換を行う電力変換装置において、入力電源の種類交流電源か直流電源かの種別や入力電圧の位相を考慮して、複数レグの上段アーム側および下段アーム側の各スイッチング素子のオン/オフを制御するので、当該装置の始動初期などにおいてキャパシタ充電を行う際、短絡電流が流れることがなく、短絡電流による回路破壊の危険性を低減でき、安全かつ確実なキャパシタ充電を行うことが可能となる。特に、第1の発明によれば、各レグの中点に交流電源が接続されてAC/DCコンバータ回路が構成される電力変換装置において、両極性ブートストラップ回路の上段アーム側の正電圧印加用キャパシタおよび負電圧印加用キャパシタを充電する際、交流のエネルギー源の各相の電位に合せて、ブリッジ回路に短絡電流が流れないタイミングでスイッチング素子のオン/オフを行うので、安全かつ確実なキャパシタ充電が可能となる。また、第2の発明によれば、エネルギー源である直流電源の高圧側と低圧側がレグの入力側の両端に接続される電力変換装置において、両極性ブートストラップ回路の上段アーム側の正電圧印加用キャパシタおよび負電圧印加用キャパシタを充電する際、複数レグの上段アーム側の全てのスイッチング素子と下段アーム側の全てのスイッチング素子とを時分割で交互にオンするので短絡電流が流れることがない。また、直流電源はレグの入力側の両端に接続されており、レグの中点から出力される電圧は同相で変化するので、各電圧は実質的に同電位となり、電位差が生じない。これにより、安全かつ確実なキャパシタ充電が可能となる。以下、本発明の実施の形態について図面を参照しながら説明する。なお、各実施の形態において、一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して再度の説明は省略する。実施の形態1.図1は本発明の実施の形態1による電力変換装置としての三相AC/DCコンバータ回路の主要部分の構成を示す回路図である。なお、ここでは具体例として三相AC/DCコンバータ回路を示しているが、本発明はこのような用途の範囲に限定されるものではなく、各レグの中点に交流のエネルギー源が接続されている電力変換装置、いわゆるAC/DCコンバータ回路であれば同様に適用することができる。三相交流電源1の各相はそれぞれ三相AC/DCコンバータ回路の端子T1~T3に接続され、各レグ2~4に交流電力を供給する。そして、三相交流電源1から供給される交流電力を、後述の各レグ2~4の各スイッチング素子SuH~SwH、SuL~SwLのオン/オフを制御することにより直流電力に変換し、平滑用のキャパシタC5を介して、端子T4、T5の両端に接続された図示しない負荷に対して出力する。また、この三相AC/DCコンバータ回路は、三相交流電源1の各相u相、v相、w相に対応した各レグ2~4と、各レグ2~4に個別に対応して設けられた各両極性ブートストラップ回路5~7とを備え、これらのレグ2~4と両極性ブートストラップ回路5~7とからなるセットが互いに並列に接続されてブリッジ回路が構成されている。また、この三相AC/DCコンバータ回路は、各両極性ブートストラップ回路5~7にゲート駆動電源を供給するための非絶縁直流電源Vg1、Vg2と絶縁直流電源Vg3、および両極性ブートストラップ回路5~7を構成する上段アーム側の各キャパシタC1u~C1w、C2u~C2wの充電のために上段アーム側の各アーム駆動回路DRuH~DRwHを制御する制御回路8を備えている。各u相~w相の交流電力が入力される各レグ2~4と各両極性ブートストラップ回路5~7は、各相に対応して同一の回路構成となっている。したがって、ここでは、u相の交流電力が入力されるレグ2および両極性ブートストラップ回路5に着目し、これを例にとってその回路構成および動作について、以下、詳細に説明する。レグ2は、上段アーム側のスイッチング素子SuHと、下段アーム側のスイッチング素子SuLから構成されている。なお、以下において、上段アーム側のスイッチング素子SuHと下段アーム側のスイッチング素子SuLは、必要に応じて単に上段アームスイッチング素子SuH、下段アームスイッチング素子SuLと略称する。また、両極性ブートストラップ回路5は、それらの各スイッチング素子SuH、SuLのオン/オフを行うもので、上段アーム側のアーム駆動回路DRuH、下段アーム側のアーム駆動回路DRuL、上段アーム側の正電圧印加用のキャパシタC1u、上段アーム側の負電圧印加用のキャパシタC2u、下段アーム側の正電圧印加用のキャパシタC3u、下段アーム側の負電圧印加用のキャパシタC4u、および上段アーム側に設けられた2つのダイオードD1u、D2uから構成されている。なお、以下において、上段アーム側のアーム駆動回路DRuHと下段アーム側のアーム駆動回路DRuLは、必要に応じて単に上段アーム駆動回路DRuH、下段アーム駆動回路DRuLと略称する。また、上段アーム側の正電圧印加用のキャパシタC1u、上段アーム側の負電圧印加用のキャパシタC2u、下段アーム側の正電圧印加用のキャパシタC3u、下段アーム側の負電圧印加用のキャパシタC4uは、それぞれ必要に応じて単に上段正電圧印加用キャパシタC1u、上段負電圧印加用キャパシタC2u、下段正電圧印加用キャパシタC3u、下段負電圧印加用キャパシタC4uと略称する。ここに、上段アームスイッチング素子SuHと下段アームスイッチング素子SuLは、SiCに代表されるワイドバンドギャップ半導体を用いたMOSFETなどを用いることができ、ゲート端子に一定の正電圧が印加されるとオン状態となり、ゲート端子に一定の負電圧が印加されるとオフ状態となる。ワイドバンドギャップ半導体としては、炭化珪素SiCの他に、窒化ガリウム系材料やダイヤモンドがある。このようなワイドバンドギャップ半導体によって形成されたスイッチング素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子の小型化が可能であり、これら小型化されたスイッチング素子を用いることにより、これらの素子を組み込んだ半導体モジュールの小型化が可能となる。また耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。更に電力損失が低いため、スイッチング素子の高効率化が可能であり、延いては半導体モジュールの高効率化が可能になる。なお、ダイオードD1u、D2uに、ワイドバンドギャップ半導体を用いたダイオードを用いてもよい。これによってワイドバンドギャップ半導体を用いたMOSFETを用いた場合に得られる効果と同様の効果を得ることができる。レグ2を構成する上段アームスイッチング素子SuHのソース端子と、下段アームスイッチング素子SuLのドレイン端子とが接続されており、更にその接点である端子T1は三相交流電源1のu相に接続されている。また、上段アームスイッチング素子SuHのドレイン端子はキャパシタC5の一端に接続されており、下段アームスイッチング素子SuLのソース端子はキャパシタC5の他端に接続されている。上段アーム駆動回路DRuHは、上段正電圧印加用キャパシタC1uに充電された電圧と、上段負電圧印加用キャパシタC2uに充電された電圧のいずれか一方を、上段アームスイッチング素子SuHのゲート端子に印加する。同様に下段アーム駆動回路DRuLは、下段正電圧印加用キャパシタC3uに充電された電圧と、下段負電圧印加用キャパシタC4uに充電された電圧のいずれか一方を、下段アームスイッチング素子SuLのゲート端子に印加する。この場合の各アーム駆動回路DRuH、DRuLによる各スイッチング素子SuH、SuLのゲート端子への電圧の印加は、例えば電力変換装置の始動初期など、上段アーム側の各キャパシタC1u~C1w、C2u~C2wへの充電が必要な場合に、後述する充電指令信号Xの出力に伴って制御回路8から出力されるゲート信号GuH、GuLによって行われる。また、三相交流電源1から供給される交流電力を直流電力に変換して出力する動作を行う通常の場合には、別途の図示しない制御回路から出力されるPWMパルス幅変調制御用のゲート信号によって行われる。上段正電圧印加用キャパシタC1uの一端は上段アーム駆動回路DRuHとダイオードD1uのカソード側に接続されており、他端は上段アームスイッチング素子SuHのソース端子に接続されている。また、上段負電圧印加用キャパシタC2uの一端は上段アームスイッチング素子SuHのソース端子に接続されており、他端は上段アーム駆動回路DRuHとダイオードD2uのアノード側に接続されている。下段正電圧印加用キャパシタC3uの一端は下段アーム駆動回路DRuLに接続されており、他端は下段アームスイッチング素子SuLのソース端子に接続されている。また、下段負電圧印加用キャパシタC4uの一端は下段アームスイッチング素子SuLのソース端子に接続されており、他端は下段アーム駆動回路DRuLに接続されている。非絶縁直流電源Vg1の正側はダイオードD1uのアノード側と、下段正電圧印加用キャパシタC3uの一端に接続されており、負側は下段正電圧印加用キャパシタC3uの他端に接続されている。これにより、下段正電圧印加用キャパシタC3uには下段アームスイッチング素子SuLのソース電位を基準して、VHの電圧が充電される。また、下段アームスイッチング素子SuLがオンし、かつ上段アームスイッチング素子SuHがオフすると、図1の符号1で示す経路で上段正電圧印加用キャパシタC1uに、上段アームスイッチング素子SuHのソース電位を基準にしてVHの電圧が充電される。なお、ダイオードD1uは上段正電圧印加用キャパシタC1uに逆方向電圧が印加されることを防止するために備えてある。非絶縁直流電源Vg2の正側は非絶縁直流電源Vg1の負側と下段負電圧印加用キャパシタC4uの一端に接続されており、負側は下段負電圧印加用キャパシタC4uの他端に接続されている。これにより、下段負電圧印加用キャパシタC4uには下段アームスイッチング素子SuLのソース電位を基準にして、-VL2の電圧が充電される。絶縁直流電源Vg3の正側は上段アームスイッチング素子SuHのドレイン端子に接続されており、負側はダイオードD2uのカソード側に接続されている。これにより、上段アームスイッチング素子SuHがオンし、かつ下段アームスイッチング素子SuLがオフすると、図1の符号2で示す経路で上段負電圧印加用キャパシタC2uに、上段アームスイッチング素子SuHのソース電位を基準にして、-VL1の電圧が充電される。なお、ダイオードD2uは上段負電圧印加用キャパシタC2uに逆方向電圧が印加されることを防止するために備えてある。非絶縁直流電源Vg1、Vg2および絶縁直流電源Vg3はその他のレグ3、4と両極性ブートストラップ回路6、7にも同様に接続されており、各ゲート駆動回路DRvH、DRvL、DRwH、DRWLのキャパシタC1v~C4wを充電する。次に、上段アーム側の各キャパシタC1u~C1w、C2u~C2wの充電のために上段アーム側の各アーム駆動回路DRuH~DRwHを制御する制御回路8の構成について説明する。キャパシタ充電時の各相のスイッチング素子SuH~SwH、SuL~SwLのオン/オフは、制御回路8によって、三相交流電源1の各相の電圧状態、および後述の充電指令信号Xの状態を反映して生成されるゲート信号GuH~GwH、GuL~GwLによって制御される。この場合の充電指令信号Xは、外部から入力される制御信号であって、両極性ブートストラップ回路5~7の上段アーム側の各キャパシタC1u~C1w、C2u~C2wへの充電が必要なときに、LレベルからHレベルに切り替わる。ここに、上段アーム側の各キャパシタC1u~C1w、C2u~C2wへの充電が必要なときとは、例えば電力変換装置の始動初期などが挙げられる。この充電指令信号XがHレベルの期間中、以下に説明するようにして、各両極性ブートストラップ回路5~7の上段アーム側のいずれかのキャパシタC1u~C1w、C2u~C2wを充電する。なお、PWM制御により、各レグ2~4のスイッチング素子SuH~SwH、SuL~SwLをオン/オフ制御して三相交流電源1から供給される交流電力を直流電力に変換して出力する通常の動作を行う場合には、この動作に伴って各キャパシタC1u~C1w、C2u~C2wの充電が行われるので、この場合には特に充電指令信号Xは出力されない。また、充電指令信号XをHレベルとする期間は、予め一定期間を設定しておいてもよいし、図1において図示してはいないが、各レグ2~4の上段アーム側の各キャパシタC1u~C1w、C2u~C2wの充電電圧を検出し、その充電電圧が、各レグ2~4の上段アーム側の各スイッチング素子SuH~SwHを確実にオン/オフさせるために充分な一定の電圧に到達するまでの期間に設定してもよい。次に、この制御回路8の具体的な構成について説明する。この制御回路8は、三相交流電源1の各相の電圧を検出する入力電圧検出器9と、入力電圧検出器9に入力される三相交流電源1の各相の電圧値を比較する比較器10~15と、各比較器10~15の比較結果および充電指令信号Xの状態を反映して上段アーム側と下段アーム側の各アーム駆動回路DRuH~DRwH、DRuL~DRwLに対してゲート信号GuH~GwH、GuL~GwLを生成して出力する出力判定器16~18とを有する。なお、この場合の入力電圧検出器9は、例えば基準信号ここでは、各相の交流電圧に対して、位相と周波数の一致した出力信号を生成することのできるPLLPhaseLockedLoop回路やオペアンプなどで構成される。比較器10~15、および、その後段に接続された出力判定器16~18の構成と機能は、各相に対応して同一の回路構成となっている。したがって、ここでは、u相に対応した比較器10、11および出力判定器16に着目し、これを例にとってその回路構成および動作について、以下、詳細に説明する。比較器10、11は減算回路などで構成される。また、出力判定器16は、例えば両比較器10、11の出力レベルを比較して比較結果信号を出力するアンドゲートANDuおよびノアゲートNORu、アンドゲートANDuの出力と充電指令信号Xとを比較して上段アーム駆動回路DRuHにゲート信号GuHを出力するアンドゲートANDuH、およびノアゲートNORuの出力と充電指令信号Xとを比較して下段アーム駆動回路DRuLにゲート信号GuLを出力するアンドゲートANDuLで構成される。なお、この制御回路8は上記のようなハードウェアに限らず、マイクロコンピュータなどのソフトウェアで構成することもできる。上記構成の制御回路8において、三相AC/DCコンバータ回路に入力される各相の交流電圧は、逐次、入力電圧検出器9に送られる。入力電圧検出器9は、各相の交流電圧を比較できる制御信号Vu、Vv、Vwに変換する。続いて、各制御信号Vu、Vv、Vwは、比較器10~15へと送られる。比較器10、11は、レグ2の端子T1に接続されているu相の交流電圧が、他の相v相、w相の交流電圧に対して高いか低いかを判定し、その結果を出力する。具体的には、一方の比較器10では、両制御信号Vu、Vvの大きさを比較し、制御信号Vuの方が大きければ、Hレベルの制御信号Yuを出力する。逆に、制御信号Vuの方が小さければ、Lレベルの制御信号Yuを出力する。同様に、他方の比較器11では、両制御信号Vu、Vwの大きさを比較し、制御信号Vuの方が大きければ、Hレベルの制御信号Zuを出力する。逆に制御信号Vuの方が小さければLレベルの制御信号Zuを出力する。続いて、制御信号Yu、Zuは、出力判定器16へ送られる。ここでは、制御信号Yu、Zuと充電指令信号Xをもとに、上段ゲート駆動回路DRuHと下段ゲート駆動回路DRuLへ与えるゲート信号GuH、GuLを生成する。具体的には、制御信号Yu、ZuがともにHレベル、かつ充電指令信号XがHレベルの場合のみ、Hレベルのゲート信号GuHを出力し、上段ゲート駆動回路DRuHに正電圧を出力させて、上段アームスイッチング素子SuHをオンする。それ以外の場合は、Lレベルのゲート信号GuHを出力し、上段ゲート駆動回路DRuHに負電圧を出力させて、上段アームスイッチング素子SuHをオフする。また、制御信号Yu、ZuがともにLレベル、かつ充電指令信号XがHレベルの場合のみ、Hレベルのゲート信号GuLを出力し、下段ゲート駆動回路DRuLに正電圧を出力させて、下段アームスイッチング素子SuLをオンする。それ以外の場合は、Lレベルのゲート信号GuLを出力し、下段ゲート駆動回路DRuLに負電圧を出力させて、下段アームスイッチング素子SuLをオフする。その他のレグ3、4を構成する各スイッチング素子SvH、SwH、SvL、SwLのオン/オフを制御する比較器12~15、および出力判定器17、18についても同様の動作を行う。図2は制御回路8により発生される各スイッチング素子SuH~SwH、SuL~SwLのオン/オフ制御用のゲート信号GuH~GwH、GuL~GwLと両極性ブートストラップ回路5~7のキャパシタ充電状態との関係を示すタイムチャートである。図2を用いて、以下、充電動作の流れを説明する。まず、時刻t0の時点で、充電指令信号XがHレベルとなり、両極性ブートストラップ回路5~7の上段アーム側のキャパシタC1u~C1w、C2u~C2wを充電する制御が開始する。時刻t0~t1の期間では、三相の電圧の中でw相の電圧が最も高く、v相の電圧が最も低い。よって、上段ゲート信号GwHと下段ゲート信号GvLのみがHレベルとなり、その他はLレベルとなる。これにより、上段アームスイッチング素子SwHと下段アームスイッチング素子SvLのみがオンする。そして、上段アームスイッチング素子SwHのオンにより、絶縁直流電源Vg3によってW相用の上段負電圧印加用キャパシタC2wが充電され、また、下段アームスイッチング素子SvLのオンにより、非絶縁直流電源Vg1によってV相用の上段正電圧印加用キャパシタC1vが充電される。同様の原理により、時刻t1~t2の期間では、三相の電圧の中でu相の電圧が最も高く、v相の電圧が最も低い。よって、上段ゲート信号GuHと下段ゲート信号GvLのみがHレベルとなり、その他はLレベルとなる。これにより、上段アームスイッチング素子SuHと下段アームスイッチング素子SvLのみがオンし、上段負電圧印加用キャパシタC2uと上段正電圧印加用キャパシタC1vが充電される。同様の原理により、時刻t2~t3の期間では、三相の電圧の中でu相の電圧が最も高く、w相の電圧が最も低い。よって、上段ゲート信号GuHと下段ゲート信号GwLのみがHレベルとなり、その他はLレベルとなる。これにより、上段アームスイッチング素子SuHと下段アームスイッチング素子SwLのみがオンし、上段負電圧印加用キャパシタC2uと上段正電圧印加用キャパシタC1wが充電される。同様の原理により、時刻t3~t4の期間では、三相の電圧の中でv相の電圧が最も高く、w相の電圧が最も低い。よって、上段ゲート信号GvHと下段ゲート信号GwLのみがHレベルとなり、その他はLレベルとなる。これにより、上段アームスイッチング素子SvHと下段アームスイッチング素子SwLのみがオンし、上段負電圧印加用キャパシタC2vと上段正電圧印加用キャパシタC1wが充電される。同様の原理により、時刻t4~t5の期間では、三相の電圧の中でv相の電圧が最も高く、u相の電圧が最も低い。よって、上段ゲート信号GvHと下段ゲート信号GuLのみがHレベルとなり、その他はLレベルとなる。これにより、上段アームスイッチング素子SvHと下段アームスイッチング素子SuLのみがオンし、上段負電圧印加用キャパシタC2vと上段正電圧印加用キャパシタC1uが充電される。同様の原理により、時刻t5~t6の期間では、三相の電圧の中でw相の電圧が最も高く、u相の電圧が最も低い。よって、上段ゲート信号GwHと下段ゲート信号GuLのみがHレベルとなり、その他はLレベルとなる。これにより、上段アームスイッチング素子SwHと下段アームスイッチング素子SuLのみがオンし、上段負電圧印加用キャパシタC2wと上段正電圧印加用キャパシタC1uが充電される。以上に述べたことから分かるように、この実施の形態1の三相AC/DCコンバータ回路では、最も高い入力電圧が印加されているレグの上段アーム側のスイッチング素子と、最も低い入力電圧が印加されているレグの下段アーム側のスイッチング素子のみが同時にオンする。そのため電力変換装置の始動初期など、充電指令信号XがHレベルの充電期間中は、常に三相交流電源1の各相の電位が、各レグ2~4からなるブリッジ回路に短絡電流を流さない方向にかかっているので、安全かつ確実なキャパシタ充電が可能となる。すなわち、仮に入力電圧を考慮せずに、例えば図2のt0~t1の期間に、他相u相、w相よりも電圧の低いv相の上段アームスイッチング素子SvHをオンしたとする。その場合、図1の符号3で示す経路で短絡電流が流れてしまう。これに対して、本発明の実施の形態1では、三相交流電源1の交流電圧位相に合せてスイッチングを行うので、三相交流電源1を介してブリッジ回路に短絡電流が流れるのを確実に防止することができる。また、多相コンバータ回路などのAC/DCコンバータ回路に、スイッチング素子としてワイドバンドギャップ半導体を適用した場合でも、両極性ブートストラップ回路5~7によって、ワイドバンドギャップ半導体を用いたスイッチング素子を確実にオフさせることができる。実施の形態2.図3は本発明の実施の形態2における電力変換装置としての三相インバータ回路の主要部分の構成を示す回路図である。なお、ここでは具体例として三相インバータ回路を示しているが、本発明はこのような用途の範囲に限定されるものではなく、エネルギー源である直流電源の高圧側と低圧側がレグの入力側の両端に接続される電力変換装置、例えばフルブリッジ型のDC/DCコンバータ回路や多相インバータ回路にも同様に適用することができる。この実施の形態2の三相インバータ回路は、直流電源19から供給される直流電力をキャパシタC6に一旦充電し、更にブリッジ回路を構成する各レグ2~4に供給する。各レグ2~4は直流電力を負荷の各相ここではu相、v相、w相に対応する三相の交流電力に変換し、それぞれの端子T8~T10から出力する。出力側の端子T8~T10に接続される負荷としては、例えば三相モータなどを用いることができる。なお、直流電源19はコンバータ回路などの直流電力を出力するものであってもよい。三相インバータ回路を構成する各レグ2~4、および各レグ2~4を構成する各スイッチング素子SuH~SwH、SuL~SwLを駆動させるための両極性ブートストラップ回路5~7、非絶縁直流電源Vg1、Vg2、絶縁直流電源Vg3については、その構成および機能ともに実施の形態1に説明した内容と同じであるので、ここでは詳しい説明を省略する。次に、この実施の形態2による両極性ブートストラップ回路5~7のキャパシタ充電に係る制御回路20による制御の特徴について説明する。制御回路20は、外部から入力される充電指令信号Xに応じて、各スイッチング素子SuH~SwH、SuL~SwLのオン/オフ制御を行うためのゲート信号GuH~GwH、GuL~GwLの出力を制御する。図4は制御回路8により発生される各スイッチング素子SuH~SwH、SuL~SwLのオン/オフ制御用のゲート信号GuH~GwH、GuL~GwLと両極性ブートストラップ回路5~7のキャパシタ充電状態との関係を示すタイムチャートである。まず、時刻t0の時点で、充電指令信号XがHレベルとなり、両極性ブートストラップ回路5~7の上段アーム側の各キャパシタC1u~C1w、C2u~C2wを充電するための制御が開始する。時刻t0~t1の期間では、Hレベルの上段ゲート信号GuH~GwHとLレベルの下段ゲート信号GuL~GwLを出力する。これにより、全ての上段アームスイッチング素子SuH~SwHがオンすると同時に、全ての下段アームスイッチング素子SuL~SwLがオフする。従って、全ての上段負電圧印加用キャパシタC2u~C2wが図3の符号4で示す経路で充電される。なお、この実施の形態2における時刻t0~t1の期間は、後述する実施の形態3におけるt0~t1の期間に対して充分短い期間とする。時刻t1~t2の期間では、全てLレベルのゲート信号GuH、GuL、を出力する。これにより、全てのスイッチング素子SuH~SwH、SuL~SwLがオフする。これは、各レグ2~4の上段アームスイッチング素子SuH~SwHと下段アームスイッチング素子SuL~SwLが同時オンすることによるアーム短絡を防止するためである。時刻t2~t3の期間では、Lレベルの上段ゲート信号GuH~GwHとHレベルの下段ゲート信号GuL~GwLを出力する。これにより、全ての上段アームスイッチング素子SuH~SwHがオフすると同時に、全ての下段アームスイッチング素子SuL~SwLがオンする。従って、全ての上段正電圧印加用キャパシタC1u~C1wが図3の符号5で示す経路で充電される。なお、この実施の形態2における時刻t2~t3の期間は、後述する実施の形態3におけるt2~t3の期間に対して充分短い期間とする。時刻t3~t4の期間では、再び全てLレベルのゲート信号GuH、GuL、を出力する。これにより、全てのスイッチング素子SuH~SwH、SuL~SwLがオフする。これも時刻t1~t2の期間と同様、アーム短絡を防止するためである。以降、充電指令信号XがHレベルの期間中は、時刻t0~t4の動作を繰り返し、両極性ブートストラップ回路5~7の上段アーム側の各キャパシタC1u~C1w、C2u~C2wはそれぞれ非絶縁直流電源Vg1と絶縁直流電源Vg3の各電源電圧VH、VL1まで除々に充電される。以上に述べたことから分かるように、この実施の形態2の三相インバータ回路では、両極性ブートストラップ回路5~7の上段正電圧印加用キャパシタC1u~C1wと上段負電圧印加用キャパシタC2u~C2wを充電する期間中、レグ2~4の上段アームスイッチング素子SuH~SwHと下段アームスイッチング素子SuL~SwLとが同時にオンすることはない。また、直流電源19はレグ2~4の入力側の端子T6、T7の両端に接続されており、キャパシタ充電の際、実施の形態1の場合と異なり、各レグ2~4の中点から出力される電圧は同相で変化するので、出力側の端子T8~T10に加わる電圧は実質的に同電位となって電位差が生じない。よって、各レグ2~4の全ての上段スイッチング素子SuH~SwHと全ての下段のスイッチング素子SuL~SwLとを交互に時分割でオンしても短絡電流は流れず、安全かつ確実なキャパシタ充電が可能となる。また、多相インバータ回路やフルブリッジ型のDC/DCコンバータ回路などを構成するスイッチング素子としてワイドバンドギャップ半導体を適用した場合でも、両極性ブートストラップ回路5~7によって、ワイドバンドギャップ半導体を用いたスイッチング素子を確実にオフさせることができる。更に、上段正電圧印加用キャパシタC1u~C1wと上段負電圧印加用キャパシタC2u~C2wの両方を徐々に充電するので、誤って上段アームスイッチング素子SuH~SwHがオンしても、短絡電流による回路破壊の危険性を低減できる。実施の形態3.図5はこの実施の形態3において、制御回路8により発生される各スイッチング素子SuH~SwH、SuL~SwLのオン/オフ制御用のゲート信号GuH~GwH、GuL~GwLと両極性ブートストラップ回路5~7のキャパシタ充電状態との関係を示すタイムチャートである。この実施の形態3における回路の基本的な構成は、実施の形態2で示した三相インバータ回路と同一であり、制御回路20による制御のみが一部相違する。よって、ここでは回路構成および動作についての説明は省略する。以下、図5を参照して、実施の形態3による制御方法を説明する。まず、時刻t0の時点で、充電指令信号XがHレベルとなり、両極性ブートストラップ回路5~7の上段アーム側の各キャパシタC1u~C1w、C2u~C2wを充電するための制御が開始する。時刻t0~t1の期間では、Hレベルの上段ゲート信号GuH~GwHと、Lレベルの下段ゲート信号GuL~GwLを出力する。これにより、全ての上段アームスイッチング素子SuH~SwHがオンすると同時に、全ての下段アームスイッチング素子SuL~SwLがオフする。従って、全ての上段負電圧印加用キャパシタC2u~C2wが図3の符号4で示す経路で充電される。時刻t1~t2の期間では、全てLレベルのゲート信号GuH、GuL、を出力する。これにより、全てのスイッチング素子SuH~SwH、SuL~SwLがオフする。これは、各レグ2~4の上段アームスイッチング素子SuH~SwHと下段アームスイッチング素子SuL~SwLが同時オンすることによるアーム短絡を防止するためであり、実施の形態2のt1~t2の期間と同じである。時刻t2~t3の期間では、Lレベルの上段ゲート信号GuH~GwHと、Hレベルの下段ゲート信号GuL~GwLを出力する。これにより、全ての上段アームスイッチング素子SuH~SwHがオフすると同時に、全ての下段アームスイッチング素子SuL~SwLがオンする。従って、全ての上段正電圧印加用キャパシタC1u~C1wが図3の符号5で示す経路で充電される。この実施の形態3の制御動作が、実施の形態2の制御動作と異なる点は2点ある。まず、1点目は、上段負電圧印加用キャパシタC2u、C2v、C2wの充電期間t0~t1を実施の形態2の充電期間t0~t1よりも充分に長くすることにより、1度の充電によって絶縁直流電源Vg3の電圧VL1まで充電する点である。2点目は、上段正電圧印加用キャパシタC1u、C1v、C1wの充電期間t2~t3を実施の形態2の充電期間t2~t3よりも充分に長くすることにより、1度の充電によって非絶縁直流電源Vg1の電圧VHまで充電する点である。以上に述べたことから分かるように、この実施の形態3の三相インバータ回路では、実施の形態2の場合と同様の作用、効果が得られるとともに、さらに、この実施の形態3の独自の特徴として、それぞれ1度の充電回数で上段正電圧印加用キャパシタC1u~C1wと上段負電圧印加用キャパシタC2u~C2wを充電できるので、充電時のスイッチング損失を低減することができる。