定電流回路と、前記定電流回路の電流によって駆動される基準電圧回路と、前記基準電圧回路の出力に設けられた容量と、前記基準電圧を検出してソフトスタート信号を出力するソフトスタート信号出力回路と、前記定電流回路と前記基準電圧回路の間に設けられ、前記ソフトスタート信号を受けて、ソフトスタート期間中にオンする第1のスイッチ回路と、電源と前記基準電圧回路の間に前記第1のスイッチ回路と並列に設けられ、前記ソフトスタート信号を受けて、ソフトスタート期間中にオフする第2のスイッチ回路と、を備えたソフトスタート回路を有する、ことを特徴とするボルテージレギュレータ。前記ソフトスタート回路は、更に、前記第1のスイッチ回路と前記基準電圧回路の間に設けられたカスコード回路と、を有することを特徴とする請求項1に記載のボルテージレギュレータ。しかしながら従来のソフトスタート回路では、以下のような課題があった。基準電圧Vssを階段状に上げた場合、基準電圧Vssが高ければ高いほど、1段当たりに増える電圧の量は増加し、突入電流が増加する。または、1段当たりに増える電圧の量を少なくするために、抵抗の段数が多くなって、ソフトスタート回路の面積が大きくなってしまう。本発明は、以上のような課題を解決するために考案されたものであり、基準電圧回路を時間に対して緩やかに立ち上げることで、突入電流を抑制できる、面積の小さいソフトスタート回路を有したボルテージレギュレータを提供する。本発明のボルテージレギュレータは、定電流回路と、定電流回路の電流によって駆動される基準電圧回路と、基準電圧回路の出力端子に設けられた容量と、基準電圧を検出してソフトスタート信号を出力するソフトスタート信号出力回路と、定電流回路と基準電圧回路の間に設けられ、ソフトスタート信号を受けて、ソフトスタート期間中にオンする第1のスイッチ回路と、電源と基準電圧回路の間に第1のスイッチ回路と並列に設けられ、ソフトスタート信号を受けて、ソフトスタート期間中にオフする第2のスイッチ回路と、を備えたソフトスタート回路を有するボルテージレギュレータをした。本発明によれば、定電流回路の定電流で駆動される基準電圧回路の出力に容量を接続することで、面積が小さく、基準電圧が緩やかに立ち上がり、突入電流を防止することが出来る、ソフトスタート回路を構成できる。ソフトスタート期間終了後は、定電流回路を切り離し、電源で基準電圧回路を駆動することで安定した動作をすることが出来る。また、基準電圧回路のカスコード回路を設けたので、ソフトスタート期間終了後はリップル、ノイズに対する特性が改善できる。以下、図面を参照して本実施形態のボルテージレギュレータのソフトスタート回路について説明する。図1は、本実施形態のソフトスタート回路であり、図2のボルテージレギュレータの基準電圧回路3とソフトスタート回路5の部分について示している。本実施形態のソフトスタート回路は、定電流回路51と、基準電圧回路52と、容量Cssと、ソフトスタート信号Sssを出力するSss出力回路53と、基準電圧Vssを出力する基準電圧出力端子Vssと、を備える。定電流回路51は、例えばディプレッション型のMOSトランジスタM1で構成される。基準電圧回路52は、ディプレッション型のMOSトランジスタM4とMOSトランジスタM5で構成されたED型の基準電圧回路である。Sss出力回路53は、例えばコンパレータとインバータで構成される。コンパレータは、例えばディプレッション型のMOSトランジスタM7とMOSトランジスタM6で構成されたED型のコンパレータである。定電流回路51は、飽和結線されたPMOSトランジスタM2と接続される。PMOSトランジスタM2は、ゲートをPMOSトランジスタM3及びM9のゲートと接続され、夫々のトランジスタに定電流I1をミラーして折り返す。基準電圧回路52は、PMOSトランジスタM3で折り返された定電流を受けて、基準電圧Vrefを発生する。容量Cssは、基準電圧回路52の出力端子に接続され、基準電圧Vrefに基づく電流で充電されることによって基準電圧Vssを発生し、基準電圧出力端子Vssに出力する。PMOSトランジスタM3と基準電圧回路52の間には、スイッチ回路として働くPMOSトランジスタM10が挿入されている。PMOSトランジスタM3及びPMOSトランジスタM10と並列にスイッチ回路として働くPMOSトランジスタM11が接続されている。コンパレータは、入力端子であるNMOSトランジスタM6のゲートに基準電圧回路52の出力が接続され、出力端子がNMOSトランジスタM8のゲートに接続されている。NMOSトランジスタM8のドレインは、PMOSトランジスタM9のドレインに接続され、ソフトスタート信号Sssを出力する。図示はしないが、基準電圧出力端子Vssはボルテージレギュレータのエラーアンプ4の入力端子に接続されている。次に、本実施形態のソフトスタート回路の動作について説明する。ボルテージレギュレータが起動されると、定電流回路51に定電流I1が流れ、PMOSトランジスタM2からPMOSトランジスタM3とPMOSトランジスタM9にミラーされて定電流が流れる。容量Cssは、充電されていないので、基準電圧回路52の出力端子の電圧は低く、基準電圧Vssも低い。従って、コンパレータは、NMOSトランジスタM6がオフしているので、ハイを出力している。ソフトスタート信号Sssは、NMOSトランジスタM8がオンしているので、ローレベルである。ここで、PMOSトランジスタM10は、ゲートにソフトスタート信号Sssが反転したハイレベルの電圧が入力されているので、オフしている。PMOSトランジスタM11は、ゲートにソフトスタート信号Sssが入力されているので、オンしている。従って、ソフトスタート期間中は、定電流I1によって基準電圧回路52が動作する。そして、その基準電圧によって容量Cssが充電される。このとき、定電流I1は十分小さく、容量Cssは十分大きいので、基準電圧Vssは徐々に高くなって、ソフトスタート機能が実現される。ここで、ソフトスタート時間をTss、容量Cssの容量をCss、電荷量をQ、とすると電荷量Qは1式となる。Q=I1×Tss=CssVss1である。これをVssについて解くと、2式となる。Vss=I1/Css×Tss2基準電圧Vssは、2式より、時間に対して線形的に立ち上がることが分かる。従って、ソフトスタート期間中は、基準電圧Vssは線形的に徐々に高くなっていく。次に、基準電圧Vssが徐々に高くなって、すなわちNMOSトランジスタM6がオンすると、コンパレータはローレベルを出力する。ソフトスタート信号Sssは、NMOSトランジスタM8がオフするので、ハイレベルに反転し、ソフトスタート期間が終了したことを示す。ソフトスタート期間終了後は、PMOSトランジスタM10は、ゲートにソフトスタート信号Sssが反転したローレベルの電圧が入力されるのでオンし、PMOSトランジスタM11は、ゲートにソフトスタート信号Sssが入力されているのでオフする。従って、基準電圧回路52は電源電圧Vddからの電流によって安定して動作する。以上、説明した様に、本実施形態のソフトスタート回路によれば、基準電圧回路を時間に対して緩やかに立ち上げることで、突入電流を抑制できる、面積の小さいソフトスタート回路を有したボルテージレギュレータを提供することが出来る。なお、実施例1のソフトスタート回路において、定電流回路51の電流をミラーしてPMOSトランジスタM3とPMOSトランジスタM9で流す構成としたが、基準電圧回路52には定電流回路から定電流を直接流してもよく、またPMOSトランジスタM9の代わりに定電流回路を設けてもよく、この実施形態の回路に限定されるものではない。また、実施例1のソフトスタート回路において、PMOSトランジスタM3と基準電圧回路52の間に、ディプレッション型トランジスタによるカスコード回路を挿入してもよい。基準電圧回路52は、ソフトスタート期間が終了したときに、カスコード回路の動作によってより安定するため、リップル、ノイズに対する特性が改善する。