一方の面に素子電極が設けられた半導体基板と、一方の面に金属板が設けられ、他方の面に前記素子電極に対応する基板電極が設けられた配線基板とを用意する工程と、前記金属板を配線層の厚さに薄膜化する工程と、を備えた回路装置の製造方法であって、前記配線基板を用意する工程後であって前記薄膜化する工程前に、前記素子電極と前記基板電極とが接続するように、前記半導体基板と前記配線基板とを第1の温度を加えて貼り合わせる第1の圧着工程を備え、前記薄膜化する工程のあとに、前記第1の温度で貼り合わせた前記半導体基板と前記配線基板とを前記第1の温度よりも高い第2の温度を加えて圧着する第2の圧着工程と、を備えることを特徴とする回路装置の製造方法。前記第1の温度は130°C以下であることを特徴とする請求項1に記載の回路装置の製造方法。前記半導体基板と前記金属基板との間に絶縁樹脂層が介在しており、前記第2の温度は前記絶縁樹脂層内の樹脂の反応率が95以上になる温度であることを特徴とする請求項1または2に記載の回路装置の製造方法。前記第2の温度は170°C以上であることを特徴とする請求項1~3のうちいずれか1項に記載の回路装置の製造方法。前記第2の圧着工程の際に、電極形成面とは反対側の前記素子電極の面に薄膜化された前記金属板と同等の厚さの他の金属板を貼り付ける請求項1~4のうちいずれか1項に記載の回路装置の製造方法。前記第2の圧着工程の後に、前記薄膜化された金属板をパターニングして配線層を形成する工程を、さらに備える請求項1~5のうちいずれか1項に記載の回路装置の製造方法。前記第2の圧着工程の際に、電極形成面とは反対側の前記素子電極の面に薄膜化された前記金属板と同等の厚さの他の金属板を貼り付け、前記薄膜化された金属板をパターニングして配線層を形成する工程と、前記他の金属板を除去する工程とを並行して行う請求項1~4に記載の回路装置の製造方法。半導体基板に回路素子が複数配設されたウエハ段階で再配線をプレス加工により形成すると、半導体基板と再配線を構成する金属、たとえば、銅との熱膨張率の違いにより、プレス加工後の冷却過程によりウエハが反ってしまう。ウエハに反りが生じると、ウエハにひびが生じたり、その後に行われるリソグラフィ工程において面内で焦点深度からずれが生じ、露光を適切に行えなくなるなどの問題が生じる。本発明はこうした課題に鑑みてなされたものであり、その目的は、ウエハレベルプロセス技術により回路装置を製造する場合に、半導体基板の反りを抑制することができる技術の提供にある。本発明のある態様は、回路装置の製造方法である。当該回路装置の製造方法は、一方の面に素子電極が設けられた半導体基板と、一方の面に金属板が設けられ、他方の面に前記素子電極に対応する基板電極が設けられた配線基板とを用意する工程と、前記金属板を配線層の厚さに薄膜化する工程と、を備えた回路装置の製造方法であって、前記配線基板を用意する工程と前記薄膜化する工程との間に、前記素子電極と前記基板電極とが接続するように、前記半導体基板と前記配線基板とを第1の温度を加えて貼り合わせる第1の圧着工程を備え、前記薄膜化する工程のあとに、前記第1の温度で貼り合わせた前記半導体基板と前記配線基板とを前記第1の温度よりも高い第2の温度を加えて圧着する第2の圧着工程と、を備えることを特徴とする。この態様の回路装置の製造方法によれば、配線基板と半導体基板とを貼り合わせる際に、温度を低温とすることにより、薄膜化される前の金属板と半導体基板の熱膨張率の違いによって半導体基板に加わる応力を低減することができる。これにより、半導体基板に反りや破損が生じることを抑制することができる。また、配線基板と半導体基板とを低温で貼り合わせた後、配線基板に設けられた金属板を薄膜化し、配線基板と半導体基板とを高温で圧着することにより、高温圧着時において、熱膨張率が相対的に大きい金属の割合が低減されている。これにより、半導体基板に加わる応力を低減し、半導体基板の反りや破損が生じることを抑制しつつ、配線基板と半導体基板との接着強度を高めることができる。上記態様の回路装置の製造方法において、前記第2の圧着工程の際に、電極形成面とは反対側の前記素子電極の面に薄膜化された前記金属板と同等の厚さの他の金属板を貼り付けてもよい。前記第2の圧着工程の後に、前記薄膜化された金属板をパターニングして配線層を形成する工程を、さらに備えてもよい。また、前記第2の圧着工程の際に、電極形成面とは反対側の前記素子電極の面に薄膜化された前記金属板と同等の厚さの他の金属板を貼り付け、前記第2の圧着工程の後に、前記薄膜化された金属板をパターニングして配線層を形成する工程と、前記他の金属板を除去する工程とを並行して行ってもよい。本発明によれば、半導体基板と配線基板を貼り合わせて薄型化された回路装置を製造する際に、反りの発生や半導体基板の破損を抑制することができる。以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。図1は、実施の形態に係る回路装置10の構成を示す概略断面図である。回路装置10は、配線基板12および配線基板12と貼り合わされた半導体基板50とを備える。配線基板12は、絶縁性の樹脂で形成された絶縁樹脂層20と、絶縁樹脂層20の一方の主表面に設けられた配線層30と、配線層30と電気的に接続され、配線層30から絶縁樹脂層20の側に突出している複数の突起電極32とを備える。絶縁樹脂層20を構成する材料としては、たとえば、BTレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、PPE樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。回路装置10の放熱性向上の観点から、絶縁樹脂層20は高熱伝導性を有することが望ましい。このため、絶縁樹脂層20は、銀、ビスマス、銅、アルミニウム、マグネシウム、錫、亜鉛およびこれらの合金やアルミナなどを高熱伝導性フィラーとして含有することが好ましい。配線層30は、絶縁樹脂層20の一方の主表面に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。配線層30には、絶縁樹脂層20の側に複数の突起電極32が突設されている。本実施の形態においては、配線層30と突起電極32とは一体的に形成されているが、特にこれに限定されない。突起電極32は、たとえば平面視で丸型であり、頂部に近づくにつれて径が細くなるように形成された側面を備えている。なお、突起電極32の形状は特に限定されず、たとえば、所定の径を有する円柱状であってもよい。また、平面視で四角形などの多角形であってもよい。突起電極32の頂部面には、Au/Ni層34が設けられている。Au/Ni層34は、露出面となるAu層と、Au層と突起電極32の頂部面との間に介在するNi層からなる。配線層30の絶縁樹脂層20と反対側の主表面には、配線層30の酸化などを防ぐための保護層70が設けられている。保護層70としては、ソルダーレジスト層などが挙げられる。保護層70の所定の領域には開口部72が形成されており、開口部72によって配線層30の一部が露出している。開口部72内には外部接続電極としてのはんだボール80が形成され、はんだボール80と配線層30とが電気的に接続されている。はんだボール80を形成する位置、すなわち開口部72の形成領域は、たとえば再配線配線層30で引き回した先の端部である。半導体基板50の一方の主表面に素子電極52、Au/Ni層54および保護層56が形成されている。具体的には、半導体基板50は、P型シリコン基板などのシリコン基板であり、配線層30と熱膨張率が異なっている。一般に、シリコン基板の線膨張係数は、銅に比べて一桁程度小さい。半導体基板50の一方の主表面には、所定の集積回路図示せずおよびその外周縁部に位置する素子電極52とが形成されている。素子電極52の材料にはアルミニウムや銅などの金属が採用される。素子電極52を除いた半導体基板50の主表面上に、半導体基板50を保護するための絶縁性の保護層56が形成されている。保護層56としてはシリコン酸化膜SiO2やシリコン窒化膜SiNやポリイミドPIなどが採用される。また、素子電極52の上にAu層が露出面となるようなAu/Ni層54が形成されている。なお、半導体基板50を半導体素子と呼ぶこともある。突起電極32の頂部面に設けられたAu/Ni層34の金と、素子電極52の表面に設けられたAu/Ni層54の金とが金-金接合することにより、突起電極32と、これに対応する素子電極52とが電気的に接続されている。なお、Au/Ni層34とAu/Ni層54とが金-金接合することは、突起電極32と、これに対応する素子電極52との電気的な接続の信頼性の向上に寄与している。回路装置の製造方法実施の形態に係る回路装置10の製造方法について図2乃至8を参照して説明する。まず、図2Aに示すように、図1に示したような突起電極32の高さと配線層30の厚さとの和より少なくとも大きい厚さを有する金属板としての銅板200を用意する。銅板200の厚さは、たとえば65μmである。銅板200としては圧延された銅からなる圧延金属が採用される。次に、図2Bに示すように、スクライブラインLによって囲まれた各区画において、図1に示した突起電極32の形成予定領域に対応したパターンに合わせてレジスト202をリソグラフィ法により選択的に形成する。具体的には、ラミネーター装置を用いて銅板200に所定膜厚のレジスト膜を貼り付け、突起電極32のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板200の上にレジスト202が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板200の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。また、レジスト202を設けた面と反対側図2Bでは上面側の全面にはレジスト保護膜図示せずを形成して銅板200を保護しておくことが望ましい。次に、図2Cに示すように、レジスト202をマスクとして塩化第二鉄溶液などの薬液を用いたウェットエッチング処理を行うことにより、銅板200の表面Sから突出する所定パターンの突起電極32を形成する。この際、突起電極32はその先端部に近づくにつれて径寸法が細くなるテーパ状の側面部を有するように形成される。なお、突起電極32の高さは、たとえば、20μmである。次に、図2Dに示すように、レジスト202およびレジスト保護膜を剥離剤を用いて剥離する。以上説明した工程により、銅板200に突起電極32が一体的に形成される。そして、図3Aに示すように、突起電極32の頂部面に、Au/Ni層34を形成する。Au/Ni層34では、Au層が露出面となり、Au層と突起電極32の頂部面との間にNi層が介在する。Au/Ni層34の形成方法として、たとえば、銅板200の表面Sの側にレジスト図示せずを積層し、このレジストに突起電極32の頂部面に対応する位置にリソグラフィ法を用いて開口部を形成し、当該開口部内に電解めっき法または無電解めっき法によりAu/Ni層34を形成する手法が挙げられる。Au/Ni層34のうち、たとえば、Au層の厚さは0.25μm、Ni層の厚さは1~3μmである。なお、Au/Ni層34に代えて、たとえば金ペーストなどの導電性ペーストを用いて突起電極32の頂部面に金属層を形成してもよい。次に、図3Bに示すように、ロールラミネータやホットプレス機を用いて、突起電極32が設けられた側の銅板200の表面Sに絶縁樹脂層20を積層する。絶縁樹脂層20としては、たとえば、熱硬化性のエポキシ系接着樹脂フィルムが用いられる。積層される絶縁樹脂層20の厚さは、突起電極32の頂部面を被覆するのに十分な厚みであればよい。後述する工程において、半導体基板50に貼り合わせるため、エポキシ系接着樹脂フィルムの積層時の温度は、エポキシ系接着樹脂フィルムが完全硬化しない温度100°C以下が好ましい。次に、図3Cに示すように、O2プラズマエッチングや研磨処理を用いて、突起電極32の頂部面が露出し、かつ突起電極32の頂部面と絶縁樹脂層20の下面が面一になるように絶縁樹脂層20を薄膜化する。これにより、銅板200、突起電極32および絶縁樹脂層20からなる配線基板12が形成される。次に、図4Aに示すように、一方の主表面に素子電極52、Au/Ni層54および保護層56が形成された半導体基板50を用意する。具体的には、P型シリコン基板などの半導体基板50に対して、周知のリソグラフィ技術、エッチング技術、イオン注入技術、成膜技術、及び熱処理技術などを組み合わせた半導体製造プロセスを用いて一方の主表面に所定の集積回路とその外周縁部に素子電極52を形成する。素子電極52の材料にはアルミニウムや銅などの金属が採用される。これらの素子電極52を除いた半導体基板50の主表面上に、半導体基板50を保護するための絶縁性の保護層56が形成されている。保護層56としてはシリコン酸化膜SiO2やシリコン窒化膜SiNやポリイミドPIなどが採用される。また、素子電極52の上にAu層が露出面となるようなAu/Ni層54を形成する。Au/Ni層54の層構成および形成方法は、Au/Ni層34と同様であり、素子電極52の表面が露出するような開口部を有するマスクを形成した状態で、当該開口部内に電解めっき、または無電解めっきを行うことにより形成することができる。次に、図4Bに示すように、素子電極52に設けられたAu/Ni層54と、Au/Ni層54に対応して突起電極32の頂部面に設けられたAu/Ni層34とを位置合わせした後、配線基板12と半導体基板50とを、プレス機を用いて貼り合わせる。配線基板12と半導体基板50と貼り合わせる際の温度は、80°C以上130°C以下の低温第1の温度であり、より好ましくは、90°C以上130°C以下である。貼り合わせ時の温度が80°Cより低いと、十分な貼り合わせ強度が得られない。貼り合わせ時の温度が130°C以上の場合には、半導体基板50の反りが大きくなる。本工程で配線基板12と半導体基板50と貼り合わせる際の貼り合わせ時間、圧力は、たとえば、それぞれ3分間、1MPaである。次に、図5Aに示すように、塩化第二鉄溶液などの薬液を用いたウェットエッチング処理などにより、突起電極32が設けられた側と反対側の銅板200の表面をエッチバックし銅板200を薄膜化する。これにより、所定の厚さ配線層30の厚さに加工され、所定の突起電極32が一体的に設けられた銅板200が形成される。薄膜化された銅板200の厚さは、たとえば約15μmである。次に、図5Bに示すように、半導体基板50の電極形成面とは反対側の面に、接着樹脂層210を介して、反り防止用の銅箔220を載置する。銅箔220の厚さは、銅板200の厚さと同等である。次に、図6Aに示すように、配線基板12と半導体基板50とをプレス機を用いて圧着する。その際、半導体基板50の電極形成面とは反対側の面に、接着樹脂層210を介して、反り防止用の銅箔220を圧着により貼り付ける。本工程で、配線基板12と半導体基板50とを圧着する際の温度は、図4Bに示した貼り合わせ時の温度より高温第2の温度であり、絶縁樹脂層20が完全硬化する温度、言い換えると絶縁樹脂層20内の樹脂の反応率が95以上になるような温度である。絶縁樹脂層20の材料にもよるが、配線基板12と半導体基板50とを圧着する際の温度は、典型的には、170°C以上である。配線基板12と半導体基板50とを圧着する際の温度を170°Cとした場合、圧着時間は45分間、配線基板12と半導体基板50とを圧着する際の温度を200°Cとした場合、圧着時間は10分間である。また、本工程で配線基板12と半導体基板50と圧着する際の圧力は、たとえば、1MPaである。なお、高温の温度範囲の上限値は、絶縁樹脂層20が化学的に分解される温度であり、具体的には300°Cである。図4Bに示した貼り合わせ工程は、配線基板12と半導体基板50とを仮接着する第1の圧着工程であり、図6Aに示す圧着工程は、配線基板12と半導体基板50とを最終的に接着する工程または本接着する第2の圧着工程である。このように、本実施の形態の回路装置の製造方法では、相対的に低温で行う第1の圧着工程と、相対的に高温で行う第2の圧着工程との2段階の圧着工程により、配線基板12と半導体基板50との圧着を行うことを特徴としている。次に、図6Bに示すように、リソグラフィ技術およびエッチング技術を用いて薄膜化された銅板200を所定の配線パターンに加工することにより、配線層再配線30を形成する。これにより、所定の厚さに加工され、所定の突起電極32が一体的に設けられた配線層30が形成される。言い換えると、突起電極32と配線層30とが同一材料にて連続的に形成されている。また、銅板200のパターニングと並行して、エッチングにより銅箔220が除去される。銅板200のパターニングと銅箔220の除去を同じエッチング液を用いて除去することにより、回路装置10の製造時間の短縮や製造コストの低減を図ることができる。次に、図7Aに示すように、配線層30および露出した絶縁樹脂層20の上面に保護層フォトソルダーレジスト層70を積層した後、フォトリソグラフィ法により保護層70の所定領域はんだボール搭載領域に開口部72を設ける。保護層70は配線層30の保護膜として機能する。保護層70にはエポキシ樹脂などが採用され、その膜厚は、たとえば、約30μmである。次に、図7Bに示すように、接着樹脂層210をバックグラインド処理により除去する。そして、保護層70の開口部72にスクリーン印刷法によりはんだボール80を搭載する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷し、はんだ溶融温度に加熱することではんだボール80を形成する。次に、図8に示すように、スクライブラインLに沿ってダイシング加工を行うことにより、回路装置10を個片化する。以上の工程によれば、実施の形態1に係る回路装置10を製造することができる。上述した回路装置10の製造方法では、配線基板12と半導体基板50とを貼り合わせる前の段階において、配線基板12を構成する銅板200が薄膜化されておらず、45μm程度の厚さを有する。このため、銅板200にしわが発生することを抑制することができるとともに、銅板200自体や銅板200が設けられた配線基板12のハンドリングを容易にすることができる。また、配線基板12と半導体基板50とを貼り合わせる際に、温度を低温とすることにより、薄膜化される前の銅板200と半導体基板50の熱膨張率の違いによって半導体基板50に加わる応力を低減することができる。これにより、半導体基板50に反りや破損が生じることを抑制することができる。また、配線基板12と半導体基板50とを低温で貼り合わせた後、配線基板12に設けられた銅板200を薄膜化し、配線基板12と半導体基板50とを高温で圧着することにより、高温圧着時において、熱膨張率が相対的に大きい銅板200の割合が低減されている。これにより、半導体基板50に加わる応力を低減し、半導体基板50の反りや破損が生じることを抑制しつつ、配線基板12と半導体基板50との接着強度を高めることができる。配線基板12と半導体基板50とを高温で圧着する際に、半導体基板50に薄膜化された銅板200と同等の厚さの銅箔220を貼り付けることにより、銅板200により半導体基板50に加わる応力が、銅箔220により半導体基板50に加わる応力により相殺されるため、半導体基板50に反りや破損が生じることをさらに抑制することができる。さらに、半導体基板50の反りが低減された結果、配線層30の加工精度を向上させることができ、配線層30の線幅の加工精度を向上させたり、抵抗率のばらつきを抑制することができる。低温貼り合わせ時の温度と反りの関係ここで、相対的に低温で行う第1の圧着工程時の温度を低温貼り合わせ温度と表現する。6インチのSiウエハに、厚さ20μmの絶縁樹脂層を介して厚さ45μmの銅板を温度を変えて貼り付け、Siウエハの中心から75mmにおけるSiウエハの反り量を計測した。各貼り合わせ温度におけるSiウエハの反り量を表1に示す。なお、Siウエハ、絶縁樹脂層、銅板は、実施の形態の回路装置10の半導体基板50、絶縁樹脂層20、銅板200に相当する。さらに、Siウエハに貼り付けられた銅板をエッチダウンして15μmに薄膜化した。薄膜化された銅板の10点において銅板の膜厚を計測し、膜厚の面内ばらつきを算出した。この膜厚の面内ばらつきは、膜厚の測定点10点における最大値と最小値の差を示す。各貼り合わせ温度におけるエッチダウン後の銅板の膜厚を表1に示す。また、低温貼り合わせ時の温度第1の温度と銅板膜厚の面内ばらつきとの関係を示すグラフを図9に示す。表1および図9に示すように、低温貼り合わせ時の温度がより低い方が、薄膜化後の銅板膜厚の面内ばらつきが低減される傾向が認められた。特に、低温貼り合わせ時の温度が130°C以下になると、薄膜化後の銅板膜厚の面内ばらつきが大幅に低減されることが見い出された。これは、貼り合わせ温度が低いほど、銅板が貼り合わされたSiウエハの反り量が小さくなるためであると考えられる。また、反り量2.6mm以下の場合には、圧着によって内在する応力により、圧着後の工程においてSiウエハが破損することを抑制することができる。以上の結果から、低温貼り合わせ時の温度として適切な範囲は、Siウエハの反り量が2.6mm以下、薄膜化された銅板の面内ばらつきが1.0μm以下に抑えられる130°C以下が好ましい。なお、低温貼り合わせ時の温度の下限値は、絶縁樹脂層20が接着機能を呈する80°C程度である。また、ここで、相対的に高温で行う第2の圧着工程時の温度を高温貼り合わせ温度第2の温度と表現する。その第2の温度は、第1の圧着工程時の温度に比べ高く、また第1の温度で貼り合わせた半導体基板と配線基板とを貼り合わせる際に、それらの間に介在する絶縁樹脂層を完全に硬化させる温度である。具体的には、第2の温度は、絶縁樹脂層がエポキシ樹脂からなる場合には170°C以上である。本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。例えば、上述の実施の形態では、銅板200のパターニングと並行して、銅箔220が除去されているが、銅箔220を除去せず、残存させてもよい。これによれば、銅箔220を放熱板として活用することができる。また、上述の実施の形態では、接着樹脂層210をバックグラインド処理で除去する場合が示されているが、接着樹脂層210を半導体基板50の裏面に残してもよい。これによれば、半導体基板50の裏面を保護することができる。