電力系統の電気量を示すアナログ信号をサンプリングして前記電気量をディジタルデータに変換するアナログ入力手段と、系統機器の状態を示すディジタル信号の入力手段と、前記系統機器の保護制御動作を指示するディジタル信号の出力手段と、所定のディジタル演算処理を実行することにより前記保護制御動作の内容を決定する保護制御演算手段と、自装置の異常を外部に通知する異常通知手段とを備えるディジタル保護制御装置であって、前記保護制御演算手段と、前記ディジタル信号の入力手段、出力手段および前記異常通知手段とは、シリアルバスによって接続され、前記保護制御演算手段は、前記シリアルバス上に所定パターンの健全性信号を送信し、前記異常通知手段は、前記シリアルバス上における前記健全性信号の送信の有無を監視し、その送信が途絶えたことを検出したときに装置の異常を外部に通知する第1の異常通知信号を出力することを特徴とするディジタル保護制御装置。請求項1に記載のディジタル保護制御装置において、前記健全性信号は、前記シリアルバス上で伝送される通信フレーム内の所定位置のビットデータを所定周期で0と1とに交互に変化させることによって送信され、前記異常通知手段は、前記所定位置のビットデータが所定の閾値時間を超えて変化しないときに、前記健全性信号の送信が途絶えたことを検出することを特徴とするディジタル保護制御装置。請求項2に記載のディジタル保護制御装置において、前記健全性信号の送信が途絶えたことは1つの監視ICによって検出されることを特徴とするディジタル保護制御装置。請求項1乃至請求項3のいずれか一項に記載のディジタル保護制御装置において、前記保護制御演算手段は、自己診断機能によって自装置の異常を検出した場合に、前記シリアルバス上に所定の異常検出データを送信し、前記異常通知手段は、前記シリアルバス上における前記異常検出データの送信の有無を監視し、前記異常検出データの送信を検出したときに、装置の異常を外部に通知する第2の異常通知信号を出力することを特徴とするディジタル保護制御装置。請求項4に記載のディジタル保護制御装置において、前記異常通知手段は、前記第1の異常通知信号と前記第2の異常通知信号との論理和をとった第3の異常通知信号を出力することを特徴とするディジタル保護制御装置。請求項4に記載のディジタル保護制御装置において、前記異常検出データには、検出された異常の種類を示す異常コードを含み、前記異常通知手段は、前記異常検出データの送信を検出したときに、前記異常コードとともに装置の異常を外部に通知することを特徴とするディジタル保護制御装置。請求項1乃至請求項6に記載のディジタル保護制御装置において、前記装置の外部から目視可能な位置に異常の発生を知らせる異常表示手段を備え、前記異常通知手段と前記異常表示手段とは、単一のプリント基板上に搭載されることを特徴とするディジタル保護制御装置。請求項7に記載のディジタル保護制御装置において、前記単一のプリント基板は、前記保護制御演算手段、前記ディジタル信号の入力手段、出力手段および前記異常通知手段とともに、単一のユニット内に収容されることを特徴とするディジタル保護制御装置。しかし、従来のディジタル保護制御装置1aは、演算処理部が異常を検出した場合は、パラレルバス81を介してディジタル入出力基板50aに該当するDO出力を指示していたため、パラレルバス81に障害が発生すると、上位系制御装置3に検出した異常を通知できないという問題点があった。また、パラレルバス81は、アドレスバス、データバスおよびコントロールバスといった多数の信号線から構成されるため、その障害を検知しようとすると回路規模が肥大化するとともに、監視に必要な演算処理時間も長くなることから、必ずしも充分な監視機能が実装されるようになっていなかった。本発明は、このような従来技術の課題を解決するためになされたものであり、システムバスの故障等によって演算処理部からの異常通知信号の出力指令が不能となった場合においても、異常の発生を外部に通知することが可能なディジタル保護制御装置を提供することを目的とする。前記の目的を達成するために、本発明は、電力系統の電気量を示すアナログ信号をサンプリングして前記電気量をディジタルデータに変換するアナログ入力手段と、系統機器の状態を示すディジタル信号の入力手段と、前記系統機器の保護制御動作を指示するディジタル信号の出力手段と、所定のディジタル演算処理を実行することにより前記保護制御動作の内容を決定する保護制御演算手段と、自装置の異常を外部に通知する異常通知手段とを備えるディジタル保護制御装置において、前記保護制御演算手段と、前記ディジタル信号の入力手段、出力手段および前記異常通知手段とをシリアルバスによって接続し、前記保護制御演算手段が、前記シリアルバス上に所定パターンの健全性信号を送信し、前記異常通知手段が、前記シリアルバス上における前記健全性信号の送信の有無を監視し、その送信が途絶えたことを検出したときに装置の異常を外部に通知する異常通知信号を出力するものとした。本発明によれば、システムバスの故障等によって演算処理部からの異常通知信号の出力指令が不能となった場合においても、異常の発生を外部に通知することが可能なディジタル保護制御装置を提供することができる。以下、本発明を実施するための形態を適宜図面を参照しながら説明するが、本発明の実施態様はこれに限定されるものではなく、本発明の趣旨を逸脱しない範囲内において各種変形が可能である。図1は、本発明に係るディジタル保護制御装置の構成および接続例を示すブロック図である。ディジタル保護制御装置1は、保護制御ユニット100を含むいくつかのユニットから構成されるが、他のユニットについては説明および図示を省略する。図1に示すように、保護制御ユニット100は、入力変換器20、保護制御演算基板30、異常出力基板40、ディジタル入出力基板50、HIHumanInterface表示器60などから構成される。入力変換器20と保護制御演算基板30とはアナログバス70によって接続され、保護制御演算基板30、異常出力基板40、およびディジタル入出力基板50は、システムバスであるシリアルバス80によって接続されている。電力系統2において短絡、地絡等の事故系統事故が発生した場合に系統の保護制御を行うために、ディジタル保護制御装置1は、電力系統2から不図示の変成器によって電流および電圧値を示すアナログ信号を入力変換器20に取り込み、内部処理に適した信号レベルに変換してアナログバス70を介して保護制御演算基板30に伝送する。保護制御演算基板30が備える不図示の演算処理部は、これらのアナログ信号を所定の周期例えば、電気角7.5度でサンプリングしてディジタル化し、所定の保護制御演算処理を行うことによって系統事故の発生を検知すると、遮断器の引き外しなど系統機器4の保護制御動作を指令する信号をシリアルバス80を介してディジタル入出力基板50に送信することによって、系統の保護制御を行う。また、従来の装置では、保護制御演算基板30aから送信されるWDT信号をWDT回路202にて監視していたが図7参照、WDT信号と同様なパルス信号からなる健全性信号を保護制御演算基板30がシリアルバス80上で伝送される通信フレーム内に埋め込み、これを監視する機能を異常出力基板40に配備することにより、シリアルバス80の障害および保護制御演算基板30の機能停止などの重篤な障害を検出して第1の異常通知信号E1:異常出力Aを出力するものとした。また、系統事故が発生した際に、保護制御動作を確実に実行できるように、ディジタル保護制御装置1は、非特許文献1に記載されているような手法によって自装置の健全性を常時監視し、演算処理部が異常を検出した場合には、保護制御演算基板30からシリアルバス80を介して異常出力基板40に第2の異常通知信号E2:異常出力Bの出力を指示し、異常出力基板40に搭載されている不図示の補助リレーを駆動することによって、外部配線90経由で上位系制御装置3に装置の異常を通知する。もしくは、保護制御演算基板30に通信機能を備えていれば、上位系制御装置3に保護制御演算基板30から直接装置の異常を通知することも可能である。図2は、これら異常通知に係る信号の流れを示した説明図である。保護制御演算基板30には、パラレル信号をシリアル信号に変換してシリアルバス80上に送信するパラレル/シリアル変換回路31を備え、異常出力基板40には、シリアルバス80から受信したシリアル信号をパラレル信号に変換するシリアル/パラレル変換回路42を備える。パラレル/シリアル変換回路31は、保護制御演算基板30が備える演算処理部が出力するパラレル信号である異常検出信号、異常コードおよび健全性信号を、所定の周期で伝送されるシリアル信号の通信フレームに埋め込んでシリアルバス80上に送信する。また、シリアル/パラレル変換回路42は、受信した通信フレームに埋め込まれている異常検出信号、異常コードおよび健全性信号を抽出し、これらをパラレル信号に変換して出力する。異常検出信号は、演算処理部が自装置の異常を検出したか否かを示す信号であり、異常を未検出のときには0が、異常を検出したときには1が出力される。異常出力基板40は、シリアル/パラレル変換回路42から出力されるこの異常検出信号によって補助リレー44を駆動し、制御電源と接続することによって第2の異常通知信号E2:異常出力B例えば、DC110Vを出力するとともに、異常出力基板40に搭載される異常表示器41に制御電源からの電力を供給することで、装置の外部から目視可能な位置に配置される異常ランプを点灯させる。さらに、英数字などを表示可能なLED表示器を備えることにより、受信した異常コードに応じた所定の文字列を表示させるようにしてもよい。健全性信号は、演算処理部によって所定の周期で0と1とが交互に出力されるパルス信号であり、異常出力基板40は、シリアル/パラレル変換回路42から出力されるこの健全性信号をパルス検出回路43に入力する。パルス検出回路43は、所定の周期でパルスが入力されている間は0を出力し、パルスの入力が所定の周期よりも長い所定の閾値時間を超えて途絶えたときには1を出力する。この出力によって補助リレー45を駆動し、前記と同様に補助リレー45を駆動することによって第1の異常通知信号E1:異常出力Aを出力するとともに、異常表示器41の異常ランプの点灯などを行わせる。このように、パルス検出回路43によって健全性信号を常時監視することにより、演算処理部におけるソフトウエア障害や保護制御演算基板30のハードウェア障害などの理由で正常な健全性信号が出力されなくなった場合に加え、健全性信号の伝送ルートを構成するシリアルバス80やシルアル/パラレル変換回路42の故障等の理由で健全性信号がパルス検出回路43まで到達しなくなった場合にも、正しく異常を検出することができる。ここで、図2に示した本実施形態に係るディジタル保護制御装置1と、図8に示した従来のディジタル保護制御装置1aとの構成の差異について説明する。図2のように、本実施形態に係るディジタル保護制御装置1が、保護制御演算基板30と異常出力基板40や不図示のディジタル入出力基板50とを接続するためのシステムバスとして、シリアルバス80を採用しているのに対して、図8のように、従来のディジタル保護制御装置1aは、保護制御演算基板30aとディジタル入出力基板50aとを接続するためのシステムバスとして、パラレルバス81を採用している。シリアルバス80の信号線本数が2乃至4本で済むのに対し、パラレルバス81はデータ用、アドレス用、制御信号用の信号線が少なくとも計20本程度必要であるため、バス制御回路32やデコード/エンコード回路51などの回路規模が大きなものとなっていた。このシステムバスを従来のパラレルバス81からシリアルバス80に変更することにより、本実施形態のディジタル保護制御装置1ではシステムバスの制御に係る回路規模を従来に比べて大幅に縮小した。また、従来は、パラレルバス81の異常を検出するために、図8のように、ディジタル入出力基板50aに保護制御演算基板30aから送信された出力データを折り返す折返し回路53を設け、例えば、8ビットのデータバスの場合には、保護制御演算基板30aの演算処理部から16進数表現で’AA’と’55’との出力データを送信DATAWriteし、演算処理部がその折り返しデータを受信して照合するDATAReadVerifyとともに、保護制御演算基板30a自体の異常を検出するためにはWDT回路202を備えていた。これに対し、本実施形態に係るディジタル保護制御装置1では、シリアルバス80の異常と保護制御演算基板30自体の異常とを、従来のWDT回路202と同レベルの回路規模であって1チップICIntegratedCircuit化されたパルス検出回路43によって検出可能としている。これにより、装置の小型化、低コスト化を実現することができる。また、演算処理部による処理を要せずにシリアルバス80の異常を検出できるので、系統保護動作の即時性を損ねることがなくなる。このような回路規模の縮小により、従来は補助リレーユニット200によって構成されていた異常出力回路と、これとは分離していた異常表示器41とを、1枚の異常出力基板40上に搭載することが可能となり、この間の配線をプリント基板配線化することで従来は必要であったラッピング配線等の手配線を削減し、信号線の接触不良や断線、誤配線等による信頼性低下を回避することができる。図3は、シリアルバス80によって伝送される通信フレームの構成例を示したものである。図3aに示すように、通信フレームは、例えば、フレームヘッダと、ディジタル入力/ディジタル出力およびその他からなるフレームボディと、CRCCyclicRedundancyCheckとの各領域から構成される。フレームヘッダには、通信フレームの種別やサイズなどの情報が格納される。ディジタル入力/ディジタル出力には、通信フレームの種別に応じてディジタル入力またはディジタル出力のどちらかのデータが格納される。その他には、必要に応じてディジタル入出力以外の制御用データなどが格納される。また、CRCには、通信フレームのデータの誤りを検出するための巡回冗長検査データが格納される。図3bに示すように、演算処理部がディジタル入出力基板50にディジタル出力を指示するために所定の周期で送信する通信フレームのフレームヘッダは、例えば、通信フレームの開始位置を識別するために用いられる所定のビットパターンからなるプリアンブルと、通信フレームの種別を示すフレーム種別と、健全性データと、通信フレーム全体の長さを示すフレーム長とから構成される。図3cは、健全性データの構成およびデータ例を示すものであり、左側が正常時、右側が異常検出時の構成およびデータ例である。この例では、健全性データは8ビットから構成されており、先頭の1ビットが1と0とに交互に値を変化させることで健全性信号を形成するための健全性ビット、次の1ビットが異常検出信号を形成するための異常検出ビット、残る6ビットが異常検出時に異常の種類を示す異常コードに割り当てられている。図3cの左側に示すように、この健全性データ領域に設定される健全性データは、演算処理部が異常を未検出のとき正常時には、健全性ビットだけが1と0とに交互に値が変化し、残る7ビットの値はすべて0に設定される。また、図3cの右側に示すように、演算処理部が異常を検出したとき異常検出時には、健全性ビットが1と0とに交互に値が変化し、異常検出ビットの値は1に、異常コードの部分には検出された異常の種類を示す異常コードの値が設定される。図4は、演算処理部がディジタル出力を指示するために所定の周期で送信する通信フレームに含まれる健全性データを、送信順序の早いものから順番に抽出して並べたものであり、図4aが正常時、図4bが異常検出時のデータ例である。図4aに示すように、正常時には、健全性ビットの値が1と0とに交互に変化し、残る7ビットの値はすべて0となっている。また、図4bにおいて2行目と3行目との間で異常が検出されたものとすると、健全性ビットの値の交互変化は継続する一方で、異常が検出された時点以降は異常検出ビットが1に設定されるとともに、検出された異常コードの値が同時に設定されている。異常出力基板40のシリアル/パラレル変換回路42は、シリアルバス80上を伝送される通信フレームのなかから、図4に示したような順序で健全性データを抽出してパラレル変換することにより、健全性信号、異常検出信号、および異常コードを出力する。なお、以上では、ディジタル出力を指示する通信フレームのうちのフレームヘッダの部分に健全性データを含めて送信する例について説明したが、健全性データをフレームボディのなかに含めてもよいし、ディジタル出力の指示とは異なる通信フレームを用いて独立した形で送信するようにしてもよい。また、健全性ビットの値を変化させるタイミングを調整することにより、生成する健全性信号のパルス周期やパルス幅は適宜設定することが可能である。また、異常出力基板40が検出した異常を通知する第1の異常通知信号E1:異常出力Aと、演算処理部が検出した異常を通知する第2の異常通知信号E2:異常出力Bとの2種類の異常通知信号を上位系制御装置3へ伝送する方法としては、図5aに示すように、この両者を並行配線とすることで、双方の異常を別々に通知することも可能であるし、図5bに示すように、両者を合成配線ワイヤードORして異常通知信号E1とE2との論理和をとった第3の異常通知信号E3により、どちらの異常かを区別せずに通知することも可能である。以上説明したように、本実施形態によれば、保護制御演算基板やシステムバスの故障などの重大な障害が発生した場合においても、上位系制御装置へ確実に装置の異常を通知することが可能な経済性に優れたディジタル保護制御装置を提供することができる。これにより、ディジタル保護制御装置の健全性を常に保証することができ、異常時には代替の保護制御装置による監視に切り替えるなど、適切な運用を行うことで、系統事故等が発生したときの影響範囲を局所化して、安全安定な電力供給を継続することができる。また、システムバスのシリアルバス化、並びに、異常検出回路の簡素化や異常表示器との一体化により、従来は数多く必要であったユニット間配線を削減し、装置の信頼性を向上させることができる。