貼り合わせSOIウェーハを製造する方法であって、支持基板用シリコンウェーハと活性層用シリコンウェーハとを酸化膜層を介して貼り合わせる工程と、前記支持基板用シリコンウェーハが貼り合わされていない側の前記活性層用シリコンウェーハの表面を研磨して、薄膜化された活性層を形成する工程と、前記薄膜化された活性層の研磨面から酸素イオンの注入を行って、前記酸化膜層と前記薄膜化された活性層との界面近傍を酸化させる工程とを備える、貼り合わせSOIウェーハの製造方法。前記酸化させる工程では、前記薄膜化された活性層の研磨面から前記酸化膜層に到達するレベルの加速エネルギーで、少なくとも1回の酸素イオン注入を行うことを特徴とする、請求項1に記載の貼り合わせSOIウェーハの製造方法。前記酸化させる工程では、前記薄膜化された活性層の研磨面から前記酸化膜層に到達するレベルの加速エネルギーで酸素イオン注入を開始し、当該加速エネルギーを段階的に小さくしながら複数回の酸素イオン注入を行うことを特徴とする、請求項1に記載の貼り合わせSOIウェーハの製造方法。前記薄膜化された活性層の研磨面から不純物イオンの注入を行って、前記薄膜化された活性層内に拡散層を形成する工程をさらに備える、請求項1に記載の貼り合わせSOIウェーハの製造方法。SOIウェーハであって、支持基板と、前記支持基板上に形成された酸化膜層と、前記酸化膜層上に形成された薄膜活性層とで構成され、前記酸化膜層と前記薄膜活性層との界面が、前記薄膜活性層の表面の凹凸と一致する凹凸で変化している、SOIウェーハ。このSOIウェーハを用いた半導体素子では、ウェーハ面に垂直な方向に電界強度を分散させて、素子の耐圧を確保している。この素子の耐圧性能を決定する要素として、活性層16と埋め込み酸化膜層15とによる電界強度の負担割合、つまり拡散層17と埋め込み酸化膜層15との距離が挙げられる図6の矢印を参照。このため、拡散層17と埋め込み酸化膜層15との間を高精度に管理することが、半導体素子の耐圧性能の向上につながる。しかしながら、上述した従来の貼り合わせSOIウェーハ100の製造方法では、活性層16の厚みを決定する活性層薄膜化を研磨によって行う上記の工程E。このため、マクロ的に見れば活性層16の表面には凹凸があり、ウェーハ面内の位置によって活性層16の厚みにばらつき数μm程度が生じる。すなわち、図5に示す破線円Lの部分を拡大した図7のaに示すように、このばらつきが原因で活性層16における距離xと距離yとが異なるx≠y。このばらつきは、従来の貼り合わせSOIウェーハ100に形成される半導体素子にも影響し、具体的には不純物イオンの注入処理によって生成された拡散層17と埋め込み酸化膜層15との間の距離ばらつきとなって現れる。例えば、図7のbに示すように、活性層16における距離Xと距離Yとが異なるX≠Y。すなわち、拡散層17と埋め込み酸化膜層15との間のキャリア濃度にばらつきが生じて、半導体素子の耐圧性能等が設計通りに得られないという問題が生じる。それ故に、本発明の目的は、研磨によって生じる活性層の厚みばらつきによる影響を低減して、半導体素子の設計性能を発揮させることが可能な、貼り合わせSOIウェーハの製造方法及びそのSOIウェーハを提供することである。本発明は、貼り合わせSOIウェーハを製造する方法に向けられている。そして、上記目的を達成するために、本発明の貼り合わせSOIウェーハの製造方法は、支持基板用シリコンウェーハと活性層用シリコンウェーハとを酸化膜層を介して貼り合わせる工程と、支持基板用シリコンウェーハが貼り合わされていない側の活性層用シリコンウェーハの表面を研磨して、薄膜化された活性層を形成する工程と、薄膜化された活性層の研磨面から酸素イオンの注入を行って、酸化膜層と薄膜化された活性層との界面近傍を酸化させる工程とを備えている。これらの工程により、酸化膜層と薄膜化された活性層との界面を、薄膜化された活性層の表面の凹凸と一致させることができる。特に、酸化させる工程では、薄膜化された活性層の研磨面から酸化膜層に到達するレベルの加速エネルギーで、少なくとも1回の酸素イオン注入を行うことが望ましい。この処理により、貼り合わせ時に存在していた酸化膜層と酸素イオン注入で生成した酸化膜とを一体化させることができる。また、酸化させる工程では、薄膜化された活性層の研磨面から酸化膜層に到達するレベルの加速エネルギーで酸素イオン注入を開始し、この加速エネルギーを段階的に小さくしながら複数回の酸素イオン注入を行ってもよい。このように処理すれば、薄膜化された活性層の厚みを自由に調整することができる。そして、薄膜化された活性層の研磨面から不純物イオンの注入を行って、薄膜化された活性層内に拡散層を形成する工程をさらに行えば、貼り合わせSOIウェーハ面内のどの位置でも酸化膜層との距離が均一となる拡散層を、薄膜化された活性層内に容易に生成することができる。なお、この本発明の方法で製造されたSOIウェーハは、支持基板と、支持基板上に形成された酸化膜層と、酸化膜層上に形成された薄膜活性層とで構成され、酸化膜層と薄膜活性層との界面が、薄膜活性層の表面の凹凸と一致する凹凸で変化している特徴を有することになる。上記本発明によれば、性能ばらつきが少なくロバスト性に優れた半導体素子を形成できる貼り合わせSOIウェーハを容易に製造することができる。以下、本発明の一実施形態について、図面を参照しながら説明する。図1は、本発明の一実施形態に係る貼り合わせSOIウェーハの製造方法を説明するフローチャートである。図2は、図1に示すフローチャートの工程Gで行われる処理の詳細を説明する図である。以下、この図1及び図2を参照して、本発明が提供する貼り合わせSOIウェーハの製造方法を説明する。まず、単結晶シリコンSiからなる支持基板用シリコンウェーハ11及び活性層用シリコンウェーハ12を用意する。[工程A]:支持基板用シリコンウェーハ11を熱酸化させて、ウェーハ表面の全体に保護酸化膜13を形成する。同様に、活性層用シリコンウェーハ12を熱酸化させて、ウェーハ表面の全体に接合酸化膜14を形成する。[工程B]:保護酸化膜13が形成された支持基板用シリコンウェーハ11は、その一方主面だけ保護酸化膜13を除去し、除去によって表面に現れたシリコン層を鏡面研磨によって平坦化する。[工程C]:表面を平坦化した支持基板用シリコンウェーハ11の一方主面上に、接合酸化膜14を形成した活性層用シリコンウェーハ12を貼り合わせる。[工程D]:支持基板用シリコンウェーハ11と活性層用シリコンウェーハ12とを貼り合わせたウェーハは、外周の不必要な箇所が研削される。この研削処理により、接合酸化膜14が、支持基板用シリコンウェーハ11と活性層用シリコンウェーハ12との間に埋め込まれて、絶縁層となる埋め込み酸化膜層15が形成される。[工程E]:活性層用シリコンウェーハ12は、支持基板用シリコンウェーハ11が貼り合わされていない面が平面研磨によって所望の厚さに薄膜化されることで、活性層SOI層16を形成する。[工程F]:ベベル面加工や保護酸化膜13のエッチング除去等が行われて、活性層16、埋め込み酸化膜層15、及び支持基板用シリコンウェーハ11からなる貼り合わせSOIウェーハが生成される。ここまでの工程A~工程Fは従来と同じであり、工程Fが終了した時点で得られる貼り合わせSOIウェーハも従来のものと同じである。しかし、本発明の製造方法では、この工程A~工程Fによって得られた貼り合わせSOIウェーハに対して、さらに次の工程Gを実施する。図2は、図1に示すフローチャートの工程Gの処理をさらに詳細に説明する図であり、図1に示す破線円Kの部分を拡大した図である。[工程G]:薄膜化された活性層16の表面研磨面から、埋め込み酸化膜層15にまで到達するレベルの加速エネルギーで、酸素イオンの注入処理を行う図2のa。この工程Gは、高い精度で同じ深さの位置に酸化膜を形成することができる酸素イオンの注入処理を利用したものであり、典型的には、研磨ばらつきによって最も厚みが薄くなっている活性層16の表面から埋め込み酸化膜層15に到達するレベルの加速エネルギーで、少なくとも1回の酸素イオンの注入処理図2のaにおける矢印を行う。この酸素イオンの注入処理によって、酸素イオンを注入した所定の深さ及び幅で活性層16の底部を新たに酸化させることができるため図2のbにおける斜線部18、その結果として、活性層16の表面の凹凸と一致する凹凸を持つ埋め込み酸化膜層15が形成された貼り合わせSOIウェーハ10を得ることができる図2のc。なお、加速エネルギーの大きさは、新たに形成される酸化膜18と埋め込み酸化膜層15との間に活性層16の部分が孤立して取り残されないように、適切に設定されることが望ましい。従って、この工程Gが行われた貼り合わせSOIウェーハ10は、その後の半導体素子形成過程で実行される不純物イオンの注入処理において、拡散層17と活性層16との界面19が活性層16の表面の凹凸と一致して変化する拡散層17が活性層16に形成されたとしても、埋め込み酸化膜層15の表面も活性層16の表面の凹凸と一致して変化しているため、図3に示すように、拡散層17と埋め込み酸化膜層15との間に距離ばらつき、つまりキャリア濃度のばらつきは生じない。以上のように、本発明の一実施形態に係る貼り合わせSOIウェーハの製造方法によれば、活性層16の表面から酸素イオンの注入を行って、埋め込み酸化膜層15と活性層16との界面近傍を酸化させる。この酸素イオンの注入処理により、埋め込み酸化膜層15と活性層16との界面が、活性層16の表面の凹凸と一致する。よって、不純物イオンの注入処理によって活性層16内に生成される拡散層17と埋め込み酸化膜層15との距離は、貼り合わせSOIウェーハ10面内のどの位置でも均一になる。従って、耐圧性能のばらつきが少なくかつロバスト性に優れた半導体素子を貼り合わせSOIウェーハ10上に形成することができる。なお、本発明によって製造された貼り合わせSOIウェーハ10上に形成される半導体素子は、不純物イオンの注入処理等による不純物拡散層を有した半導体素子であればよく、その半導体素子も相補型金属酸化膜半導体トランジスタCMOS、バイポーラトランジスタ、横方向拡散トランジスタLDMOS、縦方向拡散トランジスタVDMOS、及びキャパシタ等、種類、数、及び組み合わせについては特に問わない。また、本発明によって製造された貼り合わせSOIウェーハ10は、複数種類の半導体素子を1つの製造工程で形成する複合素子の製造に利用可能であるだけでなく、縦型又は横型を問わず複数の半導体素子を一括して製造する場合にも適用可能である。また、上記実施形態では、本発明の特徴である工程Gを工程Fの後に実施する場合を説明した。しかし、この工程Gは、活性層用シリコンウェーハ12が研磨されて活性層16が生成されてから、不純物イオンの注入処理により活性層16内に拡散層17が形成されるまでの間に実施すればよい。例えば、図1の工程Dと工程Eとの間や、工程Eと工程Fとの間に実施してもよい。また、貼り合わせSOIウェーハ10を製造する製造メーカーと、貼り合わせSOIウェーハ10の上に半導体素子を形成する半導体メーカーとが、別であるような場合が考えられる。このような場合には、製造メーカーが、工程Gまでを行ったSOIウェーハ10を半導体メーカーに出荷してもよいし、半導体メーカーが、工程Fまで行った従来の貼り合わせSOIウェーハ100を製造メーカーから入手して自社工場等で工程Gを行って最終的な貼り合わせSOIウェーハ10を製造してもよい。さらに、上述した工程Gにおいて、ばらつきによって最も厚みが薄くなっている活性層16の表面から埋め込み酸化膜層15に到達するレベルの加速エネルギーから酸素イオンの注入処理を開始し、加速エネルギーを段階的に小さくしながら複数回の酸素イオンの注入処理を行ってもよい。このような処理を行えば、図4に示すように、新たな酸化膜18を任意の厚み幅で形成することができ、活性層16の表面の凹凸と一致する埋め込み酸化膜層15を所定の厚さで容易に生成することができる。これにより、1種類の貼り合わせSOIウェーハ10で複数の設計ニーズに対応可能となる。