信号を記憶する記録媒体と、前記記録媒体に対して前記信号の読み出しまたは書き込みを行うプローブと、導電性のアンカーを介して前記プローブが設けられ、前記プローブと接続される第1接続端子を有する基板と、第2接続端子を有し、当該第2接続端子を前記第1接続端子に接続して前記基板上に設けられ、前記信号の処理を行う処理部と、を備える記憶装置。前記第1接続端子と前記第2接続端子とは、導電性のバンプによりフリップチップ接合される請求項1に記載の記憶装置。前記バンプとして前記アンカーを用いる請求項2に記載の記憶装置。信号のノイズを低減することが可能な記憶装置を提供する。実施形態の記憶装置は、信号を記憶する記録媒体と、前記記録媒体に対して前記信号の読み出しまたは書き込みを行うプローブと、導電性のアンカーを介して前記プローブが設けられ、前記プローブと接続される第1接続端子を有する基板と、第2接続端子を有し、当該第2接続端子を前記第1接続端子に接続して前記基板上に設けられ、前記信号の処理を行う処理部とを備える。以下、発明を実施するための実施形態について説明する。図1乃至図3を参照して、本実施形態に係る記憶装置100の構成について詳細に説明する。図1は、実施形態の記憶装置100の概略図である。なお、図1aは記憶装置100の斜視図、図1bは図1aにおける記憶装置100の側面図である。図1に示す記憶装置100は、データを保持可能な記憶媒体103と、記憶媒体103との間でデータの書き込みと読み出し以下、記録再生を行う複数のプローブ101が配列しているプローブユニット102と、プローブ101に対して記憶媒体103を相対的に移動するためのアクチュエータ200と、アクチュエータ200の駆動を制御する制御部300と、データを示す信号データ信号の処理を行う処理部400を備える。プローブユニット102の複数のプローブ101は、第1空間を隔てて記憶媒体103と対向するように配置している。記録再生を行わない非記録再生時には、プローブ101と記憶媒体103とは離間した状態にある。記録再生時には、アクチュエータ200が記憶媒体103を移動させ、プローブ101を記憶媒体103に接触させる。この接触した状態で、たとえば、プローブ101の電極に所定の電圧を加えることにより、プローブ101と記憶媒体103との間でデータの記録再生を行う。なお、本実施形態の記憶装置100では、プローブユニット102には3行×3列の計9個のプローブ101がマトリクス状に配置されているものを例に説明する。記憶媒体103は、例えば電気的な状態変化をデータとして保持することのできる薄膜である。ここでは、記憶媒体103として強誘電体材料の薄膜を用いる。本実施形態では、アクチュエータ200として、3軸x、y、z軸に駆動可能な静電駆動型のアクチュエータを用いる。図2に示すアクチュエータ200は、記憶媒体103を載置するための矩形状平板のステージ可動部201と、ステージ201の周囲に第2空間を介して設けられる可動フレーム202と、可動フレーム202の周囲に第3空間を介して設けられる固定フレーム203とを備える。固定フレーム203は、導電性の支持部材213、214、215及び216により可動フレーム202を支持している。また、可動フレーム202は、導電性の支持部材217によりステージ201を支持している。ステージ201の平面が図2に示すxy平面に沿って配置されるものとすると、第2空間には第1駆動部204が設けられて、ステージ201を図2中x軸方向に移動する。第3空間には第2駆動部205が設けられて、ステージ201及び可動フレーム202を一体にy軸方向に移動する。また、第1空間には、第3駆動部206が設けられて、ステージ201をz軸方向に移動する。第1駆動部204は、それぞれ同一の矩形状で等間隔に一列y軸方向に配置している複数の第1可動部電極207及び複数の第1固定部電極208を備える。ステージ201の側面に設けられる複数の第1可動部電極207と、可動フレーム202の側面に設けられる複数の第1固定部電極208とは、それぞれ第2空間内でx軸方向に突出している。この場合、第1可変部電極207と第1固定部電極208とは、電極間隔の1/2だけy軸方向にずれて、互いに噛み合う配置が好ましい。この第1駆動部204は、隣接する第1可動部電極207と第1固定部電極208との間に働くx軸方向の静電力によりステージ201をx軸方向に移動する。第2駆動部205は、それぞれ同一の矩形状で等間隔に一列x軸方向に配置している複数の第2可動部電極209及び複数の第2固定部電極210を備える。可動フレームの側面に設けられる複数の第2可動部電極209と、固定フレーム203の側面に設けられる複数の第2固定部電極210とは、それぞれ第3空間内でy軸方向に突出している。この場合、第2可動部電極209と第2固定部電極210とは、電極間隔の1/2だけx軸方向にずれて、互いに噛み合う配置が好ましい。この第2駆動部205は、隣接する第2可動部電極209と第2固定部電極210との間に働くy軸方向の静電力によりステージ201及び可動フレーム202を一体にy軸方向に移動する。なお、本実施形態においては、ステージ201、可動フレーム202、固定フレーム203は具体的には、第1可動部電極207と第1固定部電極208とが電気的に絶縁関係に、第2可動部電極209と第2固定部電極210とが電気的に絶縁関係となるように構成される。第3駆動部206は、ステージ201上の周辺部に設けられる第1平板電極211と、第1空間を介してステージ201に対向するプローブユニット102に設けられる第2平板電極212とが互いに、中心軸を共有して対向して配置される図3。この第3駆動部206は、第1平板電極211と第2平板電極212との間に働くz軸方向の静電力によりステージ201をz軸方向に移動して、プローブ101と記憶媒体103とを接触状態にする。キャップ105は、プローブユニット102及び記憶媒体103をパッケージする部材である。なお、このキャップ105は、制御部400をパッケージするものであってもよい。位置センサ104は、ステージ201の記憶媒体103を設ける面の裏面の四隅に設ける平板電極と、キャップ105に設けられる平板電極とがそれぞれ互いに向かい合わせて配置される。そして、この平板電極間の対向面積あるいは距離等の変化により生じる静電容量の変化により、ステージ201のx、y、z軸方向の変位を計測する。制御部300は、前述のようにアクチュエータ200の第1駆動部204、第2駆動部205、第3駆動部206の駆動を制御するコントローラである。具体的には、アクチュエータ200に対する駆動電圧を、位置センサ104が計測するステージ201の変位を入力として、例えば変位の目標値との差が0に収束する方向に算出する。そして、この駆動電圧をアクチュエータ200に対して印加する。なお、制御部300としては、例えばMPU等の演算処理装置により実現され、制御部300の表面に制御回路301図示せずが形成されている。この制御回路301に形成される接続端子図示せずと、アクチュエータ200の各駆動部とはワイヤ109により電気的に接続されている。処理部400は、プローブ101が記録再生するデータ信号の処理を行うコントローラである。具体的な処理としては、プローブ101が記憶媒体103からデータを再生する際に、例えばデータの記録状態0と非記録状態1の判別や、データ信号の増幅等を行う。なお、処理部400としては、上記の制御部300と同様に例えばMPU等の演算処理装置により実現され、処理部400の表面に処理回路401が形成されている。なお、第1駆動部204、第2駆動部205及び第3駆動部206としては、静電駆動型のアクチュエータに限定されるものではなく、例えば磁気駆動型や圧電駆動型のアクチュエータなどを用いることも可能である。また、第3駆動部206によるステージ201のz軸方向への移動に変えて、プローブ101を単体であるいは複数同時にz軸方向に移動することで、プローブ101と記憶媒体103を接触あるいは非接触状態にすることも可能である。処理部の構成プローブユニット102やアクチュエータ200以下、基本ユニットの製造に用いるMEMSプロセスに比べて、上記制御部300及び処理部400以下、コントローラの製造に用いるCMOSプロセスでは、精緻な加工が要求される。そのため、コントローラの製造に用いる露光装置、成膜装置、エッチング装置以下、製造装置の加工精度と、基本ユニットの製造に用いる製造装置の加工精度とは大きく異なる。したがって、用いる製造装置が異なる以上、基本ユニット及びコントローラを同一のウェハ内に製造することは非常に困難である。一方で、基本ユニットと、コントローラとを別のウェハ内にそれぞれ製造し、このウェハ同士を貼り合わせる方法が考えられる。しかしながら、この場合には、ウェハ同士を貼り合わせるという構成上、両者は同面積となる必要がある。したがって、コストを低減するために面積を低減することが好ましいコントローラと、記録密度を増やすために面積を増加することが好ましい基本ユニットとの間に齟齬が生じる。そこで、基本ユニットと、コントローラとを別のウェハ内にそれぞれ製造し、コントローラのチップを切り出すことで、このコントローラを基板上に設け、基本ユニットの中のプローブユニット102とワイヤボンディング等により電気的に接続する方法が用いられる。しかしながら、このようにワイヤ109を介してデータ信号の伝送を行う場合、電気抵抗等によりノイズが混入してしまう。ここで、制御部300が扱うアクチュエータ200に対する駆動電圧の信号は、比較的レンジが大きくノイズの影響を受けにくい。一方で、処理部400が扱うデータ信号のレンジは、上記の制御部300が扱う駆動電圧の信号と比較するとレンジが小さくノイズの影響を受けやすい。また、前述の通り、データ信号の増幅等の処理を行う必要があるため、データ信号の増幅に伴いノイズの増幅も生じてしまう。したがって、上記のようにワイヤ109を介してデータ信号の伝送を行いノイズが混入してしまうと、処理部400が扱うデータ信号が劣化し、記憶装置100としてデータの正常な記録再生が行えないことが考えられる。そこで、本実施形態の記憶装置100では、比較的ノイズの影響を受けやすいデータ信号を扱う処理部400の処理回路401をプローブユニット102に対向させて、プローブユニット102上に直接設ける。これにより、基板上に設けてプローブユニット102とワイヤボンディングで接続する場合に比べて、短い配線長での接続によりノイズの影響を低減する。以下、図4を参照して処理部400の構成について詳細に説明する。なお、図4aは、図3におけるプローブユニット102と処理部400との接触部分の拡大図であり、図4bはプローブユニット102と処理部400の接続関係を示す図である。プローブユニット102と処理部400との接触部分では、プローブユニット102の表面に形成されているユニット回路106の第1接続端子108と、処理部400の処理回路401の第2接続端子402とがフリップチップ接合により媒体バンプ403を介して電気的に接続されている。具体的には、図4bに示すように、プローブユニット102のユニット回路106には、第1接続端子108として接続端子A1、A2、A3が形成されている。そして、接続端子A1にはプローブA、プローブB、プローブCが、接続端子A2にはプローブD、プローブE、プローブFが、接続端子A3にはプローブG、プローブH、プローブIが、それぞれトランジスタ107を介して接続されている。また、処理部400の処理回路401には、第2接続端子402として接続端子B1、B2、B3が形成されている。そして、接続端子A1とB1、A2とB2、A3とB3がそれぞれ電気的に接続されている。このとき、両端子のフリップチップ接合のためのバンプ403としては、プローブ101をプローブユニット102に固定するためのアンカー110を用いる。このアンカー110としては、例えばタングステンナイトライド等の導電性の材料を用いることが好ましい。プローブ101は、図5に示すように、アンカー110を介してプローブ101のビームの一端をプローブユニット102に固定した片持ち梁である。したがって、上記のように両端子の接続のためのバンプ403としてアンカー110を用いることで、プローブ101を固定するためのアンカー110の製造プロセスと、フリップチップ接合のためのバンプ403の製造プロセスとを共通にすることができ、記憶装置100の製造プロセスを短縮することが可能となる。そして、処理部400を基板上に設けてワイヤボンディングにより接続する場合に比べて、プローブユニット102と処理部400との間の配線長を短くすることができ、データ信号を伝送する際のノイズを低減することが可能となる。その結果、記憶装置100としてデータの正常な記録再生を行うことが可能となる。なお、ここではフリップチップ接合を行い、両接続端子間を最短で接続するたに、プローブユニット101のユニット回路106における第1接続端子108と、処理部400の処理回路401における第2接続端子402とは、プローブユニット101と処理部400を対向させた際に、両接続端子が同様に対向するように端子間の間隔や面積、形状等が同一に形成されることが好ましい。そこで、本実施形態では、接続端子A1及びA2間の距離と接続端子B1及びB2間の距離が等しく、さらに接続端子A2及びA3間の距離と接続端子B2及びB3間の距離は等しく形成されている。また、接続端子A1、A2、A3、B1、B2、B3の面積は等しく形成されている。制御部の動作以下、図6を参照して、制御部300の動作について説明する。z軸方向の駆動制御部300は、第1平板電極211に対して電圧V1、第2平板電極212に対して電圧V2を印加するただし、V1≠V2。このとき、第1平板電極211と第2平板電極212との間には、電位差V1-V2による静電力引力が発生する。この静電力により、第2平板電極212側z軸正の方向へ第1平板電極211を引き付けることで、ステージ201をz軸正の方向へ移動する。x及びy軸駆動制御部300は、上記のようにステージ201をz軸方向へ駆動するとともに、x軸及びy軸方向への駆動を行うことで記憶媒体103の平面内でのプローブ101の位置決めを行う。図6aは図2におけるAA断面の図である。制御部300は、例えば電極パッド図示せず等を介して、第1可動部電極207a及び第1可動部電極207bに対して電圧V1を印加する。また、同時に第1固定部電極208aに対して電圧V2、第1固定部電極208bに対して電圧V3を印加するただし、V2>V1、V3>V1。このとき、V2>V3であれば、|V2-V1|>|V3-V1|となるために、第1可動部電極207aと第1固定部電極208aとの間に生じるx軸方向の静電力が、第1可動部電極207bと第1固定部電極208bとの間に生じるx軸方向の静電力を上回ることで、ステージ201はx軸正の方向へ移動する。逆に、V3>V2であれば、|V3-V1|>|V2-V1|となるために、第1可動部電極207bと第1固定部電極208bとの間に生じるx軸方向の静電力が、第1可動部電極207aと第1固定部電極208aとの間に生じるx軸方向の静電力を上回ることで、ステージ201はx軸負の方向へ移動する。図6bは図2におけるBB断面の図である。制御部300は、例えば電極パッド図示せず等を介して、第2可動部電極209aに対して電圧V4を、第2可動部電極209bに対して電圧V5を印加する。また、同時に第2固定部電極210aに対して電圧V6、第2固定部電極210bに対して電圧V7を印加するただし、V6>V4、V7>V5。このとき、|V6-V4|>|V7-V5|であれば、第2可動部電極209aと第2固定部電極210aとの間の静電力が、第2可動部電極209bと第2固定部電極210bとの間の静電力を上回ることで、ステージ201はy軸正の方向へ移動する。逆に、|V7-V5|>|V6-V4|であれば、第2可動部電極209bと第2固定部電極210bとの間の静電力が、第2可動部電極209aと第2固定部電極210aとの間の静電力を上回ることで、ステージ201はy軸負の方向へ移動する。処理部の動作以下、再度図4を参照して、処理部400の動作について説明する。記録再生プローブ101及び記憶媒体103が接触状態において、ステージ201及びプローブ101の電極は強誘電体材料の記憶媒体103を介して部分的な強誘電キャパシタを形成する。そして、上記のように、制御部300がプローブ101の記憶媒体103に対する相対的な位置決めを行うとともに、処理部400は記録媒体103に対してデータの記録再生を行う。具体的には、記録時には、処理部400がプローブ101の電極を介して記憶媒体103に対して電圧を印加し、記憶媒体103に電荷の分極を生じさせることでデータの記録を行う。一方で、再生時には、制御部300がプローブ101の電極を介して記憶媒体103に対してパルス電圧を印加して、電荷の分極反転により生じる電流をデータ信号として検出する。そして、検出したデータ信号を増幅処理することで、例えばこのデータ信号が既定の閾値以下であれば非記録状態0、閾値以上であれば記録状態1と判別し、データの再生を行う。この際、図4に示す複数のプローブ101は、トランジスタ107のスイッチングにより、例えばA列、B列及びC列の各列で1つのプローブ101が記憶媒体103に対して電圧を印加することでデータの記録再生を行うことができる。このように複数図4では3つのプローブ101を1箇所の第1接続端子108に接続させることで、プローブユニット102のユニット回路106及び処理部400の処理回路401における両接続端子の個数を必要最小限に抑えることができる。これにより、プローブユニット102に関しては、プローブ101の配置のための面積、すなわち記録密度を増加させることができ、処理部400に関しては、チップ面積を低減することができる。なお、記憶媒体103としては、金属酸化物等の材料から形成される絶縁性の薄膜を用いることも可能であるが、この際には、プローブ101が印加する電圧により生じる記憶媒体103の抵抗変化をデータ信号として、データの記録再生を行うことができる。また、本実施形態では、プローブ102のユニット回路106における第1接続端子108には複数3つのプローブ101が接続され、トランジスタ107によりスイッチする構成を例に説明を行ったが、プローブ101と第1接続端子108とが1対1の構成とすることも可能である。これにより、トランジスタ107を設ける必要もなく、さらに複数のプローブ101による同時記録再生により記録再生の高速化が実現できる。以下、本実施形態の記憶装置100の製造プロセスの一例について説明する。ユニット回路トランジスタ107等を含むユニット回路106としては、通常のフォトリソグラフィ技術を用いて、シリコンウェハ等の基板の表面に回路パターンを転写することで形成される。アンカー及びプローブプローブユニット102に犠牲層として、酸化シリコン等の薄膜を製膜する。そして、アンカー110を作製する領域ユニット回路106の第1接続端子108を含むに、上記薄膜に窓を開ける為の露光エッチング工程を行う。そして、アンカー110の材料となる導電性の材料をスパッタ法やCVD法等により製膜する。そして、製膜により得られるアンカー110の表面をCMP等により平滑化する。次に、プローブ101の形状を同様に製膜、露光エッチング工程を繰り返して作製し、エッチングにより犠牲層である薄膜のみを選択的に除去する。そして、最後に熱を加え、アンカー110とプローブ101との間の密着性を高めることで両者を結合させる。これにより、アンカー110、及びアンカー110上にプローブ101を作製することができる。なお、このときユニット回路106の第1接続端子108の上に形成されるアンカー110上には、プローブ101を作製しない。処理部処理部400をプローブユニット102上に載置するプロセスとしては、上記アンカー110の製造工程において、ユニット回路106の第1接続端子108上に形成されるアンカー110と、処理部400の処理回路401の第2接続端子402とを一致させてフェースダウンでフリップチップ実装等により実装することができる。以上説明した実施形態の記憶装置によれば、信号のノイズを低減することが可能となる。この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、様々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。