"印刷によって形成された2以上の圧電/電歪層及び2以上の電極層を具備する圧電/電歪素子が配設された圧電/電歪デバイスを製造する方法であって、予め導通回路パターンを形成しておき、その導通回路パターンにおける中間部の異なる位置に、前記2以上の圧電/電歪層の形成にかかる印刷の度に、前記導通回路パターンを遮断するような絶縁パターンを印刷し、前記2以上の圧電/電歪層の形成にかかる印刷を終えた後に、前記導通回路パターンの2つの両端部、及び前記導通回路パターンの中間部の異なる位置に印刷された2以上の前記絶縁パターンの間で、相互に導通検査を行うことにより、前記2以上の圧電/電歪層の形成にかかる印刷の刷り忘れを検査する工程を含む圧電/電歪デバイスの製造方法。印刷によって形成された2以上の圧電/電歪層及び2以上の電極層を具備する圧電/電歪素子が配設された圧電/電歪デバイスを製造する方法であって、予め中間に電極層の数に対応する数の分断部を有する導通回路パターンを形成しておき、その導通回路パターンにおける分断部の異なる位置に、前記2以上の電極層の形成にかかる印刷の度に、前記導通回路パターンを接続させるような導通パターンを印刷し、前記2以上の電極層の形成にかかる印刷を終えた後に、前記導通回路パターンの2つの両端部、及び前記導通回路パターンの分断部の異なる位置に印刷された2以上の前記導通パターンの間で、相互に導通検査を行うことにより、前記2以上の電極層の形成にかかる印刷の刷り忘れを検査する工程を含む圧電/電歪デバイスの製造方法。このような表示装置200にアクチュエータ基板として用いられる圧電/電歪デバイス220においては、それを構成する各圧電/電歪素子210の変位量にバラツキがあると、光導波板201に対して、精度よく変位伝達部203を接触させ又は離隔させて非接触にすることが困難な部分が生じてしまう。その結果、光導波板201の散乱光204漏れ光の制御が部位によって不安定になり、画素によって応答速度が変動し、全画素にわたって均一な輝度が得られない等の表示品質の低下を招来する場合がある。従って、上記表示装置200において、その表示品質を良好に保つためには、圧電/電歪デバイス220における個々の圧電/電歪素子210の変位量が同一の電圧をかけた同一の電界が生じたときに同一になること、即ち、個々の圧電/電歪素子210の変位量を均一化させること、が重要である。本発明は、上記した事情に鑑みてなされたものであり、その目的とするところは、複数の圧電/電歪素子アクチュエータ部を備えていて上記表示装置のアクチュエータ基板として適用可能な圧電/電歪デバイスであり、各圧電/電歪素子の変位量がより均一な圧電/電歪デバイスを提供することにある。検討が重ねられた結果、各圧電/電歪素子の変位量がより均一な望ましい圧電/電歪デバイスを得るには、製造過程を改善することが効果的であることがわかってきた。具体的には、本出願人の提案している表示装置は、圧電/電歪デバイスの少なくとも圧電/電歪素子部分が印刷により製造されており、この製造過程における印刷のズレを極力抑えることが重要であると理解された。そして、更に研究が重ねられた結果、その製造過程に生じ得る印刷のズレ等を検査する手段を想到するに至り、本発明を完成した。即ち、本発明によれば、以下に示す印刷のズレの有無程度を判断し得る圧電/電歪デバイスの検査方法、印刷のズレの有無程度を判断し得る機能を自らに備えた圧電/電歪デバイス、及び印刷の刷り忘れの有無を判断し得る検査工程を含む圧電/電歪デバイスの製造方法が提供される。本発明に係る圧電/電歪デバイスの検査方法は、印刷によって形成された1以上の圧電/電歪層及び2以上の電極層を具備する複数の圧電/電歪素子が、列状に配設された圧電/電歪デバイスの検査方法であって、列状に配設された複数の圧電/電歪素子のうち少なくとも一方の最外の圧電/電歪素子を検査用素子とし、その他の圧電/電歪素子を製品素子として、検査用素子における1以上の圧電/電歪層又は2以上の電極層のうち何れかの層について、製品素子において対応する層に対し、その長さの変更を行い、検査用素子の圧電層の静電容量を測定する手段Aを行うことにより、1以上の圧電/電歪層及び2以上の電極層の形成にかかる印刷のズレを検査する方法である。本発明に係る圧電/電歪デバイスの検査方法において、圧電/電歪層及び電極層はパターンを転写するプロセス露光を利用するプロセスも含むで形成される。特に、スクリーン印刷プロセスにおいては、印刷時の製版伸びその他の原因による印刷ズレを検知できる点で有用である。複数の圧電/電歪素子のうち少なくとも一方の最外の圧電/電歪素子を検査用素子とし、その他の圧電/電歪素子を製品素子としてとする、とは、製造過程においてそのように取り扱うことを意味し、検査用素子は、後の工程で切断してもよく、最終製品としての圧電/電歪デバイスに残してもよい。一方の最外の圧電/電歪素子とは、列状に配設された複数の圧電/電歪素子の両端列の先頭及び最後尾のうちの何れかを指す。なお、検査用素子の配置は、圧電/電歪デバイスの機能、用途等に影響のない範囲内においては最外でなくともよく、例えば中央であってもよい。本発明に係る圧電/電歪デバイスの検査方法の検査対象である圧電/電歪デバイスは、複数の圧電/電歪素子が列状に配設されたものであり、列の方向が印刷の方向になる場合や、列の方向が印刷の方向と交差する方向例えば列の方向と垂直な方向になる場合がある。その列の数は1でもよく、列が複数であり圧電/電歪素子がマトリクス状又は千鳥状に配設されているものであってもよい。そして、列が複数の場合には、長さの変更の対象となる層として、列毎に異なる層を採用することが出来る。即ち、製品素子と検査用素子の間で、一の列においては何れかの電極層の長さを変更し、他の列においては何れかの圧電/電歪層の長さを変更することが出来る。又、製品素子と検査用素子の間で変更すべき圧電/電歪層又は電極層の長さを、列毎に異なる長さとすることが出来る。このように、列毎に検査用素子における圧電/電歪層又は電極層の長さを変えて、上記手段A乃至後述の手段Bを行うことにより、その圧電/電歪層又は電極層の長さを変えた方向例えば列方向と概ね直交する方向例えば行方向、列方向に交差する方向を行方向とよぶの印刷のズレを検査することが可能である。尚、本明細書において、乃至、は、及び/又は、を意味する。本発明に係る圧電/電歪デバイスの検査方法においては、列状に配設された複数の圧電/電歪素子のうち片方の最外の圧電/電歪素子のみを検査用素子と位置づけてもよいが、両方の最外の圧電/電歪素子を検査用素子とすることが好ましい。本発明に係る圧電/電歪デバイスの検査方法は、両方の最外の圧電/電歪素子で構成される2つの検査用素子のうち、少なくとも一の検査用素子における一の電極層について、製品素子において対応する層に対し、その長さの変更を行うことが好ましい。この場合において、上記変更が、その長さを長くすることであることが好ましい。又、本発明に係る圧電/電歪デバイスの検査方法は、両方の最外の圧電/電歪素子で構成される2つの検査用素子のうち、少なくとも一の検査用素子における全ての電極層について、製品素子において対応する層に対し、その長さの変更を行うことが好ましい。この場合において、上記変更が、その長さを短くすることであることが好ましい。例えば、2つの検査用素子のうちの1つに対し、その一の電極層について、製品素子において対応する電極層に対し、その長さを長くし、他の1つでは、その全ての電極層について、製品素子において対応する全ての電極層に対し、その長さを短くすることが出来る。本発明に係る圧電/電歪デバイスの検査方法において、長さの変更を行うのは、検査用素子における1以上の圧電/電歪層又は2以上の電極層のうち何れかの層についてであり、変更とは、製品素子において対応する層に対する変更を意味するが、変更する長さの方向は、限定されるものではない。長さの変更にかかる好ましい方向は、印刷方向にかかる長さの変更乃至列方向にかかる長さの変更である。印刷方向にかかる変更が、列方向にかかる方向と同じ場合もあり、異なる場合もあり得る。換言すれば、本発明に係る圧電/電歪デバイスの検査方法は、その対象とする圧電/電歪デバイスが、製造過程において列方向と同じ方向に圧電/電歪層電極層を印刷したものであってもよく、列方向と交差する方向に圧電/電歪層電極層を印刷したものであってもよい。本発明に係る圧電/電歪デバイスの検査方法においては、上記手段Aの代わりに、又は上記手段Aと併用して、製品素子及び検査用素子からなる複数の圧電/電歪素子を振動させたときの、各圧電/電歪素子の共振周波数を測定する手段Bを行うことが可能である。本発明に係る圧電/電歪デバイスの検査方法は、検査対象である圧電/電歪デバイスが、複数のキャビティが列状に形成された基体を備え、その基体の一の面に、キャビティに対応して圧電/電歪素子が列状に配設されたものである場合に、好適に用いられる。次に、本発明に係る圧電/電歪デバイスは、印刷によって形成された1以上の圧電/電歪層及び2以上の電極層を具備する複数の圧電/電歪素子が、列状に配設された圧電/電歪デバイスであって、列状に配設された複数の圧電/電歪素子のうち少なくとも一方の最外の圧電/電歪素子が検査用素子として、その他の圧電/電歪素子が製品素子として構成され、検査用素子における1以上の圧電/電歪層又は2以上の電極層のうち何れかの層が、製品素子において対応する層に対し、その長さの変更がなされていることにより、1以上の圧電/電歪層及び2以上の電極層の形成にかかる印刷のズレを感度よく検査可能とした圧電/電歪デバイスである。本発明に係る圧電/電歪デバイスにおいて、圧電/電歪層及び電極層は印刷によって形成されたものであるが、印刷工程のみで形成されるわけではなく形成過程に印刷工程が含まれているものであることを意味する。本発明に係る圧電/電歪デバイスは、複数の圧電/電歪素子が列状に配設されたものであり、印刷により圧電/電歪層及び電極層が形成されたものであるが、その印刷の方向は、列の方向と同じ方向の場合があり、又は列の方向と交差する方向の場合があり得る。列の数は1でもよく、列が複数であり圧電/電歪素子がマトリクス状又は千鳥状に配設される場合もある。列が複数の場合には、その長さの変更の対象となる検査用素子の層として、列毎に異なる層を採用することが出来る。又、製品素子に対して変更するその検査用素子の層の長さを、列毎に異なる長さとすることが出来る。本発明に係る圧電/電歪デバイスにおいては、列状に配設された複数の圧電/電歪素子のうち両方の最外の圧電/電歪素子が検査用素子であることが好ましい。本発明に係る圧電/電歪デバイスは、両方の最外の圧電/電歪素子で構成される2つの検査用素子のうち、少なくとも一の検査用素子における一の電極層が、製品素子において対応する層に対し、その長さの変更がなされていることが好ましい。この場合において、上記変更が、その長さを長くすることであることが好ましい。又、本発明に係る圧電/電歪デバイスは、両方の最外の圧電/電歪素子で構成される2つの検査用素子のうち、少なくとも一の検査用素子における全ての電極層が、製品素子において対応する層に対し、その長さの変更がなされていることが好ましい。この場合において、上記変更が、その長さを短くすることであることが好ましい。例えば、2つの検査用素子のうちの1つに対し、その一の電極層について、製品素子において対応する電極層に対し、その長さを長くし、他の1つでは、その全ての電極層について、製品素子において対応する全ての電極層に対し、その長さを短くしたものであることが好ましい。本発明に係る圧電/電歪デバイスにおいて、長さの変更がなされているものは、検査用素子における1以上の圧電/電歪層又は2以上の電極層のうち何れかの層であり、変更とは、製品素子において対応する層に対する変更を意味するが、変更がなされる長さの方向は、限定されるものではない。長さの変更にかかる好ましい方向は、印刷方向にかかる長さの変更乃至列方向にかかる長さの変更である。印刷方向にかかる変更が、列方向にかかる方向と同じ場合もあり、異なる場合もあり得る。換言すれば、本発明に係る圧電/電歪デバイスは、列方向と同じ方向に圧電/電歪層電極層が印刷されて形成されたものであってもよく、列方向と交差する方向に圧電/電歪層電極層が印刷されて形成されたものであってもよい。本発明に係る圧電/電歪デバイスの好適な態様として、複数のキャビティが列状に形成された基体を備え、その基体の一の面に、キャビティに対応して圧電/電歪素子が列状に配設されているものが挙げられる。次に、本発明によれば、印刷によって形成された2以上の圧電/電歪層及び2以上の電極層を具備する圧電/電歪素子が配設された圧電/電歪デバイスを製造する方法であって、予め導通回路パターンを形成しておき、その導通回路パターンにおける中間部の異なる位置に、2以上の圧電/電歪層の形成にかかる印刷の度に、導通回路パターンを遮断するような絶縁パターンを印刷し、2以上の圧電/電歪層の形成にかかる印刷を終えた後に、導通回路パターンの2つの両端部、及び導通回路パターンの中間部の異なる位置に印刷された2以上の絶縁パターンの間で、相互に導通検査を行うことにより、2以上の圧電/電歪層の形成にかかる印刷の刷り忘れを検査する工程を含む圧電/電歪デバイスの製造方法が提供される第1の製造方法ともいう。次に、本発明によれば、印刷によって形成された2以上の圧電/電歪層及び2以上の電極層を具備する圧電/電歪素子が配設された圧電/電歪デバイスを製造する方法であって、予め中間に電極層の数に対応する数の分断部を有する導通回路パターンを形成しておき、その導通回路パターンにおける分断部の異なる位置に、2以上の電極層の形成にかかる印刷の度に、導通回路パターンを接続させるような導通パターンを印刷し、2以上の電極層の形成にかかる印刷を終えた後に、導通回路パターンの2つの両端部、及び導通回路パターンの分断部の異なる位置に印刷された2以上の導通パターンの間で、相互に導通検査を行うことにより、2以上の電極層の形成にかかる印刷の刷り忘れを検査する工程を含む圧電/電歪デバイスの製造方法が提供される第2の製造方法ともいう。本発明に係る第1の製造方法及び第2の製造方法において、導通回路パターン及び導通パターンは電極層と同じ材料で印刷し形成することが出来、絶縁パターンは圧電/電歪層と同じ材料で印刷し形成することが出来る。尚、単に、本発明に係る圧電/電歪デバイスの製造方法というときには、第1の製造方法及び第2の製造方法の両方を指す。本発明に係る圧電/電歪デバイスの検査方法は、列状に配設された複数の圧電/電歪素子のうち例えば片方の最外の圧電/電歪素子を検査用素子とし、その他の圧電/電歪素子を製品素子として、検査用素子における例えば一の電極層について、製品素子において対応する電極層に対し、例えば印刷方向にかかる長さを例えば短くするという変更を行い、例えば検査用素子の圧電層の静電容量を測定する手段Aを行うことにより、例えば電極層の形成にかかる印刷のズレを検査出来る。そして、この印刷のズレによって、圧電/電歪デバイスにおける各圧電/電歪素子の変位量のバラツキが判断出来るので、経験に頼らずに高い精度で圧電/電歪デバイスの良否を検査出来る。従って、望まれない製品を出荷してしまう過誤が防止される。又、非破壊検査であるため、より正確な良否判断が、迅速に行える。上記手段Aも、複数の圧電/電歪素子を振動させたときの各圧電/電歪素子の共振周波数を測定する手段Bも、圧電/電歪デバイスに含まれる個々の圧電/電歪素子の実際の変位量を直接検査せずに、変位量のバラツキ具合を判断出来るので、より短時間で、圧電/電歪デバイスを検査することが可能である。尚、本発明に係る圧電/電歪デバイスは、本発明に係る圧電/電歪デバイスの検査方法において、手段A乃至手段Bを行う対象である圧電/電歪デバイスに該当するものであり、本発明に係る圧電/電歪デバイスの検査方法の実施を通して上記効果を導くものである。本発明に係る圧電/電歪デバイスの検査方法によって得られた印刷のズレの情報大きさ及び方向等を印刷装置にフィードバックすることにより、印刷のズレを修正することが出来る。従って、印刷のズレが予め定めた規格値以上大きい、即ち同一の電圧をかけたときに生じる変位量が一定以上小さい、圧電/電歪素子が含まれている不良の圧電/電歪デバイスの割合を低減出来、歩留まりの向上に寄与するので、生産効率を格段に向上出来る。本発明に係る圧電/電歪デバイスの検査方法では、好ましくは列状に配設された複数の圧電/電歪素子のうち両方の最外の圧電/電歪素子を検査用素子とし、その他の圧電/電歪素子を製品素子として、検査用素子における例えば一の電極層について、製品素子において対応する電極層に対し、例えば印刷方向にかかる長さを例えば短くするという変更を行い、好ましくは手段A及び手段Bを併用して行うことにより、例えば電極層の形成にかかる印刷のズレの詳細な状態が把握出来る。そして、この印刷のズレの状態によって、圧電/電歪デバイスにおいて同一の電圧をかけたときの各圧電/電歪素子の変位量のバラツキ具合が詳細に把握出来る。一方、圧電/電歪デバイスのうち例えば印刷方向に配設された1列の複数の圧電/電歪素子においては、印刷のズレが生じたときに、その大きさは、印刷の起点側から終点側へ徐々に比例して大きくなるものと考えられる。即ち、印刷のズレが生じた圧電/電歪デバイスにおいて、同一の電圧をかけたときに生じる変位量の差は、印刷の起点側にあたる圧電/電歪素子から終点側にあたる圧電/電歪素子へ徐々に比例して小さくなると考えられる。従って、検査した圧電/電歪デバイスの印刷のズレの情報を当該圧電/電歪デバイスに与え、その情報に基づき、例えば、印刷の起点側にあたる圧電/電歪素子から終点側にあたる圧電/電歪素子に向けて、比例して大きくなるように、圧電/電歪素子圧電/電歪層にかける電圧を大きくすることにより、印刷のズレを包含する圧電/電歪デバイスであっても、その変位量を均一にすることが可能である。本発明に係る圧電/電歪デバイスの第1の製造方法及び第2の製造方法によれば、圧電/電歪層及び電極層の形成にかかる印刷の刷り忘れを完全に防止出来る。従って、望まれない製品を出荷してしまう問題が生じない。以上、説明したように、本発明を通じて出荷される圧電/電歪デバイスは、個々の圧電/電歪素子の変位量が均一な優れたものになる。この圧電/電歪デバイスを、本出願人の開示した表示装置のアクチュエータ基板として適用することにより、表示装置は、光導波板に対し精度よく変位伝達部を接触させ又は離隔させて非接触にすることが可能なものになり、表示装置において、光導波板の散乱光漏れ光の制御が全体的に安定し、全画素の応答速度が一定になり、全画素にわたって均一な輝度が得られる。即ち、表示装置は、良好な表示品質を有するものになる。以下、本発明の実施の形態について、適宜、図面を参酌しながら説明するが、本発明はこれらに限定されて解釈されるべきものではなく、本発明の範囲を逸脱しない限りにおいて、当業者の知識に基づいて、種々の変更、修正、改良を加え得るものである。例えば、図面は、好適な本発明の実施の形態を表すものであるが、本発明は図面に表される態様や図面に示される情報により制限されない。本発明を実施し又は検証する上では、本明細書中に記述されたものと同様の手段若しくは均等な手段が適用され得るが、好適な手段は以下に記述される手段である。先ず、圧電/電歪デバイスを構成する圧電/電歪素子について説明する。図17~図19は、圧電/電歪素子の一例を模式的に示す断面図であり、図25は、図19に断面図が示される圧電/電歪素子190の斜視図である。図19に示される圧電/電歪素子190の断面は、図25におけるAA断面である。図17に示される圧電/電歪素子170は、基体2の上に、1つの圧電/電歪層4と、それを挟んだ2つの電極層下部電極層3及び上部電極層4とが、印刷及び焼成を経て形成されたものである。圧電/電歪素子170において、上部電極層5と下部電極層3との間に電界が生じると、圧電/電歪材料からなる圧電/電歪層4が電界誘起歪みに基づき例えば伸縮する。圧電/電歪素子170は、それ自体が圧電/電歪層4の伸び縮みにより変形するものであるが、基体2によってその一面下部電極層3側が拘束されていると、その変位量は抑制される。そこで、大きな変位量を得るために、基体2にキャビティ空所を設ける態様が採られることが多い図18参照。図18に示されるように、圧電/電歪素子170の位置に対応して基体2にキャビティ8を設け、圧電/電歪素子170が薄い振動板6の上に配設されるようにすると、圧電/電歪層4は面方向に発生した電界に応じて図中において水平方向に伸びを生じるが、圧電/電歪層4を下部電極層3を介して支持する振動板6には同方向の伸びは生じないため、両者の間の歪みに違いが生じ、圧電/電歪層4には上部電極層5側を凸とした屈曲変形が生じ、振動板6も連れて屈曲変形する。その結果、圧電/電歪素子170として、大きな変位量が得られる。又、圧電/電歪層4を複数にする態様も多く採られる。図19に示される圧電/電歪素子190は、2つの圧電/電歪層4を有するものであり、キャビティ8を設けた基体2の振動板6の上に、2つの圧電/電歪層4と、それを挟んだ3つの電極層下部電極層3、内部電極層7、及び上部電極層4とが、印刷及び焼成を経て形成されたものである。圧電/電歪層4を2層に積層することによって、変位伸びを生じる部分に高い剛性が得られ応答速度が高まるとともに、2つの圧電/電歪層が変位を生じるので全体として大きな変位発生力が得られる。尚、図25において矢印Sは、印刷手段として例えばスクリーン印刷を採用した場合における印刷方向を表している。3つの電極層下部電極層3、内部電極層7、及び上部電極層4は、所定の導電材料ペーストを用いて矢印Sで示される方向に印刷された後に焼成により形成され、同様に、2つの圧電/電歪層4は、所定の圧電/電歪材料を用いて矢印Sで示される方向に印刷された後に焼成され形成される。ところで、圧電/電歪素子は、電界によって誘起される歪みや応力によって誘起される電荷/電界を利用してまとまった機能を果たすユニットであり、少なくとも1の圧電/電歪層と少なくとも2の一対の電極層とを構成要素とするものである。本明細書では、圧電/電歪、と称しているが、狭義の意味での、印加電界に概ね比例した歪み量を発生する逆圧電効果や応力によって誘起された電荷量を発生する圧電効果、印加電界の二乗に概ね比例した歪み量を発生する電歪効果を利用する圧電/電歪素子に限定されず、強誘電体材料全般に見られる分極反転、反強誘電体材料に見られる反強誘電相-強誘電相間の相転移、等の現象を利用する圧電/電歪素子も含まれる。又、分極処理が行われるか否かについても、圧電/電歪素子を構成する圧電/電歪層に用いられる材料の性質に基づいて適宜決定される。以上、圧電/電歪素子について説明したが、本発明に係る圧電/電歪デバイスの検査方法及び本発明に係る圧電/電歪デバイスの製造方法が対象とする圧電/電歪デバイス、並びに本発明に係る圧電/電歪デバイスは、このような印刷によって形成された圧電/電歪層及び電極層を具備する圧電/電歪素子が、複数列状に配設されてなるものであり、2列以上であればマトリクス状又は千鳥状に配設されてなるものである。次に、印刷のズレの問題について、印刷工程を含む圧電/電歪デバイスの製造過程をふまえて説明する。圧電/電歪デバイスは、例えば以下のように作製される。基体はグリーンシート積層法により作製することが出来る。具体的には、酸化ジルコニウム等のセラミックス粉末にバインダ、溶剤、分散剤、可塑剤等を添加し混合してスラリーを作製し、これを脱泡処理し、その後、ドクターブレード法等の方法により所定の厚さを有する複数のグリーンシートとして成形し、これらを更に内部に複数のキャビティが列状に形成されるように所定の形状に加工し、順次重ね合わせ圧着してグリーンシート積層体を得て、それを焼成して、基体を得ることが出来る。そして、スクリーン印刷装置を用いて、得られた基体の上であって複数のキャビティに対応する位置に、複数の下部電極層導電材料ペーストを同時に印刷し焼成し、次いで、複数の圧電/電歪層圧電/電歪材料ペーストを同時に印刷し焼成し、次いで、複数の上部電極層導電材料ペーストを同時に印刷し焼成して、複数の圧電/電歪素子を形成し、圧電/電歪デバイスを得ることが出来る。適切な材料を選択することにより、電極層下部電極層、上部電極層及び圧電/電歪層を逐次印刷した後に、1回で一体焼成することも可能である。ここで、スクリーン印刷装置は、上記した下部電極層等の形状に相当するパターン形状の孔が形成されたスクリーンを周囲から保持する枠状のフレームと、このフレームの下方に配設され、基体を位置決めして固定載置する位置決め手段を有する印刷ステージと、を備えたものであり、上記下部電極層等の印刷は、スクリーン上に導電材料ペースト等を載置し、スキージ等を用いてスクリーン上を摺動させることによってそのペーストを孔に押し込み、所定の厚さパターンでそのペーストを配設することで行われる。従って、基体の上であって複数のキャビティに対応する位置に、複数の下部電極層、複数の圧電/電歪層、及び複数の上部電極層を、精度よく印刷するためには、基体に対しスクリーンを精度よく配置する必要性があるが、圧電/電歪デバイスを作製する上では数十μmオーダーの高い精度が要求されるため、印刷のズレが生じる場合があり得るスクリーン印刷装置の問題については、特許文献4を参照。図22、図23は、印刷のズレを説明するために圧電/電歪素子を表した断面図であり、図22は印刷ズレのない圧電/電歪素子を示し、図23は下部電極層に印刷ズレが生じた場合の圧電/電歪素子を示している。印刷ズレがない場合図22参照には、上部電極層5と下部電極層3との間に電界が生じると、それらに挟まれた圧電/電歪層4全体に電界誘起歪みが生じ、それに基づき例えば伸び縮みする。一方、印刷ズレがある場合図23参照には、上部電極層5と下部電極層3との間に同じ電界を与えても、それらに挟まれていない圧電/電歪層4が存在するため、この部分では電界誘起歪みが殆ど生じず、相対的に圧電/電歪層4の伸び縮みは小さくなり、圧電/電歪素子の変位量に差が生じる。即ち、このような印刷ズレがない圧電/電歪素子と印刷ズレがある圧電/電歪素子とが混在している圧電/電歪デバイスでは、圧電/電歪素子の変位量にバラツキが生じることになる。そうなると、そのような圧電/電歪デバイスを用いた、例えば表示装置においては、既述のように表示品質の低下をもたらす。続いて以下に、本発明に係る圧電/電歪デバイスの検査方法、及び圧電/電歪デバイス、並びに圧電/電歪デバイスの製造方法について、実施例を示して説明する。尚、本発明はこれら実施例に限定されるものではない。先ず、基準となる圧電/電歪デバイスとして印刷ズレの生じていない正常品の圧電/電歪デバイスを得た。具体的には、グリーンシート積層法により基体を作製し、スクリーン印刷装置を用いて、得られた基体の上であって複数のキャビティに対応する位置に、下部電極層を印刷、焼成してから、圧電/電歪層、内部電極層、圧電/電歪層の順に印刷してから焼成し、上部電極層を印刷、焼成して、複数の圧電/電歪素子を形成し、圧電/電歪デバイスを得た。図13及び図14は、その正常品の圧電/電歪デバイスを示す断面図であり、これらは、本発明に係る圧電/電歪デバイスの一の実施形態に相当するものである。図13及び図14に示される圧電/電歪デバイスは、4つの圧電/電歪素子が列状に配設されたものであり、各圧電/電歪素子は、印刷によって形成された2つの圧電/電歪層4と3つの電極層を具備する。圧電/電歪素子のうち両方の外側の圧電/電歪素子は検査用素子10,20であり、内側の2つの圧電/電歪素子は製品素子30,40である。図13及び図14に示される圧電/電歪デバイスでは、製品素子30,40における2つの圧電/電歪層4と3つの電極層の態様から、製品素子30,40において印刷のズレは生じていない。尚、印刷方向は、図中において手前から奥方向である図25参照、図13及び図14は印刷方向と垂直な断面が示されている。図13に示される圧電/電歪デバイスは、検査用素子10における上部電極層15、内部電極層17、下部電極層13は、製品素子30,40において対応する層に対し、印刷方向と垂直な方向にかかる長さの変更がなされたものであり、概ね半分の長さになっている。又、検査用素子20では、上部電極層15、内部電極層17が、製品素子30,40において対応する層に対し、長さが概ね半分の長さであり、且つ、下部電極層23は、製品素子30,40において対応する層に対し、長さが概ね2倍の長さになっている。図13に示される圧電/電歪デバイスは、このような検査用素子の下部電極層の態様により、圧電/電歪層及び電極層の形成にかかる印刷のズレを感度よく検査することが出来る。尚、図14に示される圧電/電歪デバイスは、図13に示される圧電/電歪デバイスの検査用素子10と検査用素子20とを入れ替えたものに相当するものであり、同様に印刷のズレを感度よく検査することが可能である。図13に示される正常品の圧電/電歪デバイスの検査用素子10図中左、検査用素子20図中右、製品素子30図中左、製品素子40図中右のそれぞれについて、LCRメータを用いて、圧電/電歪層の静電容量を計測した。それぞれの素子における2つの圧電/電歪層の静電容量の合計値を表1に示す。又、その値を基に、製品素子間、及び検査用素子間における静電容量の左右差及び左右比を計算した。結果を表2に示す。尚、左右差とは、製品素子については、製品素子40の静電容量-製品素子30の静電容量で示され、左右比とは、製品素子については、左右差÷製品素子30の静電容量製品素子40の静電容量÷2×100で示される。次に、図13に示される正常品の圧電/電歪デバイスを振動させ、ネットワークアナライザを用いて1次の共振周波数を検出した。検出した共振周波数を表1に示す。図13に示される圧電/電歪デバイスは正常品であり製品素子30,40における共振周波数は同じであったが、下部電極層の態様が異なる検査用素子10,20では共振周波数は異なるものとなった。そして、その共振周波数を基に、製品素子間、及び検査用素子間における共振周波数の左右差及び左右比を計算した。結果を表2に示す。尚、左右差、左右比の計算方法は、上記静電容量の場合に準じて行った。ズレのケース1電極層にズレを生じていること以外は、図13に示される圧電/電歪デバイスと同態様の図1に示される圧電/電歪デバイスを、同様の製造方法により作製した。作製にあたっては、下部電極層導電材料ペーストの印刷と同時に、同じ導電材料ペーストを用いて、基体2の上であって圧電/電歪素子製品素子及び検査用素子を作製しない場所に、図15に示される導通回路パターン150、及び図16に示される導通回路パターン160を印刷した。そして、1層目の圧電/電歪層の印刷と同時に、同じ圧電/電歪材料ペーストを用いて、絶縁パターン161図16参照を印刷し、内部電極層の印刷と同時に、同じ導電材料ペーストを用いて、導通パターン151図15参照を印刷し、2層目の圧電/電歪層の印刷と同時に、同じ圧電/電歪材料ペーストを用いて、絶縁パターン162図16参照を印刷し、上部電極層の印刷と同時に、同じ導電材料ペーストを用いて、導通パターン152図15参照を印刷した。焼成して得られた圧電/電歪デバイスにおいて、導通回路パターン150のA点、D点、導通パターン151,152のB点、C点において相互に導通検査を行ったところ、全ての区間で導通し、電極層の刷り忘れがないことが確認出来た。又、導通回路パターン160のE点、H点、導通パターン161,162のF点、G点において相互に導通検査を行ったところ、全ての区間で絶縁されており、圧電/電歪層の刷り忘れがないことが確認出来た。図1に示される圧電/電歪デバイスにおけるズレの対象、態様、量を表1に示す。尚、位置ズレとは、電極層又は圧電/電歪層が、検査用素子10,20、製品素子30,40の全てにおいてズレを生じているズレの態様を意味し、ズレの量がの場合には、図中の右方向のズレを意味する。そして、図1に示される圧電/電歪デバイスの検査用素子10,20及び製品素子30,40について、上記した図13に示される正常品の圧電/電歪デバイスの場合と同様にして、圧電/電歪層の静電容量を計測した。それぞれの素子における2つの圧電/電歪層の静電容量の合計値を表1に示す。更に、その値を基に、製品素子間、及び検査用素子間における静電容量の左右差及び左右比を計算した。結果を表2に示す。又、図1に示される圧電/電歪デバイスの検査用素子10,20及び製品素子30,40について、上記した図13に示される正常品の圧電/電歪デバイスの場合と同様にして、1次の共振周波数を検出した。検出した共振周波数を表1に示す。更に、その共振周波数を基に、製品素子間、及び検査用素子間における共振周波数の左右差及び左右比を計算した。結果を表2に示す。ズレのケース2~6電極層にズレを生じていること以外は、図13に示される圧電/電歪デバイスと同態様の図2~6に示される圧電/電歪デバイスを、同様の製造方法により作製した。又、作製にあたっては、ズレのケース1単にケース1ともいうと同様に、導通回路パターン、絶縁パターン、導通パターンを印刷し、焼成して得られた圧電/電歪デバイスにおいて導通検査を行い、電極層の刷り忘れがないこと、及び圧電/電歪層の刷り忘れがないことを確認した。それぞれの圧電/電歪デバイスにおけるズレの対象、態様、量を表1に示す。又、ケース1に準じて、各圧電/電歪デバイスの各素子について圧電/電歪層の静電容量を計測し、その値を基に静電容量の左右差及び左右比を計算した。結果を表1及び表2に示す。更に、ケース1に準じて、各圧電/電歪デバイスの各素子について1次の共振周波数を検出し、その値を基に共振周波数の左右差及び左右比を計算した。結果を表1及び表2に示す。ズレのケース7電極層にズレを生じていること以外は、図13に示される圧電/電歪デバイスと同態様の図7に示される圧電/電歪デバイスを、同様の製造方法により作製した。又、作製にあたっては、ケース1と同様に、導通回路パターン、絶縁パターン、導通パターンを印刷し、焼成して得られた圧電/電歪デバイスにおいて導通検査を行い、電極層の刷り忘れがないこと、及び圧電/電歪層の刷り忘れがないことを確認した。図7に示される圧電/電歪デバイスにおけるズレの対象、態様、量を表1に示す。尚、ピッチズレとは、電極層又は圧電/電歪層が、圧電/電歪デバイスの一方の端部例えば検査用素子10側から他方の端部例えば検査用素子20側に向けて徐々にズレの量を増加させてズレを生じているズレの態様を意味し、ズレの量がの場合には、図中の右方向のズレを意味する。そして、図7に示される圧電/電歪デバイスの検査用素子10,20及び製品素子30,40について、上記した図13に示される正常品の圧電/電歪デバイスの場合と同様にして、圧電/電歪層の静電容量を計測した。それぞれの素子における2つの圧電/電歪層の静電容量の合計値を表1に示す。更に、その値を基に、製品素子間、及び検査用素子間における静電容量の左右差及び左右比を計算した。結果を表2に示す。又、図7に示される圧電/電歪デバイスの検査用素子10,20及び製品素子30,40について、上記した図13に示される正常品の圧電/電歪デバイスの場合と同様にして、1次の共振周波数を検出した。検出した共振周波数を表1に示す。更に、その共振周波数を基に、製品素子間、及び検査用素子間における共振周波数の左右差及び左右比を計算した。結果を表2に示す。ズレのケース8~12電極層にズレを生じていること以外は、図13に示される圧電/電歪デバイスと同態様の図8~12に示される圧電/電歪デバイスを、同様の製造方法により作製した。又、作製にあたっては、ケース1と同様に、導通回路パターン、絶縁パターン、導通パターンを印刷し、焼成して得られた圧電/電歪デバイスにおいて導通検査を行い、電極層の刷り忘れがないこと、及び圧電/電歪層の刷り忘れがないことを確認した。それぞれの圧電/電歪デバイスにおけるズレの対象、態様、量を表1に示す。又、ケース7に準じて、各圧電/電歪デバイスの各素子について圧電/電歪層の静電容量を計測し、その値を基に静電容量の左右差及び左右比を計算した。結果を表1及び表2に示す。更に、ケース7に準じて、各圧電/電歪デバイスの各素子について1次の共振周波数を検出し、その値を基に共振周波数の左右差及び左右比を計算した。結果を表1及び表2に示す。考察その1:ズレのケース1~6ケース1~6においては、位置ズレが生じており、該当する圧電/電歪デバイスでは、製品素子30,40の両方において概ね同じズレ量で下部電極層3がズレているため、製品素子30,40の静電容量が概ね同量低下している表1参照。表2に示されるように、静電容量の左右差が0pF、左右比が0であり、共振周波数も左右差0MHz、左右比0である。従って、製品素子の値だけではズレが生じていることは判断出来ない。そこで、検査用素子10,20について表2に示される結果をみてみると、検査用素子10の下部電極層13は、製品素子30,40の下部電極層3の概ね半分の長さであり、検査用素子20の下部電極層23は、製品素子30,40の下部電極層3の概ね2倍の長さであることから、位置ズレによって検査用素子10,20の静電容量が異なる値となっており、左右差として50~100pF、左右比として40~100の値が示され、検査用素子の値のみでズレが生じていることを検知出来る。共振周波数については、振動板6と結合している下部電極層の影響が支配的であり、振動板6に対する下部電極層の位置ズレに過敏に反応する。ケース1,4における製品素子30,40について、表2に示された結果をみてみると、左右差として0MHz、左右比として0である。従って、製品素子の値だけではズレが生じていることは判断出来ない。そこで、検査用素子10,20について表2に示される結果をみてみると、左右差として0.5MHz、左右比として85の値が示され、検査用素子の値のみでズレが生じていることを共振周波数からも検知出来る。尚、製品素子の静電容量は正常品の値より減少していることから、正常品の値と比較すればズレが生じていることが判断可能であるが、通常、特にズレが小さい場合には、正常品の静電容量を基準値として用い、これと比較して判断することは困難である。検査用素子を設ければ正常品と比較しなくても印刷のズレを検査することが出来る。考察その2:ズレのケース7~12ケース7~12においては、ピッチズレが生じており、該当する圧電/電歪デバイスでは、製品素子30,40の何れかの素子のみズレているため、製品素子30,40の静電容量はズレが発生した素子のみ低下している表1参照。表2に示されるように、静電容量の左右差が50~75pF、左右比が13~21の値が示され、製品素子の値のみでズレが生じていることを検知出来る。しかし、検査用素子10,20について表2に示される結果をみてみると、検査用素子10の下部電極層13は、製品素子30,40の下部電極層3の概ね半分の長さであり、製品素子20の下部電極層23は、製品素子30,40の下部電極層3の概ね2倍の長さであることから、ズレが生じることによって検査用素子10,20の静電容量が異なる値となっており、ケース8,10~12の左右差が50~75pF、左右比が29~46の値が示され、製品素子よりも検査用素子の値の方がズレを検知し易い。ケース9の場合、製品素子に対する検査用素子の優位性はみられないが、図24に示される態様の圧電/電歪デバイスを採用することによって、検査用素子の値によって、製品素子のみの場合よりも感度よくズレを検知することが可能である。図24に示される圧電/電歪デバイスは、図13に示される圧電/電歪デバイスの検査用素子20を検査用素子10と同じ検査用素子100に入れ替えたものに相当するものであり、2つの検査用素子10,100は、ともに下部電極層13が、製品素子30,40の下部電極層3の概ね半分の長さになっており、印刷のズレピッチズレを感度よく検査することが可能である。又、圧電/電歪素子が2列又はそれ以上に配設される圧電/電歪デバイスでは、そのうちの1列を図13に示される態様とし、他の一列を図14に示される態様とすることによって、ズレのケース9に対応出来、列毎の最外に存在する検査用素子の値によって、製品素子のみの場合よりも感度よくズレを検知することが可能である。共振周波数については、振動板6と結合している下部電極層の影響が支配的であり、振動板6に対する下部電極層のズレに過敏に反応する。即ち、振動板6に対し下部電極層のズレが生じているケース7,10において、製品素子30,40について表2に示される結果をみてみると、左右差として0.97MHz、左右比として27の値が示され、静電容量よりもズレが生じていることを感度よく検知出来る。"