"電力供給制御システムであって、サイクル毎のスイッチングモード電力供給を含み、非対称制御スキームは論理スイッチング手段を使用し、ここにおいて、前記制御は、電源を制御して、負荷の調整と共に要求された負荷にマッチングさせる、電力供給制御システム。請求項1に記載のサイクル毎のスイッチングモード電力供給のための電力供給制御システムであって、非対称な制御スキームは論理スイッチング手段のための疑似電子論理ゲートを使用し、さらに、知覚のような融合人工知能神経制御ネットワークを含んでおり、これによって、電子シミュレーションを決定し、且つ、フィードバックシステムを介して瞬間信号及び平均信号がミックスする、電力供給制御システム。サイクル毎の前記論理スイッチング手段は非対称な制御スキームであって、前記非対称な制御スキームは、人工知能神経ノードに基づく、請求項1に記載の電力供給制御システム。前記人工知能神経ノードは、制御するために知覚タイプモデルを用いる、請求項3に記載の電力供給制御システム。前記論理スイッチ手段は、多重入力させ、疑似電子NANDゲート及びNORゲート又はそれらを組み合わせるモデルを持つ、請求項1に記載の電力供給制御システム。前記電源は、電気的変換器に疑似負荷を与えるブーストを行う、請求項1に記載の電力供給制御システム。リアルタイムに変化する入力波形を正確に制御し、且つ、適合させるために、前記モデルはフィードバックする、請求項5に記載の電力供給制御システム。論理スイッチングゲートを利用するハードウェアアプローチの知覚タイプモデルを用いる、請求項4に記載の電力供給制御システム。前記論理スイッチング手段はAND又はNANDゲートを使用するモデルを持ち、前記AND又はNANDゲートは、多重入力の総和の電圧を持つ比較器を備え、それによって、条件信号はアナログAND又はNANDゲートのように振る舞うことができ、ここにおいて、基準が超えた際に前記総和が前記比較器を動作させるように、各入力が独立して変換される、請求項1に記載の電力供給制御システム。AND又はNANDゲートは、並列な多重入力を持ち、それぞれは、比較器に与えられる各抵抗により条件付けされている、請求項9に記載の電力供給制御システム。前記論理スイッチング手段は、多重入力NOR//ORゲートを使用するモデルを有し、前記多重入力NOR//ORゲートは、アナログOR又はNORゲートのように振る舞うことができる分離された条件信号を持つ比較器を備え、さらに、基準が超えた際に各入力が前記比較器を動作させるように、前記各入力は、独立して、且つ、比例的に、変換される、請求項1に記載の電力供給制御システム。前記多重入力OR又はNORゲートは、並列な多重入力を持ち、それぞれは、比較器に与えられる各ダイオードにより条件付けされている、請求項11に記載の電力供給制御システム。各サイクルを制御する前記非対称なシステムは、リアルタイムでモニターされ且つ調整された瞬間ピーク電流を持ち、ここにおいて、特に、瞬間信号及び平均信号をミックスし、前記入力電流は、出力の制御が維持されている間、低リップル電流を用いて制御される、請求項1に記載の電力供給制御システム。前記多重入力NOR又はORゲートの前記多重入力は、ブーストした電流及び電圧と、負荷とから、フィードバックを受けることができる、請求項11に記載の電力供給制御システム。包括及び総和を組み合わせた知覚アルゴリズムを含み、前記知覚アルゴリズムは、前記多重入力NORゲートと並列な入力としてのNANDゲートを含み、ここにおいて、前記論理多重入力ゲートは、電磁干渉、効率、部品サイズ等に影響を与えることができるインダクターリップルを小さくするために、電流及び電圧のフィードバック及びブーストがなされる、請求項1に記載の電力供給制御システム。多重入力と、バイアスによるオフセット電圧とを持つ比較器を備え、前記多重入力は、正の入力と足し合わされ、且つ、比較器の負の端子のさらなる入力と比較されるものであり、それによって、基準が超えた際に、前記バイアス以下の入力よりも低い総和が前記比較器を動作させる、請求項15に記載の電力供給制御システム。バイアスフィードバックとの比較を用いて比較器の平均出力を差し引くフィードバックループの追加を含み、ここにおいて、所望のレベル以下の負荷信号に負のバイアスを印加することにより、目標となるパラメータの収束を大幅に促進し、それにより、オフセットの削減により高いピーク電流を順次探し出し、それにより、所望の電力に達するまで電力を供給し、その時点で、平衡状態に達するまで電力を降下させる、請求項16に記載の電力供給制御システム。供給フロントエンドのための整流器と、電力変換を制御するための中間的な制御スキームと、電力変換を最終的に条件付けるステップダウン又はステップアップと、を含む、請求項1から17のいずれか1つに記載の電力供給制御システム。前記制御スキームとステップダウンとは互いに補完する、請求項18に記載の電力供給制御システム。前記整流器と前記制御スキームとは互いに補完する、請求項18に記載の電力供給制御システム。FETゲートがしきい値内にあることを保証するための入力電力の有効整流器を含み、ここにおいて、線形レギュレータと組み合わされるFET制御器を有し、ここにおいて、前記線形レギュレータは大きな抵抗及び大きなツェナー電圧と一体化可能であり、これにより、制御スイッチングにおける電流を最小にして、電力損失を最小化する、請求項20に記載の電力供給制御システム。P型及びN型にドーピングされたMOSFETからなる複数の対により形成された整流器を含み、ここにおいて、P型にドーピングされたMOSFETのゲートは、N型にドーピングされたMOSFETのドレインに接続され、もしくは、これとは逆に接続される、請求項20に記載の電力供給制御システム。FETを駆動させることができるタイプの発振源を備える電力変換を最終的に条件づけるためのステップダウンを含み、FETがバイアスされた際には電流はLEDにおいて上昇し、FETがオフされた際には、インダクターが、LED中のリップル電流を小さく維持するためにACバイアスとして働くことができる出力容量に放電し、これによって、極端に電流リップルを小さくすることができ、ここにおいて、このシンプルな動作に起因して、LEDと直列な追加インピーダンスは、LED出力容量の間の電圧差で変化する、請求項20に記載の電力供給制御システム。フライバックを備える電力変換を最終的に条件づけるステップアップを含み、ここにおいて、FETがバイアスされた際にはインダクターが充電を開始し、FETがオフされた際にはインダクターはフィードバック容量とLEDとに対して放電を開始し、さらにここにおいて、フィードバック容量はLEDにDC電流を供給する単なるACバイパスに含まれ、さらにここにおいて、周波数とデューティサイクルとが固定されている限りにおいて、インダクターはほぼ線形で、且つ正のインピーダンスを持つ、請求項20に記載の電力供給制御システム。図を参照して本明細書で実質的に記述される電力供給制御システム。図23及び24Bを除く図19から31を参照して本明細書で実質的に記述される電力供給制御システム。本発明の目的は、従来技術の1つまたはそれ以上の欠点を克服し又は少なくとも改善するような、改良された電力供給制御システム及び装置を提供することである。一態様によれば、本発明は、サイクル毎のスイッチングモード電力供給と、非対称な制御スキームとを提供する。電力供給制御システムは、サイクル毎のスイッチングモード電力供給と、非対称な制御スキームとを備え、非対称制御スキームは論理スイッチング手段を使用し、ここにおいて、前記制御は、前記電源を制御して、負荷の調整と共に要求された負荷にマッチングさせる。電力供給制御システムは、論理スイッチング手段のための疑似電子論理ゲートを使用し、さらに、知覚のような融合人工知能神経制御ネットワークを含んでおり、これによって、電子シミュレーションを決定し、且つ、フィードバックシステムを介して瞬間信号及び平均信号をミックスする。電力供給制御システムは、フロントエンド供給のための整流器をさらに含み、ここでは、AC-DC変換が必要とされ、さらに、システムは、電力変換の制御における中間における制御スキームと、電力変換の最終条件としてのステップダウン、ステップアップを含むことができる。制御は、電源を制御して、負荷の調整と共に要求された負荷にマッチングさせる。電源は、電気変換器に疑似的な悪virtualbadを与えるブースティングを行うことができる。サイクル毎の非対称な制御スキームは好ましくは人工知能神経のノードに基づく。さらに詳細には、制御するために、知覚タイプモデルを用いる。モデルは、多重入力させ、疑似電子NANDゲート及びNORゲート又はそれらを組み合わせるモデルを持つ。リアルタイムに変化する入力波形を正確に制御し、且つ、適合させるために、モデルはフィードバックする。さらに、モデルは、ハードウェアアプローチの知覚タイプモデルを用いる。ハードウェアアプローチは論理スイッチングゲートを用いる。これによって、安価且つ有効なハードウェアを使用しつつ、メガヘルツ又はギガヘルツといった通常よりも速い速度において、初期決定を行うことができる。好ましい実施形態は、多重入力の総和の電圧を持つ比較器を備えるAND又はNANDゲートを使用し、それによって、条件信号は、アナログAND又はNANDゲートのように振る舞うことができる。総和が基準を超えた際に総和が比較器を動作させるfireように、各入力が独立して変換される。AND又はNANDゲートは、好ましくは、並列な多重入力を持ち、それぞれは、比較器に与えられ、且つ、比較器によって合計される各抵抗により条件付けされている。本発明は、分離された条件信号を持つ比較器を備える多重入力NOR/ORゲートを備える制御しシステムを提供し、条件信号は、独立に起動されたfireアナログOR又はNORゲートのように振る舞うことができる。各入力は、基準が超えた際に各入力が比較器を動作させるように、各入力は、独立して、且つ、比例的に、変換される。多重入力NORゲートは、好ましくは、並列な多重入力を持ち、それぞれは、比較器に与えられる各ダイオードにより条件付けされている。好ましくは、サイクル毎に制御された非対称なシステムは、リアルタイムでモニターされ且つ調整された瞬間ピーク電流を持つ。特に、瞬間信号及び平均信号をミックスすることにより、入力電流は、出力の制御が維持されている間、AND又はNANDゲートのための非常に低いリップル電流を用いて制御される。多重入力NORゲートの多重入力は、ブーストした電流及び電圧と、負荷とから、フィードバックを受けることができる。電力制御は入力電力の有効active整流器を含むことができ、FETゲートがしきい値内にあり、そこにおいて、FETコントローラーが線形レギュレータとともに組み合わされることを保証する。線形レギュレータは大きな抵抗と大きなツェナー電圧と一体となることができ、制御スイッチングの最少電流を介して電力損失を最小にする。制御は、AND又はNANDゲートをアナログすることができる。電力制御は、P及びNにドープされた複数のMOSFET対から形成された整流器を含むことができる。そのMOSFET対においては、Pにドープされた1つのMOSFETのゲートは、NにドープされたMOSFETのドレインと接続され、もしくは、これとは逆に接続される。好ましくは、P及びNドープされた複数のMOSFET対のうちの1つの対が存在する。このようにして、1V未満の電圧損失を有するFETの制御は、整流器により制御される。これにより、同時にMOSFET対の制御ができなくなるようなパンチスルーを避けることができる。本発明は、約2MHzのバースト又は一般的な成分を超えるまで、非対称制御を持つクロックレス設計を提供する。連続的な電流モードインダクタが存在し、実際には入力容量はない。高速及び低速のパラメータ例えば、負荷電流、電圧、温度等を同時に制限する。高速セラミックスベースのデザイン安価、超長寿命、コンパクトのために電解質キャパシタンスを必要としない。1つのサイクル制御のために、非常に良好なステップ応答が供給される。低く、非対称なリップルのためにEMCは容易である。さらに、電力ファクタは、実際に入力容量がないため改善される。本発明の好ましい実施形態を、以下に添付された図面を参照して、以下に説明する。実施形態は一例として示される。図を参照する本発明は、電力供給制御システム及びその要素を示し、それらは、サイクル毎のスイッチングモード電力供給と非対称な制御スキームとを備え、非対称な制御スキームは論理スイッチング手段を使用し、ここにおいて、制御は、電源を制御して、負荷の調整と共に要求された負荷にマッチングさせる。本発明は、サイクル毎のスイッチングモード電力供給と非対称な制御スキームとを与える。これによって、ハードウェアにおいて与えられる模擬電子論理ゲートを用いることができる。しかしながら、電子シミュレーションを決定し、且つ、フィードバックシステムを介して瞬間信号及び平均信号をミックスするために、知覚といった融合人工知能神経制御ネットワークが必要である。図1から4を参照して、本発明のサイクル毎のスイッチングモード電力供給と非対称な制御スキームとの4つの態様を示す。図1は、シンプルにピークバイアスされた回路図を示す。増幅率g1を有するアンプは、インダクター又は変換構造内の主要部電流を示す規格化された信号を持つVsumを持つ。増幅率g2を持つアンプは、係数Jにより平滑化された負荷電流センスloadcurrentsenseViと比例する電圧を印加する。その結果、バイアスは、システムがViとは逆に変化するVLピークをトリガーすることを可能にし、所望のレベルの平衡に達することとなる。この例においては、我々はVi又は負荷電流を用いるが、これにより、例えば、iのような適切な関数により変換することができる電圧、位置、周波数、その他の与えられたアプリケーションのために要求される他の信号を容易なものとすることができる。この例の限定は、平衡状態に達するためのシステムに関し、この平衡状態は、1つのパラメータが他のものに比べてずっと遅く変化する場合に悪化する。これにより、システムが本質的に安定し、ステップ応答が緩慢になる。図2は、1つのサイクル制御を用いた電力供給制御システムのための負荷補償の回路図である。上記の式においては以下のような関係になっている。duはデューティサイクル比であり、rは変換比であり、通常のブースターでは1である。この変形例は、平均比較器出力を引き算するフィードバックループを追加することを示す。所望のレベルよりも下である場合に、負荷信号JVcに負のバイアスを印加することにより、この新しい変形例はターゲットとするパラメータ収束を大幅に促進させ、その結果、Vsumにおけるオフセットの削除により、高いピーク電流が見出される。その結果、高いVLピークが現れ、それに従って、電力は所望のiViに達するまで供給され、その時点で、平衡状態に達するまでjVcが降下する。パラメータduは、割合r.VoutVinを示すのに有用である。Vout,du>0の際、Vinはnに近づき、Vin>0の際、duは最も大きくなる。図3は電力供給制御システムのための負荷変化制御の回路図を示す。増幅率g3を持つアンプを加えることにより、我々は、他の信号を差し引くためのステージ2においてステップを繰り返すことができる。ここで、kVTはiViから差し引かれ、ターゲットとなる負荷電流を外部信号により変調することができる。以下に示すように、様々な制御信号の反転が可能である場合、合計信号が差し引かれる際にはアンプを必要としない。ここで、係数kの内部の負の記号は、差し引くことの必要性をなくし、従って、追加アンプの必要性をなくす。これは、コスト及び複雑さを減らすことを助ける。図4は、電力供給制御システムの電圧クランプの回路図である。リップル削除スキームの利点の1つは、整流器容量を効果的に削除することができることである。これにより問題が生じるが、しかしながら、システムインダクタンスに比べて入力供給のインダクタンスが大きい場合には、結果として得られる電流差currentdeltaが大きな電圧を導く。幸運にも、スイッチングインダクタはクランプとして機能させるために変形することができる。平衡回路は図4に示され、システムは、入力電圧がしきい値を超えた場合にのみ動作するツェナー挙動を持っている。ツェナーにおいては、エネルギーは熱として損失し、一方、この構造においては、エネルギーは負荷フィルタ容量に伝送されるといった違いが生じる。このことは、電源が容量性負荷への作用が乏しいアプリケーションにおいては特に有利である。所望の比を選択することにより、しきい値に達するまで、電圧クランプには非常に高いインピーダンスが見られる。本発明の1つのサイクル制御を用いる電力供給制御システムのオペレーションを理解するために、本発明の基本を理解することが必要である。知覚モデルは、多重入力レンジに亘る値を出力する機能を介してその入力をマッピングするバイナリ分類器である人工知能である。出力の値は、バイナリ分類器においては0又は1でなければならず、従って、スイッチとして用いることができる。さらに、モデルは、機能の内部でフィードバックを用いる学習アルゴリズムを与える。この機能のダイアグラムは、図5に示される。図6、7、8及び9を参照して、論理ゲートの電子シミュレーションを示す。図6においては、そのシンボル及び真理値表により示されるNANDゲート及びその代替としてのANDゲートが示されている。図7は、合計された総和多重入力の電圧を持つ比較器を用いることができる電子シミュレーションを示し、これによって、条件づけられた信号は、アナログのNANDゲートのように振る舞うことができ、もしくは代替的にANDゲートのように振る舞うことができる。各入力は、比例的に変換され、基準が超えた場合に総和が比較器を動作させるfire。AND又はNANDゲートは、並列の複数の多重入力を持ち、そのそれぞれは、比較器に与えられた各抵抗により条件づけられている。図8は、そのシンボル及び真理値表により示されるORゲート及びその代替としてのNORゲートが示されている。図9は、多重入力NORゲートを備える制御システムを用いる電子シミュレーションを示す。多重入力NORゲートは、アナログのOR又はNORゲートのように振る舞うことができる分離された条件信号を持つ比較器を備える。基準が超えた際に各入力が比較器を動作させるfireように、各入力は、比例的に変換される。多重入力NORゲートは、好ましくは、並列な多重入力を持ち、それぞれは、比較器に与えられる各ダイオード抵抗により条件付けされている図10は、図7から図9の知覚アルゴリズムを包括的且つ総和するように組み合わせた回路のダイアグラムを示す。多重入力NORゲートと並列な入力としてNANDゲートを含んでいることが示されている。図11に示されるように、図6から図10の論理多重入力ゲートは、電磁干渉、効率及び部品サイズ等に影響を与えることができるインダクターリップルを最小にするために、電流及び電圧のフィードバック及びブーストを与える。このような原理は、図1から4にも含むことができる。図12及び13は、所望の外部制御により調整することができる信号を示し、且つ、論理多重入力ゲートをシミレーションするある要素を使用した知覚アルゴリズムによる非常に複雑な指示を示す。特に、図13は、多層中に含まれる非常に複雑な決定システムを示す。図14は図2を改善したものであり、電力供給制御システムを含む。この電力供給制御システムは、多重入力と、バイアスによるオフセット電圧とを持つ比較器を備え、多重入力は、正の入力と足し合わされ、且つ、比較器の負の端子のさらなる入力と比較されるものであり、それによって、基準が超えた際に、バイアス以下の入力よりも低い総和が比較器を動作させる。このようにして、フィードバックループの追加は、バイアスフィードバックとの比較を用いて平均比較器出力を差し引き、ここでは、所望のレベル以下の負荷信号に負のバイアスを印加することによりターゲットとなるパラメータ収束を大幅に促進させ、その結果、オフセットの削除により高いピーク電流が見出される。その結果、所望の電流に到達するまで電力が供給され、その時点で、平衡状態に達するまで電力が降下する。信号を合計するオリジナルのセクションを参照すると、電圧の印加は抵抗ネットワークの合計と同様にシンプルであることができ、一方、他から1つの信号を差し引くことは、正及び負の入力を用いるアンプを必要とする。各信号の相対的スケーリングの要求に基づいて、すべての記号のような信号は、代わりに、合計比較器の各入力に合計されることができる。例えば、以下の式の代わりに。ここで、Vsumは以下の出力結果のような固定された値と比較され、出力結果は、以下のようになる。代わりに、我々は、負のタームを集め、Vrefにそれらを合計し、正のタームを集め、Vsumにそれらを合計する。ここで、Vsumは、以下の出力結果のような固定された値と比較される。出力結果は以下のようになる。これにより、アンプを必要とすることなく、コストと複雑さとを減らしつつ、同じ結果を得ることができる。従って、電力供給制御システムと装置とは以下のようないくつかの形式をとることができる。従って、本発明は、シンプル且つパワフルな知覚モデルにより引き出された1つのサイクル制御への新しいアプローチを提供する。構造がシンプルでありつつ、ハードウェアにて行われる際に、知覚は、多重入力に基づく非常にシンプルな決定を非常に迅速で高速に行うことができる。これにより、特にスイッチングモードに対して、商業的意味を与える。電力供給は、ネガティブシリコンによってのみ限定された潜在時間latenciesを持つ非対称のクロックワークオペレーションといった多くの付加的な利益を与える。スイッチングのために2MHzのスイッチ速度を容易に得ることができるにもかかわらず、速度は、従来のFETの制限のために、約3から5MHzをはるかに超えて伸びることができる。しかしながら、この制限が克服されても、はるかに大きな速度を達成することができる。図15から18を参照して、他のトポロジーを示す。これらのトポロジー及びこれらのトポロジーから一般的に誘導されるもののそれぞれは、デューティサイクル又は要素値、又は、回路ノード又は複数のノードに印加される電流又は電圧により制御することができる。図15は、クラスdステージスイッチのいずれかがチャージオーバー状態にあるを示し、直列の発振回路と、能動又は受動手段によりこの発振回路に負荷をかけるloadネットワークとを介して、負荷がかけられている。非常に複雑ではあるが2つのスイッチ、装置電圧は入力電圧を同じである。図16は、クラスeステージ直列の発振回路cctを介してスイッチと接続されている様々なステージにより負荷がかけられた1つのスイッチを示し、半波整流器とデカップリングキャパシタとにより負荷がかけられている。1つの入力装置ステージは、良好なEMIプロファイルに従って、低い又は中間の電力レベルにおいて、高速及び高効率を持つゼロ電圧スイッチとして設計される。他の全波整流器又は半波整流器は、半波から誘導されるもの及びクラスeの形状に限定されることなく、図17のように用いることができる。図17は、ダイオードに対して負荷をかける容量capと、二次の対称及び非対称の整流器に負荷をかける容量と、クラスdタイプの整流器と、クラスeタイプの整流器と、これらの変形及び組み合わせを有し、ZVS及びクラスeステージの両方の利点を持っている。この変形例のいくつかは、図18に示される形状として見られ、ここでは、クラスeステージに負荷をかける能動及び/又は受動部品から構成することができるネットワークにより、クラスeに負荷がかけられる。1つのアプリケーションを図10に示す。電力供給制御システムは、フロントエンド供給のための整流器と、電力変換制御中の制御スキームと、電力変換を最後に条件づけるステップダウン及びステップアップと含む。図19は、図7から図14の論理ゲートシステムを用い、負荷電流検出サブ回路の中に含まれるフィードバックからの制御を与える。図19による電力供給制御システムは、多重入力と、バイアスによるオフセット電圧とを備える比較器を備え、多重入力は、正の入力と足し合わされ、且つ、比較器の負の端子のさらなる入力と比較されるものであり、それによって、基準が超えた際に、バイアス以下の入力よりも低い総和が比較器を動作させる。電力供給制御システムは、バイアスフィードバックとの比較を用いて平均比較器出力を差し引く追加フィードバックループを含み、ここでは、所望のレベル以下の負荷信号に負のバイアスを印加することによりターゲットとなるパラメータ収束を大幅に促進させ、その結果、オフセットの削除により高いピーク電流が見出される。その結果、所望の電流に到達するまで電力が供給され、その時点で平衡状態に達するまで電力が降下する。電力供給制御システムの回路は、さらに、フロントエンド供給のための整流器と、電力変換制御中の制御スキームと、電力変換を最後に条件づけるステップダウン及びステップアップと含む。以下により構成された様々な主要ステージが示される。1.合計及び比較信号2負荷電流検出3.ステップダウン4.整流器容量決定これらのステージを組み合わせた結果、ハロゲン電球の挙動と非常に似た低エネルギー製品に適合させるように直すことができる、様々な環境に対して作用することができるシステムを提供する製品となる。整流器従来技術の整流器は図23に示され、その制御変化は図24Bに示される。特に、Pタイプ又はNタイプとなるFETは、100ΩオーダーのR4といった外部抵抗と接続され、それによって、実質的な電流の流れとそれに対応する電力が損失する。詳細には、図9の変化は、一番上に入力を、中間に有効出力を示す。しかしながら、一番下の変化に示すように、オペレーションを通じて実質的な電力損失が存在する。しかしながら、図24に示される変化を伴う、シンプルな形状の図21、詳細な図22A、図22B及び図25に示される本発明は、整流器であり、この整流器は、FETゲートがしきい値内であることを補償するために、入力電力の有効整流器を含む電力制御を用いることができる。これは、線形レギュレータと組み合わされたFETコントローラーにより達成される。線形レギュレータは、100kΩオーダーの大きな抵抗R4とFETの制御電圧に近い電圧と一体となり、制御スイッチの間の電流を小さくすることにより電力損失を小さくする。図24Bの変化に対して、図24Aの変化は、一番上に入力、中間に有効出力、一番下には、オペレーションを通じて小さな断続的電力損失を示す。図21に示すように、電力制御は、P及びNにドープされたMOSFET対の複数から形成された整流器を含むことができる。ここにおいては、PドープされたMOSFETのゲートは、NドープされたMOSFETのドレインと接続され、もしくは、これとは逆に接続される。この場合には、図22A及び図22Bにおいて、X1及びX2のそれぞれはNFETであり、X3及びX4のそれぞれはPFETであるような、P及びNにドープされたMOSFET対が存在する。このようにして、1ボルト未満の電圧を持つFETの制御は、整流器により制御することができる。これにより、同時にMOSFET対の制御ができなくなるようなパンチスルーを避け、従って、しきい値を超える電圧が付加されることはない。特に、低い電圧及び高い電流のアプリケーションにおいては、ACからDCへの整流は、ダイオードショットキー、PN、カーバイド等と比べて、FETのフルブリッジとともに効果的に動作させることができ、大きなとは言えない順伝導の電圧降下を必要とはしない。以下に、実施におけるいくつかの考慮すべき点について示す。1.最大電圧がFETゲート値を超えた場合には、MOSFETを破壊しないことを保証するために、保護が行われなくてはならない。与えられた回路中にツェナー/抵抗を配置する目的である。2.ツェナーは、最大ゲート電圧よりもやや小さくすべきであり、ツェナーに導通する他のものはエネルギーを大量に消費する。このことは、不幸にも、ゲート容量がFETをオンするのに必要な量以上のエネルギーを持つことを示す。3.抵抗は、入力電圧がツェナーを超えた場合に、電流を限定するために十分に大きいことが必要である。しかしながら、オン/オフ時間を十分に小さく維持し、FETがショートスルーすることを避けるために、十分に小さい。4.MOSFETは、ゲート容量を持ち、例として用いられる抵抗とともに、オン及びオフの遅延の問題を引き起こす。5.ゲート容量及び抵抗がRCフィルタを形成し、これにより、ACが入力に印加された際に、エネルギーを消費し、周波数と増幅率とを悪化させる。図21に示される新しい構成は、図23の従来技術と似ている。しかしながら、図22A及び図22Bにおいて与えられているXモジュールに対する精査により、明らかな違いが示される。各サブ回路N及びPは、従来技術のMOSFET、ツェナー及び抵抗を、ブリッジの下のNとブリッジの上のPとにより置き換えるように設計される。図22AのNFETサブ回路が試験され、完全なFETモデルがボックスの中に示される。ボックスの外部は、付加された回路、ダイオード、FETMOSFETが常にボディダイオードを持ちつつ、1つの装置となる、抵抗及びツェナーである。MOSFETの追加は、回路上に大きなインパクトを持つ。例えば、1.ツェナーが、整流器FETがオンし、低エネルギーの伝送を維持することを保証するために十分に大きいものとすることができる。2、MOSFETのブリッジが充電している間、MOSFETのインピーダンスを低くし、それによって、急速な充電を可能にする。しかし、ツェナー電圧に達した際には、インピーダンスは非常に高く、AC信号がどのように入力に与えられたとしてもリークが起きないことを保証する。3.ツェナーバイアス抵抗がブリッジMOSFETゲート容量を充電しなくなった場合、小さなエネルギーを使用しつつ、その値を大きくすることができる。4.ゲート信号が低く引っ張られた際に、D1T1のボディダイオードはブリッジゲート容量を放電する。図22Bに示されるPFETのサブ回路は、PFETとしての負の電圧において、同様にオペレーションされる。図24Bの従来技術と図24Aの新しい有効整流器との変化を参照すると、赤字の上段の変化線は構成された波形を示し、さらに高い周波数においてピーク-ピークが5Vである信号を持ち、12ボルトRMSピーク-ピークが±17Vのベース信号である。次の変化は電源からの電流を示し、緑色の変化は、負荷抵抗R1上の電圧であり、最後の変化は、ハーフブリッジPNFET対に入る電流を示す。大きく改善された指標は図24Aの変化であり、可視できない電流、スイッチング電流を除いて、新しい有効整流器の高い変化として示される。測定は、図24Bと比較されたサンプルとともに示され、新しいシステムは98の効率であるのに対して、古いものは95である。従来技術のツェナーがさらに機能し、もしくは、周波数が増加した場合には、この違いdivideは、大きな入力電圧レンジに亘って大きなものとなる。最終的には、図26及び図27を参照した図25の次の反復は、ブリッジFETしきい値電圧が新しいゲートドライブFETのボディダイオードよりも小さくすることができるような強化を示す。信号は、FETがシャットダウンすることを保証するために、N及びPのサブ回路の間で分けられる。各N又はPの対においては、反対にあるドライブFETは、他の新しく追加されたプルダウンFETをドライブする。図19に示されるように、この部品は、低電圧MR16変換識別電気的又は磁気的に特有である。問題は、磁気変換が、効率及び電磁適合性EMCに重要な電圧リップルを減らすための容量を持たなければならず、一方、電磁変換は、切迫した行きづまったリスクriskstallingにあっても、もしくは、さらに悪化した状況にあっても、容量を持つことがない。従って、目的は、知的決定を、整流器容量を正確に有効にする又は有効にしないように行うことである。これによって、整流器に入る波形を検出し、示される特性に基づいて、最も好ましい入力電源タイプを決定する。電気的及び磁気的な変換が同様に始まった場合、特に、調光器を用いた場合に、複雑さが生じる。回路図を参照すると、整流器容量決定ブロックは、変換検出ポイントとして示される1つ又はそれ以上からの信号を解釈し、数学的操作及びCAP_SWITCH_CNTLを介して、整流器容量をオンまたはオフするための決定に基づく状態を与える。ステップダウンフライバックflyback制御電圧の制限によるLEDの電力制御を行うために、図28及び図29に示されるステップダウンフライバック部品は、図2に示される容量C2にかかる出力に接続することを必要することがある。このようなシステムは、他の電力制御領域では必要とされない。発光ダイオードLEDの一定の順電圧の特性のために、並列に接続された容量中の有効エネルギーは大きく制限される。これは、伝導が停止するポイントであるVfに電圧がなるまで、LEDVf順電圧より上の容量の電圧が高い電流で素早く放電するためである。このようなシンプルなアプローチは、直列の抵抗を持っており、これによって、Vfより大きな電圧における電流を制限する。この欠点は、当然、抵抗においてエネルギーが消費されることである。さらに複雑な方法は、フルバックfullbuck回路を実行する。好ましくは、これは、複雑さ及びコストを犠牲にして、追加の電力損失を最小化する。潜在的な問題は、電圧の上昇、電流の下降、及びその逆といった負のインピーダンスを導入することである。一方、正のインピーダンスは、比例的に又は別の方法で、電流及び電圧を共に上昇させ、下降させる。独立した回路においては、バックbuckの負のインピーダンスは問題とはならず、しかし、他の制御スキームとの結合を用いた場合に、これは問題となる。LEDと直接的に並行な容量の他の問題は、ブーストトポロジーを用いた場合に生じる。出力電圧が常に入力電圧よりも大きい場合には、LEDVfは相対的に高い。入力電圧が17Vピーク12VRMSよりも大きな値に達することができるMR16の場合には、これは、製品に20Vダイdiesの制限を課す。低電圧LEDを使用しようとする場合には、一般的な解決法は、ブースト後にバックステージbuckstageを導入することである。しかしながら、この導入は、以下の問題を生じさせる。すなわち、個々のブーストとバックとが互いに反目しあい、大きな容量エネルギーをその間に一時的に保持するreservebufferingことができるにもかかわらず、負のインピーダンス負荷バックにより引き起こされた過度の電圧出力状態のために、ブースター周波数をオフする。本発明は、導入されたシンプルなステップダウン機構を含み、それは、安価に実施ができ、正のインピーダンスを持つブースターを提供することができる。図28を参照すると、通常可能な組み合わせが示されている。これらは、9V及び21VのLEDにおけるソリューションとして用いることができる。21VのLEDを大きな電圧要求に適合させた場合であっても、大きな有効制御電圧レンジのために非常に効果的にエネルギーを保持することができるため、主要周波数を超えるLEDのリップル電流は良好である。バックの場合には負荷電圧にまで、フライバックflybackの場合には完全なレンジにまで、正確に負荷を制限することができる従来技術のバックには、利点が存在する。しかしながら、バックとフライバックとは以下のような問題を含む。1高価である。2.特に高サイドFETドライブを必要とする場合バック構造、閉ループシステムは複雑であり、効果がない。3.電圧供給に対して負のインピーダンス特性を印加する。4.複雑かつ安定を求めることは、一般に、最大速度を制限し、実施のための大きな受動部品を要求する。同様に、固定周波数とステップダウン又はフライバックのデューティには利点が存在する。1.開ループでありフィードバックがない、安価で、且つ、実施が容易である。2.実施が容易なロウサイドスイッチングのみを必要とする。3.常に正のインピーダンスを印加する。ブーストといった制限ステージとの組み合わせが容易である。4.シンプルであることは、発振源のドライブ能力により上限速度を制限することができることを意味し、上限速度を非常に早くすることができる。固定周波数とステップダウン又はフライバックのデューティは、以下の問題を有する。1.開ループは、適合が不可能な、入力電圧の固定された変換に制御を限定することを意味する。本発明の制御について、図26以外の図面を参照して説明する。R4はD1と直列であり、所望の及び寄生の素子により構成されたリアルなLEDを示す。9Vの回路及び変化を参照するステップダウンステージは、シンプルな制御であり、例えば3VでFETをドライブすることができるようなタイプの発振源を動作させる。FETがバイアスされた際には、LEDD1のL3及びC3から上昇する。FETがオフされた場合には、インダクターはD1とC3に放電する。C3は、ACバイパスとして機能し、LEDの電流リップルを最小に維持する。従って、これらは極端に小さい。このシンプルな動作の結果、L3には、LEDと直列の追加インピーダンスが生じ、LEDVfと容量C3との間に電圧差が変化することとなる。Tは、L1のインダクタンス、もしくは、インバータの周波数/デューティサイクル比を変化させることによって、変化することができるインピーダンスである。21Vの回路及び変化で参照されるフライバックステージは、実施については非常にシンプルであり、一般的には図28に示される。FETがバイアスされた場合には、L1の充電が開始される。FETがオフされた場合には、L1は、C4及びLEDに放電する。さらに、C4は、ACバイパスとして機能し、LEDにDC電流を供給する。この回路はステップダウンとは異なり、LED電圧よりも低いC4に対して放電することができる。21Vといった大きなVfを要求する場合には、最少ブースト電圧よりも小さな電圧を持つことはあまり好ましくはない。ステップダウンにおいては、周波数及びデューティサイクル比が固定されている限り、インダクターはほぼ線形であり、正のインピーダンスを持つ。周波数とデューティとを実施することができる場合、いくつかの調整について利点を有する。例えば、1.周波数ジッター、これは、電磁干渉EMIに遭遇した場合、助けとなることができる。2.50/50例示以外のデューティサイクル比は、低いVPが要求されている場合に特に有利である。15/85オン/オフ比にデューティを設定することは、用いる発振源に基づき、複雑さやフィードバックをさらに追加することなしに、ステップダウン電圧を3V1つのLEDダイと低くすることができる。当業者は、本発明の範囲から逸脱することなく、上記の特有の実施形態の例を変形及び改良を行うことができることを理解することができる。すべての改良及び変形は、以下のクレームにより定義されるこの発明の範囲に含まれる。"