伝送線路の伝送特性を評価する評価装置をジッタ校正する際に、前記評価装置のプローブ端子群とソケット端子群との間に接続される伝送装置であって、前記プローブ端子群と同じピッチで端子群が設けられた第1の面と、前記ソケット端子群と同じピッチで端子群が設けられた、前記第1の面とは反対側の面である第2の面とを有するアダプタ装置と、該アダプタ装置に接続され、前記第1の面上の前記端子群から前記第2の面上の前記端子群までの対応する端子間の信号経路ごとの伝送損失がそれぞれゼロとなるように信号を補償する信号補償装置と、を備えることを特徴とする伝送装置。前記アダプタ装置は、両面上に前記端子群が設けられ、前記端子群の各端子ごとに貫通ビアおよび当該貫通ビアから引き出されるストリップ線路を有するフレキ基板部と、該フレキ基板部を収容する開口部が設けられ、外部出力のためのコネクタに接続されるように前記ストリップ線路が内部に形成されるリジッド基板部と、を備えるリジッドフレキ基板と、一方の面に前記リジッドフレキ基板に装着されたときに前記開口部において前記フレキ基板部の前記端子群が形成された面が前記リジッド基板部の面よりも上方に押し上げられる厚さを有する突起部を有する絶縁性のベース基板と、を有し、当該端子群から前記ストリップ線路についての伝送特性が同じであるアダプタ基板を2つ備え、各前記アダプタ基板の前記ベース基板同士が結合されることで形成される請求項1に記載の伝送装置。前記ベース基板は、その内部に、前記突起部が前記フレキ基板部に接触する上面に設けられた第1のダクト開口端と前記ベース基板の側面に設けられた第2のダクト開口端と間を結ぶエアダクトを備え、前記エアダクトを介して前記第1のダクト開口端から前記第2のダクト開口端に向けて空気を吸入することにより前記フレキ基板部は前記ベース基板の前記突起部に吸着され、前記エアダクトを介して前記第2のダクト開口端から前記第1のダクト開口端に向けて空気を排出することにより前記装着されたフレキ基板部は前記ベース基板の前記突起部から離れる請求項2に記載の伝送装置。前記信号補償装置は、信号を受信する一方の前記端子群から前記信号補償装置までの信号線路における伝送損失を補償するイコライザ回路と、前記信号補償装置から前記信号を送信するもう一方の前記端子群までの信号線路における伝送損失を事前補償するプリエンファシス回路と、を備える請求項1に記載の伝送装置。前記信号補償装置は、前記端子群間において前記信号の送受信方向を切り替える切替えスイッチを備える請求項4に記載の伝送装置。前記アダプタ基板である基準アダプタ基板の前記端子群と、該基準アダプタ基板と同じ伝送特性をそれぞれ有する2つの前記アダプタ基板の前記ベース基板同士が結合されて形成された前記アダプタ装置のうちの一方の前記アダプタ基板の前記端子群とを圧接したときに、前記イコライザ回路は、前記基準アダプタ基板の前記コネクタに、基準信号発生源で生成した基準信号を前記信号補償装置を介して入力したときに、前記基準アダプタ基板の前記端子群が圧接された前記端子群を有する前記アダプタ基板の前記コネクタから出力されて前記信号補償装置に入力される信号と、前記基準信号と同じ信号パターンおよび信号レベルを有する前記信号補償装置内において発生される信号と、が同じ信号レベルとなるようゲインが調整され、前記プリエンファシス回路は、前記基準信号と同じ信号パターンおよび信号レベルを有する前記信号補償装置内において発生される信号と、該信号を前記基準アダプタ基板の前記端子群が圧接された前記端子群を有する前記アダプタ基板の前記コネクタに入力したときに、前記アダプタ基板の前記コネクタから出力され前記信号補償装置の前記イコライザ回路を経由した信号と、が同じ信号レベルとなるようゲインが調整される請求項4に記載の伝送装置。請求項3に記載の伝送装置における前記アダプタ基板である第1のアダプタ基板の前記端子群と、前記評価装置の前記プローブ端子群もしくは前記ソケット端子群である測定器側端子群とを圧接し、前記第1のアダプタ基板の前記端子群と前記第1のアダプタ基板の前記コネクタとの間の信号線路についてのSパラメータを前記評価装置により測定する第1の測定ステップと、請求項3に記載の伝送装置における前記アダプタ基板であって前記第1のアダプタ基板とは異なるさらなる前記アダプタ基板の前記端子群と、前記測定器側端子群とを圧接し、前記さらなるアダプタ基板の前記端子群と前記さらなるアダプタ基板の前記コネクタとの間の信号線路についてのSパラメータを前記評価装置により測定する第2の測定ステップと、前記第2の測定ステップにおいてSパラメータを測定した前記さらなるアダプタ基板の中から、前記第1のアダプタ基板と同じSパラメータを有するものを第2のアダプタ基板として選定する選定ステップと、前記第1のアダプタ基板から前記ベース基板を取り外して、前記ベース基板の前記突起部が前記フレキ基板部の前記端子群が形成された面を前記ベース基板が取り外される前の押上げ方向とは逆方向に押し上げるよう、前記リジッドフレキ基板の該ベース基板が取り付けられていた側とは反対側に取り付けることでペアアダプタ基板を生成するペアアダプタ基板生成ステップと、前記第2のアダプタ基板の前記端子群と前記ペアアダプタ基板の前記端子群とを圧接し、前記第2のアダプタ基板の前記コネクタと前記ペアアダプタ基板の前記コネクタとの間の信号線路についてのSパラメータを前記評価装置により測定する第3の測定ステップと、前記第3の測定ステップにおいて測定されたSパラメータを用いて前記第2のアダプタ基板のSパラメータを演算処理装置により算出する算出ステップと、を備えることを特徴とするSパラメータ測定方法。前記算出ステップは、前記第3の測定ステップにおいて測定されたSパラメータを、Tパラメータに変換する第1の変換ステップと、前記Tパラメータの行列平方根を算出する平方根算出ステップと、前記平方根算出ステップで算出された前記Tパラメータの行列平方根を、Sパラメータに変換し、これを前記第2のアダプタ基板のSパラメータとする第2の変換ステップと、を備える請求項7に記載のSパラメータ測定方法。請求項7または8に記載のSパラメータ測定方法により測定されたSパラメータを有する前記アダプタ基板である基準アダプタ基板の前記端子群と、該基準アダプタ基板とは異なる、請求項7または8に記載のSパラメータ測定方法により測定されたSパラメータをそれぞれ有する2つの前記アダプタ基板の前記ベース基板同士が結合されて形成された前記アダプタ装置のうちの一方の前記アダプタ基板の前記端子群とを圧接した状態において、前記イコライザ回路は、前記基準アダプタ基板の前記コネクタに、基準信号発生源で生成した基準信号を前記信号補償装置を介して入力したときに、前記基準アダプタ基板の前記端子群が圧接された前記端子群を有する前記アダプタ基板の前記コネクタから出力されて前記信号補償装置に入力される信号と、前記基準信号と同じ信号パターンおよび信号レベルを有する前記信号補償装置内において発生される信号と、が同じ信号レベルとなるようゲインが調整され、前記プリエンファシス回路は、前記基準信号と同じ信号パターンおよび信号レベルを有する前記信号補償装置内において発生される信号と、該信号を前記基準アダプタ基板の前記端子群が圧接された前記端子群を有する前記アダプタ基板の前記コネクタに入力したときに、前記アダプタ基板の前記コネクタから出力され前記信号補償装置の前記イコライザ回路を経由した信号と、が同じ信号レベルとなるようゲインが調整されることを特徴とする伝送装置。請求項7または8に記載のSパラメータ測定方法により測定されたSパラメータを有する前記アダプタ基板である基準アダプタ基板の前記端子群と、該基準アダプタ基板とは異なる、請求項7または8に記載のSパラメータ測定方法により測定されたSパラメータをそれぞれ有する2つの前記アダプタ基板の前記ベース基板同士が結合されて形成された前記アダプタ装置のうちの一方の前記アダプタ基板の前記端子群とを圧接する圧接ステップと、前記圧接ステップにおいて圧接した前記基準アダプタ基板の前記コネクタに、基準信号発生源で生成した基準信号を前記信号補償装置を介して入力したときに、前記基準アダプタ基板の前記端子群が圧接された前記端子群を有する前記アダプタ基板の前記コネクタから出力されて前記信号補償装置に入力される信号と、前記基準信号と同じ信号パターンおよび信号レベルを有する前記信号補償装置内において発生される信号と、が同じ信号レベルとなるように、前記信号補償装置内の前記イコライザ回路のゲインを設定するイコライザ調整ステップと、前記基準信号と同じ信号パターンおよび信号レベルを有する前記信号補償装置内において発生される信号と、該信号を前記基準アダプタ基板の前記端子群が圧接された前記端子群を有する前記アダプタ基板の前記コネクタに入力したときに、前記アダプタ基板の前記コネクタから出力され前記信号補償装置の前記イコライザ回路を経由した信号と、が同じ信号レベルとなるように、前記信号補償装置内の前記プリエンファシス回路のゲインを設定するプリエンファシス調整ステップと、を備えることを特徴とする伝送装置のゲイン調整方法。パフォーマンスモニタ103において観測した評価対象伝送線路DUTから出力された信号のジッタ量は、試験信号発生器101から評価対象伝送線路DUTまでのテストパスと呼ばれる信号経路における伝送損失の影響を受けたものとなる。そのため、上述した試験信号発生器101についてのジッタ校正は、テストパスの存在を考慮して行う必要がある。ジッタ校正のためテストパスのみの伝送損失を検出するには、評価対象伝送線路DUTを介さずにプローブカードのプローブ端子とソケットボードのソケット端子とが接続されたバイパス状態を実現する必要がある。図22は、評価対象伝送線路を介さずにプローブカードのプローブ端子とソケットボードのソケット端子とが接続されたバイパス状態を説明する図である。上述のバイパス状態は、プローブ端子とソケット端子とを圧着させて各端子同士を直接接続することが出来れば容易に実現できる。しかしながら、図21に示したようなソケット側とプローブ側とで端子のピッチおよびサイズが異なるICパッケージまたはインターポーザなどを評価対象伝送線路とする場合には、プローブカード201のプローブ端子251およびソケットボード202のソケット端子252もそれに合わせてピッチおよびサイズが異なったものとなるため、プローブ端子とソケット端子とを単純に圧着させるだけではプローブ端子とソケット端子とを接触させることはできない。したがって、この場合には図22に示すように、各プローブ端子251と各ソケット端子252とをそれぞれ伝送線路以下、短絡用伝送線路と称する。303で接続短絡する必要がある。しかしながら、接続に使用する短絡用伝送線路303の伝送損失が、評価対象伝送線路DUTの伝送損失よりも大きくなる可能性がある。また、短絡用伝送線路303の伝送特性を正確に測定できればこれをジッタ校正の基準値とすることも考えられるが、短絡用伝送線路303の伝送特性を測定すること自体が評価対象伝送線路DUTの伝送特性を測定すること以上に困難である。また、ジッタの校正基準として短絡用伝送線路303の伝送特性を定義したとしても、その定義を満足する伝送特性絶対値をもつ短絡用伝送線路303を複数製造することは、製造バラツキの点で非常に困難である。従って本発明の目的は、上記問題に鑑み、伝送線路の伝送特性を評価する評価装置のジッタ校正を容易にする伝送装置、この伝送装置のSパラメータについての測定方法、およびこの伝送装置のゲイン調整方法を提供することにある。上記目的を実現するために、本発明の第1の態様においては、伝送線路の伝送特性を評価する評価装置をジッタ校正する際に、評価装置のプローブ端子群とソケット端子群との間に接続される伝送装置は、プローブ端子群と同じピッチで端子群が設けられた第1の面と、ソケット端子群と同じピッチで端子群が設けられた、第1の面とは反対側の面である第2の面とを有するアダプタ装置と、このアダプタ装置に接続され、第1の面上の端子群から第2の面上の端子群までの対応する端子間の信号経路ごとの伝送損失がそれぞれゼロとなるように信号を補償する信号補償装置と、を備える。また、本発明の第2の態様においては、伝送線路のSパラメータ測定方法は、上述の伝送装置におけるアダプタ基板である第1のアダプタ基板の端子群と、評価装置のプローブ端子群もしくはソケット端子群である測定器側端子群とを圧接し、第1のアダプタ基板の端子群と第1のアダプタ基板のコネクタとの間の信号線路についてのSパラメータを評価装置により測定する第1の測定ステップと、上述の伝送装置におけるアダプタ基板であって第1のアダプタ基板とは異なるさらなるアダプタ基板の端子群と、測定器側端子群とを圧接し、さらなるアダプタ基板の端子群とさらなるアダプタ基板のコネクタとの間の信号線路についてのSパラメータを評価装置により測定する第2の測定ステップと、第2の測定ステップにおいてSパラメータを測定したさらなるアダプタ基板の中から、第1のアダプタ基板と同じSパラメータを有するものを第2のアダプタ基板として選定する選定ステップと、第1のアダプタ基板からベース基板を取り外して、ベース基板の突起部がフレキ基板部の端子群が形成された面をベース基板が取り外される前の押上げ方向とは逆方向に押し上げるよう、リジッドフレキ基板の該ベース基板が取り付けられていた側とは反対側に取り付けることでペアアダプタ基板を生成するペアアダプタ基板生成ステップと、第2のアダプタ基板の端子群とペアアダプタ基板の端子群とを圧接し、第2のアダプタ基板のコネクタとペアアダプタ基板のコネクタとの間の信号線路についてのSパラメータを評価装置により測定する第3の測定ステップと、第3の測定ステップにおいて測定されたSパラメータを用いて第2のアダプタ基板のSパラメータを演算処理装置により算出する算出ステップと、を備える。また、本発明の第3の態様においては、伝送装置のゲイン調整方法は、上述のSパラメータ測定方法により測定されたSパラメータを有するアダプタ基板である基準アダプタ基板の端子群と、この基準アダプタ基板とは異なる、上述のSパラメータ測定方法により測定されたSパラメータをそれぞれ有する2つのアダプタ基板のベース基板同士が結合されて形成されたアダプタ装置のうちの一方のアダプタ基板の端子群とを圧接する圧接ステップと、圧接ステップにおいて圧接した基準アダプタ基板のコネクタに、基準信号発生源で生成した基準信号を信号補償装置を介して入力したときに、基準アダプタ基板の端子群が圧接された端子群を有するアダプタ基板のコネクタから出力されて信号補償装置に入力される信号と、基準信号と同じ信号パターンおよび信号レベルを有する信号補償装置内において発生される信号と、が同じ信号レベルとなるように、信号補償装置内のイコライザ回路のゲインを設定するイコライザ調整ステップと、基準信号と同じ信号パターンおよび信号レベルを有する信号補償装置内において発生される信号と、この信号を基準アダプタ基板の端子群が圧接された端子群を有するアダプタ基板のコネクタに入力したときに、アダプタ基板のコネクタから出力され信号補償装置のイコライザ回路を経由した信号と、が同じ信号レベルとなるように、信号補償装置内のプリエンファシス回路のゲインを設定するプリエンファシス調整ステップと、を備える。本発明によれば、伝送線路の伝送特性を評価する評価装置のジッタ校正を容易にする伝送装置を実現することができる。また、この伝送装置のSパラメータについての測定方法、およびこの伝送装置のゲイン調整方法も実現することができる。本発明によれば、ソケット側とプローブ側とで端子のピッチおよびサイズが異なるICパッケージまたはインターポーザなどを評価対象伝送線路とするプローブ構造を有する評価装置に対して、テストパスを考慮したジッタ校正を容易かつ正確に行うことができる。したがって、このような正確なジッタ校正により、ソケット側とプローブ側とで端子のピッチおよびサイズが異なるICパッケージまたはインターポーザなどを評価対象伝送線路のジッタ測定をより正確に行うことが可能となる。また、本発明による伝送装置内の信号補償装置内の基準波形データを書き換えるだけで、ジッタの校正値を容易に変更することができる。図1は、本発明の実施例による伝送装置を示す図である。本発明の実施例による伝送装置1は、評価対象伝送線路図示せずの伝送特性を評価する評価装置をジッタ校正する際に、評価装置のプローブカード201のプローブ端子群211とソケットボード202のソケット端子群212との間に接続される。ここで、評価装置とは、上述の図19~22を参照して説明した試験信号発生器101およびジッタ測定器102パフォーマンスモニタ103と同等を総称したものとし、したがって、プローブカード201のプローブ端子群211とソケットボード202のソケット端子群212はこれに含まれるものである。本発明の実施例による伝送装置1は、アダプタ装置11と信号補償装置12とを備える。アダプタ装置11と信号補償装置12とはマルチ同軸ケーブル13を介して接続される。マルチ同軸ケーブル13は、アダプタ装置11の第1の端子群21の各端子および第2の端子群22の各端子に入出力される信号のために、これら各端子ごとに信号経路を校正するものである。アダプタ装置11は、プローブ端子群211と同じピッチで第1の端子群21が設けられた第1の面と、ソケット端子群212と同じピッチで第2の端子群22が設けられた、第1とは反対側の面である第2の面とを有する。すなわち、アダプタ装置11は、評価対象伝送線路図示せずと同じ端子構造を有しており、プローブカード201のプローブ端子群211とソケットボード202のプローブ端子群212との間に挿入され、アダプタ装置1の第1の面の第1の端子群21および第2の端子群22の各端子トップとボトムの各端子は、アダプタ装置1がプローブカード201とソケットボード202との間に挟まれて圧接されると、プローブカード201のプローブ端子211とソケットボード202のソケット端子212にそれぞれ接触することになる。信号補償装置12は、マルチ同軸ケーブル13を介してアダプタ装置11に接続され、アダプタ装置11の第1の面上の第1の端子群21から信号補償装置12を経由してアダプタ装置11の第2の面上の第2の端子群22に至るまでの対応する端子間の信号経路ごとの伝送損失がそれぞれゼロとなるように信号を補償する。アダプタ装置11がプローブカード201とソケットボード202との間に挟まれて圧接され、アダプタ装置11の第1の面上の第1の端子群21および第2の面上の第2の端子群22の各端子がプローブカード201のプローブ端子211とソケットボード202のソケット端子212にそれぞれ接触したときにおいて、評価装置を校正する試験信号発生器図示せずが生成したジッタの評価信号がプローブカード201に入力されたとすると、プローブカード201のプローブ端子群211の各端子を出た信号は、アダプタ装置11の第1の端子21に入り、マルチ同軸ケーブル13を介して信号補償装置12に入力される。信号補償装置12は、この受信した信号に対して、アダプタ装置11の第1の端子群21から信号補償装置12の内部回路までの伝送損失分を補正する。この補正は、第1の端子群21の各端子に入力された信号ごとに行われる。補正された信号はさらに、信号補償装置12において、信号補償装置12の内部回路からアダプタ装置1の第2の端子群22までの伝送損失分が事前に補正されプリエンファシス、マルチ同軸ケーブル13を介してアダプタ装置1の第2の端子群22に送出される。この事前補正プリエンファシスも、第1の端子群21の各端子に入力された信号ごとに行われる。アダプタ装置1の第2の端子群22を出た信号は、ソケットボード202のソケット端子群212の各端子に入力される。以上の信号補償装置1の補正のプロセスにより、アダプタ装置1の第1の端子群21からアダプタ装置1の第2の端子群22までの伝送特性は、伝送損失の無い伝送線路の伝送特性と等価になる。このように、本発明の実施例による伝送装置1は、伝送装置1における信号の入出力端子である第1の端子群21および第2の端子群22からみた場合、伝送損失がゼロとなる模擬伝送線路のような機能を有するものとなる。したがって、本発明の実施例による伝送装置1を用いれば、評価装置のジッタ校正の際に必要な上記バイパス状態を容易に実現することができる。特に、プローブ側とソケット側とで端子のピッチおよびサイズが異なるICパッケージまたはインターポーザなどを評価対象伝送線路とする評価装置に対しても、この評価装置のプローブ端子群およびソケット端子群の各端子のピッチおよびサイズに合わせてアダプタ装置11の第1の端子群21および第2の端子群22の各端子のピッチおよびサイズを形成しさえすれば、上記バイパス状態を容易に実現することができる。したがって、このような正確なジッタ校正により、ソケット側とプローブ側とで端子のピッチおよびサイズが異なるICパッケージまたはインターポーザなどの評価対象伝送線路のジッタ測定をより正確に行うことが可能となる。次に、アダプタ装置11の構造について説明する。図2は、本発明の実施例による伝送装置におけるアダプタ装置を構成するアダプタ基板の構造を説明する断面図である。また、図3は、図2に示すアダプタ基板におけるフレキ基板部の構造を説明する断面図である。後述するように、アダプタ装置11は、図2に示すアダプタ基板を2つ備えており、これら各アダプタ基板が、各アダプタ基板の面上に設けられる端子群がそれぞれプローブカード側またはソケットボード側に向くように結合されることで形成される。ここで、プローブカード側に向けて各端子が設けられるアダプタ基板の参照符号を11-Pとし、ソケットボード側に向けて各端子が設けられるアダプタ基板の参照符号を11-Sとするが、これらアダプタ基板の構造は同じであるので、図2および3では、説明を簡明にするために、プローブカード側に向けて各端子が設けられるアダプタ基板11-Pについて説明する。アダプタ基板11-Pは、リジッドフレキ基板31とベース基板32とを有する。このうち、リジッドフレキ基板31は、両面上に端子群が設けられ、この端子群の各端子Tごとに貫通ビアVおよび当該貫通ビアVから引き出されるストリップ線路Sを有するフレキ基板部31-Fと、このフレキ基板部31-Fを収容する開口部41が設けられ、外部出力のためのコネクタPort-PA1-21、Port-PA1-2nに接続されるようにストリップ線路Sが内部に形成されるリジッド基板部31-Rと、を備える。リジッドフレキ基板31のフレキ基板部31-Fは、図3に示すように、絶縁材料にポリイミドフィルムを使った銅箔の3層構造L1、L2およbL3になっており、貫通ビアVをストリップ線路Sで中間層L2において引き出した構造になっている。また、フレキ基板部31-Fのトップ層L1およびボトム層L3は、グランドのベタパターンLCになっている。フレキ基板部31-Fで引き出されたストリップ線路Sは、リジッド基板部31-Rの内部に形成されたストリップ線路Sを経由して、リジッド基板部31-Rに実装された同軸コネクタPort-PA1-21、Port-PA1-2nと接続される。リジッドフレキ基板31に形成されたストリップ線路Sは、上下対称の構造とする。リジッド基板部31-Rは突起部42も含めてテフロン登録商標基板またはベークライト基板などで構成される。なお、リジッド基板部31-Rの比誘電率の値を優先する場合はテフロン登録商標で構成されるのが好ましい。一方、絶縁性のベース基板32は、一方の面にリジッドフレキ基板31に装着されたときに開口部41においてフレキ基板部31-Fの端子群が形成された面がリジッド基板部31-Rの面よりも上方に押し上げられる厚さを有する突起部42を有する。ベース基板32はテフロン登録商標基板またはベークライト基板などで構成される。なお、ベース基板32の比誘電率の値を優先する場合はテフロン登録商標で構成されるのが好ましい。ベース基板32の底面にはシールド44が設けられる。また、ベース基板32は、その内部に、突起部42がフレキ基板部31-Fに接触する上面に設けられた第1のダクト開口端AD1とベース基板32の側面に設けられた第2のダクト開口端AD2との間を結ぶエアダクトA図中、破線で示すを備える。リジッドフレキ基板31とベース基板とは取り外し可能に取り付けられる。すなわち、ベース基板32にリジッドフレキ基板31を装着する場合は、エアダクトAを介して第1のダクト開口端AD1から第2のダクト開口端AD2に向けて空気をエアポンプ図示せずを用いて吸入することによりフレキ基板部31-Fをベース基板32の突起部42に吸着し、ビス43で留めることなどにより固定する。また、このビス43を外し、エアダクトAを介して第2のダクト開口端AD2から第1のダクト開口端AD1に向けて空気をエアポンプで排出することにより、装着されたフレキ基板部31-Fはベース基板32の突起部42から離れ、ベース基板32からリジッドフレキ基板31を取り外すことができる。なお、後述するように、アダプタ基板11-Pもしくは11-Sを測定する際には、ビス43を外しリジッドフレキ基板31からベース基板32を取り外して、ベース基板32の上下面を反転させ、ベース基板32の突起部42がフレキ基板部31-Fの端子群が形成された面をベース基板32が取り外される前の押上げ方向とは逆方向に押し上げるよう、リジッドフレキ基板31の該ベース基板32が取り付けられていた側とは反対側に取り付けることでペアアダプタ基板を生成する。アダプタ装置11は、端子群の各端子からストリップ線路についての伝送特性が同じである上述のアダプタ基板を2つすなわち11-Pおよび11-S備えており、これら各アダプタ基板11-Pおよび11-Sが、各アダプタ基板の面上に設けられる端子群がそれぞれプローブカード側またはソケットボード側に向くように、各アダプタ基板11-Pおよび11-Sのベース基板32同士が結合されることで形成される。上述のアダプタ装置11を信号補償装置12と組み合わせて使用するために、アダプタ装置11単体のSパラメータのS12およびS21を予め測定しておく必要がある。このSパラメータの測定方法について、一般的な方法に当てはめれば、アダプタ装置11のフレキ基板部31-F上の端子パッドにRFプローブピンを接続させ、RFプローブとリジット基板部31-FのコネクタPort-PA1-21、Port-PA1-2nとの間のSパラメータをベクトルネットワークアナライザVectorNetworkAnalyzer:VNAで測定することが考えられる。しかしながら、このような測定方法には次の2つの問題がある。まず第1に、ベクトルネットワークアナライザの校正に必要なRFプローブと、コネクタを接続するスルー校正装置とを新たに開発しなければならず、この開発には時間がかかる点である。第2に、RFプローブの構造およびピン間のピッチによっては、フレキ基板部31-F上のすべての端子パッドにRFプローブピンを接続できない場合があり、また、RFプローブピンのピッチによっては、測定上限周波数が制限され、評価に必要な上限周波数まで測定できない可能性がある点である。そこで、本発明の実施例による伝送装置におけるアダプタ基板のSパラメータの測定方法として、以下に説明する方法を用いる。図4は、本発明の実施例による伝送装置におけるアダプタ基板のSパラメータの測定方法の動作フローを示すフローチャートである。また、図5は、本発明の実施例による伝送装置におけるアダプタ基板のSパラメータの測定方法の動作フローを説明する断面図である。ここでは、プローブカード側に対面するアダプタ基板の測定について説明するが、ソケットボード側に対面するアダプタ基板についても同様の測定が適用できる。まず、図4の第1の測定ステップS101において、図5aに示すように、上述のアダプタ基板である第1のアダプタ基板11-P-1の端子群21と、評価装置の測定器側端子群であるプローブ端子群211とを圧接し、プローブカード201のコネクタPort-P-11、Port-P-1nと第1のアダプタ基板11-p-1のコネクタPort-PA1-21、Port-PA1-2nとの間の信号線路についてのSパラメータを、評価装置により測定する。測定したSパラメータの値をSpaaとする。次いで、第2の測定ステップS102において、図5bに示すように、上述のアダプタ基板であって第1のアダプタ基板11-P-1とは異なるさらなるアダプタ基板11-P-2の端子群21と、評価装置の測定器側端子群であるプローブ端子群211とを圧接し、プローブカード201のコネクタPort-P-11、Port-P-1nと当該さらなるアダプタ基板11-P-2のコネクタPort-PA2-21、Port-PA2-2nとの間の信号線路についてのSパラメータを、評価装置により測定する。この処理は次に説明するように複数回実行される。次いで、選定ステップS103において、上記第2の測定ステップS012においてSパラメータを測定したさらなるアダプタ基板の中から、第1のアダプタ基板11-P-1と同じSパラメータSpaaを有するものを第2のアダプタ基板11-P-2として選定する。上述のように第2の測定ステップS102は複数回実行されるが、第1のアダプタ基板11-P-1と同じSパラメータSpaaを有するアダプタ基板が見つかるまで、第2の測定ステップS102は実行される。これにより、第1のアダプタ基板11-P-1と第2のアダプタ基板11-P-2とはSパラメータが同じ値Spaaとなる。次いで、ペアアダプタ基板生成ステップS104において、第1のアダプタ基板11-P-1についてリジットフレキ基板31-Fからベース基板32を取り外して反転させ、ベース基板32の突起部42がフレキ基板部31-Fの端子群21が形成された面をベース基板32が取り外される前の押上げ方向とは逆方向に押し上げるよう、リジッドフレキ基板31の、ベース基板32が取り付けられていた側とは反対側に取り付けることでペアアダプタ基板11-P-1’を生成する。ここで、ベース基板32の取り外しおよび取り付けは、図2を参照して説明したようにエアダクトを介して空気を出し入れすることにより実現する。次いで、第3の測定ステップS105において、第2のアダプタ基板11-P-2の端子群21とペアアダプタ基板11-P-1’の端子群21とを圧接し、第2のアダプタ基板11-P-2のコネクタとペアアダプタ基板11-P-1’のコネクタとの間の信号線路についてのSパラメータを、評価装置により測定する。測定したSパラメータの値をSarbとする。第3の測定ステップS105においては、測定したSパラメータの値Sarbについて、その成分S11とS22の大きさがS12とS21の大きさよりも十分に小さいことを確認しておくことが好ましい。また、第2のアダプタ基板11-P-2の端子群21とペアアダプタ基板11-P-1’の端子群21との接続ポイントでインピーダンス変化がないことをTDR測定で確認するのが好ましい。次いで、算出ステップS106において、第3の測定ステップS105において測定されたSパラメータを用いて第2のアダプタ基板11-P-2のSパラメータを、演算処理装置により算出する。この算出ステップS106は、第3の測定ステップS105において測定されたSパラメータを、TパラメータTarbとするに変換する第1の変換ステップと、このTパラメータの行列平方根を算出する平方根算出ステップと、平方根算出ステップで算出されたTパラメータの行列平方根を、Sパラメータに変換し、これを第2のアダプタ基板11-P-2のSパラメータとする第2の変換ステップと、を備える。ここで、算出ステップS106における処理についてより詳細に説明する。図6は、本発明の実施例による伝送装置におけるアダプタ基板のSパラメータの算出処理を説明する図である。図6においては特に、ペアアダプタ基板11-P-1’および第2のアダプタ基板11-P-2のコネクタをP1、フレキ基板部上の端子をP2とする。図6に示すように、第2のアダプタ基板11-P-2と、第2のアダプタ基板11-P-2と同じSパラメータを有するペアアダプタ基板11-P-1’とを接続する場合を考える。すなわち、第2のアダプタ基板11-P-2の端子P2はペアアダプタ基板11-P-1’の端子P2と接続圧接された状態において、第2のアダプタ基板11-P-2のコネクタP1から信号が入力され、第2のアダプタ基板11-P-2の端子P2およびペアアダプタ基板11-P-1’の端子P2を経由して、ペアアダプタ基板11-P-1’のコネクタP1から信号が出力されるものとする。このとき、第2のアダプタ基板11-P-2のコネクタP1において、入射される信号成分をa1、反射される信号成分をb1とする。また、第2のアダプタ基板11-P-2の端子P2において、入射される信号成分をa2、反射される信号成分をb2とする。また、ペアアダプタ基板11-P-1’のコネクタP1において、入射される信号成分をa’2、反射される信号成分をb’2とする。また、ペアアダプタ基板11-P-1’の端子P2において、入射される信号成分をa’1、反射される信号成分をb’1とする。第2のアダプタ基板11-P-2のコネクタP1から端子P2までのSパラメータ行列Sapを式1、Tパラメータ行列Tapを式2で表わすものとする。一方、ペアアダプタ基板11-P-1’のコネクタP1から端子P2までのSパラメータ行列Sapを式3、Tパラメータ行列Tapを式4で表わすものとする。ここで、Sパラメータ行列SapとSパラメータ行列Sapとは、図4および5を参照して説明したように式5の関係を満たす。Tパラメータ行列TapおよびTパラメータ行列Tapは、式6および7のようにSパラメータから変換することができる。ただし、式7は信号の伝達方向がペアアダプタ基板11-P-1’のコネクタP1から端子P2の方向に対するTパラメータであるが、図6のように、第2のアダプタ基板11-P-2と接続された状態では、逆方向の端子P2からコネクタP1に信号が伝達されることになる。この場合、ペアアダプタ基板11-P-1’の端子P2からコネクタP1の方向のTパラメータTapaは式8のようになる。第2のアダプタ基板11-P-2とペアアダプタ基板11-P-1’とが接続された状態で、第2のアダプタ基板11-P-2のコネクタP1からペアアダプタ基板11-P-1’のコネクタP1までのSパラメータ行列Sptを式9で表わし、Tパラメータ行列Tptを式10で表わすとすると、第2のアダプタ基板11-P-2のコネクタP1の信号とペアアダプタ基板11-P-1’のコネクタP1の信号との関係は式11のようになる。また、第2のアダプタ基板11-P-2のコネクタP1と端子P2における信号の関係は、Tapの定義により、式12のように表される。同様に、ペアアダプタ基板11-P-1’のコネクタP1と端子P2における信号の関係は、Tapaの定義により、式13のように表される。ここで、第2のアダプタ基板11-P-2とペアアダプタ基板11-P-1’とはカスケード接続されているので、式14の関係が成り立つ。したがって、式11は、式12、式13および式8を用いて式15のように変形できる。式15のうち、式16で表わされる項と式17で表わされる項とを、次の条件を考慮して比較する。すなわち、Sパラメータ行列SapとSapは等しいので、S11=S11、S12=S12、S21=S21、S22=S22、である。また、S12=S21、S12=S21である。さらに、S11<<1、S22<<1、S22<<1、S’11<<1であれば、S11<<S21、S22<<S21、S22<<S12、S11<<S12となるので、式18および式19のように近似できる。なお、上述のS11<<1、S22<<1、S22<<1、S’11<<1の確認方法は、次の通りである。まず、第2のアダプタ基板11-P-2とペアアダプタ基板11-P-1’とを圧接した状態で、第2のアダプタ基板11-P-2とペアアダプタ基板11-P-1’の各コネクタP1における反射成分が1より十分に小さいことを確認する。これにより、S11<<1、S11<<1が確認できる。また、第2のアダプタ基板11-P-2のコネクタP1とペアアダプタ基板11-P-1’のコネクタP1間でTDR測定を行い、第2のアダプタ基板11-P-2の端子P2とペアアダプタ基板11-P-1’の端子P2との接続ポイントにおけるインピーダンスの変化量が十分に小さいことを確認する。これによりS22<<1、S22<<1が確認できる。式20の第2のアダプタ基板11-P-2単体のTパラメータTap式21をSパラメータに変換すると、第2のアダプタ基板11-P-2単体のSパラメータSap式22が求まる。ここで式23が成り立つので、ペアアダプタ基板11-P-1’のSパラメータも求めることができる。上記SパラメータSapのS12およびS21S12=S21をアダプタ基板の通過特性として、後述するイコライザ回路およびプリエンファシス回路の設定に使用する。続いて、信号補償装置の構成について説明する。信号補償装置は、信号経路としては大きく分けてイコライザ回路とプリエンファシス回路の2つを有する。イコライザ回路は、アダプタ装置が信号を受信するための一方の端子群から、信号補償装置までの間の信号線路における伝送損失を補償する。プリエンファシス回路は、信号補償装置から、アダプタ装置が信号を送信するためのもう一方の端子群までとの間の信号線路における伝送損失を事前補償する。また、信号補償装置は、具体的な回路構成としては、スイッチモジュールSWModuleとイコライザモジュールEQMODULEとからなる。図7は、本発明の実施例による伝送装置における信号補償装置の構成を示す図である。図7に示すように、アダプタ装置11のアダプタ基板コネクタPortに対し、スイッチモジュールが長さの等しい同軸ケーブルで1:1に接続される。また、イコライザモジュールE1a、E1b、EnaおよびEnbは、スイッチモジュールS1a、S1b、SnaおよびSnbと1:1に接続される。ここで、アダプタ装置11のプローブカード側の端子数およびソケットボード側の端子数をそれぞれnとした場合、スイッチモジュールS1aはアダプタ装置11の上側ポート番号1に、同様にスイッチモジュールSnaは上側ポート番号nに接続される。同様に、スイッチモジュールS1bからSnbは、アダプタ装置11の下側ポート番号1からnに接続される。信号補償装置12は、これら端子群間において信号の送受信方向を切り替える切替えスイッチを備える。すなわち、各イコライザモジュールE1a、E1b、EnaおよびEnbのデータ出力DOとデータ入力DIは、データバスに接続され、データバスのクロスポイントの設定により、アダプタ装置11に対する信号の伝播方向と線路の接続を変更することができる。アダプタの上側ポート番号1から出た信号は、スイッチモジュールS1aおよびイコライザモジュールE1aを経由してイコライザモジュールE1bに入力され、スイッチモジュールS1bを経由後アダプタ装置11の下側ポート番号1に入力される。線路番号nについても同様である。図8は、本発明の実施例による伝送装置における信号補償装置内のスイッチモジュールおよびイコライザモジュールの構成を示す図である。スイッチモジュールSWModuleは、高周波用スイッチで構成され、SW-s1からSW-s5の全スイッチに関して、接続点a側及びb側の両側の通過損失をLswsdBとする。Lcはコネクタと各スイッチSW-s1~SW-s5との間の伝送線路を示し、その通過損失をLcdBとする。同様にLbは各スイッチSW-s1~SW-s5同士を接続する伝送線路を示し、その通過損失をLbdBとする。ここで、前提条件として、各Lcの損失および各Lbの損失は、全く同じになるように製造されるものとする。なお、この製造条件を満たすために、伝送線路LbとLcの途中に、損失補償回路を挿入してもよい。イコライザモジュールEQModuleは、入出力インピーダンスが50Ωでゲインが0dBである入力バッファアンプリニアアンプAi、ADコンバータADC、FIR型フィルタで構成されるイコライザEQ-SW、EQ-PA、EQ-A、EQ-ICを備える。このイコライザは、校正の精度により段数を決定すればよい。このうち、イコライザEQ-SWは、2つのSW-sと1本のLbおよび2本のLcに相当する伝送損失2LswsLb2Lcを補償するイコライザである。また、イコライザEQ-PAは、ペアアダプタ基板の伝送損失LppadBまたはLspadBを補償するイコライザである。イコライザEQ-Aは、アダプタ基板の伝送損失LpadBまたはLsadBを補償するイコライザである。イコライザEQ-ICは、イコライザモジュールEQModule内の入力コネクタIn1からADコンバータADC出力までの伝送特性を補償するイコライザである。また、イコライザモジュールEQModuleは、イコライザバイパススイッチBE-SW、BE-PA、BE-A、イコライザレジスタEQRegister、イコライザコントローラEQCont.、メモリMEM、基準信号波形データ格納メモリRef.WFD、高速フーリエ変換器FFT1、FFT2、およびスペクトルコンパレータComparatorを備える。また、イコライザモジュールEQModuleは、FIR型フィルタで構成されるプリエンファシスPE-IC、PE-A、PE-PAを備える。このプリエンファシスは、校正の精度により段数を決定すればよい。このうち、プリエンファシスPE-PAは、アダプタとペアになるペアアダプタの伝送損失を補償するプリエンファシスである。プリエンファシスPE-Aは、アダプタの伝送損失を補償するプリエンファシスである。プリエンファシスPE-ICは、DAC入力から出力コネクタOut1までの伝送特性を補償するプリエンファシスである。また、イコライザモジュールEQModuleは、プリエンファシスバイパススイッチBP-PA、プリエンファシスレジスタPE-Register、プリエンファシスコントローラPECont.、DAコンバータDAC、入出力インピーダンスが50Ωでゲインは0dBである出力アンプリニアアンプAo、およびコントローラControllerを備える。また、信号補償装置内に存在する伝送線路についての損失は、次のように定義する。すなわち、スイッチモジュールSWModuleのC4からイコライザモジュールEQModuleの入力コネクタIn1までの同軸ケーブルの損失と入力コネクタIn1から入力バッファアンプAiまでの伝送線路の損失を合わせた損失をL1dBとする。入力バッファアンプAiの出力からADコンバータADCの入力までの伝送線路の損失をL2dBとする。DAコンバータDAC出力から出力アンプAoの入力までの伝送線路の損失をL3dBとする。出力バッファAo出力から出力コネクタOut1までの伝送線路の損失と、イコライザモジュールEQModuleのOut1からスイッチモジュールSWModuleのC5までの同軸ケーブルの損失を合わせた損失をL4dBとする。同軸ケーブル、L1、Aiゲイン、L2、ADCの損失、その他のイコライザ以外の受信経路のトータル損失をLrxdBとする。DACの損失、L3、Aoゲイン、L4、同軸ケーブル、その他のプリエンファシス以外の送信経路のトータル損失をLtxdBとする。次に、本発明の実施例による伝送装置における、信号補償装置内のゲインの調整方法について説明する。図9は、本発明の実施例による伝送装置における、信号受信経路についての信号補償装置のゲインの調整方法を説明する回路図である。プローブカード側のアダプタ基板で信号を受信する信号受信経路における、信号補償装置内のイコライザモジュールEQModule内部の伝送損失を補償することができるよう、イコライザEQ-ICのゲインの調整を以下のように実行する。ゲイン調整のための条件は次の通りである。すなわち、ペアアダプタ基板の伝送損失をLppadBとし、イコライザモジュールEQModuleのイコライザEQ-PAには、損失Lppaを補償するイコライジング特性がイコライザレジスタEQ-Registerにより予め設定されているものとする。また、プローブカード側のアダプタ基板の伝送損失をLpadBとし、イコライザモジュールEQModuleのイコライザEQ-Aには、損失Lpaを補償するイコライジング特性がイコライザレジスタEQ-Registerにより予め設定されているものとする。また、アダプタ装置についての事前の測定によりLppaとLpaは既知であるとし、LppaとLpaは等しいものとする。また、スイッチモジュールSWModuleのスイッチおよびスイッチ間の伝送損失2Lsws2LcLbdBは既知であるものとし、イコライザモジュールEQModuleのイコライザEQ-SWには、損失2Lsws2LcLbを補償するイコライジング特性がイコライザレジスタEQ-Registerにより予め設定されているものとする。また、校正用基準信号源Ref.AWGが出力する信号波形は、イコライザモジュールEQModuleの基準信号波形データ格納メモリRef.WFDに保存される信号波形波形データと同じであるとする。なお、上記LppaとLpaには、アダプタとスイッチモジュールSWModuleを接続する各同軸ケーブル全て同じ長さの損失も含まれるものとする。上述の条件の下で、ゲイン調整を行うと次のとおりである。なお、図9において、各信号線のうち基準信号が伝送する信号線を太線で表わす。図9に示すように、バイパススイッチBE-SW、BE-PA、BE-Aを開いた状態において、基準信号発生源Ref.AWGから高速フーリエ変換器FFT1出力まで、基準信号が、図中太線で示される信号経路を伝送する。すなわち、基準信号発生源Ref.AWGで生成した基準信号は、コネクタC3を介して信号補償装置に入力され、スイッチモジュールSWModule中を2つのLc、2つのSW-sおよび1つのLbを経由して流れたのちコネクタC2から出力され、ペアアダプタ基板とプローブカード側のアダプタ基板を経由し、コネクタC1を介して信号補償装置に入力され、スイッチモジュールSWModule中を2つのLc、2つのSW-sおよび1つのLbを経由して流れたのちイコライザモジュールEQModuleへ向けて出力される。そして、イコライザモジュールEQModuleのコネクタIn1を介して入力された基準信号は、L1、Ai、L2、ADC、EQ-SW、EQ-PA、EQ-A、EQ-ICおよびMEMを介してFFT1に入力される。一方、メモリRef.WFDから読み出された基準信号波形データは、基準信号発生源Ref.AWGで生成された基準信号波形データと同じであり、高速フーリエ変換器FFT2に入力されて周波数スペクトルに変換される。スペクトルコンパレータComparatorでは、高速フーリエ変換器FFT1およびFFT2が出力する周波数成分が比較され、これら基準信号の周波数帯域内のレベル差がゼロになるようにイコライザコントローラEQ-Contを制御することで、イコライザEQ-ICのイコライジング特性を調整する。この調整方法としては、最小二乗法LeastMeanSquare:LMS等がある。なお、本発明による伝送装置内の信号補償装置内で生成される基準波形データを書き換えるだけで、ジッタの校正値を容易に変更することもできる。上記伝送損失をゼロとする信号経路は、各素子のゲインおよび損失を用いて式24のように表わせる。式24を整理すると式25のようになる。ここで式26にて表わせる校正の条件を式25に代入すると、式27に示すようなイコライザEQ-ICの特性ゲインGeicが求まり、この値が保持される。図10は、図9のゲイン調整方法により設定されたゲインの効果を説明する回路図である。図10においては、各信号線のうち基準信号が伝送する信号線を太線で表わす。アダプタ装置内のプローブカード側のアダプタ基板の端子パッド先端から、信号補償装置内のイコライザモジュールEQModuleの受信出力DOまでの伝送損失を補償する信号経路は、図中太線の信号線の通りであり、イコライザバイパススイッチBE-SWおよびBE-PAは閉じられてイコライザEQ-SWおよびEQ-PAはバイパス状態になっている。アダプタ装置内のプローブカード側のアダプタ基板の端子パッド先端から、信号補償装置内のイコライザモジュールEQModuleの受信出力DOまでの伝送損失は、図9のゲイン調整方法により設定された式28で示されるイコライザEQ-ICのゲインGeicを用いれば、式29に示すようにゼロになることがわかる。図11は、本発明の実施例による伝送装置における、信号送信経路についての信号補償装置のゲインの調整方法を説明する回路図である。プローブカード側のアダプタ基板から信号を送信する信号送信経路における、信号補償装置内のイコライザモジュールEQModule内部の伝送損失を事前に補償することができるよう、プリエンファシスPE-ICのゲインの調整を以下のように実行する。ゲイン調整のための条件は次の通りである。すなわち、ペアアダプタ基板の伝送損失をLppadBとし、イコライザモジュールEQModuleのプリエンファシスPE-PAには、損失Lppaを補償するエンファシス特性がプリエンファシスレジスタPE-Registerにより予め設定されているものとする。また、プローブカード側のアダプタ基板の伝送損失をLpadBとし、イコライザモジュールEQModuleのプリエンファシスPE-Aには、損失Lpaを補償するエンファシス特性がプリエンファシスレジスタPE-Registerにより予め設定されているものとする。なお、上記LppaとLpaには、アダプタとスイッチモジュールSWModuleを接続する各同軸ケーブル全て同じ長さの損失も含まれるものとする。上述の条件の下で、ゲイン調整を行うと次のとおりである。なお、図11において、各信号線のうち基準信号が伝送する信号線を太線で表わす。図11に示すように、バイパススイッチBP-PAを開いた状態において、メモリRef.WFDから高速フーリエ変換器FFT1出力まで、基準信号が図中太線で示される信号経路を伝送し、高速フーリエ変換器FFT1により周波数スペクトルに変換される。すなわち、メモリRef.WFDから読み出された基準信号は、スイッチSW-e2、PE-IC、PE-A、PE-PA、DAC、L3、Ao、L4を経由してコネクタOut1からスイッチモジュールSWModuleへ向けて出力される。スイッチモジュールSWModuleに入力された信号は、2つのLc、2つのSW-sおよび1つのLbを経由して流れたのちコネクタC1から出力され、プローブカード側のアダプタ基板とペアアダプタ基板を経由し、コネクタC2を介して信号補償装置に入力され、スイッチモジュールSWModule中を2つのLc、2つのSW-sおよび1つのLbを経由して流れたのちイコライザモジュールEQModuleへ向けて出力される。そして、イコライザモジュールEQModuleのコネクタIn1を介して入力された基準信号は、L1、Ai、L2、ADC、BE-SW、BE-PA、BE-A、EQ-ICおよびMEMを介してFFT1に入力される。一方、メモリRef.WFDから読み出された基準信号波形データは、高速フーリエ変換器FFT2に入力されて周波数スペクトルに変換される。スペクトルコンパレータComparatorでは、高速フーリエ変換器FFT1およびFFT2が出力する周波数成分が比較され、これら基準信号の周波数帯域内のレベル差がゼロになるようにプリエンファシスコントローラPE-Contを制御することで、プリエンファシスPE-ICのプリエンファシス特性を調整する。この調整方法としては、最小二乗法LeastMeanSquare:LMS等がある。上記伝送損失をゼロとする信号経路は、各素子のゲインおよび損失を用いて式30のように表わせる。式30を整理すると式31のようになる。ここで式32にて表わせる校正の条件を式31に代入すると、式33が得られる。式33を整理すると、式34に示すようなプリエンファシスPE-ICの特性ゲインGpicが求まり、この値が保持される。図12は、図11のゲイン調整方法により設定されたゲインの効果を説明する回路図である。図12においては、各信号線のうち基準信号が伝送する信号線を太線で表わす。信号補償装置内のイコライザモジュールEQModuleのメモリRef.WFDから、アダプタ装置内のプローブカード側のアダプタ基板の端子パッド先端までの伝送損失を補償する信号経路は、図中太線の信号線の通りであり、プリエンファシスバイパススイッチBP-PAは閉じられてイコライザPE-PAはバイパス状態になっている。信号補償装置内のイコライザモジュールEQModuleのメモリRef.WFDから、アダプタ装置内のプローブカード側のアダプタ基板の端子パッド先端までの伝送損失は、図11のゲイン調整方法により設定された式35で示されるプリエンファシスPE-ICのゲインGpicを用いれば、式36に示すようにゼロになることがわかる。上述のゲインの調整方法は、プローブカード側のアダプタ基板について行うものであるが、ソケットボード側のアダプタ基板についても同様に行うことができる。図13は、本発明の実施例による伝送装置における、信号受信経路についての信号補償装置のゲインの調整方法を説明する回路図である。ソケットボード側のアダプタ基板で信号を受信する信号受信経路における、信号補償装置内のイコライザモジュールEQModule内部の伝送損失を補償することができるよう、イコライザEQ-ICのゲインの調整を以下のように実行する。ゲイン調整のための条件は次の通りである。すなわち、ペアアダプタ基板の伝送損失をLspadBとし、イコライザモジュールEQModuleのイコライザEQ-PAには、損失Lspaを補償するイコライジング特性がイコライザレジスタEQ-Registerにより予め設定されているものとする。また、ソケットボード側のアダプタ基板の伝送損失をLsadBとし、イコライザモジュールEQModuleのイコライザEQ-Aには、損失Lsaを補償するイコライジング特性がイコライザレジスタEQ-Registerにより予め設定されているものとする。また、アダプタ装置についての事前の測定によりLspaとLsaは既知であるとし、LspaとLsaは等しいものとする。また、スイッチモジュールSWModuleのスイッチおよびスイッチ間の伝送損失2Lsws2LcLbdBは既知であるものとし、イコライザモジュールEQModuleのイコライザEQ-SWには、損失2Lsws2LcLbを補償するイコライジング特性がイコライザレジスタEQ-Registerにより予め設定されているものとする。また、校正用基準信号源Ref.AWGが出力する信号波形は、イコライザモジュールEQModuleの基準信号波形データ格納メモリRef.WFDに保存される信号波形波形データと同じであるとする。なお、上記LspaとLsaには、アダプタとスイッチモジュールSWModuleを接続する各同軸ケーブル全て同じ長さの損失も含まれるものとする。上述の条件の下で、ゲイン調整を行うと次のとおりである。なお、図13において、各信号線のうち基準信号が伝送する信号線を太線で表わす。図13に示すように、バイパススイッチBE-SW、BE-PA、BE-Aを開いた状態において、基準信号発生源Ref.AWGから高速フーリエ変換器FFT1出力まで、基準信号が、図中太線で示される信号経路を伝送する。すなわち、基準信号発生源Ref.AWGで生成した基準信号は、コネクタC3を介して信号補償装置に入力され、スイッチモジュールSWModule中を2つのLc、2つのSW-sおよび1つのLbを経由して流れたのちコネクタC2から出力され、ペアアダプタ基板とソケットボード側のアダプタ基板を経由し、コネクタC1を介して信号補償装置に入力され、スイッチモジュールSWModule中を2つのLc、2つのSW-sおよび1つのLbを経由して流れたのちイコライザモジュールEQModuleへ向けて出力される。そして、イコライザモジュールEQModuleのコネクタIn1を介して入力された基準信号は、L1、Ai、L2、ADC、EQ-SW、EQ-PA、EQ-A、EQ-ICおよびMEMを介してFFT1に入力される。一方、メモリRef.WFDから読み出された基準信号波形データは、基準信号発生源Ref.AWGで生成された基準信号波形データと同じであり、高速フーリエ変換器FFT2に入力されて周波数スペクトルに変換される。スペクトルコンパレータCompareでは、高速フーリエ変換器FFT1およびFFT2が出力する周波数成分が比較され、これら基準信号の周波数帯域内のレベル差がゼロになるようにイコライザコントローラEQ-Contを制御することで、イコライザEQ-ICのイコライジング特性を調整する。この調整方法としては、最小二乗法LeastMeanSquare:LMS等がある。上記伝送損失をゼロとする信号経路は、各素子のゲインおよび損失を用いて式37のように表わせる。式37を整理すると式38のようになる。ここで式39にて表わせる校正の条件を式38に代入すると、式40が得られる。式40から、式41に示すようなイコライザEQ-ICの特性ゲインGeicが求まり、この値が保持される。図14は、図13のゲイン調整方法により設定されたゲインの効果を説明する回路図である。図14においては、各信号線のうち基準信号が伝送する信号線を太線で表わす。アダプタ装置内のソケットボード側のアダプタ基板の端子パッド先端から、信号補償装置内のイコライザモジュールEQModuleの受信出力DOまでの伝送損失を補償する信号経路は、図中太線の信号線の通りであり、イコライザバイパススイッチBE-SWおよびBE-PAは閉じられてイコライザEQ-SWおよびEQ-PAはバイパス状態になっている。アダプタ装置内のソケットボード側のアダプタ基板の端子パッド先端から、信号補償装置内のイコライザモジュールEQModuleの受信出力DOまでの伝送損失は、図13のゲイン調整方法により設定された式42で示されるイコライザEQ-ICのゲインGeicを用いれば、式43に示すようにゼロになることがわかる。図15は、本発明の実施例による伝送装置における、信号送信経路についての信号補償装置のゲインの調整方法を説明する回路図である。ソケットボード側のアダプタ基板から信号を送信する信号送信経路における、信号補償装置内のイコライザモジュールEQModule内部の伝送損失を事前に補償することができるよう、プリエンファシスPE-ICのゲインの調整を以下のように実行する。ゲイン調整のための条件は次の通りである。すなわち、ペアアダプタ基板の伝送損失をLspadBとし、イコライザモジュールEQModuleのプリエンファシスPE-PAには、損失Lspaを補償するエンファシス特性がプリエンファシスレジスタPE-Registerにより予め設定されているものとする。また、ソケットボード側のアダプタ基板の伝送損失をLsadBとし、イコライザモジュールEQModuleのプリエンファシスPE-Aには、損失Lsaを補償するエンファシス特性がプリエンファシスレジスタPE-Registerにより予め設定されているものとする。なお、上記LspaとLsaには、アダプタとスイッチモジュールSWModuleを接続する各同軸ケーブル全て同じ長さの損失も含まれるものとする。上述の条件の下で、ゲイン調整を行うと次のとおりである。なお、図15において、各信号線のうち基準信号が伝送する信号線を太線で表わす。図15に示すように、バイパススイッチBP-PAを開いた状態において、メモリRef.WFDから高速フーリエ変換器FFT1出力まで、基準信号が図中太線で示される信号経路を伝送し、高速フーリエ変換器FFT1により周波数スペクトルに変換される。すなわち、メモリRef.WFDから読み出された基準信号は、スイッチSW-e2、PE-IC、PE-A、PE-PA、DAC、L3、Ao、L4を経由してコネクタOut1からスイッチモジュールSWModuleへ向けて出力される。スイッチモジュールSWModuleに入力された信号は、2つのLc、2つのSW-sおよび1つのLbを経由して流れたのちコネクタC1から出力され、ソケットボード側のアダプタ基板とペアアダプタ基板を経由し、コネクタC2を介して信号補償装置に入力され、スイッチモジュールSWModule中を2つのLc、2つのSW-sおよび1つのLbを経由して流れたのちイコライザモジュールEQModuleへ向けて出力される。そして、イコライザモジュールEQModuleのコネクタIn1を介して入力された基準信号は、L1、Ai、L2、ADC、BE-SW、BE-PA、BE-A、EQ-ICおよびMEMを介してFFT1に入力される。一方、メモリRef.WFDから読み出された基準信号波形データは、高速フーリエ変換器FFT2に入力されて周波数スペクトルに変換される。スペクトルコンパレータCompareでは、高速フーリエ変換器FFT1およびFFT2が出力する周波数成分が比較され、これら基準信号の周波数帯域内のレベル差がゼロになるようにプリエンファシスコントローラPE-Contを制御することで、プリエンファシスPE-ICのプリエンファシス特性を調整する。この調整方法としては、最小二乗法LeastMeanSquare:LMS等がある。上記伝送損失をゼロとする信号経路は、各素子のゲインおよび損失を用いて式44のように表わせる。式44を整理すると式45のようになる。ここで式46にて表わせる校正の条件を式45に代入すると、式47が得られる。式47を整理すると、式48に示すようなプリエンファシスPE-ICの特性ゲインGpicが求まり、この値が保持される。図16は、図15のゲイン調整方法により設定されたゲインの効果を説明する回路図である。図16においては、各信号線のうち基準信号が伝送する信号線を太線で表わす。信号補償装置内のイコライザモジュールEQModuleのメモリRef.WFDから、アダプタ装置内のソケットボード側のアダプタ基板の端子パッド先端までの伝送損失を補償する信号経路は、図中太線の信号線の通りであり、プリエンファシスバイパススイッチBP-PAは閉じられてイコライザPE-PAはバイパス状態になっている。信号補償装置内のイコライザモジュールEQModuleのメモリRef.WFDから、アダプタ装置内のソケットボード側のアダプタ基板の端子パッド先端までの伝送損失は、図15のゲイン調整方法により設定された式49で示されるプリエンファシスPE-ICのゲインGpicを用いれば、式50に示すようにゼロになることがわかる。本発明の実施例による伝送装置において、上述のようにしてゲインが調整されられた信号補償装置は、アダプタ装置のプローブカード側のアダプタ基板とソケットボード側のアダプタ基板ごとに、同じ長さの別々の同軸ケーブルを介して接続される。各アダプタ基板ごとの信号補償装置は、当該アダプタ基板およびこれに接続される同軸ケーブルに生じる伝送損失を補償し、プローブカード側のアダプタ基板の端子群の各端子とソケットボード側のアダプタ基板の端子群の各端子との間でみたときに伝送損失がゼロとなるようにする。したがって、本発明の実施例による伝送装置を、伝送線路の伝送特性を評価する評価装置のジッタ校正をする際に用いれば、評価対象伝送線路を介さないプローブカードのプローブ端子とソケットボードのソケット端子とが接続されたバイパス状態を実現することができるので、テストパスを考慮したジッタ校正を容易かつ正確に行うことができる。また、このような正確なジッタ校正により、ソケット側とプローブ側とで端子のピッチおよびサイズが異なるICパッケージまたはインターポーザなどの評価対象伝送線路のジッタ測定をより正確に行うことが可能となる。図17および図18は、本発明の実施例による伝送装置における信号の流れを説明する回路図である。図17および18に示す伝送装置1において、アダプタ装置11のプローブカード側のアダプタ基板11-Pに接続された信号補償装置12-Pと、アダプタ装置11のソケットボード側のアダプタ基板11-Sに接続された信号補償装置12-Sとは、イコライザモジュールEQModuleE1aの出力DOとイコライザモジュールEQModuleE1bの入力DIをデータバスのクロスポイントにより接続される。図17に示すように、アダプタ装置11のプローブカード側のアダプタ基板11-Pの端子群の各端子から入力された試験信号は、信号補償装置12-P内において図中太線の信号線で示す経路を流れ、イコライザモジュールEQModuleE1aで伝送損失が補償され、この補償された試験信号はデータバスを介してイコライザモジュールEQModuleE1bに入力されてさらに事前補償され、アダプタ装置11のソケットボード側のアダプタ基板11-Sの端子群の各端子から出力される。これにより、プローブカード側のアダプタ基板11-Pの端子群の各端子からソケットボード側のアダプタ基板11-Sの端子群の各端子までの各信号経路は、伝送損失の無い伝送線路と等価になる。図18に示すように、アダプタ装置11のソケットボード側のアダプタ基板11-Sの端子群の各端子から入力された試験信号は、信号補償装置12-S内において図中太線の信号線で示す経路を流れ、イコライザモジュールEQModuleE1bで伝送損失が補償され、この補償された試験信号はデータバスを介してイコライザモジュールEQModuleE1aに入力されてさらに事前補償され、アダプタ装置11のプローブカード側のアダプタ基板11-Pの端子群の各端子から出力される。これにより、ソケットボード側のアダプタ基板11-Sの端子群の各端子からプローブカード側のアダプタ基板11-Pの端子群の各端子までの各信号経路は、伝送損失の無い伝送線路と等価になる。なお、上述のように、なお、本発明による伝送装置内の信号補償装置内において生成される基準波形データを変えるだけで、ジッタの校正値を容易に変更することもできる。上述のゲイン調整方法の説明では、イコライザモジュールEQModule内のメモリRef.WFDの波形データを、外部の基準信号発生源Ref.AWGで生成するものと同じにしたが、基準とする伝送線路を通過した波形データにした場合は、伝送装置1は基準伝送線路と等価になる。