"導体ベースプレートと、前記導体ベースプレート上に配置されたマルチセル構成の半導体チップと、前記導体ベースプレート上に配置され、前記半導体チップを内在する矩形のキャビティを形成する金属壁と、前記金属壁の入出力部に設けられた貫通孔とを備え、前記半導体チップを、前記金属壁に囲まれた矩形のキャビティ内において、前記半導体チップの長手方向が、前記貫通孔の設けられていない前記金属壁の延伸方向から0度より大で、90度より小の所定の角度に配置したことを特徴とする高周波半導体装置。前記金属壁に囲まれた前記導体ベースプレート上に前記半導体チップに隣接して配置された入力回路基板および出力回路基板と、前記入力回路基板上に配置された入力整合回路および入力分配回路と、前記出力回路基板上に配置された出力整合回路および出力合成回路と、前記半導体チップと前記入力整合回路および前記出力整合回路を接続する複数本の入力ボンディングワイヤおよび複数本の出力ボンディングワイヤとを備えることを特徴とする請求項1に記載の高周波半導体装置。前記貫通孔にはめ込まれ、かつ前記導体ベースプレート上に配置されたフィードスルー下層部と、前記貫通孔にはめ込まれ、かつ前記フィードスルー下層部上に配置されたフィードスルー上層部と、前記フィードスルー下層部と前記フィードスルー上層部の間に配置された入力ストリップラインおよび出力ストリップラインと、前記入力ストリップラインおよび前記出力ストリップラインストリップライン上にそれぞれ配置された入力端子電極および出力端子電極とを備えることを特徴とする請求項1または2に記載の高周波半導体装置。前記半導体チップを複数チップ配置したことを特徴とする請求項1~3のいずれか1項に記載の高周波半導体装置。前記半導体チップを前記金属壁に囲まれた矩形のキャビティのほぼ対角線に平行に配置したことを特徴とする請求項1~4のいずれか1項に記載の高周波半導体装置。前記半導体チップを、前記半導体チップの長手方向がそれぞれ金属壁の2つの対角線に対してほぼ平行なるように配置したことを特徴とする請求項5に記載の高周波半導体装置。前記入力回路基板および前記出力回路基板は、前記対角線に対してほぼ直交する線上に配置したことを特徴とする請求項5に記載の高周波半導体装置。前記入力回路基板および前記出力回路基板は、三角形状を有することを特徴とする請求項7に記載の高周波半導体装置。前記半導体チップは、半導体基板と、前記半導体基板の第1表面に配置されそれぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、前記半導体基板の第1表面に配置され前記ゲートフィンガー電極、前記ソースフィンガー電極および前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極、複数のソース端子電極および複数の前記ドレイン端子電極と、前記ソース端子電極の下部に配置されたVIAホールと、前記半導体基板の第1表面と反対側の第2表面に配置され、前記ソース端子電極に対して前記VIAホールを介して接続された接地電極とを備えることを特徴とする請求項1~8のいずれか1項に記載の高周波半導体装置。前記半導体基板は、GaAs基板、SiC基板、GaN基板、SiC、Si、もしくはサファイア基板上にGaNエピタキシャル層を形成した基板、SiC、Si、もしくはサファイア基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、若しくはダイヤモンド基板のいずれかであることを特徴とする請求項9に記載の高周波半導体装置。従来の高周波半導体装置においては、パッケージの端子が対向する面の中心に配され、一方の端子から分配しながら配線を広げて、半導体チップに信号を供給し、合成しながら配線を束ねて他方の端子に繋げているため、端子の両脇付近が有効に使われていない。本実施の形態は、半導体チップを実装できる幅を増大し、実装基板上を有効に使用可能な高周波半導体装置を提供する。本実施の形態に係る高周波半導体装置は、導体ベースプレートと、マルチセル構成の半導体チップと、金属壁と、貫通孔とを備える。マルチセル構成の半導体チップは、導体ベースプレート上に配置される。金属壁は、導体ベースプレート上に配置され、半導体チップを内在する矩形のキャビティを形成する。貫通孔は、金属壁の入出力部に設けられる。ここで、半導体チップを、金属壁に囲まれた矩形のキャビティ内において、半導体チップの長手方向が、貫通孔の設けられていない金属壁の延伸方向から0度より大で、90度より小の所定の角度に配置する。次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。第1の実施の形態高周波半導体装置第1の実施の形態に係る高周波半導体装置1の模式的平面パターン構成は、図1に示すように表され、図1のI-I線に沿う模式的断面構造は、図2に示すように表され、図1のII-II線に沿う模式的断面構造は、図3に示すように表され、図1のIII-III線に沿う模式的断面構造は、図4に示すように表され、図1のIV-IV線に沿う模式的断面構造は、図5に示すように表される。また、第1の実施の形態に係る高周波半導体装置1を収納するパッケージの模式的鳥瞰構成は、図7に示すように表される。図7aはメタルキャップ10、図7bはメタルシールリング10a、図7cは、金属壁16、図7dは、導体ベースプレート200、フィードスルー下層部20、フィードスルー上層部22およびフィードスルー下層部20上に配置されたストリップライン19a19bの模式的構成をそれぞれ表す。第1の実施の形態に係る高周波半導体装置1は、図1~図5、および図7に示すように、導体ベースプレート200と、導体ベースプレート200上に配置されたマルチセル構成の半導体チップ24a24bと、導体ベースプレート200上に配置され、半導体チップ24a24bを内在する矩形のキャビティを形成する金属壁16と、金属壁16の入出力部に設けられた貫通孔34とを備える。ここで、半導体チップ24a24bを、金属壁16に囲まれた矩形のキャビティ内において、半導体チップ24a24bの長手方向が、貫通孔34の設けられていない金属壁の延伸方向から0度より大で、90度より小の所定の角度に配置する。また、第1の実施の形態に係る高周波半導体装置1は、図1~図5、および図7に示すように、金属壁16上に配置されたメタルシールリング10aと、メタルシールリング10a上に配置されたメタルキャップ10とを備え、導体ベースプレート200と、導体ベースプレート200上に配置された金属壁16と、金属壁16上に配置されたメタルキャップ10によって、矩形状のキャビティが形成される。また、第1の実施の形態に係る高周波半導体装置1は、図1~図5、および図7に示すように、金属壁16に囲まれた導体ベースプレート200上に半導体チップ24a24bに隣接して配置された入力回路基板26および出力回路基板28と、入力回路基板26上に配置された入力整合回路17a17b入力分配回路17cストリップライン17dと、出力回路基板28上に配置された出力整合回路18a18b出力合成回路18cストリップライン18dと、半導体チップ24a24bと入力整合回路17a17b出力整合回路18a18bを接続する複数本の入力ボンディングワイヤ12a12b複数本の出力ボンディングワイヤ14a14bとを備える。ここで、図1に示すように、入力ボンディングワイヤ12a12bおよび出力ボンディングワイヤ14a14bは、半導体チップ24a24bに対して平面上で90°の角度を有する。また、第1の実施の形態に係る高周波半導体装置1は、図1~図5、および図7に示すように、貫通孔34にはめ込まれ、かつ導体ベースプレート200上に配置されたフィードスルー下層部20と、貫通孔34にはめ込まれ、かつフィードスルー下層部20上に配置されたフィードスルー上層部22と、フィードスルー下層部20とフィードスルー上層部22の間に配置された入力ストリップライン19aおよび出力ストリップライン19bと、入力ストリップライン19aおよび出力ストリップライン19b上にそれぞれ配置された入力端子電極21aおよび出力端子電極21bとを備える。第1の実施の形態に係る高周波半導体装置1においては、図1に示すように、複数チップの半導体チップ24a24bを配置している。ここで、図1においては、2チップ構成の例が示されているが、さらに3チップ以上であっても同様に構成可能である。また、第1の実施の形態に係る高周波半導体装置1においては、図1に示すように、2合成の回路パターン例が示されているが、4合成の回路パターン、6合成の回路パターンなどにも同様に適用可能である。また、第1の実施の形態に係る高周波半導体装置1においては、図1に示すように、半導体チップ24a24bを金属壁16に囲まれた矩形のキャビティの1つの対角線にほぼ平行に配置している。また、第1の実施の形態に係る高周波半導体装置1においては、図1に示すように、入力回路基板26および出力回路基板28は、上記の対角線に対してほぼ直交する線上に配置しても良い。また、第1の実施の形態に係る高周波半導体装置1においては、図1に示すように、入力端子電極21aおよび出力端子電極21bは、上記の対角線に対してほぼ直交する方向に配置しても良い。また、第1の実施の形態に係る高周波半導体装置1においては、図1に示すように、入力回路基板および出力回路基板は、三角形状を有していても良い。導体ベースプレート200は、例えば、銅、モリブデン、銅モリブデン合金などの導電性金属によって形成されている。さらに、導体ベースプレート200の表面には、例えば、Au、Ni、Ag、Ag-Pt合金、Ag-Pd合金などのメッキ導体を形成してもよい。金属壁16は、例えば、FeNiCo、アルミニウム、モリブデン、銅モリブデン合金などの導電性金属によって形成される。金属壁16の上面には、メタルシールリング10aを介して、半田付けのためのハンダメタル層図示省略が形成される。ハンダメタル層としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。メタルキャップ10は、図1に示すように、平板形状を備える。メタルキャップ10は、例えば、FeNiCo、アルミニウム、モリブデン、銅モリブデン合金などの導電性金属によって形成される。また、フィードスルー下層部20とフィードスルー上層部22は、例えば、セラミックで形成されていても良い。セラミックの材質としては、例えば、アルミナAl2O3、窒化アルミニウムAlNなどから形成可能である。また、端子電極21a21bは、ストリップライン19a19b上に銀ロウ付けなどによって固定されている。一方、比較例に係る高周波半導体装置1aの模式的平面パターン構成は、図6に示すように表される。比較例に係る高周波半導体装置1aにおいては、半導体チップ24a24bを、半導体チップ24a24bの長手方向が貫通孔34が配置された金属壁16に対して平行に配置している。比較例に係る高周波半導体装置1aにおいては、矩形のキャビティにおいて、辺と並行して半導体チップ24a24bを配しているため、半導体チップ24a24bチップを配置できる幅はキャビティーの辺の長さ以下となる。第1の実施の形態に係る高周波半導体装置1においては、半導体チップ24a24bを所定の角度に回転させて配置するため、キャビティ内の導体ベースプレート上を有効に活用することができる。例えば、半導体チップ24a24bを45°回転させて配置する場合には、半導体チップ24a24bを実装できる幅が比較例に比べて、約1.4倍となる。第1の実施の形態に係る高周波半導体装置1においては、入力側のフィードスルー構成2019a22と出力側のフィードスルー構成2019b22は、図1に示すように、導体ベースプレート200上の互いに対向する辺上において、シフトして配置され、従って、入力端子電極21a出力端子電極21bもシフトして配置されている。半導体素子構造第1の実施の形態に係る高周波半導体装置1に搭載される半導体チップ24の模式的平面パターン構成の拡大図は、図8aに示すように表され、図8aのJ部分の拡大図は、図8bに示すように表される。また、実施の形態に係る高周波半導体装置に搭載される半導体チップ24の構成例であって、図8bのV-V線に沿う模式的断面構成例は、図9に示すように表される。第1の実施の形態に係る高周波半導体装置1に搭載される半導体チップ24において、複数のFETセルFET1~FET8は、図8に示すように、半導体基板110と、半導体基板110の第1表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、半導体基板110の第1表面に配置され、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極G1,G2,...,G8、複数のソース端子電極S1,S2,...,S9よびドレイン端子電極D1,D2,...,D8と、ソース端子電極S1,S2,...,S9の下部に配置されたVIAホールSC1,SC2,...,SC9と、半導体基板110の第1表面と反対側の第2表面に配置され、ソース端子電極S1,S2,...,S9に対してVIAホールSC1,SC2,...,SC9を介して接続された接地電極図示省略とを備える。VIAホールSC1,SC2,...,SC9の内壁に形成されたバリア金属層図示省略およびバリア金属層上に形成され、VIAホールを充填する充填金属層図示省略を介してソース端子電極S1,S2,...,S9は、接地電極図示省略に接続される。ゲート端子電極G1,G2,...,G8には、ボンディングワイヤ12が接続され、ドレイン端子電極D1,D2,...,D8には、ボンディングワイヤ14が接続される。半導体基板110は、GaAs基板、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。構造例第1の実施の形態に係る高周波半導体装置1に搭載される半導体チップ24のFETセルの構成例は、図9に示すように、半導体基板110と、半導体基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120、ゲートフィンガー電極G124およびドレインフィンガー電極D122とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2次元電子ガス2DEG:TwoDimensionalElectronGas層116が形成されている。図9に示す構成例では、高電子移動度トランジスタHEMT:HighElectronMobilityTransistorが示されている。ソースフィンガー電極120およびドレインフィンガー電極122は、例えば、Ti/Alなどで形成される。ゲートフィンガー電極124は、例えばNi/Auなどで形成することができる。なお、実施の形態に係る高周波半導体装置に搭載される半導体チップ24において、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122の長手方向のパターン長は、マイクロ波/ミリ波/サブミリ波と動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約25μm~50μmである。また、ソースフィンガー電極120の幅は、例えば、約40μm程度であり、ソース端子電極S1,S2,...,S9の幅は、例えば、約100μm程度である。また、VIAホールSC1,SC2,...,SC9の形成幅は、例えば、約10μm~40μm程度である。矩形のキャビティのほぼ対角線上に半導体チップ24a24bが配置されている第1の実施の形態に係る高周波半導体装置1において、入力端子Piおよび出力端子Poの配置例は、図10aおよび図10bに示すように表される。図10aでは、金属壁16の対向する辺に入力端子Piおよび出力端子Poが配置されている。一方、図10bでは、金属壁16の隣り合う辺に入力端子Piおよび出力端子Poが配置されている。第1の実施の形態によれば、半導体チップ24a24bを、金属壁16に囲まれた矩形のキャビティ内において、半導体チップ24a24bの長手方向が、貫通孔34の設けられていない金属壁16の延伸方向から0度より大で、90度より小の所定の角度θに配置することによって、金属壁16に囲まれた矩形のキャビティ内の導体ベースプレート領域を有効利用することができる。第1の実施の形態によれば、マイクロ波やミリ波などの高周波帯で用いる高周波回路を空洞内に収納した高周波半導体装置において、半導体チップを実装できる幅を増大し、実装基板上を有効に使用可能な高周波用半導体装置を提供することができる。第2の実施の形態第2の実施の形態に係る高周波半導体装置の模式的平面パターン構成は、図11に示すように表される。また、第2の実施の形態の変形例1および変形例2に係る高周波半導体装置の模式的平面パターン構成は、図12~図13に示すように表される。第2の実施の形態およびその変形例1~変形例2に係る高周波半導体装置1においては、図11~図13に示すように、複数チップの半導体チップ24a24bを矩形のキャビティのほぼ対角線上に配置し、かつ出力ボンディングワイヤ14a14bを、半導体チップ24a24bに対して平面上で90°以下の所定の角度で斜めに配置している。ここで、図11~図13においては、2チップ構成の例が示されているが、さらに3チップ以上であっても良い。第2の実施の形態に係る高周波半導体装置1においては、図11に示すように、半導体チップ24a24bの長手方向が、それぞれ金属壁16の2つの対角線にほぼ並行になるように配置されている。また、出力ボンディングワイヤ14a14bは、半導体チップ24a24bに対して平面上で約45°の角度を有する。尚、入力ボンディングワイヤ12a12bは、半導体チップ24a24bに対して平面上で実質的に90°となるように配置されている。また、第2の実施の形態の変形例1に係る高周波半導体装置1においては、図12に示すように、半導体チップ24a24bを、金属壁16の対角線に対して実質的に平行に配置すると共に、出力ボンディングワイヤ14a14bは、半導体チップ24a24bに対して平面上で約-45°の角度を有する。尚、入力ボンディングワイヤ12a12bは、半導体チップ24a24bに対して平面上で実質的に90°となるように配置されている。また、第2の実施の形態の変形例2に係る高周波半導体装置1においては、図13に示すように、半導体チップ24a24bを、金属壁16の対角線に対して実質的に平行に配置すると共に、出力ボンディングワイヤ14a14bは、半導体チップ24a24bに対して平面上で約45°の角度を有する。尚、入力ボンディングワイヤ12a12bは、半導体チップ24a24bに対して平面上で実質的に90°となるように配置されている。第2の実施の形態およびその変形例1~変形例2に係る高周波半導体装置1は、図11~図13に示すように、導体ベースプレート200と、導体ベースプレート200上に配置された複数チップのマルチセル構成の半導体チップ24a24bと、半導体チップ24a24bを内在し、導体ベースプレート200上に配置された金属壁16と、金属壁16に囲まれた導体ベースプレート200上に半導体チップ24a24bに隣接して配置された入力回路基板26出力回路基板28と、入力回路基板26上に配置された入力整合回路17a17b入力分配回路17cストリップライン17dと、出力回路基板28上に配置された出力整合回路18a18b出力合成回路18cストリップライン18dと、半導体チップ24a24bと入力整合回路17a17bおよび出力整合回路18a18bを接続する複数本の入力ボンディングワイヤ12a12b複数本の出力ボンディングワイヤ14a14bとを備える。ここで、出力ボンディングワイヤ14a14bは、半導体チップ24a24bに対して平面上で90°以下の所定の角度を有する。尚、入力ボンディングワイヤ12a12bは、半導体チップ24a24bに対して平面上で実質的に90°となるように配置されているが、出力ボンディングワイヤ14a14bと同様に、半導体チップ24a24bに対して平面上で90°以下の所定の角度を有していても良い。その他の構成は、第1の実施の形態と同様であるため、重複説明は省略する。その他の実施の形態本実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。なお、実施の形態に係る高周波半導体装置に搭載される半導体チップとしては、FET、HEMTに限らず、LDMOSLaterallyDiffusedMetalOxideSemiconductorFieldEffectTransistorやヘテロ接合バイポーラトランジスタHBT:HeterojunctionBipolarTransistorなどの増幅素子なども適用できることは言うまでもない。このように、ここでは記載していない様々な実施の形態などを含む。"