"支持基板の上面側に、中間電極、下側第1導電型半導体層、第1発光層、第2導電型半導体層、前記第1発光層と同一の発光波長を有する第2発光層、上側第1導電型半導体層および上側電極を順次具え、前記上側第1導電型半導体層および第2発光層を貫通する凹部に設けられ、前記第2導電型半導体層と電気的に接続する基準電極を有し、前記第1発光層の電流が流れる有効領域の一部が規制されていることを特徴とする半導体発光素子。前記第1発光層および前記第2発光層の有効面積が等しい請求項1に記載の半導体発光素子。支持基板の上面側に、中間電極、下側第1導電型半導体層、第1発光層、第2導電型半導体層、前記第1発光層と同一の発光波長を有する第2発光層、上側第1導電型半導体層および上側電極を順次具え、前記上側第1導電型半導体層および第2発光層を貫通する凹部に設けられ、前記第2導電型半導体層と電気的に接続する基準電極を有し、前記中間電極の一部が規制されていることを特徴とする半導体発光素子。前記上側電極および前記中間電極の面積が等しい請求項3に記載の半導体発光素子。前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置が少なくとも一部重複している請求項3に記載の半導体発光素子。前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離が等しい請求項3~5のいずれか1項に記載の半導体発光素子。支持基板の上面側に、中間電極、下側第1導電型半導体層、第1発光層、第2導電型半導体層、前記第1発光層と同一の発光波長を有する第2発光層、上側第1導電型半導体層および上側電極を順次具え、前記上側第1導電型半導体層および第2発光層を貫通する凹部に設けられ、前記第2導電型半導体層と電気的に接続する基準電極を有し、前記第1発光層の電流が流れる有効領域の一部が規制されており、前記中間電極の一部が規制されており、前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置が少なくとも一部重複していることを特徴とする半導体発光素子。前記第1発光層および前記第2発光層の厚さが等しく、前記下側第1導電型半導体層および前記上側第1導電型半導体層の厚さが等しい請求項1~7のいずれか1項に記載の半導体発光素子。前記下側第1導電型半導体層および前記上側第1導電型半導体層の組成が等しい請求項1~8のいずれか1項に記載の半導体発光素子。前記第2導電型半導体層の中間にコンタクト層を具え、前記第2導電型半導体層が前記コンタクト層の上側層と下側層とに分割され、前記基準電極が前記コンタクト層上に配置される請求項1~9のいずれか1項に記載の半導体発光素子。前記上側層および前記下側層の厚さが等しい請求項10に記載の半導体発光素子。前記中間電極の外部との電気的接続を仲介する下側電極を有する請求項1~11のいずれか1項に記載の半導体発光素子。前記中間電極および前記上側電極がともに前記支持基板に電気的に接続されている請求項1~12のいずれか1項に記載の半導体発光素子。仮基板上に、上側第1導電型半導体層、第2発光層、第2導電型半導体層、前記第2発光層と同一の発光波長を有する第1発光層、下側第1導電型半導体層を順次形成する工程と、前記下側第1導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、前記仮基板を除去または分離する工程と、前記上側第1導電型半導体層上に上側電極を形成する工程と、前記上側第1導電型半導体層および第2発光層を貫通する凹部を設ける工程と、該凹部内に、前記第2導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、前記第1発光層の電流が流れる有効領域の一部を規制することを特徴とする半導体発光素子の製造方法。仮基板上に、上側第1導電型半導体層、第2発光層、第2導電型半導体層、前記第2発光層と同一の発光波長を有する第1発光層、下側第1導電型半導体層を順次形成する工程と、前記下側第1導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、前記仮基板を除去または分離する工程と、前記上側第1導電型半導体層上に上側電極を形成する工程と、前記上側第1導電型半導体層および第2発光層を貫通する凹部を設ける工程と、該凹部内に、前記第2導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、前記中間電極の一部を規制することを特徴とする半導体発光素子の製造方法。前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置を少なくとも一部重複させる請求項15に記載の半導体発光素子の製造方法。前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離を等しくする請求項15に記載の半導体発光素子の製造方法。仮基板上に、上側第1導電型半導体層、第2発光層、第2導電型半導体層、前記第2発光層と同一の発光波長を有する第1発光層、下側第1導電型半導体層を順次形成する工程と、前記下側第1導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、前記仮基板を除去または分離する工程と、前記上側第1導電型半導体層上に上側電極を形成する工程と、前記上側第1導電型半導体層および第2発光層を貫通する凹部を設ける工程と、該凹部内に、前記第2導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、前記第1発光層の電流が流れる有効領域の一部を規制し、前記中間電極の一部を規制し、前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置を少なくとも一部重複させることを特徴とする半導体発光素子の製造方法。本発明者らは、所定の発光ピーク波長を有するLEDの最大電流値、発光出力および順方向電圧といった特性を向上させるべく、種々の検討を行った。ここで、チップサイズの大きいLED、すなわち、チップの垂直方向を光放射方向とした場合、この垂直方向から見た発光層の面積が大きなLEDは、電流密度を抑えつつ、大きな電流を流すことが可能である。しかしながら、チップサイズが大きいことは、基板1枚あたりから作製できるチップ個数が減少することを意味し、製造コストが上がってしまう。さらに、このようなLEDは携帯電話など小さいチップサイズが求められる用途に適用できない。そこで、本発明者らは、特許文献1に記載されるような素子構造で、同一の発光ピーク波長をもつ2層の発光層を垂直に積層したLEDを検討した。ここで、特許文献1の素子構造のうち、第1の素子構造pn接合型の場合、トンネル接合には高キャリアドープのpn接合が必要であるが、このトンネル接合を得るための高ドープ自体が困難な上、ドーパントの拡散により発光素子の信頼性を低下させるおそれがある。そこで、本発明者らは、第2の素子構造pn-np構造のLEDを検討した。しかしながら、本発明者らの検討によると、当該素子構造のLEDでは、発光層が1層のLEDと比べて、多少の最大電流値の向上および順方向電圧の低下が見られたものの、発光出力はほぼ変わらず、発光層を2層にしたことにより得られると予想したほどの特性の向上を得ることができないことが判明した。そこで本発明は、上記課題に鑑み、同一の発光ピーク波長をもつ2層の発光層を有する半導体発光素子であって、高い最大電流値および発光出力を低い順方向電圧で得ることが可能な半導体発光素子およびその製造方法を提供することを目的とする。なお、本発明は、同一の発光ピーク波長をもつ2層の発光層を有する半導体発光素子に関するものであり、特許文献2のような、互いに異なる波長の光を放出する発光層を2層設けたものとは無関係である。この目的を達成すべく本発明者らがさらに検討したところ、以下の知見を得た。pn-np構造のLEDの場合、基準電極から第1発光層を介して裏面電極へ、第2発光層を介して表面電極へと、それぞれ電流が流れるため、第1発光層と第2発光層とは直列回路ではなく、並列回路で駆動している。pn接合型のLEDのように第1および第2発光層が直列回路で駆動している場合には、第1発光層における抵抗成分と第2発光層における抵抗成分とが異なっていても、各発光層に流れる電流密度は同じである。しかし、並列回路の場合、第1発光層側の回路の抵抗成分と、第2発光層側の回路の抵抗成分の値に応じて、電流密度が分配されることになる。本発明者らはそれぞれの抵抗成分に着目し、2つの並列回路の抵抗成分が異なる場合、抵抗値が低い回路側に優先的に電流が流れる結果、この電流の流れやすい発光層から先に発光出力が飽和し、思ったほどにチップ全体の出力値が向上しないとの着想に至った。そこで本発明者らは、第1発光層を含む電流回路と第2発光層を含む電流回路との抵抗成分をより近づけるように素子構造を工夫することにより、発光素子の特性を飛躍的に向上させることができることを見出し、本発明を完成するに至った。すなわち、第1発光層を含む電流回路および第2発光層を含む電流回路の抵抗に起因する要素組成、面積、厚さ、配置、電流経路等をそれぞれ近づけ、理想的には等しくなるようにすることで、電流の偏りを減らすことができ、特性を飛躍的に向上させることができることを見出した。本発明は、上記知見に基づきなされたものであり、その要旨構成は以下の通りである。1支持基板の上面側に、中間電極、下側第1導電型半導体層、第1発光層、第2導電型半導体層、前記第1発光層と同一の発光波長を有する第2発光層、上側第1導電型半導体層および上側電極を順次具え、前記上側第1導電型半導体層および第2発光層を貫通する凹部に設けられ、前記第2導電型半導体層と電気的に接続する基準電極を有し、前記第1発光層の電流が流れる有効領域の一部が規制されていることを特徴とする半導体発光素子。2前記第1発光層および前記第2発光層の有効面積が等しい上記1に記載の半導体発光素子。3支持基板の上面側に、中間電極、下側第1導電型半導体層、第1発光層、第2導電型半導体層、前記第1発光層と同一の発光波長を有する第2発光層、上側第1導電型半導体層および上側電極を順次具え、前記上側第1導電型半導体層および第2発光層を貫通する凹部に設けられ、前記第2導電型半導体層と電気的に接続する基準電極を有し、前記中間電極の一部が規制されていることを特徴とする半導体発光素子。4前記上側電極および前記中間電極の面積が等しい上記3に記載の半導体発光素子。5前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置が少なくとも一部重複している上記3に記載の半導体発光素子。6前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離が等しい上記3~5のいずれか1項に記載の半導体発光素子。7支持基板の上面側に、中間電極、下側第1導電型半導体層、第1発光層、第2導電型半導体層、前記第1発光層と同一の発光波長を有する第2発光層、上側第1導電型半導体層および上側電極を順次具え、前記上側第1導電型半導体層および第2発光層を貫通する凹部に設けられ、前記第2導電型半導体層と電気的に接続する基準電極を有し、前記第1発光層の電流が流れる有効領域の一部が規制されており、前記中間電極の一部が規制されており、前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置が少なくとも一部重複していることを特徴とする半導体発光素子。8前記第1発光層および前記第2発光層の厚さが等しく、前記下側第1導電型半導体層および前記上側第1導電型半導体層の厚さが等しい上記1~7のいずれか1項に記載の半導体発光素子。9前記下側第1導電型半導体層および前記上側第1導電型半導体層の組成が等しい上記1~8のいずれか1項に記載の半導体発光素子。10前記第2導電型半導体層の中間にコンタクト層を具え、前記第2導電型半導体層が前記コンタクト層の上側層と下側層とに分割され、前記基準電極が前記コンタクト層上に配置される上記1~9のいずれか1項に記載の半導体発光素子。11前記上側層および前記下側層の厚さが等しい上記10に記載の半導体発光素子。12前記中間電極の外部との電気的接続を仲介する下側電極を有する上記1~11のいずれか1項に記載の半導体発光素子。13前記中間電極および前記上側電極がともに前記支持基板に電気的に接続されている上記1~12のいずれか1項に記載の半導体発光素子。14仮基板上に、上側第1導電型半導体層、第2発光層、第2導電型半導体層、前記第2発光層と同一の発光波長を有する第1発光層、下側第1導電型半導体層を順次形成する工程と、前記下側第1導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、前記仮基板を除去または分離する工程と、前記上側第1導電型半導体層上に上側電極を形成する工程と、前記上側第1導電型半導体層および第2発光層を貫通する凹部を設ける工程と、該凹部内に、前記第2導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、前記第1発光層の電流が流れる有効領域の一部を規制することを特徴とする半導体発光素子の製造方法。15仮基板上に、上側第1導電型半導体層、第2発光層、第2導電型半導体層、前記第2発光層と同一の発光波長を有する第1発光層、下側第1導電型半導体層を順次形成する工程と、前記下側第1導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、前記仮基板を除去または分離する工程と、前記上側第1導電型半導体層上に上側電極を形成する工程と、前記上側第1導電型半導体層および第2発光層を貫通する凹部を設ける工程と、該凹部内に、前記第2導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、前記中間電極の一部を規制することを特徴とする半導体発光素子の製造方法。16前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置を少なくとも一部重複させる上記15に記載の半導体発光素子の製造方法。17前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離を等しくする上記15に記載の半導体発光素子の製造方法。18仮基板上に、上側第1導電型半導体層、第2発光層、第2導電型半導体層、前記第2発光層と同一の発光波長を有する第1発光層、下側第1導電型半導体層を順次形成する工程と、前記下側第1導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、前記仮基板を除去または分離する工程と、前記上側第1導電型半導体層上に上側電極を形成する工程と、前記上側第1導電型半導体層および第2発光層を貫通する凹部を設ける工程と、該凹部内に、前記第2導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、前記第1発光層の電流が流れる有効領域の一部を規制し、前記中間電極の一部を規制し、前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置を少なくとも一部重複させることを特徴とする半導体発光素子の製造方法。本発明によれば、同一の発光ピーク波長をもつ2層の発光層を有する半導体発光素子において、第1発光層を含む電流回路と第2発光層を含む電流回路との抵抗成分をより近づけるように素子構造を工夫することにより、高い最大電流値および発光出力を低い順方向電圧で得ることが可能となった。以下、図面を参照しつつ本発明をより詳細に説明する。なお、本明細書において、本発明に従う半導体発光素子と比較例の半導体発光素子とで共通する構成要素には、原則として下2桁が同一の参照番号を付し、説明は省略する。また、発光素子の模式断面図においては、説明の便宜上、各層の厚さが実状とは異なる比率で誇張して示す。実施形態1:半導体発光素子100本発明の一実施形態である半導体発光素子100は、図1Aに示すとおり、支持基板102の上面側に、中間電極発光層側コンタクト金属層104、下側第1導電型半導体層としてのn型半導体層106、第1発光層108、第2導電型半導体層としてのp型半導体層110、第1発光層108と同一の発光波長を有する第2発光層112、上側第1導電型半導体層としてのn型半導体層114および上側電極116を順次具え、支持基板102の下面側に設けられる下側電極118と、上側第1導電型半導体層114および第2発光層112を貫通する凹部120に設けられ、第2導電型半導体層110と電気的に接続する基準電極122と、を有する。この素子100は、第1および第2発光層108,112を含むエピタキシャル膜を成長させた仮基板と支持基板102とを接合して形成したウェーハ貼り合わせ型の素子であり、支持基板側コンタクト金属層130を介して形成された支持基板側接合金属層132と、発光層側接合金属層128との間で接合され、仮基板は接合後に除去または分離される。この素子100の実装例として、基準電極122は正極端子へ、上側電極116および下側電極118は負極-端子へ接続される。すると、基準電極122から第1発光層108を介して中間電極104、支持基板102さらには下側電極118へと電流が流れる第1回路と、基準電極122から第2発光層112を介して上側電極116へと電流が流れる第2回路との2つの並列回路が形成される。ここで素子100では、図1AおよびBに示すように、円形の凹部120により第2発光層112の一部が除去されているため、第2発光層112は、除去された分だけ第1発光層108よりも面積が小さくなっている。素子100では、凹部120により除去された第2発光層112の面積分だけ、第1発光層108の一部分を絶縁膜126で形成した円形の突起によって区切る。すなわち、凹部120の存在により生じる第1発光層108と第2発光層112との有効領域の面積差を補償するように、第1発光層108の電流が流れる有効領域の一部が規制されている。これにより、突起によって区切られた第1発光層108の部分には電流が流れない。この構成を採用することによって、第1および第2回路における各発光層での抵抗成分をより近づけることができる。そのため、第1発光層108および第2発光層112により均等に電流が流れ、発光素子100の特性を飛躍的に向上させることができる。図1Bの破線が、第2発光層112の凹部120による除去部分および第1発光層108の絶縁膜126による隔離部分を示している。本実施形態では、このように、第1発光層108および第2発光層112の電流が流れる部分の面積が等しくなっている。発光層中の電流が流れうる部分の面積を、本明細書において有効面積という。本実施形態の素子100では、第1発光層108および第2発光層112の有効面積を等しくすることを特徴とする。そのため、第1および第2回路における各発光層での抵抗成分をさらに近づけることができるため、発光素子100の特性をより飛躍的に向上させることができる。ここで、図1では絶縁膜126により区切られた内側には第1発光層108bおよび下側第1導電型半導体層106を残しているが、絶縁部やその他の材料とすることも可能である。すなわち、本発明は、第1発光層108の電流が流れる有効領域を規制して、上記の作用効果を生じさせるものであれば特に限定されない。ただし、例えば熱膨張係数差や基準電極形成によるクラック等の問題が生ずる場合には、発光素子にとって異種材料である絶縁部は必要十分な形とすることが好ましく、絶縁膜により区切られた内側に第1発光層108および下側第1導電型半導体層106を残すほうがより好ましい。第1発光層108および第2発光層112の厚さは等しいことが好ましい。これにより、第1および第2回路における各発光層での抵抗成分を等しくすることができ、第1および第2回路における抵抗成分をより近づけることができる。下側第1導電型半導体層であるn型半導体層106および上側第1導電型半導体層であるn型半導体層114の厚さおよび/または組成を等しくすることは、第1および第2回路における抵抗成分をより近づけることができるため、好ましい。また、素子100は、第2導電型半導体層であるp型半導体層110の中間にコンタクト層124を具え、p型半導体層110がコンタクト層124を基準に上側層110aと下側層110bとに分割され、基準電極122がコンタクト層124上に配置されている。このとき、上側層110aおよび下側層110bの厚さを等しくすることにより、第1および第2回路における抵抗成分をさらに近づけることができるため、好ましい。ここで本明細書において有効面積が等しい、厚さが等しいなどの等しいとの表現は、厳密に数学的な意味で有効面積、厚さなどが等しいことを意味するものではなく、製造工程上不可避な誤差をはじめ、本発明の作用効果を奏する範囲で許容される誤差を含むものであることは勿論であり、この点は他の実施形態においても同様である。このような誤差としては、3以内を等しいに含めることとする。半導体層の各層を構成する好適な材料としては、化合物半導体が挙げられ、例えばIII-V族化合物半導体とすることができる。III-V族化合物半導体としては、例えばn型半導体層106,114およびp型半導体層110をそれぞれAlGaAs系材料、AlGaInP系材料、AlGaN系材料などとすることができる。p型不純物としては、Mg,Zn,C、n型不純物としては、Si,Te,Seが例示できる。発光層108,112はAlGaAs系材料、AlGaAsInP系材料、AlGaN系材料などからなる単層、あるいは多重量子井戸のような積層構造などとすることができる。これらはいずれも、MOCVD法など既知の手法を用いてエピタキシャル成長させることにより形成することができる。発光波長は発光層の材料構成によるため特に限定されず、例えば250~950nmの範囲とすることができる。ここで、第1および第2発光層は同一の組成からなる発光層であり、本明細書において同一の発光波長を有するとは、発光ピーク波長が同一であることを意味する。ただし、面内分布等の結晶成長工程上不可避な誤差をはじめ、本発明の作用効果を奏する範囲で許容される誤差を含むものであることは勿論であり、第1回路における発光ピーク波長と第2回路における発光ピーク波長との間で20nm以内の誤差までは許容する。各層の厚みは、例えばn型半導体層106,114は1~10μm、発光層108,112は10~500nm総厚、p型半導体層110は1~10μmとすることができる。なお、これまで本発明における第1伝導型をn型、第2伝導型をp型として半導体層を説明したが、本発明では他の実施形態の含めこれに限定されず、第1伝導型をp型、第2伝導型をn型としても良いことは勿論である。p型コンタクト層124は、第2導電型半導体層110と組成が異なる第2導電型半導体層であり、第2導電型半導体層110の厚さ方向の中央に位置することが好ましい。組成を変えることで、凹部120を形成する際にエッチングを停止するタイミングをコンタクト層の表面に合わせることができ、その位置を第2導電型半導体層110の厚さ方向の中央とすることで、基準電極122からの第2導電型半導体層110の厚さを、上方向と下方向で等しくすることができる。コンタクト層124の組成は、ウェットエッチングやドライエッチングの条件によって、他に比べてエッチング速度が遅くなるなど、エッチングを止めるタイミングが分かりさえすれば特に限定されない。例えば、850nm帯のAlGaAs赤外LEDであれば、p型コンタクト層124のAl組成は0.4以上であることが望ましいが、Al組成が0.4未満であっても、エッチャントの組成を最適化させることで、エッチストップさせることは可能である。ただし、アンモニア過酸化水素混合液で行うためには、Al組成は半導体層110<p型コンタクト層124の関係が必要である。このように、AlGaAs系ではアンモニア過酸化水素水系のエッチング液組成によって、特定のAl含有量範囲の組成のエッチングを停止できる。なお、コンタクト層124は基準電極122との間の抵抗が小さくなるように設計し、第2導電型半導体層110に対してドーパントの種類やドーピング量を変えても良い。支持基板102を構成する好適な材料としては、例えばSi、GaAs、Ge等の半導体材料のほか、AlやCuなどの金属またはその合金材料等が挙げられ、好適には100~400μmの厚さを有する。上側電極116は、例えばAuGe系合金材料からなるオーミックコンタクト層50~1000nm、および、密着層としてのTi上にAuを形成したTi/Au電極からなるワイヤーボンディング用のパッド層Ti:50~200nm、Au:1~3μmからなる構造とすることができる。Au系合金材料としては、AlGaAs系材料に接する電極の場合、AuGe/Ni/Auを使用できる。基準電極122は、例えばAu系合金材料からなるオーミックコンタクト層50~1000nm、および、密着層としてのTi上にAuを形成したTi/Au電極からなるワイヤーボンディング用のパッド層例えばTi:50~200nm、Au:1~3μmからなる構造とすることができる。Au系合金材料としては、例えばAlGaAs系材料に接する電極の場合、AuZnを使用できる。下側電極118は、支持基板102が半導体材料の場合、その半導体材料とオーミック接合を形成する材料から選択され、例えば支持基板としてn型GaAsを選択した場合には、AuGe/Ni/Auの積層などを選択できる。支持基板側コンタクト金属層130も同様である。本実施形態において、下側電極118は中間電極の外部との電気的接続を仲介する役割を担うものであり、支持基板102を電流経路としない場合は、支持基板の上に下側電極118を形成して中間電極と直接接続してもよい。さらに、支持基板102として金属基板や金属メッキ等を使用した場合には、支持基板102自体が下側電極118を兼ねる構造とすることも可能であり、支持基板102を下側電極118とみなすこともできる。なお、本発明では第1発光層108を含む第1回路に流れる電流を中間電極104から取り出せればよいので、下側電極118は必須の構成ではない。中間電極104は、下側第1導電型半導体層106本実施形態ではn型半導体層との良好なオーミック接触を形成するための電極である。中間電極104を構成する好適な材料としては、例えばAuGe,NiおよびAuを順次形成したAuGe/Ni/Au電極が挙げられ、好適には100~1000nmの厚さを有する。支持基板側接合金属層132および発光層側接合金属層128は、例えばTi/Au積層体Au厚さ:数μmなどが挙げられる。絶縁膜126としては、例えばSiN,SiO2,AlNなどが挙げられ、好適には100~1000nmの厚さを有し、突起部分を除いて中間電極104と同じ膜厚を有する。なお、本明細書におけるウェーハ上での膜厚の測定方法は、触針式段差計によるものであり、ウェーハ面内の5点本実施例の3インチ基板の場合、ウェーハ中央を通る対角線上で、ウェーハ外周から1cm内側の2点を両端として均等な距離の5点の測定の平均値で求められる。次に、半導体発光素子100の製造方法の一例を説明する。まず、n型GaAs基板などの支持基板102上に、例えばスパッタリング法、電子ビーム蒸着法または抵抗加熱蒸着法により、支持基板側コンタクト金属層130および支持基板側接合金属層132を形成するS1。このとき、支持基板側コンタクト金属層130は、所定の熱処理を行い合金化する。なお、本明細書において抵抗加熱蒸着法とは、真空中で金属を加熱し、蒸発させることで蒸着する方法であり、蒸着金属を加熱するために、蒸着金属を載せる高融点材料の台例えばタングステンの線やボートに通電して金属抵抗で発生する熱で高温にする方法である。次に、n型GaAs基板などの仮基板不図示上にn型半導体層114、第2発光層112、p型半導体層上側層110a、コンタクト層124、p型半導体層下側層110b、第1発光層108、n型半導体層106を順次、例えばMOCVD法などによりエピタキシャル成長させて形成するS2。そして、第1発光層108の一部を隔離するための絶縁膜126を形成すべく、n型半導体層106上に、第1発光層108まで達する円形またはドーナツ形の溝を形成するS3。この工程では、フォトレジストで所定パターンを形成し、その後、エッチングにより溝を形成する。レジスト除去後、プラズマCVD法またはスパッタ法などにより絶縁膜を成膜し、フォトレジストで溝を外周とした円形のパターンを形成し、その後エッチングにより円形部分以外の絶縁膜を除去し、第1発光層108まで達する突起を含む絶縁膜126を形成するS4。なお、溝および絶縁部の形状は、第1発光層108に電流が流れない閉じた領域を形成しさえすれば上記に限定されない。絶縁膜は、半導体発光素子に一般的に用いられる絶縁材料を使用すればよく、例えばSiN,SiO2,AlNなどである。次に、n型半導体層106上に、例えばスパッタリング法、電子ビーム蒸着法または抵抗加熱蒸着法により、中間電極104および発光層側接合金属層128を形成するS5。なお、接合面を平坦化するために、中間電極104は前記の絶縁膜以外の領域に形成してよい。ここで、発光層側接合金属層128と支持基板側接合金属層132とを、例えば250~400°Cの範囲の温度で15~120分間加熱圧着することにより、仮基板と支持基板102とを接合するS6。その後、仮基板の除去分離は、例えば研磨またはウェットエッチングにより行うことができるS7。エッチング液は、仮基板の材料または分離箇所に応じて適宜選択することができる。次に、n型半導体層114上に、例えばスパッタリング法、電子ビーム蒸着法または抵抗加熱蒸着法により、電極金属を成膜後、フォトリソグラフィーによりレジストパターン形成後、エッチングし、レジストを剥離することにより、所定形状の上側電極116を形成するS8。さらに、フォトレジストにより凹部120となる箇所以外の保護パターンを形成後、エッチングにより凹部120を形成するS9。この際、p型のコンタクト層124がエッチングストップ層として機能する。次に、基準電極122の形成を行うS10。具体的には、フォトレジストで電極形成部分以外を保護するパターンを形成し、例えばスパッタリング法、電子ビーム蒸着法または抵抗加熱蒸着法により、電極金属を成膜後、リフトオフによりレジスト上の金属をレジストとともに除去し、基準電極122の形成を行う。ここで、凹部120は、上記絶縁膜126形成のために形成した溝の外周と、素子上面からみた投影位置が少なくとも一部重複することが好ましく、さらに中心位置、形状共に等しいことがより好ましい。さらに、凹部120の断面形状は、上記絶縁膜126形成のために形成した溝の外周の断面形状と、コンタクト層124に対して対称とすることが好ましい。第2発光層112の有効面積と第1発光層108の有効面積とを等しくするためである。さらに、第1発光層108と第2発光層112の有効領域の位置を合わせ、基準電極122から等距離にするためである。さらに、基準電極122からは光の取り出しが困難であることから、その下の第1発光層108を発光させないことで、電流の消費効率を上げる二次的な効果もある。次に、支持基板の裏面発光層が形成されていない側の面上に、例えばスパッタリング法、電子ビーム蒸着法または抵抗加熱蒸着法により、電極金属を成膜し、所定の熱処理を行い合金化して下側電極118を形成するS11。最後に、ダイシングを行いS12、半導体発光素子100を用いたLED素子を作製することができる。実施形態2:半導体発光素子200本発明の他の実施形態である半導体発光素子200は、図2Aに示すとおり、支持基板202の上面側に、中間電極発光層側コンタクト金属層204、下側第1導電型半導体層としてのn型半導体層206、第1発光層208、第2導電型半導体層としてのp型半導体層210、第1発光層208と同一の発光波長を有する第2発光層212、上側第1導電型半導体層としてのn型半導体層214および上側電極216を順次具え、支持基板202の下面側に設けられる下側電極218と、上側第1導電型半導体層214および第2発光層212を貫通する凹部220に設けられ、第2導電型半導体層210と電気的に接続する基準電極222と、を有する。この素子200は、第1および第2発光層208,212を含むエピタキシャル膜を成長させた仮基板と支持基板202とを接合して形成したウェーハ貼り合わせ型の素子であり、支持基板側コンタクト金属層230を介して形成された支持基板側接合金属層232と、発光層側接合金属層228との間で接合され、仮基板は接合後に除去または分離される。この素子200の実装例として、基準電極222は正極端子へ、上側電極216および下側電極218は負極-端子へ接続される。すると、基準電極222から第1発光層208を介して中間電極204、支持基板202さらには下側電極218へと電流が流れる第1回路と、基準電極222から第2発光層212を介して上側電極216へと電流が流れる第2回路との2つの並列回路が形成される。ここで素子200では、図2Bに示すとおり、中間電極204が直径rn2の円形であり、その周りを絶縁膜226が囲む構成となっている。そして、rn2は、上側電極216の直径rn1と等しい。そのため、上側電極216がn型半導体層214と接触する面積と中間電極204がn型半導体層206と接触する面積とが等しくなっている。各電極が隣接する半導体層と接触する部分の面積を、本明細書において電極の面積という。本実施形態の素子200では、上側電極216および中間電極204の面積を等しくすることを特徴とする。この構成を採用することによって、第1および第2回路における各電極部分での抵抗成分をより近づけることができる。そのため、第1発光層208および第2発光層212により均等に電流が流れ、発光素子200の特性を飛躍的に向上させることができる。図2Aに示すとおり、n型半導体層214上に形成される上側電極216は、凹部220により除去されたn型半導体層214部分に形成することはできない。このため、n型半導体層206の全面に中間電極204を形成すると、上側電極216と中間電極204とに面積差が生じる。そこで、本実施形態では、絶縁膜226によって中間電極204の一部を規制することにより、その面積差を補償して、第1および第2回路における各電極部分での抵抗成分をより近づける。さらに素子200では、図2Bに示すとおり、中間電極204、上側電極216および基準電極222を支持基板202の上面と平行な仮想面上に投影したとき、基準電極222と中間電極204との距離L2および基準電極222と上側電極216との距離L1が等しくなっている。ここで、距離L1,L2は、本実施形態のように円形電極同士の場合、各電極の中心間距離を意味する。そのため、第1および第2回路における基準電極222からそれぞれ中間電極204および上側電極216までの電流の経路での抵抗成分をより近づけることができ、第1および第2回路における抵抗成分をより近づけることができるため、好ましい。第1発光層208および第2発光層212の厚さは等しいことが好ましい。これにより、第1および第2回路における各発光層での抵抗成分を等しくすることができ、第1および第2回路における抵抗成分をより近づけることができる。下側第1導電型半導体層であるn型半導体層206および上側第1導電型半導体層であるn型半導体層214の厚さおよび/または組成を等しくすることは、第1および第2回路における抵抗成分をより近づけることができるため、好ましい。また、素子200は、第2導電型半導体層であるp型半導体層210の中間にコンタクト層224を具え、p型半導体層210がコンタクト層224を基準に上側層210aと下側層210bとに分割され、基準電極222がコンタクト層224上に配置されている。このとき、上側層210aおよび下側層210bの厚さを等しくすることにより、第1および第2回路における抵抗成分をさらに近づけることができるため、好ましい。素子200の各構成部位の好適な材料、厚さ等は実施形態1と同様である。また、素子200の製造方法の一例について、実施形態1と異なる部分のみ抜き出して以下に説明する。素子200の製造工程では、実施形態1におけるS3工程を行わない。そして、S4工程では、n型半導体層206上に、プラズマCVD法またはスパッタ法などにより絶縁膜を成膜し、フォトレジストで直径rn2の円形凹部を有するパターンを形成し、その後エッチングにより円形部分の絶縁膜を除去し、絶縁膜226を形成する。他の工程は実施形態1と同様である。実施形態3:半導体発光素子300本発明の他の実施形態である半導体発光素子300は、図3Aに示すとおり、支持基板302の上面側に、中間電極発光層側コンタクト金属層304、下側第1導電型半導体層としてのn型半導体層306、第1発光層308、第2導電型半導体層としてのp型半導体層310、第1発光層308と同一の発光波長を有する第2発光層312、上側第1導電型半導体層としてのn型半導体層314および上側電極316を順次具え、支持基板302の下面側に設けられる下側電極318と、上側第1導電型半導体層314および第2発光層312を貫通する凹部320に設けられ、第2導電型半導体層310と電気的に接続する基準電極322と、を有する。この素子300は、第1および第2発光層308,312を含むエピタキシャル膜を成長させた仮基板と支持基板302とを接合して形成したウェーハ貼り合わせ型の素子であり、支持基板側コンタクト金属層330を介して形成された支持基板側接合金属層332と、発光層側接合金属層328との間で接合され、仮基板は接合後に除去または分離される。この素子300の実装例として、基準電極322は正極端子へ、上側電極316および下側電極318は負極-端子へ接続される。すると、基準電極322から第1発光層308を介して中間電極304、支持基板302さらには下側電極318へと電流が流れる第1回路と、基準電極322から第2発光層312を介して上側電極316へと電流が流れる第2回路との2つの並列回路が形成される。ここで素子300では、図3Bに示すとおり、素子の上面から見て上側電極316と中間電極304とが重複しており、電極中心が一致する。そのため、中間電極304、上側電極316および基準電極322を支持基板202の上面と平行な仮想面上に投影したとき、基準電極322と中間電極304との距離および基準電極322と上側電極316との距離が等しくなっている。ここで、この電極間の距離は、本実施形態のように円形電極同士の場合、各電極の中心間距離を意味し、円形でない場合には各電極の外接円の中心間距離を意味する。本実施形態の素子300は、中間電極304および上側電極316を支持基板202の上面と平行な仮想面上に投影したとき、上側電極316と中間電極304の投影位置が少なくとも一部重複しているため、第1および第2回路における基準電極322からそれぞれ中間電極304および上側電極316までの電流の経路での抵抗成分をより近づけることができる。そのため、第1発光層308および第2発光層312により均等に電流が流れ、発光素子300の特性を飛躍的に向上させることができる。第1および第2回路の抵抗成分をより近づける観点からは、本実施形態のように、中間電極304と上側電極316との素子垂直方向の投影位置が等しいことがより好ましい。ここで、投影位置が等しいとは、電極が円形や矩形などの場合には2つの電極の外接円の中心が一致していることを意味する。第1発光層308および第2発光層312の厚さは等しいことが好ましい。これにより、第1および第2回路における各発光層での抵抗成分を等しくすることができ、第1および第2回路における抵抗成分をより近づけることができる。下側第1導電型半導体層であるn型半導体層306および上側第1導電型半導体層であるn型半導体層314の厚さおよび/または組成を等しくすることは、第1および第2回路における抵抗成分をより近づけることができるため、好ましい。また、素子300は、第2導電型半導体層であるp型半導体層310の中間にコンタクト層324を具え、p型半導体層310がコンタクト層324を基準に上側層310aと下側層310bとに分割され、基準電極322がコンタクト層324上に配置されている。このとき、上側層310aおよび下側層310bの厚さを等しくすることにより、第1および第2回路における抵抗成分をさらに近づけることができるため、好ましい。素子300の各構成部位の好適な材料、厚さ等は実施形態1と同様である。また、素子300の製造方法の一例は、途中工程のパターン形状を適宜変更する以外は実施形態2と同様なので省略する。実施形態4:半導体発光素子400本発明の他の実施形態である半導体発光素子400は、図4Aに示すとおり、支持基板402の上面側に、中間電極発光層側コンタクト金属層404、下側第1導電型半導体層としてのn型半導体層406、第1発光層408、第2導電型半導体層としてのp型半導体層410、第1発光層408と同一の発光波長を有する第2発光層412、上側第1導電型半導体層としてのn型半導体層414および上側電極416を順次具え、支持基板402の下面側に設けられる下側電極418と、上側第1導電型半導体層414および第2発光層412を貫通する凹部420に設けられ、第2導電型半導体層410と電気的に接続する基準電極422と、を有する。この素子400は、第1および第2発光層408,412を含むエピタキシャル膜を成長させた仮基板と支持基板402とを接合して形成したウェーハ貼り合わせ型の素子であり、支持基板側コンタクト金属層430を介して形成された支持基板側接合金属層432と、発光層側接合金属層428との間で接合され、仮基板は接合後に除去または分離される。この素子400の実装例として、基準電極422は正極端子へ、上側電極416および下側電極418は負極-端子へ接続される。すると、基準電極422から第1発光層408を介して中間電極404、支持基板402さらには下側電極418へと電流が流れる第1回路と、基準電極422から第2発光層412を介して上側電極416へと電流が流れる第2回路との2つの並列回路が形成される。ここで素子400は、凹部420および基準電極422を素子中央部分に設け、上側電極416は基準電極422を取り囲むように線状に矩形に配置した。また、上側電極416の一部にパッド電極417を形成した。さらに、中央電極404は、図4Bに破線で示すように、上面から見て基準電極を中心として均等に分散させて複数配置した。この素子400では、上側電極416の面積と中間電極404の面積が等しくなっており、実施形態2と同様、第1および第2回路における各電極部分での抵抗成分をより近づけることができる。そのため、第1発光層408および第2発光層412により均等に電流が流れ、発光素子400の特性を飛躍的に向上させることができる。なお、中間電極404の面積は、複数の中間電極の面積の総和であり、図4Bには一部のみ図示しており他は省略されているため、実際は上側電極416と同じ面積分存在する。第1発光層408および第2発光層412の厚さは等しいことが好ましい。これにより、第1および第2回路における各発光層での抵抗成分を等しくすることができ、第1および第2回路における抵抗成分をより近づけることができる。下側第1導電型半導体層であるn型半導体層406および上側第1導電型半導体層であるn型半導体層414の厚さおよび/または組成を等しくすることは、第1および第2回路における抵抗成分をより近づけることができるため、好ましい。また、素子400は、第2導電型半導体層であるp型半導体層410の中間にコンタクト層424を具え、p型半導体層410がコンタクト層424を基準に上側層410aと下側層410bとに分割され、基準電極422がコンタクト層424上に配置されている。このとき、上側層410aおよび下側層410bの厚さを等しくすることにより、第1および第2回路における抵抗成分をさらに近づけることができるため、好ましい。素子400の各構成部位の好適な材料、厚さ等は実施形態1と同様である。また、素子400の製造方法の一例は、途中工程のパターン形状を適宜変更する以外は実施形態2と同様なので省略する。上側電極416は、以下のように形成できる。まずフォトレジストで電極416形成部分以外を保護するパターンを形成し、抵抗加熱法によりAuGe/Ni/Au厚さ:800nm形成し、アセトンジメチルスルホキシド中に浸漬し、レジストを膨潤させてレジスト上の金属をレジストとともに除去して後に400~450°Cでの熱処理により合金化を行い、電極416を形成する。次に、パッド電極417は以下のように形成できる。まず、フォトレジストで電極417形成部分以外を保護するパターンを形成し、さらにTi/Au厚さ:100nm/1μmを形成し、アセトンジメチルスルホキシド中に浸漬し、レジストを膨潤させてレジスト上の金属をレジストとともに除去し、電極417を形成する。実施形態5:半導体発光素子500本発明の他の実施形態である半導体発光素子500は、図5Aに示すとおり、支持基板502の上面側に、中間電極発光層側コンタクト金属層504、下側第1導電型半導体層としてのn型半導体層506、第1発光層508、第2導電型半導体層としてのp型半導体層510、第1発光層508と同一の発光波長を有する第2発光層512、上側第1導電型半導体層としてのn型半導体層514および上側電極516を順次具え、支持基板502の下面側に設けられる下側電極518と、上側第1導電型半導体層514および第2発光層512を貫通する凹部520に設けられ、第2導電型半導体層510と電気的に接続する基準電極522と、を有する。この素子500は、第1および第2発光層508,512を含むエピタキシャル膜を成長させた仮基板と支持基板502とを接合して形成したウェーハ貼り合わせ型の素子であり、支持基板側コンタクト金属層530を介して形成された支持基板側接合金属層532と、発光層側接合金属層528との間で接合され、仮基板は接合後に除去または分離される。この素子500の実装例として、基準電極522は正極端子へ、上側電極516および下側電極518は負極-端子へ接続される。すると、基準電極522から第1発光層508を介して中間電極504、支持基板502さらには下側電極518へと電流が流れる第1回路と、基準電極522から第2発光層512を介して上側電極516へと電流が流れる第2回路との2つの並列回路が形成される。ここで素子500は、実施形態4の素子400に実施形態1の突起を有する絶縁膜526を付加した構成となっている。すなわち、素子500は、凹部520および基準電極522を素子中央部分に設け、上側電極516は基準電極522を取り囲むように矩形に配置した。また、上側電極516の一部にパッド電極517を形成した。さらに、中央電極504は、図5Bに破線で示すように、上面から見て基準電極を中心として均等に分散させて複数配置した。そして、上側電極516の面積と中間電極504の面積が等しくなっており、実施形態2と同様、第1および第2回路における各電極部分での抵抗成分をより近づけることができる。さらに、突起を有する絶縁膜526によって第1発光層508の一部が隔離されているため、第1発光層508および第2発光層512の有効面積が等しくなっている。そのため、第1および第2回路における各発光層での抵抗成分をより近づけることができる。このような構成により、さらに半導体発光素子の特性を向上させることができる。第1発光層508および第2発光層512の厚さは等しいことが好ましい。これにより、第1および第2回路における各発光層での抵抗成分を等しくすることができ、第1および第2回路における抵抗成分をより近づけることができる。下側第1導電型半導体層であるn型半導体層506および上側第1導電型半導体層であるn型半導体層514の厚さおよび/または組成を等しくすることは、第1および第2回路における抵抗成分をより近づけることができるため、好ましい。また、素子500は、第2導電型半導体層であるp型半導体層510の中間にコンタクト層524を具え、p型半導体層510がコンタクト層524を基準に上側層510aと下側層510bとに分割され、基準電極522がコンタクト層524上に配置されている。このとき、上側層510aおよび下側層510bの厚さを等しくすることにより、第1および第2回路における抵抗成分をさらに近づけることができるため、好ましい。素子500の各構成部位の好適な材料、厚さ等は実施形態1および4と同様である。また、素子500の製造方法の一例は、実施形態1および4の説明から明らかなので省略する。実施形態6:半導体発光素子600本発明の他の実施形態である半導体発光素子600は、図6Aに示すとおり、支持基板602の上面側に、中間電極発光層側コンタクト金属層604、下側第1導電型半導体層としてのn型半導体層606、第1発光層608、第2導電型半導体層としてのp型半導体層610、第1発光層608と同一の発光波長を有する第2発光層612、上側第1導電型半導体層としてのn型半導体層614および上側電極616を順次具え、支持基板602の下面側に設けられる下側電極618と、上側第1導電型半導体層614および第2発光層612を貫通する凹部620に設けられ、第2導電型半導体層610と電気的に接続する基準電極622と、を有する。この素子600は、第1および第2発光層608,612を含むエピタキシャル膜を成長させた仮基板と支持基板602とを接合して形成したウェーハ貼り合わせ型の素子であり、支持基板側コンタクト金属層630を介して形成された支持基板側接合金属層632と、発光層側接合金属層628との間で接合され、仮基板は接合後に除去または分離される。この素子600の実装例として、基準電極622は正極端子へ、下側電極618は負極-端子へ接続される。すると、基準電極622から第1発光層608を介して中間電極604、支持基板602さらには下側電極618へと電流が流れる第1回路と、基準電極622から第2発光層612を介して上側電極616を通って支持基板602さらには下側電極618へと電流が流れる第2回路との2つの並列回路が形成される。ここで素子600では、凹部620および基準電極622を素子中央部分に設けた。積層した半導体層606~614の側面は絶縁膜でコーティングし、上側電極616は基準電極622を取り囲むように矩形に配置され、この絶縁コーティングの上から発光層側接合金属層628へ接続している。さらに、中央電極604は、素子の上面から見て上側電極616と同じ位置に矩形に配置される。よって、上側電極616および中間電極604の面積は等しい。そのため、第1および第2回路における各電極部分での抵抗成分をより近づけることができる。また、中間電極604、上側電極616および基準電極622を支持基板602の上面と平行な仮想面上に投影したとき、基準電極622と中間電極604との距離および基準電極622と上側電極616との距離が等しくもなっている。すなわち、上側電極616と中間電極604との素子垂直方向の投影位置が等しく、線状に矩形に設けられたこれらの電極の内側の中央部分に基準電極が位置している。そのため、第1および第2回路における基準電極622からそれぞれ中間電極604および上側電極616までの電流の経路での抵抗成分をより近づけることができる。そして、突起を有する絶縁膜626によって第1発光層608の一部が隔離されているため、第1発光層108および第2発光層112の有効面積は等しい。そのため、第1および第2回路における各発光層での抵抗成分をより近づけることができる。すなわち、素子600は実施形態1~3の特徴的構成を全て備えており、より顕著に半導体発光素子の特性を向上させることができる。第1発光層608および第2発光層612の厚さは等しいことが好ましい。これにより、第1および第2回路における各発光層での抵抗成分を等しくすることができ、第1および第2回路における抵抗成分をより近づけることができる。下側第1導電型半導体層であるn型半導体層606および上側第1導電型半導体層であるn型半導体層614の厚さおよび/または組成を等しくすることは、第1および第2回路における抵抗成分をより近づけることができるため、好ましい。また、素子600は、第2導電型半導体層であるp型半導体層610の中間にコンタクト層624を具え、p型半導体層610がコンタクト層624を基準に上側層610aと下側層610bとに分割され、基準電極622がコンタクト層624上に配置されている。このとき、上側層610aおよび下側層610bの厚さを等しくすることにより、第1および第2回路における抵抗成分をさらに近づけることができるため、好ましい。素子600の各構成部位の好適な材料、厚さ等は実施形態1および4と同様である。本実施形態は、中間電極604および上側電極616がともに支持基板602に電気的に接続されている。具体的には、中間電極604のみならず上側電極616も発光層側接合金属層628と接触している。そのため、第2発光層612を含む第2回路の電流も、半導体層の側面を通り、発光層側接合金属層628~支持基板602を経由して下側電極618から取り出す。このように、第1回路および第2回路ともに支持基板602を経由して電流を取り出すため、両回路の抵抗差は、上側電極616が半導体層の側面を通るときの距離分だけであり、上側電極616は高い導電性を有しているためその差は無視できる。よって、本実施形態では、第1回路および第2回路の抵抗成分をより近づけることができる。本実施形態のように支持基板602の下面側に下側電極618を設ける構成の場合、支持基板602は半導体層に比べて非常に厚く、たとえ導電性を有していても電極に比べると抵抗が比較的高い場合があるため、この構成が特に有効である。さらに本実施形態は、素子500に比べて実装時の上側電極への接続の手間が省略されている。素子600の製造方法の一例について、実施形態1と異なる部分のみ抜き出して以下に説明する。素子600の製造工程では、実施形態1の仮基板除去工程S7と上側電極形成工程S8との間に、半導体層の側面の露出工程と絶縁膜形成工程を行う。露出工程では、フォトレジストで所定のパターンを形成後、メサエッチングにより半導体層606~614の側面を露出する。絶縁膜形成工程では、プラズマCVD法またはスパッタ法などにより絶縁膜を成膜し、フォトレジストで所定パターンを形成後、絶縁膜の一部を除去する。他の工程は実施形態1と同様である。上述したところはいずれも代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではない。また、以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。また、以下の実施例では、第1回路および第2回路の2つの並列回路に同時に電流を流した場合で評価しているが、第1回路および第2回路に別々に電流を流すことで、第1回路の特性順方向電圧、波長等と、第2回路の特性順方向電圧、波長等とを別々に評価して対比することにより、本発明の素子の検査をすることもできる。図1~6に示す各実施形態の半導体発光素子を試作し、性能を評価したので、以下で説明する。実施例1実施形態1で説明した方法で本発明に従う半導体発光素子100を作製した。まず、n型GaAs基板厚さ:350μm上に、抵抗加熱蒸着法により支持基板側コンタクト金属層としてAuGe/Ni/Au厚さ:800nmを形成し、窒素雰囲気下400~450°Cで加熱して合金化処理を行った。その後、この金属層上に、抵抗加熱蒸着法により支持基板側接合金属層としてTi/Au厚さ:100nm/1μmを形成した。次に、仮基板としてのn型GaAs基板上に、MOCVD法により、上側n型半導体層Al0.3Ga0.7As、厚さ:5μm、ドーパント:Te、第2発光層GaAs井戸構造/Al0.2Ga0.8Asバリア、厚さ:8nm/6nm、p型半導体層上側層、Al0.2Ga0.8As、厚さ:3μm、ドーパント:C、p型コンタクト層Al0.5Ga0.5As、厚さ:200nm、ドーパント:Zn、p型半導体層下側層、Al0.2Ga0.8As、厚さ:3μm、ドーパント:C、第1発光層GaAs井戸構造/Al0.2Ga0.8Asバリア、厚さ:8nm/6nm、下側n型半導体層Al0.3Ga0.7As、厚さ:5μm、ドーパント:Teを順次エピタキシャル成長させた。第1発光層および第2発光層の組成と膜厚は等しく、第1発光層および第2発光層からの発光ピーク波長は850nmであった。p型コンタクト層を中心として上側と下側とで、p型半導体層、発光層、n型半導体層はいずれも組成、膜厚が等しく対称となるように設計されている。次に、下側n型半導体層上に、フォトレジスト東京応化工業株式会社製、OFPR800、以下同で所定パターンを形成し、その後、エッチングにより第1発光層まで貫通する溝を形成した。エッチング液は、NH4OH:H2O2:H2O=1:1:20体積比とした。レジスト除去後、プラズマCVD法により絶縁膜としてSiNを成膜し、フォトレジストで溝を外周とした円形のパターンを形成し、その後BHF溶液によるエッチングにより円形部分以外の絶縁膜を除去し、突起を含む絶縁膜を形成した。次に、下側n型半導体層上に、抵抗加熱蒸着法により、中間電極としてAuGe/Ni/Au厚さ:800nmを形成し、さらに発光層側接合金属層としてTi/Au厚さ:100nm/1μmを形成した。その後、発光層側接合金属層と支持基板側接合金属層とを接着させ、400°Cで60分間加熱圧着することにより、仮基板と支持基板とを接合した。その後、NH4OH:H2O2:H2O=8:100:100体積比のエッチング液により仮基板を除去した。次に、上側半導体層上に、抵抗加熱蒸着法により、AuGe/Ni/Au厚さ:800nm、さらにTi/Au厚さ:100nm/1μmを形成し、フォトレジストによりパターンを形成後、ヨウ素系エッチャントのHF水溶液によりエッチングし、レジストを剥離することにより上側電極を形成した。さらに、フォトレジストにより凹部となる箇所以外の保護パターンを形成後、NH4OH:H2O2:H2O=8:100:100体積比のエッチング液により凹部を形成した。この際、p型コンタクト層をエッチングストップ層とした。次に、凹部に基準電極の形成を行った。具体的には、フォトレジストで電極形成部分以外を保護するパターンを形成し、電子ビーム蒸着法によりAuZn厚さ:300nm、さらにTi/Au厚さ:100nm/1μmを形成し、アセトンジメチルスルホキシド中に浸漬し、レジストを膨潤させてレジスト上の金属をレジストとともに除去し、基準電極を形成した。次に、支持基板の裏面上に、抵抗加熱蒸着法により、下側電極としてAuGe/Ni/Au厚さ:800nmを形成し、窒素雰囲気下400~450°Cで加熱して合金化処理を行った。最後に、ダイシングを行い、半導体発光素子100を用いたLED素子を作製した。このようにして作製されたLED素子の寸法は以下のとおりである。図1Bのチップサイズ:320μm四方上側電極サイズrn:90μm基準電極サイズrp:80μm凹部の開口直径:100μm凹部により第2発光層が除去された部分の直径:90μm絶縁膜による溝形成外周の直径:90μmよって、第1発光層および第2発光層の有効面積は等しい。実施例2実施形態2で説明した方法で本発明に従う半導体発光素子200を作製した。実施例1と異なる工程のみ説明する。この実施例では溝形成工程を行わず、その後、下側n型半導体層上に、プラズマCVD法により絶縁膜としてSiNを成膜し、フォトレジストで直径rn2の円形凹部を有するパターンを形成し、その後ヨウ素系エッチャントによるエッチングにより円形部分の絶縁膜を除去し、絶縁膜を形成した。他の工程は実施例1と同様である。このようにして作製されたLED素子の寸法は以下のとおりである。図2Bのチップサイズ:320μm四方上側電極サイズrn1:90μm中間電極サイズrn2:90μmよって、上側電極および中間電極の面積は等しい。基準電極サイズrp:80μm凹部の開口直径:100μmL1=L2=180μmよって、上側電極および中間電極の基準電極からの距離は等しい。実施例3実施形態3で説明した方法で本発明に従う半導体発光素子300を作製した。すなわち、個別の製造工程は実施例2と同様であり、このようにして作成されたLED素子の寸法は以下のとおりである。図3Bのチップサイズ:320μm四方上側電極サイズrn1:90μm中間電極サイズrn2:30μm基準電極サイズrp:80μm凹部の開口直径:100μm素子上面から見て上側電極および中間電極の電極中心が一致しているため、図3Bにおける両電極の基準電極からの距離および垂直方向に投影したときの位置は等しい。実施例4実施形態4で説明した方法で本発明に従う半導体発光素子400を作製した。途中工程のパターン形状を変更した以外は実施例2と同様の工程により作製した。なお、上側電極416、パッド電極417については、既述のとおりに形成した。このようにして作成されたLED素子の寸法は以下のとおりである。図4Bのチップサイズ:320μm四方上側パッド電極サイズrn1:90μm基準電極サイズrp:80μm凹部の開口直径:100μm矩形の上側電極の面積=複数の中間電極の面積の総和=4800μm2よって、上側電極および中間電極の面積は等しい。実施例5実施形態5で説明した方法で本発明に従う半導体発光素子500を作製した。すなわち、個別の製造工程は実施例1および実施例4と同様であり、このように作成されたLED素子の寸法は以下のとおりである。図5Bのチップサイズ:320μm四方上側パッド電極サイズrn1:90μm基準電極サイズrp:80μm凹部の開口直径:100μm凹部により第2発光層が除去された部分の直径:90μm絶縁膜による溝形成外周の直径:90μmよって、第1発光層および第2発光層の有効面積は等しい。矩形の上側電極の面積=複数の中間電極の面積の総和=4800μm2よって、上側電極および中間電極の面積は等しい。実施例6実施形態6で説明した方法で本発明に従う半導体発光素子600を作製した。実施例1と異なる工程のみ説明する。この実施例では仮基板除去工程と上側電極形成工程との間に、半導体層の側面の露出工程と絶縁膜形成工程を行う。露出工程では、フォトレジストで所定のパターンを形成後、H3PO4:H2O2:H2O=1:1:4体積比のエッチング液によりメサエッチングを行い、半導体層の側面を露出させた。絶縁膜形成工程では、プラズマCVD法により絶縁膜としてSiNを成膜し、フォトレジストで所定パターンを形成後、BHF溶液によるエッチングにより絶縁膜の一部を除去した。他の工程は実施例1と同様である。このようにして作製されたLED素子の寸法は以下のとおりである。図6Bのチップサイズ:320μm四方基準電極サイズrp:80μm凹部の開口直径:100μm凹部により第2発光層が除去された部分の直径:90μm絶縁膜による溝形成外周の直径:90μmよって、第1発光層および第2発光層の有効面積は等しい。また、上側電極および中間電極の有効領域上側n型半導体層および下側n型半導体層とそれぞれ接する領域は上面から見て完全に重複しているため、両電極の面積は等しく、基準電極からの距離および垂直方向に投影したときの位置も等しい。さらに、上側電極が絶縁膜を介して半導体層の側面を通って支持基板へ接続しているため、第1回路および第2回路はともに支持基板を介して電流を取り出す。そのため、実施例6では、第1回路および第2回路における抵抗がそれぞれ等しく、等価の並列回路ができた。比較例1実施例1において、溝形成工程およびその後の絶縁膜形成工程を行わなかった以外は同様の工程によって、図7に示す半導体発光素子700を作製した。この素子700は、図7Aに示すとおり、支持基板702の上面側に、中間電極発光層側コンタクト金属層704、下側第1導電型半導体層としてのn型半導体層706、第1発光層708、第2導電型半導体層としてのp型半導体層710、第1発光層708と同一の発光波長を有する第2発光712、上側第1導電型半導体層としてのn型半導体層714および上側電極716を順次具え、支持基板702の下面側に設けられる下側電極718と、上側第1導電型半導体層714および第2発光層712を貫通する凹部720に設けられ、第2導電型半導体層710と電気的に接続する基準電極722と、を有する。支持基板側コンタクト金属層730を介して形成された支持基板側接合金属層732と、発光層側接合金属層728との間で接合される。p型半導体層710の中間にコンタクト層724を具え、p型半導体層710がコンタクト層724を基準に上側層710aと下側層710bとに分割され、基準電極722がコンタクト層724上に配置されている。このようにして作製されたLED素子の寸法は以下のとおりである。図7Bのチップサイズ:320μm四方上側電極サイズrn:90μm基準電極サイズrp:80μm凹部の開口直径:100μm凹部により第2発光層が除去された部分の直径:90μmよって、第1発光層の有効面積は、第2発光層の有効面積よりも、第2発光層が除去された面積第1発光層の有効面積の6に相等分大きい。また、中間電極の面積は102400μm2であり、上側電極の面積よりも非常に大きい。比較例2発光層を1層とした以外は比較例1と同様の半導体発光素子を作製した。すなわち、半導体層としては、MOCVD法により、n型半導体層Al0.3Ga0.7As、厚さ:5μm、ドーパント:Te、発光層GaAs井戸構造/Al0.2Ga0.8Asバリア、厚さ:8nm/6nm、p型半導体層Al0.2Ga0.8As、厚さ:3μm、ドーパント:Cを順次エピタキシャル成長させた。発光層からの発光ピーク波長は850nmであった。また、発光層が1層であるため、凹部形成工程、基準電極形成工程は不要であった。p型半導体層上の中央部分に上側電極直径80μmを形成した。上側電極はp層と接触するため、AuZn厚さ:500nmとした。評価方法得られた半導体発光素子に定電流電圧電源を用いて20mAの電流を流したときの順方向電圧Vfおよび積分球による発光出力Poを測定した。光出力は全光束分光測定システムLabshere社製SLMS1021Sを用いて測定した。また、それぞれの半導体発光素子に徐々に大きな電流を流し、光出力が最大最大発光出力となったときの電流値最大電流値を求めた。これらの結果を表1および図8に示す。評価結果表1に示すとおり、比較例2と比較例1とを比べると、発光層を1層から2層にしたことにより、最大電流値および順方向電圧は多少の向上するもの、発光出力はほぼ変わらず、発光層を2層にしたことにより得られると予想したほどの特性の向上を得ることができなかった。そして、図1および図3に示すとおり、比較例1と実施例1~6とを比べると、第1発光層を含む電流回路と第2発光層を含む電流回路との抵抗成分をより近づけるように素子構造を工夫することにより、順方向電圧はほぼ維持したまま、最大電流値および最大発光出力を顕著に向上させることができた。"