直線的に延出した帯状の第1主画素電極を備えた第1画素電極と、前記第1主画素電極を挟んだ両側で前記第1主画素電極と略平行に延出した第1主共通電極を備えた第1共通電極と、を備えた第1基板と、前記第1主画素電極に対向する第2主画素電極を備え前記第1画素電極と電気的に接続された第2画素電極と、前記第1主共通電極と対向する第2主共通電極を備え前記第1共通電極と電気的に接続された第2共通電極と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。さらに、前記第1画素電極及び前記第2画素電極にコンタクトし前記第1画素電極と前記第2画素電極とを電気的に接続する導電部材を備えたことを特徴とする請求項1に記載の液晶表示装置。さらに、前記第1画素電極によって覆われるとともに前記第1基板と前記第2基板との間に液晶層を保持するためのセルギャップを形成する柱状スペーサを備え、前記第1画素電極が前記柱状スペーサを覆うとともに前記第2画素電極にコンタクトしていることを特徴とする請求項1に記載の液晶表示装置。直線的に延出した帯状の第1主画素電極を備えた第1画素電極と、前記第1主画素電極を挟んだ両側で前記第1主画素電極と略平行に延出した第1主共通電極を備えた第1共通電極と、前記第1画素電極にコンタクトした導電部材と、前記第1画素電極及び前記第1共通電極を覆うとともに前記導電部材を露出する第1配向膜と、を備えた第1基板と、前記第1主画素電極に対向する第2主画素電極を備え前記導電部材にコンタクトした第2画素電極と、前記第1主共通電極と対向する第2主共通電極を備え前記第1共通電極と電気的に接続された第2共通電極と、前記第2画素電極及び前記第2共通電極を覆うとともに前記導電部材を露出する第2配向膜と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。柱状スペーサと、直線的に延出した帯状の第1主画素電極を備え前記柱状スペーサを覆う第1画素電極と、前記第1主画素電極を挟んだ両側で前記第1主画素電極と略平行に延出した第1主共通電極を備えた第1共通電極と、前記第1画素電極及び前記第1共通電極を覆うとともに前記柱状スペーサの上面を覆う前記第1画素電極を露出する第1配向膜と、を備えた第1基板と、前記第1主画素電極に対向する第2主画素電極を備え前記第1配向膜から露出した前記第1画素電極にコンタクトした第2画素電極と、前記第1主共通電極と対向する第2主共通電極を備え前記第1共通電極と電気的に接続された第2共通電極と、前記第2画素電極及び前記第2共通電極を覆うとともに前記第2画素電極の前記第1画素電極とのコンタクト部分を露出する第2配向膜と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。前記第1基板は、さらに、前記第1主共通電極の直下に配置されたソース配線を備えたことを特徴とする請求項1乃至5のいずれか1項に記載の液晶表示装置。前記第1基板は、さらに、前記第1画素電極と前記第2画素電極とを電気的に接続する位置の直下を通るゲート配線または補助容量線を備えたことを特徴とする請求項1乃至6のいずれか1項に記載の液晶表示装置。さらに、前記第1共通電極及び前記第2共通電極にコンタクトし前記第1共通電極と前記第2共通電極とを電気的に接続する第2導電部材を備えたことを特徴とする請求項1乃至7のいずれか1項に記載の液晶表示装置。さらに、前記第1共通電極によって覆われるとともに前記第1基板と前記第2基板との間に液晶層を保持するためのセルギャップを形成する第2柱状スペーサを備え、前記第1共通電極が前記第2柱状スペーサを覆うとともに前記第2共通電極にコンタクトしていることを特徴とする請求項1乃至8のいずれか1項に記載の液晶表示装置。前記第1画素電極及び前記第2画素電極と前記第1共通電極及び前記第2共通電極との間に電界が形成されていない状態で、前記液晶層の液晶分子の初期配向方向は、前記第1主画素電極の延出方向に対して0°乃至20°の範囲内の方向と略平行であることを特徴とする請求項1乃至9のいずれか1項に記載の液晶表示装置。前記液晶分子は、前記第1画素電極及び前記第2画素電極と前記第1共通電極及び前記第2共通電極との間に電界が形成されていない状態で、前記第1基板と前記第2基板との間においてスプレイ配向またはホモジニアス配向していることを特徴とする請求項10に記載の液晶表示装置。本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。本実施形態によれば、直線的に延出した帯状の第1主画素電極を備えた第1画素電極と、前記第1主画素電極を挟んだ両側で前記第1主画素電極と略平行に延出した第1主共通電極を備えた第1共通電極と、を備えた第1基板と、前記第1主画素電極に対向する第2主画素電極を備え前記第1画素電極と電気的に接続された第2画素電極と、前記第1主共通電極と対向する第2主共通電極を備え前記第1共通電極と電気的に接続された第2共通電極と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。本実施形態によれば、直線的に延出した帯状の第1主画素電極を備えた第1画素電極と、前記第1主画素電極を挟んだ両側で前記第1主画素電極と略平行に延出した第1主共通電極を備えた第1共通電極と、前記第1画素電極にコンタクトした導電部材と、前記第1画素電極及び前記第1共通電極を覆うとともに前記導電部材を露出する第1配向膜と、を備えた第1基板と、前記第1主画素電極に対向する第2主画素電極を備え前記導電部材にコンタクトした第2画素電極と、前記第1主共通電極と対向する第2主共通電極を備え前記第1共通電極と電気的に接続された第2共通電極と、前記第2画素電極及び前記第2共通電極を覆うとともに前記導電部材を露出する第2配向膜と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。本実施形態によれば、柱状スペーサと、直線的に延出した帯状の第1主画素電極を備え前記柱状スペーサを覆う第1画素電極と、前記第1主画素電極を挟んだ両側で前記第1主画素電極と略平行に延出した第1主共通電極を備えた第1共通電極と、前記第1画素電極及び前記第1共通電極を覆うとともに前記柱状スペーサの上面を覆う前記第1画素電極を露出する第1配向膜と、を備えた第1基板と、前記第1主画素電極に対向する第2主画素電極を備え前記第1配向膜から露出した前記第1画素電極にコンタクトした第2画素電極と、前記第1主共通電極と対向する第2主共通電極を備え前記第1共通電極と電気的に接続された第2共通電極と、前記第2画素電極及び前記第2共通電極を覆うとともに前記第2画素電極の前記第1画素電極とのコンタクト部分を露出する第2配向膜と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている但し、m及びnは正の整数である。液晶表示パネルLPNは、アクティブエリアACTにおいて、n本のゲート配線GG1~Gn、n本の補助容量線CC1~Cn、m本のソース配線SS1~Smなどを備えている。ゲート配線G及び補助容量線Cは、例えば、第1方向Xに沿って略直線的に延出している。これらのゲート配線G及び補助容量線Cは、第1方向Xに交差する第2方向Yに沿って交互に並列配置されている。ここでは、第1方向Xと第2方向Yとは互いに略直交している。ソース配線Sは、ゲート配線G及び補助容量線Cと交差している。ソース配線Sは、第2方向Yに沿って略直線的に延出している。なお、ゲート配線G、補助容量線C、及び、ソース配線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。各画素PXは、スイッチング素子SW、画素電極PE、共通電極CEなどを備えている。保持容量Csは、例えば補助容量線Cと画素電極PEとの間に形成される。補助容量線Cは、補助容量電圧が印加される電圧印加部VCSと電気的に接続されている。なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で共通電極CEの少なくとも一部が対向基板CTに形成された構成であり、これらの画素電極PEと共通電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと共通電極CEとの間に形成される電界は、第1方向Xと第2方向Yとで規定されるX-Y平面あるいは基板主面に対してわずかに傾いた斜め電界あるいは、基板主面にほぼ平行な横電界である。スイッチング素子SWは、例えば、nチャネル薄膜トランジスタTFTによって構成されている。このスイッチング素子SWは、ゲート配線G及びソース配線Sと電気的に接続されている。このようなスイッチング素子SWは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子SWの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。画素電極PEは、各画素PXに配置され、スイッチング素子SWに電気的に接続されている。共通電極CEは、液晶層LQを介して複数の画素PXの画素電極PEに対して共通に配置されている。このような画素電極PE及び共通電極CEは、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。アレイ基板ARは、共通電極CEに電圧を印加するための給電部VSを備えている。この給電部VSは、例えば、アクティブエリアACTの外側に形成されている。共通電極CEは、アクティブエリアACTの外側に引き出され、図示しない導電部材を介して、給電部VSと電気的に接続されている。図2は、図1に示した液晶表示パネルLPNを対向基板側から見たときの一画素PXの構造例を概略的に示す平面図である。ここでは、X-Y平面における平面図を示している。なお、ここでは、アレイ基板ARの構成と、対向基板CTの構成とを意図的にずらして図示しているが、本来はアレイ基板ARの第1画素電極PE1が対向基板CTの第2画素電極PE2とほぼ重なりあるいは、第2画素電極PE2が第1画素電極PE1の直上に位置し、アレイ基板ARの第1共通電極CE1が対向基板CTの第2共通電極CE2とほぼ重なるあるいは、第2共通電極CE2が第1共通電極CE1の直上に位置するものとする。アレイ基板ARは、ゲート配線G1、ゲート配線G2、補助容量線C1、ソース配線S1、ソース配線S2、図示しないスイッチング素子などを備えている。また、このアレイ基板ARは、直線的に延出した帯状の第1主画素電極PA1を備えた第1画素電極PE1と、第1主画素電極PA1を挟んだ両側で第1主画素電極PA1と略平行に延出した第1主共通電極CA1を備えた第1共通電極CE1と、を備えている。対向基板CTは、第1主画素電極PA1に対向する第2主画素電極PA2を備え第1画素電極PE1と電気的に接続された第2画素電極PE2と、第1主共通電極CA1と対向する第2主共通電極CA2を備え第1共通電極CE1と電気的に接続された第2共通電極CE2と、を備えている。図示した画素PXは、破線で示したように、第1方向Xに沿った長さが第2方向Yに沿った長さよりも短い長方形状である。ゲート配線G1及びゲート配線G2は、第2方向Yに沿って間隔をおいて隣接し、第1方向Xに沿って延出している。補助容量線C1は、隣接するゲート配線G1とゲート配線G2との間に配置され、第1方向Xに沿って延出している。ソース配線S1及びソース配線S2は、第1方向Xに沿って間隔をおいて隣接し、第2方向Yに沿って延出している。画素PXにおいて、ソース配線S1は左側端部に配置され、ソース配線S2は右側端部に配置されている。厳密には、ソース配線S1は当該画素PXとその左側に隣接する画素との境界に跨って配置され、ソース配線S2は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。また、画素PXにおいて、ゲート配線G1は上側端部に配置され、ゲート配線G2は下側端部に配置されている。厳密には、ゲート配線G1は当該画素PXとその上側に隣接する画素との境界に跨って配置され、ゲート配線G2は当該画素PXとその下側に隣接する画素との境界に跨って配置されている。補助容量線C1は、画素PXの略中央部に配置されている。画素電極PEは、アレイ基板ARに備えられた第1画素電極PE1、及び、対向基板CTに備えられた第2画素電極PE2を備えている。第1画素電極PE1は、第1主画素電極PA1及び第1副画素電極PB1を備えている。第2画素電極PE2は、第2主画素電極PA2及び第2副画素電極PB2を備えている。共通電極CEは、アレイ基板ARに備えられた第1共通電極CE1、及び、対向基板CTに備えられた第2共通電極CE2を備えている。第1共通電極CE1は、第1主共通電極CA1を備えている。第2共通電極CE2は、第2主共通電極CA2を備えている。まず、アレイ基板ARの側の構成について着目する。第1主画素電極PA1及び第1副画素電極PB1は、一体的にあるいは連続的に形成され、互いに電気的に接続されている。第1主画素電極PA1は、ソース配線S1とソース配線S2との間において、第1副画素電極PB1から画素PXの上側端部付近及び下側端部付近まで第2方向Yに沿って直線的に延出している。また、第1主画素電極PA1は、ソース配線S1とソース配線S2との略中間の位置、つまり、画素PXの中央に配置されている。このような第1主画素電極PA1は、第1方向Xに沿って略同一の幅を有する帯状に形成されている。ソース配線S1と第1主画素電極PA1との第1方向Xに沿った間隔は、ソース配線S2と第1主画素電極PA1との第1方向Xに沿った間隔と略同等である。第1副画素電極PB1は、第1方向Xに沿って直線的に延出している。図示した例では、第1副画素電極PB1の直下には、補助容量線C1が配置されている。第1主共通電極CA1は、X-Y平面内において、第1主画素電極PA1を挟んだ両側で第1主画素電極PA1と略平行な第2方向Yに沿って直線的に延出している。あるいは、第1主共通電極CA1は、ソース配線Sとそれぞれ対向するとともに第1主画素電極PA1と略平行に延出している。このような第1主共通電極CA1は、第1方向Xに沿って略同一の幅を有する帯状に形成されている。図示した例では、第1主共通電極CA1は、2本平行に並んでおり、画素PXの左右両端部にそれぞれ配置されている。以下では、これらの第1主共通電極CA1を区別するために、図中の左側の第1主共通電極をCAL1と称し、図中の右側の第1主共通電極をCAR1と称する。第1主共通電極CAL1はソース配線S1と対向し、第1主共通電極CAR1はソース配線S2と対向している。これらの第1主共通電極CAL1及び第1主共通電極CAR1は、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。第1主画素電極PA1と第1主共通電極CA1との位置関係に着目すると、互いに重なることなく、両者の間に光が透過可能な透過領域を形成し、第1主画素電極PA1と第1主共通電極CA1とは、第1方向Xに沿って交互に配置されている。すなわち、第1主共通電極CAL1、第1主画素電極PA1、及び、第1主共通電極CAR1は、第1方向Xに沿ってこの順に配置されている。第1主共通電極CAL1と第1主画素電極PA1との第1方向Xに沿った間隔は、第1主共通電極CAR1と第1主画素電極PA1との第1方向Xに沿った間隔と略同等である。一方、対向基板CTの側の構成について着目すると、第2主画素電極PA2及び第2副画素電極PB2は、一体的にあるいは連続的に形成され、互いに電気的に接続されている。第2主画素電極PA2は、第1主画素電極PA1の直上に位置し、第2副画素電極PB2から画素PXの上側端部付近及び下側端部付近まで第2方向Yに沿って直線的に延出している。このような第2主画素電極PA2は、第1方向Xに沿って略同一の幅を有する帯状に形成されている。第2主共通電極CA2は、X-Y平面内において、第2主画素電極PA1を挟んだ両側で第2主画素電極PA2と略平行な第2方向Yに沿って直線的に延出している。このような第2主共通電極CA2は、第1方向Xに沿って略同一の幅を有する帯状に形成されている。図示した例では、第2主共通電極CA2は、2本平行に並んでおり、画素PXの左右両端部にそれぞれ配置されている。以下では、これらの第2主共通電極CA2を区別するために、図中の左側の第2主共通電極をCAL2と称し、図中の右側の第2主共通電極をCAR2と称する。第2主共通電極CAL2は第1主共通電極CAL1と対向し、第2主共通電極CAR2は第1主共通電極CAR1と対向している。これらの第2主共通電極CAL2及び第2主共通電極CAR2は、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。画素PXにおいて、第1主共通電極CAL1及び第2主共通電極CAL2は左側端部に配置され、第1主共通電極CAR1及び第2主共通電極CAR2は右側端部に配置されている。厳密には、第1主共通電極CAL1及び第2主共通電極CAL2は当該画素PXとその左側に隣接する画素との境界に跨って配置され、第1主共通電極CAR1及び第2主共通電極CAR2は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。第2主画素電極PA2と第2主共通電極CA2との位置関係に着目すると、互いに重なることなく、両者の間に光が透過可能な透過領域を形成し、第2主画素電極PA2と第2主共通電極CA2とは、第1方向Xに沿って交互に配置されている。すなわち、第2主共通電極CAL2、第2主画素電極PA2、及び、第2主共通電極CAR2は、第1方向Xに沿ってこの順に配置されている。第2主共通電極CAL2と第2主画素電極PA2との第1方向Xに沿った間隔は、第2主共通電極CAR2と第2主画素電極PA2との第1方向Xに沿った間隔と略同等である。図2に示した例では、第1導電部材CM1及び第2導電部材CM2が配置されている。第1導電部材CM1は、第1画素電極PE1及び第2画素電極PE2にコンタクトし、第1画素電極PE1と第2画素電極PE2とを電気的に接続する。このような第1導電部材CM1は、例えば、補助容量線C1の直上に位置する第1副画素電極PB1及び第2副画素電極PB2の間に配置され、第1副画素電極PB1及び第2副画素電極PB2にそれぞれコンタクトしている。つまり、補助容量線C1は、第1画素電極PE1と第2画素電極PE2とが電気的に接続される位置の直下を通る。第1画素電極PE1と第2画素電極PE2が、共に主画素電極と副画素電極によって十字状の形状である場合には、第1導電部材CM1を十字の中央部分、すなわち、第1主画素電極と第2副画素電極が交差する部分に配置する。このように第1導電部材CM1を配置すると、アレイ基板ARと対向基板CTを貼り合わせる製造工程において基板間でズレが生じたとしても、第1主画素電極あるいは第2副画素電極上に第1導電部材CM1が配置されるので、確実に上下間の電極を電気的に接続することが可能となる。なお、第1画素電極PE1と第2画素電極PE2とが電気的に接続される位置の直下をゲート配線が通る構成であっても良い。第2導電部材CM2は、第1共通電極CE1及び第2共通電極CE2にコンタクトし、第1共通電極CE1と第2共通電極CE2とを電気的に接続する。このような第2導電部材CM2は、例えば、ゲート配線G1とソース配線S1との交差部の直上に配置されている。このような第1導電部材CM1及び第2導電部材CM2は、例えば、ペースト状の導電性材料などによって形成される。なお、これらの第1導電部材CM1及び第2導電部材CM2は、アレイ基板ARと対向基板CTとの間にセルギャップを形成するためのスペーサとしての機能を兼ね備えていても良い。第1導電部材CM1及び第2導電部材CM2に接する電極部分は、導通させるために配向膜AL1、AL2を配置していない。このように画素毎に配向膜の無い部分が生じるが、配向膜をインクジェットで塗布することによってパターニングが可能である。パターニングする場合には、基板間の貼りあわせる精度を考慮して配向膜の無い部分を導電部材が画素電極、あるいは、共通電極と接する部分よりも大きくしても良い。図3は、図2に示した液晶表示パネルLPNをA-A線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。液晶表示パネルLPNを構成するアレイ基板ARの背面側には、バックライト4が配置されている。バックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオードLEDを利用したものや冷陰極管CCFLを利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。アレイ基板ARは、光透過性を有する第1絶縁基板10を用いて形成されている。ソース配線S1及びソース配線S2は、第1層間絶縁膜11の上に形成され、第2層間絶縁膜12によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第1絶縁基板10と第1層間絶縁膜11の間に配置されている。第1主画素電極PA1、第1主共通電極CAL1、及び、第1主共通電極CAR1は、第2層間絶縁膜12の上に形成されている。第1主共通電極CAL1はソース配線S1の直上に位置し、第1主共通電極CAR1はソース配線S2の直上に位置している。換言すると、ソース配線S1は第1主共通電極CAL1の直下に配置され、ソース配線S2は第1主共通電極CAR1の直下に配置している。第1主画素電極PA1は、第1主共通電極CAL1及び第1主共通電極CAR1から離間し、ソース配線S1及びソース配線S2のそれぞれの直上の位置よりもそれらの内側に位置している。第1配向膜AL1は、アレイ基板ARの対向基板CTと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第1配向膜AL1は、第1主画素電極PA1、第1主共通電極CAL1、第1主共通電極CAR1などを覆っており、第2層間絶縁膜12の上にも配置されている。このような第1配向膜AL1は、水平配向性を示す材料によって形成されている。対向基板CTは、光透過性を有する第2絶縁基板20を用いて形成されている。ブラックマトリクスBMは、各画素PXを区画し、開口部APを形成する。すなわち、ブラックマトリクスBMは、ソース配線、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスBMは、第2方向Yに沿って延出した部分のみが図示されているが、第1方向Xに沿って延出した部分を備えていても良い。このブラックマトリクスBMは、第2絶縁基板20のアレイ基板ARに対向する内面20Aに配置されている。カラーフィルタCFは、各画素PXに対応して配置されている。すなわち、カラーフィルタCFは、第2絶縁基板20の内面20Aにおける開口部APに配置されるとともに、その一部がブラックマトリクスBMに乗り上げている。第1方向Xに隣接する画素PXにそれぞれ配置されたカラーフィルタCFは、互いに色が異なる。例えば、カラーフィルタCFは、赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。これらのカラーフィルタCF同士の境界は、ブラックマトリクスBMと重なる位置にある。オーバーコート層OCは、カラーフィルタCFを覆っている。このオーバーコート層OCは、カラーフィルタCFの表面の凹凸の影響を緩和する。第2主画素電極PA2、第2主共通電極CAL2、及び、第2主共通電極CAR2は、オーバーコート層OCのアレイ基板ARと対向する側に形成されている。第2主画素電極PA2は第1主画素電極PA1の直上に位置している。また、第2主共通電極CAL2は、第1主共通電極CAL1の直上に位置し、ブラックマトリクスBMの直下に位置している。第2主共通電極CAR2は、第1主共通電極CAR1の直上に位置し、ブラックマトリクスBMの直下に位置している。第1主共通電極CAL1及び第2主共通電極CAL2の第1方向Xに沿った幅は、これらの直上に位置するブラックマトリクスBMの幅と略同等である。第1主共通電極CAR1及び第2主共通電極CAR2の第1方向Xに沿った幅は、これらの直上に位置するブラックマトリクスBMの幅と略同等である。開口部APにおいて、第1主共通電極CAL1及び第1主共通電極CAR1と第1主画素電極PA1との間、及び、第2主共通電極CAL2及び第2主共通電極CAR2と第2主画素電極PA1との間の領域は光が透過可能な透過領域に相当する。第2配向膜AL2は、対向基板CTのアレイ基板ARと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第2配向膜AL2は、第2主画素電極PA2、第2主共通電極CAL2、第2主共通電極CAR2、オーバーコート層OCなどを覆っている。このような第2配向膜AL2は、水平配向性を示す材料によって形成されている。これらの第1配向膜AL1及び第2配向膜AL2には、液晶層LQの液晶分子を初期配向させるための配向処理例えば、ラビング処理や光配向処理がなされている。第1配向膜AL1が液晶分子を初期配向させる第1配向処理方向PD1、及び、第2配向膜AL2が液晶分子を初期配向させる第2配向処理方向PD2は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第1配向処理方向PD1及び第2配向処理方向PD2は、図2に示したように、X-Y平面内において、第2方向Yと略平行であって、同じ向きである。上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のセルギャップ、例えば2~7μmのセルギャップが形成される。なお、上記の通り、第1導電部材CM1及び第2導電部材CM2が柱状スペーサであっても良い。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で、アクティブエリアACTの外側のシール材によって貼り合わせられている。液晶層LQは、アレイ基板ARと対向基板CTとの間に形成されたセルギャップに保持され、第1配向膜AL1と第2配向膜AL2との間に配置されている。このような液晶層LQは、例えば、誘電率異方性が正ポジ型の液晶材料によって構成されている。アレイ基板ARの外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面10Bには、第1光学素子OD1が接着剤などにより貼付されている。この第1光学素子OD1は、液晶表示パネルLPNのバックライト4と対向する側に位置しており、バックライト4から液晶表示パネルLPNに入射する入射光の偏光状態を制御する。この第1光学素子OD1は、第1偏光軸あるいは第1吸収軸AX1を有する第1偏光板PL1を含んでいる。対向基板CTの外面、つまり、対向基板CTを構成する第2絶縁基板20の外面20Bには、第2光学素子OD2が接着剤などにより貼付されている。この第2光学素子OD2は、液晶表示パネルLPNの表示面側に位置しており、液晶表示パネルLPNから出射した出射光の偏光状態を制御する。この第2光学素子OD2は、第2偏光軸あるいは第2吸収軸AX2を有する第2偏光板PL2を含んでいる。第1偏光板PL1の第1偏光軸AX1と、第2偏光板PL2の第2偏光軸AX2とは、例えば、直交する位置関係クロスニコルにある。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第1配向処理方向PD1あるいは第2配向処理方向PD2と平行または直交するように配置されている。初期配向方向が第2方向Yと平行である場合、一方の偏光板の偏光軸は、第2方向Xと平行、あるいは、第1方向Xと平行である。図2において、aで示した例では、第1偏光板PL1は、その第1偏光軸AX1が液晶分子LMの初期配向方向第2方向Yに対して直交するつまり、第1方向Xに平行となるように配置され、また、第2偏光板PL2は、その第2偏光軸AX2が液晶分子LMの初期配向方向に対して平行となるつまり、第2方向Yと平行となるように配置されている。また、図2において、bで示した例では、第2偏光板PL2は、その第2偏光軸AX2が液晶分子LMの初期配向方向第2方向Yに対して直交するつまり、第1方向Xに平行となるように配置され、また、第1偏光板PL1は、その第1偏光軸AX1が液晶分子LMの初期配向方向に対して平行となるつまり、第2方向Yと平行となるように配置されている。図4は、図2に示した液晶表示パネルLPNをB-B線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、アレイ基板ARにおける第2層間絶縁膜12よりも下方の構成、及び、対向基板CTにおけるオーバーコート層OCよりも上方の構成については図示を省略している。アレイ基板ARにおいて、第1導電部材CM1は、第1副画素電極PB1にコンタクトしている。第1主共通電極CAL1、第1主共通電極CAR1、及び、第2層間絶縁膜12は、第1配向膜AL1によって覆われている。第1副画素電極PB1については、第1導電部材CM1とコンタクトしたコンタクト部分を除いて第1配向膜AL1によって覆われている。つまり、第1配向膜AL1は、第1副画素電極PB1の第1導電部材CM1とのコンタクト部分を露出している。対向基板CTにおいて、第1導電部材CM1は、第2副画素電極PB2にコンタクトしている。第2主共通電極CAL2、第2主共通電極CAR2、及び、オーバーコート層OCは、第2配向膜AL2によって覆われている。第2副画素電極PB2については、第1導電部材CM1とコンタクトしたコンタクト部分を除いて第2配向膜AL2によって覆われている。つまり、第2配向膜AL2は、第2副画素電極PB2の第1導電部材CM1とのコンタクト部分を露出している。なお、第1配向膜AL1及び第2配向膜AL2は、第1導電部材CM1の全体を露出していても良いが、第1導電部材CM1の第1副画素電極PB1とのコンタクト部分及び第2副画素電極PB2とのコンタクト部分を除いて第1導電部材CM1の側面などを覆っていても良い。図5は、図2に示した液晶表示パネルLPNをC-C線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、アレイ基板ARにおける第2層間絶縁膜12よりも下方の構成、及び、対向基板CTにおけるオーバーコート層OCよりも上方の構成については図示を省略している。アレイ基板ARにおいて、第2導電部材CM2は、第1主共通電極CAL1にコンタクトしている。この第1主共通電極CAL1については、第2導電部材CM2とコンタクトしたコンタクト部分を除いて第1配向膜AL1によって覆われている。つまり、第1配向膜AL1は、第1主共通電極CAL1の第2導電部材CM2とのコンタクト部分を露出している。対向基板CTにおいて、第2導電部材CM2は、第2主共通電極CAL2にコンタクトしている。この第2主共通電極CAL2については、第2導電部材CM2とコンタクトしたコンタクト部分を除いて第2配向膜AL2によって覆われている。つまり、第2配向膜AL2は、第2主共通電極CAL2の第2導電部材CM2とのコンタクト部分を露出している。なお、第1配向膜AL1及び第2配向膜AL2は、第2導電部材CM2の全体を露出していても良いが、第2導電部材CM2の第1主共通電極CAL1とのコンタクト部分及び第2主共通電極CAL2とのコンタクト部分を除いて、第2導電部材CM2の側面などを覆っていても良い。次に、上記構成の液晶表示パネルLPNの動作について、図2及び図3を参照しながら説明する。すなわち、液晶層LQに電圧が印加されていない状態、つまり、画素電極PEと共通電極CEとの間に電位差あるいは電界が形成されていない状態OFF時には、液晶層LQの液晶分子LMは、その長軸が第1配向膜AL1の第1配向処理方向PD1及び第2配向膜AL2の第2配向処理方向PD2を向くように配向している。このようなOFF時が初期配向状態に相当し、OFF時の液晶分子LMの配向方向が初期配向方向に相当する。なお、厳密には、液晶分子LMは、X-Y平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子LMの初期配向方向とは、OFF時の液晶分子LMの長軸をX-Y平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子LMは、X-Y平面に平行に配向しているものとし、X-Y平面と平行な面内で回転するものとして説明する。ここでは、第1配向処理方向PD1及び第2配向処理方向PD2は、ともに第2方向Yと略平行な方向である。OFF時においては、液晶分子LMは、図2に破線で示したように、その長軸が第2方向Yと略平行な方向に初期配向する。つまり、液晶分子LMの初期配向方向は、第2方向Yと平行あるいは、第2方向Yに対して0°である。図示した例のように、第1配向処理方向PD1及び第2配向処理方向PD2が平行且つ同じ向きである場合、液晶層LQの断面において、液晶分子LMは、液晶層LQの中間部付近で略水平プレチルト角が略ゼロに配向し、ここを境界として第1配向膜AL1の近傍及び第2配向膜AL2の近傍において対称となるようなプレチルト角を持って配向するスプレイ配向。上記したように液晶層LQの中間部を境界として、アレイ基板AR上の第1配向膜AL1の近傍での液晶分子LMの配向と対向基板CT上の第2配向膜AL2の近傍での液晶分子LMの配向は、上下で対称となるため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、初期配向としてスプレイ配向にした場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。なお、第1配向処理方向PD1及び第2配向処理方向PD2が互いに平行且つ逆向きである場合、液晶層LQの断面において、液晶分子LMは、第1配向膜AL1の近傍、第2配向膜AL2の近傍、及び、液晶層LQの中間部において略均一なプレチルト角を持って配向するホモジニアス配向。バックライト4からのバックライト光は、その一部が第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光の偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態によって異なる。OFF時においては、液晶層LQを通過した光は、第2偏光板PL2によって吸収される黒表示。一方、液晶層LQに電圧が印加された状態、つまり、画素電極PEと共通電極CEとの間に電位差あるいは電界が形成された状態ON時では、画素電極PEと共通電極CEとの間に基板と略平行な横電界あるいは斜め電界が形成される。このとき、図3に示したように、画素電位の第1主画素電極PA1及び第2主画素電極PA2と、コモン電位の第1主共通電極CAL1、第1主共通電極CAR1、第2主共通電極CAL2、及び、第2主共通電極CAR2との間に電界が形成される。液晶分子LMは、電界の影響を受け、その長軸が図中の実線で示したようにX-Y平面と略平行な平面内で回転する。図2に示した例では、画素PXの左下の領域内では、液晶分子LMは、第2方向Yに対して時計回りに回転し図中の左下を向くように配向する。画素PXの左上の領域内では、液晶分子LMは、第2方向Yに対して反時計回りに回転し図中の左上を向くように配向する。画素PXの右下の領域内では、液晶分子LMは、第2方向Yに対して反時計回りに回転し図中の右下を向くように配向する。画素PXの右上の領域内では、液晶分子LMは、第2方向Yに対して時計回りに回転し図中の右上を向くように配向する。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、液晶分子LMの配向方向は、画素電極PEと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素PXには、複数のドメインが形成される。このようなON時には、バックライト4から液晶表示パネルLPNに入射したバックライト光は、その一部が第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶層LQに入射したバックライト光は、その偏光状態が変化する。このようなON時においては、液晶層LQを通過した少なくとも一部の光は、第2偏光板PL2を透過する白表示。このような本実施形態によれば、第1主画素電極PA1及び第2主画素電極PA2と、第1主共通電極CAL1、第1主共通電極CAR1、第2主共通電極CAL2、及び、第2主共通電極CAR2との間にそれぞれ横電界あるいは斜め電界が形成される。このため、液晶層LQにおける中間部のみならず、アレイ基板ARとの界面付近つまり第1配向膜AL1の近傍や、対向基板CTとの界面付近つまり第2配向膜AL2の近傍においても所望の電界が作用し、液晶分子LMの配向状態を容易に変化させることが可能となり、高速応答が可能となる。したがって、画素電極と共通電極との間の略全域の液晶層LQにおいて、高い駆動電圧を印加することなく、白表示に必要な所望のリタデーションΔndΔnは屈折率異方性であり、dは液晶層LQの厚さであるを得ることができ、開口部APにおける透過率を向上することが可能となる。また、画素電極と共通電極との間に形成される電界が強化され、外部からの不所望な電界の作用を抑制することが可能となり、透過率の低下を抑制することが可能となる。図6は、比較例の液晶表示パネルLPNの断面構造及び第1主画素電極と第2主共通電極との間に形成される電界の関係を説明するための図である。ON時には、第1主画素電極PA1と第2主共通電極CAL2及び第2主共通電極CAR2との間に電界が形成される。このようなON時においては、図中の点線で囲んだ領域Aでは電界が作用しにくいため、液晶分子LMが所望の配向状態に変化しにくい。このため、領域Aを透過する光に対して所望のリタデーションを付与することができず、開口部APにおける透過率の低下を招く。上記の現象を確認するため、発明者は、図3などに示した本実施形態に相当する液晶表示装置と、図6に示した比較例に相当する液晶表示装置とを用意し、同一印加電圧のON状態で、透過率を測定した。本実施形態に相当する液晶表示装置は、第1主画素電極PA1及び第2主画素電極PA2、第1主共通電極CAL1及び第1主共通電極CAR1、第2主共通電極CAL2及び第2主共通電極CAR2を備えている。比較例に相当する液晶表示装置は、第1主画素電極PA1、第2主共通電極CAL2及び第2主共通電極CAR2を備えている。他の条件については全て同一である。すなわち、主画素電極PAの第1方向Xに沿った幅を7μmとし、主共通電極CAの第1方向Xに沿った幅を7μmとし、主画素電極PAと主共通電極CAとの第1方向Xに沿った水平電極間距離を10μmとし、画素ピッチを50μmとし、セルギャップを4μmとした。比較例に相当する液晶表示装置での透過率を1としたとき、本実施形態に相当する液晶表示装置では、1.03の透過率を得ることができた。次に、発明者は、液晶表示パネルLPNの内部にシールド電極を設置した場合の影響について検討した。このシールド電極は、液晶表示パネルLPNの外部から対向基板CTに向かって進入する外部電界をシールドするものであり、ITOなどの透明導電材料によって形成される。このようなシールド電極は、第2絶縁基板20の内面20Aに設置される場合がある。シールド電極を外面20Bではなく内面20Aに設置する理由は、アレイ基板ARと対向基板CTとを貼り合わせた後に対向基板CTの外面を研磨して液晶表示パネルLPNを薄型化する場合がある、アレイ基板ARに備えられた配線例えばコモン電位の配線などと電気的に接続しやすい、などの理由からである。シールド電極を設置することにより、外部から侵入する電界が液晶層LQに及ぼす影響を軽減可能となる一方で、シールド電極自身が液晶層LQに電界を印加する電極として機能してしまい、アレイ基板AR側の第1主画素電極PA1などとの間で不所望な縦電界を形成してしまうおそれがある。このため、本来形成すべき主画素電極と主共通電極との間の電界が乱れ、シールド電極を設置しなかった場合と比較して透過率の低下を招くおそれがある。図6に示した比較例に相当する液晶表示装置において、シールド電極を設置した場合、シールド電極を設置しなかった場合と比較して透過率が10も低下した。これに対して、図3などに示した本実施形態に相当する液晶表示装置において、シールド電極を設置した場合、シールド電極を設置しなかった場合と比較して透過率が6程度低下した。このように、本実施形態の液晶表示装置が比較例の液晶表示装置よりも透過率の低下を抑制できたことにより、比較例の構成第1主画素電極PA1及び第2主共通電極CA2を配置した構成に加えて、第2主画素電極PA2及び第1主共通電極CA1を配置した本実施形態の構成によれば、主画素電極と主共通電極との間に形成される電界を強化できることが確認された。このように、本実施形態によれば、透過率の低下を抑制することが可能となる。これにより、表示品位の劣化を抑制することが可能となる。また、第1共通電極CE1と第2共通電極CE2とがアクティブエリアACT内において電気的に接続されたことにより、共通電極CEの配線抵抗による電圧降下を抑制することが可能となる。これにより、フリッカーやクロストークといった表示品位の不具合の発生を抑制することが可能となる。また、アクティブエリアACT内において、第1共通電極CE1と第2共通電極CE2との電気的な接続を冗長化することが可能となり、たとえ共通電極の一部で断線が生じたとしても、各画素PXの共通電極CEに所望の電圧を印加することが可能となる。なお、上記の例では、一画素PXにおいて、第1主共通電極CA1と第2主共通電極CA2とを電気的に接続したが、アクティブエリアACT内において、複数画素毎に第1主共通電極CA1と第2主共通電極CA2とを電気的に接続してもよい。また、第1画素電極PE1と第2画素電極PE2とを補助容量線上あるいはゲート配線上に位置する第1導電部材CM1を介して電気的に接続し、また、第1共通電極CE1と第2共通電極CE2とをソース配線とゲート配線あるいは補助容量線との交差部に位置する第2導電部材CM2を介して電気的に接続している。このため、第1導電部材CM1及び第2導電部材CM2の周囲で液晶分子LMの配向が乱れたとしても、その周囲は表示に寄与しないため、液晶分子LMの不所望な配向による暗線の発生あるいは輝線の発生を抑制することが可能となる。また、本実施形態によれば、主画素電極と主共通電極との間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、主画素電極と主共通電極との間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更するつまり、画素PXの略中央に配置された主画素電極に対して主共通電極の配置位置を変更することで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。また、本実施形態によれば、ブラックマトリクスBMと重なる領域では、透過率が十分に低下している。これは、共通電極CEの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスBMを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスBMと重なる領域の液晶分子がOFF時あるいは黒表示時と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。また、アレイ基板ARと対向基板CTとの合わせずれが生じた際に、主画素電極を挟んだ両側の主共通電極との水平電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素PXに共通に生じるため、画素PX間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ARと対向基板CTとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。また、本実施形態によれば、主共通電極は、それぞれソース配線と対向している。特に、主共通電極CAL及び主共通電極CARがそれぞれソース配線S1及びソース配線S2の直上に配置されている場合には、主共通電極CAL及び主共通電極CARがソース配線S1及びソース配線S2よりも画素電極PE側に配置された場合と比較して、開口部APを拡大することができ、画素PXの透過率を向上することが可能となる。また、主共通電極CAL及び主共通電極CARをそれぞれソース配線S1及びソース配線S2の直上に配置することによって、画素電極PEと主共通電極CAL及び主共通電極CARとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるIPSモード等の利点である広視野角化も維持することが可能となる。また、アレイ基板ARに備えられた第1主共通電極CAL1がソース配線S1の直上に位置し、第1主共通電極CAR1がソース配線S2の直上に位置するため、ソース配線からの不所望な電界をシールドすることが可能である。このため、主画素電極と主共通電極との間に形成される所望の電界を形成することが可能となり、表示品位の劣化を抑制することが可能となる。また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。なお、上記の例では、液晶分子LMの初期配向方向が第2方向Yと平行である場合について説明したが、液晶分子LMの初期配向方向は、図2に示したように、第2方向Yを斜めに交差する斜め方向Dであっても良い。ここで、第2方向Yに対する初期配向方向Dのなす角度θ1は、0°より大きく45°より小さい角度である。なお、このなす角度θ1については、5°~30°程度、より望ましくは20°以下とすることが液晶分子LMの配向制御の観点で極めて有効である。つまり、液晶分子LMの初期配向方向は、第2方向Yに対して0°乃至20°の範囲内の方向と略平行であることが望ましい。また、上記の例では、液晶層LQが正ポジ型の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層LQは、誘電率異方性が負ネガ型の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ1が45°~90°、望ましくは70°以上とすることが好ましい。なお、ON時においても、画素電極PE上あるいは共通電極CE上では、横電界がほとんど形成されないあるいは、液晶分子LMを駆動するのに十分な電界が形成されないため、液晶分子LMは、OFF時と同様に初期配向方向からほとんど動かない。このため、画素電極PE及び共通電極CEがITOなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ON時において表示にほとんど寄与しない。したがって、画素電極PE及び共通電極CEは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。また、上記の例では、第1副画素電極PB1の直下に補助容量線が配置された構成について説明したが、第1副画素電極PB1の直下には、ゲート配線が配置されても良い。次に、第1画素電極PE1と第2画素電極PE2とを電気的に接続する他の構造例について説明する。図7は、第1画素電極PE1と第2画素電極PE2との接続部を含む液晶表示パネルの第1方向Xに沿った断面構造を概略的に示す断面図である。図8は、第1画素電極PE1と第2画素電極PE2との接続部を含む液晶表示パネルの第2方向Yに沿った断面構造を概略的に示す断面図である。なお、ここでは、アレイ基板ARにおける第2層間絶縁膜12よりも下方の構成、及び、対向基板CTにおけるオーバーコート層OCよりも上方の構成については図示を省略している。アレイ基板ARにおいて、第1柱状スペーサSP1は、第2層間絶縁膜12の上に形成されている。このような第1柱状スペーサSP1は、対向基板CTに対向する第1上面T1を有している。第1副画素電極PB1は、第1柱状スペーサSP1を覆っている。第1主共通電極CAL1、第1主共通電極CAR1、及び、第2層間絶縁膜12は、第1配向膜AL1によって覆われている。第1副画素電極PB1については、第1柱状スペーサSP1の第1上面T1を覆う部分コンタクト部PCを除いて第1配向膜AL1によって覆われている。つまり、第1配向膜AL1は、第1副画素電極PB1のうちの最も対向基板CTに近接するコンタクト部PCを露出している。対向基板CTにおいて、第1配向膜AL1から露出した第1副画素電極PB1のコンタクト部PCは、第2副画素電極PB2にコンタクトしている。第2主共通電極CAL2、第2主共通電極CAR2、及び、オーバーコート層OCは、第2配向膜AL2によって覆われている。第2副画素電極PB2については、コンタクト部PCとコンタクトしたコンタクト部分を除いて第2配向膜AL2によって覆われている。つまり、第2配向膜AL2は、第2副画素電極PB2のうちのコンタクト部PCとのコンタクト部分を露出している。換言すると、第2配向膜AL2には、第2副画素電極PB2を露出するコンタクトホールPCHが形成されており、このコンタクトホールPCHを介して、第1画素電極PE1が第2画素電極PE2にコンタクトし、第1画素電極PE1と第2画素電極PE2とが電気的に接続されている。なお、ここに示した例では、第1副画素電極PB1が第1柱状スペーサSP1を覆う構成について説明したが、第1画素電極PE1が第1柱状スペーサSP1を覆っていれば良く、第1主画素電極PA1が第1柱状スペーサSP1を覆っていても良い。また、第1柱状スペーサSP1の一部は、第1画素電極PE1から露出していても良く、第1画素電極PE1は、第1柱状スペーサSP1の全体を完全に覆っていなくても良い。また、第1柱状スペーサSP1は、対向基板CTに設けられても良い。この場合、第1柱状スペーサSP1は、オーバーコート層OCのアレイ基板ARと対向する側に形成され、第2画素電極PE2によって覆われる。つまり、第2画素電極PE2は、第1画素電極PE1とコンタクトするコンタクト部PCを含むことになる。このような構造例において、第1画素電極PE1と第2画素電極PE2とを電気的に接続した場合であっても、上記したのと同様の効果が得られる。次に、第1共通電極CE1と第2共通電極CE2とを電気的に接続する他の構造例について説明する。図9は、第1共通電極CE1と第2共通電極CE2との接続部を含む液晶表示パネルの第1方向Xに沿った断面構造を概略的に示す断面図である。図10は、第1共通電極CE1と第2共通電極CE2との接続部を含む液晶表示パネルの第2方向Yに沿った断面構造を概略的に示す断面図である。なお、ここでは、アレイ基板ARにおける第2層間絶縁膜12よりも下方の構成、及び、対向基板CTにおけるオーバーコート層OCよりも上方の構成については図示を省略している。アレイ基板ARにおいて、第2柱状スペーサSP2は、第2層間絶縁膜12の上に形成されている。このような第2柱状スペーサSP2は、対向基板CTに対向する第2上面T2を有している。第1主共通電極CAL1は、第2柱状スペーサSP2の第2上面T2に配置されている。第1主共通電極CAL1、第1主共通電極CAR1、及び、第2層間絶縁膜12は、第1配向膜AL1によって覆われている。但し、第1主共通電極CAL1については、第2柱状スペーサSP2の第2上面T2を覆う部分コンタクト部CCを除いて第1配向膜AL1によって覆われている。つまり、第1配向膜AL1は、第1主共通電極CAL1のうちの最も対向基板CTに近接するコンタクト部CCを露出している。対向基板CTにおいて、第1配向膜AL1から露出した第1主共通電極CAL1のコンタクト部CCは、第2主共通電極CAL2にコンタクトしている。第2主共通電極CAL2、第2主共通電極CAR2、及び、オーバーコート層OCは、第2配向膜AL2によって覆われている。但し、第2主共通電極CAL2については、コンタクト部CCとコンタクトしたコンタクト部分を除いて第2配向膜AL2によって覆われている。つまり、第2配向膜AL2は、第2主共通電極CAL2のうちのコンタクト部CCとのコンタクト部分を露出している。換言すると、第2配向膜AL2には、第2主共通電極CAL2を露出するコンタクトホールCCHが形成されており、このコンタクトホールCCHを介して、第1共通電極CE1が第2共通電極CE2にコンタクトし、第1共通電極CE1と第2共通電極CE2とが電気的に接続されている。なお、ここに示した例では、第1主共通電極CAL1が第2柱状スペーサSP2を覆う構成について説明したが、第1共通電極CE1が第2柱状スペーサSP2を覆っていれば良い。また、第2柱状スペーサSP2の一部は、第1共通電極CE1から露出していても良く、第1共通電極CE1は、第2柱状スペーサSP2の全体を完全に覆っていなくても良い。また、第2柱状スペーサSP2は、対向基板CTに設けられても良い。この場合、第2柱状スペーサSP2は、オーバーコート層OCのアレイ基板ARと対向する側に形成され、第2共通電極CE2によって覆われる。つまり、第2共通電極CE2は、第1共通電極CE1とコンタクトするコンタクト部CCを含むことになる。このような構造例において、第1共通電極CE1と第2共通電極CE2とを電気的に接続した場合であっても、上記したのと同様の効果が得られる。なお、本実施形態においては、共通電極CEは、上記の第1主共通電極CA1及び第2主共通電極CA2に加えて、アレイ基板ARに備えられゲート配線Gや補助容量線Cと対向する第1副共通電極を備えていても良い。この第1副共通電極は、第1方向Xに沿って延出し、第1主共通電極CA1と一体的あるいは連続的に形成される。このような第1副共通電極を設けたことにより、ゲート配線Gや補助容量線Cからの不所望な電界をシールドすることが可能である。また、共通電極CEは、上記の第1主共通電極CA1及び第2主共通電極CA2に加えて、対向基板CTに備えられゲート配線Gや補助容量線Cと対向する第2副共通電極を備えていても良い。この第2副共通電極は、第1方向Xに沿って延出し、第2主共通電極CA2と一体的あるいは連続的に形成される。以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。