"複数の画素からなるパックを単位としつつ複数のパックで構成された画像データについて、先行して画像処理される先行画素と同等な複数の画素からなる単調パックとそれ以外の通常パックを判定する判定部と、単調パックに含まれる複数の画素を削除しつつ通常パックから得られる複数の画素を1列に並べた画素列を形成する画素列形成部と、前記画素列形成部で形成された画素列を画像処理部に入力して処理させる画素列処理部と、前記画像処理部から出力される前記画素列の画像処理結果に対し、削除された単調パックの各画素の画像処理結果として、通常パックから得られる前記先行画素の前記画像処理部による画像処理結果を補填することにより、前記画像データの画像処理結果を得る補填部と、を有する、ことを特徴とする画像処理装置。請求項1に記載の画像処理装置において、前記画像処理部が再構成可能回路内に構成され、前記判定部の判定において単調パックが基準回数以上に連続する場合に、再構成可能回路内に構成される回路構成を前記画像処理部を含まない回路構成へと再構成する処理を行う再構成処理部をさらに有する、ことを特徴とする画像処理装置。本発明は、画像データ内の全ての画素を画像処理する方式よりも画像処理を高速化することを目的とする。請求項1に係る発明は、複数の画素からなるパックを単位としつつ複数のパックで構成された画像データについて、先行して画像処理される先行画素と同等な複数の画素からなる単調パックとそれ以外の通常パックを判定する判定部と、単調パックに含まれる複数の画素を削除しつつ通常パックから得られる複数の画素を1列に並べた画素列を形成する画素列形成部と、前記画素列形成部で形成された画素列を画像処理部に入力して処理させる画素列処理部と、前記画像処理部から出力される前記画素列の画像処理結果に対し、削除された単調パックの各画素の画像処理結果として、通常パックから得られる前記先行画素の前記画像処理部による画像処理結果を補填することにより、前記画像データの画像処理結果を得る補填部と、を有することを特徴とする画像処理装置である。請求項2に係る発明は、請求項1の画像処理装置において、前記画像処理部が再構成可能回路内に構成され、前記判定部の判定において単調パックが基準回数以上に連続する場合に、再構成可能回路内に構成される回路構成を前記画像処理部を含まない回路構成へと再構成する処理を行う再構成処理部をさらに有する、ことを特徴とする画像処理装置である。請求項1に係る発明によれば、画像データ内の全ての画素を画像処理する方式に比べて画像処理が高速化される。請求項2に係る発明によれば、再構成可能回路内に画像処理部を維持し続ける場合に比べて、再構成可能回路の消費電力が低減される。以下に本発明の好適な実施形態を説明する。図1は、本発明の実施において好適な画像処理装置を示す図である。図1の画像処理装置は、画像データに対して画像処理を施して画像処理後の画像データを得る。画像処理される画像データは、例えばコンピュータなどの外部装置から提供される。もちろん画像処理装置が図示しない画像読み取り機能スキャン機能を備えて、その機能を介して紙などの媒体から得た画像データを画像処理してもよい。また、画像処理装置が図示しない印刷機能プリント機能を備えて、処理後の画像データに対応した画像を紙などに印刷して出力してもよいし、処理後の画像データを外部の装置に提供するようにしてもよい。図1には、その画像処理装置が備える画像処理プロセッサ100が図示されている。画像処理プロセッサ100は、例えばDRPDynamicReconfigurableProcessor:動的再構成可能プロセッサなどにより実現され、画像データに対して画像処理を施し、画像処理後の画像データを出力する。もちろん、画像処理プロセッサ100が、例えば、PLDProgrammableLogicDeviceやFPGAFieldProgrammableGateArrayなどにより実現されてもよいし、ASICApplicationSpecificIntegratedCircuitで実現されてもよい。なお、画像処理プロセッサ100を実現するための上述したハードウェアはあくまでも一例に過ぎず、他のハードウェアにより画像処理プロセッサ100が実現されてもよい。以下に、画像処理プロセッサ100内の各部について詳述する。画像処理プロセッサ100により処理される画像データは、画像データ入力部20に入力される。画像データの一例はビットマップデータであるが、画像データはそれに限定されない。画像データ入力部20に入力される画像データは、複数の画素画素データで構成されており、画像データ入力部20は、その画像データに含まれる複数の画素を、いくつかの画素からなるパックPackにパッキングし、これにより得られる複数のパックを後段の各部へ出力する。図2は、画像データ入力部20から出力される画像データの具体例を示す図である。画像データは、複数の画素画素データを含んでいる。図2において、各画素には0から順に番号が付されている。例えば、画像のページ内において左端から右方向に進む走査を上端から段階的に下方向に進めるラスター走査の順に、各画素に番号が付される。もちろん画素11以降に多数の画素が続いてもよい。画像データ入力部20は、いくつかの画素からなるパックPackごとに画像データを出力する。図2に示す例では、4つの画素により1つのパックPackが形成されている。つまり、画素0~3によりパック1が形成され、画素4~7によりパック2が形成され、画素8~11によりパック3が形成されている。なお、1つのパックを形成する画素は4個に限定されず、他の個数の画素により、例えば8個の画素により1つのパックが形成されてもよい。複数のパックで構成された画像データは、パックごとに画像データ入力部20の後段へ送られる。例えば、図1の画像データ入力部20から、1クロックCLKごとに1つのパックが、同一データ判定部30に送られる。図3は、同一データ判定部30における処理を示す図である。同一データ判定部30は画像データ入力部20から画像データを取り込むS301。画像データはパックごとに取り込まれる。同一データ判定部30は、取り込んだパックごとに、現在のパック現パックに含まれる全ての画素の画素値と、そのパックの一つ前に取り込んだパック前パックに含まれる全ての画素の画素値を比較するS302。そして、同一データ判定部30は、現パック内の全ての画素値が同一であり且つその画素値が前パック内の全ての画素値と同一となる条件を満たすか否かを判定するS303。こうして、S303の条件を満たさない場合には、その現パックのフラグAが0とされS304、S303の条件を満たす場合には、その現パックのフラグAが1とされるS305。上述したS301からS305までの処理は、ページ内の全てのパックが終了するまで繰り返されるS306。図3には、上述した処理による判定例が示されている。この判定例においては、先頭のパック1から順にパックが次々に取り込まれる。また、この判定例において、画素2から画素21までは同一の画素値であり、他の画素はこの画素値と異なっている。先頭のパック1は、前パックがないためフラグA=0とされる。パック2は、パック内の全画素値が同一であるものの、その画素値が前パックであるパック1の画素0,1とは異なるため、フラグA=0とされる。パック3は、パック内の全画素値が同一であり且つその画素値が前パックであるパック2の全画素値と同一であるため、フラグA=1とされる。同様に、パック4,5もフラグA=1となる。そして、パック6は、パック内の全画素値が同一となる条件を満たさないためフラグA=0とされる。なお、画素値が同一とは、画素値が完全に一致していることが望ましいものの、画素値が同一とみなせる程度に近似していることを含んでもよい。例えば、2つの画素値の差が判定の基準値以下である場合に2つの画素値を同一としてもよい。図1の画像データ入力部20からパックごとに出力される画像データは、データ削減部40にも送られる。データ削減部40は、同一データ判定部30から得られるフラグAを参照して、以下に詳述する削除処理を実行する。図4は、データ削減部40における処理を示す図である。データ削減部40は、画像データ入力部20からパック単位で画像データを取り込み、さらに、各パックに対応したフラグAを同一データ判定部30から取り込むS401。そして、データ削減部40はパックごとにそのパックに対応したフラグAを確認するS402。その確認において、フラグA=0であれば、そのパックに含まれる画像データ複数の画素データがそのまま後段の処理部へ出力されるS403。一方、フラグA=1であれば、そのパックに含まれる画像データが削除されるS404。上述したS401からS404までの処理は、ページ内の全てのパックが終了するまで繰り返されるS405。図4には、上述した処理による削除例が示されている。この削除例においては、先頭のパック1から順にパックが次々に取り込まれる。また、この削除例において、パック1,2,6はフラグA=0であり、パック3,4,5はフラグA=1である。そのため、パック1,2,6の画像データは、後段の処理部に出力され、パック3,4,5の画像データが削除される。図1のデータ削減部40から出力される画像データは、選択的アンパック処理部50に送られる。選択的アンパック処理部50は、同一データ判定部30から得られるフラグAを参照して、以下に詳述するアンパック処理を実行する。図5は、選択的アンパック処理部50における処理を示す図である。選択的アンパック処理部50は、データ削減部40からパック単位で出力される画像データを取り込みS501、さらに、各パックに対応したフラグAを同一データ判定部30から取り込むS502。そして、選択的アンパック処理部50は、パックごとにそのパックに対応したフラグAを確認するS503。その確認において、フラグA=0であれば、そのパックに含まれる画像データ複数の画素データがアンパック処理パックを解除する処理されて後段の処理部へ出力されるS504。一方、フラグA=1の場合には、そのパックについて何らの処理も実行されないS505。上述したS501からS505までの処理は、ページ内の全てのパックが終了するまで繰り返されるS506。図5には、上述した処理による選択的なアンパック処理例が示されている。この処理例においては、パック1,2,6はフラグA=0であり、これらのパックに含まれる画像データは、データ削減部40において削除されずにデータ削減部40から得られる。これに対し、パック3,4,5はフラグA=1であり、これらのパックに含まれる画像データはデータ削減部40において削除されている。パック1はフラグA=0であるため、パック1に含まれる画素0から画素3はアンパック処理され、画素0,1,2,3の順に一列に並べられる。同様に、パック2もフラグA=0であるため、パック2に含まれる画素4から画素7はアンパック処理され、画素3に続けて、画素4,5,6,7の順に一列に並べられる。これに対し、パック3はフラグA=1であるため、パック3について何らの処理も実行されず、パック3のタイミング1クロック分におけるデータが空白例えばnullとされる。パック4,5もフラグA=1であるために何らの処理も実行されない。これにより、パック3から5に対応した3クロック分のデータが空白とされる。そして、その後に続くパック6はフラグA=0であるため、パック6に含まれる画素20から画素23はアンパック処理され、3クロック分のデータ空白期間例えば3クロック分のnullデータの後に、画素20,21,22,23の順に一列に並べられる。図1の選択的アンパック処理部50から出力された画像データ、つまり選択的にアンパック処理されて1列に並べられた複数の画素データからなる画素列は、画像処理部10に送られる。画像処理部10は、画素列に対して画像処理を実行する。画像処理部10は、例えば、画素列に含まれる画素ごとに、色変換処理やフィルタ処理などの画像処理を実行する。画像処理部10における画像処理はこれらの処理に限定されず、例えば、公知の他の画像処理が実行されてもよい。画像処理部10によって画像処理された画素列は、データ保持部60に送られる。データ保持部60は、同一データ判定部30から得られるフラグAを参照して、以下に詳述するデータ保持の処理を実行する。図6は、データ保持部60における処理を示す図である。データ保持部60は、画像処理部10から画素単位で出力される画像処理後の画像データ画素データの列を取り込みS601、さらに、各画素が含まれていたパックに対応したフラグAを同一データ判定部30から取り込むS602。そして、データ保持部60は、次々に取り込んだフラグAを確認するS603。その確認において、フラグAが0から1に変化した場合には、フラグAが1に変化する直前の画素に関する画素値が保持されるS604。さらに、その保持された画素値がパックを構成する画素数分だけコピーされて1パック分の画素が形成され、後段の処理部へ出力されるS605。一方、フラグAが0から1に変化しない場合には何らの処理も実行されないS606。上述したS601からS606までの処理は、ページ内の全てのパックが終了するまで繰り返されるS607。図6には、上述した処理による画素値の保持例が示されている。この処理例において、画像データは、画像処理後の複数の画素で構成された画素列であり、画素0から3は、パック1図5参照から得られた画素であるためパック1のフラグA=0が対応付けられている。また、画素4から7は、パック2図5参照から得られた画素であるためパック2のフラグA=0が対応付けられている。画素7に続く3つのデータの空白は、パック3,4,5に対応した削除部分であるため、パック3,4,5のフラグA=1が対応付けられている。したがって、この保持例では、画素7から次のデータの空白に変化する時点でフラグAが0から1に変化する。そのため、フラグAが1に変化する直前の画素7に関する画素値が保持キャッシュされる。また、図6には、データ保持部60の回路構成例が示されている。画像処理部10から得られる画像データと、同一データ判定部30から得られるフラグAは、それぞれに対応したFIFOFirstinFirstoutメモリに取り込まれる。判定部は、FIFOからフラグAを次々に読み出してフラグAが0か1かを判定する。また、判定部は、FIFOからフラグAを読み出すタイミングに合わせて、そのフラグAに対応した画素データをFIFOからラッチへ出力させる。そして、変化点検知部において、フラグAが0から1に変化する時点が検知されると、フラグAが1に変化する直前の画素に関する画素値がラッチに保持キャッシュされる。さらに、その保持された画素値がパックを構成する画素数分だけ、例えば図6の例においては4画素分だけコピーされて1パック分の画素が形成され、後段の処理部へ出力される。図1のデータ選択部70は、同一データ判定部30から得られるフラグAを参照して、画像処理部10から得られる画像データとデータ保持部60から得られるデータを利用して、画像処理後の画素で構成された複数のパックを形成する。図7は、データ選択部70における処理を示す図である。データ選択部70は、画像処理部10から画素単位で出力される画像処理後の画像データ画素データの列を取り込みS701、データ保持部60から出力される1パック分の画素データを取り込みS702、さらに、各画素が含まれていたパックに対応したフラグAを同一データ判定部30から取り込むS703。そして、データ選択部70は、次々に取り込んだフラグAを確認するS704。その確認において、フラグA=0であれば、画像処理部10から得られる画像データが選択され、N画素分のデータが1つのパックとされて後段の処理部へ出力されるS705。Nは、アンパック処理前の各パックを構成する画素の個数である。一方、フラグA=1の場合には、データ保持部60から得られる1パック分の画素データが選択され、それらの画素データが1つのパックとされて後段の処理部へ出力されるS706。上述したS701からS706までの処理は、ページ内の全てのパックが終了するまで繰り返されるS707。図7には、上述した処理によるパック形成例が示されている。この形成例において、アンパックの画像データは、画像処理部から取り込まれる複数の画素で構成された画素列であり、画素0から3は、パック1図5参照から得られた画素であるためパック1のフラグA=0が対応付けられている。また、画素4から7は、パック2図5参照から得られた画素であるためパック2のフラグA=0が対応付けられている。画素7に続く3つのデータの空白は、パック3,4,5に対応した削除部分であるため、パック3,4,5のフラグA=1が対応付けられている。したがって、この形成例では、フラグA=0である画素0から画素3までの4画素分N=4の画素が取り込まれると、これら4画素により1つのパックが形成される。さらに、フラグA=0である画素4から画素7までの4画素分の画素が取り込まれると、これら4画素により次の1つのパックが形成される。そして、画素7に続く3つのデータの空白は、フラグA=1が対応付けられているため、データ保持部60に保持キャッシュされた画素7のデータが1パック分だけコピーされ、コピーされたデータにより1つのパックが形成され、これが3パックに亘って形成される。つまり、削除された各画素の画像処理結果として、画素7の画像処理後のデータが補填される。なお、その後に続く画素20~23はフラグA=0であるため、これら4画素により1つのパックが形成される。図1のデータ選択部70においてパッキングされた画像データは、画像データ出力部80へ送られ、画像データ出力部80から画像処理プロセッサ100の外部へ提供される。このように、図1の画像処理プロセッサ100を備えた画像処理装置は、選択的アンパック処理部50において、フラグA=1のパックがアンパック処理されず、フラグA=0のパックが選択的にアンパック処理されるため、全てのパックをアンパック処理する場合に比べて、アンパック処理後に得られる画像データ画素データの列が短くなり画像データに対する画像処理が高速化される。そして、アンパック処理されなかったフラグA=1のパックに含まれる画素について、その画素の画像処理後のデータとして、データ保持部60に保持された画素値が補填されて、画像処理後のパックが形成される。例えば、図7に示したパック形成例では、画素7に関する画像処理後のデータが保持され、フラグA=1である3つのパックにコピーされる。画像処理前において、フラグA=1の3つのパックの画素8~19は画素7と同じ画素値であるため、画素7の画像処理後の画素値が、画素8~19の画像処理後の画素値とされる。これにより、画素8~19に対して画像処理を施した場合と同じ画像処理結果が得られる。図8は、本実施形態における画像処理性能を説明するための図であり、図8には、図1の画像処理装置の画像処理性能に関するグラフが示されている。図8の横軸に示すキャッシュヒット率は、画像データを構成する全てのパックのうち、キャッシュヒットしたフラグA=1となるパックの割合である。また、図8の縦軸には、画像処理性能向上比率=PIX/PACK×MH×Rが示されている。なお、PIXは画像サイズ画像データの全画素数であり、PACKは1パックの画素数であり、Mはキャッシュミスした回数フラグA=0となるパックの総数であり、Hはキャッシュした回数データ保持部60にデータが保持された回数であり、Rはキャッシュヒットのラン値1回のキャッシュの後にフラグA=1が続いた回数である。図8に示すように、例えばキャッシュヒット率が50パーセントの場合に、画像処理性能向上比率は1.5倍強となる。つまり、図1の画像処理プロセッサ100を備えた画像処理装置によれば、画像処理部10を増設せずに画像処理性能が向上する。そのため、図1の画像処理装置によれば、例えば画像処理プロセッサ100内に画像処理部10を並列的に複数設ける場合に比べて、画像処理プロセッサ100における消費電力が低下する。また、以下に説明する変形例とすることにより、画像処理プロセッサ100における消費電力がさらに低下する。図9は、本発明の実施において好適な画像処理装置の変形例を示す図であり、図9にはその画像処理装置が備える画像処理プロセッサ100が図示されている。この変形例における画像処理プロセッサ100は、例えばDRP動的再構成可能プロセッサなどの再構成可能回路によって実現される。図9に示す変形例において、連続ヒットカウント部110とリコンフィグ命令部120以外の構成と動作は、図1の画像処理装置と同じである。つまり、図9に示す変形例においても、図2から図7を利用して詳述した処理が実行される。その実行過程において、図9の連続ヒットカウント部110とリコンフィグ命令部120により、画像処理プロセッサ100内の再構成可能な回路についてリコンフィグ処理再構成処理が実行される。図10は、変形例におけるリコンフィグ処理を示す図であり、図10には、連続ヒットカウント部110における処理Aとリコンフィグ命令部120における処理Bが示されている。連続ヒットカウント部110は、同一データ判定部30からパックごとに次々に出力されるフラグAを確認しS1101、フラグA=0の場合にカウント値を0とするS1102。画像データの先頭のパックはフラグA=0であるため図3参照、画像データの先頭でカウント値は0に初期化される。そして連続ヒットカウント部110は、次々に出力されるフラグAを確認しS1101、フラグA=1の場合にカウント値に1を加えるS1103。リコンフィグ命令部120は、まず、初期状態において、画像処理プロセッサ100の再構成可能な回路内の回路構成を通常回路とするS1201。これにより、画像処理部10を含んだ画像処理プロセッサ100図9が構成される。そして、リコンフィグ命令部120は、連続ヒットカウント部110のカウント値を確認し続けS1202、そのカウント値が、画像処理部10における画像処理の段数以上となった場合に、画像処理プロセッサ100の再構成可能な回路内の回路構成を省エネ回路にリコンフィグするS1203。これにより、画像処理部10を含まない画像処理プロセッサ100図9が構成される。図9の画像処理部10は、選択的にアンパック処理された画素列内の各画素を画像処理するが、その画像処理が複数の段数に亘ってもよい。例えば、図5に示したアンパック処理例で得られるアンパックされた画像データについて、各画素に対する画像処理が複数の段数複数のクロックに亘って段階的に実行される。その場合に、図5の例における画素7が段階的に画像処理され、その段数に応じた複数のクロックの後に画像処理後の画素7が得られる。そのため、図10のS1202において、画像処理部10における画像処理の段数を基準回数とし、カウント値がその基準回数以上となり、図5の例における画素7に対する複数段に亘る画像処理が終了したと判断してから、図10のS1203において、画像処理部10を含まない省エネ回路にリコンフィグする。リコンフィグ命令部120は、省エネ回路にリコンフィグした後も、連続ヒットカウント部110のカウント値を確認し続けS1204、カウント値が0となった場合に、画像処理プロセッサ100の再構成可能な回路内の回路構成を通常回路にリコンフィグするS1201。つまり、カウント値が0となり、画像処理を必要とするフラグA=0のパックが出現したことが確認され、そして、画像処理部10を含んだ画像処理プロセッサ100図9が構成される。図10に示したリコンフィグ処理により、画像処理を必要とするパックについては図9の画像処理部10において画像処理を実現しつつ、画像処理を必要としないパックが続く場合に、画像処理部10を含まない回路に再構成されるため、画像処理部10を動作させ続ける場合に比べて、画像処理プロセッサ100における消費電力が低減される。以上、本発明の好適な実施形態を説明したが、上述した実施形態は、あらゆる点で単なる例示にすぎず、本発明の範囲を限定するものではない。本発明は、その本質を逸脱しない範囲で各種の変形形態を包含する。"