カソード電極と、第1導電型の半導体からなるカソード領域と、低濃度の第1導電型の半導体からなるドリフト領域と、第2導電型の半導体からなるアノード領域と、アノード電極を備えるダイオードであって、前記ドリフト領域と前記アノード領域の間に形成された、前記ドリフト領域よりも濃度が高い第1導電型の半導体からなるバリア領域と、前記アノード電極と接触するように形成された、第1導電型の半導体からなるコンタクト領域と、前記コンタクト領域と前記バリア領域の間の前記アノード領域に対して絶縁膜を挟んで対向する制御電極を備えており、前記制御電極に電圧が印加されると、前記コンタクト領域と前記バリア領域の間の前記アノード領域に第1導電型のチャネルが形成されることを特徴とするダイオード。前記バリア領域と前記ドリフト領域の間に形成された、第2導電型の半導体からなる電界進展防止領域をさらに備えることを特徴とする請求項1のダイオード。請求項1または2のダイオードとIGBTが一体化された半導体装置であって、前記IGBTが、コレクタ電極と、第2導電型の半導体からなるコレクタ領域と、前記ドリフト領域から連続しており、低濃度の第1導電型の半導体からなる第2ドリフト領域と、第2導電型の半導体からなるボディ領域と、第1導電型の半導体からなるエミッタ領域と、エミッタ電極と、前記エミッタ領域と前記第2ドリフト領域の間の前記ボディ領域に対して絶縁膜を挟んで対向する第2制御電極を備えており、前記IGBTが、前記第2ドリフト領域と前記ボディ領域の間に形成された、前記第2ドリフト領域よりも濃度が高い第1導電型の半導体からなる第2バリア領域と、前記エミッタ電極と接触するように形成された、第1導電型の半導体からなる第2コンタクト領域と、前記第2コンタクト領域と前記第2バリア領域の間の前記エミッタ領域に対して絶縁膜を挟んで対向する第3制御電極を備えており、前記第3制御電極に電圧が印加されると、前記第2コンタクト領域と前記第2バリア領域の間の前記エミッタ領域に第1導電型の第2チャネルが形成されることを特徴とする半導体装置。前記IGBTが、前記第2バリア領域と前記第2ドリフト領域の間に形成された、第2導電型の半導体からなる第2電界進展防止領域をさらに備えることを特徴とする請求項3の半導体装置。特許文献1や特許文献2の場合、素子耐圧の観点からpアノード領域の濃度低減やnバリア領域の濃度増加には限界があり、従ってn-ドリフト領域への正孔注入抑制効果は不十分である。n-ドリフト領域への正孔注入をさらに抑制することが出来れば、ダイオードのスイッチング損失をさらに低減することが可能となる。本明細書では、ダイオードにおけるスイッチング時の損失を低減することが可能な技術を開示する。本明細書は、カソード電極と、第1導電型の半導体からなるカソード領域と、低濃度の第1導電型の半導体からなるドリフト領域と、第2導電型の半導体からなるアノード領域と、アノード電極を備えるダイオードを開示する。そのダイオードは、ドリフト領域とアノード領域の間に形成された、ドリフト領域よりも濃度が高い第1導電型の半導体からなるバリア領域と、アノード電極と接触するように形成された、第1導電型の半導体からなるコンタクト領域と、コンタクト領域とバリア領域の間のアノード領域に対して絶縁膜を挟んで対向する制御電極を備えている。そのダイオードでは、制御電極に電圧が印加されると、コンタクト領域とバリア領域の間のアノード領域に第1導電型のチャネルが形成される。上記のダイオードでは、制御電極に電圧を印加すると、アノード領域に第1導電型のチャネルが形成されて、バリア領域とコンタクト領域が導通し、バリア領域がアノード電極とほぼ同電位となる。従って、この状態でアノード電極とカソード電極の間に順バイアスを印加すると、コンタクト領域からアノード領域のチャネルを経由してバリア領域に順電流が流れ、アノード領域とバリア領域の間のpn接合には順バイアスがほとんど印加されない状態となる。従って、順バイアスの印加時において、アノード領域からドリフト領域へのキャリア注入が抑制される。その後にアノード電極とカソード電極の間の電圧を順バイアスから逆バイアスへ切換える際には、制御電極の電圧をなくすことで、アノード領域に形成されているチャネルが消失して、アノード領域とバリア領域の間のpn接合によって逆電流が制限される。上記のダイオードでは、順バイアスの印加時にアノード領域からドリフト領域へのキャリア注入が抑制されているので、逆回復電流が小さく、逆回復時間が短い。上記のダイオードによれば、ドリフト領域のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。上記のダイオードは、バリア領域とドリフト領域の間に形成された、第2導電型の半導体からなる電界進展防止領域をさらに備えることが好ましい。上記のダイオードでは、アノード電極とカソード電極の間に逆バイアスが印加される際に、アノード領域とバリア領域の間のpn接合によって逆電流が制限されるだけでなく、ドリフト領域と電界進展防止領域の間のpn接合によっても逆電流が制限される。これにより、逆バイアス時のリーク電流を抑制することができる。また、逆バイアスの印加時には、ドリフト領域と電界進展防止領域の間のpn接合の界面が電界を分担するため、アノード領域とバリア領域の間のpn接合にかかる電界を軽減することができる。これにより、逆バイアス時の耐圧を向上することができる。本明細書は、上記のダイオードとIGBTが一体化された半導体装置も開示する。そのIGBTは、コレクタ電極と、第2導電型の半導体からなるコレクタ領域と、ドリフト領域から連続しており、低濃度の第1導電型の半導体からなる第2ドリフト領域と、第2導電型の半導体からなるボディ領域と、第1導電型の半導体からなるエミッタ領域と、エミッタ電極と、前記エミッタ領域と前記第2ドリフト領域の間の前記ボディ領域に対して絶縁膜を挟んで対向する第2制御電極を備えている。そのIGBTは、第2ドリフト領域とボディ領域の間に形成された、第2ドリフト領域よりも濃度が高い第1導電型の半導体からなる第2バリア領域と、エミッタ電極と接触するように形成された、第1導電型の半導体からなる第2コンタクト領域と、第2コンタクト領域と第2バリア領域の間のエミッタ領域に対して絶縁膜を挟んで対向する第3制御電極を備えている。その半導体装置では、第3制御電極に電圧が印加されると、第2コンタクト領域と第2バリア領域の間のエミッタ領域に第1導電型の第2チャネルが形成される。上記の半導体装置では、IGBTに対してフリーホイールダイオードとして機能するダイオードの逆回復特性を向上し、スイッチング損失を改善することができる。さらに、IGBTの寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することができる。上記の半導体装置は、IGBTが、第2バリア領域と第2ドリフト領域の間に形成された、第2導電型の半導体からなる第2電界進展防止領域をさらに備えることが好ましい。上記の半導体装置では、IGBTの寄生ダイオードについて、逆バイアス時のリーク電流を抑制し、逆バイアス時の耐圧を向上することができる。また、上記の半導体装置では、第2制御電極に電圧を印加してIGBTが駆動する際には、コレクタ電極からエミッタ電極へ流れる電流が第2電界進展防止領域によって抑制されるため、IGBTの飽和電流を低減することができる。本明細書が開示するダイオードによれば、スイッチング時の損失を低減することができる。第1実施例図1に示すように、本実施例のダイオード2は、シリコンの半導体基板4を用いて形成されている。半導体基板4には、高濃度n型半導体領域であるnカソード領域6と、n型半導体領域であるnバッファ領域8と、低濃度n型半導体領域であるn-ドリフト領域10と、n型半導体領域であるnバリア領域12と、p型半導体領域であるpアノード領域14が順に積層されている。本実施例では、n型半導体領域には不純物として例えばリンが添加されており、p型半導体領域には不純物として例えばボロンが添加されている。本実施例では、nカソード領域の不純物濃度は1×1017~5×1020[cm3]程度であり、nバッファ領域8の不純物濃度は1×1016~1×1019[cm3]程度であり、n-ドリフト領域10の不純物濃度は1×1012~1×1015[cm3]程度であり、nバリア領域12の不純物濃度は1×1015~1×1018[cm3]程度であり、pアノード領域14の不純物濃度は1×1016~1×1019[cm3]程度である。また、nバリア領域12の縦幅は0.5~3.0[μm]程度である。半導体基板4の上側には、複数のトレンチ16が所定の間隔で形成されている。それぞれのトレンチ16は、pアノード領域14の上側表面からnバリア領域12の内部まで達している。トレンチ16の内部には、絶縁膜18を介してトレンチ電極20が充填されている。pアノード領域14の上側表面において、トレンチ16に隣接する箇所には、高濃度n型半導体領域であるnコンタクト領域22が形成されている。また、pアノード領域14の上側表面の他の箇所には、高濃度p型半導体領域であるpコンタクト領域24が形成されている。本実施例においては、nコンタクト領域22の不純物濃度は1×1017~1×1020[cm3]程度であり、pコンタクト領域24の不純物濃度は1×1017~1×1020[cm3]程度である。半導体基板4の下側表面には、金属製のカソード電極26が形成されている。カソード電極26は、nカソード領域6とオーミック接合によって接合している。半導体基板4の上側表面には、金属製のアノード電極28が形成されている。アノード電極28は、nコンタクト領域22およびpコンタクト領域24とオーミック接合によって接合している。また、アノード電極28はトレンチ電極20と接合して導通している。ダイオード2の動作について説明する。アノード電極28とカソード電極26の間に順バイアスが印加されると、トレンチ電極20にもカソード電極26に対して順バイアスが印加される。これにより、pアノード領域14のトレンチ16に対向する箇所にn型のチャネルが形成されて、nコンタクト領域22とnバリア領域12が電気的に短絡する。これにより、nバリア領域12がアノード電極28とほぼ同電位となるため、pアノード領域14とnバリア領域12の間のpn接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード2では、順バイアスの印加時にpコンタクト領域24やpアノード領域14からn-ドリフト領域10への正孔の注入が抑制されている。アノード電極28とカソード電極26の間には、nコンタクト領域22、pアノード領域14に形成されたn型チャネル、nバリア領域12、n-ドリフト領域10、nバッファ領域8、nカソード領域6を経由する順電流が流れる。次いで、アノード電極28とカソード電極26の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極20にもカソード電極26に対して逆バイアスが印加される。これによって、pアノード領域14に形成されていたn型チャネルが消失して、pアノード領域14とnバリア領域12の間のpn接合によって逆電流が制限される。上述したように、本実施例のダイオード2では、順バイアスの印加時においてpコンタクト領域24やpアノード領域14からn-ドリフト領域10への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード2によれば、n-ドリフト領域10のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。実施例2図2に示すように、本実施例のダイオード32は、シリコンの半導体基板34を用いて形成されている。半導体基板34には、高濃度n型半導体領域であるnカソード領域6と、n型半導体領域であるnバッファ領域8と、低濃度n型半導体領域であるn-ドリフト領域10と、p型半導体領域であるp電界進展防止領域36と、n型半導体領域であるnバリア領域12と、p型半導体領域であるpアノード領域14が順に積層されている。本実施例では、p電界進展防止領域36の不純物濃度は1×1015~1×1019[cm3]程度である。半導体基板34の上側には、複数のトレンチ16が所定の間隔で形成されている。それぞれのトレンチ16は、pアノード領域14の上側表面からnバリア領域12の内部まで達している。トレンチ16の内部には、絶縁膜18を介してトレンチ電極20が充填されている。pアノード領域14の上側表面において、トレンチ16に隣接する箇所には、高濃度n型半導体領域であるnコンタクト領域22が形成されている。また、pアノード領域14の上側表面において、隣接するnコンタクト領域22の間には、高濃度p型半導体領域であるpコンタクト領域24が形成されている。半導体基板34の下側表面には、金属製のカソード電極26が形成されている。カソード電極26は、nカソード領域6とオーミック接合によって接合している。半導体基板34の上側表面には、金属製のアノード電極28が形成されている。アノード電極28は、nコンタクト領域22およびpコンタクト領域24とオーミック接合によって接合している。また、アノード電極28はトレンチ電極20と接合して導通している。ダイオード32の動作について説明する。アノード電極28とカソード電極26の間に順バイアスが印加されると、トレンチ電極20にもカソード電極26に対して順バイアスが印加される。これにより、pアノード領域14のトレンチ16に対向する箇所にn型のチャネルが形成されて、nコンタクト領域22とnバリア領域12が電気的に短絡する。これにより、nバリア領域12がアノード電極28とほぼ同電位となるため、pアノード領域14とnバリア領域12の間のpn接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード32では、順バイアスの印加時にpコンタクト領域24やpアノード領域14からn-ドリフト領域10への正孔の注入が抑制されている。アノード電極28とカソード電極26の間には、nコンタクト領域22、pアノード領域14に形成されたn型チャネル、nバリア領域12、p電界進展防止領域36、n-ドリフト領域10、nバッファ領域8、nカソード領域6を経由する順電流が流れる。なお、nバリア領域12とp電界進展防止領域36の間にもpn接合が存在するが、p電界進展防止領域36のp型不純物濃度は低く、p電界進展防止領域36の厚みは薄いため、アノード電極28とカソード電極26の間の順電流に及ぼす影響は少ない。次いで、アノード電極28とカソード電極26の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極20にもカソード電極26に対して逆バイアスが印加される。これによって、pアノード領域14に形成されたn型チャネルが消失して、pアノード領域14とnバリア領域12の間のpn接合によって逆電流が制限される。また、n-ドリフト領域10とp電界進展防止領域36の間のpn接合によっても逆電流が制限される。上述したように、本実施例のダイオード32では、順バイアスの印加時においてpコンタクト領域24およびpアノード領域14からn-ドリフト領域10への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード32によれば、n-ドリフト領域10のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。また、本実施例のダイオード32では、アノード電極28とカソード電極26の間に逆バイアスが印加されると、n-ドリフト領域10とp電界進展防止領域36の間のpn接合の界面でも電界を分担するため、pアノード領域14とnバリア領域12の間のpn接合にかかる電界が軽減される。本実施例のダイオード32によれば、逆バイアスに対する耐圧を向上することが出来る。実施例3図3に示すように、本実施例のダイオード42は、実施例2のダイオード32とほぼ同様の構成を備えている。本実施例のダイオード42では、それぞれのトレンチ16が、pアノード領域14の上側表面からnバリア領域12を貫通してp電界進展防止領域36の内部まで達している。ダイオード42の動作について説明する。アノード電極28とカソード電極26の間に順バイアスが印加されると、トレンチ電極20にもカソード電極26に対して順バイアスが印加される。これにより、pアノード領域14のトレンチ16に対向する箇所にn型のチャネルが形成されて、nコンタクト領域22がnバリア領域12と電気的に短絡する。これにより、nバリア領域12がアノード電極28とほぼ同電位となるため、pアノード領域14とnバリア領域12の間のpn接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード42では、順バイアスの印加時にpコンタクト領域24やpアノード領域14からn-ドリフト領域10への正孔の注入が抑制されている。さらに、本実施例のダイオード42では、p電界進展防止領域36においてトレンチ16と対向する箇所にもn型のチャネルが形成される。これによって、p電界進展防止領域36もアノード電極28とほぼ同電位となる。アノード電極28とカソード電極26の間には、nコンタクト領域22、pアノード領域14に形成されたn型チャネル、nバリア領域12、p電界進展防止領域36、n-ドリフト領域10、nバッファ領域8、nカソード領域6を経由する順電流が流れる。次いで、アノード電極28とカソード電極26の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極20にもカソード電極26に対して逆バイアスが印加される。これによって、pアノード領域14に形成されたn型チャネルおよびp電界進展防止領域36に形成されたn型チャネルが消失して、pアノード領域14とnバリア領域12の間のpn接合によって逆電流が制限される。また、n-ドリフト領域10とp電界進展防止領域36の間のpn接合によっても逆電流が制限される。上述したように、本実施例のダイオード42では、順バイアスの印加時においてpコンタクト領域24およびpアノード領域14からn-ドリフト領域10への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード42によれば、n-ドリフト領域10のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。また、本実施例のダイオード42では、アノード電極28とカソード電極26の間に逆バイアスが印加されると、n-ドリフト領域10とp電界進展防止領域36の間のpn接合の界面でも電界を分担するため、pアノード領域14とnバリア領域12の間のpn接合にかかる電界が軽減される。本実施例のダイオード42によれば、逆バイアスに対する耐圧を向上することが出来る。実施例4図4に示すように、本実施例のダイオード52は、実施例3のダイオード42とほぼ同様の構成を備えている。本実施例のダイオード52では、それぞれのトレンチ電極20とアノード電極28の間に層間絶縁膜54が形成されており、トレンチ電極20とアノード電極28は絶縁されている。それぞれのトレンチ電極20は図示しない制御電極端子に導通している。ダイオード52の動作について説明する。トレンチ電極20とアノード電極28の間に順バイアスを印加しない状態では、ダイオード52は通常のpn接合ダイオードとほぼ同様の動作をする。トレンチ電極20とアノード電極28の間に順バイアスを印加した状態で、アノード電極28とカソード電極26の間に順バイアスが印加されると、pアノード領域14のトレンチ16に対向する箇所にn型のチャネルが形成されて、nコンタクト領域22とnバリア領域12が電気的に短絡する。これにより、nバリア領域12がpアノード領域14とほぼ同電位となるため、pアノード領域14とnバリア領域12の間のpn接合には順バイアスがほとんど印加されない状態となる。従って、本実施例のダイオード2では、順バイアスの印加時にpアノード領域14からドリフト領域10への正孔の注入が抑制されている。アノード電極28とカソード電極26の間には、nコンタクト領域22、pアノード領域14に形成されたn型チャネル、nバリア領域12、p電界進展防止領域36、n-ドリフト領域10、nバッファ領域8、nカソード領域6を経由する順電流が流れる。次いで、アノード電極28とカソード電極26の間の電圧が順バイアスから逆バイアスに切り替わると、p電界進展防止領域36とn-ドリフト領域10の間のpn接合によって逆電流が制限される。さらにトレンチ電極20とアノード電極28の間の順バイアスが印加されなくなると、pアノード領域14に形成されたn型チャネルが消失して、pアノード領域14とnバリア領域12の間のpn接合によって逆電流が制限される。上述したように、本実施例のダイオード52では、順バイアスの印加時においてpアノード領域14からn-ドリフト領域10への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例のダイオード52によれば、スイッチング損失を小さくすることが出来る。また、アノード電極28とカソード電極26の間に逆バイアスが印加されると、pアノード領域14とnバリア領域12の間のpn接合だけでなく、p電界進展防止領域36とn-ドリフト領域の間のpn接合でも電界を分担するため、nバリア領域12にかかる電界を軽減することが出来る。本実施例のダイオード52によれば、逆バイアスに対する耐圧を確保することが出来る。実施例5図5に示すように、本実施例の半導体装置102は、シリコンの半導体基板104を用いて形成されている。半導体装置102は、IGBT領域106と、ダイオード領域108を備えている。IGBT領域106において、半導体基板104は、高濃度p型半導体領域であるpコレクタ領域110と、n型半導体領域であるnバッファ領域112と、低濃度n型半導体領域であるn-ドリフト領域114と、p型半導体領域であるp電界進展防止領域116と、n型半導体領域であるnバリア領域118と、p型半導体領域であるpボディ領域120が順に積層されている。ダイオード領域108において、半導体基板104は、高濃度n型半導体領域であるnカソード領域122と、nバッファ領域112と、n-ドリフト領域114と、p電界進展防止領域116と、nバリア領域118と、p型半導体領域であるpアノード領域124が順に積層されている。半導体基板4の上側には、複数の第1トレンチ126が所定の間隔で形成されている。また、隣接する第1トレンチ126の間には、第2トレンチ128が形成されている。IGBT領域106において、第1トレンチ126は、pボディ領域120の上側表面からnバリア領域118およびp電界進展防止領域116を貫通して、n-ドリフト領域114の内部まで達している。第1トレンチ126の内部には、絶縁膜130を介して第1トレンチ電極132が充填されている。IGBT領域106において、第2トレンチ128は、pボディ領域120の上側表面からnバリア領域118の内部まで達している。第2トレンチ128の内部には、絶縁膜134を介して第2トレンチ電極136が充填されている。pボディ領域120の上側表面において、第1トレンチ126に隣接する箇所には、高濃度n型半導体領域であるnエミッタ領域138が形成されている。pボディ領域120の上側表面において、第2トレンチ128に隣接する箇所には、高濃度n型半導体領域であるnコンタクト領域140が形成されている。また、pボディ領域120の上側表面において、nエミッタ領域138およびnコンタクト領域140が形成されていない箇所には、高濃度p型半導体領域であるpコンタクト領域142が形成されている。ダイオード領域108において、第1トレンチ126は、pアノード領域124の上側表面からnバリア領域118およびp電界進展防止領域116を貫通して、n-ドリフト領域114の内部まで達している。第1トレンチ126の内部には、絶縁膜144を介して第1トレンチ電極146が充填されている。また、ダイオード領域108において、第2トレンチ128は、pアノード領域124の上側表面からnバリア領域118の内部まで達している。第2トレンチ128の内部には、絶縁膜148を介して第2トレンチ電極150が充填されている。pアノード領域124の上側表面において、第2トレンチ128に隣接する箇所には、高濃度n型半導体領域であるnコンタクト領域152が形成されている。また、pアノード領域124の上側表面において、nコンタクト領域152が形成されていない箇所には、高濃度p型半導体領域であるpコンタクト領域154が形成されている。半導体基板104の下側表面には、コレクタ/カソード電極156が形成されている。コレクタ/カソード電極156は、pコレクタ領域110およびnカソード領域122とオーミック接合によって接合している。コレクタ/カソード電極156は、IGBT領域106においてはコレクタ電極として機能し、ダイオード領域108においてはカソード電極として機能する。半導体基板104の上側表面には、エミッタ/アノード電極158が形成されている。エミッタ/アノード電極158は、IGBT領域106のnエミッタ領域138、nコンタクト領域140およびpコンタクト領域142、およびダイオード領域108のnコンタクト領域152およびpコンタクト領域154とオーミック接合によって接合している。エミッタ/アノード電極158は、IGBT領域106においてはエミッタ電極として機能し、ダイオード領域108においてはアノード電極として機能する。IGBT領域106の第1トレンチ電極132とエミッタ/アノード電極158は、層間絶縁膜160によって絶縁されている。IGBT領域106の第1トレンチ電極132は図示しない第2制御電極端子に導通している。IGBT領域106の第2トレンチ電極136は、エミッタ/アノード電極158と接触して導通している。ダイオード領域108の第1トレンチ電極146と第2トレンチ電極150は、エミッタ/アノード電極158と接触して導通している。以上のように、半導体装置102は、トレンチ型のIGBTとして機能するIGBT領域106とフリーホイーリングダイオードとして機能するダイオード領域108が逆並列に接続された構造を有している。半導体装置102の動作について説明する。第1トレンチ電極132に電圧が印加されておらず、従ってIGBT領域106が駆動していない場合には、IGBT領域106は寄生ダイオードとして機能する。この状態で、エミッタ/アノード電極158とコレクタ/カソード電極156の間に順バイアスが印加されると、第2トレンチ電極136および第2トレンチ電極150にもコレクタ/カソード電極156に対して順バイアスが印加される。ダイオード領域108では、pアノード領域124の第2トレンチ128に対向する箇所にn型のチャネルが形成されて、nコンタクト領域152とnバリア領域118が電気的に短絡する。これにより、nバリア領域118がエミッタ/アノード電極158とほぼ同電位となるため、pアノード領域124とnバリア領域118の間のpn接合には順バイアスがほとんど印加されない状態となる。従って、ダイオード領域108では、順バイアスの印加時にpコンタクト領域154やpアノード領域124からn-ドリフト領域114への正孔の注入が抑制されている。IGBT領域106では、pボディ領域120の第2トレンチ128に対向する箇所にn型のチャネルが形成されて、nコンタクト領域140とnバリア領域118が電気的に短絡する。これにより、nバリア領域118がエミッタ/アノード電極158とほぼ同電位となるため、pボディ領域120とnバリア領域118の間のpn接合には順バイアスがほとんど印加されない状態となる。従って、IGBT領域106では、順バイアスの印加時にpコンタクト領域142やpボディ領域120からn-ドリフト領域114への正孔の注入が抑制されている。エミッタ/アノード電極158とコレクタ/カソード電極156の間には、nコンタクト領域152、pアノード領域124に形成されたn型チャネル、nバリア領域118、p電界進展防止領域116、n-ドリフト領域114、nバッファ領域112、nカソード領域122を経由する順電流と、nコンタクト領域140、pボディ領域120に形成されたn型チャネル、nバリア領域118、p電界進展防止領域116、n-ドリフト領域114、nバッファ領域112、nカソード領域122を経由する順電流が流れる。次いで、エミッタ/アノード電極158とコレクタ/カソード電極156の間の電圧が順バイアスから逆バイアスに切り替わると、第2トレンチ電極136および第2トレンチ電極150にもコレクタ/カソード電極156に対して逆バイアスが印加される。これによって、pアノード領域124およびpボディ領域120に形成されたn型チャネルが消失して、pアノード領域124とnバリア領域118の間のpn接合およびpボディ領域120とnバリア領域118の間のpn接合によって、逆電流が制限される。また、n-ドリフト領域114とp電界進展防止領域116の間のpn接合によっても逆電流が制限される。上述したように、ダイオード領域108では、順バイアスの印加時においてpコンタクト領域154およびpアノード領域124からn-ドリフト領域114への正孔の注入が抑制されており、IGBT領域106では、順バイアスの印加時においてpコンタクト領域142およびpボディ領域120からn-ドリフト領域114への正孔の注入が抑制されている。従って、半導体装置102は、逆回復電流が小さく、逆回復時間が短い。本実施例の半導体装置102によれば、n-ドリフト領域114のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。また、本実施例の半導体装置102では、エミッタ/アノード電極158とコレクタ/カソード電極156の間に逆バイアスが印加されると、n-ドリフト領域114とp電界進展防止領域116の間のpn接合の界面でも電界を分担するため、pアノード領域124とnバリア領域118の間のpn接合およびpボディ領域120とnバリア領域118の間のpn接合にかかる電界が軽減される。本実施例の半導体装置102によれば、逆バイアスに対する耐圧を向上することが出来る。さらに、本実施例の半導体装置102では、第1トレンチ電極132に電圧を印加してIGBT領域106が駆動する場合には、IGBT領域106においてコレクタ/カソード電極156からエミッタ/アノード電極158へ流れる電流がp電界進展防止領域116によって抑制されるため、IGBT領域106の飽和電流を低減することが出来る。なお、本実施例の半導体装置102でp電界進展防止領域116を備えていない構成とした場合でも、上記したように、ダイオード領域108の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、IGBT領域106の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。実施例6図6に示すように、本実施例の半導体装置172は、実施例5の半導体装置102とほぼ同様の構成を備えている。本実施例の半導体装置172では、IGBT領域106とダイオード領域108のそれぞれの第2トレンチ128が、nバリア領域118を貫通してp電界進展防止領域116の内部まで達している。本実施例の半導体装置172も、実施例5の半導体装置102と同様に、ダイオード領域108の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、IGBT領域106の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、IGBT領域106の飽和電流を低減することが出来る。実施例7図7に示すように、本実施例の半導体装置182は、実施例6の半導体装置172とほぼ同様の構成を備えている。本実施例の半導体装置182では、IGBT領域106において第2トレンチ電極136とエミッタ/アノード電極158の間に層間絶縁膜184が形成されており、ダイオード領域108において第2トレンチ電極150とエミッタ/アノード電極158の間に層間絶縁膜186が形成されている。第2トレンチ電極136および第2トレンチ電極150は、図示しない第3制御電極端子に導通している。本実施例の半導体装置182では、第3制御電極端子に印加する電圧を、エミッタ/アノード電極158に印加する電圧の変動と同様に変動させることで、実施例5の半導体装置102や実施例6の半導体装置172と同様の効果を奏する。すなわち、本実施例の半導体装置182によれば、ダイオード領域108の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、IGBT領域106の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、IGBT領域106の飽和電流を低減することが出来る。さらに、本実施例の半導体装置182では、第3制御電極端子に印加する電圧をエミッタ/アノード電極に印加する電圧とは独立して調整することが出来るので、半導体装置182の用途に応じて異なる動作をさせることが出来る。例えば高周波用途においては、n-ドリフト領域114の内部電荷を減少させて、スイッチング損失を低減することが好ましい場合がある。このような場合には、第3制御電極端子にしきい値を超える電圧を印加して、pボディ領域120とpアノード領域124にn型チャネルを形成して、n-ドリフト領域114への正孔注入を抑制する。これとは異なり、低周波用途においては、n-ドリフト領域114の内部電荷を増加させて、オン電圧を低減することが好ましい場合がある。このような場合には、第3制御電極端子にしきい値を下回る電圧を印加して、pボディ領域120とpアノード領域124にn型チャネルが形成されないようにして、n-ドリフト領域114への正孔注入を促進する。本実施例の半導体装置182によれば、様々な用途に応じて異なる挙動をとらせることが出来る。実施例8図8に示すように、本実施例の半導体装置202は、シリコンの半導体基板204を用いて形成されている。半導体装置202は、IGBT領域206と、ダイオード領域208を備えている。半導体基板204は、n型半導体領域であるnバッファ領域112と、低濃度n型半導体領域であるn-ドリフト領域114が順に積層されている。IGBT領域206において、nバッファ領域112の下側表面には、高濃度p型半導体領域であるpコレクタ領域110が形成されている。IGBT領域206において、n-ドリフト領域114の上側表面には、p型半導体領域であるp電界進展防止領域210が部分的に形成されている。p電界進展防止領域210の上側表面には、n型半導体領域であるnバリア領域212が部分的に形成されている。nバリア領域212の上側表面には、p型半導体領域であるpボディ領域214が部分的に形成されている。半導体基板204の上側には、pボディ領域214の上側表面からnバリア領域212の内部に達するトレンチ216が形成されている。トレンチ216の内部には、絶縁膜218を介してトレンチ電極220が充填されている。pボディ領域214の上側表面において、トレンチ216に隣接する箇所には、高濃度n型半導体領域であるnコンタクト領域222が形成されている。また、pボディ領域214の上側表面には、nコンタクト領域222のほかに、高濃度p型半導体領域であるpコンタクト領域224と、高濃度n型半導体領域であるnエミッタ領域226がそれぞれ形成されている。ダイオード領域208において、nバッファ領域112の下側表面には、高濃度n型半導体領域であるnカソード領域122が形成されている。ダイオード領域208において、n-ドリフト領域114の上側表面には、p型半導体領域であるp電界進展防止領域228が部分的に形成されている。p電界進展防止領域228の上側表面には、n型半導体領域であるnバリア領域230が部分的に形成されている。nバリア領域230の上側表面には、p型半導体領域であるpアノード領域232が部分的に形成されている。半導体基板204の上側には、pアノード領域232の上側表面からnバリア領域230の内部に達するトレンチ234が形成されている。トレンチ234の内部には、絶縁膜236を介してトレンチ電極238が充填されている。pアノード領域232の上側表面において、トレンチ234に隣接する箇所には、高濃度n型半導体領域であるnコンタクト領域240が形成されている。また、pアノード領域232の上側表面には、nコンタクト領域240のほかに、高濃度p型半導体領域であるpコンタクト領域242と、高濃度n型半導体領域であるnコンタクト領域244がそれぞれ形成されている。半導体基板204の下側表面には、コレクタ/カソード電極156が形成されている。コレクタ/カソード電極156は、pコレクタ領域110およびnカソード領域122とオーミック接合によって接合している。コレクタ/カソード電極156は、IGBT領域206においてはコレクタ電極として機能し、ダイオード領域208においてはカソード電極として機能する。半導体基板204の上側表面には、エミッタ/アノード電極158が形成されている。エミッタ/アノード電極158は、IGBT領域206のnコンタクト領域222、pコンタクト領域224およびnエミッタ領域226、ダイオード領域208のnコンタクト領域240、pコンタクト領域242およびnコンタクト領域244とオーミック接合によって接合している。エミッタ/アノード電極158は、IGBT領域106においてはエミッタ電極として機能し、ダイオード領域108においてはアノード電極として機能する。エミッタ/アノード電極158は、IGBT領域206のトレンチ電極220およびダイオード領域208のトレンチ電極238と接触して導通している。半導体基板204の上側表面には、層間絶縁膜246によって絶縁された第2制御電極248が形成されている。第2制御電極248は、IGBT領域206のnエミッタ領域226、pボディ領域214、nバリア領域212、p電界進展防止領域210およびn-ドリフト領域114、およびダイオード領域208のnコンタクト領域244、pアノード領域232、nバリア領域230およびp電界進展防止領域228のそれぞれの上側表面と対向するように配置されている。以上のように、半導体装置202は、プレーナ型のIGBTとして機能するIGBT領域206とフリーホイーリングダイオードとして機能するダイオード領域208が逆並列に接続された構造を有している。半導体装置202の動作について説明する。第2制御電極248に電圧が印加されておらず、従ってIGBT領域206が駆動していない場合には、IGBT領域206は寄生ダイオードとして機能する。この状態で、エミッタ/アノード電極158とコレクタ/カソード電極156の間に順バイアスが印加されると、トレンチ電極220およびトレンチ電極238にもコレクタ/カソード電極156に対して順バイアスが印加される。ダイオード領域208では、pアノード領域232のトレンチ234に対向する箇所にn型のチャネルが形成されて、nコンタクト領域240とnバリア領域230が電気的に短絡する。これにより、nバリア領域230がエミッタ/アノード電極158とほぼ同電位となるため、pアノード領域232とnバリア領域230の間のpn接合には順バイアスがほとんど印加されない状態となる。従って、ダイオード領域208では、順バイアスの印加時にpコンタクト領域242やpアノード領域232からn-ドリフト領域114への正孔の注入が抑制されている。IGBT領域206では、pボディ領域214のトレンチ216に対向する箇所にn型のチャネルが形成されて、nコンタクト領域222がnバリア領域212と電気的に短絡する。これにより、nバリア領域212がエミッタ/アノード電極158とほぼ同電位となるため、pボディ領域214とnバリア領域212の間のpn接合には順バイアスがほとんど印加されない状態となる。従って、IGBT領域206では、順バイアスの印加時にpコンタクト領域224やpボディ領域214からn-ドリフト領域114への正孔の注入が抑制されている。エミッタ/アノード電極158とコレクタ/カソード電極156の間には、nコンタクト領域240、pアノード領域232に形成されたn型チャネル、nバリア領域230、p電界進展防止領域228、n-ドリフト領域114、nバッファ領域112、nカソード領域122を経由する順電流と、nコンタクト領域222、pボディ領域214に形成されたn型チャネル、nバリア領域212、p電界進展防止領域210、n-ドリフト領域114、nバッファ領域112、nカソード領域122を経由する順電流が流れる。次いで、エミッタ/アノード電極158とコレクタ/カソード電極156の間の電圧が順バイアスから逆バイアスに切り替わると、トレンチ電極220およびトレンチ電極238にもコレクタ/カソード電極156に対して逆バイアスが印加される。これによって、pアノード領域232およびpボディ領域214に形成されたn型チャネルが消失して、pアノード領域232とnバリア領域230の間のpn接合およびpボディ領域214とnバリア領域212の間のpn接合によって、逆電流が制限される。また、n-ドリフト領域114とp電界進展防止領域228の間のpn接合およびn-ドリフト領域114とp電界進展防止領域210の間のpn接合によっても逆電流が制限される。上述したように、ダイオード領域208では、順バイアスの印加時においてpコンタクト領域242およびpアノード領域232からn-ドリフト領域114への正孔の注入が抑制されており、IGBT領域206では、順バイアスの印加時においてpコンタクト領域224およびpボディ領域214からn-ドリフト領域114への正孔の注入が抑制されている。従って、半導体装置202は、逆回復電流が小さく、逆回復時間が短い。本実施例の半導体装置202によれば、n-ドリフト領域114のライフタイム制御を行うことなく、スイッチング損失を小さくすることが出来る。また、本実施例の半導体装置202では、エミッタ/アノード電極158とコレクタ/カソード電極156の間に逆バイアスが印加されると、n-ドリフト領域114とp電界進展防止領域228の間のpn接合の界面と、n-ドリフト領域114とp電界進展防止領域210の間のpn接合の界面でも電界を分担するため、pアノード領域232とnバリア領域230の間のpn接合およびpボディ領域214とnバリア領域212の間のpn接合にかかる電界が軽減される。本実施例の半導体装置202によれば、逆バイアスに対する耐圧を向上することが出来る。さらに、本実施例の半導体装置202では、第2制御電極248に電圧を印加してIGBT領域206が駆動する場合には、IGBT領域206においてコレクタ/カソード電極156からエミッタ/アノード電極158へ流れる電流がp電界進展防止領域210によって抑制されるため、IGBT領域206の飽和電流を低減することが出来る。なお、本実施例の半導体装置202でp電界進展防止領域210およびp電界進展防止領域228を備えていない構成とした場合でも、上記したように、ダイオード領域208の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、IGBT領域206の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。実施例9図9に示すように、本実施例の半導体装置272は、実施例8の半導体装置202とほぼ同様の構成を備えている。本実施例の半導体装置272では、IGBT領域206のトレンチ216がnバリア領域212を貫通してp電界進展防止領域210の内部まで達しており、ダイオード領域208のトレンチ234が、nバリア領域230を貫通してp電界進展防止領域228の内部まで達している。本実施例の半導体装置272も、実施例8の半導体装置202と同様に、ダイオード領域208の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、IGBT領域206の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、IGBT領域206の飽和電流を低減することが出来る。実施例10図10に示すように、本実施例の半導体装置282は、実施例9の半導体装置272とほぼ同様の構成を備えている。本実施例の半導体装置282では、IGBT領域206においてトレンチ電極220とエミッタ/アノード電極158の間に層間絶縁膜284が形成されており、ダイオード領域208においてトレンチ電極238とエミッタ/アノード電極158の間に層間絶縁膜286が形成されている。トレンチ電極220およびトレンチ電極238は、図示しない第1制御電極端子に導通している。本実施例の半導体装置282では、第1制御電極端子に印加する電圧を、エミッタ/アノード電極158に印加する電圧の変動と同様に変動させることで、実施例8の半導体装置202や実施例9の半導体装置272と同様の効果を奏する。すなわち、本実施例の半導体装置282によれば、ダイオード領域208の逆回復特性を向上し、スイッチング損失を改善することが出来る。また、IGBT領域206の寄生ダイオードについても、逆回復特性を向上し、スイッチング損失を改善することが出来る。さらに、逆バイアスに対する耐圧を向上することが出来る。加えて、IGBT領域206の飽和電流を低減することが出来る。さらに、本実施例の半導体装置282では、第1制御電極端子に印加する電圧をエミッタ/アノード電極に印加する電圧とは独立して調整することが出来るので、半導体装置282の用途に応じて異なる動作をさせることが出来る。例えば高周波用途においては、n-ドリフト領域114の内部電荷を減少させて、スイッチング損失を低減することが好ましい場合がある。このような場合には、第1制御電極端子にしきい値を超える電圧を印加して、pボディ領域214とpアノード領域232にn型チャネルを形成して、n-ドリフト領域114への正孔注入を抑制する。これとは異なり、低周波用途においては、n-ドリフト領域114の内部電荷を増加させて、オン電圧を低減することが好ましい場合がある。このような場合には、第1制御電極端子にしきい値を下回る電圧を印加して、pボディ領域214とpアノード領域232にn型チャネルが形成されないようにして、n-ドリフト領域114への正孔注入を促進する。本実施例の半導体装置282によれば、様々な用途に応じて異なる挙動をとらせることが出来る。以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。