"蓄電セルの電圧を均等化する、スイッチを備えた均等化回路であって、直列接続された第1から第nnは2以上の整数の蓄電セルそれぞれに印加された電圧の合計電圧が入力される、入力回路と、前記均等化回路の定常状態において、前記スイッチのオン、オフの時比率に応じて前記合計電圧を変換することにより生成される出力電圧を、前記第1から第nの蓄電セルのうち最も電圧の低い1以上の蓄電セルに対して出力するとともに、前記最も電圧の低い1以上の蓄電セルに対して優先的に電流を出力することにより、前記第1から第nの蓄電セルの電圧を均等化するよう構成された、出力回路とを備えた、均等化回路。前記入力回路は、前記合計電圧が入力されるコンデンサと、インダクタと、前記スイッチとを備え、前記出力回路は、ダイオードと該ダイオードのアノードに接続されたインダクタとからなり、前記第1から第nの蓄電セルのそれぞれに対して並列に接続される、第1から第nのダイオード-インダクタ回路であって、それぞれのインダクタからダイオードへと向かう極性の電流を遮断しないよう直列接続された、該第1から第nのダイオード-インダクタ回路と、該第1から第nのダイオード-インダクタ回路のそれぞれにおけるダイオードとインダクタの中間点と前記入力回路との間に接続された、第1から第nのコンデンサと、を備えることを特徴とする、請求項1に記載の均等化回路。前記入力回路は、前記合計電圧が入力されるコンデンサと、インダクタと、前記スイッチとを備え、前記出力回路は、ダイオードと該ダイオードのアノードに接続されたインダクタとからなり、前記第1から第nの蓄電セルのそれぞれに対して並列に接続される、第1から第nのダイオード-インダクタ回路であって、それぞれのインダクタからダイオードへと向かう極性の電流を遮断しないよう直列接続された、該第1から第nのダイオード-インダクタ回路と、第1の該ダイオード-インダクタ回路におけるダイオードとインダクタの中間点と、前記入力回路と、の間に接続された、第1のコンデンサと、第k-1kは2以上n以下の整数の該ダイオード-インダクタ回路におけるダイオードとインダクタの中間点と、第kの該ダイオード-インダクタ回路におけるダイオードとインダクタの中間点と、の間に接続された第kのコンデンサとして2以上n以下のそれぞれのkに対して与えられる、第2から第nのコンデンサと、を備えることを特徴とする、請求項1に記載の均等化回路。前記入力回路は、前記合計電圧が入力されるコンデンサと、インダクタと、前記スイッチとを備え、前記出力回路は、ダイオードと該ダイオードのカソードに接続されたインダクタとからなり、前記第1から第nの蓄電セルのそれぞれに対して並列に接続される、第1から第nのダイオード-インダクタ回路であって、それぞれのダイオードからインダクタへと向かう極性の電流を遮断しないよう直列接続された、該第1から第nのダイオード-インダクタ回路と、該第1から第nのダイオード-インダクタ回路のそれぞれにおけるダイオードとインダクタの中間点と前記入力回路との間に接続された、第1から第nのコンデンサと、を備えることを特徴とする、請求項1に記載の均等化回路。前記入力回路は、前記合計電圧が印加されるコンデンサと、インダクタと、前記スイッチとを備え、前記出力回路は、ダイオードと該ダイオードのカソードに接続されたインダクタとからなり、前記第1から第nの蓄電セルのそれぞれに対して並列に接続される、第1から第nのダイオード-インダクタ回路であって、それぞれのダイオードからインダクタへと向かう極性の電流を遮断しないよう直列接続された、該第1から第nのダイオード-インダクタ回路と、第1の該ダイオード-インダクタ回路におけるダイオードとインダクタの中間点と、前記入力回路と、の間に接続された、第1のコンデンサと、第k-1kは2以上n以下の整数の該ダイオード-インダクタ回路におけるダイオードとインダクタの中間点と、第kの該ダイオード-インダクタ回路におけるダイオードとインダクタの中間点と、の間に接続された第kのコンデンサとして2以上n以下のそれぞれのkに対して与えられる、第2から第nのコンデンサと、を備えることを特徴とする、請求項1に記載の均等化回路。前記直列接続された第1から第nの蓄電セルに対し、請求項1乃至5のいずれか一項に記載の均等化回路を接続してなる、蓄電セル電圧の均等化システム。前記第1から第nの蓄電セルのうち少なくとも1つは、コンデンサ、二次電池、又は電気二重層キャパシタを含む、請求項6に記載の均等化システム。請求項6又は7に記載の均等化システムと、前記蓄電セルのうち少なくとも1つの電圧を検出する蓄電セル電圧検出回路と、前記蓄電セル電圧検出回路が検出した電圧を基準電圧と比較する比較演算回路と、前記比較演算回路による比較の結果に基づいて前記スイッチング電源回路における前記スイッチのオン、オフの時比率を制御する時比率制御回路とを備えた、蓄電セル電圧の均等化システム。請求項6又は7に記載の均等化システムと、前記蓄電セルのうち少なくとも1つを流れる電流を検出する蓄電セル電流検出回路と、前記蓄電セル電流検出回路が検出した電流を基準電流と比較する比較演算回路と、前記比較演算回路による比較の結果に基づいて前記スイッチング電源回路における前記スイッチのオン、オフの時比率を制御する時比率制御回路とを備えた、蓄電セル電圧の均等化システム。請求項6又は7に記載の均等化システムと、前記蓄電セルのうち少なくとも1つの電圧を検出する蓄電セル電圧検出回路と、前記蓄電セルのうち少なくとも1つを流れる電流を検出する蓄電セル電流検出回路と、前記蓄電セル電圧検出回路が検出した電圧を基準電圧と比較する第1の比較演算回路と、前記蓄電セル電流検出回路が検出した電流を基準電流と比較する第2の比較演算回路と、第1及び第2の前記比較演算回路による比較の結果に基づいて前記スイッチング電源回路における前記スイッチのオン、オフの時比率を制御する時比率制御回路とを備えた、蓄電セル電圧の均等化システム。本発明はこのような背景の下でなされたものである。本発明は、多巻線トランスを用いることなく、一石一つのスイッチで構成することができる、従来よりも大幅に簡素化された均等化回路を提供することを目的とする。上記課題を解決するため、本発明は、蓄電セルの電圧を均等化する、スイッチを備えた均等化回路であって、直列接続された第1から第nnは2以上の整数の蓄電セルそれぞれに印加された電圧の合計電圧が入力される、入力回路と、均等化回路の定常状態において、スイッチのオン、オフの時比率に応じて合計電圧を変換することにより生成される出力電圧を、第1から第nの蓄電セルのうち最も電圧の低い1以上の蓄電セルに対して出力するとともに、最も電圧の低い1以上の蓄電セルに対して優先的に電流を出力することにより、第1から第nの蓄電セルの電圧を均等化するよう構成された、出力回路と、を備えた、均等化回路を提供する。上記均等化回路の均等化動作においては、第1から第nの蓄電セルの合計電圧を、電圧変換回路によって変換した上で最も電圧の低い蓄電セルへと出力しつつ、当該最も電圧の低い蓄電セルに対して優先的に電流を出力することにより、高電圧の蓄電セルから低電圧の蓄電セルへとエネルギーを移して蓄電セル電圧を均等化することが可能となる。このような均等化回路は外部電源を用いずに動作可能である。また、蓄電セル電圧の均等化は、主にコンバータ上記入力回路と出力回路とから構成される、電圧変換回路の定常状態において進行するため、後の実施例において説明するとおり各素子を流れる電流の波形は理論的に予測可能である。これにより、制御された電流による安定した均等化動作が可能となる。本発明の均等化回路において、入力回路は、合計電圧が入力されるコンデンサと、インダクタと、上記スイッチとを備える回路であってよく、また出力回路は、iダイオードと当該ダイオードのアノードに接続されたインダクタとからなり、第1から第nの蓄電セルのそれぞれに対して並列に接続される、第1から第nのダイオード-インダクタ回路であって、それぞれのインダクタからダイオードへと向かう極性の電流を遮断しないよう直列接続された、当該第1から第nのダイオード-インダクタ回路と、ii当該第1から第nのダイオード-インダクタ回路のそれぞれにおけるダイオードとインダクタの中間点と入力回路との間に接続された、第1から第nのコンデンサと、を備える回路であってよい。あるいは、上記出力回路は、iダイオードと当該ダイオードのアノードに接続されたインダクタとからなり、第1から第nの蓄電セルのそれぞれに対して並列に接続される、第1から第nのダイオード-インダクタ回路であって、それぞれのインダクタからダイオードへと向かう極性の電流を遮断しないよう直列接続された、当該第1から第nのダイオード-インダクタ回路と、ii第1のダイオード-インダクタ回路におけるダイオードとインダクタの中間点と、入力回路と、の間に接続された、第1のコンデンサと、第k-1kは2以上n以下の整数のダイオード-インダクタ回路におけるダイオードとインダクタの中間点と、第kのダイオード-インダクタ回路におけるダイオードとインダクタの中間点と、の間に接続された第kのコンデンサとして2以上n以下のそれぞれのkに対して与えられる、第2から第nのコンデンサと、を備える回路であってよい。あるいは、上記出力回路は、iダイオードと当該ダイオードのカソードに接続されたインダクタとからなり、第1から第nの蓄電セルのそれぞれに対して並列に接続される、第1から第nのダイオード-インダクタ回路であって、それぞれのダイオードからインダクタへと向かう極性の電流を遮断しないよう直列接続された、第1から第nのダイオード-インダクタ回路と、ii第1から第nのダイオード-インダクタ回路のそれぞれにおけるダイオードとインダクタの中間点と入力回路との間に接続された、第1から第nのコンデンサと、を備える回路であってよい。あるいは、上記出力回路は、iダイオードと当該ダイオードのカソードに接続されたインダクタとからなり、第1から第nの蓄電セルのそれぞれに対して並列に接続される、第1から第nのダイオード-インダクタ回路であって、それぞれのダイオードからインダクタへと向かう極性の電流を遮断しないよう直列接続された、第1から第nのダイオード-インダクタ回路と、ii第1のダイオード-インダクタ回路におけるダイオードとインダクタの中間点と、入力回路と、の間に接続された、第1のコンデンサと、第k-1kは2以上n以下の整数のダイオード-インダクタ回路におけるダイオードとインダクタの中間点と、第kのダイオード-インダクタ回路におけるダイオードとインダクタの中間点と、の間に接続された第kのコンデンサとして2以上n以下のそれぞれのkに対して与えられる、第2から第nのコンデンサと、を備える回路であってよい。ただし、本発明の均等化回路に用いることができる入出力回路の具体的回路構成がこれらに限られるものではなく、同様の原理により動作する別の回路によって、上記入出力回路を構成することもできる。上記直列接続された第1から第nの蓄電セルに対して本発明の均等化回路を接続することにより、蓄電セルの均等化システムを構成すれば、蓄電セル間に電圧のばらつきがある場合であっても、出力回路から最低電圧のセルへと優先的に電流を出力することにより、そのようなばらつきを解消することが可能となる。上記均等化システムに用いられる第1から第nの蓄電セルのうち、少なくとも1つはコンデンサ、二次電池、又は電気二重層キャパシタを含んでよい。ただし、本発明の均等化回路によって電圧を均等化することのできる蓄電セルがこれらに限られるわけではない。また、本発明の均等化システムにおいて直列接続される蓄電セル、及び本発明の均等化回路の上記一構成例において用いられるコンデンサは単一の蓄電素子に限られるわけでもなく、2以上の素子からなるモジュール、あるいはそれらモジュールを用いて構成される任意の装置であってもよい。また、上記本発明の均等化システムにおいては、蓄電セルのうち少なくとも1つの電圧を検出する蓄電セル電圧検出回路と、蓄電セル電圧検出回路が検出した電圧を基準電圧と比較する比較演算回路と、比較演算回路による比較の結果に基づいてスイッチング電源回路におけるスイッチのオン、オフの時比率を制御する時比率制御回路と、を更に備えることができる。本発明の均等化回路は、後述の実施例において説明するとおりスイッチの時比率に関わらず蓄電セル電圧を最終的には均等化することができるため、別途の制御用回路を用いて外部からフィードバック制御を行う必要がない。しかしながら、上記のとおり、本発明の均等化回路に対して蓄電セル電圧を監視するための制御システムを導入すれば、蓄電セル電圧の均等化が遅い場合には時比率を上昇させるなどして均等化動作を任意に制御することが可能となる。また、上記本発明の均等化システムにおいては、蓄電セルのうち少なくとも1つを流れる電流を検出する蓄電セル電流検出回路と、蓄電セル電流検出回路が検出した電流を基準電流と比較する比較演算回路と、比較演算回路による比較の結果に基づいてスイッチング電源回路におけるスイッチのオン、オフの時比率を制御する時比率制御回路と、を更に備えることができる。既に述べたとおり、本発明の均等化回路はフィードバック制御を行うことなく動作可能である。しかしながら、後述の実施例において説明するとおり、当該均等化回路を連続モードCCM:ContinuousConductionModeで動作させる場合には最低電圧の蓄電セルに対し大電流が流れ込む危険性があるため、蓄電セルの損傷を防ぐためには制御システムを導入して蓄電セルの電流を監視することが望ましい。また、上記本発明の均等化システムにおいては、蓄電セルのうち少なくとも1つの電圧を検出する蓄電セル電圧検出回路と、蓄電セルのうち少なくとも1つを流れる電流を検出する蓄電セル電流検出回路と、蓄電セル電圧検出回路が検出した電圧を基準電圧と比較する第1の比較演算回路と、蓄電セル電流検出回路が検出した電流を基準電流と比較する第2の比較演算回路と、第1及び第2の比較演算回路による比較の結果に基づいてスイッチング電源回路におけるスイッチのオン、オフの時比率を制御する時比率制御回路と、を更に備えることができる。このような構成をとることにより、蓄電セル電圧と蓄電セル電流の両方を監視して均等化動作を制御することが可能となる。このように各検出回路を複数組み合わせて用いれば、蓄電セルに流れ込む電流が許容範囲を超えない範囲で時比率を上昇させることにより安全かつ迅速に均等化を行うなど、均等化動作を任意に制御することが可能となる。本発明の均等化回路は、多巻線トランスを用いることなく、且つ一石で構成することができるため、回路構成が従来よりも大幅に簡素化されている。また、不連続モードDCM:DiscontinuousConductionModeで動作させることでフィードバック制御が不要となるため、各種従来の電圧均等化回路と比較して、電力変換を行う主回路のみならず制御回路も大幅に簡素化される。これより図面を用いて、本発明に係る均等化回路、及び均等化システムを説明する。但し、本発明に係る均等化回路、均等化システムの構成は、各図面にて示される特定の具体的構成へと限定されるわけではなく、本発明の範囲内で適宜変更可能である。例えば、以下において各コンデンサは主に単独の蓄電素子であるとして、また蓄電セルはコンデンサ、二次電池、電気二重層キャパシタ等であるとして説明するが、これらは充放電可能な任意の素子、又は複数の素子からなるモジュールであってよい。各蓄電素子の容量も、それぞれ異なっていてよい。各スイッチについても、以下においてはMOSFETなどの半導体スイッチであるとして説明するが、任意の電子スイッチ、あるいは機械式スイッチを用いることも可能である。均等化回路1の構成図3は、本発明の第1実施例としての均等化回路1を示した回路図である。B1~B4はコンデンサ、二次電池、電気二重層キャパシタ等の蓄電セル、C1~C4は均等化用のコンデンサ、D1~D4はダイオード、L1~L4はインダクタであり、Cinは入力用のコンデンサ、Qはスイッチ、Linはインダクタである。Qをスイッチングすることにより、B1~B4からCinへと入力された電圧が変換され、後述のとおりB1~B4のうち最も電圧の低い蓄電セルに対して出力される。以下、コンデンサCin、スイッチQ、及びインダクタLinから構成される回路を入力回路と呼び、コンデンサC1~C4、ダイオードD1~D4、及びインダクタL1~L4から構成される回路を出力回路と呼ぶ。蓄電セルB1~B4は直列接続されており、その各々に対し、D1とL1、D2とL2、D3とL3、及びD4とL4からなる第1~第4のダイオード-インダクタ回路がそれぞれ並列に接続されている。各ダイオード-インダクタ回路においてはインダクタがダイオードのアノード側と接続されており、且つ、それぞれのインダクタからダイオードへと向かう極性の電流を遮断しないよう、各ダイオード-インダクタ回路は直列接続されている。またコンデンサC1~C4は、第1~第4のダイオード-インダクタ回路におけるダイオードとインダクタの中間点と入力回路との間に、それぞれ接続されている。なお、蓄電セルB1は接地されている。図3の均等化回路中に存在するスイッチはQ一つのみであり、回路に含まれるその他の素子は全て受動部品である。図3の均等化回路において必要とされるスイッチは、蓄電セルの直列数に関係なく一つのみであり、また本回路においては多巻線トランスを用いる必要もないため、従来方式と比較して回路構成が飛躍的に簡素化される。また、Cin、Lin、Q、C1、D1、L1、B1で構成される回路は汎用的に用いられているICSingleEndedPrimaryInductorConverterコンバータと同様の構成となっている。Ci-Di-Liiは1~4の整数により構成される回路はそれぞれ同様の回路構成となっており、すなわち図3のとおり蓄電セル群に均等化回路1を接続してなる回路は、ICコンバータにおいてCi-Di-Liからなる回路が多段階に接続された回路であるとみなすことができる。ただし、C1~C4、D1~D4、L1~L4がそれぞれ同一の素子である必要はなく、各コンデンサの容量、各ダイオードの特性、各インダクタのインダクタンスは互いに異なっていてもよい。同様に、蓄電セルB1~B4の容量も互いに異なっていてよい。なお、蓄電セル、ダイオード-インダクタ回路、及び均等化用のコンデンサの数は、4に限らず2以上の任意の数であってよい。また必要とされるスイッチは一つのみであるが、動作をカスタマイズする等の目的で任意の制御用スイッチを追加してもよい。この点については、後続の全ての実施例においても同様である。均等化回路1の動作次に、蓄電セルB1~B4の電圧を均等化するときの、均等化回路1の動作を説明する。なお、動作開始時においてB1~B4にはそれぞれ異なる電圧が与えられているものとし、特にB1の電圧が最低であるとする。なお、均等化回路1の動作は、スイッチQのオフ期間において最低電圧セルに対応するダイオードD1が非導通となる期間が存在するか否かによって、不連続モードDCMと連続モードCCMに分類することができる。均等化回路1は連続モードと不連続モードのいずれで動作することも可能である。以下、それぞれのモードでの動作を説明する。連続モードCCMでの動作均等化回路器1の動作中、スイッチQはオンオフの間で切り替えられている。オンオフそれぞれの状態における、均等化回路1内を流れる電流の経路及び極性を、図4及び図5に示す。まず、Qがオンである期間中の電流について、図4を用いて説明する。図4は、均等化回路1においてQがオンである期間の回路構成を等価的に表し、さらに各素子を経由して回路内を流れる電流の経路、及び極性向きを、矢印付きの実線及び点線で表したものである。Qのオン期間中にダイオードD1~D4は非導通であるため回路図から省略されており、またオンである状態のスイッチQは導通した電流経路とみなせるため、導線として描かれている。なお、図4中の点線はインダクタL2~L4及びコンデンサC2~C4を流れる電流を表しているが、後に図6を用いて説明するとおり、これら電流の向きはスイッチQのオン期間内、及びオフ期間内のそれぞれにおいて切り替わるものであるため、これに対応して当該点線の両端に矢印が付されている。図4に示されるとおり、蓄電セルB1~B4から流れ出した電流はコンデンサCinへと入力される。同時にコンデンサCinはインダクタLinに対して放電を行い、Linにエネルギーが蓄えられる。さらに、コンデンサC1はL1に対して放電を行い、L1にエネルギーが蓄えられる。また、蓄電セルB1~B3と入力回路との間にも、点線で示すとおりインダクタL2~L4及びコンデンサC2~C4を経由する交流電流が流れている。次に、Qがオフである期間中の電流について、図5を用いて説明する。なお、図5において、Qのオフ期間中に非導通であるスイッチQ及びダイオードD2~D4は回路図から省略されている。図5に示すとおり、特に連続モードでの動作においては、Qのオフ期間中、最低電圧の蓄電セルB1に対応するダイオードD1のみが常に導通されている。すなわち、Qのオン期間中にインダクタLinが蓄えたエネルギーはQのオフ期間中に放出されるが、このエネルギーを担う出力電流は、コンデンサC1及びダイオードD1を経由して最も電圧の低い蓄電セルB1へと優先的に流れ込む。また、インダクタL1からはダイオードD1を経由して蓄電セルB1へと電流が流れ込み、これにより、Qのオン期間中にインダクタL1が蓄えたエネルギーはB1へと放出される。なお、Qのオフ期間中においても、蓄電セルB1~B4から流れ出した電流はコンデンサCinへと入力されており、同時に蓄電セルB1~B3と入力回路との間にも、点線で示すとおりインダクタL2~L4及びコンデンサC2~C4を経由する交流電流が流れている。スイッチQにおけるオン、オフのスイッチングを繰り返すことにより、上述した電流によって蓄電セルB2~B4から蓄電セルB1へとエネルギーが移され、蓄電セルB1~B4の電圧が均等化される方向に向かう。ここで、時比率dを、スイッチQのスイッチング周期に対するスイッチのオン期間の割合として定義するこの定義より明らかなとおり、0≦d≦1である。。均等化回路1の定常状態において蓄電セルB1に出力される電圧は、コンデンサCinに印加される電圧蓄電セルB1~B4それぞれに印加された電圧の合計電圧のスイッチング周期に関する時間平均をVinとすれば、Vinと上記時比率dとに応じて決定される。以下、具体的に蓄電セルB1への出力電圧を導出する。蓄電セルB1~B4の各電圧をV1~V4とする。ただし、蓄電セルB1~B4の容量はコンデンサC1~C4の容量に比べて十分大きく、スイッチングの一周期に亘ってV1~V4は一定であるとみなす。このとき、上記Vinは、Vin=V1V2V3V41と表される。また、コンデンサC1~C4の電圧の、スイッチング周期に関する時間平均をVC1~VC4とする。定常状態においてインダクタLin,及びL1~L4の電圧の時間平均は全てゼロとなるため、Vin,V1~V4,及びVC1~VC4の間には以下の関係式が成立する。VC1=VinVC2=Vin-V1VC3=Vin-V1V2VC4=Vin-V1V2V32さらに、上記各インダクタにおいて印加される電圧と時間の積の、上記スイッチング周期に亘る合計は定常状態においてゼロとなるため、以下の関係式が成立する。dVC1=1-dV1dVC2V1=1-dVC1-VC2dVC3V1V2=1-dVC1-VC3-V2dVC4V1V2V3=1-dVC1-VC4-V2-V33上記2,3式を用いれば、最低電圧の蓄電セルB1への出力電圧V1を以下のとおり表すことができる。V1={d/1-d}Vin4なお、計算を単純化する目的で、ダイオードによる順方向降下電圧を無視した。均等化回路1の定常状態においては、上記4式に示されるとおり、蓄電セルB1~B4の電圧の合計電圧Vinを時比率dに応じて変換してなる出力電圧が最低電圧セルB1へと出力されるとともに、当該蓄電セルB1に対して優先的に電流が出力される。このような定常状態での動作中に各素子を流れる電流、及びスイッチQに印加される電圧の定性的な時間変化を、図6のグラフa~eに示す。図6中、グラフaは、インダクタLinを流れる電流iLinの定性的な時間変化を表す。図4、図5に示すとおり、電流iLinの極性は常に正である電流iLinは常に紙面右方向に向かって流れる。。スイッチQのオン期間中、インダクタLinに対してはコンデンサCinからエネルギーが供給されるため、iLinが上昇する。一方、スイッチQのオフ期間中においては、インダクタLinが出力回路へとエネルギーを開放するため、iLinが降下する。なお、グラフaにおいて水平な点線で示されるILinは、電流iLinの時間平均を表す。図6中、グラフbは、インダクタL1~L4のうち、最低電圧の蓄電セルB1に対応するインダクタLとそれ以外の任意のインダクタLiとをそれぞれ流れる電流iL,iLiの定性的な時間変化を表す。すなわち本実施例において、iLのグラフはインダクタL1を流れる電流の定性的な時間変化を表し、iLiのグラフはインダクタL2~L4のうち任意のものを流れる電流の定性的な時間変化を表す。まずiLについて検討するに、スイッチQのオン期間中、L1に対してはコンデンサC1からエネルギーが供給されるため、iLが上昇する。一方、スイッチQのオフ期間中においては、インダクタL1が蓄電セルB1へとエネルギーを開放するため、iLが降下する。またiLiについて検討するに、上記1~3式を用いれば、インダクタL1~L4に印加される電圧は、スイッチQのオン期間、オフ期間のそれぞれにおいて全て等しいことが示される。具体的には、上記3式中、左辺をdで除したものはオン期間においてインダクタL1~L4それぞれに印加される電圧を表し、また右辺をd-1で除したものはオフ期間においてインダクタL1~L4それぞれに印加される電圧を表すため、これらを上記1~3式を用いて変形することにより、各インダクタに印加される電圧が全て等しいことオン期間中の電圧はVinであり、オフ期間中の電圧は-V1であるが導かれる。ここで、インダクタを流れる電流の時間変化率が一般にインダクタに印加される電圧/インダクタのインダクタンスとして表されることを考慮すれば、インダクタL1~L4のインダクタンスが等しい場合、それらインダクタの流れる電流の時間変化率は常に等しいことがわかる。すなわち、L1~L4のインダクタンスが全て等しいならば、それらインダクタを流れる電流の時間変化率も全て等しくなり、図6中、bのグラフに示すとおり電流の時間変化として同様の波形が得られる。なお、グラフbにおいて水平な点線で示されるILは、電流iLの時間平均を表す。また、電流iLiの時間平均はゼロである。図6中、グラフcは、コンデンサC1~C4のうち、最低電圧の蓄電セルB1に対応するコンデンサCとそれ以外の任意のコンデンサCiとをそれぞれ流れる電流iC,iCiの定性的な時間変化を表す。すなわち本実施例において、iCのグラフはコンデンサC1を流れる電流の定性的な時間変化を表し、iCiのグラフはコンデンサC2~C4のうち任意のものを流れる電流の定性的な時間変化を表す。まずiCについて検討するに、スイッチQのオン期間中、コンデンサC1を流れる電流はインダクタL1を流れる電流と等しく図3に示される極性の定義を考慮すれば、これら電流の極性は互いに逆となる。、一方でスイッチQのオフ期間中においてコンデンサC1を流れる電流は、インダクタLinを流れる電流とコンデンサC2~C4のそれぞれを流れる電流が合流したものである。さらにiCiについて検討するに、コンデンサC2~C4を流れる電流は、インダクタL2~L4を流れる電流に等しい図3に示される極性の定義を考慮すれば、これら電流の極性は互いに逆となる。。これらを考慮すれば、各コンデンサを流れる電流の定性的な波形がグラフcのとおり導かれる。なお、iCとiCiの時間平均は共にゼロである。図6中、グラフdは、ダイオードD1~D4のうち、最低電圧の蓄電セルB1に対応するダイオードDとそれ以外の任意のダイオードDiとをそれぞれ流れる電流iD,iDiの定性的な時間変化を表す。すなわち本実施例において、iDのグラフはダイオードD1を流れる電流の定性的な時間変化を表し、iDiのグラフはダイオードD2~D4のうち任意のものを流れる電流の定性的な時間変化を表す。スイッチQのオン期間中、インダクタLinに対してはコンデンサCinからエネルギーが蓄積されるのであり、Linのエネルギーが出力回路へと解放されることはないため、全てのダイオードは非導通である。一方、スイッチQのオフ期間中、インダクタLinから解放されたエネルギーは最低電圧の蓄電セルB1へと流れ込むため、ダイオードD1のみが導通する。このときD1を流れる電流は、図5から明らかなとおり、コンデンサC1を流れる電流とインダクタL1を流れる電流とが合流したものである。ダイオードD2~D4はオフ期間においても非導通であり、当然ながらこれらを流れる電流の大きさはゼロである。以上を考慮すれば、各ダイオードを流れる電流の定性的な波形がグラフdのとおり導かれる。図7中、グラフeは、スイッチQに印加される電圧VDSの定性的な時間変化を表す。スイッチQは、そのオン期間中において電圧降下がゼロの導線と同等であるため、オン期間中VDSはゼロである。一方オフ期間中、スイッチQに対しては、図5に示されるとおりコンデンサC1の電圧と蓄電セルB1の電圧V1の合計電圧が印加される。すなわち、オフ期間中のVDSはVDS=VinV14と表される。本実施例においては、スイッチングの一周期に亘ってV1~V4が一定であり、それらの合計電圧であるVinも一定であるとみなしているため、オフ期間におけるVDSも一定であるとみなすことができる。均等化回路1を用いた蓄電セル電圧の均等化動作は、図4、図5に示されるとおりの経路を通って、図6を用いて説明したとおり各素子を電流が流れることにより進行する。均等化が進むにつれて蓄電セルB1の電圧は上昇し、B2~B4の電圧は降下するため、最終的に均等化回路1の定常状態は破れることとなるが、蓄電セルB1~B4の容量が十分大きく、セル電圧の変化する速度が十分に小さいとすれば、均等化動作を上記定常状態に関する議論によって定性的に説明することができる。以上のとおり、蓄電セル電圧の均等化動作においては、蓄電セルB1~B4から均等化回路1内の入力回路へと電流が流れ込む。入力回路に流れ込んだ電流は、インダクタLinを経由して当該均等化回路内の出力回路へと流れ込み、変換された上で最低電圧の蓄電セルB1へと優先的に出力される。エネルギーの授受に着目すれば、入力回路から出力回路へと伝送される入力電力はVin×ILinであり、出力回路においてはこの入力電力が変換された上で、電圧の最も低い蓄電セルB1へと優先的に伝送される。この時、蓄電セルB1に流れ込む電流は、均等化回路における損失をゼロとみなせば、Vin×ILin/Vで表される。ただし、Vは当該最低電圧セルの電圧であり、現在の実施例においてはV1と等しい。出力回路から最低電圧の蓄電セルに対して電力が供給されることでB1の電圧は上昇する一方、その他の蓄電セルにおいては均等化回路1へと電力を供給することによりセル電圧が低下する。したがって、時間の経過と共にB1とその他の蓄電セルの電圧差は徐々に小さくなり、最終的には全ての蓄電セルの電圧が等しくなる。以上、蓄電セルB1~B4のうち、特にB1の電圧が最低である場合について、均等化回路1の動作を説明した。最低電圧のセルがB2~B4のいずれかである場合にも、同様の原理によりセル電圧を均等化することがあるし、また最低電圧のセルが複数個ある場合にも、同様の原理によりセル電圧は均等化される。一例として、動作開始時においてB1とB2には同じ大きさの電圧が与えられており、且つB3とB4にはそれよりも高い電圧が与えられていたときの、均等化回路1の連続モードでの動作を説明する。Qのオン期間中の電流経路、及び極性は、B1のみが最低電圧であったときと同様に図4によって表される。一方、Qのオフ期間中においては、図7に示すとおりダイオードD1に加えてダイオードD2も導通し、インダクタLin、コンデンサC2、及びダイオードD2を経由して蓄電セルB2へも電流が流れ込む。この場合、定常状態における各素子電圧間の関係は、上記1~2式、及び以下の5式で表される。dVC1=1-dV1dVC2V1=1-dV2dVC3V1V2=1-dVC1-VC3-V2dVC4V1V2V3=1-dVC1-VC4-V2-V35これらを解くことにより、以下の6式が得られる。V1=V2={d/1-d}Vin6すなわち、B1のみが最低電圧であったときと同様に、最低電圧の蓄電セルB1,B2には、B1~B4の電圧の合計電圧が均等化回路1により変換されてなる出力電圧{d/1-d}Vinが出力されるのであり、このような状態においてB1,B2へと優先的に電力が伝送され、蓄電セル電圧のばらつきが解消される方向へと向かう。不連続モードDCMでの動作次に、均等化回路1の不連続モードでの動作を説明する。不連続モードにおいては、スイッチQのオフ期間中、最低電圧の蓄電セルに対応するダイオードD1が一時的に少なくともオン期間へと移行する直前において非導通となる。このときの、均等化回路1内を流れる電流の経路及び極性を、図8に示す。すなわち、連続モードにおいては、スイッチQの切り替えにより図4と図5に示される2つの状態間で均等化回路1の状態が切り替えられていたのに対し、不連続モードにおいては、これら2つの状態に加えて図8に示される状態の実現される期間が生じる。図8に示す状態が実現される期間において全てのダイオードは非導通であり、最低電圧の蓄電セルB1に対する優先的な電力供給は行われない。しかしながら、不連続モードでの動作においても図4、図5に示される状態が実現されるため、連続モードでの動作と同様に蓄電セル電圧を均等化することが可能となる。なお、図8に示す状態が実現される期間において、インダクタLin,L1~L4の電圧は全てゼロである。不連続モードでの動作においても、各蓄電セル電圧V1~V4とコンデンサCinの電圧Vinとの間には1式が成立し、また不連続モードであっても各インダクタの電圧の時間平均は定常状態においてゼロであるため、2式が成立する。また、スイッチングの一周期中、図5に示す状態が実現されてダイオードD1が導通する期間の割合をdaとすれば、不連続モードにおいては以下の7式が成立する。dVC1=daV1dVC2V1=daVC1-VC2dVC3V1V2=daVC1-VC3-V2dVC4V1V2V3=daVC1-VC4-V2-V37上記2,7式を用いれば、不連続モードでの動作における蓄電セルB1への出力電圧V1を以下のとおり表すことができる。V1={d/da}Vin8均等化回路1の定常状態においては、上記8式に示されるとおり、蓄電セルB1~B4の電圧の合計電圧Vinを時比率d及び、図5に示される状態が実現されてダイオードが導通する期間の割合daに応じて変換してなる出力電圧が最低電圧セルB1へと出力されるとともに、当該蓄電セルB1に対して優先的に電流が出力される。このような定常状態での動作中に各素子を流れる電流、及びスイッチQに印加される電圧の定性的な時間変化を、図9のグラフa~eに示す。なお、図9においてTaとは、スイッチングの一周期中、図5に示す状態が実現される期間を表し、Tbとは、スイッチングの一周期中、図8に示す状態が実現される期間を表す。図9中、グラフaは、不連続モードにおいてインダクタLinを流れる電流iLinの定性的な時間変化を表す。図4、図5に示す状態が実現される期間TON,Taでそれぞれ示される期間の波形は図6のグラフaと同様であるが、図8に示される状態が実現される期間Tbで示される期間においては、Linに印加される電圧がゼロであるため電流iLinは一定ILinbとなる。図9中、グラフbは、不連続モードにおいて最低電圧の蓄電セルB1に対応するインダクタL本実施例においてはL1とそれ以外の任意のインダクタLiL2~L4のうち任意のインダクタとをそれぞれ流れる電流iL,iLiの定性的な時間変化を表す。図4、図5に示す状態が実現される期間の波形は図6のグラフbと同様であるが、図8に示される状態が実現される期間においては、インダクタL1~L4に印加される電圧が全てゼロであるため電流iL及びiLiが一定ILb及びILibとなる。図9中、グラフcは、不連続モードにおいて最低電圧の蓄電セルB1に対応するコンデンサC本実施例においてはC1とそれ以外の任意のコンデンサCiC2~C4のうち任意のコンデンサとをそれぞれ流れる電流iC,iCiの定性的な時間変化を表す。図4、図5に示す状態が実現される期間の波形は図6のグラフcと同様であるが、図8に示される状態が実現される期間においては、全てのインダクタに流れる電流が一定であるため、電流iC及びiCiも一定となる。図9中、グラフdは、不連続モードにおいて最低電圧の蓄電セルB1に対応するダイオードD本実施例においてはD1とそれ以外の任意のダイオードDiD2~D4のうち任意のダイオードとをそれぞれ流れる電流iD,iDiの定性的な時間変化を表す。すなわち本実施例において、iDのグラフはダイオードD1を流れる電流の定性的な時間変化を表し、iDiのグラフはダイオードD2~D4のうち任意のものを流れる電流の定性的な時間変化を表す。図4、図5に示す状態が実現される期間の波形は図6のグラフdと同様であるが、図8に示される状態が実現される期間においては、全てのダイオードが非導通となるためiD,iDiはゼロとなる。図9中、グラフeは、不連続モードにおいてスイッチQに印加される電圧VDSの定性的な時間変化を表す。図4、図5に示す状態が実現される期間の波形は図7のグラフeと同様である。また、図8に示される状態が実現される期間中、スイッチQに対しては、図5に示される状態と同様にコンデンサC1の電圧とインダクタL1の電圧の合計電圧が印加されるが、この期間においてはインダクタL1の電圧がゼロとなるため、スイッチQの電圧VDSが低下する。ここで、図9中、Taで示される期間中のiDの低下勾配は、図5からiD=iL1iL2iL3iL4iLin9が成立することを考慮すれば、全てのインダクタL1~L4、及びLinを流れる電流の低下勾配の和となる。この期間において各インダクタに印加される電圧は-V1であるため、iDの低下勾配はV1×[1/K11/K21/K31/K41/Kin]と表わされる。ただし、インダクタL1~L4、及びLinのインダクタンスをそれぞれK1~K4、及びKinとした。不連続モードにおいて、スイッチをターンオンする直前にはiDが0となっているため、スイッチのオフ期間として任意のToffが与えられたとき、iDはToff×V1×[1/K11/K21/K31/K41/Kin]以上の大きさにはならない。すなわち、iDの大きさが、ある所定の値以下に制限されることとなる。iDは全てのインダクタに流れる電流値の合計であることを考慮すれば、同様に各インダクタを流れる電流の大きさも、ある所定の値以下に制限されることがわかる。すなわち、不連続モードにおいて各素子を流れる電流の大きさは所定の値以下に制限されることとなるため、電流検出回路を用いて各素子を流れる電流を監視し、フィードバック制御を行うことが不要となる。したがって、少なくとも不連続モードで動作させる態様においては、フィードバック制御回路を省略することにより、本発明の均等化回路に対する制御回路を簡素化することが可能である。これに対し、連続モードにおいては、スイッチをターンオンする直前であってもiDが0とはならない。ターンオン直前のiDを理論的に決定することは困難であるため、素子に大電流が流れることを防止するためには、電流検出回路を用いたフィードバック制御によって各電流を制御することが望ましい。なお、蓄電セル電圧の均等化動作が不連続モードとなるための境界条件は、d<V/VinV10で表される。すなわち、時比率dを十分低くすれば均等化動作を不連続モードへと導くことが可能である。蓄電セル均等化動作の実験結果Cinとしては容量が60μFのコンデンサをC1~C4としては容量が20μFのコンデンサを、Linとしてはインダクタンスが150μHであるインダクタを、L1~L4としてはインダクタンスが22μHであるインダクタを用いて、図3に示す構成の均等化回路を作成し、これを静電容量が220Fである電気二重層キャパシタとしての蓄電セルB1~B4に接続して、均等化システムを構成した。さらに、この均等化システムを用いて、スイッチの動作周波数を200kHzとし、時比率d=0.145、蓄電セルB1~B4の初期電圧をそれぞれ7V、9.5V、12V、14.5Vとした上で蓄電セルの均等化動作を行った。結果を図10に示す。動作開始直後はB1の電圧が最も低いため、B1の電圧のみが上昇し、それ以外のB2~B4の電圧は降下している。B1の電圧がB2の電圧と等しくなると、B1とB2の電圧は上昇し、その他のB3とB4の電圧は降下している。いずれの期間においても同様の動作で、電圧の最も低い蓄電セルの電圧が上昇し、その他の蓄電セルの電圧は低下し、最終的に全ての蓄電セルの電圧は均一となっていることがわかる。均等化回路1の構成図11は、本発明の第2実施例としての均等化回路1を示した回路図である。図11の均等化回路と図3の均等化回路とでは、コンデンサC1~C4の接続態様が異なる。具体的に、図11の均等化回路において、コンデンサC1は図3と同様に第1のダイオード-インダクタ回路におけるダイオードとインダクタの中間点と入力回路との間に接続されているが、一方でコンデンサC2~C4とは、図3の構成とは異なり、第1~第3のダイオード-インダクタ回路の各中間点の間と、第2~第4のダイオード-インダクタ回路の各中間点の間とに、それぞれ接続されている。均等化回路1の動作次に、蓄電セルB1~B4の電圧を均等化するときの、均等化回路1の動作を説明する。動作開始時においてB1~B4にはそれぞれ異なる電圧が与えられているものとし、特にB1の電圧が最低であるとする。実施例1の均等化回路と同様に、図11の均等化回路も、連続モードと不連続モードの両方で動作可能である。連続モードでの動作において、スイッチQがオンである期間中には図12に示すとおり回路内を電流が流れ、スイッチQがオフである期間中には図13に示すとおりの電流が流れる。Qのオフ期間中にはダイオードD1のみが導通するため、蓄電セルB1に対して優先的に電流が出力され、蓄電セル電圧が均等化される。なお、実施例1における1~3と同様に電圧変換回路の定常状態について計算を行えば、定常状態において蓄電セルB1に出力される電圧は4式で与えられることが示される。また、図11の均等化回路を不連続モードで動作させた場合には、図13に示す状態から図12へ示す状態へと移るに際し、全てのダイオードが非導通である図14の状態を経由する。このようなモードでの動作においても、図13に示す状態においては蓄電セルB1に対し優先的に電流が出力されるため、蓄電セル電圧が均等化される。なお、不連続モードでの動作においても、電圧変換回路の定常状態について1,2,7式と同様の計算を行うことにより、蓄電セルB1に対しては8式で与えられる電圧が出力されることが示される。均等化回路1の構成図15は、本発明の第3実施例としての均等化回路1を示した回路図である。図15の均等化回路は、図3に示す均等化回路において、各ダイオード-インダクタ回路内のダイオードとインダクタとの位置を交換し、さらに入力回路内のスイッチQとインダクタLinとの位置を交換したものである。均等化回路1の動作次に、蓄電セルB1~B4の電圧を均等化するときの、均等化回路1の動作を説明する。動作開始時においてB1~B4にはそれぞれ異なる電圧が与えられているものとし、特にB1の電圧が最低であるとする。実施例1の均等化回路と同様に、図15の均等化回路も、連続モードと不連続モードの両方で動作可能である。連続モードでの動作において、スイッチQがオンである期間中には図16に示すとおり回路内を電流が流れ、スイッチQがオフである期間中には図17に示すとおりの電流が流れる。Qのオフ期間中にはダイオードD1のみが導通するため、蓄電セルB1に対して優先的に電流が出力され、蓄電セル電圧が均等化される。なお、実施例1における1~3と同様に電圧変換回路の定常状態について計算を行えば、定常状態において蓄電セルB1に出力される電圧は4式で与えられることが示される。また、図15の均等化回路を不連続モードで動作させた場合には、図17に示す状態から図16へ示す状態へと移るに際し、全てのダイオードが非導通である図18の状態を経由する。このようなモードでの動作においても、図17に示す状態においては蓄電セルB1に対し優先的に電流が出力されるため、蓄電セル電圧が均等化される。なお、不連続モードでの動作においても、電圧変換回路の定常状態について1,2,7式と同様の計算を行うことにより、蓄電セルB1に対しては8式で与えられる電圧が出力されることが示される。均等化回路1の構成図19は、本発明の第4実施例としての均等化回路1を示した回路図である。図19の均等化回路は、図11に示す均等化回路において、各ダイオード-インダクタ回路内のダイオードとインダクタとの位置を交換し、さらに入力回路内のスイッチQとインダクタLinとの位置を交換したものである。均等化回路1の動作次に、蓄電セルB1~B4の電圧を均等化するときの、均等化回路1の動作を説明する。動作開始時においてB1~B4にはそれぞれ異なる電圧が与えられているものとし、特にB1の電圧が最低であるとする。実施例1の均等化回路と同様に、図19の均等化回路も、連続モードと不連続モードの両方で動作可能である。連続モードでの動作において、スイッチQがオンである期間中には図20に示すとおり回路内を電流が流れ、スイッチQがオフである期間中には図21に示すとおりの電流が流れる。Qのオフ期間中にはダイオードD1のみが導通するため、蓄電セルB1に対して優先的に電流が出力され、蓄電セル電圧が均等化される。なお、実施例1における1~3と同様に電圧変換回路の定常状態について計算を行えば、定常状態において蓄電セルB1に出力される電圧は4式で与えられることが示される。また、図19の均等化回路を不連続モードで動作させた場合には、図21に示す状態から図20へ示す状態へと移るに際し、全てのダイオードが非導通である図22の状態を経由する。このようなモードでの動作においても、図21に示す状態においては蓄電セルB1に対し優先的に電流が出力されるため、蓄電セル電圧が均等化される。なお、不連続モードでの動作においても、電圧変換回路の定常状態について1,2,7式と同様の計算を行うことにより、蓄電セルB1に対しては8式で与えられる電圧が出力されることが示される。均等化システム2の構成次に、図23~図25を用いて蓄電セル電圧の均等化システム2の構成及び動作を説明する。図23は、図3で示された実施例1の構成に対して、B1~B4の蓄電セルの電圧を検出する電圧検出回路と、検出結果と基準電圧を比較して差分に応じた信号を出力する比較演算回路と、比較結果に基づいてスイッチQの時比率dを制御するための時比率制御回路と、を接続してなる均等化システム2を示している。電圧検出回路は、電圧を検出して検出結果に応じた信号を発することのできる任意の電圧計であってよい。また比較演算回路は、電圧検出回路からアナログ信号が発せられる場合には、A/Dコンバータを介して検出回路に接続されたデジタルシグナルプロセッサ等であってよい。比較演算回路には、電圧の基準値を記録するためのメモリ等が必要に応じて備えられている。なお、検出回路からの信号がデジタル信号であるならば、A/Dコンバータは不要である。時比率制御回路は、比較演算回路から受信した信号に応じて一定の時間間隔ごとにスイッチQに対してオンオフを切り替えるための信号を発するよう構成された、スイッチングドライバ回路等であってよい。時比率制御回路からスイッチQに対して送信される、スイッチを切り替える信号の送信間隔を制御することにより、時比率を制御することができる。または、スイッチング電源回路に対してスイッチ切り替え信号を送信する制御回路と時比率制御回路とは別の回路であって、時比率制御回路が比較演算回路からの信号に応じた時比率を指示する信号を当該切り替え信号を送信する回路へと送信し、これにより、指示された時比率に従うタイミングで切り替え信号を送信させるという構成をとることも可能である。ただし、本発明の均等化システムに用いられる検出回路、比較演算回路、及び時比率制御回路が上記の具体的な構成に限られるわけではない。当業者であれば、本発明の教示に従い、同様の機能を備えた別の回路を適宜構成することが可能である。本発明は、そのようなバリエーションの全てをその範囲に含む。均等化システム2の動作次に、図23に示される均等化システム2の動作を説明する。均等化回路の動作中、電圧検出回路は随時蓄電セルB1~B4の電圧を検出し、検出結果を表わす信号を比較演算回路へと発している。ただし、電圧検出回路に対してクロック発振器を接続し、クロック信号に応じて所定のタイミングで検出結果の信号を発するよう構成してもよい。次に、比較演算回路は、必要に応じてA/Dコンバータを介して、上記検出結果を表わす信号を受信し、この検出結果を基準電圧と比較する。一例としては、電圧変換回路の定常状態における出力電圧の目標値を基準電圧とし、この基準電圧と最低電圧の蓄電セル電圧とを比較することができる。このような例において、蓄電セルの電圧が基準電圧よりも低い場合、比較演算回路は、時比率制御回路に対し、スイッチQの時比率を大きくすることを指示する信号を発する。これにより均等化速度が上昇する。同様に、蓄電セルの電圧が基準電圧よりも高い場合、比較演算回路は、時比率制御回路に対し、スイッチQの時比率を小さくする方向へと信号を発する。これにより均等化速度が低下する。均等化システム2の、その他の例図24の均等化システム2は、図3で示した実施例1の均等化回路に対して、B1~B4の蓄電セルに流れる電流を検出する電流検出回路と、検出結果と基準電流値を比較して差分に応じた信号を出力する比較演算回路、比較結果に基づいてスイッチQの時比率を制御するための時比率制御回路を加えたものである。図23の均等化システムにおける電圧検出回路に代わって、電流検出回路を用いた均等化システムである。このような構成の均等化システムを動作させれば、蓄電セルの電流を所望の値へと調整することが可能となる。本発明の均等化回路を連続モードで動作させるときには、特にこのような制御システムにより電流を調整することが望ましい。以上、フィードバック制御機能を備えた均等化システム2としては、特に電圧あるいは電流の一方のみを検出して制御を行う態様について説明したが、電圧と電流を共に検出し制御を行うことも可能である。例として、図25に蓄電セルの電圧及び電流を検出し、スイッチQの時比率の制御を行う構成を示す。このような均等化システムを用いれば、蓄電セルに流れ込む電流が許容範囲を超えない範囲で時比率を上昇させることにより安全かつ迅速に均等化を行うなど、均等化動作を任意に制御することが可能となる。なお、図23~図25において示される均等化回路の構成は図3に示される回路構成と同一であるが、均等化システム2に用いる均等化回路は、図3に限らず本発明の均等化回路であればどのようなものであってもよい。"