"基板と、端子を有し且つ前記基板上に載置された電子部品と、前記電子部品を覆うように形成された絶縁層と、前記電子部品の前記端子と電気的に接続された配線層と、を備える電子部品内蔵基板であって、前記電子部品の前記端子は、複数の金属層を有しており、且つ、前記複数の金属層は最表層及び該最表層よりも下層側に位置する接続層の少なくとも2層を有し、前記最表層は、前記接続層又は前記配線層よりも電気抵抗が高く、前記絶縁層と接する部位においては前記最表層が形成されており、前記絶縁層と前記最表層とが直接接着されており、前記配線層と接する部位においては前記最表層が形成されておらず、前記配線層と前記接続層とが前記最表層を介さずに電気的に接続していることを特徴とする、電子部品内蔵基板。前記最表層は、Pd又はAuを含むものである、請求項1記載の電子部品内蔵基板。前記接続層は、Al或いはCu又はこれらの合金を含む、請求項1又は2記載の電子部品内蔵基板。前記最表層及び前記接続層の間に、エッチストッパ層を有し、前記配線層と接する部位においては、前記配線層と前記エッチストッパ層とが接続され、前記配線層と前記接続層とが前記最表層を介さずに電気的に接続している、請求項1~3のいずれか一項記載の電子部品内蔵基板。端子を有する電子部品を基板上に載置する載置工程と、前記電子部品を覆うように絶縁層を形成する絶縁層形成工程と、前記電子部品の前記端子の一部が露出するように前記絶縁層に開口を形成する開口形成工程と、前記電子部品の前記端子と電気的に接続するように少なくとも前記開口の内部に配線層を形成する配線層形成工程と、を有しており、前記端子は、複数の金属層を有しており、且つ、前記複数の金属層は最表層及び該最表層よりも下層側に位置する接続層の少なくとも2層を有し、前記最表層は、前記接続層又は前記配線層よりも電気抵抗が高く、前記開口形成工程においては、前記端子の前記最表層の少なくとも一部を除去し、前記配線層と前記接続層とを前記最表層を介さずに電気的に接続させることを特徴とする、電子部品内蔵基板の製造方法。前記最表層は、Pd又はAuを含むものである、請求項5記載の電子部品内蔵基板の製造方法。前記接続層は、Al或いはCu又はこれらの合金を含む、請求項5又は6記載の電子部品内蔵基板の製造方法。前記最表層及び前記接続層の間に、エッチストッパ層を有し、前記開口形成工程においては、前記配線層と前記エッチストッパ層とを接続し、前記配線層と前記接続層とを前記最表層を介さずに電気的に接続させる、請求項5~7のいずれか一項記載の電子部品内蔵基板の製造方法。前記開口形成工程においては、ウェットブラスト処理により前記開口を形成する、請求項5~8のいずれか一項記載の電子部品内蔵基板の製造方法。しかしながら、上記従来の電子部品実装構造においては、接続パッドの上層膜Al膜の上の膜のレーザ加工におけるエッチングレートがAl膜のそれよりも小さいので、その上層膜がエッチストッパとして機能し得るものの、本発明者が詳細に検討したところ、その上層膜と配線導体の接続部位における電気抵抗が不都合に増大して導電特性が悪化してしまうおそれがあることが判明した。特に、高集積化された微細構造を有する電子部品内蔵基板では、電子部品の導電特性の僅かな低下も装置全体の性能向上の観点からは好ましくない。しかも、特許文献1に記載の技術では、上層膜の膜厚をできるだけ厚くし、且つ、そのパッド面積をできるだけ大きくすることが推奨特許文献1の段落0051参照されており、そうすると、導電特性の悪化は一層顕著になるものと推察される。そこで、本発明はかかる事情に鑑みてなされたものであり、電子部品の損傷とそれに起因する不具合の発生や歩留まりの低下を有効に防止することができ、同時に、電子部品の端子と配線との接続部位における電気抵抗を軽減して導電特性を改善することが可能であり、さらにはIC端子と樹脂絶縁層との密着性をも高め得る、電子部品内蔵基板、及びその製造方法を提供することを目的とする。上記課題を解決するために、本発明者らは、電子部品における接続パッド等の端子の構造及び材質等と、配線後の電気的な接続性及び機械的な接着性との関係に着目して鋭意研究を重ねた結果、本発明を完成するに至った。すなわち、本発明による電子部品内蔵基板は、基板と、端子外部接続用の外部端子を有し且つ前記基板上に載置された電子部品と、前記電子部品を覆うように形成された絶縁層と、前記電子部品の前記端子と電気的に接続された配線層と、を備える電子部品内蔵基板であって、前記電子部品の前記端子は、複数の金属層を有しており、且つ、前記複数の金属層は最表層及び該最表層よりも下層側に位置する接続層の少なくとも2層を有し、前記最表層は、前記接続層又は前記配線層よりも電気抵抗が高く、前記絶縁層と接する部位においては前記最表層が形成されており、前記絶縁層と前記最表層とが直接接着されており、前記配線層と接する部位においては前記最表層が形成されておらず、前記配線層と前記接続層とが前記最表層を介さずに電気的に接続している。なお、本明細書において、電子部品内蔵基板とは、電子部品が内蔵された単位基板である個別基板個片、個品のみではなく、その個別基板を複数有する集合基板ワークボード、ワークシートを含む。また、電子部品の種類は特に制限されず、例えば、CPUCentralProcessingUnitやDSPDigitalSignalProcessorのように動作周波数が非常に高いデジタルIC、FRomやSDRAM等のメモリ系IC、高周波増幅器やアンテナスイッチ、高周波発振回路といったアナログIC等の能動素子や、バリスタ、抵抗、コンデンサ等の受動素子等が挙げられる。さらに、電子部品内蔵基板における絶縁層及び/又は配線層は単層に限られず、それぞれ複数の絶縁層及び配線層が積層されたいわゆる多層構造を有していてももちろんよい。また、複数の金属層は、最表面に最表層を有し、その下層側に接続層が積層されている多層構造を有するものであれば如何なる積層構造を有していてもよく、例えば、最表層及び接続層が直接接触して積層されている態様の他、最表層及び接続層が中間層他の金属層を介して積層されている態様を包含するものである。上記構成の電子部品内蔵基板は、配線層と接する部位において最表層が形成されていないので、電気抵抗が比較的に高い最表層を介在させることなく、端子接続層と配線層が直接電気的に接続されている。これにより、電子部品の端子と配線層との接続部位における電気抵抗の増大が防止される。一方、絶縁層と接する部位において最表層が形成されており、かかる最表層と絶縁層とが直接接着されているので、接続層に比して密着性に優れる最表層を採用することにより、絶縁層が接続層に接着される態様に比して、電子部品の端子端子部分と絶縁層との密着性が有意に高められ得る。また、電子部品の端子における接続層の損傷をより確実に防止する観点から、電子部品の端子が、接続層と最表層との間に、例えばエッチング処理やブラスト処理に対してストッパとして機能する金属の層エッチストッパ層を有することが好ましい。ここで、エッチストッパ層は、最表層に比して、電気抵抗が低いものであることが好ましい。エッチストッパ層を構成する金属としては、例えば、Niが挙げられる。このように最表層及び接続層の間にエッチストッパ層を有する態様を採用する場合、前述した開口形成工程においては、配線層とエッチストッパ層とを接続し、配線層と接続層とを最表層を介さずに電気的に接続させることが好ましい。かかる接続方式を採用すれば、電気抵抗の増大が防止されるのみならず、エッチング処理やブラスト処理を行う際の接続層の損傷をより確実に防止することが可能となる。より具体的には、電子部品の端子の最表層がPd又はAuを含むもの金属、合金、複合金属を包含する。であると、端子と絶縁層との密着性を一層向上させることができるので、更に好適である。また、電子部品の端子の接続層がAl或いはCu又はこれらの合金を含むもの金属、合金、複合金属を包含する。であると、電子部品の端子と配線層との接続部位における電気抵抗の増大をより一層抑制することができるので、更に好適である。また、本発明による電子部品内蔵基板の製造方法は、上述した本発明の電子部品内蔵基板を有効に作製可能なものであり、端子外部接続用の外部端子を有する電子部品を、例えば樹脂等の適宜の基板上に載置する載置工程と、前記電子部品を覆うように、例えば、未硬化の樹脂層を硬化させて絶縁層を形成する絶縁層形成工程と、前記電子部品の前記端子の一部が露出するように前記絶縁層に開口を形成する開口形成工程と、前記電子部品の前記端子と電気的に接続するように少なくとも前記開口の内部に配線層を形成する配線層形成工程と、を有しており、前記端子は、複数の金属層を有しており、且つ、前記複数の金属層は最表層及び該最表層よりも下層側に位置する接続層の少なくとも2層を有し、前記最表層は、前記接続層又は前記配線層よりも電気抵抗が高く、前記開口形成工程においては、前記端子の前記最表層の少なくとも一部を除去し、前記配線層と前記接続層とを前記最表層を介さずに電気的に接続させることを特徴とする。かかる方法によって得られる電子部品内蔵基板は、電子部品が基板に対していわゆるフェイスアップで載置された状態で絶縁層に内設されており、電子部品の端子部分は、その一部が配線層と接続され、且つ、その残部他部が絶縁層に接着した状態で固定される。ここで、開口形成時においては、端子の最表層の少なくとも一部が除去され、配線層と接続層とが、電気抵抗が比較的に高い最表層を介さずに、電気的に接続される。これにより、電子部品の端子と配線層との接続部位における電気抵抗の増大が防止される。また、絶縁層を加工して開口を形成するときに、最表層が除去されることにより、電子部品の端子における接続層が損傷してしまうことが抑止される。しかも、接続層に比して密着性に優れる最表層を採用することにより、絶縁層が接続層に接着される態様に比して、電子部品の端子端子部分と絶縁層との密着性が有意に高められ得る。なお、開口形成工程において開口を形成する処理加工手段は、公知の手法を適宜適用でき、特に限定されない。具体的には、例えば、ブラスト処理やレーザ処理等が挙げられるが、これらのなかでは、絶縁層に開口を穿孔する際に発生し得る静電気に起因する帯電を防止して電子部品を保護する観点から、ウェットブラスト処理が好適である。本発明の電子部品内蔵基板及びその製造方法によれば、配線層が、電気抵抗が比較的に高い最表層を介さずに、それよりも下層側に位置する電気抵抗が比較的に低い接続層と接続されるので、その部位の電気抵抗の増大が抑制され、さらに、絶縁層に開口を加工形成する際に、電子部品の端子における下層側の接続層が、最表層によって保護され、その損傷が抑止される。また、絶縁層との密着性に優れる最表層を採用することで、絶縁層が接続層に接着される態様に比して、電子部品の端子端子部分と絶縁層との密着性が有意に高められ得る。これらのことから、電子部品と絶縁層の剥離や端子の損傷に起因する電子部品内蔵基板の不具合の発生や歩留まりの低下を有効に防止することができるとともに、電子部品の端子導体と配線導体との接続部位における電気抵抗を軽減して導電特性を向上させることが可能となる。以下、本発明の実施の形態について詳細に説明する。なお、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。また、図面の寸法比率は、図示の比率に限定されるものではない。さらに、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。またさらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。図1~図10は、本発明による電子部品内蔵基板の製造方法の好適な一実施形態によって本発明の電子部品内蔵基板を製造している状態を示すプロセスフロー図要部拡大断面図であり、具体的には、ワークボードとして、複数の電子部品を内蔵する多層プリント基板の製造手順の一例を示す図である。なお、図8は、図7におけるA部の拡大模式図である。ここでは、まず、例えばガラスエポキシから形成された絶縁層11の両面にCu箔等の金属膜が貼合されてなる基材ワークボード、すなわち両面CCLCopperCladLaminateを準備する。次に、それをドリル及びレーザ穿孔してビアを開口し、さらに、無電解メッキ及び電解メッキを施した後、金属層を公知の手法によってパターニングすることにより、絶縁層11中にビア導体12、及び、絶縁層11の両面に配線層パターン13が形成された基体10を得る図1。さらに、その基体10の一面に例えば樹脂シート等を真空圧着等によって積層し、配線層13上に更なる絶縁層14が形成された基板20を得る図2。このように、基板20は、RCCResinCoatedCopper構造を有している。なお、配線層13の材質としては、特に制限されず、上述したCuの他、例えば、Au、Ag、Ni、Pd、Sn、Cr、Al、W、Fe、Ti、SUS材等の金属導電材料が挙げられ、これらのなかでは、導電率やコストの観点からCu等が好ましい他の配線層についても同様である。。また、絶縁層11に用いる材料は、シート状又はフィルム状に成形可能なものであれば特に制限されず使用可能であり、上述したガラスエポキシの他、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂BTレジン、ポリフェニレエーテルポリフェニレンエーテルオキサイド樹脂PPE,PPO、シアネートエステル樹脂、エポキシ活性エステル硬化樹脂、ポリフェニレンエーテル樹脂ポリフェニレンオキサオド樹脂、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂、若しくはベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも1種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。次いで、絶縁層14上に電子部品1を載置する図3:載置工程。この電子部品1は、例えば、ベアチップ状態の半導体ICベアチップ:ダイDieであり、略矩形板状をなす主面に多数の端子電極2を有している。なお、図示においては、端子電極2を2つのみ示し、それ以外の端子電極の表示を省略した。また、端子2及びその周辺の構造については、後述する。さらに、電子部品1の裏面は研磨されており、これにより電子部品1の厚さは、通常の半導体ICに比して薄くされている。具体的には、電子部品1の厚さは、例えば200μm以下、より好ましくは50~100μm程度とされる。この場合、電子部品1の裏面研磨処理は、その形成時にウエハの状態で多数の電子部品1に対して一括して行い、その後、ダイシングにより個別の電子部品1に分離することが好ましい。その他の方法として、研磨処理によって薄くする前にダイシングによって個別の電子部品1に裁断分離又はハーフカット等する場合には、熱硬化性樹脂等によって電子部品1の主面を覆った状態で裏面を研磨することもできる。さらに、電子部品1の裏面は、薄膜化或いは密着性を向上させるべく、エッチング、プラズマ処理、レーザ処理、ブラスト研磨、バフ研磨、薬品処理等による粗面化処理が施されていることが好ましい。また、後記の電子部品1上への絶縁層形成工程において、基板20の外周部の樹脂が基板20外にはみ出てしまった場合、絶縁層の厚さが薄くなることに起因して基板20全体ワークボードに反りが生じてしまうことがあり得る。また、電子部品1の基板20上への搭載位置が局所的に偏ってしまった場合にも、同様に、基板20の反りが生じ得る。そこで、絶縁層の厚さの均一化と、反りの抑制を図るべく、電子部品1と同じレベルにいわゆるダミー材Dを搭載するようにしてもよい図4。この場合、ダミー材Dの基板20上への載置は、電子部品1の載置に先行して行ってもよく、電子部品1の載置と同時に行ってもよい。使用可能なダミー材Dとしては、例えば、下記式1及び2を満たすものであれば、特に制限なく用いることができる。α1≦α3...1α2≦α3...2ここで、α1は、電子部品1の線膨張係数ppm/Kを示し、α2は、ダミー材Dの線膨張係数ppm/Kを示し、α3は、各配線層又は各絶縁層の線熱膨張係数ppm/Kを示す。例えば、この種の用途に用いられる電子部品、基板、配線層、及び絶縁層においては、一般的に、α1が1~8ppm/K程度であり、α3が14~20ppm/K程度であるので、α2は、3~16ppm/Kであることが好ましい。より具体的には、ダミー材Dとしては、線膨張係数が3~16ppm/Kの金属、合金、樹脂等が挙げられ、例えば、SUS430線膨張係数:10.5ppm/Kを好ましく用いることができる。それから、電子部品1及びダミー材Dが平置された基板20上に、それらの電子部品1及びダミー材Dを覆うように、絶縁層31及び導体層32を形成し図5:絶縁層形成工程、さらに、その導体層32の一部をエッチングにより除去して、必要な導体パターンを有する導体マスク33後に、後述の導体層41及び配線層43の一部になる。を形成する図6。この際、絶縁層31の形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて導体層32とともに硬化成形することが好ましい。このようにすると、導体層32、絶縁層31、電子部品1、及びダミー材Dのそれぞれの密着性が向上される。次いで、エッチングにより除去されなかった導体マスク33の開口パターンから露出した絶縁層31を、公知のブラスト処理によって切削し、電子部品1の端子2上、及び、基板20の一面側の配線層13の一部上に、ビアホールV開口を形成する図7:開口形成工程。これにより、電子部品1の端子2、及び、基板20の配線層13の一部が、ビアホールV内に露出する。なお、絶縁層31を貫通して基板20の配線層13上に開口したビアホールVは、インナービアホールとして機能する。なお、ブラスト処理の種類としては、特に制限されないが、絶縁層31にビアホールVを穿孔する際に発生し得る静電気に起因する帯電を防止して電子部品1を保護する観点から、ウェットブラスト処理が好ましい。ここで、上述の如く、図8は、図7におけるA部を拡大して示す模式図である。同図において、電子部品1の主面には、パッシベーション膜Pが形成されている。このパッシベーション膜Pの材質としては、非導電材料であれば特に制限されない。また、電子部品1の端子2は、複数の金属層が積層された構造を有している。すなわち、端子2は、ベアチップ状態の電子部品1のパッド電極であるAl及び/又はCu或いはそれを含む第1金属層201接続層上に、例えば、電子部品1の形成時のウエハの状態で一括して成膜された導電性を有する第2金属層202エッチストッパ層及び第3金属層203最表層がこの順に積層されたものである。本実施形態においては、第3金属層203最表層は、第1金属層201接続層又は第2金属層202エッチストッパ層よりも電気抵抗が高いものが採用されている。これらの第2金属層202及び第3金属層203は、例えば、無電解置換メッキ、電解メッキ、スパッタによる蒸着、ソルダーペーストの印刷、ナノペーストの印刷、又は、それらの適宜の組み合わせによって形成することができ、それらの総膜厚としては、例えば、1~10μm程度が好ましく、また、パッシベーション膜Pの上面を超える厚さが望ましい。かかる端子2の構造の好適な例として、具体的には、第1金属層201、第2金属層202、及び第3金属層203なお、各層が複数層の積層構造を有していてもよい。の順に、Al/Ni/Pd、Al/Ni/Au、Al/Ni/Pd/Au、Cu/Ni/Pd、Cu/Ni/Au、Cu/Ni/Pd/Au、Al/Cu/Ni/Pd、Al/Cu/Ni/Au、Al/Cu/Ni/Pd/Au、Al-Cu合金/Ni/Pd、Al-Cu合金/Ni/Au、Al-Cu合金/Ni/Pd/Au等が挙げられる。これらのなかでも、マスクを必要とせずに一括して直接的に薄膜形成が可能であり、絶縁層31との密着性、エッチストッパとしてのエッチング耐性、及び、配線層との電気的接続性を考慮すると、電子部品1のパッド電極である第1金属層201上に、第2金属層202及び第3金属層203として、無電解メッキを用いてNi/Pd膜、Ni/Au膜、又はそれらの少なくともいずれかを含む合金や複合金属の積層膜を形成することが望ましい。更に詳説すると、電子部品1の端子2の最表層金属と絶縁層31に用いられる材料との密着性が悪い場合、ビアホールV内に後述するビア導体を形成する際のメッキ処理前の前処理において、端子2の最表層と絶縁層31の間に前処理液が混入してしまい、それに起因して生じ得る端子2の腐食によって配線抵抗が不都合な程度に高くなり、最悪の場合には断線に至るおそれがある。これに対し、端子2の最表層である第3金属層203の構成金属として、特にメッキ形成したPdもしくはAuを用いると、絶縁層31との密着性を格段に高めることができる。その一方で、更なる長期的な品質を求めた場合には、無電解メッキによるNi及びAuの膜を形成する方法はPリンの高濃度偏析ブラックパッドによるNiの腐食が懸念されるため、第3金属層203の構成金属はPdが好ましい。しかしながら、Pdは、電子部品1の配線等に好ましく使用されるCuやAl等に比して抵抗値が高い傾向にある。そこで、図8に示すとおり、そのように抵抗値が比較的高い最表層である第3金属層203を、ビアホールVの形成加工時に除去する。その除去を容易にするため、第3金属層203の厚さは、例えば0.01~1μm程度であることが好ましい。また、最表層である第3金属層203と、パッド電極端子2の最下層である第1金属層201との間の中間層である第2金属層202の厚さは、そのパッド電極が損傷したり消失したりしてしまうこと、さらには、パッド電極の消失したときに電子部品1本体を損傷してしまうことを防止するために、例えば2~10μm程度であることが好ましい。更には、第1金属層201が損傷しない厚さを確保出来れば、第2金属層は薄く、更には無くても良い。次に、ビアホールV内に露呈した表面導体第2金属層202の酸化膜除去等を目的とした適宜の前処理を経て、ビアホールVの内壁面及び底壁面、並びに、絶縁層31及び導体マスク33を覆うように、無電解メッキ及び電解メッキを施して配線導体を成長させることにより、導体マスク33上に導体層41を積層形成するとともに、電子部品1の端子2と導体層41、及び、基板20の配線層13と導体層41を接続するビア導体42を形成する図9。そして、導体層41に対して部分的なエッチングを施すことにより、所望のパターンを有する配線層43ビア導体42もその一部となる。を形成し、本発明による電子部品内蔵基板100を得る図10:図9及び図10に示すプロセスから配線層形成工程が構成される。。このような本実施形態の電子部品内蔵基板及びその製造方法によれば、第1金属層201接続層又は第2金属層202エッチストッパ層よりも電気抵抗が高い第3金属層203最表層が採用されているものの、ビアホールVの形成時において、かかる第3金属層203最表層の一部を除去し、第2金属層202エッチストッパ層と配線層43とを接続し、これにより第1金属層201接続層と配線層43とが第3金属層203最表層を介さずに電気的に接続される。そのため、電子部品1の端子2と配線層43等の配線との接続部位における電気抵抗を軽減することができ、導電特性を改善して製品の信頼性を向上させることが可能となる。また、電子部品1の端子2を構成する最表層である第3金属層203が絶縁層31との密着性接着性に優れるものを採用することにより、電子部品1の端子2最表層である第3金属層203と絶縁層31との接続部位においては、両者の密着を非常に強固なものにすることも可能である。これにより、後の処理において端子2の損傷や断線等が発生することを確実に防止することができる。さらに、電子部品1の端子2が、エッチストッパとして機能する所定厚の第2金属層202を有するので、電子部品1のパッド電極である第1金属層201の損傷や消失、さらには、電子部品1の損傷を確実に抑止することが可能となる。以上のことから、電子部品1の損傷とそれに起因する不具合の発生や歩留まりの低下を有効に防止することができ、同時に、また、従来であれば、電子部品1の端子2のパッド電極第1金属層201にスタッドバンプ等のバンプをひとつずつ形成することによってパッド電極の保護を図ることも想定されるが、そうすると、多大な時間とコストがかかってしまうのに対し、上述した本発明の実施形態によれば、そのような従来のバンプ形成は不要であるので、製品の生産性及び経済性を更に大幅に改善することもできる。なお、上述したとおり、本発明は上記各実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、図5において絶縁層31及び導体層32を形成するのに、上述した実施形態の代替手段として、絶縁層31のみを先に形成した後に、無電解メッキ及び電解メッキにて導体層32を形成してもよい。また、電子部品1におけるパッシベーション膜Pは、コスト的な観点等からなくても構わない。さらに、電子部品1の端子2における第2金属層202はなくてもよい。またさらに、ビアホールVの切削加工には、ブラスト処理に代えて、例えば、炭酸ガスレーザ等の高出力パルスレーザによる加工処理を用いてもよい。さらにまた、例えば、図3乃至図10に示す工程を繰り返すことにより、更に複数層を有する多層構造の電子部品内蔵基板を製造することも可能である。"