所定の周波数を有するパルス信号を出力する発振回路において、共振点を有する共振部と、前記共振部に並列に接続されるインバータと、前記インバータの入力信号の遷移点に同期して、一定幅のパルス信号を出力するワンショット回路と、前記ワンショット回路および前記インバータの入力信号が入力され、前記ワンショット回路の出力信号のパルス幅が前記インバータの入力信号のパルス幅よりも大きいと、前記インバータのトランスコンダクタンスを低下させるトランスコンダクタンス制御部と、を備えたことを特徴とする発振回路。前記トランスコンダクタンス制御部はスイッチ素子を具備し、このスイッチ素子を用いて前記インバータに供給する電力を制御することにより、前記インバータのトランスコンダクタンスを低下させるようにしたことを特徴とする請求項1記載の発振回路。前記共振部として、圧電トランスを用いたことを特徴とする請求項1若しくは請求項2記載の発振回路。しかしながら、図5の発振回路には、次のような課題があった。図6に、共振部11のより詳細な等価回路を示す。なお、図5と同じ要素には同一符号を付し、説明を省略する。図6において、18、18a、18bは直列共振部である。直列共振部18はインダクタ12、コンデンサ13、抵抗14の直列回路で構成される。同様に、直列共振部18aはインダクタ12a、コンデンサ13a、抵抗14aで構成され、直列共振部18bはインダクタ12b、コンデンサ13b、抵抗14bで構成される。なお、実際にはもっと多くの直列共振部が存在するが、記載を省略する。直列共振部18、18a、18bはコンデンサ15に並列接続される。このように、共振部11は複数の直列共振部18、18a、18bを有している。これらの直列共振部は異なる共振点を有しているので、共振部11には複数の振動モードが存在する。発振回路10を安定に動作させるためには、最も低い共振点に相当する振動モードで動作させなければならないが、この最も低い共振点以外の共振点スプリアスへの収束を回避することが困難であり、安定した発振周波数を得ることが難しいという課題があった。特許文献1記載の水晶発振器は不要振動周波数への収束を回避することができるが、構成が複雑であり、かつ水晶振動子を変えると直列共振回路、並列共振回路を再設計しなければならないという課題があった。本発明の目的は、インバータのトランスコンダクタンスを制御することにより、スプリアスへの収束を回避することができる発振回路を実現することにある。このような課題を達成するために、本発明のうち請求項1記載の発明は、所定の周波数を有するパルス信号を出力する発振回路において、共振点を有する共振部と、前記共振部に並列に接続されるインバータと、前記インバータの入力信号の遷移点に同期して、一定幅のパルス信号を出力するワンショット回路と、前記ワンショット回路および前記インバータの入力信号が入力され、前記ワンショット回路の出力信号のパルス幅が前記インバータの入力信号のパルス幅よりも大きいと、前記インバータのトランスコンダクタンスを低下させるトランスコンダクタンス制御部と、を備えたものである。スプリアスへの収束を回避できる。請求項2記載の発明は、請求項1に記載の発明において、前記トランスコンダクタンス制御部はスイッチ素子を具備し、このスイッチ素子を用いて前記インバータに供給する電力を制御することにより、前記インバータのトランスコンダクタンスを低下させるようにしたものである。簡単な構成でインバータのトランスコンダクタンスを制御できる。請求項3記載の発明は、請求項1若しくは請求項2に記載の発明において、前記共振部として、圧電トランスを用いたものである。この圧電トランスを用いて、絶縁された電源を生成できる。本発明によれば以下のような効果がある。請求項1、2、および3の発明によれば、共振部とインバータが並列接続される構成の発振回路であって、このインバータの入力信号の遷移点に同期して一定幅のパルス信号を出力するワンショット回路と、このワンショット回路の出力信号のパルス幅が前記インバータの入力信号のパルス幅よりも大きいときに、前記インバータのトランスコンダクタンスを低下させるトランスコンダクタンス制御部とを具備するようにした。共振部の最低周波数の共振点を除く共振点に対してインバータのトランスコンダクタンスを低下させることができるので、最低周波数の共振点以外の共振点に収束することがなくなる。このため、確実に最低周波数で発振させることができ、スプリアスへの収束を回避することができるという効果がある。また、共振部を交換する等で発振する周波数が変更されても、ワンショット回路の出力パルス信号のパルス幅を変えるだけで対応することができるという効果もある。また、スイッチ素子を用いてインバータに供給する電源を制御することにより、簡単な構成でインバータのトランスコンダクタンスを制御することができるという効果もある。さらに、共振部として圧電トランスを用いることにより、絶縁された電源を得ることができるという効果もある。以下本発明を、図面を用いて詳細に説明する。図1は本発明に係る発振回路の一実施例を示した構成図である。なお、図5と同じ要素には同一符号を付し、説明を省略する。図1において、30は発振回路であり、抵抗17、共振部11、一定幅のパルス信号を出力するワンショット回路31および32、ゲート33および34、スイッチ素子35および36、インバータ37で構成される。ゲート33および34、スイッチ素子35および36でトランスコンダクタンス制御部を構成している。スイッチ素子35はPチャンネルMOSトランジスタで構成され、スイッチ素子36はNチャンネルMOSトランジスタで構成される。また、共振部11は水晶振動子あるいはセラミック振動子であり、図5の共振部11のような等価回路で表される。抵抗17と共振部11は並列接続される。この抵抗17と共振部11の接続点の一端をA点、他端をOUT点とする。発振したパルス信号はOUT点から出力される。ワンショット回路31および32には、A点のパルス信号が入力される。ワンショット回路31は入力されたパルス信号の立ち上がりに同期して、一定幅TPWRを有するパルス信号を出力する。ワンショット回路32は入力されたパルス信号の立ち下がりに同期して、一定幅TPWFを有するパルス信号を出力する。すなわち、ワンショット回路31、32は、インバータ37の入力信号の遷移点立ち上がりまたは立ち下がり点に同期して、一定幅のパルス信号を出力する。周波数が最も低い共振点の振動周波数をf0、この振動周波数f0より高い共振点のスプリアス周波数をfsとすると、下式2、3の関係式を保つように一定幅TPWRとTPWFを決定する。1/fs/2<TPWR<1/f0/221/fs/2<TPWF<1/f0/23ゲート33にはワンショット回路31の出力、およびA点の信号が入力される。ゲート33はワンショット回路31の出力が高レベルであり、かつA点の信号が低レベルのときにその出力を高レベルにし、その他のときに低レベルにする。ゲート34にはワンショット回路32の出力、およびA点の信号が入力される。ゲート34はワンショット回路32の出力が低レベルであり、かつA点の信号が高レベルのときに、その出力を低レベルにし、その他のときに高レベルにする。インバータ37にはA点の信号が入力され、この入力された信号を反転してOUT点に出力する。また、インバータ37にはスイッチ素子35を介して正電源VDDが供給され、スイッチ素子36を介して負電源VSSが供給される。この実施例では、インバータ37はFET37aと37bで構成されるCMOSComplementaryMetalOxideSemiconductor構造を有している。ゲート33の出力はスイッチ素子35に出力される。スイッチ素子35は、入力された信号が低レベルのときに正電源VDDをインバータ37に供給し、高レベルのときにインバータ37を正電源VDDから遮断する。ゲート34の出力はスイッチ素子36に出力される。スイッチ素子36は、入力された信号が高レベルのときに負電源VSSをインバータ37に供給し、低レベルのときにインバータ37を負電源VSSから遮断する。次に、図2波形図に基づいてこの実施例の動作を説明する。図2は、発振回路30から共振部11を除去したときの、各部の波形図である。図2において、AはA点の信号、B、Cはそれぞれワンショット回路31、32の出力信号、D、Eはそれぞれゲート33、34の出力信号、F、Gはそれぞれスイッチ素子35、36の状態、Hはインバータ37の出力信号の波形である。なお、共振部11が接続されていないと自励振しないので、図示しない発振器からA点に周波数f0、デューディ50のパルス信号を与える。時刻T1でA点の信号が立ち上がると、Bに示すようにワンショット回路31の出力信号はTPWRの期間高レベルになり、時刻T2で低レベルに戻る。ワンショット回路31はA点のパルス信号の立ち上がり遷移点に同期して、パルス幅TPWRのパルス信号を出力する。時刻T3でA点の信号が立ち下がると、Cに示すようにワンショット回路32は時刻T3で低レベルになり、時刻T4で高レベルに戻る。ワンショット回路32はA点のパルス信号の立ち下がり遷移点に同期して、パルス幅TPWFのパルス信号を出力する。ゲート33の出力信号は、ワンショット回路31の出力信号が高レベルであり、A点の信号が低レベルのときのみ高レベルになるが、波形A、Bから明らかなように、このような期間は存在しない。従って、Dに示すようにゲート33の出力信号は常時低レベルLowになり、スイッチ素子35はオン状態を維持する。インバータ37には正電源VDDが供給される。ゲート34の出力信号は、ワンショット回路32の出力信号が低レベルであり、A点の信号が高レベルのときのみ高レベルになるが、波形A、Cから明らかなように、このような期間は存在しない。従って、Eに示すようにゲート34の出力信号は常時高レベルHighになり、スイッチ素子36はオン状態を維持する。インバータ37には負電源VSSが供給される。このように、A点の信号のレベルに拘わらず、インバータ37には常時正電源VDDおよび負電源VSSが供給される。このため、図2Hに示すように、インバータ37の出力信号は入力信号A点の信号を反転した信号になる。ワンショット回路31、32、ゲート33、34、スイッチ素子35、36およびインバータ37で構成される回路は、図5のインバータ16と同じ動作を行う。図2の波形図からわかるように、時間TPWR、TPWFがA点の信号の周期の半分以下であると、ゲート33の出力信号は高レベルになることはなく、ゲート34の出力信号は低レベルになることはない。このため、スイッチ素子35、36はオン状態を維持し、インバータ37には常時電源が供給される。共振部11をA点とOUT点に接続すると、発振回路30は自励振を始める。この振動周波数をf0とし、下記4、5の関係を満たすようにTPWR、TPWFを設定すると、図1の発振回路30は、振動周波数f0に関しては図5の発振回路10と実質的に同じになる。なお、A点のパルス信号のデューティ比を50とする。TPWR<1/f0/24TPWF<1/f0/25図3に、A点の信号の周波数がfsfs>f0であるときの波形図を示す。これは、発振回路30がスプリアス周波数fsで発振しようとする場合に相当する。なお、ワンショット回路31、32のパルス幅TPWR、TPWFは、下記6、7式を満たすものとする。1/fs/2<TPWR61/fs/2<TPWF7図3において、A~HはそれぞれA点の信号、ワンショット回路31、32の出力信号、ゲート33、34の出力信号、スイッチ素子35、36の状態、インバータ37の出力信号を波形である。時刻T10でA点の信号が立ち上がるとワンショット回路31の出力信号が高レベルになり、TPWR時間後の時刻T12で低レベルに戻る。ゲート33はA点の信号が低レベルであり、かつワンショット回路31の出力信号が高レベルのときに高レベルになる。時刻T11でA点の信号が立ち下がるとワンショット回路32の出力信号が低レベルになり、TPWF時間後の時刻T13で高レベルに戻る。ゲート34はA点の信号が高レベルであり、かつワンショット回路32の出力信号が低レベルのときに低レベルになる。ゲート33の出力信号が高レベルになるとスイッチ素子35がオフになり、インバータ37に正電源VDDが供給されなくなる。また、ゲート34の出力信号が低レベルになるとスイッチ素子36がオフになり、インバータ37には負電源VSSが供給されなくなる。インバータ37に正電源VDDまたは負電源VSSが供給されなくなるとFET37a、37bはオフになり、インバータ37の出力はハイインピーダンスになる。図3Hの斜線部40は、インバータ37の出力がハイインピーダンスになる期間を表している。インバータ37の出力がハイインピーダンスになる期間は電流を出力することができないので、そのトランスコンダクタンスはゼロになる。インバータ37のトランスコンダクタンスの時間平均は図2に比べて大幅に低下する。このため、共振部11の等価直列抵抗を相殺するだけの負性抵抗を得ることができなくなり、発振を持続することができなくなる。このように、TPWR、TPWFの2倍より大きな周期を有する振動周波数例えばf0に対しては発振を持続することができるが、2倍より小さな周期を有する振動周波数例えばfsに対しては発振を持続することができない。このため、周波数が高いスプリアスへの収束を回避することができる。図4に、本発明の他の実施例を示す。なお、図1と同じ要素には同一符号を付し、説明を省略する。図4において、50は発振回路であり、抵抗17、ワンショット回路31および32、ゲート33および34、スイッチ素子35および36、インバータ37、圧電トランス51で構成される。52は圧電トランス51の2次側に接続された負荷である。この実施例は、共振部として圧電トランス51を用いたものである。圧電トランスは圧電セラミックを用いたトランスであり、1次側に交流を印加して圧電セラミックを振動させてこの振動を2次側に伝搬させ、2次側でこの振動を電気エネルギーに変換して取り出すものである。すなわち、1次側で電気エネルギーを機械エネルギーに変換して2次側に伝搬させ、2次側で機械エネルギーを電気エネルギーに再変換するものである。トランスを用いないで1次側と2次側を電気的に絶縁することができるという特徴がある。圧電トランスは圧電セラミックで構成されているので、共振部として用いることができる。このことは、セラミックを用いたセラミック発振子が市販されていることからも明らかである。負荷52として電源回路を用いると、発振回路50と電気的に絶縁された電源を得ることができる。電気信号を記録するレコーダでは、入力側と記録側を電気的に絶縁する必要がある場合がある。このような用途にこの電気的に絶縁された電源を用いると絶縁電源が不要になり、レコーダの構成を簡単にすることができる。なお、図1および図4実施例ではインバータ37の正電源VDDおよび負電源VSSの両方を制御するようにしたが、正電源VDDまたは負電源VSSのいずれか一方のみ制御し、他方は常時電源を供給するようにしてもよい。このようにすると、ワンショット回路、ゲート、スイッチ素子は1組でよいので、構成を簡単にすることができる。また、これらの実施例ではワンショット回路31のパルス極性を正、ワンショット回路32のパルス極性を負としたが、これに限られることはない。要は、A点のパルス信号のパルス幅がワンショット回路31、32のパルス幅より大きいときに、インバータ37のトランスコンダクタンスを低下させる構成であればよい。また、これらの実施例ではインバータ37への電源供給を制御することによってインバータ37のトランスコンダクタンスを制御するようにしたが、インバータ内部のFET等を制御することでトランスコンダクタンスを制御するようにしてもよい。また、これらの実施例ではCMOS構造のインバータを用いたが、CMOS構造でなくてもよい。さらに、これらの実施例ではワンショット回路31、32のパルス幅がインバータ37の入力信号のパルス幅より大きいときにトランスコンダクタンスを0にしてトランスコンダクタンスの時間平均を低下させるようにしたが、パルス幅が大きくなったことを検出したときに、インバータ37のトランスコンダクタンスを通常の場合よりも低くするようにしてもよい。この場合、ワンショット回路31、32のパルス幅がインバータ37の入力信号のパルス幅より大きいときだけでなく、全体的にトランスコンダクタンスを低下させるようにしてもよい。