発振トランジスタと、前記発振トランジスタに対する負性抵抗を変更する負性抵抗変更回路と、を有することを特徴とするアナログ回路。発振器として機能することを特徴とする請求項1に記載のアナログ回路。前記負性抵抗変更回路は、前記発振トランジスタのソースに接続された可変抵抗回路を有することを特徴とする請求項1又は2に記載のアナログ回路。前記負性抵抗変更回路は、前記発振トランジスタのソースに接続された可変容量回路を有することを特徴とする請求項1乃至3のいずれか1項に記載のアナログ回路。本発明は、高い歩留りを得ながらゲートスロープを抑制することができるアナログ回路を提供することを目的とする。従来のCapacitiveSourceDegeneration回路を用いた回路では、CsRsgm-Cin=0、即ちCsRs=Cin/gmが成り立つ場合に、入力容量Cinが1gmRs倍まで低減される。しかしながら、Cin及びgmはトランジスタそのものの特性であるため、トランジスタを製造する環境等の影響を受けやすく、ばらつきやすい。そこで、本願発明では、Cin及びgmのばらつきを抑制することが可能な構成を採用する。本発明に係るアナログ回路には、発振トランジスタと、前記発振トランジスタに対する負性抵抗を変更する負性抵抗変更回路と、が設けられている。本発明によれば、負性抵抗を調整することにより、発振周波数を調整することができる。以下、本発明の実施形態について添付の図面を参照して具体的に説明する。第1の参考例先ず、第1の参考例について説明する。図1は、第1の参考例に係る分布型増幅器を示す回路図である。第1の参考例に係る分布型増幅器には、入力端子1と出力端子2との間にn個のユニットセルが設けられている。入力端子1に接続された入力伝送線路の他端には、終端器を構成する抵抗体5が接続され、出力端子2に接続された出力伝送線路の他端には、他の終端器を構成する抵抗体6が接続されている。そして、入力伝送線路と出力伝送線路との間に、ユニットセル毎に入力トランジスタ7-1~7-nが接続されている。入力トランジスタ7-1~7-nのゲートが入力伝送線路に接続され、ドレインが出力伝送線路に接続されている。なお、ドレインと出力伝送線路との間には、インダクタ8-1~8-nが存在している。また、入力伝送線路には、ユニットセル毎に2個のインダクタ3が存在し、出力伝送線路には、ユニットセル毎に2個のインダクタ4が存在している。また、入力トランジスタ7-1~7-nのソースと接地との間には、抵抗体9-1~9-nと抵抗体11-1~11-nとが互いに並列に接続されている。なお、抵抗体11-1~11-nとソースとの間には、スイッチ12-1~12-nが設けられている。抵抗体9-1~9-n、抵抗体11-1~11-n及びスイッチ12-1~12-nから可変抵抗回路が構成されている。更に、ソースと接地との間に、キャパシタ10-1~10-nと可変容量コンデンサ13-1~13-nとが互いに直列に接続されている。キャパシタ10-1~10-nと可変容量コンデンサ13-1~13-nとの間には、可変容量コンデンサ13-1~13-nの容量を制御する際に電圧が印加される制御端子14-1~14-nが設けられている。制御端子14-1~14-nに印加される電圧は、予め設定された複数種類のうちから選択することが可能である。キャパシタ10-1~10-n及び可変容量コンデンサ13-1~13-nから可変容量回路が構成されている。そして、本参考例では、可変抵抗回路及び可変容量回路から入力容量変更回路が構成されている。このような構成の分布型増幅器では、例えば、製造後に、スイッチ12-1~12-nをオフとし、制御端子14-1~14-nにある一定の電圧を印加した上で周波数特性を測定する。この結果、ゲインスロープが発生している場合には、上記の式CsRs=Cin/gmが成り立つように、スイッチ12-1~12-nの全部又は一部をオンにし、また、制御端子14-1~14-nに印加する電圧の値の全部又は一部を他の値に切り替える。つまり、製造環境等により、Cin及び/又はgmが設計値から変動している場合には、それを補償するようにCs及び/又はRsの値を変化させるのである。従って、例えCin及び/又はgmが変動していても、上記の式CsRs=Cin/gmが成り立つ状態を得ることができる。このため、特性のばらつきに伴う歩留りの低下を抑えながら、入力容量を低減してゲートスロープを抑制することが可能となる。ここで、本願発明者が行った2種類のシミュレーションについて説明する。第1のシミュレーションでは、図2に示すように、スイッチ12-1~12-nとして、ゲート電圧Vsmの切り替えによりオン/オフが切り替わるトランジスタ15-1~15-nが用いられることとした。また、可変容量コンデンサ13-1~13-nとして、可変容量ダイオード16-1~16-nが用いられることとした。更に、制御端子14-1~14-nには、-2V又は1Vの電圧Vdioが印加されることとした。また、ユニットセルの段数は、8段とした。そして、制御端子14-1~14-nに印加される電圧Vdioを1Vとし、トランジスタ15-1~15-nのオン/オフを切り替えるという条件下でシミュレーションを行った。このシミュレーション結果を図3A及び図3Bに示す。図3Aは、第1のシミュレーションにおける周波数と利得との関係を示すグラフであり、図3Bは、第1のシミュレーションにおける周波数と入力反射特性との関係を示すグラフである。なお、図3A及び図3B中の破線はトランジスタ15-1~15-nがオフの場合の結果を示し、実線はトランジスタ15-1~15-nがオンの場合の結果を示す。図3Aに示すように、トランジスタ15-1~15-nのオン/オフを切り替えることにより、利得の周波数特性が変化した。即ち、このシミュレーションの条件下では、オフの場合よりもオンの場合にゲインスロープが緩和された。また、図3Bに示すように、トランジスタ15-1~15-nのオン/オフを切り替えることにより、入力反射特性も変化した。即ち、このシミュレーションの条件下では、オフの場合よりもオンの場合に入力反射特性が向上した。また、第2のシミュレーションでは、第1のシミュレーションと同じ回路図2を対象とした。そして、トランジスタ15-1~15-nをオフとし、制御端子14-1~14-nに印加される電圧Vdioを-2V/1Vから選択するという条件下でシミュレーションを行った。このシミュレーション結果を図4A及び図4Bに示す。図4Aは、第2のシミュレーションにおける周波数と利得との関係を示すグラフであり、図4Bは、第2のシミュレーションにおける周波数と入力反射特性との関係を示すグラフである。なお、図4A及び図4B中の破線は電圧Vdioが-2Vの場合の結果を示し、実線は電圧Vdioが1Vの場合の結果を示す。図4Aに示すように、電圧Vdioを切り替えることにより、利得の周波数特性が変化した。即ち、このシミュレーションの条件下では、電圧Vdioが-2Vの場合よりも1Vの場合に利得の平坦性が良好なものとなった。一方、図4Bに示すように、電圧Vdioを切り替えた場合には、入力反射特性はほとんど変化しなかった。このように、第1の参考例によれば、スイッチトランジスタのオン/オフの切り替え、及び可変容量コンデンサ可変容量ダイオードに印加する電圧を切り替えることにより、製造後であっても、式CsRs=Cin/gmが成り立つ状態に制御することができ、周波数特性を調整することができる。なお、上述のシミュレーションでは、電圧Vdioを2種類としているが、3種類以上としてもよい。また、スイッチ12-1~12-nの切り替えについては、制御の簡素化という点からは全てを同時に切り替えることが好ましく、より微細な制御を可能とするという点からは個別に切り替えが可能にすることが好ましい。これは、電圧Vdioの切り替えについても同様である。実施形態次に、実施形態について説明する。図5は、実施形態に係る発振器を示す回路図である。第1の参考例は、分布型増幅器に関するものであるが、実施形態は、第1の参考例の入力容量変更回路と同様の回路を負性抵抗変更回路として発振器に応用したものである。実施形態に係る発振器では、可変容量ダイオード26及びキャパシタ25が直列に接続され、可変容量ダイオード26のアノードは接地されている。可変容量ダイオード26のカソードには、抵抗体32を介して制御端子21が接続されている。キャパシタ25の他端には、発振トランジスタ27のゲートが接続されている。但し、キャパシタ25とゲートとの間には、インダクタ24が存在する。また、キャパシタ25と接地との間には、インダクタ23が存在する。発振トランジスタ27のドレインには、キャパシタ38及び抵抗体39が接続されており、抵抗体39の他端に出力端子22が接続されている。また、キャパシタ38の他端は接地されている。なお、ドレインとキャパシタ38及び抵抗体39との間には、インダクタ37が存在する。また、ドレインと電源電圧供給端子33との間には、λ/4線路からなるインダクタ28が存在する。発振トランジスタ27のソースと接地との間には、抵抗体29と抵抗体31とが互いに並列に接続されている。なお、抵抗体31とソースとの間には、スイッチとしてトランジスタ35が設けられている。更に、ソースと接地との間に、キャパシタ30と可変容量ダイオード可変容量コンデンサ36とが互いに直列に接続されている。キャパシタ30と可変容量ダイオード36との間には、可変容量ダイオード36の容量を制御する際に電圧Vdioが印加される制御端子34が設けられている。制御端子34に印加される電圧は、予め設定された複数種類のうちから選択することが可能である。本実施形態では、抵抗体29、抵抗体31及びトランジスタスイッチ35から可変抵抗回路が構成され、キャパシタ30及び可変容量ダイオード36から可変容量回路が構成されている。そして、可変抵抗回路及び可変容量回路から負性抵抗変更回路が構成されている。このような構成の発振器では、例えば、製造後に、トランジスタ35をオフとし、制御端子34にある一定の電圧Vdioを印加した上で周波数特性を測定する。この結果、所望の発振周波数が得られていない場合には、トランジスタ35をオンにしたり、制御端子34に印加する電圧Vdioの値を切り替えたりする。この結果、発振トランジスタ27のソースと接地との間のCs及び/又はRsの値が変化し、負性抵抗が変化することとなる。そして、発振周波数が変化する。ここで、本願発明者が行った2種類のシミュレーションについて説明する。これらのシミュレーションでは、制御端子34に、-2V又は1Vの電圧Vdioが印加されることとした。そして、第3のシミュレーションでは、制御端子34に印加される電圧Vdioを1Vとし、トランジスタ35のオン/オフを切り替えるという条件下でシミュレーションを行った。このシミュレーション結果を図6Aに示す。図6Aは、第3のシミュレーションにおける周波数と負性抵抗量及び位相特性との関係を示すグラフである。なお、図6A中の破線はトランジスタ35がオフの場合の負性抵抗量左縦軸を示し、実線はトランジスタ35がオンの場合の負性抵抗量を示し、一点鎖線はトランジスタ35がオフの場合の位相特性右縦軸を示し、二点鎖線はトランジスタ35がオンの場合の位相特性を示す。図6Aに示すように、トランジスタ35のオン/オフを切り替えることにより、負性抵抗量が変化した。即ち、このシミュレーションの条件下では、オフの場合よりもオンの場合に負性抵抗量が高くなった。また、第4のシミュレーションでは、トランジスタ35をオフとし、制御端子34に印加される電圧Vdioを-2V/1Vから選択するという条件下でシミュレーションを行った。このシミュレーション結果を図6Bに示す。図6Bは、第4のシミュレーションにおける周波数と負性抵抗量及び位相特性との関係を示すグラフである。なお、図6B中の破線は電圧Vdioが-2Vの場合の負性抵抗量左縦軸を示し、実線は電圧Vdioが1Vの場合の負性抵抗量を示し、一点鎖線は電圧Vdioが-2Vの場合の位相特性右縦軸を示し、二点鎖線は電圧Vdioが1Vの場合の位相特性を示す。図6Bに示すように、電圧Vdioを切り替えることにより、負性抵抗量及び発振周波数が変化した。このように、実施形態によれば、負性抵抗量を調整することができる。負性抵抗量が高い場合、出力波形が歪むことがあるが、実施形態によれば、このような可能性がある場合に負性抵抗量を下げることが可能である。更に、共振器系と共に発振周波数を調整できることにより、歩留まりを向上させることができる。第2の参考例次に、第2の参考例について説明する。図7は、第2の参考例に係る狭帯域増幅器を示す回路図である。第1の参考例は、分布型増幅器に関するものであるが、第2の参考例は、第1の参考例の中心的な部分を狭帯域増幅器に応用したものである。第2の参考例に係る狭帯域増幅器では、入力端子41にキャパシタ45及び入力トランジスタ47のゲートが接続されている。キャパシタ45の他端には、例えば電源電圧が供給される。また、入力端子41とキャパシタ45との間にはインダクタ43が存在し、更に、キャパシタ45とゲートとの間にはインダクタ44が存在する。入力トランジスタ47のドレインには、キャパシタ58及び出力端子42が接続されている。また、キャパシタ58の他端は接地されている。なお、ドレインとキャパシタ58及び出力端子22との間には、インダクタ57が存在する。また、ドレインと電源電圧供給端子53との間には、λ/4線路からなるインダクタ48が存在する。入力トランジスタ47のソースと接地との間には、抵抗体49と抵抗体51とが互いに並列に接続されている。なお、抵抗体51とソースとの間には、スイッチとしてトランジスタ55が設けられている。更に、ソースと接地との間に、キャパシタ50と可変容量ダイオード可変容量コンデンサ56とが互いに直列に接続されている。キャパシタ50と可変容量ダイオード56との間には、可変容量ダイオード56の容量を制御する際に電圧Vdioが印加される制御端子54が設けられている。制御端子54に印加される電圧は、予め設定された複数種類のうちから選択することが可能である。本参考例では、抵抗体49、抵抗体51及びトランジスタスイッチ55から可変抵抗回路が構成され、キャパシタ50及び可変容量ダイオード56から可変容量回路が構成されている。そして、可変抵抗回路及び可変容量回路から入力容量変更回路が構成されている。このような構成の狭帯域増幅器では、例えば、製造後に、トランジスタ55をオフとし、制御端子54にある一定の電圧Vdioを印加した上で周波数特性を測定する。この結果、所望の整合周波数が得られていない場合には、トランジスタ55をオンにしたり、制御端子54に印加する電圧Vdioの値を切り替えたりする。この結果、入力トランジスタ47のソースと接地との間のCs及び/又はRsの値が変化し、整合周波数が変化する。ここで、本願発明者が行った2種類のシミュレーションについて説明する。これらのシミュレーションでは、制御端子54に、-1V又は1Vの電圧Vdioが印加されることとした。そして、第5のシミュレーションでは、制御端子54に印加される電圧Vdioを1Vとし、トランジスタ55のオン/オフを切り替えるという条件下でシミュレーションを行った。このシミュレーション結果を図8A乃至図8Cに示す。図8Aは、第5のシミュレーションにおける周波数と利得との関係を示すグラフであり、図8Bは、第5のシミュレーションにおける周波数と入力反射特性との関係を示すグラフであり、図8Cは、第5のシミュレーションにおける周波数と出力反射特性との関係を示すグラフである。なお、図8A乃至図8C中の破線はトランジスタ35がオフの場合の各結果を示し、実線はトランジスタ35がオンの場合の各結果を示す。図8Aに示すように、トランジスタ35のオン/オフを切り替えることにより、利得の周波数特性が変化した。また、図8B及び図8Cに示すように、入力反射特性及び出力反射特性に悪影響が出ることもなかった。また、第6のシミュレーションでは、トランジスタ55をオフとし、制御端子54に印加される電圧Vdioを-1V/1Vから選択するという条件下でシミュレーションを行った。このシミュレーション結果を図9A乃至図9Cに示す。図9Aは、第6のシミュレーションにおける周波数と利得との関係を示すグラフであり、図9Bは、第6のシミュレーションにおける周波数と入力反射特性との関係を示すグラフであり、図9Cは、第6のシミュレーションにおける周波数と出力反射特性との関係を示すグラフである。なお、図9A乃至図9C中の破線は電圧Vdioが-1Vの場合の各結果を示し、実線は電圧Vdioが1Vの場合の各結果を示す。図9Aに示すように、電圧Vdioを切り替えることにより、利得の周波数特性が変化した。また、図9B及び図9Cに示すように、入力反射特性及び出力反射特性に悪影響が出ることもなかった。このように、第2の参考例によれば、利得の制御及び整合周波数の調整が可能である。整合周波数は、トランジスタの製造環境等によりばらつきやすいので、本参考例はこのような場合に特に有用である。第3の参考例次に、第3の参考例について説明する。図10は、第3の参考例に係る分布型増幅器を示す回路図である。図10に示すように、第3の参考例では、入力トランジスタ7-1~7-nのソースに、抵抗体9-1~9-nが接続されておらず、チョークコイル又は1/4λ線路からなるインダクタ17-1~17-nが接続されている。このような第3の参考例においても、第1の参考例と同様に、トランジスタ15-1~15-nのオン/オフを切り替えることにより、製造上のばらつきを抑制することができる。なお、実施形態及び第1乃至第3の参考例では、トランジスタとして電界効果トランジスタが用いられているが、その代わりにバイポーラ接合トランジスタが用いられてもよい。また、入力容量変更回路及び負性抵抗変更回路には、可変抵抗回路及び可変容量回路の双方が設けられている必要はなく、いずれか一方のみが設けられていても、本願発明の目的は達成し得る。また、入力容量変更回路及び負性抵抗変更回路に設けられるスイッチ、抵抗素子及び可変容量素子等の数も限定されない。より多数のものを用いることにより、回路構成及び制御等が複雑になる可能性はあるものの、より微小な制御及び調整等を行うことが可能となる。なお、分布型増幅器の構造は、図1等に示すものに限定されるものではなく、例えば差動型の増幅器、複数の入力トランジスタがカスケード接続された増幅器等に応用することも可能である。また、これらの回路を構成する半導体材料は特に限定されず、例えばGaAs系化合物半導体、InP系化合物半導体、GaN系化合物半導体、Si系半導体等を用いることができる。