基板上に、遷移金属を含む複数の導電層と絶縁材料で構成される複数の層間絶縁膜とを積層して積層構造体を形成する工程aと、前記積層構造体を貫通し、かつ前記各導電層の一部を露出させるコンタクトホールを形成する工程bと、前記各導電層の前記コンタクトホール中に露出した部分を酸化して、与えられる電気的信号に基づいて可逆的に抵抗値が変化する複数の抵抗変化層を形成する工程cと、前記コンタクトホールに導電材料を埋め込んで、前記コンタクトホール中に前記各抵抗変化層に接続する柱状電極を形成する工程dと、を含む不揮発性メモリ装置の製造方法。前記工程bにおいて、前記コンタクトホールを含む複数のコンタクトホールを、前記積層構造体上に定められる二次元マトリクスの各行列位置に形成し、前記工程b以降に、前記積層構造体を前記二次元マトリクスの所定の数の行、所定の数の列、または所定の数の行及び所定の数の列からなる単位毎に分離する1つ以上の溝を形成する工程eと、前記各溝に絶縁材料を埋め込む工程fと、をさらに含む請求項1に記載の不揮発性メモリ装置の製造方法。前記工程cにおいて、酸化処理を2回行い、第1の抵抗変化層と、前記第1の抵抗変化層と比べて酸素含有量がより小さい第2の抵抗変化層とで構成される抵抗変化層を形成する、請求項1に記載の不揮発性メモリ装置の製造方法。基板の主面に対し垂直に配置された柱状電極と、前記基板の主面と平行に、かつ前記柱状電極と交差するように配置され、遷移金属で構成された導電層と、前記柱状電極と前記導電層との交差部のみに前記柱状電極を囲むように形成され、前記導電層を構成する遷移金属の酸化物で構成され、電気的信号の印加に基づいて可逆的に抵抗値が変化する抵抗変化層と、を備える不揮発性メモリ素子。前記抵抗変化層の酸素含有量は、前記柱状電極と前記抵抗変化層との界面から前記導電層へ向かって低くなる、請求項4に記載の不揮発性メモリ素子。前記不揮発性メモリ素子は、前記基板の主面と平行な方向に隣り合うもう1つの不揮発性メモリ素子と共に設けられており、前記導電層は、前記2つの不揮発性メモリ素子のそれぞれの抵抗変化層の間の領域全面に形成されている、請求項4に記載の不揮発性メモリ素子。前記抵抗変化層が、前記基板の主面と平行な面内において、前記導電層を前記柱状電極から等方的に酸化することにより形成されている、請求項4に記載の不揮発性メモリ素子。前記抵抗変化層が、等幅の環状に形成されている、請求項4に記載の不揮発性メモリ素子。基板の主面に対し垂直に配置された複数の柱状電極と、前記基板の主面と平行に、かつ前記複数の柱状電極と交差するように配置され、遷移金属を含む複数の導電層と、前記複数の導電層の層間に介在し、絶縁材料で構成された複数の層間絶縁膜と、前記各柱状電極と前記各導電層との交差部のみに、対応する柱状電極を囲むように形成され、前記複数の導電層を構成する遷移金属の酸化物で構成され、電気的信号の印加に基づいて可逆的に抵抗値が変化する複数の抵抗変化層と、を備える不揮発性メモリ装置。前記各抵抗変化層の酸素含有量は、対応する柱状電極と前記抵抗変化層との界面から前記導電層へ向かって低くなる、請求項9に記載の不揮発性メモリ装置。前記各導電層は、前記基板の主面と平行な面内で隣り合う抵抗変化層の間の領域全面に形成されている、請求項9に記載の不揮発性メモリ装置。前記各抵抗変化層が、前記基板の主面と平行な面内において、対応する導電層を対応する柱状電極から等方的に酸化することにより形成されている、請求項9に記載の不揮発性メモリ装置。前記各抵抗変化層が、等幅の環状に形成されている、請求項9に記載の不揮発性メモリ装置。前記各抵抗変化層は、第1の抵抗変化層と、前記第1の抵抗変化層と比べて酸素含有量がより小さい第2の抵抗変化層とが、前記基板の主面と平行な方向に積層されて構成されている、請求項9に記載の不揮発性メモリ装置。前記各柱状電極は、前記基板の主面上に定められる二次元マトリクスの対応する行列位置に配置されている、請求項9に記載の不揮発性メモリ装置。前記各導電層は、前記二次元マトリクスの所定の数の行、所定の数の列、または所定の数の行および所定の数の列からなる単位毎に電気的に絶縁されている、請求項15に記載の不揮発性メモリ装置。前記複数の柱状電極は、白金、イリジウム、パラジウム、銅、タングステンのいずれかを含む材料で構成される、請求項9に記載の不揮発性メモリ装置。前記導電層および前記抵抗変化層を構成する遷移金属はタンタルである、請求項9に記載の不揮発性メモリ装置。前記柱状電極の一端に接続された選択トランジスタをさらに備える請求項9に記載の不揮発性メモリ装置。しかしながら、特許文献1、2、3の構成では、コンタクトホール中に所望の材料を埋め込む工程が、抵抗変化層1414および柱状電極1412について計2回必要となり、プロセスが複雑となる。また、形成される抵抗変化層1414の膜厚を、コンタクトホールの深さ方向にわたって均一に制御することが困難であるという課題を有している。また、特許文献4の構成では、抵抗変化層1514をストライプ状に形成するため、パターニング、エッチングの工程が必要となる。さらに、エッチング工程中において、導電層1513の側壁が露出されているため、導電層1513の一部が自然酸化により酸化することがある。これにより、導電層1513上に寄生抵抗が生じ、かつ、この寄生抵抗の抵抗値はメモリ装置内の複数の抵抗変化素子のそれぞれで異なる。この結果、抵抗値を変化させるための駆動電圧値が調整しにくく、抵抗変化が不安定になるという課題を有している。加えて、抵抗変化層1514は導電層1513の一部柱状電極1512と交差するオーバーラップ領域を酸化することにより形成されるため、通常、抵抗変化層1514は図15bのような形状で形成される。柱状電極1512と導電層1513との間に電圧を印加する際、抵抗変化層1514の電圧印加方向の厚みは一様でないので、抵抗変化層1514のより薄い領域により多くの電流が流れる。この結果、電流の集中により抵抗変化素子が劣化しやすくなるという課題も有している。本発明は、上記課題を解決し、プロセスが簡素で、安定したメモリ性能を有する不揮発性メモリ素子、不揮発性メモリ装置、およびその製造方法を提供することを目的とするものである。前記従来の課題を解決するために、本発明の1つの局面における不揮発性メモリ装置の製造方法は、基板上に、遷移金属を含む複数の導電層と絶縁材料で構成される複数の層間絶縁膜とを交互に積層して積層構造体を形成する工程aと、前記積層構造体を貫通し、かつ前記各導電層の一部を露出させるコンタクトホールを形成する工程bと、前記各導電層の前記コンタクトホール中に露出した部分を酸化して、与えられる電気的信号に基づいて可逆的に抵抗値が変化する複数の抵抗変化層を形成する工程cと、前記コンタクトホールに導電材料を埋め込んで、前記コンタクトホール中に前記各抵抗変化層に接続する柱状電極を形成する工程dと、を含む。また、前記不揮発性メモリ装置の製造方法は、前記工程bにおいて、前記コンタクトホールを含む複数のコンタクトホールを、前記積層構造体上に定められる二次元マトリクスの各行列位置に形成し、前記工程b以降に、前記積層構造体を前記二次元マトリクスの所定の数の行、所定の数の列、または所定の数の行及び所定の数の列からなる単位毎に分離する1つ以上の溝を形成する工程eと、前記各溝に絶縁材料を埋め込む工程fと、をさらに含んでもよい。このような製造方法によれば、コンタクトホールへの埋め込み工程は、柱状電極を埋め込む工程のみとなり、プロセスを簡素化できる。また、酸化処理により抵抗変化層を形成することで、膜厚の制御がしやすい利点を有する。また、抵抗変化層は柱状電極から等方的例えば、柱状電極を囲む等幅の環状に形成されるので、電圧印加方向の抵抗変化層の厚みを均一に形成できる。加えて、電圧印加方向の導電層の厚みを抵抗変化層の厚みよりも大きくすることにより、導電層の側壁が自然酸化しても、寄生抵抗の効果を無視することができる。また、前記不揮発性メモリ装置の製造方法は、前記工程cにおいて、酸化処理を2回行い、第1の抵抗変化層と、前記第1の抵抗変化層と比べて酸素含有量がより小さい第2の抵抗変化層とで構成される抵抗変化層を形成してもよい。このように構成された製造方法によれば、例えば、前記2回の酸化処理工程を異なる条件で行うことで、第1の抵抗変化層の酸素含有量と第2の抵抗変化層の酸素含有量の差異を、より明確に形成することができる。また、本発明の1つの局面における不揮発性メモリ装置は、基板の主面に対し垂直に配置された複数の柱状電極と、前記基板の主面と平行に、かつ前記複数の柱状電極と交差するように配置され、遷移金属で構成された複数の導電層と、前記複数の導電層の層間に介在し、絶縁材料で構成された複数の層間絶縁膜と、前記各柱状電極と前記各導電層との交差部のみに、対応する柱状電極を囲むように形成され、前記複数の導電層を構成する遷移金属の酸化物で構成され、電気的信号の印加に基づいて可逆的に抵抗値が変化する複数の抵抗変化層と、を備える。また、前記各抵抗変化層の酸素含有量は、対応する柱状電極と前記抵抗変化層との界面から前記導電層へ向かって低くなっていてもよい。また、前記各導電層は、前記基板の主面と平行な面内で隣り合う抵抗変化層の間の領域全面に形成されていてもよく、また、前記各抵抗変化層が、前記基板の主面と平行な面内において、対応する導電層を対応する柱状電極から等方的に酸化することにより形成されていてもよく、また、前記各抵抗変化層が、等幅の環状に形成されていてもよい。また、前記各抵抗変化層は、第1の抵抗変化層と、前記第1の抵抗変化層と比べて酸素含有量がより小さい第2の抵抗変化層とが、前記基板の主面と平行な方向に積層されて構成されていてもよい。また、前記各柱状電極は、前記基板の主面上に定められる二次元マトリクスの対応する行列位置に配置されていてもよい。また、前記各導電層は、前記二次元マトリクスの所定の数の行、所定の数の列、または所定の数の行および所定の数の列からなる単位毎に電気的に絶縁されていてもよい。また、前記複数の柱状電極は、白金、イリジウム、パラジウム、銅、タングステンのいずれかを含む材料で構成されていてもよく、前記導電層および前記抵抗変化層を構成する遷移金属はタンタルであってもよい。また、前記柱状電極の一端に接続された選択トランジスタをさらに備えてもよい。このように構成される不揮発性メモリ装置は、上述した製造方法により、若しくは上述した製造方法と周知の製造方法との組み合わせによって製造することができる。その結果、コンタクトホールへの埋め込み工程は、柱状電極を埋め込む工程のみとなり、プロセスを簡素化できる。また、酸化処理により抵抗変化層を形成することで、膜厚の制御がしやすい利点を有する。また、抵抗変化層は柱状電極から等方的例えば、柱状電極を囲む等幅の環状に形成されるので、電圧印加方向の抵抗変化層の厚みを均一に形成できる。加えて、電圧印加方向の導電層の厚みを抵抗変化層の厚みよりも大きくすることにより、導電層の側壁が自然酸化しても、寄生抵抗の効果を無視することができる。また、本発明は、前述した不揮発性メモリ装置のみならず、前述した不揮発性メモリ装置に含まれる1つの不揮発性メモリ素子として実現することもできる。本発明は、コンタクトホールを形成した後に、導電層の当該コンタクトホールから露出した一部を酸化処理して抵抗変化層を形成するため、製造工程を簡素化できる。また、膜厚の均一性が制御しやすく、不揮発性メモリ装置の信頼性が向上する。以下、本発明の実施の形態について、図面を参照しながら説明する。実施の形態1図1に、本発明に係る実施の形態1の不揮発性メモリ素子を示す。図1aは不揮発性メモリ素子10の断面図であり、図1bは不揮発性メモリ素子10を上面から見た基板11に垂直な方向から見た平面図である。図1に示す不揮発性メモリ素子10は、基板11、柱状電極12、導電層13、抵抗変化層14、層間絶縁膜17により構成されている。抵抗変化層14は、第1の抵抗変化層15および第2の抵抗変化層16で構成される。導電層13は、基板11の主面に対して平行に形成される。導電層13とその両面上面と下面に接するように形成された一対の層間絶縁膜17とは積層体を構成する。柱状電極12は、基板11の主面に垂直な方向を中心軸とし、該積層体を貫く円柱状の電極である。抵抗変化層14は、第1の抵抗変化層15および第2の抵抗変化層16で構成され、柱状電極12と導電層13との間に介在している。第1の抵抗変化層15は、その内周面が柱状電極12の外周面を囲むように形成された円筒形状の層からなる。第2の抵抗変化層16は、その内周面全体が第1の抵抗変化層15の外周面を囲むように形成された円筒形状の層からなる。導電層13は、第2の抵抗変化層16の外周面を囲むように配設されている。したがって、導電層13は、柱状電極12を囲むように配置されている。なお、抵抗変化層14は、柱状電極12と導電層13の交差部のみに介在しており、柱状電極12と層間絶縁膜17の交差部には存在しない。不揮発性メモリ素子10において、抵抗変化層14は柱状電極12と導電層13との間に介在して構成されている。また、抵抗変化層14は抵抗値が異なる2以上の状態を有しており、電気的信号の印加に基づいて、1つの状態から別の状態に選択的に変化させることができる。したがって、不揮発性メモリ素子10は、柱状電極12と導電層13との間に駆動電圧または駆動電流を印加することにより、柱状電極12と導電層13との間の抵抗値を選択的に変化させることができる。典型的には、抵抗変化層14は、相対的に電気抵抗値が高い高抵抗状態と、電気抵抗値が低い低抵抗状態との2つの状態を有する。このとき、不揮発性メモリ素子10は、駆動電圧または駆動電流の印加によって、高抵抗状態から低抵抗状態へ、あるいは、低抵抗状態から高抵抗状態へと変化する。抵抗変化層14は、金属酸化物で構成される。好ましくは、抵抗変化層14は酸素不足型の金属酸化物から構成される。当該金属酸化物の金属元素はタンタルTa、ハフニウムHf、ジルコニウムZr、チタニウムTi、タングステンW、ニッケルNi、鉄Fe等の遷移金属が望ましい。ここで、酸素不足型の金属酸化物とは、化学量論的組成を有する金属酸化物通常は絶縁体の組成より酸素含有量が少ない金属酸化物を指し、通常は半導体的な振る舞いをするものが多い。以上の金属元素の酸素不足型酸化物を抵抗変化層14に用いることで、2値の抵抗値間の抵抗変化を再現性よく、かつ安定して動作させることができる。なお、本実施の形態1において、抵抗変化層14には、抵抗変化を発現する金属酸化物が、主たる抵抗変化材料として含まれていればよい。したがって、抵抗変化層14に当該金属酸化物以外の微量の他元素が含まれていても構わない。例えば、抵抗値の微調整等のために、抵抗変化層14に他元素を少量、意図的に含めることもできる。抵抗変化層14に窒素を添加すれば、抵抗変化層14の抵抗値が上がり、抵抗変化の反応性を改善できる。また、スパッタリングにて抵抗変化層14を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗変化層14に混入することがある。このように、微量の元素が抵抗変化層14に混入した場合も本発明の範囲に含まれることは当然である。抵抗変化層14は、導電層13と層間絶縁膜17とで構成される積層体に対して垂直にコンタクトホールを形成した後に、コンタクトホール中に露出する導電層13の一部を酸化処理することで形成される。つまり、抵抗変化層14は導電層13に対し、自己整合self-align的に形成される。したがって、コンタクトホールへの埋め込み工程は、柱状電極12を埋め込む工程のみとなり、プロセスを簡素化できる。また、酸化処理により抵抗変化層14を形成することで、膜厚の制御がしやすい利点を有する。また、抵抗変化層14は柱状電極12に対して同心円状言い換えれば、柱状電極12を囲む等幅の環状に形成されるので、電圧印加方向の抵抗変化層14の厚みを均一に形成できる。加えて、電圧印加方向の導電層13の厚みを抵抗変化層14の厚みよりも大きくすることにより、導電層13の側壁が自然酸化しても、寄生抵抗の効果を無視することができる。抵抗変化層14の酸素含有量は、抵抗変化層14と柱状電極12との界面から導電層13へ向かって低くなっている。抵抗変化層14を酸化処理によって形成すると、抵抗変化層14の酸素含有量が柱状電極12から離れるにつれて連続的に減少するように形成することができる。これは、酸化処理工程において、導電層13の内部に侵入する酸素の量がコンタクトホールから離れるにつれて減少するためである。このうち、酸素含有量が相対的に高い層が第1の抵抗変化層15であり、酸素含有量が相対的に低い層が第2の抵抗変化層16である。この場合、酸素含有量は酸化処理を行う面からの距離にしたがって次第に減少するため、図1aに示すように明確には積層構造とならない。しかしながら、第1の抵抗変化層15の領域の酸素含有量が第2の抵抗変化層16より大きいことが重要なので、わかりやすくするため積層構造を用いて図示している。なお、酸化処理工程を異なる条件で2度行い、第1の抵抗変化層15の酸素含有量と第2の抵抗変化層16の酸素含有量の差異を、より明確に形成することもできる。第1の抵抗変化層15は、導電層13を基準として柱状電極12が正である極性の駆動電圧または駆動電流の印加第1の抵抗変化層15から第2の抵抗変化層16の方向に電流が流れるにより、第2の抵抗変化層16から酸素イオンを受容し、酸素含有率が増加して高抵抗化すると推認される。これとは反対に、導電層13を基準として柱状電極12のが負である極性の駆動電圧または駆動電流の印加により、第1の抵抗変化層15は、酸素イオンが第2の抵抗変化層16に拡散し、酸素含有率が減少して低抵抗化すると推認される。なお、第1の抵抗変化層15の低抵抗化は、第1の抵抗変化層15の一部の領域のみで発生してもよい。以上の第2の抵抗変化層の役割およびその根拠となる実験データは、本願の出願人が出願した発明に係る国際公開第2008/149484号に詳述されているので、詳しくはそれを参照されたい。なお、抵抗変化層14は、2層であることに限定されない。1層からなる抵抗変化層14に抵抗変化現象を発現させるために、抵抗変化層14に対してフォーミング工程抵抗変化層14に正及び負の、通常動作時に印加する電圧より高い電圧を1回乃至複数回印加し、抵抗変化層14のうち柱状電極12との界面近傍の領域に酸素含有量が大きい層を電気的に形成する工程を行ってもよい。柱状電極12は、導電性に優れる材料例えば、比抵抗にして10mΩcm以下でかつ、柱状電極12の主たる金属材料の標準電極電位が、抵抗変化層14を構成する金属の標準電極電位より高い材料で構成すればよい。前述の抵抗変化材料に対して柱状電極12の材料の具体的な例として、白金Pt、イリジウムIr、パラジウムPd、銅Cu、タングステンWただし、抵抗変化層がタングステン酸化物の場合を除くなどが挙げられる。なお、柱状電極12は、タングステンWなどで構成される導電体の外周面に、上記例示した材料で薄い皮膜を形成した構造であってもよい。また、柱状電極12に用いる金属の標準電極電位は、導電層13及び抵抗変化層14に用いる金属の標準電極電位より大きいことが望ましい。これにより、柱状電極12は酸化されにくくなるため、柱状電極12との界面近傍における抵抗変化層14の酸素含有量が変化することとなり、これによって、抵抗変化現象が安定化する。導電層13は、酸素含有量の少ない酸素不足型の金属酸化物例えば、比抵抗にして10mΩcm以下、窒素含有量の少ない窒素不足型の金属酸化物、あるいは酸素または窒素を含有しない金属である。前者の場合、導電層13から抵抗変化層14を形成しやすくなる利点がある。後者の場合、導電層13の抵抗が低くなり、消費電力を削減できる利点がある。不揮発性メモリ素子10に情報を書き込む場合、抵抗変化層14に2値の電気的パルスを交互に印加して駆動する。図2は、実施の形態1に係る不揮発性メモリ素子10における、抵抗変化の動作例を示すグラフである。縦軸は抵抗値を表し、横軸は2値の電圧値で交互に印加した電気的パルスの印加回数を表す。本動作例に用いた不揮発性メモリ素子10は、白金で構成された柱状電極12と、酸素含有量の高い酸化タンタルTaOyで構成された第1の抵抗変化層15と、酸素含有量の低い酸化タンタルTaOxで構成された第2の抵抗変化層16と、タンタルで構成された導電層13とで構成される。酸素含有量の低い酸化タンタルTaOxの好ましい組成範囲は、xが0<x<2.5の範囲であり、酸素含有量の高い酸化タンタルTaOyの好ましい組成範囲は、yがx<yの範囲である。TaOx及びTaOyが、この範囲で抵抗変化現象を再現性よく、安定して示すからである。なお、上記組成範囲は、第1の抵抗変化層15と第2の抵抗変化層16に、酸化タンタルの他に、微量の不純物例えば、抵抗値調整のための添加物が含まれることを妨げない。TaOx及びTaOyが、上記の範囲で抵抗変化現象を示すと推認される理由とその根拠となる実験データは、本願の出願人が出願した国際公開第2008/149493号に詳述されているので、詳しくはそれを参照されたい。上記不揮発性メモリ素子10において、柱状電極12と導電層13間にパルス幅が100nsで、極性の異なる2種類の電圧値を有する電気的パルスを交互に印加すると、抵抗変化層14の抵抗値が図2に示すように変化する。すなわち、導電層13を基準にして柱状電極12に負電圧パルス電圧E1、パルス幅100nsを印加した場合、抵抗変化層14の抵抗値が、高抵抗値Rb図2の実施例の場合は約15kΩから低抵抗値Ra図2の実施例の場合は約2.4kΩへ減少する。他方、導電層13を基準にして柱状電極12に正電圧パルス電圧E2、パルス幅100nsを印加した場合、抵抗変化層14の抵抗値が、低抵抗値Raから高抵抗値Rbへ増加する。なお、ここでは、電圧E1を-1.5Vとし、電圧E2を2.0Vとしている。以上の図2の動作例からも明白なように、本実施の形態1の不揮発性メモリ素子10は、導電層13と柱状電極12との間に正と負のパルスを印加することによって、高抵抗状態と低抵抗状態との間で可逆的な抵抗変化現象を示し、良好な抵抗変化特性を有するものである。実施の形態2図3に本発明に係る実施の形態2の不揮発性メモリ装置30を示す。図3aは不揮発性メモリ装置30の断面図であり、図3bは不揮発性メモリ装置30を上面から見た基板11に垂直な方向から見た平面図である。図3a、bに示すように、不揮発性メモリ装置30は、各層に6つのメモリセルを有する3つの層を縦方向基板に垂直な方向に積層して構成し、全体で18個のメモリセルを3次元配置したメモリアレイである。ここで、メモリセルは、実施の形態1における不揮発性メモリ素子10に相当し、柱状電極12、導電層13、抵抗変化層14、層間絶縁膜17で構成される。不揮発性メモリ装置30においても、実施の形態1と同様に、コンタクトホールを形成した後に、導電層13のうちコンタクトホールの内面に露出した部分を酸化処理して抵抗変化層14が形成されるため、プロセスを簡素化できる。また、抵抗変化層14は、柱状電極12と導電層13の交差部にのみ形成される。これにより、メモリセル毎に抵抗変化層14が分離したメモリアレイを実現でき、非選択メモリセルへの回り込みリーク電流を低減できる。さらに、酸化処理により形成される抵抗変化層の膜厚は、埋め込みにより形成される抵抗変化層の膜厚に比べて、コンタクトホール中の複数の抵抗変化層14にわたってより均一に制御できる。したがって、積層構造の不揮発性メモリ装置30の信頼性が向上する。図3aに示されるように、導電層13および層間絶縁膜17は、基板11の主面に平行に交互に積層されている。ここで、導電層13は、それぞれ同一面上に広がる板状の平面構造をとっており、ワード線として機能する。また、柱状電極12は、基板11の主面に垂直な円柱状で、基板11の主面に対して平行な面内に二次元的に行方向と列方向に配置されており、ビット線として機能する。実施の形態1と同様に、柱状電極12ビット線および導電層13ワード線の交差部には、抵抗変化層14が介在している。このように、導電層13の各層ワード線がそれぞれ面内にわたって導通である構成にすることで、プロセスを簡素化し、メモリセルの集積を向上することが可能となる。図4は、本発明の実施の形態2における不揮発性メモリ装置30の等価回路図である。図4において、柱状電極12ビット線:B00、B01、、B21、と導電層13ワード線:W0、W1、W2、の交点に抵抗変化層14が配置されている。すなわち、1つのビット線例えばB00および1つのワード線例えばW0を選択し、その交点に位置するメモリセルC000に駆動電圧を印加することにより、メモリセルC000の抵抗値の状態を変化させることができる。したがって、メモリセルC000の抵抗値の状態に対して情報を割り当てれば、メモリセルC000に接続したビット線およびワード線に駆動電圧を印加することで、メモリセルC000への情報の書込み、またはメモリセルC000からの情報の読出しを行うことができる。その結果、ランダムアクセス性を有する不揮発性メモリ装置30の実現が可能となる。実施の形態3図5は本発明に係る実施の形態3の不揮発性メモリ装置50を示す。本実施の形態3の不揮発性メモリ装置50は、実施の形態2における不揮発性メモリ装置30の変形例である。図5aは不揮発性メモリ装置50の断面図であり、図5bは上面から見た基板11に垂直な方向から見た平面図である。本実施の形態3においても、実施の形態2と同様に、プロセスが簡素化でき、抵抗変化層14の膜厚の均一性を制御することができる。実施の形態2との相違点は、図5a、bに示すように、基板11の主面に対して垂直な帯状の絶縁層57が、基板11の主面に対して平行な面内に二次元的に行方向と列方向に配置された柱状電極12を、行毎に区切るように形成されている点にある。すなわち、ワード線として働く導電層13が、絶縁層57により行毎に電気的に絶縁されている。図6は、本発明の実施の形態3における不揮発性メモリ装置50の等価回路図である。実施の形態3では、1つのビット線例えばB00および1つのワード線例えばW00を選択することで、その交点に位置するメモリセルC0000への情報の書込み、または情報の読出しが可能となる。本構成においては、図6と図4との比較からも明らかなように、ワード線例えばW00に電気的に接続されるメモリセルの数が、実施の形態2のワード線例えばW0に電気的に接続されるメモリセルの数に比して少ない。これにより、非選択メモリセルへの回り込みリーク電流を低減し、消費電力を抑えることができる。なお、絶縁層57は、柱状電極12ビット線を1行毎に区切ることに限定されず、2以上の所定数の行からなる単位毎に区切るものであってもよい。また、行を区切るだけでなく、所定数の列からなる単位毎に区切るようにしてもよいし、行単位と列単位との組み合わせで区切るようにしてもかまわない。実施の形態4本実施の形態4の不揮発性メモリ装置40は、実施の形態2における不揮発性メモリ装置30に、さらに、柱状電極12ビット線の選択回路41を設けたものである。図7aは本実施の形態4に係る選択回路41を含む不揮発性メモリ装置40の等価回路図であり、図7bは選択回路41を構成している選択トランジスタを上面から見た平面図である。図7aに示すように、選択トランジスタは、ソース線S0、S1、ゲート線G0~G2、ビット線B00~B21に接続されている。本構成のトランジスタにおいて、1つのソース線例えばS0および1つのゲート線例えばG0を選択することにより、それらの線に接続されている1つのトランジスタを選択できる。例えば、S0とG0を選択した場合、このときに選択されるトランジスタG0は1つのビット線B00に接続されている。したがって、さらに1つのワード線例えばW0を選択することにより、ビット線B00とワード線W0の交点に位置するメモリセルC000を選択できる。なお、本実施の形態4の選択トランジスタで構成される選択回路41は、実施の形態3における不揮発性メモリ装置50にも用いることが可能である。図7bに選択トランジスタの構成を示す。基板主面に平行に複数個のアクティブ領域A0、A1、複数個の導電性ソース線S0、S1、複数個の導電性ゲート線G0、G1、G2が形成されている。アクティブ領域A0、A1は、不純物をドープした領域を有しており、トランジスタのソースやドレインを構成している。アクティブ領域A0、A1と導電性ソース線S0、S1は面内で相互に屈曲した形状をしている。導電性ソース線S0、S1はアクティブ領域A0、A1と交わっており、その交点において、導電性ソース線S0、S1はトランジスタのソースに接続されている。基板主面に対して垂直に形成された複数のビット線例えば、B01、B11、B21はアクティブ領域A0、A1に接続されている。これはトランジスタのドレインにビット線が接続されていることを意味する。複数個の導電性ゲート線G0、G1、G2は、アクティブ領域A0、A1およびソース線S0、S1の形成方向に対して面内で垂直方向に形成され、アクティブ領域A0、A1およびソース線S0、S1と接続している。導電性ゲート線G0、G1、G2に印加される電圧または電流を制御することで、トランジスタのオンとオフを切り替える。また、分離ゲート線SE0、SE1は、ゲート線と面内で平行方向に形成され、アクティブ領域A0、A1と接続されている。分離ゲート線SE0、SE1は、アクティブ領域A0、A1との接点において、アクティブ領域A0、A1を流れる活性電流を遮断している。本実施の形態4の繰り返し最小セル領域を、図7bにおいて点線の囲み線で表す。最小セル領域のサイズは、最小加工寸法Fを用いて表される。本明細書において、最小加工寸法Fは、形成した線例えばゲート線の最小幅をLとし、隣接する2本の線間例えば2本のゲート線間のスペースをSとしたときに、F=LS/2に相当する。したがって、図7bは、最小セルの幅が約3F、高さが約2Fであることを示している。すなわち、最小セルは約6F2の領域を占有している。実施の形態5図8から図11は、本発明の実施の形態2に係る不揮発性メモリ装置30の製造方法を示す工程断面図および上面図である。最初に、図8に示す工程において、基板11上に、導電層13と層間絶縁膜17とが交互に積層された積層体を形成する。図8に示す例では、当該積層体は、基板に平行な3層の導電層13と、各導電層13に隣り合うように形成される4層の層間絶縁膜17とを有するが、当該積層体における積層数は特にこの数に限定されない。導電層13として、例えば、スパッタリング法によりタンタルTaまたは酸素不足型のタンタル酸化物TaOx比抵抗は10mΩcm以下を堆積する。次に、図9a、bに示す工程において、導電層13と層間絶縁膜17とで構成される積層体の主面に対して垂直な方向にコンタクトホール98を形成する。まず、通常の露光プロセス及び現像プロセスによって、所定のパターンのマスクを形成する。次に、形成されたマスクを用いて、積層体に対してエッチングを行い、コンタクトホール98を形成する。その後、マスクを除去する。以上の工程により、内周面に導電層13と層間絶縁膜17が露出するようなコンタクトホール98が形成される。次に、図10a、bに示す工程において、コンタクトホール98の内周面に露出した導電層13に対し、酸化処理を行い、抵抗変化層14を形成する。例えば、酸化雰囲気中で印加パワー1100W、処理時間30秒間でプラズマ酸化処理を施す。コンタクトホール98の内周面に露出した導電層13の表面から導電層13の内部に向かって活性酸素、酸素イオンあるいは酸素原子が拡散する。これらの酸素種により、コンタクトホール98の内周面から導電層13方向に向かって一定の厚さ領域に所定の酸素含有量のプロファイルを有する酸化物が形成される。この酸素含有量のプロファイルは、コンタクトホール98内周面付近では高く、導電層13方向に向かうにつれて連続して低くなっている。このプラズマ酸化処理においては、コンタクトホール98の内周面に露出した表面から10nm程度の深さに渡って抵抗変化層14が形成される。そのうち表面から2~3nm程度の領域には、酸素含有量のより高い第1の抵抗変化層15が形成され、第1の抵抗変化層15から7~8nm程度までの領域には、酸素含有量がより低い第2の抵抗変化層16が形成される。上述した抵抗変化層14を形成する工程においては、酸素雰囲気中でプラズマ酸化処理を行っているが、本発明はこれに限定されるわけではない。例えば、酸素を含む雰囲気下における加熱処理以下、熱酸化処理というを行ってもよい。以下、このような熱酸化処理、プラズマ酸化処理を酸化処理と総称する。本製造方法においては、導電層13の一部を酸化処理することで抵抗変化層14を形成するため、従来の導電層の埋め込み工程に比して、プロセスを簡素化することができる。加えて、酸化処理は埋め込み工程に比して膜厚制御が容易であり、コンタクトホール98中に露出する複数の抵抗変化層14にわたって膜厚が均一に形成される。また、酸化処理工程は、1回に限定されない。酸化処理工程を2回に分けて行い、第1の抵抗変化層15の酸素含有量と第2の抵抗変化層16の酸素含有量の差異を、より明確に形成することもできる。例えば、弱い酸化処理工程によって導電層13の一部を広範囲にわたって弱く酸化した後で、強い酸化処理工程によって導電層13のコンタクトホール98に露出する表面のみを強く酸化する。これにより、抵抗値の高い第1の抵抗変化層15と、抵抗値の低い第2の抵抗変化層16が形成される。なお、酸化処理工程は、2回以上の複数回実施して、抵抗変化層14の酸素含有量をより精度良く制御してもよい。次に、図11a、bに示す工程において、スパッタリング、CVD、メッキ等によりコンタクトホール98中に柱状電極12を堆積する。柱状電極12の材料としては、例えば、白金Pt、イリジウムIr、パラジウムPd、銅Cu、タングステンW等の導電性材料が用いられる。その後、CMPChemicalMechanicalPolishingプロセスや他の平坦化プロセス等により、コンタクトホール98の内部に形成された柱状電極12を残して、層間絶縁膜17上に堆積した不要な電極材料を研磨除去する。なお、この柱状電極12は第1の抵抗変化層15と接続している。以上の工程を経て、実施の形態2に係る不揮発性メモリ装置30が完成する。実施の形態6図12および図13は、本発明の実施の形態3に係る不揮発性メモリ装置50の製造方法を示す工程断面図および上面図である。実施の形態5の図11a、bに示す工程後、図12a、bに示す工程において、柱状電極12を所定の行単位で分離するように帯状溝129を形成する。この帯状溝129は、導電層13と層間絶縁膜17とで構成される積層体に対して垂直に形成される。まず、通常の露光プロセス及び現像プロセスによって、所定のパターンのマスクを形成する。次に、形成されたマスクを用いて、積層体に対してエッチングを行い、基板11に垂直な方向に帯状溝129を形成する。その後、マスクを除去する。次に、図13a、bに示す工程において、先に形成した帯状溝129の中に絶縁層57をCVDにより堆積する。その後、CMPプロセスや他の平坦化プロセス等により、帯状溝129に形成された絶縁層57を残して、層間絶縁膜17上に堆積した不要な絶縁材料を研磨除去する。以上の工程を経て、実施の形態3に係る不揮発性メモリ装置50が完成する。このような構成にすることにより、非選択メモリセルの回りこみリーク電流が低減でき、消費電力を削減することができる。なお、実施の形態5および実施の形態6の製造方法は、実施の形態2および実施の形態3で例示した形状の不揮発性メモリ装置の製造に限らず適用可能である。実施の形態5および実施の形態6の製造方法において、例えば、導電層13と層間絶縁膜17との積層数、および1つの層内に形成されるメモリセルの個数を任意に選び得ることは明らかであり、また、帯状溝129を、所定数の行単位、所定数の列単位、または行単位と列単位との組み合わせで設けても構わないことは、前述したとおりである。さらには、抵抗変化型の不揮発性メモリ素子を備える種々の電子デバイスを、上記製造方法によって、または上記製造方法と公知の方法とを組み合わせることによって、製造することができる。