"第1制御部と、前記第1制御部との間で信号の入出力が可能な第2制御部と、前記第2制御部に対するリセット処理の実行を命令するリセット信号を前記第1制御部に出力する電源回路と、を備え、前記第1制御部は、前記電源回路からの前記リセット信号がない場合、前記第2制御部から入力する、通信異常の有無を示す制御信号に基づいて、前記リセット信号を前記第2制御部に出力し、前記電源回路からの前記リセット信号がある場合、前記リセット信号を前記第2制御部に出力するとともに、前記第2制御部が当該リセット信号に基づくリセット処理を実行している期間、前記制御信号に基づく前記リセット信号の出力制御を停止する、ことを特徴とする車載器用リセット回路。前記第1制御部は、RS-FFを有し、該RS-FFによって前記第2制御部への前記リセット信号の出力の可否が制御される、ことを特徴とする請求項1に記載の車載器用リセット回路。前記第1制御部は、前記RS-FFが出力する信号の反転によって前記第2制御部への前記リセット信号の出力を停止する、ことを特徴とする請求項2に記載の車載器用リセット回路。しかしながら、特許文献1に開示されているデータ通信方法であっても、電子回路の動作が不安定となってしまうことを防ぐために十分であるとは言えない。例えば、不慮のリセット処理が連続してサブCPUに発生した場合、サブCPUが不慮のリセット処理を実行している期間中にリセット処理が命令される虞がある。また、サブCPUへの電力供給の遮断によって通信異常が発生した場合、メインCPUにてその遮断を特定できない以上、サブCPUが不慮のリセット処理を実行している期間中にリセット処理が命令される虞が依然として残る。本発明は、上述した事情に鑑みてなされたものであり、その目的は、不慮のリセット処理がサブCPUに発生した場合であっても、電子回路の動作が不安定となってしまうことを防ぐことができる車載器用リセット回路を提供することにある。前述した目的を達成するために、本発明に係る車載器用リセット回路は、下記1~3を特徴としている。1第1制御部と、前記第1制御部との間で信号の入出力が可能な第2制御部と、前記第2制御部に対するリセット処理の実行を命令するリセット信号を前記第1制御部に出力する電源回路と、を備え、前記第1制御部は、前記電源回路からの前記リセット信号がない場合、前記第2制御部から入力する、通信異常の有無を示す制御信号に基づいて、前記リセット信号を前記第2制御部に出力し、前記電源回路からの前記リセット信号がある場合、前記リセット信号を前記第2制御部に出力するとともに、前記第2制御部が当該リセット信号に基づくリセット処理を実行している期間、前記制御信号に基づく前記リセット信号の出力制御を停止する、こと。2上記1の構成の車載器用リセット回路であって、前記第1制御部は、RS-FFを有し、該RS-FFによって前記第2制御部への前記リセット信号の出力の可否が制御される、こと。3上記2の構成の車載器用リセット回路であって、前記第1制御部は、前記RS-FFが出力する信号の反転によって前記第2制御部への前記リセット信号の出力を停止する、こと。上記1の構成の車載器用リセット回路によれば、不慮のリセット処理が第2制御部サブCPUに発生した場合であっても、電子回路の動作が不安定となってしまうことを防ぐことができる。上記2または3の構成の車載器用リセット回路によれば、簡素な回路構成で、不慮のリセット処理が第2制御部サブCPUに発生した場合であっても、電子回路の動作が不安定となってしまうことを防ぐことができる。本発明の車載器用リセット回路によれば、不慮のリセット処理がサブCPUに発生した場合であっても、電子回路の動作が不安定となってしまうことを防ぐことができる。以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態以下、実施形態という。を添付の図面を参照して説明することにより、本発明の詳細を更に明確に示す。以下、本発明の実施形態の車載器用リセット回路を適用した電子回路について詳細に説明する。図1は、本発明の実施形態の車載器用リセット回路を適用した電子回路のブロック図である。図1に示す電子回路は、電源ICIntegratedCircuitA11と、電源ICB12、CPUA21、CPUB22、論理積回路31、RS型フリップフロップ以下、RS-FFと称する32、及び入出力ポート以下、I/Oポートと称する41、を含んで構成される。電源ICA11は、図示外のバッテリから供給される入力電力からCPUA21を駆動させるために必要とされる電力を生成し、その生成した電力を出力電圧Vcc1としてCPUA21に印加する。また、電源ICA11は、CPUA21の動作状態を初期状態に戻すためのリセット処理を命令するリセット信号以下、RESET1と称する。RESET1は、HからLへの立下りのときにリセット処理の実行を命令する信号となる。を、CPUA21に出力することができる。CPUA21は、RESET1Hを入力している期間は正常動作を実行している期間であり、RESET1Lを入力している期間はリセット処理を実行をしている期間である。電源ICB12は、図示外のバッテリから供給される入力電力からCPUB22を駆動させるために必要とされる電力を生成し、その生成した電力を出力電圧Vcc2としてCPUB22に印加する。また、電源ICB12は、CPUB22の動作状態を初期状態に戻すためのリセット処理を命令するリセット信号以下、RESET2と称する。RESET2は、HからLへの立下りのときにリセット処理の実行を命令する信号となる。を、CPUA21及び論理積回路31に出力することができる。CPUA21は、CPUB22よりも上位に位置するメインCPUである。電源ICA11、電源ICB12、論理積回路31、RS-FF32、及びI/Oポート41との間で信号を入出力する入出力ポートを備えている。電源ICA11からの出力電圧Vcc1の印加を受けて駆動するCPUA21は、少なくとも次の処理を実行する。すなわち、CPUA21は、電源ICA11からRESET1Hを入力した後RESET1L]を入力すると、RESET1のHからLへの立下りの時点でCPUA21の動作状態を初期状態に戻すためのリセット処理を実行開始する。また、CPUA21は、電源ICA11からRESET1Hを入力している期間は、CPUA21によるリセット処理の実行を行わない。CPUA21は、RESET2に基づく信号をポートP01を介して論理積回路31に出力する。CPUA21は、RS-FF32の出力を反転させる信号をポートP02を介してRS-FF32の入力端子であるR端子に出力する。CPUA21は、RESET2をポートP03を介して電源ICB12から入力する。CPUA21は、CPUA21が生成したINT信号をポートP1を介してI/Oポート41に出力する。CPUA21は、CPUB22との間での通信に利用する各種信号をポートSoutを介してI/Oポート41に出力する。CPUA21は、CPUB22との間での通信に利用する各種信号をポートSinを介してI/Oポート41から入力する。CPUA21は、CPUB22が生成したINT信号をポートINT1を介してI/Oポート41から入力する。CPUA21による上述した処理の流れについては後述する。CPUB22は、CPUA21よりも下位に位置するサブCPUである。電源ICB12、RS-FF32、及びI/Oポート41との間で信号を入出力する入出力ポートを備えている。電源ICB22からの出力電圧Vcc2の印加を受けて駆動するCPUB22は、少なくとも次の処理を実行する。すなわち、CPUB22は、RS-FF32からRESET2Hを入力した後RESET2L]を入力すると、RESET2のHからLへの立下りの時点でCPUB22の動作状態を初期状態に戻すためのリセット処理を実行開始する。また、CPUB22は、RS-FF32からRESET2Hを入力している期間は、CPUB22によるリセット処理の実行を行わない。CPUB22は、CPUA21が生成したINT信号をポートINT2を介してI/Oポート41から入力する。CPUB22は、CPUA21との間での通信に利用する各種信号をポートSinを介してI/Oポート41から入力する。CPUB22は、CPUA21との間での通信に利用する各種信号をポートSoutを介してI/Oポート41に出力する。CPUB22は、CPUB22が生成したINT信号をポートP2を介してI/Oポート41に出力する。CPUB22による上述した処理の流れについては後述する。論理積回路31は、電源ICA11からのRESET1、電源ICB12からのRESET2、及びCPUA21からのポートP01を介した信号を入力し、それらの信号の論理積をRS-FF32の入力端子であるS端子に出力する。RS-FF32は、R端子及びS端子に入力されるHまたはLに基づき演算し、その結果であるHまたはLをRESET2としてCPUB22に出力する。I/Oポート41は、一方のCPUA21及びCPUB22から入力する信号を他方のCPUA21及びCPUB22に出力するインタフェースである。次に、本発明の実施形態の車載器用リセット回路を適用した電子回路によるリセット制御について、CPUA21及びCPUB22の処理を中心にして説明する。[バッテリからの電力供給開始時のリセット制御]まず、バッテリからの給電を開始して、CPUA21及びCPUB22の駆動を開始する際の電子回路によるリセット制御について図2、図3及び図4a~図4eを参照して説明する。図2は、本発明の実施形態の車載器用リセット回路を適用した電子回路における、バッテリからの電力供給開始時のリセット制御を説明するシーケンス図である。図3は、バッテリからの電力供給開始時のリセット制御におけるCPUAの処理の流れを示すフローチャートである。図4は、リセット制御に用いる信号のタイムチャートであり、図4aは電源ICAが出力するRESET1のタイムチャート、図4bは電源ICBが出力するRESET2のタイムチャート、図4cはRS-FFに入力するRのタイムチャート、図4dはRS-FFに入力するSのタイムチャート、図4eはRS-FFから出力するQのタイムチャートである。尚、CPUA21及びCPUB22の駆動開始前には、RS-FF32はR、S、QいずれもLを情報として記憶している。尚、以後、RS-FF32のR、S、QそれぞれのHまたはLを表す際、R,S,Q=X,X,Xとして表記するXには、HまたはLを記載。例えば、CPUA21及びCPUB22の駆動開始前には、RS-FF32は、R,S,Q=L,L,Lである。CPUA21は、電源ICA11から出力電圧Vcc1の印加が開始された後、電源ICA11からRESET1Hを入力しステップS301、信号HをポートP01を介して論理積回路31に出力しステップS302、信号HをポートP02を介してRS-FF32の入力端子であるR端子に出力するステップS303。このとき、論理積回路31は、電源ICA11からRESET1Hを入力している。この後、CPUA21は、電源ICA11からRESET1Lを入力するとステップS304、RESET1のHからLへの立下りのタイミングでリセット処理を実行開始するステップS305。また、このとき、論理積回路31は、電源ICA11からRESET1Lを入力している。ところで、バッテリからの給電が開始された電源ICB12は、RESET2をCPUA21に出力している。しかし、RESET1がLである期間リセット処理を実行しているCPUA21は、電源ICB12からのRESET2の入力を受け付けない。他方、CPUB22は、電源ICB12から出力電圧Vcc2の印加が開始された後、RS-FF32からのRESET2の入力を待ち受けている。このとき、電源ICB12は、RESET2Hを論理積回路31に出力した後、RESET2Lを論理積回路31に出力する。論理積回路31は、電源ICA11からRESET1Hを入力し、CPUA21からポートP01を介して信号Hを入力し、且つ電源ICB12からRESET2Hを入力している期間は、RS-FF32のS端子にRESET2Hを出力する。この段階でのRS-FF32は、R,S,Q=H,H,Hである。この後、論理積回路31は、電源ICA11からのRESET1Lまたは電源ICB12からのRESET2Lを入力すると、RS-FF32のS端子にRESET2Lを出力する。RESET2Lを入力したRS-FF32は、RESET2HをLに反転させ、RESET2LをCPUB22に出力する。CPUB22は、RS-FF32からRESET2Lを入力すると、RESET2のHからLへの立下りのタイミングでリセット処理を実行開始する。この段階でのRS-FF32は、R,S,Q=H,L,Lである。続いて、CPUA21は、電源ICA11からRESET1Hを入力するとステップS306、リセット処理の実行を停止するステップS307。ところで、電源ICB12は、電源ICA11がCPUA21にRESET1Hを出力した時点と略同じ時点に、RESET2HをポートP03を介してCPUA21に出力している。リセット処理が完了したCPUA21は、電源ICB12からポートP03を介してRESET2Hを入力するとステプS308、信号HをポートP01を介して論理積回路31に出力するステップS310。同時に、CPUA21は、電源ICB12からRESET2Hを入力するとステップS307、信号LをポートP02を介してRS-FF32の入力端子であるR端子に出力するステップS310。いずれの入力もHとなった論理積回路31は、RS-FF32のS端子にRESET2Hを出力する。S端子にRESET2Hを入力したRS-FF32は、RESET2LをHに反転させ、RESET2HをCPUB22に出力する。この段階でのRS-FF32は、R,S,Q=L,H,Hである。CPUB22は、RS-FF32からRESET2Hを入力し、リセット処理の実行を停止する。こうして、CPUA21及びCPUB22の駆動を開始する際の電子回路によるリセット制御を終了する。[通信異常検出時のリセット制御]次に、CPUA21及びCPUB22の駆動開始後、CPUA21がCPUB22との間での通信異常を検出した際の電子回路によるリセット制御について図5、図6及び図7a~図7eを参照して説明する。図5は、本発明の実施形態の車載器用リセット回路を適用した電子回路における、通信異常検出時のリセット制御を説明するシーケンス図である。図6は、通信異常検出時のリセット制御におけるCPUAの処理の流れを示すフローチャートである。図7は、リセット制御に用いる信号のタイムチャートであり、図7aはCPUAが入力するINT1のタイムチャート、図7bはCPUAが出力するP01RESET2のタイムチャート、図7cはRS-FFに入力するRのタイムチャート、図7dはRS-FFに入力するSのタイムチャート、図7eはRS-FFから出力するQのタイムチャートである。尚、CPUA21及びCPUB22の駆動開始後には、[バッテリからの電力供給開始時のリセット制御]で説明したとおり、RS-FF32は、R,S,Q=L,H,Hである。CPUA21及びCPUB22は、[バッテリからの電力供給開始時のリセット制御]で説明したリセット制御を実行し、互いのデバイスを認証処理を実行した後、各CPUが正常に駆動している期間においてINT信号を相手方のCPUに一定周期で送信している。CPUB22は、CPUB22が正常に駆動している期間、INT信号をポートP2を介してI/Oポート41に一定周期T2で出力する。また、CPUA21は、ポートINT1を介してI/Oポート41から入力するINT信号を、一定周期T2よりも長い期間T1待ち受ける。このような取り決めのもと、CPUB22に、電源ICB12からCPUB22への電力供給の遮断による通信異常を除く、何らかの通信異常が発生した場合、CPUB22は、INT信号の定期的な出力を停止する。尚、電力供給の遮断による通信異常が発生した場合については、後述する[電力供給の遮断による通信異常検出時のリセット制御]にて説明する。このとき、CPUA21は、期間T1中にINT信号を入力していないことを検出すると、通信異常が生じたと判断し、次に説明するリセット制御に則って、CPUB22に対してリセット処理を命令する。すなわち、CPUA21は、期間T1中にINT信号を入力していないことを検出するとステップS601、信号LをポートP01を介して論理積回路31に出力するステップS602。このため、論理積回路31は、RS-FF32のS端子にRESET2Lを出力する。この段階でのRS-FF32は、R,S,Q=L,L,Hである。また、CPUA21は、RS-FF32の出力をHからLに反転させる信号HをポートP02を介してRS-FF32の入力端子であるR端子に出力するステップS603。すると、RS-FF32は、RESET2LをCPUB22に出力する。CPUB22は、RS-FF32からRESET2Lを入力し、RESET2のHからLへの立下りのタイミングでリセット処理を実行開始する。この段階でのRS-FF32は、R,S,Q=H,L,Lである。続いて、CPUA21は、CPUB22がリセット処理を完了するために要する時間よりも長い時間T2を待って、信号HをポートP01を介して論理積回路31に出力するステップS604。同時に、CPUA21は、信号LをポートP02を介してRS-FF32の入力端子であるR端子に出力するステップS605。いずれの入力もHとなった論理積回路31は、RS-FF32のS端子にRESET2Hを出力する。S端子にRESET2Hを入力したRS-FF32は、RESET2LをHに反転させ、RESET2HをCPUB22に出力する。この段階でのRS-FF32は、R,S,Q=L,H,Hである。CPUB22は、RS-FF32からRESET2Hを入力し、リセット処理の実行を停止する。こうして、通信異常検出時の電子回路によるリセット制御を終了する。[電力供給の遮断による通信異常検出時のリセット制御]次に、CPUA21及びCPUB22の駆動開始後、CPUB22への電力供給の遮断による通信異常を検出した際の電子回路によるリセット制御について図8、図9及び図10a~図10eを参照して説明する。図8は、本発明の実施形態の車載器用リセット回路を適用した電子回路における、電力供給の遮断による通信異常検出時のリセット制御を説明するシーケンス図である。図9は、電力供給の遮断による通信異常検出時のリセット制御におけるCPUAの処理の流れを示すフローチャートである。図10は、リセット制御に用いる信号のタイムチャートであり、図10aは電源ICAが出力するRESET1のタイムチャート、図10bは電源ICBが出力するRESET2のタイムチャート、図10cはRS-FFに入力するSのタイムチャート、図10dはRS-FFに入力するRのタイムチャート、図10eはRS-FFから出力するQのタイムチャートである。尚、CPUA21及びCPUB22の駆動開始後には、[バッテリからの電力供給開始時のリセット制御]で説明したとおり、RS-FF32は、R,S,Q=L,H,Hである。電源ICB12からの電力供給を遮断されたCPUB22は、電源ICB12から出力電圧Vcc2の印加が開始されると、RS-FF32からのRESET2の入力を待ち受けている。このとき、CPUB22への電力供給の遮断を検出した電源ICB12は、RESET2Lを論理積回路31に出力する。このため、論理積回路31は、RS-FF32のS端子にRESET2Lを出力する。この段階でのRS-FF32は、R,S,Q=L,L,Hである。また、このとき、CPUA21は、RESET2LをポートP03を介して電源ICB12から入力している。CPUA21は、電源ICB12からRESET2Lを入力するとステップS901、[通信異常検出時のリセット制御]にて説明したリセット制御を停止する。より具体的には、信号LをポートP01を介して論理積回路31に出力することを禁止するステップS902。このため、CPUB22が電力供給の遮断によるリセット処理を実行している期間中に、通信異常を検出したCPUA21がCPUB22にリセット処理を命令することを防ぐことができる。また、CPUA21は、RS-FF32の出力をHからLに反転させる信号HをポートP02を介してRS-FF32の入力端子であるR端子に出力するステップS903。すると、RS-FF32は、RESET2LをCPUB22に出力する。CPUB22は、RS-FF32からRESET2Lを入力し、RESET2のHからLへの立下りのタイミングでリセット処理を実行開始する。この段階でのRS-FF32は、R,S,Q=H,L,Lである。この後、CPUA21は、電源ICB12からRESET2Hを入力するとステップS904、信号HをポートP01を介して論理積回路31に出力するステップS905。同時に、CPUA21は、信号LをポートP02を介してRS-FF32の入力端子であるR端子に出力するステップS906。いずれの入力もHとなった論理積回路31は、RS-FF32のS端子にRESET2Hを出力する。S端子にRESET2Hを入力したRS-FF32は、RESET2LをHに反転させ、RESET2HをCPUB22に出力する。この段階でのRS-FF32は、R,S,Q=L,H,Hである。CPUB22は、RS-FF32からRESET2Hを入力し、リセット処理の実行を停止する。こうして、CPUA21及びCPUB22の駆動を開始する際の電子回路によるリセット制御を終了する。この後、CPUA21は、[通信異常検出時のリセット制御]にて説明した、CPUB22との間での通信異常を検出する処理に移行する。以上、本発明の実施形態の車載器用リセット回路を適用した電子回路によれば、CPUB22に電力供給の遮断が発生した場合、CPUA21がCPUB22への電力供給の遮断が発生したことを認識することができる。そして、CPUB22に電力供給が再開されCPUB22によるリセット処理が完了するまで、CPUA21がCPUB22にリセット処理を命令することはない。このため、CPUB22が電力供給の遮断によるリセット処理を実行している期間中に、通信異常を検出したCPUA21がCPUB22にリセット処理を命令することを防ぐことができる。この結果、CPUB22への電力供給の遮断に伴う不慮のリセット処理がCPUB22に発生した場合であっても、電子回路の動作が不安定となってしまうことを防ぐことができる。尚、上述した本発明の実施形態の車載器用リセット回路を適用した電子回路では、論理積回路31及びRS-FF32をCPUA21とは異なる回路として設けた構成について説明した。しかし、論理積回路31及びRS-FF32を一素子としてCPUA21に設けてもよい。"