第1のLCタンクを有する第1のLC型電圧制御発振器LCVCOによって、前記第1のLCタンクの共振周波数に基づく第1の位相及び周波数を有する第1の周期信号を生成するステップと、第2のLCタンクを有する第2のLCVCOによって、前記第2のLCタンクの共振周波数に基づく第2の位相及び前記周波数を有する第2の周期信号を生成するステップと、位相検出器によって、前記第1の周期信号及び前記第2の周期信号に基づいて、前記第1のLCタンクと前記第2のLCタンクとの間の位相オフセットを決定するステップと、前記位相検出器によって、前記決定された位相オフセットに基づいて、第1の出力信号及び第2の出力信号を生成するステップと、前記位相オフセットが所定の位相オフセットと略等しいように前記位相オフセットを調整するステップとを有し、前記調整するステップは、前記第1のLCVCOによって、前記第1のLCタンクの共振周波数を調整するよう、前記第1の出力信号に基づいて、前記第1のLCタンクの第1のインピーダンスを変調するステップ、及び/又は前記第2のLCVCOによって、前記第2のLCタンクの共振周波数を調整するよう、前記第2の出力信号に基づいて、前記第2のLCタンクの第2のインピーダンスを変調するステップを有する、方法。前記第1の周期信号は、第1の第1の周期信号及び第2の第1の周期信号を含む差動信号であり、前記第1の第1の周期信号及び前記第2の第1の周期信号は、180度だけオフセットされた夫々の位相を有し、前記第2の周期信号は、第1の第2の周期信号及び第2の第2の周期信号を含む差動信号であり、前記第1の第2の周期信号及び前記第2の第2の周期信号は、180度だけオフセットされた夫々の位相を有する、請求項1に記載の方法。第1の調整された信号を生成するよう前記第1の出力信号に第1の調整信号を加え、第2の調整された信号を生成するよう前記第2の出力信号に第2の調整信号を加えるステップを更に有し、前記第1のLCVCOによって前記第1の出力信号に基づいて前記第1のLCタンクの第1のインピーダンスを変調するステップは、前記第1のLCVCOによって、前記第1の調整された信号に基づいて前記第1のLCタンクの前記第1のインピーダンスを変調することを含み、前記第2のLCVCOによって前記第2の出力信号に基づいて前記第2のLCタンクの第2のインピーダンスを変調するステップは、前記第2のLCVCOによって、前記第2の調整された信号に基づいて前記第2のLCタンクの前記第2のインピーダンスを変調することを含む、請求項1に記載の方法。第1のLCタンクを有し、該第1のLCタンクの共振周波数に基づく第1の位相及び周波数を有する第1の周期信号を生成するよう構成される第1のLC型電圧制御発振器LCVCOと、第2のLCタンクを有し、該第2のLCタンクの共振周波数に基づく第2の位相及び前記周波数を有する第2の周期信号を生成するよう構成される第2のLCVCOと、前記第1の周期信号及び前記第2の周期信号に基づいて前記第1のLCタンクと前記第2のLCタンクとの間の位相オフセットを決定し、該決定された位相オフセットに基づいて第1の出力信号及び第2の出力信号を生成するよう構成される位相検出器とを有し、前記第1のLCVCO及び前記第2のLCVCOの一方又は両方は、前記位相オフセットが所定の位相オフセットと略等しいように前記位相オフセットを調整するよう構成され、前記位相オフセットを調整するために、前記第1のLCVCOは、前記第1のLCタンクの共振周波数を調整するように、前記第1の出力信号に基づいて前記第1のLCタンクの第1のインピーダンスを変調するよう構成され、前記第2のLCVCOは、前記第2のLCタンクの共振周波数を調整するように、前記第2の出力信号に基づいて前記第2のLCタンクの第2のインピーダンスを変調するよう構成される、回路。前記第1の周期信号は、第1の第1の周期信号及び第2の第1の周期信号を含む差動信号であり、前記第1の第1の周期信号及び前記第2の第1の周期信号は、180度だけオフセットされた夫々の位相を有し、前記第2の周期信号は、第1の第2の周期信号及び第2の第2の周期信号を含む差動信号であり、前記第1の第2の周期信号及び前記第2の第2の周期信号は、180度だけオフセットされた夫々の位相を有する、請求項4に記載の回路。第1の調整された信号を生成するように前記第1の出力信号に第1の調整信号を加え、第2の調整された信号を生成するように前記第2の出力信号に第2の調整信号を加えるよう構成される加算回路を更に有し、前記第1の出力信号に基づいて前記第1のLCタンクの第1のインピーダンスを変調するために、前記第1のLCVCOは、前記第1の調整された信号に基づいて前記第1のLCタンクの前記第1のインピーダンスを変調するよう構成され、前記第2の出力信号に基づいて前記第2のLCタンクの第2のインピーダンスを変調するために、前記第2のLCVCOは、前記第2の調整された信号に基づいて前記第2のLCタンクの前記第2のインピーダンスを変調するよう構成される、請求項4に記載の回路。しかし、LCVCOにより多相クロックの位相を生成することに伴う1つの問題は、1つのLCタンクは2つの相補的なクロック位相例えば、ゼロと180度しか生成することができない点である。従って、通常、2つのLCタンクが互いに結合されて、2つの結合されたLCVCOの1つによって生成されたクロック信号において所望の位相シフトを生成する例えば、直交クロックの場合には90度。非90度位相オフセットが望まれ又は必要とされる用途の一例は、データサンプリング位相がデータのアイの中心に対してユーザ制御されるよう求められる光通信システムでの位相調整仕様にある。本発明は、2つのLCVCOを結合することで多相クロック信号を生成する場合に生じる位相誤差又はスキューの問題を改善するとともに、制御可能な位相オフセットでクロック信号を生成することができる方法及び回路を提供することを目的とする。本発明の実施形態によれば、第1のLCタンクを有する第1のLC型電圧制御発振器LCVCOによって、前記第1のLCタンクの共振周波数に基づく第1の位相及び周波数を有する第1の周期信号を生成するステップと、第2のLCタンクを有する第2のLCVCOによって、前記第2のLCタンクの共振周波数に基づく第2の位相及び前記周波数を有する第2の周期信号を生成するステップと、位相検出器によって、前記第1の周期信号及び前記第2の周期信号に基づいて、前記第1のLCタンクと前記第2のLCタンクとの間の位相オフセットを決定するステップと、前記位相検出器によって、前記決定された位相オフセットに基づいて、第1の出力信号及び第2の出力信号を生成するステップと、前記位相オフセットが所定の位相オフセットと略等しいように前記位相オフセットを調整するステップとを有し、前記調整するステップは、前記第1のLCVCOによって、前記第1のLCタンクの共振周波数を調整するよう、前記第1の出力信号に基づいて、前記第1のLCタンクの第1のインピーダンスを変調するステップ、及び/又は前記第2のLCVCOによって、前記第2のLCタンクの共振周波数を調整するよう、前記第2の出力信号に基づいて、前記第2のLCタンクの第2のインピーダンスを変調するステップを有する、方法が提供される。本発明の更なる実施形態によれば、第1のLCタンクを有し、該第1のLCタンクの共振周波数に基づく第1の位相及び周波数を有する第1の周期信号を生成するよう構成される第1のLC型電圧制御発振器LCVCOと、第2のLCタンクを有し、該第2のLCタンクの共振周波数に基づく第2の位相及び前記周波数を有する第2の周期信号を生成するよう構成される第2のLCVCOと、前記第1の周期信号及び前記第2の周期信号に基づいて前記第1のLCタンクと前記第2のLCタンクとの間の位相オフセットを決定し、該決定された位相オフセットに基づいて第1の出力信号及び第2の出力信号を生成するよう構成される位相検出器とを有し、前記第1のLCVCO及び前記第2のLCVCOの一方又は両方は、前記位相オフセットが所定の位相オフセットと略等しいように前記位相オフセットを調整するよう構成され、前記位相オフセットを調整するために、前記第1のLCVCOは、前記第1のLCタンクの共振周波数を調整するように、前記第1の出力信号に基づいて前記第1のLCタンクの第1のインピーダンスを変調するよう構成され、前記第2のLCVCOは、前記第2のLCタンクの共振周波数を調整するように、前記第2の出力信号に基づいて前記第2のLCタンクの第2のインピーダンスを変調するよう構成される、回路が提供される。本発明の実施形態によれば、2つのLCVCOを結合することで多相クロック信号を生成する場合に生じる位相誤差又はスキューの問題を改善するとともに、制御可能な位相オフセットでクロック信号を生成することが可能となる。実施例は、多相周期信号、より具体的には、様々な信号通信システムで使用される多相クロック信号を生成する電子回路、デバイス、装置、システム又は方法に関する。一例として、実施例は、CDR回路又はシステムデシようされる多相クロック信号を生成する電子回路、デバイス、装置、システム又は方法に関する。実施例において、回路、デバイス、装置、システム又は方法は、2又はそれ以上の多相生成LCVCOを結合することによって実施される。実施例は、多相生成LCVCOの間の制御可能な又は設定可能な位相オフセットを可能にするよう構成されてよい。更に、実施例は、多相生成LCVCOにおいて不整合又は結合により引き起こされる位相エラーを補償する。実施例は、例えば、2.5、5、10又は20ギガビット毎秒Gb/s以上のクロック周波数又はデータビットレートを有する高速回路又は通信システムにおいて利用されてよい。以下の記載では、実施例は、信号通信システムで使用される四相クロック信号を生成する実施を参照して記載される。なお、他の実施形態は、一般に、4よりも多い成分クロック信号及び夫々の位相を有する多相クロック信号、成分クロック信号が90度よりも大きい又は小さい増加量で互いに対してオフセットされた各自の位相を有するすなわち、非直交クロック信号多相クロック信号、及び他の周期信号を含む他の多相信号を生成することにおいて適用可能である。更に、ここで使用されるように、又は若しくはは、及び並びにと又は若しくはを示しうる。すなわち、又は若しくはは、明示的に述べられ又は暗にほのめかされない限り、必ずしも及び並びにを除外するわけではない。上述されたように、単一のLCVCOにより多相クロック位相を生成することに伴う1つの問題は、1つのLCタンクが2つの相補的なクロック位相例えば、零と180度しか生成ない点であり、従って、例えば、四相直交クロックが生成されるように、通常は、2つのLCタンクが所望の位相シフト例えば、90度を生成するために互いに結合される。図1は、制御電圧VCTRLに基づいて多相直交クロックを生成する回路又はシステム100の例を表す。制御電圧VCTRLは、1つの例となる用途において、上述されたCDR回路におけるループフィルタから受信される。回路100は、第1のLCVCO102及び第2のLCVCO104を有する。第1のLCVCO102は、インダクタ106と、バラクタ110及び112バラクタは可変キャパシタであり、通常は、電圧制御型キャパシタである。とを有する第1のLCタンクを有する。同様に、第2のLCVCO104は、インダクタ108と、バラクタ114及び116とを有する第2のLCタンクを有する。第1のLCVCO102は、バイアス電流I0及びICを夫々生成するバイアス電流源152及び154を更に有し、一方、第2のLCVCO104は、バイアス電流I0及びICを夫々生成するバイアス電流源156及び158を更に有する。第1のLCVCO102及び第2のLCVCO104の夫々は、名目上同じ周波数で動作するが、異なる位相で共振する。第1のLCVCO102及び第2のLCVCO104の夫々は、基本的に、正フィードバック構成で交差結合されている差動対又は差動対の組を有する。より具体的に、第1のLCVCO102は、第1のトランジスタ118を有する第1の差動対を有し、第1のトランジスタの入力部例えば、ゲート電圧は、第1の差動対の第2のトランジスタ120の出力部例えば、ドレインへ電気的に接続されている。更に、第2のトランジスタ120の入力部例えば、ゲート電圧は、第1の差動対の第1のトランジスタ118の出力部例えば、ドレインへ電気的に接続されている。第1のLCVCO102は、第1のトランジスタ122を有する第2の差動対を更に有する。第1のトランジスタ122の入力部例えば、ゲート電圧は、第2の差動対の第2のトランジスタ124の出力部例えば、ソースへ電気的に接続されている。第2のトランジスタ124の出力部は、第1の差動対の第2のトランジスタ120の出力部へも電気的に接続されており、それにより、それらの出力部は、出力ノード138へ出力されるコモン電圧を共有する。更に、第2のトランジスタ124の入力部例えば、ゲート電圧は、第2の差動対の第1のトランジスタ122の出力部例えば、ソースへ電気的に接続されている。第1のトランジスタ122の出力部は、第1の差動対の第1のトランジスタ118の出力部へも電気的に接続されており、それにより、それらの出力部は、出力ノード136へ出力されるコモン電圧を共有する。インダクタ106は、出力ノード136及び138の間に接続されている。同様に、第2のLCVCO104は、第1のトランジスタ126を有する第1の差動対を有する。第1のトランジスタ126の入力部は、第1の差動対の第2のトランジスタ128の出力部へ電気的に接続されている。更に、第2のトランジスタ128の入力部は、第1の差動対の第1のトランジスタ126の出力部へ電気的に接続されている。第2のLCVCO104は、第1のトランジスタ130を有する第2の差動対を更に有する。第1のトランジスタ130の入力部は、第2の差動対の第2のトランジスタ132の出力部へ電気的に接続されている。第2のトランジスタ132の出力部は、第1の差動対の第2のトランジスタ128の出力部へも電気的に接続されており、それにより、それらの出力部は、出力ノード142へ出力されるコモン電圧を共有する。更に、第2のトランジスタ132の入力部は、第2の差動対の第1のトランジスタ130の出力部へ電気的に接続されている。第1のトランジスタ130の出力部は、第1の差動対の第1のトランジスタ126の出力部へも電気的に接続されており、それにより、それらの出力部は、出力ノード140へ出力されるコモン電圧を共有する。インダクタ108は、出力ノード140及び142の間に接続されている。表される実施においては、トランジスタ118、120、126及び128並びに後述されるトランジスタ144、146、148及び150の夫々は金属酸化膜半導体電界効果トランジスタMOSFET、より具体的には、nチャネルMOSFETnMOSFETであり、一方、トランジスタ122、124、130及び132の夫々はpチャネルMOSFETpMOSFETである。回路100は、第1のLCVCO102及び第2のLCVCO104の対称性により、名目上、直交して発振し、従って、第1のLCVCO102及び第2のLCVCO104の構成要素の何らかの不整合は、第1のLCVCO102及び第2のLCVCO104の夫々のLCタンクの間の所望の位相オフセット90度を歪ませうるスキュー。具体的に、第1のLCVCO102は、周波数ωoscで発振し、ゼロ度の公称位相を有するクロック周波数fclkωosc=2π×fclkで出力ノード136において第1のクロック信号Clk0を出力し、Clk0に対して180度の公称位相を有するクロック周波数fclkで出力ノード138において第2のクロック信号Clk180を出力する。同様に、第2のLCVCO104は、周波数ωoscで発振し、Clk0に対して90度の公称位相を有するクロック周波数fclkで出力ノード140において第3のクロック信号Clk90を出力し、Clk0に対して280度の公称位相を有するクロック周波数fclkで出力ノード142において第2のクロック信号Clk270を出力する。集合的に、クロック信号Clk0、Clk90、Clk180及びClk270は、理想的な動作条件及び構成に下で四相直交クロックを構成する。図1が表すように、第1のLCVCO102から出力されるクロック信号Clk0及びClk180は、夫々、第2のLCVCO104のトランジスタ144及び146の入力部例えば、ゲートへ送られる。動揺に、第2のLCVCO104から出力されるクロック信号Clk90及びClk270は、夫々、第1のLCVCO102のトランジスタ148及び150の入力部例えば、ゲートへ送られる。更に、第1のLCVCO102及び第2のLCVCO104は、コモンノード又はトレース134によって更に結合されている。図2Aは、第1のLCVCO102及び第2のLCVCO104の夫々における各LCタンクの発振の周波数ωに対する各LCタンクのインピーダンスZTの大きさのプロットを表す。図2Bは、第1のLCVCO102及び第2のLCVCO104の夫々における各LCタンクの発振の周波数ωに対する各LCタンクのインピーダンスの位相角度φのプロットを表す。ωoscは、各LCタンクの発振の実際の周波数を表す。図2A及び図2Bに示されるように、第1のLCVCO102及び第2のLCVCO104の間の結合は、夫々のLCタンクにおいてストレインstrainを引き起こし、第1のLCVCO102及び第2のLCVCO104の夫々における各LCタンクは、各LCタンクの共振周波数ω0とは異なった周波数ωoscで発振する。結果として、第1のLCVCO102及び第2のLCVCO104の夫々におけるLCタンクの夫々の実効クオリティファクタQは低下する。図2C及び図2Dは、夫々、第1のLCVCO102及び第2のLCVCO104の挙動を特徴付ける等価回路表現を表し、一方、図2Eは、回路100の電圧及び電流のフェーザー図を表す。より具体的に、図2Eは、図1の2つの結合されたLCVCOのLCタンクにおける電流と電圧との間の位相及び大きさの関係の一例を表し、電流が電圧と同じ位相を有さないことを示す。これは、LCタンクがω0でなく、ωoscで動作することを示す。図2C、図2D及び図2Eにおいて、iT0は、バラクタ110及び112を含むノード136及び138にある全てのキャパシタ及びインダクタ106によるインダクタンスから生ずる第1のLCVCO102のLCタンクの電流であり、iT90は、バラクタ114及び116を含むノード140及び142にある全てのキャパシタンス及びインダクタ108のインダクタンスから生ずる第2のLCVCO104のLCタンクの電流であり、V0は、第1のLCVCO102のノード136及び138Clk0及びClk180の間の差動電圧であり、V90は、第2のLCVCO104のノード140及び142Clk90及びClk270の間の差動電圧であり、ig0は、第1のLCVCO102のトランジスタ118及び120の電流間の電流差であり、i90は、第2のLCVCO104のトランジスタ126及び128の電流間の電流差であり、gmは、第1のLCVCO102及び第2のLCVCO104の第1の差動対の相互コンダクタンスI0及びICに依存する。であり先と同じく、第1のLCVCO102の第1の差動対は、結合されたトランジスタ118及び120によって形成され、第2のLCVCO104の第1の差動対は、結合されたトランジスタ126及び128によって形成される。、ic0は、第1のLCVCO102のトランジスタ148及び150の電流間の電流差であり、ic90は、第2のLCVCO104のトランジスタ146及び144の電流間の電流差であり、gcは、第1のLCVCO102及び第2のLCVCO104の第3の差動対の相互コンダクタンスI0及びICに依存する。である第1のLCVCO102の第3の差動対は、結合されたトランジスタ148及び150によって形成され、第2のLCVCO104の第3の差動対は、結合されたトランジスタ144及び146によって形成される。。結合されている第1のLCVCO102及び第2のLCVCO104のノイズ特性は、匹敵する単一の結合されていないLCVCOのものよりも悪い。更に、回路100は、バイアス電流I0及びICの大きさに対する発振周波数ωの依存性により、接地及び電源ノイズに対する感度がより高い。更に、何らかのコンポーネント又はバイアス電流不整合、あるいはインダクタ106及び108の間の基板又は磁気結合は、LCタンク間の、ひいては、LCタンクが出力するクロック信号Clk0、Clk90、Clk180及びClk270の間の位相誤差又はスキューを生じさせうる。回路100の他の欠点は、回路トポロジーが、クロック信号Clk0、Clk90、Clk180及びClk270の間の制御可能な位相オフセットを可能にせず、すなわち、クロック信号Clk0、Clk90、Clk180及びClk270の位相が固定量で、本具体例においては、名目上90度の増分オフセットでオフセットされる点である。回路100及びそれらに類似する回路に対する従来の解決法又は改善は、パッシブ回路、通常はオールパスRCフィルタを結合より前に挿入することを含む。その例が図3に表されている。より具体的に、図3は、オールパスRCフィルタが第1のLCVCO102及び第2のLCVCO104の夫々の出力ノード間に、すなわち、第1のLCVCO102の出力ノード136及び138の間と、第2のLCVCO104の出力ノード140及び142の間とに結合される回路300を表す。より具体的に、図3において、第1のLCVCO102は、図3に表されるように接続される抵抗160及び162とキャパシタ164及び166とにより実施されるRCフィルタを有する。同様に、第2のLCVCO104は、図3に表されるように接続される抵抗168及び170とキャパシタ172及び174とにより実施されるRCフィルタを有する。ノード176、178、180及び182の夫々で結果的に生じる電圧信号VA、VB、VC及びVDは、夫々、トランジスタ144、146、148及び150の入力部例えば、ゲートへ送られて、2つのLCVCO102及び104を更に結合する。第1のLCVCO102及び第2のLCVCO104のオールパスRCフィルタの構成要素抵抗160、162、168及び170並びにキャパシタ164、166、172及び174の適切な値によれば、夫々の位相シフトされた結合電圧信号VA/VB及びVC/VDは、夫々のLCタンク電圧信号Clk90/Clk270第2のLCVCO104によって生成される。及びClk0/Clk180第1のLCVCO102によって生成される。と同相である。しかし、図1の回路100のように、回路300は、90度以外の、2つのLCVCO102及び104のLCタンク間の制御可能な位相シフトを用いる手段を何らか有さない。更に、回路300は、LCVCO102及び104の間の望まないタンク結合又はコンポーネント不整合によって引き起こされる位相誤差を補正する手段を何らか有さない。図4は、多相周期信号、より具体的に、多相クロック信号を生成する実施例に従う回路400の例を表す。実施例において、回路400は、多相生成LCVCO間の制御可能な又は設定可能な位相オフセットを可能にするよう構成されてよい。更に、実施例は、多相生成LCVCOにおける不整合によって引き起こされる又は結合によって引き起こされる位相誤差を補償する。実施例において、回路400は、第1のLCVCO402及び第2のLCVCO404を有する。実施例において、第1のLCVCO402は、インダクタ406と、バラクタ410、412、414及び416とを有する第1のLCタンクを有する。同様に、第2のLCVCO404は、インダクタ408と、バラクタ418、420、422及び424とを有する第2のLCタンクを有する。第1のLCVCO402は、バイアス電流I0を生成する電流源426を更に有し、一方、第2のLCVCO404は、バイアス電流I0を生成する電流源428を更に有する。実施例において、第1のLCVCO402及び第2のLCVCO404の夫々は、名目上、同じ周波数で動作するが、異なった位相で共振する。第1のLCVCO402及び第2のLCVCO404の夫々は、NMOS差動対及びPMOS対を有する。各対は、タンク損失を補償するために必要とされる負性抵抗を生成するよう正フィードバック構成において交差結合されている。一実施形態では、PMOS対は差動対であってよいが、図4に表される実施形態では、それは、差動対ではなく、交差結合されたトランジスタの組として実施される。一実施例において、第1のLCVCO402は、第1のトランジスタ430を有する第1のNMOS差動対を有する。第1のトランジスタ430の入力部例えば、ゲート電圧は、第1の差動対の第2のトランジスタ432の出力部例えば、ドレインへ電気的に接続されている。更に、第2のトランジスタ432の入力部例えば、ゲート電圧は、第1の差動対の第1のトランジスタ430の出力部例えば、ドレインへ電気的に接続されている。第1のLCVCO402は、第1のトランジスタ434を有する第2のPMOS交差結合対を更に有してよい。第1のトランジスタ434の入力部例えば、ゲート電圧は、第2の交差結合対の第2のトランジスタ436の出力部例えば、ソースへ電気的に接続されている。第2のトランジスタ436の出力部は、第1の差動対の第2のトランジスタ432の出力へも電気的に接続されており、それにより、それらの出力部は、出力ノード438へ出力されるコモン電圧を共有する。更に、第2のトランジスタ436の入力部例えば、ゲート電圧は、第2の交差結合対の第1のトランジスタ434の出力部例えば、ソースへ電気的に接続されている。第1のトランジスタ434の出力部は、第1の差動対の第1のトランジスタ430の出力部へも電気的に接続されており、それにより、それらの出力部は、出力ノード440へ出力されるコモン電圧を共有する。インダクタ406は、出力ノード438及び440の間に結合されている。同様に、第2のLCVCO404は、第1のトランジスタ442を有する第1のNMOS差動対を有してよい。第1のトランジスタ442の入力部は、第1の差動対の第2のトランジスタ444の出力部へ電気的に接続されている。更に、第2のトランジスタ444の入力部は、第1の差動対の第1のトランジスタ442の出力部へ電気的に接続されている。第2のLCVCO404は、第1のトランジスタ446を有する第2のPMOS交差結合対を更に有してよい。第1のトランジスタ446の入力部は、第2の交差結合対の第2のトランジスタ448の出力部へ電気的に接続されている。第2のトランジスタ448の出力部は、第1の差動対の第2のトランジスタ444の出力部へも電気的に接続されており、それにより、それらの出力部は、出力ノード450へ出力されるコモン電圧を共有する。更に、第2のトランジスタ448の入力部は、第1の差動対の第1のトランジスタ442の出力部へも電気的に接続されており、それにより、それらの出力部は、出力ノード452へ出力されるコモン電圧を共有する。インダクタ408は、出力ノード450及び452の間に接続されている。表される実施形態では、トランジスタ430、432、442及び444はnMOSFETであり、一方、トランジスタ434、436、446及び448の夫々はpMOSFETである。実施例において、第1のLCVCO402及び第2のLCVCO404におけるLCタンクは、2つのLCVCO402及び404から出力されるクロック信号の位相の間の所望の位相オフセットを達成するよう、LCタンクの夫々の発信の周波数を変調することによって、結合される。表される実施形態では、第2のLCVCO404カラス津力される第1及び第2のクロック信号の位相の間の位相オフセットは、夫々、第1のLCVCO402から出力される第1及び第2のクロック信号の位相に対して90度である。すなわち、この例では、回路400は、出力ノード440、452、438及び450の夫々においてゼロ度、90度、180度及び270度の位相を夫々有するクロック信号Clk0、Clk90、Clk180及びClk270を生成するよう直交位相で発振する。実施例において、クロック信号Clk0、Clk90、Clk180及びClk270は、位相検出器454へ入力される。位相検出器454は、第1のLCVCO402におけるLCタンクと第2のLCVCO404におけるLCタンクとの間の位相オフセットを検出又は決定する。一実施例において、位相検出器454は、乗算ミキサセル、より具体的に、ギルバートセルを有する。その一例が図5A~5Cに表されている。ギルバートセルは、電子乗算ミキサである。参照により、ギルバートセルの出力電流Ioutは、両方の入力部の差動ベース電流の正確な乗算である。例となる実施形態において、Clk0及びClk180は、集合的に、図5においてDClk0と表される第1の差動信号を表し、一方、Clk90及びClk270は、集合的に、図5AにおいてDClk90と表される第2の差動信号を表す。この例では、第2の差動信号DClk90は、第1の差動信号DClk0の位相に対して90度の所望の位相オフセットを有するなお、他の実施形態では、所望の位相オフセットは、必要に応じて、90度より小さくても又は大きくてもよい。。図5Aは、位相検出器454を実施するために使用されるギルバートセルのための一般に認められた等価シンボルを表し、一方、図5Bは、図5Aのギルバートセルとしての使用に適しており且つ2つの差動信号DClk0信号Clk0及びClk180を表す。及びDClk90信号Clk90及びClk270を表す。を受信する入力部を有するギルバートセルの例の回路図を表す。図5Cは、作動入力信号DClk0及びDClk90の間の位相オフセットΔφDClk0-DClk90の関数として出力差動信号Iout-バーIoutの値を表す。このように、この実施例では、位相検出器454は、作動入力信号DClk0及びDClk90より一般的には、夫々のLCタンクの間の位相の差が90度である場合に、零電流Iout=0を出力する。次いで、位相検出器454の出力、信号Iout及びバーIoutは、夫々、加算器又は、単なる正味加算回路456及び458へ入力される。加算器456及び458は、ベースバンド電流ISK0及びISK90を、夫々、出力信号Iout及びバーIoutに加える。次いで、加算器456及び458による和出力は、ローパスフィルタLPF460によってフィルタをかけられる。LPF460は、ベースバンド電圧VL0及びVL90を生成する。電圧VL0は、VCTRLによって変調されるバラクタ410及び414とともに第1のLCVCO402のLCタンクの総キャパシタンスに寄与するバラクタ412及び416のキャパシタンスを変調するために使用される。同様に、電圧VL90は、やはりVCTRLによって変調されるバラクタ420及び424とともに第2のLCVCO404の総キャパシタンスに寄与するバラクタ418及び422のキャパシタンスを変調するために使用される。実施例において、第1のLCVCO402及び第2のLCVCO404の同調範囲の有意な減少を回避するために、結合バラクタは、LCタンクのインピーダンス不整合を補償するのに十分である限り、第1のLCVCO402及び第2のLCVCO404におけるLCタンクの夫々の総キャパシタンスのごく一部にしか寄与しない例えば、5~10。表される実施形態では、バラクタの夫々に印加される制御電圧の増大は、そのキャパシタンスを低下させ、従って、対応するLCタンクの発振の実際の周波数ωoscを増大させると考えられる制御電圧がウェルに接続する場合に、nウェルにおけるNMONバラクタについても当てはまる。。局所ループすなわち、2つの夫々のLCVCO402及び404の局所ループは、電流差IOUT-バーIOUT=ISK90-ISK0である場合に、平衡に達する。この条件は、第1のLCVCO402及び第2のLCVCO404におけるLCタンクの間の入力位相差がΔφ=π/2ISK0-ISK90/KPDである場合に満たされる。KPDは、位相検出器454のゲインである。平衡において、第1のLCVCO402及び第2のLCVCO404の2つのLCタンクの位相は、信号ISK0及びISK90によって制御される任意量だけスキューされる。ISK0-ISK90=0ならば、正確な直交位相シフトがLCタンクの間で達成される例えば、2つのLCタンクの間の位相オフセットは90度である。。しかし、ISK0-ISK90>0を適用することによって、正スキューが引き起こされる例えば、2つのLCタンクの間の位相オフセットは90度よりも大きい。。同様に、ISK0-ISK90<0を適用することによって、負スキューが引き起こされる例えば、2つのLCタンクの間の位相オフセットは90度よりも小さい。。更に、位相検出器454のゲインは、逆の位相順序付けのバイアにおいて反対の符号を有するので、この逆位相順序付けは不安定な状態をもたらし、回路400は、外からの援助なしに、最終的に正確な所望の位相オーダーに達しうる。実施例において、回路400が適切に又は望むように動作することを確かにするよう、PD454と、加算器456及び458と、LPF460と、LCVCO402及び404を有する局所ループは、LCVCO402及び404におけるLCタンクの両方が制御される態様で入力位相を追跡することを確かにするために、それが回路400の応用であるならば、グローバルCDRPLLループのバンド幅よりも高いバンド幅を有さなければならない。第2に、周波数ビーティングbeating例えば、2つのLCタンクが同じ周波数で動作して、位相検出器の出力が局所ループによって除去されるには周波数が高すぎる場合を防ぐよう、局所ループのバンド幅は、LCタンクのインダクタンス及びキャパシタンス不整合の夫々を含むLCタンクの共振周波数の間の最大差よりも大きくなければならない。第3に、局所ループのバンド幅は、局所ループの安定性を確かにするよう、その開ループ領域極よりもそれほど大きくてはならない望ましくは、より小さい。実施例において、周波数結合システムは、第1のLCVCO402及び第2のLCVCO404の夫々におけるLCタンクの間の不整合を少なくとも部分的に補償するために使用されてよい。第1のLCVCO402におけるLCタンクが第2のLCVCO404におけるLCタンクと整合しない場合において、ISK0-ISK90=0とすると、局所ループは、電圧VL0及びVL90を異なった値に設定し、それにより、第1のLCVCO402におけるLCタンクと第2のLCVCO404におけるLCタンクとの間の周波数オフセットはゼロになり、更に、第1のLCVCO402におけるLCタンクと第2のLCVCO404におけるLCタンクとの間の位相オフセットはΔφ=π/2±Δω/KLOOPになる。Δωは、第1のLCVCO402におけるLCタンクと第2のLCVCO404におけるLCタンクとの間の周波数不整合であり、KLOOPは、局所ループのゲインである。言い換えると、局所ループのバラクタは、LCタンクの周波数不整合を補償する値に設定され、この場合における理想的なπ/290度からの位相偏差はループゲインKLOOPによって決定され、これは、通常、ループバンド幅のための第1の近似である。従って、ループは、周波数不整合が局所ループバンド幅よりもずっと小さいならば、依然として位相オフセットをおおよそπ/2にさせる。第1のLCVCO402におけるLCタンク及び第2のLCVCO404におけるLCタンクの共振周波数を等しくすることによって、回路400の記載される周波数結合トポロジーは、第1のLCVCO402及び第2のLCVCO404が、そのクオリティファクタQの最大値で動作して、位相ノイズを最小限とすることを可能にする。実施例において、定常状態において周波数不整合及び位相誤差の両方を完全に除くよう、ループは、その伝達関数においてループフィルタに他の1/s項を組み込む必要がある。しかし、そのような付加は、安定性を保ち且つ十分な位相マージンを達成するために、ループにおいてゼロを加えることも必要としうる。このように、回路400の具体的な実施形態を含む実施例は、多相生成LCVCOの制御可能な位相遅延を可能にする。更に、実施例は、多相生成LCVCOにおける不整合によって引き起こされる又は結合によって引き起こされる位相誤差を補償する。図6は、多相クロック信号を生成する方法の例を表すフローチャートを表す。実施例において、602で、第1のLCタンクを有する第1のLCVCOは、周波数及び第1の位相を有する第1の周期信号と、前記周波数及び第2の位相を有する第2の周期信号とを生成する。第2の位相は、第1の位相オフセットだけ第1の位相からオフセットされている。実施例において602と並行にある604で、第2のLCタンクを有する第2のLCVCOは、前記周波数及び第3の位相を有する第3の周期信号と、前記周波数及び第4の位相を有する第4の周期信号とを生成する。第4の位相は、第2の位相オフセットだけ第3の位相からオフセットされている。606で、位相検出器は、第1、第2、第3及び第4の周期信号を受信し、608で、第1、第2、第3及び第4の周期信号に基づいて第1のLCタンクと第2のLCタンクとの間の第3の位相オフセットを決定する。610で、位相検出器は、決定した第3の位相オフセットに基づいて第1の出力信号及び第2の出力信号を生成する。612で、加算回路は、第1の調整された信号を生成するよう、第1の出力信号に第1の調整信号を加え、実施例において612と並行にある614で、第2の調整された信号を生成するよう第2の出力信号に第2の調整信号を加える。一実施形態において、フィルタ回路は、616で、第1の変調信号を生成するよう第1の調整された信号にフィルタをかけ、618で、第2の変調信号を生成するよう第2の調整された信号にフィルタをかける。616及び618は、実施例において、並行して行われる。620で、第1のLCVCOは、第1のLCタンクの共振周波数を調整するよう、第1の変調信号に基づいて第1のLCタンクの第1のインピーダンスを変調する。実施例において620と並行にある622で、第2のLCVCOは、第2のLCタンクの共振周波数を調整するよう、第2の変調信号に基づいて第2のLCタンクの第2のインピーダンスを変調する。実施例において、1又はそれ以上の繰り返しの後、第1のLCタンクの変調及び第2のLCタンクの変調は、第1及び第2の位相が夫々第3及び第4の位相に対して所定の位相オフセットでオフセットされるように第3の位相オフセットが所定の位相オフセットに等しくなるように、第3の位相オフセットを調整する。本開示は、特定の順序で起こるように図6の特定の組の方法又はプロセスを記載及び例示するが、あらゆる適切な順序で及び反対に又は連続的に起こる図6の方法のあらゆる適切なステップを考えている。更に、本開示は、図6の方法の特定のステップを実行する特定のコンポーネントを記載及び例示するが、図6の方法のあらゆる適切なステップを実行するあらゆる適切なコンポーネントのあらゆる適切な組み合わせを考えている。本開示は、当業者が理解しうる実施例に対する全ての変更、置換、変形、代替及び改良を包含している。同様に、必要に応じて、添付の特許請求の範囲は、当業者が理解しうる実施例に対する全ての変更、置換、変形、代替及び改良を包含する。以上の実施形態に関し、更に以下の付記を開示する。付記1第1のLCタンクを有する第1のLC型電圧制御発振器LCVCOによって、前記第1のLCタンクの共振周波数に基づく第1の位相及び周波数を有する第1の周期信号を生成するステップと、第2のLCタンクを有する第2のLCVCOによって、前記第2のLCタンクの共振周波数に基づく第2の位相及び前記周波数を有する第2の周期信号を生成するステップと、位相検出器によって、前記第1の周期信号及び前記第2の周期信号に基づいて、前記第1のLCタンクと前記第2のLCタンクとの間の位相オフセットを決定するステップと、前記位相検出器によって、前記決定された位相オフセットに基づいて、第1の出力信号及び第2の出力信号を生成するステップと、前記位相オフセットが所定の位相オフセットと略等しいように前記位相オフセットを調整するステップとを有し、前記調整するステップは、前記第1のLCVCOによって、前記第1のLCタンクの共振周波数を調整するよう、前記第1の出力信号に基づいて、前記第1のLCタンクの第1のインピーダンスを変調するステップ、及び/又は前記第2のLCVCOによって、前記第2のLCタンクの共振周波数を調整するよう、前記第2の出力信号に基づいて、前記第2のLCタンクの第2のインピーダンスを変調するステップを有する、方法。付記2前記第1の周期信号は、第1の第1の周期信号及び第2の第1の周期信号を含む差動信号であり、前記第1の第1の周期信号及び前記第2の第1の周期信号は、180度だけオフセットされた夫々の位相を有し、前記第2の周期信号は、第1の第2の周期信号及び第2の第2の周期信号を含む差動信号であり、前記第1の第2の周期信号及び前記第2の第2の周期信号は、180度だけオフセットされた夫々の位相を有する、付記1に記載の方法。付記3前記第1の第1の周期信号、前記第2の第1の周期信号、前記第1の第2の周期信号、及び前記第2の第2の周期信号の夫々は、クロック信号である、付記2に記載の方法。付記4第1の調整された信号を生成するよう前記第1の出力信号に第1の調整信号を加え、第2の調整された信号を生成するよう前記第2の出力信号に第2の調整信号を加えるステップを更に有し、前記第1のLCVCOによって前記第1の出力信号に基づいて前記第1のLCタンクの第1のインピーダンスを変調するステップは、前記第1のLCVCOによって、前記第1の調整された信号に基づいて前記第1のLCタンクの前記第1のインピーダンスを変調することを含み、前記第2のLCVCOによって前記第2の出力信号に基づいて前記第2のLCタンクの第2のインピーダンスを変調するステップは、前記第2のLCVCOによって、前記第2の調整された信号に基づいて前記第2のLCタンクの前記第2のインピーダンスを変調することを含む、付記1に記載の方法。付記5フィルタ回路によって、第1の変調信号を生成するよう前記第1の調整された信号にフィルタをかけるとともに、第2の変調信号を生成するよう前記第2の調整された信号にフィルタをかけるステップを更に有し、前記第1のLCVCOによって前記第1の調整された信号に基づいて前記第1のLCタンクの第1のインピーダンスを変調するステップは、前記第1のLCVCOによって、前記第1の変調信号に基づいて前記第1のLCタンクの前記第1のインピーダンスを変調することを含み、前記第2のLCVCOによって前記第2の調整された信号に基づいて前記第2のLCタンクの第2のインピーダンスを変調するステップは、前記第2のLCVCOによって、前記第2の変調信号に基づいて前記第2のLCタンクの前記第2のインピーダンスを変調することを含む、付記4に記載の方法。付記6前記第1のLCVCO及び前記第2のLCVCOは、前記第1の出力信号の大きさと前記第2の出力信号の大きさとの間の差が、前記第1の調整信号の大きさと前記第2の調整信号の大きさとの間の差に等しい場合に、平衡に達する、付記4に記載の方法。付記7前記所定の位相オフセットは調整可能である、付記4に記載の方法。付記8前記第1の調整信号の大きさと前記第2の調整信号の大きさとの間の差がゼロである場合、前記所定の位相オフセットは90度であり、前記第1の調整信号の大きさと前記第2の調整信号の大きさとの間の差がゼロよりも大きい場合、前記所定の位相オフセットは90度よりも大きく、前記第1の調整信号の大きさと前記第2の調整信号の大きさとの間の差がゼロよりも小さい場合、前記所定の位相オフセットは90度よりも小さい、付記7に記載の方法。付記9前記第1の出力信号及び前記第2の出力信号はともに差動出力信号を構成する、付記1に記載の方法。付記10前記差動出力信号の電流は、前記位相オフセットが前記所定の位相オフセットに等しい場合に、ゼロの値を有する、付記9に記載の方法。付記11前記位相検出器は、前記第1の周期信号及び前記第2の周期信号を入力として受信し、前記第1の出力信号及び前記第2の出力信号を出力するギルバートセルを有する、付記1に記載の方法。付記12第1のLCタンクを有し、該第1のLCタンクの共振周波数に基づく第1の位相及び周波数を有する第1の周期信号を生成するよう構成される第1のLC型電圧制御発振器LCVCOと、第2のLCタンクを有し、該第2のLCタンクの共振周波数に基づく第2の位相及び前記周波数を有する第2の周期信号を生成するよう構成される第2のLCVCOと、前記第1の周期信号及び前記第2の周期信号に基づいて前記第1のLCタンクと前記第2のLCタンクとの間の位相オフセットを決定し、該決定された位相オフセットに基づいて第1の出力信号及び第2の出力信号を生成するよう構成される位相検出器とを有し、前記第1のLCVCO及び前記第2のLCVCOの一方又は両方は、前記位相オフセットが所定の位相オフセットと略等しいように前記位相オフセットを調整するよう構成され、前記位相オフセットを調整するために、前記第1のLCVCOは、前記第1のLCタンクの共振周波数を調整するように、前記第1の出力信号に基づいて前記第1のLCタンクの第1のインピーダンスを変調するよう構成され、前記第2のLCVCOは、前記第2のLCタンクの共振周波数を調整するように、前記第2の出力信号に基づいて前記第2のLCタンクの第2のインピーダンスを変調するよう構成される、回路。付記13前記第1の周期信号は、第1の第1の周期信号及び第2の第1の周期信号を含む差動信号であり、前記第1の第1の周期信号及び前記第2の第1の周期信号は、180度だけオフセットされた夫々の位相を有し、前記第2の周期信号は、第1の第2の周期信号及び第2の第2の周期信号を含む差動信号であり、前記第1の第2の周期信号及び前記第2の第2の周期信号は、180度だけオフセットされた夫々の位相を有する、付記12に記載の回路。付記14前記第1の第1の周期信号、前記第2の第1の周期信号、前記第1の第2の周期信号、及び前記第2の第2の周期信号の夫々は、クロック信号である、付記13に記載の回路。付記15第1の調整された信号を生成するように前記第1の出力信号に第1の調整信号を加え、第2の調整された信号を生成するように前記第2の出力信号に第2の調整信号を加えるよう構成される加算回路を更に有し、前記第1の出力信号に基づいて前記第1のLCタンクの第1のインピーダンスを変調するために、前記第1のLCVCOは、前記第1の調整された信号に基づいて前記第1のLCタンクの前記第1のインピーダンスを変調するよう構成され、前記第2の出力信号に基づいて前記第2のLCタンクの第2のインピーダンスを変調するために、前記第2のLCVCOは、前記第2の調整された信号に基づいて前記第2のLCタンクの前記第2のインピーダンスを変調するよう構成される、付記12に記載の回路。付記16第1の変調信号を生成するように前記第1の調整された信号にフィルタをかけるとともに、第2の変調信号を生成するように前記第2の調整された信号にフィルタをかけるよう構成されるフィルタを更に有し、前記第1の調整された信号に基づいて前記第1のLCタンクの第1のインピーダンスを変調するために、前記第1のLCVCOは、前記第1の変調信号に基づいて前記第1のLCタンクの前記第1のインピーダンスを変調するよう構成され、前記第2の調整された信号に基づいて前記第2のLCタンクの第2のインピーダンスを変調するために、前記第2のLCVCOは、前記第2の変調信号に基づいて前記第2のLCタンクの前記第2のインピーダンスを変調するよう構成される、付記15に記載の回路。付記17前記第1のLCVCO及び前記第2のLCVCOは、前記第1の出力信号の大きさと前記第2の出力信号の大きさとの間の差が、前記第1の調整信号の大きさと前記第2の調整信号の大きさとの間の差に等しい場合に、平衡に達する、付記15に記載の回路。付記18前記所定の位相オフセットは調整可能である、付記15に記載の回路。付記19前記第1の調整信号の大きさと前記第2の調整信号の大きさとの間の差がゼロである場合、前記所定の位相オフセットは90度であり、前記第1の調整信号の大きさと前記第2の調整信号の大きさとの間の差がゼロよりも大きい場合、前記所定の位相オフセットは90度よりも大きく、前記第1の調整信号の大きさと前記第2の調整信号の大きさとの間の差がゼロよりも小さい場合、前記所定の位相オフセットは90度よりも小さい、付記18に記載の回路。付記20前記第1の出力信号及び前記第2の出力信号はともに差動出力信号を構成する、付記12に記載の回路。付記21前記差動出力信号の電流は、前記位相オフセットが前記所定の位相オフセットに等しい場合に、ゼロの値を有する、付記20に記載の回路。付記22前記位相検出器は、前記第1の周期信号及び前記第2の周期信号を入力として受信し、前記第1の出力信号及び前記第2の出力信号を出力するギルバートセルを有する、付記12に記載の回路。