"外部から入力される複数の入力信号のうちの1つを切替信号に従って切り替えて出力信号として出力するマルチプレクサと、外部から入力される1系統のクロック信号に基づいて予め規定された複数の状態に順次遷移すると共に現在の前記状態を示す状態信号を出力する順序回路を有し、当該状態信号および前記クロック信号、または当該状態信号のみに基づいて前記切替信号を生成して出力する切替信号出力回路とを備えている信号切替回路。入力した前記クロック信号を電気的に絶縁して前記切替信号出力回路に出力する絶縁入力回路を備えている請求項1記載の信号切替回路。請求項1または2記載の信号切替回路と、前記出力信号をデジタル信号に変換して出力するA/D変換回路とを備えているA/D変換装置。ところが、上記の信号切替回路には、以下の解決すべき課題が存在している。すなわち、この信号切替回路では、マルチプレクサに入力されている複数のアナログ入力信号のうちの1つを出力信号として切り替えるために外部から設定回路に入力する信号の数は、アナログ入力信号の数が3以上のときには常に複数になり、アナログ入力信号の数の増加に伴い、段階的に増加する。例えば、アナログ入力信号の数が3以上4以下のときには、その信号の数は2つであり、アナログ入力信号の数が5以上8以下のときには、その信号の数は3つであり、アナログ入力信号の数が9以上16以下のときには、その信号の数は4つというように段階的に増加する。このため、この信号切替回路には、アナログ入力信号の数が多い場合3以上の場合には、設定回路に外部から入力する信号の数が常に複数となるため、この信号を伝送する配線の本数も常に複数となることから、この配線を含む接続ケーブルのコストが上昇するという解決すべき課題が存在している。本発明は、かかる課題を解決するためになされたものであり、複数の入力信号を1つの信号で切り替え得る信号切替回路を提供することを主目的とする。また、この信号切替回路を備えたA/D変換装置を提供することを他の主目的とする。上記目的を達成すべく請求項1記載の信号切替回路は、外部から入力される複数の入力信号のうちの1つを切替信号に従って切り替えて出力信号として出力するマルチプレクサと、外部から入力される1系統のクロック信号に基づいて予め規定された複数の状態に順次遷移すると共に現在の前記状態を示す状態信号を出力する順序回路を有し、当該状態信号および前記クロック信号、または当該状態信号のみに基づいて前記切替信号を生成して出力する切替信号出力回路とを備えている。請求項2記載の信号切替回路は、請求項1記載の信号切替回路において、入力した前記クロック信号を電気的に絶縁して前記切替信号出力回路に出力する絶縁入力回路を備えている。請求項3記載のA/D変換装置は、請求項1または2記載の信号切替回路と、前記出力信号をデジタル信号に変換して出力するA/D変換回路とを備えている。請求項1記載の信号切替回路では、切替信号出力回路が、外部から入力される1系統のクロック信号に基づいて予め規定された複数の状態に順次遷移すると共に現在の状態を示す状態信号を出力する順序回路を有して、状態信号およびクロック信号、または状態信号のみに基づいてマルチプレクサに対する切替信号を生成して出力する。したがって、この信号切替回路によれば、入力信号の数が3つ以上の場合であっても、外部から入力される1系統のクロック信号に基づいて、これらの入力信号を順次切り替えながら出力信号として出力することができる。また、このように構成したことにより、この信号切替回路によれば、クロック信号を伝送する配線を含む接続ケーブルについてのコストの上昇を回避することができる。また、請求項2記載の信号切替回路によれば、クロック信号を絶縁入力回路において電気的に絶縁する構成を採用したとしても、入力信号の数に拘わらず、この絶縁入力回路の回路数を1つで済ますことができるため、絶縁入力回路に関するコストの上昇を回避することができる。また、請求項3記載のA/D変換装置によれば、入力信号の数が3つ以上の場合であっても、クロック信号を伝送する配線を含む接続ケーブルについてのコストの上昇を回避しつつ、入力信号をデジタル信号に変換して外部に出力することができる。以下、信号切替回路、およびこの信号切替回路を有するA/D変換装置の実施の形態について、添付図面を参照して説明する。最初に、A/D変換装置1の構成について、図面を参照して説明する。A/D変換装置1は、図1に示すように、信号切替回路2、A/D変換回路3および絶縁出力回路4を備え、外部から入力される複数本例では3つの入力信号アナログ信号Si1,Si2,Si3以下、特に区別しないときには入力信号Siともいうをこの順番で、それぞれの振幅を示す予め規定されたビット数本例では一例として8ビットのパラレルのデジタル信号Dvに繰り返し変換すると共に、このデジタル信号Dvを電気的に絶縁して、デジタル信号Dvoとして出力する。信号切替回路2は、絶縁入力回路11、切替信号出力回路12およびマルチプレクサ13を備えている。絶縁入力回路11は、外部から入力した1つ1系統のクロック信号デジタル信号CKを電気的に絶縁して、他の1つ1系統のクロック信号デジタル信号CK1として出力する。絶縁入力回路11は、本例では一例として、デジタルアイソレータを用いて構成されているが、フォトカプラやパルストランス絶縁トランスなどを使用して構成することもできる。切替信号出力回路12は、図2に示すように、順序回路21および組み合わせ回路22を備え、クロック信号CK1絶縁入力回路11を経由して入力されたクロック信号CKに基づいて、マルチプレクサ13用の切替信号Scを生成して出力する。本例では、マルチプレクサ13は、後述するように、入力する3つの入力信号Siを切り替えて、そのうちの1つを出力信号Soとして出力する構成であることから、図3に示す真理値表のように、2つの切替信号Sc1,Sc2以下、特に区別しないときには切替信号Scともいうを必要とする。このため、切替信号出力回路12は、この2つの切替信号Sc1,Sc2を生成して出力する。本例では、順序回路21は、一例として、1つのフリップフロップ一例として、同期式Dフリップフロップ21aを備えている。この順序回路21では、フリップフロップ21aが、クロック信号CK1に基づいて同期して、2つの状態第1状態および第2状態に順次遷移すると共に、現在の状態を示す状態信号Ss1を生成して出力する。この場合、状態信号Ss1は、クロック信号CK1の1周期毎にレベルが反転して、ハイレベルHのときに第1状態を示し、ローレベルLのときに第2状態を示す。組み合わせ回路22は、一例として、1つのアンド素子22aを備えている。この組み合わせ回路22は、状態信号Ss1およびクロック信号CK1を入力して、状態信号Ss1をそのまま切替信号Sc1として出力する。また、組み合わせ回路22では、アンド素子22aが、状態信号Ss1およびクロック信号CK1の論理積を算出して、切替信号Sc2として出力する。以上の構成により、切替信号出力回路12は、クロック信号CK1に基づいて本例では同期して、図4に示すように、クロック信号CK1に同期して変化する2つの切替信号Sc1,Sc2を生成してマルチプレクサ13に出力する。マルチプレクサ13は、本例では、上記した3つの入力信号Si1,Si2,Si3を外部から入力すると共に、これらの入力信号Siのうちの1つの信号を、図3に示すように、2つの切替信号Sc1,Sc2の信号内容ハイレベルHまたはローレベルLに従って切り替えて、出力信号Soとして出力する。A/D変換回路3は、マルチプレクサ13から出力される出力信号Soを入力すると共に、図4に示すように、クロック信号CK1の立ち上がりおよび立ち下がりに同期するサンプリングクロックCKiに同期して出力信号Soをサンプリングすることにより、出力信号Soの振幅を示す8ビットのパラレルのデジタル信号Dvに変換して出力する。この場合、サンプリングクロックCKiは、図示はしないが、公知の微分回路例えば、サンプリングクロックCKiを一定時間遅延させる遅延素子、サンプリングクロックCKiと遅延素子によって一定時間遅延されたサンプリングクロックCKiとを入力する排他的論理和エクスクルーシブオア素子、および排他的論理和素子の出力を反転させる反転ノット素子において生成される。なお、図4では、入力信号Siの数が3つであるため、4つ目のサンプリングクロックCKiについては、図示を省略している。絶縁出力回路4は、8ビットのデジタル信号Dvを入力すると共に電気的に絶縁して、8ビットのデジタル信号Dvoとして出力する。絶縁出力回路4は、本例では一例として、デジタルアイソレータを用いて構成されているが、フォトカプラやパルストランス絶縁トランスなどを使用して構成することもできる。次に、信号切替回路2およびA/D変換装置1の動作について、図面を参照して説明する。なお、A/D変換装置1には、それぞれの波形例えば、振幅や周期などが独立して時間に伴って変化する3つの入力信号Si1,Si2,Si3、および一定の周期のクロック信号CKが外部から連続して入力されているものとする。この状態において、A/D変換装置1の信号切替回路2では、絶縁入力回路11が、クロック信号CKを入力すると共に、電気的に絶縁されたクロック信号CK1を生成して出力する。切替信号出力回路12は、このクロック信号CK1に基づいて同期して、上記したように2つの切替信号Sc1,Sc2を生成してマルチプレクサ13に出力する。マルチプレクサ13は、切替信号出力回路12から出力されている切替信号Sc1,Sc2の信号内容に従って図3に示すように3つの入力信号Si1,Si2,Si3を切り替えることにより、図4に示すように、入力信号Si1,Si2,Si3をこの順序でクロック信号CK1の半周期分ずつ、全体としてクロック信号CK1の2周期毎に繰り返し出力信号Soとして出力する。次いで、A/D変換回路3が、図4に示すように、クロック信号CK1の立ち上がりおよび立ち下がりに同期するつまり、マルチプレクサ13による入力信号Si1,Si2,Si3の切り替えのタイミングに同期するサンプリングクロックCKiに同期して、マルチプレクサ13から出力される出力信号Soをサンプリングして、デジタル信号Dvに変換して出力する。続いて、絶縁出力回路4が、このデジタル信号Dvを電気的に絶縁して、デジタル信号DvoとしてA/D変換装置1の外部に出力する。このように、A/D変換装置1の信号切替回路2では、切替信号出力回路12が、外部から入力される1系統のクロック信号CKに基づいて同期して予め規定された複数の状態に順次遷移すると共に現在の状態を示す状態信号Ss1を出力する順序回路21を有して、状態信号Ss1およびクロック信号CK具体的には、クロック信号CK1に基づいてマルチプレクサ13に対する切替信号Sc1,Sc2を生成して出力する。したがって、この信号切替回路2によれば、入力信号Siの数が3つの場合3つ以上の場合の一例であっても、外部から入力される1つのクロック信号CKに基づいて同期して、これらの入力信号Siを順次切り替えながら出力信号Soとして出力することができる。また、このように構成したことにより、この信号切替回路2によれば、クロック信号CKを伝送する配線を含む接続ケーブルについてのコストの上昇を回避することができる。また、この信号切替回路2によれば、クロック信号CKを絶縁入力回路11において電気的に絶縁する構成を採用したとしても、入力信号Siの数に拘わらず、この絶縁入力回路11の回路数を1つで済ますことができるため、絶縁入力回路11に関するコストの上昇を回避することができる。また、この信号切替回路2を備えたA/D変換装置1によれば、入力信号Siの数が多い場合3以上の場合であっても、クロック信号CKを伝送する配線を含む接続ケーブルについてのコストの上昇を回避しつつ、入力信号Siをデジタル信号Dvoに変換して外部に出力することができる。なお、入力信号Siの数が3つの例について上記したが、図1において破線で示すように、入力信号Si4を追加して、信号切替回路2が4つの入力信号Si1~Si4以下、区別しないときには、入力信号Siともいうを順次切り替えて出力信号Soとして出力し、A/D変換回路3および絶縁出力回路4がこの出力信号Soをデジタル信号Dvに順次変換して、デジタル信号Dvoとして外部に出力する構成を採用することもできる。この構成を採用したA/D変換装置1Aは、図1に示すように、信号切替回路2A、A/D変換回路3および絶縁出力回路4を備えている。なお、信号切替回路2Aを構成する切替信号出力回路12Aおよびマルチプレクサ13Aを除く他の構成についてはA/D変換装置1と同一であるため、同一の構成については同一の符号を付して重複する説明を省略し、相違する構成について主として説明する。切替信号出力回路12Aは、図5に示すように、順序回路21および組み合わせ回路32を備え、順序回路21は切替信号出力回路12と同一に構成されて、状態信号Ss1と、その反転信号としての状態信号Ss1’を出力する。一方、組み合わせ回路32は、一例として、2つのアンド素子32a,32bと、1つのノア素子32cを備えている。この組み合わせ回路32は、状態信号Ss1,Ss1’およびクロック信号CK1を入力して、状態信号Ss1をそのまま切替信号Sc1として出力する。また、組み合わせ回路32では、アンド素子32aが、状態信号Ss1およびクロック信号CK1の論理積を算出し、またアンド素子32bが、状態信号Ss1’およびクロック信号CK1の論理積を算出し、ノア素子32cが両アンド素子32a,32bの出力の論理和を算出することにより、切替信号Sc2として出力する。以上の構成により、切替信号出力回路12Aは、状態信号Ss1,Ss1’およびクロック信号CK1に基づいて、図7に示すように、クロック信号CK1に同期して変化する2つの切替信号Sc1,Sc2を生成してマルチプレクサ13Aに出力する。なお、図7に示すように、本例では、切替信号Sc2は、各素子での遅延時間を考慮しなければ、クロック信号CK1と同じ信号になるため、クロック信号CK1をそのまま切替信号Sc2として出力する構成を採用することもできる。マルチプレクサ13Aは、外部から上記した4つの入力信号Si1,Si2,Si3,Si4を入力すると共に、これらの入力信号Siのうちの1つの信号を、図6に示すように、2つの切替信号Sc1,Sc2の信号内容ハイレベルHまたはローレベルLに従って切り替えて、出力信号Soとして出力する。次に、信号切替回路2AおよびA/D変換装置1Aの動作について、図面を参照して説明する。なお、A/D変換装置1Aには、それぞれの波形例えば、振幅や周期などが独立して時間に伴い変化する4つの入力信号Si1,Si2,Si3,Si4、および一定の周期の1つ1系統のクロック信号CKが外部から連続して入力されているものとする。この状態において、A/D変換装置1Aの信号切替回路2Aでは、絶縁入力回路11が、クロック信号CKを入力して、クロック信号CK1を生成して出力する。切替信号出力回路12Aは、このクロック信号CK1に基づいて同期して、上記したように2つの切替信号Sc1,Sc2を生成してマルチプレクサ13Aに出力する。マルチプレクサ13Aは、切替信号出力回路12Aから出力されている切替信号Sc1,Sc2の信号内容に従って図6に示すように4つの入力信号Si1,Si2,Si3,Si4を切り替えることにより、図7に示すように、入力信号Si1,Si2,Si3,Si4をこの順序でクロック信号CK1の半周期分ずつ、全体としてクロック信号CK1の2周期毎に繰り返し出力する。次いで、A/D変換回路3が、図7に示すように、サンプリングクロックCKiに同期して、マルチプレクサ13Aから出力される出力信号Soをサンプリングして、デジタル信号Dvに変換して出力する。続いて、絶縁出力回路4が、このデジタル信号Dvを電気的に絶縁して、デジタル信号DvoとしてA/D変換装置1Aの外部に出力する。このA/D変換装置1Aにおいても、信号切替回路2Aが、外部から入力される1つのクロック信号CKに基づいて同期して、外部から入力される4つの入力信号Si1,Si2,Si3,Si4を順次切り替えながら出力信号Soとして出力し、A/D変換回路3がこの出力信号Soをデジタル信号Dvに順次変換して出力し、絶縁出力回路4がこのデジタル信号Dvを電気的に絶縁してデジタル信号Dvoとして外部に出力する。したがって、この信号切替回路2AおよびA/D変換装置1Aによれば、入力信号Siの数が4つの場合3つ以上の場合の一例であっても、外部から入力される1つのクロック信号CKに基づいて同期して、これらの入力信号Siを順次切り替えながら出力信号Soとして、出力することができる。また、これにより、この信号切替回路2Aによれば、このクロック信号CKを伝送する配線を含む接続ケーブルについてのコストの上昇を回避することができる。また、上記の信号切替回路22Aでは、外部からのクロック信号CKを絶縁入力回路11で電気的に絶縁してクロック信号CK1として回路内に入力し、また回路内で生成したデジタル信号Dvを絶縁出力回路4で電気的に絶縁してデジタル信号Dvoとして外部に出力する構成を採用しているが、これらの信号について電気的に絶縁する必要のないときには、絶縁出力回路4および絶縁入力回路11を省いて、クロック信号CKを直接そのまま入力して使用し、かつデジタル信号Dvを直接そのまま出力する構成を採用することもできる。また、上記の信号切替回路22Aでは、入力信号Siの数を3つまたは4つに規定しているが、入力信号Siの数を5つ以上に規定する構成を採用することもできる。この場合、入力信号Siの数が5以上8以下のときには、切替信号Scの数を3つに規定し、入力信号Siの数が9以上16以下のときには、切替信号Scの数を4つに規定するというように、切替信号Scの数は、入力信号Siの数の増加に伴い、段階的に増加させる必要があるが、この場合であっても、外部から入力されるクロック信号CKを1つ1系統としつつ、切替信号出力回路の順序回路を構成するフリップフロップの数を増やすことにより、必要な数の切替信号Scを生成してマルチプレクサに出力することができる。また、上記の切替信号出力回路1212Aでは、順序回路21で生成される状態信号状態信号Ss1やその反転信号である状態信号Ss1’とクロック信号CK1とに基づいて、組み合わせ回路2232が各切替信号Sc1,Sc2を生成して出力する構成を採用しているが、マルチプレクサにおいて必要とする切替信号Scの数と同数のフリップフロップで切替信号出力回路の順序回路を構成することで、この順序回路が出力する状態信号各フリップフロップの出力のみを使用して、切替信号Scを生成することもできる。また、信号切替回路22AをA/D変換装置11Aに適用した例について説明したが、信号切替回路22Aを単独で使用することもできるし、A/D変換回路3以外の回路と組み合わせることもできる。"