基板の上面に薄膜トランジスタが形成され、前記薄膜トランジスタの上部に保護膜が形成された半導体装置であって、前記薄膜トランジスタは、前記基板の上面に形成されたゲート電極と、前記ゲート電極の上部に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上部に形成された酸化物半導体膜からなるチャネル層と、前記チャネル層に電気的に接続されたソース、ドレイン電極とを備え、前記保護膜は、少なくとも一部が前記チャネル層の上面と接するように形成された第1酸窒化シリコン膜と、前記基板の前記第1酸窒化シリコン膜よりも上部に形成され、前記第1酸窒化シリコン膜よりも膜密度が高い第2酸窒化シリコン膜または窒化シリコン膜とを含んだ多層膜からなることを特徴とする半導体装置。前記第1酸窒化シリコン膜は、膜密度が2.45g/cm3未満であり、前記第2酸窒化シリコン膜または窒化シリコン膜は、膜密度が2.45g/cm3以上であることを特徴とする請求項1記載の半導体装置。前記第1酸窒化シリコン膜は、膜中の窒素と酸素の総量に対する窒素の割合が34atm未満であり、前記第2酸窒化シリコン膜は、膜中の窒素と酸素の総量に対する窒素の割合が34atm以上であることを特徴とする請求項1記載の半導体装置。前記第1酸窒化シリコン膜は、膜中の水素濃度が1.5×1022atm/cm3未満であり、前記第2酸窒化シリコン膜は、膜中の水素濃度が1.5×1022atm/cm3以上であることを特徴とする請求項1記載の半導体装置。前記第1酸窒化シリコン膜の膜厚は、20nm以上であることを特徴とする請求項1記載の半導体装置。前記第1酸窒化シリコン膜は、その端部を含めた全体が前記第2酸窒化シリコン膜で覆われていることを特徴とする請求項1記載の半導体装置。前記ソース、ドレイン電極は、前記チャネル層よりも上層に配置され、前記第1酸窒化シリコン膜は、前記ソース、ドレイン電極よりも上層に配置され、前記第2酸窒化シリコン膜または前記窒化シリコン膜は、前記第1酸窒化シリコン膜よりも上層に配置されていることを特徴とする請求項1記載の半導体装置。前記第1酸窒化シリコン膜は、前記チャネル層よりも上層に配置され、前記ソース、ドレイン電極は、前記第1酸窒化シリコン膜よりも上層に配置され、前記第2酸窒化シリコン膜または前記窒化シリコン膜は、前記ソース、ドレイン電極よりも上層に配置されていることを特徴とする請求項1記載の半導体装置。前記チャネル層は、前記ソース、ドレイン電極よりも上層に配置されていることを特徴とする請求項1記載の半導体装置。前記酸化物半導体膜は、In、Zn、Cd、Al、Ga、Si、Sn、Ce、Ge、Hfのうち、いずれか一種以上の元素が酸素と結合した酸化物からなることを特徴とする請求項1記載の半導体装置。基板の上面に薄膜トランジスタが形成され、前記薄膜トランジスタの上部に保護膜が形成された半導体装置であって、前記薄膜トランジスタは、前記基板の上面に形成されたゲート電極と、前記ゲート電極の上部に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上部に形成された酸化物半導体膜からなるチャネル層と、前記チャネル層に電気的に接続されたソース、ドレイン電極とを備え、前記保護膜は、少なくとも一部が前記チャネル層の上面と接するように形成され、かつ膜の成長方向に沿って密度が連続的に増加する酸窒化シリコン膜で構成されていることを特徴とする半導体装置。前記酸窒化シリコン膜は、前記チャネル層の上面と接する領域の膜密度が2.45g/cm3未満であり、最表面の膜密度が2.45g/cm3以上であることを特徴とする請求項11記載の半導体装置。上記特許文献1によれば、酸化物TFTは、チャネル層の酸素欠損に起因する特性の劣化が生じることがあり、その場合には、大気中または酸素を導入した雰囲気中で熱処理を行い、チャネル層に酸素を供給することによって特性を回復させる必要がある、とされている。ところが、チャネル層を覆う保護膜が酸素を通し難い絶縁膜例えば窒化シリコン膜で構成されている場合には、上記した熱処理を行ったとしても酸素がチャネル層にまで拡散しないので、特性が回復しない。他方、保護膜が酸素を通し易い絶縁膜例えば酸化シリコン膜で構成されている場合には、酸素がチャネル層にまで拡散するので、酸素欠損に起因する特性変動を回復させることができる。しかし、この場合は、酸素だけでなく水分などもチャネル層に拡散してしまうので、保護膜が本来の役割を果たさなくなってしまう。そこで、上記特許文献1では、酸化物TFTを覆う保護膜を酸化シリコン系絶縁膜酸素透過膜と窒化シリコン系絶縁膜酸素障害膜の2層構造とし、上記熱処理時に酸素透過膜の端部を通じて膜内に侵入した酸素をチャネル層に拡散させることで、酸素欠陥を補うようにしている。また、TFTの動作時には、酸素障害膜が障害となってチャネル層から外部への酸素の拡散が抑制されるので、酸素欠損を抑制することも可能となる。しかしながら、本発明者らが上記した2層構造の保護膜を有する酸化物TFTを高湿雰囲気中に長時間放置する試験を行ったところ、酸化物TFTの特性が劣化してしまった。これは、上層の保護膜が雰囲気耐性の高い窒化シリコン膜で構成されている場合でも、下層の保護膜が酸化シリコン膜で構成されている場合には、上層の保護膜を透過した微量の水分が下層の保護膜を透過して酸化物TFTに達し、酸化物TFTの特性を劣化させたためと推定される。また、上記保護膜の場合、下層の保護膜の端部が上層の保護膜で覆われておらず、この端部から下層の保護膜内に酸素が侵入できる構造になっているため、この端部から酸素と共に水分が浸入し易いことも一因と推定される。他方、酸化物TFTを覆う保護膜を雰囲気耐性の高い窒化シリコン膜のみで構成した場合には、チャネル層を構成する酸化物半導体の酸素が欠損し、チャネル層が導体化してしまうことも本発明者らの実験により明らかとなった。これは、窒化シリコン膜のような高密度な絶縁膜は、高いエネルギーで成膜を行う必要があるが、チャネル層の表面に窒化シリコン膜を直接堆積すると、チャネル層の表面が高エネルギーの粒子やプラズマに曝されて酸化物半導体が酸素欠損を引き起こすためである。本発明の目的は、雰囲気耐性が高く、しかも酸化物TFTの特性を劣化させることのない保護膜を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本発明の好ましい一態様である半導体装置は、基板の上面に薄膜トランジスタが形成され、前記薄膜トランジスタの上部に保護膜が形成された半導体装置であって、前記薄膜トランジスタは、前記基板の上面に形成されたゲート電極と、前記ゲート電極の上部に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上部に形成された酸化物半導体膜からなるチャネル層と、前記チャネル層に電気的に接続されたソース、ドレイン電極とを備え、前記保護膜は、少なくとも一部が前記チャネル層の上面と接するように形成された第1酸窒化シリコン膜と、前記基板の前記第1酸窒化シリコン膜よりも上部に形成され、前記第1酸窒化シリコン膜よりも膜密度が高い第2酸窒化シリコン膜または窒化シリコン膜とを含んだ多層膜からなるものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。雰囲気耐性が高く、しかも酸化物TFTの特性を劣化させることのない保護膜を提供することができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合がある。実施の形態1図1は、本実施の形態の酸化物TFTを示す平面図、図2は、図1のA-A線断面図、図3は、図1のB-B線断面図である。本実施の形態は、ボトムゲート/トップコンタクト型酸化物TFTに適用したものである。ここで、ボトムゲートとは、ゲート電極がチャネル層酸化物半導体膜よりも下層に配置された構造を意味し、トップコンタクトとは、ソース電極およびドレイン電極がチャネル層よりも上層に配置された構造を意味している。図1~図3に示すように、本実施の形態の酸化物TFTは、絶縁性の基板10の上面にゲート電極11、ゲート絶縁膜12、チャネル層13、ソース電極14sおよびドレイン電極14dをこの順に積層した構成になっている。そして、酸化物TFTの上部には、雰囲気中の成分水分、酸素などに起因する酸化物TFTの特性変動を抑制するための保護膜15が形成されている。上記保護膜15は、下層保護膜15Lの上部に上層保護膜15Uを積層した2層の絶縁膜で構成されている。下層保護膜15Lは、酸窒化シリコンSiON膜で構成されており、上層保護膜15Uは、下層保護膜15Lを構成する酸窒化シリコン膜に比べて窒素の組成比が高い高密度の酸窒化シリコン膜、または酸窒化シリコン膜よりも高密度な膜である窒化シリコンSiN膜で構成されている。上記下層保護膜15Lは、チャネル層13の上部とその近傍の領域を覆うように形成されており、その一部はチャネル層13の上面と直接接している。一方、上層保護膜15Uは、基板10の表面のほぼ全体を覆うように形成されている。従って、下層保護膜15Lは、その端部を含めた全体が上層保護膜15Uで覆われ、大気と接触しないようになっている。上層保護膜15Uの上部には、上層保護膜15Uを貫通するコンタクトホール16を通じてドレイン電極14dに電気的に接続された上層配線17が形成されている。図示は省略するが、上層保護膜15Uの上部には、上層保護膜15Uを貫通するコンタクトホールを通じてソース電極14sに電気的に接続された上層配線も形成されている場合もある。本実施の形態のボトムゲート/トップコンタクト型酸化物TFTは、以下の方法によって製造される。まず、図4に示すように、絶縁性の基板10を用意する。基板10の材料としては、Siシリコン、サファイア、石英、ガラス、フレキシブルなプラスチックフィルムなどを例示することができる。プラスチックフィルムの材料としては、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルイミド、ポリアクリレート、ポリイミド、ポリカーボネート、セルローストリアセテート、セルロースアセテートプロピオネートなどを例示することができる。また、必要に応じて上記した各種材料や金属フィルムの表面に絶縁コーティング層を設けたものを使用することもできる。次に、図5に示すように、基板10の上面に導電膜を堆積し、続いてこの導電膜をパターニングすることによって、ゲート電極11を形成する。ゲート電極11を構成する導電膜としては、Moモリブデン、Crクロム、Wタングステン、Alアルミニウム、Cu銅、Tiチタン、Niニッケル、Taタンタル、Ag銀、Coコバルト、Zn、Au金、Pt白金などような金属の単層膜、これらの金属を含む合金膜、これらの金属の積層膜を例示することができる。また、ITOIn-Sn-O:インジウム錫酸化物、Al、Ga、InまたはBボロンなどを添加したZnO酸化亜鉛のような導電性金属酸化物膜や、これらの導電性金属酸化物と前記金属との積層膜を使用することもできる。さらに、TiN窒化チタンのような導電性金属窒化物の単層膜、導電性金属窒化物と前記金属との積層膜などを使用することもできる。上記した各種導電膜は、CVD法、スパッタリング法、蒸着法などにより堆積し、パターニングは、フォトレジスト膜をマスクに用いたドライエッチングまたはウェットエッチングにより行う。次に、図6に示すように、上記ゲート電極11が形成された基板10の上面にゲート絶縁膜12を形成する。ゲート絶縁膜12を構成する絶縁膜としては、酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、Y2O3酸化イットリウム膜、HfO2酸化ハフニウム膜、YSZイットリア安定化ジルコニア膜、有機系高分子絶縁膜などを例示することができる。有機系高分子絶縁膜の材料としては、ポリイミド誘導体、ベンゾシクロブテン誘導体、フォトアクリル誘導体、ポリスチレン誘導体、ポリビニルフェノール誘導体、ポリエステル誘導体、ポリカーボネート誘導体、ポリエステル誘導体、ポリ酢酸ビニル誘導体、ポリウレタン誘導体、ポリスルフォン誘導体、アクリレート樹脂、アクリル樹脂、エポキシ樹脂、パリレンなどを例示することができる。また、これらの絶縁膜の堆積は、CVD法、スパッタリング法、蒸着法、塗布法などにより行う。次に、図7に示すように、上記ゲート絶縁膜12の上部に酸化物半導体膜を堆積した後、この酸化物半導体膜をパターニングすることによって、チャネル層13を形成する。チャネル層13を構成する酸化物半導体としては、In、Zn、Cdカドミウム、Al、Ga、Si、Sn、Ceセリウム、Geゲルマニウム、Hfのうち、いずれか一種以上の元素が酸素と結合した酸化物を例示することができる。酸化物半導体膜の堆積は、スパッタリング法、CVD法、パルスレーザーデポジションPulsedLaserDeposition:PLD法、塗布法、印刷法、共蒸着法などにより行い、その膜厚は5nm~50nm程度とする。また、酸化物半導体膜のパターニングは、フォトレジスト膜をマスクに用いたドライエッチングまたはウェットエッチングにより行う。さらに、チャネル層13を形成した後、必要に応じて不純物をドーピングしたり、基板10にアニール処理を施したりしてもよい。次に、図8に示すように、上記チャネル層13の上部に導電膜を堆積した後、フォトレジスト膜をマスクに用いたドライエッチングまたはウェットエッチングでこの導電膜をパターニングすることにより、ソース電極14sおよびドレイン電極14dを形成する。導電膜としては、前述したゲート電極11を構成する各種導電膜を例示することができる。また、導電膜の堆積は、電子ビーム蒸着法、スパッタリング法、CVD法などにより行う。次に、図9に示すように、ソース電極14sおよびドレイン電極14dの上部にCVD法またはスパッタリング法で酸窒化シリコン膜を堆積した後、この酸窒化シリコン膜をパターニングすることにより、チャネル層13の上部とその近傍の領域を覆う下層保護膜15Lを形成する。酸窒化シリコン膜のパターニングは、フォトレジスト膜をマスクに用いたドライエッチング、またはドライエッチングとウェットエッチングの組み合わせにより行う。下層保護膜15Lは、一例として膜密度が2.45g/cm3未満、膜中の窒素の割合N/ONが34atm未満、膜中の水素濃度が1.5×1022atm/cm3未満の酸窒化シリコン膜で構成する。また、下層保護膜15Lを構成する酸窒化シリコン膜の膜厚は、高エネルギーの粒子やプラズマの侵入に起因するダメージを防ぐため、少なくとも20nm以上とすることが好ましい。次に、図10に示すように、下層保護膜15Lの上部にCVD法またはスパッタリング法で酸窒化シリコン膜または窒化シリコン膜を堆積することにより、基板10の表面の全体を覆う上層保護膜15Uを形成する。上層保護膜15Uは、一例として膜密度が2.45g/cm3以上、膜中の窒素の割合N/ONが34atm以上100atmのときが窒化シリコン膜、膜中の水素濃度が1.5×1022atm/cm3以上の酸窒化シリコン膜または窒化シリコン膜で構成する。なお、下層保護膜15Lを形成する工程と上層保護膜15Uを形成する工程との間に、必要に応じて加熱や光照射などの処理を加えてもよい。これは、製造途中の酸化物TFTにエネルギーを与え、チャネル層13、下層保護膜15L、およびそれらの界面から水分などの余剰物を除去するためである。次に、図11に示すように、フォトレジスト膜をマスクとして上層保護膜15Uをドライエッチングすることにより、ドレイン電極14dに達するコンタクトホール16を形成する。図示は省略するが、このとき、必要に応じてソース電極14sに達するコンタクトホールも同時に形成する。これらのコンタクトホール16は、下層保護膜15Lが形成されていない領域に配置し、コンタクトホール16の側壁に下層保護膜15Lが露出しないようにする。その後、上層保護膜15Uの上部に堆積した導電膜をパターニングして上層配線17を形成することにより、図1~図3に示した酸化物TFTが完成する。上層配線17を構成する導電膜としては、ゲート電極11を構成する導電膜として例示した金属膜や導電性金属酸化物膜、導電性金属窒化物膜を例示することができる。図12は、本実施の形態の酸化物TFTのIdドレイン電流-Vgゲート電圧特性を示すグラフである。ここでは、下層保護膜15Lとして、膜密度=2.40g/cm3、膜中の窒素の割合N/ON=31atm、膜中の水素濃度=0.8×1022atm/cm3、膜厚=20nmの酸窒化シリコン膜を用いた。また、上層保護膜15Uとして、膜密度=2.45g/cm3、膜中の窒素の割合N/ON=34atm、膜中の水素濃度=1.5×1022atm/cm3の酸窒化シリコン膜を用いた。膜密度の測定は、リガク製GXR300を用いたX線反射率測定により行い、膜中の窒素の割合は、Philips製PW2800を用いた蛍光X線分析により測定した。また、膜中の水素濃度は、ULVAC-PHI製PHIADEPT-1010を用いた二次イオン質量分析法により測定し、膜厚は、ファイブラボ製MARY-102を用いた単波長エリプソメトリーまたは電子顕微鏡観察により測定した。上記酸化物TFTを高湿環境で500時間以上放置した後に特性を測定したところ、製造直後に測定した特性と同じであった。これにより、上記保護膜15は、雰囲気耐性が十分に高いことが明らかとなった。図13~図16は、比較のために作製した酸化物TFTのId-Vg特性を示すグラフである。図13は、保護膜を1層の酸化シリコン膜のみで構成した酸化物TFTのId-Vg特性である。この場合、初期特性は良好であったが、高湿環境で24時間放置したところ、酸化物TFTの特性が大きく劣化してしまった。すなわち、この保護膜は、雰囲気耐性が不十分であった。図14は、保護膜を特許文献1と同様の構成にした酸化物TFTのId-Vg特性である。すなわち、保護膜を酸化シリコン膜下層保護膜と窒化シリコン膜上層保護膜の2層構造とした場合のId-Vg特性である。この場合、初期特性は、保護膜を1層の酸化シリコン膜のみで構成した酸化物TFT図13と同じく良好であったが、高湿環境に放置したところ、時間の経過と共に特性が劣化していった。この保護膜の雰囲気耐性は、1層の酸化シリコン膜のみで構成された保護膜よりも向上したが、まだ不十分であった。図15は、保護膜を1層の高密度酸窒化シリコン膜図12の上層保護膜15Uと同一組成の酸窒化シリコン膜のみで構成した酸化物TFTのId-Vg特性である。この場合は、酸窒化シリコン膜を成膜する際のエネルギーが高過ぎたため、保護膜を1層の窒化シリコン膜のみで構成した場合と同様、チャネル層13を構成する酸化物半導体が酸素欠損を引き起し、チャネル層13が導体化してしまった。図16は、保護膜を1層の低密度酸窒化シリコン膜図12の下層保護膜15Lと同一組成の酸窒化シリコン膜のみで構成した酸化物TFTのId-Vg特性である。図13、図14の場合と同様、初期特性は、良好であったが、高湿環境に放置したところ、時間の経過と共に特性が劣化していった。この保護膜の雰囲気耐性は、図13、図14の保護膜よりも向上したが、まだ不十分であった。以上のことから、酸化物TFTの保護膜としては、低密度の酸窒化シリコン膜からなる下層保護膜15Lと、高密度の酸窒化シリコン膜窒化シリコン膜を含むからなる上層保護膜15Uとの積層構造が最適であり、これにより、酸化物TFTの雰囲気耐性を大幅に向上できることが判明した。なお、図1~図3に示した酸化物TFTの下層保護膜15Lは、チャネル層13の上部全体を覆う構成になっているが、図17平面図、図18図17のC-C線断面図、図19図17のD-D線断面図に示すように、下層保護膜15Lがチャネル層13の上部の一部を覆う構成にしてもよい。また、図1~図3に示した酸化物TFTは、下層保護膜15Lの上部に上層保護膜15Uを積層した2層の絶縁膜で保護膜15を構成しているが、3層以上の絶縁膜で保護膜15を構成することもできる。この場合は、チャネル層13と接する最下層の保護膜を、膜密度が2.45g/cm3未満、膜中の窒素の割合N/ONが34atm未満、膜中の水素濃度が1.5×1022atm/cm3未満の酸窒化シリコン膜で構成する。また、最上層の保護膜を、密度が2.45g/cm3以上、膜中の窒素の割合N/ONが34atm以上、膜中の水素濃度が1.5×1022atm/cm3以上の酸窒化シリコン膜または窒化シリコン膜で構成する。そして、上記2層の保護膜の間に、膜密度、膜中の窒素の割合、膜中の水素濃度が上記最下層の酸窒化シリコン膜よりも高く、かつ最上層の酸窒化シリコン膜よりも低い1層または複数層の酸窒化シリコン膜を挟み込めばよい。実施の形態2図20は、本実施の形態の酸化物TFTを示す平面図、図21は、図20のE-E線断面図、図22は、図20のF-F線断面図である。前記実施の形態1の酸化物TFTは、ソース電極14sおよびドレイン電極14dの上部に2層の絶縁膜下層保護膜15Lおよび上層保護膜15Uを形成した。これに対し、本実施の形態の酸化物TFTは、2層の絶縁膜下層保護膜15Lおよび上層保護膜15Uの間にソース電極14sおよびドレイン電極14dを挟み込んだ構成になっている。2層の絶縁膜下層保護膜15Lおよび上層保護膜15Uの密度、膜中の窒素の割合、膜中の水素濃度は、前記実施の形態1と同じである。本実施の形態の酸化物TFTを製造する場合は、まず、前記実施の形態1と同じ方法で基板10の上面にゲート電極11、ゲート絶縁膜12、チャネル層13をこの順に形成する。次に、チャネル層13の上部に低密度の酸窒化シリコン膜を堆積した後、この酸窒化シリコン膜をエッチングして下層保護膜15Lを形成する。次に、下層保護膜15Lの上部に導電膜を堆積した後、この導電膜をエッチングすることにより、ソース電極14sおよびドレイン電極14dを形成する。その後、ソース電極14sおよびドレイン電極14dの上部に高密度の酸窒化シリコン膜または窒化シリコン膜を堆積することによって、上層保護膜15Uを形成する。このように、ソース電極14sおよびドレイン電極14dの下層に下層保護膜15Lを配置した場合は、ソース電極14sおよびドレイン電極14dを構成する導電膜をエッチングする際、チャネル層13の表面が下層保護膜15Lで覆われているので、チャネル層13の表面がエッチングによるダメージを受けることがない。すなわち、下層保護膜15Lがエッチングストッパ層として機能するので、チャネル層13のダメージに起因する酸化物TFTの特性劣化を防ぐことができる。また、本実施の形態によれば、低密度の酸窒化シリコン膜をドライエッチングして下層保護膜15Lを形成する際、基板バイアスやプラズマパワーを上げることにより、ソース電極14sまたはドレイン電極14dと接する領域のチャネル層13の酸素を欠損させて低抵抗化することができる。これにより、ソース電極14sとチャネル層13とのコンタクト抵抗、およびドレイン電極14dとチャネル層13とのコンタクト抵抗を下げることができるので、酸化物TFTの高性能化を図ることができる。なお、本実施の形態においても、膜密度、膜中の窒素の割合、膜中の水素濃度が互いに異なる3層以上の酸窒化シリコン膜で保護膜15を構成することができる。この場合も、最下層は、膜密度が最も低い酸窒化シリコン膜で構成し、最上層は、膜密度が最も高い酸窒化シリコン膜または窒化シリコン膜で構成する。そして、上記2層の酸窒化シリコン膜の間に、膜密度、膜中の窒素の割合、膜中の水素濃度が上記最下層の酸窒化シリコン膜よりも高く、かつ最上層の酸窒化シリコン膜よりも低い1層または複数層の酸窒化シリコン膜を挟み込めばよい。実施の形態3図23は、本実施の形態の酸化物TFTを示す平面図、図24は、図23のG-G線断面図、図25は、図23のH-H線断面図である。本実施の形態は、ボトムゲート/ボトムコンタクト型酸化物TFTに適用したものである。ここで、ボトムコンタクトとは、ソース電極14sおよびドレイン電極14dがチャネル層13よりも下層に配置された構造を意味している。本実施の形態の酸化物TFTの製造方法は、ソース電極14sおよびドレイン電極14dを形成する工程とチャネル層13を形成する工程の順番が逆になった以外は、前記実施の形態1と同一である。本実施の形態によれば、ソース電極14sおよびドレイン電極14dを形成する際にチャネル層13のダメージに配慮する必要がないので、ソース電極14sおよびドレイン電極14dを構成する導電膜の材料、成膜方法および加工方法の選択幅を広げることができる。なお、本実施の形態においても、膜密度、膜中の窒素の割合、膜中の水素濃度が互いに異なる3層以上の酸窒化シリコン膜で保護膜15を構成することができる。この場合も、最下層は、膜密度が最も低い酸窒化シリコン膜で構成し、最上層は、膜密度が最も高い酸窒化シリコン膜または窒化シリコン膜で構成する。そして、上記2層の酸窒化シリコン膜の間に、膜密度、膜中の窒素の割合、膜中の水素濃度が上記最下層の酸窒化シリコン膜よりも高く、かつ最上層の酸窒化シリコン膜よりも低い1層または複数層の酸窒化シリコン膜を挟み込めばよい。実施の形態4図26は、本実施の形態の酸化物TFTを示す断面図である。前記実施の形態1~3では、酸化物TFTを覆う保護膜15を複数層の絶縁膜で構成したが、本実施の形態の保護膜15Sは、膜の成長方向基板10の上面に垂直な方向に沿って密度、窒素の割合、水素濃度が連続的に増加する1層の酸窒化シリコン膜で構成されている。上記保護膜15Sを構成する酸窒化シリコン膜は、チャネル層13と接する領域の膜密度が2.45g/cm3未満、膜中の窒素の割合N/ONが34atm未満、膜中の水素濃度が1.5×1022atm/cm3未満となっており、大気と接する最表面の膜密度が2.45g/cm3以上、膜中の窒素の割合N/ONが34atm以上、膜中の水素濃度が1.5×1022atm/cm3以上となっている。また、保護膜15Sの最表面付近は、実質的に酸素を含まない膜である窒化シリコン膜となっていてもよい。上記のような酸窒化シリコン膜は、例えばモノシランSiH4アンモニアNH3O2からなる反応ガスを用いたCVD法で膜を堆積する際、O2ガスに対するアンモニアガスの割合を次第に高くすることによって形成することができる。また別の例では、モノシランSiH4窒素N2O2からなる反応ガスを用いたCVD法で膜を堆積する際に、O2ガスに対するN2ガスの割合を次第に高くすることによって形成することもできる。膜密度が連続的に変化する酸窒化シリコン膜で構成された本実施の形態の保護膜15Sは、膜密度が互いに異なる複数層の酸窒化シリコン膜で構成された前記実施の形態1~3の保護膜15に比べて応力の急激な変化を抑制できることから、膜の剥離などによる酸化物TFTの劣化を抑制することができる。本実施の形態は、図26に示したようなボトムゲート/トップコンタクト型酸化物TFTのみならず、図27に示すようなボトムゲート/ボトムコンタクト型酸化物TFTにも適用できることは勿論である。実施の形態5図28は、前記実施の形態1~4で説明した本発明の酸化物TFTを使用してアンテナ共振回路21、整流器22、変調器23、デジタル回路24などを構成したRFIDタグ20の概略構成を示している。RFIDタグ20は、例えば13.56MHzの高周波を使って外部のリーダ/ライタ25と無線で通信を行うことができるようになっている。また、酸化物TFTのチャネル層を構成する酸化物半導体13は、透明材料であることから、ICチップ内にほとんど透明な回路を形成することができる。例えば、ICチップの電極および配線をITOなどの透明導電膜で構成し、回路素子を本発明の酸化物TFTで構成することにより、例えば13.56MHzの高周波RFで送受信を行う透明な無線ICタグを作製することができる。このような無線ICタグは、従来のRFIDタグとは異なり、ICチップやアンテナがほぼ透明であることから、フィルムやカードに取り付けた場合、フィルムやカードにあらかじめ印刷された意匠を損なうことがない。実施の形態6図29は、前記実施の形態1~4で説明した本発明の酸化物TFTを使用した半導体装置のアレイ構成の一例を示す回路ブロック図である。本実施の形態の半導体装置は、本発明の酸化物TFTを含む素子を基板30上にアレイ状に配置した構成になっている。上記酸化物TFTをアレイ内の各素子のスイッチングトランジスタや駆動用トランジスタに用いることはもちろん、この酸化物TFTのゲート電極11と接続されるゲート配線31に信号を送るゲート線駆動回路32や、この酸化物TFTのソース電極14sと接続されるデータ配線33に信号を送るデータ線駆動回路34を構成するトランジスタに用いてもよい。この場合、各素子の酸化物TFTとゲート線駆動回路32あるいはデータ線駆動回路34内の酸化物TFTを並行して形成することができる。アクティブマトリクス型液晶表示装置に上述したアレイを適用する場合、各素子は、例えば、図30に示すような構成になる。図中のx方向に延在するゲート配線31に走査信号が供給されると、TFT35がオンし、このオンされたTFT35を通して、図中のy方向に延在するデータ配線33からの映像信号が画素電極36に供給される。なお、ゲート配線31は、図中のy方向に並設され、データ配線33は、図中のx方向に並設され、隣接する一対のゲート配線31と隣接する一対のデータ配線33とで囲まれた領域画素領域に画素電極36が配置されている。この場合、例えば、データ配線33がソース電極と電気的に接続され、画素電極36がドレイン電極と電気的に接続される。あるいは、データ配線33がソース電極を兼ねてもよい。また、液晶表示装置に限らず、有機EL表示装置などに上述したアレイを適用してもよい。この場合、画素回路を構成するトランジスタに酸化物TFTを適用する。さらには、上述したアレイを記憶素子に適用し、選択トランジスタに酸化物TFTを適用してもよい。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。