主表面を{100}面から<011>方向へ傾斜させたIV族元素からなるIV族オフ基板に、III族原料ガスを供給しながらIII-V族化合物半導体層の成長温度よりも高い温度で熱処理するステップと、前記III族原料ガスの供給を停止し、熱処理された前記IV族オフ基板の温度を前記III-V族化合物半導体層の成長温度まで低下させるステップと、前記IV族オフ基板上にIII-V族化合物半導体層を成長させるステップとを含むことを特徴とする半導体基板の製造方法。前記III族原料ガスはCH33Inであることを特徴とする請求項1に記載の半導体基板の製造方法。IV族元素からなり、主表面を{100}面から<011>方向へ傾斜させたIV族オフ基板と、前記IV族オフ基板上に形成されたIII-V族化合物半導体層と、前記III-V族化合物半導体層表面の原子ステップ近傍に付着したIII族原子とを備えていることを特徴とする半導体基板。前記III族原子はIn原子であることを特徴とする請求項3に記載の半導体基板。しかしながら、上述した特許文献1に開示された制御手法を用いたとしてもSiオフ基板上のGaAs成長層の欠陥密度は106cm-2程度あり、デバイスとして利用するには未だ3桁程多いのが現状である。この原因は主にSiとGaAsの熱膨張係数の差に起因している。熱膨張係数の差によって冷却過程で応力が生じ、欠陥の発生が誘発されている。さらに、オフ基板では基板表面の原子ステップの存在によって局所的な応力が生じ、欠陥の発生を促進することも考えられる。このようにSiオフ基板上にGaAsをヘテロエピタキシャル成長させる場合には欠陥密度を低下させることが困難であるという問題があった。そこで、本発明は、上述した実情に鑑みて提案されたものであり、Siオフ基板上にGaAsを低欠陥密度でヘテロエピタキシャル成長させることのできる半導体基板及び半導体基板の製造方法を提供することを目的とする。上記した目的を達成するために、本発明に係る半導体基板の製造方法は、主表面を{100}面から<011>方向へ傾斜させたIV族元素からなるIV族オフ基板に、III族原料ガスを供給しながらIII-V族化合物半導体層の成長温度よりも高い温度で熱処理するステップと、前記III族原料ガスの供給を停止し、熱処理された前記IV族オフ基板の温度を前記III-V族化合物半導体層の成長温度まで低下させるステップと、前記IV族オフ基板上にIII-V族化合物半導体層を成長させるステップとを含むことを特徴とする。また、本発明に係る半導体基板の製造方法におけるIII族原料ガスは、CH33Inであることを特徴とする。さらに、本発明に係る半導体基板は、IV族元素からなり、主表面を{100}面から<011>方向へ傾斜させたIV族オフ基板と、前記IV族オフ基板上に形成されたIII-V族化合物半導体層と、前記III-V族化合物半導体層表面の原子ステップ近傍に付着したIII族原子とを備えていることを特徴とする。また、本発明に係る半導体基板のIII族原子はIn原子であることを特徴とする。本発明に係る半導体基板及び半導体基板の製造方法によれば、Siオフ基板にIII族原料ガスを供給しながらGaAs層の成長温度よりも高い温度で熱処理するので、Siオフ基板表面の原子ステップ近傍にIII族半導体原子が付着して原子ステップ近傍に生じる局所的な応力を緩和することができ、これによってSiオフ基板上にGaAs層を低欠陥密度でヘテロエピタキシャル成長させることができる。以下、本発明を適用した一実施形態について図面を参照して説明する。図1は本実施形態に係る半導体基板の製造方法を説明するための図である。図1Aに示すように、まずIV族元素であるSiの単結晶からなるSiオフ基板1を用意する。このSiオフ基板1は、主表面1Aが{100}面から<011>方向へ傾斜しており、主表面1Aの傾斜角度αは2°~15°程度である。本実施形態では一例として10°としている。ここで、{100}面とはGaAsの結晶構造において001面等の100面と結晶学的に等価な面を表しており、<011>方向とはGaAsの結晶構造において[0-1-1]方向等の[011]方向と結晶学的に等価な方向を表している。また、図1Aでは、Siオフ基板1の主表面1Aが、{100}面から<011>方向へ傾斜していることを分かりやすく表現するために、便宜上Siオフ基板1の裏面1Bに対して主表面1Aが傾斜しているように図示している。しかし、実際には主表面1Aと裏面1Bとは平行になるようにSiのインゴットから切り出され、その断面形状は平行四辺形となっているものである。さらに、Siオフ基板1の主表面1Aは、厳密には原子レベルの極微小な段差を有する原子ステップが多数ある階段状の構造であるが、実質的には平坦と見なすことができるため、図1Aでは主表面1Aを実質的に平坦なものとして図示している。一方で、以下に示す図1B~Dでは、Siオフ基板1の主表面にある原子ステップにIn原子が付着する様子を分かりやすく説明するために、原子ステップの階段状の構造を誇張して表現している。次に、図1Bに示すように、Siオフ基板1にIII族原料ガスであるCH33Inを供給しながらIII-V族化合物半導体層であるGaAs層の成長温度よりも高い温度で熱処理する。具体的な処理方法としては、Siオフ基板1に対してMOCVD有機金属化学気相成長法により、H2キャリアガスを用いてCH33Inガスを供給しながら700°C以上の高温下で熱処理する。これによりCH33Inは基板表面の高温下で熱分解し、III族原子であるIn原子3がSiオフ基板1の表面に吸着する。このときIn原子3は原子ステップ段差部2の近傍では強く吸着するが、平坦な部分では再蒸発によって基板表面から脱離する。しかし、CH33Inガスを供給している状態下ではIn原子3の吸着と脱離が平衡状態になる。次に、図1Cに示すように、CH33Inガスの供給を止めてH2キャリアガスのみを供給している状態で、通常のGaAs層の成長温度である600°C程度まで温度を低下させる。このときSiオフ基板1の表面に付着していたIn原子3のほとんどは再蒸発して脱離するが、原子ステップ段差部2の近傍に付着しているIn原子3はSiオフ基板1との結合力が強いため、再蒸発せずに局在した状態となる。次に、図1Dに示すようにSiオフ基板1の上にIII-V族化合物半導体層であるGaAs層4をヘテロエピタキシャル成長させる。具体的には、H2キャリアガスとともにIII族原料ガスであるCH33GaとV族原料ガスであるAsH3とを反応管内に供給し、GaAs層4の厚さが計10nmとなるように成長温度600°Cで50分程度かけて成長させる。このときGaAs層4は、成長中の欠陥密度を低減させるため、低温GaAsバッファ層を用いた2段階成長によって成長させても良い。また、成長時にSiをドーピングすることによってn型半導体として作製することも可能である。このようにしてGaAs層4を成長させると、原子ステップ段差部2の近傍ではIn原子のサーファクタント効果によって表面エネルギーが変調し続ける。その結果、GaAs層4の成長後の冷却過程で原子ステップの近傍に生じる局所的な応力を緩和することができ、これによって欠陥の発生を抑制することができる。したがって、本実施形態ではSiオフ基板1を用いた場合でも低欠陥密度のGaAs層4をヘテロエピタキシャル成長させることが可能となる。上述したようにして、Siオフ基板1の上にGaAs層4をヘテロエピタキシャル成長させた半導体基板5を製造することができる。[実施形態の効果]以上詳細に説明したように、本発明を適用した一実施形態に係る半導体基板及び半導体基板の製造方法によれば、Siオフ基板1にIII族原料ガスを供給しながらGaAs層の成長温度よりも高い温度で熱処理するので、Siオフ基板1の表面にある原子ステップ段差部2の近傍にIII族半導体原子を付着させて原子ステップ段差部2の近傍に生じる局所的な応力を緩和することができ、これによってSiオフ基板1上にGaAs層4を低欠陥密度でヘテロエピタキシャル成長させることができる。また、本発明を適用した一実施形態に係る半導体基板及び半導体基板の製造方法によれば、III族原料ガスとしてCH33Inを供給して原子ステップ段差部2の近傍にIn原子3を付着させるので、In原子のサーファクタント効果によって原子ステップ段差部2の近傍に生じる局所的な応力を緩和することができ、これによってSiオフ基板1上にGaAs層4を低欠陥密度でヘテロエピタキシャル成長させることができる。なお、上述の実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。