"遊技機であって、前記遊技機における遊技処理の進行を統括して制御するための主制御部と、前記主制御部からの制御コマンドに従った演出動作を実行する演出制御部と、前記演出制御部によって制御される報知手段と、前記主制御部に対する電源の遮断時に、前記主制御部に含まれるRAMにデータを保持させ続けるためのバックアップ手段と、前記RAMの記憶内容を初期化するためのRAMクリア実行手段とを含み、前記演出制御部は、前記RAMの初期化に関連して予め定める第1期間の間、所定のRAMクリア報知態様を実行するように前記報知手段を制御するRAMクリア報知制御手段を含み、前記主制御部は、前記第1期間を含む所定の第2期間中、前記遊技処理の進行を停止し、前記第2期間の経過後に前記遊技処理を進行させる遊技処理停止/進行手段を含む、遊技機。前記第2期間は前記第1期間と相互に重複する期間である、請求項1記載の遊技機。前記遊技処理進行/停止手段は、前記遊技処理の進行を停止するべく、電源の投入に基づいて起動するシステムリセット処理の終了を遅延させるシステムリセット遅延手段を含む、請求項1または2記載の遊技機。前記遊技処理進行/停止手段は、前記遊技処理の進行を停止するべく、所定時間ごとに起動されるべき定期割込処理の進行を停止する定期割込進行停止手段を含む、請求項1~3のいずれか一項に記載の遊技機。前記主制御部は、前記RAMの記憶内容の初期化に関連して、所定のRAMクリア関連コマンドを前記演出制御部に送信する手段と、そのRAMクリア関連コマンドを前記演出制御部に送信してからの時間を計時する計時手段とをさらに含み、前記RAMクリア報知制御手段は、RAMクリア関連コマンドの受信に応じて、前記RAMの初期化を報知するための報知動作を実行するものであり、前記遊技処理停止/進行手段は、前記計時手段による計時の開始から前記計時手段により前記第2期間が経過したと計時されるまでの間、前記遊技処理の進行を停止する、請求項1~4のいずれか一項に記載の遊技機。ところで、主制御部主制御基板ではRAMクリア報知の実行中に、RAMクリア報知の非実行時と同様、主制御部による種々の制御処理が実行される。この制御処理として、たとえば、大当たりの判定処理や入賞検出処理などの各種処理を例示することができる。RAMクリアは開店前など遊技店の非営業時に行われることが多く、そのため、RAMクリア報知中に、その遊技機が遊技者による遊技中である可能性は極めて低い。したがって、RAMクリア報知中に主制御部が実行する種々の制御処理は無駄な処理になっている。以下、より具体的に説明する。すなわち、RAMクリア報知実行中であっても、RAMクリア報知の非実行時と同様に、各種制御部主制御部や音声、発光、表示図柄などを制御する演出制御部などにおける制御上の処理が進行する場合、RAMクリア報知中に遊技動作を進行させるような事象などにより、誤動作を引き起こしたり遊技機の動作に関与可能な者に対して誤認を引き起こしたりすることはないかなどの検証が必要となる。通常、RAMクリアは開店前など遊技店の非営業時に行われることが多いため、RAMクリア報知中に、その遊技機が遊技者により遊技中である可能性は極めて低い。したがって、RAMクリア報知中に遊技動作が進行する可能性も極めて低くなるため、このような状況下についても制御上の種々の検証作業を行うことは、開発工数の増加の要因となってしまう。また、RAMクリア報知中に遊技動作の進行に関連する処理を行う場合、各種制御部の一部又は全部においてRAMクリア報知中に実行すべき処理、制限する処理などを設ける必要があり制御上の処理も煩雑となる。そこで、この発明の目的は、RAMクリア報知中の制御処理を制限して、制御上の処理負担を軽減させることができる遊技機を提供することである。請求項1記載の発明は、遊技機1であって、前記遊技機における遊技処理の進行を統括して制御するための主制御部30と、前記主制御部からの制御コマンドに従った演出動作を実行する演出制御部31と、前記演出制御部によって制御される報知手段15,25,27,28と、前記主制御部に対する電源の遮断時に、前記主制御部に含まれるRAM72にデータを保持させ続けるためのバックアップ手段61と、前記RAMの記憶内容を初期化するためのRAMクリア実行手段とを含み、前記演出制御部は、前記RAMの初期化に関連して予め定める第1期間の間、所定のRAMクリア報知態様を実行するように前記報知手段を制御するRAMクリア報知制御手段31を含み、前記主制御部は、前記第1期間を含む所定の第2期間中、前記遊技処理の進行を停止し、第2期間の経過後に前記遊技処理を進行させる遊技処理停止/進行手段30を含む、遊技機である。なお、括弧内の数字は、後述の実施形態における対応構成要素等を表すが、特許請求の範囲を実施形態に限定する趣旨ではない。以下、この項において同じ。この構成によれば、RAMの記憶内容の初期化つまりRAMクリアに関連して、RAMクリア報知RAMクリアの実行に関する報知が実行される。また、第1期間を含む第2期間中は、主制御部による遊技処理の進行が停止される。したがって、少なくともRAMクリア報知中は、遊技処理の進行が停止される。これにより、制御上の処理負担を軽減させることができる。そして、RAMクリア報知中に遊技者による遊技が行われる可能性は極めて低いので、RAMクリア報知中の制御処理を制限しても、遊技者による遊技の実行に悪影響を及ぼすことはほとんど考えられない。これにより、遊技者による遊技の実行に悪影響を及ぼすことなく、RAMクリア報知中における制御上のの処理負担を軽減させることができる。請求項2に記載のように、前記第2期間は前記第1期間と相互に重複する期間であってもよい。この構成によれば、RAMクリアの報知の終了後速やかに、遊技機の遊技処理を開始させることができる。請求項3に記載のように、前記遊技処理進行/停止手段は、前記遊技処理の進行を停止するべく、電源の投入に基づいて起動するシステムリセット処理の終了を遅延させるシステムリセット遅延手段を含んでいてもよい。請求項4に記載のように、前記遊技処理進行/停止手段は、前記遊技処理の進行を停止するべく、所定時間ごとに起動されるべき定期割込処理の進行を停止する定期割込進行停止手段を含んでいてもよい。また、請求項5に記載のように、前記主制御部は、前記RAMの記憶内容の初期化に関連して、RAMクリア関連コマンドを前記演出制御部に送信する手段30と、そのRAMクリア関連コマンドを前記演出制御部に送信してからの時間を計時する計時手段77とをさらに含み、前記RAMクリア報知制御手段は、前記RAMクリア信号の受信に応じて、前記RAMの初期化を報知するための報知動作を実行するものであり、前記遊技処理停止/進行手段は、前記計時手段による計時の開始から前記計時手段により前記第2期間が経過したと計時されるまでの間、前記遊技処理の進行を停止するようにしてもよい。この場合、RAMクリア実行手段によるRAMクリア後にRAMクリア関連コマンドが演出制御部に送信されてもよいし、RAMクリア実行手段によるRAMクリアに先立って、RAMクリア関連コマンドが演出制御部に送信されてもよい。前者の場合にはRAMクリアの実行後に計時手段による計時が実行され、また、前者の場合にはRAMクリアの実行に先立って計時手段による計時が実行される。以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。図1は、本発明の第1実施形態に係る遊技機が適用されたパチンコ機1の斜視図である。このパチンコ機1は、遊技店内に配列された遊技島への取付け設置のための略四角枠状の外枠2と、この外枠2に対し片開き可能に取り付けられた内枠3とを備えている。外枠2の左右一方、たとえば左側のヒンジ4によって、内枠3はヒンジ4の回動軸まわりに回動可能に保持されている。内枠3の上部分には、遊技盤5図2参照が収容保持されている。内枠3の下部分には、発射手段図示しないが収容保持されている。内枠3の手前側には、前扉6が開閉可能に設けられている。また、内枠3の手前側には、前扉6の下方に、下部開閉板7が開閉可能に設けられている。前扉6には、遊技盤5に対向する位置に略円形の開口8が形成されている。この開口8には、ガラス板などの透明板9が嵌められていて、前扉6を閉じた状態で、その透明板9を介して、透明板9の奥側の遊技盤5図2参照を視認することができるようになっている。前扉6の上部には、左右一対のスピーカ報知手段28が配設されている。また、前扉6の下部には、遊技の雰囲気を盛り上げるための左右一対のランプユニット報知手段27が配設されている。下部開閉板7には、遊技に使用する遊技球を貯留しておくための上皿10と、上皿10からオーバーフロー路図示しないを通して溢れた遊技球を受け止める下皿12とが上下に並んで設けられている。また、下皿12の右側には、遊技球を遊技盤5に打ち出す際に操作されるハンドル13が配設されている。遊技者が、ハンドル13を把持して回転操作することにより、発射装置から遊技盤5に向けて遊技球を発射することができ、また、ハンドル13の回転角度を調整することにより、遊技盤5に向けて発射される遊技球の勢いを調節することができる。図2は、遊技盤5の正面図である。遊技盤5の盤面には、発射装置から発射された遊技球を、遊技盤5の上方左側上部に導くための略円弧状のガイドレール14が配設されている。遊技盤5の盤面には、多数本の障害釘16図1には、一部の障害釘16のみを図示が配設されており、遊技盤5の左側上部からガイドレール14に沿って右斜め上方に向けて放たれた遊技球は、遊技盤5の盤面に沿って多数本の障害釘16の間を通って流下していく。遊技盤5の中央部には、液晶表示ユニット報知手段15が配設されている。液晶表示ユニット15は、パチンコ機1の遊技中に、演出図柄や所定のメッセージなどを表示するためのものである。遊技盤5の下部には、特図始動口18が配設されている。特図始動口18は、遊技盤5の盤面に沿って流下する遊技球が入球可能に設けられている。遊技盤5には、特図始動口18に関連して、1対の羽根を含む電動チューリップ役物普通電動役物19が配設されている。電動チューリップ役物19は、通常、各羽根の先端部が互いに接近した状態に窄められている。そして、電動チューリップ役物19が拡開された状態では、電動チューリップ役物19が接近した状態にあるときよりも、特図始動口18への遊技球の入球頻度が高い。特図始動口18に遊技球が入ると、予め定める個数たとえば3球の賞球が、後述する賞球払出装置50図3参照から払い出される。また、特図始動口18への遊技球の入球に伴って、特別利益状態を実行するか否かを決定するための大当たり抽選が実行される。図2に示すように、特図始動口18の下方には、たとえば、左右に長い長方形状をなす大入賞口20が配設されている。大入賞口20は、左右方向に関して、複数個たとえば3~4個の遊技球が同時に入球可能なサイズに形成されている。大入賞口20に関連して、大入賞口20を開閉可能な大入賞口開閉板特別電動役物21が設けられている。大入賞口開閉板21は、遊技盤5の盤面に沿った状態で大入賞口20を閉塞して、大入賞口20に遊技球が入るのを阻止することができる一方、この状態から大入賞口20の下端縁に沿って配置された回動軸図示しないを中心に手前側に傾倒することにより、大入賞口20を開放して、大入賞口20上に流下してくる遊技球を大入賞口20内に導き入れることができる。大入賞口20に遊技球が入球すると、予め定める個数たとえば10球の賞球が、賞球払出装置50図3参照から払い出される。遊技盤5の右部遊技盤5の盤面における液晶表示ユニット15の右側には、遊技盤5の盤面に沿って流下する遊技球が通過可能な普図ゲート17が配設されている。普図ゲート17を遊技球が通過すると、電動チューリップ役物19を拡開状態にするか否か普通利益状態を実行するか否かを決定するための普通図柄抽選が実行される。遊技盤5の右上部におけるガイドレール14の外側領域には、特図表示手段22、および普図表示手段23が配設されている。特図表示手段22は、特別図柄を変動表示させることにより、特図始動口18への遊技球の入球に対して実行される大当たり抽選の結果を表示するためのものである。普図表示手段23は、普通図柄を変動表示させることにより、普図ゲート17に対する遊技球の通過に対して実行される普通図柄抽選の結果を表示するためのものである。特図表示手段22および普図表示手段23は、たとえば7セグメント表示器によって構成されている。大当たり抽選の結果は、特図表示手段22に表示されるが、特図表示手段22だけでなく、液晶表示ユニット15にも表示される。特別利益状態中は、大入賞口開閉板21が揺動されることにより大入賞口20が開放される。特別利益状態では、所定時間たとえば30秒間が経過するまで、または大入賞口20に予め定める最大入賞口数たとえば10球の遊技球が入球するまで、大入賞口20を開放するといった大入賞口開閉板21の動作を1ラウンドとして、このような動作が、所定時間たとえば1.0秒間のインターバルを挟んで多数のラウンドたとえば15ラウンドだけ行われる。1回の第1特別利益状態における遊技者が獲得可能な賞球は、たとえば約1500個10個/球×10球/ラウンド×15ラウンドである。また、遊技盤5の盤面には、遊技の雰囲気を盛り上げるための遊技ランプ報知手段25が配置されている。図2では、液晶表示ユニット15に関連して設けられた液晶表示ユニット15の周囲に2つ配置された遊技ランプ25を例に挙げているが、遊技ランプ25の形状、個数および配置位置は、適宜設定することができる。また、たとえば、遊技ランプを、特図始動口18や大入賞口20に関連して設けることもできる。また、遊技盤5の盤面に普通入賞口が設けられている場合には、遊技ランプを、その普通入賞口に関連して設けることもできる。遊技盤5の盤面に沿って流下する遊技球のうち、特図始動口18および大入賞口20のいずれにも入球しなかった遊技球アウト球は、遊技盤5の下部に形成されたアウト口24から機内に回収される。図3は、パチンコ機1の電気的構成を示すブロック図である。パチンコ機1は、AC24Vの交流電圧を受けて各種の直流電圧やシステムリセット信号SYSなどを出力する電源基板61と、遊技の動作制御遊技制御を司る主制御基板主制御部30と、演出制御を司る演出制御基板31と、液晶表示ユニット15を駆動するための液晶制御基板63と、賞球払出装置50を駆動して遊技球を払い出すための払出制御基板32と、遊技者のハンドル図示しないの回転操作に基づいて、発射装置図示しないを駆動して遊技球を発射させるための発射制御基板64とを備えている。各制御基板30,31,32,63,64には、たとえばCPU、RAMおよびROMを含む構成のマイクロコンピュータが実装されている。主制御基板30には、主基板中継基板62を介して電源基板バックアップ手段61および払出制御基板32にそれぞれ接続されている。主制御基板30は、コマンド中継基板66および演出インターフェイス基板67を介して、演出制御基板31および液晶制御基板63がそれぞれ接続されている。また、演出制御基板31と液晶制御基板63とは、演出インターフェイス基板67を介して接続されている。また、演出インターフェイス基板67には、電源中継基板65を介して電源基板61が接続されている。主制御基板30は、遊技盤中継基板34を介して遊技盤5の各種遊技部品に接続されている。そして、遊技盤中継基板34は、遊技盤5上の各種入賞口たとえば大入賞口20への遊技球の入球を検出する入賞検出スイッチたとえば大入賞口入賞検出スイッチのスイッチ信号を受ける一方、電動チューリップ役物19や大入賞口開閉板21の駆動機構たとえばソレノイド類を含む。を駆動している。なお、特図始動口18に内蔵された検出スイッチのスイッチ信号については、遊技盤中継基板34を経由することなく、主制御基板30に直接入力される。演出インターフェイス基板67には、第1枠中継基板69および第2枠中継基板70を介して、スピーカ28および遊技ランプ25がそれぞれ接続されている。さらに、演出インターフェイス基板67には、ランプユニット27を駆動するためのランプ基板68が接続されている。液晶制御基板63およびランプ基板68には、それぞれ、電源基板61からのシステムリセット信号SYSおよび電源電圧が、演出インターフェイス基板67を経由して入力される。また、払出制御基板32には、パチンコ機1の外部に信号を出力するための外部端子基板33が接続されている。外部端子基板33は、たとえば遊技店のホールコンに通信可能に接続されている。図3に示す基板のうち、払出制御基板32、発射制御基板64、電源基板61、第2枠中継基板70および外部端子基板33が、いわゆる内枠3に設けられた枠側部材図3において一点鎖線で囲んで表示である。一方、主制御基板30、演出制御基板31、液晶制御基板63、演出インターフェイス基板67、ランプ基板68、主基板中継基板62、コマンド中継基板66、電源中継基板65、第1枠中継基板69および遊技盤中継基板34は、遊技盤5の背面に取り付けられた盤側部材である。主制御基板30は、演出制御基板31に向けて制御コマンドCMDを出力する。主制御基板30からの制御コマンドCMDは、コマンド中継基板66および演出インターフェイス基板67を介して演出制御基板31に与えられる。演出制御基板31は、主制御基板30からの制御コマンドCMDに基づいて、第1枠中継基板69および第2枠中継基板70を介して、遊技ランプ25の点灯点滅/消灯およびスピーカ28の音声出力をそれぞれ制御する。さらに、演出制御基板31は、主制御基板30からの制御コマンドCMDに基づいて液晶表示ユニット15の具体的な演出内容を決定し、その演出内容が記された制御コマンドCMD ́を液晶制御基板63に送信する。演出制御基板31から出力される制御コマンドCMD ́は、演出インターフェイス基板67を介して液晶制御基板63に与えられる。液晶制御基板63は、演出制御基板31から送出される制御コマンドCMD ́この場合、液晶制御用のコマンドに基づいて液晶表示ユニット15の表示を制御する。払出制御基板32は、主基板中継基板62に接続されており、この主基板中継基板62を介して主制御基板30に接続されている。払出制御基板32には電源基板61が直接接続されており、電源基板61は、システムリセット信号SYS、電圧降下信号DWN、電源電圧、およびバックアップ用電源電圧BUを、払出制御基板32に与えている。また、主制御基板30は、払出制御基板32に向けて制御コマンドCMD ́ ́を出力する。主制御基板30から出力される制御コマンドCMD ́ ́は、主基板中継基板62を介して払出制御基板32に与えられる。払出制御基板32は、主制御基板30からの制御コマンドCMD ́ ́に基づいて、賞球払出装置50の払出し動作を制御する。電源基板61は、システムリセット信号SYS、RAMクリア信号DEL、電圧降下信号DWN、DC12VおよびDC32Vの電圧、ならびにバックアップ用電源電圧BUを、主基板中継基板62を介して主制御基板30に与えている。電源基板61は、また、システムリセット信号SYS、ならびに交流および直流の電源電圧を、電源中継基板65を介して演出インターフェイス基板67に与えている。演出インターフェイス基板67は、電源基板61からの電源電圧およびシステムリセット信号SYSを、演出制御基板31に与えている。システムリセット信号SYSは、電源基板61に交流電源24Vが投入供給されたことを示す信号である。RAMクリア信号DELは、主制御基板30および払出制御基板32のマイクロコンピュータのRAMの記憶内容をそれぞれ初期化するか否かを決定する信号である。主制御基板30および払出制御基板32のマイクロコンピュータには、電源基板61から、直流5Vのバックアップ電源BUがそれぞれ供給されている。したがって、営業終了や停電により交流電源24Vが遮断された後も、各マイクロコンピュータ内のRAMのデータは保持される。本実施形態では、少なくとも数日は、RAMの記憶内容が保持されるように設計されている。バックアップ用電源電圧BUは、営業終了や停電により電源基板61への交流電源24Vからの電圧供給が遮断された後も、主制御基板30のRAM72図4参照および払出制御基板32のRAMのデータを保持するためのDC5Vの直流電圧である。また、電源基板61は、交流電源24Vの遮断時に、主制御基板30および払出制御基板32に、それぞれ電圧降下信号DWNを出力するよう構成されている。電圧降下信号DWNは、交流電源24Vが降下し始めたことを示す信号であり、各マイクロコンピュータの入力ポートに供給されるようになっている。電圧降下信号DWNの入力に基づき、主制御基板30および払出制御基板32では、それぞれ、バックアップ処理によって必要なデータがRAMに退避される。主制御基板30および払出制御基板32は、電圧降下信号DWNの受信に応答して、停電や営業終了に先立って必要な終了処理を開始する。これにより、前述のバックアップ電源BUによる給電による作用と相俟って、主制御基板30および払出制御基板32は、営業開始時や停電からの復旧後速やかに電源遮断前の遊技状態または動作に復帰できる。しかしながら、演出制御基板31や液晶制御基板63などの他の制御基板にはバックアップ電源BUが供給されていない。そのため、これらの制御基板では、営業開始時や停電からの復旧時には、電源遮断前の動作や状態とは無関係に、初期状態の動作が開始される。なお、これらの制御基板においても、このようなバックアップ機能が設けられていてもよい。電源基板61には、RAMのデータをゼロクリアRAMの記憶内容を初期化するためのRAMクリアスイッチ図示しないが配設されている。作業者たとえば遊技店の従業員がRAMクリアスイッチを手で押してオン操作すると、RAMクリア信号DELがLレベルとなる。RAMクリアスイッチから手を離すと、RAMクリア信号DELがHレベルに復帰する。なお、RAMクリアスイッチは主制御基板30上に設けるようにしてもよい。この場合、RAMクリア信号DELを払出制御基板32に送信するように構成してもよい。RAMクリア信号DELがLレベルにある状態ですなわちRAMクリアスイッチが操作されつつ電源基板61に配設された電源投入スイッチ図示しないがオン操作されて電源が投入されると、主制御基板30のRAM72図4参照に記憶されているデータおよび払出制御基板32のRAMに記憶されているデータがゼロクリアされる。一方、RAMクリア信号DELがHレベルにある状態ですなわちRAMクリアスイッチが操作されないまま電源投入スイッチがオン操作されて電源投入されると、主制御基板30のRAM72図4参照に記憶されているデータおよび払出制御基板32のRAMに記憶されているデータはともにゼロクリアされない。図4は、主制御基板30の電気的構成を示すブロック図である。具体的には、主制御基板30には前述のようにマイクロコンピュータが実装されている。このマイクロコンピュータは、CPU71、RAM72、ROM73、ウォッチドッグタイマWDT回路74、CTC75、RAMクリアフラグ76および監視タイマ計時手段77を備えている。主制御基板30のCPU71として、たとえばZ80CPUZilog社製が採用されている。ウォッチドッグタイマ回路74は、CPU71の暴走時には、CPU71を強制的にリセットして遊技制御を再開するものである。RAM72のワーク領域には乱数格納領域図示しないが設けられている。この乱数格納領域には、特図始動口18への遊技球入球に対して実行される大当たり抽選の実行に関する種々の乱数たとえば、大当たり判定用乱数、大当たり図柄決定用乱数、はずれ図柄決定用乱数および/または変動パターン判定用乱数が格納される。RAM72には、前述のように、電源基板61からのバックアップ用電源電圧BUDC5Vの直流電源電圧が供給されている。これにより、主制御基板30に対する電源基板61の電源遮断後、RAM72はバックアップ用データを保持する。具体的には、電源基板61に付与されている交流電源24Vが降下し始めたとき、電源基板61から主制御基板30にDWN信号が送信される。電圧降下信号DWNを受信すると、CPU71はバックアップ処理を実行する。電源遮断後は電源基板61からバックアップ用電源電圧BUがRAM72に供給され、RAM72に記憶されているデータが保持される。また、CPU71は、RAM72に記憶されていたデータに基づいてチェックサムRAM72のワーク領域を対象とする加算演算であるチェックサム演算の結果。データ誤り検出符号を求め、求めたチェックサムを、RAM72のSUM記憶領域図示しないに格納する。RAMクリアフラグ76は、パチンコ機1がRAMクリアされた状態か否かを表すものであり、RAMクリアの実行中は5A[H]が格納されており、RAMクリアの実行後は00[H]が格納される[H]は16進数であることを意味する。また、CPU71は外部端子基板33に向けて、RAMクリアが実行される旨の信号以下、RAMクリア実行信号という。を出力する。主制御基板30から出力されたRAMクリア実行信号は、外部端子基板33を介して遊技店のホールコンに向けて出力される。監視タイマ77はたとえば減算型のタイマであり、任意の値に設定可能に設けられている。監視タイマ77は設定された値が0になるまで減算カウントダウンし、値が0に達すると停止する。次に、主制御基板30のプログラムについて説明する。主制御基板30の制御プログラムは、電源電圧の復旧や投入に基づいて起動されるメイン処理であるシステムリセット処理次に述べる。図5~図7参照と、所定時間毎4msecに起動されるマスク可能な定期割込処理後述する。図8参照とを含んでいる。図5~図7は、主制御基板30におけるシステムリセット処理の内容を示すフローチャートである。システムリセット処理の実行は、主制御基板30に対する前述のシステムリセット信号SYSの入力に基づいて開始される。このシステムリセット処理の実行が開始される場合として、停電状態からの復旧時のようにRAMクリアされずに電源が通電状態になる場合や、遊技店の開店時のように、RAMクリアが実行されつつ電源が通電状態になる場合がある。その他、システムリセット処理の実行が開始される場合として、CPU71の暴走に伴い、ウォッチドッグタイマ回路74によってCPU71が強制的にリセットされる場合も考えられる。これらいずれの場合であっても、CPU71は、最初に自らを、割込み禁止状態に設定するとともにステップS1、割込みモード2を設定するステップS2。その後、CPU71の内部のスタックポインタの値を、スタック領域の最終アドレスたとえば8000Hに設定するとともにステップS3、CPU71に内蔵されている各レジスタの値を初期設定するステップS4。その後、主制御基板30が電源基板61からのRAMクリア信号DELを受信している場合には、RAMクリア信号DELを読み込み、そのRAMクリア信号DELのレベルをチェックするステップS5。次いで、CPU71は、周辺の基板たとえば、払出制御基板32や演出制御基板31などの基板の初期設定が完了するまで、ウォッチドッグタイマ回路74をクリアしながらウエイトするステップS6,S7。周辺の基板における初期設定の完了後も、電圧降下信号DWNが電源遮断状態を示す電圧レベルたとえばオフ状態となっている間はウエイトするステップS8。これは、電源遮断時にバックアップ処理を終えた後CPU71がシャットダウンするまでの間に、ウォッチドックタイマ回路74がタイムアップし、強制的にシステムリセット処理が開始される。RAM72をライト許可する前のタイミングで処理の進行を停止させないとRAM領域のデータが変更されてしまう可能性もあり正常な復帰を行えなくなる可能性があるため、このウエイト処理S8が設けられている。通常、電源投入に伴い電圧降下信号DWNは電源投入状態を示す電圧レベルたとえばオン状態を主制御基板30に入力するようになる。電圧降下信号DWNが電源投入状態を示す電圧レベルであれば、CPU71はRAM72をライト許可にするとともにS9:RAMライト許可、待機画面表示コマンドを演出制御基板31に向けて送出するステップS10。その後、CPU71は、払出制御基板32からの電源投入時コマンドを受信するか否かを監視するステップS11。この電源投入時コマンドは払出制御基板32が立ち上がったことを示すコマンドであり、払出制御基板32に通電され、正常に立ち上がったときに、払出制御基板32から主制御基板30に対して送られるコマンドである。電源投入時コマンドを受信したときステップS11でYES、CPU71は、次いで、ステップS5でリードした情報に基づき、電源基板61からLレベルのRAMクリア信号を受信したか否か、すなわち電源基板61から受信したRAMクリア信号がLレベルであるか否かを判断するステップS12。電源投入時にRAMクリア操作が行われていた場合、具体的には、RAMクリアスイッチが押されながら電源が投入された場合ステップS12でYES、主制御基板30は、電源基板61からLレベルのRAMクリア信号を受信する。一方、電源投入されたがラムクリア操作が行われていなかった場合、具体的には、RAMクリアスイッチが押されずに電源が投入された場合ステップS12でNO、主制御基板30は、電源基板61からHレベルのRAMクリア信号を受信する。主制御基板30が受信したRAMクリア信号がLレベルである場合はステップS12でYES、RAM72の全領域ワーク領域も、RAMクリアフラグ領域RAMクリアフラグ76も、SUM記憶領域も含む全領域がゼロクリアRAM72の記憶内容が初期化されるS13:RAM初期化。また、RAMクリアの実行に伴い、RAMクリアフラグ76に5A[H]が格納されるステップS14。そして、主制御基板30は、周辺の基板たとえば、払出制御基板32や演出制御基板31などの基板に、RAMクリア報知のためのRAMクリアコマンドRAMクリア関連コマンドを送信するステップS15。主制御基板30が出力したRAMクリアコマンドは、コマンド中継基板66を経由して演出制御基板31に送信される。演出制御基板31は、RAMクリアコマンドを受信すると、演出インターフェイス基板67を経由して、液晶制御基板63およびランプ基板68に、RAMクリア報知のための制御コマンドを送信する。この制御コマンドを受信した液晶制御基板63は、液晶表示ユニット15に所定の第1期間たとえば30秒間の間、所定のRAMクリア画面たとえば、RAMクリア中ですなどのメッセージ。RAMクリア報知態様を表示する。また、この制御コマンドを受信したランプ基板68は、第1期間の間、ランプユニット27を所定のRAMクリア報知態様で点灯させる。さらに、演出制御基板31は、RAMクリアコマンドを受信すると、スピーカ28の音声出力を制御してスピーカ28から所定の警報音RAMクリア報知態様を第1期間の間出力させるとともに、遊技ランプ25を第1期間の間、所定のRAMクリア報知態様で点灯させる。このRAMクリア報知態様では、パチンコ機1のランプ25,27が全て点灯するとともに、スピーカ28から警報音が大音量で出力される。そのため、極めて派手な演出と言うことができる。なお、演出制御基板は独自のタイマにより、RAMクリア報知のための制御コマンドを受信してからの時間、すなわち、報知期間である第1期間を管理している。また、CPU71は外部端子基板33に向けてRAMクリア実行信号を出力するステップS16。主制御基板30から出力されたRAMクリア実行信号は、外部端子基板33を介して遊技店のホールコンに入力される。また、主制御基板30からのRAMクリア実行信号出力のタイミングで、監視タイマ77による計時が開始されるステップS17,S18。計時開始時には、所定の第2期間たとえば30秒間に対応する値が監視タイマ77に設定されるステップS17。そして、監視タイマ77の値が0になるまで監視タイマ77を減算させるステップS18,S19。そのため、監視タイマ77の値が0よりも大きい場合はステップS18でNO、RAMクリア実行信号の出力から第2期間たとえば30秒間が未経過であることを意味する。そして、監視タイマ77の値が0に達するとステップS18でYES、主制御基板30の入出力ポート図示しないをクリアしステップS20かつ、RAMクリアフラグ76をクリア5A[H]→00[H]した後ステップS21、次に述べる定期割込処理図8参照を起動するための割込み信号を出力するCTC75を初期設定するステップS25。なお、S13のRAM初期化、ステップS14のRAMクリアフラグ格納設定、ステップS15のRAMクリアコマンド送信、およびステップS16のRAMクリア実行信号の出力はこの順で実行されるのであるが、これらの各ステップが実行される時間間隔は、第2期間に比べると十分に短い時間である。そのため、ステップS13~ステップS16の各ステップはほぼ同じタイミングで実行されていると捉えることもできる。また、ステップS14~S16のステップの先後は、図6に示す順に限られず、たとえばステップS15がステップS14に先立って実行されていてもよいし、ステップS16がステップS14やステップS15に先立って実行されていてもよい。監視タイマ77がその値が0になるまで減算された後にCTC75の初期化が行われる。言い換えれば、システムリセット処理の終了が遅延され、RAMクリア実行信号の出力から第2期間が経過するまでの間、定期割込処理は実行されない。また、定期割込処理がスイッチ入力処理S33を含むので、第2期間が経過するまでの間、主制御基板30にスイッチ信号が入力されても、スイッチ入力処理が実行されないためスイッチ信号は無効化される。そして、CPU71を割込み禁止状態にセットした状態でステップS26、各種のカウンタについて更新処理を実行しステップS27、更新処理の終了後、CPU71を割込み許可状態に戻してステップS28ステップS26に戻る。なお、ステップS27で更新されるカウンタには、はずれ図柄決定用カウンタが含まれているが、このはずれ図柄決定用カウンタは、大当たり抽選特別利益状態を実行するか否かを決定するための抽選の結果がはずれ状態となった場合に、どのような態様のはずれゲームを演出するかを決定するためのカウンタである。なお、ステップS27で更新されるカウンタには、その他、変動パターン決定用カウンタ、図柄決定用カウンタ、初期値更新用カウンタなどの各種カウンタが含まれる。一方、主制御基板30が受信したRAMクリア信号がHレベルである場合はステップS12でNO、RAM72に記憶されていたデータバックアップデータが有効であるか否かが判別されるステップS22。バックアップデータが有効であるか否かは、具体的には、次のようにして判別される。CPU71は、その時点でRAM72に記憶されているデータに基づいて算出したチェックサムデータ誤り検出符号を、SUM記憶領域に記憶されているバックアップ用のチェックサムと照合する。算出したチェックサムの値と、バックアップ用のチェックサムの値とは本来一致するはずである。しかしながら、電圧降下時にチェックサム演算が実行できなかった場合や、チェックサム演算が実行できても、ワーク領域におけるデータの破損などが生じている場合には、これら2つのチェックサムの値は一致しない。この場合、バックアップデータが無効であるとしてステップS22でNO、ステップS13のRAMクリア処理に移行させて、パチンコ機1の状態を初期状態に戻す。一方、算出したチェックサムの値と、SUM記憶領域に記憶されているチェックサムの値とが一致する場合ステップS12でYESは、次いで復帰コマンド処理ステップS23および復帰時各種処理ステップS24が実行される。ステップS23の復帰コマンド処理では、周辺の基板たとえば、払出制御基板32や演出制御基板31などの基板に対し、電源復帰を行う旨を通知する復帰コマンドを送信する。ステップS24の復帰時各種処理では、電源遮断時の遊技状態確率状態および電動チューリップ役物19普通電動役物の作動有無などを特定するための状態コマンドを周辺の基板たとえば、演出制御基板31に送信するための処理や、復帰時の図柄の動作状態がデモ状態である場合には、デモコマンドを送信するための処理、復帰時のエラー状態に応じたコマンドを送信するための処理など各種の処理が実行される。ステップS24の復帰時各種処理が終了すると、CTC75を初期設定しステップS25、その後、CPU71を割込み禁止状態にセットしつつステップS26、各種のカウンタについて更新処理を実行するステップS27。カウンタの更新後は、CPU71を割込み許可状態に戻してステップS28ステップS26に戻る。次いで、CPU71の遊技処理進行停止中ステップS18でNOに電源断操作がされ、その後電源復帰した場合を考える。遊技処理進行停止の停止ステップS18,S19に先立ってRAMクリアの実行ステップS13:RAM初期化が行われ、このRAMクリアによりSUM記憶領域の内容もクリアされるので、遊技処理進行停止を実行開始する時点では、このチェックサムの値は00[H]である。また、遊技処理進行停止の停止ステップS18,S19に先立ってRAMクリアフラグの設定ステップS14が行われるので、遊技処理進行停止を実行開始する時点では、RAMクリアフラグの値は5Aである。遊技処理の進行停止中に電源断操作が行われた場合には、主制御基板30に対する電源供給が停止され、弾球遊技機1の全体動作が停止する。この場合、当然のことながら、ランプ25,27やスピーカ28を用いたRAMクリア報知も終了する。この電源断時には、電圧降下信号DWNは入力ポートに入力されるのであるが、制御上入力ポートを読み込むための処理を行わないため、電圧降下信号DWNの入力ポートへの入力は実質的に無効化されている。したがって、電源断時にバックアップ処理が正常に実行されない。そのため、RAM72のSUM記憶領域に記憶されているバックアップ用のチェックサムの値は00[H]のままである。次いで、電源投入操作が行われて電源復帰すると、前述のシステムリセット処理の最初から処理が実行される。すなわち、前述のステップS1の処理から順に、図5~図7に示す各処理が実行される。ステップS1~S10に示す各処理が実行された後、CPU71は、払出制御基板32からの電源投入時コマンドを受信するか否かを監視するステップS11。そして、電源投入時コマンドを受信したときステップS11でYES、CPU71は、次いでRAMクリア信号のレベルを参照し、電源投入時にRAMクリアスイッチが押されていたか否かを調べるステップS12。電源投入時にRAMクリア操作が行われていた場合ステップS12でYES、次いで、RAM72の全領域がゼロクリアされるS13:RAM初期化。一方、RAMクリアスイッチが押されずに電源が投入された場合、RAM72に記憶されていたデータバックアップデータが有効であるか否か、すなわち、その時点でRAM72に記憶されているデータに基づいて算出したチェックサムと、SUM記憶領域に記憶されているバックアップ用のチェックサムと一致するか否かが判別されるステップS22。この場合、新たに作成されたチェックサムのデータは、前回RAMクリアされた後のデータクリアデータとRAMクリアフラグの値5A[H]とに基づいて作成された値となるため、比較対象であるSUM記憶領域のチェックサムデータとの比較において不一致を起こす00[H≠00[H5A[H。そして、バックアップデータが無効であるとしてステップS22でNO、ステップS13のRAMクリア処理に移行し、RAM72の全領域がゼロクリアされる。また、RAMクリアの実行に伴い、RAMクリアフラグ76に5A[H]が格納されるステップS14。さらに、周辺の基板たとえば、払出制御基板32や演出制御基板31などの基板に、RAMクリア報知のためのRAMクリアコマンドが送信されるステップS15。その後、図5~図7に示すステップS16~ステップS28の各処理が実行される。RAMクリアコマンドが送信されるので、液晶表示ユニット15、遊技ランプ25、ランプユニット27およびスピーカ28を用いたRAMクリア報知が実行される。具体的には、液晶表示ユニット15で前述のようなRAMクリア画面が表示されるとともに、ランプユニット27が前述のRAMクリア報知態様で点灯される。また、スピーカ28から前述の警報音が出力されるとともに、遊技ランプ25が前述のRAMクリア報知態様で点灯される。したがって、電源復帰時にRAMクリアスイッチが押下されていない場合であっても、電源復帰時に必ずRAMクリアが実行され、また、RAMクリアの実行に応じてRAMクリア報知が実行される。これにより、第1期間という、RAMクリア報知の所期の報知期間を担保することができる。次に、メイン処理を中断させて、4msec毎に実行開始される定期割込処理のプログラムについて説明する。図8は主制御基板30における定期割込処理の内容を示すフローチャートである。定期割込処理が開始されると、CPU71のレジスタを保存することなく、速やかに電源異常チェック処理が実行されるステップS30。この電源異常チェック処理の実行を必須としたのは、定期割込処理の起動タイミングが、ステップS28の割込み許可の後に固定されていることに基づく。ステップS30の電源異常チェック処理では前述のように、電源基板61から主制御基板30に供給されている電圧降下信号のレベルを判定する。ステップS30の電源異常チェック処理の終了後、次に述べる普通図柄判定処理ステップS36で使用される普図当選用乱数カウンタ図示しないや、大当たり判定処理ステップS37で使用される大当たり当選用乱数カウンタ図示しないの値などが更新されるS31:乱数更新処理。ステップS31の乱数更新処理の終了後、遊技動作の時間を管理している各タイマについて、タイマ減算処理が行なわれるステップS32。ここで減算されるタイマは、主として、電動チューリップ役物19の拡開時間や大入賞口20の開放時間やその他の遊技演出時間を管理するために使用されるものである。次いで、特図始動口18への遊技球の入球を検出する特図始動口入賞検出スイッチや大入賞口20への遊技球の入球を検出する大入賞口入賞検出スイッチを含む各種スイッチ類のオン/オフ信号が入力され、ワーク領域にオン/オフ信号のレベルや、その立上り状態が記憶されるS33:スイッチ入力処理。なお、前述の乱数更新処理S31は、このスイッチ入力処理S33の後に実行されるようになっていてもよい。スイッチ入力処理の終了後、エラー管理処理が行われるステップS34。エラー管理処理では、賞球払出装置50に遊技球を供給するための球供給機構図示しないに対する遊技球の補給停止の有無や遊技球の詰まりの有無、およびパチンコ機1内部の異常発生の有無も判定している。次いで、入賞口特図始動口18や大入賞口20、普通入賞口へ入賞した遊技球の払出数に対応した賞球払出装置50への払出個数の指示を行うために入賞情報の確認及びコマンドデータの作成を行う賞球管理処理を実行した後ステップS35、電動チューリップ役物19を作動させるか否か普通利益状態を実行するか否かを判定する普通図柄判定処理前述の普通図柄抽選と同等の処理を実行するステップS36。より詳しくはステップS31の乱数更新処理によって更新された普図当選用乱数カウンタの値を当たり当選値と対比する。普図当選用乱数カウンタの値が当たり当選値と一致すれば、普通図柄当選時の動作モードに変更する。この動作モードでは、電動チューリップ役物19の拡開動作に向けた処理が実行される。次いで、特別利益状態を実行大入賞口20の作動するか否かを判定する大当たり判定処理を行うステップS37。そして、大当たり判定の結果が大当たりである場合、特別利益状態中の動作モードに変更する。また、特別利益状態中の動作モードでは、大入賞口20の開放動作大入賞口開閉板21の開閉動作に向けた処理が実行される。大当たり判定処理の後、主制御基板30で管理する所定のランプについてランプ点灯処理を実行するとともにステップS38、電動チューリップ役物19の拡開動作や大入賞口開閉板21の開閉動作などを実現する開閉役物駆動処理を実行した後ステップS39、CPU71を割込み許可状態に戻してタイマ割込みを終えるステップS40。その結果、定期割込処理のルーチンからメイン処理の無限ループ処理図7参照に戻り、ステップS26の処理が実行される。以上によりこの実施形態によれば、RAMクリア報知の開始から第2期間たとえば30秒間が経過するまで、システムリセット処理が終了せず、そのため定期割込処理は実行されない。したがって、RAMクリア後第2期間が経過するまで、遊技処理の主制御基板30による進行が停止される。これにより、RAMクリア報知中の主制御基板30や演出制御基板31の制御処理を制限することができ、制御上の処理負担を軽減させることができる。また、RAMクリア後第1期間たとえば30秒間の間その旨が報知される。この実施形態では第2期間は第1期間と同じ長さ互いに重複する期間であるので、少なくともRAMクリア報知中は、遊技処理の進行が停止される。RAMクリア報知中に遊技者による遊技が行われる可能性は極めて低いので、RAMクリア報知中の主制御基板30や演出制御基板31等の制御処理を制限しても、遊技者による遊技の実行に悪影響を及ぼすことはほとんど考えられない。これにより、遊技者による遊技の実行に悪影響を及ぼすことなく、RAMクリア報知中における制御上の処理負担を軽減させることができる。ところで、RAMクリア報知は前述のように極めて派手な演出である。そのため、パチンコ機1を作業中の作業者たとえば遊技店の店員によっては不快に感じ、RAMクリア報知を中断させることが考えられる。RAMクリア報知の中断は、RAMクリア報知の開始後に電源断させた後に、電源復帰させることにより行われる。しかしながら、RAMクリア報知中は遊技処理の進行が停止される。そして、前述のように遊技処理進行停止中に電源断された場合には、RAMクリアスイッチを押下せずに電源復帰させた場合であっても、電源復帰後に必ずRAMクリアが実行され、このRAMクリアの実行に応じてRAMクリア報知が実行される。したがって、第1期間というRAMクリア報知の所期の報知期間を、確実に担保することができる。図9は、本発明の第2実施形態に係るパチンコ機におけるシステムリセット処理の内容を示すフローチャートである。第2実施形態におけるシステムリセット処理では、図5~図7に示すフローチャートのうち、ステップS12~ステップS24までの処理すなわち図6に示す各処理に代えて図9に示す各処理が実行される。図5および図9を参照して、CPU71の動作内容を説明する。この第2実施形態に係るシステムリセット処理が、第1実施形態に係るシステムリセット処理と相違する点は、監視タイマ77による第2期間の経過の監視を、RAM72の初期化の実行に先立って行う点である。また、これに関連して、周辺の基板へのRAMクリアコマンドの送信や外部端子基板33に対するRAMクリア実行信号の出力も、RAMの初期化の実行に先立って実行される。以下、具体的に説明する。システムリセット処理が開始されると、CPU71は、最初に自らを割込み禁止状態に設定するするとともに、割込みモード2を設定する図5に示すステップS1,S2。その後、CPU71の内部のスタックポインタの値を、スタック領域の最終アドレスたとえば8000Hに設定するとともに、各レジスタの値を初期設定する図5に示すステップS3,S4。その後、RAMクリア信号DELのレベルをチェックする図5に示すステップS5。次いで、CPU71は、周辺の基板の初期設定が完了するまで、ウォッチドッグタイマ回路74をクリアしながらウエイトし図5に示すステップS6,S7、周辺の基板における初期設定の完了後も、電圧降下信号DWNが電源遮断状態を示す電圧レベルたとえばオフ状態となっている間はウエイトする図5に示すステップS8。電圧降下信号DWNが電源投入状態を示す電圧レベルであればCPU71はRAM72をライト許可にするとともにS9:RAMライト許可、待機画面表示コマンドを演出制御基板31に向けて送出する図5に示すステップS10。その後、CPU71は、払出制御基板32からの電源投入時コマンドの受信を監視する図5に示すステップS11。電源投入時コマンドを受信したときステップS11でYES、CPU71は、次いで、図9のステップS42に移行する。電源投入時コマンドを受信したCPU71は、次いで、図5に示すステップS5でリードした情報に基づき、電源基板61からLレベルのRAMクリア信号を受信したか否か、すなわち電源基板61から受信したRAMクリア信号がLレベルであるか否かを判断するステップS42。電源投入時にRAMクリア操作が行われていた場合、具体的には、RAMクリアスイッチを押されながら電源が投入された場合ステップS42でYES、主制御基板30は、電源基板61からLレベルのRAMクリア信号を受信する。一方、電源投入されたがラムクリア操作が行われていなかった場合、具体的には、RAMクリアスイッチが押されずに電源が投入された場合ステップS42でNO、主制御基板30は、電源基板61からHレベルのRAMクリア信号を受信する。主制御基板30が受信したRAMクリア信号がLレベルである場合はステップS42でYES、RAMクリアフラグ76に5A[H]が格納されるステップS43。そして、主制御基板30は、周辺の基板たとえば、払出制御基板32や演出制御基板31などの基板に、RAMクリア報知のためのRAMクリアコマンドRAMクリア関連コマンドを送信するステップS44。演出制御基板31は、RAMクリアコマンドを受信すると、液晶制御基板63およびランプ基板68に、RAMクリア報知のための制御コマンドを送信する。この制御コマンドを受信した液晶制御基板63は、液晶表示ユニット15に第1期間の間、所定のRAMクリア画面たとえば、RAMクリア中ですなどのメッセージ。RAMクリア報知態様を表示する。また、この制御コマンドを受信したランプ基板68は、第1期間の間、ランプユニット27を所定のRAMクリア報知態様で点灯させる。さらに、演出制御基板31は、RAMクリアコマンドを受信すると、スピーカ28の音声出力を制御してスピーカ28から所定の警報音RAMクリア報知態様を第1期間の間出力させるとともに、遊技ランプ25を第1期間の間、所定のRAMクリア報知態様で点灯させる。このRAMクリア報知態様では、パチンコ機1のランプ25,27が全て点灯するとともに、スピーカ28から警報音が大音量で出力される。また、CPU71は外部端子基板33に向けてRAMクリア実行信号を出力するステップS45。主制御基板30から出力されたRAMクリア実行信号は、外部端子基板33を介して遊技店のホールコンに入力される。なお、ステップS43のRAMクリアフラグ格納設定、ステップS44のRAMクリアコマンド送信、およびステップS45のRAMクリア実行信号の出力はこの順で実行されるのであるが、これらの各ステップが実行される時間間隔は、第2期間に比べると十分に短い時間である。そのため、ステップS43~ステップS45の各ステップはほぼ同じタイミングで実行されていると捉えることもできる。また、ステップS43~ステップS45のステップの先後は、図9に示す順に限られず、たとえばステップS44がステップS43に先立って実行されていてもよいし、ステップS45がステップS43やステップS44に先立って実行されていてもよい。また、主制御基板30からのRAMクリア実行信号出力のタイミングで、監視タイマ77による計時が開始されるステップS47,S48。計時の開始時には、所定の期間たとえば30秒間に対応する値を監視タイマ77に予め設定するステップS46。そして、監視タイマ77の値が0になるまで監視タイマ77を減算させるステップS47,S48。そのため、監視タイマ77の値が0よりも大きい場合はステップS47でNO、RAMクリア実行信号の出力から第2期間が未経過であることを意味する。監視タイマ77がその値が0になるまで減算された後にCTC75の初期化が行われる。言い換えれば、システムリセット処理の終了が遅延され、RAMクリア実行信号の出力から第2期間が経過するまでの間、定期割込処理は実行されない。そして、監視タイマ77の値が0に達するとステップS48でYES、RAM72の全領域がゼロクリア記憶内容が初期化されるS46:RAM初期化。その後、主制御基板30の入出力ポート図示しないをクリアしステップS50かつ、RAMクリアフラグ76をクリア5A[H]→00[H]した後ステップS51、CTC75を初期設定する図7に示すステップS25。その後、CPU71を割込み禁止状態にセットしつつ図7に示すステップS26、各種のカウンタについて更新処理を実行する図7に示すステップS27。カウンタの更新後は、CPU71を割込み許可状態に戻して図7に示すステップS28図7に示すステップS26に戻る。ステップS43,S44,S45,S46,S50,S51の処理は、それぞれ、図6に示すステップS14,S15,S16,S17,S20,S21の処理と同等の処理である。また、ステップS49の処理は、図6に示すステップS13の処理と同等の処理である。一方、主制御基板30が受信したRAMクリア信号がHレベルである場合はステップS42でNO、RAM72に記憶されていたデータバックアップデータが有効であるか否かが判別されるステップS52。バックアップデータが有効である場合はステップS52でYES、次いで復帰コマンド処理ステップS53および復帰時各種処理ステップS54が実行される。ステップS52,S53,S54の各処理は、図6に示すステップS22,S23,S24と同等の処理である。ステップS24の復帰時各種処理が終了すると、CTC75を初期設定し図7に示すステップS25、その後、CPU71を割込み禁止状態にセットしつつ図7に示すステップS26、各種のカウンタについて更新処理を実行する図7に示すステップS27。カウンタの更新後は、CPU71を割込み許可状態に戻して図7に示すステップS28図7に示すステップS26に戻る。また、第2実施形態では、図8に示すものと同様の定期割込処理が実行される。次に、第3実施形態について説明する。この第3実施形態では、第1実施形態および第2実施形態と異なり、定期割込処理内で、監視タイマ77による第2期間の経過の監視を行う。図10は、本発明の第3実施形態に係るパチンコ機におけるシステムリセット処理の内容を示すフローチャートである。第3実施形態におけるシステムリセット処理では、図5~図7に示すフローチャートのうち、ステップS12~ステップS24までの処理すなわち図6に示す各処理に代えて図10に示す各処理が実行される。図5および図10を参照して説明する。システムリセット処理が開始されると、CPU71は、最初に自らを割込み禁止状態に設定するするとともに、割込みモード2を設定する図5に示すステップS1,S2。その後、CPU71の内部のスタックポインタの値を、スタック領域の最終アドレスたとえば8000Hに設定するとともに、各レジスタの値を初期設定する図5に示すステップS3,S4。その後、RAMクリア信号DELのレベルをチェックする図5に示すステップS5。次いで、CPU71は、周辺の基板の初期設定が完了するまで、ウォッチドッグタイマ回路74をクリアしながらウエイトし図5に示すステップS6,S7、その後、電源異常信号がオフになるまでウエイトする図5に示すステップS8。そして、電源異常信号がオフになると、CPU71はRAM72をライト許可にするとともにS9:RAMライト許可、待機画面表示コマンドを演出制御基板31に向けて送出する図5に示すステップS10。その後、CPU71は、払出制御基板32からの電源投入時コマンドの受信を監視する図5に示すステップS11。電源投入時コマンドを受信したときステップS11でYES、CPU71は、次いで、図10のステップ62に移行する。電源投入時コマンドを受信したCPU71は、次いで、電源基板61からLレベルのRAMクリア信号を受信したか否か、すなわち電源基板61から受信したRAMクリア信号がLレベルであるか否かを判断するステップS62。電源投入時にRAMクリア操作が行われていた場合、具体的には、RAMクリアスイッチを押されながら電源が投入された場合ステップS11でYESかつステップS62でYES、主制御基板30は、電源基板61からLレベルのRAMクリア信号を受信する。一方、電源投入されたがラムクリア操作が行われていない場合、具体的には、RAMクリアスイッチが押されずに電源が投入された場合ステップS11でYESかつステップS62でNO、主制御基板30は、電源基板61からHレベルのRAMクリア信号を受信する。主制御基板30が受信したRAMクリア信号がLレベルである場合はステップS62でYES、RAM72の全領域がゼロクリア記憶内容が初期化されるS63:RAM初期化。また、主制御基板30は、周辺の基板たとえば演出制御基板31などに、RAMクリア報知のためのRAMクリアコマンドを送信するステップS65。演出制御基板31は、RAMクリアコマンドを受信すると、液晶制御基板63およびランプ基板68に、RAMクリア報知のための制御コマンドを送信する。この制御コマンドを受信した液晶制御基板63は、液晶表示ユニット15に第1期間たとえば30秒間の間、所定のRAMクリア画面たとえば、RAMクリア中ですなどのメッセージ。RAMクリア報知態様を表示する。また、この制御コマンドを受信したランプ基板68は、第1期間の間、ランプユニット27を所定のRAMクリア報知態様で点灯させる。さらに、演出制御基板31は、RAMクリアコマンドを受信すると、スピーカ28の音声出力を制御してスピーカ28から所定の警報音RAMクリア報知態様を第1期間の間出力させるとともに、遊技ランプ25を第1期間の間、所定のRAMクリア報知態様で点灯させる。このRAMクリア報知態様では、パチンコ機1のランプ25,27が全て点灯するとともに、スピーカ28から警報音が大音量で出力されるこのとき、スピーカ28から出力される警報音はたとえば大音量である。また、CPU71は外部端子基板33に向けてRAMクリア実行信号を出力するステップS66。主制御基板30から出力されたRAMクリア実行信号は、外部端子基板33を介して遊技店のホールコンに入力される。RAMクリア実行信号の出力後、主制御基板30の入出力ポート図示しないをクリアステップS70した後、CTC75を初期設定する図7に示すステップS25。その後、CPU71を割込み禁止状態にセットしつつ図7に示すステップS26、各種のカウンタについて更新処理を実行する図7に示すステップS27。カウンタの更新後は、CPU71を割込み許可状態に戻してステップS26に戻る。ステップS63,S65,S66,S70の処理は、それぞれ、図6に示すステップS13,S15,S16,S20の処理と同等の処理である。一方、主制御基板30が受信したRAMクリア信号がHレベルである場合はステップS62でNO、RAM72に記憶されていたデータバックアップデータが有効であるか否かが判別されるステップS72。バックアップデータが有効である場合はステップS72でYES、次いで復帰コマンド処理ステップS53および復帰時各種処理ステップS54が実行される。ステップS72,S73,S74の各処理は、図6に示すステップS22,S23,S24と同等の処理である。ステップS24の復帰時各種処理が終了すると、CTC75を初期設定し図7に示すステップS25、その後、CPU71を割込み禁止状態にセットしつつ図7に示すステップS26、各種のカウンタについて更新処理を実行する図7に示すステップS27。カウンタの更新後は、CPU71を割込み許可状態に戻して図7に示すステップS28図7に示すステップS26に戻る。次に、メイン処理を中断させて、4msec毎に実行開始される定期割込処理定期割込処理プログラムについて説明する。図11は、本発明の第3実施形態に係るパチンコ機における定期割込処理の内容を示すフローチャートである。定期割込処理が開始されると、CPU71のレジスタを保存することなく、速やかにその開始タイミングで、監視タイマ77による計時が開始されるステップS81。なお、監視タイマ77たとえば30秒に相当するデータの設定は、システムリセット処理側におけるRAM初期化後の所定のタイミングたとえばS66の直後で行う。そして、計時開始後は監視タイマ77の値が0になるまで監視タイマ77を減算させるステップS81,S84。そのため、監視タイマ77の値が0よりも大きい場合はステップS81でNO、定期割込処理の開始から第2期間が未経過であることを意味する。そして、監視タイマ77の値が0に達するとステップS81でYES、電源異常チェック処理が実行されるステップS82。この電源異常チェック処理は、ステップS30の電源異常チェック処理と同等の処理である。ステップS82の電源異常チェック処理の終了後、定期処理内各種処理が実行されるステップS83。この定期処理内各種処理とは、定期割込内における種々の処理を意味し、たとえば図8に示すステップS31~S40の各処理を含むものである。すなわち、定期処理内各種処理は、たとえば普図当選用乱数更新処理図8に示すS31、タイマ減算処理図8に示すS32、スイッチ入力処理図8に示すS33、エラー管理処理図8に示すS34、賞球管理処理図8に示すS35、普通図柄判定処理図8に示すS36、大当たり判定処理図8に示すS37、ランプ点灯処理図8に示すS38、開閉役物駆動処理図8に示すS39を含んでおり、これらの処理が所定順に実行される。これら全ての処理の終了後、CPU71を割込み許可状態に戻してタイマ割込みを終える。以上によりこの実施形態第3実施形態によれば、RAMクリア報知の開始から第2期間たとえば30秒間が経過するまで、定期割込処理が進行せず中断する。したがって、RAMクリア後第2期間が経過するまで、遊技処理の主制御基板30による進行が停止される。また、RAMクリア後第1期間たとえば30秒間の間その旨が報知される。この実施形態では第2期間は第1期間と同じ長さであるので、少なくともRAMクリア報知中は、遊技処理の進行が停止される。これにより、RAMクリア報知中の主制御基板30や演出制御基板31の制御処理を制限することができ、制御上の処理負担を軽減させることができる。RAMクリア報知中に遊技者による遊技が行われる可能性は極めて低いので、RAMクリア報知中の主制御基板30や演出制御基板31等の制御処理を制限しても、遊技者による遊技の実行に悪影響を及ぼすことはほとんど考えられない。これにより、遊技者による遊技の実行に悪影響を及ぼすことなく、RAMクリア報知中における制御上の処理負担を軽減させることができる。以上、この発明の3つの実施形態について説明したが、この発明は他の形態で実施することもできる。たとえば、第3実施形態において図11に二点鎖線で示すように、監視タイマ77の減算中、すなわちタイマの値が0になる以前であっても、乱数更新処理を実行させるようにしてもよいステップS91。このステップS91の乱数更新処理はステップS83の定期割込内各種処理に含まれる乱数更新処理S31と同等の処理である。第2期間たとえば30秒間が経過するまで乱数の更新が行われないとすると、この第2期間の満了のタイミング監視タイマ77の値が0になったタイミングを基準に乱数更新が開始されることになる。この場合、第2期間の満了のタイミングが遊技者に把握されると、体感器などを用いたゴト行為が行われるおそれがある。これに対し、監視タイマ77の減算中も乱数更新処理を実行することにより、第2期間が経過する前であっても乱数の更新を行うことで、乱数の更新タイミングを遊技者にわかりづらくすることができる。また、前述の各実施形態において、CPU71の遊技処理進行停止中に入力ポートに入力される電圧降下信号DWNの電圧レベルを監視しておくことにより、CPU71の遊技処理進行停止中に電源断があったことをCPU71は把握することができる。そして、CPU71の遊技処理進行停止中の電源断があったときは、その電源復帰時におけるチェックサム演算の対象を、RAM72におけるワーク領域だけでなく、RAMクリアフラグ領域RAMクリアフラグ76も含めた領域電源復帰時サム値対象領域とする。一方、バックアップ処理時におけるチェックサム演算の対象は前述のようにRAM72におけるワーク領域バックアップ処理時サム値対象領域だけであるので、電源復帰時に新たに作成されたチェックサムのデータと、SUM記憶領域のチェックサムデータとの間で不一致が生じる。そのため、CPU71の遊技処理進行停止中に電源断操作がされた場合に、電源復帰後確実にRAMクリアを実行させることができる。そして、RAMクリアに伴ってRAMクリア報知が実行されるから、第1期間というRAMクリア報知の所期の報知期間を、確実に担保することができる。また、前述の各実施形態において、電圧降下信号DWNを入力するものではなく、電圧降下信号DWNをNMI端子に入力するように構成してもよい。この場合において、CPU71の遊技処理進行停止中に電源断操作がされ、その後RAMクリア操作が行われずに電源復帰された場合を考える。そして、CPU71の遊技処理進行停止中の電源断があったときは、その電源復帰時におけるチェックサム演算の対象を、RAM72におけるワーク領域だけでなく、RAMクリアフラグ領域RAMクリアフラグ76も含めた領域電源復帰時サム値対象領域とする。一方、バックアップ処理時におけるチェックサム演算の対象は前述のようにRAM72におけるワーク領域だけであるので、電源復帰時に新たに作成されたチェックサムのデータと、SUM記憶領域のチェックサムデータとの間で不一致が生じる。そのため、CPU71の遊技処理進行停止中に電源断操作がされた場合に、電源復帰後に確実にRAMクリアを実行させることができる。そして、RAMクリアに伴ってRAMクリア報知が実行されるから、第1期間というRAMクリア報知の所期の報知期間を、確実に担保することができる。また、CPU71の遊技処理進行停止中に電源断操作がされた場合、電源復帰時にCPU71がRAMクリアフラグRAMクリアされたことを示す情報を参照し、RAMクリフラグが設定されていれば、再度RAMクリアを行うための時間設定とコマンド送信を行うことにより、電源復帰後にRAMクリアとRAMクリア報知との実行を担保させるようにしてもよい。さらに、CPU71の遊技処理進行停止中に電源断操作がされた場合、電源復帰時にCPU71がRAMクリア報知タイマRAMクリアされたことを示す情報を参照して、少なくとも報知タイマが0でなければ、RAMクリアコマンドを送信することにより、電源復帰後にRAMクリア報知の実行を担保させるようにしてもよい。この場合、残りの報知期間だけRAMクリア報知を実行してもよいし、所期の報知期間RAMクリア報知を実行してもよい。また、前述の各実施形態では、RAMクリア報知を行うための第1期間を30秒間として説明したが、第1期間として、これ以外の期間を設けることができる。また、前述の各実施形態では、第2期間が第1期間と同じ長さである場合を例に挙げたが、第2期間を第1期間よりも長い期間に設定することもできる。また、前述の各実施形態における液晶表示ユニット15、ランプ25,27およびスピーカ28のRAMクリア報知態様はそれぞれ前述のものに限られず、他の態様を用いて、RAMクリア報知を実行することができる。また、RAMクリア報知において遊技ランプ25およびランプユニット27の双方を駆動点灯させる例を説明したが、遊技ランプ25およびランプユニット27のうち一方のみを駆動点灯させるものであってもよい。さらに、液晶表示ユニット15、スピーカ28およびランプ25,27の全てを用いて行うことに限られず、液晶表示ユニット15、ランプ25,27およびスピーカ28の少なくとも1つを用いて行うこともできる。また、主制御基板30に、ウォッチドッグタイマ回路74を設けない構成とすることもできる。また、主制御基板30にRAM72とは別にバックアップ用RAMを設け、主制御基板30のバックアップ時には、主制御基板30のRAM72の記憶内容データおよびチェックサムをバックアップ用RAMに移し、電源断時にバックアップ用RAMに保持させ続けるものであってもよい。この場合、電源基板61からのバックアップ用電源電圧BUは、バックアップ用RAMだけに供給されている。また、データの誤り検出符号としてたとえばチェックサムを例に挙げたが、データの誤り検出符号としてたとえばハッシュ関数を用いることもできる。また、前述の各実施形態では、主制御基板30および払出制御基板32にバックアップ機能を設け場合を例に挙げたが、主制御基板30のみにバックアップ機能を設けるようにしてもよい。また、RAMクリア報知の報知終了タイミングを、演出制御基板31ではなく、主制御基板30で管理するようにしてもよい。そして、報知期間の満了時に、主制御基板30から所定の終了コマンドを演出制御基板31に送信させる構成としてもよい。また、前記の実施形態では、遊技機の一例としてパチンコ機を例にとって説明したが、この発明は、パチンコ機に限らず、たとえばパチスロ機などの他の遊技機にも適用可能である。その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。"