"直流電圧を入力してトランスの一次側に電力供給するスイッチング回路と、前記トランスの二次側から直流出力電圧を生成し負荷に電力供給する整流平滑回路と、前記直流出力電圧を帰還して前記スイッチング回路と前記整流平滑回路に所望のパルス信号を供給する制御回路とを備えるスイッチング電源装置であって、前記制御回路は、入力電力情報またはトランス電流情報に基づき、前記スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御するパルス第一制御手段と、前記整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御するパルス第二制御手段と、を備えることを特徴とするスイッチング電源装置。前記制御回路は、デジタルシグナルプロセッサを有して形成されることを特徴とする請求項1に記載のスイッチング電源装置。前記制御回路は、前記直流出力電圧をフィードバックして目標値の基準電圧と比較し、誤差を増幅する誤差増幅器と、キャリア信号及び前記誤差増幅器からの出力信号を入力しパルス信号を生成するパルス幅変調回路と、を、備え、前記パルス幅変調回路と前記スイッチング回路の間には前記パルス第一制御手段を接続し、前記パルス幅変調回路と前記整流平滑回路の間には前記パルス第二制御手段を接続する、ことを特徴とする請求項1に記載のスイッチング電源装置。前記制御回路は、前記直流出力電圧を帰還させて目標値の基準電圧と比較し、誤差を増幅する誤差増幅器と、前記誤差と前記パルス第一制御手段から出力される信号とを加算して第1の加算信号を得る第1の加算器と、前記第1の加算信号に応じた第1のパルス信号を生成する第1のパルス幅変調回路と、前記誤差と前記パルス第二制御手段から出力される信号とを加算して第2の加算信号を得る第2の加算器と、前記第2の加算信号に応じた第2のパルス信号を生成する第2のパルス幅変調回路と、を備え、前記第1のパルス信号によって、前記スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御し、前記第2のパルス信号によって、前記整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御する、ことを特徴とする請求項1に記載のスイッチング電源装置。前記制御回路は、前記直流出力電圧を帰還させて目標値の基準電圧と比較し、誤差を増幅する誤差増幅器と、キャリア信号と前記パルス第一制御手段から出力される信号とを加算して第1の加算信号を得る第1の加算器と、前記第1の加算信号と前記誤差に応じた第1のパルス信号を生成する第1のパルス幅変調回路と、前記キャリア信号と前記パルス第二制御手段から出力される信号とを加算して第2の加算信号を得る第2の加算器と、前記第2の加算信号と前記誤差に応じた第2のパルス信号を生成する第2のパルス幅変調回路と、を備え、前記第1のパルス信号によって、前記スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御し、前記第2のパルス信号によって、前記整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御する、ことを特徴とする請求項1に記載のスイッチング電源装置。前記スイッチング回路は、直流電圧が印加される入力端子間に直列に接続された第1のスイッチング素子及び第2のスイッチング素子と、前記入力端子間に直列に接続された第3のスイッチング素子及び第4のスイッチング素子と、を並列に接続し、交互にオンオフする第1のスイッチング素子及び第2のスイッチング素子と、交互にオンオフする第3のスイッチング素子及び第4のスイッチング素子と、の間のオンオフの位相差を制御することでトランス1次側に交流電圧を印加するフルブリッジ回路を有して形成され、前記整流平滑回路は、トランス2次側端子の各々に接続されトランス2次側電圧に同期してオンオフする第5のスイッチング素子と第6のスイッチング素子と、前記トランス2次側端子の一端と前記第5のスイッチング素子とが接続する接続点と出力端子との間に接続した第1のチョークチョークコイルと、前記トランス2次側端子の他端と前記第6のスイッチング素子とが接続する接続点と出力端子との間に接続した第2のチョークチョークコイルと、前記第1のチョークチョークコイルと前記第2のチョークチョークコイルが接続する接続点と2次側基準電位点間に接続される出力コンデンサと、を有するカレントダブラ整流回路を形成する、請求項1ないし請求項5の1項に記載のスイッチング電源装置。直流電圧を入力してトランスの一次側でいったん交流電圧に変換するスイッチング回路と、前記トランスの二次側で前記交流電圧を整流平滑し所望の直流出力電圧を生成するとともに負荷に電力供給する整流平滑回路と、前記直流出力電圧を帰還して前記スイッチング回路と前記整流平滑回路に所望のパルス信号を供給する制御回路を備えるスイッチング電源装置における制御方法であって、前記パルス信号を前記の各電力情報及びトランス電流情報に基づいて任意のタイミングで制御する、ことを特徴とするスイッチング電源装置の制御方法。多くの従来技術のコンバータ制御回路は、内蔵発振器に同期したゲート駆動パルスをパルス幅変調PulseWidthModulationPWM制御により生成し、コンバータのスイッチング動作を行っている。ゲート駆動パルスにおけるオンオフのタイミングは、内部キャリア信号とコンベア値によって決定される。ところがコンバータの負荷が変化した際には、上記のオンオフのタイミング動作では、スイッチング素子の電力損失が増加してしまう場合がある。この電力損失増加は、電源の発熱を招くため、そのための冷却が必要となり電源のサイズコストアップなどの問題が生じる。このように、従来技術の問題点は、スイッチング素子の動作タイミングが固定のため、コンバータの状態、変化に対して電力損失が大きくなるタイミングでしかスイッチング素子のオンオフ動作ができないことに起因する。そのための解決手段としては、例えば、コンバータの状態に応じて各スイッチング素子のオンオフのタイミングを任意に可変する制御手法が有効である。しかし、従来の制御方法では、このような可変制御は困難である。上記課題を解決するため、本発明は、入出力電力情報及びトランス電流情報をベースに、デジタルシグナルプロセッサDSP:DigitalSignalProcessor及びプログラムを用いタイミング演算アルゴリズムを導入することにより、各スイッチング素子の動作を個別設定し、スイッチング素子のオンオフのタイミング動作に伴って生ずる電力損失を可及的に低減できる制御システムを組み入れている。すなわち、本発明によるスイッチング電源装置は、直流電圧を入力してトランスの一次側に電力供給するスイッチング回路と、前記トランスの二次側から直流出力電圧を生成し負荷に電力供給する整流平滑回路と、前記直流出力電圧を帰還して前記スイッチング回路と前記整流平滑回路に所望のパルス信号を供給する制御回路を備えるスイッチング電源装置であって、前記制御回路は、前記パルス信号を更に任意タイミングで出力する機能を有するパルス制御手段を有することを特徴とする。かかるパルス制御手段を制御回路に設けたこの構成により、上記課題を解決することができる。また、本発明によるスイッチング電源装置は、前記制御回路の前記パルス制御手段に、入出力電力情報及びトランス電流情報に基づき、前記スイッチング回路の各スイッチング素子への前記任意タイミングを制御する機能を有する第一のパルス制御手段と、前記整流平滑回路の各スイッチング素子への前記任意タイミングを制御する機能を有する第二のパルス制御手段を備えることを特徴とする。また、本発明によるスイッチング電源装置は、前記パルス第一制御手段及び前記パルス第二制御手段が、前記各スイッチング素子への前記任意タイミングの波形生成を実現するために、DSP及びプログラムを用いてタイミング演算アルゴリズムを導入するようにしてもよい。また、本発明によるスイッチング電源装置は、前記制御回路が、前記直流出力電圧と目標値である基準電圧との差を増幅する誤差増幅機能と、前記誤差をパルス幅に変換するためのキャリア信号と前記誤差増幅器の出力信号を入力して前記パルス波形の時比率を変えて所望のパルス信号を生成するためのパルス幅変調PWM機能とを、この順で備えるとともに、前記パルス幅変調PWM回路と前記スイッチング回路の間には前記パルス第一制御手段を、前記PWM回路と前記整流平滑回路の間には、前記パルス第二制御手段をそれぞれ接続するようにしてもよい。また、本発明によるスイッチング電源装置において、前記制御回路は、前記直流出力電圧と目標値である基準電圧との差を増幅する誤差増幅機能と、前記誤差をパルス波形の時比率へ変えて所望のパルス信号を生成するPWM回路の第一コンパレータの一方の入力端子に接続し、前記第一コンパレータの他方の入力端子にキャリア信号を入力させるとともに、前記フィルタと前記第一コンパレータ間の接続経路上にパルス第一制御手段を接続する第一制御回路と、前記フィルタの出力側を前記PWM回路の第二コンパレータの一方の入力端子に接続し、前記第二コンパレータの他方の入力端子に前記キャリア信号を入力させるとともに、前記フィルタと前記第二コンパレータ間の接続経路上にパルス第二制御手段を接続する第二制御回路とで構成し、前記第一コンパレータの出力側と前記スイッチング回路及び前記第二コンパレータの出力側と前記整流回路とをそれぞれ接続するようにしてもよい。また、本発明によるスイッチング電源装置において、前記制御回路には、前記直流出力電圧と目標値である基準電圧との差を増幅する誤差増幅機能と、前記誤差をパルス波形の時比率へ変えて所望のパルス信号を生成するPWM回路の第一コンパレータの一方の入力端子に接続し、前記第一コンパレータの他方の入力端子にキャリア信号を入力させるとともに、前記キャリア信号と前記第一コンパレータ間の接続経路上にパルス第一制御手段を接続する第一制御回路と、前記フィルタの出力側を前記PWM回路の第二コンパレータの一方の入力端子に接続し、前記第二コンパレータの他方の入力端子に前記キャリア信号を入力させるとともに、前記キャリア信号と前記第二コンパレータ間の接続経路上にパルス第二制御手段を接続する第二制御回路とで構成し、前記第一コンパレータの出力側と前記スイッチング回路及び前記第二コンパレータの出力側と前記平滑回路とをそれぞれ接続するようにしてもよい。また、本発明によるスイッチング電源装置の制御方法は、直流電圧を入力してトランスの一次側ではいったん交流電圧に変換するスイッチング回路と、前記トランスの二次側で前記交流電圧を整流平滑し所望の直流出力電圧に変換するとともに負荷に電力供給する整流平滑回路と、前記直流出力電圧を帰還して前記スイッチング回路と前記整流回路に所望のパルス信号を供給する制御回路を備えるスイッチング電源装置における制御方法であって、前記制御回路は、前記パルス信号を前記の各電力情報及びトランス電流情報に基づいて任意のタイミングで制御するようにしてもよい。また、本発明によるスイッチング電源装置の制御方法は、パルス第一制御手段が入出力電力情報及びトランス電流情報に基づき前記スイッチング回路の各スイッチング素子への前記任意タイミングを制御し、パルス第二制御手段が前記整流平滑回路の各スイッチング素子への前記任意タイミングを制御するようにしてもよい。また、本発明によるスイッチング電源装置の制御方法は、前記パルス第一制御手段と前記パルス第二制御手段に、前記各スイッチング素子への前記任意タイミングの波形生成を実現するために、DSP及びプログラムを用いてタイミング演算アルゴリズムを導入するようにしてもよい。本発明のスイッチング電源装置は、回路を構成する全スイッチのオンオフに伴って発生する電力損失を最小化にすることができ、電力効率の改善を図ることができる。また、回路の発熱量を低減することができるので、結果として装置のコンパクト化、軽量化も図ることができる。発明を実施するための形態以下、実施形態と省略するのスイッチング電源装置は、コンバータの制御において、パルス幅変調PWM回路から出力する固定タイミングのパルス信号を、従来にない新規な制御回路によって制御する。新規な制御回路は、スイッチング回路に最適なタイミングでパルス信号を出力しスイッチング回路を制御するパルス第一制御手段パルスタイミングコントローラ1を有するとともに、整流平滑回路に最適なタイミングでパルス信号を出力し整流平滑回路を制御するパルス第二制御手段パルスタイミングコントローラ2とを有し、2つのパルス制御手段を有して構成される。このような、パルス第一制御手段とパルス第二制御手段とを有する新規なパルス制御手段は、従来から知られている種々のコンバータの回路構成に適用できる。従って、実施形態のスイッチング電源装置は、このような新規なパルス制御手段を採用することによって、種々の接続態様のコンバータ回路を実施することができる。そして、どの接続態様のコンバータ回路においても、スイッチング回路に最適なタイミングでパルス信号を出力するとともに、整流平滑回路に最適なタイミングでパルス信号を出力することができるという、同様の効果を得ることができる。また、デジタルシグナルプロセッサを用いる場合においては、スイッチング回路に最適なパルス信号と整流平滑回路に最適なタイミングのパルス信号とを演算する演算アルゴリズムの柔軟な設計が可能である。以下、本発明の実施の形態を、図面を参照して説明する。図1は、本発明の第1の実施形態によるスイッチング電源装置の基本構成を示すブロック図である。スイッチング電源装置1は、スイッチング回路2、整流回路整流平滑回路3及び制御回路4で構成する。スイッチング回路2には、直流入力電圧Vinが入力される。この直流入力電圧Vinを用いて交流電圧を発生し、トランスTの一次側にこの交流電圧を印加する。スイッチング回路2の入力端から直流入力電流Iinが流入する。トランスTの一次側には、トランス1次側電流Itrsが発生する。整流回路3では、トランスTの二次側で変圧された交流電圧を整流し平滑することで所望の直流出力電圧Voutに変換する。制御回路内4の誤差検出器VRにて直流出力電圧Voutと基準電圧Vrefとの電圧の差が比較される。直流出力電圧Voutと基準電圧Vrefの電圧の差である誤差電圧が誤差検出器VRの増幅回路で増幅される。この増幅回路で増幅された誤差電圧は、制御系の特性を最適化するためのフィルタ5に入力される。コンペア値6は、フィルタ5から出力される誤差電圧である。コンペア値6は、キャリア信号7とともにPWM回路8に入力される。PWM回路8では、キャリア信号7を用いて、コンペア値6に応じたパルス幅を有するパルス信号に変換する。PWM回路8で生成されたパルス信号は、直流出力電圧Voutを安定化するための制御信号としてパルス制御手段9のパルス第一制御手段10と、パルス第二制御手段11に入力される。パルス第一制御手段10には、スイッチング回路2に入力される直流入力電圧Vin、直流入力電流Iin、トランスTに発生するトランス電流Itrsの少なくともいずれかがスイッチング回路情報12として供給される。また、パルス第二制御手段には、整流回路3から出力される直流出力電圧Vout、直流出力電流Iout、トランスTに発生するトランス1次側電流Itrsの少なくともいずれかが整流回路情報13として供給される。パルス第一制御手段10は、PWM回路8で生成されたパルス信号を、スイッチング回路情報12に基づいて最適のタイミングでスイッチング回路2に出力する。一方、パルス第二制御手段11は、PWM回路8で生成されたパルス信号を、整流回路情報13に基づいて最適のタイミングで整流回路3に出力する。これらパルス第一制御手段10とパルス第二制御手段11によって、スイッチング回路2のスイッチング素子と整流回路3のスイッチング素子との各スイッチング素子のオンオフの動作タイミングを最適化する。図2は、本発明の第1の実施形態によるスイッチング電源装置1の実施回路例である。より詳しくは、制御回路4を除くスイッチング回路2と整流回路3の実施回路部分について示した。フルブリッジ回路で構成されるスイッチング回路2は、トランスTの一次側コイルN1を交流駆動し、整流回路3は、トランスTの二次側コイルN2に誘起される交流電圧を同期整流して直流出力電圧Voutに変換する。スイッチング回路2は、例えば、直流電圧400Vが印加される入力端子と、一次側基準電位接地電位間に直列に接続されたスイッチング素子A、B、及びC、Dを並列に接続したフルブリッジ回路で構成される。スイッチング素子A、B、C、Dに並列接続されているダイオードD3~D6、コンデンサC3~C6は、各スイッチング素子に寄生するボディダイオード及び出力容量である。トランスTを介して接続される整流回路3には、同期整流スイッチとして機能するスイッチング素子SRAと同期整流スイッチとして機能するスイッチング素子SRBの各々がトランスTの二次側の各々の巻線端に接続されている。スイッチング素子SRAとスイッチング素子SRBの各々に並列に接続されているダイオードD7、D8は各スイッチング素子に寄生するボディダイオードである。また、スイッチング素子SRAの一端にチョークコイルL1の一端が接続され、スイッチング素子SRBの一端にチョークコイルL2の一端が接続されている。スイッチング素子SRAの他端とスイッチング素子SRBの他端とは接地されている。抵抗r1はL1の等価直列抵抗あり、抵抗r2はL2の等価直列抵抗ある。この抵抗r1と抵抗r2の接続点と2次側基準電位点間に出力コンデンサCoが接続され、出力コンデンサCoの両端から直流出力電圧Voutが得られる。整流回路3は、カレントダブラ整流回路を形成する。図3は、第1の実施形態における動作タイミングを示す図である。スイッチング回路2の各スイッチング素子A~Dと整流回路3のスイッチング素子SRA、SRBの各スイッチのオンオフの動作タイミングを示してある。時刻T1からT11までの間は、動作タイミングの1周期分にあたり、スイッチング素子SRBの立ち上がりタイミングを1周期のスタートとして表現した。スイッチング素子A,Bは交互にオンオフを繰り返すとともに、両スイッチの同時オンによる入力電源の短絡を防止するために、スイッチング素子A、B共にオフする微小な時間を設けている。また、スイッチング素子C,D共にオフするデッドタイムを設けて交互にオンオフ動作する。ここで、スイッチング素子A,B及びスイッチング素子C,Dの動作タイミングに設けたデッドタイムをデッドタイムTd_ab、及びデッドタイムTd_cdとする。スイッチング素子A,Bとスイッチング素子C,Dを、ある時間差で動作させ、この位相差を可変することで直流出力電圧を制御する。また、スイッチング素子SRA、SRBがオンするタイミングはスイッチング素子A、Bがオフするタイミングに同期する。また、スイッチング素子SRA、SRBがオフするタイミングはスイッチング素子B、Aがオフするタイミングからわずかな期間ΔTzcsだけ遅延させる。T1とT3の間及びT6とT8の間は、それぞれスイッチング素子SRA及びスイッチング素子SRBをソフトスイッチングさせるための期間ΔTzcsである。また、T2とT5の間は、位相差を示す。ところで、従来の整流回路3における同期整流スイッチの制御方法において、スイッチング素子SRA及びSRBはボディダイオード損失が発生する。これはスイッチング素子のオンオフ動作タイミングが固定であることに起因するものである。その結果、コンバータの状態変化によっては電力損失が大きくなるタイミングが存在し、これが効率低下の要因となっていた。これを改善するためにはコンバータの状態に応じて各スイッチのオンオフのタイミングを可変とする制御が有効となる。即ち、負荷電流の全域に亘り、最適なオンオフの動作タイミングを設定することができれば、効率低下を防ぐことが可能となる。従来の制御方法では、このような可変制御は困難である。本実施形態は、上述した問題を解消するために制御回路4にパルス制御手段9を備えた。このパルス制御手段9には、DSP及びプログラムを用いてタイミング演算アルゴリズムからなるシステムを導入している。パルス制御手段9は、上述したように、パルス第一制御手段10とパルス第二制御手段11との特徴ある構成を有する。パルス第一制御手段10においては、PWM回路8から出力されるパルス信号に加えて、直流入力電圧Vin、直流入力電流Iin及びトランスTに発生するトランス1次側電流Itrsのスイッチング回路情報12のうちの少なくとも、いずれか1つ、またはこれらの2つ以上の組み合わせが制御に用いられる。また、パルス第二制御手段11においては、PWM回路8から出力されるパルス信号に加えて、直流出力電圧Vout、直流出力電流Iout及びトランス1次側電流Itrsの整流回路情報13のうちの少なくとも、いずれか1つ、またはこれらの2つ以上の組み合わせが制御に用いられる。具体的にどのように制御にこれらの情報が用いられるかについては、後述する。これらの情報を適宜用いDSPにおいて演算処理することで、各スイッチング素子のオンオフのタイミング動作を最適条件下に個別に設定することを可能にしている。図3のスイッチング素子SRA及びスイッチング素子SRBの動作のタイミングは、パルス第一制御手段10とパルス第二制御手段11とを有する、かかるシステムのもとに設定した動作タイミングである。図2の回路を動作させたシミュレーション波形を図4及び図5に示す。図4は、従来の制御方法を用いた場合のスイッチング素子SRAの電流波形であり、図5は、本発明の制御方法を用いた場合の同スイッチの電流波形である。図4aは出力電流を15A、図4bは出力電流を30A、そして図4cは出力電流を60Aとしたときのスイッチング素子SRAの電流波形を示す。従来の制御方式では、スイッチング素子SRAのオンオフ動作はスイッチング素子Aに同期している。スイッチング素子SRAがオフするとき、スイッチング素子SRAに流れる電流は出力電流とほぼ同じ値から強制的に遮断される。そのため、スイッチがオフした後、スイッチに流れていた電流は同スイッチに寄生するボディダイオードに転流するため、ダイオードによる電力損失が発生する。また、スイッチング素子SRBにおいても同一の理由により、電力損失が生じる。従来の制御方式において、上記の損失は動作原理上必ず発生するものであり、ここに電力損失の低減が容易ではない理由がある。本実施形態においては、整流回路3において、スイッチングタイミングの最適化を図っている。以下、これにつき説明をする。図5図5において、同期整流スイッチとして機能するスイッチング素子SRAのオフタイミングは、スイッチング素子Aのオフタイミングより期間ΔTzcs遅らせている。このような時系列のスイッチングの関係は、図3に一致符合している。期間ΔTzcsにおけるスイッチング素子SRAの電流はスイッチング素子Aがオフになった直後から徐々に下降し、期間ΔTzcs経過時に0Aとなる。このタイミングでスイッチング素子SRAをオフさせることで、ZCSを実現している。スイッチング素子Aのオフと同時にスイッチング素子SRAはオフとなり、スイッチング素子SRAのボディダイオード電流が大きく流れる従来の制御方式とは、著しく対照的である。すなわち、本実施形態の制御方法によれば、期間ΔTzcsを設定することによってスイッチング素子SRAに寄生するボディダイオードの損失を原理上取り除くことが可能となる。出力電流を大きくした場合、期間ΔTzcsを長くすることで、スイッチング素子SRAがオフする時の同スイッチ電流を0Aまで減少させることができる。したがって、図2の回路の出力電力が変化した場合において、期間ΔTzcsを可変させることで電力損失を小さくできる。具体的には以下のように制御をする。パルスタイミングコントローラ2パルス第二制御手段11は、直流出力電圧Voutと直流出力電流Ioutとから図2に示す回路における出力電力を検出する。そして、この出力電力に応じた最も電力損失が少なくなる、予め求めておいた、期間ΔTzcsをロムROMテーブルから読み出す。すなわち、ロムROMテーブルには、実験で求めた、種々の出力電力に対応する電力損失が最も少なくなる期間ΔTzcsが予め記憶されている。さらに、トランスの1次側に流れるトランス1次側電流Itrsの情報も参照して、情報量を増やして、より精度を高くして期間ΔTzcsを求めることもできる。また、別の方法としては、2次側の電圧が一定である場合には、トランス1次側電流Itrsの情報のみによって、電力損失が最も少なくなる期間ΔTzcsを求めることもできる。期間ΔTzcsは、直接、スイッチング素子のオン/オフのタイミングに関係し、電力損失に大きく影響する。従って、期間ΔTzcsの設定は、本発明において極めて重要なパラメータである。このZCSソフトスイッチング動作実現のため、パルス第二制御手段において、DSP及びプログラムを用いてタイミング演算アルゴリズムを導入し、最適タイミングを設定している。なお、DSPを用いずともマイコンやASIC等を適用しソフトウェアによるデジタル制御によっても本制御は実現可能である。さらに、制御回路4の全体をハードウエアで構成してもよい。本実施形態においては、スイッチング回路2においてもスイッチングタイミングの最適化を図っている。以下、これにつき説明をする。本回路の動作において、スイッチング素子A,B及びスイッチング素子C,Dの動作タイミングに設けたデッドタイムTd_ab及びデッドタイムTd_cdと、その時のスイッチング素子B及びスイッチング素子Dのドレインソース間電圧波形を図6に示す。ここで、図6は電力損失が大きくなる動作タイミングでの各部波形であり、図6は最適動作となるタイミング時の各波形を示す。2つのデッドタイムTd_ab及びTd_cdにおける、スイッチング素子B及びスイッチング素子Dのドレインソース間電圧波形を図6に示す。また、図2にあるスイッチング素子A及びCのドレインソース間電圧もスイッチング素子B、Dに対し上下反転した波形となる。図6はデッドタイムTd_ab及びTd_cdが負荷条件によって最適なデッドタイムとなっていない場合のスイッチング素子B及びDのドレインソース間電圧波形である。同図からわかるように、スイッチング素子Bのドレインソース間電圧はトランスの漏洩インダクタンスとスイッチング素子のドレインソース間寄生容量で共振動作しており、その電圧が最大値又は最小値ポイント以外の電圧値にてスイッチング素子がオンオフしている。電力損失の最小化には、ZVSの実現が不可欠であり、そのためのデッドタイムTd_abの最適値は以下の式となる。ここで、Lrはトランスの漏洩インダクタンス、CDS1はスイッチング素子A、Bのドレインソース間寄生容量の和、IT1はスイッチング素子A、Bがスイッチングする時のトランス1次側電流値を表す。スイッチング素子Dのドレインソース間電圧は直線状に変化し、デッドタイムTd_cd経過前にドレインソース間電圧は最大値または最小値に到達する。その場合、スイッチング素子D及びCに寄生するボディダイオードに電流が流れることによる電力損失が生じる。また、図2の回路素子パラメータによっては、スイッチング素子のドレインソース間電圧が最大値又は最小値に到達する前にスイッチング素子がオンオフしてしまい、スイッチング素子D及びCに寄生する出力容量に残った電荷を消費するため損失となる。したがって、デッドタイムTd_abと同じくデッドタイムTd_cdにも最適時間があり、その値を以下の式に示す。ここで、CDS2はスイッチング素子CDのドレインソース間寄生容量の和、IT2はスイッチング素子CDがスイッチングする時のトランス1次側電流値を表す。本実施形態によるフルブリッジスイッチの個別デッドタイム制御従来の制御では、前記した2つの式によるデッドタイムを個別かつ最適値に制御することが難しい。しかしながら本発明ではデッドタイムTd_ab及びTd_cdをタイミングコントローラを用いて個別に最適化が可能である。図6は本発明を適用しデッドタイムTd_ab及びTd_cdを最適化したスイッチング素子B及びDのドレインソース間電圧波形である。同図より、スイッチング素子の電圧が最大又は最小値となると同時にオンオフしていることは明確である。したがって、フルブリッジ回路のデッドタイムを個別に最適化し、ZVSを達成することで電力損失を最小化できる。具体的には以下のように制御する。図1には図示しないが、スイッチング素子Bのドレインソース間電圧波形を図1に示すパルスタイミングコントローラ1パルス第二制御手段11に入力する。そして、パルスタイミングコントローラ1において、スイッチング素子Bのドレインソース間電圧波形の1回微分と2回微分とを演算して、スイッチング素子Bのドレインソース間電圧波形が最大値に達した時刻を検出してこのときにスイッチング素子AをONにするように制御する。また、図1には図示しないが、スイッチング素子Bのドレインソース間電圧波形を図1に示すパルスタイミングコントローラ1パルス第二制御手段11に入力する。そして、パルスタイミングコントローラ1において、スイッチング素子Bのドレインソース間電圧波形の1回微分と2回微分とを演算して、スイッチング素子Bのドレインソース間電圧波形が最小値に達した時刻を検出してこのときにスイッチング素子BをONにするように制御する。また、別の方法としては、以下のように制御する。オシロスコープを用いてスイッチング素子BをOFFとした後、ドレインソース間電圧波形が最大となるデッドタイムTd_abを求める。そして、種々の出力電力に対応するドレインソース間電圧波形が最大となるデッドタイム間Td_abを予め求めておく。そして、種々の出力電力に対するデッドタイムTd_abをロムに記憶する。直流入力電圧Vin、直流入力電圧Vinを用いて出力電力を演算し、ロムを参照してデッドタイムTd_abを設定する。さらには、精度をより高くするためにトランスの1次側電流に流れるトランス1次側電流Itrsを用いて出力電力を演算し、ロムを参照してデッドタイムTd_abを設定する。一般的には、スイッチング素子Bのドレインソース間電圧波形が最大となるデッドタイムTd_abと、スイッチング素子Bのドレインソース間電圧波形が最小となるデッドタイムTd_abとは、一致する。しかし、一致しない場合には、ドレインソース間電圧波形が最大となるデッドタイムTd_abと、ドレインソース間電圧波形が最小となるデッドタイムTd_abとを異なる時間に設定してもよい。上述したデッドタイムTd_abの設定の手段と同様の手段を用いて、デッドタイムTd_cdについても設定することができる。図7は、図2の回路を、ある仕様に基づき試作検証した電力変換効率の結果である。ここで、縦軸は電力変換効率η、横軸は出力電力Wを示す。図7において、ηaは従来技術による電力変換効率、ηbは本発明のパルス第一制御手段10の適用効果による電力変換効率、ηcは本発明のパルス第二制御手段11の適用効果による電力変換効率であって、ηdはこれらパルス第一制御手段10とパルス第二制御手段11段の適用による相乗効果を示す電力変換効率である。パルス第一制御手段10を適用することで、軽負荷~中負荷の主な損失成分であるスイッチング損失を軽減できるため、主に軽負荷領域において効率が改善された。ただし、重負荷領域は主にスイッチング素子の抵抗やボディダイオードによる導通損失が大きな割合を占めるため、パルス第一制御手段10の適用による効率改善効果は少ない。これに対し、パルス第二制御手段11を適用することで、スイッチング素子のボディダイオード損失が減少するため、主に重負荷領域の効率改善効果が得られる。しかし、軽負荷領域においては電流が小さいため損失改善効果が得られにくい。以上のように、本発明であるパルス第一制御手段10とパルス第二制御手段11の併用により、出力電力の全領域で効率改善効果が得られた。図7に示すように、本実施形態の適用による電力変換効率ηdは、出力電力のすべての領域で従来技術による電力変換効率を上回っている。従来技術においては、軽負荷に対して効率改善を図る目的のものが多数あるが、本発明では、軽負荷、定格負荷に係らず電力変換効率の向上を達成することが実験によって検証できている。以上のように、本実施形態では、スイッチング素子Aとスイッチング素子B、スイッチング素子Cとスイッチング素子Dのデッドタイム最適値が異なる場合においても、全スイッチのZVSを実現した。また、スイッチング素子SRAとSRBのゼロ電流スイッチングを達成した。図8は、本発明の第2の実施形態によるスイッチング電源装置1Aの回路ブロック図である。この実施形態では、本発明の第1の実施形態におけるパルス第一制御手段10とパルス第二制御手段11の回路上での位置を変えている。すなわち、パルス第一制御手段10とパルス第二制御手段11とをPWM回路8の手前に配置した。制御回路4としては、直流出力電圧Voutを帰還させて目標値の基準電圧Vrefと比較し、その誤差を増幅する誤差検出器VRと、誤差検出器VRの出力信号をパルス幅変調信号へ変換し所望のパルス信号を生成するPWM回路8の第一コンパレータ14の一方の入力端子に接続し、第一コンパレータ14の他方の入力端子にキャリア信号7を入力させるとともに、誤差検出器VRと第一コンパレータ14間の接続経路上にパルス第一制御手段10を接続する第一制御回路と、誤差検出器VRの出力側をPWM回路8の第二コンパレータ15の一方の入力端子に接続し、第二コンパレータ15の他方の入力端子にキャリア信号7を入力させるとともに、誤差検出器VRと第二コンパレータ15間の接続経路上にパルス第二制御手段11を接続する第二制御回路とで構成し、第一コンパレータ14の出力側とスイッチング回路2及び第二コンパレータ15の出力側と前記整流回路3とをそれぞれ接続するように構成している。すなわち、第2の実施形態のスイッチング電源装置1Aの制御回路4は、直流出力電圧Voutを帰還させて目標値Vrefの基準電圧と比較し、誤差を増幅する誤差増幅器として機能する誤差検出器VRと、パルス第一制御手段として機能するパルスタイミングコントローラ10から出力される信号と誤差とを加算して第1の加算信号を得る第1の加算器18と、第1の加算信号に応じた第1のパルス信号を生成する第1のPWM回路として機能する第一コンパレータ14と、パルス第二制御手段として機能するパルスタイミングコントローラ11から出力される信号と誤差とを加算して第2の加算信号を得る第2の加算器19と、第2の加算信号に応じた第2のパルス信号を生成する第2のPWM回路として機能する第二コンパレータ15と、を備える。PWM回路8は、第1のPWM回路と第2のPWM回路とを有する。そして、第1のパルス信号によって、スイッチング回路2の各スイッチング素子のオンとオフのタイミングを制御し、第2のパルス信号によって、整流平滑回路3の各スイッチング素子のオンとオフのタイミングを制御する。ここで、ハードウエアで制御回路4を構成する場合には、第1の実施形態では、パルス第一制御手段、パルス第二制御手段は、PWM信号の加工をする。これに対して、第2の実施形態では、パルス第一制御手段、パルス第二制御手段は、アナログ信号の加工をする。しかしながら、制御回路4を含む制御手段がデジタルシグナルプロセッサで形成される場合には、パルス第一制御手段、パルス第二制御手段のいずれもが、デジタル処理によって実現される。このような回路構成にしたのは、PWM回路8においてパルス変換される前の誤差検出器VRから出力されるコンペア値6を調整しておくためである。ただ、実施形態が目的とする所望のパルス信号を回路の各スイッチング素子に最適なスイッチタイミングで個別に設定するスイッチング電源装置1として提供する点で、本発明の第1の実施形態によるスイッチング電源装置1と同様である。また、機能的にも同様であり、演算アルゴリズムの柔軟な設計を可能とするものである。図9は、本発明の第3の実施形態によるスイッチング電源装置1Bの回路ブロック図である。この実施形態では、制御回路4としては、直流出力電圧Voutを帰還させて目標値の基準電圧Vrefと比較し、その誤差を増幅する誤差検出器VRと、誤差検出器VRの出力信号をパルス幅変調信号へ変換し所望のパルス信号を生成するPWM回路8の第一コンパレータ14の一方の入力端子に接続し、第一コンパレータ14の他方の入力端子にキャリア信号7を入力させるとともに、キャリア信号7と第一コンパレータ14間の接続経路上にパルス第一制御手段10を接続する第一制御回路と、誤差検出器VRの出力側をPWM回路8の第二コンパレータ15の一方の入力端子に接続し、第二コンパレータ15の他方の入力端子にキャリア信号7を入力させるとともに、キャリア信号7と第二コンパレータ15間の接続経路上にパルス第二制御手段11を接続する第二制御回路とで構成し、第一コンパレータ14の出力側とスイッチング回路2及び第二コンパレータ15の出力側と整流回路3とをそれぞれ接続するように構成している。すなわち、第3の実施形態のスイッチング電源装置1Bの制御回路4は、直流出力電圧Voutを帰還させて目標値Vrefの基準電圧と比較し、誤差を増幅する誤差増幅器として機能する誤差検出器VRと、パルス第一制御手段として機能するパルスタイミングコントローラ10から出力される信号とキャリア信号7とを加算して第1の加算信号を得る第1の加算器18と、第1の加算信号と誤差に応じた第1のパルス信号を生成する第1のPWM回路として機能する第一コンパレータ14と、パルス第二制御手段として機能するパルスタイミングコントローラ11から出力される信号とキャリア信号7とを加算して第2の加算信号を得る第2の加算器19と、第2の加算信号と誤差に応じた第2のパルス信号を生成する第2のPWM回路として機能する第二コンパレータ15と、を備える。PWM回路8は、第1のPWM回路と第2のPWM回路とを有する。そして、第1のパルス信号によって、スイッチング回路2の各スイッチング素子のオンとオフのタイミングを制御し、第2のパルス信号によって、整流平滑回路3の各スイッチング素子のオンとオフのタイミングを制御する。ここで、ハードウエアで制御回路4を構成する場合には、第3の実施形態では、パルス第一制御手段、パルス第二制御手段は、アナログ信号の加工をする。しかしながら、制御回路4を含む制御手段がデジタルシグナルプロセッサで形成される場合には、パルス第一制御手段、パルス第二制御手段のいずれもが、デジタル処理によって実現される。第2の実施形態が誤差検出器VRから出力されるコンペア値6との関連で位置づけられたのに対し、この第3の実施形態ではキャリア信号7との関連で位置づけられている。つまり、一定値のキャリア信号7にパルス第一制御手段10のコントロール信号又はパルス第二制御手段11のコントロール信号を入力すること、DSP及びプログラムを用いてタイミング演算アルゴリズムを導入すること等によって各スイッチング素子に最適なスイッチタイミングを供給する。この実施形態においても本発明が目的とする所望のパルス信号を回路の各スイッチング素子に最適なスイッチタイミングで個別に設定するスイッチング電源装置1として提供する点では、実施の形態1又は2と同様である。また、機能的にも同様であり、演算アルゴリズムの柔軟な設計を可能とするものである。要するに、実施形態のスイッチング電源装置は、直流電圧を入力してトランスの一次側に電力供給するスイッチング回路と、トランスの二次側から直流出力電圧を生成し負荷に電力供給する整流平滑回路と、直流出力電圧を帰還してスイッチング回路と整流平滑回路に所望のパルス信号を供給する制御回路とを備えるスイッチング電源装置であって、制御回路は、入力電力情報またはトランス電流情報に基づき、スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御するパルス第一制御手段と、整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御するパルス第二制御手段と、を備えるものである。なお、本発明の第2の実施形態及び第3の実施形態によるスイッチング電源装置1の回路ブロック図に使用する回路、パーツ等は、機能的に本発明の第1の実施形態における対応する回路、パーツ等と同一であるため、第1の実施形態におけるに用いる符号と同一符号を表示した。"