ショットキーダイオードであって、窒化物半導体で形成された半導体層と、前記半導体層上に形成され、前記半導体層にショットキー接続されたショットキー電極と、を備え、前記ショットキーダイオードに逆バイアスがかかったときに、前記ショットキー電極の端部の下方の前記半導体層において空乏化する領域は、前記ショットキー電極の他の一部の下方の前記半導体層において空乏化する領域より長いショットキーダイオード。前記ショットキー電極の少なくとも中心部の下方に、前記半導体層に埋め込まれ、P型およびN型のいずれかの導電性を有し、前記半導体層よりキャリア濃度が高い窒化物半導体で形成された埋め込み部をさらに備える請求項1に記載のショットキーダイオード。前記ショットキー電極の端部の下方の領域において、前記半導体層に、前記埋め込み部が形成されていない請求項2に記載のショットキーダイオード。前記半導体層は、前記ショットキー電極の端部以外の部分の下方の少なくとも一部に、厚さ方向に除去された除去領域を有し、前記ショットキー電極が、前記除去領域で前記半導体層の上面に沿って形成されている請求項1に記載のショットキーダイオード。前記半導体層と前記ショットキー電極との界面は、前記ショットキー電極の下面と端面とをつなぐ部分の曲率半径より大きい曲率半径の曲面を、前記除去領域の一部に有する請求項4に記載のショットキーダイオード。前記半導体層がGaN系半導体で形成された請求項1から5のいずれか一項に記載のショットキーダイオード。前記半導体層がN型の導電性を有する請求項1から6のいずれか一項に記載のショットキーダイオード。PNダイオードであって、第1の導電性を有する窒化物半導体で形成された第1半導体層と、前記第1半導体層上に形成され、前記第1の導電性とは異なる第2の導電性を有する窒化物半導体で形成された第2半導体層と、を備え、前記PNダイオードに逆バイアスがかかったときに、前記第2半導体層の端部の下方の前記第1半導体層において空乏化する領域は、前記第2半導体層の他の一部の下方の前記半導体層において空乏領する域長より長いPNダイオード。前記第2半導体層の少なくとも中心部の下方に、前記第1半導体層に埋め込まれ、第1の導電性を有し、前記第1半導体層よりキャリア濃度が高い窒化物半導体で形成された埋め込み部をさらに備える請求項8に記載のPNダイオード。前記第2半導体層の端部の下方の領域において、前記第1半導体層に、前記埋め込み部が形成されていない請求項9に記載のPNダイオード。前記第1半導体層は、前記第2半導体層の端部以外の部分の下方の少なくとも一部に、厚さ方向に除去された除去領域を有し、前記第2半導体層が、前記除去領域で前記半導体層の上面に沿って形成されている請求項8に記載のPNダイオード。前記第1半導体層と前記第2半導体層との界面は、前記第2半導体層の下面と端面とをつなぐ部分の曲率半径より大きい曲率半径の曲面を、前記除去領域の一部に有する請求項11に記載のPNダイオード。前記第1半導体層および前記第2半導体層は、GaN系半導体で形成された請求項8から12のいずれか一項に記載のPNダイオード。前記第1半導体層はN型の導電性を有し、前記第2半導体層はP型の導電性を有する請求項8から13のいずれか一項に記載のPNダイオード。ショットキーダイオードでは、ショットキー電極の端面と、窒化物半導体のメサ部の上端との距離を小さくすると、リーク電流が低減されて、耐圧が大きくなることが知られている。しかしメサ部の上端、および、ショットキー電極の端面の下の半導体層に、電圧および電流が集中する。これにより、ショットキー電極とカソードとの間に高い電圧がかかったときに、電流が集中するメサ部の上端、および、ショットキー電極の端面の下の半導体層が破壊しやすく、耐量が小さいという課題を有する。PNダイオードも、同様の課題を有する。本発明の第1の態様においては窒化物半導体で形成された半導体層と、半導体層上に形成され、半導体層にショットキー接続されたショットキー電極と、を備え、ショットキーダイオードに逆バイアスがかかったときに、ショットキー電極の端部の下方の半導体層において空乏化する領域は、ショットキー電極の他の一部の下方の半導体層において空乏化する領域より長いショットキーダイオードを提供する。第1の導電性を有する窒化物半導体で形成された第1半導体層と、第1半導体層上に形成され、第1の導電性とは異なる第2の導電性を有する窒化物半導体で形成された第2半導体層と、を備え、PNダイオードに逆バイアスがかかったときに、第2半導体層の端部の下方の第1半導体層において空乏化する領域は、第2半導体層の他の一部の下方の半導体層において空乏領する域長より長いPNダイオードを提供する。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、本発明の第1の実施形態に係るショットキーダイオード100の模式的な断面図である。ショットキーダイオード100は、基板102の上方に窒化物半導体で形成された半導体層106を備える。半導体層106には、N型の導電性を有する窒化物半導体で形成された埋め込み部108を有する。半導体層106は、GaN系半導体で形成される。一例として、半導体層106は、N型GaNである。半導体層106は、N型の不純物が添加されたGaNで形成されてよい。N型の不純物は例えば、Siである。N型の不純物は、SnまたはGeでもよい。ショットキー電極112は、半導体層106上に形成され、半導体層106にショットキー接続される。埋め込み部108は、ショットキー電極112の中心部の下方で、半導体層106に所定の深さdに埋め込まれて形成される。埋め込み部108の深さdは、半導体層106の上面と、埋め込み部108の上面との距離をいう。例えば、埋め込み部108はN型のGaN系半導体で形成される。埋め込み部108は、NGaNで形成されてもよい。NGaNとは、N型キャリアの濃度が、N型GaNで形成された半導体層106のN型キャリアの濃度より高いことを示す。埋め込み部108は、N型の不純物の濃度が、半導体層106におけるN型の不純物の濃度より高いGaNで形成されてよい。埋め込み部108は、ショットキー電極112の端部の下方では、形成されていない。ここでショットキー電極112の端部とは、ショットキー電極112の、端面から所定の長さの範囲の部分をいう。埋め込み部108のキャリア濃度は例えば1×1018cm-3である。埋め込み部108の厚さは、例えば、100nm~300nmである。また、半導体層106の厚さは、例えば、5000nm以上である。ショットキーダイオード100に逆バイアスがかかったときに、ショットキー電極112と半導体層106の界面から、半導体層106に空乏化した領域が広がる。ここで、半導体層106に広がる当該空乏化した領域の長さを空乏領域長という。空乏化した領域の長さとは、空乏化した領域の、ショットキー電極112と半導体層106の界面に垂直な方向の長さをいう。なお、ショットキー電極112と半導体層106の界面に垂直な方向は、ショットキーダイオード100のオン状態で、電流が流れる向きと、平行である。埋め込み部108におけるキャリアの濃度は、埋め込み部108以外の半導体層106におけるキャリアの濃度より高い。また、ショットキー電極112の端部の下方の領域において、半導体層106に埋め込み部108が形成されていない。これにより、埋め込み部108の上下の半導体層106では、ショットキー電極112の端部の下方の半導体層106に比べて、空乏化した領域が広がりにくい。したがって、ショットキー電極112の端部の下方の半導体層106における空乏領域長が、埋め込み部108の上下の半導体層106における空乏領域長より長い。これによって、埋め込み部108の上下の半導体層106における電界強度が、ショットキー電極112の端部の下方の半導体層106における電界強度より高くなる。ショットキー電極112の下方の半導体層106において、空乏化領域長が短い領域では、空乏化領域長が長い領域より、電界強度が高いので、リーク電流が大きくなる。したがって、リーク電流はショットキー電極112の端部に集中しない。ショットキー電極112の端部の下方の半導体層106より、埋め込み部108および埋め込み部108の上下の半導体層106を介して、多くのリーク電流が流れる。すなわち、リーク電流が流れる経路の断面積が、埋め込み部108により拡大される。耐圧付近でも、リーク電流が流れる経路の断面積が拡大されるので、ショットキーダイオード100の耐量が大きくなる。ショットキーダイオード100は、基板102、バッファ層104、コンタクト層105およびカソード114を備える。バッファ層104は、基板102とコンタクト層105との間に形成される。基板102は、サファイア基板である。基板102は、その他に例えば、シリコン基板、GaN基板、MgO基板、ZnO基板などである。バッファ層104は、コンタクト層105と基板102との、格子定数および熱膨張率などの特性差による相互作用を緩衝する。これにより、コンタクト層105と基板102との間の接合強度が向上する。バッファ層104は、アンドープのGaNで形成されてよい。アンドープとは、P型およびN型のいずれかの導電性を与える不純物を意図的に添加しないで形成された半導体膜であることを表す。他の例として、バッファ層104は、基板102上に形成された膜厚が100nmのAlN窒化アルミニウム上に、膜厚が5nm~400nmのGaNと、膜厚が1nm~40nmのAlNとよりなる積層膜を3層~20層有する。コンタクト層105は、半導体層106よりN型のキャリアの濃度が高いN窒化物半導体で形成される。一例として、コンタクト層105のN型の不純物のドープ量は、半導体層106のN型の不純物のドープ量より多く、NGaNで形成される。コンタクト層105上に半導体層106およびカソード114が形成される。コンタクト層105により、半導体層106とカソード114との間の電気的抵抗が小さくなる。絶縁膜116は、半導体層106の側壁を覆って形成される。また、絶縁膜116は、半導体層106およびコンタクト層105の表面を覆って形成される。コンタクト層105の表面の一部で、絶縁膜116が除去されて、カソード114が形成される。カソード114は、Tiで形成される。カソード114は、Ti層上に形成されたAlをさらに有してもよい。ショットキー電極112は、半導体層106上に形成される。ショットキー電極112は、Niで形成される。ショットキー電極112は、Ni層上に形成されたAuをさらに有してもよい。図2は、第1の実施形態に係るショットキーダイオード100の耐圧を示す図である。横軸は、カソード114の電位が0Vのときの、ショットキー電極112の電位Vを示す。縦軸は、カソード114とショットキー電極112との間に流れる電流を示す。図2に、埋め込み部108の深さdが2000nm、1000nm、および、300nmのショットキーダイオード100の耐圧をそれぞれ示す。ショットキーダイオード100の耐圧は、埋め込み部108の深さdが2000nmのときに-400Vに、埋め込み部108の深さdが1000nmのときに-250Vに、埋め込み部108の深さdが300nmのときに-130Vに、それぞれ、なった。埋め込み部108の深さが深いほど、耐圧が大きい。図3は、第1の実施形態に係るショットキーダイオード100の水平方向の電界分布を示す図である。ショットキーダイオード100の断面において、半導体層106の表面に平行で、埋め込み部108の厚さ方向の中心を通る直線に沿った電界強度を縦軸に示す。横軸は半導体層106の断面における左側の端面からの距離nmを示し、横軸の0nmが半導体層106の端面に対応する。したがって、横軸のプラス側の電界強度が半導体層106の電界強度を表し、横軸のマイナス側の電界強度が絶縁膜116の電界強度を表す。また、図3に示されているのは、ショットキーダイオード100の中央より左側の、一部の領域である。半導体層106の、端面から500nm前後の端部に、電界強度のピークが現れる。図3には、埋め込み部108の深さdが2000nm、1000nm、および、300nmのショットキーダイオード100の水平方向の電界分布をそれぞれ示す。埋め込み部108の深さが深いほど、半導体層106の端面の電界強度が強くなる。また、埋め込み部108の深さが1000nmのときに、半導体層106の端部における電界強度のピークと、埋め込み部108における電界強度が同程度になる。埋め込み部108の深さが浅い方が、埋め込み部108の深さが深い場合に比べて、埋め込み部108において、電界強度の変化が小さく、均一になる領域が広い。すなわち、埋め込み部108の深さが浅いほど、リーク電流が流れる領域が広くなる。図4は、第1の実施形態に係るショットキーダイオード100の深さ方向の電界分布を示す図である。半導体層106の左端から中心に向かって3000nmの位置で、埋め込み部108が形成されている領域における半導体層106の電界強度を縦軸に示す。横軸は、半導体層106の表面から深さ方向の距離nmであり、プラスの方向が基板102側に対応する。横軸の500nmの位置が半導体層106の表面に対応する。図4には埋め込み部108の深さdが2000nmおよび300nmのショットキーダイオード100の電界分布を示す。埋め込み部108の深さdが2000nmのショットキーダイオード100では、カソード114の電位を0V、ショットキー電極112の電位を500Vとした。埋め込み部108の深さdが300nmのショットキーダイオード100では、カソード114の電位を0V、ショットキー電極112の電位を138Vとした。埋め込み部108の深さdが深いほど、埋め込み部108の上方の半導体層106の電界強度が弱くなる。以上より、埋め込み部108の深さdが300nm以上、2000nm以下であると、耐圧が高く、半導体層106の端面の電界強度が弱く、埋め込み部108の上方の半導体層106の電界強度が弱い。半導体層106の電界強度が強い領域は、リーク電流で破損しやすくなる。したがって、耐圧が高く、かつ、耐量が大きいショットキーダイオード100を得るには、埋め込み部108の深さdが300nm以上、2000nm以下であることが好ましい。図5は、第1の実施形態に係るショットキーダイオード100の電界分布の電圧依存性を示す図である。ショットキーダイオード100の断面において、半導体層106の表面に平行で、埋め込み部108の厚さ方向の中心を通る直線に沿った電界強度を縦軸に示す。横軸は半導体層106の、断面における端面からの距離nmを示し、横軸の0nmが半導体層106の端面に対応する。したがって、横軸のプラス側の電界強度が半導体層106の電界強度を表し、横軸のマイナス側の電界強度が絶縁膜116の電界強度を表す。また、図3に示されているのは、ショットキーダイオード100の中央より左側の、一部の領域である。半導体層106の、端面から500nm前後の端部に、電界強度のピークが現れる。図5に示したショットキーダイオード100では、埋め込み部108の深さdを2000nmとした。ショットキー電極112の電位を0Vとし、カソード114の電位を100Vから500Vまで変化させたときの電界強度を示した。埋め込み部108の深さdが2000nmのときに、耐圧電圧以下では、半導体層106の端部の電界強度のピークと、埋め込み部108における電界強度が同程度となる。また、埋め込み部108の深さdが2000nmのときに、耐圧電圧以下では、半導体層106の端面における電界強度は、埋め込み部108における電界強度より弱い。半導体層106の端面より、半導体層106の内部は結晶欠陥が少ないので、半導体層106の端面における電界強度が、埋め込み部108における電界強度より弱いことによって、半導体層106の端面の破損を防止できる。図6は、第1の実施形態に係るショットキーダイオード100の製造プロセスにおいて、基板102上に、バッファ層104および半導体層106が形成された状態を示す模式的な断面図である。以下、ショットキーダイオード100の製造方法を説明する。バッファ層104は基板102上にエピタキシャル成長される。一例として、基板102をMOCVD装置に設置してから、トリメチルガリウムTMGaとアンモニアNH3とを、それぞれ、14μmol/min、12L/minの流量で、MOCVD装置のチャンバーに導入して、GaNでバッファ層104がエピタキシャル成長される。バッファ層104の厚さは、例えば、30nmである。バッファ層104の成長温度は例えば550°Cである。コンタクト層105はバッファ層104上にエピタキシャル成長される。一例として、TMGa、NH3およびシランSiH4がMOCVD装置のチャンバーに導入されて、SiがドープされたN型GaNでコンタクト層105が形成される。コンタクト層105の厚さは、例えば、500nmである。コンタクト層105のN型のキャリア濃度は、例えば、2×1018cm-3である。ただし、コンタクト層105のキャリアの濃度は、コンタクト層105がカソード114とのコンタクト層として働く濃度であれば、任意である。一例として、TMGaおよびNH3は、それぞれ、58μmol/minおよび12L/minの流量で、チャンバーに導入される。SiH4の流量は所定のキャリア濃度に応じて調整される。成長時の圧力を200Torr、成長温度を1050°Cとしてよい。半導体層106は、コンタクト層105上に形成される。半導体層106の厚さは、例えば、5000nmである。例えば、TMGa、NH3およびシランSiH4がMOCVD装置のチャンバーに導入されて、SiがドープされたN型GaNで、半導体層106が、コンタクト層105上にエピタキシャル成長される。一例として、TMGaおよびNH3は、それぞれ、58μmol/minおよび12L/minの流量で、チャンバーに導入される。SiH4の流量は、例えば、半導体層106のN型のキャリア濃度が1×1018cm-3となるように調整される。成長時の圧力を200Torr、成長温度を1050°Cとしてよい。図7は、第1の実施形態に係るショットキーダイオード100の製造プロセスにおいて、イオン注入を行う状態を示す模式的な断面図である。半導体層106上にマスク124が形成される。マスク124は、埋め込み部108が形成されない半導体層106上に形成される。マスク124は、例えば、フォトリソグラフィを用いて、a-Siで形成される。マスク124上からイオン126が注入されて、埋め込み部108が形成される。注入されるイオンは、例えばSiイオンである。すなわち、半導体層106にSiイオンが注入されて、NGaNで埋め込み部108が形成されてよい。埋め込み部108の厚さを100nmから300nmとしてよい。埋め込み部108の厚さとは、イオン126が注入されていない半導体層106のN型の不純物の濃度に対して、2倍以上のN型の不純物の濃度を有する領域の厚さをいう。図8は、第1の実施形態に係るショットキーダイオード100の製造プロセスにおいて、埋め込み部を有する半導体層が形成された状態を示す模式的な断面図である。図7に示した状態からマスク124が除去される。例えば、マスク124が、フッ化水素系水溶液を用いたウェットエッチングで除去される。マスク124は、SiO2またはSiNで形成されてもよい。次に、半導体層106上に、窒化物半導体を成長させてもよい。これにより、イオンが注入される深さより、埋め込み部108の深さdを大きくすることができる。半導体層106上への窒化物半導体の形成は、上記と同様に行ってよい。半導体層106上への窒化物半導体の成長は、省略することもできる。半導体層106が、カソード114を形成する領域を含んだ一部で除去される。半導体層106の除去は、フォトリソグラフィおよびエッチングで行うことができるが、これに限られない。例えば、半導体層106の一部がダイシングで除去されてもよい。次に絶縁膜116が、コンタクト層105および半導体層106を覆って、形成される。絶縁膜116は、プラズマCVDを用いて、SiO2で形成されてよい。カソード114が形成される領域の絶縁膜116が除去されて、コンタクト層105が露出される。例えば、絶縁膜116上にフォトリソグラフィでマスクが形成され、カソード114が形成される領域の絶縁膜116がフッ化水素系水溶液で除去される。カソード114が、絶縁膜116が除去された領域で、コンタクト層105上に形成される。カソード114は金属で形成されてよい。カソード114は、例えば、コンタクト層105上に形成された厚さ25nmのTiと、Ti層上に形成された厚さ300nmのAlの積層である。Ti層およびAl層は、スパッタで形成してよい。カソード114は、リフトオフ法で形成されてよい。ショットキー電極112が形成される領域の絶縁膜116が除去されて、半導体層106の一部が露出される。例えば、絶縁膜116上にフォトリソグラフィでマスクを形成し、ショットキー電極112が形成される領域の絶縁膜116がフッ化水素系水溶液で除去される。ショットキー電極112は、絶縁膜116が除去された領域で、半導体層106上に形成される。ショットキー電極112は金属で形成されてよい。ショットキー電極112は、例えば、Auで形成される。Auは、スパッタで形成されてよい。ショットキー電極112は、リフトオフ法で形成されてよい。以上、埋め込み部108をイオン注入で形成する方法を説明したが、埋め込み部108は他の方法で形成されてもよい。例えば、半導体層106が所定の厚さまで形成されてから、NGaN層が半導体層106上に形成され、NGaN層の一部がエッチングで除去され、埋め込み部108が形成されてよい。その後、NGaN層が除去された領域に窒化物半導体が選択成長され、埋め込み部108上にさらに窒化物半導体が形成されて、埋め込み部108が半導体層106に埋め込まれてもよい。以上、半導体層106がN型の導電性を有する例を説明したが、半導体層106はアンドープの窒化物半導体で形成されてもよい。また、半導体層106および埋め込み部108は、P型の導電性を有する窒化物半導体で形成されてもよい。例えば、半導体層106および埋め込み部108が、P型のGaN系半導体で形成される。一例として、半導体層106および埋め込み部108は、P型の不純物が添加されたGaNで形成される。P型の不純物は例えばMgである。P型の不純物は、Zn、Cd、Be、CaまたはBaでもよい。埋め込み部108のP型の不純物の濃度が、半導体層106のP型の不純物の濃度より高くてよい。埋め込み部108は、例えば、P型の不純物濃度が高い層を選択成長させて形成される。コンタクト層105を省略し、バッファ層104上に半導体層106が形成されてもよい。その場合、半導体層106の一部が、厚さ方向に除去される。半導体層106が厚さ方向に除去された部分にカソード114が形成される。図9は、本発明の第2の実施形態に係るショットキーダイオード200の模式的な断面図である。図9において図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有してよい。半導体層106は、ショットキー電極112の端部以外の下方の少なくとも一部に除去領域を有する。除去領域では、半導体層106が厚さ方向に除去される。除去領域および除去領域以外の領域で、半導体層106の上面に沿って、ショットキー電極112が形成されている。除去領域では、半導体層106の膜厚が、ショットキー電極112の端部の下における半導体層106の膜厚より薄い。したがって、ショットキー電極112の端部の下方の半導体層106における空乏領域長が、除去領域の半導体層106における空乏領域長より長い。これによって、除去領域の半導体層106における電界強度が、ショットキー電極112の端部の下方の半導体層106における電界強度より高くなる。ショットキー電極112の下方の半導体層106において、空乏化領域長が短い領域では、空乏化領域長が長い領域より、電界強度が高いので、リーク電流が大きくなる。したがって、リーク電流はショットキー電極112の端部に集中しない。ショットキー電極112の端部の下方の半導体層106より、除去領域の下方の半導体層106を介して、多くのリーク電流が流れる。これにより、ショットキーダイオード100の耐量が大きくなる。ショットキー電極112は、半導体層106と、ショットキー電極112の下面で接する。また、ショットキー電極112の側面の少なくとも一部は、絶縁膜116に接する。ショットキー電極112の側面と、ショットキー電極112の下面をつなぐ部分が、曲面を有することが好ましい。曲面となっていることで、ショットキー電極112の端面と下面とをつなぐ部分に接する絶縁膜116に電界が集中することを緩和できる。除去領域における半導体層106の上面は、一部に曲面を有することが好ましい。除去領域における半導体層106の上面が曲面を有することによって、除去領域の下の半導体層106の一部に、電界が集中することを緩和できる。一例として、除去領域における半導体層106の上面は、半導体層106を上面から見たときの中心の領域で、基板の表面に平行な平面を有し、当該中心の領域を囲んで下に凸の曲面の領域を有する。また、除去領域における半導体層106の上面は、当該下に凸の曲面の領域を取り囲んで上に凸の曲面の領域を有してよい。当該中心の領域における半導体層106の厚さは、除去領域以外の領域における半導体層106の厚さより、10以上、20以下薄くてよい。半導体層106の端部で、上面の一部が、ショットキー電極112から露出してもよい。ショットキー電極112の下面と端面とをつなぐ部分の曲率半径rより、除去領域における半導体層106の上面が有する下に凸の曲面の曲率半径Rが大きくてもよい。ここで、曲率半径は、断面に現れる曲線の曲率半径をいう。これにより、半導体層106の上面の一部に、電界が集中することを緩和できる。半導体層106を形成してから、半導体層106の上面の一部をフォトリソグラフィおよびエッチングを用いて厚さ方向に除去して、除去領域が形成されてよい。絶縁膜116がコンタクト層105および半導体層106を覆って、形成されてよい。カソード114が形成される領域で絶縁膜116が除去されて、カソード114が形成されてよい。ショットキー電極112が形成される領域で絶縁膜116が除去されてよい。半導体層106の上面にショットキー電極112が形成されてよい。ショットキー電極112は、除去領域で半導体層106に沿って形成され、除去領域を超えて、半導体層106上に形成される。図10は、本発明の第3の実施形態に係るPNダイオード300の模式的な断面図である。図10において図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有してよい。PNダイオード300は、基板102、バッファ層104、コンタクト層105、N型半導体層306、P型半導体層310、アノード312、カソード114、および、絶縁膜116を備える。N型半導体層306は、N型の導電性を有する窒化物半導体で形成される。N型半導体層306は、半導体層106と同一の機能及び構成を有してよい。N型半導体層306は、埋め込み部108を有する。埋め込み部108は、P型半導体層310の中心部の下方で、N型半導体層306に所定の深さdに埋め込まれて形成される。埋め込み部108の深さdは、N型半導体層306の上面と、埋め込み部108の上面との距離をいう。例えば、埋め込み部108は、NGaNで形成される。NGaNとは、N型キャリアの濃度が、N型半導体層306のN型キャリアの濃度より高いGaNを示す。P型半導体層310は、N型半導体層306上に、P型の導電性を有する窒化物半導体で形成される。例えば、P型半導体層310はP型GaNで形成されて、N型半導体層306とPN接合を形成する。例えば、P型半導体層310にはP型の不純物としてMgがドープされる。P型の不純物は、Zn、Cd、Be、CaまたはBaでもよい。アノード312がP型半導体層310上に形成される。アノード312はP型半導体層310にオーミック接続する。一例として、アノード312は、Ni層、および、Ni層上に形成されたAu層を有する。PNダイオード300に逆バイアスがかかったときに、P型半導体層310とN型半導体層306の界面から、N型半導体層306に空乏化した領域が広がる。ここで、N型半導体層306に広がる当該空乏化した領域の長さを空乏領域長という。空乏化した領域の長さとは、空乏化した領域の、P型半導体層310とN型半導体層306の界面に垂直な方向の長さをいう。なお、P型半導体層310とN型半導体層306の界面に垂直な方向は、PNダイオード300のオン状態で、電流が流れる向きと、平行である。埋め込み部108におけるキャリアの濃度は、埋め込み部108以外のN型半導体層306におけるキャリアの濃度より高い。また、P型半導体層310の端部の下方の領域において、N型半導体層306に埋め込み部108が形成されていない。これにより、埋め込み部108の上下のN型半導体層306では、P型半導体層310の端部の下方のN型半導体層306に比べて、空乏化した領域が広がりにくい。したがって、P型半導体層310の端部の下方のN型半導体層306における空乏領域長が、埋め込み部108の上下のN型半導体層306における空乏領域長より長い。これによって、埋め込み部108の上下のN型半導体層306における電界強度が、P型半導体層310の端部の下方のN型半導体層306における電界強度より高くなる。P型半導体層310の下方のN型半導体層306において、空乏化領域長が短い領域では、空乏化領域長が長い領域より、電界強度が高いので、リーク電流が大きくなる。したがって、リーク電流はP型半導体層310の端部に集中しない。P型半導体層310の端部の下方のN型半導体層306より、埋め込み部108および埋め込み部108の上下のN型半導体層306を介して、多くのリーク電流が流れる。すなわち、リーク電流が流れる経路の断面積が、埋め込み部108により拡大される。耐圧付近でも、リーク電流が流れる経路の断面積が拡大されるので、PNダイオード300の耐量が大きくなる。絶縁膜116は、N型半導体層306の側壁を覆って形成される。また、絶縁膜116は、P型半導体層310の側壁、P型半導体層310の表面の一部、および、コンタクト層105の表面上に形成される。コンタクト層105の表面の一部で、絶縁膜116が除去されて、カソード114が形成される。P型半導体層310の表面の一部で、絶縁膜116が除去されて、アノード312が形成される。PNダイオード300は、ショットキーダイオード100と同様に形成されてよい。P型半導体層310の形成に、シクロペンタジニエルマグネシウムCp2Mgを用いて、P型の不純物としてMgをドープしてもよい。図11は、本発明の第4の実施形態に係るPNダイオード400の模式的な断面図である。図11において図10と同一の符号を付した要素は、図10において説明した要素と同一の機能および構成を有してよい。N型半導体層306は、P型半導体層310の端部以外の下方の少なくとも一部に除去領域を有する。除去領域では、N型半導体層306が厚さ方向に除去される。除去領域および除去領域以外の領域で、N型半導体層306の上面に沿って、P型半導体層310が形成されている。除去領域では、N型半導体層306の膜厚が、P型半導体層310の端部の下におけるN型半導体層306の膜厚より薄い。したがって、P型半導体層310の端部の下方のN型半導体層306における空乏領域長が、除去領域のN型半導体層306における空乏領域長より長い。これによって、除去領域のN型半導体層306における電界強度が、P型半導体層310の端部の下方のN型半導体層306における電界強度より高くなる。P型半導体層310の下方のN型半導体層306において、空乏化領域長が短い領域では、空乏化領域長が長い領域より、電界強度が高いので、リーク電流が大きくなる。したがって、リーク電流はP型半導体層310の端部に集中しない。P型半導体層310の端部の下方のN型半導体層306より、除去領域の下方のN型半導体層306を介して、多くのリーク電流が流れる。これにより、ショットキーダイオード100の耐量が大きくなる。P型半導体層310は、N型半導体層306と、P型半導体層310の下面で接する。また、P型半導体層310の側面の少なくとも一部は、絶縁膜116に接する。除去領域におけるN型半導体層306の上面は、一部に曲面を有することが好ましい。除去領域におけるN型半導体層306の上面が曲面を有することによって、除去領域の下のN型半導体層306の一部に、電界が集中することを緩和できる。一例として、除去領域におけるN型半導体層306の上面は、N型半導体層306を上面から見たときの中心の領域で、基板の表面に平行な平面を有し、当該中心の領域を囲んで下に凸の曲面の領域を有する。また、除去領域におけるN型半導体層306の上面は、当該下に凸の曲面の領域を取り囲んで上に凸の曲面の領域を有してよい。当該中心の領域におけるN型半導体層306の厚さは、除去領域以外の領域におけるN型半導体層306の厚さより、10以上、20以下薄くてよい。PNダイオード400は、ショットキーダイオード200と同様に形成されてよい。P型半導体層310の形成に、シクロペンタジニエルマグネシウムCp2Mgを用いて、P型の不純物としてMgをドープしてもよい。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。例えば、カソード114は基板102の裏面に形成されてもよい。別の例として、P型半導体層上にN型半導体層に形成されたPNダイオードであってもよい。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。