"差動振幅制限増幅器と、該差動振幅制限増幅器の出力差動信号を入力し前記差動振幅制限増幅回路の入力側にフィードバックしてオフセット電圧を抑制するフィードバック回路としての差動アクティブローパスフィルタ回路と、からなる回路を、2段以上に亘って縦続接続して構成したことを特徴とする振幅制限増幅回路。図10はパッシブローパスフィルタ回路60,70を用いた図9で説明した振幅制限増幅回路を一般化した回路図である。81は増幅器、83は加算器、84はフィードバック回路を構成するパッシブローパスフィルタ回路である。この回路におけるステップ入力に対する過渡応答は、式で表される。ここで、Viは入力電圧、C,Rは各々ローパスフィルタ回路84の容量値と抵抗値、Aは増幅器81の利得である。従って、残留オフセット電圧図7のオフセット電圧相当Voffは式で表される。Vosはフィードバックパスが無いときのオフセット電圧である。ここで、利得Aは、入出力振幅から必要とされる値で決まるものであり、安定動作の観点からも必要以上に大きな値にすることはできない。このため、従来の回路では残留オフセット電圧Voffの最小値に限界があった。本発明の目的は、差動出力信号間のオフセット電圧を充分に抑圧でき、出力信号のデューティ比の悪化を防いだ振幅制限増幅回路を提供することである。上記目的を達成するために、請求項1にかかる発明の振幅制限増幅回路は、差動振幅制限増幅器と、該差動振幅制限増幅器の出力差動信号を入力し前記差動振幅制限増幅回路の入力側にフィードバックしてオフセット電圧を抑制するフィードバック回路としての差動アクティブローパスフィルタ回路と、からなる回路を、2段以上に亘って縦続接続して構成したことを特徴とする。本発明の振幅制限増幅回路によれば、差動入力信号の平均電圧の間にオフセット電圧があっても、差動出力信号の平均電圧の間のオフセット電圧を充分に抑圧することができ、出力信号のデューティの悪化を防ぐことができる。本発明の振幅制限増幅回路は、容量と抵抗のみで構成されている従来のパッシブローパスフィルタ回路の代わりに、増幅器を使用した差動アクティブローパスフィルタ回路をフィードバック回路として用いる。その差動アクティブローパスフィルタ回路を構成する増幅器の利得を充分にとることにより、ループ利得を大きくすることができ、残留オフセット電圧を抑圧することが可能となる。図1に一般化した、アクティブローパスフィルタ回路82を用いたフィードバック回路を備える増幅回路の構成を示す。図10と異なるところは、フィードバック回路を構成するローパスフィルタ回路82を、増幅器821と容量Cと抵抗Rで構成した点である。この図1に示す増幅回路におけるステップ入力に対する過渡応答は、式で表される。Gは増幅器821の利得である。従って、残留オフセット電圧Voffは、となり、増幅器821の利得Gを大きくとることにより、充分に抑圧することが可能となる。このとき、増幅器81の利得Aには影響を与えないので、利得Aの大きさは任意に設定することができる。この結果、CDRClockDataRecovery回路など、後続の回路のタイミングマージンを拡大することができる。<第1の参考例>図2は本発明の第1の参考例の振幅制限増幅回路の構成を示す図である。差動振幅制限増幅器30の出力は差動アクティブローパスフィルタ回路40に入力される。差動振幅制限増幅器30は、入力信号が所定レベル以上の場合に、内部回路を飽和動作させて、出力信号を所定レベルに制限して出力する。ローパスフィルタ回路40は、差動増幅器41と容量C1,C2と抵抗R1,R2から構成される。このフィルタ回路40により、正相、逆相の出力電圧VOUT,VOUT-の平均電圧が検出され、差動振幅制限増幅器30の入力側にフィードバックされる。差動振幅制限増幅器30の内部では、フィードバックされた平均電圧を用いて、正相、逆相の入力電圧VIN,VIN-の平均電圧の差であるオフセット電圧をなくす方向に補正が行われる。差動アクティブローパスフィルタ回路40内の差動増幅器41の利得Gを十分に大きくしておくことにより、オフセット電圧を小さくすることができる。差動振幅制限増幅器30の内部回路を図3に示す。この差動振幅制限増幅器30は、差動対トランジスタQ1,Q2、差動対トランジスタQ3,Q4、負荷抵抗RL1,RL2、及び電流源Ia,Ibから構成される。いま、正相入力端子IN1と逆相入力端子IN1-に前段からの高速信号が入力し、オフセット正相入力端子IN2とオフセット逆相入力端子IN2-にローパスフィルタ回路40の出力信号が入力するとする。このとき、正相入力端子IN1と逆相入力端子IN1-に入力する電圧の平均値に差オフセット電圧があり、正相入力端子IN1の平均電圧が逆相入力端子IN1-の平均電圧よりも大きくなったとすると、トランジスタQ1の平均電流がトランジスタQ2の平均電流よりも多くなるので、逆相出力端子OUT-の平均電圧が正相出力端子OUTの平均電圧よりも、低くなる。そこで、正相出力端子OUTの平均電圧をオフセット逆相入力端子IN2-に戻し、出力端子OUT-の電圧をオフセット入力端子IN2-に戻すと、トランジスタQ3の電流がトランジスタQ4の電流より少なくなる。この結果、負荷抵抗RL1に流れる電流I1と負荷抵抗RL2に流れる電流がほぼ同じになり、正相出力端子OUTと逆相出力端子OUT-の平均電圧がほぼ一致し、オフセット電圧が無くなる。<第2の参考例>図4は本発明の第2の参考例の振幅制限増幅回路の構成を示す図である。図2で示した第1の参考例では、1段の差動振幅制限増幅器30を使用したが、ここでは、その差動振幅制限増幅器30の後段に、1段あたりの利得が小さな複数の差動増幅器を縦続接続して構成した差動増幅器増幅部50を接続した。広帯域増幅器では1段あたりの利得を抑えて帯域を伸ばす必要があり、所定の利得を得るために複数段構成としなければならない場合が多いので、差動増幅器50を採用している。ここでは、差動増幅器50の出力を、差動アクティブローパスフィルタ回路40に入力し、正相、逆相各々の平均値を検出して初段の差動振幅制限増幅器30にフィードバックさせる。差動アクティブローパスフィルタ回路40に用いる差動増幅器41の利得を十分に大きくしておくことにより、オフセット電圧を小さくすることができる。<第3の参考例>図5は本発明の第3の参考例の振幅制限増幅回路の構成を示す図であり、図2の第1の参考例と同様に初段の差動振幅制限増幅器30の出力を差動アクティブローパスフィルタ回路40の入力とし、初段の差動振幅制限増幅器30の後段には図4の第2の参考例と同様の差動増幅器50を接続した。ここでも、差動アクティブローパスフィルタ回路40に用いる差動増幅器41の利得を十分に大きくしておくことにより、オフセット電圧を小さくすることができる。<第1の実施例>図6は本発明の第1の実施例の振幅制限増幅回路の構成を示す図であり、図2の第2の参考例における差動振幅制限増幅器30と差動アクティブローパスフィルタ回路40からなる回路を複数段図6では2段縦続接続して、最終段に差動増幅器50を接続したものである。本実施例によれば、オフセット電圧キャンセル動作が複数段に亘って実施され、オフセット電圧の抑圧効果がより高くなる。"