複数の半導体素子と上記複数の半導体素子の各端子に接続された複数の電極パッドとが形成されたウェハ上にフォトレジストを塗布してパターニングすることにより、上記複数の電極パッドの露出すべき領域上に開口部を有するレジストパターンを形成するレジストパターン形成工程と、上記レジストパターンが形成された上記ウェハの上記電極パッドの露出部に高電圧を印加して耐電圧テストを行う耐電圧テスト工程と、上記耐電圧テスト工程後に上記レジストパターンを除去するレジストパターン除去工程とを有すると共に、上記レジストパターン形成工程において、上記複数の電極パッドのうちの互いに隣接する電極パッド間の隙間領域上とその隙間領域の近傍の上記電極パッドの外縁領域上とを覆うように、かつ、上記互いに隣接する電極パッドの露出部の最短距離が予め設定された電極間距離よりも長くなるように、上記レジストパターンを形成することを特徴とする高電圧試験方法。請求項1に記載の高電圧試験方法において、上記レジストパターン形成工程で用いる上記フォトレジストは、上記電極パッド形成工程において上記電極パッドを形成するときのエッチングマスクとして用いたフォトレジストと同じであることを特徴とする高電圧試験方法。請求項1または2に記載の高電圧試験方法において、上記レジストパターン形成工程の上記互いに隣接する電極パッドは、上記耐電圧テスト工程において、上記複数の電極パッドのうちの上記高電圧を印加して耐電圧テストが行われる電極パッドであることを特徴とする高電圧試験方法。請求項1から3までのいずれか1つに記載の高電圧試験方法において、上記耐電圧テスト工程において、空気雰囲気中で上記ウェハに対して上記耐電圧テストを行うことを特徴とする高電圧試験方法。請求項4に記載の高電圧試験方法において、上記レジストパターン形成工程における上記予め設定された電極間距離は、上記耐電圧テスト工程において空気雰囲気中で上記ウェハに印加する上記高電圧で空気放電が起こる放電距離よりも長いことを特徴とする高電圧試験方法。そこで、この発明の課題は、簡単な構成でウェハの高電圧試験において空気放電を防止できる高電圧試験方法を提供することにある。上記課題を解決するため、この発明の高電圧試験方法は、複数の半導体素子と上記複数の半導体素子の各端子に接続された複数の電極パッドとが形成されたウェハ上にフォトレジストを塗布してパターニングすることにより、上記複数の電極パッドの露出すべき領域上に開口部を有するレジストパターンを形成するレジストパターン形成工程と、上記レジストパターンが形成された上記ウェハの上記電極パッドの露出部に高電圧を印加して耐電圧テストを行う耐電圧テスト工程と、上記耐電圧テスト工程後に上記レジストパターンを除去するレジストパターン除去工程とを有すると共に、上記レジストパターン形成工程において、上記複数の電極パッドのうちの互いに隣接する電極パッド間の隙間領域上とその隙間領域の近傍の上記電極パッドの外縁領域上とを覆うように、かつ、上記互いに隣接する電極パッドの露出部の最短距離が予め設定された電極間距離よりも長くなるように、上記レジストパターンを形成することを特徴とする。上記構成によれば、レジストパターン形成工程において、複数の電極パッドのうちの互いに隣接する電極パッド間の隙間領域上とその隙間領域の近傍の電極パッドの外縁領域上とを覆うように、かつ、互いに隣接する電極パッドの露出部の最短距離が予め設定された電極間距離よりも長くなるように、レジストパターンを形成することによって、空気放電を防止することが可能になる。すなわち、耐電圧テスト工程で高電圧を印加する互いに隣接する電極パッドでは、レジストパターンがないと電極パッド間の隙間領域が狭くて空気放電が起きる場合であっても、レジストパターンで電極パッド間の隙間領域を覆うと共にその隙間領域の近傍の電極パッドの外縁領域も覆って、印加する高電圧で空気放電が起きる放電距離よりも電極パッドの露出部同士の最短距離を長くすることで、空気放電を防止することが可能になる。このように、簡単な構成でウェハの高電圧試験において空気放電を防止できる。また、一実施形態の高電圧試験方法では、上記レジストパターン形成工程で用いる上記フォトレジストは、上記電極パッド形成工程において上記電極パッドを形成するときのエッチングマスクとして用いたフォトレジストと同じである。上記実施形態によれば、電極パッドを形成するときのエッチングマスクとして用いたフォトレジストをレジストパターン形成工程でも用いることによって、電極パッドを形成する工程で用いたレジストパターンと同じ製造プロセスを用いて、次に耐電圧テスト工程で高電圧を印加する互いに隣接する電極パッド間の隙間領域上とその隙間領域の近傍の電極パッドの外縁領域上とをレジストパターンで覆うことができ、同一製造装置をそのまま用いてレジストパターン形成工程を行うことができ、製造プロセスを簡略化してコストを低減できる。また、一実施形態の高電圧試験方法では、上記レジストパターン形成工程の上記互いに隣接する電極パッドは、上記耐電圧テスト工程において、上記複数の電極パッドのうちの上記高電圧を印加して耐電圧テストが行われる電極パッドである。上記実施形態によれば、耐電圧テスト工程において、複数の電極パッドのうちの高電圧を印加する電極パッドについて、レジストパターン形成工程において、その電極パッド間の隙間領域上とその隙間領域の近傍の電極パッドの外縁領域上とを覆うように、レジストパターンを形成する一方で、高電圧を印加しない電極パッド間では特にレジストパターンで覆う必要はなく、パターニングを簡略化できる。また、一実施形態の高電圧試験方法では、上記耐電圧テスト工程において、空気雰囲気中で上記ウェハに対して上記耐電圧テストを行う。上記実施形態によれば、耐電圧テスト工程において、空気雰囲気中でウェハに対して耐電圧テストを行うので、不活性ガスを用いたりせず、また特別な器具や密閉容器などを設けることなく、通常の試験装置で耐電圧テストを行うことができる。また、一実施形態の高電圧試験方法では、上記レジストパターン形成工程における上記予め設定された電極間距離は、上記耐電圧テスト工程において空気雰囲気中で上記ウェハに印加する上記高電圧で空気放電が起こる放電距離よりも長い。上記実施形態によれば、レジストパターン形成工程における上記予め設定された電極間距離は、耐電圧テスト工程において空気雰囲気中でウェハに印加する高電圧で空気放電が起こる放電距離よりも長いので、互いに隣接する電極パッド間の隙間領域上とその隙間領域の近傍の電極パッドの外縁領域上とを覆うレジストパターンで確実に空気放電を防止できる。以上より明らかなように、この発明の高電圧試験方法によれば、簡単な構成でウェハの高電圧試験において空気放電を防止できる高電圧試験方法を提供することができる。以下、この発明の高電圧試験方法を図示の実施の形態により詳細に説明する。図1はこの発明の実施の一形態の高電圧試験方法が用いられるウェハの要部の平面図を示している。図1では、ウェハ10に形成される複数の半導体素子の一例としてのGaN系HFET1を1つのみ示している。なお、半導体素子はHFETに限らず、能動素子であればよく、受動素子であってもよい。図1に示すように、HFET1は、ウェハ10上に形成された図示しないソース電極とドレイン電極およびゲート電極上に層間絶縁膜2を形成し、その層間絶縁膜2上にソース電極パッド3とドレイン電極パッド4およびゲート電極パッド5を形成している。ソース電極パッド3はソース電極と複数のビアを介して接続され、ドレイン電極パッド4はドレイン電極と複数のビアを介して接続され、ゲート電極パッド5はゲート電極と複数のビアを介して接続されている。ここで、上記HFET1は、パワーデバイスであり、電流容量の大きなボンディングワイヤでボンディングするので、ソース電極パッド3とドレイン電極パッド4およびゲート電極パッド5の厚さを3μmと厚くしている。図1では、互いに隣接するソース電極パッド3とドレイン電極パッド4との間の隙間領域の幅L1は、30μmである。半導体素子を小型化することでチップコストを下げる要請と、ワイヤボンドやフィリップチップなどの電極パッドを形成するための電極面積を広く取る要請から、半導体素子における電極パッド間の距離が狭くなる傾向にあり、樹脂モールドでチップが覆われたときに十分な耐圧が得られるように設計される。次に、図2はウェハ10上にレジストパターン6を形成した要部の平面図を示している。図2に示すように、ソース電極パッド3とドレイン電極パッド4およびゲート電極パッド5が形成されたウェハ10上に、スピンコート法などによって厚さ3μm以上のフォトレジストを塗布し、露光と現像を行ってパターニングして、ソース電極パッド3とドレイン電極パッド4およびゲート電極パッド5の露出すべき領域上に開口部6a6b6cを有するレジストパターン6を形成している。このレジストパターン6の膜厚は、35μmとしている。この実施の形態では、フォトレジストにノボラック系レジストを用いている。図3は上記高電圧試験方法を説明するためのフロー図を示している。図3に示すように、ステップS1の電極パッド形成工程において、複数のHFET1が形成されたウェハ10上にHFET1のソース電極に接続されたソース電極パッド3と、HFET1のドレイン電極に接続されたドレイン電極パッド4と、HFET1のゲート電極に接続されたゲート電極パッド5とを形成する。次に、ステップS2のレジストパターン形成工程に進み、複数のHFET1と複数の電極パッドとが形成されたウェハ10上にフォトレジストを塗布してパターニングすることにより、複数のソース電極パッド3とドレイン電極パッド4およびゲート電極パッド5の露出すべき領域上に開口部6a6b6cを有するレジストパターン6を形成する。次に、ステップS3のウェハテスト工程に進み、ウェハ10を試験装置11にセットして、ウェハ10のソース電極パッド3とドレイン電極パッド4およびゲート電極パッド5にプローブの先端を接続させて、電気的試験を行う。ここで、レジストパターンが形成されたウェハ10のソース電極パッド3の露出部3aとドレイン電極パッド4の露出部4aとの間に高電圧を印加して耐電圧テストを行う。詳しくは、ソース電極パッド3の露出部3aに接地側のプローブの先端を接続し、ドレイン電極パッド4の露出部4aに高電圧側のプローブの先端を接続してDC600Vの高電圧を印加する。この実施の形態のHFET1は、ノーマリーオンタイプのトランジスタであり、ゲート電極パッド5の露出部5aを負電位としてHFET1をオフ状態にして、耐電圧テストを行う。次に、ステップS4のレジストパターン除去工程に進み、ステップS3のウェハテスト工程後にレジストパターン6を除去する。このとき、ウェハ10のレジストパターン6をアッシングにより分解除去した後、ウェハ10を洗浄する。次に、ステップS5のダイシング工程に進み、ウェハ10をダイシングによりHFET1毎のチップに分割する。次に、ステップS6のダイボンド工程に進み、HFET1のチップをリードフレーム上にダイボンド材を用いて接着して熱硬化させることにより固定する。次に、ステップS7のワイヤボンド工程に進み、HFET1のチップのソース電極パッド3ドレイン電極パッド4およびゲート電極パッド5を、リードフレームのインナーリードにワイヤボンディングにより夫々接続する。次に、ステップS8の樹脂モールド工程に進み、HFET1のチップが取り付けられたリードフレームをモールド金型にセットし、そのモールド金型にプラスチック樹脂を注入してパッケージを成形する。そして、ステップS9の検査工程に進み、パッケージ部やリード部の外観検査を行ってデバイスが完成する。なお、この検査工程前に、リードフレームのアウターリードのメッキ処理や、パッケージへのマーキング処理などが行われる。図4はステップS3のウェハテスト工程に用いられる試験装置11の斜視図を示している。この試験装置11は、図4に示すように、本体部12と、DCボックス13と、ACボックス14と、本体部12上側に載置された切替器1516と、本体部12の内部に設けられた位置決めステージとを備えている。ステップS3のウェハテスト工程において、ウェハ10が位置決めステージにセットされ、プローブカード17に取り付けられた複数のプローブの先端が、ウェハ10上の所定の箇所に接触するように、位置決めステージによりウェハ10を移動させる。このとき、DCボックス13またはACボックス14のいずれか一方において、テスト項目に応じたテスト電圧が出力され、DCボックス13またはACボックス14からのテスト電圧が切替器1516で選択されて、プローブを介してウェハ10に印加される。DC600Vの高電圧は、DCボックス13から出力される。図5は電極パッド間のスペースと印加電圧との関係を示している。図5において、横軸は電極パッド間のスペースnμmを表し、縦軸は印加電圧Vを表しており、実線は放電電圧の理論値を示し、点線は設計ルールを示している。図5に示す実線の理論値は、次のようにして求められる。放電のおこる電圧に関するパッシェンの法則に基づき、平行な電極間で火花放電の生じる電圧Vは次式で表される。V=a/bただし、pは圧力、dは電極間距離、abは気体によって決まる定数ここで、空気雰囲気中では、定数abは、a=436×106V/atmmb=128である。そして、電極間距離dをスペースnμmに置き換え、pは大気圧1atmとすると、放電電圧BVは、BV=436n/128で表される。この放電電圧BVの理論値に基づき、電極間のスペースnを70μmと80μmとしてテスト条件をDC600Vで耐電圧テストを行うと、空気放電が生じることが判明した。このため、本発明者は、様々な条件で実験を行ってその実験結果から見直しを行った。その実験結果により見直した設計ルールでは、空気放電は生じなかった。例えば、電極間のスペースnを160μmとし、DC650Vで耐電圧テストを行った結果、空気放電は生じなかった。このように、上記高電圧試験方法では、レジストパターン形成工程によりレジストパターン6を形成して、電極間のスペースnを広げることで空気放電の耐電圧を上げる。また、耐電圧テストで試験装置のプローブの先端が電極パッドに接触するコンタクト時にゴミが発生し、そのゴミにより空気放電が発生しやすくなるが、絶縁性のレジストパターン6の形成によってゴミによる空気放電で破壊されるのを防止する。また、ウェハテスト工程後、レジストパターン除去工程で上記ゴミも同時に取り除くため、チップ表面が洗浄され空気放電の危険性が低下する。上記高電圧試験方法によれば、レジストパターン形成工程において、ソース電極パッド3とドレイン電極パッド4およびゲート電極パッド5のうちの互いに隣接するソース電極パッド3とドレイン電極パッド4との間の隙間領域上とその隙間領域の近傍のソース電極パッド3とドレイン電極パッド4の外縁領域上とを覆うように、かつ、ソース電極パッド3の露出部3aとドレイン電極パッド4の露出部4aの最短距離が予め設定された電極間距離よりも長くなるように、レジストパターン6を形成することによって、空気放電を防止することが可能になる。すなわち、耐電圧テスト工程で高電圧を印加するソース電極パッド3とドレイン電極パッド4では、レジストパターン6がないとソース電極パッド3とドレイン電極パッド4との間の隙間領域が狭くて空気放電が起きる場合であっても、レジストパターン6でソース電極パッド3とドレイン電極パッド4との間の隙間領域を覆うと共にその隙間領域の近傍のソース電極パッド3とドレイン電極パッド4の外縁領域も覆って、印加する高電圧で空気放電が起きる放電距離よりもソース電極パッド3とドレイン電極パッド4の露出部3a4a同士の最短距離を長くすることで、空気放電を防止することが可能になる。このように、上記高電圧試験方法によれば、簡単な構成でウェハの高電圧試験において空気放電を防止することができる。また、上記電極パッド形成工程においてソース電極パッド3とドレイン電極パッド4およびゲート電極パッド5のエッチングマスクとして用いたフォトレジストをレジストパターン形成工程でも用いることによって、電極パッド形成工程で形成したレジストパターンと同じ製造プロセスを用いて、次にウェハテスト工程で高電圧を印加するソース電極パッド3とドレイン電極パッド4との間の隙間領域上とその隙間領域の近傍のソース電極パッド3とドレイン電極パッド4の外縁領域上とをレジストパターン6で覆うことができ、同一製造装置をそのまま用いてレジストパターン形成工程を行うことができ、製造プロセスを簡略化してコストを低減できる。また、上記ウェハテスト工程において、複数の電極パッドのうちの高電圧を印加するソース電極パッド3とドレイン電極パッド4について、レジストパターン形成工程において、そのソース電極パッド3とドレイン電極パッド4との間の隙間領域上とその隙間領域の近傍のソース電極パッド3とドレイン電極パッド4の外縁領域上とを覆うように、レジストパターン6を形成してもよい。この場合、高電圧を印加しない電極パッド間では特にレジストパターンで覆う必要はなく、パターニングを簡略化できる。また、上記ウェハテスト工程において、空気雰囲気中でウェハ10に対して耐電圧テストを行うので、不活性ガスを用いたりせず、また特別な器具や密閉容器などを設けることなく、通常の試験装置で耐電圧テストを行うことができる。また、上記レジストパターン形成工程における予め設定された電極間距離は、耐電圧テスト工程において空気雰囲気中でウェハに印加する高電圧で空気放電が起こる放電距離よりも長いので、ソース電極パッド3とドレイン電極パッド4との間の隙間領域上とその隙間領域の近傍のソース電極パッド3とドレイン電極パッド4の外縁領域上とを覆うレジストパターン6で確実に空気放電を防止できる。上記実施の形態では、レジストパターンを形成するためのフォトレジストにノボラック系レジストを用いたが、これに限らず、他のフォトレジストや感光性ポリイミドなどを用いてもよい。この発明の具体的な実施の形態について説明したが、この発明は上記実施の形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。