"ブリッジ回路とフィルタ回路と前記ブリッジ回路を制御する制御手段とを有し、直流電源から得た電力を前記ブリッジ回路、前記フィルタ回路の順に介して商用系統に供給するための系統連系インバータ装置において、前記ブリッジ回路は複数のスイッチからなり、前記制御手段は、前記商用系統の電圧のゼロクロス点を基点として所定の期間前から所定期間経過後までの期間で前記商用系統を流れる電流の歪みが抑えられるように前記スイッチを制御するモード1と、所定期間経過後から次の所定期間前までの期間で前記スイッチの損失を低減するように前記スイッチを制御するモード2とを有することを特徴とする系統連系インバータ装置。請求項1に記載の系統連系インバータ装置において、前記ブリッジ回路は、直列接続された第1のスイッチと第2のスイッチの両端と、直列接続された第3のスイッチと第4のスイッチの両端を直流電源の両端に接続して構成され、前記制御手段は、前記モード1において、前記商用系統の電圧が正のときに、前記第1のスイッチをオンすると共に前記第2のスイッチをオフかつ前記第3と前記第4のスイッチを相補PWMし、前記商用系統の電圧が負のときに、前記第3のスイッチをオンすると共に前記第4のスイッチをオフかつ前記第1と前記第2のスイッチを相補PWMし、前記制御手段は、前記モード2において、前記商用系統の電圧が正のときに、前記第1のスイッチをオンすると共に前記第2のスイッチと前記第3のスイッチをオフかつ前記第4のスイッチをPWMし、前記商用系統の電圧が負のときに、前記第3のスイッチをオンすると共に前記第4のスイッチと前記第1のスイッチをオフかつ前記第2のスイッチをPWMすることを特徴とする系統連系インバータ装置。ブリッジ回路とフィルタ回路と前記ブリッジ回路を制御する制御手段とを有し、直流電源から得た電力を前記ブリッジ回路、前記フィルタ回路の順に介して商用系統に供給するための系統連系インバータ装置において、前記ブリッジ回路は、第1のスイッチと第2のスイッチと第3のスイッチと第4のスイッチとからなり、前記直流電源の両端は、直列接続された第1のスイッチと第2のスイッチの両端と、直列接続された第3のスイッチと第4のスイッチの両端とに接続され、前記第1のスイッチと前記第2のスイッチの接続点と、前記第3のスイッチと前記第4のスイッチの接続点は前記フィルタ回路に接続され、前記フィルタ回路は前記商用系統に接続され、前記制御手段は、前記商用系統の電圧のゼロクロス点を基点として所定の期間前から所定期間経過後までの期間において、前記商用系統の電圧が正のときに、前記第1のスイッチをオンすると共に前記第2のスイッチをオフかつ前記第3と前記第4のスイッチを相補PWMし、前記商用系統の電圧が負のときに、前記第3のスイッチをオンすると共に前記第4のスイッチをオフかつ前記第1と前記第2のスイッチを相補PWMするモード1と、所定期間経過後から次の所定期間前までの期間において、前記商用系統の電圧が正のときに、前記第1のスイッチをオンすると共に前記第2のスイッチと前記第3のスイッチをオフかつ前記第4のスイッチをPWMし、前記商用系統の電圧が負のときに、前記第3のスイッチをオンすると共に前記第4のスイッチと前記第1のスイッチをオフかつ前記第2のスイッチをPWMするモード2とを有することを特徴とする系統連系インバータ装置。請求項1乃至3の何れかに記載の系統連系インバータ装置において、前記モード1と前記モード2を切り替える動作モード切替手段と、前記ブリッジ回路の出力電流のリップルの振幅値を検出するリップル検出手段を備え、前記ブリッジ回路の平均出力電流振幅値よりも前記ブリッジ回路の出力電流のリップルの振幅値が大きい期間を、前記商用系統の電圧のゼロクロス点を基点とした所定の期間前から所定期間経過後までの期間とし、前記ブリッジ回路の平均出力電流振幅値よりも前記ブリッジ回路の出力電流のリップルの振幅値が小さい期間を、前記所定期間経過後から次の所定期間前までの期間とすることを特徴とする系統連系インバータ装置。請求項4に記載の系統連系インバータ装置において、前記リップル検出手段は、前記直流電源の電圧と、前記商用系統の電圧と、前記第2のスイッチあるいは前記第4のスイッチのオン時間を基に、前記ブリッジ回路における出力電流のリップルの振幅値を演算する機能を備えたことを特徴とする系統連系インバータ装置。請求項4に記載の系統連系インバータ装置において、前記リップル検出手段は、前記商用系統の周波数をカットするハイパスフィルタと砲絡線検波回路を備えたことを特徴とする系統連系インバータ装置。請求項2又は3に記載の系統連系インバータ装置において、前記第1および第3のスイッチはIGBTとダイオードで構成され、前記第2および第4のスイッチはMOSFETとダイオードで構成されたことを特徴とする系統連系インバータ装置。請求項2又は3に記載の系統連系インバータ装置において、前記第1~第4のスイッチをIGBTとMOSFETとダイオードで構成し、前記制御装置は、前記商用系統の電圧のゼロクロス点を基点として所定の期間前から所定期間経過後までの期間では、前記第1のスイッチのMOSFETを前記第2のスイッチと相補PWMさせ、前記第3のスイッチのMOSFETを前記第4のスイッチと相補PWMさせると共に、前記第2および第4のスイッチのIGBTを、前記第2および第4のスイッチのMOSFETよりも10n~1u秒先にオフさせることを特徴とする系統連系インバータ装置。請求項1乃至8のいずれか1項に記載の系統連系インバータ装置を備えたことを特徴とする分散型電源システム。請求項9に記載の分散型電源システムにおいて、前記系統連系インバータ装置の前記直流電源が太陽電池パネルであることを特徴とする分散型電源システム。特許文献1には、負荷電流を検出して、負荷電圧の極性と負荷電流の極性とが正極同士または負極同士の場合に、単相ブリッジインバータ回路1の2個のスイッチ素子Q1とQ2またはQ3とQ4のオンオフ動作をさせないようにして、スイッチ素子オンオフによる損失を低減する技術が記載されている。しかし特許文献1では、負荷電流即ち単相ブリッジインバータ回路1の出力電流に含まれるリップルの影響は考慮されていない。ここで系統連系インバータ装置の概要に触れる。系統連系インバータ装置はブリッジ回路からパルス状の電力以下、パルス電力と称すを出力し、それをフィルタ回路で平滑して商用系統に出力する。このため、一般にブリッジ回路の出力電流は図13に示すようなリップルを含む。次に、系統連系インバータ装置に前述の特許文献1の技術を適用した場合を考える。一般に系統連系インバータ装置の力率は095~10であり、系統電圧と系統電流間の位相差は殆どない。従って、例えば、系統電圧のゼロクロス付近の小電流領域では、ブリッジ回路の出力電流が小さく、前述したリップルが原因でその出力電流の極性がスイッチング周期毎に正極と負極を繰り返す場合がある。つまり、ゼロクロス付近の小電流領域では、出力電流の極性判別が不安定になり、ブリッジ回路のスイッチング動作が不安定になる場合がある。この場合、例えば、系統電流に歪みを生じたり、スイッチ素子のオンオフによる損失以下、スイッチング損失と称すを十分に低減できない等の恐れがある。そこで、本発明の目的は、系統電圧のゼロクロス付近の小電流領域において安定なスイッチング動作を実現し、損失の少ない系統連系インバータ装置を提供することである。ブリッジ回路とフィルタ回路とブリッジ回路を制御する制御手段とを有し、直流電源から得た電力をブリッジ回路,フィルタ回路の順に介して商用系統に供給するための系統連系インバータ装置において、ブリッジ回路は複数のスイッチからなり、制御手段は、商用系統の電圧のゼロクロス点を基点として所定の期間前から所定期間経過後までの期間で商用系統を流れる電流の歪みが抑えられるようにスイッチを制御するモード1と、所定期間経過後から次の所定期間前までの期間でスイッチの損失を低減するようにスイッチを制御するモード2とを有することを特徴とする。あるいは、ブリッジ回路とフィルタ回路とブリッジ回路を制御する制御手段とを有し、直流電源から得た電力をブリッジ回路,フィルタ回路の順に介して商用系統に供給するための系統連系インバータ装置において、ブリッジ回路は、第1のスイッチと第2のスイッチと第3のスイッチと第4のスイッチとからなり、直流電源の両端は、直列接続された第1のスイッチと第2のスイッチの両端と、直列接続された第3のスイッチと第4のスイッチの両端とに接続され、第1のスイッチと第2のスイッチの接続点と、第3のスイッチと第4のスイッチの接続点はフィルタ回路に接続され、フィルタ回路は商用系統に接続され、制御手段は、商用系統の電圧のゼロクロス点を基点として所定の期間前から所定期間経過後までの期間において、商用系統の電圧が正のときに、第1のスイッチをオンすると共に第2のスイッチをオフかつ第3と第4のスイッチを相補PWMし、商用系統の電圧が負のときに、第3のスイッチをオンすると共に第4のスイッチをオフかつ第1と第2のスイッチを相補PWMするモード1と、所定期間経過後から次の所定期間前までの期間において、商用系統の電圧が正のときに、第1のスイッチをオンすると共に第2のスイッチと第3のスイッチをオフかつ第4のスイッチをPWMし、商用系統の電圧が負のときに、第3のスイッチをオンすると共に第4のスイッチと第1のスイッチをオフかつ第2のスイッチをPWMするモード2とを有することを特徴とする。本発明によれば、ブリッジ回路とフィルタ回路とブリッジ回路を制御する制御手段とを有し、直流電源から得た電力をブリッジ回路,フィルタ回路の順に介して商用系統に供給するための系統連系インバータ装置において、ブリッジ回路は複数のスイッチからなり、制御手段は、商用系統の電圧のゼロクロス点を基点として所定の期間前から所定期間経過後までの期間で商用系統を流れる電流の歪みが抑えられるようにスイッチを制御するモード1と、所定期間経過後から次の所定期間前までの期間でスイッチの損失を低減するようにスイッチを制御するモード2とを有することにより、系統電圧のゼロクロス付近の小電流領域において安定なスイッチング動作を実現し、損失の少ない系統連系インバータ装置を提供することができる。あるいは、本発明によれば、ブリッジ回路とフィルタ回路とブリッジ回路を制御する制御手段とを有し、直流電源から得た電力をブリッジ回路,フィルタ回路の順に介して商用系統に供給するための系統連系インバータ装置において、ブリッジ回路は、第1のスイッチと第2のスイッチと第3のスイッチと第4のスイッチとからなり、直流電源の両端は、直列接続された第1のスイッチと第2のスイッチの両端と、直列接続された第3のスイッチと第4のスイッチの両端とに接続され、第1のスイッチと第2のスイッチの接続点と、第3のスイッチと第4のスイッチの接続点はフィルタ回路に接続され、フィルタ回路は商用系統に接続され、制御手段は、商用系統の電圧のゼロクロス点を基点として所定の期間前から所定期間経過後までの期間において、商用系統の電圧が正のときに、第1のスイッチをオンすると共に第2のスイッチをオフかつ第3と第4のスイッチを相補PWMし、商用系統の電圧が負のときに、第3のスイッチをオンすると共に第4のスイッチをオフかつ第1と第2のスイッチを相補PWMするモード1と、所定期間経過後から次の所定期間前までの期間において、商用系統の電圧が正のときに、第1のスイッチをオンすると共に第2のスイッチと第3のスイッチをオフかつ第4のスイッチをPWMし、商用系統の電圧が負のときに、第3のスイッチをオンすると共に第4のスイッチと第1のスイッチをオフかつ第2のスイッチをPWMするモード2とを有することにより、系統電圧のゼロクロス付近の小電流領域において安定なスイッチング動作を実現し、損失の少ない系統連系インバータ装置を提供することができる。さらに本発明によれば、直列接続された第1のスイッチと第2のスイッチの両端と、直列接続された第3のスイッチと第4のスイッチの両端を直流電源の両端に接続したブリッジ回路を有し、第1および第3のスイッチはIGBTとダイオードで構成することで導通損失を減らし、第2および第4のスイッチはMOSFETとダイオードで構成することで高速にスイッチングでき、かつスイッチング損失を低減させることができる。以下、本発明について実施例を挙げながら説明する。図1は本発明の第1の実施例による単相系統連系インバータ装置1の回路構成図である。単相系統連系インバータ装置1の主回路について説明する。直流電源10の両端には、バイパスコンデンサ60,スイッチング素子20と21の直列接続体およびスイッチング素子22と23の直列接続体が接続される。スイッチング素子20~23には、それぞれ、フリーホイールダイオード40~43が並列に接続される。スイッチング素子20と21の接続点と、スイッチング素子22と23の接続点との間に、インダクタ70とコンデンサ61とインダクタ71との直列接続体が接続される。コンデンサ61の両端が商用系統80に接続される。本実施例では、スイッチング素子20と22にはIGBTを用いる。またスイッチング素子21と23にはMOSFETを用いる。前述したスイッチング素子20とダイオード40、スイッチング素子21とダイオード41、スイッチング素子22とダイオード42、スイッチング素子23とダイオード43は、それぞれ、第1のスイッチ,第2のスイッチ,第3のスイッチ,第4のスイッチを構成する。また、バイパスコンデンサ60、第1~4のスイッチは、直流電源10から出力される直流電力を交流のパルス電力に変換する単相ブリッジ回路を構成する。前記単相ブリッジ回路の出力端は、第1スイッチと第2スイッチの接続点と、第3スイッチと第4スイッチの接続点である。また、インダクタ70,コンデンサ61,インダクタ71は、前記単相ブリッジ回路から出力された交流のパルス電力を平滑して系統へ出力するフィルタ回路を構成する。前記フィルタ回路の入力端は、インダクタ70とコンデンサ61とインダクタ71とで構成された直列接続体の両端であり、出力端はコンデンサ61の両端である。また、単相系統連系インバータ装置1には、前述した主回路を制御するための制御手段100が設けられている。制御手段100について説明する。単相系統連系インバータ装置1の入力側の電圧を検出するためにバイパスコンデンサ60の両端に電圧検出手段102が接続され、出力側の電圧を検出するためにコンデンサ61の両端に電圧検出手段104が接続される。そして、電圧検出手段102,104は系統連系制御手段108に接続される。また、入力側の電流を検出するために直流電源10の正極側に電流センサ90が挿入され、出力側の電流を検出するために前記単相ブリッジ回路の出力側であるスイッチング素子20と21の接続点とインダクタ70との間に電流センサ91が挿入される。電流センサ90と電流センサ91は、それぞれ、電流検出手段101と電流検出手段103に接続される。そして電流検出手段101と電流検出手段103は、系統連系制御手段108に接続される。系統連系制御手段108にはPWM生成手段106と107が接続される。PWM生成手段106は切替手段109とリップル検出手段111に接続される。PWM生成手段107は切替手段109に接続される。切替手段109はドライブ手段105に接続される。ドライブ手段105にはスイッチング素子20~23のゲートが接続される。更に、電圧検出手段102と104はリップル検出手段111に接続される。電流検出手段103とリップル検出手段111は比較手段110に接続される。比較手段110は切替手段109に接続される。制御手段100は、単相系統連系インバータ装置1が商用系統80に所望の電力を出力するように以下の制御を行う。系統連系制御手段108は、電圧検出手段102と104、電流検出手段101と103から入力側および出力側の電圧電流を検出して、商用系統80の系統電圧Vacと商用系統80を流れる系統電流Iacが同位相力率095~10となるように変調率を演算し、PWM生成手段106と107に出力する。PWM生成手段106と107は、系統連系制御手段108から出力された変調率とキャリア信号とを比較してスイッチング素子20~23をスイッチングするためのPWM信号を生成し、切替手段109を介してドライブ手段105へ出力する。ドライブ手段105はPWM生成手段106または107から出力されたPWM信号を増幅し、スイッチング素子20~23のゲートをドライブする。ここで、前述した切替手段109と比較手段110は、動作モード切替手段120を構成する。動作モード切替手段120は、PWM生成手段106またはPWM生成手段107が生成したPWM信号のどちらかを、後述する方法を基にしてドライブ手段105に伝達する機能を持つ。この動作モード切替手段120とリップル検出手段111が本発明に関わる手段である。本実施例の動作について以下説明する。本発明の作用効果を明確にするため、本発明に関わる動作モード切替手段120とリップル検出手段111を使用しない場合およびそれらを使用した場合にわけて説明する。動作モード切替手段120とリップル検出手段111を使用しない場合の動作まず、図1において動作モード切替手段120を使用せず、PWM生成手段106が生成したPWM信号以後、モード1と称すでスイッチング素子20~23をスイッチングした場合の動作波形を図2に示す。Vacは商用系統80の電圧以下、系統電圧と称すである。Iiは前記単相ブリッジ回路の出力電流であるIiは、図2中の上から2番目にある三角波に正弦波が重畳した形の波形。IiaveはIiの平均電流であり、これはIiが前記フィルタ回路で平滑された電流である系統電流Iacとほぼ等しい。Vg20~Vg23はスイッチング素子20~23のゲート駆動電圧である。以下、図2を参照しながら説明する。Vacが正の半周期のときは、Vg20は連続的にオンし、Vg21は連続的にオフである。そして、Vg22とVg23は互い違いにオンオフする以下、これを相補PWMと呼ぶ。また、Vacが負の半周期のときは、Vg20とVg21は相補PWMする。そして、Vg22は連続的にオンし、Vg23は連続的にオフである。なお、直列に接続されたスイッチング素子20と21、スイッチング素子22と23が共にオン状態となることがないように、Vg20とVg21との間および、Vg22とVg23との間にはデッドタイムを設けている。前述したデッドタイムを設けない場合、スイッチング素子におけるターンオン時間とターンオフ時間との相違から、スイッチング素子20と21またはスイッチング素子22と23が共にオンした状態になる可能性がある。そして、この場合は直流電源10→スイッチング素子20→スイッチング素子21、あるいは直流電源10→スイッチング素子22→スイッチング素子23のループに大きな短絡電流が流れ、スイッチング素子が破壊する恐れがある。これ以後、図中の期間A~Fに分けて動作を説明する。期間Aは系統電圧Vacが正かつ前記単相ブリッジ回路の出力電流Iiが正となる期間である。期間BとFは、Vacが正であって、リップルが原因でIiの上限が正かつIiの下限が負になる期間である。期間BとFの差は、Iiの平均電流Iiaveが時間経過で上昇するか下降するかの違いのみであって、前記単相ブリッジ回路のスイッチング動作に関わる違いはない。これと同様の考えで、期間DはVacが負かつIiが負となる期間である。期間CとEは、Vacが負であって、リップルが原因でIiの上限が正かつIiの下限が負になる期間である。期間CとEの差は、Iiの平均電流Iiaveが時間経過で上昇するか下降するかの違いのみであって、前記単相ブリッジ回路のスイッチング動作に関わる違いはない。はじめに、系統電圧Vacが正である期間A,B,Fについて説明する。期間Aにおいて、スイッチング素子22がオフ、スイッチング素子23がオンしているときは、直流電源10→スイッチング素子20→インダクタ70→コンデンサ61→インダクタ71→スイッチング素子23の経路で電流が流れる。次にスイッチング素子22がオン、スイッチング素子23がオフしているときは、スイッチング素子20→インダクタ70→コンデンサ61→インダクタ71→ダイオード42の経路で電流が流れる。この通り、期間Aにおいてはスイッチング素子22に電流は流れておらず、スイッチング素子22をオンしなくても問題はない。期間BとFの動作を説明するため、その期間を拡大した動作波形を図3に示す。ここから図3を参照しながら説明する。図3において、t0は出力電流Iiが負から正になるIi=0の時の時刻であり、t1は出力電流Ii>0でありIiが上昇から下降に遷移しはじめるときの時刻であり、t2は出力電流Iiが正から負になるIi=0の時の時刻であり、t3は出力電流Ii<0でありIiが下降から上昇に遷移しはじめるときの時刻であり、t4は出力電流Iiが負から正になるIi=0の時の時刻である。まず、前記ブリッジインバータ回路の出力電流Iiが正である時刻t0からt2の動作を説明する。時刻t0-t1において、スイッチング素子22がオフ、スイッチング素子23がオンしているときは、直流電源10→スイッチング素子20→インダクタ70→コンデンサ61→インダクタ71→スイッチング素子23の経路で電流が流れる。次に、時刻t1-t2において、スイッチング素子23がオフ、スイッチング素子22がオンしているときは、スイッチング素子20→インダクタ70→コンデンサ61→インダクタ71→ダイオード42の経路で電流が流れる。つまり、Iiが正である時刻t0-t2の間までは、期間Aの動作と同様である。次に、前記単相ブリッジ回路の出力電流Iiが負となる時刻t2からt4の動作を説明する。t2-t3において、スイッチング素子22がオン、スイッチング素子23がオフしているときは、コンデンサ61→インダクタ70→ダイオード40→スイッチング素子22→インダクタ71の経路で電流が流れる。次に時刻t3-t4で、スイッチング素子22がオフ、スイッチング素子23がオンすると、コンデンサ61→インダクタ70→ダイオード40→直流電源10→スイッチング素子23とダイオード43の経路で電流が流れる。つまり、Iiが負になる時刻t2-t4の間は、スイッチング素子22に電流が流れる期間が存在する。次に図2に戻って、系統電圧Vacが負である期間C~Eについて説明する。期間Dにおいて、スイッチング素子20がオフ、スイッチング素子21がオンしているときは、直流電源10→スイッチング素子22→インダクタ71→コンデンサ61→インダクタ70→スイッチング素子21の経路で電流が流れる。次にスイッチング素子20がオン、スイッチング素子21がオフしているときは、スイッチング素子22→インダクタ71→コンデンサ61→インダクタ70→ダイオード40の経路で電流が流れる。この通り、期間Dにおいてはスイッチング素子20に電流は流れておらず、スイッチング素子20をオンしなくても問題はない。期間CとEの動作を説明するため、その期間を拡大した動作波形を図4に示す。ここから図4を参照しながら説明する。図4において、t0′は出力電流Iiが正から負になるIi=0の時の時刻であり、t1′は出力電流Ii<0でありIiが下降から上昇に遷移しはじめるときの時刻であり、t2′は出力電流Iiが負から正になるIi=0の時の時刻であり、t3′は出力電流Ii>0でありIiが上昇から下降に遷移しはじめるときの時刻であり、t4′は出力電流Iiが正から負になるIi=0の時の時刻である。まず、前記単相ブリッジ回路の出力電流Iiが負である時刻t0′からt2′の動作を説明する。時刻t0′-t1′において、スイッチング素子20がオフ、スイッチング素子21がオンしているときは、直流電源10→スイッチング素子22→インダクタ71→コンデンサ61→インダクタ70→スイッチング素子21の経路で電流が流れる。次に、時刻t1′-t2′において、スイッチング素子21がオフ、スイッチング素子20がオンしているときは、スイッチング素子22→インダクタ71→コンデンサ61→インダクタ70→ダイオード40の経路で電流が流れる。つまり、Iiが負である時刻t0′-t2′の間までは、期間Dの動作と同様である。次に、前記単相ブリッジ回路の出力電流Iiが正となる時刻t2′からt4′の動作を説明する。t2′-t3′において、スイッチング素子20がオン、スイッチング素子21がオフしているときは、コンデンサ61→インダクタ71→ダイオード42→スイッチング素子20→インダクタ70の経路で電流が流れる。次に時刻t3′-t4′で、スイッチング素子20がオフ、スイッチング素子21がオンすると、コンデンサ61→インダクタ71→ダイオード42→直流電源10→スイッチング素子21とダイオード41の経路で電流が流れる。つまり、Iiが正になる時刻t2′-t4′の間は、スイッチング素子20に電流が流れる期間が存在する。以上に説明した通り、図1において動作モード切替手段120とリップル検出手段111を使用せず、モード1のPWM信号でスイッチング素子20~23をスイッチングした場合、電流が流れていないスイッチング素子期間Aでのスイッチング素子22、期間Dでのスイッチング素子20をスイッチングするため、余分なスイッチング損失が発生する。一方、図1において動作モード切替手段120とリップル検出手段111を使用せず、PWM生成手段107が生成したPWM信号以後、モード2と称すでスイッチング素子20~23をスイッチングした場合の動作波形を図5に示す。以下、図5を参照しながら説明する。Vacが正の半周期のときは、Vg20は連続的にオンし、Vg21とVg22は連続的にオフである。そして、Vg23がオンオフする以下、これをPWMと呼ぶ。また、Vacが負の半周期のときは、Vg22は連続的にオンし、Vg20とVg23は連続的にオフである。そして、Vg21はPWMする。この通り、図5は図2と比較してVg20とVg21間、Vg22とVg23間で行っていた相補PWMをせず、Vg21あるいはVg23をPWMしている。期間Aにおいてはスイッチング素子22に、期間Dにおいてはスイッチング素子20に電流は流れないことから、それらのスイッチング素子をオンせずとも、前記単相ブリッジ回路の出力電流Iiは図2と同様である。しかしながら、期間B,C,E,FにおいてはIiに図5のような歪みが生じる場合がある。これは、期間B,Fにおいてはスイッチング素子22がオフしているため、図2で示したIiの負側の電流がスイッチング素子22に流れることができず、Iiが正側に増加してしまうことが原因である。また期間C,Eでも同様に、スイッチング素子20をオフしているため、図2で示したIiの正側の電流がスイッチング素子20に流れることができず、Iiが負側に増加してしまうことが原因である。しかし一方で、図5は図2と比較し、スイッチング素子20と22のスイッチングの回数が少なくてスイッチング損失が少ないという効果を奏する。動作モード切替手段120とリップル検出手段111を使用した場合の動作図1において動作モード切替手段120とリップル検出手段111を使用した場合の動作波形を図6に示す。以後、図1と図6を参照しながら説明する。動作モード切替手段120は前述した期間A~Fを判別し、期間AとDではモード2のPWM信号をドライブ手段105に伝達するようにPWM生成手段107と切替手段109とドライブ手段105とをつなぎ、期間B,C,E,Fではモード1のPWM信号をドライブ手段105に伝達するようにPWM生成手段106と切替手段109とドライブ手段105とをつなぐ。次に、動作モード切替手段120が期間A~Fを判別する方法を説明する。まず、判別の条件については下記の通りである。動作モード切替手段120は、前記単相ブリッジ回路の平均出力電流Iiaveの振幅値|Iiave|とIiのリップルの振幅値Irとを比較し、Irが|Iiave|より大きい場合は前記単相ブリッジ回路のスイッチング動作中に電流の極性が切り替わる期間B,C,E,Fと判別する。それとは逆に、動作モード切替手段120は、Irが|Iiave|より小さい場合は、期間A,Dと判別する。ここでリップル検出手段111がIrを検出する方法に触れる。例えば、系統電圧Vacが正であってスイッチング素子20がオンし、スイッチング素子23がオフからオンに遷移したとき、前記単相ブリッジ回路の出力端には直流電源10の電圧Vpnが出力され、前記フィルタ回路を構成するインダクタ70,コンデンサ61,インダクタ71に印加される。従って、インダクタ70と71には、VpnからVacを差し引いた電圧が印加され、インダクタ70と71の電流即ち前記単相ブリッジ回路の出力電流Iiは増加する。この増加した電流値の半分の値がリップルの振幅Irに相当する。これより、Irは、Vpn、スイッチング素子23のオン時間Vacが負の場合はスイッチング素子21のオン時間、Vac、インダクタ70と71の合成インダクタンスを基にした演算から求めることが可能である。そこで、リップル検出手段111には、電圧検出手段102からVpn、PWM生成手段106からスイッチング素子21と23のオン時間、電圧検出手段104から系統電圧Vacが入力され、それらの値と記憶されたインダクタ70と71の合成インダクタンスを基にIrを演算する。なお、この演算はスイッチング素子21または23のスイッチング動作の度に行われ、Irは更新される。リップル検出手段111は、Irが更新される間は更新される前のIrを保持して出力する。一方、リップルの振幅値Irの検出は他の方法でも可能である。その一例を図7に示す。図7では、図1中のリップル検出手段111の替わりに、リップル検出手段112が備えられている。リップル検出手段112の入力には電流検出手段103が接続され、その出力には比較手段110が接続される。リップル検出手段112は、商用系統50Hzまたは60Hzの周波数をカットするハイパスフィルタと砲絡線検波回路から構成される。一般的に砲絡線検波回路とは、電気信号の時系列における砲絡線に目的の情報がある場合に砲絡線のみを取り出す回路である。電流検出手段103から前記単相ブリッジ回路の出力電流Iiの値がリップル検出手段112に入力されると、まず前述したハイパスフィルタで商用系統の周波数がカットされ、リップル成分のみの信号になる。この信号を砲絡線検波回路に入力すると、リップル成分の砲絡線のみが取り出され、すなわち図6に示したようなIrの振幅値のみが出力される。また、Irを求める手段には他の方法でも可能であり、本実施例に限定されるものではない。こうして求めたリップルの振幅値Irは、図6に示す通り、一定値ではなくて系統電圧Vacがゼロからピークまたはピークからゼロになる途中に極大値をとる。ここから、動作モード切替手段の動作の説明に戻る。比較手段110には、電流検出手段103から前記単相ブリッジ回路の平均出力電流Iiaveの振幅値|Iiave|、リップル検出手段111からIiのリップルの振幅値Irが入力される。比較手段110は|Iiave|とIrを比較し、|Iiave|がIrより大きい場合はLowを出力し、その逆の場合はHighを出力する。切替手段109は、比較手段110の出力がLowの場合はモード2のPWM信号をドライブ手段105に伝達するようPWM生成手段107と切替手段109とドライブ手段105をつなぎ、比較手段110の出力がHighの場合はモード1のPWM信号をドライブ手段105に伝達するようPWM生成手段106と切替手段109とドライブ手段105をつなぐ。これらの動作により、系統電圧Vacのゼロクロス付近の小電流領域期間B,C,E,Fでは、モード1の相補PWM信号でスイッチング素子20~23をスイッチングして、系統電流Iacの歪みを抑えることができる。そして、大電流領域期間A,Dにおいては、モード1よりスイッチング回数の少ないモード2のPWM信号でスイッチング素子20~23をスイッチングして、スイッチング損失を低減することができる。図8に、図6よりも系統電流Iacを増加させた場合の動作波形を示す。前述の通り、前記単相ブリッジ回路のリップルの振幅値Irは、Vpn、スイッチング素子21と23のオン時間、Vac、インダクタ70と71の合成インダクタンスから決定され、系統電流Iacとは無関係であることから、リップルの振幅値Irは図6の場合と同様の値である。これに対し、Iacが増加して前記単相ブリッジ回路の平均出力電流Iiaveが大きくなったことから、|Iiave|がIrより大きな期間AとDの時間が広がり、逆に|Iiave|がIrより小さな期間B,C,E,Fが狭まっている。その結果、モード2で動作する期間が広がり、逆にモード1で動作する期間が狭まっている。つまり、本実施例では、系統電圧のゼロクロスを中心として、前記単相ブリッジ回路の平均出力電流振幅値よりそのリップルの振幅値が大きい期間において、前記期間内ではモード1で動作し、前記期間外ではモード2で動作をする。そして、前記期間は出力電流の大きさに反比例して変化する。以上に説明した通り、本実施例では本発明に関わる動作モード切替手段120を使用することで、系統電圧のゼロクロス付近における系統電流の歪みを抑えると共に、スイッチング素子のスイッチング回数を減らしてスイッチング損失を低減できる。その結果、損失の少ない単相系統連系インバータ装置を提供する効果を得ることができる。なお、スイッチング素子の損失を低減するため、スイッチングの回数が少ないスイッチング素子20と22には、一般にスイッチング速度は比較的遅いが導通損失の少ないIGBTを用いることが望ましい。また、スイッチング回数の多いスイッチング素子21と23には、一般に高速にスイッチングできてスイッチング損失の少ないMOSFETを用いることが望ましい。これを考慮し、本実施例では、スイッチング素子20と22にはIGBTを用い、スイッチング素子21と23にはMOSFETを用いた。しかし、全てのスイッチング素子についてIGBTもしくはMOSFETを用いてもよく、本実施例のみに限定するものではない。また、本実施例では単相系統連系インバータで説明したがこの限りでない。単相ブリッジ回路を三相ブリッジ回路に、三相系統の電圧電流を検知するセンサ、三相に対応したPWM生成手段リップル検出手段を備えた三相系統連系インバータでも上記制御を行うことで同様の効果が見込める。図9は本発明の第2の実施例による単相系統連系インバータ装置2の構成図である。図9において、図1と同一の構成要素には同一符号を付し、重複説明は避ける。図9と図1で異なる点について説明する。スイッチング素子20~23には、それぞれスイッチング素子30~33が並列接続される。つまり、本実施例では、スイッチング素子20とダイオード40とスイッチング素子30、スイッチング素子21とダイオード41とスイッチング素子31、スイッチング素子22とダイオード42とスイッチング素子32、スイッチング素子23とダイオード43とスイッチング素子33が、それぞれ第1スイッチ,第2スイッチ,第3スイッチ,第4スイッチを構成する。そして、スイッチング素子30~33のゲートは制御手段200に接続される。制御手段200は、実施例1で説明した制御手段100が持つ機能を全て備えると共に、スイッチング素子30~33のゲートをドライブする機能を備える。スイッチング素子30と32にはMOSFETを用いる。またスイッチング素子31と33にはIGBTを用いる。本実施例は、スイッチング素子30~33を備えることにより、実施例1よりも更に損失を低減することができる。次に、本実施例の動作を説明する。各部の動作波形を図10に示す。Vg30とVg32は、それぞれスイッチング素子30と32のゲート駆動電圧である。スイッチング素子30は期間CとE中にスイッチングする。また、スイッチング素子32は期間BとF中にスイッチングする。つまり、スイッチング素子30と32は、単相系統連系インバータ装置2がモード1のときにスイッチングする。そして、Vg31とVg33は、それぞれスイッチング素子31と33のゲート駆動電圧である。スイッチング素子31と33は、それぞれスイッチング素子21と23とほぼ同様の信号でドライブされるが、オフする時刻に僅かな違いがある。まず、スイッチング素子31と33を付加した効果を説明する。スイッチング素子21と31のスイッチング動作の詳細を図11に示す。Ic31はスイッチング素子31のコレクタ-エミッタ間の電流である。また、Id21はスイッチング素子21のドレイン-ソース間の電流である。制御手段200がスイッチング素子21と31を時刻t0′′で同時にオンすると、それぞれの素子に電流が流れる。一般に、IGBTとMOSFETを比較するとIGBTの方が低抵抗なため、Ic31の方がId21よりも大きくなる。つまり、スイッチング素子31を付加したことにより、スイッチング素子21の導通損失を低減でき、スイッチング素子21と31とダイオード41で構成された前記第2スイッチの損失を低減できる。しかし、一般にIGBTはMOSFETと比較するとターンオフする速度が遅く、IGBTはMOSFETよりもターンオフ損失が大きい。そこで、制御手段200は、スイッチング素子21よりも先にスイッチング素子31のゲートをオフにする。スイッチング素子31のゲートをオフした時刻t1′′以降、Ic31が低減するとともにId21が増加する。時刻t2′′でIc31はゼロとなる。そして、Id21は時刻t1′′以前のIc31が加算された電流となる。この時刻t1′′からt2′′の間、スイッチング素子21はオンしているのでスイッチング素子31のコレクタ-エミッタ間にはスイッチング素子21のオン電圧が印加される。一般に、このオン電圧は数V程度であるから、スイッチング素子31のオフ時のスイッチング損失は殆ど発生しない。次に、時刻t3′′でスイッチング素子21のゲートをオフにする。時刻t3′′からt4′′の間にId21は減少してゼロになり、スイッチング素子21にスイッチング損失が発生する。本実施例におけるスイッチング素子21は実施例1と同様にMOSFETを使用していることから、時刻t3′′からt4′′の間に発生するスイッチング素子21のスイッチング損失は、実施例1の場合と同等である。以上に説明した通り、本実施例では、スイッチング素子31を付加したことによってスイッチング素子21の導通損失を低減でき、スイッチング素子21と31とダイオード41で構成された前記第2スイッチの損失を実施例1よりも低減できる。スイッチング素子31のゲートをオフする時刻t1′′からスイッチング素子21のゲートをオフする時刻t3′′までの時間は、スイッチング素子31がオフする十分な時間とすることが望ましい。例えば、制御手段200に10n秒~1u秒ほどの時間のパルスを発する発振器を備えてそのパルスの時間を利用し、t1′′からt3′′の時間としてもよい。また、スイッチング素子31がオフするのに必要十分な時間は時刻t1′′以前にスイッチング素子31に流れていた電流値に比例するから、スイッチング素子31に流れていた電流即ち前記単相ブリッジ回路の出力電流Iiに比例して、前述した発振器が発するパルス幅を変化させることが望ましい。また或いは制御手段200にスイッチング素子31のコレクタ-エミッタ間の電流を検出する電流検出手段を備え、この電流検出手段でスイッチング素子31の電流がゼロになった時刻を検出し、スイッチング素子21をオフしても同様の効果を得ることができる。更に、本実施例ではスイッチング素子21と31をオンする時刻を同時としたが、一般にIGBTとMOSFETを比較した場合に両者のターンオンする速度に大きな差はないことから、どちらを先にオンさせてもよい。なお、スイッチング素子23と33のスイッチング動作は、図11中のVg21,Vg31,Ic21,Id31を、それぞれVg23,Vg33,Ic23,Id33と読み替えたものと同様であり、その説明は省略する。スイッチング素子33を付加したことによってスイッチング素子23の導通損失を低減でき、スイッチング素子23と33とダイオード43で構成された前記第4スイッチの損失を低減できる。次に、スイッチング素子30と32を付加した効果を説明する。図10に示した通り、スイッチング素子30は期間CとEでのみスイッチングし、スイッチング素子32は期間BとFでのみスイッチングする。スイッチング素子32を付加した際の期間BとFにおける動作を、先に示した図3を参照しながら説明する。ここでは図3中のVg22をVg32に読み替えるものとする。スイッチング素子32には、Vg32がオンしている時刻t1からt3の間に電流が流れる。まず、時刻t1-t2において、スイッチング素子23と33がオフ、スイッチング素子32がオンしているときは、スイッチング素子20→インダクタ70→コンデンサ61→インダクタ71→ダイオード42とスイッチング素子32の経路で電流が流れる。つまり、スイッチング素子32はMOSFETであることからソースからドレインに電流を流すことができる。これにより、ダイオード42に流れる電流が減って、スイッチング素子22と32とダイオード42で構成された前記第2スイッチの損失を低減できる。時刻t2-t3において、スイッチング素子32がオン、スイッチング素子23と33がオフしているときは、コンデンサ61→インダクタ70→ダイオード40→スイッチング素子22と32→インダクタ71の経路で電流が流れる。つまり、スイッチング素子22と32で電流が分流し、スイッチング素子22と32とダイオード42で構成された前記第2スイッチの損失を低減できる。次に、スイッチング素子30を付加した際の期間CとEの動作を、先に示した図4を参照しながら説明する。ここでは図4中のVg20をVg30に読み替えるものとする。スイッチング素子30には、Vg30がオンの間である時刻t1′からt3′の間に電流が流れる。まず、時刻t1′-t2′において、スイッチング素子21と31がオフ、スイッチング素子30がオンしているときは、スイッチング素子22→インダクタ71→コンデンサ61→インダクタ70→ダイオード40とスイッチング素子30の経路で電流が流れる。つまり、スイッチング素子30はMOSFETであることからソースからドレインに電流を流すことができる。これにより、ダイオード40に流れる電流が減って、スイッチング素子20と30とダイオード40で構成された前記第1スイッチの損失を低減できる。時刻t2′-t3′において、スイッチング素子30がオン、スイッチング素子21と31がオフしているときは、コンデンサ61→インダクタ71→ダイオード42→スイッチング素子20と30→インダクタ70の経路で電流が流れる。つまり、スイッチング素子20と30で電流が分流し、スイッチング素子20と30とダイオード40で構成された前記第1スイッチの損失を低減できる。以上に説明した通り、本実施例は、スイッチング素子30~33を備えることにより、実施例1よりも更に損失を低減することができる。特に、スイッチング素子31と33は、大電流領域図10の期間A,Dでスイッチングするスイッチング素子21と23の損失を低減しており、損失を低減する効果が大きい。これらの結果、本実施例においても、損失の少ない単相系統連系インバータ装置を提供する効果を得ることができる。また、本実施例では単相系統連系インバータで説明したがこの限りでない。単相ブリッジ回路を三相ブリッジ回路に、三相系統の電圧電流を検知するセンサ、三相に対応したPWM生成手段リップル検出手段を備えた三相系統連系インバータでも上記制御を行うことで同様の効果が見込める。図12は本発明の第3の実施例による分散電源システムの構成図である。300は分散電源システムである。301は、実施例1で示した単相系統連系インバータ装置1あるいは実施例2で示した単相系統連系インバータ装置2である。11は太陽電池パネルである。太陽電池パネル11は、実施例1と2における直流電源10に相当する。11は、太陽電池パネルのみならず、直流の電圧源であればなんでもよく、例えば、燃料電池や風力発電機の交流出力を直流に整流したものでもよい。分散電源システム300は、実施例1で説明した単相系統連系インバータ装置1あるいは実施例2で示した単相系統連系インバータ装置2を備えていることから、従来の分散電源システムより電力損失が少なくて発熱量が少ない。このため、従来よりも放熱器や冷却ファンを小さくでき、小型で損失の少ない分散電源システムとすることができた。なお、本発明は前述した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、前述した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、各実施例の構成の一部について、他の構成の追加削除置換をすることが可能である。また、前述した各構成や機能等は、それらの一部または全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、前述した各構成や機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈して実行することにより、ソフトウェアで実現してもよい。各機能を実現するプログラムの情報は、メモリ,ハードディスク,SSDSolidStateDriveなどの記録装置、または、ICカード,SDカード,DVD等の記録媒体に置くことができる。また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしもすべての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてよい。"