"異なる二つの抵抗率の第1の導電層およびその上の第2の導電層を積層した積層膜において、膜厚測定手段が、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および該表面抵抗値から抵抗率の小さい第2の導電層の膜厚を計算により求める膜厚測定工程を有する膜厚測定方法。前記膜厚測定工程は、測定制御手段が、測定部を制御して前記第1の導電層および前記第2の導電層の積層膜の膜厚を測定すると共に前記表面抵抗値を測定する測定制御工程と、演算手段が、該積層膜の膜厚および該表面抵抗値に基づいて所定の計算式により該第2の導電層の膜厚を求める演算工程とを有する請求項1に記載の膜厚測定方法。前記測定制御工程は、前記抵抗率の大きい層が該抵抗率の小さい層に対して、該抵抗率が少なくとも10倍でかつ膜厚が少なくとも10倍である積層膜を測定する請求項2に記載の膜厚測定方法。判定手段が、該第2の導電層の膜厚が所定範囲内かどうかを判定して、該第2の導電層の膜厚が所定範囲内の場合は良品と判断し、該第2の導電層の膜厚が所定範囲内ではない場合は不良品と判断する判定工程を更に有する請求項2に記載の膜厚測定方法。前記積層膜表面の表面抵抗値の測定が、4端針法を用いる請求項1に記載の膜厚測定方法。前記積層膜の膜厚の測定精度が、該積層膜の膜厚の多くとも10分の1である請求項1に記載の膜厚測定方法。前記第1の導電層がNi層で前記第2の導電層がAu層、該第1の導電層がNi層で該第2の導電層がAg層または、該第1の導電層がチタン層で該第2の導電層がCu層である請求項1に記載の膜厚測定方法。前記第1の導電層および前記第2の導電層の積層膜の膜厚は半導体基板上の電極高さである請求項1に記載の膜厚測定方法。前記表面抵抗値としてシート抵抗値を用いる場合、前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は数13である請求項2に記載の膜厚測定方法。前記表面抵抗値としてシート抵抗値を用いる場合、下地導電層の抵抗率ρ0および膜厚t0とし、該下地導電層上に積層する前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は数14である請求項2に記載の膜厚測定方法。前記表面抵抗値として導体抵抗値を用いる場合、前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は数15である請求項2に記載の膜厚測定方法。前記表面抵抗値として導体抵抗値を用いる場合、下地導電層の抵抗率ρ0および膜厚t0とし、該下地導電層上に積層する前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は数16である請求項2に記載の膜厚測定方法。異なる二つの抵抗率の第1の導電層およびその上の第2の導電層を積層した積層膜において、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した該積層膜の膜厚および該表面抵抗値から抵抗率の小さい第2の導電層の膜厚を計算により求める膜厚測定手段を有する膜厚測定装置。前記膜厚測定手段は、測定部を制御して前記第1の導電層および前記第2の導電層の積層膜の膜厚を測定すると共に前記表面抵抗値を測定する測定制御手段と、該積層膜の膜厚と該表面抵抗値に基づいて所定の計算式により該第2の導電層の膜厚を求める演算手段とを有する請求項13に記載の膜厚測定装置。前記測定制御手段は、前記抵抗率の大きい層が該抵抗率の小さい層に対して、該抵抗率が少なくとも10倍でかつ膜厚が少なくとも10倍である積層膜を測定する請求項14に記載の膜厚測定装置。該第2の導電層の膜厚が所定範囲内かどうかを判定して、該第2の導電層の膜厚が所定範囲内の場合は良品と判断し、該第2の導電層の膜厚が所定範囲内ではない場合は不良品と判断する判定手段を更に有する請求項14に記載の膜厚測定装置。前記積層膜表面の表面抵抗値の測定が、4端針法を用いる請求項13に記載の膜厚測定装置。前記積層膜の膜厚の測定精度が、該積層膜の膜厚の多くても10分の1である請求項13に記載の膜厚測定装置。前記第1の導電層がNi層で前記第2の導電層がAu層、該第1の導電層がNi層で該第2の導電層がAg層または、該第1の導電層がチタン層で該第2の導電層がCu層である請求項13に記載の膜厚測定装置。前記第1の導電層および前記第2の導電層の積層膜の膜厚は半導体基板上の電極高さである請求項13に記載の膜厚測定装置。前記表面抵抗値としてシート抵抗値を用いる場合、前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は前記数13である請求項14に記載の膜厚測定装置。前記表面抵抗値としてシート抵抗値を用いる場合、下地導電層の抵抗率ρ0および膜厚t0とし、該下地導電層上に積層する前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は前記数14である請求項14に記載の膜厚測定装置。前記表面抵抗値として導体抵抗値を用いる場合、前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は前記数15である請求項14に記載の膜厚測定装置。前記表面抵抗値として導体抵抗値を用いる場合、下地導電層の抵抗率ρ0および膜厚t0とし、該下地導電層上に積層する前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は前記数16である請求項14に記載の膜厚測定装置。請求項13から24のいずれかに記載の膜厚測定装置を用いて、半導体集積回路が形成された半導体基板の金属パッド層にメッキ処理が施された前記第2の導電層の膜厚を測定して良品管理が為されて該半導体基板上に半導体集積回路を製造する半導体集積回路の製造方法。請求項1から12のいずれかに記載の膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム。請求項26に記載の制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体。しかしながら、特許文献1、2に開示されている従来の膜厚測定方法では、X線または電子線の発生源が必要であって、人体に影響がないように隔離する必要があり、測定器自体が大掛かりなものになって高価なものになり、X線の積算時間により1回の測定に5分程度の時間を要し、大量生産の製造工程の品質管理には採用し難く、安価でかつ高速測定が可能な膜厚測定方法であることが望ましい。本発明は、上記従来の問題を解決するもので、電子部品の電極などの導電性積層膜の膜厚を簡便かつ安価な装置で高速に測定することができる膜厚測定方法および膜厚測定装置、この膜厚測定装置を用いて電子部品の半導体基板上の電極などの薄膜の膜厚を測定して良品管理された半導体集積回路を製造する半導体集積回路の製造方法、この膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム、この制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体を提供することを目的とする。本発明の膜厚測定方法は、異なる二つの抵抗率の第1の導電層およびその上の第2の導電層を積層した積層膜において、膜厚測定手段が、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および該表面抵抗値から抵抗率の小さい第2の導電層の膜厚を計算により求める膜厚測定工程を有するものであり、そのことにより上記目的が達成される。また、好ましくは、本発明の膜厚測定方法における膜厚測定工程は、測定制御手段が、測定部を制御して前記第1の導電層および前記第2の導電層の積層膜の膜厚を測定すると共に前記表面抵抗値を測定する測定制御工程と、演算手段が、該積層膜の膜厚および該表面抵抗値に基づいて所定の計算式により該第2の導電層の膜厚を求める演算工程とを有する。さらに、好ましくは、本発明の膜厚測定方法における測定制御工程は、前記抵抗率の大きい層が該抵抗率の小さい層に対して、該抵抗率が少なくとも10倍でかつ膜厚が少なくとも10倍である積層膜を測定する。さらに、好ましくは、本発明の膜厚測定方法において、判定手段が、該第2の導電層の膜厚が所定範囲内かどうかを判定して、該第2の導電層の膜厚が所定範囲内の場合は良品と判断し、該第2の導電層の膜厚が所定範囲内ではない場合は不良品と判断する判定工程を更に有する。さらに、好ましくは、本発明の膜厚測定方法における積層膜表面の表面抵抗値の測定が、4端針法を用いる。さらに、好ましくは、本発明の膜厚測定方法における積層膜の膜厚の測定精度が、該積層膜の膜厚の多くとも10分の1である。さらに、好ましくは、本発明の膜厚測定方法における第1の導電層がNi層で前記第2の導電層がAu層、該第1の導電層がNi層で該第2の導電層がAg層または、該第1の導電層がチタン層で該第2の導電層がCu層である。さらに、好ましくは、本発明の膜厚測定方法において、前記第1の導電層および前記第2の導電層の積層膜の膜厚は半導体基板上の電極高さである。さらに、好ましくは、本発明の膜厚測定方法における表面抵抗値としてシート抵抗値を用いる場合、前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は数4である。さらに、好ましくは、本発明の膜厚測定方法における表面抵抗値としてシート抵抗値を用いる場合、下地導電層の抵抗率ρ0および膜厚t0とし、該下地導電層上に積層する前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は数6である。さらに、好ましくは、本発明の膜厚測定方法における表面抵抗値として導体抵抗値を用いる場合、前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は数9である。さらに、好ましくは、本発明の膜厚測定方法における表面抵抗値として導体抵抗値を用いる場合、下地導電層の抵抗率ρ0および膜厚t0とし、該下地導電層上に積層する前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は数11である。本発明の膜厚測定装置は、異なる二つの抵抗率の第1の導電層およびその上の第2の導電層を積層した積層膜において、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した該積層膜の膜厚および該表面抵抗値から抵抗率の小さい第2の導電層の膜厚を計算により求める膜厚測定手段を有するものであり、そのことにより上記目的が達成される。また、好ましくは、本発明の膜厚測定装置における膜厚測定手段は、測定部を制御して前記第1の導電層および前記第2の導電層の積層膜の膜厚を測定すると共に前記表面抵抗値を測定する測定制御手段と、該積層膜の膜厚と該表面抵抗値に基づいて所定の計算式により該第2の導電層の膜厚を求める演算手段とを有する。さらに、好ましくは、本発明の膜厚測定装置における測定制御手段は、前記抵抗率の大きい層が該抵抗率の小さい層に対して、該抵抗率が少なくとも10倍でかつ膜厚が少なくとも10倍である積層膜を測定する。さらに、好ましくは、本発明の膜厚測定装置における第2の導電層の膜厚が所定範囲内かどうかを判定して、該第2の導電層の膜厚が所定範囲内の場合は良品と判断し、該第2の導電層の膜厚が所定範囲内ではない場合は不良品と判断する判定手段を更に有する。さらに、好ましくは、本発明の膜厚測定装置における積層膜表面の表面抵抗値の測定が、4端針法を用いる。さらに、好ましくは、本発明の膜厚測定装置における積層膜の膜厚の測定精度が、該積層膜の膜厚の多くても10分の1である。さらに、好ましくは、本発明の膜厚測定装置における第1の導電層がNi層で前記第2の導電層がAu層、該第1の導電層がNi層で該第2の導電層がAg層または、該第1の導電層がチタン層で該第2の導電層がCu層である。さらに、好ましくは、本発明の膜厚測定装置において、前記第1の導電層および前記第2の導電層の積層膜の膜厚は半導体基板上の電極高さである。さらに、好ましくは、本発明の膜厚測定装置における表面抵抗値としてシート抵抗値を用いる場合、前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は数4である。さらに、好ましくは、本発明の膜厚測定装置における表面抵抗値としてシート抵抗値を用いる場合、下地導電層の抵抗率ρ0および膜厚t0とし、該下地導電層上に積層する前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は数6である。さらに、好ましくは、本発明の膜厚測定装置における表面抵抗値として導体抵抗値を用いる場合、前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は数9である。さらに、好ましくは、本発明の膜厚測定装置における表面抵抗値として導体抵抗値を用いる場合、下地導電層の抵抗率ρ0および膜厚t0とし、該下地導電層上に積層する前記第1の導電層および前記第2の導電層の抵抗率ρ1、ρ2および前記積層膜の膜厚Tとして、前記所定の計算式は前記数11である。本発明の半導体集積回路の製造方法は、本発明の上記膜厚測定装置を用いて、半導体集積回路が形成された半導体基板の金属パッド層にメッキ処理が施された前記第2の導電層の膜厚を測定して良品管理が為されて該半導体基板上に半導体集積回路を製造するものであり、そのことにより上記目的が達成される。本発明の制御プログラムは、本発明の上記膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述されたものであり、そのことにより上記目的が達成される。本発明の可読記憶媒体は、本発明の上記制御プログラムが格納されたコンピュータ読み取り可能なものであり、そのことにより上記目的が達成される。上記構成により、以下、本発明の作用を説明する。本発明においては、異なる二つの抵抗率の第1の導電層およびその上の第2の導電層を積層した積層膜において、膜厚測定手段が、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および該表面抵抗値から抵抗率の小さい第2の導電層の膜厚を計算により求める膜厚測定工程を有する。これによって、測定した積層膜の膜厚および表面抵抗値から抵抗率の小さい第2の導電層の膜厚を計算により求めることにより、電子部品の電極などの導電性積層膜の膜厚を簡便かつ安価な装置で高速に測定することが可能となる。以上により、本発明によれば、測定した積層膜の膜厚および表面抵抗値から抵抗率の小さい第2の導電層の膜厚を計算により求めるため、電子部品の電極などの導電性積層膜の膜厚を簡便かつ安価な装置で高速に測定することができる。以下に、本発明の膜厚測定方法および膜厚測定装置、この膜厚測定装置を用いて電子部品の電極などに積層した導電性積層皮膜の膜厚を測定して良品管理された半導体集積回路を製造する半導体集積回路の製造方法、この膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム、この制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体の実施形態1について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。実施形態1図1は、本発明の実施形態1における膜厚測定方法を説明するために絶縁膜上に形成した積層導電層の概略構成を示す斜視図である。図1において、本実施形態1の膜厚測定方法は、絶縁膜1上に上下に積層された導電層2,3積層膜、例えばNi層およびその上のAu層からなる半導体基板の電極に対して、段差を触針で測る場合やレーザ光を用いる場合など公知の方法で導電層2,3の厚さ電極高さを測定するステップと、4端針法により電極の表面抵抗を測定するステップとを有し、二つのステップから得られた積層膜の膜厚電極高さと表面抵抗値から、上下に積層した導電層2,3からなる電極の上部皮膜である導電層3の膜厚を計算により算出する。積層された2つの導電層2,3の関係は、抵抗率の大きい層導電層2が、抵抗率の小さい層導電層3に対し、抵抗率が10倍以上でかつ層厚が10倍以上であることにより、計算による測定精度を確保することができる。図2は、図1の積層された第1の導電層2/第2の導電層3の積層膜における第2の導電層3の膜厚測定の概略を示す縦断面図である。図2に示すように、絶縁膜1上に2つの導電層2,3を形成し、その積層膜導電層2,3の膜厚および4端針法を用いて、流れる定電流から所定位置間の電圧を測定することにより表面抵抗を測定した場合、次の方法で抵抗率の小さい導電層3の膜厚を計算により求めることができる。連続した面の場合には表面抵抗値としてシート抵抗値を用い、有限の大きさで断面積が分かっている場合には表面抵抗値として導体抵抗値を用いる。これらのシート抵抗値と導体抵抗値とで、抵抗率の小さい導電層3の膜厚を計算する方法が異なる。まず、表面抵抗値としてシート抵抗値を用いる場合には、積層する導電層2,3の抵抗率および膜厚は次の通りとする。第1の導電層2抵抗率体積抵抗率:ρ1膜厚:t1第2の導電層3抵抗率体積抵抗率:ρ2膜厚:t2上下に績奏された第1の導電層2とその上の第2の導電層3には次の数1の関係があるものとする。第1の導電層2としては例えばNi層で、その上の第2の導電層3は例えばAu層である。また、第1の導電層2および第2の導電層3の積層膜の膜厚をT、表面抵抗値をρsとすると、表面抵抗値ρsと各積層膜導電層2、3の関係は次式数2で表される。したがって、求める値である導電率の小さい積層膜導電層3の膜厚t2は、次式数3で与えられる。導電層2、3の積層膜の膜厚電極高さをTとし、から、とすると、導電層3の膜厚t2は、次の式数4から求めることができる。即ち、表面抵抗値としてシート抵抗値を用いる場合に、積層する導電層2,3の抵抗率ρ1、ρ2および膜厚Tとして上記計算式として数4を用いて導電層3の膜厚を計算により求めることができる。図3は、下地導電層がある場合の積層された第1の導電層2/第2の導電層3の積層膜における第2の導電層3の膜厚測定方法の概略を示す縦断面図である。図3に示すように、絶縁膜1上に下地導電層4を形成し、下地導電層4上に上下に導電層2,3を同様に積層した場合は、下地導電層4抵抗率:ρ0膜厚:t0とすると、同様に、次の式数5が成立する。したがって、第2の導電層3の層厚t2は次式数6で近似できる。なお、下地導電層4の表面抵抗を表すρ0/t0は予め測定しておくことができ、図1の場合と同様の方法で第2の導電層3の層厚t2を計算で求めることができる。即ち、表面抵抗値としてシート抵抗値を用いる場合に、下地導電層4の抵抗率ρ0および膜厚t0とし、下地導電層4上に積層する導電層2,3の抵抗率ρ1、ρ2および膜厚Tとして上記計算式として数6を用いて導電層3の膜厚を計算により求めることができる。次に、表面抵抗値として導体抵抗値を用いる場合には、積層する導電層2,3の抵抗率および膜厚は次のとおりとする。第1の導電層2抵抗率:ρ1膜厚:t1第2の導電層3抵抗率:ρ2膜厚:t2導電層の長さL、導電層の幅をWとする。第1の導電層2と第2の導電層3には次の数7の関係があるものとする。また、積層膜導電層2、3の膜厚電極高さをT、積層膜導電層2、3の抵抗値をRとすると、Rと各積層膜導電層2、3の関係は次式数8で表される。したがって、同様に、第2の導電層3の層厚t2は次式数9で表される。即ち、表面抵抗値として導体抵抗値を用いる場合に、積層する導電層2,3の抵抗率ρ1、ρ2および膜厚Tとして上記計算式として数9を用いて導電層3の膜厚を計算により求めることができる。さらに、絶縁膜1上に下地導電層4を形成し、下地導電層4上に上下に導電層2,3を同様に積層した場合は、下地導電層4抵抗率:ρ0膜厚:t0とすると、同様に、次の式数10が成立する。したがって、第2の導電層3の層厚t2は次式数11で近似できる。となる。即ち、表面抵抗値として導体抵抗値を用いる場合に、下地導電層4の抵抗率ρ0および膜厚t0とし、下地導電層4上に積層する導電層2,3の抵抗率ρ1、ρ2および膜厚Tとして上記計算式として数11を用いて導電層3の膜厚を計算により求めることができる。図4は、具体的な積層導電層の膜厚測定方法の概略構成を示す縦断面図である。図4は、積層された第1の導電層2/第2の導電層3の積層膜における第2の導電層3の層厚測定方法の概略を示している。図4に示すように、まず、平滑な絶縁基板11上に厚さ1.5μm、体積抵抗率2.75×10-8Ωmのアルミ皮膜12をスパッタ法により成膜する。さらに、フォトリソ技術およびメタルエッチング技術を用いて、アルミ電極12下地導電層4を幅0.8mm×長さ2.2mmの島状パターンとして形成する。次に、公知のダブルジンケート法により無電解ニッケルメッキを行い、体積抵抗率50×10-8ΩmのNi-P皮膜13第1の導電層2として厚さ5μm、10μmおよび15μmの3種類のサンプルを作製する。次いで、この一つのサンプル上にそれぞれ置換金メッキを行い、厚さ0.3μm、体積抵抗率2.2×10-8ΩmのAu皮膜14第2の導電層3を成膜する。厚さ10μmのNi-P皮膜13のサンプルには、その上にAu皮膜14のAu膜厚を0.1μm、0.5μmのAu皮膜14を積層する。レーザ発生装置15からのレーザ光LをAu皮膜14の表面に対して照射し、Au皮膜14の表面からの反射光のレーザ光Lをレーザ変位計16で受光して、Ni-P皮膜13/Au皮膜14の膜厚電極高さを測定し、次いで、4端針法により表面抵抗を測定する。図5に抵抗値の積層膜の厚さ依存性、図6に抵抗値のAu膜厚依存性を実測値と理論値をそれぞれ示している。実測値は理論値とよく一致しており、積層膜の厚さと抵抗値からAu膜の膜厚が得られる。例えばNi-P皮膜13の厚さ10μm、置換金メッキのAu皮膜14の膜厚0.3μmの場合、実際に測定した抵抗値は0.031Ωであった。このときの理論値は、前記した式数10を用いて次式数12のようになる。また、体積抵抗率が10:1となる金属の組み合わせの一例としては、チタン42.7×10-8Ωmと銅1.68×10-8Ωmが挙げられる。ここで、本実施形態1の膜厚測定方法を用いた膜厚測定装置20について詳細に説明する。図7は、本発明の実施形態1に係る膜厚測定装置20の概略構成例を示すブロック図である。図7において、本実施形態1の膜厚測定装置20は、コンピュータシステムで構成されており、各種入力指令を可能とするキーボードやマウス、画面入力装置などの操作部21と、各種入力指令に応じて表示画面上に、初期画面、選択誘導画面および処理結果画面などの各種画像を表示可能とする表示部22と、全体的な制御を行う制御手段としてのCPU23中央演算処理装置と、CPU23の起動時にワークメモリとして働く一時記憶手段としてのRAM24と、CPU23を動作させるための動作合成プログラムおよびこれに用いる各種データなどが記録されたコンピュータ読み取り可能な可読記録媒体記憶手段としてのROM25と、レーザ変位計などの表面抵抗測定器を用いてNi-P皮膜12/Au積層膜13の電極高さT1を測定し、さらに、4端針により表面抵抗値を測定する測定部26とを有している。CPU4は、操作部21からの入力指令の他、ROM25内からRAM24内に読み出された制御プログラムおよびこれに用いる各種データに基づいて、測定制御手段231と、演算手段232と、判定手段233とを有する。即ち、CPU4は、異なる二つの抵抗率の第1の導電層2およびその上の第2の導電層3を積層した積層膜において、その積層膜の膜厚と積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および表面抵抗値から抵抗率の小さい第2の導電層3の膜厚を計算により求める膜厚測定手段を有している。この膜厚測定手段は、測定部26を制御して第1の導電層2および第2の導電層3の積層膜の膜厚を測定すると共に表面抵抗値を測定する測定制御手段231と、その積層膜の膜厚と表面抵抗値に基づいて所定の計算式により第2の導電層3の膜厚を求める演算手段232と、第2の導電層3の膜厚が所定範囲内かどうかを判定して、第2の導電層3の膜厚が所定範囲内の場合は良品と判断し、第2の導電層3の膜厚が所定範囲内ではない場合は不良品と判断する判定手段233とを有している。ROM25は、ハードディスク、光ディスク、磁気ディスクおよびICメモリなどの可読記録媒体記憶手段で構成されている。この制御プログラムおよびこれに用いる各種データは、携帯自在な光ディスク、磁気ディスクおよびICメモリなどからROM25にダウンロードされてもよいし、コンピュータのハードディスクからROM25にダウンロードされてもよいし、無線または有線、インターネットなどを介してROM25にダウンロードされてもよい。後述する図8の膜厚測定方法をコンピュータに実行させるための処理手順が記述された動作合成プログラムをコンピュータ読み取り可能な可読記憶媒体に格納して、コンピュータCPU23により膜厚測定するものである。図8は、図7の厚測定装置20の動作を説明するためのフローチャートである。図8に示すように、まず、ステップS1で測定制御手段231が、測定部26のレーザ変位計を制御してNi-P皮膜12/Au積層膜13の電極高さT1を測定し、測定部26を制御して、4端針により表面抵抗値を測定する。次に、ステップS2で演算手段232が、電極高さT1と表面抵抗に基づいて、上記式数11からAu積層膜13の膜厚t2を、前述した数12のように計算により求めることができる。続いて、ステップS3で、ステップS2で求めたAu積層膜13の膜厚t2が所定範囲内かどうかを判定手段233が検出する。ステップS2で求めたAu積層膜13の膜厚t2がステップS3で所定範囲内の場合YESにはステップS4で良品と判定し、ステップS2で求めたAu積層膜13の膜厚t2がステップS3で所定範囲内ではない場合NOにはステップS5で不良品と判定する。その後、処理を終了する。以上により、本実施形態1によれば、異なる二つの抵抗率の第1の導電層2およびその上の第2の導電層3を積層した積層膜において、膜厚測定手段が、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および表面抵抗値から抵抗率の小さい第2の導電層3の膜厚を計算により求める膜厚測定工程を有している。この膜厚測定工程は、測定制御手段231が、測定部26を制御して第1の導電層2および第2の導電層3の積層膜の膜厚を測定すると共に表面抵抗値を測定する測定制御工程と、演算手段232が、積層膜の膜厚および表面抵抗値に基づいて所定の計算式により第2の導電層3の膜厚を求める演算工程と、判定手段233が、第2の導電層3の膜厚が所定範囲内かどうかを判定して、第2の導電層3の膜厚が所定範囲内の場合は良品と判断し、第2の導電層3の膜厚が所定範囲内ではない場合は不良品と判断する判定工程とを有している。これによって、積層された2つの導電性皮膜第1の導電層2および第2の導電層3を、第1の導電層2およびその上の第2の導電層3の積層膜の膜厚および4端針法によるその表面抵抗値から、抵抗率および膜厚が小さい膜第2の導電層3の厚さを容易に算出することができる。特に、積層された無電解ニッケルメッキおよび置換金メッキの積層膜の金膜厚の測定に好適である。このように、半導体集積回路が形成された半導体ウエハ基板の金属パッド層にNiメッキ処理を施して半導体ウエハ基板上に半導体集積回路を製造することができる。膜厚測定装置20を用いて、半導体集積回路が形成された半導体ウエハ基板の金属パッド層にメッキ処理例えば置換金メッキが施された第2の導電層3の膜厚を測定して良品管理が為される。このようにして、半導体ウエハ基板上に品質の良い半導体集積回路を製造管理することができる。なお、本実施形態1では、特に説明しなかったが、測定部26を制御して第1の導電層2および第2の導電層3の積層膜の膜厚を測定すると共に表面抵抗値を測定する測定制御手段231と、その積層膜の膜厚と表面抵抗値に基づいて所定の計算式により第2の導電層3の膜厚を求める演算手段232と、第2の導電層3の膜厚が所定範囲内かどうかを判定して、第2の導電層3の膜厚が所定範囲内の場合は良品と判断し、第2の導電層3の膜厚が所定範囲内ではない場合は不良品と判断する判定手段233とを有する場合にも、電子部品の電極などの導電性積層膜の膜厚を簡便かつ安価な装置で高速に測定することができる本発明の目的を達成することができる。なお、本実施形態1では、特に、第1の導電層2がNi層で第2の導電層3がAu層の場合について説明したが、これに限らず、第1の導電層2がNi層で第2の導電層3がAg層であってもよく、第1の導電層2がチタン層で第2の導電層3がCu層であってもよいのは言うまでもないことである。もちろんそれ以外の組み合わせもあり得る。以上のように、本発明の好ましい実施形態1を用いて本発明を例示してきたが、本発明は、この実施形態1に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。"