試験片に対して試験力を付与するとともに、そのときの試験力をロードセルにより検出する材料試験機において、前記試験片を撮影する高速度ビデオカメラと、前記ロードセルにより検出された信号を計測する荷重計測部と、を備え、前記荷重計測部は、前記ロードセルからの検出信号を増幅する増幅部と、前記増幅部で増幅された検出信号をデジタル化する変換部と、試験実行中に変化する試験力の最大値を更新保持するとともに、前記高速度ビデオカメラに対する撮影終了のトリガー信号を発生させるための基準値を前記最大値より演算して更新保持し、現在の試験力の値が前記基準値より小さくなったときに、前記高速度ビデオカメラに対する撮影終了のトリガー信号を発生させる比較演算部と、を備えることを特徴とする材料試験機。請求項1に記載の材料試験機において、前記比較演算部は、前記最大値に対して所定のビット数分、ビットシフト処理を行うことにより、前記基準値を演算する材料試験機。請求項1に記載の材料試験機において、前記比較演算部は、前記最大値に対して1ビット右ビットシフト処理を行う1ビットシフト部と、前記最大値に対して2ビット右ビットシフト処理を行う2ビットシフト部と、前記最大値に対して3ビット右ビットシフト処理を行う3ビットシフト部と、を備え、前記1ビットシフト部、2ビットシフト部、3ビットシフト部のいずれかにより前記基準値を演算することにより、前記最大値の1/2、1/4、1/8の値のいずれかを基準値として更新保持する材料試験機。通常の光学ビデオカメラにより試験片を撮影するときのフレームレートは、例えば、30FPSFramePerSecond程度である。このため、通常の光学ビデオカメラにより試験片破断時の破壊現象を捉えた画像を収集することはできない。従って、試験片破断時の破壊現象を捉えた画像を収集しようとする場合には、例えば、フレームレートが100万FPS程度の高速度撮影が可能な高速度ビデオカメラを、既存の材料試験機の構成に別途接続することになる。図4は、材料試験機の構成に、従来の手法により高速度ビデオカメラ15を追加した場合の主要な電気構成を説明するブロック図である。図4aは、高速度ビデオカメラ15を追加する前の構成、図4bは高速度ビデオカメラ15を追加した後の構成を示している。図4aに示すように、高速度ビデオカメラ15を追加する前においては、ロードセル14により検出された電気信号は、材料試験機全体を制御する制御部123内に配設された荷重計測部140の増幅部141に直接入力される。そして、入力信号はA/D変換器142によりデジタル信号に変換され、データ処理部145に送信される。このような構成に、高速度ビデオカメラ15を追加して接続する場合には、図4bに示すように、試験片への試験力の負荷のタイミングと高速度ビデオカメラによる試験片の撮影のタイミングとを同期させる信号を得るために、ロードセル14と制御部123との間に動ひずみアンプ18を介在させている。この種の材料試験機のロードセル14は、歪みゲージ式ロードセルであり、ロードセル14から出力される試験力データは、おおよそμV~mVオーダーの電気信号である。このため、動ひずみアンプ18は、ロードセル14からの電気信号を増幅し、その増幅した信号を荷重計測部140のA/D変換器142に出力する。一方で、動ひずみアンプ18は、ロードセル14からの電気信号に対して荷重計測部140に出力される信号よりもさらに大きな増幅を施した高倍率アナログ信号を生成し、この信号を高速度ビデオカメラ15に送信する。そして、高速度ビデオカメラ15に送信された高倍率アナログ信号からは、TTLTransistorTransistorLogicやCMOSComplementaryMetalOxideSemiconductor等のデジタル論理回路により、デジタル信号HまたはLが導出され、トリガー信号が発生することになる。なお、トリガー信号は、高速度ビデオカメラ15での撮影の終了、すなわち、撮影により得られた各フレームの画像データの保存の停止動作のきっかけとなる信号である。このため、高速度ビデオカメラ15は、撮影開始後、撮影終了のトリガー信号が入力されるまでの間、撮影を行うことになる。ところで、この種の高速度ビデオカメラ15は通常、画像データを蓄積する保存用メモリを備えている。しかしながら、この保存用メモリの容量には限りがある。このため、試験実行中に保存用メモリの容量が足りなくなった場合には、保存時間の早い画像データが保存されている領域に、順次上書きして新たな画像データを保存している。そして、この上書き保存は、撮影終了のトリガー信号の入力があるまで続けられている。次に、試験力が800Nのときに試験片が破断すると仮定した場合の材料試験を例に、トリガー信号の発生について説明する。撮影終了のトリガー信号は、試験片が破断して負荷が開放されたことにより、ロードセル14が検出した試験力が一定の値以下になるタイミングで発生するように設定されている。動ひずみアンプ18を、1500Nを5Vとしてアナログ出力するように設定して使用したとする。TTLの場合では、おおよそ0.8V以下をLと判定し、2V以上をHと判定しているため、試験力が一旦600Nを超えた後に240N以下まで降下し、信号がLと判定された時点で撮影終了のトリガー信号が発生することになる。また、CMOSの場合には、おおよそ1.5V以下をLと判定し、2.5V以上をHと判定しているため、この場合には、試験力が一旦750Nを超えた後に450N以下に降下し、信号がLと判定された時点で試験終了のトリガー信号が発生する。しかしながら、試験にはバラツキがあり、試験力が800Nのときに試験片が破断すると仮定して動ひずみアンプ18の出力を設定しても、すべての試験片が、試験力が800Nのときに破断するとは限らない。例えば、CMOSの場合で試験力が750Nを超える前に試験片が破断した場合には、論理回路にはHと判定される電圧が一度も与えられないことになる。そうすると、試験片の破断に伴って試験力が降下し、Lと判定されるはずの電圧が論理回路に与えられたとしてもHとLの判定ができない状態が生じ、試験終了のトリガー信号も発生しない。すなわち、試験のバラツキに対応しきれない結果となる。このような試験のバラツキに対応させようとして、試験片が800Nよりも低い試験力で破断した場合でも、撮影終了のトリガー信号が発生できるように、動ひずみアンプ18を、1000Nを5Vとしてアナログ出力するように設定して使用したとする。TTLの場合では、試験力が160Nまで降下し信号がLと判定された時点で撮影終了のトリガー信号が発生することになる。また、CMOSの場合には、300N以下まで降下し、信号がLと判定された時点で撮影終了のトリガー信号が発生することになる。ところが、実際の試験で、動ひずみアンプ18の設定時に仮定したとおりの800Nで試験片が破断すれば、破壊から撮影終了のトリガー信号の発生までに予想以上に長い時間を要することになり、不要な画像データの上書きが続くことになる。そうすると、試験片の破壊現象を捉えた画像が不要な画像データの上書きにより失われることにもなる。上述したように、従来の手法では、試験片が破断する試験力、すなわち、その材料試験における最大試験力を予想して、動ひずみアンプ18のアナログ出力設定を行っている。しかし、事前に最大試験力の情報を正確に把握することは困難であり、試験対象によっては最大試験力の予想すらできないものもある。また、実際には破断時の試験力が試験片毎に異なることから、試験片の破断から高速度ビデオカメラ15による撮影終了のトリガー信号の発生までの時間も、材料試験毎のバラツキと同様に異なるものとなる。この発明は上記課題を解決するためになされたものであり、高速度ビデオカメラに対する撮影終了のトリガー信号を安定的に発生させることが可能な材料試験機を提供することを目的とする。請求項1に記載の発明は、試験片に対して試験力を付与するとともに、そのときの試験力をロードセルにより検出する材料試験機において、前記試験片を撮影する高速度ビデオカメラと、前記ロードセルにより検出された信号を計測する荷重計測部と、を備え、前記荷重計測部は、前記ロードセルからの検出信号を増幅する増幅部と、前記増幅部で増幅された検出信号をデジタル化する変換部と、試験実行中に変化する試験力の最大値を更新保持するとともに、前記高速度ビデオカメラに対する撮影終了のトリガー信号を発生させるための基準値を前記最大値より演算して更新保持し、現在の試験力の値が前記基準値より小さくなったときに、前記高速度ビデオカメラに対する撮影終了のトリガー信号を発生させる比較演算部と、を備えることを特徴とする。請求項2に記載の発明は、請求項1に記載の発明において、前記比較演算部は、前記最大値に対して所定のビット数分、ビットシフト処理を行うことにより、前記基準値を演算する。請求項3に記載の発明は、請求項1に記載の材料試験機において、前記比較演算部は、前記最大値に対して1ビット右ビットシフト処理を行う1ビットシフト部と、前記最大値に対して2ビット右ビットシフト処理を行う2ビットシフト部と、前記最大値に対して3ビット右ビットシフト処理を行う3ビットシフト部と、を備え、前記1ビットシフト部、2ビットシフト部、3ビットシフト部のいずれかにより前記基準値を演算することにより、前記最大値の1/2、1/4、1/8の値のいずれかを基準値として更新保持する。請求項1に記載の発明によれば、荷重計測部に比較演算部を備えることにより、試験力の最大値と基準値を更新保持することで、材料試験毎に異なる個別の最大試験力に基づいて撮影終了のトリガー信号を発生させることができる。このため、高速度デジタルカメラへの入力をアナログ信号ではなくデジタル信号とすることができ、かつ、材料試験毎に異なる試験片の破断からトリガー信号が発生するまでの間の時間のバラツキを低減することができる。請求項2に記載の発明によれば、比較演算部は、試験力の最大値に対して所定のビット数分、ビットシフト処理を行うことにより、短時間で高速度ビデオカメラへの撮影終了のトリガー信号を発生させるための基準値を演算することができる。請求項3に記載の発明によれば、試験力の最大値に対して1ビット右ビットシフト処理を行う1ビットシフト部と、2ビット右ビットシフト処理を行う2ビットシフト部と、3ビット右ビットシフト処理を行う3ビットシフト部と、を備えることにより、1ビットシフト部、2ビットシフト部、3ビットシフト部のいずれかにより、1クロックで高速度ビデオカメラへの撮影終了のトリガー信号を発生させるための基準値を演算することができる。このため、基準値の演算時間が長くなることによる撮影終了のトリガー信号発生遅れを低減することができる。以下、この発明の実施の形態を図面に基づいて説明する。図1は、この発明に係る材料試験機の概要図である。この材料試験機は、テーブル16と、このテーブル16上に鉛直方向を向く状態で回転可能に立設された一対のねじ棹11、12と、これらのねじ棹11、12に沿って移動可能なクロスヘッド13と、このクロスヘッド13を移動させて試験片10に対して試験力を付与するための負荷機構30とを備える。クロスヘッド13は、一対のねじ棹11、12に対して、図示を省略したナットを介して連結されている。各ねじ棹11、12の下端部には、負荷機構30におけるウォーム減速機32、33が連結されている。このウォーム減速機32、33は、負荷機構30の駆動源であるサーボモータ31と連結されており、サーボモータ31の回転がウォーム減速機32、33を介して、一対のねじ棹11、12に伝達される構成となっている。サーボモータ31の回転によって、一対のねじ棹11、12が同期して回転することにより、クロスヘッド13は、これらのねじ棹11、12に沿って昇降する。クロスヘッド13には、試験片10の上端部を把持するための上つかみ具21が付設されている。一方、テーブル16には、試験片10の下端部を把持するための下つかみ具22が付設されている。引っ張り試験を行う場合には、試験片10の両端部をこれらの上つかみ具21および下つかみ具22により把持した状態で、クロスヘッド13を上昇させることにより、試験片10に試験力引張荷重を負荷する。このときに、試験片10に作用する試験力はロードセル14によって検出され、制御部23に入力される。また、試験片10は、照明装置17により照明されており、試験力が付与されたことによる試験片10の変形および破断現象は、高速度ビデオカメラ15により撮影される。制御部23は、コンピュータやシーケンサーおよびこれらの周辺機器によって構成されており、後述する荷重計測部40、データ処理部45等を備えている。また、制御部23は、高速度ビデオカメラ15における撮影の開始および終了等を制御するとともに、サーボモータ31をフィードバック制御する。図2は、この発明に係る材料試験機の主要な電気構成を示すブロック図である。制御部23は、荷重計測部40とデータ処理部45を備え、荷重計測部40は、増幅部41と、A/D変換部42と、比較演算部43とを備える。ロードセル14からの試験力データは、荷重計測部40に取り込まれ、さらに荷重計測部40内の増幅部41において増幅される。増幅された試験力データは、A/D変換器42でデジタル信号に変換され、データ処理部45と比較演算部43に送信される。データ処理部45では、各種データ処理が実行される。一方、比較演算部43では、高速度ビデオカメラ15に送信するための撮影終了のトリガー信号を発生させるための演算処理が実行される。比較演算部43は、FPGAFieldProgrammableGateArrayやDSPDigitalSignalProcessor等のプログラム可能な演算装置により構成される。このため、比較演算部43は、実行する各処理を演算装置にプログラムしておくことにより、1クロックで右1ビットシフト処理を行う1ビットシフト部51と、1クロックで右2ビットシフト処理を行う2ビットシフト部52と、1クロックで右3ビットシフト処理を行う3ビットシフト部53とを実装する。また、比較演算部43は、後述の試験力の現在値を保持するメモリと、試験力の最大値を保持するメモリと、試験力の最大値から演算されトリガー信号を発生する基準となる基準値を保持するメモリを備えている。図3は、比較演算部43での処理手順を説明するフローチャートである。図3において、Aは材料試験実行中の現在の試験力を示す現在値、Bはその材料試験実行中における試験力の最大値、Cは撮影終了のトリガー信号を発生させる基準となる基準値である。材料試験が開始されると、まず、BとCに最低値である0が代入されるステップS1。A/D変換部42におけるデータのデジタル化が完了し新しいAの値が取得されるとステップS2、AとCの値の比較が行われるステップS3。なお、新しいAの値が取得されなければ、次のステップに進むことはない。材料試験開始直後においては、Cは0であるから、AとCとを比較した場合には、現在値であるAの方が大きな値となり、AとBを比較するステップS4へと移行する。ここでも、最大値であるBは、材料試験開始直後においては0であるから、AよりもBが小さい値となる。比較演算部43は、材料試験実行中の試験力の最大値を更新保持するため、BにAの値を代入するステップS5。なお、AよりBの値が大きい場合には、最大値を更新する必要がないため、ステップS2へ戻ることになる。次に、Aの値に置き換わったBを右1ビットシフト処理してBの1/2の値が、基準値としてCに代入されるステップS6。このステップS6における右1ビットシフト処理は、1ビットシフト部で実行される。なお、このステップS6におけるビットシフト処理を、2ビットシフト部または3ビットシフト部で実行した場合には、基準値としてCに代入される値は、それぞれBの1/4または1/8の値となる。この実施形態では、比較演算部43に1ビットシフト部51、2ビットシフト部52および3ビットシフト部53を備える構成としているが、これに限定されるものではない。FPGAやDSP等の演算装置により構成される比較演算部43においては、所定のビット数分nビット、右ビットシフト処理を行うようプログラムを書き換えることで、最大値の1/2nの値を基準値とする演算処理を1クロックで実行させることができる。さらに、右ビットシフト処理のみでなく、所定のビット数分、ビットシフト処理を行うようプログラムを書き換えれば、少ないクロック数で基準値を演算することも可能である。材料試験実行中においては、試験時間の経過に伴い、ロードセル14により検出される試験力も大きくなる。そうすると、試験片10が破断し試験力が降下するまで、上述したステップS2からステップS6までが繰り返され、比較演算部43が基準値より大きく、かつ、そのときまでの最大値より大きい値の新しいAの値を取得する毎に、比較演算部43に試験力の最大値と基準値とが更新保持されることになる。試験片10が破断すると、ロードセル14が検出する試験力は降下する。このとき、ステップS3でのCの値は、材料試験の開始から試験片10が破断するまでの間で最も大きな試験力、すなわち、その試験における試験片破断時の最大試験力の1/2の値となっている。そして、試験片10の破断後に取得される試験力の現在値であるAの値が、基準値Cをより小さい値となると、撮影終了のトリガー信号が高速度ビデオカメラ15に出力されステップS7、高速度ビデオカメラ15による試験片10の撮影が終了する。以上のように、この発明に係る材料試験機においては、試験力の最大値に対してビットシフト処理をおこなうことにより、試験力の最大値の1/2nの値等、個々の材料試験における最大試験力から所定の割合だけ減少した値を、トリガー信号を発生させるための基準値として保持することができる。このため、従来のようにTTLやCMOSを使用することなく、FPGAやDSP等のプログラム可能な演算装置により、基準値を演算することができ、トリガー信号を正確、かつ、高速に発生させることが可能となる。