"複数の誘電体層と複数の電極層との積層体であり、前記複数の電極層で、第1キャパシタ電極と、第2キャパシタ電極と、第1キャパシタ電極に第1端が接続され、第2キャパシタ電極に第2端が接続され、前記第1端を始点、前記第2端を終点とするループ形状のインダクタ電極とが構成され、前記インダクタ電極は、前記誘電体層に沿って形成された線路電極と前記誘電体層の積層方向に延びるビア電極とで構成され、前記第1キャパシタ電極、前記第2キャパシタ電極および前記インダクタ電極によって構成されるLC並列共振器が三つ以上の複数個設けられた積層帯域通過フィルタにおいて、前記複数のLC並列共振器は、第1の第1種LC並列共振器と第2の第1種LC並列共振器と、第1の第1種LC並列共振器と第2の第1種LC並列共振器とで挟まれた少なくとも一つの第2種LC並列共振器とを含み、前記電極層は、前記第1の第1種LC並列共振器と前記第2の第1種LC並列共振器とを結合させる飛び結合用キャパシタ電極を備え、前記飛び結合用キャパシタ電極は前記第1の第1種LC並列共振器と前記第2の第1種LC並列共振器のそれぞれの第1キャパシタ電極または第2キャパシタ電極の少なくとも一方に対向し、前記第1種LC並列共振器のキャパシタ電極からインダクタ電極の延びる方向と、前記第2種LC並列共振器のキャパシタ電極からインダクタ電極の延びる方向とは互いに逆である、積層帯域通過フィルタ。前記複数のLC並列共振器の前記インダクタ電極のループ面を前記複数のLC並列共振器の配列方向に見たとき、前記ループ面同士が少なくとも一部で重なっている、請求項1に記載の積層帯域通過フィルタ。前記第1の第1種LC並列共振器および前記第2の第1種LC並列共振器はそれぞれ入出力電極に接続されていて、前記飛び結合用のキャパシタ電極は、前記第1の第1種LC並列共振器のキャパシタ電極および前記第2の第1種LC並列共振器のキャパシタ電極と前記第2種LC並列共振器の線路電極との間の層に形成されている、請求項2に記載の積層帯域通過フィルタ。前記積層体に不平衡入出力電極および平衡入出力電極を備え、前記第1の第1種LC並列共振器は前記不平衡入出力電極に接続され、第2の第1種LC並列共振器は前記平衡入出力電極に接続された、請求項1~3のいずれかに記載の積層帯域通過フィルタ。前記複数の電極層にインピーダンス整合用インダクタ電極を含み、前記第2の第1種LC並列共振器と前記平衡入出力電極とは前記インピーダンス整合用インダクタ電極を介して接続され、前記インピーダンス整合用インダクタ電極は、前記第2種LC並列共振器が構成された層とは異なる層に形成された、請求項4に記載の積層帯域通過フィルタ。前記積層体は前記誘電体層の積層方向に対して平行で且つ実装面に平行な接地電極を備え、前記複数のLC並列共振器のループ面が前記接地電極に対して平行に対向する、請求項1~5のいずれかに記載の積層帯域通過フィルタ。図1に示されるような構造により、誘電体層の積層方向から透視して、二段目の共振器のキャパシタ電極が飛び結合用キャパシタ電極に重ならないため、その間の寄生容量を減らすことができる。しかし、共振器のキャパシタ電極を層方向面方向にずらせることにともない、キャパシタ電極の形成に必要な面積が増えるため、素子を小型にできないという問題点があった。本発明は飛び結合を行わないLC並列共振器のキャパシタ電極と飛び結合用キャパシタ電極との不要な寄生容量を抑制しつつ全体に小型化できるようにした積層帯域通過フィルタを提供することを目的としている。本出願の積層帯域通過フィルタは、1複数の誘電体層と複数の電極層との積層体であり、前記複数の電極層で、第1キャパシタ電極と、第2キャパシタ電極と、第1キャパシタ電極に第1端が接続され第2キャパシタ電極に第2端が接続され前記第1端を始点、前記第2端を終点とするループ形状のインダクタ電極とが構成され、前記インダクタ電極は、前記誘電体層に沿って形成された線路電極と前記誘電体層の積層方向に延びるビア電極とで構成され、前記第1キャパシタ電極、前記第2キャパシタ電極および前記インダクタ電極によって構成されるLC並列共振器が三つ以上の複数個設けられ、前記複数のLC並列共振器は、第1の第1種LC並列共振器と第2の第1種LC並列共振器と、第1の第1種LC並列共振器と第2の第1種LC並列共振器とで挟まれた間にある少なくとも一つの第2種LC並列共振器とを含み、前記電極層は、前記第1の第1種LC並列共振器と前記第2の第1種LC並列共振器とを結合させる飛び結合用キャパシタ電極を備え、前記飛び結合用キャパシタ電極は前記第1の第1種LC並列共振器と前記第2の第1種LC並列共振器のそれぞれの第1キャパシタ電極または第2キャパシタ電極の少なくとも一方に対向し、前記第1種LC並列共振器のキャパシタ電極からインダクタ電極の延びる方向と、前記第2種LC並列共振器のキャパシタ電極からインダクタ電極の延びる方向とは互いに逆であることを特徴とする。この構成により、素子を小型に保ったまま、飛び結合用キャパシタ電極と飛び結合しないLC並列共振器との間の寄生容量を減らすことができる。2前記複数のLC並列共振器は、それらのインダクタ電極のループ面をLC並列共振器の配列方向に見たとき、ループ面同士が少なくとも一部で重なっていることが好ましい。この構造により、LC並列共振器間の磁気結合を適宜調整できる。32の構成において、第1の第1種LC並列共振器および第2の第1種LC並列共振器はそれぞれ入出力電極に接続されていて、飛び結合用のキャパシタ電極は、第1の第1種LC並列共振器のキャパシタ電極および第2の第1種LC並列共振器のキャパシタ電極と第2種LC並列共振器の線路電極との間の層に形成されていることが好ましい。41または2の構成において、前記積層体に不平衡入出力電極および平衡入出力電極を備え、第1の第1種LC並列共振器は不平衡入出力電極に接続され、第2の第1種LC並列共振器は平衡入出力電極に接続されていることが好ましい。54の構成において、複数の電極層にインピーダンス整合用インダクタ電極を含み、第2の第1種LC並列共振器と平衡入出力電極とはインピーダンス整合用インダクタ電極を介して接続され、インピーダンス整合用インダクタ電極は第2種LC並列共振器が構成された層とは異なる層に形成されていることが好ましい。この構成により、例えば平衡-不平衡変換を伴うフィルタのようにインピーダンス変換が必要な場合に、LC並列共振器間のM相互誘導結合に影響を与えずにインピーダンス整合回路を容易に設置することができる。61~5のいずれかの構成において、例えば前記積層体は前記誘電体層の積層方向に対して平行で且つ実装面に平行な接地電極を備え、前記複数のLC並列共振器のループ面が前記接地電極に対して平行に対向していることが好ましい。この構成により、実装面に平行な接地電極に対する各インダクタ電極の間隔が同じになるので、インダクタのインピーダンスが設計しやすく、安定した特性が得られる。本発明によれば、飛び結合用キャパシタ電極とLC並列共振器のキャパシタ電極とを積層方向へ離す必要がないので、全体に大型化することなく、飛び結合に関与しない共振器のキャパシタ電極と飛び結合用キャパシタ電極との不要な寄生容量が抑制され、フィルタ特性の優れた小型の積層帯域通過フィルタが得られる。《第1の実施形態》第1の実施形態に係る積層帯域通過フィルタについて図2~図5を参照して説明する。図2は第1の実施形態に係る積層帯域通過フィルタ101の分解斜視図、図3は積層帯域通過フィルタ101の外観斜視図、図4は積層帯域通過フィルタ101の等価回路図である。まず、図4を参照して第1の実施形態に係る積層帯域通過フィルタ101の等価回路上での構成について説明する。この積層帯域通過フィルタ101は、不平衡端子UBおよび平衡端子B1,B2を備える平衡-不平衡変換機能を備えた帯域通過フィルタである。この実施形態では、不平衡端子UBに接続されているLC並列共振器を一段目のLC並列共振器、平衡端子B1,B2に接続されているLC並列共振器を三段目のLC並列共振器、一段目のLC並列共振器と三段目のLC並列共振器の間にあるLC並列共振器を二段目のLC並列共振器と定義している。インダクタL1とキャパシタC11,C12とによって一段目のLC並列共振器が構成されている。同様に、インダクタL2とキャパシタC20とによって二段目のLC並列共振器が構成されていて、インダクタL3とキャパシタC31,C32とによって三段目のLC並列共振器が構成されている。後に詳述するように、一段目のLC並列共振器と二段目のLC並列共振器とは互いに結合し、二段目のLC並列共振器と三段目のLC並列共振器とは互いに結合する。図2に示すように、この積層帯域通過フィルタ101は、複数の誘電体層D1~D11の積層体である。誘電体層D1の上面には接地電極GNDが形成されている。誘電体層D2の上面には一段目のLC並列共振器の第1キャパシタ電極P11、第2キャパシタ電極P12、三段目のLC並列共振器の第1キャパシタ電極P31、第2キャパシタ電極P32が形成されている。誘電体層D3の上面には飛び結合用キャパシタ電極P131,P132が形成されている。また、誘電体層D4の上面には不平衡側整合用インダクタ電極S1が形成されている。誘電体層D5,D6の上面には二段目のLC並列共振器の線路電極S22,S21がそれぞれ形成されている。誘電体層D7,D8の上面には一段目のLC並列共振器の線路電極S11,S12がそれぞれ形成されている。同様に、誘電体層D7,D8の上面には三段目のLC並列共振器の線路電極S31,S32がそれぞれ形成されている。誘電体層D9、D10の上面には二段目のLC並列共振器の第1キャパシタ電極P21、第2キャパシタ電極P22がそれぞれ形成されている。誘電体層D3~D8にはこれらの誘電体層の積層方向に延びるビア電極V11,V12,V31,V32が形成されている。また、誘電体層D6~D9にはこれらの誘電体層の積層方向に延びるビア電極V21が形成されている。誘電体層D6~D10にはこれらの誘電体層の積層方向に延びるビア電極V22が形成されている。ビア電極V11は線路電極S12の第1端からキャパシタ電極P11まで延びている。ビア電極V12は線路電極S12の第2端からキャパシタ電極P12まで延びている。線路電極S11は線路電極S12に隣接する層でビア電極V11,V12を介して線路電極S12に対して並列に接続されている。ビア電極V11,V12および線路電極S11,S12により、一段目のLC並列共振器のインダクタ電極がループ状に構成されている。ビア電極V21は線路電極S22の第1端からキャパシタ電極P21まで延びている。ビア電極V22は線路電極S22の第2端からキャパシタ電極P22まで延びている。線路電極S21は線路電極S22に隣接する層でビア電極V21,V22を介して線路電極S22に対して並列に接続されている。ビア電極V21,V22および線路電極S21,S22により二段目のLC並列共振器のインダクタ電極がループ状に構成されている。ビア電極V31は線路電極S32の第1端からキャパシタ電極P31まで延びている。ビア電極V32は線路電極S32の第2端からキャパシタ電極P32まで延びている。線路電極S31は線路電極S32に隣接する層でビア電極V31,V32を介して線路電極S32に対して並列に接続されている。ビア電極V31,V32および線路電極S31,S32により、三段目のLC並列共振器のインダクタ電極がループ状に構成されている。このように、各種電極パターンを形成した複数の誘電体層が積層されることによって、複数の誘電体層と複数の電極層との積層体が構成される。前記三つのLC並列共振器のうち、一段目のLC並列共振器が特許請求の範囲に記載の第1の第1種LC並列共振器、三段目のLC並列共振器が特許請求の範囲に記載の第2の第1種LC並列共振器に相当する。一段目のLC並列共振器と三段目のLC並列共振器は等価回路上で隣接しない。また、二段目のLC並列共振器が特許請求の範囲に記載の第2種LC並列共振器に相当する。それぞれのLC並列共振器のキャパシタ電極第1キャパシタ電極および第2キャパシタ電極を基準としたとき、一段目のLC並列共振器のキャパシタ電極P11,P12と線路電極S11,S12を接続するビア電極V11V12の、キャパシタ電極から延びる方向は、二段目のLC並列共振器のキャパシタ電極P21,P22と線路電極S21,S22を接続するビア電極V21,V22の、キャパシタ電極から延びる方向とは逆である。また、三段目のLC並列共振器のキャパシタ電極P31,P32と線路電極S31,S32を接続するビア電極V31,V32の、キャパシタ電極から延びる方向は、二段目のLC並列共振器のキャパシタ電極P21,P22と線路電極S21,S22を接続するビア電極V21,V22の、キャパシタ電極から延びる方向とは逆である。この構造により、一段目と三段目のLC並列共振器間で飛びの結合容量を構成する飛び結合用キャパシタ電極P131,P132は、この飛び結合に関与しない二段目のLC並列共振器のキャパシタ電極P21,P22から積層方向に離れた位置にある。そのため、二段目のLC並列共振器のキャパシタ電極と飛び結合用キャパシタ電極との間に不要な浮遊容量が殆ど生じない。図3に表れているように、積層体の四つの側面端面に入出力端子が形成されている。これらの入出力端子には、接地端子G1,G2,G3、不平衡端子UB、平衡端子B1,B2、空き端子NC1,NC2が含まれる。接地端子G1,G2,G3には図2の引出電極EG1,EG2,EG3が導通している。不平衡端子UBには引出電極EUが導通している。平衡端子B1,B2には引出電極EB1,EB2が導通している。前記各層の誘電体層部分は誘電率が6以上80以下の範囲内である低温焼結セラミックLTCCである。前記線路電極を含む電極層に積層されている誘電体層の比誘電率は6以上80以下の範囲内にある。また、キャパシタ電極が形成された誘電体層の比誘電率は20以上である。各誘電体層は、例えば酸化チタン、酸化バリウム、アルミナ等の成分のうち、少なくとも1つ以上の成分と、ガラス成分とから形成される低温焼結セラミックスを用いて形成される。各誘電体層を形成する材料は以降に示す別の実施形態についても同様である。図4において、インダクタL1は、ビア電極V11,V12、線路電極S11,S12により構成されるインダクタである。インダクタL2は、ビア電極V21,V22、線路電極S21,S22により構成されるインダクタである。インダクタL3は、ビア電極V31,V32、線路電極S31,S32により構成されるインダクタである。インダクタLUは不平衡側整合用インダクタ電極S1により構成されるインダクタである。また、キャパシタC11,C12はキャパシタ電極P11,P12と接地電極GNDとの間に構成されるキャパシタである。キャパシタC20はキャパシタ電極P21-P22間に構成されるキャパシタである。キャパシタC31,C32はキャパシタ電極P31,P32と接地電極GNDとの間に構成されるキャパシタである。キャパシタC131は、キャパシタ電極P11,P31と飛び結合用キャパシタ電極P131との間に構成されるキャパシタである。キャパシタC132は、キャパシタ電極P12,P32と飛び結合用キャパシタ電極P132との間に構成されるキャパシタである。前記インダクタL1とキャパシタC11,C12とによって一段目のLC並列共振器が構成されている。同様に、インダクタL2とキャパシタC20とによって二段目のLC並列共振器が、インダクタL3とキャパシタC31,C32とによって三段目のLC並列共振器がそれぞれ構成されている。図2に表れているように、それぞれのビア電極と線路電極とによるインダクタ電極のループ面を三つのインダクタ電極の配列方向に見たとき、ループ面同士が少なくとも一部で重なるように配置されている。そのため、隣接するLC並列共振器のインダクタ電極同士に誘導結合磁界結合が生じる。また、隣接するLC並列共振器のインダクタ電極同士は互いに近接して配置されているので容量結合電界結合が生じる。一段目のLC並列共振器と二段目のLC並列共振器についてインダクタとキャパシタの位置関係は逆であるので、一段目のLC並列共振器と二段目のLC並列共振器との結合は、誘導性結合より容量性結合が大きくなって、一段目のLC並列共振器と二段目のLC並列共振器とは容量性結合する。同様に、二段目のLC並列共振器と三段目のLC並列共振器についてインダクタとキャパシタの位置関係は逆であるので、二段目のLC並列共振器と三段目のLC並列共振器とは容量性結合する。また、図4に示したキャパシタC131,C132によって、一段目のLC並列共振器と三段目のLC並列共振器とが容量性で飛び結合する。図5は第1の実施形態の積層帯域通過フィルタ101と比較例の積層帯域通過フィルタの特性例を表している。図5Aは積層帯域通過フィルタの通過特性SパラメータのS21特性である。図5Bは平衡端子B1とB2間の位相差の特性である。図5A、図5Bにおいて曲線αは第1の実施形態の積層帯域通過フィルタの特性、曲線βは比較例の積層帯域通過フィルタの特性である。ここで、比較例の積層帯域通過フィルタは、図2において、一段目、二段目および三段目のLC並列共振器のキャパシタ電極とインダクタ電極はすべて同じ位置関係にある。すなわち、それぞれのLC並列共振器のキャパシタ電極とビア電極の接続点を始点とした場合、三つのLC並列共振器のキャパシタ電極と線路電極を接続するビア電極がすべて同じ方向に延びているという構造である。図5Aにおいて、減衰極P1は一段目のLC並列共振器と三段目のLC並列共振器との飛び結合によるものである。減衰極P2は一段目のLC並列共振器と二段目のLC並列共振器との結合、および二段目のLC並列共振器と三段目のLC並列共振器との結合いずれも向きが逆のLC並列共振器同士の結合によるものである。図5Aに表れているように、第1の実施形態の積層帯域通過フィルタによれば、二段目のLC並列共振器のキャパシタ電極と飛び結合用キャパシタ電極との間の寄生容量が小さいので、曲線αは曲線βと比較して、二つの減衰極P1,P2の減衰量が大きい。また、二段目のLC並列共振器のキャパシタ電極とインダクタ電極の位置関係が一段目および三段目のLC並列共振器のキャパシタ電極とインダクタ電極の位置関係と逆になっているので、二段目のLC並列共振器と、一段目および三段目のLC並列共振器との結合をそれぞれ容量性結合にすることができる。これにより、通過帯域幅の拡がりがない積層帯域通過フィルタを実現することができる。さらにこれに伴って、当該積層帯域通過フィルタの挿入損失も小さくなる。図5Bに表れているように、通過帯域に相当する2.4GHz付近では、第1の実施形態の積層帯域通過フィルタは従来のものよりも、平衡端子間の位相差が180度に近い値となっており、フィルタの平衡特性が向上する。《第2の実施形態》図6は第2の実施形態に係る積層帯域通過フィルタ102の分解斜視図、図7は積層帯域通過フィルタ102の等価回路図である。第1の実施形態の積層帯域通過フィルタ101は三段のLC並列共振器を備えたが、第2の実施形態の積層帯域通過フィルタ102は四段のLC並列共振器を備えている。図6において、誘電体層D5,D6の上面に三段目のLC並列共振器の線路電極S32,S31がそれぞれ形成されている。なお、本実施形態では、四段のLC並列共振器のうち、不平衡端子に接続されているLC並列共振器を一段目のLC並列共振器、平衡端子に接続されているLC並列共振器を四段目のLC並列共振器と定義し、残りのLC並列共振器のうち、一段目のLC並列共振器に結合するLC並列共振器を二段目のLC並列共振器、四段目のLC並列共振器に結合するLC並列共振器を三段目のLC並列共振器と定義している。誘電体層D9,D10の上面には三段目のLC並列共振器のキャパシタ電極P31,P32がそれぞれ形成されている。また、誘電体層D6~D9にはこれらの誘電体層の積層方向に延びるビア電極V31が形成されている。誘電体層D6~D10にはこれらの誘電体層の積層方向に延びるビア電極V32が形成されている。誘電体層D7,D8の上面に四段目のLC並列共振器の線路電極S41,S42がそれぞれ形成されている。誘電体層D2の上面には四段目のLC並列共振器のキャパシタ電極P41,P42がそれぞれ形成されている。また、誘電体層D3~D8にはこれらの誘電体層の積層方向に延びるビア電極V41,V42がそれぞれ形成されている。線路電極S41は線路電極S42に隣接する層でビア電極V41,V42を介して線路電極S42に対して並列に接続されている。誘電体層D3には飛び結合用キャパシタ電極P141,P142が形成されている。その他の構成は第1の実施形態の積層帯域通過フィルタ101と同様である。前記四つのLC並列共振器のうち、一段目のLC並列共振器が特許請求の範囲に記載の第1の第1種LC並列共振器、四段目のLC並列共振器が特許請求の範囲に記載の第2の第1種LC並列共振器に相当する。一段目のLC並列共振器と四段目のLC並列共振器は等価回路上で隣接しない。また、二段目のLC並列共振器と三段目のLC並列共振器が特許請求の範囲に記載の第2種LC並列共振器に相当する。前記第1種LC並列共振器のキャパシタ電極と線路電極を接続するビア電極の、キャパシタ電極から延びる方向は2種LC並列共振器のキャパシタ電極と線路電極を接続するビア電極の、キャパシタ電極から延びる方向とは互いに逆である。この構造により、一段目と四段目のLC並列共振器を飛びの結合容量を構成する飛び結合用キャパシタ電極P141,P142は、この飛び結合に関与しない二段目のLC並列共振器のキャパシタ電極P21,P22および三段目のLC並列共振器のキャパシタ電極P31,P32とは互いに離れた位置にある。そのため、二段目および三段目のLC並列共振器のキャパシタ電極と飛び結合用キャパシタ電極との間に不要な浮遊容量が殆ど生じない。図7は第2の実施形態である積層帯域通過フィルタ102の等価回路図である。インダクタL3は、ビア電極V31,V32、線路電極S31,S32により構成されるインダクタである。インダクタL4は、ビア電極V41,V42、線路電極S41,S42により構成されるインダクタである。また、キャパシタC30はキャパシタ電極P31-P32間に構成されるキャパシタである。キャパシタC41,C42はキャパシタ電極P41,P42と接地電極GNDとの間に構成されるキャパシタである。キャパシタC141は、キャパシタ電極P11,P41と飛び結合用キャパシタ電極P141との間に構成されるキャパシタである。キャパシタC142は、キャパシタ電極P12,P42と飛び結合用キャパシタ電極P142との間に構成されるキャパシタである。その他は第1の実施形態と同様である。このように四段のLC並列共振器を備えた積層帯域通過フィルタについても、飛び結合に関与しないLC並列共振器のキャパシタ電極と飛び結合用キャパシタ電極との間に不要な浮遊容量が殆ど生じない構成が実現できる。なお、本実施例では二段目、三段目のLC並列共振器のうち、いずれか一方のキャパシタ電極とインダクタ電極の位置関係を一段目および四段目のLC並列共振器のキャパシタ電極とインダクタ電極の位置関係を逆にしても、浮遊容量を抑制する効果は発揮される。《第3の実施形態》図8は第3の実施形態に係る積層帯域通過フィルタ103の分解斜視図である。この第3の実施形態の積層帯域通過フィルタ103は平衡側に整合回路を備えている点で第1の実施形態と異なる。誘電体層D12の上面に平衡側整合用インダクタ電極S33,S34が形成されている。平衡側整合用インダクタ電極S33,S34の一端は引出電極EB1,EB2に導通し、他端はビア電極V31,V32に導通している。誘電体層D3の上面には、平衡側整合用インダクタ電極S33,S34に対して跨るように対向するキャパシタ電極P33が形成されている。その他の構成は第1の実施形態で示したものと同様である。図9は第3の実施形態である積層帯域通過フィルタ103の等価回路図である。図9において、インダクタLB1,LB2は、平衡側整合用インダクタ電極S33,S34により構成されるインダクタである。キャパシタCB1,CB2はキャパシタ電極P31,P32とキャパシタ電極P33との間に生じるキャパシタンスを記号化したものである。キャパシタCB1とキャパシタCB2は同じキャパシタンスを有する。この平衡側整合用インダクタ電極S33,S34とキャパシタ電極P33との間に生じるキャパシタンスは平衡端子B1-B2間に接続されるものであるが、等価的には図9に示されるように平衡端子B1,B2と接地との間に前記キャパシタCB1またはCB2の2倍の容量のキャパシタCB1,CB2が接続されたものとなる。平衡端子B1,B2の出力インピーダンスはインダクタLB1,LB2およびキャパシタCB1,CB2のいずれか一つの素子値を変えることで調整することができる。このように平衡端子に接続される整合回路を積層帯域通過フィルタの内部に備えることによって、外部に整合回路を設けることなく、この積層帯域通過フィルタの平衡端子B1,B2に接続される回路とのインピーダンス整合を図ることができるので、マザー基板などへの接続が容易になる。なお、図8に示されるように、平衡側整合用インダクタ電極S33,S34は、二段目のLC並列共振器のインダクタ電極が構成される誘電体層D5~D10とは異なる誘電体層D12に形成されているので、平衡側整合用インダクタ電極S33,S34は二段目と三段目のLC並列共振器の結合に影響を殆ど与えることがない。《第4の実施形態》図10は第4の実施形態に係る三段の積層帯域通過フィルタ104の分解斜視図である。本実施形態では第1の実施形態と同様に、不平衡端子に接続されているLC並列共振器を一段目のLC並列共振器、平衡端子に接続されているLC並列共振器を三段目のLC並列共振器、一段目のLC並列共振器と二段目のLC並列共振器の間にあるLC並列共振器を二段目のLC並列共振器と定義している。誘電体層D1の上面には接地電極GND1,GND2が形成されている。誘電体層D2の上面には一段目のLC並列共振器のキャパシタ電極P11,P12、三段目のLC並列共振器のキャパシタ電極P31,P32が形成されている。誘電体層D3の上面には飛び結合用キャパシタ電極P131,P132が形成されている。誘電体層D5,D6の上面には二段目のLC並列共振器の線路電極S22,S21がそれぞれ形成されている。誘電体層D7,D8の上面には一段目のLC並列共振器の線路電極S11,S12がそれぞれ形成されている。同様に、誘電体層D7,D8の上面には三段目のLC並列共振器の線路電極S31,S32がそれぞれ形成されている。誘電体層D9、D10の上面には二段目のLC並列共振器のキャパシタ電極P21,P22が形成されている。誘電体層D3,D7,D8にはこれらの誘電体層の積層方向に延びるビア電極V11,V12,V31,V32が形成されている。また、誘電体層D6,D1,D2,D3,D7,D8,D9にはこれらの誘電体層の積層方向に延びるビア電極V21が形成されている。誘電体層D6,D1,D2,D3,D7,D8,D9,D10はこれらの誘電体層の積層方向に延びるビア電極V22が形成されている。ビア電極V11は線路電極S12の第1端からキャパシタ電極P11まで延びている。ビア電極V12は線路電極S12の第2端からキャパシタ電極P12まで延びている。線路電極S11は線路電極S12に隣接する層でビア電極V11,V12を介して線路電極S12に対して並列に接続されている。ビア電極V21,V22および線路電極S21,S22は二段目のLC並列共振器のインダクタ電極を構成している。その他の構成は第1の実施形態で示したものと同様である。このように、飛び結合に関与しない二段目のLC並列共振器の線路電極S21,S22は、誘電体層の積層方向に対して垂直方向から見て、飛び結合用キャパシタ電極P131,P132や接地電極GND1,GND2の一部と重なってもよい。また、キャパシタ電極P21,P22を基準にして線路電極S21,S22を見たとき、すなわちキャパシタ電極P21,P22からビア電極V21,V22が延びる方向を見たとき、他のLC並列共振器一段目および三段目のLC並列共振器のキャパシタ電極P11,P12,P31,P32より遠い位置に線路電極S21,S22が配置されていてもよい。この第4の実施形態によれば、二段目のLC並列共振器のインダクタの構成要素のうちビア電極が占める割合が大きくなるので、帯域通過フィルタのQ値を高めることができ、より低い挿入損失特性が得られる。《第5の実施形態》図11Aは第5の実施形態に係る積層帯域通過フィルタ105の分解斜視図である。図11Bはその外観斜視図である。第1の実施形態~第4の実施形態と異なり、第5の実施形態では誘電体層および電極層の積層方向に対して平行な面を積層帯域通過フィルタの実装面としている。本実施形態では第1の実施形態と同様に、不平衡端子に接続されているLC並列共振器を一段目のLC並列共振器、平衡端子に接続されているLC並列共振器を三段目のLC並列共振器、一段目のLC並列共振器と二段目のLC並列共振器の間にあるLC並列共振器を二段目のLC並列共振器と定義している。誘電体層D1には接地電極GND1が形成されている。誘電体層D2には一段目のLC並列共振器のキャパシタ電極P11,P12、三段目のLC並列共振器のキャパシタ電極P31,P32が形成されている。誘電体層D3には飛び結合用キャパシタ電極P131,P132が形成されている。誘電体層D5の上面には二段目のLC並列共振器の線路電極S21が形成されている。誘電体層D7には一段目のLC並列共振器の線路電極S11および三段目のLC並列共振器の線路電極S31がそれぞれ形成されている。誘電体層D9、D10には二段目のLC並列共振器のキャパシタ電極P21,P22が形成されている。誘電体層D3,D5,D4,D7にはこれらの誘電体層の積層方向に延びるビア電極V11,V12,V31,V32が形成されている。また、誘電体層D4,D7,D9にはこれらの誘電体層の積層方向に延びるビア電極V21が形成されている。誘電体層D4,D7,D9,D10はこれらの誘電体層の積層方向に延びるビア電極V22が形成されている。ビア電極V11は線路電極S11の第1端からキャパシタ電極P11まで延びている。ビア電極V12は線路電極S11の第2端からキャパシタ電極P12まで延びている。ビア電極V31は線路電極S31の第1端からキャパシタ電極P31まで延びている。ビア電極V32は線路電極S31の第2端からキャパシタ電極P32まで延びている。ビア電極V21は線路電極S21の第1端からキャパシタ電極P21まで延びている。ビア電極V22は線路電極S21の第2端からキャパシタ電極P22まで延びている。キャパシタ電極P11,P12、ビア電極V11,V12および線路電極S11によって一段目のLC並列共振器が構成されている。キャパシタ電極P21,P22、ビア電極V21,V22および線路電極S21によって二段目のLC並列共振器が構成されている。キャパシタ電極P31,P32、ビア電極V31,V32および線路電極S31によって三段目のLC並列共振器が構成されている。図11Bに表れているように、積層体の二つの側面端面に入出力端子が形成されている。これらの入出力端子には、接地端子G1、不平衡端子UB、平衡端子B1,B2が含まれる。不平衡端子UBには図11Aの引出電極EUが導通している。平衡端子B1,B2には引出電極EB1,EB2が導通している。積層体の下面には接地電極GND3が形成されていて、この接地電極GND3に誘電体層D1の接地電極GND1が導通している。また、積層帯域通過フィルタ105においては、接地電極GND3が形成されている面が実装面となる。このように、複数のLC並列共振器のループ面が接地電極に対して平行に対向するようにしてもよい。この構成により、いずれのLC並列共振器のインダクタ電極をとっても、当該インダクタ電極を構成する線路電極およびビア電極から、接地電極の間隔が同じになるので、各インダクタのインピーダンスが設計しやすく、安定した特性が得られる。《第6の実施形態》図12は第6の実施形態に係る積層帯域通過フィルタの分解斜視図である。誘電体層D10に、キャパシタ電極P21が対向する接地電極GND2が形成されている。この接地電極GND2は実装面に平行な接地電極図11Bに示した接地電極GND3に相当する電極に導通する。その他の構成は第5の実施形態で示したものと同様である。このように、飛び結合に関与しない二段目のLC並列共振器のキャパシタ電極の一方が接地されていてもよい。この構成のように、複数のLC並列共振器は接地電極GND1,GND2、GND3で囲むことによって、積層帯域通過フィルタ106に対する電磁輻射の影響を低減できる。"