半導体光源の駆動電流をスイッチング素子を使用して生成するスイッチングレギュレータと、駆動電流の大きさが目標値に近づくように前記スイッチング素子のオンオフを制御する制御回路と、を備え、前記制御回路は、駆動電流の大きさと目標値とを比較するコンパレータと、前記コンパレータにおける比較結果によって定まるカウントの向きでデジタル値をカウントするアップダウンカウンタと、前記アップダウンカウンタによってカウントされたデジタル値をアナログ信号に変換するデジタルアナログコンバータと、前記デジタルアナログコンバータによる変換の結果得られるアナログ信号に基づいて、前記スイッチング素子のオンオフを制御する駆動回路と、を含み、前記アップダウンカウンタは、前記スイッチングレギュレータが駆動電流を生成しない非アクティブ状態となるとカウントを止めることを特徴とする半導体光源点灯回路。前記アップダウンカウンタは、前記スイッチングレギュレータが非アクティブ状態の間、カウント動作を停止することを特徴とする請求項1に記載の半導体光源点灯回路。前記制御回路はさらに、前記スイッチングレギュレータに入力される入力電圧であって前記スイッチングレギュレータのアクティブ状態に対応する第1電圧と非アクティブ状態に対応する第2電圧とを繰り返す入力電圧から、前記アップダウンカウンタに供給すべき電源電圧を生成する制御電源部を含み、前記制御電源部は、前記スイッチングレギュレータに入力される入力電圧が第2電圧となっている場合でも、前記アップダウンカウンタに供給すべき電源電圧を生成するよう構成され、前記アップダウンカウンタは、前記スイッチングレギュレータに入力される入力電圧が第2電圧となっている間、カウント動作を停止することを特徴とする請求項2に記載の半導体光源点灯回路。前記制御回路はさらに、前記スイッチングレギュレータに入力される入力電圧から、前記コンパレータおよび前記駆動回路のうちの少なくともひとつに供給すべき電源電圧であって前記制御電源部によって生成される電源電圧と同等かそれよりも高い電源電圧を生成する別の制御電源部を含み、前記制御電源部は、当該制御電源部によって生成される電源電圧が所定の第1しきい値電圧よりも低いと前記アップダウンカウンタをリセット状態とし、前記別の制御電源部は、当該別の制御電源部によって生成される電源電圧が前記第1しきい値電圧よりも高い第2しきい値電圧よりも低いと、前記コンパレータおよび前記駆動回路のうちの少なくともひとつをリセット状態とし、前記制御電源部は、前記スイッチングレギュレータに入力される入力電圧が第2電圧となっている場合でも、第1しきい値電圧と等しいかそれよりも高い電源電圧を生成するよう構成されることを特徴とする請求項3に記載の半導体光源点灯回路。本半導体光源点灯回路が起動されてから前記別の制御電源部によって生成される電源電圧が最初に第2しきい値電圧を超えると、それに合わせて前記アップダウンカウンタのリセット状態が解除されることを特徴とする請求項4に記載の半導体光源点灯回路。特許文献1に記載の点灯制御装置では、スイッチングレギュレータの駆動期間に検出されたLED電流の値を、その駆動期間経過後の停止期間中、コンデンサを使用してアナログ的に保持している。しかしながら、一般にこのようなアナログ的な電流値の保持のために設けられるコンデンサの容量は比較的大きい。したがって、回路規模が不必要に大きくなる可能性がある。本発明はこうした状況に鑑みてなされたものであり、その目的は、PWM減光を実現しつつ回路規模をより小さくできる半導体光源点灯回路の提供にある。本発明のある態様は、半導体光源点灯回路に関する。この半導体光源点灯回路は、半導体光源の駆動電流をスイッチング素子を使用して生成するスイッチングレギュレータと、駆動電流の大きさが目標値に近づくようにスイッチング素子のオンオフを制御する制御回路と、を備える。制御回路は、駆動電流の大きさと目標値とを比較するコンパレータと、コンパレータにおける比較結果によって定まるカウントの向きでデジタル値をカウントするアップダウンカウンタと、アップダウンカウンタによってカウントされたデジタル値をアナログ信号に変換するデジタルアナログコンバータと、デジタルアナログコンバータによる変換の結果得られるアナログ信号に基づいて、スイッチング素子のオンオフを制御する駆動回路と、を含む。アップダウンカウンタは、スイッチングレギュレータが駆動電流を生成しない非アクティブ状態となるとカウントを止める。この態様によると、制御回路は、スイッチングレギュレータの非アクティブ状態において駆動電流の大きさをデジタル的に保持できる。なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を装置、方法、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明によれば、PWM減光を実現しつつ回路規模をより小さくできる。以下、各図面に示される同一または同等の構成要素、部材、信号には、同一の符号を付するものとし、適宜重複した説明は省略する。また、各図面において説明上重要ではない部材の一部は省略して表示する。また、電圧、電流あるいは抵抗などに付された符号は、必要に応じてそれぞれの電圧値、電流値あるいは抵抗値を表すものとして用いることがある。本明細書において、部材Aが、部材Bと接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、部材Cが、部材Aと部材Bとの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。第1の実施の形態第1の実施の形態に係る半導体光源点灯回路は、LEDに流れる駆動電流をスイッチング素子を使用して生成するスイッチングレギュレータと、その駆動電流の大きさが目標値に近づくようにスイッチング素子のオンオフをフィードバック制御する制御回路と、を備える。さらに半導体光源点灯回路ではPWM減光が行われる。すなわち、スイッチングレギュレータが、駆動電流を生成するアクティブ状態とそうでない非アクティブ状態とを繰り返すことにより、LEDの発光の度合いが調節される。ここで、スイッチングレギュレータが非アクティブ状態となってから次にアクティブ状態となるまで、フィードバック制御におけるエラー量などの制御値がデジタル的に保持される。これにより、例えば特許文献1に記載されるように制御値がアナログ的に保持される場合と比較して、状態保持用のキャパシタ等を省くことができ、回路規模を低減できる。図1は、車載回路10の構成を示す回路図である。車載回路10は、第1の実施の形態に係る半導体光源点灯回路100と、エンジンコントロールユニットEngineControlUnit20と、車載バッテリ30と、車載用のLEDを3つ直列に接続して構成されるLED40と、を備える。エンジンコントロールユニット20は、それが搭載される自動車の電気的な制御を総合的に行うためのマイクロコントローラである。エンジンコントロールユニット20は車載バッテリ30と接続され、車載バッテリ30から約12Vのバッテリ電圧Vbatを受ける。エンジンコントロールユニット20は、半導体光源点灯回路100に入力電圧Vinとして直流のバッテリ電圧Vbatを供給する。エンジンコントロールユニット20は、半導体光源点灯回路100に固定電圧すなわち接地電位VGND=0Vを供給する。エンジンコントロールユニット20は、PWMPulseWidthModulation減光信号S1を生成し半導体光源点灯回路100に供給する。PWM減光信号S1は、カラーシフトを回避するためにLED40を高速、例えば数百Hzから数kHzで点滅させるための信号である。より具体的にはPWM減光信号S1は、数百Hzから数kHzの減光周波数f1で電圧が矩形波状に変化する信号である。PWM減光信号S1のデューティ比は、所望の発光の度合いが得られるように設定される。半導体光源点灯回路100は、制御回路102と、スイッチングレギュレータ104と、第1ANDゲート108と、クロック生成部110と、を含む。スイッチングレギュレータ104は、エンジンコントロールユニット20から入力される入力電圧Vinを、MOSFETMetalOxideSemiconductorFieldEffectTransistorなどのトランジスタであってもよいスイッチング素子122を使用して、LED40の順方向電圧Vfに適した出力電圧Voutに変換すると共にLED40に流れる駆動電流ILEDを生成する。スイッチングレギュレータ104は出力電圧VoutをLED40のアノードに印加する。スイッチングレギュレータ104の接地電位はエンジンコントロールユニット20から供給される。スイッチングレギュレータ104は後述の通りPWM減光信号S1に応じてアクティブ状態と非アクティブ状態とを繰り返す。制御回路102は、駆動電流ILEDの大きさが目標値に近づくようにスイッチング素子122のオンオフを制御する。制御回路102は、電流検出部112と、基準電圧源114と、エラーコンパレータ116と、アップダウンカウンタ118と、D/Aコンバータ120と、駆動回路106と、を含む。電流検出部112は、駆動電流ILEDの大きさを検出する。電流検出部112は例えば駆動電流ILEDが流れる電流検出抵抗であり、駆動電流ILEDの大きさに応じた検出電圧Vdを生成してエラーコンパレータ116の反転入力端子に印加する。検出電圧Vdは接地電位などの固定電圧を基準に生成される。基準電圧源114は、駆動電流ILEDの大きさの目標値に対応する基準電圧Vrefを生成し、エラーコンパレータ116の非反転入力端子に印加する。基準電圧Vrefは固定電圧を基準に生成される。エラーコンパレータ116は、検出電圧Vdと基準電圧Vrefとを比較する。すなわちエラーコンパレータ116は検出電圧Vdが示す駆動電流ILEDの大きさと基準電圧Vrefが示す目標値とを比較する。エラーコンパレータ116は、検出電圧Vdと基準電圧Vrefとの大小関係によって電圧のレベルが変わる誤差信号S2をアップダウンカウンタ118に出力する。特に誤差信号S2の電圧は、Vd<Vrefのとき5Vなどの所定の第1電圧、Vd≧Vrefのとき第1電圧より低い0Vなどの第2電圧となる。アップダウンカウンタ118は、エラーコンパレータ116における比較結果によって定まるカウントの向きで制御デジタル値をカウントする。アップダウンカウンタ118としては例えば標準ロジックICである74シリーズの’191と同様の機能を有する素子が採用されてもよい。アップダウンカウンタ118は、誤差信号S2が入力されるU/D制御端子118aと、処理後クロック信号S3が入力されるクロックパルス入力端子118bと、カウントされる制御デジタル値のビット数に対応する数の出力端子118cと、を有する。アップダウンカウンタ118は、誤差信号S2が第1電圧を示すとき、処理後クロック信号S3の遷移に合わせてすなわち処理後クロック信号S3に立ち上がりエッジが現れるごとに、制御デジタル値をカウントアップする。アップダウンカウンタ118は、誤差信号S2が第2電圧を示すとき、処理後クロック信号S3に立ち上がりエッジが現れるごとに制御デジタル値をカウントダウンする。アップダウンカウンタ118は現在の制御デジタル値を出力端子118cからD/Aコンバータ120に出力する。D/Aコンバータ120は、アップダウンカウンタ118によってカウントされた制御デジタル値を、その制御デジタル値に応じたアナログ電圧を有するデューティ比設定信号S4に変換する。D/Aコンバータ120におけるデジタルアナログ変換処理自体は公知のデジタルアナログ変換技術を使用して行われてもよい。D/Aコンバータ120はデューティ比設定信号S4を駆動回路106に出力する。駆動回路106は、D/Aコンバータ120による変換の結果得られるデューティ比設定信号S4に基づいて、スイッチング素子122のオンオフのデューティ比を制御する。駆動回路106にはPWM減光信号S1が入力される。駆動回路106は入力電圧Vinをその電源電圧とする。図2は、駆動回路106の構成を示す回路図である。駆動回路106は、PWMコンパレータ124と、鋸波生成部126と、第2ANDゲート128と、を有する。鋸波生成部126は、減光周波数f1よりも高い例えば数十kHzから数百kHzのスイッチング周波数f2で電圧が鋸波状に変化する鋸波状信号S5を生成し、PWMコンパレータ124に出力する。PWMコンパレータ124は、鋸波状信号S5の電圧とデューティ比設定信号S4のアナログ電圧とを比較し、スイッチング周波数f2で電圧が矩形波状に変化する矩形波信号S6であってデューティ比設定信号S4のアナログ電圧に応じたデューティ比を有する矩形波信号S6を生成する。第2ANDゲート128には、PWMコンパレータ124によって生成される矩形波信号S6とPWM減光信号S1とが入力される。第2ANDゲート128は、それら2つの信号の論理積を素子制御信号S7としてスイッチング素子122の制御端子すなわちゲートに出力する。素子制御信号S7は、PWM減光信号S1がアサートされているすなわちハイレベルとなっている間は矩形波信号S6と略同一であり、PWM減光信号S1がネゲートされているすなわちローレベルとなっている間はネゲートされる信号である。したがって、PWM減光信号S1がアサートされている間はスイッチングレギュレータ104はアクティブ状態となり、PWM減光信号S1がネゲートされている間はスイッチングレギュレータ104は非アクティブ状態となる。図1に戻り、クロック生成部110は、アップダウンカウンタ118のためのクロックを生成する。クロック生成部110は、減光周波数f1よりも高い例えば数十kHzから数百kHzのクロック周波数f3で電圧が矩形波状に変化する処理前クロック信号S8を生成し、第1ANDゲート108に出力する。第1ANDゲート108には、処理前クロック信号S8とPWM減光信号S1とが入力される。第1ANDゲート108は、それら2つの信号の論理積を処理後クロック信号S3としてアップダウンカウンタ118のクロックパルス入力端子118bに出力する。言い換えると、第1ANDゲート108は、処理前クロック信号S8をPWM減光信号S1でマスクして処理後クロック信号S3を生成するマスク回路である。処理後クロック信号S3は、PWM減光信号S1がアサートされている間は処理前クロック信号S8と略同一であり、PWM減光信号S1がネゲートされている間はネゲートされる信号である。したがって、アップダウンカウンタ118は、PWM減光信号S1がアサートされている間はカウント動作を行い、PWM減光信号S1がネゲートされると制御デジタル値のカウントを止める。アップダウンカウンタ118は、PWM減光信号S1がネゲートされている間、カウント動作を停止し、カウントを止める直前の制御デジタル値を保持する。言い換えると、アップダウンカウンタ118は、スイッチングレギュレータ104がアクティブ状態から非アクティブ状態になったときの制御デジタル値を、スイッチングレギュレータ104が次にアクティブ状態となるまで保持する。以上の構成による半導体光源点灯回路100の動作を説明する。図3は、半導体光源点灯回路100の動作状態を示すタイムチャートである。図3は、上から順に、PWM減光信号S1の電圧、処理前クロック信号S8の電圧、処理後クロック信号S3の電圧、制御デジタル値の大きさ、を示す。時刻t1において、PWM減光信号S1がハイレベルからローレベルに遷移する。するとそれまで処理前クロック信号S8と同じクロック信号であった処理後クロック信号S3が遷移を止めローレベル一定となる。処理後クロック信号S3の遷移停止に伴いアップダウンカウンタ118はカウント動作を停止する。PWM減光信号S1がローレベルとなっている時刻t1から時刻t2の間、アップダウンカウンタ118は時刻t1における制御デジタル値を保持する。時刻t2において、PWM減光信号S1がローレベルからハイレベルに遷移すると、アップダウンカウンタ118は保持されている時刻t1における制御デジタル値を起点としてカウント動作を開始する。本実施の形態に係る半導体光源点灯回路100によると、スイッチングレギュレータ104自体を周期的に非アクティブ状態とすることによってPWM減光が実現される。これにより、例えばスイッチングレギュレータ104とLEDとの間に設けられたスイッチをオンオフすることでPWM減光を実現する場合と比較して、オフからオンに切り替わったときにLEDに流れる電流の大きさを抑えることができる。その結果、半導体光源点灯回路100の素子として耐電圧や耐電流がより低いより安価な素子を使用することができ、また半導体光源点灯回路100の効率も上昇する。また、本実施の形態に係る半導体光源点灯回路100では、スイッチングレギュレータ104の非アクティブ状態において制御デジタル値が保持されるので、その非アクティブ状態の前後のアクティブ状態における駆動電流ILEDをスムーズに繋ぎ合わせることができる。また、本実施の形態に係る半導体光源点灯回路100では、エラー量が制御デジタル値としてデジタル化されている。すなわち、検出電圧Vdからデューティ比設定信号S4を得るための処理を、エラーコンパレータ116、アップダウンカウンタ118、D/Aコンバータ120を使用してデジタル化している。これにより、そのような処理がアナログ的になされる場合と比較して例えばエラー量保持のための比較的容量の大きなキャパシタ等を設ける必要はなく、回路規模を低減できる。また、本実施の形態に係る半導体光源点灯回路100では、単にアップダウンカウンタ118にカウント動作を止めさせることによって、非アクティブ状態におけるエラー量保持が実現される。したがって、アナログ的なエラー量保持の場合と比較して回路構成を簡素化でき、回路規模を低減できる。非アクティブ状態においてはLED40に電流が流れないので検出電圧Vdと基準電圧Vrefとの差はアクティブ状態のときのものよりも大きくなる。しかしながら、本実施の形態に係る半導体光源点灯回路100ではアップダウンカウンタ118のカウント動作が止まると誤差信号S2に関わらずに制御デジタル値が保持される。したがって、そのように大きくなった電圧差を処理するための特別な回路等を設ける必要はない。第2の実施の形態第1の実施の形態ではエンジンコントロールユニット20はPWM減光信号S1を生成して半導体光源点灯回路100に供給する一方、PWM減光信号S1によらずに略一定の入力電圧Vinを半導体光源点灯回路100に供給する。この場合、図1では図示していないが、一般にエンジンコントロールユニット20と半導体光源点灯回路100との両方にPWM減光信号S1を授受するためのインタフェース回路が必要となる。第2の実施の形態では、PWM減光信号S1を廃し、代わりに入力電圧Vinを減光周波数f1でオンオフすることによってPWM減光を実現する。これにより、エンジンコントロールユニットと半導体光源点灯回路との間の信号線をひとつ削減でき、かつ上記のようなインタフェース回路を設ける必要もなくなる。ここで入力電圧Vinがオフすなわち0Vとなると、半導体光源点灯回路が入力電圧Vinから生成しているアナログ電源電圧やデジタル電源電圧も低下する。エラー量をデジタル化すると、アナログ的に保持する場合と比較してエラー量の保持のために必要な電源電圧は低くて済む。したがって、エラー量のデジタル化は、入力電圧VinのオンオフによるPWM減光の場合により適している。図4は、車載回路50の構成を示す回路図である。車載回路50は、第2の実施の形態に係る半導体光源点灯回路200と、エンジンコントロールユニット60と、車載バッテリ30と、LED40と、を備える。エンジンコントロールユニット60は、減光用スイッチング素子62を使用して、減光周波数f1で矩形波状に変化する入力電圧Vinを生成する。入力電圧Vinのデューティ比はPWM減光信号S1と同様に設定される。例えば入力電圧Vinのハイレベルはバッテリ電圧Vbat、ローレベルは接地電位である。エンジンコントロールユニット60は、生成された入力電圧Vinを半導体光源点灯回路200に供給する。半導体光源点灯回路200は、制御回路202と、スイッチングレギュレータ104と、を含む。制御回路202は、電流検出部112と、基準電圧源114と、エラーコンパレータ116と、アップダウンカウンタ218と、D/Aコンバータ120と、駆動回路206と、クロック生成部210と、アナログ制御電源部266と、デジタル制御電源部268と、合成回路260と、を有する。アナログ制御電源部266は、アナログ電源回路252と、アナログPORPowerOnReset回路256と、アナログ電源保持キャパシタ262と、を有する。デジタル制御電源部268は、デジタル電源回路254と、デジタルPOR回路258と、デジタル電源保持キャパシタ264と、を有する。スイッチングレギュレータ104は、エンジンコントロールユニット60によって供給される入力電圧Vinがバッテリ電圧Vbatとなっている間、スイッチング素子122を使用して駆動電流ILEDを生成する。スイッチングレギュレータ104は、入力電圧Vinが接地電位となっている間は駆動電流ILEDを生成しない。したがって、入力電圧Vinのレベルのうちバッテリ電圧Vbatはスイッチングレギュレータ104のアクティブ状態に対応し、接地電位は非アクティブ状態に対応する。アップダウンカウンタ218は、誤差信号S2が入力されるU/D制御端子218aと、クロック信号S9が入力されるクロックパルス入力端子218bと、カウントされる制御デジタル値のビット数に対応する数の出力端子218cと、合成POR信号S10が入力されるクリア端子218dと、を有する。アップダウンカウンタ218は、合成POR信号S10によるリセット/リセット解除機能を除き、第1の実施の形態のアップダウンカウンタ118と同様の、誤差信号S2によって決定されるカウントの向きでのクロック信号S9の遷移に合わせたカウント動作を行う。合成POR信号S10がネゲートされている間はアップダウンカウンタ218はリセット状態となり、合成POR信号S10がアサートされている間はアップダウンカウンタ218のリセット状態が解除される。リセット状態では、アップダウンカウンタ218は初期化され、その制御デジタル値も初期値に戻る。なお、アップダウンカウンタ218が例えば標準ロジックICである74シリーズの’191などのクリア端子を有さない素子で構成される場合は、合成POR信号S10をロード端子に入力し、データ入力端子を全て接地電位に接続してもよい。この場合、合成POR信号S10がネゲートされると制御デジタル値はオールゼロに初期化される。駆動回路206は、スイッチング周波数f2で電圧が鋸波状に変化する鋸波状信号とデューティ比設定信号S4とを比較し、スイッチング周波数f2で電圧が矩形波状に変化する素子制御信号S12であってデューティ比設定信号S4のアナログ電圧に応じたデューティ比を有する素子制御信号S12を生成する。駆動回路206は、生成された素子制御信号S12をスイッチング素子122のゲートに出力する。アナログ電源回路252は、エンジンコントロールユニット60によって供給される入力電圧Vinから、半導体光源点灯回路100のアナログ素子に供給すべきアナログ電源電圧Vanaを生成する。アナログ電源電圧Vanaの設定値は例えば6V程度である。特にアナログ電源回路252はエラーコンパレータ116および駆動回路206にアナログ電源電圧Vanaを供給する。アナログ電源保持キャパシタ262の一端はアナログ電源回路252の出力段と接続され、他端は接地される。アナログPOR回路256は、アナログ電源回路252によって生成されるアナログ電源電圧Vanaが所定のアナログPOR電圧よりも低いと、駆動回路206およびエラーコンパレータ116を含むアナログ素子をリセット状態とする。リセット状態ではアナログ素子の状態が初期化される。入力電圧Vinが接地電位からバッテリ電圧Vbatまで上昇する過程において、アナログ電源回路252によって生成されるアナログ電源電圧Vanaも設定値まで上昇する。ただしアナログ電源電圧Vanaが設定値に達するまでにはある程度時間がかかる。アナログ電源電圧Vanaが設定値に達しないままアナログ素子が動作を開始すると、そのアナログ素子は正しく動作しない可能性がある。したがって、アナログPOR回路256は、アナログ電源電圧Vanaが設定値よりも少し低く設定されたアナログPOR電圧と等しいかそれよりも高くなってからアナログ素子のリセット状態を解除し、アナログ素子を動作させる。これによりアナログ素子の動作の確実性を高めることができる。具体的にはアナログPOR回路256は、アナログ電源電圧VanaがアナログPOR電圧よりも低い場合はローレベル、そうでない場合はハイレベルとなるアナログPOR信号S11を生成する。アナログPOR回路256は、生成されたアナログPOR信号S11を駆動回路206およびエラーコンパレータ116を含むアナログ素子とクロック生成部210と合成回路260とに出力する。アナログ素子は、アナログPOR信号S11がローレベルのときリセット状態となり、ハイレベルとなるとリセット状態が解除されるよう構成される。デジタル電源回路254は、エンジンコントロールユニット60によって供給される入力電圧Vinから、半導体光源点灯回路100のデジタル素子に供給すべきデジタル電源電圧Vdigを生成する。デジタル電源電圧Vdigの設定値は例えば3V程度である。特にデジタル電源回路254はアップダウンカウンタ218にデジタル電源電圧Vdigを供給する。一般にアップダウンカウンタ218に供給すべきデジタル電源電圧Vdigはアナログ電源電圧Vanaよりも低いが、回路設計によってはこれらを等しくする場合もある。以下、アナログ電源電圧Vanaはデジタル電源電圧Vdigよりも高いものとする。デジタルPOR回路258は、デジタル電源回路254によって生成されるデジタル電源電圧Vdigが所定のデジタルPOR電圧よりも低いと、アップダウンカウンタ218を含むデジタル素子をリセット状態とする。リセット状態ではデジタル素子の状態が初期化される。アナログ電源電圧Vanaの設定値はデジタル電源電圧Vdigの設定値よりも高いので、アナログPOR電圧はデジタルPOR電圧よりも高く設定される。デジタルPOR回路258は、アップダウンカウンタ218については合成回路260を介してリセット状態とする。具体的にはデジタルPOR回路258は、デジタル電源電圧VdigがデジタルPOR電圧よりも低い場合はローレベル、そうでない場合はハイレベルとなるデジタルPOR信号S13を生成する。デジタルPOR回路258は、生成されたデジタルPOR信号S13をアップダウンカウンタ218以外のデジタル素子と合成回路260とに出力する。アップダウンカウンタ218以外のデジタル素子は、デジタルPOR信号S13がローレベルのときリセット状態となり、ハイレベルとなるとリセット状態が解除されるよう構成される。デジタル制御電源部268は、車載回路50の動作中、入力電圧Vinが接地電位となっている場合でも、デジタルPOR電圧と等しいかそれよりも高いデジタル電源電圧Vdigを生成するよう構成される。すなわち、デジタル電源保持キャパシタ264の一端はデジタル電源回路254の出力段と接続され、他端は接地される。デジタル電源保持キャパシタ264の容量は、入力電圧Vinが接地電位となっている間、デジタル電源回路254がデジタル電源電圧Vdigの値をデジタルPOR電圧以上に維持できるように選択される。この場合、入力電圧Vinが接地電位となっている間でもデジタルPOR信号S13はハイレベルを維持する。すなわち、スイッチングレギュレータ104が非アクティブ状態となっている間、アップダウンカウンタ218を含むデジタル素子はリセット状態が解除されたままとなる。合成回路260は、アナログPOR信号S11およびデジタルPOR信号S13に基づいて、アップダウンカウンタ218のリセットを制御する合成POR信号S10を生成する。図5は、アナログPOR信号S11、デジタルPOR信号S13および合成POR信号S10の関係を示す説明図である。図5の横軸はアナログ電源電圧Vanaまたはデジタル電源電圧Vdigを示す。デジタルPOR信号S13のデジタルPOR電圧はヒステリシスを有するよう構成されており、第1デジタルPOR電圧Vd1とそれよりも高い第2デジタルPOR電圧Vd2を有する。デジタルPOR信号S13は、デジタル電源電圧Vdigが第2デジタルPOR電圧Vd2を上回るとローレベルからハイレベルに遷移し、デジタル電源電圧Vdigが第1デジタルPOR電圧Vd1を下回るとハイレベルからローレベルに遷移する。アナログPOR信号S11のアナログPOR電圧もまた同様にヒステリシスを有するよう構成されており、第1アナログPOR電圧Va1とそれよりも高い第2アナログPOR電圧Va2を有する。合成POR信号S10は、アナログ電源電圧Vanaが第2アナログPOR電圧Va2を上回るとローレベルからハイレベルに遷移し、デジタル電源電圧Vdigが第1デジタルPOR電圧Vd1を下回るとハイレベルからローレベルに遷移する。合成回路260は、アナログPOR信号S11およびデジタルPOR信号S13からこのような合成POR信号S10を生成し、アップダウンカウンタ218のクリア端子218dに出力するよう構成される。図4に戻り、クロック生成部210は、アナログPOR信号S11がハイレベルの場合はクロック周波数f3で電圧が矩形波状に変化し、アナログPOR信号S11がローレベルの場合はローレベル一定となるクロック信号S9を生成し、アップダウンカウンタ218のクロックパルス入力端子218bに出力する。入力電圧Vinが接地電位となっている間、デジタル制御電源部268はデジタル電源電圧Vdigを設定値よりも高く維持するのでデジタルPOR信号S13はハイレベルを維持し、合成POR信号S10もまたハイレベルを維持する。したがってアップダウンカウンタ218には必要な電源電圧が供給され続け、かつリセットされることはない。加えて、入力電圧Vinが接地電位となっている間はクロック信号S9はローレベル一定となり遷移しないので、アップダウンカウンタ218はカウント動作を停止し、カウントを止める直前の制御デジタル値を保持する。図6は、デジタル電源回路254およびデジタル電源保持キャパシタ264の構成を示す回路図である。デジタル電源回路254は、第1抵抗270と、npn型バイポーラトランジスタ272と、ダイオード274と、オペアンプ276と、第2抵抗278と、第3抵抗280と、基準電圧発生回路282と、を有する。第1抵抗270の一端およびnpn型バイポーラトランジスタ272のコレクタには入力電圧Vinが印加される。第1抵抗270の他端およびnpn型バイポーラトランジスタ272のベースはダイオード274のアノードと接続される。npn型バイポーラトランジスタ272のエミッタはデジタル電源電圧Vdigを有するバスライン288と接続される。オペアンプ276の電源端子、第2抵抗278の一端、基準電圧発生回路282の一端およびデジタル電源保持キャパシタ264の一端はバスライン288と接続される。第2抵抗278の他端は第3抵抗280の一端およびオペアンプ276の反転入力端子と接続される。第3抵抗280の他端は接地される。基準電圧発生回路282は直列に接続された第4抵抗284とツェナーダイオード286とを有する。ツェナーダイオード286のアノードは接地され、第4抵抗284の一端はバスライン288と接続される。第4抵抗284の他端とツェナーダイオード286のカソードとの接続ノードはオペアンプ276の非反転入力端子と接続される。オペアンプ276の出力端子はダイオード274のカソードと接続される。デジタル電源回路254では、入力電圧Vinが接地電位から上昇を開始すると、npn型バイポーラトランジスタ272のコレクタ-エミッタ間はほぼ導通状態となり、バスライン288に入力電圧Vinが現れる。このようにバスライン288に現れる入力電圧Vinによって基準電圧発生回路282はデジタル電源基準電圧Vdrを生成する。デジタル電源回路254は入力電圧Vinの上昇過程においてこのデジタル電源基準電圧Vdrを基にデジタル電源電圧Vdigを設定値で安定化させる。なお、アナログPOR回路256およびデジタルPOR回路258は、デジタル電源基準電圧Vdrを電圧比較の基準として使用してもよい。基準電圧源114は、基準電圧Vrefの生成にデジタル電源基準電圧Vdrを使用してもよい。また、基準電圧発生回路282におけるデジタル電源基準電圧Vdrの生成にツェナーダイオード286を使用しているが、これに限られない。以上の構成による半導体光源点灯回路200の動作を説明する。図7は、半導体光源点灯回路200の動作状態を示すタイムチャートである。図7は、上から順に、入力電圧Vin、デジタル電源電圧Vdig、デジタルPOR信号S13の電圧、アナログ電源電圧Vana、アナログPOR信号S11の電圧、合成POR信号S10の電圧、を示す。以下、説明を分かりやすくするため、アナログPOR電圧およびデジタルPOR電圧にヒステリシスが設定されていない場合を説明するが、この説明が図5に示されるようにヒステリシスが設定されている場合に拡張されうることは本明細書に触れた当業者には明らかである。時刻t1において車載回路50が起動されると、入力電圧Vinは接地電位から約12Vのバッテリ電圧Vbatを目指して上昇を開始する。この時点ではデジタル電源電圧Vdig、アナログ電源電圧Vanaはいずれも対応する約3VのデジタルPOR電圧、約6VのアナログPOR電圧よりも低いので、デジタルPOR信号S13、アナログPOR信号S11および合成POR信号S10は全てローレベルとなっている。時刻t2において入力電圧Vinが約3Vを上回ると、それまで不定であったデジタル電源電圧Vdigは約3Vの設定値で安定化され、デジタルPOR信号S13はハイレベルに遷移する。しかしながら上記合成回路260の構成により合成POR信号S10はローレベルのままであり、アップダウンカウンタ218はリセット状態のままとなる。時刻t3において入力電圧Vinが約6Vを上回ると、アナログ電源電圧Vanaが時刻t1以降で最初にアナログPOR電圧を超え、約6Vの設定値で安定化される。これに合わせてアナログPOR信号S11および合成POR信号S10はハイレベルに遷移する。これによりアップダウンカウンタ218のリセット状態が解除され、制御デジタル値のカウントが開始される。時刻t4において入力電圧Vinが約12Vから接地電位へ下降する過程において入力電圧Vinが約6Vを下回ると、アナログ電源電圧Vanaは不定となりアナログPOR信号S11はハイレベルからローレベルに遷移する。時刻t4から入力電圧Vinが次に約6Vを上回る時刻t5の間、デジタル制御電源部268の構成によりデジタル電源電圧Vdigは約3Vを維持する。また上記合成回路260の構成により合成POR信号S10はハイレベルを維持する。時刻t4から時刻t5の間、アップダウンカウンタ218はクロック信号S9の遷移停止に合わせて制御デジタル値のカウントを停止する。アップダウンカウンタ218は、クロック信号S9が遷移停止している間はカウントを停止したときの制御デジタル値を保持し、クロック信号S9が時刻t5において遷移を再開するとそれに合わせて制御デジタル値のカウントを再開する。本実施の形態に係る半導体光源点灯回路200によると、エンジンコントロールユニット60から半導体光源点灯回路200へ供給される入力電圧VinのオンオフによってPWM減光が実現されるという状況において、スイッチングレギュレータ104が非アクティブ状態となっている間のエラー量の保持をより小規模な回路で効率的に実現できる。すなわち、まずエラー量の保持がデジタル的に行われることにより、回路規模が低減されると共に保持されるエラー量の正確性が向上する。そして電源はアナログ系のアナログ制御電源部266とデジタル系のデジタル制御電源部268とに分離され、デジタル系のデジタル制御電源部268にデジタル電源電圧Vdigを維持するためのデジタル電源保持キャパシタ264が設けられる。これにより、アップダウンカウンタ218におけるエラー量の保持がより小さな回路規模で実現される。電源電圧を分離せずにエラー量の保持を実現しようとする場合、アップダウンカウンタ218の電源を維持するために多くの他のアナログ素子の電源も維持しなければならない。しかしながら一般にアナログ素子の電源を維持するためには容量の比較的大きな電源保持キャパシタを設ける必要があり、回路規模が増大しかねない。本実施の形態に係る半導体光源点灯回路200ではそのようなアナログ素子の電源を維持する必要はないので、デジタル電源保持キャパシタ264の容量は小さくてよい。さらに、クロック生成部210におけるカウンタクロックの停止によりデジタル系回路の消費電力は大きく低下するので、デジタル電源保持キャパシタ264の容量をその分さらに小さくできる。通常、POR機能は回路が必要とする最も高い電圧アナログ系6V、デジタル系3Vであれば6Vに対して、正常範囲に達すればリセット解除、外れればリセットして回路の状態を初期化する。しかしながらこれをそのまま適用すると、アップダウンカウンタにエラー量を保持させたい非アクティブ状態においてアップダウンカウンタがリセットされることとなる。そこで、本実施の形態に係る半導体光源点灯回路200では、デジタル素子およびアナログ素子のそれぞれに対してPOR機能が設けられる。これにより、デジタル電源系およびアナログ電源系のそれぞれに関して適切なPOR機能を用いることができる。また、本実施の形態に係る半導体光源点灯回路200では、半導体光源点灯回路200が起動された直後は、アップダウンカウンタ218はアナログ素子のリセット状態が解除されるのを待ってからリセット状態を脱する。また動作中はアップダウンカウンタ218は非アクティブ状態においてもPOR機能によりリセットされない。これにより、非アクティブ状態におけるエラー量の保持を実現しつつ、半導体光源点灯回路200起動時にアナログ系の状態が不定のままアップダウンカウンタ218がリセット解除となることを防止できる。その結果、アップダウンカウンタ218のカウント動作の正確性を向上できる。以上、実施の形態に係る半導体光源点灯回路の構成と動作について説明した。これらの実施の形態は例示であり、その各構成要素や各処理の組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。第2の実施の形態では、クロック信号S9の遷移停止に合わせてアップダウンカウンタ218におけるカウント動作が停止される場合について説明したが、これに限られない。例えばアップダウンカウンタが有するカウントイネーブル端子を使用してもよい。この場合、アナログPOR信号S11と同様に遷移するカウントイネーブル信号がカウントイネーブル端子に入力されてもよい。アップダウンカウンタは、カウントイネーブル信号がアサートされている間は第1の実施の形態のアップダウンカウンタ118と同様のカウント動作を行い、カウントイネーブル信号がネゲートされると制御デジタル値のカウントを止めてもよい。第2の実施の形態では、クロック生成部210はアナログPOR信号S11に応じてクロック信号S9を生成する場合について説明したが、これに限られず、例えば入力電圧Vinを直接監視してもよいし、またエンジンコントロールユニット60から半導体光源点灯回路200に入力される入力電流Iinを直接監視してもよい。第2の実施の形態では、合成回路260は合成POR信号S10をアップダウンカウンタ218に出力する場合について説明したが、これに限られず、例えば合成回路はアップダウンカウンタ218に加えて、車載回路50の起動時にアナログ素子の状態安定を待ってからリセット状態を解除したほうがよいデジタル素子に合成POR信号S10を出力してもよい。第2の実施の形態において、アナログ電源電圧とデジタル電源電圧とを同等に設定する場合は、アナログ電源回路252とアナログ電源保持キャパシタ262とを削除し、代わりにアナログ制御電源部はデジタル電源電圧Vdigを受け、そのデジタル電源電圧Vdigをアナログ電源電圧としてスイッチを介してアナログ素子に供給してもよい。また、アナログPOR回路256はデジタル電源電圧Vdigを監視してアナログPOR信号を生成してもよい。また、アナログ制御電源部のスイッチは、そのアナログPOR信号がローレベルのときオフとされてもよい。