ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域との間において、チャネル長方向に延設されるとともに、チャネル幅方向に並設された複数のトレンチと、前記ソース領域と前記ドレイン領域との間において、前記複数のトレンチを覆うように形成されたゲート電極と、を備え、前記複数のトレンチに含まれる第1のトレンチが、前記チャネル幅方向に折れ曲がった角部を有するトランジスタ。前記角部が、前記ソース領域と前記ドレイン領域との中央よりも前記ドレイン領域側に形成されていることを特徴とする請求項1に記載のトランジスタ。前記第1のトレンチが、前記チャネル長方向に延設された第1の直線部と、前記チャネル幅方向に延設された第2及び第3の直線部と、を備えたH字形状を有することを特徴とする請求項1又は2に記載のトランジスタ。前記第1のトレンチと前記複数のトレンチに含まれる第2のトレンチとがともに、前記チャネル長方向に延設された第1の直線部と、前記チャネル幅方向に延設された第2の直線部と、を備えたL字形状を有し、前記第1及び第2のトレンチの前記第2の直線部同士が対向配置されていることを特徴とする請求項1又は2に記載のトランジスタ。前記複数のトレンチに含まれる第3及び第4のトレンチがともに、前記第1及び第2の直線部を備えたL字形状を有し、前記第3及び第4のトレンチの前記第2の直線部同士が対向配置されているとともに、前記第1~第4のトレンチの前記第2の直線部が、前記チャネル長方向に並設されていることを特徴とする請求項4に記載のトランジスタ。前記第1のトレンチは、前記角部を複数有することを特徴とする請求項1又は2に記載のトランジスタ。前記複数のトレンチの全てについての平面的な位置関係が、点対象な位置関係にあることを特徴とする請求項1~6のいずれか一項に記載のトランジスタ。前記ソース領域の下に形成され、前記ソース領域と同じ導電型かつより低濃度の不純物を含有する第1のオフセット領域と、前記ドレイン領域の下に形成され、前記ドレイン領域と同じ導電型かつより低濃度の不純物を含有する第2のオフセット領域と、をさらに備え、前記第1及び第2のオフセット領域が、互いに離間されつつ前記ゲート電極の下まで形成されていることを特徴とする請求項1~7のいずれか一項に記載のトランジスタ。半導体層上において、複数のトレンチをチャネル長方向に延設するとともに、チャネル幅方向に並設し、前記複数のトレンチを覆うようにゲート電極を形成し、前記半導体層上において、ソース領域と、ドレイン領域とを前記ゲート電極を介して、対向させて形成し、前記複数のトレンチを形成する際、前記複数のトレンチに含まれる第1のトレンチに、前記チャネル幅方向に折れ曲がった角部を形成するトランジスタの製造方法。前記複数のトレンチを形成する際、前記角部を、前記ソース領域と前記ドレイン領域との中央よりも前記ドレイン領域側に形成することを特徴とする請求項9に記載のトランジスタの製造方法。前記複数のトレンチを形成する際、前記第1のトレンチを、前記チャネル長方向に延設された第1の直線部と、前記チャネル幅方向に延設された第2及び第3の直線部と、を備えたH字形状に形成することを特徴とする請求項9又は10に記載のトランジスタの製造方法。前記複数のトレンチを形成する際、前記第1のトレンチと前記複数のトレンチに含まれる第2のトレンチとをともに、前記チャネル長方向に延設された第1の直線部と、前記チャネル幅方向に延設された第2の直線部と、を備えたL字形状に形成し、前記第1及び第2のトレンチの前記第2の直線部同士を対向配置することを特徴とする請求項9又は10に記載のトランジスタの製造方法。前記複数のトレンチを形成する際、前記複数のトレンチに含まれる第3及び第4のトレンチをともに、前記第1及び第2の直線部を備えたL字形状に形成し、前記第3及び第4のトレンチの前記第2の直線部同士を対向配置するとともに、前記第1~第4のトレンチの前記第2の直線部を、前記チャネル長方向に並設することを特徴とする請求項12に記載のトランジスタの製造方法。前記複数のトレンチを形成する際、前記第1のトレンチに前記角部を複数設けることを特徴とする請求項9又は10に記載のトランジスタの製造方法。前記複数のトレンチを形成する際、前記複数のトレンチの全てについての平面的な位置関係を、点対象な位置関係とすることを特徴とする請求項9~14のいずれか一項に記載のトランジスタの製造方法。前記ソース領域と同じ導電型かつより低濃度の不純物を含有する第1のオフセット領域を前記ソース領域の下に形成し、前記ドレイン領域と同じ導電型かつより低濃度の不純物を含有する第2のオフセット領域を前記ドレイン領域の下に形成し、前記第1及び第2のオフセット領域を、互いに離間させつつ前記ゲート電極の下まで形成することを特徴とする請求項9~15のいずれか一項に記載のトランジスタの製造方法。ホットキャリアとは、トランジスタが導通状態にあるときの電流経路ソース-ドレイン間において、電流を構成するキャリア電子又は正孔のうち、過度に加速されたものをいう。このホットキャリアはエネルギーが高いため、電流経路近傍の絶縁膜中などに容易に飛び込んで固定化されてしまうことがある。すると、それら自身の電荷で周囲の電界が変調され、トランジスタの特性が変動し、想定どおりの回路動作が保証できなくなるという問題が生ずる。よって、ホットキャリアの発生を抑制することは、トランジスタ構造設計における重要な項目となっている。つまり、さらに効果的にホットキャリアの発生を抑制するトランジスタ構造が希求されている。本発明の一態様であるトランジスタは、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域との間において、チャネル長方向に延設されるとともに、チャネル幅方向に並設された複数のトレンチと、前記ソース領域と前記ドレイン領域との間において、前記複数のトレンチを覆うように形成されたゲート電極と、を備え、前記複数のトレンチに含まれる第1のトレンチが、前記チャネル幅方向に折れ曲がった角部を有するものである。本発明の一態様であるトランジスタの製造方法は、半導体層上において、複数のトレンチをチャネル長方向に延設するとともに、チャネル幅方向に並設し、前記複数のトレンチを覆うようにゲート電極を形成し、前記半導体層上において、ソース領域と、ドレイン領域とを前記ゲート電極を介して、対向させて形成し、前記複数のトレンチを形成する際、前記複数のトレンチに含まれる第1のトレンチに、前記チャネル幅方向に折れ曲がった角部を形成するものである。本発明では、ゲート電極に覆われる複数のトレンチのうち少なくとも1つは、チャネル幅方向に折れ曲がった角部を有する。当該角部によりキャリアの流れも曲げられるため、キャリアの加速が緩和され、効果的にホットキャリアの発生を抑制することができる。本発明によれば、ホットキャリアの発生が抑制されたトランジスタ及びその製造方法を提供することができる。以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。実施の形態1まず、図1A、図1B、図2A~2Dを参照して、実施の形態1に係るトランジスタについて説明する。図1Aは、実施の形態1に係るトランジスタ100の構成を示す平面図である。図1Bは、トレンチT11~T13のみの配置を示した平面図である。図2Aは、図1AのIIa-IIa断面図である。図2Bは、図1AのIIb-IIb断面図である。図2Cは、図1AのIIc-IIc断面図である。図2Dは、図1AのIId-IId断面図である。図1Aに示すように、実施の形態1に係るトランジスタ100は、ウェル104、第1のオフセット領域106、第2のオフセット領域107、素子分離層110、ソース領域112、ドレイン領域113、ゲート電極122、ソースコンタクト150、ドレインコンタクト151、ゲートコンタクト154を備えている。また、図2Aに示すように、実施の形態1に係るトランジスタ100は、さらに、半導体基板102、チャネル領域108、シリサイド層114、126、ゲート絶縁膜120、サイドウォール124、層間絶縁膜140を備えている。つまり、図1Aは、ウェル104、第1のオフセット領域106、第2のオフセット領域107、素子分離層110、ソース領域112、ドレイン領域113、ゲート電極122、ソースコンタクト150、ドレインコンタクト151、ゲートコンタクト154の平面的な位置関係を示している。従って、図1Aでは、半導体基板102、チャネル領域108、シリサイド層114、126、ゲート絶縁膜120、サイドウォール124、層間絶縁膜140は省略されている。なお、図1Aにおいて破線110で示された領域は、素子分離層110の内縁内側の境界線を示している。すなわち、破線110で囲まれた領域の外側に素子分離層110が形成されており、内側には素子分離層110が形成されていない。この破線110で囲まれた領域内に、第1のオフセット領域106、第2のオフセット領域107、ソース領域112、ドレイン領域113が形成される。ここで、分かり易くするため、実際にはソース領域112及びドレイン領域113の境界線と重なる素子分離層110の内縁を若干ずらして図示している。トランジスタ100は、PチャネルトランジスタでもNチャネルトランジスタでもよいが、以下の説明ではNチャネルトランジスタを例にして説明する。まず、図2Aを参照して、各構成要素について順に説明する。半導体基板102は、例えばシリコンSiからなるN型半導体基板である。なお、半導体基板102は、例えば炭化ケイ素SiCや窒化ガリウムGaNなどの化合物半導体から構成されてもよい。素子分離層110は、例えばSTIShallowTrenchIsolation法により、半導体基板102上に形成された絶縁層である。素子分離層110の膜厚は、例えば300nm~1000nm1μm程度とすることができる。ウェル104は、半導体基板102上において素子分離層110に囲まれた領域素子形成領域に形成されたP型半導体領域である。ここで、P型不純物濃度は、1×1015~1×1018atoms/cm3程度とすることができる。第1のオフセット領域106は、ウェル104上のソース領域112側に形成された低濃度N型半導体領域である。具体的には、第1のオフセット領域106は、ソース領域112側図2A左側の素子分離層110からゲート電極122が形成される領域に張り出すように形成されている。ここで、第1のオフセット領域106のN型不純物濃度は、1×1015~1×1018atoms/cm3程度とすることができる。なお、低濃度とは、ソース領域112よりもN型不純物濃度が低濃度であることを意味する。第2のオフセット領域107は、ウェル104上のドレイン領域113側に形成された低濃度N型半導体領域である。具体的には、ドレイン領域113側図2A右側の素子分離層110からゲート電極122が形成される領域に張り出すように形成されている。ここで、第2のオフセット領域107のN型不純物濃度も、第1のオフセット領域106と同様に、1×1015~1×1018atoms/cm3程度とすることができる。なお、低濃度とは、ドレイン領域113よりもN型不純物濃度が低濃度であることを意味する。図2A~2Dに示すように、チャネル領域108は、ゲート電圧が印加されることにより、第1のオフセット領域106と第2のオフセット領域107との間であって、ゲート電極122下のウェル104に形成される。ソース領域112は、第1のオフセット領域106上において、素子分離層110とゲート電極122との間に形成された高濃度N型半導体領域である。ここで、ソース領域112の深さは、例えば100nm~200nm程度とすることができる。また、ソース領域112のN型不純物濃度は、1×1020~1×1022atoms/cm3程度とすることができる。なお、高濃度とは、第1のオフセット領域106よりもN型不純物濃度が高濃度であることを意味する。ドレイン領域113は、第2のオフセット領域107上において、素子分離層110とゲート電極122との間に形成された高濃度N型半導体領域である。ここで、ドレイン領域113の深さは、ソース領域112と同様に、例えば100nm~200nm程度とすることができる。また、ドレイン領域113のN型不純物濃度は、ソース領域112と同様に、1×1020~1×1022atoms/cm3程度とすることができる。なお、高濃度とは、第2のオフセット領域107よりもN型不純物濃度が高濃度であることを意味する。シリサイド層114は、ソース領域112及びドレイン領域113の表面に形成された金属シリサイド層である。また、シリサイド層126は、ゲート電極122の表面に形成された金属シリサイド層である。シリサイド層114、126は、例えば、チタンTi、コバルトCo、ニッケルNiなどのシリサイド層である。ゲート電極122は、図2Aに示すように、半導体基板102の表面上第1のオフセット領域106、第2のオフセット領域107及びウェル104に、ゲート絶縁膜120を介して形成されている。また、ゲート電極122は、図1Aに示すように、ソース領域112とドレイン領域113との間に形成されている。ゲート電極122は、例えば多結晶シリコンからなる。ここで、半導体基板102の表面上第1のオフセット領域106、第2のオフセット領域107及びウェル104には、図1Aに示すように、3つのトレンチT11~T13が形成されている。ゲート電極122は、図2A~2Dに示すように、トレンチT11~T13を覆い、埋め込むように形成されている。トレンチT11~T13の深さは、例えば500nm~2000nm2μm程度とすることができる。このようなトレンチT11~T13上にゲート電極122を形成することにより、素子サイズを大きくすることなく、実質的なゲート幅チャネル幅を大きくすることができる。サイドウォール124は、ゲート電極122において第1のオフセット領域106、半導体基板102第2のオフセット領域107及びウェル104から突出した部分の側面に形成されている。層間絶縁膜140は、半導体基板102素子分離層110、シリサイド層114、126、サイドウォール124を覆うように形成されている。ソースコンタクト150、ドレインコンタクト151、ゲートコンタクト154は、層間絶縁膜140に形成されたコンタクトホールに形成されている。ソースコンタクト150はソース領域112上のシリサイド層114に、ドレインコンタクト151はドレイン領域113上のシリサイド層114に、ゲートコンタクト154はゲート電極122上のシリサイド層126に、それぞれ接触するように形成されている。次に、図1Aを参照して、ウェル104、第1のオフセット領域106、第2のオフセット領域107、ソース領域112、ドレイン領域113、ゲート電極122、ソースコンタクト150、ドレインコンタクト151、ゲートコンタクト154の平面的な位置関係について説明する。図1Aに示すように、ウェル104の形成領域は矩形を構成しているつまり矩形状である。ここで、ソース領域112は、当該矩形の第1の辺の内側に沿って延設されている。また、ドレイン領域113は、前記第1の辺に対向する第2の辺の内側に沿って延設されている。すなわち、ソース領域112とドレイン領域113とは、矩形状のウェル104の形成領域の内部において、ゲート電極122を介して対向配置されている。5個のソースコンタクト150は、ソース領域112の長手方向に略等間隔に配置されている。また、5個のドレインコンタクト151は、ドレイン領域113の長手方向に略等間隔に配置されている。当然のことながら、ソースコンタクト150及びドレインコンタクト151の個数、配置間隔などは適宜決定される。ゲート電極122は、ウェル104の形成領域の内部において、ソース領域112とドレイン領域113との間に形成されている。また、ゲート電極122は、ソース領域112とドレイン領域113と略接触するように形成されている。3つのゲートコンタクト154は、矩形を構成するゲート電極122の形成領域の1辺に沿って、略等間隔に配置されている。当然のことながら、ゲートコンタクト154の個数、配置間隔などは適宜決定される。第1のオフセット領域106は、ソース領域112と略等しい長さで延設されている。また、ソース領域112よりもゲート電極122側に張り出すように幅広に形成されている。換言すると、第1のオフセット領域106は、ソース領域112を含み、かつ、ソース領域112からゲート電極122側に張り出すように形成されている。第2のオフセット領域107は、ドレイン領域113と略等しい長さで延設されている。また、ドレイン領域113よりもゲート電極122側に張り出すように幅広に形成されている。換言すると、第2のオフセット領域107は、ドレイン領域113を含み、かつ、ドレイン領域113からゲート電極122側に張り出すように形成されている。ここで、ゲート電極122下の半導体基板102の表面上には、3つのトレンチT11~T13が形成されている。図1Bには、3つのトレンチT11~T13の平面的な位置関係が示されている。図1Bに示すように、トレンチT11、T13は、ソース領域112からドレイン領域113へ向かってつまり、チャネル長方向に、直線状に延設されている。他方、トレンチT11とトレンチT13との間に形成されたトレンチT12は、トレンチT11、T13と同様にチャネル長方向に直線状に延設された第1の直線部分T121を有するとともに、第1の直線部分T121のドレイン領域113側の端部からチャネル幅方向の両側に延設された第2の直線部分T122を有する。つまり、トレンチT12はT字形状を有している。このように、実施の形態1に係るトランジスタ100では、チャネル長方向に延設された複数のトレンチT11~T13の1つであるトレンチT12が、チャネル幅方向に折れ曲がった角部を有している。このような角部があることにより、ソース領域112からドレイン領域113へ向かって流れるキャリアの加速が緩和される。従って、トレンチのドレイン領域113側端部におけるホットキャリアの発生を抑制することができる。ここで、本実施の形態では、角部がドレイン領域113側の端部に形成されている。この角部は、少なくとも、ソース領域112とドレイン領域113との中央よりもドレイン領域113側に形成されていることが好ましい。これにより、効果的にキャリアの加速を緩和することができる。次に、図2A~2Dを参照してトレンチT11~T13の断面形状について説明する。図2Aに示すように、図1AのIIa-IIa断面では、トレンチT12がソース領域112近傍からドレイン領域113の近傍まで延設されている。図2Bに示すように、図1AのIIb-IIb断面では、トレンチT12がドレイン領域113の近傍のみに形成されている。図2Cに示すように、図1AのIIc-IIc断面では、3つのトレンチT11~T13がチャネル幅方向に略等間隔に配置されている。図2Dに示すように、図1AのIId-IId断面では、トレンチT12がチャネル幅方向に延設されている。次に、図3、図4A~4Dを参照して、実施の形態1の比較例に係るトランジスタについて説明する。図3は、実施の形態1の比較例に係るトランジスタ10の構成を示す平面図である。図4Aは、図3のIVa-IVa断面図である。図4Bは、図3のIVb-IVb断面図である。図4Cは、図3のIVc-IVc断面図である。図3に示すように、実施の形態1の比較例に係るトランジスタ10では、3つのトレンチT1~T3のいずれもが、チャネル長方向に直線状に延設されている。つまり、トレンチT1~T3のいずれも、チャネル幅方向に折れ曲がった角部を有していない。そのため、ソース領域112からドレイン領域113へ向かって流れるキャリアの加速が緩和されず、図4Aにおいて破線円で示したトレンチT2のドレイン領域113側端部においてホットキャリアが発生してしまう。なお、トレンチT1、T3についても同様である。発明者は、この現象をコンピュータシミュレーションにより確認した。図3におけるその他の構成は図1Aと同様である。ここで、図4A~4Cを参照してトレンチT11~T13の断面形状について説明する。図4Aに示すように、図3のIVa-IVa断面では、トレンチT2がソース領域112近傍からドレイン領域113の近傍まで延設されている。図4Aは図2Aと同様であるが、破線円で示したトレンチT2のドレイン領域113側端部においてホットキャリアが発生しやすい点が異なる。図4Bに示すように、図3のIVb-IVb断面では、図2Bと異なり、トレンチは形成されていない。図4Cに示すように、図3のIVc-IVc断面では、3つのトレンチT11~T13がチャネル幅方向に略等間隔に配置されている。図4Cは図2Cと同様である。次に、図5A~5Lを参照して、実施の形態1に係るトランジスタ100の製造方法について説明する。図5A~5Lは、実施の形態1に係るトランジスタ100の製造方法を説明するための断面図であって、図1AのIIa-IIa断面図に相当する。なお、図5Lは図2Aと同一の図面である。まず、図5Aに示すように、半導体基板102の表面上の所定位置に、素子分離層110を形成する。次に、図5Bに示すように、半導体基板102上に、第1のオフセット領域106及び第2のオフセット領域107の形成領域が開口したレジスト膜157を形成する。このレジスト膜157をマスクとして、半導体基板102上の全面に、例えばリンP等のN型不純物をイオン注入して第1のオフセット領域106及び第2のオフセット領域107を形成する。その後、レジスト膜157を除去する。具体的には、例えばリンを30keV、2×1012atoms/cm2で注入する。次に、図5Cに示すように、熱処理により第1のオフセット領域106及び第2のオフセット領域107のN型不純物を拡散させる。例えば、上記のリン注入条件に適合した熱処理条件は、1100°C、1時間である。上記のレジスト膜157の開口の形状及びイオン注入の条件は、不純物の拡散量を考慮して設定することができる。次に、図示していないが、半導体基板102上にウェル104を形成する領域が開口したレジスト膜を形成する。そして、当該レジスト膜をマスクとして半導体基板102上の全面に、例えばボロンB等のP型不純物をイオン注入してウェル104を形成する。この後、レジスト膜を除去する。具体的には、ボロンを1.5MeV、1×1013atoms/cm2で注入する。また、上記第1及び第2のオフセット領域106、107における不純物拡散のための熱処理を、このウェル104形成のためのボロン注入後に行うことによって、ウェル104をより深くすることもできる。次に、図5Dに示すように、半導体基板102の表面上に、例えば熱酸化膜からなる絶縁膜160と、トレンチを形成するための開口が形成されたレジスト膜170とを形成した後、レジスト膜170をマスクとして絶縁膜160をエッチング除去して半導体基板102の表面を露出させる。なお、絶縁膜160は、CVD化学的気相成長法を利用した酸化膜や窒化膜、又はその組み合わせでもよい。次に、図5Eに示すように、レジスト膜170をマスクとして半導体基板102第1のオフセット領域106、第2のオフセット領域107、ウェル104をプラズマエッチングして半導体基板102にトレンチT11~T13トレンチT12のみ図示を形成する。この後、レジスト膜170を除去する。なお、レジスト膜170をマスクとして開口内の絶縁膜160を除去した後、レジスト膜170を除去し、絶縁膜160をマスクとしてトレンチT11~T13を形成してもよい。次に、図5Fに示すように、絶縁膜160を希釈フッ酸等で除去した後、半導体基板102の表面を熱酸化して、トレンチT11~T13トレンチT12のみ図示及び半導体基板102第1のオフセット領域106、第2のオフセット領域107、ウェル104の表面にゲート絶縁膜120を形成する。例えば、950°Cの水素と酸素の混合雰囲気中で30nmの酸化珪素SiO2を成長させることによって形成する。ここで、ゲート絶縁膜120は、CVD法を利用した絶縁膜とすることもできる。次に、図5Gに示すように、半導体基板102上の全面にゲート電極122となる導電膜例えば多結晶シリコン又は高融点金属を含む材料と多結晶シリコンの積層構造でも良いを形成する。次に、図5Hに示すように、ゲート電極122及びゲート絶縁膜120を所望の形状にパターニングする。次に、図5Iに示すように、ゲート電極122において半導体基板102第2のオフセット領域107及びウェル104から突出した部分の側面にサイドウォール124を形成する。サイドウォール124は、酸化膜又は窒化膜等の絶縁膜により構成することができる。例えば、CVD法にて酸化珪素を120nm成長させた後、異方性ドライエッチングRIE法などにより平面部分の酸化珪素を全て除去し、ゲート電極122の側壁のみに酸化珪素を残すことにより、サイドウォール124を形成することができる。次に、図5Jに示すように、ゲート電極122及びサイドウォール124をマスクとして、半導体基板102上の全面に砒素As等のN型不純物をイオン注入してソース領域112及びドレイン領域113を形成する。例えば、砒素を10keV、3×1015atoms/cm2にて注入し、続いて1000°C、30秒の高速昇温熱処理RTA:RapidThermalAnnealing法により砒素を電気的に活性化させ、ソース領域112及びドレイン領域113を形成することができる。このように、ソース領域112及びドレイン領域113は、第1のオフセット領域106及び第2のオフセット領域107とは異なるイオン注入工程で製造される。これにより、第1のオフセット領域106及び第2のオフセット領域107を所望の形状に制御することができ、高耐圧のトランジスタを得ることができる。また、ソース領域112及びドレイン領域113は、トレンチT11~T13にかからないように形成されているため、リーク電流が抑制できる。次に、図5Kに示すように、ソース領域112及びドレイン領域113の表面にシリサイド層114を、ゲート電極122の表面にシリサイド層126を形成する。例えば、コバルトCoをスパッタ法により10nm堆積させ、500°C、60秒の熱処理によりシリコンとコバルトを反応させて低抵抗材料であるCoSi2とする。その後、未反応のコバルトを塩酸と過酸化水素の混合液中で除去することにより、シリサイド層114、126を形成することができる。最後に、図5Lに示すように、ゲート電極122が形成された半導体基板102上に層間絶縁膜140を形成する。そして、層間絶縁膜140にシリサイド層114、126に至るコンタクトホールを形成した後、当該コンタクトホールを例えばタングステンWなどの金属によって埋め込み、ソースコンタクト150、ドレインコンタクト151、ゲートコンタクト154図2C参照を形成する。これにより、実施の形態1に係るトランジスタ100が得られる。なお、図示されていないが、一般的な半導体素子の製造工程と同様に、各コンタクトに接続されるように、Al電極が各々の電極の引き出し、接続のために構成され、パッシベーション、ボンディング部分の開孔を経て、ウエハープロセスが完了する。以上に説明したように、実施の形態1に係るトランジスタ100では、チャネル長方向に延設された複数のトレンチT11~T13の1つであるトレンチT12が、チャネル幅方向に折れ曲がった角部を有している。このような角部があることにより、ソース領域112からドレイン領域113へ向かって流れるキャリアの加速が緩和される。従って、トレンチのドレイン領域113側端部におけるホットキャリアの発生を抑制することができる。実施の形態2次に、図6A、6B、図7A~7Dを参照して、実施の形態2に係るトランジスタについて説明する。図6Aは、実施の形態2に係るトランジスタ200の構成を示す平面図である。図6Bは、トレンチT21~T23のみの配置を示した平面図である。図7Aは、図6AのVIIa-VIIa断面図である。図7Bは、図6AのVIIb-VIIb断面図である。図7Cは、図6AのVIIc-VIIc断面図である。図7Dは、図6AのVIId-VIId断面図である。図6Aに示すように、実施の形態2に係るトランジスタ200では、3つのトレンチT21~T23が形成されている。図6Bには、3つのトレンチT21~T23の平面的な位置関係が示されている。図6Bに示すように、トレンチT21、T23は、実施の形態1に係るトランジスタ100におけるトレンチT11、T13と同様に、チャネル長方向に直線状に延設されている。他方、トレンチT21とトレンチT23との間に形成されたトレンチT22は、実施の形態1に係るトランジスタ100におけるトレンチT12と同様に、チャネル長方向に直線状に延設された第1の直線部分T221と、第1の直線部分T221のドレイン領域113側の端部からチャネル幅方向の両側に延設された第2の直線部分T222を備えている。さらに、トレンチT22は、第1の直線部分T221のソース領域112側の端部からチャネル幅方向の両側に延設された第3の直線部分T223を有する。つまり、トレンチT22はH字形状を有している。ここで、図6Bに示すように、3つのトレンチT21~T23の平面的な位置関係は、中心Oに対して点対象となっている。次に、図7A~7Dを参照してトレンチT21~T23の断面形状について説明する。図7Aに示すように、図6AのVIIa-VIIa断面では、トレンチT22がソース領域112近傍からドレイン領域113の近傍まで延設されている。ここで、図7Aは図2Aと同様である。図7Bに示すように、図6AのVIIb-VIIb断面では、トレンチT22がソース領域112の近傍とドレイン領域113の近傍とに形成されている。図7Cに示すように、図6AのVIIc-VIIc断面では、3つのトレンチT21~T23がチャネル幅方向に略等間隔に配置されている。ここで、図7Cは図2Cと同様である。図7Dに示すように、図6AのVIId-VIId断面では、トレンチT22がチャネル幅方向に延設されている。ここで、図7Dは図2Dと同様である。以上に説明したように、実施の形態2に係るトランジスタ200では、チャネル長方向に延設された複数のトレンチT21~T23の1つであるトレンチT22が、チャネル幅方向に折れ曲がった角部を有している。このような角部があることにより、ソース領域112からドレイン領域113へ向かって流れるキャリアの加速が緩和される。従って、トレンチのドレイン領域113側端部におけるホットキャリアの発生を抑制することができる。実施の形態3次に、図8A、8B、図9A~9Dを参照して、実施の形態3に係るトランジスタについて説明する。図8Aは、実施の形態3に係るトランジスタ300の構成を示す平面図である。図8Bは、トレンチT31~T34のみの配置を示した平面図である。図9Aは、図8AのIXa-IXa断面図である。図9Bは、図8AのIXb-IXb断面図である。図9Cは、図8AのIXc-IXc断面図である。図9Dは、図8AのIXd-IXd断面図である。図8Aに示すように、実施の形態3に係るトランジスタ300では、4つのトレンチT31~T34が形成されている。図8Bには、4つのトレンチT31~T34の平面的な位置関係が示されている。図8Bに示すように、4つのトレンチT31~T34は、それぞれチャネル長方向に直線状に延設された第1の直線部分T311、T321、T331、T341を備えている。第1の直線部分T311、T321、T331、T341は、チャネル幅方向に略等間隔に配置されている。図8Bに示すように、トレンチT31は、チャネル長方向に直線状に延設された第1の直線部分T311と、第1の直線部分T311のソース領域112側の端部からチャネル幅方向の片側に延設された第2の直線部分T312を備えている。つまり、トレンチT31はL字形状を有している。トレンチT32は、チャネル長方向に直線状に延設された第1の直線部分T321と、第1の直線部分T321のドレイン領域113側の端部からチャネル幅方向の片側に延設された第2の直線部分T322を備えている。つまり、トレンチT32もL字形状を有している。ここで、トレンチT31の第2の直線部分T312とトレンチT32の第2の直線部分T322とが対向するように配置されている。換言すると、トレンチT32は、トレンチT31と同一形状であって、トレンチT31を180°回転させた位置関係にある。図8Bに示すように、トレンチT33、T34は、それぞれトレンチT31、T32をチャネル幅方向へ平行移動させた位置関係にある。ここで、図8Bに示すように、4つのトレンチT31~T34の平面的な位置関係は、中心Oに対して点対象となっている。次に、図9A~9Dを参照してトレンチT31~T34の断面形状について説明する。図9Aに示すように、図8AのIXa-IXa断面では、トレンチT33がソース領域112近傍から延設され、所定の間隔をおいてトレンチT34がドレイン領域113の近傍に形成されている。図9Bに示すように、図8AのIXb-IXb断面では、トレンチT31がソース領域112の近傍に、トレンチT32がドレイン領域113の近傍に形成されている。図9Cに示すように、図8AのIXc-IXc断面では、4つのトレンチT31~T34がチャネル幅方向に略等間隔に配置されている。図9Dに示すように、図8AのIXd-IXd断面では、トレンチT32、T34が、所定の間隔をおいて、それぞれチャネル幅方向に延設されている。以上に説明したように、実施の形態3に係るトランジスタ300では、チャネル長方向に延設された複数のトレンチT31~T34の全てが、チャネル幅方向に折れ曲がった角部を有している。このような角部があることにより、ソース領域112からドレイン領域113へ向かって流れるキャリアの加速が緩和される。従って、トレンチのドレイン領域113側端部におけるホットキャリアの発生を抑制することができる。実施の形態4次に、図10A、10B、図11A~11Cを参照して、実施の形態4に係るトランジスタについて説明する。図10Aは、実施の形態4に係るトランジスタ400の構成を示す平面図である。図10Bは、トレンチT41~T43のみの配置を示した平面図である。図11Aは、図10AのXIa-XIa断面図である。図11Bは、図10AのXIb-XIb断面図である。図11Cは、図10AのXIc-XIc断面図である。図10Aに示すように、実施の形態4に係るトランジスタ400では、3つのトレンチT41~T43が形成されている。図10Bには、3つのトレンチT41~T43の平面的な位置関係が示されている。図10Bに示すように、3つのトレンチT41~T43は、同一形状であって、チャネル幅方向に同じ向きに略等間隔で配置されている。図10Bに示すように、トレンチT41は、チャネル長方向に直線状に延設された第1の直線部分T411a、T411b、T411cを備えている。また、チャネル幅方向に延設された第2の直線部分T412及び第3の直線部分T413を備えている。そして、第2の直線部分T412は、第1の直線部分T411aとT411bとを接続するように設けられている。また、第3の直線部分T413は、第1の直線部分T411aとT411cとを接続するように設けられている。つまり、トレンチT31は、チャネル長方向に延びた直線が、チャネル幅方向の同じ向きに2回折れ曲がった階段状の形状を有している。トレンチT42、T43についても同様である。ここで、図10Bに示すように、3つのトレンチT41~T43の平面的な位置関係は、中心Oに対して点対象となっている。次に、図11A~11Cを参照してトレンチT41~T43の断面形状について説明する。図11Aに示すように、図10AのXIa-XIa断面では、トレンチT42が第1のオフセット領域106と第2のオフセット領域107の間において延設されている。図11Bに示すように、図10AのXIb-XIb断面では、トレンチT41がソース領域112の近傍に延設されている。図11Cに示すように、図10AのXIc-XIc断面では、3つのトレンチT41~T43がチャネル幅方向に略等間隔に配置されている。以上に説明したように、実施の形態4に係るトランジスタ400では、チャネル長方向に延設された複数のトレンチT41~T43の全てが、チャネル幅方向に折れ曲がった角部を2つずつ有している。従って、実施の形態1~3に比べ、ソース領域112からドレイン領域113へ向かって流れるキャリアの加速をより緩和することができ、ホットキャリアの発生をより効果的に抑制することができる。実施の形態5次に、図12、図13A~13Dを参照して、実施の形態5に係るトランジスタについて説明する。図12は、実施の形態5に係るトランジスタ500の構成を示す平面図である。図13Aは、図12のXIIIa-XIIIa断面図である。図13Bは、図12のXIIIb-XIIIb断面図である。図13Cは、図12のXIIIc-XIIIc断面図である。図13Dは、図12のXIIId-XIIId断面図である。図12に示すように、実施の形態5に係るトランジスタ500では、8つのトレンチT51a~T54a、T51b~T54bが形成されている。図12に示すように、8つのトレンチT51a~T54a、T51b~T54bは、いずれも同一形状であって、それぞれチャネル長方向に直線状に延設された第1の直線部分と、チャネル幅方向に延設された第2の直線部分とを備えたL字形状を有している。図12に示すように、トレンチT51aの第2の直線部分とトレンチT52aの第2の直線部分とが対向するように配置されている。換言すると、トレンチT52aは、トレンチT51aと同一形状であって、トレンチT51aを180°回転させた位置関係にある。このトレンチT51aとトレンチT52aの位置関係は、実施の形態3に係るトランジスタ300におけるトレンチT31とトレンチT32の位置関係と同様である。図12に示すように、トレンチT53a、T54aは、それぞれトレンチT51a、T52aをチャネル長方向へ平行移動させた位置関係にある。また、トレンチT51b、T52bは、それぞれトレンチT51a、T52aをチャネル幅方向へ平行移動させた位置関係にある。さらに、トレンチT53b、T54bは、それぞれトレンチT53a、T54aをチャネル幅方向へ平行移動させた位置関係にある。ここで、図12に示すように、8つのトレンチT51a~T54a、T51b~T54bの平面的な位置関係は、中心Oに対して点対象となっている。次に、図13A~13Dを参照してトレンチT51a~T54a、T51b~T54bの断面形状について説明する。図13Aに示すように、図12のXIIIa-XIIIa断面では、ソース領域112とドレイン領域113との間に、ソース領域112側から順に、トレンチT51b、T52b、T53b、T54bが形成されている。図13Bに示すように、図12のXIIIb-XIIIb断面では、ソース領域112とドレイン領域113との間に、ソース領域112側から順に、トレンチT51a、T52a、T53a、T54aが形成されている。図13Cに示すように、図12のXIIIc-XIIIc断面では、4つのトレンチT51a、T52a、T51a、T52bがチャネル幅方向に略等間隔に配置されている。図13Dに示すように、図12のXIIId-XIIId断面では、トレンチT54a、T54bが、所定の間隔をおいて、それぞれチャネル幅方向に延設されている。以上に説明したように、実施の形態5に係るトランジスタ500では、チャネル長方向に延設された複数のトレンチT51a~T54a、T51b~T54bの全てが、チャネル幅方向に折れ曲がった角部を有している。このような角部があることにより、ソース領域112からドレイン領域113へ向かって流れるキャリアの加速が緩和される。従って、トレンチのドレイン領域113側端部におけるホットキャリアの発生を抑制することができる。さらに、実施の形態5に係るトランジスタ500では、トレンチが、チャネル長方向において分割して設けられているため、実施の形態1~4に比べて、キャリアの加速をより緩和することができる。従って、実施の形態5に係るトランジスタ500は、高電圧用途に好適である。以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。