フォトダイオード、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、及び第4のトランジスタを有し、前記フォトダイオードは、入射光に応じた電荷を前記第2のトランジスタを介して前記第1のトランジスタのゲートに供給する機能を有し、前記第1のトランジスタは、ゲートに供給された電荷を蓄積する機能と、前記蓄積された電荷を出力信号に変換する機能を有し、前記第2のトランジスタは、前記第1のトランジスタのゲートに蓄積された電荷を保持する機能を有し、前記第3のトランジスタは、前記第1のトランジスタのゲートに蓄積された電荷を放電する機能と、前記第1のトランジスタのゲートに蓄積された電荷を保持する機能を有し、前記第4のトランジスタは、前記出力信号の読み出しを制御する機能を有し、前記第2のトランジスタ及び前記第3のトランジスタを非導通状態とする期間において、前記第2のトランジスタ及び前記第3のトランジスタのゲートに印加される電圧の電圧レベルは、前記第2のトランジスタ及び前記第3のトランジスタのソース及びドレインの低電圧の側の電圧レベルより小さいことを特徴とする半導体装置。フォトダイオード、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、及び第4のトランジスタを有し、前記フォトダイオードは、入射光に応じた電荷を前記第2のトランジスタを介して前記第1のトランジスタのゲートに供給する機能を有し、前記第1のトランジスタは、ゲートに供給された電荷を蓄積する機能と、前記蓄積された電荷を出力信号に変換する機能を有し、前記第2のトランジスタは、前記第1のトランジスタのゲートに蓄積された電荷を保持する機能を有し、前記第3のトランジスタは、前記第1のトランジスタのゲートに蓄積された電荷を放電する機能を有し、前記第4のトランジスタは、前記出力信号の読み出しを制御する機能を有し、前記第2のトランジスタ及び前記第3のトランジスタを非導通状態とする期間において、前記第2のトランジスタ及び前記第3のトランジスタのゲートに印加される電圧の電圧レベルは、前記フォトダイオードに電気的に接続された配線の電圧レベル及びフォトセンサ基準信号線の電圧レベルより小さいことを特徴とする半導体装置。フォトダイオード、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、及び第4のトランジスタを有し、前記フォトダイオードは、入射光に応じた電荷を前記第2のトランジスタを介して前記第1のトランジスタのゲートに供給する機能を有し、前記第1のトランジスタは、ゲートに供給された電荷を蓄積する機能と、前記蓄積された電荷を出力信号に変換する機能を有し、前記第2のトランジスタは、前記第1のトランジスタのゲートに蓄積された電荷を保持する機能を有し、前記第3のトランジスタは、前記第1のトランジスタのゲートに蓄積された電荷を放電する機能と、前記第1のトランジスタのゲートに蓄積された電荷を保持する機能を有し、前記第4のトランジスタは、前記出力信号の読み出しを制御する機能を有し、前記第1のトランジスタのゲートに電気的に接続される、前記第2のトランジスタ及び前記第3のトランジスタの半導体層は、酸化物半導体で形成されており、前記第2のトランジスタ及び前記第3のトランジスタを非導通状態とする期間において、前記第2のトランジスタ及び前記第3のトランジスタのゲートに印加される電圧の電圧レベルは、前記第2のトランジスタ及び前記第3のトランジスタのソース及びドレインの低電圧の側の電圧レベルより小さいことを特徴とする半導体装置。フォトダイオード、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、及び第4のトランジスタを有し、前記フォトダイオードは、入射光に応じた電荷を前記第2のトランジスタを介して前記第1のトランジスタのゲートに供給する機能を有し、前記第1のトランジスタは、ゲートに供給された電荷を蓄積する機能と、前記蓄積された電荷を出力信号に変換する機能を有し、前記第2のトランジスタは、前記第1のトランジスタのゲートに蓄積された電荷を保持する機能を有し、前記第3のトランジスタは、前記第1のトランジスタのゲートに蓄積された電荷を放電する機能を有し、前記第4のトランジスタは、前記出力信号の読み出しを制御する機能を有し、前記第1のトランジスタのゲートに電気的に接続される、前記第2のトランジスタ及び前記第3のトランジスタの半導体層は、酸化物半導体で形成されており、前記第2のトランジスタ及び前記第3のトランジスタを非導通状態とする期間において、前記第2のトランジスタ及び前記第3のトランジスタのゲートに印加される電圧の電圧レベルは、前記フォトダイオードに電気的に接続された配線の電圧レベル及びフォトセンサ基準信号線の電圧レベルより小さいことを特徴とする半導体装置。フォトセンサを搭載した半導体装置では、各画素に設けられたフォトセンサが光を検出して生成した電気信号を収集するため、各画素にトランジスタを用いた回路が設けられている。しかしながら各画素に配置されるトランジスタは、しきい値電圧等の電気的特性のばらつきにより、入射光を正確に電気信号に変換することが難しい。本発明の一態様は、フォトセンサにおいて、入射光を正確に電気信号に変換することができる半導体装置を提供することを課題の一とする。本発明の一態様は、フォトダイオード、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、及び第4のトランジスタを有し、フォトダイオードは、入射光に応じた電荷を第2のトランジスタを介して第1のトランジスタのゲートに供給する機能を有し、第1のトランジスタは、ゲートに供給された電荷を蓄積する機能と、蓄積された電荷を出力信号に変換する機能を有し、第2のトランジスタは、第1のトランジスタのゲートに蓄積された電荷を保持する機能を有し、第3のトランジスタは、第1のトランジスタのゲートに蓄積された電荷を放電する機能と、第1のトランジスタのゲートに蓄積された電荷を保持する機能を有し、第4のトランジスタは、出力信号の読み出しを制御する機能を有し、第2のトランジスタ及び第3のトランジスタを非導通状態とする期間において、第2のトランジスタ及び第3のトランジスタのゲートに印加される電圧の電圧レベルは、各々第2のトランジスタ及び第3のトランジスタのソースの電圧レベル及びドレインの電圧レベルより小さい半導体装置である。本発明の一態様は、フォトダイオード、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、及び第4のトランジスタを有し、フォトダイオードは、入射光に応じた電荷を第2のトランジスタを介して第1のトランジスタのゲートに供給する機能を有し、第1のトランジスタは、ゲートに供給された電荷を蓄積する機能と、蓄積された電荷を出力信号に変換する機能を有し、第2のトランジスタは、第1のトランジスタのゲートに蓄積された電荷を保持する機能を有し、第3のトランジスタは、第1のトランジスタのゲートに蓄積された電荷を放電する機能を有し、第4のトランジスタは、出力信号の読み出しを制御する機能を有し、第2のトランジスタ及び第3のトランジスタを非導通状態とする期間において、第2のトランジスタ及び第3のトランジスタのゲートに印加される電圧の電圧レベルは、フォトダイオードに電気的に接続された配線の電圧レベル及びフォトセンサ基準信号線の電圧レベルより小さい半導体装置である。本発明の一態様は、フォトダイオード、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、及び第4のトランジスタを有し、フォトダイオードは、入射光に応じた電荷を第2のトランジスタを介して第1のトランジスタのゲートに供給する機能を有し、第1のトランジスタは、ゲートに供給された電荷を蓄積する機能と、蓄積された電荷を出力信号に変換する機能を有し、第2のトランジスタは、第1のトランジスタのゲートに蓄積された電荷を保持する機能を有し、第3のトランジスタは、第1のトランジスタのゲートに蓄積された電荷を放電する機能と、第1のトランジスタのゲートに蓄積された電荷を保持する機能を有し、第4のトランジスタは、出力信号の読み出しを制御する機能を有し、第1のトランジスタのゲートに電気的に接続される、第2のトランジスタ及び第3のトランジスタの半導体層は、酸化物半導体で形成されており、第2のトランジスタ及び第3のトランジスタを非導通状態とする期間において、第2のトランジスタ及び第3のトランジスタのゲートに印加される電圧の電圧レベルは、第2のトランジスタ及び第3のトランジスタのソース及びドレインの低電圧の側の電圧レベルより小さい半導体装置である。本発明の一態様は、フォトダイオード、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、及び第4のトランジスタを有し、フォトダイオードは、入射光に応じた電荷を第2のトランジスタを介して第1のトランジスタのゲートに供給する機能を有し、第1のトランジスタは、ゲートに供給された電荷を蓄積する機能と、蓄積された電荷を出力信号に変換する機能を有し、第2のトランジスタは、第1のトランジスタのゲートに蓄積された電荷を保持する機能を有し、第3のトランジスタは、第1のトランジスタのゲートに蓄積された電荷を放電する機能を有し、第4のトランジスタは、出力信号の読み出しを制御する機能を有し、第1のトランジスタのゲートに電気的に接続される、第2のトランジスタ及び第3のトランジスタの半導体層は、酸化物半導体で形成されており、第2のトランジスタ及び第3のトランジスタを非導通状態とする期間において、第2のトランジスタ及び第3のトランジスタのゲートに印加される電圧の電圧レベルは、フォトダイオードに電気的に接続された配線の電圧レベル及びフォトセンサ基準信号線の電圧レベルより小さい半導体装置である。なお、半導体装置とは、半導体の性質を持つ物及びそれを有する物全般を指す。例えば、トランジスタを有する表示装置を単に半導体装置と呼ぶこともある。フォトセンサにおいて、入射光を正確に電気信号に変換することができる半導体装置を提供することができる。また、複数のフォトセンサの累積動作を同時に行うため、累積動作を短時間で行うことができ、高速で移動する被検出物に対しても、歪みの少ない画像を取得することができる。また、累積動作を制御するトランジスタは、酸化物半導体を用いて形成されているため、オフ電流が極めて小さい。そのため、フォトセンサの数が増加し、選択動作に要する時間が長くなっても、入射光を正確に電気信号に変換することができる。したがって、高解像度の撮像が可能となる。以下に、実施の形態について、図面を用いて詳細に説明する。但し、以下の実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。実施の形態1本実施の形態では、フォトセンサを具備する半導体装置である表示装置の構成及び動作について、図1乃至図3を参照して説明する。なおフォトセンサを具備する表示装置は、光学式タッチセンサとして利用できる。表示装置の構成について、図1を参照して説明する。表示パネル100は、画素回路101、表示素子制御回路102及びフォトセンサ制御回路103を有する。画素回路101は、行列方向にマトリクス状に配置された複数の画素104を有する。各々の画素104は、表示素子105とフォトセンサ106を有する。全ての画素104にフォトセンサを設けず、複数の画素毎に設けてもよい。また、画素104の外にフォトセンサを設けてもよい。画素104の回路図について、図2を用いて説明する。画素104は、トランジスタ201画素トランジスタともいう、保持容量202及び液晶素子203を有する表示素子105と、受光素子であるフォトダイオード204、トランジスタ205第1のトランジスタともいう、トランジスタ206第2のトランジスタともいう、トランジスタ207第3のトランジスタともいう、トランジスタ208第4のトランジスタともいうを有するフォトセンサ106とを有する。表示素子105において、トランジスタ201は、ゲートがゲート信号線209に、ソース又はドレインの一方がビデオデータ信号線210に、ソース又はドレインの他方が保持容量202の一方の電極と液晶素子203の一方の電極に接続されている。保持容量202の他方の電極と液晶素子203の他方の電極は一定の電圧レベルに保たれている。液晶素子203は、一対の電極と、該一対の電極の間に液晶層を含む素子である。なお、AとBとが接続されている、と明示的に記載する場合は、AとBとが電気的に接続されている場合と、AとBとが機能的に接続されている場合と、AとBとが直接接続されている場合とを含むものとする。トランジスタ201は、保持容量202への電荷の注入もしくは放出を制御する機能を有する。例えば、ゲート信号線209に高レベルの電圧が印加されると、ビデオデータ信号線210の電圧レベルの電圧を保持容量202と液晶素子203に印加する。保持容量202は、液晶素子203に印加する電圧に相当する電荷を保持する機能を有する。液晶素子203に電圧を印加することで偏光方向が変化することを利用して、液晶素子203を透過する光の明暗階調を作ることで、画像表示が実現される。液晶素子203を透過する光には、光源バックライトによって表示装置の裏面から照射される光を用いる。トランジスタ201は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることができる。特に、酸化物半導体を用い、オフ電流が極めて小さいトランジスタとすることで、表示品質を高めることができる。なお、ここでは、表示素子105が液晶素子を有する場合について説明したが、発光素子などの他の素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御される素子であり、具体的には発光ダイオード、OLEDOrganicLightEmittingDiode等が挙げられる。なお本実施の形態の構成では、画素に表示素子105とフォトセンサ106を備えた光学式タッチセンサ光学式タッチパネルともいうの構成について示し説明しているが、画素から表示素子を除いた構成とすることもできる。この場合、フォトセンサが複数設けられた、イメージセンサとしての構成とすることができる。フォトセンサ106において、フォトダイオード204は、一方の電極が配線211グラウンド線ともいうに、他方の電極がトランジスタ206のソース又はドレインの一方に接続されている。トランジスタ205は、ソース又はドレインの一方がフォトセンサ基準信号線212に、ソース又はドレインの他方がトランジスタ208のソース又はドレインの一方に接続されている。トランジスタ206は、ゲートがゲート信号線213に、ソース又はドレインの他方がトランジスタ205のゲート、及びトランジスタ207のソース又はドレインの一方に接続されている。トランジスタ207は、ゲートがフォトダイオードリセット信号線214に、ソース又はドレインの他方がフォトセンサ基準信号線212に接続されている。トランジスタ208は、ゲートがゲート信号線215に、ソース又はドレインの他方がフォトセンサ出力信号線216に接続されている。フォトダイオード204は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることができる。特に、入射光から生成される電気信号の割合量子効率を向上させるために、結晶欠陥の少ない単結晶半導体例えば単結晶シリコンを用いることが望ましい。また、半導体材料は、結晶性を向上させることが容易であるシリコン又はシリコンゲルマニウム等のシリコン半導体を用いることが好ましい。トランジスタ205は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることができる。特にトランジスタ205は、フォトダイオード204からトランジスタ206を介して供給される電荷をゲートが接続されたノードに蓄積し、蓄積された電荷を出力信号に変換する機能を有する。そのため、単結晶半導体を用い、移動度の高いトランジスタとすることが望ましい。また、半導体材料は、結晶性を向上させることが容易であるシリコン又はシリコンゲルマニウム等のシリコン半導体を用いることが好ましい。トランジスタ206は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることができる。特にトランジスタ206は、トランジスタ206の導通または非導通を制御することにより、トランジスタ205のゲートの電荷を保持する機能を有する。そのため、酸化物半導体を用い、オフ電流が極めて小さいトランジスタとすることが好ましい。トランジスタ207は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることができる。特にトランジスタ207は、トランジスタ207の導通または非導通を制御することにより、トランジスタ205のゲートの電荷を放電する機能、及びゲートの電荷を保持する機能を有する。そのため、酸化物半導体を用い、オフ電流が極めて小さいトランジスタとすることが好ましい。トランジスタ208は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることができる。特にトランジスタ208は、フォトセンサ出力信号線216にトランジスタ205の出力信号を供給する機能を有するため、単結晶半導体を用い、移動度の高いトランジスタとすることが望ましい。また、半導体材料は、結晶性を向上させることが容易であるシリコン又はシリコンゲルマニウム等のシリコン半導体を用いることが好ましい。表示素子制御回路102は、表示素子105を制御するための回路であり、ビデオデータ信号線などの信号線ソース信号線ともいう。を介して表示素子105に信号を入力する表示素子駆動回路107と、走査線ゲート信号線ともいう。を介して表示素子105に信号を入力する表示素子駆動回路108を有する。例えば、走査線側の表示素子駆動回路108は、特定の行に配置された画素が有する表示素子を選択する機能を有する。また、信号線側の表示素子駆動回路107は、選択された行の画素が有する表示素子に任意のレベルの電圧を与える機能を有する。なお、走査線側の表示素子駆動回路108によりゲート信号線に高レベルの電圧を印加された表示素子105では、トランジスタが導通状態となり、信号線側の表示素子駆動回路107によりビデオデータ信号線に与えられる電圧レベルの電圧が供給される。フォトセンサ制御回路103は、フォトセンサ106を制御するための回路であり、フォトセンサ出力信号線、フォトセンサ基準信号線等の信号線側のフォトセンサ読み出し回路109と、走査線側のフォトセンサ駆動回路110を有する。フォトセンサ駆動回路110は、特定の行に配置された画素が有するフォトセンサ106に対して、後述するリセット動作と累積動作と選択動作とを行う機能を有する。また、フォトセンサ読み出し回路109は、選択された行の画素が有するフォトセンサ106の出力信号を取り出す機能を有する。なお、フォトセンサ読み出し回路109は、アナログ信号であるフォトセンサ106の出力を、OPアンプを用いてアナログ信号のまま表示パネル外部に取り出す。もしくは、A/D変換回路を用いてデジタル信号に変換してから表示パネル外部に取り出す。フォトセンサ読み出し回路109を構成するプリチャージ回路について、図2を用いて説明する。図2において、画素1列分のプリチャージ回路200は、トランジスタ217、プリチャージ信号線218から構成される。なお、プリチャージ回路200の後段に、OPアンプやA/D変換回路を接続して、フォトセンサ読み出し回路109を構成することができる。プリチャージ回路200では、画素内におけるフォトセンサの動作に先立ち、フォトセンサ出力信号線の電圧レベルを基準電圧レベルに設定する。図2では、プリチャージ信号線218をHレベル以下、Hと略記とし、トランジスタ217を導通させることで、フォトセンサ出力信号線216の電圧レベルを基準電圧レベルここでは低電圧レベルとするに設定することができる。なお、フォトセンサ出力信号線216の電圧レベルを安定させるために、フォトセンサ出力信号線216に保持容量を設けることも有効である。なお、基準電圧レベルは、高電圧レベルとする構成とすることができる。この場合、トランジスタ217は、図2と逆極性とし、プリチャージ信号線218をLレベル以下、Lと略記とすることで、フォトセンサ出力信号線216の電圧レベルを基準電圧レベルに設定することができる。なお、本実施の形態におけるHレベル、及びLレベルの電圧レベルとは、それぞれ、高電源電圧レベルに基づく電圧レベル、低電源電圧レベルに基づく電圧レベルに相当する。すなわち、Hレベルであれば、3V乃至20Vの定電圧であり、Lレベルであれば、0V基準電圧レベル、グラウンド電圧レベルともいうの定電圧である。次に、フォトセンサ106の動作について、図3のタイミングチャートを用いて説明する。図3において、信号301、信号302、信号303は、図2におけるゲート信号線213、リセット信号線214、ゲート信号線215の電圧レベルに相当する。また信号304A乃至304Cは、トランジスタ205のゲートの電圧レベル図2中のノード219の電圧レベルに相当し、信号304Aがフォトダイオード204に入射される光の照度が大きい場合以下、照度大、信号304Bがフォトダイオード204に入射される光の照度が中程度の場合以下、照度中、信号304Cがフォトダイオード204に入射される光の照度が小さい場合以下、照度小について表している。また、信号305A乃至305Cは、フォトセンサ出力信号線216の電圧レベルに相当し、信号305Aが照度大、信号305Bが照度中、信号305Cが照度小について表している。期間Aにおいて、ゲート信号線213の電圧レベル信号301をH、リセット信号線214の電圧レベル信号302を0V未満の電圧レベル以下L2と略記、ゲート信号線215の電圧レベル信号303をL、とする。次いで、期間Bにおいて、ゲート信号線213の電圧レベル信号301をH、リセット信号線214の電圧レベル信号302をH、ゲート信号線215の電圧レベル信号303をL、とする。その結果、フォトダイオード204が導通及びトランジスタ206が導通状態となり、ノード219の電圧レベル信号304A乃至304CがHとなる。このとき、フォトダイオード204には逆バイアスが印加される状態となる。また、プリチャージ信号線218の電圧レベルをHレベルとすると、フォトセンサ出力信号線216の電圧レベル信号305A乃至信号305CはLにプリチャージされる。以上、期間A、期間Bがリセット動作期間となる。なお、本明細書において、0V未満の電圧レベルとは、具体的には、トランジスタ206及びトランジスタ207のソースの電圧レベル及びドレインの電圧レベルより小さい電圧レベルのことをいう。本実施の形態では、トランジスタ206及びトランジスタ207のソース及びドレインの低電圧の側の電圧レベルは、グラウンド線の電圧レベルとなる0Vであり、所定の期間におけるゲート信号線213の電圧レベル、リセット信号線214の電圧レベルを、0V未満の電圧レベルと呼ぶことがある。また、トランジスタ206及びトランジスタ207のソース及びドレインの低電圧の側の電圧レベルは、図2に示す回路構成に基づいて、フォトダイオード204に接続された配線211の電圧レベル及びフォトセンサ基準信号線212の電圧レベルと換言することもできる。次いで期間Cにおいて、ゲート信号線213の電圧レベル信号301をH、リセット信号線214の電圧レベル信号302をL2、ゲート信号線215の電圧レベル信号303をL、とする。その結果、フォトダイオード204への光照射による電流以下、光電流というにより、ノード219の電圧レベル信号304A乃至304Cが低下し始める。フォトダイオード204は、入射光の光量の増加に応じて光電流が増加するので、入射光の光量に応じてノード219の電圧レベル信号304A乃至304Cは変化する。具体的には、入射光の光量が大きい信号304Aでは、光電流が大きく増加することで、ノード219の電圧レベルである信号304Aは、期間Cで大きく減少することとなる。また入射光の光量が小さい信号304Cでは、光電流がほとんど流れないことで、ノード219の電圧レベルである信号304Cは、期間Cでほとんど変化しないこととなる。また入射光の光量が中程度の信号304Bでは、光電流が信号304Aと信号304Cでの中間程度に増加することで、ノード219の電圧レベルである信号304Bは、信号304Aと信号304Cでの中間程度に減少することとなる。すなわち、フォトダイオード204は、入射光に応じてトランジスタ205のゲートに対し、トランジスタ206を介して、電荷を供給する機能を有している。そして、トランジスタ205のソースとドレイン間のチャネル抵抗が変化する。以上期間Cが累積動作期間となる。次いで期間Dにおいて、ゲート信号線213の電圧レベル信号301をL2、リセット信号線214の電圧レベル信号302をL2、ゲート信号線215の電圧レベル信号303をL、とする。ノード219の電圧レベルである信号304A乃至304Cは一定となる。ここで、期間Dでの信号304A乃至304Cの電圧レベルは、前述の累積動作期間期間C中にフォトダイオード204の光電流の大きさにより決まる。すなわち、フォトダイオード204への入射光に応じてノード219に蓄積される電荷が変化する。なお、トランジスタ206及びトランジスタ207の半導体層には、酸化物半導体を用い、オフ電流が極めて小さいトランジスタとすることにより、後の選択動作を行うまで、蓄積された電荷を一定に保つことができる。次いで期間Eにおいて、ゲート信号線213の電圧レベル信号301をL2、リセット信号線214の電圧レベル信号302をL2、ゲート信号線215の電圧レベル信号303をH、とする。その結果、トランジスタ208が導通し、フォトセンサ基準信号線212とフォトセンサ出力信号線216とが、トランジスタ205とトランジスタ208とを介して導通する。すると、フォトセンサ出力信号線216の電圧レベル信号305A乃至305Cは、前述のフォトダイオード204への入射光に応じて上昇していく。なお、期間Eより前の期間で、プリチャージ信号線218の電圧レベルはHとし、フォトセンサ出力信号線216のプリチャージを終了しておく。ここで、フォトセンサ出力信号線216の電圧レベル信号305A乃至305Cが上昇する速さは、トランジスタ205のソースとドレイン間を流れる電流に依存する。すなわち、累積動作期間である期間C中にフォトダイオード204に照射されている入射光の光量に応じて変化する。以上、期間Eが選択動作期間である。次いで期間Fにおいて、ゲート信号線213の電圧レベル信号301をL2、リセット信号線214の電圧レベル信号302をL2、ゲート信号線215の電圧レベル信号303をL、とする。その結果、トランジスタ208が非導通状態となり、フォトセンサ出力信号線216の電圧レベル信号305A乃至305Cは、一定値となる。ここで、一定値となる値は、フォトダイオード204に照射されている入射光の光量に応じて決まる.従って、フォトセンサ出力信号線216の電圧レベルを取得することで、累積動作中におけるフォトダイオード204への入射光の量を知ることができる。以上、期間Fが読み取り動作期間である。以上説明したように、本実施の形態における半導体装置は、トランジスタ206の非導通状態の期間となる期間D、期間E、及び期間F、並びにトランジスタ207の非導通状態の期間となる期間A、期間D、期間E、及び期間Fにおいて、トランジスタ206及びトランジスタ207のゲートに印加される電圧の電圧レベルを0V未満とすることを特徴とする。すなわち、トランジスタ206のゲートとソースの間に印加される電圧の電圧レベルをトランジスタ206のしきい値電圧以下、及びトランジスタ207のゲートとソースの間に印加される電圧の電圧レベルを、トランジスタ207のしきい値電圧以下となる電圧レベルとすることを特徴とする。その結果、トランジスタ205のゲートに保持された電荷を保持する機能を向上することができる。より具体的にいえば、個々のフォトセンサの動作は、リセット動作と累積動作と選択動作と読み取り動作とを繰り返すことで実現される。上述したように、本実施の形態におけるトランジスタ206及びトランジスタ207は、非導通状態とする期間において、ゲートに印加される電圧の電圧レベルを0V未満とするものである。そのためトランジスタ206及びトランジスタ207の非導通状態をより確実に行うことができ、累積動作及び読み取り動作時にトランジスタ205のゲートに保持された電荷を保持する機能を向上することができる。またフォトセンサにおける入射光を正確に電気信号に変換できるといった機能を向上させることができる。さらにトランジスタ206及びトランジスタ207の半導体層を酸化物半導体を用いて形成し、オフ電流を極めて小さくする構成も好適である。当該構成により、フォトセンサにおける入射光をより正確に電気信号に変換できるといった機能を向上させることができる。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態2本実施の形態では、複数のフォトセンサを用いた場合の駆動方法について説明する。まず、図4に示すタイミングチャートのような駆動方法を考える。図4において、信号401、信号402、信号403は、各々第1行、第2行、第3行のフォトセンサにおけるリセット信号線214の電位変化を示す信号である。また、信号404、信号405、信号406は、各々第1行、第2行、第3行のフォトセンサにおけるゲート信号線213の電位変化を示す信号である。また、信号407、信号408、信号409は、各々第1行、第2行、第3行のフォトセンサにおけるゲート信号線215の電位変化を示す信号である。期間410は、1回の撮像に要する期間である。また、期間411、期間412、期間413は、第2行のフォトセンサが、各々リセット動作、累積動作、選択動作を行っている期間である。このように、各行のフォトセンサを順に駆動していくことで、撮像が可能になる。ここで、各行のフォトセンサにおける累積動作について、時間的なズレが生じていることがわかる。すなわち、各行のフォトセンサにおける撮像の同時性が損なわれる。そのため、撮像画像に歪みが生じることになる。特に、第1行から第3行の方向に高速に移動する被検出物に対しては、尾を引くように、拡大されたような形状の撮像画像になり、逆方向に移動する被検出物に対しては、縮小されたような形状の撮像画像になるなど、形状が歪みやすい。各行のフォトセンサにおける累積動作に時間的なズレを生じさせないためには、各行のフォトセンサを順に駆動する周期を短くすることが有効である。しかしながら、この場合、フォトセンサの出力信号をOPアンプもしくはA/D変換回路で非常に高速度に取得する必要がある。したがって、消費電力の増大を招く。特に、高解像度の画像を取得する場合には、非常に困難となる。そこで、図5に示すタイミングチャートのような駆動方法を提案する。図5において、信号501、信号502、信号503は、各々第1行、第2行、第3行のフォトセンサにおけるリセット信号線214の電位変化を示す信号である。また、信号504、信号505、信号506は、各々第1行、第2行、第3行のフォトセンサにおけるゲート信号線213の電位変化を示す信号である。また、信号507、信号508、信号509は、各々第1行、第2行、第3行のフォトセンサにおけるゲート信号線215の電位変化を示す信号である。期間510は、1回の撮像に要する期間である。また、期間511、期間512、期間513は、第2行のフォトセンサが、各々リセット動作他の行でも共通、累積動作他の行でも共通、選択動作を行っている期間である。図5において、図4と異なるのは、全行のフォトセンサについて、リセット動作と累積動作とが共通の時間に行われ、累積動作終了後に累積動作とは非同期に、各行で順に選択動作を行う点である。累積動作を共通の期間にすることで、各行のフォトセンサにおける撮像の同時性が確保され、高速に移動する被検出物に対しても、歪みが少ない画像を容易に得ることができる。累積動作を共通にすることで、各フォトセンサのリセット信号線214の駆動回路を共通にすることができる。また、各フォトセンサのゲート信号線213の駆動回路も共通にすることができる。このように駆動回路を共通にすることは、周辺回路の削減や低消費電力化に有効である。さらに、選択動作を各行で順次行うことで、フォトセンサの出力信号を取得する際に、OPアンプもしくはA/D変換回路の動作速度を遅くすることができる。その際、選択動作に要する合計の時間を、累積動作に要する時間より長くすることが好ましい。特に、高解像度の画像を取得する場合には、非常に有効である。なお、図5では、各行のフォトセンサを順次駆動する駆動方法について、タイミングチャートを示したが、特定の領域における画像を取得するために、特定の行におけるフォトセンサのみを順次駆動する駆動方法も有効である。これにより、OPアンプもしくはA/D変換回路の動作を軽減し、消費電力を低減しながら、必要な画像を取得することができる。また、数行おきにフォトセンサを駆動する駆動方法も有効である。すなわち、複数のフォトセンサの一部を駆動させる。これにより、OPアンプもしくはA/D変換回路の動作を軽減し、消費電力を低減しながら、必要な解像度の画像を取得することができる。以上のような駆動方法を実現するためには、累積動作が終了した後も、各フォトセンサにおけるトランジスタ205のゲートの電圧レベルを一定に保つ必要がある。したがって、上記実施の形態で説明したように、トランジスタ207は、酸化物半導体を用いて形成され、オフ電流が極めて小さいことが好ましい。以上のような形態とすることで、高速で移動する被検出物に対しても歪みが少なく、高解像度の撮像が実現でき、且つ低消費電力の表示装置又は半導体装置を提供することができる。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態3本実施の形態では、図2におけるフォトセンサ106の回路構成の変形例について説明する。図6Aは、図2においてトランジスタ205のゲートに接続された、フォトセンサのリセット動作を制御するためのトランジスタ207を省略した構成を示している。図6Aの構成では、フォトセンサのリセット動作を行う際、配線211の電圧レベルを変化させることでトランジスタ205のゲートに蓄積された電荷の放電を行う構成とすればよい。図6Bは、図2におけるフォトセンサ106の構成においてトランジスタ205とトランジスタ208との接続関係を逆にした構成を示している。具体的には、トランジスタ205のソース又はドレインの一方がフォトセンサ出力信号線216に接続され、トランジスタ208のソース又はドレインの一方が、フォトセンサ基準信号線212に接続されている。図6Cは、図2におけるフォトセンサ106の構成においてトランジスタ208を省略した構成を示す。図6Cの構成では、上記説明した図2、図6A、Bとは異なり、フォトセンサの選択動作及び読み取り動作を行う際、フォトセンサ基準信号線212の電圧レベルを変化させることでトランジスタ205のゲートに蓄積された電荷に応じた信号の変化を読み取る構成とすればよい。図6Cに示すフォトセンサ106の動作に関し、タイミングチャートを図10に示す。図10において、信号601、信号602、信号603は、図6Cにおけるゲート信号線213、リセット信号線214、フォトセンサ基準信号線212の電圧レベルに相当する。また信号604は、トランジスタ205のゲートの電圧レベルに相当し、フォトダイオード204に入射される光の照度が中程度の場合以下、照度中について表している。また、信号605は、フォトセンサ出力信号線216の電圧レベルについて表している。また、信号606は、図6C中のノード611の電圧レベルについて表している。次いで図10のタイミングチャートについて説明する。期間Aにおいて、信号601と信号603の電圧レベルをH、信号602の電圧レベルをL2にする。そして期間Bにおいて、信号602の電圧レベルをHにすると、信号604の電圧レベルがリセットされ、信号605及び信号606の電圧レベルが上昇する。以上、期間A、期間Bがリセット動作期間となる。次いで、期間Cにおいて、信号601の電圧レベルをL2にすると、信号606の電圧レベルが下降する。そして期間Dにおいて、信号602及び信号603の電圧レベルをL2にする。以上、期間C、期間Dが累積動作期間となる。次いで、期間Eにおいて、信号601と信号603の電圧レベルをHにすると、信号604と信号606との電圧レベルが同じ電圧レベルとなり、信号605ではフォトセンサの出力信号に応じて電圧レベルが変化する。以上期間Eが選択動作期間となる。そして期間Fにおいて、信号601と信号603の電圧レベルをL2にし、信号605の電圧レベルを読み取る。以上、期間Fが読み取り動作期間である。以上のようにして、図6Cに示すフォトセンサ106を動作させればよい。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態4本実施の形態では、フォトセンサを有する半導体装置の構造及び作製方法について説明する。図7に半導体装置の断面図を示す。なお、表示装置を構成する場合も、以下の半導体装置を用いることができる。図7では、絶縁表面を有する基板1001上に、フォトダイオード1002、トランジスタ1003、及びトランジスタ1004が設けられている。それぞれ、図2における、フォトダイオード204、トランジスタ205、及びトランジスタ206の断面図を示している。被検出物1201から発せられる光1202、被検出物1201で外光が反射した光1202、又は装置内部から発せられた光が被検出物1201で反射した光1202が、フォトダイオード1002に入射される。基板1001側の被検出物を撮像する構成としてもよい。基板1001は、絶縁性基板例えばガラス基板又はプラスチック基板、該絶縁性基板上に絶縁膜例えば酸化珪素膜又は窒化珪素膜を形成したもの、半導体基板例えばシリコン基板上に該絶縁膜を形成したもの、又は金属基板例えばアルミニウム基板上に該絶縁膜を形成したものを用いることができる。フォトダイオード1002は、横型接合タイプのpinダイオードであり、半導体膜1005を有している。半導体膜1005は、p型の導電性を有する領域p層1021と、i型の導電性を有する領域i層1022と、n型の導電性を有する領域n層1023とを有している。なお、フォトダイオード1002は、pnダイオードであっても良い。横型接合タイプのpinダイオード又はpnダイオードは、p型を付与する不純物と、n型を付与する不純物とを、それぞれ半導体膜1005の特定の領域に添加することで、形成することが出来る。フォトダイオード1002は、入射光から生成される電気信号の割合量子効率を向上させるために、結晶欠陥の少ない単結晶半導体例えば単結晶シリコンを用いて半導体膜1005を形成することが好ましい。トランジスタ1003は、トップゲート型の薄膜トランジスタであり、半導体膜1006、ゲート絶縁膜1007、及びゲート電極1008を有している。トランジスタ1003は、フォトダイオード1002から供給される電荷を出力信号に変換する機能を有する。そのため、単結晶半導体例えば単結晶シリコンを用いて半導体膜1006を形成し、移動度の高いトランジスタとすることが好ましい。半導体膜1005及び半導体膜1006を、単結晶半導体を用いて形成する例を示す。単結晶半導体基板例えば単結晶シリコン基板の所望の深さに、イオン照射等を行い損傷領域を形成する。当該単結晶半導体基板と基板1001とを絶縁膜を介して貼り合わせた後、損傷領域から単結晶半導体基板を分離して、基板1001上に半導体膜を形成する。当該半導体膜をエッチングなどにより所望の形状に加工パターニングすることで、半導体膜1005及び半導体膜1006を形成する。半導体膜1005と半導体膜1006を同一工程で形成することができるため、コストを低減できる。これにより、フォトダイオード1002とトランジスタ1003とは同一表面上に形成されることになる。なお、半導体膜1005及び半導体膜1006は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体などを用いて形成することもできる。特に、単結晶半導体を用いることで移動度の高いトランジスタとすることが望ましい。また、半導体材料は、結晶性を向上させることが容易であるシリコン又はシリコンゲルマニウム等のシリコン半導体を用いることが好ましい。ここで、フォトダイオード1002の量子効率を向上させるため、半導体膜1005を厚く形成することが好ましい。更に、トランジスタ1003のS値等の電気特性を良好にするため、半導体膜1006を薄く形成することが好ましい。この場合、半導体膜1005は、半導体膜1006より厚く形成すればよい。また、図2におけるトランジスタ208についても、結晶性半導体を用い、移動度が高いトランジスタとすることが望ましい。トランジスタ1003と同じ半導体材料を用いることで、トランジスタ1003と同一工程で形成することができ、コストを低減できる。なお、ゲート絶縁膜1007は、酸化珪素膜又は窒化珪素膜等を用いて、単層又は積層で形成する。プラズマCVD法又はスパッタリング法を用いて形成すればよい。なお、ゲート電極1008は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、又はこれらを主成分とする合金材料を用いて、単層又は積層で形成する。スパッタリング法又は真空蒸着法を用いて形成すればよい。また、フォトダイオード1002は、横型接合タイプとせずに、p層、i層、及びn層を積層させた構造を採用することもできる。また、トランジスタ1003は、ボトムゲート型としてもよく、チャネルストップ構造又はチャネルエッチ構造とすることもできる。なお、図9のように、フォトダイオード1002の下部に遮光膜1301を設け、検出すべき光以外を遮る構成としてもよい。フォトダイオード1002の上部に遮光膜を設けてもよい。その場合、フォトダイオード1002が形成された基板1001と対向する基板1302に遮光膜を設ければよい。トランジスタ1004は、ボトムゲート型の逆スタガ構造の薄膜トランジスタであり、ゲート電極1010、ゲート絶縁膜1011、半導体膜1012、電極1013、電極1014を有する。また、トランジスタ1004上に絶縁膜1015を有する。なお、トランジスタ1004は、トップゲート型としてもよい。ここでトランジスタ1004は、フォトダイオード1002及びトランジスタ1003の上方に絶縁膜1009を介して形成されていることを特徴とする。このようにトランジスタ1004をフォトダイオード1002と異なる層に形成することで、フォトダイオード1002の面積を拡大することが可能となり、フォトダイオード1002の受光量を大きくすることができる。また、トランジスタ1004の一部又は全部が、フォトダイオード1002のn層1023又はp層1021のいずれかと重なるように形成することが好ましい。フォトダイオード1002の面積を拡大できるとともに、トランジスタ1004とi層1022との重なりを極力小さくすることで効率よく受光を行うことができるからである。pnダイオードの場合も、トランジスタ1004とpn接合部との重なりを小さくすることで効率よく受光を行うことができる。トランジスタ1004は、フォトダイオード1002の出力信号をトランジスタ1003のゲートに電荷として累積し、また、当該電荷を保持する機能を有する。そのため、酸化物半導体を用いて半導体膜1012を形成し、オフ電流が極めて低いトランジスタとすることが好ましい。また、図2におけるトランジスタ207についても、酸化物半導体を用いたオフ電流が極めて低いトランジスタを用いることが望ましい。トランジスタ1004と同じ半導体材料を用いることで、トランジスタ1004と同一工程で形成することができ、コストを低減できる。なお、上記の各半導体素子について、薄膜半導体を用いても、バルク半導体を用いてもよい。以下に、半導体膜1012を、酸化物半導体を用いて形成する例を示す。トランジスタのオフ電流を大きくする要因として、酸化物半導体中に水素等の不純物例えば水素、水、又は水酸基が含まれていることが挙げられる。水素等は、酸化物半導体中でキャリアの供与体ドナーになる可能性があり、オフ状態においても電流を発生させる要因となる。すなわち、酸化物半導体中に水素等が多量に含まれていると、酸化物半導体がN型化されてしまう。そこで、以下で示す作製方法は、酸化物半導体中の水素を極力低減し、且つ、構成元素である酸素の濃度を高くすることで、酸化物半導体を高純度化するものである。高純度化された酸化物半導体は、真性又は実質的に真性な半導体であり、オフ電流を小さくすることができる。まず、絶縁膜1009上に、酸化物半導体膜をスパッタリング法により形成する。酸化物半導体膜のターゲットとしては、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。例えば、組成比として、In2O3:Ga2O3:ZnO=1:1:1、すなわち、In:Ga:Zn=1:1:0.5のターゲットを用いることができる。また、In:Ga:Zn=1:1:1、又はIn:Ga:Zn=1:1:2の組成比を有するターゲットを用いることもできる。また、SiO2を2重量以上10重量以下含むターゲットを用いることもできる。なお、酸化物半導体膜の成膜の際は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガス及び酸素混合雰囲気下とすればよい。ここで、酸化物半導体膜を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物の濃度がppmレベル、好ましくはppbレベルまで除去された高純度ガスを用いる。酸化物半導体膜は、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入して成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。酸化物半導体膜の膜厚は、2nm以上200nm以下とすればよく、好ましくは5nm以上30nm以下とする。そして、酸化物半導体膜にエッチング等を行い、所望の形状に加工パターニングして半導体膜1012とする。以上では、酸化物半導体膜としてIn-Ga-Zn-Oを用いる例を示したが、その他にも、In-Sn-Ga-Zn-O、In-Sn-Zn-O、In-Al-Zn-O、Sn-Ga-Zn-O、Al-Ga-Zn-O、Sn-Al-Zn-O、In-Zn-O、Sn-Zn-O、Al-Zn-O、Zn-Mg-O、Sn-Mg-O、In-Mg-O、In-O、Sn-O、又はZn-Oなどを用いることができる。また、上記酸化物半導体膜はSiを含んでいてもよい。また、これらの酸化物半導体膜は、非晶質であってもよいし、結晶質であってもよい。または、非単結晶であってもよいし、単結晶であってもよい。また、酸化物半導体膜として、InMO3ZnOmm>0で表記される薄膜を用いることもできる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素である。例えば、Mとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoが挙げられる。次に、酸化物半導体膜半導体膜1012に第1の加熱処理を行う。第1の加熱処理の温度は、400°C以上750°C以下、好ましくは400°C以上基板の歪み点未満とする。第1の加熱処理によって酸化物半導体膜半導体膜1012から水素、水、及び水酸基等の除去脱水素化処理を行うことができる。これらが酸化物半導体膜に含まれると、ドナーとなりトランジスタのオフ電流を増大させるため、第1の加熱処理による脱水素化処理は極めて有効である。なお、第1の加熱処理は、電気炉を用いることができる。また、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって加熱してもよい。その場合、例えばGRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体としては、不活性ガス代表的には、アルゴン等の希ガスまたは窒素ガスを用いることができる。GRTA装置を用いることで、短時間で高温の加熱処理が可能となるため、特に有効である。また、第1の加熱処理は、パターニングを行う前に行ってもよいし、電極1013及び電極1014を形成した後に行ってもよいし、絶縁膜1015を形成した後に行ってもよい。ただ、電極1013及び電極1014が第1の加熱処理によってダメージを受けることを避けるため、当該電極を形成する前に行うことが好ましい。ここで、第1の加熱処理において、酸化物半導体に酸素欠損が生じてしまうおそれがある。そのため、第1の加熱処理の後に、酸化物半導体に酸素の導入加酸化処理を行い、構成元素である酸素の濃度を高くすることで、酸化物半導体の高純度化を行うことが好ましい。加酸化処理の具体例としては、第1の加熱処理の後、連続して、窒素及び/又は酸素を含む雰囲気たとえば、窒素:酸素の体積比=4:1中、又は酸素雰囲気中において、第2の加熱処理を行う方法が挙げられる。また、酸素雰囲気下でのプラズマ処理を行う方法を用いることもできる。酸化物半導体膜中の酸素濃度を向上させ、高純度化することができる。第2の加熱処理の温度は、200°C以上400°C以下、好ましくは250°C以上350°C以下とする。また、加酸化処理の別の例としては、半導体膜1012上に接して酸化珪素膜等の酸化絶縁膜絶縁膜1015を形成し、第3の加熱処理を行う。この絶縁膜1015中の酸素が半導体膜1012に移動し、酸化物半導体の酸素濃度を向上させ、高純度化することができる。第3の加熱処理の温度は、200°C以上400°C以下、好ましくは250°C以上350°C以下とする。なお、トップゲート型とした場合においても、半導体膜1012上部に接するゲート絶縁膜を、酸化珪素膜等で形成し、同様の加熱処理を行うことで、酸化物半導体を高純度化することができる。以上のように、第1の加熱処理により脱水素化処理を行った後、第2の加熱処理又は第3の加熱処理により加酸化処理を行うことで、酸化物半導体膜を高純度化することができる。高純度化することで、酸化物半導体を真性又は実質的に真性とすることができ、トランジスタ1004のオフ電流を低減することができる。なお、絶縁膜1009は、フォトダイオード1002及びトランジスタ1003上に、酸化珪素膜、窒化珪素膜等を用いて、単層又は積層で形成する。プラズマCVD法、スパッタリング法を用いて形成すればよい。ポリイミド等の樹脂膜を塗布法等により形成してもよい。また、ゲート電極1010は、絶縁膜1009上に、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、又はこれらを主成分とする合金材料を用いて、単層又は積層で形成する。スパッタリング法又は真空蒸着法を用いて形成すればよい。また、ゲート絶縁膜1011は、酸化珪素膜又は窒化珪素膜等を用いて、単層又は積層で形成する。プラズマCVD法又はスパッタリング法を用いて形成すればよい。また、電極1013及び電極1014は、ゲート絶縁膜1011及び半導体膜1012上に、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、イットリウムなどの金属、これらを主成分とする合金材料、又は酸化インジウム等の導電性を有する金属酸化物等を用いて、単層又は積層で形成する。スパッタリング法又は真空蒸着法を用いて形成すればよい。ここで、電極1013は、ゲート絶縁膜1007、絶縁膜1009、ゲート絶縁膜1011に形成されたコンタクトホールを介して、フォトダイオード1002のn層1023と接続されることが好ましい。以下に、高純度化された酸化物半導体、及びそれを用いたトランジスタについて、詳細に説明する。高純度化された酸化物半導体の一例としては、キャリア濃度が1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満、または6.0×1010/cm3未満である酸化物半導体が挙げられる。高純度化された酸化物半導体を用いたトランジスタは、シリコンを用いた半導体を有するトランジスタ等に比較して、オフ電流が非常に小さいという特徴を有している。トランジスタのオフ電流特性について、評価用素子TEGとも呼ぶを用いて測定した結果を以下に示す。なお、ここでは、nチャネル型のトランジスタであるものとして説明する。TEGには、L/W=3μm/50μm膜厚d:30nmのトランジスタを200個並列に接続して作製されたL/W=3μm/10000μmのトランジスタを設けた。その初期特性を図8に示す。ここでは、VGを-20V以上5V以下までの範囲で示している。トランジスタの初期特性を測定するため、基板温度を室温とし、ソース-ドレイン間電圧以下、ドレイン電圧またはVDというを1Vまたは10Vとし、ソース-ゲート間電圧以下、ゲート電圧またはVGというを-20V~20Vまで変化させたときのソース-ドレイン電流以下、ドレイン電流またはIDというの変化特性、すなわちVG-ID特性を測定した。図8に示すように、チャネル幅Wが10000μmのトランジスタは、VDが1V及び10Vのいずれにおいても、オフ電流は1×10-13A以下となっており、測定機半導体パラメータアナライザ、Agilent4156C;Agilent社製の分解能100fA以下となっている。このオフ電流値は、チャネル幅1μmに換算すると、10aA/μmに相当する。なお、本明細書においてオフ電流リーク電流ともいうとは、nチャネル型のトランジスタでしきい値Vthが正である場合、室温において-20V以上-5V以下の範囲の任意のゲート電圧を印加したときにトランジスタのソース-ドレイン間を流れる電流のことを指す。なお、室温は、15度以上25度以下とする。本明細書に開示する酸化物半導体を用いたトランジスタは、室温において、単位チャネル幅Wあたりの電流値が100aA/μm以下、好ましくは1aA/μm以下、さらに好ましくは10zA/μm以下である。また、高純度の酸化物半導体を用いたトランジスタは温度特性が良好である。代表的には、-25°Cから150°Cまでの温度範囲におけるトランジスタの電流電圧特性において、オン電流、オフ電流、電界効果移動度、S値、及びしきい値電圧の変動がほとんどなく、温度による電流電圧特性の劣化がほとんど見られない。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。