"タイマーと、中央処理装置と、電源電圧確定回路と、リセット信号出力手段と、リセット信号出力制御手段と、ファームウェアと、割り込み検出回路と、割り込みハンドラーとを含み、前記電源電圧確定回路が、電源電圧の確定を検出して電源電圧確定信号を出力し、前記リセット信号出力手段が、前記タイマーから出力されるタイマー信号により起動してリセット信号を出力し、前記リセット信号出力制御手段が、コンピュータ起動時に、前記リセット信号出力手段を制御し、前記ファームウェアが、前記リセット信号出力制御手段を稼働させ、前記タイマーの初期化とタイマー設定を行い前記タイマー信号を無効化し、前記割り込み検出回路が、コンピュータ稼働中に、前記タイマーの時間の経過により割り込み処理の実行を検出して割り込みハンドラー起動信号を出力し、前記割り込みハンドラーが、前記割り込みハンドラー起動信号を受けて起動し、前記タイマーの初期化とタイマー設定を行い、前記タイマー信号を無効化することを特徴とする自動リセット回路。前記ファームウェアが、前記中央処理装置および前記割り込みハンドラーを含む、請求項1記載の自動リセット回路。前記ファームウェアに代えて、ソフトウェアを含む、請求項1または2記載の自動リセット回路。コンピュータ起動時において、電源投入によりタイマーがタイマー信号を出力するとともに、リセット信号出力制御手段が信号を出力する信号出力工程と、コンピュータ起動時において、ファームウェアが、一定時間内に前記リセット信号出力制御手段が出力した信号を無効化できず、そして前記タイマーの初期化とタイマー設定を行うことができないため前記タイマー信号を無効化できない場合に、リセット信号出力手段がリセット信号を出力するリセット信号出力工程とを有し、コンピュータ稼働中において、一定時間経過すると前記タイマーからタイマー信号が出力されるタイマー信号出力工程と、コンピュータ稼働中において、割り込み検出回路が前記タイマーの時間の経過により割り込み処理の実行を検出し、割り込みハンドラー起動信号を出力する割り込みハンドラー起動信号出力工程と、コンピュータ稼働中において、前記割り込みハンドラー起動信号により一定時間内に割り込みハンドラーを起動することができず、前記割り込みハンドラーが前記タイマーの初期化とタイマー設定を行うことができないため前記タイマー信号を無効化できない場合において、前記リセット信号出力手段が起動して前記リセット信号を出力するリセット信号出力工程とを有することを特徴とする、自動リセット方法。前記ファームウェアに代えて、ソフトウェアを用いる、請求項4記載の自動リセット方法。請求項4または5記載の自動リセット方法を、コンピュータに実行させることを特徴とするプログラム。請求項1から3のいずれか一項に記載の自動リセット回路を含むことを特徴とする、自動リセット装置。請求項1から3のいずれか一項に記載の自動リセット回路または請求項7の自動リセット装置を含むことを特徴とする、情報端末。しかし、前記のリセット回路およびリセット方法は、ハードウェアリセットに依らなければ回復不可能な異常発生の際のリセットについて考慮されていないことが多い。また、回復不可能な異常発生の際のリセットについて考慮されている場合でも、CPU中央処理装置に加えてMPUマイクロプロセッサを用意し、前記MPUで異常を監視し、異常発生時に前記MPUでシステムリセットを行う方式が採られている。そのため、前記リセット回路または装置は高価になり、小型化も困難であった。また、前記のリセット回路および方法では、異常が生じた際にのみマイクロプログラムに割り込みが生じてリセットするようになっており、リセットが必要かどうかを常に確認するような状態が保たれていることは無かった。そこで、本発明は、MPUを用いることがなく、ハードウェアリセットに依らなければ回復不可能な異常発生の際に、ハードウェアリセットを実施しシステムを回復する自動リセット回路、自動リセット方法、プログラム、自動リセット装置および情報端末の提供を目的とする。前記目的を達成するために、本発明の自動リセット回路は、タイマーと、中央処理装置と、電源電圧確定回路と、リセット信号出力手段と、リセット信号出力制御手段と、ファームウェアと、割り込み検出回路と、割り込みハンドラーとを含み、前記電源電圧確定回路が、電源電圧の確定を検出して電源電圧確定信号を出力し、前記リセット信号出力手段が、前記タイマーから出力されるタイマー信号により起動してリセット信号を出力し、前記リセット信号出力制御手段が、コンピュータ起動時に、前記リセット信号出力手段を制御し、前記ファームウェアが、前記リセット信号出力制御手段を稼働させ、前記タイマーの初期化とタイマー設定を行い前記タイマー信号を無効化し、前記割り込み検出回路が、コンピュータ稼働中に、前記タイマーの時間の経過により割り込み処理の実行を検出して割り込みハンドラー起動信号を出力し、前記割り込みハンドラーが、前記割り込みハンドラー起動信号を受けて起動し、前記タイマーの初期化とタイマー設定を行い、前記タイマー信号を無効化することを特徴とする。また、本発明の自動リセット方法は、コンピュータ起動時において、電源投入によりタイマーがタイマー信号を出力するとともに、リセット信号出力制御手段が信号を出力する信号出力工程と、コンピュータ起動時において、ファームウェアが、一定時間内に前記リセット信号出力制御手段が出力した信号を無効化できず、そして前記タイマーの初期化とタイマー設定を行うことができないため前記タイマー信号を無効化できない場合に、リセット信号出力手段がリセット信号を出力するリセット信号出力工程とを有し、コンピュータ稼働中において、一定時間経過すると前記タイマーからタイマー信号が出力されるタイマー信号出力工程と、コンピュータ稼働中において、割り込み検出回路が前記タイマーの時間の経過により割り込み処理の実行を検出し、割り込みハンドラー起動信号を出力する割り込みハンドラー起動信号出力工程と、コンピュータ稼働中において、前記割り込みハンドラー起動信号により一定時間内に割り込みハンドラーを起動することができず、前記割り込みハンドラーが前記タイマーの初期化とタイマー設定を行うことができないため前記タイマー信号を無効化できない場合において、前記リセット信号出力手段が起動して前記リセット信号を出力するリセット信号出力工程とを有することを特徴とする。また、本発明のプログラムは、本発明の自動リセット方法を、コンピュータに実行させることを特徴とする。また、本発明の自動リセット装置は、本発明の自動リセット回路を含むことを特徴とする。また、本発明の情報端末は、本発明の自動リセット回路または本発明の自動リセット装置を含むことを特徴とする。本発明においては、MPUを用いることなく、ハードウェアリセットに依らなければ回復不可能な異常発生の際に、ハードウェアリセットを実施しシステムを回復する自動リセット回路、自動リセット方法、プログラム、自動リセット装置および情報端末の提供をすることができる。以下、本発明の実施形態について、例をあげて説明する。ただし、本発明は、以下の実施形態に限定されない。図1に、本発明の自動リセット回路の一例のブロック図を示す。本実施形態の回路は、タイマー1、リセット信号出力手段であるワンショットマルチバイブレータ2、前記リセット信号出力手段であるワンショットマルチバイブレータ2を制御するリセット信号出力制御手段であるフリップフロップFF4、電源電圧確定検出回路5、ファームウェアFW6、割り込み検出回路7を主要構成要素とする。前記ファームウェア6は、ファームウェア6が動作可能とするCPU6、割り込みハンドラー6を含む。図1に示すように、ワンショットマルチバイブレータ2は、ゲートを介してタイマー1と接続されている。そして、ワンショットマルチバイブレータ2は、タイマー1から出力されるタイマー信号11が一定時間ディアサートされない場合に起動する。ワンショットマルチバイブレータ2が起動すると、リセット信号10がアサートされて、システムがリセットされる。ここで、アサートとは信号が有効になった状態を意味し、ディアサートとは信号が無効になった状態を意味する。リセット信号10においては、ローレベルになった時がアサート状態であり、リセットが実行される。また、図1に示すように、タイマー1は、ワンショットマルチバイブレータ2、フリップフロップ4、ファームウェア6、割り込みハンドラー6、および割り込み検出回路7と接続されている。そして、フリップフロップ4は、ゲートを介してワンショットマルチバイブレータ2と接続されている。フリップフロップ4は、ワンショットマルチバイブレータ2の起動を制御する役割を有する。そして、電源電圧確定回路5は、ゲートを介してワンショットマルチバイブレータ2と接続されている。さらに、割り込み検出回路7は、前述のとおりタイマー1と接続されているとともに、CPU6および割り込みハンドラー6とも接続されている。以下、本実施形態の動きについて、図2、図3、図4、図5に基づき、コンピュータ起動時、コンピュータ稼働中に分けて説明する。コンピュータ起動時図2に本実施形態の正常稼働時の動作を説明するためのタイムチャートを示す。また、図3に、本実施形態の障害発生時の動作を説明するためのタイムチャートを示す。また、図4に、本実施形態のコンピュータ起動時の動作を説明するためのフローチャートを示す。コンピュータ起動時には、ワンショットマルチバイブレータ2の起動を抑止するための手段として、フリップフロップ4を使用する。図示のように、電源投入で、電源電圧が入力されることでフリップフロップ信号15とタイマー信号11がアサートされる図4のステップS1、以下、図番号省略。フリップフロップ信号15とタイマー信号11については、ハイレベルになった時がアサート状態である。そして、電源電圧確定後に電源電圧確定信号14がアサートされるステップS2。図2、図4に示すように、システム初期化中に、ファームウェア6は時間T2が経過するまでにフリップフロップ信号FF信号15をディアサートするYes。フリップフロップ信号15に関しては、ローレベルになった時がディアサート状態である。そして、ファームウェア6は、タイマー1の初期化とタイマー設定時間T1とを行いステップS3、タイマー信号11をディアサートするステップS4。これにより、ワンショットマルチバイブレータ2が起動しないように制御される。なお、時間T1は、ファームウェア6によって設定されたタイマータイムアウト時間であり、時間T2は、あらかじめ設定されたコンピュータ起動FF信号15アサートからワンショットマルチバイブレータ2起動までの時間である。一方、図3、図4に示すように、システム初期化中に異常障害が発生すると、ファームウェア6が時間T2を経過するまでにフリップフロップ信号15をディアサートできないNo。これにより、時間T2後にワンショットマルチバイブレータ2が起動しステップS5、リセット信号10がアサートされてステップS6、システムリセットとなる。このように、コンピュータ起動時は、ファームウェア6が時間T2内にフリップフロップ信号15をディアサートできず、タイマー1の初期化とタイマー設定を行うことができない場合において、自動リセットが行われる。コンピュータ稼働中図5に、本実施形態のコンピュータ稼働中の動作を説明するためのフローチャートを示す。コンピュータ稼働中は、タイマー1のタイムアウト時間T1が経過すると図5のステップS7、以下図番号省略、タイマー信号11がワンショットマルチバイブレータ2に対してアサートされステップS8、さらに割り込み検出回路7がタイマー割り込み12を検出するステップS9。タイマー割り込み12を検出した割り込み検出回路7は、CPU6に対して割り込みハンドラー起動信号13を出力するステップS10。そして、図2、図5に示すように、割り込みハンドラー起動信号13により、T3時間内に割り込みハンドラー6が起動されるとYes、タイマー1の初期化とタイマー設定時間T1を行いステップS11、タイマー信号11をディアサートしてステップS12、割り込み検出回路7にあるタイマー割り込みをクリアする。時間T3は、あらかじめ設定されたワンショットマルチバイブレータ2がリセット信号10をアサートするまでの時間である。このように、本発明は、コンピュータが稼働している間、T1時間を経過するタイマータイムアウト、割り込みハンドラー6によるタイマー1の初期化およびタイマー設定を繰り返す。これにより、異常が発生するまでコンピュータは正常稼働を続ける。一方、システム稼働中、T3時間内に割り込みハンドラー6を起動できず、割り込みハンドラー6が時間T3を経過するまでにタイマー1の初期化とタイマー設定時間T1ができなければNo、タイマー信号11をディアサートにし、正常稼働状態に戻すことができない。そのため、図3、図5に示すように、ワンショットマルチバイブレータ2が起動しステップS13、リセット信号10がアサートされてステップS14、システムリセットとなる。このように、コンピュータ稼働中は、時間T1が経過すると割り込み検出回路7によってタイマー割り込み12が検出され、割り込みハンドラー起動信号13が出力されるが、割り込みハンドラー6が時間T3以内に起動せずタイマー1の初期化およびタイマー設定を行うことができない場合において、自動リセットが行われる。本実施形態において、前記ファームウェア6に代えて、ドライバー等のソフトウェアを用いることもできる。これにより、ソフトウェアのプログラムを記録媒体に記録し、ハードウェアとは別に外付けにすることができるので、プログラムの設計、修正が容易となる。なお、本実施形態において、さらにリセット回路3を設けても良い。図6に、本実施形態の変形例として、さらにリセット回路3を有する自動リセット回路のブロック図を示す。本例では、電源投入時に、リセット回路3からリセット信号8が出力され、ハードウェアリセット信号9がアサートされる。ここで、ハードウェアリセット信号9に関しては、ローレベルがアサート状態である。その後、電源電圧確定後に電源電圧確定信号14がアサートされ、前記リセット信号8によりアサートされていたハードウェアリセット信号9がディアサートされる。その他、電源投入によりフリップフロップ信号15とタイマー信号11がアサートされること、およびハードウェアリセット信号9がディアサートされリセットが解除された後の動きは、前記に説明した動きと同様である。本発明のさらなる効果として、MPUが必要ないためMPUの開発工数を削減でき、回路が安価で、小型化にも対応できる。さらに、本発明では、コンピュータ稼働中一定時間が経過するごとに割り込みが発生し、リセットが必要かどうかを常に確認する状態が保たれている。前述のように、本発明のプログラムは、本発明の自動リセット方法をコンピュータに実行させるプログラムである。本発明のプログラムは、例えば、記録媒体に記録されていてもよい。前記記録媒体は、特に制限されず、例えば、HDD、CD-ROMCD-R,CD-RW、DVD、メモリーカード等があげられる。また、本実施形態のプログラムは、例えば、あらかじめ、コンピュータにインストールされていてもよいし、前記記録媒体またはインターネット等の回線網を介して、インストールされてもよい。また、前述のように、本発明の情報端末は、本発明の自動リセット回路または自動リセット装置を含んだ情報端末である。本発明は、特別なハードウェア、ソフトウェアを必要としないため、安価、小型化が必要な用途に適用でき、例えば、ウェアラブルPCなどの小型コンピュータに好適に用いることができる。"