ベース基板、前記ベース基板の上に配置された基板接続端子、及び前記ベース基板を覆い、前記基板接続端子を露出させる基板絶縁膜を含む回路基板と、チップ接続端子とこれを露出させるチップ絶縁膜とを含み、前記回路基板の上に実装された半導体チップと、前記基板接続端子と前記チップ接続端子との間に介在し、これを電気的に連結する内部ソルダボールと、前記基板絶縁膜と前記チップ絶縁膜との中で、少なくとも1つに形成されるダミー開口部を満たすダミーソルダと、を含み、前記ダミーソルダは前記半導体チップと前記基板とを電気的に連結しないことを特徴とする半導体パッケージ。前記回路基板は、前記回路基板を貫通するビアホールと前記ビアホール内側壁を覆うビア金属パターンとをさらに含み、前記基板絶縁膜に形成されるダミー開口部は、前記ビア金属パターンを露出させ、前記ダミーソルダは、前記ビア金属パターンと接し、前記ビアホールを満たすことを特徴とする請求項1に記載の半導体パッケージ。前記回路基板は、前記基板接続端子と電気的に連結する回路金属パターンをさらに含み、前記基板絶縁膜に形成されたダミー開口部は、前記回路金属パターンを露出させ、前記ダミーソルダは、前記回路金属パターンと接することを特徴とする請求項1に記載の半導体パッケージ。前記ダミー開口部の幅は、前記回路金属パターンの幅より広いことを特徴とする請求項3に記載の半導体パッケージ。前記回路基板は、基板ダミー金属パターンをさらに含み、基板絶縁膜に形成されたダミー開口部は、前記基板ダミー金属パターンを露出させ、前記ダミーソルダは前記ダミー金属パターンと接することを特徴とする請求項1に記載の半導体パッケージ。前記ダミー開口部の幅は、前記基板ダミー金属パターンの幅より広いことを特徴とする請求項5に記載の半導体パッケージ。前記回路基板は、リセスされた領域と、前記リセスされた領域の側壁と底とを覆うリセス金属パターンとをさらに含み、前記基板絶縁膜に形成されるダミー開口部は、前記リセス金属パターンを露出させ、前記ダミーソルダは、前記リセス金属パターンと接しながら、前記リセスされた領域を満たすことを特徴とする請求項1に記載の半導体パッケージ。前記半導体チップは、チップダミー金属パターンをさらに含み、前記チップ絶縁膜に形成されるダミー開口部は、前記チップダミー金属パターンを露出させ、前記ダミーソルダは、前記チップダミー金属パターンと接することを特徴とする請求項1に記載の半導体パッケージ。前記半導体チップは、前記チップ接続端子に接するバンプをさらに含み、前記内部ソルダボールは、少なくとも前記バンプの側面を覆うことを特徴とする請求項1に記載の半導体パッケージ。前記半導体チップは、前記半導体チップを貫通する貫通ビアをさらに含むことを特徴とする請求項1に記載の半導体パッケージ。前記半導体チップの上に実装され、前記貫通ビアと電気的に連結する上部半導体チップをさらに含むことを特徴とする請求項10に記載の半導体パッケージ。ベース基板、前記ベース基板の上に配置された基板接続端子、及び前記ベース基板を覆い、前記基板接続端子を露出させる基板絶縁膜を含む回路基板を形成する段階と、前記回路基板の上に接着樹脂とソルダ粒子を含む混合膜を形成する段階と、前記混合膜の上に、チップ接続端子とこれを露出させるチップ絶縁膜を含む半導体チップを形成する段階と、前記基板接続端子と前記チップ接続端子との間に内部ソルダボールを形成する段階と、を含み、前記基板絶縁膜と前記チップ絶縁膜との中で、少なくとも1つはダミー開口部を包含するように形成され、前記内部ソルダボールを形成する段階は、前記ダミー開口部を満たすダミーソルダを形成する段階とを含むことを特徴とする半導体パッケージの製造方法。前記混合膜を形成する段階は、接着樹脂とこれに分散されたソルダ粒子を含む混合物を塗布する段階を含むことを特徴とする請求項12に記載の半導体パッケージの製造方法。前記混合膜を形成する段階は、接着樹脂で構成される接着樹脂膜とソルダ粒子で構成されるソルダ粒子膜を含む混合多層膜とを提供する段階を含むことを特徴とする請求項12に記載の半導体パッケージの製造方法。前記内部ソルダボールを形成する段階は、前記ソルダ粒子の融点以上の温度に加熱して行われることを特徴とする請求項12に記載の半導体パッケージの製造方法。前記回路基板を形成する段階は、ベース基板を準備する段階と、前記ベース基板の上に基板接続端子を形成する段階と、前記ベース基板を覆い、前記基板接続端子を露出させる基板絶縁膜を形成する段階と、を含むことを特徴とする請求項12に記載の半導体パッケージの製造方法。前記ベース基板の上に回路金属パターンを形成する段階をさらに含み、前記基板絶縁膜は、前記回路金属パターンを露出させるダミー開口部を包含するように形成されることを特徴とする請求項16に記載の半導体パッケージの製造方法。前記回路金属パターンを露出させるダミー開口部は、前記回路金属パターンの幅より広い幅を有するように形成されることを特徴とする請求項17に記載の半導体パッケージの製造方法。前記ベース基板をパターニングしてビアホールを形成する段階と、前記ビアホールの側壁を覆うビア金属パターンを形成する段階と、をさらに含み、前記基板絶縁膜は、前記ビア金属パターンを露出させるダミー開口部を包含するように形成されることを特徴とする請求項16に記載の半導体パッケージの製造方法。前記ベース基板にリセスされた領域を形成する段階と、前記リセスされた領域の側壁と底を覆うリセス金属パターンを形成する段階と、をさらに含み、前記基板絶縁膜は前記リセス金属パターンを露出させるダミー開口部を包含するように形成されることを特徴とする請求項16に記載の半導体パッケージの製造方法。前記ベース基板の上に基板ダミー金属パターンを形成する段階をさらに含み、前記基板絶縁膜は前記基板ダミー金属パターンを露出させるダミー開口部を包含するように形成されることを特徴とする請求項16に記載の半導体パッケージの製造方法。前記基板ダミー金属パターンを露出させるダミー開口部は、前記基板ダミー金属パターンの幅より広い幅を有するように形成されることを特徴とする請求項21に記載の半導体パッケージの製造方法。前記半導体チップの上に上部混合膜を形成する段階と、前記上部混合膜の上に上部チップ接続端子とこれを露出させる上部チップ絶縁膜を含む上部半導体チップを提供する段階と、前記チップ接続端子と前記上部チップ接続端子との間に上部内部ソルダボールを形成する段階と、をさらに含むことを特徴とする請求項12に記載の半導体パッケージの製造方法。前記内部ソルダボールを形成する段階と前記上部内部ソルダボールを形成する段階は、同時に進行されることを特徴とする請求項23に記載の半導体パッケージの製造方法。半導体チップの絶縁膜と基板の絶縁膜の中で、少なくとも1つのダミー開口部を形成する段階と、前記基板と前記半導体チップとの間に内部ソルダボールを形成する段階と、前記少なくとも1つのダミー開口部内にダミーソルダを形成する段階と、を含み、前記内部ソルダボールは前記半導体チップのチップ連結端子を前記基板の基板連結端子に連結させ、前記ダミーソルダは前記基板と前記半導体チップを電気的に連結しないことを特徴とする半導体パッケージの製造方法。前記基板の上に回路金属パターン、ビア金属パターン及びダミー基板金属パターンの中で少なくとも1つを形成する段階をさらに含み、前記少なくとも1つのダミー開口部は、前記回路金属パターン、前記ビア金属パターン及び前記ダミー基板金属パターンの中で、少なくとも1つを露出させるように形成されることを特徴とする請求項25に記載の半導体パッケージの製造方法。前記基板の上に回路金属パターン、ビア金属パターン及びダミー基板金属パターンを形成する段階をさらに含み、前記少なくとも1つの開口部は前記回路金属パターン、前記ビア金属パターン及び前記ダミー基板金属パターンを露出させる複数個のダミー開口部であることを特徴とする請求項25に記載の半導体パッケージの製造方法。前記基板の上に混合膜を形成する段階をさらに含み、前記混合膜は接着樹脂と複数のソルダ粒子を含み、前記混合膜を加熱することによって、前記内部ソルダボールと前記ダミーソルダとが同時に形成されることを特徴とする請求項25に記載の半導体パッケージの製造方法。前記ソルダ粒子は前記接着樹脂内に分散されることを特徴とする請求項28に記載の半導体パッケージの製造方法。前記混合膜を形成する段階は、混合多層膜を提供する段階を含み、前記混合多層膜は接着樹脂で形成される接着樹脂膜と、ソルダ粒子で形成されるソルダ粒子膜とを含むことを特徴とする請求項28に記載の半導体パッケージの製造方法。上記のように、半導体パッケージについては、これまで多様な研究が行われてきているが、未だに満足のいくレベルの信頼性が得られていないのが現状である。本発明は、このような現状を鑑みてなされたものであって、本発明の目的は、より信頼性の高い半導体パッケージを提供することにある。さらに、本発明の第2の目的は、信頼性が高く、より簡便な半導体パッケージの製造方法を提供することにある。上記本発明の目的を達成するための実施形態に係る半導体パッケージは、ベース基板、ベース基板の上に配置された基板接続端子、及びベース基板を覆い、基板接続端子を露出させた基板絶縁膜を含む回路基板と、チップ接続端子とこれを露出させたチップ絶縁膜とを含み、回路基板の上に実装される半導体チップと、基板接続端子とチップ接続端子との間に介在し、これらを電気的に連結する内部ソルダボールと、基板絶縁膜とチップ絶縁膜との中で、少なくとも1つが形成されたダミー開口部を満たすダミーソルダと、を含み、ダミーソルダが半導体チップと基板とを電気的に連結していないことを特徴とする。本発明の実施形態において、回路基板は、回路基板を貫通するビアホールとビアホール内側壁を覆うビア金属パターンをさらに包含することができ、この時、基板絶縁膜に形成されるダミー開口部はビア金属パターンを露出させ、ダミーソルダはビア金属パターンと接し、ビアホールを満たすことができる。また、回路基板は、基板接続端子と電気的に連結した回路金属パターンをさらに包含することができ、この時、基板絶縁膜に形成されたダミー開口部は回路金属パターンを露出させることができ、ダミーソルダは回路金属パターンと接することができる。この時、ダミー開口部の幅は回路金属パターンの幅より広いことが望ましい。また、回路基板は、基板ダミー金属パターンをさらに包含することができ、この時、基板絶縁膜に形成されたダミー開口部は基板ダミー金属パターンを露出させ、ダミーソルダはダミー金属パターンと接することができる。この時、ダミー開口部の幅は基板ダミー金属パターンの幅よりも広いことが望ましい。本発明の実施形態において、回路基板は、リセスされた領域と、リセスされた領域の側壁と底とを覆うリセス金属パターンをさらに包含することができ、この時、基板絶縁膜に形成されたダミー開口部はリセス金属パターンを露出させ、ダミーソルダはリセス金属パターンと接しながら、リセスされた領域を満たすことができる。本発明の実施形態において、半導体チップは、チップダミー金属パターンをさらに包含することができ、この時、チップ絶縁膜に形成されたダミー開口部はチップダミー金属パターンを露出させ、ダミーソルダはチップダミー金属パターンと接することができる。また、半導体チップは、チップ接続端子に接するバンプをさらに包含することができ、内部ソルダボールは少なくともバンプの側面を覆っていることが望ましい。また、半導体チップは半導体チップを貫通する貫通ビアをさらに包含することができ、この時、半導体パッケージは半導体チップの上に実装され、貫通ビアと電気的に連結した上部半導体チップをさらに包含することができる。本発明の第2の目的を達成するための、本発明の実施形態に係る半導体パッケージの製造方法は、ベース基板、ベース基板の上に配置された基板接続端子、及びベース基板を覆い、基板接続端子を露出させた基板絶縁膜を含む回路基板を形成する段階と、回路基板の上に接着樹脂とソルダ粒子を含む混合膜を形成する段階と、混合膜の上に、チップ接続端子とこれを露出させたチップ絶縁膜とを含む半導体チップを形成する段階と、基板接続端子とチップ接続端子との間に内部ソルダボールを形成する段階と、を含み、基板絶縁膜とチップ絶縁膜との中で、少なくとも1つはダミー開口部を包含するように形成され、内部ソルダボールを形成する段階は、ダミー開口部を満たすダミーソルダを形成する段階と、を含む。混合膜を形成する段階は、接着樹脂とこれに分散されたソルダ粒子とを含む混合物を塗布する段階を包含することができる。あるいはまた、混合膜を形成する段階は、接着樹脂で構成される接着樹脂膜とソルダ粒子で構成されるソルダ粒子膜とを含む混合多層膜を形成する段階を包含してもよい。内部ソルダボールを形成する段階は、ソルダ粒子の融点以上の温度に加熱して進行させることができる。回路基板を形成する段階は、ベース基板を準備する段階と、ベース基板の上に基板接続端子を形成する段階と、ベース基板を覆い、基板接続端子を露出させた基板絶縁膜を形成する段階と、を包含することができる。また、ベース基板の上に回路金属パターンを形成する段階をさらに包含することができ、基板絶縁膜は回路金属パターンを露出させたダミー開口部を包含するように形成することができる。本発明の実施形態に係る半導体パッケージの製造方法は、ベース基板をパターニングしてビアホールを形成する段階と、ビアホールの側壁を覆うビア金属パターンを形成する段階と、をさらに包含することができ、基板絶縁膜はビア金属パターンを露出させたダミー開口部を包含するように形成することができる。さらに、前記方法は、ベース基板にリセスされた領域を形成する段階と、リセスされた領域の側壁と底を覆うリセス金属パターンを形成する段階と、を包含することができ、基板絶縁膜はリセス金属パターンを露出させたダミー開口部を包含するように形成することができる。前記方法はまた、ベース基板の上に基板ダミー金属パターンを形成する段階をさらに包含することができ、基板絶縁膜は基板ダミー金属パターンを露出させた開口部を包含するように形成することができる。また、前記方法は、半導体チップの上に上部混合膜を形成する段階と、上部混合膜の上に上部チップ接続端子とこれを露出させた上部チップ絶縁膜とを含む上部半導体チップを形成する段階と、チップ接続端子と上部チップ接続端子との間に上部内部ソルダボールを形成する段階と、をさらに包含することができる。内部ソルダボールを形成する段階と上部内部ソルダボールを形成する段階とは同時に進行させてもよい。本発明の一実施形態によれば、基板絶縁膜とチップ絶縁膜との中で、少なくとも1つがダミー開口部を含み、フリップチップをボンディングするための自己接合ソルダボンディング工程で基板接続端子とチップ接続端子とを連結し、内部ソルダボールとならずに周辺に残留するソルダ粒子がダミー開口部を満たして、ダミーソルダを形成するので、ダミー開口部無しにダミーソルダが基板絶縁膜上に配置される場合に比べ、ダミーソルダの上部面が過度に突出しないので、ダミーソルダの上部面が半導体チップとの距離が遠くなり、カップリング効果によって信号干渉等の影響を減らすことができる。したがって、本発明によれば、残留するソルダ粒子による電気的短絡Short、漏洩電流等の問題点を解決でき、信頼性の高い半導体パッケージが提供される。また、本発明の実施形態によれば、回路ダミー開口部が信号伝達経路である回路金属パターンの所定の部分を露出させるように形成されるので、ダミー金属パターンを任意に形成する必要がなく、回路基板の信号配線デザインを変更する必要がない。したがって、本発明によれば、回路基板の信号配線デザインを変更しなくとも基板絶縁膜の回路ダミー開口部のみを望む位置に形成することができるので、信頼性の高い半導体パッケージを具現する製造方法を提供することができる。また、本発明によれば、ソルダ粒子膜と接着樹脂膜を含む混合多層膜を利用して、より簡単にフリップチップをボンディングするための自己接合ソルダボンディング工程を遂行できる半導体パッケージの製造方法を提供することができる。以下、添付した図面を参照して、本発明の望ましい実施形態について詳細に説明する。しかしながら、本発明は、ここで説明する実施形態に限定されるものではなく、他の形態にも具体化され得るものである。むしろ、ここで紹介する実施形態は、開示された内容が当業者に明確に理解されるように、そして、本発明の思想が十分に伝達できるようにするために提供するものである。添付した図面において、層及び領域の厚さは説明を明確にするために誇張されたものである。また、層が異なる層、又は基板上にあると言及されている場合、それは他の層又は基板上に直接形成されるか、あるいはその間に第3の層もしくは基板が介在され得ることを意味する。そして、明細書において同一な参照番号に表示された部分は、同一な構成要素を示す。<実施形態1>図1は本発明の実施形態1に係る半導体パッケージの平面図であり、図2は図1のII-II’線に沿って切断した断面図である。図1及び図2を参照すれば、実施形態1に係る半導体パッケージ300は、回路基板100と、その上に実装された半導体チップ200とを含む。回路基板100は、ベース基板1を含む。ベース基板1はビスマレイミドトリアジンBismaleimidetriazine樹脂resin、アルミナ系セラミック、ガラス系セラミック又はシリコン等で形成することができる。ベース基板1は、第1面2aと、対向する第2面2bとを含み、第1面2aと第2面2bとを貫通するベースビアホール5を含む。第1面2aと第2面2bとには金属板3が配置され、金属板3とベースビアホール5の上にはシード膜7が配置される。金属板3としては、は銅板を用いることができ、シード膜7としては、例えば、無電解鍍金パターンで形成することができる。シード膜7の上には、電解鍍金パターン9a、9b、9c、9dが配置される。電解鍍金パターン9a、9b、9c、9dは基板接続端子9a、ビア金属パターン9b、回路金属パターン9c、及びボールランド9dを包含することができる。基板接続端子9aは第1面2aの上に配置され、半導体チップ200のチップ接続端子122と電気的に連結している。ビア金属パターン9bはビアホール5の内側壁を覆うように位置する。回路金属パターン9cは第1面2aの上に配置され、基板接続端子9aと電気的に連結し、信号伝達役割を果たすことができる。ボールランド9dは第2面2bに配置され、その上に外部ソルダボール40が付着している。シード膜7及び電解鍍金パターン9a、9b、9c、9dは、銅を包含することができる。第1面2aの上に第1基板絶縁膜13が配置され、第2面2bの上に第2基板絶縁膜17が配置される。第1基板絶縁膜13と第2基板絶縁膜17は、どちらもソルダレジスト層solderresistに該当し、感光性フォトレジスト膜で形成することができる。第1基板絶縁膜13は、基板接続端子9aを露出させた基板接続端子開口部15aを含み、ダミー開口部15b、15cをさらに包含することができる。ダミー開口部15b、15cは、ビア金属パターン9b及び回路金属パターン9cの所定の部分を各々露出させたビアダミー開口部15b及び回路ダミー開口部15cを包含することができる。本実施形態において、回路ダミー開口部15cは平面の上に直四角ライン形態を有するが、これに限定されるものではなく、回路金属パターン9cにしたがって多様な平面形態を有することができる。第2基板絶縁膜17は、ボールランド9dを露出させるボールランド開口部19を包含することができる。ダミー開口部15b、15cはダミーソルダdummysolder132b、132cで満たされ、ダミーソルダ132b、132cは、ビアダミーソルダ132bと回路ダミーソルダ132cとを含む。ビアダミーソルダ132bはビアダミー開口部15bを満たし、回路ダミーソルダ132cは回路ダミー開口部15cを満たす。このような回路基板100の上には半導体チップ200が配置され、半導体チップ200の下部面にはチップ接続端子122が配置されている。そして、半導体チップ200の下部面に、チップ接続端子122を露出させるチップ接続端子開口部135aを有するチップ絶縁膜124が形成されている。チップ接続端子122は、基板接続端子9aと重畳される位置に配置され、チップ接続端子122と基板接続端子9aとの間には、内部ソルダボール133が配置されてチップ接続端子122と基板接続端子9aとを電気的に連結している。ダミーソルダ132b、132cは、内部ソルダボール133と同一な物質で形成され、例えば、鉛、錫、インジウム、ビスマス、アンチモン、銀、又はこれらの合金などの金属で形成することができる。チップ絶縁膜124と第1基板絶縁膜13との間には、樹脂膜131が配置されて内部ソルダボール133を保護する。ダミーソルダ132b、132cと重畳される位置のチップ絶縁膜124には開口部が存在せず、回路基板100の上に配置される半導体チップ200をモールディング膜42が覆うことができる。図3~9、11、15は、本発明の一実施形態において、図2の断面を有する半導体パッケージの製造過程を順次的に示す工程断面図である。図3を参照すれば、最初に、互に対向する第1面2aと第2面2bを有するベース基板1を準備する。ベース基板1の第1面2aと第2面2bには金属板3が積層され、金属板3はボンディング及び/又は圧着方式でベース基板1の上に固定することができる。金属板3は銅板で形成することができ、金属板3の厚さを薄くするためにハーフエッチングhalf-etching工程を行うことができる。図4を参照すれば、エッチング及びドリル工程等を通じて、金属板3とベース基板1とを貫通するビアホール5が形成される。また、図5を参照すれば、ビアホール5が形成されたベース基板1の上にシード膜7が形成される。シード膜7は、無電解鍍金方法を利用して形成することができ、例えば、銅を包含することができる。シード膜7は、第1面2aと第2面2bの上の金属板3の上のみではなく、ビアホール5の内側壁も覆うように形成される。図6を参照すれば、シード膜7の上に電解鍍金膜9が形成される。電解鍍金膜9は、電解鍍金方法を利用して形成することができ、例えば、銅を包含することができる。電解鍍金膜9はシード膜7の上に形成されるので、ビアホール5の内側壁にも形成されることになる。図7を参照すれば、電解鍍金膜9の上にドライフィルムを覆い、露光及び現像工程によって、ドライフィルムマスク11が形成される。ドライフィルムマスク11はビアホール5を覆うように形成することができる。図8を参照すれば、ドライフィルムマスク11を蝕刻マスクとして利用して、その下部の電解鍍金膜9を蝕刻して基板接続端子9a、ビア金属パターン9b、回路金属パターン9c及びボールランド9dが形成される。上記工程において、電解鍍金膜9下部のシード膜7及び金属板3も同時に蝕刻されて、ベース基板1の表面が露出される。その後、ドライフィルムマスク11を除去するが、ドライフィルムマスク11は湿式蝕刻方法で除去することができる。図10は図9の‘A’部分を拡大した斜視図である。図9及び図10を参照すれば、ベース基板1の第1面2aの上に第1基板絶縁膜13が形成され、第2面2bに第2基板絶縁膜17が形成される。基板絶縁膜13、17は、ソルダレジスト層として感光性フォトレジストを用いて形成することができ、フォトリソグラフィー工程によって形成することができる。第1基板絶縁膜13は、基板接続端子9aを露出させた基板接続端子開口部15aを包含するように形成され、、ダミー開口部15b、15cを包含するように形成される。ダミー開口部15b、15cは、ビア金属パターン9b及び回路金属パターン9cの所定の部分を各々露出させるビアダミー開口部15b及び回路ダミー開口部15cを包含できる。回路ダミー開口部15cは、図10に示すように、回路金属パターン9cの幅W2より広い幅W1を有するように形成することが好ましい。このことにより、回路ダミー開口部15cを通じて回路金属パターン9cの両側壁に隣接するベース基板1の表面を露出させることができ、回路金属パターン9cの両側壁も露出することができる。第2基板絶縁膜17には、ボールランド9dを露出させるボールランド開口部19を形成することができる。このようにして、回路基板100が完成する。図12は図11の‘B’部分を拡大した断面図である。図11、12、15を参照すれば、回路基板100の上にソルダ粒子132と接着樹脂130とを含む混合物134が塗布される。混合物134において、ソルダ粒子132と接着樹脂130との比率は、体積比で例えば、1:9~5:5に混合することができる。ソルダ粒子132は、例えば、0.1μm~100μmの直径を有する粒子を用いることができる。また、ソルダ粒子132は、銅、鉛、錫、インジウム、ビスマス、アンチモン、銀、又はこれらの合金などの金属の粒子を用いることができる。接着樹脂130は、流動flux機能、加熱した場合のソルダ粒子132表面の酸化膜除去機能、及び接着剤機能を有することができる。接着樹脂130は、例えば、エポキシ系列の樹脂を用いることができ、さらに具体的な例としては、ビスフェノールAとエピクロルヒドリンなどを用いることができる。混合物134は、還元剤reductant、消泡剤deformingagent、溶媒及び/又は硬化剤をさらに包含することができる。硬化剤としては、シリコン系列、フェノール系、酸無水物acidanhydride系、又はアミン系を用いることができる。また、混合物134は、熱セッティング物質thermalsettingagent、熱変形物質thermalplasticagent及び/又は紫外線硬化物質等をさらに包含することができる。このような混合物134の塗布後、混合物134の上に半導体チップ200を形成し、回路基板100を加熱する。この時、回路基板100の加熱温度は、ソルダ粒子132の融点以上の温度にすることができる。接着樹脂130の加熱により、ソルダ粒子132表面の酸化膜が除去される。また、混合物134が消泡剤をさらに包含する場合、消泡剤は、混合物134内で気体発生を抑制して、ソルダ粒子132の金属表面への濡れ特性wettingcharacteristicをさらに向上させることができる。接着樹脂130は、加熱工程で溶媒が蒸発し、硬化して樹脂膜131を形成する。図12に示すように、ソルダ粒子132は、接着樹脂130内で点線の矢印に沿って流動し、開口部15a、15b、15cを通じて露出された金属パターンである基板接続端子9a、ビア金属パターン9b、及び回路金属パターン9cと、チップ接続端子122の表面へ移動して接着、固定される。これによって、チップ接続端子122と基板接続端子9aの間に、内部ソルダボール133が形成される。これと同時に、基板接続端子9aとチップ接続端子122とを連結する内部ソルダボール133とならずに周辺に残留するソルダ粒子132は、ビアダミー開口部15bと回路ダミー開口部15cを各々満たすビアダミーソルダ132bと回路ダミーソルダ132cとになる。回路ダミー開口部15cは、図10に示すように、回路金属パターン9cの幅W2より広い幅W1を有するように形成されるので、ソルダ粒子132は、露出した回路金属パターン9cの上部面のみでなく、両側壁にも付着する。そのため、回路ダミー開口部15cは、図10に示すように、回路金属パターン9cの幅W2より広い幅W1を有するように形成されるので、ソルダ粒子132が回路金属パターン9cに付着できる面積は広くなる。このため、残留するソルダ粒子による電気的短絡Short、漏洩電流等の問題点を解決できるので、信頼性ある半導体パッケージを提供できる。その上、ダミーソルダ132b、132cは、ダミー開口部15b、15c内でダミー開口部15b、15cを満たすように形成されるので、第1基板絶縁膜13の上部表面へ過度に突出することがない。したがって、ダミーソルダがダミー開口部無しで基板絶縁膜上に配置される場合に比べ、本発明においては、ダミーソルダ132b、132cの上部面と半導体チップ200との距離が遠くなり、カップリング効果による信号干渉等の影響を減らすことができる、したがって、さらに信頼性ある半導体パッケージを具現することができる。続いて、モールディング工程が進行し、モールディング膜42が形成される。図13は、本発明の他の実施形態において、図2の断面を有する半導体パッケージの製造過程を示す工程断面図であり、図14は、図13の‘C’部分を拡大した断面図である。図13、図14及び図15を参照すれば、図9の状態で回路基板100の上に混合多層膜134aソルダホイル:solderfoilと称するが形成される。混合多層膜134aは、ソルダ粒子図11を参照して説明され参照番号132に該当で構成されるソルダ粒子膜132aと、この両面に配置され、接着樹脂図11を参照して説明され参照番号130に該当で構成される接着樹脂膜130aを含む。次に、混合多層膜134aの上に半導体チップ200が形成される。そして、回路基板100が加熱され、接着樹脂膜130aは、加熱工程で溶媒が蒸発し、硬化して樹脂膜131を形成する。また、図14に示すように、ソルダ粒子膜132aは、接着樹脂膜130a内で点線の矢印に沿って流動し、開口部15a、15b、15cを通じて露出された金属パターンである基板接続端子9a、ビア金属パターン9b、及び回路金属パターン9cとチップ接続端子122の表面へと移動し、接着される。これにより、チップ接続端子122と基板接続端子9aとの間に内部ソルダボール133が形成される。これと同時に、基板接続端子9aとチップ接続端子122とを連結する内部ソルダボール133にならずに周辺に残留するソルダ粒子膜132aは、ビアダミー開口部15bと回路ダミー開口部15cを各々満たすビアダミーソルダ132bと回路ダミーソルダ132cになる。このため、残留するソルダ粒子膜による電気的短絡Short、漏洩電流等の問題点を解決でき、信頼性の高い半導体パッケージを提供することができる。また、本発明によれば、混合多層膜134aを利用して、より簡単にフリップチップをボンディングするための自己接合ソルダボンディングself-assemblysolderbonding工程を遂行することができる。本実施形態において、回路ダミー開口部15cは、信号伝達経路である回路金属パターン9cの所定の部分を露出させるように形成されるので、ダミー金属パターンを任意に形成する必要がなく、回路基板の信号配線デザインを変更する必要がない。そのため、回路基板の信号配線デザインを変更しなくとも、基板絶縁膜の回路ダミー開口部のみを望む位置に形成することができるので、信頼性の高い半導体パッケージを具現することができる。<実施形態2>図16は、本発明の実施形態2に係る半導体パッケージの平面図である。また、図17は、図16のXIVA-XIVA’線に沿って切断した断面図であり、図18は、図16のXIVB-XIVB’線に沿って切断した断面図である。図16、図17及び図18を参照すれば、本実施形態2による半導体パッケージ301に含まれる回路基板101の第1面2aには、基板ダミー金属パターン9fとリセス金属パターン9eとがさらに配置されている。基板ダミー金属パターン9fは、隣接する2つの基板接続端子9aの間に配置することができる。回路基板101のベース基板1には、リセスされた領域5aが形成され、リセスされた領域5a内にリセス金属パターン9eが配置されて、リセスされた領域5aを満たしている。リセス金属パターン9eは、隣接する2つの基板接続端子9aの間、及び隣接する2つの基板ダミー金属パターン9fの間に配置することができる。基板ダミー金属パターン9fとリセス金属パターン9eとの位置については、これに限定されるものではなく多様であり得る。第1面2aの上には第1基板絶縁膜13が配置され、第1基板絶縁膜13には基板接続端子開口部15aとダミー開口部15b、15c、15e、15fとが形成される。ダミー開口部15b、15c、15e、15fは、ビア金属パターン9b、回路金属パターン9c、リセス金属パターン9e、及び基板ダミー金属パターン9fの所定の部分を各々露出させたビアダミー開口部15b、回路ダミー開口部15c、リセスダミー開口部15e、及び基板ダミー開口部15fを包含することができる。ダミー開口部15b、15c、15e、15fは、各々ビアダミーソルダ132b、回路ダミーソルダ132c、リセスダミーソルダ132e及び基板ダミーソルダ132fで満たされ、その以外の構造は実施形態1と同一もしくは類似であり得る。図19、21、23、25A、26は、図17の断面を有する半導体パッケージの製造過程を順次的に示す工程断面図であり、図20、22、24、25B、27は、図18の断面を有する半導体パッケージの製造過程を順次的に示す工程断面図である。図19及び20を参照すれば、互に対向した第1面2aと第2面2bとを有するベース基板1を準備する。ベース基板1の第1面2aと第2面2bとには、金属板3が積層され、該金属板3は銅板を用いることができる。また、金属板3の厚さを薄くするためにハーフエッチングhalf-etching工程を行うこともできる。次に、エッチング及びドリル工程等を通じて、金属板3とベース基板1とを貫通するビアホール5を形成する。この時、上部に位置する金属板3とベース基板1の所定の部分とを除去して、リセスされた領域5aを形成する。ビアホール5とリセスされた領域5aとの形成は、同時に行うことができ、各々別に行うこともできる。図21及び図22を参照すれば、ビアホール5とリセスされた領域5aが形成されたベース基板1の上に、シード膜7が形成される。シード膜7は、無電解鍍金方法を利用して形成することができ、シード膜7としては例えば、銅を用いることができる。シード膜7は、第1面2aと第2面2bの上の金属板3の上のみではなく、ビアホール5の内側壁、及びリセスされた領域5aの内側壁と底を覆うように形成することができる。続いて、シード膜7の上に電解鍍金膜9が形成され、電解鍍金膜9は、電解鍍金方法を利用して形成することができ、、例えば銅を包含することができる。電解鍍金膜9は、シード膜7の上に形成されるのでビアホール5の内側壁、及びリセスされた領域5aの内側壁と底とにも形成される。図23及び図24を参照すれば、ドライフィルムマスクを蝕刻マスクとして利用して電解鍍金膜9を蝕刻して、基板接続端子9a、ビア金属パターン9b、回路金属パターン9c、ボールランド9d、リセス金属パターン9e及び基板ダミー金属パターン9fが形成される。電解鍍金膜9下部のシード膜7及び金属板3も共に蝕刻されて、ベース基板1の表面が露出される。続いて、、ドライフィルムマスクが除去される。図25のCは、図25のAの‘D’部分を拡大した斜視図である。図25のA~Cを参照すれば、ベース基板1の第1面2aの上に第1基板絶縁膜13が形成され、第2面2bに第2基板絶縁膜17が形成される。基板絶縁膜13、17は、ソルダレジスト層として感光性フォトレジストを用いて形成することができ、フォトリソグラフィー工程によって形成することができる。第1基板絶縁膜13は、基板接続端子9aを露出させる基板接続端子開口部15aを包含するように形成され、ダミー開口部15b、15c、15e、15fも包含するように形成される。ダミー開口部15b、15c、15e、15fは、ビア金属パターン9b、回路金属パターン9c、リセス金属パターン9e及び基板ダミー金属パターン9fの所定の部分を、各々露出させるビアダミー開口部15b、回路ダミー開口部15c、リセスダミー開口部15e及び基板ダミー開口部15fを包含することができる。基板ダミー開口部15fは、図25のCに示すように、基板ダミー金属パターン9fの幅W4より広い幅W3を有するように形成することができる。このことにより、基板ダミー開口部15fを通じて、基板ダミー金属パターン9fの両側壁に隣接するベース基板1の表面を、露出させることができ、基板ダミー金属パターン9fの3つの側壁を露出させることができる。第2基板絶縁膜17には、ボールランド9dを露出させるボールランド開口部19を形成することができ、これにより、回路基板101を完成させることができる。図26及び図27を参照すれば、回路基板101の上にソルダ粒子132と接着樹脂130とを含む混合物134が塗布される。混合物134を塗布した後に、混合物134の上に半導体チップ200を形成する。その後、回路基板100を加熱するが、この時、加熱温度は、ソルダ粒子132の融点以上の温度とすることができる。この工程により、再び図17及び図18を参照して、接着樹脂130は、加熱工程で溶媒が蒸発し、硬化して樹脂膜131を形成することができる。また、ソルダ粒子132は、接着樹脂130内で流動して、開口部15a、15b、15c、15e、15fを通じて、露出された金属パターンである、基板接続端子9a、ビア金属パターン9b、回路金属パターン9c、リセス金属パターン9e、及び基板ダミー金属パターン9fとチップ接続端子122の表面へ移動し、接着、固定される。このようにして、チップ接続端子122と基板接続端子9aとの間に、内部ソルダボール133が形成される。これと同時に、基板接続端子9aとチップ接続端子122とを連結する内部ソルダボール133にならず周辺に残留するソルダ粒子132は、ダミー開口部15b、15c、15e、15fを各々満たすビアダミーソルダ132b、回路ダミーソルダ132c、リセスダミーソルダ132e及び基板ダミーソルダ132fを形成する。また、図13を参照して説明したように、混合多層膜を利用して自己接合ソルダボンディング工程を行うこともできる。その以外の形成過程は、実施形態1と同一かまたは類似したようにすることができる。本実施形態では、基板ダミー金属パターンとリセス金属パターンを追加したことに伴い、回路基板の信号配線デザインの変更が発生する。しかし、本実施形態においても、第1基板絶縁膜にダミー開口部が形成されて、ダミーソルダがダミー開口部を満たすように形成されるので、実施形態1で説明したように、信頼性の高い半導体パッケージを具現することができる。<実施形態3>図28は本発明の実施形態3に係る半導体パッケージの断面図である。図28を参照すれば、本実施形態3に係る半導体パッケージ302では、回路基板102の上に実装される半導体チップ200の下部面にチップ接続端子122と、チップダミー金属パターン126とが配置される。そして、半導体チップ200の下部面にチップ接続端子122を露出させるチップ接続端子開口部135aと、チップダミー金属パターン126を露出させるチップダミー開口部135gと、を有するチップ絶縁膜124が提供される。チップダミー開口部135gは、チップダミーソルダ132gで満たされるが、この部分が本実施形態の特徴である。選択的に、回路基板102には、基板ダミーソルダ132fと、これを露出させる基板ダミー開口部15fを有する第1基板絶縁膜13と、を配置することができる。チップダミー開口部135gと基板ダミー開口部15fとの位置は、互に重畳されないことが望ましい。また、第1基板絶縁膜13は、回路金属パターン9cとビア金属パターン9bとを露出させない。実施形態2において、ビアホール5がビアダミーソルダ132bで満たされたのと異なり、本実施形態では、ビアホール5が導電性ペースト21で満たされる。本実施形態の回路基板102は、実施形態1で説明した回路基板100に代替することができ、その以外の構成及び製造方法も先に言及した実施形態1と同一もしくは類似であり得る。<実施形態4>図29は、本発明の実施形態4に係る半導体パッケージの断面図である。図29を参照すれば、本実施形態に係る半導体パッケージ303は、回路基板103の上に実装される半導体チップ200の下部面に配置されるチップ接続端子122に、バンプ128が付着されている。そして、チップ接続端子122と基板接続端子9aとを電気的に連結する内部ソルダボール133は、バンプ128の少なくとも側面を覆うように形成される。内部ソルダボール133は、バンプ128の底まで覆うことができる。半導体パッケージ303の形成工程の中の自己接合ソルダボンディング工程において、バンプ128の側面と底面とが露出されるので、ソルダ粒子が接着する面積が大きくなり、内部ソルダボール133とバンプ128との間の接着力を向上されることができる。また、バンプ128の高さによって、半導体チップ200と回路基板103との間隔が一定に維持されるので、信頼性の高い半導体パッケージを具現することができる。本実施形態において、回路基板103は、実施形態2の回路基板101と同一のようにすることができ、その以外の構成及び製造方法は、実施形態1~3と同一もしくは類似したものとすることができる。<実施形態5>図30は、本発明の実施形態5に係る半導体パッケージの断面図である。図30を参照すれば、本実施形態5に係る半導体パッケージ304は、回路基板104の上に2つ以上の半導体チップ200、201が積層されて実装されている。即ち、回路基板104の上に下部半導体チップ201が積層され、下部半導体チップ201の上に上部半導体チップ202が積層されている。下部半導体チップ201には、内部を貫通する貫通ビア142を形成することができる。下部半導体チップ201の下部面には、貫通ビア142下部と接する第1下部チップ接続端子146とこれを露出させる第1下部チップ絶縁膜148が配置される。下部半導体チップ201の上部面には、貫通ビア142の上部と接する第2下部チップ接続端子144と、これを露出させる第2下部チップ絶縁膜149が配置される。上部半導体チップ202下部には、チップ接続端子122とチップダミー金属パターン126が配置される。そして上部半導体チップ202下部には、チップ接続端子122とチップダミー金属パターン126を露出させるチップ絶縁膜124が配置される。チップダミー金属パターン126には、上部チップダミーソルダ152gが付着される。第1下部チップ接続端子146と回路基板104の基板接続端子9aとの間に、内部ソルダボール133が配置される。チップ接続端子122と第2下部チップ接続端子144との間には、第2内部ソルダボール152aが配置される。本実施形態において、回路基板104は、実施形態2の回路基板101と同一もしくは類似であり得る。また、チップダミー金属パターン126が上部半導体チップ202の下部面に配置されたが、チップダミー金属パターン126は、下部半導体チップ201の上部面又は下部面に配置することも可能である。チップダミー金属パターン126が下部半導体チップ201の下部面に配置された場合、チップダミー金属パターン126は、回路基板104のダミー開口部15a、15b、15c、15fと重畳されない位置に配置することができる。図31~34は、本発明の一実施形態において、図30の断面を有する半導体パッケージの製造過程を順次的に示す工程断面図である。図31を参照すれば、回路基板104の上に混合多層膜134aが形成される。混合多層膜134aは、ソルダ粒子図11を参照して説明され参照番号132に該当するで構成されるソルダ粒子膜132aと、この両面に配置され接着樹脂図11を参照して説明され参照番号130に該当するで構成される接着樹脂膜130aとを含む。そして、混合多層膜134aの上に下部半導体チップ201を提供する。図32を参照すれば、続いて回路基板100が加熱される。この加熱工程により、接着樹脂膜130aは、溶媒が蒸発し、硬化して樹脂膜131を形成する。ソルダ粒子膜132aは、接着樹脂膜130a内で開口部15a、15b、15c、15fを通じて、露出された金属パターンである基板接続端子9a、ビア金属パターン9b、回路金属パターン9c及び基板ダミー金属パターン9aと第1下部チップ接続端子146の表面へ移動し、接着、固定される。このことにより、第1下部チップ接続端子146と基板接続端子9aとの間に内部ソルダボール133が形成される。これと同時に、基板接続端子9aと第1下部チップ接続端子146とを連結する内部ソルダボール133にならずに周辺に残留したソルダ粒子膜132aは、ダミー開口部15b、15c、15fを各々満たすビアダミーソルダ132b、回路ダミーソルダ132c、及び基板ダミーソルダ132fとなる。図33を参照すれば、下部半導体チップ201の上に第2混合多層膜154が形成される。第2混合多層膜154は、ソルダ粒子図11を参照して説明され参照番号132に該当するで構成される第2ソルダ粒子膜152と、この両面に配置され、接着樹脂図11を参照して説明され参照番号130に該当するで構成される第2接着樹脂膜150を含む。そして、第2混合多層膜154の上に上部半導体チップ202が形成される。図34を参照すれば、続いて回路基板100が加熱される。第2接着樹脂膜150は、加熱工程で溶媒が蒸発し、硬化して第2樹脂膜151を形成する。第2ソルダ粒子膜152は、第2接着樹脂膜150内で流動して、金属パターンである第2下部チップ接続端子144、チップ接続端子122及びチップダミー金属パターン126の表面へ移動し、接着、固定される。これにより、第2下部チップ接続端子144とチップ接続端子122との間に第2内部ソルダボール152aが形成され、チップダミー金属パターン126には、上部チップダミーソルダ152gが形成される。続いて、外部ソルダボール40を付着し、モールディング膜42を形成して図30の断面を有する半導体パッケージ304が完成する。図35は本発明の他の実施形態において、図30の断面を有する半導体パッケージの製造過程を順次的に示す工程断面図である。図35を参照すれば、回路基板104の上に混合多層膜134a、下部半導体チップ201、第2混合多層膜154及び上部半導体チップ202が順に積層される。そして、回路基板104が加熱され、図34状態の断面を有する構造がより簡単に形成することができる。本実施形態に係る製造方法では、混合多層膜を利用したが、図11、図12及び図15を参照して説明したように、混合物134を塗布することによって行ってもよい。混合物134を利用して、図35に示すように、下部半導体チップ201と上部半導体チップ202とを同時に結合joiningさせる場合、混合物134を仮硬化させて溶媒を揮発させた状態で、下部半導体チップ201と上部半導体チップ202とを積層させることも可能である。実施形態1~5に開示した半導体パッケージにおいて、半導体チップは回路基板に実装され、回路基板に外部ソルダボール40が付着されたが、回路基板自体が母基板motherboardに該当して、外部ソルダボール40が回路基板に付着されないこともあり得る。上述した半導体パッケージ技術は、多様な種類の半導体素子及びこれを具備するパッケージモジュールに適用することができる。図36は本発明の実施形態に係る半導体パッケージを含むパッケージモジュールの例を示す図面である。図36を参照すれば、パッケージモジュール1200は、半導体集積回路チップ1220及びQFPQuadFlatPackageパッケージされた半導体集積回路チップ1230のような形態で提供され得る。本発明に係る半導体パッケージ技術が適用された半導体集積回路チップ1220、1230を、基板1210に設置することによって、パッケージモジュール1200を形成することができる。パッケージモジュール1200は、基板1210一側に具備された外部連結端子1240を通じて、外部電子装置に連結することができる。上述した半導体パッケージ技術は、電子システムに適用することができる。図37は本発明の実施形態に係る半導体パッケージを含む電子装置の例を示すブロック図である。図37を参照すれば、電子システム1300は、制御器1310、入出力装置1320、及び記憶装置1330を包含することができる。制御器1310、入出力装置1320及び記憶装置1330は、バス1350を通じて連結し、バス1350は、データが移動する通路となる。例えば、制御器1310は、マイクロプロセッサー、デジタル信号プロセッサー、マイクロコントローラー、及びこれらと同一な機能を遂行できる論理素子の中で、少なくともいずれか1つを包含することができる。制御器1310及び記憶装置1330は、本発明の実施形態に係る半導体パッケージを包含することができる。入出力装置1320は、キーパッド、キーボード及び表示装置displaydevice等で選択された少なくとも1つを包含することができる。記憶装置1330は、データを格納する装置であり、データ及び/又は制御器1310によって実行される命令語等を格納できる。記憶装置1330は、揮発性記憶素子及び/又は不揮発性記憶素子を包含し、フラッシュメモリーを適用することができ、例えば、モバイル機器やデスクトップコンピュータコンピューターのような情報処理システムに本発明の技術が適用されたフラッシュメモリーを装着することができる。このようなフラッシュメモリーは、半導体ディスク装置SSDで構成することができる。この場合、電子システム1300は、大容量のデータをフラッシュメモリーシステムに安定的に格納できる。電子システム1300は、通信ネットワークへデータを伝送するか、あるいは通信ネットワークからデータを受信するためのインターフェイス1340をさらに包含することができる。インターフェイス1340は、有線もしくは無線形態でよく、例えば、アンテナ又は有無線トランシーバー等を包含することができる。そして、図示しないが、電子システム1300には、応用チップセットApplicationChipset、カメライメージプロセッサーCameraImageProcessor:CIS、及び入出力装置等がさらに提供され得ることは、この分野の通常的な知識を習得した者にとって明確である。電子システム1300は、モバイルシステム、個人用コンピューター、産業用コンピューター又は多様な機能を遂行するロジックシステム等に具現されることができる。例えば、モバイルシステムは、個人携帯用情報端末機PDA;PersonalDigitalAssistant、携帯用コンピューター、ウェブタブレットwebtablet、モバイルフォンmobilephone、無線フォンwirelessphone、ラップトップlaptopコンピューター、メモリーカード、デジタルミュージックシステムdigitalmusicsystem、及び情報伝送/受信システムの中で、いずれか1つであり得る。電子システム1300が無線通信を遂行できる装備である場合に、電子システム1300は、CDMA、GSM登録商標、NADC、E-TDMA、WCDAM、CDMA2000のような3世代通信システムなどの通信インターフェイスプロトコルで使用することができる。上述した本発明の技術が適用された半導体素子はメモリーカードの形態で提供することができる。図38は本発明の実施形態に係る半導体パッケージを含むメモリーシステムの例を示すブロック図である。図38を参照すれば、メモリーカード1400は、不揮発性記憶素子1410及びメモリー制御器1420を包含することができる。不揮発性記憶装置1410及びメモリー制御器1420は、データを格納するか、あるいは格納されたデータを読出しできる。不揮発性記憶装置1410は、本発明の実施形態に係る半導体パッケージ技術が適用された不揮発性記憶素子の中で、少なくともいずれか1つを包含することができる。メモリー制御器1420は、ホストhostの読出し/書込み要請に応答して、格納されたデータを読出しするか、あるいは、データを格納するように不揮発性記憶装置1410を制御することができる。前述した詳細な説明は、本発明の望ましい実施形態を示したものであって、本発明は、多様な他の組合、変更及び環境で使用することができる。即ち、本明細書に開示された発明の概念の範囲、上述した開示内容と均等な範囲及び/又は当業界の技術又は知識の範囲内で変更又は修正が可能である。前述した実施形態は、本発明を実施するにあたって、最善の状態を説明するためのものであり、本発明の具体的な適用分野及び用途で要求される多様な変更が可能である。したがって、以上述べてきた本発明の詳細な説明は、開示された実施状態で本発明を制限するものではない。また、添付された請求の範囲は、他の実施状態も含むものとして解釈されなければならない。