出力電圧の第1値初期値に応答するシステムコントローラ50の出力48で第1出力電流21を生成する段階と、前記第1出力電流の生成を抑止するために電圧リターン58に前記出力を結合する段階と、から構成されることを特徴とする電源制御システム抑止方法。前記システムコントローラの入力で入力電圧を受け取る段階と、前記第1出力電流を生成する段階と、前記第1出力電流で前記出力に結合されたキャパシタを充電する段階と、前記出力電圧が前記第1値よりも大きい第2値であるときに前記第1出力電流をディセーブルにする段階をさらに含むことを特徴とする請求項1記載の電源制御システム抑止方法前記出力電圧の第2値に応答して前記システムコントローラの前記出力で第2出力電流を生成する段階をさらに含み、前記第2出力電流は前記第1出力電流よりも小さいことを特徴とする請求項1記載の方法。前記第2出力電流を生成する段階は、前記出力電圧が前記第1値よりも大きいときに、前記第1出力電流および前記第2出力電流の両方を生成する段階、および、前記出力電圧が第3値と少なくとも等しいときに前記第1出力電流および前記第2出力電流を生成することをディセーブルにする段階をさらに含み、前記第1値は前記第2値よりも大きく、また、前記第3値は前記第1値および前記第2値の両方よりも大きいことを特徴とする請求項3記載の方法。従って、高電圧値を有する入力電圧を受け取り、その入力電圧から電流のシーケンスを生成することができるようなスタートアップ回路が望まれる。説明を単純かつ明瞭にするために、図中の要素は必ずしも同じ寸法ではなく、また、異なる図中の同一の参照番号は同一の要素を示す。さらに、周知のステップおよび要素についての記述および詳細は、記述を単純化するために省略される。ここで用いられる電流輸送電極は、MOSトランジスタのソースまたはドレイン、またはバイポーラトランジスタのエミッタまたはコレクタのような装置を通って電流を輸送する装置の要素を意味し、また、制御電極は、MOSトランジスタのゲートまたはバイポーラトランジスタのベースのような装置を通って電流を制御する装置の要素を意味する。図1は、単一の高電圧入力から、独立して制御される複数の出力電流を生成することができる、高電圧マルチ出力電流装置12の一部分の実施例を概略的に示した図である。装置12は、高電圧マルチ出力要素11を含むが、これは、J-FETトランジスタ13、第1MOSトランジスタ14、および第2MOSトランジスタ15を含んで形成されることが好ましい。装置12は、さらに、第1バイアス抵抗17および第2バイアス抵抗18を含み、それらは、トランジスタ1415の各ゲートにバイアス電流を提供するために形成される。装置12は、高電圧入力22で高電圧を受け取り、制御入力2324のそれぞれに与えられる制御信号に応答して、出力1921で第1出力電流および第2出力電流をそれぞれ生成するように形成される。かかる機能を提供するために、トランジスタ13のドレインは入力22に接続され、また、ソースは共通ノード16に接続される。トランジスタ1415のドレインは、トランジスタ13のソースおよびノード16に接続される。トランジスタ14のゲートは、入力23および抵抗17の第1端子に接続され、また、ソースは出力19に接続される。トランジスタ15は、入力24および抵抗18の第1端子に接続されたゲート、および出力21に接続されたソースを有する。抵抗1718の第2端子は両方とも、トランジスタ13のソース、およびトランジスタ1415のドレインに接続される。トランジスタ13のゲート接続については、図3に関する記述で詳細に説明する。好適な実施例において、トランジスタ1415は両方ともN型チャネルMOSトランジスタであり、また、トランジスタ13はN型チャネルJ-FETトランジスタである。他の実施例において、トランジスタ1415は、J-FETトランジスタまたはバイポーラトランジスタのような他のトランジスタ構造であってもよい。電圧が入力22に印加されたとき、出力1921は、制御入力2324に印加された電圧によって制御される。トランジスタ1415は、独立してイネーブルまたはディセーブルにされ、したがって、各出力1921は独立して制御された出力電流を有する。外部電圧が入力2324のいずれにも印加されない場合、例えば、入力23または24が浮遊している場合、抵抗17または18のそれぞれは、トランジスタ13からのバイアス電流を供給して装置12およびそれぞれのトランジスタをイネーブルにし、出力19または21のそれぞれで出力電流を生成する。動作回路において、制御電圧は、典型的には入力2324に印加され、出力電流値を制御する。入力23または24に印加された電圧によって、各トランジスタのスレショルド電圧よりも小さいゲート対ソース電圧が生成されるとき、典型的にはそのトランジスタはディセーブルになる。トランジスタ14または15の一方がディセーブルになったとしても、電流は抵抗17または18のそれぞれを通って流れるので、抵抗1718は、装置12の電力消散を最小限にするために、確実にバイアス電流が非常に小さくなるように設計される。トランジスタ1415の両方がディセーブルになることによって、装置12がディセーブルになる。入力23に印加された電圧が、トランジスタ14のスレショルド電圧よりも大きいゲート対ソース電圧を生成したとき、トランジスタ14はイネーブルになり、電流がトランジスタ1314を通って出力19へ流れる。同様に、入力24に印加された電圧が、トランジスタ15のスレショルド電圧よりも大きいとき、トランジスタ1315がイネーブルになり、電流がトランジスタ1315を通って出力21へ流れる。以下で述べるように、装置12および要素11の斬新な構造によって、1つの装置から2つの異なった、独立して制御される出力電流を生成することが促進される。装置12によって供給される出力電流の最大値は、トランジスタ1415のチャネル幅を調整することにより選択される。トランジスタ131415の降伏電圧は、アプリケーションおよび他の様々な要因に依存する。世界的な線間電圧アプリケーションの一実施例において、基板76に対するトランジスタ13のドレインの降伏電圧は400ボルト400Vを超えることがあり、また、トランジスタ1415のソースの持続可能な電圧は50ボルト50Vを超えることがある。図2は、図1で説明した装置12の実施例の一部分の拡大した平面図である。図3は、図2で示す装置12の切断線3-3に沿った拡大断面図である。以下の記述は、図2および図3の両方に関係する。トランジスタ1415は、一般に、図2の点線によって特定される。トランジスタ131415は、半導体基板76の表面上に、閉じた幾何学的形状として形成される。典型的には、閉じた幾何学的形状は同一の中心を有し、かつ、いくらかの部分が重なった周囲を有する。好適な実施例では、閉じた幾何学的形状は、同心の異なった半径を有する円形または円弧形に形成される。説明を明瞭化するために好適な実施例について説明するが、円形の代わりに、楕円形、四角形、五角形、六角形等の他の閉じた形状が使用されてもよく、また、トランジスタ131415が異なる長さおよび幅を有してもよいことを当業者は理解するであろう。好適な実施例において、トランジスタ13の閉じた幾何学的形状は、半径が拡大する同心円状に形成される。トランジスタ1415の幾何学的形状の第1部分は円形状に形成され、また、第2部分は、トランジスタ131415の円形部分の半径よりも大きい半径を有する円弧状に形成される。トランジスタ13は、ドレイン接触72、および接触72を覆うドレイン電極71を含んで形成される。トランジスタ14は、1対のソース領域84を形成する1対の円弧形状のドープ領域、および円弧形状のゲートポリシリコン88を含む。トランジスタ15は、1対のソース領域85を形成する1対の円弧形状のドープ領域、および円弧形状のゲートポリシリコン86を含む。好適な実施例では、トランジスタ13のドレイン接触72は、基板76の表面上にドープ領域として形成される。接触72は、第1の半径および中心70を有する窪んだ第1の円形として形成される。円形のドープ領域73は、接触72、および接触72の半径よりも大きい第2の半径と同一中心を有するように基板76の表面上に形成される。接触72が窪んだ円形であるために、領域73の第1の円形の内側部分が接触72の下に広がる図3参照。領域73の第2の円形部分は、接触72の外側の円周から、ポリシリコン8886の内側端まで及び、トランジスタ13のチャネルを形成する。接触72の下に広がる領域73の一部分および領域73の第2部分と、基板76との界面は、J-FETトランジスタ13のゲートとして機能する。典型的には、基板76、したがってトランジスタ13のゲートは、装置12を使用する回路内で最低の電位に接続される。ポリシリコン8886の内側の円弧の下にある領域73の円弧は、それぞれトランジスタ13のソース、およびトランジスタ1415の各ドレインを形成する。この第3の円形領域は、領域73の外側端77まで放射状に及ぶ。したがって、トランジスタ13のドレインおよびソースは、ドレインよりも半径の大きいソースを有する閉じた幾何学的形状に形成される。さらに、1つのドープ領域が、トランジスタ13のソースおよびドレイン、およびトランジスタ1415のドレインを形成するために使用される。トランジスタ14のソース領域84は、それぞれがトランジスタ14のドレインの半径よりも大きい半径を有する円弧形状をした2つのドープ領域として形成される。典型的には、ソース領域84の内側部分はポリシリコン88の下にある。ソース接触83は、ソース領域84内に形成される。ソース領域84の2つのドープ領域は、ポリシリコン88の外側の周囲に沿って形成される開口114によって間隔をあけて配置される。ポリシリコン88の一部分は、開口114を通って伸び、ポリシリコン88との接触を容易にするためのタブ116を形成する。抵抗17は、基板76の表面上にドープ領域として形成される。抵抗17の一方端は、点線で示されるようにタブ116の下に伸び、ノード16で領域73と電気的に接触する。抵抗17の他方端は、金属接続118によってタブ116に接続される。同様に、トランジスタ15のソース領域85は、それぞれがトランジスタ15のドレインの半径よりも大きい半径を有する円弧形状をした2つのドープ領域として形成される。典型的には、ソース領域85の内側部分はポリシリコン86の下にある。ソース接触80は、ソース領域85内に形成される。ソース領域85の2つのドープ領域は、ポリシリコン86の外側の周囲に沿って形成される開口115によって間隔をあけ配置される。ポリシリコン86の一部分は、開口115を通って伸び、ポリシリコン86との接触を容易にするためのタブ117を形成する。抵抗18は、基板76の表面上にドープ領域として形成される。抵抗18の一方端は、点線で示されるようにタブ117の下に伸び、ノード16で領域73と電気的に接触する。抵抗18の他方端は、金属接続119によってタブ117に接続される。トランジスタ1415のそれぞれのソースに2つのドープ領域を使用することによって、各トランジスタのゲート電極への接続および抵抗1718の形成が容易になる。図2および図3の説明から明らかなように、領域73によって形成されたトランジスタ1415の円形部分の内側周囲は、トランジスタ13の外部周囲と結合してトランジスタ13のソースを形成し、それがトランジスタ1415のドレインと結合する。領域73の外側周囲は曲線状の輪郭を有し、また、領域8485の内側周囲は領域73の周囲の形状と同一形状を有する。さらに、ゲート構造7879は、領域73の外側周囲の形状と同一形状の輪郭を有する。同一の輪郭を用いることによって、トランジスタ1415のための良好に制御されたチャネルが形成される。好適な実施例において、ドレイン電極71は、フィールド酸化膜のような絶縁体64上、および層間絶縁膜102上に、閉じた円形に形成される。ドレイン接触72が窪んだ円形構造を有するので、接触72を覆う電極71の一部分は、絶縁体64および誘電体102を通って接触72まで及ぶ。電極71は、さらに、装置12と接触するためのボンディングパッドとして機能するために形成される。接触72の中央の開口部によって、装置12を破損することなく容易に電極71とボンディングすることができる。他の実施例では、接触72は、領域73内で閉じた円形に形成してもよい。図3に関し、トランジスタ131415は、基板76の表面上に形成される。基板76の表面の一部分は、円形の領域73を形成するためにドープされる。領域73の一部分は、領域73内に同心の窪んだ円形形状をしたドレイン接触72を形成するためにより高濃度にドープされる。ソース領域85およびソース領域84は、基板76の表面上でドープ領域として形成され、領域73の円周とは間隔をあけて配置される。ソース接触8380は、各ソース領域8485内に形成される。トランジスタ14のボディ領域75は、ポリシリコン88の下の基板76の表面上にドープ領域として形成される。領域75の一部分は開口114図2を通って伸び、領域75への接触の形成を助ける。同様に、トランジスタ15のボディ領域74は、ポリシリコン86の下の基板76の表面上にドープ領域として形成される。図面を明瞭化するために、開口114115への伸長部分は示されない。領域74の一部分は開口115図2を通って伸び、領域74への接触を助ける。ゲート構造78は、ソース領域84と領域73との間に挟まれた基板76上に形成され、また、ゲート構造79は、ソース領域85と領域73との間に挟まれた基板76上に形成される。ゲート構造78は、基板76上に形成されたゲート絶縁体81、絶縁体81上に形成されたゲートポリシリコン88、およびポリシリコン88上に形成された誘電体102を含む。同様に、ゲート構造79は、基板76上に形成されたゲート絶縁体82、絶縁体81上に形成されたゲートポリシリコン86、ポリシリコン86上に形成された誘電体102、および誘電体102上に形成されたゲート電極87を含む。典型的には、構造78の一方端は、ソース領域84の一部分を覆い、また、他方端は、領域73の一部分を覆う。同様に、構造79の一方端は、ソース領域85の一部分を覆い、また、他方端は、領域73の一部分を覆う。好ましくは、基板76はP型材料、また、領域73、ソース領域85、およびソース領域84はN型材料であり、その結果、トランジスタ13はNチャネルモードのJ-FETトランジスタとして形成され、また、トランジスタ1415はN型チャネルのMOSトランジスタとして形成される。当業者は、装置12の閉じた円形の幾何学的形状は、楕円形に形成された領域73および弧のように形成された領域8485を有するように形成されてもよく、あるいは、四角形の各側面に沿って長方形に形成された領域8485を有する四角形として、五角形のいくつかの側面に沿って長方形に形成された領域8485を有する五角形として、六角形のいくつかの側面に沿って長方形として形成された領域8485を有する六角形等として形成されてもよいことを理解するであろう。図4は、装置12を使用する電源制御装置システム25の一部分の実施例を概略的に示す。電源制御装置システム25は、システム25の高電圧パワーアップシーケンスを制御し、かつ、システム25の動作を抑止するために、装置12およびスタートアップ制御回路34を使用する。システム25は、電圧入力57と電圧リターン58の間で入力電圧を受け取る。他の要素は、典型的には、システム25の所望の機能を提供するために回路34の外部に接続される。例えば、エネルギー蓄積キャパシタ49、第1インダクタンス54、第2インダクタンス55、および補助インダクタンス60を有する変圧器53、整流ダイオード61、別の蓄積キャパシタ62、パルス幅モジュレータPWM制御装置51、パワートランジスタ52、抑止トランジスタ35、および負荷63は、典型的にはシステム25の一部である。キャパシタ4962、変圧器53、制御装置51、トランジスタ52、ダイオード6130は、単に装置12および回路34の動作についての説明を助けるために示される。当業者は、図4に示されない他の周知の要素および機能が、典型的には完全な電源制御装置システムを形成するために含まれることを理解するであろう。ほとんどの実施例では、キャパシタ4962、変圧器53、制御装置51、トランジスタ35、ダイオード61、30は、装置12および回路34が形成される半導体ダイの外部にある。いくつかの実施例では、制御装置51またはトランジスタ52は、装置12および回路34が形成される半導体ダイの他の部分、または外部にあってもよい。好適な実施例では、トランジスタ14はトランジスタ15よりも狭いチャネル幅を有し、かつ、トランジスタ15が出力21で提供するよりも小さい出力電流を出力19で提供する。この好適な実施例では、トランジスタ15は約600ミクロンの幅を有するように形成される。また、トランジスタ14は約100ミクロンの幅を有するように形成される。当業者は、必要な電流密度およびトランジスタ設計規則に依存して、ほぼ等しい幅または多様な他の幅を有するようなトランジスタ1415を形成することができることを理解するであろう。装置12および回路34は、システム25内の電源回路のために使用される初期電圧を提供するために用いられ、その結果、システム25は、制御装置51のようなシステム25に接続された他の回路に印加される初期電圧シーケンスにおいて滑らかに制御されたスタートアップを提供することができる。回路34は、第1出力46および第2出力47を有し、それらは、装置12の出力19からの第1出力電流、および出力21から第2出力電流とほぼ等しい2つの制御電流を提供する。好適な実施例では、出力4647は共に接続され、出力48および回路34の関連する制御出力電流を生成する。他の実施例では、出力4647は分離され、異なる回路機能に電流を提供するために使用されてもよい。装置12の出力電流を制御するために、回路34は、第1電流制御ループを有し、それは、第1センス抵抗26、第1センストランジスタ28、第1参照トランジスタ32および第1ミラートランジスタ33を備える第1電流ミラー31を含む。回路34の第2電流制御ループは、第2センス抵抗27、第2センストランジスタ29、第2参照トランジスタ37および第2ミラートランジスタ38を備える第2電流ミラー36を含む。出力19で生成された第1出力電流は、第1制御ループによって制御される。出力19の電流は抵抗26を通って流れ、抵抗26の両端で対応する電圧降下を生成する。抵抗26は、トランジスタ28のゲートとソースとの間に接続され、トランジスタ28のゲート対ソース電圧を生成し、したがって、抵抗26の両端での電圧降下は、トランジスタ28を通って第1センス電流フローを確立する。電流ミラー31は、トランジスタ28から第1センス電流を受け取り、それに応答して制御入力23に印加される電圧を制御し、これによってトランジスタ14のゲート電圧および第1出力電流の値を制御する。出力19の出力電流が増加するにつれて、第1センス電流はこれに対応して増加し、また、これに応答してトランジスタ28のゲート電圧、および入力23の制御電圧を低下させ、出力電流値を減少させる。したがって、これと反対の帰還ループは、トランジスタ14内で電流を規制するために作用する。同様に、第2制御ループは、出力21で第2出力電流を受け取り、かつ、これに応答してトランジスタ29のためのゲート対ソース電圧、およびトランジスタ29を通って流れる第2センス電流を生成するために結合された第2バイアス抵抗27を含む。トランジスタ29は、第2電流のミラー36に結合され、それがトランジスタ29から第2センス電流を受け取り、それに応答して第2制御入力24に印加される制御電圧を制御し、それによって、トランジスタ15のゲート電圧および第2出力電流の値を制御する。いくつかの実施例では、2つの電流制御ループは省略されてもよい。回路34は、さらに、装置12の動作のシーケンスのために使用される、動作電圧検出器39および初期電圧検出器40を含む。スタートアップ期間に、検出器3940は、出力48で形成された電圧の値に基づいてトランジスタ1415の動作を制御する。いくつかの実施例において、出力4647が分離され、異なる回路機能へ電流を提供するために使用されてもよく、したがって、検出器3940は、回路34または他の回路の同一または異なる出力に接続されてもよい例えば図6参照。電圧参照56は、参照56の第1および第2出力で2つの参照電圧を提供する。2つの参照電圧は、初期電圧値および所望の動作電圧値を検出するための検出レベルを設定するために、検出器3940によって使用される。制御装置51は、検出器39の出力によって制御されるイネーブル入力を有し、所要の動作電圧が到達するまで制御装置51が第1インダクタンス54を駆動しないことを保証する。電流制御ループおよび検出器3940は、制御ループが電流を制御し、かつ、検出器が出力4647の電圧に基づいて装置12を制御する限り、多様な設計によって実行することができることを当業者は理解するであろう。入力5722の電圧が0で始まり、時間と共に増大するとき、出力4647の出力電圧は、0で始まり、初期電圧値を過ぎて増大し、所望の動作電圧値に達する。所望の動作電圧値は、典型的には、制御装置51および負荷63のような回路34の外部にある他の回路に対して通常動作を提供する値が選択される。初期電圧値は、典型的には所望の動作値未満で、一般的にはいくらかの基本回路機能を行うために使用することができる電圧値の下限である。例えば、初期電圧値は、出力電圧がその所望動作値に達するのに先立って、いくつかの基礎的な比較器または他の回路が動作するために必要な値である。初期電圧値は、典型的には、参照56、検出器3940を動作するために使用される。この初期電圧を提供するために、出力48がキャパシタ49に接続され、また、出力4647からの電流がキャパシタ49を充電し、回路34および出力48の出力電圧を形成する。回路34は、この出力電圧を受け取り、これに応答して装置12のシーケンスを制御する。システム25をスタートアップするために要求される時間を最小限にするために、初期電圧値はできるだけ低くなるように選択されるので、キャパシタ49はできるだけ早く初期値まで充電される。検出器40は、出力電圧を受け取り、これに応答してトランジスタ15をディセーブルに、装置12をイネーブルにするために形成され、出力電圧が最初の電圧値未満である限り、トランジスタ14からの電流を供給する。出力電圧が、初期電圧値と等しい、またはそれよりも大きいとき、検出器40はトランジスタ15をイネーブルにし、その結果、装置12は第1および第2出力電流の両方を生成することができる。検出器39は、出力48の出力電圧を受け取り、これに応答して、出力電圧が、所望の動作電圧値と等しい、またはそれよりも大きいとき、装置12をディセーブルにするために形成される。好適な実施例では、検出器39はヒステリシスを有し、出力電圧が所望の動作電圧値の周辺でわずかに変化するときに、検出器39がオンおよびオフに切り替わるのを防止する。ヒステリシス入力により、出力電圧が、所望の動作電圧値から検出器39のヒステリシスオフセット電圧を引いた値とほぼ等しい第3の値まで減少したとき、検出器39が装置12を再びイネーブルにする。この機能を補助するために、検出器39は入力を有し、それは、出力48、ならびに、それぞれが第1ディセーブルトランジスタ41および第2ディセーブルトランジスタ42に結合された2つの出力に結合される。検出器3940のそれぞれ、ならびに関連する参照は、参照電圧値を確立するためにトランジスタのスレショルドを使用する単一のMOSトランジスタを含む当業者間に周知である多種多様の回路によって形成することができる。図5は、回路34の出力電圧および出力電流をそれぞれ示す線4345を有するグラフである。ここでの記述は、図4および図5の両方に関係する。入力57に電力を加えるに先立って、キャパシタ6249は放電され、出力48は0ボルトである。従って、回路34は動作しておらず、また、装置12からの出力電流は無い。入力電圧がタイムT0で入力57に印加されるとき、電流は、インダクタンス54を通って、装置12の入力22へ流れ始める。入力22の電圧が増加するにつれて、トランジスタ13はオンになり、抵抗1718を通ってトランジスタ1415にバイアス電流を供給する。検出器39の出力は低になり、検出器40の出力は高になり、したがって、トランジスタ4142はディセーブルになり、またトランジスタ44はイネーブルになって、入力24を低に引き下げ、かつトランジスタ15をディセーブルにする。抵抗17は、制御入力23、したがって、トランジスタ14のゲートを入力22の入力電圧まで引き下げ、トランジスタ14をイネーブルにして第1出力電流を回路34に供給する。回路34は、出力電流を制御し、出力電流値68で出力48に第1制御電流を供給するライン45参照。出力電流はキャパシタ49の充電を開始する。タイムT1で、キャパシタ49が初期電圧値65に充電されると、検出器40は低値に切り替わり、それによってトランジスタ44がディセーブルになり、抵抗18はトランジスタ15をイネーブルにすることが可能になる。回路34は、第2出力電流を受け取り、出力48に第2制御電流を提供するために値を制御する。回路34は、さらに、制御装置51に第3出力を提供する。トランジスタ14はイネーブルのままであり、従って、出力48の制御出力電流は値69まで増加し、また、キャパシタ49は、その時点で、装置12からの第1および第2出力電流の両方によって充電される。出力48の電圧値が、タイムT2で所要の動作電圧値66まで増加したとき、検出器39の出力は高値に切り替わり、それによって、トランジスタ4142がイネーブルになって制御入力2324を低に引き下げ、装置12をディセーブルにする。検出器39の出力が高であるときも、制御装置51がイネーブルになり、また、トランジスタ52は制御装置51に応答して入力22の駆動を開始する。システム25は、負荷63への電力供給を開始する。出力48の出力電圧が第3電圧値67まで減少した場合、検出器39のヒステリシスオフセットがタイムT3で低電圧を検出し、トランジスタ4142をディセーブルにし、それによって、装置12をイネーブルにして第1および第2出力電流を出力48に供給し、もう一度キャパシタ49を動作電圧値66に充電する。第3電圧値67は、値65と非常に近い値を含む任意の値であってよい。システム25の動作中に、システム25をディセーブルにする、あるいは抑止することが適切な場合がある。例えば、負荷63は、システム25をディセーブルにすることを要求する条件を検出することがある。かかる場合、負荷63または他の回路図示せずは、トランジスタ35をイネーブルにし、出力48を低に引き下げ、かつ、システム25の動作を抑止することができる。出力48を低に引き下げることによって、キャパシタ49が放電する。キャパシタ49が初期電圧値より小さい値まで放電されたとき、検出器40は、トランジスタ44をイネーブルにし、装置12のトランジスタ15をディセーブルにすることができる。トランジスタ15をディセーブルにすることによって、システム25が第2出力電流の供給を抑止し、装置12をイネーブルに保持して第1出力電流を供給する。第1出力電流は第2出力電流よりはるかに小さい、好適には少なくとも10倍小さいので、トランジスタ14をイネーブルに保持することによって、制御装置51をディセーブルにし、システム25が負荷63に電圧を提供することを妨げ、装置12がスタンバイ電流として第1出力電流を供給することを可能にする。したがって、この方法は、スタンバイ電流を維持する一方でシステム25の動作を抑止するための容易な方法を提供し、また、負荷63がトランジスタ35をディセーブルにするときにキャパシタ49を容易に再充電できる方法を提供する。システム25が抑止される間、電力消散量を最小限にすることは重要である。第1出力電流が低電流であるために、システム25を抑止するこの方法は、入力57に印加された電圧から消散された電力の量を最小限にする。典型的に、第1出力電流値は、ENERGYSTAR登録商標のような認可基準で指定されたスタンバイ電流よりも小さくなるように選択される。装置12およびトランジスタ35は、システムコントローラ50およびシステム25の抑止回路を形成することが理解されるであろう。トランジスタ35は、動作シーケンスおいて何時でもイネーブルになり、抑止機能はその時に存在する出力電圧および電流値で始まることを、当業者は理解するであろう。さらに、検出器3940は、初期電圧値を検出した後に第2出力電流だけを供給するために装置12をイネーブルにするような他の制御シーケンスを用いる使用することも可能であり、また、シーケンスを逆にして、初期電圧値を検出する前に第2出力電流を供給すること、また、初期電圧値を検出した後に第1出力電流を供給すること等も可能である。図6は、静電放電ESD保護回路90の実施例の一部を概略的に図示する。回路90は、出力91で制御されたスタートアップ電圧を提供するために、スタートアップ電流のソースとして装置12の出力21を使用し、さらに、入力57に接続された回路に対するESD保護をイネーブルにするために出力19を使用する。しばしば、電気回路の動作中に、回路が外部ソースからのESD放電を受け取ることがある。かかるESD放電は、ESD放電のソースの近くに接続される半導体デバイスを容易に破損する可能性がある。回路90は、ESDイベント中にトランジスタ97をイネーブルにするために装置12のトランジスタ14を使用し、また、回路90の出力91の出力電圧の制御されたスタートアップを提供するためにトランジスタ15を使用する。したがって、トランジスタ1415は独立して動作し、トランジスタ13の出力から派生した2つの異なる機能を実行する。検出器39およびトランジスタ41は、トランジスタ15を制御するために使用されて出力電圧の制御されたスタートアップを提供し、また、ESD検出器96は、ESDイベントが発生しない限り、トランジスタ14をディセーブルにするために使用される。回路90は、さらに参照93を含み、これが、出力91で所望の動作電圧値を検出するために使用される第1参照電圧を提供し、かつ、トランジスタ14をディセーブルにするために使用される第2参照電圧を提供する。動作電圧検出器39は、トランジスタ15を制御し、出力91の電圧が所望の動作電圧値に達するまでキャパシタ49を充電する。入力22に印加された入力電圧が回路90に最初に印加されたとき、キャパシタ49が放電される。入力電圧が十分に増加してトランジスタ13をオンにし、抵抗18を通ってトランジスタ15にバイアス電流を供給する。検出器39の出力は低電圧値で始まり、出力91の出力電圧が所要の動作電圧値に達するまで、低いままである。低電圧によってトランジスタ41はディセーブルになり、それによって抵抗18がトランジスタ15をイネーブルにし、キャパシタ49を充電するための出力電流を生成し、かつ、出力電圧を生成することを可能にする。キャパシタ49が所望の動作電圧値に充電されたとき、検出器39の出力は高になってトランジスタ41をイネーブルにし、装置12のトランジスタ15をディセーブルにする。検出器39のヒステリシスは、図4に関して説明したように所望の動作電圧値で出力電圧を保持するために機能する。検出器39は、トランジスタ14には影響を与えない。ESDイベントが生じたとき、ESDによってトランジスタ14のゲートが充電され、それによって、トランジスタ14がイネーブルになる。トランジスタ14は、トランジスタ97を低インピーダンス状態に駆動するのに十分な駆動電流を提供するために形成される。トランジスタ97は、典型的には、トランジスタ97が低インピーダンス状態であるときに、ESD放電に起因する電流を容易に引き込むことができる低いオン抵抗のパワートランジスタである。回路90が、検出器96への参照入力電圧よりも大きい出力91によって定義される正常な動作状態でない限り、トランジスタ14は、検出器96の高出力状態によってイネーブルになるであろう。回路90の正常な動作状態下では、トランジスタ14はディセーブルになり、それによって、ドライバ制御ブロック98はトランジスタ97を制御することが可能になる。当業者は、検出器96には多種多様の実施例があることに注目するであろう。実施例の一つには、反転された入力上の出力電圧および反転しない入力上のESD検出電圧を受け取る比較器94が含まれる。比較器94の出力は、装置12の入力23に接続される。上記の全てから、新規の装置、装置を形成する方法、および装置を使用する方法が示されたことは明白である。他の機能には、スタートアップデバイスを低電圧に引き下げることによって、電源制御システムの動作を抑止することが含まれる。出力上の低電圧によって、スタートアップデバイスが電流を充電することをディセーブルにし、電流をできるだけ低くして消散する一方で電源制御システムの動作を抑止する。さらに、1つのドープした領域を使用して、J-FETトランジスタのソースおよびドレイン、ならびに2つのMOSトランジスタのドレインを形成することが含まれる。単一のドープした領域は、閉じた幾何学的形状として形成される。1つのドープした領域を3つのトランジスタすべてに使用することによって、高電圧マルチ出力電流デバイスのコストが最小限になる。閉じた形状は、さらに、単一のドープ領域に隣接する2つのMOSトランジスタのソースを形成すること、さらに、高電圧マルチ出力電流デバイスのために使用されるスペースを最小限にすることを助長する。独立して抑制されるMOSトランジスタは、電源制御回路のスタートアップのシーケンスのために2つの異なる電流のための高電圧マルチ出力電流装置、および複数の独立して制御される出力電圧を必要とする他の回路を使用することを助長する。要素11および装置12は、3つ以上の出力およびトランジスタ1415のようなトランジスタを含むことが可能であることに注目すべきである。例えば、要素11および装置12は、トランジスタ1415と並列である第3トランジスタを含むことができる。第3トランジスタは、ノード16に接続されたドレイン、装置12の第3出力を形成するソース、および装置12のための第3入力を形成するゲートを有する。第3トランジスタは、ノード16に接続された第1端子、および第3トランジスタのゲートに接続された第2端子を有する、関連する第3抵抗を有する。第3トランジスタは、第1および第2出力電流とは異なる第3出力電流を生成することができる。3つのトランジスタを全て使用するアプリケーションの一例は、図4に関して説明されるような第1および第2出力電流を提供するトランジスタ1415を含むことができる。また、第3トランジスタは、図6に関して説明されるようなトランジスタ97を駆動するために第3出力電流を提供することができる。さらに、要素11および装置12は、任意の数のかかるトランジスタおよび関連する抵抗を有することができる。