"結晶シリコンからなる光電変換部と、前記光電変換部に接して形成されたi型半導体層と、前記i型半導体層に接して形成され、非晶質相または微結晶相からなるp型半導体層と、前記p型半導体層に接して形成され、酸素原子を含む非晶質半導体層と、前記非晶質半導体層に接して形成された透明導電膜とを備える光電変換素子。前記非晶質半導体層の前記p型半導体層側の酸素原子濃度は、前記非晶質半導体層の前記透明導電膜側の酸素原子濃度よりも低い、請求項1に記載の光電変換素子。前記非晶質半導体層の酸素原子濃度は、前記透明導電膜から離れるに従って低くなる、請求項2に記載の光電変換素子。前記非晶質半導体層の酸素原子濃度は、前記透明導電膜から離れるに従って連続的に低くなる、請求項3に記載の光電変換素子。前記非晶質半導体層の酸素原子濃度は、前記透明導電膜から離れるに従って段階的に低くなる、請求項3に記載の光電変換素子。前記光電変換部は、n型単結晶シリコンからなる、請求項1から請求項5のいずれか1項に記載の光電変換素子。前記光電変換部は、p型単結晶シリコンからなる、請求項1から請求項5のいずれか1項に記載の光電変換素子。前記i型半導体層および前記p型半導体層は、非晶質相からなる、請求項1から請求項7のいずれか1項に記載の光電変換素子。前記i型半導体層は、i型アモルファスシリコンからなり、前記p型半導体層は、p型アモルファスシリコンからなる、請求項8に記載の光電変換素子。前記i型半導体層は、非晶質相からなり、前記p型半導体層は、微結晶相からなる、請求項1から請求項7のいずれか1項に記載の光電変換素子。前記i型半導体層は、i型アモルファスシリコンからなり、前記p型半導体層は、p型微結晶シリコンからなる、請求項10に記載の光電変換素子。結晶シリコンからなる光電変換部に接してi型半導体層を形成する第1の工程と、非晶質相または微結晶相からなるp型半導体層を前記i型半導体層に接して形成する第2の工程と、酸素原子を含む非晶質半導体層を前記p型半導体層に接して形成する第3の工程と、前記非晶質半導体層に接して透明導電膜を形成する第4の工程とを備える光電変換素子の製造方法。前記第3の工程において、前記非晶質半導体層の前記p型半導体層側の酸素原子濃度が前記非晶質半導体層の前記透明導電膜側の酸素原子濃度よりも低くなるように炭酸ガスを供給して前記非晶質半導体層を形成する、請求項12に記載の光電変換素子の製造方法。前記第3の工程において、前記p型半導体層から離れるに従って炭酸ガスの供給量を多くして前記非晶質半導体層を形成する、請求項13に記載の光電変換素子の製造方法。前記第3の工程において、前記p型半導体層から離れるに従って炭酸ガスの供給量を連続的に多くして前記非晶質半導体層を形成する、請求項14に記載の光電変換素子の製造方法。前記第3の工程において、前記p型半導体層から離れるに従って炭酸ガスの供給量を段階的に多くして前記非晶質半導体層を形成する、請求項14に記載の光電変換素子の製造方法。前記第1の工程において、n型単結晶シリコンからなる光電変換部に接して前記i型半導体層を形成する、請求項11から請求項16のいずれか1項に記載の光電変換素子の製造方法。前記第1の工程において、p型単結晶シリコンからなる光電変換部に接して前記i型半導体層を形成する、請求項11から請求項16のいずれか1項に記載の光電変換素子の製造方法。前記第1の工程において、非晶質相からなるi型半導体層を前記光電変換部に接して形成し、前記第2の工程において、非晶質相からなるp型半導体層を前記i型半導体層に接して形成する、請求項11から請求項18のいずれか1項に記載の光電変換素子の製造方法。前記第1の工程において、i型アモルファスシリコンからなるi型半導体層を前記光電変換部に接して形成し、前記第2の工程において、p型アモルファスシリコンからなるp型半導体層を前記i型半導体層に接して形成する、請求項19に記載の光電変換素子の製造方法。前記第1の工程において、非晶質相からなるi型半導体層を前記光電変換部に接して形成し、前記第2の工程において、微結晶相からなるp型半導体層を前記i型半導体層に接して形成する、請求項11から請求項18のいずれか1項に記載の光電変換素子の製造方法。前記第1の工程において、i型アモルファスシリコンからなるi型半導体層を前記光電変換部に接して形成し、前記第2の工程において、p型微結晶シリコンからなるp型半導体層を前記i型半導体層に接して形成する、請求項21に記載の光電変換素子の製造方法。しかし、従来の太陽電池のように、透明導電膜に接してp型非晶質シリコンを形成した場合、透明導電膜とp型非晶質シリコンとの間に正孔に対してエネルギー障壁が形成される。その結果、光励起された正孔は、p型非晶質シリコンから透明導電膜へ効率良く伝導することが困難になり、太陽電池の曲線因子FF:FillFactorが低下する。また、上記のエネルギー障壁は、太陽電池内の拡散電位を低下させ、太陽電池の開放電圧を低下させる。そこで、この発明は、上記のエネルギー障壁による太陽電池の特性低下を解決すると言う新規な課題に着目してなされたものであり、変換効率を向上可能な光電変換素子を提供するものである。また、この発明は、変換効率を向上可能な光電変換素子の製造方法を提供するものである。この発明の実施の形態によれば、光電変換素子は、光電変換部と、i型半導体層と、p型半導体層と、非晶質半導体層と、透明導電膜とを備える。光電変換部は、結晶シリコンからなる。i型半導体層は、光電変換部に接して形成される。p型半導体層は、i型半導体層に接して形成され、非晶質相または微結晶相からなる。非晶質半導体層は、p型半導体層に接して形成され、酸素原子を含む。透明導電膜は、非晶質半導体層に接して形成される。また、この発明の実施の形態によれば、光電変換素子の製造方法は、結晶シリコンからなる光電変換部に接してi型半導体層を形成する第1の工程と、非晶質相または微結晶相からなるp型半導体層をi型半導体層に接して形成する第2の工程と、酸素原子を含む非晶質半導体層をp型半導体層に接して形成する第3の工程と、非晶質半導体層に接して透明導電膜を形成する第4の工程とを備える。この発明の実施の形態による光電変換素子においては、酸素原子を含む非晶質半導体層は、透明導電膜およびp型半導体層に接して透明導電膜とp型半導体層との間に配置される。そして、非晶質半導体層には、酸素原子に起因したドナー準位が形成され、非晶質半導体層は、n型の導電型を有する。その結果、非晶質半導体層とp型半導体層との界面には、再結合準位が存在する。また、非晶質半導体層/p型半導体層からなるn/p接合は、非晶質半導体層とp型半導体層との界面に存在する再結合準位に起因にして整流特性を殆ど示さないので、p型半導体層/i型半導体層/光電変換部からなる接合による内部電界の低下が抑制される。そうすると、電子および正孔は、非晶質半導体層とp型半導体層との界面において効率的に再結合し、光電変換素子の開放電圧および曲線因子が大きくなる。従って、光電変換素子の変換効率を向上できる。また、この発明の実施の形態による光電変換素子の製造方法においては、酸素原子を含む非晶質半導体層は、透明導電膜およびp型半導体層に接して透明導電膜とp型半導体層との間に形成される。その結果、製造された光電変換素子において、非晶質半導体層とp型半導体層との界面には、再結合準位が存在する。また、非晶質半導体層/p型半導体層からなるn/p接合は、非晶質半導体層とp型半導体層との界面に存在する再結合準位に起因にして整流特性を殆ど示さないので、p型半導体層/i型半導体層/光電変換部からなる接合による内部電界の低下が抑制される。そうすると、電子および正孔は、非晶質半導体層とp型半導体層との界面において効率的に再結合し、光電変換素子の開放電圧および曲線因子が大きくなる。従って、光電変換素子の変換効率を向上できる。本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。この明細書において、非晶質相とは、シリコンSi原子等がランダムに配列された状態を言う。また、微結晶相とは、Si原子等のランダムなネットワークの中に粒径が10~100nm程度であるSi等の結晶粒が存在する状態を言う。更に、アモルファスシリコンをa-Siと表記するが、この表記は、実際には、水素H原子が含まれていてもよい。アモルファスシリコンカーバイドa-SiC、アモルファスシリコンカーボンオキサイトa-SiCO、アモルファスシリコンナイトライドa-SiN、アモルファスシリコンゲルマニウムa-SiGe、アモルファスゲルマニウムa-Ge、微結晶シリコンカーバイドμc-SiC、微結晶シリコンμc-Si、微結晶シリコンゲルマニウムμc-SiGe、および微結晶ゲルマニウムμc-Geについても、同様に、H原子が含まれていてもよい。図1は、この発明の実施の形態による光電変換素子の構成を示す断面図である。図1を参照して、この発明の実施の形態による光電変換素子10は、透明導電膜1と、非晶質半導体層2と、p型半導体層3と、i型半導体層4と、光電変換部5とを備える。透明導電膜1は、例えば、ITOIndiumTinOxide、SnO2およびZnO等からなる。非晶質半導体層2は、透明導電膜1に接して配置される。そして、非晶質半導体層2は、炭素原子、酸素原子およびシリコン原子を含む。p型半導体層3は、非晶質半導体層2に接して配置される。そして、p型半導体層3は、非晶質相または微結晶相からなる。i型半導体層4は、p型半導体層3に接して配置される。そして、i型半導体層4は、非晶質相からなる。光電変換部5は、i型半導体層4に接して配置される。そして、光電変換部5は、単結晶シリコンまたは多結晶シリコンからなる。即ち、光電変換部5は、結晶シリコンからなる。光電変換素子10においては、太陽光は、透明導電膜1側から光電変換素子10に入射される。光電変換素子10は、i型半導体層4、p型半導体層3、非晶質半導体層2および透明導電膜1を光電変換部5上に順次積層して製造される。上述したように、非晶質半導体層2は、酸素原子を含むので、酸素原子に起因するドナー準位が形成され、n型の導電型を有する。また、p型半導体層3は、非晶質相または微結晶相からなる。その結果、非晶質半導体層2とp型半導体層3との界面には、再結合準位が存在する。また、非晶質半導体層2とp型半導体層3とからなる接合は、非晶質半導体層2とp型半導体層3との界面に存在する再結合準位に起因して整流特性を殆ど示さないので、p型半導体層3/i型半導体層4/光電変換部5からなる接合の拡散電位の低下が抑制される。そうすると、光電変換部5で光励起された正孔は、キャリア拡散および拡散電位によってp型半導体層3へ移動し、非晶質半導体層2とp型半導体層3との界面に到達する。また、光電変換部5で光励起された電子は、光電変換部5から外部のリード線図示せずおよび透明導電膜1を介して非晶質半導体層2に到達する。そして、電子と正孔は、非晶質半導体層2とp型半導体層3との界面において、再結合準位を介して再結合する。これによって、光電流Iphが光電変換素子10に流れる。このように、非晶質半導体層2を透明導電膜1とp型半導体層3との間に設けることによって、光電変換部5で光励起された正孔は、非晶質半導体層2とp型半導体層3との界面で電子と効率良く再結合するとともに、p型半導体層3/i型半導体層4/光電変換部5からなる接合の拡散電位の低下が抑制される。従って、開放電圧の低下および曲線因子の低下が抑制され、光電変換素子10の変換効率を向上できる。p型半導体層3が微結晶相からなる場合、p型半導体層3/i型半導体層4/光電変換部5からなる接合の拡散電位は、p型半導体層3が非晶質相からなる場合よりも大きくなるので、開放電圧Vocを大きくできる。また、p型半導体層3が微結晶相からなる場合、p型半導体層3の抵抗は、p型半導体層3が非晶質相からなる場合よりも低くなるので、曲線因子FFを改善できる。その結果、光電変換素子10の変換効率を更に向上できる。以下、光電変換素子10の実施例について説明する。光電変換素子10を具体的に実現する場合、非晶質半導体層2、p型半導体層3およびi型半導体層4は、表1に示す各材料からなる。実施例1図2は、実施例1における光電変換素子の構成を示す断面図である。図2を参照して、光電変換素子10Aは、集電電極9と、透明導電膜11と、非晶質半導体層21と、p型非晶質層31と、i型非晶質層41と、光電変換部51と、絶縁層61と、裏面電極62とを備える。i型非晶質層41、p型非晶質層31、非晶質半導体層21、透明導電膜11および集電電極9は、光電変換部51上に順次積層される。絶縁層61および裏面電極62は、透明導電膜11と反対側において、光電変換部51上に順次積層される。集電電極9は、例えば、銀Agからなり、透明導電膜11の表面に櫛型に形成される。透明導電膜11は、例えば、SnO2からなる。非晶質半導体層21は、例えば、a-SiCOからなり、厚みは、例えば、4nmである。また、非晶質半導体層21中の酸素O濃度は、5原子以上20原子以下であり、好ましくは、7原子以上15原子以下である。そして、非晶質半導体層21は、透明導電膜11に接する。p型非晶質層31は、例えば、p型a-Siからなり、厚みは、例えば、10nmである。そして、p型非晶質層31は、非晶質半導体層21に接する。i型非晶質層41は、例えば、i型a-Siからなり、厚みは、例えば、10nmである。そして、i型非晶質層41は、p型非晶質層31に接する。光電変換部51は、例えば、面方位が100であり、比抵抗が0.1~1.0Ωcmであるn型単結晶シリコンからなり、厚みは、例えば、200~300μmである。そして、光電変換部51は、i型非晶質層41に接する。絶縁層61は、例えば、二酸化シリコンSiO2とシリコンナイトライドSiNとの2層構造からなる。そして、絶縁層61は、SiO2が光電変換部51に接するように光電変換部51の表面に形成される。裏面電極62は、例えば、アルミニウムAlからなる。そして、裏面電極62は、絶縁層61に形成されたスルーホールを介して光電変換部51に接するとともに絶縁層61を覆う。このように、光電変換素子10Aは、光電変換素子10のp型半導体層3およびi型半導体層4に非晶質層を用いて光電変換素子10を具体化したものである。光電変換素子10Aの製造方法について説明する。光電変換素子10Aは、プラズマ装置を用いてプラズマCVDChemicalVapourDeposition法によって製造される。プラズマ装置は、仕込室と、反応室CB1~CB4と、取出室と、整合器と、RF電源とを備える。仕込室、反応室CB1~CB4および取出室は、直列的に配置されている。そして、仕込室と反応室CB1との間、反応室CB1と反応室CB2との間、反応室CB2と反応室CB3との間、反応室CB3と反応室CB4との間および反応室CB4と取出室との間は、仕切バルブで仕切られている。また、仕込室から反応室CB1、反応室CB2、反応室CB3、反応室CB4および取出室へシリコンウェハを順次搬送する搬送機構がプラズマ装置に備えられている。仕込室は、加熱機構と排気機構とを備える。加熱機構は、シリコンウェハを所定の温度に昇温する。排気機構は、仕込室内のガスを排気し、仕込室の到達圧力を、例えば、1×10-5Pa以下に設定する。反応室CB1~CB4の各々は、平行平板電極と、加熱機構と、排気機構とを備える。加熱機構は、シリコンウェハを所定の温度に昇温する。排気機構は、反応室CB1~CB4内のガスを排気し、反応室CB1~CB4の到達圧力を、例えば、1×10-5Pa以下に設定する。平行平板電極は、整合器を介してRF電源に接続される。取出室は、排気機構を備える。排気機構は、取出室内のガスを排気し、取出室の到達圧力を、例えば、1×10-5Pa以下に設定する。仕込室、反応室CB1~CB4および取出室の各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが仕込室、反応室CB1~CB4および取出室に最も近くなるように仕込室、反応室CB1~CB4および取出室に直列的に連結されている。そして、各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプによって仕込室、反応室CB1~CB4および取出室内のガスを排気し、またはメカニカルブースタポンプおよびロータリーポンプによって仕込室、反応室CB1~CB4および取出室内のガスを排気する。RF電源は、例えば、13.56MHzのRF電力を整合器を介して反応室CB1~CB4の平行平板電極に印加する。光電変換素子10Aの製造が開始されると、光電変換部51としてのn型単結晶シリコンからなるシリコンウェハをエタノール等で超音波洗浄して脱脂し、その後、シリコンウェハをフッ酸中に浸漬してn型単結晶シリコンの表面に形成された自然酸化膜を除去するとともに、n型単結晶シリコンの表面を水素で終端する。なお、n型単結晶シリコンの表面をテクスチャ化する場合、シリコンウェハをエタノール等で超音波洗浄した後、シリコンウェハの表面をアルカリを用いて化学的に異方性エッチングし、n型単結晶シリコンの表面をテクスチャ化する。その後、上述したようにフッ酸を用いて自然酸化膜を除去するとともに、n型単結晶シリコンの表面を水素で終端する。シリコンウェハの洗浄が終了すると、シリコンウェハをプラズマ装置の仕込室の基板ホルダー上に配置する。そして、仕込室の排気機構は、1×10-5Pa以下に仕込室内のガスを排気し、仕込室の加熱機構は、シリコンウェハn型単結晶シリコンの温度を200°Cに設定するように基板ホルダーを加熱する。また、反応室CB1~CB4の加熱機構も、シリコンウェハn型単結晶シリコンの温度を200°Cに設定するように基板ホルダーを加熱する。シリコンウェハn型単結晶シリコンの温度が200°Cに達すると、仕込室と反応室CB1との間の仕切バルブが開けられ、シリコンウェハn型単結晶シリコンは、仕込室から反応室CB1へ搬送される。非晶質半導体層21、p型非晶質層31およびi型非晶質層41を形成するときの材料ガスの流量を表2に示す。シリコンウェハn型単結晶シリコンが反応室CB1へ搬送されると、10sccmのシランSiH4ガスと、130sccmの水素H2ガスとを反応室CB1に流し、反応室CB1の圧力を13.3Pa~665Paの範囲に設定する。そして、RF電源は、16~80mW/cm2の範囲のRFパワーを整合器を介して平行平板電極に印加する。これによって、反応室CB1内でプラズマが発生し、i型非晶質層41としてのi型a-Siがn型単結晶シリコンの一主面上に堆積される。i型非晶質層41の厚みが10nmになると、反応室CB1の平行平板電極へのRFパワーの印加を停止するとともに、SiH4ガスおよびH2ガスの反応室CB1への供給を停止し、排気機構によって1×10-5Pa以下に反応室CB1を真空引きする。そして、仕切バルブを開け、i型非晶質層41/n型単結晶シリコンを反応室CB1から反応室CB2へ搬送する。i型非晶質層41/n型単結晶シリコンが反応室CB2へ搬送されると、2sccmのSiH4ガスと、50sccmのH2ガスと、水素希釈された12sccmのジボランB2H6ガスと、5sccmのメタンCH4ガスとを反応室CB2に流し、反応室CB2の圧力を13.3Pa~665Paの範囲に設定する。そして、RF電源は、16~80mW/cm2の範囲のRFパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたB2H6ガスの濃度は、例えば、0.1である。これによって、反応室CB2内でプラズマが発生し、p型非晶質層31としてのp型a-Siがi型非晶質層41上に堆積される。p型非晶質層31の厚みが10nmになると、反応室CB2の平行平板電極へのRFパワーの印加を停止するとともに、SiH4ガス、H2ガス、B2H6ガスおよびCH4ガスの反応室CB2への供給を停止し、排気機構によって1×10-5Pa以下に反応室CB2を真空引きする。そして、仕切バルブを開け、p型非晶質層31/i型非晶質層41/n型単結晶シリコンを反応室CB2から反応室CB3へ搬送する。p型非晶質層31/i型非晶質層41/n型単結晶シリコンが反応室CB3へ搬送されると、2sccmのSiH4ガスと、50sccmのH2ガスと、1.6sccmの炭酸CO2ガスとを反応室CB3に流し、反応室CB3の圧力を13.3Pa~665Paの範囲に設定する。そして、RF電源は、16~80mW/cm2の範囲のRFパワーを整合器を介して平行平板電極に印加する。これによって、反応室CB3内でプラズマが発生し、非晶質半導体層21としてのa-SiCOがp型非晶質層31上に堆積される。非晶質半導体層21の厚みが4nmになると、反応室CB3の平行平板電極へのRFパワーの印加を停止するとともに、SiH4ガス、H2ガスおよびCO2ガスの反応室CB3への供給を停止し、排気機構によって1×10-5Pa以下に反応室CB3を真空引きする。そして、仕切バルブを開け、非晶質半導体層21/p型非晶質層31/i型非晶質層41/n型単結晶シリコンを反応室CB3から取出室へ搬送する。そして、取出室で非晶質半導体層21/p型非晶質層31/i型非晶質層41/n型単結晶シリコンを室温まで冷却した後、非晶質半導体層21/p型非晶質層31/i型非晶質層41/n型単結晶シリコンを取出室から取出し、非晶質半導体層21/p型非晶質層31/i型非晶質層41/n型単結晶シリコンをスパッタリング装置にセットする。そして、スパッタリング法によって透明導電膜11としてのSnO2を非晶質半導体層21上に形成し、その後、金属マスクを用いてスパッタリング法によって集電電極9としてのAgを透明導電膜11上に形成する。引き続いて、透明導電膜11と反対側のn型単結晶シリコンの表面にスパッタリング法によってSiO2およびSiNを順次積層する。そうすると、集電電極9/透明導電膜11/非晶質半導体層21/p型非晶質層31/i型非晶質層41/n型単結晶シリコン/SiO2/SiNをスパッタリング装置から取り出す。そして、集電電極9/透明導電膜11/非晶質半導体層21/p型非晶質層31/i型非晶質層41/n型単結晶シリコン/SiO2/SiNのSiNの表面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによって所定のパターンにパターンニングする。その後、レジストパターンをマスクとしてSiO2/SiNをエッチングする。SiO2/SiNのエッチングは、化学的なウェットエッチングでも、プラズマを用いたドライエッチングでもよい。そして、レジストパターンを除去し、エッチングされたSiO2/SiNの全面に蒸着等によって裏面電極62Alを形成する。これによって、光電変換素子10Aが完成する。なお、透明導電膜11は、スパッタリング法によって形成されると説明したが、この発明の実施の形態においては、これに限らず、透明導電膜11は、CVD法、電子ビーム蒸着法、ゾルゲル法、スプレー法および電析法等の方法によって形成されてもよい。また、裏面電極62は、蒸着によって形成されると説明したが、この発明の実施の形態においては、これに限らず、裏面電極62は、スパッタリング法、電子ビーム蒸着法、スプレー法、スクリーン印刷法および電析法等の方法によって形成されてもよい。上述したように、光電変換素子10Aは、i型非晶質層41、p型非晶質層31および非晶質半導体層21をプラズマCVD法によって光電変換部51の一主面上に順次積層し、その後、スパッタリング法によって透明導電膜11SnO2および集電電極9Agを非晶質半導体層21上に順次積層し、絶縁層61SiO2/SiNおよび裏面電極62Alを光電変換部51の他方の表面上に順次積層することによって製造される。非晶質半導体層21は、a-SiCOからなり、O原子を含むので、O原子に起因したドナー準位が形成される。従って、非晶質半導体層21は、n型の導電型を有する。そして、非晶質半導体層21は、プラズマCVD法によってp型非晶質層31p型a-Siに接してp型非晶質層31p型a-Si上に堆積される。その結果、非晶質半導体層21a-SiCOの堆積時に、p型非晶質層31p型a-Si中のボロンB原子が非晶質半導体層21中へ拡散する。従って、非晶質半導体層21とp型非晶質層31との界面には、再結合準位が存在する。そして、この再結合準位が存在するために、非晶質半導体層21とp型非晶質層31とからなる接合n/p接合は、殆ど整流特性を示さない。その結果、p型非晶質層31/i型非晶質層41/n型単結晶シリコン光電変換部51からなるpin接合の拡散電位=内部電位Vbiは、殆ど低下しない。また、p型非晶質層31は、1.8eVの光学バンドギャップおよび0.20eVの活性化エネルギーを有し、i型非晶質層41は、1.74eVの光学バンドギャップおよび0.73eVの活性化エネルギーを有し、光電変換部51としてのn型単結晶シリコンは、1.1eVの光学バンドギャップおよび0.4~0.5eVの活性化エネルギーを有する。その結果、p型非晶質層31およびi型非晶質層41は、ヘテロ接合を形成し、i型非晶質層41およびn型単結晶シリコン光電変換部51も、ヘテロ接合を形成する。更に、i型非晶質層41をp型非晶質層31とn型単結晶シリコン光電変換部51との間に挿入することによって、p型非晶質層31中のB原子と、n型単結晶シリコン光電変換部51中のP原子とが相互に混入するのを防止するとともに、n型単結晶シリコン光電変換部51の表面に存在するダングリングボンドをH原子によって終端する。その結果、p型非晶質層31とi型非晶質層41との界面およびi型非晶質層41とn型単結晶シリコン光電変換部51との界面におけるキャリア電子および正孔の再結合が低減される。更に、絶縁層61のSiO2は、n型単結晶シリコン光電変換部51に接するため、n型単結晶シリコン光電変換部51と絶縁層61SiO2との界面における電子および正孔の再結合が低減される。そうすると、n型単結晶シリコン光電変換部51において光励起された正孔は、キャリア拡散によってi型非晶質層41側へ移動し、内部電位Vbiによってp型非晶質層31へ移動する。また、n型単結晶シリコン光電変換部51において光励起された電子は、キャリア拡散によって裏面電極62側へ移動する。そして、電子は、裏面電極62、外部のリード線図示せずおよび透明導電膜11を介して非晶質半導体層21へ到達する。この場合、非晶質半導体層21とp型非晶質層31との界面には、電子に対するエネルギー障壁が存在するので、非晶質半導体層21中の電子は、p型非晶質層31へ移動することができない。また、p型非晶質層31と非晶質半導体層21との界面には、正孔に対するエネルギー障壁が存在するので、p型非晶質層31中の正孔は、透明導電膜11へ移動することができない。その結果、電子および正孔は、非晶質半導体層21とp型非晶質層31との界面における再結合準位を介して効率的に再結合する。これによって、光電変換素子10Aには、光電流Iphが流れ、曲線因子FFは、p型非晶質層31が透明導電膜11に接する場合よりも改善される。また、上述したように、非晶質半導体層21およびp型非晶質層31からなるn/p接合は、内部電位Vbiを殆ど低下させず、内部電位Vbiによる電子と正孔との分離効果が大きいので、光電流Iphが零になるときの電圧開放電圧Vocは、p型非晶質層31が透明導電膜11に接する場合よりも大きくなる。従って、非晶質半導体層21を透明導電膜11とp型非晶質層31との間に設けることによって光電変換素子10Aの変換効率を向上できる。そして、光電変換素子10Aにおいては、非晶質半導体層21の厚みと、p型非晶質層31の厚みと、i型非晶質層41の厚みとの合計は、24nmである。従って、p型半導体層3およびi型半導体層4に非晶質層を適用することによって、熱拡散によってp/n接合を形成する従来の結晶シリコン系の光電変換素子に比べ、接合深さが浅くなるとともに、光電変換素子10Aの厚み方向におけるドーパントBの分布が急峻になる。その結果、光電変換部51n型単結晶シリコンの厚み方向の全領域において入射光によって電子および正孔を生成することができ、非晶質半導体層21とp型非晶質層31との界面における電子と正孔との再結合の促進との相乗効果によって短絡電流密度を大きくできる。なお、p型非晶質層31は、p型a-Si以外にp型a-SiC,p型a-SiN,p型a-SiGe,p型a-Geのいずれかからなっていてもよい。この場合、p型a-SiCは、SiH4ガス、CH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a-SiNは、SiH4ガス、アンモニアNH3ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a-SiGeは、SiH4ガス、ゲルマンGeH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型a-Geは、GeH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。更に、i型非晶質層41は、i型a-Si以外にi型a-SiC,i型a-SiN,i型a-SiGeのいずれかからなっていてもよい。この場合、i型a-SiCは、SiH4ガス、CH4ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。i型a-SiNは、SiH4ガス、NH3ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。i型a-SiGeは、SiH4ガス、GeH4ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。なお、i型非晶質層41としては、i型a-Geも想定されるが、i型a-Geは、n型単結晶シリコンよりも光学バンドギャップが小さいので、i型a-Geをi型非晶質層41として用いた場合、開放電圧Vocの向上が困難である。光電変換素子10Aにおいては、i型非晶質層41の光学バンドギャップが開放電圧Vocを支配的に決定するからである。そこで、この発明の実施の形態においては、n型単結晶シリコン光電変換部51の光学バンドギャップよりも大きいi型a-SiC,i型a-SiN,i型a-Si,i型a-SiGeをi型非晶質層41として用いることにした。また、非晶質半導体層21、p型非晶質層31およびi型非晶質層41にa-Si等を適用することによって、非晶質半導体層21、p型非晶質層31およびi型非晶質層41は、プラズマCVD法によって200°C程度の低温で連続して光電変換部51n型単結晶シリコン上に積層される。また、絶縁層61および裏面電極62も、200°C以下の温度でスパッタリング法によって光電変換部51n型単結晶シリコン上に積層される。その結果、光電変換部51としてのn型単結晶シリコンの品質が熱ダメージによって劣化するのを防止できる。このように、実施例1においては、非晶質半導体層21、p型非晶質層31およびi型非晶質層41は、表1に示すa-SiC,a-SiN,a-Si,a-SiGe,a-Ge等の非晶質材料からなる。そして、p型非晶質層31がp型a-SiGeからなり、i型非晶質層41がi型a-Siからなる場合等のように、p型非晶質層31の光学バンドギャップがi型非晶質層41の光学バンドギャップよりも小さい場合、光電変換素子10Aのエネルギーバンド図において、p型a-SiGeの価電子帯の端がi型a-Siの価電子帯の端よりもエネルギー的に低くなる。その結果、光電変換部51n型単結晶シリコンにおいて光励起された正孔は、p型非晶質層31へ到達した後、p型非晶質層31に閉じ込められ、非晶質半導体層21とp型非晶質層31との界面において、電子と正孔との再結合が促進される。従って、p型非晶質層31の光学バンドギャップがi型非晶質層41の光学バンドギャップよりも小さくなる非晶質材料を用いて光電変換素子10Aを作製することによって、光電変換素子10Aの変換効率を向上可能である。なお、実施例1における光電変換素子10Aの光電変換部51は、n型多結晶シリコンからなっていてもよい。この場合、n型多結晶シリコンは、例えば、0.1~数Ωcmの比抵抗および200~300μmの厚みを有する。そして、n型多結晶シリコンを光電変換部51に適用した場合、好ましくは、200°C以下の温度でn型多結晶シリコンを水素プラズマ処理し、その後、i型非晶質層41、p型非晶質層31および非晶質半導体層21をプラズマCVD法によってn型多結晶シリコン上に順次積層して光電変換素子10Aを作製する。これによって、n型多結晶シリコンの粒界がH原子によってパッシベートされ、粒界におけるキャリア電子および正孔の再結合を低減できる。また、n型多結晶シリコンの表面は、凹凸構造テクスチャ構造になっていてもよい。この場合、プラズマエッチングおよび反応性イオンエッチング等によってn型多結晶シリコンの表面を凹凸化する。実施例2図3は、実施例2における光電変換素子の構成を示す断面図である。図3を参照して、実施例2における光電変換素子10Bは、図2に示す光電変換素子10Aの非晶質半導体層21を非晶質半導体層22に代えたものであり、その他は、光電変換素子10Aと同じである。非晶質半導体層22は、透明導電膜11およびp型非晶質層31に接して透明導電膜11とp型非晶質層31との間に配置される。非晶質半導体層22は、例えば、a-SiCOからなり、4nmの厚みを有する。そして、非晶質半導体層22の透明導電膜11側の酸素原子濃度は、非晶質半導体層22のp型非晶質層31側の酸素原子濃度よりも高く、非晶質半導体層22の酸素原子濃度は、非晶質半導体層22の厚み方向において、透明導電膜11から離れるに従って低くなっている。図4は、図3に示す非晶質半導体層22の厚み方向における酸素原子濃度の分布を示す図である。また、図5は、図3に示す非晶質半導体層22の厚み方向における酸素原子濃度の他の分布を示す図である。非晶質半導体層22として、非晶質半導体層22の透明導電膜11側の酸素原子濃度が非晶質半導体層22のp型非晶質層31側の酸素原子濃度よりも高くなる層を用いた場合、非晶質半導体層22の酸素原子濃度は、図4に示すように、非晶質半導体層22の厚み方向において透明導電膜11から離れるに従って連続的に低くなっていてもよく、図5に示すように、非晶質半導体層22の厚み方向において透明導電膜11から離れるに従って段階的に低くなっていてもよい。非晶質半導体層22は、a-SiCOからなり、O原子を含むので、非晶質半導体層21と同じようにn型の導電型を有する。また、非晶質半導体層22の透明導電膜11との接触界面における酸素原子濃度は、5原子以上20原子以下であることが好ましく、7原子以上15原子以下であることがより好ましい。非晶質半導体層22の透明導電膜11との接触界面における酸素原子濃度が5原子以上20原子以下である場合、特に7原子以上15原子以下である場合、非晶質半導体層22の光学バンドギャップが十分に大きくなり、非晶質半導体層22による入射光の光吸収量を十分に抑制することができるため、光電変換素子10Bの変換効率を大幅に向上できる。更に、非晶質半導体層22のp型非晶質層31との接触界面における酸素原子濃度は、0原子以上10原子以下であることが好ましく、2原子以上8原子以下であることがより好ましい。非晶質半導体層22のp型非晶質層31との接触界面における酸素原子濃度が0原子以上10原子以下である場合、特に2原子以上8原子以下である場合、非晶質半導体層22の導電率が十分に大きくなり、非晶質半導体層22とp型非晶質層31との接触抵抗を十分に低減できるため、光電変換素子10Bの変換効率を大幅に向上できる。光電変換素子10Bの製造方法について説明する。非晶質半導体層22、p型非晶質層31およびi型非晶質層41を形成するときの材料ガスの流量を表3に示す。光電変換素子10Bは、光電変換素子10Aの製造方法において、非晶質半導体層21に代えて非晶質半導体層22をプラズマCVD法によって形成することによって製造される。i型非晶質層41およびp型非晶質層31を上述した方法によって順次形成した後、2sccmのSiH4ガスと、50sccmのH2ガスと、1sccmのCO2ガスとを反応室CB3へ流し、反応室CB3の圧力を13.3Pa~665Paの範囲に設定し、16~80mW/cm2の範囲のRFパワーを整合器を介して平行平板電極に印加する。そして、反応室CB3内でプラズマが発生すると、CO2ガスの流量を1sccmから1.6sccmまで徐々に増加させる。これによって、非晶質半導体層22がp型非晶質層31上に形成される。非晶質半導体層22の厚みが4nmになると、SiH4ガス、H2ガスおよびCO2ガスの反応室CB3への供給を停止するとともに、RFパワーの平行平板電極への印加を停止する。その後、上述したように、透明導電膜11、集電電極9、絶縁層61および裏面電極62を形成する。これによって、光電変換素子10Bが完成する。図6は、図3に示す非晶質半導体層22を形成するときの炭酸ガスの供給量を示す図である。また、図7は、図3に示す非晶質半導体層22を形成するときの炭酸ガスの他の供給量を示す図である。非晶質半導体層22は、上述したように、CO2ガスの供給量を1sccmから1.6sccmまで多くしながらプラズマCVD法によって形成される。この場合、図6に示すように、1sccmから1.6sccmまでCO2ガスの供給量を連続的に多くして非晶質半導体層22を形成してもよく、図7に示すように、1sccmから1.6sccmまでCO2ガスの供給量を段階的に多くして非晶質半導体層22を形成してもよい。そして、非晶質半導体層22の形成時間は、30秒であり、30秒間でCO2ガスの供給量を1sccmから1.6sccmまで連続的または段階的に増加させる。光電変換素子10Bにおいては、非晶質半導体層22の透明導電膜11側の酸素原子濃度は、非晶質半導体層22のp型非晶質層31側の酸素原子濃度よりも高い。その結果、上述したように、非晶質半導体層22による入射光の吸収量が十分に抑制され、かつ、非晶質半導体層22とp型非晶質層31との接触抵抗が十分に低くなる。従って、光電変換素子10Bの変換効率を光電変換素子10Aの変換効率よりも向上できる。光電変換素子10Bについてのその他の説明は、光電変換素子10Aについての説明と同じである。実施例3図8は、実施例3における光電変換素子の構成を示す断面図である。図8を参照して、実施例3における光電変換素子10Cは、図2に示す光電変換素子10Aの光電変換部51を光電変換部71に代えたものであり、その他は、光電変換素子10Aと同じである。このように、光電変換素子10Cは、光電変換素子10Aと同様に、光電変換素子10のp型半導体層3およびi型半導体層4に非晶質層を用いて光電変換素子10を具体化したものである。光電変換部71は、例えば、面方位が100であり、比抵抗が0.1~1.0Ωcmであるp型単結晶シリコンからなり、厚みは、例えば、200~300μmである。そして、光電変換部71は、その一方の表面がi型非晶質層41に接するとともに、他方の表面が絶縁層61および裏面電極62に接する。このように、光電変換素子10Cは、i型非晶質層41、p型非晶質層31、非晶質半導体層21、透明導電膜11および集電電極9を光電変換部71p型単結晶シリコンの一方の表面に順次積層し、絶縁層61および裏面電極62を光電変換部71p型単結晶シリコンの他方の表面に順次積層した構造からなる。光電変換素子10Cの製造方法について説明する。光電変換部71としてのp型単結晶シリコンからなるシリコンウェハを上述した方法によって洗浄する。この場合、p型単結晶シリコンの表面は、光電変換部51としてのn型単結晶シリコンと同様にテクスチャ化されてもよい。そして、シリコンウェハp型単結晶シリコンをプラズマ装置内にセットし、プラズマCVD法によって上述した条件を用いてi型非晶質層41、p型非晶質層31および非晶質半導体層21をp型単結晶シリコン光電変換部71上に順次積層する。その後、透明導電膜11および集電電極9を上述した方法によって、非晶質半導体層21上に順次積層する。そして、絶縁層61および裏面電極62を上述した方法によってp型単結晶シリコン光電変換部71の他方の表面に順次積層する。これによって、光電変換素子10Cが完成する。光電変換素子10Cにおける発電機構は、光電変換素子10Aと同じである。従って、電子および正孔は、非晶質半導体層21とp型非晶質層31との界面における再結合準位を介して効率良く再結合する。また、光電変換素子10Cにおいても、非晶質半導体層21とp型非晶質層31とからなるn/p接合は、上述した理由によって、p型非晶質層31/i型非晶質層41/p型単結晶シリコン光電変換部71からなる接合の内部電位Vbiを殆ど低下させない。その結果、光電変換部71としてp型単結晶シリコンを用いた場合も、開放電圧Vocおよび曲線因子FFが向上し、光電変換素子10Cの変換効率を向上できる。なお、実施例3における光電変換素子10Cの光電変換部71は、p型多結晶シリコンからなっていてもよい。この場合、p型多結晶シリコンは、例えば、0.1~数Ωcmの比抵抗および200~300μmの厚みを有する。そして、p型多結晶シリコンを光電変換部71に適用した場合、好ましくは、200°C以下の温度でp型多結晶シリコンを水素プラズマ処理し、その後、i型非晶質層41、p型非晶質層31および非晶質半導体層21をプラズマCVD法によってp型多結晶シリコン上に順次積層して光電変換素子10Cを作製する。これによって、p型多結晶シリコンの粒界がH原子によってパッシベートされ、粒界におけるキャリア電子および正孔の再結合を低減できる。また、p型多結晶シリコンの表面は、凹凸構造テクスチャ構造になっていてもよい。この場合、プラズマエッチングおよび反応性イオンエッチング等によってp型多結晶シリコンの表面を凹凸化する。更に、光電変換素子10Cは、非晶質半導体層21に代えて非晶質半導体層22を備えていてもよい。この場合、上述したように、非晶質半導体層22による入射光の吸収量の十分な抑制と、非晶質半導体層22とp型非晶質層31との接触抵抗の十分な低下とを両立できるので、光電変換素子10Cの変換効率を更に向上できる。光電変換素子10Cについてのその他の説明は、光電変換素子10Aについての説明と同じである。実施例4図9は、実施例4における光電変換素子の構成を示す断面図である。図9を参照して、実施例4における光電変換素子10Dは、図2に示す光電変換素子10Aのp型非晶質層31をp型微結晶層81に代えたものであり、その他は、光電変換素子10Aと同じである。このように、光電変換素子10Dは、光電変換素子10のi型半導体層4に非晶質層を用い、光電変換素子10のp型半導体層3に微結晶層を用いて光電変換素子10を具体化したものである。p型微結晶層81は、例えば、p型μc-Siからなり、厚みは、例えば、10nmである。そして、p型微結晶層81は、非晶質半導体層21およびi型非晶質層41に接して非晶質半導体層21とi型非晶質層41との間に配置される。このように、光電変換素子10Dは、i型非晶質層41、p型微結晶層81、非晶質半導体層21、透明導電膜11および集電電極9を光電変換部51n型単結晶シリコンの一方の表面に順次積層し、絶縁層61および裏面電極62を光電変換部51n型単結晶シリコンの他方の表面に順次積層した構造からなる。光電変換素子10Dの製造方法について説明する。非晶質半導体層21、p型微結晶層81およびi型非晶質層41を形成するときの材料ガスの流量を表4に示す。光電変換素子10Dの製造が開始されると、光電変換部51としてのn型単結晶シリコンからなるシリコンウェハを上述した方法によって洗浄する。そして、シリコンウェハn型単結晶シリコンをプラズマ装置内にセットし、プラズマCVD法によって上述した条件を用いてi型非晶質層41をn型単結晶シリコン光電変換部51上に堆積する。その後、2sccmのSiH4ガスと、140sccmのH2ガスと、水素希釈された12sccmのB2H6ガスとを材料ガスとしてプラズマCVD法によってp型微結晶層81をi型非晶質層41上に堆積する。この場合、反応室CB2内の圧力は、13.3Pa~665Paの範囲であり、RFパワーは、16~80mW/cm2の範囲である。そして、p型微結晶層81の厚みが10nmになると、RFパワーの平行平板電極への印加およびSiH4ガス、H2ガスおよびB2H6ガスの反応室CB2への供給を停止する。引き続いて、プラズマCVD法によって上述した条件を用いて非晶質半導体層21をp型微結晶層81上に堆積する。その後、透明導電膜11および集電電極9を上述した方法によって非晶質半導体層21上に順次積層する。そして、絶縁層61および裏面電極62を上述した方法によってn型単結晶シリコン光電変換部51の他方の表面に順次積層する。これによって、光電変換素子10Dが完成する。光電変換素子10Dにおいては、非晶質半導体層21a-SiCOは、プラズマCVD法によってp型微結晶層81p型μc-Siに接してp型微結晶層81p型μc-Si上に堆積される。その結果、非晶質半導体層21a-SiCOの形成時に、p型微結晶層81p型μc-Si中のB原子が非晶質半導体層21中へ拡散する。従って、非晶質半導体層21とp型微結晶層81との界面には、再結合準位が存在する。また、p型微結晶層81は、上述したp型非晶質層31よりも大きい1.97eVの光学バンドギャップおよびp型非晶質層31=p型a-Siよりも小さい活性化エネルギーを有する。その結果、光電変換素子10Dのエネルギーバンド図は、p型微結晶層81の伝導帯の端がp型非晶質層31=p型a-Siの伝導帯の端よりも上側に位置するエネルギーバンド図になる。そうすると、光励起された電子および正孔は、非晶質半導体層21とp型微結晶層81との界面における再結合準位を介して効率的に再結合し、p型微結晶層81/i型非晶質層41/n型単結晶シリコン光電変換部51からなるpin接合の内部電位は、p型半導体層3が非晶質相からなる場合よりも大きくなり、p型半導体層3の導電率は、p型半導体層3が非晶質相からなる場合よりも高くなる。その結果、開放電圧Vocおよび曲線因子FFの向上によって光電変換素子10Dの変換効率を光電変換素子10Aの変換効率よりも向上できる。特に、曲線因子FFの向上は、p型微結晶層81の高い導電率と、非晶質半導体層21とp型微結晶層81との低い接触抵抗とによる直列抵抗の低下と、非晶質半導体層21とp型微結晶層81との界面における電子および正孔の再結合の促進との相乗効果によるものである。p型微結晶層81は、p型μc-Si以外に、表1に示すようにp型μc-SiC,p型μc-SiGe,p型μc-Geのいずれかからなっていてもよい。そして、p型μc-SiCは、SiH4ガス、CH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型μc-SiGeは、SiH4ガス、GeH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。p型μc-Geは、GeH4ガス、B2H6ガスおよびH2ガスを材料ガスとして、上述したプラズマCVD法によって形成される。この場合、SiH4ガスとCH4ガスとB2H6ガスとの合計流量とH2ガスの流量との比[SiH4CH4B2H6]/[H2]は、1/10以下に設定される。また、p型μc-SiGe,p型μc-GeをプラズマCVD法によって形成する場合も、ガス流量比は、同様に設定される。なお、実施例4においては、光電変換素子10Aから光電変換素子10Bへの変更と同じ変更を光電変換素子10Dに対して適用してもよい。この場合、上述したように、非晶質半導体層22による入射光の吸収量の十分な抑制と、非晶質半導体層22とp型微結晶層81との接触抵抗の十分な低下とを両立できるので、光電変換素子10Dの変換効率を更に向上できる。また、実施例4においては、光電変換素子10Aから光電変換素子10Cへの変更と同じ変更を光電変換素子10Dに対して適用してもよい。この場合、光電変換部71は、p型単結晶シリコンまたはp型多結晶シリコンからなる。そして、p型単結晶シリコンまたはp型多結晶シリコンの表面は、凹凸構造テクスチャ構造になっていてもよい。光電変換素子10Dについてのその他の説明は、光電変換素子10Aについての説明と同じである。実施例5図10は、実施例5における光電変換素子の構成を示す断面図である。図10を参照して、実施例5における光電変換素子10Eは、図2に示す光電変換素子10Aの絶縁層61および裏面電極62をi型非晶質層101、n型非晶質層111、透明導電膜121および集電電極131に代えたものであり、その他は、光電変換素子10Aと同じである。このように、光電変換素子10Eは、光電変換素子10Aと同じように、光電変換素子10のp型半導体層3およびi型半導体層4に非晶質層を用いて光電変換素子10を具体化したものである。i型非晶質層101は、例えば、i型a-Siからなり、厚みは、例えば、10nmである。そして、i型非晶質層101は、光電変換部51n型単結晶シリコンに接する。n型非晶質層111は、例えば、n型a-Siからなり、厚みは、例えば、10nmである。そして、n型非晶質層111は、i型非晶質層101に接する。透明導電膜121は、例えば、SnO2からなる。そして、透明導電膜121は、n型非晶質層111に接する。集電電極131は、例えば、Agからなり、透明導電膜121に接して櫛型に形成される。このように、光電変換素子10Eは、光電変換部51としてのn型単結晶シリコンの両面を非晶質層で覆った構造からなる。光電変換素子10Eの製造方法について説明する。i型非晶質層41、p型非晶質層31、非晶質半導体層21、i型非晶質層101およびn型非晶質層111を形成するときの材料ガスの流量を表5に示す。光電変換素子10Eの製造が開始されると、光電変換部51としてのn型単結晶シリコンからなるシリコンウェハを上述した方法によって洗浄し、その洗浄したシリコンウェハn型単結晶シリコンをプラズマ装置にセットする。この場合、n型単結晶シリコンの表面は、凹凸構造テクスチャ構造になっていてもよい。そして、プラズマCVD法によって上述した条件を用いてi型非晶質層41、p型非晶質層31および非晶質半導体層21をn型単結晶シリコン光電変換部51の一方の表面上に順次積層する。そして、非晶質半導体層21/p型非晶質層31/i型非晶質層41/n型単結晶シリコン光電変換部51をプラズマ装置から取り出し、非晶質半導体層21/p型非晶質層31/i型非晶質層41/n型単結晶シリコン光電変換部51の表裏を裏返してプラズマ装置にセットする。その後、n型単結晶シリコン光電変換部51/i型非晶質層41/p型非晶質層31/非晶質半導体層21が反応室CB1へ搬送されると、10sccmのSiH4ガスと100sccmのH2ガスとを反応室CB1へ供給し、反応室CB1の圧力を13.3Pa~665Paの範囲に設定し、平行平板電極に16~80mW/cm2の範囲のRFパワーを印加する。これによって、反応室CB1内でプラズマが発生し、i型非晶質層101としてのi型a-Siがn型単結晶シリコン光電変換部51の他方の表面上に堆積される。そして、i型非晶質層101の厚みが10nmになると、RFパワーの平行平板電極への印加を停止するとともに、SiH4ガスおよびH2ガスの反応室CB1への供給を停止する。その後、i型非晶質層101/n型単結晶シリコン光電変換部51/i型非晶質層41/p型非晶質層31/非晶質半導体層21を反応室CB4へ搬送する。そして、20sccmのSiH4ガスと150sccmのH2ガスと水素希釈された50sccmのフォスフィンPH3ガスとを反応室CB4へ供給し、反応室CB4の圧力を13.3Pa~665Paの範囲に設定し、平行平板電極に16~80mW/cm2の範囲のRFパワーを印加する。なお、水素希釈されたPH3ガスの濃度は、例えば、0.2である。これによって、反応室CB4内でプラズマが発生し、n型非晶質層111としてのn型a-Siがi型非晶質層101上に堆積される。そして、n型非晶質層111の厚みが10nmになると、RFパワーの平行平板電極への印加を停止するとともに、SiH4ガス、H2ガスおよびPH3ガスの反応室CB4への供給を停止する。その後、n型非晶質層111/i型非晶質層101/n型単結晶シリコン光電変換部51/i型非晶質層41/p型非晶質層31/非晶質半導体層21をプラズマ装置から取り出してスパッタリング装置にセットする。そして、透明導電膜11としてのSnO2および集電電極9としてのAgを上述した方法によって非晶質半導体層21上に順次積層する。引き続いて、透明導電膜121としてのSnO2をスパッタリング法によって形成し、集電電極131としてのAgを蒸着によってn型非晶質層111上に順次積層する。これによって、光電変換素子10Eが完成する。なお、透明導電膜121は、スパッタリング法によって形成されると説明したが、この発明の実施の形態においては、これに限らず、透明導電膜121は、CVD法、電子ビーム蒸着法、ゾルゲル法、スプレー法および電析法等の方法によって形成されてもよい。また、裏面電極131は、蒸着によって形成されると説明したが、この発明の実施の形態においては、これに限らず、裏面電極131は、スパッタリング法、電子ビーム蒸着法、スプレー法、スクリーン印刷法および電析法等の方法によって形成されてもよい。p型非晶質層31/i型非晶質層41/n型単結晶シリコン光電変換部51からなるpin接合の内部電位をVbi1と表記し、n型単結晶シリコン光電変換部51/i型非晶質層101/n型非晶質層111からなる接合の内部電位をVbi2と表記する。非晶質半導体層21、p型非晶質層31、i型非晶質層41およびn型単結晶シリコン光電変換部51の部分のエネルギーバンド図については、上述したとおりである。i型非晶質層101としてのi型a-Siは、1.74eVの光学バンドギャップおよび0.73eVの活性化エネルギーを有するので、n型単結晶シリコン光電変換部51とi型非晶質層101との界面は、ヘテロ接合になる。そして、n型単結晶シリコン光電変換部51とi型非晶質層101との界面においては、バンドの不連続が存在する。また、n型非晶質層111としてのn型a-Siは、1.80eVの光学バンドギャップおよび0.20eVの活性化エネルギーを有するので、i型非晶質層101とn型非晶質層111との界面も、ヘテロ接合になる。そして、n型単結晶シリコン光電変換部51/i型非晶質層101/n型非晶質層111からなる接合には、内部電位Vbi2が発生する。更に、i型非晶質層101をn型非晶質層111とn型単結晶シリコン光電変換部51との間に挿入することによって、n型非晶質層111とi型非晶質層101との界面およびi型非晶質層101とn型単結晶シリコン光電変換部51との界面におけるキャリア電子および正孔の再結合が低減される。そうすると、n型単結晶シリコン光電変換部51において光励起された電子は、キャリア拡散によってi型非晶質層101側へ移動し、内部電界Vbi2によって透明導電膜121へ効率的に到達する。また、n型単結晶シリコン光電変換部51において光励起された正孔は、キャリア拡散によってi型非晶質層41側へ移動し、内部電位Vbi1によってp型非晶質層31へ効率的に到達する。そして、電子は、集電電極131、外部のリード線図示せず、集電電極9および透明導電膜11を介して非晶質半導体層21へ到達する。そうすると、非晶質半導体層21とp型非晶質層31との界面において、電子は、再結合準位を介して正孔と効率的に再結合する。また、上述したように非晶質半導体層21およびp型非晶質層31からなるn/p接合は、内部電位Vbi1の低下を抑制する。従って、開放電圧Vocおよび曲線因子FFの向上によって光電変換素子10Eの変換効率を向上できる。更に、光電変換素子10Eは、i型非晶質層41、p型非晶質層31、非晶質半導体層21、透明導電膜11および集電電極9をn型単結晶シリコン光電変換部51の一方の表面上に順次積層し、i型非晶質層101、n型非晶質層111、透明導電膜121および集電電極131をn型単結晶シリコン光電変換部51の他方の表面上に順次積層した構造からなる。そして、i型非晶質層41、p型非晶質層31、非晶質半導体層21、透明導電膜11、集電電極9、i型非晶質層101、n型非晶質層111、透明導電膜121および集電電極131は、200°C以下の温度で形成される。従って、熱ダメージによるn型単結晶シリコン光電変換部51の品質劣化を防止できる。更に、光電変換素子10Eは、非晶質半導体層21を除いて、n型単結晶シリコン光電変換部51を中心として対称な構造からなる。従って、n型単結晶シリコン光電変換部51に印加される熱歪も対称になり、熱歪による光電変換素子10Eの反りを防止できる。i型非晶質層101は、i型a-Si以外に、i型a-SiC,i型a-SiN,i型a-SiGeのいずれかからなっていてもよい。ここで、i型a-Geが除外されている理由は、上述した理由と同じである。また、n型非晶質層111は、n型a-Si以外に、n型a-SiC,n型a-SiN,n型a-SiGe,n型a-Geのいずれかからなっていてもよい。これらのi型a-SiC,i型a-SiN,i型a-SiGe,n型a-SiC,n型a-SiN,n型a-SiGe,n型a-Geは、上述したようにプラズマCVD法によって形成される。なお、実施例5においては、光電変換素子10Eの光電変換部51は、p型単結晶シリコン、n型多結晶シリコンおよびp型多結晶シリコンのいずれかからなっていてもよい。この場合、p型単結晶シリコン、n型多結晶シリコンおよびp型多結晶シリコンは、その表面が凹凸構造テクスチャ構造になっていてもよい。そして、光電変換部51がn型多結晶シリコンまたはp型多結晶シリコンからなる場合、好ましくは、n型多結晶シリコンまたはp型多結晶シリコンの一方の表面をプラズマ処理した後に、i型非晶質層41、p型非晶質層31、非晶質半導体層21、透明導電膜11および集電電極9をプラズマCVD法によってn型多結晶シリコンまたはp型多結晶シリコンの一方の表面上に順次積層し、その後、n型多結晶シリコンまたはp型多結晶シリコンの他方の表面をプラズマ処理した後に、i型非晶質層101、n型非晶質層111、透明導電膜121および集電電極131をn型多結晶シリコンまたはp型多結晶シリコンの他方の表面上に順次積層する。これによって、n型多結晶シリコンまたはp型多結晶シリコンの粒界をH原子によってパッシベートでき、n型多結晶シリコンまたはp型多結晶シリコンの粒界におけるキャリア電子および正孔の再結合を低減できる。また、光電変換素子10Aから光電変換素子10B,10Dのいずれかへの変更と同じ変更を光電変換素子10Eに対して適用してもよい。更に、光電変換素子10Eにおいては、n型非晶質層111に代えてn型微結晶層を適用してもよい。この場合、n型微結晶層は、n型μc-SiC,n型μc-Si,n型μc-SiGe,n型μc-Geからなる。そして、n型μc-SiC,n型μc-Si,n型μc-SiGe,n型μc-Geは、200°C以下の温度においてプラズマCVD法によってi型非晶質層101上に堆積される。従って、熱ダメージによって光電変換部51単結晶シリコンまたは多結晶シリコンの品質が劣化するのを防止できる。また、熱歪による光電変換素子10Eの反りを防止できる。光電変換素子10Eについてのその他の説明は、光電変換素子10Aの説明と同じである。[p型半導体層3の改良]p型半導体層3は、非晶質相からなる層Aと、微結晶相からなる層Bとからなっていてもよい。層Aは、例えば、p型a-Siからなり、層Bは、例えば、p型μc-Siからなる。そして、層Aは、非晶質半導体層2側に配置され、層Bは、i型半導体層4側に配置される。このように、p型半導体層3を2つの層A,Bによって構成することによって、非晶質半導体層2/p型半導体層3からなる接合が整流特性を殆ど示さなくなり、かつ、層B=p型μc-Si/i型半導体層4/光電変換部5n型単結晶シリコン、p型単結晶シリコン、n型多結晶シリコンおよびp型多結晶シリコンのいずれかからなる接合が形成される。その結果、非晶質半導体層2と層A=p型a-Siとの界面における電子および正孔の再結合が促進されるとともに、層B=p型μc-Si/i型半導体層4/光電変換部5n型単結晶シリコン、p型単結晶シリコン、n型多結晶シリコンおよびp型多結晶シリコンのいずれかからなる接合の内部電位が向上する。従って、開放電圧Vocおよび曲線因子FFの向上によって光電変換素子10の変換効率を向上できる。また、層Aの厚みと層Bの厚みとの合計は、p型半導体層3が単層からなる場合の厚みと同じであっても、異なっていてもよい。更に、層Aの厚みは、層Bの厚みと同じであってもよく、層Bの厚みと異なっていてもよい。層Aの厚みと層Bの厚みとの合計がp型半導体層31の厚みよりも厚くても、層Bに用いられる微結晶層の光吸収係数は、層Aに用いられる非晶質層の光吸収係数よりも小さいので、光電変換部5へ入射する太陽光の強度をp型半導体層3が非晶質層からなる場合の強度と同じに保持できる。その結果、層Bの厚みを層Aの厚みよりも厚く設定すれば、p型半導体層3/i型半導体層4/光電変換部5からなる接合の内部電位を更に強くして非晶質半導体層2と層A=p型a-Siとの界面における電子および正孔の再結合を促進できる。また、層Aの厚みと層Bの厚みとの合計がp型半導体層3の厚みと同じである場合、2つの層A,Bの透過光量は、p型半導体層3が非晶質層からなる場合よりも多くなるので、短絡電流密度Jscを大きくできる。このように、層Aの厚みと層Bの厚みとの合計がp型半導体層3の厚みと同じである場合、電子と正孔との再結合を促進し、p型半導体層3/i型半導体層4/光電変換部5からなる接合の内部電位の低下を抑制したまま、短絡電流密度Jscを大きくできる。なお、層A,Bの組み合わせは、p型a-Si/p型μc-Siに拘わらず、p型a-SiC,p型a-SiN,p型a-Si,p型a-SiGe,p型a-Geのいずれか/p型μc-SiC,p型μc-Si,p型μc-SiGe,p型μc-Geのいずれかであればよい。上記においては、非晶質半導体層2は、炭素原子、酸素原子およびシリコン原子を含むと説明したが、この発明の実施の形態においては、これに限らず、非晶質半導体層2は、酸素原子を含んでいればよい。酸素原子を含んでいれば、酸素原子に起因するドナー準位が形成され、非晶質半導体層2は、n型の導電型を有し、非晶質半導体層2とp型半導体層3との界面において電子と正孔との再結合が促進されるからである。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"