入射した光を光電変換する光電変換部と、前記光電変換部とは別に、前記光電変換部で生成した信号電荷の少なくとも一部を蓄積する電荷蓄積領域と、前記電荷蓄積領域の電荷をフローティングディフュージョン領域へ転送する第1の転送部と、前記光電変換部から前記電荷蓄積領域へ信号電荷を転送する第2の転送部と、該フローティングディフュージョン領域に転送された信号電荷に基づく信号を増幅する増幅部と、を含む画素を複数含む撮像領域を有する撮像装置であって、前記光電変換部へ光を集光するための光導波路と、前記光導波路に光を集光するためのマイクロレンズと、前記電荷蓄積領域、前記第1の転送部、前記第2の転送部、及び前記増幅部の上部に配された遮光部と、を有し、前記遮光部の開口部に前記光導波路の一部が配されており、前記撮像領域に含まれる複数の画素は、撮像面内において露光時間が同時となるように制御されることを特徴とする撮像装置。しかしながら、上記のような例においては、画素内の素子数が必ず増えてしまうという点が課題として挙げられる。ダイナミックレンジを拡大するために、フォトダイオードとは別に付加容量を設けた場合には、画素面積の増加は免れない。フォトダイオードは光電変換、電荷蓄積両者の機能を有している必要があり、面積を大きくすればこれら両性能を向上させることが可能となる。しかしながら、これら両者の性能を維持しつつ、ダイナミックレンジを拡大するために、フォトダイオードの面積を大きくし、且つ、付加容量を設けた場合には画素面積の増加は更にすすんでしまう。光電変換効率に関してはレンズ等の光学系を工夫することにより集光効率を向上させて、フォトダイオード面積を小さくすることは可能であるが、電荷蓄積量に関してはフォトダイオード面積を小さくすると飽和電荷量は小さくなる。飽和電荷量を低減させるために不純物濃度を高くすることも考えられるが、その場合は空乏化電圧が上昇し、消費電力が大きくなってしまう恐れがある。たとえば図1の例においては、フォトダイオードとフローティングディフュージョンの間に電荷保持領域を設けることで、必ずその分の面積が必要となる。従来のCMOSセンサに対して、飽和電荷量、感度などの点で同等にしながら設計する場合には画素の面積は電荷保持領域の面積分だけ増加し、画素面積を一定にして設計しようとすれば従来と比べ飽和電荷量が減少することは免れない。また、図2の例においても、新たな容量部を追加することで、その分の面積増加は必至であり、前述と同じような問題が発生する。加えて、従来のダイナミックレンジ拡大技術は、フォトダイオードの飽和電荷量以上のダイナミックレンジ拡大は不可能であり、この点に関して更なる検討が求められている。本発明においては、画素面積の増加を抑えながらダイナミックレンジ拡大することを目的とし、また別の目的としては、フォトダイオードの飽和電荷量で制限されないダイナミックレンジ拡大技術を提供することを目的とする。以上の課題に鑑み、本発明に係る撮像装置は、入射した光を光電変換する光電変換部と、前記光電変換部とは別に、前記光電変換部で生成した信号電荷の少なくとも一部を蓄積する電荷蓄積領域と、前記電荷蓄積領域の電荷をフローティングディフュージョン領域へ転送するための第1の転送部と、前記光電変換部から前記電荷蓄積領域へ信号電荷を転送する第2の転送部と、該フローティングディフュージョン領域に転送された信号電荷に基づく信号を増幅する増幅部と、を含む画素を複数含む撮像領域を有する撮像装置であって、前記光電変換部へ光を集光するための光導波路と、前記光導波路に光を集光するためのマイクロレンズと、前記電荷蓄積領域、前記第1の転送部、前記第2の転送部、及び前記増幅部の上部に配された遮光部と、を有し、前記遮光部の開口部に前記光導波路の一部が配されており、前記撮像領域に含まれる複数の画素は、撮像面内において露光時間が同時となるように制御されることを特徴とする。本発明の撮像装置によれば、画素面積の増加を抑えながらダイナミックレンジ拡大することが可能となる。本発明の撮像装置は、フォトダイオード、フローティングディフュージョン領域とは別に、信号電荷を蓄積するための電荷蓄積領域を設けて、フォトダイオードで光電変換すると同時に、信号電荷をこの電荷蓄積領域へ転送する構成である。このような構成により、フォトダイオードの面積を縮小可能となり、電荷蓄積領域を別途設けても画素面積が増大せず、且つダイナミックレンジが拡大された撮像装置を提供することが可能となる。以下、実施例を挙げて本発明の特徴を詳細に説明する。第一の実施例第一の実施例を図3を用いて説明する。図3aは本実施例による画素構成の一例である。ここで導電型はこれに限られるものはなく、P型とN型が逆になってもよい。311はP型半導体基板、もしくは半導体基板上に設けられたP型不純物領域第2の半導体領域である。310は311に設けられたP型不純物領域である。P型不純物領域310と311とは異なる不純物濃度に設計されている。たとえば、P型不純物領域311はP型不純物領域310よりも不純物濃度が低く設計されている。301はN型不純物領域第1の半導体領域であり、P型不純物領域311とPN接合を構成して光電変換素子フォトダイオードPDとして機能する。302は301に集光するための光導波路である。さらに、303は光導波路に光を導くためのマイクロレンズである。信号電荷は、PDから転送部として機能する第1のMOSトランジスタ304MOS1を介して、電荷蓄積領域となる電荷蓄積部305STへ転送される。そして、電荷蓄積部上にはそのチャネルポテンシャルを制御するためのMOS構造によるコントロールゲート306が設けられている。更に信号電荷は、電荷蓄積部305から転送部として機能する第2のMOSトランジスタ307を介してフローティングディフュージョンFD308に転送される構造となっている。ここで、FDにおいて電荷電圧変換された後に、増幅された信号が画素出力となる。それらは通常のCMOSセンサと同じ原理であるため、ここでの説明は割愛する。309はフォトダイオード以外の素子を遮光する遮光膜である。312はN型不純物領域である。312とPDの間には、N型不純物領域312よりも濃度の低いN型不純物領域313が配置され、過剰電荷を排出するためのオーバーフロードレインOFDの役割を果たす。次に、本画素の動作を図3bからfを用いて説明する。これらの図は、図3aの各部位のチャネルポテンシャルを、動作別に示した図である。図3bは蓄積を行わず、かつ各部の電圧がリセットレベルにある、標準状態のチャネルポテンシャルである。図3cは、蓄積中の各部のポテンシャル分布である。MOS1のゲートにバイアスを印加することによりポテンシャルを引きあげ、PD<MOS1<STというポテンシャルの大小関係を作り出す。このようなポテンシャル分布を実現することにより、PDで生成された電荷は、PDに蓄積されることなく、速やかに電荷蓄積部に送られる。ここで、入射光はその波長や入射角により、異なった位置、深さで光電変換が起こる。本実施例では、少なくとも、生成した電荷が移動可能な経路のうち、PD下のチャネルポテンシャルが一番高くなるように構成している。そのためにたとえPDから離れたところで電荷が発生してもPDに効率良く集まり、ただちに、電荷蓄積部へ転送される構成になっている。図3dは蓄積が終了し、自画素が選択されてよみだされるまで待機している信号電荷保持期間のチャネルポテンシャルである。カメラがメカシャッターを有していない場合、この期間でも光は入射しており、その光によって生ずる電子の信号電子への混入は防がなくてはならない。このとき、光電荷はチャネルポテンシャルが比較的高いOFDを介して捨てられるので信号電子への漏れ込みは防がれる。つまりOFDの制御により蓄積時間を制御しているともいえる。図3eは、第2のMOSトランジスタ307のチャネル部のポテンシャルを制御し、FDへ電荷を転送している時のポテンシャル分布である。電子がすべてFDに送られる。その際に、蓄積部の上部のコントロールゲートを調節し、FDにすべて電子が送られるようになるポテンシャル分布を構成している。図3fは、転送終了後のポテンシャル分布である。ここで信号電子はFDで電圧に変換され、信号電圧として画素から増幅されて読み出される。ここで、図3cの蓄積の開始動作、および図3dの蓄積の終了動作をMOS1で全画素同時におこなうことで、面内の画素がすべて同期した電子シャッターを実現することが可能になる。なおここで、図3dで示したとおり、PDに電荷を蓄積する能力は劣るため、電荷の保持と同時に電荷の蓄積を行うことは困難であるが、電荷蓄積領域を別途設けることにより、飽和電荷蓄積量を所望の値としている。本実施例によれば、従来PDでは電荷を蓄積するという役目があったため、その面積をむやみに小さくできなかったが、PDの面積を受光に必要な最低限の大きさにとどめることが可能となる。それにより、電子シャッターのような機能を付加しても面積の増加を最低限に抑える画素設計が可能となる。更に、光導波路によってPDへ光を導いているために、PDの面積が小さい場合でも充分な感度を得ることが出来たまま面内同期式電子シャッターが実現できる。また、電荷蓄積部のポテンシャル分布をゲートで動的にコントロール可能なことにより、蓄積時にはポテンシャルを高く、FDへの転送時にはポテンシャルを低くし、それぞれに適した状態を作りながら面内同期式電子シャッターが実現できる。さらに、PDの下の部分に電荷が集まるような不純物領域中のポテンシャルが形成されている。そのため、たとえ電荷蓄積領域やFDに近いところで電荷が発生したとしても、PDに電荷が集められる確率を高めることが可能となり、スミアの影響を抑えながら面内同期式電子シャッターが実現できる。また、PDには隣接してOFDが設けられているため、信号電荷保持期間において入射する光は余剰電子として直ちに排出される。したがって、蓄積終了後の光量が比較的大きい場合においてもスミアなどの問題がなく面内同期式電子シャッターを実現可能となる。ここで、本例では、電子をキャリアとして説明したが、ホールをキャリアとしてもよい。その場合はポテンシャルの関係を適宜逆転させればよい。また、本例では、光導波路を持たせた構造を説明した。しかし、本発明の最低限の効果を得るためには必須ではない。集光能力が劣るために感度は落ちるが、飽和電荷量、および面内同期式電子シャッターという機能の点で、効果を得ることが可能となる。また、本例では、第1のMOSトランジスタを含めた構造を説明した。しかし、本発明の最低限の効果を得るためには必須ではない。第1のMOSトランジスタがない場合は、面内同期式電子シャッターという付加機能は実現されないが、電位をコントロールできる蓄積部をフォトダイオードと別に持たせることが可能となる。これにより、読み出しと蓄積に適したポテンシャルの関係を構成するという効果は得られる。また、本例ではOFDを含めた構造を説明した。しかし、本実施例の効果を得るためには必須ではない。OFDがない場合は、スミアが発生する恐れがあるが、画素面積の増加を抑えたまま面内同期式電子シャッターは実現できる。また、本例では二種類のP型不純物領域310、311を有する構造を説明した。しかし、本実施例の効果を得るためには必須ではない。P型不純物領域が一種類の場合は、スミアや電荷の隣接画素からの漏れ込みが発生する恐れがあるが、画素面積の増加を抑えたまま面内同期式電子シャッターは実現できる。また、スミアや漏れ込みを防ぐための構造はこれには限定されず、たとえばPDのN型不純物領域が半導体基体中に深く形成された構造となっていてもよい。また、本例では、電荷蓄積部の上部にコントロールゲートを持たせた構造を説明した。しかし、本発明の効果を得るために必須ではない。信号電子の飽和電荷量、および、電荷蓄積部からFDへの転送などを最適化することで、コントロールゲートなしでも画素面積の増加を抑えたまま面内同期式電子シャッターは実現可能である。また、本例では、フォトダイオードや電荷蓄積部をどのように構成するかについての説明は一切行っていない。たとえば埋め込みフォトダイオードなどや埋め込みチャネルなどの構成は、リーク電流や固定パターンノイズを小さくできるため、採用することが好ましい。また電荷蓄積領域の不純物濃度を、PDを構成する電荷蓄積領域と同導電型の半導体領域よりも高く設定することによって、飽和電荷蓄積量を大きくすることが可能となる。また、電荷蓄積領域の深さを、PDを構成する電荷蓄積領域と同導電型の半導体領域よりも深くすることによっても、飽和電荷蓄積量を大きくすることが可能となる。第二の実施例第二の実施例を図4を用いて説明する。図3と同様の部位には同じ信号を付加している。図4aは第二の実施例の画素の断面の一例である。図3の例と異なる点は、電荷蓄積領域、FDで構成される一連の構造を、一つのPDに対して、更に一組配置した点である。付加部分は、第3のMOSトランジスタMOS3401、第二電荷蓄積部ST2402、第4のMOSトランジスタMOS4403を中心に構成される。電荷蓄積領域が複数の電荷蓄積部により形成された構成となっている。次に、本画素の動作を図4b~dを用いて説明する。図4bは、光が照射されていないとき、各部をリセットレベルにした際のポテンシャル分布である。図4cの状態で蓄積を開始する。このとき、第1のMOSトランジスタのβ電流駆動力、電荷移動度を第3のMOSトランジスタのβと異ならせておく。たとえばここでは第1のMOSトランジスタのβ1は第3のMOSトランジスタのβ3の10倍である。こうすることで、PDで生成された電荷は、10対1の割合で第一の電荷蓄積部STと第二の電荷蓄積部ST2に分配される。このとき、第2のMOSトランジスタのチャネルポテンシャルをPDのチャネルポテンシャルよりも高くすることで、第一の電荷蓄積部STが飽和した際の余剰電子のPDを介した第二の電荷蓄積部への再流入を防ぐ。図4cは、蓄積終了状態である。第1のMOSトランジスタおよび第3のMOSトランジスタのチャネルポテンシャルを下げ、信号電荷が、電荷蓄積領域へ流入するのを防ぐ。以降説明は第一の実施例と同様なので省くが、ここで蓄積された二種類の信号電荷は、FDに送られて電圧に変換され、画素外の信号処理回路に読み出される。本実施例によれば、光をPDに蓄積することなく、異なるインピーダンスで直ちに二つの電荷蓄積部に蓄積させることで、同一のPDによって観測された二つの異なる感度の信号電荷を得ることが可能となる。本例では、10対1の割合で集めているので、第二の電荷蓄積部に蓄積された信号電荷は感度10分の1で測定した画像と同等となり、高輝度側に20dBダイナミックレンジを拡大することが可能となる。また、従来、このような機能を実現する際には、PDやFDに加えて第二の電荷蓄積部などを追加する必要があった。本実施例においてはPDの面積を大幅に減らすことが可能なため、たとえ第二の電荷蓄積部などを新たに設けても面積の増加は最小ですむ。また、入射光量の減少による感度の低下が問題になる場合には、光導波路をあわせて設けてもよい。また、第一の実施例で示したように、OFDを別途設けても良い。そうすることで、蓄積終了後にフォトダイオードが飽和した場合に、第一の電荷蓄積部および第二の電荷蓄積部への余剰電荷の流入を低減することが可能となる。また、基板内で生まれた電荷の電荷蓄積部への漏れ込みが問題になる場合には、不純物濃度が異なる2種のP型不純物領域を設けることで電荷をPDに選択的に集め、漏れ込みを防ぎながらダイナミックレンジの拡大が可能となる。また、特に第1のMOSトランジスタと第3のMOSトランジスタを設けることで、蓄積の終了をメカシャッターではなく、電気的なシャッターで制御することが可能となっている。これにより面内同期式電子シャッターの実現が可能となっている。また、電荷蓄積部のOFDは、第2のMOSトランジスタを用いて説明したが、たとえば別途、上記のフォトダイオードに付加しているのと同様の構成にしても良い。その際、OFDのチャネルポテンシャルは、PDのチャネルポテンシャルよりも高く設計すればよい。また、ここでは第一の電荷蓄積部と第二の電荷蓄積部から電荷が転送されるFDを同一としているが、別なFDに接続し、別のアンプで読み出しても良い。第一の電荷蓄積部のデータと第二の電荷保持部のデータを同時に読み出すことが可能となり、高速化があわせて可能となる。また、更に複数の電荷蓄積部を設けてもよいことは言うまでもない。また、本実施例におけるPDや電荷蓄積部の構造について、詳細は省いた、リーク電流などの影響を防ぐために、埋め込みフォトダイオード構造や、埋め込みMOSトランジスタ構造などを採用しても良い。第1の実施例の変形例実施例1では、蓄積開始時から、常にフォトダイオードから電荷蓄積部へすべての電子が流れ込むような制御を行っている。しかし、すべての電子を蓄積部に集めることができればよく、その際には上記駆動以外の方法も考えられる。上記のような、すべての電子が流れ込むような制御をおこなう際、MOS1のチャネルポテンシャルを蓄積期間中長期にわたって引き上げ続けなければならない。その際にMOS1の界面はつねに空乏化されるため、界面準位を介した電子の生成再結合に起因する、暗電流が発生する。暗電流は、ショットノイズというランダムノイズの原因となり、暗部の画質を劣化させる。ゆえに、センサの要求スペック、もしくは使用動作温度に応じて、暗電流に対する対策が必要となる。これに対して図6のような工夫によって上記問題を解決できる。図6aは図3aに対して、1101のMOS1が埋め込みチャネル構造のMOSトランジスタであるという点が異なる。および、余剰電子掃きだし用のオーバーフロードレインが明示的にMOSトランジスタ1102の様に設けられている点が異なる。図6bは、リセット後の状態を示すチャネルポテンシャルである。ここでは、MOS1のチャネルポテンシャルが異なる。本例の構成によれば、図3bのようにMOS1を十分オフさせるような電圧を印加しても、埋め込みチャネル構造になっているため、表面からある程度の深さのところにチャネルポテンシャルの高いところが現れる。図6cは、蓄積中のチャネルポテンシャルおよび信号電子の状態を示した図面である。図3cとの差異は、わずかではあるが、ある程度の電荷は、MOS1によって作られる電位障壁に遮られフォトダイオードに蓄積され、そこからあふれた分の電荷が信号電子として蓄積部に送られるという点である。図6dは、蓄積終了直前の動作を示す。図6cの状態では、光電荷の一部がフォトダイオードに残ってしまい、その残る量が常にあるていどばらつきをもつため画質に影響を及ぼす。蓄積終了直前にMOS1をいわゆるON動作させ、チャネルポテンシャルを上げ、フォトダイオードに残った信号電子をすべて蓄積部に掃きだすことで、すべての信号電荷を蓄積部に送り出す。このときにMOS1の表面が空乏状態になり、暗電流が発生する懸念があるが、掃きだし動作は一瞬のためにその値は無視できる。図6e、図6f、図6gは、それぞれ、読みだし待機時のポテンシャルおよび電子の状態、当該画素読みだし状態、および、読みだし終了状態を示している。それぞれ図3d、図3e、図3fと等価な状態を表す。ここでは、OFD-MOS1102をゲート電極で制御して、そのチャネルポテンシャルを引き上げ、余剰電子を逃がしている点、および、MOS1のチャネルポテンシャルが違うという差異がある。しかし、余剰電子が蓄積部に混入しないように電荷を捨てているという点で違いはない。本発明の撮像装置をデジタルカメラへ応用した例図8は、本発明による撮像装置をカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ1002の手前にはシャッター1001があり、露出を制御する。本発明の撮像装置によれば、このメカシャッタを設けずに、電子シャッタにより電荷の蓄積時間を制御することも可能である。絞り1003により必要に応じ光量を制御し、撮像装置1004に結像させる。撮像装置1004から出力された信号は信号処理回路1005で処理され、A/D変換器1006によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部1007で演算処理される。処理されたディジタル信号はメモリ1010に蓄えられたり、外部I/F1013を通して外部の機器に送られる。撮像装置1004、撮像信号処理回路1005、A/D変換器1006、信号処理部1007はタイミング発生部1008により制御される他、システム全体は全体制御部演算部1009で制御される。また、本発明のフォトダイオードから電荷蓄積部への電荷の転送を制御するのも、タイミング発生部により行なうことができる。記録媒体1012に画像を記録するために、出力ディジタル信号は全体制御部演算部で制御される記録媒体制御I/F部1011を通して、記録される。