"半絶縁性の支持基板と、前記支持基板の表面における一部の領域に形成されたドープ層と、前記支持基板の表面を覆うとともに前記ドープ層の一部が露呈されるように前記ドープ層を覆うコンタクト層と、前記コンタクト層の前記支持基板が配置される表面の反対の表面に形成された電極層とを有する半導体素子であって、前記コンタクト層は、グラフィン層で形成されていることを特徴とする半導体素子。前記支持基板は、半絶縁性を有する炭化ケイ素の単結晶で形成されており、前記ドープ層は、炭化ケイ素の単結晶又は多結晶で形成されるとともに、前記ドープ層にはドーパントとして窒素が含まれており、前記コンタクト層及び前記電極層は、保護層により覆われていることを特徴とする請求項1に記載の半導体素子。半絶縁性の炭化ケイ素の単結晶基板と電極層とを有する半導体素子の製造方法であって、前記炭化ケイ素単結晶基板の表面の一部の領域にドープ層をエピタキシャル成長により形成する工程と、前記形成されたドープ層の不要部分をリソグラフィにより除去する工程と、前記支持基板の表面及び前記ドープ層を覆うコンタクト層としてグラフィン層を形成する工程と、前記ドープ層の一部が露呈するように前記グラフィン層に開口部を形成する工程と、前記グラフィン層の前記支持基板が配置される表面の反対の表面に電極層を形成する工程とを有する半導体素子の製造方法。しかしながら、炭化ケイ素を用いたMEMSの製造に占めるイオン注入装置と高温アニール装置にかかるコストの割合が高いことや、炭化ケイ素は、不純物の拡散速度が小さく、これら装置を使用しても不純物制御が難しいことから、炭化ケイ素を用いたMEMSの製造に更なる改良が求められていた。また、炭化ケイ素にイオンを注入してイオン注入層を形成することから、炭化ケイ素の厚みに制約があり、MEMS全体の厚みを現状よりも薄くすることが困難であった。そこで、本発明は、炭化ケイ素を用いたMEMSの、一層の小型化を実現することが可能な半導体素子、及びこの半導体素子の製造方法の提供を目的とする。上述した課題を解決するため、本発明は、次の特徴を有している。半絶縁性の支持基板支持基板11と、前記支持基板の表面における一部の領域に形成されたドープ層ドープ層12と、前記支持基板の表面を覆うとともに前記ドープ層の一部が露呈されるように前記ドープ層を覆うコンタクト層グラフィン層13と、前記コンタクト層の前記支持基板が配置される表面の反対の表面に形成された電極層電極層21,22とを有する半導体素子半導体素子1であって、前記コンタクト層は、グラフィン層で形成されていることを要旨とする。本発明の特徴によれば、コンタクト層がグラフィン層で形成されていることにより、コンタクト層としてイオン注入層を形成する従来の半導体素子に比べて、半導体素子全体の厚みを薄くできる。また、半導体素子のサイズを小さくできることにより、温度変化などの外乱の影響を受けにくくすることができる。本発明の特徴では、前記支持基板は、半絶縁性を有する炭化ケイ素の単結晶で形成されており、前記ドープ層は、炭化ケイ素の単結晶又は多結晶で形成されており、前記ドープ層には、ドーパントとして窒素が含まれており、前記コンタクト層及び前記電極は、保護層保護層14により覆われていてもよい。また、本発明は、次の特徴を有している。半絶縁性の炭化ケイ素の単結晶基板と電極層とを有する半導体素子の製造方法であって、前記炭化ケイ素単結晶基板の表面の一部の領域にドープ層をエピタキシャル成長により形成する工程と、前記形成されたドープ層の不要部分をリソグラフィにより除去する工程と、前記支持基板の表面及び前記ドープ層を覆うコンタクト層としてグラフィン層を形成する工程と、前記形成されたグラフィン層に前記ドープ層の一部が露呈するように開口部を形成する工程と、前記グラフィン層の前記支持基板が配置される表面の反対の表面に電極層を形成する工程とを有することを要旨とする。本発明の特徴によれば、イオン注入装置によるイオン注入工程、及び高周波誘導加熱装置等の高温アニール装置によるアニール処理が不要であるため、製造工程を簡素化できる。本発明によれば、炭化ケイ素を用いたMEMSの、一層の小型化を実現することができる。本発明に係る半導体素子の実施形態について、図面を参照しながら説明する。具体的に、1半導体素子の構成、2半導体素子の製造方法、3作用効果、4その他の実施形態、5実施例について説明する。なお、以下の図面の記載において、同一または類似の部分には、同一または類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法などは以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。1半導体素子の構成図1は、本発明の実施形態に係る半導体素子1を説明する断面図である。実施形態では、半導体素子1は、半絶縁性の支持基板11上に、n型のドープ層12と、グラフィン層13と電極層21,22と、保護層14とが形成されている。半導体素子1は、MEMSMicroElectroMechanicalSystem技術によって製造されるセンサである。支持基板11は、半絶縁性の炭化ケイ素の単結晶から形成されている。ドープ層12は、炭化ケイ素の単結晶又は多結晶で形成されており、実施形態では、ドーパントとして窒素が含まれる。ドープ層12は、支持基板11の表面の所定の領域にエピタキシャル成長により形成されている。ドープ層13の厚みは、10nm~20nm程度である。グラフィン層13は、複数のグラファイト単層膜から形成されている。すなわち、グラフィン層13は、グラファイトがシート状に広がった2次元グラファイトシートから構成されている。グラフィン層13は、支持基板11の表面を覆うとともにドープ層12の一部が露呈されるようにドープ層12を覆っている。グラフィン層13の厚みは、5nm以下とすることができる。グラフィン層13は、電極層とのコンタクト層を構成する。電極層21,22は、コンタクト層であるグラフィン層13の表面に接触して形成される。電極層21,22は、スパッタリングにより形成される。電極層21,22としては、Al,TaSi2,Ti,Pt,Au等を使用することができる。2半導体素子の製造方法図2は、本発明の実施形態に係る半導体素子の製造方法を説明する図である。半導体素子1は、化学気相成長法、化学気相蒸着、又は化学蒸着により、半絶縁性の炭化ケイ素の単結晶基板の上に、結晶層を形成可能な反応炉を備えた反応装置CVD装置によって製造される。実施形態では、半導体素子1は、図2に示す一連の工程によって製造される。すなわち、工程S1において、CVD装置にセットされた炭化ケイ素単結晶の支持基板11上の表面の所定の領域を除く領域にレジスト膜を形成する。CVD装置に、反応ガスと、キャリアガスとが導入される。実施形態では、反応ガスは、ケイ素源としてシランSiH4を含むとともに炭素源としてメタンC3H8を含む。また、キャリアガスは、水素を含む。工程S1において、炭化ケイ素単結晶の支持基板11の表面の所定の領域にエピタキシャル成長によってドープ層12が形成される。続いて、工程S2において、反応ガスが導入された後、反応ガス及びキャリアガスの供給を停止し、リソグラフィによるドープ層12の不要部分を除去する。次に、工程S3において、反応系を温度:1400°C~1800°C、真空度:1×10-4~1×10-8mbar以下で30分~1.5時間維持する。この工程S3において、グラフィン層13が成長する。工程S4において、電子ビームによってグラフィン層13に開口部13hが形成される。続いて、工程S5において、開口部が形成されたグラフィン層13の上にリソグラフィによって電極層21,22が形成される。続いて、グラフィン層13及び電極層21,22の上に保護層14が形成される。3作用効果コンタクト層としてイオン注入層を形成する従来の半導体素子では、コンタクト層の厚みが10nm~100nm程度になる。これに対して、実施形態に係る半導体素子1によれば、コンタクト層がグラフィン層13で形成されていることにより、コンタクト層の厚みを0.5nm~10nmとすることができる。これにより、半導体素子全体の厚みを薄くできる。また、半導体素子1のサイズを小さくできることにより、温度変化などの外乱の影響を受けにくくすることができる。また、イオン注入装置によるイオン注入工程、及び高周波誘導加熱装置等の高温アニール装置によるアニール処理が不要であるため、製造工程を簡素化できる。4その他の実施形態上述したように、本発明の実施形態を通じて本発明の内容を開示したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。本発明は、ここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は、上述の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。5実施例本発明に係る半導体素子を作製し、性能を評価した。図2に示す一連の工程によって半導体素子MEMS温度センサーを製造した。工程S1に用いる反応ガスとして、シランSiH4ガスとメタンC3H8ガスと含む混合ガスを用いた。また、キャリアガスとしては、水素ガスを用いた。工程S2における反応系の条件は、下記の通りに設定した。温度:1650°C真空度:1×10-5mbar反応時間:1.5時間5-1半導体素子のサイズ作製された半導体素子部のサイズを測定したところ10nm×10nmであった。5-2ゲージファクタの測定作製された半導体素子のゲージファクタをI-V測定装置によって測定した。その結果、室温下において、ゲージファクターは35であり、室温~300°C付近におけるゲージファクタの温度係数は、0.01あった。従って、コンタクト層をグラフィンに置き換えた半導体素子は、従来のイオン注入方法によって作成されたコンタクト層を有する半導体素子に比べて、サイズが小型化できるとともに温度依存性も低いことが判った。"