基板、膜、および膜を支持し膜と基板とを接続するアンカーフレームを含む薄膜ウエハレベルパッケージであって、アンカーフレームは内壁と外壁とを有し、これにより内壁の内側の、基板と膜との間にチャンバを有し、アンカーフレームは、少なくとも1つのキャビティまたは少なくとも1つのキャビティのグループを、内壁と外壁との間に含み、キャビティまたはキャビティのグループがチャンバを囲む薄膜ウエハレベルパッケージ。アンカーフレームが、少なくとも2つの閉ループの壁を含み、キャビティが、2つの隣り合う閉ループの壁の間の空間により形成される請求項1に記載の薄膜ウエハレベルパッケージ。それらの閉ループの壁が、同軸である請求項2に記載の薄膜ウエハレベルパッケージ。それらの閉ループの壁が、同じ幅を有する請求項2または3に記載の薄膜ウエハレベルパッケージ。キャビティが、碁盤状のキャビティとして形成される請求項1~4のいずれかに記載の薄膜ウエハレベルパッケージ。碁盤状のキャビティが、相互接続されている請求項5に記載の薄膜ウエハレベルパッケージ。膜とアンカーフレームとが、同じ材料から形成される請求項1~6のいずれかに記載の薄膜ウエハレベルパッケージ。材料が、シリコン-ゲルマニウムである請求項7に記載の薄膜ウエハレベルパッケージ。アンカーフレーム中の、少なくとも1つのキャビティまたは少なくとも1つのキャビティのグループが、アンカーフレームの材料とは異なる材料で充填される請求項1~8のいずれかに記載の薄膜ウエハレベルパッケージ。アンカーフレームの材料とは異なる材料が、シリコン酸化物である請求項9に記載の薄膜ウエハレベルパッケージ。請求項1~10のいずれかに記載の薄膜ウエハレベルパッケージを含むマイクロエレクトロニクスデバイス。薄膜ウエハレベルパッケージが、チャンバ中に含まれるMEMデバイスを封止する請求項11に記載のマイクロエレクトロデバイス。薄膜ウエハレベルパッケージを基板上に作製する方法であって、基板上に犠牲層を形成する工程と、犠牲層中に、間隔を隔て、犠牲層の全膜厚を通って、少なくとも2つの閉ループのトレンチを形成する工程であって、少なくとも2つの閉ループのトレンチは内部トレンチと外部トレンチとを含み、内部トレンチはチャンバ領域を内部トレンチ内に形成する工程と、少なくとも2つのトレンチを充填する層を形成してこれによりアンカーフレームを形成し、充填された内部トレンチと外部トレンチは、アンカーフレームの内壁と外壁を形成する工程と、充填されたトレンチ、充填されたトレンチの間の領域、およびチャンバ領域を覆う層を形成する工程と、少なくともチャンバ領域から犠牲層を除去して、これによりアンカーフレームの内壁の中に、膜と基板との間のチャンバを形成する工程と、を含む薄膜ウエハレベルパッケージの製造方法。更に、膜層の形成前に、犠牲層の上および充填されたトレンチの上に、Ti-TiN中間層を形成する工程を含む請求項13に記載の製造方法。少なくとも2つの閉ループトレンチを形成する工程が、それらの閉ループトレンチを接続する複数のトレンチを形成する工程を含む請求項13または14に記載の製造方法。充填層および覆う層が、同時に形成される請求項13~15のいずれかに記載の製造方法。記載された図面は、単に模式的で、限定するものではない。図面において、いくつかの要素の大きさは、図示目的で誇張され、寸法通りではない。寸法と相対寸法は、必ずしも本発明を実施するための、実際の縮尺に対応していない。更に、記載や請求の範囲中の、第1、第2、第3等の用語は、類似の要素の間で区別するために使用され、一連のまたは時間的な順序を表す必要はない。用語は、適当な状況下で入替え可能であり、本発明の具体例は、ここに記載や図示されたものと異なる順序によっても操作できる。また、記載や請求の範囲中の、上、下、上に、下に等の用語は、記載目的のために使用され、相対的な位置を示す必要はない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された本発明の具体例は、ここに記載や図示されたものと異なる位置でも操作できる。また、請求の範囲で使用される含むcomprisingの用語は、それ以降に示される要素に限定して解釈すべきではなく、他の要素や工程を排除しない。このように、言及された特徴、数字、工程、または成分は、その通りに解釈され、1またはそれ以上の他の特徴、数字、工程、または成分、またはこれらの組み合わせの存在または追加を排除してはならない。このように、手段AおよびBを含むデバイスの表現の範囲は、構成要素AとBのみを含むデバイスに限定されるべきではない。本発明では、単にデバイスに関連した構成要素がAとBであることを意味する。第1の形態では、アンカーフレームにより支持され、アンカーフレームを介して基板に接続されてチャンバを形成する膜を含み、アンカーフレームは少なくとも1つのキャビティを含む薄膜ウエハレベルパッケージが開示される。それらの閉ループ壁は、同軸である。それらの閉ループ壁は、好適には同じ幅である。閉ループ壁の間のキャビティは、それらの閉ループ壁の間の空間によって形成されても良く、または碁盤状のキャビティとして形成されて、これにより閉ループ壁が相互接続されても良い。膜とアンカーフレームは、同じ材料から形成されても良い。好適には、この材料はシリコン-ゲルマニウムである。アンカーフレーム中のキャビティは、好適にはシリコン酸化物により充填されても良い。第2の形態では、第1の形態にかかる薄膜ウエハレベルパッケージを含むマイクロエレクトロニクスデバイスが開示される。このマイクロエレクトロニクスデバイスは、更に、薄膜ウエハレベルパッケージのチャンバに含まれたMEMデバイスを含んでも良い。第3の形態では、基板上に薄膜ウエハレベルパッケージを形成する方法が記載され、この方法は、基板上に犠牲層を形成する工程と、この犠牲層を通って少なくとも2つの閉ループのトレンチを形成する工程と、それらの閉ループのトレンチを充填する層を形成し、これにより閉ループのトレンチの組のそれぞれの間にキャビティを形成する工程であって、キャビティは犠牲層の材料で充填される工程と、閉ループのトレンチと、閉ループのトレンチの間の領域を覆う層を形成する工程とを含む。少なくとも2つの閉ループのトレンチを形成する工程は、更にそれらの閉ループのトレンチを接続する少なくとも1つのトレンチを形成する工程を含む。覆う層は、薄膜ウエハレベルパッケージの膜を形成し、一方、充填材料は、そのアンカーフレームの一部である。充填層および覆う層は、同時に形成される。好適には、シリコン-ゲルマニウムが、充填層および覆う層を形成するために使用される。好適には、犠牲層の材料はシリコン酸化物である。説明のために、MEMデバイスを含むチャンバを覆う膜と、膜を支持し膜を基板に接続するアンカーとを形成するための構造材料としてSiGeを使用して、本発明の薄膜ウエハレベルパッケージが製造された。封止されたMEMデバイスとともに、薄膜ウエハレベルパッケージを形成するためにSiGeを使用することは、集積の点から有利である。しかしながら、本発明は、SiGeパッケージに限定されない。薄膜ウエハレベルパッケージを形成するために他の材料も使用でき、使用される材料は、MEMデバイスを形成するのに使用される材料と同じである必要はない。図1は、薄膜ウエハレベルパッケージにより封止されたチャンバ内の犠牲層を除去する前の、本発明にかかる薄膜ウエハレベルパッケージの模式的な断面図である。チャンバの犠牲層を覆う膜中に、解放孔またはエッング孔14が、この目的のために存在する。図1の薄膜ウエハレベルパッケージは、膜層として、SiGe、好適には多結晶SiGeを用いて実現された。図1のテスト構造は、半導体、即ちSiの基板上に形成された。テスト構造は、閉じたチャンバ、ここでは多結晶SiGeで縁取られたチャンバとして、保護層の上、ここでは4×100nmとして堆積される400nmSiC層の上に形成される。このSiC層は、それらのCMOS互換パッケージがCMOSの上に形成された場合、即ち、一般にCMOSプロセス技術を用いて形成された電子回路を含む基板の上に形成された場合、CMOS保護層として働く。この保護層の上に、ここではSiCの上に、400nm膜厚のSiGe層が堆積されてパターニングされ、薄膜パッケージのアンカーの位置に残る。同様にMEMデバイスを形成するために、SiGeが使用された場合、このSiGe層はMEMデバイスの、下方の電極層を形成するために使用されても良い。次に、犠牲層、ここでは3μm膜厚の高密度プラズマHDPSiO2が堆積されて、犠牲層として使用された。通常の操作では、MEMデバイスはこの犠牲層中に埋め込まれる。閉ループのトレンチは、この犠牲層を通ってエッチングされ、下層のパターニングされた多結晶SiGe層の上で停止する。これらのトレンチは、チャンバの領域を囲み、この領域は通常の操作ではMEMデバイスを含む。それぞれのトレンチのペアの間に、犠牲層の材料が残り、それらのトレンチの間に間隔を形成する。それらのトレンチのレイアウトは、下の文節でより詳細に検討される。それらのトレンチは、膜層の材料の堆積中に充填され、ここでは4μm膜厚の多結晶SiGeが堆積された。充填されたトレンチは、残った犠牲層の材料で充填されるキャビティを形成する。多結晶SiGe膜層の堆積後の平坦化された膜層を確実にするために、小さな幅のトレンチ幅に対して1つの値、例えば1μmが使用される。トレンチのこの幅は、複数の連続して形成された膜層に、最小の影響を与え、または影響を与えないように選択される。必要であれば、アンカーフレームの全面積を増加させるために、更にトレンチを形成しても良い。従来技術の薄膜ウエハレベルパッケージでは、同じアンカーを形成するために1つのトレンチがパターニングされ、これにより、このトレンチの幅がアンカーフレームの幅と同様になるようにした。そのような1つの広いトレンチは、膜の連続した形成に負の影響を与え、膜層の表面を平坦にするために追加のプロセスが必要となる。充填されたトレンチは、チャンバの側壁を覆う、薄膜ウエハレベルパッケージのアンカーフレームを形成し、膜層は、解放開口部が閉じられた後に、チャンバの上部の封止を提供する。次に、膜層がパターニングされて、1つの基板上に薄膜ウエハレベルパッケージを形成する。このパターニング工程中に、エッチングホールの形成も行われ、これらのエッチングホールはパッケージ内のチャンバから犠牲層を除去するために必要である。図2のaおよびbは、本発明にかかる薄膜ウエハレベルパッケージの異なるアンカーデザインを示す。aでは、アンカーフレーム、ここではSiGe中にキャビティが連続した線として形成され、bでは、アンカーフレーム、ここではSiGe中にキャビティが選択的に相互接続された碁盤状のキャビティとして形成される。灰色の線はSiGeフレームの多結晶SiGe壁であり、一方、白色は、犠牲材料、ここではSiO2で充填されたこのSiGeフレーム中のキャビティを表す。アンカーデザインは、このように少なくとも2つの、好適には同じ幅で、接続を有するものと有しないもの、および異なる間隔の、同軸のトレンチリングの組み合わせである。解放プロセス中に、チャンバの犠牲層が、膜層中のエッチング孔または解放孔を通って除去される。本発明では、ウエットバッファードHFBHFおよびドライ気相HFVHFの双方の解放プロセスが、約60分間、用いられた。アンカー領域の上に解放孔が存在しないため、アンカーフレーム中に含まれる犠牲材料、ここではSi酸化物が、そこに残ることが期待される。パッケージの内側のサイズは100×100μm2であった。アンカー幅は、1μmから20μmで変化する。剪断テストが、XYZTEC製のCondor250ツールを用いて行われた。幅100μmの針が、解放されたパッケージを含む表面上を水平に移動する。このツールは、針を移動させるのに必要な力を登録する。そのような測定の例が、図3に示される。このグラフの全てのピークは、針がパッケージに触れる位置に対応する。より高いピークは、より強いパッケージに対応する。薄膜パッケージ上に力を加えることにより、それらはついに剥離し、記録された力が、パッケージ、特にアンカーフレームの剪断力を特徴づける値とできる。図4は、BHF黒色の三角またがVHF灰色の星の双方で解放された異なるアンカーデザインに対して得られた剪断力を、MIL-STD883Eスタンダード方法2019.5で特定される最小剪断力ととともに示す。BHF解放試料は、対応する点がMIL参照線より上方であるため、すべてスタンダードの要求に合致し、一方で、VHF試料の全てがこのMIL仕様に達するわけではない。テストされたアンカーデザインの約62.5がMIL仕様に達した。BHFとVHF解放試料の双方についての失敗のメカニズムは、図5のaおよびbに示された写真から得られる。BHF解放試料では、図5bに、解放プロセス中に剥離した下層のSiC保護層が見られる。これは、アンカー自身が、図4にプロットされた値より強いことを意味する。VHF解放試料について、5cにおいて薄膜多結晶SiGeフレームが見られることから、剥離は、薄膜多結晶SiGeフレームと4μm膜厚の多結晶SiGe膜との間で発生した。このように、VHF解放後に、アンカーと膜との間の界面は最も弱い界面となり、それらの試料の結果が、パッケージの機械的強度へのアンカーデザインの影響を学習するために使用された。図6は、VHF解放試料について、増加するアンカー幅、即ち増加するSiGeアンカー線の数とともに、剪断力を示す。それぞれのアンカー線は、犠牲層中にトレンチをパターニングして得られた同じ幅を有するためである。剪断力は、アンカー線の数とともに増加することがわかる。1から3のSiGeアンカー線を有する試料の間では、単調な直線挙動がある。4または5の線を有するアンカーを有する試料では、剪断力の上方へのシフトがある。異なる数のアンカー線、ここではSiGe壁を有するアンカーフレームの間のオフセットは、更に検討されるように、アンカーフレーム中に組み込まれたSiO2の攻撃により説明できる。VHF解放プロセスは、非常に攻撃的で、アンカー-膜界面、ここではSiGe-SiGe界面を突き抜けることができ、この後に、VHFは、アンカーフレーム中に形成されたキャビティ中に含まれる犠牲材料、ここではSiO2を攻撃する。図7のaは、MEMデバイスの60’VHF解放後の、本発明にかかる薄膜ウエハレベルパッケージのアンカーの走査電子顕微鏡SEM像を示す。アンカーは、アンカーフレーム中の、碁盤状のキャビティとして形成される。キャビティ中のSiO2は、外方のアンカー線中で除去されていることが明かである。中間部分のSiO2は解放液より攻撃され、一方、内方部分は無傷である。図7のbは、aのアンカーのキャビティ中のSiO2のVHF攻撃を表す。酸化物は白色で示され、一方、SiGeアンカーフレームは灰色で示される。アンカーの外方部分では、酸化物が除去される暗い色。アンカーフレーム中のキャビティから材料が除去されるため、アンカーと基板との間のコンタクト面積が減少し、パッケージを破壊するのに必要な力も少なくなる。この例では、3つの線までは、実質的に全てのSiO2が、アンカー領域から除去されたと推測され、一方、更に多くの線を有するアンカーでは、いくらかのSiO2が残るであろう。解放プロセス中に、キャビティ材料がアンカーフレームから除去される程度は、アンカーフレームに用いられた材料、フレームの寸法、特に犠牲層中にエッチングされたトレンチにより規定されるアンカー線の幅、使用される犠牲材料、および解放プロセス自身に依存する。図6の結果に基づいて、もしこの突き抜けプロセスが回避できたら、VHF解放試料は、BHF解放試料と同様に、非常に強固になることが期待される。それゆえに、改良されたプロセスフローを有する新しいテスト試料が作製された。新しい試料は、膜層、ここでは多結晶SiGeの堆積前に、ArソフトスパッタエッチSSEを使用し、犠牲層上にTi-TiN5~10nm界面層を堆積して準備された。ソフトスパッタエッチは、薄い多結晶SiGeアンカーフレームの露出した表面に存在する自然酸化物を除去した。また、Ti-TiN界面層は、残る自然酸化物の影響を低減した。それらの自然酸化物は、VHF解放液が、アンカーの内側のSiO2を攻撃する経路を形成する。自然酸化物の除去は、アンカーのVHFの互換性を向上させる。加えて、Ti-TiN界面層は、薄いSiGeアンカーフレームとSiGe膜層との間の接着性を改良した。図8は、ソフトスパッタエッチ、ここでは20nmSSEと、界面層、ここではTi-TiN界面層を有さない製造プロセス標準:灰色の四角と、有する製造プロセスSSETi_TiN:黒色のダイアモンドとを用いて準備したテスト試料について、60’VHF解放プロセスを行った後の、異なるアンカーデザインについて必要とされる剪断力を示す。参考として、MIL標準も併せて示す。図8から見られるように、殆どのアンカーデザインについて、ソフトスパッタエッチと界面層を有する製造プロセスを用いた場合、アンカー強度は大きく改良された。全てのアンカーデザインの約85が、MIL使用に合致した。図9は、MILスタンダードに合致しなかった、SSEおよびTi-TiN界面を有する試料のアンカーデザインを示す。SiO2とSiGe膜のコンタクト面積は、それらのアンカーレイアウトにおいて、SiGeとSiGe膜コンタクト面積より広かった。これは、Ti-TiN界面を有する試料について、アンカー強度は主にSiGeとSiGeの界面から来ることを示す。図9cのアンカーデザインに対して、より深い検査が行われた。思いがけず、図10に示すように、VHF解放液はなおもSiGe-SiGeアンカー界面を突き抜け、アンカーフレームの内側のSiO2を攻撃することができた。アンカーフレームの内部の酸化物の解放は、全アンカーコンタクト界面を減らし、これによりアンカーの全体の機械的強度を低下させた。研究された試料では、多分、全ての界面酸化物は除去されず、これによりキャビティ中で望まない酸化物解放が起きた。より長時間のSSEが、VHF解放液がキャビティ充填材料を攻撃するのを完全に防止するために、必要とされるであろう。しかしながら、VHF解放液がなおもアンカー中に含まれるSiO2を攻撃したため、比率SiGe-SiGeアンカー面積/SiO2-SiGeアンカー面積が1より大きかったそれぞれのアンカーデザインは、MILスタンダードに到達した。薄膜パッケージのアンカーデザイン中でこの比率を決定することにより、アンカーは、より解放プロセスにあわず、より高い剪断力を有する。この増加した機械的強度は、アンカー領域中の、2つのSiGe層の間、即ちアンカーフレームと膜層との間、の改良された接着性の結果と信じられる。図11は、SSEおよびTi-TiN中間層を用いて、および用いずに作製した試料についての最強のアンカーデザインを示す。全てのテストしたアンカーデザインから、それらのデザインは、上述の結論と一致して最も広いSiGe-SiGeアンカー面積/SiO2-SiGeアンカー面積を有した。この増加したコンタクト面積は、アンカーフレームを碁盤状のSiGe壁としてレイアウトして、それらの間を酸化物で充填することで得られた。図12は、VHFを用いて解放したSSE試料ダイアモンドと、BHFを用いて解放した試料四角とについて、アンカー線の数を変化させた、本発明にかかる異なるアンカーデザインの剪断力の結果を示す。MIL参照線MILも付加される。それぞれの測定点に対して、対応するアンカー構造が、図の上部に示される。図12から、単に1つの多結晶SiGeアンカー線からなるアンカーデザイン図2aの左のデザインについて、剪断テスト値がMILスタンダードを越えることが分かる。それらの試料の値は、MILスタンダードの要求を越えたため、この型のアンカーは、薄膜パッケージ応用に使用するのに十分に強いと結論づけることができる。このため、100×100μm2を覆う薄膜パッケージに対して、404μm2のアンカー面積のみが必要となる。そのような単体の線のアンカーデザインは、薄膜パッケージの全占有面積を大きく低減でき、更に薄膜パッケージプロセスのコスト低減が可能となる。図13から図18は、本発明にかかるパッケージされたMEMデバイスの製造方法のプロセスフローを模式的に示す。図13は、例えばシリコンウエハのような基板1を含む。シリコンウエハの主表面の上に、約300nmの膜厚を有するシリコン酸化物SiO2層2が堆積される。異なる副層sublayer3を含むパターニングされた導電層が、層2の上に形成される。副層は、例えば、20nm/590nm/20nm/45nmの膜厚を有するTi/AlCu/Ti/TiNスタックを含む。もし、基板1がCMOS基板の場合、金属層3は、回路のような能動部品を含むこの半導体基板の相互接続スキームの上部金属層でも良い。MEMSデバイスは、次に、この基板上に形成された電子回路の上で処理される。パターニングされた金属層3を覆って、約1500nmの膜厚のシリコン酸化物SiO2層4が堆積される。300~400nmのSiC保護層5は、酸化物層4の上に堆積される。層5、4の中に開口部が存在し、金属層3へのコンタクトホールを形成する。コンタクトホールを介して、一方のキャビティ中のMEMSデバイスと、他方のキャビティに隣り合ったボンドパッドとの間に、電気的接続が形成される。ついに、シリコンゲルマニウム電極層6が、例えば400nmの膜厚を有して、上部CMOS電極層3に接続されるように、化学気相堆積CVDの手段で堆積される。シリコンゲルマニウム層6は、図14に示すように、シリコンゲルマニウム電極にパターニングされる。このパターニングされたSiGe層6は、アンカーフレームが形成される領域73を含む。他の犠牲シリコン酸化物SiO2層7一般には約1~3μmの膜厚が堆積される。化学機械研磨工程を適用することにより、犠牲層が平坦化され、更なるリソグラフィ工程のために表面形状が低減される。犠牲酸化物7を開口することにより、コンタクトエッチが行われ、図15に示すように、パッケージアンカー72、MEMSフィイードスルー73、およびMEMデバイスへのコンタクト71が形成される。ここで、一般には1μm~8μmの膜厚を有する構造シリコンゲルマニウム層8が、選択的には100nmのSiC層9図示せずとともに、堆積される。構造層は、MEMSデバイスと薄膜パッケージのアンカーを形成するために使用される。次に、構造シリコンゲルマニウム層および、選択的にSiC層がパターニングされて、MEMSデバイス84、パッケージアンカー82の一部、および埋め込み金属層3とボンドパッドとの間の電気的接続83の一部が形成される。パッケージアンカー82のパターニングは、上述のレイアウトの考慮により行われる。図13から図18に示されるプロセスフローでは、アンカーは単体のSiGe線として示される、次に、図16に示されるように、SiGeアンカー壁の間の空間を含む構造層中のギャップを埋める、犠牲シリコン酸化物層10を堆積することにより、構造が覆われる。ここで、酸化物層10中で、膜コンタクトエッチが行われ、キャップ層のアンカー82とボンドパッドへの電気的接続81の一部を形成する。アンカー82に関して酸化層10のパターニングは、上述のレイアウトの考慮により行われる。なお、犠牲層の残った部分101が存在し、これが電気的接続81と、パッケージ側壁またはキャビティ側壁とを支持できる。残った部分は、実質的に平坦な上面を有する。次に、一般には4~10μmの膜厚を有する多結晶シリコンゲルマニウム膜12の堆積が行われ、実質的に平坦なシリコンゲルマニウム膜を得る。なお、犠牲材料101の残った部分の実質的に平坦な上面のレベルは、膜層12の下面のレベルに対応する。次に、エッチホール形成が行われ、図17に示すような、膜層12の下の犠牲材料10の除去に使用される解放孔14を形成する。上述のように、解放孔は、アンカー領域内には形成されない。ここで、膜層と、形成されたキャビティ内の機能的シリコンゲルマニウム層の解放releaseが、例えば気相のHFのようなエッチング薬品を用いて行われ、この薬品は、犠牲層10選択的に11、7の材料を除去するために、膜層12中の開口部または解放孔14を通り、これにより、図18に示すように、MEMS後処理デバイスを含みキャビティチャンバまたはギャップ15を膜層12の下に形成する。パッケージMEMデバイスの更なる処理は、公知の製造技術を用いて行われ、例えば解放孔14の封止工程、MEMボンディングパッドへの電気的接続の形成工程、および独立したパッケージMEMデバイスのダイシング工程が行われる。