基板上に第1絶縁膜を形成する工程と、前記第1絶縁膜に開口部を形成する工程と、前記第1絶縁膜の前記開口部内に半導体チップを搭載する工程と、前記半導体チップ上と前記第1絶縁膜上とに跨いで、第2絶縁膜を形成する工程と、前記第2絶縁膜上に、前記半導体チップと電気的に接続される配線構造を形成する工程と、を少なくとも有する半導体装置の製造方法。前記第1絶縁膜に開口部を形成する工程において、前記開口部の大きさが前記半導体チップのチップサイズよりも大きくなるように、前記開口部を形成し、前記第2絶縁膜を形成する工程において、第1絶縁膜の開口部を構成する壁面と前記半導体チップの側面との間隙に埋まり込ませるようにして、第2絶縁膜を形成する請求項1に記載の半導体装置の製造方法。前記開口部を形成する工程が、前記基板の表面が露出するように、前記第1絶縁膜に開口部を形成する工程である請求項1又は2に記載の半導体装置の製造方法。前記配線構造を形成する工程が、前記基板の半導体チップが搭載された面側を重力方向に向けた状態で、めっき処理により、前記第2絶縁膜上に配線を形成する工程を含む請求項1~3のいずれか1項に記載の半導体装置の製造方法。前記第1絶縁膜及び第2絶縁膜が、感光性のポリイミド樹脂膜である請求項1~4のいずれか1項に記載の半導体装置の製造方法。基板と、前記基板上に設けられた第1絶縁膜であって、開口部を有する第1絶縁膜と、前記第1絶縁膜の前記開口部内に搭載された半導体チップと、前記半導体チップ上と前記第1絶縁膜上とに跨いで設けられた第2絶縁膜と、前記第2絶縁膜上に設けられ、前記半導体チップと電気的に接続される配線構造と、を少なくとも備える半導体装置。前記第1絶縁膜の開口部の大きさが、前記半導体チップのチップサイズよりも大きく、前記第2絶縁膜が、前記第1絶縁膜の開口部を構成する壁面と前記半導体チップの側面との間隙に埋まり込んで設けられている請求項6に記載の半導体装置。しかしながら、従来の半導体チップの固定方法では、フィルムによる貼り付けにより半導体チップを基板に固定していることから、長時間の熱処理が必要である上、フィルムを半導体チップ毎に貼り合わせる必要があり、製造時間の多大な増加を招いているのが現状である。また、半導体チップを基板に固定する際に、基板にエッチングを施すと、さらなる製造時間の増加と共に、基板の結晶欠陥を招く可能性が高くなってしまう。そこで、半発明の課題は、半導体チップを搭載する基板の結晶欠陥を抑制すると共に、製造時間を短縮した半導体装置の製造方法を提供することである。また、本発明の課題は、半導体チップを搭載する基板の結晶欠陥が抑制された半導体装置を提供することである。上記課題は、以下の手段により解決される。即ち、本発明の半導体装置の製造方法は、基板上に第1絶縁膜を形成する工程と、前記第1絶縁膜に開口部を形成する工程と、前記第1絶縁膜の前記開口部内に半導体チップを搭載する工程と、前記半導体チップ上と前記第1絶縁膜上とに跨いで、第2絶縁膜を形成する工程と、前記第2絶縁膜上に、前記半導体チップと電気的に接続される配線構造を形成する工程と、を少なくとも有する半導体装置の製造方法である8。本発明の半導体装置は、基板と、前記基板上に設けられた第1絶縁膜であって、開口部を有する第1絶縁膜と、前記第1絶縁膜の前記開口部内に搭載された半導体チップと、前記半導体チップ上と前記第1絶縁膜上とに跨いで設けられた第2絶縁膜と、前記第2絶縁膜上に設けられ、前記半導体チップと電気的に接続される配線構造と、を少なくとも備える半導体装置である。本発明によれば、導体チップを搭載する基板の結晶欠陥を抑制すると共に、製造時間を短縮した半導体装置の製造方法を提供することができる。本発明によれば、半導体チップを搭載する基板の結晶欠陥が抑制された半導体装置を提供することができる。以下、本発明の一例である実施形態について図面を参照しつつ説明する。図1は、本実施形態に係る半導体装置を示す概略断面図である。本実施形態に係る半導体装置101は、例えば、図1に示すように、第1半導体チップ10と、第1半導体チップ10上に搭載される第2半導体チップ12と、を備えている。第1半導体チップ10は、例えば、集積回路図示せずが設けられており、これと電気的に接続されるパッド電極10Aが主面に設けられている。そして、第1半導体チップ10の主面には、例えば、パッド電極10Aが露出するように、保護膜不図示が設けられている。第2半導体チップ12も、同様に、例えば、集積回路図示せずが設けられており、これと電気的に接続されるパッド電極12Aが主面に設けられている。そして、第2半導体チップ12の主面には、例えば、パッド電極12Aが露出するように、保護膜不図示が設けられている。そして、本実施形態に係る半導体装置101は、第1半導体チップ10と、第1半導体チップ10上に設けられた第1絶縁膜14であって、開口部14Bを有する第1絶縁膜14と、第1絶縁膜14の開口部14B内に搭載された第2半導体チップ12と、第2半導体チップ12上及び第1絶縁膜14上に跨いで設けられた第2絶縁膜16と、を備えている。第1絶縁膜14の開口部14Bは、その開口の大きさが搭載する第2半導体チップ12のチップサイズよりも大きく設けられている。そして、第2絶縁膜16は、第1絶縁膜14の開口部14Bを構成する壁面と第2半導体チップ12の側面との間隙に埋まり込ませるようにして設けられている。第2絶縁膜16上には、第1半導体チップ10と共に、第2半導体チップ12と電気的に接続する配線構造26を備えている。配線構造26は、第1絶縁膜14及び第2絶縁膜16に設けられたコンタクトホール14Aを通じて、第1半導体チップ10のパッド電極10Aと電気的に接続される配線18Aと、配線18Aの一部上に設けられ、配線18Aの一部と電気的な接続されるポスト電極20Aと、を有してる。また、配線構造26は、第2絶縁膜16に設けられたコンタクトホール16Aを通じて、第2半導体チップ12のパッド電極12Aと電気的に接続される配線18Bと、配線18Bの一部上に設けられ、配線18Bの一部と電気的な接続されるポスト電極20Bと、を有してる。そして、配線18A及び配線18Bは、第2絶縁膜16と層間絶縁膜22との間に介在して設けられている。ポスト電極20A及びポスト電極20Bは、層間絶縁膜22に覆われつつ、頂面が層間絶縁膜22から露出するようにして設けられている。配線構造26その配線には、電気的に接続された外部接続端子24A及び外部接続端子24Bが設けられている。具体的には、外部接続端子24Aは、例えば、配線構造26のポスト電極20Aの頂面上に設けられている。これにより、外部接続端子24Aは、配線構造26の配線18A及びポスト電極20Aを通じて、第1半導体チップ10のパッド電極10Aと電気的な接続が図られている。一方、外部接続端子24Bは、例えば、配線構造26のポスト電極20Bの頂面上に設けられている。これにより、外部接続端子24Bは、配線構造26の配線18B及びポスト電極20Bを通じて、第2半導体チップ12のパッド電極12Aと電気的な接続が図られている。以下、本実施形態に係る半導体装置101の詳細と共に、本実施形態に係る半導体装置101の製造方法について説明する。図2~図3は、本実施形態に係る半導体装置の製造方法を示す工程図である。本実施形態に係る半導体装置101の製造方法では、まず、図2Aに示すように、個片化により第1半導体チップ10となるように、複数の第1半導体チップ毎にパッド電極10Aや集積回路等が集積されたウエハ10Bを準備する。次に、図2Bに示すように、ウエハ10B上に第1絶縁膜14を形成する。具体的には、例えば、第1絶縁膜14の材料種に応じて、スピンコート法、印刷法、CVD化学気相成長法、スパッタリング法等を利用して、第1絶縁膜14をウエハ10B上に形成する。第1絶縁膜14としては、樹脂膜例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、BCB樹脂、PBO樹脂等、無機膜例えば、シリコン酸化膜、シリコン窒化膜のいずれでもよいが、成膜容易性、加工性開口形成容易性の観点から、感光性の樹脂膜であることがよい。特に、汎用性、加工性の観点から、第1絶縁膜14としては、ポリイミド樹脂膜特に、感光性のポリイミド樹脂膜であることがよい。第1絶縁膜14は、第2半導体チップ12の厚み同等に形成してもよいし、第2半導体チップ12よりも薄くても、厚く形成してもよい。本実施形態では、第1絶縁膜14を、第2半導体チップ12の厚みと同等の厚みで形成した形態を示している。なお、第1絶縁膜14は、第2半導体チップ12のハンドリング性後述する第1絶縁膜14の開口部14B内に第2半導体チップ12を搭載するときの搬送性の観点から、第2半導体チップ12よりも薄く形成することがよい。次に、図2Cに示すように、第1絶縁膜14に開口部14Bを形成する。具体的には、例えば、第1絶縁膜14の材料種に応じて、リソグラフィー法、ドライエッチング法を利用して、第1絶縁膜14に開口部14Bを形成する。開口部14Bは、例えば、第2半導体チップ12と同形状第2半導体チップ12主面側からみた形状が同形状で、第2半導体チップ12の大きさチップサイズよりも一回り大きくして、第1絶縁膜14に形成する図4参照。そして、開口部14Bは、例えば、ウエハ10B第1半導体チップ10の表面を露出するようにして、つまり、第1絶縁膜14を貫通し、ウエハ10B第1半導体チップ10の表面に到達するようにしてするようにして形成する。なお、開口部14Bは、第1絶縁膜14を貫通して形成する形態を示すが、非貫通の開口部であってもよい。つまり、開口部14Bは、ウエハ10B第1半導体チップ10の表面主面が露出しないように、第1絶縁膜14に凹部状に設けてもよい。この場合の開口部14Bの深さも、第2半導体チップ12の厚みと同等であってもよいし、第2半導体チップ12の厚みよりも浅くても、深くてもよい。但し、開口部14Bは、第2半導体チップ12のハンドリング性後述する第1絶縁膜14の開口部14B内に第2半導体チップ12を搭載するときの搬送性の観点から、第2半導体チップ12よりも浅く形成することがよい。次に、図2Dに示すように、第1絶縁膜14の開口部14B内に第2半導体チップ12を搭載する。具体的には、例えば、パッド電極12Aが設けられた主面とは反対側の面をウエハ10B第1半導体チップ10と対向するようにして、第1絶縁膜14の開口部14B内に第2半導体チップ12を搭載する図4参照。次に、図3Eに示すように、第2半導体チップ12上と第1絶縁膜14上とに跨いで、第2絶縁膜16を形成する。具体的には、例えば、第2絶縁膜16の材料種に応じて、スピンコート法、印刷法、CVD化学気相成長法、スパッタリング法等を利用して、第2絶縁膜16を形成する。第2絶縁膜16は、例えば、第2半導体チップ12及び第1絶縁膜14を覆うと共に、第1絶縁膜14の開口部14Bを構成する壁面と第2半導体チップ12の側面との間隙に埋め込まれるようにして形成する。第2絶縁膜16としては、樹脂膜例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、BCB樹脂、PBO樹脂等、無機膜例えば、シリコン酸化膜、シリコン窒化膜のいずれでもよいが、成膜容易性、加工性開口形成容易性の観点から、感光性の樹脂膜であることがよい。特に、汎用性、加工性の観点から、第2絶縁膜16としては、ポリイミド樹脂膜特に、感光性のポリイミド樹脂膜であることがよい。次に、図3Fに示すように、第2絶縁膜上に、第1半導体チップ10と共に、第2半導体チップ12と電気的に接続する配線構造26を形成する。具体的には、例えば、まず、第1絶縁膜14及び第2絶縁膜16の材料種に応じて、フォリソグラフィー法、ドライエッチング法を利用して、第1半導体チップ10のパッド電極10Aと電気的な接続を図るためのコンタクトを取るコンタクトホール14Aを第1絶縁膜14及び第2絶縁膜16に形成する。同様に、例えば、フォリソグラフィー法、ドライエッチング法を利用して、第2半導体チップ12のパッド電極12Aと電気的な接続を図るためのコンタクトを取るコンタクトホール16Aを第2絶縁膜16に形成する。次に、例えば、めっき法を利用して、コンタクトホール14Aを埋め込むようにして、ウエハ10B第1半導体チップ10のパッド電極10Aと電気的な接続を図りつつ、第1絶縁膜14上に配線18A例えばタングステンW、銅Cu、アルミニウムAl等の層を形成する。同様に、例えば、めっき法を利用して、コンタクトホール16Aを埋め込むようにして、第2半導体チップ12のパッド電極12Aと電気的な接続を図りつつ、第2絶縁膜16上に配線18B例えばタングステンW、銅Cu、アルミニウムAl等の層を形成する。なお、配線18A及び配線18Bは、各コンタクトホールを完全に埋め込む必要はなく、各コンタクトホールの底部で各パッド電極との電気的接続が図れるように形成すればよい。ここで、配線18A及び配線18Bは、例えば、ウエハ10B第1半導体チップ10の第2半導体チップ12が搭載された面側を重力方向に向けた状態で、めっき処理により形成する。つまり、配線18A及び配線18Bは、例えば、ウエハ10B第1半導体チップ10の第2半導体チップ12が搭載された面側を重力方向に向けた状態で、ウエハ10B第1半導体チップ10に形成した第1絶縁膜14及び第2絶縁膜16をめっき液28に浸して、めっき処理を行って形成する図5参照。なお、本めっき処理は、ウエハ10B第1半導体チップ10の第2半導体チップ12が搭載された面側を重力方向と反対方向上方に向けた状態で行ってもよい。なお、図示しないが、第2絶縁膜16上の少なくとも配線18A及び配線18B形成領域、各コンタクトホールを構成する壁面、及び当該各コンタクトホールから露出する各パッド電極には、めっき処理前に、スパッタリング法等を利用して、配線18A及び配線18Bのめっき成長を促進するためのシード膜例えばTi/N膜、Ti/Cu膜等を形成することがよい。次に、例えば、めっき法、スパッタリング法等を利用して、配線18Aの一部と電気的な接続を図りつつ、ポスト電極20A例えばタングステンW、銅Cu、アルミニウムAl等で構成された柱状電極を形成する。同様に、例えば、めっき法、スパッタリング法等を利用して、配線18Bの一部と電気的な接続を図りつつ、ポスト電極20B例えばタングステンW、銅Cu、アルミニウムAl等で構成された柱状電極を形成する。次に、例えば、層間絶縁膜22の材料種に応じて、スピンコート法、印刷法、CVD化学気相成長法、スパッタリング法等を利用して、第2絶縁膜16上に、配線18A及び配線18Bとポスト電極20A及びポスト電極20Bを覆うようにして、層間絶縁膜22を形成する。そして、必要に応じて、ポスト電極20A及びポスト電極20Bの頂面が露出するように、層間絶縁膜22の表面に対して切削処理を施す。このようにして、配線18A、配線18B、ポスト電極20A、ポスト電極20B、層間絶縁膜22を順次形成して、配線構造26を第2絶縁膜16上に形成する。なお、配線構造26は、これら構造に限られず、多層配線構造等の周知の配線構造であってもよい。次に、図3Gに示すように、例えば、配線構造26上に外部接続端子24A及び外部接続端子24Bを形成する。具体的には、ハンダボール、ハンダペーストの半田付けにより、配線構造26のポスト電極20A及びポスト電極20Bの頂面層間絶縁膜22から露出した面に、それぞれ外部接続端子24A及び外部接続端子24Bを形成する。これにより、配線構造26の配線及びポスト電極を通じて、各半導体チップとの電気的な接続が図られる。その後、例えば、必要に応じて、バックグラインダーによりウエハ10Bを薄膜化した後、ダイシングにより個片化を行う。以上の構成を経て、本実施形態に係る半導体装置101が製造される。以上説明した本実施形態に係る半導体装置101その製造方法では、半導体チップ本実施形態では第2半導体チップ12を搭載する基板としてのウエハ10B第1半導体チップ10上に第1絶縁膜14を形成する工程と、第1絶縁膜14に開口部14Bを形成する工程と、第1絶縁膜14の開口部内に第2半導体チップ12を搭載する工程と、第2半導体チップ12上と第1絶縁膜14上とに跨いで、第2絶縁膜16を形成する工程と、を経る作製されることにより、ウエハ10B第1半導体チップ10上に設けられた第1絶縁膜14の開口部14B内に第2半導体チップ12が搭載された状態で、第2絶縁膜16により固定化されている。そして、この状態で、第2絶縁膜16上に、配線構造26を形成している。このため、第2半導体チップ12は、粘着フィルムを使用したり、ウエハ10B第1半導体チップ10をエッチングすることなく、ウエハ10B第1半導体チップ10に固定化することができる。よって、本実施形態に係る半導体装置101その製造方法では、半導体チップ本実施形態では第2半導体チップ12を搭載する基板本実施形態では第1半導体チップ10の結晶欠陥を抑制すると共に、製造時間を短縮して、半導体装置101が得られる。特に、第1半導体チップ10上に第2半導体チップ12が搭載されたWCSPを製造するにあたって、第2半導体チップ12を第1半導体チップ10に搭載する際の位置合わせ部を製造工程の大幅な増加を伴うことなくなる。また、得られる半導体装置101は、第1半導体チップ10に対してエッチングが施されていないことから、半導体チップを搭載する第1半導体チップ10の結晶欠陥が抑制されている。これは、第2半導体チップ12を粘着フィルムを使用したり、ウエハ10B第1半導体チップ10のエッチングを行うと、ウエハ10B第1半導体チップ10に負荷があっかり、結晶欠陥が発生する確率が上昇するが、本実施形態では、これら処理を行わず、ウエハ10B第1半導体チップ10に負荷がかかり難いためである。本実施形態に係る半導体装置101その製造方法では、第1絶縁膜14の開口部14Bを第2半導体チップ12のチップサイズよりも大きく形成し、第1絶縁膜14の開口部14Bを構成する壁面と第2半導体チップ12の側面との間隙に埋まり込ませるようにして、第2絶縁膜16を形成している。本実施形態に係る半導体装置101その製造方法では、第1半導体チップ10の表面が露出するように、第1絶縁膜14に開口部14Bを形成している。このため、第2半導体チップ12は、平面性に優れた第1半導体チップ10の表面上に搭載されることから、第1半導体チップ10の表面に対して、傾きなく第2半導体チップ12が搭載され、接続不良等の不具合の発生が抑制される。また、第1絶縁膜14を必要以上に厚膜化する必要ななくなるという利点もある。本実施形態に係る半導体装置101その製造方法では、配線構造26を形成する際、例えば、第1半導体チップ10の第2半導体チップ12が搭載された面側を重力方向に向けた状態で、配線18A及び配線18Bをめっき処理により形成している。本状態でめっき処理を行っても、第2半導体チップ12は第2絶縁膜16により固定化されていることから、第2半導体チップ12の落下、位置ズレが生じない。また、第2半導体チップ12は第2絶縁膜16により固定化されていると、本めっき処理の他、例えば、第2絶縁膜16にコンタクトホール16Aを形成する際、コンタクトホール16Aと第2半導体チップ12そのパッド電極12Aとのズレが生じることを抑制したり、第2絶縁膜16形成後のウエハ10B第1半導体チップ10を搬送する際、その物理的衝撃等による第2半導体チップ12の位置ズレの発生も抑制できる。本実施形態に係る半導体装置101その製造方法において、第1絶縁膜14及び第2絶縁膜16として、感光性のポリイミド樹脂膜を適用すると、ポリイミド樹脂膜が汎用性、加工性が高いことから、低コスト化と共に、第1絶縁膜14の開口部14Bや第2絶縁膜16のコンタクトホール16Aの形成精度が向上される。例えば、第1絶縁膜14の開口部14Bの形成精度が高くなれば、第2半導体チップ12の搭載精度も高まることとなる。なお、本実施形態に係る半導体装置101その製造方法では、第1半導体チップ10の表面が露出するように、第1絶縁膜14に開口部14Bを形成している形態を説明したが、これに限られず、例えば、図6に示すように、第1半導体チップ10の表面が露出しないように、第1絶縁膜14に開口部14Bを形成した形態つまり、開口部14Bを第1絶縁膜14を貫通しないように形成した形態であってもよい。本形態の場合、第1絶縁膜14として樹脂膜特に、粘着性を有する樹脂膜:例えば、感光性のポリイミド樹脂膜等を適用すれば、開口部14B底面が粘着性を有する樹脂面で構成されることから、第1絶縁膜14の開口部14B内に第2半導体チップ12を搭載したとき、開口部14Bの底面との密着性が向上し、第2半導体チップ12の位置ズレが抑制される。また、本実施形態に係る半導体装置101その製造方法では、第2半導体チップ12を搭載する基板として、第1半導体チップ10を採用した形態を説明したが、これに限られず、本基板は、例えば、集積回路等が設けられていない半導体基板例えばシリコン基板等や、その他、金属基板であってもよい。また、本実施形態は、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。