メイン制御部と、ビジー端子を有し、前記メイン制御部により制御され、各々がインク量情報を記憶する1又は複数の記憶装置に接続される第1のサブ制御部~第nnは2以上の整数のサブ制御部と、前記メイン制御部と前記第1のサブ制御部~前記第nのサブ制御部の各々の前記ビジー端子とをバス接続するビジー信号線と、前記第1のサブ制御部~前記第nのサブ制御部に接続される第1のリセット信号線~第nのリセット信号線とを含み、前記第1のサブ制御部~前記第nのサブ制御部のうちの第kkは1≦k≦nである整数のサブ制御部が、前記メイン制御部により第1のモードに設定された場合には、前記第1のリセット信号線~前記第nのリセット信号線のうちの第kのリセット線のリセット信号が非アクティブである期間には、前記第kのサブ制御部は、自身に接続される前記1又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力し、前記第kのリセット線のリセット信号がアクティブである期間には、前記第kのサブ制御部は、前記ビジー端子を高インピーダンス状態に設定することを特徴とする印刷装置。請求項1において、前記第1のリセット信号線~前記第nのリセット信号線にリセット信号を出力するリセット信号出力回路を含み、前記メイン制御部が前記第1のサブ制御部~前記第nのサブ制御部を前記第1のモードに設定した後に、前記リセット信号出力回路は、前記第1のリセット信号線~前記第nのリセット信号線のリセット信号の1つを非アクティブに設定することを特徴とする印刷装置。請求項2において、前記第kのサブ制御部は、前記第kのリセット線のリセット信号が非アクティブである期間に、前記第kのサブ制御部に接続される前記1又は複数の記憶装置にアクセスすることを特徴とする印刷装置。請求項2又は3において、前記第kのサブ制御部が、前記メイン制御部により第2のモードに設定された場合には、前記第kのサブ制御部は、前記第kのリセット線のリセット信号がアクティブか非アクティブかに依らずに、前記ビジー端子を高インピーダンス状態に設定することを特徴とする印刷装置。請求項4において、前記第kのサブ制御部が、前記メイン制御部により第3のモードに設定された場合には、前記第kのサブ制御部は、前記第kのリセット線のリセット信号がアクティブか非アクティブかに依らずに、自身に接続される前記1又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力することを特徴とする印刷装置。請求項5において、前記第1のサブ制御部~前記第nのサブ制御部は、前記メイン制御部によりレジスター値が設定されるモード設定レジスターを有し、前記モード設定レジスターの前記レジスター値に基づいて、前記第1のモード、前記第2のモード、前記第3のモードのいずれか1つが設定されることを特徴とする印刷装置。請求項1乃至6のいずれかに記載の印刷装置と、インク量情報を記憶する前記1又は複数の記憶装置とを含むことを特徴とする印刷システム。本発明の幾つかの態様によれば、書き込み処理のスループットを改善することができる印刷装置及び印刷システム等を提供できる。本発明の一態様は、メイン制御部と、ビジー端子を有し、前記メイン制御部により制御され、各々がインク量情報を記憶する1又は複数の記憶装置に接続される第1のサブ制御部~第nnは2以上の整数のサブ制御部と、前記メイン制御部と前記第1のサブ制御部~前記第nのサブ制御部の各々の前記ビジー端子とをバス接続するビジー信号線と、前記第1のサブ制御部~前記第nのサブ制御部に接続される第1のリセット信号線~第nのリセット信号線とを含み、前記第1のサブ制御部~前記第nのサブ制御部のうちの第kkは1≦k≦nである整数のサブ制御部が、前記メイン制御部により第1のモードに設定された場合には、前記第1のリセット信号線~前記第nのリセット信号線のうちの第kのリセット線のリセット信号が非アクティブである期間には、前記第kのサブ制御部は、自身に接続される前記1又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力し、前記第kのリセット線のリセット信号がアクティブである期間には、前記第kのサブ制御部は、前記ビジー端子を高インピーダンス状態に設定する印刷装置に関係する。本発明の一態様によれば、第1のモードに設定されたサブ制御部は、リセット信号が非アクティブである期間にはビジー信号を出力し、リセット信号がアクティブである期間にはビジー端子を高インピーダンス状態に設定することができる。このようにすることで、ビジー信号の衝突を防止することができ、また記憶装置へのデータ書き込み処理の時間を短縮することができる。その結果、書き込み処理のスループットを改善し、さらに誤動作又は誤書き込みの発生を低減することができるから、印刷処理の信頼性を高めることなどが可能になる。また本発明の一態様では、前記第1のリセット信号線~前記第nのリセット信号線にリセット信号を出力するリセット信号出力回路を含み、前記メイン制御部が前記第1のサブ制御部~前記第nのサブ制御部を前記第1のモードに設定した後に、前記リセット信号出力回路は、前記第1のリセット信号線~前記第nのリセット信号線のリセット信号の1つを非アクティブに設定してもよい。このようにすれば、メイン制御部は、第1のモードに設定された複数のサブ制御部のうちの1つのサブ制御部に対してリセット信号を非アクティブにし、他のサブ制御部に対してリセット信号をアクティブにすることができる。また本発明の一態様では、前記第kのサブ制御部は、前記第kのリセット線のリセット信号が非アクティブである期間に、前記第kのサブ制御部に接続される前記1又は複数の記憶装置にアクセスしてもよい。このようにすれば、メイン制御部は、第1のモードに設定された複数のサブ制御部のうちの1つのサブ制御部に対してリセット信号を非アクティブにし、そのサブ制御部に対して書き込み処理等を行うことができる。また本発明の一態様では、前記第kのサブ制御部が、前記メイン制御部により第2のモードに設定された場合には、前記第kのサブ制御部は、前記第kのリセット線のリセット信号がアクティブか非アクティブかに依らずに、前記ビジー端子を高インピーダンス状態に設定してもよい。このようにすれば、メイン制御部が記憶装置にアクセスしないサブ制御部を第2のモードに設定することで、ビジー信号の衝突を防止することができる。また本発明の一態様では、前記第kのサブ制御部が、前記メイン制御部により第3のモードに設定された場合には、前記第kのサブ制御部は、前記第kのリセット線のリセット信号がアクティブか非アクティブかに依らずに、自身に接続される前記1又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力してもよい。このようにすれば、メイン制御部は、書き込み処理の対象とするサブ制御部を第3のモードに設定することで、アクセス状態に応じてビジー信号をそのサブ制御部から受け取ることができる。また本発明の一態様では、前記第1のサブ制御部~前記第nのサブ制御部は、前記メイン制御部によりレジスター値が設定されるモード設定レジスターを有し、前記モード設定レジスターの前記レジスター値に基づいて、前記第1のモード、前記第2のモード、前記第3のモードのいずれか1つが設定されてもよい。このようにすれば、メイン制御部は、モード設定レジスターのレジスター値を設定することで、サブ制御部を第1のモード、第2のモード、第3のモードのいずれか1つのモードに設定することができる。本発明の他の態様は、上記いずれかに記載の印刷装置と、インク量情報を記憶する前記1又は複数の記憶装置とを含む印刷システムに関係する。以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。1.印刷装置及び印刷システム図1に本実施形態の印刷装置及び印刷システムの基本的な構成例を示す。本実施形態の印刷装置は、メイン制御部200、第1~第nnは2以上の整数のサブ制御部100-1~100-n、ビジー信号線BUSY、第1~第nのリセット信号線XRST1~XRSTn及びリセット信号出力回路210を含む。また、印刷システムは、上記の印刷装置及び複数の記憶装置300を含む。なお、本実施形態の印刷装置及び印刷システムは図1の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。図1に示す構成例では、3個のサブ制御部100-1~100-3が設けられているが、2個であってもよいし、4個以上であってもよい。メイン制御部200は、バスHBSを介して第1~第3のサブ制御部100-1~100-3との通信処理の制御や、プリンターの印刷処理に必要な制御、インクカートリッジ液体容器のインク残量の算出、外部機器との通信処理の制御などを行う。サブ制御部100100-1~100-3は、バスHBSを介してメイン制御部200と信号のやり取りを行う。具体的には、バスHBSは、例えば図1に示すようにビジー信号BUSY、イネーブル信号ENABLE、クロック信号SCK、データ信号SDAのための信号線を含む。ビジー信号BUSYはメイン制御部200が発行したコマンドを処理中であることをメイン制御部200に対して通知する信号である。またデータ信号SDAは、記憶装置300300-1~300-4に対する書き込み及び読み出しデータの信号である。サブ制御部100は、ビジー端子BTを有し、メイン制御部200により制御され、各々がインク量情報を記憶する1又は複数の記憶装置300300-1~300-4に接続される。1つのサブ制御部100に接続される記憶装置300の個数は4個に限定されるものではなく、3個以下であってもよいし、5個以上であってもよい。サブ制御部100は、ビジー信号出力回路110、モード設定レジスター130、制御回路140、データ転送回路150を含む。モード設定レジスター130は、メイン制御部200によりレジスター値が設定され、このレジスター値に基づいて第1のモード、第2のモード、第3のモードのいずれか1つが設定される。第1~第3のモードは、ビジー信号出力回路110の出力を制御するモードであって、サブ制御部100ごとに異なるモードに設定することができる。制御回路140は、ビジー信号出力回路110に対して、設定されたモードに対応する出力制御を行う。具体的には、制御回路140は、モード設定レジスター130のレジスター値及びデータ転送回路150からの記憶装置300-1~300-4のアクセス状態に関する情報に基づいて、ビジー信号を出力し、或いは、ビジー端子BTを高インピーダンス状態に設定する。データ転送回路150は、メモリー接続バスMBSに接続される記憶装置300-1~300-4とメイン制御部200との間のデータ転送を行う。ビジー信号線BUSYは、メイン制御部200と第1~第3広義には第nのサブ制御部100-1~100-3の各々のビジー端子BTとをバス接続する。第1~第3広義には第nのリセット信号線XRST1~XRST3は、リセット信号出力回路210とサブ制御部100-1~100-3とを接続する。リセット信号線XRST1~XRST3を介して、リセット信号出力回路210からのリセット信号がサブ制御部100-1~100-3に個別に入力される。リセット信号出力回路210は、メイン制御部200からの4つの信号XRM、XR1、XR2、XR3に基づいてリセット信号を生成し、リセット信号線XRST1~XRSTnを介して、サブ制御部100-1~100-nに対してリセット信号を個別に出力する。具体的には、メイン制御部200が第1~第nのサブ制御部100-1~100-nを第1のモードに設定した後に、リセット信号出力回路210は、第1~第nのリセット信号線のリセット信号の1つを非アクティブに設定する。即ち、リセット信号出力回路210は、第1~第nのリセット信号線のリセット信号を択一的に非アクティブに設定する。リセット信号出力回路210の詳細な構成例については、後述する。各記憶装置300は、図示していないが、対応する液体容器インクカートリッジにそれぞれ設けられる。各記憶装置はメモリー例えば不揮発性メモリー等を含み、各メモリーには対応する液体容器インクカートリッジを識別するためのIDIdentification情報、製造情報やメイン制御部200から書き込まれる情報が記憶される。例えば、製造情報としては、製造日の情報、インク色の情報などがあり、メイン制御部200から書き込まれる情報としては、インク残量の情報などがある。メモリーは、例えばFERAM強誘電体メモリーや、フラッシュメモリー等の不揮発性メモリーにより構成することができる。第1~第nのサブ制御部100-1~100-nのうちの第kkは1≦k≦nである整数のサブ制御部100-kが、メイン制御部200により第1のモードに設定された場合には、第kのサブ制御部100-kは次の動作を行う。第1~第nのリセット信号線XRST1~XRSTnのうちの第kのリセット線XRSTkのリセット信号が非アクティブである期間には、自身に接続される1又は複数の記憶装置300のアクセス状態に応じてビジー信号をビジー端子BTに出力する。一方、第kのリセット線XRSTkのリセット信号がアクティブである期間には、ビジー端子BTを高インピーダンス状態に設定する。即ち、第1のモードでは、第kのサブ制御部100-kは、第kのリセット線XRSTkのリセット信号が非アクティブである期間に、第kのサブ制御部100-kに接続される1又は複数の記憶装置300にアクセスする。そしてアクセス状態に応じてビジー信号を出力する。例えば、サブ制御部100-kが記憶装置300にアクセスしているときはビジー端子BTをHレベルに設定し、アクセスしていないときはビジー端子BTをLレベルに設定する。こうすることで、第kのサブ制御部100-kは記憶装置300にアクセス中であることをメイン制御部200に対して通知することができる。一方、第kのリセット線XRSTkのリセット信号がアクティブである期間には、ビジー端子BTを高インピーダンス状態に設定することで、他のいずれかのサブ制御部100が記憶装置300にアクセス中である場合に、ビジー信号が衝突することを防止できる。ビジー信号の衝突が発生すると、例えば1つのサブ制御部100がビジー信号としてHレベルを出力している期間に、他のサブ制御部100がビジー信号としてLレベルを出力する場合がある。このような場合には、ビジー信号出力回路110に大きな電流が流れるために、トランジスターなどが破壊されるおそれがある。第kのサブ制御部100-kが、メイン制御部200により第2のモードに設定された場合には、第kのサブ制御部100-kは、第kのリセット線XRSTkのリセット信号がアクティブか非アクティブかに依らずに、ビジー端子BTを高インピーダンス状態に設定する。この第2のモードでは、第kのサブ制御部100-kはリセット信号に依らずにビジー端子BTを高インピーダンス状態に設定するから、記憶装置300にアクセスしない場合に第2のモードに設定されてもよい。第kのサブ制御部100-kが、メイン制御部200により第3のモードに設定された場合には、第kのサブ制御部100-kは、第kのリセット線XRSTkのリセット信号がアクティブか非アクティブかに依らずに、自身に接続される1又は複数の記憶装置300のアクセス状態に応じてビジー信号をビジー端子BTに出力する。この第3のモードでは、第kのサブ制御部100-kはリセット信号に依らずに、アクセス状態に応じてビジー信号を出力することができるから、記憶装置300にアクセスする場合に第3のモードに設定されてもよい。このように、本実施形態の印刷装置によれば、メイン制御部200は、第1~第nのサブ制御部100-1~100-nを第1のモードに設定し、n個のうちの1個のサブ制御部100に対してリセット信号を非アクティブにし、他のn-1個のサブ制御部100に対してリセット信号をアクティブにすることができる。このようにすることで、ビジー信号の衝突を防止することができる。さらにモードを変更することなしに、リセット信号を非アクティブに設定することで記憶装置300にアクセスするサブ制御部100を指定することができるから、例えば複数のサブ制御部100に対する書き込み処理の時間を短縮することができる。図2Aに、ビジー信号出力回路110の構成例を示す。また、図2Bは、第1~第3のモードにおけるビジー信号出力回路110の動作を説明する図である。なお、本実施形態のビジー信号出力回路110は図2Aの構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。ビジー信号出力回路110は、出力ノードNQと高電位電源ノードVDDとの間に設けられるP型トランジスターTPと、出力ノードNQと低電位電源ノードVSSとの間に設けられるN型トランジスターTNと、制御回路140からの2つ出力信号が入力されるANDゲートADとを含む。出力ノードNQはビジー端子BTに接続され、ビジー端子BTはバスHBSのビジー信号線BUSYにバス接続される。制御回路140は、モード設定レジスター130のレジスター値及びデータ転送回路150からの記憶装置300のアクセス状態に関する情報に基づいて、ビジー信号出力回路110の出力制御を行う。具体的には、例えば図2Bに示すように、設定されたモード及びアクセス状態に応じて、2つのノードNA、NRの電圧レベルをHレベル高電位レベル、VDDレベル又はLレベル低電位レベル、VSSレベルに設定する。モード設定レジスター130は、例えば2ビットのレジスターA0、A1で構成される。このレジスターA0、A1の値に基づいて第1のモード~第3のモードのいずれか1つが設定される。具体的には、例えば図2Bに示すように、A0=0、A1=1である場合には第1のモードに設定され、A0=0、A1=0である場合には、第2のモードに設定され、A0=1、A1=0である場合には、第3のモードに設定される。メイン制御部200は、ビジー信号入力回路IBF、キャパシターCA及び抵抗素子RAを含む。ビジー信号入力回路IBFは、バスHBSを介してサブ制御部100-1~100-3からのビジー信号が入力される。ビジー信号入力回路IBFの入力ノードNHは、バスHBSのビジー信号線BUSYを介してサブ制御部100-1~100-3のそれぞれのビジー端子BTに電気的に接続される。抵抗素子RAは、入力ノードNHの電圧レベルをプルダウン、すなわちLレベルに降下させるために設けられる。キャパシターCAは、バスHBS上のノイズ等を除去するために設けられる。図2Bに示すように、第1のモードでは、リセット信号線例えばXRSTkのリセット信号が非アクティブであるか、アクティブであるかによって、ビジー信号出力回路110の動作が異なる。リセット信号が非アクティブである場合には、記憶装置300にアクセス中のときはノードNAはLレベルに、ノードNRはHレベルに設定される。こうすることで、P型トランジスターTPはオン状態になり、N型トランジスターTNはオフ状態になるから、ビジー端子BTはHレベルに設定される。一方、記憶装置300にアクセスしていないときは、ノードNAはHレベルに、ノードNRはHレベルに設定されるから、TPはオフ状態になり、TNはオン状態になり、ビジー端子BTはLレベルに設定される。リセット信号がアクティブである場合には、ノードNAはHレベルに、ノードNRはLレベルに設定されるから、TP、TNは共にオフ状態になり、ビジー端子BTは高インピーダンス状態HZに設定される。第2のモードでは、リセット信号に依らず、ノードNAはHレベルに、ノードNRはLレベルに設定されるから、TP、TNは共にオフ状態になり、ビジー端子BTは高インピーダンス状態HZに設定される。第3のモードでは、リセット信号に依らず、記憶装置300にアクセス中のときはノードNAはLレベルに、ノードNRはHレベルに設定される。こうすることで、TPはオン状態になり、TNはオフ状態になるから、ビジー端子BTはHレベルに設定される。一方、記憶装置300にアクセスしていないときは、ノードNAはHレベルに、ノードNRはHレベルに設定されるから、TPはオフ状態になり、TNはオン状態になり、ビジー端子BTはLレベルに設定される。図3に、リセット信号出力回路210の詳細な構成例を示す。なお、本実施形態のリセット信号出力回路210は図3の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。図3に示すリセット信号出力回路210は、第1~第3のサブ制御部100-1~100-3に接続される第1~第3のリセット信号線XRST1~XRST3に対してリセット信号を出力する。リセット信号出力回路210は、3個のNORゲートNOR1~NOR3及び6個のANDゲートAND1-1、AND1-2~AND3-1、AND3-2を含む。例えば第1のリセット信号線XRST1のリセット信号は、次のようにして出力される。メイン制御部200は、リセット信号線選択信号XR1、XR2、XR3のうちXR1をHレベルに設定し、XR2、XR3をLレベルに設定する。こうすれば、NOR1の出力はHレベル、AND1-1の出力はHレベルになる。そしてメインリセット信号XRMをLレベルからHレベルに変化させることで、この変化のタイミングで第1のリセット信号線XRST1のリセット信号をLレベル広義にはアクティブを示すレベルからHレベル広義には非アクティブを示すレベルに変化させることができる。その後、メインリセット信号XRMをHレベルからLレベルに変化させることで、XRST1のリセット信号をLレベル広義にはアクティブを示すレベルに戻すことができる。このように図3に示すリセット信号出力回路210によれば、第1~第3のリセット信号線XRST1~XRST3のいずれか1つを選択し、メインリセット信号XRMに同期させてリセット信号を非アクティブに設定することができる。なお、図3のリセット信号出力回路210において、NORゲート及びANDゲートをさらに付加することで4本以上のリセット信号線に対してリセット信号を出力することができる。2.書き込み処理図4は、本実施形態の印刷装置において、メイン制御部200が第kのサブ制御部100-kへ書き込みデータを送信する場合に、バスHBSを介してやり取りされる各信号のタイミングチャートの一例である。図4には、第kのリセット信号XRSTk、イネーブル信号ENABLE、クロック信号SCK、データ信号SDA及びビジー信号BUSYのタイミングを示す。図4に示すタイミングチャートでは、第kのサブ制御部100-kは第1のモード又は第3のモードに設定されている。即ち、図2Bで説明したように、第1又は第3のモードでは、記憶装置300へのアクセス状態に応じて、ビジー信号BUSYはHレベル又はLレベルに設定される。例えば、オペレーションコード送信期間ではBUSY信号はLレベルに設定され、記憶装置300へのアクセス期間ではHレベルに設定される。なお、図示していないが、図4に示す書き込みデータの送信に先立って、メイン制御部200はサブ制御部100-kのモードを第1又は第3のモードに設定する処理を行う。具体的には、例えば第1のモードに設定する場合には、メイン制御部200は、サブ制御部100-kに対して、モード設定レジスター130のレジスター値をA0=0、A1=1にセットするコマンドを送信する。第kのリセット信号XRSTkは、メイン制御部200から出力され、信号レベルがHレベル広義には非アクティブを示すレベルである期間では、第kのサブ制御部100-kのリセットが解除される。イネーブル信号ENABLEは、メイン制御部200から出力され、信号レベルがHレベルである期間は、IDCS認識期間である。すなわち、この期間にID情報及びチップセレクトCS情報がデータ信号SDAとしてメイン制御部200からサブ制御部100-kへ送信される。クロック信号SCKは、メイン制御部200からサブ制御部100-kへクロックを供給するための信号である。データ信号SDAは、メイン制御部200からサブ制御部100-kへオペレーションコード及び書き込みデータを送信するための信号である。例えば図4では、オペレーションコードは、ID情報ID0~ID3、CS情報CS1、CS2、コマンド情報CM0~CM3、アドレス情報AD0~AD7で構成される。また書き込みデータは、D0~D7及びパリティPAで構成される。ビジー信号BUSYは、メイン制御部200が発行したコマンドを、サブ制御部100が処理中であることをメイン制御部200に対して通知する信号である。例えば図4では、サブ制御部100-kが、メイン制御部200から送信されたデータD0~D7及びパリティPAを記憶装置300に書き込み中であることを通知する。即ち、記憶装置300にデータを書き込む期間にビジー信号BUSYがHレベルに設定されることで、サブ制御部100-kが記憶装置300にアクセス中であることをメイン制御部200に対して通知することができる。次に、メイン制御部200が複数のサブ制御部100に対して書き込みデータを順次送信する場合について説明する。本実施形態の印刷装置によれば、最初に各サブ制御部100を第1のモードに設定することで、各記憶装置300への書き込みシーケンスを短縮することができる。図5は、メイン制御部200から第1~第3のサブ制御部100-1~100-3に対して書き込みデータを順次送信する場合書き込みシーケンスの各信号のタイミングチャートの一例である。図5には、第1~第3のリセット信号XRST1~XRST3、第1~第3のサブ制御部100-1~100-3のビジー端子BT1~BT3の電圧レベル、ビジー信号BUSY、データ信号SDAを示す。なお、図示していないが、図5に示す書き込みシーケンスに先立って、メイン制御部200は第1~第3のサブ制御部100-1~100-3のモードを第1のモードに設定する処理を行う。具体的には、メイン制御部200は、第1~第3のサブ制御部100-1~100-3に対して、モード設定レジスター130のレジスター値をA0=0、A1=1にセットするコマンドをそれぞれ送信する。メイン制御部200は、最初に第1のリセット信号XRST1をHレベル非アクティブに設定する。この第1の非アクティブ期間TNR1において、第1のサブ制御部100-1はメイン制御部200からのオペレーションコードOPC1及び書き込みデータDATA1を受信し、自身に接続された記憶装置300例えば図1の300-1~300-4にアクセスしてデータを書き込む。第1のサブ制御部100-1は、第1のモードに設定されているから、非アクティブ期間TNR1においてアクセス状態に応じてHレベル又はLレベルをビジー端子BT1に出力する。即ち、記憶装置300にアクセスしていない期間TL1ではLレベルを出力し、アクセスしている期間TH1ではHレベルを出力する。期間TL1はオペレーションコードOPC1を受信する期間であり、期間TH1は書き込みデータDATA1を受信し、各記憶装置300にデータを書き込む期間である。第2、第3のサブ制御部100-2、100-3は、第1の非アクティブ期間TNR1では、第2、第3のリセット信号XRST2、XRST3が共にLレベルアクティブであるから、ビジー端子BT2、BT3を高インピーダンス状態HZに設定する。こうすれば、ビジー信号BUSYが衝突することを防止できる。第1のサブ制御部100-1は、記憶装置300へのアクセスの終了後に、ビジー端子BT1をLレベルに戻す。メイン制御部200は、ビジー信号BUSYがLレベルに戻ったことを検出することで、第1のサブ制御部100-1の書き込み処理が完了したことを認識し、第1のリセット信号XRST1をLレベルアクティブに戻す。次にメイン制御部200は、第2のリセット信号XRST2をHレベル非アクティブに設定して、第2の非アクティブ期間TNR2において上記と同様に第2のサブ制御部100-2に対する書き込み処理を行う。そして第2のサブ制御部100-2の書き込み処理の終了後に、第3のリセット信号XRST3をHレベル非アクティブに設定して、第3の非アクティブ期間TNR3において上記と同様に第3のサブ制御部100-3に対する書き込み処理を行う。このように本実施形態の印刷装置によれば、予め各サブ制御部100を第1のモードに設定しておき、リセット信号を非アクティブに設定することで、書き込み処理を行うサブ制御部100を指定することができる。さらにリセット信号が非アクティブに設定されたサブ制御部100は、記憶装置300へのアクセス状態に応じたビジー信号を出力することができ、リセット信号がアクティブであるサブ制御部100は、ビジー端子BTを高インピーダンス状態HZに設定することができる。このようにすることで、各サブ制御部100の書き込み処理ごとにモード設定を変更する必要がなくなるから、複数のサブ制御部100への書き込み処理書き込みシーケンスの時間を短縮することができる。図6は、第1のモードによる書き込みシーケンスを説明するフローチャートである。図6には、第1~第3のサブ制御部100-1~100-3に対する書き込みシーケンスを示す。ステップS1、S2、S3では、第1~第3のサブ制御部100-1~100-3を第1のモードに設定する。具体的には、メイン制御部200が、第1~第3のサブ制御部100-1~100-3に対して、モード設定レジスター130のレジスター値を例えばA0=0、A1=1にセットするコマンドをそれぞれ送信する。ステップS4では、メイン制御部200が第1のサブ制御部100-1に対して書き込みコマンド及び書き込みデータを送信し、第1のサブ制御部100-1が自身に接続された複数の記憶装置300に対して受信したデータを書き込む。このステップS4は、図5に示す第1の非アクティブ期間TNR1における処理に対応する。続くステップS5及びステップS6では、メイン制御部200が第2、第3のサブ制御部100-2、100-3に対する書き込み処理を行う。このステップS5、S6は、図5に示す第2、第3の非アクティブ期間TNR2、TNR3における処理にそれぞれ対応する。ステップS7、S8、S9では、第1~第3のサブ制御部100-1~100-3を第2のモードに設定する。具体的には、メイン制御部200が、第1~第3のサブ制御部100-1~100-3に対して、モード設定レジスター130のレジスター値を例えばA0=0、A1=0にセットするコマンドをそれぞれ送信する。サブ制御部100-1~100-3を第2のモードに設定することで、例えばリセット信号線XRST1~XRST3にノイズが生じた場合などにサブ制御部100が誤動作することを防止できる。図7は第2、第3のモードによる書き込みシーケンスを説明するフローチャートである。図7に示すシーケンスでは、書き込み処理の対象となるサブ制御部100を第3のモードに設定し、それ以外のサブ制御部100を第2のモードに設定する。ステップS11、S12、S13では、メイン制御部200が、第1のサブ制御部100-1を第3のモードに設定し、第2、第3のサブ制御部100-2、100-3を第2のモードに設定する。ステップS14では、メイン制御部200が第1のサブ制御部100-1に対して書き込みコマンド及び書き込みデータを送信し、第1のサブ制御部100-1が自身に接続された複数の記憶装置300に対して受信したデータを書き込む。ステップS15、S16、S17では、第1~第3のサブ制御部100-1~100-3を第2のモードに設定する。第2のモードに設定することで、各サブ制御部100のビジー端子BTを高インピーダンス状態HZに設定することができる。こうすることで、ビジー信号の衝突を防止することができる。次にステップS18、S19、S20では、第2のサブ制御部100-2を第3のモードに設定し、第1、第3のサブ制御部100-1、100-3を第2のモードに設定する。そしてステップS21では、メイン制御部200が第2のサブ制御部100-2に対して書き込みコマンド及び書き込みデータを送信し、第2のサブ制御部100-2が自身に接続された複数の記憶装置300に対して受信したデータを書き込む。書き込み終了後、ステップS22、S23、S24では、第1~第3のサブ制御部100-1~100-3を第2のモードに設定する。同様にしてステップS25~S28では、第3のサブ制御部100-3を第3のモードに設定して、第3のサブ制御部100-3に対する書き込み処理を行う。そして最後に、ステップS29、S30、S31において第1~第3のサブ制御部100-1~100-3を第2のモードに設定する。このように第2、第3のモードを用いた場合では、複数のサブ制御部100に対する書き込みシーケンスのステップ数イベント数が多くなり、処理時間が長くなる。特に印刷装置の高画質化に伴って使用するインクカートリッジ数が多くなると、書き込みシーケンスの時間がさらに長くなる。その結果、メイン制御部200と各サブ制御部100との通信中にノイズの影響を受けやすくなり、誤動作又は誤書き込みが生じるおそれが高くなる。一方、本実施形態の印刷装置の特徴である第1のモードを用いた場合では、書き込みシーケンスのステップ数イベント数が少ないため、処理時間を短縮することができる。その結果、書き込み処理のスループットを改善し、さらに誤動作又は誤書き込みの発生を抑制することができるから、印刷装置及び印刷システムの信頼性を高めることなどが可能になる。3.液体容器図8に、記憶装置300が設けられた液体容器400の詳細な構成例を示す。なお以下では、印刷装置がインクジェット方式のプリンターであり、液体容器400がインクカートリッジであり、基板420が、インクカートリッジに設けられた回路基板である場合を例に説明する。図8に示すインクカートリッジ400広義には液体容器の内部には、インクを収容するための図示しないインク室が形成される。また、インクカートリッジ400には、インク室に連通するインク供給口440が設けられる。このインク供給口440は、インクカートリッジ400がプリンターに装着されたときに、印刷ヘッドユニットにインクを供給するためのものである。インクカートリッジ400は、回路基板420広義には基板を含む。回路基板420には、記憶装置300が設けられ、データの記憶やサブ制御部100を介してメイン制御部200とのデータ送受信を行う。回路基板420は、例えばプリント基板により実現され、インクカートリッジ400の表面に設けられる。回路基板420には、高電位電源VDD等の端子が設けられる。そして、インクカートリッジ400がプリンターに装着されたときに、それらの端子とプリンター側の端子が接触電気的に接続することで、電源やデータのやり取りが行われる。図9A、図9Bに、記憶装置300が設けられた回路基板420の詳細な構成例を示す。図9Aに示すように、回路基板420の表面プリンターと接続される面には、複数の端子を有する端子群が設けられる。この端子群は、低電位電源端子TVSS、高電位電源端子TVDD、リセット端子TRST、クロック端子TCK、データ端子TDAを含む。各端子は、例えば矩形状略矩形状に形成された金属端子により実現される。そして、各端子は、回路基板420に設けられた図示しない配線パターン層やスルーホールを介して、記憶装置300に接続される。図9Bに示すように、回路基板420の裏面プリンターと接続される面の裏側の面には、記憶装置300が設けられる。記憶装置300は、例えば、強誘電体メモリーを有する半導体記憶装置により実現できる。この記憶装置300には、インク又はインクカートリッジ400に関連する種々のデータが格納され、例えば、インクカートリッジ400を識別するためのID情報やインクの消費量等のデータが格納される。インク消費量のデータは、インクカートリッジ400内に収容されたインクについて、印刷の実行等に伴い消費されるインク量の累計を示すデータである。このインク消費量のデータは、インクカートリッジ400内のインク量を示す情報であってもよく、消費したインク量の割合を示す情報であってもよい。なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また印刷装置及び印刷システムの構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。