複数のメモリセルを備える不揮発性のメモリと、前記不揮発性のメモリを制御するコントローラとを具備し、前記コントローラは、ブート動作の際に、デバイスの初期化が要求されると、前記初期化の終了まで前記要求の返信を返さず、初期化が終了したら前記要求の返信を行い、ホストデバイスからの論理アドレスを割り当てられた書き込みデータを前記メモリに書き込む要求に対して前記書き込みデータの分割された部分である書き込みデータ部分をそのサイズを指定して送信することを前記ホストデバイスに要求するメモリデバイス。ブート動作の際に、メモリデバイスに要求したデバイス情報を読み出すことで、前記メモリデバイスの初期化を要求したとき、前記メモリデバイスからの前記要求の返信を受信した段階で、前記メモリデバイスの初期化が完了したと判断し、論理アドレスを割り当てた書き込みデータを書き込むことをメモリデバイスへ要求し、前記書き込みデータの分割された部分である書き込みデータ部分をそのサイズを指定して送信することを前記メモリデバイスから要求されるホストデバイス。前記初期化が終了した際の返信には、返信パケット中のアドレスともに送信される実体部のフラグ値が含まれる請求項1または2に記載のメモリデバイスまたはホストデバイス。前記実体部中のフラグ値は、前記メモリデバイスが有する不揮発性メモリの全てのアドレスに一括して送信される請求項3に記載のメモリデバイスまたはホストデバイス。前記メモリデバイスが、UFSに基づいたメモリデバイスである請求項1乃至4のいずれかに記載のメモリデバイスまたはホストデバイス。ポーリング中の負担を軽減できるメモリデバイス、ホストデバイスを提供する。実施形態によれば、一態様に係るメモリデバイスは、複数のメモリセルを備える不揮発性のメモリと、前記不揮発性のメモリを制御するコントローラとを具備し、前記コントローラは、ブート動作の際に、デバイスの初期化が要求されると、前記初期化の終了まで前記要求の返信を返さず、初期化が終了したら前記要求の返信を行い、ホストデバイスからの論理アドレスを割り当てられた書き込みデータを前記メモリに書き込む要求に対して前記書き込みデータの分割された部分である書き込みデータ部分をそのサイズを指定して送信することを前記ホストデバイスに要求する。<作用効果>第1の実施形態によれば、少なくとも下記1の効果が得られる。1ポーリング中の負担を軽減できる。このように、第1の実施形態では、デバイス1の初期化が完了するまでQueryResponseを返信せず、デバイス1の初期化が完了したらデバイス1がQueryResponseを返信する。そのため、ホスト2は、デバイス1がQueryResponseを返信するまで、デバイス1に対してQueryRequestを発行してUPIUを通じてデバイス1の初期化が終了したかどうかを問い合わせることを行わない。そのため、参考例のように、ホスト2が、デバイスの初期化が完了したかどうかをポーリングして待つフラグ値としてのbDeviceInit1のポーリング必要がない。そのため、このポーリングをしている間、ホスト2は、デバイス1の監視のためにリソースを割り当てる必要がない。これにより、ホスト2は、自身の処理に専念することができ、起動時間の短縮につながる。また、ポーリングの機能を削除することができるので、そのための機能を削減コード量減、消費電力源などすることができる。より具体的には、第1の実施形態では、ホスト2は、初期化要求のQueryRequestを送信して、そのQueryResponseを受信したら、初期化完了終了確認のためのQueryRequestを1回発行するだけで、デバイス1の初期化が終了したかどうかを認識することができる。よって、ホスト2は、ポーリングのためのQueryRequestを1回発行するだけで、デバイス1の初期化終了を知ることができる。これにより、デバイス1は、初期化中にホストからのコマンド処理をせずに済むため、初期化中にホスト2のコマンドを処理するための機能例えば、コード量、消費電力源等を削減することができる。このように、第1の実施形態によれば、Boot動作において、メモリデバイス1およびホストデバイス2のいずれのポーリング中の負担を軽減することができる点で有利である。また、QueryResponseの返信があってから、ホスト2が1度目に問い合わせしたときには、すでに初期化完了が確定しているため、確実に1回の問い合わせで済む点で有利である。加えて、実装を知らない汎用ホストに対しても互換性を損なわない点でも有利である。[第2の実施形態]次に、第2の実施形態について、図10を用いて説明する。第2の実施形態は、ホスト2が、デバイス1が初期化を完了した後に初めてQueryResponseを返すことを認識する場合に関するものである。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。<ブート動作について>図10を参照して、第2の実施形態に係るBoot動作について説明する。図示するように、第2の実施形態では、まず、ステップSt1の際に、ホスト2は、デバイスに対して、QueryRequestUPIUを発行し、デバイスから起動のための情報Descriptorを要求する。続いて、ステップSt1.1の際に、デバイス1は、情報Descriptorを読み出しREADDESCRIPTOR、読み出したDescriptorを、UPIUを通じて、ホスト2に送信する。この際、送信される情報Descriptorは、パケット101中のLUN102と共に実態部103に含められる。続いて、ホスト2は、受信したデバイス1からのデバイス情報DeviceDescriptor中のフラグ有無を読み出すことで、ポーリング動作が不要であると判断する点で、上記第1の実施形態と相違する。そのため、第1の実施形態の上記ステップSt4およびSt4.1をさらに省略できる。その他の構成、動作等に関しては、上記第1の実施形態と実質的に同様であるため、詳細な説明を省略する。<作用効果>上記のように、第2の実施形態によれば、少なくとも上記1と同様の効果が得られる。さらに、第2の実施形態では、ステップSt1の際に要求した受信したデバイス1からの情報DeviceDescriptor中のフラグ有無を読み出すことで、ポーリング動作が不要であると判断する点で、上記第1の実施形態と相違する。そのため、第1の実施形態の上記ステップSt4およびSt4.1をさらに省略でき、さらにブート動作におけるメモリデバイス1およびホストデバイス2の負担を低減できる点で有利である。このように、必要に応じて、本例を適用することが可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。1...メモリデバイス、2...ホストデバイス、11...メモリ、12...メモリコントローラ。[参考例]実施形態の説明に先立ち、図1および図2を用い、参考例について簡単に説明する。図1は、UniversalFlashMemoryにおけるブートBootシーケンス例を示すフロー図である。図示するように、ホストおよびデバイスは、ステップSt1~St2.2において、デバイス初期化に必要な動作を行う。続いて、ステップSt3の際に、ホストは、デバイスに対してQueryRequestを発行し、初期化開始を指示する。この際、ホストは、UPIUを通じて、フラグ値としてbDeviceInit1を設定する。続いて、ステップSt3.1の際に、デバイスは、デバイス初期化を開始し、ホストに対して、QueryResponseを返信する。続いて、ステップSt4の際に、ホストは、デバイスに対してQueryRequestを発行し、UPIUを通じて、デバイスの初期化が終了したかどうかを問い合わせる。これに対して、ステップSt4.1の際に、デバイスは、ホストに対して、QueryResponseを返信し、初期化終了したかどうかの状態を示す。続いて、ステップSt5の際に、同様に、ホストは、デバイスに対してQueryRequestを発行し、UPIUを通じて、デバイスの初期化が終了したかどうかを問い合わせる。これに対して、ステップSt5.1の際に、同様に、デバイスは、ホストに対して、QueryResponseを返信し、初期化終了したかどうかの状態を示す。続いて、ステップSt6の際に、同様に、ホストは、デバイスに対してQueryRequestを発行し、UPIUを通じて、デバイスの初期化が終了したかどうかを問い合わせる。これに対して、ステップSt6.1の際に、同様に、デバイスは、ホストに対して、QueryResponseを返信し、デバイス初期化終了したことを示す。この際、デバイスは、UPIUを通じて、フラグ値としてbDeviceInit0を設定する。これを受けて、ホストは、デバイスの初期化が完了したことを検出し、Boot処理が終了する。上記のように、参考例では、ホスト側は、デバイスの初期化が完了したかどうかをポーリングして待たなければならないフラグ値としてのbDeviceInit1のポーリング。より具体的には、この参考例では、ホスト側は、デバイスに対して初期化指示後、QueryRequestによる初期化終了の確認を3回行い、3回目でホストが初期化終了を認識する。すなわち、このポーリングをしている間、ホスト側は、デバイス側の監視のためにリソースを割り当てる必要がある。次に、図2を用い、クライアントサーバモデルに基づくメモリデバイスとホストデバイスとの間のデータ書き込みの際の通信の例を説明する。図2に示されているように、ホストデバイスは書き込みコマンドを発行することにより、書き込みを開始する。書き込みコマンドは、書き込みの位置を指定する論理アドレスおよび、この書き込みコマンドの対象の書き込みデータのサイズの情報を含んでいる。書き込みコマンドを受け取ると、メモリデバイスは、書き込みデータの転送要求の内容を決定する。転送要求には、書き込みデータのうちのメモリデバイスがホストデバイスからの転送を望む部分の大きさおよびオフセットアドレスが含まれることになっている。オフセットアドレスは、メモリデバイスが転送を望む部分の位置を特定するためのものである。ホストデバイスは、転送要求を受け取ると、要求されたデータ部分をメモリデバイスに転送する。メモリデバイスは、受け取ったデータ部分をメモリに書き込むことと、別のデータ部分の転送要求を送信することと、を実行する。この書き込みと転送要求は、書き込みデータ全体が書き込まれるまで継続する。書き込みデータ全体の書き込みの成功または失敗に応じて、メモリデバイスはホストデバイスに相応するレスポンスを送信する。このように、図2の例では、メモリデバイスが書き込みデータ部分を決定し、転送要求を送信する。この書き込みにおいて、規格によって定められている事項と定められていない事項がある。例えば、メモリデバイスによる転送要求内のオフセットアドレスがシーケンシャルであるかランダムであるかはホストデバイスにおいて任意に設定され、オフセットアドレスの選択は、この設定に従わなければならない。一方、例えば、転送要求によって指定されるデータ部分の大きさは、仕様において定められていない場合がある。なお、クライアントサーバモデルに基づかないメモリデバイスとして、SDTMカードおよびeMMCが一例としてある。以下に、このような知見に基づいて構成された実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。また、以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。実施形態の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。[第1の実施形態]次に、第1の実施形態について説明する。まず、図3は、第1の実施形態に係るメモリデバイスを概略的に示している。図3は、メモリデバイスのハードウェア上の構成を示している。図示するように、メモリデバイス1は、ホストデバイス以下、単にホストと称する場合がある2と通信できるように構成されている。メモリデバイス1とホスト2は、少なくとも、ホスト2からの書き込み要求に対して、メモリデバイス1が書き込みデータの部分のサイズおよび位置を指定できる方式でホスト2と通信する。例えば、メモリデバイス1は、ホストデバイス2からの論理アドレスを割り当てられた書き込みデータをメモリに書き込む要求に対して、書き込みデータの分割された部分である書き込みデータ部分を、そのサイズを指定して送信することをホストデバイス2に要求すること等が可能である。より具体的には、メモリデバイス1とホスト2、クライアントサーバモデルに基づいて通信する。メモリデバイス1は、ターゲットとして動作し、ホスト2はイニシエータとして動作する。さらに具体的な例として、メモリデバイス1はUFSメモリデバイスであり、ホスト2はUFSメモリデバイスをサポートするホストである。メモリデバイス1は、少なくとも、不揮発性の半導体メモリ11と、メモリ11を制御するためのメモリコントローラ12とを含んでいる。メモリ11は、複数ビットからなる特定の書き込み単位でデータの書き込みおよび読み出しを行う。さらに、メモリ11は、複数の書き込み単位からなる消去単位でデータを消去する。例えば、メモリ11は1つまたは複数のNAND型フラッシュメモリからなる。メモリ11がNAND型フラッシュメモリである場合、メモリ11は、ページ単位でデータの書き込みおよび読み出しを行う。ページは、複数の接続されたメモリセルの集合のメモリ空間からなり、固有の物理アドレスを割り当てられている。また、メモリ11がNAND型フラッシュメモリである場合、メモリ11は、ブロック単位でデータの消去を行う。各ブロックは、連続する物理アドレスを有する複数のページからなる。各メモリセルは、いわゆる積層ゲート構造のMOSFETmetaloxidesemiconductorfieldeffecttransistorからなる。各セルトランジスタは、浮遊ゲート電極に蓄えられる電子の数に応じて閾値電圧が変化し、この閾値電圧の違いに応じた情報を記憶する。メモリ11がNAND型フラッシュメモリである場合、セルトランジスタが2つ以上の閾値電圧の異なる状態を取り得る、つまりメモリセルが多値多ビットを記憶できるように、メモリ11が構成されていてもよい。以下の説明では、便宜上、書き込み単位をページとし、消去単位をブロックとする。しかしながら、メモリ11は、必ずしもNAND型フラッシュメモリに限られない。メモリデバイス1は、I/O21、コアロジック部22、I/O23を含んでいる。I/O21は、メモリデバイス1がホスト2と接続するためのハードウェア上の構成を含んでいる。メモリデバイス1がUFSメモリデバイスである場合、メモリデバイス1とホスト2との間の信号には、RESET、REF_CLK、DOUT、DOUT_c、DIN、DIN_c、VCC、VCCQ、VCCQ2、VDDi、VDDi2、VDDi3が含まれる。RESET、REF_CLK、DOUT、DOUT_c、DIN、DIN_cは、ホスト2とI/O21との間で通信される。RESETは、ハードウェアリセット信号である。REF_CLKは、参照クロックである。DOUTとDOUT_cは差動信号対を形成し、ホスト2からメモリデバイス1へ送信される信号である。DINとDIN_cは差動信号対を形成し、メモリデバイス1からホスト2へ送信される信号である。VCC、VCCQ、VCCQ2は、メモリ11およびコアロジック部31に供給される電源電圧である。VDDi、VDDi2、VDDi3は、コアロジック部31に供給され、コアロジック部31内に電圧レギュレータが設けられる際の入力端子である。コアロジック部22は、メモリコントローラ12のうちのI/Oを除く主要部分である。I/O23は、メモリコントローラ12がメモリ11と接続するためのハードウェア上の構成を含んでいる。コアロジック部22は、ホストインターフェース31、バッファ32、データバス33、メモリインターフェース34、バッファ35、ECC回路36、制御バス41、CPUcentralprocessingunit42、ROMreadonlymemory43、ワークRAMrandomaccessmemory45、レジスタ46を含んでいる。I/O21は、ホストインターフェース31と接続されている。ホストインターフェース31は、メモリデバイス1とホスト2が通信するのに必要な処理を行なう。より具体的には、ホストインターフェース31は、メモリデバイス1とホスト2がともに準拠している通信プロトコルに則ってメモリデバイス1とホスト2との間の通信を担う。メモリデバイス1がUFSメモリデバイスである場合、例えば、ホストインターフェース31は、UFSインターフェースである。UFSインターフェースは、物理層についてはM-PHY規格に則っており、リンク層についてはUniPro規格に則っている。ホストインターフェース31は、バッファ32と接続されている。バッファ32は、ホスト2からメモリデバイス1に送信されたデータをホストインターフェース31を介して受け取り、これを一時的に保持する。また、バッファ32は、メモリデバイス1からホストインターフェース31を介してホスト2へ送信されるデータを一時的に保持する。バッファ32はデータバス33と接続されている。I/O31は、メモリインターフェース34と接続されている。メモリインターフェース34は、メモリコントローラ12がメモリ11と通信するのに必要な処理を行なう。より具体的には、メモリインターフェース34は、コアロジック部22からの指示をメモリ11が認識可能な形態で送信する。メモリ11がNAND型フラッシュメモリである場合、メモリインターフェース34は、NANDフラッシュインターフェースである。メモリインターフェース34は、バッファ35と接続されている。バッファ35は、メモリ11からコントローラ12に送信されたデータをメモリインターフェース34を介して受け取り、これを一時的に保持する。また、バッファ35は、コントローラ12からメモリ11にメモリインターフェース34を介して送信される予定のデータを一時的に保持する。バッファ35はデータバス33と接続されている。メモリインターフェース34およびバッファ35は、ECCerrorcorrectingcode回路36と接続されている。ECC回路36はまた、データバッファ24と接続されている。ECC回路36は、ホスト1からの書き込みデータをデータバス33を介して受け取り、書き込みデータにエラー訂正符号を付加し、エラー訂正符号を付された書き込みデータをバッファ35に供給する。また、ECC回路36は、メモリ11から供給されたデータをバッファ35を介して受け取り、このデータに対してエラー訂正符号を用いてエラー訂正を行い、エラー訂正されたデータをデータバス33に供給する。データバス33は、制御バス41と接続されている。制御バス41には、CPU42、ROM43、RAM45、レジスタ46が接続されている。CPU42、ROM43、RAM45、レジスタ46は、制御バス41を介して相互に通信する。CPU42は、メモリデバイス1の全体の動作を司る。CPU42は、ROM43に格納されている制御プログラム命令に従ってホスト2から受けたコマンドに従ってメモリ11に対する所定の処理を実行する。CPU42は、制御プログラムに従ってホスト2から受けたコマンドに従ってメモリ11に対する所定の処理を実行したりする。ROM43は、CPU42により制御される制御プログラムなどを格納する。RAM45は、CPU42の作業エリアとして使用され、CPU42の作業に必要な変数等を一時的に記憶する。レジスタ46は、メモリデバイス1の動作に必要な種々の値を保持する。また、レジスタ46は、ホスト2が、メモリデバイス2を制御するのに必要な種々の値を保持する。制御バス41には、ホストインターフェース31、バッファ32、メモリインターフェース34、バッファ35が接続されている。CPU42は、制御プログラムやホスト2からの指示に基づいて、ホストインターフェース31、バッファ32、メモリインターフェース34、バッファ35を制御する。メモリコントローラ12には、アナログ回路51が設けられていてもよい。<メモリデバイスの封止された形態について>メモリデバイス1は、例えば、プリント基板上に半田実装される埋め込み型でも良いし、ホスト2に設けられたカードスロットに対して脱着可能なリムーバブル型でも良い。図4は、封止された形態のメモリデバイス1の例を示している。図4に示されているように、プリント基板201上にチップ状の複数のメモリ11が積層されている。各メモリ11は、プリント基板201上の配線パターン図示せずにワイヤ202により接続されている。チップ状のメモリコントローラ12も、プリント基板201上に置かれ、ワイヤ202により配線パターンに接続されている。プリント基板201の裏面には、図示せぬ外部端子例えば、BGAballgridarrayが設けられている。外部端子には、図3に示した信号RESET、REF_CLK、DOUT、DOUT_c、DIN、DIN_c、VCC、VCCQ、VCCQ2、VDDi、VDDi2、VDDi3が含まれる。RESET、REF_CLK、DOUT、DOUT_c、DIN、DIN_cが割り当てられ、この外部端子を介してメモリデバイス1外部のホスト2との間で信号を通信する。BGAballgridarrayが設けられている。プリント基板201、メモリ11、メモリコントローラ12、ワイヤ202は、例えば樹脂製のパッケージ203により封止されている。<メモリデバイスの機能ブロックについて>次に、図5に、メモリデバイス1の構成の別の視点を示す。より具体的には、図5は、メモリデバイス1の論理構成、すなわち機能ブロックを示している。各ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現されることが可能である。各機能ブロックが、ハードウェアとして実行されるか、またはソフトウェアとして実行されるかは、具体的な実施態様またはシステム全体に課される設計制約に依存する。当業者は、具体的な実施態様ごとに、種々の方法でこれらの機能を実現し得るが、いずれの実現の手法も実施形態の範疇に含まれる。また、各機能ブロックが、以下の具体例のように区別されていることは、必須ではない。例えば、一部の機能が以下の説明において例示されている機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示のブロックがさらに細かい機能サブブロックに分割されていてもよい。どのブロックによって特定されるかによって実施形態が限定されるものではない。図示するように、メモリデバイス1は、ターゲットポート61、ルータ62、デバイスマネージャ63、デスクリプタ64、アトリビュート65、フラグ66、複数のロジカルユニットLU:logicalunit67を含んでいる。ターゲットポート61は、メモリデバイス1がホスト1と通信可能に接続されるためのポートであり、例えばホストインターフェース31に対応する。ルータ62は、ホスト2から受信された通信タスク、コマンド、データ、クエリー等を宛先のLU67にルーティングする。ホスト2は、コマンドの処理またはタスク管理機能を、1つのLU67を宛先とする要求を通じて要求する。LU67同士は、アドレス例えばLUNlogialunitnumberにより相互に識別されることが可能である。LUNは、例えば、図6に示されているように、メモリデバイス1とホスト2との間の通信パケットに含められることが可能である。図6に示されているように、パケット101は、LUN102と、実体部103とを含んでいる。LUN102は、例えばパケット101のヘッダに含められることが可能である。実体部103は、パケットの機能に固有の内容、例えばコマンド、データ、各種のパラメータ等を含んでいる。各パケットの宛先のLU62は、LUNにより一意に特定される。UFSメモリデバイスでは、メモリデバイス1とホスト2との間のパケットはいずれもヘッダを含んでおり、ヘッダ内にLUNが記述されている。ルータ62は、ホスト2から受信された通信タスク、コマンド、データ、クエリーを、この通信中のLUN103に基づいて、宛先のLU67にルーティングする。また、ルータ62は、複数のLU67からホスト2宛ての通信を例えば時分割によって適当な順序でターゲットポート61に送信する。ルータ62は、例えばCPU42、ROM43、レジスタ46により実現される。すなわち、CPU42によって、ROM43中のプログラムが、レジスタ46中の値を参照しながら実行されることを通じて実現される。デバイスレベルマネージャ63は、デバイスレベルの動作およびコンフィギュレーションの管理を行なう。デバイスレベルの管理には、例えば、メモリデバイス1の電力管理、スリープ等の制御等が含まれる。デバイスレベルのコンフィギュレーションには、デスクリプタの組を保持すること等が含まれる。デバイスレベルマネージャ63は、ホスト2からのメモリデバイス1のコンフィギュレーション情報の変更および出力要求であるクエリー要求のようなコマンドを処理する。デバイスレベルマネージャ63は、例えばCPU42、ROM43、レジスタ46により実現される。すなわち、CPU42によって、ROM43中のプログラムが、レジスタ46中の値を参照しながら実行されることを通じて実現される。デスクリプタ64、アトリビュート65、フラグ66は、例えばワークRAM45中のデータとして実現される。デスクリプタ64は、予め定義されたフォーマットのデータ構造を有し、メモリデバイス1についての何らかの特徴を記述するためのものである。デスクリプタ64には、例えば、メモリデバイス1にアクセスするのに必要なデバイスクラス、サブクラス、プロトコル等が含まれる。アトリビュート65は、メモリデバイス1に与えられた設定を示す変更可能または読み出し専用のパラメータである。アトリビュート65には、例えば、メモリデバイス1とホスト2との間で転送可能なデータの最大値等が含まれる。フラグ66は、種々の項目についての択一的な論理値からなり、例えば真または偽、あるいは0または1等により表わされる。各LU67は、例えばメモリ11、メモリインターフェース34、バッファ35、ECC回路36、CPU42、ROM43、レジスタ46により実現される。各LU67は、相互に独立して、ホスト2からの処理を実行する。したがって、各LUはメモリ11、インターフェース31、バッファ35、ECC回路36、CPU42、ROM43、レジスタ46等の資源の一部を利用して実現される。各LUは、上記のようにホスト2からは1つのLUを特定するLUNによって相互に区別される。ホスト2からのコマンドは指定されたLU67によって実行される。各LU67は、デバイスサーバ71、タスクマネージャ72、メモリ領域73を含んでいる。メモリ領域73は、メモリ11のメモリ領域のうちの一部から構成され、ホスト2からの書き込みデータを実際に格納する。デバイスサーバ71およびタスクマネージャ72は、例えばCPU42、ROM43、レジスタ46により実現される。すなわち、CPU42によって、ROM43中のプログラムが、レジスタ46中の値を参照しながら実行されることを通じて実現される。デバイスサーバ71は、ホスト2から受信されたLUレベルの処理を要求するコマンドを解釈し、実行する。そのような処理には、例えば、データの書き込み、読み出し、消去等が含まれる。LU67はメモリ領域73を含んでいるので、デバイスサーバ71は、少なくともメモリ領域73メモリ11を制御する機能を有している。タスクマネージャ72は、複数のコマンドタスクの実行の順序を制御し、タスク管理機能を提供する。上記のように、デバイスサーバ71は、メモリ11の制御に関する処理を行なう。そのような処理には、論理アドレスと物理アドレスの変換が含まれる。論理アドレスは、ホスト2によって、ホスト2がメモリデバイス1に書き込むことを望むデータに割り当てられるアドレスである。物理アドレスは、上記のように、メモリ11の書き込み領域ページまたは消去領域ブロックを特定するためのアドレスである。デバイスサーバ71は、自身に対応するメモリ領域73によるデータの記憶状態を管理する。記憶状態の管理とは、どの物理アドレスのページまたは物理ブロックが、どの論理アドレスのデータを保持しているかの関係、およびどの物理アドレスのページまたは物理ブロックが消去状態何も書き込まれていない、または無効なデータを保持している状態であるかを管理することを含んでいる。その管理のために、デバイスサーバ71は、例えば論理アドレス物理アドレス変換テーブル以下、単に変換テーブルと称する場合があるを保持している。変換の例として、例えば、図7に示されているように、割り当てをブロックとすることができる。各ブロック中の各ページに対して、固定の論理アドレスオフセットが割り当てられている。図7は、メモリ11の書き込み単位の大きさが16kBであり、論理アドレスが512Bサイズのデータごとに割り当てられている例を示している。<通信の時のロジカルユニットLU67について>次に、図8を参照して、通信の際のLU67について説明する。図8は、第1実施形態に係る通信時のロジカルユニットLUの詳細を示す機能ブロック図である。複数のLU67のうち、少なくとも1つ、典型的には全てが以下に図8を参照して説明する構成を有している。図示するように、デバイスサーバ71は、管理部81と、コマンド解析部82と、転送要求生成部83と、メモリ制御部84を含んでいる。管理部81は、デバイスサーバ71の全体を管理する。コマンド解析部82は、ホスト2からルータ62を介してコマンドを受信する。コマンド解析部82は、受信されたコマンドを解析する。コマンド制御部82は、書き込みコマンドを受信すると、転送要求生成部83に、転送要求の決定生成を要求する。この転送要求生成部83への要求は、コマンド解析部82が直接行なってもよいし、管理部81により行われてもよい。転送要求生成部83は、要求を受けると、書き込みコマンドに含まれている書き込みデータのサイズおよびアドレスに基づいて転送要求を生成する。メモリ制御部84は、管理部81の指示に従って、メモリ11に対するあらゆる指示の発行を担う。<ブート動作について>次に、図9を参照して、第1の実施形態に係るBoot動作について説明する。図示するように、まず、ステップSt1の際に、ホスト2は、デバイスに対して、QueryRequestUPIUを発行し、デバイスから起動のための情報Descriptorを要求する。続いて、ステップSt1.1の際に、デバイス1は、情報Descriptorを読み出しREADDESCRIPTOR、読み出したDescriptorを、UPIUを通じて、ホスト2に送信する。この際、送信される情報Descriptorは、パケット101中のLUN102と共に実態部103に含められる。続いて、ステップSt2の際に、ホスト2は、デバイスに対して、ブートコードbootcodeの読み出しを要求するSCSIREAD。続いて、ステップSt2.1の際に、デバイス1は、ブートコードbootcodeを読み出し、ホストに対して、読み出したbootcodeを送信する。この際においても、送信される情報bootcodeは、パケット101中のLUN102と共に実態部103に含められる。続いて、ステップSt2.1の際に、デバイス1は、全てのbootcode送信後、ホスト2に対して、status信号を送信する。同様に、送信されるstatus信号は、パケット101中のLUN102と共に実態部103に含められる。このstatus信号を受けたホスト2は、ブートコードの読み出しを完了する。続いて、ステップSt3の際に、ホスト2は、デバイス1に対して、QueryRequestを発行し、初期化開始を指示する。この際、ホストは、UPIUを通じて、フラグ値としてbDeviceInit1を設定する。QueryRequestを受信したデバイス1は、デバイス1の初期化を開始する。続いて、ステップSt3.1の際に、デバイスの初期化が完了すると、デバイス1は、ホスト2に対して、QueryResponseを返信し、初期化が完了できる状態であることを示す。このように、第1の実施形態では、デバイス1の初期化が完了したら、デバイス1がQueryResponseを返信し、ホスト2がデバイス1に対してQueryRequestを発行してUPIUを通じてデバイス1の初期化が終了したかどうかを問い合わせることを行わない。そのため、参考例のように、ホストが、デバイスの初期化が完了したかどうかをポーリングして待つフラグ値としてのbDeviceInit1のポーリング必要がない。そのため、このポーリングをしている間、ホスト2は、デバイス1の監視のためにリソースを割り当てる必要がない。換言すると、第1の実施形態は、ホスト2の側は、デバイス1の初期化が完了するまで、ポーリングをするシステムである。しかしながら、ホスト2は、初期化が完了するまでデバイス1がQueryResponseを返信しないため、ホスト2がデバイス1に対して初期化終了を問い合わせることがない。そのため、ホスト2は、デバイス1が初期化完了後に発行するQueryResponseの返信まで、何度もポーリングをする必要がなく、1度の確認のみで済む点で、メリットがある。また、QueryResponseの返信があってから、ホスト2が1度目に問い合わせしたときには、すでに初期化完了が確定しているため、確実に1回の問い合わせで済む点で有利である。加えて、実装を知らない汎用ホストに対しても互換性を損なわない点でも有利である。続いて、ステップSt4の際に、ホスト2は、デバイス1に対してフラグ値FLAGbDeviceInit0を得るためのQueryRequestを発行する。これに対して、ステップSt4.1の際に、デバイス1は、ホスト2に対して、QueryResponseを返信し、フラグ値bDeviceInit0を返信する。この際においても、送信されるフラグ値bDeviceInit0は、パケット101中のLUN102と共に実態部103に含められる。この際、送信されるフラグ値bDeviceInit0は、デバイス1の全体の初期化のために全てのLUN102に一括して送信される。QueryResponseを受信したホスト2は、フラグ値bDeviceInit0により、デバイス1の初期化が完了したことを検出できる。<作用効果>第1の実施形態によれば、少なくとも下記1の効果が得られる。1ポーリング中の負担を軽減できる。このように、第1の実施形態では、デバイス1の初期化が完了するまでQueryResponseを返信せず、デバイス1の初期化が完了したらデバイス1がQueryResponseを返信する。そのため、ホスト2は、デバイス1がQueryResponseを返信するまで、デバイス1に対してQueryRequestを発行してUPIUを通じてデバイス1の初期化が終了したかどうかを問い合わせることを行わない。そのため、参考例のように、ホスト2が、デバイスの初期化が完了したかどうかをポーリングして待つフラグ値としてのbDeviceInit1のポーリング必要がない。そのため、このポーリングをしている間、ホスト2は、デバイス1の監視のためにリソースを割り当てる必要がない。これにより、ホスト2は、自身の処理に専念することができ、起動時間の短縮につながる。また、ポーリングの機能を削除することができるので、そのための機能を削減コード量減、消費電力源などすることができる。より具体的には、第1の実施形態では、ホスト2は、初期化要求のQueryRequestを送信して、そのQueryResponseを受信したら、初期化完了終了確認のためのQueryRequestを1回発行するだけで、デバイス1の初期化が終了したかどうかを認識することができる。よって、ホスト2は、ポーリングのためのQueryRequestを1回発行するだけで、デバイス1の初期化終了を知ることができる。これにより、デバイス1は、初期化中にホストからのコマンド処理をせずに済むため、初期化中にホスト2のコマンドを処理するための機能例えば、コード量、消費電力源等を削減することができる。このように、第1の実施形態によれば、Boot動作において、メモリデバイス1およびホストデバイス2のいずれのポーリング中の負担を軽減することができる点で有利である。また、QueryResponseの返信があってから、ホスト2が1度目に問い合わせしたときには、すでに初期化完了が確定しているため、確実に1回の問い合わせで済む点で有利である。加えて、実装を知らない汎用ホストに対しても互換性を損なわない点でも有利である。[第2の実施形態]次に、第2の実施形態について、図10を用いて説明する。第2の実施形態は、ホスト2が、デバイス1が初期化を完了した後に初めてQueryResponseを返すことを認識する場合に関するものである。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。<ブート動作について>図10を参照して、第2の実施形態に係るBoot動作について説明する。図示するように、第2の実施形態では、まず、ステップSt1の際に、ホスト2は、デバイスに対して、QueryRequestUPIUを発行し、デバイスから起動のための情報Descriptorを要求する。続いて、ステップSt1.1の際に、デバイス1は、情報Descriptorを読み出しREADDESCRIPTOR、読み出したDescriptorを、UPIUを通じて、ホスト2に送信する。この際、送信される情報Descriptorは、パケット101中のLUN102と共に実態部103に含められる。続いて、ホスト2は、受信したデバイス1からのデバイス情報DeviceDescriptor中のフラグ有無を読み出すことで、ポーリング動作が不要であると判断する点で、上記第1の実施形態と相違する。そのため、第1の実施形態の上記ステップSt4およびSt4.1をさらに省略できる。その他の構成、動作等に関しては、上記第1の実施形態と実質的に同様であるため、詳細な説明を省略する。<作用効果>上記のように、第2の実施形態によれば、少なくとも上記1と同様の効果が得られる。さらに、第2の実施形態では、ステップSt1の際に要求した受信したデバイス1からの情報DeviceDescriptor中のフラグ有無を読み出すことで、ポーリング動作が不要であると判断する点で、上記第1の実施形態と相違する。そのため、第1の実施形態の上記ステップSt4およびSt4.1をさらに省略でき、さらにブート動作におけるメモリデバイス1およびホストデバイス2の負担を低減できる点で有利である。このように、必要に応じて、本例を適用することが可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。