炭化珪素基体の第1主面に活性化領域を形成する工程と、前記活性化領域の形成された前記炭化珪素基体を前記第1主面に対向する第2主面から研削し、前記第2主面の表層に加工変質層を形成する工程と、前記加工変質層が形成された炭化珪素基体を前記第2主面から前記加工変質層の一部を除去加工し、反りを軽減する工程と、前記反りを軽減された前記炭化珪素基体の前記第2主面に裏面電極を形成する工程と、前記裏面電極の形成された前記炭化珪素基体の前記第1主面に表面電極を形成する工程を備えている炭化珪素半導体素子の製造方法。炭化珪素基体の第1主面に活性化領域を形成する工程と、前記活性化領域の上に表面電極を形成する工程と、前記表面電極の形成された前記炭化珪素基体を前記第1主面に対向する第2主面から研削し、前記第2主面の表層に加工変質層を形成する工程と、前記加工変質層が形成された炭化珪素基体を前記第2主面から前記加工変質層の一部を除去加工し、反りを軽減する工程と、前記反りを軽減された前記炭化珪素基体の前記第2主面にコンタクト電極膜を成膜する工程と、前記コンタクト電極膜にレーザを照射し裏面電極を形成する工程を備えている炭化珪素半導体素子の製造方法。凸状に反っている炭化珪素基体の第1主面に活性化領域を形成する工程と、前記活性化領域の形成された前記炭化珪素基体を前記第1主面に対向する第2主面から研削する工程と、前記研削され第2主面を凸にして反った炭化珪素基体を前記第2主面から除去加工し、反りを軽減する工程と、前記反りが軽減され第1主面を凸にして反った炭化珪素基体の前記第2主面に裏面電極を形成する工程と、前記裏面電極の形成された炭化珪素基体の前記第1主面に表面電極を形成する工程を備えている炭化珪素半導体素子の製造方法。炭化珪素基体の第1主面に活性化領域を形成する工程と、前記活性化領域の形成された前記炭化珪素基体を前記第1主面に対向する第2主面から研削する工程と、前記研削され第2主面を凸にして反った炭化珪素基体を前記第2主面から除去加工し、反りを軽減する工程と、前記反りが軽減され第2主面を凸にして反った炭化珪素基体の前記第2主面に裏面電極を形成する工程と、前記裏面電極の形成された炭化珪素基体の前記第1主面に表面電極を形成する工程を備えている炭化珪素半導体素子の製造方法。凸状に反っている炭化珪素基体の第1主面に活性化領域を形成する工程と、前記活性化領域の上に表面電極を形成する工程と、前記表面電極の形成された前記炭化珪素基体を前記第1主面に対向する第2主面から研削する工程と、前記研削され第1主面を凸にして反った炭化珪素基体を前記第2主面から除去加工し、反りを調整する工程と、前記反りを調整され前記第1主面を凸にして反った前記炭化珪素基体の前記第2主面にコンタクト電極膜を成膜する工程と、前記コンタクト電極膜にレーザを照射し裏面電極を形成する工程を備えている炭化珪素半導体素子の製造方法。平面状の炭化珪素基体の第1主面に活性化領域を形成する工程と、前記活性化領域の上に表面電極を形成する工程と、前記表面電極の形成された前記炭化珪素基体を前記第1主面に対向する第2主面から研削する工程と、前記研削され前記第2主面を凸にして反った前記炭化珪素基体を前記第2主面から除去加工し、反りを軽減する工程と、前記反りを軽減された前記炭化珪素基体の前記第2主面にコンタクト電極膜を成膜する工程と、前記コンタクト電極膜にレーザを照射し裏面電極を形成する工程を備えている炭化珪素半導体素子の製造方法。凹状に反っている炭化珪素基体の第1主面に活性化領域を形成する工程と、前記活性化領域の上に表面電極を形成する工程と、前記第1主面を凹にして反っている前記表面電極の形成された前記炭化珪素基体を前記第1主面に対向する第2主面から研削する工程と、前記研削され前記第1主面を凹にして反った炭化珪素基体を前記第2主面から除去加工し、反りを軽減する工程と、前記反りを軽減された前記炭化珪素基体の前記第2主面にコンタクト電極膜を成膜する工程と、前記コンタクト電極膜にレーザを照射し裏面電極を形成する工程を備えている炭化珪素半導体素子の製造方法。炭化珪素基体を除去加工する工程では、フッ素ガスを用いたRIEを行うことを特徴とする請求項1から7のいずれか1項に記載の炭化珪素半導体素子の製造方法。炭化珪素基体を除去加工する工程では、不活性ガスを用いたイオンスパッタをし、その後初期よりも低速のイオンスパッタを行うことを特徴とする請求項1から7のいずれか1項に記載の炭化珪素半導体素子の製造方法。炭化珪素基体を除去加工する工程では、第2主面を酸化処理し、その後、エッチングで酸化膜を除去することを特徴とする請求項1から7のいずれか1項に記載の炭化珪素半導体素子の製造方法。炭化珪素基体を除去加工する工程では、ドライポリッシュを行うことを特徴とする請求項1から7のいずれか1項に記載の炭化珪素半導体素子の製造方法。炭化珪素基体を除去加工する工程では、CMPを行うことを特徴とする請求項1から7のいずれか1項に記載の炭化珪素半導体素子の製造方法。第2主面から除去加工し、反りを軽減する工程において、反りが軽減された炭化珪素基体の反り量は、ウエハの厚みをtμmとし、ウエハが3インチの場合、10μm以上100×200/t2μm以下、ウエハが4インチの場合、10μm以上250×200/t2μm以下であることを特徴とする請求項1から7のいずれか1項に記載の炭化珪素半導体素子の製造方法。特許文献1で示した発明に拠れば、裏面コンタクト電極膜をパターニングすることで、高温熱処理によって発生する膜応力を緩和している。この発明では、基板の反りは軽減できるが、高温熱処理後の反りを調節する際、パターニングを変更する必要がある。また、高温熱処理後に発生する反りを緩和できたとしても、その後の工程で発生する膜応力、特に表面のショットキ電極膜成膜時に発生する膜応力は、再びウエハに大きな反りを発生させる。本発明では、SiC半導体素子作製工程に基板薄板化を導入した際、研削面に形成される加工変質層の少なくとも一部を除去することでウエハの反り量を制御し、その後の裏面及び表面の電極形成工程で発生するウエハの反り量を、製造プロセスに影響しない値まで軽減させることを目的とする。本願に関わる炭化珪素半導体素子の製造方法は、炭化珪素基体の第1主面に活性化領域を形成する工程と、活性化領域の形成された炭化珪素基体を第1主面に対向する第2主面から研削する工程と、研削され第2主面を凸にして反った炭化珪素基体を第2主面から除去加工し、反りを軽減する工程と、反りが軽減され第2主面を凸にして反った炭化珪素基体の第2主面に裏面電極を形成する工程と、裏面電極の形成された炭化珪素基体の第1主面に表面電極を形成する工程を備えているものである。本発明を適用することにより、基板薄板化後のプロセスにおいて発生するウエハの反り量を軽減する効果が得られる。そのため、SiC半導体素子の製造プロセスにおいて反りの影響を抑制することが可能となる。本発明に最適なSiC半導体素子の構造として、SiCを用いたショットキーバリアダイオードSBD:SchottkyBarrierdiodeを例にとって説明する。SBDは、一般のダイオードと異なり、金属と半導体との接触が大きな役割を果たす。図1に、SiC-SBDの断面図を示す。SiC基板10は、第1主面の面方位が<0001>シリコン面から4°または8°オフした、4Hのポリタイプを有するn型低抵抗基板である。第1主面上にはn型のSiCエピタキシャル層ドリフト層20が形成されている。エピタキシャル層20の濃度及び膜厚は、想定する耐圧によって異なるが、例えば、5×1015個cm-3と10μmである。SiC基板10とエピタキシャル層20を合わせてSiC基体11と呼ぶことにする。エピタキシャル層20の表面側には、ある幅だけ離間した部位に、アルミニウムAlをp型不純物として含有するp型のイオン注入領域活性化領域30が形成されている。イオン注入領域30は上面から見ると、ある幅を持ったリング状をしている。Alイオンの注入量は例えば、5×1017個cm-3である。耐圧を上げるため、イオン注入領域30の外側にもう一つリング状のJTEJunctionTerminationExtension領域31を設ける場合もある。JTEなどのエッジターミネーションは表面での電界強度を緩和するために、素子の周辺部に施される。ショットキ領域40は、イオン注入領域30に囲まれたエピタキシャル層20の表面側に形成されている。ショットキ領域40の表面上には、イオン注入領域30に周辺をはみ出すようにショットキ電極50が形成されている。ショットキ電極50に用いる材料として、Ti、W、Mo、Cr等がある。ショットキ電極50の上面には、配線電極60が形成される。配線電極60に用いる材料としては、Al等がある。シリサイド層71はSiC基板10の第1主面と反対側の第2主面、すなわち、裏面側に形成されている。シリサイド層裏面電極71はコンタクト電極膜とSiCとが反応したもので、SiC基板10とオーミックコンタクトしている。コンタクト電極に用いる材料としては、Ni、Ti、Co、Mo、W等がある。SiC半導体素子構造の一例としてSBDを挙げたが、これが電界効果トランジスタMOSFET:MetalOxideSemiconductorFieldEffectTransistorであってもよい。SiC半導体素子のさらなる高性能化、特に低損失化に着目すると、基板抵抗値の絶対値の低減が課題となる。基板抵抗値の絶対値の低減方法の一つとして、素子作製時に基板を研削し薄板化することが挙げられる。しかしながら、基板薄板化をSiC半導体素子製造プロセスに導入した場合、研削により形成した加工変質層の膜厚が厚いほど、コンタクト電極膜を成膜し高温熱処理を行った後の反り量が大きくなることが判明した。以下に詳細を述べる。基板を薄板化して低抵抗な半導体素子を実現できるSiC-SBDの製造方法のフローチャートを図2に示す。炭化珪素基体11にイオン注入と活性化アニールを経てイオン注入領域30を形成する。裏面電極形成工程で炭化珪素基体を薄板化し裏面電極の形成を行う。裏面電極形成工程で基板薄板化を行う時、反りが発生する。本願では薄板化後研削面に形成した加工変質層の少なくとも一部を除去表面処理することで基板の反り量を調節する。反りを軽減した基板に対してシリサイド層71を形成する。例えば厚み400μmの3インチSiCウエハを用いてSiC半導体素子を作製する場合を想定してみる。ウエハ全面の厚みは裏面側のコンタクト電極膜成膜前に200μm以下に薄板化する。その後、ウエハ全面にわたってコンタクト電極膜を成膜後、オーミックコンタクトを得るために、ウエハに対して1000°C以上の高温熱処理を行う。これにより、コンタクト電極膜がSiC基板との界面でシリサイド化して、両者との間にオーミックコンタクトが形成される。高温熱処理した後、ショットキ電極50や配線電極60などの表面電極を炭化珪素基体の第1主面に形成する。このようにして、SiC基板を薄板化したSiC半導体素子が製造される。以下では、まず、加工変質層の性質について述べ、実施の形態1~5で除去加工による効果について説明する。基板薄板化のためSiCウエハをグラインダ等で機械的に研削または研磨すると、加工面に加工変質層が形成される。図3は研削面の断面TEMTransmissionElectronMicroscope像である。左上の四角の領域を拡大表示したものが右下の拡大写真である。表面から深さ350nmの範囲に見える膜が加工変質層80である。形成した加工変質層は圧縮応力を発生させ、SiCウエハは研削面第2主面を凸に反る膨らむ。加工変質層80の上層にあるのは、有機保護膜で、TEM観察する際に表面を保護するために付けた膜である。膜中に見られる黒い筋はAuであり、観察用の目印である。研削後はこのような膜は存在しない。図4はウエハ全面に1.0GPaの圧縮応力を生み出す加工変質層の厚みに対して、3インチSiCウエハ厚み190μmの反り量を計算で求めた結果を示している。このグラフより、加工変質層の膜厚が厚いほどウエハの反り量が大きいことがわかる。次に、3インチSiCウエハを薄板化して、コンタクト電極膜の成膜、高温熱処理を行った際のウエハの反り量を評価した結果を説明する。図5は、SiC-SBD製造プロセスの裏面電極形成工程において、3インチSiCウエハを厚み190μmまで研削したときに、研削前後での反り量の変化量に対して、研削後と、コンタクト電極膜としてNi膜膜厚200nm以下を成膜し1000°Cの高温熱処理を行った後オーミックコンタクト形成後の反り量をプロットしたものである。研削後の反り量は□で、オーミックコンタクト形成後の反り量は○で表示してある。横軸に示した研削前後の反り量の変化量は加工変質層の厚みに対応している。各ウエハに対して研削後に形成された加工変質層の厚みは測定していない。研削前後での反り量の変化量は、加工変質層の膜厚と相関があり、変化量が大きいほど加工変質層の膜厚が厚い。研削後に見られる反り量□のばらつきは、加工変質層の膜厚の違いに起因しており、膜厚が厚いほど反り量が大きくなっている。基板を薄板化したウエハに対してコンタクト電極膜を成膜し、1000°Cの高温熱処理を行った時に見られる反り量に着目すると、加工変質層の厚みによって反り量が大きく異なっている。加工変質層の膜厚が厚いほど、反り量が大きいことがわかる。加工変質層の存在する研削面とコンタクト電極膜とがシリサイド膜を形成する場合、加工変質層はバルクと結晶状態等が異なる。それに起因してシリサイド膜の熱膨張係数は加工変質層の膜厚に依存する。膜厚が厚いほど大きな熱応力、すなわち高温熱処理工程での反り量の変化量が大きくなる。以上のことから、高温熱処理を行ってシリサイド層を形成しSiCとNi膜との間にオーミックコンタクトを形成した後の反り量○は、加工変質層の膜厚に依存し、加工変質層が厚いほど、反り量の変化量が大きい。図5には、研削後及び、オーミックコンタクト形成後の反り量の実験値に対して最適にフィッテングさせた関数を実線で示している。フィッテングした各曲線太線と細線が実験結果をうまく再現できていることが分かる。オーミックコンタクト形成後のフィッテング曲線太線において、加工変質層の膜厚がゼロであるy切片を見ると-47μmと得られた。本結果は、CMPChemicalMechanicalPolishingを行い、加工変質層がほぼない表面に対してコンタクト電極を形成した際に見られた反り量とほぼ同様であることを確認した。基板の反り方は、厚さ、初期状態などに依存する。図6は、厚さ150μmの3インチSiCウエハを対象にして、反り量を計算で求めた結果を示している。図4と同様に、ウエハ全面に1.0GPaの圧縮応力を生み出す加工変質層の厚さと反り量の関係を、計算で求めた結果を示している。このグラフからも、加工変質層の膜厚が厚いほどウエハの反り量が大きいことがわかる。次に、この厚さ150μmの3インチSiCウエハを薄板化し、コンタクト電極膜を成膜し、高温熱処理を行い、ウエハの反り量を評価した。図7は、SiC-SBD製造プロセスの裏面電極形成工程において、3インチSiCウエハを厚さ150μmまで研削したときに、ウエハの反り量を評価した結果を表している。コンタクト電極膜としてNi膜膜厚200nm以下を成膜し、1000°Cの高温熱処理を行った。反り量縦軸が正の場合、ウエハが研削面第2主面を凸に反っていることを表している。横軸は、研削前後における反り量の変化量を表している。研削前後の反りの変化量が大きいほど加工変質層の厚みが大きいことに対応している。研削後の反り量は□で、オーミックコンタクト形成後の反り量は○で表示してある。ここでも、CMPを行い、加工変質層のほぼない表面に対してシリサイド層を形成した際に見られた反り量を、研削前後の反りの変化量横軸が0μmにおけるオーミックコンタクト形成後の反り量とした。このように、基板薄板化をSiC半導体素子製造プロセスに導入した場合、コンタクト電極膜成膜前の研削によって形成される加工変質層により、高温熱処理後に発生する反り量が増大する。発生した大きな反りはその後のプロセスにおいて、ウエハ吸着チャックエラーやウエハの割れを引き起こし、円滑な基板搬送、ひいては半導体製造システムの自動化の妨げとなる。本願では、基板を薄板化してSiC半導体素子を作製する場合、基板を薄板化した際に研削面に形成される加工変質層の一部を残すように加工変質層の一部を除去して、加工変質層を薄膜化するために、表面処理表面の除去加工を施す。表面処理によってウエハの反り量を調節することで、その後の電極形成工程で反りが製造プロセスへ及ぼす影響を抑える。調節量はその後のプロセスで生じる膜応力によって異なる。研削後の反り量から形成した加工変質層厚みを算出し、その値から加工変質層のエッチング膜厚を見積もる。SiCデバイス作製プロセスに着目し、単に加工変質層を完全になくし反りを除去するのではない。その後の金属膜コンタクト電極膜、ショットキ電極膜、配線電極膜成膜時に発生する反り量を相殺する分の膜応力だけ残し加工変質層を減らすことで、反りを最小にする。以上説明したことを、図を使ってまとめておく。図8a~eは本願に関わる炭化珪素半導体素子の製造プロセスの要点を説明する図である。図8aは、活性化領域を形成するプロセスを示している。エピタキシャル層20の形成された炭化珪素基板10に、イオン注入と活性化アニールを行い、イオン注入領域活性化領域30を形成する。図8bは炭化珪素基体の研削を行うプロセスを示している。基体を薄板化するために第2主面側から研削すると加工変質層が第2主面に生じる。図8cは加工変質層の薄膜化を行うプロセスを示している。加工変質層を除去するために表面処理を行い、基体の反りを調節する。以降のプロセスで生じる反りを考慮しているため、基体が第2主面を凸にして反っている状態で留めておく。図8dはNi成膜を行うプロセスを示している。加工変質層が残っている状態で、Ni膜などのコンタクト電極膜75を第2主面に形成する。図8eは高温熱処理を行うプロセスを示している。コンタクト電極膜75とSiCとが反応するように、1000°Cの高温熱処理を施し、シリサイド膜71を形成する。この図では、基体の反りをゼロのように表現しているが、シリサイド膜71形成後、第一主面にショットキ電極、配線電極等の表面電極を形成するので、表面電極の応力に応じて、第1主面を凸にして反らすことも考えられる。SiC-SBDの製造プロセスにおいては、反り量を調節した後のウエハの反り量は、ウエハの大きさに依存する。反り量は、3インチSiCウエハ厚み200μmでは研削面を凸に10μm以上100μm以下に、4インチSiCウエハ厚み200μmでは研削面を凸に10μm以上250μm以下することが望ましい。SiC-MOSFETの製造プロセスにおいても、基板薄板化後の反り量を調整する必要がある。反り量を調節した後のウエハの反り量は、SiC-SBDと同様である。ここで示した反り量は基板の厚さが200μmの場合であり、厚みが異なれば反り量の範囲も厚みに応じて変化する。反り量の範囲に関しては、薄板後のウエハの厚みをtμmとする場合、3インチでは10μm以上100×200/t2μm以下、4インチでは10μm以上250×200/t2μm以下である。以上説明したように、基板の反り方は、基板の初期状態や表面に形成されている膜の種類などにより異なる。代表的な反り方を分類して図9、図10に示す。この図を元に、ショットキ電極50の膜応力が圧縮応力第1主面が凸になる方向に働く力であるとして、ショットキ電極成膜後の反りを最小にすることを考える。図9は、研削前に基板が第2主面裏面を凸に反っている場合を扱っている。ポイントAは研削後の基板を表している。ポイントBは表面処理後の基板を表している。ポイントCはオーミックコンタクト形成後の基板を表している。表面処理を行った基板はポイントAからポイントBに移る。表面処理を行っても基板は第2主面を凸に反っている。オーミックコンタクト形成後、基板はポイントBからポイントCに移る。ここではショットキ電極成膜後の反りが最小となる膜厚まで加工変質層を薄膜化し、第2主面を凸のままにしておく。その後のオーミックコンタクト形成後も第2主面を凸にしておき、ショットキ電極成膜後に反りが最小となるようにする図11のケース3参照。図10は、研削前に基板が第1主面表面を凸に反っている場合を扱っている。ここでも、基板は、加工に伴い、ポイントAからポイントBに、さらにポイントBからポイントCに移ることが表されている。研削後に表面処理を行った基板は、第1主面を凸に反っている。研削前に基板が第1主面を凸に反っている場合でも、研削後に加工変質層を薄膜化することでオーミックコンタクト形成時の反り量を最小にする。これにより、ショットキ電極成膜時の反りを加工変質層の一部を除去しない時よりも大幅に低減できる。薄板化を行い加工変質層を薄膜化した後の反り方が第1主面を凸に反る場合も、本発明が適用できる図11のケース1参照。基板は円柱状のロッドをスライスすることで得られる。ロッドは必ずしも均質ではないため、スライスしたあとの基板は一枚一枚反り方が異なっている。図11は、初期状態の異なる基板を用いて、基板の反りを調整するプロセスを示している。ケース1は、ロッド90から得られた基板が初期状態で第1主面を凸に反っている場合を表している。ケース2は、ロッド90から得られた基板が初期状態で平面である場合を表している。ケース3は、ロッド90から得られた基板が初期状態で第2主面を凸に反っている場合を表している。プロセスa~eに示されている内容は図8に示したプロセスa~eと同じである。プロセスfはオーミックコンタクト形成後に、基板の表面に表面電極を形成することを表している。本発明に係るSiC-SBDの製造方法の第2のフローチャートを図12に示す。この方法では、活性化アニールを行った後、ショットキ電極50や配線電極60などの表面電極を炭化珪素基体に形成する。次いで、薄板化を行い、表面処理を施す。裏面にNi膜を成膜し、このNi膜にレーザアニールを行うことで、シリサイド層が形成される。ここでも、基板の薄板化を行う際に、大きな反りが発生する。本願では、薄板化後に研削面に形成した加工変質層の少なくとも一部を除去表面処理することで基板の反り量を調節している。第2のSiC-SBDの製造方法では、薄板化工程がフローの後半のため裏面電極形成後の反り量を最小にすることが望ましい。オーミックコンタクト形成後反り量が最小になるように加工変質層を薄膜化除去加工し、コンタクト電極膜を成膜した後表面電極の温度上昇のないレーザアニールを用いてシリサイド層を形成し、オーミックコンタクトを形成する。図13は、第2のSiC-SBDの製造方法について、初期状態の異なる基板を用いて、基板の反りを調整するプロセスを示している。ケース4は、ロッド90から得られた基板が初期状態で第1主面を凸に反っている場合を表している。ケース5は、ロッド90から得られた基板が初期状態で平面である場合を表している。ケース6は、ロッド90から得られた基板が初期状態で第2主面を凸に反っている場合を表している。プロセスaは、活性化領域を形成するプロセスを示している。エピタキシャル層20の形成された炭化珪素基板10に、イオン注入と活性化アニールを行い、イオン注入領域活性化領域を形成する。プロセスbはエピタキシャル層の形成された基板の第1主面に表面電極50を形成するプロセスを表している。プロセスcは炭化珪素基体の研削を行うプロセスを示している。基体を薄板化するために第2主面側から研削すると加工変質層が第2主面に生じる。プロセスdは加工変質層の薄膜化を行うプロセスを示している。加工変質層を除去するために表面処理を行い、以降のプロセスで生じる反りを考慮して基体の反りを調節する。プロセスeはNi成膜を行うプロセスを示している。加工変質層が残っている状態で、Ni膜などのコンタクト電極膜75を第2主面に形成する。プロセスfはレーザアニールを行うプロセスを示している。コンタクト電極膜75とSiCとが反応するように、レーザを照射し、シリサイド膜71を形成する。表面処理を行い加工変質層の一部を除去加工した後、実際に残した加工変質層を評価するには、LEEDLowEnergyElectronDiffractionやRHEEDReflectionHighEnergyElectronDiffractionなどの表面電子回折を用いる。これらの方法によれば結晶性の乱れた加工変質層の有無を評価することができる。実施の形態1.実施の形態1~5では、裏面電極形成工程で行う加工変質層の除去方法について述べる。表面処理により、加工変質層の少なくとも一部を除去することで、コンタクト電極膜成膜前の反り量を調節する、すなわち、図5の細実線上で反り量を変化させる。例えば、SiC-SBDの作製において、研削後にSiC基体11が第2主面を凸に100μm反っている場合を考える。薄板化後のプロセスであるショットキ電極形成における膜応力が圧縮応力第1主面が凸になる方向であるとすると、成膜前に行う反り量の調節としては、加工変質層のほとんどを除去し、反り量がSiC基体11の第2主面を凸に例えば15μmになるように調節する。加工変質層の除去方法としては、CF4やSF6等のフッ素を含むガスを用いたRIEReactiveIonEtchingでSiC基板の第2主面全面をエッチングすることが望ましい。エッチングレートとしては、1nm/min~1μm/minの範囲が望ましい。次に、SiC基体11に対して適当な洗浄工程を行った後、コンタクト電極膜をSiC基板裏面全面に成膜する。成膜後の反りに変化は見られるものの、その反り量は図5中縦矢印で示す領域にあるため、搬送等に対して影響しない。その後、1000°C以上の高温熱処理によりオーミックコンタクトを形成させる。その後の反り量は、図5の太実線上の値となり、第1主面を凸に46μmとなる。加工変質層を除去しない場合のオーミックコンタクト形成後の反り量は120μm程度である。加工変質層を除去することで、反り量は大幅に減少した。本結果は、ウエハの自動搬送をスムーズに行うには十分な値であり、課題を十分に解決できている。さらに本発明によれば、裏面電極の接触抵抗の低減も可能となる。RIEではエッチング前の表面状態を維持しながら加工変質層を除去するため、エッチング前後での基板表面の表面粗さはおおよそ維持される。また、オーミックコンタクト形成前後でも表面粗さは維持されている。そのため、RIE装置へ搬送可能な反り量の中で、最大の表面粗さにしておくことで、オーミックコンタクト形成後の表面粗さを大きくできることから、裏面電極の表面積増大により接触抵抗の低減が可能となる。なお、150μmまで薄板化した場合で、研削後にSiC基体が第2主面を凸に200μm反っていた場合は、加工変質層のほとんどを除去し、反り量がSiC基体の第2主面を凸に50μmになるように調節した。その後、1000°C以上の高温熱処理によりオーミックコンタクトを形成させた。その後の反り量は、第1主面を凸に88μmとなった。加工変質層を除去しない場合のオーミックコンタクト形成後の反り量は200μm程度であった。実施の形態2.実施の形態2では、研削面に形成した加工変質層をイオン化した不活性ガスを利用して除去する方法を提供する。ガス種としては、Arが望ましいが、He、Ne等でもよい。加工変質層を除去する装置としては、スパッタ成膜装置を用い、Arイオンによる加工変質層の除去とNi成膜を同じ装置内で行う。成膜する前にウエハを不活性ガスでスパッタすることで加工変質層の一部を除去し、その後、Ni成膜を行う。本スパッタ装置は、搬送系が反ったウエハ用に改良されており、非接触ウエハチャック機構などが搭載されている。除去方法としてはまず、イオンの加速エネルギー500eV以上のArイオンを用い、除去しなければならない膜厚のほとんどを除去する。その際のエッチングレートは、1nm/min~1μm/min程度が望ましい。その後、イオンスパッタリングによるダメージ層低減のため、加速エネルギー500eV以下のArイオンを用い、ダメージ層を除去する。その際のエッチングレートとしては、1nm/min~100nm/minの範囲が望ましい。500eV以下の低エネルギーでのイオン照射による加工変質層の除去は特に、残したい加工変質層厚みが薄くなるにつれて有効となる。実施の形態1と同様、不活性ガスイオンスパッタリングにより、加工変質層の少なくとも一部を除去することで、研削後のウエハの反り量を調節する。これにより、裏面研削工程以降のプロセスで発生する反りが、製造プロセスに影響を与えない程度に低減できる。実施の形態3.実施の形態3では、研削面に対して先ず酸化処理を行い、その後、表面に形成した酸化珪素を完全に除去する。酸化方法としてはウエット酸化が望ましい。ウエット酸化処理条件としては1400°C程度で行い、酸化時間により酸化される膜厚を調節する。酸化レートとしては、1nm/min~1μm/min程度が望ましい。酸化珪素の除去方法としては、沸酸によるウエットエッチングや、C3H8等を含むガスを用いたドライエッチングが望ましい。この方法により、研削面に形成した加工変質層の少なくとも一部を除去し、研削後のウエハの反り量を調節する。実施の形態4.実施の形態4では、研削面に形成した加工変質層の一部をドライポリッシュにより除去加工する。ドライポリッシュは、スラリーフリーでポリッシュホイールを定圧でウエハに押し当てた状態で両者を回転させることで加工を行う。ドライポリッシュは難加工材料のSiCでも、加工変質層を形成することなく加工が行えるため、加工変質層除去による反り量の低減が可能である。ウエハは、保護テープまたはワックスを用いて、サポート基板に固定する。サポート基板は加工ステージに配置される。加工レートは、1nm/min~1μm/min程度が望ましい。実施の形態5.実施の形態5では、研削面に形成した加工変質層の一部をCMPにより除去し、反り量を低減する。CMPは、ウエハを定盤に押し当てて両者を回転させた状態にし、定盤上にスラリーを滴下することで加工する。スラリーに含まれる砥粒による研磨の効果と、研磨時にウエハへ作用する化学的な反応により、ウエハが研磨されていくため、加工変質層を形成することなく加工が行える。ウエハは、保護テープまたはワックスを用いて、サポート基板に固定する。サポート基板は定盤加工ステージに配置される。加工レートは、1nm/min~1μm/min程度が望ましい。加工後、適切な方法で洗浄を行い、次工程の成膜工程を行う。本実施の形態の一例としてSiC-SBDを挙げたが、MOSFETでも同様であり、裏面電極形成工程以降、特に配線電極形成時の反りが最小になるように、研削後の反り量を調節する方法も本発明に含まれる。本実施の形態の一例として3インチSiCウエハを挙げたが、口径拡大に対しても本発明は適用可能である。裏面研削工程からオーミックコンタクト形成工程の反り量の調節方法についてNi膜を成膜した場合を例に挙げて説明したが、SiCとシリサイド化する金属膜、例えば、Ti、Co、Mo、W等に対しても本発明は適用可能である。