シリアルのデジタル信号をサンプリングするサンプリング部と、直近の複数回に渡るデジタル信号のサンプリング値を保持する保持部と、前記保持部によって保持された各回のデジタル信号のサンプリング値がハイレベルである場合には、その回のタップ係数に基づくハイレベルに対応する値をフィルタ出力値に加算し、前記保持されたデジタル信号のサンプリング値がローレベルである場合には、その回のタップ係数に基づくローレベルに対応する値をフィルタ出力値から減算する演算部と、を備えるデジタルフィルタ。前記保持部は、前記サンプリング部に対して直列に接続され、それぞれがデジタル信号のサンプリング値を所定時間遅延して出力する複数の遅延バッファを備え、前記演算部は、前記サンプリング部及び前記各遅延バッファから出力される各回のデジタル信号のサンプリング値にそれぞれ対応して設けられ、各回のタップ係数の値を有する第1の信号を出力する複数の係数信号出力部と、前記各係数信号出力部にそれぞれ対応して設けられ、前記第1の信号の符号反転信号である第2の信号を出力する複数の反転部と、前記サンプリング部及び前記各遅延バッファから出力されるデジタル信号のサンプリング値にそれぞれ対応して設けられ、対応するデジタル信号のサンプリング値がハイレベルである場合には前記第1の信号を出力し、対応するデジタル信号のサンプリング値がローレベルである場合には前記第2の信号を出力する複数のスイッチと、前記複数のスイッチから出力された信号の総和を出力する加算部と、を備える、ことを特徴とする請求項1に記載のデジタルフィルタ。前記複数の遅延バッファは、全体でリングバッファを構成し、前記サンプリング部でサンプリングされたデジタル信号のサンプリング値は、前記リングバッファを構成する遅延バッファのうち、最古のデジタル信号のサンプリング値が格納された遅延バッファに入力される、ことを特徴とする請求項1又は2に記載のデジタルフィルタ。請求項1乃至3のいずれか一項に記載のデジタルフィルタと、前記デジタルフィルタから出力されたデジタル信号をアナログ信号に変換して出力するD/Aコンバータと、D/Aコンバータから出力されたアナログ信号から高調波成分を除去するアナログフィルタと、を備える無線装置。直近の複数回に渡るデジタル信号のサンプリング値を保持する保持工程と、前記保持工程において保持された各回のデジタル信号のサンプリング値がハイレベルである場合には、フィルタ出力値に、その回のタップ係数に基づくハイレベルに対応する値を加算し、前記保持されたデジタル信号のサンプリング値がローレベルである場合には、その回のタップ係数に基づくローレベルに対応する値を減算する演算工程と、を含むフィルタリング方法。コンピュータを、シリアルのデジタル信号をサンプリングするサンプリング部、直近の複数回に渡るデジタル信号のサンプリング値を保持する保持部、前記保持部によって保持された各回のデジタル信号のサンプリング値がハイレベルである場合には、フィルタ出力値に、その回のタップ係数に基づくハイレベルに対応する値を加算し、前記保持されたデジタル信号のサンプリング値がローレベルである場合には、その回のタップ係数に基づくローレベルに対応する値を減算する演算部、として機能させるプログラム。上述のように、デジタル信号の高調波成分の除去に用いられるFIRフィルタでは、乗算処理を含む積和演算処理が行われるのが一般的である。乗算処理は、FIRフィルタを実現するコンピュータにとっては非常に負荷の大きい処理である。フィルタ次数が増えれば増えるほど、乗算処理の数も増えるので、積和演算処理の処理負荷は無視できないものになる。本発明は、上記実情に鑑みてなされたものであり、処理負荷を軽減することができるデジタルフィルタ、無線装置、フィルタリング方法及びプログラムを提供することを目的とする。上記目的を達成するために、本発明の第1の観点に係るデジタルフィルタは、シリアルのデジタル信号をサンプリングするサンプリング部と、直近の複数回に渡るデジタル信号のサンプリング値を保持する保持部と、前記保持部によって保持された各回のデジタル信号のサンプリング値がハイレベルである場合には、その回のタップ係数に基づくハイレベルに対応する値をフィルタ出力値に加算し、前記保持されたデジタル信号のサンプリング値がローレベルである場合には、その回のタップ係数に基づくローレベルに対応する値をフィルタ出力値から減算する演算部と、を備える。また、前記保持部は、前記サンプリング部に対して直列に接続され、それぞれがデジタル信号のサンプリング値を所定時間遅延して出力する複数の遅延バッファを備え、前記演算部は、前記サンプリング部及び前記各遅延バッファから出力される各回のデジタル信号のサンプリング値にそれぞれ対応して設けられ、各回のタップ係数の値を有する第1の信号を出力する複数の係数信号出力部と、前記各係数信号出力部にそれぞれ対応して設けられ、前記第1の信号の符号反転信号である第2の信号を出力する複数の反転部と、前記サンプリング部及び前記各遅延バッファから出力されるデジタル信号のサンプリング値にそれぞれ対応して設けられ、対応するデジタル信号のサンプリング値がハイレベルである場合には前記第1の信号を出力し、対応するデジタル信号のサンプリング値がローレベルである場合には前記第2の信号を出力する複数のスイッチと、前記複数のスイッチから出力された信号の総和を出力する加算部と、を備える、こととしてもよい。また、前記複数の遅延バッファは、全体でリングバッファを構成し、前記サンプリング部でサンプリングされたデジタル信号のサンプリング値は、前記リングバッファを構成する遅延バッファのうち、最古のデジタル信号のサンプリング値が格納された遅延バッファに入力される、こととしてもよい。また、本発明の第2の観点に係る無線装置は、本発明のデジタルフィルタと、前記デジタルフィルタから出力されたデジタル信号をアナログ信号に変換して出力するD/Aコンバータと、D/Aコンバータから出力されたアナログ信号から高調波成分を除去するアナログフィルタと、を備える。本発明の第3の観点に係るフィルタリング方法は、直近の複数回に渡るデジタル信号のサンプリング値を保持する保持工程と、前記保持工程において保持された各回のデジタル信号のサンプリング値がハイレベルである場合には、フィルタ出力値に、その回のタップ係数に基づくハイレベルに対応する値を加算し、前記保持されたデジタル信号のサンプリング値がローレベルである場合には、その回のタップ係数に基づくローレベルに対応する値を減算する演算工程と、を含む。本発明の第4の観点に係るプログラムは、コンピュータを、シリアルのデジタル信号をサンプリングするサンプリング部、直近の複数回に渡るデジタル信号のサンプリング値を保持する保持部、前記保持部によって保持された各回のデジタル信号のサンプリング値がハイレベルである場合には、フィルタ出力値に、その回のタップ係数に基づくハイレベルに対応する値を加算し、前記保持されたデジタル信号のサンプリング値がローレベルである場合には、その回のタップ係数に基づくローレベルに対応する値を減算する演算部、として機能させる。本発明に係るデジタルフィルタでは、乗算処理が行われないので、処理負荷を軽減することができる。この発明の実施の形態について、図面を参照して詳細に説明する。図1には、本実施形態に係る無線装置200の構成が示されている。図1では、無線装置200の構成要素のうち、CDCSS矩形波から高調波成分を除去するための構成要素が図示されている。図1に示すように、無線装置200は、デジタルフィルタ100と、D/Aコンバータ101と、アナログフィルタ102と、を備える。デジタルフィルタ100は、デジタル信号であるCDSCC矩形波を入力し、入力したCDSCC矩形波から高調波成分を除去して出力する。D/Aコンバータ101は、デジタルフィルタ100から出力されたデジタル信号をアナログ信号に変換する。アナログフィルタ102は、このアナログ信号が含む、D/A変換によって生じる高調波成分を除去する。図2には、デジタルフィルタ100の構成が示されている。デジタルフィルタ100は、FIRFiniteImpulseResponseフィルタである。図2に示すように、デジタルフィルタ100は、サンプリング部1と、出力部2と、バッファB0乃至B15と、係数信号出力部A0乃至A16と、反転器E0乃至E16と、スイッチF0乃至F16と、加算器D1乃至D16とを備える。サンプリング部1は、一定のサンプリング間隔で、シリアルのデジタル信号をサンプリングする。図3には、サンプリング部1に入力されるデジタル信号の一例が示されている。図3に示すように、デジタル信号は、1の値と、-1の値との2つの値をとる。デジタル信号のビットレートは、134.4bpsである。サンプリング部1は、このビットレートの例えば8倍134.4×8=1.075kHzのサンプリング周波数でデジタル信号のサンプリングを行う。これにより、サンプリング部1でのサンプリング間隔は、09301msecとなる。出力部2は、デジタルフィルタ100の出力信号y[n]を出力する。このy[n]がデジタルフィルタ100のフィルタ出力となる。遅延バッファとしてのバッファB0乃至B15は、サンプリング部1に対して直列に接続されている。バッファB0乃至B15は、入力されるデジタル信号のサンプリング値を所定時間遅延して出力する。バッファB0乃至B15は、一定のサンプリング間隔で、すなわち、サンプリング部1でデジタル信号がサンプリングされる度に、保持していたデジタル信号のサンプリング値を出力するとともに、入力されるデジタル信号のサンプリング値を新たに保持する。すなわち、サンプリング部1でサンプリングされたデジタル信号のサンプリング値をx[n]とすると、バッファB0乃至B15から出力されるデジタル信号のサンプリング値は、それぞれx[n-1]乃至x[n-16]となる。係数信号出力部A0乃至A16は、サンプリング部1及び各バッファB0乃至B15から出力されるデジタル信号のサンプリング値x[n]乃至x[n-16]にそれぞれ対応して設けられている。係数信号出力部A0乃至A16は、サンプリング部1及び各バッファB0乃至B15から出力されるデジタル信号に対応するタップ係数の値c0乃至c16を有する信号第1の信号を出力する。この第1の信号が、タップ係数c0乃至c16に基づくハイレベルに対応する信号である。図4には、デジタルフィルタ100で用いられるタップ係数c0乃至c16の一例が示されている。反転器E0乃至E16は、各係数信号出力部A0乃至A16にそれぞれ対応して設けられている。反転器E0乃至E16は、第1の信号を入力し、入力した信号の符号反転信号である信号第2の信号をそれぞれ出力する。スイッチF0乃至F16は、サンプリング部1及びバッファB0乃至B15から出力されるデジタル信号のサンプリング値x[n]乃至x[n-16]にそれぞれ対応して設けられている。スイッチF0乃至F16は、対応するデジタル信号のサンプリング値に応じて、タップ係数の値を有する信号第1の信号とその符号反転信号第2の信号とのいずれかを選択して出力する。より具体的には、スイッチF0乃至F16は、対応するデジタル信号のサンプリング値がハイレベルである場合には、第1の信号を出力する。また、スイッチF0乃至F16は、対応するデジタル信号のサンプリング値がローレベルである場合には、第2の信号を出力する。加算器D1乃至D16は、直列に接続されている。加算器D1乃至D16は、前段の加算器からの出力と、対応するスイッチF0乃至F16から出力されたデジタル信号とを加算して、後段に出力する。すなわち、加算部としての加算器D1乃至D16は、スイッチF0乃至F16から出力された信号の総和を出力する。この総和がフィルタ出力y[n]となる。出力部2は、y[n]をD/Aコンバータ101図1参照に出力する。なお、y[n]は次式で表される。上記式3では、Siは、x[n-i]がハイレベルであれば1となり、x[n-i]がローレベルであれば-1となることを示している。この式3は、次式で一般化される。図5には、タップ係数C0乃至C16で構成されるデジタルフィルタの振幅応答が示されている。図5に示すように、このデジタルフィルタを用いれば、300Hz以上の高調波成分を効果的に除去できるのがわかる。例えば、タップ係数C0乃至C16を有するデジタルフィルタ100に入力されるデジタル信号として、図6Aに示すようなデジタル信号が入力された場合、デジタルフィルタ100は、図6Bに示すような信号を出力する。図7Aには、図6Aに示すデジタル信号のスペクトルが示され、図7Bには、図6Bに示す信号のスペクトルが示されている。図7Aと図7Bとを比較するとわかるように、デジタルフィルタ100から出力されるデジタル信号では、高調波成分が大幅に低減されている。以上詳細に説明したように、本実施形態に係るデジタルフィルタ100では、乗算処理が行われないので、処理負荷を軽減することができる。このデジタルフィルタをCDCSS矩形波に適用することで、音声帯域内に漏れる高調波を、DA出力時に可能な限り除去することができる。なお、本実施形態では、バッファB0乃至B15が、保持部に対応し、係数信号出力部A0乃至A16と、反転器E0乃至E16と、スイッチF0乃至F16と、加算器D1乃至D16とが、演算部に対応する。保持部は、直近の複数回に渡るデジタル信号のサンプリング値を保持する。演算部は、保持部によって保持された各回のデジタル信号のサンプリング値がハイレベルである場合には、その回のタップ係数に基づくハイレベルに対応する値をフィルタ出力値に加算し、保持されたデジタル信号のサンプリング値がローレベルである場合には、その回のタップ係数に基づくローレベルに対応する値をフィルタ出力値から減算する。なお、このデジタルフィルタ100は、ハードウエアでもソフトウエアでも構築することができる。図8には、このデジタルフィルタ100の処理プログラムのフローチャートが示されている。図8に示すように、まず、デジタルフィルタ100としてのコンピュータサンプリング部1は、デジタル信号のサンプリング値x[n]をサンプリングするとともに、コンピュータ保持部が、デジタル信号のサンプリング値x[n-1]乃至x[n-16]を保持するステップS0。続いて、コンピュータは、カウンタ値iを0に初期化し、フィルタ出力y[n]を0に初期化するステップS1。続いて、コンピュータ演算部は、デジタル信号の値x[n-i]がハイレベルHighであるか否かを判定するステップS2。x[n-i]がハイレベルであればステップS2;Yes、コンピュータ演算部は、y[n]にタップ係数ciを加算するステップS3。一方、x[n-i]がハイレベルでなければステップS2;No、コンピュータ演算部は、y[n]からciを減算するステップS4。ステップS3又はS4終了後、コンピュータは、カウンタ値iを1インクリメントするステップS5。続いて、コンピュータは、iがNを超えたか否かを判定するステップS6。iがNを超えていなければステップS6;No、コンピュータは、ステップS2に戻る。以降、iがNを超えるまでステップS6;Yes、コンピュータは、ステップS2→S3又はS4→S5→S6を繰り返す。この繰り返しにより、y[n]に、タップ係数ciが加算又は減算されていく。iがNを超えるとステップS6、コンピュータは、処理を終了する。そして、処理が終了した時点のy[n]が、デジタルフィルタ100の出力となる。このように、デジタルフィルタ100として動作するコンピュータでは、乗算処理を行わないので、処理負荷が著しく軽減される。なお、バッファB0乃至B15を、リングバッファとすることも可能である。図9A乃至図9Cには、このリングバッファの動作の一例が示されている。このリングバッファを構成する各遅延バッファには、それぞれアドレス1乃至16が付与されている。このリングバッファには、いずれか1つのアドレスを示すポインタが付与される。入力されたデジタル信号のサンプリング値x[n]は、ポインタが示す遅延バッファに格納される。例えば、図9Aに示すようにポインタがアドレス0を示している場合には、アドレス0にx[n]が格納される。このとき、アドレス1乃至16に格納されるデータは、すでに過去に入力されたデジタル信号のサンプリング値x[n-1]乃至x[n-16]であるとみなされ、上記式4の演算に用いられる。x[n]格納後、ポインタは、アドレス16を示すように更新される。次のサンプリング周期で、新たなデジタル信号のサンプリング値x[n]がサンプリングされると、このx[n]は、図9Bに示すように、アドレス16に格納される。この時点で、アドレス0乃至15に格納されているサンプリング値は、それぞれx[n-1]乃至x[n-16]であるとみなされ、上記式4の演算に用いられる。x[n]格納後、ポインタは、アドレス15を示すように更新される。次のサンプリング周期で、新たなデジタル信号のサンプリング値x[n]がサンプリングされると、このx[n]は、図9Cに示すように、アドレス15に格納される。この時点で、アドレス0乃至14、16に格納されているサンプリング値は、それぞれx[n-2]乃至x[n-16]、x[n-1]であるとみなされ、上記式4の演算に用いられる。x[n]格納後、ポインタは、アドレス14を示すように更新される。このように、バッファB0乃至B15を、リングバッファとすることで、バッファB0乃至バッファB15間のデータ入出力処理を省略することができるので、コンピュータの処理負担をさらに軽減することができる。乗算処理を不要としたことで、本実施形態に係るデジタルフィルタ100は、8ビットCPU等の処理能力の低いCPUにも実装可能である。また、CPUの動作クロックを低下させることができるので、消費電力も低減することができる。また、ローパスフィルタとしてのアナログフィルタ102図1参照の次数を削減できるので、無線装置200を小型化することも可能である。なお、本実施形態に係るデジタルフィルタ100では、次数を16としたが、本発明がこれには限られないのは勿論である。また、本実施形態では、シリアルのデジタル信号が取り得る値を、1と-1としたが、1と0であってもよいし、他の数値をとるようにしてもよい。また、本実施形態では、波形のサンプリングレートを、CDCSSのビットレートの8倍としたが、これには限られない。なお、上記実施の形態において、実行されるプログラムは、フレキシブルディスク、CD-ROMCompactDiskReadOnlyMemory、DVDDigitalVersatileDisk、MOMagnetoOpticalDisk等のコンピュータ読み取り可能な記録媒体に格納して配布し、そのプログラムをインストールすることにより、上述の処理を実行するシステムを構成することとしてもよい。また、プログラムをインターネット等の通信ネットワーク上の所定のサーバ装置が有するディスク装置等に格納しておき、例えば、搬送波に重畳させて、ダウンロード等するようにしてもよい。また、上述の機能を、OSOperatingSystemが分担して実現する場合又はOSとアプリケーションとの協働により実現する場合等には、OS以外の部分のみを媒体に格納して配布してもよく、また、ダウンロード等してもよい。本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。すなわち、本発明の範囲、実施形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。