画像データのうちの複数のラインのライン画像データに対して所定の処理を行なう画像処理装置であって、ラインごとに外部から入力されるライン画像データを遅延させるために記憶する第1のラインバッファと、前記第1のラインバッファに記憶されているライン画像データを圧縮することにより第1圧縮ライン画像データを生成する第1圧縮部と、前記第1圧縮部により生成される第1圧縮ライン画像データを遅延させるために記憶する第2のラインバッファと、前記第2のラインバッファに記憶されている第1圧縮ライン画像データを伸張することにより第1伸張ライン画像データを生成する第1伸張部と、外部から入力されるライン画像データと、前記第1のラインバッファに記憶されているライン画像データと、前記第1伸張部により生成される第1伸張ライン画像データとに対して所定の処理を行なう処理部とを備える画像処理装置。前記処理部は、外部から入力されるライン画像データと、前記第1のラインバッファに記憶されているライン画像データと、前記第1伸張部により生成される第1伸張ライン画像データとのそれぞれに対して重み付けを行ったデータに対して所定の処理を行ない、前記第1伸張部により生成される第1伸張ライン画像データに対する重み付けは、前記第1のラインバッファに記憶されているライン画像データに対する重み付けよりも小さい請求項1に記載の画像処理装置。さらに、前記第1圧縮部により生成される第1圧縮ライン画像データを圧縮することにより第2圧縮ライン画像データを生成する第2圧縮部と、前記第2圧縮部により生成される第2圧縮ライン画像データを遅延させるために記憶する第3のラインバッファと、前記第3のラインバッファに記憶されている第2圧縮ライン画像データを伸張することにより第2伸張ライン画像データを生成する第2伸張部とを備え、前記処理部は、外部から入力されるライン画像データと、前記第1のラインバッファに記憶されているライン画像データと、前記第1伸張部により生成される第1伸張ライン画像データと、前記第2伸張部により生成される第2伸張ライン画像データとに対して所定の処理を行なう請求項1に記載の画像処理装置。前記処理部は、外部から入力されるライン画像データと、前記第1のラインバッファに記憶されているライン画像データと、前記第1伸張部により生成される第1伸張ライン画像データと、前記第2伸張部により生成される第2伸張ライン画像データとのそれぞれに対して重み付けを行ったデータに対して所定の処理を行ない、前記第1伸張部により生成される第1伸張ライン画像データに対する重み付けは、前記第1のラインバッファに記憶されているライン画像データに対する重み付けよりも小さく、前記第2伸張部により生成される第2伸張ライン画像データに対する重み付けは、前記第1伸張部により生成される第1伸張ライン画像データに対する重み付けよりも小さい請求項3に記載の画像処理装置。前記第1のラインバッファは、複数のバンクを含み、バンクを切り替えながら外部から入力されるライン画像データを記憶することにより、バンク間でライン画像データを遅延させて記憶する請求項1~4のいずれか1項に記載の画像処理装置。前記第1圧縮部は、前記第1のラインバッファに記憶されているライン画像データのうち最下位から所定ビット数を削減することにより第1圧縮ライン画像データを生成し、前記第1伸張部は、前記第2のラインバッファに記憶されている圧縮画像データの最下位に前記所定ビット数のデータを付加することにより第1伸張ライン画像データを生成する請求項1~5のいずれか1項に記載の画像処理装置。前記処理部は、外部から入力されるライン画像データと、前記第1のラインバッファに記憶されているライン画像データと、前記第1伸張部により生成される第1伸張ライン画像データとに対してそれぞれ所定の係数を乗算し、乗算結果を加算する請求項1または2に記載の画像処理装置。請求項1~7のいずれか1項に記載の画像処理装置と、前記画像処理装置により前記所定の処理が行なわれた画像データを表示する表示部とを備える画像表示装置。従来の画像処理装置によると、ラインバッファ603の容量を削減できるが、ライン画像データを圧縮するために画質劣化を招く。また、図8の構成によると、データ圧縮部602は、画像の水平方向の相関性を利用してデータ圧縮を行い、画像の垂直方向の相関性を利用してデータ圧縮を行うことができない。例えば、垂直方向に非常に低い周波数成分のみを含む画像縦線があるような画像に対して、ノイズフィルタなどのフィルタ処理を行なう場合を想定する。この場合、理想的には垂直フィルタをかけた結果は元の画像と等しくなるべきである。しかし、従来の画像処理装置によると画像を圧縮しているため、垂直フィルタをかけた結果がぼけた画像になってしまうという課題がある。本発明は、上述の課題を解決するためになされたものであり、ラインバッファの容量を削減しつつ、フィルタ処理を行なっても画質劣化が生じない画像処理装置および画像表示装置を提供することを目的とする。本発明のある局面に係る画像処理装置は、画像データのうちの複数のラインのライン画像データに対して所定の処理を行なう画像処理装置であって、ラインごとに外部から入力されるライン画像データを遅延させるために記憶する第1のラインバッファと、前記第1のラインバッファに記憶されているライン画像データを圧縮することにより第1圧縮ライン画像データを生成する第1圧縮部と、前記第1圧縮部により生成される第1圧縮ライン画像データを遅延させるために記憶する第2のラインバッファと、前記第2のラインバッファに記憶されている第1圧縮ライン画像データを伸張することにより第1伸張ライン画像データを生成する第1伸張部と、外部から入力されるライン画像データと、前記第1のラインバッファに記憶されているライン画像データと、前記第1伸張部により生成される第1伸張ライン画像データとに対して所定の処理を行なう処理部とを備える。この構成によると、外部から入力されるライン画像データに対して遅延が大きいライン画像データに限定して圧縮処理を行なっている。一般的に遅延が大きいライン画像データについては垂直フィルタのフィルタ係数が小さい。このため、遅延が大きいライン画像データに対してデータ圧縮を行っても、最終的なフィルタ結果に対する影響は小さい。よって結果として得られる画質劣化を抑えながらラインバッファの削減が実現できる。具体的には、前記処理部は、外部から入力されるライン画像データと、前記第1のラインバッファに記憶されているライン画像データと、前記第1伸張部により生成される第1伸張ライン画像データとのそれぞれに対して重み付けを行ったデータに対して所定の処理を行ない、前記第1伸張部により生成される第1伸張ライン画像データに対する重み付けは、前記第1のラインバッファに記憶されているライン画像データに対する重み付けよりも小さい。好ましくは、上述の画像処理装置は、さらに、前記第1圧縮部により生成される第1圧縮ライン画像データを圧縮することにより第2圧縮ライン画像データを生成する第2圧縮部と、前記第2圧縮部により生成される第2圧縮ライン画像データを遅延させるために記憶する第3のラインバッファと、前記第3のラインバッファに記憶されている第2圧縮ライン画像データを伸張することにより第2伸張ライン画像データを生成する第2伸張部とを備え、前記処理部は、外部から入力されるライン画像データと、前記第1のラインバッファに記憶されているライン画像データと、前記第1伸張部により生成される第1伸張ライン画像データと、前記第2伸張部により生成される第2伸張ライン画像データとに対して所定の処理を行なう。この構成によると、遅延が大きいライン画像データほどデータ削減量が大きくなっている。一般的に遅延が大きいライン画像データについては垂直フィルタのフィルタ係数が小さい。このため、遅延が大きいライン画像データに対してデータ削減量を大きくしても、最終的なフィルタ結果に対する影響は小さい。よって結果として得られる画質劣化を抑えながらラインバッファの削減が実現できる。具体的には、前記処理部は、外部から入力されるライン画像データと、前記第1のラインバッファに記憶されているライン画像データと、前記第1伸張部により生成される第1伸張ライン画像データと、前記第2伸張部により生成される第2伸張ライン画像データとのそれぞれに対して重み付けを行ったデータに対して所定の処理を行ない、前記第1伸張部により生成される第1伸張ライン画像データに対する重み付けは、前記第1のラインバッファに記憶されているライン画像データに対する重み付けよりも小さく、前記第2伸張部により生成される第2伸張ライン画像データに対する重み付けは、前記第1伸張部により生成される第1伸張ライン画像データに対する重み付けよりも小さい。また、前記第1のラインバッファは、複数のバンクを含み、バンクを切り替えながら外部から入力されるライン画像データを記憶することにより、バンク間でライン画像データを遅延させて記憶しても良い。この構成によると、バンクを切り替えながらライン画像データを記憶することにより、ライン画像データをバンク間で読み出しおよび書き込みすることなく、ライン画像データを遅延させることができる。本発明の他の局面に係る画像表示装置は、上述の画像処理装置と、前記画像処理装置により前記所定の処理が行なわれた画像データを表示する表示部とを備える。この構成によると、外部から入力されるライン画像データに対して遅延が大きいライン画像データに限定して圧縮処理を行なっている。一般的に遅延が大きいライン画像データについては垂直フィルタのフィルタ係数が小さい。このため、遅延が大きいライン画像データに対してデータ圧縮を行っても、最終的なフィルタ結果に対する影響は小さい。よって結果として得られる画質劣化を抑えながらラインバッファの削減が実現できる。本発明によると、ラインバッファの容量を削減しつつ、フィルタ処理を行なっても画質劣化が生じない画像処理装置および画像表示装置を提供することができる。実施の形態1図1は、本発明の実施の形態1に係る画像処理装置のハードウェア構成を示すブロック図である。画像処理装置は、ラインバッファ103と、ラインバッファ104と、圧縮部105と、ラインバッファ107と、伸張部106と、フィルタ102とを備える。画像処理装置には、入力画像データ101を構成する各ラインの画像データであるライン画像データがラスタ順で入力される。ラインバッファ103は、ラインごとに外部から入力されるライン画像データを、外部から入力されるライン画像データに対して1ライン分遅延させるために記憶する。ラインバッファ104は、ラインバッファ103に記憶されているライン画像データを1ライン分遅延させるために記憶する。圧縮部105は、ラインバッファ104に記憶されているライン画像データを圧縮することにより圧縮ライン画像データを生成する。データ圧縮方法は限定されるものではなく、例えば、ライン画像データの下位ビットを削除する方法や、特許文献1で示されているような各種圧縮手法を用いることができる。ラインバッファ107は、圧縮部105により生成された圧縮ライン画像データを1ライン分遅延させるために記憶する。伸張部106は、ラインバッファ107に記憶されている圧縮ライン画像データを伸張することにより伸張ライン画像データを生成する。フィルタ102は、4タップのフィルタであり、外部から入力されるライン画像データと、ラインバッファ103に記憶されているライン画像データと、ラインバッファ104に記憶されているライン画像データと、伸張部106により生成される伸張ライン画像データとを入力とするフィルタ処理を行なう。このような構成とすることにより、ラインバッファ103には、現在、外部からフィルタ102に入力されるライン画像データに対して1ライン前のライン画像データが記憶される。また、ラインバッファ104には、ラインバッファ103に記憶されているライン画像データに対して1ライン前のライン画像データが記憶される。さらに、ラインバッファ107には、ラインバッファ104に記憶されているライン画像データに対して1ライン前のライン画像データを圧縮した圧縮ライン画像データが記憶される。つまり、外部から入力された入力画像データ101のライン画像データはラインバッファ103に書き込まれる。1ライン分の遅延時間後に、ラインバッファ103から読み出されたライン画像データがラインバッファ104に書き込まれる。さらに、1ライン分の遅延時間後に、ラインバッファ104から読み出されたライン画像データは、圧縮部105によって圧縮されラインバッファ107に書き込まれる。ラインバッファ107に書き込まれたデータは1ライン分の遅延時間後に読み出され、伸張部106で伸張される。遅延された各ライン画像データ、つまり4ライン分のライン画像データは、フィルタ102に入力され、垂直処理が施された後に出力される。図2は、フィルタ102の詳細なハードウェア構成を示す図である。図2のフィルタ102は、4タップのフィルタを想定しており、乗算器200a~200dと、加算器201と、除算器202とを含む。乗算器200aは、外部から入力されたライン画像データに対してフィルタ係数である1を乗算して乗算結果を出力する。乗算器200bは、ラインバッファ103に接続され、ラインバッファ103に記憶されているライン画像データにフィルタ係数である31を乗算して乗算結果を出力する。乗算器200cは、ラインバッファ104に接続され、ラインバッファ104に記憶されているライン画像データにフィルタ係数である31を乗算して乗算結果を出力する。乗算器200dは、伸張部106に接続され、伸張部106により生成された伸張ライン画像データにフィルタ係数である1を乗算して乗算結果を出力する。加算器201は、乗算器200a~200dから出力される4つの乗算結果を加算し、加算結果を出力する。除算器202は、加算器201から出力される加算結果を所定ビット数だけ右シフトすることにより加算結果を除算し、除算結果をフィルタ102の処理結果として出力する。ここで通常、フィルタはタップ数のうち遅延が大きいライン画像データほど相対的に重要度が低いため、一般に端に行けば行くほどフィルタ係数が小さい。本実施の形態では遅延が最も大きい、伸張部106で生成されるライン画像データに対してのみ圧縮が施されている。つまり、フィルタ係数が小さい周辺のライン画像データに対してのみ圧縮を行い、フィルタ係数が大きい中心部のライン画像データに対しては圧縮を行わない構成とすることができる。よって、特許文献1で示されているような手法と比べてフィルタ処理の結果に含まれる誤差が小さいことが容易に理解できる。次に、圧縮部105および伸張部106の詳細な構成について説明する。図3aおよび図3bは、圧縮部105および伸張部106の一例をそれぞれ示す図である。図3に示す圧縮部105および伸張部106はセットで用いられる。図3aに示す圧縮部105は、加算部105aと、切り捨て部105bとを含む。加算部105aは、ライン画像データのうち1画素に相当するnビットの入力データに2を加算し、加算結果を出力する。切り捨て部105bは、加算部105aから出力される加算結果のうち、最下位から2ビットを削除することによりビット削減を行い、n-2ビットのデータを生成し、圧縮ライン画像データを構成する1画素分のデータとして出力する。図3bに示す伸張部106は、ゼロ付加処理部106aを含む。ゼロ付加処理部106aは、圧縮部105から出力されたn-2ビットのデータの最下位に2ビットのゼロを付加することにより、伸張ライン画像データの1画素に相当するnビットのデータを生成し、出力する。図4aおよび図4bは、圧縮部105および伸張部106の他の一例をそれぞれ示す図である。図4aに示す圧縮部105は、レジスタ105cおよび105dと、平均値算出部105eとを備える。レジスタ105cは、ライン画像データのうち1画素に相当するデータを記憶する。レジスタ105dは、レジスタ105cに記憶されているデータを1画素分遅延させるために記憶する。つまり、レジスタ105cおよび105dには隣接する2画素分のデータが記憶される。平均値算出部105eは、レジスタ105cおよび105dに記憶されている2画素分のデータの平均値を算出し、圧縮ライン画像データを構成する1画素分のデータとして出力する。つまり、圧縮部105は、ライン画像データ上で隣接する2画素の画素値の平均値を1画素分のデータとする圧縮ライン画像データを生成する。なお、平均値算出部105eによる平均値の算出は、1画素おきに行われる。これにより、ライン画像データのデータサイズを半分にすることができる。図4bに示す伸張部106は、レジスタ106bを含む。レジスタ106bは、圧縮ライン画像データの1画素分のデータを記憶する。伸張部106は、レジスタ106bに記憶されているデータを2回連続して出力する。これにより、伸張部106は、水平方向に隣接する2画素が同じ画素値となる伸張ライン画像データを出力することができる。なお、圧縮部105および伸張部106の構成は一例であり、特にフィルタ係数が小さい場合には、単純なビット削除を行うことによりデータ圧縮を行っても十分な性能が得られるものと考えられる。以上説明したように、実施の形態1に係る画像処理装置によると、外部から入力されるライン画像データに対して遅延が大きいライン画像データに限定して圧縮処理を行なっている。一般的に遅延が大きいライン画像データについては垂直フィルタのフィルタ係数が小さい。このため、遅延が大きいライン画像データに対してデータ圧縮を行っても、最終的なフィルタ結果に対する影響は小さい。よって結果として得られる画質劣化を抑えながらラインバッファの削減が実現できる。本実施の形態では、データ圧縮の方法として、下位ビットを削除する方法と、2画素の画素値の平均を取る方法を示したが、その他にも、水平方向に並ぶ多数の画素の画素値の相関を取る方法や、単純な下位ビット削除ではなくガンマスケールを考慮した非線形の量子化などさまざまな方法がありうる。なお、本実施の形態では4タップの垂直フィルタ処理を例に用いたがタップ数が5以上の場合であっても同様に処理できる。本発明は、遅延が大きいデータを圧縮するということが本質的なので、垂直フィルタに限らず、一般に遅延データに対して処理を行う装置で、遅延データの結果に与える重要性が少ないような処理一般に適応可能である。例えば、画像特徴量を抽出する場合における前処理としてのフィルタ処理や、画素値の相関を取るなどの演算処理にも適用可能である。また、複数のバッファは、物理的に独立している必要はなく、物理的に同一のメモリ上にアドレスの異なる複数のバッファ領域を確保することによって実装することももちろん可能である。実施の形態2次に、本発明の実施の形態2について説明する。実施の形態1に係る画像処理装置は、遅延専用のラインバッファを用いてラインバッファ間でデータの読み出しおよび書き込みを行うことにより、ライン画像データの遅延を行った。これに対して、実施の形態2に係る画像処理装置は、ラインバッファ間でデータの読み出しおよび書き込みを行うのではなく、バンク切り替えの手法を用いてライン画像データを遅延させる。図5は、本発明の実施の形態2に係る画像処理装置のハードウェア構成を示すブロック図である。画像処理装置は、入力制御部501と、ラインバッファ502と、出力制御部504と、圧縮部105と、ラインバッファ107と、伸張部106と、フィルタ102とを含む。画像処理装置には、入力画像データ101を構成する各ラインの画像データであるライン画像データがラスタ順で入力される。図1に示した実施の形態1に係る画像処理装置の構成要素と同じ機能を有する構成要素については、同一の名称および参照符号を付し、その詳細な説明は繰り返さない。ラインバッファ502は、バンクA、BおよびCの3つのメモリバンクで構成されている。ラインバッファ502は、バンクを切り替えながら外部から入力されるライン画像データを記憶することにより、バンク間でライン画像データを遅延させて記憶する。入力制御部501は、ラインごとに外部から入力されるライン画像データを、ラウンドロビン法に従って、バンクA、BおよびCに書き込む。例えば、入力制御部501は、1ライン目のライン画像データをバンクAに書き込み、2ライン目のライン画像データをバンクBに書き込み、3ライン目のライン画像データをバンクCに書き込み、4ライン目のライン画像データをバンクAに書き込むという動作を繰返し行う。このような入力制御部501の処理により、時間的に遅延したライン画像データを記憶しているバンクの順序は、あるタイミングにおいてはバンクA、B、Cの順であるのに対し、次のタイミングにおいてはバンクB、C、Aの順となる。入力制御部501は、バンクを切り替えながらライン画像データを書き込むことにより、バンク間でのデータの読み出しおよび書き込みを行う必要はない。出力制御部504は、ラインバッファ502の中から最も遅延したライン画像データを記憶しているバンクを選択し、選択したバンクに記憶されているライン画像データを読み出し、圧縮部105に供給する。また、出力制御部504は、ラインバッファ502に記憶されているライン画像データの状態に応じて、ライン画像データをフィルタ102に供給する。例えば、図2に示したフィルタ102にライン画像データを供給する場合、バンクA、B、Cの順に時間的に遅延したライン画像データが各バンクに記憶されている場合には、乗算器200a、200bおよび200cには、バンクC、BおよびAに記憶されているライン画像データがそれぞれ供給される。また、バンクB、C、Aの順に時間的に遅延したライン画像データが各バンクに記憶されている場合には、乗算器200a、200bおよび200cには、バンクA、CおよびBに記憶されているライン画像データがそれぞれ供給される。以上説明したように、実施の形態2に係る画像処理装置によると、バンク切り替えの手法を用いることにより、データ圧縮の対象とされていないライン画像データをラインバッファ間で読み出しおよび書き込みすることなく、ライン画像データを遅延させることができる。なお、ラインバッファ502および107は、物理的に同じメモリ上にメモリ領域を確保することにより実現することも可能である。実施の形態3次に、本発明の実施の形態3について説明する。実施の形態1および2に係る画像処理装置では、最も時間的に遅延したライン画像データのみを圧縮し、バッファに格納するものであった。実施の形態3に係る画像処理装置は、複数ラインのライン画像データを圧縮し、かつ、時間的に遅延しているライン画像データほどデータの削減量が大きい。図6は、本発明の実施の形態3に係る画像処理装置のハードウェア構成を示すブロック図である。画像処理装置は、ラインバッファ702A、702Bおよび702Cと、圧縮部705と、ラインバッファ703と、伸張部706と、圧縮部707と、ラインバッファ704と、伸張部708と、フィルタ709とを含む。画像処理装置には、入力画像データ101を構成する各ラインの画像データであるライン画像データがラスタ順で入力される。ラインバッファ702Aは、ラインごとに外部から入力されるライン画像データを、外部から入力されるライン画像データに対して1ライン分遅延させるために記憶する。ラインバッファ702Bは、ラインバッファ702Aに記憶されているライン画像データを1ライン分遅延させるために記憶する。ラインバッファ702Cは、ラインバッファ702Bに記憶されているライン画像データを1ライン分遅延させるために記憶する。圧縮部705は、ラインバッファ702Cに記憶されているライン画像データを圧縮することにより第1圧縮ライン画像データを生成する。データ圧縮方法は限定されるものではなく、例えば、ライン画像データの下位ビットを削除する方法や、特許文献1で示されているような各種圧縮手法を用いることができる。例えば、圧縮部705は、ライン画像データのうち1画素に相当するnビットの入力データの下位2ビットを削除することにn-2ビットのデータを生成し、第1圧縮ライン画像データを構成する1画素分のデータとして出力する。ラインバッファ703は、圧縮部705により生成された第1圧縮ライン画像データを1ライン分遅延させるために記憶する。伸張部706は、ラインバッファ703に記憶されている第1圧縮ライン画像データを伸張することにより第1伸張ライン画像データを生成する。例えば、伸張部706は、第1圧縮ライン画像データのうち1画素に相当するn-2ビットの入力データの最下位に2ビットのゼロを付加することにより、第1伸張ライン画像データの1画素に相当するnビットのデータを生成し、出力する。圧縮部707は、ラインバッファ703に記憶されている第1圧縮ライン画像データを圧縮することにより第2圧縮ライン画像データを生成する。データ圧縮方法は限定されるものではなく、例えば、ライン画像データの下位ビットを削除する方法や、特許文献1で示されているような各種圧縮手法を用いることができる。例えば、圧縮部707は、第1圧縮ライン画像データのうち1画素に相当するn-2ビットの入力データの下位2ビットを削除することによりn-4ビットのデータを生成し、第2圧縮ライン画像データを構成する1画素分のデータとして出力する。ラインバッファ704は、圧縮部707により生成された第2圧縮ライン画像データを1ライン分遅延させるために記憶する。伸張部708は、ラインバッファ704に記憶されている第2圧縮ライン画像データを伸張することにより第2伸張ライン画像データを生成する。なお、伸張部708は、第1圧縮ライン画像データに相当するデータへの復元をするのではなく、外部から入力されたライン画像データに相当するデータへの復元を行う。例えば、伸張部708は、第2圧縮ライン画像データのうち1画素に相当するn-4ビットの入力データの最下位に4ビットのゼロを付加することにより、第2伸張ライン画像データの1画素に相当するnビットのデータを生成し、出力する。フィルタ709は、6タップのフィルタであり、外部から入力されるライン画像データと、ラインバッファ702Aに記憶されているライン画像データと、ラインバッファ702Bに記憶されているライン画像データと、ラインバッファ702Cに記憶されているライン画像データと、伸張部706により生成される第1伸張ライン画像データと、伸張部708により生成される第2伸張ライン画像データとを入力とするフィルタ処理を行なう。例えば、フィルタ709は、中央の画素の画素値ほど重み付けが大きい重み付け加算を行うフィルタである。このような構成によると、入力画像データ101に含まれるライン画像データは、ラインバッファ702A、702Bおよび702Cによって、それぞれ1ライン、2ラインおよび3ライン遅延させられる。3ライン遅延したライン画像データは、圧縮部705で圧縮された後、第1圧縮ライン画像データとしてラインバッファ703に書き込まれる。ラインバッファ703は圧縮したライン画像データを格納するので、ラインバッファ702A、702Bおよび702Cのそれぞれよりも少ない容量で済む。ラインバッファ703に書き込まれた第1圧縮ライン画像データは1ライン遅延され、再び圧縮部707によって圧縮され、第2圧縮ライン画像データとしてラインバッファ704に書き込まれる。よってラインバッファ704の記憶容量は、ラインバッファ703の記憶容量よりもさらに少なくすることができるため、メモリ容量を削減効率が高くなる。第1圧縮ライン画像データおよび第2圧縮ライン画像データは、それぞれ、伸張部706および708において第1伸張ライン画像データおよび第2伸張ライン画像データに伸張され、フィルタ709に供給される。フィルタ709は、上述した6ライン分のライン画像データを入力として受け、垂直処理を施した後、6ライン分のライン画像データを出力する。第2圧縮ライン画像データは、第1圧縮ライン画像データをさらに圧縮したものである。このため、4ライン遅延したライン画像データは精度が少し落ち、5ライン遅延したライン画像データはさらに精度が落ちることになる。しかし、6タップのフィルタ処理の場合、4ライン遅延したライン画像データおよび5ライン遅延したライン画像データのフィルタ係数は、一般的に3ライン遅延したライン画像データのフィルタ係数よりも小さい。このため、精度を落としたとしてもフィルタ処理の結果に与える影響を最小限にとどめることができる。このように、用途によっては、遅延が大きいライン画像データほどデータ削減を行うことにより、ラインバッファの容量を段階的に削減することができる。以上説明したように、実施の形態3に係る画像処理装置によると、実施の形態1および2と同様に、結果として得られる画質劣化を抑えながらラインバッファの削減が実現できる。また、実施の形態3によると、遅延が大きいライン画像データほどデータ削減量が大きくなっているため、実施の形態1および2に比べ、さらなるデータ削減が可能となる。なお、本実施の形態では、2段階のデータ圧縮を用いたが、フィルタ709のタップ数によっては3段階以上の圧縮を用いても良い。また、圧縮部707は、ラインバッファの出力結果を圧縮したが、伸張部706の伸張結果を圧縮しても良い。実施の形態4次に、本発明の実施の形態4について説明する。図7は、本発明の実施の形態4に係る画像表示装置のハードウェア構成を示すブロック図である。画像表示装置は、信号処理LSILargeScaleIntegration812と、外部メモリ804と、表示パネル810とを備える。画像表示装置は、デジタル放送を受信した表示するテレビである。信号処理LSI812は、放送波801を受信して出力用の映像を生成する集積回路である。外部メモリ804は、画像データを一時的に記憶するメモリである。表示パネル810は、信号処理LSI812が生成した映像を表示する。信号処理LSI812は、チューナ802と、デコーダ803と、高画質化処理部808と、HDMIHigh-DefinitionMultimediaInterface809とを含む。チューナ802は、放送波801を受信し、放送波801に含まれる符号化されたデータをデコーダ803に供給する。デコーダ803は、符号化されたデータをデコードし、デコードした結果である画像データを外部メモリ804に書き込む。なお、デコーダ803で生成された画像データを表示パネル810に出力することも可能であるが、最近のテレビでは、各種高画質化の処理や、画像サイズ変換などの処理を行うことが一般的である。例えば、デコーダ803が生成した画像サイズがSDStandardDefinitionサイズの場合、HDHighDefinitionサイズに変換したり、表示パネル810がサポートしている解像度または信号処理LSI812に接続された外部機器がサポートしている解像度がSDサイズのみの場合、HDサイズ画像をSDサイズにダウンコンバートしたりする。本実施の形態の高画質化処理部808は、ノイズフィルタを想定しているが、もちろん画像サイズ変換にも一般的に補間用のフィルタや、ローパスフィルタが用いられる。高画質化処理部808は、ノイズフィルタであり、垂直ノイズフィルタ806と、水平ノイズフィルタ807とを含む。垂直ノイズフィルタ806は、垂直方向に並ぶ複数の画素からノイズを除去するフィルタであり、水平ノイズフィルタ807は、水平方向に並ぶ複数の画素からノイズを除去するフィルタである。ここで、垂直ノイズフィルタ806として、実施の形態の1~3で説明した画像処理装置を用いる。高画質化処理部808で高画質化された画像データは、表示パネル810に含まれるパネルドライバ814で処理され、最終的に表示パネル810に表示される。また、高画質化処理部808で高画質化された画像データは、HDMI809を通じて外部出力されても良い。実施の形態1~3で説明したように、垂直処理には多くの容量のラインバッファが本来必要ではあるが、垂直ノイズフィルタ806を実施の形態1~3の画像処理装置と同様の構成とすることにより、ラインバッファの容量を削減することができ、しかも画質の劣化を最小限にとどめることができる。また、本実施の形態によるとテレビの低コスト化を図ることができる。なお、本実施の形態ではテレビについて説明したが、本実施の形態は、携帯電話など他の用途にももちろん容易に応用できる。以上、本発明について実施の形態に基づいて説明したが、本発明は上述の実施の形態に限定されるものではない。例えば、フィルタのタップ数は上述した実施の形態に示したものに限定されるものではない。また、各ラインバッファは、ライン画像データを1ライン分遅延させることとしたが、遅延量はこれに限定されるものではなく、例えば、2ライン以上遅延させるものであっても良い。また、上記の各装置は、具体的には、マイクロプロセッサ、ROM、RAM、ハードディスクドライブ、ディスプレイユニット、キーボード、マウスなどから構成されるコンピュータシステムとして構成されても良い。RAMまたはハードディスクドライブには、コンピュータプログラムが記憶されている。マイクロプロセッサが、コンピュータプログラムに従って動作することにより、各装置は、その機能を達成する。ここでコンピュータプログラムは、所定の機能を達成するために、コンピュータに対する指令を示す命令コードが複数個組み合わされて構成されたものである。さらに、上記の各装置を構成する構成要素の一部または全部は、1個のシステムLSIから構成されているとしても良い。システムLSIは、複数の構成部を1個のチップ上に集積して製造された超多機能LSIであり、具体的には、マイクロプロセッサ、ROM、RAMなどを含んで構成されるコンピュータシステムである。RAMには、コンピュータプログラムが記憶されている。マイクロプロセッサが、コンピュータプログラムに従って動作することにより、システムLSIは、その機能を達成する。さらにまた、上記の各装置を構成する構成要素の一部または全部は、各装置に脱着可能なICカードまたは単体のモジュールから構成されているとしても良い。ICカードまたはモジュールは、マイクロプロセッサ、ROM、RAMなどから構成されるコンピュータシステムである。ICカードまたはモジュールは、上記の超多機能LSIを含むとしても良い。マイクロプロセッサが、コンピュータプログラムに従って動作することにより、ICカードまたはモジュールは、その機能を達成する。このICカードまたはこのモジュールは、耐タンパ性を有するとしても良い。また、本発明は、上記に示す方法であるとしても良い。また、これらの方法をコンピュータにより実現するコンピュータプログラムであるとしても良いし、前記コンピュータプログラムからなるデジタル信号であるとしても良い。さらに、本発明は、上記コンピュータプログラムまたは上記デジタル信号をコンピュータ読み取り可能な非一時的な記録媒体、例えば、フレキシブルディスク、ハードディスク、CD-ROM、MO、DVD、DVD-ROM、DVD-RAM、BDBlu-rayDisc登録商標、半導体メモリなどに記録したものとしても良い。また、これらの非一時的な記録媒体に記録されている上記デジタル信号であるとしても良い。また、本発明は、上記コンピュータプログラムまたは上記デジタル信号を、電気通信回線、無線または有線通信回線、インターネットを代表とするネットワーク、データ放送等を経由して伝送するものとしても良い。また、本発明は、マイクロプロセッサとメモリを備えたコンピュータシステムであって、上記メモリは、上記コンピュータプログラムを記憶しており、上記マイクロプロセッサは、上記コンピュータプログラムに従って動作するとしても良い。また、上記プログラムまたは上記デジタル信号を上記非一時的な記録媒体に記録して移送することにより、または上記プログラムまたは上記デジタル信号を上記ネットワーク等を経由して移送することにより、独立した他のコンピュータシステムにより実施するとしても良い。さらに、上記実施の形態及び上記変形例をそれぞれ組み合わせるとしても良い。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。