金属基板を用い、前記金属基板上に、絶縁性材料からなり、貫通孔を有する絶縁層を形成する絶縁層形成工程と、前記絶縁層上に、ドレイン電極が前記絶縁層に形成された貫通孔を介して前記金属基板に接続されるように薄膜トランジスタを形成する、薄膜トランジスタ形成工程と、前記金属基板をパターニングすることにより、前記金属基板を画素電極とする画素電極形成工程と、を有することを特徴とする、トランジスタアレイの製造方法。前記金属基板がSUS基板であることを特徴とする、請求項1に記載のトランジスタアレイの製造方法。絶縁性材料からなり、貫通孔が形成された絶縁層と、前記絶縁層上に形成された薄膜トランジスタと、前記絶縁層の前記薄膜トランジスタが形成された側とは反対側に形成され、前記絶縁層の貫通孔を通して前記薄膜トランジスタのドレイン電極に接続された画素電極と、を有するトランジスタアレイであって、前記画素電極が自己支持性を有するものであることを特徴とする、トランジスタアレイ。絶縁性材料からなり、貫通孔が形成された絶縁層と、前記絶縁層上に形成された薄膜トランジスタと、前記絶縁層の前記薄膜トランジスタが形成された側とは反対側に形成され、前記絶縁層の貫通孔を通して前記薄膜トランジスタのドレイン電極に接続された画素電極と、を有するトランジスタアレイであって、前記画素電極がSUS基板からなることを特徴とする、トランジスタアレイ。本発明は、上記問題点に鑑みてなされたものであり、簡略化された構成を有するトランジスタアレイを、簡易的に製造することが可能なトランジスタアレイの製造方法を提供することを主目的とするものである。上記課題を解決するために本発明は、金属基板を用い、上記金属基板上に、絶縁性材料からなり、貫通孔を有する絶縁層を形成する絶縁層形成工程と、上記絶縁層上に、ドレイン電極が上記絶縁層に形成された貫通孔を介して上記金属基板に接続するように薄膜トランジスタを形成する、薄膜トランジスタ形成工程と、上記金属基板をパターニングすることにより、上記金属基板を画素電極とする画素電極形成工程とを有することを特徴とする、トランジスタアレイの製造方法を提供する。本発明によれば、上記画素電極形成工程が上記金属基板をパターニングすることによって画素電極を形成するものであることにより、新たに金属膜を積層して画素電極を形成する工程が不要となるため、簡易な工程でトランジスタアレイを製造することができる。また、上記画素電極形成工程が、金属基板をパターニングすることよって画素電極へ転用するものであることにより、本発明においては層間絶縁層等を形成する必要がなくなる。このため、本発明によれば構成が簡略化されたトランジスタアレイを製造することができる。さらに、上記画素電極形成工程において金属基板がパターニングされることにより、本発明によって製造されるトランジスタアレイを軽量化できるという利点もある。このようなことから、本発明によれば簡略化された構成を有するトランジスタアレイを、簡易的に製造することが可能なトランジスタアレイの製造方法を提供することができる。本発明においては、上記金属基板がSUS基板であってもよい。本発明においては上記画素電極形成工程が、上記金属基板をパターニングして画素電極に転用することによって画素電極を形成するものであることにより、SUS基板のような従来では画素電極に用いることができなかったものであっても、画素電極に採用することができるからである。また本発明は、絶縁性材料からなり、貫通孔が形成された絶縁層と、上記絶縁層上に形成された薄膜トランジスタと、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成され、上記絶縁層の貫通孔を通して上記薄膜トランジスタのドレイン電極に接続された画素電極とを有するトランジスタアレイであって、上記画素電極が自己支持性を有するものであることを特徴とするトランジスタアレイを提供する。本発明によれば、上記画素電極が自己支持性を有するものであることにより、例えば、金属基板をパターニングすることにより、上記画素電極を形成することができる。このため、本発明によれば簡易な工程で製造可能なトランジスタアレイを得ることができる。また、本発明によれば、上記画素電極が、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成されていることにより、層間絶縁層を形成することが不要になり、構成が簡略化されたトランジスタアレイを得ることができる。また本発明は、絶縁性材料からなり、貫通孔が形成された絶縁層と、上記絶縁層上に形成された薄膜トランジスタと、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成され、上記絶縁層の貫通孔を通して上記薄膜トランジスタのドレイン電極に接続された画素電極とを有するトランジスタアレイであって、上記画素電極がSUS基板からなることを特徴とする、トランジスタアレイを提供する。本発明によれば、上記画素電極がSUS基板からなるものであることにより、例えば、SUS基板をパターニングすることにより、上記画素電極を形成することができる。このため、本発明によれば簡易な工程で製造可能なトランジスタアレイを得ることができる。また、本発明によれば、上記画素電極が、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成されていることにより、層間絶縁層を形成することが不要になり、構成が簡略化されたトランジスタアレイを得ることができる。本発明のトランジスタアレイの製造方法は、簡略化された構成を有するトランジスタアレイを、簡易的に製造することができるという効果を奏する。本発明は、トランジスタアレイの製造方法、およびトランジスタアレイに関するものである。以下、各発明について順に説明する。A.トランジスタアレイの製造方法まず、本発明のトランジスタアレイの製造方法について説明する。上述したように本発明のトランジスタアレイの製造方法は、金属基板を用い、上記金属基板上に、絶縁性材料からなり、貫通孔を有する絶縁層を形成する絶縁層形成工程と、上記絶縁層上に、ドレイン電極が上記絶縁層に形成された貫通孔を介して上記金属基板に接続するように薄膜トランジスタを形成する、薄膜トランジスタ形成工程と、上記金属基板をパターニングすることにより、上記金属基板を画素電極とする画素電極形成工程と、を有することを特徴とするものである。このような本発明のトランジスタアレイの製造方法について、図を参照しながら説明する。図1は本発明のトランジスタアレイの製造方法について、その一例を示す概略図である。図1に例示するように、本発明のトランジスタアレイの製造方法は、金属基板11を用い図1a、上記金属基板11上に、絶縁性材料からなり、貫通孔を有する絶縁層12を形成する絶縁層形成工程と図1b、上記絶縁層12上に、薄膜トランジスタ13を形成する薄膜トランジスタ形成工程と図1c、上記金属基板11をパターニングすることにより、上記金属基板11を画素電極14とする画素電極形成工程と図1d、を有するものである。ここで、上記薄膜トランジスタ形成工程においては、ゲート電極13a、ゲート絶縁層13b、半導体層13c、ソース電極13d、およびドレイン電極13eを有するボトムゲート型の薄膜トランジスタ13が絶縁層12上に形成され、ドレイン電極13eが上記絶縁層12およびゲート絶縁層13bに形成された貫通孔を介して上記金属基板11に接続するように薄膜トランジスタ13が形成される。本発明によれば、上記画素電極形成工程が上記金属基板をパターニングすることによって画素電極を形成するものであることにより、新たに金属膜を積層して画素電極を形成する工程が不要となるため、簡易な工程でトランジスタアレイを製造することができる。また、上記画素電極形成工程が、金属基板をパターニングすることよって画素電極へ転用するものであることにより、本発明においては層間絶縁層等を形成する必要がなくなる。このため、本発明によれば構成が簡略化されたトランジスタアレイを製造することができる。さらに、上記画素電極形成工程において金属基板がパターニングされることにより、本発明によって製造されるトランジスタアレイを軽量化できるという利点もある。このようなことから、本発明によれば簡略化された構成を有するトランジスタアレイを、簡易的に製造することが可能なトランジスタアレイの製造方法を提供することができる。なお、上記図1においては、薄膜トランジスタ形成工程においてボトムゲート型構造を有する薄膜トランジスタが形成される例を示したが、本発明のトランジスタアレイの製造方法はこのような例に限定されるものではない。したがって、本発明においては、上記薄膜トランジスタ形成工程が、トップゲート型構造を有する薄膜トランジスタを形成するものであってもよい。この場合、ゲート絶縁層には貫通孔が形成されていなくてもよいことになる。本発明のトランジスタアレイの製造方法は、少なくとも、上記絶縁層形成工程と、薄膜トランジスタ形成工程と、画素電極形成工程と、を有するものであり、必要に応じて他の構成を有してもよいものである。以下、本発明に用いられる各工程について順に説明する。1.絶縁層形成工程まず、本発明に用いられる絶縁層形成工程について説明する。本工程は、金属基板を用い、上記金属基板上に、絶縁性材料からなり、貫通孔を有する絶縁層を形成する工程である。1金属基板本工程に用いられる金属基板について説明する。本工程に用いられる金属基板は、本工程、および後述する薄膜トランジスタ形成工程においては、絶縁層および薄膜トランジスタを支持する機能を有するものであるが、後述する画素電極形成工程においてパターニングされることにより画素電極へ転用されるものである。したがって、本工程に用いられる金属基板は、上記絶縁層および薄膜トランジスタを支持できる程度の自己支持性を有し、かつ画素電極として使用可能なものであるという特徴を有するものである。本工程に用いられる金属基板としては、上記自己支持性を有し、かつ画素電極として使用可能なものであれば特に限定されるものではない。ここで、自己支持性を有するとは、何らかの支持体がなくても、それ自体で形態を保持することができることを意味する。また、本工程に用いられる金属基板は電極として使用可能なものであることを要するため、通常は、金属材料からなるものが用いられる。金属基板に用いられる金属材料としては、後述する画素電極形成工程においてパターニングすることが可能な金属基板を得ることができるものであれば特に限定されるものではない。このような金属材料としては、例えば、アルミニウム、銅、銅合金、リン青銅、ステンレス鋼SUS、金、金合金、ニッケル、ニッケル合金、銀、銀合金、スズ、スズ合金、チタン、鉄、鉄合金、亜鉛、モリブデン等が挙げられる。なお、上記のように、本工程に用いられる金属基板は、SUS基板であってもよい。本発明においては後述する上記画素電極形成工程が、上記金属基板をパターニングして画素電極に転用するものであることにより、SUS基板のような従来では画素電極に用いることができなかったものであっても、画素電極に採用することができるからである。本工程においてはこれらの金属材料のいずれであっても好適に用いることができるが、なかでもSUSが用いられることが好ましい。SUSは耐酸化性に優れ、また耐熱性にも優れている上、銅などに比べ線熱膨張係数が小さく寸法安定性に優れるからである。本工程に用いられる金属基板の厚みとしては、上述した自己支持性を有し、かつ後述する画素電極形成工程においてパターニングすることができる範囲内であれば特に限定されるものではない。具体的な厚みの範囲は、上記金属材料の種類等に応じて適宜決定されるものではあるが、通常、1μm~1000μmの範囲内であることが好ましく、1μm~60μmの範囲内であることがより好ましく、1μm~40μmの範囲内であることがさらに好ましい。厚みが上記範囲よりも薄いと、上記金属材料の種類によっては自己支持性が不十分になってしまう場合があるからである。一方、厚みが上記範囲よりも厚いと、後述する画素電極形成工程において、金属基板をパターニングして画素電極に転用することが困難になる場合があるからである。2絶縁層の形成次に、本工程において金属基板上に絶縁層を形成する方法について説明する。本工程は、上記金属基板上に、絶縁性材料からなり、貫通孔を有する絶縁層を形成する工程であるが、本工程において絶縁層を形成するために用いられる絶縁性材料としては、所望の絶縁性を有する絶縁性材料であれば特に限定されるものではない。なかでも本発明に用いられる絶縁性材料は、本発明によって製造されるトランジスタアレイにおいて薄膜トランジスタと画素電極とを十分に絶縁するという観点からは、体積抵抗率が1.0×109Ωm以上であることが好ましく、1.0×1010Ωm以上であることがより好ましく、1.0×1011Ωm以上であることがさらに好ましい。なお、上記絶縁性材料の体積抵抗率は、例えば、JISK6911、JISC2318、ASTMD257などの規格に準拠する手法で測定することができる。本発明に用いられる絶縁性材料としては、例えば、ポリイミド、フェノール樹脂、PPSポリフェニレンスルフィド、PPEポリフェニレンエーテル、PEKポリエーテルケトン、PEEKポリエーテルエーテルケトン、ポリフタルアミド、PTFEポリエチレンテレフタラート、アクリル樹脂、ポリカーボネート、ポリスチレン、ポリプロピレン、ポリシクロオキサイド、エポキシ樹脂、カルド系樹脂、ポリビニルアルコール、シリコーン樹脂、フッ素系樹脂、ポリエーテルイミド等を挙げることができる。ここで、本発明に用いられる絶縁性材料は、1種類のみであってもよく、あるいは2種類以上であってもよい。本工程において上記金属基板上に絶縁層を形成する方法としては、上記絶縁層を形成するために用いられる絶縁性材料の種類等に応じて、所定の位置に貫通孔を有する絶縁層を形成することができる方法であれば特に限定されるものではない。ここで、本工程において絶縁層に形成される貫通孔とは、絶縁層を貫通するように形成されるものである。また、本発明によって製造されるトランジスタアレイにおいては、絶縁層の互いに反対側に形成された薄膜トランジスタと、画素電極とが、当該貫通孔を介して接続されることになるものである。本工程において金属基板上に上記絶縁層を形成する方法としては、例えば、予め貫通孔が形成された絶縁層を上記金属基板上に積層する方法、上記金属基板上に貫通孔が形成されていない絶縁層を形成した後、所定の位置に貫通孔を形成する方法、または絶縁層を形成する過程において貫通孔を形成する方法等を挙げることができる。本発明においては、これらの何れの方法であっても好適に用いることができるが、なかでも絶縁層を形成する過程において貫通孔を形成することにより、金属基板上に貫通孔が形成された絶縁層を形成する方法を用いることが好ましい。このような方法によれば、より簡易的に貫通孔を有する絶縁層を形成することができるからである。ここで、絶縁層を形成する過程において貫通孔を形成する方法としては、例えば、上記絶縁層を形成するために用いられる絶縁性材料として感光性材料を用い、リソグラフィー法によって、所定の位置に貫通孔を形成しつつ、絶縁層を形成する方法を挙げることができるが、この限りではない。なお、感光性を有する絶縁性材料としては、例えば、感光性を付与させたポリイミド、フェノール樹脂、エポキシ樹脂、カルド系樹脂、ポリビニルアルコール、シリコーン樹脂、フッ素系樹脂、ポリエーテルイミドなどの各絶縁膜等を挙げることができる。本工程において形成される絶縁層の厚みとしては、本発明によって製造されるトランジスタアレイにおいて、薄膜トランジスタと画素電極とを絶縁できる範囲内であれば特に限定されるものではない。具体的な厚みは、絶縁層に用いられる絶縁性材料の種類等に応じて適宜決定されるものであり、特に限定されるものではないが、通常、100nm~100μmの範囲内であることが好ましく、100nm~10μmの範囲内であることがより好ましく、100nm~5μmの範囲内であることがさらに好ましい。また、本工程において絶縁層に形成される貫通孔の大きさは、本発明によって製造されるトランジスタアレイにおいて、当該貫通孔を介して薄膜トランジスタと、画素電極とを導通できる範囲内であれば特に限定されるものではない。したがって、貫通孔の大きさは特に限定されるものではないが、通常は、開口最小幅が10μm以上とされ、開口最大幅が1mm以下とされる。ここで、上記開口最小幅とは、貫通孔の形状に関係なく、開口部の最も幅の狭い箇所の直線距離を意味し、上記開口最大幅とは、貫通孔の形状に関係なく、開口部の最も幅の広い箇所の直線距離を意味する。2.薄膜トランジスタ形成工程次に、本発明における薄膜トランジスタ形成工程について説明する。本工程は、上記絶縁層上に、ドレイン電極が上記絶縁層に形成された貫通孔を介して上記金属基板に接続するように薄膜トランジスタを形成する工程である。本工程において上記絶縁層上に薄膜トランジスタを形成する方法としては、ドレイン電極が、上記絶縁層に形成された貫通孔を介して上記金属基板に接続するように、薄膜トランジスタを形成することができる方法であれば特に限定されるものではない。本工程において絶縁層上に形成される薄膜トランジスタとしては、ボトムゲート型構造を有するものであってもよく、またはトップゲート型構造を有するものであってもよい。図2は、本工程において形成される薄膜トランジスタの一例を示す概略断面図である。図2に例示するように、本工程において形成される薄膜トランジスタ13は、ボトムゲート型構造を有するものであってもよく図2a、あるいはトップゲート型構造を有するものであってもよい図2b。ここで、図2aに例示するように、本工程において形成される薄膜トランジスタ13がボトムゲート型構造を有するものである場合、当該薄膜トランジスタ13は、絶縁層12上に形成されたゲート電極13aと、ゲート電極13aを覆うように形成されたゲート絶縁層13bと、ゲート絶縁層13b上に形成された半導体層13cと、半導体層13cに接し、かつ互いに対向するように形成されたソース電極13d、およびドレイン電極13eとを有するものとなり、ドレイン電極13eが絶縁層12に形成された貫通孔を介して、金属基板11に接続されることになる。なお、この場合、図2aに例示するように、ドレイン電極13eを金属基板11へ接続するため、ゲート絶縁層13bにも貫通孔が形成される場合がある。一方、図2bに例示するように、本工程において形成される薄膜トランジスタ13がトップゲート型構造を有するものである場合、当該薄膜トランジスタ13は、絶縁層12上に形成された半導体層13cと、半導体層13cに接し、かつ互いに対向するように形成されたソース電極13dおよびドレイン電極13eと、半導体層13c、ソース電極13dおよびドレイン電極13e上に形成されたゲート絶縁層13bと、ゲート絶縁層13b上に形成されたゲート電極13aとを有するものとなり、ドレイン電極13eが絶縁層12に形成された貫通孔を介して、金属基板11に接続されることになる。以下、本工程において形成される薄膜トランジスタが上記構造を有するものである場合において、薄膜トランジスタを形成するために用いられる各構成について説明する。まず、上記ゲート電極について説明する。本工程において形成されるゲート電極としては、電極としての機能を有するものであれば特に限定されるものではない。このようなゲート電極としては、例えば、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Au、Ag、Pt、Mo-Ta合金、W-Mo合金、ITO、IZO等の無機材料、および、PEDOT/PSS等の導電性を有する有機材料からなるもの等を挙げることができる。また本工程において形成されるゲート電極の厚みは、通常、50nm~300nmの範囲内であることが好ましい。次に、上記ゲート絶縁層について説明する。本工程において形成されるゲート絶縁層は、ゲート電極と薄膜トランジスタに用いられる他の構成要素とを絶縁する機能を有するものである。したがって、本工程において形成されるゲート絶縁層としては、所望の絶縁性を有するものであれば特に限定されるものではない。このようなゲート絶縁層としては、例えば、酸化珪素SiO2、窒化珪素SiNx、窒化酸化珪素SiOxNyなどのシリコン酸化物、若しくはシリコン窒化物、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、チタン酸バリウムストロンチウムBST、チタン酸ジルコン酸鉛PZT等の絶縁性無機材料、および、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の絶縁性有機材料からなるもの等を挙げることができる。また、本工程において形成されるゲート絶縁層の厚みは、通常、50nm~1μmの範囲内であることが好ましい。次に、上記半導体層について説明する。本工程において形成される半導体層は、半導体特性を示すものであり、薄膜トランジスタにスイッチング機能を付与するものである。本工程において形成される半導体層としては、半導体としての機能を有する材料からなるものであれば特に限定されるものではなく、透明性を有するものであっても、不透明なものであってもよい。透明性を有する材料としては、例えば、InMZnOMはガリウムGa、アルミニウムAl、鉄Fe、錫Snのうち少なくとも1種を主成分とするアモルファス酸化物等を挙げることができる。この場合、特に、MがGaであるInGaZnO系のアモルファス酸化物が好ましい。また、このInGaZnO系のアモルファス酸化物を用いる場合には、必要に応じて、Al、Fe、Sn等を構成元素として加えたものであってもよい。また、上記透明性を有する材料としては、酸化物亜鉛ZnOを主成分とする酸化物半導体を用いることもできる。このZnOを主成分とする材料には、真性の酸化物亜鉛の他に、必要に応じて、リチウムLi、ナトリウムNa、窒素N及び炭素C等のp型ドーパント及びホウ素B、アルミニウムAl、ガリウムGa、インジウムIn等のn型ドーパントがドーピングされた酸化亜鉛及びマグネシウムMg、ベリリウムBeなどがドーピングされた酸化亜鉛を加えたものであってもよい。さらに、上記透明性を有する材料としては、錫を添加した酸化インジウムインジウム錫オキサイド:ITO、インジウム亜鉛オキサイドIZOまたは酸化マグネシウムMgOなどの材料を用いることもできる。一方、上記透明性を有さない材料の例としては、例えば、水素化アモルファスシリコンa-Si:H、ポリシリコンPoly-Si、シリコンゲルマニウムSiGeなどの無機半導体およびペンタセン等の一般的な有機半導体等を挙げることができる。本工程において形成される半導体層の厚みは、構成材料の種類等に応じて所望の半導体特性を実現できる範囲内であれば特に限定されるものではないが、通常、10nm~200nmの範囲内とされる。次に、上記ソース電極およびドレイン電極について説明する。本工程において形成されるソース電極、およびドレイン電極は、上記半導体層と接し、かつ互いに対向するように形成されたものである。本工程において形成されるソース電極、およびドレイン電極は、透明性を有するものであってもよく、または透明性を有さないものであってもよい。透明性を有するソース電極およびドレイン電極としては、例えば、インジウム錫オキサイドITO、インジウム亜鉛オキサイドIZO、酸化亜鉛ZnO、酸化スズSnO2等からなるものを挙げることができる。また透明性を有さないソース電極およびドレイン電極としては、例えば、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Au、Ag、Pt、Mo-Ta合金、W-Mo合金等からなるものを挙げることができる。本工程において形成されるソース電極およびドレイン電極の厚みは特に限定されるものではないが、通常、20nm~200nmの範囲内が好ましい。また、本工程において形成されるドレイン電極は、上述した絶縁層に形成された貫通孔を通して、金属基板に接続されるように形成されるものであるが、ドレイン電極が金属基板に接続される態様としては、ドレイン電極が直接的に金属基板に接続される態様であってもよく、あるいはドレイン電極と金属基板との間に、任意の導電性部材を介して接続される態様であってもよい。なお、本工程において上記薄膜トランジスタを形成する具体的な方法は、薄膜トランジスタを形成する方法として一般的に公知の方法を用いることができるため、ここでの説明は省略する。3.画素電極形成工程次に、本発明における画素電極形成工程について説明する。本工程は、上記金属基板をパターニングすることにより、上記金属基板を画素電極とする工程である。すなわち、本工程は、上記薄膜トランジスタ形成工程までは、支持基材として使用されてきた上記金属基板を、所定の形状にパターニングすることにより、画素電極へ転用できるようにする工程である。本発明のトランジスタアレイの製造方法は、本工程が金属基板をパターニングして画素電極へ転用するものであることにより、層間絶縁層等を形成する必要がなく、簡略化されたトランジスタアレイを製造することができるのである。本工程において、上記金属基板をパターニングする方法としては、上記薄膜トランジスタ形成工程において形成された各薄膜トランジスタに対応するように、金属基板をパターニングできる方法であれば特に限定されるものではない。このようなパターニング方法としては、例えば、フォトリソグラフィー法、リフトオフ法、マスク蒸着、およびインクジェット、グラビアオフセットなどを用いた各種印刷法等を挙げることができる。4.トランジスタアレイ本発明によって製造されるトランジスタアレイは、絶縁性材料からなり、貫通孔が形成された絶縁層と、上記絶縁層上に形成された薄膜トランジスタと、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成され、上記薄膜トランジスタのドレイン電極に接続された画素電極とを有するものとなる。このようなトランジスタアレイの詳細については、後述するB.トランジスタアレイの項において説明するため、ここでの説明は省略する。B.トランジスタアレイ次に、本発明のトランジスタアレイについて説明する。本発明のトランジスタアレイは、画素電極の態様によって2態様に分類することができる。したがって、以下、各態様に分けて本発明のトランジスタアレイについて詳細に説明する。B-1:第1態様のトランジスタアレイまず、本発明の第1態様のトランジスタアレイについて説明する。本態様のトランジスタアレイは、画素電極が自己支持性を有するものであることを特徴とするものである。すなわち、本態様のトランジスタアレイは、絶縁性材料からなり、貫通孔が形成された絶縁層と、上記絶縁層上に形成された薄膜トランジスタと、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成され、上記絶縁層の貫通孔を通して上記薄膜トランジスタのドレイン電極に接続された画素電極とを有するものであって、上記画素電極が自己支持性を有するものであることを特徴とするものである。このような本態様のトランジスタアレイについて、図を参照しながら説明する。図3は本態様のトランジスタアレイの一例を示す概略断面図である。図3に例示するように、本態様のトランジスタアレイ10は、絶縁性材料からなり、貫通孔が形成された絶縁層12と、上記絶縁層12上に形成された薄膜トランジスタ13と、上記絶縁層12の上記薄膜トランジスタ13が形成された側とは反対側に形成された画素電極14と、を有するものである。このような例において、本態様のトランジスタアレイ10は、上記画素電極14が自己支持性を有するものであることを特徴とするものである。また、上記薄膜トランジスタ13は、ゲート電極13a、ゲート絶縁層13b、半導体層13c、ソース電極13d、およびドレイン電極13eを有するボトムゲート型構造のものであり、ドレイン電極13eが上記絶縁層12およびゲート絶縁層13bに形成された貫通孔を介して上記画素電極14に接続するように形成されている。本態様によれば、上記画素電極が自己支持性を有するものであることにより、例えば、金属基板をパターニングすることにより、上記画素電極を形成することができる。このため、本態様によれば簡易な工程で製造可能なトランジスタアレイを得ることができる。また、本態様によれば、上記画素電極が、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成されていることにより、層間絶縁層を形成することが不要になり、構成が簡略化されたトランジスタアレイを得ることができる。なお、上記図3においては、薄膜トランジスタとしてボトムゲート型構造を有するものが用いられる例を示したが、本態様のトランジスタアレイはこのような例に限定されるものではない。したがって、本態様のトランジスタアレイにおいては、図4に例示するように、トップゲート型構造を有する薄膜トランジスタが用いられてもよい。本態様のトランジスタアレイは、少なくとも、絶縁層、画素電極、および薄膜トランジスタを有するものであり、必要に応じて他の構成を有してもよいものである。以下、本態様に用いられる各構成について順に説明する。1.画素電極まず、本態様に用いられる画素電極について説明する。本態様に用いられる画素電極は、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成され、上記薄膜トランジスタのドレイン電極に接続されたものであり、自己支持性を有することを特徴とするものである。本態様に用いられる画素電極は、このように自己支持性を有することを特徴とすることにより、例えば、本態様に用いられる画素電極を形成する方法として、まず金属基板を用い、当該金属基板上に絶縁層、および薄膜トランジスタを形成し、その後、上記金属基板をパターニングすることによって画素電極を形成することも可能になる。このため、本態様のトランジスタアレイは、画素電極が自己支持性を有するものであることにより、製造工程を簡略化できるという効果も奏するのである。ここで、本態様における画素電極が自己支持性を有するとは、支持部材を備えていなくても、画素電極がその形態を保持することが可能であることを意味する。また、本態様に用いられる画素電極は、電極として機能するものであるため、通常は、導電性材料からなるものが用いられる。本態様に用いられる導電性材料としては、導電性高分子等の導電性有機材料等も用いることができるが、導電性に優れた画素電極を得ることができるという観点から金属材料を用いることが好ましい。本態様に用いられる金属材料は、自己支持性を有する画素電極を形成することができるものであれば特に限定されるものではない。このような金属材料としては、例えば、SUS、アルミニウム、アルミニウム合金、銅、銅合金、クロム、金、金合金、ニッケル、ニッケル合金、銀、銀合金、スズ、スズ合金、チタン、鉄、鉄合金、亜鉛、モリブデン、カーボン、インジウム錫オキサイドITO、インジウム亜鉛オキサイドIZO、酸化亜鉛ZnO、酸化スズSnO2等が挙げられる。本態様においてはこれらの金属材料のいずれであっても好適に用いることができるが、なかでもアルミニウム、アルミニウム合金、クロムなどは導電性が良く、また加工性が容易であり、材料コストが他の金属に比べて安い点で好ましい。またインジウム錫オキサイドITO、インジウム亜鉛オキサイドIZO、酸化亜鉛ZnOなどの透明酸化物導電体は透明性を有する為、透過型のディスプレイに用いる場合好ましい。本態様に用いられる画素電極の厚みとしては、自己支持性が得られる範囲内であれば特に限定されるものではない。具体的な厚みの範囲は、上記金属材料の種類等に応じて適宜決定されるものではあるが、通常、10nm~2μmの範囲内であることが好ましく、50nm~1μmの範囲内であることがより好ましく、100nm~200nmの範囲内であることがさらに好ましい。2.絶縁層次に本態様に用いられる絶縁層について説明する。本態様に用いられる絶縁層は、絶縁性材料からなり、貫通孔が形成されたものである。本態様に用いられる絶縁性材料としては、所望の絶縁性を有する絶縁性材料であれば特に限定されるものではない。ここで、本態様に用いられる絶縁性材料については、上記A.トランジスタアレイの製造方法の項において説明したものと同様であるため、ここでの説明は省略する。本態様に用いられる絶縁層の厚みとしては、本態様のトランジスタアレイにおいて、薄膜トランジスタと画素電極とを絶縁できる範囲内であれば特に限定されるものではない。具体的な厚みは、絶縁層に用いられる絶縁性材料の種類等に応じて適宜決定されるものであり、特に限定されるものではないが、通常、100nm~100μmの範囲内であることが好ましく、100nm~10μmの範囲内であることがより好ましく、100nm~5μmの範囲内であることがさらに好ましい。また、絶縁層に形成された貫通孔の大きさは、本態様のトランジスタアレイにおいて、当該貫通孔を介して薄膜トランジスタと、画素電極とを導通できる範囲内であれば特に限定されるものではない。したがって、貫通孔の大きさは特に限定されるものではないが、通常は、開口最小幅が10μm以上とされ、開口最大幅が1mm以下とされる。ここで、上記開口最小幅とは、貫通孔の形状に関係なく、開口部の最も幅の狭い箇所の直線距離を意味し、上記開口最大幅とは、貫通孔の形状に関係なく、開口部の最も幅の広い箇所の直線距離を意味する。3.薄膜トランジスタ次に、本態様に用いられる薄膜トランジスタについて説明する。本態様に用いられる薄膜トランジスタは、上記絶縁層上に形成され、絶縁層に設けられた貫通孔を介して、ドレイン電極が画素電極に接続されたものである。本態様に用いられる薄膜トランジスタは、一般的に公知の薄膜トランジスタを用いることができる。したがって、本態様に用いられる薄膜トランジスタは、ボトムゲート型構造を有するものであってもよく図3参照、またはトップゲート型構造を有するものであってもよい図4参照。本態様に用いられる薄膜トランジスタが、ボトムゲート型構造を有するものである場合、当該薄膜トランジスタは、上記絶縁層上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成された半導体層と、上記半導体層に接し、かつ互いに対向するように形成されたソース電極、およびドレイン電極とを有するものとなり、上記ドレイン電極が上記絶縁層に形成された貫通孔を通して、画素電極に接続されることになる。この場合、上記ドレイン電極を上記画素電極へ接続するため、上記ゲート絶縁層にも貫通孔が形成される場合がある図3参照。一方、本態様に用いられる薄膜トランジスタがトップゲート型構造を有するものである場合、当該薄膜トランジスタは、上記絶縁層上に形成された半導体層と、上記半導体層に接し、かつ互いに対向するように形成されたソース電極およびドレイン電極と、上記半導体層、ソース電極およびドレイン電極上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極とを有するものとなり、上記ドレイン電極が上記絶縁層に形成された貫通孔を通して、画素電極に接続されることになる図4参照。なお、本態様に用いられる薄膜トランジスタを構成する、ゲート電極、ゲート絶縁層、半導体層、ソース電極、およびドレイン電極については、上記A.トランジスタアレイの製造方法の項において説明したものと同様であるため、ここでの説明は省略する。また、本態様に用いられる薄膜トランジスタは、上記トップゲート型構造および上記ボトムゲート型構造のいずれにおいても、最表層にパッシベーション層が形成されたものであってもよい。図5は、本態様に用いられる薄膜トランジスタにパッシベーション層が形成されている場合の一例を示す概略断面図である。図5a、bに例示するように、本態様に用いられる薄膜トランジスタ13には、パッシベーション層13fが形成されていてもよい。本態様に用いられるパッシベーション層としては、例えば、酸化珪素SiO2、窒化珪素SiNx、窒化酸化珪素SiOxNyなどのシリコン酸化物、若しくはシリコン窒化物、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、チタン酸バリウムストロンチウムBST、チタン酸ジルコン酸鉛PZT等の絶縁性無機材料、および、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の絶縁性有機材料からなるもの等を挙げることができる。また、本態様に用いられるパッシベーション層の厚みは特に限定されるものではないが、通常、10nm~5μmの範囲内とされる。4.密着層本態様においては、図6a、bに例示するように、絶縁層12と薄膜トランジスタ13との間に、無機化合物を含む密着層15が形成されていることが好ましい。密着層が形成されていることにより、薄膜トランジスタの密着性を高めることができ、薄膜トランジスタの製造プロセスにおいて熱や水分が加わった際に、薄膜トランジスタを構成する電極や半導体層に剥離やクラックが生じるのを防ぐことができる。なお、本態様のトランジスタアレイが密着層を有する場合、図6a、bに例示するように、ドレイン電極13eを画素電極14へ接続するため、密着層15にも貫通孔が形成される場合がある。密着層は平滑性を有することが好ましい。密着層の表面粗さRaは、絶縁層の表面粗さRaよりも小さければよく、具体的に、25nm以下であることが好ましく、より好ましくは10nm以下である。密着層の表面粗さRaが大きすぎると、薄膜トランジスタの電気的性能が劣化するおそれがあるからである。なお、表面粗さRaの測定方法については、原子間力顕微鏡AFMもしくは走査型白色干渉計を用いて測定した値である。例えば、AFMを用いて測定する場合は、NanoscopeVmultimodeVeeco社製を用いて、タッピングモードで、カンチレバー:MPP11100、走査範囲:50μm×50μm、走査速度:0.5Hzにて、表面形状を撮像し、得られた像から算出した粗さ曲線の中心線からの平均のずれを算出することよりRaを求めることができる。また、走査型白色干渉計を用いて測定する場合は、NewView5000Zygo社製を用いて、対物レンズ:100倍、ズームレンズ:2倍、ScanLength:15μmにて、50μm×50μmの範囲の表面形状を撮像し、得られた像から算出した粗さ曲線の中心線からの平均のずれを算出することよりRaを求めることができる。また、密着層は耐熱性を有することが好ましい。薄膜トランジスタの形成時には通常、高温処理が施されるからである。密着層の耐熱性としては、密着層の5重量減少温度が300°C以上であることが好ましい。なお、5重量減少温度の測定については、熱分析装置DTG-60株島津製作所製を用いて、雰囲気:窒素雰囲気、温度範囲:30°C~600°C、昇温速度:10°C/minにて、熱重量示差熱TG-DTA測定を行い、試料の重量が5減る温度を5重量減少温度°Cとした。密着層は、通常、絶縁性を有している。また、密着層は、絶縁層に含まれる不純物イオンなどが薄膜トランジスタの半導体層に拡散するのを防ぐものであることが好ましい。具体的に、密着層のイオン透過性としては、鉄Feイオン濃度が0.1ppm以下であることが好ましく、あるいはナトリウムNaイオン濃度が50ppb以下であることが好ましい。なお、Feイオン、Naイオンの濃度の測定方法としては、密着層上に形成された層をサンプリングして抽出した後、イオンクロマトグラフィー法により分析する方法が用いられる。密着層を構成する無機化合物としては、上述の特性を満たすものであれば特に限定されるものではなく、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化クロム、酸化チタンを挙げることができる。これらは1種であってもよく2種以上であってもよい。密着層は、単層であってもよく多層であってもよい。密着層が多層膜である場合、上述の無機化合物からなる層が複数層積層されていてもよく、上述の無機化合物からなる層と金属からなる層とが積層されていてもよい。この場合に用いられる金属としては、上述の特性を満たす密着層を得ることができれば特に限定されるものではなく、例えば、クロム、チタン、アルミニウム、ケイ素を挙げることができる。また、密着層が多層膜である場合、密着層の最表層は酸化ケイ素膜であることが好ましい。すなわち、酸化ケイ素膜上に薄膜トランジスタが形成されることが好ましい。酸化ケイ素膜は上述の特性を十分に満たすからである。この場合の酸化ケイ素はSiOxXは1.5~2.0の範囲内であることが好ましい。なかでも、図7a、bに例示するように、密着層15は、絶縁層12上に形成され、クロム、チタン、アルミニウム、ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化クロムおよび酸化チタンからなる群から選択される少なくとも1種からなる第1密着層15aと、第1密着層15a上に形成され、酸化ケイ素からなる第2密着層15bとを有することが好ましい。第1密着層により絶縁層と第2密着層との密着性を高めることができ、第2密着層により絶縁層と薄膜トランジスタとの密着性を高めることができるからである。また、酸化ケイ素からなる第2密着層は上述の特性を十分に満たすからである。密着層の厚みは、上述の特性を満たすことができる厚みであれば特に限定されないが、具体的には、1nm~500nmの範囲内であることが好ましい。なかでも、密着層が上述したように第1密着層および第2密着層を有する場合、第2密着層の厚みは第1密着層よりも厚く、第1密着層は比較的薄く、第2密着層は比較的厚いことが好ましい。この場合、第1密着層の厚みは、0.1nm~50nmの範囲内であることが好ましく、より好ましくは0.5nm~20nmの範囲内、さらに好ましくは1nm~10nmの範囲内である。また、第2密着層の厚みは、10nm~500nmの範囲内であることが好ましく、より好ましくは50nm~300nmの範囲内、さらに好ましくは80nm~120nmの範囲内である。厚みが薄すぎると、十分な密着性が得られないおそれがあり、厚みが厚すぎると、密着層にクラックが生じるおそれがあるからである。密着層の形成方法としては、上述の無機化合物からなる層や上述の金属からなる層を形成することができる方法であれば特に限定されるものではなく、例えば、DC直流スパッタリング法、RF高周波マグネトロンスパッタリング法、プラズマCVD化学気相蒸着法等を挙げることができる。なかでも、上述の無機化合物からなる層を形成する場合であって、アルミニウムやケイ素を含む層を形成する場合には、反応性スパッタリング法を用いることが好ましい。絶縁層との密着性に優れる膜が得られるからである。5.トランジスタアレイ本態様のトランジスタアレイは、通常、上記絶縁層上に複数の薄膜トランジスタが形成された構成を有するものである。このような本態様のトランジスタアレイは、例えば、ディスプレイ、ICタグなどの回路、センサ、メモリ等に用いることができる。6.トランジスタアレイの製造方法本態様のトランジスタアレイは、一般的にトランジスタアレイを製造する方法として公知の方法により製造することができる。もっとも、本態様のトランジスタアレイは、画素電極が自己支持性を有するという特徴を有することから、上記A.トランジスタアレイの製造方法の項において説明した方法によって好適に製造することができる。B-2:第2態様のトランジスタアレイ次に、本態様の第2態様のトランジスタアレイについて説明する。本態様のトランジスタアレイの製造方法は、画素電極がSUS基板からなることを特徴とするものである。すなわち、本態様のトランジスタアレイは、絶縁性材料からなり、貫通孔が形成された絶縁層と、上記絶縁層上に形成された薄膜トランジスタと、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成され、上記絶縁層の貫通孔を通して上記薄膜トランジスタのドレイン電極に接続された画素電極と、を有するものであって、上記画素電極がSUS基板からなることを特徴とするものである。このような本態様のトランジスタアレイについて、図を参照しながら説明する。図8は本態様のトランジスタアレイの一例を示す概略断面図である。図8に例示するように、本態様のトランジスタアレイ10は、絶縁性材料からなり、貫通孔が形成された絶縁層12と、上記絶縁層12上に形成された薄膜トランジスタ13と、上記絶縁層12の上記薄膜トランジスタ13が形成された側とは反対側に形成された画素電極14とを有するものである。このような例において、本態様のトランジスタアレイ10は、上記画素電極14がSUS基板からなることを特徴とするものである。また、上記薄膜トランジスタ13は、ゲート電極13a、ゲート絶縁層13b、半導体層13c、ソース電極13d、およびドレイン電極13eを有するボトムゲート型構造のものであり、ドレイン電極13eが上記絶縁層12およびゲート絶縁層13bに形成された貫通孔を介して上記画素電極14に接続するように形成されている。本態様によれば、上記画素電極がSUS基板からなるものであることにより、例えば、SUS基板をパターニングすることにより、上記画素電極を形成することができる。このため、本態様によれば簡易な工程で製造可能なトランジスタアレイを得ることができる。また、本態様によれば、上記画素電極が、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成されていることにより、層間絶縁層を形成することが不要になり、構成が簡略化されたトランジスタアレイを得ることができる。なお、上記図8においては、薄膜トランジスタとしてボトムゲート型構造を有するものが用いられる例を示したが、本態様のトランジスタアレイはこのような例に限定されるものではない。したがって、本態様のトランジスタアレイにおいては、図9に例示するように、トップゲート型構造を有する薄膜トランジスタが用いられてもよい。本態様のトランジスタアレイは、少なくとも、絶縁層、画素電極、および薄膜トランジスタを有するものであり、必要に応じて他の構成を有してもよいものである。以下、本態様に用いられる各構成について順に説明する。1.画素電極まず、本態様に用いられる画素電極について説明する。本態様に用いられる画素電極は、上記絶縁層の上記薄膜トランジスタが形成された側とは反対側に形成され、上記薄膜トランジスタのドレイン電極に接続されたものであり、SUS基板からなることを特徴とするものである。本態様に用いられる画素電極は、このようにSUS基板からなることを特徴とすることにより、例えば、本態様に用いられる画素電極を形成する方法として、まずSUS基板を用い、当該SUS基板上に絶縁層、および薄膜トランジスタを形成し、その後、上記SUS基板をパターニングすることによって画素電極を形成することも可能になる。このため、本態様のトランジスタアレイは、画素電極がSUS基板からなることにより、製造工程を簡略化できるという効果も奏するのである。また、本態様における画素電極として用いられるSUS基板は、ステンレス材料からなるものであれば特に限定されるものではない。このようなステンレス材料としては、例えば、Cr系ステンレス鋼であるオーステナイト系SUS304、Cr―Ni系ステンレス鋼であるフェライト系SUS430、マルテンサイト系SUS410等を挙げることができるが、なかでも本態様においては、線膨張係数がSUS304に比べて低いことからTFT各層のアライメントが合わせ易くなるSUS430が用いられることが好ましい。本態様に用いられる画素電極の厚みとしては、特に限定されるものではないが、SUS基板からなるという特徴を有することから、自己支持性を有することが望ましい。具体的な厚みの範囲は、上記ステンレス材料の種類等に応じて適宜決定されるものではあるが、通常、1μm~1000μmの範囲内であることが好ましく、1μm~60μmの範囲内であることがより好ましく、1μm~40μmの範囲内であることがさらに好ましい。2.絶縁層次に本態様に用いられる絶縁層について説明する。本態様に用いられる絶縁層は、絶縁性材料からなり、貫通孔が形成されたものである。本態様に用いられる絶縁層については、上記第1態様のトランジスタアレイに用いられる絶縁層と同様であるため、ここでの説明は省略する。3.薄膜トランジスタ次に、本態様に用いられる薄膜トランジスタについて説明する。本態様に用いられる薄膜トランジスタは、上記絶縁層上に形成され、絶縁層に設けられた貫通孔を介して、ドレイン電極が画素電極に接続されたものである。本態様に用いられる薄膜トランジスタは、一般的に公知の薄膜トランジスタを用いることができる。したがって、本態様に用いられる薄膜トランジスタは、ボトムゲート型構造を有するものであってもよく図8参照、またはトップゲート型構造を有するものであってもよい図9参照。ここで、本態様に用いられる薄膜トランジスタの各構成については、上記第1態様のトランジスタアレイに用いられるものと同様であるため、ここでの説明は省略する。また、本態様に用いられる薄膜トランジスタは、上記トップゲート型構造および上記ボトムゲート型構造のいずれにおいても、最表層にパッシベーション層が形成されたものであってもよい。図10は、本態様に用いられる薄膜トランジスタにパッシベーション層が形成されている場合の一例を示す概略断面図である。図10a、bに例示するように、本態様に用いられる薄膜トランジスタ13には、パッシベーション層13fが形成されていてもよい。なお、本態様に用いられるパッシベーション層については、上記第1態様のトランジスタアレイにおいて用いられるものと同様であるため、ここでの説明は省略する。4.密着層本態様においては、上記第1態様のトランジスタアレイと同様、図11a、bに例示するように、絶縁層12と薄膜トランジスタ13との間に、無機化合物を含む密着層15が形成されていることが好ましく、なかでも、図12a、bに例示するように、密着層15は、絶縁層12上に形成され、クロム、チタン、アルミニウム、ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化クロムおよび酸化チタンからなる群から選択される少なくとも1種からなる第1密着層15aと、第1密着層15a上に形成され、酸化ケイ素からなる第2密着層15bとを有することが好ましい。なお、密着層については、上記B-1:第1態様のトランジスタアレイの項において説明したものと同様であるため、ここでの説明は省略する。5.トランジスタアレイ本態様のトランジスタアレイは、通常、上記絶縁層上に複数の薄膜トランジスタが形成された構成を有するものである。このような本態様のトランジスタアレイは、例えば、ディスプレイ、ICタグなどの回路、センサ、メモリ等に用いることができる。6.トランジスタアレイの製造方法本態様のトランジスタアレイは、一般的にトランジスタアレイを製造する方法として公知の方法により製造することができる。もっとも、本態様のトランジスタアレイは、画素電極がSUS基板からなるという特徴を有することから、上記A.トランジスタアレイの製造方法の項において説明した方法によって好適に製造することができる。本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。以下、本発明について実施例を用いて具体的に説明する。[実施例]絶縁層の形成厚さ20μmのSUS430基材上に、全体を覆うように、脱気後の感光性ポリイミド樹脂組成物を最終膜厚2μmになるようにスピンコートし、100°Cで15分間乾燥させた後、フォトマスクを介して手動露光機を用いて高圧水銀灯により、パターン状に80mJ/cm2露光を行った。その後、170°Cで10分間加熱した後、テトラメチルアンモニウムハイドロオキサイド2.38重量水溶液とイソプロパノールとを8:2で混合した溶液で現像し、さらに、それを窒素雰囲気下で350°Cで1時間加熱してイミド化を行い、絶縁層を形成した。密着層の形成次に、絶縁層上に、第1密着層としてのアルミニウム膜をDCスパッタリング法成膜圧力0.2Paアルゴン、投入電力1kW、成膜時間10秒により厚さ5nmで形成した。次いで、第2密着層としての酸化シリコン膜をRFマグネトロンスパッタリング法成膜圧力0.3Paアルゴン:酸素=3:1、投入電力2kW、成膜時間30分により厚さ100nmで形成した。これにより、薄膜素子用基板を得た。薄膜トランジスタの形成ボトムゲートボトムコンタクト構造の薄膜トランジスタを上記薄膜素子用基板上に形成した。まず、厚さ100nmのアルミニウム膜をゲート電極膜として成膜した後、レジストパターンをフォトリソグラフィー法で形成した後に燐酸溶液でウェットエッチングし、アルミニウム膜を所定パターンにパターニングしてゲート電極を形成した。次に、そのゲート電極を覆うように厚さ300nmの酸化ケイ素をゲート絶縁層として全面に形成した。このゲート絶縁層は、RFマグネトロンスパッタリング装置を用い、6インチのSiO2ターゲットに投入電力:1.0kW=3W/cm2、圧力:1.0Pa、ガス:アルゴンO250の成膜条件で形成した。この後、レジストパターンをフォトリソグラフィー法で形成した後にドライエッチングを施し、コンタクトホール貫通孔を形成した。次に、半導体層を形成するためにIn:Ga:Znが1:1:1のInGaZnO系アモルファス酸化物薄膜InGaZnO4を厚さ25nmとなるように形成した。アモルファス酸化物薄膜は、RFマグネトロンスパッタリング装置を用い、室温25°C、Ar:O2を30:50とした条件下で、4インチのInGaZnOIn:Ga:Zn=1:1:1ターゲットを用いて形成した。その後、アモルファス酸化物薄膜上にレジストパターンをフォトリソグラフィーで形成した後、シュウ酸溶液でウェットエッチングし、そのアモルファス酸化物薄膜をパターニングし、所定パターンからなるアモルファス酸化物薄膜を半導体層として形成した。次に、厚さ100nmのチタン膜、アルミニウム膜をソース電極及びドレイン電極とするためにスパッタ法にて成膜した後、レジストパターンをフォトリソグラフィー法で形成した後に過酸化水素水溶液、燐酸溶液で連続的にウェットエッチングし、チタン膜、アルミニウム膜を所定パターンにパターニングしてソース電極及びドレイン電極を形成した。続いて、全体を覆うように、厚さ100nmの酸化ケイ素をパッシベーション層としてRFマグネトロンスパッタリング法で形成した後、レジストパターンをフォトリソグラフィー法で形成した後にドライエッチングを施した。その後、大気中300°C1時間のアニールを施し、薄膜トランジスタを形成した。SUS基板のパターニング薄膜トランジスタを形成後、裏面のSUS基板上にレジストを形成し、画素部分をエッチングできるようにパターニングを行った。塩化第2鉄液および硝酸を混合したものを用いてSUS基板をエッチングした後、レジストを剥離し、画素電極を形成した。以上により、トランジスタアレイバックプレーンを作製した。