"行方向および列方向に配列された複数の画素を有する画素アレイ部と、複数の前記画素から読み出された画素信号をアナログ信号として加重加算する加重加算部と、前記加重加算された前記画素信号をA/D変換するA/D変換部と、A/D変換された前記画素信号を演算する演算部とを備える個体撮像デバイス。前記行においては、第1の色と第2の色の前記画素が配置されており、前記第1の色の加重の割合を表す数字の並びは、前記第2の色の加重の割合を表す数字の並びと反対である請求項1に記載の個体撮像デバイス。前記加重加算部は、前記第1の色と前記第2の色のそれぞれについて、1つの列の前記画素からの前記画素信号を読み出す1本の読み出し線に接続され、前記1本の読み出し線からの前記画素信号が入力される複数の加重線と、前記各加重線に直列に接続されたコンデンサと、1つの列の複数の前記加重線のうちの1本の前記加重線上に配置され、対応する列における前記読み出し線からの前記画素信号の前記コンデンサへの供給を制限する第1のスイッチと、前記第1のスイッチにより前記画素信号の供給が制限された前記コンデンサに、同じ色の他の列における1本の前記加重線からの信号を供給する第2のスイッチとを備える請求項2に記載の個体撮像デバイス。前記第2のスイッチを介して同じ色の他の列に前記画素信号を供給する列の前記加重線には、前記第2のスイッチを介して同じ色の他の列に前記画素信号を供給するとき、対応する列の前記コンデンサへの前記画素信号の供給を制限する第3のスイッチをさらに備える請求項3に記載の個体撮像デバイス。前記第1の色の加重の割合は3:1であり、前記第2の色の加重の割合は1:3である請求項4に記載の個体撮像デバイス。前記第1の色の加重の割合は9:3:3:1であり、前記第2の色の加重の割合は1:3:3:9である請求項4に記載の個体撮像デバイス。画素アレイ部に行方向および列方向に配列された複数の画素から読み出された画素信号をアナログ信号として加重加算し、前記加重加算された画素信号をA/D変換し、A/D変換された画素信号を演算する撮像方法。レンズからの光を光電変換する固体撮像デバイスと、前記固体撮像デバイスからの画像信号に基づく画像を表示する表示部とを備え、前記個体撮像デバイスは、行方向および列方向に配列された複数の画素を有する画素アレイ部と、複数の前記画素から読み出された画素信号をアナログ信号として加重加算する加重加算部と、前記加重加算された前記画素信号をA/D変換するA/D変換部と、A/D変換された前記画素信号を演算する演算部とを備える撮像装置。画素データの加算平均は、例えば全ての画素データを読み出し、読み出された画素データをA/D変換した後に行われる。しかし、この場合、全ての画素データを読み出すため、消費電力を抑制することが困難である。本技術はこのような状況に鑑みてなされたものであり、消費電力を抑制できるようにするものである。本技術の一側面は、行方向および列方向に配列された複数の画素を有する画素アレイ部と、複数の前記画素から読み出された画素信号をアナログ信号として加重加算する加重加算部と、前記加重加算された前記画素信号をA/D変換するA/D変換部と、A/D変換された前記画素信号を演算する演算部とを備える個体撮像デバイスである。前記行においては、第1の色と第2の色の前記画素が配置されており、前記第1の色の加重の割合を表す数字の並びは、前記第2の色の加重の割合を表す数字の並びと反対とすることができる。前記加重加算部は、前記第1の色と前記第2の色のそれぞれについて、1つの列の前記画素からの前記画素信号を読み出す1本の読み出し線に接続され、前記1本の読み出し線からの前記画素信号が入力される複数の加重線と、前記各加重線に直列に接続されたコンデンサと、1つの列の複数の前記加重線のうちの1本の前記加重線上に配置され、対応する列における前記読み出し線からの前記画素信号の前記コンデンサへの供給を制限する第1のスイッチと、前記第1のスイッチにより前記画素信号の供給が制限された前記コンデンサに、同じ色の他の列における1本の前記加重線からの信号を供給する第2のスイッチとを備えることができる。前記第2のスイッチを介して同じ色の他の列に前記画素信号を供給する列の前記加重線には、前記第2のスイッチを介して同じ色の他の列に前記画素信号を供給するとき、対応する列の前記コンデンサへの前記画素信号の供給を制限する第3のスイッチをさらに備えることができる。前記第1の色の加重の割合は3:1であり、前記第2の色の加重の割合は1:3とすることができる。前記第1の色の加重の割合は9:3:3:1であり、前記第2の色の加重の割合は1:3:3:9とすることができる。本技術の一側面の撮像方法は、上述した本技術の一側面の固体撮像デバイスに対応する撮像方法である。本技術の他の側面は、レンズからの光を光電変換する固体撮像デバイスと、前記固体撮像デバイスからの画像信号に基づく画像を表示する表示部とを備え、前記個体撮像デバイスは、行方向および列方向に配列された複数の画素を有する画素アレイ部と、複数の前記画素から読み出された画素信号をアナログ信号として加重加算する加重加算部と、前記加重加算された前記画素信号をA/D変換するA/D変換部と、A/D変換された前記画素信号を演算する演算部とを備える撮像装置である。本技術の側面においては、画素アレイ部に行方向および列方向に配列された複数の画素から読み出された画素信号がアナログ信号として加重加算され、加重加算された画素信号がA/D変換され、A/D変換された画素信号が演算される。以上のように、本技術の一側面によれば、消費電力を抑制することができる。以下、技術を実施するための形態以下、実施の形態と称するについて説明する。なお、説明は以下の順序で行う。1.個体撮像デバイスの構成2.加重加算部の構成3.全画素信号の読み出し4.加重加算画素信号の読み出し5.加重加算の原理6.加重加算の結果7.撮像装置の構成[個体撮像デバイスの構成]図1は、本技術の個体撮像デバイス1の構成を示すブロック図である。個体撮像デバイス1は、例えばCMOSイメージセンサで構成される。個体撮像デバイス1は、画素アレイ部11、垂直走査回路12、読み出し電流源部13、カラム処理部14、水平走査回路15、基準電圧発生部16、デジタル演算部17、コントロールユニット18、およびバス19を有している。画素アレイ部11は、マトリックス状に配置されたn×m個の画素31-ijiは行番号を表し、1,2,,nの値をとり、jは列番号を表し、1,2,,mの値を取るを有している。各画素31-ijは、行制御線32-iに接続されるとともに、読み出し線33-jに接続されている。垂直走査回路12は、各行制御線32-iを選択的に駆動することで、その行に接続されている画素31-ijの画素信号を対応する読み出し線32-jに読み出させる。なお、以下においては、画素31-ijを個々に区別する必要がない場合、単に画素31と記述する。他の構成要素についても同様とする。読み出し電流源部13は、読み出しに必要な電流源として機能し、各読み出し線33-jから入力された画素信号を対応する読み出し線41-jに出力する。カラム処理部14は、加重加算部51と、カラムA/D回路52-1乃至52-mを有している。加重加算部51は、読み出し線41-jから入力された画素信号をアナログ信号として加重加算して、読み出し線41-jに対応する読み出し線42-jから出力する。カラムA/D回路52-jは、コンパレータ61-j、カウンタ62-j、およびラッチ部63-jを有している。コンパレータ61-jは、基準電圧発生部16から供給される、大きさがステップ状に変化する基準電圧を、加重加算部51から読み出し線42-jを介して供給される画素信号と比較する。コンパレータ61-jの出力は画素信号の値が基準電圧より大きくなったときまたは小さくなったときでもよい変化する。カウンタ62-jは、コントロールユニット18から供給されるクロックをカウントする。ラッチ部63-jは、コンパレータ61-jの出力が変化したときのカウンタ62-jの値をラッチする。この値は、画素信号の電圧に対応する。すなわち、各画素31-ijから読み出された画素信号がA/D変換される。水平走査回路15は、ラッチ部63-jを選択的に順次駆動し、ラッチ部63-jにラッチされた画素データをバス19に読み出し、デジタル演算部17に供給する。デジタル演算部17は入力された画素データを処理し、図示せぬ回路に出力する。デジタル演算部17においては、クランプレベル、黒レベル、画素並べ替えなどの処理が行われる。[加重加算部の構成]次に、加重加算部51の構成について図2と図3を参照して説明する。図2は、全画素を読み出す場合の加重加算部51の構成を示す図である。この加重加算部51は、近接する同じ色の画素を、3:1の割合で加重加算する場合の構成である。なお図2においては、j=1乃至8の8列のみが代表して示されている。画素31-i1乃至画素31-i8は、それぞれ、赤R、緑G、赤R、緑G、赤R、緑G、赤R、緑Gの色の画素信号を出力するものとする。加重加算部51においては、画素31-ijの読み出し線41-jが、複数この実施の形態においては4=31本の加重線101-j-1乃至101-j-4に接続されている。4本の加重線101-j-1乃至101-j-4には、それぞれスイッチ103-j-1乃至103-j-4と、コンデンサ104-j-1乃至104-j-4が直列に接続されている。また、4本のうちの1本の加重線101-j-4には、スイッチ105-jが、読み出し線41-jとスイッチ103-j-4の間に配置されている。コンデンサ104-j-1乃至104-j-4の、スイッチ103-j-1乃至103-j-4に接続されていない方の端子は、相互に接続され、対応するコンパレータ91-jの入力端子に接続されている。また行方向の線102-1と線102-2が、各列jの4本のうちの1本の加重線101-j-4に1列おきに交互に接続されている。すなわち、線102-1は、列jのうち、偶数番目の列41-2,41-4,41-6,41-8の1本の加重線101-2-4,101-4-4,101-6-4,101-8-4に接続されている。また、線102-2は、列jのうち、奇数番目の列41-1,41-3,41-5,41-7の1本の加重線101-1-4,101-3-4,101-5-4,101-7-4に接続されている。線102-1には、スイッチ106-1,107-2,106-5,107-6が順次接続されている。スイッチ106-1,106-5は4列おきに配置されている。スイッチ107-2,107-6も4列おきに配置されている。偶数番目の列j=2のスイッチ107-2の番号が小さい列側の端子は、4本のうちの1本の加重線101-2-4の、スイッチ105-2とスイッチ103-2-4との間に接続されている。4列おいた偶数番目の列j=6のスイッチ107-6の番号が小さい列側の端子は、4本のうちの1本の加重線101-6-4の、スイッチ105-6とスイッチ103-6-4との間に接続されている。実際には、スイッチ106-1は最も小さい番号の列j=1に対応し、それより番号が小さい列は存在しないが、仮想的に考えられるスイッチ106-1の番号が小さい列側の端子は開放されている。4列おいたj=5の列に対応するスイッチ106-5の番号が小さい列側の端子は、列j=4の4本のうちの1本の加重線101-4-4の、スイッチ105-4とスイッチ103-4-4との間に接続されている。線102-2には、スイッチ109-1,108-4,109-5,108-8が順次接続されている。スイッチ109-1,109-5は4列おきに配置されている。スイッチ108-4,108-8も4列おきに配置されている。奇数番目の列j=1のスイッチ109-1の番号が小さい列側の端子は、列j=1の4本のうちの1本の加重線101-1-4の、スイッチ105-1とスイッチ103-1-4との間に接続されている。4列おいて奇数番目の列j=5のスイッチ109-5の番号が小さい列側の端子は、列j=5の4本のうちの1本の加重線101-5-4の、スイッチ105-5とスイッチ103-5-4との間に接続されている。j=4の列に対応するスイッチ108-4の番号が小さい列側の端子は、列j=3の4本のうちの1本の加重線101-3-4の、スイッチ105-3とスイッチ103-3-4との間に接続されている。4列おいたj=8の列に対応するスイッチ108-8の番号が小さい列側の端子は、列j=7の4本のうちの1本の加重線101-7-4の、スイッチ105-7とスイッチ103-7-4との間に接続されている。スイッチ106-1,106-5,108-4,108-8は、4列を1単位として処理を区切るためのものであるので、常にオフされている。3:1の割合のうちの1の割合の加重加算のための画素信号を出力するスイッチ105-2,105-3,105-6,105-7は、常にオンされている。また、全画素信号出力時と、3:1の加重加算出力時のいずれの場合においてもコンパレータ61-1に画素信号を出力する列j=1の4本の加重線101-1-1乃至101-1-4のスイッチ103-1-1乃至103-1-4は、常にオンされている。同様に、列j=4の4本の加重線101-4-1乃至101-4-4のスイッチ103-4-1乃至103-4-4も、常にオンされている。列j=5,8の4本の加重線101-5-1乃至101-5-4のスイッチ103-5-1乃至103-5-4と、列j=8の4本の加重線101-8-1乃至101-8-4のスイッチ103-8-1乃至103-8-4も、常にオンされている。これらの常にオフまたはオンとされているスイッチは省略することも可能である。しかし、これらのスイッチも作成しておくことで、各列のパターンが均等になり、浮遊容量が一定となるので、ノイズによるバラツキを抑制することができる。また、製造も容易となる。[全画素信号の読み出し]次に全画素信号を読み出す場合の動作について説明する。全画素信号を読み出す場合、図2に示されるように、各列の4本のうちの1本にのみ配置されているスイッチ105-1乃至105-8は全てオンされる。また、4本の線のそれぞれに配置されているスイッチ103-1-1乃至103-1-4乃至103-8-1乃至103-8-4は全てオンされる。しかし、行方向の線102-1,102-2に接続されているスイッチ106-1,107-2,106-5,107-6,109-1,108-4,109-5,108-8は、全てオフされる。これにより各列が独立する。例えば行i=1の画素31-11乃至31-18から読み出された画素信号は、読み出し電流源部13を介して加重加算部51に同時に入力される。例えば、列j=1において、画素信号は、加重線101-1-1乃至101-1-4、スイッチ105-1、スイッチ103-1-1乃至103-1-4、コンデンサ104-1-1乃至104-1-4を分流した後、再び加算され、コンパレータ61-1に入力される。図2では省略されているが、コンパレータ61-1には、参照電圧として、基準電圧発生部16が出力する基準電圧が所定のタイミングで入力される。基準電圧は、その値がステップ状に次第に大きくなる。コンパレータ61-1は基準電圧の値が画素信号の値より大きくなったとき、出力を変化させる。カウンタ62-1は、基準電圧が供給されてからのコントロールユニット18が出力するクロックをカウントし、ラッチ部63-1は、コンパレータ61-1の出力が変化したタイミングにおけるカウンタ62-1のカウント値をラッチする。このカウント値は画素信号の値に対応する。ラッチ部63-1によりラッチされたカウント値は、バス19を介してデジタル演算部17に入力され、処理される。他の列においても同様の動作が実行されるので、これにより1行分の画素信号が読み出されたことになる。以下、順番に次の行が選択され、各行の画素信号が読み出される。なお、読み出しは、2度行われる。すなわち画素をリセットしたときと、その後、所定の露光時間の光量に対応する画素信号を画素内のコンデンサ図示せずに転送したときである。デジタル演算部17において両者の差が演算され、最終的な画素データとされる。[加重加算画素信号の読み出し]次に加重加算画素信号を読み出す場合の動作について説明する。図3は、加重加算する場合の加重加算部51の構成を示す図である。この実施の形態の場合、3:1の加重加算が行われる。この場合、図3に示されるように、各列の4本のうちの1本にのみ配置されているスイッチ105-1,105-4,105-5,105-8はオフされる。また、4本の線のそれぞれに配置されているスイッチのうち、スイッチ103-2-1乃至103-2-4,103-3-1乃至103-3-4,103-6-1乃至103-6-4,103-7-1乃至103-7-4がオフされる。さらに行方向の線102-1,102-2に接続されているスイッチのうち、スイッチ107-2,107-6,109-1,109-5がオンされる。加重加算部51以外の動作は、全画素信号を読み出す場合と同様であるので、以下においては、加重加算部51の動作につてだけ説明する。線102-1上に4列毎に設けられているスイッチ106-1,106-5と、線102-2上に4列毎に設けられているスイッチ108-4,108-8がオフされているので、加重加算処理は4列単位で行われる。そして、線102-1上のスイッチ106-1,106-5は偶数列の加重加算処理の単位を規制し、線102-2上のスイッチ108-4,108-8は奇数列の加重加算処理の単位を規制する。赤Rの画素31-i3の奇数列j=3について着目すると、4本の加重線101-3-1乃至101-3-4上のスイッチ103-1-1乃至103-1-4がすべてオフなので、コンパレータ61-3は信号を出力しない。赤Rの画素31-i3の奇数列j=1について着目すると、4本の加重線101-1-1上のスイッチ103-1-1がオンなので、読み出し線41-1からの画素信号は、加重線101-1-1、スイッチ103-1-1を介して、コンデンサ104-1-1を充電する。同様に、加重線101-1-2,101-1-3上のスイッチ103-1-2,103-1-3がオンである。その結果、読み出し線41-1からの画素31-i3の画素信号は、加重線101-1-2,101-1-3、スイッチ103-1-2,103-1-3を介して、コンデンサ104-1-2,104-1-3を充電する。一方、加重線101-1-4においては、スイッチ105-1がオフしているので、読み出し線41-1からの画素信号は供給されない。その代わり、スイッチ109-1がオンされているので、れるj=3の4本のうちの1本である加重線101-3-4に読み出し線41-3から入力された画素31-i3の画素信号が、スイッチ109-1,103-1-4を介してコンデンサ104-1-4に供給される。奇数列j=3について着目すると、4本の加重線101-3-1乃至101-3-4上のスイッチ103-1-1乃至103-1-4がすべてオフなので、コンパレータ61-3は信号を出力しない。他の奇数列j=5,7においても同様の動作が行われる。次に、偶数列j=4について着目すると、4本の加重線101-4-1上のスイッチ103-4-1がオンなので、読み出し線41-4からの画素31-i4の画素信号は、加重線101-4-1、スイッチ103-4-1を介して、コンデンサ104-4-1を充電する。同様に、加重線101-4-2,101-4-3上のスイッチ103-4-2,103-4-3がオンである。その結果、読み出し線41-4からの画素31-i4の画素信号は、加重線101-4-2,101-4-3、スイッチ103-4-2,103-4-3を介して、コンデンサ104-4-2,104-4-3を充電する。一方、加重線101-4-4においては、スイッチ105-4がオフしているので、読み出し線41-4からの画素31-i4の画素信号は供給されない。その代わり、スイッチ107-2がオンされているので、列j=2の4本のうちの1本である加重線101-2-4に読み出し線41-2から入力された画素31-i2の画素信号が、スイッチ107-2,103-4-4を介してコンデンサ104-4-4に供給される。他の偶数列j=6,8においても同様の動作が行われる。[加重加算の原理]以上の奇数列の動作をまとめると図4に示されるようになる。図4は、加重加算を説明する図である。いま、列j=1における例えば赤Rのリセット時の画素信号レベルすなわち、コンデンサ104-1-1乃至104-1-3の図4における上側の端子の電圧をVrst3とする。また、列j=3における赤Rのリセット時の画素信号レベルすなわち、コンデンサ104-1-4の図4における上側の端子の電圧をVrst1とする。さらに、列j=1におけるリセット時の加算画素信号レベルすなわち、コンデンサ104-1-1乃至104-1-4の図4における下側の端子の電圧をVSLrstとする。また、列j=1における画素信号転送時の画素信号レベルすなわち、コンデンサ104-1-1乃至104-1-3の図4における上側の端子の電圧をVsig3とする。そして、列j=3における画素信号転送時の画素信号レベルすなわち、コンデンサ104-1-4の図4における上側の端子の電圧をVsig1とする。さらに、列j=1における画素信号転送時の加算画素信号レベルすなわち、コンデンサ104-1-1乃至104-1-4の図4における下側の端子の電圧をVSLoutとする。電荷保存の法則から、次の式1が成立する。なお、Ciは、コンデンサ104-1-1乃至104-1-4の容量である。3CiVSLrst-Vrst3CiVSLrst-Vrst1=3CiVSLout-Vsig3CiVSLout-Vsig11前記式1を整理すると、次の式2のようになる。VSLout-VSLrst=3/4Vsig3-Vrst31/4Vsig1-Vrst12式2から明らかなように、式2の左辺で表される、転送時とリセット時の差である赤の画素信号は、列j=1の赤の画素信号と列j=3の赤の画素信号を3:1の割合で加重加算したものとなる。他の奇数列j=5,7においても同様の関係が成立する。また、以上の奇数列の赤Rの画素31に関する動作は、偶数列の緑Gの画素31関しても同様に行われ、偶数列においても、電荷保存の法則から、上述した式1と式2が成立する。ただし、式2において3/4に重み付けされるのは、列j=4の画素信号であり、1/4に重み付けされるのは、列j=2の画素信号である。つまり、列番号が大きくなる方向を基準として、赤Rの画素は、3:1の割合で加重加算されるが、緑Gの画素は、加重の割合を表す数字の並びが反対となり、1:3の割合で加重加算される。なお、図4のコンデンサ104-1-1乃至104-1-3は1個のコンデンサとすることも可能である。しかし、上述したスイッチと同様に、これらを個々に配置した方が、各列のパターンが均等になり、浮遊容量が一定になるので、ノイズによるバラツキを抑制することができる。また、製造も容易となる。[加重加算の結果]次に加重加算の結果について、図5と図6を参照して説明する。図5は、奇数行の加重加算された結果を説明する図である。赤Rの画素31-11の画素信号と赤Rの画素31-13の画素信号が、3:1で加重加算されると、その画素信号は、画素31-11と画素31-13の距離を、1:3に内分した位置の画素信号となる。すなわち、画素31-11と画素31-13の距離をLとしたとき、画素31-11から画素31-13の方向にL/4の位置、つまり画素31-13から画素31-11の方向に3L/4の位置の画素211-11の画素信号が求められる。同様に、緑Gの画素31-12の画素信号と緑Gの画素31-14の画素信号が、1:3で加重加算されると、その画素信号は、画素31-12と画素31-14の距離を、3:1に内分した位置の画素信号となる。すなわち、画素31-12と画素31-14の距離をLとしたとき、画素31-12から画素31-14の方向に3L/4の位置、つまり画素31-14から画素31-12の方向にL/4の位置の画素211-12の画素信号が求められる。画素31-15乃至画素31-18においても同様であり、これらに基づいて、画素211-13,211-14が生成される。図5から明らかなように、赤Rの画素31の加重加算の割合を表す数字の並びと、緑Gの画素31の加重加算の割合を表す数字の並びとを反対にしたのでつまり、3:1と1:3としたので、生成された画素211-11と画素211-14は、均等に配置される。図6は、偶数行の加重加算された結果を説明する図である。緑Gの画素31-21の画素信号と。緑Gの画素31-23の画素信号が、3:1で加重加算されると、その画素信号は、画素31-21と画素31-23の距離を、1:3に内分した位置の画素信号となる。すなわち、画素31-21と画素31-23の距離をLとしたとき、画素31-21から画素31-23の方向にL/4の位置、つまり画素31-23から画素31-21の方向に3L/4の位置の画素211-21の画素信号が求められる。同様に、青Bの画素31-22の画素信号と青Bの画素31-24の画素信号が、1:3で加重加算されると、その画素信号は、画素31-22と画素31-24の距離を、3:1に内分した位置の画素信号となる。すなわち、画素31-22と画素31-24の距離をLとしたとき、画素31-22から画素31-24の方向に3L/4の位置、つまり画素31-24から画素31-22の方向にL/4の位置の画素211-22の画素信号が求められる。画素31-25乃至画素31-28においても同様であり、これらに基づいて、画素211-23,211-24が生成される。図6から明らかなように、緑Gの画素31の加重加算の割合を表す数字の並びと、青Bの画素31の加重加算の割合を表す数字の並びとを反対にしたのでつまり、3:1と1:3としたので、生成された画素211-21と画素211-24は、均等に配置される。このように、加重加算を行うことで、1/2に縮小した画像を生成することができる。そして同じ線上の異なる色の画素に対する加重の割合を表す数字の並びが反対になるようにしたので、新たに生成された画素211-11乃至211-14,211-21乃至211-24は、均等に配置される。その結果、画質が劣化することが抑制される。さらにアナログ信号として加重加算が行われるため、加重加算する場合に全画素信号を読み出す必要が無く、消費電力を抑制することができる。図7は、他の加重加算を説明する図である。この実施の形態においては、図7Aに示されるように、赤Rの画素31-11,31-13,31-15,31-17の画素テータが、コンデンサ104-1,104-3,104-5,104-7を介して9:3:3:1の割合で加重加算される。同様に、図7Bに示されるように、緑Gの画素31-12,31-14,31-16,31-18の画素テータが、コンデンサ104-2,104-4,104-6,104-8を介して赤Rの画素と加重の割合を表す数字の並びが反対である1:3:3:9の割合で加重加算される。図8と図9は、加重加算された結果を説明する図である。図8に示されるように、赤Rの画素31-11と赤Rの画素31-13が3:1の割合で加重加算されると、画素31-11からL/4の距離の位置画素31-13から3L/4の距離の位置に画素311-11が仮想的に形成される。同様に、赤Rの画素31-15と赤Rの画素31-17が3:1の割合で加重加算されると、画素31-15からL/4の距離の位置画素31-17から3L/4の距離の位置に画素311-13が仮想的に形成される。さらに緑Gの画素31-12と画素31-14が1:3の割合で加重加算されると、画素31-12から3L/4の距離の位置画素31-14からL/4の距離の位置に画素311-12が仮想的に形成される。同様に、緑Gの画素31-16と画素31-18が1:3の割合で加重加算されると、画素31-16から3L/4の距離の位置画素31-18からL/4の距離の位置に画素311-14が仮想的に形成される。以上のようにして仮想的に形成された赤Rの画素311-11と画素311-13がさらに3:1の割合で加重加算されると、画素311-11からL/4の距離の位置画素311-13から3L/4の距離の位置に画素411-11が仮想的に形成される。また仮想的に形成された緑Gの画素311-12と画素311-14がさらに1:3の割合で加重加算されると、画素311-12から3L/4の距離の位置画素311-14からL/4の距離の位置に画素411-12が仮想的に形成される。赤Rの画素311-11は、赤Rの画素31-11と赤Rの画素31-13を3:1で加重加算した画素であり、赤Rの画素311-13は、赤Rの画素31-15と赤Rの画素31-17を1:3で加重加算した画素である。赤Rの画素411-11は、赤Rの画素311-11と赤Rの画素311-13を3:1の割合で加重加算されている。従って、赤Rの画素411-11は、赤Rの画素31-11,31-13,31-15,31-17を、9:3:3:1の割合で加重加算したことになる。また、緑Gの画素311-12は、緑Gの画素31-12と緑Gの画素31-14を1:3で加重加算した画素であり、緑Gの画素311-14は、緑Gの画素31-16と緑Gの画素31-18を1:3で加重加算した画素である。緑Gの画素411-12は、緑Gの画素311-12と緑Gの画素311-14を1:3の割合で加重加算されている。従って、緑Gの画素411-12は、緑Gの画素31-12,31-14,31-16,31-18を、1:3:3:9の割合で加重加算したことになる。図8においては加重加算を2段階に分けて行うように説明したが、実際には、図9に示されるように、赤Rの画素31-11,31-13,31-15,31-17を、9:3:3:1の割合で1回だけ加重加算を行うことで、赤Rの画素411-11を生成することができる。同様に、緑Gの画素31-12,31-14,31-16,31-18を、1:3:3:9の割合で1回だけ加重加算を行うことで、緑Gの画素411-12を生成することができる。この場合、各列の加重線は16=9331本とされる。そして、全画素信号を読み出す場合には、各列の加重線が独立とされ、各列毎に16本の加重線の画素信号が加算され、出力されるようにスイッチが配置され、切り替えられる。また加重加算が行われる場合には、赤Rの列においては、画素31-11の16本の加重線のうち、画素31-11が出力する画素信号に代えて、3本に画素31-13の画素信号が供給される。そして、他の3本に画素31-15の画素信号が供給され、さらに他の1本に画素31-17の画素信号が供給されるように、スイッチが配置され、切り替えられる。同様に、緑Gの列においては、画素31-18の16本の加重線のうち、画素31-18が出力する画素信号に代えて、3本に画素31-16の画素信号が供給される。そして、他の3本に画素31-14の画素信号が供給され、さらに他の1本に画素31-12の画素信号が供給されるように、スイッチが配置され、切り替えられる。この場合にも、画素411-11,411-12は均等に配置される。なお、個体撮像デバイス1は、例えばCCDイメージセンサで構成することもできる。また画素の色と配置も、上述した例に限られるものではない。[撮像装置の構成]以上の構成の固体撮像デバイス1は、デジタルカメラ、ビデオカメラなどの撮像装置に適用することができる。図10は、撮像装置の構成を示すブロック図である。この撮像装置601は、レンズ611、固体撮像デバイス612、信号処理部613、表示部614、ドライブ部615、制御部616、および記録部617を有している。レンズ611は、被写体からの光を固体撮像デバイス612に入射する。固体撮像デバイス612は、上述した固体撮像デバイス1と同様の構成を有しており、ドライブ部615により駆動され、被写体からの光に対応する画像データを信号処理部613に出力する。信号処理部613は、固体撮像デバイス612からの画素信号に基づく画像信号を生成して、表示部614に出力し、表示させる。また画像データは、必要に応じて記録部617に記録される。制御部616は、ユーザからの指示に対応してドライブ部615や記録部617を制御する。この撮像装置601の固体撮像デバイス612は、上述した個体撮像デバイス1と同じ構成を有しているので、加重加算を行う場合にも、消費電力を抑制することが可能になる。なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。本技術は、以下のような構成もとることができる。1行方向および列方向に配列された複数の画素を有する画素アレイ部と、複数の前記画素から読み出された画素信号をアナログ信号として加重加算する加重加算部と、前記加重加算された前記画素信号をA/D変換するA/D変換部と、A/D変換された前記画素信号を演算する演算部とを備える個体撮像デバイス。2前記行においては、第1の色と第2の色の前記画素が配置されており、前記第1の色の加重の割合を表す数字の並びは、前記第2の色の加重の割合を表す数字の並びと反対である前記1に記載の個体撮像デバイス。3前記加重加算部は、前記第1の色と前記第2の色のそれぞれについて、1つの列の前記画素からの前記画素信号を読み出す1本の読み出し線に接続され、前記1本の読み出し線からの前記画素信号が入力される複数の加重線と、前記各加重線に直列に接続されたコンデンサと、1つの列の複数の前記加重線のうちの1本の前記加重線上に配置され、対応する列における前記読み出し線からの前記画素信号の前記コンデンサへの供給を制限する第1のスイッチと、前記第1のスイッチにより前記画素信号の供給が制限された前記コンデンサに、同じ色の他の列における1本の前記加重線からの信号を供給する第2のスイッチとを備える前記1または2に記載の個体撮像デバイス。4前記第2のスイッチを介して同じ色の他の列に前記画素信号を供給する列の前記加重線には、前記第2のスイッチを介して同じ色の他の列に前記画素信号を供給するとき、対応する列の前記コンデンサへの前記画素信号の供給を制限する第3のスイッチをさらに備える前記1、2または3に記載の個体撮像デバイス。5前記第1の色の加重の割合は3:1であり、前記第2の色の加重の割合は1:3である前記1乃至4のいずれかに記載の個体撮像デバイス。6前記第1の色の加重の割合は9:3:3:1であり、前記第2の色の加重の割合は1:3:3:9である前記1乃至4のいずれかに記載の個体撮像デバイス。7画素アレイ部に行方向および列方向に配列された複数の画素から読み出された画素信号をアナログ信号として加重加算し、前記加重加算された画素信号をA/D変換し、A/D変換された画素信号を演算する撮像方法。8レンズからの光を光電変換する固体撮像デバイスと、前記固体撮像デバイスからの画像信号に基づく画像を表示する表示部とを備え、前記個体撮像デバイスは、行方向および列方向に配列された複数の画素を有する画素アレイ部と、複数の前記画素から読み出された画素信号をアナログ信号として加重加算する加重加算部と、前記加重加算された前記画素信号をA/D変換するA/D変換部と、A/D変換された前記画素信号を演算する演算部とを備える撮像装置。"