第1導電型の半導体領域の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域の表面にあるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記ドレイン領域の前記トンネル領域周囲部分は掘り下げられており、掘り下げられた前記ドレイン領域には、空乏化電極絶縁膜を介して、前記トンネル領域の一部を空乏化するための電位を自由に変えることが可能な空乏化電極が配置されている半導体不揮発性メモリ装置。前記トンネル領域の前記トンネル絶縁膜は、前記ドレイン領域の表面から前記ドレイン領域の内部へ掘り下げられた面に形成されている請求項1記載の半導体不揮発性メモリ装置。前記空乏化電極は、複数に分割されて前記空乏化電極絶縁膜を介して前記トンネル領域の周囲に配置されている請求項1記載の半導体不揮発性メモリ装置。前記空乏化電極と前記フローティングゲート電極とは、同一の材料により形成されている請求項1記載の半導体不揮発性メモリ装置。前記空乏化電極と前記トンネル領域との間および、前記空乏化電極と前記ドレイン領域との間に配置された空乏化電極絶縁膜の厚さは、前記ゲート絶縁膜の膜厚以上である請求項1記載の半導体不揮発性メモリ装置。第1導電型の半導体領域の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域の表面にあるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記トンネル絶縁膜の近傍であって、前記トンネル絶縁膜上の前記フローティングゲート電極の周囲に空乏化電極絶縁膜を介して、前記トンネル領域の一部を空乏化するための電位を自由に変えることが可能な空乏化電極が配置されている半導体不揮発性メモリ装置。前記空乏化電極は、複数に分割されて前記トンネル領域の前記フローティングゲート電極の周囲に前記空乏化電極絶縁膜を介して配置されている請求項6記載の半導体不揮発性メモリ装置。前記空乏化電極と前記フローティングゲート電極とは、同一の材料により形成されている請求項6記載の半導体不揮発性メモリ装置。前記空乏化電極と前記フローティングゲート電極との間に配置された空乏化電極絶縁膜の厚さは、前記ゲート絶縁膜の膜厚以上である請求項6記載の半導体不揮発性メモリ装置。第1導電型の半導体領域の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域の表面にあるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル領域上には、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記トンネル領域の近傍には前記ドレイン領域および前記トンネル領域に空乏層を発生させるための第1導電型の高不純物濃度領域が形成されており、前記第1導電型の高不純物濃度領域の電位は自在に設定可能である半導体不揮発性メモリ装置。前記第1導電型の高不純物濃度領域は複数に分割されて、前記トンネル領域の前記フローティングゲート電極の周囲に配置されており、各々の前記第1導電型の高不純物濃度領域には独立した異なる電位を設定できる請求項10記載の半導体不揮発性メモリ装置。しかしながら、改善例のようにドレイン領域と別に専用のトンネル領域を設ける半導体装置においては、占有面積が増大し半導体装置のコストアップに繋がるなどの問題点があった。また、書き換え特性や保持特性に顕著に影響を与えるトンネル領域のエッジへの配慮はなされていなかった。そこで、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることを課題とする。本発明は、上記課題を解決するため、第1導電型の半導体表面領域の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記ドレイン領域の前記トンネル領域周囲部分は掘り下げられており、掘り下げられた前記ドレイン領域には、空乏化電極絶縁膜を介して、前記トンネル領域の一部を空乏化するための電位を自由に変えることが可能な空乏化電極が配置されている半導体不揮発性メモリ装置を提供する。電気的書き換え可能な半導体不揮発性メモリ装置の書き換え特性や保持特性に顕著に影響を与えるトンネル領域において、欠陥の生じやすいエッジ部への電界集中の防止、カップリングレシオの増大、不良箇所の除外が可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。以下では図面を参考に発明を実施するための様々な形態を実施例に基づいて説明する。半導体不揮発性メモリ装置の第1の実施例について、図1から図3を参照して説明する。図1は、半導体不揮発性メモリ装置の実施例を示す模式的断面図である。第1導電型のP型のシリコン基板101表面に、互いに間隔を置いて第2導電型のN型のソース領域201とドレイン領域202とが設けられ、ソース領域201とドレイン領域202との間のP型のシリコン基板101表面であるチャネル形成領域と、ソース領域201とドレイン領域202とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ400Åのゲート絶縁膜301を介してポリシリコンなどからなるフローティングゲート電極501が設けられ、フローティングゲート電極501上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロール絶縁膜601を介して容量結合したポリシリコンなどからなるコントロールゲート電極701が形成されている。ここで、ドレイン領域202内のトンネル領域801の表面は、ドレイン領域202の表面よりもドレイン領域202内部側へ掘り下げられた位置に来るように設定されており、トンネル領域801の表面にはシリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜401が設けられている。そして、トンネル領域801の周囲部分のドレイン領域202は掘り下げられており、掘り下げられたドレイン領域202には、ゲート絶縁膜301よりも膜厚が厚く、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなる空乏化電極絶縁膜302を介して、トンネル領域801の一部を空乏化するための、電位を自由に変えることが可能なポリシリコンなどからなる空乏化電極971が配置されている。図2は、半導体不揮発性メモリ装置の実施例を示す模式的平面図である。図1に示した実施例を上側から平面的に見た図である。図2に示すように、空乏化電極971は4つに分割されてトンネル領域801の周囲に空乏化電極絶縁膜302を介して配置されている。図示しないが、4つに分かれた空乏化電極971は、それぞれ独立した電圧を印加できるように電気的に接続されており、空乏化電極971を所定の電位に設定することにより、空乏化電極971側面のトンネル領域801を空乏化して空乏層を形成することができ、空乏層は空乏化電極971に印加された電圧による電界に応じて、トンネル絶縁膜401下面のトンネル領域801にも形成される。分割された空乏化電極971の印加電圧によって、トンネル絶縁膜401下面のトンネル領域801に形成された空乏層の幅や深さを自在にコントロールすることができる。図2では、空乏化電極971を4つに分割した例を示したが、本発明はこの数に制限されるものではなく、場合によっては、全体を一括した一つの空乏化電極971で形成しても良いし、より多くの個数に分割しても良い。図3は、半導体不揮発性メモリ装置の実施例において、空乏層が形成された状態を示す模式的断面図である。空乏化電極971に高い電圧を印加した状態を示したもので、空乏化電極971側面のトンネル領域801およびドレイン領域202には空乏層251が形成されている。そして、空乏層251は、トンネル絶縁膜401の下面にも形成されて、トンネル領域801を狭めている。データ書き換え動作においては、トンネル領域801のエッジ部分を空乏層251がカバーし、フローティングゲート電極501とドレイン領域202との間に高い電圧をかけた場合にも、トンネル領域801のエッジ部ではフローティングゲート電極501とドレイン領域202との間に大きな電界が印加されずに済み、実質的なトンネル絶縁膜401の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域のエッジ部での電界集中を防止することができ、トンネル絶縁膜401の信頼性を向上させ、より多くのデータ書き換え回数やデータ保持時間を達成することができる。また、空乏化電極971を複数配置し、電位をそれぞれ自由に設定することによって、トンネル領域801における空乏層251の広がりを自由に制御することが可能となり、実質的にトンネル絶縁膜401を介してトンネル領域801とフローティングゲート電極501との間で電子をやり取りするトンネリング領域を狭めたり、任意の位置に設定したりすることができる。これによって、前述のトンネル領域801のエッジ部を回避することをはじめとして、トンネリング面積を縮小することによって、フローティングゲート電極501とコントロールゲート電極701の間の容量と、フローティングゲート電極501とドレイン領域202の間の容量との比であるカップリングレシオを増大させることが可能となり、データ書き換えに要する印加電圧を減少させることができる。さらに、トンネル絶縁膜401に欠陥などが生じた際には、その部分をトンネリング領域から外すことも可能であり、メモリセルを修復できる機能を備えることにもなる。図3の例では、トンネル領域801の両側方向から空乏化絶縁膜302を介して空乏化電極971に高い電圧を印加して空乏層251を成長させてトンネリング領域を狭めている例を示したが、片側の空乏化電極971にのみ高電圧を印加することでトンネル領域801の片側方向からのみ空乏層251を成長させることも可能である。このように、所望のカップリングレシオの確保や、トンネル絶縁膜401の欠陥部を避けるなどの目的に応じて、必要な位置の空乏化電極971に所定の電圧を印加することによって、空乏層251を成長させて、トンネリング領域の面積や位置を自由に規定することができる。また、空乏化電極971とフローティングゲート電極501とは、ポリシリコンなどの一般的な半導体装置の製造に広く用いられる同一の材料により形成されているため、製造工程が容易である。また空乏化電極971とトンネル領域801およびドレイン領域202との間に形成された空乏化電極絶縁膜302の膜厚は、ゲート絶縁膜301の膜厚以上としてあるため、空乏化電極971とトンネル領域801あるいはドレイン領域202との間に最大印加電圧となる電圧が印加された場合にも、空乏化電極絶縁膜302が破壊したり劣化したりすることなく良好な特性を保つことが出来る。さらに、トンネル絶縁膜401、あるいはコントロール絶縁膜601、あるいは空乏化電極絶縁膜302の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜として信頼性を向上させている。以上説明したとおり、本発明による実施例によれば、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域801をドレイン領域202の表面から内部に入った領域に形成して、トンネル領域801の表面に形成されるトンネル絶縁膜401の膜質を向上させたり、欠陥の生じやすいエッジ部への電界集中を防止したり、カップリングレシオを増大させたり、不良箇所を外したりすることが可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。また、トンネル絶縁膜401は、ドレイン領域202の表面からドレイン領域202の内部へ掘り下げられた面に形成されているため、半導体基板表面の欠陥の多い領域を避けて、半導体基板内部の結晶性が良く、欠陥の少ない領域を用いて形成されることになる。これによって、トンネル絶縁膜の信頼性をさらに向上させ、データ書き換え回数や、データ保持時間を改善することができる。半導体不揮発性メモリ装置の第2の実施例について、図4から図6を参照して説明する。図4は、半導体不揮発性メモリ装置の実施例を示す模式的断面図である。第1導電型のP型のシリコン基板101表面に、互いに間隔を置いて第2導電型のN型のソース領域201とドレイン領域202とが設けられ、ソース領域201とドレイン領域202との間のP型のシリコン基板101表面であるチャネル形成領域と、ソース領域201とドレイン領域202とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ400Åのゲート絶縁膜301を介してポリシリコンなどからなるフローティングゲート電極501が設けられ、フローティングゲート電極501上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロールゲート絶縁膜601を介して容量結合したポリシリコンなどからなるコントロールゲート電極701が形成されており、ドレイン領域202内のトンネル領域801上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜401が設けられている。トンネル絶縁膜401上にはフローティングゲート電極501が配置されており、トンネル絶縁膜401の近傍であって、トンネル絶縁膜401上のフローティングゲート電極501の周囲には、ゲート絶縁膜301よりも膜厚が厚く、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなる空乏化電極絶縁膜302を介して、トンネル領域801の一部を空乏化するための電位を自由に変えることが可能なポリシリコンなどからなる空乏化電極971が配置されている。図5は、半導体不揮発性メモリ装置の実施例を示す模式的平面図である。図4に示した実施例を上側から平面的に見た図である。図5に示すように、空乏化電極971は4つに分割されてトンネル絶縁膜401上のフローティングゲート電極501の周囲にトンネル絶縁膜401を囲むように、空乏化電極絶縁膜302を介して配置されている。図示しないが、4つに分かれた空乏化電極971は、それぞれ独立した電圧を印加できるように電気的に接続されており、空乏化電極971を所定の電位に設定することにより、空乏化電極971下面のドレイン領域202の表面領域を空乏化して空乏層を形成することができ、空乏層は空乏化電極971に印加された電圧による電界に応じて、トンネル絶縁膜401下面のトンネル領域801にも回りこんで形成される。分割された空乏化電極971の印加電圧によって、下面に位置するドレイン領域202およびトンネル絶縁膜401下面のトンネル領域801にも回りこんで形成された空乏層の幅や深さを自在にコントロールすることができる。図5では、空乏化電極971を4つに分割した例を示したが、本発明はこの数に制限されるものではなく、場合によっては、全体を一括した一つの空乏化電極971で形成しても良いし、より多くの個数に分割しても良い。図6は、半導体不揮発性メモリ装置の実施例において、空乏層が形成された状態を示す模式的断面図である。空乏化電極971に高い電圧を印加した状態を示したもので、空乏化電極971下面のトンネル絶縁膜401近傍のドレイン領域202の表面には空乏層251が形成されている。そして、空乏層251の一部は、トンネル絶縁膜401の下面にも回りこみ、トンネル領域801を狭めている。データ書き換え動作においては、トンネル領域801のエッジ部分を空乏層251がカバーし、フローティングゲート電極501とドレイン領域202との間に高い電圧をかけた場合にも、トンネル領域801のエッジ部ではフローティングゲート電極501とドレイン領域202との間に大きな電界が印加されずに済み、実質的なトンネル絶縁膜401の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域のエッジ部での電界集中を防止することができ、トンネル絶縁膜401の信頼性を向上させ、より多くのデータ書き換え回数やデータ保持時間を達成することができる。また、空乏化電極971を複数配置し、電位をそれぞれ自由に設定することによって、トンネル領域801における空乏層251の広がりを自由に制御することが可能となり、実質的にトンネル絶縁膜401を介してトンネル領域801とフローティングゲート電極501との間で電子をやり取りするトンネリング領域を狭めたり、任意の位置に設定したりすることができる。これによって、前述のトンネル領域801のエッジ部を回避することをはじめとして、トンネリング面積を縮小することによって、フローティングゲート電極501とコントロールゲート電極701の間の容量と、フローティングゲート電極501とドレイン領域202の間の容量との比であるカップリングレシオを増大させることが可能となり、データ書き換えに要する印加電圧を減少させることができる。さらに、トンネル絶縁膜401に欠陥などが生じた際には、その部分をトンネリング領域から外すことも可能であり、メモリセルを修復できる機能を備えることにもなる。図6の例では、トンネル絶縁膜401の両側方向から空乏化電極971に高い電圧を印加して空乏層251を成長させてトンネリング領域を狭めている例を示したが、片側の空乏化電極971にのみ高電圧を印加することでトンネル絶縁膜401の片側方向からのみ空乏層251を成長させることも可能である。このように、所望のカップリングレシオの確保や、トンネル絶縁膜401の欠陥部を避けるなどの目的に応じて、必要な位置の空乏化電極971に所定の電圧を印加することによって、空乏層251を成長させて、トンネリング領域の面積や位置を自由に規定することができる。また、空乏化電極971とフローティングゲート電極501とは、ポリシリコンなどの一般的な半導体装置の製造に広く用いられる同一の材料により形成されているため、製造工程が容易である。また空乏化電極971とフローティングゲート電極501との間に形成された空乏化電極絶縁膜302の膜厚は、ゲート絶縁膜301の膜厚以上としてあるため、空乏化電極971とフローティングゲート電極501との間に最大印加電圧となる電圧が印加された場合にも、トンネル絶縁膜401が破壊したり劣化したりすることなく良好な特性を保つことが出来る。さらに、トンネル絶縁膜401あるいはコントロールゲート絶縁膜601あるいは空乏化電極絶縁膜302の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜として、信頼性を向上させている。以上説明したとおり、本発明による実施例によれば、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域801の欠陥の生じやすいエッジ部への電界集中を防止したり、カップリングレシオを増大させたり、不良箇所を外したりすることが可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。半導体不揮発性メモリ装置の第3の実施例について、図7から図9を参照して説明する。図7は、半導体不揮発性メモリ装置の実施例を示す模式的断面図である。第1導電型のP型のシリコン基板101表面に、互いに間隔を置いて第2導電型のN型のソース領域201とドレイン領域202とが設けられ、ソース領域201とドレイン領域202との間のP型のシリコン基板101表面であるチャネル形成領域と、ソース領域201とドレイン領域202とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ400Åのゲート絶縁膜301を介してポリシリコンなどからなるフローティングゲート電極501が設けられ、フローティングゲート電極501上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロールゲート絶縁膜601を介して容量結合したポリシリコンなどからなるコントロールゲート電極701が形成されており、ドレイン領域202内のトンネル領域801上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜401が設けられている。トンネル絶縁膜401上にはフローティングゲート電極501が配置されており、トンネル領域801の近傍にはドレイン領域202およびトンネル領域801に空乏層を発生させるための、電位を自在に設定可能であるP型の高い不純物濃度領域922が形成されている。図8は、半導体不揮発性メモリ装置の実施例を示す模式的平面図である。図7に示した実施例を上側から平面的に見た図である。トンネル領域801の近傍にはP型の高い不純物濃度領域922が4つに分割されてトンネル絶縁膜401周囲を囲むように配置されている。4つに分かれたP型の高い不純物濃度領域922は、それぞれ独立した電圧を印加できるように電気的に接続されており、P型の高い不純物濃度領域922を所定の電位に設定することにより、P型の高い不純物濃度領域922下面のドレイン領域202ならびにトンネル絶縁膜401の下面のトンネル領域801も空乏化して空乏層を形成することができる。空乏層はP型の高い不純物濃度領域922に印加された電圧に応じて形成される。分割されたP型の高い不純物濃度領域922の印加電圧によって、P型の高い不純物濃度領域922下面のドレイン領域202およびトンネル絶縁膜401下面にも回りこんで形成された空乏層の幅や深さを自在にコントロールすることができる。ここで、P型の高い不純物濃度領域922の不純物濃度は1立方センチメートル当たり、1E19atms以上であり、かつ、ドレイン領域202のトンネル領域801の不純物濃度は1立方センチメートル当たり、1E17atms以下としているため、2桁以上の不純物濃度差があるために空乏層はP型の高い不純物濃度領域922内には殆ど伸びることなく、その殆どの幅をドレイン領域202およびトンネル領域801側に占めるように形成される。したがって、P型の高い不純物濃度領域922に印加された電圧はドレイン領域202およびトンネル領域801側への空乏層の形成、成長へ有効に作用する。図8では、P型の高い不純物濃度領域922を4つに分割した例を示したが、本発明はこの数に制限されるものではなく、場合によっては、全体を一括した形状の一つのP型の高い不純物濃度領域922で形成しても良いし、逆により多くの個数に分割しても良い。図9は、半導体不揮発性メモリ装置の実施例において、空乏層が形成された状態を示す模式的断面図である。P型の高い不純物濃度領域922に高い電圧を印加した状態を示したもので、P型の高い不純物濃度領域922下面のドレイン領域202には空乏層251が形成されている。そして同時に、空乏層251の一部は、トンネル絶縁膜401の下面にも回りこみ、トンネル領域801を狭めている。本発明の実施例によれば、データ書き換え動作においては、トンネル領域801のエッジ部分を空乏層251がカバーし、フローティングゲート電極501とドレイン領域202との間に高い電圧をかけた場合にも、トンネル領域801のエッジ部ではフローティングゲート電極501とドレイン領域202との間に大きな電界が印加されずに済み、実質的なトンネル絶縁膜401の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域のエッジ部での電界集中を防止することができ、トンネル絶縁膜401の信頼性を向上させ、より多くのデータ書き換え回数やデータ保持時間を達成することができる。また、P型の高い不純物濃度領域922を複数配置し、電位をそれぞれ自由に設定することによって、トンネル領域801における空乏層251の広がりを自由に制御することが可能となり、実質的にトンネル絶縁膜401を介してトンネル領域801とフローティングゲート電極501との間で電子をやり取りするトンネリング領域を狭めたり、任意の位置に設定したりすることができる。これによって、前述のトンネル領域801のエッジ部を回避することをはじめとして、トンネリング面積を縮小することによって、フローティングゲート電極501とコントロールゲート電極701の間の容量と、フローティングゲート電極501とドレイン領域202の間の容量との比であるカップリングレシオを増大させることが可能となり、データ書き換えに要する印加電圧を減少させることができる。さらに、トンネル絶縁膜401に欠陥などが生じた際には、その部分をトンネリング領域から外すことも可能であり、メモリセルを修復できる機能を備えることにもなる。図9の例では、トンネル絶縁膜401の両側方向からP型の高い不純物濃度領域922に高い電圧を印加して空乏層251を成長させてトンネリング領域を狭めている例を示したが、片側のP型の高い不純物濃度領域922にのみ高電圧を印加することでトンネル絶縁膜401の片側方向からのみ空乏層251を成長させることも可能である。このように、所望のカップリングレシオの確保や、トンネル絶縁膜401の欠陥部を避けるなどの目的に応じて、必要な位置のP型の高い不純物濃度領域922に所定の電圧を印加することによって、空乏層251を成長させて、トンネリング領域やその面積を自由に規定することができる。さらに、トンネル絶縁膜401あるいはコントロールゲート絶縁膜601の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜として、信頼性を向上させている。以上説明したとおり、本発明による実施例によれば、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域801の欠陥の生じやすいエッジ部への電界集中を防止したり、カップリングレシオを増大させたり、不良箇所を外したりすることが可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。