絶縁基板上に、少なくともゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、前記ドレイン電極に接続された画素電極と、前記ソース電極と前記ドレイン電極との間に形成された半導体層と、を有する薄膜トランジスタを、複数の前記ゲート電極がゲート配線に接続され、複数の前記ソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、隣り合う前記画素電極の間の部分を線とし、複数の前記線が交わる部分を節として表したときに、前記画素電極の配置が、1つの前記節に3本の前記線がつながる交わる配置となることを特徴とする薄膜トランジスタアレイ。前記画素電極間の距離をSとし、前記画素電極の幅をLとしたときに、SがLの1/3以上であることを特徴とする請求項1に記載の薄膜トランジスタアレイ。前記画素電極は、正方形又は長方形をなし、縦横それぞれの方向に複数配置されており、前記画素電極の横方向の配置は、縦方向で隣り合う前記画素電極の横方向の配置に対して前記画素電極の配置ピッチで1/2ずれた配置であることを特徴とする請求項1又は2に記載の薄膜トランジスタアレイ。前記画素電極は、六角形をなし、縦横それぞれの方向に複数配置され、かつ横方向において隣り合う各画素電極の辺が平行となり配置されており、前記画素電極の横方向の配置は、縦方向で隣り合う前記画素電極の横方向の配置に対して前記画素電極の配置ピッチで1/2ずれた配置であることを特徴とする請求項1又は2に記載の薄膜トランジスタアレイ。前記画素電極は、前記ドレイン電極と同層に形成されていることを特徴とする請求項3又は4に記載の薄膜トランジスタアレイ。前記画素電極は、前記ドレイン電極と同層に形成された下部画素電極の上の、開口を有する層間絶縁膜の上に、前記開口を介して前記下部画素電極に接続されていることを特徴とする請求項3又は4に記載の薄膜トランジスタアレイ。前記ソース配線は、コの字形状をなしつつ縦方向に形成され、前記ゲート配線は、直線形状又はくの字形形状をなしつつ横方向に形成されていることを特徴とする請求項5に記載の薄膜トランジスタアレイ。前記ソース配線は、直線形状又はくの字形形状をなしつつ横方向に形成され、前記ゲート配線は、コの字形状をなしつつ縦方向に形成されていることを特徴とする請求項5に記載の薄膜トランジスタアレイ。前記ソース配線は、縦方向に形成され、一部が横方向において隣り合うソース配線と並走しており、前記ゲート配線は、横方向に形成され、縦方向において隣り合うゲート配線との配置ピッチが前記画素電極の配置ピッチの2倍であることを特徴とする請求項5又は6に記載の薄膜トランジスタアレイ。前記ソース配線は、縦方向に形成され、前記ゲート配線は、横方向に形成され、前記ソース電極と前記ドレイン電極との位置関係は、縦方向で隣り合う前記画素電極の配置にかかる前記ソース電極と前記ドレイン電極との位置関係に対して横方向で反転していることを特徴とする請求項6に記載の薄膜トランジスタアレイ。前記層間絶縁膜以下の配置構造は、縦横方向それぞれにおいて直線に並んだ配置構造になっていることを特徴とする請求項6に記載の薄膜トランジスタアレイ。前記層間絶縁膜以下の配置構造は、縦方向の配置ピッチが前記画素電極の縦方向の配置ピッチの2倍であり、横方向の配置ピッチが前記画素電極の横方向の配置ピッチの半分であることを特徴とする請求項6又は11に記載の薄膜トランジスタアレイ。請求項1乃至12のいずれか1項に記載の薄膜トランジスタアレイと、他の絶縁基板上に設けた対向電極との間に電気泳動体を挟んだことを特徴とする電気泳動ディスプレイ。前記画素電極間の距離をSとし、前記画素電極と前記対向電極との距離をdとしたときに、Sがd以上かつdの3倍以下であることを特徴とする請求項13に記載の電気泳動ディスプレイ。絶縁基板上に、少なくともゲート電極及びゲート配線を形成する工程と、ゲート絶縁膜を形成する工程と、ソース電極、ソース配線、ドレイン電極、及び前記ドレイン電極に接続される画素電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に半導体層を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、隣り合う前記画素電極の間の部分を線とし、複数の前記線が交わる部分を節として表したときに、前記画素電極の配置が、1つの前記節に3本の前記線がつながる配置となり、前記のソース電極、ソース配線、ドレイン電極、及び前記ドレイン電極に接続される画素電極を形成する工程は、印刷法を用いた工程であることを特徴とする薄膜トランジスタアレイの製造方法。絶縁基板上に、少なくともゲート電極及びゲート配線を形成する工程と、ゲート絶縁膜を形成する工程と、ソース電極、ソース配線、ドレイン電極、及び下部画素電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に半導体層を形成する工程と、前記半導体上に封止層を形成する工程と、前記下部画素電極上に開口を有する層間絶縁膜を形成する工程と、前記開口を介して下部画素電極に接続される画素電極を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、隣り合う前記画素電極の間の部分を線とし、複数の前記線が交わる部分を節として表したときに、前記画素電極の配置が、1つの前記節に3本の前記線がつながる配置となり、前記の開口を介して下部画素電極に接続される画素電極を形成する工程は、印刷法を用いた工程であることを特徴とする薄膜トランジスタアレイの製造方法。しかし、前記1のドレイン電極とほぼ同層の画素電極で表示を行う場合、ソース配線や半導体が画素電極の間に存在するため、画素電極間を狭くすることができない。また、前記2の層間絶縁膜上の画素電極で表示を行う場合、層間絶縁膜の開口部段差による凹凸上に画素電極を形成する必要があるため、画素電極の解像度が悪く、短絡防止のために画素電極間を大きくする必要がある。しかしこれらのようなことから画素電極間の距離を大きくした場合、画素電極の真上の表示色は容易に変化できるものの、画素間が交差する節部分の表示色を変化させるのが難しいという問題があった。本発明の目的は、係る従来技術の状況に鑑みてなされたもので、画素電極間の距離が大きくて印刷に適し、しかも画素電極間の距離が大きい場合でも所望の表示を行うことができる電気泳動ディスプレイ、電気泳動ディスプレイ用の薄膜トランジスタアレイ、及び薄膜トランジスタアレイの製造方法を提供することである。前記課題を解決するために、請求項1に係る発明は、絶縁基板上に、少なくともゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、前記ドレイン電極に接続された画素電極と、前記ソース電極と前記ドレイン電極との間に形成された半導体層と、を有する薄膜トランジスタを、複数の前記ゲート電極がゲート配線に接続され、複数の前記ソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、隣り合う前記画素電極の間の部分を線とし、複数の前記線が交わる部分を節として表したときに、前記画素電極の配置が、1つの前記節に3本の前記線がつながる配置となることを特徴とする薄膜トランジスタアレイである。また、請求項2に係る発明は、請求項1に係る発明において、前記画素電極間の距離をSとし、前記画素電極の幅をLとしたときに、SがLの1/3以上であることを特徴とする薄膜トランジスタアレイである。また、請求項3に係る発明は、請求項1又は2に係る発明において、前記画素電極は、正方形又は長方形をなし、縦横それぞれの方向に複数配置されており、前記画素電極の横方向の配置は、縦方向で隣り合う前記画素電極の横方向の配置に対して前記画素電極の配置ピッチで1/2ずれた配置であることを特徴とする薄膜トランジスタアレイである。また、請求項4に係る発明は、請求項1又は2に係る発明において、前記画素電極は、六角形をなし、縦横それぞれの方向に複数配置され、かつ横方向において隣り合う各画素電極の辺が平行となり配置されており、前記画素電極の横方向の配置は、縦方向で隣り合う前記画素電極の横方向の配置に対して前記画素電極の配置ピッチで1/2ずれた配置であることを特徴とする薄膜トランジスタアレイである。また、請求項5に係る発明は、請求項3又は4に係る発明において、前記画素電極は、前記ドレイン電極と同一層に形成されていることを特徴とする薄膜トランジスタアレイである。また、請求項6に係る発明は、請求項3又は4に係る発明において、前記画素電極は、前記ドレイン電極と同一層に形成された下部画素電極の上の、開口を有する層間絶縁膜の上に、前記開口を介して前記下部画素電極に接続されていることを特徴とする薄膜トランジスタアレイである。また、請求項7に係る発明は、請求項5に係る発明において、前記ソース配線は、コの字形状をなしつつ縦方向に形成され、前記ゲート配線は、直線形状又はくの字形形状をなしつつ横方向に形成されていることを特徴とする薄膜トランジスタアレイである。また、請求項8に係る発明は、請求項5に係る発明において、前記ソース配線は、直線形状又はくの字形形状をなしつつ横方向に形成され、前記ゲート配線は、コの字形状をなしつつ縦方向に形成されていることを特徴とする薄膜トランジスタアレイである。また、請求項9に係る発明は、請求項5又は6に係る発明において、前記ソース配線は、縦方向に形成され、一部が横方向において隣り合うソース配線と並走しており、前記ゲート配線は、横方向に形成され、縦方向において隣り合うゲート配線との配置ピッチが前記画素電極の配置ピッチの2倍であることを特徴とする薄膜トランジスタアレイである。また、請求項10に係る発明は、請求項6に係る発明において、前記ソース配線は、縦方向に形成され、前記ゲート配線は、横方向に形成され、前記ソース電極と前記ドレイン電極との位置関係は、縦方向で隣り合う前記画素電極の配置にかかる前記ソース電極と前記ドレイン電極との位置関係に対して横方向で反転していることを特徴とする薄膜トランジスタアレイである。また、請求項11に係る発明は、請求項6に係る発明において、前記層間絶縁膜以下の配置構造は、縦横方向それぞれにおいて直線に並んだ配置構造になっていることを特徴とする薄膜トランジスタアレイである。また、請求項12に係る発明は、請求項6又は11に係る発明において、前記層間絶縁膜以下の配置構造は、縦方向の配置ピッチが前記画素電極の縦方向の配置ピッチの2倍であり、横方向の配置ピッチが前記画素電極の横方向の配置ピッチの半分であることを特徴とする薄膜トランジスタアレイである。また、請求項13に係る発明は、請求項1乃至12のいずれか1項に係る発明において、薄膜トランジスタアレイと、他の絶縁基板上に設けた対向電極との間に電気泳動体を挟んだことを特徴とする電気泳動ディスプレイである。また、請求項14に係る発明は、請求項13に係る発明において、前記画素電極間の距離をSとし、前記画素電極と前記対向電極との距離をdとしたときに、Sがd以上かつdの3倍以下であることを特徴とする電気泳動ディスプレイである。また、請求項15に係る発明は、絶縁基板上に、少なくともゲート電極及びゲート配線を形成する工程と、ゲート絶縁膜を形成する工程と、ソース電極、ソース配線、ドレイン電極、及び前記ドレイン電極に接続される画素電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に半導体層を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、隣り合う前記画素電極の間の部分を線とし、複数の前記線が交わる部分を節として表したときに、前記画素電極の配置が、1つの前記節に3本の前記線がつながる配置となり、前記のソース電極、ソース配線、ドレイン電極、及び前記ドレイン電極に接続される画素電極を形成する工程は、印刷法を用いた工程であることを特徴とする薄膜トランジスタアレイの製造方法である。また、請求項16に係る発明は、絶縁基板上に、少なくともゲート電極及びゲート配線を形成する工程と、ゲート絶縁膜を形成する工程と、ソース電極、ソース配線、ドレイン電極、及び下部画素電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に半導体層を形成する工程と、前記半導体上に封止層を形成する工程と、前記下部画素電極上に開口を有する層間絶縁膜を形成する工程と、前記開口を介して下部画素電極に接続される画素電極を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、隣り合う前記画素電極の間の部分を線とし、複数の前記線が交わる部分を節として表したときに、前記画素電極の配置が、1つの前記節に3本の前記線がつながる配置となり、前記の開口を介して下部画素電極に接続される画素電極を形成する工程は、印刷法を用いた工程であることを特徴とする薄膜トランジスタアレイの製造方法である。本発明によれば、1つには、画素電極間距離が大きくても、高品質の表示ができる電気泳動ディスプレイや薄膜トランジスタアレイを提供でき、もう1つには、容易に高品質の薄膜トランジスタアレイを製造できる。以下、本発明の実施形態を図面を参照しつつ説明する。なお、本発明は以下の実施形態に限定されるものではない。また、以下に使用する図面は、説明を判り易くするためのものであるから、図面に示す構成の大きさは、実際の寸法を規定するものではないことは言うまでもない。電気泳動ディスプレイの構成本実施形態は、本発明を適用した電気泳動ディスプレイである。電気泳動ディスプレイは、絶縁基板上に、少なくともゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、ドレイン電極に接続された画素電極、及びソース電極とドレイン電極との間に形成された半導体層を有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイと、別の絶縁基板上に設けた対向電極との間に電気泳動体を挟んだ構造の電気泳動ディスプレイである。ここで、薄膜トランジスタアレイが、ゲート電極と同じ層にキャパシタ電極を有し、複数のキャパシタ電極がキャパシタ配線に接続されていてもよい。このキャパシタ電極は、画素電極との間に蓄積容量を形成し、ここで電位を保持する。また、キャパシタ電極を有する方がむしろ一般的であるが、表示媒体の静電容量を蓄積容量として使用することで、キャパシタ電極を使用しないことも可能である。なお、電気泳動ディスプレイの以上の構造については後で製造方法の説明等において詳述する。図1には、本実施形態の電気泳動ディスプレイにおいて特徴となる画素電極配置画素配置の一例を示す。図1に示すように、電気泳動ディスプレイでは、画素電極の間の部分を線エッジ20とし、線20と線20とが交わる部分を節ノード21として表したときに、1つの節21から出る線20が3本であるような画素電極配置になっている。このような画素電極配列を有する電気泳動ディスプレイは、薄膜トランジスタアレイがスイッチとなって画素電極の電圧を制御し、対向電極との間の電界を変化させることにより、電気泳動体の状態を変化させて表示を行う。そして、このような電気泳動ディスプレイでは、所望の表示を行うためには各画素電極間の距離が小さい方がよいが、画素電極の作製を容易にするためには各画素電極間の距離がある程度大きい方がよい。図1は、各画素電極間の距離Sが大きくてもきれいな画像表示を行うのに好適な画素電極配置を示す例となる。ここで、図2~図5には、図1に示す画素電極配置薄膜トランジスタアレイの好適な具体例を示す。図2に示す画素電極配置では、画素電極9が正方形であり、1行ごとに画素ピッチの半分だけ横にずれている。すなわち、画素電極9は、縦横それぞれの方向に複数配置されており、画素電極9の横方向の配置は、縦方向で隣り合う画素電極9の横方向の配置に対して画素電極9の配置ピッチで1/2ずれた配置となる。また、図3に示す画素電極配置では、画素電極9が長方形であり、1行ごとに画素ピッチの半分だけ横にずれている。また、図4及び図5に示す画素電極配置では、画素電極9が六角形であり、1行ごとに画素ピッチの半分だけ横にずれている。すなわち、画素電極9が六角形の場合、画素電極は、縦横それぞれの方向に複数配置されており、かつ横方向において隣り合う各画素電極9の辺が平行となり配置されており、画素電極9の横方向の配置は、縦方向で隣り合う画素電極9の横方向の配置に対して画素電極の配置ピッチで1/2ずれた配置となる。そして、図2~図5に示す画素電極配置では、画素電極間距離Sが画素電極9の幅Lの1/3以上の大きさとなる。又は、画素電極間距離Sが、画素電極9と不図示の対向電極との距離d以上かつ距離dの3倍以下となる。ここで、図2及び図4に示すように、画素電極9が正方形の場合や正六角形の場合、画素電極9の幅Lの定義は容易である。また、図3に示すように、画素電極9が長方形の場合、短辺及び長辺の幅L1、L2のうち小さい方の幅で画素電極幅Lを定義する。また、図5に示すように、画素電極9が正六角形以外の六角形の場合、それぞれの幅L1~L3のうち最小値で画素電極幅Lを定義する。また、図6及び図7は、前述の画素電極配置を用いてカラー表示を行う場合のRGB、RGBWの配置例を示す図である。本実施形態では、図6a及びbのようなRGBなどの3色を用いたデルタ配置や、図7a及びbのようなRGBWなどの4色を用いた平行四辺形配置が好適である。ここで、Rは赤、Gは緑、Bは青、Wは白、Kは黒である。また、このようなカラー表示を行うためには、白黒の表示媒体の表示側にカラーフィルタを組合せる方法や、電気泳動媒体にR⇔K、G⇔K、B⇔Kの3種やW⇔Kを加えた4種を用いる等の方法がある。製造方法次に、本実施形態における画素電極配置を適用した薄膜トランジスタアレイ及び電気泳動ディスプレイの製造方法の一例を説明する。ここで、画素電極配置として、1ドレイン電極と同層に画素電極を形成する画素電極配置と、2ドレイン電極と同層に形成した下部画素電極上に開口を有する層間絶縁膜を形成し、その上に該開口にて下部画素電極に接続された画素電極を有する画素電極配置とがある。なお、ここでいう同層は、解釈において、全く同じ層であること、又は、隣接する層である間に別層を挟まないことをいうほぼ同層であることを意味する。これらの画素電極配置では、前記1の場合、キャパシタ電極と画素電極の重なりが蓄積容量となる。また、前記2の場合、キャパシタ電極と下部画素電極の重なりが蓄積容量となる。1の画素電極配置にかかる製造方法先ず、前記1の画素電極配置ドレイン電極と同層に画素電極を形成する画素電極配置例を適用した薄膜トランジスタアレイ及び電気泳動ディスプレイの製造方法の一例を図8~図13を参照しつつ説明する。図8~図13それぞれのcは、薄膜トランジスタアレイを示す図となり、図8~図13それぞれのdは、図8~図13それぞれのcに示す薄膜トランジスタアレイと、別基板11上に形成した対向電極12との間に電気泳動体13を挟むことで製造される電気泳動ディスプレイを示す図となる。そして、図8~図13それぞれのa~cは、薄膜トランジスタアレイの製造方法の製造工程を示す図となる。また、図8~図13それぞれのa~dは、電気泳動ディスプレイの製造方法の製造工程を示す図となる。なお、図8~図13それぞれのa~cにおいて、左図は平面図であり、右図は一部断面図である。製造工程を説明すると、先ず、絶縁基板1上にゲート電極2、ゲート配線2a、キャパシタ電極10、及びキャパシタ配線10aを形成する図8~図13の各a。次に、ゲート絶縁膜3を形成し、さらにソース電極4、ソース配線4a、ドレイン電極5、及び画素電極9を形成する図8~図13の各b。そして、ソース電極4とドレイン電極5との間に半導体層6を形成し、さらに半導体層6及びソース配線4aを覆うように封止層7を形成する図8~図13の各c。これにより、薄膜トランジスタアレイが製造される。そして、製造された薄膜トランジスタアレイと別基板11上に形成した対向電極12との間に電気泳動体13を挟むことで、電気泳動ディスプレイを製造する図8~図13の各d。以上のような製造方法により、ソース配線4aは、画素電極9と重ねられず、画素電極間に形成される。また、ゲート配線2aは、画素電極9となるべく重ねないことが望ましく、やはり画素間に形成される。また、キャパシタ配線10aは、画素電極9と重ねてもかまわないキャパシタ電極10は、画素電極9に重ねる必要がある。なお、キャパシタ電極10及びキャパシタ配線10aは、図8~図13の各aのみに記載し、各b以降では記載を省略した。また、ソース電極4及びドレイン電極5の形状は、図8~図13ではクシ形として表記したがこれに限定されるものではない。また、図8及び図9に示す製造方法では、ソース配線4aが縦方向に形成され、ゲート配線2aが横方向に形成される。そして、ソース配線4aは略コ字形状となる。ソース配線4aを略コ字形状にすることで、層間絶縁膜8を有しない構造で本実施形態における画素電極配置を実現できる。また、ゲート配線2aは、直線形状図8又は略への字形状図9となる。また、図10及び図11に示す製造方法では、ソース配線4aが横方向に形成され、ゲート配線2aが縦方向に形成される。そして、ゲート配線2aは略コ字形状となる。また、図10に示す製造方法では、ソース配線4aは直線形状となり、図11に示す製造方法では、ソース配線4aは略への字形状となる。また、図8、図9、及び図11に示す製造方法では、半導体層6が島状それぞれ個別に形成される。それに対し、図10に示す製造方法では、半導体層6を島状にしてもよいが、半導体層6がソース配線4aに平行なストライプ構造とすることができる。この場合、半導体層6及び封止層7の形成が容易になるという利点がある。また、図12及び図13に示す製造方法では、ソース配線4aが縦方向に形成され、ゲート配線2aが横方向に形成され、2行分の画素電極9を同一のゲート配線2aが担当する。また、図12及び図13に示す製造方法では、ソース配線4aにおいて2本が並走する部分ができるが、本実施形態における画素電極配置では、画素電極間距離に余裕があるので充分にその配置が可能となる。この場合、図8及び図9に示す製造方法に比べて走査線数を半分にできるのでゲートドライバ数を半減できる、同一フレーム周波数ならば選択時間を長くできるので、トランジスタのオン電流が小さくてもよいというような様々な利点があるただし、ソースドライバ数は倍になる。また、前記製造方法において、絶縁基板1としては、ガラスなどの無機物や、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルスルホンPES、ポリカーボネート、ポリイミドPI、ポリエーテルイミドPEI、ポリスチレンPS、ポリ塩化ビニルPVC、ポリエチレンPE、ポリプロピレンPP、ナイロンNy、エポキシなどの有機物を用いることができる。また、ゲート電極2、ゲート配線2a、キャパシタ電極10、キャパシタ配線10aとしては、Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷焼成してもよいし、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷エッチングレジスト剥離によって形成してもよい。また、ゲート絶縁膜3としては、SiO2、SiON、SiN等の無機物や、ポリビニルフェノールPVP、エポキシ等の有機物を用いることができる。製法としては、スパッタ、CVD等の真空成膜や、溶液の塗布焼成によって得られる。また、ソース電極4、ソース配線4a、ドレイン電極5、画素電極9としては、Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよいが、インクを印刷焼成して得ることが望ましい。また、印刷方法としては、反転オフセット印刷や、グラビア印刷が好適である。また、半導体層6としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェット、ディスペンサ、凸版印刷等で印刷焼成する方法が好適である。また、封止層7としては、フッ素系樹脂、ポリビニルアルコール等が好適である。製法としては、溶液をインクジェット、ディスペンサ、凸版印刷等で印刷焼成する方法が好適である。また、別基板11としては、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルスルホンPES、ポリカーボネート、ポリイミドPI、ポリエーテルイミドPEI、ポリスチレンPS、ポリ塩化ビニルPVC、ポリエチレンPE、ポリプロピレンPP、ナイロンNy、エポキシなどの有機物を用いることができる。また、対向電極12としては、ITO、IZO、ポリアニリン、PEDOT:PSS等の透明電極が好適である。また、電気泳動体13としては、帯電させた2色の粒子を液体中に分散させたカプセルや、帯電させた1色の粒子を着色液中に分散させたものや、帯電させた2色の粒子を気体とともに閉じ込めたものなどが使用できる。2の画素電極配置にかかる製造方法次に、前記2の画素電極配置ドレイン電極と同層に形成した下部画素電極上に開口を有する層間絶縁膜を形成し、その上に該開口にて下部画素電極に接続された画素電極9を有する画素電極配置例を適用した薄膜トランジスタアレイ及び電気泳動ディスプレイの製造方法の一例を図14~図16を参照しつつ説明する。図14~図16それぞれのdは、薄膜トランジスタアレイを示す図となり、図14~図16それぞれのeは、図14~図16それぞれのdに示す薄膜トランジスタアレイと、別基板11上に形成した対向電極12との間に電気泳動体13を挟むことで製造される電気泳動ディスプレイを示す図となる。そして、図14~図16それぞれのa~dは、薄膜トランジスタアレイの製造方法の製造工程を示す図となる。また、図14~図16それぞれのa~eは、電気泳動ディスプレイの製造方法の製造工程を示す図となる。なお、図14~図16それぞれのa~eにおいて、左図は平面図であり、右図は一部断面図である。製造工程を説明すると、先ず、絶縁基板1上にゲート電極2、ゲート配線2a、キャパシタ電極10、及びキャパシタ配線10aを形成する図14~図16それぞれのa。次に、ゲート絶縁膜3を形成し、さらにソース電極4、ソース配線4a、ドレイン電極5、及び下部画素電極5aを形成する図14~図16の各b。そして、ソース電極4とドレイン電極5との間に半導体層6を形成し、さらに半導体層6及びソース配線4aを覆うように封止層7を形成する図14~図16の各c。そして、下部画素電極5a上に開口8aを有する層間絶縁膜8を形成し、さらにその開口8aで下部画素電極5aに接続された画素電極9を形成する図14~図16の各d。これにより、薄膜トランジスタアレイが製造される。そして、製造された薄膜トランジスタアレイと別基板11上に形成した対向電極12との間に電気泳動体13を挟むことで、電気泳動ディスプレイを製造する図14~図16の各e。なお、キャパシタ電極10及びキャパシタ配線10aは、図14~図16の各aのみに記載し、各b以降では記載を省略した。また、ソース電極4及びドレイン電極5の形状は、図14~図16ではクシ形として表記したがこれに限定されるものではない。以上のような製造方法において、ソース配線4aが縦方向に形成され、ゲート配線2aが横方向に形成される。そして、ソース配線4aは、画素電極9と重なることが許容されるため、直線とすることができる。また、図14に示す製造方法では、画素電極9が1行ごとにずれているのに合わせ、チャネルの向きを1行ごとに左右反転することで、薄膜トランジスタの下部画素電極5aを画素電極9に合わせて形成することができる。また、図15に示す製造方法では、画素電極9が1行ごとに横方向にずれているにもかかわらず、薄膜トランジスタのチャネルの向きをずらさない配置を実現している。すなわち、層間絶縁膜8までの部分層間絶縁膜8以下の構造は、従来の配置後述の図18に示す画素電極配置のTFTを作製する場合と同様の配置にしておき、画素電極9の配置だけを図2~図5に示す配置にする。この方法でも、半導体層6及び封止層7をストライプにすることができる。また、図16に示す製造方法では、ソース配線数を倍にしている。すなわち、図16に示す製造方法では、薄膜トランジスタを、縦方向が画素電極9の縦ピッチの倍、横方向が画素電極9の横ピッチの半分となる縦長を基本単位とした、縦長の構造にしている。そして、画素電極9の配線だけを図2~図5に示す配置にする。この図16に示す製造方法では、走査線数を半分にできるのでゲートドライバ数を半減できる、同一フレーム周波数ならば選択時間を長くできるので、トランジスタのオン電流が小さくてもよいといった様々な利点があるただし、ソースドライバ数は倍になる。又は、図8~図13の画素電極9を下部画素電極5aとし、層間絶縁膜8と画素電極9を形成して薄膜トランジスタアレイとしても良い。また、絶縁基板1としては、ガラスなどの無機物や、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルスルホンPES、ポリカーボネート、ポリイミドPI、ポリエーテルイミドPEI、ポリスチレンPS、ポリ塩化ビニルPVC、ポリエチレンPE、ポリプロピレンPP、ナイロンNy、エポキシなどの有機物を用いることができる。また、ゲート電極2、ゲート配線2a、キャパシタ電極10、キャパシタ配線10aとしては、Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷焼成してもよいし、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷エッチングレジスト剥離によって形成してもよい。また、ゲート絶縁膜3としては、SiO2、SiON、SiN等の無機物や、ポリビニルフェノールPVP、エポキシ等の有機物を用いることができる。製法としては、スパッタ、CVD等の真空成膜や、溶液の塗布焼成によって得られる。また、ソース電極4、ソース配線4a、ドレイン電極5、下部画素電極5aとしては、Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよいが、インクを印刷焼成して得ることが望ましい。また、印刷方法としては、反転オフセット印刷や、グラビア印刷が好適である。また、半導体層6としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェット、ディスペンサ、凸版印刷等で印刷焼成する方法が好適である。また、封止層7としては、フッ素樹脂などの有機物や、SiO2、SiN、SiON等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソエッチングレジスト除去による方法も可能であるが、溶液をスクリーン印刷等の方法で印刷焼成する方法がより好適である。また、層間絶縁膜8としては、エポキシ、アクリル等の樹脂や、フォトレジスト等を用いることができる。製法としては、フォトリソでもよいが、スクリーン印刷やグラビアオフセット印刷が好適である。また、画素電極9としては、AgペーストやCペースト等が好適である。製法としては、スクリーン印刷やグラビアオフセット印刷を用いることができる。また、別基板11としては、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルスルホンPES、ポリカーボネート、ポリイミドPI、ポリエーテルイミドPEI、ポリスチレンPS、ポリ塩化ビニルPVC、ポリエチレンPE、ポリプロピレンPP、ナイロンNy、エポキシなどの有機物を用いることができる。また、対向電極12としては、ITO、IZO、ポリアニリン、PEDOT:PSS等の透明電極が好適である。また、電気泳動体13としては、帯電させた2色の粒子を液体中に分散させたカプセルや、帯電させた1色の粒子を着色液中に分散させたものや、帯電させた2色の粒子を気体とともに閉じ込めたものなどが使用できる。計算結果次に、本実施形態における画素電極配置と比較例例えば従来例の画素電極配置とについてそれぞれ行った効果検証のための計算結果を説明する。比較例の計算結果図17は、比較例の電気泳動ディスプレイの画素電極配置の一例を説明する平面図である。図17のように、比較例の電気泳動ディスプレイの画素電極配置は、画素電極間を表す線20とし、線20がつながる部分を節21として表したときに、各節21につながる線20が4本となる配置である。すなわち、1つの節21に接する画素電極は4個となる配置である。具体的には、図18のように、画素電極9が正方形であり、縦横方向ともまっすぐに画素電極9が整列し、節21が4つの画素電極9の角正方形の角に接する画素電極配置となる。ここで、図19~図21は、図18図17に示す画素電極配置において4つの画素電極9に電位を印加した場合の電界分布の計算結果を示す図である。この図19~図20では、計算結果の表示を、最大強度を1とする相対値表示としている。また、図19に示す計算結果は、画素電極幅L=140μm、画素電極間距離S=60μm、画素電極対向電極間距離d=50μmの場合の結果である。また、図20に示す計算結果は、画素電極幅L=100μm、画素電極間距離S=100μm、画素電極対向電極間距離d=50μmの場合の結果である。また、図21に示す計算結果は、画素電極幅L=60μm、画素電極間距離S=140μm、画素電極対向電極間距離d=50μmの場合の結果である。これらの計算結果をみると、図19に示す計算結果では、節21の中央部に電界が60~70のほぼ正方形の領域が見られる。また、図20に示す計算結果では、節21の中央部に電界が40~50の大きなほぼ正方形の領域が見られる、また、図21に示す計算結果では、節21の中央部に電界が20~30のほぼ星形の領域が見られる。また、図19及び図20に示す計算結果では、電圧を高くするか印加時間を長くすれば節21部分の色変化が可能であるが、図21に示す計算結果では、それは難しい。本実施形態の計算結果図22~図27は、本実施形態における画素電極配置の画素電極に電位を印加した場合の電位分布の計算結果を示す図である。ここで、図22~図27では、図19~図21と同様に、計算結果の表示を、最大強度を1とする相対値表示としている。また、図22~図24に示す計算結果は、図2に示す画素電極配置による計算結果に相当し、すなわち、画素電極9が正方形であり、1行ごとに左右にずれた配置による計算結果に相当する。よって、節21が、上画素の辺と、左下右下画素の角に接している場合の結果に相当する。また、図22に示す計算結果は、画素電極幅L=140μm、画素電極間距離S=60μm、画素電極対向電極間距離d=50μmの場合の結果である。また、図23に示す計算結果は、画素電極幅L=100μm、画素電極間距離S=100μm、画素電極対向電極間距離d=50μmの場合の結果である。また、図24に示す計算結果は、画素電極幅L=60μm、画素電極間距離S=140μm、画素電極対向電極間距離d=50μmの場合の結果である。これらの計算結果をみると、図22に示す計算結果では、節21部分の電界がほぼ70以上となっている。また、図23に示す計算結果では、電界が40~50の三角形が繋がったような形状が見られる。また、図24に示す計算結果では、電界が20~30まで低下する。そして、図19~図21に示す比較例の計算結果と比較すると、図22に示す計算結果では、図19に示す計算結果に比べて明らかに電界が大きくなっており、図22にかかる画素電極配置では、図19にかかる画素電極配置よりも低電圧又は短時間で節部分の色変化が可能となることがわかる。また、図23に示す計算結果の40~50の領域は、図20に示す計算結果よりも小さくなっており、改善が見られる。また、図24に示す計算結果は、図21に示す計算結果と同様であり、図24に示す計算結果にかかる構造では、節21部分の色変化が難しいことがわかる。また、図3に示す画素電極配置が、図2に示す画素電極配置に対するわずかな変形であることから、その結果は、図2に示す画素電極配置の場合図22~図24と同等である。また、図25~図27に示す計算結果は、図4に示す画素電極配置による計算結果に相当し、すなわち、画素電極9が六角形であり、1行ごとに左右にずれた配置による計算結果に相当する。すなわち、節が3つの六角形の画素電極のそれぞれの角に接している場合の計算結果に相当する。また、図25に示す計算結果は、画素電極幅L=140μm、画素電極間距離S=60μm、画素電極対向電極間距離d=50μmの場合の結果である。図26に示す計算結果は、画素電極幅L=100μm、画素電極間距離S=100μm、画素電極対向電極間距離d=50μmの場合の結果である。また、図27に示す計算結果は、画素電極幅L=60μm、画素電極間距離S=140μm、画素電極対向電極間距離d=50μmの場合の結果である。これらの計算結果をみると、図25に示す計算結果では、節21部分の電界が完全に70以上となる。また、図26に示す計算結果では、節21部分の電界が全て50以上となる。また、図27に示す計算結果では、節21部分の電界が30~40の部分が見られる。そして、図19~図21に示す比較例の計算結果と比較すると、図25に示す計算結果では、図19に示す計算結果に比べて明らかに電界が大きくなっており、図25にかかる画素電極配置では、図19にかかる画素電極配置よりも低電圧又は短時間で節21部分の色変化が可能であることがわかる。また、図26及び図27に示す計算結果も、図20及び図21に示す計算結果それぞれに比べて改善が見られ、図26及び図27にかかる画素電極配置では、低電圧又は短時間で色変化が可能であることがわかる。また、図5に示す画素電極配置が、図4に示す画素電極配置に対するわずかな変形であることから、その効果は、図4に示す画素電極配置の場合図25~図27と同等である。また、図には示していないが、六角形を円や楕円に置き換えた構造でも類似の効果となる。このような画素電極配置とした場合、直径や短径が画素電極幅Lに相当するとみなせる。なお、L=180μm、S=20μm、d=50μmとした画素電極配置の計算結果図示せずによれば、画素電極間距離が小さい場合、図17や図18に示す従来の画素電極配置であっても画素間の色変化は充分に可能なため、本実施形態のような画素電極配置にする必要はない。また、L=40μm、S=160μm、d=50μmのように画素電極間距離が大きい場合図示せず、節21部分の色変化を起こすために必要な電圧や時間がかなり大きくなるため、実用的でない。以上、本発明の実施形態を具体的に説明したが、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の範囲は、請求項1により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。実施例1実施例1は、図8a~dの製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。すなわち、先ず、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソ及びウェットエッチによってゲート電極2、ゲート配線2a、キャパシタ電極10、及びキャパシタ配線10aを形成した図8a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4a、ドレイン電極5、及び画素電極9として、Agインクを反転オフセット印刷し180°Cで焼成することによってパターンを形成した図8b。その時の画素電極9の形状は、図2に示す形状に相当し、Lは100μm、Sは100μmである。さらに、ポリチオフェン溶液をインクジェット印刷、100°C焼成することにより半導体層6を形成し、次にフッ素樹脂をスクリーン印刷、100°C焼成することで封止層7を形成した図8c。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体電気泳動体13として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした図8d。この実施例1では、電圧を1.5倍に大きくするか印加時間を1.5倍に長くすることで、図23の中央部も色変化させることができた。なお、画素電極9と対向電極12の距離は約50μmであった。実施例2実施例2は、図9a~dの製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。すなわち、先ず、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソ及びウェットエッチによってゲート電極2、ゲート配線2a、キャパシタ電極10、及びキャパシタ配線10aを形成した図9a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4a、ドレイン電極5、及び画素電極9として、Agインクを反転オフセット印刷し180°Cで焼成することによってパターンを形成した図9b。その時の画素電極9の形状は、図4に示す形状に相当し、Lは60μm、Sは140μmである。さらに、ポリチオフェン溶液をインクジェット印刷、100°C焼成することにより半導体層6を形成し、次にフッ素樹脂をスクリーン印刷、100°C焼成することで封止層7を形成した図9c。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした図9d。この実施例2では、電圧を2倍に大きくするか印加時間を2倍に長くすることで、図27の中央部も色変化させることができた。なお、画素電極9と対向電極12の距離は約50μmであった。実施例3実施例3は、図10a~dの製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。すなわち、先ず、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソ及びウェットエッチによってゲート電極2、ゲート配線2a、キャパシタ電極10、及びキャパシタ配線10aを形成した図10a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4a、ドレイン電極5、及び画素電極9として、Agインクを反転オフセット印刷し180°Cで焼成することによってパターンを形成した図10b。その時の画素電極9の形状は、図2に示す形状に相当し、Lは140μm、Sは60μmである。さらに、ポリチオフェン溶液を凸版印刷、100°C焼成することにより半導体層6を形成し、次にフッ素樹脂をスクリーン印刷、100°C焼成することで封止層7を形成した図10c。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした図10d。この実施例3では、通常の電圧印加で容易に図22の中央部も色変化させることができた。なお、画素電極9と対向電極12の距離は約50μmであった。実施例4実施例4は、図11a~dの製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。すなわち、先ず、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソ及びウェットエッチによってゲート電極2、ゲート配線2a、キャパシタ電極10、及びキャパシタ配線10aを形成した図11a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4a、ドレイン電極5、及び画素電極9として、Agインクを反転オフセット印刷し180°Cで焼成することによってパターンを形成した図11b。その時の画素電極9の形状は、図4に示す形状に相当し、Lは100μm、Sは100μmである。さらに、ポリチオフェン溶液をインクジェット印刷、100°C焼成することにより半導体層6を形成し、次にフッ素樹脂をスクリーン印刷、100°C焼成することで封止層7を形成した図11c。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした図11d。この実施例4では、電圧を1.2倍に大きくするか印加時間を1.2倍に長くすることで、図26の中央部も色変化させることができた。なお、画素電極9と対向電極12の距離は約50μmであった。実施例5実施例5は、図12a~dの製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。すなわち、先ず、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソ及びウェットエッチによってゲート電極2、ゲート配線2a、キャパシタ電極10、及びキャパシタ配線10aを形成した図12a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4a、ドレイン電極5、及び画素電極9として、Agインクを反転オフセット印刷し180°Cで焼成することによってパターンを形成した図12b。その時の画素電極9の形状は、図2に示す形状に相当し、Lは100μm、Sは100μmである。さらに、ポリチオフェン溶液をインクジェット印刷、100°C焼成することにより半導体層6を形成し、次にフッ素樹脂をスクリーン印刷、100°C焼成することで封止層7を形成した図12c。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした図12d。この実施例5では、電圧を1.5倍に大きくするか印加時間を1.5倍に長くすることで、図23の中央部も色変化させることができた。なお、画素電極9と対向電極12の距離は約50μmであった。実施例6実施例6は、図13a~dの製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。すなわち、先ず、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソ及びウェットエッチによってゲート電極2、ゲート配線2a、キャパシタ電極10、及びキャパシタ配線10aを形成した図13a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4a、ドレイン電極5、及び画素電極9として、Agインクを反転オフセット印刷し180°Cで焼成することによってパターンを形成した図13b。その時の画素電極9の形状は、図4に示す形状に相当し、Lは100μm、Sは100μmである。さらに、ポリチオフェン溶液をインクジェット印刷、100°C焼成することにより半導体層6を形成し、次にフッ素樹脂をスクリーン印刷、100°C焼成することで封止層7を形成した図13c。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした図13d。この実施例6では、電圧を1.2倍に大きくするか印加時間を1.2倍に長くすることで、図26の中央部も色変化させることができた。なお、画素電極9と対向電極12の距離は約50μmであった。実施例7実施例7は、図14a~eの製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。すなわち、先ず、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソ及びウェットエッチによってゲート電極2、ゲート配線2a、キャパシタ電極10、及びキャパシタ配線10aを形成した図14a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4a、ドレイン電極5、及び下部画素電極5aとして、Agインクを反転オフセット印刷し180°Cで焼成することによってパターンを形成した図14b。さらに、ポリチオフェン溶液をインクジェット印刷、100°C焼成することにより半導体層6を形成し、次にフッ素樹脂をスクリーン印刷、100°C焼成することで封止層7を形成した図14c。そして、エポキシ樹脂をスクリーン印刷、100°C焼成することで層間絶縁膜8を形成し、Agペーストをスクリーン印刷、100°C焼成することで画素電極9を形成した図14d。その時の画素電極9の形状は、図2に示す形状に相当し、Lは140μm、Sは60μmである。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした図14e。この実施例7では、通常の電圧印加で容易に図22の中央部も色変化させることができた。なお、画素電極9と対向電極12の距離は約50μmであった。実施例8実施例8は、図15a~eの製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。すなわち、先ず、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソ及びウェットエッチによってゲート電極2、ゲート配線2a、キャパシタ電極10、及びキャパシタ配線10aを形成した図15a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4a、ドレイン電極5、及び下部画素電極5aとして、Agインクを反転オフセット印刷し180°Cで焼成することによってパターンを形成した図15b。さらに、ポリチオフェン溶液をインクジェット印刷、100°C焼成することにより半導体層6を形成し、次にフッ素樹脂をスクリーン印刷、100°C焼成することで封止層7を形成した図15c。そして、エポキシ樹脂をスクリーン印刷、100°C焼成することで層間絶縁膜8を形成し、Agペーストをスクリーン印刷、100°C焼成することで画素電極9を形成した図15d。その時の画素電極9の形状は、図4に示す形状に相当し、Lは140μm、Sは60μmである。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした図15e。この実施例8では、通常の電圧印加で容易に図25の中央部も色変化させることができた。なお、画素電極9と対向電極12の距離は約50μmであった。実施例9実施例9は、図16a~eの製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。すなわち、先ず、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソ及びウェットエッチによってゲート電極2、ゲート配線2a、キャパシタ電極10、及びキャパシタ配線10aを形成した図16a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4a、ドレイン電極5、及び下部画素電極5aとして、Agインクを反転オフセット印刷し180°Cで焼成することによってパターンを形成した図16b。さらに、ポリチオフェン溶液をインクジェット印刷、100°C焼成することにより半導体層6を形成し、次にフッ素樹脂をスクリーン印刷、100°C焼成することで封止層7を形成した図16c。そして、エポキシ樹脂をスクリーン印刷、100°C焼成することで層間絶縁膜8を形成し、Agペーストをスクリーン印刷、100°C焼成することで画素電極9を形成した図16d。その時の画素電極9の形状は、図2に示す形状に相当し、Lは140μm、Sは60μmである。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした図16e。この実施例9では、通常の電圧印加で容易に図22の中央部も色変化させることができた。なお、画素電極9と対向電極12の距離は約50μmであった。