"複数のチャンネルを持つ負荷から各チャンネルに相応するパルス信号が印加され、該パルス信号の立ち上がり及び立ち下がりエッジを検出して、該検出結果である出力信号を伝送する複数の検出部と、前記複数の検出部から伝送された複数の出力信号を受信し、前記複数のチャンネルのエッジを検出して、該検出結果である検出信号を伝送する判断部と、前記判断部から伝送された検出信号を用いて割り込みが発生したか否かを確認し、前記割り込みが発生した場合、前記印加されたパルス信号を用いてカウントを行う制御部と、を含む、PLCの入力モジュール。前記複数の検出部のそれぞれは、前記印加されたパルス信号をクロック信号として受信し、前記パルス信号で立ち上がりエッジが発生すると、ロー信号を出力して立ち上がりエッジを検出する第1エッジ検出部を含む、請求項1に記載のPLCの入力モジュール。前記複数の検出部のそれぞれは、前記パルス信号を反転させる反転部と、前記反転されたパルス信号をクロック信号として受信し、前記パルス信号で立ち上がりエッジが発生すると、ロー信号を出力して立ち下がりエッジを検出する第2エッジ検出部と、を含む、請求項2に記載のPLCの入力モジュール。前記第1及び第2エッジ検出部は、前記パルス信号で立ち上がりエッジが発生するとロー信号を出力し、前記パルス信号で立ち下がりエッジが発生するとハイ信号を出力するフリップフロップで構成される、請求項3に記載のPLCの入力モジュール。前記判断部は、前記複数の出力信号のうちの少なくとも一つがロー信号であると、ハイ信号を出力して複数のチャンネルに相応するエッジを検出する、請求項1に記載のPLCの入力モジュール。前記制御部は、前記割り込みが発生すると、前記負荷から伝送されるパルス信号を用いて、エッジの発生したチャンネル、及び発生したエッジの種類を検出して、計数値を増加または減少させるカウントを行う、請求項1に記載のPLCの入力モジュール。前記制御部は、いずれかのチャンネルで立ち上がりまたは立ち下がりエッジが発生すると、他のチャンネルのパルス信号がハイであるか、またはローであるか検出して計数値を増加または減少させる、請求項6に記載のPLCの入力モジュール。前記判断部は、前記複数の出力信号を受信してこれらの信号のうちの少なくとも一つがロー信号であると、ハイ信号を出力するNANDゲートで構成される、請求項1に記載のPLCの入力モジュール。前記判断部は、前記複数の検出部から出力される複数の信号のうち、少なくとも一つのロー信号を受信したか否かを判断する、請求項1に記載のNANDゲートでに構成される、請求項1に記載のPLCの入力モジュール。複数のチャンネルを持つ負荷から各チャンネルに相応するパルス信号が印加され、該パルス信号の立ち上がり及び立ち下がりエッジを検出して、該検出結果である出力信号を伝送する段階と、前記出力信号を伝送する段階で伝送された複数の出力信号を受信し、前記複数のチャンネルのエッジを検出して、該検出結果である検出信号を伝送する段階と、前記検出信号を伝送する段階で伝送された検出信号を用いて割り込みが発生したか否かを確認し、前記割り込みが発生した場合、前記印加されたパルス信号を用いてカウントを行う段階と、を含む、PLCの入力方法。前記出力信号を伝送する段階は、前記印加されたパルス信号をクロック信号として受信し、前記パルス信号で立ち上がりエッジが発生すると、ロー信号を出力して立ち上がりエッジを検出する段階を含む、請求項10に記載のPLCの入力方法。前記出力信号を伝送する段階は、前記パルス信号を反転させる段階と、前記反転されたパルス信号をクロック信号として受信し、前記パルス信号で立ち上がりエッジが発生すると、ロー信号を出力して立ち下がりエッジを検出する段階と、を含む、請求項11に記載のPLCの入力方法。前記立ち上がりエッジを検出する段階及び前記立ち下がりエッジを検出する段階は、前記パルス信号で立ち上がりエッジが発生するとロー信号を出力し、前記パルス信号で立ち下がりエッジが発生するとハイ信号を出力することを特徴とする、請求項12に記載のPLCの入力方法。検出信号を伝送する段階は、前記複数の出力信号のうちの少なくとも一つがロー信号であると、ハイ信号を出力して複数のチャンネルに相応するエッジを検出することを特徴とする、請求項10に記載のPLCの入力方法。前記カウントを行う段階は、前記割り込みが発生すると、前記負荷から伝送されるパルス信号を用いて、エッジの発生したチャンネル、及び発生したエッジの種類を検出して、計数値を増加または減少させるカウントを行うことを特徴とする、請求項10に記載のPLCの入力方法。本発明の思想は、パルスのエッジを検出する回路を追加することで、多チャンネルの計数値をカウントすることができるPLCの入力モジュールを提供することにある。このために、本発明の一実施例によるPLCの入力モジュールは、複数のチャンネルを持つ負荷から各チャンネルに相応するパルス信号が印加され、該パルス信号の立ち上がり及び立ち下がりエッジを検出して、該検出結果である出力信号を伝送する複数の検出部と、前記複数の検出部から伝送された複数の出力信号を受信し、前記複数のチャンネルのエッジを検出し、該検出結果である検出信号を伝送する判断部と、前記判断部から伝送された検出信号を用いて割り込みが発生したか否かを確認し、前記割り込みが発生した場合、前記印加されたパルス信号を用いてカウントを行う制御部と、を含む。ここで、前記複数の検出部のそれぞれは、前記印加されたパルス信号をクロック信号として受信し、前記パルス信号で立ち上がりエッジが発生すると、ロー信号を出力して立ち上がりエッジを検出する第1エッジ検出部を含む。また、前記検出部は、前記パルス信号を反転させる反転部と、前記反転されたパルス信号をクロック信号として受信し、前記パルス信号で立ち上がりエッジが発生すると、ロー信号を出力して立ち下がりエッジを検出する第2エッジ検出部と、を含む。ここで、第1及び第2エッジ検出部は、前記パルス信号で立ち上がりエッジが発生すると、ロー信号を出力し、前記パルス信号で立ち下がりエッジが発生すると、ハイ信号を出力するフリップフロップで構成される。そして、判断部は、前記複数の出力信号のうちの少なくとも一つがロー信号であると、ハイ信号を出力して複数のチャンネルに相応するエッジを検出する。なお、制御部は、前記割り込みが発生すると、前記負荷から伝送されるパルス信号を用いて、どのチャンネルでエッジが発生したか、及び該発生したエッジの種類を検出して、計数値を増加または減少させるカウントを行う。さらに、前記制御部は、いずれかのチャンネルで立ち上がりまたは立ち下がりエッジが発生すると、他のチャンネルのパルス信号がハイであるか、またはローであるか検出して計数値を増加または減少させる。そして、判断部は、前記複数の出力信号を受信してこれらの信号のうちの少なくとも一つがロー信号であると、ハイ信号を出力するNANDゲートで構成される。上記のように、本発明の一実施例によるPLCの入力モジュールによれば、PLCの入力モジュールにパルスのエッジを検出する回路を追加して立ち上がり及び立ち下がりエッジを容易に検出することによって、チャンネルの数が増加してもカウントを行うことが可能になる。また、チャンネル数の増加に応じてマイクロプロセッサのリソースを増加させることなく、效率的にチャンネルの数を可変することができる。そして、デジタル入力回路を応用することによって、既存のカウンタモジュールのようなマイクロプロセッサを組み込まずとも、より容易に多チャンネル高速カウンタの機能を果たすことができる。図1は、本発明の一実施例によるPLCシステムの構成図である。図1を参照すると、PLCシステム1は、PLCシステム全体に電源を供給する電源モジュール10と、PLCシステム全体の全般的な制御動作を行い、上位システムと通信してデータをやり取りするCPUモジュール20と、センサー22またはスイッチ23からデータを取り込んでCPUモジュール20に伝達し、エンコーダ24からパルス信号を受信して計数値をカウントするカウンタモジュールの機能が内蔵されている入力モジュール30と、CPUモジュール20から制御命令を受けて、制御対象である負荷に動作信号を出力する出力モジュール40と、を含んで構成される。図2は、本発明の一実施例によるエッジ検出回路が含まれている入力モジュールの構成図であり、図3は、本発明の一実施例による入力モジュールの動作状態を示す図である。図2及び図3に示すように、PLCの入力モジュール30は、調節部31:31a,31b、絶縁部32:32a,32b、安定化部33:33a,33b、検出部34:34a34a_1,34a_2,34a_3,34b34b_1,34b_2,34b_3、判断部35及び制御部36を含んで構成される。PLCの入力モジュール30を説明するに先立ち、本発明の一実施例でチャンネルはA相及びB相の2つで構成されるとするが、これに限定されず、チャンネルの数は様々にすることができる。以下、本発明の一実施例によるPLCの入力モジュールの構成要素について詳細に説明する。複数のチャンネルを持つ負荷、すなわち、エンコーダ24では、モーターの移動量及び速度などを各チャンネルごとにパルス形態として出力し、調節部31:31a,31bは、抵抗resistorなどで構成され、入力される電圧を、絶縁部32:32a,32bが動作するのに適当な電圧レベルに調節する。絶縁部32:32a,32bは、エンコーダ24から出力されるパルス形態の信号交流電圧を安定化部33:33a,33bに伝達し、内部回路と外部回路との絶縁を行う。安定化部33:33a,33bは、絶縁部32:32a,32bから伝達されたパルス形態の信号、すなわち、パルス信号を安定化して検出部34:34a,34bに伝達する。検出部34:34a,34bは、パルス信号の立ち上がり及び立ち下がりエッジを検出し、検出された結果である出力信号を判断部35に伝送する手段で、各チャンネルごとに1個が構成される。一例として、負荷、すなわち、エンコーダ24が2個のチャンネルを持つ場合は、調節部31、絶縁部32、安定化部33及び検出部34もそれぞれ2個とする。検出部34a,34bは、第1エッジ検出部34a_1,34b_1、反転部34a_2,34b_2及び第2エッジ検出部34a_3,34b_3を備える。第1エッジ検出部34a_1,34b_1は、立ち上がりエッジを検出する手段で、安定化部33a,33bから伝達されたパルス信号をクロックclock信号とし、電源電圧Vccを入力信号とすることで、第1出力信号を出力する。図3を参照してより具体的に説明すると、第1エッジ検出部34a_1,34b_1は、入力端子Dには電源電圧Vccを印加し、クロック端子CLKにはのパルス信号を印加し、パルス信号で立ち上がりエッジ図3のU1部分が発生すると、ロー信号の出力信号を出力して、立ち上がりエッジの発生した部分を検出可能にする。ここで、立ち上がりエッジとは、パルス信号がロー0からハイ1に変わる時であり、図3のU1部分に該当し、立ち下がりエッジとは、パルス信号がハイ1からロー0に変わる時であって、図3のU2部分に該当する。このような第1エッジ検出部34a_1,34b_1は、DフリップフロップDFlip-Flopで構成される。反転部34a_2,34b_2は、XORExclusiveORゲートで構成され、安定化部33a,33bから伝達されたのパルス信号を反転させる。反転部34a_2,34b_2でパルス信号を反転させる理由は、立ち下がりエッジの発生した部分を検出するためである。すなわち、図3に示すように、のパルス信号で立ち上がりエッジを検出すると、のパルス信号はのパルス信号を反転させたものであるから、のパルス信号の立ち下がりエッジを検出可能になる。第2エッジ検出部34a_3,34b_3は、反転されたパルス信号をクロック信号として受信し、パルス信号で立ち上がりエッジが発生すると、ロー信号を出力して立ち下がりエッジを検出する。より具体的に説明すると、第2エッジ検出部34a_3,34b_3は、入力端子Dには電源電圧を印加し、クロック端子CLKにはのパルス信号を印加し、のパルス信号で立ち上がりエッジU3部分が発生すると、のロー信号を出力するが、のパルス信号がのパルス信号を反転させたものであるから、のパルス信号の立ち上がりエッジ部分U3部分は、のパルス信号の立ち下がりエッジ部分U2部分となり、のパルス信号の立ち下がりエッジを検出可能になる。判断部35は、NANDゲートNANDgateで構成され、検出部から複数の出力信号を受信して複数のチャンネルのエッジを検出し、検出された結果である検出信号を制御部36に伝送する。さらにいうと、判断部35は、図2のA相の第1及び第2エッジ検出部34a_1,34a_3から出力される2つの信号と、B相の第1及び第2エッジ検出部34b_1,34b_3から出力される2つの信号を全て受信し、少なくとも一つからロー信号が受信されたかどうか判断する。もし、ロー信号が受信されると、判断部35は、ハイ信号を出力することによってA相またはB相のエッジを検出する。制御部36は、入力モジュール30を全般的に制御するマイクロコントローラで、判断部35から伝送された検出信号を用いて割り込みが発生したか否かを確認し、割り込みが発生すると、エンコーダ24から出力されるパルス信号を用いてカウントを行う。詳細に説明すると、制御部36は、判断部35からハイ信号が出力されるとすなわち、複数のチャンネルのうちのいずれか一つにおいてでもエッジが発生すると、割り込みが発生したものと判断する。そして、制御部36は、判断の結果、割り込みが発生すると、エンコーダ24から出力されるパルス信号を受信して、エッジの発生したチャンネル、及び発生したエッジの種類を検出して、計数値を増加させたり減少させたりする。すなわち、図3で、のパルス信号は判断部35から出力される検出信号で、のパルス信号で初めてハイ信号が発生したパルスP部分からは、のパルス信号で立ち上がりエッジU1部分が発生したことがわかり、制御部36は、のパルス信号で立ち上がりエッジが発生し、のパルス信号がローであれば、計数値1を増加させる。逆に、制御部36は、のパルス信号で立ち上がりエッジが発生し、のパルス信号がハイであれば、計数値1を減少させる。また、制御部36は、のパルス信号で立ち下がりエッジが発生し、のパルス信号がローであれば、計数値1を減少させ、のパルス信号で立ち下がりエッジが発生し、のパルス信号がハイであれば、計数値1を増加させる。以下では、本発明の一実施例による割り込み発生後に計数値をカウントする過程について説明する。図4は、本発明の一実施例によるA相及びB相の計数値をカウントする過程を示す動作流れ図である。図4を参照すると、制御部36では、割り込みが発生したか否かを判断するS400。S400で割り込みが発生すると、制御部36のIN0~IN3の端子に印加されるパルス信号を分析して、どのチャンネルA相またはB相でエッジが発生したかを検出するとともに、発生したエッジの種類立ち上がりエッジまたは立ち下がりエッジを検出するS401。次に、A相で立ち上がりエッジが発生したと判断されるとS402の‘はい’、B相のパルス信号がロー状態なのか、またはハイ状態なのか検出するすなわち、パルス信号がロー信号であるか、またはハイ信号であるか検出するS403。もし、B相のパルス信号がローであるとS403の‘はい’、制御部36は、計数値を1増加させS404、B相のパルス信号がハイであるとS403の‘いいえ’、計数値を1減少させるS404。一方、S402においてA相で立ち上がりエッジではなく立ち下がりエッジが発生したと判断されるとS406、B相のパルス信号がローなのか、またはハイなのか検出するS407。B相のパルス信号がローであるとS407の‘はい’、制御部36は計数値を1減少させS408、B相のパルス信号がハイであるとS407の‘いいえ’、計数値を1増加させるS409。一方、B相で立ち上がりエッジが発生したと判断されるとS410の‘はい’、A相のパルス信号がロー状態なのか、またはハイ状態なのか検出するすなわち、パルス信号がロー信号であるか、またはハイ信号であるか検出するS411。A相のパルス信号がローであるとS411の‘はい’、制御部36は計数値を1減少させS412、A相のパルス信号がハイであるとS411の‘いいえ’、計数値を1増加させるS413。一方、S410においてB相で立ち上がりエッジではなく立ち下がりエッジが発生したと判断されるとS414、A相のパルス信号がローであるか、またはハイであるか検出するS415。A相のパルス信号がローであるとS415の‘はい’、制御部36は計数値を1増加させS416、A相のパルス信号がハイであるとS415の‘いいえ’、計数値を1減少させるS417。そして、制御部36は、判断部35のCLR端子にロー信号を出力して判断部35の出力信号をクリアclearすることで、割り込みを終了する。"