表面に酸化膜が成膜された支持基板用半導体ウェーハの第1主面に、活性層用半導体層が形成されたSOIウェーハであって、前記支持基板用半導体ウェーハの側面に、ウェーハ内部の支持基板半導体が露出する半導体露出部を有していることを特徴とする、SOIウェーハ。前記半導体露出部は、前記支持基板用半導体ウェーハの外周端部から、前記活性層用半導体層が形成された前記第1主面と対向する第2主面側の領域に、形成されることを特徴とする、請求項1に記載のSOIウェーハ。前記半導体露出部は、前記支持基板用半導体ウェーハの外周部を略垂直に切削または研磨することで形成されることを特徴とする、請求項1に記載のSOIウェーハ。前記半導体露出部は、前記支持基板用半導体ウェーハの外周部に成膜された酸化膜を、当該外周部の形状に沿って研磨することで形成されることを特徴とする、請求項1に記載のSOIウェーハ。前記半導体露出部には、高濃度の不純物層が形成されていることを特徴とする、請求項1に記載のSOIウェーハ。表面に酸化膜が成膜された支持基板用半導体ウェーハの第1主面に、活性層用半導体層が形成されたSOIウェーハを製造する方法であって、1つの研磨パッドを前記活性層用半導体層の表面および前記支持基板用半導体ウェーハの側面に接触させて、当該表面と側面とを同時に研磨する工程を含む、SOIウェーハの製造方法。前記研磨パッドは、変形可能な素材であり、前記研磨する工程は、前記研磨パッドを変形させて、前記活性層用半導体層の表面と前記支持基板用半導体ウェーハの側面との双方に前記研磨パッドを接触させることを特徴とする、請求項6に記載のSOIウェーハの製造方法。周知のように、半導体ウェーハの製造プロセスでは、イオン注入等の支持基板用半導体ウェーハ110の内部、つまり支持基板半導体111に電荷が注入される工程が存在する。ここで、上述したように、シリコン酸化膜112は、支持基板半導体111の表面全体を覆うように成膜される。一般的に、イオン注入工程において注入されるイオンはプラスに帯電しているため、シリコン酸化膜112で覆われている支持基板半導体111は、プラスに帯電することとなる図16a。または、洗浄工程のジェットスクラブ処理において、従来のSOIウェーハ101と水との摩擦により、従来のSOIウェーハ101の表面が分極して支持基板用半導体ウェーハ110の内部、つまり支持基板半導体111が帯電してしまうことも考えられる。ここで、支持基板用半導体ウェーハ110の内部に注入され支持基板半導体111に帯電したプラス電荷は、シリコン酸化膜112の厚みが薄ければ1μm未満大気中に放電される大気中に漂うマイナスイオンのマイナス電荷によって打ち消される。しかし、シリコン酸化膜112が厚くなればなる程1μm以上、支持基板半導体111に帯電したプラス電荷は、大気中に放電され難くなる。この支持基板用半導体ウェーハ110の内部にプラス電荷が溜まった状態のままで半導体製造を継続した場合、ウェーハ製造設備で使用される搬送ステージ50に載置したときに支持基板用半導体ウェーハ110支持基板半導体111の最表層部に集まったプラス電荷によって、搬送ステージ50の表面にマイナス電荷が引き寄せられ、搬送ステージ50がマイナス-に帯電する図16b。従って、SOIウェーハ101と搬送ステージ50とが接触する境界図16b、矢印Yの部分は、プラス電荷が集まった支持基板用半導体ウェーハ110支持基板半導体111の最表層部とマイナスに帯電した搬送ステージ50の表面との間となり、この境界を跨いだ2つの帯電電荷はプラスとマイナスの異極性となる。従って、搬送ステージ50からSOIウェーハ101を引き離す際には、境界を跨いだ2つの帯電電荷が異なる極性であるため静電吸着現象が生じてしまう。その結果、例えば、静電吸着現象が起因となるSOIウェーハ101とウェーハ製造設備で使用される搬送ステージ50との貼り付きによる搬送不良等が発生するという問題がある。また、シリコン酸化膜112の寿命が低下したり、活性層120側の帯電が原因となる閾値電圧変動や耐圧低下等が起こったりするおそれもある。それ故に、本発明の目的は、簡単な方法を用いて、SOIウェハとウェーハ製造設備で使用される搬送ステージと間における静電吸着現象の発生を無くし、静電吸着現象を起因とするウェーハの搬送不良等の発生を防止することができるSOIウェーハおよびそのSOIウェーハの製造方法を提供することである。本発明は、表面に酸化膜が成膜された支持基板用半導体ウェーハの第1主面に、活性層用半導体層が形成されたSOIウェーハに向けられている。そして、上記目的を達成するために、本発明のSOIウェーハは、支持基板用半導体ウェーハの側面に、ウェーハ内部の支持基板半導体が露出する半導体露出部を有していることを特徴とする。かかる構成により、プラスイオンの注入処理などが行われても支持基板用半導体ウェーハの内部に電荷が蓄積されることを防げる。好ましくは、この半導体露出部は、支持基板用半導体ウェーハの外周端部から活性層用半導体層が形成された第1主面と対向する第2主面側の領域に形成される。このように形成すれば、今までのウェーハをそのまま利用しても外径サイズを変えることなく、半導体露出部を有したSOIウェーハを製造することができる。また、半導体露出部は、支持基板用半導体ウェーハの外周部を略垂直に切削または研磨することで形成してもよい。このように形成すれば、半導体ウェーハの製造プロセスの終盤工程で、支持基板用半導体ウェーハの外周端部が鋭角になるナイフエッジ問題の発生を回避することができる。さらには、半導体露出部は、支持基板用半導体ウェーハの外周部に成膜された酸化膜をこの外周部の形状に沿って研磨することで形成してもよい。なお、この半導体露出部には、高濃度の不純物層が形成されていることが望ましい。高濃度の不純物層を形成すれば、半導体露出部の抵抗値が低くなるため、支持基板用半導体ウェーハの内部に注入されるプラスイオンなどを素早く短時間で大気中に放出することが期待できる。上述した半導体露出部は、1つの研磨パッドを活性層用半導体層の表面および支持基板用半導体ウェーハの側面に接触させて、この表面と側面とを同時に研磨することで、単一の工程において形成することができる。この研磨パッドは、変形可能な素材が好ましく、研磨パッドを変形させて、活性層用半導体層の表面と支持基板用半導体ウェーハの側面との双方に研磨パッドを接触させることで、単一の工程による活性層用半導体層の表面の研磨と半導体露出部の形成とを、容易に実現可能である。上記本発明によれば、支持基板用半導体ウェーハに支持基板半導体が露出した半導体露出部が形成されているので、支持基板用半導体ウェーハの内部が帯電することがなく、ウェーハ製造設備で使用される搬送ステージとの間で静電吸着現象が生じない。よって、SOIウェーハの製造プロセスにおいて、静電吸着現象が起因となるウェーハの搬送不良等の発生を防止することができる。以下、本発明が提供する半導体素子の形成に用いられるSOIウェーハについて、そのSOIウェーハの構造、課題が解決される原理、およびSOIウェーハの製造方法を、図面を参照しながら順に説明する。1.SOIウェーハの構造図1は、本発明の一実施形態に係るSOIウェーハ1の構造例を説明する断面図である。図1に示す本実施形態のSOIウェーハ1は、支持基板用半導体ウェーハ10と、埋め込み酸化膜12aと、活性層20とを備えている。また、支持基板用半導体ウェーハ10には、半導体露出部13が形成されている。このSOIウェーハ1は、単結晶シリコンSiからなる支持基板半導体11の表面の全体に、熱酸化処理によって絶縁性を有するシリコン酸化膜1212aおよび12bで構成されるが成膜されているものを基礎とする。このシリコン酸化膜12が成膜された支持基板半導体11の第1主面図1では上面としているには、単結晶シリコンからなる活性層20が形成されている。シリコン酸化膜12のうち、この活性層20と支持基板半導体11とで挟まれたシリコン酸化膜の部分を、特に埋め込み酸化膜BOX層またはBOX酸化膜とも呼ばれる12aと称する。そして、シリコン酸化膜12のうち、埋め込み酸化膜12aを除いたシリコン酸化膜12bと支持基板半導体11とによって、支持基板用半導体ウェーハ10が構成される。また、支持基板用半導体ウェーハ10には、シリコン酸化膜12bが除去されて支持基板半導体11が露出して直接大気に触れる半導体露出部13が形成されている。この図1に示した例では、支持基板用半導体ウェーハ10の活性層20が形成された第1主面と対向する第2主面図1では下面としている側の所定の位置詳細は後述するに、半導体露出部13を形成している。なお、この支持基板用半導体ウェーハ10に形成される半導体露出部13は、図1に示した位置および形状に限られるものではなく、後述する製造方法例で示す位置および形状で形成されてもよい。この半導体露出部13は、後述するように、SOIウェーハ1の製造プロセスにおいて、ウェーハ製造設備で使用される搬送アーム、搬送ステージ、およびチャンバーステージ等以下、総称して搬送ステージと記すの帯電可能な導電性部材と、支持基板用半導体ウェーハ10の第2主面との間における静電吸着現象の発生を無くす目的で、支持基板用半導体ウェーハ10に形成される。2.課題が解決される原理図2は、本発明の一実施形態に係るSOIウェーハ1の構造によって、従来の解決課題であった静電吸着現象の発生を防止できる原理を説明するための図である。本発明のSOIウェーハ1に対して、プラスイオンの注入処理が行われると、支持基板用半導体ウェーハ10の内部、つまり支持基板半導体11がプラスに帯電した状態となる図2a。背景技術で述べたように、支持基板半導体11の表面に成膜されたシリコン酸化膜12の厚みが1μm未満と薄ければ、支持基板半導体11に帯電したプラス電荷はシリコン酸化膜12を通過して大気中に放電されるすなわち、大気中に漂うマイナスイオンのマイナス電荷によって打ち消される。しかし、支持基板半導体11に成膜されたシリコン酸化膜12の厚みが1μm以上になると、支持基板半導体11に帯電したプラス電荷の大半は大気中に放電されることなく、支持基板半導体11に溜まることになる。よって、支持基板用半導体ウェーハ10がプラスに帯電した状態となる。ところが、本発明の特徴的なSOIウェーハ1の構造では、支持基板用半導体ウェーハ10の第2主面側には、シリコン酸化膜12bが除去されて支持基板半導体11が露出して大気に直接触れる半導体露出部13が形成されている。これにより、プラスイオンの注入処理によって支持基板用半導体ウェーハ10の内部に注入されたプラス電荷は、支持基板半導体11に溜まることなく、この半導体露出部13から直ちに大気中に放電される図2b。従って、支持基板半導体11は、プラスイオンの注入処理後にプラスに帯電することがない。このため、本発明のSOIウェーハ1の構造では、SOIウェーハ1が接触する搬送ステージ50の表面部分図2cの点線領域には、マイナス-が帯電することがない。従って、搬送ステージ50からSOIウェーハ1を引き離す際には、帯電していないため静電吸着現象が生じない。よって、SOIウェーハの製造プロセスにおいて、静電吸着現象が起因となるウェーハの搬送不良等の発生を防止することができる。3.SOIウェーハの製造方法上述した構造による本発明のSOIウェーハ1を実現するための製造方法として、例えば以下の製造方法が考えられる。図3~図11は、本発明の一実施形態に係るSOIウェーハ1の製造方法例1~製造方法例8を説明する図である。<製造方法例1>図3は、本発明の一実施形態に係るSOIウェーハ1の製造方法例1を説明する図である。この製造方法例1では、次の工程A~工程Dが実行される。まず、単結晶シリコンからなる支持基板半導体11および活性層用基板半導体21を用意する。この支持基板半導体11は、次の工程Aにおいて表面にシリコン酸化膜12が成膜されたときに、最終的に必要なSOIウェーハ1の外周サイズSd以下、所望の外周サイズSdと記すと同じ大きさの外周サイズSとなるものを用意する。つまり、厚みTのシリコン酸化膜12が成膜されるものと仮定すると、用意する支持基板半導体11の外周サイズSは、S=Sd-2Tを満足することになる。工程A:支持基板半導体11に熱酸化処理を施して、支持基板半導体11の表面全体に絶縁性のシリコン酸化膜12を成膜する。工程B:シリコン酸化膜12を成膜した支持基板半導体11と活性層用基板半導体21とを密着させ、熱処理を施して支持基板半導体11と活性層用基板半導体21とを貼り合わせる。工程C:活性層用基板半導体21の、支持基板半導体11が貼り合わされていない側の表面工程Bの点線および端面を研磨処理し、所望の厚さおよび形状を有した活性層SOI層20を形成する。これにより、活性層20、埋め込み酸化膜12a、および支持基板用半導体ウェーハ10からなるSOIウェーハ1が形成される。工程D:支持基板用半導体ウェーハ10の活性層20が形成されていない側第2主面の一部を研磨して、支持基板半導体11が露出した半導体露出部13を形成する。このとき、SOIウェーハ1の外径を変えないようにするために、支持基板用半導体ウェーハ10の外周端部から第2主面までの範囲Xの領域で半導体露出部13を形成することが望ましい。<製造方法例2>図4は、本発明の一実施形態に係るSOIウェーハ1の製造方法例2を説明する図である。この製造方法例2では、次の工程A~工程Dが実行される。まず、単結晶シリコンからなる支持基板半導体11を用意する。この支持基板半導体11は、次の工程Aにおいて表面にシリコン酸化膜12が成膜されたときに所望の外周サイズSdと同じ大きさの外周サイズSとなるものを用意する。つまり、上述した製造方法例1と同様に、用意する支持基板半導体11の外周サイズSは、S=Sd-2Tを満足することになる。工程A:支持基板半導体11に熱酸化処理を施して、支持基板半導体11の表面全体に絶縁性のシリコン酸化膜12を成膜する。工程B:シリコン酸化膜12が成膜された支持基板半導体11の一方主面第2主面の一部を研磨して、支持基板半導体11が露出した半導体露出部13を形成する。このとき、SOIウェーハ1の外径を変えないようにするために、シリコン酸化膜12が成膜された支持基板半導体11の外周端部から第2主面までの範囲Xの領域で半導体露出部13を形成することが望ましい。工程C:単結晶シリコンからなる活性層用基板半導体21を用意する。シリコン酸化膜12を成膜した支持基板半導体11の半導体露出部13を形成していない他方主面第1主面と活性層用基板半導体21とを密着させ、熱処理を施して支持基板半導体11と活性層用基板半導体21とを貼り合わせる。工程D:活性層用基板半導体21の、支持基板半導体11が貼り合わされていない側の表面工程Cの点線および端面を研磨処理し、所望の厚さおよび形状を有した活性層SOI層20を形成する。これにより、活性層20、埋め込み酸化膜12a、および支持基板用半導体ウェーハ10からなるSOIウェーハ1が形成される。<製造方法例3>図5は、本発明の一実施形態に係るSOIウェーハ1の製造方法例3を説明する図である。この製造方法例3では、次の工程A~工程Dが実行される。まず、単結晶シリコンからなる支持基板半導体11および活性層用基板半導体21を用意する。この支持基板半導体11は、後の工程DにおいてSOIウェーハ1の外周部を切削または研磨するため、所望の外周サイズSdと同じ大きさまたはそれ以上の大きさの外周サイズSとなるものを用意する。つまり、成膜されるシリコン酸化膜12の厚みにかかわらず、用意する支持基板半導体11の外周サイズSは、S≧Sdを満足することになる。工程A:支持基板半導体11に熱酸化処理を施して、支持基板半導体11の表面全体に絶縁性のシリコン酸化膜12を成膜する。工程B:シリコン酸化膜12を成膜した支持基板半導体11と活性層用基板半導体21とを密着させ、熱処理を施して支持基板半導体11と活性層用基板半導体21とを貼り合わせる。工程C:活性層用基板半導体21の、支持基板半導体11が貼り合わされていない側の表面工程Bの点線および端面を研磨処理し、所望の厚さおよび形状を有した活性層SOI層20を形成する。これにより、活性層20、埋め込み酸化膜12a、および支持基板用半導体ウェーハ10からなるSOIウェーハ1が形成される。工程D:支持基板用半導体ウェーハ10の外周部を、成膜されたシリコン酸化膜12の厚さ以上の幅Wで略垂直に切削または研磨して工程Cの点線、支持基板半導体11が露出した半導体露出部13を形成する。なお、切削または研磨後のSOIウェーハ1の外周サイズSが所望の外周サイズSdとなるように、切削または研磨する幅Wが決定される。<製造方法例4>図6は、本発明の一実施形態に係るSOIウェーハ1の製造方法例4を説明する図である。この製造方法例4では、次の工程A~工程Dが実行される。まず、単結晶シリコンからなる支持基板半導体11を用意する。この支持基板半導体11は、後の工程BにおいてSOIウェーハ1の外周部を切削または研磨するため、所望の外周サイズSdと同じ大きさまたはそれ以上の大きさの外周サイズSとなるものを用意する。つまり、上述した製造方法例3と同様に、用意する支持基板半導体11の外周サイズSは、S≧Sdを満足することになる。工程A:支持基板半導体11に熱酸化処理を施して、支持基板半導体11の表面全体に絶縁性のシリコン酸化膜12を成膜する。工程B:シリコン酸化膜12が成膜された支持基板半導体11の外周部を、成膜されたシリコン酸化膜12の厚さ以上の幅Wで略垂直に切削または研磨して工程Aの点線、支持基板半導体11が露出した半導体露出部13を形成する。なお、切削または研磨後のSOIウェーハ1の外周サイズSが所望の外周サイズSdとなるように、切削または研磨する幅Wが決定される。工程C:単結晶シリコンからなる活性層用基板半導体21を用意する。シリコン酸化膜12を成膜した支持基板半導体11の一方主面第1主面と活性層用基板半導体21とを密着させ、熱処理を施して支持基板半導体11と活性層用基板半導体21とを貼り合わせる。工程D:活性層用基板半導体21の、支持基板半導体11が貼り合わされていない側の表面工程Cの点線および端面を研磨処理し、所望の厚さおよび形状を有した活性層SOI層20を形成する。これにより、活性層20、埋め込み酸化膜12a、および支持基板用半導体ウェーハ10からなるSOIウェーハ1が形成される。<製造方法例5>図7は、本発明の一実施形態に係るSOIウェーハ1の製造方法例5を説明する図である。この製造方法例5では、次の工程A~工程Dが実行される。まず、単結晶シリコンからなる支持基板半導体11および活性層用基板半導体21を用意する。この支持基板半導体11は、後の工程DにおいてSOIウェーハ1の外周部を研磨するため、所望の外周サイズSdと同じ大きさまたはそれ以上の大きさの外周サイズSとなるものを用意する。つまり、成膜されるシリコン酸化膜12の厚みにかかわらず、用意する支持基板半導体11の外周サイズSは、S≧Sdを満足することになる。工程A:支持基板半導体11に熱酸化処理を施して、支持基板半導体11の表面全体に絶縁性のシリコン酸化膜12を成膜する。工程B:シリコン酸化膜12を成膜した支持基板半導体11と活性層用基板半導体21とを密着させ、熱処理を施して支持基板半導体11と活性層用基板半導体21とを貼り合わせる。工程C:活性層用基板半導体21の、支持基板半導体11が貼り合わされていない側の表面工程Bの点線および端面を研磨処理し、所望の厚さおよび形状を有した活性層SOI層20を形成する。これにより、活性層20、埋め込み酸化膜12a、および支持基板用半導体ウェーハ10からなるSOIウェーハ1が形成される。工程D:支持基板用半導体ウェーハ10の外周部を、成膜されたシリコン酸化膜12の厚さ以上の幅Wで外周形状に沿って研磨して工程Cの点線、支持基板半導体11が露出した半導体露出部13を形成する。なお、研磨後のSOIウェーハ1の外周サイズSが所望の外周サイズSdとなるように、研磨する幅Wが決定される。<製造方法例6>図8は、本発明の一実施形態に係るSOIウェーハ1の製造方法例6を説明する図である。この製造方法例6では、次の工程A~工程Dが実行される。まず、単結晶シリコンからなる支持基板半導体11を用意する。この支持基板半導体11は、後の工程BにおいてSOIウェーハ1の外周部を研磨するため、所望の外周サイズSdと同じ大きさまたはそれ以上の大きさの外周サイズSとなるものを用意する。つまり、上述した製造方法例5と同様に、用意する支持基板半導体11の外周サイズSは、S≧Sdを満足することになる。工程A:支持基板半導体11に熱酸化処理を施して、支持基板半導体11の表面全体に絶縁性のシリコン酸化膜12を成膜する。工程B:シリコン酸化膜12が表面に成膜された支持基板半導体11の外周部を、成膜されたシリコン酸化膜12の厚さ以上の幅Wで外周形状に沿って研磨して工程Aの点線、支持基板半導体11が露出した半導体露出部13を形成する。なお、研磨後のSOIウェーハ1の外周サイズSが所望の外周サイズSdとなるように、研磨する幅Wが決定される。工程C:単結晶シリコンからなる活性層用基板半導体21を用意する。シリコン酸化膜12を成膜した支持基板半導体11の一方主面第1主面と活性層用基板半導体21とを密着させ、熱処理を施して支持基板半導体11と活性層用基板半導体21とを貼り合わせる。工程D:活性層用基板半導体21の、支持基板半導体11が貼り合わされていない側の表面工程Cの点線および端面を研磨処理し、所望の厚さおよび形状を有した活性層SOI層20を形成する。これにより、活性層20、埋め込み酸化膜12a、および支持基板用半導体ウェーハ10からなるSOIウェーハ1が形成される。<製造方法例7>図9は、本発明の一実施形態に係るSOIウェーハ1の製造方法例7を説明する図である。この製造方法例7は、上述した製造方法例1図3の工程Dが終了した後に、以下の工程Eが実行される。工程E:支持基板用半導体ウェーハ10に形成された半導体露出部13の付近に存在するシリコンに、リンPまたはボロンBなどの高濃度不純物をイオン注入法または熱拡散法によって導入し、高濃度不純物層14を形成する。同様にして、この工程Eは、上述した製造方法例3図5の工程Dが終了した後に実行することが可能であり、この実行の結果、図11aに示す高濃度不純物層14が形成されたSOIウェーハ1が完成する。また、この工程Eは、上述した製造方法例5図7の工程Dが終了した後に実行することも可能であり、この実行の結果、図11bに示す高濃度不純物層14が形成されたSOIウェーハ1が完成する。<製造方法例8>図10は、本発明の一実施形態に係るSOIウェーハ1の製造方法例8を説明する図である。この製造方法例8は、上述した製造方法例2図4の工程Bが終了した後に、以下の工程Eが実行される。工程E:シリコン酸化膜12が成膜された支持基板半導体11に形成された半導体露出部13の付近に存在するシリコンに、リンPまたはボロンBなどの高濃度不純物をイオン注入法または熱拡散法によって導入し、高濃度不純物層14を形成する。同様にして、この工程Eは、上述した製造方法例4図6の工程Bが終了した後に実行することが可能であり、この実行の結果、図11aに示す高濃度不純物層14が形成されたSOIウェーハ1が完成する。また、この工程Eは、上述した製造方法例6図8の工程Bが終了した後に実行することも可能であり、この実行の結果、図11bに示す高濃度不純物層14が形成されたSOIウェーハ1が完成する。上述した製造方法例7および製造方法例8における工程Eの追加により、半導体露出部13に高濃度不純物層14が形成され、半導体露出部13の付近の抵抗値が低くなる。よって、支持基板用半導体ウェーハ10の内部に注入された電荷を、より短時間に半導体露出部13から大気中に放電できることが期待できる。<半導体露出部13の加工手法>次に、支持基板用半導体ウェーハ10に半導体露出部13を形成するための効果的な加工手法を説明する。以下に説明する加工手法は、SOIウェーハ1の製造において必須の工程である層間膜CMP工程を利用して実現するものであり、特に製造方法例3図5に示したように、支持基板用半導体ウェーハ10の外周部を略垂直に研磨して半導体露出部13を形成するウェーハ構造である場合に適している。図12Aは、従来のSOIウェーハ101の製造において層間膜CMP工程を利用して、支持基板用半導体ウェーハ110の表面に形成された活性層120の表面を研磨する手法を説明する図である。図12Bは、本発明のSOIウェーハ1の製造において層間膜CMP工程を利用して、支持基板用半導体ウェーハ10の表面に形成された活性層20の表面研磨と、半導体露出部13の形成とを、同時に行う手法を説明する図である。層間膜CMP工程とは、凹凸している絶縁膜などの表面を化学研磨剤や研磨パッドを使用して削り平坦化する化学機械研磨ChemicalMechanicalPolishing工程である。通常、従来を含めた一般的な層間膜CMP工程では、硬質な研磨パッド141を活性層120の表面に押し当てて、SOIウェーハ101を高速回転させることで活性層120の表面を平坦に研磨する図12A。すなわち、これまでの層間膜CMP工程では、活性層120の表面だけを平坦化していた。従って、従来のSOIウェーハ101の製造工程では、支持基板用半導体ウェーハ110の内部に帯電した電荷を放出するための工程が、別に必要となる。一方、本発明が提供する層間膜CMP工程では、変形可能な軟質な研磨パッド41を用いることを特徴とする。そして、活性層20の表面には、SOIウェーハ1を吸着するヘッド42によって加えられる圧力で軟質な研磨パッド41が押し当てられると共に、支持基板用半導体ウェーハ10の側面には、スライド可能なプレート43によって加えられる圧力で変形した軟質な研磨パッド41が押し当てられる。この状態で、SOIウェーハ1を高速回転させることで、活性層20の表面を平坦に研磨すると共に、支持基板用半導体ウェーハ10の側面も研磨してシリコン絶縁膜12bを研削する図12B。すなわち、本発明の層間膜CMP工程では、活性層20の表面を平坦化すると同時に、支持基板用半導体ウェーハ10の側面に半導体露出部13を形成することができる。なお、研磨パッド41は、変形可能な軟質な研磨パッドである必要はなく、形状によっては硬質な研磨パッドであっても、活性層20の表面を平坦化すると同時に、支持基板用半導体ウェーハ10の側面に半導体露出部13を形成することができる。例えば、SOIウェーハ1の外周サイズSdに合わせた円形の底面に略直角に外周側壁を設けた、いわゆるカップ形状の研磨パッドが考えられる。以上のように、本発明の一実施形態に係るSOIウェーハ1によれば、支持基板用半導体ウェーハ10に、シリコン酸化膜12bが除去されて支持基板半導体11が露出して直接大気に触れている半導体露出部13を形成する。この半導体露出部13により、プラスイオンの注入処理によって支持基板用半導体ウェーハ10の内部に注入されたプラス電荷は、支持基板半導体11に溜まることなく、この半導体露出部13から直ちに大気中に放電される。このため、本発明のSOIウェーハ1をウェーハ製造設備で使用される搬送ステージ50に載置させても、静電吸着現象が生じないので、静電吸着現象が起因となるウェーハの搬送不良等の発生を防止することができる。また、本発明の一実施形態に係るSOIウェーハの製造方法によれば、変形可能な軟質な研磨パッド41を用いて、活性層20の表面と支持基板用半導体ウェーハ10の側面とに、同じ1つの研磨パッド41を押し当てる。これにより、活性層20の表面を平坦化すると同時に、支持基板用半導体ウェーハ10の側面に半導体露出部13を形成するなお、上記製造方法例3図5および製造方法例4図6で示したように、支持基板用半導体ウェーハ10の外周部を、成膜されたシリコン酸化膜12の厚さ以上の幅Wで略垂直に切削または研磨して、支持基板半導体11が露出した半導体露出部13を形成した場合には、ナイフエッジの問題を解決できるという効果を発揮する。このナイフエッジとは、支持基板用半導体ウェーハ10の活性層20が形成されていない第2主面を、半導体ウェーハの製造プロセスの終盤工程で研磨した場合、図13aに示すように支持基板用半導体ウェーハ10の外周端部60が鋭角になることを指す。そして、このナイフエッジによる問題とは、鋭角な外周端部60がケースなどに刺さって、搬送不良、ケースダストの発生、およびウェーハ欠けなどが生じることを言う。これに対して、本発明のように支持基板用半導体ウェーハ10の外周部を略垂直に切削または研磨して半導体露出部13を形成した場合には、半導体ウェーハの製造プロセスの終盤工程で支持基板用半導体ウェーハ10の第2主面を研磨しても、図13bに示すように支持基板用半導体ウェーハ10の外周端部60が鋭角にならない。従って、搬送不良、ケースダストの発生、およびウェーハ欠けなどのナイフエッジ問題の発生を防ぐことができる。