第1のスイッチング信号に応じてオンする第1のスイッチと第2のスイッチング信号に応じてオンする第2のスイッチとを含み、前記第1のスイッチのオン状態の期間と前記第2のスイッチのオン状態の期間とが互いに重ならないDC/DC変換器と、変換タイミング信号に同期して、前記DC/DC変換器のアナログモニタ値をA/D変換して、デジタルモニタ値を生成するA/D変換器と、前記生成されたデジタルモニタ値を用いて、前記第1のスイッチング信号及び前記第2のスイッチング信号のそれぞれに対してPWM制御を行う制御部と、前記PWM制御に関する信号と、前記変換タイミング信号の候補となる変換候補タイミング信号に関する信号とを受けて、前記変換候補タイミング信号の遷移タイミングが前記第1のスイッチング信号の遷移タイミング又は前記第2のスイッチング信号の遷移タイミングに重なるか否かを判断する判断部と、前記変換候補タイミング信号の遷移タイミングが前記第1のスイッチング信号の遷移タイミング又は前記第2のスイッチング信号の遷移タイミングに重なる場合、前記第1のスイッチング信号の遷移タイミング及び前記第2のスイッチング信号の遷移タイミングを避けるように前記変換候補タイミング信号を調整して、前記変換タイミング信号を生成する変換タイミング調整部と、を備えたことを特徴とする電源回路。前記変換タイミング調整部は、前記第1のスイッチング信号の遷移タイミング及び前記第2のスイッチング信号の遷移タイミングを避けるタイミングを計算し、前記変換候補タイミング信号の遷移タイミングを前記計算されたタイミングにずらすことにより、前記変換タイミング信号を生成することを特徴とする請求項1に記載の電源回路。前記制御部は、前記変換候補タイミング信号の遷移タイミングをずらしたことに応じて制御パラメータを変更し、変更された制御パラメータを用いて前記PWM制御を行うことを特徴とする請求項2に記載の電源回路。前記A/D変換器は、複数の前記変換タイミング信号に順次に同期して1回のA/D変換を行う逐次比較型A/D変換器であり、前記判断部は、前記PWM制御に関する信号と、複数の前記変換タイミング信号の候補となる複数の変換候補タイミング信号に関する信号とを受けて、前記複数の変換候補タイミング信号のそれぞれについて前記変換候補タイミング信号の遷移タイミングが前記第1のスイッチング信号の遷移タイミング又は前記第2のスイッチング信号の遷移タイミングに重なるか否かを判断し、前記変換タイミング調整部は、前記複数の変換候補タイミング信号について前記第1のスイッチング信号及び前記第2のスイッチング信号がともにノンアクティブレベルである期間に変換候補タイミング信号を休止させ前記期間の経過後に変換候補タイミング信号を再開させることにより、複数の前記変換タイミング信号を生成することを特徴とする請求項1に記載の電源回路。前記A/D変換器は、複数の前記変換タイミング信号に順次に同期して1回のA/D変換を行う逐次比較型A/D変換器であり、前記判断部は、前記PWM制御に関する信号と、複数の前記変換タイミング信号の候補となる複数の変換候補タイミング信号に関する信号とを受け、前記複数の変換候補タイミング信号は、第1の変換候補タイミング信号と前記第1の変換候補タイミング信号より前記A/D変換器で許容されるノイズ量が小さい第2の変換候補タイミング信号とを含み、前記判断部は、1以上の前記第2の変換候補タイミング信号について前記第2の変換候補タイミング信号の遷移タイミングが前記第1のスイッチング信号の遷移タイミング又は前記第2のスイッチング信号の遷移タイミングに重なるか否かを判断し、前記変換タイミング調整部は、前記第1のスイッチング信号の遷移タイミング及び前記第2のスイッチング信号の遷移タイミングを避けるタイミングを計算し、前記第2の変換候補タイミング信号の遷移タイミングを前記計算されたタイミングにずらすことにより、複数の前記変換タイミング信号を生成することを特徴とする請求項1に記載の電源回路。前記制御部は、前記第2の変換候補タイミング信号の遷移タイミングをずらしたことに応じて制御パラメータを変更し、変更された制御パラメータを用いて前記PWM制御を行うことを特徴とする請求項5に記載の電源回路。1つの実施形態は、例えば、DC/DC変換器のスイッチングに伴うノイズの影響を低減できる電源回路を提供することを目的とする。1つの実施形態によれば、DC/DC変換器とA/D変換器と制御部と判断部と変換タイミング調整部とを有することを特徴とする電源回路が提供される。DC/DC変換器は、第1のスイッチと第2のスイッチとを含む。第1のスイッチは、第1のスイッチング信号に応じてオンする。第2のスイッチは、第2のスイッチング信号に応じてオンする。第1のスイッチのオン状態の期間と第2のスイッチのオン状態の期間とは、互いに重ならない。A/D変換器は、変換タイミング信号に同期して、DC/DC変換器のアナログモニタ値をA/D変換して、デジタルモニタ値を生成する。制御部は、生成されたデジタルモニタ値を用いて、第1のスイッチング信号及び第2のスイッチング信号のそれぞれに対してPWM制御を行う。判断部は、PWM制御に関する信号と変換候補タイミング信号とを受ける。変換候補タイミング信号は、変換タイミング信号の候補となる信号である。判断部は、変換候補タイミング信号の遷移タイミングが第1のスイッチング信号の遷移タイミング又は第2のスイッチング信号の遷移タイミングに重なるか否かを判断する。変換タイミング調整部は、変換候補タイミング信号の遷移タイミングが第1のスイッチング信号の遷移タイミング又は第2のスイッチング信号の遷移タイミングに重なる場合、第1のスイッチング信号の遷移タイミング及び第2のスイッチング信号の遷移タイミングを避けるように変換候補タイミング信号を調整して、変換タイミング信号を生成する。以下に添付図面を参照して、実施形態にかかる電源回路を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。第1の実施形態第1の実施形態にかかる電源回路1について図1を用いて説明する。図1は、電源回路1の構成を示す図である。電源回路1は、デジタル電源回路であり、主としてデジタル値を用いて制御を行う。電源回路1は、制御に必要な出力電圧等のアナログ値をデジタル値にA/D変換して、そのデジタル値を用いて制御を行う。具体的には、電源回路1は、DC/DC変換器10、A/D変換器20、制御回路30、及び変換タイミング調整回路40を備える。DC/DC変換器10は、外部から受けたDC電圧を所定レベルのDC電圧に変換して出力する。DC/DC変換器10は、例えば降圧型のDC/DC変換器バックコンバータであり、入力されたDC電圧を降圧して、所定レベルに降圧されたDC電圧を出力する。具体的には、DC/DC変換器10は、図2に示すように、スイッチング信号発生部11、複数のスイッチSW1、SW2、インダクタL1、コンデンサC1、及び電流センサ12を含む。スイッチング信号発生部11は、制御回路30から制御信号SG2を受け、制御信号SG2に従って、複数のスイッチSW1、SW2をオン/オフ制御する。これにより、スイッチSW1、SW2のオン/オフのタイミングが制御回路30により制御される。スイッチング信号発生部11は、デコード部11a、スイッチング信号生成部11b、及びスイッチング信号生成部11cを有する。デコード部11aは、制御信号SG2をデコードして、デコード結果からスイッチSW1に対する制御値を抽出してスイッチング信号生成部11bに供給するとともに、デコード結果からスイッチSW2に対する制御値を抽出してスイッチング信号生成部11cに供給する。スイッチング信号生成部11bは、スイッチSW1に対する制御値に従い、第1のスイッチング信号φSW1を生成してスイッチSW1の制御端子へ供給する。スイッチング信号生成部11cは、スイッチSW2に対する制御値に従い、第2のスイッチング信号φSW2を生成してスイッチSW2の制御端子へ供給する。複数のスイッチSW1、SW2は、互いに重ならない期間にオン状態に維持される。例えば、図2に示すように、複数のスイッチSW1、SW2は、インバータ接続されたPMOSトランジスタ、NMOSトランジスタであり、電源電位とグランド電位との間に貫通電流が流れることを避けるために、複数のスイッチSW1、SW2は、互いに重ならない期間にオン状態に維持される。スイッチSW1は、第1のスイッチング信号φSW1がアクティブレベル例えば、Lレベルの期間にオン状態に維持され、第1のスイッチング信号φSW1がノンアクティブレベル例えば、Hレベルの期間にオフ状態に維持される。スイッチSW2は、第2のスイッチング信号φSW2がアクティブレベル例えば、Hレベルの期間にオン状態に維持され、第2のスイッチング信号φSW2がノンアクティブレベル例えば、Lレベルの期間にオフ状態に維持される。すなわち、第1のスイッチング信号φSW1がアクティブレベル例えば、Lレベルである期間と第2のスイッチング信号φSW2がアクティブレベル例えば、Hレベルである期間とは、互いに重ならないようにスイッチング信号発生部11もしくは制御回路30により調整される図3参照。なお、スイッチSW1PMOSトランジスタは、例えば、ソースが電源電位に接続され、ドレインがノードN1スイッチングノードに接続されている。スイッチSW2NMOSトランジスタは、例えば、ソースがグランド電位に接続され、ドレインがノードN1スイッチングノードに接続されている。インダクタL1は、スイッチSW1がオン状態でありスイッチSW2がオフ状態である期間に、電源電位からスイッチSW1及びノードN1スイッチングノードを経由して電流が流れ込み、電流に応じたエネルギーを蓄える。インダクタL1は、スイッチSW1がオフ状態でありスイッチSW2がオン状態である期間に、電流を保とうとして起電力を発生させ、ノードN1スイッチングノードからノードN2出力ノードへ向かう誘導電流を流し、その蓄えたエネルギーを放出する。コンデンサC1は、インダクタL1からノードN2へ出力される電圧の変化を平滑化し、降圧されたDC電圧を生成してノードN2出力ノード経由で出力する。電流センサ12は、インダクタL1からノードN2出力ノードへ出力される電流、すなわちDC/DC変換器10の出力電流を検知して、アナログモニタ値AM1としてA/D変換器20へ出力する。なお、図2では、DC/DC変換器10からA/D変換器20へ出力されるアナログモニタ値AM1が出力電流を含む場合の構成を例示的に示しているが、アナログモニタ値AM1は、DC/DC変換器10の出力電圧、DC/DC変換器10の出力電流、インダクタL1の電流、コンデンサC1の電流ノードN1の電圧、及びノードN1の電流のうちの少なくとも1つ、もしくはそれらの2つ以上の組み合わせを含むものであってもよい。図1に示すA/D変換器20は、アナログモニタ値AM1をDC/DC変換器10から受け、変換タイミング信号SG4を変換タイミング調整回路40から受ける。A/D変換器20は、変換タイミング信号SG4に同期して、DC/DC変換器10のアナログモニタ値AM1をA/D変換して、デジタルモニタ値DM1を生成する。A/D変換器20は、生成したデジタルモニタ値DM1を制御回路30へ供給する。制御回路30は、デジタルモニタ値DM1をA/D変換器20から受け、デジタルモニタ値DM1を用いて、第1のスイッチング信号SW1及び第2のスイッチング信号SW2のそれぞれに対してPWM制御を行う。具体的には、制御回路30は、決定部31、及びデジタルPWM制御部32を含む。決定部31は、デジタルモニタ値DM1を取得し、デジタルモニタ値DM1が目標値に近づくように、すなわち所定レベルに降圧されたDC電圧がDC/DC変換器10から出力されるように、第1のスイッチング信号φSW1をオン/オフさせるべきタイミングと第2のスイッチング信号φSW2をオン/オフさせるべきタイミングとを含む制御内容を決定する。決定部31は、決定した制御内容に対応した制御信号SG3を生成してデジタルPWM制御部32及び変換タイミング調整回路40へ供給する。デジタルPWM制御部32は、制御信号SG3を決定部31から受け、制御信号SG3に応じてスイッチング信号発生部11をPWM制御する。すなわち、デジタルPWM制御部32は、制御信号SG3により示された制御内容に従って、第1のスイッチング信号SW1及び第2のスイッチング信号SW2のそれぞれに対してPWM制御を行うための制御信号SG2を生成する。デジタルPWM制御部32は、生成した制御信号SG2をDC/DC変換器10へ供給する。変換タイミング調整回路40は、制御信号SG3を制御回路30から受け、制御信号SG3を用いてA/D変換器20の動作タイミングの調整を行う。具体的には、変換タイミング調整回路40は、判断部41及び変換タイミング調整部42を有する。判断部41は、PWM制御に関する信号として、制御信号SG3を制御回路30から受ける。判断部41は、制御信号SG3に基づいて、第1のスイッチング信号φSW1の遷移タイミングと第2のスイッチング信号φSW2の遷移タイミングとを推定する。また、判断部41は、変換タイミング信号SG4の候補となる変換候補タイミング信号SG1に関する制御信号SG0を外部例えば、図示しない上位のコントローラから受ける。判断部41は、制御信号SG0に基づいて、変換候補タイミング信号SG1の遷移タイミングを推定する。そして、判断部41は、それらの推定内容を用いて、変換候補タイミング信号SG1の遷移タイミングが第1のスイッチング信号φSW1の遷移タイミング又は第2のスイッチング信号φSW2の遷移タイミングに重なるか否かを判断し、判断結果を変換タイミング調整部42へ供給する。変換タイミング調整部42は、変換候補タイミング信号SG1の遷移タイミングが第1のスイッチング信号φSW1の遷移タイミング又は第2のスイッチング信号φSW2の遷移タイミングに重なることが判断結果により示される場合、第1のスイッチング信号φSW1の遷移タイミング及び第2のスイッチング信号φSW2の遷移タイミングを避けるように変換候補タイミング信号SG1を調整して、変換タイミング信号SG4を生成する。例えば、変換タイミング調整部42は、第1のスイッチング信号φSW1の遷移タイミング及び第2のスイッチング信号φSW2の遷移タイミングを避けるタイミング例えば、図3に示すタイミングt11、図4に示すタイミングt12を計算する。変換タイミング調整部42は、変換候補タイミング信号SG1の遷移タイミングを、上記の計算されたタイミングにずらすことにより、変換タイミング信号SG4を生成する。次に、変換タイミング調整回路40の動作内容の詳細について説明する。変換タイミング調整回路40は、DC/DC変換器10のスイッチSW1、SW2がオン/オフするタイミングにA/D変換の動作タイミングが重なった場合、A/D変換の動作タイミングをスイッチSW1、SW2がオン/オフするタイミングに重ならないよう調整する。すなわち、変換タイミング調整回路40は、変換候補タイミング信号SG1の遷移タイミングが第1のスイッチング信号φSW1の遷移タイミング又は第2のスイッチング信号φSW2の遷移タイミングに重なる場合、第1のスイッチング信号φSW1の遷移タイミング及び第2のスイッチング信号φSW2の遷移タイミングを避けるように変換候補タイミング信号SG1を調整する。例えば、変換タイミング調整回路40は、第1のスイッチング信号φSW1の遷移タイミング及び第2のスイッチング信号φSW1の遷移タイミングを避けるタイミングを計算し、変換候補タイミング信号SG4の遷移タイミングをその計算されたタイミングにずらす。すなわち、A/D変換器20は、変換タイミング信号SG4に同期してA/D変換を行う。この場合、スイッチSW1、SW2がオンするタイミングやオフするタイミングには大きなスイッチングノイズが発生しているため、このタイミングを避けるように、変換候補タイミング信号SG1を調整して変換タイミング信号SG4を生成する。このように生成された変換タイミング信号SG4に同期してA/D変換させることにより、スイッチングノイズの影響を低減しながらA/D変換を行うことができる。なお、A/D変換器20は、入力をサンプリングしない種類のA/D変換器であってもよいし、入力をサンプリングしてから変換を行う種類のものであってもよい。例えばDC/DC変換器10が図2に示すようなインバータ接続されたスイッチSW1例えば、PMOSトランジスタ及びスイッチSW2例えば、NMOSトランジスタを含む場合であって、A/D変換器20が入力されたアナログモニタ値AM1を変換タイミング信号SG4の立ち上がりエッジでA/D変換する場合の動作を例示的に説明する。図2においてスイッチSW1は、例えばPMOSトランジスタであるから、その制御端子ゲートへ供給される第1のスイッチング信号φSW1がLレベルのときオンし、Hレベルのときオフする。すなわち第1のスイッチング信号φSW1は、ローアクティブの信号である。スイッチSW2は、例えばNMOSトランジスタであるから、その制御端子ゲートへ供給される第2のスイッチング信号φSW2がHレベルのときオンし、Lレベルのときオフする。すなわち第2のスイッチング信号φSW2は、ハイアクティブの信号である。例えば、図3に示すタイミング波形図において、タイミングt1はスイッチSW1がオフするタイミングであり、タイミングt2はスイッチSW2がオンするタイミングであり、タイミングt1とタイミングt2との間では、スイッチSW1、スイッチSW2ともにオフとなっている。また、タイミングt3はスイッチSW2がオフするタイミングであり、タイミングt4はスイッチSW1がオンするタイミングであり、タイミングt3とタイミングt4との間では、スイッチSW1、スイッチSW2ともにオフとなっている。同様に、タイミングt5はスイッチSW1がオフするタイミングであり、タイミングt6はスイッチSW2がオンするタイミングであり、タイミングt5とタイミングt6との間では、スイッチSW1、スイッチSW2ともにオフとなっている。また、タイミングt7はスイッチSW2がオフするタイミングであり、タイミングt8はスイッチSW1がオンするタイミングであり、タイミングt7とタイミングt8との間では、スイッチSW1、スイッチSW2ともにオフとなっている。タイミングt1、タイミングt2、及び両者の間の期間T12では、DC/DC変換器10のスイッチングに伴い大きなスイッチングノイズが発生する。タイミングt3、タイミングt4、及び両者の間の期間T34では、DC/DC変換器10のスイッチングに伴い大きなスイッチングノイズが発生する。タイミングt5、タイミングt6、及び両者の間の期間T56では、DC/DC変換器10のスイッチングに伴い大きなスイッチングノイズが発生する。タイミングt7、タイミングt8、及び両者の間の期間T78では、DC/DC変換器10のスイッチングに伴い大きなスイッチングノイズが発生する。例えば、図3に示すように、変換候補タイミング信号SG1の立ち上がりタイミングがタイミングt7に重なる場合について考える。仮に、この変換候補タイミング信号SG1をそのまま変換タイミング信号SG4としてA/D変換器20を動作させると、A/D変換器20のA/D変換動作のタイミングがスイッチングノイズの発生しているタイミングに重なるので、スイッチングノイズがA/D変換器20のA/D変換動作に影響を及ぼし、A/D変換器20が誤動作する可能性があり、正確なデジタル値を得ることが困難になる傾向にある。そこで、本実施形態では、図3に示すように、変換タイミング調整回路40は、タイミングt7、タイミングt8、及び両者の間の期間T78を避けるタイミングとしてタイミングt8より後ろのタイミングt11を計算する。そして、変換タイミング調整回路40は、変換候補タイミング信号SG1のタイミングt7近傍の立ち上がりタイミングを上記の計算したタイミングt11へずらす。あるいは、本実施形態では、図4に示すように、変換タイミング調整回路40は、タイミングt7、タイミングt8、及び両者の間の期間T78を避けるタイミングとしてタイミングt7より前のタイミングt12を計算する。そして、変換タイミング調整回路40は、変換候補タイミング信号SG1のタイミングt7近傍の立ち上がりタイミングを上記の計算したタイミングt12へずらす。以上のように、第1の実施形態では、変換タイミング調整部42が、変換候補タイミング信号SG1の遷移タイミングが第1のスイッチング信号φSW1の遷移タイミング又は第2のスイッチング信号φSW2の遷移タイミングに重なる場合、第1のスイッチング信号φSW1の遷移タイミング、第2のスイッチング信号φSW2の遷移タイミング、及び第1のスイッチング信号φSW1と第2のスイッチング信号φSW2とがともにノンアクティブレベルである期間を避けるように変換候補タイミング信号SG1を調整して、変換タイミング信号SG4を生成する。これにより、変換タイミング信号SG4の立ち上がりタイミングをスイッチングノイズの発生しているタイミングに重ならないようにすることができるので、DC/DC変換器10のスイッチングに伴うスイッチングノイズがA/D変換器20のA/D変換動作に影響を及ぼすことを抑制できる。すなわち、DC/DC変換器10のスイッチングに伴うノイズの影響を低減できる。この結果、A/D変換器20の誤動作を抑制でき、正確なデジタル値を得ることが容易になるので、電源回路1が適正なレベルのDC電圧を出力するように制御することが容易になる。また、第1の実施形態では、制御回路30が第1のスイッチング信号φSW1及び第2のスイッチング信号φSW2のそれぞれに対してPWM制御を行っているので、第1のスイッチング信号φSW1及び第2のスイッチング信号φSW2のデューティー比が動的に変わり、それぞれの1周期内におけるオン/オフのタイミングも動的に変わる。それに対して、変換タイミング調整部42は、第1のスイッチング信号φSW1の遷移タイミング及び第2のスイッチング信号φSW2の遷移タイミングを避けるタイミング例えば、図3に示すタイミングt11、図4に示すタイミングt12を計算する。変換タイミング調整部42は、変換候補タイミング信号SG1の遷移タイミングを、上記の計算されたタイミングにずらすことにより、変換タイミング信号SG4を生成する。これにより、第1のスイッチング信号φSW1及び第2のスイッチング信号φSW2の1周期内におけるオン/オフのタイミングが動的に変わる場合に、変換タイミング信号SG4の立ち上がりタイミングをスイッチングノイズの発生しているタイミングに重ならないように動的に調整できる。すなわち、変換タイミング信号SG4の立ち上がりタイミングを固定的なタイミングにずらす場合に比べて、変換タイミング信号SG4の立ち上がりタイミングがスイッチングノイズの発生しているタイミングに重なることを低減できる。また、第1の実施形態では、判断部41が、PWM制御に関する信号として、制御信号SG3を制御回路30から受ける。判断部41は、制御信号SG3に基づいて、第1のスイッチング信号φSW1の遷移タイミングと第2のスイッチング信号φSW2の遷移タイミングとを推定する。また、判断部41は、変換タイミング信号SG4の候補となる変換候補タイミング信号SG1に関する制御信号SG0を外部例えば、図示しない上位のコントローラから受ける。判断部41は、制御信号SG0に基づいて、変換候補タイミング信号SG1の遷移タイミングを推定する。これにより、判断部41は、DC/DC変換器10のスイッチングが実際に行われる前に、変換候補タイミング信号SG1の遷移タイミングが第1のスイッチング信号φSW1の遷移タイミング又は第2のスイッチング信号φSW2の遷移タイミングに重なるか否かを判断することができる。なお、図5に示すように、電源回路1iの変換タイミング調整回路40iは、PWM制御に関する信号として、制御信号SG3に代えて、PWM制御を行うための制御信号SG2を制御回路30から受けてもよい。この場合、制御回路30において、決定部31が制御信号SG3を変換タイミング調整回路40へ供給せずに、デジタルPWM制御部32が、制御信号SG2をDC/DC変換器10及び変換タイミング調整回路40へ供給する。変換タイミング調整回路40iの判断部41iは、制御信号SG2を制御回路30から受け、制御信号SG2に基づいて、第1のスイッチング信号φSW1の遷移タイミングと第2のスイッチング信号φSW2の遷移タイミングとを推定する。この場合も、判断部41iは、DC/DC変換器10のスイッチングが実際に行われる前に、変換候補タイミング信号SG1の遷移タイミングが第1のスイッチング信号φSW1の遷移タイミング又は第2のスイッチング信号φSW2の遷移タイミングに重なるか否かを判断することができる。あるいは、図6に示すように、電源回路1jの変換タイミング調整回路40jは、PWM制御に関する信号として、制御信号SG3に代えて、スイッチングを制御するための信号SG5jをDC/DC変換器10jから受けてもよい。この場合、DC/DC変換器10jは、図7に示すように、状態通知部13jをさらに有していてもよい。スイッチング信号発生部11jのデコード部11ajは、デコード結果からスイッチSW1に対する制御値を抽出してスイッチング信号生成部11b及び状態通知部13jに供給する。デコード部11ajは、デコード結果からスイッチSW2に対する制御値を抽出してスイッチング信号生成部11c及び状態通知部13jに供給する。状態通知部13jは、スイッチSW1に対する制御値とスイッチSW2に対する制御値とを含む制御信号SG5jを変換タイミング調整回路40jへ供給する。すなわち、状態通知部13jは、制御信号SG5jを介して、DC/DC変換器10jの将来的に予定される状態オンオフ動作の状態を変換タイミング調整回路40jへ通知する。変換タイミング調整回路40jの判断部41jは、制御信号SG5jをDC/DC変換器10jから受け、制御信号SG5jに基づいて、第1のスイッチング信号φSW1の遷移タイミングと第2のスイッチング信号φSW2の遷移タイミングとを推定する。この場合も、判断部41jは、DC/DC変換器10のスイッチングが実際に行われる前に、変換候補タイミング信号SG1の遷移タイミングが第1のスイッチング信号φSW1の遷移タイミング又は第2のスイッチング信号φSW2の遷移タイミングに重なるか否かを判断することができる。第2の実施形態次に、第2の実施形態にかかる電源回路100について説明する。以下では、第1の実施形態と異なる部分を中心に説明する。第1の実施形態では、A/D変換器20が1つの変換タイミング信号SG4に同期して1回のA/D変換を行っている。それに対して、第2の実施形態では、A/D変換器120がSARsuccessiveapproximationregister、逐次変換型のA/D変換器であり、図8に示すように、変換タイミング信号群SG104における複数の変換タイミング信号SG104-1~SG104-5に順次に同期して1回のA/D変換を行う。例えば、電源回路100のA/D変換器120は、図9に示すように、サンプル/ホールド回路S/H回路121、比較器122、逐次比較レジスタ123、クロック生成部124、出力レジスタ125、DA変換器126、及び基準電圧生成部127を有する。サンプル/ホールド回路121は、サンプリングクロックφCKに同期して、アナログモニタ値AM1をサンプリングするとともに保持する。比較器122は、サンプル/ホールド回路121に保持されたアナログモニタ値AM1と、DA変換器126から供給された参照値とを比較し、比較結果を逐次比較レジスタ123へ出力する。逐次比較レジスタ123は、クロック生成部124から供給されたクロックに同期して、比較器122から出力された比較結果を1段ずつシフトさせる。クロック生成部124は、複数の変換タイミング信号SG104-1~SG104-5をクロックとして逐次比較レジスタ123の各段のレジスタへ供給する。クロック生成部124は、複数の変換タイミング信号SG104-1~SG104-5から出力用クロックを生成して出力レジスタ125へ供給する。DA変換器126は、基準電圧生成部127から受けた基準電圧と、逐次比較レジスタ123の各段のレジスタから出力された値とを用いて、参照値を生成し比較器122へ供給する。これにより、A/D変換器120は、複数の変換タイミング信号SG104-1~SG104-5に順次に同期して1回のA/D変換を行い、出力用クロックに同期して、逐次比較レジスタ123の各段のレジスタから出力されたビット値B1~B5をデジタルモニタ値DM1として制御回路130図8参照へ出力する。図10~図12に、A/D変換器120が5クロック、すなわち5つの変換タイミング信号SG104-1~SG104-5に順次に同期して1回のA/D変換を行う場合の動作波形を示す。タイミング調整を行わない場合、例えば図10に示す場合、スイッチSW2がオフするタイミングt7、又はスイッチSW1、スイッチSW2がともにオフしている期間T78に、変換候補タイミング信号SG101-1の立ち上がりタイミングが重なってしまう。そこで、変換タイミング調整回路140において、判断部141は、複数の変換タイミング信号SG104-1~SG104-5の候補となる複数の変換候補タイミング信号SG101-1~101-5図10参照に関する制御信号SG100を外部例えば、図示しない上位のコントローラから受ける。判断部141は、制御信号SG100に基づいて、複数の変換候補タイミング信号SG101-1~SG101-5の遷移タイミングを推定する。そして、判断部141は、その推定内容を用いて、各変換候補タイミング信号SG101-1~SG101-5の遷移タイミングが第1のスイッチング信号φSW1の遷移タイミング又は第2のスイッチング信号φSW2の遷移タイミングに重なるか否かを判断し、判断結果を変換タイミング調整部142へ供給する。変換タイミング調整部142は、少なくとも1つの変換候補タイミング信号SG101-1~SG101-5の遷移タイミングが第1のスイッチング信号φSW1の遷移タイミング又は第2のスイッチング信号φSW2の遷移タイミングに重なることが判断結果により示される場合、第1のスイッチング信号φSW1の遷移タイミング及び第2のスイッチング信号φSW2の遷移タイミングを避けるように変換候補タイミング信号SG101-1~SG101-5を調整して、複数の変換タイミング信号SG104-1~SG104-5を生成する。例えば、変換タイミング調整部142は、第1のスイッチング信号φSW1の遷移タイミング及び第2のスイッチング信号φSW2の遷移タイミングを避けるタイミング例えば、図10に示すタイミングt21~t25、図11に示すタイミングt31~t35を計算する。変換タイミング調整部142は、複数の変換候補タイミング信号SG1の遷移タイミングを、上記の計算されたタイミングに一様に全体的にずらすことにより、複数の変換タイミング信号SG104-1~SG104-5を生成する図11、図12参照。このとき、ノイズの影響ができるだけ小さくなるように、例えば、変換タイミング調整部142は、複数の変換候補タイミング信号SG101-1~SG101-5の真ん中の変換候補タイミング信号SG101-3の立ち上がりタイミングが、期間T56の終わりのタイミングt6と期間T78の始まりのタイミングt7との中間タイミングt6t7/2近傍に来るように、複数の変換候補タイミング信号SG101-1~SG101-5を一様にずらしてもよい図10参照。なお、A/D変換動作の1回内に複数の切り替わりが存在する場合、それらからもっとも遠くなるタイミングを計算してクロックを移動させてもよい。あるいは、例えば、変換タイミング調整部142は、複数の変換候補タイミング信号SG101-1~SG101-5について、第1のスイッチング信号φSW1及び第2のスイッチング信号φSW2がともにノンアクティブレベルである期間例えば、図12に示す期間T78に変換候補タイミング信号を休止させ、その期間の経過後に変換候補タイミング信号を再開させることにより、複数の変換タイミング信号SG104-1~SG104-5を生成する図12参照。なお、このとき、クロック変換タイミング信号が連続して供給されないが、A/D変換器120では逐次比較レジスタ123図9参照が値を保持しているので、A/D変換動作に問題は生じない。以上のように、第2の実施形態では、変換タイミング調整部142が、複数の変換候補タイミング信号SG101-1~SG101-5のいずれかの遷移タイミングが第1のスイッチング信号φSW1の遷移タイミング又は第2のスイッチング信号φSW2の遷移タイミングに重なる場合、第1のスイッチング信号φSW1の遷移タイミング、第2のスイッチング信号φSW2の遷移タイミング、及び第1のスイッチング信号φSW1と第2のスイッチング信号φSW2とがともにノンアクティブレベルである期間を避けるように変換候補タイミング信号SG101-1~SG101-5を調整して、複数の変換タイミング信号SG104-1~104-5を生成する。これにより、A/D変換器120が逐次変換型のA/D変換器である場合に、複数の変換タイミング信号SG104-1~104-5の立ち上がりタイミングの全てをスイッチングノイズの発生しているタイミングに重ならないようにすることができるので、DC/DC変換器10のスイッチングに伴うスイッチングノイズがA/D変換器120のA/D変換動作に影響を及ぼすことを抑制できる。また、第2の実施形態では、例えば、変換タイミング調整部142は、第1のスイッチング信号φSW1の遷移タイミング及び第2のスイッチング信号φSW2の遷移タイミングを避けるタイミング例えば、図10に示すタイミングt21~t25、図11に示すタイミングt31~t35を計算する。変換タイミング調整部142は、複数の変換候補タイミング信号SG1の遷移タイミングを、上記の計算されたタイミングに一様に全体的にずらすことにより、複数の変換タイミング信号SG104-1~SG104-5を生成する図11、図12参照。これにより、A/D変換器120が逐次変換型のA/D変換器である場合に、複数の変換タイミング信号SG104-1~104-5の全てについてその立ち上がりタイミングをスイッチングノイズの発生しているタイミングに重ならないように動的に調整できる。あるいは、例えば、変換タイミング調整部142は、複数の変換候補タイミング信号SG101-1~SG101-5について、第1のスイッチング信号φSW1及び第2のスイッチング信号φSW2がともにノンアクティブレベルである期間例えば、図12に示す期間T78に変換候補タイミング信号を休止させ、その期間の経過後に変換候補タイミング信号を再開させることにより、複数の変換タイミング信号SG104-1~SG104-5を生成する図12参照。これによっても、A/D変換器120が逐次変換型のA/D変換器である場合に、複数の変換タイミング信号SG104-1~104-5の全てについてその立ち上がりタイミングをスイッチングノイズの発生しているタイミングに重ならないように動的に調整できる。なお、変換タイミング調整回路140は、複数の変換候補タイミング信号が第1の変換候補タイミング信号と第1の変換候補タイミング信号より許容されるノイズ量が小さい第2の変換候補タイミング信号とを含む場合に、タイミング調整を許容されるノイズ量が小さい方の第2の変換候補タイミング信号について選択的に行ってもよい。例えば、SAR型のA/D変換器120のように複数の変換タイミング信号を用いてA/D変換を行う場合、DC/DC変換器10では、各動作タイミングで許容されるノイズ量が異なる。DC/DC変換器10では、下位ビットが確定されるタイミングで許容されるノイズ量が、上位ビットが確定されるタイミングで許容されるノイズ量よりも多い場合がある。この場合、変換タイミング調整部142は、下位ビットに対応した変換候補タイミング信号SG101-5がタイミングt7、タイミングt8、又は期間T78に重なった状態図15参照を許容して、特にタイミング調整を行わない。それに対して、変換タイミング調整部142は、上位ビットに対応した変換候補タイミング信号SG101-1がタイミングt7、タイミングt8、又は期間T78に重なった場合図13参照、例えば図10~図13に示すようなタイミング調整を行う。例えば、SAR型のA/D変換器120のように複数の変換タイミング信号を用いてA/D変換を行う場合、A/D変換器120では、各動作タイミングで許容されるノイズ量が異なる。A/D変換器120では、上位ビットが確定されるタイミングで許容されるノイズ量が、下位ビットが確定されるタイミングで許容されるノイズ量よりも多い場合がある。この場合、変換タイミング調整部142は、上位ビットに対応した変換候補タイミング信号SG101-1がタイミングt7、タイミングt8、又は期間T78に重なった状態図13参照を許容して、特にタイミング調整を行わない。それに対して、変換タイミング調整部142は、下位ビットに対応した変換候補タイミング信号SG101-5がタイミングt7、タイミングt8、又は期間T78に重なった場合図15参照、例えば図10~図13に示すようなタイミング調整を行う。このように、複数の変換タイミング信号が必要で、それぞれの変換タイミング信号で許容されるノイズが異なる場合、精度が十分確保されるよう、精度に影響を与える変換タイミング信号に対し選択的にタイミング調整を行うことができる。このようにすることにより、複数の変換タイミング信号を移動させる処理の頻度を低減できる。あるいは、変換タイミング調整回路140は、他の回路の動作タイミングとの関係など所定の制約により、複数の変換タイミング信号SG104-1~SG104-5をあまりずらせない場合、図13~図16に示すような動作を行ってもよい。例えば、変換候補タイミング信号SG101-1がタイミングt7、タイミングt8、又は期間T78に重なる場合、変換タイミング調整部142は、重なる変換候補タイミング信号SG101-1を選択的にずらすことにより、複数の変換タイミング信号SG104-1~SG104-5を生成してもよい図13参照。あるいは、変換タイミング調整部142は、重なる変換候補タイミング信号SG101-1とそれに隣接する変換候補タイミングSG101-2とをずらすことにより、複数の変換タイミング信号SG104-1~SG104-5を生成してもよい図14参照。例えば、変換候補タイミング信号SG101-5がタイミングt7、タイミングt8、又は期間T78に重なる場合、変換タイミング調整部142は、重なる変換候補タイミング信号SG101-5を選択的にずらすことにより、複数の変換タイミング信号SG104-1~SG104-5を生成してもよい図15参照。あるいは、変換タイミング調整部142は、重なる変換候補タイミング信号SG101-5とそれに隣接する変換候補タイミングSG101-4とをずらすことにより、複数の変換タイミング信号SG104-1~SG104-5を生成してもよい図16参照。このように、重なった変換候補タイミング信号やそれに隣接する変換候補タイミング信号を選択的にずらすことにより、複数の変換タイミング信号のうち移動させる信号の数を低減できる。第3の実施形態次に、第3の実施形態にかかる電源回路200について説明する。以下では、第1の実施形態と異なる部分を中心に説明する。第1の実施形態では、A/D変換のタイミングが第1のスイッチング信号φSW1の遷移タイミング又は第2のスイッチング信号φSW2の遷移タイミングに重ならないようにするために、変換候補タイミング信号SG1を調整している。それに対して、第3の実施形態では、変換候補タイミング信号SG1を調整せずに、第1のスイッチング信号φSW1及び第2のスイッチング信号φSW2の方を調整する。具体的には、電源回路200は、図17に示すように、制御回路230、スイッチタイミング調整回路250を備える。制御回路230はデジタルPWM制御部32図1参照を有さず、その代わりに、スイッチタイミング調整回路250が、デジタルPWM制御部252を有する。制御回路230は、デジタルモニタ値を用いて、第1のスイッチング信号φSW1aの候補となる第1の候補スイッチング信号φSW1bと第2のスイッチング信号φSW2aの候補となる第2の候補スイッチング信号φSW2bとのそれぞれに対してPWM制御を行う。すなわち、決定部231は、デジタルモニタ値DM1を取得し、デジタルモニタ値DM1が目標値に近づくように、すなわち所定レベルに降圧されたDC電圧がDC/DC変換器10から出力されるように、第1の候補スイッチング信号φSW1bをオン/オフさせるべきタイミングと第2の候補スイッチング信号φSW2bをオン/オフさせるべきタイミングとを含む制御内容を決定する。決定部231は、決定した制御内容に対応した制御信号SG2bを生成してスイッチタイミング調整回路250へ供給する。スイッチタイミング調整回路250は、制御信号SG2bを制御回路230から受け、制御信号SG2bを用いてDC/DC変換器10のスイッチSW1、SW2図2参照の動作タイミングの調整を行う。スイッチタイミング調整回路250は、判断部251及びデジタルPWM制御部252を有する。判断部251は、PWM制御に関する信号として、制御信号SG2bを制御回路230から受ける。判断部251は、制御信号SG2bに基づいて、第1の候補スイッチング信号φSW1bの遷移タイミングと第2の候補スイッチング信号φSW2bの遷移タイミングとを推定する。また、判断部251は、変換タイミング信号SG204に関する制御信号SG200を外部例えば、図示しない上位のコントローラから受ける。判断部251は、制御信号SG200に基づいて、変換タイミング信号SG204の遷移タイミングを推定する。そして、判断部251は、それらの推定内容を用いて、変換タイミング信号SG204の遷移タイミングが第1の候補スイッチング信号φSW1bの遷移タイミング又は第2の候補スイッチング信号φSW2bの遷移タイミングに重なるか否かを判断し、判断結果をデジタルPWM制御部252へ供給する。デジタルPWM制御部スイッチタイミング調整部252は、変換タイミング信号SG204の遷移タイミングが第1の候補スイッチング信号φSW1bの遷移タイミング又は第2の候補スイッチング信号φSW2bの遷移タイミングに重なることが判断結果により示される場合、変換タイミング信号SG204の遷移タイミングを避けるように第1の候補スイッチング信号φSW1b及び第2の候補スイッチング信号φSW2bを調整する。そして、デジタルPWM制御部252は、調整された結果をPWM制御に反映させた制御信号SG2aを生成しDC/DC変換器10へ供給する。具体的には、デジタルPWM制御部252は、第1の候補スイッチング信号φSW1b及び第2の候補スイッチング信号φSW2bのそれぞれについて変換タイミング信号SG204の遷移タイミングを避けるタイミングを計算し、第1の候補スイッチング信号φSW1bの遷移タイミング及び第2の候補スイッチング信号φSW2bの遷移タイミングのそれぞれを上記の計算されたタイミングにずらすことにより、第1の候補スイッチング信号φSW1a及び第2の候補スイッチング信号φSW2aを調整する。例えば、タイミングt7b、タイミングt8b、又はタイミングt7bとタイミングt8bとの間の期間T78bに、変換候補タイミング信号SG204の立ち上がりタイミングが重なる場合、図18に示すように、デジタルPWM制御部252は、変換候補タイミング信号SG204の立ち上がりタイミングを避けるタイミングとしてタイミングt7bより前のタイミングt7a1、タイミングt8a1を計算する。そして、デジタルPWM制御部252は、第1の候補スイッチング信号φSW1bの遷移タイミングt7b及び第2の候補スイッチング信号φSW2bの遷移タイミングt8bを、それぞれ、タイミングt7a1及びタイミングt8a1へずらす。これにより、変換候補タイミング信号SG204の立ち上がりタイミングが、第1のスイッチング信号φSW1aの遷移タイミングt7a1、第2の候補スイッチング信号φSW2aの遷移タイミングt8a1、及び両者の間の期間T78a1に重ならないようにすることができる。あるいは、例えば、タイミングt7b、タイミングt8b、又はタイミングt7bとタイミングt8bとの間の期間T78bに、変換候補タイミング信号SG204の立ち上がりタイミングが重なる場合、図19に示すように、デジタルPWM制御部252は、変換候補タイミング信号SG204の立ち上がりタイミングを避けるタイミングとしてタイミングt7bより後ろのタイミングt7a2、タイミングt8a2を計算する。そして、デジタルPWM制御部252は、第1の候補スイッチング信号φSW1bの遷移タイミングt7b及び第2の候補スイッチング信号φSW2bの遷移タイミングt8bを、それぞれ、タイミングt7a2及びタイミングt8a2へずらす。これにより、変換候補タイミング信号SG204の立ち上がりタイミングが、第1のスイッチング信号φSW1aの遷移タイミングt7a2、第2の候補スイッチング信号φSW2aの遷移タイミングt8a2、及び両者の間の期間T78a2に重ならないようにすることができる。このように、第3の実施形態では、デジタルPWM制御部スイッチタイミング調整部252が、変換タイミング信号SG204の遷移タイミングが第1の候補スイッチング信号φSW1bの遷移タイミング又は第2の候補スイッチング信号φSW2bの遷移タイミングに重なる場合、変換タイミング信号SG204の遷移タイミングを避けるように第1の候補スイッチング信号φSW1b及び第2の候補スイッチング信号φSW2bを調整して、第1のスイッチング信号φSW1a及び第2のスイッチング信号φSW2aを生成する。これにより、変換タイミング信号SG204の立ち上がりタイミングをスイッチングノイズの発生しているタイミングに重ならないようにすることができるので、DC/DC変換器10のスイッチングに伴うスイッチングノイズがA/D変換器20のA/D変換動作に影響を及ぼすことを抑制できる。すなわち、DC/DC変換器10のスイッチングに伴うノイズの影響を低減できる。この結果、A/D変換器20の誤動作を抑制でき、正確なデジタル値を得ることが容易になるので、電源回路1が適正なレベルのDC電圧を出力するように制御することが容易になる。また、第3の実施形態では、デジタルPWM制御部252が、第1の候補スイッチング信号φSW1b及び第2の候補スイッチング信号φSW2bのそれぞれについて変換タイミング信号SG204の遷移タイミングを避けるタイミングを計算し、第1の候補スイッチング信号φSW1bの遷移タイミング及び第2の候補スイッチング信号φSW2bの遷移タイミングのそれぞれを上記の計算されたタイミングにずらすことにより、第1の候補スイッチング信号φSW1a及び第2の候補スイッチング信号φSW2aを調整する。これにより、変換タイミング信号SG204の立ち上がりタイミングをスイッチングノイズの発生しているタイミングに重ならないように動的に調整できる。すなわち、変換タイミング信号SG204の立ち上がりタイミングを固定的なタイミングにずらす場合に比べて、変換タイミング信号SG204の立ち上がりタイミングがスイッチングノイズの発生しているタイミングに重なることを低減できる。なお、デジタルPWM制御部252は、図19に示すようなタイミング調整を実現するために、DC/DC変換器10内のスイッチング信号発生部11に供給するクロックを期間T78bの直前から期間T78bが経過するまでマスク停止してもよい。スイッチング信号発生部11は、クロックが供給されないため停止し、その間にスイッチが切り替わることはない。第4の実施形態次に、第4の実施形態にかかる電源回路300について説明する。以下では、第1の実施形態及び第2の実施形態と異なる点を中心に説明する。図20に示す電源回路300において、A/D変換の動作タイミングを動かした場合例えば、図3、4、10~16に示すタイミング調整を行った場合、制御回路330は、それに応じて制御パラメータを変える。例えば、制御回路330は、決定部331及び変更部334を有する。変更部334は、A/D変換の動作タイミングを動かした場合、すなわち変換候補タイミング信号の立ち上がりタイミングをずらして変換タイミング信号を生成した場合、例えば決定部331が使用する制御パラメータを変更する。例えば、決定部331内に微分器335が含まれる場合を考える。変更部334は、サンプル間隔を実際のサンプル間隔へ変更する。そして、決定部331は、微分器335の1サンプル前のA/D変換結果と現在のサンプルのA/D変換結果との差分、もしくはそれぞれのA/D変換結果と目標値との差分の差分、を変更部334により変更されたサンプル間隔時間で除算した値を用いるようにする。第1の実施形態及び第2の実施形態においては、A/D変換のタイミングは均一であると仮定して微分器335によるサンプル間隔を定数としているが、実際にはA/D変換のタイミングを変更している。そこで、本実施形態では、サンプル間隔として上記のように実際のサンプル間隔を用いることにより微分器335が値を正しく出力することが可能となる。これにより、A/D変換器の動作クロック変換タイミング信号を動かした影響が制御におよぶことを抑制できる。第5の実施形態次に、第5の実施形態にかかる電源回路400について説明する。以下では、第4の実施形態と異なる点を中心に説明する。第4の実施形態では、制御回路30が制御パラメータを変更する必要がある。制御回路30の制御パラメータを変更せずに回路を追加するだけで第4の実施形態に近い効果を得るために、第5の実施形態では、図21に示すように、推定回路460を追加する。電源回路400において、推定回路460は、タイミングを動かしてA/D変換した結果、すなわちA/D変換器20から受けたデジタルモニタ値DM1から元のタイミングでの値を推定する。図22を用いて推定回路460の機能を説明する。タイミングt405でA/D変換した後、次のA/D変換をタイミングt406で行う予定であったが、DC/DC変換器10のスイッチング動作と重なると判断されたため、タイミングt406より後ろのタイミングt406’でA/D変換を行った場合を考える。この場合、座標t405のときの値、t405とt406’の時の値、t406’とを通る直線からタイミングt406の時の値を計算すればよい。すなわち、推定回路460は、タイミングt406の時の値を計算して制御回路30に入力する。これにより、制御回路30の制御パラメータを変更せずに、A/D変換器の動作クロック変換タイミング信号を動かした影響が制御におよぶことを抑制できる。なお、推定回路460は、タイミングt405の前のA/D変換タイミングでの値も用いて3点を通る例えば2次曲線からタイミングt406での値を推定することも可能である。また、推定回路460は、その他の推定方法として、複数の点から高次の近似曲線を用いて近似する方法や、前後いずれか、もしくは両方の値から低域通過フィルタを用いて現在の値を推定する方法などを用いてもよい。第6の実施形態次に、第6の実施形態にかかる電源回路500について説明する。以下では、第2の実施形態と異なる点を中心に説明する。また、本実施形態では、説明の便宜のために、部材番号SG101-1~SG101-5を変換タイミング信号として、第2の実施形態の図10等を流用して説明を行う。第2の実施形態では、A/D変換器120が複数の例えば、5つの変換タイミング信号SG104-1~SG104-5に順次に同期して、すなわち複数の例えば、5つのクロックを用いて1回のA/D変換を行っている。それに対して、第6の実施形態では、図23に示すように、A/D変換器520が複数の変換タイミング信号SG101-1~SG101-5図10参照に順次に同期して複数回のA/D変換を行っている。具体的には、電源回路500において、DC/DC変換器10の1回の間に、A/D変換器520が複数回動作する。すなわち、A/D変換器520は、第1のスイッチング信号φSW1の1周期内において、複数の変換タイミング信号SG101-1~SG101-5に順次に同期して複数回のA/D変換を行う図10参照。図23に示す構成では、電源回路500が変換タイミング調整回路140図8参照を有しないので、A/D変換動作中にDC/DC変換器10のスイッチSW1、SW2がオン/オフする可能性があり図10参照、A/D変換器520がノイズの影響を受けてしまう。そこで制御回路530でノイズの影響を排除する。具体的には、制御回路530は、決定部531、デジタルPWM制御部532、及び判断部536を有する。判断部536は、PWM制御に関する信号として、例えば直前にDC/DC変換器10に供給された制御信号SG2をデジタルPWM制御部532から受ける。判断部536は、制御信号SG2に基づいて、第1のスイッチング信号φSW1の遷移したタイミングと第2のスイッチング信号φSW2の遷移したタイミングとを推定する。また、判断部536は、複数の変換タイミング信号SG101-1~SG101-5に関する制御信号SG500を外部例えば、図示しない上位のコントローラから受ける。判断部536は、制御信号SG500に基づいて、複数の変換タイミング信号SG101-1~SG101-5の遷移タイミング例えば、立ち上がりタイミングを推定する。そして、判断部536は、複数の変換タイミング信号SG101-1~SG101-5のそれぞれについて変換タイミング信号の遷移タイミングが第1のスイッチング信号の遷移タイミング又は第2のスイッチング信号の遷移タイミングに重なったか否かを判断し、判断結果を決定部531へ供給する。決定部531は、デジタルモニタ値DM501を取得し、デジタルモニタ値DM501における複数の値のうち、第1のスイッチング信号の遷移タイミング又は第2のスイッチング信号の遷移タイミングに重なった変換タイミング信号に対応した値を特定する。そして、決定部531は、その特定した値を無視しながら、制御内容を決定する動作を行う。このように、制御回路530が、デジタルモニタ値DM501における重なった変換タイミング信号に対応した値を無視しながら、デジタルモニタ値DM501を用いて制御動作を行うので、制御回路530の制御動作へのノイズの影響を抑制できる。なお、第6の実施形態の構成で、制御回路530は、スイッチSW1、SW2がオン/オフするタイミングや複数のスイッチSW1、SW2がオフ状態である期間にA/D変換が行われた場合、その値を無視し、1つ前のA/D変換で得られた値を用いてもよい。DC/DC変換器10の出力電圧や出力電流はその1回内で大きく変わることは少ないため、1つ前のA/D変換で得られた値は、現在の値の良い推定となる。すなわち、制御回路530は補完部533を有し、補完部533は、1つ前のA/D変換で得られた値を用いて、現在のA/D変換で本来得られたはずの値を推定して補完してもよい。あるいは、制御回路530は、スイッチSW1、SW2がオン/オフするタイミングや複数のスイッチSW1、SW2がオフ状態である期間にA/D変換が行われた場合、その値を無視し、1つ後のA/D変換で得られた値を用いてもよい。この場合も、DC/DC変換器10の出力電圧はその1回内で大きく変わることは少ないため、1つ前のA/D変換で得られた値は、現在の値の良い推定となる。すなわち、制御回路530は補完部533を有し、補完部533は、1つ後のA/D変換で得られた値を用いて、現在のA/D変換で本来得られたはずの値を推定して補完してもよい。さらに精度を高める方法として、補完部533が複数のA/D変換データから値を推定する方法が考えられる。たとえば、補完部533は、2つ前の値と1つ前の値から線形に後方補完する方法を用いてもよい。複数個のデータを用いればさらに精度を上げることが出来る。また、用いるデータは前の値だけではなく後の値を用いることも可能である。例えば、図12に示すように変換タイミング信号SG101-3の立ち上がりタイミングがスイッチSW2のオフするタイミングに重なった場合、補完部533は、デジタルモニタ値DM501における変換タイミング信号SG101-3に対応した値を捨てて、その前後の値に基づいて、変換タイミング信号SG101-3に対応した値を補完してもよい。補完部533は、複数個のデータを用いた場合の良い推定の方法として、低域通過フィルタを用いる方法を用いてもよい。DC/DC変換器10の出力は前述の通りその1回内で急激に変化することは少ない。そこで、補完部533は、前後いずれか、もしくは両方の値から低域通過フィルタを用いて現在の値を推定することが出来る。第7の実施形態次に、第7の実施形態にかかる電源回路600について説明する。以下では、第2の実施形態と異なる点を中心に説明する。また、本実施形態では、説明の便宜のために、第2の実施形態の図10~図16を流用して説明を行う。第2の実施形態では、A/D変換器120が複数の変換タイミング信号SG104-1~SG104-5に順次に同期して1回のA/D変換を行っている。それに対して、第7の実施形態では、A/D変換器520が複数の変換タイミング信号SG104-1~SG104-5図10参照に順次に同期して複数回のA/D変換を行っている。具体的には、電源回路600において、DC/DC変換器10の1スイッチング周期の間に、A/D変換器520が複数回動作する。すなわち、A/D変換器520は、第1のスイッチング信号φSW1の1周期内において、複数の変換タイミング信号SG104-1~SG104-5に順次に同期して複数回のA/D変換を行う図10参照。図24に示す構成では、電源回路600において、変換タイミング調整回路140が、複数の変換候補タイミング信号SG101-1~SG101-5のいずれかの遷移タイミングが第1のスイッチング信号φSW1の遷移タイミング又は第2のスイッチング信号φSW2の遷移タイミングに重なる場合、第1のスイッチング信号φSW1の遷移タイミング、第2のスイッチング信号φSW2の遷移タイミング、及び第1のスイッチング信号φSW1と第2のスイッチング信号φSW2とがともにノンアクティブレベルである期間を避けるように変換候補タイミング信号SG101-1~SG101-5を調整して、複数の変換タイミング信号SG104-1~104-5を生成する。これにより、A/D変換器520がオーバーサンプリング型のA/D変換器であるである場合に、複数の変換タイミング信号SG104-1~104-5の立ち上がりタイミングの全てをスイッチングノイズの発生しているタイミングに重ならないようにすることができるので、DC/DC変換器10のスイッチングに伴うスイッチングノイズがA/D変換器520のA/D変換動作に影響を及ぼすことを抑制できる。付記7第1のスイッチング信号に応じてオンする第1のスイッチと第2のスイッチング信号に応じてオンする第2のスイッチとを含み、前記第1のスイッチのオン状態の期間と前記第2のスイッチのオン状態の期間とが互いに重ならないDC/DC変換器と、変換タイミング信号に同期して、前記DC/DC変換器のアナログモニタ値をA/D変換して、デジタルモニタ値を生成するA/D変換器と、前記生成されたデジタルモニタ値を用いて、前記第1のスイッチング信号の候補となる第1の候補スイッチング信号と前記第2のスイッチング信号の候補となる第2の候補スイッチング信号とのそれぞれに対してPWM制御を行う制御部と、前記PWM制御に関する信号と前記変換タイミング信号に関する信号とを受けて、前記変換タイミング信号の遷移タイミングが前記第1の候補スイッチング信号の遷移タイミング又は前記第2の候補スイッチング信号の遷移タイミングに重なるか否かを判断する判断部と、前記変換タイミング信号の遷移タイミングが前記第1の候補スイッチング信号の遷移タイミング又は前記第2の候補スイッチング信号の遷移タイミングに重なる場合、前記変換タイミング信号の遷移タイミングを避けるように前記第1の候補スイッチング信号及び前記第2の候補スイッチング信号を調整し、調整された結果を前記PWM制御に反映させた制御信号を生成し前記DC/DC変換器へ供給するスイッチタイミング調整部と、を備えたことを特徴とする電源回路。付記8前記スイッチタイミング調整部は、前記第1の候補スイッチング信号及び前記第2の候補スイッチング信号のそれぞれについて前記変換タイミング信号の遷移タイミングを避けるタイミングを計算し、前記第1の候補スイッチング信号の遷移タイミング及び前記第2の候補スイッチング信号の遷移タイミングのそれぞれを前記計算されたタイミングにずらすことにより、前記第1の候補スイッチング信号及び前記第2の候補スイッチング信号を調整することを特徴とする付記7に記載の電源回路。付記9前記制御部は、前記第2の変換候補タイミング信号の遷移タイミングをずらしたことに応じて制御パラメータを変更し、変更された制御パラメータを用いて前記制御信号を生成することを特徴とする付記8に記載の電源回路。付記10前記スイッチタイミング調整部は、前記変換タイミング信号の遷移タイミングにおいて、前記制御信号の前記DC/DC変換器への供給を停止することを特徴とする付記7に記載の電源回路。付記11第1のスイッチング信号に応じてオンする第1のスイッチと第2のスイッチング信号に応じてオンする第2のスイッチとを含み、前記第1のスイッチのオン状態の期間と前記第2のスイッチのオン状態の期間とが互いに重ならないDC/DC変換器と、変換タイミング信号に同期して、前記DC/DC変換器のアナログモニタ値をA/D変換して、デジタルモニタ値を生成するA/D変換器と、前記生成されたデジタルモニタ値を用いて、前記第1のスイッチング信号及び前記第2のスイッチング信号のそれぞれに対してPWM制御を行う制御部と、を備え、前記A/D変換器は、前記第1のスイッチング信号の1周期内において、複数の前記変換タイミング信号に順次に同期して複数回のA/D変換を行うことを特徴とする電源回路。付記12前記PWM制御に関する信号と、複数の前記変換タイミング信号の候補となる複数の変換候補タイミング信号に関する信号とを受けて、前記複数の変換候補タイミング信号のそれぞれについて前記変換候補タイミング信号の遷移タイミングが前記第1のスイッチング信号の遷移タイミング又は前記第2のスイッチング信号の遷移タイミングに重なるか否かを判断する判断部と、前記複数の変換候補タイミング信号のうちいずれかの変換候補タイミング信号の遷移タイミングが前記第1のスイッチング信号の遷移タイミング又は前記第2のスイッチング信号の遷移タイミングに重なる場合、前記第1のスイッチング信号の遷移タイミング及び前記第2のスイッチング信号の遷移タイミングを避けるように前記複数の変換候補タイミング信号を調整して、複数の前記変換タイミング信号を生成する変換タイミング調整部と、をさらに備えたことを特徴とする付記11に記載の電源回路。付記13前記変換タイミング調整部は、前記第1のスイッチング信号の遷移タイミング及び前記第2のスイッチング信号の遷移タイミングを避けるタイミングを計算し、前記第1のスイッチング信号の遷移タイミング又は前記第2のスイッチング信号の遷移タイミングに重なる変換候補タイミング信号の遷移タイミングを前記計算されたタイミングにずらすことにより、複数の前記変換タイミング信号を生成することを特徴とする付記12に記載の電源回路。付記14前記制御部は、前記重なる変換候補タイミング信号の遷移タイミングをずらしたことに応じて制御パラメータを変更し、変更された制御パラメータを用いて前記PWM制御を行うことを特徴とする付記13に記載の電源回路。付記15前記変換タイミング調整部は、前記複数の変換候補タイミング信号から前記第1のスイッチング信号の遷移タイミング又は前記第2のスイッチング信号の遷移タイミングに重なる変換候補タイミング信号を取り除くことにより、複数の前記変換タイミング信号を生成することを特徴とする付記12に記載の電源回路。付記16前記制御部は、前記生成されたデジタルモニタ値における前記取り除かれた変換候補タイミング信号に対応したビットの値を前後のビットの値に基づいて補間することを特徴とする付記15に記載の電源回路。付記17前記PWM制御に関する信号と複数の前記変換タイミング信号に関する信号とを受けて、前記複数の変換タイミング信号のそれぞれについて前記変換タイミング信号の遷移タイミングが前記第1のスイッチング信号の遷移タイミング又は前記第2のスイッチング信号の遷移タイミングに重なるか否かを判断する判断部をさらに備え、前記制御部は、前記生成されたデジタルモニタ値における前記重なる変換候補タイミング信号に対応したビットの値を無視しながら前記生成されたデジタルモニタ値を用いることを特徴とする付記11に記載の電源回路。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。