基板と、活性層を有し、前記基板の主表面上に形成された半導体素子層とを備え、前記半導体素子層は、結晶成長面が[11-20]方向に沿った方向にオフ角度を略有しない第1主表面を有する第1領域と、結晶成長面が前記[11-20]方向に沿った方向にオフ角度を有する第2主表面を有する第2領域とを含み、前記半導体素子層の前記第1領域に、電流通路部が形成されている、窒化物系半導体レーザ素子。前記基板は、略0001面に対して所定のオフ角度を有する主表面を含むオフ基板であり、前記半導体素子層の前記[11-20]方向に沿った方向にオフ角度を略有しない前記第1主表面を有する第1領域は、略0001面に対して前記オフ角度を有する前記基板の主表面上に形成されている、請求項1に記載の窒化物系半導体レーザ素子。前記第1領域の前記第1主表面は、前記基板の主表面に対して傾斜するとともに、前記第2領域の前記第2主表面は、前記基板の主表面に対して略平行であり、前記第1領域は、共振器の延びる第1方向と交差する第2方向に沿った前記半導体素子層の一方側に形成されるとともに、前記第2領域は、前記第2方向に沿った前記半導体素子層の他方側に形成されており、前記電流通路部は、前記半導体素子層の前記第2方向における中央部から前記第1領域が形成された前記一方側に寄せられた位置に配置されている、請求項1または2に記載の窒化物系半導体レーザ素子。前記電流通路部は、前記活性層の上方において前記第1方向に沿って延びるように前記半導体素子層に形成されたリッジ部を含み、前記リッジ部の上面は、前記基板の主表面に対して傾斜する前記第1主表面を含む、請求項3に記載の窒化物系半導体レーザ素子。前記基板は、前記基板が有する側端面のうちの前記基板の主表面に近い部分に形成された段差部を有し、前記第1領域は、前記段差部の側壁を起点として前記第1主表面を有する前記半導体素子層が結晶成長した領域である、請求項1~4のいずれか1項に記載の窒化物系半導体レーザ素子。前記基板は、GaN基板である、請求項1~5のいずれか1項に記載の窒化物系半導体レーザ素子。しかしながら、上記特許文献1に開示された窒化物系半導体の製造方法では、オフ角度に面内分布が存在するオフ基板を用いて窒化物系半導体層を結晶成長させた場合、オフ角度の面内分布に起因して各層の材料組成がウェハ中央部と周辺部とでばらつくと考えられる。たとえば、ウェハ中央部よりもウェハ周辺部において相対的にオフ角度が大きい基板面上では、原料ガスに混じって発光効率を阻害する虞のある不純物が半導体層に取り込まれやすいことが知られている。活性層に関しては、不純物の取り込みにより半導体レーザ素子の発光効率の低下につながる。このため、ウェハ中央部でチップ化された半導体レーザ素子と、ウェハ周辺部でチップ化された半導体レーザ素子とでは、半導体レーザ素子の発光効率がばらつくという問題点がある。なお、この点については、本願発明者が、オフ角度に面内分布が存在するオフ基板を用いて窒化物系半導体層を結晶成長させて半導体レーザ素子チップを多数製造した際に見出だされた問題点でもある。この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、ウェハの中央部と周辺部とで主表面のオフ角度がばらつく基板を用いる場合にも、発光効率がばらつくことを抑制することが可能な窒化物系半導体レーザ素子を提供することである。以下、本発明の実施形態を図面に基づいて説明する。まず、図1~図3および図7を参照して、本発明の一実施形態による青紫色半導体レーザ素子100の構造について説明する。なお、青紫色半導体レーザ素子100は、本発明の窒化物系半導体レーザ素子の一例である。青紫色半導体レーザ素子100は、図1に示すように、n型GaN基板1と、n型GaN基板1の主表面1aC2側上に形成された活性層13を含む半導体素子層10とを備えている。半導体素子層10は、発振波長が約405nm帯を有する窒化物系半導体からなる。また、青紫色半導体レーザ素子100では、半導体素子層10の上面C2側上にp側パッド電極21が形成されるとともに、n型GaN基板1の下面C1側上にn側電極22が形成されている。なお、n型GaN基板1は、本発明の基板の一例である。青紫色半導体レーザ素子100は、図2に示すように、約800μmの共振器長レーザ素子端部間A方向の長さを有する。また、半導体素子層10には、共振器の延びる方向A方向と直交する光出射面2aA1側および光反射面2bA2側がそれぞれ形成されている。また、光出射面2a上には、低反射率の誘電体多層膜図示せずが形成されており、光反射面2b上には、高反射率の誘電体多層膜図示せずが形成されている。ここで、上記した光出射面2aおよび光反射面2bは、青紫色半導体レーザ素子100に形成されている一対の共振器端面に対して、それぞれの端面から出射されるレーザ光の光強度の大小関係により区別される。すなわち、出射されるレーザ光の光強度が相対的に大きい方の端面が光出射面2aである。なお、共振器の延びる方向A方向は、本発明の第1方向の一例である。n型GaN基板1は、図1に示すように、約100μmの厚みを有するとともに約1×1018cm-3のキャリア濃度を有するSiがドープされている。また、n型GaN基板1はオフ基板である。つまり、n型GaN基板1の主表面1aは、c面0001面からa軸方向[11-20]方向に約0.05度以上約0.3度以下の角度αを有してオフ傾斜された面方位を有している。さらには、主表面1aは、c面に対してm軸方向[1-100]方向にも約0.05度以上約0.3度以下の角度を有してオフされている。したがって、半導体素子層10は、n型GaN基板1のc面極性面とは異なる表面上に形成されている。また、n型GaN基板1では、主表面1aにおけるオフ角度には面内分布が生じている。ここで、本実施形態では、半導体素子層10は、青紫色半導体レーザ素子100の一方B1側の側端面100a側に主に形成されている素子層領域10aと、青紫色半導体レーザ素子100の他方B2側の側端面100b側に主に形成されている素子層領域10bとを含んでいる。素子層領域10aでは、後述する活性層13を含む各半導体層の主表面たとえばバッファ層11の主表面11cが、n型GaN基板1の主表面1aに対して角度β図3参照を有して傾斜している。一方、素子層領域10bでは、活性層13を含む各半導体層の主表面たとえばバッファ層11の主表面11dが、n型GaN基板1の主表面1aに対して略平行に延びている。これにより、青紫色半導体レーザ素子100では、B1側の素子の厚みC方向が、B2側の素子の厚みよりも小さい。なお、素子層領域10aおよび10bは、それぞれ、本発明の第1領域および第2領域の一例である。また、半導体素子層10のうちの素子層領域10aを構成する各半導体層の主表面バッファ層11の主表面11cなどは、本発明の第1主表面の一例であり、素子層領域10bを構成する各半導体層の主表面主表面11dなどは、本発明の第2主表面の一例である。また、青紫色半導体レーザ素子100の幅方向B方向は、本発明の第2方向の一例である。また、半導体素子層10では、素子層領域10aと素子層領域10bとの境界部分図1に破線10eで示すは、n型GaN基板1の主表面1a上では青紫色半導体レーザ素子100の中央部中心線150よりもB1側に位置する一方、主表面1aから上方C2方向に遠ざかるにつれて、中央部中心線150よりもB2側に位置するように斜めに延びている。これにより、素子層領域10aのB方向の幅は、n型GaN基板1から上方に遠ざかるにつれて広くなる一方、素子層領域10bのB方向の幅は、n型GaN基板1から上方に遠ざかるにつれて狭くなるように構成されている。また、素子層領域10aは、後述する製造プロセス時に、n型GaN基板1の主表面1aに予め形成された溝部50図7参照の側壁51B2側を起点として結晶成長された領域である。具体的には、半導体素子層10のうちの素子層領域10aを構成する各半導体層の主表面は、n型GaN基板1の主表面1aに対してa軸方向[11-20]方向に角度βだけ傾斜した状態で結晶成長した成長面である。また、素子層領域10aにおける各層の主表面結晶成長面は、[11-20]方向に沿った方向にオフ角度を略有していない。この場合、バッファ層11の主表面11cなどには、略0001面が現われている。その一方、半導体素子層10のうちの素子層領域10bは、各半導体層の主表面結晶成長面がn型GaN基板1の主表面1aと略平行の状態を維持して結晶成長した成長面である。つまり、素子層領域10bの主表面結晶成長面は、n型GaN基板1の主表面1aと同じ面方位略0001面に対してa軸方向[11-20]方向に沿った方向にオフ角度αを有する面方位を有している。なお、素子層領域10aが形成されている側端面100aには、n型GaN基板1が溝部50図7参照の部分で素子分割された後の段差部50aが残されている。同様に、素子層領域10bが形成されている側端面100bにも、n型GaN基板1が溝部50図7参照の部分で素子分割された後の段差部50aが残されている。また、素子層領域10aおよび10bは、青紫色半導体レーザ素子100の共振器の延びる方向A方向には、互いに傾斜することなく同一方向に延びている。つまり、青紫色半導体レーザ素子100の断面図1参照は、A方向[1-100]方向に沿って略一様である。また、本実施形態では、半導体素子層10の素子層領域10aに、上方C2方向に所定の高さを有して突出するリッジ部凸部3が形成されている。リッジ部3は、約1.5μmの幅B方向を有しており、青紫色半導体レーザ素子100の電流注入領域電流通路部を形成している。これにより、リッジ部3の下方C1側の活性層13を含む領域に、リッジ部3に沿ってA方向にストライプ状細長状に延びる光導波路が形成される。また、図3に示すように、リッジ部3の上面3aは、素子層領域10aが有する主表面[11-20]方向に沿った方向にオフ角度を略有しない主表面の一部である。したがって、上面3aは、n型GaN基板1の主表面1aに対して角度βを有して傾斜したままA方向に延びている。このため、上面3aの面積S2=A方向の長さ×B方向の斜面の長さは、傾斜する分、主表面1aと平行な場合の断面積S1=A方向の長さ×B方向のリッジ幅よりも増加S2=S1/cosβするように構成されている。ここで、上面3aは、p側オーミック電極18との接触界面を構成している。なお、リッジ部3は、本発明の電流通路部の一例である。また、本実施形態では、リッジ部3は、リッジ部3の中心線160が青紫色半導体レーザ素子100の幅方向B方向における中心線150から、素子層領域10aが形成された一方側B1方向に距離L1だけ離間した位置に配置されている。そして、リッジ部3の上面3a上には、上面3aと接触するp側オーミック電極18を介してp側パッド電極21が形成されている。また、上述した素子層領域10aおよび10bを含む半導体素子層10においては、n型GaN基板1の主表面1a上に、約1μmの厚みを有するアンドープAl0.01Ga0.99Nからなるバッファ層11が形成されている。バッファ層11の上面上には、約2μmの厚みを有するGeドープのAl0.05Ga0.95Nからなるn型クラッド層12が形成されている。n型クラッド層12の上面上には、多重量子井戸MQW構造を有する活性層13が形成されている。この活性層13は、各々が約30nmの厚みを有するとともにGaNからなる3層の障壁層図示せずと、各々が約7nmの厚みを有するとともにIn組成の高いInGaNからなる2層の量子井戸層図示せずとが交互に積層されている。また、活性層13の上面上には、約90nmの厚みを有するアンドープIn0.01Ga0.99Nからなるp側光ガイド層14が形成されている。p側光ガイド層14の上面上には、約20nmの厚みを有するアンドープAl0.2Ga0.8Nからなるキャップ層15が形成されている。キャップ層15の上面上には、約0.5μmの厚みを有するMgドープのAl0.05Ga0.95Nからなるp型クラッド層16が形成されている。p型クラッド層16は、図1の紙面に対して垂直な方向図2のA方向に沿って延びる約1.5μmの幅を有する凸部16aと、凸部16aの幅方向B方向の両側B1側およびB2側の約80nmの厚みを有する平坦部16bとを有している。また、凸部16aにおけるp型クラッド層16の厚みは、約550nmである。また、p型クラッド層16の凸部16a上には、約3nmの厚みを有するアンドープIn0.07Ga0.93Nからなるp側コンタクト層17が形成されている。このp側コンタクト層17とp型クラッド層16の凸部16aとによって、約1.5μmの幅を有してA方向にストライプ状に延びるリッジ部3が構成されている。また、p型クラッド層16の凸部16aの両側面上、平坦部16bの上面上およびp側コンタクト層17の両側面上には、約0.3μmの厚みを有するSiO2からなる電流ブロック層20が形成されている。また、電流ブロック層20は、リッジ部3の上面p側オーミック電極18の上面を露出するように形成されている。また、p側コンタクト層17の上面上には、p側コンタクト層17に近い側から順に、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とからなるp側オーミック電極18が形成されている。p側オーミック電極18の上面上と電流ブロック層20の上面上とには、p側オーミック電極18に近い側から順に、約0.1μmの厚みを有するTi層と、約0.1μmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるp側パッド電極21が形成されている。また、図1に示すように、n型GaN基板1の裏面上には、n型GaN基板1に近い側から順に、約10nmの厚みを有するAl層と、約20nmの厚みを有するPt層と、約300nmの厚みを有するAu層とからなるn側電極22が形成されている。また、n側電極22は、青紫色半導体レーザ素子100の側端面100aから側端面100bまで延びており、n型GaN基板1の裏面上の全面に形成されている。次に、図1および図4~図10を参照して、本発明の一実施形態による青紫色半導体レーザ素子100の製造プロセスについて説明する。まず、図4および図5に示すように、オフ基板からなるウェハ状態のn型GaN基板1の主表面1aに、エッチング技術などを用いて、[11-20]方向B方向に約10μmの幅W1を有するとともに、約2μmの深さを有し、[1-100]方向A方向にストライプ状に延びる複数の溝部50を形成する。また、溝部50は、B方向に、約110μmの周期L2でストライプ状に形成される。なお、図4および図5では、ウェハに複数の溝部50を形成する様子を模式的に示しており、実際のウェハに形成される溝部50の本数は、図中の溝部50の本数とは異なる場合もある。ここで、n型GaN基板1においては、主表面1aのc面0001面に対するa軸方向[11-20]方向のオフ角度αが、ウェハの中央部からウェハの周辺部に向かって徐々に大きくなるような面内分布を有している。主に領域200図4参照で示されるウェハの中央部では、c面0001面に対するa軸方向[11-20]方向のオフ角度が相対的に小さい。一方、領域200よりも外側の領域205aおよび205b図4参照で示されるウェハの周辺部では、c面0001面に対するa軸方向のオフ角度が相対的に大きい。その後、図6に示すように、有機金属気相成長MOCVD法を用いて、ウェハ状態のn型GaN基板1上に、バッファ層11、n型クラッド層12、活性層13、p側光ガイド層14、キャップ層15、p型クラッド層16、p側コンタクト層17を順次積層して半導体素子層10を形成する。なお、図6には、n型GaN基板1のウェハ内の領域205aにおける結晶成長時の様子を示している。上記半導体素子層10の形成において、具体的には、まず、基板温度を約1100°C以上の比較的高温の状態に保持する。この状態で、Ga原料であるTMGaトリメチルガリウムおよびAl原料であるTMAlトリメチルアルミニウムを含んだH2からなるキャリアガスを約100hPaの圧力下で反応炉内に供給して、n型GaN基板1の主表面1a上にバッファ層11を成長させる。この際、本実施形態では、溝部50間に結晶成長されるバッファ層11のうちのB1側の所定の領域においては、バッファ層11は、主表面11dがn型GaN基板1の主表面1aと略平行な状態を維持したまま所定の成長速度で上方C2方向に結晶成長する。一方、バッファ層11のうちのB2側の所定の領域においては、主表面11dの成長速度よりも遅い成長速度で主表面11cが結晶成長する。この成長速度の違いによって、主表面11cは、n型GaN基板1の主表面1aに対してB方向a軸方向[11-20]方向に所定の傾斜角度βを有して結晶成長される。また、傾斜する主表面11cは、溝部50の側壁52B1側を起点として結晶成長しながら形成される。この結果、バッファ層11は、角度βで傾斜する主表面11cを有する領域11aと、n型GaN基板1の主表面1aと略平行な主表面11dを有する領域11bとを有して形成される。なお、領域11aおよび11bは、それぞれ、本発明の第1領域および第2領域の一例である。また、角度βで傾斜するバッファ層11の主表面11cには、[11-20]方向に沿った方向にオフ角度を略有しない略0001面からなる結晶成長面ファセットが現われる。一方、主表面1aと略平行なバッファ層11の主表面11dには、[11-20]方向に沿った方向にオフ角度を有する結晶成長面が現われる。その後、TMGaおよびTMAlと、n型導電性を得るためのGe不純物の原料であるGeH4モノゲルマンとを含んだH2からなるキャリアガスを反応炉内に供給して、バッファ層11上にn型クラッド層12を成長させる。その後、基板温度を約850°Cの状態に保持して、反応炉内にNH3ガスを約200hPaの圧力下で供給したN2ガス雰囲気中にて、Ga原料であるTEGaトリエチルガリウムおよびIn原料であるTMInトリメチルインジウムを供給して、活性層13およびp側光ガイド層14を成長させる。そして、同じ温度圧力条件下でTMGaおよびTMAlを反応炉内に供給して、キャップ層15を成長させる。その後、基板温度を約1100°C以上の高温状態に保持して、反応炉内にNH3ガスを約100hPaの圧力下で供給した水素ガスおよび窒素ガス雰囲気中にて、p型不純物であるMgの原料であるMgC5H52シクロペンタンジエニルマグネシウム、TMGaおよびTMAlを供給して、キャップ層15上にp型クラッド層16を成長させる。その後、反応炉内にNH3ガスを供給した窒素ガス雰囲気中にて、TEGaおよびTMInを供給して、p側コンタクト層17を成長させる。このようにして、主表面1a上に半導体素子層10が形成される。本実施形態の製造プロセスでは、バッファ層11上に順次積層されるn型クラッド層12、活性層13、p側光ガイド層14、キャップ層15、p型クラッド層16およびp側コンタクト層17についても、下層の主表面を引き継いで積層される。この際、素子層領域10aにおけるn型クラッド層12からp側コンタクト層17までの各層の主表面は、バッファ層11の主表面11cと同様に、[11-20]方向に沿った方向にオフ角度を略有しない略0001面からなる結晶成長ファセットとなる。一方、素子層領域10bにおけるn型クラッド層12からp側コンタクト層17までの各層の主表面は、バッファ層11の主表面11dと同様に、[11-20]方向に沿った方向にオフ角度を有する結晶成長ファセットとなる。また、バッファ層11では、素子幅溝部50から隣り合う溝部50までの半導体層の幅に対する領域11aの幅の割合が、素子幅に対する領域11bの割合よりも小さい。そして、バッファ層11上にn型クラッド層12からp側コンタクト層17までの各層が積層されるにしたがって、略0001面を有する主表面の領域素子層領域10aのB方向の幅が徐々に拡大し、対照的に[11-20]方向に沿った方向にオフ角度を有する主表面の領域素子層領域10bのB方向の幅が徐々に縮小するように結晶成長が進む。したがって、素子層領域10aと素子層領域10bとの境界部分破線10eは、B2側からB1側に向かって斜めに延びる。このようにして、結晶成長後の半導体素子層10は、主表面が傾斜する素子層領域10aと、主表面がn型GaN基板1の主表面1aに対して略平行な素子層領域10bとを有して形成される。なお、主表面1a上に半導体素子層10が積層される際、溝部50にも半導体層が堆積する。結晶成長時の温度条件にもよるが、最終的には溝部50には半導体層が埋め込まれる場合もある。だたし、この半導体層は、非能動層であり、半導体素子層10には関係ない。なお、図4に示したn型GaN基板1のウェハ内の領域205bにおける半導体素子層10の結晶成長については、ウェハn型GaN基板1のm軸方向[1-100]方向に沿った中心線180を対称軸として鏡像関係を有するように半導体素子層10が形成される。つまり、図7に示すように、領域205bでは、半導体素子層10のB1側ウェハの中央部に近い側に素子層領域10aが配置されるとともに、半導体素子層10のB2側ウェハの周辺部に近い側に素子層領域10bが配置される。この場合、素子層領域10aでは、溝部50の側壁52図6参照とは反対側B2側の側壁51を起点として、各層の主表面が結晶成長する。これにより、領域205bにおける素子層領域10aの主表面は、n型GaN基板1の主表面1aに対してa軸方向[11-20]方向に角度βだけ傾斜した状態で結晶成長した成長面となる。また、本実施形態では、n型GaN基板1が有するオフ角度αの面内分布に伴って、領域200図4参照における素子層領域10aの主表面の傾斜角度βよりも、領域205aまたは205b図4参照における素子層領域10aの主表面の傾斜角度βがウェハの周辺部に向かうにしたがってより大きくなるように個々の半導体素子層10は形成される。この場合、主表面がn型GaN基板1の主表面1aに対して略平行な素子層領域10bの厚みはウェハの領域200においても領域205aまたは205bにおいても略一様であるので、素子層領域10aの主表面の傾斜角度βが増大する分、素子層領域10aの横幅B方向は、ウェハ中央部から周辺部にかけて徐々に小さくなる。その後、図6および図7に示すように、ウェハにおけるp側コンタクト層17の上面上に真空蒸着法を用いてp側オーミック電極18となる金属層を形成する。その後、プラズマCVD法などを用いて、p側オーミック電極18となる金属層の上面上に、SiO2からなるマスク層31を形成する。続いて、フォトリソグラフィを用いて、マスク層31上に、A方向にストライプ状に延びるとともにB方向に約1.5μmの幅を有するレジスト32をパターニングする。なお、レジスト32は、B方向の中心位置が、後の工程で形成されるリッジ部3図1参照の中心線160に揃うようにパターニングされる。この際、本実施形態では、ウェハ中央部領域200とウェハ周辺部領域205aおよび205bとでは、傾斜面を主表面にもつ素子層領域10aの幅B方向が異なるので、マスク層31およびレジスト32は、どの素子層領域10a上においても、リッジ部3が適切に形成されるようにパターニングされる。つまり、図6に示すように、半導体素子層10の片側素子層領域10b側の側端面からマスク層31の中心線までのB方向の距離L3は、ウェハ中央部領域200で相対的に小さく、ウェハ周辺部領域205aで相対的に大きくなるように、マスク層31およびレジスト32はパターニングされる。また、この関係は、図7においても同様であり、素子層領域10b側B2側の側端面からマスク層31の中心線までのB方向の距離L4は、ウェハ中央部領域200で相対的に小さく、ウェハ周辺部領域205bで相対的に大きい。その後、図8に示すように、レジスト32図7参照をマスクとしてマスク層31図7参照をドライエッチングすることにより、マスク層31がパターニングされる。続いて、パターニングされたマスク層31をマスクとして、金属層電極層をCF4ガスなどを用いてドライエッチングすることより、マスク層31と略同じ幅約1.5μmを有するp側オーミック電極18が形成される。続けて、上面上にp側オーミック電極18が形成されていない部分のp側コンタクト層17および下部のp型クラッド層16の途中までをドライエッチングすることにより、凸部16aおよび平坦部16bを有するp型クラッド層16が形成される。これにより、半導体素子層10の上面に上方に突出する電流通路部としてのリッジ部3が形成される。また、リッジ部3は、リッジ部3の中心線160が半導体素子層10の幅方向B方向における中心線150から、素子層領域10aが形成された一方側B1方向に距離L1だけ離間した位置に形成される。その後、剥離液などによりレジスト32図7参照を除去するとともに、ウェットエッチングによりリッジ部3上に残されたマスク層31図7参照を除去する。その後、図9に示すように、プラズマCVD法などを用いて、p型クラッド層16の凸部16a以外の平坦部16bの上面上、p側オーミック電極18の上面上、および、リッジ部3の両側面を連続的に覆うように、電流ブロック層20を形成する。その後、真空蒸着法およびリフトオフ法を用いて、電流ブロック層20上および電流ブロック層20が形成されていないp側オーミック電極18上に、p側パッド電極21を形成する。この後、n型GaN基板1の厚みが約100μmになるように、n型GaN基板1の裏面を研磨した後、真空蒸着法を用いて、n型GaN基板1の裏面上に、n型GaN基板1に接触するようにn側電極22を形成する。そして、図10に示すように、A方向に約800μmの共振器長を有するようにウェハを劈開線190に沿ってB方向に劈開バー状劈開する。さらに、図9に示すように、溝部50の中央部となる素子分離線195の位置でウェハの表面側上側が開くようにn型GaN基板1n側電極22の裏面側を支点として荷重を印加することにより、ウェハを共振器方向A方向に沿って素子分割チップ化する。このようにして、青紫色半導体レーザ素子100のチップ図1参照が形成される。本実施形態では、上記のように、半導体素子層10が、結晶成長面が[11-20]方向に沿った方向にオフ角度を略有しない主表面を有する素子層領域10aと、結晶成長面が[11-20]方向に沿った方向にオフ角度を有する素子層領域10bとを含んでおり、半導体素子層10の素子層領域10aにリッジ部3が形成されている。これにより、リッジ部3から注入された電流を、[11-20]方向に沿った方向にオフ角度を略有しない略0001面などを結晶成長時の主表面にもつ半導体素子層10の素子層領域10aに流しやすくすることができる。したがって、ウェハの中央部図4の領域200と周辺部図4の領域205aおよび205bとで主表面のオフ角度αがばらつくn型GaN基板1を用いて半導体素子層10を結晶成長させた場合であっても、チップ化後の個々の青紫色半導体レーザ素子100図10参照は、各々が[11-20]方向に沿った方向にオフ角度を略有しない主表面たとえば、略0001面上に形成された素子層領域10a活性層13の部分を用いて機能させることができる。ここで、略0001面極性面上に形成された活性層13は、オフ角度を有する略0001面以外の主表面上に形成された活性層13よりも発光効率を阻害する虞のある不純物が少ないので、発光効率の低下が抑制される。この結果、ウェハの中央部と周辺部とで主表面のオフ角度αがばらつくn型GaN基板1を用いる場合にも、チップ化後の半導体レーザ素子間で発光効率がばらつくことが抑制された青紫色半導体レーザ素子100を多数得ることができる。また、発光効率がばらつくことが抑制されるので、製造プロセス時の歩留まりを向上させることができる。また、本実施形態では、n型GaN基板1は、c面0001面に対して所定のオフ角度αを有する主表面1aを含むオフ基板であり、半導体素子層10の略0001面からなる主表面バッファ層11の主表面11cなどを有する素子層領域10aは、[11-20]方向に沿った方向にオフ角度を略有しない主表面に対してオフ角度αを有するn型GaN基板1の主表面1a上に形成されている。このように、オフ基板を用いて青紫色半導体レーザ素子100を形成する際に、半導体素子層10中に[11-20]方向に沿った方向にオフ角度を略有しない略0001面などからなる主表面を有する素子層領域10aを形成することができるので、オフ基板を用いた場合に、半導体レーザ素子間で発光効率がばらつくことが抑制された青紫色半導体レーザ素子100を容易に形成することができる。また、本実施形態では、素子層領域10aの主表面バッファ層11の主表面11cなどは、n型GaN基板1の主表面1aに対して角度βを有して傾斜するとともに、素子層領域10bの主表面バッファ層11の主表面11dなどは、n型GaN基板1の主表面1aに対して略平行である。また、素子層領域10aは、共振器の延びる方向A方向と交差する方向B方向に沿った半導体素子層10の一方側B1側に形成されるとともに、素子層領域10bは、B方向に沿った半導体素子層10の他方側B2側に形成されている。そして、リッジ部3は、半導体素子層10のB方向における中央部中心線150から素子層領域10aが形成された一方側B1側に距離L1だけ離間して配置されている。これにより、リッジ部3は、n型GaN基板1の主表面1aに対して傾斜する素子層領域10a中に確実に配置されるので、リッジ部3から注入された電流を、略0001面極性面上に形成された活性層13の部分に確実に流すことができる。また、a軸方向[11-20]方向に沿った方向のオフ角度が大きくなるにつれて、主表面11cの幅が狭く主表面11dの幅が広く形成される傾向がある。したがって、素子層領域10aにリッジ部3電流通路部を確実に配置することを考慮した場合には、上記構成をとることがより好ましい。また、本実施形態では、リッジ部3の上面3ap側コンタクト層17の上面は、n型GaN基板1の主表面1aに対して角度βを有して傾斜する主表面である。これにより、同じ平面積であれば、リッジ部3の上面3aがB方向に沿ってn型GaN基板1の主表面1aと略平行である場合よりも、リッジ部3の上面3aがB方向に対して角度βで傾斜される分、リッジ部3の上面3a傾斜面の面積を増加させた状態でA方向に延びるリッジ部3を形成することができる。これにより、リッジ部3の上面3aとp側オーミック電極18との界面の面積が増加するので、電流注入時の電気抵抗を低減することができる。また、本実施形態では、p側オーミック電極18を、リッジ部3の主表面1aに対して傾斜する上面3aに接触するように形成している。また、p側オーミック電極18に接触するようにp側パッド電極21が形成されている。これにより、リッジ部3の上面3aとの接触面積を増加させた状態でリッジ部3の上面3a上にp側オーミック電極18を形成することができるので、p側オーミック電極18からリッジ部3への電気抵抗を低減した状態で青紫色半導体レーザ素子100を動作させることができる。その結果、青紫色半導体レーザ素子100の動作電圧を低減することができる。また、本実施形態では、n型GaN基板1は、n型GaN基板1が有する側端面B1側のうちのn型GaN基板1の主表面1aに近い部分に形成された段差部50aを有している。そして、素子層領域10aは、段差部50aの側壁51を起点として主表面11cなどの本発明の第1主表面を有する半導体素子層10が結晶成長した領域である。これにより、製造プロセス上、素子層領域10aを含む半導体素子層10をn型GaN基板1の主表面1a上に容易に形成することができる。特に、ウェハの中央部と周辺部とで主表面のオフ角度がばらつくn型GaN基板1上に半導体素子層10を結晶成長させる場合に、オフ角度を有するn型GaN基板1の主表面1aとは異なる主表面略0001面からなる主表面11cを有する素子層領域10aを、容易に形成することができる。また、本実施形態では、n型GaN基板1を用いている。GaN基板は、一般に、サファイアやGaAsなどの異種基板上に厚膜状態のGaNをHVPE法でヘテロエピタキシャル成長させた後、下地基板を剥離する方法で製造される。したがって、単結晶引き上げによるバルク成長が可能なサファイアなどとは異なり、結晶成長時の下地基板の反りに起因するオフ角度のばらつきがGaN基板には生じてしまい、基板面内で均一なオフ角度を有するGaN基板を得ることは困難である。よって、サファイア基板と比較してオフ角度のばらつきが大きいn型GaN基板1を本発明の基板として用いると、得られた青紫色半導体レーザ素子100における発光効率のばらつきを抑制する効果をより大きく享受することができる。次に、図4、図9、図11および図12を参照して、上記した溝部50を有するn型GaN基板1オフ基板を用いて半導体素子層10を形成し、半導体素子層10の素子層領域10aにリッジ部3電流通路部を形成して青紫色半導体レーザ素子100を形成することの効果を確認するために行った比較実験について説明する。まず、上記実施形態に対応する実施例として、溝部50を有するn型GaN基板1を用いて半導体素子層10を形成し、その素子層領域10aにリッジ部3を形成して本実施形態の青紫色半導体レーザ素子100図1参照を作製した。また、実施例に対する比較例として、溝部50を形成しないn型GaN基板1オフ基板を用いて半導体素子層およびリッジ部を形成した青紫色半導体レーザ素子を作製した。そして、実施例による青紫色半導体レーザ素子100および比較例による青紫色半導体レーザ素子を動作させた場合の個々の半導体レーザ素子が有するスロープ効率[mW/mA]を測定した。そして、チップ化された個々の半導体レーザ素子のウェハ内における形成領域をグラフの横軸として個々の半導体レーザ素子が有するスロープ効率を縦軸に記録した。この結果、図11に示すように、実施例による青紫色半導体レーザ素子100では、ウェハ内の形成位置形成領域に関係なく、個々の半導体レーザ素子が有するスロープ効率が、ウェハのおおよそ全ての領域に亘って平準化される結果が得られた。つまり、ウェハ周辺部図4に示す領域205aまたは205bにてチップ化された青紫色半導体レーザ素子100も、ウェハ中央部図4に示す領域200にてチップ化された青紫色半導体レーザ素子100も、概ね同じようなスロープ効率を有する結果となった。その一方、比較例による青紫色半導体レーザ素子では、図12に示すように、個々の半導体レーザ素子が有するスロープ効率が、ウェハ内の形成位置によって大きく異なる結果が得られた。具体的には、ウェハ周辺部図4に示す領域205aまたは205bにてチップ化された青紫色半導体レーザ素子は、ウェハ中央部図4に示す領域200にてチップ化された青紫色半導体レーザ素子よりもスロープ効率が顕著に低い結果となった。この結果から、実施例による青紫色半導体レーザ素子100では、オフ角度が面内分布を有するn型GaN基板1図9参照を用いたとしても、リッジ部3電流通路部をc面0001面ファセットが現われた主表面を有する素子層領域10a図9参照に形成することにより、活性層13図9参照の発光効率スロープ効率を低下させることなく個々の青紫色半導体レーザ素子100を多数製造することが可能であることが確認された。なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。たとえば、上記実施形態では、c面0001面に対するa軸方向[11-20]方向のオフ角度が、ウェハの中央部領域200からウェハの周辺部領域205aに向かって徐々に大きくなるような面内分布を有するn型GaN基板1を用いて半導体素子層10を形成した例について示したが、本発明はこれに限られない。たとえば、ウェハの周辺部でオフ角度が相対的に小さく、ウェハの中央部でオフ角度が相対的に大きいようの面内分布を有するn型GaN基板を用いて半導体素子層を形成してもよい。また、上記実施形態では、本発明の第1主表面として、結晶成長面がa軸方向[11-20]方向に沿った方向にオフ角度を略有しない略0001面からなる主表面結晶成長面を例示したが、本発明は、これに限られない。つまり、本発明の第1主表面は、a軸方向[11-20]方向に沿った方向にオフ角度を略有さず、かつ、m軸方向[1-100]方向に沿った方向にオフ角度を有する結晶成長面であれば、上記した略0001面以外であってもよい。また、上記実施形態の製造プロセスでは、ウェハ状態のn型GaN基板1の主表面1aに、エッチング技術などを用いて複数の溝部50を予め形成して半導体素子層10を形成した例について示したが、本発明はこれに限られない。たとえば、フォトリソグラフィを用いて平坦な主表面1a上に[1-100]方向A方向にストライプ状に延びるマスク層をB方向図5参照に等間隔で形成し、マスク層から露出する主表面1a上に半導体素子層10を積層してもよい。この場合も、半導体素子層10の一部が、マスク層の根元部を起点として結晶成長されることにより、本発明の第1領域を形成することが可能である。また、上記実施形態では、半導体素子層10の素子層領域10aに上方に突出するリッジ部3を形成して本発明の電流通路部を設けた例について示したが、本発明はこれに限られない。リッジ部をSiO2またはAlGaNなどからなる電流ブロック層で埋め込んだ屈折率分布導波型のリッジ導波構造を有する窒化物系半導体レーザ素子を形成してもよい。あるいは、平坦な上部クラッド層上にストライプ状の開口部を有する電流ブロック層を形成して電流通路部を設けた利得導波型の窒化物系半導体レーザ素子を形成してもよい。また、上記実施形態では、1つの半導体素子層10に1つのリッジ部3を形成して青紫色半導体レーザ素子100を形成した例について示したが、本発明はこれに限られない。半導体素子層10の素子層領域10aに、2個以上のリッジ部3電流通路部を設けてもよい。また、上記実施形態では、基板としてn型GaN基板1を用いたが、本発明はこれに限られない。たとえば、略0001面に対して所定のオフ角度を有する主表面を含むサファイア基板を用いてもよい。また、上記実施形態では、半導体素子層10を、AlGaNやInGaNなどの窒化物系半導体層により形成した例について示したが、本発明はこれに限らず、半導体素子層10を、AlN、InN、BN、TlNおよびこれらの混晶からなるウルツ鉱構造の窒化物系半導体層により形成してもよい。また、上記実施形態では、SiO2を用いて電流ブロック層20を形成した例について示したが、本発明はこれに限られない。たとえば、SiNなどの他の絶縁性材料や、AlInPやAlGaNなどの半導体材料を用いて電流ブロック層を形成してもよい。また、上記実施形態では、本発明の窒化物系半導体レーザ素子を青紫色半導体レーザ素子100に適用した例について示したが、本発明はこれに限られない。n型GaN基板1上に、青紫色半導体レーザ素子以外の、たとえば、青色半導体レーザ素子や緑色半導体レーザ素子を形成してもよい。