"シリコン単結晶基板の一面側に、第一のエピタキシャル層を成長させる第一の成長工程と、該第一の成長工程の後に、前記シリコン単結晶基板の面取り部に堆積しているシリコン堆積物を除去する堆積物除去工程と、該堆積物除去工程の後に、前記第一のエピタキシャル層に重ねて、第二のエピタキシャル層を成長させる第二の成長工程と、を少なくとも備えたことを特徴とするエピタキシャルウェーハの製造方法。前記堆積物除去工程は、前記シリコン堆積物を研磨する工程であることを特徴とする請求項1記載のエピタキシャルウェーハの製造方法。シリコン単結晶基板のドーパント濃度は、前記第一のエピタキシャル層および前記第二のエピタキシャル層のそれぞれのドーパント濃度と同じか、それよりも低く、かつ、前記第一のエピタキシャル層のドーパント濃度は、前記第二のエピタキシャル層の濃度よりも高いことを特徴とする請求項1または2記載のエピタキシャルウェーハの製造方法。前記第一のエピタキシャル層のドーパント濃度は1.0×1018atoms/cm3以上、1.0×1021atoms/cm3以下であることを特徴とする請求項3記載のエピタキシャルウェーハの製造方法。シリコン単結晶基板の一面側に、1.0×1018atoms/cm3以上、1.0×1021atoms/cm3以下のドーパント濃度を有する第一のエピタキシャル層と、前記第一のエピタキシャル層上に形成され、前記第一のエピタキシャル層のドーパント濃度よりもドーパント濃度が低い第二のエピタキシャル層とを少なくとも備え、前記単結晶基板のドーパント濃度は、前記第一のエピタキシャル層および前記第二のエピタキシャル層のドーパント濃度と同じか、それよりも低く、前記シリコン単結晶基板の面取り部に1.0×1018atoms/cm3以上、1.0×1021atoms/cm3以下のドーパント濃度を有するシリコン堆積物を有さないエピタキシャルウェーハ。しかしながら、こうした特許文献1~3に示された方法では、シリコン単結晶基板の裏面側に酸化膜を形成する際に、Feなどの金属不純物汚染を招き易く、また、シリコン単結晶基板の端部の面取り部分に酸化膜を形成した場合には、ノジュールを発生してパーティクルなどの発塵を生じるなどの課題があった。また、CVD装置などの専用設備や追加の処理工程が必要となるなどの課題もあった。近年、エピタキシャルウェーハとして、ドーパント濃度が異なる複数のエピタキシャル層を備えたエピタキシャルウェーハの提供が求められている。例えば、ドーパントが高濃度に添加された低抵抗率の第一のエピタキシャル層を形成して、このエピタキシャル層をバッファー層あるいはゲッタリング層とし、第一のエピタキシャル層上に、第一のエピタキシャル層よりも低濃度のドーパントが添加された第二のエピタキシャル層を形成したエピタキシャルウェーハが用いられている。しかしながら、本発明者らの実験によれば、上述したような低抵抗率のエピタキシャル層第一エピタキシャル層上に、それよりも抵抗率が高いエピタキシャル層第二エピタキシャル層を備えた多層構造のエピタキシャルウェーハの製造にあっては、成長させるエピタキシャル層の抵抗率よりも抵抗率が高いシリコン単結晶基板を使用した場合であっても、第二のエピタキシャル層の周縁部のドーパント濃度が高くなってしまい、第二のエピタキシャル層の面内抵抗率分布が悪化する課題があることが判明した。本発明は、上記の課題を解決するためになされたもので、エピタキシャル層の形成時のオートドープを確実に抑制することで、エピタキシャルウェーハの抵抗率均一性を向上させ、周縁部まで効率的にデバイスの形成が可能なエピタキシャルウェーハの製造方法およびエピタキシャルウェーハを提供することを目的とする。本発明者らは、第二のエピタキシャル層の面内抵抗率分布が悪化する原因について鋭意研究した結果、以下の結論に至った。通常、シリコン単結晶基板の端部には、仕様に応じて種々の形状の面取り加工フルラウンド形状、テーパー面取り、非対称面取りなどが施され、幅数百μm程度の面取り部が形成されるため、シリコン単結晶基板の表面上にエピタキシャル成長処理を行うと、不可避的に面取り部にもシリコン層が堆積する。このシリコン層の堆積はエピタキシャル成長処理が施されるシリコン単結晶基板の表面側に限らず、シリコン単結晶基板の端部から裏面側にまで成長ガスが回り込み、シリコン単結晶基板の裏面側の面取り部にまでシリコン層が堆積する。このため、シリコン単結晶基板の表面上に第一のエピタキシャル層を形成した場合、高濃度のドーパントを有するシリコン層が面取り部に堆積し、第二のエピタキシャル層の形成時に、面取り部上に堆積したシリコン堆積物からドーパントが揮発し第一のエピタキシャル層に取り込まれ、第二のエピタキシャル層の周縁部のドーパント濃度が高まるものと結論付けた。現状、シリコン単結晶基板の面取り部へのシリコン層の堆積を防止する技術は確立されていない。上記課題を解決するために、本発明のいくつかの態様は次のようなエピタキシャルウェーハの製造方法およびエピタキシャルウェーハを提供するものである。すなわち、本発明のエピタキシャルウェーハの製造方法は、シリコン単結晶基板の一面側に、第一のエピタキシャル層を成長させる第一の成長工程と、該第一の成長工程の後に、前記シリコン単結晶基板の面取り部に堆積しているシリコン堆積物を除去する堆積物除去工程と、該堆積物除去工程の後に、前記第一のエピタキシャル層に重ねて、第二のエピタキシャル層を成長させる第二の成長工程と、を少なくとも備えたことを特徴とする。前記堆積物除去工程は、前記シリコン堆積物を研磨する工程とすることができる。また、シリコン単結晶基板のドーパント濃度は、前記第一のエピタキシャル層および前記第二のエピタキシャル層のそれぞれのドーパント濃度と同じか、それよりも低く、かつ、前記第一のエピタキシャル層のドーパント濃度は、前記第二のエピタキシャル層よりも高ければよい。さらに、本発明においては、上記の第一の成長工程と堆積物除去工程と第二の成長工程とを有していれば、これ以外の層を成長させる成長工程や、他の処理工程を有することができる。これにより、2層のみならずたとえば3層以上とされる多層のエピタキシャル層を成長させるウェーハの製造にも適用することができる。さらに、他の層を積層した後に上記の第一の成長工程と堆積物除去工程と第二の成長工程とをおこなうこと、あるいは、上記の第一の成長工程と堆積物除去工程と第二の成長工程とをおこなった後に、他の層を積層することも可能である。本発明のエピタキシャルウェーハは、シリコン単結晶基板の一面側に、1.0×1018atoms/cm3以上、1.0×1021atoms/cm3以下のドーパント濃度を有する第一のエピタキシャル層と、前記第一のエピタキシャル層上に形成され、前記第一のエピタキシャル層のドーパント濃度よりもドーパント濃度が低い第二のエピタキシャル層とを少なくとも備え、前記単結晶基板のドーパント濃度は、前記第一のエピタキシャル層および前記第二のエピタキシャル層のドーパント濃度と同じか、それよりも低く、前記シリコン単結晶基板の面取り部に1.0×1018atoms/cm3以上、1.0×1021atoms/cm3以下のドーパント濃度を有するシリコン堆積物を有さないエピタキシャルウェーハである。本発明のエピタキシャルウェーハの製造方法において、シリコン単結晶基板のドーパント濃度は、前記第一のエピタキシャル層および前記第二のエピタキシャル層のそれぞれのドーパント濃度と同じか、それよりも低く設定したのは、シリコン単結晶基板そのものからのオートドープの影響を確実に排除するためであり、これは、たとえ裏面周縁部の高濃度堆積物を除去しても、使用する基板そのもの濃度がエピ層よりも高いと、基板からのオートドープにより、エピタキシャル層の面内抵抗率分布が悪化遷移領域の幅が拡大してしまうという問題を解決するためである。また、前記第一のエピタキシャル層のドーパント濃度を前記第二のエピタキシャル層の濃度よりも高いと設定したのは、第二のエピタキシャル層形成時に、裏面周縁部に堆積する高ドーパント濃度のシリコン堆積物からのオートドープの影響が大きく、裏面周縁部のシリコン堆積物の除去が必要になるからである。つまり、低濃度エピタキシャル層上に高濃度エピタキシャル層を形成する場合には、オートドープの問題は発生しないものである。さらに、前記第一のエピタキシャル層のドーパント濃度は1.0×1018atoms/cm3以上、1.0×1021atoms/cm3以下としたのは、1.0×1018atoms/cm3未満の濃度であれば、オートドープそのものの影響が小さいので問題とならないためで、1.0×1018atoms/cm3以上の濃度になると、第二のエピタキシャル層中の中心部分と周縁領域における表面近傍の抵抗率の差が大きくなってしまい、面内バラツキ2以内を満足させることができない。また、1.0×1021atoms/cm3を超える濃度では、ほぼ導体として機能し半導体としての特性を有しなくなるからである。なお、このドーパント濃度は、一般的に、バッファー層あるいはゲッタリング層としてユーザーより求められる低抵抗エピタキシャル層の要求仕様範囲を満たすものでもある。なお、本発明においては、このようなドーパント濃度の関係を満たすエピタキシャル層を2層設けるウェーハの製造に対して適応するものであり、これ以外の他の製造条件がいかなるものであっても、限定されることはない。したがって、この上記の第一の成長工程と堆積物除去工程と第二の成長工程とで積層された2層が少なくとも一組成膜されていればよい。また、本発明で規定するシリコン単結晶基板の面取り部とは、面取り部全体、すなわち表面側の面取り部、面取り部の端面部、裏面側の面取り部までの領域を意味するものである。本発明のエピタキシャルウェーハの製造方法によれば、第二のエピタキシャル層を成長させる際に、前工程である堆積物除去工程によって、シリコン単結晶基板の他面裏面側の周縁に形成された堆積物が予め除去されているため、この堆積物のドーパント成分が揮発して第二のエピタキシャル層の端部に回りこみ、第一のエピタキシャル層よりも低ドーパント濃度の第二のエピタキシャル層の周縁領域に取り込まれてしまうオートドープを確実に防止することができる。第一のエピタキシャル層の形成後に堆積物を除去し、第二のエピタキシャル層の形成時にオートドープを防止することで、中心から端部に至るまで、全域で均一なドーパント濃度の第二のエピタキシャル層を形成することができる。こうして得られた第一のエピタキシャル層と第二のエピタキシャル層とを備えたエピタキシャルウェーハは、表面近傍の抵抗率が中心から周縁まで均一となり、1枚のエピタキシャルウェーハで周縁領域まで多数のデバイスを効率的に形成することが可能になる。以下、図面を参照して、本発明に係るエピタキシャルウェーハの製造方法、およびエピタキシャルウェーハの一実施形態について説明する。なお、以下に示す実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。まず最初に、エピタキシャルウェーハの一例を説明する。図1は本発明のエピタキシャルウェーハの製造方法によって得られる、エピタキシャルウェーハの構成例を示す断面図である。エピタキシャルウェーハエピタキシャルシリコンウェーハ1は、例えば、p型のシリコン単結晶基板10と、このシリコン単結晶基板10の一面側10aに形成されたp型の第一のエピタキシャル層11と、p型の第二のエピタキシャル層12とから構成されたp/p/p型のエピタキシャルウェーハである。なお、p型とは、抵抗率1mΩcm~100mΩcmに相当する濃度であり、p型とは抵抗率0.1~1000Ωcmに相当する濃度を意味する。シリコン単結晶基板10は、例えば、チョクラルスキー法によりシリコン単結晶インゴットを育成する過程で単結晶の比抵抗が10Ωcm程度となるようにボロンが添加された単結晶インゴットからスライスされたものであり、ラッピング、面取り、鏡面研磨など公知の加工処理が施されたシリコン単結晶基板である。第一のエピタキシャル層11は、例えば、エピタキシャル層の比抵抗が0.05mΩcmとなるように、原料ソースガスSiHCl3、ドーパントガスB2H6、キャリアガスH2などの供給量を調整したガス雰囲気中でエピタキシャル成長処理を行って、シリコン単結晶基板10の表面上にエピタキシャル成長させたものである。このドーパントが高濃度に添加された第一のエピタキシャル層11は、デバイス工程において、バッファー層やゲッタリング層として有効に機能する。第二のエピタキシャル層12は、例えば、エピタキシャル層の比抵抗が5Ωcmとなるように、原料ソースガスSiHCl3、ドーパントガスB2H6、キャリアガスH2などの供給量を調整したガス雰囲気中でエピタキシャル成長処理を行って、第一のエピタキシャル層11の表面上にエピタキシャル成長させたものである。本発明のエピタキシャルウェーハを構成するシリコン単結晶基板10の裏面の周縁部は、第一のエピタキシャル層11の形成時にシリコン単結晶基板10の裏面周縁部に堆積するシリコン堆積物が除去されている。すなわち、第二のエピタキシャル層12の形成時にシリコン堆積物起因からのオートドープを受けないため、第二のエピタキシャル層12は面内抵抗率分布が均一であるという特性を有する。なお、第一のエピタキシャル層11のドーパント濃度は、1.0×1018atoms/cm3以上、1.0×1021atoms/cm3以下の濃度とすることが望ましい。第一のエピタキシャル層のドーパント濃度が1.0×1018atoms/cm3未満では、バッファー層あるいはゲッタリング層として機能しないからであり、オートドープそのものの影響も小さいので、シリコン堆積物を除去しなくてもあまり問題とならない。経験的には、第一のエピタキシャル層11と第二のエピタキシャル層が同じ極性である場合、第二のエピタキシャル層のドーパント濃度との濃度差が1000倍以上になると、上述したシリコン堆積物からのオートドープが顕著となり、第二のエピタキシャル層の形成において抵抗ばらつきを生じてしまうため、シリコン堆積物の除去が必要となる。一方、1.0×1021atoms/cm3を超える濃度では、ほぼ導体として機能し、半導体としての特性を有しなくなってしまう。次に、本発明のエピタキシャルウェーハの製造方法について説明する。図2は、本発明の一実施形態であるエピタキシャルウェーハの製造方法を段階的に示した概略断面図である。また、図3は、エピタキシャルウェーハの製造工程を示したフローチャートである。本発明のエピタキシャルウェーハの製造にあたっては、まず、シリコン単結晶基板10を用意する図2a参照。シリコン単結晶基板10は、例えば、CZ法により育成されたシリコン単結晶インゴットからスライスしたウェーハ半導体ウェーハを準備する。次に、このスライスされたウェーハの周縁部を面取り用の砥石を用いて所定形状に面取りする。その結果、ウェーハの周縁部は、断面が所定の丸みを帯びた形状に成形される。次に、ラップ盤を用いて面取りウェーハのラップ加工を施す。続いて、エッチング装置を用いて、ラップドウェーハを所定のエッチング液混酸またはアルカリ混酸に浸漬し、ラップ加工での歪み、面取り工程などの歪みなどを除去する。その後、CMP装置を用いてウェーハの表面または表裏面に鏡面研磨を施す。そして、ウェーハの一面が親水面となるように洗浄エピタキシャル処理前の洗浄処理する。以上のような工程で、シリコン単結晶基板10を得る。本発明で使用するシリコン単結晶基板10としては、成長させるエピタキシャル層のドーパント濃度以下のドーパント濃度のものを使用する。すなわち、シリコン単結晶基板のドーパント濃度は、第一のエピタキシャル層および第二のエピタキシャル層のそれぞれのドーパント濃度と同じか、それよりも低く、かつ、第一のエピタキシャル層のドーパント濃度は、第二のエピタキシャル層よりも高いことが望ましい。これにより、第一および第二のエピタキシャル層の形成処理時にウェーハそのものからのオートドープを防止でき、エピタキシャル層の抵抗ばらつきを防止することができる。なお、シリコン単結晶基板および各エピタキシャル層のドーパント極性は、p型ボロンでも、n型リン、砒素、アンチモンなどでもよく、目的とする製品使用に応じて適宜選定すればよい。こうして得られたシリコン単結晶基板10の一面10a側に、まず、エピタキシャル成長装置を用いて第一のエピタキシャル層11を形成する。以下、シリコン単結晶基板10に第一のエピタキシャル層11や第二のエピタキシャル層12を形成するためのエピタキシャル成長装置の一例を説明する。図4は、エピタキャル成長装置の一例を示す要部断面図である。エピタキシャル成長装置101は、その内部にエピタキシャル層の形成室以下、層形成室という。102を有している。この層形成室102は、上側ドーム103と、下側ドーム104と、これらドーム103及び104を固定支持するドーム取り付け体105とを備えている。上側ドーム103および下側ドーム104は、石英などの透明な材料から構成され、装置101の上方および下方に複数配置されたハロゲンランプ106により、サセプタ110およびシリコンウェーハWが加熱される。サセプタ110は、円板形状を有しており、サセプタ回転軸107に連なる支持アーム108によってその下面の外周部が嵌合されて固定され、サセプタ回転軸107を回転駆動することにより回転する。また、サセプタ110の外周部には、その周方向に向かって120度毎に合計3本の貫通孔が形成されている。各貫通孔には、シリコンウェーハWを昇降させる昇降ピン109が遊挿されている。昇降ピン109の昇降は、リフトアーム111により行われる。ドーム取り付け体105のうち、サセプタ110と対峙する高さ位置には、ガス供給口112とガス排出口113とが対向配置されている。エピタキシャル層を形成する際、ガス供給口112からは、層形成室102内にキャリアガスである水素ガスで希釈された原料ソースガスおよびドーパントソースガスの混合ガスが、シリコンウェーハWの表面に対して平行水平方向に供給される。この供給された混合ガスは、ハロゲンランプ106により加熱されたシリコンウェーハWの表面を通過してエピタキシャル層成長に供された後、ガス排出口113より装置101の外に排出される。以上のような構成のエピタキシャル成長装置101を用いて、シリコン単結晶基板10の一面側10aに第一のエピタキシャル層11を形成するS1:第一の成長工程。まず、シリコン単結晶基板10をサセプタ110上に載置し、サセプタ111を一定の回転数で回転させる。次にエピタキシャル成長装置内にキャリアガスである水素ガスを供給して、1100°C以上の温度でシリコン単結晶基板表面を清浄化処理水素ベークした後、キャリアガスと共に原料ソースガス、ドーパントガスを供給して1100°C以上の温度で第一のエピタキシャル層の形成を行う。原料ソースガスとしては、SiH4、SiCl2H2、SiHCl3、SiCl4などのシラン化合物ガスを採用することができる。また、ドーパントソースガスとしては、ジボランB2H6などp型ドーパントガス、あるいはホスフィンPH3、アルシンAsH3などのn型ドーパントガスのいずれも採用することができるここでは、p型のドーパントを採用する。なお、第一のエピタキシャル層11のドーパント濃度は、1.0×1018atoms/cm3以上、1.0×1021atoms/cm3以下の濃度とすることが望ましい。第一のエピタキシャル層のドーパント濃度が1.0×1018atoms/cm3未満では、バッファー層あるいはゲッタリング層として機能しないからであり、オートドープそのものの影響も小さいので、シリコン堆積物を除去しなくてもあまり問題とならない。経験的には、第一のエピタキシャル層11と第二のエピタキシャル層が同じ極性である場合、第二のエピタキシャル層のドーパント濃度との濃度差が1000倍以上になると、上述したシリコン堆積物からのオートドープが顕著となり、第二のエピタキシャル層の形成において抵抗ばらつきを生じてしまうため、シリコン堆積物の除去が必要となる。一方、1.0×1021atoms/cm3を超える濃度では、ほぼ導体として機能し、半導体としての特性を有しなくなってしまう。図2は、エピタキシャルウェーハ1の模式的断面図を示すものであり、図2aに示すように、第一の成長工程S1では、シリコン単結晶基板10の一面側10aに第一のエピタキシャル層11が形成されると共に、面取り部10cにも第一のエピタキシャル層11と同じ成分のシリコン堆積物Pが形成される。シリコン単結晶基板10の面取り部10cに形成される堆積物Pは、第一のエピタキシャル層11の形成時第一の成長工程S1に、シリコン単結晶基板10の外縁とサセプタ110との隙間などから原料ガスが回り込み、シリコン単結晶基板10の周縁領域である面取り部10cにおける他面裏面10b側にも堆積成長する。こうした堆積物Pをそのままにして、後工程で第二のエピタキシャル層を形成すると、オートドープの原因となる。以上のような第一の成長工程S1を経て、シリコン単結晶基板10の一面側10aに第一のエピタキシャル層11が形成される。なお、本実施形態として、シリコン単結晶基板10の面取り部の形状例として丸みを帯びたラウンド形状のものを示したが、これに限定されるものではなく、基板端部の表裏面をテーパー形状としたもの、表裏面のテーパー長さを異ならせた非対称面取り形状でもよい。一面10a側に第一のエピタキシャル層11を形成したシリコン単結晶基板10は、次に、堆積物除去工程S2を行う。この堆積物除去工程S2では、シリコン単結晶基板10の周縁領域である面取り部10cを、例えば鏡面研磨することによって、第一の成長工程S1で生じた堆積物Pを除去する図2b参照。以下に、こうした堆積物除去工程S2の一例を具体的に詳述する。堆積物除去工程S2では、第一のエピタキシャル層11を形成したシリコン単結晶基板10の面取り部10cの全周が鏡面研磨される。即ち、図5に示すように、シリコン単結晶基板10のエピタキシャル層11が形成された部分との境界から、端面との境界までの面取り部の上面E1、面取り部の端面E2および当該端面との境界から、裏面との境界までの面取り部の下面E3について鏡面研磨される。この堆積物除去工程S2において、面取り部の上面E1、端面E2及び下面E3は同時に鏡面研磨してもよいし、あるいは順次鏡面研磨してもよいが、少なくともオートドープの原因となる部分を確実に除去することが必要である。図6は、堆積物除去工程S2で用いる、第一のエピタキシャル層11を形成したシリコン単結晶基板10の周縁領域の面取り部の上面E1、端面E2及び下面E3を同時に鏡面研磨する研磨装置201を示す平面図である。また、図7は、図6のIIIB-IIIB線に沿う断面図、図8は、図6のIIIC-IIIC線に沿う断面図である。この研磨装置201は第一のエピタキシャル層11を形成したシリコン単結晶基板10を吸着保持して回転する回転台221と、回転台221の周囲に配置された3対の研磨布222a,222b,222cとを備える。3対の研磨布222a,222b,222cは、それぞれ面取り部の上面E1を研磨するために、図7の右側に示すように下向きに傾斜して配置された研磨布222aと、面取り部の端面E2を研磨するために、図8に示すように起立して配置された研磨布222bと、面取り部の下面E3を研磨するために、図7の左側に示すように上向きに傾斜して配置された研磨布222cとに分類され、それぞれ円周方向に等配長で配置されている。こうした構成の研磨装置201を用いて、第一のエピタキシャル層11を形成したシリコン単結晶基板10を吸着保持した回転台221を回転させ、研磨剤を含むスラリーを供給しつつ3対の研磨布222a,222b,222cを面取り部1に接触させると、面取り部の上面E1、端面E2及び下面E3が同時に研磨されることになる。そして、研磨布222b,222cによって、面取り部の端面E2及び下面E3が研磨される際に、第一の成長工程S1でシリコン単結晶基板10の面取り部10cに形成された、オートドープの原因となる堆積物Pが除去される図2b参照。以上のような堆積物除去工程S2によって、面取り部10cに形成された堆積物Pが除去された、第一のエピタキシャル層11を形成したシリコン単結晶基板10は、次に、第二の成長工程S3を行う。この第二の成長工程S3では、第一のエピタキシャル層11に重ねて、第二のエピタキシャル層12を形成する図2c参照。第二のエピタキシャル層12の形成にあたっては、前述した第一のエピタキシャル層11の形成と同様に、図4に示すようなエピタキシャル成長装置101を用いて、第一のエピタキシャル層11の上に第二のエピタキシャル層12をエピタキシャル成長させればよい。第二のエピタキシャル層12のドーパント濃度は、第一のエピタキシャル層11のドーパント濃度以下に設定される。第一のエピタキシャル層のドーパント濃度よりも高い場合には、堆積物‘Pが存在していてもオートドープによる抵抗のばらつきを生じないので、堆積物‘Pを研磨処理などで除去しなくてもよい。堆積物除去工程S2は、研削、研磨、枚葉エッチングなど、部分的なシリコン除去処理が可能な手法ではあればその手段は限定されないが、面取り部1bの形状を精密に制御する観点からは鏡面研磨処理が望ましく、鏡面研磨処理としては上述した研磨布による鏡面研磨処理以外に、公知のテープ方式研磨やホイール式研磨処理なども採用することができる。また、面取り部10c以外のシリコン単結晶基板10の裏面側にも第一のエピタキシャル層11と同じ成分のシリコン堆積物Pが堆積している場合は、これを除去するように鏡面研磨処理を施すことが望ましい。なお、シリコン堆積物Pの有無は周知のFTIRFourierTransfornInfrared法や分光エリプソン法など、光学式の非破壊検査で確認することができる。また、通常、エピタキシャル成長処理前のシリコン単結晶基板は、その面取り部に鏡面研磨が施されるが、この鏡面研磨処理工程を省略し、堆積物除去工程S2で実施する鏡面研磨処理に代えることができる。なお、こうした第二のエピタキシャル層12を形成する第二の成長工程を経た後に、エピタキシャルウェーハ1の平坦度を向上させる目的で、第二のエピタキシャル層12表面および/またはシリコン単結晶基板10の裏面10bを仕上げ研磨することも好ましい。こうした第二のエピタキシャル層12を成長させる際に、前工程である堆積物除去工程S2によって、シリコン単結晶基板10の他面裏面側を含む周縁領域である面取り部10cに形成された堆積物Pが予め除去されているため、この堆積物Pのドーパント成分が揮発して第二のエピタキシャル層12の端部に取り込まれてしまうオートドープを確実に防止することができる。以上のように、第一のエピタキシャル層11の形成後に堆積物Pを除去し、第二のエピタキシャル層12の形成時にオートドープを防止することで、中心から端部に至るまで、全域で均一なドーパント濃度の第二のエピタキシャル層12を形成することができる。こうして得られた第一のエピタキシャル層11と第二のエピタキシャル層12とを備えたエピタキシャルウェーハ1は、表面近傍の抵抗率が中心から周縁まで均一となり、1枚のエピタキシャルウェーハ1で周縁領域まで多数のデバイスを効率的に形成することが可能になる。また、本発明において、シリコン単結晶基板10は、第一のエピタキシャル層11を成膜する前に、他のエピタキシャル成長を施したものとすることや、第二のエピタキシャル層12の形成後に、他のエピタキシャル膜を形成することも可能である。例えば、第二のエピタキシャル層12よりも抵抗の高いエピタキシャル層を第二のエピタキシャル層12上に形成する場合は、オートドープ因子となる堆積物‘Pを鏡面研磨により除去することが望ましい。さらに、本発明は、エピタキシャル層が多段に形成されたエピタキシャルシリコンウェーハにおいて、積層順が連続した2層でのドーパント濃度が1000分の1以下に変化するときにシリコン堆積物を除去する堆積物除去工程を適応して好適なものである。なお、ここでドーパント濃度差を設定する場合には、同種のドーパントのみを考慮するものとし、例えば、異種のドーパントは濃度差1000分の1という基準に対して算入しないものとする。本発明の効果を検証した。シリコン単結晶基板として、テーパー面取り加工された、直径300mm、結晶方位100、リンPをドープしたn-型で比抵抗が10.0Ωcmのものを用いた。第一のエピタキシャル層としては、ボロンBをドープしたp型で比抵抗が0.008Ωcm、層の厚みが1.2μmとした。第二のエピタキシャル層としては、ボロンをドープしたp型で比抵抗が3.5Ωcm、層の厚みが6.5μmとした。こうした構成のエピタキシャルウェーハのうち、一方を第一のエピタキシャル層の形成後に面取り部に形成された堆積物を除去せずに、そのまま第二のエピタキシャル層を積層した比較例従来例とした。また、もう一方を、第一のエピタキシャル層の形成後に、面取り部に形成された堆積物を研磨除去堆積物除去工程した後、第二のエピタキシャル層を積層した本発明例とした。こうした、比較例と本発明例のエピタキシャルウェーハを用いて、ウェーハ最外周から内側5mm地点の深さ方向の比抵抗分布をSRSpreadingResistance法により測定した結果を図9比較例、図10本発明例にそれぞれ示す。また、本発明例および比較例それぞれのエピタキシャルウェーハについて、第二のエピタキシャル層表面の径方向の比抵抗分布を四探針法により測定した結果を図11に示す。図9、図10に示す結果から、第一のエピタキシャル層の形成後に堆積物を研磨除去しない従来のエピタキシャルウェーハでは、一層目からのp型オートドープの影響で第一のエピタキシャル層の深さ方向における抵抗率が低くなっていることが分かる。一方、第一のエピタキシャル層の形成後に堆積物を研磨除去してから第二のエピタキシャルを形成した本発明のエピタキシャルウェーハでは、第一のエピタキシャル層の深さ方向における抵抗率がほぼ一定のエピタキシャル層となっていることが分かる。また、図11に示す結果から明らかなように、比較例のエピタキシャルウェーハでは、第一のエピタキシャル層は周縁領域において抵抗率が大きく低下し、本発明例のエピタキシャルウェーハでは、周縁領域まで抵抗率がほぼ一定のエピタキシャル層となっていることが確認された。次に、使用するシリコン単結晶基板およびエピタキシャル成長条件を以下の条件に変更した以外は、上述した実験例条件と同条件にて、エピタキシャルウェーハを製造し、エピタキシャル層の比抵抗分布を調査した。同様に、シリコン単結晶基板として、テーパー面取り加工された、直径300mm、結晶方位100、ボロンをドープしたp-型で比抵抗が25.0Ωcmのものを用い、第一のエピタキシャル層としては、ボロンをドープしたp型で比抵抗が0.002Ωcm、層の厚みが1.6μmとし、第二のエピタキシャル層としては、リンをドープしたn-型で比抵抗が20.0Ωcm、層の厚みが5.5μmとした。その結果、第一のエピタキシャル層の形成後に、面取り部に形成された堆積物を除去せずに、そのまま第一のエピタキシャル層を積層したエピタキシャルウェーハでは、オートドープの影響で周縁領域においてn-型のエピタキシャル層に反転していないことが確認された。一方、第一のエピタキシャル層の形成後に、面取り部に形成された堆積物を研磨除去堆積物除去工程した後、第二のエピタキシャル層を積層したエピタキシャルウェーハでは、周縁領域までn-型のエピタキシャル層となっていることが確認された。なお、こうした本発明のエピタキシャルウェーハとして適用可能な、シリコン単結晶基板、第一のエピタキシャル層、および第二のエピタキシャル層の導電型の組み合わせは上述した実施例に限定されるものではない。"