"直列に接続した駆動用トランジスタからなる2つのアームを並列に接続した駆動回路を備え、前記駆動回路の出力端子に接続される一対の信号線に対して供給する電流の方向を切り替えることで差動信号を送信する信号送信回路において、電源と前記駆動回路との間に接続される電源側電流制御トランジスタと、この電源側電流制御トランジスタの導通制御端子に付与する電圧を、当該トランジスタを飽和状態にする飽和電圧と、前記差動信号を送信するため当該トランジスタを非飽和状態にする非飽和電圧とに切替える電源側電圧切替え手段とを備えることを特徴とする信号送信回路。前記駆動回路とグランドとの間に接続されるグランド側電流制御トランジスタと、このグランド側電流制御トランジスタの導通制御端子に付与する電圧を、前記電源側電圧切替え手段と連動して、当該トランジスタを飽和状態にする飽和電圧と、前記差動信号を送信するため当該トランジスタを非飽和状態にする非飽和電圧とに切替えるグランド側電圧切替え手段とを備えることを特徴とする請求項1記載の信号送信回路。前記電圧切り替え手段は、前記非飽和電圧を複数レベルに切り替え可能に構成されていることを特徴とする請求項1又は2記載の信号送信回路。前記電流制御トランジスタを複数並列に接続し、前記電圧切り替え手段は、前記電流制御トランジスタの導通制御端子に、当該トランジスタを遮断状態にする電圧も付与するように切り替え可能に構成されていることを特徴とする請求項1又は2記載の信号送信回路。前記飽和電圧は、前記駆動回路を介して出力される信号が、LVTTLLowVoltageTransistorTransistorLogicインターフェイスに相当する信号となるように設定され、前記非飽和電圧は、前記駆動回路を介して出力される信号が、LVDSLowVoltageDifferentialSignalインターフェイスに相当する信号となるように設定されていることを特徴とする請求項1ないし4の何れかに記載の信号送信回路。しかしながら、特許文献1,2のような構成を採用すると、回路面積が増大することが避けられない。本発明は上記事情に鑑みてなされたものであり、その目的は、回路面積を極力増大させることなく、電流駆動型の信号伝送方式と電圧駆動型の信号伝送方式とを簡単に切り換え可能な信号送信回路を提供することにある。請求項1記載の信号送信回路によれば、駆動回路を、駆動用トランジスタからなる2つのアームを並列に接続し、出力端子に接続される一対の信号線に供給する電流の方向を切り替えて差動信号を送信する構成とする。そして、電源側電圧切替え手段は、電源と駆動回路との間に接続される電源側電流制御トランジスタの導通制御端子に付与する電圧を、当該トランジスタを飽和状態にする飽和電圧と、非飽和状態にする非飽和電圧とに切替える。すなわち、電源側電圧切替え手段が電源側電流制御トランジスタを飽和状態にして、駆動回路を構成する駆動用トランジスタのオンオフを、差動信号を送信する場合と同様に切り替えれば、一対の信号線を介して電圧駆動型の信号を送信することができる。また、電源側電圧切替え手段が電源側電流制御トランジスタを非飽和状態にして駆動回路を制御すれば、一対の信号線を介して流れる駆動電流を制御して差動信号電流駆動型の信号を送信することができる。したがって、駆動回路の基本的な構成を共用した上で異なる形式の信号を送信することが可能となり、信号送信回路を小型に構成できる。そして、試作段階で信号送信回路の基本的な信号伝送機能をテストする際には、電圧駆動型の信号を送信することで簡単にテストできる。請求項2記載の信号送信回路によれば、グランド側電圧切替え手段は、前記電源側電圧切替え手段と連動して、駆動回路とグランドとの間に接続されるグランド側電流制御トランジスタの導通制御端子に付与する電圧を、当該トランジスタを飽和状態にする飽和電圧と、非飽和状態にする非飽和電圧とに切替える。したがって、電圧駆動型の信号を送信する場合と電流駆動型の信号を送信する場合とについて、信号のローレベル側の電流能力も対応して調整できる。請求項3記載の信号送信回路によれば、電圧切り替え手段を、非飽和電圧を複数レベルに切り替え可能に構成する。これにより、電流駆動型の信号を送信する際に供給される電流量を複数段階に切り替えることができるので、より多様な通信規格に対応できる。請求項4記載の信号送信回路によれば、電流制御トランジスタを複数並列に接続し、電圧切り替え手段を、電流制御トランジスタの導通制御端子に、当該トランジスタを遮断状態にする電圧も付与するように切り替え可能に構成する。このように構成すれば、複数の電流制御トランジスタの何れかを遮断状態にすること、同時にオンする並列トランジスタの数を変化させ、電流能力を調整することができる。請求項5記載の信号送信回路によれば、飽和電圧を、駆動回路を介して出力される信号がLVTTLインターフェイスに相当する信号となるように設定し、非飽和電圧を、駆動回路を介して出力される信号がLVDSインターフェイスに相当する信号となるように設定する。したがって、電圧駆動型,電流駆動型としてそれぞれ標準的に用いられるLVTTLインターフェイス,LVDSインターフェイスに相当する信号を切り替えて出力することができる。尚、LVTTL,LVDSインターフェイスに相当する信号とは、それぞれのインターフェイスについて規定されているハイレベル,ローレベルの閾値を満たす信号である。第1実施例以下、第1実施例について図1を参照して説明する。図1は、信号送信回路の構成を示す。信号送信回路1は、4つのNチャネルMOSFET2~5駆動用トランジスタにより構成される駆動回路6を備えている。すなわち、NチャネルMOSFET2及び4と、NチャネルMOSFET3及び5とはそれぞれ直列に接続されてアームを構成しており、これら2つのアームが並列に接続されて駆動回路6が構成されている。そして、電源VDDとNチャネルMOSFET2及び3のドレインとの間には、PチャネルMOSFET7電源側電流制御トランジスタが接続されている。NチャネルMOSFET4のゲートには駆動制御信号inが直接与えられ、NチャネルMOSFET2のゲートには、駆動制御信号inがNOTゲート8を介して与えられている。また、NチャネルMOSFET5のゲートには駆動制御信号in_b駆動制御信号inの反転信号が直接与えられ、NチャネルMOSFET3のゲートには、駆動制御信号in_bがNOTゲート9を介して与えられている。PチャネルMOSFET7のゲート導通制御端子は、マルチプレクサ10電源側電圧切替え手段の出力端子に接続されており、マルチプレクサ10の入力端子の一方にはバイアス電位Vbias_p1が与えられ、入力端子の他方はグランドに接続されている。尚、バイアス電位Vbias_p1は、電源電圧VDDとグランドレベルとの中間にある電位であり、駆動回路6を介してドライブされる駆動電流量がLVDS規格を満たすと共に、信号のハイレベルがLVDS規格を満たす電位,例えばVOH=1.32V以上となるように設定されている。マルチプレクサ10の入力選択は、信号の出力形態を切り替えるため、例えば上位の制御回路等により出力される制御信号Ctrlによって行われる。そして、NチャネルMOSFET2,3のソース駆動回路の出力端子に相当はそれぞれ出力端子out,out_bとなっている。そして、出力端子out,out_bには、図示しない一対の信号線が接続される。上記のように構成される信号送信回路1によれば、PチャネルMOSFET7のゲートにマルチプレクサ10を介してバイアス電位Vbias_p1非飽和電圧を与えれば、PチャネルMOSFET7は非飽和状態となり、駆動制御信号in及びin_bにより制御され、NチャネルMOSFET2及び5,又はNチャネルMOSFET3及び4がオンすることで駆動回路6より出力される信号は、一対の信号線を介して流れる駆動電流が制御され、LVDS規格に従う電流駆動型の差動信号となる。一方、PチャネルMOSFET7のゲートにマルチプレクサ10を介してグランド電位飽和電圧を与えれば、PチャネルMOSFET7は飽和状態となり、駆動回路6を介して出力される信号はLVTTL規格に従う電圧駆動型の信号となる。したがって、信号送信回路1を適用する通信の規格がLVDS,LVTTLの何れであるのかに応じて、制御信号Ctrlのレベルを変化させれば、何れの規格にも対応することが可能となる。以上のように本実施例によれば、駆動回路6を、NチャネルMOSFET2~5を接続し、出力端子に接続される一対の信号線に供給する電流の方向を切り替えて差動信号を送信する構成とする。そして、マルチプレクサ10により、電源と駆動回路6との間に接続されるPチャネルMOSFET7のゲートに付与する電圧を、バイアス電位Vbias_p1とグランド電位とに切替えるようにした。したがって、駆動回路6の基本的な構成を共用した上で、LVTTLインターフェイス,LVDSインターフェイスのそれぞれに相当する異なる形式の信号を送信することが可能となり、信号送信回路1を小型に構成できる。また、試作段階で信号送信回路1の基本的な信号伝送機能をテストする際には、LVTTLインターフェイス規格の信号を送信することで簡単にテストできる。第2実施例図2は第2実施例であり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第2実施例の信号送信回路11は、第1実施例の駆動回路6を構成するNチャネルMOSFET2,3を、PチャネルMOSFET12,13駆動用トランジスタに置き換えている。これにより駆動回路14が構成されている。そして、NOTゲート8,9が削除されており、NチャネルMOSFET4,5とグランドとの間には、NチャネルMOSFET15グランド側電流制御トランジスタが挿入されている。NチャネルMOSFET15のゲートは、PチャネルMOSFET7と同様に、マルチプレクサ16グランド側電圧切替え手段の出力端子に接続されており、マルチプレクサ16の入力端子の一方には電源電圧VDD飽和電圧が与えられ、入力端子の他方にはバイアス電位Vbias_n1非飽和電圧が与えられている。尚、バイアス電位Vbias_n1は、バイアス電位Vbias_p1と同様に電源電圧VDDとグランドレベルとの中間の電位であり、駆動回路14を介してドライブされる駆動電流量がLVDS規格を満たすと共に、信号のローレベルが、LVDS規格を満たす電位,例えばVOL=1.07V以下となるように設定されている。そして、マルチプレクサ16の入力選択も、制御信号Ctrlによりマルチプレクサ10と連動して行われる。以上のように第2実施例によれば、マルチプレクサ16により、マルチプレクサ10と連動して、駆動回路14とグランドとの間に接続されるNチャネルMOSFET15のゲートに付与する電圧を、NチャネルMOSFET15を飽和状態にする飽和電圧と、非飽和状態にする非飽和電圧とに切替えるようにした。したがって、LVTTL,LVDSの各規格に相当する信号を送信する場合に、信号のローレベルについても対応して調整できる。第3実施例図3は第3実施例であり、第2実施例と異なる部分について説明する。図3は、一般的なLVDSドライバの構成に本発明を適用したもので、信号送信回路21は、基本的には駆動回路14にコモンモードフィードバック回路22を追加して構成されている。コモンモードフィードバック回路22は、電源にソースが接続される2つのPチャネルMOSFET23及び24,これらのドレインに、ドレインがそれぞれ接続されるNチャネルMOSFET25及び26,これらのソースとグランドとの間に接続されるNチャネルMOSFET27を備えている。PチャネルMOSFET23のゲートは、自身のドレインに接続されていると共に、スイッチ回路28を介してPチャネルMOSFET29のゲートに接続されている。PチャネルMOSFET29は、PチャネルMOSFET7と並列に接続されており、そのゲートとドレインとの間には、抵抗素子30及びコンデンサ31の直列回路が接続されている。PチャネルMOSFET24のゲートは、自身のドレインに接続されている。NチャネルMOSFET25のゲートには、参照電圧VCMREFが与えられており、NチャネルMOSFET26のゲートは、それぞれ抵抗素子32,33及びスイッチ回路34,35を介してPチャネルMOSFET12,13のドレインに接続されている。NチャネルMOSFET27のゲートには、バイアス電位Vbias_n1に相当するバイアス電位VBNが与えられている。また、前記ゲートは、スイッチ回路36を介してNチャネルMOSFET15のゲートに接続されている。PチャネルMOSFET29のゲートとグランドとの間には、NチャネルMOSFET37が接続されており、電源とNチャネルMOSFET15のゲートとの間には、PチャネルMOSFET38が接続されている。また、PチャネルMOSFET7のゲートとグランドとの間には、NチャネルMOSFET39が接続されており、前記ゲートには、スイッチ回路40を介してバイアス電位Vbias_p1に相当するバイアス電位VBpが与えられている。PチャネルMOSFET38,NチャネルMOSFET39は、第2実施例におけるマルチプレクサ16,10の代わりに設けられている。そして、スイッチ回路28,34~36,40の開閉制御は制御信号Ctrlによって行われ、NチャネルMOSFET37及び39のゲートにも制御信号Ctrlが与えられている。また、PチャネルMOSFET38のゲートには、制御信号Ctrlの反転である制御信号Ctrlbが与えられている。次に、第3実施例の作用について説明する。駆動回路14は、第2実施例と同様に駆動制御信号in,in_bにより制御される。信号送信回路21をLVDSドライバとして機能させる場合には、スイッチ回路28,34~36,40を全て閉じると共に、NチャネルMOSFET37及び39,PチャネルMOSFET38は全てオフにする。コモンモードフィードバック回路22は周知の構成である。NチャネルMOSFET26のゲートには、駆動回路14の出力端子out,out_bの中点電位が付与されるが、この中点電位が参照電圧VCMREFに対して上下に変動すると、それに応じてコモンモードフィードバック回路22の作用により、PチャネルMOSFET29のドレイン電位が逆方向に変動するようにフィードバックされる。一方、信号送信回路21をLVTTLドライバとして機能させる場合には、スイッチ回路28,34~36,40を全て開くと共に、NチャネルMOSFET37及び39,PチャネルMOSFET38は全てオンにする。これにより、PチャネルMOSFET7,29のゲートはグランド電位となり、NチャネルMOSFET15のゲートは電源電位となっていずれもフルオン状態となる。これにより、信号のハイレベルが上昇すると共にローレベルが低下して、駆動回路14を介して出力される信号はLVTTLインターフェイスの規格を満たすようになる。以上のように第3実施例によれば、コモンモードフィードバック機能を備えた信号送信回路21に対して、本発明を適用できる。第4実施例図4は第4実施例であり、第3実施例と異なる部分について説明する。図4に示す信号送信回路41は、第3実施例の信号送信回路21にハイインピーダンス制御回路42を追加したものである。ハイインピーダンス制御回路42は、NANDゲート43及び44,NORゲート45及び46,NOTゲート47及び48で構成されている。駆動制御信号inは、NANDゲート43,NORゲート45の一方の入力端子にそれぞれ与えられており、駆動制御信号in_bは、NANDゲート44,NORゲート46の一方の入力端子にそれぞれ与えられている。また、ハイインピーダンス出力を制御するイネーブル信号Enは、NANDゲート43及び44の他方の入力端子に与えられていると共に、NOTゲート47,48を介してNORゲート45,46の他方の入力端子に与えられている。NANDゲート43,44の出力端子は、PチャネルMOSFET12,13のゲートに接続されている。また、NORゲート45,46の出力端子は、NチャネルMOSFET4,5のゲートに接続されている。次に、第4実施例の作用について説明する。イネーブル信号Enがハイレベルを示す場合、駆動回路14のスイッチング動作は駆動制御信号in,in_bにより制御される。すなわち、駆動制御信号inがハイレベル,駆動制御信号in_bがローレベルであればPチャネルMOSFET12及びNチャネルMOSFET5がオンし、駆動制御信号inがローレベル,駆動制御信号in_bがハイレベルであればPチャネルMOSFET13及びNチャネルMOSFET4がオンする。一方、イネーブル信号Enがローレベルを示すと、駆動制御信号in,in_bのレベルに拘わらずNANDゲート43及び44の出力端子はハイレベル,NORゲート45及び46の出力信号はローレベルとなる。その結果、NチャネルMOSFET4及び5,PチャネルMOSFET12及び13は何れもオフとなるので、駆動回路14の一対の出力端子はハイインピーダンスとなる。以上のように第4実施例によれば、ハイインピーダンス状態も含むトライステート出力についても、本発明を適用できる。第5実施例図5は第5実施例であり、第4実施例と異なる部分について説明する。第5実施例は、第4実施例の信号送信回路41について、イネーブル信号Enを、PチャネルMOSFET12及びNチャネルMOSFET4側に与える信号En_Lと、PチャネルMOSFET13及びNチャネルMOSFET5側に与える信号En_Rとに分けたものである。このように構成すれば、一対の出力端子の何れか一方側だけをハイインピーダンス状態とするように個別に制御できる。第6実施例図6は第6実施例であり、第3実施例と異なる部分について説明する。図6に示す回路はASlewControlledLVDSOutputDriverCircuitin018μmCMOSTechnologyIEEEJOURNALOFSOLIDSTATECIRCUITSVOL44NO2FEBRUARY2009に発表されたLVDSドライバに本発明を適用したものである。この信号送信回路51は、第3実施例と同様のコモンモードフィードバック回路22を備えると共に、駆動回路14にスルーレートを制御するための回路部分;スルーレート制御回路52を追加して駆動回路53が構成されている。駆動回路53には、PチャネルMOSFET54及びNチャネルMOSFET56の直列回路と、PチャネルMOSFET55及びNチャネルMOSFET57の直列回路とが追加されており、各直列回路の共通接続点はそれぞれ出力端子out,out_bに接続されている。また、PチャネルMOSFET54及びNチャネルMOSFET56のゲートは、抵抗素子58を介してPチャネルMOSFET12及びNチャネルMOSFET4の共通接続点に接続され、PチャネルMOSFET55及びNチャネルMOSFET57のゲートは、抵抗素子59を介してPチャネルMOSFET13及びNチャネルMOSFET5の共通接続点に接続されている。スルーレート制御回路52は、例えばPチャネルMOSFET12及びNチャネルMOSFET5がターンオンする際には、抵抗素子58とPチャネルMOSFET54及びNチャネルMOSFET56のゲート容量との時定数分だけ遅れてPチャネルMOSFET54がターンオフし、NチャネルMOSFET56がターンオンする。この作用により、出力端子out,out_bを介して出力される信号のスルーレートが調整される。第7実施例図7は第7実施例であり、第1実施例と異なる部分について説明する。第7実施例の信号送信回路61は、信号送信回路1のマルチプレクサ10を、3入力切り替えタイプのマルチプレクサ62電源側電圧切り替え手段に置き換えたものである。そして、マルチプレクサ62の1つ増えた入力端子には、バイアス電位Vbias_p2非飽和電圧が与えられている。このバイアス電位Vbias_p2は、電源電圧VDDとグランドレベルとの中間の電位であり、且つバイアス電位Vbias_p1よりも低い電位に設定されている。次に、第7実施例の作用について説明する。LVDSインターフェイスは、1対1のノード間で通信を行うものであるが、MMultipoint-LVDSインターフェイスは複数のノードを対象として通信を行うことを想定している。したがって、M-LVDSインターフェイスに対応するには、ドライバの電流供給能力を向上させる必要がある。そこで、第7実施例では、マルチプレクサ62を介してPチャネルMOSFET7のゲートにより低いバイアス電位Vbias_p2を付与することで、信号送信回路61の電流供給能力を向上させてM-LVDSインターフェイスへの対応を可能としている。以上のように第7実施例によれば、マルチプレクサ62を介してPチャネルMOSFET7のゲートに複数レベルのバイアス電位を与えるようにしたので、電流供給能力を向上させて複数のノードを通信対象とするM-LVDSインターフェイスにも対応することができる。第8実施例図8は第8実施例であり、第2,第7実施例と異なる部分について説明する。第8実施例の信号送信回路71は、第2実施例の信号送信回路11のマルチプレクサ10を、第7実施例と同様にマルチプレクサ62に置き換え、グランド側のマルチプレクサ16についても3入力切り替えタイプのマルチプレクサ63グランド側電圧切り替え手段に置き換えたものである。そして、マルチプレクサ63の1つ増えた入力端子には、バイアス電位Vbias_n2非飽和電圧が与えられている。このバイアス電位Vbias_n2は、電源電圧VDDとグランドレベルとの中間の電位であり、且つバイアス電位Vbias_n1よりも高い電位に設定されている。次に、第8実施例の作用について説明する。信号送信回路71は、第7実施例と同様にM-LVDSインターフェイスに対応する構成であり、マルチプレクサ63を介してNチャネルMOSFET15のゲートにより高いバイアス電位Vbias_n2を付与することで、NチャネルMOSFET15を介したグランド側の電流供給能力を向上させている。以上のように第8実施例によれば、マルチプレクサ63を介してNチャネルMOSFET15のゲートに複数レベルのバイアス電位を与えるようにしたので、グランド側についても電流供給能力を向上させてM-LVDSインターフェイスにも対応することができる。第9実施例図9は第9実施例であり、第7実施例と異なる部分について説明する。第9実施例の信号送信回路81は、PチャネルMOSFET7と並列にPチャネルMOSFET64電源側電流制御トランジスタを接続している。また、第7実施例ではバイアス電位Vbias_p2を与えていたマルチプレクサ62の入力端子には、電源電圧VDDが与えられている。そして、PチャネルMOSFET64のゲートには、マルチプレクサ62と同様に3入力切り替えタイプのマルチプレクサ65電源側電圧切り替え手段を介して、グランド電位,バイアス電位Vbias_p2,電源電圧VDDを切り替えて与えるようにしている。マルチプレクサ62の切り替え制御は制御信号Ctrl1により行い、マルチプレクサ65の切り替え制御は、独立した制御信号Ctrl2により行う。次に、第9実施例の作用について説明する。M-LVDS規格では、LVDS規格に比較してより多くの電流を供給する必要があるので、駆動用トランジスタの電流供給能力を大きくする必要がある。例えば信号送信回路81において、各通信インターフェイスに対応してマルチプレクサ62,65を切り替え制御することで、M-LVDSで動作させる場合にPチャネルMOSFET7又は64,或いはそれらを同時に使用する。そして、LVDSで動作させる場合は、上記の状態における電流供給能力よりも、当該能力を低下させた状態で駆動する。この場合、各トランジスタのサイズや実際の駆動能力、或いは用いるプロセス等により動作させるトランジスタの形態や、ゲート導通制御端子に付与するバイアスの電位は様々に考えられるが、上述した原則に従い制御を行えば良い。一例として、PチャネルMOSFET7,64のゲートに付与する電位を以下のように設定する。尚、GNDはグランド電位とする。PチャネルMOSFET→764LVTTLGNDGNDLVDSVbias_p1VDDM-LVDSVDDVbias_p2すなわち、このように切り換えることで、第7実施例と同様に電流供給能力を向上させてM-LVDSインターフェイスに対応することができる。また、M-LVDSインターフェイスに対応する際には、PチャネルMOSFET7のゲートにバイアス電位Vbias_p1を付与してPチャネルMOSFET15と同時に動作させても良い。第10実施例図10は第10実施例であり、第9実施例と異なる部分について説明する。第10実施例の信号送信回路91の構成は、信号送信回路81のマルチプレクサ63を、第1実施例のマルチプレクサ10に置き換えたもので、また、マルチプレクサ65の入力端子に与えるバイアス電位を、電位Vbias_p2に替えて電位Vbias_p1を与えている。次に、第10実施例の作用について説明する。信号送信回路91において、各通信インターフェイスに対応してマルチプレクサ10,65を切り替え制御することで、PチャネルMOSFET7,64のゲートに付与する電位を以下のように設定する。尚、下記はあくまでも一例であり、トランジスタのサイズやバイアス電位の付与形態については、第9実施例で述べた原則と同様である。PチャネルMOSFET→764LVTTLGNDGNDLVDSVbias_p1VDDM-LVDSVbias_p1Vbias_p1すなわち、M-LVDSインターフェイスに対応する際には、PチャネルMOSFET7,64のゲートに何れもバイアス電位Vbias_p1を与えることで、両者を介して駆動電流を供給する。尚、この場合、PチャネルMOSFET7,64のサイズは必ずしも同じである必要はなく、要求される駆動能力に応じてPチャネルMOSFET64のサイズをPチャネルMOSFET7よりも大きく設定しても良い。また、LVTTLインターフェイスに対応する場合、PチャネルMOSFET64のゲートに電源電圧VDDを付与するようにして、PチャネルMOSFET7のみをオンさせても良い。この場合、マルチプレクサ65に替えて、マルチプレクサ10と同様に2入力切り替えのマルチプレクサを用いることができる。以上のように構成される第10実施例によれば、第9実施例と同様の効果が得られる。本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。第4~第6実施例に、第8~第10実施例の何れかを組み合わせても良い。また、第8実施例と第9実施例とを組み合わせたり、第8実施例と第10実施例とを組み合わせて、グランド側で飽和電圧,非飽和電圧を付与する構成について、電源側と対称に構成しても良い。第9実施例において、駆動回路の電源側に接続するPチャネルMOSFETを3つ以上並列に接続しても良い。各トランジスタスイッチング素子に、PチャネルMOSFETのみを用いても良い。また、NチャネルMOSFETとPチャネルMOSFETとを並列に接続したトランスミッションゲートを用いても良い。電圧駆動型の信号と電流駆動型の信号とを切り替えて送信するものであれば、LVTTLインターフェイス,LVDSインターフェイス以外の通信規格に適用しても良い。"