"水晶振動子を含んで一体に構成され、当該水晶振動子を外部回路に接続するための外部接続端子を備えた振動子ユニットであって、前記水晶振動子に接続された可変容量コンデンサと、前記可変容量コンデンサの容量を制御する温度補償部と、を有し、前記温度補償部は、前記水晶振動子の近傍における温度を検知する温度センサを備え、当該振動子ユニットの外部からのトリガ信号の入力に応じて、前記温度センサの検知出力に基づいて前記可変容量コンデンサの前記容量を調節すること、を特徴とする振動子ユニット。請求項1に記載の振動子ユニットにおいて、前記可変容量コンデンサは、前記温度補償部が出力するデジタル値の容量制御値に応じて前記容量を離散的に変化させ、前記温度補償部は、前記水晶振動子とは独立して動作し、アナログ信号である前記検知出力に対しアナログ演算を行い、当該演算結果を表す前記容量制御値を生成する演算回路を有すること、を特徴とする振動子ユニット。請求項2に記載の振動子ユニットにおいて、前記温度補償部は、前記トリガ信号の入力に応じて、前記演算回路の駆動に用いるクロックパルスを前記水晶振動子より高い周波数で生成するクロックパルス生成回路を有すること、を特徴とする振動子ユニット。請求項2に記載の振動子ユニットにおいて、前記演算回路は、入力トランジスタ又は出力トランジスタである偶数個のトランジスタのベース及びエミッタを辿るループでありベース-エミッタ接合が形成するダイオードの向きの正逆が当該ループ上にて同数であるトランスリニアループで表現される前記アナログ演算を行い、前記容量制御値を生成する演算回路であって、前記トランスリニアループを有する回路において、当該トランスリニアループの接続を前記ダイオードの向きが正方向である前記トランジスタのエミッタと、逆方向である前記トランジスタのエミッタとの間で分断し、当該分断個所に電位比較回路を接続する改変を行った改変ループ回路と、前記入力トランジスタのエミッタに接続され、それぞれに前記アナログ演算の入力となる入力電流を供給する入力電流供給手段と、前記演算結果についての試行値を生成する制御回路と、前記出力トランジスタのエミッタに接続され、前記試行値に応じた大きさの試行電流を生成し供給する試行電流生成手段と、を有し、前記電位比較回路は、前記分断個所の両側の電位を比較してその結果に応じた比較出力を生成し、前記制御回路は、前記比較出力に基づいて、前記分断個所での電位平衡状態に対応した前記試行値を探索して前記容量制御値として出力すること、を特徴とする振動子ユニット。請求項4に記載の振動子ユニットにおいて、前記電位比較回路は、前記比較出力として、前記分断個所の両側の電位の大小関係に応じて2種類の出力状態のいずれかを出力するコンパレータを有し、前記制御回路は、クロックパルスを入力され、当該クロックパルスごとにカウント値を順次、増加又は減少させ、当該カウント値を前記試行値として出力するカウンタと、前記比較出力の前記出力状態の変化を検出し、当該変化時に対応した前記試行値を前記容量制御値とする判定回路と、を有することを特徴とする振動子ユニット。請求項4に記載の振動子ユニットにおいて、前記電位比較回路は、前記比較出力として、前記分断個所の両側の電位差に応じた電流を生成する電圧-電流変換回路を有し、前記制御回路は、前記比較出力の前記電流を充電するコンデンサと、オン状態にて選択的に前記コンデンサを放電させるスイッチと、前記コンデンサの端子間電圧を入力され、その出力に応じて前記スイッチのオン/オフ状態を切り換え前記コンデンサの充電/放電を交互に繰り返させるヒステリシスコンパレータと、前記ヒステリシスコンパレータの出力パルスごとにカウント値を順次、増加又は減少させ、当該カウント値を前記試行値として出力するカウンタと、前記ヒステリシスコンパレータの出力の変化の周期に基づいて前記電位平衡状態への到達を判定し、当該到達時に対応した前記試行値を前記容量制御値とする判定回路と、を有することを特徴とする振動子ユニット。請求項1から請求項6のいずれか1つに記載され、前記外部回路である発振用増幅器に共振子として接続されて発振回路を構成する振動子ユニットであって、前記可変容量コンデンサは前記発振回路の負荷容量の一部をなし、前記温度補償部は、前記可変容量コンデンサの前記容量を調整して前記発振回路の発振周波数の温度変動を補償すること、を特徴とする振動子ユニット。請求項1から請求項6のいずれか1つに記載され、前記外部接続端子のうちの入力端子に入力される受信信号から共振特性に応じた周波数成分を抽出し前記外部接続端子のうちの出力端子から出力するフィルタ回路として機能する振動子ユニットであって、前記可変容量コンデンサは前記入力端子と前記出力端子との間に、前記水晶振動子と直列に接続され、前記温度補償部は、前記可変容量コンデンサの前記容量を調整して前記フィルタ回路の共振周波数の温度変動を補償すること、を特徴とする振動子ユニット。発振用増幅器と、当該発振用増幅器の入出力端子間に外付けされる共振子とを有する発振回路において、前記共振子は、請求項7に記載の振動子ユニットであること、を特徴とする発振回路。無線信号を受信して受信信号を出力する前段回路及び、前記受信信号から抽出された目的周波数の信号を入力される後段回路と、当該両回路間に外付けされ共振特性に応じて前記目的周波数の信号を抽出するフィルタ回路と、を有する受信回路において、前記フィルタ回路は請求項8に記載の振動子ユニットであること、を特徴とする受信回路。水晶振動子はその切断角度に応じてATカットやBTカットなどの種類が存在し、振動モードや温度特性が異なる。例えば、ATカット振動子の周波数変化量は温度の3次関数となるのに対し、Xカット振動子では2次関数となる。このような温度特性の違いに対応して受動素子からなる温度補償回路を好適に設計することは必ずしも容易ではない。一方、上述の集積回路2のように、共振子を接続して発振回路を完成するように設計された回路モジュールにTCXOを接続し利用する場合、回路モジュール側に発振回路の一部として設けたインバータ4等は冗長な構成となる。さらに、当該冗長部分はTCXOから入力される源発振周波数foscの発振信号に応じて、周波数foscでキャパシタCin,Coutの充放電やインバータ4の増幅動作を行うことになり、本来不要な消費電流が大きくなるという問題を生じる。本発明は上記問題点を解決するためになされたものであり、少ない消費電力で、かつ水晶振動子の温度特性を好適に補償することが可能な振動子ユニット、発振回路及び受信回路を提供することを目的とする。本発明に係る振動子ユニットは、水晶振動子を含んで一体に構成され、当該水晶振動子を外部回路に接続するための外部接続端子を備えたものであって、前記水晶振動子に接続された可変容量コンデンサと、前記水晶振動子の近傍における温度を検知する温度センサと、前記可変容量コンデンサの容量を制御する温度補償回路と、を有し、前記温度補償回路は、当該振動子ユニットの外部からのトリガ信号の入力に応じて、前記温度センサの検知出力に基づいて前記可変容量コンデンサの前記容量を調節する。他の本発明に係る振動子ユニットにおいては、前記可変容量コンデンサは、前記温度補償回路が出力するデジタル値の容量制御値に応じて前記容量を離散的に変化させ、前記温度補償回路は、前記水晶振動子とは独立して動作し、アナログ信号である前記検知出力に対しアナログ演算を行い、当該演算結果を表す前記容量制御値を生成する演算回路を有する。さらに他の本発明に係る振動子ユニットにおいては、前記温度補償回路は、前記トリガ信号の入力に応じて、前記演算回路の駆動に用いるクロックパルスを前記水晶振動子より高い周波数で生成するクロックパルス生成回路を有する。別の本発明に係る振動子ユニットにおいては、前記演算回路は、入力トランジスタ又は出力トランジスタである偶数個のトランジスタのベース及びエミッタを辿るループでありベース-エミッタ接合が形成するダイオードの向きの正逆が当該ループ上にて同数であるトランスリニアループで表現される前記アナログ演算を行い、前記容量制御値を生成する演算回路であって、前記トランスリニアループを有する回路において、当該トランスリニアループの接続を前記ダイオードの向きが正方向である前記トランジスタのエミッタと、逆方向である前記トランジスタのエミッタとの間で分断し、当該分断個所に電位比較回路を接続する改変を行った改変ループ回路と、前記入力トランジスタのエミッタに接続され、それぞれに前記アナログ演算の入力となる入力電流を供給する入力電流供給手段と、前記演算結果についての試行値を生成する制御回路と、前記出力トランジスタのエミッタに接続され、前記試行値に応じた大きさの試行電流を生成し供給する試行電流生成手段と、を有し、前記電位比較回路は、前記分断個所の両側の電位を比較してその結果に応じた比較出力を生成し、前記制御回路は、前記比較出力に基づいて、前記分断個所での電位平衡状態に対応した前記試行値を探索して前記容量制御値として出力する。上記本発明に係る振動子ユニットにおいては、前記電位比較回路は、前記比較出力として、前記分断個所の両側の電位の大小関係に応じて2種類の出力状態のいずれかを出力するコンパレータを有し、前記制御回路は、クロックパルスを入力され、当該クロックパルスごとにカウント値を順次、増加又は減少させ、当該カウント値を前記試行値として出力するカウンタと、前記比較出力の前記出力状態の変化を検出し、当該変化時に対応した前記試行値を前記容量制御値とする判定回路と、を有する構成とすることができる。また上記本発明に係る振動子ユニットにおいては、前記電位比較回路は、前記比較出力として、前記分断個所の両側の電位差に応じた電流を生成する電圧-電流変換回路を有し、前記制御回路は、前記比較出力の前記電流を充電するコンデンサと、オン状態にて選択的に前記コンデンサを放電させるスイッチと、前記コンデンサの端子間電圧を入力され、その出力に応じて前記スイッチのオン/オフ状態を切り換え前記コンデンサの充電/放電を交互に繰り返させるヒステリシスコンパレータと、前記ヒステリシスコンパレータの出力パルスごとにカウント値を順次、増加又は減少させ、当該カウント値を前記試行値として出力するカウンタと、前記ヒステリシスコンパレータの出力の変化の周期に基づいて前記電位平衡状態への到達を判定し、当該到達時に対応した前記試行値を前記容量制御値とする判定回路と、を有する構成とすることができる。上記本発明に係る振動子ユニットの好適な態様の一つは、前記外部回路である発振用増幅器に共振子として接続されて発振回路を構成するものであって、前記可変容量コンデンサが前記発振回路の負荷容量の一部をなし、前記温度補償部が、前記可変容量コンデンサの前記容量を調整して前記発振回路の発振周波数の温度変動を補償するものである。上記本発明に係る振動子ユニットの好適な他の態様は、前記外部接続端子のうちの入力端子に入力される受信信号から共振特性に応じた周波数成分を抽出し前記外部接続端子のうちの出力端子から出力するフィルタ回路として機能するものであって、前記可変容量コンデンサが前記入力端子と前記出力端子との間に、前記水晶振動子と直列に接続され、前記温度補償部が、前記可変容量コンデンサの前記容量を調整して前記フィルタ回路の共振周波数の温度変動を補償するものである。本発明に係る発振回路は、発振用増幅器と、当該発振用増幅器の入出力端子間に外付けされる共振子とを有するものであって、前記共振子が上記本発明に係る振動子ユニットであるものである。本発明に係る受信回路は、無線信号を受信して受信信号を出力する前段回路及び、前記受信信号から抽出された目的周波数の信号を入力される後段回路と、当該両回路間に外付けされ共振特性に応じて前記目的周波数の信号を抽出するフィルタ回路と、を有するものであって、前記フィルタ回路が上記本発明に係る振動子ユニットであるものである。本発明によれば、TCXOを接続する場合より少ない消費電力で、水晶振動子の温度特性を好適に補償することが可能な振動子ユニット、発振回路及び受信回路が得られる。以下、本発明の実施の形態以下実施形態というについて、図面に基づいて説明する。[第1の実施形態]図1は第1の実施形態に係る振動子ユニット20及び発振回路22の概略の構成を示すための模式図である。振動子ユニット20はマイコンや時計IC等の集積回路24に接続されて使用される。集積回路24は上述した集積回路2と同様、インバータ26を発振用増幅器として用い、発振回路22の一部としてインバータ26及びその入出力端子に接続されるキャパシタCin,Coutなどを有する。また集積回路24にはインバータ26の帰還路に共振子を接続するための端子Nin,Noutが設けられている。振動子ユニット20は、水晶振動子Xtal、可変容量キャパシタ可変容量コンデンサCV、及び温度補償部28を含んで、パッケージ等の形態に一体構成されている。振動子ユニット20は水晶振動子Xtalの両端子に対応する2つの外部接続端子N1,N2を有する。また、振動子ユニット20は温度補償動作を起動するトリガ信号の入力端子Ntgを有する。温度補償部28の動作等に用いる電源として振動子ユニット20は、正電圧電源Vddを供給される端子及び、グランドGNDに接続される端子を備える。振動子ユニット20は端子N1,N2を集積回路24の端子Nout,Ninに接続され、これにより、集積回路24側の回路と振動子ユニット20とが組み合わさった発振回路22が構成される。温度補償部28は温度センサ回路30を備える。温度センサ回路30は既に述べたように水晶振動子Xtalと同じパッケージ内に封入され、水晶振動子Xtalの近傍における温度を検知する。温度補償部28は、端子Ntgにトリガ信号を入力されると、温度センサ回路30の検知出力に基づいて可変容量キャパシタCVの容量を調節する動作を行う。温度補償部28は当該調節動作が完了すると動作を停止し、トリガ信号ごとに当該調節動作を開始する。温度補償部28及び可変容量キャパシタCVは、キャパシタCVに設定された容量が温度補償部28の停止期間において保持されるように構成される。本実施形態では、温度補償部28は演算回路32を備える。演算回路32は温度センサ回路30がアナログ信号で与える検知出力に対してアナログ演算を行って、可変容量キャパシタCVに設定すべき容量を決定する。また、可変容量キャパシタCVは入力されるデジタル値容量制御値に応じて容量を離散的に変化させる構成を有する。これに対応して、温度補償部28はアナログ演算の演算結果として容量制御値Dcntを出力する。図2は可変容量キャパシタCVの構成例を示す模式的な回路図である。キャパシタCVは例えば、水晶振動子Xtalの一方端とグランドGNDとの間に接続される。CVは互いに並列のM個の要素キャパシタciiはM以下の自然数である。を含み、各要素キャパシタciはMOSトランジスタ等からなるスイッチ素子swiiはM以下の自然数である。によりXtalの例えばN2側の端子に接続される。キャパシタciの容量はcuをパラメータとして、ci=cu2i-11に設定され、スイッチ素子swiにより並列接続されるciの組み合わせを変えることにより、CVは0から2M-1cuまで間隔cuで2M段階に離散的に変化させることができる。スイッチswiのオン/オフはバイナリ表現の容量制御値Dcntの各ビット値を用いて行う。そのため、容量制御値Dcntのビット数と可変容量キャパシタCVを構成する要素キャパシタの個数とは基本的には一致させる。本実施形態では、Dcntの最下位ビットLSBを第1ビット、最上位ビットMSBを第Mビットとして、第iビットの値でswiを制御する。後に説明する理由から、本実施形態では、スイッチswiは、ビット値1を表すHHighレベルの電位を印加されるとオフし、0を表すLLowレベルの電位を印加されるとオンする構成としている。CVは負荷容量の一部となり、これを調整することで発振回路22の発振周波数fを変化させることができ、定性的にはCVを大きくするほどfが低下する。ちなみに、負荷容量をCL、水晶振動子の等価直列容量、等価並列容量をそれぞれC1、C0、直列共振周波数をfrと表すと、或る温度での負荷時共振周波数fLについて次式が成り立つ。fL-fr/fr=C1/{2CLC0}2図3は温度センサ回路30の概略の回路図である。温度センサ回路30は温度の検知出力として絶対温度Tに比例する電流Ixを生成する。また、温度センサ回路30は温度Tに非依存の基準電流Irも生成する。例えば、Tに比例する電流Ixはバンドギャップ基準回路を用いて生成することができる。温度センサ回路30の電流Ixの生成に係る部分は、正電圧電源Vddにドレインを接続されたnチャネルMOSトランジスタM1と、M1のソースとグランドGNDとの間に形成された2つの電流路とを有する。MOSトランジスタM1のゲートは、正電圧電源Vddにドレインを接続されたnチャネルMOSトランジスタM2のゲート、及び演算増幅器40の出力端子に共通に接続される。第1の電流路にはM1のソース側から抵抗素子R1,R2及びpnpトランジスタQt1が直列に配置される。第2の電流路には抵抗素子R1及びpnpトランジスタQt2が直列に配置される。トランジスタQt1,Qt2はそれぞれのベース及びコレクタを接地される。これらトランジスタQt1,Q3は同じ特性に作られるが、トランジスタQt1のエミッタはトランジスタQt2と比較してK倍K>1のサイズを有し、トランジスタQt1,Qt2それぞれのベース-エミッタ間電圧Vbe1,Vbe2はVbe1<Vbe2となる。演算増幅器40は抵抗素子R1での電圧降下とトランジスタQt1のVbe1との和と、トランジスタQt2のVbe2とが等しくなるように、第1及び第2の電流路に流れる電流It1,It2を制御する。その結果、電流It1は絶対温度Tに比例する電流IPTATとするとなる。また、第1電流路の抵抗素子R1の電圧と第2電流路の抵抗素子R1の電圧とは等しいことから、It2=It1となる。よって、トランジスタM1には電流2IPTATが流れる。このトランジスタM1に流れる電流がM1とカレントミラー回路を構成するトランジスタM2によって検知出力の電流Ixとして取り出される。温度センサ回路30の基準電流Irの生成に係る部分は、正電圧電源VddとグランドGNDとの間に直列に接続されたnチャネルMOSトランジスタM3と抵抗R3とからなる電流路と、当該電流路の電流を取り出すカレントミラー回路とからなる。M3のドレインはVddに接続され、そのソースとグランドGNDとの間に抵抗R3が接続される。当該電流路に流れる電流は、演算増幅器42によって抵抗R3のトランジスタM3側の電位がトランジスタM1のソース電位に一致するように制御される。M1のソース電位は温度非依存なので当該電流は温度非依存となる。当該電流がトランジスタM3とカレントミラー回路を構成するトランジスタM4によって基準電流Irとして取り出される。図4は温度センサ回路30が生成する温度電流Ix及び基準電流Irと温度Tとの関係を示すグラフであり、横軸が絶対温度T、縦軸が電流値である。温度電流IxはTに比例して増加し、一方、基準電流Irは一定となる。ここで、水晶振動子の周波数温度特性は2次曲線又は3次曲線で表され、通常、25°C前後を中心に対称となるように設定されている。そのため、その中心温度にて両電流Ix,Irが等しくなるように設定すれば、後述のアナログ演算が容易となることが期待される。交点の温度T0は、例えば抵抗R3を調節して基準電流Irを変化させることでずらすことができる。図5は演算回路32の一例の基本構成を示す回路図である。演算回路32はトランスリニア原理を用いており、後述するように擬似的にトランスリニアループを構成するものと言える。ここでトランスリニア原理とは、複数のトランジスタのベースエミッタを一巡するように結合したループにおいて、時計回り方向CWの極性の半導体接合の数と、反時計回り方向CCWの極性の半導体接合の数が同数である場合には、ベース電流が時計回り方向に流れるトランジスタのコレクタ電流の積とベース電流が反時計回り方向に流れるトランジスタのコレクタ電流の積とが等しくなる、というものである。次式はトランスリニア原理を表しており、左辺が時計回り方向CWの極性のベース-エミッタ接合を有するN個のトランジスタのコレクタ電流ICiの積、右辺が反時計回り方向CCWの極性のベース-エミッタ接合を有するN個のトランジスタのコレクタ電流ICjの積である。ここで、i,jは共にN以下の自然数である。当該原理を用いたトランスリニア回路はアナログ演算回路を構成するために用いられており、例えば、トランスリニア回路によって乗算回路、除算回路、二乗回路、平方根回路等を実現することができる。演算回路32においてトランスリニア原理を用いる部分をアナログ演算部50と称する。演算回路32はアナログ演算部50の他、電流出力型のD/A変換器DAC:DigitaltoAnalogConverter52、電位比較回路54及び制御回路56を備える。アナログ演算部50は後述するように擬似的にトランスリニアループを構成するものと言える。アナログ演算部50は本来のトランスリニアループと同様、バイポーラトランジスタを用いて構成される。本実施形態では、当該バイポーラトランジスタはCMOSプロセスで形成する。図6は、当該バイポーラトランジスタの構造を示す模式図であり、半導体基板に垂直な断面が示されている。図6にはICを形成する半導体基板が、p型不純物を導入されp型導電性第1導電型を与えられたp型サブストレート以下、p-sub60である例を示している。p-sub60の表面にn型不純物を導入されn型導電性第2導電型とされた半導体領域であるnウェルn-well62が形成される。さらにnウェル62内にp型領域64が形成される。これによりp-sub60をコレクタC、nウェル62をベースB、p型領域64をエミッタEとするpnp型トランジスタが形成される。ちなみに、CMOSプロセスにおいてnウェル62はp型MOSトランジスタのチャネルとなる領域を形成する工程により形成され、具体的にはnウェル62を形成する領域に開口を有するマスクをフォトレジスト等で形成してn型不純物をイオン注入熱拡散することにより形成される。p型領域64はpチャネルMOSトランジスタのソース、ドレインの拡散層領域を形成する工程により形成され、具体的にはマスクを形成した後、p型不純物をイオン注入して形成される。このCMOSプロセスで形成されるバイポーラトランジスタはコレクタが基板電位Vsubに固定される。p型基板に対してはVsubはグランドGNDとすることができる。なお、温度センサ回路30のpnpトランジスタQt1,Qt2もアナログ演算部50のバイポーラトランジスタと共通工程で作製することができる。図5に示すアナログ演算部50はCMOSプロセスで作られる上述のバイポーラトランジスタを用いて構成される。アナログ演算部50は水晶振動子が2次曲線の周波数温度特性を有する場合についての例を示している。当該温度特性に対する補償は例えば、可変容量キャパシタCVをT-T0の2次関数で増加させたときの発振周波数fの変化によって近似的に行うことが可能であり、本実施形態では当該構成例を説明する。演算回路32は正電圧電源V温度センサ回路30と同じVddとすることができるとグランドGNDとの間に形成される。アナログ演算部50は4つのトランジスタQ1~Q4を有する。上述のように各トランジスタQ1~Q4のコレクタは接地される。また、Q1,Q3のベースも接地される。一方、Q2のベースはQ1のエミッタに接続され、Q4のベースはQ3のエミッタに接続される。トランジスタQ1~Q3は演算回路32における演算の入力となる入力電流を当該演算回路32の外部から供給される入力トランジスタに相当し、Q4は演算回路32における演算結果となる出力電流を与える出力トランジスタに相当する。各トランジスタQ1~Q4のコレクタは上述のようにp-sub60であり、共通の電位GNDに設定される。そのため、各トランジスタQ1~Q4のコレクタは入力電流の供給や出力電流の取り出しには利用することができないという制約を課される。ここで、Q1~Q4は全てpnp型であり、このように同じタイプのトランジスタで構成されるトランスリニアループ上には、ダイオードの向きが正方向であるトランジスタのエミッタと逆方向であるトランジスタのエミッタとを接続する個所が生じる。本実施形態では、Q2とQ4との接続が当該個所に当たる。Q2のエミッタとQ4のエミッタとが自律的に同電位になる構成であれば、トランジスタQ1~Q4はトランスリニアループを構成する。これに対して、アナログ演算部50はQ2のエミッタとQ4のエミッタとの間を分断し、それらの電位関係は当該ループ外から制御される点で本来のトランスリニアループと相違している。この相違ゆえ、ここではトランジスタQ1~Q4及びその制御機構を準トランスリニアループと称することにする。この準トランスリニアループはトランスリニアループの接続を分断した個所に電位比較回路54を接続する改変を施した回路構成改変ループ回路となっている。電位比較回路54は、当該分断個所の両側の電位を比較してその結果に応じた比較出力を生成する。アナログ演算部50はトランジスタQ1~Q3のエミッタに入力電流を供給する電流入力手段として電流源I1~I3を有する。図5に示す回路では、電流源I1及びI2はそれぞれ温度センサ回路30から得られる温度電流IxをトランジスタQ1,Q2のエミッタに供給する。また、電流源I3は温度センサ回路30から得られる基準電流IrをトランジスタQ3のエミッタに供給する。一方、トランジスタQ4のエミッタには後述する試行値Ntに応じた大きさの試行電流Itを生成し供給する試行電流生成手段として電流DAC52が接続される。トランジスタQ4のエミッタにはさらに電流2Ixを供給する電流源I4及び、電流Irを供給する電流源I5が接続される。電流DAC52及び電流源I4はそれぞれ電流It,2IxをQ4のエミッタからベースへ向かうように供給し、電流源I5はそれらとは逆向きに電流Irを供給する。その結果、Q4に流れる電流は2Ix-IrItとなる。ここでQ2のエミッタとQ4のエミッタとが自律的に同電位になる構成であれば、トランジスタQ1~Q4は、Ix2=Ir2Ix-IrIout4なるアナログ演算を行うトランスリニアループを形成し、図5では電流DAC52が接続される端子に演算結果として次式で表される電流Ioutが得られる。Iout=Ix-Ir2/Ir5これに対して演算回路32では、制御回路56が電位比較回路54の出力に基づいて電流DAC52を制御し、本来のトランスリニアループが表現する上記4式の演算についてその演算結果をデジタル値で出力する。制御回路56は演算結果を表すデジタルデータである演算値として想定した値を設定し、その値が演算値であるか否かを評価し、その値が演算値でない場合は、値を変えて評価を繰り返して演算値を探索する。ここでは演算値として試しに設定する値を試行値と呼ぶ。具体的には、制御回路56は試行値Ntを生成し、電流DAC52に入力する。電流DAC52は試行値に相当する電流試行電流Itを生成し、出力トランジスタQ4のエミッタに供給する。ここで、試行電流Itは電流DAC52の離散化電流1LSB当たりの電流をΔIとして次式で与えられる。It=NtΔI6試行電流Itが5式で表されるIoutに等しければ、準トランスリニアループは4式のトランスリニア原理が成立した状態と同じ状態とみなせる。すなわち、本来のトランスリニアループと均等な状態が実現され、Q4のエミッタ電位VαとQ2のエミッタ電位Vβとは平衡状態となる。一方、ItがIoutより少なければ、Q4のベース-エミッタ間電圧VBEがトランスリニアループより小さくなり、VαはVβより低くなり、逆にItがIoutより多ければ、VαはVβより高くなる。電位比較回路54はこのVαとVβとを入力されその比較出力を生成し、制御回路56は比較出力からVαとVβとの平衡状態に対応した試行値を検出し、これを演算結果とし、容量制御値Dcntとして演算回路32から可変容量キャパシタCVへ出力する。演算回路32はトランスリニア原理を用いているが、バイポーラプロセスやBi-CMOSプロセスではなく標準的なCMOSプロセスで製造可能である。すなわち、電流DAC52、電位比較回路54、制御回路56だけでなく、トランスリニア原理にかかわるバイポーラトランジスタQ1~Q4も上述のようにCMOSプロセスで作製される。よって、演算回路32、又は温度センサ回路30を含めた温度補償部28を内蔵するIC、さらには温度補償部28及び可変容量キャパシタCVを内蔵するICをCMOSプロセスで製造可能とし、バイポーラプロセスで製造するICと比較して消費電力の低減、集積密度向上及び製造コストの低減を図ることが可能となる。ちなみに、アナログ量に関する演算は、上述したトランスリニア回路のようなアナログ演算回路の他、デジタル演算回路を用いて行うこともできる。デジタル演算回路を用いる構成では、アナログ信号である入力信号をA/D変換器ADC:AnalogtoDigitalConverterでデジタルデータに変換してデジタル演算回路に入力する。但し、デジタル演算の演算精度はADCの分解能に影響される。特に、非線形な関数の演算ではADCによる量子化誤差の影響も非線形となるので、ADCの分解能を設定するに際して単に所要精度だけでなく、関数の次数、入力信号の範囲を考慮する必要がある。例えば、入力データxのべき乗を含む関数演算にて所定の精度を得ようとした場合、xが大きいほど、またxの次数が高いほどxの量子化誤差を小さくする必要がありADCの負担が重くなる。また入力データのビット数の増加はデジタル演算回路の負担も大きくする。一方、アナログ演算回路を用いる構成では、演算はアナログ信号処理で行われる。すなわち、入力信号はアナログ信号のままアナログ演算回路に入力され、アナログ演算回路は演算結果に相当する電圧、電流等の物理量を生成する。よって、この構成では、入力信号のA/D変換に伴う問題は生じない。演算回路32は5式で表されるような非線形な演算をアナログ演算回路の上記利点を有しつつCMOSプロセスによって半導体装置として構成可能である。ここでパラメータAxを用いΔIをΔI=Ir/Ax7と表し、また離散化誤差を無視すれば、演算回路32が出力する容量制御値Dcntは、Dcnt=Ax{Ix-Ir/Ir}28と表される。上述のように温度T0にてIr=Ixとなるように設定しているので、Dcntは温度T0にてDcnt=0となり、またDcntはT-T02に比例する。図7は振動子ユニット20における容量制御値Dcntに基づく周波数温度補償の原理を説明する模式図である。同図において横軸が温度Tである。縦軸は周波数fであり、左側は水晶振動子Xtalの発振周波数fであり、水晶振動子Xtalの2次関数の周波数温度特性曲線70に対応している。この温度特性は可変容量キャパシタCVを設けないすなわちCV=0状態での発振周波数fを示しており、頂点温度T0を中心として設定される温度補償範囲[T0-ΔT,T0ΔT]にて目標発振周波数fA以上になるように設計されている。具体的には、温度T0-ΔT,T0ΔTにてf=fAとし、温度T0での発振周波数fの極大値をfAΔfMAXと表す。一方、右側の縦軸は可変容量キャパシタCVによる発振周波数fの変化量Δfを示している。当該Δfは発振回路22の負荷容量CLの一部となるCVを変化させたときの発振周波数の変化量であり、CV=0での周波数を基準としている。上述したように可変容量キャパシタCVは、スイッチ素子swiをオンして要素キャパシタciを並列接続した容量値に設定される。スイッチ素子swiはバイナリ表現のDcntにて値が0であるビットに対応するものがオンされる。上述のようにDcntはT-T02に比例することから、CVは温度T0にて極大値2M-1cuとなる温度Tの2次関数に従う。この構成は、いわゆる1の補数によって簡易的に減算を行うことに相当する。例えば、パラメータAxは温度補償範囲の両端、つまり温度T0-ΔT,T0ΔTにてCVを表す2次関数がCVの最小値0となるように設定する。この場合、温度T0-ΔT,T0ΔTでのΔfは0となる。図7はこのように温度に対して変化させるCVに対応したΔfの変化を周波数補正量曲線72として示している。周波数補正量曲線72は温度T0に極小点を有する下に凸の関数となる。よって、温度補償部28及び可変容量キャパシタCVによる周波数補正を行うことで、上に凸の2次関数である周波数温度特性曲線70の温度補償範囲における目標発振周波数fAからの超過分が好適に相殺される。すなわち、図7に示す補正後の特性曲線74のように、温度補償範囲にて振動子ユニット20が発振回路22にもたらす発振周波数fを目標発振周波数fA又はその近傍値に維持できる。ここで、水晶振動子の発振周波数fは製造誤差を有する可能性があり、T=T0での当該fの値fAΔfMAXも誤差でばらつき得る。これに対応して、可変容量キャパシタCVによる発振周波数fのT=T0での補正量ΔfMAXを個別に調整可能とする構成が好ましい。具体的には容量値CVにオフセット量を加えられる構成とし、T=T0にて当該オフセット量を含んだCVにより、周波数温度特性曲線70の温度補償範囲における目標発振周波数fAからの超過分が相殺されるようにする。例えば、可変容量キャパシタCVを、Dcnt=0での設定値がオフセット調整の容量値の幅分だけマージンを有した大きな値となるように構成する。そして、振動子ごとの個別調整ではDcntに加算するオフセット値を調整してCVを下げ、T=T0での周波数fの超過分が好適に相殺されるように当該オフセット値を求める。このオフセット値は例えば、振動子ユニット20に不揮発メモリに内蔵してこれに記憶させ、電源投入時に読み出す構成とすることができる。また、振動子の周波数温度特性の2次係数は製造ロットなどで変動する可能性がある。これに対応して、2次関数補正する場合の2次係数を個別に調整可能とする構成が好ましい。8式から理解されるようにAxが当該2次係数に相当し、またAxは7式に示されるようにΔIとIrとの比である。よって、Irを基準としてΔIを得る際の比率を何通りかの中から選択できるような構成として、Axを切り替えられるようにすることができる。このAxの設定も不揮発メモリに記憶しておき、電源投入時に読み出す構成とすることができる。なお、上述の説明では本発明の本質を理解容易とするために、水晶振動子Xtalの周波数温度特性を2次関数とし、またアナログ演算として4式又は5式で示される比較的簡単な例を示した。しかし、周波数温度特性は3次関数等の他の関数であっても、それに応じたアナログ演算を設計することで発振周波数の温度補正を行うことができる。また、上述の2次関数の特性に対してもアナログ演算部50の回路構成を変えて、より高精度の補正がなされるアナログ演算とすることもできる。図8は電位比較回路54及び制御回路56の構成の一例を示す模式的なブロック図である。電位比較回路54はコンパレータ80を用いる。制御回路56は、クロックパルス生成回路82、カウンタ84、データラッチ回路86及びタイミングジェネレータ88を有する。また、図9は図8に示す回路の概略のタイミング図である。タイミングジェネレータ88は、振動子ユニット20の端子Ntgに入力されるトリガ信号TRGのパルス100を受けて、温度補償部28の各部の動作制御を開始する。例えば、タイミングジェネレータ88は、トリガパルス100の立ち上がりに同期してイネーブル信号enableをHレベルとする。イネーブル信号は温度センサ回路30及びクロックパルス生成回路82に入力され、これら回路はイネーブル信号がHレベルの期間、動作する。例えば、クロックパルス生成回路82はイネーブル信号がHレベルになると発振動作を開始し、所定周期でクロックパルスを発生する。ここで、クロックパルス生成回路82は水晶振動子Xtalとは独立して動作する。すなわち、クロックパルス生成回路82は水晶振動子Xtalを用いずに発振し、水晶振動子Xtalの発振周波数とは独立した周波数でクロックパルスを生成する。クロックパルス生成回路82が生成するクロックパルスは後述するように、試行値Ntを変更して容量制御値Dcntを探索する動作に使われるものであり、発振回路22の発振周波数に影響しないので、特段の精度は要求されず、例えば、RC発振回路やリングオシレータ等、IC上に形成可能な回路を用いて構成することができる。また、クロックパルス生成回路82の周波数は上述のように水晶振動子Xtalとは独立して設定することができ、例えば、水晶振動子Xtalよりも高い周波数に設定して温度補償部28を高速に動作させることができる。容量制御値Dcntが得られるまでの試行回数はクロックパルスの周波数によって変わらないが、当該周波数を上げることで各試行での試行電流Itの供給時間や、アナログ演算部50を動作させて行う演算時間が短くなる。すなわち、アナログ演算部50や電流DAC52における電流供給時間が短くなることにより消費電力が低減される。コンパレータ80はアナログ演算部50の電位Vα及びVβを入力され、それらの大小関係に応じて、HレベルとLレベルとの2種類の電位のいずれかを出力する。ここでは、コンパレータ80は比較出力Vcmpとして、Vα>VβのときHレベルを出力し、Vα≦VβのときLレベルを出力する。比較出力Vcmpはタイミングジェネレータ88にストップ信号stopとして入力され、温度補償部28の動作を停止させるタイミングの検知に用いられる。また比較出力Vcmpはクロックパルス生成回路82の出力クロックと共にAND回路90に入力される。AND回路90は、VcmpがHレベルのとき、クロックパルス生成回路82からのクロックに同期してカウントパルスcountを出力する。カウンタ84はトリガパルス100の入力に同期してタイミングジェネレータ88が出力する初期化信号initのパルス102を入力されると、カウント値を初期値に設定する。本実施形態では、カウンタ84はカウントダウンする構成とし、初期値は2M-1に設定され、AND回路90からパルスを入力されるごとにカウント値を1ずつ減じる。カウンタ84のカウント値は電流DAC52に試行値Ntとして入力されると共に、データラッチ回路86へも出力される。データラッチ回路86は、タイミングジェネレータ88から更新信号updateのパルス104を入力されると、そのとき入力されるカウント値でラッチ内容を書き換えて当該内容を保持する。タイミングジェネレータ88は、ストップ信号として入力される比較出力VcmpがLレベルとなるとパルス104を生成する。後述するように、演算結果が得られたタイミングでVcmpはHレベルからLレベルに切り替わるので、データラッチ回路86には容量制御値Dcntがラッチされ、データラッチ回路86はラッチしたデータのM個のビット値を表すHレベル又はLレベルの電位を並列に出力し、可変容量キャパシタCVのM個のスイッチSWiへ印加する。この構成では、タイミングジェネレータ88が比較出力Vcmpの変化を検出し、当該変化時に対応した試行値Ntを容量制御値Dcntとする判定回路として機能する。上記構成では、カウンタ84のカウントダウン動作により、電流DAC52からQ4へ供給される試行電流ItはΔIずつ減少する。それと共に、Q4のVBEは順次減少し、Vαは順次低下する。カウントダウンの開始時には基本的にVα>Vβであり、カウントダウンが進むにつれてVαはVβに近づく。この状態では比較出力VcmpはHレベルである。さらにカウントダウンが進み、5式で表されるIoutに対してIt≦IoutとなるとVα≦Vβとなり、比較出力VcmpはLレベルに切り替わる。当該VcmpのLレベルへの遷移はアナログ演算の終了を意味し、AND回路90からのカウントパルスcountの出力が停止され、タイミングジェネレータ88は終了信号endに所定幅のパルス106を生成する。このパルス106の期間内にタイミングジェネレータ88は更新信号のパルス104を生成する。パルス106の幅は当該パルス104の生成等、温度補償部28の停止動作に必要な時間に応じて設定され、イネーブル信号の立ち下がりを演算終了からずらす。すなわち、演算終了からパルス106の期間内はクロックパルス生成回路82に温度補償部28のロジック回路の動作に必要なクロックを生成させる。パルス106が立ち下がるとイネーブル信号がLレベルに切り換えられ、温度センサ回路30及びクロックパルス生成回路82が停止し、温度補償部28の動作が停止する。このように温度補償部28は間欠的にしか動作しないので消費電力が低減され、また上述のように温度補償部28を駆動するクロックを高速にして各回の動作での消費電力を低減できる。なお、図2に示す可変容量キャパシタCVも基本的に電力を消費しない。図1に示したように、本実施形態ではトリガ信号は集積回路24から与えられる。例えば、集積回路24が時計ICである場合、通常、256HzのクロックCKを外部出力する。トリガ信号は当該クロックCKを用いることができる。また、通常、温度変化は比較的緩やかであるので、振動子ユニット20における温度補償動作は例えば1分ごとなど、クロックCKに比べて長い周期で行うことができ、そのように頻度を下げることで、温度補償部28等での一層の消費電力低減が図れる。具体的には、振動子ユニット20に分周回路を設け、端子Ntgに入力されるクロックCKを分周してトリガ信号を生成し温度補償部28に入力する構成とすることができる。時計ICが指針駆動用のステップモータを駆動しているものであれば、その駆動用パルスを当該トリガ信号として用いる構成としてもよい。モータ駆動用パルスにはモータ回転一回のために短いパルスを数発連続して送るものがあるが、その場合にはフィルタ処理あるいはマスキングなどの処理をして1発分のトリガとして扱う構成とすることができるし、分周して周期を長くしてもよい。また、振動子ユニット20は、1回起動パルスを入力されると、それ以降、周期的に温度補償動作を行うように構成することもできる。例えば、起動パルスを入力されると水晶振動子Xtalの発振信号を分周して温度補償部28へのトリガパルスを生成する分周回路を振動子ユニット20に備えた構成とすることができる。なお、図5に示すアナログ演算部50の回路構成例では、各トランジスタQ1~Q4のエミッタに電流が流れ込むようにする必要がある。この点、4式の右辺第2因子で与えられるトランジスタQ4の電流2Ix-IrIoutは減算項-Irを含む。このような場合に、Ioutの探索をItが小さい側から行う、つまりカウンタ84をカウントアップする構成とすると、試行過程で電流の向きが逆になる不都合が起こることも考えられる。上述の構成ではこのような懸念への配慮から、カウンタ84をカウントダウンする構成を採用している。しかしながらそのような不都合が起こらない演算内容や温度補償範囲等の条件下では、カウントアップ、カウントダウンのいずれとしてもよい。また、制御回路56が二分探索法で試行値Ntを生成し、容量制御値Dcntを探索する構成とすることもできる。図10は電位比較回路54及び制御回路56の構成の他の例を示す模式的な回路図である。電位比較回路54はV/I変換回路120を用いる。制御回路56はキャパシタCCH1、スイッチSWCH1、ヒステリシスコンパレータ122、カウンタ84、データラッチ回路86、平衡検出回路128及びタイミングジェネレータ130を有する。また、図11は図10に示す回路の概略のタイミング図である。V/I変換回路120はトランスコンダクタンスアンプOTA:OperationalTransconductanceAmplifierで構成され、差動入力端子及び-への入力電圧ΔVに応じた電流Icmpを出力する。具体的にはトランスコンダクタンスをgmで表すと、Icmp=gmΔVである。当該電流Icmpが電位比較回路54の比較出力となる。差動入力端子は電位Vαを入力され、差動入力端子-は電位Vβを入力され、ΔV=Vα-Vβである。キャパシタCCH1はV/I変換回路120の出力端と接地GNDとの間に接続され、電流Icmpを充電する。スイッチSWCH1はオン状態にて選択的にキャパシタCCH1を放電させる。具体的には、スイッチSWCH1はキャパシタCCH1に並列に接続され、オン状態にてキャパシタCの両端を短絡する。例えば、スイッチSWCH1はMOSトランジスタからなり、ゲートに印加されるヒステリシスコンパレータ122の出力電圧Vschでオン/オフを制御される。ここではスイッチSWCH1はVschがHレベルのときオン状態となり、Lレベルのときオフ状態となる。ヒステリシスコンパレータ122はキャパシタCCH1の端子間電圧Vcapを入力され、その出力電圧Vschに応じてスイッチSWCH1のオン/オフ状態を切り換え、キャパシタCCH1の充電/放電を交互に繰り返させる。ヒステリシスコンパレータ122はその2つの閾値VthH,VthLをVthH>VthL>0に設定され、VcapがVthH以上となるとVschをLレベルからHレベルに切り換え、VcapがVthL以下となるとVschをHレベルからLレベルに切り換える。平衡検出回路128はヒステリシスコンパレータ122の出力の変化の周期に基づいてVαとVβとの平衡状態への到達を検出する回路である。平衡検出回路128はヒステリシスコンパレータ122からVschを入力され、Vschが所定時間変化しないことを以て電位平衡状態と判定し、出力VeqをHレベルからLレベルに立ち下げる。出力Veqはタイミングジェネレータ130にストップ信号stopとして入力され、温度補償部28の動作を停止させるタイミングの検知に用いられる。カウンタ84、データラッチ回路86は図8に示したものと同様の構成であり、カウンタ84はタイミングジェネレータ130から初期化パルス102を入力されるとカウント値を初期値2M-1に設定する。タイミングジェネレータ130はトリガパルス100の立ち上がりに同期してイネーブル信号enableをHレベルとし、これにより温度センサ回路30が動作を開始する。また、タイミングジェネレータ130はトリガパルス100の入力に同期して初期化パルス102を生成しカウンタ84へ出力する。容量制御値Dcntの探索開始時にはカウンタ84のカウント値は既に述べたように2M-1に設定され、基本的にVα>Vβとなり、キャパシタCCH1はV/I変換回路120の出力電流Icmpで充電される。キャパシタCCH1、スイッチSWCH1及びヒステリシスコンパレータ122は発振回路を構成し、ヒステリシスコンパレータ122の出力に周期的にパルスを生じる。カウンタ84はヒステリシスコンパレータ122の出力パルスをカウントダウンする。これに、試行値Ntは2M-1から1ずつ減少し、電流DAC52からQ4へ供給される試行電流ItはΔIずつ減少する。それと共に、Q4のVBEは順次減少し、Vαは順次低下する。カウントダウンが進むにつれてVαはVβに近づき、Icmpは減少する。Icmpが減少するにつれ、キャパシタCCH1の充電に要する時間が長くなってヒステリシスコンパレータ122の出力パルスの周期が長くなり、理想的には最後にVαとVβとが平衡して発振が停止する。この状態での試行値Ntが容量制御値Dcntに相当する。実際には、Vαは離散的にしか変えられないので一般には発振は完全には停止せず、またVβに等しいVαを設定できる場合であっても発振の完全な停止までには長い時間がかかり得る。よって、平衡検出回路128は所定の時間定数τを設定され、ヒステリシスコンパレータ122の直近の出力パルスが立ち下がってからの期間がτに達すると電位平衡と判定する。例えば、Vα-Vβの許容値に対するIcmpでの充電の時定数に基づいてτを設定することができる。また、Vαの調整精度は電流DAC52のΔIに依存するので、τもΔIに応じて設定することができる。例えば、平衡検出回路128は電流源Ich、キャパシタCCH2、スイッチSWCH2及びインバータ132で構成される。キャパシタCCH2は電流源Ichにより充電され、ヒステリシスコンパレータ122の出力パルスでスイッチSWCH2がオンするとキャパシタCCH2は放電される。CCH2やIchの大きさを調節することで充電時定数を設定することができ、放電からキャパシタCCH2の電圧がHレベルに達するまでの時間をτに設定する。これにより、ヒステリシスコンパレータ122の出力パルスが立ち下がってから期間τが経過するとキャパシタCCH2の電圧がHレベルを超え、インバータ132の出力VeqがHレベルからLレベルに遷移する。なお、平衡検出回路128及びタイミングジェネレータ130は、ヒステリシスコンパレータ122の出力の変化の周期に基づいて電位平衡状態への到達を判定し、当該到達時に対応した試行値Ntを容量制御値Dcntとする判定回路に相当する。上述したように振動子ユニット20は、それ自体では外部回路で利用される発振信号を生成しない点で、TCXOのような自ら発振動作を常時行ってその発振信号を外部回路へ供給する発振器と基本的に相違する。この点で振動子ユニット20は基本的に発振器と比較して電力を消費しない。また、共振子を接続するように設計された集積回路24に振動子ユニット20を接続して構成される発振回路22は、集積回路24にTCXOなどの発振器を接続した場合とは異なり冗長な回路部分が生じず、さらに当該部分で無駄に電力が消費されない。振動子ユニット20は単なる水晶振動子からなるものと異なり、周波数特性の温度補償機能を有している。この点で、温度補償部28が電力を消費するが、温度補償部28は常時動作させる必要はなく、比較的長い周期で間欠的に短時間動作させ消費電力の低減を図ることができる。また、温度補償部28が生成する制御量をデジタルデータとし当該データでスイッチを制御して、発振周波数を調節するキャパシタの容量を離散的に切り換える構成は、温度補償された状態を少ない消費電力で維持できる。なお、上述の実施形態では、アナログ演算を擬似的なトランスリニアループを用いて行っているが、アナログ演算はトランスリニアループ以外の原理形態の回路を用いて行ってもよい。例えば、乗除算をギルバート乗算器で行うことが可能である。振動子ユニット20の一体構成の形態はパッケージには限定されず、例えば、基板上に一体形成されたものであってもよい。上述の実施形態の図1,図2では可変容量キャパシタCVが振動子ユニット20の出力側端子N2側に接続された構成を示したが、CVは振動子ユニット20の入力側端子N1側に設けてもよく、また両方に設けてもよい。本発明に係る振動子ユニットは上述したように、アナログ演算部50、電流DAC52及び電位比較回路54を備えてデジタル値で可変容量キャパシタCVを制御する構成が特に好適である。しかし、本発明の主な特徴の一つは、水晶振動子を含んで一体に構成され、当該水晶振動子の両端子を外部回路に接続するための外部接続端子を備えた振動子ユニットにおいて、水晶振動子に接続された可変容量キャパシタと、前記可変容量キャパシタの容量を制御する温度補償部とを有し、温度補償部が水晶振動子の近傍における温度を検知する温度センサを備え、当該振動子ユニットの外部からのトリガ信号の入力に応じて、温度センサの検知出力に基づいて可変容量キャパシタの容量を調節する点にあり、本発明は上記実施形態の構成に限定されない。[第2の実施形態]図12は第2の実施形態に係る振動子ユニットを水晶フィルタとして用いた無線受信回路の概略の構成を示す模式図である。当該受信回路は例えば、電波時計に搭載され標準電波の受信に用いられる。振動子ユニットである水晶フィルタ200は無線信号の受信用IC202に外付けされる。水晶フィルタ200は、受信用IC202のチューナ210及び低雑音増幅器LNA212などの前段回路で処理された受信信号を外部接続端子Ninから入力される。水晶フィルタ200は外部接続端子NinとNout1との間に接続された水晶振動子Xtalを有する。図12に示す構成では、水晶振動子Xtalの一方端は端子Nout1に接続され、他方端は可変容量キャパシタCV1を介して端子Ninに接続される。すなわち、外部接続端子NinとNout1との間に可変容量キャパシタCV1及び水晶振動子Xtalが直列接続される。また水晶フィルタ200は、外部接続端子NinとNout2との間に可変容量キャパシタCV2及びキャパシタCrepを直列接続される。さらに、水晶フィルタ200は温度補償部214と、その動作を起動するトリガ信号の入力端子Ntgを有する。また、温度補償部214の動作等に用いる電源として振動子ユニット200は、正電圧電源Vddを供給される端子及び、グランドGNDに接続される端子を備える。可変容量キャパシタCV1及び水晶振動子Xtalからなる経路は、入力された信号から水晶振動子Xtalの共振特性に応じて受信目的局などの周波数目的周波数に対応した狭帯域の周波数成分を抽出し、抽出した信号を端子Nout1から出力する。キャパシタCrepは水晶振動子Xtalのレプリカキャパシタであり、Xtalの等価容量に設定される。可変容量キャパシタCV2及びキャパシタCrepを経て端子Nout2から出力される信号には、端子Nout1から出力される信号と同相の雑音が現れる。これらNout1,Nout2それぞれから出力される信号は、受信用IC202に設けられる後段回路である差動増幅回路216に入力される。差動増幅回路216は水晶フィルタ200から入力される2つの信号に現れるコモンモード雑音を除去してさらに後続の回路へ出力する。この水晶フィルタ200において、可変容量キャパシタCV1,CV2は第1の実施形態の可変容量キャパシタCVと同様に構成され、温度補償部214から出力されるデジタルデータに基づいて離散的に容量を変えることができる。温度補償部214の基本的な構成は温度補償部28と同じである。温度補償部214のアナログ演算部が行う演算内容は上記実施形態のアナログ演算部50と異なり得る。温度補償部214は端子Ntgにトリガパルスを入力されると、水晶振動子Xtalの周波数特性が使用温度範囲にて一定になるように容量制御値Dcntをアナログ演算に基づいて求め、可変容量キャパシタCV1,CV2を共通のDcntで制御する。これにより水晶フィルタ200の中心周波数の温度変化を補償することができる。例えば、電波時計の標準電波の受信に用いる水晶フィルタは急峻な特性を持たせているので、中心周波数がわずかにずれただけで感度が大きく劣化するが、本実施形態の水晶フィルタ200を用いることで、温度変化の影響を回避して良好な感度を維持することが可能となる。水晶フィルタ200は、温度補償部214がトリガパルスを入力されたときだけ動作するなど、第1の実施形態の振動子ユニット20と同様の消費電力が低減される特徴を有している。"