"外部電源電圧と第1の基準電圧を比較し、前記外部電源電圧が前記第1の基準電圧以上のとき、前記外部電源電圧を降圧することで生成された定電圧信号の電流値を、前記外部電源電圧に応じて低減する電流調整回路と、前記電流調整回路による電流値の調整を経た前記定電圧信号を入力として、該定電圧信号の電流値に応じたクロック速度のクロック信号を発生させるオシレータ回路と、を有するクロック信号発生回路。前記外部電源電圧を降圧することで一定電圧の前記定電圧信号を生成する降圧回路を更に有する、請求項1に記載のクロック信号発生回路。前記電流調整回路は、前記外部電源電圧が前記第1の基準電圧以上のとき、前記外部電源電圧に比例して、前記定電圧信号の電流値を減少させる、請求項1または2に記載のクロック信号発生回路。前記降圧回路が前記外部電源電圧を降圧するのに用いる第2の基準電圧と、前記電流調整回路が前記外部電源電圧と比較する前記第1の基準電圧とが同一の基準電圧信号による電圧である、請求項1から3のいずれか一項に記載のクロック信号発生回路。外部電源電圧を降圧することで一定電圧の定電圧信号を生成する降圧回路と、前記外部電源電圧と第1の基準電圧を比較し、前記外部電源電圧が前記第1の基準電圧以上のとき、前記外部電源電圧に応じて、前記定電圧信号の電流値を低減する電流調整回路と、前記電流調整回路による電流値の調整を経た前記定電圧信号を入力として、該定電圧信号の電流値に応じたクロック速度のクロック信号を発生させるオシレータ回路と、前記オシレータ回路が発生させた前記クロック信号により、前記外部電源電圧を昇圧することで高電圧信号を発生させる昇圧回路と、を有する高電圧発生回路。前記電流調整回路は、前記外部電源電圧が前記第1の基準電圧以上のとき、前記外部電源電圧に比例して、前記定電圧信号の電流値を減少させる、請求項5に記載の高電圧発生回路。前記降圧回路が前記外部電源電圧を降圧するのに用いる第2の基準電圧と、前記電流調整回路が前記外部電源電圧と比較する前記第1の基準電圧とが同一の基準電圧信号による電圧である、請求項5または6に記載の高電圧発生回路。前記高電圧信号の電圧を検知し、検知した電圧の値に基づいて、前記オシレータ回路から前記昇圧回路に供給される前記クロック信号を制御する検知回路を更に有する、請求項5から7のいずれか一項に記載の高電圧発生回路。しかしながら、外部電源電圧が高くなると、オシレータ回路がポンプ回路に供給するクロック信号の周期が短くなり、またポンプ回路が一周期の動作で発生するポンプ能力昇圧能力が大きくなる。その結果、ポンプ回路が発生する高電圧信号が過剰に昇圧される場合があった。本発明のクロック信号発生回路は、外部電源電圧と第1の基準電圧を比較し、前記外部電源電圧が前記第1の基準電圧以上のとき、前記外部電源電圧を降圧することで生成された定電圧信号の電流値を、前記外部電源電圧に応じて低減する電流調整回路と、前記電流調整回路による電流値の調整を経た前記定電圧信号を入力として、該定電圧信号の電流値に応じた周期のクロック信号を発生させるオシレータ回路と、を有している。本発明の高電圧発生回路は、外部電源電圧を降圧することで一定電圧の定電圧信号を生成する降圧回路と、前記外部電源電圧と第1の基準電圧を比較し、前記外部電源電圧が前記第1の基準電圧以上のとき、前記外部電源電圧に応じて、前記定電圧信号の電流値を低減する電流調整回路と、前記電流調整回路による電流値の調整を経た前記定電圧信号を入力として、該定電圧信号の電流値に応じた周期のクロック信号を発生させるオシレータ回路と、前記オシレータ回路が発生させた前記クロック信号により、前記外部電源電圧を昇圧することで高電圧信号を発生させる昇圧回路と、を有している。本発明によれば、外部電源電圧高いときには、昇圧回路に供給するクロック信号の周期を長くするので、昇圧回路による過剰な昇圧を抑制することができる。本発明を実施するための形態について図面を参照して詳細に説明する。図1は、本実施形態による高電圧発生回路の構成示すブロック図である。図1を参照すると、高電圧発生回路は、降圧回路11、クロック信号発生回路12、昇圧回路13、および検知回路14を有している。本高電圧発生回路には外部電源電圧VDDが供給されており、方電圧発生回路はその外部電源電圧VDDを昇圧した高電圧信号を負荷回路15に供給する。降圧回路11は、外部電源電圧VDDを降圧して一定電圧の定電圧信号VPERIを生成する。クロック信号発生回路12は、外部電源電圧VDDと基準電圧VREFを比較し、外部電源電圧VDDが基準電圧VREF以上のとき、定電圧信号VPERIの電流値を、外部電源電圧VDDに応じて低減することで調整し、電流値を調整した定電圧信号VPERIを入力として、その電流値に応じたクロック速度のクロック信号PUMPCKを発生させる。これにより、定電圧信号VPERIの電流値が低いほどクロック信号PUMPCKのクロック速度が遅く、つまり周期が長くなる。昇圧回路13は、クロック信号発生回路12が発生させたクロック信号PUMPCKにより、外部電源電圧VDDを昇圧することで高電圧信号を発生させる。高電圧信号は、高電圧発生回路の内部の検知回路14に送られると共に外部の負荷回路15にも供給される。検知回路14は、昇圧回路13からの高電圧信号の電圧を検知し、検知した電圧の値に基づいて、クロック信号発生回路12から昇圧回路13に供給されるクロック信号PUMPCKを制御する。より具体的には、検知回路14は、高電圧信号の電圧が高いときにはクロック信号PUMPCKを非活性化し、高電圧信号の電圧が低いときにはクロック信号PUMPCKを活性化するようなイネーブル信号ENをクロック信号発生回路12に供給することで、高電圧信号の電圧を一定に保とうとする。本実施形態によれば、外部電源電圧VDDが基準電圧VREF以上の高いときには、クロック信号発生回路12が昇圧回路13に供給するクロック信号PUMPCKの周期を長くするので、昇圧回路13による過剰な昇圧を抑制することができる。例えば、基準電圧VREFを1Vとすると、外部電源電圧VDDが1V以上のときには、クロック信号PUMPCKの周期は、外部電源電圧VDDの増加に応じて長くなる。その結果、昇圧回路13による過剰な昇圧を抑制することができる。また、外部電源電圧VDDが基準電圧VREFより低いときには、クロック信号PUMPCKの周期は一定である。例えば、基準電圧VREFを1Vとすると、外部電源電圧VDDが1Vより低いときには、クロック信号PUMPCKの周期は一定である。これにより、外部電源電圧VDDが低いときに、クロック信号PUMPCKの周期が短くなり過ぎて昇圧回路13内部のノードが十分に充放電できなくなり、ポンプ能力が却って低下してしまうのを防止することができる。図2は、クロック信号発生回路12の概略の回路図である。図2を参照すると、クロック信号発生回路12は電流調整回路21とオシレータ回路22を有している。電流調整回路21は、外部電源電圧VDDと基準電圧VREFを比較する。外部電源電圧VDDが基準電圧VREF以上のときだけ、降圧回路11が生成した定電圧信号VPERIの電流値を、外部電源電圧VDDに応じて低減する。トランジスタTr1のスレッシホルドをVthとすると、ゲートに基準電圧VREFが印加され、抵抗R2と直列接続されたトランジスタTr1には電流I1=VREF-Vth/R2が流れる。一方、ゲートに基準電圧VREFが印加されたトランジスタTr2と、ゲートに外部電源電圧VDDが印加されたトランジスタTr3とが並列接続された回路では、定電圧信号VREFと外部電源電圧VDDとが比較される。外部電源電圧VDDが基準電圧VREF以上のときには、その回路に電流I2が流れる。電流I2=MAXVDD,VREF-Vth/R3と表すことができる。電流I2は、外部電源電圧VDDが基準電圧VREFより低いときには一定であり、外部電源電圧VDDが基準電圧VREF以上のときには外部電源電圧VDDの増加に応じて増加する。その結果、オシレータ回路22を駆動する電流はI3=I1-I2は、図3に示すように、外部電源電圧VDDが基準電圧VREFより低いときには一定であり、外部電源電圧VDDが基準電圧VREF以上のときには外部電源電圧VDDの増加に応じて減少する。図3を参照すると、外部電源電圧VDDが基準電圧VREF以上のとき、外部電源電圧VDDに比例して、電流I3が減少している。オシレータ回路22は、電流調整回路21による調整を経た定電圧信号VPERIで駆動され、その電流値に応じたクロック信号VPERIを発生させる。また、電流調整回路21およびオシレータ回路22は、検知回路14からのイネーブル信号ENがオンのとき活性化され、オフのとき非活性化される。活性化された状態ではオシレータ回路22からクロック信号PUMPCKが出力され、非活性化された状態ではオシレータ回路22からクロック信号PUMPCKが出力されない。なお、ここでは、トランジスタTr1とトランジスタTr2のゲートには同じ基準電圧VREFが印加されているが、本発明がこれに限定されるものではない。トランジスタTr1とトランジスタTr2のゲートに異なる基準電圧が印加されてもよい。"