"受光量に応じて信号電荷を生成する受光部と、前記受光部で生成された信号電荷を読み出し、画素信号として出力する複数のMOSトランジスタとから構成される画素が、複数形成された第1のチップと、前記画素に所望の駆動パルスを供給する複数の画素駆動回路が形成され、前記第1のチップに形成された各画素の下部に該画素を駆動する画素駆動回路が配されるように、前記第1のチップの下層に積層された第2のチップと、前記画素と、前記画素の下部に配された画素駆動回路とを電気的に接続するための接続部とを含んで構成され前記第1のチップは光入射側に配置され、前記第2のチップは反光入射側に配置され、前記画素駆動回路は、1つ、又は複数個の画素に対して1つの画素駆動回路が対応するように形成され、前記受光部は前記第1のチップの光入射側に配置される基板に形成され、前記複数のMOSトランジスタのゲート電極を含む多層配線層は、前記基板に対して反光入射側に形成され、前記接続部は前記多層配線層側に形成された固体撮像装置において、全画素同時に露光を開始し、全画素同時に露光を終了すると共に、前記全画素の受光部で生成された信号電荷を電荷蓄積容量部に読み出す工程、所望の画素に、前記所望の画素の下部に配された画素駆動回路から駆動パルスを入力して、前記所望の画素の電荷蓄積容量部に保持された信号電荷を、画素信号として出力する工程、を含む固体撮像装置の駆動方法。前記画素駆動回路は、前記画素の直下に配置され、前記画素を各画素の直下に配置された画素駆動回路からの駆動パルスで駆動する請求項1に記載の固体撮像装置の駆動方法。前記第2のチップには、前記画素から送られる画素信号の信号処理を行うカラム信号処理回路と、水平走査パルスを出力する水平駆動回路を含む処理回路が形成され、前記画素から読み出された信号電荷は、前記第2のチップで信号処理し画素信号として出力する請求項2に記載の固体撮像装置の駆動方法。前記画素駆動回路は、1列、又は複数列の画素列に対して1つの画素駆動回路が対応するように形成され、各画素は、対応する画素駆動回路からの駆動パルスで駆動する請求項1記載の固体撮像装置の駆動方法。上述の点に鑑み、本発明は、画素の駆動に際し同時性を保持した高速駆動が実現され、画素ムラが低減された固体撮像装置の駆動方法を提供する。上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置の駆動方法に適用される固体撮像装置は、複数の画素が形成された第1のチップと、画素を駆動する画素駆動回路が形成された第2のチップとが積層された構成を有する。画素は、受光量に応じて信号電荷を生成する受光部と、前記受光部で生成された信号電荷を読み出し、画素信号として出力する複数のMOSトランジスタとから構成され、第11のチップに複数形成されている。画素駆動回路は、画素に所望の駆動パルスを供給するものであり第2のチップに複数形成されている。これらの第1のチップと第2のチップは、第1のチップに形成された画素の下部に、該画素に対応する画素駆動回路が配されるように、第1のチップの下層に第2のチップが積層された構成とされる。そして、これらの第1のチップと第2のチップとは、画素と該画素の下部に配された画素駆動回路とを電気的に接続するための接続部によって接続される。そして、本発明の固体撮像装置の駆動方法は、上述した本発明の固体撮像装置において、まず、全画素同時に露光を開始し、全画素同時に露光を終了すると共に、全画素の受光部で生成された信号電荷を電荷蓄積容量部に読み出す。そして、所望の画素に、該所望の画素の下部に配された画素駆動回路から駆動パルスを入力して、該所望の画素の電荷蓄積容量部に保持された信号電荷を、画素信号として出力する。本発明の固体撮像装置の駆動方法では、固体撮像装置において駆動パルスの遅延や鈍りが抑制され、高速駆動が可能とされるので、グローバルシャッタ機能を構成した場合に、画素ムラの低減が図られる。本発明によれば、画素を駆動する駆動パルスの遅延や鈍りが抑制されるので、画素の駆動に際し同時性を保持した高速駆動が実現され、画素ムラが低減される。以下に、本発明の実施形態に係る固体撮像装置の駆動方法、及び電子機器の一例を、図1~図12を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。1.第1の実施形態:固体撮像装置1.1固体撮像装置全体の構成1.2固体撮像装置の断面構成1.3固体撮像装置の回路構成1.4変形例2.第2の実施形態:固体撮像装置3.第3の実施形態:固体撮像装置4.第4の実施形態:電子機器1.第1の実施形態:固体撮像装置[1.1固体撮像装置全体の構成]図1A,Bは、本発明の第1の実施形態に係る固体撮像装置の駆動方法を実現するための固体撮像装置の概略斜視図、及び上面からみた概略構成図である。本実施形態例の固体撮像装置1は、図1Aに示すように、複数の画素4が形成され光入射側に配された第1のチップ2と、複数の画素駆動回路11が形成され反光入射側となる第1のチップ2の下層に積層された第2のチップ3とを有して構成されている。第1のチップ2と第2のチップ3は、図2Bに示すように、1列分の画素4の下部本実施形態例では直下に、垂直方向に延在して形成された1本の画素駆動回路11が配されるように積層されている。そして、これらの2層に積層された第1のチップ2及び第2のチップ3は、図1Aに示すように画素4と画素駆動回路11を電気的に接続するための接続部12によって接続されている。図2Aは、第1のチップ2の概略構成図であり、図2Bは、第2のチップ3の概略構成図である。図2A及び図2Bを参照しながら、第1のチップ2、及び第2のチップ3について説明する。第1のチップ2は、図2Aに示すように、複数の画素4から構成される画素部5と、カラム信号処理回路6と、水平駆動回路7と、出力回路8とを有して構成されている。画素4は、受光量に応じて信号電荷を生成、蓄積する受光部と受光部で生成された信号電荷を読み出し、画素信号として出力する複数のMOSトランジスタとから構成され、半導体基板上に2次元アレイ状に規則的に複数配列される。画素4を構成するMOSトランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される4つのMOSトランジスタであってもよく、また、選択トランジスタを除いた3つのトランジスタであってもよい。後述するが、本実施形態例では、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタの4つで構成する例とする。画素部5は、2次元アレイ状に規則的に複数配列された画素4から構成される。画素部5は、図示しないが、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路6に読み出す有効画素領域と、有効画素領域の周囲に形成され黒レベルの基準になる光学的黒を出力するための黒基準画素領域とから構成される。カラム信号処理回路6は、例えば、画素4の列毎に配置されており、1行分の画素4ら出力される信号を画素列毎に黒基準画素領域図示しないが、有効画素領域の周囲に形成されるからの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路6の出力段には、水平選択スイッチ図示せずが水平信号線14とのあいだに設けられている。水平駆動回路7は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路6の各々を順番に選択し、カラム信号処理回路6の各々から画素信号を水平信号線14に出力させる。出力回路8は、カラム信号処理回路6の各々から水平信号線14を通して、順次に供給される信号に対し信号処理を行い出力する。第2のチップ3は、図2Bに示すように、複数の画素駆動回路11と、複数の画素駆動回路11の周辺部に形成された制御回路9と、タイミング同期回路10とを有して構成されている。制御回路9はデコーダで構成され、図示しないアドレス発生回路から入力されるアドレス信号をデコードし、タイミング同期回路10にデコード信号を供給する。タイミング同期回路10は、デコード信号に基づいて選択された画素4に、各MOSトランジスタを駆動するタイミング信号を出力する。タイミング同期回路10から出力されたタイミング信号は、複数の画素駆動回路11にそれぞれ入力される。画素駆動回路11は、第1のチップ2に形成された画素部5の、垂直方向に配置された1行分の画素列毎に1つの画素駆動回路11が対応するように複数本形成されている。この画素駆動回路11では、タイミング同期回路10から供給されるタイミング信号に基づいて、対応する画素4の所望のMOSトランジスタに、所望の駆動パルスを供給する。このような構成を有する第2のチップ3は、第1のチップ2に形成された1つの画素列の直下に1本の画素駆動回路11が配されるように、第1のチップ2の下層に積層されている。そして以上の構成を有する第1のチップ2、及び第2のチップ3は、図1Aに示すように画素4とその画素4の直下に配された画素駆動回路11とが接続部12を介して互いに接続されている。そして、本実施形態例の固体撮像装置1では、各画素4が接続部12によって、それぞれの画素4の直下にある画素駆動回路11に接続されている。[1.2固体撮像装置の断面構成]次に、画素4と、画素駆動回路11との接続部12に係る構成について詳細に説明する。図3は、第1のチップ2に形成された画素4と、第2のチップ3に形成された画素駆動回路11と、その接続部12を含む領域の概略断面構成図である。図3では、1画素分の断面構成図を示している。図3に示すように、第1のチップ2は、受光部16形成された基板15と、多層配線層26と、カラーフィルタ層29と、オンチップマイクロレンズ30とを含んで構成されている。基板15は、シリコンからなる半導体基板によって構成されている。基板15の光入射側となる表面側には、受光部16と、フローティングディフュージョン部17と、所望のMOSトランジスタのソースドレインを構成する不純物領域18,19,20とが形成されている。受光部16は、フォトダイオードにより構成されている。また、フローティングディフュージョン部17は、受光部16に隣接する領域に形成された不純物領域によって構成されている。また、各不純物領域18,19,20は、基板15表面の所望の領域に形成されている。多層配線層26は、光入射側となる基板15上に形成されている。多層配線層26では、基板15上にゲート絶縁膜25を介して所望のMOSトランジスタを構成するゲート電極21,22,23,24が形成されている。受光部16とフローティングディフュージョン部17間の基板15上部に形成されたゲート電極21は、転送トランジスタTr1のゲート電極とされる。また、フローティングディフュージョン部17と不純物領域18間の基板15上部に形成されたゲート電極22は、リセットトランジスタTr2のゲート電極とされる。また、不純物領域18と不純物領域19間の基板15上部に形成されたゲート電極23は、増幅トランジスタTr3のゲート電極とされる。また、不純物領域19と不純物領域20間の基板15上部に形成されたゲート電極24は、選択トランジスタTr4のゲート電極とされる。そして、これらのゲート電極21,22,23,24上部には、複数層本実施形態例では、2層の配線層28が、層間絶縁膜27を介して形成されている。カラーフィルタ層29は、多層配線層26上部に形成され、例えば、R赤色G緑色B青色のカラーフィルタが画素毎に配列されている。オンチップマイクロレンズ30は、カラーフィルタ層29上部に形成されており、入射した光を受光部16に効率よく集光するように設けられている。そして、第1のチップ2を構成する基板15には、基板15表面から裏面側に貫通して形成された3つのコンタクト部31,32,33が形成されている。コンタクト部31は、多層配線層26の配線層28を介して、転送トランジスタTr1のゲート電極21に電気的に接続されている。また、コンタクト部32は、多層配線層26の配線層28を介して、リセットトランジスタTr2のゲート電極22に電気的に接続されている。また、コンタクト部33は、多層配線層26の配線層28を介して、選択トランジスタTr4のゲート電極24に電気的に接続されている。これらのコンタクト部31,32,33は、基板15裏面上に形成されたマイクロパッド34によって基板15裏面側に引き出されている。また、図示しないが、第1のチップ2では、配線層28を介してフローティングディフュージョン部17と増幅トランジスタTr3のゲート電極23が接続されており、また、不純物領域18は、電源電圧に接続されている。また、不純物領域20は、配線層28で構成された垂直信号線に接続されている。一方、第2のチップ3では、基板36に画素駆動回路11が形成されており、画素駆動回路11を構成する図示しない配線が、基板36の第1のチップ2に面する側の基板36上にマイクロパッド45によって引き出されている。本実施形態例では、画素駆動回路11から転送パルス、リセットパルス、選択パルスを供給する各配線が、基板36上のマイクロパッド45にそれぞれ接続されている。そして、接続部12では第1のチップ2のマイクロパッド34と第2のチップ3のマイクロパッド45が互いにマイクロバンプ35によって接続されている。これにより、第1のチップ2に形成された画素4と、第2のチップ3に形成された画素駆動回路11とが電気的に接続される。そして、画素駆動回路11によって生成された転送パルスはコンタクト部31及び所望の配線層28を介して転送トランジスタTr1のゲート電極21に供給される。また、画素駆動回路11によって生成されたリセットパルスはコンタクト部32及び所望の配線層28を介してリセットトランジスタTr2のゲート電極22に供給される。また、画素駆動回路11によって生成された選択パルスはコンタクト部33及び所望の配線層28を介して選択トランジスタTr4のゲート電極24に供給される。このように、本実施形態例の固体撮像装置1では、第1のチップ2に形成された各画素4は、その直下に形成された画素駆動回路11と、マイクロボンディングによる接続部12を介して接続されている。[1.3固体撮像装置の回路構成]図4は、本実施形態例の固体撮像装置1の画素部5における電気的な接続関係を示すブロック図である。図4に示すように、各画素駆動回路11では、タイミング同期回路から供給されたタイミング信号に応答して、対応する画素4の転送パルス、リセットパルス、選択パルスを生成し、転送配線37、リセット配線38、選択配線39を介して対応する画素4に供給する。図5に、各画素4内の等価回路図を示す。図5に示すように、本実施形態例の固体撮像装置1における画素4では、フォトダイオードからなる受光部16のアノード側は接地されており、カソード側は、転送トランジスタTr1のソースに接続されている。また、転送トランジスタTr1のドレインはフローティングディフュージョン部17とされ、また、転送トランジスタTr1のゲート電極21には転送パルスφTRGを供給する転送配線37が接続されている。また、フローティングディフュージョン部17はリセットトランジスタTr2のソースとされており、リセットトランジスタTr2のドレインには、電源電圧VDDが供給されている。リセットトランジスタTr2のゲート電極22には、リセットパルスφRSTを供給するリセット配線38が接続されている。また、フローティングディフュージョン部17は、増幅トランジスタTr3のゲート電極23に接続されており、増幅トランジスタTr3のソースには、電源電圧VDDが供給されている。そして、増幅トランジスタTr3のドレインは、選択トランジスタTr4のソースに接続されている。また、選択トランジスタTr4のドレインは、垂直信号線13に接続されており、選択トランジスタTr4のゲート電極24には、選択パルスφSELを供給する選択配線39が接続されている。そして、本実施形態例の固体撮像装置1では、各画素4の転送配線37、リセット配線38、選択配線39は、画素列毎に異なる画素駆動回路11に接続されている。前述したように、各画素4は、直下に位置する画素駆動回路11に接続部12を介して接続されているので、全ての画素4において、転送配線37、リセット配線38、選択配線39は、その画素4に直近直下の画素駆動回路11に接続されている。以上の構成を有する固体撮像装置1では、受光部16において光電変換により生成、蓄積された信号電荷は、ゲート電極21への転送パルスφTRGの印加によってフローティングディフュージョン部17に読み出される。フローティングディフュージョン部17に信号電荷が読み出されることによりフローティングディフュージョン部17の電位が変化し、その電位変化に応じた信号電圧が増幅トランジスタTr3のゲート電極23に印加される。そして、増幅トランジスタTr3により増幅された信号電圧が、画素信号として垂直信号線13に出力される。垂直信号線13に出力された画素信号は、図1A,Bで示したように、第1のチップ2に形成されたカラム信号処理回路6を介して、水平駆動回路7により水平信号線14に出力され、出力回路8により出力される。本実施形態例の固体撮像装置1では、各画素4の直下に各画素4に対応する画素駆動回路11が配されており、各画素4はその直下の画素駆動回路11によって駆動される。このため、各画素4と、その画素4を駆動するための駆動パルスを生成する画素駆動回路11との距離が短くなるため、配線抵抗や隣接する配線間で形成される寄生容量を大幅に低下させることができる。これにより、画素駆動回路11によって生成された駆動パルスが、遅延なく画素4に伝達される。また、画素4毎に画素駆動回路11を有するため、各画素駆動回路11の駆動能力を小さくすることができるため、画素4を構成する各MOSトランジスタの耐圧を低く構成することができる。また、各画素駆動回路11の駆動能力を小さくすることができるため、結果的に、MOSトランジスタの耐圧の向上が図られる。また、本実施形態例の固体撮像装置1では、所望の画素4のみを間引いて信号電荷を読み出す、間引き駆動が可能となる。すなわち、各画素4はそれぞれ異なる画素駆動回路11から供給される駆動パルスによって駆動されるので、複数の画素4のうち所望の画素4を選択的に駆動することができる。これにより、従来の固体撮像装置では困難とされてきた画素単位、あるいは任意の一部分の画素のみの駆動制御も可能となる。また、本実施形態例の固体撮像装置1では、駆動時の発熱量が大きい画素駆動回路11を、画素4とは別のチップに分離して形成してあるので、画素駆動回路11により発生した熱の画素4に対する影響を抑制することができる。これにより、発熱による画質の劣化を極力抑えることができ、良質な画質を得ることができる。また、各画素4の直下に画素駆動回路11が配置されることにより、駆動パルスを供給する配線も短くすることができ、配線抵抗も小さくすることができるので、発熱の抑制の他、低消費化の実現が可能となる。ところで、本実施形態例の固体撮像装置1の構成は、各画素4を駆動する駆動パルスの遅延や鈍りが抑制され高速駆動が可能となるので、グローバルシャッタ機能を有する固体撮像装置に好適に用いることができる。図6に、グローバルシャッタ機能を有する固体撮像装置の1画素分の等価回路図の一例を示し、グローバルシャッタ機能を有する固体撮像装置に本実施形態例の固体撮像装置1を適用した、本実施形態例に係る固体撮像装置1の駆動方法について説明する。グローバルシャッタ機能を有する固体撮像装置では、図6に示すように、受光部16とフローティングディフュージョン部17bとの間に、信号電荷を一時的に保持する電荷蓄積容量部17aが構成される。また、第1転送トランジスタTr1a、第2転送トランジスタTr1b、リセットトランジスタTr2a、増幅トランジスタTr3、選択トランジスタTr4及び、受光部用リセットトランジスタTr2bを有して構成されている。第1転送トランジスタTr1aのソースは受光部16のアノード側に接続されており、ドレインは信号電荷を一時的に保持しておく電荷蓄積容量部17aに接続されている。そして、第1転送トランジスタTr1aのゲート電極21aには、転送パルスφTRGが供給される。第2転送トランジスタTr1bのソースは電荷蓄積容量部17aに接続されており、ドレインはフローティングディフュージョン部17bに接続されている。そして、第2転送トランジスタTr1bのゲート電極21bには、読み出しパルスφROGが供給される。リセットトランジスタTr2aのソースはフローティングディフュージョン部17bに接続されており、ドレインは電源電圧VDDに接続されている。また、リセットトランジスタTr2aのゲート電極22aにはリセットパルスφRSTが供給される。増幅トランジスタTr3のゲート電極23には、フローティングディフュージョン部17bが電気的に接続されている。また、増幅トランジスタTr3のソースは電源電圧VDDに接続されており、ドレインは選択トランジスタTr4のソースに接続されている。選択トランジスタTr4のソースは、増幅トランジスタTr3のドレインに接続されており、ソースは、垂直信号線13に接続されている。また、選択トランジスタTr4のゲート電極24には選択パルスφSELが供給される。受光部用リセットトランジスタTr2bのソースは受光部16のアノード側に接続されており、ドレインは電源電圧VDDに接続されている。また、受光部用リセットトランジスタTr2bのゲート電極22bには、受光部用リセットパルスφOFGが供給さている。このようなグローバルシャッタ機能を有する固体撮像装置においては、受光部用リセットパルスφOFGをオンすることにより、全画素同時に受光部16の電位が電源電圧VDD付近の電位にリセットされる。そして、受光部用リセットパルスφOFGをオフすることにより、全画素同時に受光部16において露光を開始する。その後、全画素同時に転送パルスφTRGをオンすることにより、露光を終了すると共に、受光部16において生成、蓄積された信号電荷を電荷蓄積容量部17aに転送する。その後、画素4毎に読み出しパルスφROGをオンすることにより、電荷蓄積容量部17aに保持されていた信号電荷をフローティングディフュージョン部17bに読み出し、通常の固体撮像装置と同様の方法で垂直信号線13に増幅処理された画素信号を出力する。このように、グローバルシャッタ機能を有する固体撮像装置では、全画素同時の動作が必要となる。このような場合でも、本実施形態例の固体撮像装置1では、画素駆動回路11を画素4の直下に配置することで、画素駆動回路11と画素4との距離を著しく短くすることができ、駆動パルスの遅延や鈍りが抑制できる。このため、全画素を同時に、かつ、高速に駆動することが可能となる。これにより、全画素においてほぼ完全な同時性を保持した高速駆動が可能となり、画素ムラなどの発生もほぼ解消される。本実施形態例の固体撮像装置1は、第1のチップ2と第2のチップ3とを、マイクロバンプ35で構成される接続部12によって接続する構成としたが、貫通ビアによって接続部12を構成してもよい。[1.4変形例]図7に、本実施形態例の変形例に係る固体撮像装置1の画素部5における電気的な接続関係を示すブロック図を示す。図7において、図4に対応する部分には同一符号を付し重複説明を省略する。変形例に係る固体撮像装置では、隣接する2列分の画素4に対して1つの画素駆動回路11が対応するように、複数の画素駆動回路11が形成されている。また、図示を省略するが、変形例に係る固体撮像装置では、第1のチップ2と第2のチップ3は、各画素駆動回路11が2列分の画素4の下部に配置されるように積層される。変形例に係る固体撮像装置では、1つの画素駆動回路11から2列分の各画素4に、それぞれ、転送配線37、リセット配線38、選択配線39を介して転送パルス、リセットパルス、選択パルスを供給している。このように、2列分の画素4に1つの画素駆動回路11から駆動パルスを供給する場合も、各画素4と、各画素4を駆動するための駆動パルスを生成する画素駆動回路11の距離が近いため、駆動パルスの遅延や鈍りを抑制することができる。その他、第1の実施形態の固体撮像装置1と同様の効果を得ることができる。図7に示す変形例では、2列分の画素4に1つの画素駆動回路11を接続する例としたが、2列以上の複数列分の画素4に、1つの画素駆動回路11を接続する例としてもよい。この場合、画素駆動回路11から画素4に供給されるそれぞれの駆動パルスの遅延や鈍りが発生しない程度に、共通の画素駆動回路11で駆動される画素4を増やすことができる。このように、1つの画素駆動回路11で駆動される画素4をある程度グループ化することにより、画素駆動回路11の数を削減できる。このため、画素4を駆動する駆動パルスの遅延や鈍りが起こらない範囲内での回路構成の簡素化を好適に図ることができる。2.第2の実施形態:固体撮像装置次に、本発明の第2の実施形態に係る固体撮像装置について説明する。図8A,Bは、本実施形態例に係る固体撮像装置41の概略斜視図、及び上面から見た概略構成図である。また、図9Aは、第1のチップ42の概略構成図であり、図9Bは、第2のチップ43の概略構成図である。図8,9において、図1,2に対応する部分には同一符号を付し重複説明を省略する。本実施形態例においては、第2のチップ43は、制御回路9、タイミング同期回路10、画素駆動回路11を有すると共に、カラム信号処理回路6、水平駆動回路7等の後段の周辺処理回路を有している。したがって、第1のチップ42には、図9Aに示すように、画素部5のみが形成されている。また、第2のチップ43では、図9Bに示すように、1つの画素4に1つずつ対応するように複数の画素駆動回路40が形成されている。また、図示を省略するが、実際には、第1のチップ42に形成された垂直信号線13は、第2のチップ43に形成されたカラム信号処理回路6に電気的に接続されている。そして、図8A,Bに示すように、第1のチップ42及び第2のチップ43は、各画素4の直下に、各画素駆動回路40が配置されるように積層される。そして、各画素4と、その画素4に対応する画素駆動回路40は、接続部12によって接続されている。図10は、本実施形態例の固体撮像装置41の画素部5における電気的な接続関係を示すブロック図である。図10において、図4に対応する部分には同一符号を付し重複説明を省略する。図10に示すように、本実施形態例の固体撮像装置41では、各画素4は、それぞれ異なる画素駆動回路40によって駆動される。本実施形態例の固体撮像装置41においても、画素駆動回路40を、各画素4の直下に配置することにより、各画素4とその画素4を駆動する画素駆動回路40との距離が近くなり、各画素4が対応する画素駆動回路40によって直接駆動される。このため、画素4に供給される駆動パルスの遅延や鈍りが抑制され、高速駆動が可能となる。また、本実施形態例の固体撮像装置41では、画素4から出力された画素信号を処理する後段の信号処理回路カラム信号処理回路6、又は水平駆動回路7等を、画素駆動回路40が形成された第2のチップ43に形成している。これにより、発熱量が大きい回路部分を、画素4から完全に分離することができるので、発熱による画質の劣化を極力抑えることができるので、さらに、良質な画質を得ることができる。本実施形態例においては、1つの画素4に対して1つの画素駆動回路40を形成する例としたが、隣接する複数の画素4に対して、1つの画素駆動回路40を形成する例としてもよい。この場合、画素駆動回路40から画素に供給されるそれぞれの駆動パルスの遅延や鈍りが発生しない程度に、共通の画素駆動回路40で駆動される画素4を増やすことができる。このように、本実施形態例においても、1つの画素駆動回路40で駆動される画素4をある程度グループ化することにより、画素駆動回路40の数を削減できる。このため、画素4を駆動する駆動パルスの遅延や鈍りが起こらない範囲内での回路構成の簡素化を好適に図ることができる。その他、第1の実施形態と同様の効果を得ることができる。3.第3の実施形態:固体撮像装置次に、本発明の第3の実施形態に係る固体撮像装置について説明する。図11は、本実施形態例の固体撮像装置の画素、画素駆動回路、及び接続部を含む領域の断面構成図である。本実施形態例の全体の構成は、図1A,Bと同様であるから、重複説明を省略する。また、図11において、図3に対応する部分には同一符号を付し重複説明を省略する。本実施形態例の固体撮像装置は、裏面照射型の固体撮像装置を例としたものであり、第1のチップ63の構成が、第1の実施形態例と異なる例である。図11に示すように、第1のチップ63は、受光部56が形成された基板55と、多層配線層61と、カラーフィルタ層29と、オンチップマイクロレンズ30とを含んで構成されている。基板55は、シリコンからなる半導体基板によって構成されている。光入射側となる基板55の裏面側には、受光部56が形成されている。また、基板55の表面側には、フローティングディフュージョン部57と、所望のMOSトランジスタのソースドレインを構成する不純物領域58,59,60とが形成されている。受光部56は、フォトダイオードにより構成されている。また、フローティングディフュージョン部57は、受光部56に隣接する領域に形成された不純物領域によって構成されている。また、各不純物領域58,59,60は、基板44表面側の所望の領域に形成されている。多層配線層61は、基板55の表面側に形成されている。多層配線層61では、基板55表面にゲート絶縁膜50を介して所望のMOSトランジスタを構成するゲート電極51,52,53,54が形成されている。受光部56とフローティングディフュージョン部57間に形成されたゲート電極51は、転送トランジスタTr1のゲート電極とされる。また、フローティングディフュージョン部57と不純物領域58間に形成されたゲート電極52は、リセットトランジスタTr2のゲート電極とされる。また、不純物領域58と不純物領域59間に形成されたゲート電極53は、増幅トランジスタTr3のゲート電極とされる。また、不純物領域59と不純物領域60間に形成されたゲート電極54は、選択トランジスタTr4のゲート電極とされる。そして、この多層配線層61では、ゲート電極51,52,53,54上部には、複数層本実施形態例では2層の配線層64が、層間絶縁膜62を介して形成されている。第1のチップ63を構成する多層配線層61の基板55とは反対側の面上には、転送トランジスタTr1、リセットトランジスタTr2、選択トランジスタTr4のゲート電極51,52,54に接続される配線が、マイクロパッド34によって引き出されている。カラーフィルタ層29は、光入射側となる基板55の裏面側に形成され、例えば、R赤色G緑色B青色のカラーフィルタが画素毎に配列されている。オンチップマイクロレンズは、カラーフィルタ層29上部に形成されており、入射した光を受光部56に効率よく集光するように設けられている。このように、本実施形態例では、基板55の多層配線層61が形成される側とは反対側である基板55裏面側が光入射側とされる。本実施形態例の固体撮像装置においても、第1のチップ63に形成されたマイクロパッド34と、第2のチップ3に形成されたマイクロパッド45とがマイクロバンプ35によって接続されている。これにより、第2のチップ3に形成された画素駆動回路11が第1のチップ63の画素に接続される。そして、本実施形態例においても、第1の実施形態と同様に、1列の画素に対応して1つの画素駆動回路11が構成される。本実施形態例の固体撮像装置では、第1のチップ63において、基板55表面の多層配線層61が形成される側が、第2のチップ3との接合面とされ、基板55裏面側が光入射側とされている。このため、基板55の光入射側には受光部56のみが形成されるため、受光面積を大きくとることができ、飽和電荷量を大きくすることができる。また、第1のチップ63の多層配線層61側が第2のチップ3側に配されるので、第2のチップ3に形成された画素駆動回路11と、第1のチップ63の画素との接続が容易になる。すなわち、第1の実施形態では、図3に示したように画素駆動回路11と画素4との接続のために、基板15にコンタクト部31,32,33を形成する必要があったが、本実施形態例ではその必要がない。このため、第1のチップ63と第2のチップ3を接続するために要される工程数の減少が図られる。その他、第1の実施形態と同様の効果を得ることができる。また、本実施形態例の構成は、第2の実施形態にも適用可能である。上述の第1の実施形態~第3の実施形態では、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるCMOS型固体撮像装置に適用した場合を例に挙げて説明した。しかしながら、本発明はCMOS型固体撮像装置への適用に限られるものではない。また画素が二次元マトリックス状に形成された画素部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像装置全般に限定するものでもない。また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置物理量分布検知装置全般に対して適用可能である。さらに、本発明は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すX-Yアドレス型の固体撮像装置に対しても適用可能である。なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。4.第4の実施形態:電子機器次に、本発明の第4の実施形態に係る電子機器について説明する。図12は、本実施形態例に係る電子機器200の概略構成図である。本実施形態例の電子機器200は、上述した本発明の第1の実施形態における固体撮像装置1を電子機器カメラに用いた場合の実施形態を示す。本実施形態に係る電子機器200は、固体撮像装置1と、光学レンズ210と、シャッタ装置211と、駆動回路212と、信号処理回路213とを有する。光学レンズ210は、被写体からの像光入射光を固体撮像装置1の撮像面上に結像させる。これにより固体撮像装置1内に一定期間当該信号電荷が蓄積される。シャッタ装置211は、固体撮像装置1への光照射期間および遮光期間を制御する。駆動回路212は、固体撮像装置1の転送動作およびシャッタ装置211のシャッタ動作を制御する駆動信号を供給する。駆動回路212から供給される駆動信号タイミング信号により、固体撮像装置1の信号転送を行なう。信号処理回路213は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。本実施形態例の電子機器200では、固体撮像装置1において、同時刻性を保持した高速駆動が可能となるため、画素ムラが低減され、画質の向上が図られる。このように、固体撮像装置1を適用できる電子機器200としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。本実施形態例においては、固体撮像装置1を電子機器に用いる構成としたが、前述した第2の実施形態及び第3の実施形態における固体撮像装置を用いることもできる。"