低濃度の一導電型半導体層と高濃度の逆導電型半導体層とによりpn接合を形成する工程と、飛程距離のピーク位置が前記逆導電型半導体層中に位置するように希ガスイオンを注入または照射して前記逆導電型半導体層中に電荷捕獲層を形成する工程と、前記逆導電型半導体層と接続する第1電極を形成する工程と、前記一導電型半導体層と電気的に接続する第2電極を形成する工程と、を具備することを特徴とするダイオードの製造方法。前記第1電極は、前記逆導電型半導体層上に金属層を形成し、該金属層と前記逆導電型半導体層とのオーミック接合が可能で且つ前記電荷捕獲層が再結晶化しない温度で合金化熱処理して形成されることを特徴とする請求項1に記載のダイオードの製造方法。前記一導電型半導体層上をマスクし、前記逆導電型半導体層表面を露出させて前記希ガスイオンを注入又は照射することを特徴とする請求項1または請求項2に記載のダイオードの製造方法。前記電荷捕獲層は、逆方向電圧印加時に前記逆導電型半導体層中に広がる空乏層が到達しない領域に前記希ガスイオンの注入又は照射のピークが形成されることを特徴とする請求項1から請求項3のいずれかに記載のダイオードの製造方法。前記電荷捕獲層において、原子間結合の欠陥が形成されること特徴とする請求項1から請求項4のいずれかに記載のダイオードの製造方法。前記電荷捕獲層はヘリウムの注入又は照射により格子欠陥が形成されたシリコン層であることを特徴とする請求項1から請求項5のいずれか記載のダイオードの製造方法。前記電荷捕獲層はアルゴンのイオン注入又は照射により非晶質状態となったシリコン層であることを特徴とする請求項1から請求項5のいずれかに記載のダイオードの製造方法。図10Cを参照して、電子線が照射された基板SBには半導体結晶中に格子欠陥×印が形成され、これによってn-型半導体層52およびp型半導体層53にはそれぞれ禁制帯の深い禁制帯の中心付近のエネルギー位置にそれぞれ局所的な準位が形成される。このような深い準位によって少数キャリアn-型半導体層52では正孔、p型半導体層53では電子を捕獲することができるので、ダイオード60の逆回復時間trrを短縮することができる。しかし、このようなダイオード60においては、逆方向電圧の印加時に損失が増加する問題があった。図11は、図10Cに示す従来構造のダイオード60に逆方向電圧を印加した状態を示す断面図である。逆方向電圧印加時には、p型半導体層53およびn-型半導体層52からそれぞれ少数キャリアが引き抜かれた後、p型半導体層53からn-型半導体層52に破線の如く空乏層dが広がる。電子線照射によって形成された禁制帯中の深い準位は、少数キャリアを捕獲するため、引き抜き時間の短縮には効果的である。一方、特にn-型半導体層52においては格子欠陥が形成されたシリコン結晶中に空乏層dが広がることとなり、その領域空乏化領域におけるリーク電流が増加し、逆方向電圧印加時の損失が増加してしまう。逆回復時間trrを短縮する他の方法として、p型半導体層53の不純物濃度を低減し、ドリフト層となるn-型半導体層52への正孔注入量を減少させることが考えられる。しかし、p型半導体層53の不純物濃度を低減すると、当然ながらn-型半導体層52での少数キャリア正孔蓄積量が低減するため、伝導度変調効果の減少につながる。従って、定格電流付近での順方向電圧VFが増大する問題がある。また、いわゆるライフタイムキラーと呼ばれる重金属をn-型半導体層52にドープする方法が知られているが、重金属のドープ量が多すぎても抵抗増加による順方向電圧VFの特性が劣化する。更に、空間電荷中でのリーク電流とライフタイムは反比例の関係にあり、ライフタイムキラーの導入によりライフタイムが短くなると、リーク電流が増加するため、これらの手法にも問題がある。本発明はかかる課題に鑑みてなされ、低濃度の一導電型半導体層と高濃度の逆導電型半導体層とによりpn接合を形成する工程と、飛程距離のピーク位置が前記逆導電型半導体層中に位置するように希ガスイオンを注入または照射して前記逆導電型半導体層中に電荷捕獲層を形成する工程と、前記逆導電型半導体層と接続する第1電極を形成する工程と、前記一導電型半導体層と電気的に接続する第2電極を形成する工程と、を具備することにより解決するものである。本発明の実施形態によれば、第1に、ダイオードの逆回復時間trrを短縮し、且つリーク電流を低減できる。すなわち、ダイオードを構成するp型半導体層およびn型半導体層のうち、不純物濃度が高い空乏層が広がりにくい一方の半導体層例えばp型半導体層内に飛程距離のピーク位置が位置するように、すなわちp型半導体層の深さ方向の中心付近に注入または照射のピークを合わせて希ガスイオンを照射し、p型半導体層中に少数キャリアを捕獲する電荷捕獲層を設ける。電荷捕獲層は、例えばヘリウムHe照射によってシリコン結晶に格子欠陥が形成された層あるいは例えばアルゴンArのイオン注入によって形成された非晶質状態の層であり、n-型半導体層および電荷捕獲層の周囲のp型半導体層の禁制帯中の準位ドナー準位およびアクセプタ準位より深い準位、すなわち禁制帯の中央に近いエネルギー位置の準位が形成される。この深い準位によってp型半導体層中の少数キャリアを捕獲できるので、逆方向電圧印加時に、少数キャリアの引き抜きに係る時間を低減でき、ダイオードの逆回復時間trrを短縮できる。また電荷捕獲層は、空乏層が広がりにくい不純物濃度が高いp型半導体層中の、空乏層が到達しない領域に形成され、n型半導体層は格子欠陥がほとんど生じていない層、あるいは結晶化した半導体層が維持できるので、逆方向電圧印加時に空乏層が広がった場合でも、空乏化領域におけるリーク電流の発生を抑制できる。第2に、ダイオードのp型半導体層と接続する電極第1電極は、金属例えばアルミニウムAlを蒸着した後、シリコンとのオーミック接合が可能で且つ電荷捕獲層が再結晶化しない温度で合金化熱処理される。これにより、ダイオードの最終構造においても電荷捕獲層では少数キャリアを捕獲する準位が維持できる。第3に、p型半導体層中のみに電荷捕獲層を形成することで、p型半導体層の少数キャリアである電子を効率的に捕獲できる。本実施形態では空乏化領域のリーク電流を抑えるため、ダイオードのpn接合を形成するn型半導体層およびp型半導体層のうち空乏層が広がりにくいいずれか一方に電荷捕獲層を設けるものであるが、それがp型半導体層である場合には、電正孔に比べて移動度移動のしやすさを示す量が小さい電子を捕獲することができる。従って、逆方向電圧印加時に電子の引き抜き時間を短縮できるので、効率的にダイオード全体の逆回復時間trrの短縮が図れる。第4に、電荷捕獲層は、これを形成するためのマスクを別途設けることなく形成できる。つまり、電荷捕獲層は、製造工程中の例えば不純物拡散等の工程で形成される絶縁膜を用い、これから露出したp型半導体層の表面にHeを照射しまたはArをイオン注入して選択的にp型半導体層中のみに形成できる。また、更に重金属やイオン注入によるライフタイムキラーを採用する必要がないので、リーク電流を押さえることができ、順方向電圧VFの劣化も防げ、低コストも実現する。本発明の実施の形態を図1から図9を用いて詳細に説明する。図1は、本実施形態のダイオード20を示す断面図である。本実施形態のダイオード20は、n型シリコン半導体基板1と、n型半導体層2と、p型半導体層5と、電荷捕獲層7と、第1電極8と、第2電極11とから構成され、スイッチングタイムを高速化したpn接合ダイオードFastRecoveryDiode:FRDである。ダイオードFRD20のチップを構成する基板SBは、n型シリコン半導体基板1上に、例えばエピタキシャル成長などにより単結晶シリコンのn型半導体層2を設けたものである。p型半導体層5は、n型半導体層2表面に例えばp型不純物のイオン注入及び拡散により設けられたp型不純物領域である。ダイオード20は伝導度変調型の素子であり、n型半導体層2に対するp型半導体層5の電荷量の割合が、例えば1.5倍~2.0倍になるように、p型半導体層5の深さと不純物濃度が適切に選択される。一例として、p型半導体層5の不純物濃度は、n型半導体層2の不純物濃度例えば2×1014cm-3より高く、例えば1×1018cm-3程度である。またp型半導体層5の基板SB表面からの深さはD1は、例えば7μm~10μmである。電荷捕獲層7は、p型半導体層5中に設けられる。電荷捕獲層7はp型半導体層5内に希ガスイオンを選択的に照射又は注入して形成された層であり、より詳細には例えばヘリウムHeの照射によってシリコン結晶に格子欠陥×印が形成された層、あるいは希ガスイオン例えばアルゴンArの注入によって非晶質状態となったアモルファス化した:×印シリコン層である。電荷捕獲層7の形成位置は、p型半導体層5の深さD1方向の中央付近であり、周辺端部はいずれもp型半導体層5の周辺端部に接しないように、すなわちp型半導体層5内に埋め込まれるように形成される。電荷捕獲層7は、p型半導体層5との境界が明確に区画されるものではないが、概略として、p型半導体層5の表面から電荷捕獲層7の上端までの深さD2は2μm程度、電荷捕獲層7の深さD3は4μm程度、電荷捕獲層7の下端からp型半導体層5の下端までの深さD4は2μm程度である。後に詳述するが、希ガスイオンはp型半導体層5内にのみ選択的に、すなわちp型半導体層5の深さ方向の中央付近にピークを合わせて注入又は照射される。このためn型半導体層2のシリコン結晶には潜在的にシリコンに含まれる格子欠陥以外の格子欠陥は形成されず、結晶化した単結晶の状態が維持されている。これを電子構造の観点から説明すると、n型半導体層2は、許容帯伝導帯に近い禁制帯中のエネルギー位置に準位ドナー準位:浅い準位が形成され、p型半導体層5も許容帯価電子帯に近い禁制帯中のエネルギー位置に準位アクセプタ準位:浅い準位が形成されている。これに対し電子捕獲層7は、禁制帯中の中心付近に近いエネルギー位置に局在的に準位が形成されている。つまり電子捕獲層7はp型半導体層5のアクセプタ準位よりも深い準位が形成されている。電荷捕獲層7はこの深い準位によって、p型半導体層5中の少数キャリア電子を効率的に捕獲する。基板SB表面には絶縁膜例えば酸化膜3が設けられ、基板SBの周辺部を残して開口され、開口部からp型半導体層5が露出する。第1電極8は、p型半導体層5上を覆う金属層例えばアルミニウムAlを所望の形状にパターンニングして設けられ、p型半導体層5と電気的に接続する。後に詳述するが、第1電極8は、金属層を蒸着した後、p型半導体層5とのオーミック接合が可能で且つ電荷捕獲層7が再結晶化しない温度で合金化熱処理される。これにより、ダイオード20の最終構造においても電荷捕獲層7では少数キャリアを捕獲する準位が維持されている。第2電極11は、n型シリコン半導体基板1の裏面に設けられた蒸着金属層例えばチタンTi-ニッケルNi-銀Agであり、nシリコン半導体基板1およびn型半導体層2と電気的に接続する。基板SBの周辺部の絶縁膜3の下方には、高濃度のp型不純物領域ガードリング9が配置される。チップ端部となるn型半導体層2の外周端には高濃度のn型不純物を拡散したn型不純物領域4が設けられ、空乏層のストッパーとして機能する。n型不純物領域4上にはこれとコンタクトする金属層シールドメタル12が設けられる。金属層12も空乏層のストッパーとして機能する。また、第1電極8の周辺部と金属層12を覆う絶縁膜ジャケット膜10が設けられる。図2を参照して、ダイオード20の動作を説明する。図2Aは順方向電圧印加時のダイオード20を示す図であり、図2Bは逆方向電圧印加時のダイオード20を示す図である。図2Aを参照して、ダイオード20は、順方向電圧印加時には、p型半導体層5からn型半導体層2に正孔の注入が生じ、n型半導体層2の伝導度が変調されるとともにダイオード20が導通し、電流が第1電極8から第2電極11に向かって流れる。図2Bを参照して、逆方向電圧印加時には、n型半導体層2中の少数キャリア正孔およびp型半導体層5中の少数キャリア電子が引き抜かれた後、主に、不純物濃度が低いn型半導体層2中に破線の如く空乏層dが広がり、耐圧を確保する。本実施形態ではこの動作中順方向電圧印加時及び逆方向電圧印加時で空乏層dが広がる以前に、p型半導体層5中の少数キャリア電子は電荷捕獲層7に捕獲され、その数がさらに減少する。従って、逆方向電圧印加時の電子の引き抜き時間を短縮でき、これによって逆回復時間trrを短縮することができる。また、n型半導体層2はシリコン結晶中に格子欠陥がほとんど生じておらず、あるいは結晶化した単結晶の半導体層の状態が維持されている。したがって、逆方向電圧印加時n型半導体層2中に空乏層dが広がった場合でも、ハッチングで示す空乏化領域におけるリーク電流の発生を抑制できる。空乏層dは、不純物濃度がn型半導体層2より高いp型半導体層5内にもわずかに広がる。本実施形態の電荷捕獲層7はp型半導体層5内で、p型半導体層5に広がる空乏層dに達しない領域に設けられる。このように本実施形態では、逆方向電圧印加時の空乏化領域のリーク電流を抑えるため、ダイオード20を構成するn型半導体層2およびp型半導体層5のうち、空乏層が広がりにくい不純物濃度が高いいずれか一方に電荷捕獲層7を設けるものである。そして電荷捕獲層7が上記の如くp型半導体層5中に設けられる場合は、少数キャリアとして電子を捕獲することができる。電子は、正孔に比べて移動度移動のしやすさを示す量が小さいため、これを捕獲することで逆方向電圧印加時に電子の引き抜き時間を短縮できる。従って効率的にダイオード全体の逆回復時間trrの短縮が図れる。また、基板SB中にいわゆるライフタイムキラーと呼ばれる重金属やイオンをドープする必要がない。逆回復時間trrを低減すべく重金属のドープ量を多くすると、順方向電圧VFの特性劣化を引き起こし、またコストも増加する問題がある。更に、空間電荷中でのリーク電流とライフタイムは反比例の関係にあるため、ライフタイムキラーの導入によりライフタイムが減少すると、リーク電流が増加する問題もある。しかし、本実施形態ではライフタイムキラーを用いる必要がないので、これらの問題を回避できる。次に、図3から図9を参照して、上記のダイオード20の製造方法の一例について説明する。図3は、ダイオード20の製造方法を説明するフロー図であり、図4から図8は、各工程を説明するための断面概要図である。以下、図3のフロー図の各ステップ毎に、対応する図面図4から図8を参照して第1の実施形態について説明する。ステップS1図4および図5:まず図4を参照して、n型シリコン半導体基板1に例えばエピタキシャル成長などによって単結晶シリコンのn型半導体層2を積層するなどした基板SBを準備し、絶縁膜例えば酸化膜3を全面に生成する。基板SBの最外周の酸化膜3を開口して、例えばn型不純物を含むグラス層をデポジション後拡散するなどし、基板の最外周に高濃度のn型不純物領域アニュラー領域4を形成する。図5Aを参照して、再度絶縁膜3を全面に形成し、レジスト不図示によるマスクを設けてn型不純物領域4の内側のp型半導体層の形成領域、およびp型半導体層5を囲む周辺部の絶縁膜3を選択的に除去し、露出したn型半導体層2表面に高濃度のp型不純物例えばボロンBのイオン注入を行う。一例としてドーズ量は1.0×1015cm-2程度であり、加速エネルギーは40keV程度である。図5Bを参照して、熱処理を行いp型不純物を拡散して、p型半導体層5を形成する。p型半導体層5の形成深さD1は、例えば7μm~10μm程度である。また、同時にp型不純物領域ガードリング9を形成する。p型不純物領域9は耐圧に応じて、複数形成される。尚、耐圧に応じてp型不純物領域ガードリング9はp型半導体層5と別の工程で形成してもよい。p型半導体層5の不純物濃度は、n型半導体層2の不純物濃度例えば1.0×1014cm-3程度より高濃度である。尚、上記の値は一例であり、n型半導体層2に対するp型半導体層5の電荷量の割合が、例えば1.5倍~2.0倍になるように、p型半導体層5の深さと不純物濃度が適切に選択される。これにより、格子欠陥がほとんど存在しない、単結晶シリコンのn型半導体層2とp型半導体層5によるpn接合が形成される。尚、ここで殆ど存在しない、と記載したのは、シリコン結晶には潜在的に結晶成長時に生じた格子欠陥が含まれる場合があるからである。また、電子構造の観点ではn型半導体層2は、伝導帯に近い禁制帯中に浅い準位伝導帯からのエネルギー差が小さい準位:ドナー準位が形成され、p型半導体層5は、価電子帯に近い禁制帯中に浅い準位価電子帯からのエネルギー差が小さい準位:アクセプタ準位が形成されている。ステップS2図6:図6Aを参照して、再び全面に絶縁膜3を形成する。この工程の絶縁膜3は、例えばCVD法などによって、膜厚が10000Å程度に形成される。その後、p型半導体層5のみが露出するようにレジスト不図示によるマスクを設けて絶縁膜3の一部をエッチングにより除去する。図6Bを参照して、絶縁膜3をマスクとして、露出したp型半導体層5表面に希ガスイオンを照射又は注入する。第1の実施形態としては、希ガスイオンの一例としてヘリウムHeイオンを採用し、イオン注入照射の飛程距離のピーク位置が、p型半導体層5中に位置するように、詳細にはp型半導体層5の深さD1方向の中央位置Dが、Heイオンの照射狙い位置の中心になるように照射する。一例として、ドーズ量1.0×1012cm-2~1.0×1016cm-2程度を、加速電圧30keV~30Mevで照射注入する。詳細な説明は省略したが、図4に示す絶縁膜3の形成工程から本工程に至るまで、例えば不純物の拡散工程などにおいて絶縁膜3が適宜追加形成または除去されており、本工程において周辺部の絶縁膜3は、例えば20000Å程度の膜厚Tを有している。従って、p型半導体層5を絶縁膜3から露出させて全面にHeを照射すると、絶縁膜3で覆われたn型半導体層2内にHeは照射されず、p型半導体層5の深さD1方向の中央位置付近に選択的に照射される。本実施形態では絶縁膜3がマスクになるので、Heの照射のための別途のマスクが不要となる。図6Cを参照して、Heが照射されたp型半導体層5の一部は、シリコン結晶に原子間結合の欠陥格子欠陥:×印が生じ、局在的にp型半導体層5の他の領域の禁制帯中の準位アクセプタ準位よりも深い準位禁制帯の中心付近に近い準位が形成された電荷捕獲層7となる。電荷捕獲層7は、深い準位によって、p型半導体層5中の少数キャリア電子を効率的に捕獲する。一方、絶縁膜5で覆われたn型半導体層2は、格子欠陥が殆どない単結晶のシリコン層が維持される。従って、図2Bの如く逆方向電圧が印加され、n型半導体層2に空乏層dが広がった場合であっても、空乏化領域におけるリーク電流の発生を防止できる。電荷捕獲層7は、その端部が逆方向電圧印加時にp型半導体層5中に広がる空乏層が到達しない領域に形成されると好適であるが、p型半導体層5との境界は必ずしも明確ではない。従って電荷捕獲層7は、少なくともHeの照射狙い位置の中心飛程距離のピーク位置及びその近傍でHeによって形成された格子欠陥に空乏層が到達しないように形成される。一例として、電荷捕獲層7は、p型半導体層5の深さD1方向の中央位置Dを中心ピークとして上下に例えば4μm程度まで広がった領域深さD3に形成される。ステップS3図7および図8:図7を参照して、全面に金属層例えばアルミニウムAlを、膜厚5μm程度で蒸着する。その後、図8の如く不図示のレジストを設けて金属層を所望の形状にパターンニングする。そして、金属層Alを拡散させ合金化する熱処理アロイを行う。この時の温度は、金属層とp型半導体層5とのオーミック接合が可能で、且つ格子欠陥が形成された電荷捕獲層7が再結晶化しない温度する。具体的には、200°C~400°Cで合金化熱処理し、p型半導体層5とコンタクトする第1電極8を形成する。これにより、ダイオード20の最終構造においても電子捕獲層7に形成された格子欠陥p型半導体層5の少数キャリアを捕獲する深い準位が維持される。また同時に、n型不純物領域4とコンタクトする金属層シールドメタル12が形成される。その後、n型シリコン半導体基板1の裏面に、金属層Ti-Ni-Agを蒸着しn型シリコン半導体基板1とコンタクトし、n型半導体層2と電気的に接続する第2電極11を形成し、図1に示す最終構造を得る。次に、図9を参照して本発明の第2の実施形態について説明する。図4から図6に示すステップS1の工程は、第1の実施形態と同様であるので説明は省略する。図9Aを参照して、ステップS2の工程において、絶縁膜3の一部を開口してp型半導体層5表面を露出させる。その後図9Bを参照して、第2の実施形態では希ガスイオンの一例としてアルゴンArを採用し、イオン注入照射の飛程距離のピーク位置がp型半導体層5中に位置するように、詳細にはp型半導体層5の深さD1方向の中央位置Dが、イオン注入狙い位置の中心になるようにイオン注入する。注入条件の一例は、ドーズ量は1.0×1012cm-2~1.0×1015cm-2程度、加速電圧30keVである。第1の実施形態と同様にp型半導体層5を絶縁膜3から露出させ、全面にArを照射することにより、絶縁膜3で覆われたn型半導体層2内にArは照射されず、p型半導体層5の深さD1方向の中央位置付近に選択的に照射される。図9Cを参照して、Arが照射されたp型半導体層5の一部は、シリコン結晶に原子間結合の欠陥×印が生じ、すなわちシリコンの未結合主がArで終端した非晶質状態のシリコン層となり、局在的にp型半導体層5の他の領域の禁制帯中の準位アクセプタ準位よりも深い準位禁制帯の中心付近に近い準位が形成された電荷捕獲層7となる。電荷捕獲層7は、深い準位によって、p型半導体層5中の少数キャリア電子を効率的に捕獲する。一方、絶縁膜5で覆われたn型半導体層2は、単結晶のシリコン層が維持される。従って、図2Bの如く逆方向電圧が印加され、n型半導体層2に空乏層dが広がった場合であっても、空乏化領域におけるリーク電流の発生を防止できる。電荷捕獲層7の形成位置は、第1の実施形態の場合と同様であり、少なくともArの注入狙い位置の中心飛程距離のピーク位置及びその近傍でArの注入によって位形成された格子欠陥に空乏層が到達しないように形成される。その後、第1の実施形態と同様のステップS3の工程を行う。すなわち、図7を参照して、p型半導体層5表面に金属層を設け、図8の如く金属層とp型半導体層5とのオーミック接合が可能で、且つ非晶質状態のシリコン層電荷捕獲層7が再結晶化しない温度具体的には、200°C~400°Cで合金化熱処理アロイし、p型半導体層5とコンタクトする第1電極8を形成する。また、第1の実施形態と同様に、金属層12および第2電極11を形成し、図1に示す最終構造を得る。尚、p型半導体層5内に格子欠陥を形成する、あるいは非晶質状態の層にすることで深い準位が形成された電荷捕獲層7が設けられればよく、希ガスイオンとしてネオンNe、クリプトンKr、キセノンXeなども採用できる。また、p型半導体層5に、シリコンSi、ゲルマニウムGaを注入照射して、格子欠陥が形成された電荷捕獲層7を形成してもよい。更に、電荷捕獲層7を形成する希ガスイオンの注入照射の際に、p型半導体層5のみが露出する金属マスク等を設けてもよい。