"同一チップ上に磁気抵抗効果素子が複数個、備えられてブリッジ回路を構成しており、各磁気抵抗効果素子は、固定磁性層とフリー磁性層とが非磁性材料層を介して積層された積層構造を備え、前記固定磁性層は、第1磁性層と前記非磁性材料層に接する第2磁性層とが非磁性中間層を介して積層され、前記第1磁性層と前記第2磁性層とが反平行に磁化固定されたセルフピン止め型であり、直列回路を構成する前記磁気抵抗効果素子には、感度軸方向が第1の方向に向けられた前記磁気抵抗効果素子と、感度軸方向が前記第1の方向に対して反対方向の第2の方向に向けられた前記磁気抵抗効果素子とが設けられ、各磁気抵抗効果素子の前記フリー磁性層の前記非磁性材料層と接する反対面には、前記フリー磁性層との間で交換結合バイアスを生じさせ各フリー磁性層の磁化方向を磁化変動可能な状態で所定方向に揃えることができる反強磁性層が設けられていることを特徴とする磁気センサ。前記反強磁性層は、IrMnにより形成される請求項1記載の磁気センサ。同一チップ上に磁気抵抗効果素子が複数個、備えられてブリッジ回路を構成しており、各磁気抵抗効果素子は、固定磁性層とフリー磁性層とが非磁性材料層を介して積層された積層構造を備え、前記固定磁性層は、第1磁性層と前記非磁性材料層に接する第2磁性層とが非磁性中間層を介して積層され、前記第1磁性層と前記第2磁性層とが反平行に磁化固定されたセルフピン止め型であり、直列回路を構成する前記磁気抵抗効果素子には、感度軸方向が第1の方向に向けられた前記磁気抵抗効果素子と、感度軸方向が前記第1の方向に対して反対方向の第2の方向に向けられた前記磁気抵抗効果素子とが設けられ、各磁気抵抗効果素子の前記フリー磁性層の前記非磁性材料層と接する反対面には前記フリー磁性層の磁化方向を磁化変動可能な状態で所定方向に揃えるためのIrMnからなる反強磁性層が設けられていることを特徴とする磁気センサ。各フリー磁性層の磁化方向は、前記感度軸方向に対し直交する方向であり、直列回路を構成する前記磁気抵抗効果素子には、前記フリー磁性層の磁化方向が第3の方向に向けられた前記磁気抵抗効果素子と、前記フリー磁性層の磁化方向が前記第3の方向に対して反対方向の第4の方向に向けられた前記磁気抵抗効果素子とが設けられている請求項1ないし3のいずれか1項に記載の磁気センサ。同一チップ上にブリッジ回路を構成する複数の磁気抵抗効果素子を形成する際、各磁気抵抗効果素子を、下から固定磁性層、非磁性材料層、フリー磁性層及び反強磁性層の順に積層し、前記固定磁性層を、下から第1磁性層、非磁性中間層及び第2磁性層からなり、前記第1磁性層と前記第2磁性層の磁化固定方向が反平行となるセルフピン止め構造で形成し、前記反強磁性層を前記フリー磁性層との間で磁場中でのアニール処理を行うことなく交換結合バイアスを生じさせて前記フリー磁性層の磁化方向を所定方向に揃えることが可能な材質で形成するとともに、前記セルフピン止め構造からなる各磁気抵抗効果素子の前記固定磁性層、前記フリー磁性層及び前記反強磁性層を形成する際、成膜時の磁場方向を回転させて、感度軸方向が第1の方向に向けられた前記磁気抵抗効果素子と、感度軸方向が前記第1の方向に対して反対方向の第2の方向に向けられた前記磁気抵抗効果素子とを形成し、前記感度軸方向が前記第1の方向である前記磁気抵抗効果素子と前記感度軸方向が前記第2の方向である前記磁気抵抗効果素子とを直列接続することを特徴とする磁気センサの製造方法。各磁気抵抗効果素子の前記フリー磁性層及び前記反強磁性層を形成する際、成膜時の磁場方向を回転させて、感度軸方向に対して直交する方向であって、前記フリー磁性層の磁化方向が第3の方向に向けられた前記磁気抵抗効果素子と、前記フリー磁性層の磁化方向が前記第3の方向に対して反対方向の第4の方向に向けられた前記磁気抵抗効果素子とを形成し、前記フリー磁性層の磁化方向が前記第3の方向である前記磁気抵抗効果素子と、前記フリー磁性層の磁化方向が前記第4の方向である前記磁気抵抗効果素子とを直列接続する請求項5記載の磁気センサの製造方法。前記反強磁性層を、IrMnにより形成する請求項5又は6に記載の磁気センサの製造方法。しかしながら従来の磁気センサの構成では、図8cのように、各磁気抵抗効果素子2~5を備えたチップを図示しない基板上に貼り付ける作業が必要になり、貼り付けの際の位置精度により磁気センサの測定精度が劣化する問題があった。またハードバイアス層によりフリー磁性層の磁化方向を制御する構成では、ハードバイアス層は耐外部磁場特性が劣るために、外乱磁場によりセンサ特性が変動しやすいといった問題もあった。そこで本発明は、上記従来の課題を解決するためのものであり、特に、同一チップ上に感度軸方向が異なり、ブリッジ回路を構成する複数の磁気抵抗効果素子を形成でき、測定精度に優れた磁気センサを提供することを目的とする。本発明における磁気センサは、同一チップ上に磁気抵抗効果素子が複数個、備えられてブリッジ回路を構成しており、各磁気抵抗効果素子は、固定磁性層とフリー磁性層とが非磁性材料層を介して積層された積層構造を備え、前記固定磁性層は、第1磁性層と前記非磁性材料層に接する第2磁性層とが非磁性中間層を介して積層され、前記第1磁性層と前記第2磁性層とが反平行に磁化固定されたセルフピン止め型であり、直列回路を構成する前記磁気抵抗効果素子には、感度軸方向が第1の方向に向けられた前記磁気抵抗効果素子と、感度軸方向が前記第1の方向に対して反対方向の第2の方向に向けられた前記磁気抵抗効果素子とが設けられ、各磁気抵抗効果素子の前記フリー磁性層の前記非磁性材料層と接する反対面には、前記フリー磁性層との間で交換結合バイアスを生じさせ各フリー磁性層の磁化方向を磁化変動可能な状態で所定方向に揃えることができる反強磁性層が設けられていることを特徴とするものである。本発明では、前記反強磁性層は、IrMnにより形成されることが好ましい。または本発明における磁気センサは、同一チップ上に磁気抵抗効果素子が複数個、備えられてブリッジ回路を構成しており、各磁気抵抗効果素子は、固定磁性層とフリー磁性層とが非磁性材料層を介して積層された積層構造を備え、前記固定磁性層は、第1磁性層と前記非磁性材料層に接する第2磁性層とが非磁性中間層を介して積層され、前記第1磁性層と前記第2磁性層とが反平行に磁化固定されたセルフピン止め型であり、直列回路を構成する前記磁気抵抗効果素子には、感度軸方向が第1の方向に向けられた前記磁気抵抗効果素子と、感度軸方向が前記第1の方向に対して反対方向の第2の方向に向けられた前記磁気抵抗効果素子とが設けられ、各磁気抵抗効果素子の前記フリー磁性層の前記非磁性材料層と接する反対面には前記フリー磁性層の磁化方向を磁化変動可能な状態で所定方向に揃えるためのIrMnからなる反強磁性層が設けられていることを特徴とするものである。また本発明における磁気センサの製造方法は、同一チップ上にブリッジ回路を構成する複数の磁気抵抗効果素子を形成する際、各磁気抵抗効果素子を、下から固定磁性層、非磁性材料層、フリー磁性層及び反強磁性層の順に積層し、前記固定磁性層を、下から第1磁性層、非磁性中間層及び第2磁性層からなり、前記第1磁性層と前記第2磁性層の磁化固定方向が反平行となるセルフピン止め構造で形成し、前記反強磁性層を前記フリー磁性層との間で磁場中でのアニール処理を行うことなく交換結合バイアスを生じさせて前記フリー磁性層の磁化方向を所定方向に揃えることが可能な材質で形成するとともに、前記セルフピン止め構造からなる各磁気抵抗効果素子の前記固定磁性層、前記フリー磁性層及び前記反強磁性層を形成する際、成膜時の磁場方向を回転させて、感度軸方向が第1の方向に向けられた前記磁気抵抗効果素子と、感度軸方向が前記第1の方向に対して反対方向の第2の方向に向けられた前記磁気抵抗効果素子とを形成し、前記感度軸方向が前記第1の方向である前記磁気抵抗効果素子と前記感度軸方向が前記第2の方向である前記磁気抵抗効果素子とを直列接続することを特徴とするものである。本発明では固定磁性層をセルフピン止め構造により形成することで、磁場中でのアニール処理を必要とせず同一チップ上に感度軸方向が異なる複数の磁気抵抗効果素子を形成することが可能になる。また、フリー磁性層の磁化制御を従来のようにハードバイアス層永久磁石層ではなく、フリー磁性層との間で磁場中でのアニール処理が必要なく交換結合を生じさせることが可能な反強磁性層を用いて行う。これにより、固定磁性層、フリー磁性層及び反強磁性層を磁場中でのアニール処理せずに磁場方向を回転させながら成膜でき、このとき、反強磁性層とフリー磁性層との間にはフリー磁性層の磁化方向を外部磁界により磁化変動させることができる程度の弱い交換結合バイアスを生じさせることができ、フリー磁性層の磁化方向を所定方向に磁化変動可能な状態で揃えることができる。以上により、測定精度を向上させることができ、さらに、耐外部磁界耐性、耐熱性を向上させることが可能である。また本発明では、各フリー磁性層の磁化方向は、前記感度軸方向に対し直交する方向であり、直列回路を構成する前記磁気抵抗効果素子には、前記フリー磁性層の磁化方向が第3の方向に向けられた前記磁気抵抗効果素子と、前記フリー磁性層の磁化方向が前記第3の方向に対して反対方向の第4の方向に向けられた前記磁気抵抗効果素子とが設けられていることが好ましい。外部磁界が印加されたときのバイアス強度変化をキャンセルでき、より効果的に出力特性のリニアリティを向上させることができる。本発明によれば、同一チップ上に感度軸方向が異なり、ブリッジ回路を構成する複数の磁気抵抗効果素子を形成でき、さらにフリー磁性層の磁化制御をハードバイアス層によらず磁場中でのアニール処理の必要がない反強磁性層を用いて行うことができる。以上により測定精度を向上させることができ、さらに対外部磁界耐性、耐熱性を向上させることができる。図1は、本実施形態における磁気センサの概念図平面図、図2は、磁気センサを構成する磁気抵抗効果素子の拡大平面図、図3aは、図2に示すA-A線により切断し矢印方向から見た磁気抵抗効果素子の部分拡大縦断面図、bはその変形例である。本実施形態における磁気抵抗効果素子を備えた磁気センサ10は、携帯電話等の携帯機器に搭載される地磁気センサ、ポインティングデバイスの構成部品等として構成される。図1に示すように、磁気センサ10は、4つの磁気抵抗効果素子13a~13dによりブリッジ回路を構成している。図1に示すように、磁気抵抗効果素子13aと磁気抵抗効果素子13bとは直列に接続され、磁気抵抗効果素子13cと磁気抵抗効果素子13dとは直列に接続されている。図1に示すように磁気抵抗効果素子13aと磁気抵抗効果素子13cとは入力端子Vdd14に接続されており、磁気抵抗効果素子13bと磁気抵抗効果素子13dとはグランド端子GND15に接続されている。そして、磁気抵抗効果素子13aと磁気抵抗効果素子13bとの間及び、磁気抵抗効果素子13cと磁気抵抗効果素子13dの間に夫々、出力端子V1,V216,17が接続されている。図1に示すP1,P2,P3,P4は感度軸方向を示しており、磁気抵抗効果素子13aと磁気抵抗効果素子13dとの感度軸方向P1,P4は同方向であるが、磁気抵抗効果素子13b,13cとの感度軸方向P2,P3は、磁気抵抗効果素子13a及び磁気抵抗効果素子13dに対して反対方向を向いている。例えば、磁気抵抗効果素子13a,13dの感度軸方向P1,P4を第1の方向とすると、磁気抵抗効果素子13b,13cの感度軸方向P2,P3は第1の方向に対して反対方向の第2の方向と規定される。感度軸方向P1~P4は後述するセルフピン止め構造で構成された固定磁性層の固定磁化方向を指す。図2に示すように例えば、磁気抵抗効果素子13図1に示す磁気抵抗効果素子13a~13dを区別しないは、Y1-Y2方向に帯状に長く延びる複数の素子部16がX1-X2方向に間隔を空けて配置されている。そして各素子部16のY1側端部間、及びY2側端部間が導電部18により接続されて図2のようにミアンダ形状にされている。導電部18は非磁性、磁性の別を問わないが、電気抵抗の低い導電部18とすることが好適である。図3aに示すように、素子部16はチップ29上に絶縁層図示しない等を介して下から、シード層20、固定磁性層21、非磁性材料層22、フリー磁性層23、反強磁性層24、及び保護層25の順に積層されて成膜される。磁気検出素子1を構成する各層は、例えばスパッタにて成膜される。シード層20は、NiFeCrあるいはCr等で形成される。固定磁性層21は、第1磁性層21aと第2磁性層21cと、第1磁性層21a及び第2磁性層21c間に介在する非磁性中間層21bとのSFPSyntheticFerriPin構造である。図3aに示すように第1磁性層21aの固定磁化方向矢印と、第2磁性層21cの固定磁化方向矢印は反平行となっている。図3aに示すように、第1磁性層21aはシード層20上に形成されており、第2磁性層21cは、後述する非磁性材料層22に接して形成されている。本実施形態における第1磁性層21aは、第2磁性層21cよりも高保磁力材料のFeCo合金で形成されることが好適である。非磁性材料層22に接する第2磁性層21cは磁気抵抗効果GMR効果に寄与する層であり、第2磁性層21cには、アップスピンを持つ伝導電子とダウンスピンを持つ伝導電子の平均自由行程差を大きくできる磁性材料が選択される。図3aに示す構成では、第1磁性層21aと第2磁性層21cの磁化量飽和磁化Ms膜厚tの差が実質的にゼロとなるように調整されている。本実施形態における固定磁性層21は、SFP構造によるセルフピン止め型である。すなわち反強磁性層を備えない構成であり、これにより素子部16の温度特性が反強磁性層のブロッキング温度に制約を受けない。固定磁性層21の磁化固定力を高めるには、第1磁性層21aの保磁力Hcを高めること、第1磁性層21aと第2磁性層21cの磁化量の差を実質的にゼロに調整すること、更に非磁性中間層21bの膜厚を調整して第1磁性層21aと第2磁性層21c間に生じるRKKY相互作用による反平行結合磁界を強めることが重要とされている。非磁性材料層22は、Cu銅などである。また図3aに示すフリー磁性層23はNiFeやCoFe等の単層構造、あるいは積層構造で構成されるが、これに限定されるものでない。保護層25はTaタンタルなどである。図3aに示す第2磁性層21cの固定磁化方向が、固定磁性層21における固定磁化方向、すなわち感度軸方向である。よって図1に示す磁気抵抗効果素子13a及び磁気抵抗効果素子13dにおける固定磁性層21の第2磁性層21cの固定磁化方向は同じ方向であり、一方、磁気抵抗効果素子13b及び磁気抵抗効果素子13cにおける固定磁性層21の第2磁性層21cの固定磁化方向は、磁気抵抗効果素子13a及び磁気抵抗効果素子13dに対して反対方向である。図3aに示すようにフリー磁性層23の上面には反強磁性層24が形成されている。反強磁性層24はフリー磁性層23との間で磁場中でのアニール処理を行うことなく交換結合バイアスを生じさせることができる材質であり、具体的には、IrMnが選択される。特に、反強磁性層24は、IrMnで形成されることが好適である。このように磁場中でのアニール処理を施すことなくフリー磁性層23との間で交換結合バイアスを生じさせることができる反強磁性層24を用いるため磁場中でのアニール処理を必要とするPtMnやNiMnは使用できない。反強磁性層24の膜厚は、40~60Å程度である。また交換結合バイアス交換結合磁界;Hexの大きさは150~230Oe程度であり、フリー磁性層23の磁化方向は外部磁界に対して磁化変動可能な状態で揃えられている。膜厚や交換結合バイアスが上記より小さいと、耐熱性の劣化やフリー磁性層23の単磁区化を適切に促進できず、また膜厚や交換結合バイアスが上記より大きいと、ΔMRの減少や、フリー磁性層23が外部磁界に対してスムースに磁化変動せず感度が低下する。図3aのフリー磁性層の磁化方向Fは外部磁界が作用していない0磁場状態での磁化方向を示しており、フリー磁性層23の磁化方向Fは固定磁性層21の固定磁化方向第2磁性層21cの固定磁化方向に対して直交する方向に揃えられている。図1に示すF1~F4は各磁気抵抗効果素子13a~13dにおけるフリー磁性層の磁化方向0磁場状態を示しており、直列回路を構成する磁気抵抗効果素子13aと磁気抵抗効果素子13bの間で、及び磁気抵抗効果素子13cと磁気抵抗効果素子13dとの間で、夫々フリー磁性層の磁化方向が反対方向に規制されている。例えば磁気抵抗効果素子13a,13cのフリー磁性層の磁化方向F1,F3を第3の方向とすると、磁気抵抗効果素子13b,13dのフリー磁性層の磁化方向F2,F4は第3の方向に対して反対方向の第4の方向と規定される。図3aでは、反強磁性層24がフリー磁性層23の上面全体に成膜されているが、図3bのように、反強磁性層24の一部に欠陥部24aを形成してもよい。ただし、反強磁性層24をフリー磁性層23の全面に形成したほうが、フリー磁性層23全体を適切に一方向に単磁区化でき、測定精度を向上させることができ好適である。本実施形態では、図1に示すように、各磁気抵抗効果素子13a~13dは、全て同一のチップ29上に絶縁層図示しない等を介して形成されている。本実施形態では固定磁性層21を図3に示したセルフピン止め構造により形成することで、磁場中でのアニール処理が必要でなく、したがって同一のチップ29上に感度軸方向P1~P4が異なる複数の磁気抵抗効果素子13a~13dを形成することが可能になる。すなわち磁場中でのアニール処理が必要な場合、各磁気抵抗効果素子を形成するたびに、磁場中アニールを行うと、既に成膜され磁化固定された固定磁性層が、次のアニールの影響を受けて磁化方向が変更されてしまったり磁化固定力が弱くなる等の問題が生じる。一方、磁場中でのアニール処理が必要でないセルフピン止め構造とすることで、一旦、磁化固定してしまえば、磁性層21a,21c間で生じる強いRKKY相互作用により、次の磁気抵抗効果素子の固定磁性層に対する磁場中成膜によっても既に成膜された固定磁性層の磁化固定方向が揺らぐことは無いのである。また、フリー磁性層23の磁化制御を従来のようにハードバイアス層永久磁石層ではなく、フリー磁性層23との間で磁場中でのアニール処理が必要なく交換結合バイアスを生じさせることが可能な反強磁性層24を用いて行う。これにより、反強磁性層24とフリー磁性層23と間にはフリー磁性層23の磁化方向F1~F4を外部磁界により磁化変動させることができる程度の弱い交換結合バイアスを生じさせることができ、フリー磁性層23の磁化方向を磁化変動可能な状態で所定方向に適切に揃えることができる。このように本実施形態では、固定磁性層21、フリー磁性層23及び反強磁性層24をアニール処理なしで磁場中成膜できる。ただし、固定磁性層21とフリー磁性層23とでは磁化制御の方法を変えている。固定磁性層21の磁化制御はセルフピン止め構造とし、フリー磁性層23の磁化制御は、磁場中でのアニール処理が必要ない反強磁性層24を用いて行う。セルフピン止め構造は上記したように、RKKY相互作用により非常に強く磁化固定されるので、固定磁性層21に最適であるが、磁化変動をさせることが必要なフリー磁性層23には採用できない。一方、磁場中でのアニール処理が必要ない反強磁性層24を用いた制御では、発生する交換結合バイアスが弱くフリー磁性層23には最適であるが、磁化固定させることが必要な固定磁性層21に作用できない。したがって本実施形態では、固定磁性層21の磁化制御をセルフピン止め構造とし、フリー磁性層23の磁化制御を、磁場中でのアニール処理が必要ない反強磁性層24を用いて行ったのである。以上のように本実施形態では同一チップ29上にブリッジ回路を構成する複数の磁気抵抗効果素子13a~13dを形成でき、さらにフリー磁性層23の磁化制御をハードバイアス層によらず磁場中でのアニール処理の必要がない反強磁性層24を用いて行うことができる。これにより測定精度を向上させることができ、さらに対外部磁界耐性、耐熱性を向上させることができる。どのようにして同一のチップ29上に複数の磁気抵抗効果素子13a~13dを形成するのか図4,図5を用いて説明する。図4aの工程では、チップ基板29上に第1の磁気抵抗効果素子13aを成膜する。図4及び図5では、チップ29の形態として図示したが、実際にはウェハーに沢山の磁気抵抗効果素子を形成して最終工程でチップごとに切断して一度に多数の磁気センサを形成することが可能である。図4aの工程での第1の磁気抵抗効果素子13aは、所定領域に図3に示すような積層構造からなるベタ膜であり、図2に示すようなミアンダ形状に形成するのは後の工程である。図4aでは、磁場中成膜によりセルフピン止め構造の固定磁性層21を成膜し、これにより図3に示す固定磁性層21を構成する第1磁性層21aと第2磁性層21cとを反平行に磁化固定できる。更に、フリー磁性層23及び反強磁性層24を成膜する際に磁場印加用磁石を90度回転させて、前記フリー磁性層23及び反強磁性層24を磁場中成膜する。反強磁性層24は磁場中でのアニール処理がなくてもフリー磁性層23との間で交換結合バイアスを生じさせる材質IrMn等で形成され、磁場中成膜により、反強磁性層24とフリー磁性層23との間に交換結合バイアスを生じさせて、フリー磁性層23の磁化方向F1を感度軸方向P1に対して直交方向に揃えることが出来る。次に、図4bの工程では、第2の磁気抵抗効果素子13bを同一のチップ29上に成膜する。このとき、第2の磁気抵抗効果素子13bを構成するセルフピン止め構造の固定磁性層21の感度軸方向P2が第1の磁気抵抗効果素子13aの感度軸方向P1に対して反対方向となるように、磁場印加用磁石を回転させて前記固定磁性層21を成膜する。また、第2の磁気抵抗効果素子13bを構成するフリー磁性層23の磁化方向F2が第1の磁気抵抗効果素子13aのフリー磁性層23の磁化方向F1と反対方向になるように、磁場印加用磁石を回転させて前記フリー磁性層23及び反強磁性層24を成膜する。例えば、図4aの感度軸方向P1を0°、図4aのフリー磁性層の磁化方向F1を90°、図4bの感度軸方向P2を180°、フリー磁性層の磁化方向F2を270°とすれば、磁場印加用磁石あるいはチップ基板29側を0°→90°→180°→270°の順に回転させることで、第1の磁気抵抗効果素子13a及び第2の磁気抵抗効果素子13bの各感度軸方向P1,P2及びフリー磁性層の磁化方向F1,F2を夫々、所定方向に適切且つ容易に制御することができる。次に図5aの工程では、同一のチップ29上に第3の磁気抵抗効果素子13cを成膜し、図5bの工程では、同一のチップ29上に第4の磁気抵抗効果素子13dを成膜する。磁場印加磁石を回転させながら固定磁性層21及び反強磁性層24を成膜して図5abに示す各固定磁性層の感度軸方向P3,P4及び各フリー磁性層の磁化方向F3,F4に制御する。図4に続いて図5では、磁場印加用磁石あるいはチップ基板29側を180°→90°→0°→270°の順に回転させることで、第1の磁気抵抗効果素子13a及び第2の磁気抵抗効果素子13bの各感度軸方向P1,P2及びフリー磁性層の磁化方向F1,F2を夫々、図5abの矢印方向に、適切且つ容易に制御することができる。そして最終工程で、各磁気抵抗効果素子13a~13dのベタ膜を図2に示すミアンダ形状に加工する。図4,図5に示すように、同一のチップ29上に各磁気抵抗効果素子13a~13dを成膜できるが、これは磁場中でのアニール処理を施すことなく固定磁性層21、フリー磁性層23及び反強磁性層24の磁化制御を行うことが出来るためである。このように本実施形態では、図3に示す積層構造を磁場印加磁石あるいはチップ基板29側を回転させることで連続して形成でき、リニアリティに優れダイナミックレンジの広い磁気抵抗特性MR特性を得ることができる。また磁場中でのアニール処理を施すことなく固定磁性層21及びフリー磁性層23の磁化制御を行うことが出来るため、耐熱性にも優れた構成にできる。また固定磁性層21をセルフピン止め構造とし、フリー磁性層23の上面に反強磁性層24を成膜したシンプルな素子構造で構成できる。例えば、ハードバイアス層永久磁石層によりフリー磁性層23の磁化制御を行う構成では、同一のチップ29上にて、直列接続される磁気抵抗効果素子13a,13b13c,13dの間で、バイアス方向を逆方向に規制することはハードバイアス層の形状、ハードバイアス層と素子部16図2参照との配置関係等を複雑化し、シンプルな素子構造を構成できない。これに対して本実施形態では、フリー磁性層23の上面に反強磁性層24を成膜して、フリー磁性層23と反強磁性層24との間に交換結合バイアスを生じさせ、異なるバイアス方向を磁場中成膜時の磁場方向により変更することで制御することができる。またハードバイアス層を使用しないため耐外部磁場特性を向上させることができる。なお本実施形態では、各磁気抵抗効果素子13a~13dのフリー磁性層23の磁化方向F1~F4を全て同一方向にすることも可能であるが図1に示すように、直列回路での磁気抵抗効果素子13a,13b13c,13d間で、フリー磁性層の磁化方向F1,F2F3,F4を反平行にすることで、外部磁界が印加されたときのバイアス強度変化をキャンセルでき、より効果的に出力特性のリニアリティを向上させることができる。なお図8cに示した従来例でも直列回路を構成する磁気抵抗効果素子のフリー磁性層は磁化方向Fが反平行になっているが、図8cでは本実施形態と異なって、同一チップ上でフリー磁性層の磁化方向が反平行にされているものではない。また本実施形態では、フリー磁性層23の磁化制御として磁場中でのアニール処理を必要としない反強磁性層24とともに従来におけるハードバイアス層を補助的に用いることも可能である。実験に使用した実施例では、下からシード層20:NiFeCr42/固定磁性層21[第1磁性層21a;FeCo19/非磁性中間層21b;Ru3.6/第2磁性層21c;CoFe24]/非磁性材料層22;Cu22/フリー磁性層23[CoFe12/NiFe20]/反強磁性層24;IrMn60/保護層25;Ta50の順に積層した磁気抵抗効果素子を形成した。括弧内の数値は膜厚を示し単位はÅである。固定磁性層21を成膜するときの磁場印加磁石の磁場方向と、フリー磁性層23及び反強磁性層24を成膜するときの磁場印加磁石の磁場方向とを90°変えて、各層を磁場中成膜した。図6aは、実施例の磁気抵抗効果素子に対して±100Oeの外部磁界を印加して測定したΔR/Rの実験結果であり、図6bは、実施例の磁気抵抗効果素子に対して±500Oeの外部磁界を印加して測定したΔR/Rの実験結果である。一方、上記した実施例の積層構造に対して反強磁性層24を形成しない構成を比較例として実施例と同じようにΔR/Rの測定を行った。その実験結果が図7abに示されている。図6,図7に示すように、実施例ではフリー磁性層23の上面に反強磁性層24を設け、フリー磁性層23と反強磁性層24との間で交換結合バイアスを生じさせることでフリー磁性層23の単磁区化を促進でき、リニアリティ性に優れたMR特性を得ることができるとわかった。また実施例では比較例に比べて0磁場近傍でのヒステリシスを十分に小さくできることがわかった。"