"半導体基板と、前記半導体基板上の誘電体層と、前記誘電体層上のフィンと、前記フィンの側面上のゲート絶縁膜であって、前記フィンの側面上に形成されるゲート絶縁膜と接する前記誘電体層の上面部分を除き、前記誘電体層の上面上には形成されないゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極層と、前記フィンを覆うように形成されるポリシリコン層とを具備するマルチゲート電界効果トランジスタのゲート電極。前記フィンの上面上のハードマスクを更に具備する請求項1に記載のマルチゲート電界効果トランジスタのゲート電極。約4.6eVよりも小さい電気的な仕事関数を有する請求項1または2に記載のマルチゲート電界効果トランジスタのゲート電極。前記ゲート電極は、前記誘電体層の上面と直接的に接するように配置される請求項1乃至3のいずれかに記載のマルチゲート電界効果トランジスタのゲート電極。半導体基板と、前記半導体基板上の誘電体層と、前記誘電体層上のフィンと、前記誘電体層の上面上の酸素拡散バリア膜または第1酸素拡散膜と、前記フィンの側面上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極層と、前記フィンを覆うように形成されるポリシリコン層とを具備するマルチゲート電界効果トランジスタのゲート電極。前記フィンの上面上のハードマスクを更に具備する請求項5に記載のマルチゲート電界効果トランジスタのゲート電極。前記ゲート絶縁膜は、前記フィンの側面上に形成されるゲート絶縁膜と接する前記誘電体層の上面部分を除き、前記誘電体層の上面上には形成されない請求項5または6に記載のマルチゲート電界効果トランジスタのゲート電極。前記フィンの上面上の第2酸素拡散膜を更に具備する請求項5乃至7のいずれかに記載のマルチゲート電界効果トランジスタのゲート電極。前記フィンの上面上の第2酸素拡散膜と、前記第2酸素拡散層の上面上のハードマスクとを更に具備する請求項5乃至7のいずれかに記載のマルチゲート電界効果トランジスタのゲート電極。前記酸素拡散バリア膜を有し、電気的な仕事関数が約4.6eVよりも小さい請求項5乃至9のいずれかに記載のマルチゲート電界効果トランジスタのゲート電極。前記第1酸素拡散膜を有し、電気的な仕事関数が約4.6eVよりも大きい請求項5乃至9のいずれかに記載のマルチゲート電界効果トランジスタのゲート電極。第1ゲート電極と、第2ゲート電極とを具備するマルチゲート電界効果トランジスタであって、前記第1ゲート電極は、半導体基板と、前記半導体基板上の誘電体層と、前記誘電体層上のフィンと、前記フィンの側面上のゲート絶縁膜と、前記フィン上のゲート電極層と、前記フィンを覆うように形成されるポリシリコン層とを備え、前記第2ゲート電極は、請求項1に記載のゲート電極および請求項5に記載のゲート電極の群から選択される構成であって、前記第1ゲート電極は、前記第2ゲート電極の電気的な仕事関数よりも小さい電気的な仕事関数を有する。前記第1ゲート電極の電気的な仕事関数は、約0.2eVかそれよりも大きくかつ約1.2eVかそれよりも小さい。請求項1または2に記載のマルチゲート電界効果トランジスタのゲート電極。第1ゲート電極と、第2ゲート電極とを具備するマルチゲート電界効果トランジスタであって、前記第1ゲート電極は、請求項1に記載のゲート電極および請求項5に記載のゲート電極の群から選択される構成であって、前記第2ゲート電極は、請求項1に記載のゲート電極および請求項5に記載のゲート電極の群から選択される構成であって、前記第1ゲート電極の電気的な仕事関数は約4.6eVよりも小さく、前記第2ゲート電極の電気的な仕事関数は約4.6eVよりも大きい。前記第1ゲート電極の電気的な仕事関数は、約0.2eVかそれよりも大きくかつ約1.2eVかそれよりも小さい。請求項14に記載のマルチゲート電界効果トランジスタのゲート電極。半導体基板上および誘電体層上にフィンを形成する工程と、前記フィンの側壁上にゲート絶縁膜を形成する工程であって、但し、この工程において、前記ゲート絶縁膜は、前記フィンの側壁上および上面上に形成され前記ゲート絶縁膜と接する前記誘電体層の上面部分を除いて、前記誘電体層の上面上には形成しない工程と、前記ゲート絶縁膜上にゲート電極層を形成する工程と、前記フィン上を覆うようにポリシリコン層を形成する工程とを具備するマルチゲート電界効果トランジスタのゲート電極の製造方法。前記フィンの上面上にハードマスクを形成する工程を更に具備する請求項16に記載のマルチゲート電界効果トランジスタのゲート電極の製造方法。フィンを半導体基板上および誘電体層上に形成する工程と、前記誘電体層の上面上に酸素拡散バリア膜または第1酸化拡散膜を形成する工程と、前記フィンの側面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極層を形成する工程と、フィン上を覆うようにポリシリコン層を形成する工程とを具備するマルチゲート電界効果トランジスタのゲート電極の製造方法。前記フィンの上面上にハードマスクを形成する工程を更に具備する請求項18に記載のマルチゲート電界効果トランジスタのゲート電極の製造方法。前記フィンの上面上に第2酸素拡散層を形成する工程と、前記第2酸素拡散層上にハードマスク層を形成する工程とを更に具備する請求項18に記載のマルチゲート電界効果トランジスタのゲート電極の製造方法。実施形態の一態様において、ここでは、マルチゲート電界効果トランジスタのゲート電極が提供され得る。電界効果トランジスタのようなこの装置は、半導体基板、半導体基板上の誘電体層、誘電体層上のフィン、フィンの側面上のゲート絶縁膜、フィン上のゲート電極層、およびフィン上のポリシリコン層を含み得る。また、ゲート絶縁膜はゲート絶縁膜と接する誘電体層の上面部分を除いて、誘電体層の上面上のゲート絶縁膜を含まない。実施形態の一態様において、マルチゲート電界効果トランジスタの他のゲート電極が提供され得る。そのマルチゲート電界効果トランジスタは、半導体基板、半導体基板上の誘電体層、誘電体層上のフィン、誘電体層の上面上の酸化拡散バリア膜または第1酸化拡散バリア膜、フィンの側面上のゲート絶縁膜、フィン上のゲート電極、およびフィン上のポリシリコン層を含み得る。実施形態の一態様において、マルチゲート電界効果トランジスタのゲート電極の製造方法が提供され得る。その製造方法は、フィンを半導体基板上および誘電体層上に形成すること、フィンの側面上にゲート絶縁膜を形成すること、フィン上にゲート電極を形成すること、フィン上にポリシリコン層を形成することを含み得る。しかしながら、その製造方法は、ゲート絶縁膜は側壁上に形成されるゲート絶縁膜と接する誘電体層の上面部分を除いて、誘電体層の上面上には形成することを含まない。実施形態の一態様において、マルチゲート電界効果トランジスタのゲート電極の製造方法が提供され得る。その製造方法は、フィンを半導体基板上および誘電体層上に形成すること、誘電体層の上面上に酸化拡散バリア膜または第1酸化拡散膜を形成すること、フィン上にゲート電極を形成すること、フィン上にポリシリコン層を形成すること、を含み得る。一実施形態において、ゲート電極の電気的な仕事関数は制御される。電気的な仕事関数は、トランジスタ素子の分離領域例えば、誘電体層や埋め込みシリコンBOX層等からゲート絶縁膜の界面までの酸素拡散量を制御することにより、制御され得る。その酸素拡散量は、1誘電体層の上面上にゲート絶縁膜を形成しないことにより、2誘電体層の上面上の酸化拡散バリア膜を制御することにより、3誘電体層の上面上の酸化拡散膜を制御することにより、制御し得る。酸素拡散量は低減でき、電気的な仕事関数は、誘電体層の上面上に酸化拡散層を含ませることおよび/またはによって誘電体層の上面上にゲート絶縁膜を形成しないことにより低減できる。酸素拡散量は増大でき、電気的な仕事関数は、誘電体層の上面上に酸化拡散層を含ませることより増大できる。一実施形態において、マルチゲート電界効果トランジスタは、互いに異なる電気的な仕事関数を有する2つまたはそれ以上のゲート電極を含む。例えば、マルチゲート電界効果トランジスタは、第1ゲート電極と、電気的な仕事関数が第1ゲート電極のそれよりも小さい第2ゲート電極とを含む。請求項に係る主要な要件は図面を参照して以下により記述される、そこで、参照符号等は、全体にわたり要素として記述するように用いられる。以下の記述において、説明のために、多数の具体的な説明が、上記請求項に係る主要な要件の十分な理解を与えるために、設けられる。図1は、マルチゲート電界効果トランジスタ102の一態様のゲート電極100の断面構を示すものである。ゲート電極100は、半導体基板例えば、シリコン基板104、半導体基板104上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等106、誘電体層上のフィン108、フィンの側面上のゲート絶縁膜110、フィン上のゲート電極層112、およびフィンを覆うように設けられるポリシリコン層114、を含み得る。ゲート電極層は、ゲート絶縁膜を介してフィン上に設けられる。この実施形態の主題に係るトランジスタは、どのような最適なフィンの数も含み得る。一実施形態において、トランジスタは1つのフィンを含む。他の実施形態では、2つまたはそれ以上のフィンを含む。簡単のために図1やその後の図面では4つのフィンが示されているが、主題に係るトランジスタは、トランジスタの種類に依存するどのような適切なフィンも含み得る。トランジスタ102のチャネルは、N型半導体やP型半導体のいずれかが導入され得る。一実施形態では、トランジスタ102は、N型電界効果トランジスタである。他の実施形態では、トランジスタ102は、P型電界効果トランジスタである。続く実施形態において、トランジスタ102は、N型電界効果トランジスタか、またはP型電界効果トランジスタのいずれでも良い。フィンは、一般的にはシリコンを含む。フィンは、実質的に直方体の形状である。実質的に直方体の形状の寸法は、形成されるトランジスタの所望の実施に応じて適切な長さを有する。一実施形態では、フィンの高さは、約20nm程度かそれよりも大きく、約200nm程度かそれよりも小さい。他の実施形態では、フィンの高さは、約30nm程度かそれよりも大きく、約180nm程度かそれよりも小さい。他の実施形態では、フィンの高さは、約40nm程度かそれよりも大きく、約160nm程度かそれよりも小さい。一実施形態では、フィンの下面および上面の短い側は、約5nm程度かそれよりも大きく、約100nm程度かそれよりも小さい。他の実施形態では、フィンの下面および上面の短い側は、約7nm程度かそれよりも大きく、約70nm程度かそれよりも小さい。他の実施形態では、フィンの下面および上面の短い側は、約10nm程度かそれよりも大きく、約50nm程度かそれよりも小さい。一実施形態では、フィンの下面および上面の長い側は、約300nm程度かそれよりも大きく、約1500nm程度かそれよりも小さい。他の実施形態では、フィンの下面および上面の短い側は、約400nm程度かそれよりも大きく、約1300nm程度かそれよりも小さい。他の実施形態では、フィンの下面および上面の短い側は、約500nm程度かそれよりも大きく、約1000nm程度かそれよりも小さい。ゲート絶縁膜は、フィンの側面上に形成される。ゲート絶縁膜は、フィンの上面上に形成され得る。ゲート絶縁膜は、しかしながら、ゲート絶縁膜と接する誘電体層の上面部分例えば、エッジ部分を除いて、誘電体層の上面上のゲート絶縁膜を含まない。ゲート絶縁膜は、フィンの側面間において隣接する誘電体層の上面部分を除いて、誘電体層の上面上のゲート絶縁膜を含まない。ゲート絶縁膜が形成される部分の隣接間では、ゲート絶縁膜の膜厚と同程度に形成される。ゲート絶縁膜の側面のみまたはエッジ部分は、誘電体層の上面上と接している。一実施形態において、約80またはそれより大きいか約99.9かそれより小さい程度のゲート電極の誘電体層の上面領域は、ゲート絶縁膜に覆われていない。他の実施形態において、約90またはそれより大きいか約99.9かそれより小さい程度のゲート電極の誘電体層の上面領域は、ゲート絶縁膜に覆われていない。他の実施形態において、約95またはそれより大きいか約99.9かそれより小さい程度のゲート電極の誘電体層の上面領域は、ゲート絶縁膜に覆われていない。ゲート絶縁膜は、どのような適切な絶縁材料も含み得る。一実施形態において、ゲート絶縁膜の形成熱ΔHfは、誘電体層の形成熱よりも負の大きさでより大きい。他の実施形態において、ゲート絶縁膜の形成熱は約-900J/molより大きいか約-2300J/molより小さい程度であり、誘電体層の形成熱は約-100J/molより大きいか約-1700J/molより小さい程度である。他の実施形態において、ゲート絶縁膜の形成熱は約-1800J/molより大きいか約-1800J/molより小さい程度であり、誘電体層の形成熱は約-300J/molより大きいか約-1500J/molより小さい程度である。他の実施形態において、ゲート絶縁膜の形成熱は約-1500J/molより大きいか約-1800J/molより小さい程度であり、誘電体層の形成熱は約-500J/molより大きいか約-1200J/molより小さい程度である。一実施形態において、ゲート絶縁膜の誘電率kは、誘電体層の誘電率よりも大きい。ゲート絶縁膜は、一般的には、約3.9よりも大きな誘電率を有する。一実施形態において、ゲート絶縁膜は約4.5かそれよりも大きいか200かそれよりも小さい程度の誘電率を有し、誘電体層は約2かそれよりも大きいか50かそれよりも小さい程度の誘電率を有する。他の実施形態において、ゲート絶縁膜は約4.5かそれよりも大きいか50かそれよりも小さい程度の誘電率を有し、誘電体層は約2かそれよりも大きいか30かそれよりも小さい程度の誘電率を有する。他の実施形態において、ゲート絶縁膜は約4.5かそれよりも大きいか25かそれよりも小さい程度の誘電率を有し、誘電体層は約2かそれよりも大きいか10かそれよりも小さい程度の誘電率を有する。ゲート絶縁膜は、適切な高誘電体材料haghkを含み得る。高誘電体材料の一例としては、酸化材料、例えば、酸化ハフニウムHfO2、シリケイトハフニウムHfSiO、酸化アルミニウムAl2O3、酸化タンタルTa2O5、酸化チタンTiO5、酸化ジルコジウムZrO2、酸化イットリウムY2O3、酸化シリコンジルコジウムSiZrO4、酸化ランタンLa2O3、その他の対応するシリケイト等、を含む。ゲート絶縁膜は、形成されるトランジスタの所望の実施に応じて、適切な膜厚を有する。一実施形態において、ゲート絶縁膜の膜厚は、約0.1nmかそれよりも大きく、約20nmかそれよりも小さい程度である。他の実施形態において、ゲート絶縁膜の膜厚は、約0.1nmかそれよりも大きく、約10nmかそれよりも小さい程度である。他の実施形態において、ゲート絶縁膜の膜厚は、約0.1nmかそれよりも大きく、約5nmかそれよりも小さい程度である。ゲート電極層は、ゲート絶縁間上に形成され、フィンの側面上に形成される。ゲート電極層はフィンの上面上および誘電体層上に形成される。ゲート電極層は、誘電体層の上面と接して形成され得る。ゲート電極層は、金属や金属要素を含む電気的な導電材料を含み得る。一実施形態において、ゲート電極層は、融点が500°Cかそれよりも大きい、金属、金属要素、およびこれらの組み合わせを含む。金属および金属要素の材料の一例は、タングステンW、アルミニウムAl、銅Cu、金Au、窒化チタンTiN、炭化チタンTiC、窒化炭化チタンTiCN、窒化タンタルTaN、窒化シリコンチタンTiSiC、およびこれらの組み合わせを含む。ゲート電極層は、形成されるトランジスタの所望の実施に応じて、適切な膜厚を有する。一実施形態において、ゲート電極層の膜厚は、約0.1nmかそれよりも大きく、約20nmかそれよりも小さい程度である。他の実施形態において、ゲート電極層の膜厚は、約0.1nmかそれよりも大きく、約10nmかそれよりも小さい程度である。他の実施形態において、ゲート電極層の膜厚は、約0.1nmかそれよりも大きく、約5nmかそれよりも小さい程度である。図1では図示しないが、ゲート電極は、1つまたはキャップ層および仕事関数を制御例えば、減少または増大するイオンなどの複数の特性を有する。イオンは、少なくともフィンとゲート電極層との間や、ゲート電極層とゲート絶縁膜との間の界面やこれらの組み合わせなどのゲート電極に含まれ得る。キャップ層は、ゲート電極を適切な電気的な仕事関数とするために、あらゆる適切な材料を含み得る。キャップ層の材料の一例としては、酸化ランタンLa2O3、酸化アルミニウムAl2O3等を含む。他の実施形態において、ゲート電極は、電気的な仕事関数を制御例えば、減少または増大するための一つまたは複数のゲートを含む。イオンは、少なくともゲート絶縁膜、フィンとゲート絶縁膜との間の界面、ゲート電極層とゲート絶縁間との間の界面、およびこれらの組み合わせなどに含まれ得る。イオンの一例としては、アルミニウムAl、窒素N、砒素As、フッ素F、インジウムIn、等が含まれ得る。イオンは、1つまたは複数のイオンインプラにより、導入される。イオンは、例えば、ドーズ量が約1×1015atom/cm2かそれよりも大きく、約1×1015atom/cm2かそれよりも小さい程度であって、約2KeVかそれよりも大きく、約40KeVかそれよりも小さい程度のエネルギーレベルで、導入され得る。図2は、マルチゲート電界効果トランジスタのゲート電極200の他の例を示す断面を示すものである。ゲート電極200は、半導体基板例えば、シリコン基板204、半導体基板204上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等206、誘電体層上のフィン208、フィンの側面上のゲート絶縁膜210、フィン上のゲート電極層212、およびフィンを覆うように設けられるポリシリコン層214、を含み得る。ゲート電極200は、フィンの上面上に形成されるハードマスク層を更に含むことを除き、半導体基板204、誘電体層206、フィン208、ゲート絶縁膜210、ゲート電極層212、およびポリシリコン層214を図1に示したゲート電極100と同様に含み得る。ゲート電極200はフィンの上面上に形成されるハードマスク層を含むため、ゲート絶縁膜およびゲート電極層は、ハードマスク層の上面上および側面上に形成される。図1においてゲート電極を示したことと同様に、ゲート絶縁膜210は、ゲート絶縁膜と接する誘電体層の上面部分を除いて、誘電体層の上面上には形成されない。ハードマスク層は、ゲート電極が低い電気的な仕事関数を有するための小さな酸素拡散率を有するあらゆる適切な材料を含み得る。ハードマスク層は、誘電体層よりも小さな酸素拡散率を有する。一実施形態において、ハードマスク層は、誘電体層よりも小さな酸素拡散率である、約1×10-25cm2s-1またはそれより大きいかまたは約1×10-13cm2s-1またはそれより小さい程度を有し得る。他の実施形態において、ハードマスク層は、誘電体層よりも小さな酸素拡散率である、約1×10-23cm2s-1またはそれより大きいかまたは約1×10-14cm2s-1またはそれより小さい程度を有し得る。他の実施形態において、ハードマスク層は、誘電体層よりも小さな酸素拡散率である、約1×10-20cm2s-1またはそれより大きいかまたは約1×10-15cm2s-1またはそれより小さい程度を有し得る。ハードマスク層は、誘電体層よりも小さな格子間酸素濃度を含み得る。一実施形態において、ハードマスク層は、誘電体層よりも小さな格子間酸素濃度である、約1×1016atomcm-3またはそれより大きいかまたは約5×1021atomcm-3またはそれより小さい程度を有し得る。他の実施形態において、ハードマスク層は、誘電体層よりも小さな格子間酸素濃度である、約1×1017atomcm-3またはそれより大きいかまたは約2×1021atomcm-3またはそれより小さい程度を有し得る。他の実施形態において、ハードマスク層は、誘電体層よりも小さな格子間酸素濃度である、約1×1018atomcm-3またはそれより大きいかまたは約5×1020atomcm-3またはそれより小さい程度を有し得る。ハードマスク層は、誘電体層よりも大きな格子間窒素濃度を含み得る。一実施形態において、ハードマスク層は、誘電体層よりも大きな格子間窒素濃度である、約1×1020atomcm-3またはそれより大きいかまたは約5×1023atomcm-3またはそれより小さい程度を有し得る。他の実施形態において、ハードマスク層は、誘電体層よりも大きな格子間窒素濃度である、約1×1021atomcm-3またはそれより大きいかまたは約5×1023atomcm-3またはそれより小さい程度を有し得る。他の実施形態において、ハードマスク層は、誘電体層よりも大きな格子間窒素濃度である、約1×1022atomcm-3またはそれより大きいかまたは約5×1023atomcm-3またはそれより小さい程度を有し得る。他の実施形態において、ハードマスク層は、誘電体層よりも大きな格子間窒素濃度である、約1×1020atomcm-3程度を有し得る。ハードマスク層は、窒素を含み得る。例としては、例えば、SiON、SiN等がある。ハードマスク層は、形成されるトランジスタの所望の実施に応じて、適切な膜厚を有する。一実施形態において、ハードマスク層の膜厚は、約1nmかそれよりも大きく、約50nmかそれよりも小さい程度である。他の実施形態において、ハードマスク層の膜厚は、約3nmかそれよりも大きく、約40nmかそれよりも小さい程度である。他の実施形態において、ハードマスク層の膜厚は、約5nmかそれよりも大きく、約30nmかそれよりも小さい程度である。ゲート電極は、必ずしもハードマスク層上のゲート電極層およびまたはゲート絶縁膜を含む必要がない。一実施形態として、ここでは図2において、ゲート電極が、ハードマスク層上のゲート絶縁膜を含んでいない。他の実施形態においては、ゲート電極が、ハードマスク層上のゲート電極層を含んでいない。他の実施形態においては、ゲート電極が、ハードマスク層上のゲート電極層およびゲート絶縁膜を含んでいない。図3は、マルチゲート電界効果トランジスタ302のゲート電極200の他の例を示す断面を示すものである。ゲート電極300は、半導体基板例えば、シリコン基板304、半導体基板304上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等306、誘電体層上のフィン308、フィンの側面上のゲート絶縁膜310、フィン上のゲート電極層312、およびフィンを覆うように設けられるポリシリコン層314、を含み得る。トランジスタ302のチャネルは、N型半導体やP型半導体のいずれかが導入され得る。一実施形態おいては、トランジスタ302は、P型の電界効果トランジスタである。ゲート電極300は、フィンの上面上に形成される酸素拡散バリア膜318を更に含むことを除き、半導体基板304、誘電体層306、フィン308、ゲート絶縁膜310、ゲート電極層312、およびポリシリコン層314を図1に示したゲート電極100と同様に含み得る。酸素拡散バリア膜は、誘電体膜の上面上に形成され、ゲート酸化膜は、酸素拡散バリア膜上に形成される。酸素拡散バリア膜は、誘電体層306からポリシリコン層314への酸素拡散を和らげるたり防止したりするためのあらゆる適切な材料を含み得る。換言すると、酸素拡散バリア膜は、誘電体層よりも小さな酸素拡散率を有する。一実施形態において、酸素拡散バリア膜は、誘電体層よりも小さな酸素拡散率である、約1×10-25cm2s-1またはそれより大きいかまたは約1×10-13cm2s-1またはそれより小さい程度を有し得る。他の実施形態において、酸素拡散バリア膜は、誘電体層よりも小さな酸素拡散率である、約1×10-23cm2s-1またはそれより大きいかまたは約1×10-14cm2s-1またはそれより小さい程度を有し得る。他の実施形態において、酸素拡散バリア膜は、誘電体層よりも小さな酸素拡散率である、約1×10-20cm2s-1またはそれより大きいかまたは約1×10-15cm2s-1またはそれより小さい程度を有し得る。酸素拡散バリア膜は、誘電体層よりも小さな格子間酸素濃度を含み得る。一実施形態において、酸素拡散バリア膜は、誘電体層よりも小さな格子間酸素濃度である、約1×1016atomcm-3またはそれより大きいかまたは約5×1021atomcm-3またはそれより小さい程度を有し得る。他の実施形態において、酸素拡散バリア膜は、誘電体層よりも小さな格子間酸素濃度である、約1×1017atomcm-3またはそれより大きいかまたは約2×1021atomcm-3またはそれより小さい程度を有し得る。他の実施形態において、酸素拡散バリア膜は、誘電体層よりも小さな格子間酸素濃度である、約1×1018atomcm-3またはそれより大きいかまたは約5×1020atomcm-3またはそれより小さい程度を有し得る。酸素拡散バリア膜は、誘電体層よりも大きな格子間窒素濃度を含み得る。一実施形態において、酸素拡散バリア膜は、誘電体層よりも大きな格子間窒素濃度である、約1×1016atomcm-3またはそれより大きいかまたは約5×1021atomcm-3またはそれより小さい程度を有し得る。他の実施形態において、酸素拡散バリア膜は、誘電体層よりも大きな格子間窒素濃度である、約1×1017atomcm-3またはそれより大きいかまたは約5×1021atomcm-3またはそれより小さい程度を有し得る。他の実施形態において、酸素拡散バリア膜は、誘電体層よりも大きな格子間窒素濃度である、約1×1018atomcm-3またはそれより大きいかまたは約5×1020atomcm-3またはそれより小さい程度を有し得る。他の実施形態において、酸素拡散バリア膜は、誘電体層よりも大きな格子間窒素濃度である、約1×1020atomcm-3程度を有し得る。酸素拡散バリア膜は、形成されるトランジスタの所望の実施に応じて、適切な膜厚を有する。一実施形態において、ハードマスク層の膜厚は、約1nmかそれよりも大きく、約50nmかそれよりも小さい程度である。他の実施形態において、ハードマスク層の膜厚は、約3nmかそれよりも大きく、約40nmかそれよりも小さい程度である。他の実施形態において、ハードマスク層の膜厚は、約5nmかそれよりも大きく、約30nmかそれよりも小さい程度である。図4は、マルチゲート電界効果トランジスタ402のゲート電極400の他の例を示す断面を示すものである。ゲート電極400は、半導体基板例えば、シリコン基板404、半導体基板404上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等406、誘電体層上のフィン408、フィンの側面上のゲート絶縁膜410、フィン上のゲート電極層412、フィンの上面上のハードマスク層416、誘電体層上の酸素拡散層418、およびフィンを覆うように設けられるポリシリコン層414、を含み得る。ゲート電極200は、フィンの上面上に形成されるハードマスク層416を更に含むことを除き、半導体基板404、誘電体層406、フィン408、ゲート絶縁膜410、ゲート電極層412、およびポリシリコン層214を図3に示したゲート電極300と同様に含み得る。ゲート電極は、必ずしもハードマスク層上のゲート電極層およびまたはゲート絶縁膜を含む必要がない。一実施形態として、ここでは図4において、ゲート電極が、ハードマスク層上のゲート絶縁膜を含んでいない。他の実施形態においては、ゲート電極が、ハードマスク層上のゲート電極層を含んでいない。他の実施形態においては、ゲート電極が、ハードマスク層上のゲート電極層およびゲート絶縁膜を含んでいない。図5は、マルチゲート電界効果トランジスタ502のゲート電極500の他の例を示す断面を示すものである。ゲート電極500は、半導体基板例えば、シリコン基板504、半導体基板504上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等506、誘電体層上のフィン508、フィンの側面上のゲート絶縁膜510、フィン上のゲート電極層512、誘電体層506の上面上の酸素拡散バリア膜518、およびフィンを覆うように設けられるポリシリコン層514を含み得る。トランジスタ302のチャネルは、N型半導体やP型半導体のいずれかが導入され得る。一実施形態おいては、トランジスタ302は、P型の電界効果トランジスタである。ゲート電極500は、誘電体層506の上面上の酸素拡散バリア膜518を更に含むことを除き、半導体基板504、誘電体層506、フィン508、ゲート絶縁膜510、ゲート電極層512、およびポリシリコン層514を図1に示したゲート電極100と同様に含み得る。酸素拡散バリア膜518は、誘電体膜の上面上に形成される。ゲート絶縁膜は、図1に示した関係と同様に、フィンの側面上に形成されゲート絶縁膜の側面上と接する誘電体層の上面部分を除いて、誘電体層例えば、BOX層の上面上のゲート絶縁膜を含まない。図7は、マルチゲート電界効果トランジスタ702のゲート電極700の他の例を示す断面を示すものである。ゲート電極700は、半導体基板例えば、シリコン基板704、半導体基板704上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等706、誘電体層上のフィン708、フィンの側面上のゲート絶縁膜710、フィン上のゲート電極層712、誘電体層上の第1酸素拡散層720、およびフィンを覆うように設けられるポリシリコン層714、を含み得る。トランジスタ702のチャネルは、N型半導体やP型半導体のいずれかが導入され得る。一実施形態おいては、トランジスタ702は、P型の電界効果トランジスタである。ゲート電極700は、誘電体層の上面上に形成される第1酸素拡散層720および誘電体層の上面上のゲート絶縁膜710を更に含むことを除き、半導体基板704、誘電体層706、フィン708、ゲート絶縁膜710、ゲート電極層712、ハードマスク層710、およびポリシリコン層714を図1に示したゲート電極700と同様に含み得る。第1酸素拡散層720は誘電体層の上面上に形成され、ゲート絶縁膜710は、第1酸素拡散層720上に形成される。第1酸素拡散膜は、誘電体層706からポリシリコン層714への酸素拡散を増大させるためのあらゆる適切な材料を含み得る。換言すると、第1酸素拡散膜は、誘電体層よりも大きな酸素拡散率を有する。一実施形態において、第1酸素拡散膜は、誘電体層よりも大きな酸素拡散率である、約1×10-20cm2s-1かそれより大きいかまたは約1×10-10cm2s-1かそれより小さい程度を有し得る。他の実施形態において、第1酸素拡散膜は、誘電体層よりも大きな酸素拡散率である、約1×10-18cm2s-1かそれより大きいかまたは約1×10-13cm2s-1かそれより小さい程度を有し得る。他の実施形態において、第1酸素拡散膜は、誘電体層よりも大きな酸素拡散率である、約1×10-16cm2s-1かそれより大きいかまたは約1×10-15cm2s-1かそれより小さい程度を有し得る。第1酸素拡散膜は、誘電体層よりも大きな格子間酸素濃度を含み得る。一実施形態において、第1酸素拡散膜は、誘電体層よりも大きな格子間酸素濃度である、約5×1019atomcm-3かそれより大きいかまたは約5×1023atomcm-3かそれより小さい程度を有し得る。他の実施形態において、第1酸素拡散膜は、誘電体層よりも大きな格子間酸素濃度である、約5×1020atomcm-3かそれより大きいかまたは約5×1023atomcm-3かそれより小さい程度を有し得る。他の実施形態において、第1酸素拡散膜は、誘電体層よりも大きな格子間酸素濃度である、約5×1021atomcm-3かそれより大きいかまたは約5×1023atomcm-3かそれより小さい程度を有し得る。第1酸素拡散膜は、いかなる適切な酸化物を含み得る。第1酸素拡散膜の例として、例えば、シリコン酸化物例えば、SiO2、酸素が濃いoxygenrichシリコン酸化物、TEOStetraethyorthosilicate、高濃度プラズマHDP酸化物、等を含む。第1酸素拡散膜は、形成されるトランジスタの所望の実施に応じて、適切な膜厚を有する。一実施形態において、第1酸素拡散膜の膜厚は、約5nmかそれよりも大きく、約50nmかそれよりも小さい程度である。他の実施形態において、第1酸素拡散膜の膜厚は、約7nmかそれよりも大きく、約40nmかそれよりも小さい程度である。他の実施形態において、第1酸素拡散膜の膜厚は、約10nmかそれよりも大きく、約30nmかそれよりも小さい程度である。ゲート電極700は、約4.6eVかそれよりも大きい程度の電気的な仕事関数を有し得る。一実施形態において、ゲート電極は、約4.7eVかそれよりも大きい程度の電気的な仕事関数を有し得る。他の実施形態において、ゲート電極は、約5.0eVかそれよりも大きい程度の電気的な仕事関数を有し得る。他の実施形態において、ゲート電極は、約5.2eVかそれよりも大きい程度の電気的な仕事関数を有し得る。図8は、マルチゲート電界効果トランジスタ802のゲート電極800の他の例を示す断面を示すものである。ゲート電極800は、半導体基板例えば、シリコン基板804、半導体基板804上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等806、誘電体層上のフィン808、フィンの側面上のゲート絶縁膜810、フィン上のゲート電極層812、フィンの上面上のハードマスク層816、誘電体層上の第1酸素拡散層820、およびフィンを覆うように設けられるポリシリコン層814、を含み得る。ゲート電極800は、フィンの上面上のハードマスク層816を更に含むことを除き、半導体基板804、誘電体層806、フィン808、ゲート絶縁膜810、ゲート電極層812、第1酸素拡散膜820、およびポリシリコン層814を図7に示したゲート電極700と同様に含み得る。ゲート電極は、フィンの上面上にハードマスク層を含むため、ゲート絶縁膜およびゲート電極層は、ハードマスク層の上面上に形成される。ゲート絶縁膜およびまたはゲート電極層は、必ずしもハードマスク層上に形成される必要がない。一実施形態として、ここでは図8において、ゲート絶縁膜は、ハードマスク層の上面上に形成されていない。他の実施形態においては、ゲート電極層は、ハードマスク層の上面上に形成されない。他の実施形態においては、ゲート絶縁膜およびゲート電極層、ハードマスク層上に形成されない。図9は、マルチゲート電界効果トランジスタ902のゲート電極900の他の例を示す断面を示すものである。ゲート電極900は、半導体基板例えば、シリコン基板904、半導体基板904上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等906、誘電体層上のフィン908、誘電体層の上面上の第1酸素拡散層920、フィンの側面上のゲート絶縁膜910、フィン上のゲート電極層912、誘電体層上の第1酸素拡散層920、およびフィンを覆うように設けられるポリシリコン層914、を含み得る。ゲート電極900は、誘電体層の上面上の第1酸素拡散層920を更に含むことを除き、半導体基板904、誘電体層906、フィン908、ゲート絶縁膜910、ゲート電極層912、およびポリシリコン層914を図1に示したゲート電極700と同様に含み得る。第1酸素拡散層920は、誘電体層の上面上に形成される。ゲート絶縁膜は、図1に示したトランジスタ100の関係と同様にフィンの側面上のゲート絶縁膜と接する誘電体層の上面部分を除いて、誘電体層の上面上には形成されない。図10は、マルチゲート電界効果トランジスタ1002のゲート電極1000の他の例を示す断面を示すものである。ゲート電極1000は、半導体基板例えば、シリコン基板1004、半導体基板1004上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等1006、誘電体層上のフィン1008、フィンの側面上のゲート絶縁膜1010、フィン上のゲート電極層1012、フィンの上面上のハードマスク層1016、誘電体層上の第1酸素拡散層1020、およびフィンを覆うように設けられるポリシリコン層1014、を含み得る。ゲート電極1000は、フィンの上面上のハードマスク層1016を更に含むことを除き、半導体基板1004、誘電体層1006、フィン1008、ゲート絶縁膜1010、ゲート電極層1012、第1酸素拡散膜1020、およびポリシリコン層1014を図9に示したゲート電極900と同様に含み得る。ゲート電極は、フィンの上面上にハードマスク層を含むため、ゲート絶縁膜およびゲート電極層は、ハードマスク層の上面上に形成される。ゲート絶縁膜およびまたはゲート電極層は、必ずしもハードマスク層上に形成される必要がない。一実施形態として、ここでは図10において、ゲート絶縁膜は、ハードマスク層の上面上に形成されていない。他の実施形態においては、ゲート電極層は、ハードマスク層の上面上に形成されない。他の実施形態においては、ゲート絶縁膜およびゲート電極層、ハードマスク層上に形成されない。図11は、マルチゲート電界効果トランジスタ1102のゲート電極1100の他の例を示す断面を示すものである。ゲート電極1100は、半導体基板例えば、シリコン基板1104、半導体基板1104上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等1106、誘電体層上のフィン1108、フィンの側面上のゲート絶縁膜1110、フィン上のゲート電極層1112、誘電体層上の第1酸素拡散層1120、フィンの上面上の第2酸素拡散層1122、およびフィンを覆うように設けられるポリシリコン層1014、を含み得る。第2酸素拡散層1120は、図7で示した第1酸素拡散層1112と同様の材料を含み得る。ゲート電極1100は、フィンの上面上の第2酸素拡散層1120を更に含むことを除き、半導体基板1104、誘電体層1106、フィン1108、ゲート絶縁膜1110、ゲート電極層1112、第1酸素拡散膜1120、およびポリシリコン層1114を図7に示したゲート電極900と同様に含み得る。ゲート電極1100は、フィンの上面上に第2酸素拡散層を含むため、ゲート絶縁膜およびゲート電極層は、第2酸素拡散層の上面上および側面上に形成される。ゲート電極は、必ずしも第2酸素拡散層の上面上のゲート絶縁膜およびまたはゲート電極層上を含む必要がない。一実施形態として、ここでは図11において、ゲート電極は、第2酸素拡散層上のゲート絶縁膜を含まない。他の実施形態においては、ゲート電極は、第2酸素拡散層の上面上のゲート電極層を含まない。他の実施形態においては、ゲート電極は、第2酸素拡散層の上面上のゲート絶縁膜およびゲート電極層上を含まない。図12は、マルチゲート電界効果トランジスタ1202のゲート電極1200の他の例を示す断面を示すものである。ゲート電極1200は、半導体基板例えば、シリコン基板1204、半導体基板1204上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等1206、誘電体層上のフィン1208、フィンの側面上のゲート絶縁膜1210、フィン上のゲート電極層1212、誘電体層上の第1酸素拡散層1220、フィンの上面上の第2酸素拡散層1220、第2酸素拡散層の上面上のハードマスク層1216、およびフィンを覆うように設けられるポリシリコン層1214、を含み得る。ゲート電極1200は、第2酸素拡散層の上面上のハードマスク層1216を更に含むことを除き、半導体基板1204、誘電体層1206、フィン1208、ゲート絶縁膜1120、ゲート電極層1212、第1酸素拡散膜1220、およびポリシリコン層1214を図11に示したゲート電極1100と同様に含み得る。ゲート電極1200は、第2酸素拡散層の上面上のハードマスク層1216を含むため、ゲート絶縁膜およびゲート電極層は、ハードマスク層の上面上および側面上に形成される。ゲート電極は、必ずしもハードマスク層の上面上および側面上のゲート絶縁膜およびまたはゲート電極層上を含む必要がない。一実施形態として、ここでは図12において、ゲート電極は、ハードマスク層の上面上および側面上のゲート絶縁膜を含まない。他の実施形態においては、ゲート電極は、ハードマスク層の上面上および側面上のゲート電極層を含まない。他の実施形態においては、ゲート電極は、ハードマスク層の上面上および側面上のゲート絶縁膜およびゲート電極層上を含まない。図13は、マルチゲート電界効果トランジスタ1302のゲート電極1300の他の例を示す断面を示すものである。ゲート電極1300は、半導体基板例えば、シリコン基板1304、半導体基板1304上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等1306、誘電体層上のフィン1308、フィンの側面上のゲート絶縁膜1310、フィン上のゲート電極層1312、誘電体層上の第1酸素拡散層1320、フィンの上面上の第2酸素拡散層1322、およびフィンを覆うように設けられるポリシリコン層1314、を含み得る。第2酸素拡散層1120は、図7で示した第1酸素拡散層1112と同様の材料を含み得る。ゲート電極1300は、ゲート絶縁膜が誘電体層例えば、BOX層上に形成されずフィンの側面上に形成されるゲート絶縁膜の側面上に接する誘電体層の上面部分を除き、半導体基板1304、誘電体層1306、フィン1308、ゲート絶縁膜1310、ゲート電極層1312、第1酸素拡散膜1320、およびポリシリコン層1314を図1に示したゲート電極100と同様に含み得る。ゲート電極は、必ずしも第2酸素拡散層の上面上のゲート絶縁膜およびまたはゲート電極層上を含む必要がない。一実施形態として、ここでは図13において、ゲート電極は、第2酸素拡散層上のゲート絶縁膜を含まない。他の実施形態においては、ゲート電極は、第2酸素拡散層の上面上のゲート電極層を含まない。他の実施形態においては、ゲート電極は、第2酸素拡散層の上面上のゲート絶縁膜およびゲート電極層上を含まない。図14は、マルチゲート電界効果トランジスタ1402のゲート電極1400の他の例を示す断面を示すものである。ゲート電極1400は、半導体基板例えば、シリコン基板1404、半導体基板1404上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等1406、誘電体層上のフィン1408、フィンの側面上のゲート絶縁膜1410、フィン上のゲート電極層1412、誘電体層上の第1酸素拡散層1420、フィンの上面上の第2酸素拡散層1422、第2酸素拡散層の上面上のハードマスク層、およびフィンを覆うように設けられるポリシリコン層1414、を含み得る。ゲート電極1400は、第2酸素拡散層の上面上のハードマスク層1422を更に含むことを除き、半導体基板1404、誘電体層1406、フィン1408、ゲート絶縁膜1410、ゲート電極層1412、第1酸素拡散膜1420、およびポリシリコン層1414を図13に示したゲート電極1300と同様に含み得る。ゲート電極は、必ずしもハードマスク層の上面上のゲート絶縁膜およびまたはゲート電極層上を含む必要がない。一実施形態として、ここでは図14において、ゲート電極は、ハードマスク層上のゲート絶縁膜を含まない。他の実施形態においては、ゲート電極は、ハードマスク層の上面上のゲート電極層を含まない。他の実施形態においては、ゲート電極は、ハードマスク層の上面上のゲート絶縁膜およびゲート電極層上を含まない。図15は、マルチゲート電界効果トランジスタ1502のゲート電極1500の他の例を示す断面を示すものである。ゲート電極1500は、半導体基板例えば、シリコン基板1504、半導体基板1504上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等1506、誘電体層上のフィン1508、フィンの側面上のゲート絶縁膜1510、フィン上のゲート電極層1512、誘電体層上の酸素拡散バリア膜1518、フィンの上面上の第2酸素拡散層1522、およびフィンを覆うように設けられるポリシリコン層1514、を含み得る。図16は、マルチゲート電界効果トランジスタ1602のゲート電極1600の他の例を示す断面を示すものである。ゲート電極1600は、半導体基板例えば、シリコン基板1604、半導体基板1604上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等1606、誘電体層上のフィン1608、フィンの側面上のゲート絶縁膜1610、フィン上のゲート電極層1612、誘電体層上の酸素拡散バリア膜1618、フィンの上面上の第2酸素拡散層1622、第2酸素拡散層上のハードマスク1616、およびフィンを覆うように設けられるポリシリコン層1614、を含み得る。図17は、マルチゲート電界効果トランジスタ1702のゲート電極1700の他の例を示す断面を示すものである。ゲート電極1700は、半導体基板例えば、シリコン基板1704、半導体基板1704上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等1706、誘電体層上のフィン1708、フィンの側面上のゲート絶縁膜1710、フィン上のゲート電極層1712、誘電体層上の酸素拡散バリア膜1718、フィンの上面上の第2酸素拡散層1722、およびフィンを覆うように設けられるポリシリコン層1714、を含み得る。ゲート電極1700は、ゲート絶縁膜が誘電体層例えば、BOX層上に形成されずフィンの側面上に形成されるゲート絶縁膜の側面上に接する誘電体層の上面部分を除き、半導体基板1704、誘電体層1706、フィン1708、ゲート絶縁膜1710、ゲート電極層1712、酸素拡散バリア膜1718、第2酸素拡散膜1722、およびポリシリコン層1714を図1に示したゲート電極100と同様に含み得る。図18は、マルチゲート電界効果トランジスタ1802のゲート電極1800の他の例を示す断面を示すものである。ゲート電極1800は、半導体基板例えば、シリコン基板1804、半導体基板1804上の誘電体層例えば、埋め込みシリコン酸化膜やBOX層等1806、誘電体層上のフィン1808、フィンの側面上のゲート絶縁膜1810、フィン上のゲート電極層1812、誘電体層上の酸素拡散バリア膜1818、フィンの上面上の第2酸素拡散層1822、第2酸素拡散層上のハードマスク1816、およびフィンを覆うように設けられるポリシリコン層1814、を含み得る。ゲート電極1800は、第2酸素拡散層上のハードマスク層を更に含むことを除き、半導体基板1804、誘電体層1806、フィン1808、ゲート絶縁膜1810、ゲート電極層1812、酸素拡散バリア膜1818、第2酸素拡散膜1822、およびポリシリコン層1814を図17に示したゲート電極1700と同様に含み得る。図15-図18において、ゲート絶縁膜は、必ずしも第2酸素拡散層またはハードマスク層の上面上のゲート絶縁膜およびまたはゲート電極層上を含む必要がない。一実施形態として、ここでは図15-図18において、ゲート電極は、第2酸素拡散層またはハードマスク層上のゲート絶縁膜を含まない。他の実施形態においては、ゲート電極は、第2酸素拡散層またはハードマスク層の上面上のゲート電極層を含まない。他の実施形態においては、ゲート電極は、第2酸素拡散層またはハードマスク層の上面上のゲート絶縁膜およびゲート電極層上を含まない。図19は、マルチゲート電界効果トランジスタ1902のゲート電極の他の例を示す断面を示すものである。トランジスタ1902は、第1ゲート電極1900および第2ゲート電極1950を備える。第1ゲート電極1900は、図1-図18で示したゲート電極100、200、300、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800のグループから構成される。トランジスタは、同一の半導体基板例えば、シリコン基板上に、第1ゲート電極1900および第2ゲート電極1950を備える。トランジスタは、半導体基板上の誘電体層例えば、埋め込み酸化膜やBOX層1906およびトランジスタは誘電体層上のゲート電極を備える。ゲート電極1950は、誘電体層上のフィン1958、フィンの側面上のゲート絶縁膜1960、フィン上のゲート電極層1962、フィン上のハードマスク層1966、およびフィンを覆うように設けられるポリシリコン層1964、を含み得る。図19では簡略化のために、一例としてゲート電極は、フィンを覆うハードマスク層を備えていない。ゲート電極は、誘電体層の上面上のゲート絶縁膜を備える。第1ゲート電極1900は、第2ゲート電極1950よりも、小さい電気的な仕事関数を有し得る。一実施形態において、第1ゲート電極は、第2ゲート電極よりも、小さい電気的な仕事関数を有し得る。第1ゲート電極は約4.6eVよりも小さい電気的な仕事関数を有し得、第2ゲート電極は約4.6eVよりも大きい電気的な仕事関数を有し得る。他の実施形態において、第1ゲート電極は、第2ゲート電極よりも小さい電気的な仕事関数である、約0.2eVかそれよりも大きいおよび約1.2eVかそれよりも大きい程度を有し得る。他の実施形態において、第1ゲート電極は、第2ゲート電極よりも小さい電気的な仕事関数である、約0.4eVかそれよりも大きいおよび約1.0eVかそれよりも大きい程度を有し得る。他の実施形態において、第1ゲート電極1900は、第2ゲート電極1950よりも、大きい電気的な仕事関数を有し得る。一実施形態において、第1ゲート電極は、第2ゲート電極よりも、大きい電気的な仕事関数を有し得る。第1ゲート電極は約4.6eVよりも大きい電気的な仕事関数を有し得、第2ゲート電極は約4.6eVよりも小さい電気的な仕事関数を有し得る。他の実施形態において、第1ゲート電極は、第2ゲート電極よりも大きい電気的な仕事関数である、約0.2eVかそれよりも大きいおよび約1.2eVかそれよりも大きい程度を有し得る。他の実施形態において、第1ゲート電極は、第2ゲート電極よりも大きい電気的な仕事関数である、約0.4eVかそれよりも大きいおよび約1.0eVかそれよりも大きい程度を有し得る。図20は、マルチゲート電界効果トランジスタ1202のゲート電極の他の例を示す断面を示すものである。トランジスタ1202は、第1ゲート電極1200および第2ゲート電極2050を備える。トランジスタは、同一の半導体基板例えば、シリコン基板2004上に、2つのゲート電極2000を備える。トランジスタは、半導体基板上の誘電体層例えば、埋め込み酸化膜やBOX層2006およびトランジスタは誘電体層上の2つのゲート電極を備える。第1ゲート電極2000および第2ゲート電極2050は、図1-図18で示したゲート電極100、200、300、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800のグループから構成される。一実施形態において、第1トランジスタ2002は、図3-図6および図15-図18で示したゲート電極300、400、500、600、1500、1600、1700、1800のグループから構成される。第2トランジスタ2050は、図4-図14で示したゲート電極400、500、600、700、800、900、1000、1100、1200、1300、1400のグループから構成される。2つまたはそれ以上のゲート電極は、いかなる適切な電気的な仕事関数も含み得る。第1ゲート電極2000は、第2ゲート電極2050よりも、小さい電気的な仕事関数を有し得る。一実施形態において、第1ゲート電極は、第2ゲート電極よりも、小さい電気的な仕事関数を有し得る。第1ゲート電極は約4.6eVよりも小さい電気的な仕事関数を有し得、第2ゲート電極は約4.6eVよりも大きい電気的な仕事関数を有し得る。他の実施形態において、第1ゲート電極は、第2ゲート電極よりも小さい電気的な仕事関数である、約0.2eVかそれよりも大きいおよび約1.2eVかそれよりも大きい程度を有し得る。他の実施形態において、第1ゲート電極は、第2ゲート電極よりも小さい電気的な仕事関数である、約0.4eVかそれよりも大きいおよび約1.0eVかそれよりも大きい程度を有し得る。次に、図21-図24および図25-図28を用い、複数のマルチゲートトランジスタのゲート電極の2つの製造方法の一例について説明する。図21は、マルチゲートトランジスタ2102のゲート電極2100が形成された初期の状態を示す断面図である。図21に示すように、半導体基板2104上および誘電体層2106上に、フィン2108を形成する。図21に更に示すように、フィンの上面上に、ハードマスク層2116を形成する。ここでは、簡略化のために示していないが、他の実施形態においては、フィン上にハードマスク層を形成することを備えない。誘電体層は、埋め込みシリコン酸化膜またはBOX層などでも良く、あらゆる適切な技術により半導体基板上に形成され得る。堆積技術の例としては、プラズマエッチャント化学気相反応法PECVD、低圧化学気相反応法LPCVD、高圧化学気相反応法HPCVD等の化学気相反応法CVDを含む。フィンおよびハードマスク層は、誘電体層上のフィン材料およびフィン材料上のハードマスク材料等により形成され得る。これら層の除去方法としては、適切なパターン化されたレジスト等により形成され得る。パターン化されたレジストは、光学的リソグラフィーやトランジスタのサイドウォール技術等により形成できる。フィン材料層およびハード材料層の部分は、トランジスタの要素に実質的にダメージおよびまたは除去することがないいくつかの適切なエッチャントとこれらの層とを接触させることにより、除去することが可能である。適切なエッチングの試薬やプロセスの選択は、例えば、フィン材料、ハードマスク材料、フィンの高さおよび幅、実施される望まれるトランジスタの製造などによる。等方性およびまたは異方性のウェットエッチングおよびまたはドライエッチングを実施可能である。シリコン層のためのウェットエッチングの例としては、テトラメチルアンモニウムハイドロイドTMAH,アルキルメタルハイドロイド例えば、硝酸カリウムKOHや硝酸セシウムCeOH等がある。反応性イオンエッチングREIを含むドライエッチングの例としては、例えば、HBrを含む混合ガス例えば、HBrとO2との混合ガス、HBr/NF3/HeおよびO2の混合ガス、SF6、HBrおよびO2の混合ガス等がある。混合ガスとして、更にCl2を含んでも良い。図22は、フィン2108の側面上に形成するゲート絶縁膜2200の形成方法を示すものである。ゲート絶縁膜は、ゲート絶縁膜と接する誘電体層の上面部分例えば、エッジ部分を除いて、誘電体層の上面上には形成されない。ゲート絶縁膜は、ゲート絶縁材料およびゲート絶縁材料上の保護膜を含み、誘電体層上のゲート絶縁材料膜および保護膜を除去し、残存する保護膜を除去することで形成され得る。誘電体層上のゲート絶縁材料膜および保護膜の部分は、ゲート絶縁膜と接する誘電体層の上面部分例えば、エッジ部分を除いて結果としてのゲート絶縁膜が誘電体層の上面上に形成されないように、除去される。誘電体層上のゲート絶縁材料および保護膜が除去されると、フィンの上面上のゲート絶縁膜および保護膜もまた除去され得る。ゲート絶縁材料膜および保護膜の部分は、異方性イオン反応エッチングRIEを含むあらゆる適切な技術により、除去され得る。残存する保護膜は、ウェットエッチングを含むあらゆる適切な技術により、除去され得る。保護膜は、保護膜の下のゲート絶縁材料膜を除去プロセス例えば、RIEから保護するために、あらゆる適切な材料を含み得る。例えば、保護膜は、図1に示したゲート金属膜110と同様の材料等を用いることが可能である。図23は、フィン上のゲート電極層2300の形成方法を示している。ゲート電極層はCVDを含むあらゆる適切な技術により形成され得る。図24は、フィン上のポリシリコン層2400の形成方法を示している。ポリシリコン層はCVDを含むあらゆる適切な技術により形成され得る。図25-図28は、マルチゲート電界効果トランジスタのゲート電極の形成方法の他の例を示している。図25は、マルチゲート電界効果トランジスタ2502のゲート電極2500の断面図を示すものである。図25は、半導体基板2504および誘電体層2508上のフィン2508の形成方法を示している。図25は、更にフィン上の層2530の形成方法を示している。フィン上のこの層は、単層または複数層でも良い。一実施形態において、フィン上のこの層は、ハードマスク層を含むものである。他の実施形態において、フィン上のこの層は、第2酸素拡散層を含むものである。他の実施形態において、フィン上のこの層は、第2酸素拡散層および第2酸素拡散層上のハードマスク層を含むものである。ここでは、簡略化のために、いくつかの実施形態において説明したものに伴うものを示す。図25は、更に誘電体層2506の上面上の酸素拡散バリア層2550または第1酸素拡散膜2552の形成方法を示している。この酸素拡散バリア層は、あらゆる適切な技術により形成され得る。一実施形態において、酸素拡散バリア層は、誘電体層の上面中に、窒素を導入することにより形成され得る。窒素は、適切な技術により導入され得る。例えば、誘電体層の上面中に窒素を導入する例としては、アンモニアガスNH2を用いたサーマル窒素、N2プラズマやNH3プラズマを用いたプラズマ窒素、アニーリングによる窒素イオン導入等がある。第1酸素拡散膜2552は、あらゆる適切な技術により形成され得る。一実施形態において、酸素拡散膜は、誘電体層の上面中に酸素を導入することにより形成され得る。酸素は、あらゆる適切な技術により導入される。例えば、誘電体層の上面中に酸素を導入する例としては、レートガス例えば、Xe、Krのイオンを用いたサーマル酸素、アニーリングによる酸素イオン導入等がある。他の実施形態において、酸素拡散層は、酸素例えば、シリコン酸化膜を堆積すること等によっても形成され得る。例えば、シリコン酸化膜は、TESOや酸素を用いたCVD等により形成可能である。ここでは、簡略化のために図25では図示しなかったが、誘電体層上に酸素拡散バリア層または第1酸素拡散層を形成する方法は、これに限られることはない。図26は、フィンの側面上にゲート絶縁膜2600を形成する方法を示している。一実施形態において、ゲート絶縁膜は、フィンの側面および上面に形成されゲート絶縁膜と接する誘電体層の上面部分を除いて、誘電体層の上面上には形成されない。他の実施形態において、ゲート絶縁膜は、誘電体層上に形成され得る。ゲート絶縁膜は、図22において説明したゲート絶縁膜2200と同様の方法にて形成され得る。図27は、フィン上のゲート電極層2700の形成方法を示している。ゲート電極層はCVDを含むあらゆる適切な技術により形成され得る。図28は、フィン上のポリシリコン層2800の形成方法を示している。ポリシリコン層はCVDを含むあらゆる適切な技術により形成され得る。図29は、マルチゲート電界効果トランジスタのゲート電極の製造方法2900の一例を示している。ステップ2902において、フィンを半導体基板上および誘電体層上に形成する。ステップ2904において、フィンの側壁上にゲート絶縁膜を形成する。但し、この方法において、ゲート絶縁膜は、フィンの側壁上および上面上に形成されゲート絶縁膜と接する誘電体層の上面部分を除いて、誘電体層の上面上には形成しない。ステップ2906において、フィン上にゲート電極を形成する。ステップ2908において、フィン上にポリシリコン層を形成する。一実施形態において、フィンの上面上にハードマスク層を形成することを含むものである。図30は、マルチゲート電界効果トランジスタのゲート電極の製造方法3000の一例を示している。ステップ3002において、フィンを半導体基板上および誘電体層上に形成する。ステップ3004において、誘電体層の上面上に酸素拡散バリア膜または第1酸化拡散膜を形成する。ステップ3006において、フィン上にゲート電極を形成する。ステップ3008において、フィン上にポリシリコン層を形成する。以上の説明は、開示した本発明の例示を含むものであり、発明の範囲を限定することは意図していない。もちろん、開示される発明を記載することを目的とした構成または方法の全ての想定される組み合わせを記述することは可能でないが、この技術分野における通常の知識を有する者が開示される発明のたくさんの置換や組み合わせだと更に分かることについては含まれることは可能である。従って、開示される発明は、全ての置換、修正、変形が包含され得、添付の請求の範囲や意図に含まれる。さらに、明細書または請求の範囲で用いられる含むcontain含むincludes,有するhas,含むinvolve,またはこれらの変形の用語の広がりは、用語具備するcomprising,や請求の範囲において使用される枕詞的な用語具備するcomprisingについても同様に含まれ得る。"