"複数の個基板になる部分を含む未焼結のセラミック層を積層して積層体を形成し、前記積層体を焼成した後に、前記個基板に分割して積層型セラミック電子部品を製造する製造方法において、前記積層体を形成するための未焼結の前記セラミック層のうち、少なくとも一層の第1のセラミック層について、前記個基板になる部分に、前記個基板になる部分の境界線との間に間隔を設けて並ぶ複数の第1の貫通孔を形成する第1の工程と、前記第1の貫通孔に導電性ペーストを充填する第2の工程と、前記第1の貫通孔に前記導電性ペーストが充填された未焼結の前記第1のセラミック層に、前記第1の貫通孔に部分的に重なり、かつ前記境界線に達する第2の貫通孔を形成する第3の工程と、前記第2の貫通孔に、前記積層体を焼成するときに焼失する焼失材料を充填する第4の工程と、を備え、前記積層体を焼成した後に、前記第1のセラミック層の前記第1の貫通孔に充填された前記導電性ペーストが焼結してビアホール導体が形成され、該ビアホール導体は、前記第1のセラミック層の前記第2の貫通孔に充填された前記焼失材料が焼失して形成された空間内に露出し、前記空間内に露出した前記ビアホール導体にめっき処理を施して側面電極を形成する工程をさらに備えたことを特徴とする、セラミック型電子部品の製造方法。前記積層体を形成するための未焼成の前記セラミック層のうち、前記第1のセラミック層に積層される少なくとも一層の第2のセラミック層について、前記第1のセラミック層に積層されたときに前記第1のセラミック層の前記第1の貫通孔と重なる領域の少なくとも一部分を残して、前記第1のセラミック層に積層されたときに前記第1のセラミック層の前記第2の貫通孔と重なる領域に第3の貫通孔を形成する工程と、第3の貫通孔に前記焼失材料を充填する工程と、を備え、前記積層体を焼成した後に、前記第2のセラミック層の前記第3の貫通孔に充填された前記焼失材料が焼失して形成された空間が、前記第1のセラミック層の前記第2の貫通孔に充填された前記焼失材料が焼失して形成された前記空間と連通することを特徴とする、請求項1に記載のセラミック型電子部品の製造方法。前記第1のセラミック層のうち少なくとも1層について、前記第2の工程の後、かつ前記第3の工程の前に、当該セラミック層の主面に前記第1の貫通孔に充填された前記導電性ペーストに重なるように、導電性を有する接続導体を形成する工程を、さらに備えたことを特徴とする、請求項1又は2に記載のセラミック型電子部品の製造方法。前記第1のセラミック層は、磁性体フェライト材料を含むことを特徴とする、請求項1乃至3のいずれか一つに記載の積層型セラミック電子部品の製造方法。前記積層体の主面に、電子部品を実装するためのランド電極が形成され、前記側面電極は前記ランド電極に電気的に接続されることを特徴とする、請求項4に記載の積層型セラミック電子部品の製造方法。前記第1のセラミック層は、非磁性体フェライト材料を含み、前記側面電極と前記ランド電極間を接続する配線が該非磁性体フェライト材料からなる第1のセラミック層に接していることを特徴とする、請求項5に記載の積層型セラミック電子部品の製造方法。しかしながら、セラミックグリーンシートの電極用貫通孔に充填された導電性ペーストは、加工中に剥離しやすい。例えば、分割用貫通孔を形成するため金型を用いた機械的な打ち抜き加工を行うと、電極用貫通孔に充填された導電性ペーストは、金型に引っ張られるので電極用貫通孔から剥離しやすい。また、分割用貫通孔に焼失材料を充填するためセラミックグリーンシート上に焼失材料を配置し、スキージを用いて掻き取るときに、掻き取りが強すぎると、電極用貫通孔に充填された導電性ペーストは、焼失材料から加わる圧力によって電極用貫通孔から押し出され、剥離しやすい。本発明は、かかる実情に鑑み、側面電極を形成するための導電性ペーストが加工中に剥離しにくい積層型セラミック電子部品の製造方法を提供しようとするものである。本発明は、上記課題を解決するために、以下のように構成した積層型セラミック電子部品の製造方法を提供する。積層型セラミック電子部品の製造方法は、複数の個基板になる部分を含む未焼結のセラミック層を積層して積層体を形成し、前記積層体を焼成した後に、前記個基板に分割して積層型セラミック電子部品を製造する。積層型セラミック電子部品の製造方法は、前記積層体を形成するための未焼結の前記セラミック層のうち、少なくとも一層の第1のセラミック層について、i前記個基板になる部分に、前記個基板になる部分の境界線との間に間隔を設けて並ぶ複数の第1の貫通孔を形成する第1の工程と、ii前記第1の貫通孔に導電性ペーストを充填する第2の工程と、iii前記第1の貫通孔に前記導電性ペーストが充填された未焼結の前記第1のセラミック層に、前記第1の貫通孔に部分的に重なり、かつ前記境界線に達する第2の貫通孔を形成する第3の工程と、iv前記第2の貫通孔に、前記積層体を焼成するときに焼失する焼失材料を充填する第4の工程とを備える。前記積層体を焼成した後に、前記第1のセラミック層の前記第1の貫通孔に充填された前記導電性ペーストが焼結してビアホール導体が形成され、該ビアホール導体は、前記第1のセラミック層の前記第2の貫通孔に充填された前記焼失材料が焼失して形成された空間内に露出する。積層型セラミック電子部品の製造方法は、前記空間内に露出した前記ビアホール導体にめっき処理を施して側面電極を形成する工程をさらに備える。上記構成によれば、複数の第1の貫通孔に導電性ペーストを充填することにより、第1の貫通孔に充填された導電性ペーストが第1のセラミック層に接触する接触面積が増え、導電性ペーストの体積当たりの接触面積が大きくなる。その結果、第2の貫通孔を形成するときに、第1の貫通孔に充填された導電性ペーストの剥離を抑制できる。好ましくは、前記積層体を形成するための未焼成の前記セラミック層のうち、前記第1のセラミック層に積層される少なくとも一層の第2のセラミック層について、a前記第1のセラミック層に積層されたときに前記第1のセラミック層の前記第1の貫通孔と重なる領域の少なくとも一部分を残して、前記第1のセラミック層に積層されたときに前記第1のセラミック層の前記第2の貫通孔と重なる領域に第3の貫通孔を形成する工程と、b第3の貫通孔に前記焼失材料を充填する工程とを備える。前記積層体を焼成した後に、前記第2のセラミック層の前記第3の貫通孔に充填された前記焼失材料が焼失して形成された空間が、前記第1のセラミック層の前記第2の貫通孔に充填された前記焼失材料が焼失して形成された前記空間と連通する。この場合、第2のセラミック層には第1の貫通孔を形成しないため、第2のセラミック層にも第1の貫通孔を形成する場合に比べ、焼成後において、ビアホール導体とビアホール導体に隣接するセラミック層との厚みの差を小さくすることができる。これにより、焼成後の積層体の主面のうねりや凹凸を抑制し、積層型セラミック電子部品の主面の平面度を向上することができる。好ましくは、前記第1のセラミック層のうち少なくとも1層について、前記第2の工程の後、かつ前記第3の工程の前に、当該セラミック層の主面に前記第1の貫通孔に充填された前記導電性ペーストに重なるように、導電性を有する接続導体を形成する工程をさらに備える。この場合、第3の工程において第2の貫通孔を形成するときに、第1のセラミック層の第1の貫通孔に充填された導電性ペーストは接続導体にも接するため、第1の貫通孔に充填された導電性ペーストの剥離をさらに抑制できる。好ましくは、前記第1のセラミック層は、磁性体フェライト材料を含む。この場合、磁性体フェライト材料を含む第1のセラミック層には、めっきが付着しやすくなるため、露出したビアホール導体の間の間隔をめっきでつなぎ、側面電極を一体的に形成することが、容易である。好ましくは、前記積層体の主面に、電子部品を実装するためのランド電極が形成され、前記側面電極は前記ランド電極に電気的に接続される。この場合、電磁誘導ノイズを低減できる。すなわち、ランド電極に接続された配線が、磁性体フェライト材料を含む第1のセラミック層の内部に形成されていると電磁誘導ノイズが発生するが、ランド電極に電気的に接続される側面電極は、磁性体フェライト材料を含む第1のセラミック層の外側に形成されるため、電磁誘導ノイズを低減できる。好ましい一態様において、前記第1のセラミック層は、非磁性体フェライト材料を含み、前記側面電極と前記ランド電極間を接続する配線が該非磁性体フェライト材料からなる第1のセラミック層に接している。本発明によれば、側面電極を形成するための導電性ペーストが加工中に剥離しにくい。以下、本発明の実施の形態について、図1~図12を参照しながら説明する。<実施例1>実施例1の積層型セラミック電子部品10について、図1~図7、図11及び図12を参照しながら説明する。図6は、積層型セラミック電子部品10の断面図である。図6に示すように、積層型セラミック電子部品10は、基板本体12の一方主面12aに、部品を実装するためのランド電極38が形成されている。ランド電極38には、例えば半導体素子2やチップコンデンサ等の表面実装部品4が接続される。部品を実装しない場合には、ランド電極38を無くすことができる。基板本体12の側面12sには、側面電極40,42が形成されている。側面電極40,42は、積層型セラミック電子部品10を他の回路基板等に実装するための外部端子として用いてもよい。基板本体12は、順に、第1の非磁性フェライト層14a、第1の磁性フェライト層16a、中間非磁性フェライト層14b、第2の磁性フェライト層16b、第2の非磁性フェライト層14cが積層されている。各層14a,14b,14c,16a,16bは、1層又は2層以上のセラミック層からなる。第1及び第2の磁性フェライト層16a,16bは、例えば、酸化鉄、酸化亜鉛、酸化ニッケル及び酸化銅を主成分とする磁性フェライトと、セラミック材料とを含む。すなわち、第1及び第2の磁性フェライト層16a,16bは、磁性体セラミック材料を含む。第1及び第2の非磁性フェライト層14a,14cと中間非磁性フェライト層14bとは、例えば、酸化鉄、酸化亜鉛及び酸化銅を主成分とする非磁性フェライトとセラミック材料とを含む。もろくて欠けやすい第1及び第2の磁性フェライト層16a,16bは、基板本体12の主面12a,12bに露出しないように第1及び第2の非磁性フェライト層14a,14cに覆われ、保護されている。側面電極40,42は、基板本体12の各層14a,14b,14c,16a,16bが積層される積層方向図において上下方向に延在し、少なくとも第1及び第2の磁性フェライト層16a,16bと中間非磁性フェライト層14bに沿って形成されている。側面電極40,42の端部が、第1及び/又は第2の非磁性フェライト層14a,14cに沿って形成されてもよい。側面電極40,42は、面内配線導体32,34と層間接続導体36とを介してランド電極38に電気的に接続されている。図7の断面図に示す積層型セラミック電子部品10aのように、側面電極40,42に接続された面内配線導体32a,34aが、磁性フェライト層16aと非磁性フェライト層14aとの間に形成されてもよい。また、図11の断面図に示す積層セラミック型電子部品10bのように、側面電極40,42に接続された面内配線導体32b,34bが、非磁性フェライト層14a,14cの外側表面に形成されてもよい。側面電極40,42は、磁性フェライト層16a,16bの内部を通らないので、電磁誘導ノイズを低減できる。すなわち、ランド電極38に接続された配線が、磁性体フェライト材料を含む磁性フェライト層16a,16bの内部を貫通して形成されていると配線とコイルの磁束の結合が大きくなり、配線に電磁誘導ノイズが発生する。ランド電極38に電気的に接続される側面電極40,42は磁性フェライト層16a,16bの外側に形成されるため、コイルの磁束との結合が弱くなり、電磁誘導ノイズを低減できる。磁性フェライト層16aと非磁性フェライト層14aとの間、非磁性フェライト層14aの内層および非磁性フェライト層14aの外側表面のいずれかに面内配線導体34,34a,34bが設けられる。いずれの場合でも同様にノイズの低減効果が得られる。配線がチップコンデンサに直列に接続される場合は、配線に寄生するインダクタンスがチップコンデンサの容量に影響する。基板本体12の側面12sに形成された側面電極40,42を通る配線のインダクタンスは磁性フェライト層16a,16bの内部を貫通する配線のインダクタンスより小さい。側面電極を用いると、チップコンデンサの容量に対する影響を小さくすることができる。また、基板本体の内部に配線を形成する場合には、基板本体の側面との間に間隔を設けて層間接続導体を形成する必要があるが、側面電極を形成する場合には、基板本体の側面との間に間隔を設ける必要がないため、基板本体の内部に配線を形成する場合よりも基板本体を小型化できる。積層型セラミック電子部品10は、複数の個基板になる部分を含む未焼結のセラミック層を積層して積層体を形成し、積層体を焼成した後に、個基板に分割することにより、製造することができる。焼成後の基板本体12の厚みは、例えば100~2000μmである。次に、積層型セラミック電子部品10の製造工程について、図1~図5を参照しながら説明する。図1~図5において、aは要部平面図である。bは、aの線X-Xに沿って切断した要部断面図である。1まず、基板本体12の各層14a,14b,14c,16a,16bのセラミック層を形成するため、セラミック材料粉末を含み、シート状に成形された未焼結のセラミックグリーンシートを準備する。第1及び第2の磁性フェライト層16a,16bになるセラミックグリーンシートには、例えば、酸化鉄、酸化亜鉛、酸化ニッケル及び酸化銅を主成分とする磁性フェライトを添加する。第1及び第2の非磁性フェライト層14a,14cや中間非磁性フェライト層14bになるセラミックグリーンシートには、例えば、酸化鉄、酸化亜鉛及び酸化銅を主成分とする非磁性フェライトを添加する。側面電極40,42が形成されるセラミックグリーンシート20については、図1に示すように、個片になる部分に、個片になる部分の境界線29との間に間隔を設けて並ぶ複数の第1の貫通孔22を形成する。境界線29は、個片に分割するための分割線に含まれる。例えば、不図示のキャリアシートが貼り付けられたセラミックグリーンシート20の下面20b側から、第1の貫通孔22をレーザ加工する。あるいは、金型を用いて打ち抜き加工を行い、第1の貫通孔22を形成する。第1の貫通孔22同士は、互いに離れていても、互いに1点で接していても、互いに重なり合い、連通していてもよい。なお、第1の貫通孔22は、図1aに示すように、境界線29の片側において1列に形成されても、例えば図12の要部断面図に示すように、境界線29の片側において2列以上形成されてもよい。次いで、図2に示すように、第1の貫通孔22に、導電性材料を含むペースト状の導電性ペースト24を充填する。例えば、不図示のキャリアシートが貼り付けられたセラミックグリーンシート20の下面20b側から、スクリーン印刷等の方法によって、第1の貫通孔22に導電性ペースト24を充填する。次いで、図3に示すように、境界線29に重なるように、第2の貫通孔28を形成する。例えば、金型を用いて打ち抜き加工を行い、第2の貫通孔28を形成する。第2の貫通孔28は、各第1の貫通孔22に部分的に重なるように形成する。これにより、第1の貫通孔22と第2の貫通孔28とが連通する開口25が形成され、開口25には、第1の貫通孔22に充填された導電性ペースト24の切断面が露出する。複数の第1の貫通孔22に導電性ペースト24を充填することにより、第1の貫通孔22に充填された導電性ペースト24がセラミックグリーンシート20に接触する接触面積が増え、導電性ペースト24の体積当たりの接触面積が大きくなる。その結果、第2の貫通孔28を形成するときに、第1の貫通孔22に充填された導電性ペースト24の剥離を抑制できる。例えば、円錐形状あるいは円筒形状の第1の貫通孔22を形成し、第2の貫通孔28は第1の貫通孔22の円錐形状あるいは円筒形状の中心線を含まないように形成し、第1の貫通孔22の円形断面の半分以上を残すようにする。この場合、第2の貫通孔28を形成することにより形成された開口25は、第1の貫通孔22に充填された導電性ペースト24の開口25に平行な最大断面よりも小さくなるため、第1の貫通孔22に充填された導電性ペースト24は開口25から抜け出しにくい。すなわち、第1の貫通孔22に充填された導電性ペースト24は、第2の貫通孔28を形成するときに、セラミックグリーンシート20から剥離しにくい。第1の貫通孔同士が互いに重なり合うように形成すると、それぞれの第1の貫通孔に充填された導電性ペーストがつながって一体となる。この場合、第1の貫通孔同士が1点で接し、あるいは互いに離れるように形成されていると場合と比べ、第2の貫通孔を形成するときにセラミックグリーンシートから剥離しにくい。次いで、不図示のキャリアシートが貼り付けられたセラミックグリーンシート20の下面20b側から、スクリーン印刷等の方法によって、第2の貫通孔28に、積層体を焼成するときに焼失する焼失材料27としてカーボンペースト等を充填する。側面電極40,42が形成されないセラミックグリーンシート20xについては、図5に示すように、第1の貫通孔を形成せず、同様の方法で、第3の貫通孔22xのみを加工し、第3の貫通孔22xにカーボンペースト等の焼失材料27を充填する。第3の貫通孔22xは、セラミックグリーンシート20,20xを積層したときに、第2の貫通孔22に重なる領域に形成する。図示していないが、セラミックグリーンシート20,20aの上面20a又は下面20bには、導電性ペーストをスクリーン印刷法やグラビア印刷法等により印刷するか、あるいは所定パターン形状の金属箔を転写する等の方法で、コイル30や配線導体になる面内接続導体32,32a,34,34aを形成する。また、層間接続導体36を形成するセラミックグリーンシート20,20xについては、第1の貫通孔22に導電性ペースト24を充填するのと同じ方法で、貫通孔を形成し、この貫通孔に導電性ペーストを充填する。また、セラミックグリーンシートのうち基板本体12の主面12a,12bになる部分には、個片に分割するための分割線に重なるブレイク用溝を形成する。2次いで、基板本体12の各層を形成する未焼結のセラミックグリーンシートを、所定の順序で積層し、積層体を形成する。このとき、第1の貫通孔22が形成されたセラミックグリーンシート20の第2の貫通孔28の位置と、第1の貫通孔22が形成されていないセラミックグリーンシート20xの第3の貫通孔28xとの位置とが重なり合うように積層する。3次いで、積層体を焼成する。焼成により、基板本体12の各層を形成するセラミックグリーンシートに含まれるセラミック材料粉末や導電性ペーストを焼結させる。第1の貫通孔22に充填された導電性ペースト24が焼結してビアホール導体が形成される。第2の貫通孔28及び第3の貫通孔28xに充填された焼失材料27は焼成により焼失するため、焼成済み積層体には、積層体の各層が積層された積層方向に貫通する空間が形成され、この空間内にビアホール導体が露出する。4次いで、焼成済みの積層体のランド電極及び空間内に露出するビアホール導体にめっき処理を施す。このとき、めっきは磁性フェライト層16a,16bの端面にも付着しやすいため、ビアホール導体が間隔を設けて露出していても、それらの間をつなぐように、磁性フェライト層16a,16bの端面にめっきが付着し、複数のビアホール導体に接続された側面電極40,42が形成される。6次いで、ランド電極に表面実装部品4や半導体素子2などの部品を実装した後、ブレイク用溝に沿って切断し、個片に分割することにより、積層型セラミック電子部品10を得ることができる。<変形例1>図8~図10に示すように、セラミックグリーンシート20に接続導体26を形成してもよい。図8~図10において、aは要部平面図である。bは、aの線X-Xに沿って切断した要部断面図である。図8に示すように、セラミックグリーンシート20に第1の貫通孔22を形成し、第1の貫通孔22に導電性ペースト24を充填した後に、第1の貫通孔22に充填された導電性ペースト24に重なる接続導体26を形成する。接続導体26は、導電性ペーストをスクリーン印刷等により塗布したり、金属箔を貼り付けたりすることによって形成する。接続導体26の形状は、矩形状でも良いが、六角形や菱形等の、長辺部分が境界線29に対して位置される形状でも良い。次いで、図9に示すように、第2の貫通孔28を形成する。セラミックグリーンシート20と導電性ペースト24と接続導体26は、それぞれの一部分が除去される。第1の貫通孔22に充填された導電性ペースト24は、接続導体26にも接しているため、接続導体26がない場合に比べると、第2の貫通孔28を形成するときにセラミックグリーンシート20から、さらに剥離しにくくなる。次いで、図10に示すように、第2の貫通孔28に焼失材料27を充填する。接続導体26は、第1の貫通孔22に充填された導電性ペースト24に重なるだけでなく、セラミックグリーンシート20に沿って伸びるように形成し、面内接続導体を兼ねるようにしてもよい。<変形例2>側面電極40,42が形成される磁性フェライト層16a,16bのセラミックグリーンシートは、図5のように第3の貫通孔28xに焼失材料27が充填されたセラミックグリーンシート20xを含んでいてもよい。この場合、第1の貫通孔22に導電性ペーストが充填されたセラミックグリーンシート20の間に、第1の貫通孔22が形成されていないセラミックグリーンシート20xが積層されることにより、ビアホール導体が積層方向に離れて形成されても、めっきは磁性フェライト層16a,16bの端面にも付着しやすいため、離れたビアホール導体同士をつなぐように側面電極を形成できる。第1の貫通孔22に導電性ペーストが充填されたセラミックグリーンシート20の間に、第1の貫通孔が形成されていないセラミックグリーンシート20xを介在させ、第1の貫通孔22に導電性ペースト24が充填されたセラミックグリーンシート20の枚数を減らすと、基板本体12の主面12a,12bの平面度を高めることができる。すなわち、第1の貫通孔22に充填された導電性ペースト24は、セラミックグリーンシート20よりも、セラミックグリーンシート20に貼り付けられたキャリアフィルムの厚み分だけ、焼成前の積層方向の寸法厚みが大きい上、焼成時の収縮率がセラミックグリーンシート20よりも小さい。そのため、第1の貫通孔22に充填された導電性ペースト24が焼結したビアホール導体の積層方向の寸法は、ビアホール導体が形成されたセラミック層の厚みよりも大きくなり、基板本体12の主面12a,12bの平面度が低下する原因となる。第1の貫通孔22に導電性ペースト24が充填されたセラミックグリーンシート20の枚数が減ると、このような基板本体12の主面12a,12bの平面度の低下が抑制され、基板本体12の主面12a,12aの平面度を高めることができる。<まとめ>以上に説明したように、側面電極を形成するため、複数の第1の貫通孔を形成し、導電性ペーストを充填すると、充填された導電性ペーストは加工中に剥離しにくい。なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。例えば、本発明は、コイルが形成された積層型セラミック電子部品以外の積層型セラミック電子部品に広く適用することができる。"