半導体素子を外部接続用突起電極を介して配線基板に実装する方法であって、前記半導体素子の前記外部接続用突起電極と前記配線基板とを接続するためにリフロー加熱処理を施した後に、接続された前記半導体素子及び前記配線基板の第一の冷却を行い、前記半導体素子及び前記配線基板が所定の温度に達すると、一定時間、前記所定の温度の保持を行い、前記一定時間経過後に、前記半導体素子及び前記配線基板の第二の冷却を行うことを特徴とする半導体素子の実装方法。請求項1に記載の半導体素子の実装方法であって、前記所定の温度は80°C以上150°C以下の範囲の温度であることを特徴とする半導体素子の実装方法。請求項1又は2に記載の半導体素子の実装方法であって、前記一定の時間は、120秒以上であることを特徴とする半導体素子の実装方法。請求項1乃至3のいずれか一項に記載の半導体素子の実装方法であって、前記外部接続用突起電極は、鉛を含有しない半田から構成されることを特徴とする半導体素子の実装方法。前記第一の冷却、前記温度の保持、及び前記第二の冷却は、それぞれリフロー装置のヒータの温度制御により行われることを特徴とする請求項1乃至4のいずれか一項に記載の半導体素子の実装方法。請求項1に記載の半導体素子の実装方法であって、前記第二の冷却の後に前記半導体素子及び前記配線基板が所定の温度に達すると、該所定の温度の保持を行い、前記半導体素子及び前記配線基板の第三の冷却を行うことを特徴とする半導体素子の実装方法。半導体素子の外部接続用突起電極と配線基板とを接続するためにリフロー加熱処理を施した後に、接続された前記半導体素子及び前記配線基板の第一の冷却を行い、前記半導体素子及び前記配線基板が所定の温度に達すると、一定時間、当該所定の温度の保持を行い、前記一定時間経過後に、前記半導体素子及び前記配線基板の第二の冷却を行う、というステップ冷却が施されることを特徴とする半導体装置の製造方法。前述の如く、鉛Pbを含有しない外部続用突起電極9を介して、半導体素子10を配線基板20にフリップチップ実装する半導体装置の製造にあっては、リフロー加熱工程により、外部接続用突起電極9及び予め配線基板20の電極パッド21上に設けられ鉛Pbを含有しない予備半田半田プリコート図示を省略を溶融して、半導体素子10の外部接続用突起電極9と配線基板20とを接続し、しかる後冷却し固化している。当該半導体素子10に於けるシリコン基板の熱膨張係数は約3乃至4ppm/°Cであり、一方有機材料基板からなる配線基板20の熱膨張係数は約10乃至17ppm/°Cであって、配線基板20の熱膨張係数は半導体素子10の熱膨張係数よりも大きい。また、外部接続用突起電極9及び前記予備半田は、鉛Pbを含有しない半田から構成されるが、例えば、錫Sn-銀Agからなる半田、或いは錫Sn-銀Ag-銅Cuからなる半田から構成される場合、当該半田の融点は217~220°Cである。従って、当該半田が融点以上の温度例えば250°Cに加熱されている状態では、当該半田は溶融しているため、当該半田は半導体素子10或いは配線基板20の熱膨張に伴う変形に追従することができる。リフロー加熱工程に於いては、半導体素子10が載置された配線基板20は、それぞれヒータが設けられ直列状に配設された複数個の加熱領域ブロックを具備するリフロー処理装置内を移動して処理されるが、その際リフロー装置内の加熱領域毎のヒータの温度が制御されて、加熱処理並びに降温冷却処理がなされる。図4は、かかるリフロー処理装置に於いて実施されるところの、半導体素子10の外部接続用突起電極9と配線基板20との接続のためのリフロー加熱工程、及び当該リフロー加熱工程後の降温冷却工程を示す。横軸は時間秒を、縦軸は温度°Cを示す。即ち、リフロー加熱工程にあっては、150°C程に加熱された状態で所定時間保持し、フラックスを活性化して外部接続用突起電極9及び予備半田半田プリコートの表面に於ける酸化膜を除去し、しかる後半田の融点以上の温度例えば250°C迄昇温加熱する。半田の溶融後、加熱を停止或いは加熱温度を低下させて、当該半田の融点217~220°C以下の温度とし、半田を固化せしめる。当該半田が固化した後、半田の融点から常温近傍の温度まで漸次冷却徐冷する。製造工程の効率化の為に、従来技術にあってはかかる冷却時の速度として0.7°C/秒程が適用されていた。前述の如く、鉛Pbを含有しない半田は、鉛Pbを含有する半田に比してその融点が高い。従って常温近傍の温度に迄効率よく冷却するために、0.7°C/秒程という冷却条件が選択されていた。ところが、0.7°C/秒程の冷却速度で半導体装置が冷却されると、半導体素子10の熱膨張係数と配線基板20の熱膨張係数の差に基づき、歪み応力が顕著に発生する。即ち、配線基板20の熱膨張係数が半導体素子10の熱膨張係数よりも大きいため、かかる該冷却処理時に、温度変化による伸縮が大きい配線基板20から、半導体素子10に対し応力が作用する。かかる状態は、半田外部接続用突起電極9及び予備半田が固化した状態に於いて生ずる為、配線基板20から半導体素子10に作用する応力を当該半田によって吸収することができない。従って、配線基板20から半導体素子10に作用する応力は、多層配線層3に於ける所謂Low-K材料から構成される層間絶縁膜5部分に作用してしまう。その結果、当該層間絶縁膜5を介して積層されている配線層4の層間剥離が発生し、半導体装置に電気的不良を生じてしまう。本発明は、鉛Pbを含有しない外部接続用突起電極を介して半導体素子を配線基板に実装する際に、配線基板から半導体素子のLow-K材料から構成される層間絶縁膜を含む多層配線部に作用する応力を緩和し、層間剥離の発生を防止することができる半導体素子の実装方法及び半導体装置の製造方法を提供することを目的とする。本発明の一観点によれば、半導体素子を外部接続用突起電極を介して配線基板に実装する方法であって、前記半導体素子の前記外部接続用突起電極と前記配線基板とを接続するためにリフロー加熱処理を施した後に、接続された前記半導体素子及び前記配線基板の第一の冷却を行い、前記半導体素子及び前記配線基板が所定の温度に達すると、一定時間、前記所定の温度の保持を行い、前記一定時間経過後に、前記半導体素子及び前記配線基板の第二の冷却を行うことを特徴とする半導体素子の実装方法が提供される。本発明によれば、配線基板上に、鉛Pbを含有しない外部接続用突起電極を介して半導体素子を配線基板に実装する方法に於いて、当該実装の際に、配線基板から半導体素子に於けるLow-K材料から構成される層間絶縁膜を含む多層配線部に作用する応力を緩和させて、層間剥離の発生を防止することができ、半導体装置の製造歩留りを高めることができる。本発明の実施の形態について、図5乃至図8を参照して説明する。本発明の実施の形態は、図1乃至図3を参照して述べた、鉛Pbを含有しない所謂鉛フリーの半田からなる外部接続用突起電極9を介して配線基板20に半導体素子10をフリップチップフェイスダウン式で実装する方法に於いて、特に、半導体素子10を配線基板20に対しフリップチップ方式にて載置した後に、半導体素子10の外部接続用突起電極9と配線基板20とを接続するためのリフロー加熱工程、及びその後の冷却工程に関する。より具体的には、リフロー加熱工程により、外部接続用突起電極9及び予め配線基板20の電極パッド21上に設けられ鉛Pbを含有しない予備半田半田プリコート図示を省略を溶融して両者を接続した後、当該半田を冷却固化し更に半導体装置を常温近傍の温度まで冷却する際に、冷却の方法として後述する第1の実施態様、或いは第2の実施態様を適用する。このような手段により、リフロー加熱工程の後、冷却処理に因り半田が固化され、更に半導体装置を常温近傍の温度まで冷却されても、半導体素子10の熱膨張係数と配線基板20の熱膨張係数の差に基づき発生する応力、即ち、配線基板20から半導体素子10に於ける多層配線層3部分等に作用する応力の発生を抑制して、当該多層配線層3部分に於ける層間剥離等の発生を防止する。なお、半導体素子10及び配線基板20の構造については、図1乃至図3を参照して行った説明が適用可能であることから、以下では省略する。本発明の発明者は、当該冷却速度を徐冷化、即ち、冷却速度を低下させる所定の冷却温度に達する時間を遅くすることにより、この様な題を解消できることを見出した。[第1の実施態様]本実施態様にあっては、漸次冷却徐冷速度を、従来約0.7°C/秒よりも遅い約0.5°C/秒に設定して冷却を行う。図5は、リフロー処理装置に於いて実施されるところの、半導体素子10の外部接続用突起電極9と配線基板20との接続のためのリフロー加熱工程、及び当該リフロー加熱工程後の降温冷却工程を示す。横軸は時間秒を、縦軸は温度°Cを示す。即ち、リフロー加熱工程にあっては、150°C程に加熱された状態で所定時間保持し、フラックスを活性化して外部接続用突起電極9及び予備半田半田プリコートの表面に於ける酸化膜を除去し、しかる後半田の融点以上の温度例えば250°C迄昇温加熱する。リフロー加熱工程の開始後約240秒経過すると、250°Cに達する。このとき、当該半田は溶融している。半田の溶融後、加熱を停止或いは加熱温度を低下させて、当該半田の融点217~220°C以下の温度とし、半田を固化せしめる。当該半田が固化した後、半田の融点から常温近傍の温度まで漸次冷却徐冷する。本実施の態様にあっては、かかる冷却時の速度として0.5°C/秒を適用した。この結果、図5に示される様に、リフロー加熱工程開始後約650秒経過した時点で、約50°Cに冷却される。温度が50°C程に達した後、配線基板20に接続された半導体素子10をリフロー処理装置の外に搬出し自然冷却する。しかる後、半導体素子10と配線基板20との間にアンダーフィル材23を充填し硬化させ、更に配線基板20の下面に、半田ボールを配設し、リフロー加熱工程及び冷却工程を経て外部接続用突起電極24を形成する。[第2の実施態様]本実施態様にあっては、漸次冷却徐冷速度を、従来約0.7°C/秒よりも遅い約0.3°C/秒に設定して冷却を行う。図6は、リフロー処理装置に於いて実施されるところの、半導体素子10の外部接続用突起電極9と配線基板20との接続のためのリフロー加熱工程、及び当該リフロー加熱工程後の降温冷却工程を示す。横軸は時間秒を、縦軸は温度°Cを示す。即ち、リフロー加熱工程にあっては、150°C程に加熱された状態で所定時間保持し、フラックスを活性化して外部接続用突起電極9及び予備半田半田プリコートの表面に於ける酸化膜を除去し、しかる後半田の融点以上の温度例えば250°C迄昇温加熱する。リフロー加熱工程の開始後約240秒経過すると、250°Cに達する。このとき、当該半田は溶融している。半田の溶融後、加熱を停止或いは加熱温度を低下させて、当該半田の融点217~220°C以下の温度とし、半田を固化せしめる。当該半田が固化した後、半田の融点から常温近傍の温度まで漸次冷却徐冷する。本実施の態様にあっては、かかる冷却時の速度として0.3°C/秒を適用した。この結果、図6に示される様に、リフロー加熱工程開始後約880秒経過した時点で、約50°Cに冷却される。温度が50°C程に達した後、配線基板20に接続された半導体素子10をリフロー処理装置の外に搬出し自然冷却する。しかる後、半導体素子10と配線基板20との間にアンダーフィル材23を充填し硬化させ、更に配線基板20の下面に、半田ボールを配設し、リフロー加熱工程及び冷却工程を経て外部接続用突起電極24を形成する。発明者は、これら二つの実施態様に従って製造された半導体装置について、半導体素子10の多層配線層3を確認したところ、Low-K材料から構成される層間絶縁膜5を介して積層されている配線層4に於いて、層間剥離等の破壊は発生していないことを確認した。発明者は、更にJEDECJointElectronDeviceEngineeringCouncil-Level3に規定されている条件下での吸湿、3回のリフロー試験及び、環境試験として1000サイクルの温度衝撃試験を行い、Low-K材料から構成される層間絶縁膜5を介して積層されている配線層4に応力が作用して生じる層間剥離等の破壊が発生していないことを確認した。このように、冷却速度を、従来0.7°C/秒よりも遅い0.5°C/秒或いは0.3°C/秒に設定することにより、冷却に伴う半導体素子10及び配線基板20の収縮変形に対して、配線基板20から半導体素子10に作用する前記応力の発生を抑制することができる。従って、配線基板20から、半導体素子10のLow-K材料から構成される層間絶縁膜5を介して積層されている配線層4に作用する応力は緩和され、層間剥離等の破壊の発生を防止することができる。[第3の実施態様]前記二つの実施態様にあっては、リフロー加熱工程後の冷却工程において、冷却速度をより遅くすることにより、配線基板20から半導体素子10の多層配線層3中の強度が弱く脆弱な所謂Low-K材料から構成される層間絶縁膜5に応力が作用して層間剥離等が発生することを防止している。しかしながら、この様な態様にあっては、冷却速度をより遅くすれば、冷却に要する時間が長くなり、半導体装置の製造コストが上昇してしまう一因となる。そこで、本実施態様にあっては、冷却速度を段階的ステップ状に変えることにより、急激な温度変化を来さず、且つ冷却処理に要する時間の短縮化を図る。急激な温度変化を生じないことにより、半導体素子10のLow-K材料から構成される層間絶縁膜5を介して積層されている配線層4に作用する応力は緩和され、層間剥離破壊の発生を抑制するともに、冷却時間の長時間化を抑制する。具体的には、リフロー加熱工程後の冷却工程中に、一定時間、所定の温度を保持し、その後再度温度を降下させる。冷却工程に於いて、これを少なくとも1回行い、50°C程まで冷却する。図7は、本実施の態様に於いて、リフロー処理装置に於いて実施されるところの、半導体素子10の外部接続用突起電極9と配線基板20との接続のためのリフロー加熱工程、及び当該リフロー加熱工程後の降温冷却工程を示す。横軸は時間秒を、縦軸は温度°Cを示す。即ち、リフロー加熱工程にあっては、150°C程に加熱された状態で所定時間保持し、フラックスを活性化して外部接続用突起電極9及び予備半田半田プリコートの表面に於ける酸化膜を除去し、しかる後半田の融点以上の温度例えば250°C迄昇温加熱する。リフロー加熱工程の開始後約240秒経過すると、250°Cに達する。このとき、当該半田は溶融している。半田の溶融後、加熱を停止或いは加熱温度を低下させて、当該半田の融点217~220°C以下の温度とし、半田を固化せしめる。当該半田が固化した後、半田の融点から常温近傍の温度まで漸次冷却徐冷する。本実施の態様にあっては、当初の冷却速度を約0.7°C/秒に設定して冷却を行い、リフロー加熱工程の開始後約410秒経過して温度が約150°Cになった時点で、約300秒間当該温度約150°Cを維持する。その後、再び冷却速度を約0.7°C/秒に設定して、50°C程になるまで冷却する。この結果、図7に示される様に、リフロー加熱工程開始後約810秒経過した時点で、約50°Cに冷却される。温度が50°C程に達した後、配線基板20に接続された半導体素子10をリフロー処理装置の外に搬出し自然冷却する。しかる後、半導体素子10と配線基板20との間にアンダーフィル材23を充填し硬化させ、更に配線基板20の下面に、半田ボールを配設し、リフロー加熱工程及び冷却工程を経て外部接続用突起電極24を形成する。[第4の実施態様]前記実施の態様7と同様に、リフロー加熱工程後の冷却工程中に、一定時間、所定の温度を保持し、その後再度温度を降下させる。冷却工程に於いて、これを少なくとも1回行い、50°C程に冷却する。図8は、本実施の態様に於いて、リフロー処理装置に於いて実施されるところの、半導体素子10の外部接続用突起電極9と配線基板20との接続のためのリフロー加熱工程、及び当該リフロー加熱工程後の降温冷却工程を示す。横軸は時間秒を、縦軸は温度°Cを示す。即ち、リフロー加熱工程にあっては、150°C程に加熱された状態で所定時間保持し、フラックスを活性化して外部接続用突起電極9及び予備半田半田プリコートの表面に於ける酸化膜を除去し、しかる後半田の融点以上の温度例えば250°C迄昇温加熱する。リフロー加熱工程の開始後約240秒経過すると、250°Cに達する。このとき、当該半田は溶融している。半田の溶融後、加熱を停止或いは加熱温度を低下させて、当該半田の融点217~220°C以下の温度とし、半田を固化せしめる。当該半田が固化した後、半田の融点から常温近傍の温度まで漸次冷却徐冷する。本実施の態様にあっては、当初の冷却速度を約0.7°C/秒に設定して冷却を行い、リフロー加熱工程の開始後約460秒経過して温度が約120°Cになった時点で、約300秒間当該温度120°Cを維持する。その後、再び、冷却速度を約0.7°C/秒に設定して、約50°Cになるまで冷却する。この結果、図8に示される様に、リフロー加熱工程開始後約860秒経過した時点で、約50°Cに冷却される。温度が50°C程に達した後、配線基板20に接続された半導体素子10をリフロー処理装置の外に搬出し自然冷却する。しかる後、半導体素子10と配線基板20との間にアンダーフィル材23を充填し硬化させ、更に配線基板20の下面に、半田ボールを配設し、リフロー加熱工程及び冷却工程を経て外部接続用突起電極24を形成する。この様な、図7及び図8に示す実施の態様にあっては、所定の温度図7に示す例では150°C、図8に示す例では120°Cの保持は、リフロー装置内で行われているが、本発明はかかる例に限定されない。例えば、かかる保持する温度となった時点で、半導体素子10及び配線基板20をリフロー処理装置から恒温槽に移動せしめ、当該恒温槽に於いて保持温度に維持する態様であってもよい。なお、この場合も、一定時間保持した後に冷却し、温度が約50°Cに達した後は、配線基板20に接続された半導体素子10を恒温槽の外に搬出し自然冷却する。発明者は、外部接続用突起電極24を接続した後に、半導体素子10の多層配線層3を確認したところ、Low-K材料から構成される層間絶縁膜5を介して積層されている配線層4に応力が作用して生じる層間剥離破壊は発生していないことを確認した。更に、本発明の発明者は、JEDECJointElectronDeviceEngineeringCouncil-Level3に規定されている条件下での吸湿、3回のリフロー試験及び、環境試験として1000サイクルの温度衝撃試験を行って確認したところ、Low-K材料から構成される層間絶縁膜5を介して積層されている配線層4に応力が作用して生じる層間剥離破壊は発生していないことを確認した。一般に、応力の作用により一定の歪みが与えられ、この歪みを保持している場合、クリープ現象により、当該応力は緩和される。本例は、このようなクリープ現象を考慮し、リフロー加熱工程後の冷却工程中に、一定時間、所定の温度を保持して応力を緩和し、その後、再度温度を降下させるというように、冷却速度をステップ状に変えている。従って、冷却に伴う半導体素子10及び配線基板20の収縮変形に、当該半田は追従することができ、配線基板20から半導体素子10に作用する前記応力を吸収することができる。よって、配線基板20から半導体素子10のLow-K材料から構成される層間絶縁膜5を介して積層されている配線層4に作用する応力は緩和され、層間剥離破壊の発生を抑制することができる。また、第1或いは第2の実施の態様にあっては、冷却速度を遅くすることにより、冷却時間が長くなり、製造コストが上昇してしまう恐れがあるが、第3の実施の態様では、冷却速度を遅くする必要はないため、処理時間の短縮化を図ることができる。尚、保持する温度として、80°C乃至150°Cの範囲の所定の温度を設定することが望ましい。発明者は、保持する温度が80°Cよりも低い場合は、保持する時点ですでに層間絶縁膜5を介して積層されている配線層4に応力が作用し、層間剥離が発生していることを確認している。また、保持する温度が150°Cよりも高い場合は、仮に、温度が150°Cよりも高い温度のときの層間剥離を防ぐことができても、冷却により再度半田が変形し、配線基板20から半導体素子10に作用する前記応力を吸収することができないため、層間剥離を防ぐことはできない。従って、結果として、150°C以下の温度において冷却速度をステップ状に変えることが必要になってしまう。従って、保持する温度として、例えば、80°C乃至150°Cの範囲の所定の温度を設定することが望ましい。また、所定の温度に保持する時間は、当該温度に拘わらず、120秒以上であることが望ましい。所定の温度に保持する時間が、120秒よりも短ければ、前記クリープ現象に基づいて応力が緩和する前に、冷却が進行してしまい、半田は、配線基板20から半導体素子10に作用する前記応力を吸収することができず、層間剥離を防ぐことはできない。一方、所定の温度に保持する時間が、120秒以上であれば、配線基板20から半導体素子10に作用する前記応力を十分に緩和することができ、冷却に伴う半導体素子10及び配線基板20の収縮変形に当該半田は追従して、配線基板20から半導体素子10に作用する前記応力を吸収することができる。よって、配線基板20から半導体素子10のLow-K材料から構成される層間絶縁膜5を介して積層されている配線層4に作用する応力は緩和され、層間剥離破壊の発生を抑制できる。従って、層間剥離破壊の発生を抑制するという観点からは、所定の温度に保持する時間は長ければ長い方が良いが、当該保持する時間が長すぎれば、工程時間が長くなり、その結果、製造コストが上昇してしまう恐れがある。保持する時間の上限は、工程時間の上限に基づき適宜設定される。また、ステップ数、即ち、所定の温度を一定時間保持し、その後、再度温度を降下させる回数は、本例のように1回に限らず、複数回としてもよい。なお、層間剥離破壊の発生を抑制するという観点からは、ステップ数は多ければ多いほど良いが、当該ステップ数が多ければ、全体として工程時間が長くなり、その結果、製造コストが上昇してしまうおそれがある。従って、ステップ数の上限は、工程時間の上限に基づき適宜設定される。このように、第3の実施の態様によれば、冷却速度をステップ状に変えることにより、第1、第2の実施の態様と同様に、配線基板20から半導体素子10のLow-K材料から構成される層間絶縁膜5を介して積層されている配線層4に作用する応力を緩和して、層間剥離破壊の発生を抑制することができるとともに、工程時間の短縮化を図ることができる。以上説明したように、本発明によれば、鉛Pbを含有しない外部接続用突起電極を介して配線基板に半導体素子を実装する方法であって、当該実装の際に、配線基板から、当該半導体装置のLow-K材料から構成される層間絶縁膜を介して積層されている配線層に作用する応力を緩和させて、層間剥離の発生を抑制することができる。また、本発明によれば、配線基板として、安価な有機ビルドアップ基板を使用することができるため、製造コストのコストダウンを図ることができる。更に、本発明によれば、配線基板に半導体素子を実装する際に上述の層間剥離の発生することを抑制する目的で特殊な構造を半導体素子並びに配線基板に持たせる必要がなく、また、特別な実装装置を用いる必要もない。従って、当該実装の際に、半導体素子において層間剥離が発生してしまうことを容易に抑制することができる。尚、本発明は前述の如き、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。以上の説明に関し、更に以下の項を開示する。付記1半導体素子を、鉛Pbを含有しない外部接続用突起電極を介して配線基板に実装する方法であって、前記半導体素子の外部接続用突起電極と前記配線基板とを接続するリフロー加熱処理を施した後に、接続された前記半導体素子及び前記配線基板を、0.5°C/秒以下の冷却速度で冷却することを特徴とする半導体素子の実装方法。付記2付記1記載の半導体素子の実装方法であって、前記冷却速度は、0.3°C/秒であることを特徴とする半導体素子の実装方法。付記3付記1又は2記載の半導体素子の実装方法であって、前記外部接続用突起電極は、鉛を含有しない半田から構成されることを特徴とする半導体素子の実装方法。付記4付記1乃至3いずれか一項記載の半導体素子の実装方法であって、前記配線基板は有機材料からなることを特徴とする半導体装置の実装方法。付記5付記4記載の半導体素子の実装方法であって、前記半導体装置は、低誘電率材料から構成される層間絶縁膜を介して配線層が積層された多層配線構造を有することを特徴とする半導体装置の実装方法。付記6半導体素子を外部接続用突起電極を介して配線基板に実装する方法であって、前記半導体素子の前記外部接続用突起電極と前記配線基板とを接続するためにリフロー加熱処理を施した後に、接続された前記半導体素子及び前記配線基板を冷却して温度を降下させ、所定の温度に達すると、一定時間、当該所定の温度を保持し、前記一定時間経過後に、前記半導体素子及び前記配線基板を再度冷却して温度を降下させる、というステップ冷却が施されることを特徴とする半導体素子の実装方法。付記7付記6記載の半導体素子の実装方法であって、前記ステップ冷却を1回以上施すことを特徴とする半導体素子の実装方法。付記8付記6又は7記載の半導体素子の実装方法であって、前記所定の温度は80°C以上150°C以下の範囲の温度であることを特徴とする半導体素子の実装方法。付記9付記6乃至8いずれか一項記載の半導体素子の実装方法であって、前記一定の時間は、120秒以上であることを特徴とする半導体素子の実装方法。付記10付記9記載の半導体素子の実装方法であって、前記一定の時間は、約300秒以上であることを特徴とする半導体素子の実装方法。付記11付記6乃至10いずれか一項記載の半導体素子の実装方法であって、前記外部接続用突起電極は、鉛を含有しない半田から構成されることを特徴とする半導体素子の実装方法。付記12付記6乃至11いずれか一項記載の半導体素子の実装方法であって、前記配線基板は有機材料からなることを特徴とする半導体素子の実装方法。付記13付記12記載の半導体素子の実装方法であって、前記半導体素子は、低誘電率材料から構成される層間絶縁膜を介して配線層が積層された多層配線構造を有することを特徴とする半導体素子の実装方法。付記14半導体素子の鉛Pbを含有しない外部接続用突起電極と配線基板とを接続するリフロー加熱処理を施した後に、接続された前記半導体素子及び前記配線基板を、0.5°C/秒以下の冷却速度で冷却することを特徴とする半導体装置の製造方法。付記15半導体素子の外部接続用突起電極と配線基板とを接続するためにリフロー加熱処理を施した後に、接続された前記半導体素子及び前記配線基板を冷却して温度を降下させ、所定の温度に達すると、一定時間、当該所定の温度を保持し、前記一定時間経過後に、前記半導体素子及び前記配線基板を再度冷却して温度を降下させる、というステップ冷却が施されることを特徴とする半導体装置の製造方法。