"透明基板側にEL光を発する有機EL素子と、前記透明基板上に形成され、かつ前記有機EL素子を駆動する画素回路と、前記透明基板と前記有機EL素子との間に形成されると共に前記画素回路の直上にも形成されたカラーフィルタと、前記画素回路と前記カラーフィルタとの間に形成され、かつ前記カラーフィルタよりも導電性の高い導電層とを画素ごとに備えた発光パネル。前記画素回路は、保持容量と、所定の電圧を前記保持容量に書き込む第1トランジスタと、前記保持容量の電圧に基づいて前記有機EL素子を駆動する第2トランジスタとを有し、前記カラーフィルタは、前記第1トランジスタの直上に形成され、前記導電層は、前記第1トランジスタと前記カラーフィルタとの間に形成されている請求項1に記載の発光パネル。前記第1トランジスタは、ゲート、ソース、ドレインおよびチャネルを有し、前記導電層は、前記第1トランジスタと前記カラーフィルタとが互いに対向する領域のうち、少なくとも前記チャネルの一部を覆っている請求項2に記載の発光パネル。前記導電層は、前記第1トランジスタと前記カラーフィルタとが互いに対向する領域のうち、少なくとも、前記チャネル、および前記ソースおよび前記ドレインのうち外部から信号が入力される方とは反対側の端子を覆っている請求項3に記載の発光パネル。前記第1トランジスタは、絶縁層によって前記導電層と絶縁分離されている請求項1ないし請求項4のいずれか一項に記載の発光パネル。前記導電層は、電気的にフローティングしている請求項1ないし請求項4のいずれか一項に記載の発光パネル。前記導電層は、当該導電層とは異なる導電性部材と電気的に接続され、所定の電位となっている請求項1ないし請求項4のいずれか一項に記載の発光パネル。表示パネルと、前記表示パネルを駆動する駆動回路とを備え、前記表示パネルは、透明基板側にEL光を発する有機EL素子と、前記透明基板上に形成され、かつ前記有機EL素子を駆動する画素回路と、前記透明基板と前記有機EL素子との間に形成されると共に前記画素回路の直上にも形成されたカラーフィルタと、前記画素回路と前記カラーフィルタとの間に形成され、かつ前記カラーフィルタよりも導電性の高い導電層とを画素ごとに有する表示装置。表示装置を備え、前記表示装置は、表示パネルと、前記表示パネルを駆動する駆動回路とを有し、前記表示パネルは、透明基板側にEL光を発する有機EL素子と、前記透明基板上に形成され、かつ前記有機EL素子を駆動する画素回路と、前記透明基板と前記有機EL素子との間に形成されると共に前記画素回路の直上にも形成されたカラーフィルタと、前記画素回路と前記カラーフィルタとの間に形成され、かつ前記カラーフィルタよりも導電性の高い導電層とを画素ごとに有する電子機器。ところで、EL光の光取出し構造としては、ボトムエミッション方式と、トップエミッション方式の2つの方式がある。前者のボトムエミッション方式では、一般的に、TFT回路上にカラーフィルタが形成される。しかし、カラーフィルタは、有機EL素子から発せられたEL光を受けると、帯電する性質があるため、カラーフィルタに帯電した電荷の影響により、TFTの特性が変化してしまうという問題があった。例えば、図16に示したように、nチャネルトランジスタ上のカラーフィルタにEL光が照射されている場合には、TFTの特性が、nチャネルトランジスタの近傍にカラーフィルタが存在していない場合とは異なっていることがわかる。具体的には、TFTの閾値電圧が負方向に変位し、また、オフ状態でのリーク電流が大きくなっている。このような特性に変化したTFTが画素回路の書込みトランジスタに適用されると、発光期間中に、画素回路内の保持容量に保持した電荷がリークし、輝度が低下してしまうという問題が生じる。本発明はかかる問題点に鑑みてなされたものであり、その目的は、カラーフィルタの帯電の影響により画素回路の特性が変化するのを低減することの可能な発光パネル、ならびにそれを備えた表示装置および電子機器を提供することにある。本発明による発光パネルは、有機EL素子と、画素回路と、カラーフィルタと、導電層とを画素ごとに備えたものである。ここで、有機EL素子は、透明基板側にEL光を発するようになっている。画素回路は、有機EL素子を駆動するものであり、透明基板上に形成されている。カラーフィルタは、透明基板と有機EL素子との間に形成されており、さらに、画素回路の直上にも形成されている。導電層は、カラーフィルタよりも導電性の高い材料で構成されており、画素回路とカラーフィルタとの間に形成されている。本発明による表示装置は、上述の発光パネルを表示パネルとして備えており、さらに、その表示パネルを駆動する駆動回路も備えている。本発明による電子機器は、上記の表示装置を備えている。本発明による発光パネル、表示装置および電子機器では、ボトムエミッション方式の発光パネルにおいて、カラーフィルタよりも導電性の高い導電層が、画素回路とカラーフィルタとの間に形成されている。これにより、カラーフィルタが、有機EL素子から発せられたEL光を受け、帯電した場合であっても、その影響が画素回路に及びにくい。本発明において、画素回路は、例えば、保持容量と、所定の電圧を保持容量に書き込む第1トランジスタと、保持容量の電圧に基づいて有機EL素子を駆動する第2トランジスタとを有している。画素回路がそのような構成となっている場合に、カラーフィルタが第1トランジスタの直上に形成されているときには、導電層が第1トランジスタとカラーフィルタとの間に形成されていることが好ましい。また、本発明において、第1トランジスタは、例えば、ゲート、ソース、ドレインおよびチャネルを有している。第1トランジスタがそのような構成となっている場合には、導電層は、第1トランジスタとカラーフィルタとが互いに対向する領域のうち、少なくともチャネルの一部を覆っていることが好ましい。また、導電層は、少なくとも、チャネル、およびソースおよびドレインのうち外部から信号が入力される方の端子を覆っていることがより好ましい。カラーフィルタの帯電による影響が画素回路により及びにくくなるからである。また、本発明において、第1トランジスタは、絶縁層によって導電層と絶縁分離されていてもよい。また、本発明において、導電層は、電気的にフローティングしていてもよいし、当該導電層とは異なる導電性部材と電気的に接続され、所定の電位となっていてもよい。本発明による発光パネル、表示装置および電子機器によれば、カラーフィルタよりも導電性の高い導電層を画素回路とカラーフィルタとの間に形成するようにしたので、カラーフィルタの帯電の影響により画素回路の特性が変化するのを低減することができる。以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.実施の形態書込トランジスタの直上に導電層が設けられている例2.モジュールおよび適用例<1.実施の形態>構成図1は、一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、表示パネル10と、表示パネル10を駆動する駆動回路20とを備えている。表示パネル10は、複数の表示画素14が2次元配置された表示領域10Aを有している。表示パネル10は、外部から入力された映像信号20Aに基づく画像を、各表示画素14をアクティブマトリクス駆動することにより表示するものである。各表示画素14は、赤色用のサブピクセル13Rと、緑色用のサブピクセル13Gと、青色用のサブピクセル13Bとを含んでいる。なお、以下では、サブピクセル13R,13G,13Bの総称としてサブピクセル13を用いるものとする。図2は、サブピクセル13の回路構成の一例を表したものである。サブピクセル13は、図2に示したように、有機EL素子11と、有機EL素子11を駆動する画素回路12とを有している。なお、サブピクセル13Rには、有機EL素子11として、赤色のEL光を発する有機EL素子11Rが設けられている。同様に、サブピクセル13Gには、有機EL素子11として、緑色のEL光を発する有機EL素子11Gが設けられている。サブピクセル13Bには、有機EL素子11として、青色のEL光を発する有機EL素子11Bが設けられている。画素回路12は、例えば、書込トランジスタTwsと、駆動トランジスタTdrと、保持容量Csとを含んで構成されたものであり、2Tr1Cの回路構成となっている。なお、画素回路12は、2Tr1Cの回路構成に限られるものではなく、互いに直列接続された2つの書込トランジスタTwsを有していてもよいし、上記以外のトランジスタや、容量を有していてもよい。書込トランジスタTwsは、映像信号20Aに対応する電圧を保持容量Csに書き込むトランジスタである。駆動トランジスタTdrは、書込トランジスタTwsによって書き込まれた保持容量Csの電圧に基づいて有機EL素子11を駆動するトランジスタである。書込トランジスタTwsおよび駆動トランジスタTdrは、例えば、nチャネルMOS型の薄膜トランジスタTFTThinFilmTransistorにより構成されている。なお、書込トランジスタTwsおよび駆動トランジスタTdrは、pチャネルMOS型のTFTにより構成されていてもよい。なお、本実施の形態の書込トランジスタTwsが特許請求の範囲の第1トランジスタの一具体例に相当し、本実施の形態の駆動トランジスタTdrが特許請求の範囲の第2トランジスタの一具体例に相当する。また、本実施の形態の保持容量Csが特許請求の範囲の保持容量の一具体例に相当する。駆動回路20は、タイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25を有している。駆動回路20は、また、データ線駆動回路23の出力に接続されたデータ線DTLと、ゲート線駆動回路24の出力に接続されたゲート線WSLと、ドレイン線駆動回路25の出力に接続されたドレイン線DSLとを有している。駆動回路20は、さらに、有機EL素子11のカソードに接続されたグラウンド線GND図2参照を有している。なお、グラウンド線GNDは、グラウンドに接続されるものであり、グラウンドに接続されたときにグラウンド電圧となる。タイミング生成回路21は、例えば、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて同期して、これらの回路に対して制御信号21Aを出力するようになっている。映像信号処理回路22は、例えば、外部から入力されたデジタルの映像信号20Aを補正すると共に、補正した後の映像信号をアナログに変換して信号電圧22Bをデータ線駆動回路23に出力するものである。データ線駆動回路23は、制御信号21Aの入力に応じて同期して、映像信号処理回路22から入力されたアナログの信号電圧22Bを、各データ線DTLを介して、選択対象の表示画素14またはサブピクセル13に書き込むものである。データ線駆動回路23は、例えば、信号電圧22Bと、映像信号とは無関係の一定電圧とを出力することが可能となっている。ゲート線駆動回路24は、制御信号21Aの入力に応じて同期して、複数のゲート線WSLに選択パルスを順次印加して、複数の表示画素14またはサブピクセル13をゲート線WSL単位で順次選択するものである。ゲート線駆動回路24は、例えば、書込トランジスタTwsをオンさせるときに印加する電圧と、書込トランジスタTwsをオフさせるときに印加する電圧とを出力することが可能となっている。ドレイン線駆動回路25は、制御信号21Aの入力に応じて同期して、所定の電圧を、各ドレイン線DSLを介して、各画素回路12の駆動トランジスタTdrのドレインに出力するようになっている。ドレイン線駆動回路25は、例えば、有機EL素子11を発光させるときに印加する電圧と、有機EL素子11を消光させるときに印加する電圧とを出力することが可能となっている。次に、図2、図3を参照して、各構成要素の接続関係および配置について説明する。なお、図3は、サブピクセル13のレイアウトの一例を表したものである。ゲート線WSLは、行方向に延在して形成されており、コンタクト37Aを介して、書込トランジスタTwsのゲート31Aに接続されている。ドレイン線DSLも行方向に延在して形成されており、コンタクト37Bを介して、駆動トランジスタTdrのドレイン32Cに接続されている。データ線DTLは列方向に延在して形成されており、コンタクト37Cを介して、書込トランジスタTwsのドレイン31Cに接続されている。書込トランジスタTwsのソース31Bは、コンタクト37Dを介して、駆動トランジスタTdrのゲート32Aと、保持容量Csの一端端子33Aに接続されている。駆動トランジスタTdrのソース32Bと保持容量Csの他端端子33Bとが、コンタクト37Eを介して、有機EL素子11のアノード35Aに接続されている。有機EL素子11の有機層35Cはアノード35A上であって、かつ書込トランジスタTwsおよび駆動トランジスタTdrと非対向の領域に配置されている。有機EL素子11のカソード35Bは、有機層35C上に配置されており、かつ、グラウンド線GNDに接続されている。カソード35Bは、例えば、表示領域10A全面に渡って形成されている。次に、表示パネル10における書込トランジスタTwsおよびその近傍の断面構成について説明する。図4は、図3のサブピクセル13のA-A矢視方向の断面構成の一例を表したものである。表示パネル10は、例えば、図4に示したように、書込トランジスタTwsおよびその近傍において、基板41上に、書込トランジスタTws、保持容量Csおよびデータ線DTLを有している。表示パネル10は、例えば、図4に示したように、書込トランジスタTwsおよびその近傍において、ゲート絶縁層42、絶縁層43、絶縁層44、導電層45、カラーフィルタ46、絶縁層47、絶縁層48、カソード35B、絶縁層49および基板50を基板41側からこの順に有している。絶縁層43は開口43Aを有しており、表示パネル10は、開口43Aにコンタクト37C,37Dを有している。表示パネル10は、コンタクト37Cの直上に、コンタクト37Cを介してデータ線DTLおよびドレイン31Cと電気的に接続されたドレイン引出電極31Eを有している。また、表示パネル10は、コンタクト37Dの直上に、コンタクト37Dを介してソース31Bおよび保持容量Csの端子33Aと電気的に接続されたソース引出電極31Fを有している。絶縁層44は、ドレイン引出電極31Eおよびソース引出電極31Fおよび絶縁層43の表面全体を覆っており、ドレイン引出電極31Eおよびソース引出電極31Fと、導電層45とを互いに絶縁分離している。導電層45は、カラーフィルタ46よりも導電性の高い材料で構成されたものである。導電層45は、例えば、ITOIndiumTinOxide;酸化インジウムスズなどの透明導電性材料によって構成されている。導電層45が透明導電性材料によって構成されている場合には、サブピクセル13の開口部分にも形成することが可能である。なお、導電層45は、例えば、金属材料によって構成されていてもよい。ただし、その場合には、例えば、図3に示したように、導電層45は、書込トランジスタTwsの直上または、ドレイン引出電極31Eおよびソース引出電極31Fの直上だけに形成され、サブピクセル13の開口部分を避けるように形成されていることが好ましい。導電層45は、例えば、図4に示したように、少なくとも、書込トランジスタTwsとカラーフィルタ46とが互いに対向する領域のうち、少なくとも書込トランジスタTwsのチャネル31Dを覆っている。導電層45は、例えば、図4に示したように、少なくとも、書込トランジスタTwsとカラーフィルタ46とが互いに対向する領域のうち、少なくともチャネル31D、およびドレイン引出電極31Eおよびソース引出電極31Fのうち外部から信号が入力される方とは反対側の端子であるソース引出電極31Fを覆っていることが好ましい。導電層45は、例えば、他の導電性部材と接しておらず、電気的にフローティングしている。なお、導電層45は、必ず電気的にフローティングしていなければいけない訳ではなく、例えば、導電層45とは異なる導電性部材と電気的に接続され、所定の電位となっていてもよい。カラーフィルタ46は、例えば、図3に示したように、サブピクセル13全体を覆っている。カラーフィルタ46は、基板41と有機EL素子11との間に形成されると共に画素回路12の直上にも形成されており、カラーフィルタ46は、例えば、図4に示したように、書込トランジスタTwsの直上にも形成されている。しかし、本実施の形態では、カラーフィルタ46と書込トランジスタTwsとの間には、導電層45が設けられており、導電層45は、カラーフィルタ46が、有機EL素子11から発せられたEL光を受け、帯電した場合であっても、その影響が画素回路12特に書込トランジスタTwsに及びにくくなっている。次に、表示パネル10における駆動トランジスタTdrおよびその近傍の断面構成について説明する。図5は、図3のサブピクセル13のB-B矢視方向の断面構成の一例を表したものである。表示パネル10は、例えば、図5に示したように、駆動トランジスタTdrおよびその近傍において、基板41上に、駆動トランジスタTdr、保持容量Csおよびデータ線DTLを有している。表示パネル10は、例えば、図5に示したように、駆動トランジスタTdrおよびその近傍において、ゲート絶縁層42、絶縁層43、絶縁層44、カラーフィルタ46、絶縁層47、絶縁層48、有機EL素子11、絶縁層49および基板50を基板41側からこの順に有している。絶縁層43は開口43Aを有しており、表示パネル10は、開口43Aにコンタクト37Cを有している。表示パネル10は、図示しないが、コンタクト37B図3参照の直上に、コンタクト37Bを介して、駆動トランジスタTdrのドレイン32Cと電気的に接続されたドレイン引出電極を有している。また、表示パネル10は、コンタクト37E図3参照の直上に、コンタクト37Eを介して、駆動トランジスタTdrのソース32Bと電気的に接続されたソース引出電極32Eを有している。有機EL素子11では、アノード35Aが、絶縁層47およびカラーフィルタ46に形成された開口47Aを介して、ソース引出電極32Eと接続されている。アノード35Aは、絶縁層47の平坦面上に形成された平坦な領域を有しており、有機層35Cは、アノード35Aの平坦な領域に接して形成されている。カソード35Bは、少なくとも有機層35Cの上面に接して形成されており、例えば、有機層35Cおよび絶縁層48を含む表面全体に形成された共通電極として機能する。ここで、基板41は、EL光に対して透明な基板、例えば、ガラス基板や樹脂基板などからなる。基板50は、例えば、ガラス基板,シリコンSi基板あるいは樹脂基板などからなる。アノード35Aは、可視光に対して透明な導電性材料、例えばITOによって構成されている。有機層35Cは、例えば、アノード35A側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを有している。カソード35Bは、金属材料で構成されており、反射ミラーとして機能する。これにより、有機EL素子11の有機層35Cから発せられた光は、アノード35A、絶縁層48、カラーフィルタ46、絶縁層44、絶縁層43、絶縁層42および基板41を介して外部に出力されるようになっている。従って、基板41の裏面駆動トランジスタTdrとは反対側の面が映像表示面Sとなっており、表示パネル10は、ボトムエミッション構造となっている。[動作]次に、本実施の形態の表示装置1の動作の一例について説明する。この表示装置1では、映像信号20Aに対応する信号電圧22Bがデータ線駆動回路23によって各データ線DTLに印加されると共に、制御信号21Aに応じた選択パルスがゲート線駆動回路24およびドレイン線駆動回路25によって複数のゲート線WSLおよびドレイン線DSLに順次印加される。実際には、以下に説明する動作を経て映像が表示される。図6は、ある画素回路12に印加される電圧波形の一例と、駆動トランジスタTdrのゲート電圧Vgおよびソース電圧Vsの変化の一例とを表したものである。図6Aにはデータ線DTLに、信号電圧Vsigと、オフセット電圧Vofsが印加されている様子が示されている。図6Bにはゲート線WSLに、書込トランジスタTwsをオンする電圧Vonと、書込トランジスタTwsをオフする電圧Voffが印加されている様子が示されている。図6Cにはドレイン線DSLに、電圧Vccと、電圧Viniが印加されている様子が示されている。さらに、図6D,Eには、ドレイン線DSL、データ線DTLおよびゲート線WSLへの電圧印加に応じて、駆動トランジスタTdrのゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。閾値補正準備期間まず、閾値補正の準備を行う。具体的には、ゲート線WSLの電圧がVoffとなっており、ドレイン線DSLの電圧がVccとなっている時つまり有機EL素子11が発光している時に、ドレイン線駆動回路25がドレイン線DSLの電圧をVccからViniに下げるT1。すると、ソース電圧VsがViniとなり、有機EL素子11が消光する。その後、データ線DTLの電圧がVofsとなっている時にゲート線駆動回路24がゲート線WSLの電圧をVoffからVonに上げ、駆動トランジスタTdrのゲートをVofsとする。最初の閾値補正期間次に、閾値の補正を行う。具体的には、書込トランジスタTwsがオンしており、データ線DTLの電圧がVofsとなっている間に、ドレイン線駆動回路25がドレイン線DSLの電圧をViniからVccに上げるT2。すると、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その後、データ線駆動回路23がデータ線DTLの電圧をVofsからVsigに切り替える前に、ゲート線駆動回路24がゲート線WSLの電圧をVonからVoffに下げるT3。すると、駆動トランジスタTdrのゲートがフローティングとなり、閾値の補正が休止する。最初の閾値補正休止期間閾値補正が休止している期間中は、例えば、先の閾値補正を行った行画素とは異なる他の行画素において、データ線DTLの電圧のサンプリングが行われる。なお、このとき、先の閾値補正を行った行画素において、ソース電圧VsがVofs-VthVthは駆動トランジスタTdrの閾値電圧よりも低いので、閾値補正休止期間中にも、先の閾値補正を行った行画素において、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。2回目の閾値補正期間次に、閾値補正を再び行う。具体的には、データ線DTLの電圧がVofsとなっており、閾値補正が可能となっている時に、ゲート線駆動回路24がゲート線WSLの電圧をVoffからVonに上げ、駆動トランジスタTdrのゲート電圧をVofsにするT4。このとき、ソース電圧VsがVofs-Vthよりも低い場合閾値補正がまだ完了していない場合には、駆動トランジスタTdrがカットオフするまでゲート-ソース間電圧VgsがVthになるまで、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れる。その後、データ線駆動回路23がデータ線DTLの電圧をVofsからVsigに切り替える前に、ゲート線駆動回路24がゲート線WSLの電圧をVonからVoffに下げるT5。すると、駆動トランジスタTdrのゲートがフローティングとなるので、ゲート-ソース間電圧Vgsをデータ線DTLの電圧の大きさに拘わらず一定に維持することができる。なお、この閾値補正期間において、保持容量CsがVthに充電され、ゲート-ソース間電圧VgsがVthとなった場合には、駆動回路20は、閾値補正を終了する。しかし、ゲート-ソース間電圧VgsがVthにまで到達しない場合には、駆動回路20は、ゲート-ソース間電圧VgsがVthに到達するまで、閾値補正と、閾値補正休止とを繰り返し実行する。書き込み移動度補正期間閾値補正休止期間が終了した後、書き込みと移動度補正を行う。具体的には、データ線DTLの電圧がVsigとなっている間に、ゲート線駆動回路24がゲート線WSLの電圧をVoffからVonに上げT6、駆動トランジスタTdrのゲートをデータ線DTLに接続する。すると、駆動トランジスタTdrのゲート電圧Vgがデータ線DTLの電圧Vsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idsは有機EL素子11の素子容量図示せずに流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがてゲート-ソース間電圧VgsがVsigVth-ΔVとなる。このようにして、書き込みと同時に移動度補正が行われる。ここで、駆動トランジスタTdrの移動度が大きい程、ΔVも大きくなるので、ゲート-ソース間電圧Vgsを発光前にΔVだけ小さくすることにより、サブピクセル13ごとの移動度のばらつきを取り除くことができる。ブートストラップ期間最後に、ゲート線駆動回路24がゲート線WSLの電圧をVonからVoffに下げるT7。すると、駆動トランジスタTdrのゲートがフローティングとなり、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子11に閾値電圧Vel以上の電圧が印加され、有機EL素子11が所望の輝度で発光を開始する。このように、本実施の形態の表示装置1では、各サブピクセル13において画素回路12がオンオフ制御され、各サブピクセル13の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル10の表示領域10Aにおいて画像が表示される。[効果]次に、本実施の形態の表示装置1の効果について説明する。一般に、EL光の光取出し構造としてボトムエミッション方式が用いられている場合には、TFT回路上にカラーフィルタが形成される。例えば、図14に示したように、カラーフィルタ46がドレイン引出電極31Eおよびソース引出電極31Fに直接接していたり、例えば、図15に示したように、カラーフィルタ46が薄い絶縁層44を介してドレイン引出電極31Eおよびソース引出電極31Fに接していたりしている。しかし、カラーフィルタは、有機EL素子から発せられたEL光を受けると、帯電する性質があるため、カラーフィルタに帯電した電荷の影響により、TFTの特性が変化してしまうという問題があった。例えば、図16に示したように、nチャネルトランジスタ上のカラーフィルタにEL光が照射されている場合には、TFTの特性が、nチャネルトランジスタの近傍にカラーフィルタが存在していない場合とは異なっていることがわかる。具体的には、TFTの閾値電圧が負方向に変位し、また、オフ状態でのリーク電流が大きくなっている。このような特性に変化したTFTが画素回路の書込みトランジスタに適用されると、発光期間中に、画素回路内の保持容量に保持した電荷がリークし、輝度が低下してしまうという問題が生じる。一方、本実施の形態では、ボトムエミッション方式の表示パネル10において、カラーフィルタ46よりも導電性の高い導電層45が、画素回路12とカラーフィルタ46との間に形成されている。これにより、カラーフィルタ46が、有機EL素子11から発せられたEL光を受け、帯電した場合であっても、その影響が画素回路12に及びにくい。その結果、カラーフィルタ46の帯電の影響により書込トランジスタTwsの特性が変化するのを低減することができる。変形例上記実施の形態では、導電層45は、少なくとも、書込トランジスタTwsとカラーフィルタ46とが互いに対向する領域のうち、少なくとも書込トランジスタTwsのチャネル31Dを覆っていた。しかし、導電層45は、書込トランジスタTwsとカラーフィルタ46とが互いに対向する領域のうち、少なくとも書込トランジスタTwsのチャネル31Dの一部を覆っていればよい。例えば、図7に示したように、導電層45は、書込トランジスタTwsとカラーフィルタ46とが互いに対向する領域のうち、チャネル31Dの一部を覆っているだけでもよい。そのようにした場合であっても、導電層45が全く存在していない場合と比べて、カラーフィルタ46の帯電の影響により書込トランジスタTwsの特性が変化するのを低減することができる。<2.モジュールおよび適用例>以下、上記実施の形態およびその変形例で説明した表示装置1の適用例について説明する。表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。[モジュール]表示装置1は、例えば、図8に示したようなモジュールとして、後述する適用例1~5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板3の一辺に、表示パネル10を封止する部材図示せずから露出した領域210を設け、この露出した領域210に、タイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25の配線を延長して外部接続端子図示せずを形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板FPC;FlexiblePrintedCircuit220が設けられていてもよい。[適用例1]図9は、表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、表示装置1により構成されている。[適用例2]図10は、表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、表示装置1により構成されている。[適用例3]図11は、表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、表示装置1により構成されている。[適用例4]図12は、表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、表示装置1により構成されている。[適用例5]図13は、表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、表示装置1により構成されている。以上、上記各実施の形態および適用例を挙げて本発明を説明したが、本発明はそれらに限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、本発明を表示装置に適用した場合について説明したが、それ以外のデバイス、例えば、照明装置などに適用することも可能である。また、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路12の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路12に追加することが可能である。その場合、画素回路12の変更に応じて、上述したタイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25のほかに、必要な駆動回路を追加してもよい。また、上記実施の形態等では、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25の駆動をタイミング生成回路21および映像信号処理回路22が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25の制御は、ハードウェア回路で行われていてもよいし、ソフトウェアプログラムで行われていてもよい。また、上記実施の形態等では、書込トランジスタTwsのソースおよびドレインや、駆動トランジスタTdrのソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。また、上記実施の形態等では、書込トランジスタTwsおよび駆動トランジスタTdrがnチャネルMOS型のTFTにより形成されているものとして説明されていたが、書込トランジスタTwsおよび駆動トランジスタTdrの少なくとも一方がpチャネルMOS型のTFTにより形成されていてもよい。なお、駆動トランジスタTdrがpチャネルMOS型のTFTにより形成されている場合には、上記実施の形態等において、有機EL素子11のアノード35Aがカソードとなり、有機EL素子11のカソード35Bがアノードとなる。また、上記実施の形態等において、書込トランジスタTwsおよび駆動トランジスタTdrは、常に、アモルファスシリコン型のTFTやマイクロシリコン型のTFTである必要はなく、例えば、低温ポリシリコン型のTFTであってもよい。"