"焼結基体と、前記焼結基体上に配置された基体表面平坦化層と、を含み、前記基体表面平坦化層の表面のRMS粗さが10nm以下である複合基体。前記基体表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含む請求項1に記載の複合基体。請求項1に記載の複合基体と、前記複合基体の前記基体表面平坦化層側に配置された半導体結晶層と、を含み、前記焼結基体の熱膨張係数と前記半導体結晶層の熱膨張係数との差が4.5×106K1以下である複合基板。前記基体表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含む請求項3に記載の複合基板。前記半導体結晶層は、III-V族化合物半導体結晶、II-VI族化合物半導体結晶および酸化物半導体結晶からなる群から選ばれる少なくともひとつを含む請求項3または請求項4に記載の複合基板。前記基体表面平坦化層と前記半導体結晶層との間に配置された接合層をさらに含む請求項3から請求項5のいずれかに記載の複合基板。前記半導体結晶層と前記接合層との間にかつ前記半導体結晶層に接して配置された結晶表面平坦化層をさらに含む請求項6に記載の複合基板。前記結晶表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含む請求項7に記載の複合基板。しかし、特開2003-165798号公報特許文献1に開示された方法では、基体が焼結体で形成されている焼結基体の場合、焼結基体は、表面粗さが粗くまた空孔を有しているため、その上に平坦な接合層を形成することが困難となり、焼結基体と半導体結晶層とを貼り合わせることが困難であるという問題がある。また、焼結基体は、表面を研削または研磨しても、内部にも空孔がありまた基体の結晶粒が剥落しやすいため、その表面粗さを細かくすることが困難であるという問題がある。本発明は、上記問題を解決して、焼結基体と半導体結晶層とが貼り合わせられた複合基板およびかかる複合基板に好適に用いられる複合基体を提供することを目的とする。本発明は、焼結基体と、焼結基体上に配置された基体表面平坦化層と、を含み、基体表面平坦化層の表面のRMS粗さが1.0nm以下である複合基体である。本発明にかかる複合基体において、基体表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含むことができる。また、本発明は、上記の複合基体と、複合基体の基体表面平坦化層側に配置された半導体結晶層と、を含み、焼結基体の熱膨張係数と半導体結晶層の熱膨張係数との差が4.5×106K1以下である複合基板である。本発明にかかる複合基板において、基体表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含むことができる。また、半導体結晶層は、III-V族化合物半導体結晶、II-VI族化合物半導体結晶および酸化物半導体結晶からなる群から選ばれる少なくともひとつを含むことができる。また、本発明にかかる複合基板は、基体表面平坦化層と半導体結晶層との間に配置された接合層をさらに含むことができる。さらに、半導体結晶層と接合層との間にかつ半導体結晶層に接して配置された結晶表面平坦化層をさらに含むことができる。ここで、結晶表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含むことができる。本発明によれば、焼結基体と半導体結晶層とが貼り合わせられた複合基板およびかかる複合基板に好適に用いられる複合基体を提供することができる。[実施形態1]{複合基体}図1を参照して、本発明の一実施形態である複合基体1は、焼結基体10と、焼結基体10上に配置された基体表面平坦化層12と、を含み、基体表面平坦化層12の表面のRMS二乗平均平方根粗さが10nm以下である。本実施形態の複合基体1は、焼結基体10上に基体表面平坦化層12が配置され、かつ、その基体表面平坦化層12の表面のRMS粗さが10nm以下であるため、その基体表面平坦化層12に半導体結晶層を貼り合わせて複合基板を得ることができる。さらに、貼り合わせの際の歩留を向上させる観点から、焼結基体10上に配置された基体表面平坦化層12の表面のRMS粗さは1.0nm以下が好ましい。また、本実施形態の複合基体1は、同じ理由により、その基体表面平坦化層12上に均一で平坦な表面を有する接合層を形成することができるため、基体表面平坦化層12に接合層を介在させて半導体結晶層を貼り合わせて複合基板を得ることができる。焼結基体本実施形態の複合基体1においては、基体の化学組成を変えることによりその熱膨張係数の調整が容易な観点から、基体として焼結体で形成されている焼結基体10が用いられる。ここで、焼結基体10は、特に制限はないが、耐熱性と強度を向上させる観点から、ケイ素酸化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含むことが好ましい。ここで、ケイ素酸化物としてSiO2などが好適に挙げられ、ケイ素酸窒化物としてSiONなどが好適に挙げられ、金属酸化物としてMgO、Al2O3、TiO2、Y2O3、ZrO2などが好適に挙げられ、ケイ素酸化物および金属酸化物の複合酸化物としてMgO-SiO2、Al2O3-SiO2、TiO2-SiO2、ZrO2-SiO2、Al2O3-ZrO2-SiO2などが好適に挙げられる。金属窒化物としてTiN、GaN、AlN、HfNなどが好適に挙げられる。金属酸窒化物としてAlONなどの酸窒化アルミニウム、TaONなどの酸窒化タンタルなどが好適に挙げられる。基体表面平坦化層本実施形態の複合基体1における基体表面平坦化層12は、その上に半導体結晶層を貼り合わせることができる観点、または、その上に均一で平坦な表面を有する接合層を形成しさらにその接合層に半導体結晶層を貼り合わせることができる観点から、その表面のRMS粗さが、10nm以下が必要であり、1.0nm以下が好ましく、0.7nm以下がより好ましく、0.5nm以下がより好ましい。ここで、表面のRMS二乗平均平方根粗さとは、粗さ曲面において、その平均面の方向に基準面積だけ抜き取り、この抜き取り部分の平均面から測定曲面までの偏差の2乗を平均した値の平方根をいい、JISB0601-2001に規定するRqに相当する。表面のRMS粗さは、AFM原子間力顕微鏡で測定することができる。また、基体表面平坦化層12は、特に制限はないが、その表面の平坦性が高く、また、半導体結晶層および接合層との接合性が高い観点から、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含むことが好ましい。ここで、ケイ素酸化物としてSiO2などが好適に挙げられ、ケイ素窒化物としてSi3N4などが好適に挙げられ、ケイ素酸窒化物としてSiONなどが好適に挙げられ、金属酸化物としてMgO、Al2O3、TiO2、Y2O3、ZrO2などが好適に挙げられ、ケイ素酸化物および金属酸化物の複合酸化物としてMgO-SiO2、Al2O3-SiO2、TiO2-SiO2、ZrO2-SiO2、Al2O3-ZrO2-SiO2などが好適に挙げられる。金属窒化物としてTiN、GaN、AlN、HfNなどが好適に挙げられる。金属酸窒化物としてAlONなどの酸窒化アルミニウム、TaONなどの酸窒化タンタルなどが好適に挙げられる。また、基体表面平坦化層12の厚さは、特に制限はないが、焼結基体10上に配置される基体表面平坦化層12の表面のRMS粗さを、焼結基体10の表面RMS粗さより細かく、好ましくは1.0nm以下に細かくする観点から、0.1μm以上が好ましく、0.5μm以上がより好ましい。また、基体表面平坦化層12の形成コストを低減する観点から、50μm以下が好ましく、20μm以下がより好ましい。{複合基体の製造方法}図1を参照して、本実施形態の複合基体1の製造方法は、焼結基体10を準備する工程と、焼結基体10上に基体表面平坦化層12を形成する工程とを含み、さらに基体表面平坦化層12の表面を研磨する工程を含むことができる。焼結基体の準備工程焼結基体10を準備する工程において、ケイ素酸化物および金属酸化物からなる群から選ばれる少なくともひとつを含む原料粉末を焼結することにより、焼結基体10が得られる。ここで、ケイ素酸化物としてSiO2などが好適に挙げられ、金属酸化物としてMgO、Al2O3、TiO2、ZrO2などが好適に挙げられ、ケイ素酸化物および金属酸化物の複合酸化物としてMgO-SiO2、Al2O3-SiO2、TiO2-SiO2、ZrO2-SiO2、Al2O3-ZrO2-SiO2などが好適に挙げられる。焼結においては、原料粉末の化学組成を変えることにより、熱膨張係数の異なる焼結基体10が得られる。基体表面平坦化層の形成工程基体表面平坦化層12を形成する工程において、基体表面平坦化層12を形成する方法は、特に制限はないが、表面のRMS粗さが細かい基体表面平坦化層を形成する観点から、CVD化学気相堆積法、スパッタ法、蒸着法などの気相法、スピンコート法、溶射法などの液相法などが好ましい。特に、表面のRMS粗さが1.0nm程度またはそれ以下と極めて細かい基体表面平坦化層を形成する観点から、スピンコート法、CVD法、蒸着法などが好ましい。基体表面平坦化層の表面研磨工程本実施形態の複合基体1の製造方法は、焼結基体10上に配置された基体表面平坦化層12の表面のRMS粗さを確実に10nm以下好ましくは1.0nm以下にするために、基体表面平坦化層12を形成する工程の後に、基体表面平坦化層12の表面を研磨する工程を含むことが好ましい。基体表面平坦化層12の表面を研磨する方法には、表面のRMS粗さを10nm以下好ましくは1.0nm以下にできるものであれば特に制限はなく、機械的研磨、化学機械的研磨CMP、化学研磨などの方法が好適に挙げられる。実施形態2{複合基板}図2~4を参照して、本発明にかかる別の実施形態である複合基板3A,3B,3Cは、実施形態1の複合基体1と、複合基体1の基体表面平坦化層12側に配置された半導体結晶層20aと、を含み、焼結基体10の熱膨張係数と半導体結晶層の熱膨張係数との差が4.5×106K1以下であり、好ましくは2.0×106K1以下である。本実施形態の複合基板3A,3B,3Cは、複合基体1と半導体結晶層20aとの接合性が高く、複合基体1中の焼結基体10の熱膨張係数と半導体結晶層20aの熱膨張係数との差が4.5×106K1以下と小さいため、複合基板3A,3B,3Cの半導体結晶層20a上に、結晶性の高い半導体層を、クラックを発生させることなくエピタキシャル成長させて、特性の高い半導体デバイスを形成することができる。本実施形態の複合基板3A,3B,3Cにおいては、複合基体1と半導体結晶層20aとの接合形態の違いにより、いくつかの異なる具体的形態をとる。それらの具体的形態をそれぞれ以下に説明する。複合基板3A図2を参照して、複合基板3Aは、複合基体1と、複合基体1の基体表面平坦化層12上に配置されている半導体結晶層20aと、を含む。たとえば、複合基板3Aは、複合基体1の基体表面平坦化層12と半導体結晶層20aとが直接接合された形態を有する。かかる複合基板3Aは、焼結基体10上に配置された基体表面平坦化層12により、焼結基体10と半導体結晶層20aとの接合が可能となったものである。ここで、複合基体1を構成する焼結基体10および基体表面平坦化層12は、上記の実施形態1で説明したとおりであり、ここでは繰り返さない。複合基板3B図3を参照して、複合基板3Bは、複合基板3A図2の基体表面平坦化層12と半導体結晶層20aとの間に配置された接合層14をさらに含む。たとえば、複合基板3Bは、複合基体1の基体表面平坦化層12と半導体結晶層20aとが接合層14を介在させて接合された形態を有する。かかる複合基板3Bは、接合層14により、複合基体1の基体表面平坦化層12と半導体結晶層20aとの接合性が向上したものである。ここで、接合層14は、特に制限はないが、複合基体1の基体表面平坦化層12と半導体結晶層20aとの接合性を向上させる効果が高い観点から、ケイ素酸化物、金属酸化物、金属窒化物などが好ましい。また、接合層14の厚さは、特に制限はないが、基体表面平坦化層12と半導体結晶層20aとの接合性を向上させる効果が高い観点から、10nm以上10000nm以下が好ましく、200nm以上2000nm以下がより好ましい。複合基板3C図4を参照して、複合基板3Cは、複合基板3B図3の半導体結晶層20aと接合層14との間にかつ半導体結晶層20aに接して配置された結晶表面平坦化層22をさらに含む。たとえば、複合基板3Cは、複合基体1の基体表面平坦化層12と半導体結晶層20aに接する結晶表面平坦化層22とが接合層14を介在させて接合された形態を有する。かかる複合基板3Cは、接合層14および結晶表面平坦化層22により、複合基体1の基体表面平坦化層12と半導体結晶層20aとの接合性がさらに向上したものである。ここで、結晶表面平坦化層22は、特に制限はないが、その表面の平坦性が高く接合層との接合性が高い観点から、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含むことが好ましい。ケイ素酸化物としてSiO2などが好適に挙げられ、ケイ素窒化物としてSi3N4などが好適に挙げられ、ケイ素酸窒化物としてSiONなどが好適に挙げられ、金属酸化物としてMgO、Al2O3、TiO2、Y2O3、ZrO2などが好適に挙げられ、ケイ素酸化物および金属酸化物の複合酸化物としてMgO-SiO2、Al2O3-SiO2、TiO2-SiO2、ZrO2-SiO2、Al2O3-ZrO2-SiO2などが好適に挙げられる。金属窒化物としてTiN、GaN、AlN、HfNなどが好適に挙げられる。金属酸窒化物としてAlONなどの酸窒化アルミニウム、TaONなどの酸窒化タンタルなどが好適に挙げられる。また、結晶表面平坦化層22の厚さは、特に制限はないが、半導体結晶層20aに接して配置される結晶表面平坦化層22の表面のRMS粗さを1.0nm以下に細かくする観点から、0.1μm以上が好ましく、0.5μm以上がより好ましい。また、基体表面平坦化層12の形成コストを低減する観点から、50μm以下が好ましく、20μm以下がより好ましい。また、半導体結晶層20aは、特に制限はないが、高価な結晶の使用量を削減し省資源およびコスト低減の効果が大きい観点から、III-V族化合物半導体結晶、II-VI族化合物半導体結晶および酸化物半導体結晶からなる群から選ばれる少なくともひとつを含むことが好ましい。ここで、III-V族化合物半導体結晶としては、GaAs結晶、GaN結晶、AlN結晶、AlxGa1xN結晶0<x<1、InyGa1yN結晶0<y≦1などが好適に挙げられる。II-VI族化合物半導体結晶にはCdSe結晶、ZnS結晶などが好適に挙げられる。酸化物半導体結晶には、ZnO結晶、ITOインジウムスズ酸化物結晶、TiO2結晶などが好適に挙げられる。{複合基板の製造方法}図5を参照して、本実施形態の複合基板3A,3B,3Cの製造方法は、複合基体1の基体表面平坦化層12側に半導体結晶層20aを貼り合わせることにより行われる。かかる製造方法によれば、結晶性の高い半導体結晶層20aを有する複合基板3A,3B,3Cが効率よく得られる。ここで、複合基板3A、複合基板3Bおよび複合基板3Cは、複合基体1と半導体結晶層20aとの接合形態がそれぞれ互いに異なっており、それぞれ異なる以下の工程により製造される。複合基板3Aの製造方法図5を参照して、複合基板3Aの製造方法は、複合基体1を準備する工程図5A1、表面から所定の深さにイオン注入領域20iが形成された半導体結晶体20を準備する工程図5B1、複合基体1の基体表面平坦化層12の表面と上記の半導体結晶体20のイオン注入領域20i側の表面とを貼り合わせる工程図5C1、および半導体結晶体20をイオン注入領域20iで分離する工程図5D1と、を含む。図5A1を参照して、複合基体1を準備する工程は、実施形態1の複合基体1の製造方法と同様であり、ここでは繰り返さない。図5B1を参照して、イオン注入領域20iが形成された半導体結晶体20を準備する工程は、半導体結晶体20の表面から所定の深さの領域にイオンIを注入することにより行われる。注入されるイオンIは、特に制限はないが、半導体結晶体20のイオン注入による結晶性の低下を低減する観点から、質量数の小さいイオン、たとえば水素イオン、ヘリウムイオンなどが好ましい。半導体結晶体20のイオン注入領域20iは、イオン注入により、他の領域に比べて脆化する。図5C1を参照して、複合基体1の基体表面平坦化層12の表面と上記の半導体結晶体20のイオン注入領域20i側の表面とを貼り合わせる工程における貼り合わせ方法は、特に制限はなく、互いに貼り合わせる表面を洗浄して直接貼り合わせその後30°C~1000°Cに昇温して接合する直接接合法、互いに貼り合わせる表面をプラズマやイオンなどで活性化させて接合する表面活性化法、などが好適に用いられる。こうして、複合基体1の基体表面平坦化層12に直接半導体結晶体20を接合させた基体結晶接合体2Aが得られる。図5D1を参照して、半導体結晶体20をイオン注入領域20iで分離する工程における分離方法は、特に制限はなく、貼り合わされた基体結晶接合体2Aに熱および/または応力を加える方法が好適に用いられる。かかる方法によれば、半導体結晶体20を、その脆化されたイオン注入領域20iで、複合基体1の基体表面平坦化層12に接合した半導体結晶層20aと残りの半導体結晶体20bとに分離して、複合基体1と複合基体1の基体表面平坦化層12に接合した半導体結晶層20aとを含む複合基板3Aが効率よく得られる。複合基板3Bの製造方法図5を参照して、複合基板3Bの製造方法は、基体表面平坦化層12に接合層14aが形成された複合基体1を準備する工程図5A2、表面に接合層14bが形成され半導体結晶体20と接合層14との界面から所定の深さにイオン注入領域20iが形成された半導体結晶体20を準備する工程図5B2、複合基体1の基体表面平坦化層12に形成された接合層14aの表面と上記の半導体結晶体20に形成された接合層14bの表面とを貼り合わせる工程図5C2、および半導体結晶体20をイオン注入領域20iで分離する工程図5D2と、を含む。なお、半導体結晶体20に形成する接合層14bは省略することもできる。図5A2を参照して、上記の複合基体1を準備する工程において、複合基体1の基体表面平坦化層12上に接合層14aを形成する方法には、特に制限はなく、スパッタ法、CVD法、蒸着法などが好適に用いられる。図5B2を参照して、上記の半導体結晶体20を準備する工程において、半導体結晶体20の表面に接合層14bを形成する方法には、特に制限はなく、スパッタ法、CVD法、蒸着法などが好適に用いられる。また、半導体結晶体20と接合層14との界面から所定の深さにイオン注入領域20iが形成する方法は、上記界面から半導体結晶体20の所定の深さの領域にイオンIを注入することにより行われる。注入されるイオンIは、質量数の小さいイオン、たとえば水素イオン、ヘリウムイオンなどが好ましい。半導体結晶体20のイオン注入領域20iは、イオン注入により、他の領域に比べて脆化する。図5C2を参照して、複合基体1の基体表面平坦化層12に形成された接合層14aの表面と上記の半導体結晶体20に形成された接合層14bの表面とを貼り合わせる工程における貼り合わせ方法は、上記と同様に、直接接合法、表面活性化法などが好適に用いられる。かかる貼り合わせにおいては、接合性を高める観点から、接合層14aと接合層14bとは同じまたは近似する化学組成を有することが好ましい。同じ化学組成を有する接合層14aと接合層14bとを接合すると一体化して接合層14が形成される。こうして、複合基体1の基体表面平坦化層12に接合層14を介在させて半導体結晶体20を接合させた基体結晶接合体2Bが得られる。図5D2を参照して、半導体結晶体20をイオン注入領域20iで分離する工程における分離方法は、複合基板3Aの製造方法の場合と同様であるので、ここでは繰り返さない。こうして、複合基体1と複合基体1の基体表面平坦化層12に接合した接合層14と、接合層14に接合した半導体結晶層20aとを含む複合基板3Bが効率よく得られる。複合基板3Cの製造方法図5を参照して、複合基板3Cの製造方法は、基体表面平坦化層12に接合層14aが形成された複合基体1を準備する工程図5A2、表面に結晶表面平坦化層22および接合層14bがこの順に形成され半導体結晶体20と結晶表面平坦化層22との界面から所定の深さにイオン注入領域20iが形成された半導体結晶体20を準備する工程図5B3、複合基体1の基体表面平坦化層12に形成された接合層14aの表面と上記の半導体結晶体20に形成された結晶表面平坦化層22に形成された接合層14bの表面とを貼り合わせる工程図5C3、および半導体結晶体20をイオン注入領域20iで分離する工程図5D3と、を含む。なお、半導体結晶体20に形成する接合層14bは省略することもできる。図5A2を参照して、上記の複合基体1を準備する工程は、複合基板3Bの製造方法の場合と同様であるので、ここでは繰り返さない。図5B3を参照して、上記の半導体結晶体20を準備する工程において、半導体結晶体20の表面に結晶表面平坦化層22を形成する方法には、特に制限はなく、特に制限はないが、表面のRMS粗さが細かい基体表面平坦化層を形成する観点から、CVD法、スパッタ法、蒸着法などの気相法、スピンコート法、溶射法などの液相法などが好ましい。特に、表面のRMS粗さが1.0nm程度またはそれ以下と極めて細かい基体表面平坦化層を形成する観点から、スピンコート法、CVD法、蒸着法などが好ましい。また、結晶表面平坦化層22の表面に接合層14bを形成する方法には、特に制限はなく、スパッタ法、CVD法、蒸着法などが好適に用いられる。また、半導体結晶体20と結晶表面平坦化層22との界面から所定の深さにイオン注入領域20iが形成する方法は、上記界面から半導体結晶体20の所定の深さの領域にイオンIを注入することにより行われる。注入されるイオンIは、質量数の小さいイオン、たとえば水素イオン、ヘリウムイオンなどが好ましい。半導体結晶体20のイオン注入領域20iは、イオン注入により、他の領域に比べて脆化する。図5C3を参照して、複合基体1の基体表面平坦化層12に形成された接合層14aの表面と上記の半導体結晶体20に形成された結晶表面平坦化層22に形成された接合層14bの表面とを貼り合わせる工程における貼り合わせ方法は、上記と同様に、直接接合法、表面活性化法などが好適に用いられる。かかる貼り合わせにおいては、接合性を高める観点から、接合層14aと接合層14bとは同じまたは近似する化学組成を有することが好ましい。同じ化学組成を有する接合層14aと接合層14bとを接合すると一体化して接合層14が形成される。こうして、複合基体1の基体表面平坦化層12に接合層14を介在させて結晶表面平坦化層22が形成された半導体結晶体20を接合させた基体結晶接合体2Cが得られる。図5D3を参照して、半導体結晶体20をイオン注入領域20iで分離する工程における分離方法は、複合基板3A,3Bの製造方法の場合と同様であるので、ここでは繰り返さない。こうして、複合基体1と複合基体1の基体表面平坦化層12に接合した接合層14と、接合層14に接合した結晶表面平坦化層22と、結晶表面平坦化層22に接合した半導体結晶層20aとを含む複合基板3Cが効率よく得られる。[実施例A]以下のようにして23種類の複合基体例A1~A11およびA21~A32と2種類の基体例AR1およびAR2を作製した。例A1図1を参照して、焼結基体10として、直径が2インチ50.8mmで厚さが500μmの高密度Al2O3-SiO2焼結基体相対密度98質量を準備した。この高密度Al2O3-SiO2焼結基体の表面を、機械研磨ダイヤモンド砥粒することにより、表面のRMS粗さを8.3nmとした。ここで、表面のRMS粗さは、AFMを用いて測定した。次に、CVD法により、高密度Al2O3-SiO2焼結基体焼結基体10上に、基体表面平坦化層12として厚さ1.5μmのSiO2層を形成することにより、高密度Al2O3-SiO2焼結基体焼結基体10上に配置された厚さ1.5μmのSiO2層基体表面平坦化層12を含む複合基体1を得た。SiO2層の原料としては、TEOSテトラエトキシシランを用いた。得られた複合基体1のSiO2層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.3nmと細かくできた。結果を表1にまとめた。例A2基体表面平坦化層12として、スピンコート法により、厚さ1.5μmのSiO2層を形成したこと以外は、例A1と同様にして複合基体1を得た。具体的には、SiO2層の原料としてのSiアルコキシドメチルシロキサンポリマーをスピンコートにより高密度Al2O3-SiO2焼結基体焼結基体10上に塗布し、400°Cで熱処理することにより、SiO2層を形成した。得られた複合基体1のSiO2層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。結果を表1にまとめた。例A3基体表面平坦化層12として、CVD法により、厚さ1.5μmのAl2O3層を形成したこと以外は、例A1と同様にして複合基体1を得た。Al2O3層の原料としては、TMAトリメチルアルミニウムを用いた。得られた複合基体1のAl2O3層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。結果を表1にまとめた。例A4基体表面平坦化層12として、スピンコート法により、厚さ1.5μmのAl2O3層を形成したこと以外は、例A1と同様にして複合基体1を得た。具体的には、Al2O3層の原料としてのAlアルコキシド3をスピンコートにより高密度Al2O3-SiO2焼結基体焼結基体10上に塗布し、400°Cで熱処理することにより、Al2O3層を形成した。得られた複合基体1のAl2O3層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。結果を表1にまとめた。例A5基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのTiO2層を形成したこと以外は、例A1と同様にして複合基体1を得た。得られた複合基体1のTiO2層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.5mと細かくできた。結果を表1にまとめた。例A6基体表面平坦化層12として、スピンコート法により、厚さ1.5μmのTiO2層を形成したこと以外は、例A1と同様にして複合基体1を得た。具体的には、TiO2層の原料としてのTiアルコキシドTiOC3H74をスピンコートにより高密度Al2O3-SiO2焼結基体焼結基体10上に塗布し、400°Cで熱処理することにより、TiO2層を形成した。得られた複合基体1のTiO2層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さは0.5nmを細かくできた。結果を表1にまとめた。例A7焼結基体10として直径が2インチ50.8mmで厚さが500μmの低密度Al2O3-SiO2焼結基体相対密度95質量を準備した。この低密度Al2O3-SiO2焼結基体の表面を機械研磨ダイヤモンド砥粒することにより、表面のRMS粗さを20nmとした。次に、CVD法により、低密度Al2O3-SiO2焼結基体焼結基体10上に、基体表面平坦化層12として厚さ20μmのSiO2層を形成することにより、低密度Al2O3-SiO2焼結基体焼結基体10上に配置された厚さ20μmのSiO2層基体表面平坦化層12を含む複合基体1を得た。SiO2層の原料としては、TEOSを用いた。得られた複合基体1のSiO2層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.4nmと細かくできた。結果を表1にまとめた。例A8基体表面平坦化層12として、スピンコート法により、厚さ3μmのMgO-SiO2層を形成したこと以外は、例A1と同様にして複合基体1を得た。具体的には、MgO-SiO2層の原料としてのSiアルコキシドSiOC2H54およびMgアルコキシドMgOC2H52をスピンコートにより高密度Al2O3-SiO2焼結基体焼結基体10上に塗布し、400°Cで熱処理することにより、MgO-SiO2層を形成した。得られた複合基体1のMgO-SiO2層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。結果を表1にまとめた。例A9焼結基体10として直径が2インチ50.8mmで厚さが500μmの高密度MgO-SiO2焼結基体相対密度98質量を準備した。この高密度MgO-SiO2焼結基体の表面を機械研磨ダイヤモンド砥粒することにより、表面のRMS粗さを9.4nmとした。次に、CVD法により、高密度MgO-SiO2焼結基体焼結基体10上に、基体表面平坦化層12として厚さ1.5μmのSiO2層を形成することにより、高密度MgO-SiO2焼結基体焼結基体10上に配置された厚さ1.5μmのSiO2層基体表面平坦化層12を含む複合基体1を得た。SiO2層の原料としては、TEOSを用いた。得られた複合基体1のSiO2層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。結果を表1にまとめた。例A10基体表面平坦化層12として、プラズマパウダースプレー法による溶射プラズマ溶射により、厚さ3μmのAl2O3-SiO2層を形成したこと以外は、例A9と同様にして複合基体1を得た。得られた複合基体1のAl2O3-SiO2層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.6nmと細かくできた。結果を表1にまとめた。例A11基体表面平坦化層12として、CVD法により、厚さ1.5μmのSi3N4層を形成したこと以外は、例A1と同様にして複合基体1を得た。得られた複合基体1のSi3N4層基体表面平坦化層12の表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを0.5nmと細かくできた。結果を表1にまとめた。例AR1焼結基体10として、直径が2インチ50.8mmで厚さが500μmの高密度Al2O3-SiO2焼結基体相対密度98質量を準備した。この高密度Al2O3-SiO2焼結基体の表面を、機械研磨ダイヤモンド砥粒することにより、表面のRMS粗さを8.3nmとした。結果を表1にまとめた。なお、例AR1のCMP研磨後の表面RMS粗さの欄の括弧内の数値は、後述するように、高密度Al2O3-SiO2焼結基体焼結基体10上に直接厚さ100nmのSiO2層接合層14aを形成し、その表面をCMP研磨した後の表面RMS粗さの値である。表1を参照して、焼結基体上に基体表面平坦化層を形成することにより、基体表面平坦化層の表面のRMS粗さが1.0nm以下である複合基体が得られた。これに対して、焼結基体上に直接接合層を形成して、その接合層の表面を研磨しても、表面のRMS粗さを1.0nm以下に細かくすることはできなかった。例A21図1を参照して、焼結基体10として、直径が2インチ50.8mmで厚さが500μmの低密度Al2O3-SiO2焼結基体相対密度95質量を準備した。この低密度Al2O3-SiO2焼結基体の表面を機械研磨ダイヤモンド砥粒することにより、表面のRMS粗さを20nmとした。次に、スパッタ法により、低密度Al2O3-SiO2焼結基体焼結基体10上に、基体表面平坦化層12として厚さ1.5μmのSiO2層を形成することにより、低密度Al2O3-SiO2焼結基体焼結基体10上に配置された厚さ1.5μmのSiO2層基体表面平坦化層12を含む複合基体1を得た。得られた複合基体1のSiO2層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを8.5nmとした。結果を表2にまとめた。例A22基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのAl2O3層を形成したこと以外は、例A21と同様にして複合基体1を得た。得られた複合基体1のAl2O3層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを9.0nmとした。結果を表2にまとめた。例A23基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのTiO2層を形成したこと以外は、例A21と同様にして複合基体1を得た。得られた複合基体1のTiO2層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを8.7nmとした。結果を表2にまとめた。例A24基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのZrO2層を形成したこと以外は、例A21と同様にして複合基体1を得た。得られた複合基体1のZrO2層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを9.1nmとした。結果を表2にまとめた。例A25基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのY2O3層を形成したこと以外は、例A21と同様にして複合基体1を得た。得られた複合基体1のY2O3層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを8.9nmとした。結果を表2にまとめた。例A26図1を参照して、焼結基体10として、直径が2インチ50.8mmで厚さが500μmの高密度ZrO2-SiO2焼結基体相対密度99.9質量を準備した。この高密度ZrO2-SiO2焼結基体の表面を機械研磨ダイヤモンド砥粒することにより、表面のRMS粗さを15nmとした。次に、スパッタ法により、高密度ZrO2-SiO2焼結基体焼結基体10上に、基体表面平坦化層12として厚さ1.5μmのSiO2層を形成することにより、高密度ZrO2-SiO2焼結基体焼結基体10上に配置された厚さ1.5μmのSiO2層基体表面平坦化層12を含む複合基体1を得た。得られた複合基体1のSiO2層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを8.5nmとした。結果を表2にまとめた。例A27基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのAl2O3層を形成したこと以外は、例A26と同様にして複合基体1を得た。得られた複合基体1のAl2O3層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを9.0nmとした。結果を表2にまとめた。例A28基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのTiO2層を形成したこと以外は、例A26と同様にして複合基体1を得た。得られた複合基体1のTiO2層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを8.7nmとした。結果を表2にまとめた。例A29基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのZrO2層を形成したこと以外は、例A26と同様にして複合基体1を得た。得られた複合基体1のZrO2層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを9.1nmとした。結果を表2にまとめた。例A30基体表面平坦化層12として、スパッタ法により、厚さ1.5μmのY2O3層を形成したこと以外は、例A26と同様にして複合基体1を得た。得られた複合基体1のY2O3層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを8.9nmとした。結果を表2にまとめた。例A31図1を参照して、焼結基体10として、直径が2インチ50.8mmで厚さが500μmの高密度Al2O3-ZrO2-SiO2焼結基体相対密度99.9質量を準備した。この高密度Al2O3-ZrO2-SiO2焼結基体の表面を機械研磨ダイヤモンド砥粒することにより、表面のRMS粗さを10nmとした。次に、スパッタ法により、高密度Al2O3-ZrO2-SiO2焼結基体焼結基体10上に、基体表面平坦化層12として厚さ1.5μmのSiO2層を形成することにより、高密度Al2O3-ZrO2-SiO2焼結基体焼結基体10上に配置された厚さ1.5μmのSiO2層基体表面平坦化層12を含む複合基体1を得た。得られた複合基体1のSiO2層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを8.5nmとした。結果を表2にまとめた。例A32基体表面平坦化層12として、溶射法により、厚さ100μmのTiO2層を形成したこと以外は、例A26と同様にして複合基体1を得た。得られた複合基体1のTiO2層基体表面平坦化層12の表面を機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを9.8nmとした。結果を表2にまとめた。例AR2焼結基体10として、直径が2インチ50.8mmで厚さが500μmの高密度ZrO2-SiO2焼結基体相対密度99.9質量を準備した。この高密度ZrO2-SiO2焼結基体の表面を、機械研磨ダイヤモンド砥粒することにより、表面のRMS粗さを15nmとした。結果を表2にまとめた。なお、例AR2のCMP研磨後の表面RMS粗さの欄の括弧内の数値は、後述するように、高密度ZrO2-SiO2焼結基体焼結基体10上に直接厚さ100nmのSiO2層接合層14aを形成し、その表面をCMP研磨した後の表面RMS粗さの値である。表2を参照して、焼結基体上に基体表面平坦化層を形成することにより、基体表面平坦化の表面のRMS粗さが、基体の表面のRMS粗さよりも小さく、かつ、10nm以下である複合基体が得られた。実施例B例B1図5A1およびA2を参照して、上記の例A2において作製した複合基体1のSiO2層基体表面平坦化層12上に、CVD法により、厚さ100nmのSiO2層接合層14aを形成した。また、図5B2を参照して、半導体結晶体20として直径が2インチ50.8mmで厚さが500μmのGaN結晶体の表面上に、CVD法により、厚さ100nmのSiO2層接合層14bを形成し、さらに、GaN結晶体半導体結晶体20とSiO2層接合層14bとの界面から約150nmの深さのGaN結晶体半導体結晶体20中に、水素イオンを注入した。次に、図5C2を参照して、上記のSiO2層接合層14aおよびSiO2層接合層14bの表面をCMP化学機械的研磨によりRMS粗さを0.5nmとし、酸素プラズマ処理により清浄化した後、両者を重ね合わせて、室温25°C中で7MPaの荷重で加圧することにより貼り合わせて、基体結晶接合体2Bを得た。得られた基体結晶接合体2Bを室温25°Cから300°Cまで3時間かけてゆっくりと昇温することにより、接合強度を高めた。かかる接合により2つのSiO2層接合層14a,14bが一体化して厚さ200nmのSiO2層接合層14が形成された。次に、図5D2を参照して、基体結晶接合体2Bを500°Cに加熱して、応力をかけることにより、GaN結晶体半導体結晶体20をそのイオン注入領域20iにおいてGaN結晶層半導体結晶層20aと残りのGaN結晶体残りの半導体結晶体20bとに分離させて、複合基体1の厚さ1.5μmのSiO2層基体表面平坦化層12上に厚さ200nmのSiO2層接合層14を介在させて厚さ150nmのGaN結晶層半導体結晶層20aが接合された複合基板3Bが得られた。例BR1図6Aを参照して、上記の例AR1で得られた焼結基体10上に、CVD法により、厚さ100nmのSiO2層接合層14aを形成した。SiO2層接合層14aの表面を、機械研磨およびCMP化学機械的研磨することにより、表面のRMS粗さを7.9nmとした。なお、さらにCMPしても、表面のRMS粗さをさらに細かくすることはできなかった。また、図6Bを参照して、半導体結晶体20として直径が2インチ50.8mmで厚さが500μmのGaN結晶体の表面上に、CVD法により、厚さ100nmのSiO2層接合層14bを形成し、さらに、GaN結晶体半導体結晶体20とSiO2層接合層14bとの界面から約150nmの深さのGaN結晶体半導体結晶体20中に、水素イオンを注入した。次に、図6Cを参照して、上記のSiO2層接合層14bおよびSiO2層接合層14bの表面を酸素プラズマ処理により清浄化した後、両者を重ね合わせて、室温25°C中で7MPaの荷重で加圧したが、貼り合わせることができなかった。例B2上記の例A26において作製した高密度ZrO2-SiO2焼結基体焼結基体上に厚さ1.5μmのSiO2層基体表面平坦化層が配置された複合基体を用いたこと以外は、例B1と同様にして、複合基体の厚さ1.5μmのSiO2層基体表面平坦化層上に厚さ200nmのSiO2層接合層を介在させて厚さ150nmのGaN結晶層半導体結晶層が接合された複合基板が得られた。例BR2上記の例AR2で得られた高密度ZrO2-SiO2焼結基体焼結基体を用いたこと以外は、例BR1と同様の工程を行なったが、上記焼結基体上に形成されたSiO2層接合層と水素イオン注入されたGaN結晶体半導体結晶体上に形成されたSiO2層接合層とを貼り合わせることができなかった。例B1に示すように、焼結基体上に表面のRMS粗さが1.0nm以下の基体表面平坦化層が形成された複合基体を用いることにより、その基体表面平坦化層側に半導体結晶層が貼り合わされた複合基板を作製することができた。また、例B2に示すように、焼結基体上に表面のRMS粗さが10nm以下の基体表面平坦化層が形成された複合基体を用いることにより、その基体表面平坦化層側に半導体結晶層が貼り合わされた複合基板を作製することができた。これに対して、例BR1および例BR2に示すように、焼結基体上に直接接合層を形成しても、焼結基体と半導体結晶層とが貼り合わされた複合基板を作製することができなかった。今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。"