"半導体基体表面に複数回の陽極化成処理を行い、多孔率の異なる複数の層からなる多孔質層を形成する工程と、前記多孔質層上にエピタキシャル半導体膜を形成する工程と、前記多孔質層において前記エピタキシャル半導体膜を前記半導体基体から剥離する工程と、を有し、前記多孔質層を形成する工程の最後の前記陽極化成処理において、前記半導体基体表面への通電と停止とを繰り返す間欠通電を行う薄膜半導体の製造方法。前記半導体基体上にエピタキシャル半導体層を形成する工程と、前記半導体基体上の前記エピタキシャル半導体層に、前記陽極化成処理による前記多孔質層を形成する請求項1に記載の薄膜半導体の製造方法。前記多孔質層を形成する工程の後、前記多孔質層の表面を、酸素雰囲気中でアニール処理する工程と、水素雰囲気中でアニール処理する工程とを有する請求項1に記載の薄膜半導体の製造方法。前記多孔質層を形成する工程において、初回の前記陽極化成処理を行う電解溶液中のHF濃度が、以降の前記陽極化成処理を行う電解溶液中のHF濃度よりも高い請求項1に記載の薄膜半導体の製造方法。前記多孔質層を形成する工程において、前記半導体基体の表面側に多孔率が低い層を形成し、前記半導体基体の内部側に多孔率が高い層を形成する請求項1に記載の薄膜半導体の製造方法。前記多孔質層を形成する工程において、前記半導体基体の表面に低多孔率層を形成し、前記低多孔率層下に前記低多孔率層に比して多孔率が大きい中間多孔率層を形成し、前記中間多孔率層内部若しくは下層に前記中間多孔率層に比して多孔率が大きい高多孔率層を形成する請求項1に記載の薄膜半導体の製造方法。前記エピタキシャル半導体膜上に支持基板を接合し、前記エピタキシャル半導体膜を前記支持基板と共に前記半導体基体から剥離する請求項1に記載の薄膜半導体の製造方法。本発明は、上述した諸目的から、薄膜半導体を、低コストをもって容易、確実に得ることができるようにした薄膜半導体の製造方法を提供する。本発明の薄膜半導体の製造方法は、半導体基体表面に複数回の陽極化成処理を行い、多孔率の異なる複数の層からなる多孔質層を形成する工程を有する。また、多孔質層上にエピタキシャル半導体膜を形成する工程と、多孔質層においてエピタキシャル半導体膜を半導体基体から剥離する工程とを有する。そして、多孔質層を形成する工程の最後の陽極化成処理において、半導体基体表面への通電と停止とを繰り返す間欠通電を行う。上述の本発明製造方法によれば、半導体基体表面に多孔質層を形成し、これの上に半導体膜を形成し、この半導体膜を多孔質層における強度の低下を利用して半導体基体から剥離して、剥離された半導体膜によって薄膜半導体を構成するので、その厚さは、半導体膜の厚さによって制御できることからこれを充分薄く、例えばフレキシブルな薄膜半導体として構成することができる。したがって、本発明製造方法によれば、容易、且つ確実に、量産的に、低コストをもって薄膜半導体の製造を行うことができる。上述の本発明製造方法によれば、半導体基体表面に多孔質層を形成してこれの上に半導体膜を成長させ、これを多孔質層において半導体基体から剥離することによって結晶性にすぐれた薄膜半導体を容易、確実に、安価に製造することができる。本発明の実施の形態を説明する。本発明においては、半導体基体表面を例えば陽極化成によって変化させて、多孔質層を形成する。この多孔質層は、互いに多孔率ポロシティが異なる2層以上の層からなる多孔質層とする。そして、この多孔質層の表面に半導体膜をエピタキシャル成長し、これに回路素子もしくは集積回路を形成する。その後このエピタキシャル半導体膜を多孔質層を介して、半導体基体から剥離して目的とする薄膜半導体を製造する。一方、残された半導体基体は、再び上述した薄膜半導体の製造に繰り返して使用されるが、特に本発明においては、その再利用に先立って多孔質層の、半導体基体に残存する多孔質膜をエッチング除去する多孔質膜の除去工程を行う。この半導体基体に残存する多孔質膜のエッチング除去工程は、化学薬品によるエッチングと、その後の陽極化成による電解エッチングとによることができる。このエッチングの化学薬品は、フッ硝酸の混合液、あるいはフッ硝酸と酢酸の混合液、またはフッ硝酸と過酸化水素水との混合液を用いることができる。また、この繰り返し使用されてその厚さが薄くなった半導体基体は、これ自体を薄膜半導体として用いることができる。多孔質層の形成工程においては、その表面に面して多孔率が低い層を形成し、多孔質化がされない半導体基体に近い側すなわち内部側に多孔率が高い層を形成する。また、多孔質層形成工程において、例えば多孔率が低い表面層と、この表面層と半導体基体との間に形成され、多孔率が表面層のそれより高い中間多孔率層と、この中間多孔率層内もしくはこの中間多孔率層の下層すなわち多孔質化がなされていない半導体基体との界面に形成され、中間多孔率層より高い多孔率を有する高多孔率層とを形成することができる。多孔質層を形成する陽極化成においては、半導体基体表面を低電流密度で陽極化成する工程と、その後、高電流密度で陽極化成する工程とをとる。また、陽極化成において、半導体基体表面を低電流密度で陽極化成する工程と、更にこの低電流密度よりも少し高い中間低電流密度で陽極化成する工程と、更にこれより高電流密度で陽極化成する工程とをとることができる。また、陽極化成において、その高電流密度での陽極化成は、高電流密度の通電を間欠的に行うようにすることができる。また、多孔質層を形成する陽極化成における、中間低電流密度での陽極化成において、その電流密度を漸次大きくすることができる。陽極化成は、フッ化水素とエタノールを含有する電解溶液中、あるいはフッ化水素とメタノールを含有する電解溶液中で行うことができる。また、陽極化成工程において、電流密度を変更するに際して、電解溶液の組成も変更することができる。多孔質層を形成した後は、水素ガス雰囲気中で加熱することが好ましい。また、多孔質層を形成した後の、水素ガス雰囲気中での加熱工程の前に、多孔質層を熱酸化することが好ましい。半導体基体は、これの上に形成する、すなわちこの半導体基体の表面の多孔質層上に形成する半導体膜に応じて、例えば、Si単結晶,多結晶,SiGe,GaAs,GaP等による半導体基体を用いることができる。例えば化合物半導体による薄膜半導体を形成する場合においては、半導体基体として化合物半導体基体を用いる。そして、この多孔質層上に化合物半導体をエピタキシャル成長させれば、例えばSi半導体基体上に化合物半導体をエピタキシャル成長させる場合よりも格子不整合を小さくすることができることから良好な結晶性をもつ薄膜化合物半導体を形成することができる。SiGe,GaAs,GaP等による半導体基体のいずれにおいても、陽極化成を行うことによってその表面に多孔質層を形成することができる。半導体基体の形状は、種々の構成を採るこができる。例えばウェファ状すなわち円板状、あるいは基体表面が曲面を有する単結晶引上げによる円柱体状インゴットによるなど、種々の形状とすることができる。また、半導体基体は、n型もしくはp型の不純物がドープされた半導体基体あるいは、不純物を含まない半導体基体によって構成することができる。しかし、陽極化成を行う場合は、p型の不純物が高濃度にドープされた低比抵抗の半導体基体いわゆるpのSi基体を用いることが好ましい。この半導体基体としてp型Si基体を用いるときは、p型不純物の例えばボロンBが、約1019atoms/cm3程度にドープされ、その抵抗が0.01~0.02Ωcm程度のSi基板を用いることが望ましい。そして、このp型Si基体を陽極化成すると、基板表面とほぼ垂直方向に細長く伸びた微細孔が形成され、結晶性を維持したまま多孔質化するため、望ましい多孔質層が形成される。このように結晶性を維持したまま多孔質化された多孔質層上に、半導体膜をエピタキシャル成長する。この半導体膜は、単層の半導体膜によって構成することもできるし、2層以上の複層半導体膜とすることもできる。このように、半導体基体上にエピタキシャル成長した半導体膜は、半導体基体から剥離するが、この剥離に先立って例えば半導体膜上に、フレキシブル樹脂シート等による支持基板を接合してこの支持基板とエピタキシャル半導体膜とを一体化した後、エピタキシャル半導体膜を支持基板と共に、半導体基体から、この半導体基体に形成した多孔質層を介して剥離することができる。この支持基板は、フレキシブルシートに限られるものでなくガラス基板、樹脂基板あるいは例えば所要のプリント配線がなされたフレキシブル、もしくは剛性いわゆる堅いリジッド透明プリント基板によって構成することもできるものである。半導体基体表面には、多孔率を異にする2層以上からなる多孔質層を形成する。最表面の多孔質層は、その多孔率が比較的小さく緻密な多孔質層として形成し、この多孔質層上に良好にエピタキシャル半導体膜を成長させることができるようにし、またこの表面層より内側すなわち下層側においては比較的多孔率の高い多孔質層を基体面に沿って形成することによってこれ自体の高多孔率化による機械的強度の低下、あるいはこの多孔質層と他との格子定数の相違に基く歪みによって脆弱化し、この層においてエピタキシャル半導体膜の剥離、すなわち分離を容易に行うことができる。例えば、超音波印加によって分離させることができる程度に弱い多孔質層を形成することも可能となる。多孔質層の表面より内側に形成する多孔率を大きくした層は、その多孔率が大きいほど上述の剥離が容易になるが、この多孔率が余り大きいと、上述したエピタキシャル半導体膜の剥離処理前に、剥離を発生させたり、多孔質層に破損を来すおそれがあることから、この多孔率の大なる層における多孔率は、40以上70以下とする。また、多孔質層に多孔率の大なる層を形成する場合、その多孔率が大きくなるにつれ歪みが大きくなり、この歪の影響が多孔質層の表面層にまで及ぶと、表面層に亀裂を発生させるおそれが生じてくる。また、このように多孔質層の表面にまで歪の影響が生じると、これの上にエピタキシャル成長させる半導体膜に結晶欠陥を発生させる。そこで、多孔質層には、その多孔率が高い層と多孔率の低い表面層との間に、歪みを緩和するバッファ層として、表面層よりは多孔率が高く、かつ高多孔率層に比しては多孔率が低い中間多孔率を有する中間多孔率層を形成する。このようにすることにより、高多孔率層の多孔率を、上述のエピタキシャル半導体膜の剥離を確実に行うことができる程度に大きくし、しかも結晶性にすぐれたエピタキシャル半導体膜の形成を可能にする。上述した半導体基体表面の多孔質化の陽極化成は、公知の方法、例えば伊藤らによる表面技術Vol.46,No.5,pp.8~13,1995多孔質Siの陽極化成に示された方法によることができる。すなわち、例えば図7にその概略構成図を示す2重セル法で行うことができる。この方法は、第1および第2の槽1Aおよび1Bを有する2槽構造の電解溶液槽1が用いられる。そして、両槽1Aおよび1B間に多孔質層を形成すべき半導体基体11を配置し、両槽1Aおよび1B内に、直流電源2が接続された対の白金電極3Aおよび3Bの各一方が配置される。電解溶液槽1の第1および第2の槽1Aおよび1B内には、それぞれ例えばフッ化水素HFとエタノールC2H5OHとを含有する電解溶液4、あるいはフッ化水素HFとメタノールCH3OHとを含有する電解溶液4が収容され、第1および第2の槽1Aおよび1Bにおいて電解溶液4に半導体基体11の両面が接触するように配置され、かつ両電極3Aおよび3Bが電解溶液4に浸漬配置される。そして、半導体基体11の多孔質層を形成すべき表面側の槽1A内の電解溶液4に浸漬されている電極3A側を負極側として、直流電源2が接続されて両電極3Aおよび3B間に通電がなされる。このようにすると、半導体基体11側を陽極側、電極3Aを陰極側とする給電がなされ、これにより、半導体基板の電極3A側に対向する表面が侵蝕されて多孔質化する。この2槽セル法によるときは、オーミック電極を半導体基体に被着形成することが不要となり、このオーミック電極から不純物が半導体基体に導入することが回避される。そしてこの陽極化成における条件の選定により、形成される多孔質層の構造が相当に変化するものであり、これによってこれの上に形成する前述したエピタキシャル半導体膜の結晶性および剥離性が変化する。多孔率を異にする2層以上の層からなる多孔質層を形成するには、陽極化成処理において、電流密度が異なる2段階以上の多段階陽極化成法を採用する。具体的には、表面に多孔率が低いすなわち口径の小さい微細孔による比較的緻密な低多孔率の多孔質層を作製するため、まず、低電流密度で第1陽極化成を施す。多孔質層の膜厚は時間に比例するので、所望する膜厚になるような時間で陽極化成を行う。その後、かなり高い電流密度で第2陽極化成を行えば、最初に形成された低多孔率の多孔質層の下側に多孔率の大きい高多孔率の多孔層が形成される。すなわち、少なくとも多孔率の低い低多孔率質層と、多孔率の高い高多孔率層を有する多孔質層が形成される。そして、この場合、低多孔率の多孔質層と、高多孔率の多孔質層との界面付近には、両者の格子定数の違いにより大きな歪みが生じる。この歪みがある値以上になると、多孔質層は2つに分離する。したがって、この歪みによる分離あるいは、多孔率による機械的強度の低下による分離が生じるか、生じないかという境界条件付近の陽極化成条件で多孔質層を形成すれば、この多孔質層上に成長させた半導体膜、例えばエピタキシャル半導体膜は、この多孔質層を介して容易に分離することができる。この場合の、低電流密度の第1陽極化成は、例えば0.01~0.02Ωcmのp型シリコン単結晶基体を用い、HF:C2H5OH=1:1HFが49溶液、エタノールが95溶液での体積比以下同様のとき、0.5~10mA/cm2程度の低電流密度で数分間から数十分間行う。また、高電流密度の第2陽極化成は、例えば40~300mA/cm2程度の電流密度で、1~10秒間、好ましくは3秒間前後の時間で行う。上述した第1および第2の2段階の陽極化成では、多孔質層内部の高多孔質層で発生する歪みがかなり大きくなるため、多孔質層の表面までこの歪みの影響が及び、この場合、前述したように、亀裂の発生や、これの上に形成するエピタキシャル半導体膜に結晶欠陥を発生させるおそれが生じる。そこで、多孔質層において、低多孔率の表面層と高多孔率層との間に、これらによって発生する歪みを緩和するバッファー層として、表面層よりは多孔率が高く、かつ高多孔率層に比しては多孔率が低い中間多孔率層を形成する。具体的には、最初に低電流密度の第1陽極化成を行い、次いで第1陽極化成よりもやや高い電流密度の第2陽極化成を行って、その後それらよりもかなり高い電流密度で第3陽極化成を行う。第1陽極化成の条件は、特に制限されないが、例えば0.01~0.02Ωcmのp型シリコン単結晶基体を用い、電解溶液としてHF:C2H5OH=1:1を用いるとき、0.5~3mA/cm2未満程度、第2陽極化成の電流密度は例えば3~20mA/cm2程度、第3陽極化成の電流密度は、例えば40~300mA/cm2程度で行うことが好ましい。例えば1mA/cm2の電流密度で陽極化成を行うと、多孔率は約16程度、7mA/cm2の電流密度で陽極化成を行うと、多孔率は約26、200mA/cm2の電流密度で陽極化成を行うと、多孔率は約60~70程度になる。このような陽極化成を行った多孔質層上にエピタキシャル成長を行うと、結晶性のよいエピタキシャル半導体膜が成膜できる。また、上述したように電流密度を3段階とする陽極化成を行う場合、第1陽極化成で形成される多孔率が低い表面層はそのまま低い多孔率を保ち、第2陽極化成で形成される多孔率がやや高い中間多孔率層、すなわちバッファー層は、表面層より内側、すなわち表面層と多孔質化がされていない半導体基体との界面に形成されて、多孔質層は表面層と中間多孔率層との2層構造となる。また、上述の第3陽極化成で形成される多孔率の高い高多孔率層は、原理は不明であるが、その電流密度を90mA/cm2程度以上とすると、第2陽極化成で形成した中間多孔率層内にすなわち中間多孔質層の厚さ方向の中間部に形成される。また中間多孔率層の形成において、この中間多孔率層を形成する陽極化成を多段階もしくは漸次例えば通電電流密度を変化する条件下で行うことによって、低多孔率表面層と、高多孔率層との間に階段的にもしくは傾斜的にその多孔率を、表面層から高多孔率層側に向かって高めた中間多孔率層を形成する。このようにすれば、表面層と高多孔率層との間の歪みは、より緩和されて、さらに確実に結晶性のよいエピタキシャル半導体膜をエピタキシャル成長することができる。ところで、分離面は、最後に行う多孔率の大きい剥離層とその直前に行う多孔率の小さいバッファー層との界面で格子定数の違いによる歪みが大きくかかることによって形成することができるが、この最後の陽極化成を行うときに工夫をすると、分離面がより分離しやすくなる。それは、最後の高電流密度の陽極化成で、例えば時間を3秒間一定に通電するのではなく、1秒間の通電の後、陽極化成を一旦停止して、所要時間経過後、例えば1分程度放置した後、同じまたは異なる高電流密度でまた1分間の通電を行って陽極化成を停止し、また所要時間経過後、例えば1分程度放置した後、再度同じまたは異なる高電流密度で1秒間通電を行って陽極化成を停止するという間欠的に通電する方法である。この方法を使用して適当な陽極化成条件を選ぶと、剥離層が半導体基板との界面すなわち多孔質層の最下面に形成され、分離面は上記のような中間多孔質層すなわちバッファー層の内部ではなく、多孔質層の半導体基板との界面で分離される。そして半導体基体側表面は電解研磨される。この場合、多孔質層における歪みが生じる高多孔質層と表面とが最大限に離間し、中間多孔率層によるバッファー効果が最大限に発揮されることになり、良好な結晶性を有するエピタキシャル半導体膜を形成することができる。また、このように中間多孔質層が表面側にのみ形成されるので多孔質層の全体の厚さを小さくすることができ、この多孔質層を形成するための半導体基板の消耗厚さを減らすことができて、この半導体基体の繰り返し使用回数を大とすることができる。このように、陽極化成条件の選定により、分離面においては、歪が大きく掛かるようにし、しかもこの歪みの影響が半導体膜のエピタキシャル成長面に与えられないようにすることができる。また、多孔質層上に、結晶性良く半導体のエピタキシャル成長を行うには、多孔質層の表面層の結晶成長の種となる微細孔を小さくすることが望まれる。このように表面層の微細孔を小さくする手段の一つとしては、陽極化成にあたって電解液中のHF濃度を濃くする方法がある。すなわち、この場合、まず表面層を形成する低電流陽極化成では、HF濃度の濃い電解溶液を使用する。次にバッファー層となる中間多孔率層を形成し、その後、電解溶液のHF濃度を下げてから、最後に高電流密度の陽極化成を行う。このようにすることによって、表面層の微細孔の微細化をはかることができることによって、これの上に結晶性の良いエピタキシャル半導体膜を形成することができるものであり、しかも高多孔率層においては、多孔率を必要充分に高くできるので、エピタキシャル半導体膜の剥離は良好に行うことができる。この多孔質層の陽極化成における電解溶液の変更は、例えば表面層の形成においては、電解溶液として、例えばHF:C2H5OH=2:1による電解溶液を使用した陽極化成を行い、バッファー層としての中間多孔率層の形成においては、やや薄いHF濃度の電解溶液、例えばHF:C2H5OH=1:1による電解溶液を使用した陽極化成を行い、さらに高多孔率層を形成においては、電解溶液は、さらにHF濃度を薄くして、例えばHF:C2H5OH=1:1~1:2の電解溶液を用いた高電流密度の陽極化成を行う。なお、上述した多孔質層の形成において、表面層の形成から中間多孔率層の形成にかけて、電流密度を変化させるとき、一旦陽極化成を停止してから、次の陽極化成を行う通電を開始する手順によることもできるし、一旦陽極化成を停止することなくすなわち通電を停止することなく、連続して電流密度を変化させて行うこともできる。また、陽極化成を行う際は、光を遮断した暗所で行うことが好ましい。これは、光を照射すると、多孔質層の表面に凹凸が多くなり、結晶性の良好なエピタキシャル半導体膜を得ることが困難になることによる。なお、陽極化成されたシリコンの多孔質層は、可視発光素子として利用できる。この場合、上記と逆に光を照射しながら陽極化成することが好ましく、これにより発光効率が上昇する。更に、酸化させると、波長にブルーシフトが起こる。また、半導体基体は、p型でもn型でもよいが、不純物を導入しない高抵抗のものの方が好ましい。以上の工程により、表面片面または両面に多孔質層が形成された半導体基板を得ることができる。なお、多孔質層全体の膜厚は、特に制限されないが、1~50μm、好ましくは3~15μm、通常8μm程度の厚さとすることができる。多孔質層全体の厚さは、半導体基板をできる限り繰り返し使用できるようにするためにできるだけ薄くすることが好ましい。また、多孔質層上に、半導体膜を成膜するに先立って、多孔質層をのアニールを行うことが好ましい。このアニールは、水素ガス雰囲気中での熱処理、すなわち水素アニールを挙げることができる。この水素アニールを行うときは、多孔質層の表面に形成された自然酸化膜の完全な除去、および多孔質層中の酸素原子を極力除去することができ、多孔質層の表面が滑らかになり、良好な結晶性を有するエピタキシャル半導体膜を形成することができる。同時にこの前処理によって、高多孔率層と中間多孔率層との界面の強度を一層弱めることができて、エピタキシャル半導体膜の基板からの分離をより容易に行うことができる。この場合の水素アニールは、例えば950°C~1150°C程度の温度範囲で行う。また、水素アニールの前に、多孔質層を低温酸化させると、多孔質層の内部は酸化されるので、水素ガス雰囲気中での熱アニールを施しても多孔質層には大きな構造変化が生じない。つまり、多孔質層の表面への剥離層からの歪みが伝わりにくくなり、良質な結晶性のエピタキシャル半導体膜を成膜することができる。この場合の低温酸化は、例えばドライ酸化雰囲気中で400°Cで1時間程度で行うことができる。そして、上述したように多孔質層表面に半導体のエピタキシャル成長を行う。この半導体のエピタキシャル成長は、単結晶半導体基板の表面に形成された多孔質層は、多孔質ながら結晶性を保っていることから、この多孔質層上へのエピタキシャル成長は可能である。この多孔質層表面へのエピタキシャル成長は、例えばCVD法により、例えば700°C~1100°Cの温度で行うことができる。また、上述した水素アニール、および半導体のエピタキシャル成長のいずれにおいても、半導体基体を所定の基体温度に加熱する方法としては、いわゆるサセプタ加熱方式によることもできるし、半導体基体自体に直接電流を流して加熱する通電加熱方式等を採ることもできる。多孔質層上に成長させる半導体膜は、単層半導体膜とすることも複数の半導体層の積層による複層半導体膜とすることもできる。また、この半導体膜は半導体基体と同じ物質でもよいし、異なる物質でもよい。例えば、単結晶Si半導体基体を用い、その表面に形成した多孔質層にSi、あるいはGaAs等の化合物半導体、またはシリコン化合物、例えばSi1-yGeyをエピタキシャル成長するとか、これらを適宜組み合わせ積層する等、種々のエピタキシャル成長を行うことができる。また、半導体膜には、その成長に際してn型もしくはp型の不純物を導入することができる。あるいは、半導体膜の成膜後に、イオン注入、拡散等によって不純物の導入を全面もしくは選択的に行うこともできる。この場合、その使用目的に応じて、導電型、不純物の濃度、種類の選択がなされる。また、半導体膜の厚さも、薄膜半導体の用途に応じて適宜選択することができる。例えば、半導体集積回路を薄膜半導体に形成する場合、半導体素子の動作層は数μm程度の厚さであるので、例えば5μm程度の厚さに形成することができる。上述のようにして得られたエピタキシャル半導体膜の表面には、やや凹凸があり、この半導体膜に対する回路素子もしくは集積回路の形成工程で行われる例えばフォトリソグラフィ工程におけるフォトレジストに対する露光処理での露光装置のマスク合わせの精度が低下するなどの不都合が生じる場合は、半導体膜表面を研磨することが好ましい。この場合、多孔質層が脆く、弱くなっているので、この多孔質層に負担がかからない弱い研磨を行う。次に、半導体装置を構成する場合においては、回路素子もしくは集積回路を、半導体膜に形成する。例えばDRAMDynamicRandomAccessMemoryや、CMOSComplementaryMatalOxideSemiconductorなど、半導体素子、あるいはこれらの素子を組み合わせた集積回路を形成する。これら回路素子もしくは集積回路は、通常一般の半導体製造技術によることができる。その製造は、例えば拡散炉、イオン注入装置、露光装置、CVD化学的気相成長装置、スパッタ装置、洗浄装置、ドライエッチング装置、エピタキシャル成長装置等を使用して半導体基体に形成できる全ての回路素子もしくは集積回路に適用できる。また、回路素子もしくは集積回路としては例えば、ダイオード、トランジスタ等の各半導体素子、デジタルまたはアナログIC、フラッシュメモリ等その種類を問わず、例えば太陽電池を構成することもできる。このように、半導体膜に回路素子もしくは集積回路が形成された薄膜半導体装置は、その全体を絶縁層によって被覆しておくことが好ましい。このように、回路素子もしくは集積回路を形成した後、この半導体膜、すなわち薄膜半導体装置に、支持基板を接合する。この支持基板は、例えば樹脂基板、ガラス基板、金属基板、セラミック基板などその種類に制限はない。例えば、ICカードを構成するフレキシブル基板やカバーシートなどに貼り付け、ICカードを構成するようにしてもよい。また、支持基板にも、回路素子もしくは集積回路を形成することもできるものであり、プリント基板等によって構成することができる。この支持基板の接合方法は、例えば接着剤、半田、粘着材等による接合によることができ、その接合強度は、後に行う多孔質層を介しての剥離強度以上の接合強度、すなわち剥離に要する力で接合が破壊することのない程度の接合強度とされ、この支持基板と半導体膜とが一体化して、半導体基体から半導体膜を剥がすことができる程度の接着強度を示す接合剤が用いられる。このようにして、支持基板と半導体膜とを一体化させた後、これを半導体基体から多孔質層を内部での破壊によって剥離させる。この剥離は、高多孔質層を有する多孔質層においては、その高多孔質層で容易に分離される。このようにして剥離のなされた半導体膜の、半導体基体からの剥離面には、多孔質層が残存している場合があり、この多孔質層は、必要により、研磨、エッチングなどでこれを除去する。また、除去せずにそのままでもよい。あるいは、剥離面の保護のために、保護膜を被着するとか、保護基板例えば樹脂基板を貼り合わせてもよい。以上のように製造された薄膜半導体もしくはこれによる半導体装置は、極めて薄いエピタキシャル成長による半導体膜による薄膜半導体に回路素子もしくは集積回路が形成されたもので、フレキシブルで、かつ薄いという特性を利用して、例えばICカードをはじめとして、携帯機器等の電子機器に応用が可能であり、近年の軽薄短小に適応したものである。一方、分離された半導体基体は、その表面を研磨して再び使用する。例えば1回の薄膜半導体装置の製作に消費される基板の厚さは約3~20μm程度であるため、10回の繰り返し使用でも消費される厚さは約30~200μmである。そのため、高価な単結晶の半導体基体を繰り返し使用できるので、本発明方法は、極めて低コスト、かつ低エネルギーで薄膜半導体装置を製造することができる。なお、半導体基体表面に消費した分のエピタキシャル成長を行えば、永久に同一の半導体基体を用いることができ、更に低コスト、低エネルギーで薄膜半導体装置を製造することができる。次に、本発明の実験例を挙げて説明する。しかしながら、本発明は、この実験例に限定されるものではない。実験例1図1および図2はこの実験例の工程図を示す。先ず、高濃度にボロンがドープされて、比抵抗が例えば0.01~0.02Ωcmとされた単結晶Siによるウエファ状の半導体基体11を用意した図1A。そして、この半導体基体11の表面を陽極化成して半導体基体11の表面に多孔質層を形成した。この実験例においては、図7で説明した2槽構造の陽極化成装置を用いて陽極化成を行った。すなわち、第1および第2の各槽1Aおよび1B間に単結晶Siによる半導体基体11を配置し、両槽1Aおよび1Bには、共にHF:C2H5OH=1:1を注入した。そして、これら各電解溶液槽1Aおよび1Bの電解溶液4中に浸漬配置したPt電極3Aおよび3B間に直流電源2によって電流を流した。まず、電流密度を、1mA/cm2の低電流として、これを8分間通電させた。これにより、口径が小さい微細孔を有し、緻密な多孔率が16で厚さが1.7μmの多孔質層を構成する表面層12Sが形成された図1B。多孔質層の表面における微細孔が小さいと、後に行うH2アニールによって多孔質層の表面がより平坦で滑らかになり、後にこれの上にエピタキシャル成長するSiエピタキシャル半導体膜の結晶性がより向上するという効果がある。その後、一旦通電を停止する。次に、電流密度を7mA/cm2として、8分間の通電を行った。このようにすると、表面層12S下に、この表面層に比し多孔率が大きい、多孔率26で厚さ6.3μmの中間多孔率層12Mが形成された図1C。その後、再び通電を停止する。次に、電流密度を200mA/cm2に上げて3秒間の通電を行った。このようにすると、中間多孔率層12Mの内部に、すなわち中間多孔率層12Mによって上下から挟み込まれるように、表面層12Sおよび中間多孔率層12Mに比し高い多孔率の約60の多孔率で約0.05μmの厚さの高多孔率層12Hが形成される図1D。このようにして、表面層12Sと、中間多孔率層12Mと、高多孔率層12Hとによる多孔質層12が形成される。このように形成された多孔質層12は、中間多孔率層12Mと高多孔率層12Hとの多孔率が大きく相違するので、これら界面および界面近傍に大きな歪が生じ、この付近の強度が極端に弱くなる。しかしながら、この歪は、高多孔率層12Hと表面層12Sとの間に中間多孔率層12Mが存在することによって、これがバッファーとして作用し、この歪みにより影響を大きく受けやすい多孔質層の表面への歪みの影響を緩和することができる。したがって、この歪みによって、後に多孔質層上に行うエピタキシャル成長の結晶性への影響を効果的に回避できる。その後、後に行うエピタキシャル成長がなされる常圧Siエピタキシャル成長装置において、多孔質層12を有する半導体基体11を、H2雰囲気中で1100°Cの加熱すなわちアニール処理を行った。このアニールは、室温から1100°Cまで約20分掛けて昇温し、1100°Cで約30分間のアニールを行った。このH2アニールにより、口径の小さい微細孔による表面層が平坦で滑らかになる。同時に、多孔質層12の内部では、中間多孔率層12Mと、高多孔率層12Hの界面付近において、分離強度が、よりいっそう弱くなった。その後、H2アニールを行った常圧Siエピタキシャル成長装置において、多孔質層12上すなわち表面層12S上にSiのエピタキシャル成長を行ってSi半導体膜13を形成した図2E。このエピタキシャル成長は、先のH2雰囲気中アニール温度の1100°Cから1030°Cまで降温して、SiH4ガスを用いたSiエピタキシャル成長を17分間行った。これより多孔質層12上に結晶性に優れた、厚さ約5μmのSiエピタキシャル半導体膜13が形成された。このとき、Siエピタキシャル半導体膜13表面に、凹凸があるときは、この表面を研磨する。高多孔率層12Hは、上述した歪と、これが高多孔率をもっていわば霜柱状とされて脆弱化されて分離強度が非常に弱くなっているので、これを破損することがないように、弱い力での研磨を行った。これによって、エピタキシャル半導体膜13の表面はより平坦になった。このようにしたことによって、例えば露光装置のマスク合わせにおいて、より高精度に行うことができる。半導体膜13を、半導体基体11から分離する。まず、接着剤60を介してPETポリエチレンテレフタレートシートよりなる支持基板61を、半導体膜13上に接合する図2F。このときの支持基板61の接着強度は、多孔質層12による半導体基体11からの分離強度よりも強い強度、すなわち分離に際して支持基板61に剥離が生じない程度の接着強度とする。次に、半導体基体11と支持基板61との間に両者を引き離す方向の外力を与える。このようにすると、前述したように弱い強度とされた多孔質層12の高多孔率層12Hもしくはその近傍で分離が生じ、半導体基体11から支持基板61とともに集積回路が形成された半導体膜13が剥離される図2G。このようにすると、フレキシブルな基板61に被着形成された例えば厚さ5μmのフレキシブルな半導体膜13が形成される。そして、この場合、半導体基体11の、半導体膜13との分離面には、上述したH2雰囲気中アニールによって再結晶化された多孔質層12の残存による膜厚5μmの多孔質膜22が存在する。この半導体基体11に残存する多孔質膜22をエッチング除去する。この多孔質膜22のエッチングは、化学薬品この例ではフッ硝酸すなわちフッ酸HFと硝酸HNO3と水H2Oとの混合液によるエッチング液に、半導体基体11を浸漬する。このようにして多孔質膜22をエッチング除去する図2H。そして、更に、この半導体基体11を、上述の図7で示した陽極化成装置を用いて電解研磨を行う。この場合、両槽1Aおよび1Bには、共にHF:C2H5OH=1:2とした電解溶液を注入する。そして、Pt電極3Aおよび3B間に200mA/cm2、15秒の通電を行った。このとき、半導体基体11の表面が電解研磨され、基体表面には結晶性の良い面が露呈した。このようにして、結晶性の良い面が露呈した半導体基体11を再利用して、これに、前述した図1~図2で説明した工程を繰り返し、複数枚の薄膜半導体を得ることができる。実験例2この実験例においても、実験例1と同様の方法によって、図1A~図1Dで説明した工程を採って、半導体基体11の表面に、表面層12Sと、中間多孔率層12M内に、高多孔率層12Hが形成されてなる多孔質層12を形成する。そして、この実験例においては、この多孔質層12の形成の後に、拡散炉を用いて、酸素雰囲気中で、400°Cで1時間のアニールを行った。この処理によって多孔質層12の内部が酸化され、この後に行うH2雰囲気中でのアニールによっても多孔質層に大きな構造変化が生じないようにすることができ、高多孔率層12Hの界面近傍に生じる歪の表面層12Sへの影響をより効果的に回避することができる。その後、実験例1と同様に、常圧Siエピタキシャル成長装置によってH2雰囲気中でのアニールを行い、その後実験例1と同様にSiエピタキシャル成長によって厚さ5μmの結晶性にすぐれた半導体膜13の成膜を行った図2E。この場合においても、Siエピタキシャル半導体膜13表面に、凹凸があるときは、この表面を研磨する。高多孔率層12Hは、上述した歪と、これが高多孔率をもっていわば霜柱状とされて脆弱化されて分離強度が非常に弱くなっているので、これを破損することがないように、弱い力での研磨を行った。これによって、エピタキシャル半導体膜13の表面はより平坦になった。このようにしたことによって、例えば露光装置のマスク合わせにおいて、より高精度に行うことができる。半導体膜13を、実験例1と同様の方法によって、半導体基体11から分離する。図2F,図2G。このようにして、実験例1と同様に、フレキシブルな基板61に被着形成された例えば厚さ5μmのフレキシブルな半導体膜13が形成される。そして、この場合においても、半導体基体11の、半導体膜13との分離面には、上述したH2雰囲気中アニールによって再結晶化された多孔質層12の残存による膜厚5μmの多孔質膜22が存在する。その後、この実験例においては、この半導体基体11に残存する多孔質膜22を、フッ酸と、過酸化水素H2O2と、水H2Oとの混合液によるエッチング液に半導体基体11を浸漬することによってエッチング除去する図2H。そして、更に、この半導体基体11を、上述の図7で示した陽極化成装置を用いて電解研磨を行う。この場合、両槽1Aおよび1Bには、共にHF:C2H5OH=1:2とした電解溶液を注入する。そして、Pt電極3Aおよび3B間に200mA/cm2、15秒の通電を行った。このとき、半導体基体11の表面が電解研磨され、基体表面には結晶性の良い面が露呈した。このようにして、結晶性の良い面が露呈した半導体基体11を再利用して、これに、同様の工程を繰り返して、複数枚の薄膜半導体を得ることができる。次に、本発明を太陽電池を製造する場合の一実験例を説明する。実験例3図3~図4を参照して説明するが、この実験例においても、実験例1と同様の方法によって図1A~Dに示す工程をとって、半導体基体11の表面に陽極化成によって、表面層12Sと、中間多孔率層12Mと、これの内部に形成された高多孔率層12Hによる多孔質層12を形成する。そして、実験例1で説明した方法と同様のH2雰囲気中でのアニールを行い、その後、半導体膜13のエピタキシャル成長を行った図3A。この実験例における半導体膜13は、p-p--n3層構造による。この半導体膜13のエピタキシャル成長は、H2雰囲気中アニールを行った常圧Siエピタキシャル成長装置に、SiH4ガスとB2H6ガスとを用いたエピタキシャル成長を3分間行って、ボロンBが1019atoms/cm3にドープされたpSiによる第1の半導体層131を形成し、次に、B2H6ガスの流量を変更して、Siエピタキシャル成長を10分間行って、ボロンBが1016atoms/cm3にドープされた低濃度のp-Siによる第2の半導体層132を形成し、更にB2H6ガスに換えてPH3ガスを供給して、エピタキシャル成長を4分間行って、p-エピタキシャル半導体層132上に、リンPが1019atoms/cm3の高濃度にドープされたnSiによる第3の半導体層133を形成して、第1~第3のエピタキシャル半導体層131~133よりなるp-p--n構造の半導体膜13を形成した。次に、この実験例においては、半導体膜13上に表面熱酸化によってSiO2膜すなわち透明の絶縁膜16を形成し、フォトリソグラフィによるパターンエッチングを行って電極ないしは配線とのコンタクトを行う開口16Wを形成する図3B。この開口16Wは、所要の間隔を保持して図においては紙面と直交する方向に延長するストライプ状に平行配列して形成することができる。このように形成したSiO2膜により、界面でのキャリア発生や再結合を極力少なくすることが可能である。そして、全面的に金属膜の蒸着を行い、フォトリソグラフィによるパターンエッチングを行って受光面側の電極ないしは配線17を、ストライプ状開口16Wに沿って形成する図4C。この電極ないしは配線17を形成する金属膜は、例えば厚さ30nmのTi膜、厚さ50nmのPd、厚さ100nmのAgを順次蒸着し、さらにこれの上にAgメッキを行うことによって形成した多層構造膜によって構成し得る。その後400°Cで20~30分間のアニールを行った。次に、この実験例においては、ストライプ状の電極ないしは配線17上に、それぞれこれらに沿って導電線41、この実験例では金属ワイヤを接合し、これの上に透明の接着剤21によって、透明基板42を接合する図4D。電極ないしは配線17への導電性41の接合は、半田付けによることができる。そして、これら導電線41は、その一端もしくは他端を、電極ないしは配線17よりそれぞれ長くして外方に導出する。その後、半導体基体11と透明基板42とに、互いに引き離す外力を与える。このようにすると、多孔質層12の脆弱な高多孔率層12Hもしくはその近傍で半導体基体11と、エピタキシャル半導体膜13とが分離され、透明基板42上に、エピタキシャル半導体膜13が接合された薄膜半導体23が得られる図5E。この場合、薄膜半導体23の裏面には、多孔質層12が残存するが、これの上に銀ペーストを塗布し、更に金属板を接合して他方の裏面電極24を構成する。このようにして、透明基板42にp-p--n構造の薄膜半導体23が形成された太陽電池が構成される図5F。この金属電極24は、太陽電池裏面の素子層保護膜としても機能する。このようにして形成した太陽電池は、受光側電極ないしは配線17が、透明基板42によって覆われているにもかかわらず、これからの電気的外部導出が導電線41によってなされていることから、外部との電気的接続が容易になされる。また、例えば上述の実験例におけるように、エピタキシャル半導体膜13に対し、すなわち太陽電池の活性部に対しそれぞれコンタクトされた複数の各電極ないしは配線17からそれぞれ導電線41の導出を行うようにしたことから、太陽電池の直列抵抗を充分小とすることができる。そして、太陽電池、すなわち半導体膜13を剥離した半導体基体11に対して実験例1と同様のエッチングおよび電解エッチングを行う。すなわち、フッ硝酸によるエッチングによって多孔質膜22をエッチング除去し、更に、この半導体基体11を、上述の図7で示した陽極化成装置を用いて電解研磨を行う。この場合、両槽1Aおよび1Bには、共にHF:C2H5OH=1:2とした電解溶液を注入する。そして、Pt電極3Aおよび3B間に200mA/cm2、15秒の通電を行った。このとき、半導体基体11の表面が電解研磨され、基体表面には結晶性の良い面が露呈した図6。このようにして、結晶性の良い面が露呈した半導体基体11に、前述したと同様の半導体膜13の形成工程等を繰り返し、複数枚の太陽電池を得ることができる。尚、上述した各例においてはエピタキシャル半導体膜の半導体基体11からの剥離を、互いに引き離す外力を与えて剥離した場合であるが、或る場合は超音波振動によって剥離することができる。上述した各例において陽極化成において、電流密度が大きい場合や、長時間通電によって、半導体例えばSiの剥離が発生してこれによるSiくずが発生して装置内例えば電解溶液槽等に付着した場合は、半導体基体11を取り出した後、槽内にフッ硝酸液を注入することによって不要なSiの付着物を溶解除去することができる。また、陽極化成を行う装置としては、図7の例に限らず、単槽構造において半導体基体を浸漬させる装置を用いることができる。また、薄膜半導体、太陽電池を製造することによって厚さが減少した半導体基体に対し、この減少した厚さに見合った厚さの半導体のエピタキシャル成長を行って、上述した薄膜太陽電池の製造を繰返し行うようにすることによって、永久的に同一の半導体基体の使用が可能となるので、更に低コスト、低エネルギーで太陽電池を製造することができる。上述した本発明製造方法によれば、半導体基体は、表面に多孔質層を形成し、これの上に半導体のエピタキシャル成長を行って、これを剥離するので半導体基体は多孔質化された厚さだけが消耗されるものであるが、上述したエピタキシャル半導体膜の形成および剥離の後は、半導体基体表面をエッチングおよび電解エッチングによって除去するので、再びこの半導体基体11を繰り返し使用して目的とする薄膜半導体、すなわち薄膜半型の、例えばフレキシブルな各種半導体装置を複数製造することができることから、安価に製造できる。また、半導体基体11が多孔質層の形成によって、これが薄くなるが、半導体基体11に、この厚さの減少に相当する厚さの半導体をエピタキシャル成長することによってその厚さの補償を行うようにすることもできる。また、厚さの補償を行わない場合において、その厚さが薄くなった場合には、この半導体基体自体によって薄膜半導体として用いることができ、例えば太陽電池の製造もできるものである。したがって、半導体基体は、最終的に無効となることなく、殆ど無駄なく使用ができることから、これによってもコストの低減化をはかることができる。また、本発明製造方法において、最終的に電解エッチングを行うときは、その後に連続して、次の多孔質層12の形成工程を行うことができる。また、上述の製造方法によれば、半導体膜13上に、支持基板42を接合して基板とエピタキシャル半導体膜とを一体化させた後、基板をエピタキシャル半導体膜と共に、半導体基体から剥離する方法を採ることができるので、この基板の種類には制限はなく、フレキシブルプリント基板、リジッドなプリント基板、金属板、セラミック、ガラス、樹脂等、従来からの半導体技術の常識では到底考えられなかったような基板上に薄膜単結晶半導体を形成するとか、太陽電池を形成できる。また、単に単一多孔率を有する多孔質層上に半導体層をエピタキシャル成長させる方法にする場合は、その半導体膜の結晶性を良好にするには、結晶成長の核となる多孔質層の多孔率を小さくする必要があることから、陽極化成に当たって、電流密度を低くして、電解溶液のHF混合比を多くする必要がある。ところが、このように、多孔率を低くすると、多孔質層が硬くなり、エピタキシャル半導体膜の分離が難しくなる。そこで、分離強度を弱くするために多孔率を上げようと、例えば陽極化成の条件のうち、電流密度を高くして、電解溶液のHF混合比を少なくすると、この場合は分離は容易になるが、エピタキシャル半導体膜の結晶性が極端に悪くなる。ところが上述した方法によるときは、多孔質層の表面部分の多孔率を小さくして、多孔質層内部の多孔率が大きいという2面性の性質をもつ多孔質層を形成するので、多孔質層上にエピタキシャル半導体膜を良好に形成でき、しかも、エピタキシャル半導体膜を容易に分離できる。例えば、超音波により容易に分離させることができる程度の弱い多孔質層を形成することも可能である。また、多孔質層に形成する高多孔率層は、多孔率が大きいほど剥離が容易になるが、歪みが大きく、その影響を多孔質層の表面層にまで及ぼしてしまう。このため、表面層に亀裂が生じることがある。また、エピタキシャル成長を行う際、エピタキシャル半導体膜に欠陥を生じさせる原因となる。ところが、上述した方法では、多孔率の非常に高い層と多孔率の低い表面層との間に、これらの層から発生する歪みを緩和するバッファー層として、表面層よりやや多孔率の高い中間多孔率層を形成することにより、剥離が容易で良質のエピタキシャル半導体膜を形成できる。また、上述の方法において高電流密度での陽極化成において、電流を間欠的に流すときは、多孔質層に高多孔率層を半導体基板側界面またはその近傍に形成することができるものであり、この場合、表面と剥離層となる高多孔質層とを最大限に離間させることができ、そのためバッファー層を薄くでき、その分多孔質層の厚さを減らし、半導体基体の厚さ減方向の消費を少なくすることができ、コストを更に低下させることが可能となる。また、低電流密度での陽極化成において、電流を漸次増大させることにより、多孔質層の表面層と剥離層との間のバッファー層の多孔率を内部に行くに従い漸次増大させるように形成するときは、バッファー層の機能を更に良好にすることができる。また、陽極化成を、フッ化水素とエタノールを含有する電解溶液、あるいは、フッ化水素とメタノールの混合液中で行うことにより、多孔質層を容易に形成することができる。この場合、陽極化成の電流密度を変える際に、この電解溶液の組成も変えることにより、多孔率の調整範囲が更に大きくなる。また、陽極化成中の光の照射を回避すれば、多孔質層の表面の凹凸の発生を軽減ないしは回避できて、良好な結晶性を有するエピタキシャル半導体膜を形成することができる。また、多孔質層を形成した後、水素ガス雰囲気中で加熱することにより、多孔質層の表面層の表面はなめらかになり、良好な結晶性を有するエピタキシャル半導体膜を形成することができた。また、多孔質層を形成した後、水素ガス雰囲気中での加熱工程の前に、多孔質層を熱酸化することにより、多孔質層の内部が酸化されるので、次工程の水素中アニールを施しても、多孔質層には大きな構造変化が生じ難くなり、多孔質層の表面に内部からの歪みが伝わり難くなるため、結晶性の良好なエピタキシャル半導体膜を形成することができる。"