"検出対象の電圧に比例した電圧と所定の基準電圧とを比較する電圧比較回路と、検出結果を出力するための出力段と、定電流源を備えコンデンサを定電流で充電することで所定の遅延時間を得る電流回路と、前記コンデンサの充電電位が所定の電位に達したことを判定する判定回路と、を備え、前記電圧比較回路により検出対象の電圧が所定の電圧値以下になったことを検出した場合には前記出力段による出力状態を直ちに変化させ、前記電圧比較回路により検出対象の電圧が所定の電圧値以上になったことを検出した場合には前記電流回路による遅延時間後に前記出力段による出力状態を変化させる低電圧検出回路であって、前記電流回路は、前記電圧比較回路により検出対象の電圧が所定の電圧値以下になったことを検出した場合には、前記定電流源の電流が遮断される状態とされ、前記電圧比較回路により検出対象の電圧が所定の電圧値以上になったことを検出した場合には、前記定電流源の電流が流れる状態とされて前記コンデンサの充電が開始され前記遅延時間後に前記判定回路からの制御信号によって前記定電流源に流れる電流が遮断されるように構成されていることを特徴とする低電圧検出回路。前記電流回路は、前記電圧比較回路の出力に基づいて制御され前記定電流源に流れる電流を導通または遮断可能なスイッチ手段と、前記定電流源と直列に接続された第1トランジスタと、前記第1トランジスタとカレントミラー回路を構成するように接続されて前記定電流源に流れる電流に比例した電流を流す第2トランジスタと、前記第2トランジスタと直列に接続された第3トランジスタと、前記第2トランジスタと並列に接続された第4トランジスタと、を備え、前記電圧比較回路により検出対象の電圧が所定の電圧値以下になったことを検出した場合には、前記スイッチ手段が電流遮断状態で前記第3トランジスタがオン状態、前記第4トランジスタがオフ状態とされ、前記電圧比較回路により検出対象の電圧が所定の電圧値以上になったことを検出した場合には、前記スイッチ手段が電流導通状態で前記第3トランジスタがオフ状態とされて前記電流回路による前記コンデンサの充電が開始され前記遅延時間後に前記判定回路から制御信号が出力されて前記定電流源に流れる電流が遮断されるとともに、前記第4トランジスタがオン状態とされるように構成されていることを特徴とする請求項1に記載の低電圧検出回路。前記電圧比較回路の出力と前記判定回路からの信号に基づいて前記スイッチ手段をオン、オフ制御する信号を生成する論理回路が設けられていることを特徴とする請求項2に記載の低電圧検出回路。前記電流回路は、前記定電流源と直列形態に設けられた第2のスイッチ手段を備え、前記スイッチ手段は前記電圧比較回路の出力に基づいてオン、オフ制御され、前記第2のスイッチ手段および前記第4トランジスタは前記判定回路からの信号に基づいてオン、オフ制御されるように構成されていることを特徴とする請求項2に記載の低電圧検出回路。前記判定回路は、前記コンデンサの充電電位を入力とするインバータと、前記コンデンサの充電電位もしくはそれに対応する信号がセット端子に入力され、前記インバータの出力信号がリセット端子に入力されたフリップフロップと、を備え、前記フリップフロップの正相側出力により前記出力段が制御され、前記フリップフロップの逆相側出力に基づいて前記第4トランジスタがオン、オフ制御されるように構成されていることを特徴とする請求項3または4に記載の低電圧検出回路。特許文献1の発明が提案しているようなカレントミラー回路を使用した低電圧検出回路においては、カレントミラー回路の定電流源に常時電流を流し続けることになるため、消費電流が増加するという不具合がある。そこで、図6に示すように、定電流源CI2と直列にスイッチSW1を設けて、このスイッチSW1をコンパレータ13の出力でオン、オフさせるようにして消費電流を抑える技術が考えられる。なお、図6のものでは、回路を構成するトランジスタとしてMOSFETを使用しているとともに、マニュアルリセット機能はないが、基本的な構成は特許文献1のものと同じである。しかしながら、図6に示す低電圧検出回路にあっては、電源電圧VDDが所定の電位以下の間はスイッチSW1がオフされて定電流源CI2に電流が流れないようにすることはできる。しかし、電源電圧VDDが所定の電位以上になり所定遅延時間後に出力トランジスタM0がオンされた後もスイッチSW1がオンされ続けるため、定電流源CI2に比較的長い期間電流が流れることとなり、充分に消費電流を抑えることができないという課題がある。この発明は上記のような背景の下になされたもので、その目的とするところは、定電流でコンデンサを充電させることで素子のばらつきや温度特性の影響を受けない遅延時間を設定できるようにした遅延付き低電圧検出回路において、電源電圧が所定の電位以上になって所定時間後に出力が解除状態になった後は定電流源の電流を流さないようにして、消費電流を抑えることができるようにすることにある。上記目的を達成するため、この発明は、検出対象の電圧に比例した電圧と所定の基準電圧とを比較する電圧比較回路と、検出結果を出力するための出力段と、定電流源を備えコンデンサを定電流で充電することで所定の遅延時間を得る電流回路と、前記コンデンサの充電電位が所定の電位に達したことを判定する判定回路と、を備え、前記電圧比較回路により検出対象の電圧が所定の電圧値以下になったことを検出した場合には前記出力段による出力状態を直ちに変化させ、前記電圧比較回路により検出対象の電圧が所定の電圧値以上になったことを検出した場合には前記電流回路による遅延時間後に前記出力段による出力状態を変化させる低電圧検出回路であって、前記電流回路は、前記電圧比較回路により検出対象の電圧が所定の電圧値以下になったことを検出した場合には、前記定電流源の電流が遮断される状態とされ、前記電圧比較回路により検出対象の電圧が所定の電圧値以上になったことを検出した場合には、前記定電流源の電流が流れる状態とされて前記コンデンサの充電が開始され前記遅延時間後に前記判定回路からの制御信号によって前記定電流源に流れる電流が遮断されるように構成した。上記した手段によれば、検出対象の電圧が所定の電圧値以上になったことを検出した場合には、コンデンサを定電流で充電することで所定の遅延時間を得る電流回路による遅延時間後に出力状態を変化させる低電圧検出回路において、低電圧検出後、所定遅延時間経過して出力状態が変化した後は定電流源に流れる電流が遮断されるので、電流回路の消費電流を低減することができるようになる。また、望ましくは、前記電流回路は、前記電圧比較回路の出力に基づいて制御され前記定電流源に流れる電流を導通または遮断可能なスイッチ手段と、前記定電流源と直列に接続された第1トランジスタM2と、前記第1トランジスタとカレントミラー回路を構成するように接続されて前記定電流源に流れる電流に比例した電流を流す第2トランジスタM3と、前記第2トランジスタと直列に接続された第3トランジスタM4と、前記第2トランジスタと並列に接続された第4トランジスタM5と、を備え、前記電圧比較回路により検出対象の電圧が所定の電圧値以下になったことを検出した場合には、前記スイッチ手段が電流遮断状態で前記第3トランジスタM4がオン状態、前記第4トランジスタM5がオフ状態とされ、前記電圧比較回路により検出対象の電圧が所定の電圧値以上になったことを検出した場合には、前記スイッチ手段が電流導通状態で前記第3トランジスタM4がオフ状態とされて前記電流回路による前記コンデンサの充電が開始され前記遅延時間後に前記判定回路から制御信号が出力されて前記定電流源に流れる電流が遮断されるとともに、前記第4トランジスタM5がオン状態とされるように構成する。これにより、低電圧検出後、所定遅延時間経過して出力状態が変化した後は定電流源に流れる電流が遮断され、電流回路の消費電流を低減することができるとともに、カレントミラー回路を構成する第2トランジスタと並列に接続された第4トランジスタが、定電流源に流れる電流が遮断されると導通状態とされるので、定電流源に流れる電流が遮断されることで電流回路内のノードの電位が不定になって後段の判定回路が誤動作するのを防止できるようになる。さらに、望ましくは、前記電流回路は、前記定電流源と直列形態に設けられた第2のスイッチ手段を備え、前記スイッチ手段は前記電圧比較回路の出力に基づいてオン、オフ制御され、前記第2のスイッチ手段および前記第4トランジスタは前記判定回路からの信号に基づいてオン、オフ制御されるように構成する。これにより、定電流源と直列に第2のスイッチ手段を追加して設けるだけで、低電圧検出後、所定遅延時間経過して出力状態が変化した後に定電流源に流れる電流を容易に遮断することができるようになる。あるいは、前記電圧比較回路の出力と前記判定回路からの信号に基づいて前記スイッチ手段をオン、オフ制御する信号を生成する論理回路が設けられているように構成してもよい。これにより、低電圧検出後、所定遅延時間経過して出力状態が変化した後に定電流源に流れる電流を遮断する回路を実現する場合に、電流回路の定電流源を含む電流経路における縦積みのトランジスタの数を少なくすることができ、低電圧検出回路の動作電圧範囲特に下限の電圧を広くすることができる。さらに、望ましくは、前記判定回路は、前記コンデンサの充電電位を入力とするインバータと、前記コンデンサの充電電位もしくはそれに対応する信号がセット端子に入力され、前記インバータの出力信号がリセット端子に入力されたフリップフロップと、を備え、前記フリップフロップの正相側出力により前記出力段が制御され、前記フリップフロップの逆相側出力に基づいて前記第4トランジスタM5がオン、オフ制御されるように構成する。これにより、ノイズにより出力が変動する不具合を回避できるとともに、判定手段としてコンパレータを使用する場合に比べて比較的小さな回路規模で判定回路を実現することができるようになる。本発明によると、定電流でコンデンサを充電させることで素子のばらつきや温度特性の影響を受けない遅延時間を設定できるようにした遅延付き低電圧検出回路において、電源電圧が所定の電位以上になって所定時間後に出力が解除状態になった後は定電流源が電流を流さないようにして、消費電流を抑えることができるという効果がある。以下、本発明の好適な実施の形態を図面に基づいて説明する。図1は、本発明を適用した遅延付き低電圧検出回路以下、単に低電圧検出回路と記すの一実施形態を示す。なお、特に限定されるわけではないが、図1において一点鎖線で囲まれている部分の回路を構成する素子は、1個の半導体チップ上に形成され、半導体集積回路リセットICとして構成される。この実施形態における低電圧検出回路10であるリセットICには、図示しない直流電圧源からの直流電圧VDDが印加される電圧入力端子INと、接地電位が印加されるグランド端子GNDと、外部へリセット信号を出力するための出力端子OUTと、外付けコンデンサを接続するための外部端子CDが設けられている。また、低電圧検出回路10には、基準電圧Vrefを発生するための基準電圧回路11と、該基準電圧回路11に定電流を流す電流源CI1と、上記電圧入力端子INとグランド端子GNDとの間に直列に接続された抵抗R1,R2,R3からなり直流電圧VDDを分圧する抵抗分圧回路12と、分圧された電圧と基準電圧Vrefとを比較する電圧比較回路としてのコンパレータ13と、出力端子OUTにドレイン端子が接続されたオープンドレインの出力トランジスタM0と、外部端子CDに接続されたコンデンサを充電する定電流回路14と、コンデンサの充電電圧を検出して上記出力トランジスタM0をオン、オフ制御する判定回路15が設けられている。上記出力トランジスタM0は、NチャネルMOSFET絶縁ゲート型電界効果トランジスタ:以下、MOSトランジスタと記すにより構成され、出力端子OUTにプルアップ抵抗図示省略が接続されることで、出力トランジスタM0のオン/オフ状態に応じてハイレベルまたはローレベルの信号リセット信号が生成され、システムを構成するICのリセット端子等へ伝達される。具体的には、直流電圧VDDが所定の電位よりも低い場合にローレベルの信号が出力され、直流電圧VDDが所定の電位よりも高い場合にハイレベル解除レベルの信号が出力される。そして、直流電圧VDDが所定の電位よりも低い電位から高い電位に変化したことを検出してから所定の遅延時間経過後に出力信号がローレベルからハイレベルに変化するように構成されている。基準電圧回路11は、ツェナーダイオードからなる定電圧回路、あるいは定電流源として動作するデプレッション型MOSトランジスタとエンハンスメント型のMOSトランジスタとを直列に接続した基準電圧発生回路などにより構成される。抵抗分圧回路12を構成する抵抗R1,R2,R3のうちR3には、これと並列に、コンパレータ13が電圧VDDの微小な変動により誤動作しないようにヒステリシスを与えるためのNチャネルMOSトランジスタM1が接続されている。コンパレータ13には、その反転入力端子に基準電圧回路12からの基準電圧Vrefが入力され、非反転入力端子に抵抗分圧回路12により分圧された電圧が入力されている。電圧VDDが所定の電位になった時にコンパレータ13の出力が変化するように、基準電圧Vrefの値と抵抗分圧回路12の分圧比が設定される。定電流回路14は、定電流源CI2およびこれと直列に接続された一対のスイッチSW1,SW2と、チャネルがこれらの素子と直列をなすように接続されソース端子が電圧入力端子INに接続されたPチャネルMOSトランジスタM2と、該トランジスタM2とゲート端子同士が共通接続された同じくPチャネルのMOSトランジスタM3と、該MOSトランジスタM3と直列に接続されたNチャネルMOSトランジスタM4とから構成されている。そして、上記MOSトランジスタM3のドレイン端子が前記外部端子CDに接続され、MOSトランジスタM4のゲート端子に前記コンパレータ13の出力を反転するインバータINV1の出力信号が印加されるように構成されている。ここで、低消費電流化の観点から、定電流源CI2が流す電流は可能な限り小さなものが望ましい。スイッチSW1はPチャネルMOSトランジスタによって、またスイッチSW2はNチャネルMOSトランジスタによって構成することができる。この実施例では、上記トランジスタM2~M4のうちトランジスタM2はそのゲート端子とドレイン端子とが結合され、電圧-電流変換素子として機能するとともにM2とM3のゲート端子同士が共通接続されることで、M2とM3はそれらのサイズ比に応じた電流を流すカレントミラー回路として動作する。トランジスタM2のサイズは、定電流源CI2の電流を流すのに充分な大きさとされ、トランジスタM2とM3とのサイズ比は、M3に流れるドレイン電流と外部端子CDに接続されるコンデンサの容量値とで決まる時定数すなわち回路の遅延時間が、所定の遅延時間となるように設定される。さらに、本実施例の定電流回路14には、カレントミラーを構成するMOSトランジスタM3と並列にPチャネルMOSトランジスタM5が設けられている。そして、このMOSトランジスタM5とM3の共通ドレイン端子外部端子CDに接続されているノードN1に、判定回路15を構成するインバータINV2の入力端子が接続され、判定回路15からの制御信号が前記MOSトランジスタM5のゲート端子に印加されるように構成されている。判定回路15は、インバータINV2と、該インバータINV2の出力信号がセット端子に入力されたRSフリップフロップFF1と、該フリップフロップFF1の正相側出力Qを反転して前記出力トランジスタM0のゲート端子へ供給するインバータINV3とから構成されている。そして、フリップフロップFF1の逆相側出力/Qが、上記MOSトランジスタM5のゲート端子とスイッチSW2の制御端子に印加されている。なお、インバータINV2の代わりにコンパレータを用いるようにしても良い。RSフリップフロップFF1を設けているのは、インバータINV2の出力にノイズが乗って出力トランジスタM0がオン、オフを繰り返すチャタリングを防止するためであり、省略することも可能である。次に、上記のように構成された低電圧検出回路10の動作について、図3を用いて説明する。図1の低電圧検出回路10においては、低電圧検出時すなわち電圧入力端子INに印加されている電圧VDDが所定の電位よりも低くなった時図3のタイミングt1は、図3bのように、コンパレータ13の出力CMPがローレベルに変化して定電流回路14のスイッチSW1をオフするため、定電流回路14に電流が流れないようにされる。また、この時、図3cのように、インバータINV1の出力Bがハイレベルに変化して、トランジスタM4がオン状態にされるので、外部端子CDに接続されているコンデンサの電荷を引き抜かれ、図3dのように、ノードN1の電位Vcは接地電位ローレベルに向かって変化する。そして、ノードN1の電位VcがインバータINV2のロジックシュレッショールド以下になると、インバータINV2によってフリップフロップFF1がリセット状態にされる。そのため、図3eのように、フリップフロップFF1の正相側出力Qがローレベルとなり、インバータINV3によって出力トランジスタM0がオン状態にされ、出力端子OUTの電位Voutはローレベルリセット状態になる。また、図3fのように、フリップフロップFF1の逆相側出力/Qがハイレベルとなり、スイッチSW2がオン状態、MOSトランジスタM5がオフ状態にされる。これにより、MOSトランジスタM5,M4を通して貫通電流が流れるのが防止され、ノードN1の電位Vcは接地電位まで下がる。次に、電圧入力端子INに印加されている電圧VDDが所定の電位よりも高い電圧になった場合図3のタイミングt2には、図3bのように、コンパレータ13の出力がハイレベルに変化して定電流回路14のスイッチSW1をオンする。このとき、上述したようにスイッチSW2がオン状態にされているため、定電流源CI2の電流I2が接地点へ流される。また、コンパレータ13の出力を反転するインバータINV1によってMOSトランジスタM4がオフ状態にされるので、M2,M3のカレントミラーでコピーされた電流で外部端子CDに接続されているコンデンサの充電が開始される。そして、コンパレータ13の出力がハイレベルに変化した時点図3のタイミングt2から、MOSトランジスタM3の電流値とコンデンサの容量値の時定数で決まる所定遅延時間Td経過後図3のタイミングt3に、図3dのように、ノードN1の電位Vcが、インバータINV2およびフリップフロップFF1のロジックシュレッショールドVLTを超えて、図3eのように、FF1の正相側出力Qがハイレベルに変化する。これにより、出力トランジスタM0がオン状態にされるので、出力端子OUTの電位はハイレベルリセット解除状態に変化する。また、この時、図3fのように、フリップフロップFF1の逆相側出力/QがローレベルになってスイッチSW2がオフ状態にされるので、スイッチSW1がオンされていても定電流回路14に電流が流れなくなる。図3gに、定電流回路14全体に流れる電流Icの変化が示されている。スイッチSW2が設けられていない低消費電流タイプの低電圧検出回路図6では、スイッチSW1がオンされている期間T1,T2において、図3gに破線で示すように、定電流源CI2の電流I2の分だけ電流数100nAが流れていた。これに対し、本実施例の低電圧検出回路図1では、期間T1,T2のうちTdの期間以外では、スイッチSW2がオフ状態にされるので、図3gに実線で示すように、定電流回路14の電流はほとんど流れなくなり、低消費電流化が図られる。また、スイッチSW2がオフされて定電流回路14に電流が遮断されることで、MOSトランジスタM5がない回路ではノードN1の電位が不定になってしまうが、本実施例図1の低電圧検出回路では、タイミングt3以降は、フリップフロップFF1の逆相側出力/QローレベルによってMOSトランジスタM5がオン状態にされるため、ノードN1の電位は電圧入力端子INに印加されている電圧VDDとなり、フリップフロップFF1のセット側入力電位がハイレベル状態に維持される。そのため、フリップフロップFF1の正相側出力Qがハイレベルに安定されることとなり、スイッチSW2を設けたことにより生じる、ノードN1の電位が不定になるという不具合を回避することができるようになる。図2に、上記実施形態の低電圧検出回路10の変形例を示す。この変形例は、図1の定電流回路14からスイッチSW2を省く一方、コンパレータ13の出力と判定回路15のフリップフロップFF1の逆相側出力/Qを入力とするロジック回路16を設け、ロジック回路16の出力でスイッチSW1をオン、オフ制御するように構成したものである。この変形例のロジック回路16は、図1のスイッチSW1をオンするタイミングでスイッチSW1をオンし、スイッチSW2をオフするタイミングでスイッチSW1をオフするような信号を出力するような論理を有していれば良く、これによって図1の回路と全く同じような動作が可能となる。図4に、ロジック回路16の入力信号であるコンパレータ13の出力CMPおよびフリップフロップFF1の逆相側出力/Qの変化と、ロジック回路16の出力信号L-OUTの変化の関係を示す。図4より、ロジック回路16は、コンパレータ13の出力CMPおよびフリップフロップFF1の逆相側出力/Qが共にハイレベル期間だけハイレベルを出力するような論理を有していればよいことが分かる。かかるロジック回路は、例えばANDゲート回路によって実現することができる。図2のような構成をとることにより、定電流回路14の定電流源CI2を含む電流経路における縦積みのトランジスタの数を図1のものに比べて少なくすることができる。これにより、低電圧検出回路の動作電圧範囲特に下限の電圧を広くすることができるという利点がある。以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、回路を構成するトランジスタとしてMOSトランジスタを使用したものを示したが、本発明は、MOSトランジスタの代わりにバイポーラトランジスタを使用した回路にも適用することができる。また、前記実施形態では、出力段としてオープンドレインのMOSトランジスタを使用したものを示したが、他の形式、例えばCMOSインバータを使用するものであっても良い。さらに、図1の実施例では、定電流源CI2と直列に設けたスイッチSW2をフリップフロップFF1の逆相側出力/Qによってオンオフ制御するようにしたが、出力トランジスタM0を駆動するインバータINV3の出力でオンオフ制御してもよい。また、前記実施形態では、コンパレータ13にヒステリシスを付与するMOSトランジスタM1を設けているが、M1を設ける代わりにコンパレータ13としてヒステリシス特性を有するものを使用するようにしても良い。さらに、以上の説明では、本発明を、電源電圧の低電圧状態を検出したことを示す信号を出力するリセットICに適用した例を説明したが、本発明にそれに限定されるものではなく、低電圧検出回路を内蔵するICに広く利用することができる。"