炭化ケイ素半導体デバイスのためのエッジ終端構造の製造方法であって、炭化ケイ素ベースの半導体接合の少なくとも一部分に隣接し、炭化ケイ素層中において少なくとも二つの間隔をもって配置されたフローティングガードリングを設けるステップと、該フローティングガードリング上に絶縁層を設けるステップと、前記フローティングガードリング間で、前記絶縁層と隣接して炭化ケイ素表面電荷補償領域を設けるステップとを有し、前記表面電荷補償領域は、前記フローティングガードリングのうちの隣接するフローティングガードリング間に完全に延在し、前記表面電荷補償領域は、前記絶縁層に隣接する前記表面電荷補償領域の表面が、前記絶縁層の表面電荷によって部分的に空乏化し、前記デバイスのブロッキング電圧より低い逆バイアスが前記デバイスに印加されたときに完全に空乏化するようなドーパント濃度を有することを特徴とするエッジ終端構造の製造方法。前記複数のフローティングガードリングを設けるステップは、前記炭化ケイ素層中に第1の距離だけ延びる複数のフローティングガードリングを形成するステップを有し、前記炭化ケイ素表面電荷補償領域を設けるステップは、前記炭化ケイ素層中に第2の距離だけ延びる表面電荷補償領域を形成するステップを有し、前記第2の距離は、前記第1の距離より短いことを特徴とする請求項1に記載のエッジ終端構造の製造方法。前記表面電荷補償領域は、前記ガードリングより低濃度にドーピングされることを特徴とする請求項1に記載のエッジ終端構造の製造方法。前記炭化ケイ素表面電荷補償領域を設けるステップは、前記炭化ケイ素層中に領域を注入するステップを有することを特徴とする請求項1に記載のエッジ終端構造の製造方法。前記表面電荷補償領域は、複数の表面電荷補償領域を備えることを特徴とする請求項1に記載のエッジ終端構造の製造方法。前記表面電荷補償領域は、約1×1012から約7×1012cm-2のドーズ電荷を有することを特徴とする請求項1に記載のエッジ終端構造の製造方法。前記表面電荷補償領域は、前記炭化ケイ素層中に約0.1μmから約2.0μmの距離だけ延びていることを特徴とする請求項1に記載のエッジ終端構造の製造方法。前記炭化ケイ素層は、第1導電形であり、前記フローティングガードリング及び表面電荷補償領域は、前記第1導電形と反対の第2導電形であることを特徴とする請求項1に記載のエッジ終端構造の製造方法。炭化ケイ素半導体デバイスのためのエッジ終端構造の製造方法であって、炭化ケイ素ベースの半導体接合の少なくとも一部分を取り囲み、炭化ケイ素層中において複数の間隔をもって配置された同心円のフローティングガードリングを設けるステップと、該フローティングガードリング上に絶縁層を設けるステップと、前記フローティングガードリング間で、前記絶縁層と隣接して炭化ケイ素表面電荷補償領域を設けるステップとを有し、前記表面電荷補償領域は、前記フローティングガードリングとオーバーラップする1つの領域を備え、前記表面電荷補償領域は、前記絶縁層に隣接する前記表面電荷補償領域の表面が、前記絶縁層の表面電荷によって部分的に空乏化し、前記デバイスのブロッキング電圧より低い逆バイアスが前記デバイスに印加されたときに完全に空乏化するようなドーパント濃度を有することを特徴とするエッジ終端構造の製造方法。前記複数のフローティングガードリングを設けるステップは、前記炭化ケイ素層中に第1の距離だけ延びる複数のフローティングガードリングを形成するステップを有し、前記炭化ケイ素表面電荷補償領域を設けるステップは、前記炭化ケイ素層中に第2の距離だけ延びる表面電荷補償領域を形成するステップを有し、前記第2の距離は、前記第1の距離より短いことを特徴とする請求項9に記載のエッジ終端構造の製造方法。前記表面電荷補償領域は、前記ガードリングより低濃度にドーピングされることを特徴とする請求項9に記載のエッジ終端構造の製造方法。前記炭化ケイ素表面電荷補償領域を形成するステップは、前記炭化ケイ素層中に領域を注入するステップを有することを特徴とする請求項9に記載のエッジ終端構造の製造方法。前記表面電荷補償領域は、複数の表面電荷補償領域を備えることを特徴とする請求項9に記載のエッジ終端構造の製造方法。前記表面電荷補償領域は、約1×1012から約7×1012cm-2の表面電荷を有することを特徴とする請求項9に記載のエッジ終端構造の製造方法。前記表面電荷補償領域は、前記炭化ケイ素層中に約0.1μmから約2.0μmの距離だけ延びていることを特徴とする請求項9に記載のエッジ終端構造の製造方法。前記炭化ケイ素層は、第1導電形であり、前記フローティングガードリング及び表面電荷補償領域は、前記第1導電形と反対の第2導電形であることを特徴とする請求項9に記載のエッジ終端構造の製造方法。炭化ケイ素半導体デバイスのためのエッジ終端構造の製造方法であって、炭化ケイ素層中に炭化ケイ素ベースの半導体接合を設けるステップと、前記炭化ケイ素層上に炭化ケイ素エピタキシャル層を形成するステップと、炭化ケイ素ベースの半導体接合の少なくとも一部分を取り囲み、炭化ケイ素層中において複数の間隔をもって配置されたフローティングガードリングを前記炭化ケイ素エピタキシャル層から前記炭化ケイ素層中に注入するステップであって、前記炭化ケイ素エピタキシャル層が、前記間隔をもって配置されたフローティングガードリングの少なくとも二つの間に炭化ケイ素表面電荷補償領域を形成するように注入するステップと、前記炭化ケイ素エピタキシャル層上に絶縁層を形成するステップとを有することを特徴とするエッジ終端構造の製造方法。前記表面電荷補償領域は、前記絶縁層に隣接する前記表面電荷補償領域の表面が、前記絶縁層の表面電荷によって部分的に空乏化し、前記デバイスのブロッキング電圧より低い逆バイアスが前記デバイスに印加されたときに完全に空乏化するようなドーパント濃度を有することを特徴とする請求項17に記載のエッジ終端構造の製造方法。前記表面電荷補償領域は、約1×1012から約5×1012cm-2のドーズ電荷を有することを特徴とする請求項17に記載のエッジ終端構造の製造方法。前記炭化ケイ素エピタキシャル層は、約0.1μmから約2.0μmの厚さであることを特徴とする請求項17に記載のエッジ終端構造の製造方法。前記複数のフローティングガードリングを設けるステップは、前記炭化ケイ素エピタキシャル層の表面から前記炭化ケイ素層中に延びる複数のフローティングガードリングを形成するステップを有する請求項17に記載のエッジ終端構造の製造方法。前記炭化ケイ素層は、第1導電形であり、前記フローティングガードリング及び表面電荷補償領域は、前記第1導電形と反対の第2導電形であることを特徴とする請求項17に記載のエッジ終端構造の製造方法。炭化ケイ素半導体デバイスのためのエッジ終端構造の製造方法であって、炭化ケイ素ベースの半導体接合の少なくとも一部分に隣接する炭化ケイ素層中においてフローティングガードリングを設けるステップと、該フローティングガードリング上に絶縁層を設けるステップと、前記接合と前記フローティングガードリングとの間で、前記絶縁層と隣接して炭化ケイ素表面電荷補償領域を設けるステップとを有し、前記表面電荷補償領域は、前記接合と前記フローティングガードリングとの間に完全に延在し、前記表面電荷補償領域は、前記絶縁層に隣接する前記表面電荷補償領域の表面が、前記絶縁層の表面電荷によって部分的に空乏化し、前記デバイスのブロッキング電圧より低い逆バイアスが前記デバイスに印加されたときに完全に空乏化するようなドーパント濃度を有することを特徴とするエッジ終端構造の製造方法。このMFGR終端スキームに伴う1つのクリティカルな可能性のある課題は、MFGR終端スキームがこの酸化膜-半導体境界面における電荷の影響を非常に受けやすいことである。MOSトランジスタのMOSmetal-oxide-semiconductor;金属酸化膜半導体ゲート領域における正味の電荷は、非常に低密度になる可能性がある。しかし、フィールド酸化膜は、しばしば一般的に熱成長ゲート酸化膜に比べると低品質になることがあり、プラズマ処理ステップは、より高密度の酸化膜電荷をもたらすこともある。大量の正電荷が、この酸化膜-半導体境界面に存在するときに、低濃度ドープのn層の表面は、n領域へと変化し、このn領域がこれらの等電位線を圧縮させる。これにより、この酸化膜-半導体境界面において非常な高電界がもたらされ、したがって、フローティングガードリングの有効性が低下し、この高電界により、このデバイスについてのブロッキング電圧の低下がもたらされ得る。さらに、この電荷は、たいていは正電荷であるが、この酸化膜-半導体境界面に向かって、又はこの境界面から遠ざかって移動する可能性があり、経時ブレークダウン電圧のウォークアウトwalkout、すなわち、ブレークダウンウォークアウトを引き起こす。このブレークダウンウォークアウトは、ブレークダウン電圧が、第1の値から出発し、時間とバイアスと共に増大する現象のことを意味する。このフィールド酸化膜は、一般的に堆積させられるので、この問題は炭化ケイ素デバイスにおいてはさらに大きくなることさえあり得る。堆積酸化膜は、一般的に熱成長層の特性に比べて劣った特性を有し、炭化ケイ素デバイス中における酸化膜-半導体境界面は、シリコンデバイスの電荷密度に比べてずっと高い電荷密度を有する。各ガードリング上にオフセットフィールドプレートOffsetFieldPlateを配置することが提案されている例えば、非特許文献4参照。かかる構造が、図2に示されている。図2は、オフセットフィールドプレートを有するMFGR構造を示す図である。図2に示すように、n型半導体層10は、その中に形成された主要接合12と、一連のフローティングガードリング14を有する。酸化膜層16が、半導体層10上に設けられ、開口部がこの酸化膜層16中に設けられている。オフセットフィールドプレート18が、この開口部中に設けられて、フローティングガードリング14に接触させられ、酸化膜層16上に延在している。Yilmazは、各ガードリングが維持する電圧を均一に分布させることができ、この境界面の近くの等電位線を広げることによって寄生電荷に対する感受性を低下させることができることを実証した。シリコンデバイス中のドリフト層のドーピング濃度は、一般的に低く、ガードリングは、それらガードリングの間にかなり大きな間隔を有することができるので、この技術は、シリコンデバイスにおいては比較的簡単に実装することができる。しかし、炭化ケイ素デバイスにおいては、このドリフト層中のドーピング濃度は、同じブロッキング能力をもつシリコンデバイスのドーピング濃度に比べて100倍以上にもなる可能性があり、各ガードリングが維持する電界は、シリコンデバイスの電界の10倍以上にもなり得る。したがって、これらのガードリングは、シリコンデバイスに比べて互いにずっと近づけて配置する必要があることもあり、必要となり得るフィールド酸化膜厚は、シリコンデバイス中で使用される膜厚に比べてずっと厚くなることもある。このオフセットフィールドプレート-フローティングガードリング構造は、別々に各ガードリングに接触する各フィールドプレートを有し、このガードリングのエッジは、次のガードリングのエッジとオーバーラップすべきではないので、炭化ケイ素デバイスでは、フォトリソグラフィなどの従来の製造技法を用いてかかる要件を達成することは難しいこともある。これらの要件を満たすためには、各ガードリングは、拡大する必要があり得るが、これらのガードリングの位置合わせ許容範囲は、0.25μmより小さくすべきである。かかる位置合わせ要件は、たとえ不可能でないとしても、SiCでは従来のコンタクト露光装置を用いて達成することは、困難なこともある。必要となり得る酸化膜の厚みのために、ステップカバレージstepcoverageが、このオフセットフィールドプレート-フローティングガードリング構造に伴う別の問題になることもある。さらに、この酸化膜は、この電界又は電圧を維持する酸化膜であるので、フィールドプレート設計においては、酸化膜の品質が、容認できる結果を達成する際に重要となることもある。炭化ケイ素デバイス中の酸化膜は、一般的にシリコンデバイス中で使用可能な酸化膜に比べて低品質を有する。したがって、このオフセットフィールドプレート-フローティングガードリング構造は、炭化ケイ素デバイスでは、実用的でないこともある。本発明は、このような状況に鑑みてなされたもので、その目的とするところは、炭化ケイ素半導体デバイスのためのエッジ終端構造及びその製造方法を提供することにある。本発明の実施形態では、炭化ケイ素ベースの半導体接合に近接し、それから間隔のおかれた、炭化ケイ素層中の複数の同心円のフローティングガードリングを有する炭化ケイ素デバイスのためのエッジ終端構造を提供することができる。酸化膜などの絶縁層が、このフローティングガードリング上に設けられ、炭化ケイ素表面電荷補償領域が、これらのフローティングガードリング間に設けられ、この絶縁層に近接している。本発明の特定の実施形態においては、このフローティングガードリングは、この炭化ケイ素層中に第1の距離だけ延び、この表面電荷補償領域は、この炭化ケイ素層中に第2の距離だけ延びている。この第2の距離は、一部の実施形態においては第1の距離より短くすることができる。さらなる実施形態においては、この表面電荷補償領域は、これらのフローティングガードリングより低濃度にドーピングされる。この表面電荷補償領域は、これらのフローティングガードリングのうちの隣接するフローティングガードリング間で延びて、これらのフローティングガードリングのうちの隣接するフローティングガードリングに接触することもある。また、この表面電荷補償領域は、これらのフローティングガードリングのうちの隣接するフローティングガードリング間で延びるが、この隣接するフローティングガードリングの一方にしか接触しないこともある。また、この表面電荷補償領域は、これらのフローティングガードリングの形成前又は形成後に炭化ケイ素層中にドーパントを注入することによって設けて、この表面電荷補償層を実現することができる。したがって、この表面電荷補償領域は、いくつかの表面電荷補償領域として設け、これらのフローティングガードリングとオーバーラップする単一の領域として設け、かつ/又はそれらの組合せとして設けることができる。この表面電荷補償領域は、また、この炭化ケイ素層上に第2の炭化ケイ素層として設けることもできる。かかる第2の炭化ケイ素層は、例えば、炭化ケイ素層のエピタキシャル成長によって設けることもできる。本発明の一部の実施形態においては、この表面電荷補償領域は、この酸化膜層に近接したこの表面電荷補償領域の表面が、この酸化膜層の表面電荷によって部分的に空乏化し、逆バイアスがこのデバイスに印加されたときには、完全に空乏化するようなドーパント濃度を有することができる。したがって、ある種の実施形態においては、これらのフローティングガードリング間の領域を補償する表面電荷の存在にもかかわらず、最大ブロッキング電圧がこのデバイスに印加されたときに、これらのフローティングガードリングを、互いに分離することもできる。また、本発明の一部実施形態においては、この表面電荷補償領域は、約1×1012から約7×1012cm-2のドーズ電荷を有し、ここでこのドーズ電荷は、このドーパント濃度にこの表面電荷補償層の深さを乗じたものである。この表面電荷補償領域は、一部の実施形態においては、この炭化ケイ素層中に約0.1μmから約2.0μmの距離だけ延びることができる。さらに、この表面電荷補償領域が隣接したフローティングガードリングを接続しない本発明の実施形態においては、約0.1μmから約2.0μmのギャップを設けることができる。本発明の特定の実施形態においては、これらのフローティングガードリングは、一様な間隔配置、非一様な間隔配置、あるいは一様な間隔と非一様な間隔の組合せで配置することができる。さらに、これらのフローティングガードリングは、この炭化ケイ素層中に約0.1μmから約2.0μmだけ延びることができる。これらのフローティングガードリングは、約0.1μmから約10μmの間隔を有することができる。さらに、本発明のある種の実施形態においては、約1個から約100個のフローティングガードリングを設けることもできる。これらのフローティングガードリングは、このデバイスの主要接合から約2μmから約1mmの距離だけ延びることができる。これらのフローティングガードリングは、約1×1018cm-3から約1×1020cm-3のドーパント濃度を有することができる。本発明のさらなる実施形態においては、この炭化ケイ素層は、n型の炭化ケイ素層であり、これらのフローティングガードリング及び表面電荷補償層は、p型炭化ケイ素である。相補的な構造を実現することもできる。エッジ終端構造の製造方法について、本明細書中で説明しており、これらの製造方法も提供される。本発明の利点及び特徴、ならびにこれらが実現される方法については、本発明の以下の詳細な説明を、好ましい例示の実施形態を示す添付図面と併せ考察することにより、さらに簡単に明らかとなろう。以下の図に示すように、層又は領域のサイズは、図示の目的のために誇張されており、したがって一般的な構造又は本発明を例示するために提供されている。さらに、本発明の様々な態様は、基板又は他の層上に形成される層に関して説明されている。当業者には理解されるように、別の層又は基板上に形成される層への言及については、追加の層が介在し得ることを企図している。介在する層なしに別の層又は基板上に形成される層への言及については、本明細書中では、この層又は基板上に直接に形成されているとして説明している。同様な番号は、全体を通して同様な要素を示している。本発明の実施形態では、P-Nデバイス、ショットキーデバイス、PiNデバイス、かかる他の半導体デバイスなどの半導体デバイスの改善されたエッジ終端を実現することができる。本発明の特定の実施形態は、炭化ケイ素SiCデバイスについてのエッジ終端を提供している。例えば、本発明の実施形態は、SiCショットキーダイオード、接合バリアショットキーJBSダイオード、PiNダイオード、サイリスタ、トランジスタ又はかかる他のSiCデバイスのためのエッジ終端として利用することができる。本発明の実施形態は、酸化膜-半導体表面電荷に対する多重フローティングガードリング終端の感受性を低下させることができる。特定の実施形態においては、p型薄層などの表面電荷補償層が、この多重フローティングガードリングに追加して設けられる。この表面電荷補償層を使用して、この炭化ケイ素デバイス中の酸化膜-半導体境界面における電荷の影響を少なくとも部分的に中和する。以下、図面を参照して本発明の実施形態について説明する。図3は、本発明の特定の実施形態を示す炭化ケイ素半導体デバイスの断面図である。図3に示すように、炭化ケイ素半導体デバイス20において、低濃度にドーピングしたn型炭化ケイ素層などの炭化ケイ素層30は、その中に、例えば、p型炭化ケイ素の主要接合32、及びp型炭化ケイ素フローティングガードリングなど、複数のフローティングガードリング34を備えている。酸化膜層などの絶縁層26が、炭化ケイ素層30上に設けられる。この絶縁層26は、堆積させられた酸化膜又は成長された酸化膜とすることができ、当業者に知られている技術を利用して製造することができる。本発明の特定の実施形態においては、この絶縁層26は、SiO2などの酸化膜、Si3N4などの窒化膜、酸化膜-窒化膜-酸化膜構造及び/又は酸窒化膜、あるいはポリイミド層などの有機膜とすることができる。さらに図3に示すように、p型炭化ケイ素などの炭化ケイ素の薄い領域が、間隔をおいて配置されたフローティングガードリング34の間に設けられて、等電位線を拡散させて、この表面電界を低下させ、したがって、表面電荷補償領域又は表面電荷補償層36がもたらされる。図3に示すように、表面電荷補償領域36のそれぞれは、2つの隣接したフローティングガードリング34のうちの第1のフローティングガードリングに近接し接触しており、これら2つの隣接したフローティングガードリングのうちのこの第1のフローティングガードリングからこの第2のフローティングガードリングに向かって延びることができる。また、炭化ケイ素の2つ以上の薄い領域を、これらのフローティングガードリング34のうちの隣接したフローティングガードリング間に設けることができ、これらの2つ以上の薄い領域は、これらのフローティングガードリング34のそれぞれ一方から他方に向かって延びることができる。本発明の他の実施形態においては、表面電荷補償領域36は、サイズ、ドーピング、形状、又はこれらの隣接するフローティングガードリング34に対する位置が同じである必要はない。表面電荷補償領域36は、例えば、p型炭化ケイ素層として実現することができる。p型炭化ケイ素表面電荷補償領域36が、n型炭化ケイ素層30中に設けられる、図3に示す構造では、この表面電荷補償領域又は表面電荷補償層36のドーズ電荷密度×深さ=ドーズは、約1×1012から約5×1012cm-2のはずである。この酸化膜-半導体境界面は、約1×1012から約2×1012cm-2の正電荷を有することが予想される。表面電荷補償領域36の表面は、一般的にこの正の表面電荷によって空乏化することになり、表面電荷補償領域36中のこの空乏領域中の負電荷は、この酸化膜境界面電荷から発生するEフィールド線を終端し、この正の境界面電荷の悪影響を中和することになる。さらに、表面電荷補償領域36における電荷量は、十分に小さく、その結果、これらの領域は、このデバイスのブロッキング電圧より低い低電圧において完全に空乏化する可能性があり、これはフローティングガードリングが、適切に機能するために必要となることもある。したがって、表面電荷補償領域36により、この多重フローティングガードリング終端では、この酸化膜電荷の変化に対する影響を少なくし、又は影響をなくすることができる。したがって、本発明の実施形態による表面電荷補償領域36の動作は、RESURF原理例えば、非特許文献5参照を利用したJTE終端とは非常に異なるように機能することができ、その理由は、本明細書中で説明している表面電荷補償領域36の機能が、この酸化膜の電荷について補償するのに対して、従来のJTEにおいてはp層を使用して、このドリフト層の空乏領域中の電荷を垂直方向に終端し、その結果、この横方向の電界が最小化されるからである。図3に示す構造は、酸化膜電荷を補償するのに有効にすることができるが、炭化ケイ素デバイス中に設けられるこれらのフローティングガードリング間の小さな間隔により、フォトリソグラフィのために必要となり得る厳しい位置合わせ許容範囲のためにかかるデバイスの製造が困難になってしまうこともある。したがって、図4に示すように、炭化ケイ素デバイス20’においては、すべてのフローティングガードリングを接続する1つのパターンにすべての表面電荷補償p層をマージmergeすることがより実用的になり得る。図4は、本発明の他の実施形態によるエッジ終端構造を示す断面図である。したがって、図4に示すように、炭化ケイ素デバイス20’は、これらのフローティングガードリング34のうちの隣接するフローティングガードリング34間に設けられた表面電荷補償層38を有するように実現される。炭化ケイ素デバイス20’においては、表面電荷補償層38は、p型炭化ケイ素層として示されている。このp型炭化ケイ素層38は、約1×1012から約7×1012cm-2の同じ総電荷を有することができ、これは図3に示す総電荷と同じである。p型炭化ケイ素層38中のこの電荷は、この正の酸化膜電荷を中和することになり、したがって、このデバイスを酸化膜-半導体境界面電荷の影響をあまり受けないようにする。また、表面電荷補償領域/層36、38は、約0.1μmから約2μmの厚さを有する。さらに、表面電荷補償領域36が隣接したフローティングガードリングを接続していない、本発明の実施形態においては、0.1μmから約2.0μmのギャップを提供することができる。本発明の特定の実施形態においては、フローティングガードリング34は、一様な間隔配置、非一様な間隔配置、又は、一様な間隔と非一様な間隔の組合せで配置することができる。さらに、フローティングガードリング34は、約0.1μmから約2μmだけ、この炭化ケイ素層30中へと延びることができる。フローティングガードリング34は、約0.1μmから約10μmの間隔を有することができる。さらに、本発明のある種の実施形態においては、約1個から約100個のフローティングガードリング34を設けることができる。このフローティングガードリング34は、このデバイスの主要接合から約2μmから約1mmの距離だけ延びることができる。フローティングガードリング34は、約1×1018cm-3から1×1020cm-3のドーパント濃度を有することができる。本発明のある種の実施形態によるデバイスを製造する際に、p層38又はp型領域36は、フローティングガードリング34の形成前又は形成後に形成することができる。かかる領域36又は層38は、例えば、イオン注入、又は当業者に知られている他の技術によって設けることができる。また、このp層38及び/又はp領域36は、炭化ケイ素層30上に形成されて、また、これらの複数の領域の場合には、パターン形成されてこの所望の表面電荷補償領域及び/又は表面電荷補償層が設けられたSiCのエピタキシャル成長層又はSiCの堆積層とすることもできる。かかる場合においては、これらのフローティングガードリングは、SiC層の形成に先立って、又はSiC層の形成後に、形成することができる。図5A及び図5Bは、本発明の実施形態によるエッジ終端構造の可能な動作を示す断面図である。本発明のある種の実施形態によるこの終端部の動作が、図5A及び図5Bに示されている。小さな逆バイアスが印加されたときに、この表面電荷補償層SCCL38の中性の部分すなわち、層38の、この酸化膜電荷によって空乏化していない部分は、空乏化し始め、図5Aに示すように空乏領域50をもたらす。SCCL38は、完全には空乏化しないので、すべてのフローティングガードリングは、このポイントにおいては、電気的に接続されており、SCCL38の、最も外側のフローティングガードリングから外に延びる部分は、図5Aに示すように、この空乏領域を広げることにより、早期のブレークダウンを防止する。さらに高い逆バイアスの印加とともに、SCCL38は、完全に空乏化するようになり、これらのフローティングガードリングは、電気的に分離されるようになる。しかし、これらのフローティングガードリングは、依然としてこれらのキャパシタンス図5Aに示されるC1、C2、C3及びC4を参照によって互いに結合されている。このデバイスに印加される電圧は、これらのフローティングガードリング間でこれらのキャパシタンスに応じて分割される。例えば、図5Aにおいて、V1が主要接合32と第1のフローティングガードリング34の間の電圧であり、V2が第1のフローティングガードリング34と第2のフローティングガードリング34の間の電圧であり、V3が第2のフローティングガードリングと第3のフローティングガードリングの間の電圧であり、V4が第3のフローティングガードリングとn層30の間の電圧である場合には、V1=1/C1/1/C11/C21/C31/C4合計電圧TotalVoltageとなり、式中でこの合計電圧は、V1V2V3V4となる。各フローティングガードリングの電位は、このキャパシタンス比と印加された逆バイアス電圧によって決定され、この場合に、この電位は、各フローティングガードリング下の、垂直方向の空乏層幅を決定する。各フローティングガードリングの電位は、フローティングガードリングが、その主要接合に近づくにつれて増大する。この結果、図5Bに示すように、滑らかに広がった空乏領域50’を実現することができる。本発明の開示を考慮すれば当業者には理解されるように、本発明の実施形態は、P-N主要接合に関して示されているが、本発明の実施形態によるエッジ終端技術は、ショットキー接合など、他のデバイスタイプ及び/又は接合タイプと共に利用することもできる。図6A乃至図6Jは、本発明の実施形態によるエッジ終端構造の製造方法を示す断面図である。図6Aに示すように、炭化ケイ素層30は、その中に接合32と、間隔をおいた同心円のフローティングガードリング34を形成している。かかる領域は、例えば、イオン注入によって炭化ケイ素基板及び/又は炭化ケイ素エピタキシャル層中に形成することができる。図6Bに示すように、炭化ケイ素層30上にマスク層100を形成し、パターン形成することができ、これらは、接合32及びフローティングガードリング34領域に対応したものにすることができる。マスク層100は、従来のマスク材料からなることもでき、また例えば、当業者に知られている従来のフォトリソグラフィ技術又は他のかかる技術を使用してパターン形成することができる。マスク層100は、接合32及びフローティングガードリング34に隣接したウィンドウを開口する。これらのウィンドウは、隣接した複数のフローティングガードリング34及び/又は1つのフローティングガードリング34と、接合32との間に部分的に又は全体に広がることができる。図6Cは、マスク層100をイオン注入マスクとして使用したイオン注入を用いた表面電荷補償領域36の形成を示している。次いで、マスク層100を除去し図6D、この結果、構造上に絶縁層26を形成することができる図6E。絶縁層26は、例えば、この結果、構造上で熱酸化及び/又は酸化膜を堆積させることによって形成することができる。図6Fは、本発明のさらなる実施形態による、エッジ終端構造の製造方法を示す断面図である。図6Fに示すように、炭化ケイ素層30は、その上に薄い炭化ケイ素層120を形成している。この炭化ケイ素層120は、注入層及び/又はエピタキシャル層でもよく、またその表面電荷補償領域及び/又は表面電荷補償層に関して前述したような厚さ及びドーピングレベルを有することもできる。図6Gは、マスク層の形成及びパターン形成を示す図である。マスク層140は、従来のマスキング技術を利用して形成することができ、それらの表面電荷補償領域に対応している。マスク中のこれらのウィンドウは、接合32及び/又はフローティングガードリング34に対応することができる。マスク層140をイオン注入マスクとして利用して、イオンが炭化ケイ素層30中に注入されて、接合32及び/又はフローティングガードリング34が設けられる図6H。次いで、マスク層140を除去し図6I、絶縁層26をこの結果構造上に形成することができる図6J。絶縁層26は、例えば、この結果構造上に熱酸化及び/又は酸化膜を堆積させることによって形成することができる。本発明の実施形態は、特定の製造工程、特定のマスクパターンなどに関して説明してきたが、本発明の開示を考慮すれば当業者には理解されるように、本発明の教示の恩恵を依然として受けながら、他の工程、工程シーケンス、マスクパターンなどを利用することもできる。例えば、ガードリング及び表面電荷補償領域の注入の異なるシーケンスを実現することもできる。さらに、このデバイスの個々の製造工程が、製造するデバイスに依存することもある。したがって、例えば、トランジスタの製造は、ダイオードの製造とは異なる製造ステップを有することもある。したがって、本発明の実施形態は、特定の製造工程だけに限定されるものと解釈すべきではなく、本明細書中で説明するようなエッジ終端構造を提供する製造工程を包含することもできる。以下の実施例は、本発明の特定の実施形態を示すものであり、本発明の実施形態を限定するものとは解釈すべきではない。1.58mm2の活性面積を有するショットキーダイオードが、本発明の実施形態による接合終端技術を利用して製造された。様々な接合終端構成が、以下の表1において記述されている。表1において、これらのデバイスは、ガードリングGR数と、接合終端延長部JTEが存在したかどうかと、存在した場合にはそのJTEがどこに配置されていたかと、その電荷補償層p層がそのデバイス中に存在したかどうかとによって識別される。1ゾーンJTEについての言及は、1つのドーピングレベルJTEを有するデバイスを意味している。これらのデバイスの様々な物理特性及び電気特性もまた、表1に示されている。表1において、BVは、ブレークダウン電圧を意味し、製造された6枚のウェハのうちの1枚のウェハ上のデバイスについての平均AVE及び最大MAXのブレークダウン電圧が示されている。6枚のウェハは、ウェハ1については約7.1e15、ウェハ2については約7.7e15、ウェハ3については約6.25e15、ウェハ4については約6.3e15、ウェハ5については約5.3e15、及びウェハ6については約5.5e15のドーピング濃度で製造された。p層デバイスの注入はすべて、フォトレジストマスクを用いて室温で実施された。しかし、他の注入温度も利用することが可能であった。ホウ素がすべてのデバイスについてのドーパントとして使用された。図7A乃至図12Hは、表1に説明する6枚のウェハについての様々な終端タイプを有するデバイスについての分布プロットである。表1から分かるように、この低濃度にドーピングされたp層は、この電荷補償層のない同様なガードリングデバイスより優れた改善を実現することができる。図7A乃至図12Hは、表1のデバイス間におけるブレークダウン電圧分布を示す図である。図7A、図8A、図9A、図10A、図11A及び図12Aは、6枚の別々のウェハ上に設けられた4重ガードリング終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図7B、図8B、図9B、図10B、図11B及び図12Bは、6枚の別々のウェハ上に設けられた6重ガードリング終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図7C、図8C、図9C、図10C、図11C及び図12Cは、6枚の別々のウェハ上に設けられた8重ガードリング終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図7D、図8D、図9D、図10D、図11D及び図12Dは、6枚の別々のウェハ上に設けられた、最後のガードリングにJTEを有する8重ガードリング終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図7E、図8E、図9E、図10E、図11E及び図12Eは、非特許文献3中で説明された終端構造と同様の、6枚の別々のウェハ上に設けられた、ガードリング及びJTEの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図7F、図8F、図9F、図10F、図11F及び図12Fは、6枚の別々のウェハ上に設けられた、電荷補償層を伴う1.75μmガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図7G、図8G、図9G、図10G、図11G及び図12Gは、6枚の別々のウェハ上に設けられた、電荷補償層を伴う2.0μmガードリングの終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図7H、図8H、図9H、図10H、図11H及び図12Hは、6枚の別々のウェハ上に設けられた、JTE終端構造を有するショットキーデバイスについてのブレークダウン電圧の分布プロットである。図面中及び明細書中において、本発明の典型的な好ましい実施形態が開示されてきており、特定の用語が使用されているが、これらの用語は、一般的な記述的な意味で使用されているにすぎず、限定するためではない。本発明の技術的範囲は、添付の特許請求の範囲に記述されている。