複数の走査線と複数のデータ線との交差に対応して設けられた画素回路と、を有し、前記画素回路は、ゲートソース間の電圧に応じた電流を供給する第1トランジスターと、前記第1トランジスターにより供給された電流に応じた輝度で発光する二端子型の発光素子と、前記データ線と前記第1トランジスターのゲートとの間でオンまたはオフする第2トランジスターと、前記第1トランジスターにおけるゲートとドレインとの間でオンまたはオフする第3トランジスターと、前記第1トランジスターによって前記発光素子に供給される電流経路でオンまたはオフする第4トランジスターと、前記発光素子における二端子のうち、前記第1トランジスター側の端子と、所定のリセット電位を給電する第1給電線との間でオンまたはオフする第5トランジスターと、を含み、前記第1トランジスターと前記発光素子とは、高位側の電源と低位側の電源との間で直列に接続され、前記画素回路が形成される領域は第1領域および第2領域を含み、前記第1領域には、前記第1トランジスター、前記第2トランジスターおよび前記第3トランジスターが配置され、前記第2領域には、前記第4トランジスターおよび前記第5トランジスターが配置されたことを特徴とする電気光学装置。一端が前記データ線に接続された第1保持容量と、一端が前記データ線に接続され、他端が前記第1給電線に接続された第2保持容量と、前記画素回路を駆動する駆動回路を、有し、前記駆動回路は、第1期間に、前記データ線と初期電位を給電する第2給電線とを電気的に接続し、前記第1保持容量の他端と所定電位を給電する第3給電線とを電気的に接続し、前記第1期間に続く第2期間に、前記データ線と前記第2給電線とを電気的に非接続とし、前記第1保持容量の他端と第3給電線との接続を維持した状態で前記第2トランジスターおよび前記第3トランジスターをオンさせ、前記第2期間に続く第3期間に、前記第1保持容量の他端と第3給電線とを電気的に非接続として、前記輝度に応じた電位の信号を前記第1保持容量の他端に供給し、前記第3期間の終了時に前記第2トランジスターをオフさせ、前記第3期間に続く第4期間に、前記第4トランジスターをオンさせ、前記第3トランジスターを、前記第3期間の終了時までにオフさせ、前記第5トランジスターを、第1期間の開始時から第4期間の開始時までの一部または全部の期間でオンさせることを特徴とする請求項1に記載の電気光学装置。前記第1領域と第2領域との間にシールド配線が設けられ、前記発光素子に電流が流れないときに、前記シールド配線の電位が固定されていることを特徴とする請求項1または2に記載の電気光学装置。前記シールド配線には、前記電源の一方が給電されることを特徴とする請求項3に記載の電気光学装置。前記シールド配線には、前記リセット電位が給電されることを特徴とする請求項3に記載の電気光学装置。前記第1トランジスターと前記第4トランジスターとは、導電配線を介して互いに接続されたことを特徴とする請求項1乃至5のいずれかに記載の電気光学装置。請求項1乃至6のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。ところで、画素回路には、発光素子に電流を供給するトランジスターのほかに、様々なトランジスターが存在する。画素回路が微細化されたとき、トランジスター同士が接近するので、互いに容量カップリングしやすくなる。このため、あるトランジスターで発生したノイズが、他のトランジスターに影響を及ぼすことになり、結果的に、表示品位を低下させる要因になり得る。本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、画素回路が微細化されてトランジスター同士が接近しても、表示品位の低下を防止することが可能な電気光学装置および電子機器を提供することにある。上記目的を達成するために本発明に係る電気光学装置にあっては、複数の走査線と複数のデータ線との交差に対応して設けられた画素回路と、を有し、前記画素回路は、ゲートソース間の電圧に応じた電流を供給する第1トランジスターと、前記第1トランジスターにより供給された電流に応じた輝度で発光する二端子型の発光素子と、前記データ線と前記第1トランジスターのゲートとの間でオンまたはオフする第2トランジスターと、前記第1トランジスターのゲートとドレインとの間でオンまたはオフする第3トランジスターと、前記第1トランジスターによって前記発光素子に供給される電流経路でオンまたはオフする第4トランジスターと、前記発光素子における二端子のうち、前記第1トランジスター側の端子と、所定のリセット電位を給電する第1給電線との間でオンまたはオフする第5トランジスターと、を含み、前記第1トランジスターと前記発光素子とは、高位側の電源と低位側の電源との間で直列に接続され、前記画素回路が形成される領域は第1領域および第2領域を含み、前記第1領域には、前記第1トランジスター、前記第2トランジスターおよび前記第3トランジスターが配置され、前記第2領域には、前記第4トランジスターおよび前記第5トランジスターが配置されたことを特徴とする。本発明によれば、第1トランジスターを含む第1領域が、第4トランジスターおよび第5トランジスターを含む第2領域から分離されている。このため、第4トランジスターおよび第5トランジスターのオンオフ動作に伴うノイズが第1トランジスターにおけるゲートに重畳され難いので、表示品位の低下を防止することができる。なお、第1領域と第2領域とは、画素回路が形成される領域を走査線の延在方向である行方向に沿って分割した構成が好ましい。本発明において、一端が前記データ線に接続された第1保持容量と、一端が前記データ線に接続され、他端が前記第1給電線に接続された第2保持容量と、前記画素回路を駆動する駆動回路を、有し、前記駆動回路は、第1期間に、前記データ線と初期電位を給電する第2給電線とを電気的に接続し、前記第1保持容量の他端と所定電位を給電する第3給電線とを電気的に接続し、前記第1期間に続く第2期間に、前記データ線と前記第2給電線とを電気的に非接続とし、前記第1保持容量の他端と第3給電線との接続を維持した状態で前記第2トランジスターおよび前記第3トランジスターをオンさせ、前記第2期間に続く第3期間に、前記第1保持容量の他端と第3給電線とを電気的に非接続として、前記輝度に応じた電位の信号を前記第1保持容量の他端に供給し、前記第3期間の終了時に前記第2トランジスターをオフさせ、前記第3期間に続く第4期間に、前記第4トランジスターをオンさせ、前記第3トランジスターを、前記第3期間の終了時までにオフさせ、前記第5トランジスターを、第1期間の開始時から第4期間の開始時までの一部または全部の期間でオンさせる構成が好ましい。この構成によれば、第1期間に、データ線、第1保持容量および第2保持容量が初期化される。第2期間に、第2トランジスターおよび第3トランジスターがそれぞれオンしたとき、データ線および第1トランジスターのゲートは、当該第1トランジスターの閾値電圧に対応した電位となる。第3期間において、第2トランジスターをオンさせた状態で、輝度に応じた電位の信号が第1保持容量の他端に供給されたとき、データ線および第1トランジスターのゲートは、閾値電圧に応じた電位から、当該第1保持容量の他端における電位変動を容量比で分圧した分だけシフトする。このため、第1トランジスターのゲートにおける電位範囲は、第1保持容量の他端における電位範囲に対し狭められる。したがって、この構成によれば、細かい精度のデータ信号を必要としない一方で、トランジスターの特性を補償しつつ、発光素子に供給する電流を精度良く供給することができる。本発明において、前記第1領域と第2領域との間にシールド配線が設けられ、前記発光素子に電流が流れないときに、前記シールド配線の電位が固定されていても良い。これによれば、第1領域および第2領域の一方で発生したノイズ等が他方に伝播するのを、より確実に抑えることができる。ここで、前記シールド配線には、前記電源の一方が給電される態様としても良いし、前記リセット電位が給電される態様としても良い。いずれの態様においても、別途の画素回路に給電される電位を流用するので、構成の複雑化を避けることができる。また、本発明において、前記第1トランジスターと前記第4トランジスターとは、導電配線を介して互いに接続された構成としても良い。この構成によれば、発光素子への電流経路の低抵抗化を図ることができる。なお、導電配線としては、例えばアルミニウム単体またはアルミニウム合金などが好ましい。なお、本発明は、電気光学装置のほか、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウントディスプレイHMDや電子ビューファイダーなどの表示装置が挙げられる。以下、本発明を実施するための形態について図面を参照して説明する。図1は、本発明の実施形態に係る電気光学装置10の構成を示す斜視図である。電気光学装置10は、例えばヘッドマウントディスプレイにおいて画像を表示するマイクロディスプレイである。電気光学装置10の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機EL装置であり、画素回路には、発光素子の一例であるOLEDが用いられている。電気光学装置10は、表示部で開口する枠状のケース72に収納されるとともに、FPCFlexiblePrintedCircuits基板74の一端が接続されている。FPC基板74には、半導体チップの制御回路5が、COFChipOnFilm技術によって実装されるとともに、複数の端子76が設けられて、上位回路図示省略に接続される。当該上位回路から複数の端子76を介して画像データが同期信号に同期して供給される。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルを例えば8ビットで規定する。制御回路5は、電気光学装置10の電源回路とデータ信号出力回路との機能を兼用するものである。詳細には、制御回路5は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置10に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置10に供給する。図2は、第1実施形態に係る電気光学装置10の構成を示す図である。この図に示されるように、電気光学装置10は、走査線駆動回路20と、デマルチプレクサ30と、レベルシフト回路40と、表示部100とに大別される。このうち、表示部100には、表示すべき画像の画素に対応した画素回路110がマトリクス状に配列されている。詳細には、表示部100において、m行の走査線12が図において横方向に延在して設けられ、また、3列毎にグループ化された3n列のデータ線14が図において縦方向に延在し、かつ、各走査線12と互いに電気的な絶縁を保って設けられている。そして、m行の走査線12と3n列のデータ線14との交差部に対応して画素回路110が設けられている。このため、本実施形態において画素回路110は、縦m行×横3n列でマトリクス状に配列されている。ここで、m、nは、いずれも自然数である。走査線12および画素回路110のマトリクスのうち、行ロウを区別するために、図において上から順に1、2、3、...、m-1、m行と呼ぶ場合がある。同様にデータ線14および画素回路110のマトリクスの列カラムを区別するために、図において左から順に1、2、3、...、3n-1、3n列と呼ぶ場合がある。また、データ線14のグループを一般化して説明するために、1以上n以下の整数jを用いると、左から数えてj番目のグループには、3j-2列目、3j-1列目および3j列目のデータ線14が属している、ということになる。なお、同一行の走査線12と同一グループに属する3列のデータ線14との交差に対応した3つの画素回路110は、それぞれR赤、G緑、B青の画素に対応して、これらの3画素が表示すべきカラー画像の1ドットを表現する。すなわち、本実施形態では、RGBに対応したOLEDの発光によって1ドットのカラーを加法混色で表現する構成となっている。本実施形態では、列毎に給電線16がデータ線14に沿ってそれぞれ設けられている。各給電線16にはリセット電位としての電位Vorstが給電されているので、当該給電線16が第1給電線として機能する。また、列毎に保持容量50が設けられている。詳細には、保持容量50の一端はデータ線14に接続され、他端が給電線16に接続されている。このため、保持容量50は、第2保持容量として機能する。なお、保持容量50については、データ線14を構成する配線と、給電線16を構成する配線とで、絶縁体誘電体を挟持することによって形成される構成が好ましい。また、保持容量50については、図2では表示部100の外側に設けられているが、これはあくまでも等価回路であり、表示部100の内側に、または、内側から外側にわたって設けられても良いのはもちろんである。また、図2では省略しているが、保持容量50の容量をCdtとする。さて、電気光学装置10には、次のような制御信号が制御回路5によって供給される。詳細には、電気光学装置10には、走査線駆動回路20を制御するための制御信号Ctrと、デマルチプレクサ30での選択を制御するための制御信号Sel、/Sel、Sel、/Sel、Sel、/Selと、レベルシフト回路40を制御するための制御信号/Gini、Gref、Gcpl、/Gcplとが供給される。なお、制御信号Ctrには、実際にはパルス信号や、クロック信号、イネーブル信号など、複数の信号が含まれる。また、制御信号Selおよび/Selは互いに論理反転の関係にある。同様に、制御信号Selおよび/Selと、制御信号Selおよび/Selと、制御信号Gcplおよび/Gcplとについても、互いに論理反転の関係にある。電気光学装置10には、デマルチプレクサ30での選択タイミングに合わせてデータ信号Vd、Vd、...、Vdが、1、2、...、n番目のグループに対応して制御回路5によって供給される。なお、データ信号Vd~Vdが取り得る電位の最高値をVmaxとし、最低値をVminとする。走査線駆動回路20は、フレームの期間にわたって走査線12を1行毎に順番に走査するための走査信号を、制御信号Ctrにしたがって生成するものである。ここで、1、2、3、...、m-1、m行目の走査線12に供給される走査信号を、それぞれGwr、Gwr、Gwr、...、Gwr、Gwrと表記している。なお、走査線駆動回路20は、走査信号Gwr~Gwrのほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部100に供給するが、図2においては図示を省略している。また、フレームの期間とは、電気光学装置10が1カットコマ分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、その1周期分の8.3ミリ秒の期間である。デマルチプレクサ30は、列毎に設けられたトランスミッションゲート34の集合体であり、各グループを構成する3列に、データ信号を順番に供給するものである。ここで、j番目のグループに属する3j-2列、3j-1列、3j列に対応したトランスミッションゲート34の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Vdが供給される。j番目のグループにおいて左端列である3j-2列に設けられたトランスミッションゲート34は、制御信号SelがHレベルであるとき制御信号/SelがLレベルであるときにオン導通する。同様に、j番目のグループにおいて中央列である3j-1列に設けられたトランスミッションゲート34は、制御信号SelがHレベルであるとき制御信号/SelがLレベルであるときにオンし、j番目のグループにおいて右端列である3j列に設けられたトランスミッションゲート34は、制御信号SelがHレベルであるとき制御信号/SelがLレベルであるときにオンする。レベルシフト回路40は、保持容量41、44と、トランスミッションゲート42と、NチャネルMOS型のトランジスター43と、PチャネルMOS型のトランジスター45との組を列毎に有し、各列のトランスミッションゲート34の出力端から出力されるデータ信号を一旦保持した後に、電位をシフトしてデータ線14に供給するものである。各列において保持容量44の一端は、対応する列のデータ線14とトランジスター45のドレインノードとに接続される一方、保持容量44の他端は、トランスミッションゲート34の出力端とトランジスター43のソースノードとに接続される。このため、保持容量44は、一端がデータ線14に接続された第1保持容量として機能する。一方、各列においてトランスミッションゲート42の入力端はトランスミッションゲート34の出力端に接続され、トランスミッションゲート42の出力端は保持容量44の他端に接続されている。各列においてトランジスター45のソースノードは、初期電位として電位Viniを給電する第2給電線としての給電線61に各列にわたって共通に接続され、ゲートノードには、制御信号/Giniが各列にわたって共通に供給される。このため、トランジスター45は、データ線14と給電線61とを、制御信号/GiniがLレベルのときに電気的に接続し、制御信号/GiniがHレベルのときに電気的に非接続とする構成となっている。各列においてトランジスター43のドレインノードは、電位Vrefを給電する第3給電線としての給電線62に各列にわたって共通に接続され、ゲートノードには、制御信号Grefが各列にわたって共通に供給される。このため、トランジスター43は、保持容量44の他端ノードhと給電線62とを、制御信号GrefがHレベルのときに電気的に接続し、制御信号GrefがLレベルのときに電気的に非接続とする構成となっている。各列においてトランスミッションゲート42は、制御信号GcplがHレベルであるとき制御信号/GcplがLレベルであるときに一斉にオンする。なお、図2では省略しているが、保持容量44の容量をCrf1とする。また、保持容量41の他端は、固定電位、例えば電位Vssに共通に接地されている。なお、電位Vssは、論理信号である走査信号や制御信号のLレベルに相当する。図2では省略しているが、保持容量41の容量をCrf2とする。本実施形態では、便宜的に走査線駆動回路20、デマルチプレクサ30およびレベルシフト回路40に分けているが、これらについては、画素回路110を駆動する駆動回路としてまとめて概念することが可能である。図3を参照して画素回路110の電気的な構成について説明する。図3は、画素回路110の等価回路を示す図である。各画素回路110については電気的にみれば互いに同一構成なので、ここでは、i行目であって、j番目のグループのうち左端列の3j-2列目に位置するi行3j-2列の画素回路110を例にとって説明する。なお、図3は、画素回路110の等価回路を示すに留まり、実際の回路レイアウトを反映させた図ではない。また、iは、画素回路110が配列する行を一般的に示す場合の記号であって、1以上m以下の整数である。図3に示されるように、画素回路110は、PチャネルMOS型のトランジスター121~125と、保持容量140と、OLED150と、を含む。この画素回路110には、走査信号Gwr、制御信号Gel、Gcmp、Gorstが供給される。ここで、走査信号Gwr、制御信号Gel、Gcmp、Gorstは、それぞれi行目に対応して走査線駆動回路20によって供給されるものである。このうち、制御信号Gelは制御線134を介して供給され、同様に、制御信号Gcmp、Gorstは、それぞれ制御線133、135を介して供給される。なお、走査信号Gwr、制御信号Gel、Gcmp、Gorstは、i行目に対応して供給されるので、i行目であれば、着目している3j-2列以外の他の列の画素回路にも共通に供給される。さて、i行3j-2列の画素回路110におけるトランジスター122にあっては、ゲートノードがi行目の走査線12に接続され、ドレインまたはソースノードの一方が3j-2列目のデータ線14に接続され、他方がトランジスター121におけるゲートノードと、保持容量140の一端と、トランジスター123のドレインノードとにそれぞれ接続されている。ここで、トランジスター121のゲートノードについては、他のノードと区別するためにgと表記する。トランジスター121にあっては、ソースノードが給電線116に接続され、ドレインノードがトランジスター123のソースノードと、トランジスター124のソースノードとにそれぞれ接続されている。ここで、給電線116には、画素回路110において電源の高位側となる電位Velが給電される。トランジスター123にあっては、ゲートノードがi行目の制御線133に接続されて制御信号Gcmpが供給される。トランジスター124にあっては、ゲートノードがi行目の制御線134に接続されて制御信号Gelが供給され、ドレインノードがトランジスター125のソースノードとOLED150のアノードAdとにそれぞれ接続されている。トランジスター125にあっては、ゲートノードがi行目の制御線135に接続されてi行目に対応した制御信号Gorstが供給され、ドレインノードが3j-2列目に対応した給電線16に接続されて電位Vorstに保たれている。ここで、トランジスター121が第1トランジスターに相当し、トランジスター122が第2トランジスターに相当し、トランジスター123が第3トランジスターに相当する。また、トランジスター124が第4トランジスターに相当し、トランジスター125が第5トランジスターに相当する。保持容量140の他端は、給電線116に接続される。このため、保持容量140は、トランジスター121のソースドレイン間の電圧を保持することになる。ここで、保持容量140の容量をCpixと表記したとき、保持容量50の容量Cdtと、保持容量44の容量Crf1と、保持容量140の容量Cpixとは、Cdt>Crf1>>Cpixとなるように設定される。すなわち、CdtはCrf1よりも大きく、CpixはCdtおよびCrf1よりも十分に小さくなるように設定される。なお、Crf2は、Crf1と同程度であるか、Crf1よりもやや小さい程度である。また、保持容量140としては、トランジスター121のゲートノードgに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。OLED150のアノードAdは、画素回路110毎に個別に設けられる画素電極である。これに対して、OLED150のカソードCtは、画素回路110のすべてにわたって共通の共通電極118であり、画素回路110において電源の低位側となる電位Vctに保たれている。OLED150は、上記シリコン基板において、アノードAdと光透過性を有するカソードCtとで白色有機EL層を挟持した二端子型素子である。そして、OLED150の出射側カソード側にはRGBのいずれかに対応したカラーフィルターが重ねられる。このようなOLED150において、アノードAdからカソードCtに電流が流れると、アノードAdから注入された正孔とカソードCtから注入された電子とが有機EL層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板アノードとは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構造トップエミッション構造となっている。本実施形態において電気光学装置10はシリコン基板に形成されるので、トランジスター121~125の基板電位については電位Velとしている。ここで、画素回路110の製造工程を簡易的に説明する。まず、P型のシリコン基板において画素回路110が形成される予定領域に、トランジスター121~125の基礎となる島状のNウェルN-が形成された後、ゲート絶縁膜を介し、多結晶シリコン膜などがパターニングされてゲート配線が形成される。この後、ゲート配線をマスクとしたイオンの打ち込み等によって、ソースノードまたはドレインノードとなるP型拡散層Pが形成される。この後、第1層間絶縁膜を介して、アルミニウムや銅などの導電配線層第1配線層がパターニングされて、後述する各種の配線が第1配線として設けられる。このとき、ソースノードまたはドレインノードと、第1配線とは、第1層間絶縁膜を開孔するコンタクトホールを介して接続される。続いて、第2層間絶縁膜を介して、同じくアルミニウムや銅などの導電配線層第2配線層がパターニングされて、各種の配線が第2配線として設けられる。このとき、第1配線と、第2配線とは、第2層間絶縁膜を開孔するコンタクトホールを介して接続される。そして、第3層間絶縁膜および遮光層を介して、矩形形状の画素電極が、OLED150のアノードAdとして形成される。以降については上述した通りである。図4は、トップエミッション構造の画素回路110を観察側から平面視したときにのトランジスター121~125の配置を示す平面図であり、配線についてはゲート配線までを示している。図5は、図4に対してさらに第1配線層および第2配線層による各種の配線を付加したときの構造を示す平面図である。なお、図6は、図5における構造を回路で置き換えて示す説明図であり、回路的には図3と同一である。図4および図5に示されるように、画素回路110が形成される領域は、図において横方向走査線12の延在方向に沿って、下側の第1領域110aと上側の第2領域110bとに分離されている。このうち、第1領域110aには、トランジスター121~123が設けられ、第2領域110bには、トランジスター124、125が設けられる。トランジスター121は、図4に示されるように、平面視で列方向に長手の矩形形状となっており、島状のNウェルに対して絶縁膜を介して形成されたゲート配線121gと、当該ゲート配線121gをマスクとして形成された2つのP型拡散層図においてハッチングで示した領域とを有する。トランジスター121における2つの拡散層のうち、図において下側がソースノードであり、上側がドレインノードである。トランジスター122、123は、図においてトランジスター121の右側に配置し、共通化された島状のNウェルが、平面視で列方向に長手の矩形形状となっている。トランジスター122、123の共通Nウェルには、互いに分離したゲート配線122g、123gが形成され、これをマスクとして3つのP型拡散層が形成される。これらの3つの拡散層のうち、図において下側がトランジスター122におけるドレインまたはソースノードの一方であり、中央がトランジスター122におけるドレインまたはソースノードの他方と、トランジスター123におけるドレインノードとの共通ノードであり、上側がトランジスター123におけるソースノードである。トランジスター124は、図4に示されるように、平面視で列方向に長手の矩形形状となっており、トランジスター122、123に対して列方向で揃った地点に位置している。トランジスター124における島状のNウェルには、ゲート配線124gが形成されて、これをマスクとして2つのP型拡散層が形成されている。2つの拡散層のうち、図において下側がトランジスター124におけるソースノードであり、上側がドレインノードである。トランジスター125は、図においてトランジスター124の左側であって、トランジスター121に対して列方向で揃った地点に位置している。トランジスター125における島状のNウェルには、ゲート配線125gが形成されて、これをマスクとして2つのP型拡散層が形成されている。2つの拡散層のうち、図において下側がトランジスター125におけるドレインノードであり、上側がソースノードである。このように設けられるトランジスター121~125に対して、第1層間絶縁膜が設けられた後、第1配線層がパターニングされて、図5に示されるように走査線12、配線81~86、給電線116、配線116b、制御線133~135が上記第1配線として設けられる。このうち、走査線12、給電線116、制御線133~135は、それぞれ上述したように行方向に延在して設けられる。走査線12は、ゲート配線122gの上面側紙面において手前側を通過する。走査線12は、第1層間絶縁膜を開孔するコンタクトホール図における□12fを介してゲート配線122gに接続される。制御線133は、ゲート配線123gの上面側を通過するとともに、コンタクトホール133fを介してゲート配線123gに接続される。給電線116は、第1領域110aと第2領域110bとの境界を含むように設けられる。制御線134、135は、いずれもゲート配線124g、125gの上面側を通過するとともに、このうち、制御線134がコンタクトホール134fを介してゲート配線124gに接続され、制御線135がコンタクトホール135fを介してゲート配線125gに接続される。配線81は、データ線14とトランジスター122におけるドレインまたはソースノードの一方とを接続する。配線82は、トランジスター122におけるドレインまたはソースノードの他方と、トランジスター123におけるドレインノードとの共通ノードを、トランジスター121におけるゲート配線121gに、コンタクトホール82fを介して接続する。配線82は、ゲート配線121gの上面側において幅広となっており、保持容量140における一対の電極のうち、一方を構成する。配線83は、トランジスター121におけるドレインノードとトランジスター123におけるソースノードとを接続する。配線84は、トランジスター124におけるソースノードを、後述する第2配線層の配線91に接続するための中継電極である。配線85は、トランジスター125におけるドレインノードと、給電線16とを接続する。配線86は、トランジスター124におけるドレインノードと、トランジスター125におけるソースノードと、OLED150図5において図示省略におけるアノードAdとを接続する。配線116bは、トランジスター121におけるソースノードを、後述する第2配線層の配線116aを介して、給電線116に接続するための中継配線である。続いて、第2層間絶縁膜が設けられた後、第2配線層がパターニングされて、図5に示されるようにデータ線14、給電線16、配線91、116aが上記第2配線として設けられる。データ線14、給電線16は、それぞれ列方向に延在して設けられる。データ線14は、平面視でトランジスター122、123、124の右側に位置し、第2層間絶縁膜を開孔するコンタクトホール14fを介して、配線81に接続される。これにより、データ線14は、配線81を介して、トランジスター122におけるドレインまたはソースノードの一方に接続されることになる。給電線16は、平面視でトランジスター122、123、124と、トランジスター121、125との間に位置し、コンタクトホール16fを介して配線85に接続される。これにより、給電線16は、配線85を介して、トランジスター125におけるドレインノードに接続されることになる。一方、配線116aは、平面視でトランジスター121の左側に設けられ、制御線133および走査線12を跨いだ状態で、給電線116とコンタクトホール116eを介して接続され、配線116bとはコンタクトホール116fを介して接続される。配線116aは、平面視で配線82と重なる領域を有し、保持容量140における一対の電極のうち、他方を構成する。これにより、保持容量140は、配線82と配線116aとで第2層間絶縁膜を挟持した構成になる。また、給電線116は、配線116a、116bを介して、トランジスター121におけるソースノードに接続されることになる。配線91は、配線83、84同士を、給電線116を跨いだ状態で接続する。このように画素回路110では、第1領域110aと第2領域110bとに、固定電位の給電線116によって隔てられる。また、トランジスター121におけるドレインノードと、トランジスター123におけるドレインノードと、トランジスター124におけるソースノードは、配線83、84、91によって互いに接続される。一方、トランジスター121のゲートノードgにあっては、配線116aによって図において左側がシールドされるとともに、給電線16によって右側がシールドされた構成となる。<第1実施形態の動作>図7を参照して電気光学装置10の動作について説明する。図7は、電気光学装置10における各部の動作を説明するためのタイミングチャートである。この図に示されるように、走査信号Gwr~Gwrが順次Lレベルに切り替えられて、1フレームの期間において1~m行目の走査線12が1水平走査期間H毎に順番に走査される。1水平走査期間Hでの動作は、各行の画素回路110にわたって共通である。そこで以下については、i行目が水平走査される走査期間において、特にi行3j-2列の画素回路110について着目して動作を説明する。本実施形態ではi行目の走査期間について大別すると、図7においてbで示される初期化期間と、cで示される補償期間と、dで示される書込期間とに分けられる。そして、dの書込期間の後、間をおいてaで示されるの発光期間となり、1フレームの期間経過後に再びi行目の走査期間に至る。このため、時間の順でいえば、発光期間→初期化期間→補償期間→書込期間→発光期間というサイクルの繰り返しとなる。なお、図7において、i行目に対し1行前のi-1行目に対応する走査信号Gwr、制御信号Gel、Gcmp、Gorstの各々については、i行目に対応する走査信号Gwr、制御信号Gel、Gcmp、Gorstよりも、それぞれ時間的に1水平走査期間Hだけ時間的に先行した波形となる。<発光期間>説明の便宜上、初期化期間の前提となる発光期間から説明する。図7に示されるように、i行目の発光期間では、走査信号GwrがHレベルであり、また、論理信号である制御信号Gel、Gcmp、Gorstのうち、制御信号GelがLレベルであり、制御信号Gcmp、GorstがHレベルである。このため、図8に示されるようにi行3j-2列の画素回路110においては、トランジスター124がオンする一方、トランジスター122、123、125がオフする。したがって、トランジスター121は、ゲートソース間の電圧Vgsに応じた電流IdsをOLED150に供給する。後述するように、本実施形態において発光期間での電圧Vgsは、トランジスター121の閾値電圧から、データ信号の電位に応じてレベルシフトした値である。このため、OLED150には、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。なお、i行目の発光期間は、i行目以外が水平走査される期間であるから、データ線14の電位は適宜変動する。ただし、i行目の画素回路110においては、トランジスター122がオフしているので、ここでは、データ線14の電位変動を考慮していない。また、図8においては、動作説明で重要となる経路を太線で示している以下の図9~図11においても同様である。<初期化期間>次にi行目の走査期間に至ると、まず、第1期間としてbの初期化期間が開始する。初期化期間では、発光期間と比較して、制御信号GelがHレベルに、制御信号GorstがLレベルに、それぞれ変化する。このため、図9に示されるように、i行3j-2列の画素回路110においてはトランジスター124がオフし、トランジスター125がオンする。これによってOLED150に供給される電流の経路が遮断されるとともに、OLED150のアノードAdが電位Vorstにリセットされる。OLED150は、上述したようにアノードAdとカソードCtとで有機EL層を挟持した構成であるので、アノードAdカソードCtの間には、図において破線で示されるように容量Coledが並列に寄生する。発光期間においてOLED150に電流が流れていたときに、当該OLED150のアノードカソード間の両端電圧が当該容量Coledによって保持されるが、この保持電圧は、トランジスター125のオンによってリセットされる。このため、本実施形態では、後の発光期間においてOLED150に再び電流が流れるときに、当該容量Coledで保持されている電圧の影響を受けにくくなる。詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高い大電流が流れたときの高電圧が保持されてしまうので、次に、小電流を流そうとしても、過剰な電流が流れてしまって、低輝度の表示状態にさせることができなくなる。これに対して、本実施形態では、トランジスター125のオンによってOLED150のアノードAdの電位がリセットされるので、低輝度側の再現性が高められることになる。なお、本実施形態において、電位Vorstについては、当該電位Vorstと共通電極118の電位Vctとの差がOLED150の発光閾値電圧を下回るように設定される。このため、初期化期間次に説明する補償期間および書込期間において、OLED150はオフ非発光状態である。一方、初期化期間では、制御信号/GiniがLレベルになり、制御信号GrefがHレベルになるとともに、制御信号GcplがLレベルになる。このため、レベルシフト回路40においては、図9に示されるようにトランジスター45、43がそれぞれオンするとともに、トランスミッションゲート42がオフする。したがって、保持容量44の一端であるデータ線14は電位Viniに、保持容量44の他端であるノードhは電位Vrefに、それぞれ初期化される。ここで、電位Viniについては、Vel-Viniがトランジスター121の閾値電圧|Vth|よりも大きくなるように設定される。なお、トランジスター121はPチャネル型であるので、ソースノードの電位を基準とした閾値電圧Vthは負である。そこで、高低関係の説明で混乱が生じるのを避けるために、閾値電圧については、絶対値の|Vth|で表し、大小関係で規定することにする。また、電位Vrefについては、データ信号Vd~Vdが取り得る電位に対して、後の書込期間においてノードhの電位が上昇変化するような値に、例えば最低値Vminよりも低くなるように設定される。また、制御回路5は、初期化期間および補償期間にわたってデータ信号を供給する。すなわち、制御回路5は、j番目のグループでいえばデータ信号Vdを順番に、i行3j-2列、i行3j-1列、i行3j列の画素の階調レベルに応じた電位に切り替える一方、データ信号の電位の切り替えに合わせて制御信号Sel、Sel、Selを順番に排他的にHレベルとする。これによって、デマルチプレクサ30では、各グループにおいてトランスミッションゲート34がそれぞれ左端列、中央列、右端列の順番でオンする。ここで、初期化期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Selによってオンする場合、図9に示されるように、データ信号Vdが保持容量41の一端に供給されるので、当該データ信号は、保持容量41によって保持される。<補償期間>i行目の走査期間では、次に第2期間としてcの補償期間となる。補償期間では初期化期間と比較して、走査信号Gwrおよび制御信号GcmpがLレベルとなる。一方、補償期間では、制御信号GrefがHレベルに維持された状態で制御信号/GiniがHレベルになる。このため、図10に示されるように、i行3j-2列の画素回路110ではトランジスター122がオンして、ゲートノードgがデータ線14に電気的に接続される一方、トランジスター123のオンによって、トランジスター121がダイオード接続となる。したがって、電流が、給電線116→トランジスター121→トランジスター123→トランジスター122→3j-2列目のデータ線14という経路で流れるので、ゲートノードgは、電位Viniから上昇する。ただし、上記経路に流れる電流は、ゲートノードgが電位Vel-|Vth|に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線14およびゲートノードgは電位Vel-|Vth|で飽和する。したがって、保持容量140は、補償期間の終了に至るまでにトランジスター121の閾値電圧|Vth|を保持することになる。一方、レベルシフト回路40においては、制御信号GrefがHレベルを維持した状態で制御信号/GiniがHレベルになるので、レベルシフト回路40においてノードhは電位Vrefに固定される。また、補償期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Selによってオンする場合、図10に示されるように、データ信号Vdが保持容量41によって保持される。すでに初期化期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Selによってオンした場合には、補償期間において、当該トランスミッションゲート34はオンすることはないが、保持容量41にデータ信号Vdが保持されている点において変わりはない。また、補償期間が終了すると、制御信号GcmpがHレベルになるので、トランジスター121のダイオード接続が解除される。なお、補償期間が終了してから次の書込期間が開始するまでの間において制御信号GrefがLレベルになるので、トランジスター43がオフになる。このため、3j-2列目のデータ線14からi行3j-2列の画素回路110におけるゲートノードgに至るまでの経路は、フローティング状態になるものの、当該経路の電位は、保持容量50、140によってVel-|Vth|に維持される。<書込期間>i行目の走査期間では、補償期間の後に、第3期間としてcの書込期間となる。書込期間では、制御信号GcmpがHレベルになる一方、補償期間では、制御信号GrefがLレベルとなった状態で制御信号/GiniがHレベル制御信号/GcplがLレベルとなる。このため、図11に示されるようにレベルシフト回路40においては、トランスミッションゲート42がオンするので、保持容量41に保持されたデータ信号が保持容量44の他端であるノードhに供給される。すなわち、ノードhには、OLED150の輝度に応じた電位の信号が供給される。このため、ノードhは、補償期間における電位Vrefからシフトする。このときのノードhの電位変化分をΔVとして、変化後の電位をVrefΔVとして表すことにする。一方、ゲートノードgは、保持容量44の一端にデータ線14を介して接続されているので、補償期間における電位Vel-|Vth|から、ノードhの電位変化分ΔVに容量比k2を乗じた値だけ上昇する方向にシフトした値となる。すなわち、ゲートノードgの電位は、補償期間における電位Vel-|Vth|から、ノードhの電位変化分ΔVに容量比k2を乗じた値だけ、上昇方向にシフトした値Vel-|Vth|k2ΔVとなる。これをトランジスター121の電圧Vgsで絶対値で表現すると、閾値電圧|Vth|からゲートノードgの電位上昇したシフト分だけ減じた値|Vth|-k2ΔVとなる。なお、容量比k2とは、Cdt、Crf1、Crf2の容量比である。厳密にいえば、保持容量140の容量Cpixも考慮しなければならないが、容量Cpixは、容量Cdt、Crf1、Crf2と比較して十分に小さくなるように設定しているので、無視している。図12は、書込期間におけるデータ信号の電位とゲートノードgの電位との関係を示す図である。制御回路5から供給されるデータ信号は、上述したように画素の階調レベルに応じて最小値Vminから最大値Vmaxまでの電位範囲を取り得る。本実施形態では、当該データ信号が直接ゲートノードgに書き込まれるのではなく、図に示されるようにレベルシフトされて、ゲートノート ゙gに書き込まれる。このとき、ゲートノードgの電位範囲ΔVgateは、データ信号の電位範囲ΔVdata=Vmax-Vminに容量比k2を乗じた値に圧縮される。また、ゲートノードgの電位範囲ΔVgateを、データ信号の電位範囲ΔVdataに対してどの方向にどれだけシフトさせるかについては、電位Vp=Vel-|Vth|、Vrefで定めることができる。これは、データ信号の電位範囲ΔVdataが、電位Vrefを基準にして容量比k2で圧縮されるとともに、その圧縮範囲が電位Vpを基準にシフトされたものが、ゲートノードgの電位範囲ΔVgateとなるためである。このようにi行目の書込期間において、i行目の画素回路110のゲートノードgには、補償期間における電位Vel-|Vth|から、ノードhの電位変化分ΔVに容量比k2を応じた分だけシフトした電位Vel-|Vth|k2ΔVが書き込まれる。やがて走査信号GwrがHレベルになり、トランジスター122がオフする。これによって書込期間が終了して、ゲートノードgの電位は、シフトされた値に確定する。<発光期間>本実施形態では、i行目の書込期間の終了後、1水平走査期間H経過後において第4期間として発光期間に至る。この発光期間では、上述したように制御信号GelがLレベルになるので、i行3j-2列の画素回路110においては、トランジスター124がオンする。ゲートソース間の電圧Vgsは、|Vth|-k2ΔVであるから、OLED150には、先の図8に示したように、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。このような動作は、i行目の走査期間において、3j-2列目の画素回路110以外のi行目の他の画素回路110においても時間的に並列して実行される。さらに、このようなi行目の動作は、実際には、1フレームの期間において1、2、3、...、m-1、m行目の順番で実行されるとともに、フレーム毎に繰り返される。本実施形態によれば、ゲートノードgにおける電位範囲ΔVgateは、データ信号の電位範囲ΔVdataに対し狭められるので、データ信号を細かい精度で刻まなくても、階調レベルを反映した電圧を、トランジスター121のゲートソース間に印加することができる。このため、微細な画素回路110においてトランジスター121のゲートソース間の電圧Vgsの変化に対しOLED150に流れる微小電流が相対的に大きく変化する場合であっても、OLED150に供給する電流を精度良く制御することが可能になる。また、図3において破線で示されるようにデータ線14と画素回路110におけるゲートノードgとの間には容量Cprsが実際には寄生する。このため、データ線14の電位変化幅が大きいと、当該容量Cprsを介してゲートノードgに伝播し、いわゆるクロストークやムラなどが発生して表示品位を低下させてしまう。当該容量Cprsの影響は、画素回路110が微細化されたときに顕著に現れる。これに対して、本実施形態においては、データ線14の電位変化範囲についても、データ信号の電位範囲ΔVdataに対し狭められるので、容量Cprsを介した影響を抑えることができる。本実施形態によれば、トランジスター125をオンさせる期間、すなわちOLED150のリセット期間として、走査期間よりも長い期間、例えば2水平走査期間を確保することができるので、発光期間においてOLED150の寄生容量に保持された電圧を十分に初期化することができる。また、本実施形態によれば、トランジスター121によってOLED150に供給される電流Idsは、閾値電圧の影響が相殺される。このため、本実施形態によれば、トランジスター121の閾値電圧が画素回路110毎にばらついても、そのばらつきが補償されて、階調レベルに応じた電流がOLED150に供給されるので、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。この相殺について図13を参照して説明する。この図に示されるように、トランジスター121は、OLED150に供給する微小電流を制御するために、弱反転領域サブスレッショルド領域で動作する。図において、Aは閾値電圧|Vth|が大きいトランジスターを、Bは閾値電圧|Vth|が小さいトランジスターを、それぞれ示している。なお、図13において、ゲートソース間の電圧Vgsは、実線で示される特性と電位Velとの差である。また、図13において、縦スケールの電流は、ソースからドレインに向かう方向を正上とした対数で示されている。補償期間においてゲートノードgは、電位Viniから電位Vel-|Vth|となる。このため、閾値電圧|Vth|が大きいトランジスターAは、動作点がSからAaに移動する一方、閾値電圧|Vth|が小さいトランジスターBは、動作点がSからBaに移動する。次に、2つのトランジスターが属する画素回路110へのデータ信号の電位が同じ場合、つまり同じ階調レベルが指定された場合に、書込期間においては、動作点Aa、Baからの電位シフト量は、ともに同じk2ΔVである。このため、トランジスターAについては動作点がAaからAbに移動し、トランジスターBについては動作点がBaからBbに移動するが、電位シフト後の動作点における電流は、トランジスターA、Bともに、ほぼ同じIdsで揃うことになる。これにより、本実施形態によれば、トランジスター121の閾値電圧が画素回路110毎にばらついても、そのばらつきが補償されるのである。また、本実施形態によれば、初期化期間から補償期間までにわたって制御回路5から供給されるデータ信号を、一旦、保持容量41に保持させた後、書込期間にその保持電位をレベルシフトした上でデータ線14に供給する。このため、制御回路5からみれば、データ信号を、書込期間ではなく、初期化期間から補償期間までの比較的長い期間にわたって供給すれば良いので、データ信号の供給動作について低速化することができる。ところで、トランジスター121におけるドレインノードと、トランジスター123におけるドレインノードと、トランジスター124におけるソースノードとは、電気的に互いに接続される。このため、トランジスター121、124、125については、トランジスター122、123のようにNウェル領域およびP型拡散層を一部供用化した構成とすることも可能ではある。しかしながら、本実施形態では、図4または図5に示されるように画素回路110が第1領域110aと第2領域110bとに分けられるとともに、第1領域110aにトランジスター121~123が設けられ、第2領域110bにトランジスター124、125が設けられる。このため、トランジスター121と、トランジスター124、125とは、領域的に分離されている。これは、次の理由による。すなわち、i行目でいえば、aの発光期間に至る際に、制御信号GelがLレベルに変化してトランジスター124がオンになり、制御信号GorstがHレベルに変化してトランジスター125がオフになる。このオンオフ動作制御信号の電位変化に伴うノイズが、トランジスター121におけるゲートノードgに重畳されると、dの書込期間での電位から変動してしまうことになり、表示品位が低下してしまう。本実施形態では、トランジスター121を含む第1領域110aが、トランジスター124、125を含む第2領域110bから分離されている。このため、トランジスター124、125のオンオフ動作に伴うノイズがトランジスター121におけるゲートノードgに重畳され難い構成としているのである。一方、dの書込期間において、データ線14からゲートノードgに至る書込経路は第1領域110aの範囲内に限られている。このため、トランジスター124、125からみれば、書込期間における第1領域110aでの電界変動による影響が低減されることになる。また、アノードAdトランジスター125のソースノード、トランジスター124のドレインノードは、bの初期化期間からdの書込期間に至るまで、電位Vorstに固定されるが、ノイズ等によって、当該電位Vorstから変動してしまうと、閾値補償とゲートノードgへのデータ書き込みとが正確に実行できなくなる。本実施形態によれば、アノードAdを含むトランジスター124、125が、トランジスター121を含む第1領域110aから分離されているので、当該第1領域110aで発生するノイズ等の影響を受けにくくなる。このため、閾値補償やデータ書き込みを、分離しない構成と比較して、より正確に実行することができる。さらに、本実施形態では、第1領域110aと第2領域110bとの間に、固定電位の給電線116が配置している。このため、第1領域110aおよび第2領域110bのうち、一方から他方へのノイズや電界変動の影響がシールドされる、という効果も期待できる。トランジスター121のドレインノードからトランジスター124のソースノードまでは、OLED150への電流経路の一部である。ここで、トランジスター121、124について一部供用化した構成とした場合、特に拡散層部分での抵抗損失が大きくなる。そこで、本実施形態では、第1領域110aに設けられたトランジスター121のドレインノードから第2領域110bに設けられたトランジスター124のソースノードまでを、導電配線層である第1配線としての配線83、84、および、同じく導電配線層である第2配線としての配線91を介して接続した構成としている。配線83、84、91で接続した構成では、コンタクトホールでの抵抗増加分を考慮しても、トランジスター121、124について一部供用化した構成と比較して、トランジスター121のドレインノードからトランジスター124のソースノードまでの経路の低抵抗化を図ることができる。なお、実施形態では、第2領域110bにおいてトランジスター124が右側に、トランジスター125が左側に、それぞれ配置しているが、トランジスター124をトランジスター121と同じ左側に配置させて電流経路をほぼ一直線化しても良い。<応用変形例>本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。<第1領域と第2領域との境界>実施形態では、第1領域110aと第2領域110bとの境界に、シールド配線としての給電線116が配置された構成であったが、なんらかの固定電位を給電する配線が設けられていれば、シールド配線として機能させることができる。このため、例えば図14に示されるように、当該境界を含むように配線16aを設けるとともに、電位Vorstを給電する構成として、配線16aをシールド配線として機能させても良い。ここで、配線16aは、行方向に延在するように形成され、給電線16とは、第2層間絶縁膜を開孔するコンタクトホール16eを介して接続される。このため、電位Vorstは、列方向に延在する給電線16と行方向に延在する配線16aとのメッシュ状の配線によって給電されることになる。なお、配線16aは、短冊状であっても良い。給電線116は、図において第1領域110aの下側に位置し、当該給電線116から分岐した部分がトランジスター121のソースノードに接続されている。また、配線116cは、第2配線層をパターニングしたものであり、一端がトランジスター121のソースノードに接続される一方、他端が走査線12を跨いで、平面視で配線82と重なっている。すなわち、図14の例において保持容量140は、配線82と配線116cとで第2層間絶縁膜を挟持した構成である。また、トランジスター121におけるゲートドレイン間には寄生容量が少なからず存在する。このため、i行目でいえば、制御信号GelがHレベルであってトランジスター124がオフしているときOLED150に電流が流れていないときであっても、トランジスター121のドレインノードは、発光期間で電流が流れていたときの電位に当該寄生容量によって保たれる。このため、図15に示されるように、第1領域110aと第2領域110bとの境界に、給電線116や配線16aを設けなくても、トランジスター121のドレインノードに接続される配線83を、シールド配線として機能させることができる。なお、保持容量140については、第1配線層の配線82と、第2配線層の配線116a116cとで第2層間絶縁膜を挟持する構成に限られず、トランジスター121のソースノードとなる拡散層を拡大して、当該拡散層と第1配線層からなる配線とで第1層間絶縁膜を挟持する構成としても良い。<制御回路>実施形態において、データ信号を供給する制御回路5については電気光学装置10とは別体としたが、制御回路5についても、走査線駆動回路20やデマルチプレクサ30、レベルシフト回路40とともに、シリコン基板に集積化しても良い。<基板>実施形態においては、電気光学装置10をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、画素回路110が微細化した構成に有効である。<制御信号Gcmp>実施形態等において、i行目でいえば、書込期間において制御信号GcmpをHレベルとしたが、Lレベルとしても良い。すなわち、トランジスター123をオンさせることによる閾値補償とノードゲートgへの書き込みとを並行して実行する構成としても良い。<デマルチプレクサ>実施形態等では、データ線14を3列毎にグループ化するとともに、各グループにおいてデータ線14を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については2であっても良いし、4以上であっても良い。また、グループ化せずに、すなわちデマルチプレクサ30を用いないで各列のデータ線14にデータ信号を一斉に線順次で供給する構成でも良い。<トランジスターのチャネル型>上述した実施形態等では、画素回路110におけるトランジスター121~125をPチャネル型で統一したが、Nチャネル型で統一しても良い。また、Pチャネル型およびNチャネル型を適宜組み合わせても良い。<その他>実施形態等では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLEDLightEmittingDiodeなど、電流に応じた輝度で発光するものであれば良い。<電子機器>次に、実施形態等や応用例に係る電気光学装置10を適用した電子機器について説明する。電気光学装置10は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウントディスプレイを例に挙げて説明する。図16は、ヘッドマウントディスプレイの外観を示す図であり、図17は、その光学的な構成を示す図である。まず、図16に示されるように、ヘッドマウントディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウントディスプレイ300は、図17に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側図において下側には、左眼用の電気光学装置10Lと右眼用の電気光学装置10Rとが設けられる。電気光学装置10Lの画像表示面は、図17において左側となるように配置している。これによって電気光学装置10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、電気光学装置10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。電気光学装置10Rの画像表示面は、電気光学装置10Lとは反対の右側となるように配置している。これによって電気光学装置10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、電気光学装置10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。この構成において、ヘッドマウントディスプレイ300の装着者は、電気光学装置10L、10Rによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。また、このヘッドマウントディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置10Lに表示させ、右眼用画像を電気光学装置10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる3D表示。なお、電気光学装置10については、ヘッドマウントディスプレイ300のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。