イネーブルのゲート信号に基づき被測定信号の周波数を測定するために用いる周波数カウンタであって、信号入力端、基準信号生成モジュール、プログラマブルゲートアレイ、コントロールユニットを含み、前記信号入力端が、被測定信号の受信に用いられ、前記基準信号生成モジュールが、被測定信号より大きい周波数値Fbを有する基準信号の出力に用いられ、前記プログラマブルゲートアレイが、ゲート周波数を受信して前記ゲート信号を生成し、前記信号入力端の被測定信号を受信して被測定信号クロックマスクを形成し、且つ前記被測定信号クロックマスク内の前記被測定信号のサイクル回数Niをカウントすると共に、前記基準信号生成モジュールの基準信号を受信して基準信号クロックマスクを形成し、且つ前記基準信号クロックマスク内の前記基準信号のサイクル回数Nbをカウントすると共に、さらに前記プログラマブルゲートアレイが、前記基準信号に基づいて同じ周波数を有し、且つ相互間が固定位相によって隔てられたM個の位相シフト信号を生成し、そのうちM≧2であり、且つ前記プログラマブルゲートアレイが、前記被測定信号クロックマスクの開始時間点から前記基準信号クロックマスクの開始時間点までの時間区間内において前記位相シフト信号にトリガ状態が発生した回数Nd1をカウントし、且つ前記被測定信号クロックマスクの終了時間点から前記基準信号クロックマスクの終了時間点までの時間区間内において前記位相シフト信号に同一のトリガ状態が発生した回数Nd2をカウントし、前記数値Nb、Ni、Nd1、Nd2を出力するために用いられ、前記コントロールユニットが、前記プログラマブルゲートアレイと前記基準信号生成モジュールに接続され、前記数値Nb、Ni、Nd1、Nd2を受信し、且つFi={Ni/[Nb]}×Fbに基づいて演算を行い、前記被測定信号の周波数値Fiを取得し、そのうち、Fb>Fi、Nd=である、ことを特徴とする、周波数カウンタ。前記プログラマブルゲートアレイが、前記ゲート周波数及び前記信号入力端の被測定信号を受信して前記ゲート信号を生成するゲート判定モジュールと、前記信号入力端に接続されて前記被測定信号を受信し、且つ前記ゲート判定モジュールのゲート信号を受信して、イネーブルの前記ゲート信号に基づき、前記被測定信号に同期する第1トリガ状態の第1開始時間点を設定すると共に、ディスエーブルの前記ゲート信号に基づき、前記被測定信号に同期する前記第1トリガ状態の第1終了時間点を設定し、前記被測定信号クロックマスクを形成するクロックマスク生成モジュールと、前記信号入力端及び前記クロックマスク生成モジュールに接続され、前記被測定信号及び前記被測定信号クロックマスクを受信し、前記被測定信号クロックマスク内の前記被測定信号のサイクル回数Fiをカウントする被測定信号サイクル回数カウントモジュールと、前記基準信号生成モジュール及び前記クロックマスク生成モジュールに接続され、前記基準信号及び前記被測定信号クロックマスクを受信し、前記第1開始時間点に基づき、前記基準信号に同期する第2トリガ状態の第2開始時間点を設定すると共に、前記第1終了時間点に基づき、前記基準信号に同期する前記第2トリガ状態の第2終了時間点を設定し、前記基準信号クロックマスクを形成する遅延モジュールと、前記基準信号生成モジュール及び前記遅延モジュールに接続され、前記基準信号及び前記基準信号クロックマスクを受信し、前記基準信号クロックマスク内の前記基準信号のサイクル回数Fbをカウントする基準信号サイクル回数カウントモジュールと、前記基準信号生成モジュールに接続され、前記基準信号を受信し、前記基準信号に基づき前記位相シフト信号を生成するデジタルクロックマネージャモジュールと、前記クロックマスク生成モジュール、前記遅延モジュール及び前記デジタルクロックマネージャモジュールに接続され、前記被測定信号クロックマスク、前記基準信号クロックマスク、及び前記位相シフト信号を受信し、且つ前記被測定信号クロックマスクの開始時間点から前記基準信号クロックマスクの開始時間点までの時間区間内において前記位相シフト信号に第3トリガ状態が発生する回数Nd1をカウントし、及び前記被測定信号クロックマスクの終了時間点から前記基準信号クロックマスクの終了時間点までの時間区間内において前記位相シフト信号に第3トリガ状態が発生する回数Nd2をカウントするエラーカウントモジュールと、を含むことを特徴とする、請求項1に記載の周波数カウンタ。前記遅延モジュールがさらに、前記基準信号に基づいて前記基準信号クロックマスクを既定の位相遅延する遅延クロックマスクを含み、前記コントロールユニットに前記遅延クロックマスクの終了後に演算を実行させることを特徴とする、請求項2に記載の周波数カウンタ。前記遅延モジュールが、前記基準信号生成モジュール及び前記クロックマスク生成モジュールに接続され、前記基準信号及び前記被測定信号クロックマスクを受信し、且つ前記基準信号クロックマスクを生成する第1遅延ユニットと、前記基準信号生成モジュール及び前記第1遅延ユニットに接続され、前記基準信号及び前記基準信号クロックマスクを受信し、且つ前記第2開始時間点に基づき、前記基準信号に同期する前記第2トリガ状態の第3開始時間点を設定すると共に、前記第2終了時間点に基づき、前記基準信号に同期する前記第2トリガ状態の第3終了時間点を設定し、そのうち前記第3開始時間点及び第3終了時間点間が前記遅延クロックマスクである、第2遅延ユニットを含むことを特徴とする、請求項3に記載の周波数カウンタ。前記基準信号生成モジュールが、ベースバンド信号を生成するベースバンド生成ユニットと、前記ベースバンド生成ユニットに接続され、前記ベースバンド信号周波数を逓倍して前記基準信号とする周波数逓倍ユニットを含むことを特徴とする、請求項1に記載の周波数カウンタ。前記コントロールユニットがさらに前記数値Fbを既定値で置き換えることを特徴とする、請求項1に記載の周波数カウンタ。前記第1トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであり、前記第2トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであり、前記第3トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであることを特徴とする、請求項2に記載の周波数カウンタ。前記基準信号サイクル回数カウントモジュールが、前記基準信号生成モジュール及び前記クロックマスク生成モジュールに接続され、前記基準信号及び前記被測定信号クロックマスクを受信し、前記被測定信号クロックマスク内の前記基準信号的サイクル回数Fbをカウントすることを特徴とする、請求項2に記載の周波数カウンタ。前記プログラマブルゲートアレイが、前記基準信号を前記ゲート周波数とすることを特徴とする、請求項1に記載の周波数カウンタ。本発明の目的は、周波数測定の速度と正確性を高めることにある。本発明の別の目的は、占用回路面積が小さく、高速で高精度の周波数カウンタを提供することにある。上述の目的及びその他目的を達するため、本発明の周波数カウンタは、ゲート信号に基づき被測定信号の周波数測定動作を有効化するために用いられ、信号入力端、基準信号生成モジュール、プログラマブルゲートアレイ、コントロールユニットを含み、前記信号入力端が、前記被測定信号の受信に用いられ、前記基準信号生成モジュールが、前記被測定信号より大きい周波数値Fbを有する基準信号の出力に用いられ、前記プログラマブルゲートアレイが、ゲート周波数を受信して前記ゲート信号を生成し、前記信号入力端の被測定信号を受信して被測定信号クロックマスクを形成し、且つ前記被測定信号クロックマスク内の前記被測定信号のサイクル回数Niをカウントすると共に、前記基準信号生成モジュールの基準信号を受信して基準信号クロックマスクを形成し、且つ前記基準信号クロックマスク内の前記基準信号のサイクル回数Nbをカウントすると共に、さらに前記プログラマブルゲートアレイが、前記基準信号に基づいて同じ周波数を有し、且つ相互間が固定位相によって隔てられたM個の位相シフト信号を生成し、そのうちM≧2であり、且つ前記プログラマブルゲートアレイが前記被測定信号クロックマスクの開始時間点から前記基準信号クロックマスクの開始時間点までの時間区間内において前記位相シフト信号にトリガ状態が発生した回数Nd1をカウントし、且つ前記被測定信号クロックマスクの終了時間点から前記基準信号クロックマスクの終了時間点までの時間区間内において前記位相シフト信号に同一のトリガ状態が発生した回数Nd2をカウントし、前記数値Nb、Ni、Nd1、Nd2を出力するために用いられ、前記コントロールユニットが、前記プログラマブルゲートアレイと前記基準信号生成モジュールに接続され、前記数値Nb、Ni、Nd1、Nd2を受信し、且つFi={Ni/[Nb]}×Fbに基づいて演算を行い、前記被測定信号の周波数値Fiを取得し、そのうち、Fb>Fi、Nd=である。そのうち、前記プログラマブルゲートアレイが、前記ゲート周波数及び前記信号入力端の被測定信号を受信して前記ゲート信号を生成するゲート判定モジュールと、前記信号入力端に接続されて前記被測定信号を受信し、且つ前記ゲート判定モジュールのゲート信号を受信して、イネーブルの前記ゲート信号に基づき、前記被測定信号に同期する第1トリガ状態の第1開始時間点を設定すると共に、ディスエーブルの前記ゲート信号に基づき、前記被測定信号に同期する前記第1トリガ状態の第1終了時間点を設定し、前記被測定信号クロックマスクを形成するクロックマスク生成モジュールと、前記信号入力端及び前記クロックマスク生成モジュールに接続され、前記被測定信号及び前記被測定信号クロックマスクを受信し、前記被測定信号クロックマスク内の前記被測定信号のサイクル回数Fiをカウントする被測定信号サイクル回数カウントモジュールと、前記基準信号生成モジュール及び前記クロックマスク生成モジュールに接続され、前記基準信号及び前記被測定信号クロックマスクを受信し、前記第1開始時間点に基づき、前記基準信号に同期する第2トリガ状態の第2開始時間点を設定すると共に、前記第1終了時間点に基づき、前記基準信号に同期する前記第2トリガ状態の第2終了時間点を設定し、前記基準信号クロックマスクを形成する遅延モジュールと、前記基準信号生成モジュール及び前記遅延モジュールに接続され、前記基準信号及び前記基準信号クロックマスクを受信し、前記基準信号クロックマスク内の前記基準信号のサイクル回数Fbをカウントする基準信号サイクル回数カウントモジュールと、前記基準信号生成モジュールに接続され、前記基準信号を受信し、前記基準信号に基づき前記位相シフト信号を生成するデジタルクロックマネージャモジュールと、前記クロックマスク生成モジュール、前記遅延モジュール及び前記デジタルクロックマネージャモジュールに接続され、前記被測定信号クロックマスク、前記基準信号クロックマスク、及び前記位相シフト信号を受信し、且つ前記被測定信号クロックマスクの開始時間点から前記基準信号クロックマスクの開始時間点までの時間区間内において前記位相シフト信号に第3トリガ状態が発生する回数Nd1をカウントし、及び前記被測定信号クロックマスクの終了時間点から前記基準信号クロックマスクの終了時間点までの時間区間内において前記位相シフト信号に第3トリガ状態が発生する回数Nd2をカウントするエラーカウントモジュールとを含むことができる。本発明の一実施例において、前記遅延モジュールはさらに前記基準信号FBに基づいて前記基準信号クロックマスクmk_FBを既定の位相遅延する遅延クロックマスクmk_dlyを含み、前記コントロールユニットに前記遅延クロックマスクmk_dlyの終了後に演算を実行させる。そのうち、前記遅延モジュールがさらに、前記基準信号生成モジュール及び前記クロックマスク生成モジュールに接続され、前記基準信号FB及び前記被測定信号クロックマスクmk_FIを受信し、且つ前記基準信号クロックマスクmk_FBを生成する第1遅延ユニットと、前記基準信号生成モジュール及び前記第1遅延ユニットに接続され、前記基準信号FB及び前記基準信号クロックマスクmk_FBを受信し、且つ前記第2開始時間点に基づき、前記基準信号FBに同期する前記第2トリガ状態の第3開始時間点を設定すると共に、前記第2終了時間点に基づき、前記基準信号FBに同期する前記第2トリガ状態の第3終了時間点を設定し、そのうち前記第3開始時間点及び第3終了時間点間が前記遅延クロックマスクmk_dlyである、第2遅延ユニットを含むことができる。本発明の一実施例において、前記基準信号生成モジュールは、ベースバンド信号を生成するベースバンド生成ユニットと、前記ベースバンド生成ユニットに接続され、前記ベースバンド信号周波数を前記基準信号に逓倍する周波数逓倍ユニットを含む。本発明の一実施例において、前記コントロールユニットはさらに前記数値Fbを既定値で置き換えることができる。本発明の一実施例において、前記第1トリガ状態は、立ち上がりエッジトリガ状態と立ち下がりエッジトリガ状態のうちのいずれかとすることができ、前記第2トリガ状態は、立ち上がりエッジトリガ状態と立ち下がりエッジトリガ状態のうちのいずれかとすることができ、前記第3トリガ状態は、立ち上がりエッジトリガ状態と立ち下がりエッジトリガ状態のうちのいずれかとすることができる。本発明の一実施例において、前記基準信号サイクル回数カウントモジュールは前記基準信号生成モジュール及び前記クロックマスク生成モジュールに接続され、前記基準信号及び前記被測定信号クロックマスクを受信し、且つ前記被測定信号クロックマスク内の前記基準信号のサイクル回数Fbをカウントする。本発明の一実施例において、前記プログラマブルゲートアレイは前記基準信号を前記ゲート周波数とする。これにより、本発明の周波数カウンタは迅速且つ正確な多位相処理方式で測定エラーを排除し、且つ位相シフト信号の生成に伴い測定の精度を数倍高め、同期したトリガによって正確な制御の目的を達することができ、さらに回路占用面積を小さくする効果も達せられ、従来の周波数カウンタを使用する必要なく占用回路面積がより小さい周波数カウンタで周波数測定の目的を達することができる。本発明の目的、特徴及び効果についての理解を深めるため、具体的な実施例に基づき、添付の図面を組み合わせ、本発明について以下で詳細に説明する。本発明は1つの周波数測定方法に基づく周波数カウンタを提供するものであり、後続の各種信号生成及びタイミング計算に必要な論理演算コンポーネントは当業者が各タイミング作動関係及びカウント規則を理解すれば容易に完成できるものである。本発明に基づく実施例において提示する周波数測定方法は、周波数カウンタに必要なコンポーネントを簡単にすることができ、迅速且つ正確に周波数の測定を行うことができる。本発明の周波数カウンタが使用する周波数測定方法において、その基準信号の周波数値は被測定信号の周波数値より大きい必要があり、即ち、使用者は測定したい周波数範囲に基づいて、適切な信号生成モジュールを選択し、周波数値が測定したい周波数範囲より大きい基準信号を生成することができる。本発明の周波数カウンタが使用する周波数測定方法において、その具体的な実施例で述べる各工程は別途明記されている場合を除き、その他の工程は相互に入れ替えることができ、排列された説明順序に基づいて工程実行の前後順序を定めるものではない。このほか、本発明の周波数測定システムの具体的な実施例における接続という語は、直接接続に限定されず、中間にほかのユニットが接続されていてもよい。さらに、ここでいう第1トリガ状態、第2トリガ状態、及び第3トリガ状態とは、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかを含み、第1トリガ状態、第2トリガ状態、第3トリガ状態の間は相互に排他的ではなく、即ち、第1トリガ状態、第2トリガ状態、第3トリガ状態はいずれも同時に立ち上がりエッジトリガ状態である、または同時に立ち下がりエッジトリガ状態である、或いはその他可能な組み合わせとすることができる。図1に本発明の一実施例における周波数測定の運用タイミング図を示す。この実施例では8つの位相シフト信号を例として示しているが、当業者であれば分かるように、2つ以上の位相シフト信号があれば測定エラーを排除して正確性を高めることが可能である。本発明の実施例における周波数測定方法は、ゲート信号gateに基づいて被測定信号FIに対する後続の測定動作を有効化する。被測定信号FIの測定は、周波数の初歩的カウントとエラーの排除の2部分を含むことができる。図1に示すように、ゲート信号gateの入力前に基準信号FBを提供し、前記基準信号に基づいて同じ周波数のマルチレベル位相シフト信号FB-p1~FB-p8を生成し、各レベルの位相シフト信号FB-p1~FB-p8間が固定の位相で隔てられる。このほか、基準信号FBの提供は、ゲート信号gateの入力と同期してもよい。ゲート信号gateの入力は、即ち測定動作の開始である。前記基準信号FBは1つの基礎周波数として用いられ、それにより被測定信号の周波数が求められる。位相シフト信号は前記基準信号FBから生成され、通常はプログラマブルゲートアレイ中のデジタルクロックマネージャモジュールを利用して位相シフト信号の生成を完了することができ、デジタルクロックマネージャモジュール内には少なくとも1つのデジタルクロックマネージャを含むことができる。本実施例について見ると、8つの位相シフト信号FB-p1~FB-p8を有するため、例えば、2組のデジタルクロックマネージャを利用して達成することができ、そのうち一組のデジタルクロックマネージャが基準信号FBを4つの位相シフト信号に分解する。しかしながら、当業者であれば分かるように、一組のデジタルクロックマネージャのみを使用しても、使用者はそのうちの4つの位相シフト分解の動作を選択的にシャットダウンすることができ、即ち、一組のデジタルクロックマネージャを使用する状況下でも基準信号FBを2つまたは3つの位相シフト信号に分解することができる。このため、使用者は必要に基づきデジタルクロックマネージャの運用を組み合わせて必要な位相シフト信号数を選択することができる。位相シフト信号間の間隔はデジタルクロックマネージャが360度の位相を各位相シフト信号に等分し、例えば位相シフト信号の数がM個の場合、間隔位相は360/となる。被測定信号クロックマスクmk_FIの生成は、ゲート信号gate入力後、被測定信号FIの第1トリガ状態において開始し、被測定信号FIの別の第1トリガ状態において終止する。本実施例における第1トリガ状態は、立ち上がりエッジトリガ状態を例とし、即ち、被測定信号クロックマスクmk_FIが被測定信号FIに同期し、被測定信号FIがゲート信号gateを有効化した後の第1の立ち上がりエッジトリガ状態下で同期的にトリガされて開始し、即ち、被測定信号クロックマスクmk_FIは第1開始時間点t11においてトリガされる。被測定信号クロックマスクmk_FIはハイレベル状態が維持され、ゲート信号gate無効化後の前記被測定信号FIに第1の立ち上がりエッジトリガ状態が発生したときに停止する。即ち、被測定信号クロックマスクmk_FIは被測定信号FIの別の第1トリガ状態において終止し、つまり第1終了時間点t12において終止する。図1の実施例は、被測定信号クロックマスクmk_FIが被測定信号FIの第7の第1トリガ状態において終止しており、この場合6つの被測定信号FIのサイクル数が経過し、被測定信号サイクル回数カウントモジュールは被測定信号FIのサイクル回数Ni=6を得ることができ、即ち、Ni=-1である。そのうち、被測定信号FIのサイクル回数Niは少なくとも1、2以上を最良とし、即ち、通常は既定の測定可能周波数範囲に基づいて適切なゲート信号gateを選択する。例えば、既定の測定可能周波数範囲が最大10Hzであるとき、ゲート信号gateがカバーする時間区間は少なくとも02秒、最良は少なくとも03秒である。続けて図1を参照する。実際の測定時、基準信号FBが被測定信号FIと同期するとは限らないため、基準信号FBのサイクル回数Nbの測定に経過した時間は実際上被測定信号クロックマスクmk_FIの範囲と合致せず、これがフロントエンドエラー及びバックエンドエラーを引き起こす。このため、本発明の実施例においては、前述の前記位相シフト信号を利用してフロントエンドエラー及びバックエンドエラーを排除する。フロントエンドエラー及びバックエンドエラーの時間区間を取得するため、基準信号クロックマスクmk_FBが生成され、前記時間区間取得の基礎として用いられる。基準信号クロックマスクmk_FBは、被測定信号クロックマスクmk_FIの遅延により生成され、基準信号クロックマスクmk_FB内には整数倍のサイクル回数Nbが含まれる。被測定信号クロックマスクmk_FIの有効化後、基準信号クロックマスクmk_FBが前記基準信号FBの第2トリガ状態において開始し、前記基準信号FBの別の第2トリガ状態において終止する。本実施例における第2トリガ状態は、立ち上がりエッジトリガ状態を例としており、即ち、基準信号クロックマスクmk_FBが基準信号FBと同期しており、基準信号FBが第1開始時間点t11後の第1の立ち上がりエッジトリガ状態下で同期的にトリガされて開始する。即ち、基準信号クロックマスクmk_FBが第2開始時間点t21においてトリガされる。基準信号クロックマスクmk_FBはハイレベル状態が維持され、被測定信号クロックマスクmk_FIの無効化後の前記基準信号FBに第1の立ち上がりエッジトリガ状態が発生したときに停止する。即ち、基準信号クロックマスクmk_FBは基準信号FBの別の第2トリガ状態において終止し、つまり第2終了時間点t22において終止する。被測定信号クロックマスクmk_FIと基準信号クロックマスクmk_FB間のシフト区間がエラー生成区間であり、フロントのシフト区間がフロントエンドエラー、バックのシフト区間がバックエンドエラーである。同時に、これにより上微分信号d_up及び下微分信号d_downを生成することができ、上微分信号d_upがイネーブルにされた時間区間内で前記位相シフト信号FB-p1~FB-p8に第3トリガ状態が発生する回数Nd1がカウントされ、下微分信号d_downがイネーブルにされた時間区間内で前記位相シフト信号FB-p1~FB-p8に第3トリガ状態が発生する回数Nd2がカウントされる。前述の前記位相シフト信号FB-p1~FB-p8に第3トリガ状態が発生するとは、フロントエンドエラーに立ち上がりエッジトリガ状態を前記第3トリガ状態とすることを選択したとき、バックエンドエラーに立ち上がりエッジトリガ状態を前記第3トリガ状態とすることを選択し、反対に、フロントエンドエラーに立ち下がりエッジトリガ状態を前記第3トリガ状態とすることを選択したとき、バックエンドエラーに立ち下がりエッジトリガ状態を前記第3トリガ状態とすることを選択することを指す。図1の例でいうと、立ち上がりエッジトリガ状態を前記第3トリガ状態と選択しているため、図1中のNd1は3であり、Nd2は5である。後続の計算において、Nd1の回数をNd2の回数から減じ、実際に校正する必要があるサイクル数を取得し、フロントエンド及びバックエンドのエラーを排除する。上述の各数値を取得した後、被測定信号FIの周波数の計算を行うことができ、次の式に基づいて取得される:Fi={Ni/[Nb]}×Fbそのうち、Ndは校正値であり、Nd=、Mは前記位相シフト信号の個数であり、M≧2、即ち生成する前記位相シフト信号の個数は少なくとも2個とする。続いて本発明の実施例が周波数測定の正確度のレベルを高めることについて説明する。被測定信号FIの周波数は基本的に次の式で決定される:=そのうち、Fiは被測定信号FIの周波数値であり、Fbは基準信号FBの周波数値である。式は次のように書くこともできる。Fi≒×Fb式を満たす条件は基準信号FBの周波数が被測定信号FIの周波数より大きいことである。しかしながら、前述から分かるように、フロントエンド及びバックエンドのエラー校正を行わない場合、式で取得される被測定信号FIの周波数が不正確になる。正確な計算法は、フロントエンドエラーを補ってバックエンドエラーを消去する必要があり、これにより被測定信号クロックマスクmk_FIがイネーブル状態下で含む範囲に完全に合致させることができる。このため、校正値Ndの演算結果から最後にいくつの数値を補うまたは消去するかを得ることができる。さらに、式からは位相シフト信号の数が多いほど、向上できる正確度の倍数が高くなることも分かる。本発明の実施例における方法はフロントエンドエラー及びバックエンドエラーの校正を行わない方法と比べ少なくとも8倍正確度を高める。これに基づき、本発明の実施例の周波数校正方法の運用の流れは次のとおりである。被測定信号FI、ゲート信号gate、基準信号FB、基準信号FBに基づく複数の位相シフト信号FB-p1~FB-p8を提供する。被測定信号クロックマスクmk_FIの第1開始時間点t11を生成する。a基準信号クロックマスクmk_FBの第2開始時間点t21、上微分信号d_up及び前記上微分信号d_upに基づく時間区間内の第3トリガ状態の回数Nd1を生成する。b被測定信号クロックマスクmk_FIの第1終了時間点t12及び前記被測定信号クロックマスクmk_FIに基づく時間区間内の被測定信号FIサイクル回数Niを生成する。c基準信号クロックマスクmk_FBの第2終了時間点t22、前記基準信号クロックマスクmk_FBに基づく時間区間内の基準信号FBサイクル回数Nb、下微分信号d_down及び前記下微分信号d_downに基づく時間区間内の第3トリガ状態回数Nd2を生成する。d式の演算を実行してFi値を取得する。さらに、遅延クロックマスクmk_dlyを利用してプログラマブルゲートアレイのカウントセッション終止時点を設定し、終止時点後に数値Nb、Ni、Nd1、Nd2を出力して演算に供することができる。遅延クロックマスクmk_dlyは、前記基準信号FBに基づいて前記基準信号クロックマスクmk_FBを既定の位相遅延して得る。図1については、前記基準信号クロックマスクmk_FBを1つの基準信号FBのサイクル遅延して前記遅延クロックマスクmk_dlyを得る。続いて図2の本発明の一実施例における周波数カウンタのブロック図を参照する。本発明の実施例における周波数カウンタは、信号入力端100、FB生成モジュール300、プログラマブルゲートアレイ200、コントロールユニット400を含む。信号入力端100は被測定信号FIの受信に用いられる。FB生成モジュール300は基準信号FBの出力に用いられ、且つ前記基準信号FBの周波数値Nbは被測定信号FIの可能な周波数値範囲より大きい。プログラマブルゲートアレイ200はゲート周波数CLKの受信と、各パラメータの計算実行に用いられる。コントロールユニット400はプログラマブルゲートアレイ200に接続され、前記数値Nb、Ni、Nd1、Nd2と、既知のFb及びMを受信し、且つ式に基づいて演算を行い、被測定信号FIの周波数値Fiを取得する。一実施例において、前記FB生成モジュール300は、ベースバンド生成ユニット301と周波数逓倍ユニット303を含むことができる。ベースバンド生成ユニット301はベースバンド信号の生成に用いられる。通常はコストを抑えるため水晶発振子を利用して比較的低いベースバンドを生成し、前記ベースバンド生成ユニット301に接続された周波数逓倍ユニット303によりベースバンドを上げ、前記基準信号FBとする。通常はベースバンドを周波数信号FIの可能な周波数範囲より大きくなるまで上げる。つまり、異なる種類の周波数信号に対し異なる基準信号FBの周波数値を対応させることができ、当然、基準信号FBの周波数が高いほど適用できる範囲が広くなる。続いて図3の本発明の一実施例におけるプログラマブルゲートアレイのブロック図を参照する。ゲート判定モジュール204は、ゲート周波数CLKと信号入力端100の被測定信号FIを受信し、ゲート信号gateの生成に用いられる。ゲート判定モジュール204はさらに基準信号FBを直接ゲート周波数CLKとすることで、ゲート信号gateを基準信号FBと同期させることができる。そのうち、ゲート判定モジュール204は例えば以下の機能を含むことができる。1周波数を分割し、例えば04sec、02sec、01sec等、各種のゲート信号を生成することができる。2適切なゲート信号時間を判断した後、ゲート信号を出力し、その他必要とするモジュールでの使用に提供する。3使用者がゲート信号時間を自ら選択するか、またはモジュールが自動的に判断する。mk_FI生成モジュール201は信号入力端100及びゲート判定モジュール204に接続され、イネーブルのゲート信号gateに基づいて、被測定信号FIの第1トリガ状態に同期する第1開始時間点t11を設定すると共に、ディスエーブルのゲート信号gateに基づいて、被測定信号FIの前記第1トリガ状態に同期する第1終了時間点t12を設定し、被測定信号クロックマスクmk_FIを形成するために用いられる。FIカウントモジュール203は信号入力端100及びmk_FI生成モジュール201に接続され、前記被測定信号FI及び被測定信号クロックマスクmk_FIを受信し、且つ被測定信号クロックマスクmk_FI内の被測定信号FIのサイクル回数Fiをカウントするために用いられる。遅延モジュール205はFB生成モジュール300及びmk_FI生成モジュール201に接続され、基準信号FB及び被測定信号クロックマスクmk_FIを受信し、且つ前記第1開始時間点t11に基づいて、基準信号FBの第2トリガ状態に同期する第2開始時間点t21を設定すると共に、第1終了時間点t12に基づいて、基準信号FBの前記第2トリガ状態に同期する第2終了時間点t22を設定するために用いられ、そのうちt21からt22までの時間区間が基準信号クロックマスクmk_FBである。さらに、基準信号FBに基づいて前記基準信号クロックマスクmk_FBに既定の位相遅延を生じさせる遅延クロックマスクmk_dlyを含むことができ、コントロールユニット400に遅延クロックマスクmk_dly終了後演算を実行させるために用いることができる。この遅延クロックマスクmk_dlyはプログラマブルゲートアレイ200中で計算を行う各数値の生成完了をより一層確約する。FBカウントモジュール207はFB生成モジュール300と遅延モジュール205に接続され、基準信号FB及び基準信号クロックマスクmk_FBを受信し、且つ前記基準信号クロックマスクmk_FB内の基準信号FBのサイクル回数Fbのカウントに用いられる。そのうち、FBカウントモジュール207はFB生成モジュール300及びmk_FI生成モジュール201に直接接続し、遅延モジュール205に接続せずに、基準信号FB及び被測定信号クロックマスクmk_FIを受信し、且つ被測定信号クロックマスクmk_FI内の基準信号FBのサイクル回数Fbのカウントに用いることもできる。図1のタイミングの観点からみると、前述の2つのサイクル回数Fbのカウント方式は意義が同時であり、そのカウントするサイクル回数Fbはいずれも同じとなる。DCMモジュール211はFB生成モジュール300に接続され、基準信号FBを受信し、且つ前記基準信号FBに基づいて、同じ周波数を有し、相互間が固定の位相で隔てられたM個の位相シフト信号を生成する。そのうち、本実施例においては8つの位相シフト信号FB-p1~FB-p8を例として示している。エラーカウントモジュール209はmk_FI生成モジュール201、遅延モジュール205、DCMモジュール211に接続され、被測定信号クロックマスクmk_FI、基準信号クロックマスクmk_FB、及び前記位相シフト信号FB-p1~FB-p8を受信し、且つ被測定信号クロックマスクmk_FIの開始時間点t11から基準信号クロックマスクmk_FBの開始時間点t21までの時間区間内で、前記位相シフト信号FB-p1~FB-p8が第3トリガ状態を発生する回数Nd1をカウントすると共に、被測定信号クロックマスクmk_FIの終了時間点t12から基準信号クロックマスクmk_FBの終了時間点t22までの時間区間内で、前記位相シフト信号FB-p1~FB-p8が第3トリガ状態を発生する回数Nd2をカウントするために用いられる。続いて図4の本発明の一実施例における遅延モジュールのブロック図を参照する。遅延モジュール205はさらに、第1遅延ユニット205a及び第2遅延ユニット205bを含むことができる。第1遅延ユニット205aはFB生成モジュール300及びmk_FI生成モジュール201に接続され、基準信号FB及び被測定信号クロックマスクmk_FIを受信し、且つ基準信号クロックマスクmk_FBを生成するために用いられる。第2遅延ユニット205bはFB生成モジュール300及び第1遅延ユニット205aに接続され、基準信号FB及び基準信号クロックマスクmk_FBを受信し、且つ前記第2開始時間点t21に基づき、前記基準信号FBに同期する前記第2トリガ状態の第3開始時間点t31を設定すると共に、前記第2終了時間点t22に基づき、前記基準信号FBに同期する前記第2トリガ状態の第3終了時間点t32を設定するために用いられ、そのうちt31からt32の時間区間が即ち前記遅延クロックマスクmk_dlyが存在する時間区間である。さらに、エラーをより一層減らすため、生成された基準信号FBに対してあらかじめ高精度の測定を行ってもよく、即ち、ベースバンド生成ユニット301及び周波数逓倍ユニット303が実際に生成する周波数が与えられた表示値が異なるため発生するエラーは、分解能が基準信号FBより高い周波数の高精密周波数カウンタを利用してあらかじめFB生成モジュール300が生成する基準信号FBに対して測定を行い、且つこの測定値を既定値としてコントロールユニット400に直接保存するか、或いはコントロールユニット400と協同作業するユニット中に保存することができる。もう一つの方式は、信号生成装置を利用して正確な周波数信号を提供し、基準信号FBの周波数値を逆に推定し、この周波数値を前記既定値としてコントロールユニット400に直接保存するか、或いはコントロールユニット400と協同作業するユニット中に保存することができる。これにより、毎回の測定において、基準信号FBの周波数値は前記既定値を使用し、ベースバンド生成ユニット301及び周波数逓倍ユニット303の規格上に表示されたパラメータを選択して使用する必要がなくなる。本発明の実施例の周波数カウンタは内包する各論理素子を利用して達成され、且つ本発明の実施例で採用するカウント規則下で論理素子の配置の複雑さが低減されるため、大面積のプログラマブルゲートアレイチップを使用する必要がなく、回路が占用する面積を減少し、製品サイズを縮小することができる。例えば、コントロールユニット400の演算機能もプログラマブルゲートアレイ200内に組み入れる場合、必要な論理素子の数量が大幅に増加し、回路占用面積も増加する。その構造上の設計により、プログラマブルゲートアレイ200が同じ演算処理を達するためには論理方式で演算処理する必要があり、その速度は速いが必要となる論理素子の数量が非常に多くなる。演算構造回路を内包する特殊なプログラマブルゲートアレイであれば論理素子の空間使用が少なくても高速の演算処理を達成することができるが、単価が高すぎる。上述をまとめると、本発明の周波数カウンタは迅速且つ正確な多位相処理方式で周波数測定過程中の被測定信号FIの測定で発生するエラーを排除し、且つ位相シフト信号の生成に伴い測定の精度を数倍高めることができ、本発明の実施例によればエラーを8倍減少でき、また同期したトリガに基づき正確な制御の目的を達し、かつ回路占用面積を小さくする効果も達せられる。