窒化物系半導体で形成された半導体層と、前記半導体層上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、を備え、前記ゲート絶縁膜は、酸窒化膜で形成された第1絶縁膜と、タンタル、ハフニウム、ハフニウムアルミニウム、ランタン、およびイットリウムの少なくとも1つを含む第2絶縁膜と、を有する半導体装置。前記第1絶縁膜は、前記ゲート電極と接する請求項1に記載の半導体装置。前記第2絶縁膜は、前記半導体層上に設けられ、前記第1絶縁膜は、前記第2絶縁膜上に設けられた請求項1または2に記載の半導体装置。前記第1絶縁膜は、前記半導体層上に設けられ、前記第2絶縁膜は、前記第1絶縁膜上に設けられた請求項1に記載の半導体装置。前記ゲート絶縁膜は、前記半導体層上に設けられ、酸窒化膜で形成された第3絶縁膜を更に有し、前記第2絶縁膜は、前記第3絶縁膜上に設けられ、前記第1絶縁膜は、前記第2絶縁膜上に設けられた請求項1または2に記載の半導体装置。前記第2絶縁膜は、前記第1絶縁膜よりも絶縁性が高い請求項1から5のいずれか1項に記載の半導体装置。前記第2絶縁膜は、前記第1絶縁膜よりも膜厚が厚い請求項6に記載の半導体装置。前記酸窒化膜は、SiO2よりも誘電率の高い絶縁膜である請求項1から7のいずれか1項に記載の半導体装置。前記酸窒化膜は、タンタル、アルミニウム、ハフニウム、ハフニウムアルミニウム、ランタン、イットリウム、ランタンシリコン、およびハフニウムランタンの少なくとも1つを含む請求項8に記載の半導体装置。前記酸窒化膜は、タンタル酸窒化物を絶縁材料として含み、前記第2絶縁膜は、タンタル酸化物を絶縁材料として含む請求項1から9のいずれか1項に記載の半導体装置。前記ゲート電極および前記ゲート絶縁膜上に設けられた絶縁性の保護膜を更に備え、前記保護膜は、前記ゲート絶縁膜とは別種の絶縁材料を含む請求項1から10のいずれか一項に記載の半導体装置。前記ゲート絶縁膜上に設けられ、前記ゲート絶縁膜上における前記ゲート電極の端部の少なくとも一部において前記ゲート電極と接するゲート境界膜を更に備え、前記ゲート境界膜および前記ゲート境界膜と接する前記ゲート絶縁膜は、同種の絶縁材料を含む請求項1から10のいずれか一項に記載の半導体装置。前記ゲート電極および前記ゲート境界膜上に設けられた絶縁性の保護膜を更に備え、前記保護膜は、前記ゲート境界膜および前記ゲート絶縁膜とは別種の絶縁材料を含む請求項12に記載の半導体装置。前記保護膜は、窒化シリコンを絶縁材料として含む請求項11または13に記載の半導体装置。前記半導体層上に設けられたソース電極およびドレイン電極を更に備え、前記ゲート絶縁膜は、前記ソース電極および前記ドレイン電極の間に設けられる請求項1から14のいずれか一項に記載の半導体装置。当該半導体装置は、MIS構造のHEMTである請求項1から15のいずれか一項に記載の半導体装置。被試験デバイスを試験する試験装置であって、前記被試験デバイスとの間で電気信号を伝送して前記被試験デバイスを試験する試験部と、前記被試験デバイスおよび前記試験部の間の伝送経路に設けられ、前記被試験デバイスおよび前記試験部の間を電気的に接続するか切断するかを切り替える請求項1から16のいずれか一項に記載の半導体装置と、を備える試験装置。半導体装置の製造方法であって、半導体層を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を備え、前記ゲート絶縁膜を形成する工程は、同一の絶縁材料のターゲットに対して雰囲気ガスを変えて成膜する工程を有する製造方法。しかしながら、このようなMISMetalInsulatorSemiconductor構造においても、10-11A/mm以下程度にゲートリーク電流を低減させることは困難であった。また、ゲート絶縁膜中のトラップ準位に起因する閾値変動といった不安定動作を抑えつつ、ゲートリーク電流を低減することも困難であった。本発明の第1の態様においては、窒化物系半導体で形成された半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、を備え、ゲート絶縁膜は、酸窒化膜で形成された第1絶縁膜と、タンタル、ハフニウム、ハフニウムアルミニウム、ランタン、およびイットリウムの少なくとも1つを含む第2絶縁膜と、を有する半導体装置を提供する。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、本実施形態に係る半導体装置100の縦断面の構成例を示す。半導体装置100は、ゲートリーク電流を低減させ、かつ、ゲートストレス電圧が印加された場合の閾値変動を低減させる。半導体装置100は、FETであってよい。また、半導体装置100は、MIS構造のHEMTであってよい。半導体装置100は、基板10と、半導体層110と、ゲート絶縁膜120と、ゲート電極130と、保護膜150と、ソース電極160と、ドレイン電極170とを備える。基板10は、表面上に半導体層110を形成する。基板10は、半導体層110の結晶性を保ったまま形成させるように、半導体層110の格子定数と略同一の格子定数を有する結晶であってよい。基板10は、サファイア、SiC炭化ケイ素、GaN、GaAs、またはSi等の単結晶であってよい。半導体層110は、化合物半導体によって形成されてよい。半導体層110は、バンドギャップの異なる2種類以上の半導体を、結晶性を有したまま接合させたヘテロ接合を有してよい。本実施例において、窒化物系半導体で形成された半導体層110について説明する。半導体層110は、電子走行層112と、スペーサ層114と、電子供給層116と、保護層118とを有する。電子走行層112は、基板10の表面上に形成される。電子走行層112には、高速に電子を流すことができる二元電子ガスと呼ばれる層が形成される。電子走行層112は、不純物を人工的に添加しないアンドープのi型GaN層でよい。スペーサ層114は、電子走行層112上に形成される。スペーサ層114は、電子走行層112とはバンドギャップの異なる異種の半導体材料で形成される。電子走行層112とスペーサ層114とがヘテロ接合となることで、電子走行層112は、スペーサ層114との界面近傍の10nm程度の領域において、二元電子ガスを形成することができる。スペーサ層114は、アンドープのi型AlGaN層でよい。電子供給層116は、スペーサ層114上に形成される。電子供給層116は、スペーサ層114を介して電子走行層112に電子を供給する。電子供給層116は、不純物をドープしたn型AlGaN層でよい。保護層118は、電子供給層116上に形成される。保護層118は、例えば、電子供給層116中のAl等の酸化を防止して保護する。保護層118は、不純物をドープしたn型GaN層でよい。なお、電子供給層116中のAl等の酸化の影響等が少ない場合は、保護層118は無くてもよい。ゲート絶縁膜120は、半導体層110上に設けられる。ゲート絶縁膜120は、トンネル効果等によって生じるリーク電流を低減させる高誘電率材料によって形成されてよい。ゲート絶縁膜120は、第1絶縁膜126と、第2絶縁膜124と、第3絶縁膜122とを有する。第1絶縁膜126および第3絶縁膜122は、酸窒化膜で形成される。ここで、酸窒化膜は、SiO2二酸化シリコンよりも誘電率の高い絶縁膜でよい。また、酸窒化膜は、Taタンタル、Alアルミニウム、Hfハフニウム、HfAlハフニウムアルミニウム、Laランタン、Yイットリウム、Laランタンシリコン、およびHfLaハフニウムランタンの少なくとも1つを含んでよい。削除:第1絶縁膜126および第3絶縁膜122は、タンタル酸窒化物を絶縁材料として含んでよい。一例として、第1絶縁膜126および第3絶縁膜122は、Ta酸窒化物TaONを絶縁材料として含む。第1絶縁膜126は、第2絶縁膜124上に設けられ、ゲート電極130と接するように形成される。第3絶縁膜122は、半導体層110上に設けられる。ここで、第1絶縁膜126および第3絶縁膜122は、略同一の絶縁材料を含んでよい。一例として、第1絶縁膜126および第3絶縁膜122は、Ta酸窒化物TaONを絶縁材料として含む。第2絶縁膜124は、第1絶縁膜126よりも絶縁性が高い。第2絶縁膜124は、Taタンタル、Hfハフニウム、HfAlハフニウムアルミニウム、Laランタン、およびYイットリウムの少なくとも1つを含んでよい。例えば、第2絶縁膜124は、Taタンタル酸化物、Hfハフニウム酸化物、HfAlハフニウムアルミニウム酸化物、Laランタン酸化物、HfLaハフニウムランタン、またはYイットリウム酸化物等の絶縁材料を含む。一例として、第2絶縁膜124は、Ta酸化物TaOxを絶縁材料として含む。また、第2絶縁膜124は、第1絶縁膜126よりも膜厚が厚くてよい。また、第2絶縁膜124は、第3絶縁膜122よりも膜厚が厚くてよい。第2絶縁膜124は、第3絶縁膜122上に設けられる。ゲート電極130は、ゲート絶縁膜120上に設けられる。ゲート電極130は、ゲート絶縁膜120を介して、半導体層110にゲート電圧を印加する絶縁ゲート構造の電極として形成される。ゲート電極は、Niニッケル、Pt白金、Au金、Moモリブデン、またはTiチタン等を有してよい。ゲート電極130は、配線接続部を有してよい。配線接続部は、ゲート電圧を供給する外部回路と、金メッキまたはワイヤボンディング等によって電気的に接続されてよい。保護膜150は、ゲート電極130およびゲート絶縁膜120上に設けられた絶縁性の膜である。保護膜150は、ゲート絶縁膜120とは別種の絶縁材料を含む。一例として、保護膜150は、SiN窒化シリコンを絶縁材料として含む。これによって、半導体装置100は、表面の保護膜の強化と、ゲート絶縁膜120表面近傍のトラップ準位等を低減させることができる。ソース電極160およびドレイン電極170は、半導体層110上に設けられる。ソース電極160およびドレイン電極170は、電子供給層116に接するように形成されることが望ましい。ソース電極160およびドレイン電極170は、半導体層110と、オーミック接合される。ソース電極160およびドレイン電極170は、Niニッケル、Pt白金、Au金、Moモリブデン、Alアルミニウム、またはTiチタン等を有してよい。ソース電極160およびドレイン電極170は、それぞれ配線接続部を有してよい。それぞれの配線接続部は、ソース電極160またはドレイン電極170と接続されるべき外部回路と、金メッキまたはワイヤボンディング等によって電気的に接続されてよい。ここで、ゲート絶縁膜120は、ソース電極160およびドレイン電極170の間に設けられてよい。また、ゲート絶縁膜120は、ソース電極160およびドレイン電極170の少なくとも一部を更に覆うように設けられてよい。この場合、ゲート絶縁膜120は、ソース電極160およびドレイン電極170の配線接続部以外の表面上を覆うように設けられてよい。図2は、本実施形態に係る半導体装置100の製造フローを示す。また、図3A~図3Eは、製造フローの各段階で形成された半導体装置100の構成例をそれぞれ示す。まず、基板10上に、半導体層110を形成するS200。半導体層110は、MOVPE法MetalOrganicVaporPhaseEpitaxy:有機金属気相成長エピタキシー法、またはMBE法MolecularBeamEpitaxy:分子線エピタキシー法等で形成されてよい。図3Aにおいて、本実施形態に係る半導体装置100の半導体層110を形成した段階の構成例を示す。次に、ソース電極160およびドレイン電極170を形成するS210。ソース電極160およびドレイン電極170は、保護層118をエッチングによって除去して、電子供給層116が露出された領域に形成されてよい。ここで、保護層118は、反応性ガス、イオン、またはラジカル等を用いたドライエッチングによって電極が形成される領域が除去されてよい。これに代えて、液体の薬品を用いたウェットエッチングによって電極が形成される領域が除去されてよい。ソース電極160およびドレイン電極170は、一例として、材料を加熱して気化または昇華させて基板の表面に付着させる蒸着法によって形成される。これに代えて、ソース電極160およびドレイン電極170は、スパッタ法によって形成されてもよい。また、ソース電極160およびドレイン電極170は、一例として、形成すべきパターンの逆パターンを、基板上にフォトレジスト等で形成し、形成すべき薄膜を蒸着後、パターン以外の不用部分をフォトレジストと共に除去する蒸着リフトオフ法で形成される。電子供給層116上に形成されたソース電極160およびドレイン電極170は、500°C程度以上の温度でアニール処理することで、オーミック接合を形成する。図3Bにおいて、本実施形態に係る半導体層110上にソース電極160およびドレイン電極170を形成した段階の構成例を示す。次に、半導体層110上にゲート絶縁膜120を形成する。本例においては、まず、半導体層110上に第3絶縁膜122を形成するS220。次に、第3絶縁膜122上に第2絶縁膜124を形成するS230。次に、第2絶縁膜124上に第1絶縁膜126を形成するS240。ゲート絶縁膜120は、CVDChemicalVaporDeposition:化学気相成長法法、ALDAtomicLayerDeposition法、スパッタ法等によって形成されてよい。ゲート絶縁膜120は、一例として、絶縁材料のターゲットに高周波電圧を印加してスパッタするRFスパッタ法によって形成される。絶縁材料のターゲットはTa2O5五酸化タンタルを用いてよい。ここで、ゲート絶縁膜120は、同一の絶縁材料のターゲットに対して雰囲気ガスを変えて成膜されてよい。一例として、ArアルゴンとO2酸素の混合ガスを雰囲気ガスとして、Ta2O5ターゲットをスパッタすることで、第2絶縁膜124であるTa酸化物TaOxを成膜してよい。また、ArアルゴンとN2窒素の混合ガスを雰囲気ガスとして、Ta2O5ターゲットをスパッタすることで、第1絶縁膜126または第3絶縁膜122であるTa酸窒化物TaONを成膜してよい。このように、絶縁材料のターゲットは変えずに、雰囲気ガスを制御することで、ゲート絶縁膜120を成膜することができる。ゲート絶縁膜120は、10~100nmの膜厚を有してよい。より好ましくは、20~50nmの膜厚を有してよい。図3Cにおいて、本実施形態に係る半導体層110上にゲート絶縁膜120を形成した段階の構成例を示す。次に、ゲート絶縁膜120上にゲート電極130を形成するS250。ゲート電極130は、一例として、蒸着法によって形成される。これに代えて、ゲート電極130は、スパッタ法によって形成されてもよい。ゲート電極130は、一例として、蒸着リフトオフ法によって形成される。ゲート電極130は、複数の電極材料を蒸着して形成されてよい。図3Dにおいて、本実施形態に係るゲート絶縁膜120上にゲート電極130を形成した段階の構成例を示す。次に、ゲート絶縁膜120およびゲート電極130上に、ゲート絶縁膜120とは別種の絶縁材料を含む保護膜150を形成するS260。保護膜150は、CVD法によって形成されてよい。保護膜150は、一例として、200nmの膜厚のSiNが形成される。図3Eにおいて、本実施形態に係るゲート絶縁膜120上に保護膜150を形成した段階の構成例を示す。以上の本実施例により、GaNHEMTである半導体装置100が製造される。半導体装置100は、ゲートリーク電流を低減させつつ、閾値変動を抑えたGaNMIS-HEMT構造を形成することができる。図4は、ゲート絶縁膜120として、第2絶縁膜124を50nm形成させた半導体装置のIds-Vds特性の一例を示す。ここで第2絶縁膜124は、Ta酸化物TaOxで形成されている。即ち、この半導体装置の場合、半導体層110とゲート電極130の間に、Ta酸化物単層膜を形成しているので、図中の測定結果より、第2絶縁膜124であるTa酸化物の絶縁膜が当該半導体装置に与える特性を確認することができる。図中の横軸は、半導体装置のドレイン-ソース間電圧Vdsを示し、縦軸は、ドレイン-ソース間電流Idsを示す。ゲート絶縁膜120をTa酸化物とした半導体装置では、Vgsを2V程度にすると、Idsが0.9A/mm程度に達することがわかる。図5は、ゲート絶縁膜120として、第2絶縁膜124を50nm形成させた半導体装置のトランスファー特性の一例を示す。図中の横軸は、半導体装置のゲート-ソース間電圧Vgsを示し、縦軸は、ゲート-ソース間電流Igs、ドレイン-ソース間電流Ids、または相互コンダクタンスGmを示す。ゲート絶縁膜120をTa酸化物とした半導体装置は、Vgsを略-8V以下にしたオフ状態におけるゲートリーク電流を10-11A/mm程度以下にできることがわかる。即ち、第2絶縁膜124であるTa酸化物の絶縁膜は、単層で高い絶縁性を実現できることがわかった。特に、第2絶縁膜124であるTa酸化物を、化学量論組成であるTa2O5五酸化タンタル近づけることによって、リーク電流が抑えられる傾向にあることがわかった。図6は、ゲート絶縁膜120として、第2絶縁膜124を50nm形成させた半導体装置において、ゲート電極にストレス電圧を印加する前後でIds-Vgs特性を測定した結果の一例を示す。図中の横軸は、半導体装置のゲート-ソース間電圧Vgsを示し、縦軸は、ドレイン-ソース間電流Idsを示す。黒丸でプロットした特性は、ゲートストレス印加前の測定結果を示し、白抜きの丸でプロットした特性は、ゲート電極130に5Vのストレス電圧を印加した後の測定結果を示す。このように、ゲート絶縁膜120がTa酸化物の単層で形成された半導体装置は、ゲート電極130に正のストレス電圧が印加されると、閾値電圧が正の方向に変動してしまうことがわかる。これは正のストレス電圧が印加された半導体装置では、ストレス電圧で一時的にオン状態となった時点において、ゲート絶縁膜120の保護層118側の界面近傍に形成されているトラップ準位が、電子を捕獲するためである。ゲート絶縁膜120のトラップ準位が電子を捕獲すると、捕獲された電子によってできる電界がゲート電圧に対してオフセット電圧として働き、この状態の半導体装置は、捕獲した電子の数に応じて閾値電圧が変動することになる。図中の半導体装置の例では、ゲートストレス印加前の閾値電圧が略-7.5Vであったものが、5Vのゲートストレス電圧を印加した後には、略2Vのオフセット電圧が生じて、閾値電圧が略-5.5Vへと正の方向に変動したことがわかる。また、このようなトラップ準位は、一旦捕獲した電子を捕獲後の経過時間に応じて一定の確率で放出するので、閾値電圧はストレス電圧の印加が終わってからの経過時間に応じて変動して、やがて初期状態の閾値電圧に戻る場合もある。以上のように、ゲート絶縁膜120をTa酸化物とした半導体装置は、高い絶縁性を有する一方で、閾値電圧が変動して不安定となる特性を有する。図7は、ゲート絶縁膜120として、第1絶縁膜126を50nm形成させた半導体装置のIds-Vds特性の一例を示す。ここで第1絶縁膜126は、Ta酸窒化物TaONで形成されている。即ち、この半導体装置の場合、半導体層110とゲート電極130の間に、Ta酸窒化物単層膜を形成しているので、図中の測定結果より、第1絶縁膜126であるTa酸窒化物の絶縁膜が当該半導体装置に与える特性を確認することができる。図中の横軸は、半導体装置のドレイン-ソース間電圧Vdsを示し、縦軸は、ドレイン-ソース間電流Idsを示す。ゲート絶縁膜120をTa酸窒化物とした半導体装置では、Vgsを2V程度にすると、Idsが1.2A/mm程度に達することがわかる。図8は、ゲート絶縁膜120として、第1絶縁膜126を50nm形成させた半導体装置のトランスファー特性の一例を示す。図中の横軸は、半導体装置のゲート-ソース間電圧Vgsを示し、縦軸は、ゲート-ソース間電流Igs、ドレイン-ソース間電流Ids、または相互コンダクタンスGmを示す。ゲート絶縁膜120をTa酸窒化物とした半導体装置は、Vgsを略-8V以下にしたオフ状態におけるゲートリーク電流を、10-9A/mm程度以下にすることがわかる。即ち、第1絶縁膜126であるTa酸窒化物の絶縁膜は、Ta酸化物の絶縁膜に比べると絶縁性が低いことがわかる。図9は、ゲート絶縁膜120として、第1絶縁膜126を50nm形成させた半導体装置において、ゲート電極にストレス電圧を印加する前後でIds-Vgs特性を測定した結果の一例を示す。図中の横軸は、半導体装置のゲート-ソース間電圧Vgsを示し、縦軸は、ドレイン-ソース間電流Idsを示す。黒丸でプロットした特性は、ゲートストレス印加前の測定結果を示し、白抜きの丸でプロットした特性は、ゲート電極130に5Vのストレス電圧を印加した後の測定結果を示す。このように、ゲート絶縁膜120がTa酸窒化物の単層で形成された半導体装置は、ゲート電極130に正のストレス電圧が印加されても、閾値電圧がほとんど変動しないことがわかる。これは、Ta酸窒化物はTa酸化物に比べてトラップ準位が少なく、また、ゲート電極130-ゲート絶縁膜120界面、およびゲート絶縁膜120-半導体層110界面において、Ta酸化物に比べて欠陥の少ない良好な界面が形成されていることを示す。このように、ゲート絶縁膜120がTa酸窒化物単層で形成された半導体装置は、閾値電圧の変動が少なく、Ta酸化物の絶縁膜に比べると絶縁性が低い特性を有する。以上のように説明した特性をそれぞれ有する、第1絶縁膜126、第2絶縁膜124、および第1絶縁膜126と略同一の絶縁材料を含む第3絶縁膜122を用いて、本実施例の半導体装置100のゲート絶縁膜120は形成される。即ち、Ta酸窒化物である第3絶縁膜122は、半導体層110上に設けられ、ゲート絶縁膜120-半導体層110界面において、Ta酸化物に比べて欠陥の少ない良好な界面を形成する。また、第2絶縁膜124は、第3絶縁膜122上に設けられる。第2絶縁膜124は、Ta酸窒化物に比べて高い絶縁性を有するので、第3絶縁膜122からリークする電流を抑制する。また、第1絶縁膜126は、第2絶縁膜124上に設けられる。これによって、第2絶縁膜124は、Ta酸窒化物に比べて高い絶縁性を有するので、第1絶縁膜126からリークする電流を抑制する。また、第1絶縁膜126は、ゲート電極130-ゲート絶縁膜120界面において、Ta酸化物に比べて欠陥の少ない良好な界面を形成する。ここで、第1絶縁膜126-第2絶縁膜124界面、および第2絶縁膜124-第3絶縁膜122界面は、Ta酸化物-Ta酸窒化物界面であり、窒素以外は同種の物質である。したがって、ゲート絶縁膜120は、異種材料を形成させることによる異種界面の形成を防ぐことができ、界面に電子を捕獲するようなトラップ準位の形成を低減させることができる。また、第1絶縁膜126および第3絶縁膜122は、それぞれ、ゲート電極130-ゲート絶縁膜120界面およびゲート絶縁膜120-半導体層110界面を良好な界面にする目的で形成されるので、第2絶縁膜124の膜厚よりも薄く形成されてよい。また、第2絶縁膜124は、リーク電流を抑制する目的で形成されるので、第1絶縁膜126および第3絶縁膜122よりも厚く形成されてよい。以上の本実施例のゲート絶縁膜120は、半導体層110およびゲート電極130とのそれぞれの界面において、欠陥の形成を抑えて良好な界面を形成しつつ、ゲートリーク電流を低減させることができる。このようなゲート絶縁膜120を形成する本実施例の半導体装置100は、ゲートリーク電流を低減させ、かつ、ゲートストレス電圧が印加された場合の閾値変動を低減させることができる。図10は、本実施形態に係る半導体装置100の変形例を示す。本変形例の半導体装置100において、図1に示された本実施形態に係る半導体装置100の動作と略同一のものには同一の符号を付け、説明を省略する。本変形例の半導体装置100は、ゲート境界膜140を更に備える。ゲート境界膜140は、ゲート絶縁膜120上に設けられ、ゲート絶縁膜120上におけるゲート電極130の端部の少なくとも一部においてゲート電極130と接する。ここで、ゲート境界膜140は、ゲート絶縁膜120上におけるゲート電極130が設けられていない領域の少なくとも一部からゲート電極130上の少なくとも一部に至る領域を覆ってよい。また、ゲート境界膜140は、ゲート電極130の配線接続部以外の表面上を覆うように設けられてよい。ゲート境界膜140は、Taタンタル酸化物、Hfハフニウム酸化物、HfAlハフニウムアルミニウム酸化物、Laランタン酸化物、またはYイットリウム酸化物等の絶縁材料を有してよい。一例として、ゲート境界膜140は、TaOx酸化タンタルを有する。ここで、ゲート境界膜140およびゲート境界膜140と接するゲート絶縁膜120である第1絶縁膜126は、同種の絶縁材料を含んでよい。例えば、ゲート境界膜140および第1絶縁膜126は、略同一の絶縁材料で形成される。これに代えて、ゲート境界膜140および第1絶縁膜126は、主要元素または主成分が略同一であってよい。これに代えて、ゲート境界膜140および第1絶縁膜126は、絶縁材料の主成分に含まれる元素の種類または組成が略同一であってよい。これによって、半導体装置100は、ゲート絶縁膜120とゲート境界膜140との間に、異種材料を形成させることによる異種界面の形成を防ぐことができる。したがって、ゲート電極130は、電極端部に異種界面と接することがないので、異種界面に形成されるトラップ準位等に電子をトラップされることを防ぐことができる。保護膜150は、ゲート電極130およびゲート境界膜140上に設けられる。保護膜150は、ゲート境界膜140およびゲート絶縁膜120とは別種の絶縁材料を含む。一例として、保護膜は、SiN窒化シリコンを絶縁材料として含む。これによって、半導体装置100は、表面の保護膜の強化と、ゲート境界膜140表面近傍のトラップ準位等を低減させることができる。以上の本実施例の半導体装置100は、半導体層110上に第3絶縁膜122が設けられ、第3絶縁膜122上に第2絶縁膜124が設けられ、第2絶縁膜124上に第1絶縁膜126が設けられるゲート絶縁膜120について説明した。これに代えて、ゲート絶縁膜120は、第2絶縁膜124が半導体層110上に設けられ、第1絶縁膜126が第2絶縁膜124上に設けられた2層の絶縁膜であってよい。これによって、ゲート絶縁膜120は、ゲート電極130との界面において、欠陥の形成を抑えて良好な界面を形成しつつ、ゲートリーク電流を低減させることができる。このようなゲート絶縁膜120を形成する本実施例の半導体装置100は、ゲートリーク電流を低減させ、かつ、ゲートストレス電圧が印加された場合の閾値変動を低減させることができる。これに代えて、ゲート絶縁膜120は、第1絶縁膜126が半導体層110上に設けられ、第2絶縁膜124が第1絶縁膜126上に設けられた2層の絶縁膜であってよい。これによって、ゲート絶縁膜120は、半導体層110との界面において、欠陥の形成を抑えて良好な界面を形成しつつ、ゲートリーク電流を低減させることができる。このようなゲート絶縁膜120を形成する本実施例の半導体装置100は、ゲートリーク電流を低減させ、かつ、ゲートストレス電圧が印加された場合の閾値変動を低減させることができる。また、ゲート絶縁膜120は、第1絶縁膜126の単層が設けられた絶縁膜であってもよい。例えば、ゲートリーク電流が10-9A/mm程度以下で使用してもよい場合は、第1絶縁膜126を単層にして、閾値変動を低減させた半導体装置100を用いてよい。以上の本実施例の半導体装置100は、高耐圧、高出力、および高周波数特性を有し、ゲートリーク電流を低減させつつ、閾値変動を低減させるGaNMISHEMTについて説明したが、これに代えて、半導体装置100は、III-V族化合物半導体MISHEMTであってもよい。また、半導体装置100は、電子走行層112を擬似格子整合する他の材質に変更させて、より高移動度、高電子濃度を実現させたpseudomorphicHEMTであってもよい。図11は、本実施形態に係る試験装置410の構成例を被試験デバイス400と共に示す。試験装置410は、アナログ回路、デジタル回路、アナログ/デジタル混載回路、メモリ、およびシステムオンチップSOC等の少なくとも1つの被試験デバイス400を試験する。試験装置410は、被試験デバイス400を試験するための試験パターンに基づく試験信号を被試験デバイス400に入力して、試験信号に応じて被試験デバイス400が出力する出力信号に基づいて被試験デバイス400の良否を判定する。試験装置410は、試験部420と、信号入出力部430と、制御装置440とを備える。試験部420は、被試験デバイス400との間で電気信号を授受して被試験デバイス400を試験する。試験部420は、試験信号発生部423と、期待値比較部426とを有する。試験信号発生部423は、被試験デバイス400へ供給する複数の試験信号を発生する。試験信号発生部423は、試験信号に応じて被試験デバイス400が出力する応答信号の期待値を生成してよい。試験信号発生部423は、信号入出力部430を介して複数の被試験デバイス400に接続されて、複数の被試験デバイス400を試験してよい。期待値比較部426は、信号入出力部430が受信した受信データ値を期待値と比較する。期待値比較部426は、期待値を試験信号発生部423から受信してよい。試験装置410は、期待値比較部426の比較結果に基づき、被試験デバイス400の良否を判定してよい。信号入出力部430は、1以上の被試験デバイス400に接続され、試験装置410と被試験デバイス400との試験信号をやり取りする。信号入出力部430は、複数の被試験デバイス400を搭載するパフォーマンスボードであってよい。信号入出力部430は、半導体装置100を有する。半導体装置100は、被試験デバイス400および試験部420の間の伝送経路に設けられ、被試験デバイス400および試験部420の間を電気的に接続するか切断するかを切り替える。試験装置410は、本実施形態に係る半導体装置100によって電気的な接続または切断を実行してよい。これに代えて、試験装置410は、本実施形態に係る半導体装置100を含む電子回路によって電気的な接続または切断を実行してよい。本例において、信号入出力部430は1つの被試験デバイス400に接続され、半導体装置100は、1つの被試験デバイス400の入力信号ラインおよび出力信号ラインにそれぞれ1つ設けられる例を説明した。これに代えて信号入出力部430は、複数の被試験デバイス400に接続され、半導体装置100は、複数の被試験デバイス400の入力信号ラインおよび出力信号ラインのそれぞれに1つ設けられてよい。また、信号入出力部430から1つの被試験デバイス400へ接続される信号入出力ラインが1つの場合、1つの入出力ラインに1つの半導体装置100が設けられてよい。制御装置440は、試験装置410の試験を実行すべく、試験部420および信号入出力部430に制御信号を送信する。制御装置440は、試験プログラムに応じて、試験部420に、試験信号の発生または試験結果と期待値との比較等を実行させる制御信号を送信する。また、制御装置440は、試験プログラムに応じて、接続すべき信号入出力ラインに設けられた半導体装置100の接続の指示、および切断すべき信号入出力ラインに設けられた半導体装置100の切断の指示等を、信号入出力部430に送信する。以上の本実施例における試験装置410は、高耐圧、高出力、および高周波数特性を有し、ゲートリーク電流を低減させつつ、ゲートストレス電圧が印加された場合の閾値変動を低減させた半導体装置100を用いて試験を実行することができる。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。