"パルス状の電圧を出力できる電源回路であって、パルス幅変調信号を出力する電圧制御部と、それぞれ、電源から入力される電力に基づき、前記電圧制御部から出力されたパルス幅変調信号に応じた直流電圧を出力する複数のスイッチング回路とを備え、前記複数のスイッチング回路のそれぞれは、前記電源から供給される電力に基づいて、所定の直流電圧を出力する変圧部と、前記変圧部に並列に接続され、前記変圧部から出力された直流電圧に基づいて電荷を蓄電する蓄電素子と、前記蓄電素子の出力が入力され、前記電圧制御部から出力されたパルス幅変調信号に応じて動作するスイッチング部と、前記スイッチング部よりも前記スイッチング回路の出力端側に設けられ、前記スイッチング回路からの出力を平滑する平滑部とを有し、前記複数のスイッチング回路は、前記出力端側で互いに直列に接続されている、電源回路。前記電圧制御部は、前記電源回路の出力電圧又は前記電源回路に接続されている外部回路の所定の位置の電圧に基づいて、前記パルス幅変調信号を出力する、請求項1に記載の電源回路。前記電圧制御部は、前記電源回路に設けられている記憶部又は前記電源回路の外部に設けられている記憶部に記憶されている、前記電源回路から出力される電圧に関する波形情報に基づいて、前記パルス幅変調信号を出力する、請求項1又は2に記載の電源回路。前記電圧制御部は、前記電源回路に設けられている演算部又は前記電源回路の外部に設けられている演算部で演算されて生成された、前記電源回路から出力される電圧に関する波形情報に基づいて、前記パルス幅変調信号を出力する、請求項1又は2に記載の電源回路。負荷にパルス状に電圧を印加するパルス出力回路であって、直流電源と、前記直流電源に対して並列に接続された蓄電部と、前記蓄電部と前記負荷との間に前記負荷に直列に接続されたバウンサー回路とを備え、前記バウンサー回路は、請求項1から4のいずれかに記載の電源回路である、パルス出力回路。前記バウンサー回路の電圧制御部は、前記パルス出力回路から前記負荷に印加される電圧に基づいて、前記パルス幅変調信号を出力する、請求項5に記載のパルス出力回路。ところで、上記のような電源回路には、より高電圧のパルスを出力することが求められる場合がある。高電圧のパルスを出力するためには、電源回路を構成する各回路素子として、より高耐圧のものを用いる必要がある。しかしながら、このような回路素子は、特殊なものであって入手しにくい場合がある。そのため、電源回路の製造コストが高くなったり、電源回路の構成が複雑になったりすることがある。この発明はそのような問題点を解決するためになされたものであり、比較的簡素な構成で高電圧の電力を出力できる電源回路及びそれを用いたパルス出力回路を提供することを目的としている。上記目的を達成するためこの発明のある局面に従うと、パルス状の電圧を出力できる電源回路は、パルス幅変調信号を出力する電圧制御部と、それぞれ、電源から入力される電力に基づき、電圧制御部から出力されたパルス幅変調信号に応じた直流電圧を出力する複数のスイッチング回路とを備え、複数のスイッチング回路のそれぞれは、電源から供給される電力に基づいて、所定の直流電圧を出力する変圧部と、変圧部に並列に接続され、変圧部から出力された直流電圧に基づいて電荷を蓄電する蓄電素子と、蓄電素子の出力が入力され、電圧制御部から出力されたパルス幅変調信号に応じて動作するスイッチング部と、スイッチング部よりもスイッチング回路の出力端側に設けられ、スイッチング回路からの出力を平滑する平滑部とを有し、複数のスイッチング回路は、出力端側で互いに直列に接続されている。好ましくは電圧制御部は、電源回路の出力電圧又は電源回路に接続されている外部回路の所定の位置の電圧に基づいて、パルス幅変調信号を出力する。好ましくは電圧制御部は、電源回路に設けられている記憶部又は電源回路の外部に設けられている記憶部に記憶されている、電源回路から出力される電圧に関する波形情報に基づいて、パルス幅変調信号を出力する。好ましくは電圧制御部は、電源回路に設けられている演算部又は電源回路の外部に設けられている演算部で演算されて生成された、電源回路から出力される電圧に関する波形情報に基づいて、パルス幅変調信号を出力する。好ましくは負荷にパルス状に電圧を印加するパルス出力回路は、直流電源と、直流電源に対して並列に接続された蓄電部と、蓄電部と負荷との間に負荷に直列に接続されたバウンサー回路とを備え、バウンサー回路は、上記のいずれかに記載の電源回路である。好ましくはバウンサー回路の電圧制御部は、パルス出力回路から負荷に印加される電圧に基づいて、パルス幅変調信号を出力する。これらの発明に従うと、電源回路は、各スイッチング回路から出力される電圧を直列にして加算し、電圧制御部から出力されたパルス幅変調信号に応じた任意の直流電圧を出力できる。したがって、比較的簡素な構成で高電圧の電力を出力できる電源回路及びそれを用いたパルス出力回路を提供することができる。以下、本発明の実施の形態の1つにおける電源回路を用いたパルス出力回路について説明する。電源回路は、本実施の形態において、パルス出力回路のバウンサー回路として用いられる。パルス出力回路は、例えば、線形加速器において用いられるクライストロン用のパルスモジュレーターである。パルス出力回路は、線形加速器において大出力のマイクロ波を増幅するクライストロンを負荷として、その負荷で用いられる高圧パルスを出力する。なお、電源回路は、この用途に限られず、後述するように、種々の用途に用いることができるものである。[実施の形態]電源回路バウンサー回路の説明に先だって、本実施の形態に係るパルス出力回路の全体の構成について説明する。[パルス出力回路の全体構成]図1は、本発明の実施の形態の1つにおけるパルス出力回路を示す回路図である。図1に示されるように、パルス出力回路1は、直流電源DC1と、コンデンサーキャパシター;蓄電部の一例Cと、例えば負荷9と、バウンサー回路電源回路の一例10とを備える。負荷9は、例えばクライストロンである。負荷9の数は、単数でも複数でもよい。なお、パルス出力回路1は、これらの構成要素の他にも、例えば、保護回路や、アノード変調部クライストロンのアノードにパルストリガーを出力してクライストロンを動作させるなどを備える。これらは公知の構成であるため、図1における図示やそれらの詳細な説明は省略する。直流電源DC1は、例えば、高圧の交流電源に基づいて直流電圧を発生させるスイッチング電源である。直流電源DC1は、負荷9に直列に接続されている。コンデンサーCは、直流電源DC1に対して、並列に接続されている。コンデンサーCには、直流電源DC1から直流電圧が印加されることで、電荷が蓄積される。バウンサー回路10は、コンデンサーCと負荷9との間に、コンデンサーC及び負荷9に対し直列に接続されている。バウンサー回路10は、直流電圧を出力し、コンデンサーCから負荷9に印加される電圧にその直流電圧を重畳させる。バウンサー回路10は、負荷9に高圧パルスが印加されるとき、それに合わせて直流電圧を出力することにより、パルスが略平坦になるようにする負荷9に印加される電圧が低下しないようにする。クライストロンである負荷9は、短時間に高圧を必要とする。負荷9は、パルストリガーが印加されることで、パルス状の電圧を用いて動作する。パルス出力回路1は、例えば次のような高圧パルスを負荷9に印加する。すなわち、高圧パルスは、70kV程度の所定の電圧であって、パルス電流は、200A~300A程度である。パルスの幅電圧の印加時間は、例えば、2ms~3ms程度である。従来のパルスの幅は、例えば1ms~2msであるところ、これは比較的に長パルスであるといえる。高圧パルスは、例えば5ヘルツで200ms毎に負荷9に印加される。クライストロンが適切な位相のマイクロ波を発生できるような、パルスの出力開始時からの電圧の落ち込みの許容量は、例えば1kV程度である。しかしながら、上記のように高圧パルスを出力する場合、コンデンサーCの電圧が低下する量は上記許容量をはるかに超える量となる。そのため、仮にバウンサー回路10が用いられない場合には、クライストロンの正常な動作が期待できなくなる可能性がある。そこで、バウンサー回路10からの補正用の電圧を用いることで、パルス出力回路の電圧低下の影響が許容量内に納まるようになっている。図2は、パルス出力回路1の動作の一例を説明するタイミングチャートである。図2において、上段から順に、負荷9へのパルストリガーの印加タイミング、コンデンサーCの電圧、バウンサー回路10の出力電圧、負荷9に流れる電流を示す。図2に示されるように、パルストリガーは、時刻t1から時刻t1’までの期間及び時刻t2から時刻t2’までの期間においてオンとなる。時刻t1から時刻t1’まで、時刻t2から時刻t2’までのそれぞれの期間は、例えば、2.5msである。また、時刻t1から時刻t2までの期間は、例えば、200msである。本実施の形態において、コンデンサーCの電圧は、常に略70kVの高圧に保たれている。すなわち、負荷9には、負荷9が電力をほとんど使用しない期間も含め、常に高圧がかけられている。この意味で、パルス出力回路1は、負荷9に略一定の電圧を印加しているともいえる。負荷9は、パルストリガーがオンになっているとき、電力を消費する。すなわち、負荷9は、パルス電力を消費する。この意味で、パルス出力回路1は、パルストリガーがオンになっているとき、負荷9にパルス状に電圧を印加するといえる。時刻t1にパルストリガーがオンとなり、負荷9への電圧の印加が開始されると、コンデンサーCの電荷が少なくなるのに伴い、コンデンサーCの電圧が低くなる。時刻t1’に負荷9への電圧の印加が終了すると、コンデンサーCは直流電源DC1によって充電され、コンデンサーCの電圧も徐々に高くなる。ここで、バウンサー回路10は、時刻t1から時刻t1’までと、時刻t2から時刻t2’までとのそれぞれの期間に、直流電圧を出力する。バウンサー回路10から出力される直流電圧は、コンデンサーCの電圧の低下に合わせて、パルスの出力期間が終わるまで徐々に高くなる。直流電圧は、例えば、0Vから15kV程度の範囲で出力される。コンデンサーCから放電される電荷に基づく電圧と、バウンサー回路10から出力される電圧とが重畳されることで、負荷9には平坦なパルス状の電圧が供給される。次に、バウンサー回路10の構成について説明する。[バウンサー回路10の構成]図3は、バウンサー回路10の概略構成を示す回路図である。図3に示されるように、バウンサー回路10は、例えば15個のスイッチング回路20a,20b,...,20o以下、これらのそれぞれを区別せずスイッチング回路20ということがある。と、AC/DCコンバーター回路60と、電圧制御回路電圧制御部の一例70と、制御部90とを有している。バウンサー回路10は、出力端10aから直流電圧を出力できる。バウンサー回路10は、直流電圧を、パルス状に出力できる。AC/DCコンバーター回路60は、例えば3相200Vの交流電源AC1に接続されている。AC/DCコンバーター回路60は、交流電源AC1から供給された交流電圧を直流に変換し、各スイッチング回路20に出力する。交流電源AC1は、直流電源DC1とは別に設けられた電源であるが、これに限られるものではない。図4は、スイッチング回路20の概略構成を示す回路図である。図4を参照して、スイッチング回路20は、変圧部21と、コンデンサー蓄電素子の一例C11と、スイッチングアンプスイッチング部の一例23と、平滑インダクターL2と、平滑コンデンサーC2とを有している。AC/DCコンバーター回路60の出力は、各スイッチング回路20において、変圧部21に入力される。変圧部21は、DC/DCコンバーターである。変圧部21は、例えば、絶縁トランスや、絶縁トランスの2次側に設けられたダイオードブリッジなどで構成されている。変圧部21は、交流電源AC1からAC/DCコンバーター回路60を経由して直流電力が入力されると、電圧を高く変圧し、所定の直流電圧を出力する。なお、各スイッチング回路20において、変圧部21から出力される直流電圧は同じであってもよいし、異なるようにしてもよい。コンデンサーC11は、例えば電解コンデンサーである。コンデンサーC11は、変圧部21に対して並列に接続されている。コンデンサーC11は、バウンサー回路10から所定のタイミング本実施の形態においては、パルス出力回路1の高圧パルスの出力タイミングに対応するタイミングをいう。で出力される電荷を、出力されるまで蓄積する。これにより、スイッチング回路20からパルス状の直流電圧を出力することができる。スイッチングアンプ23は、スイッチング素子23aを有している。スイッチングアンプ23には、変圧部21の出力が入力される。スイッチングアンプ23は、スイッチング素子23aのオンオフ動作に伴い、変圧部21から出力された電力、すなわちコンデンサーC11から出力された電力を出力する。本実施の形態において、スイッチング素子23aは、後述のようにして電圧制御回路70から出力されたパルス幅変調PWM信号に応じて開閉する。これにより、スイッチングアンプ23は、変圧部21から入力された直流電圧に基づいて、パルス幅変調信号に応じた電圧を出力する。スイッチングアンプ23よりも後段の、スイッチングアンプ23の高圧側の出力ラインには、スイッチングアンプ23に対して直列に接続された平滑インダクターL2が設けられている。平滑インダクターL2の出力ライン出力端T1に繋がるラインとスイッチングアンプ23の低圧側の出力ライン出力端T2に繋がるラインとの間には、平滑コンデンサーC2が接続されている。換言すると、平滑インダクターL2及び平滑コンデンサーC2は、スイッチングアンプ23よりも出力端T1,T2側の出力ラインに設けられている。平滑インダクターL2及び平滑コンデンサーC2は、スイッチングアンプ23から出力された直流電圧を平滑する平滑部を構成する。スイッチングアンプ23から出力された直流電圧は、平滑コンデンサーC2及び平滑インダクターL2により平滑されて、出力端T1,T2から出力される。図3に示されるように、複数のスイッチング回路20は、それぞれ、互いに並列に、AC/DCコンバーター回路60に接続されている。すなわち、複数のスイッチング回路20は、その電源となるAC/DCコンバーター回路60及び交流電源AC1に対して、互いに並列に接続されている。各スイッチング回路20は、AC/DCコンバーター回路60から出力された電力に基づいて、直流電圧を出力する。各スイッチング回路20は、1kV程度までの直流電圧を出力可能に構成されている。また、本実施の形態において、複数のスイッチング回路20は、それらの出力が積み重なるように、出力端T1,T2側において互いに直列に接続されている。各スイッチング回路20の高圧側の出力端T1図4に示すは、それよりも上段のスイッチング回路20の低圧側の出力端T2図4に示すに接続されている。接地されている最下段のスイッチング回路20oの高圧側の出力端T1の電圧は、高いときで1kV程度となる。これに直列に接続された次のスイッチング回路図示せずの高圧側の出力端T1は、2kV程度となり、最上段で15個目のスイッチング回路20aの高圧側の出力端T1は、高いときで15kV程度となる。複数のスイッチング回路20のうち、最上段のスイッチング回路20aの高圧側の出力端T1の直流電圧が、バウンサー回路10の出力端10aから出力される。各スイッチング回路20は、0V~1kV程度の範囲で直流電圧を出力できるので、スイッチング回路20a,...,20oを直列に接続して各出力電圧を加算することにより、バウンサー回路10は、0V~15kV程度の範囲で直流電圧を出力できる。図3に示されるように、制御部90は、例えばマイクロコンピューターなどを用いて構成されている。制御部90は、CPU演算部の一例91と、メモリ記憶部の一例92とを有している。メモリ92には、バウンサー回路10から出力される電圧に関する波形情報が記憶されている。制御部90は、波形情報に基づいて基準波形信号を生成する。制御部90は、生成した基準波形信号を電圧制御回路70に送信する。電圧制御回路70は、後述のようにしてパルス幅変調信号を生成し、生成したパルス幅変調信号を各スイッチング回路20に出力する。パルス幅変調信号は、光点弧信号としてスイッチング回路20に送られる。パルス幅変調信号がスイッチング回路20に送られると、各スイッチング回路20は、パルス幅変調信号に応じて動作し、パルス幅変調信号に応じた直流電圧を出力する。各スイッチング回路20は、同一のパルス幅変調信号に基づいて動作することになる。すなわち、電圧制御回路70が複数のスイッチング回路20を同期させて一体として動作させることで、複数のスイッチング回路20のうち最上段のものの出力端から、それら複数のスイッチング回路20の全体の動作結果としての直流電圧の出力を得ることができる。パルス幅変調信号は、基本的には、次のように出力される。すなわち、高圧パルスの印加開始から印加終了まで、バウンサー回路10から出力される直流電圧が徐々に大きくなるように、パルス幅変調信号のデュティ比が徐々に大きくなる。コンデンサーCの電圧が低下するのに応じて、パルス幅変調信号のデュティ比が変化され、それにより、バウンサー回路10から三角パルス波状の直流電圧が出力される。電圧制御回路70には、制御部90から送信された基準波形信号と、モニター電圧とが入力される。本実施の形態においては、バウンサー回路10の出力電圧に応じた電圧がモニター電圧として入力される。すなわち、最上段のスイッチング回路20aの出力端の電圧を抵抗R1と抵抗R2とで分圧した電圧が、モニター電圧として、電圧制御回路70に入力されている。電圧制御回路70は、基準波形信号に基づいて、パルス幅変調信号を生成する。換言すると、電圧制御回路70は、メモリ92に記憶されている波形情報に基づいて、パルス幅変調信号を出力する。また、電圧制御回路70は、モニター電圧にも基づいて、パルス幅変調信号を生成する。これにより、電圧制御回路70は、バウンサー回路10から出力される直流電圧のフィードバック制御を行う。図5は、電圧制御回路70の概略構成を示すブロック図である。電圧制御回路70は、比較部71と、A/D変換部73と、PWM変調部75と、信号出力部77などを有している。比較部71には、制御部90から送信された基準波形信号が入力される。また、比較部71には、モニター電圧に基づく信号が入力される。モニター電圧が比較部71に入力されると、A/D変換部73によりモニター電圧に基づくデジタル信号が生成され、出力される。比較部71には、A/D変換部73から出力された、モニター電圧に基づくデジタル信号が入力される。比較部71は、入力された信号を比較し、それらに基づいて、信号をPWM変調部75に出力する。PWM変調部75は、入力された信号に基づいてパルス幅変調を行い、パルス幅変調信号を信号出力部77に送る。信号出力部77は、PWM変調部75から送られたパルス幅変調信号を光点弧信号として、各スイッチング回路20に送出する。これにより、各スイッチング回路20は、パルス幅変調信号に基づいて動作し、バウンサー回路10から、パルス幅変調信号に対応する直流電圧が出力される。[パルス出力回路の変型例の説明]パルス出力回路は、負電圧を負荷9に印加するように構成されていてもよい。図6は、本実施の形態の一変型例に係るパルス出力回路101の一例を示す回路図である。パルス出力回路101は、負電圧のパルス電圧を、クライストロンである負荷9に印加する。図6に示されるように、パルス出力回路101は、直流電源DC1aと、コンデンサーCと、保護回路105と、アノード変調回路106と、バウンサー回路110と、負荷9とを備えている。直流電源DC1aには、例えば交流電源が入力される。直流電源DC1aは、交流電源をもとに、負荷9に印加される直流電圧を出力し、直流電源DC1aに並列に接続されたコンデンサーCに電荷を蓄積する。コンデンサーCと負荷9との間には、コンデンサーCに並列に、保護回路105が接続されている。保護回路105は、例えば、スパークギャップスイッチなどを有している。パルス出力回路101の高圧側の出力ラインは、接地されている。パルス出力回路101の高圧側の出力ラインは、0Vであり、低圧側の出力ラインは、例えば-70kV程度とされている。バウンサー回路110は、接地点とコンデンサーCの高圧側のラインとの間に、コンデンサーC及び負荷9に対し直列に接続されている。また、アノード変調回路106は、高圧側の出力ラインに接続されている。アノード変調回路106には、負荷9を動作させるためのパルストリガーを発生するアノードパルサー106aが設けられている。アノードパルサー106aは、高圧側の出力ラインの電圧を用いて、パルストリガーを所定のタイミングで発生させ、各負荷9にパルストリガーを送出する。これにより、各負荷9が所定のタイミングで駆動され、パルス出力回路101から供給される電圧をパルス状に消費する。すなわち、各負荷9には、パルストリガーにあわせて、高圧パルスが印加される。このように負電圧を負荷9に印加するように構成されたパルス出力回路101においても、バウンサー回路110は、上述の実施の形態と略同様に、パルス幅変調信号に基づいて動作するスイッチング回路を直列に接続して積み重ねて構成されている。バウンサー回路110は、スイッチング回路がパルス幅変調信号に応じて動作することで、コンデンサーCの電圧低下分を補正するための負の直流電圧を、高圧パルスが負荷9に出力されるタイミングに合わせて出力する。コンデンサーCから放電される電荷に基づく電圧と、バウンサー回路10から出力される電圧とが重畳されることで、負荷9には、平坦なパルス状の電圧が供給される。[変型例の説明]制御部90は、バウンサー回路10に専用のものとして設けられているものであってもよいし、そうではなく、他の回路や装置の制御も行うものであってもよい。制御部90は、バウンサー回路10外や、パルス出力回路1外に設けられていてもよい。また、波形情報は、電圧制御回路70の内部に記憶されており、適切なタイミングでそれに対応する信号が比較部71に入力されるようにしてもよい。制御部90は、バウンサー回路10の動作時に、CPU91による演算を行うことにより波形情報を生成し、生成した波形情報に基づいて信号を電圧制御回路70に送信するようにしてもよい。波形情報は、例えば、予め設定された種々のパラメータと、時刻情報タイミング情報などに基づいて生成できる。電圧制御回路70には、バウンサー回路10に接続された、制御部90としての外部のコンピューターから送信された波形情報が入力されるようにしてもよい。これにより、バウンサー回路10の動作を適宜変更することができる。電圧制御回路70には、パルス出力回路1から負荷9に印加される電圧に基づく電圧が、モニター電圧として入力されてもよい。すなわち、電圧制御回路70は、バウンサー回路10から出力される電圧とコンデンサーCに基づく電圧とを重畳した電圧に基づいて、その電圧が所定の電圧に維持されるように、バウンサー回路10から出力される電圧をフィードバック制御するようにしてもよい。このようにバウンサー回路10による補正加算後の電圧が略一定になるように大ループのアクティブ補正回路を構成することにより、負荷9に印加される電圧をより確実に安定させることができる。電圧制御回路70には、モニター電圧が入力されなくてもよい。すなわち、電圧制御回路70は、フィードバック制御を行わず、所定のタイミングで所定のパルス幅変調信号を送出し、バウンサー回路10から常に同様の直流電圧が出力されるようにしてもよい。[バウンサー回路10に関する効果]以上説明したように、本実施の形態では、バウンサー回路10は、パルス幅変調信号に応じてパルス状の直流電圧を出力できる電源回路としての構成を有している。各スイッチング回路20から電圧を出力するとき、出力に伴ってコンデンサーC11の電圧が下がる。しかしながら、電圧の出力に伴い、電圧制御回路70から出力するパルス幅変調信号のデュティ比を変更することで、各スイッチング回路20から出力される電圧の高さは、略一定に保たれる。換言すると、コンデンサーC11の電圧が下がっても、スイッチングアンプ23によりこれを補正して出力することができる。これにより、コンデンサーC11として容量が大きな特殊なものを用いることなく、比較的小型なものを用いつつ、電源回路から安定した直流電圧を出力することが可能となる。このような電源回路は、スイッチング素子23aを備えたスイッチング回路20を備え、小型に構成可能なものである。電源回路は、複数のスイッチング回路20を互いに直列に積み重ねて、1つの電源回路として、比較的高い電圧の直流電圧を出力できるように構成されている。したがって、各スイッチング回路20に含まれる各々の素子としては、比較的ありふれたものを用いることができる。そのため、電源回路の構成は比較的簡素にすることができる。各スイッチング回路20はそれほど大きな電圧を出力しなくてもよいので、小型の素子を用いて構成できる。例えば、コンデンサーC11としては、それほど大きくない容量の、市販品のものをもちいることができる。これにより、バウンサー回路10の製造コストを低減することができ、また、全体の大きさが大きくならないようにすることができる。本実施の形態において、バウンサー回路10から出力される電圧は、電圧制御回路70によりフィードバック制御され、常に適切な大きさとなる。したがって、負荷9に印加される電圧を、より安定させることができる。また、電圧制御回路70は、制御部90のメモリ92に記憶された波形情報に基づいて、バウンサー回路10からパルス状の直流電圧を出力させる。したがって、波形情報を調整することで、同一のハードウェア構成のバウンサー回路10を、出力する高圧パルスの電圧やパルス幅が異なる様々な構成のパルス出力回路に用いることができる。例えば、事後的なパルス出力回路1の構成変更に伴い、バウンサー回路10から出力する必要がある高圧パルスの波形等が変更されても、波形情報を調整することで、これに容易に対応させることができる。電圧制御回路70への波形情報に対応する信号の入力方法としては、上記の通り種々の方法を採ることができる。したがって、バウンサー回路10をより汎用性の高いものとすることができる。[パルス出力回路1に関する効果]本実施の形態におけるパルス出力回路1の効果を説明する前に、従来のパルス出力回路について説明すると、次のようであった。すなわち、例えば線形加速器に用いられるクライストロンなどには、高圧パルスが印加される。このような負荷に印加される高圧パルスは、大型のコンデンサーを用いたパルス出力回路により出力される。このようなパルス出力回路では、パルス出力開始からコンデンサーの電荷が放出されることにより、コンデンサーの電圧低下が発生する。パルス出力回路としては、コンデンサーの電圧低下の影響を少なくするため、LC共振回路を用いたバウンサー回路が設けられているものが知られていた。LC共振回路によるバウンサー回路を用いた装置では、コンデンサーの電圧低下がバウンサー回路によりある程度補償されるとはいえ、パルス電圧を一定にするには限界があった。すなわち、バウンサー回路では、LC共振回路により、三角関数の波形状の共振電圧を発生させる。コンデンサーの電荷が減少することによる電圧低下に対し、バウンサー回路の共振電圧を重畳させて、長い時間電圧を補償し続けるためには、LC共振のL,C共に大型のものになり、直流重畳のためのパルストランスも大型になってしまう。また、LC共振回路によるバウンサー回路は、高圧パルスを補償するための電圧を出力するものであるため、比較的大型になる。そのため、パルス出力回路の大きさを小型化するには限界がある。なお、コンデンサーの電圧低下の影響を小さくするには、バウンサー回路を設ける方法のほか、より大型なコンデンサーを用いる方法が考えられる。しかしながら、大型のコンデンサーを用いる場合、コンデンサーが占める空間が大きくなる。パルス出力回路は、用途によっては、例えば大型の装置であれば設置が困難になるような、地中などの狭い空間で用いられることもある。そのため、パルス出力回路の小型化が強く望まれる場合があり、この場合、大型のコンデンサーを用いることはできない。このような従来のパルス出力回路の問題点に対して、本実施の形態では、上記のように電源回路として動作可能に構成されたバウンサー回路10を用いてパルス出力回路1が構成されていることにより、次の効果を得られる。すなわち、バウンサー回路10は、電圧制御回路70から出力されたパルス幅変調信号に応じて、負荷9に印加される電圧を補償するための直流電圧を出力できる。したがって、負荷9に電圧が印加されることにより、コンデンサーCに蓄積された電荷が減少し、コンデンサーCに蓄積された電荷に基づく電圧が低下しても、その低下分に合わせた波形で、バウンサー回路10から直流電圧を出力することができる。したがって、負荷9に印加される高圧パルスの波形を極力平坦にすることができ、パルス出力回路1から出力される電圧をより安定させることができる。パルス幅が比較的長い場合であっても、それに合わせてバウンサー回路10からコンデンサーCの電圧降下に対する補償用の電圧を出力することができるので、負荷9に安定した高電圧を印加できる。このとき、コンデンサーCの電圧降下に対する補償用の電圧は、バウンサー回路10における各スイッチング回路20内の比較的小さなコンデンサーC11に蓄積されたエネルギーを使って出力される。したがって、バウンサー回路10は小型のありふれた素子を用いて構成することができるので、パルス出力回路1の製造コストを比較的低くすることができる。また、バウンサー回路10は、比較的小型に構成可能なものである。そして、パルス出力回路1のコンデンサーCとして比較的に小型なものを用いても、バウンサー回路10によりコンデンサーの電圧低下の影響を小さく抑えることができる。したがって、パルス出力回路1を全体として小型化することができ、狭い場所にも設置可能にすることができる。[電源回路の用途動作例に関する説明]上記の実施の形態においては、電源回路をパルス出力回路1のバウンサー回路10として用いた例について説明したが、電源回路の用途はこれに限られるものではない。バウンサー回路10と同様の構成を有する電源回路は、種々の回路の電源装置などに、広く用いることができる。すなわち、電源回路は、電源から供給する電力を用いて、パルス幅変調信号に基づき、例えば0V~15kVの任意の波形の高圧の直流電圧を出力可能である。電源回路は、複数のスイッチング回路20を積み重ねた構成を有しているので、比較的簡素な構成で、高電圧の電力を出力できる。ここで、電圧制御回路70には、例えば電源回路の出力電圧に基づくモニター電圧や、電源回路に接続されている外部回路の所定の位置の電圧に基づくモニター電圧が入力され、それに基づいてパルス幅変調信号を出力するように構成されていてもよい。これにより、電源回路の出力電圧をフィードバック制御することができ、電源回路をより安定して動作させることができる。また、電源回路は、負荷装置としても動作するように構成してもよい。電源回路に設けられる変圧回路として双方向型の回路を有するものを用いることで、電源回路を負荷装置として動作可能に構成することができる。この場合、電源回路は、出力端側から電力を吸収し、スイッチングアンプ、変圧部等を通して、入力側の電源に出力することができる。例えば、電源回路がバウンサー回路10と同様の構成を有する場合について説明する。このとき、AC/DCコンバーター回路60や、変圧部21などを双方向型にすることで、電源回路を負荷装置として動作可能にすることができる。電源回路は、出力端10a側から、入力された電力を吸収できる。吸収される電力は、各スイッチング回路20において、スイッチングアンプ23、変圧部21を経由し、AC/DCコンバーター回路60を介して、入力側の交流電源AC1に出力される。このように電源回路を負荷装置として動作するように用いる場合、電圧制御回路からのパルス幅変調信号を調整することで、比較的高速に、負荷として吸収できる電力を変化させることができる。したがって、電源回路を、比較的高電圧に対応し高速で動作可能な、電力潮流制御を行うための装置として用いることができる。[その他]バウンサー回路電源回路に設けられているスイッチング回路の数やそれら1つあたりで出力可能な電圧の大きさは、上記に限られない。さらに多くのスイッチング回路が直列に接続されていてもよい。パルス出力回路の構成は上述に限られず、回路を構成する他の素子などが設けられていてもよい。例えば、パルス出力回路の大型のコンデンサーや、スイッチング回路に用いられるコンデンサーなどは、複数であってもよい。また、パルス出力回路のコンデンサーやスイッチング回路のコンデンサーに代えて、他の形式の蓄電素子、装置を用いてもよい。上記の実施の形態においては、説明をわかりやすく行うため、パルス出力回路の構成は極力簡略化して示されている。バウンサー回路電源回路やパルス出力回路が出力する、高圧パルスの電圧値やパルス幅の時間などは、上記に限られるものではなく、用途などに応じて適宜設定されていればよい。パルス出力回路からの電圧が供給される負荷としては、クライストロンに限られない。高圧パルスが印加されて駆動される他種の負荷についても、パルス出力回路は適用可能である。上記実施の形態において示されているパルス出力回路は、負荷に対しては安定した高い電圧を印加するものである。すなわち、このパルス出力回路は、パルス状のタイミングで負荷が電力を消費することにより、負荷に高圧パルスを印加できるものである。しかしながら、パルス出力回路の構成はこれに限られない。すなわち、パルス出力時にのみ、安定な高圧パルス電圧を負荷に印加し、その他の期間においては負荷にはパルス出力回路からの電圧が加えられていないようにしてもよい。上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。"