第1の主面と、前記第1の主面とは反対側の第2の主面と、を有し、半導体素子が形成された素子領域と、前記第1の主面と平行な面内において前記素子領域の外周を取り囲むように設けられた終端領域と、を有する第1導電形の第1の半導体層と、前記第1の主面の側において前記半導体素子に電気的に接続された第1の電極と、前記第2の主面の側において前記半導体素子に電気的に接続された第2の電極と、前記終端領域において前記第1の半導体層の第1の主面に設けられ、前記素子領域を取り囲み前記素子領域の外周と隣接し、前記第1の電極と電気的に接続された環状構造の第2導電形の第1のFLR層と、前記終端領域において前記第1の半導体層の第1の主面に前記第1のFLR層と離間して前記第1のFLR層を取り囲むように設けられた第2導電形の第2のFLR層と、前記終端領域において前記第1のFLR層の表面と、前記第1の半導体層の第1の主面と、前記第2のFLR層の表面と、を覆う絶縁膜と、を備え、前記第1のFLR層は、前記第1の主面に平行で前記素子領域から前記終端領域の外側へ向かう第1の方向に流れる電流を抑制する電流阻止構造体を有することを特徴とする半導体装置。前記電流阻止構造体は、前記第1の主面に垂直な方向に前記第1のFLR層を貫通する複数の開口部に満たされた前記第1の半導体層の複数の部分であることを特徴とする請求項1記載の半導体装置。前記複数の開口部は、前記第1の方向及び前記第1の方向に直交する第2の方向に沿って格子状に配列されていることを特徴とする請求項2記載の半導体装置。前記複数の開口部は、前記第1の方向に延伸し、前記第2の方向に離間して配列されたストライプ状の複数の開口部であることを特徴とする請求項2記載の半導体装置。前記複数の開口部は、前記第2の方向に延伸し、前記第1の方向に離間して配列されたストライプ状の複数の開口部であることを特徴とする請求項2記載の半導体装置。前記電流阻止構造体は、前記第1のFLR層の表面から内部に延伸する複数のストライプ状のトレンチであり、前記トレンチ内に前記絶縁膜が形成されていることを特徴とする請求項1記載の半導体装置。前記電流阻止構造体は、前記第1のFLR層の表面に前記第1のFLR層の環状構造に沿って形成された環状構造の第1導電形の半導体層であることを特徴とする請求項1記載の半導体装置。前記素子領域の前記第1の半導体層の第1の主面に形成され前記第1のFLR層と隣接し、前記第1の電極と電気的に接続された第2導電形の第2の半導体層をさらに備え、前記素子領域に形成された前記半導体素子は、前記第1の半導体層と前記第2の半導体層とでダイオードを構成することを特徴とする請求項1~7のいずれか1つに記載の半導体装置。前記素子領域に形成された前記半導体素子は、MOSFET又はIGBTであることを特徴とする請求項1~7のいずれか1つに記載の半導体装置。終端領域の面積増加が抑制されたアバランシェ耐量の高い半導体装置を提供する。実施形態の半導体装置は、第1導電形の第1の半導体層と、第1の電極と、第2の電極と、第2導電形の第1のFLR層と、第2導電形の第2のFLR層と、絶縁膜と、を備える。第1の半導体層は、第1の主面と第1の主面とは反対側の第2の主面と、を有し、半導体素子が形成された素子領域と、第1の主面と平行な面内において素子領域の外周を取り囲むように設けられた終端領域と、を有する。第1の電極は、第1の主面の側において半導体素子に電気的に接続される。第2の電極は、第2の主面の側において半導体素子に電気的に接続される。第1のFLR層は、終端領域において第1の半導体層の第1の主面に設けられ、素子領域を取り囲み素子領域の外周と隣接した環状構造を有し、第1の電極と電気的に接続される。第2のFLR層は、終端領域において第1の半導体層の第1の主面に第1のFLR層と離間して第1のFLR層を取り囲むように設けられる。絶縁膜は、終端領域において第1のFLR層の表面と、第1の半導体層の第1の主面と、第2のFLR層の表面と、を覆う。ここで、第1のFLR層は、第1の主面に平行で素子領域から終端領域の外側へ向かう第1の方向に流れる電流を抑制する電流阻止構造体を有する。以下、本発明の実施の形態について図を参照しながら説明する。実施の形態中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。実施例では、素子領域にFRDが形成された半導体素子のチップを例に説明するが、素子領域がMOSFET、IGBT、IEGT等が形成された半導体素子のチップにも適用可能である。また、半導体層は特に断りがない限りシリコンが用いられるものとして説明するが、これに限られることはない。第1の実施の形態第1の実施の形態について、図1及び図2を用いて説明する。図1は、第1の実施形態に係る半導体装置であるFRD100の要部断面図である。図2は、図1におけるAの部分を拡大して斜視図に描いたものであり、表面の絶縁膜7、アノード電極9、第1及び第2のフィールドプレート10、11、及び保護膜13は省略してある。図1に示したように、本実施形態に係るFRD100は、カソード層1と、n-形半導体層第1導電形の第1の半導体層2と、アノード層第2導電形の第2の半導体層3と、電流阻止構造体を有するp形第2導電形の第1のFLRFieldLimittingRing層4と、p形の第2のFLR層5と、絶縁膜7と、アノード電極第1の電極9と、カソード電極第2の電極8と、第1のフィールドプレート10と、第2のフィールドプレート11と、チャネルストッパ層6と、保護膜13と、を備える。カソード層1は、シリコンのn形半導体層である。n-形半導体層2は、カソード層1の表面上に設けられ、例えばシリコンのエピタキシャル層とすることができる。n-形半導体層2は、カソード層1とは反対側の第1の主面と、第1の主面とは反対側に設けられカソード層1と接合する第2の主面と、を有する。n-形半導体層2の第1の主面と平行な平面内において、素子領域と終端領域が設けられる。素子領域は、後述するように、FRDの半導体素子が形成される領域であり、積層方向第1の主面と垂直方向に電流が流れる。終端領域は、第1の主面と平行な平面内において、素子領域の外側を取り囲んだ環状領域であり、内側で素子領域と隣接する。終端領域の外側の外周端部は、4辺のダイシングラインでFRDチップが切り出されることにより形成されるチップ端部を有する詳細は図示せず。終端領域は、チップ端部での耐圧を素子領域より高く維持するために設けられる領域である。終端領域の耐圧が素子領域の耐圧より高くなるように、終端領域が形成される構造の詳細は後述。アノード層3は、FRDの素子が形成される素子領域におけるn-形半導体層2の第1の主面に形成される。アノード層3は、p-形半導体層であり、例えば、n-形半導体層2の第1の主面にボロンなどのp形不純物をイオン注入した後に熱処理により熱拡散されたp-形拡散層とすることができる。p形の第1のFLR層4は、素子領域と隣接し素子領域を取り囲むように終端領域のn-形半導体層2の第1の主面に形成され、終端領域と素子領域の境界でアノード層3と隣接して電気的に接続される。第2のFLR層5が、終端領域のn-形半導体層2の第1の主面に設けられ、第1のFLR層4よりも終端領域の外周端部側で第1のFLR層4から離間し第1のFLR層を取り囲む環状構造に形成される。本実施形態では、第2のFLR層5は、複数であり、例えば、互いに離間した4つの第2のFLR層5が、終端領域のn-形半導体層2の第1の主面に形成される。第1のFLR層4と第2のFLR層5は、例えば、ボロンなどのp形不純物をイオン注入した後に熱処理により熱拡散されたp-形拡散層とすることができ、同一の工程で同時形成することも可能である。この第2のFLR層5の数は、終端部に設定される耐圧に応じて設計により決められる。ここで、図2に示したように、第1のFLR層4は、n-形半導体層2の第1の主面に平行で素子領域から終端領域へ向かうX方向第1の方向において、言い換えると、上述の4辺のダイシングラインのうちの一辺に垂直で終端領域の内側又は素子領域から終端領域の外側に向かう方向において、第2のFLR層5よりも幅が広い環状構造である。また、第1のFLR層4は、n-形半導体層2の第1の主面と垂直なZ方向に第1のFLR層4を貫通する複数のピンホール状の開口部110を有する。n-形半導体層2が、n-形半導体層2の第2の主面側からこの複数の開口部110の中に延伸して充填されるように、第1のFLR層4がn-形半導体層2の第1の主面に形成される。本実施形態では、複数の開口部110は、X方向及びX方向に直交するY方向第1の方向と直交する第2の方向に沿って格子状に配列される。第1のFLR層4が上記のようにn-形半導体層2が充填された複数の開口部110を有することにより、終端領域の内側から外側に向かう方向における電気抵抗が第2のFLR層5よりも大きく形成される。n-形半導体層2が充填された複数の開口部110は、電流阻止構造体として終端領域の内側から外側に向かう方向又は外側から内側に向かう方向における電流を抑制する。n形チャネルストッパ層6は、終端領域の外周端部におけるn-形半導体層2の第1の主面に設けられ、チップ端部の側壁に隣接し、チップ端部の側壁に沿って環状構造に形成される。n形チャネルストッパ層6は、砒素や燐などのn形不純物をイオン注入した後に熱処理により熱拡散されたn形拡散層とすることができる。絶縁膜7は、終端領域において、第1のFLR層4の表面からn形チャネルストッパ層6の表面に跨って、n-形半導体層2の第1の主面及び第2のFLR層5の表面全体を覆うように設けられる。絶縁膜7は、複数の第2のFLR層5のそれぞれの表面に達しそれぞれの第2のFLR層5に沿って延伸する環状構造の開口部を有する。終端領域の外周端部では、チップ端部に沿ってn形チャネルストッパ6の表面が露出するように、絶縁膜7は、n形チャネルストッパ6の素子領域側の表面上に形成される。また、素子領域と終端領域の境界では、第1のFLR層4は、第1のFLR層4の表面上に絶縁膜7が形成されない領域を有する。絶縁膜7は、例えば、熱酸化によるシリコン酸化膜、又は、CVDによるシリコン酸化膜、シリコン窒化膜、アルミナ、若しくはこれらの積層構造とすることもできる。アノード電極第1の電極9は、素子領域のアノード層の表面に形成され、アノード層と電気的に接続される。また、アノード電極9は、素子領域と終端領域の境界で、第1のFLR層4の表面上の絶縁膜7が形成されない領域上に形成され、第1のFLR層4と電気的に接続される。アノード電極9は、さらに素子領域から終端領域の外周端部に向かって絶縁膜7を介して第1のFLR層4上を延伸する第1のフィールドプレート10を有する。第1のフィールドプレート10は、第1のFLR層4と最も素子領域側の第2のFLR層5との間のn-形半導体層2の上部に至る。第2のフィールドプレート11は、絶縁膜7の開口部を介して第2のFLR層5と電気的に接続し、第2のFLR層5の素子領域側の端部とチップ端部側の端部を覆うように、絶縁膜7上を第2のFLR5層上に沿って延伸する環状構造を有する。第2のフィールドプレート11は、複数の第2のFLR層5のそれぞれに対して設けられる。チャネルストッパ電極12が、チャネルストッパ層6の表面に電気的に接続され、チャネルストッパ層6の素子領域側の端部を覆うまで絶縁膜7上を延伸する。第1のFLR層4上からチャネルストッパ層6上に至るまで、保護膜13が第1のフィールドプレート電極10、複数の第2のフィールドプレート電極11、及びチャネルストッパ層12を覆うように設けられる。カソード電極8第2の電極が、カソード層1のアノード層3とは反対側の表面に電気的に接続される。アノード電極9、第1のフィールドプレート10、第2のフィールドプレート11、及びチャネルストッパ層12は、導電性の材料であればよく、ポリシリコン又は、銅若しくはアルミニウムなどの金属材料とすることが可能である。カソード電極8は、銅又はアルミニウムなどの導電性が高い金属材料が用いられる。保護膜13は、絶縁性の高い材料であればよく、例えばポリイミドなどを用いることができるが、その他、シリコン酸化膜、シリコン窒化膜、アルミナなどの誘電体を用いることも可能である。次に、本実施形態に係るFRD100の動作について説明する。FRD100のアノード電極9とカソード電極8の間に順バイアスの電圧が印加されると、すなわち、カソード電極8に対して正の電圧がアノード電極9に印加されると、アノード電極9からp-形アノード層3、n-形半導体層2、n形カソード層1を経由して、カソード電極8に電流が流れ、FRD100はオン状態になる。アノード電極9とカソード電極8の間に逆バイアスの電圧が印加されると、すなわち、カソード電極8に対して負の電圧がアノード電極9に印加されると、FRD100はオフ状態となり、オン状態の時にn-形半導体層2に蓄積されていた多量の正孔と電子は、それぞれ、p-形アノード層3を介してアノード電極9へ、及びn形カソード層1を介してカソード電極8へ排出される。この排出される電子と正孔による電流が、逆回復電流となり、FRDではスイッチング損失になる。FRD100は、順バイアスから逆バイアスに切り替わった時に、これらの正孔及び電子がそれぞれ速やかにアノード電極9とカソード電極9に排出されるように設計される。蓄積されていた電子と正孔がn-形半導体層2から排出されて枯渇するまでに、素子領域では、p-形アノード層3とn-形半導体層のp-n接合から垂直方向に空乏層が広がりn-形半導体層2が完全に空乏化される。ここで、FRD100の素子領域の耐圧は、n-形半導体層2の膜厚できまり、厚いほど耐圧が高くなる。終端領域では、第1のFLR層4とn-形半導体層のp-n接合から空乏層が素子領域と同様に垂直方向に広がる。また、空乏層は水平方向にも広がり、n-形半導体層の第1の主面に沿って第1のFLR層4からn-形半導体層2に広がる。空乏層が、第1のFLR層4の隣の第2のFLR層5に達すると、さらに、その次に外側にある第2のFLR層5に向かって空乏層が延びていき、以後は、次々に外側の第2のFLR層5へと空乏層が延びていく。このように第1のFLR層4及び第2のFLR層5がFRD100の終端領域に設けられることで、これらが設けられない場合と比べて、p-形アノード層端部での電界集中が緩和されるため、終端領域での耐圧が向上される。FRD100では、終端領域が素子領域よりも耐圧が高くなるように形成されることで、終端領域よりも素子領域でアバランシェ降伏が起きやすくされる。素子領域の方が電流が流れる断面積が大きいので、アバランシェ降伏による電流集中による破壊が抑制され、FRD100のアバランシェ耐量が高く維持される。ここで、アバランシェ降伏が終端領域で発生すると、アバランシェ降伏により発生した正孔による電流が、第1のFLR層5とアノード電極9との接合部を介して集中してアノード電極に流れる。FRD100のアバランシェ耐量を超えると、FRD100は破壊に至ってしまう。そこで、本実施形態に係るFRD100は、FRD100の垂直方向n-形半導体層2の第1の主面に垂直な方向に第1のFLR層4を貫通し、内部に第1の半導体層2が充填された、複数の開口部110を、第1のFLR層4中に格子状に有した電流阻止構造体を有する。これにより、第1のFLR層4の終端領域の内側から外側に向かう方向又は外側から内側に向かう方向における電気抵抗以後、水平方向の電気抵抗が、第2のFLR層5よりも大きくなる。この結果、アバランシェ降伏により発生した電流が、第1のFLR層5とアノード電極9との接合部を介して集中してアノード電極に流れることが抑制されるため、FRD100のアバランシェ耐量が向上される。また、第1のFLR層4の水平方向の電気抵抗が大きくなることにより、FRD100がオン状態からオフ状態に切り替わったときに、オン状態の時に終端領域のn-形半導体層2に蓄積されていた多量の正孔が第1のFLR層4を介してアノード電極9に排出されることが抑制される。この結果、終端領域における逆回復時の正孔による電流が、アノード層3を介してアノード電極9に排出されやすくなり、第1のFLR4とアノード電極9との接合部に集中して流れることが抑制される。逆回復時に、第1のFLR層4において、電界と電流の両方が集中することを抑制することができるので、FRD100の終端領域での破壊が防止される。さらに、第1のFLR層4の水平方向の電気抵抗が大きくなることにより、FRD100がオン状態の時にアノード電極9から第1のFLR層を介して終端領域のn-形半導体層2に供給される正孔が減少するので、これによっても、逆回復時の正孔による電流が低減されて上記終端領域での破壊が防止される。また、図1に示したように、終端領域の内側から外側に向かって第1のFLR層4の幅が第2のFLR層5に比べて十分大きくすることで、第1のFLR層4の電気抵抗をさらに高くすることが可能である。次に本実施形態の変形例1に係るFRD101について図3を用いて説明する。図3は、図1におけるAの部分を拡大して斜視図に描いたものであり、表面の絶縁膜7、アノード電極9、第1及び第2のフィールドプレート10、11、及び保護膜13は省略してある。なお、本実施形態で説明した構成と同じ構成の部分には同じ参照番号又は記号を用いその説明は省略する。本実施形態との相異点について主に説明する。本実施形態の変形例1に係るFRD101は、本実施形態に係るFRD100と同様の構造であり、図1の要部断面図で説明される。本実施形態の変形例1に係るFRD101は、図1の断面図のA部の拡大図を図3に示したとおり、第1のFLR層4は、複数の開口部120が、終端領域の内側から外側に向かうX方向に延伸し、この方向に直交するY方向に離間して配列されたストライプ状の複数の開口部120を電流阻止構造体として有する。この点で、本実施形態の変形例1に係るFRD101は、本実施形態に係るFRD100と相異する。これ以外の点は、FRD101は、FRD100と同じ構造を有する。本実施形態の変形例1に係るFRD101においても、FRD100と同様に、電流阻止構造体により、第1のFLR層4の水平方向の電気抵抗が、第2のFLR層5よりも大きくなる。この結果、アバランシェ降伏により発生した電流が、第1のFLR層5とアノード電極9との接合部を介して集中してアノード電極に流れることが抑制されるため、FRD101のアバランシェ耐量が向上される。次に、本実施形態の変形例2に係るFRD102について図4を用いて説明する。図4は、図1におけるAの部分を拡大して斜視図に描いたものであり、表面の絶縁膜7、アノード電極9、第1及び第2のフィールドプレート10、11、及び保護膜13は省略してある。なお、本実施形態で説明した構成と同じ構成の部分には同じ参照番号又は記号を用いその説明は省略する。本実施形態との相異点について主に説明する。本実施形態の変形例2に係るFRD102は、本実施形態に係るFRD100と同様の構造であり、図1の要部断面図で説明される。本実施形態の変形例2に係るFRD102は、図1の断面図のA部の拡大図を図4に示したとおり、第1のFLR層4は、複数の開口部130が、終端領域の内側から外側に向かうX方向と直交するY方向に延伸し、X方向に離間して配列されたストライプ状の複数の開口部130を電流阻止構造体として有する。この点で、本実施形態の変形例2に係るFRD102は、本実施形態に係るFRD100と相異する。また、本実施形態の変形例2に係るFRD102は、第1のFLR層4の開口部130の延伸する方向が本実施形態の変形例1に係るFRD101の第1のFLR層の開口部120の延伸する方向と直交する点で、変形例1に係るFRD101と相異する。これ以外の点は、FRD102は、FRD100及びFRD101と同じ構造を有する。本実施形態の変形例1に係るFRD102においても、FRD100及びFRD101と同様に、電流阻止構造体により、第1のFLR層4の水平方向の電気抵抗が、第2のFLR層5よりも大きくなる。この結果、アバランシェ降伏により発生した電流が、第1のFLR層5とアノード電極9との接合部を介して集中してアノード電極に流れることが抑制されるため、FRD101のアバランシェ耐量が向上される。第2の実施の形態次に、第2の実施形態に係る半導体装置200を、図5を用いて説明する。図5は、図1におけるAの部分を拡大して斜視図に描いたものであり、表面の絶縁膜7、アノード電極9、第1及び第2のフィールドプレート10、11、及び保護膜13は省略してある。なお、第1の実施形態の変形例2で説明した構成と同じ構成の部分には同じ参照番号又は記号を用いその説明は省略する。第1の実施形態の変形例2との相異点について主に説明する。本実施形態に係るFRD200は、第1の実施形態の変形例2に係るFRD102と同様の構造であり、図1の要部断面図で説明される。本実施形態に係るFRD200は、図1の断面図のA部の拡大図を図5に示したとおり、第1のFLR層4は、複数のトレンチ210を有する。複数のトレンチ210は、終端領域の内側から外側に向かうX方向と直交するY方向に延伸し、X方向に離間して配列されたストライプ状に形成される。第1のFLR層の表面上を覆う絶縁膜7が、複数のトレンチ210のそれぞれのトレンチ内に形成される。絶縁膜7は、トレンチ210の内壁に沿って形成されてもよく、トレンチ210内に埋め込まれて形成されてもよい。また、複数のトレンチ210は、第1のFLR層4に沿って、それぞれ素子領域を取り囲むようにストライプ状の4辺を有する環状構造であっても良い。上記のように、本実施形態に係るFRD200は、第1のFLR層4内に形成された複数のトレンチを電流阻止構造体として有する。この点で、本実施形態に係るFRD200は、第1の実施形態の変形例2に係るFRD102と相異する。これ以外の点は、FRD200は、FRD102と同じ構造を有する。本実施形態に係るFRD200においても、FRD102と同様に、電流阻止構造体により、第1のFLR層4の水平方向の電気抵抗が、第2のFLR層5よりも大きくなる。この結果、アバランシェ降伏により発生した電流が、第1のFLR層5とアノード電極9との接合部を介して集中してアノード電極に流れることが抑制されるため、FRD200のアバランシェ耐量が向上される。また、第1の実施形態に係るFRD100のように、第1のFLR層4に形成される複数のトレンチは、ストライプ状ではなくピンホール状に形成され、これが複数の格子状に配列されて電流阻止構造体として設けられていても良い。又は、第1の実施形態の変形例1に係るFRD101のように、第1のFLR層4に形成される複数のトレンチは、その延伸する方向が本実施形態に係るトレンチ200とは直交するように電流阻止構造体として設けられても良い。すなわち、本実施形態に係るFRD200のトレンチは、終端領域の内側から外側に向かうX方向に延伸し、X方向と直交するY方向に離間して配列されたストライプ状に形成されることも可能である。第3の実施形態次に、第3の実施形態に係る半導体装置300を、図6を用いて説明する。図6は、図1におけるAの部分を拡大して斜視図に描いたものであり、表面の絶縁膜7、アノード電極9、第1及び第2のフィールドプレート10、11、及び保護膜13は省略してある。なお、第1の実施形態で説明した構成と同じ構成の部分には同じ参照番号又は記号を用いその説明は省略する。第1の実施形態との相異点について主に説明する。本実施形態に係るFRD300は、第1の実施形態に係るFRD100と同様の構造であり、図1の要部断面図で説明される。本実施形態に係るFRD300は、図1の断面図のA部の拡大図を図6に示したとおり、第1のFLR層4の底面に達しないn形の埋込層20第1導電形の半導体層を第1のFLR層4の表面に有する。n形の埋込層20は、第1のFLR層4の表面に沿って素子領域を取り囲む環状構造である。n形の埋込層は、第1のFLR層の表面に砒素や燐などのn形不純物をイオン注入により注入後、熱処理で拡散させた拡散層とすることができる。このn形の埋込層が、電流阻止構造体としてFRD300に設けられる。本実施形態に係るFRD300においても、FRD100と同様に、電流阻止構造体により、第1のFLR層4の水平方向の電気抵抗が、第2のFLR層5よりも大きくなる。この結果、アバランシェ降伏により発生した電流が、第1のFLR層4とアノード電極9との接合部を介して集中してアノード電極に流れることが抑制されるため、FRD300のアバランシェ耐量が向上される。また、第1の実施形態に係るFRD100のように、第1のFLR層4の表面に選択的に形成されるn形埋込層20は、第1のFLR層の底部に達しないピンホール状に形成され、これが複数の格子状に配列されて電流阻止構造体として設けられていても良い。又は、第1の実施形態の変形例1に係るFRD101のように、第1のFLR層4の表面に形成されるn形埋込層20は、電流阻止構造体として、終端領域の内側から外側に向かうX方向に延伸し、X方向と直交するY方向に離間して配列されたストライプ状に形成されることも可能である。又は、第1の実施形態の変形例2に係るFRD102のように、第1のFLR層4の表面に形成されるn形埋込層20は、終端領域の内側から外側に向かうX方向と直交するY方向に延伸し、X方向に離間して配列されたストライプ状に形成されることも可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。