"被試験デバイスの被試験端子の電位をプルアップおよびプルダウンして該被試験端子がハイインピーダンス状態であるか否かを検出するハイインピーダンス検出回路と、前記ハイインピーダンス検出回路によるプルアップおよびプルダウン動作に伴って前記被試験端子の論理状態が反転する前後において、定電圧源から前記被試験デバイスの電源端子へ供給される電源電流を測定して両者の差分を第1の差分とするとともに、前記被試験端子に電流パルスを印加する前後において該定電圧源から該電源端子へ供給される電源電流を測定して両者の差分を第2の差分とし、該第1の差分と該第2の差分とを比較することで、前記被試験デバイスにおいてラッチアップが発生したか否かを判定する記憶演算回路と、を備えることを特徴とするラッチアップ試験装置。前記ハイインピーダンス検出回路は、前記被試験端子に接続された第1のノードに一端が接続され、他端が第2のノードに接続された第1のスイッチと、第1の電位を供給する第1の電源線と前記第1のノードとの間に直列に接続された、第2のスイッチおよび第1の抵抗素子と、前記第1の電位よりも低い第2の電位を供給する第2の電源線と前記第1のノードとの間に直列に接続された、第3のスイッチおよび第2の抵抗素子と、前記第2のノードと前記第1の電源線との間に接続された第1の容量素子と、前記第2のノードと前記第2の電源線との間に接続された第2の容量素子と、を備えていることを特徴とする、請求項1に記載のラッチアップ試験装置。前記ハイインピーダンス検出回路は、前記第1のノードと前記第2のノードとの間を導通状態とした場合において、前記被試験端子と前記第1の電源線との間を前記第1の抵抗素子を介して導通状態としてから非導通状態とした後、所定の期間が経過したときの前記被試験端子の電位レベルである第1の電位レベルと、前記被試験端子と前記第2の電源線との間を前記第2の抵抗素子を介して導通状態としてから非導通状態とした後、所定の期間が経過したときの前記被試験端子の電位レベルである第2の電位レベルとに基づいて、前記被試験端子がハイインピーダンス状態であるか否かを検出することを特徴とする、請求項1または2に記載のラッチアップ試験装置。前記ハイインピーダンス検出回路は、前記第1の電位レベルを保持する第1のラッチ回路と、前記第2の電位レベルを保持する第2のラッチ回路と、を備えることを特徴とする、請求項3に記載のラッチアップ試験装置。前記ハイインピーダンス検出回路は、前記第1のラッチ回路から出力された信号と前記第2のラッチ回路から出力された信号との間で排他的論理和を求めて出力するEXOR回路を備えることを特徴とする、請求項4に記載のラッチアップ試験装置。前記記憶演算回路は、前記被試験端子と前記第1の電源線との間を前記第1の抵抗素子を介して導通状態としたときに、前記定電圧源から前記電源端子へ供給される電源電流と、前記被試験端子と前記第2の電源線との間を前記第2に抵抗素子を介して導通状態としたときに、前記定電圧源から前記電源端子へ供給される電源電流との差分を、前記第2の差分とすることを特徴とする、請求項2ないし5のいずれか1項に記載のラッチアップ試験装置。前記記憶演算回路は、前記被試験端子がハイインピーダンス状態である場合に、前記被試験デバイスにおいてラッチアップが発生したか否かを判定することを特徴とする、請求項1ないし6のいずれか1項に記載のラッチアップ試験装置。前記記憶演算回路は、前記第1の差分の絶対値が所定の閾値以内である場合に、前記被試験デバイスにおいてラッチアップが発生したか否かを判定することを特徴とする、請求項1ないし7のいずれか1項に記載のラッチアップ試験装置。前記記憶演算回路は、前記被試験端子がハイインピーダンス状態でない場合には、前記被試験端子の状態を記録することを特徴とする、請求項1ないし6のいずれか1項に記載のラッチアップ試験装置。前記記憶演算回路は、前記第1の差分の絶対値が所定の閾値以内でない場合には、論理反転後に前記定電圧源から前記電源端子へ供給される電源電流をラッチアップ試験の基準電流値として、前記被試験デバイスにおいてラッチアップが発生したか否かを判定することを特徴とする、請求項1ないし7および9のいずれか1項に記載のラッチアップ試験装置。前記記憶演算回路は、被試験デバイスに設けられた複数の信号端子のうちのすべての被試験端子がハイインピーダンス状態であり、かつ、該すべての被試験端子に対する前記第1の差分の絶対値が所定の閾値以内である場合に、前記被試験デバイスにおいてラッチアップが発生したか否かを判定することを特徴とする、請求項1ないし6のいずれか1項に記載のラッチアップ試験装置。被試験デバイスの被試験端子の電位をプルアップおよびプルダウンして該被試験端子がハイインピーダンス状態であるか否かを検出する工程と、前記検出工程におけるプルアップおよびプルダウン動作に伴って前記被試験端子の論理状態が反転する前後において、定電圧源から前記被試験デバイスの電源端子へ供給される電源電流を測定して両者の差分を第1の差分とする工程と、前記被試験端子に電流パルスを印加する前後において該定電圧源から該電源端子へ供給される電源電流を測定して両者の差分を第2の差分とする工程と、前記第1の差分と前記第2の差分とを比較することで前記被試験デバイスにおいてラッチアップが発生したか否かを判定する工程と、を含むことを特徴とするラッチアップ試験方法。前記被試験端子がハイインピーダンス状態である場合に、前記被試験デバイスにおいてラッチアップが発生したか否かを判定することを特徴とする、請求項12に記載のラッチアップ試験方法。前記第1の差分の絶対値が所定の閾値以内である場合に、前記被試験デバイスにおいてラッチアップが発生したか否かを判定することを特徴とする、請求項12または13に記載のラッチアップ試験方法。前記被試験端子がハイインピーダンス状態でない場合には、前記被試験端子の状態を保持する工程をさらに含むことを特徴とする、請求項12に記載のラッチアップ試験方法。前記第1の差分の絶対値が所定の閾値以内でない場合には、論理反転後に前記定電圧源から前記電源端子へ供給される電源電流をラッチアップ試験の基準電流値として、前記被試験デバイスにおいてラッチアップが発生したか否かを判定することを特徴とする、請求項12、13および15のいずれか1項に記載のラッチアップ試験方法。前記記憶演算回路は、被試験デバイスに設けられた複数の信号端子のうちのすべての被試験端子がハイインピーダンス状態であり、かつ、該すべての被試験端子に対する前記第1の差分の絶対値が所定の閾値以内である場合に、前記被試験デバイスにおいてラッチアップが発生したか否かを判定することを特徴とする、請求項12に記載のラッチアップ試験方法。以下の分析は、本発明者によってなされたものである。実際の大規模LSIでは、端子状態を設定するために複雑なパターンや高速クロックが必要な場合があり、ラッチアップ試験装置による簡易な制御信号によると、被試験端子が所望の状態にならない場合、または、所望の状態になっているかを判別できない場合がある。また、顧客設計品のように、端子状態を設定するための情報が開示されていないような場合には、端子状態が不明のまま試験を行わざるを得ない。このように、従来のラッチアップ試験では、被試験端子が所望の状態になっていない場合、および、所望の状態になっているかどうかを判別できない場合が生じるという問題がある。また、従来のラッチアップ試験装置によると、試験結果を誤判定するおそれもある。図10を参照して、その原因について説明する。図10を参照すると、パターン発生器およびプルアッププルダウン回路いずれも非図示により、被試験デバイス21の動作状態を決定後、スイッチSW8を閉じて被試験端子24に電流パルスを印加する。ここで、被試験端子24はプルアップ、プルダウン回路によりL状態に設定されていたものとし、電流パルスの向きを図10の矢印の方向とする。電流パルスの印加により、被試験端子24の電位が大きく上昇して閾値を超えると、設定されていた論理状態がLからHへ反転する。論理反転により被試験デバイス21の動作状態が変化して、電源電流が増加することがある。この増加量がラッチアップ判定値を超えると、ラッチアップ試験の誤判定となる。従来のラッチアップ試験装置によると、動作モードの変化による電源電流の増加とラッチアップとを判別することができないため、ラッチアップの誤判定がたびたび発生する。そこで、ラッチアップ試験において、被試験端子の状態がハイインピーダンス状態であるか否かを把握するとともに、被試験端子へ電流パルスを印加した際に被試験端子の論理状態が反転することによるラッチアップの誤判定を防ぐことが課題となる。本発明の第1の視点に係るラッチアップ試験装置は、被試験デバイスの被試験端子の電位をプルアップおよびプルダウンして該被試験端子がハイインピーダンス状態であるか否かを検出するハイインピーダンス検出回路と、前記ハイインピーダンス検出回路によるプルアップおよびプルダウン動作に伴って前記被試験端子の論理状態が反転する前後において、定電圧源から前記被試験デバイスの電源端子へ供給される電源電流を測定して両者の差分を第1の差分とするとともに、前記被試験端子に電流パルスを印加する前後において該定電圧源から該電源端子へ供給される電源電流を測定して両者の差分を第2の差分とし、該第1の差分と該第2の差分とを比較することで、前記被試験デバイスにおいてラッチアップが発生したか否かを判定する記憶演算回路と、を備える。本発明の第2の視点に係るラッチアップ試験方法は、被試験デバイスの被試験端子の電位をプルアップおよびプルダウンして該被試験端子がハイインピーダンス状態であるか否かを検出する工程と、前記検出工程におけるプルアップおよびプルダウン動作に伴って前記被試験端子の論理状態が反転する前後において、定電圧源から前記被試験デバイスの電源端子へ供給される電源電流を測定して両者の差分を第1の差分とする工程と、前記被試験端子に電流パルスを印加する前後において該定電圧源から該電源端子へ供給される電源電流を測定して両者の差分を第2の差分とする工程と、前記第1の差分と前記第2の差分とを比較することで前記被試験デバイスにおいてラッチアップが発生したか否かを判定する工程と、を含む。本発明に係るラッチアップ試験装置およびラッチアップ試験方法によると、被試験端子の状態がハイインピーダンス状態であるか否かを把握するとともに、被試験端子へ電流パルスを印加した際に被試験端子の論理状態が反転することによるラッチアップの誤判定を防ぐことが可能となる。はじめに、本発明の概要について説明する。なお、この概要に付記する図面参照符号は、専ら理解を助けるための例示であり、本発明を図示の態様に限定することを意図するものではない。図1を参照すると、本発明のラッチアップ試験装置は、被試験デバイス1の被試験端子4の電位をプルアップおよびプルダウンして被試験端子4がハイインピーダンス状態であるか否かを検出するハイインピーダンス検出回路9と、ハイインピーダンス検出回路9によるプルアップおよびプルダウン動作に伴って被試験端子4の論理状態が反転する前後において、定電圧源電源5から被試験デバイス1の電源端子2へ供給される電源電流を測定して両者の差分を第1の差分とするとともに、被試験端子4に電流パルスを印加する前後において定電圧源5から電源端子2へ供給される電源電流を測定して両者の差分を第2の差分とし、第1の差分と第2の差分とを比較することで、被試験デバイス1においてラッチアップが発生したか否かを判定する記憶演算回路10と、を備える。図2を参照すると、ハイインピーダンス検出回路9は、被試験端子4に接続された第1のノードN1に一端が接続され、他端が第2のノードN2に接続された第1のスイッチSW4と、第1の電位VDDを供給する第1の電源線と第1のノードN1との間に直列に接続された、第2のスイッチSW5および第1の抵抗素子プルアップ抵抗素子11と、第1の電位VDDよりも低い第2の電位GNDを供給する第2の電源線と第1のノードN1との間に直列に接続された、第3のスイッチSW6および第2の抵抗素子プルダウン抵抗素子12と、第2のノードN1と第1の電源線との間に接続された第1の容量素子コンデンサ13と、第2のノードN2と第2の電源線との間に接続された第2の容量素子コンデンサ14と、を備えていてもよい。また、ハイインピーダンス検出回路9は、第1のノードN1と第2のノードN2との間を導通状態とした場合において、被試験端子4と第1の電源線との間を第1の抵抗素子11を介して導通状態としてから非導通状態とした後、所定の期間が経過したときの被試験端子4の電位レベルである第1の電位レベルと、被試験端子4と第2の電源線との間を第2の抵抗素子12を介して導通状態としてから非導通状態とした後、所定の期間が経過したときの被試験端子4の電位レベルである第2の電位レベルとに基づいて、被試験端子4がハイインピーダンス状態であるか否かを検出するようにしてもよい。図2~図4を参照すると、ハイインピーダンス検出回路9は、第1の電位レベルAを保持する第1のラッチ回路15と、第2の電位レベルBを保持する第2のラッチ回路16と、を備えていてもよい。また、ハイインピーダンス検出回路9は、第1のラッチ回路15から出力された信号Aと第2のラッチ回路16から出力された信号Bとの間で排他的論理和を求めて、信号Xとして出力するEXOR回路17を備えていてもよい。さらに、記憶演算回路10は、被試験端子4と第1の電源線との間を第1の抵抗素子11を介して導通状態としたときに、定電圧源5から電源端子2へ供給される電源電流と、被試験端子4と第2の電源線との間を第2に抵抗素子12を介して導通状態としたときに、定電圧源5から電源端子2へ供給される電源電流との差分を、第2の差分としてもよい。図5を参照すると、記憶演算回路10は、被試験端子4がハイインピーダンス状態である場合にステップS10のYES、被試験デバイスにおいてラッチアップが発生したか否かを判定するようにしてもよい。図5を参照すると、記憶演算回路10は、第1の差分の絶対値が所定の閾値以内である場合にステップS11のYES、前記被試験デバイスにおいてラッチアップが発生したか否かを判定するようにしてもよい。図6を参照すると、記憶演算回路10は、被試験端子4がハイインピーダンス状態でない場合にはステップS10のNO、被試験端子4の状態を記録するようにしてもよい。図6を参照すると、記憶演算回路10は、第1の差分の絶対値が所定の閾値以内でない場合にはステップS11のNO、論理反転後に定電圧源5から電源端子2へ供給される電源電流をラッチアップ試験の基準電流値として、被試験デバイス1においてラッチアップが発生したか否かを判定するようにしてもよい。図7を参照すると、記憶演算回路10は、被試験デバイス1に設けられた複数の信号端子のうちのすべての被試験端子がハイインピーダンス状態であり、かつ、すべての被試験端子に対する第1の差分の絶対値が所定の閾値以内である場合に、被試験デバイス1においてラッチアップが発生したか否かを判定するようにしてもよい。本発明のラッチアップ試験方法では、被試験デバイスの端子の状態がハイインピーダンスかどうかを判別する機能を設け、被試験端子毎に端子状態を判別した後に、電流パルスを印加する。また、本発明のラッチアップ試験方法では、ハイインピーダンス判別動作時に、被試験端子の論理状態を反転させて電源電流の変化を記憶し、電流パルス印加後の電源電流の変化量と比較する。本発明によると、ラッチアップ試験のワーストケースであるハイインピーダンス状態のみで試験を行う、あるいは試験結果と端子状態ハイインピーダンス、もしくはそれ以外とを対応できるようにすることで、試験結果の信頼性を向上させることができる。また、本発明によると、電流パルス印加による被試験端子の論理反転による電源電流の増加と、ラッチアップとを判別できるようにすることで、ラッチアップ誤判定を防止することができる。実施形態1第1の実施形態に係るラッチアップ試験装置について、図面を参照して説明する。図1は、本実施形態のラッチアップ試験装置の構成を示すブロック図である。図1を参照すると、ラッチアップ試験装置は、被試験デバイス1の電源端子2へ電源を供給する電源5と、その電源電流を測定する電流モニタ6と、被試験端子4へ電流パルスを印加する電流パルス源7と、被試験端子4を所望の状態に設定するパターン発生器8と、被試験デバイス1の被試験端子の電位をプルアップおよびプルダウンして被試験端子4がハイインピーダンス状態であるか否かを検出するハイインピーダンス検出回路9と、被試験デバイス1においてラッチアップが発生したか否かを判定する記憶演算回路10と、を備えている。図8に示したラッチアップ試験装置との違いとして、ハイインピーダンス検出回路9を設けた点と、電源電流値を記憶して比較などの演算を行う記憶演算回路10を設けた点が挙げられる。ハイインピーダンス検出回路9は、図8に示したラッチアップ試験装置におけるプルアッププルダウン回路29の機能も兼ね備えている。図2は、ハイインピーダンス検出回路9の構成を一例として示すブロック図である。図2を参照すると、ハイインピーダンス検出回路9は、ノードN1と電源電位VDDが供給される電源線との間に直列に接続されたスイッチSW5およびプルアップ抵抗素子11と、ノードN1と接地電位GNDが供給される電源線との間に直列に接続されたスイッチSW6およびプルダウン抵抗素子12と、ノードN1とノードN2との間に接続されたスイッチSW4と、ノードN2と電源電位VDDが供給される電源線との間に設けられたコンデンサ13と、ノードN2と接地電位GNDが供給される電源線との間に接続されたコンデンサ14と、ノードN2の電位を保持するラッチ回路15、16と、ラッチ回路15、16から出力された信号A、Bの排他的論理和を求めて信号Xとして出力するEXOR回路17と、EXOR回路17から出力された信号Xに基づいて、ラッチアップ試験を制御する制御回路18と、を備えている。ノードN1には、被試験端子4を接続する。ハイインピーダンス検出回路9は、図9に示したプルアッププルダウン回路に加えて、端子10の電位を固定するためのコンデンサ13、14と、電位を記憶するためのラッチ回路15、16と、EXOR回路17と、EXOR回路17の出力に応じて、ラッチアップ試験を制御する制御回路18とを有する。被試験端子4への電流パルス注入時に、スイッチSW4をOFFにすることで、電流パルスがラッチ回路に回り込むことを防止する。図1および図2を参照して、本実施形態のラッチアップ試験装置の動作について説明する。被試験デバイス1に電源5を供給後、スイッチSW3を閉じて、各被試験端子4にパターン発生器8による制御信号を入力する。同時に、ハイインピーダンス検出回路9のスイッチSW4と、スイッチSW5またはスイッチSW6の一方を閉じて各被試験端子4をHまたはLの状態にする。この初期化動作により、被試験デバイス1の動作状態を決定するとともに、被試験端子4を所望の状態にする。次に、被試験端子4がハイインピーダンス状態であるか否かを検出する。一例として、まず、ハイインピーダンス検出回路9のスイッチSW5をON、すなわち、被試験端子4をH状態とする。次に、スイッチSW5をOFFにして、一定時間経過後、端子10のレベルをラッチ回路15に記憶する。次に、スイッチSW6を閉じて被試験端子4をL状態とし、再びOFFにした後、一定時間待ってから端子10のレベルをラッチ回路16に記憶する。図3は、被試験端子4の状態と端子10のレベルの変化を示す。図3は、スイッチSW5のオンオフプルアップを行った後に、スイッチSW6のオンオフプルダウンを行ったときの端子10の電位レベルの変化を示す。図3aの実線に示すように、被試験端子4がハイインピーダンスの場合には、スイッチSW5をOFFにしてもコンデンサ13および14に蓄えられた電荷により、端子10のレベルはHレベルのまま変化しない。同様に、プルダウン後にスイッチSW6をOFFにしてもLレベルのまま変化しない。このとき、ラッチ15にはHレベルが記憶され、ラッチ16にはLレベルが記憶される。また、図3bに破線で示すように、被試験端子4がL出力状態の場合には、スイッチSW5をOFFにすると端子10はHレベルからLレベルに変わり、ラッチ回路15にはLレベルが記憶される。スイッチSW6をOFFにした後もLレベルのままであり、ラッチ回路16にもLレベルが記憶される。また、図3bに点線で示すように、被試験端子4がH出力状態の場合には、スイッチSW5をOFFにした後も、端子10のレベルはHレベルのままであり、ラッチ回路15にはHレベルが記憶される。また、スイッチSW6をOFFにすると、端子10はLレベルからHレベルに変わり、ラッチ回路16にはHレベルが記憶される。したがって、図3bに示すように、EXOR回路17は、ラッチ回路15および16の出力を入力とし、被試験端子4がハイインピーダンス状態の場合に限り、Hレベルを出力する。図4は、被試験端子4の状態と端子10のレベルの変化を示す。図4は、図3とは逆に、スイッチSW6のオンオフを行った後に、スイッチSW5のオンオフを行ったときの端子10の電位レベルの変化を示す。図4aの実線に示すように、被試験端子4がハイインピーダンスの場合には、スイッチSW6をOFFにしてもコンデンサ13および14に蓄えられた電荷により、端子10のレベルはLレベルのまま変化しない。同様に、プルアップ後にスイッチSW5をOFFにしてもHレベルのまま変化しない。このとき、ラッチ15にはHレベルが記憶され、ラッチ16にはLレベルが記憶される。また、図4bに破線で示すように、被試験端子4がL出力状態の場合には、スイッチSW6をOFFした後も、端子10はLレベルのままであり、ラッチ回路16にはLレベルが記憶される。また、スイッチSW5をOFFすると、端子10はHレベルからLレベルに変わり、ラッチ回路15にはLレベルが記憶される。また、図4bに点線で示すように、被試験端子4がH出力状態の場合には、スイッチSW6をOFFにすると、端子10はLレベルからHレベルに変わり、ラッチ回路16にはHレベルが記憶される。また、スイッチSW6をOFFにした後も、端子10のレベルはHレベルのままであり、ラッチ回路15にはHレベルが記憶される。したがって、図4bに示すように、EXOR回路17は、ラッチ回路15および16の出力を入力とし、被試験端子4がハイインピーダンス状態の場合に限り、Hレベルを出力する。以上のハイインピーダンス検出動作によると、ハイインピーダンス検出回路9によるプルアップおよびプルダウン動作に伴って、被試験端子4の論理がHからLに反転する。そこで、論理が反転する前後の電源電流を電流モニタ6で計測し、電源電流の変化量を記憶演算回路10に記憶しておく。これを、被試験端子4に電流パルスを注入したときの電源電流の変化量と比較することで、電源電流の増加が電流パルスの注入による被試験端子の論理反転によるものか、ラッチアップ現象によるものかを判別することが可能となる。本実施形態のラッチアップ試験装置の動作について、図5のフローチャートを参照して説明する。図5は、被試験端子1つ分の試験の流れを示す。複数の被試験端子について試験を行う場合には、被試験端子を変更しつつ、以下の1~7の動作を繰り返す。1まず、電源5を投入した後ステップS1、被試験端子4へのパターンの入力ステップS3とプルアップPU、プルダウンPDの設定を行いステップS2、被試験デバイス1の動作状態を決定する。ここで、電源電流値を電流モニタ6で測定しステップS4、記憶演算装置10に記憶しておく。2次に、被試験端子4のハイインピーダンス検出を行う。図5は、一例として、被試験端子4がHに設定されていた場合、すなわち、ステップS2においてスイッチSW5がONとされていた場合を示す。最初に、スイッチSW5をOFFにし、端子10のレベルをラッチ回路15に記憶するステップS6。3次に、スイッチSW6をONにし、被試験端子の論理をHからLに反転するステップS7。ここで、論理反転後の電源電流を電流モニタ6で測定しステップS8、記憶演算装置10に記憶しておく。4スイッチSW6をOFFにし、端子10のレベルをラッチ回路16に記憶するステップS9。ラッチ回路15と16の出力をEXOR回路17に入力し、被試験端子4がハイインピーダンス状態か否かを判定しステップS10、ハイインピーダンス状態でない場合にはステップS10のNO、ラッチアップ試験を行わずに終了する。5被試験端子4がハイインピーダンス状態である場合にはステップS10のYES、電源投入後の電源電流値初期値と被試験端子の論理反転後の電源電流値を比較しステップS11、電源電流の増分が所定の以下でない場合にはステップS11のNO、ラッチアップ試験を行わずに終了する。所定の値として、例えば、ラッチアップ判定がNGとなる閾値等を用いる。6電源電流の増分が所定の値以下である場合にはステップS11のYES、プルアップ、プルダウンを再設定しステップS12、ハイインピーダンス検出回路のスイッチSW4をOFFにした後ステップS13、スイッチSW2を閉じて被試験端子4に電流パルスを印加するステップS14。7電流パルス印加後の電源電流値を測定しステップS15、初期値と比較することでラッチアップ判定を行うステップS16。結果を記録した後ステップS17、各スイッチSWを初期状態に戻してからステップS17、電源5をOFFにするステップS18。本実施形態では、ラッチアップ試験装置は、ハイインピーダンス検出回路9により、被試験端子4毎に端子状態をチェックし、ハイインピーダンス状態の場合に限り、ラッチアップ試験を行う。これにより、ラッチアップ試験の結果を、各端子がワーストケースの場合に統一することができ、正確なラッチアップ判定を行うことが可能となる。また、上記のハイインピーダンス検出動作を利用して、被試験端子4の論理が反転したときの電源電流を測定し、初期電流値と比較する。比較の結果、論理反転の前後の電源電流値の増分が所定の値よりも大きい場合には、その被試験端子に対するタッチアップ試験を行わずに終了する。これにより、ラッチアップ誤判定を防止することができる。さらに、本実施形態のラッチアップ試験装置によると、ハイインピーダンス検出動作を利用して、ラッチアップ誤判定を防止することで、ラッチアップ誤判定のために余計な回路や動作を追加する必要がない。実施形態2第2の実施形態に係るラッチアップ試験装置について、図面を参照して説明する。本実施形態のラッチアップ試験装置の構成は、第1の実施形態に係るラッチアップ試験装置図1と同一である。図6は、本実施形態と第1の実施形態との間で、ラッチアップ試験の動作が相違する箇所を示す。本実施形態では、第1の実施形態に対して、ハイインピーダンス検出後ステップS10の処理と、被試験端子の論理反転による電源電流増加を判断した後ステップS11の処理が追加されている。第1の実施形態では、被試験端子4がハイインピーダンスか否かを判定しステップS10、ハイインピーダンスでない場合にはステップS10のNO、ラッチアップ試験を行わずに終了するものとした。一方、本実施形態では、端子状態を記録した後ステップS21、ラッチアップ試験を行う。本実施形態によると、試験の最後に結果を記録する際に、試験結果とともに端子状態を記録することで、試験結果と端子状態とを対応付けることが可能となる。また、第1の実施形態では、電源投入後の電源電流値初期値と被試験端子の論理反転後の電源電流値を比較しステップS11、電源電流が所定の値よりも増加していた場合にはステップS11のNO、ラッチアップ試験を行わずに終了するものとした。一方、本実施形態では、ラッチアップ判定の基準となる初期電流値を、論理反転後の電流値に再設定しステップS22、ラッチアップ試験を続行する。すなわち、本実施形態では、論理反転で増加した電源電流値を基準として、ラッチアップ判定を行う。図6を参照すると、本実施形態では、ハイインピーダンス検出後、被試験端子4がハイインピーダンスでない場合にはステップS10のNO、端子の状態H,L出力などを記録してステップS21、試験を続行する。各端子の試験結果と端子状態とを対応付けられるようにすることで、異なる端子状態の間で、試験結果の混同を防ぐことができる。これにより、ハイインピーダンス状態とすることができない被試験端子に対しても、ラッチアップ試験を行うことが可能となる。また、本実施形態では、被試験端子の論理反転により電源電流が増加するような場合にはステップS11のNO、反転後の電源電流をラッチアップ試験の基準電流値としてステップS22、ラッチアップ判定を行う。これにより、論理反転によるラッチアップ誤判定を防止しつつ、当該被試験端子に対するラッチアップ試験を行うことが可能となる。実施形態3第3の実施形態に係るラッチアップ試験装置について、図面を参照して説明する。本実施形態のラッチアップ試験装置の構成は、第1の実施形態に係るラッチアップ試験装置図1と同一である。図7は、本実施形態と第1の実施形態との間で、動作が相違する箇所を示す。本実施形態では、最初に、すべての被試験端子に対してハイインピーダンス検出を行い、被試験端子の状態を確認した後にステップS31~S33、ラッチアップ試験を開始する。電源投入後ステップS1、被試験デバイスの状態を決定して、電源電流値を測定するステップS2~S5。次に、一端子ずつハイインピーダンス検出ステップS31を繰り返すが、そのときに電源電流が変化した場合にはステップS32のNO、試験デバイスの動作状態が変化した可能性がある。そこで、一旦電源をOFFにしてステップS34、再度、電源投入ステップS1と初期化動作を行うステップS2~S5。全端子の検出動作が完了し、端子状態が所望の状態であることを確認した後ステップS33のYES、試験動作を続行する。本実施形態では、ハイインピーダンス検出動作により、最初に全端子の状態を調査する。これにより、被測定デバイス1の動作状態や端子状態が、期待した状態になっているかどうかを確認することができる。これにより、入力したパターンやプルアップ、プルダウン設定が有効かどうかを確認することができ、さらに、設定条件を最適に調整することも可能となる。なお、上記の特許文献等の先行技術文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。"