デバイス領域を有する半導体基板と、前記半導体基板上に配置されたパッケージ層と、前記半導体基板と前記パッケージ層との間に配置され、前記デバイス領域を囲む間隔層と、前記間隔層内に形成された中空パターン、前記間隔層と前記デバイス領域との間に配置された実体パターン、または、それらの組み合わせを含む補助パターンと、を含むチップパッケージ。前記中空パターンは、円形、半円形、楕円形、三角形、正方形、長方形、多角形、またはそれらの組み合わせを有する請求項1に記載のチップパッケージ。前記実体パターンは、半円形、楕円形、三角形、正方形、長方形、多角形、またはそれらの組み合わせを有する請求項1に記載のチップパッケージ。前記実体パターンは、互いに離れている複数の柱状構造、前記デバイス領域を囲む連続的パターン、または、中空構造を有する連続的パターンを含む請求項1に記載のチップパッケージ。前記実体パターンのパターン密度は、前記デバイス領域に対して非対称である請求項1に記載のチップパッケージ。前記間隔層と前記半導体基板との間、または、前記間隔層と前記パッケージ層との間に配置された接着層を更に含み、前記接着層の少なくとも一部は、前記中空パターン内に充填されている請求項1に記載のチップパッケージ。前記間隔層は、感光性絶縁材料を含む請求項1に記載のチップパッケージ。前記間隔層および前記補助パターンは、同じ材料で形成されている請求項1に記載のチップパッケージ。前記半導体基板は、前記デバイス領域を囲む周囲ボンディングパッド領域、および、前記周囲ボンディングパッド領域内に配置された導電パッドを更に含む請求項1に記載のチップパッケージ。前記半導体基板の表面上に配置され、前記導電パッドを露出するスルーホールと、前記半導体基板の前記表面上に配置され、前記スルーホールの側壁にまで延伸する絶縁層と、前記絶縁層上に配置されて前記スルーホールの底部にまで延伸し、前記導電パッドに電気的接続する導電トレース層と、前記導電トレース層および前記絶縁層を覆い、前記導電トレース層を露出する開口を有する保護層と、前記保護層の開口内に配置され、前記導電トレース層と電気的接続する導電性バンプと、を更に含む請求項9に記載のチップパッケージ。前記実体パターンは、前記間隔層によって囲まれた領域全域にわたる、少なくとも1つのバーパターンを含む請求項1に記載のチップパッケージ。前記実体パターンは、前記間隔層によって囲まれた領域全域にわたる線に沿って配列された複数の柱状構造を含む請求項1に記載のチップパッケージ。パッケージ層を提供するステップと、前記パッケージ層上に間隔材料コーティングを形成するステップと、前記間隔材料コーティングをパターニングし、間隔層および補助パターンを形成するステップと、複数のデバイス領域、および、任意の2つの隣接する前記デバイス領域間のけがき線を含む半導体ウエハを提供するステップと、前記パッケージ層を前記半導体ウエハに接合するステップであり、そのとき、前記間隔層は前記半導体ウエハの前記デバイス領域を囲み、かつ、前記補助パターンは、前記間隔層内に形成された中空パターン、前記けがき線上に配置された中空パターン、前記間隔層と前記デバイス領域との間に配置された実体パターン、または、それらの組み合わせを含むステップと、前記けがき線に沿って前記半導体ウエハを切断し、複数のチップパッケージを形成するステップと、を含むチップパッケージの製造方法。前記中空パターンは、円形、三角形、正方形、楕円形、長方形、多角形、またはそれらの組み合わせの形状であり、前記実体パターンは、円形、三角形、正方形、楕円形、長方形、多角形、もしくはそれらの組み合わせの形状であるか、または、互いに離れている複数の柱状構造を含む請求項13に記載のチップパッケージの製造方法。前記実体パターンは、前記デバイス領域を囲む連続的パターンを含む請求項13に記載のチップパッケージの製造方法。前記実体パターンは、中空構造を有する連続的パターンを含む請求項13に記載のチップパッケージの製造方法。前記実体パターンのパターン密度は、前記デバイス領域に対して非対称である請求項13に記載のチップパッケージの製造方法。前記間隔層と前記半導体基板との間、または、前記間隔層と前記パッケージ層との間に接着層を形成するステップを更に含み、前記接着層の少なくとも一部は、前記中空パターン内に充填されている請求項13に記載のチップパッケージの製造方法。前記間隔層は、感光性絶縁材料を含む請求項13に記載のチップパッケージの製造方法。前記間隔層および前記補助パターンは、同じ材料で形成されている請求項13に記載のチップパッケージの製造方法。前記半導体基板は、前記デバイス領域を囲む周囲ボンディングパッド領域、および前記周囲ボンディングパッド領域内に配置された導電パッドを更に含む請求項13に記載のチップパッケージの製造方法。前記半導体ウエハは、前記半導体基板の表面上に配置され、前記導電パッドを露出するスルーホールと、前記半導体基板の前記表面上に配置され、前記スルーホールの側壁にまで延伸する絶縁層と、前記絶縁層上に配置されて前記スルーホールの底部にまで延伸し、前記導電パッドに電気的接続する導電トレース層と、前記導電トレース層および前記絶縁層を覆い、前記導電トレース層を露出する開口を有する保護層と、前記保護層の開口内に配置され、前記導電トレース層と電気的接続する導電性バンプと、を更に含む請求項13に記載のチップパッケージの製造方法。前記実体パターンは、前記間隔層によって囲まれた領域全域にわたる、少なくとも1つのバーパターンを含む請求項13に記載のチップパッケージの製造方法。前記実体パターンは、前記間隔層によって囲まれた領域全域にわたる線に沿って配列された複数の柱状構造を含む請求項13に記載のチップパッケージの製造方法。本発明の実施形態は、デバイス領域を有する半導体基板と、前記半導体基板上に配置されたパッケージ層と、前記半導体基板と前記パッケージ層との間に配置され、前記デバイス領域を囲む間隔層と、前記間隔層に形成された中空パターン、前記間隔層と前記デバイス領域との間に配置された実体パターン、またはそれらの組み合わせを含む補助パターンと、を含むチップパッケージを提供する。本発明の実施形態は、パッケージ層を提供するステップ、前記パッケージ層上に間隔材料コーティングを形成するステップ、前記間隔材料コーティングをパターニングし、間隔層および補助パターンを形成するステップ、複数のデバイス領域および任意の2つの隣接の前記デバイス領域間のけがき線スクライブ線を含む半導体ウエハを提供するステップ、前記パッケージ層を前記半導体ウエハに接合し、その中の前記間隔層は前記半導体ウエハのデバイス領域を囲み、かつ、前記補助パターンは、前記間隔層に形成された中空パターン、前記けがき線に配置される中空パターン、前記間隔層と前記デバイス領域との間に配置される実体パターン、またはそれらの組み合わせを含むステップ、ならびに、前記けがき線に沿って前記半導体ウエハを切断し、複数のチップパッケージを形成するステップ、を含むチップパッケージを製造する方法を更に提供する。詳細な説明は、添付の図面を参照して以下の実施形態で説明される。本発明は、添付の図面を参照して詳細に説明される。図または説明において、同様の、または同一の符号は、同様の、または同一の要素を指定するのに用いられる。また、図に表される実施形態の形状または厚さは、簡易化のために、または符号付けを容易にするために拡大されている場合がある。また、図に示された各要素が説明される。注意する点は、ここに示されない、または説明されないどの要素も従来技術に知られるどの種類の要素であってもよいことである。また、本実施形態は、本発明を実施するための特定の実施例に過ぎず、本発明の範囲を限定するものではない。本発明の実施形態では、画像センサパッケージの製造方法が例に用いられる。即ち、本発明の実施形態のチップパッケージが、能動素子もしくは受動素子、または、デジタル回路もしくはアナログ回路を有する電子部品、例えば、光電素子、微小電気機械システムMEMS、マイクロ流体システム、および、熱、光もしくは圧力を検出する物理センサなどに用いることができるのは、当業者にとって当然である。特に、ウエハスケールパッケージWSPプロセスは、例えば、画像センサデバイス、発光ダイオードLED、太陽電池、RF回路、アクセラレータ、ジャイロスコープ、マイクロアクチュエータ、弾性表面波デバイス、圧力センサ、または、インクジェットプリンターヘッドなどの半導体チップをパッケージするのに用いられることができる。上述のウエハスケールパッケージプロセスは、主に、ウエハステージでパッケージプロセスが完了した後、チップを有するウエハはカットされ、別々の独立のパッケージを得ることを意味する。しかしながら、特定の実施形態では、別々の独立のチップは、支持ウエハsupportingwafer上に再分布され、次いでパッケージされることができ、それはウエハスケールパッケージプロセスとも呼ばれることができる。また、上述のウエハスケールパッケージプロセスは、集積回路を有する複数のウエハを堆積することで多層集積回路デバイスのチップパッケージを形成するように用いられることもできる。本発明の実施形態では、補助パターンは、間隔層と半導体基板/ガラス基板間の応力を低下させ、かつまたは空洞cavityへの支持力を増加させるのに用いられる。本発明の好ましい実施形態は、図1~図14を参照しながら以下に詳細に説明される。図1を参照すると、本発明の実施形態のチップパッケージの断面図が表されている。半導体基板100は、例えばチップを含む半導体ウエハをカットすることで形成される。半導体基板100は、デバイス領域100Aおよびデバイス領域100Aを囲む周囲ボンディングパッド領域100Bを有する。デバイス領域100Aは、画像センサデバイス、または微小電気機械構造などの半導体デバイスを有する。本実施形態では、マイクロレンズアレイ117は、デバイス領域100Aに形成され、光を画像センサデバイスに導く。この場合、デバイス領域100Aは、画像センサ領域と見なされることができる。導電パッド104およびシールリング106は、半導体基板100の周囲ボンディングパッド領域100Bに配置される。導電パッド104、例えば、ボンディングパッドは、金属トレース図示されていないによってチップの内部に接続する。シールリング106は、チップの最外縁に配置され、ダイシングプロセスの間、半導体ウエハの亀裂がチップ内に進行することを防ぐ。シールリング106は、チップの内部と電気的絶縁される。半導体基板100の背面102は、導電パッド104を露出するスルーホール118を有する。絶縁層120は、半導体基板の背面102に配置され、スルーホール118の側壁にまで延伸する。導電トレース層122は、絶縁層120上に配置されてスルーホール118の底部にまで延伸し、導電パッド104に電気的接続する。保護層124は、導電トレース層122および絶縁層120を覆い、導電トレース層122の一部を露出する開口126を有する。導電性バンプ128は、保護層124の開口126内に配置され、導電トレース層122と電気的接続する。半導体基板100の前面101は、パッケージ層114に接合され、間隔層110は、その間に配置される。間隔層110は、デバイス領域100Aを囲み、半導体基板100とパッケージ層114との間の空洞116を規定する。パッケージ層114は、ガラス基板、石英基板、オパール基板、プラスチック基板、または、光を通過させる任意の他の透明基板などの透明基板であることができる。フィルターおよび/または反射防止層は、パッケージ層114上に選択的に形成されることができる。非感光性デバイスチップdevicechipの実施形態では、パッケージ層114は、例えばシリコンの被覆層などの半導体材料層であることができる。本実施形態では、間隔層110は、まずパッケージ層114上に形成され、接着層112によって半導体基板100に接合され、接着層112が間隔層110と半導体基板100との間に配置される。他の実施形態では、間隔層110は、まず半導体基板100上に形成され、接着層によってパッケージ層114に接合され、接着層が間隔層110とパッケージ層114との間に配置される。さらに他の実施形態では、間隔層110は、接着層を用いることなく、半導体ウエハ半導体基板100とパッケージ層114に直接接合される。本発明では、パッケージ層114と半導体基板100間の補足的な補助パターンは、チップパッケージの信頼性を向上させるように設計されている。1つの実施形態では、補助パターンは、間隔層110内に形成された中空パターン111Aであるこの平面図は、図2に表されている。中空パターン111Aは、間隔層110と基板/パッケージ層との間の応力を緩和し、チップパッケージの信頼性を向上させることができる。また、圧縮力は、ボンディングプロセス中、パッケージにかかるはずである。仮にかけられた圧縮力が充分でないとき、間隔層と基板/パッケージ層との間の境界に、ボイドvoidが存在する可能性があり、パッケージの信頼性が低くなる。中空パターン111Aは、間隔層110の表面積を減少させるため、一定の圧縮力での間隔層110への圧力を増し、間隔層110の材料が基板/パッケージ層と緊密に接合されることで、チップパッケージプロセスの収率およびパッケージの信頼性を向上させることができる。注意する点は、図2に示された中空パターン111Aは円形開口部であるが、本発明がこれに限定されないことである。本発明では、中空パターンは、他の形状、例えば、半円形、楕円形、三角形、正方形、長方形、多角形、またはそれらの組み合わせでもよい。また、中空パターンは、間隔層内に非対称に配置されることもできる。接着層を用いた1つの実施形態では、接着層112の少なくとも一部が中空パターン111Aに充填される。図3~6は、本発明の他の実施形態のチップパッケージの平面図を更に表している。本発明の補助パターンは、間隔層110とデバイス領域100Aとの間の実体パターンであってもよい。本発明において、間隔層という用語は、デバイス領域の最外部を囲む単一の連続構造を指す。また、実体パターンmaterialpatternは、間隔層とデバイス領域との間のソリッドsolidのパターンまたは非ソリッドnonsolidのパターンのいずれかを指す。図3では、実体パターン111Bは、互いに分離された柱状構造で形成される。図4では、実体パターン111Cは、デバイス領域100Aを囲む連続的パターンである。図5では、補助パターンは、柱状構造で形成される実体パターン111Bおよびデバイス領域100Aを囲む連続的パターン実体パターン111Cの両方を含む。図6では、補助パターン実体パターン111Dは、中空構造1111を有する連続的パターンである。実体パターンおよび上述の間隔層は、同じ材料で形成される。上述の実体パターンは、パッケージ層に補足的な支持力を提供し、大型チップ>7×7mmのウエハレベルパッケージを得る。また、実体パターンは、半導体ウエハの薄化プロセス中に補足的な支持力を提供し、半導体基板の厚さを減少することができる。また、デバイス領域の側の実体パターンは、マスク層となり、デバイス領域内の画像センサデバイスのノイズを低下させることもできる。当然わかることであるが、図3に表されている実体パターン111Bは、円形状の柱状構造で形成されているが、本発明はこれに限定されない。逆に、本発明の実体パターンは、他の形状、例えば、半円形、楕円形、三角形、正方形、長方形、多角形、またはそれらの組み合わせでもよい。また、デバイス領域は、必ずしも空洞の中央にあるとは限らず図3参照、上述の実体パターンは、デバイス領域に対して、非対称的な方式で配置することができる。例えば、図3では、実体パターン111Bは、より広い領域即ちデバイス領域100Aの右側内でより高いパターン密度を有し、より狭い領域即ちデバイス領域100Aの左側でより低いパターン密度を有する。図7は、本発明の他の実施形態のチップパッケージを表しており、チップパッケージの補助パターンは、間隔層110内に形成された中空パターン111A、および、間隔層110とデバイス領域100Aとの間の実体パターン111Bの両方を含む。本発明の他の実施形態に基づき、補助パターンは、けがき線上に配置することもできる。この場合、補助パターンは、ダイシングプロセス後、分離されたチップパッケージ内に表されず、よって、この実施形態は以下の製造方法に詳述される。図8を参照すると、本発明の実施形態の製造方法に基づいて、パッケージ層114がまず提供され、間隔材料コーティングSpacingmaterialcoating108がパッケージ層114上に形成される。パッケージ層114は、例えば、ガラス基板または他の無地のシリコンウエハである。間隔材料コーティング108は、感光性絶縁材料例えば、エポキシ材料、はんだマスク材料などであることができ、好適な塗布手段によって形成される。図9を参照すると、間隔材料コーティング108は、パターニングされて、間隔層110および補助パターンを形成する。パターニングプロセスのステップは、露光プロセスおよび現像プロセスを含むことができる。補助パターンは、中空パターン111Aであるが、例として、当業者は他のタイプの補助パターンも同様の方式で形成してもよいことが理解できるであろう。次いで、図10に示されるように、補助パターンおよび間隔層を有するパッケージ層114は、半導体ウエハ100に接合され、間隔層110は、パッケージ層114を半導体ウエハ100から分離させる。同時に、間隔層110によって囲まれた空洞116が形成される。上述のように、本実施形態では、間隔層110は、まずパッケージ層114上に形成され、接着層112によって半導体基板100に接合される。他の実施形態では、また、間隔層110がまず半導体基板100上に形成され、接着層によって、または接着層を用いることなく、パッケージ層114に接合される。上述の接着層は、スクリーン印刷によって間隔層110上に塗布され、接着層のパターンは、間隔層110のパターンと実質的に同じである。複数のチップを含む半導体ウエハ100は、通常、シリコンウエハであり、前面101および背面102を有する。半導体ウエハ100は、デバイス領域100Aおよびデバイス領域100Aを囲む周囲ボンディングパッド領域100Bから構成される。デバイス領域100Aは、画像センサデバイス、または微小電気機械構造などの半導体デバイスを有する。本実施形態では、マイクロレンズアレイ117は、デバイス領域100A上に形成され、光を画像センサデバイス上に導く。この場合、デバイス領域100Aは、画像センサ領域と見なされることができる。半導体ウエハ100は、周囲ボンディングパッド領域100Bの周囲に導電パッド104およびシールリング106を更に有する。導電パッド104およびシールリング106は、金属間誘電体IMD層103内に形成される金属層およびビアで形成されている。シールリング106は、導電パッド104およびデバイス領域100Aを囲む。けがき線SLは、任意の2つの隣接のシールリング106の間に定義される。次いで、図11を参照すると、スルーホール118は、半導体ウエハ100の背面102上に形成されて導電パッド104を露出する。そのスルーホール118の形成前、ウエハは、研磨、エッチングなどによって背面から薄化することができる。スルーホール118は、フォトリソグラフィおよびエッチングプロセスまたはレーザ穴あけlaserdrillingによって形成され得る。そして、絶縁層120は、半導体ウエハ100の背面上およびスルーホール118の側壁上に形成される。絶縁層120は、非感光性絶縁材料、例えば、酸化ケイ素、窒化ケイ素、またはオキシ窒化ケイ素で形成されることができる。絶縁材料は、熱酸化、化学蒸着、または物理蒸着を用いることで、半導体ウエハのスルーホール118の背面、側壁および底部上に適合して形成される。次いで、スルーホール118の底部上の絶縁層の一部は、フォトリソグラフィおよびエッチングプロセスによって除去され、図11に示される絶縁層120を形成する。次いで、導電トレース層122を、絶縁層120上に配置してスルーホール118の底部にまで延伸させ、導電パッド104に電気的接続する。例えば、銅、アルミニウム、またはニッケルで形成された導電材料層は、例えば、スパッタリング、蒸着、または電気めっきプロセスによって、絶縁層120上、かつスルーホール118内に配置される。次いで、導電材料層は、フォトリソグラフィおよびエッチングプロセスによってパターニングして、上述の導電トレース層122を形成する。図12に示されるように、保護層124例えばはんだマスクは、絶縁層120および導電トレース層122に塗布され、導電トレース層122を覆う。次いで、保護層124は、パターニングされて開口126を形成し、導電トレース層122の一部を露出する。次いで、はんだを保護層124の開口126内に塗布し、リフロープロセスをはんだに対して行い、はんだボールまたははんだペーストであることができる導電性バンプ128を形成する。次いで、半導体ウエハ100は、図1に表されるように、ダイシングブレードを用いてけがき線SLに沿って切断され、チップパッケージを形成する。図13は、本発明の実施形態に基づく、けがき線上に配置された補助パターンを表している。本発明に基づき、図9のパターンニングプロセス中、中空パターン111Eは、けがき線SLに対応して形成され、作製されたパッケージ層は、半導体ウエハ100に接合されて図13に表されている構造を形成する。図14は、本実施形態の平面図を表しており、中空パターン111Eは、複数の円形開口、または他の形状例えば長方形の開口を有する。けがき線SL上の中空パターン111Eは、ボンディングプロセス中のハーメチック気密封止パッケージを得るのに必要な作用力を低下させることができ、必要ならば、予備の間隔材料を収容する余分のスペースを提供することができ、切断プロセス中、完全に除去されることができる。また、本発明の実施形態の材料パターンは、他のバリエーションを有してもよい。図15~18は、本発明の実施形態の異なる材料パターンを有するチップパッケージを表している。図15では、材料パターン実体パターン111Fは、間隔層110によって囲まれた領域100C全域にわたるバーパターンbarpatternを含む。デバイス領域100Aは、材料パターン111Fの片側に配置される。図16では、材料パターン実体パターン111Gは、領域100C全域にわたる2つのバーパターンbarpatternBを含み、2つのバーパターンBは、平行であっても平行でなくてもよい。本実施形態では、デバイス領域100Aは、2つのバーパターンBの間に配置される。もう1つの実施形態では、デバイス領域100Aは、2つのバーパターンBの同じ側に配置される。図17では、材料パターン実体パターン111Hは、3つのバーパターンB1、B2、B3を含む。バーパターンB1は、領域100C全域にわたる。バーパターンB2、B3は、一端にあるバーパターンB1およびもう一端にある間隔層110と接続する。バーパターンB2、B3は、それぞれ、バーパターンB1を挟んで反対側にある。図18では、材料パターン実体パターン111Iは、間隔層110によって囲まれた領域100Cの全域にわたる線例えば図に表されている点線に沿って配列された複数の柱状構造Pを含む。これに鑑みて、本発明の実施形態は、補助パターンを用いることで少なくとも次の利点を提供する。1.中空パターンは、間隔層と基板/パッケージ層との間の応力を緩和し、チップパッケージの信頼性を向上させることができる。2.実体パターンは、補足的な支持力を提供し、大型チップのウエハレベルパッケージを得て、ウエハの厚さを減少することができる。3.デバイス領域と間隔層との間の実体パターンは、マスク層となり、画像センサデバイスのノイズを低下させることができる。本発明は、実施例の方法及び望ましい実施の形態によって記述されているが、それらの実施形態に限定されるものではないことは理解される。逆に、本発明は、種々の変更及び同様の配置をカバーするものである当業者には明白なように。よって、添付の請求の範囲は、最も広義な解釈が与えられ、全てのこのような変更及び同様の配置を含むべきである。