入力電圧を受ける第1のMOSトランジスタと、前記第1のMOSトランジスタとカスコード接続される電流源と、を備え、前記電流源は、前記第1のMOSトランジスタとカスコード接続される第2のMOSトランジスタと、前記第1のMOSトランジスタと前記第2のMOSトランジスタとの共通接続部と、前記第2のMOSトランジスタのゲートとの間に接続されるコンデンサと、前記第2のMOSトランジスタのバイアスを印加する経路上に配置される抵抗と、を備えることを特徴とするソースフォロア回路。前記共通接続部は、スイッチを介して負荷と接続されることを特徴とする請求項1に記載のソースフォロア回路。前記1のMOSトランジスタと前記第2のMOSトランジスタとは、同じ導電型のMOSトランジスタであることを特徴とする請求項1または請求項2に記載のソースフォロア回路。このように、従来のソースフォロア回路では、MOSトランジスタM1の駆動能力が高いが、電流源として機能するMOSトランジスタM2の駆動能力が劣る。通常、回路の消費電力は駆動能力の劣る側で決まるので、回路の消費電力やエリアが増大してしまうという課題がある。以上の説明は、図4に示すように、回路をN型のMOSトランジスタで構成する場合であるが、これに代えて回路をP型のMOSトランジスタで構成する場合にも、上記と同様の課題がある。そこで、本発明の目的は、上記の課題に鑑み、電流源側の駆動能力の大幅な改善を図り、回路の消費電力やエリアの大幅な削減を図るようにしたソースフォロア回路を提供することにある。上記の課題を解決して本発明の目的を達成するために、本発明は、以下のように構成される。第1の発明は、入力電圧を受ける第1のMOSトランジスタと、前記第1のMOSトランジスタとカスコード接続される電流源と、を備え、前記電流源は、前記第1のMOSトランジスタとカスコード接続される第2のMOSトランジスタと、前記第1のMOSトランジスタと前記第2のMOSトランジスタとの共通接続部と、前記第2のMOSトランジスタのゲートとの間に接続されるコンデンサと、前記第2のMOSトランジスタのバイアスを印加する経路上に配置される抵抗と、を備える。第2の発明は、第1の発明において、前記共通接続部は、スイッチを介して負荷と接続される。第3の発明は、第1または第2の発明において、前記1のMOSトランジスタと前記第2のMOSトランジスタとは、同じ導電型のMOSトランジスタである。このような構成の本発明によれば、電流源側の駆動能力の大幅な改善を図ることができ、回路の消費電力やエリアの大幅な削減を図ることができる。以下、本発明の実施形態について図面を参照して説明する。第1実施形態図1は、本発明の第1実施形態の回路図である。第1実施形態に係るソースフォロア回路は、図1に示すように、入力電圧Vinを受けるN型のMOSトランジスタM1と、MOSトランジスタM1にカスコード接続される電流源10と、を備えている。そして、MOSトランジスタM1と電流源10との共通接続部が出力端子20に接続され、この出力端子20から出力電圧Voutが出力される。MOSトランジスタM1のゲートは入力端子30に接続され、入力端子30には入力電圧Vinが印加される。MOSトランジスタM1のドレインは電源端子40に接続され、電源端子40には電源電圧VDDが印加される。MOSトランジスタM1のソースは、出力端子20と後述のMOSトランジスタM2のドレインとに接続される。電流源10は、図1に示すように、MOSトランジスタM1と同じ導電型であるN型のMOSトランジスタM2と、コンデンサC1と、抵抗R1と、を備えている。MOSトランジスタM2は、MOSトランジスタM1とカスコード接続される。すなわち、MOSトランジスタM2のドレインはMOSトランジスタM1のソースと接続され、MOSトランジスタM2のソースは接地される。そして、MOSトランジスタM1とMOSトランジスタM2との共通接続部は、出力端子20に接続される。コンデンサC1は、出力端子20とMOSトランジスタM2のゲートとの間に接続される。抵抗R1は、例えば高抵抗からなり、MOSトランジスタM2のバイアス電圧Vbiasを印加する経路上に配置されている。具体的には、抵抗R1は、MOSトランジスタM2のゲートとバイアス印加端子50との間に配置される。このため、MOSトランジスタM2のゲートには、抵抗R1を介してバイアス電圧Vbiasが印加される。このような構成によれば、MOSトランジスタM2のゲート電圧Vaは、定常状態例えば出力電圧Voutに変化がない状態ではバイアス電圧Vbiasに等しい。しかし、出力電圧Voutが急激に変化をした場合には、コンデンサC1がハイパスフィルタとなって、その出力電圧Voutの変化に連動してMOSトランジスタM2のゲート電圧Vaも変化する。次に、第1実施形態の動作例について、図1を参照して説明する。第1実施形態は、例えばスイッチトキャパシタ回路のコンデンサを負荷として駆動する場合には、図1に示すように、出力端子20にスイッチ60を介してコンデンサCLが接続される。この動作説明は、スイッチ60があるタイミングφ1でオンになり、出力端子20とコンデンサCLが接続される場合である。そして、コンデンサCLが出力端子20に接続される直前のコンデンサCLの初期電圧をVxとする。いま、コンデンサCLの初期電圧Vxが出力電圧Voutに対して低い場合、タイミングφ1で出力端子20がコンデンサCLと接続されると、出力端子20からコンデンサCLへ電荷の移動が生じるので、出力電圧Voutは元の電圧タイミングφ1以前の電圧から下がる。すると、MOSトランジスタM1のゲートとソース間の電圧Vgsが大きくなり、MOSトランジスタM1はその電圧Vgsの2乗に比例して大きな電流を流す。その結果、MOSトランジスタM1に流れる電流の増加によって、出力電圧Voutは急激に元の電圧に戻る。一方、コンデンサCLの初期電圧Vxが出力電圧Voutに対して高い場合、タイミングφ1で出力端子20がコンデンサCLと接続されると、コンデンサCLから出力端子20へ電荷の移動が生じるので、出力電圧Voutは元の電圧から上がる。すると、MOSトランジスタM1のゲートとソース間の電圧Vgsが下がり、MOSトランジスタM1はその電圧Vgsの2乗に比例して電流が減る。また、MOSトランジスタM2のゲート電圧Vaは、コンデンサC1によってバイアス電圧Vbiasに対して上がる。すると、MOSトランジスタM2のゲートとソース間の電圧Vgsが大きくなり、MOSトランジスタM2にはその電圧Vgsの2乗に比例して大きな電流が流れる。その結果、出力電圧VoutはMOSトランジスタM1の電流の減少と、MOSトランジスタM2の電流の増加により、図4の従来回路に比べて非常に急激短時間に元の電圧に戻る。図2は、コンデンサCLの初期電圧Vxが出力電圧Voutに対して高い場合において、出力電圧Voutの変化例のシミュレーション結果を示す。図2において、曲線aは第1実施形態の出力電圧Voutであり、曲線bは図4の従来回路の出力電圧Voutである。図2によれば、第1実施形態では、従来回路に比べて短時間に元の電圧に戻ることがわかる。以上のように、第1実施形態では、MOSトランジスタM2、コンデンサC1および抵抗R1を含む電流源10を備えるようにしたので、MOSトランジスタM1の駆動能力を確保しつつ、MOSトランジスタM2の駆動能力の大幅な向上を図ることができる。このため、第1実施形態によれば、従来に比べて、回路の消費電力やエリアの大幅な削減を図ることができる。第2実施形態図3は、本発明の第2実施形態の回路図である。第2実施形態に係るソースフォロア回路は、図1に示すN型のMOSトランジスタM1、M2を、図3に示すように、P型のMOSトランジスタM3、M4に置き換えたものである。すなわち、第2実施形態は、図3に示すように、入力電圧Vinを受けるP型のMOSトランジスタM3と、MOSトランジスタM3にカスコード接続される電流源10aと、を備えている。そして、MOSトランジスタM3と電流源10aとの共通接続部が出力端子20に接続され、この出力端子20から出力電圧Voutが出力される。MOSトランジスタM3のゲートは入力端子30に接続され、入力端子30には入力電圧Vinが印加される。MOSトランジスタM3のドレインは接地される。MOSトランジスタM3のソースは、出力端子20と後述のMOSトランジスタM4のドレインとに接続される。電流源10aは、図3に示すように、MOSトランジスタM3と同じ導電型であるP型のMOSトランジスタM4と、コンデンサC1と、抵抗R1と、を備えている。MOSトランジスタM4は、MOSトランジスタM3とカスコード接続される。すなわち、MOSトランジスタM4のドレインはMOSトランジスタM3のソースと接続され、MOSトランジスタM4のソースは電源端子40に接続され、電源端子40には電源電圧VDDが印加される。そして、MOSトランジスタM3とMOSトランジスタM4との共通接続部は、出力端子20に接続される。コンデンサC1は、出力端子20とMOSトランジスタM4のゲートとの間に接続される。抵抗R1は、例えば高抵抗からなり、MOSトランジスタM4にバイアス電圧Vbiasを印加する経路上に配置されている。具体的には、抵抗R1は、MOSトランジスタM4のゲートとバイアス印加端子50との間に配置される。このため、MOSトランジスタM4のゲートには、抵抗R1を介してバイアス電圧Vbiasが印加される。このような構成によれば、MOSトランジスタM4のゲート電圧Vaは、定常状態ではバイアス電圧Vbiasに等しい。しかし、出力電圧Voutが急激な変化をした場合には、コンデンサC1がハイパスフィルタとなって、その出力電圧Voutの変化に連動してMOSトランジスタM4のゲート電圧Vaも変化する。次に、第2実施形態の動作例について、図3を参照して説明する。第2実施形態は、例えばスイッチトキャパシタ回路のコンデンサを負荷として駆動する場合には、図3に示すように、出力端子20にスイッチ60を介してコンデンサCLが接続される。この動作説明は、スイッチ60があるタイミングφ1でオンになり、出力端子20とコンデンサCLが接続される場合である。そして、コンデンサCLが出力端子20に接続される直前のコンデンサCLの初期電圧をVxとする。いま、コンデンサCLの初期電圧Vxが出力電圧Voutに対して高い場合、タイミングφ1で出力端子20がコンデンサCLと接続されると、コンデンサCLから出力端子20へ電荷の移動が生じるので、出力電圧Voutは元の電圧から上がる。すると、MOSトランジスタM3のゲートとソース間の電圧Vgsが大きくなり、MOSトランジスタM3はその電圧Vgsの2乗に比例して大きな電流を流す。その結果、MOSトランジスタM3に流れる電流の増加によって、出力電圧Voutは急激に元の電圧に戻る。一方、コンデンサCLの初期電圧Vxが出力電圧Voutに対して低い場合、タイミングφ1で出力端子20がコンデンサCLと接続されると、出力端子20からコンデンサCLへ電荷の移動が生じるので、出力電圧Voutは元の電圧から下がる。すると、MOSトランジスタM3のゲートとソース間の電圧Vgsが下がり、MOSトランジスタM3はその電圧Vgsの2乗に比例して電流が減る。また、MOSトランジスタM4のゲート電圧Vaは、コンデンサC1によってバイアス電圧Vbiasに対して下がる。すると、MOSトランジスタM4のゲートとソース間の電圧Vgsが大きくなり、MOSトランジスタM4にはその電圧Vgsの2乗に比例して大きな電流が流れる。その結果、出力電圧VoutはMOSトランジスタM3の電流の減少と、MOSトランジスタM4の電流の増加により、図4の従来回路に比べて非常に急激短時間に元の電圧に戻る。以上のように、第2実施形態では、MOSトランジスタM4、コンデンサC1および抵抗R1を含む電流源10aを備えるようにしたので、MOSトランジスタM3の駆動能力を確保しつつ、MOSトランジスタM4の駆動能力の大幅な向上を図ることができる。このため、第2実施形態によれば、従来に比べて、回路の消費電力やエリアの大幅な削減を図ることができる。