"第1導電型の半導体基板内に形成された第1のLDMOSトランジスタを備え、前記第1のLDMOSトランジスタが、前記半導体基板内に、基板表面から下方に向けて形成された前記半導体基板より高濃度の前記第1導電型のボディ領域と、前記半導体基板内に、前記ボディ領域の底面と接触するように前記ボディ領域よりも深い位置に形成された前記半導体基板より高濃度の前記第1導電型の埋め込み拡散領域と、前記ボディ領域内に、基板表面から下方に向けて形成された前記第1導電型とは異なる第2導電型のソースコンタクト領域と、前記ボディ領域内に、基板表面から下方に向けて形成された前記ボディ領域より高濃度の前記第1導電型のボディコンタクト領域と、前記半導体基板内に、基板表面から下方に向けて前記半導体基板の基板面に平行な方向に前記ボディ領域と端部が接触する位置に形成された前記第2導電型のドリフト領域と、前記ドリフト領域内に、基板表面から下方に向けて前記半導体基板の基板面に平行な方向に前記ボディ領域と離間した位置に形成された当該ドリフト領域より高濃度の前記第2導電型のドレインコンタクト領域と、前記ソースコンタクト領域と前記ドリフト領域間の前記ボディ領域の上方に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を備えて構成され、前記埋め込み拡散領域が、前記半導体基板の基板面に平行な方向に、少なくとも前記ボディ領域から前記ドレインコンタクト領域の前記ボディ領域から最も離間した遠方端の下方まで延在していることを特徴とする半導体装置。前記埋め込み拡散領域が、前記半導体基板の基板面に平行な方向に、少なくとも前記ボディ領域から前記ドリフト領域の前記ボディ領域から最も離間した遠方端の下方まで延在していることを特徴とする請求項1に記載の半導体装置。前記ドリフト領域の前記ボディ領域から最も離間した遠方端より遠方側の前記半導体基板内に、基板表面から下方に向けて形成された前記半導体基板より高濃度の前記第1導電型の基板コンタクト領域と、基板表面から下方に向けて形成された前記第2導電型の第1拡散領域を夫々備え、前記第1拡散領域内に、基板表面から下方に向けて形成された前記第1拡散領域より高濃度の前記第2導電型の第1高濃度拡散領域を備え、前記ボディコンタクト領域と前記基板コンタクト領域と前記第1高濃度拡散領域が相互に同電位となるように電気的に接続されていることを特徴とする請求項1または2に記載の半導体装置。前記ドリフト領域が、前記ボディ領域の外周を取り囲むように環状に形成され、前記基板コンタクト領域が、前記ドリフト領域の外周を取り囲むように2重の環状に形成され、前記第1拡散領域が、内側の環状の前記基板コンタクト領域と外側の環状の前記基板コンタクト領域の間の環状領域に、環状に形成されていることを特徴とする請求項3に記載の半導体装置。前記ドリフト領域内に、基板表面から下方に向けて形成された前記半導体基板より高濃度の前記第1導電型の第2高濃度拡散領域、または、前記ドレインコンタクト領域以外の基板表面において前記ドリフト領域とショットキー接合するショットキー接合部を備え、前記第2高濃度拡散領域を備える場合、前記ドレインコンタクト領域と前記第2高濃度拡散領域が相互に同電位となるように電気的に接続され、前記ショットキー接合部を備える場合、前記ドレインコンタクト領域と前記ショットキー接合部が相互に同電位となるように電気的に接続されていることを特徴とする請求項1~4の何れか1項に記載の半導体装置。第1導電型の半導体基板内に形成された第1のLDMOSトランジスタを備え、前記第1のLDMOSトランジスタが、前記半導体基板内に、基板表面から下方に向けて形成された前記半導体基板より高濃度の前記第1導電型のボディ領域と、前記ボディ領域内に、基板表面から下方に向けて形成された前記第1導電型とは異なる第2導電型のソースコンタクト領域と、前記ボディ領域内に、基板表面から下方に向けて形成された前記ボディ領域より高濃度の前記第1導電型のボディコンタクト領域と、前記半導体基板内に、基板表面から下方に向けて前記半導体基板の基板面に平行な方向に前記ボディ領域と端部が接触する位置に形成された前記第2導電型のドリフト領域と、前記ドリフト領域内に、基板表面から下方に向けて前記半導体基板の基板面に平行な方向に前記ボディ領域と離間した位置に形成された当該ドリフト領域より高濃度の前記第2導電型のドレインコンタクト領域と、前記ソースコンタクト領域と前記ドリフト領域間の前記ボディ領域の上方に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を備えて構成され、前記ドリフト領域内に、基板表面から下方に向けて形成された前記半導体基板より高濃度の前記第1導電型の第2高濃度拡散領域、または、前記ドレインコンタクト領域以外の基板表面において前記ドリフト領域とショットキー接合するショットキー接合部を備え、前記第2高濃度拡散領域を備える場合、前記ドレインコンタクト領域と前記第2高濃度拡散領域が相互に同電位となるように電気的に接続され、前記ショットキー接合部を備える場合、前記ドレインコンタクト領域と前記ショットキー接合部が相互に同電位となるように電気的に接続されていることを特徴とする半導体装置。前記半導体基板内に形成された第2のLDMOSトランジスタを備え、前記第2のLDMOSトランジスタが、前記半導体基板内に、基板表面から下方に向けて形成された前記第2導電型のウェルと、前記ウェル内に、基板表面から下方に向けて形成された前記第1導電型の第2ボディ領域と、前記ウェル内に、前記第2ボディ領域の底面と接触するように前記第2ボディ領域よりも深い位置に形成された前記第1導電型の第2埋め込み拡散領域と、前記第2ボディ領域内に、基板表面から下方に向けて形成された前記ウェルより高濃度の前記第2導電型の第2ソースコンタクト領域と、前記第2ボディ領域内に、基板表面から下方に向けて形成された前記第2ボディ領域より高濃度の前記第1導電型の第2ボディコンタクト領域と、前記ウェル内に、基板表面から下方に向けて前記半導体基板の基板面に平行な方向に前記第2ボディ領域と離間した位置に形成された前記第2導電型の第2ドリフト領域と、前記第2ドリフト領域内に、基板表面から下方に向けて前記半導体基板の基板面に平行な方向に前記第2ボディ領域と前記第2ドリフト領域の一部を介して離間した位置に形成された当該第2ドリフト領域より高濃度の前記第2導電型の第2ドレインコンタクト領域と、前記第2ソースコンタクト領域と前記第2ドリフト領域間の前記第2ボディ領域と前記ウェルの上方に形成された第2ゲート絶縁膜と、前記第2ゲート絶縁膜上に形成された第2ゲート電極と、を備えて構成され、前記第2埋め込み拡散領域が、前記半導体基板の基板面に平行な方向に、前記第2ドリフト領域の下方に向かって延伸していることを特徴とする請求項1~6の何れか1項に記載の半導体装置。2種類のLDMOSトランジスタの一方のドレイン端子と他方のソース端子を接続した直列回路を有し、前記直列回路の両端が、夫々異なる電位に接続している場合において、前記直列回路の前記2種類のLDMOSトランジスタの内、低電位側に配置されるLDMOSトランジスタとして、前記第1のLDMOSトランジスタを使用することを特徴とする請求項1~7の何れか1項に記載の半導体装置。2種類のLDMOSトランジスタの一方のドレイン端子と他方のソース端子を接続した直列回路を有し、前記直列回路の両端が、夫々異なる電位に接続している場合において、前記直列回路の前記2種類のLDMOSトランジスタの内、低電位側に配置されるLDMOSトランジスタとして、前記第1のLDMOSトランジスタを使用し、高電位側に配置されるLDMOSトランジスタとして、前記第2のLDMOSトランジスタを使用することを特徴とする請求項7に記載の半導体装置。第1導電型の半導体基板内に形成された第1のLDMOSトランジスタを備える半導体装置の製造方法であって、前記第1のLDMOSトランジスタを形成する工程が、前記半導体基板内に、前記半導体基板より高濃度の前記第1導電型のボディ領域を、基板表面から下方に向けて形成する工程と、前記半導体基板内に、前記半導体基板より高濃度の前記第1導電型の埋め込み拡散領域を、前記ボディ領域の底面と接触するように前記ボディ領域よりも深い位置に、前記ボディ領域形成時のエネルギ注入より高エネルギ注入で形成する工程と、前記ボディ領域内に、前記第1導電型とは異なる第2導電型のソースコンタクト領域を、基板表面から下方に向けて形成する工程と、前記ボディ領域内に、前記ボディ領域より高濃度の前記第1導電型のボディコンタクト領域を、基板表面から下方に向けて形成する工程と、前記半導体基板内に、前記第2導電型のドリフト領域を、前記半導体基板の基板面に平行な方向に前記ボディ領域と端部が接触する位置に基板表面から下方に向けて形成する工程と、前記ドリフト領域内に、当該ドリフト領域より高濃度の前記第2導電型のドレインコンタクト領域を、前記半導体基板の基板面に平行な方向に前記ボディ領域と離間した位置に基板表面から下方に向けて形成する工程と、前記ソースコンタクト領域と前記ドリフト領域間の前記ボディ領域の上方にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を有し、前記埋め込み拡散領域が、前記半導体基板の基板面に平行な方向に、少なくとも前記ボディ領域から前記ドレインコンタクト領域の前記ボディ領域から最も離間した遠方端の下方まで延在するように形成されることを特徴とする半導体装置の製造方法。前記埋め込み拡散領域が、前記半導体基板の基板面に平行な方向に、少なくとも前記ボディ領域から前記ドリフト領域の前記ボディ領域から最も離間した遠方端の下方まで延在するように形成されることを特徴とする請求項10に記載の半導体装置の製造方法。前記ドリフト領域の前記ボディ領域から最も離間した遠方端より遠方側の前記半導体基板内に、前記半導体基板より高濃度の前記第1導電型の基板コンタクト領域と、前記第2導電型の第1拡散領域を、基板表面から下方に向けて各別に形成する工程と、前記第1拡散領域内に、前記第1拡散領域より高濃度の前記第2導電型の第1高濃度拡散領域を、基板表面から下方に向けて形成する工程と、前記ボディコンタクト領域と前記基板コンタクト領域と前記第1高濃度拡散領域を、相互に同電位となるように電気的に接続する工程と、を有することを特徴とする請求項10または11に記載の半導体装置の製造方法。前記ドリフト領域を、前記ボディ領域の外周を取り囲むように環状に形成し、前記基板コンタクト領域を、前記ドリフト領域の外周を取り囲むように2重の環状に形成し、前記第1拡散領域を、内側の環状の前記基板コンタクト領域と外側の環状の前記基板コンタクト領域の間の環状領域に、環状に形成することを特徴とする請求項12に記載の半導体装置の製造方法。前記ドリフト領域内に、前記半導体基板より高濃度の前記第1導電型の第2高濃度拡散領域を基板表面から下方に向けて形成するか、または、前記ドレインコンタクト領域以外の基板表面において前記ドリフト領域とショットキー接合するショットキー接合部を形成する工程と、前記第2高濃度拡散領域を形成する場合、前記ドレインコンタクト領域と前記第2高濃度拡散領域を相互に同電位となるように電気的に接続し、前記ショットキー接合部を形成する場合、前記ドレインコンタクト領域と前記ショットキー接合部を相互に同電位となるように電気的に接続する工程と、を有することを特徴とする請求項10~13の何れか1項に記載の半導体装置の製造方法。第1導電型の半導体基板内に形成された第1のLDMOSトランジスタを備える半導体装置の製造方法であって、前記第1のLDMOSトランジスタを形成する工程が、前記半導体基板内に、前記半導体基板より高濃度の前記第1導電型のボディ領域を、基板表面から下方に向けて形成する工程と、前記ボディ領域内に、前記第1導電型とは異なる第2導電型のソースコンタクト領域を、基板表面から下方に向けて形成する工程と、前記ボディ領域内に、前記ボディ領域より高濃度の前記第1導電型のボディコンタクト領域を、基板表面から下方に向けて形成する工程と、前記半導体基板内に、前記第2導電型のドリフト領域を、前記半導体基板の基板面に平行な方向に前記ボディ領域と端部が接触する位置に基板表面から下方に向けて形成する工程と、前記ドリフト領域内に、当該ドリフト領域より高濃度の前記第2導電型のドレインコンタクト領域を、前記半導体基板の基板面に平行な方向に前記ボディ領域と離間した位置に基板表面から下方に向けて形成する工程と、前記ソースコンタクト領域と前記ドリフト領域間の前記ボディ領域の上方にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ドリフト領域内に、前記半導体基板より高濃度の前記第1導電型の第2高濃度拡散領域を基板表面から下方に向けて形成するか、または、前記ドレインコンタクト領域以外の基板表面において前記ドリフト領域とショットキー接合するショットキー接合部を形成する工程と、前記第2高濃度拡散領域を形成する場合、前記ドレインコンタクト領域と前記第2高濃度拡散領域を相互に同電位となるように電気的に接続し、前記ショットキー接合部を形成する場合、前記ドレインコンタクト領域と前記ショットキー接合部を相互に同電位となるように電気的に接続する工程と、を有することを特徴とする半導体装置の製造方法。前記半導体基板内に第2のLDMOSトランジスタを形成する工程を有し、前記第2のLDMOSトランジスタを形成する工程が、前記半導体基板内に、前記第2導電型のウェルを基板表面から下方に向けて形成する工程と、前記ウェル内に、前記第1導電型の第2ボディ領域を、基板表面から下方に向けて形成する工程と、前記ウェル内に、前記第1導電型の第2埋め込み拡散領域を、前記第2ボディ領域の底面と接触するように前記第2ボディ領域よりも深い位置に、前記第2ボディ領域形成時のエネルギ注入より高エネルギ注入で形成する工程と、前記第2ボディ領域内に、前記ウェルより高濃度の前記第2導電型の第2ソースコンタクト領域を、基板表面から下方に向けて形成する工程と、前記第2ボディ領域内に、前記第2ボディ領域より高濃度の前記第1導電型の第2ボディコンタクト領域を、基板表面から下方に向けて形成する工程と、前記ウェル内に、前記第2導電型の第2ドリフト領域を、前記半導体基板の基板面に平行な方向に前記第2ボディ領域と離間した位置に基板表面から下方に向けて形成する工程と、前記第2ドリフト領域内に、当該第2ドリフト領域より高濃度の前記第2導電型の第2ドレインコンタクト領域を、前記半導体基板の基板面に平行な方向に前記第2ボディ領域と前記第2ドリフト領域の一部を介して離間した位置に基板表面から下方に向けて形成する工程と、前記第2ソースコンタクト領域と前記第2ドリフト領域間の前記第2ボディ領域と前記ウェルの上方に第2ゲート絶縁膜を形成する工程と、前記第2ゲート絶縁膜上に第2ゲート電極を形成する工程と、を有し、前記第2埋め込み拡散領域が、前記半導体基板の基板面に平行な方向に、前記第2ドリフト領域の下方に向かって延伸するように形成されることを特徴とする請求項10~14の何れか1項に記載の半導体装置の製造方法。前記第1のLDMOSトランジスタを形成する工程と前記第2のLDMOSトランジスタを形成する工程において、前記ボディ領域と前記第2ボディ領域を同一の工程内で、前記埋め込み拡散領域と前記第2埋め込み拡散領域を同一の工程内で、前記ソースコンタクト領域と前記第2ソースコンタクト領域を同一の工程内で、前記ボディコンタクト領域と前記第2ボディコンタクト領域を同一の工程内で、前記ドリフト領域と前記第2ドリフト領域を同一の工程内で、前記ドレインコンタクト領域と前記第2ドレインコンタクト領域を同一の工程内で、前記ゲート絶縁膜と前記第2ゲート絶縁膜を同一の工程内で、前記ゲート電極と前記第2ゲート電極を同一の工程内で、夫々形成することを特徴とする請求項16に記載の半導体装置の製造方法。しかしながら、特許文献3に開示の従来トランジスタ3では、逆回復特性を改善するために、p型エピタキシャル層31内に蓄積された少数キャリア電子を回収するためのn型埋め込み拡散領域32とn型シンカー領域34が必要となる。また、n型埋め込み拡散領域32を設けない場合は、p型エピタキシャル層31と連続するp型半導体基板30にも少数キャリア電子が蓄積され逆回復特性が大幅に悪化するため、従来トランジスタ3では、n型埋め込み拡散領域32とn型シンカー領域34が必要となる。n型シンカー領域34は、p型エピタキシャル層31とn型埋め込み拡散領域32の間のpn接合が順バイアス状態とならないように、n型埋め込み拡散領域32の電位をp型ボディ領域2が取り得る最大電位以上に固定するために必要である。更に、n型埋め込み拡散領域32は、耐圧を確保するため等の理由から、p型ボディ領域2の底面から離間して更に下方に形成されるため、つまり、p型ボディ領域2の表面から相当深い位置に形成されるため、イオン注入によって逆導電型の半導体基板内に形成するのが困難である。このため、p型半導体基板30上にp型ボディ領域2の表面に至るまでの領域に別途p型エピタキシャル層31を成長させ、予め注入していたn型不純物を当該エピタキシャル成長途中の熱処理により拡散させて形成する必要がある。更に、n型埋め込み拡散領域32とn型シンカー領域34を形成するためのフォトリソグラフィーに追加マスクが必要となる。従って、従来トランジスタ3では、逆回復特性を改善するために製造コストが高くなるというデメリットがある。本発明は、上記の問題点に鑑み、製造コストの高いエピタキシャル層を使用せず、寄生ダイオードの逆回復時間を短縮でき、ひいてはスイッチング損失の低減が図れるLDMOSトランジスタを提供することを目的とする。上記目的を達成するため、本発明は、第1導電型の半導体基板内に形成された第1のLDMOSトランジスタを備え、前記第1のLDMOSトランジスタが、前記半導体基板内に、基板表面から下方に向けて形成された前記半導体基板より高濃度の前記第1導電型のボディ領域と、前記半導体基板内に、前記ボディ領域の底面と接触するように前記ボディ領域よりも深い位置に形成された前記半導体基板より高濃度の前記第1導電型の埋め込み拡散領域と、前記ボディ領域内に、基板表面から下方に向けて形成された前記第1導電型とは異なる第2導電型のソースコンタクト領域と、前記ボディ領域内に、基板表面から下方に向けて形成された前記ボディ領域より高濃度の前記第1導電型のボディコンタクト領域と、前記半導体基板内に、基板表面から下方に向けて前記半導体基板の基板面に平行な方向に前記ボディ領域と端部が接触する位置に形成された前記第2導電型のドリフト領域と、前記ドリフト領域内に、基板表面から下方に向けて前記半導体基板の基板面に平行な方向に前記ボディ領域と離間した位置に形成された当該ドリフト領域より高濃度の前記第2導電型のドレインコンタクト領域と、前記ソースコンタクト領域と前記ドリフト領域間の前記ボディ領域の上方に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を備えて構成され、前記埋め込み拡散領域が、前記半導体基板の基板面に平行な方向に、少なくとも前記ボディ領域から前記ドレインコンタクト領域の前記ボディ領域から最も離間した遠方端の下方まで延在していることを第1の特徴とする半導体装置を提供する。更に、上記第1の特徴の半導体装置は、前記埋め込み拡散領域が、前記半導体基板の基板面に平行な方向に、少なくとも前記ボディ領域から前記ドリフト領域の前記ボディ領域から最も離間した遠方端の下方まで延在していることが好ましい。更に、上記目的を達成するため、本発明は、第1導電型の半導体基板内に形成された第1のLDMOSトランジスタを備える半導体装置の製造方法であって、前記第1のLDMOSトランジスタを形成する工程が、前記半導体基板内に、前記半導体基板より高濃度の前記第1導電型のボディ領域を、基板表面から下方に向けて形成する工程と、前記半導体基板内に、前記半導体基板より高濃度の前記第1導電型の埋め込み拡散領域を、前記ボディ領域の底面と接触するように前記ボディ領域よりも深い位置に、前記ボディ領域形成時のエネルギ注入より高エネルギ注入で形成する工程と、前記ボディ領域内に、前記第1導電型とは異なる第2導電型のソースコンタクト領域を、基板表面から下方に向けて形成する工程と、前記ボディ領域内に、前記ボディ領域より高濃度の前記第1導電型のボディコンタクト領域を、基板表面から下方に向けて形成する工程と、前記半導体基板内に、前記第2導電型のドリフト領域を、前記半導体基板の基板面に平行な方向に前記ボディ領域と端部が接触する位置に基板表面から下方に向けて形成する工程と、前記ドリフト領域内に、当該ドリフト領域より高濃度の前記第2導電型のドレインコンタクト領域を、前記半導体基板の基板面に平行な方向に前記ボディ領域と離間した位置に基板表面から下方に向けて形成する工程と、前記ソースコンタクト領域と前記ドリフト領域間の前記ボディ領域の上方にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を有し、前記埋め込み拡散領域が、前記半導体基板の基板面に平行な方向に、少なくとも前記ボディ領域から前記ドレインコンタクト領域の前記ボディ領域から最も離間した遠方端の下方まで延在するように形成されることを第1の特徴とする半導体装置の製造方法を提供する。更に、上記第1の特徴の半導体装置の製造方法において、前記埋め込み拡散領域が、前記半導体基板の基板面に平行な方向に、少なくとも前記ボディ領域から前記ドリフト領域の前記ボディ領域から最も離間した遠方端の下方まで延在するように形成されることが好ましい。上記第1の特徴の半導体装置の第1のLDMOSトランジスタ、或いは、上記第1の特徴の半導体装置の製造方法で形成される第1のLDMOSトランジスタでは、第1導電型と第2導電型の一方がp型で他方がn型であり、寄生ダイオードのpn接合は、第1導電型の半導体基板と第2導電型のドリフト領域の界面に主として形成される。当該寄生ダイオードが順バイアス時に生成される少数キャリアは、専ら低濃度の半導体基板とドリフト領域に蓄積されることになるが、当該第1のLDMOSトランジスタでは、ドリフト領域が逆導電型の半導体基板内に形成されているため、その体積を小さく制限できるため、ドリフト領域内に蓄積される少数キャリアの量を大幅に減少させることができる。一方、低濃度の半導体基板の体積はドリフト領域と比較して相当大きいが、第1導電型のボディ領域の底面と接触する第1導電型の埋め込み拡散領域が、半導体基板の基板面に平行な方向に、少なくともボディ領域からドレインコンタクト領域のボディ領域から最も離間した遠方端の下方まで延在するため、ドリフト領域下方に存在する半導体基板は、同じ導電型の高濃度の埋め込み拡散領域によって上下に分断される。当該寄生ダイオードが順バイアス時に生成される少数キャリアは、高濃度の埋め込み拡散領域では多数キャリアとの再結合によりキャリアライフタイムが短いため、埋め込み拡散領域によって分断された下側の半導体基板は、当該寄生ダイオードが順バイアス時に生成される少数キャリアの蓄積には寄与しない。よって、当該少数キャリアは、埋め込み拡散領域によって分断された上側、つまり、ドリフト領域に近接する側の体積が大幅に減少した半導体基板に蓄積されるので、その量を大幅に減少させることができる。以上より、上記第1のLDMOSトランジスタによって、第1の当該寄生ダイオードが順バイアス時に生成される少数キャリアの量を、半導体基板とドリフト領域の両側において大幅に減少できるため、寄生ダイオードの逆回復時間を短縮でき、スイッチング損失の低減が図れる。尚、埋め込み拡散領域は、ドリフト領域のボディ領域から最も離間した遠方端の下方まで延在するのが更に好ましいが、当該寄生ダイオードが順バイアス時に生成される少数キャリアは、ドレインコンタクト領域からドリフト領域を経由して、ボディ領域の方向に供給されるため、必ずしもドリフト領域のボディ領域から最も離間した遠方端付近の下方領域にまで延在しなくても良い。上記第1のLDMOSトランジスタを、寄生ダイオードの逆回復時間が短縮できると期待される特許文献3に開示の従来トランジスタ3と比較すると、何れも、ドリフト領域の体積は小さく制限されているが、上記第1のLDMOSトランジスタの埋め込み拡散領域によって分断された上側の半導体基板の体積の方が、従来トランジスタ3のp型エピタキシャル層の体積より小さくできる。この結果、上記第1のLDMOSトランジスタでは、従来トランジスタ3に設けられているp型エピタキシャル層内に蓄積された少数キャリアを回収するための構造を必ずしも必要としないため、半導体基板に代えてエピタキシャル層を形成する必要がなく、低製造コストで逆回復特性の改善が図れる。更に、上記第1の特徴の半導体装置は、前記ドリフト領域の前記ボディ領域から最も離間した遠方端より遠方側の前記半導体基板内に、基板表面から下方に向けて形成された前記半導体基板より高濃度の前記第1導電型の基板コンタクト領域と、基板表面から下方に向けて形成された前記第2導電型の第1拡散領域を夫々備え、前記第1拡散領域内に、基板表面から下方に向けて形成された前記第1拡散領域より高濃度の前記第2導電型の第1高濃度拡散領域を備え、前記ボディコンタクト領域と前記基板コンタクト領域と前記第1高濃度拡散領域が相互に同電位となるように電気的に接続されていることを第2の特徴とする。更に、上記第1の特徴の半導体装置の製造方法は、前記ドリフト領域の前記ボディ領域から最も離間した遠方端より遠方側の前記半導体基板内に、前記半導体基板より高濃度の前記第1導電型の基板コンタクト領域と、前記第2導電型の第1拡散領域を、基板表面から下方に向けて各別に形成する工程と、前記第1拡散領域内に、前記第1拡散領域より高濃度の前記第2導電型の第1高濃度拡散領域を、基板表面から下方に向けて形成する工程と、前記ボディコンタクト領域と前記基板コンタクト領域と前記第1高濃度拡散領域を、相互に同電位となるように電気的に接続する工程と、を有することを第2の特徴とする。更に、上記第2の特徴の半導体装置及び半導体装置の製造方法において、前記ドリフト領域が、前記ボディ領域の外周を取り囲むように環状に形成され、前記基板コンタクト領域が、前記ドリフト領域の外周を取り囲むように2重の環状に形成され、前記第1拡散領域が、内側の環状の前記基板コンタクト領域と外側の環状の前記基板コンタクト領域の間の環状領域に、環状に形成されることが好ましい。上記第2の特徴の半導体装置及び半導体装置の製造方法によれば、第1拡散領域と半導体基板の界面にダイオード以下、便宜的に第1ダイオードと称する。が形成される。半導体基板とドリフト領域の界面に形成される逆回復特性改善の対象となる寄生ダイオードが順バイアス時には、ボディコンタクト領域とドレインコンタクト領域の間において寄生ダイオードを経由する順バイアス電流が流れるため、低濃度の半導体基板の抵抗による電圧降下により、半導体基板の電位は、同じ導電型のボディコンタクト領域の電位より順バイアス時のドレインコンタクト領域の電位に向けて変位する。この結果、寄生ダイオードが順バイアス時において、第1ダイオードでは、寄生ダイオードが順バイアス状態から逆バイアス状態に遷移する前に、いち早く逆バイアス状態となっているため、寄生ダイオードが順バイアス時に半導体基板内に蓄積される少数キャリアを、逆バイアス状態の第1ダイオードで回収できるため、寄生ダイオードが逆バイアス状態に遷移した後に転流する半導体基板内の少数キャリアの量を低減でき、当該少数キャリアのキャリアライフタイムを更に短縮し、逆回復特性を更に改善することができる。上記第2の特徴の半導体装置及び半導体装置の製造方法における上記第1のLDMOSトランジスタを、特許文献3に開示の従来トランジスタ3と比較すると、従来トランジスタ3では、n型埋め込み拡散領域32とn型シンカー領域34には常時一定の高電位が印加され、p型エピタキシャル層との間に形成されるダイオードは、常時高電圧の逆バイアス状態となり、p型エピタキシャル層内の少数キャリアが回収された後も一定の逆バイアスリーク電流が常時流れるのに対して、上記第1のLDMOSトランジスタでは、第1ダイオードが逆バイアス状態となるのは、寄生ダイオードが順バイアス状態となって順バイアス電流が流れている期間に限定され、第1ダイオードに流れる逆バイアス電流は、専ら半導体基板内に蓄積された少数キャリアの回収にのみ利用される。更に、上記第1または第2の特徴の半導体装置は、前記ドリフト領域内に、基板表面から下方に向けて形成された前記半導体基板より高濃度の前記第1導電型の第2高濃度拡散領域、または、前記ドレインコンタクト領域以外の基板表面において前記ドリフト領域とショットキー接合するショットキー接合部を備え、前記第2高濃度拡散領域を備える場合、前記ドレインコンタクト領域と前記第2高濃度拡散領域が相互に同電位となるように電気的に接続され、前記ショットキー接合部を備える場合、前記ドレインコンタクト領域と前記ショットキー接合部が相互に同電位となるように電気的に接続されていることを第3の特徴とする。更に、上記第1または第2の特徴の半導体装置の製造方法は、前記ドリフト領域内に、前記半導体基板より高濃度の前記第1導電型の第2高濃度拡散領域を基板表面から下方に向けて形成するか、または、前記ドレインコンタクト領域以外の基板表面において前記ドリフト領域とショットキー接合するショットキー接合部を形成する工程と、前記第2高濃度拡散領域を形成する場合、前記ドレインコンタクト領域と前記第2高濃度拡散領域を相互に同電位となるように電気的に接続し、前記ショットキー接合部を形成する場合、前記ドレインコンタクト領域と前記ショットキー接合部を相互に同電位となるように電気的に接続する工程と、を有することを第3の特徴とする。上記第3の特徴の半導体装置及び半導体装置の製造方法によれば、第2高濃度拡散領域を備える場合は第2高濃度拡散領域とドリフト領域の界面に、ショットキー接合部を備える場合は当該ショットキー接合部にダイオード以下、便宜的に第2ダイオードと称する。が形成される。無バイアス状態の第2ダイオードでは、接合の両側からの多数キャリアの拡散によって形成された空乏層内に生じる内蔵電界によって、ドリフト領域内の多数キャリアが第2高濃度拡散領域側或いはショットキー接合部の反対側への拡散が抑制され、多数キャリアの拡散による電流は流れない。しかし、半導体基板とドリフト領域の界面に形成される逆回復特性改善の対象となる寄生ダイオードが順バイアス時には、ボディコンタクト領域とドレインコンタクト領域の間において寄生ダイオードを経由する順バイアス電流が流れるため、低濃度のドリフト領域内に少数キャリアが蓄積され、少数キャリア濃度の高い状態となっているため、第2ダイオードが無バイアス状態でも、ドリフト領域側の高濃度の少数キャリアはドリフト電流として第2高濃度拡散領域側或いはショットキー接合部の反対側へ移動し回収される。更に、当該順バイアス電流によるドリフト領域とドレインコンタクト領域間の電圧降下により、ドリフト領域の電位は、同じ導電型のドレインコンタクト領域の電位より順バイアス時のボディコンタクト領域の電位に向けて変位する。この結果、寄生ダイオードが順バイアス時において、第2ダイオードでは、寄生ダイオードが順バイアス状態から逆バイアス状態に遷移する前に、いち早く逆バイアス状態となっているため、ドリフト領域側の高濃度の少数キャリアの回収が促進される。寄生ダイオードが順バイアス時にドリフト領域内に蓄積される少数キャリアを、逆バイアス状態の第2ダイオードで回収できるため、寄生ダイオードが逆バイアス状態に遷移した後に転流するドリフト領域内の少数キャリアの量を低減でき、当該少数キャリアのキャリアライフタイムを更に短縮し、逆回復特性を更に改善することができる。尚、上記第1の特徴の半導体装置または半導体装置の製造方法において、前記第1導電型の埋め込み拡散領域を形成しない場合に対して、上記第3の特徴の構成を単独で適用した場合でも、ドリフト領域内の少数キャリアの量を低減する効果を発揮するため、逆回復特性の改善効果が期待できる。更に、上記第1乃至第3の何れかの特徴の半導体装置は、前記半導体基板内に形成された第2のLDMOSトランジスタを備え、前記第2のLDMOSトランジスタが、前記半導体基板内に、基板表面から下方に向けて形成された前記第2導電型のウェルと、前記ウェル内に、基板表面から下方に向けて形成された前記第1導電型の第2ボディ領域と、前記ウェル内に、前記第2ボディ領域の底面と接触するように前記第2ボディ領域よりも深い位置に形成された前記第1導電型の第2埋め込み拡散領域と、前記第2ボディ領域内に、基板表面から下方に向けて形成された前記ウェルより高濃度の前記第2導電型の第2ソースコンタクト領域と、前記第2ボディ領域内に、基板表面から下方に向けて形成された前記第2ボディ領域より高濃度の前記第1導電型の第2ボディコンタクト領域と、前記ウェル内に、基板表面から下方に向けて前記半導体基板の基板面に平行な方向に前記第2ボディ領域と離間した位置に形成された前記第2導電型の第2ドリフト領域と、前記第2ドリフト領域内に、基板表面から下方に向けて前記半導体基板の基板面に平行な方向に前記第2ボディ領域と前記第2ドリフト領域の一部を介して離間した位置に形成された当該第2ドリフト領域より高濃度の前記第2導電型の第2ドレインコンタクト領域と、前記第2ソースコンタクト領域と前記第2ドリフト領域間の前記第2ボディ領域と前記ウェルの上方に形成された第2ゲート絶縁膜と、前記第2ゲート絶縁膜上に形成された第2ゲート電極と、を備えて構成され、前記第2埋め込み拡散領域が、前記半導体基板の基板面に平行な方向に、前記第2ドリフト領域の下方に向かって延伸していることを第4の特徴とする。更に、上記第1乃至第4の何れかの特徴の半導体装置は、2種類のLDMOSトランジスタの一方のドレイン端子と他方のソース端子を接続した直列回路を有し、前記直列回路の両端が、夫々異なる電位に接続している場合において、前記直列回路の前記2種類のLDMOSトランジスタの内、低電位側に配置されるLDMOSトランジスタとして、前記第1のLDMOSトランジスタを使用することが好ましい。更に、上記第4の特徴の半導体装置は、2種類のLDMOSトランジスタの一方のドレイン端子と他方のソース端子を接続した直列回路を有し、前記直列回路の両端が、夫々異なる電位に接続している場合において、前記直列回路の前記2種類のLDMOSトランジスタの内、低電位側に配置されるLDMOSトランジスタとして、前記第1のLDMOSトランジスタを使用し、高電位側に配置されるLDMOSトランジスタとして、前記第2のLDMOSトランジスタを使用することが好ましい。更に、上記第1乃至第3の何れかの特徴の半導体装置の製造方法は、前記半導体基板内に第2のLDMOSトランジスタを形成する工程を有し、前記第2のLDMOSトランジスタを形成する工程が、前記半導体基板内に、前記第2導電型のウェルを基板表面から下方に向けて形成する工程と、前記ウェル内に、前記第1導電型の第2ボディ領域を、基板表面から下方に向けて形成する工程と、前記ウェル内に、前記第1導電型の第2埋め込み拡散領域を、前記第2ボディ領域の底面と接触するように前記第2ボディ領域よりも深い位置に、前記第2ボディ領域形成時のエネルギ注入より高エネルギ注入で形成する工程と、前記第2ボディ領域内に、前記ウェルより高濃度の前記第2導電型の第2ソースコンタクト領域を、基板表面から下方に向けて形成する工程と、前記第2ボディ領域内に、前記第2ボディ領域より高濃度の前記第1導電型の第2ボディコンタクト領域を、基板表面から下方に向けて形成する工程と、前記ウェル内に、前記第2導電型の第2ドリフト領域を、前記半導体基板の基板面に平行な方向に前記第2ボディ領域と離間した位置に基板表面から下方に向けて形成する工程と、前記第2ドリフト領域内に、当該第2ドリフト領域より高濃度の前記第2導電型の第2ドレインコンタクト領域を、前記半導体基板の基板面に平行な方向に前記第2ボディ領域と前記第2ドリフト領域の一部を介して離間した位置に基板表面から下方に向けて形成する工程と、前記第2ソースコンタクト領域と前記第2ドリフト領域間の前記第2ボディ領域と前記ウェルの上方に第2ゲート絶縁膜を形成する工程と、前記第2ゲート絶縁膜上に第2ゲート電極を形成する工程と、を有し、前記第2埋め込み拡散領域が、前記半導体基板の基板面に平行な方向に、前記第2ドリフト領域の下方に向かって延伸するように形成されることを第4の特徴とする。更に、上記第4の特徴の半導体装置の製造方法は、前記第1のLDMOSトランジスタを形成する工程と前記第2のLDMOSトランジスタを形成する工程において、前記ボディ領域と前記第2ボディ領域を同一の工程内で、前記埋め込み拡散領域と前記第2埋め込み拡散領域を同一の工程内で、前記ソースコンタクト領域と前記第2ソースコンタクト領域を同一の工程内で、前記ボディコンタクト領域と前記第2ボディコンタクト領域を同一の工程内で、前記ドリフト領域と前記第2ドリフト領域を同一の工程内で、前記ドレインコンタクト領域と前記第2ドレインコンタクト領域を同一の工程内で、前記ゲート絶縁膜と前記第2ゲート絶縁膜を同一の工程内で、前記ゲート電極と前記第2ゲート電極を同一の工程内で、夫々形成することが好ましい。上記第1のLDMOSトランジスタを同じ半導体基板内に複数形成した場合には、各第1のLDMOSトランジスタのソースコンタクト領域とボディコンタクト領域を電気的に接続して使用する場合に、各第1のLDMOSトランジスタのソースコンタクト領域は、ボディ領域と半導体基板を介して相互に電気的に接続されるため、ソースコンタクト領域の電位は、半導体基板と同電位にして使用することが前提となる。しかし、上記第2のLDMOSトランジスタを同じ半導体基板内に複数形成した場合は、各第2のLDMOSトランジスタにおいて、ボディ領域と半導体基板が逆導電型のウェルによって電気的に分離されるため、ソースコンタクト領域は、半導体基板と同電位にして使用する必要がなく、夫々独立して電位を設定できる。但し、寄生ダイオードの逆回復特性は、第1のLDMOSトランジスタの方が、第2のLDMOSトランジスタより優れている。上記第4の特徴の半導体装置及び半導体装置の製造方法によれば、寄生ダイオードの逆回復特性が問題となる箇所には、上記第1のLDMOSトランジスタを使用し、ソースコンタクト領域の電位を任意に設定したい箇所には、上記第2のLDMOSトランジスタを使用するという使い分けが可能となり、半導体装置上の回路設計の自由度が向上する。また、上記第1のLDMOSトランジスタと第2のLDMOSトランジスタは、第1のLDMOSトランジスタが半導体基板内に形成され、第2のLDMOSトランジスタがウェル内に形成される点を除き、基本的なトランジスタ構造が同じで、同じ構成要素を備えて構成されているため、ウェルの形成工程を除き、両トランジスタを同一工程で形成でき、2種類のLDMOSトランジスタを低コストで形成することができる。本発明の半導体装置及びその製造方法によれば、寄生ダイオードの逆回復時間を短縮でき、スイッチング損失の低減が図れるLDMOSトランジスタを低製造コストで提供することができる。以下、本発明に係る半導体装置及びその製造方法の実施形態につき、図面を参照して詳細に説明する。以下では、第1導電型がp型で、第2導電型がn型である場合、つまり、半導体装置がnチャネル型のLDMOSトランジスタを備える場合を想定して説明する。尚、以下で参照する図面では、図5~図7に示す従来トランジスタ1~3と同一の構成要素については同一の符号を付している。また、LDMOSトランジスタの素子構造を示す断面図及び平面図では、説明の便宜上要部を強調して模式的に図示しており、図面上の各部の寸法比は、実際の寸法比と必ずしも一致するものではない。第1実施形態図8に、第1実施形態の半導体装置が備える第1のLDMOSトランジスタT1の断面構造の一例を模式的に示す。また、図9に、LDMOSトランジスタT1の要部の平面構造の一例を模式的に示す。図8に示すように、LDMOSトランジスタT1は、p型の半導体基板1内に、半導体基板1より高濃度のp型ボディ領域2と、半導体基板1より高濃度のp型埋め込み拡散領域3と、n型ドリフト領域6を備え、ボディ領域2内に、n型ソースコンタクト領域4と、ボディ領域2より高濃度のp型ボディコンタクト領域5を備え、ドリフト領域6内に、ドリフト領域6より高濃度のn型ドレインコンタクト領域7を備え、ソースコンタクト領域4とドリフト領域6間のボディ領域2の表面上にゲート絶縁膜8を備え、ゲート絶縁膜8上にゲート電極9を備えて構成される。尚、本実施形態では、半導体基板1として、シリコン基板を想定する。ボディ領域2、ソースコンタクト領域4、ボディコンタクト領域5、ドリフト領域6、及び、ドレインコンタクト領域7は、夫々半導体基板1の表面から下方に向けて形成されている。埋め込み拡散領域3は、ボディ領域2の底面と接触するようにボディ領域2よりも深い位置に、半導体基板1の表面に平行な方向に、ボディ領域2からドレインコンタクト領域7のボディ領域2から最も離間した遠方端の下方より遠方に延在して形成されている。本実施形態では、埋め込み拡散領域3は、ドリフト領域6のボディ領域2から最も離間した遠方端の下方より遠方に延在して形成されている。つまり、ドリフト領域6の下方領域のp型の半導体基板1は、高濃度のp型埋め込み拡散領域3によって上下に完全に分断された状態となっている。ドレインコンタクト領域7は、LOCOS酸化膜等の厚膜の素子分離膜10,11の挟まれた領域に形成されている。更に、半導体基板1の表面及び素子分離膜10,11の上には酸化膜12が形成され、酸化膜12を貫通する開口部13を介して、n型ソースコンタクト領域4とp型ボディコンタクト領域5に共通に接続するソース電極14、及び、n型ドレインコンタクト領域7と接続するドレイン電極15が設けられている。本実施形態では、p型のボディ領域2とn型のドリフト領域6が、n型ウェル内に形成されるのではなく、p型の半導体基板1内に形成されているため、ドリフト領域6は、ボディ領域2側の端部がボディ領域2と接触するように形成されている。この結果、チャネルは、ゲート電極9に印加される電位に応じて、ソースコンタクト領域4とドリフト領域6間のボディ領域2内に形成される。本実施形態では、図9に示すように、ドリフト領域6は、ボディ領域2の外周を取り囲むように、平面視において環状に形成されている。更に、環状のドリフト領域6内においてドレインコンタクト領域7が平面視において環状に形成され、更に、環状のドレインコンタクト領域7の内周側及び外周側に、素子分離膜10,11が夫々形成されている。内周側の素子分離膜10は環状に形成され、その内周端は、環状のドリフト領域6の内周端より外側に後退しており、環状のドリフト領域6の外周端は、外周側の素子分離膜11に覆われている。また、ゲート絶縁膜8は、内周側の素子分離膜10の内周端よりボディ領域2側のドリフト領域6上にも形成されており、ゲート電極9は、当該ゲート絶縁膜8と内周側の素子分離膜10の一部を覆うように環状に形成されている。p型埋め込み拡散領域3は、平面視においてボディ領域2とドリフト領域6の両領域を内包し、その外周はドリフト領域6の外周の外側に位置している。尚、図9では、各領域の一部のみを図示し、素子分離膜10,11、酸化膜12、ソース電極14及びドレイン電極15の図示は省略している。また、図9では、環状のドリフト領域6及びドレインコンタクト領域7等の内外周の形状、及び、ボディ領域2及び埋め込み拡散領域3の外周の形状として、長円状のものを想定しているが、当該形状は、長円に限定されるものではなく、矩形、矩形以外の多角形、或いは、円形、楕円形、等であっても良い。本実施形態では、ドリフト領域6がボディ領域2の外周を取り囲むように環状に形成されているため、図8に示すように、ドリフト領域6、ドレインコンタクト領域7、素子分離膜10、11b、ゲート電極9等は、ボディ領域2を中心として左右対称に形成されている。本実施形態では、p型のボディ領域2は、同じp型の半導体基板1と埋め込み拡散領域3に囲まれており、図5乃至図7に例示する従来トランジスタ1~3とは異なり、n型ウェル等のn型領域に包含されていない。このため、ボディ領域2と半導体基板1は電気的に分離されず、半導体基板1内に電流が流れない定常状態では、ボディ領域2と半導体基板1は同電位例えば、接地電位となる。従って、第1のLDMOSトランジスタT1は、後述するように、寄生ダイオードD1の逆回復時間の短縮が図れるという特長を有することと併せて、図1に例示する2つのMOSトランジスタM1,M2を直列に接続したプッシュプル回路では、ローサイド側のMOSトランジスタM1に使用するのに好適である。本実施形態のLDMOSトランジスタT1は、第1に、p型のボディ領域2とn型のドリフト領域6が、n型のウェル内に形成されるのではなく、p型の半導体基板1内に形成されている点、第2に、埋め込み拡散領域3が、ボディ領域2の底面と接触するようにボディ領域2よりも深い位置に、半導体基板1の表面に平行な方向に、少なくともボディ領域2からドレインコンタクト領域7好ましくは、ドリフト領域6のボディ領域2から最も離間した遠方端の下方まで延在して形成されている点に、大きな特徴がある。次に、上記2つの大きな特徴によって、LDMOSトランジスタT1内に形成される寄生ダイオードD1の逆回復時間の短縮が図れる点を、図10a~cを参照して説明する。図10aは、上記2つの特徴を備えた図8に示す本実施形態のLDMOSトランジスタT1の要部断面構造を示し、図10bは、上記第1の特徴を備えず、代わりに、p型のボディ領域2とn型のドリフト領域6が、n型のウェル33内に形成される比較例1のLDMOSトランジスタTx1の要部断面構造を示し、図10cは、上記第1の特徴を備えるが、上記第2の特徴を備えない比較例2のLDMOSトランジスタTx2の要部断面構造を示す。図10a~cの各図において、n型ソースコンタクト領域4とp型ボディコンタクト領域5とp型の半導体基板1を接地電位とし、n型ドレインコンタクト領域7に負電位を印加した場合に、順バイアス電流を流す寄生ダイオードD1のpn接合が形成される界面に太い破線を示す。また、各図において、細い破線で囲んだ領域は、当該順バイアス電流が流れている際に、少数キャリアである電子が蓄積される低濃度のp型領域を示し、細い一点鎖線で囲んだ領域は、当該順バイアス電流が流れている際に、少数キャリアである正孔が蓄積される低濃度のn型領域を示す。図10aに示すように、本実施形態のLDMOSトランジスタT1では、上記第1の特徴により、少数キャリアである正孔が蓄積される低濃度のn型領域は、ドリフト領域6に限定され、上記第2の特徴により、少数キャリアである電子が蓄積される低濃度のp型領域は、埋め込み拡散領域3で上下に分断された半導体基板1の上側部分に限定される。少数キャリアの電子は、ドリフト領域6から半導体基板1に拡散するが、半導体基板1の上側部分から埋め込み拡散領域3に向けて拡散する電子は、埋め込み拡散領域3内に高濃度に存在する正孔と再結合して消滅するため、半導体基板1の下側部分にまで拡散しない。仮に、半導体基板1の下側部分に及ぶ電子が存在したとしても、逆バイアス時において、埋め込み拡散領域3内に高濃度に存在する正孔と再結合して消滅するため、順バイアス状態から逆バイアス状態に変化した後の逆回復過程に寄与する程度は極めて小さい。この結果、本実施形態のLDMOSトランジスタT1では、逆回復過程に寄与する少数キャリアの量が大幅に減少するため、逆回復時間が大幅に短縮される。これに対して、比較例1のLDMOSトランジスタTx1では、図10bに示すように、p型のボディ領域2とn型のドリフト領域6が、n型のウェル33内に形成されるため、寄生ダイオードD1のpn接合が、ボディ領域2とウェル33の界面及び半導体基板1とウェル33の界面に形成され、少数キャリアである正孔が蓄積される低濃度のn型領域は、ドリフト領域6の他、ウェル33にまで拡大し、少数キャリアである電子が蓄積される低濃度のp型領域は、ウェル33の下方の広範な半導体基板1に拡大している。この結果、本実施形態のLDMOSトランジスタT1と比較して、逆回復過程に寄与する少数キャリアの量が大幅に増加するため、逆回復時間も大幅に長くなる。次に、比較例2のLDMOSトランジスタTx2では、図10cに示すように、本実施形態のLDMOSトランジスタT1と同様に、上記第1の特徴により、少数キャリアである正孔が蓄積される低濃度のn型領域は、ドリフト領域6に限定されているが、上記第2の特徴を備えないため、少数キャリアである電子が蓄積される低濃度のp型領域は、広範な半導体基板1の全体に拡大している。この結果、本実施形態のLDMOSトランジスタT1と比較して、逆回復過程に寄与する少数キャリアの量が増加するため、逆回復時間も長くなる。以上より、第1及び第2の特徴を備えない比較例1及び第2の特徴を備えない比較例2の各LDMOSトランジスタTx1,Tx2と比較して、本実施形態のLDMOSトランジスタT1では、少数キャリアが蓄積されるp型領域及びn型領域の体積が夫々大幅に減少するため、逆回復過程に寄与する少数キャリアの量が大幅に減少し、逆回復時間が大幅に短縮されることが明らかである。次に、本実施形態のLDMOSトランジスタT1と図7に示す特許文献3に開示の従来トランジスタ3を比較した場合、従来トランジスタ3は、上記第1の特徴を備え、上記第2の特徴に代えて、高濃度のn型の埋め込み拡散領域32を備えている。従来トランジスタ3では、少数キャリアである電子を蓄積可能な低濃度のp型領域であるp型エピタキシャル層31とp型半導体基板30が、n型の埋め込み拡散領域32によって上下に分断され、上側のp型エピタキシャル層31に少数キャリアである電子が蓄積されることになる。しかし、n型埋め込み拡散領域32は、p型ボディ領域2の底面から離間して更に下方に形成する必要から、n型埋め込み拡散領域32のp型エピタキシャル層31の表面からの深さは、本実施形態のLDMOSトランジスタT1のp型埋め込み拡散領域3の半導体基板1の表面からの深さより、更に深くなる。このため、従来トランジスタ3では、上述のように、n型埋め込み拡散領域32の形成を基板表面からイオン注入で行うのが困難なため、p型エピタキシャル層31を別途p型半導体基板30上に成長させる必要がある。これに対し、本実施形態のLDMOSトランジスタT1では、p型埋め込み拡散領域3を同じp型の半導体基板1内に、n型埋め込み拡散領域32と比較して浅い位置に形成すれば良いので、必ずしもエピタキシャル層の成長は必要ではない。更に、n型埋め込み拡散領域32がp型ボディ領域2の底面から離間して更に下方に形成されるため、結果として、p型エピタキシャル層31の体積が、本実施形態のLDMOSトランジスタT1のp型埋め込み拡散領域3で分断された上側のp型半導体基板1の体積より大きくなる。このため、従来トランジスタ3では、p型エピタキシャル層31に蓄積される少数キャリアである電子を回収するために、p型エピタキシャル層31をn型埋め込み拡散領域32とn型シンカー領域34で側方及び底面側から取り囲み、n型埋め込み拡散領域32とn型シンカー領域34に常時高電位を印加し、p型エピタキシャル層31との間の界面に形成されるpn接合を常時高電圧の逆バイアス状態に維持している。しかし、当該逆バイアス状態は、少数キャリアの回収後も常時維持されるため、不必要なリーク電流の要因となる。次に、本実施形態のLDMOSトランジスタT1の製造方法について、図面を参照して説明する。図11a~c及び図12a~bは、製造工程途中の素子断面構造の要部を模式的に示す工程断面図である。先ず、図11aに示すように、p型半導体基板1の表面の一部にLOCOS酸化膜の素子分離膜10,11を形成する。引き続いて、図11bに示すように、半導体基板1内に、半導体基板1より高濃度のp型ボディ領域2と、半導体基板1より高濃度のp型埋め込み拡散領域3と、n型ドリフト領域6を夫々形成する。先ず、半導体基板1の表面をレジストマスク不図示で被覆し、p型不純物例えば、ボロンの注入により、p型ボディ領域2を、半導体基板1の表面から下方に向けて形成する。次に、使用済みのレジストマスクを除去し、半導体基板1の表面を別のレジストマスク不図示で被覆し、p型不純物例えば、ボロンを1MeV以上の高エネルギで注入し、p型埋め込み拡散領域3をp型ボディ領域2より深い位置に形成する。注入エネルギ量は、p型埋め込み拡散領域3がp型ボディ領域2の底面と接触するように調整される。また、p型埋め込み拡散領域3の形成範囲は上記レジストマスクで規定され、本実施形態では、p型埋め込み拡散領域3は、p型ボディ領域2とn型ドリフト領域6の両下方領域を内包する広範囲に形成されている。次に、使用済みのレジストマスクを除去し、半導体基板1の表面を別のレジストマスク不図示で被覆し、n型不純物例えば、リンを例えば300KeV以上の注入エネルギで注入し、n型ドリフト領域6を形成する。n型ドリフト領域6の形成範囲は上記レジストマスクで規定され、本実施形態では、n型ドリフト領域6の内周端はp型ボディ領域2と接し、外周端は外側の素子分離膜11の下方に位置する。n型ドリフト領域6は、LDMOSトランジスタT1の耐圧を下げることなく、オン抵抗を低減させるために形成される。例えば、当該耐圧を15V~60Vと想定した場合、p型ボディ領域2の不純物濃度は1×1017cm-3以上、p型埋め込み拡散領域3の不純物濃度は1×1017cm-3以上、n型ドリフト領域6の不純物濃度は1×1016cm-3~1×1018cm-3に、夫々設定される。例えば、p型埋め込み拡散領域3が半導体基板1の表面から1μmより深く形成される。また、n型ドリフト領域6は半導体基板1の表面から0.3μm以上のp型埋め込み拡散領域3に接触しない深さまで形成される。引き続いて、図11cに示すように、半導体基板1の表面にゲート絶縁膜8を形成し、p型ボディ領域2のn型ドリフト領域6に近接する側の一部、n型ドリフト領域6の素子分離膜10よりp型ボディ領域2側の一部、及び、素子分離膜10の一部を覆うゲート電極9を形成する。ゲート電極9は、例えば、リンがドープされたポリシリコン膜をCVD法により全面に形成した後、その上にレジストを形成し、フォトエッチング技術によって当該レジストをパターンニングした後、ドライエッチング技術等によって当該ポリシリコン膜を加工することにより形成される。引き続いて、図12aに示すように、半導体基板1の表面をレジストマスク不図示で被覆し、n型不純物例えば、リンまたは砒素を注入して、p型ボディ領域2内にn型ソースコンタクト領域4を、n型ドリフト領域6内にn型ドレインコンタクト領域7を夫々同時に形成し、更に、使用済みのレジストマスクを除去し、半導体基板1の表面を別のレジストマスク不図示で被覆し、p型不純物例えば、ボロン等を注入して、p型ボディ領域2内にp型ボディコンタクト領域5を形成する。引き続いて、図12bに示すように、半導体基板1の表面全面に例えば常圧CVD法によって酸化膜12を形成し、リフローにより表面段差を軽減した後、ゲート電極9の上、n型ドレインコンタクト領域7の上、n型ソースコンタクト領域4とp型ボディコンタクト領域5の上に、酸化膜12をコンタクトエッチングして開口部13を夫々同時に形成する。更に、開口部13内を充填するように、酸化膜12及び開口部13の全面に、スパッタによってアルミニウム膜を成長させた後、当該アルミニウム膜をフォトエッチング及びドライエッチングによってパターンニングし、ソース電極14、ドレイン電極15等の金属電極を形成する。第2実施形態図13に、第2実施形態の半導体装置が備える第1のLDMOSトランジスタT1の断面構造の一例を模式的に示す。第2実施形態では、第1実施形態のLDMOSトランジスタT1の素子構造に加えて、p型ボディ領域2を内側として、p型の半導体基板1内に、n型ドリフト領域6の外周端より外側に、半導体基板1より高濃度のp型の基板コンタクト領域16、更にその外側に、n型の第1拡散領域17、更にその外側に、半導体基板1より高濃度のp型の基板コンタクト領域18を備え、第1拡散領域17内に、第1拡散領域17より高濃度のn型の第1高濃度拡散領域19を備える。基板コンタクト領域16,18、第1拡散領域17、及び、第1高濃度拡散領域19は、夫々、平面視において環状に、且つ、半導体基板1の表面から下方に向けて形成されている。尚、n型ドレインコンタクト領域7と基板コンタクト領域16の間は、素子分離膜11を挟んで離間し、基板コンタクト領域16と第1高濃度拡散領域19の間、及び、第1高濃度拡散領域19と基板コンタクト領域18の間は、夫々、素子分離膜20を挟んで離間している。基板コンタクト領域16,18と第1高濃度拡散領域19は、第1実施形態におけるソース電極14、ドレイン電極15等と同様の要領で形成される金属電極を介して、相互に同電位に設定され、p型の半導体基板1と同じく接地電位に固定される。基板コンタクト領域16,18は、半導体基板1に基板電位本実施形態では、接地電位を供給するのに用いられる。第1実施形態では、基板電位は、p型ボディコンタクト領域5からp型ボディ領域2またはp型ボディ領域2とp型埋め込み拡散領域3を介して、半導体基板1に供給されていたが、第2実施形態では、半導体基板1への基板電位の供給が強化されている。n型の第1拡散領域17と第1高濃度拡散領域19は、近傍のp型半導体基板1内に蓄積された少数キャリアである電子を回収するn型シンカーとして機能する。当該n型シンカーは、図7に示す特許文献3に開示された従来トランジスタ3のn型埋め込み拡散領域32とn型シンカー領域34と同様の機能を発揮して、寄生ダイオードD1の逆回復時間の短縮を更に図ることができる。次に、n型の第1拡散領域17と第1高濃度拡散領域19からなるn型シンカーによって、寄生ダイオードD1の逆回復時間の短縮が更に図れることを、図14を参照して説明する。図14は、図10aに上記n型シンカーを追加した図で、n型の第1拡散領域17とp型半導体基板1の界面にダイオードD2が形成されている。図14においても、n型ソースコンタクト領域4とp型ボディコンタクト領域5とp型の半導体基板1を接地電位とし、n型ドレインコンタクト領域7に負電位を印加した場合に、順バイアス電流を流す寄生ダイオードD1のpn接合が形成される界面に太い破線を示す。また、細い破線で囲んだ領域は、当該順バイアス電流が流れている際に、少数キャリアである電子が蓄積される低濃度のp型領域を示し、細い一点鎖線で囲んだ領域は、当該順バイアス電流が流れている際に、少数キャリアである正孔が蓄積される低濃度のn型領域を示す。一般的に、ダイオードD2は、無バイアス状態では、p型及びn型夫々の多数キャリアの拡散によって形成された空乏層内に生じる内蔵電界によって、p型半導体基板1内の多数キャリアである正孔は、n型の第1拡散領域17内への拡散が抑制され、多数キャリアの拡散による電流は流れない。つまり、拡散電流と内蔵電界によるドリフト電流が均衡し電流が流れない。しかし、無バイアス状態でも、p型半導体基板1側の少数キャリア密度が高い場合には、つまり、電子が多い場合は、当該電子がドリフト電流として、n型の第1拡散領域17側に移動して回収される。更に、逆回復特性の改善対象となる寄生ダイオードD1が順バイアス時においては、上記順バイアス電流が半導体基板1を介して流れるため、半導体基板1の抵抗成分による電圧降下が生じ、n型ドレインコンタクト領域7に近づく程、半導体基板1の電位が低下する。つまり、ダイオードD2付近の半導体基板1の電位は負電位となり、ダイオードD2は逆バイアス状態となる。これにより、ドリフト電流が大きくなり、少数キャリアである電子の回収が促進される。つまり、寄生ダイオードD1が順バイアス状態から逆バイアス状態に遷移する前に、ダイオードD2が先行して逆バイアス状態となるため、寄生ダイオードD1の順バイアス時に半導体基板1内に蓄積された少数キャリアである電子が、ダイオードD2によってある程度先行して回収されるため、寄生ダイオードD1が逆バイアス状態に転じた時点での少数キャリアの量が低減され、寄生ダイオードD1の逆回復時間の短縮を更に図ることができる。n型ドレインコンタクト領域7の電位が負電位から正電位となり、寄生ダイオードD1が逆バイアス状態なると、上記順バイアス電流が流れないため、ダイオードD2の周囲の半導体基板1の電位は、基板コンタクト領域16,18により急速に接地電位にまで充電され、ダイオードD2は逆バイアス状態から無バイアス状態に遷移する。これに対して、特許文献3に開示された従来トランジスタ3のn型埋め込み拡散領域32とn型シンカー領域34には常時高電位が印加されているため、p型エピタキシャル層31との間に形成される寄生ダイオードは、少数キャリアの回収後も高電圧の逆バイアス状態に維持される。次に、第2実施形態のLDMOSトランジスタT1の製造方法について、第1実施形態のLDMOSトランジスタT1の製造方法と対比して説明する。以下では、第2実施形態で追加された構成要素の製造工程についてのみ説明する。素子分離膜11は、第1実施形態で説明した要領で形成される。n型の第1拡散領域17は、p型ボディ領域2、p型埋め込み拡散領域3、及び、n型ドリフト領域6を形成する前に形成する。具体的には、半導体基板1の表面をレジストマスク不図示で被覆し、n型不純物例えば、リンを注入した後、熱拡散により第1拡散領域17を形成する。これにより、第1拡散領域17の深さを、後にイオン注入により形成するn型ドリフト領域6より深くする。また、第1拡散領域17の不純物濃度は、n型ドリフト領域6より高濃度に設定される。n型の第1拡散領域17は、n型ドリフト領域6とは別工程で形成されるが、同一基板上に形成されるロジック回路例えば、図1に示すDCDCコンバータの制御回路に使用するPチャネルMOSトランジスタで使用されるn型ウェル、或いは、後述する第5実施形態の第2のLDMOSトランジスタT2で使用されるn型ウェルと同時に形成することで、追加マスクを使用しなくても済む。尚、第1拡散領域17のn型シンカーとしての機能は低下するが、別実施形態として、第1拡散領域17をn型ドリフト領域6と同時に形成しても構わない。p型の基板コンタクト領域16,18は、夫々、p型ボディコンタクト領域5の形成と同時に、p型不純物例えば、ボロン等を注入して形成する。n型の第1高濃度拡散領域19は、n型ソースコンタクト領域4とn型ドレインコンタクト領域7の形成と同時に、n型不純物例えば、リンまたは砒素を注入して第1拡散領域17内に形成する。第3実施形態図15に、第3実施形態の半導体装置が備える第1のLDMOSトランジスタT1の断面構造の一例を模式的に示す。第3実施形態では、第1実施形態のLDMOSトランジスタT1の素子構造に対して、n型ドリフト領域6内に形成するn型ドレインコンタクト領域7の一部領域に、n型ドレインコンタクト領域7に代えて、p型の第2高濃度拡散領域21が形成されている。尚、p型の第2高濃度拡散領域21は、平面視において、その周囲をn型ドレインコンタクト領域7で取り囲まれているのが好ましい。また、p型の第2高濃度拡散領域21は、半導体基板1の表面から下方に向けて形成されている。更に、第2高濃度拡散領域21は、平面視において、第1実施形態におけるn型ドレインコンタクト領域7と同様に環状に形成されていても良く、或いは、n型ドレインコンタクト領域7に取り囲まれるように島状に複数に分割されて形成されていても良い。p型の第2高濃度拡散領域21は、第1実施形態のLDMOSトランジスタT1の製造方法において、p型ボディコンタクト領域5の形成と同時に、p型不純物例えば、ボロン等を注入して、同一工程内で形成することができる。更に、第1実施形態におけるドレイン電極15の形成時に、p型の第2高濃度拡散領域21の表面が露出するように、n型ドレインコンタクト領域7上の酸化膜12に開口部13を形成することによって、n型ドレインコンタクト領域7とp型の第2高濃度拡散領域21を、ドレイン電極15を介して相互に同電位に設定される。p型の第2高濃度拡散領域21は、n型ドリフト領域6内に蓄積された少数キャリアである正孔を回収するp型シンカーとして機能する。次に、p型の第2高濃度拡散領域21によって、寄生ダイオードD1の逆回復時間の短縮が更に図れることを、図16を参照して説明する。図16は、図10aに上記p型シンカーを追加した図で、p型の第2高濃度拡散領域21とn型ドリフト領域6の界面にダイオードD3が形成されている。図16においても、n型ソースコンタクト領域4とp型ボディコンタクト領域5とp型の半導体基板1を接地電位とし、n型ドレインコンタクト領域7に負電位を印加した場合に、順バイアス電流を流す寄生ダイオードD1のpn接合が形成される界面に太い破線を示す。また、細い破線で囲んだ領域は、当該順バイアス電流が流れている際に、少数キャリアである電子が蓄積される低濃度のp型領域を示し、細い一点鎖線で囲んだ領域は、当該順バイアス電流が流れている際に、少数キャリアである正孔が蓄積される低濃度のn型領域を示す。一般的に、ダイオードD3は、無バイアス状態では、p型及びn型夫々の多数キャリアの拡散によって形成された空乏層内に生じる内蔵電界によって、n型ドリフト領域6の多数キャリアである電子は、p型の第2高濃度拡散領域21内への拡散が抑制され、多数キャリアの拡散による電流は流れない。つまり、拡散電流と内蔵電界によるドリフト電流が均衡し電流が流れない。しかし、無バイアス状態でも、n型ドリフト領域6側の少数キャリア密度が高い場合には、つまり、正孔が多い場合は、当該正孔がドリフト電流として、p型の第2高濃度拡散領域21側に移動して回収される。つまり、寄生ダイオードD1が順バイアス状態から逆バイアス状態に遷移する前に、ダイオードD3によって、寄生ダイオードD1の順バイアス時にn型ドリフト領域6内に蓄積された少数キャリアである電子が、ダイオードD3によってある程度先行して回収されるため、寄生ダイオードD1が逆バイアス状態に転じた時点での少数キャリアの量が低減され、寄生ダイオードD1の逆回復時間の短縮を更に図ることができる。尚、ダイオードD3では、pn接合の位置が、n型ドレインコンタクト領域7と近接しているため、寄生ダイオードD1が順バイアス状態において、n型ドレインコンタクト領域7からn型ドリフト領域6にかけて流れる順バイアス電流によるn型ドリフト領域6内での電圧降下は余り大きくないと考えられるが、当該順バイアス電流が大きい場合には、つまり、n型ドリフト領域6内での少数キャリアである電子の蓄積量が大きくなる状況では、当該電圧降下が大きくなり、ダイオードD3が逆バイアス状態となり、ドリフト電流がその分大きくなって少数キャリアである電子の回収が促進される。尚、上記説明では、第1実施形態のLDMOSトランジスタT1の素子構造に対して、n型ドリフト領域6内に形成するn型ドレインコンタクト領域7の一部領域に、n型ドレインコンタクト領域7に代えて、p型の第2高濃度拡散領域21を形成する場合を説明したが、当該第2高濃度拡散領域21の形成は、基板コンタクト領域16,18、第1拡散領域17、及び、第1高濃度拡散領域19を備える第2実施形態のLDMOSトランジスタT1に適用するのも好ましい実施の形態である。第4実施形態図17に、第4実施形態の半導体装置が備える第1のLDMOSトランジスタT1の断面構造の一例を模式的に示す。第4実施形態では、第1実施形態のLDMOSトランジスタT1の素子構造に対して、n型ドリフト領域6内に形成するn型ドレインコンタクト領域7の一部領域において、n型ドリフト領域6の表面を露出させ、n型ドレインコンタクト領域7とオーミック接触するドレイン電極15との界面でショットキー接合が形成されるようにする。これにより、ドレイン電極15をアノード、n型ドリフト領域6をカソードとするショットキーダイオードD4が形成される。尚、ダイオードD4の形成領域は、平面視において、第1実施形態におけるn型ドレインコンタクト領域7と同様に環状に形成されていても良く、或いは、n型ドレインコンタクト領域7に取り囲まれるように島状に複数に分割されて形成されていても良い。ダイオードD4は、第1実施形態のLDMOSトランジスタT1の製造方法において、n型ドレインコンタクト領域7を2重の環状パターンに形成し、その間に環状の開口を形成するか、或いは、島状の開口を有するパターンに形成し、第1実施形態におけるドレイン電極15の形成時に、n型ドレインコンタクト領域7の開口を介してn型ドリフト領域6の表面が露出するように、n型ドレインコンタクト領域7上の酸化膜12に開口部13を形成し、当該開口部13内にn型ドリフト領域6とショットキー接触し、n型ドレインコンタクト領域7とオーミック接触する金属例えば、アルミニウムを充填することで形成される。尚、n型ドレインコンタクト領域7とダイオードD4のアノード、つまり、ドレイン電極15は、相互に同電位となる。ダイオードD4のドレイン電極15とn型ドリフト領域6の界面に形成されるショットキー接合は、n型ドリフト領域6内に蓄積された少数キャリアである正孔を回収するp型シンカーとして機能する。次に、ダイオードD4によって、寄生ダイオードD1の逆回復時間の短縮が更に図れることを、図18を参照して説明する。図18は、図10aに上記p型シンカーとなるダイオードD4を追加した図である。図18においても、n型ソースコンタクト領域4とp型ボディコンタクト領域5とp型の半導体基板1を接地電位とし、n型ドレインコンタクト領域7に負電位を印加した場合に、順バイアス電流を流す寄生ダイオードD1のpn接合が形成される界面に太い破線を示す。また、細い破線で囲んだ領域は、当該順バイアス電流が流れている際に、少数キャリアである電子が蓄積される低濃度のp型領域を示し、細い一点鎖線で囲んだ領域は、当該順バイアス電流が流れている際に、少数キャリアである正孔が蓄積される低濃度のn型領域を示す。一般的に、ショットキーダイオードD4は、第3実施形態のpn接合ダイオードD3と同様、無バイアス状態では、ショットキー接合部に形成される空乏層内に生じる内蔵電界によって、n型ドリフト領域6の多数キャリアである電子は、ドレイン電極15内への拡散が抑制され、多数キャリアの拡散による電流は流れない。つまり、拡散電流と内蔵電界によるドリフト電流が均衡した状態となっている。しかし、無バイアス状態でも、n型ドリフト領域6側の少数キャリア密度が高い場合には、つまり、正孔が多い場合は、当該正孔がドリフト電流として、ドレイン電極15側に移動して回収される。つまり、寄生ダイオードD1が順バイアス状態から逆バイアス状態に遷移する前に、ダイオードD4によって、寄生ダイオードD1の順バイアス時にn型ドリフト領域6内に蓄積された少数キャリアである電子が、ダイオードD4によってある程度先行して回収されるため、寄生ダイオードD1が逆バイアス状態に転じた時点での少数キャリアの量が低減され、寄生ダイオードD1の逆回復時間の短縮を更に図ることができる。尚、ダイオードD4では、ショットキー接合の位置が、n型ドレインコンタクト領域7と近接しているため、寄生ダイオードD1が順バイアス状態において、n型ドレインコンタクト領域7からn型ドリフト領域6にかけて流れる順バイアス電流によるn型ドリフト領域6内での電圧降下は余り大きくないと考えられるが、当該順バイアス電流が大きい場合には、つまり、n型ドリフト領域6内での少数キャリアである電子の蓄積量が大きくなる状況では、当該電圧降下が大きくなり、ダイオードD4が逆バイアス状態となり、ドリフト電流がその分大きくなって少数キャリアである電子の回収が促進される。尚、上記説明では、第1実施形態のLDMOSトランジスタT1の素子構造に対して、n型ドリフト領域6内に形成するn型ドレインコンタクト領域7の一部領域に、n型ドレインコンタクト領域7に代えて、ショットキーダイオードD4を形成する場合を説明したが、当該ショットキーダイオードD4の形成は、基板コンタクト領域16,18、第1拡散領域17、及び、第1高濃度拡散領域19を備える第2実施形態のLDMOSトランジスタT1に適用するのも好ましい実施の形態である。第5実施形態図19に、第5実施形態の半導体装置が備える第2のLDMOSトランジスタT2の断面構造の一例を模式的に示す。第5実施形態では、同じp型の半導体基板1内に、第1実施形態で説明したLDMOSトランジスタT1に加えて、第2のLDMOSトランジスタT2を備える。先ず、第2のLDMOSトランジスタT2の素子構造について説明する。図19に示すように、第2のLDMOSトランジスタT2は、p型の半導体基板1内に、n型ウェル33を備え、n型ウェル33内に、p型ボディ領域2第2ボディ領域に相当と、p型埋め込み拡散領域3第2埋め込み拡散領域に相当と、n型ウェル33より高濃度のn型ドリフト領域6第2ドリフト領域に相当を備え、ボディ領域2内に、n型ウェル33より高濃度のn型ソースコンタクト領域4第2ソースコンタクト領域に相当と、ボディ領域2より高濃度のp型ボディコンタクト領域5第2ボディコンタクト領域に相当を備え、ドリフト領域6内に、ドリフト領域6より高濃度のn型ドレインコンタクト領域7第2ドレインコンタクト領域に相当を備え、ソースコンタクト領域4とドリフト領域6間のボディ領域2の表面上にゲート絶縁膜8第2ゲート絶縁膜に相当を備え、ゲート絶縁膜8上にゲート電極9第2ゲート電極に相当を備えて構成される。第2のLDMOSトランジスタT2のウェル33、ボディ領域2、ソースコンタクト領域4、ボディコンタクト領域5、ドリフト領域6、及び、ドレインコンタクト領域7は、夫々半導体基板1の表面から下方に向けて形成されている。埋め込み拡散領域3は、ボディ領域2の底面と接触するようにボディ領域2よりも深い位置に形成されている。第2のLDMOSトランジスタT2では、ドレインコンタクト領域7側のゲート電極9の端部での電界集中を緩和して耐圧向上を図るため、埋め込み拡散領域3は、半導体基板1の表面に平行な方向に、ボディ領域2からドレインコンタクト領域7のボディ領域2に近い側の近方端の下方まで延在して形成されている。第2のLDMOSトランジスタT2では、p型のボディ領域2とn型のドリフト領域6が、n型ウェル33内に形成されているため、ドリフト領域6は、ボディ領域2側の端部がボディ領域2と離間するように形成されている。チャネルは、ゲート電極9に印加される電位に応じて、ソースコンタクト領域4とウェル33間のボディ領域2内に形成される。第2のLDMOSトランジスタT2は、n型ウェル33を備え、n型ウェル33内に、p型ボディ領域2とp型埋め込み拡散領域3とn型ドリフト領域6が形成されている点、及び、p型埋め込み拡散領域3とn型ドリフト領域6の平面視における形成位置が、第1のLDMOSトランジスタT1と異なる点以外は、同じ素子構造となっている。また、ドリフト領域6、ドレインコンタクト領域7、素子分離膜10,11b、及び、ゲート電極9は、第1のLDMOSトランジスタT1と同様に平面視において環状に形成されている。尚、環状のドリフト領域6及びドレインコンタクト領域7等の内外周の形状、及び、ボディ領域2及び埋め込み拡散領域3の外周の形状として、長円状のものを想定しているが、当該形状は、長円に限定されるものではなく、矩形、矩形以外の多角形、或いは、円形、楕円形、等であっても良い。第2のLDMOSトランジスタT2は、第1のLDMOSトランジスタT1と同様、ドリフト領域6がボディ領域2の外周を取り囲むように環状に形成されているため、図19に示すように、ドリフト領域6、ドレインコンタクト領域7、素子分離膜10、11b、ゲート電極9等は、ボディ領域2を中心として左右対称に形成されている。第2のLDMOSトランジスタT2では、p型のボディ領域2は、n型ウェル33に囲まれており、第1のLDMOSトランジスタT1とは異なり、ボディ領域2と半導体基板1は電気的に分離されているため、ソースコンタクト領域4とボディコンタクト領域5の電位は、半導体基板1から独立して任意に設定可能となる。従って、第2のLDMOSトランジスタT2は、図1に例示する2つのMOSトランジスタM1,M2を直列に接続したプッシュプル回路では、ハイサイド側のMOSトランジスタM2に使用するのに好適である。よって、本第5実施形態では、第1のLDMOSトランジスタT1をローサイド側のMOSトランジスタM1に使用し、第2のLDMOSトランジスタT2をハイサイド側のMOSトランジスタM2に使用することで、同一半導体基板1上の2つのLDMOSトランジスタT1,T2を用いて、図1に例示する同期整流型のDCDCコンバータを実現できる。次に、本第5実施形態の2つのLDMOSトランジスタT1,T2の製造方法について、図面を参照して説明する。図20a~c及び図21a~bは、製造工程途中の素子断面構造の要部を模式的に示す工程断面図である。図20及び図21の各図において、左側を第1のLDMOSトランジスタT1の形成領域R1とし、右側を第2のLDMOSトランジスタT2の形成領域R2とする。尚、上記説明では、第2のLDMOSトランジスタT2に、第1のLDMOSトランジスタT1と同一の構成要素には同じ符号を付して説明したが、以下の製造方法の説明では、2つのLDMOSトランジスタT1,T2の構成要素を区別するために、p型半導体基板1とn型ウェル33と酸化膜12と開口部13を除き、第1のLDMOSトランジスタT1の符号に添え字aを付し、第2のLDMOSトランジスタT2の符号に添え字bを付して、両者を区別する。先ず、図20aに示すように、領域R1内において、p型半導体基板1の表面の一部にLOCOS酸化膜の素子分離膜10a,11aを、領域R2内において、p型半導体基板1の表面の一部にLOCOS酸化膜の素子分離膜10b,11bを夫々形成し、更に、領域R2にのみ、n型不純物例えば、リンを、例えば2MeV以上の注入エネルギで注入し、高温ドライブインにより熱拡散させて、n型ウェル33を、半導体基板1の表面から下方に向けて所望の深さまで形成する。引き続いて、図20bに示すように、領域R1内において、半導体基板1内に、半導体基板1より高濃度のp型ボディ領域2aと、半導体基板1より高濃度のp型埋め込み拡散領域3aと、n型ドリフト領域6aを夫々形成し、領域R2内において、n型ウェル33内に、p型ボディ領域2bと、p型埋め込み拡散領域3bと、n型ウェル33より高濃度のn型ドリフト領域6bを夫々形成する。先ず、半導体基板1の表面をレジストマスク不図示で被覆し、p型不純物例えば、ボロンの注入により、p型ボディ領域2a,2bを、半導体基板1の表面から下方に向けて夫々同時に形成する。次に、使用済みのレジストマスクを除去し、半導体基板1の表面を別のレジストマスク不図示で被覆し、p型不純物例えば、ボロンを1MeV以上の高エネルギで注入し、p型埋め込み拡散領域3a,3bをp型ボディ領域2a,2bより深い位置に夫々同時に形成する。注入エネルギ量は、p型埋め込み拡散領域3a,3bがp型ボディ領域2a,2bの底面と夫々接触するように調整される。また、p型埋め込み拡散領域3a,3bの各形成範囲は上記レジストマスクで規定され、本実施形態では、領域R1では、p型埋め込み拡散領域3aは、p型ボディ領域2aとn型ドリフト領域6aの両下方領域を内包する広範囲に形成され、領域R2では、p型埋め込み拡散領域3bは、p型ボディ領域2bの下方領域を内包し、n型ドリフト領域6bの下方領域の一分を内包するp型埋め込み拡散領域3aより狭い範囲に形成されている。次に、使用済みのレジストマスクを除去し、半導体基板1の表面を別のレジストマスク不図示で被覆し、n型不純物例えば、リンを例えば300KeV以上の注入エネルギで注入し、n型ドリフト領域6a,6bを夫々同時に形成する。n型ドリフト領域6a,6bの各形成範囲は上記レジストマスクで規定される。本実施形態では、領域R1では、n型ドリフト領域6aの内周端はp型ボディ領域2aと接し、外周端は外側の素子分離膜11aの下方に位置し、領域R2では、n型ドリフト領域6bの内周端はp型ボディ領域2bと離間して内側の素子分離膜10bの下方に位置し、外周端は外側の素子分離膜11bの下方に位置する。n型ドリフト領域6a,6bは、LDMOSトランジスタT1,T2の耐圧を下げることなく、オン抵抗を低減させるために形成される。例えば、当該耐圧を15V~60Vと想定した場合、各LDMOSトランジスタT1,T2において、p型ボディ領域2a,2bの不純物濃度は1×1017cm-3以上、p型埋め込み拡散領域3a,3bの不純物濃度は1×1017cm-3以上、n型ドリフト領域6a,6bの不純物濃度は1×1016cm-3~1×1018cm-3に、夫々設定される。例えば、p型埋め込み拡散領域3a,3bが半導体基板1の表面から1μmより深く形成される。また、n型ドリフト領域6a,6bは半導体基板1の表面から0.3μm以上のp型埋め込み拡散領域3a,3bに接触しない深さまで形成される。引き続いて、図20cに示すように、半導体基板1の表面にゲート絶縁膜8a,8bを夫々同時に形成し、領域R1内に、p型ボディ領域2aのn型ドリフト領域6aに近接する側の一部、n型ドリフト領域6aの素子分離膜10aよりp型ボディ領域2a側の一部、及び、素子分離膜10aの一部を覆うゲート電極9aを、領域R2内に、p型ボディ領域2bのn型ドリフト領域6bに近接する側の一部、n型ウェル33の素子分離膜10bよりp型ボディ領域2b側の一部、及び、素子分離膜10bの一部を覆うゲート電極9bを、夫々同時に形成する。ゲート電極9a,9bは、例えば、リンがドープされたポリシリコン膜をCVD法により全面に形成した後、その上にレジストを形成し、フォトエッチング技術によって当該レジストをパターンニングした後、ドライエッチング技術等によって当該ポリシリコン膜を加工することにより同時に形成される。引き続いて、図21aに示すように、半導体基板1の表面をレジストマスク不図示で被覆し、n型不純物例えば、リンまたは砒素を注入して、p型ボディ領域2a内にn型ソースコンタクト領域4aを、p型ボディ領域2b内にn型ソースコンタクト領域4bを、n型ドリフト領域6a内にn型ドレインコンタクト領域7aを、n型ドリフト領域6b内にn型ドレインコンタクト領域7bを夫々同時に形成し、更に、使用済みのレジストマスクを除去し、半導体基板1の表面を別のレジストマスク不図示で被覆し、p型不純物例えば、ボロン等を注入して、p型ボディ領域2a内にp型ボディコンタクト領域5aを、p型ボディ領域2b内にp型ボディコンタクト領域5bを夫々同時に形成する。引き続いて、図21bに示すように、半導体基板1の表面全面に例えば常圧CVD法によって酸化膜12を形成し、リフローにより表面段差を軽減した後、ゲート電極9aの上、ゲート電極9bの上、n型ドレインコンタクト領域7aの上、n型ドレインコンタクト領域7bの上、n型ソースコンタクト領域4aとp型ボディコンタクト領域5aの上、n型ソースコンタクト領域4bとp型ボディコンタクト領域5bの上に、酸化膜12をコンタクトエッチングして開口部13を夫々同時に形成する。更に、開口部13内を充填するように、酸化膜12及び開口部13の全面に、スパッタによってアルミニウム膜を成長させた後、当該アルミニウム膜をフォトエッチング及びドライエッチングによってパターンニングし、ソース電極14a,14b、ドレイン電極15a,15b等の金属電極を形成する。尚、上記説明では、第1のLDMOSトランジスタT1として、第1実施形態で説明したLDMOSトランジスタT1を想定して説明したが、当該LDMOSトランジスタT1は、第2乃至第4実施形態で説明した第1実施形態のLDMOSトランジスタT1に対して追加の構造を有するLDMOSトランジスタT1を使用するようにしても良い。別実施形態以下に別実施形態につき説明する。1上記各実施形態では、ドリフト領域6、ドレインコンタクト領域7及びゲート電極9等が環状に形成されている場合を想定したが、LDMOSトランジスタT1,T2の平面視形状は、上記各実施形態で説明したものに限定されるものではない。例えば、ドリフト領域6、ドレインコンタクト領域7及びゲート電極9等は、環状ではなく、例えば、L字状、U字状、直線状等に形成されていても良い。2上記第3または第4実施形態では、第1のLDMOSトランジスタT1が、n型ドリフト領域6内にp型シンカーとなるダイオードD3またはD4を設けた構成を説明したが、当該p型シンカーは、それ単独でも、寄生ダイオードD1の逆回復時間の短縮を図る効果を有するものである。従って、第1のLDMOSトランジスタT1の素子構造として、p型埋め込み拡散領域3が、ボディ領域2の底面と接触するようにボディ領域2よりも深い位置に、且つ、半導体基板1の表面に平行な方向に、ボディ領域2からドレインコンタクト領域7のボディ領域2から最も離間した遠方端の下方より遠方に延在して形成されているという特徴を備えていなくても、上記ダイオードD3またはD4を設けた構成を採用することで、当該p型シンカー単独の効果によって、寄生ダイオードD1の逆回復時間の短縮を図ることができる。従って、上記ダイオードD3またはD4を設けた構成においては、p型埋め込み拡散領域3が、ボディ領域2の底面と接触するようにボディ領域2よりも深い位置に、半導体基板1の表面に平行な方向に、ボディ領域2からドレインコンタクト領域7のボディ領域2から最も離間した遠方端の下方よりボディ領域2側に延在して形成されても良く、更には、p型埋め込み拡散領域3を設けない素子構造であっても良い。3上記第5実施形態では、第2のLDMOSトランジスタT1が、n型ウェル33内に、ボディ領域2の底面と接触するようにボディ領域2よりも深い位置に埋め込み拡散領域3を備える構成を説明したが、第2のLDMOSトランジスタT1は、埋め込み拡散領域3を備えない素子構造であっても構わない。4上記各実施形態において、ソース電極14をn型ソースコンタクト領域4とp型ボディコンタクト領域5の上に設けた共通の開口部13によって両領域4,5に共通に接触するよう形成したが、n型ソースコンタクト領域4にソース電極14を、p型ボディコンタクト領域5にボディコンタクト用の電極を夫々個別に設けるように良い。5上記各実施形態において、LDMOSトランジスタT1,T2は、ドレインコンタクト領域7のボディ領域2側に素子分離膜10を備える場合を説明したが、例えば、特許文献3に開示の従来トランジスタ3のように、ドレインコンタクト領域7のボディ領域2側に素子分離膜10を備えない構成であっても良い。6上記各実施形態では、LDMOSトランジスタT1,T2は、p型の半導体基板1内に形成されるnチャネル型のLDMOSトランジスタとして説明したが、半導体基板1及び他の領域の導電型を反転させることで、上記各実施形態と同様の効果を示すpチャネル型のLDMOSトランジスタT1,T2を実現することができる。"