"少なくとも一つの下流インターフェースを備えるデバイスであって、個々の下流インターフェースは、USB3.0の能力があるデバイス及びUSB2.0準拠デバイスの両方に同時に接続されるように構成される、デバイス。前記少なくとも一つの下流インターフェースは、第1の組のコンダクタと第2の組のコンダクタとを備え、前記第1の組のコンダクタは、USB3.0信号を前記USB3.0の能力があるデバイスに伝達するように構成され、前記第2の組のコンダクタは、USB2.0信号を前記USB2.0準拠デバイスに伝達するように構成される、請求項1に記載のデバイス。前記デバイスは、バスに結合されたコントローラを更に備え、前記少なくとも一つの下流インターフェースは、前記バスと前記USB3.0の能力があるデバイスとの間に第1のデータパスを、前記バスと前記USB2.0準拠デバイスとの間に第2のデータパスを備える、請求項1に記載のデバイス。前記第1及び第2のデータパスは、互いに分離し、はっきり分かれている、請求項3に記載のデバイス。前記デバイスは、第1及び第2のコントローラを更に備え、前記少なくとも一つの下流インターフェースは、第1及び第2のデータパスを備え、前記第1のデータパスは、前記USB3.0の能力があるデバイスを前記第1のコントローラに結合し、前記第2のデータパスは、前記USB2.0準拠デバイスを前記第2のコントローラに結合する、請求項1に記載のデバイス。前記少なくとも一つの下流インターフェースは、前記USB3.0信号と前記USB2.0信号とを同時に伝達するように構成される、請求項1に記載のデバイス。前記デバイスは、ホストコントローラ、ハブコントローラ、ホストコントローラを備えるチップ上のシステム、又はハブコントローラを備えるチップ上のシステムを備える、請求項1に記載のデバイス。上流ポートと、少なくとも一つの下流ポートとを備えるデバイスであって、個々の下流ポートは、USB3.0信号を利用して、USB3.0の能力があるデバイスに第1の接続を提供し、且つ、USB2.0信号を利用して、USB2.0準拠デバイスに第2の接続を提供するように構成される、デバイス。前記第1のUSB3.0の接続は、前記第2のUSB2.0の接続から独立している、請求項8に記載のデバイス。前記少なくとも一つの下流ポートにより、前記デバイスは前記USB3.0の能力があるデバイス及び前記USB2.0準拠デバイスからの同時通信を受信できる、請求項8に記載のデバイス。前記USB3.0の能力があるデバイスは、ビデオチップセットであり、前記USB2.0準拠デバイスは、イーサネットチップセットである、請求項8に記載のデバイス。USBコントローラを更に備え、前記USBコントローラは、前記USB3.0信号を利用する前記USB3.0デバイスとの通信及び前記USB2.0信号を利用する前記USB2.0デバイスとの通信を交互に行うように構成される、請求項8に記載のデバイス。前記個々の下流ポートに結合された第1及び第2のUSBコントローラを更に備え、前記第1のコントローラは、USB3.0の信号を処理するように構成され、前記第2のコントローラは、USB2.0の信号を処理するように構成される、請求項8に記載のデバイス。USBハブ又はUSBスプリッタを備える、請求項8に記載のデバイス。ハウジング内に配置され、且つ、上流インターフェース及び少なくとも一つの下流インターフェースを備えるUSBハブデバイスと、USB3.0準拠チップセットに接続された第1の組のUSB3.0コンダクタ及びUSB2.0準拠チップセットに接続された第2の組のUSB2.0コンダクタを有する、個々の下流インターフェースとを備えるシステム。前記個々の下流インターフェースは、USB3.0準拠チップセット用の第1のデータパス及び第1のバッファと、USB2.0準拠チップセット用の第2のデータパス及び第2のバッファとを提供するように構成される、請求項15に記載のシステム。前記USB3.0コンダクタは、前記USB3.0準拠チップセットにはんだ付けされ、前記USB2.0コンダクタは、前記USB2.0準拠チップセットにはんだ付けされる、請求項16に記載のシステム。前記USBハブデバイスは、コントローラを備え、前記第1の組のUSB3.0コンダクタは、前記USB3.0準拠チップセットと前記コントローラとの間に第1のデータパスを提供し、前記第2の組のUSB2.0コンダクタは、前記USB2.0準拠チップセットと前記コントローラとの間に第2のデータパスを提供する、請求項15に記載のシステム。前記第1のデータパス及び前記第2のデータパスにより、前記USB3.0準拠チップセットから前記コントローラ、及び前記USB2.0準拠チップセットから前記コントローラへの同時通信を可能にする、請求項18に記載のシステム。前記USB3.0準拠チップセットは、ハウジング上に配置されたビデオポートを備えるビデオチップセットであり、前記USB2.0準拠チップセットは、ハウジング上のイーサネットポートを備えるイーサネットチップセットである、請求項16に記載のシステム。下流ポートを通じてUSB3.0準拠デバイスと通信するステップと、同時に下流ポートを通じてUSB2.0準拠デバイスと通信するステップと、を含む方法。コントローラにより実行されたとき、請求項21に記載の方法を達成する命令を格納した一以上のコンピュータ可読記憶媒体。本発明は、ユニバーサルシリアルバスUSB技術、及び、特にUSB技術により利用可能なリソースの活用に関する。USB3.0は、比較的新しい規格であり、この規格は、既存のUSB2.0と比較して、より優れた性能を提供する。USB3.0は更に、USB2.0デバイスとの下位互換性を維持している。端的には、USB3.0準拠インターフェースは、第1の組のスーパースピードコンダクタSSTX及びSSRX信号と第2の組のハイスピードUSB2.0コンダクタD及びD-信号とを備える。多くの使用シナリオにおいて、USBインターフェースは、雌のレセプタクルを備えるUSBポートにて終端する。この雌のレセプタクルにより、ユーザは、例えばフラッシュメモリドングルデバイス、カメラ、マウス等の下流デバイスの雄のプラグをUSBポートに差し込むことができる。下流デバイスがUSB3.0準拠の場合、下流デバイスとのデータ通信は、第1の組のスーパースピードコンダクタを利用する。それ以外の場合、第2の組のハイスピードUSB2.0コンダクタが利用されうる。このようなシステムは、ポートに差し込まれるあらゆる未知のUSBデバイスが適切に機能するように、下位互換性を提供する。しかしながら、他のアプリケーションは、この未知の要因を有しない。例えば、USB技術は、既知のコンポーネントを一緒に固定して接続するのに利用されうる。このような場合、下流デバイスがUSB3.0準拠であるか又はUSB2.0準拠であるかは、事前に知られている。このような場合、冗長の第1及び第2の組のスーパースピードコンダクタ及びUSB2.0準拠コンダクタは、適応性を高めることはなく、その代わりに、コネクタの一つが使用されないため、単にコストの増加及び/又は性能の低下の原因となるだけである。本明細書で使用されるように、USB3.0又はUSB3.0準拠という用語は、USB-IFImplementersForum,Inc.によりUSB3.0仕様において規定されているスーパースピードのシグナリングをサポートするデバイス準拠するコンポーネントを一つ以上含むを意味するのに使用される。同様に、ハイスピードコンダクタという用語は、USB-IFによりUSB2.0仕様において規定されているロースピード、フルスピード又はハイスピードのシグナリング用に使用されうるD/D-ラインを示すのに使用される。加えて、USB3.0準拠のデバイスは、USB2.0仕様で規定された機能の全部又は一部をサポートし、且つ、USB2.0準拠のデバイスは、USB3.0仕様で規定された機能の一部をサポートすることが可能である。これら二つの仕様は、例を示すのに使用されているに過ぎず、本明細書に記載される方法及び機器の実施形態又はそれらの等価物の精神について、限定することを意図するものではない。図1は、所与のシステム構成に対して、より高性能及び/又はより低コストをユーザに提供するために用いられる、方法100の一実施形態である。102において、この方法は、USB3.0準拠であると知られている下流デバイスに対し、USB3.0準拠のインターフェースを提供し、そのため、この方法は、インターフェースにおけるスーパースピード部分のみを使用する。104では、この方法は、USB2.0準拠デバイスに対し、USB3.0インターフェースにおける未使用のUSB2.0準拠部分を提供する。そのため、単一のUSB3.0インターフェースは、二つの異なる下流デバイスと通信するのに利用することができる。一形態において、USB3.0準拠のインターフェースは、スーパースピードコンダクタ及びハイスピードコンダクタを含む下流ポートを備えることができる。スーパースピードコンダクタは、USB3.0準拠デバイスに接続され、ハイスピードコンダクタは、USB2.0準拠デバイスに接続されうる。そのため、単一のポートで、二つのデバイスが使用可能である。従って、エンドユーザ又は消費者は、所与の組のシステムリソースに対して、以前可能であったよりもより良好及び/又はより多くの機能性を享受することができる。いくつかの実施形態において、この概念を達成するための方法100及び/又は他の方法は、コンピュータ可読命令として、コンピュータ可読記憶媒体に格納することができる。例えばコントローラ等のプロセッサは、本方法を実行するために、コンピュータ可読命令を実行することができる。図2は、USBリソースを効率的に活用するシステム200の一実施形態を示すものである。システム200は、ホストデバイス202と、二つの下流デバイス204及び206とを備える。本態様において、下流デバイス204は、USB3.0準拠又は、少なくともUSB3.0の能力があるデバイスとして知られており、下流デバイス206は、USB2.0準拠デバイスとして知られている。説明のために、システム200は、以下詳細に考察されるように、第1のシナリオ210及び第2のシナリオ212について説明される。ホスト202は、第1の組のコンダクタ216と第2の組のコンダクタ218とを備えるインターフェース214を提供することができる。インターフェース214は、USB3.0準拠とすることができる。本態様において、第1の組のコンダクタ216は、スーパースピードUSB3.0準拠のSSTX及びSSRXラインである。同様に、第2の組のコンダクタ218は、ハイスピードUSB2.0準拠のD及びD-ラインとすることができる。シナリオ210に示される実施形態において、下流デバイス204は、既知のUSB3.0準拠デバイスである。従って、第1の組のコンダクタ216は、ホストデバイス202と下流デバイス204との間の通信に利用される一方で、第2の組のコンダクタ218は、220にて示されるように、未使用のままである。そのため、リソース活用の観点からすると、シナリオ210においては、インターフェース214はリソースとして過少利用されることになる。対照的な例は、シナリオ212につき、以下説明される。シナリオ212に示される実施形態において、下流デバイス204は、シナリオ210と同じ方法で、ホストデバイス202に接続されている。しかしながら、第2の組のコンダクタ218は、リソースの利用を増やすために、下流デバイス206に接続されている。従って、インターフェース214は、シナリオ210においては単一の下流デバイスに接続されていたが、ここでは二つの下流デバイスに接続するのに利用されうる。そのため、ホストデバイス202において費やした所与のコストに対し、シナリオ210と比較して、シナリオ212では、エンドユーザはより多くの機能性を提供されうる。とりわけ、シナリオ212は、下流デバイス204がUSB3.0準拠デバイスであり、且つ、下流デバイス204が一般に永続的な方法でインターフェース214に接続されることが知られている場合に、実現されうる。本明細書で使用されるように、一般に永続的な方法とは、エンドユーザが、容易に且つ頻繁に、下流デバイス204を取り外し、他のある下流デバイスを接続する見込みがないことを意味する。図2Aは、デバイス220におけるシナリオ212の一実施形態を示すものである。本態様において、デバイス220はマザーボード222を備え、このマザーボード222は、USB3.0の能力があるデバイスとして知られているグラフィックスカード224と、USB2.0デバイスとして知られているオーディオカード226とに、ポート230を備える単一のUSBインターフェース228を介して、結合されている。USBインターフェースは、グラフィックスカード224にスーパースピードコネクタ232を提供し、オーディオカード226にハイスピードコネクタ234を提供する。図2Bは、デバイス240におけるシナリオ212の他の一実施例を示すものである。本態様において、デバイス240は、USB3.0デバイスとして知られているグラフィックスカード244に結合されたマザーボード242を備える。マザーボードは、外部USB2.0準拠コネクタ246にも結合されている。外部USB2.0準拠コネクタ246は、雌のUSBレセプタクルとしうることが明らかであり、雌のUSBレセプタクルは、任意のUSB2.0準拠デバイス、例えばメモリースティック、カードリーダ、キーボード、マウス等を受け入れることができる。マザーボードは、グラフィックスカード及び外部USB2.0準拠コネクタ246に、ポート250を備える単一のUSBインターフェース248を介して、接続されている。USBインターフェース248は、グラフィックスカード244にスーパースピードコネクタ252を提供し、外部USB2.0準拠コネクタ246にハイスピードコネクタ254を提供する。図3は、USBリソースを効率的に活用することができるシステム300に係る、他の一実施形態を示すものである。システム300は、ドッキングステーション302として実装されるデバイスを備える。ドッキングステーション302に関して記載される原理は、USB技術を使用することができる他のデバイスにおいて利用されうる。本実施例において、ドッキングステーション302は、ハウジング303に対して配置される六つの外部ポートを備える。外部ポートのうちの一つは、PCへ繋がる上流ポート304である。残りの五つのポートは、三つのUSB3.0準拠USBポート3061、3062、3063雌のUSB準拠レセプタクルとして図示、イーサネットポート308及びビデオポート310の形式の下流ポートである。ドッキングステーション回路312は、ドッキングステーション302の概略図を示すものである。本実施例において、ドッキングステーションは、三つのチップセットを備える。すなわち、ハブチップセット314、ビデオチップセット316及びイーサネットチップセット318である。ハブチップセット314は、320で示されるように、4-ポートUSBハブとして機能するように構成されうるここでは4-ポートハブの実施例が示されているが、この数字は何ら重大なものではなく、他の実施形態において、より多い又はより少ないポートを備えるUSBハブに関するものとすることができる。ビデオチップセット316は、322で示されるように、ビデオ機能にUSB3.0を提供するように構成されうる。イーサネットチップセット318は、324で示されるように、イーサネット機能にUSB2.0を提供するように構成されうる。従って、ハブチップセット314は、インターフェース326を通じて上流ポート304に接続されている。ハブチップセット314は、インターフェース3281を通じてUSB3.0ポート3061に、インターフェース3282を通じてUSB3.0ポート3062に、インターフェース3を通じてUSB3.0ポート3063に接続されている。更に、ハブチップセットは、インターフェース3284を通じて、ビデオチップセット316及びイーサネットチップセット318の両方に接続されている。最後に、ビデオチップセット316は、インターフェース330を通じて、ビデオポート310に接続されている。同様に、イーサネットチップセット318は、インターフェース332を通じて、イーサネットポート308に接続されている。本実施形態において、インターフェース3284を通じた、ハブチップセット314とビデオチップセット316及びイーサネットチップセット318の両方との接続は、相対的に固定されているとみなすことができることに留意されたい。例えば、チップセットのいずれかの故障及び、その後の交換以外は、接続が妨げられることを意図していない。相対的に固定されているとみなすことができるシナリオの一つは、チップセットがプリント基板PCBにはんだ付けされている場合である。インターフェース3284は、図2のシナリオ212に関する上記説明と整合するように構成されうる。本実施形態において、ドッキングステーション302が4ポートUSBハブ320を備えることは、先に言及している。それにもかかわらず、五つの下流機構例えば、USB3.0ポート3061~3063、ビデオチップセット316及びイーサネットチップセット318との、通信が確立されうる。そのため、本実施形態では、従来の技術と比較して、4ポートハブにより提供されるリソースを、より有効に活用できる。システム300は、ドッキングステーションとして説明されるが、この概念は任意数のデバイス、例えばハブ、リピータ、スプリッタ、モニタ、ASIC、コンピュータデバイス、カメラ、記憶デバイス、その他で実施されうる。図4は、USBリソースを効率的に活用することができるシステム400に係る、更に他の一実施形態を示すものである。システム400は、内部にPCチップセット404を備えるノートブックコンピュータデバイス402の形式のデバイスを備える。ノートブックコンピュータデバイス402に関して記載される原理は、USB技術を使用することができる他のデバイスにおいて、利用されうる。本実施例において、ノートブックコンピュータデバイス402は、二つの外部USB3.0準拠下流接続又はポート4061及び4062雌のUSBレセプタクルとして図示、USB3.0ソリッドステートドライブ408及びUSB2.0光学式ドライブ410を備える。PCチップセット404は、USB3.0ホストコントローラ412及び三つのUSB3.0インターフェース4141、4142及び4143を備える。ホストコントローラ412は、USB3.0インターフェース4141を通じてUSB3.0ポート4061に結合され、USB3.0インターフェース4142を通じてUSB3.0ポート4062に結合されている。ホストコントローラ412は、USB3.0インターフェース4143を通じて、USB3.0ソリッドステートドライブ408及び光学式ドライブ410の両方に結合されている。この特定の形態において、インターフェース4143により、USB3.0ホストコントローラ412とUSB3.0ソリッドステートドライブ408との間を、スーパースピード信号で通信することができる。また、インターフェース4143により、ホストコントローラ412と光学式ドライブ410との間を、ハイスピード信号及び/又はロースピード及び/又はフルスピード信号で通信することができる。そのため、本実施形態により、USB3.0ホストコントローラ412は、三つのインターフェースを利用して、四つのポート及び/又はデバイスと通信することができる。従って、本実施形態では、従来の技術と比較して、利用可能なリソースをより有効に活用できる。図5は、USBリソースを効率的に活用することができるシステム500に係る、更に他の一実施形態を示すものである。システム500は、ホスト又は上流デバイス502、並びに二つの下流デバイス504及び506を備える。本実施例において、下流デバイス504は、USB3.0準拠デバイスとして知られており、下流デバイス506は、USB2.0準拠デバイスとして知られている。ホストデバイス502は、ホストチップセット510を備え、ホストチップセット510は、コントローラ512を備え、インターフェース514を規定するホストチップセット510は、図5に示されていないが、例えば図3に示される他のインターフェースを規定することもできる。インターフェース514は、第1のデータ又は信号パス516、及び第2のデータ又は信号パス518を規定することができる。第1のデータパス516は、ホストデバイス502と下流デバイス504との間で通信できるように、両デバイス間に延ばすことができる。同様に、第2のデータパス518は、ホストデバイス502と下流デバイス506との間で通信できるように、両デバイス間に延ばすことができる。第1のデータパス516は、第1の組のコンダクタ520を備え、第2の組のデータパス518は、第2の組のコンダクタ522を備える。第1の組のコンダクタ520は、USB3.0準拠のSSTX及びSSRXラインとすることができる。同様に、第2の組のコンダクタ522は、USB2.0準拠D及びD-ラインとすることができる。インターフェース514により、コントローラ512と第1及び第2の下流デバイス504及び506との間で、データ通信が可能になる。更に、本実施形態において、データパス516及び518により、下流デバイス504とコントローラ512との間、及び、下流デバイス506とコントローラとの間で、それぞれ同時通信が可能になる。例えば、下流デバイス506がデータパス518を通じてコントローラにデータを送信する間に、下流デバイス504は、データパス516を通じてコントローラにデータを送信することができる。共有データパスを通じて同時通信を行う場合に生じるデータのゆがみを、この構成では防ぐことができる。図6及び図7は、ホストデバイスと二つの下流デバイスとの間を、単一のインターフェースで通信することが可能な、二つの実施形態の代替構造を示すものである。図6は、一実施形態における、ハブチップセット602を示すものである。ハブチップセットは、コントローラ604、バス606及びインターフェース608を備える。インターフェースは、二つのデータパス6101及び6102を構成する。データパス6101は、このデータパスがUSB3.0の能力があるデバイス612に結合された場合に、インターフェース608を通じて、スーパースピード信号をバス606に通信することを可能にする。データパス6102は、このデータパスがUSB2.0の能力があるデバイス614に結合された場合に、インターフェース608を通じて、標準スピード又はハイスピードの信号をバス606に通信することを可能にする。図7は、ハブチップセット702の他の一実施形態を示すものである。ハブチップセット702は、二つのコントローラ7041及び7042並びにインターフェース708を備える。インターフェースは、二つのデータパス7101及び7102を備えることができる。データパス7101は、このデータパスがUSB3.0の能力があるデバイス712に接続された場合に、インターフェース708を通じて、スーパースピード信号を通信することを可能にする。データパス7102は、データパスがUSB2.0の能力があるデバイス714に接続された場合に、標準スピード又はハイスピード信号を通信することを可能にする。上述の実施形態により、単一のUSB3.0インターフェースは、異なる二つの下流デバイスに結合され、単一のUSB3.0インターフェースを通じて、両下流デバイスとの満足な通信を提供することができる。要約すると、これらの実施形態は、二つの別々のUSBデバイスを接続するのに、一つのUSB3.0インターフェースを共有する方法を提供するものである。別の観点からすると、本技術は、USB3.0ホストインターフェース上の利用可能なライン又はコンダクタを、USB3.0専用のコンダクタを用いるUSB3.0デバイス及びUSB2.0専用コンダクタを利用したUSB2.0デバイスに接続する方法を提供するものである。これらの技術によって、接続されたデバイスのうちの一つがUSB3.0をサポートしているつまり、USB3.0の能力があることが知られているという条件下において、設計者は、USB3.0ポート全体を減らすことが可能である。そのため、これらの技術により、決められた設計において、既存の技術で提供されたハードウェアを追加のポートに提供することが可能になる。USBリソースの活用に関する技術、方法、デバイス、システム等は、構造的な特徴及び/又は方法論的な動作により特定される言語で記載されているが、添付の特許請求の範囲において特定される対象は、必ずしも記載された具体的な特徴又は動作に限定されない。むしろ、具体的な特徴及び動作は、特許請求の範囲に記載された方法、デバイス、システム等を実施するための例示的な構成として開示されているものである。"