"送信クロックに従って転送データを送信する第1転送装置と、前記送信クロックとは異なる受信クロックに従って前記転送データを受信する第2転送装置とを有するデータ転送システムであって、前記第1転送装置は、前記転送データを前記第2転送装置に送信する際に、第1信号の信号レベルを第1レベル又は該第1レベルと異なる第2レベルに切替える第1切替手段と、前記第2転送装置から送信された、信号レベルが前記第1レベル又は前記第2レベルである第2信号と、前記第1信号との比較結果に応じて、当該第1転送装置での新たな転送データの取り込みを許可する第1許可手段と、を有し、前記第2転送装置は、前記第1転送装置から送信された前記第1信号と、自装置の第2信号との比較結果に応じて、前記転送データの受信を許可する第2許可手段と、前記転送データを受信する際に、前記自装置の第2信号の信号レベルを切替える第2切替手段と、を有することを特徴とするデータ転送システム。前記第2転送装置は、前記第1転送装置から送信された第1信号と前記自装置の第2信号との比較結果に応じて、前記転送データを受信する受信手段から出力される出力データが有効なデータであることを示す有効信号を、前記受信クロックの1周期分だけ生成する信号生成手段を有することを特徴とする請求項1に記載のデータ転送システム。前記第1許可手段は、自装置の前記第1信号と前記第2転送装置から送信された第2信号との一致に応答して、前記第2転送装置による前記転送データの受信が完了したと判定して前記新たな転送データの取り込みを許可し、前記第2許可手段は、前記自装置の第2信号と前記第1転送装置から送信された第1信号との不一致に応答して、前記受信手段による前記転送データの受信を許可し、前記第2切替手段は、前記不一致に応答して、前記第2信号の信号レベルを前記第1信号と一致するように切替えることを特徴とする請求項2に記載のデータ転送システム。前記第2切替手段は、前記第1信号が入力端子に入力され、前記受信クロックがクロック端子に入力され、前記不一致に応答して生成される信号によって活性化される第1フリップフロップ回路を有し、前記信号生成手段は、前記自装置の第2信号と前記第1転送装置から送信された第1信号との比較結果に応答して生成される信号を前記受信クロックに従って取り込み、取り込んだ信号を前記有効信号として出力する第2フリップフロップ回路を有することを特徴とする請求項3に記載のデータ転送システム。前記第1許可手段は、前記第2転送装置から送信された第2信号を前記送信クロックに従って受信する複数段のフリップフロップを有する第1同期化回路と、前記第1同期化回路で受信された前記第2信号と、自装置の前記第1信号とを比較する第1比較手段と、を有し、前記第2許可手段は、前記第1転送装置から送信された第1信号を前記受信クロックに従って受信する複数段のフリップフロップを有する第2同期化回路と、前記第2同期化回路で受信された前記第1信号と、前記自装置の第2信号とを比較する第2比較手段と、を有することを特徴とする請求項1~4のいずれか1つに記載のデータ転送システム。送信クロックに従って転送元の転送装置から送信される転送データを前記送信クロックとは異なる受信クロックに従って受信する転送先のデータ転送装置であって、前記転送元の転送装置から送信された前記転送データを受信する受信手段と、前記転送元の転送装置において前記転送データが送信される際に、第1レベル又は該第1レベルと異なる第2レベルに信号レベルが切替えられる第1信号と、信号レベルが第1レベル又は前記第2レベルである第2信号との比較結果に応じて、前記受信手段による前記転送データの受信を許可する手段と、前記受信手段で前記転送データを受信する際に前記第2信号の信号レベルを切替える手段と、を有することを特徴とするデータ転送装置。受信クロックに従って転送データを受信する転送先の転送装置に、前記受信クロックとは異なる送信クロックに従って前記転送データを送信する転送元のデータ転送装置であって、前記転送データを前記転送先の転送装置に送信する送信手段と、前記送信手段から前記転送データを送信する際に、第1信号の信号レベルを第1レベル又は該第1レベルと異なる第2レベルに切替える手段と、前記転送先の転送装置において前記転送データが受信される際に、前記第1レベル又は前記第2レベルに信号レベルが切替えられる第2信号と、前記第1信号との比較結果に応じて、前記送信手段での新たな転送データの取り込みを許可する手段と、を有することを特徴とするデータ転送装置。異なるクロックに基づいて互いに非同期で動作している複数の転送装置間で転送データを転送するデータ転送方法であって、転送元の第1転送装置において、前記転送データを転送先の第2転送装置に送信し、該転送データの送信の際に、第1信号の信号レベルを第1レベル又は該第1レベルと異なる第2レベルに切替え、該第1信号を前記第2転送装置に送信し、前記第2転送装置において、信号レベルが前記第1レベル又は前記第2レベルである第2信号と前記第1転送装置から送信された前記第1信号との比較結果に応じて、前記転送データの受信を許可するとともに、前記転送データの受信の際に前記第2信号の信号レベルを切替え、該第2信号を前記第1転送装置に送信し、前記第1転送装置において、自装置の前記第1信号と前記第2転送装置から送信された前記第2信号との比較結果に応答して、当該第1転送装置での新たな転送データの取り込みを許可することを特徴とするデータ転送方法。ところで、上述したFIFOを備えたクロック乗換回路は、送信側のクロック周波数と、受信側のクロック周波数との違いに対応した構成となるように設計される。このため、設計途中や設計後の仕様変更に伴って送信側又は受信側のクロック周波数が変更されると、それに対応して回路を見直す必要があり、汎用性及び設計自由度が低いという問題があった。本発明の一観点によれば、送信クロックに従って転送データを送信する第1転送装置と、前記送信クロックとは異なる受信クロックに従って前記転送データを受信する第2転送装置とを有するデータ転送システムであって、前記第1転送装置は、前記転送データを前記第2転送装置に送信する際に、第1信号の信号レベルを第1レベル又は該第1レベルと異なる第2レベルに切替える第1切替手段と、前記第2転送装置から送信された、信号レベルが前記第1レベル又は前記第2レベルである第2信号と、前記第1信号との比較結果に応じて、当該第1転送装置での新たな転送データの取り込みを許可する第1許可手段と、を有し、前記第2転送装置は、前記第1転送装置から送信された前記第1信号と、自装置の第2信号との比較結果に応じて、前記転送データの受信を許可する第2許可手段と、前記転送データを受信する際に、前記自装置の第2信号の信号レベルを切替える第2切替手段と、を有する。本発明の一観点によれば、設計自由度を向上させることができるという効果を奏する。第1実施形態以下、第1実施形態を図1~図4に従って説明する。図1に示すデータ転送システム1では、第1クロック信号CK1に従って第1転送装置10から送信される転送データTDが、第1クロック信号CK1とは異なる第2クロック信号CK2に従って第2転送装置20に入力される乗せ換えられる。すなわち、第1転送装置10がデータ転送元の転送装置であり、第2転送装置20がデータ転送先の転送装置である。例えば第1転送装置10は、CPUコアやCPUの演算回路ブロック等のクロックドメインに設けられ、第2転送装置20は、メモリ部や様々な機能を有する周辺回路ブロック等のクロックドメインに設けられる。まず、第1転送装置10の内部構成例について説明する。アンド回路11には、データ信号D1が有効Validなデータであるか否かを示す有効信号Svと、新規のデータ信号D1の取り込みを許可する許可信号Saとが入力される。ここで、有効信号Svは、例えば第1クロック信号CK1で制御される処理回路図示略から供給される信号であり、同処理回路から供給されるデータ信号D1が有効であるときにHレベル高電位電圧レベルとなり、データ信号D1が無効であるときにLレベル低電位電圧レベルとなる信号である。また、許可信号Saは、第2転送装置20での転送データTDの受信が完了して新規のデータ信号D1の取り込みを許可するときにHレベルとなり、転送データTDの受信が未完了で新規のデータ信号D1の取り込みを禁止するときにLレベルとなる信号である。上記アンド回路11は、有効信号Svと許可信号Saとを論理積演算した結果を持つ出力信号S1をD-フリップフロップ回路D-FF回路12,13のイネーブル端子ENに出力する。具体的には、アンド回路11は、データ信号D1が有効であり、且つ新規なデータ信号D1の取り込みが許可されたときに、つまり有効信号Sv及び許可信号Saの双方がHレベルであるときに、Hレベルの出力信号S1を出力し、それ以外の場合にはLレベルの出力信号S1を出力する。D-FF回路12のクロック端子には、上記第1クロック信号CK1が供給される。また、D-FF回路12の入力端子Dには、当該D-FF回路12の出力端子がインバータ回路14を介して接続されている。このため、D-FF回路12から出力される送信状態信号Tsがインバータ回路14で反転され、その反転信号S2がD-FF回路12の入力端子Dに供給される。また、D-FF回路12のクリア端子には、上記処理回路からリセット信号Reが供給される。このD-FF回路12は、Hレベルの出力信号S1が供給されているときに第1クロック信号CK1が立ち上がると、その立ち上がりエッジに同期して反転信号S2をサンプリングし、そのサンプリングした信号を送信状態信号Tsとして論理回路15及び第2転送装置20に出力する。すなわち、Hレベルの出力信号S1が供給されているときに第1クロック信号CK1が立ち上がると、送信状態信号Tsの信号レベルが反転される。ここで、送信状態信号Tsは、送信側第1転送装置10側の状態を示す信号であり、信号レベルがHレベル又はLレベルの信号である。また、D-FF回路12は、Lレベルのリセット信号Reに応答して、リセット状態となり、Lレベル固定の送信状態信号Tsを出力する。D-FF回路13のクロック端子には、第1クロック信号CK1が供給される。また、D-FF回路13の入力端子Dには、上記データ信号D1が供給される。このD-FF回路13は、Hレベルの出力信号S1が供給されているときに第1クロック信号CK1が立ち上がると、その立ち上がりエッジに同期してデータ信号D1をサンプリングし、そのサンプリングしたデータを転送データTDとして第2転送装置20に出力する。上記第1クロック信号CK1は、D-FF回路16,17のクロック端子にも供給される。D-FF回路16の入力端子Dには、受信側第2転送装置20側の状態を示す受信状態信号Rsが第2転送装置20から供給される。このD-FF回路16は、第1クロック信号CK1の立ち上がりエッジに同期して受信状態信号Rsをサンプリングし、そのサンプリングした信号を出力信号S3として次段のD-FF回路17の入力端子Dに出力する。D-FF回路17は、第1クロック信号CK1の立ち上がりエッジに同期して上記出力信号S3をサンプリングし、そのサンプリングした信号を出力信号S4として論理回路15に出力する。これらD-FF回路16,17は、メタステーブルの発生を回避し、受信状態信号Rsを正しく取り込むために設けられた同期化回路である。ここで、メタステーブルとは、送信側レジストと異なるクロックで駆動される受信側レジスタの受信タイミングにより、受信側レジスタの出力レベルが不安定になる現象をいう。このメタステーブル対策の同期化回路では、適切な段数ここでは、2段の同期化用のFF回路が直列に接続され、それらFF回路において第1クロック信号CK1でリタイミングされることにより、入力される受信状態信号Rsの同期化が行われる。すなわち、同期化回路において、受信状態信号Rsが第1クロック信号CK1に乗せ換えられる。なお、この同期化回路におけるD-FF回路16,17の段数は、メタステーブルの発生を回避することの可能な段数であれば特に制限されない。論理回路15は、送信状態信号Tsと出力信号S4受信状態信号Rsとを否定排他的論理和ENOR演算した結果、すなわち送信状態信号Tsと出力信号S4とを排他的論理和した演算結果に否定NOT演算を加えた結果を持つ上記許可信号Saを生成する。具体的には、論理回路15は、送信状態信号Tsと出力信号S4との信号レベルが一致しているときに、第2転送装置20での転送データTDの受信が完了したと判断し、新規のデータ信号D1の取り込みを許可することを示すHレベルの許可信号Saを生成する。また、論理回路15は、送信状態信号Tsと受信状態信号Rsとの信号レベルが一致しないときに、第2転送装置20での転送データTDの受信が未完了であると判断し、新規のデータ信号D1の取り込みを禁止することを示すLレベルの許可信号Saを生成する。なお、上述したように、論理回路15で生成された許可信号Saが上記アンド回路11に供給される。このように、データ転送元の第1転送装置10では、自装置で生成された送信状態信号Tsと、データ転送先の第2転送装置20から入力される受信状態信号Rsとが比較され、その比較結果に応じて新たなデータ信号D1の取り込みを許可する許可信号Saが生成される。また、この第1転送装置10では、D-FF回路13から転送データTDが送信されるたびに、送信状態信号Tsの信号レベルが切替えられる反転される。次に、第2転送装置20の内部構成例について説明する。上記第1転送装置10からの送信状態信号Tsは、D-FF回路21,22,23の入力端子Dに供給される。これらD-FF回路21,22,23のクロック端子には、上記第2クロック信号CK2が供給される。D-FF回路21は、第2クロック信号CK2の立ち上がりエッジに同期して送信状態信号Tsをサンプリングし、そのサンプリングした信号を出力信号S11として次段のD-FF回路22の入力端子Dに出力する。D-FF回路22は、第2クロック信号CK2の立ち上がりエッジに同期して上記出力信号S11をサンプリングし、そのサンプリングした信号を出力信号S12として論理回路24に出力する。これらD-FF回路21,22は、メタステーブルの発生を回避し、送信状態信号Tsを正しく取り込むために設けられた同期化回路である。この同期化回路では、適切な段数ここでは、2段の同期化用のFF回路が接続され、それらFF回路において第2クロック信号CK2でリタイミングされることにより、入力される送信状態信号Tsの同期化が行われる。すなわち、同期化回路において、送信状態信号Tsが第2クロック信号CK2に乗せ換えられる。なお、この同期化回路におけるD-FF回路21,22の段数は、メタステーブルの発生を回避することの可能な段数であれば特に制限されない。論理回路24には、上記D-FF回路23から出力される上記受信状態信号Rsが供給される。この論理回路24は、出力信号S12送信状態信号Tsと受信状態信号Rsとを否定排他的論理和演算した結果を持つ出力信号S13を生成する。具体的には、論理回路24は、出力信号S12と受信状態信号Rsとの信号レベルが一致しているときに、Hレベルの出力信号S13を生成する。また、論理回路24は、出力信号S12と受信状態信号Rsとの信号レベルが一致しないときに、Lレベルの出力信号S13を生成する。そして、論理回路24で生成された出力信号S13は、インバータ回路25に供給される。インバータ回路25は、出力信号S13を論理反転して、受信状態信号Rsを更新するか否かを示す更新信号Suを生成する。具体的には、上記論理回路24において出力信号S13送信状態信号Tsと受信状態信号Rsとの信号レベルが不一致であるときに、受信状態信号Rsを送信状態信号Tsの信号レベルに更新することを示すHレベルの更新信号Suが生成される。一方、上記論理回路24において出力信号S13と受信状態信号Rsとの信号レベルが一致しているときに、受信状態信号Rsの信号レベルを更新させない切替えないことを示すLレベルの更新信号Suが生成される。そして、インバータ回路25は、生成した更新信号SuをD-FF回路23,26のイネーブル端子EN及びD-FF回路27の入力端子Dに出力する。D-FF回路23のクリア端子には、上記リセット信号Reが供給される。このD-FF回路23は、Hレベルの更新信号Suが供給されているときに第2クロック信号CK2が立ち上がると、その立ち上がりエッジに同期して送信状態信号Tsをサンプリングし、そのサンプリングした信号を上記受信状態信号Rsとして上記論理回路24及び第1転送装置10のD-FF回路16に出力する。すなわち、更新信号SuがHレベルであるときに第2クロック信号CK2が立ち上がると、受信状態信号Rsの信号レベルが送信状態信号Tsの信号レベルに更新される切替えられる。また、D-FF回路23は、Lレベルのリセット信号Reに応答して、リセット状態となり、Lレベル固定の受信状態信号Rsを出力する。D-FF回路26の入力端子Dには、第1転送装置10のD-FF回路13から転送データTDが供給される。また、D-FF回路26のクロック端子には、第2クロック信号CK2が供給される。このD-FF回路26は、Hレベルの更新信号Suが供給されているときに第2クロック信号CK2が立ち上がると、その立ち上がりエッジに同期して転送データTDをサンプリングし、そのサンプリングしたデータを出力データDoutとしてデータ処理回路図示略に出力する。すなわち、上記Hレベルの更新信号Suは、D-FF回路26での転送データTDの受信取り込みを許可する機能も有する。なお、上記データ処理回路は、例えば第2クロック信号CK2で制御され、出力データDoutを処理する回路である。D-FF回路27のクロック端子には、第2クロック信号CK2が供給される。このD-FF回路27は、第2クロック信号CK2の立ち上がりエッジに同期して上記更新信号Suをサンプリングし、そのサンプリングした信号を有効信号Svoとして出力する。この有効信号Svoは、出力データDoutが有効なデータであるか否かを示す信号である。具体的には、有効信号Svoは、出力データDoutが有効である場合にHレベルとなり、出力データDoutが無効である場合にLレベルとなる信号である。上記データ処理回路では、Hレベルの有効信号Svoに応答して、出力データDoutの受信取り込みが行われる。ここで、第2クロック信号CK2の立ち上がりエッジに同期してD-FF回路22から出力される出力信号S12が受信状態信号Rsと不一致になって更新信号SuがHレベルになると、次の第2クロック信号CK2の立ち上がりエッジに同期して受信状態信号Rsが送信状態信号Tsと一致するように更新される。これにより、出力信号S12と受信状態信号Rsとが一致するため、更新信号SuがLレベルになる。したがって、更新信号Suは、出力信号S12と受信状態信号Rsとが不一致となってから第2クロック信号CK2の1サイクル1周期分だけHレベルとなる。そして、この更新信号Suから生成される有効信号Svoも同様に、第2クロック信号CK2の1周期分だけHレベルとなる。このように、データ転送先の第2転送装置20では、自装置で生成された受信状態信号Rsと、データ転送元の第1転送装置10から入力される送信状態信号Tsとの比較結果に応じて、転送データTDの受信を許可し、且つ受信状態信号Rsの更新を指示する更新信号Suが生成される。また、この第2転送装置20では、自身の受信状態信号Rsと送信状態信号Tsとの比較結果から、D-FF回路26から出力される出力データDoutが有効なデータであることを示す有効信号Svoが生成される。なお、第1クロック信号CK1は送信クロックの一例、第2クロック信号CK2は受信クロックの一例、第1転送装置10は転送元の転送装置及びデータ転送装置の一例、第2転送装置20は転送先の転送装置及びデータ転送装置の一例である。また、送信状態信号Tsは第1信号の一例、受信状態信号Rsは第2信号の一例、D-FF回路12及びインバータ回路14は第1切替手段の一例、D-FF回路13は送信手段の一例、論理回路15は第1許可手段及び比較手段の一例、D-FF回路16,17は第1同期化回路の一例である。また、D-FF回路21,22は第2同期化回路の一例、D-FF回路23は第2切替手段及び第1フリップフロップ回路の一例、論理回路24及びインバータ回路25は第2許可手段の一例、論理回路24は第2比較手段の一例、D-FF回路26は受信手段の一例、D-FF回路27は信号生成手段及び第2フリップフロップ回路の一例である。次に、上記データ転送システム1の動作を図2~図4に従って説明する。これら図2~図4において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。まず、第1クロック信号CK1と第2クロック信号CK2とのクロック周波数差が小さい場合ここでは、クロック信号CK1,CK2のクロック周波数が同一である場合の動作を図2に従って説明する。但し、図2の動作例では、第1クロック信号CK1と第2クロック信号CK2とは位相が180度ずれている。今、リセット信号ReがLレベルであるため、D-FF回路12からLレベル固定の送信状態信号Tsが出力され、D-FF回路23からLレベル固定の受信状態信号Rsが出力されている時刻t1。これにより、送信状態信号Tsと受信状態信号Rsとが共に初期状態にリセットされ、それら両信号Ts,Rsの信号レベルが一致されている。このため、論理回路15からHレベルの許可信号Saが出力されており、D-FF回路13でのデータ信号D1の取り込みが許可されている。続いて、リセット信号ReがHレベルに遷移され時刻t2、有効信号SvがHレベルに遷移されるとともに新規のデータaがデータ信号D1としてD-FF回路13に供給されると時刻t3、アンド回路11の出力信号S1がHレベルに遷移される。このHレベルの出力信号S1がD-FF回路12,13のイネーブル端子ENに入力されているときに、第1クロック信号CK1が立ち上がると時刻t4、D-FF回路13にデータaが取り込まれ、そのデータaが転送データTDとして出力される。さらに、D-FF回路12から出力される送信状態信号Tsが更新され、その信号レベルがHレベルに反転される。この送信状態信号Tsの更新に伴って、その送信状態信号Tsの信号レベルが受信状態信号Rs出力信号S4の信号レベルと不一致になるため、許可信号SaがLレベルとなる。これにより、アンド回路11の出力信号S1がLレベルとなるため、D-FF回路13での新規のデータ信号D1の取り込みが抑制される。また、このとき、D-FF回路12,13は、ラッチ状態となるため、直前の出力状態を維持する。すなわち、D-FF回路12はHレベルの送信状態信号Tsの出力を維持し、D-FF回路13はデータaの出力を維持する。一方、第2転送装置20では、上記更新されたHレベルの送信状態信号TsがD-FF回路21,22を経由して、論理回路24で受信状態信号Rsと比較される。そして、送信状態信号TsのHレベルへの更新に伴って出力信号S12がHレベルになると、その出力信号S12と受信状態信号Rsとの信号レベルが不一致になるため、Hレベルの更新信号Suが生成される。このHレベルの更新信号SuがD-FF回路26のイネーブル端子ENに入力されているときに、第2クロック信号CK2が立ち上がると時刻t6、第1転送装置10から送信された転送データTDデータaがD-FF回路26で取り込まれ受信され、その受信されたデータaが出力データDoutとしてデータ処理回路に出力される。また、上記Hレベルの更新信号SuがD-FF回路23のイネーブル端子ENに入力されているときに、第2クロック信号CK2が立ち上がると時刻t6、受信状態信号Rsの信号レベルがその時の送信状態信号Tsの信号レベルHレベルに更新される。すると、論理回路24において、出力信号S12と受信状態信号Rsとの信号レベルが一致するため、更新信号SuがLレベルに立ち下がる時刻t6。このため、更新信号SuのHレベル期間は、常に第2クロック信号CK2の1周期分だけの期間時刻t5~t6になる。そして、この更新信号SuがD-FF回路27に取り込まれ、その取り込まれた信号が有効信号Svoとしてデータ処理回路に出力される。これにより、第2クロック信号CK2の1周期分時刻t6~t8だけHレベルとなる有効信号Svoがデータ処理回路に出力され、そのデータ処理回路ではHレベルの有効信号Svoに応答して出力データDoutが受信される。なお、更新信号SuがLレベルに立ち下がると、D-FF回路26はラッチ状態となるため、直前の出力状態を維持し、出力データDoutとしてデータaの出力を維持する。一方、時刻t7において、Hレベルの有効信号Svがアンド回路11に供給されるとともに、次のデータ信号D1データbがD-FF回路13に供給される。しかし、この時点では、D-FF回路17から論理回路15に供給される出力信号S4の信号レベルが送信状態信号Tsの信号レベルHレベルと異なるLレベルであるため、論理回路15からLレベルの許可信号Saが出力されている。これにより、D-FF回路13での新規のデータ信号D1ここでは、データbの取り込みが禁止される。そして、上述のように更新された受信状態信号RsがD-FF回路16,17を経由して、論理回路15で送信状態信号Tsと比較される、すなわちD-FF回路17の出力信号S4がHレベルに遷移され、そのHレベルの出力信号S4と送信状態信号Tsとが比較される。このとき、出力信号S4と送信状態信号Tsとの信号レベルが一致するため、論理回路15から出力される許可信号SaがHレベルとなる時刻t9。これにより、第1転送装置10D-FF回路13での新たなデータ信号D1ここでは、データbの取り込みが許可される。すなわち、許可信号SaがHレベルとなった後に、第1クロック信号CK1が立ち上がると時刻t10、D-FF回路13にデータbが取り込まれ、そのデータbが転送データTDとして出力される。さらに、D-FF回路12から出力される受信状態信号Rsが更新され、その信号レベルがLレベルに反転される。以後も、このような一連の動作が繰り返し実行されることにより、データbが、第1転送装置10から第2転送装置20に転送され、その第2転送装置20から出力データDoutとして出力される。その後、データcが、第1転送装置10から第2転送装置20に転送され、その第2転送装置20から出力データDoutとして出力される。ここで、比較例として図5に示したデータ転送システム2の構成及び動作を説明する。図5に示すデータ転送システム2では、第1クロック信号CLK1で動作する第1転送装置30から、第1クロック信号CLK1とは異なる第2クロック信号CLK2で動作する第2転送装置40に対して転送データTD1が転送される。第1転送装置30において、第1クロック信号CLK1は、D-FF回路31のクロック端子及びオア回路32に供給される。D-FF回路31の入力端子Dには、転送データTD1の受信が完了したことを示す受信完了信号Tackが第2転送装置40から入力される。このD-FF回路31は、第1クロック信号CLK1の立ち上がりエッジに同期して受信完了信号Tackをサンプリングし、そのサンプリングした信号を出力信号S31としてアンド回路33に出力する。アンド回路33には、有効な転送データTD1を送信したことを示す有効データ信号TreqがD-FF回路34から供給される。このアンド回路33は、出力信号S31の反転レベルと有効データ信号Treqとを論理積演算した結果を持つ出力信号S32を上記オア回路32に出力する。オア回路32は、第1クロック信号CLK1と出力信号S32とを論理和演算した結果を持つクロック信号CLK11をD-FF回路34,35のクロック端子に出力する。具体的には、オア回路32は、出力信号S32がLレベルであるときには、第1クロック信号CLK1をクロック信号CLK11として出力する一方、出力信号S32がHレベルであるときには、第1クロック信号CLK1に関わらずLレベル固定のクロック信号CLK11を出力する。すなわち、Hレベルの出力信号S32によって第1クロック信号CLK1が無効化マスクされる。D-FF回路34の入力端子Dには、データ信号D11の転送を要求するリクエスト信号Reqが供給される。このD-FF回路34は、クロック信号CLK11の立ち上がりエッジに同期してリクエスト信号Reqをサンプリングし、そのサンプリングした信号を上記有効データ信号Treqとして上記アンド回路33及び第2転送装置40に出力する。D-FF回路35の入力端子Dには、データ信号D11が供給される。このD-FF回路35は、クロック信号CLK11の立ち上がりエッジに同期してデータ信号D11をサンプリングし、そのサンプリングしたデータを転送データTD1として第2転送装置40に出力する。このため、上述のようにHレベルの出力信号S32によって第1クロック信号CLK1が無効化されると、これらD-FF回路34,35においてリクエスト信号Req及びデータ信号D11の取り込みがそれぞれ禁止されることになる。第2転送装置40において、上記転送データTD1がD-FF回路41の入力端子Dに供給されるとともに、上記有効データ信号TreqがD-FF回路42の入力端子Dに供給される。また、有効データ信号Treqは、インバータ回路43を介してオア回路44に供給されるとともに、D-FF回路42のクリア端子に供給される。オア回路44には、有効データ信号Treqを論理反転させた反転信号S41と併せて、第2クロック信号CLK2が供給される。このオア回路44は、反転信号S41と第2クロック信号CLK2とを論理和演算した結果を持つクロック信号CLK21をD-FF回路41,42のクロック端子に出力する。具体的には、オア回路44は、反転信号S41がLレベル有効データ信号TreqがHレベルであるときには、第2クロック信号CLK2をクロック信号CLK21として出力する。一方、オア回路44は、反転信号S41がHレベル有効データ信号TreqがLレベルであるときには、第2クロック信号CLK2に関わらずLレベル固定のクロック信号CLK21を出力する。すなわち、Lレベルの有効データ信号Treqによって第2クロック信号CLK2が無効化マスクされる。D-FF回路41は、クロック信号CLK21の立ち上がりエッジに同期して転送データTD1をサンプリングし、そのサンプリングしたデータを出力データDout1としてデータ処理回路図示略に出力する。また、D-FF回路42は、クロック信号CLK21の立ち上がりエッジに同期して有効データ信号Treqをサンプリングし、そのサンプリングした信号を有効信号Svo1としてデータ処理回路に出力するとともに、サンプリングした信号を上記受信完了信号Tackとして第1転送装置30に出力する。このため、上述のようにLレベルの有効データ信号Treqによって第2クロック信号CLK2が無効化されると、これらD-FF回路41,42において転送データTD1及び有効データ信号Treqの取り込みがそれぞれ禁止されることになる。また、D-FF回路42はLレベルの有効データ信号Treqに応答してリセットされ、そのD-FF回路42からはLレベルの有効信号Svo1が出力される。続いて、上記データ転送システム2の動作を図6に従って説明する。ここでは、第2クロック信号CLK2が第1クロック信号CLK1よりも2倍高速である場合の動作について説明する。今、Lレベルの受信完了信号Tackが出力されているときに、D-FF回路35に新規のデータaがデータ信号D11として供給され、D-FF回路34にHレベルのリクエスト信号Reqが供給される時刻t20。すると、クロック信号CLK11クロック信号CLK1の立ち上がりエッジに同期して、D-FF回路34にリクエスト信号Reqが取り込まれ、その信号が有効データ信号Treqとして第2転送装置40に出力される時刻t21。すなわち、Hレベルの有効データ信号Treqが第2転送装置40に出力される。さらに、クロック信号CLK11の立ち上がりエッジに同期して、D-FF回路35にデータaが取り込まれ、そのデータaが転送データTD1として第2転送装置40に出力される。このHレベルの有効データ信号Treqに応答して、アンド回路33からHレベルの出力信号S32が出力されるため、オア回路32において第1クロック信号CLK1が無効化され、Lレベル固定のクロック信号CLK11が出力される。一方、第2転送装置40において、上記Hレベルの有効データ信号Treqに応答して、オア回路44における第2クロック信号CLK2の無効化が解除され、第2クロック信号CLK2がクロック信号CLK21としてD-FF回路41,42に出力される。このマスク解除後の最初のクロック信号CLK21第2クロック信号CLK2の立ち上がりエッジに同期して、D-FF回路41,42は転送データTD1及び有効データ信号Treqをそれぞれ取り込み、出力データDout1及び有効信号Svo1としてそれぞれデータ処理回路図示略に出力する時刻t22。さらに、D-FF回路42からはHレベルの受信完了信号Tackが第1転送装置30に出力される。続いて、Hレベルの受信完了信号TackがD-FF回路31を経由してアンド回路33に入力されると、そのアンド回路33の出力信号S32がLレベルに遷移される時刻t23。これにより、オア回路32における第1クロック信号CLK1の無効化が解除される。次いで、その無効化解除後の最初のクロック信号CLK11の立ち上がりエッジに同期して、Lレベルのリクエスト信号ReqがD-FF回路34に取り込まれる時刻t24。これにより、D-FF回路34からLレベルの有効データ信号Treqが出力されるため、第2転送装置40のオア回路44において第2クロック信号CLK2が無効化されるとともに、D-FF回路42がリセットされる。すると、D-FF回路42からLレベルの有効信号Svo1が出力されるとともに、D-FF回路41では直前の有効な転送データTD1を出力データDout1としてラッチした状態が維持される。このように、比較例のデータ転送システム2では、Hレベルの有効信号Svo1が出力された後、Hレベルの受信完了信号Tackに応答して第1クロック信号CLK1の無効化が解除され、第1クロック信号CLK1の立ち上がりエッジに同期してLレベルの有効データ信号Treqが出力されるまで有効信号Svo1はLレベルに立ち下がらない。このため、本動作例では、時刻t22~t24の期間、Hレベルの有効信号Svo1が出力される。このとき、第1クロック信号CLK1と第2クロック信号CLK2とのクロック周波数差が大きいと、上記有効信号Svo1がHレベルの期間に、第2クロック信号CLK2の立ち上がりエッジが複数回図6では5回発生することになる。このため、第2転送装置40からの出力データDout1が入力されるデータ処理回路では、1つの出力データDout1を5回受信することになる破線矢印参照。すなわち、図5に示したデータ転送システム2では、第1クロック信号CLK1と第2クロック信号CLK2とのクロック周波数差が大きい場合に、1回のデータ転送を複数回のデータ転送であると誤認識するという問題が発生する。これに対し、本実施形態のデータ転送システム1では、上述したように、Hレベルの有効信号Svoが常に第2クロック信号CK2の1周期分の期間だけ生成されるようになっている。この有効信号SvoのHレベル期間は、第1クロック信号CK1と第2クロック信号CK2とのクロック周波数差が大きくなった場合であっても、第2クロック信号CK2の1周期分の期間となる。すなわち、図3に示すように、第2クロック信号CK2が第1クロック信号CK1よりも例えば3倍高速である場合であっても、有効信号Svoは第2クロック信号CK2の1周期分だけHレベルとなる。詳しくは、出力信号S12と受信状態信号Rsとの不一致に応答して更新信号SuがHレベルになると時刻t11、次の第2クロック信号CK2の立ち上がりエッジに同期して受信状態信号Rsが送信状態信号Tsと一致するように信号レベルが切替えられる時刻t12。これにより、出力信号S12と受信状態信号Rsとが一致するため、更新信号SuがLレベルになり、更新信号SuのHレベル期間が第2クロック信号CK2の1周期と等しくなる時刻t11~t12。このため、この更新信号Suを取り込んで生成される有効信号SvoのHレベル期間も第2クロック信号CK2の1周期と等しくなる時刻t12~t13。また、図4に示すように、第1クロック信号CK1が第2クロック信号CK2よりも例えば3倍高速である場合であっても、同様に、有効信号Svoは第2クロック信号CK2の1周期分だけHレベルとなる時刻t14~t15。したがって、このようなデータ転送システム1では、第1クロック信号CK1と第2クロック信号CK2のクロック周波数差が大きい場合であっても、比較例のように1回のデータ転送を複数回のデータ転送として誤認識されることを好適に回避することができる。以上説明した本実施形態によれば、以下の効果を奏することができる。1以下のような一連の動作によって、異なるクロック信号に基づいて互いに非同期で動作している第1転送装置10と第2転送装置20との間で転送データTDを転送するようにした。すなわち、第1転送装置10において、転送データTDを第2転送装置20に送信する際に送信状態信号Tsの信号レベルを反転し、その反転によって送信状態信号Tsと受信状態信号Rs出力信号S4との信号レベルが不一致となったときに、新規のデータ信号D1の取り込みを禁止する。また、第2転送装置20において、上記送信状態信号Tsの反転に伴って出力信号S12と受信状態信号Rsとの信号レベルが不一致になったときに、D-FF回路26での転送データTDの受信を許可し、その転送データTDの受信の際に受信状態信号Rsの信号レベルを反転する。そして、第1転送装置10において、上記受信状態信号Rsの反転に伴って出力信号S4と送信状態信号Tsの信号レベルが一致したときに、D-FF回路13での新規のデータ信号D1の取り込みを許可する。このような一連の動作は、第1クロック信号CK1及び第2クロック信号CK2のいずれのクロック周波数を変化させても、第1転送装置10及び第2転送装置20の回路構成を変更することなく実行することができる。したがって、転送装置10,20の回路構成を変更することなく、クロック信号CK1,CK2のクロック周波数を自由に変更することができるため、設計自由度を向上させることができ、転送装置10,20間の非同期データ転送を汎用的に行うことができる。2第1転送装置10から第2転送装置20への転送データTDの送信毎に信号レベルが切替えられる送信状態信号Tsと、第2転送装置20での転送データTDの受信毎に信号レベルが切替えられる受信状態信号Rsとの一致不一致を、第1転送装置10及び第2転送装置20の双方で比較するようにした。さらに、その比較結果に応じて、第1転送装置10での新規のデータ信号D1の取り込みと、第2転送装置20での転送データTDの受信とを交互に許可するようにした。これにより、簡易な構成によって、第2転送装置20で転送データTDを受信する際にメタステーブルが発生することを好適に抑制することができる。すなわち、第1転送装置10で新規のデータ信号D1を取り込むとき、つまり転送データTDの値が変化するときには、第2転送装置20で転送データTDの受信が行われないため、メタステーブルの発生を抑制することができる。さらに、第2転送装置20で転送データTDを受信するときには、第1転送装置10で新規のデータ信号D1が禁止され、転送データTDの値が変化しないため、メタステーブルの発生を抑制することができる。3Hレベルの有効信号Svoを、第2クロック信号CK2の1周期分の期間だけ生成するようにした。これにより、第1クロック信号CK1と第2クロック信号CK2とのクロック周波数差が大きい場合であっても、比較例のように1回のデータ転送を複数回のデータ転送として誤認識されることを回避することができる。すなわち、クロック信号CK1,CK2の周波数比率に関係なく、転送データTDを正しく転送することができる。したがって、設計自由度をさらに向上させることができる。4第1転送装置10において、複数段のD-FF回路16,17によって受信状態信号Rsを受信するようにした。これにより、メタステーブルの発生を抑制することができ、受信状態信号Rsを正しく受信することができる。5第2転送装置20において、複数段のD-FF回路21,22によって送信状態信号Tsを受信するようにした。これにより、メタステーブルの発生を抑制することができ、送信状態信号Tsを正しく受信することができる。他の実施形態なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。上記実施形態における第1転送装置10の回路構成は、図1に示した回路構成に特に限定されない。例えば第1切替手段の一例であるD-FF回路12及びインバータ回路14は、転送データTDの送信の際に送信状態信号Tsの信号レベルを切替えることのできる構成であれば、その構成に特に限定されない。また、第1許可手段の一例である論理回路15は、自装置で生成された送信状態信号Tsと第2転送装置20から入力された受信状態信号Rsとの比較結果に応答して、D-FF回路13での新規のデータ信号D1の取り込みを許可することのできる構成であれば、その構成に特に限定されない。また、メタステーブル対策のD-FF回路16,17の代わりに、例えば1段のD-FF回路で受信状態信号Rsを受信するようにしてもよい。上記実施形態における第2転送装置20の回路構成は、図1に示した回路構成に特に限定されない。例えば第2許可手段の一例である論理回路24及びインバータ回路25は、自装置で生成された受信状態信号Rsと第1転送装置10から入力された送信状態信号Tsとの比較結果に応答して、D-FF回路26での転送データTDの受信を許可することのできる構成であれば、その構成に特に限定されない。また、第2切替手段の一例であるD-FF回路23は、転送データTDの受信の際に受信状態信号Rsの信号レベルを切替えることのできる構成であれば、その構成に特に限定されない。また、信号生成手段の一例であるD-FF回路27は、Hレベルの有効信号Svoを第2クロック信号CK2の1周期分だけ生成することのできる構成であれば、その構成に特に限定されない。また、メタステーブル対策のD-FF回路21,22の代わりに、例えば1段のD-FF回路で送信状態信号Tsを受信するようにしてもよい。上記実施形態における第1クロック信号CK1のクロック周波数と第2クロック信号CK2のクロック周波数とは同一の周波数であってもよいし、異なる周波数であってもよい。"