少なくとも1つのプロセッシングユニットを含むシステムの動的リソース割り当て方法において、リソースが割り当られるタスクに関する情報を受信し、前記タスクを少なくとも1つのタスク並列ユニットに分割する段階と;前記タスク並列ユニット各々の処理予想時間及び前記タスク並列ユニットの相互間の依存性によって前記タスクを任意の多角形形状を有するタスクブロックに設定する段階と;前記タスクブロックを時間による横軸と少なくとも1つのプロセッシングユニットによる縦軸よりなるリソース割り当て平面に配置し、リソース割り当てる段階と;前記リソース割り当て情報によって前記タスクを行う段階と;を含むことを特徴とする動的リソース割り当て方法。前記タスクブロック設定段階は、前記タスクが少なくとも1つのタスク並列ユニットに分割可能な個数に関する情報を受信する段階と;前記分割されたタスク並列ユニットの処理予想時間情報を受信する段階と;前記タスク並列ユニット相互間の依存性有無を判断し、前記タスク並列ユニットの処理手順を配列する段階と;前記処理予想時間及び依存性によって配列されたタスク並列ユニットが占める領域を包括する形状を有するタスクブロックを設定する段階と;をさらに含むことを特徴とする請求項1に記載の動的リソース割り当て方法。前記タスクブロック設定段階は、前記タスク並列ユニット相互間の依存性がない場合、前記多角形を矩形または正方形に設定することを特徴とする請求項2に記載の動的リソース割り当て方法。前記タスクブロック設定段階は、前記タスク並列ユニット相互間の依存性がある場合、前記多角形を平行四辺形に設定することを特徴とする請求項2に記載の動的リソース割り当て方法。前記リソース割り当て段階は、前記タスクブロックがあらかじめリソース割り当てられた他のタスクブロックと衝突せず、前記リソース割り当て平面で最も小さい時間値を有する位置でリソースが割り当られることを特徴とする請求項1に記載の動的リソース割り当て方法。前記リソース割り当て段階は、前記リソース割り当て平面で、リソース割り当てるタスクブロックを縦軸の最も上位に位置するプロセッシングユニットに対してあらかじめリソース割り当てられた他のタスクブロックとの衝突発生以前位置に横軸上で移動させる横軸移動段階と;前記タスクブロックをあらかじめリソース割り当てられた他のタスクブロックと衝突しないプロセッシングユニットまで縦軸上で移動させる縦軸移動段階と;前記システムを構成するすべてのプロセッシングユニットに対して前記横軸移動段階と縦軸移動段階を実行したかを判断し、未実行時に前記横軸移動段階と縦軸移動段階を繰り返して実行する段階と;すべてのプロセッシングユニットに対して実行時に、最も小さいサイズの時間値を有する位置に前記タスクブロックをリソース割り当てる段階と;をさらに含むことを特徴とする請求項5に記載の動的リソース割り当て方法。前記タスク実行段階の後に、新規タスクブロックに対するリソース割り当て必要時に、前記横軸移動段階と前記縦軸移動段階を繰り返して前記新規タスクブロックを前記リソース割り当て平面でリソース割り当てる段階をさらに含むことを特徴とする請求項6に記載の動的リソース割り当て方法。前記タスク実行段階の後に、以前にリソース割り当てられた任意のタスクブロックの処理が前記処理予想時間以前に完了した場合、残りのタスクブロックに対して前記横軸移動段階と前記縦軸移動段階を繰り返して前記新規タスクブロックを前記リソース割り当て平面でリソース割り当てる段階をさらに含むことを特徴とする請求項6に記載の動的リソース割り当て方法。前記プロセッシングユニットは、CPUCentralProcessingUnitを構成する少なくとも1つ以上のコアCoreまたはGPUGraphicProcessingUnitを構成する少なくとも1つ以上のプロセッシング要素ProcessingElementのうち少なくとも1つ以上を含むことを特徴とする請求項1に記載の動的リソース割り当て方法。少なくとも1つのプロセッシングユニットを含むシステムでリソースを動的に割り当てる装置において、リソースが割り当られるタスクに関する情報を受信し、前記タスクを少なくとも1つのタスク並列ユニットに分割し、前記タスク並列ユニット各々の処理予想時間及び前記タスク並列ユニット相互間の依存性によって前記タスクを任意の多角形形状を有するタスクブロックに設定し、前記タスクブロックを時間による横軸と少なくとも1つのプロセッシングユニットによる縦軸よりなるリソース割り当て平面に配置し、リソース割り当てる動的リソース割り当てブロックと;前記リソース割り当て情報によって前記タスクを処理する少なくとも1つのプロセッシングユニットと;を含むことを特徴とする動的リソース割り当て装置。前記動的リソース割り当てブロックは、前記タスクが少なくとも1つのタスク並列ユニットに分割可能な個数に関する情報と前記分割されたタスク並列ユニットの処理予想時間情報を受信し、前記タスク並列ユニット相互間の依存性有無を判断し、前記タスク並列ユニットの処理手順を配列し、前記処理予想時間及び依存性によって配列されたタスク並列ユニットが占める領域を包括する形状を有するタスクブロックを設定することを特徴とする請求項10に記載の動的リソース割り当て装置。前記動的リソース割り当てブロックは、前記タスク並列ユニット相互間の依存性がない場合、前記多角形を矩形または正方形に設定することを特徴とする請求項11に記載の動的リソース割り当て装置。前記動的リソース割り当てブロックは、前記タスク並列ユニット相互間の依存性がある場合、前記多角形を平行四辺形に設定することを特徴とする請求項11に記載の動的リソース割り当て装置。前記動的リソース割り当てブロックは、前記タスクブロックがあらかじめリソース割り当てられた他のタスクブロックと衝突せず、前記リソース割り当て平面で最も小さい時間値を有する位置でリソース割り当てることを特徴とする請求項9に記載の動的リソース割り当て装置。前記動的リソース割り当てブロックは、前記リソース割り当て平面でリソース割り当てるタスクブロックを縦軸の最も上位に位置するプロセッシングユニットに対してあらかじめリソース割り当てられた他のタスクブロックとの衝突発生以前位置に横軸上で移動させ、前記タスクブロックをあらかじめリソース割り当てられた他のタスクブロックと衝突しないプロセッシングユニットまで縦軸上で移動させ、前記システムを構成するすべてのプロセッシングユニットに対して前記横軸移動段階と縦軸移動段階を実行したかを判断し、未実行時に前記横軸移動段階と縦軸移動段階を繰り返して実行し、すべてのプロセッシングユニットに対して実行時に最も小さいサイズの時間値を有する位置に前記タスクブロックをリソース割り当てることを特徴とする請求項14に記載の動的リソース割り当て装置。前記動的リソース割り当てブロックは、前記タスク実行後に、新規タスクブロックに対するリソース割り当て必要時に、前記横軸移動及び前記縦軸移動を繰り返して前記新規タスクブロックを前記リソース割り当て平面でリソース割り当てることを特徴とする請求項15に記載の動的リソース割り当て装置。前記動的リソース割り当てブロックは、前記タスク実行後に、以前にリソース割り当てられた任意のタスクブロックの処理が前記処理予想時間以前に完了した場合、残りのタスクブロックに対して前記横軸移動と前記縦軸移動を繰り返して前記新規タスクブロックを前記リソース割り当て平面でリソース割り当てることを特徴とする請求項15に記載の動的リソース割り当て装置。前記プロセッシングユニットは、CPUCentralProcessingUnitを構成する少なくとも1つ以上のコアCoreまたはGPUGraphicProcessingUnitを構成する少なくとも1つ以上のプロセッシング要素ProcessingElementのうち少なくとも1つ以上を含むことを特徴とする請求項9に記載の動的リソース割り当て装置。少なくとも1つのプロセッシングユニットを備えるシステムに対する動的リソース割り当てのための製造物品において、前記製造物品は、リソースが割り当られるタスクに関する情報を受信し、前記タスクを少なくとも1つのタスク並列ユニットに分割する段階と;前記タスク並列ユニット各々の処理予想時間及び前記タスク並列ユニットの相互間の依存性によって前記タスクを任意の多角形形状を有するタスクブロックに設定する段階と;前記タスクブロックを時間による横軸と少なくとも1つのプロセッシングユニットによる縦軸よりなるリソース割り当て平面に配置し、リソース割り当てる段階と;前記リソース割り当て情報によって前記タスクを行う段階と;を実行ように1つ以上のプログラムを含む機械読み取り可能な媒体を含むことを特徴とする製造物品。前述した順次的なリソース使用方法は、CPUとGPUを同時に活用しないと共に、GPUに含まれたすべてのプロセッシング要素を活用しないという問題点が存在する。また、GPU内でもタスクが分割されず、1つのタスクがすべてのGPUを占有するようになる。この場合、大部分の応用プログラムは、GPUのすべてのプロセッシング要素を使用しないので、GPUリソースを浪費するようになり、その結果として、システム全体性能が低下するという問題点がある。前記問題点を解決するために、本発明の少なくとも1つのプロセッシングユニットを含むシステムの動的リソース割り当て方法は、リソースが割り当られるタスクに関する情報を受信し、前記タスクを少なくとも1つのタスク並列ユニットに分割する段階と、前記タスク並列ユニットの処理予想時間及び相互間の依存性によって前記タスクを任意の多角形形状を有するタスクブロックに設定する段階と、前記タスクブロックを時間による横軸と少なくとも1つのプロセッシングユニットによる縦軸よりなるリソース割り当て平面に配置し、リソース割り当てる段階と、前記リソース割り当て情報によって前記タスクを行う段階とを含むことを特徴とする。また、前記問題点を解決するために、本発明の少なくとも1つのプロセッシングユニットを含むシステムでリソースを動的に割り当てる装置は、リソースが割り当られるタスクに関する情報を受信し、前記タスクを少なくとも1つのタスク並列ユニットに分割し、前記タスク並列ユニットの処理予想時間及び相互間の依存性によって前記タスクを任意の多角形形状を有するタスクブロックに設定し、前記タスクブロックを時間による横軸と少なくとも1つのプロセッシングユニットによる縦軸よりなるリソース割り当て平面に配置し、リソース割り当てる動的リソース割り当てブロック及び前記リソース割り当て情報によって前記タスクを処理する少なくとも1つのプロセッシングユニットを含むことを特徴とする。本発明の他の実施例では、少なくとも1つのプロセッシングユニットを備えるシステムに対する動的リソース割り当てのための製造物品を提供し、前記製造物品は、リソースが割り当られるタスクに関する情報を受信し、前記タスクを少なくとも1つのタスク並列ユニットに分割する段階と、前記タスク並列ユニット各々の処理予想時間及び前記タスク並列ユニットの相互間の依存性によって前記タスクを任意の多角形形状を有するタスクブロックに設定する段階と、前記タスクブロックを時間による横軸と少なくとも1つのプロセッシングユニットによる縦軸よりなるリソース割り当て平面に配置し、リソース割り当てる段階と、前記リソース割り当て情報によって前記タスクを行う段階とを実行するように1つ以上のプログラムを含む機械読み取り可能な媒体を含むことを特徴とする。本発明によれば、システムが備えるCPUとGPUリソースを同時に効率的に使用することができ、システムの全体的な効率を向上させることができる。また、従来、タスクが、システムが備えるすべてのリソースを同時に活用することができないという問題点があったが、本発明によれば、遊休状態のリソースをも使用することができる。以下、添付の図面を参照して本発明の好ましい実施例を詳しく説明する。この際、添付の図面において同一の構成要素は、できるだけ同一の符号で示していることに留意しなければならない。また、本発明の要旨を不明にすることができる公知機能及び構成に対する詳細な説明は省略する。本発明は、前述のような問題点を解決するためになされたもので、CPUまたはGPUリソースを効率的に使用するようにする動的リソース割り当てDynamicResourceAllocation、DRA方法及び装置を提案する。図4は、本発明の実施例による動的リソース割り当てシステムの構造を示す図である。図4に示されたように、本発明の動的リソース割り当てシステムは、CPU410、GPU420、CGRA430、メモリ440、動的リソース割り当てブロック450を含むことができる。CPU410、GPU420、CGRA430は、タスクを処理することができるプロセッシングユニットの例示であって、必ずこれに限定されるものではない。特に、CPU410は、複数個のコアを含むマルチコアMulti-Coreで構成されることができる。また、GPU420は、グラフィック処理のみならず、CPUと並行して高容量タスクを処理することができ、このために、複数個のプロセッシング要素ProcessingUnitで構成されることができる。前記CPU410、GPU420などのプロセッシングユニットは、当該タスク情報を動的リソース割り当てブロック450に入力し、前記動的リソース割り当てブロック450からリソース割り当て結果を受信し、スケージュリング情報によって前記タスクを処理実行する。一方、CPUを構成するコアCoreと、GPUを構成するプロセッシング要素ProcessingUnitは、その構造及び機能は異なっているが、与えられたタスクを行うという側面では、同一のユニットとして見なすことができるので、以下の説明は、プロセッシング要素に統一して記述する。しかし、これは、当該説明が必ずプロセッシング要素にのみ限定されるものではなく、同一の原理がコア、またはコア及びプロセッシング要素などを含むプロセッシングユニットに適用されることができることに留意しなければならない。メモリ440は、動的リソース割り当てシステムの全般的な動作に必要なプログラムなどを格納する。動的リソース割り当てブロック450は、プロセッシング要素によって処理されなければならない任意のタスクをタスクブロックに変換する。ここで、タスクブロックTaskBlockとは、プロセッシング要素によって処理されなければならない任意のタスクが複数個のタスク並列ユニットTaskParallelUnitに分割された状態で、前記タスク並列ユニット間の依存性Dependencyを考慮して整列された形態を意味する。また、前記動的リソース割り当てブロック450は、プロセッシング要素を並列に配置し、前記タスクブロックを前記プロセッシング要素に対してリソース割り当てる。このために、動的リソース割り当てブロック450は、CPUまたはGPUを構成するプロセッシング要素から活性化状態または遊休状態如何に関する情報を受信することができる。すなわち、動的リソース割り当てブロック450は、遊休状態のプロセッシング要素だけに対してリソースを割り当てる。そして、前記動的リソース割り当てブロック450は、タスク処理過程中に、新規タスクに対してリソース割り当てるか、または以前タスクの演算時間に誤差があって早くまたは遅く終了した場合、タスクブロックを再び割り当てる過程を行う。前記動的リソース割り当てブロック450の具体的な構造は、図10で詳しく記述する。以下では、図5~図9を通じて前記動的リソース割り当てブロック450がタスクブロックを生成し、リソース割り当てる過程について記述する。図5は、動的リソース割り当てブロック450が生成するタスクブロックに対して示す図である。図5の横軸は、時間であり、縦軸は、タスクを実行するプロセッシング要素である。前述したように、アプリケーションまたは応用プログラムは、少なくとも1つのタスクを行うように設定されることができ、前記少なくとも1つのタスクは、少なくとも1つのプロセッシング要素によって行われることができる。1つのタスクを複数個のプロセッシングユニットを利用して並列化処理するためには、図5に示されたように、1つのタスクが1つ以上のタスク並列ユニットTaskParallelUnitに分割されなければならない。この場合、1つのタスク並列ユニットと、これを処理するプロセッシング要素は、1対1対応することができる。もし、1つのタスク並列ユニットが相互間の依存性dependencyを有していなければ、すなわちタスク並列ユニットが以前タスク並列ユニットの処理結果を利用する必要がない場合なら、図5の左側に示されたように、タスク並列ユニットは、各々のプロセッシング要素を通じて並列的に同時に処理されることができる。この場合、1つのタスクは、矩形形態のタスクブロックに決定される。しかし、少なくとも1つのタスク並列ユニットが相互間の依存性を有していれば、すなわち、タスク並列ユニットが以前タスク並列ユニットの処理結果を利用しなければならない場合、タスク並列ユニットの処理手順に時間的な制限が発生するようになる。この場合には、図5の右側に示されたように、1つのタスクは、台形形態のタスクブロックに決定される。動的リソース割り当てブロック450がタスクブロックを生成する過程が図6に示される。図6は、動的リソース割り当てブロック450がタスクブロックを生成する手順を示す流れ図である。まず、動的リソース割り当てブロック450は、S610段階で、任意のタスクが少なくとも1つの並列化されたタスク並列ユニットに分割可能な個数に関する情報を受信する。この場合、動的リソース割り当てブロック450は、前記情報を運営体制OperatingSystem、OSまたはコンパイラーCompilerから受信することができる。分割可能な個数に関する情報は、アプリケーション生成時に、またはコンパイル実行時に計算されることができる情報であり、動的リソース割り当てブロック450は、前記情報を受信すれば、各タスク並列ユニットを行うプロセッシング要素を決定することができる。この場合、前述したように、タスク並列ユニットとプロセッシングユニットは、1対1対応する。これと同時に、動的リソース割り当てブロック450は、S620段階で、前記分割されたタスク並列ユニットの演算実行時間に関する情報を前記運営体制またはコンパイラーから受信する。それでは、動的リソース割り当てブロック450は、各タスク並列ユニットの長さを決定することができる。前記タスク並列ユニットの長さは、演算実行時間に比例する。既に実行履歴がある場合には、これを活用することができる。そして、動的リソース割り当てブロック450は、S630段階で、各タスク並列ユニットの依存性を測定する。任意のタスク並列ユニットが、以前タスク並列ユニットの演算結果を利用する場合を依存性があると定義することができ、前記依存性によってタスク並列ユニットが実行される手順が配列される。そして、動的リソース割り当てブロック450は、S640段階で、依存性によって配列されたタスク並列ユニットを包括する領域を任意の多角形形状に設定する。この場合、動的リソース割り当てブロック450は、タスク並列ユニットの間に依存性がない場合、前記領域を正方形または矩形形状に設定することができる。一方、動的リソース割り当てブロック450は、タスク並列ユニットの間に依存性がある場合、前記領域を平行四辺形形状に設定することができる。平行四辺形形状に設定する理由は、演算の速度と効率を高めるためである。この場合、前記平行四辺形の勾配は、タスク並列ユニット間の依存性程度サイズによって可変的に変更されることができる。図7は、タスクブロックをリソース割り当て平面に配置する原理を示す図である。以下では、時間の横軸とプロセッシングユニットの縦軸で構成される平面をリソース割り当て平面であると定義する。前述したように、プロセッシングユニットは、CPUリソースコアまたはGPUリソースプロセッシング要素を含むことができる。そして、前記リソース割り当て平面は、縦軸のプロセッシングユニットが時間によってどのように使用されなければならないかを意味する。この場合、リソース割り当て平面にタスクブロックを配置すれば、プロセッシング要素の使用個数、タスクの個数、予想演算時間、依存性による勾配SlopeによってOn3の複雑度を有するようになる。図6の過程を通じて生成されたタスクブロックは、リソース割り当て平面に配置される。この場合、タスクブロックをリソース割り当て平面に配置するという意味は、演算実行のためにタスクブロックを最初配置する場合図7の1、新規タスクブロックを追加的に配置する場合図7の2、以前の演算時間予測が外れてタスクブロックを再配置しなければならない場合図7の3をすべて含むことができる。動的リソース割り当てブロック450がタスクブロックをリソース割り当て平面に配置する具体的な過程は、図8及び図9を参照して具体的に記述する。図8は、動的リソース割り当てブロック450がタスクブロックをリソース割り当て平面に配置する手順を示す流れ図である。一方、図9は、図8の各段階に対応してタスクブロックがリソース割り当て平面で移動する過程を示す流れ図である。まず、図8で、動的リソース割り当てブロック450は、S810段階で、配置するタスクブロックを縦軸の最上位にあるプロセッシング要素PE0と仮定に対して衝突が発生しない位置まで挿入させる。すなわち、タスクブロックを時間軸基準に、以前に配置されたタスクブロックと衝突が発生する直前の最も小さい値の時間を有する位置まで移動させる。前記段階は、図9のStep1に対応する。この場合、前記タスクブロックは、現在位置に対応する座標値時間、プロセッシング要素番号を有することができ、これは、以後で記述されるすべての位置でも同一に適用されることができる。そして、動的リソース割り当てブロック450は、S820段階で、前記タスクブロックを縦軸の下方向に、すなわちプロセッシング要素の番号が増加するように移動させる。前記段階は、図9のStep2に対応する。図9のStep2を参照すれば、タスクブロックが縦軸の下方向に移動すれば、以前に配置されたタスクブロックと衝突するようになり、動的リソース割り当てブロック450は、前記タスクブロックがこれ以上衝突を起こさない位置まで前記タスクブロックを移動させる。そして、動的リソース割り当てブロック450は、S830段階で、前記タスクブロックをさらに時間軸基準に、以前に配置されたタスクブロックと衝突が発生する直前の最も小さい値の時間を有する位置まで移動させる。前記段階は、図9のStep3に対応する。さらに、動的リソース割り当てブロック450は、S840段階で、前記タスクブロックを縦軸の下方向に、すなわちプロセッシング要素の番号が増加するように移動させる。前記段階は、図9のStep4に対応する。そして、動的リソース割り当てブロック450は、S850段階で、縦軸のすべてのプロセッシング要素に対して前記過程を行ったか否かを判断する。もし、すべてのプロセッシング要素に対して前記過程を行ったものではなければ、動的リソース割り当てブロック450は、S830段階に戻って、以下の過程を繰り返して行う。図9を例示すれば、Step4では、まだすべてのプロセッシング要素に対して前記過程をすべて行ったものではないので、Step5過程及びStep6過程をさらに行う。もし、すべてのプロセッシング要素に対して前記過程を行った場合、動的リソース割り当てブロック450は、各段階で記録された座標値のうち、最も小さい時間値横軸で最も左側に移動した場合を有する座標値に対応する位置を当該タスクブロックを配置する位置として決定する。動的リソース割り当てブロック450は、前記の過程を通じてタスクブロックをリソース割り当て平面上に配置し、このような過程を通じて、CPUとGPUリソースを同時に効率的に使用することができ、システムの全体的な効率を向上させることができる。図10は、図4に示される動的リソース割り当てブロック450の内部構造を示す図である。図10に示されたように、本発明の動的リソース割り当てブロック450は、コントロールユニット1010とプロセッシングバンク1020を含むことができる。コントロールユニット1010は、タスクブロックを形成し、リソース割り当て平面に配置する一連の過程図6~図9の過程を実行及び制御する。そして、コントロールユニット1010は、リソース割り当てが完了すれば、各タスクブロックのリソース割り当て情報を有するようになり、CPUまたはGPUのようなプロセッシングユニットに演算実行を指示する。前記リソース割り当て情報は、図10の右上端に示されたように、当該タスクブロックが使用するプロセッシング要素に関する情報’PEStart’、’PECount’、プロセッシング要素を使う時間情報’TimeStart’、’TimeCount’、依存性によって発生した勾配情報’Slope’を含み、各フィールドに対するレジスタに記録される。また、前記コントロールユニット1010は、図10の右下端のような構造を有するプロセッシングバンク1020を利用してリソースを配置する。そして、コントロールユニット1010は、前記プロセッシングバンク1020を制御するためにタスク選択信号Iselとレジスタユニット選択信号Cselを出力する。前記タスク選択信号Iselは、現在時点でリソース配置するタスクブロックを識別するための信号であり、前記レジスタユニット選択信号Cselは、同一の時間でタスクブロックをリソース割り当て平面の縦軸に移動させるための信号である。プロセッシングバンク1020の具体的な構造は、図10の右下端に示された通りであり、時間の横軸及びプロセッシング要素の縦軸で構成される。そして、時間とプロセッシング要素が交差する位置には、レジスタが配置される。図10の右上端にあるリソース割り当て情報は、図10の右下端にある点線のようにマッピングされる。例示して説明すれば、リソース割り当て情報1030Aは、タスクブロック1030Bに対応する。すなわち、タスクブロック1030Bは、PE0から3個のリソース要素を使用し’PEStart=0’、’PECount=3’、作業実行時間は、時間2であり’TimeStart=2’、勾配は、2の値’Slope=2’を有することを確認することができる。一方、プロセッシングバンク1020は、実際演算を担当するブロックであり、多くの演算を迅速に実行しなければならないので、主要部分が組合論理回路CombinationalLogicで構成されることができる。これに関する説明は、下記の図11及び図12を参照して説明する。図11は、プロセッシングバンク1020を構成するレジスタユニットの内部構造を示す図である。図11に示されたように、レジスタユニットは、タスクブロックIDを指示する少なくとも1つのDレジスタ1110図11では、5個のDレジスタが例示と、前記タスクブロックIDの’OR’演算を行う’OR’ゲート1120を含む。前記’OR’ゲート1120は、出力信号Uを出力するが、前記出力信号が’1’なら、当該レジスタユニットには、1つのタスクブロックが位置していることを指示し、’0’なら、当該レジスタユニットには、タスクブロックが位置しないことを指示する。コントロールユニット1010から伝達されるタスク選択信号Iselは、プロセッシングバンク1020のマルチフレクサーMultiplexerまたはMux1130に入力され、特定タスクブロックIを選択する。前述した図11のレジスタユニットが結合して、図10のプロセッシングバンク1020を構成するようになるが、レジスタユニットの具体的な結合構造を図12に示す。図12は、プロセッシングバンク1020を構成するレジスタユニットの結合構造を示す図である。図12で前方に配置されたレジスタ1210は、後方に配置されたレジスタ1220より時間的に先立って配置されることを意味する。図9及び図12を同時に参照すれば、図12で前方に配置されたレジスタ1210は、図9で既にリソースが割り当てられたタスクブロックを構成するようになる。また、図12で後方に配置されたレジスタ1220は、現在配置されるタスクブロックが同一の時間軸上で縦方向の下方に移動するようになる位置を意味する。図12で後方に配置されたレジスタ1220に入力されたタスク選択信号によって特定タスクブロックIが選択される。そして、前記レジスタ1220は、レジスタユニット選択信号入力によって前方に配置されたすべてのレジスタ1210に対して’AND’演算を実行図9の’Step2’、’Step4’、’Step6’するようになり、既に割り当てられたタスクブロックと、現在割り当てるタスクブロックが衝突する場合’1’を出力する。前方に配置されたレジスタ1220のうちいずれか1つのレジスタに対して衝突が発生すれば、最終出力は、’1’を出力Output=1するようになり、当該タスクブロックは、そのまま待機する。一方、最終出力が’0’を出力Output=0する場合、これは、タスクブロックが時間軸上で1タイムTime先に前進することができることを意味する。前述した図11及び図12の内容を通じてタスクブロックに対してリソースを割り当てる過程を要約すれば、次の通りである。コントロールユニット1010からプロセッシングバンク1020にタスク選択信号とレジスタユニット選択信号が入力される。この場合、各タスクブロックは、固有のIDを有しており、図11に示されたように、前記タスク選択信号は、特定タスクブロックIDを選択する。レジスタユニット選択信号は、現在時間Tnと以前時間Tn1各々に位置するレジスタを比較するのに使用される。したがって、タスク選択信号とレジスタユニット選択信号を調整し、本発明の動的リソース割り当て過程が行われる。結果的に図11及び図12の組合論理回路を通じてN以前時間のレジスタユニット個数XN現在時間のレジスタユニット個数の演算を迅速で且つ効率的に行うことができる。すべてのタスク選択信号及びレジスタユニット選択信号に対して比較過程が行われ、最終出力が0なら現在時間Tn1のタスクブロックが以前時間Tnに移動し、この場合、レジスタユニット選択信号が動作するレジスタユニットに移動する。図13は、本発明の動的リソース割り当てブロック450がタスクブロックに対するリソースを割り当てる全体的な動作手順を示す流れ図である。まず、動的リソース割り当てブロック450は、S1310段階及びS1320段階で、CPU、GPUを構成するプロセッシング要素から各プロセッシング要素の活性化状態情報を受信する。現在タスクを処理していれば、活性化状態であり、テストを処理していなければ、遊休状態であると定義することができる。それでは、動的リソース割り当てブロック450は、S1330段階で、プロセッシング要素によって処理されなければならない任意のタスクをタスクブロックに変換し、前記タスクブロックを遊休状態のプロセッシング要素に割り当てる。そして、動的リソース割り当てブロック450は、S1340段階及びS1350段階で、リソース割り当て情報を各プロセッシング要素に伝達する。それでは、CPUまたはGPUの各プロセッシングユニットは、S1360段階及びS1370段階で、リソース割り当て情報によって当該時間に当該タスクを処理し、これを動的リソース割り当て情報に報告する。それでは、動的リソース割り当てブロック450は、S1380段階で、各プロセッシング要素のタスク処理結果を受信する。そして、動的リソース割り当てブロック450は、S1390段階で、すべてのタスクに対する処理を完了したか否かを判断する。すべてのタスクに対する処理が完了した場合なら、当該動作を終了し、完了しない場合なら、最初の開始段階に戻って、以下の段階を繰り返して行う。図14は、図13のS1330段階をより具体的に示す図である。前述したように、本発明の実施例による動的リソース割り当てブロック450のリソース割り当て方法は、演算実行のためにタスクブロックを最初配置する場合図7の1、新規タスクブロックを追加的に配置する場合図7の2、以前の演算時間予測が外れてタスクブロックを再配置しなければならない場合図7の3にすべて適用されることができる。S1410段階で、動的リソース割り当てが新規タスク追加を追加するものであるか否かが判断される。新規テストが追加される場合には、S1430段階に進行し、リソース割り当ては、現在時間以後からリソース割り当て作業プロセッシングを進行する。新規タスクを追加するものではない場合、S1420段階に進行し、予測された時間情報にエラーがあるか否かが判断される。予測された時間情報にエラーがある場合、S1430段階に進行し、現在時間以後からリソース割り当て作業プロセッシングを進行する。予測された時間情報にエラーがない場合、図14の実行は終了する。図15は、本発明のプロセッシングバンク1020が図14の過程を行う手順を具体的に示す流れ図である。すなわち、図15は、新規タスクブロックが追加されるか、または従来作業実行時間に対する予測時間が外れてさらにリソースを割り当てる場合、プロセッシングバンク1020の動作手順を示す流れ図である。まず、プロセッシングバンク1020は、S1505段階で、新規配置すべきタスクブロックIDに対して配置が完了したか否かを判断する。もしすべての配置が完了した場合なら、プロセッシングバンク1020は、S1510段階に進行し、演算結果をコントロールユニット1010に伝達し、S1515段階で、リソース割り当て過程を終了する。一方、割り当てなければならないタスクブロックが残っている場合、プロセッシングバンク1020は、S1520段階に進行し、次のタスクブロックIDに対するリソース割り当て配置過程を行う。これは、プロセッシングバンク1020がコントロールユニット1010からタスク選択信号を受信し、次のタスクブロックに対するリソース配置演算を開始する。このためにプロセッシングバンク1020は、コントロールユニット1010から受信されるレジスタユニット選択信号を利用してリソース配置演算を行う。すなわち、レジスタユニット選択信号の値が{1、2、3、4、}のように増加すれば、リソース配置するタスクブロックがリソースブロック平面で同一時間上で、縦軸を基準に下方に移動する効果を示すようになる。プロセッシングバンク1020は、S1525段階で、すべての時間に対して、レジスタユニット選択信号による演算を行ったかを判断する。もし、すべての演算が行われたものではない場合、S1530段階で、各レジスタユニット選択信号値に対してTnとTn1演算を行う。すなわち、当該タスクブロックが以前時間に前進配置されることができるかを判断する。S1535段階で、プロセッシングバンク1020が前記演算結果が1であると判断した場合には、衝突が発生したことを意味し、この場合には、S1540段階に進行し、レジスタユニット選択信号の値を増加させる。すなわち、タスクブロックをリソース割り当て平面で縦軸を基準に下方に移動させる。これは、図9のStep2に該当する。一方、S1535段階で、演算結果が0であると判断した場合には、衝突が発生しなかったことを意味し、この場合、プロセッシングバンク1020は、S1545段階に進行し、タスクブロックをTn1からTnに移動させる。これは、リソース割り当て平面で横軸を基準に左側に移動させる過程であり、図9のStep3に該当する。そして、プロセッシングバンク1020は、前記過程を繰り返した後、S1555段階で最も左側に移動したタスクブロックに対する座標値である時間、プロセッシング要素またはTn、レジスタユニット選択信号値を格納する。すべてのレジスタユニット選択信号値に対して図15の演算を行った場合には、図9のStep6のような状態になり、この場合、プロセッシングバンク1020は、S1550段階で、S1555段階を通じて格納されたタスクブロックに対する座標値のうち、最も小さい時間を有する位置を当該タスクブロックのリソース割り当て位置に決定する。このような本発明によれば、システムが備えるCPUとGPUリソースを同時に効率的に使用することができ、システムの全体的な効率を向上させることができる。前述した方法を行うための命令語またはコードを含むソフトウェア構成要素componentが1つ以上のメモリ例えば、ROMまたは除去可能なメモリに格納されることができる。本明細書と図面に開示された本発明の実施例は、本発明の技術内容を容易に説明し、本発明の理解を助けるために特定例を提示したものに過ぎず、本発明の範囲を限定しようとするものではない。ここに開示された実施例以外にも、本発明の技術的思想に基づく他の変形例が実施可能であることは、本発明の属する技術分野における通常の知識を有する者に自明であろう。