入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、前記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、前記レギュレート経路上に含まれ、前記入力電圧を予め設定された電圧に変換するレギュレータと、前記レギュレート選択信号に応じて、前記入力端と出力端との間の前記レギュレータを含むレギュレート経路をオン/オフスイッチングするレギュレート経路選択部と、前記バイパス選択信号に応じて前記レギュレータを経由せず前記入力端と前記出力端とを連結するバイパス経路をオン/オフスイッチングするバイパス経路選択部とを含む、デュアルモードスイッチングレギュレータ。前記比較部は、前記入力電圧が入力される非反転入力端と、前記基準電圧が入力される反転入力端と、前記入力電圧と前記基準電圧とを比較して前記比較結果信号を出力する出力端と、を有する演算増幅器を含む、請求項1に記載のデュアルモードスイッチングレギュレータ。前記演算増幅器は、前記入力電圧が前記基準電圧より低い場合は、ローレベルを有する比較結果信号を出力し、前記入力電圧が前記基準電圧より低くない場合は、ハイレベルを有する比較結果信号を出力する、請求項2に記載のデュアルモードスイッチングレギュレータ。前記スイッチング信号生成部により生成される前記レギュレート選択信号及び前記バイパス選択信号は、前記比較結果信号のレベルを含む第1のスイッチング信号と、当該第1のスイッチング信号のレベルが反転されたレベルを有する第2のスイッチング信号とを含む、請求項1から3の何れか1項に記載のデュアルモードスイッチングレギュレータ。前記スイッチング信号生成部は、前記比較結果信号のレベルを反転する反転器を含み、前記第1のスイッチング信号は、前記比較結果信号のレベルを有し、前記第2のスイッチング信号は、前記比較結果信号のレベルが前記反転器によって反転されたレベルを有する、請求項4に記載のデュアルモードスイッチングレギュレータ。前記レギュレート経路選択部は、前記入力端と前記レギュレータとの間に連結されて前記レギュレート選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオフされ、そうでなければオンされる第1のスイッチング素子と、前記レギュレータと前記出力端との間に連結されて前記レギュレート選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオフされ、そうでなければオンされる第2のスイッチング素子とを含む、請求項5に記載のデュアルモードスイッチングレギュレータ。前記第1のスイッチング素子は、第1のトランスミッションゲートからなり、前記第1のトランスミッションゲートは、前記入力端に連結されたドレインと前記レギュレータに連結されたソースと前記第1のスイッチング信号が入力されるゲートとを有する第1のN-MOSトランジスタと、前記入力端に連結されたドレインと前記レギュレータに連結されたソースと前記第2のスイッチング信号が入力されるゲートとを有する第1のP-MOSトランジスタとを含む、請求項6に記載のデュアルモードスイッチングレギュレータ。前記第2のスイッチング素子は、第2のトランスミッションゲートからなり、前記第2のトランスミッションゲートは、前記レギュレータに連結されたドレインと前記出力端に連結されたソースと前記第1のスイッチング信号が入力されるゲートとを有する第2のN-MOSトランジスタと、前記レギュレータに連結されたドレインと前記出力端に連結されたソースと前記第2のスイッチング信号が入力されるゲートとを有する第2のP-MOSトランジスタとを含む、請求項7に記載のデュアルモードスイッチングレギュレータ。前記バイパス経路選択部は、前記入力端と前記出力端との間のバイパス経路上に形成されて前記バイパス選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオンされ、そうでなければオフされる第3のスイッチング素子を含む、請求項5から8の何れか1項に記載のデュアルモードスイッチングレギュレータ。前記第3のスイッチング素子は、第3のトランスミッションゲートからなり、前記第3のトランスミッションゲートは、前記入力端に連結されたドレインと前記出力端に連結されたソースと前記第2のスイッチング信号が入力されるゲートとを有する第3のN-MOSトランジスタと、前記入力端に連結されたドレインと前記出力端に連結されたソースと前記第1のスイッチング信号が入力されるゲートとを有する第3のP-MOSトランジスタとを含む、請求項9に記載のデュアルモードスイッチングレギュレータ。入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、前記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、前記レギュレート経路上に含まれ、前記入力電圧を予め設定された電圧に変換するレギュレータと、前記レギュレート選択信号に応じて、前記入力端と出力端との間の前記レギュレータを含むレギュレート経路をオン/オフスイッチングするレギュレート経路選択部と、前記バイパス選択信号に応じて前記レギュレータを経由せず前記入力端と前記出力端とを連結するバイパス経路をオン/オフスイッチングするバイパス経路選択部と、を含み、前記レギュレート経路選択部は、前記入力端と前記レギュレータとの間に連結されて前記レギュレート選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオフされ、そうでなければオンされる第1のスイッチング素子と、前記レギュレータと前記出力端との間に連結されて前記レギュレート選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオフされ、そうでなければオンされる第2のスイッチング素子と、を含み、前記バイパス経路選択部は、前記入力端と前記出力端との間のバイパス経路上に形成されて前記バイパス選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオンされ、そうでなければオフされる第3のスイッチング素子を含む、デュアルモードスイッチングレギュレータ。前記比較部は、前記入力電圧が入力される非反転入力端と、前記基準電圧が入力される反転入力端と、前記入力電圧と前記基準電圧とを比較して前記比較結果信号を出力する出力端と、を有する演算増幅器を含む、請求項11に記載のデュアルモードスイッチングレギュレータ。前記演算増幅器は、前記入力電圧が前記基準電圧より低い場合は、ローレベルを有する比較結果信号を出力し、前記入力電圧が前記基準電圧より低くない場合は、ハイレベルを有する比較結果信号を出力する、請求項12に記載のデュアルモードスイッチングレギュレータ。前記スイッチング信号生成部により生成される前記レギュレート選択信号及び前記バイパス選択信号は、前記比較結果信号のレベルを含む第1のスイッチング信号と、当該第1のスイッチング信号のレベルが反転されたレベルを有する第2のスイッチング信号とを含む、請求項11に記載のデュアルモードスイッチングレギュレータ。前記スイッチング信号生成部は、前記比較結果信号のレベルを反転する反転器を含み、前記第1のスイッチング信号は、前記比較結果信号のレベルを有し、前記第2のスイッチング信号は、前記比較結果信号のレベルが前記反転器によって反転されたレベルを有する、請求項14に記載のデュアルモードスイッチングレギュレータ。前記第1のスイッチング素子は、第1のトランスミッションゲートからなり、前記第1のトランスミッションゲートは、前記入力端に連結されたドレインと前記レギュレータに連結されたソースと前記第1のスイッチング信号が入力されるゲートとを有する第1のN-MOSトランジスタと、前記入力端に連結されたドレインと前記レギュレータに連結されたソースと前記第2のスイッチング信号が入力されるゲートとを有する第1のP-MOSトランジスタとを含む、請求項15に記載のデュアルモードスイッチングレギュレータ。前記第2のスイッチング素子は、第2のトランスミッションゲートからなり、前記第2のトランスミッションゲートは、前記レギュレータに連結されたドレインと前記出力端に連結されたソースと前記第1のスイッチング信号が入力されるゲートとを有する第2のN-MOSトランジスタと、前記レギュレータに連結されたドレインと前記出力端に連結されたソースと前記第2のスイッチング信号が入力されるゲートとを有する第2のP-MOSトランジスタとを含む、請求項16に記載のデュアルモードスイッチングレギュレータ。前記第3のスイッチング素子は、第3のトランスミッションゲートからなり、前記第3のトランスミッションゲートは、前記入力端に連結されたドレインと前記出力端に連結されたソースと前記第2のスイッチング信号が入力されるゲートとを有する第3のN-MOSトランジスタと、前記入力端に連結されたドレインと前記出力端に連結されたソースと前記第1のスイッチング信号が入力されるゲートとを有する第3のP-MOSトランジスタとを含む、請求項17に記載のデュアルモードスイッチングレギュレータ。本発明は、上述した従来技術の問題点を解決するためのもので、低電圧のためのバイパスモードと正常動作のためのレギュレートモードのうち入力電圧のレベルに応じて一方のモードで動作することにより効率を高めることができるデュアルモードスイッチングレギュレータを提供することを目的とする。本発明の第1の技術的側面は、入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、上記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、上記レギュレート経路上に含まれ上記入力電圧を予め設定された電圧に変換するレギュレータと、上記レギュレート選択信号に応じて上記入力端と出力端との間のレギュレータを含むレギュレート経路をオン/オフスイッチングするレギュレート経路選択部と、上記バイパス選択信号に応じて上記レギュレータを経由せず上記入力端と出力端とを連結するバイパス経路をオン/オフスイッチングするバイパス経路選択部と、を含むデュアルモードスイッチングレギュレータを提供する。上記比較部は、上記入力電圧が入力される非反転入力端と、上記基準電圧が入力される反転入力端と、上記入力電圧と上記基準電圧とを比較して上記比較結果信号を出力する出力端と、を有する演算増幅器を含むことができる。上記演算増幅器は、上記入力電圧が上記基準電圧より低い場合は、ローレベルを有する比較結果信号を出力し、上記入力電圧が上記基準電圧より低くない場合は、ハイレベルを有する比較結果信号を出力するように構成されることができる。上記スイッチング信号生成部は、上記比較結果信号のレベルを含む第1のスイッチング信号と、当該第1のスイッチング信号のレベルが反転されたレベルを有する第2のスイッチング信号と、を含むレギュレート選択信号及びバイパス選択信号を生成するように構成されることができる。上記スイッチング信号生成部は、上記比較結果信号のレベルを反転する反転器を含み、上記第1のスイッチング信号は上記比較結果信号のレベルを有し、上記第2のスイッチング信号は上記比較結果信号のレベルが上記反転器によって反転されたレベルを有するように構成されることができる。上記レギュレート経路選択部は、上記入力端と上記レギュレータとの間に連結されて上記レギュレート選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオフされ、そうでなければオンされる第1のスイッチング素子と、上記レギュレータと出力端との間に連結されて上記レギュレート選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオフされ、そうでなければオンされる第2のスイッチング素子と、を含むことができる。上記第1のスイッチング素子は、第1のトランスミッションゲートからなり、当該第1のトランスミッションゲートは、上記入力端に連結されたドレインと上記レギュレータに連結されたソースと上記第1のスイッチング信号が入力されるゲートとを有する第1のN-MOSトランジスタと、上記入力端に連結されたドレインと上記レギュレータに連結されたソースと上記第2のスイッチング信号が入力されるゲートとを有する第1のP-MOSトランジスタと、を含むことができる。上記第2のスイッチング素子は、第2のトランスミッションゲートからなり、当該第2のトランスミッションゲートは、上記レギュレータに連結されたドレインと上記出力端に連結されたソースと上記第1のスイッチング信号が入力されるゲートとを有する第2のN-MOSトランジスタと、上記レギュレータに連結されたドレインと上記出力端に連結されたソースと上記第2のスイッチング信号が入力されるゲートとを有する第2のP-MOSトランジスタと、を含むことができる。上記バイパス経路選択部は、上記入力端と出力端との間のバイパス経路上に形成されて上記バイパス選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオンされ、そうでなければオフされる第3のスイッチング素子を含むことができる。上記第3のスイッチング素子は、第3のトランスミッションゲートからなり、当該第3のトランスミッションゲートは、上記入力端に連結されたドレインと上記出力端に連結されたソースと上記第2のスイッチング信号が入力されるゲートとを有する第3のN-MOSトランジスタと、上記入力端に連結されたドレインと上記出力端に連結されたソースと上記第1のスイッチング信号が入力されるゲートとを有する第3のP-MOSトランジスタと、を含むことができる。本発明の第2の技術的側面は、入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、上記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、上記レギュレート経路上に含まれ上記入力電圧を予め設定された電圧に変換するレギュレータと、上記レギュレート選択信号に応じて上記入力端と出力端との間のレギュレータを含むレギュレート経路をオン/オフスイッチングするレギュレート経路選択部と、上記バイパス選択信号に応じて上記レギュレータを経由せず上記入力端と出力端とを連結するバイパス経路をオン/オフスイッチングするバイパス経路選択部と、を含み、上記レギュレート経路選択部は、上記入力端と上記レギュレータとの間に連結されて上記レギュレート選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオフされ、そうでなければオンされる第1のスイッチング素子と、上記レギュレータと出力端との間に連結されて上記レギュレート選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオフされ、そうでなければオンされる第2のスイッチング素子と、を含み、上記バイパス経路選択部は、上記入力端と出力端との間のバイパス経路上に形成されて上記バイパス選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオンされ、そうでなければオフされる第3のスイッチング素子を含むデュアルモードスイッチングレギュレータを提供する。上記比較部は、上記入力電圧が入力される非反転入力端と、上記基準電圧が入力される反転入力端と、上記入力電圧と上記基準電圧とを比較して上記比較結果信号を出力する出力端と、を有する演算増幅器を含むことができる。上記演算増幅器は、上記入力電圧が上記基準電圧より低い場合は、ローレベルを有する比較結果信号を出力し、上記入力電圧が上記基準電圧より低くない場合は、ハイレベルを有する比較結果信号を出力するように構成されることができる。上記スイッチング信号生成部は、上記比較結果信号のレベルを含む第1のスイッチング信号と、当該第1のスイッチング信号のレベルが反転されたレベルを有する第2のスイッチング信号と、を含むレギュレート選択信号及びバイパス選択信号を生成するように構成されることができる。上記スイッチング信号生成部は、上記比較結果信号のレベルを反転する反転器を含み、上記第1のスイッチング信号は上記比較結果信号のレベルを有し、上記第2のスイッチング信号は上記比較結果信号のレベルが上記反転器によって反転されたレベルを有するように構成されることができる。上記第1のスイッチング素子は、第1のトランスミッションゲートからなり、当該第1のトランスミッションゲートは、上記入力端に連結されたドレインと上記レギュレータに連結されたソースと上記第1のスイッチング信号が入力されるゲートとを有する第1のN-MOSトランジスタと、上記入力端に連結されたドレインと上記レギュレータに連結されたソースと上記第2のスイッチング信号が入力されるゲートとを有する第1のP-MOSトランジスタと、を含むことができる。上記第2のスイッチング素子は、第2のトランスミッションゲートからなり、当該第2のトランスミッションゲートは、上記レギュレータに連結されたドレインと上記出力端に連結されたソースと上記第1のスイッチング信号が入力されるゲートとを有する第2のN-MOSトランジスタと、上記レギュレータに連結されたドレインと上記出力端に連結されたソースと上記第2のスイッチング信号が入力されるゲートとを有する第2のP-MOSトランジスタと、を含むことができる。上記バイパス経路選択部は、上記入力端と出力端との間のバイパス経路上に形成されて上記バイパス選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオンされ、そうでなければオフされる第3のスイッチング素子を含むことができる。上記第3のスイッチング素子は、第3のトランスミッションゲートからなり、当該第3のトランスミッションゲートは、上記入力端に連結されたドレインと上記出力端に連結されたソースと上記第2のスイッチング信号が入力されるゲートとを有する第3のN-MOSトランジスタと、上記入力端に連結されたドレインと上記出力端に連結されたソースと上記第1のスイッチング信号が入力されるゲートとを有する第3のP-MOSトランジスタと、を含むことができる。本発明のデュアルモードスイッチングレギュレータによると、低電圧のためのバイパスモードと正常動作のためのレギュレートモードのうち入力電圧のレベルに応じて一方のモードで動作し、特に、低電圧の場合にバイパスモードで動作することにより電流の消耗を減らし、バイパスモードにおける電圧降下を防止すると共に、効率を高めることができる。以下、添付の図面を参照して本発明の実施形態を説明する。本発明は、後述する実施形態に限定されず、本発明の実施形態は、本発明の技術的思想の理解のためのものである。なお、添付図面において実質的に同一の構成及び機能を有する構成要素に対しては、同一符号を付して示す。図1は、本発明の実施形態によるデュアルモードスイッチングレギュレータのブロック図である。図1を参照すると、本発明の実施形態によるデュアルモードスイッチングレギュレータは、入力端INからの入力電圧Vinと予め設定された基準電圧Vrefとを比較して比較結果信号Scomを出力する比較部100と、上記比較結果信号Scomに応じて予め連結されたレギュレート経路PH2を制御するためのレギュレート選択信号SS10及び予め連結されたバイパス経路PH1を制御するためのバイパス選択信号SS20を生成するスイッチング信号生成部200と、上記レギュレート経路PH2上に含まれ上記入力電圧Vinを予め設定された電圧に変換するレギュレータ300と、上記レギュレート選択信号SS10に応じて上記入力端INと出力端OUTとの間のレギュレータ300を含むレギュレート経路PH2をオン/オフスイッチングするレギュレート経路選択部400と、上記バイパス選択信号SS20に応じて上記レギュレータ300を経由せず上記入力端INと上記出力端OUTとを連結するバイパス経路PH1をオン/オフスイッチングするバイパス経路選択部500と、を含むことができる。図1を参照すると、上記比較部100は、上記入力端INから入力される入力電圧Vinと予め設定された基準電圧Vrefとを比較し、当該入力電圧Vinと当該基準電圧Vrefとの比較結果に応じてハイレベル又はローレベルを有する比較結果信号Scomを出力することができる。例えば、上記比較部100は、上記入力電圧Vinが入力される非反転入力端と、上記基準電圧Vrefが入力される反転入力端と、上記入力電圧Vinと上記基準電圧Vrefとを比較して上記比較結果信号Scomを出力する出力端と、を有する演算増幅器を含むことができる。この際、上記演算増幅器は、上記入力電圧Vinが上記基準電圧Vrefより低い場合は、ローレベルを有する比較結果信号Scomを出力し、上記入力電圧Vinが上記基準電圧Vrefより低くない場合は、ハイレベルを有する比較結果信号Scomを出力することができる。上記スイッチング信号生成部200は、上記比較部100からの比較結果信号Scomに応じて予め連結されたレギュレート経路PH2を制御するためのレギュレート選択信号SS10及び予め連結されたバイパス経路PH1を制御するためのバイパス選択信号SS20を生成することができる。ここで、上記レギュレート経路PH2は、上記入力端INと上記出力端OUTとの間に上記レギュレータ300を含み、上記入力電圧Vinが上記基準電圧Vrefより低くない場合に当該入力電圧Vinをレギュレートするための経路である。上記バイパス経路PH1は、上記入力端INと上記出力端OUTとの間の上記レギュレータ300を経由せず、上記入力電圧Vinが上記基準電圧Vrefより低い場合に上記入力端INから上記出力端OUTまで直行する経路である。上記レギュレータ300は、前述したように、上記レギュレート経路PH2上に含まれ、上記入力電圧Vinを予め設定された電圧に変換することができる。例えば、予め設定された電圧を5Vとすると、上記レギュレータ300は、入力電圧Vinが5Vより高くても一定に5Vで電圧を出力することができる。上記レギュレート経路選択部400は、上記レギュレート選択信号SS10に応じて上記入力端INと上記出力端OUTとの間のレギュレータ300を含むレギュレート経路PH2をオン/オフスイッチングすることができる。例えば、上記レギュレート経路選択部400は、上記入力電圧Vinが上記基準電圧Vrefより低い場合は、上記レギュレート経路PH2をオフさせ、逆に、上記入力電圧Vinが上記基準電圧Vrefより低くない場合は、上記レギュレート経路PH2をオンさせる。この際、電力の消耗を減らすために、上記レギュレータ300に供給される動作電源も遮断することができる。上記バイパス経路選択部500は、上記バイパス選択信号SS20に応じて上記レギュレータ300を経由せず上記入力端INと上記出力端OUTとを連結するバイパス経路PH1をオン/オフスイッチングすることができる。例えば、上記バイパス経路選択部500は、上記入力電圧Vinが上記基準電圧Vrefより低い場合は、上記バイパス経路PH1をオンさせ、逆に、上記入力電圧Vinが上記基準電圧Vrefより低くない場合は、上記バイパス経路PH1をオフさせる。図2は、本発明の実施形態によるスイッチング信号生成部の具現例示図である。図2を参照すると、上記スイッチング信号生成部200は、上記比較結果信号Scomのレベルを反転する反転器210を含むことができる。この際、上記スイッチング信号生成部200は、上記比較結果信号Scomのレベルを含む第1のスイッチング信号SS1と、当該第1のスイッチング信号SS1のレベルが反転されたレベルを有する第2のスイッチング信号SS2と、を含むレギュレート選択信号SS10及びバイパス選択信号SS20を生成することができる。即ち、上記第1のスイッチング信号SS1は、上記比較結果信号Scomのレベルを有し、上記第2のスイッチング信号SS2は、上記比較結果信号Scomのレベルが上記反転器210によって反転されたレベルを有することができる。また、図1を参照すると、上記レギュレート経路選択部400は、上記入力端INと上記レギュレータ300との間に連結されて上記レギュレート選択信号SS10に応じて上記入力電圧Vinが上記基準電圧Vrefより低い場合はオフされ、そうでなければオンされる第1のスイッチング素子SW41と、上記レギュレータ300と上記出力端OUTとの間に連結されて上記レギュレート選択信号SS10に応じて上記入力電圧Vinが上記基準電圧Vrefより低い場合はオフされ、そうでなければオンされる第2のスイッチング素子SW42と、を含むことができる。また、上記バイパス経路選択部500は、上記入力端INと上記出力端OUTとの間のバイパス経路PH1上に形成されて上記バイパス選択信号SS20に応じて上記入力電圧Vinが上記基準電圧Vrefより低い場合はオンされ、そうでなければオフされる第3のスイッチング素子SW51を含むことができる。ここで、上記第1のスイッチング素子SW41、第2のスイッチング素子SW42及び第3のスイッチング素子SW51は、スイッチングトランジスタ、スイッチングダイオード等のスイッチング動作が可能な素子、特に、電圧降下が小さいトランスミッションゲートで具現されることができる。これに関しては、図3を参照して説明する。図3は、本発明の実施形態によるレギュレート経路選択部及びバイパス経路選択部の具現例示図である。上記第1のスイッチング素子SW41は、第1のトランスミッションゲートからなり、この際、上記第1のトランスミッションゲートは、上記入力端INに連結されたドレインと上記レギュレート300に連結されたソースと上記第1のスイッチング信号SS1が入力されるゲートとを有する第1のN-MOSトランジスタNM1と、上記入力端INに連結されたドレインと上記レギュレート300に連結されたソースと上記第2のスイッチング信号SS2が入力されるゲートとを有する第1のP-MOSトランジスタPM1と、を含むことができる。上記第2のスイッチング素子SW42は、第2のトランスミッションゲートからなり、この際、上記第2のトランスミッションゲートは、上記レギュレート300に連結されたドレインと上記出力端OUTに連結されたソースと上記第1のスイッチング信号SS1が入力されるゲートとを有する第2のN-MOSトランジスタNM2と、上記レギュレート300に連結されたドレインと上記出力端OUTに連結されたソースと上記第2のスイッチング信号SS2が入力されるゲートとを有する第2のP-MOSトランジスタPM2と、を含むことができる。上記第3のスイッチング素子SW51は、第3のトランスミッションゲートからなり、この際、上記第3のトランスミッションゲートは、上記入力端INに連結されたドレインと上記出力端OUTに連結されたソースと上記第2のスイッチング信号SS2が入力されるゲートとを有する第3のN-MOSトランジスタNM3と、上記入力端INに連結されたドレインと上記出力端OUTに連結されたソースと上記第1のスイッチング信号SS1が入力されるゲートとを有する第3のP-MOSトランジスタPM3と、を含むことができる。このように、上記第1、第2及び第3のスイッチング素子がトランスミッションゲートで具現される場合、上記第1及び第2のトランスミッションゲートは、同期されて同時にオン又はオフされ、上記第3のトランスミッションゲートは、上記第1及び第2のトランスミッションゲートの動作とは反対にオン又はオフされる。図4は、本発明の実施形態によるバイパス経路選択時の信号伝達経路図であり、図5は、本発明の実施形態によるレギュレート経路選択時の信号伝達経路図であり、図6は、本発明の実施形態によるデュアルモードスイッチングレギュレータの電圧グラフである。まず、図4を参照すると、上記入力電圧Vinが上記基準電圧Vrefより低い場合、上記第1及び第2のスイッチング信号SS1、SS2のそれぞれはローレベル及びハイレベルを有することになるため、上記第1のトランスミッションゲートの第1のN-MOSトランジスタNM1と第1のP-MOSトランジスタPM1とがターンオフされ、上記第2のトランスミッションゲートの第2のN-MOSトランジスタNM2と第2のP-MOSトランジスタPM2とがターンオフされ、上記第3のトランスミッションゲートの第3のN-MOSトランジスタNM3と第3のP-MOSトランジスタPM3とがターンオンされる。これにより、上記バイパス経路PH1が連結されて、上記入力端INから入力される入力電圧Vinが出力端OUTに直接伝達される。図4に示すように、上記バイパス経路PH1を介して入力電圧Vinが出力端OUTに直接伝達されることが分かる。次に、図5を参照すると、上記入力電圧Vinが上記基準電圧Vrefより低くない場合、上記第1及び第2のスイッチング信号SS1、SS2のそれぞれはハイレベル及びローレベルを有することになるため、上記第1のトランスミッションゲートの第1のN-MOSトランジスタNM1と第1のP-MOSトランジスタPM1とがターンオンされ、上記第2のトランスミッションゲートの第2のN-MOSトランジスタNM2と第2のP-MOSトランジスタPM2とがターンオンされ、上記第3のトランスミッションゲートの第3のN-MOSトランジスタNM3と第3のP-MOSトランジスタPM3とがターンオフされる。これにより、上記レギュレート経路PH2が連結されて、上記入力端INから入力される入力電圧Vinが上記レギュレート経路PH2上のレギュレータ300でレギュレートされ、当該レギュレータ300でレギュレートされた電圧が出力端OUTに出力される。図6に示すように、上記レギュレート経路PH2を介して入力電圧Vinが一定の電圧例えば、5Vにレギュレートされて出力電圧として出力されることが分かる。前述したように、本発明のデュアルモードスイッチングレギュレータによると、低電圧のためのバイパスモードと正常動作のためのレギュレートモードのうち入力電圧のレベルに応じて一方のモードで動作し、特に、低電圧の場合にバイパスモードで動作することから電流の消耗を減らし、バイパスモードにおける電圧降下を防止すると共に、効率を高めることができる。