"明細書に記載のシステム。開示される新規概念は、ピーエルデーエスの供給電圧/電力消費の調整のみならず、ピーエルデーエス内のノイズの削減と分離をも含む、ピーエルデーエスの性能を調整する装置と方法に関する。本発明の1側面はピーエルデーエスの性能を調整する装置に関する。1実施例では、ピーエルデーは1つの回路を有し、該回路は該ピーエルデー内のもう1つの回路の供給電圧を制御する。該制御回路は更に該ピーエルデー内のノイズをフイルターfiltersする。もう1つの実施例では、ピーエルデーは該ピーエルデー内の深いn-ウェルdeepn-well内に定在residesする回路を有する。該深いn-ウェル内の回路は可変インピーダンスデバイスvariableimpedancedeviceに接続されている。該可変インピーダンスデバイスは該深いn-ウェル内の該回路の供給電圧を調整し、かくしてその性能を調整する。本発明のもう1つの側面はピーエルデーエスの性能を構成configuringし、操作operatingし、そして調整する方法に関する。1実施例では、電子回路を実現implementするようピーエルデーを構成する方法は該ピーエルデーにより実現されるべき回路を発生するために該ピーエルデー内の機能的ソースfunctionalresourcesへ該電子回路を写像mappingする過程を含む。該方法は更に、該ピーエルデーにより実現されるべき回路内の少なくとも1つの臨界回路経路criticalcircuitpathを識別する過程と、該理解回路経路の少なくとも1部分の供給電圧レベルを設定する過程と、を含む。もう1つの実施例では、ピーエルデーを操作する方法は該ピーエルデー内の回路の該供給電圧レベルを或る電圧レベルに設定する過程と、該ピーエルデーの性能メザーperformancemeasureが特定の基準particularcriterionを充たすmeetsかどうかを決定する過程と、を含む。該方法は更に該ピーエルデーの該性能メザーが該基準を充たすかどうかにより該回路の供給電圧レベルを調整する過程を含む。もう1つの実施例は望ましい、又は規定prescribedされた操作環境内で機能するよう構成されたピーエルデーを操作する方法に関する。特に、該方法は該ピーエルデー内の回路の供給電圧レベルを或る電圧レベルに設定する過程と、該プログラム可能なロジックデバイスピーエルデーの操作環境の少なくとも1つの特性に依り第1回路の該供給電圧レベルを調整する過程と、を含む。例えば、本発明は以下の項目を提供する。項目1プログラム可能なロジックデバイスピーエルデーに於いて、該プログラム可能なロジックデバイスピーエルデーが第2回路の供給電圧を制御するよう構成された第1回路を具備しており、該第1回路が更に該プログラム可能なロジックデバイスピーエルデー内のノイズをフイルターするよう構成されていることを特徴とする該プログラム可能なロジックデバイスピーエルデー。項目2該第1回路が可変インピーダンスデバイスを備えており、該可変インピーダンスデバイスが該第2回路の該供給電圧を提供するよう構成されていることを特徴とする該プログラム可能なロジックデバイスピーエルデー。項目3トランジスターが該プログラム可能なロジックデバイスのネーチブトランジスターを有することを特徴とする項目1の該プログラム可能なロジックデバイスピーエルデー。項目4該可変インピーダンスデバイスが更に、プログラム可能なロジックデバイスピーエルデーのコンフィギュレーションデータムに応答して該第2回路の該供給電圧を提供するよう構成されていることを特徴とする項目2の該プログラム可能なロジックデバイスピーエルデー。項目5該可変インピーダンスデバイスがトランジスターを有することを特徴とする項目2のプログラム可能なロジックデバイスピーエルデー。項目6該第1回路が更に、該トランジスターのゲートターミナルに接続された制御回路を備えることを特徴とする項目3のプログラム可能なロジックデバイスピーエルデー。項目7該タランジスターが該制御回路の出力信号に応答して該第2回路の該供給電圧を調整することを特徴とする項目6の該プログラム可能なロジックデバイスピーエルデー。項目8該第1回路が更に該トランジスターのゲートターミナルに接続された第1キャパシターを備えることを特徴とする項目4のプログラム可能なロジックデバイスピーエルデー。項目9該第1回路が更に該トランジスターのソースターミナルに接続された第2キャパシターを備えることを特徴とする該プログラム可能なロジックデバイスピーエルデー。項目10該制御回路の該出力信号が該プログラム可能なロジックデバイスピーエルデーの外の情報ソースから受信した情報から得られることを特徴とする項目7の該プログラム可能なロジックデバイスピーエルデー。項目11該制御回路の該出力信号が該プログラム可能なロジックデバイスピーエルデー内の回路の電力消費に依ることを特徴とする項目6の該プログラム可能なロジックデバイスピーエルデー。項目12該第2回路がプログラム可能なロジック回路を有することを特徴とする項目1の該プログラム可能なロジックデバイスピーエルデー。項目13該プログラム可能なロジック回路が2次元配列として配置された複数のプログラム可能なロジック回路の1つを有することを特徴とする項目12の該プログラム可能なロジックデバイスピーエルデー。項目14該プログラム可能なロジック回路がロジック要素を有することを特徴とする項目12の該プログラム可能なロジックデバイスピーエルデー。項目15該プログラム可能なロジック回路がローカルな相互接続回路を有することを特徴とする項目14の該プログラム可能なロジックデバイスピーエルデー。項目16該第2回路がプログラム可能な相互接続回路を有することを特徴とする項目1の該プログラム可能なロジックデバイスピーエルデー。項目17該第2回路が該プログラム可能なロジックデバイスピーエルデーのコンフィギュレーションデータを記憶するよう構成されたコンフィギュレーションメモリーを有することを特徴とする項目1の該プログラム可能なロジックデバイスピーエルデー。項目18プログラム可能なロジックデバイスピーエルデーに於いて、該プログラム可能なロジックデバイスピーエルデーが第1回路を具備しており、該第1回路は第1の深いn-ウェル内に定在しており、そして該プログラム可能なロジックデバイスが又該第1回路に接続された第1可変インピーダンスデバイスを具備しており、該第1可変インピーダンスデバイスが該第1回路の供給電圧を調整するよう構成されていることを特徴とする該プログラム可能なロジックデバイス。項目19更に該第1可変インピーダンスデバイスに接続された第1キャパシターを具備することを特徴とする項目18の該プログラム可能なロジックデバイスピーエルデー。項目20第2回路を具備しており、該第2回路が第2の深いn-ウェル内に定在しており、そして又該第2回路に接続された第2可変インピーダンスデバイスを具備しており、該第2可変インピーダンスデバイスが該第2回路の供給電圧を調整するよう構成されていることを特徴とする項目18の該プログラム可能なロジックデバイスピーエルデー。項目21更に該第2可変インピーダンスデバイスに接続された第2キャパシターを具備することを特徴とする項目20の該プログラム可能なロジックデバイスピーエルデー。項目22該第1回路がノイズに比較的敏感であることを特徴とする項目20の該プログラム可能なロジックデバイスピーエルデー。項目23該第1回路がアナログ回路を備えることを特徴とする項目20の該プログラム可能なロジックデバイスピーエルデー。項目24該第1回路が混合モード回路を備えることを特徴とする項目20の該プログラム可能なロジックデバイスピーエルデー。項目25該第2回路が比較的高いレベルのノイズを発生することを特徴とする項目22の該プログラム可能なロジックデバイスピーエルデー。項目26該第1可変インピーダンスデバイスが、該プログラム可能なロジックデバイスピーエルデーに供給される第1電圧から該第1回路の該供給電圧を得ることを特徴とする請求項20の該プログラム可能なロジックデバイスピーエルデー。項目27該第1可変インピーダンスデバイスが第1電圧から該第1回路の該供給電圧を得ており、該第1電圧が、該プログラム可能なロジックデバイスピーエルデーへ供給された第2電圧から、該プログラム可能なロジックデバイスピーエルデー内で、得られることを特徴とする項目20の該プログラム可能なロジックデバイスピーエルデー。項目28電子回路を実現するためにプログラム可能なロジックデバイスピーエルデーを構成する方法に於いて、該方法が該プログラム可能なロジックデバイスピーエルデーにより実現されるべき回路を発生するために該電子回路を該プログラム可能なロジックデバイスピーエルデー内の機能的資源に写像する過程と、少なくとも1つの臨界回路経路を該プログラム可能なロジックデバイスピーエルデーにより実現されるべき該回路内で識別する過程と、そして該臨界回路経路の少なくとも1部分の供給電圧レベルを設定する過程と、を具備することを特徴とする該方法。項目29該臨界回路経路の少なくとも1部分の供給電圧レベルを設定する過程が更に、該プログラム可能なロジックデバイスピーエルデーのコンフィギュレーションメモリーシーラムをプログラムする過程を備えることを特徴とする項目28の該方法。項目30該臨界回路経路の少なくとも1部分の供給電圧レベルを設定する過程が更に、該コンフィギュレーションメモリーシーラム内にプログラムされた値により、可変インピーダンスデバイスのインピーダンスを調整する過程を備えることを特徴とする項目29の該方法。項目31更に該臨界回路経路の少なくとも1部分の該供給電圧レベルを調整する過程を具備することを特徴とする項目28の該方法。項目32該臨界回路経路の少なくとも1部分の該供給電圧レベルを調整する過程が更に、該臨界回路経路の該少なくとも1部分の速度と電力消費とをトレードオフする過程を備えることを特徴とする項目31の該方法。項目33該臨界回路経路の少なくとも1部分の供給電圧レベルを設定する過程が更に、制御回路の出力信号を使う過程を備えることを特徴とする項目28の該方法。項目34該臨界経路の少なくとも1部分の供給電圧レベルを設定する過程が更に、該制御回路の該出力信号を使うことにより可変インピーダンスデバイスのインピーダンスを調整する過程を備えることを特徴とする項目33の該方法。項目35プログラム可能なロジックデバイスピーエルデーを操作る方法に於いて、該方法が該プログラム可能なロジックデバイスピーエルデー内の第1回路の供給電圧レベルを第1レベルに設定する過程と、該プログラム可能なロジックデバイスピーエルデーの性能メザーが基準を充たすかどうかを決定する過程と、そして該プログラム可能なロジックデバイスピーエルデーの該性能メザーが該基準を充たすかどうかにより該第1回路の該供給電圧レベルを調整する過程と、を具備することを特徴とする該方法。項目36該プログラム可能なロジックデバイスピーエルデーの性能メザーが基準を充たすかどうかを決定する過程が更に、該性能メザーを得る過程を備えることを特徴とする項目35の該方法。項目37該性能メザーを得る過程が更に、該プログラム可能なロジックデバイスピーエルデー内の或る量を検出する過程を有することを特徴とする項目36の該方法。項目38該プログラム可能なロジックデバイスピーエルデー内の或る量を検出する過程が更に、温度を検出する過程を有することを特徴とする項目37の該方法。項目39該第1回路の該供給電圧レベルを調整する過程が更にもし該プログラム可能なロジックデバイスピーエルデーの該性能メザーが該基準を充たすならば該第1回路の該供給電圧レベルを変えずに置く過程と、そしてもし該プログラム可能なロジックデバイスピーエルデーの該性能メザーが該基準を充たさないならば該第1回路の該供給電圧レベルを第2レベルへ変える過程と、を備えることを特徴とする項目35の該方法。項目40該性能メザーが該第1回路の動作の速度を含むことを特徴とする項目35の該方法。項目41該性能メザーが該第1回路の電力消費を含むことを特徴とする項目35の該方法。項目42該プログラム可能なロジックデバイスピーエルデー内の第1回路の供給電圧レベルを第1レベルに設定する過程が更に、該供給電圧を、該プログラム可能なロジックデバイスの外のソースから受信した情報から得たレベルに設定する過程を備えることを特徴とする項目35の該方法。項目43該プログラム可能なロジックデバイスピーエルデー内の第1回路の供給電圧レベルを第1レベルに設定する過程が更に、該供給電圧を、該プログラム可能なロジックデバイスピーエルデーのコンフィギュレーションデータにより指定されるレベルに設定する過程を備えることを特徴とする項目35の該方法。項目44更に、該プログラム可能なロジックデバイスピーエルデーの該性能メザーが該基準を充たすかどうかを決定するためにフイードバック回路を使う過程を具備することを特徴とする項目35の該方法。項目45動作環境内で機能するよう構成されたプログラム可能なロジックデバイスピーエルデーを操作する方法に於いて、該方法が該プログラム可能なロジックデバイスピーエルデー内の第1回路の供給電圧レベルを第1レベルに設定する過程と該プログラム可能なロジックデバイスピーエルデーの該動作環境の少なくとも1つの特性により該第1回路の該供給電圧レベルを調整する過程と、を具備することを特徴とする該方法。項目46該第1回路の該供給電圧レベルを調整する過程が更に、もし該動作環境の該少なくとも1つの特性が該第1回路の性能が変えられるべきことを示すなら、該第1回路の該供給電圧レベルを第2レベルへ調整する過程を備えることを特徴とする項目45の該方法。項目47該第1回路の該供給電圧レベルを調整する過程が更に、もし該動作環境の該少なくとも1つの特性が該第1回路の性能が高められるべきことを示すなら、該第1回路の動作速度を増加する過程を備えることを特徴とする項目46の該方法。項目48該第1回路の該供給電圧レベルを調整する過程が更に、該第1回路の該動作速度を該第1回路の電力消費とトレードオフする過程を備えることを特徴とする項目47の該方法。項目49少なくとも1つのトランジスターのボデイバイアスレベルを調整する過程が更に、もし該動作環境の該少なくとも1つの特性が該第1回路の性能が低められるべきことを示すなら、該第1回路の動作速度を減じる過程を有することを特徴とする項目46の該方法。本発明の概念は、調整可能な供給電圧そして、従って、電力消費及び性能、減じられたノイズレベル、そしてノイズ分離を特徴とするピーエルデーエス用の装置及び付随する方法を考えている。該発明概念は従来のピーエルデーエスが受ける過剰なパワー密度レベルexessivepowerdensitylevelsを克服するのを助ける。更に、本発明のピーエルデーの望まれる部分、回路又はブロック又は全部の回路及びブロックの性能レベルを調整してもよい。もう1つの方法に進めば、個別回路ブロックから、ピーエルデー回路全体までに及ぶ全ての経路で、望む粗さのレベルで該ピーエルデー内の回路の供給電圧と付随電力消費をプログラムすることによりその性能を調整してもよい。特に、下記で詳細に説明する様に、本発明の概念は、可変インピーダンス回路を使うことにより、該ピーエルデー内の1つ以上の回路又は回路ブロックの供給電圧と電力消費の制御を考えている。加えて、該電力消費の調整と同時に、該ピーエルデー内にあるノイズレベルを減ずる傾向のあるフイルターを形成するために可変インピーダンス回路を使ってもよい。減じられたノイズレベルは該ピーエルデー内の敏感な回路を電気ノイズの有害な影響から守るのを助ける。更に、該敏感な回路を電気ノイズのソースから分離するのを助ける該ピーエルデー内の深いn-ウェル構造を使うことにより、該ピーエルデー内のノイズに敏感な回路を保護してもよい。本発明の概念は従来の実施例を上回る下記利点を提供する。第1に、それらは性能と電力消費をトレードオフすることtradingoff、又は性能-電力消費のトレードオフを最適化すること、を可能にする。第2に、望まれる様に、それらの性能を向上させるために、該ピーエルデーの臨界回路経路又は部分の供給電圧又は電力消費を、選択的に設定、プログラム又は調整してもよい。逆に、該ピーエルデーの非臨界回路経路又は部分内の供給電圧及び電力消費を、それらの望まれる性能とつり合ったcommensurateレベルに選択的に設定、プログラム又は調整してもよい。又熱的逸走thermalrunawayを防止する又はその確率を下げるために本発明の概念を使ってもよい。特に、従来のピーエルデーでは、比較的高速で動作している回路はより多く電力を消費する傾向があり、該ピーエルデーの温度上昇に帰着する。増大した電力消費は翻ってそれらの回路により多く電力を消費させる。この正のフイードバック機構はその電力密度を安全でない又は破壊的レベルへ高める。本発明のピーエルデーでは、種々のブロックの供給電圧と電力消費レベルを調整又は制御し、従って熱的逸走の可能性likelihoodを減じる。更に、本発明の概念は該ピーエルデー内のノイズレベルを下げることにより、よりよい性能を提供し、ノイズに敏感な回路をノイズの望ましくない影響から分離する、のを助ける。図1は本発明を図解する実施例によるピーエルデー103の総合的ブロック線図を示す。ピーエルデー103はコンフィギュレーション回路configurationcircuitry130、コンフィギュレーションメモリーconfiguratonmemory133,制御回路136,プログラム可能なロジック106,プログラム可能な相互接続programmableinterconnect109、そしてI/O回路112を有する。加えて、ピーエルデー103は、望みにより、テスト/デバッグtest/debug回路115,1つ以上のプロセサー118,1つ以上の通信回路121,1つ以上のメモリー124、1つ以上の制御器127を有する。図1がピーエルデー103の簡単化されたブロック線図を示すことを注意しておく。かくして、ピーエルデー103は、当業者が理解する様に、他のブロック及び回路を有してもよい。この様な回路の例はクロック発生及び分配回路、冗長回路redundancycircuits、等を含む。更に、ピーエルデー103は、望みにより、アナログ回路、他のデジタル回路、及び/又は混合モード回路mixed-modecircuitを有してもよい。プログラム可能なロジック106は、ルックアップテーブルlook-uptables{エルユーテーエスLUTs}、積項ロジックproduct-termlogic、マルチプレクサーmultiplexers、ロジックゲート、レジスター、メモリー等の様な、構成可能な又はプログラム可能なロジック回路のブロックを有する。プログラム可能な相互接続109はプログラム可能なロジック106に接続され、該プログラム可能なロジック106内の種々のブロックと、ピーエルデー103内の又は外の他の回路と、の間の構成可能な相互接続接続機構を提供する。制御回路136はピーエルデー103内の種々の動作を制御する。制御回路136の監視supervision下で、ピーエルデーコンフィギュレーション回路130はピーエルデー103の機能をプログラム又は構成するためにそれが記憶装置、ホスト、他の様な外部ソースから得るコンフィギュレーションデータを使う。該コンフィギュレーションデータは、本発明を説明され有利な当業者が理解する様に、プログラム可能なロジック106及び構成可能な相互接続109をプログラムすることにより、ピーエルデー103の機能を決定する。I/O回路112は、本発明を説明され有利な当業者が理解する様に、広い種類のI/Oデバイス又は回路を構成する。I/O回路112は、例えば、プログラム可能なロジック106及びプログラム可能な相互接続109の様な、ピーエルデー103の種々の部分に接続される。I/O回路112は外部回路又はデバイスと通信するためにピーエルデー103内の種々のブロック用の機構及び回路を提供する。テスト/デバッグ回路115はピーエルデー103内の種々のブロック及び回路のテステイング及びトラブルシューテイングtestingandtroubleshootingを容易化する。テスト/デバッグ回路115は、本発明を説明され有利な当業者に既知の、種々のブロック及び回路を有する。例えば、望みにより、ピーエルデー103が電力を与えられた又はリセットされた後、テストを行う回路を有してもよい。又テスト/デバッグ回路115は望みによりコーデイングcoding及びパリテイparity回路を有してもよい。上記で触れた様に、ピーエルデー103は1つ以上のプロセサー118を有してもよい。プロセサー118はピーエルデー103内の他のブロック及び回路と接続している。プロセサー118はピーエルデー103内又は外の回路からデータ及び情報を受信し、本発明を説明され有利な当業者が評価する様に、広い種類の方法で該情報を処理する。1つ以上のプロセサー複数を含む118はデジタルシグナルプロセサーdigitalsignalprocessor{デーエスピーDSP}を構成してもよい。デーエスピーエスは、望みにより、圧縮compression、分解decompression、オーデイオ処理audioprocessing、ビデオ処理videoprocessing、フイルタリング等の様な広い種類の信号処理タスクを行うことを可能にする。又ピーエルデー103は1つ以上の通信回路121を有してもよい。通信回路121は、本発明を説明され有利な当業者が理解する様に、ピーエルデー103内の種々の回路とピーエルデー103外の回路との間のデータ及び情報の交換を容易化する。例として、通信回路121は、望みにより、種々のプロトコル機能[例えば、トランスミッションコントロールプロトコル/インタネットプロトコルTransmissionControlProtocol/InternetProtocol{テーシーピー/アイピーTCP/IP}、ユーザーデータグラムプロトコルUserDatagramProtocol{ユーデーピーUDP}他]を提供してもよい。もう1つの例として、通信回路121は、望みにより、ネットワーク{例えば、イーサーネットEthernet、トークンリングtokenring、他}又はバスインターフエース回路を有してもよい。ピーエルデー103は更に1つ以上のメモリー124と、1つ以上の制御器複数を含む127を有してもよい。メモリー124はピーエルデー103内の種々のデータ及び情報ユーザーデータ、中間結果、計算結果、他の様なの記憶を可能にする。メモリー124は、望みにより、粒状の又はブロックの形式granularorblockformを有してもよい。制御器127は該ピーエルデーの外の回路とインターフエースを形成すること、そして該回路の動作と種々の機能を制御すること、を可能にする。例えば、制御器127は、望みにより、外部のシンクロナスダイナミックランダムアクセスメモリーsynchronousdynamicrandomaccessmemory{エスデーラムSDRAM}とインターフエースを形成し、それを制御するメモリー制御器memorycontrollerを構成する。図1が示す回路に加えて、ピーエルデー103は、時にはアナログ又は混合モード知的特性アイピーブロック{analogormixedmodeintellectualpropertyIPblocks}として知られる、アナログ又は混合モード回路139を有してもよい。例えば、ピーエルデー103は増幅器、D-A変換器、A-D変換器、フイルター等を有してもよい。それらの性質により、アナログ/混合モード回路はノイズへの感度を示す傾向がある。下記で詳細に説明する様に、本発明の概念はノイズに敏感な回路noise-sensitivecircuitryをノイズ発生回路noise-generatingcircuitryから分離isolateするのを助ける。更に本発明の概念はピーエルデー内にあるノイズレベルを下げる傾向がある技術を有する。図2は本発明の例示用実施例のピーエルデー103の平面図floor-planを示す。ピーエルデー103は2次元配列として配置されたプログラム可能なロジック106を有する。水平な相互接続及び垂直な相互接続として配置されたプログラム可能な相互接続109は、プログラム可能なロジックのブロック106を相互に接続する。望みにより、プログラム可能なロジックの各ブロック106、プログラム可能な相互接続の各セグメント109、又は両者の、供給電圧、そして引いてはパワー放散レベルを調整してもよい。更に、望みにより、プログラム可能なロジックの1つ以上のブロック106の1部分、プログラム可能な相互接続109の1部分、又は両者の、供給電圧及びパワー放散レベルを調整してもよい。図解用実施例では、本発明のピーエルデーエスは階層的アーキテクチャーhierarchicalarchitectureを有する。換言すれば、図2のプログラム可能なロジックの各ブロック106は、今度は、より小さい又はより粒状のmoregranularプログラム可能なロジック又は回路を有してもよい。望みにより、該ピーエルデーの該階層的アーキテクチャーの各レベルで供給電圧及び電力消費又は放散を調整してもよい。図3は本発明のピーエルデー内のプログラム可能なロジック106の例示用実施例のブロック線図を示す。プログラム可能なロジック106は、ロジック要素又はプログラム可能なロジック回路250,ローカルな相互接続253,インターフエース回路256及びインターフエース回路259を有する。ロジック要素250は、本発明を説明され有利な当業者が理解する様に、例えば、エルユーテーエス、レジスター、積項ロジック、他の様な、構成可能な又はプログラム可能なロジック機能を提供する。ローカルな相互接続253は、望みにより、相互に又はプログラム可能な相互接続109へ接続する時には、グローバル相互接続globalinterconnectと呼ばれるために、構成可能な又はプログラム可能な機構をロジック要素250に提供する。インターフエース回路256及びインターフエース回路259はプログラム可能な相互接続109へそして引いては図2に示す様に、他のプログラム可能なロジック106へ接続するために、回路のプログラム可能なロジック106のブロックに構成可能な又はプログラム可能な方法を提供する。インターフエース回路256及びインターフエース回路259は、本発明を説明され有利な当業者が理解する様に、マルチプレクサーmultiplexers{エムユーエックスエスMUXs}、レジスター、バッフアー、ドライバー等を含んでもよい。望みにより、ピーエルデー103内の回路の各部分又はブロックの供給電圧及び電力消費を調整してもよい図1-3参照。更に、望みにより、個別ベース又は集合ベースで、回路の各部分又はブロックの供給電圧及び電力消費を他から独立に調整してもよい。回路の各部分又はブロック内では、望みにより、各サブブロック、又はサブブロックのグループの供給電圧及び電力消費を調整してもよい。例えば、本発明の例示用実施例のピーエルデー内で、下記回路、すなわち、図1内のブロックの1つ以上例えば、プログラム可能なロジック106,プログラム可能な相互接続109、他、1つ以上のプログラム可能なロジックブロック106内の1つ以上のロジック要素250,1つ以上のプログラム可能なロジックブロック106内の1つ以上のインターフエース回路256及び/又は259,1つ以上のプログラム可能なロジック106内の1つ以上のローカルな相互接続、そして1つ以上のインターフエース回路256及び/又は259内の1つ以上のエムユーエックスエス、ドライバー、バッフアー、他、の全部又は1部分の供給電圧及び電力消費を調整してもよい。上記で触れた様に、何等かの望ましい粗さのレベルanydesiredlevelofgranulaityで該供給電圧及び電力消費の調整を行ってもよい。換言すれば、望みにより、そして適用可能度により、該調整をサブブロック、ブロック、領域又はピーエルデー全体、に適用可能にしてもよい。例えば、望みにより、該ピーエルデーの1つ以上のこの様な要素への供給電圧及び電力消費調整を該ピーエルデー内の1つ以上の他の要素から独立にさせてもよい。本発明を説明され有利な当業者が理解する様に、望みにより、ピーエルデーの或る部分の供給電圧及び電力消費を調整しても、該ピーエルデーの他の部分用には固定された又はデフオールトの供給電圧及び電力消費fixedordefaultsupplyvoltageandpowerconsumptionを提供してもよい。図4は本発明の例示用実施例のピーエルデー内で望まれる回路の供給電圧を、引いては、電力消費を調整するための回路配置を示す。特に、図4の回路配置は制御回路303、ピーエルデー回路306、そして可変インピーダンスデバイス309を有する被制御型ピーエルデー回路acontrolledPLDcircuit300を示す。該回路は下記の様に動作する。図4で見えるようには示されてない1つ以上の信号図13に関連して説明される、バイアス信号及びコンフィギュレーション信号の様なに応答して、回路303は、可変インピーダンスデバイス309がピーエルデー回路306に供給する供給電圧を調整するように、対応する制御信号又は、複数信号、可変インピーダンスデバイス309の性質に左右されるを適用する。その結果、制御回路303はピーエルデー回路306の電力消費及び、動作速度の様な、他の性能基準を調整することが出来る。可変インピーダンスデバイス309は供給電圧、VDDをピーエルデー回路306に接続する。可変インピーダンスデバイス309が比較的高いインピーダンスを有する時、ピーエルデー回路306は比較的小さな電流を導き、殆どゼロの供給電圧を有する。かくして、ピーエルデー回路306は事実上停止shutsdownするか、或いはオフ状態OFFstate又はスリープモードsleepmodeに入る。この状態では、ピーエルデー回路306は殆どゼロの電力を消費する。もう1つの極端な場合では、可変インピーダンスデバイス309が比較的低いインピーダンスを有すると、ピーエルデー回路306はその供給電圧として殆ど該電圧VDDから可変インピーダンスデバイス間の何等かの降下を引き算した値を受ける。この状態では、典型的にピーエルデー回路306はより高い電力消費と、しかしながら、より高い速度を有する。かくして、ゼロに近い及びVDDに近い供給電圧の2つの極端の間でピーエルデー回路306の有効供給電圧を変えることにより、電力消費と速度の様な、その種々の性能メザーperformancemeasureをトレードオフしてもよい。ピーエルデー回路306はピーエルデーのそれらの部分の各々のどんな望まれる領域、ブロック、回路、サブブロック又は集まりを構成してもよい。例えば、ピーエルデー回路306は、望みにより、プログラム可能な相互接続109,ロジック要素250,他の様な、図1-3に示す1つ以上の要素を構成してもよい。下記で詳細に説明するが、望みにより、制御回路303は、該ピーエルデーの1つ以上の他の部分の監視下で、又は外部ソース又は内部及び外部ソースの組み合わせの制御下で、動作してもよい。制御回路303は該可変インピーダンスデバイスのインピーダンスを変化させる。結果として、ピーエルデー回路306に供給される有効供給電圧は変化する。ピーエルデー回路306の該有効供給電圧は、動作速度、電力消費等の様なその特性に影響する。ピーエルデー回路306用の該供給電圧レベルを調整することにより、速度対電力消費の様な、その種々の特性をトレードオフしてもよい。可変インピーダンスデバイス309は、本発明を説明され有利な当業者が理解する様に、特定のピーエルデーの実施例、回路そしてプロセス技術等の様な要因に依って、望ましいタイプのデバイスを構成してもよい。1例として、可変インピーダンスデバイス309はトランジスターを構成してもよい。図5は本発明の例示用実施例のピーエルデー内の望ましい回路の供給電圧を調整するためのもう1つの回路配置を図解する。図5の回路配置は図4の回路と同様である。しかしながら、図5は、特定のタイプの可変インピーダンスデバイスとして、トランジスター320、特に、金属酸化物半導体電界効果トランジスターmetaloxidesemiconductorfieldeffecttransistor{モスフエットMOSFET}を使う。本発明を説明され有利な当業者が理解する様に、特定のピーエルデーの実施例、回路そしてプロセス技術等の様な要因に依り、トランジスター320はバイポーラー接合トランジスターbipolarjunctiontransistors{ビージェイテーエスBJTs}、バイポーラーヘテロ接合トランジスターbipolarhetero-junctiontransistor{ビーエイチテーBHT}等の様な種々のデバイスを構成してもよい。金属酸化物半導体metaloxidesemiconductor{モスNOS}又はコンプリメンタリーモスcomplementaryMOS{シーモスCMOS}技術を使い実施された1実施例では、トランジスター320は、望みにより、ネーチブトランジスターnativetransistorを構成してもよい。ネーチブトランジスターは負の、又は小さな、しきい値電圧、VTを有してもよく、かくして比較的小さなVDDが制御回路303の出力電圧内の小さな空き高headroomに帰着する状況下で、トランジスター303をバイアスする、又は駆動する、ことをより容易化する。上記で触れた様に、本発明のピーエルデーエスはノイズに敏感なアナログ又は混合モード回路noise-sensitiveanalogormixed-modecircuitryを含んでもよい。該ピーエルデー内の全体的ノイズ、又は該アナログ又は混合モード回路が受けるノイズレベル、を減じるのを助けるためにフイルタリング技術を使ってもよい。図6は本発明の例示用実施例のピーエルデー内のノイズレベルを減じる回路配置を描いている。図6の被制御型ピーエルデー回路ControlledPLDcircuit300は図4に示す回路と類似しており、同様の利点を提供する。かくして図6の回路は、上記で詳細に説明した様に、ピーエルデー回路306の供給電圧、そして引いては、性能を制御する能力を提供する。図6の回路では、ピーエルデー回路306はアナログ又は混合モード回路の様な、ノイズに比較的高い感度を有する回路circuitwithrelativelyhighsensitivitytonoiseを構成する。図4に示す要素に加えて、図6の回路配置はキャパシター323とキャパシター326とを有する。該回路内にある種々のインピーダンスと共に、それらのキャパシターの各々はフイルターを形成する。例えば、キャパシター326は、可変インピーダンスデバイス309とピーエルデー回路306の並列インピーダンスと共に、低域フイルターlow-passfilterを形成する。より高い周波数をフイルターすることにより、該低域フイルターはピーエルデー回路306が受ける全体的ノイズレベルを減じる傾向がある。本発明を説明され有利な当業者が理解する様に、フイルタリングの望ましいレベル、部品のサイズと値、等の様な要因により、キャパシター323及び326の1つを省略してもよいことを注意しておく。図7は本発明の例示用実施例のピーエルデーのノイズレベルを減じるためのもう1つの回路配置を示す。図7の回路配置は図6の回路のより特定的な実施例を構成する。特に、図6の一般的可変インピーダンスデバイス309よりは寧ろ、図7の回路配置はトランジスター320を使う。一般的にトランジスター320は望みにより図5に関連して上記で説明したデバイスの何れかを構成してもよい。上記で説明したが、本発明を説明され有利な当業者が理解する様に、フイルタリングの望ましいレベル、部品のサイズと値、等の様な要因により、キャパシター323及び326の1つを省略してもよいことを注意しておく。上記で説明した被制御型ピーエルデー回路300を使って、ピーエルデーエスの種々の部分の供給電圧及び電力消費、そしてかくして性能を調整してもよい。図8は本発明の例示用実施例のピーエルデー103の種々の部分の性能を調整するために柔軟な機構flexiblemechanismを提供するための配置を示す。ピーエルデー103は1つ以上のピーエルデー回路領域PLDcircuitregions又はアイランドislands400A-400Cを有する。各ピーエルデー回路領域400A-400Cは、上記で説明した様に、1つ以上の被制御型ピーエルデー回路300を有する。ピーエルデー回路領域400A-400Cの各々はVDD1-VDDNとラベル付けされた1つ以上の電力供給電圧を受ける。例として、ピーエルデー回路領域400AはVDD1を受けるが、回路領域400BはVDD1-VDD3を、そして回路領域400CはVDDNを受ける。被制御型ピーエルデー回路300の各々は、上記で詳細に説明した様に、そのそれぞれのピーエルデー回路306に提供される供給電圧を調整することが出来る例えば、図4を参照。ピーエルデー回路領域400A-400Cの各々へ電力供給電圧の望まれるセットを割り当てることにより、該回路領域内の回路の供給電圧及び電力消費を調整してもよい。更に、与えられた回路領域400A-400C内に望ましいセットの被制御型ピーエルデー回路300を有することにより、各回路領域400A-400C内の供給電圧調整のタイプを1つ以上の好適な被制御型ピーエルデー回路300にマッチさせてもよい。かくして、図8の配置は、改良された性能調整能力とより良い全体性能例えば、速度-電力消費のトレードオフを有する効率的実施例を提供するために、種々のピーエルデー資源variousPLDresourcesをユーザーの設計及びシステムの適当な部分の実現に割り当てる柔軟な機構を提供する。外部電力供給電圧例えば、図8のVDD1-VDDNを受けるのに加えて、又は、それよりも寧ろ、ピーエルデー103は、望みにより、内部的internallyに電力供給電圧を発生してもよいことを注意しておく。図9A-9Cは本発明の例示用実施例のピーエルデーエス内で電力供給電圧を分配し、発生するための回路配置を示す。図9Aで、ピーエルデー103は単に、それが受ける外部電力供給電圧、例えば、VDD1-VDDNを使う。このシナリオでは、ピーエルデー103は、図8の配置の様に、電力分配及び供給電圧調整スキームpowerdistributionandsupplyvoltageadjustmentschemeを使う。図9Bでは、ピーエルデー103は電力供給電圧VDD1-VDDNを受ける。ピーエルデー103は1つ以上の該電力供給電圧を、1つ以上の内部電力供給電圧を発生するために、調整regulateする。ピーエルデー103は次いで該外部の及び該内部的に発生された電力供給電圧を、例えば図8に示す様に、電力分配及び供給電圧調整スキームで使ってもよい。示された特定の例では、ピーエルデー103は、外部電力供給電圧VDD2から内部電力供給電圧VDD2’を発生するために電圧調整器voltageregulator450を使う。図9Cでは、ピーエルデー103は電力供給電圧VDD1-VDDNを受ける。ピーエルデー103は1つ以上の内部電力供給電圧を発生するために1つ以上のチャージポンプchargepumps453を使う。ピーエルデー103は次いで該外部の及び該内部的に発生された電力供給電圧を、例えば図8に示す様に、電力分配及び供給電圧調整スキームで使ってもよい。特に示された例では、ピーエルデー103は外部電力供給電圧VDD1から内部電力供給電圧VDD1’を発生するためにチャージポンプ453を使う。内部電力供給電圧VDD1’はVDD1より高い電圧レベルを有する。上記で触れた様に、本発明の概念はピーエルデーを用いてノイズに敏感な回路をノイズ発生回路から分離する技術を有する。特に、CMOS技術を使って作られたピーエルデーエスでは、種々のピーエルデー回路が多数の深いn-ウェルn-wells内に定在するのが典型的である。戦略的にノイズに敏感な回路を分離されたn-ウェル内に置くことにより、該ノイズに敏感な回路をノイズソースから遮蔽shield又は分離isolateしてもよい。かくして、各々がそれ自身の供給電圧、電力消費、ノイズ発生、そしてノイズ分離特性を有するアイランドを該ピーエルデー内に提供してもよい。該アイランドはユーザーの設計又はシステムの柔軟な実施を提供するための機構を本発明のピーエルデー内で提供する。図10は本発明の図解用実施例のピーエルデー内でノイズに敏感な回路を分離するためにn-ウェルを使う例を示す。該ピーエルデーは基盤500内に定在する。基盤500は深いn-ウェル503,506,そして509を有する。深いn-ウェル503,506,そして509の各々は図1-3に示す回路の様な、種々のピーエルデー回路を有してもよい。注意した様に、干渉interference及びノイズを減じるために、深いn-ウェル503,506,そして509内に種々の回路を置いてもよい。例えば、穏当な量のノイズmoderateamountsofnoiseを発生する回路506Bとラベル付けされたのみならず比較的高いレベルのノイズを作る回路506Cとラベル付けされたを含むピーエルデー内に比較的高いノイズ感度を有する回路506Aとラベル付けされたを置いてもよい。図10の例が図解する様に、回路506A、506B、そして506Cをそれぞれ深いn-ウェル503,506,そして509内に置いてもよい。ノイズと干渉は、ノイズに敏感な回路506Aを、回路506Cが発生する比較的高いレベルのノイズから最も遠いが、回路506Bが作る穏当なレベルのノイズにより近く置くことにより減少する傾向がある。深いn-ウェルはピーエルデー製造技術での図解用構造illustrativeconstructを表していることに注意されたい。本発明を説明され有利な当業者が理解する様に、多数の要因に依り、現在及び将来の製造技術で他の構造とデバイスを使用してもよい。該要因は該技術のタイプと特性、利用出来る該デバイスと構造、望まれる設計と性能仕様desireddesignandperformancespecifications、コスト、複雑さcomplexity、面積効率areaefficiency、等を含む。例として、ピーエルデー内のノイズ分離と制御を提供するためにシリコンオンインシュレーターsilicon-on-insulator{エスオーアイSOI}技術を使ってもよい。特に、そして、本発明を説明され有利な当業者が理解する様に、エスオーアイ回路は、その絶縁層insulatorlayer典型的な、2酸化珪素のためトランジスター間の分離を提供する傾向がある。かくしてエスオーアイ回路はノイズに敏感な回路を該ピーエルデーのノイズ発生回路から分離するための機構を提供する。上記で注意した様に、ユーザーは本発明のピーエルデーの種々の部分の、供給電圧及び電力消費とノイズ曝露noiseexposureすなわち性能を調整してもよい。ユーザーは、設計をピーエルデー上に写像するために使われるソフトウエアを使うことによりそれを行ってもよい。図11は、本発明の図解様実施例のピーエルデーコンピュータ支援設計PLDcomputor-aideddesign{キャドCAD}ソフトウエアが使う種々のソフトウエアモジュールを描いている。該モジュールは設計エントリーモジュールdesign-entrymodule550,合成モジュールsynthesismodule553,配置とルートモジュールplace-to-routemodule556,そして検証モジュールverificationmodule559とを含む。設計エントリーモジュール550は多数の設計フアイルの集積化integrationを可能にする。ユーザーは、望みにより、設計エントリーモジュール550を使うことによるか、又は種々の電子的設計自動化electronicdesignautomation{イーデーエイEDA}又はキャドツールCADtools{産業標準のイーデーエイツールindustry-standardEDAtoolsの様な}を使うことにより、設計フアイルdesignfilesを発生してもよい。ユーザーは、望みにより、グラフイックフオーマットgraphicformatで、波形ベースのフオーマットwaveform-basedformatで、略図フオーマットschematicformatで、テキスト又は2進フオーマットでinatextorbinaryformat、又はそれらのフオーマットの組み合わせとして、該設計に入る。合成モジュール553は該設計エントリーモジュール550の出力を受け入れる。該ユーザーが提供した設計に基づき、合成モジュール553は該ユーザーが提供した設計を実現する適当なロジック回路を発生する。1つ以上のピーエルデー見えるよう示されてないが該合成された全体的設計又はシステムを実現する。又合成モジュール553は該ユーザーの設計の中の種々のモジュールの集積化と、適当な動作及びインターフエーシングinterfacingと、を可能にする何等かの糊付けロジックgluelogicを発生する。例えば、合成モジュール553は、1つのブロックの出力がもう1つのブロックの入力と適当にインターフエースするよう適当なハードウエアを提供する。合成モジュール553は、全体の設計又はシステム内でモジュールの各々の仕様を充たすように適当なハードウエアを提供する。更に、合成モジュール553は該合成された設計を最適化するためのアルゴリズムとルーチンrutinesとを有する。最適化を通して、合成モジュール553は該全体の設計又はシステムを実現する1つ以上のピーエルデーの資源を更に効率よく使うことを探求する。或る実施例では、合成モジュール553は該合成される設計又はシステム内の臨界経路criticalpathを識別する。合成モジュール553はその出力を配置とルートモジュール556へ提供する。配置とルートモジュール556は最適なロジック写像logicmappingと配置を行うために設計者のタイミング仕様を使う。該ロジック写像と配置は該ピーエルデー複数を含む内のルーテイング資源routingresourcesの使用を決める。換言すれば、該設計の或る部分用の該ピーエルデーでの特定のプログラム可能な相互接続の使用により、配置とルートモジュール556は全体的設計又はシステムの性能の最適化を助ける。ピーエルデーのルーテイングの資源の適当な使用により、配置とルートモジュール556は該全体的設計又はシステムの臨界タイミング経路criticaltimingpathを充たすのを助ける。配置とルートモジュール556は、本発明を説明され有利な当業者に既知の仕方で、より速いタイミングクローザーtimingclosureを提供するのを助けるよう該臨界タイミング経路を最適化する。結果として、全体的設計又はシステムはより速い性能を達成出来る{すなわち、より高いクロック速度で動作するか又はより高いスループットthroughputを有する}。更に、配置とルートモジュール556は、該設計又はシステムを実現する該ピーエルデー複数を含むの1部分又は全部の、供給電圧及び電力消費とノイズ性能又は曝露を調整する。配置とルートモジュール556はそれを、自動的に、ユーザー指定の基準により、又は該2つの組み合わせにより、行ってもよい。配置とルートモジュール556は該ユーザー指定の基準例えば、パワー放散、ノイズ曝露又は性能、速度、及び/又は電流駆動能力、の様な性能仕様を使ってもよい。加えて、又は代わりに、配置とルートモジュール556は、望みにより、該設計又はシステムの部分又は全部のノイズ発生と曝露、そして電力消費を減じるよう、該供給電圧複数を含む、物理的配置を調整するために該設計又はシステム内の臨界経路についての情報を使ってもよい。例えば、配置とルートモジュール556はより高い性能を達成するよう該設計又はシステムの臨界部分criticalpartsの供給電圧及び電力消費を調整してもよい。配置とルートモジュール556は、望みにより、電力と性能をトレードオフさせるようパワー放散基準例えば、最大パワー密度を考慮する。配置とルートモジュール556は最適化された設計を検証モジュール559へ提供する。検証モジュール559はその設計のシミュレーションと検証を行う。該シミュレーションと検証は部分的には該設計がユーザーの規定した仕様に適合することを検証しようと努める。又、該シミュレーションと検証は該設計のプロトタイプを作る前に何等かの設計問題を検出し、修正することを狙っている。かくして、検証モジュール559は該全体的設計又はシステムの全体コスト及び市販までの時間time-to-marketを減じるようユーザーを助ける。検証モジュール559は、望みにより、種々の検証及びシミュレーションのオプションをサポートし、実行してもよい。該オプションは、望みにより、設計規則のチェックdesign-rulechecking、機能検証functionalverification、テストベンチ作成test-benchgeneration、静的タイミング解析statictiminganalysis、タイミングシミュレーション、ハードウエア/ソフトウエアシミュレーション、システム内検証in-systemverification、基板レベルのタイミング解析board-leveltiminganalysis、信号完全性解析signalintegrityanalysisと電磁的適合性electro-magneticcompatibility{イーエムシーEMC}、フオーマルネットリスト検証formalnetlistverification、ノイズ発生及び曝露、そして電力消費見積を含んでもよい。望みにより、そして本発明を説明され有利な当業者が理解する様に、他の又は追加の検証技術を行ってもよいことを注意しておく。図12は本発明の例示様実施例のピーエルデーキャドPLDCADソフトウエア用のフロー線図を図解する。図12に示すピーエルデーキャドは、該ピーエルデーの各領域についての供給電圧及び電力消費の選択を、タイミング駆動された配置とルートのキャドシステムtiming-drivenplace-to-routeCADsystem内へ組み込む。望みにより、本発明を説明され有利な当業者の知識の範囲内にある修正を行うことにより、ノイズ発生、ノイズ曝露、及び/又はノイズ分離用の基準を図12のピーエルデーキャド内へ含めてもよい。該過程をスタートして、603で、該ピーエルデーキャドは初期供給電圧レベルを設定する見積電力消費レベルに対応して。606で、該ソフトウエアは初期配置initialplacementを発生する。次いでそれは、609で、供給電圧設定の様な、種々の設定を反映する遅延見積を使って、その回路のタイミングを解析する。612で、該ソフトウエアはそれがタイミング及び電力目標の様な、ユーザーの種々の基準を充たしたかどうかを決定する。もしそうなら、615で、それは該配置及び供給電圧選択値placementandsupplyvoltageselectionsを記録する。もしそうでないなら、618で、該ソフトウエアはそれが繰り返しのリミットに到達したかどうかを決定するためチェックする。もしそうなら、それは615に進み、現在の配置及び供給電圧選択値を記録する。もし該ソフトウエアが該繰り返しのリミットに到達してなかったなら、それは該繰り返しのカウントiterationcount見えるように示されてないをインクレメントincrementsし、621で、該ピーエルデーの少なくとも或る領域、回路、ブロック又は部分の設定を変える。624で、それは該変えられた設定を反映する遅延見積を使って回路のタイミングを解析する。356で、それは回路の配置を改良し、それがユーザーのタイミング及び電力の目標を充たすかどうかを決定するため612へジャンプする。一旦該ピーエルデーキャドが設計を実施すると、該キャドソフトウエアは、該ピーエルデーの種々の部分の供給電圧を設定する該ピーエルデーをプログラムするためのデータを自動的に提供すべきである。図13は該ピーエルデーの望まれる部分の供給電圧レベルを調整、プログラム、又は設定するための、本発明の例示用実施例のピーエルデー内の回路のブロック線図を示す。該回路はバイアス回路703,複数のコンフィギュレーションメモリー{コンフィギュレーションランダムアクセスメモリー、すなわちシーラムCRAM、又は他のメモリーの実施品}セル709,そして被制御型ピーエルデー回路300を含む。バイアス回路703は1つ以上の信号706を発生し、それらの信号複数を含むを被制御型ピーエルデー回路300へより特定的には、例えば、図4に示す様に、制御回路303へ提供する。換言すれば、バイアス回路703は1つ以上のグローバルバイアス信号globalbiassignalsを被制御型ピーエルデー回路300へ提供する。更に、シーラムセル709の各々は被制御型ピーエルデー回路300のそれぞれの1つに備えられているより特定的には、制御回路303に。シーラムセル709からの信号は、上記で説明されたピーエルデーキャドプログラムにより提供される様な、該ピーエルデー内の種々の回路用のコンフィギュレーションデータを表す。シーラムセル709からのコンフィギュレーションデータに応答して、被制御型ピーエルデー回路300の各々内の該制御回路見えるように示されてないは信号複数を含む706の関数として該可変インピーダンスデバイス見えるように示されてないのインピーダンスを制御する1つ以上の信号を発生する。他の変型品では、シーラムセル709の各々は、望みにより、1つより多い被制御型ピーエルデー回路にコンフィギュレーションデータを提供してもよい。逆に、被制御型ピーエルデー回路300内の制御回路を、望みにより、1つより多いシーラムセル709からのコンフィギュレーションデータにそれを応じさせるよう、変型してもよい。該ピーエルデーの外のソースに応答して供給電圧レベルを調整するか、プログラムするか又は設定してもよいことを注意しておく。例えば、その性能を調整又は修正するために供給電圧レベルをピーエルデーに通信してもよい。図14は外部ソース753に応答してピーエルデー103内の供給電圧レベルを調整するための本発明の例示用実施例の回路配置を示す。該回路配置は外部ソース753,通信/インターフエース回路762,そしてバイアス回路703を有する図13参照。通信/インターフエース回路762は通信し情報交換する機構を外部ソース753及びバイアス回路703に提供する。外部ソース753はピーエルデー103内の通信/インターフエース回路762に1つ以上の制御信号複数を含む756を提供する。通信/インターフエース回路762は外部ソース753から受信した情報をバイアス回路703に提供する。応答して、バイアス回路703は制御信号複数を含む756に対応するレベルを有する1つ以上の信号706を発生する。通信/インターフエース回路762は、バイアス回路703又は一般的にピーエルデー103からからの、ステイタス信号の様な、情報を外部ソース753へ提供してもよい。外部ソース753は、本発明を説明され有利な当業者が理解する様に、種々のデバイス、構造、又は配置を構成してもよい。例えば、外部ソース753は、望みにより、コンピュータネットワーク例えば、インターネット、電話線通信リンク、無線通信リンク、バス、他を構成してもよい。望みにより、変化する条件例えば、性能仕様の変化を斟酌するか、又はそれに応答して、動的な又は時間変化するベースで、ピーエルデーエス内の供給電圧レベルを調整、プログラム又は設定してもよいことを注意しておく。1例として、図14を参照すると、外部ソース753は、それがピーエルデー103に提供する制御信号複数を含む756を更新又は修正してもよい。バイアス回路703は従って該更新された又は修正された信号複数を含む756に応答する。もう1つの例として、ピーエルデー103自身内の変化、例えば、ピーエルデー103の1つ以上の回路又は範囲の中の、温度、ノイズ、電力消費、等の変化、に応答して供給レベルを変更又は調整してもよい。図15は本発明の例示用実施例のピーエルデー内の供給電圧レベル複数を含むを修正するための回路配置を示す。該回路配置は、1つ以上のセンサー複数を含む803、1つ以上の基準ソースreferencesource複数を含む806、引き算器subtracter818、そしてバイアス回路703を有する。センサー複数を含む803はピーエルデー103内の1つ以上の範囲、回路、又はブロックの望まれるパラメーター例えば、温度、ノイズ、他を検出し、信号複数を含む809を引き算器818へ提供する。基準ソース複数を含む806は基準信号複数を含む812を引き算器818に提供する。基準信号複数を含む812は該検出されたパラメーターの種々のレベルに対応する値を有してもよい。引き算器818は信号複数を含む809から基準信号複数を含む812を引き算し、差信号複数を含む815をバイアス回路703へ提供する。差信号複数を含む815は、ピーエルデー103の1つ以上の部分の、現実の検出された値複数を含むと望まれる値複数を含むの間の差を構成する。差信号複数を含む815に応答して、バイアス回路703は信号複数を含む706を発生する又図13参照。バイアス回路703は、ピーエルデー103の性能の種々の側面に究極的に影響する信号複数を含む706を発生するために差信号複数を含む815を用いてもよい。例えば、もし差信号複数を含む815がしきい値又は最大値より低い検出値例えば、速度を示すならば、バイアス回路703はピーエルデー103の望まれる部分の動作速度を増すために、供給電圧レベル複数を含むを増す信号複数を含むを発生してもよい。対照的に、もし差信号複数を含むが安全な又は最小レベルより高い検出レベルを示すならば、バイアス回路703は供給電圧レベル複数を含むを減少した最終速度を有してではあるが安全な又は望まれるレベルまで減じる信号複数を含むを発生してもよい。より一般的に、特定の性能基準に向かうよう供給電圧レベル複数を含むを発生するフイードバックを実施してもよい。もう1つの方法に進むなら、ピーエルデーの現実の性能メザーperformancemeasuresを、望まれる又は指定されたメザーmeasures又は基準と比較し、応じて供給電圧レベルを調整、プログラム、又は設定してもよい。望みによりそして本発明を説明され有利な当業者が理解する様に、当該技術で他の名前で知られる種々のプログラム可能なロジック回路又はアイシーエスICsに本発明の概念を有効に適用してもよいことを注意しておく。この様な回路はコンプレックスプログラマブルロジックデバイスcomplexprogrammablelogicdevice{シーピーエルデーCPLD}、プログラマブルゲートアレイprogrammablegatearray{ピージーエイPGA}、そしてフイールドプログラマブルゲートアレイfieldprogrammablegatearray{エフピージーエイFPGA}として知られるデバイスを含む。図を参照すると、当業者は示された種々のブロックが主として概念的機能と信号流れを描いていることに気付くであろう。現実の回路実施例は種々の機能ブロック用の分離して識別可能なハードウエアを含んでも、含まなくてもよく、示された特定回路を使っても使わなくてもよい。例えば、望みにより、種々のブロックの機能を1つの回路ブロックに組み合わせてもよい。更に、望みにより、幾つかの回路ブロックで1つのブロックの機能を実現してもよい。本発明を説明され有利な当業者が理解する様に、回路実施例の選択は、与えられた実施例用の特定の設計及び性能仕様の様な、種々の要因に依る。ここに説明されたそれらに加えて、本発明の他の変型と代わりの実施例が、本発明を説明され有利な当業者に明らかであろう。従って、この説明は当業者に本発明を実行する仕方を開示しており、単なる図解と解釈されるべきである。示され、説明された本発明の形は現在の好ましい又は図解用の実施例と取られるべきである。当業者はこの文書で説明された本発明の範囲から離れることなく形状、寸法そして部品配置で種々の変更を行ってもよい。例えば、当業者はここで図解され、説明された要素を等価な要素と置き換えてもよい。更に、本発明のこの説明の利点を有する当業者は、本発明の範囲から離れることなく、他の特徴の利用から独立して本発明の或る特徴を使用してもよい。付属する図面は本発明の例示用実施例のみを図解しており、従ってその範囲を限定すると考えられるべきでない。本発明を説明され有利な当業者は該開示された本発明の概念が彼等自身を他の同等に有効な実施例へ導くことを評価するであろう。図面では、2つ以上の図面で使われる同じ数字の指定部designatorsは同じ、同様な、又は等価な機能、部品、又はブロックを指す。"