"シリコン基板と、前記シリコン基板の表面に形成された炭化シリコン膜と、前記炭化シリコン膜の表面に形成された、開口部を有するマスク材と、前記開口部において露出した前記炭化シリコン膜を基点としてエピタキシャル成長された、前記炭化シリコン膜及び前記マスク材を覆う単結晶炭化シリコン膜と、前記単結晶炭化シリコン膜の表面に形成された半導体素子と、を含み、前記マスク材の上には、前記単結晶炭化シリコン膜が会合して形成された会合部が存在しており、前記半導体素子はボディコンタクト領域を有しており、前記ボディコンタクト領域は、前記シリコン基板の表面と直交する方向から見て前記会合部と重なる位置に配置されていることを特徴とする半導体装置。前記半導体素子は、前記ボディコンタクト領域と隣接して形成されたソース電極と、前記ソース電極の前記ボディコンタクト領域とは反対側に形成されたドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成されたゲート電極と、を含み、前記ソース電極、前記ドレイン電極及び前記ゲート電極は、前記シリコン基板の表面と直交する方向から見て前記会合部とは重ならない位置に配置されていることを特徴とする請求項1に記載の半導体装置。前記マスク材は、前記シリコン基板の表面と直交する方向から見てライン状に形成されており、前記会合部は、前記マスク材の延在方向に沿って形成されており、前記ボディコンタクト領域は、前記シリコン基板の表面と直交する方向から見て前記会合部と重なるようにライン状に形成されており、前記ソース電極、前記ドレイン電極及び前記ゲート電極は、それぞれ前記ボディコンタクト領域に沿ってライン状に形成されていることを特徴とする請求項1または2に記載の半導体装置。前記単結晶炭化シリコン膜は立方晶炭化シリコン膜であることを特徴とする請求項1ないし3のいずれか一項に記載の半導体装置。請求項1ないし4のいずれか一項に記載の半導体装置を備えたことを特徴とする電気光学装置。請求項1ないし4のいずれか一項に記載の半導体装置を備えたことを特徴とする電力変換装置。請求項5に記載の電気光学装置を備えたことを特徴とする電子機器。しかしながら、マスク層の直上には単結晶炭化シリコン膜が会合して形成された会合部に欠陥会合欠陥が存在する。そのため、単結晶炭化シリコン膜の表面に半導体素子を形成する場合、半導体素子のソース領域近傍やドレイン領域近傍に形成される空乏層が会合欠陥を横切ることがある。その結果、リーク電流が増加し、素子特性が損なわれてしまうという問題がある。本発明の一態様は、素子特性の低下を抑制することが可能な半導体装置、電気光学装置及び電子機器を提供するものである。本発明の一態様における半導体装置は、シリコン基板と、前記シリコン基板の表面に形成された炭化シリコン膜と、前記炭化シリコン膜の表面に形成された、開口部を有するマスク材と、前記開口部において露出した前記炭化シリコン膜を基点としてエピタキシャル成長された、前記炭化シリコン膜及び前記マスク材を覆う単結晶炭化シリコン膜と、前記単結晶炭化シリコン膜の表面に形成された半導体素子と、を含み、前記マスク材の上には、前記単結晶炭化シリコン膜が会合して形成された会合部が存在しており、前記半導体素子はボディコンタクト領域を有しており、前記ボディコンタクト領域は、前記シリコン基板の表面と直交する方向から見て前記会合部と重なる位置に配置されていることを特徴とする。ボディコンタクト領域とは、当該ボディコンタクト領域の下方に形成されるボディ領域の電位を固定するための不純物領域である。ボディコンタクト領域は、素子特性に殆ど影響を及ぼさない領域である。この構成によれば、半導体素子のボディコンタクト領域が平面視で会合部と重なる位置に配置されているので、半導体素子のソース領域やドレイン領域は平面視で会合部とは重ならない位置に配置される。すなわち、ソース領域やドレイン領域などの素子特性に大きく影響を及ぼす領域が会合部と重ならない位置に配置されることとなる。これにより、ソース領域近傍やドレイン領域近傍に形成される空乏層についても平面視で会合部とは重ならない位置に配置される。そのため、空乏層が会合部を横切ることが回避される。このため、リーク電流の発生が抑制される。よって、素子特性の低下を抑制することが可能となる。また、本発明の半導体装置において、前記半導体素子は、前記ボディコンタクト領域と隣接して形成されたソース電極と、前記ソース電極の前記ボディコンタクト領域とは反対側に形成されたドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成されたゲート電極と、を含み、前記ソース電極、前記ドレイン電極及び前記ゲート電極は、前記シリコン基板の表面と直交する方向から見て前記会合部とは重ならない位置に配置されていてもよい。この構成によれば、半導体素子のソース電極、ドレイン電極及びゲート電極が平面視で会合部とは重ならない位置に配置されているので、ソース電極、ドレイン電極及びゲート電極と平面視で重なる領域に形成される空乏層についても平面視で会合部とは重ならない位置に配置されることとなる。そのため、空乏層が会合部を横切ることが広範囲で回避される。よって、リーク電流を広範囲で抑制することが可能となる。また、本発明の半導体装置において、前記マスク材は、前記シリコン基板の表面と直交する方向から見てライン状に形成されており、前記会合部は、前記マスク材の延在方向に沿って形成されており、前記ボディコンタクト領域は、前記シリコン基板の表面と直交する方向から見て前記会合部と重なるようにライン状に形成されており、前記ソース電極、前記ドレイン電極及び前記ゲート電極は、それぞれ前記ボディコンタクト領域に沿ってライン状に形成されていてもよい。この構成によれば、半導体素子のボディコンタクト領域、ソース電極、ドレイン電極及びゲート電極が平面視でそれぞれ平行にライン状に形成されているので、高密度な素子構造を実現することができる。これにより、複数の半導体素子が並列に配置された構成を採用することができる。この場合、各ゲート電極の活性領域の上部分の長さ以下、フィンガー長というの合計がチャネル幅となる。よって、単位面積当たりに複数のゲート電極が並列に配置されることにより、単位面積当たりのチャネル幅を大きくすることができる。よって、素子特性の低下を抑制するとともに、小さい素子面積で多くの電流を流すことが可能な半導体装置を実現することができる。また、本発明の半導体装置において、前記単結晶炭化シリコン膜は立方晶炭化シリコン膜であることが望ましい。この構成によれば、立方晶炭化シリコン膜の表面に半導体素子が形成された構成において、素子特性の低下を抑制することが可能な半導体装置を実現することができる。本発明の電気光学装置は、本発明の半導体装置を備えたことを特徴とする。この構成によれば、リーク電流が抑制された信頼性に優れた電気光学装置を提供することができる。本発明の電力変換装置は、本発明の半導体装置を備えたことを特徴とする。この構成によれば、リーク電流が抑制された信頼性に優れた電力変換装置を提供することができる。本発明の電子機器は、本発明の電気光学装置を備えたことを特徴とする。この構成によれば、素子特性の低下が抑制された信頼性に優れた電子機器を提供することができる。以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造における縮尺や数等が異なっている。図1は、本発明の一実施形態の半導体装置を示す断面図である。なお、本実施形態においては、半導体装置1としてNチャネル型MOSFETMetalOxideSemiconductorFieldEffectTransistorの構成を例に挙げて説明する。図1に示すように、半導体装置1は、単結晶炭化シリコン膜付き基板10と、当該単結晶炭化シリコン膜付き基板10上に形成された半導体素子20と、を備えている。単結晶炭化シリコン膜付き基板10は、シリコン基板11と、シリコン基板11の表面に形成された炭化シリコン膜12と、炭化シリコン膜12の表面に形成された、開口部13hを有するマスク材13と、開口部13hから露出した炭化シリコン膜12を基点としてエピタキシャル成長された、炭化シリコン膜12及びマスク材13を覆う単結晶炭化シリコン膜14と、を備えている。シリコン基板11は、例えば、CZ法チョクラルスキー法により引上げられたシリコン単結晶インゴットをスライス、研磨して形成された基板である。このシリコン基板11の表面はミラー指数100で表される結晶面を成している。なお、結晶面の結晶軸が数度傾いたオフセット基板を用いてもよい。なお、本実施形態では、シリコン基板11としてシリコン単結晶基板を用いるがこれに限らない。例えば、石英、サファイア、ステンレスからなる基板上に単結晶シリコン膜を形成したものでもよい。本願明細書において、シリコン単結晶基板、また例えば、石英、サファイア、ステンレスからなる基板上に単結晶シリコン膜を形成したものをシリコン基板という。このような単結晶シリコンの格子定数は0.543nmである。炭化シリコン膜12は、シリコン基板11の表面に形成されている。炭化シリコン膜12は、炭化珪素3C-SiCの単結晶層または多結晶層である。炭化シリコン膜12は、シリコン基板11の表面を炭化処理することにより、単結晶炭化シリコン膜14を形成する際のシリコン基板11表面からのシリコンの昇華を抑制するとともに、シリコン基板11と単結晶炭化シリコン膜14との格子不整合を緩和し、単結晶炭化シリコン膜14に転移欠陥が生じるのを抑制する機能を有するものである。炭化シリコン膜12の厚みは、少なくとも1原子層分の厚みで形成されていればよく、例えば2nm以上30nm以下の厚みとされている。マスク材13は、炭化シリコン膜12の表面に形成されている。マスク材13には、炭化シリコン膜12の表面を露出する複数の開口部13hが形成されている。マスク材13は、例えば酸化シリコンSiO2を含んで構成されている。なお、マスク材13は、窒化シリコンや酸化アルミニウムを含んで構成されていてもよい。単結晶炭化シリコン膜14は、開口部13hから露出した炭化シリコン膜12及びマスク材13を覆って形成されている。単結晶炭化シリコン膜14は、立方晶炭化珪素3C‐SiCがエピタキシャル成長して形成された半導体膜である。3C‐SiCは、バンドギャップ値が2.2eV以上と広く、熱伝導率や絶縁破壊電界が高いため、パワーデバイス用のワイドバンドギャップ半導体として好適である。このような3C-SiCからなる単結晶炭化シリコン膜14の格子定数は0.436nmである。半導体素子20は、ボディコンタクト領域21と、当該ボディコンタクト領域21と隣接して形成されたソース電極22と、当該ソース電極22のボディコンタクト領域21とは反対側に形成されたドレイン電極23と、ソース電極22とドレイン電極23との間に形成されたゲート電極24と、単結晶炭化シリコン膜14とゲート電極24との間に形成されたゲート絶縁膜25と、を備えている。単結晶炭化シリコン膜14において、ボディコンタクト領域21の下方には、ボディ領域21aが形成されている。単結晶炭化シリコン膜14には、例えばP型不純物が導入されている。ボディ領域21aには、例えばP型不純物が導入されている。ここで、ボディコンタクト領域21とは、ボディ領域21aの電位を固定するための不純物領域である。ボディコンタクト領域21は、素子特性に殆ど影響を及ぼさない領域である。ボディコンタクト領域21には、ボディ領域21aと同一導電型の不純物例えばP型不純物が導入されている。単結晶炭化シリコン膜14において、ソース電極22の下方には、ソース領域22aが形成されている。ソース領域22aには、例えばN型不純物が導入されている。単結晶炭化シリコン膜14において、ドレイン電極23の下方には、高濃度ドレイン領域23a及び低濃度ドレイン領域23bが形成されている。高濃度ドレイン領域23a及び低濃度ドレイン領域23bには例えばN型不純物が導入されている。低濃度ドレイン領域23bは、高濃度ドレイン領域23aに比べて不純物濃度が低く形成された領域である。このように、半導体装置1は、いわゆるLDD構造を有するものとなっている。本実施形態において、半導体素子20は、P型のボディコンタクト領域21と、P型のボディ領域21aと、N型のソース領域22aと、N型の高濃度ドレイン領域23aと、N-型の低濃度ドレイン領域23bと、を備えている。ゲート絶縁膜25は、平面視においてシリコン基板11の表面と直交する方向から見て、ドレイン電極23及びゲート電極24のドレイン電極23の側の部分と重なる部分の厚みが相対的に大きくなっている。ゲート絶縁膜25は、平面視においてゲート電極24のドレイン電極23とは反対側の部分と重なる部分の厚みが相対的に小さくなっている。これにより、半導体素子20の高耐圧化を図ることができる。ゲート電極24は、ゲート絶縁膜25の上に形成されている。ゲート電極24は、ゲート絶縁膜25の段差形状に対応して段差を有した状態で形成されている。図2は、半導体装置を示す要部断面図である。図2において、符号Hはマスク材13の高さであり、符号Wはマスク材13の開口部13hの幅であり、符号ARは無欠陥領域であり、符号12Saは積層欠陥面欠陥であり、符号12Sbは会合欠陥会合部であり、符号θはシリコン基板11の表面と面欠陥12Saとのなす角度である。ここで、マスク材13の高さHとは、シリコン基板11の表面に直交する方向におけるマスク材13の長さマスク材13の上面と下面との間の距離である。開口部13hの幅Wとは、シリコン基板11の表面に平行な方向における開口部13hの長さ開口部13hを挟んで互いに対向するマスク材13の側壁の間の距離である。図2に示すように、本実施形態の半導体装置1においては、マスク材13の直上に単結晶炭化シリコン膜14が会合して形成された会合欠陥12Sbが存在する。しかし、単結晶炭化シリコン膜14において会合欠陥12Sbを除いた領域は、結晶欠陥が存在せず、無欠陥領域ARとなっている。このような無欠陥領域ARは、マスク材13の高さHと開口部13hの幅Wとの関係が所定の関係を満たすことにより形成される。本実施形態において、マスク材13の高さHは開口部13hの幅Wの√2倍以上の高さとなっている。例えば、マスク材13の高さHは1.5μmであり、開口部13hの幅は1μmである。なお、シリコン基板11の表面と面欠陥12Saとのなす角度θは54.7°である。本実施形態の半導体装置1はNチャネル型MOSFETである。以下、Nチャネル型MOSFETの動作原理について、図2を用いて説明する。例えば、ドレイン電極23にプラス電圧を加えると、PN接合P型領域とN型領域の境目の領域に逆電圧が加わるため、図2に示すような空乏層26が形成される。ゲート電極24にプラス電圧を加えると、ゲート電極24の直下の空乏層26に電子が集まり、N型チャネル領域27が形成される。これにより、ドレイン領域23bとソース領域22aとの間に電流が流れるようになる。ところで、単結晶炭化シリコン膜の表面に半導体素子を形成する場合、半導体素子のソース領域近傍やドレイン領域近傍に形成される空乏層が会合欠陥を横切ることがある。その結果、リーク電流が増加し、素子特性が損なわれてしまうという問題があった。そこで、本発明においては、半導体素子20のボディコンタクト領域21を平面視において会合欠陥12Sbと重なる位置に配置している。これにより、半導体素子20のソース領域22Aやドレイン領域23a,23bが平面視で会合欠陥12Sbとは重ならない位置に配置されるようになっている。本実施形態において、平面視において会合欠陥12と重なる位置には、ボディコンタクト領域21及びボディ領域21aのみが形成されている。ソース電極22、ドレイン電極23、ゲート電極24及びゲート絶縁膜25は、平面視において会合欠陥12Sbと重ならない位置に形成されている。図3は、半導体装置を示す要部平面図である。図3に示すように、マスク材13は、平面視においてライン状に形成されている。なお、図示はしないが、会合欠陥12Sbはマスク材13の延在方向に沿って形成されている。ボディコンタクト領域21は、平面視において会合欠陥12Sbと重なるようにライン状に形成されている。ソース電極22、ドレイン電極23及びゲート電極24は、それぞれボディコンタクト領域21と平行にライン状に形成されている。本実施形態の半導体装置1は、半導体素子20の素子構成が高密度である、いわゆるフィンガーゲート構造となっている。半導体装置の製造方法図4~図6は、本実施形態の半導体装置の製造方法を示す過程図である。なお、以下の説明においては、シリコン基板11の温度を単に基板温度いう場合がある。先ず、シリコン基板11を用意し、洗浄したシリコン基板11をエピタキシャル成長用のCVDChemicalVaporDepodition装置のチャンバー図示略内に収容する図4a参照。次に、チャンバー内を真空雰囲気にして、基板温度を概ね600°Cで、モノメチルシランガスSiH3CH3を供給圧力1.0×10-2Paで導入し、そのままシリコン基板11を、基板温度を概ね1050°Cまで上昇させ、処理時間120分の条件で熱処理する。ここで、概ね600°Cとは、基板温度の設定誤差を含む温度範囲の温度であり、例えば590°C以上610°C以下の範囲である。また、概ね1050°Cとは、基板温度の設定誤差を含む温度範囲の温度であり、例えば1040°C以上1060°C以下の範囲である。この熱処理により、シリコン基板11の表面に、膜厚200nm程度の炭化シリコン膜12を形成する図4b参照、第1の工程。次に、炭化シリコン膜12の表面にマスク材13を形成する図4c参照、第2の工程。ここでは、高密度プラズマCVD装置を用いて炭化シリコン膜12の表面にシリコン酸化膜を1.5μm程度堆積させることにより、炭化シリコン膜12の表面にマスク材13を形成する。次に、マスク材13をパターニングして開口部13hを形成し、炭化シリコン膜12の表面の一部を露出させる図4d参照、第3の工程。例えば、マスク材13の上にレジストを塗布し、フォトリソグラフィ法によりレジストを所望のパターン、例えばラインアンドスペースにパターニングする。このようにパターニングされたレジストをマスクとして、マスク材13にエッチングを施す。これにより、マスク材13は所望のパターン形状にパターニングされることとなり、このマスク材13の開口部13hでは炭化シリコン膜12の表面の一部が露出することとなる。なお、開口部13hの幅は1μm程度、マスク材13の幅は5μm程度とし、マスク材13の高さH=1.5μmが開口部13hの幅W=1μmの√2倍以上の高さとなるようにする。炭化シリコン膜12の表面の一部を露出させた後に、チャンバー内に原料ガスとしてモノメチルシランガスSiH3CH3のみを導入して、チャンバー内のガス雰囲気の圧力を2.5×10-3Paに調整し、そのまま基板温度を概ね1030°Cまで下降させる。なお、このときの基板温度は、900°C以上かつ1100°C以下の範囲内の温度とし、この基板温度を保持する。ここで、基板温度が900°C未満であると、原料ガスによるシリコン基板11の表面の炭化が不十分なものとなり、その結果、炭化シリコン膜12の表面に結晶性のよい単結晶炭化シリコン膜14を形成することができないという問題を生じるため好ましくない。一方、基板温度が1100°Cを超えると、ガス雰囲気の圧力が極めて低いこととの関係上、単結晶シリコンが蒸発してしまうという問題を生じるため好ましくない。また、このときのガス雰囲気の圧力は、5.0×10-4Pa以上かつ0.5Pa以下の範囲内の圧力とし、この圧力を保持する。ここで、ガス雰囲気の圧力が5.0×10-4Pa未満であると、シリコン基板11の形成材料が蒸発してしまうという問題を生じるため好ましくない。一方、ガス雰囲気の圧力が0.5Paを超えると、マスク材13の表面に炭化シリコン膜が形成されてしまい、マスク層の表面に残存した炭化シリコン膜を基点として結晶欠陥を含む膜が成長してしまうという問題があり、好ましくない。また、チャンバー内に導入する原料ガスとしては、ジクロロシランガスSiH2Cl2及びエチレンガスC2H2の混合ガスを用いることもできる。また、この他にも、四塩化珪素、トリクロロシランSiHCl3、モノシランSiH4、ジシランSi2H6、その他の有機シランガスを混合したものを用いることもできる。さらに、原料ガスのキャリアガスとして、アルゴン、水素、これらを混合したものを用いることもできる。これにより、炭化シリコン膜12の開口部13hから露出した部分を基点として単結晶炭化シリコンをエピタキシャル成長させ、開口部13hから露出した炭化シリコン膜12及びマスク材13を覆う単結晶炭化シリコン膜14を形成する図5a参照、第4の工程。マスク材13の表面は、炭化シリコン膜12の開口部13hから露出した部分を基点として成長し、開口部13hからマスク材13の上方に向かう方向に成長した単結晶炭化シリコンによって覆われる。すなわち、マスク材13の上方においては横方向結晶成長ELO:EpitaxialLateralOvergrowth状態となる。これにより、マスク材13の表面には、積層欠陥の無い単結晶炭化シリコン膜14が形成される図5b参照。なお、マスク材13の中央付近の直上には単結晶炭化シリコン膜14が会合して形成された会合欠陥12Sbが存在する。しかし、単結晶炭化シリコン膜14において会合欠陥12Sbを除いた領域は、結晶欠陥が存在せず、無欠陥領域ARとなっている。以上の工程により、単結晶炭化シリコン膜付き基板10が得られる。次に、単結晶炭化シリコン膜付き基板10上に半導体素子20を形成する。具体的には、ボディ領域21aを単結晶炭化シリコン膜14の表面に平面視において会合欠陥12Sbと重なる位置に形成する図5c参照。この工程では、例えばレジストマスクRM1に対し、ボディ領域21aを形成する領域に開口を形成し、このレジストマスクRM1をマスクにして、所定の導電型の不純物をイオン注入法で単結晶炭化シリコン膜14に注入する。次に、ソース領域22aをボディ領域21aと隣接する位置に形成するとともに、ドレイン領域23bをソース領域22aのボディ領域21aとは反対側に形成する図5d参照。この工程では、例えばレジストマスクRM2に対し、ソース領域22aを形成する領域に開口を形成するとともにドレイン領域23bを形成する領域に開口を形成し、このレジストマスクRM2をマスクにして、所定の導電型の不純物をイオン注入法で単結晶炭化シリコン膜14に注入する。次に、高濃度ドレイン領域23aをドレイン領域23bの略中央部に形成する。図6a参照。この工程では、例えばレジストマスクRM3に対し、高濃度ドレイン領域23aを形成する領域に開口を形成し、このレジストマスクRM3をマスクにして、所定の導電型の不純物をイオン注入法でドレイン領域23bに注入する。これにより、高濃度ドレイン領域23a及び低濃度ドレイン領域23bを備えるLDD構造が得られる。イオン注入を施した全ての領域には、レーザーアニール法で活性化アニールを行う。これにより、単結晶炭化シリコン膜14の表面に対して瞬間的に1600°C程度の高温にすることができる。そのため、基板温度を融点以下例えばシリコン基板の融点1416°Cに抑えてイオン注入を施した領域に活性化アニールを施すことができる。イオン注入を施したソース領域22a及びドレイン領域23bには、レーザーアニール法で活性化アニールを行う。これにより、単結晶炭化シリコン膜14の表面に対して瞬間的に1600°C程度の高温にすることができる。そのため、基板温度を融点以下例えばシリコン基板の融点1416°Cに抑えてソース領域22a及びドレイン領域23bに活性化アニールを施すことができる。次に、ドレイン領域23a,23b及びチャネル領域となる部分の上にゲート絶縁膜25を形成する図6b参照。このとき、ゲート絶縁膜25を、平面視においてドレイン電極23と重なる部分の厚みが相対的に大きくなるように形成する。具体的には、ゲート絶縁膜25をドレイン領域23a,23b及びチャネル領域となる部分の上に形成した後、フォトリソグラフ法を用いることでマスクを用いて、平面視においてゲート絶縁膜25のチャネル領域となる部分と重なる領域に対してのみエッチングを施すことにより、平面視においてドレイン電極23と重なる部分の厚みが相対的に大きくなるように形成することができる。次に、ゲート絶縁膜25の上にゲート電極24を形成する図6c参照。例えば、ゲート電極24は、ゲート絶縁膜25の全面に導電層を形成した後、この導電層をパターニングすることにより形成することができる。以下、ソース電極22やドレイン電極23などを含む通常の配線形成工程を経ることにより、単結晶炭化シリコン膜付き基板10上に半導体素子20を形成することができる図6d参照。以上の工程により、本実施形態に係る半導体装置1を製造することができる。本実施形態の半導体装置1によれば、半導体素子20のボディコンタクト領域21が平面視で会合欠陥12Sbと重なる位置に配置されているので、半導体素子20のソース領域22aやドレイン領域23a,23bは平面視で会合欠陥12Sbとは重ならない位置に配置される。すなわち、ソース領域22aやドレイン領域23a,23bなどの素子特性に大きく影響を及ぼす領域が会合欠陥12Sbと重ならない位置に配置されることとなる。これにより、ソース領域22a近傍やドレイン領域23a,23b近傍に形成される空乏層26についても平面視で会合欠陥12Sbとは重ならない位置に配置される。そのため、空乏層26が会合欠陥12Sbを横切ることが回避される。このため、リーク電流の発生が抑制される。よって、素子特性の低下を抑制することが可能となる。また、この構成によれば、半導体素子20のソース電極22、ドレイン電極23及びゲート電極24が平面視で会合欠陥12Sbとは重ならない位置に配置されているので、ソース電極22、ドレイン電極23及びゲート電極24と平面視で重なる領域に形成される空乏層26についても平面視で会合欠陥12Sbとは重ならない位置に配置されることとなる。そのため、空乏層26が会合欠陥12SBを横切ることが広範囲で回避される。よって、リーク電流を広範囲で抑制することが可能となる。また、この構成によれば、半導体素子20のボディコンタクト領域21、ソース電極22、ドレイン23電極及びゲート電極24が平面視でそれぞれ平行にライン状に形成されているので、高密度な素子構造を実現することができる。これにより、複数の半導体素子20が並列に配置された構成を採用することができる。この場合、各ゲート電極24の活性領域の上部分の長さ以下、フィンガー長というの合計がチャネル幅となる。よって、単位面積当たりに複数のゲート電極24が並列に配置されることにより、単位面積当たりのチャネル幅を大きくすることができる。よって、素子特性の低下を抑制するとともに、小さい素子面積で多くの電流を流すことが可能な半導体装置1を実現することができる。また、この構成によれば、立方晶炭化シリコン膜の表面に半導体素子20が形成された構成において、素子特性の低下を抑制することが可能な半導体装置1を実現することができる。[電気光学装置]次に、上記実施形態の半導体装置を備えた電気光学装置について説明する。図7は、電気光学装置の一実施形態である液晶表示装置を示す模式図である。図示の液晶表示装置100は、液晶パネル110と、液晶駆動用ICチップである半導体装置121とを有する。また、必要に応じて、図示しない偏光板、反射シート、バックライト等の付帯部材が適宜に設けられる。液晶パネル110は、ガラスやプラスチックなどで構成される基板111及び112を備えている。基板111と基板112は対向配置され、図示しないシール材などによって相互に貼り合わされている。基板111と基板112の間には電気光学物質である液晶不図示が封入されている。基板111の内面上にはITOIndiumTinOxideなどの透明導電体で構成された電極111aが形成され、基板112の内面上には上記電極111aに対向配置される電極112aが形成されている。なお、電極111aおよび電極112aは直交するように配置されている。そして、電極111aおよび電極112aは基板張出部111Tに引き出され、その端部にはそれぞれ電極端子111bxおよび電極端子111cxが形成されている。また、基板張出部111Tの端縁近傍には入力配線111dが形成され、その内端部にも端子111dxが形成されている。基板張出部111T上には、未硬化状態若しくは半硬化状態の熱硬化性樹脂で構成される封止樹脂122を介して、半導体装置121が実装される。この半導体装置121は、例えば液晶パネル110を駆動する液晶駆動用ICチップである。半導体装置121の下面には図示しない多数の樹脂バンプ電極が形成されており、これらのバンプは基板張出部111T上の端子111bx,111cx,111dxにそれぞれ導電接続される。また、入力配線111dの外端部に形成された入力端子111dyには、異方性導電膜124を介してフレキシブル配線基板123が実装される。入力端子111dyは、フレキシブル配線基板123に設けられた図示しない配線にそれぞれ導電接続される。そして、外部からフレキシブル配線基板123を介して制御信号、映像信号、電源電位などが入力端子111dyに供給され、半導体装置121において液晶駆動用の駆動信号が生成されて、液晶パネル110に供給されるようになっている。以上のように構成された本実施形態の液晶表示装置100によれば、半導体装置121を介して電極111aと電極112aとの間に適宜の電圧が印加されることにより、両電極111a,112aが対向配置される画素部分の液晶を再配向させて光を変調することができ、これによって液晶パネル110内の画素が配列された表示領域に所望の画像を形成することができる。なお、上記実施形態の半導体装置を備えた電気光学装置としては、上記液晶表示装置に限らず、プラズマディスプレイパネルPDPにも適用することができる。また、上記実施形態の半導体装置を備えた装置としては、電気光学装置に限らず、電力変換装置にも適用することができる。具体的には、上記実施形態の半導体装置を備えた電力変換装置としては、AC-DCコンバーター、DC-DCコンバーター、パーソナルコンピューターのACアダプターへの適用例が挙げられる。[電子機器]図8は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、上述した電気光学装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。上述した電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピューター、ディジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段、ヘッドマウントディスプレイHMDとして好適に用いることができ、いずれの場合にも電気的接続の信頼性に優れた電子機器を提供することができる。"