"駆動信号が入力され、該駆動信号に基づいてスイッチング信号を出力するスイッチング回路と、前記スイッチング信号が入力され、前記駆動信号の周波数に応じて出力電圧又は出力電流を可変する圧電トランスと、前記出力電圧又は出力電流を検出して出力レベルに比例する帰還信号を出力する出力変換部と、Nビットの分周比値を入力して基準クロックを分周し、前記Nビットの分周比値に比例する平均周期の前記駆動信号を出力する駆動信号生成部と、所定ビットの目標データ値と、前記帰還信号を前記所定ビットにA/D変換した帰還データ値とを比較し、比較結果に応じた比較出力を出力する比較器と、各アドレスに予め設定した加減算データを保持するデータメモリと、タイマによって処理タイミングが管理されたステップ毎に、前記比較出力に応じて前記Nビットの分周比値に対して前記データメモリから読み出した前記加減算データを加算又は減算して該Nビットの分周比値を逐次更新する演算器とを有し、前記演算器は、前記加減算データを、逐次更新される前記Nビットの分周比値から抽出した所定のMM<Nビット幅のデータを前記アドレスとして読み出したデータとし、負帰還制御により前記帰還データ値が前記目標値データ値に接近するように演算することを特徴とする電源装置。前記データメモリには、各ステップでの加減算処理において、前記出力電圧又は出力電流の変化幅が略一定となるような前記加減算データが前記各アドレスに保存されていることを特徴とする請求項1記載の電源装置。前記圧電トランスは前記出力電圧を可変し、前記出力変換部は、前記出力電圧の出力レベルを検出することを特徴とする請求項1又は2記載の電源装置。前記圧電トランスは前記出力電流を可変し、前記出力変換部は、前記出力電流の出力レベルを検出することを特徴とする請求項1又は2記載の電源装置。前記スイッチング回路、前記圧電トランス、前記出力変換部、前記駆動信号生成部、前記比較器、及び前記演算器を複数系統備え、前記タイマによって前記複数系統毎に順次択一的に繰り返し生じる前記処理タイミングで、前記複数系統が1つの前記データメモリを共用して動作することを特徴とする請求項1乃至4の何れかに記載の電源装置。使用する前記駆動信号の周波数領域が異なる複数種類の圧電トランスを使用し、前記データメモリが、異なるアドレス領域に前記複数種類の圧電トランスに対応した加減算データを保持することを特徴とする請求項5記載の電源装置。前記複数種類の圧電トランスを使用する系統毎に、前記負帰還制御の開始時の前記Nビットの分周比値の初期設定値が異なることを特徴とする請求項6記載の電源装置。前記分周比値の変化範囲が、前記データメモリによって保存された上限値と下限値に基づいて制限されることを特徴とする請求項1乃至7の何れかに記載の電源装置。前記データメモリの加減算データは書き換え可能であることを特徴とする請求項1乃至8の何れかに記載の電源装置。前記駆動信号生成部は、前記Nビットの分周比値の上位SS<Nビットに相当する選択分周比値と該選択分周比値に1プラスした1プラス選択分周比値とを択一的に選択するセレクタと、該セレクタで選択したSビットの分周比値を入力して基準クロックを分周し、Sビットの分周比値に比例する周期の信号を出力する分周器とを有し、前記Nビットの分周比値の下位ビットの値に応じて前記セレクタが選択する比率を設定することを特徴とする請求項1乃至9の何れかに記載の電源装置。駆動信号が入力され、該駆動信号に基づいてスイッチング信号を出力するスイッチング回路と、前記スイッチング信号が入力され、前記駆動信号の周波数に応じて出力電圧又は出力電流を可変する圧電トランスと、前記出力電圧又は出力電流を検出して出力レベルに比例する帰還信号を出力する出力変換部と、Nビットの分周比値を入力して基準クロックを分周し、前記Nビットの分周比値に比例する平均周期の前記駆動信号を出力する駆動信号生成部と、所定ビットの目標データ値と、前記帰還信号を前記所定ビットにA/D変換した帰還データ値とを比較し、比較結果に応じた比較出力を出力する比較器と、各アドレスに予め設定した加減算データを保持するデータメモリと、タイマによって処理タイミングが管理されたステップ毎に、前記比較出力に応じて前記Nビットの分周比値に対して前記データメモリから読み出した前記加減算データを加算又は減算して該Nビットの分周比値を逐次更新する演算器とを有し、前記演算器が、前記加減算データを、逐次更新される前記Nビットの分周比値から抽出した所定のMM<Nビット幅のデータを前記アドレスとして読み出したデータとし、負帰還制御により前記帰還データ値が前記目標値データ値に接近するように演算する電源装置を備えたことを特徴とする画像形成装置。しかしながら、目標出力電圧近傍での制御は駆動周波数によらず等しくなり、出力電圧が共振周波数に近い高い電圧である場合と出力電圧が低い場合で同じ制御となってしまう。圧電トランスは上記文献の図2や図6で示されるように周波数の領域によって単位周波数変化辺りの出力電圧変化量が異なるので高い出力電圧と低い出力電圧での制御性の両立が困難であった。本発明による電源装置は、駆動信号が入力され、該駆動信号に基づいてスイッチング信号を出力するスイッチング回路と、前記スイッチング信号が入力され、前記駆動信号の周波数に応じて出力電圧又は出力電流を可変する圧電トランスと、前記出力電圧又は出力電流を検出して出力レベルに比例する帰還信号を出力する出力変換部と、Nビットの分周比値を入力して基準クロックを分周し、前記Nビットの分周比値に比例する平均周期の前記駆動信号を出力する駆動信号生成部と、所定ビットの目標データ値と、前記帰還信号を前記所定ビットにA/D変換した帰還データ値とを比較し、比較結果に応じた比較出力を出力する比較器と、各アドレスに予め設定した加減算データを保持するデータメモリと、タイマによって処理タイミングが管理されたステップ毎に、前記比較出力に応じて前記Nビットの分周比値に対して前記データメモリから読み出した前記加減算データを加算又は減算して該Nビットの分周比値を逐次更新する演算器とを有し、前記演算器は、前記加減算データを、逐次更新される前記Nビットの分周比値から抽出した所定のMM<Nビット幅のデータを前記アドレスとして読み出したデータとし、負帰還制御により前記帰還データ値が前記目標値データ値に接近するように演算することを特徴とする。本発明によれば、負帰還制御時の各ステップにおける出力電圧又は出力電流の変化を略一定に保つことができるので、出力電圧又は出力電流の変化範囲内において常に安定した制御が可能となり、また出力値が目標値近辺で増減し場合でも、その変化幅を所望の小さい範囲に抑制することができる。実施の形態1.図1は、本発明による電源装置を備えた画像形成装置の実施の形態1の要部構成を概略的に示す要部構成図である。画像形成装置11は、例えば、電子写真カラープリンタとしての構成を備え、4つの独立した画像形成部を構成する画像形成ユニット12K、12Y、12M、12C特に区別する必要がない場合は単に画像形成ユニット12と称す場合があるが記録媒体としての記録用紙30の挿入側から排出側に沿って配設されている。画像形成ユニット12KはブラックKの画像を形成し、画像形成ユニット12YはイエローYの画像を形成し、画像形成ユニット12MはマゼンタMの画像を形成し、画像形成ユニット12CはシアンCの画像を形成する。なお、記録媒体として、記録用紙30の他に、OHP用紙、封筒、複写紙、特殊紙等を使用することができる。各画像形成ユニット12K、12Y、12M、12Cには、感光体ドラム13K、13Y、13M、13C特に区別する必要がない場合は単に感光体ドラム13と称す場合があると、対応する感光体ドラム13K、13Y、13M、13Cの表面を一様に、且つ、均一に帯電させる帯電ローラ14K、14Y、14M、14C特に区別する必要がない場合は単に帯電ローラ14と称す場合があると、対応する感光体ドラム13K、13Y、13M、13Cの表面に形成された静電潜像に図示しない現像剤例えば、トナーを付着させ、可視像である各色のトナー像を形成する現像ローラ16K、16Y、16M、16C特に区別する必要がない場合は単に現像ローラ16と称す場合があると、対応する現像ローラ16K、16Y、16M、16Cに圧接させたトナー供給ローラ18K、18Y、18M、18C特に区別する必要がない場合は単にトナー供給ローラ18と称す場合があるとが配設されている。各トナー供給ローラ18K、18Y、18M、18Cは、画像形成ユニット本体に対して着脱可能に装着された対応するトナーカートリッジ20K、20Y、20M、20C特に区別する必要がない場合は単にトナーカートリッジ20と称す場合があるから供給された各色のトナーを対応する現像ローラ16K、16Y、16M、16Cに供給するローラである。各現像ローラ16K、16Y、16M、16Cには、それぞれ対応する現像ブレード19K、19Y、19M、19C特に区別する必要がない場合は単に現像ブレード19と称す場合があるが圧接されている。現像ブレード19は、現像ローラ16上において、トナー供給ローラ18から供給されたトナーを薄層化するものである。尚、ここでは、トナーカートリッジ20は、画像形成ユニット12本体に対して着脱自在に装着されるものとしたが、一体的に形成されていてもよい。各画像形成ユニット12K、12Y、12M、12Cにおける、感光体ドラム13K、13Y、13M、13Cの上方には、それぞれ対応するLEDヘッド15K、15Y、15M、15C特に区別する必要がない場合は単にLEDヘッド15と称す場合があるが、感光体ドラム13K、13Y、13M、13Cと対向する位置に配設されている。各LEDヘッド15は、対応する色の画像データに従って、感光体ドラム13を露光し、静電潜像を形成する装置である。4つの画像形成ユニット12の各感光体ドラム13の下方には、転写ユニット21が配設されている。転写ユニット21は、転写ローラ17K、17Y、17M、17C特に区別する必要がない場合は単に転写ローラ17と称す場合があると、転写ベルト駆動ローラ21a及び転写ベルト従動ローラ21bによって、張架した状態で図1中の矢印A方向へ走行可能に配設された転写ベルト26を備えている。各転写ローラ17は、転写ベルト26を介してそれぞれ対応する感光体ドラム13に圧接して配置され、ニップ部において用紙をトナーと逆の極性に帯電させ、対応する感光体ドラム13に形成された各色のトナー像を順次用紙に重ねて転写する。画像形成装置11の下部には、転写ベルト26に用紙を供給するための給紙機構が配設されている。給紙機構は、ホッピングローラ22、レジストローラ対23、用紙収容カセット24等を備えている。更に、転写ベルト26の排出側には、定着器28が設けられている。定着器28は、加熱ローラ及びバックアップローラを有し、用紙上に転写されたトナーを加圧、加熱することによって定着させる装置であり、この排出側には、用紙ガイド31に沿って配置された図示しない排出ローラ及び用紙スタッカ部29等が設けられている。以上のように構成された画像形成装置11における印刷動作について、簡単に説明する。先ず、用紙収容カセット24内の記録用紙30は、ホッピングローラ22によって繰り出され、レジストローラ23へ送られて斜行が矯正され、続いてレジストローラ23から転写ベルト26に送られ、この転写ベルト26の走行に伴って、画像形成ユニット12K、12Y、12M、12Cへと順次搬送される。レジストローラ23の後段には用紙検出センサ25が配置され、通過する記録用紙30の通過を接触或いは非接触で検出し、後述するプリンタエンジン制御部153図2に検出信号を出力する。一方、各画像形成ユニット12において、感光体ドラム13の表面は、帯電ローラ14によって帯電された後、対応するLEDヘッド15によって露光され、この露光によって表面に静電潜像が形成される。静電潜像が形成された部分には、現像ローラ16上で薄層化されたトナーが静電的に付着されて対応する色のトナー像が形成される。各感光体ドラム13に形成されたトナー像は、対応する転写ローラ17によって記録用紙30に順次重ねて転写され、記録用紙上にカラーのトナー像を形成する。転写後に、各感光体ドラム13上に残留したトナーは、それぞれ図示しないクリーニング装置によって除去される。カラーのトナー像が形成された記録用紙30は、定着器28に送られる。この定着器28において、カラーのトナー像が記録用紙30に定着され、カラー画像が形成される。カラー画像が形成された記録用紙30は、図示しない排出ローラによって用紙ガイド31に沿って搬送され、用紙スタッカ部29へ排出される。以上のような過程を経て、カラー画像が記録用紙30上に形成される。尚、転写ベルト26上に付着する残留トナーは、ベルトクリーニングブレード32によってベルトクリーナ容器33内に収容される。図2は、画像形成装置11における制御系の回路構成を示すブロック図である。ホストインターフェース部150は、コマンド/画像処理部151に対してデータを送受信し、コマンド/画像処理部151は、LEDヘッドインターフェース部152に画像データを出力する。LEDヘッドインターフェース部152は、プリンタエンジン制御部153によってヘッド駆動パルス等を制御され、LEDヘッド15K、15Y、15M、15Cを発光させる。プリンタエンジン制御部153は、出力制御部160に帯電バイアス、現像バイアス、転写バイアス等の制御値を送り、出力制御部160は、帯電バイアス発生部161、現像バイアス発生部162、及び後述するように圧電トランスを用いて構成された転写バイアス発生部163に制御信号を送る。帯電バイアス発生部161は、ブラックK、イエローY、マゼンタM、シアンC用の各画像形成ユニット12の帯電ローラ14図1に個別にバイアス電圧を印加し、現像バイアス発生部162は、ブラックK、イエローY、マゼンタM、シアンC用の各画像形成ユニット12の現像ローラ16図1に個別にバイアス電圧を印加する。用紙検出センサ25は、後述するように、転写バイアス発生部163によるバイアス電圧発生タイミングを調整する為に用いられる。プリンタエンジン制御部153は、ホッピングローラ22を駆動するホッピングモータ154、レジストローラ対23を駆動するレジストモータ155、転写ベルト駆動ローラ21aを駆動するベルトモータ156、定着器28の各ローラを駆動する定着器モータ157、画像形成ユニット12の感光体ドラム13等の各回転体を画像形成ユニット毎に個別に駆動する4つのドラムモータK、Y、M、C158を所定のタイミングで駆動する。定着器28の加熱ローラに備えられる定着器ヒータ159は、加熱ローラの温度を検出するサーミスタ165の検出値に応じてプリンタエンジン制御部153によって温度制御される。図3は、本発明の電源装置101を説明するブロック図である。即ち、図2に示すブロック図の内、転写ローラ17にバイアス電圧を印加するために必要な部分だけをピックアップして記述したブロック図となっている。例えば、プリンタエンジン制御部153及び出力制御部160で、帯電バイアス発生及び現像バイアス発生に必要な回路については省いている。図3において、出力制御部160は、ASICApplicationSpecificIntegratedCircuitで構成され、プリンタエンジン制御部153から、リセット信号、印加タイミングを指示するオン信号4ビット210、出力負荷としての各転写ローラ17の印加電圧値を指示する目標値データ10ビット211、及び双方向のシリアル通信信号SCIを受信し、出力部から圧電トランス駆動パルスを出力する。ここでは、シアンC、マゼンタM、イエローY、ブラックKの4つの転写ローラ17を個別に制御するために、4つの出力ポート、OUTC、OUTM、OUTY、OUTK特に区別する必要がない場合は単に出力部OUTと称す場合があるから、対応するスイッチング回路に相当する圧電トランス駆動回路203C、203M、203Y、203K特に区別する必要がない場合は単に圧電トランス駆動回路203と称す場合があるに個別の圧電トランス駆動パルスを出力する。オン信号210は、シアンC、マゼンタM、イエローY、ブラックKの系統毎に1本ずつ計4本、目標値データ211は、各系統毎に10本ずつ計40本の信号経路をそれぞれ有する。圧電トランス208及び圧電トランス204M、204Y、204K特に区別する必要がない場合は単に圧電トランス204と称す場合があるは、セラミック等の圧電振動子の共振現象を利用して昇圧を行う圧電トランスであり、圧電トランス208と圧電トランス204とでは、後述するように仕様が異なる。CD電源201は、4つの圧電トランス駆動回路203に共通のDC電源であり、後述するように24Vの直流定電圧を出力する。スイッチング素子を用いた圧電トランス駆動回路203は、対応する圧電トランス208、204の1次側に印加する1次側電圧を出力する。整流回路205C、205M、205Y、205K特に区別する必要がない場合は単に整流回路205と称す場合があるは、圧電トランス204、208の2次側から出力される高圧の2次側電圧を整流して直流電圧に変換し、転写バイアス電圧として出力負荷である転写ローラ17に印加する。出力変換部としての電圧変換回路207c、207M、207Y、207K特に区別する必要がない場合は単に電圧変換回路207と称す場合があるは、対応する各整流回路205の高出力の転写バイアス電圧直流を所定の比率で降圧した低電圧に変換し、出力電圧情報帰還電圧信号として、出力制御部160の4つのアナログ/デジタルコンバータ以下ADCと称すの入力ポートADCC、ADCM、ADCY、ADCK特に区別する必要がない場合は単に入力ポートADCと称す場合があるに印加する。図3に示すように、圧電トランス駆動回路203C、圧電トランス208、整流回路205C、出力電圧変換回路207Cによって転写バイアス発生部163Cが構成され、圧電トランス駆動回路203M、圧電トランス204M、整流回路205M、出力電圧変換回路207Mによって転写バイアス発生部163Mが構成され、圧電トランス駆動回路203Y、圧電トランス204Y、整流回路205Y、出力電圧変換回路207Yによって転写バイアス発生部163Yが構成され、圧電トランス駆動回路203K、圧電トランス204K、整流回路205K、出力電圧変換回路207Kによって転写バイアス発生部163Kが構成されている。本実施の形態の画像形成装置11のように、図1に示すように転写部を直列に並べたタンデム型の直接転写方式の場合、下流にいくほど高い転写バイアスが必要となるため、上流側から順にブラックK、イエローY、マゼンタM、シアンCの順に転写部が配置された場合、シアンC用の転写ローラ17Cに対して、他の転写ローラ17M、17Y、17Kよりも高い電圧を印加できるように、シアンC用の圧電トランス208には長さは32mmの圧電トランスを用い、その他3つの圧電トランス204には長さ21mmの圧電トランスを用いている。尚、本実施の形態では、ASICで構成され出力制御部160は、独立して構成されているが、プリンタエンジン制御部153のLSI内にあっても構わない。またここでは、ASICという呼称を用いているが、マイクロプロセッサ等のCPUを内蔵したものでも実現可能であるし、FPGA等でも実現可能である。図3に示す転写バイアス発生部163Cと転写バイアス発生部163M、163Y、163Kとは、圧電トランスの仕様及び一部のコンデンサ容量が異なるのみで、他の回路構成は同じである。従って、図4に転写バイアス発生部163Mの回路構成のみを、図5に転写バイアス発生部163Cの回路構成のみを、それぞれプリンタエンジン制御部153、出力制御部160と共に示し、それらの構成について以下に説明する。図4において、図3と同じ構成要素には同じ部号を付している。即ち、153はプリンタエンジン制御部、160は出力制御部、163MはマゼンタM用の転写バイアス発生部、203MはマゼンタM用の圧電トランス駆動回路、204MはマゼンタM用の圧電トランス、205MはマゼンタM用の整流回路、207MはマゼンタM用の出力電圧変換回路、17Mは出力負荷としてのマゼンタM用の転写ローラMである。基準クロック発信器316は、電源入力部VDDと出力イネーブル端子OEに図示しないDC電圧源から5V電圧が供給或いは印加され、GND端子が接地され、クロック端子CLKが抵抗321を介してASICで形成された出力制御部160のクロック入力端子CLK_INに接続され、ここに50MHzのクロック信号を供給する。出力制御部160は、入力したクロックに同期して動作し、プリンタエンジン制御部153からリセット信号、各転写ローラ17への印加タイミングを個別に指示するオン信号4ビット210、出力負荷としての各転写ローラ17の印加電圧値を指示する目標値データ10ビット211、及び双方向のシリアル通信信号SCIを受信し、出力部からを出力する。オン信号210は、シアンC、マゼンタM、イエローY、ブラックKの系統毎に1本ずつ計4本、目標値データ211も、系統毎に10本ずつ計40本の信号経路をそれぞれ有する。ここでは、M系統の入力分のみを示し、出力側もM系統の出力ポートOUTMのみを示している。尚、画像形成装置の説明で、シアンC、マゼンタM、イエローY、ブラックKを区別する場合には上記したように系統と記述する場合がある。圧電トランス駆動回路203は、抵抗303,304、NチャンネルパワーMOSFET以後、FETと称す302、コンデンサ305、インダクタ301により構成され、FETのゲートは、抵抗303を介して出力制御部160の出力ポートOUTMに接続されると共に抵抗304を介してアースされ、FET302のドレインは、インダクタ301を介して24VのDC電圧源に接続されると共にM系統の圧電トランス204Mの1次側入力端子204aに接続され、FET302のソースは、アースされると共にコンデンサ305を介してドレインに接続されている。以上の構成において、FET302のゲートにパルスが入力されると、圧電トランス204Mの1次側入力端子204aにピークが100V程度の正弦半波が印加される。このとき圧電トランス204Mの2次側出力端子204bからは、FET302のスイッチング周波数に応じて0~7.0kV程度の出力が得られる。この2次側出力特性は、後述するようにFET302のスイッチング周波数=圧電トランス駆動パルスの周波数によって昇圧比が決まる。整流回路205Mは、ダイオード306,307、及びコンデンサ308により構成され、圧電トランス204Mから出力される交流の高圧出力を直流の高圧出力に変換する。この高圧出力が、転写バイアス発生部163Mの出力電圧、即ち転写バイアス電圧として出力負荷としてのM系統の転写ローラ17Mに印加される。出力電圧変換回路207Mは、抵抗309と抵抗310とでこの転写バイアス電圧を分圧し、更に抵抗311とコンデンサ312で平滑化した後、ボルテージフォロワのオペアンプ313から、出力電圧情報帰還電圧信号として帰還電圧直流が出力制御部160のADCの入力ポートADCMに送信する。ここでは出力電圧変換回路207Mの、抵抗309を200MΩに、抵抗310を100kΩに設定するため、出力電圧変換回路207Mは、転写バイアス電圧を1/2000程度に降圧した帰還電圧信号を入力ポートADCMに送信し、出力制御部160は、ここに入力した帰還電圧信号を5V入力の10ビットADC414図6でA/D変換することにより、転写バイアス電圧の0V~10kVの電圧をデジタル値000~3FFhexの帰還電圧値に変換する。図5は、C系統の転写バイアス発生部163Cの回路構成をプリンタエンジン制御部153、出力制御部160と共に示した回路図である。前記したように、この転写バイアス発生部163Cが、図4に示すM、Y、K系統の転写バイアス発生部163と異なる点は、圧電トランス208の仕様、及びこれに伴うコンデンサ330の容量のみである。その他の構成では、出力制御部160の出力ポートOUTC及び入力ポートADCCがC系統になる以外は図4と同じであるため、図5のここでの説明は省略する。図6は、図4に示すASICで形成された出力制御部160の構成を機能別にブロック化したブロック図であるが、回路は論理記述言語等により記述され、ASIC化されている。また同図において、4重ブロックで記述された構成要素は、それぞれK、Y、M、Cの4系統で構成されたものであるが、概ね同様の動作を行うため、同図では、便宜上4重ブロックで記述して特定しない1系統として説明し、必要に応じて4系統を分けて説明する。図6において、図3と同じ構成要素には同じ符号を付している。即ち、153はプリンタエンジン制御部、160は出力制御部、207は出力電圧変換回路、211は印加電圧値を指示する4系統の目標値データ10ビット、210はオン信号である。4系統の10ビットのADC414は、対応する入力ポートADCに入力した出力電圧変換回路207からの0~5Vの4系統の帰還電圧信号を、後述する所定のタイミングで順次10ビットのデジタル値に変換する。データメモリとしてのメモリ460内には、8ビットの0~255のアドレス値に対してそれぞれ9ビットのデータを保持し、内部には制御ステップ値テーブル403、4系統のカウンタ上限値テーブル401、及び4系統のカウンタ下限値テーブル402があり、4系統のカウンタ上限値テーブル401及びカウンタ下限値テーブル402は、後述するように、4系統の演算器405が出力する19ビットの演算出力のそれぞれ対応する演算出力の上位9ビットの上限値及び下限値を保持している。図7、図8は、メモリ460が保持する9ビットデータ出力値を8ビットのアドレス入力値と対応して示した図である。同図において、アドレス00hex~F7hexまでが制御ステップ値テーブル403の保持データであり、アドレスF8hex~FBhexがカウンタ下限値テーブル402の保持データであり、アドレスFChex~FFhexがカウンタ上限値テーブル401の保持データである。これらのメモリデータは、プリンタエンジン制御部153から受信するシリアル通信信号SCIによって、後述するタイミングで設定される。比較器406は、転写ローラ17に印加する目標電圧を指示する10ビットの目標値データ211とADC414でデジタルに変換された10ビットの帰還電圧値とを比較し、帰還電圧値デジタル≧目標値データデジタルの場合Lを出力し、そうでない場合にはHを演算器405へ出力する。これらの比較は4系統で個別に順次実行される。演算器405は、比較器406の出力のH又はL応じて、19ビットレジスタ407に保持された19ビットのデジタル値に対して、制御ステップ値テーブル403から読み出した9ビットデータ出力値を加算又は減算し、演算結果を19ビットレジスタ407に戻してこの19ビットレジスタ407が保持する19ビット分周比値を更新する。このとき、制御ステップ値テーブル403の読み出しを指定するアドレス入力値として、19ビットの分周比値のMSBを除く上位8Mビット11SB~18SBが使用される。これらの演算は、後述する所定のタイミングで順次4系統で個別に順次実行される。尚、ここでは便宜上、19ビット分周比値の上位9ビットが分周比の整数値を示し、下位10ビットが値/1024に相当する小数値を示す。タイマ404は、図13のタイムチャートに示すように、C、M、Y、Kの4系統毎にタイミングをずらして順次択一的に繰り返し生じるパルス180を有する選択パルス信号を出力し、これらの選択パルス信号を入力する4系統の演算器405は、同じく選択パルス信号を入力する10ビットADC414と相俟って各パルスタイミングに従うステップ毎に順次上記演算を1回ずつ実行する。従って、4系統の演算器405による各ステップでの加減算処理は、各系統で処理タイミングがずれるため、1つの制御ステップ値テーブル403のデータを4つの系統で共用することができる。駆動信号生成部に相当するパルス出力生成部450は、演算器405によって更新され、19ビットレジスタ407によって保持された19ビット分周比値に従って、後述するように、平均周期が19ビット分周比値×20÷1024nsecの、オンデューティ30の圧電トランス駆動パルスを生成するもので、それぞれ4系統の19ビットレジスタ407、1プラス加算器408、分周セレクタ409、誤差保持レジスタ411、分周器410、及び出力セレクタ412によって個別に構成されている。19ビットレジスタ407は、上記したように演算器405によって、保持する19ビットの分周比値が逐次更新されると共に、19ビット分周比値の上位9ビットを分周セレクタ409及び1プラス加算器408に出力し、下位10ビットを誤差保持レジスタ411に出力する。誤差保持レジスタ411は、分周器410から出力されるパルスの立ち上がり毎に入力する下位10ビットの値を10ビットのレジスタ保持値に加算してこのレジスタ保持値を逐次更新し、加算時にオーバーフローが発生した場合にHとなり、そうでない場合にはLとなるセレクト信号を分周セレクタ409に出力する。分周セレクタ409は、一方の入力部に19Nビット分周比値の上位9Sビット値を直接入力し、他方の入力部に1プラス加算器408によって19ビット分周比値の上位9ビット値に1を加算した9ビット値を入力し、誤差保持レジスタ411から入力するセレクト信号が、Lの場合には直接入力した分周比値の上位9ビットを選択して分周器410へ出力し、Hの場合には1プラス加算器408によって1を加算した9ビット値を選択して分周器410へ出力する。分周器410は、分周セレクタ409から入力した9ビット値をカウントし、9ビット値×20nsec周期でオンデューティ30のパルス信号を出力セレクタ412へ出力する。20nsecは、基準クロック発信器316図4によって形成されるCLK信号の周期である。出力セレクタ412は、後述するように、プリンタエンジン制御部153から入力するオン信号210のオンHによって分周器410からのパルス信号を圧電トランス駆動パルスとして出力し、オン信号210のオフL時には、0Vアースレベル出力となる。尚、オンデューティ30のパルス信号は、9ビット出力値の1/4値、1/32値、1/64値の和、即ち分周セレクタ409の9ビット出力をそれぞれ右シフト2ビット、右シフト5ビット、右シフト6ビットした値による。パルス出力生成部450の動作について更に説明する。上記したように、分周セレクタ409は、一方の入力部に19ビットレジスタ407が保持する19ビット分周比値の整数値に相当する上位9ビット値、例えばDを入力し、他方の入力部にD1を入力し、この2つの値を誤差保持レジスタ411から入力する選択信号によって選択出力している。この選択は、分周器410から出力されるパルス信号の周期で行われ、1024パルスの間にDをE回、D1を1024-E回出力することにより、{D×ED1×1024-E}/1024=上位9ビット値下位10ビット値/1024となるように制御する。このように制御することによって、9ビット入力の分周器410から出力されるパルス信号の、少なくとも1024のパルスを生成する間における平均周期は、19ビットレジスタ407が保持する19ビット分周比値に基づいて、同条件でそのまま少数値を含む、仮に19ビット入力の分周器で分周して得たパルス信号の周期と一致する。従ってここでいう平均周期とは、分周器410が出力するパルス信号が所定数ここでは1024のパルスを生成する間の平均周期のことである。図12は、上記等式でのEを導くため、誤差保持レジスタ411が実行する処理を説明するためのフローチャートである。尚、誤差保持レジスタ411は、実際にはハードウェアにて実現される。処理が開始されると、分周器410が出力するパルス信号のパルスの立ち上がりを監視しステップS101、パルスの立ち上がりを検出するとステップS101、Yes、19ビットレジスタ407の下位10ビット値と誤差保持レジスタ411が保持する10ビットのレジスタ保持値を加算した11ビット値が3FFhexより大きいか否かを監視しステップS102、大きい場合ステップS102、Yes、分周セレクタ409がD1を選択すべく選択信号をHとしステップS103、そうでない場合ステップS102、No、分周セレクタ409がDを選択すべく選択信号をLとするステップS104。そして、誤差保持レジスタ407の10ビットのレジスタ保持値に、19ビットレジスタ407の下位10ビット値を加算してこれを更新し、ステップS101に戻って同様の動作を繰り返す。以上の処理により、誤差保持レジスタ411は、例えば19ビットレジスタ407の下位10ビット値が大きいほど選択信号がHとなる回数が増えて分周セレクタ409がDを選択する比率が低くなるような、上記等式におけるEと同じ特性の選択信号を出力し、9ビット入力の分周器410が出力するパルス信号の平均周期を、19ビット入力相当の精度まで上げることができる。更に19ビットレジスタ407が保持する分周比値が変化しなければ上記通りであるが、変化する場合にもそれに追随して1024パルス周期未満にて値が変化する。その場合も、単位時間辺りの上記等式の左辺と右辺の平均値はほぼ等しくなる。以上の構成において、まず画像形成装置の印刷動作の概要について説明する。図1に示す画像形成装置11は、図示しない外部機器からホストインターフェース部150図2を介してPDLPageDescriptionLanguage等で記述された印刷データを入力する。入力されたデータは、コマンド/画像処理部151図2によってビットマップデータに変換される。画像形成装置11は、定着器28の加熱ローラを、サーミスタ165図2の検出値に応じて定着器ヒータ259を温度制御することにより所定の温度にした後、印字動作を開始する。用紙収容カセット24にセットされた記録用紙30をホッピングローラ22で給紙し、後述する画像形成動作に同期したタイミングでレジストローラ対23によって記録用紙30を転写ベルト26上に搬送する。4つの画像形成ユニット12は、電子写真プロセスにより内部の感光体ドラム13にトナー像を形成する。この時、感光体ドラム13は、ビットマップデータに応じて点灯するLEDヘッド15によって静電潜像が形成され、現像ローラ16によって現像されることによりトナー像が形成される。感光体ドラム13上に形成されたトナー像は、感光体ドラム13K、13Y、13M、13Cに対向して配置された転写ローラ17K、17Y、17M、17Cに印加された各転写バイアス電圧によって、転写ベルト26上を搬送される記録用紙30に順次重ねて転写される。記録用紙30は、4色のトナー像が重ねて転写された後、定着器28によって定着されて更に搬送され、用紙スタッカ部29に排出される。次に、転写バイアス発生部163の動作について説明する。図3に示すように、4系統の転写バイアス発生部163C、163M、163Y、163Kは、それぞれ独立して制御される。転写バイアス電圧はM、Y、K系統では220V~5000Vの範囲で制御され、C系統では54V~7000Vの範囲に制御される。転写ローラ17に印加される転写バイアス電圧は、通常1000V以上に設定されるので、上記した各範囲の下限値が220V、54Vであることに問題はない。また上記したM、Y、K、Cの各系統では、5000V、7000Vまでの印加電圧を必要としないので、後述するようにこれらを上限値として出力が制御される。プリンタエンジン制御部153は、各転写ローラ17の印加電圧値を指示する4系統の目標値データ10ビット211を出力する。またプリンタエンジン制御部153は、装置への電源投入時に、Lによるリセット信号を出力して出力制御部160内の諸々の設定をリセットし、次にシリアル通信信号SCIによって図6に示す出力制御部160内のメモリ460の制御ステップ値テーブル403、4系統のカウンタ上限値テーブル401及びカウンタ下限値テーブル402の設定値を送信し、且つ上記した4系統の目標値データ10ビット211を出力する。そして、記録用紙30が、各感光体ドラム13と転写ローラ17の各ニップ部を通過する間、後述するように転写バイアス電圧を印加するため各系統に対するオン信号210をLからHとする。出力制御部ASIC160は、オン信号210の入力がHとなると、直ちに対応する出力ポートOUTから圧電トランス駆動パルスを圧電トランス駆動回路203に出力する。圧電トランス駆動回路203は、DC電源201から供給される24VのDC電圧をスイッチングして、圧電トランス204,208の1次側に100Vピーク程度の半波正弦波を印加する。圧電トランス204,208は、この1次側入力により、2次側に駆動周波数トランス駆動パルスの周波数に応じた昇圧出力を出力する。整流回路205はダイオードとコンデンサにより整流した直流の転写バイアス電圧を出力する。出力電圧変換回路207は、整流回路205の高圧出力である0~10kVの転写バイアス電圧を0~5Vの範囲の電圧に降圧変換した帰還電圧信号を、出力制御部160の入力ポートADCに出力する。転写バイアス電圧は、図4に示すように抵抗314を介して転写ローラ17の芯金に印加される。出力制御部160は、入力ポートADCに入力した帰還電圧を、5V10ビットADC414でデジタル値000~3FFhexにA/D変換する。従って、プリンタエンジン制御部153は、転写バイアス電圧0V~10kVにデジタル値000~3FFhexが対応する10ビットの目標値データとして、M、Y、K系統に対しては0V~5000Vに対応する000~1FFhexの範囲で、C系統に対しては0~7000Vに対応する000~2CChexの範囲で10ビットの目標値を設定する。従って、図3に示すように、出力制御部160は、プリンタエンジン制御部153から入力する4系統の目標値データ10ビット211と各入力ポートADCに入力した帰還電圧をA/D変換した検出データ10ビットとが一致するように各転写バイアス発生部163を制御することにより、C系統においては、目標値データ000~2CChexに対応する0~7000Vの転写バイアス電圧を、またM、Y、K系統においては、目標値データ000~1FFhexに対応する0V~5000VCの転写バイアス電圧を得ることができる。上記した制御内容について更に詳細に説明する。出力制御部160図6は、基準クロック発信器316図4から基準クロックである50MHzのクロック信号を入力し、電源投入時の段階で、プリンタエンジン制御部153から入力するRESET信号がLとなった時に、諸々の設定をリセットする。続いてシリアル通信信号SCIによってメモリ460の各テーブルデータを受信し、制御ステップ値テーブル403、4系統のカウンタ上限値テーブル401及びカウンタ下限値テーブル402等の内部メモリに設定する。一方、M系統を示す図4において、出力制御部160は、前記した所定のタイミングでM系統のオン信号210がLからHになると、後述するように、出力ポートOUTMから初期値の駆動周波数180.5kHzのオンデューティ30の圧電トランス駆動パルスを出力する。尚、圧電トランス204を採用するM、Y、K系統を示す図4では、初期値の駆動周波数が180.5kHzであるが、圧電トランス208を採用するC系統を示す図5では、初期値の駆動周波数が130.2kHzとなる。圧電トランス駆動パルスは、抵抗303を介してNチャンネルパワーMOSFET302のゲートに印加される。NチャンネルパワーMOSFET302のゲートをオンオフすることにより、24VのDC電源が供給され、インダクタ301、コンデンサ305及び圧電トランス204Mにより構成される共振回路が駆動され、圧電トランス204の1次側の204a端子にピークが100V程度の正弦半波の電圧が印加される。尚、C系統では、図5に示すように、コンデンサ340、圧電トランス208が採用されている。圧電トランス204C系統の場合208図5の2次側出力端子204b同じく208bに出力されたAC出力は、整流回路308によって整流され、転写バイアス電圧として抵抗314を介して転写ローラM17Mに印加される。転写バイアス電圧は、出力電圧変換器によって、約1/2000に降圧された帰還電圧信号として出力制御部160の入力ポートADCに出力される。出力制御部160は、入力ポートADCに入力した帰還電圧を、5V入力の10ビットADC414でデジタル値000~3FFhexにA/D変換し、この変換値が目標値データ10ビット211と一致するように出力ポート0UTMから出力する圧電トランス駆動パルスの出力周波数を制御する。図11は、図3、図4に示すように圧電トランス204を採用した転写バイアス発生部163M,163Y,163Kが入力する圧電トランス駆動パルスの周波数kHzと出力する転写バイアス電圧との関係、及び図3、図5に示すように圧電トランス208を採用した転写バイアス発生部163Cが入力する圧電トランス駆動パルスの周波数kHzと出力する転写バイアス電圧Vとの関係を示す出力特性グラフである。上記したように、圧電トランス204を採用するM、Y、K系統では、初期値の駆動周波数180.5kHzから、また圧電トランス208を採用するC系統では、初期値の駆動周波数130.2kHzから、後述するように、それぞれ低くなる方向に移動するように制御され、やがて各目標電圧が得られる駆動周波数となるように制御される。次に、図6を参照しながら出力制御部ASIC160の回路動作について説明する。出力制御部160は、50MHzのクロック信号に同期して動作し、オン信号210がLからHになると、出力セレクタ412から初期値の駆動周波数を有する圧電トランス駆動パルスを出力する。この時の初期値周波数は、前記したように、M、Y、K系統では180.5kHzであり、C系統では130.2kHzである。またこのときの転写バイアス電圧は、後述するようにM、Y、K系統では54Vであり、C系統では220Vである。このとき、10ビットの帰還電圧値デジタルと例えば4000V以上の目標電圧に対応して設定される10ビットの目標値データを比較する比較器406は、Hを出力するため、演算器404は、加算処理により19ビットレジスタ407が保持する19ビットの分周比値を増加する。パルス出力生成部450は、前記したように19ビットの分周比値×20nsec÷1024となる平均周期でオンデューティ30の圧電トランス駆動パルスを生成するため、その周波数は減少する方向に移動する。図11に示すように、圧電トランス駆動パルスの駆動周波数の減少に伴って出力される転写バイアス電圧は上昇し、やがて目標電圧を超えると比較器404がL出力となり、演算器404の減算処理によって19ビットレジスタ407が保持する19ビット分周比値を減少する。転写バイアス発生部163は、以上のような負帰還制御によって、高出力の転写バイアス電圧が、目標値データ211が設定する目標電圧値となるように動作する。以下に、更に詳しくその動作について説明する。以後、数値nの後に、nM、Y、KnCのようにを付した場合、系統に対応する数値であることを示す。リセット信号のL入力に同期して、演算器405は、カウンタ下限値テーブル402に保持されたカウンタ下限値である115hexM、Y、K180hexCを上位9ビット値とし、下位10ビットを000hexとして、19ビット値の45400hexM、Y、K60000hexCを19ビットレジスタ407にセットし、誤差保持レジスタ411はオール0にクリアされる。オン信号210がHとなる前のL状態時には、出力セレクタ412はL出力となっているので、圧電トランス204、208は駆動されない。また、オン信号211のL状態時に、比較器406は強制的にL出力となり、演算器505はこれに応じて減算処理を行う。19ビットレジスタ407の保持値は、45400hexM、Y、K60000hexCであり、後述する制御ステップ値テーブル403の出力は、正の9ビット値で常に0001hex以上であるため、減算結果は45400hexM、Y、K60000hexC未満となる。減算時、演算器405は、減算結果の上位9ビットをカウンタ下限値テーブル402のカウンタ下限値である115hexM、Y、K180hexCと比較し、115hexM、Y、K180hexC未満であれば19ビットレジスタ407の上位9ビットを115hexM、Y、K180hexChex、下位10ビットを000hex、即ち19ビット値の45400hexM、Y、K60000hexCとするので、結果的に19ビットレジスタ407の保持値は、オン信号210がLの間はカウンタ下限値テーブル402が保持するカウンタ下限値が指定する値を保持する。従ってオン信号210がLの時、分周器410は、9ビット値の115hexM、Y、K180hexCを入力し、277分周180.5kHzM、Y、K384分周130.2kHzCでオンデューティ30のパルスを出力する。このパルスは、出力セレクタ412と誤差保持レジスタ411に出力されるが、オン信号210がL状態なので、出力セレクタ412からは出力されない。また誤差保持レジスタ411は、この時レジスタ保持値として000hexを維持する。出力電圧変換回路207は、検出する転写バイアス電圧が0Vなので0Vを出力し、10ビットADC414は、タイマ404から入力する選択パルス信号図13参照のパルスの立ち上がりエッジ周期でこれをAD変換し、10ビット値000hexを出力する。プリンタエンジン制御部153は、前記したようにリセット信号を電源投入時などの初期化時に出力し、続いてシリアル通信信号SCIを送信して出力制御部160内のメモリ460の各テーブルへ保存値を設定する。図7、図8において、アドレス00hex~F7hexまでが制御ステップ値テーブル403の保持データであり、アドレスF8hexCアドレスF9hexMアドレスFAhexYアドレスFBhexKがカウンタ下限値テーブル402の保持データであり、アドレスFChexCアドレスFDhexMアドレスFEhexYアドレスFFhexKがカウンタ上限値テーブル402の保持データである。従って、カウンタ下限値は115hexM、Y、K180hexCであり、カウンタ上限値は132hexM、Y、K1CChexCである。メモリ460は、SRAM或いはフラッシュメモリにより構成され、データ送信後、再度リセット信号を入力することにより、19ビットレジスタ407へ、送信されたデータに従ったカウンタ下限値が設定される。演算器405は、加算演算結果の19ビットの分周比値の上位9ビット値とカウンタ上限値テーブル401が保持するカウンタ上限値を比較し、カウンタ上限値<加算演算結果の場合に19ビットレジスタ407の上位9ビットにカウンタ上限値を設定し、下位10ビットに3FFhexを設定する。従って、19ビットレジスタ407が保持する19ビットの分周比値の実質的な上限値は、4CBFFhexM、Y、K733FFhexCとなる。プリンタエンジン制御部153は、印字動作に先立つ、例えば電源投入時のリセット信号出力の後に、10ビットの目標値データ211の出力を開始する。例えば、K系統では4000Vに対応する198hex、Y系統では4500Vに対応する1CChex、M系統では5000Vに対応する1FFhex、C系統では6000Vに対応する265hexを出力する。前記したように、図6に示す出力制御部160では、4重ブロックで記述された構成要素が、それぞれK、Y、M、Cの4系統で構成されており、系統毎にタイミングをずらして順次択一的に繰り返し生じるパルス出力するタイマ404からの選択パルス信号に同期して演算が時系列で行われるが、各分周器410の出力には、上記したように常に制御された圧電トランス駆動パルスが出力される。目標値データ設定後、所定のタイミング、即ち各感光体ドラム13と転写ローラ17のニップを記録用紙30が通過する間、各系統のオン信号はLからHとなる。上記したように、オン信号210がLの間は、比較器406の出力はLに固定され、演算器405が19ビットレジスタ407の値を減算する。また電源投入時時の初期化時には、例えばC系統の場合、カウンタ下限値テーブル402の9ビットのカウンタ下限値が180hexであるので19ビット値の60000hexが19ビットレジスタ407にセットされ、制御ステップ値テーブル403に対しては19ビットレジスタ407に保持された19ビットのデジタル値から、この19ビットのデジタル値のMSBを除く上位8ビット11SB~18SB、ここでは80hexがアドレス値入力値として送信される。制御ステップ値テーブル403では、図7に示すように、この8ビットの入力値に対応する9ビットの出力値1FFhexを演算器405に出力する。演算器405は、60000hexから1FFhexを減算した5FE01hexの分周比値19ビットを得て、この上位9ビットの17Fhexとカウンタ下限値180hexを比較する。ここでは、上位9ビットの値がカウンタ下限値より小さいので、カウンタ下限値180hexを上位9bitに入力し、下位10bitに000hexを入力する。オン信号210がLの間、同様の処理が繰り返されるため、19bitレジスタ407において、C系統では60000hexが維持され、同様にしてM、Y、K系統では45400hexが維持される。尚、このとき分周セレクタ409は、初期値の駆動周波数180.5kHzM、Y、K130.2kHzCの圧電トランス駆動パルスを出力する。図9は、19bitレジスタ407が保持する19ビットの分周比値と、この分周比値によって駆動されたときに、圧電トランス208を採用するC系統の転写バイアス発生部163Cから出力される出力電圧転写バイアス電圧の関係を対応して示したデータであり、図10は、19bitレジスタ407が保持する19ビットの分周比値と、この分周比値によって駆動されたときに、圧電トランス204を採用するM、Y、K系統の転写バイアス発生部163M、163Y、163Kから出力される出力電圧転写バイアス電圧の関係を対応して示したデータである。この状態でオン信号210が上記した所定のタイミングでHになると、出力セレクタ412は、圧電トランス駆動パルスを圧電トランス駆動回路203に出力し、図9及び図10の各データに示すように、転写バイアス電圧が初期値下限値に相当220VM、Y、K54VCを出力する。一方比較器406は、これらの転写バイアス電圧に対応するADC414からの帰還電圧値10ビットが、K系統では目標値4000Vに対応する198hexより低い間、Y系統では目標値4500Vに対応する1CChexより低い間、M系統では目標値5000Vに対応する1FFhexより低い間、C系統では目標値6000Vに対応する265hexより低い間、それぞれH出力する。この間演算器405は、加算処理により19ビットレジスタ407が保持する19ビットの分周比値を増加し、圧電トランス駆動パルスの駆動周波数を下げていく。これにより図11に示すように、転写バイアス電圧は上昇し、やがて目標電圧を超えると、比較器404がL出力となり、演算器404の減算処理によって19ビットレジスタ407が保持する19ビットの分周比値を減少する。転写バイアス発生部163は、以上のような負帰還制御によって、高出力の転写バイアス電圧が、目標値データ211が設定する目標電圧値となるように動作する。以上のようにして、転写バイアス発生部163は、オン信号210がHとなる系統の転写バイアス電圧を速やかに目標値データ211が設定する目標電圧値となるように動作する。図7、図8において、メモリ460のアドレス00hex~F7hexまでが制御ステップ値テーブル403の保持データであり、このアドレス値の範囲は、分周器410が、19ビットレジスタ407が保持する19ビットの分周比値の上位9ビットの変化範囲100hex~1F7hexに基づいて変化範囲99.4kHz~195.3kHzの圧電トランス駆動パルスを出力する際の、分周比値のMSBを除く上位8ビットに相当する。例えば、オン信号210がLからHに立ち上がる際の圧電トランス駆動パルスは、カウンタ下限値テーブル402の保持値115hexM、Y、K180hexCに基づいて初期値の駆動周波数180.5kHzM、Y、K130.2kHzCが出力セレクタ412から出力されるが、このとき、分周比値のMSBを除く上位8ビットのアドレス値は、15hexM、Y、K80hexCとなり、C系統においてその目標値6000Vに近い5810Vを出力する際の分周比値72400hex図9参照におけるアドレス値はC9hexとなる。次に、制御ステップ値テーブル403のアドレス値入力値に対する9ビットデータ出力値の設定方法について説明する。転写バイアス発生部163は、例えばC系統での負帰還制御を開始すると、先ず駆動開始周波数130.2kHzで圧電トランス208を駆動して54Vの転写バイアス電圧を出力し、その後目標電圧である6000Vとなるまで、19ビットレジスタ407が保持する19ビットの分周比値にその時のアドレス値に対応する制御ステップ値テーブル403の9ビットデータ出力値を順次加算して更新してこれを増加する。駆動開始時、この時のアドレス値80hexの近傍では、加算が行われる1ステップ毎に図7に示すように、9ビットデータ出力値の1FFhexが加算され、分周比値が増加するにつれて1ステップ毎に加算される9ビットデータ出力値を減じてゆき、出力する転写バイアス電圧が4000Vとなる9ビット分周比値71C00hex上位9ビットは1C7hexのアドレス値C7hexでは、加算される9ビットデータ値は図8に示すように001hexとなる。このように、転写バイアス電圧4000Vを出力する分周比値71C00hex上位9ビット1C7hexのアドレス値C7hexでは、加算される9ビットデータ値は001hexとなり、上位9ビットに1プラスした分周比値72000hex上位9ビット1C8hexのアドレス値C8hexでも9ビットデータ値は001hexであってこのときの転写バイアス電圧は4900Vとなる。従って、この近辺では、1ステップ当たり分周比値が1001hexずつ変化するため、1ステップ当たりの変化電圧値は4900-4000V/1024×1=0.89Vとなる。尚、1024は、19ビットの分周比値の下位10ビットの変化量に相当する。一方、駆動開始時の転写バイアス電圧54Vを出力する分周比値60000hex上位9ビット180hexのアドレス値80hexでは、加算される9ビットデータ値は1FFhexとなり、上位9ビットに1プラスした分周比値60400hex上位9ビット181hexのアドレス値81hexでも9ビットデータ値は1FFhexであってこのときの転写バイアス電圧は56Vとなる。従って、この近辺では、1ステップ当たりの分周比値が5111FFhexずつ変化するため、1ステップ当たりの変化電圧値は、56-54V/1024×511=0.998Vとなる。以上のように、制御ステップ値テーブル403には、図11に示すように、駆動周波数に応じて非直線的に変化する出力特性を示す圧電トランス208C系統、204M、Y、K系統を使用する場合においても、少なくとも初期の出力電圧54VC系統、220VM、Y、K系統からそれぞれ周波数が減少して上限値7000VC系統、5000VM、Y、K系統となるまで、1ステップ当たりの変化電圧値が略一定、ここでは略1Vとなるように、制御ステップ値テーブル403の9ビットデータが設定されている。従って、負帰還制御によって、転写バイアス電圧値が目標電圧値を上下して変化する場合にも、その電圧変化量が略1V単位で変化するため、定電圧制御が保たれる。オン信号210がHからLになると、19ビットレジスタ407の19ビット分周比値が暫減されてカウンタ下限値テーブル402が保持するカウンタ下限値に戻され、次回の印字時オン信号210のオンのためのバイアス印加待機状態となる。次に、実際の制御ステップ値テーブル403の設定方法について説明する。図14、図15は、転写バイアス発生部163において、圧電トランス208C系統を用いた場合の、制御ステップ値テーブル403の数値の算出例を示す図である。19ビットレジスタ407が保持する19ビットの分周比値の整数値に相当する上位9ビット値、例えばDとD1に対応する転写バイアス電圧出力電圧の差出力電圧の変化量を実測により求め、1V変化するのに必要な分周比値を求める。DとD1に対応する転写バイアス電圧出力電圧の差は、19ビット分周比値が1024少数部分の10ビットに相当だけ変化して得られたのであるから、1024/出力電圧の変化量によって求める。制御ステップ値テーブル403は、こうして得た9ビットデータを、対応するアドレス値NのMSBを除いた8ビットに相当に予め保存したものである。同様にして、転写バイアス発生部163において、圧電トランス204M、Y、K系統を用いた場合の、制御ステップ値テーブル403の数値の算出例を図16に示す。以上のように制御ステップ値テーブル403の9ビットデータを設定することにより、上記した負帰還制御時の1ステップの電圧変化量を、その駆動周波数領域に拘らす略一定ここでは約1Vとすることが可能となる。また、図11に示すように、圧電トランス208C系統及び圧電トランス204M、Y、K系統は、各駆動周波数領域が互いに重複しないように、それらの仕様、及びコンデンサC340C系統及びコンデンサC305M、Y、K系統が設定されているため、1つの制御ステップ値テーブル403で両系統に対応することができる。以上のように、本実施の形態1の電源装置によれば、圧電トランスの駆動周波数/出力電圧特性が、図11に示すように、共振点近くで急峻に変化する領域と僅かに変化する領域を含むものであっても、1制御ステップ当たりの電圧変化を一定に保つことができるため、共振周波数付近の高い出力電圧から低い出力電圧まで広い範囲で安定した制御が可能となる。また、C系統とM、Y、K系統の駆動周波数領域が重複しないように設定されているため、1つの制御ステップ値テーブル403で、両系統の制御に対応することができる。実施の形態2.図17は、本発明に基づく実施の形態2の電源装置501を説明するブロック図であり、図18は、Y、K系統と同じ構成を有するM系統の転写バイアス発生部563Mの回路構成のみを、図19にC系統の転写バイアス発生部563Cの回路構成のみを、それぞれプリンタエンジン制御部153、出力制御部160と共に示す。この転写バイアス発生部563が前記した図4に示す実施の形態1での転写バイアス発生部163と主に異なる点は、出力電圧変換回路207が出力電流変換回路507にかわった点である。従って、出力電流変換回路507を採用する画像形成装置が、前記した実施の形態1の画像形成装置図1と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。図18に示すように、出力電流変換回路507Mにおいて、オペアンプ511のマイナス入力端子は、抵抗512を介してその出力端子に接続されると共に、整流回路205Mのダイオード306のアノード及びコンデンサ308の一方の端子に接続され、オペアンプ511の出力端子は、抵抗513を介して出力制御部160の5V入力の10ビットADC414の入力ポートADCMに接続されると共にコンデンサ514を介してアースされ、オペアンプ511のプラス入力端子は直接アースされている。抵抗512は100kΩであり、抵抗513とコンデンサ514とは平滑回路を構成している。図20に示すように出力制御部160の10ビットADC414は、このように構成された出力電流変換回路507から出力電流転写バイアス電流に応じて変化する帰還電圧信号を入力する。図19は、C系統の転写バイアス発生部563Cの回路構成をプリンタエンジン制御部153、出力制御部160と共に示した回路図である。前記したように、この転写バイアス発生部が、図18に示すM、Y、K系統の転写バイアス発生部と異なる点は、圧電トランス208の仕様、及びこれに伴うコンデンサ330の容量のみである。その他の構成では、出力制御部160の出力ポートOUTC及び入力ポートADCCがC系統になる以外は図18と同じであるため、図19のここでの説明は省略する。以上の構成において、転写バイアス発生部563は、転写ローラ17に供給される転写バイアス電流が所望の電流値となるように動作する。以下にその動作について説明する。図18において、抵抗314に流れる転写バイアス電流Iは、圧電トランス204Mの出力で制御され、同値の電流が抵抗512R=100kΩを流れる。オペアンプ511のマイナス端子は仮想接地となるため、オペアンプ511の出力電圧VはV=IRとなる。従って、例えば転写バイアス電流IがI=50μAのとき、オペアンプ511の出力電圧である帰還電圧VはV=5Vとなる。従って、例えばC、M、Y、Kの各系統の転写バイアス電流を10μAに定電流制御したい場合、図20に示す出力制御部160の5V入力の10ビットADC414が、このとき入力する帰還電圧1.0Vに対応する10ビットの0CChexを出力するため、プリンタエンジン制御部153は、各目標値データ10ビット211として、0CChexを出力すればよい。以上のようにして、転写バイアス発生部563は、プリンタエンジン制御部153から、例えば転写バイアス電流0A~50μAにデジタル値000~3FFhexが対応する10ビットの目標値データ211に基づいて、C、M、Y、Kの各系統の転写バイアス電流を出力することが可能となる。尚、ここでは、帰還電圧1Vが駆動バイアス電流10μAに相当するため、前記した実施の形態1での動作説明から、1制御ステップ当たりの電流変化を略一定に、約0.00510/2000μAに保つことができる。以上のように、本実施の形態2の電源装置によれば、圧電トランスの駆動周波数/出力電圧特性が、図11に示すように、共振点近くで急峻に変化する領域と僅かに変化する領域を含むものであっても、1制御ステップ当たりの電流変化を一定に保つことができるため、大きい出力電流から小さい出力電流まで広い範囲で安定した制御が可能となる。また、C系統とM、Y、K系統の駆動周波数領域が重複しないように設定されているため、1つの制御ステップ値テーブル403で、両系統の制御に対応することができる。"