アナログ特性の被測定部となる素子あるいは回路が少なくとも一つ形成された被測定部と、前記被測定部の前記素子あるいは回路のアナログ特性を測定するための測定回路とを備え、前記測定回路は、外部から給電を受けるとアナログ特性測定用の印加電圧を前記被測定部に出力する電源回路と、前記アナログ特性測定用の印加電圧に応じて前記被測定部の出力を取り込んでデジタルデータに変換して出力する変換回路と、を含んで構成されていることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記変換回路から出力される前記アナログ特性の測定結果のデジタルデータを記憶するための記憶部を備えたことを特徴とする半導体装置。請求項2に記載の半導体装置において、前記被測定部、前記測定回路が形成される第1のチップ領域と、前記記憶部が形成される第2のチップ領域と、前記第1のチップ領域の前記測定回路のデジタル信号の出力部と前記第2のチップ領域の前記記憶部のデータ入力部との間を電気的に接続する配線パターンとを備えたことを特徴とする半導体装置。請求項3に記載の半導体装置において、前記第1のチップ領域を複数備え、前記第2のチップ領域に形成される前記記憶部は、前記複数の第1のチップの前記測定回路の出力するデジタルデータがそれぞれ前記配線パターンを介して入力されるとこれを記憶するように設けられていることを特徴とする半導体装置。請求項2に記載の半導体装置において、前記被測定部、前記測定回路が形成される第1のチップ領域と、前記記憶部が形成される第2のチップ領域と、前記第1のチップ領域内に形成され、前記測定回路のデジタル信号の出力端子に接続される第1の電極パッドと、前記第2のチップ領域内に形成され、前記記憶部のデータ入力端子に接続される第2の電極パッドとを備え、前記第1の電極パッドと前記第2の電極パッドとのそれぞれに短絡用のプローブ針を接触させることで両者の間を電気的に接続可能に構成したことを特徴とする半導体装置。請求項5に記載の半導体装置において、前記第1の電極パッドを備えた前記第1のチップ領域を複数備え、前記第2のチップ領域に形成される前記記憶部は、前記複数の第1のチップの前記測定回路の出力するデジタルデータがそれぞれ前記第1の電極パッドと前記第2の電極パッドとの間をプローブ針で短絡接続されることにより入力され、前記アナログ特性データを記憶するように設けられていることを特徴とする半導体装置。請求項5または6に記載の半導体装置において、前記第2のチップ領域に形成され、前記複数の第1のチップ領域に対応してそのそれぞれの前記測定回路から出力されるデジタル信号を選択的に前記記憶部に入力するように設けられた選択回路部を備えたことを特徴とする半導体装置。請求項5ないし7のいずれかに記載の半導体装置において、前記複数の第1のチップ領域は、前記第2のチップ領域を中心としてその周囲に配置形成されていることを特徴とする半導体装置。請求項5ないし7のいずれかに記載の半導体装置において、前記複数の第1のチップ領域は、前記第2のチップ領域に対して列状に配置形成されていることを特徴とする半導体装置。請求項1ないし9のいずれかに記載の半導体装置において、前記測定回路は、前記アナログ特性として前記被測定部の直流の電流電圧特性を測定するように構成されていることを特徴とする半導体装置。請求項1ないし10のいずれかに記載の半導体装置において、前記測定回路は、前記アナログ特性として前記被測定部の交流の過渡特性を測定するように構成されていることを特徴とする半導体装置。請求項1ないし11のいずれかに記載の半導体装置において、前記測定回路は、外部から電源が印加されると、前記電源回路から供給される電源を前記被測定部に印加する過程と、前記被測定部の状態が安定するまで待機する過程と、前記被測定部の出力信号を測定する過程と、測定結果を前記変換回路に与えてデジタル信号に変換させる過程とからなる測定ステップを繰り返し実行するように構成され、前記測定ステップを実行する際には、前記電源回路から供給されるアナログ特性測定用の電源を、最初の測定ステップでは初期電圧を印加し、以後の測定ステップでは前回の測定ステップから予め設定された電圧だけ変化させた印加電圧を印加することを特徴とする半導体装置。半導体装置に設けられる素子あるいは回路からなる被測定部のアナログ特性を測定する半導体装置の測定方法であって、前記半導体装置に、前記被測定部の前記素子あるいは回路のアナログ特性を測定するための測定回路を設け、この測定回路に外部から給電を受けるとアナログ特性測定用の電源に変換して前記測定回路に供給する電源回路と、前記測定回路により測定されたアナログ特性の測定結果をデジタル信号に変換して出力する変換回路と設け、前記電源回路に対して外部から電源を供給することで、前記測定回路により、前記被測定部に対するアナログ特性測定用の電源として複数段階に分けて変化させる電圧を供給させ、電圧印加時の前記被測定部のアナログ出力を前記変換回路によりデジタル信号に変換してデジタルデータとして出力させることを特徴とする半導体装置の測定方法。請求項13に記載の半導体装置の測定方法において、前記電源回路に対して外部電源から給電プローブ針により電源を供給し、前記変換回路から出力されるデジタルデータをデータプローブ針により取り出すことを特徴とする半導体装置の測定方法。請求項13に記載の半導体装置の測定方法において、前記半導体装置にデジタルデータを記憶する記憶部を設け、前記電源回路に対して外部電源から給電プローブ針により電源を供給し、前記測定回路から出力されるデジタルデータを前記記憶部に記憶させ、前記被測定部の測定の終了後に前記記憶部に記憶したデジタルデータを外部に取り出すことを特徴とする半導体装置の測定方法。請求項15に記載の半導体装置の測定方法において、前記記憶部は複数の被測定部に対応して設けられていることを特徴とする半導体装置の測定方法。本発明は、上記事情を考慮してなされたもので、その目的は、半導体ウエハ上に形成された半導体装置の被測定部のアナログ電気特性をプローブ針で測定する際の誤差を極力低減することができる構成の半導体装置および半導体装置の測定方法を提供することにある。請求項1の半導体装置によれば、素子あるいは回路が形成された被測定部に対して、測定回路によりアナログ特性を測定することができる。この場合、測定回路の電源回路は、外部電源から給電を受けるとアナログ特性測定用の電源に変換して被測定部に供給し、被測定部から出力されるアナログ特性の出力は変換回路においてデジタルデータに変換される。これにより、被測定部に外部からプローブ針などを用いて直接給電したり、給電時の被測定部の出力をアナログ値としてプローブ針により直接取り出すことがなくなるので、接触抵抗や浮遊容量の影響で誤差を大きく伴う測定結果となるのを抑制することができる。また、これによってプローブ針を接触させて測定を行う構成とした場合でも、測定に悪影響を与えない電源供給を行えるとともに、データをデジタルで取り出すことで測定結果も悪影響を受けない状態で取得することができる。請求項2の半導体装置によれば、上記発明において、記憶部を設けて変換回路から出力されるデジタルデータを記憶させるようにしたので、一連のアナログ特性の測定で得られる測定結果を記憶部に一旦保存し、別途取り出すことで、特性測定のためにプローブ針などを接触保持させる時間を短縮できるとともに、測定をまとめて行った上で後からアナログ特性データを取り出すことができる。この場合、記憶部は測定回路や被測定部の近傍に配置することもできるし、離れた位置に配置することもできる。請求項3の半導体装置によれば、第1のチップ領域に被測定部および測定回路を配置し、第2のチップ領域に記憶部を設け、両者の間を配線パターンにより接続した状態に構成しているので、両者の間を別途に接続しなくてもデジタルデータとしてのアナログ特性の測定結果を記憶部に保存することができる。また、この場合でも、記憶部が測定回路の変換回路から離れた位置に配置されていても、デジタルデータを授受することから、配線パターンによる抵抗成分の影響を受けることが少ない。請求項4の半導体装置によれば、上記請求項3の発明において、第1のチップ領域が複数設けられた構成とし、それらの測定回路から出力されるデジタルデータは、第2のチップ領域の記憶部においてまとめて記憶するので、第2のチップ領域が全体に占める割合を過剰に増大させることなく実施することができる。請求項5の半導体装置によれば、請求項2の発明において、第1のチップ領域に被測定部および測定回路を配置し、第2のチップ領域に記憶部を配置し、第1のチップ領域内に測定回路のデジタル信号の出力端子に接続される第1の電極パッドを設け、第2のチップ領域内に記憶部のデータ入力端子に接続される第2の電極パッドを設け、第1の電極パッドと第2の電極パッドとの間を短絡用のプローブ針を接触させることで電気的に接続して短絡させることができるように構成しているので、測定時に記憶部に接続するためにプローブ針を使って接続することで被測定部のアナログ特性の測定結果をデジタルデータに変換したものとして記憶させることができる。また、これにより、第1のチップと第2のチップとの間を切断する場合にも配線による影響を受けることなく切断することができる。請求項6の半導体装置によれば、上記請求項5の発明において、第1の電極パッドを備えた第1のチップ領域を複数備え、第2のチップ領域に形成される記憶部は、複数の第1のチップの測定回路の出力するデジタルデータがそれぞれ第1の電極パッドと第2の電極パッドとの間をプローブ針で短絡接続されることにより入力され、アナログ特性データを記憶するように設けられているので、第2のチップ領域に形成している記憶部に対して複数の第1のチップ領域に設けられた測定回路からのアナログ特性データをまとめて記憶させることができる。請求項7の半導体装置によれば、上記請求項5及び6の発明において、第2のチップ領域に形成され、複数の第1のチップ領域に対応してそのそれぞれの測定回路から出力されるデジタル信号を選択的に記憶部に入力するように設けられた選択回路部を備えているので、第2のチップ領域の記憶部は、選択回路部により、複数の第1のチップ領域に設けられた変換回路からのアナログ特性データを、第1のチップ領域毎に選択的に記憶することができる。請求項8の半導体装置によれば、上記請求項5ないし7の発明において、複数の第1のチップ領域を、第2のチップ領域を中心としてその周囲に配置形成したので、複数の第1のチップ領域のそれぞれの測定回路から第2のチップ領域の記憶部に対してほぼ同じ距離で接続することができ、記憶部単位で周囲の第1のチップ領域のアナログ特性データを管理することができる。請求項9の半導体装置によれば、上記請求項ないし7の発明において、複数の第1のチップ領域を、第2のチップ領域に対して列状に配置形成したので、複数の第1のチップ領域のアナログ特性データを列ごとに保持して管理することができる。請求項10の半導体装置によれば、上記請求項1ないし9の発明において、測定回路を、アナログ特性として被測定部の直流の電流電圧特性を測定するように構成しているので、被測定部のアナログ特性をカーブトレーサのような交流的な測定をするのではなく、実際の直流を通電したときのデータとして測定することができ、しかも、カーブトレーサのような測定電源出力を掃引して印加する方式の装置を用いることなくデータを取得することができる。請求項11の半導体装置によれば、請求項1ないし10の発明において、測定回路を、アナログ特性として被測定部の交流の過渡特性を測定するように構成したので、プローブ針などの接触抵抗や浮遊容量の影響を受けることなく測定用の電圧を印加し、且つ被測定部からの出力を測定することができ、被測定部が回路を構成している場合などで、より正確な交流過渡特性を測定することができる。請求項12の半導体装置によれば、請求項1ないし11の発明において、測定回路を、外部から電源が印加されると、電源回路から供給される電源を被測定部に印加する過程と、被測定部の状態が安定するまで待機する過程と、被測定部の出力信号を測定する過程と、測定結果を変換回路に与えてデジタル信号に変換させる過程とからなる測定ステップを繰り返し実行するように構成し、測定ステップを実行する際には、電源回路から供給されるアナログ特性測定用の電源を、最初の測定ステップでは初期電圧を印加し、以後の測定ステップでは前回の測定ステップから予め設定された電圧だけ変化させた印加電圧を印加するように構成したので、被測定部に印加電圧を静的に与えてアナログ特性を得ることができ、印加電圧を徐々に変化させることで所定範囲の印加電圧を印加したときの各印加電圧における電流特性を得ることができ、これによってカーブトレーサのような掃引型の測定装置で測定したのと同等のデータをデジタルデータとして得ることができる。請求項13の半導体装置の測定方法によれば、半導体装置に設けられる素子あるいは回路からなる被測定部のアナログ特性を測定する半導体装置の測定方法であって、半導体装置に、被測定部の素子あるいは回路のアナログ特性を測定するための測定回路を設け、この測定回路に外部から給電を受けるとアナログ特性測定用の電源に変換して測定回路に供給する電源回路と、測定回路により測定されたアナログ特性の測定結果をデジタル信号に変換して出力する変換回路と設け、電源回路に対して外部から電源を供給することで、測定回路により、被測定部に対するアナログ特性測定用の電源として複数段階に分けて変化させる電圧を供給させ、電圧印加時の前記被測定部のアナログ出力を変換回路によりデジタル信号に変換してデジタルデータとして出力させるので、被測定部のアナログ特性の測定を半導体装置に設けた測定回路により測定することができ、プローブ針などによる測定と異なり、接触抵抗や浮遊容量の影響を受けない状態で測定をすることができる。請求項14の半導体装置の測定方法によれば、請求項13の発明において、電源回路に対して外部電源から給電プローブ針により電源を供給し、変換回路から出力されるデジタルデータをデータプローブ針により取り出すようにしているので、被測定部に対するアナログ特性の測定に支障のない電源供給を行えるとともに、プローブ針によるアナログ特性のデータの取得をデジタルデータとして取り出すことができるので、接触抵抗や浮遊容量の影響を受けにくい状態で正確なデータを得ることができる。請求項15の半導体装置の測定方法によれば、請求項13の発明において、半導体装置にデジタルデータを記憶する記憶部を設け、電源回路に対して外部電源から給電プローブ針により電源を供給し、変換回路から出力されるデジタルデータを記憶部に記憶させ、被測定部の測定の終了後に記憶部に記憶したデジタルデータを外部に取り出すようにしたので、測定したアナログ特性のデータを記憶部にデジタルデータとして記憶し、これを外部に取り出せるので、一連の測定を一括して行えるとともに、測定後にアナログ特性のデータを一括して取り出せる。請求項16の半導体装置の測定方法によれば、請求項15の発明において、記憶部は複数の被測定部に対応して設けられるので、記憶部を複数の被測定部に対して一括して設けることで、省スペース化を図れるとともに、データ取得を一括して行うことができる。第1の実施形態以下、本発明の第1の実施形態について図1~図3を参照して説明する。図1は、半導体ウエハW上に多数形成される半導体装置である半導体チップ1および半導体チップ2を示している。半導体チップ1および2は、それぞれ第1および第2のチップ領域として設けられるもので、スクライブラインWsを介して隣接する位置には位置されている。半導体チップ1には、被測定部3である半導体素子3aや回路3bなどが多数設けられており、これらのアナログ特性を測定するための測定回路4が設けられている。測定回路4と被測定部3である各半導体素子3a、回路3bとの間は測定用の配線パターン5により接続されている。測定回路4には、配線4aを介して電極パッド4bが設けられ、外部電源からのプローブ針Pa、Pbによる所定電圧の給電を受けるように構成される。なお、半導体チップ1には、上記の構成に加えて、被測定部3とともに回路を構成する他の半導体素子などが設けられている。半導体チップ2には、記憶部としての不揮発性メモリ6が設けられている。この不揮発性メモリ6は、電気的に書き換え可能で電源を切っても記憶状態が保持される不揮発性のメモリからなる。また、不揮発性メモリ6は、半導体ウエハWのスクライブラインWsを跨いで半導体チップ1の測定回路4との間に設けられた配線パターン7により電気的に接続されている。不揮発性メモリ6には、配線パターン6aと電極パッド6bとが設けられており、外部からデータを取り出すことができるように構成されている。なお、図示では2個の電極パッド6bを示しているが、データ取り出しのために3個以上の電極パッド6bを設ける構成とすることもできる。図2は測定回路4のブロック構成を示すもので、電源回路としての印加電圧調整回路8は、被測定部3の半導体素子3aあるいは回路3bに対する測定用印加電圧を生成する回路で、外部電源から電極パッド4b、配線4aを介して給電される。この印加電圧調整回路8は、昇圧回路を含んだ構成とされ、クロック回路9からのクロックを基準として所定電圧の外部電源から被測定部3のアナログ特性の測定に必要な広い範囲の測定用印加電圧を生成し、初期印加電圧から徐々に変化させて配線5を介して被測定部3に印加したり、あるいは回路3bの過渡特性を測定するためのパルス信号などを印加したりするように構成されている。被測定部のアナログ特性を示す出力は、配線5を介して入力され、増幅回路10において信号レベルを増幅し、変換回路としてのAD変換回路11によりデジタルデータに変換する。このとき、AD変換回路11は、サンプリングタイミング制御回路12から所定のサンプリング周期でアナログ信号をデジタル信号に変換する。サンプリングタイミング制御回路12は、クロック回路9から与えられるクロック信号でサンプリングタイミング信号を生成する。AD変換回路11から出力されるデジタル信号は、メモリ制御回路13において不揮発性メモリ6に書き込み記憶される。配線パターン7は、データを送信するラインと、書き込みや消去などの制御を行うための制御ラインから構成される。なお、上記の測定回路4の構成においては、被測定部となる半導体素子3aあるいは回路3bに対する複合的な構成として示していないが、複数の配線パターン5を切り替えて被測定部3に接続し、それぞれからアナログ特性の信号を入力できるように構成されている。また、どの被測定部3からの出力かに応じて不揮発性メモリ6の所定の記憶領域に記憶させるように構成されている。図3は実際のアナログ特性の測定で行われる手順を示すもので、測定に際しては、半導体チップ1の電極パッド4bに外部電源印加用のプローブ針Pa、Pbを接触させて給電状態にすることで測定プログラムが開始される。ここでは、被測定部3として半導体素子3aのアナログ特性である電流電圧特性を測定する場合の流れについて説明する。測定回路4においては、外部電源が供給されると、印加電圧調整回路8において半導体素子3aに対する測定用初期電圧を生成し、配線5を介して印加するS1。測定用初期電圧を印加した状態で半導体素子3aの状態が安定するまで所定時間待機しS2、その後、配線5を介してアナログ特性の出力を増幅回路10に入力するS3。AD変換回路11は、増幅回路10により増幅されたアナログ特性の信号をデジタルデータに変換してメモリ制御回路13に出力するS4。メモリ制御回路13は、不揮発性メモリ6の所定のアドレスにアナログ特性のデジタルデータを記憶させるS5。以後、印加電圧調整回路8において、測定用初期電圧を所定電圧だけ変化させた測定用電圧に変更して生成し、これを半導体素子3aに再び印加するS6、S7。そして、前述のステップS2~S5を繰り返し実行することで変更設定した測定用電圧を印加したときのアナログ特性の信号を検出してデジタルデータに変換した上で不揮発性メモリ6に記憶させる。このようにして測定用電圧の印加の全パターンが終了するとS6でYES、一連のアナログ特性のデジタルデータが不揮発性メモリ6に記憶され、測定処理を終了する。そして、次のアナログ特性の測定項目がある場合には、別のプログラムに従って半導体素子3aのアナログ特性を同様にして測定し、測定が終了した場合には、別の半導体素子3aあるいは回路3bのアナログ特性の測定処理を実施するようになる。ここで、アナログ特性としては、直流の静的な電圧を印加してそのときの電流値を測定する場合や、交流の動的な特性を測定するためのパルス信号などを印加してそのときの出力を測定する場合などが想定されており、これらに対応した印加電圧を生成して測定処理を行うように構成されている。直流の電流電圧特性のようなアナログ特性としては、例えば、オフ状態での電流電圧特性や、逆方向特性などや、オン状態での電流電圧特性などがある。また、交流的なアナログ特性としては、スイッチング特性や、位相余裕度など種々の特性の測定が対象として考えられる。このようにして半導体チップ1内の全ての被測定部3についてアナログ特性の測定が終了すると、一連の測定処理が終了する。測定された各被測定部3のアナログ特性のデジタルデータは不揮発性メモリ6内に記憶保続された状態となる。なお、測定処理は、一連の測定を1回行う構成とすることもできるし、複数回同じ測定処理を繰り返すことで信頼性の高いデータを得るようにしても良い。この後、不揮発性メモリ6に設けられたデータ取り出し用の電極パッド6b、6bにプローブ針を接触させて内部に記憶されたアナログ特性のデジタルデータを取り出すことができる。このとき、読み出す情報はデジタルデータであるので、プローブ針による接触抵抗や浮遊容量の影響を受けにくい状態で一括して取得することができる。このような本実施形態によれば、半導体ウエハW上に形成された半導体チップ1の被測定部3に対してアナログ特性の測定を行ってデジタルデータに変換する測定回路4と、デジタルデータとして半導体チップ2の不揮発性メモリ測定6に記憶させる構成としたので、プローブ針による所定電圧の外部電源の供給を行うだけで、測定回路4によりアナログ特性測定用の印加電圧を生成して順次印加することができ、プローブ針から直接測定用印加電圧を与える場合と異なり、接触抵抗や浮遊容量の影響を受けるのを極力低減した状態で測定を行うことができる。発明者らの測定では、従来方式によるプローブを用いたアナログ特性の測定では、接触抵抗や寄生容量などの影響で、測定誤差が10~20程度発生していたものが、数程度まで低減させることができている。寄生容量については、従来方式で100pF程度あったものが、本実施形態の構成によると1pF程度まで抑制することができている。また、測定結果のアナログ特性の信号をデジタルデータに変換した状態で記憶させるので、データの取り出しに際しても接触抵抗や浮遊容量の影響を受けることなく取得することができる。そして、アナログ特性のデジタルデータを一括して不揮発性メモリ6に記憶させた状態とするので、その間、プローブ針などの接触部分を介した状態としていないので、接触不良などの状態によるデータ取得失敗を無くして、迅速且つ正確な測定が行えるとともに、データの取り出しも一括して迅速に行うことができる。さらに、被測定部3の半導体素子3aあるいは回路3bのアナログ特性を上記したような処理手順で測定するので、結果としてカーブトレーサやパラメータアナライザのような測定装置で測定したのと同等のデータを得ることができ、測定系の簡素化、低コスト化も図れるようになり、データ処理においても直接パソコンなどに取り込んでデジタルデータとして簡単に処理をすることができるようになる。なお、上記実施形態においては、測定回路4による測定処理を、図3に示すプログラム処理的な流れとして制御機能部によりプログラムによる処理で行うこともできるし、ハードウェア構成により実現することも可能である。第2の実施形態図4は本発明の第2の実施形態を示すもので、第1の実施形態と異なるところは、半導体チップ2に設けた不揮発性メモリ6に対して複数個の半導体チップ11a~1dの4個を周囲に配置した構成としたところである。半導体チップ1a~1dは、第1の実施形態で示した半導体チップ1と同じもので、半導体チップ2の四辺部のスクライブラインWsを介して隣接する位置に配置されている。また、半導体チップ2には、不揮発性メモリ6に加えて選択回路部としてのセレクタ回路14が設けられている。セレクタ回路14は、4個の半導体チップ1a~1dの各測定回路4から配線パターン7a~7dによって接続されており、回路内部にて切り替え選択をして不揮発性メモリ6にデータを転送してチップ毎に記憶させる。各半導体チップ1a~1dの被測定部3のアナログ特性の測定に際しては、第1の実施形態と同様にして、外部電源をプローブ針Pa、Pbを測定回路4の電極パッド4b、4bに接触させて給電することで行われる。各半導体チップ1a~1dの測定回路4においては、外部電源が供給されるとチップ内の被測定部3である半導体素子3aあるいは回路3bのアナログ特性の測定を開始する。アナログ特性の測定は、図3に示した手順にて測定用印加電圧が順次印加され、各測定用印加電圧の印加時に得られる測定結果をデジタルデータに変換して半導体チップ2に転送する。半導体チップ2では、セレクタ回路14において入力された半導体チップ1a~1dに応じて記憶アドレスを振り分けて不揮発性メモリ6に転送して記憶させる。不揮発性メモリ6内に各半導体チップ1a~1d別に記憶した被測定部3のアナログ特性のデジタルデータは、電極パッド6b、6bにプローブ針を接触させて取り出すことができる。このような第2の実施形態によれば、複数の半導体チップ1a~1dの被測定部3のアナログ特性のデジタルデータを、セレクタ回路14を設けてチップ毎に一括して不揮発性メモリ6に記憶させるようにしたので、第1の実施形態の効果に加えて、4個の半導体チップ1a~1dに1個の半導体チップ2を設ける構成でアナログ特性のデータを一括して記憶させることができる。また、このように1つのブロックで5個のチップを十字状に配置するので、同様の他のブロックを配置する場合においても、多数のブロックを無駄なスペースを発生させることなく隙間なく配置をすることができる。なお、この実施形態では、1個の半導体チップ2に対して4個の半導体チップ1a~1dを配置する構成としたが、これに限らず、2個や3個としても良いし、あるいは5個以上配置する構成としても良く、例えば8個を配置することでまとまったブロックを構成することもできる。第3の実施形態図5は本発明の第3の実施形態を示すもので、第2の実施形態と異なるところは、4個の半導体チップ1a~1dを列状に配置したところである。この場合には、半導体チップ2を中心として、その両側の一方側に半導体チップ1a、1bを配置し、反対側に半導体チップ1c、1dを配置している。各半導体チップ1a~1dの測定回路4は、配線パターン7a~7dをそれぞれ介して半導体チップ2のセレクタ回路14に電気的に接続されている。各半導体チップ1a~1dの電極パッド4bおよび半導体チップ2の電極パッド6bは図示を省略している。以上のような構成を採用するので、第1の実施形態における作用効果を得る事ができるとともに、第2の実施形態における作用効果も得ることができる。また、同様に、複数のブロックを配置する場合も隙間なく配置することができる。なお、この実施形態においても、4個の半導体チップ1a~1dに限らず、所望する個数の半導体チップ1を配置する構成とすることができる。また、配線パターン7a~7dは、直接半導体チップ2のセレクタ回路14に接続する構成としたが、例えば、半導体チップ1a1dにおいては、半導体チップ1b1cの測定回路4に接続する構成とし、半導体チップ1b1cの測定回路4を経由してセレクタ回路14に転送するように構成しても良い。第4の実施形態図6は本発明の第4の実施形態を示すもので、第1の実施形態と異なるところは、半導体チップ2を設ける代わりに、アナログ特性のデジタルデータを直接取得するようにしたところである。すなわち、半導体チップ1の測定回路4には、例えば2本のデータ取り出し用の配線パターン4cが導出されその先端に電極パッド4dが設けられた構成とされている。電極パッド4dは、デジタルデータを取得するためのプローブ針Pc、Pdが接触できるように設けられている。上記構成としているので、アナログ特性の測定で、各測定用印加電圧の印加時に得られる測定結果がデジタルデータに変換されると、そのデジタルデータはプローブ針Pc、Pdにより外部に取り出すことができる。このようにして、順次測定されるアナログ特性のデータはデジタルデータとしてプローブ針Pc、Pdにより直接取り出すことができる。この場合に、プローブ針Pa、Pbにより外部電源を供給し、プローブ針Pc、Pdにより測定データを取り出すという構成においては、従来のプローブ針による半導体ウエハW上の半導体チップの測定という外見上では同じであるが、外部電源は測定回路4において測定用印加電圧に変換されて被測定部3に与えられ、その時の測定結果はデジタルデータに変換した状態で取り出すことができるので、プローブ針の接触による接触抵抗の影響や浮遊容量の影響を受けたり、取り出すデータがノイズなどにより影響を受けたりすることを極力防止して、正確なアナログ特性の測定を行うことができる。なお、測定に用いるデータ取り出し用のプローブPc、Pdは、2本に限らず、必要に応じて複数本用いて行うことができる。第5の実施形態図7は本発明の第5の実施形態を示すもので、第1の実施形態と異なるところは、半導体チップ1と2との間の配線パターン7を設ける代わりに、データ転送用の短絡状態を形成するプローブ針Pe、Pfを接続することで測定を行う構成としたところである。この場合には、半導体チップ1においては、測定回路4のデジタルデータを出力する部分に配線パターン4cを設け、その先端に電極パッド4dを形成している。また、半導体チップ2においては、不揮発性メモリ6のデータを取り込む部分に配線パターン6aを設け、その先端に電極パッド6bを形成している。そして、電極パッド4dと6bとにそれぞれ電気的に短絡接続しているプローブ針Pe、Pfを接触させ、測定回路4からデジタルデータを不揮発性メモリ6に転送するようにしている。なお、ここでは電極パッド4dと6bとの一対を設ける構成としているが、データ転送に必要な数の電極パッドを設け、それらの間を短絡接続したプローブ針を接触させることで両者の間を接続するようにすれば良い。このような第5の実施形態によれば、第1の実施形態と同様の作用効果が得られるとともに、半導体チップ1と2との間に配線パターンを設けないので、スクライブラインWsを跨ぐ配線パターンを設ける第2の実施形態の構成に比べ、各半導体チップ1をスクライブして分離する場合でも、切断後の半導体チップ1に配線パターン部分での短絡状態の発生などを起こすのを回避でき、スクライブ後にそのまま製品として利用することができるようになる。第6の実施形態図8は本発明の第6の実施形態を示すもので、第4の実施形態と異なるところは、半導体チップ1と2との間の電気的接続を配線パターンによらず、プローブ針Pc、Pdの接触により短絡状態を形成するようにしたところである。測定を行う半導体チップ1a~1dのいずれかに図示していない外部電源からの電源供給を行うと、測定回路4は前述同様の測定処理を開始する。セレクタ回路14は、プローブ針Pc、Pdにより短絡された半導体チップ1a~1dのいずれかの測定回路4から出力されるアナログ特性のデジタルデータを入力して不揮発性メモリ6に記憶させる。このような第6の実施形態によっても、第4の実施形態と同様の作用効果を得る事ができるとともに、第5の実施形態の効果も得ることができる。他の実施形態なお、本発明は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。半導体チップ1には、被測定部3として半導体素子3aおよび回路3bが設けられたものとして説明したが、これに限らず、半導体素子3aのみのものでも良いし、回路3bのみのものでも良い。また、被測定部3として、複数のものを設ける構成で示したが、被測定部としては半導体素子3aあるいは回路3bが1個だけ配置されたものにも適用できる。アナログ特性の測定内容として、静特性である電流電圧特性と動特性である過渡特性を測定する場合を示したが、他のアナログ特性のデータを取得する場合にも適用できる。上記各実施形態は、さらに他の実施形態との組み合わせによる実施形態とすることもできる。