互いに対向する第1主面および第2主面を有し、かつ互いに隣り合うダイオード活性領域とエッジターミネーション領域とを有する半導体基板と、前記ダイオード活性領域において前記半導体基板内に形成された第1導電型の第1領域と、前記ダイオード活性領域において前記第1領域とともにダイオードを構成するように前記半導体基板の前記第1主面に形成された第2導電型の第2領域と、前記エッジターミネーション領域において前記半導体基板内に形成された第1導電型の第3領域と、前記エッジターミネーション領域において前記半導体基板の前記第1主面に形成されたエッジターミネーションとなる第2導電型の第4領域とを備え、前記第1領域と前記第3領域とは、前記第4領域とpn接合を構成する第1導電型のドリフト領域を共有しており、前記第1領域と前記第3領域とは、前記第2主面に位置し、かつ前記ドリフト領域より第1導電型不純物の濃度が高い第1導電型の第5領域を共有しており、前記第3領域における前記ドリフト領域のキャリアライフタイムが、前記第1領域における前記ドリフト領域のキャリアライフタイムよりも短くなるように、前記第3領域の前記ドリフト領域中の単位体積あたりの結晶欠陥の数が、前記第1領域の前記ドリフト領域中の単位体積あたりの結晶欠陥の数より多い、半導体装置。前記エッジターミネーション領域における前記キャリアライフタイムの平均値は1.0μsec以下である、請求項1に記載の半導体装置。前記第1領域と前記第3領域とは、前記ドリフト領域と前記第5領域との間に位置し、かつ前記第5領域より第1導電型不純物の濃度が低く、前記ドリフト領域より第1導電型不純物の濃度が高い第1導電型の第6領域を共有している、請求項1または2に記載の半導体装置。互いに対向する第1主面および第2主面を有し、かつ互いに隣り合うダイオード活性領域とエッジターミネーション領域とを有する半導体基板と、前記ダイオード活性領域において前記半導体基板内に形成された第1導電型の第1領域と、前記ダイオード活性領域において前記第1領域とともにダイオードを構成するように前記半導体基板の前記第1主面に形成された第2導電型の第2領域と、前記エッジターミネーション領域において前記半導体基板内に形成された第1導電型の第3領域と、前記エッジターミネーション領域において前記半導体基板の前記第1主面に形成されたエッジターミネーションとなる第2導電型の第4領域とを備え、前記第1領域と前記第3領域とは、前記第4領域とpn接合を構成する第1導電型のドリフト領域を共有しており、前記第1領域は前記ドリフト領域よりも第1導電型不純物の濃度が高い第1導電型の第5領域を有しており、前記エッジターミネーション領域では前記第2主面に前記ドリフト領域が形成されており、前記ダイオード活性領域では前記第2主面に前記第5領域が形成されている、半導体装置。前記ダイオード活性領域の前記第2主面において前記第5領域と隣り合うように形成された第2導電型の逆導電型領域をさらに備え、前記第1領域は、前記第5領域および前記逆導電型領域と前記ドリフト領域との間に位置し、かつ前記第5領域より第1導電型不純物の濃度が低く、前記ドリフト領域より第1導電型不純物の濃度が高い第1導電型の第6領域を有している、請求項4に記載の半導体装置。前記第5領域の直上に位置する前記第6領域の領域と前記逆導電型領域の直上に位置する前記第6領域の領域とは異なる第1導電型不純物の濃度を有している、請求項5に記載の半導体装置。前記第2主面における前記ダイオード活性領域の総面積に対して前記逆導電型領域の面積が占める割合は20以上95以下である、請求項5または6に記載の半導体装置。互いに対向する第1主面および第2主面を有し、かつ互いに隣り合うダイオード活性領域とエッジターミネーション領域とを有する半導体基板と、前記ダイオード活性領域において前記半導体基板内に形成された第1導電型の第1領域と、前記ダイオード活性領域において前記第1領域とともにダイオードを構成するように前記半導体基板の前記第1主面に形成された第2導電型の第2領域と、前記エッジターミネーション領域において前記半導体基板内に形成された第1導電型の第3領域と、前記エッジターミネーション領域において前記半導体基板の前記第1主面に形成されたエッジターミネーションとなる第2導電型の第4領域とを備え、前記第1領域と前記第3領域とは、前記第4領域とpn接合を構成する第1導電型のドリフト領域を共有しており、前記第1領域は前記ドリフト領域よりも第1導電型不純物の濃度が高い第5領域を有しており、さらに前記ダイオード活性領域の前記第2主面において前記第5領域と隣り合うように形成された第2導電型の第1逆導電型領域と、前記エッジターミネーション領域の前記第2主面に形成された第2導電型の第2逆導電型領域とを備え、前記第1領域と前記第3領域とは、前記第5領域より第1導電型不純物の濃度が低く、かつ前記ドリフト領域より第1導電型不純物の濃度が高い第1導電型の第6領域を共有しており、前記第6領域は、前記ダイオード活性領域においては前記第5領域および前記第1逆導電型領域と前記ドリフト領域との間に位置し、かつ前記エッジターミネーション領域においては前記第2逆導電型領域と前記ドリフト領域との間に位置しており、前記第5領域の直上に位置する前記第6領域の領域と前記第1逆導電型領域の直上に位置する前記第6領域の領域とは異なる第1導電型不純物の濃度を有している、半導体装置。前記第2主面における前記ダイオード活性領域の総面積に対して前記第1逆導電型領域の面積が占める割合は20以上95以下である、請求項8に記載の半導体装置。前記第4領域は、前記第1主面において互いに間隔をあけて形成された複数の第2導電型領域を有している、請求項1~9のいずれかに記載の半導体装置。前記第4領域は、前記第2領域と接触するように形成されている、請求項1~9のいずれかに記載の半導体装置。前記第4領域における第2導電型不純物の濃度は、前記第2領域における第2導電型不純物の濃度よりも低い、請求項11に記載の半導体装置。しかし、特開2009-283781号公報の半導体装置においては、オン状態としたときにダイオードの主要な領域アノードとカソードとに挟まれたドリフト層に流れる順方向電流が減少する可能性がある。これにより、オン状態としたときにドリフト層に蓄積されるキャリア密度が減少することにより、ダイオードに本来流れるべき電流量が減少する可能性がある。本発明は、以上の問題に鑑みなされたものである。その目的は、ダイオードに流れる順方向電圧降下上昇を招かず、ダイオードをオン状態からオフ状態に切り替えるリカバリー動作時の、ガードリングなどのエッジターミネーションの近傍における破壊耐量が向上される半導体装置を提供することである。本発明の一の局面にしたがう半導体装置は、半導体基板と、第1導電型の第1領域と、第2導電型の第2領域と、第1導電型の第3領域と、第2導電型の第4領域と、第1導電型の第5領域とを備える。半導体基板は、互いに対向する第1主面および第2主面を有し、かつ互いに隣り合うダイオード活性領域とエッジターミネーション領域とを有する。第1領域は、ダイオード活性領域において半導体基板内に形成される。第2領域は、ダイオード活性領域において第1領域とともにダイオードを構成するように半導体基板の第1主面に形成される。第3領域は、エッジターミネーション領域において半導体基板内に形成される。第4領域は、エッジターミネーション領域において半導体基板の第1主面に形成されたエッジターミネーションとなる領域である。第5領域は、第1領域と第3領域とのうち第2主面に位置し、かつ第1領域と第3領域とが共有するドリフト領域より第1導電型不純物の濃度が高い。上記第3領域におけるドリフト領域のキャリアライフタイムが、第1領域におけるドリフト領域のキャリアライフタイムよりも短くなるように、第3領域のドリフト領域中の単位体積あたりの結晶欠陥の数が、第1領域のドリフト領域中の単位体積あたりの結晶欠陥の数より多い。本発明の他の局面にしたがう半導体装置は、半導体基板と、第1導電型の第1領域と、第2導電型の第2領域と、第1導電型の第3領域と、第2導電型の第4領域とを備える。半導体基板は、互いに対向する第1主面および第2主面を有し、かつ互いに隣り合うダイオード活性領域とエッジターミネーション領域とを有する。第1領域は、ダイオード活性領域において半導体基板内に形成される。第2領域は、ダイオード活性領域において第1領域とともにダイオードを構成するように半導体基板の第1主面に形成される。第3領域は、エッジターミネーション領域において半導体基板内に形成される。第4領域は、エッジターミネーション領域において半導体基板の第1主面に形成されたエッジターミネーションとなる領域である。上記第1領域と第3領域とは第1導電型のドリフト領域を共有している。上記第1領域はドリフト領域よりも第1導電型不純物の濃度が高い第1導電型の第5領域を有している。上記エッジターミネーション領域では第2主面にドリフト領域が形成されており、ダイオード活性領域では第2主面に第5領域が形成されている。本発明のさらに他の局面にしたがう半導体装置は、半導体基板と、第1導電型の第1領域と、第2導電型の第2領域と、第1導電型の第3領域と、第2導電型の第4領域とを備える。半導体基板は、互いに対向する第1主面および第2主面を有し、かつ互いに隣り合うダイオード活性領域とエッジターミネーション領域とを有する。第1領域は、ダイオード活性領域において半導体基板内に形成される。第2領域は、ダイオード活性領域において第1領域とともにダイオードを構成するように半導体基板の第1主面に形成される。第3領域は、エッジターミネーション領域において半導体基板内に形成される。第4領域は、エッジターミネーション領域において半導体基板の第1主面に形成されたエッジターミネーションとなる領域である。上記第1領域と第3領域とは第1導電型のドリフト領域を共有している。上記第1領域はドリフト領域よりも第1導電型不純物の濃度が高い第5領域を有している。上記ダイオード活性領域の第2主面において第5領域と隣り合うように形成された第2導電型の第1逆導電型領域と、エッジターミネーション領域の第2主面に形成された第2導電型の第2逆導電型領域とを備える。上記第1領域と第3領域とは、第5領域より第1導電型不純物の濃度が低く、ドリフト領域より第1導電型不純物の濃度が高い第1導電型の第6領域を共有している。上記第6領域は、ダイオード活性領域においては第5領域および第1逆導電型領域とドリフト領域との間に位置し、かつエッジターミネーション領域においては第2逆導電型領域とドリフト領域との間に位置している。上記第5領域の直上に位置する第6領域の領域と第1逆導電型領域の直上に位置する第6領域の領域とは異なる第1導電型不純物の濃度を有している。本発明の一の局面にしたがう半導体装置によれば、ダイオードの活性領域に流れる電流の量を確保しつつ、エッジターミネーション領域とダイオード活性領域との境界部における電流密度の増加を抑制し、当該境界部における温度上昇による熱破壊を抑制することができる。つまり当該境界部における破壊耐量が向上される。本発明の他の局面およびさらに他の局面にしたがう半導体装置によれば、上記の効果に加えて、順電圧降下VFが低減され、かつリカバリー時の発振が抑制される。以下、本発明の実施の形態について図に基づいて説明する。実施の形態1図1を参照して、本実施の形態の半導体装置ダイオードは、ダイオード活性領域と、エッジターミネーション領域とを備えている。エッジターミネーション領域は、平面視においてダイオード活性領域を取り囲んでいる。図2は、図1のII-II線に沿った断面図である。図2を参照して、本実施の形態の第1実施例に係る半導体装置は、半導体基板1を有している。半導体基板1は、たとえばシリコンの単結晶からなり、互いに対向する第1主面と第2主面とを有し、かつ上記ダイオード活性領域とエッジターミネーション領域とを有している。ダイオード活性領域は、n型第1導電型の領域第1領域と、p型第2導電型の領域第2領域とが接合されることにより、pn接合ダイオードを構成している。具体的には、n型の領域として、nドリフト層10ドリフト領域と、n層2第5領域と、n型層3第6領域とを有している。nドリフト層10は、半導体基板1内に形成されており、かつ半導体基板1の主要部分をなす領域である。n層2は半導体基板1の第2主面下側の主面から所定の深さにわたって形成されている。n型層3はn層2の上、より具体的にはnドリフト層10とn層2との間に位置するように形成されている。n層2が形成されることにより、カソード電極29とのコンタクト抵抗の値が低減される。またnドリフト層10とn層2との間にn型層3が形成されることにより、n型層3をnドリフト層10とn層2とのバッファ層として機能させることができる。また半導体基板1は、p型の領域第2領域として、p型領域4を有している。p型領域4は、半導体基板1の第1主面上側の主面からたとえば1.0~10.0μmの深さにわたって形成されている。n型層3の不純物濃度のピーク値は、nドリフト層10の不純物濃度のピーク値に比べて高い。またn層2の不純物濃度のピーク値は、n型層3の不純物濃度のピーク値に比べて高い。たとえばnドリフト層10の濃度は1×1012~1×1015cm3であり、n型層3のピーク濃度は1×1016~1×1017cm3である。またピーク濃度とは、当該領域における最大濃度である。またn層2の表面濃度n層2とカソード電極29との界面における不純物濃度は1×1018~1×1020cm3であり、p型領域4におけるp型不純物の表面濃度は1×1016~1×1018cm3である。n型層3の深さは20.0~30.0μmであり、n層2の深さは0.5~5.0μmである。半導体基板1を構成する各領域が、上記の不純物濃度を有することにより、ダイオード活性領域をpn接合ダイオードとして機能させることができる。エッジターミネーション領域は、n型の領域第3領域とp型の領域第4領域とが形成されている。具体的には、n型の領域としてnドリフト層10と、n層2、n型層3と、n領域11とを有している。これらの配置は、ダイオード活性領域における配置と同様である。またp型の領域第4領域として、p型領域5を有している。p型領域5はエッジターミネーションとしてのガードリングとなる領域である。エッジターミネーション領域は、半導体装置の耐圧の低下を抑制するために配置された領域である。具体的には、ダイオード活性領域をオフ状態としたときに、エッジターミネーション領域におけるnドリフト層10の内部に、図1の左右方向に延びる空乏層が形成されることにより、当該半導体装置の耐圧が向上される。上記のようなエッジターミネーション領域の機能を達成するためには、エッジターミネーション領域のp型領域5における、p型の不純物濃度はたとえば1×1016~1×1018cm3であることが好ましい。ただしエッジターミネーション領域のnドリフト層10、n層2、n型層3については、それぞれダイオード活性領域のnドリフト層10、n層2、n型層3と同様の不純物濃度分布であることが好ましい。つまり、たとえばnドリフト層10は、ダイオード活性領域とエッジターミネーション領域とのn型領域が共有している。n層2、n型層3についても同様に、ダイオード活性領域とエッジターミネーション領域とのn型領域が共有している。図2の半導体装置は、エッジターミネーション領域のnドリフト層10におけるキャリアライフタイムτGRが、ダイオード活性領域のnドリフト層10におけるキャリアライフタイムτcellよりも短い。ここでnドリフト層10のキャリアライフタイムとは、キャリア電子やホールが、nドリフト層の内部に進入してから消滅するまでの時間である。具体的には、エッジターミネーション領域のnドリフト層10を構成する結晶の、単位体積あたりの結晶欠陥の数が、ダイオード活性領域のnドリフト層10を構成する結晶の、単位体積あたりの結晶欠陥の数よりも多い。このような構成とするために、エッジターミネーション領域のnドリフト層10にのみ、粒子線が照射される。この粒子線としては、たとえば電子線、プロトンおよびヘリウムなどが用いられる。このときたとえばステンレスなどで加工されたマスクを用いて、粒子線がエッジターミネーション領域のみに照射され、ダイオード活性領域に照射されないようにする。このことにより、エッジターミネーション領域のnドリフト層10のみに結晶欠陥が発生する。この結晶欠陥が、エッジターミネーション領域のnドリフト層10に侵入した電子とホールとの再結合中心となる。したがってエッジターミネーション領域のnドリフト層10におけるキャリアライフタイムτGRが、ダイオード活性領域のnドリフト層10におけるキャリアライフタイムτcellよりも短くなる。ここでエッジターミネーション領域のnドリフト層10におけるキャリアライフタイムτGRの平均値は1.0μsec以下であることが好ましい。このとき、ダイオード活性領域のnドリフト層10におけるキャリアライフタイムτcellの平均値は1.0μsecを超えることが好ましい。半導体基板1の第1主面上には、アノード電極20が形成されている。アノード電極20はたとえばアルミニウム系の金属材料からなり、アノードとしてのp型領域4、5の上に形成される。隣接するアノード電極20に挟まれた領域には、酸化膜24、25、26が形成される。酸化膜24はたとえばシリコンの酸化膜であり、酸化膜25はたとえばシリケートガラスに不純物がドーピングされた酸化膜であることが好ましい。酸化膜26は酸化膜24と同様の材質からなるが、酸化膜24より薄く形成されることが好ましい。またアノード電極20や酸化膜25を覆うように、パッシベーション膜27、28が形成される。パッシベーション膜27はシリコン酸化膜またはシリコン窒化膜からなり、パッシベーション膜28はたとえばポリイミドの樹脂系の膜であることが好ましい。半導体基板1の第2主面上カソードとしてのn層2上には、カソード電極29が形成されている。カソード電極29はたとえばアルミニウム系の金属材料からなるが、たとえば金の薄膜とアルミニウムの薄膜との多層構造であってもよい。次に本半導体装置の作用効果について説明する。図3を参照して、本半導体装置のアノード電極20とカソード電極29との間に順方向に高電圧が印加されたオン状態では、ダイオード活性領域のnドリフト層10に、多数のキャリアが蓄積される。すなわち、p型領域4からnドリフト層10に向かってホールが注入されるとともに、n型層3からnドリフト層10に向かって電子が注入される。p型領域4からnドリフト層10に注入されるホールの一部は、エッジターミネーション領域のnドリフト層10に向かう。エッジターミネーション領域のn型層3からnドリフト層10に注入される電子の一部は、ダイオード活性領域のnドリフト層10に向かう。このため、順方向が印加された状態では、ダイオード活性領域に電流が流れる。ここでエッジターミネーション領域は、ダイオード活性領域よりもnドリフト層10の結晶欠陥が多くキャリアライフタイムが短い。このため、エッジターミネーション領域のnドリフト層10に進入した電子とホールとは、ダイオード活性領域のnドリフト層10に進入した電子やホールよりも速やかに再結合して消滅する。図4を参照して、上記のオン状態から、本半導体装置のアノード電極20とカソード電極29との間に逆方向に高電圧が印加されると、ダイオードはオフ状態に変わる。するとnドリフト層10に蓄積されたキャリアのうち、電子はカソード電極29から排出され、ホールはアノード電極20から排出される。しかし、オン状態においてエッジターミネーション領域のnドリフト層10に進入したキャリアの多くが消滅されている。このため、オフ状態に切り替えたときにエッジターミネーション領域のnドリフト層10から、ダイオード活性領域のカソード電極29やアノード電極20に流れるキャリアの量が減少する。このことについて、エッジターミネーション領域のnドリフト層10のキャリアライフタイムが短くなっていない通常の半導体装置を比較例として挙げて説明する。図5および図6の半導体装置は、図2~図4の半導体装置と比較して、エッジターミネーション領域のnドリフト層10のキャリアライフタイムが短くなっていない点においてのみ異なる。その他の構成はすべて図2~図4の半導体装置と同様である。図5を参照して、本半導体装置のアノード電極20とカソード電極29との間に順方向に高電圧が印加されたオン状態では、ダイオード活性領域のnドリフト層10に、多数のキャリアが蓄積される。図5の半導体装置の、エッジターミネーション領域のnドリフト層10に進入したキャリアは、図2~図4の半導体装置の、エッジターミネーション領域のnドリフト層10に進入した電子やホールよりも蓄積されやすい。図6を参照して、上記のオン状態からオフ状態に切り替えると、エッジターミネーション領域のnドリフト層10に蓄積された多数のキャリアが、ダイオード活性領域に向けて流れる。この多数のキャリアの流れにより、ダイオード活性領域とエッジターミネーション領域との境界部において電流密度が増加する。すると特に図6中の丸点線で囲まれた領域アノードの外周端部において電流が集中する。その結果、当該領域において温度上昇による熱破壊が起こる可能性がある。しかし本実施例の半導体装置は、図4に示すように、オン状態からオフ状態に切り替えるリカバリー動作を行なったときにエッジターミネーション領域のnドリフト層10に蓄積されるキャリアの量が少ない。このためエッジターミネーション領域からダイオード活性領域に向けて流れるキャリアの量が少ない。このため、エッジターミネーション領域とダイオード活性領域との境界部における電流密度の増加や、温度上昇による熱破壊を抑制することができる。その結果、ダイオード活性領域のリカバリー時に、当該ダイオードが安全に動作する安全動作領域SOA:SafetyOperatingAreaを拡大することができる。一方、ダイオード活性領域においては、電流密度の増加が抑制されることなく、通常の量の電流を流すことができる。これはダイオード活性領域のnドリフト層10においてはキャリアライフタイムを短縮させる処理が行なわれていないためである。すなわち、オン状態においてn型層3やp型領域4からnドリフト層10に進入したキャリアは、ダイオード活性領域に印加された電圧により、通常の整流作用を示すように動作する。以上より、半導体装置によれば、ダイオードの活性領域に流れる電流の量を確保しつつ、エッジターミネーション領域とダイオード活性領域との境界部における電流密度増加を抑制し、当該境界部における温度上昇による熱破壊を抑制することができる。つまりダイオードのリカバリー動作時の破壊耐量が向上される。次に、本実施の形態に係る、図2~図4の半導体装置とは異なる第2実施例に係る半導体装置について説明する。図7を参照して、本実施の形態の第2実施例に係る半導体装置は、第1実施例の半導体装置に対して、カソードの構成において異なっている。具体的には、n層2第5領域およびn型層3第6領域が、ダイオード活性領域にのみ形成されている。またn層2はp型の領域であるp型領域14第2導電型の逆導電型領域と、平面視において隣り合うように交互に並んでいる。またエッジターミネーション領域の第2主面はnドリフト層10により形成されている。n型層3の表面濃度は1×1016~1×1017cm3である。またn層2の表面濃度は1×1019~1×1020cm3であり、p型領域14における、p型の不純物濃度は1×1017~1×1019cm3である。n型層3の深さは1.5~3.0μmであり、n層2およびp型領域14の深さは0.2~1.0μmである。その他の各領域における不純物濃度は、図2の半導体装置と同様である。なお、図7の半導体装置においては、図2~図4の半導体装置のような、エッジターミネーション領域のnドリフト層10のキャリアライフタイムを短くする措置はなされていない。しかし図7の半導体装置においても上記措置を施してもよい。第2実施例の構成は、上記以外は第1実施例とほぼ同じである。このため、図7において第1実施例と同一の要素については同一の符号を付し、その説明を繰り返さない。次に本半導体装置の作用効果について、上記の図5や図6と比較しながら説明する。図8を参照して、本半導体装置のアノード電極20とカソード電極29との間に順方向に高電圧が印加されたオン状態では、ダイオード活性領域のnドリフト層10に、多数のキャリアが蓄積される。すなわち、p型領域4からnドリフト層10に向かってホールが注入されるとともに、n型層3からnドリフト層10に向かって電子が注入される。p型領域4からnドリフト層10に注入されるホールの一部は、エッジターミネーション領域のnドリフト層10に向かう。エッジターミネーション領域のn型層3からnドリフト層10に注入される電子の一部は、ダイオード活性領域のnドリフト層10に向かう。このため、順方向が印加された状態では、ダイオード活性領域に電流が流れる。ここでエッジターミネーション領域の第2主面側には、たとえばn型層3やn層2に比べて不純物濃度の低いnドリフト層10が、カソード電極29と接続されている。このため、たとえばエッジターミネーション領域の第2主面側にn型層3などが配置されている図5に比べて、nドリフト層10のカソード電極29側からアノード電極20側へ向かって移動する電子の量が少なくなる。このため、エッジターミネーション領域のカソード電極29側からダイオード活性領域のアノード電極20側へ流れる電子の量が少なくなる。図9を参照して、上記のオン状態から、本半導体装置のアノード電極20とカソード電極29との間に逆方向に高電圧が印加されると、ダイオードはオフ状態に変わる。このとき、nドリフト層10に蓄積されたキャリアのうち、電子はカソード電極29から排出され、ホールはアノード電極20から排出される。しかし図6に比べて、エッジターミネーション領域とダイオード活性領域との境界部を行き来するキャリアの量が減少する。これはオン状態においてエッジターミネーション領域のカソード電極29側からダイオード活性領域のアノード電極20側へ流れる電子の量が少ないためである。このため、図5や図6の半導体装置に比べて、エッジターミネーション領域とダイオード活性領域との境界部における電流密度の増加や、温度上昇による熱破壊を抑制することができる。つまりダイオードのリカバリー動作時の破壊耐量が向上される。また、ダイオード活性領域をオン状態からオフ状態に切り替えるリカバリー時に、当該ダイオードが安全に動作する安全動作領域SOA:SafetyOperatingAreaを拡大することができる。一方、ダイオード活性領域のカソードには、電子をほとんど注入しないp型領域14が形成されている。しかしp層と並んで、多数の電子を注入することが可能なn層2が形成されている。このため、オン状態およびオフ状態においてダイオード活性領域のnドリフト層10に流れる電流の量にはほとんど影響しない。このためダイオード活性領域においては、通常のダイオードの機能を確保することができる。また、本実施例のダイオード活性領域のカソードとして、n層2と、p型領域14とを備える。このため、順電圧降下VFが低減され、リカバリー時の発振が抑制される。この点について、以下により詳しく説明する。図7を再度参照して、本実施例のダイオード構造では、リカバリー現象時にp型領域14からホールが注入されることで、カソード側のホール濃度が、たとえば図5の比較例のダイオード構造の場合のカソード側のホール濃度に比して高められる。その結果、比較例に比して本実施の形態ではカソード側の電界が緩和されるので、主接合であるp型領域4とnドリフト層10との接合部からカソード側への空乏層の伸びが抑制される。これにより、リカバリー時の発振現象が抑制されるので、ダイオードのSOA耐量が向上する。このように図7のダイオードはリカバリー現象時にp型領域4からのホール注入により電界緩和空乏層伸びを抑えるを起こすことで発振対策できるため、nドリフト層10の厚さt3を小さくすることができ、リカバリー損失ERECと、VFとのトレードオフ特性が改善する。このことを以下の数式を用いて説明する。オン状態でのnドリフト層10の電気抵抗Rは一般的に、R∝t2/2√Dτ21で表わされる。ここでtはドリフト層の厚み=t3、Dは拡散係数、τはドリフト層中のキャリアライフタイムである。つまりtが大きくなると、Rが大きくなり、その結果ダイオードのVFが増加する。その結果、VFとERECとのトレードオフ特性が劣化する方向へシフトする。つまりtを小さくすることにより、VF-ERECトレードオフ特性を改善することができる。ダイオードのリカバリーの際の電圧VAKのピーク値であるサージ電圧Vsurgeと、VFとを低減するためには、ダイオード活性領域の面積に占めるp型領域14の面積の割合p型領域14の面積Wpの、n層2とp型領域14とを合わせた領域の面積Wcに占める割合が重要なパラメータとなる。主に図10~図14を参照して、VFおよびサージ電圧Vsurgeの各々と、図7~図9における幅の比Wp/Wcとの相関図10を検討するために、様々な比Wp/Wcの下でのリカバリー特性波形電流IAおよび電圧VAKの各々のリカバリー時の時間変化とのシミュレーションたとえば図11~図14を行なった。この結果、幅Wpが幅Wcの20以上の場合、すなわちn層2およびp型領域14図7~図9の総面積に対してp型領域14の面積が占める割合が20以上の場合、リカバリー時の発振が抑制されることで、定格電圧である3300V以下にまでサージ電圧Vsurgeが顕著に抑制される。また幅Wpが幅Wcの95を超えると、VFが急増することでダイオードの動作に支障が生じ得る。逆に言えば、幅Wpが幅Wcの95以下、すなわちn層2およびp型領域14の総面積に対してp型領域14の面積が占める割合が95以下とされることで、VFが顕著に抑制される。以上より、以下の式2が満たされることで、リカバリー時の発振を抑制しながらダイオードの良好な動作が保障される。20≦Wp/Wc≦952このように式2を満たし、かつ厚みt3を薄くすることで、VFが低減し、かつリカバリー時の発振が抑制される。以上より、第2実施例の半導体装置は、第1実施例の半導体装置の効果に加えて、VFの低減をすることができ、かつリカバリー時の発振を抑制することができるという効果をもたらす。次に、本実施の形態に係る、図7~図9の半導体装置とは異なる第3実施例に係る半導体装置について説明する。図15を参照して、本実施の形態の第3実施例に係る半導体装置は、第2実施例の半導体装置に対して、カソードの構成において異なっている。具体的には、エッジターミネーション領域において、p型の領域であるp型層14第2導電型の第2逆導電型領域と、n型の領域であるn型層3とを有している。すなわち、ダイオード活性領域のp型領域14第2導電型の第1逆導電型領域およびn型層3のそれぞれが、エッジターミネーション領域にまで延びる構成となっている。エッジターミネーション領域のp型層14およびn型層3における不純物濃度や深さは、それぞれ図7の半導体装置のp型領域14やn型層3における不純物濃度や深さと同様である。第3実施例の構成は、上記以外は第2実施例とほぼ同じである。このため、図15において第2実施例と同一の要素については同一の符号を付し、その説明を繰り返さない。次に本半導体装置の作用効果について、上記の図5や図6と比較しながら説明する。図16を参照して、本半導体装置のアノード電極20とカソード電極29との間に順方向に高電圧が印加されたオン状態では、上記の第1および第2実施例の半導体装置と同様に、ダイオード活性領域に電流が流れる。ここでエッジターミネーション領域の第2主面側には、たとえばn型層3やn層2に比べて電子の濃度の低いp型層14が、カソード電極29と接続されている。エッジターミネーション領域のp型層14は、本半導体装置のオン状態において、カソード電極29からnドリフト層10への電子の流入を抑制する目的で形成されている。このため、エッジターミネーション領域のカソード電極29側からダイオード活性領域のアノード電極20側へ流れる電子の量が少なくなる。図17を参照して、上記のオン状態から、本半導体装置のアノード電極20とカソード電極29との間に逆方向に高電圧が印加されると、ダイオードはオフ状態に変わる。このとき、nドリフト層10に蓄積されたキャリアのうち、電子はカソード電極29から排出され、ホールはアノード電極20から排出される。しかし図9と同様に、エッジターミネーション領域とダイオード活性領域との境界部を行き来するキャリアの量が減少する。このため、本実施例の半導体装置についても、第2実施例の半導体装置と同様に、エッジターミネーション領域とダイオード活性領域との境界部における電流密度の増加や、温度上昇による熱破壊を抑制することができる。また、ダイオード活性領域をオン状態からオフ状態に切り替えるリカバリー時に、当該ダイオードが安全に動作する安全動作領域SOA:SafetyOperatingAreaを拡大することができる。また本実施例の半導体装置の、ダイオード活性領域のカソードの構成は、第2実施例の半導体装置と同様である。このため、ダイオード活性領域においては通常のダイオードの機能を確保することができる。また、本実施例のダイオード活性領域のカソードとして、n層2と、p型領域14とを備える。このため、第2実施例の半導体装置と同様に、順電圧降下VFが低減され、かつリカバリー時の発振が抑制される。以上より、第3実施例の半導体装置は、第2実施例の半導体装置と同様の効果をもたらす。さらに本実施例においては、エッジターミネーション領域にn型層3が形成されている。このため図17のリカバリー時に、アノード側からカソード側に向けて空乏層が広がり、p型層14に到達することが抑制される。したがって、空乏層がp型層14に到達することにより、半導体装置の耐圧が低下することを抑制することができる。次に以上に述べた各実施例の半導体装置の動作を実証するシミュレーションの結果について説明する。図18を参照して、たとえば図5や図6に示す、従来から用いられる定格3300Vクラスのダイオードを含む回路に対してシミュレーションを行なった。この回路は、ダイオードDDと、IGBTであるトランジスタTRと、コイルLM、LAK、LCEと、抵抗RL、RAK、RCE、RGと、電源Vcc、VGと、電流源IONとを有する。コイルLMは寄生インダクタンスに対応し、抵抗RGはIGBTのゲート抵抗に対応し、電源VGはIGBTのゲート電圧に対応する。またコイルLAK、LCEは、実測結果とシミュレーション結果とを合わせるための配線インピーダンスに対応する。また抵抗RL、RAK、RCEは、実測結果とシミュレーション結果とを合わせるための配線関連抵抗に対応する。以下に、このシミュレーションの結果について説明する。図19を参照して、従来から用いられるダイオードを含む回路におけるリカバリー特性波形、すなわちリカバリーの際の電圧VAKおよび電流密度JAの時間変化のシミュレーションを行なった。図中、電圧VAK1および電流密度JA1はダイオードDD図18参照に対応するものである。なお、当該シミュレーションにおいては、ダイオード活性領域の幅たとえば図2における左右方向の幅およびエッジターミネーション領域の幅のそれぞれを2800μmとした。またリカバリー特性の評価におけるシミュレーション条件は、Vccを1000V、JAを96.0A/cm2、リカバリー発生前の半導体装置の内部の温度を398Kとした。図19中に点Aで示す、約5.6×106秒の時点で、半導体装置の内部が770~800K程度に温度上昇することにより熱破壊が起こることがわかる。図20には、たとえば図2、図7、図15などの本実施の形態の半導体装置のうち、ダイオード活性領域とエッジターミネーション領域との境界部の近傍におけるp型領域4、5および酸化膜24のみ図示される。比較例および各実施例の半導体装置の、リカバリー時における内部の電流の分布をシミュレーションした。その結果、特に比較例の半導体装置の内部のうち図20の点Bの近傍ダイオード活性領域とエッジターミネーション領域との境界部の近傍において、電流値や温度が最大となることがわかった。具体的には、図20の点Bの近傍において、電流密度が1.0×105A/cm2近くに上がり、図22に示すように、点Bにおける温度は900K近くに上昇する。このため点Bの近傍において熱破壊が起こる可能性がある。一方、本実施例の半導体装置においては、上記の電流密度や温度の上昇はほとんど見られない。具体的には、点Bにおける電流密度が1.0×101575A/cm2~1.0×102515A/cm2程度となり、点Bにおける温度は400K程度になる。また半導体基板1の内部においてはさらに電流密度が低くなり、1.0×1006288A/cm2~1.0×1003144A/cm2程度となる。なお図20および図22において、ハッチングの濃厚な領域ほど電流密度が高く、また図21および図23において、ハッチングの濃厚な領域ほど温度が高い。以下の図24~図25は、オン状態時図19の5.0×106秒の時点における、図20の点Cから深さ方向図の下方向に延びる領域におけるキャリア濃度を示す。つまり図24~図25の横軸の深さが0μmとは点Cを示し、深さが100μmとは点Cから図20の下方向へ100μm離れた箇所を示す。一方、図26~図27は、オン状態時図19の5.0×106秒の時点における、図20の点Bから深さ方向図の下方向に延びる領域におけるキャリア濃度を示す。また図28~図29は、リカバリー時図19の点Aの時点における、図20の点Bから深さ方向図の下方向に延びる領域におけるキャリア濃度を示す。図24~図25を参照して、従来構造図5、第1実施例図2、第2実施例図7、第3実施例図15のいずれの半導体装置においても、ダイオード活性領域におけるキャリア濃度の変化はほとんどない。このことから点Cおよびその真下、すなわちエッジターミネーション領域から離れたダイオード活性領域においては、従来例と本実施例とのいずれの半導体装置においても、オン状態時においてキャリア濃度の変化はない。つまり本実施例の半導体装置のダイオードのVFは、従来例の半導体装置のダイオードのVFとほとんど差がない。図26~図27を参照して、点Bおよびその真下のいずれの領域においても、従来構造に比べて、各実施例のキャリア濃度が減少している。図28~図29についても同様の結果となっている。このことから、オン状態時においてもリカバリー時においても、ダイオード活性領域とエッジターミネーション領域との境界部の近傍においては、本実施例の各構成とすることにより、電流の集中を抑制することができることがわかる。つまり、ダイオード活性領域とエッジターミネーション領域とを行き来するキャリアの数を減少することにより、電流値を抑えることができる。その結果、当該境界部の近傍における温度上昇による熱破壊を抑制することができる。図30の横軸は、たとえば図2の半導体装置のエッジターミネーション領域のキャリアライフタイムτGRを示し、図30の縦軸は当該半導体装置のリカバリー時の最高温度を示す。図30より、τGRを短くすることにより、半導体装置の熱破壊を抑制することができることがわかる。図31を参照して、本実施例および比較例に関して、図19と同様のリカバリーの際の電圧VAKおよび電流密度JAの時間変化、および発振特性のシミュレーションを行なった。このときのシミュレーション条件は、Vccを1600V、JAを9.6A/cm2、リカバリー発生前の半導体装置の内部の温度を298Kとした。またコイルLMは2.0μHとした。本実施の形態の第2実施例および第3実施例によれば、JAが反転するリカバリー時におけるVAKおよびJAの発振が抑制されることがわかる。従来から用いられるダイオードの構造で発振を抑制するには、厚みt3を大きくする必要がある。このため当該ダイオードのVFとERECとのトレードオフ特性を悪化させる。図32を参照して、本実施の形態の第3実施例の半導体装置は、従来構造の半導体装置に比べて全体にVFやERECの値が減少している。このことから、本実施例の半導体装置は、従来構造の半導体装置に比べてVFとERECとのトレードオフ特性が改善することがわかる。以上の図24~図32より、本実施の形態による、半導体装置の特性の向上が実証される。実施の形態2本実施の形態の半導体装置は、実施の形態1の半導体装置と比較して、アノードの構成において異なっている。以下、本実施の形態について説明する。図33を参照して、本実施の形態の第1実施例に係る半導体装置におけるダイオード活性領域のアノード側には、p型拡散層8と、n型拡散層17と、トレンチ構造22と、p拡散層9とが形成されている。n型拡散層17はp型領域4、5と同様に、nドリフト層10の第1主面側に形成されるn型の領域である。p型拡散層8はn型拡散層17の第1主面側に形成されるp型の領域である。p型拡散層8およびn型拡散層17は、エッジターミネーション領域のn領域11の下側にも形成されている。トレンチ構造22は、半導体基板1の第1主面からp型拡散層8およびn型拡散層17を貫通するトレンチを有している。トレンチ構造22は、そのトレンチの内壁に沿って形成された材料絶縁膜22bと、そのトレンチ内を埋め込む材料電極22aとを有している。p型拡散層8は、たとえば表面濃度が1×1016~1×1018cm3であり、深さが1~4μmである。n型拡散層17における不純物のピーク濃度は、nドリフト層10の不純物の濃度以上であり、かつp型拡散層8の不純物濃度のピーク値以下である。ここで材料電極22aの電位は、トレンチ構造22の真上のアノード電極20の電位と等しくなるようにすることが好ましい。このようにすれば、半導体基板1の内部に埋め込まれた材料電極22aを用いて、アノード電極20に所望の電圧を印加することができる。図33の半導体装置の構成は、上記以外は図15実施の形態1の第3実施例の半導体装置とほぼ同じである。このため、図33において図15と同一の要素については同一の符号を付し、その説明を繰り返さない。次に本半導体装置の作用効果について説明する。本実施の形態の半導体装置についても、実施の形態1の各実施例における半導体装置と同様の効果を奏する。それに加えて、本実施の形態においては、擬似的なフィールドプレート構造として機能するトレンチ構造22が配置される。このため、ダイオード活性領域に逆方向の電圧が印加される際に、1対のトレンチ構造22の間のp型拡散層8とn型拡散層17との接合部からの空乏層の延びが促進される。このため、最大遮断電圧VRRMを保持することができる。また、たとえば従来のダイオードおよび、実施の形態1のダイオードは、キャリアライフタイムをパラメータとすることにより、リカバリー損失ERECとVFとのトレードオフ特性が制御される。これに対して本実施の形態によれば、p型拡散層8の濃度を調整することによってこのトレードオフ特性を制御し、このトレードオフ特性の制御可能な範囲を拡大し、かつキャリアライフタイム調整工程を廃することによってウエハプロセスを簡易化することができる。さらにn型拡散層17によって、オン状態時にp型拡散層8から注入されるホールの量を制御することができる。なお、図33と同様にトレンチ構造22などを有する構成を、実施の形態1の第1および第2実施例に組み合わせても、同様の効果を奏する。次に、本実施の形態に係る、図33の半導体装置とは異なる第2実施例に係る半導体装置について説明する。図34を参照して、本実施の形態の第2実施例に係る半導体装置は、図33の第1実施例の半導体装置に対して、ダイオード活性領域のカソードの構成において異なっている。具体的には、n層2およびp型層14の上のn層が、n層2第5領域の直上に位置するn型の領域であるn層15と、p型層14第1逆導電型領域の直上に位置するn型の領域であるn型層3とを有する。n層15は図34中にてnで示される。n層15とn型層3とは、n型不純物の濃度が異なる。具体的には、n型層3における不純物のピーク濃度は、図33のn型層3における不純物のピーク濃度と同様である。これに対しn層15における不純物のピーク濃度は、n型層3における不純物のピーク濃度よりも高い。具体的には、n層15のピーク濃度は1×1017~1×1018cm3である。図34の半導体装置の構成は、上記以外は図33の半導体装置とほぼ同じである。このため、図33において図15と同一の要素については同一の符号を付し、その説明を繰り返さない。次に本半導体装置の作用効果について説明する。本実施の形態の半導体装置についても、実施の形態1の各実施例や、実施の形態2の第1実施例における半導体装置と同様の効果を奏する。それに加えて、本実施の形態においては、n層2上のn層15の不純物濃度が、p型層14上のn型層3の不純物濃度よりも高くなっている。このようにすれば、ダイオードがオン状態の際に、n層15とn型層3との間で逆電圧が印加されたのと同様の状態になる。このため、ダイオードのVFを低減することができる。なお、図34に示すn層15を有する構成を、実施の形態1の、図7に示す第2実施例に組み合わせても、実施の形態1の第3実施例とはカソード構造が異なるものの、同様の効果を奏する。実施の形態1の第2実施例に図34の構成を組み合わせた半導体装置の例を、本実施の形態の第3実施例として図35に示す。本発明の実施の形態2は、以上に述べた各点についてのみ、本発明の実施の形態1と異なる。すなわち、本発明の実施の形態2について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に順ずる。実施の形態3本実施の形態の半導体装置は、実施の形態1および2の半導体装置と比較して、エッジターミネーションの構成において異なっている。以下、本実施の形態について説明する。図36~図41を参照して、本実施の形態の第1~第6実施例に係る半導体装置は、それぞれ図15、図2、図7、図33、図34および図35の本実施の形態の1および2の各実施例に係る半導体装置と、大筋で同様の態様を備えている。ただし本実施の形態の第1~第6実施例に係る半導体装置におけるエッジターミネーション領域のアノード側には、エッジターミネーションとしてのp型領域5が、半導体基板1の第1主面に関して複数、互いに間隔をあけて形成されている。このように互いに間隔をあけて複数配置されたエッジターミネーションガードリングが形成された領域を、multiplefloatinglimitingringregionと呼ぶ。図36~図41においては、p型領域5は3本ずつ形成されている。しかしp型領域5の形成される数は、当該半導体装置の保持する耐圧に応じて変化する任意の数とすることができる。また各p型領域5におけるp型不純物の表面濃度や、各p型領域5の半導体基板1の第1主面からの深さについても、当該半導体装置の耐圧に応じて変化する。すなわちp型領域5におけるp型不純物の表面濃度や深さは、p型領域4におけるそれらと同じであってもよいし、異なっていてもよい。ただしp型領域5におけるp型の不純物濃度表面濃度は1×1016~1×1019cm3の範囲内とし、p型領域5の深さは2.0~9.0nmの範囲内の深さとすることが好ましい。図36~図41における各p型領域5の、第1主面に沿う方向に関する幅や、隣接するp型領域5の、第1主面に沿う方向に関する間隔についても、各半導体装置の保持する耐圧や各p型領域5の数、各p型領域5の不純物濃度や深さに応じて個々に最適な値を有する。したがって当該半導体装置の耐圧などの条件次第で、本実施の形態におけるp型領域5の幅を、たとえば実施の形態1のp型領域5とほぼ同一の幅としてもよい。図36~図41の半導体装置の構成は、上記以外はそれぞれ図15、図2、図7、図33、図34および図35それぞれ実施の形態1の第3、第1、第2実施例、実施の形態2の第1、第2、第3実施例の半導体装置とほぼ同じである。このため、図36~図41において図15、図2、図7、図33、図34および図35と同一の要素については同一の符号を付し、その説明を繰り返さない。ガードリングとしてのp型領域5は、本実施の形態に示すようにmultiplefloatinglimitingringregionとして複数たとえば3つ並ぶ構成を有していてもよい。この場合においても、実施の形態1および2に示す各半導体装置と同様に、ダイオード活性領域における順方向電流を低下することなく、リカバリー時における破壊耐圧向上およびリカバリー時の発振を抑制する効果を得ることができる。また本実施の形態においても、実施の形態1および2に示す各半導体装置と同様に、リカバリー時のSOAを拡大する効果を得ることもできる。本発明の実施の形態3は、以上に述べた各点についてのみ、本発明の実施の形態1および2と異なる。すなわち、本発明の実施の形態3について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1および2に順ずる。実施の形態4本実施の形態の半導体装置は、実施の形態3の半導体装置と比較して、エッジターミネーションの構成において異なっている。以下、本実施の形態について説明する。図42~図47を参照して、本実施の形態の第1~第6実施例に係る半導体装置は、それぞれ図36~図41の本実施の形態3の各実施例に係る半導体装置と、大筋で同様の態様を備えている。ただし本実施の形態の第1~第6実施例に係る半導体装置におけるエッジターミネーション領域のアノード側には、ガードリングとしてのp型領域30が、半導体基板1の第1主面上の広範囲にわたり形成されている。p型領域30はその一部がダイオード活性領域に入り込み、p型領域4と互いに接触するように形成されている。より具体的には、p型領域30はp型領域4よりも第1主面に対してより深い領域に回りこみ、p型領域4の下面と互いに接触するように形成されている。したがってp型領域30はp型領域4より深く形成されることが好ましい。p型領域30におけるp型不純物濃度表面濃度は、1×1015cm3以上1×1017cm3以下でありかつ、p型領域4におけるp型不純物の濃度表面濃度よりも低いことが好ましい。本実施の形態におけるエッジターミネーションとしてのp型領域30はいわゆるリサーフ領域resurfregionとして形成される。図42~図47におけるp型領域30の、第1主面に沿う方向に関する幅第1主面の面積に対してp型領域30が形成される領域の割合は、各半導体装置の保持する耐圧に応じて個々に最適な値を有する。したがって当該半導体装置の耐圧などの条件次第で、本実施の形態におけるp型領域5の幅を、たとえば図42~図47における酸化膜24の平面視における幅とほぼ同一としてもよい。図42~図47の半導体装置の構成は、上記以外は図36~図41に示す実施の形態3の半導体装置とほぼ同じである。このため、本実施の形態において実施の形態1~3と同一の要素については同一の符号を付し、その説明を繰り返さない。本実施の形態においても、実施の形態3と同様に、ダイオード活性領域における順方向電流を低下することなく、リカバリー時における破壊耐圧向上およびリカバリー時の発振を抑制する効果を得ることができる。また本実施の形態においては、いわゆるリサーフ領域としてのp型領域30とnドリフト層10との接合部分から、p型領域30とnドリフト層10の内部に向けて空乏層が延びる。この空乏層が図の縦方向に延びて、p型領域30がほぼ完全に空乏化されれば、p型領域30の表面における電界表面電界が緩和される。この表面電界の緩和により、本実施の形態においては、リカバリー時のp型領域30の近傍における発振をさらに確実に抑制することができる。また本実施の形態においても、実施の形態1および2に示す各半導体装置と同様に、リカバリー時のSOAを拡大する効果を得ることもできる。本発明の実施の形態4は、以上に述べた各点についてのみ、本発明の実施の形態3と異なる。すなわち、本発明の実施の形態4について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1~3に順ずる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、本実施の形態において、半導体基板1はシリコンの単結晶からなるものとしている。しかし半導体基板1として、たとえばSiC、GaN、GaAs、サファイアなどの他の半導体材料を用いた場合においても、上記本実施の形態と同様の効果を奏する。