ゲート電極に信号入力端子が、ドレイン電極に電源端子が、ソース電極に接地端子がそれぞれ接続された電界効果トランジスタを備え、前記電界効果トランジスタはSOISilicon-On-Insulator基板上に形成し、ボディ電位と、ソース電位以下の電位との間を、抵抗素子で接続することを特徴とする、CMOS集積回路。前記抵抗素子の抵抗値は、ボディ端子とゲート端子との間の寄生容量が、ソース端子とゲート端子との間の寄生容量に影響されなくなるものであることを特徴とする、請求項1に記載のCMOS集積回路。前記抵抗素子の抵抗値は、以下の数式を満たすRの10倍以上とすることを特徴とする、請求項2に記載のCMOS集積回路。Cgb:ゲート-ボディ間の寄生容量、ω:前記電界効果トランジスタに入力される信号の角周波数前記抵抗素子の抵抗値は、1kΩ以上であることを特徴とする、請求項1に記載のCMOS集積回路。ゲート電極に信号入力端子が、ドレイン電極に電源端子が、ソース電極に接地端子がそれぞれ接続された電界効果トランジスタを備え、前記電界効果トランジスタはバルクCMOSプロセスで形成されるトリプルウエル型の電界効果トランジスタであり、Pウエルの電位と、ソース電位以下の電位との間を、抵抗素子で接続することを特徴とする、CMOS集積回路。前記抵抗素子の抵抗値は、Pウエル端子とゲート端子との間の寄生容量が、ソース端子とゲート端子との間の寄生容量に追加されなくなるものであることを特徴とする、請求項1に記載のCMOS集積回路。前記抵抗素子の抵抗値は、1kΩ以上であることを特徴とする、請求項3に記載のCMOS集積回路。請求項1~7のいずれかに記載のCMOS集積回路を含むことを特徴とする、増幅回路。しかし、フローティングボディ型MOSトランジスタでは、SOI基板特有の現象であるキンク現象により、高い線形性が達成しにくいという問題があった。キンク現象とは、ドレイン電圧に対する電流の非線形現象のことである。従って、LNAの性能を高めるには、SOI基板にLNA回路を形成した場合において、このような非線形現象を回避させることが求められる。バルクCMOSプロセスを用いてLNA回路を形成した場合についても、同様にNFの劣化の回避と高い線形性の達成させることが要求される。そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、SOI基板にLNA回路を形成した場合や、バルクCMOSプロセスを用いてLNA回路を形成した場合に、NFの劣化の回避と高い線形性の達成とを実現することが可能な、新規かつ改良されたCMOS集積回路及び増幅回路を提供することにある。上記課題を解決するために、本発明のある観点によれば、ゲート電極に信号入力端子が、ドレイン電極に電源端子が、ソース電極に接地端子がそれぞれ接続された電界効果トランジスタを備え、前記電界効果トランジスタはSOISilicon-On-Insulator基板上に形成し、ボディ電位と、ソース電位以下の電位との間を、抵抗素子で接続することを特徴とする、CMOS集積回路が提供される。かかる構成によれば、電界効果トランジスタは、ゲート電極に信号入力端子が、ドレイン電極に電源端子が、ソース電極に接地端子がそれぞれ接続されており、電界効果トランジスタはSOI基板上に形成し、ボディ電位と、ソース電位以下の電位との間を、抵抗素子で接続する。その結果、SOI基板にLNA回路を形成した場合に、NFの劣化の回避と高い線形性の達成とを実現することが可能なCMOS集積回路を構成することができる。前記抵抗素子の抵抗値は、ボディ端子とゲート端子との間の寄生容量が、ソース端子とゲート端子との間の寄生容量に影響されなくなるものであってもよい。前記抵抗素子の抵抗値は、以下の数式を満たすRの10倍以上っであってもよい。なお、Cgbはゲート-ボディ間の寄生容量を、ωは前記電界効果トランジスタに入力される信号の角周波数を表す。前記抵抗素子の抵抗値は、1kΩ以上であってもよい。また、上記課題を解決するために、本発明の別の観点によれば、ゲート電極に信号入力端子が、ドレイン電極に電源端子が、ソース電極に接地端子がそれぞれ接続された電界効果トランジスタを備え、前記電界効果トランジスタはバルクCMOSプロセスで形成されるトリプルウエル型の電界効果トランジスタであり、Pウエルの電位と、ソース電位以下の電位との間を、抵抗素子で接続することを特徴とする、CMOS集積回路が提供される。かかる構成によれば、電界効果トランジスタは、ゲート電極に信号入力端子が、ドレイン電極に電源端子が、ソース電極に接地端子がそれぞれ接続されており、電界効果トランジスタはバルクCMOSプロセスで形成されるトリプルウエル型の電界効果トランジスタであり、Pウエルの電位と、ソース電位以下の電位との間を、抵抗素子で接続する。その結果、バルクCMOSプロセスを用いてLNA回路を形成した場合に、NFの劣化の回避と高い線形性の達成とを実現することが可能なCMOS集積回路を構成することができる。前記抵抗素子の抵抗値は、Pウエル端子とゲート端子との間の寄生容量が、ソース端子とゲート端子との間の寄生容量に影響されなくなるものであってもよい。前記抵抗素子の抵抗値は、1kΩ以上であってもよい。また、上記課題を解決するために、本発明の別の観点によれば、上記CMOS集積回路を含むことを特徴とする、増幅回路が提供される。以上説明したように本発明によれば、SOI基板にLNA回路を形成した場合や、バルクCMOSプロセスを用いてLNA回路を形成した場合に、NFの劣化の回避と高い線形性の達成とを実現することが可能な、新規かつ改良されたCMOS集積回路及び増幅回路を提供することができる。以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。<1.本発明の一実施形態>[無線通信装置の構成例]まず、本発明の一実施形態にかかる無線通信装置の構成例について説明する。図1は、本発明の一実施形態にかかる無線通信装置10の構成例を示す説明図である。以下、図1を用いて、本発明の一実施形態にかかる無線通信装置10の構成例について説明する。図1に示したように、本発明の一実施形態にかかる無線通信装置10は、アンテナ11と、伝送線路12と、インピーダンス整合回路13と、LNA14と、ミキサ15と、局部発振器16と、フィルタ17と、増幅器18と、AD変換器19と、デジタル復調器20と、を含んで構成される。アンテナ11は、電波を送信及び受信するものである。本実施形態では、無線通信装置10は、GHz帯の高周波信号、特に5GHz帯の高周波信号を送受信する。アンテナ11で受信された高周波信号は、伝送線路12を通じてインピーダンス整合回路13に送られる。インピーダンス整合回路13は、伝送線路12への高周波信号の反射が最小となるようなインピーダンスマッチングを行う回路である。アンテナ11で受信された高周波信号は、伝送線路12を通じてインピーダンス整合回路13に送られた後にLNA14に送られる。LNA14は、インピーダンス整合回路13から送られてくる高周波信号を増幅する。上述したように、LNA14は、回路自身が発生するノイズを出来る限り小さくして信号を増幅する回路である。そして本実施形態では、LNA14はCMOSで実現される。LNA14で増幅された高周波信号はミキサ15に送られる。ミキサ15は、LNA14で増幅された高周波信号と、局部発振器16が出力する高周波信号とを乗算するものである。ミキサ15で、LNA14で増幅された高周波信号と、局部発振器16が出力する高周波信号とが乗算されることで、GHz帯の高周波信号はMHz帯の信号に変換される。ミキサ15は、MHz帯の信号をフィルタ17に出力する。局部発振器16は、所定の周波数の高周波信号を出力する。局部発振器16が出力する高周波信号はミキサ15に送られる。上述したように、ミキサ15で、LNA14で増幅された高周波信号と、局部発振器16が出力する高周波信号とが乗算されることで、GHz帯の高周波信号はMHz帯の信号に変換される。フィルタ17は、ミキサ15から出力される信号の内、所定の周波数領域のみを通過させる。フィルタ17を通過した信号は増幅器18に送られる。増幅器18は、フィルタ17を通過した信号を増幅させる。増幅器18によって増幅された信号はAD変換器19に送られる。AD変換器19は、増幅器18から送られるアナログ信号をデジタル信号に変換する。AD変換器19によって変換されたデジタル信号はデジタル復調器20に送られる。デジタル復調器20は、AD変換器19によって変換されたデジタル信号を復調する。デジタル復調器20がデジタル信号を復調することで、無線通信装置10は受信した高周波信号の内容を把握することができる。以上、図1を用いて、本発明の一実施形態にかかる無線通信装置10の構成例について説明した。次に、本発明の一実施形態にかかる無線通信装置10に含まれるLNA14の構成例について説明する。[LNAの構成例]図2は、本発明の一実施形態にかかる無線通信装置10に含まれるLNA14の構成例を示す説明図である。以下、図2を用いて本発明の一実施形態にかかる無線通信装置10に含まれるLNA14の構成について説明する。図2に示したように、本発明の一実施形態にかかる無線通信装置10に含まれるLNA14は、入力端子101と、インダクタ102と、保護回路103と、増幅回路104と、出力端子105と、を含んで構成される。増幅回路104は、NチャネルMOSFET111と、負荷抵抗112と、インダクタ113と、を含んで構成される。入力端子101は、インピーダンス整合回路13から送られてくる高周波信号が到達する端子である。入力端子101は、増幅回路104に含まれるNチャネルMOSFET111のゲートに、インダクタ102を介して接続される。保護回路103は、増幅回路104に大信号が入力されるのを防ぐための回路であり、所定の電圧以上の電圧が発生すると、その電圧以上の成分をカットして増幅回路104へ出力する。増幅回路104は、入力端子101が受けた高周波信号を増幅して、出力端子105へ出力する。上述したように、増幅回路104は、MOSFET111と、負荷抵抗112と、インダクタ113と、高抵抗素子114と、を含んで構成される。図2に示したように、MOSFET111は、ドレインが負荷抵抗112の一端に、ゲートが入力端子101に、ドレインがインダクタ113の一端に、それぞれ接続されている。本実施形態では、MOSFET111は、SOI基板上に形成される。そして本実施形態では、MOSFET111はボディタイ型MOSトランジスタである。ボディタイ型MOSトランジスタは、フローティングボディ型MOSトランジスタと比較して、良好な線形性を有する。本実施形態では、LNA14の入力トランジスタであるMOSFET111にボディタイ型MOSトランジスタを用いて、かつ、ボディ電位とソース電位との間を、高抵抗素子114を介して接続する。通常、SOI基板上に形成したボディタイ型MOSトランジスタにおいては、ゲートがソース/ドレイン領域とボディ領域とを分離させている。これにより、ボティとゲートとの間が必然的に大きくなる。図3は、一般的なボディタイ型MOSトランジスタの構造を示す説明図である。図3に示すように、SOI基板上に形成したボディタイ型MOSトランジスタは、ゲートがソース/ドレイン領域とボディ領域とを分離させていることがわかる。このような条件で、単にボディ電位とソース電位との間を接続してしまうと、ボディとゲートとの間の寄生容量が、ソースとゲートとの間の寄生容量に追加されてしまう。従って、LNA14の遮断周波数Ftも劣化し、NFも悪化してしまう。そこで本実施形態においては、SOI基板上に形成したボディタイ型MOSトランジスタであるMOSFET111において、ボディ電位とソース電位との間を、高抵抗素子114を介して接続する。高抵抗素子114の抵抗値は、例えば1kΩ以上とする。MOSFET111のボディ電位とソース電位との間に、高抵抗素子114を挿入することで、ボディとゲートとの間の寄生容量が、ソースとゲートとの間の寄生容量に追加されることは無くなる。MOSFET111のボディとゲートとの間の寄生容量が、ソースとゲートとの間の寄生容量に追加されなくなるので、LNA14の遮断周波数Ftが劣化することは無く、NFの悪化も回避することが出来る。このように、LNA14の入力トランジスタであるMOSFET111にボディタイ型MOSトランジスタを用いて、かつ、ボディ電位とソース電位との間を、高抵抗素子114を介して接続することで、本実施形態にかかるLNA14は、ボディタイ型MOSトランジスタが有する良好な線形性を享受しつつ、ボディとゲートとの間の寄生容量が、ソースとゲートとの間の寄生容量に追加されなくなり、NFの悪化も回避することが出来る。図4は、LNA14の入力トランジスタであるMOSFET111にボディタイ型MOSトランジスタを用いて、かつ、ボディ電位とソース電位との間を、高抵抗素子114を介して接続した場合の、高抵抗素子114の抵抗値とNFとの関係をグラフで示す説明図である。なお、このグラフは5GHzの電波を無線通信装置10で受信した場合における、高抵抗素子114の抵抗値とNFとの関係を示したものである。図4に示したように、高抵抗素子114の抵抗値が100Ωを超えた辺りから低下し始め、1~2kΩを超えた辺りから、LNA14のNFが、高抵抗素子114の抵抗値が低い場合と比べて低下していくことが分かる。従って、高抵抗素子114として、抵抗値が1~2kΩ以上の高抵抗素子を用いることで、LNA14のNFが良好なものとなる。高抵抗素子114の適切な抵抗値の算出方法の一例を説明する。図5は、ゲートボディソース間の寄生容量および高抵抗素子114の等価回路を示す説明図である。ゲート-ボディ間の寄生容量をCgbとすると、角周波数ωは以下の数式を満たす。数式1そして、高抵抗素子114の抵抗値は、以下の数式を満たすRの10倍程度とすることが望ましい。10倍とする理由は、ゲート-ボディ間の寄生容量の影響が出にくくするためである。数式2ここで、数式2に、f=5GHz、Cgb=0.1pFを代入すると、高抵抗素子114の抵抗値はおおよそ2kΩ程度となり、図4に示したグラフの結果と一致する。図2では、MOSFET111にボディタイ型MOSトランジスタを用いて、かつ、ボディ電位とソース電位との間を、高抵抗素子114を介して接続していたが、本発明はかかる例に限定されない。高抵抗素子114は、ソース電位よりも低い電位とボディ電位との間に挿入することで、NFの劣化の回避という目的は達成される。図5は、本発明の一実施形態にかかる無線通信装置10に含まれるLNA14の別の構成例を示す説明図である。図5に示したLNA14の増幅回路104は、図2とは異なり、MOSFET111のボディ電位と、インダクタ114と接地電位との間の電位に、高抵抗素子114’が挿入されている。このように高抵抗素子114’を挿入することによっても、図5に示したLNA14は、NFの劣化の回避という目的を達成することができる。図6は、本発明の一実施形態にかかる無線通信装置10に含まれるLNA14のさらに別の構成例を示す説明図である。図6に示したLNA14の増幅回路104は、図2や図5とは異なり、MOSFET111のボディ電位と、所定のバイアス電位V2との間に、高抵抗素子114’’が挿入されている。ここで、所定のバイアス電位は、MOSFET111のソース電位よりも低い電位を設定する。このように、MOSFET111のソース電位よりも低いバイアス電位と、MOSFET111のボディ電位との間に高抵抗素子114’’を挿入することによっても、図6に示したLNA14は、NFの劣化の回避という目的を達成することができる。ここまでは、SOI基板上に形成したボディタイ型MOSトランジスタを、LNA14の入力トランジスタとして用いた場合について説明したが、本発明はかかる例に限定されない。例えば、LNA14の入力トランジスタに、バルクCMOSプロセスにおけるトリプルウエル型のNMOSFETを使用した場合であっても、同様にNFの劣化の回避という目的を達成することができる。図7は、バルクCMOSプロセスにおけるトリプルウエル型のNMOSFETの構造例を示す説明図である。図7に示すような、バルクCMOSプロセスにおけるトリプルウエル型のNMOSFETを、LNA14の入力トランジスタに用いる場合に、Pウエルの電位とソース電位との間に高抵抗素子を挿入する。Pウエルの電位とソース電位との間に高抵抗素子を挿入することで、NFの劣化の回避という目的を達成することができる。図8は、本発明の一実施形態にかかる無線通信装置10に含まれるLNA14のさらに別の構成例を示す説明図である。図8に示したLNA14の増幅回路104は、入力トランジスタにバルクCMOSプロセスにおけるトリプルウエル型のNMOSFETであるMOSFET111’を用いており、Pウエルの電位とソース電位との間に高抵抗素子114’’’を挿入している。このようにPウエルの電位とソース電位との間に高抵抗素子114’’’を挿入することによっても、図8に示したLNA14は、NFの劣化の回避という目的を達成することができる。もちろん、入力トランジスタにバルクCMOSプロセスにおけるトリプルウエル型のNMOSFETを用いた場合であっても、Pウエルの電位とソース電位より低い電位との間に高抵抗素子114’’’を挿入するようにしてもよい。<2.まとめ>以上説明したように本発明の一実施形態によれば、無線通信装置10に含まれるLNA14の入力トランジスタであるMOSFET111にSOI基板上に形成したボディタイ型MOSトランジスタや、トリプルウエル型のNMOSFETを用いる。そして、ボディタイ型MOSトランジスタをMOSFET111に用いた場合には、ボディ電位と、ソース電位またはソース電位よりも低い電位との間を、高抵抗素子で接続することで、NFの劣化を回避させて、高い線形性を有しつつ良好なNF特性を有するLNAを構成することができる。同様に、トリプルウエル型のNMOSFETをMOSFET111に用いた場合には、Pウエルの電位とソース電位との間に高抵抗素子で接続することで、NFの劣化を回避させて、高い線形性を有しつつ良好なNF特性を有するLNAを構成することができる。以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。