負荷の一端が接続される第1の出力端子と前記負荷の他端が接続される第2の出力端子との間に接続され、出力電圧を平滑化する平滑化コンデンサと、バッテリの一端に一端が接続されるチョークコイルと、前記チョークコイルの他端が接続されるスイッチ端子、前記第1の出力端子に接続された第1の電位端子、および、前記第2の出力端子および前記バッテリの他端に接続された第2の電位端子を有する半導体集積回路と、を備え、前記半導体集積回路は、前記第1の電位端子に一端が接続され、前記スイッチ端子に他端が接続され、ゲートに第1の制御信号が入力される第1導電型の第1のMOSトランジスタと、前記スイッチ端子に一端が接続され、前記第2の電位端子に他端が接続された第2導電型の第2のMOSトランジスタと、前記第1の電位端子に一端が接続され、前記第2のMOSトランジスタのゲートに他端が接続された第1導電型の第3のMOSトランジスタと、前記第3のMOSトランジスタの他端に一端が接続され、前記第2の電位端子に他端が接続された第2導電型の第4のMOSトランジスタと、前記第4のMOSトランジスタのゲートに一端が接続され、前記第2の電位端子に他端が接続された第2導電型の第5のMOSトランジスタと、第2の制御信号が入力され、前記第3のMOSトランジスタのゲートに出力が接続された第1のインバータと、前記第2の制御信号が入力され、前記第4のMOSトランジスタのゲートに出力が接続された第2のインバータと、前記第1の制御信号および前記第2の制御信号により、前記第1のMOSトランジスタおよび前記第2のMOSトランジスタの動作を制御するスイッチング制御回路と、前記スイッチ端子と前記第2の電位端子との間に接続され、前記第5のMOSトランジスタの動作を制御するゲート制御回路と、を有することを特徴とするDC-DCコンバータ。前記ゲート制御回路は、前記第2のMOSトランジスタに流れる電流が制限されるように前記第2のMOSトランジスタが制御された場合に、前記第5のMOSトランジスタをオンするように制御することを特徴とする請求項1に記載のDC-DCコンバータ。前記ゲート制御回路は、前記スイッチ端子に一端が接続され、前記第5のMOSトランジスタのゲートに他端が接続された第1のコンデンサと、前記第1のコンデンサの他端と前記第2の電位端子との間に接続された第1の抵抗素子と、を有することをと特徴とする請求項1または2に記載のDC-DCコンバータ。前記スイッチング制御回路は、前記第1の制御信号および前記第2の制御信号により、前記第1のMOSトランジスタと前記第2のMOSトランジスタとが相補的にオン/オフするように制御することを特徴とする請求項1ないし3のいずれか一項に記載のDC-DCコンバータ。前記スイッチング制御回路は、前記第1のMOSトランジスタと前記第2のMOSトランジスタとの間に貫通電流が流れないように、前記第2のMOSトランジスタをオンからオフに制御した後、前記第1のMOSトランジスタをオフからオンに制御することを特徴とする請求項4に記載のDC-DCコンバータ。前記第1の出力端子と前記第1の電位端子との間の配線に第1の寄生インダクタが存在し、前記第2の出力端子と前記第2の電位端子との間の配線に第2の寄生インダクタが存在することを特徴とする請求項1ないし5のいずれか一項に記載のDC-DCコンバータ。前記第1のインバータは、前記第1の電位端子に一端が接続され、前記第3のMOSトランジスタのゲートに他端が接続され、前記第2の制御信号がゲートに入力される第1導電型の第6のMOSトランジスタと、前記第6のMOSトランジスタの他端に一端が接続され、前記第2の電位端子に他端が接続され、前記第6のMOSトランジスタのゲートにゲートが接続された第2導電型の第7のMOSトランジスタと、を有し、前記第2のインバータは、前記第1の電位端子に一端が接続され、前記第4のMOSトランジスタのゲートに他端が接続され、前記第6のMOSトランジスタのゲートにゲートが接続された第1導電型の第8のMOSトランジスタと、前記第8のMOSトランジスタの他端に一端が接続され、前記第2の電位端子に他端が接続され、前記第8のMOSトランジスタのゲートにゲートが接続された第2導電型の第9のMOSトランジスタと、を有することを特徴とする請求項1ないし6のいずれか一項に記載のDC-DCコンバータ。前記バッテリの一端は正極であり、前記バッテリの他端は負極であり、前記第1、第3のMOSトランジスタは、pMOSトランジスタであり、前記第2、第4のMOSトランジスタは、nMOSトランジスタであることを特徴とする請求項1ないし7のいずれか一項に記載のDC-DCコンバータ。負荷の一端が接続される第1の出力端子と前記負荷の他端が接続される第2の出力端子との間に接続され、出力電圧を平滑化する平滑化コンデンサと、バッテリの一端に一端が接続されるチョークコイルと、を備えたDC-DCコンバータに適用される半導体集積回路であって、前記チョークコイルの他端が接続されるスイッチ端子と、前記第1の出力端子に接続される第1の電位端子と、前記第2の出力端子および前記バッテリの他端に接続される第2の電位端子と、前記第1の電位端子に一端が接続され、前記スイッチ端子に他端が接続され、ゲートに第1の制御信号が入力される第1導電型の第1のMOSトランジスタと、前記スイッチ端子に一端が接続され、前記第2の電位端子に他端が接続された第2導電型の第2のMOSトランジスタと、前記第1の電位端子に一端が接続され、前記第2のMOSトランジスタのゲートに他端が接続された第1導電型の第3のMOSトランジスタと、前記第3のMOSトランジスタの他端に一端が接続され、前記第2の電位端子に他端が接続された第2導電型の第4のMOSトランジスタと、前記第4のMOSトランジスタのゲートに一端が接続され、前記第2の電位端子に他端が接続された第2導電型の第5のMOSトランジスタと、第2の制御信号が入力され、前記第3のMOSトランジスタのゲートに出力が接続された第1のインバータと、前記第2の制御信号が入力され、前記第4のMOSトランジスタのゲートに出力が接続された第2のインバータと、前記第1の制御信号および前記第2の制御信号により、前記第1のMOSトランジスタおよび前記第2のMOSトランジスタの動作を制御するスイッチング制御回路と、前記スイッチ端子と前記第2の電位端子との間に接続され、前記第5のMOSトランジスタの動作を制御するゲート制御回路と、を有することを特徴とする半導体集積回路。スイッチング速度を高速化しつつ、グランドノイズを低減することが可能な半導体集積回路およびDC-DCコンバータを提供する。実施形態に従ったDC-DCコンバータは、負荷の一端が接続される第1の出力端子と前記負荷の他端が接続される第2の出力端子との間に接続され、出力電圧を平滑化する平滑化コンデンサを備える。DC-DCコンバータは、バッテリの一端に一端が接続されるチョークコイルを備える。DC-DCコンバータは、前記チョークコイルの他端が接続されるスイッチ端子、前記第1の出力端子に接続された第1の電位端子、および、前記第2の出力端子および前記バッテリの他端に接続された第2の電位端子を有する半導体集積回路を備える。前記半導体集積回路は、前記第1の電位端子に一端が接続され、前記スイッチ端子に他端が接続され、ゲートに第1の制御信号が入力される第1導電型の第1のMOSトランジスタを有する。半導体集積回路は、前記スイッチ端子に一端が接続され、前記第2の電位端子に他端が接続された第2導電型の第2のMOSトランジスタを有する。半導体集積回路は、前記第1の電位端子に一端が接続され、前記第2のMOSトランジスタのゲートに他端が接続された第1導電型の第3のMOSトランジスタを有する。半導体集積回路は、前記第3のMOSトランジスタの他端に一端が接続され、前記第2の電位端子に他端が接続された第2導電型の第4のMOSトランジスタを有する。半導体集積回路は、前記第4のMOSトランジスタのゲートに一端が接続され、前記第2の電位端子に他端が接続された第2導電型の第5のMOSトランジスタを有する。半導体集積回路は、第2の制御信号が入力され、前記第3のMOSトランジスタのゲートに出力が接続された第1のインバータを有する。半導体集積回路は、前記第2の制御信号が入力され、前記第4のMOSトランジスタのゲートに出力が接続された第2のインバータを有する。半導体集積回路は、前記第1の制御信号および前記第2の制御信号により、前記第1のMOSトランジスタおよび前記第2のMOSトランジスタの動作を制御するスイッチング制御回路を有する。半導体集積回路は、前記スイッチ端子と前記第2の電位端子との間に接続され、前記第5のMOSトランジスタの動作を制御するゲート制御回路を有する。以下、実施形態について図面に基づいて説明する。図1は、第1の実施形態に係るDC-DCコンバータ1000の構成の一例を示す図である。図1に示すように、DC-DCコンバータ1000は、半導体集積回路100と、チョークコイルLと、平滑化コンデンサCoutと、を備える。平滑化コンデンサCoutは、負荷Routの一端が接続される第1の出力端子Tout1と負荷Routの他端が接続される第2の出力端子Tout2との間に接続されている。この平滑化コンデンサCoutは、負荷Routに供給する出力電圧を平滑化するようになっている。チョークコイルLは、バッテリBの一端正極TB1に一端が接続され、スイッチ端子TSWに他端が接続されている。半導体集積回路100は、スイッチ端子TSWと、第1の電位端子T1と、第2の電位端子T2と、第1導電型の第1のMOSトランジスタpMOSトランジスタM1と、第2導電型の第2のMOSトランジスタnMOSトランジスタM2と、第1導電型の第3のMOSトランジスタpMOSトランジスタM3と、第2導電型の第4のMOSトランジスタnMOSトランジスタM4と、第2導電型の第5のMOSトランジスタnMOSトランジスタM5と、第1のインバータI1と、第2のインバータI2と、スイッチング制御回路SWCと、ゲート制御回路GCと、を有する。スイッチ端子TSWは、チョークコイルLの他端が接続されている。第1の電位端子T1は、第1の出力端子Tout1に接続されている。なお、第1の出力端子Tout1と第1の電位端子T1との間の配線に第1の寄生インダクタが存在する。第2の電位端子T2は、第2の出力端子Tout2およびバッテリBの他端負極TB2に接続されている。なお、第2の出力端子Tout2と第2の電位端子T2との間の配線に第2の寄生インダクタが存在する。第1のMOSトランジスタM1は、第1の電位端子T1に一端ソースが接続され、スイッチ端子TSWに他端ドレインが接続され、ゲートに第1の制御信号S1が入力されるようになっている。第2のMOSトランジスタM2は、スイッチ端子TSWに一端ドレインが接続され、第2の電位端子T2に他端ソースが接続されている。第3のMOSトランジスタM3は、第1の電位端子T1に一端ソースが接続され、第2のMOSトランジスタM2のゲートに他端ドレインが接続されている。第4のMOSトランジスタM4は、第3のMOSトランジスタM3の他端ドレインに一端ドレインが接続され、第2の電位端子T2に他端ソースが接続されている。第5のMOSトランジスタM5は、第4のMOSトランジスタM4のゲートに一端ドレインが接続され、第2の電位端子T2に他端ソースが接続されている。第1のインバータI1は、第2の制御信号S2が入力され、第3のMOSトランジスタM3のゲートに出力が接続されている。この第1のインバータI1は、例えば、図1に示すように、第1導電型の第6のMOSトランジスタpMOSトランジスタM6と、第2導電型の第7のMOSトランジスタnMOSトランジスタM7と、を有する。第6のMOSトランジスタM6は、第1の電位端子T1に一端ソースが接続され、第3のMOSトランジスタM3のゲートに他端ドレインが接続され、第2の制御信号S2がゲートに入力されるようになっている。第7のMOSトランジスタM7は、第6のMOSトランジスタM6の他端ドレインに一端ドレインが接続され、第2の電位端子T2に他端ソースが接続され、第6のMOSトランジスタM6のゲートにゲートが接続されている。第2のインバータI2は、第2の制御信号S2が入力され、第4のMOSトランジスタM4のゲートに出力が接続されている。この第2のインバータI2は、例えば、図1に示すように、第1導電型の第8のMOSトランジスタpMOSトランジスタM8と、第2導電型の第9のMOSトランジスタnMOSトランジスタM9と、を有する。第8のMOSトランジスタM8は、第1の電位端子T1に一端ソースが接続され、第4のMOSトランジスタM4のゲートに他端ドレインが接続され、第6のMOSトランジスタM6のゲートにゲートが接続されている。第9のMOSトランジスタM9は、第8のMOSトランジスタM8の他端ドレインに一端ドレインが接続され、第2の電位端子T2に他端ソースが接続され、第8のMOSトランジスタM8のゲートにゲートが接続されている。また、スイッチング制御回路SWCは、第1の制御信号S1および第2の制御信号S2により、第1のMOSトランジスタM1および第2のMOSトランジスタM2の動作を制御するようになっている。例えば、スイッチング制御回路SWCは、第1の制御信号S1および第2の制御信号S2により、第1のMOSトランジスタM1と第2のMOSトランジスタM2とが相補的にオン/オフするように制御する。この場合、スイッチング制御回路SWCは、例えば、第1のMOSトランジスタM1と第2のMOSトランジスタM2との間に貫通電流が流れないように、第2のMOSトランジスタM2をオンからオフに制御した後、第1のMOSトランジスタM1をオフからオンに制御する。また、ゲート制御回路GCは、スイッチ端子TSWと第2の電位端子T2との間に接続され、第5のMOSトランジスタM5の動作を制御するようになっている。このゲート制御回路GCは、第2のMOSトランジスタM2に流れる電流が制限されるように第2のMOSトランジスタM2が制御された場合に、第5のMOSトランジスタM5をオンするように制御する。例えば、ゲート制御回路GCは、第1のコンデンサC1と、第1の抵抗素子R1と、を有する。第1のコンデンサC1は、スイッチ端子TSWに一端が接続され、第5のMOSトランジスタM5のゲートに他端が接続されている。第1の抵抗素子R1は、第1のコンデンサC1の他端と第2の電位端子T2との間に接続されている。ここで、以上のような構成を有するDC-DCコンバータ1000の動作の一例について説明する。ここでは、第1のMOSトランジスタM1がオフし且つ第2のMOSトランジスタM2がオンした状態から、第1のMOSトランジスタM1がオンし且つ第2のMOSトランジスタM2がオフした状態になる場合について説明する。また、図2は、図1に示す第2のMOSトランジスタM2の静特性を示す図である。なお、図2において、PVDDは、第1のMOSトランジスタM1のソース電圧であり、Vfは、第1のMOSトランジスタM1の寄生ダイオードによる電圧降下を示す。先ず、第1のMOSトランジスタM1がオフし且つ第2のMOSトランジスタM2がオンした状態では、第1の制御信号S1は、Highレベルであり、且つ、第2の制御信号S2は、Highレベルである。そして、スイッチング制御回路SWCは、第2の制御信号S2をLowレベルにする。これにより、第2のMOSトランジスタM2のゲートにLowレベルのゲート信号が印加される。これにより、第2のMOSトランジスタM2がオンからオフに遷移し始めて、第2のMOSトランジスタM2に流れる電流が制限される。このとき、第2のMOSトランジスタM2のゲート電圧がHighレベルから、Ids=コイル電流のときにピンチオフする電圧まで下がると、コイル電流は、第2のMOSトランジスタM2を通る経路を流れきらなくなり、余剰となる電流はスイッチ端子TSWの電位を押し上げ、スイッチ端子TSWの電圧はLowレベルからHighレベルに反転する。スイッチ端子TSWの電圧がHighレベルに達した以降は、その余剰電流は第1のMOSトランジスタM1のボディダイオードを通ってT1に流れだす。そこからさらに第2のMOSトランジスタM2のゲート電圧が下がりこの第2のMOSトランジスタM2がオフになるにつれ、第2のMOSトランジスタM2のドレイン電流はさらに0に向かって減少し、同時に第1のMOSトランジスタM1、とくにそのボディダイオードを流れる電流はコイル電流に向かって増加する。第2の寄生インダクタLP2に起電力を発生する電流のスリューレートdIdtの絶対値は電圧反転後の第2のMOSトランジスタM2のゲート電圧のスリューレートdVdtにより大きくなり得る。反転直後から、ゲート制御回路GCは、第5のMOSトランジスタM5のゲートにeに比例した電圧を供給する。すなわち、ゲート制御回路GCは、第2のMOSトランジスタM2に流れる電流が制限されるように第2のMOSトランジスタM2が制御された場合に、第5のMOSトランジスタM5をオンするように制御する。これにより、第2のインバータI2から第4のMOSトランジスタM4のゲートに供給される電流は、第5のMOSトランジスタM5により接地側に引き抜かれる。その結果、第4のMOSトランジスタM4がオフからオンに切り替わる時間が長くなり、第2のMOSトランジスタM2のゲート電荷の引き抜き速度は、遅くなる。これにより、スリューレートdIdtと起電力は小さくなり図2、グランドノイズが低減される。その後、スイッチング制御回路SWCは、第1の制御信号S1をHighレベルにし且つ第2の制御信号S2をLowレベルにして、貫通電流が流れないように、第1のMOSトランジスタM1がオフし且つ第2のMOSトランジスタM2がオフした状態にする。そして、スイッチング制御回路SWCは、第1の制御信号S1をLowレベルにし且つ第2の制御信号S2をLowレベルにして、第1のMOSトランジスタM1がオンし且つ第2のMOSトランジスタM2がオフした状態にする。以上の動作により、第1のMOSトランジスタM1がオフし且つ第2のMOSトランジスタM2がオンした状態から、第1のMOSトランジスタM1がオンし且つ第2のMOSトランジスタM2がオフした状態へのスイッチングが完了する。以上のように、DC-DCコンバータ1000の動作により、スイッチング速度を高速化しても、第2のMOSトランジスタM2がオンからオフに遷移する速度を低下させることにより、寄生インダクタによるスリューレートdIdtと起電力を小さくして、グランドノイズが低減される。すなわち、本実施形態に係るDC-DCコンバータ1000によれば、スイッチング速度を高速化しつつ、グランドノイズを低減することができる。なお、実施形態では、バッテリの正極にコイルLが接続され、平滑化コンデンサCoutは、負荷Routの一端が接続される第1の出力端子Tout1と負荷Routの他端が接続される第2の出力端子Tout2との間に接続され、第1導電型のMOSトランジスタがpMOSトランジスタであり、第2導電型のMOSトランジスタがnMOSトランジスタである場合について説明した。しかし、回路の電流極性が逆になる場合、すなわち、平滑化コンデンサCoutの正極第1の出力端子Tout1と負荷Routの一端がコイルLに接続され、第1導電型のMOSトランジスタがnMOSトランジスタでありそのソースがバッテリの負極に接続され、第2導電型のMOSトランジスタがpMOSトランジスタでありそのソースがバッテリの正極に接続される場合も同様に説明される。また、本実施形態に係るDC-DCコンバータは、昇降圧型コンバータにも適用可能である。また、実施形態は例示であり、発明の範囲はそれらに限定されない。