"入力電圧を出力電圧に変換するトランスと、前記トランスに流れる電流を断続させるスイッチング素子と、前記スイッチング素子をオン/オフ制御するPWM信号を出力する駆動回路と、前記駆動回路が出力する前記PWM信号のオンデューティを、前記入力電圧に応じて伸縮した第2のPWM信号を生成し、前記第2のPWM信号によって前記スイッチング素子を制御するPWMパルス幅変換回路と、を有することを特徴とするスイッチング電源回路。前記PWMパルス幅変換回路は、前記入力電圧の低下に応じて前記第2のPWM信号のオンデューティを伸ばすことを特徴とする請求項1に記載のスイッチング電源回路。前記PWMパルス幅変換回路は、前記入力電圧の上昇に応じて前記第2のPWM信号のオンデューティを縮めることを特徴とする請求項1または請求項2に記載のスイッチング電源回路。前記PWMパルス幅変換回路は、前記PWM信号の波形を鈍らせた信号を生成するローパスフィルタと、前記鈍らせた信号を所定電圧と比較して前記第2のPWM信号を生成する比較器と、を具備することを特徴とする請求項1ないし請求項3のいずれか1項に記載のスイッチング電源回路。前記PWMパルス幅変換回路は、前記PWM信号を積分した信号を生成する積分器と、前記積分した信号を所定電圧と比較して前記第2のPWM信号を生成する比較器と、を具備することを特徴とする請求項1ないし請求項4のいずれか1項に記載のスイッチング電源回路。前記PWMパルス幅変換回路は、前記PWM信号を微分した信号を生成する微分回路と、前記微分した信号を所定電圧と比較した信号を生成する比較回路と、前記比較した信号を反転した信号を生成する反転回路と、前記反転した信号と前記PWM信号の論理積によって前記第2のPWM信号を生成する論理積回路と、を具備することを特徴とする請求項1ないし請求項4のいずれか1項に記載のスイッチング電源回路。請求項1ないし請求項6のいずれか1項に記載のスイッチング電源回路は、フライバック型であり、前記トランスは、前記入力電圧を変換して絶縁された出力電圧を出力することを特徴とするスイッチング電源回路。特許文献1の発明は、ファンモータの速度制御回路に於いて、制御信号であるPWM信号の応用可能な周波数範囲を大きくするには有効である。しかし、スイッチング電源回路に於いて、スイッチング制御ICIntegratedCircuitを利用する場合、入力電源電圧の変動範囲が広い場合や、負荷の変動範囲が広い場合には、スイッチング動作に必要なPWMパルスのオンデューティの制御が困難であるという課題は、何ら考慮されていない。そこで、本発明は、PWMパルスのオンデューティを短くし、スイッチング電源回路の制御範囲を拡大することを可能とするスイッチング電源回路を提供することを課題とする。前記課題を解決し、本発明の目的を達成するために、以下のように構成した。前記した課題を解決するため、請求項1に記載の発明は、入力電圧を出力電圧に変換するトランスと、前記トランスに流れる電流を断続させるスイッチング素子と、前記スイッチング素子をオン/オフ制御するPWM信号を出力する駆動回路と、前記駆動回路が出力する前記PWM信号のオンデューティを、前記入力電圧に応じて伸縮した第2のPWM信号を生成し、前記第2のPWM信号によって前記スイッチング素子を制御するPWMパルス幅変換回路と、を有することを特徴とするスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、PWMパルスのオンデューティを伸縮し、スイッチング電源回路のオンデューティの制御範囲を拡大することができる。請求項2に記載の発明は、前記PWMパルス幅変換回路は、前記入力電圧の低下に応じて前記第2のPWM信号のオンデューティを伸ばすことを特徴とする請求項1に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、スイッチング電源回路のフィードバック制御に於ける他のゲインを低くすることが可能であり、例えばエラーアンプなどに代表される他の制御要素の発振を抑止可能である。請求項3に記載の発明は、前記PWMパルス幅変換回路は、前記入力電圧の上昇に応じて前記第2のPWM信号のオンデューティを縮めることを特徴とする請求項1または請求項2に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、スイッチング素子に対して出力するPWMパルスのオンデューティを更に縮めることができる。請求項4に記載の発明は、前記PWMパルス幅変換回路は、前記PWM信号の波形を鈍らせた信号を生成するローパスフィルタと、前記鈍らせた信号を所定電圧と比較して前記第2のPWM信号を生成する比較器と、を具備することを特徴とする請求項1ないし請求項3のいずれか1項に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路のPWMパルス幅変換回路は、ローパスフィルタと比較器とによる簡易な構成とすることが可能である。請求項5に記載の発明は、前記PWMパルス幅変換回路は、前記PWM信号を積分した信号を生成する積分器と、前記積分した信号を所定電圧と比較して前記第2のPWM信号を生成する比較器と、を具備することを特徴とする請求項1ないし請求項4のいずれか1項に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路のPWMパルス幅変換回路によれば、時間変化に対して線形に上昇/下降を繰り返す鋸歯状波を生成することにより、リファレンス電圧とオンデューティとの関係が線形となり、更にスイッチング電源回路がフィードバック制御しやすく、かつ、発振しにくくなる。請求項6に記載の発明は、前記PWMパルス幅変換回路は、前記PWM信号を微分した信号を生成する微分回路と、前記微分した信号を所定電圧と比較した信号を生成する比較回路と、前記比較した信号を反転した信号を生成する反転回路と、前記反転した信号と前記PWM信号の論理積によって前記第2のPWM信号を生成する論理積回路と、を具備することを特徴とする請求項1ないし請求項4のいずれか1項に記載のスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路によれば、元のPWM信号のオンデューティと、変換したPWM信号のオンデューティとのずれが少ないため、フィードバック制御の遅延と、この遅延にともなう発振を抑止可能である。請求項7に記載の発明は、請求項1ないし請求項6のいずれか1項に記載のスイッチング電源回路は、フライバック型であり、前記トランスは、前記入力電圧を変換して絶縁された出力電圧を出力することを特徴とするスイッチング電源回路とした。このようにすることで、本発明に係るスイッチング電源回路は、フライバック型であり、かつ、入力側と出力側がトランスによって絶縁されているものに適用可能であることを明確化できる。本発明によれば、PWMパルスのオンデューティを短くし、スイッチング電源回路の制御範囲を拡大することが可能となる。以降、本発明を実施するための形態を、図面を参照して詳細に説明する。第1の実施形態の構成図1は、第1の実施形態に於けるスイッチング電源回路を示す概略の構成図である。第1の実施形態のスイッチング電源回路40Aは、一次側電源が印加する電圧Vigを入力信号とする電源回路である。スイッチング電源回路40Aは、分圧抵抗R42H,R42Lと、リファレンス電源43と、エラーアンプ44と、抵抗R44と、発振器46と、コンパレータ47と、バッファ48と、パルス幅変換回路60と、電界効果トランジスタTR40と、トランス41と、整流ダイオードD40と、平滑コンデンサC40と、負荷Z40とを有している。上記のうち、リファレンス電源43と、エラーアンプ44と、発振器46と、コンパレータ47と、バッファ48とは、スイッチング制御IC42の内部に実装されている。リファレンス電源43は、リファレンス電圧Vrefを印加する電圧源である。エラーアンプ44は、例えば演算増幅器であり、反転入力端子に印加された電圧と、非反転入力端子に印加された電圧との差を、ゲインGで増幅して出力端子に出力する。発振器46は、所定の周波数の三角波の発振信号を出力する。コンパレータ47は、例えば演算増幅器であり、反転入力端子に印加された電圧と、非反転入力端子に印加された電圧を比較して、比較結果を出力する。コンパレータ47は、反転入力端子に印加された電圧よりも、非反転入力端子に印加された電圧の方が高い場合には、Hレベルを出力する。コンパレータ47は、反転入力端子に印加された電圧よりも、非反転入力端子に印加された電圧の方が低い場合には、Lレベルを出力する。パルス幅変換回路60PWMパルス幅変換回路は、スイッチング制御IC42が出力するPWM信号のオンデューティを、入力電圧Vigに応じて伸縮する。電界効果トランジスタTR40は、ゲート端子に印加された電圧に応じて、ドレイン端子とソース端子とを導通するか否かを切り換える。電界効果トランジスタTR40は、トランス41に流れる電流を断続させるスイッチング素子である。トランス41は、一次巻線と二次巻線を磁心が共有し、一次巻線に流れるスイッチング信号を、二次巻線に流れるパルス電流に変換する。これにより、トランス41は、入力電圧Vigを、二次側電圧Voに変換する。トランス41の二次巻線は、順方向に接続された整流ダイオードD40を介して平滑コンデンサC40と、負荷Z40とに並列接続されている。整流ダイオードD40のカソード端子には、このスイッチング電源回路40Aの出力電圧である二次側電圧Voが発生する。スイッチング電源回路40Aの二次側電圧Voは、分圧抵抗R42H,R42Lで分圧され、エラーアンプ44の反転入力端子に入力されている。エラーアンプ44の反転入力端子は、更に、抵抗R44を介してエラーアンプ44の出力端子に接続されている。エラーアンプ44の非反転入力端子は、リファレンス電源43に接続されている。エラーアンプ44の出力端子は、コンパレータ47の非反転入力端子に接続されている。コンパレータ47の反転入力端子には、発振器46が接続され、コンパレータ47の出力端子は、バッファ48,49を介して、電界効果トランジスタTR40のゲート端子に接続されている。スイッチング制御IC42は、スイッチング素子である電界効果トランジスタTR40をオン/オフ制御するPWM信号を出力する駆動回路である。電界効果トランジスタTR40のドレイン端子は、トランス41の一次巻線を介して電圧Vigを印加する一次側電源に接続され、電界効果トランジスタTR40のソース端子は、グランドに接続されている。図2は、第1の実施形態に於けるパルス幅変換回路を示す概略の構成図である。パルス幅変換回路60は、インバータ61と、ローパスフィルタ62と、リファレンス電源63と、比較器であるコンパレータ64と、インバータ65とを有している。なお、図面では、ローパスフィルタ62のことを、LPFLowPassFilterと記載している場合がある。このパルス幅変換回路60は、電圧Vigを印加する電源を用いている。これにより、入力されるパルス信号のHレベルと、出力されるパルス信号のHレベルとは、共に電圧Vigになる。しかし、これに限られず、電圧Vigに比例して増減する電圧を印加する電源を用いても良い。これにより、入力されるパルス信号のHレベルと、出力されるパルス信号のHレベルとは、共に電圧Vigに比例して増減する電圧となる。パルス幅変換回路60の入力側は、インバータ61とローパスフィルタ62とを介してコンパレータ64の非反転入力端子に接続されている。コンパレータ64の反転入力端子には、リファレンス電源63が接続されている。コンパレータ64の出力端子は、インバータ65を介して、このパルス幅変換回路60の出力側に接続されている。ローパスフィルタ62は、PWM信号の波形を鈍らせた信号を生成する。比較器であるコンパレータ64は、この鈍らせた信号を、所定の電圧と比較して新たなPWM信号を生成する。第1の実施形態の動作《スイッチング電源回路のフィードバック制御の動作》図1に示すスイッチング電源回路40Aは、フィードバック制御によって二次側電圧Voを安定化している。以下に、スイッチング電源回路40Aのフィードバック制御の動作を説明する。電界効果トランジスタTR40のゲート端子には、スイッチングパルスであるPWM信号が印加されている。PWM信号は、電界効果トランジスタTR40のドレイン端子とソース端子の間のオン/オフ制御を行う。電界効果トランジスタTR40のドレイン端子とソース端子間のオン/オフに伴い、トランス41の一次巻線には、電圧Vigを印加する一次側電源からのスイッチング信号であるパルス電流が流れる。トランス41の一次巻線にスイッチング信号であるパルス電流が流れると共に、トランス41が駆動され、トランス41の二次巻線にもパルス電流が徐々に増大する。このパルス電流は、整流ダイオードD40と平滑コンデンサC40によって整流されて、二次側電圧Voを発生する。二次側電圧Voは、負荷Z40に流れると共に、分圧抵抗R42H,R42Lによって分圧され、エラーアンプ44の反転入力端子に印加される。エラーアンプ44の出力端子には、二次側電圧Voの分圧値とリファレンス電圧Vrefとの差分に所定のゲインGを掛けたエラー出力信号Verrが出力される。このエラー出力信号Verrは、コンパレータ47の非反転入力端子に印加される。コンパレータ47の反転入力端子には更に、発振器46が出力する三角波の発振信号が印加される。コンパレータ47の出力信号は、PWMPulseWidthModulation信号である。このPWM信号は、バッファ48,49を介して電界効果トランジスタTR40のベース端子に印加され、電界効果トランジスタTR40をスイッチング動作させる。二次側電圧Voが増大すると、エラー出力信号Verrは減少して、PWM信号のオンデューティは減少する。これにより、二次側電圧Voの増大は抑止される。二次側電圧Voが減少すると、エラー出力信号Verrは増大して、PWM信号のオンデューティは増大する。これにより、二次側電圧Voの減少は抑止される。スイッチング電源回路40Aは、このようにフィードバック制御することにより、二次側電圧Voを安定化している。図3a~eは、第1の実施形態に於けるパルス幅変換回路の動作その1を示す図である。図3aの縦軸は、入力されたスイッチングパルスを示している。図3bの縦軸は、反転したスイッチングパルスを示している。図3cの縦軸は、ローパスフィルタLPF62の出力信号を示している。図3dの縦軸は、コンパレータ64の出力信号を示している。図3eの縦軸は、後段のインバータ65の出力信号を示している。図3の横軸は、共通する時間tを示している。図3aは、所定のオンデューティを有するスイッチングパルスが入力されていることを示している。このスイッチングパルスのHレベルは、入力電圧Vigに応じた電圧であり、例えば入力電圧Vigに所定の係数kを掛けた値である。図3bは、インバータ61によって、入力されたスイッチングパルスのHレベルとLレベルを反転したことを示している。このスイッチングパルスのHレベルは、入力電圧Vigに応じた電圧であり、例えば入力電圧Vigに所定の係数kを掛けた値である。図3cは、反転したスイッチングパルスを、ローパスフィルタ62によって三角波に変換したことを示している。この三角波の振幅は、入力電圧Vigに応じたものとなる。図3dは、ローパスフィルタ62が出力した三角波を、リファレンス電圧Vrefで比較し、新たなパルス信号に変換したことを示している。図3eは、新たなパルス信号のHレベルとLレベルを反転したことを示している。これにより、図3aのスイッチングパルスPWM信号のオンデューティは、入力電圧Vigに応じて伸縮する。図4a~eは、第1の実施形態に於けるパルス幅変換回路の動作その2を示す図である。図4a~eの縦軸は、前述した図3a~eの縦軸の意味と同様である。図4の横軸は、共通する時間tを示している。図4aは、所定のオンデューティを有するスイッチングパルスが入力されていることと、前述した図3に示す場合よりも電源電圧レベルが高いためにHレベルが高いことを示している。図4bは、インバータ61によって、入力されたスイッチングパルスのHレベルとLレベルを反転したことと、前述した図3に示す場合よりも電源電圧レベルが高いためにHレベルが高いことを示している。図4cは、反転したスイッチングパルスを、ローパスフィルタ62によって三角波に変換したことを示している。この三角波の振幅は、入力電圧Vigに応じた大きさなので、前述した図3cの三角波の振幅よりも大きい。図4dは、ローパスフィルタ62が出力した三角波を、リファレンス電圧Vrefで比較し、新たなパルス信号に変換したことを示している。図4eは、新たなパルス信号のHレベルとLレベルを反転したことを示している。この新たなパルス信号のオンデューティは、二次側電圧Voが一定となるよう、前述した図3eに示すパルス信号のオンデューティよりも短くなっている。これにより、図4aのスイッチングパルスPWM信号のオンデューティは、入力電圧Vigに応じて伸縮する。図13は、比較例に於けるスイッチング電源回路を示す概略の構成図である。比較例のスイッチング電源回路40は、第1の実施形態のスイッチング電源回路40Aとは異なり、パルス幅変換回路60の代わりにバッファ49を有している他は、第1の実施形態のスイッチング電源回路40Aと同様の構成を有している。このバッファ49は、入力されたPWM信号のオンデューティは変化させない。図14は、比較例に於ける入力電圧Vigとスイッチングデューティとの関係を示す図である。横軸は入力電圧Vigを示し、縦軸はMOSFETのスイッチングデューティ[]を示している。縦軸に記載されたDmaxは、スイッチング制御IC42の最大オンデューティを示している。Dminは、スイッチング制御IC42の最小オンデューティを示している。凡例に示すように、菱形マーカは、スイッチング電源回路40の負荷Z40のインピーダンス値が小さい場合を示している。正方形マーカは、スイッチング電源回路40の負荷Z40のインピーダンス値が大きい場合を示している。図14より、負荷Z40のインピーダンス値が小さく菱形マーカ、かつ電圧Vigが20V以上の場合には、電界効果トランジスタTR40を、スイッチング制御IC42の最小オン期間以下で制御しなければならないことがわかる。同様に、負荷Z40の値が大きく正方形マーカ、かつ電圧Vigが8V以下の場合と、負荷Z40の値が小さく菱形マーカ、かつ電圧Vigが6V以下の場合は、電界効果トランジスタTR40を、スイッチング制御IC42の最大オン期間以下で制御しなければならないことがわかる。図5は、第1の実施形態に於ける入力電圧Vigとスイッチングデューティとの関係を示す図である。横軸は入力電圧Vigを示し、縦軸はMOSFETのスイッチングデューティ[]を示している。凡例のスイッチング制御IC出力は、スイッチング制御IC42からパルス幅変調回路に入力される信号のスイッチングデューティを示している。凡例のスイッチング素子駆動は、電界効果トランジスタTR40のドレイン-ソース間電圧のスイッチングデューティを示している。このパルス幅変換回路60により、スイッチング素子駆動のスイッチングデューティの変動幅よりも、スイッチング制御IC出力のスイッチングデューティの変動幅の方が小さくなっている。これにより、スイッチング制御IC42のオンデューティの範囲が狭い場合であっても、このスイッチング電源回路40Aを制御可能であることがわかる。第1の実施形態の効果以上説明した第1の実施形態では、次のA~Dのような効果がある。Aローパスフィルタ62とコンパレータ64とインバータ61,65による簡易な構成によって、パルス幅変換回路60を構成することが可能である。Bスイッチング電源回路40Aに於いて、スイッチング動作に必要なPWMパルスのオンデューティの制御が制約されたスイッチング制御IC42を使用した場合であっても、PWMパルスのオンデューティを短くすることにより、スイッチング動作に必要なPWMパルスのオンデューティとすることができる。CPWM信号のオンデューティを、入力電圧Vigが低くなるにつれて伸ばすようにしている。PWM信号のオンデューティを、入力電圧Vigが高くなるにつれて縮めるようにしている。これにより、スイッチング電源回路40Aのフィードバック制御に於ける他のゲイン、例えばエラーアンプ44のゲインGを低くすることが可能であり、エラーアンプ44による発振を抑止可能である。DPWM信号のオンデューティを、入力電圧Vigが高くなるにつれて縮めるようにしている。これにより、スイッチング制御IC42などがスイッチング素子に対して出力するPWMパルスのオンデューティを更に短くすることができる。第2の実施形態の構成図6は、第2の実施形態に於けるパルス幅変換回路を示す概略の構成図である。本実施例のパルス幅変換回路60Aは、INVInverterブロック61aと、LPFLowPassFilterブロック62aと、ツェナーダイオードZ65と、分圧抵抗R65H,R65Lと、COMPComparatorブロック64aと、BUFBufferブロック65aとを有している。INVブロック61aは、抵抗R61AH,R61BH,R61AL,R61BLと、PNPトランジスタT62Hと、NPNトランジスタT62Lと、電圧Vigに比例して増減する電圧Vccを印加する電源以下、電源Vccと記載する。とを有している。INVブロック61aの入力端子は、抵抗R61AHを介してPNPトランジスタT62Hのベースに接続され、このPNPトランジスタT62Hのベースは、抵抗R61BHを介して電源Vccに接続されている。PNPトランジスタT62Hのエミッタは、電源Vccに接続されている。PNPトランジスタT62Hのコレクタは、このINVブロック61aの第1の出力である。INVブロック61aの入力端子は更に、抵抗R61ALを介してNPNトランジスタT62Lのベースに接続され、このNPNトランジスタT62Lのベースは、抵抗R61BLを介してグランドに接続されている。NPNトランジスタT62Lのエミッタはグランドに接続されている。NPNトランジスタT62Lのコレクタは、このINVブロック61aの第2の出力である。LPFブロック62aは、抵抗R62AH,R62ALと、コンデンサC62とを有している。INVブロック61aの第1の出力は、抵抗R62AHを介してコンデンサC62に接続されている。同様にINVブロック61aの第2の出力は、抵抗R62ALを介してコンデンサC62に接続され、このLPFブロック62aの出力側となる。LPFブロック62aの出力側は、逆方向に接続されたツェナーダイオードZ65と、分圧抵抗R65H,R65Lとを介してグランドに接続されている。分圧抵抗R65Hと分圧抵抗R65Lの接続ノードは、COMPブロック64aに接続されている。COMPブロック64aは、電源Vccと、抵抗R64と、NPNトランジスタT64とを有している。COMPブロック64aの入力側は、NPNトランジスタT64のベースに接続されている。NPNトランジスタT64のエミッタはグランドに接続され、コレクタは抵抗R64を介して電源Vccに接続されている。NPNトランジスタT64のコレクタは、このCOMPブロック64aの出力側である。BUFブロック65aは、抵抗R65B,R65Cと、NPNトランジスタT65Hと、PNPトランジスタT65Lとを有している。COMPブロック64aの出力側は、抵抗R65Bを介して、NPNトランジスタT65Hのベースと、PNPトランジスタT65Lのベースに接続されている。NPNトランジスタT65Hのコレクタは、抵抗R65Cを介して、電源Vccに接続されている。PNPトランジスタT65Lのコレクタは、グランドに接続されている。更に、NPNトランジスタT65Hのエミッタは、PNPトランジスタT65Lのエミッタと接続され、このBUFブロック65aの出力端子に接続されている。第2の実施形態の動作図7a~dは、第2の実施形態に於けるパルス幅変換回路の動作その1を示す図である。図7aの縦軸は、入力されたスイッチングパルスを示している。図7bの縦軸は、反転したスイッチングパルスを示している。図7cの縦軸は、LPFブロック62aの出力信号を示している。図7dの縦軸は、COMPブロック64aの出力信号を示している。図7の横軸は、共通する時間tを示している。図7aは、所定のオンデューティを有するスイッチングパルスが入力されていることを示している。このスイッチングパルスのHレベルは、入力電圧Vigに応じた電圧であり、例えば入力電圧Vigに所定の係数kを掛けた値である。図7bは、INVブロック61aによって、入力されたスイッチングパルスのHレベルとLレベルを反転したことを示している。このスイッチングパルスのHレベルは、入力電圧Vigに応じた電圧であり、例えば入力電圧Vigに所定の係数kを掛けた値である。図7cは、反転したスイッチングパルスを、LPFブロック62aによって三角波に変換したことを示している。この三角波の振幅は、入力電圧Vigに応じたものとなる。図7dは、LPFブロック62aが出力した三角波が、電圧Vz以上であるか否かを比較し、新たなパルス信号に変換したことを示している。電圧Vzは、ツェナーダイオードZ65による電圧降下の後、分圧抵抗R65H,R65Lによって分圧した電圧が、NPNトランジスタT64のベース電圧の閾値となる場合の電圧である。これにより、図7aのスイッチングパルスPWM信号のオンデューティは、入力電圧Vigに応じて伸縮する。図8a~dは、第2の実施形態に於けるパルス幅変換回路の動作その2を示す図である。図8a~dの縦軸は、前述した図7a~dの縦軸の意味と同様である。図8の横軸は、共通する時間tを示している。図8aは、所定のオンデューティを有するスイッチングパルスが入力されていることを示している。前述した図7に示す場合よりも電源電圧レベルが高いために、Hレベルが高いことを示している。ここで、Hレベルの電位は電圧Vigに所定の係数kを掛けた値である。図8bは、INVブロック61aによって、入力されたスイッチングパルスのHレベルとLレベルを反転したことを示している。前述した図7に示す場合よりも電源電圧レベルが高いためにHレベルが高いことを示している。図8cは、反転したスイッチングパルスを、LPFブロック62aによって三角波に変換したことを示している。この三角波の振幅は、入力電圧Vigに応じた大きさなので、前述した図7cの三角波の振幅よりも大きい。図8dは、LPFブロック62aが出力した三角波が、電圧Vz以上であるか否かを比較し、新たなパルス信号に変換したことを示している。この新たなパルス信号のオンデューティは、二次側電圧Voが一定となるよう、前述した図7dに示すパルス信号のオンデューティよりも短くなっている。これにより、図8aのスイッチングパルスPWM信号のオンデューティは、入力電圧Vigに応じて伸縮する。第2の実施形態の効果以上説明した第2の実施形態では、次のEのような効果がある。Eリファレンス電源が無い場合であっても、ツェナーダイオードZ65を用いた簡易な回路によってPWMパルスのオンデューティを短くすることにより、スイッチング動作に必要なPWMパルスのオンデューティとすることができる。第3の実施形態の構成図9は、第3の実施形態に於けるパルス幅変換回路を示す概略の構成図である。本実施形態のパルス幅変換回路60Bは、図2に示す第1の実施形態のパルス幅変換回路60のローパスフィルタ62の代わりに積分回路62Cを有しているほかは、第1の実施形態のパルス幅変換回路60と同様の構成を有している。本実施形態の積分回路62Cは、抵抗R62Cと、コンデンサC62Cと、オペアンプA62Cとを有している。積分回路62Cの入力側は、抵抗R62Cを介してオペアンプA62Cの反転入力端子に接続されている。オペアンプA62Cの反転入力端子は更に、コンデンサC62Cを介してオペアンプA62Cの出力端子に接続されている。オペアンプA62Cの非反転入力端子は、グランドに接続されている。オペアンプA62Cの出力端子は、この積分回路62Cの出力側である。積分回路62Cは、PWM信号を積分した信号を生成する積分器である。オペアンプA62Cは、この積分した信号を、所定電圧と比較して、新たなPWM信号を生成する比較器である。第3の実施形態の動作図10a~eは、第3の実施形態に於けるパルス幅変換回路の動作を示す図である。図10aの縦軸は、入力されたスイッチングパルスを示している。図10bの縦軸は、反転したスイッチングパルスを示している。図10cの縦軸は、積分回路62Cの出力信号を示している。図10dの縦軸は、コンパレータ64の出力信号を示している。図10eの縦軸は、後段のインバータ65の出力信号を示している。図10の横軸は、共通する時間tを示している。図10a,bは、前述した図3a,bと同様である。図10cに示す積分回路62Cの出力信号は、図3cに示すローパスフィルタ62の出力信号とは異なり、時間変化に対して線形に上昇/下降を繰り返す鋸歯状波となっている。これにより、リファレンス電圧Vrefと、オンデューティとの関係が線形となり、更にフィードバック制御しやすく、かつ、発振しにくくなる。図10d,eは、前述した図3d,eと同様である。第3の実施形態の効果以上説明した第3の実施形態では、次のFのような効果がある。F時間変化に対して線形に上昇/下降を繰り返す鋸歯状波を生成することにより、リファレンス電圧Vrefとオンデューティとの関係が線形となり、更にフィードバック制御しやすく、かつ、発振しにくくなる。第4の実施形態の構成図11は、第4の実施形態に於けるパルス幅変換回路を示す概略の構成図である。パルス幅変換回路60Bは、コンデンサC66,C67と、ダイオードD66,D67と、抵抗R67と、リファレンス電源66と、比較器67と、インバータ68と、論理積回路69とを有している。このパルス幅変換回路60Bの入力側は、論理積回路69の第1の入力端子に接続されていると共に、コンデンサC66を介して、ダイオードD66のカソード端子に接続されている。このダイオードD66のアノード端子はグランドに接続されている。ダイオードD66のカソード端子は更に、逆方向に接続されたダイオードD67を介して、並列接続されているコンデンサC67と、抵抗R67とに接続され、更に比較器67の非反転入力端子に接続されている。このコンデンサC66,C67と、ダイオードD66,D67と、抵抗R67は、PWM信号を微分した信号を生成する微分回路を構成している。比較回路である比較器67の反転入力端子には、リファレンス電源66が接続されている。比較器67の出力端子は、反転回路であるインバータ68を介して論理積回路69の第2の入力端子に接続されている。論理積回路69の出力端子は、このパルス幅変換回路60Bの出力側である。第4の実施形態の動作図12a~dは、第4の実施形態に於けるパルス幅変換回路の動作を示す図である。図12aの縦軸は、入力されたスイッチングパルスを示している。図12bの縦軸は、比較器67の非反転入力端子への入力信号を示している。図12cの縦軸は、比較器67の出力信号を示している。図12dの縦軸は、論理積回路69の出力信号を示している。図12の横軸は、共通する時間tを示している。図12aは、所定のオンデューティを有するスイッチングパルスPWM信号が入力されていることを示している。このスイッチングパルスのHレベルは、入力電圧Vigに応じた電圧であり、例えば入力電圧Vigに所定の係数kを掛けた値である。図12bは、コンデンサC66や抵抗R67などによる微分回路によって、入力されたスイッチングパルスPWM信号を微分した信号を生成したことを示している。図12cは、微分したスイッチングパルスPWM信号を、比較回路である比較器67によって、所定電圧であるリファレンス電圧Vrefと比較し、パルスに変換したことを示している。このパルス幅は、入力電圧Vigに応じた幅であり、例えば入力電圧Vigに所定の係数kを掛けた値である。図12dは、比較器67の出力信号の反転と、入力されたスイッチングパルスとの論理積により、スイッチングパルスPWM信号のオンデューティを短く変換したことを示している。第4の実施形態の効果以上説明した第4の実施形態では、次のGのような効果がある。G元のPWM信号のオンデューティと、変換したPWM信号のオンデューティとのずれが少ないため、フィードバック制御の遅延と、この遅延にともなう発振を抑止可能である。変形例本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能である。この利用形態や変形例としては、例えば、次のa,bのようなものがある。a第1~第4の実施形態は、いずれもフライバック式のスイッチング電源回路40に適用した例である。しかし、これに限られず、シングルエンディッドフォワード方式、プッシュプル方式、ハーフブリッジ方式、フルブリッジ方式、降圧チョッパ方式、マグアンプ方式、昇圧チョッパ方式、極性反転チョッパ方式など、いずれの方式のスイッチング電源回路に本発明を適用しても良い。b第1~第4の実施形態は、いずれも駆動回路にスイッチング制御ICを用いた例である。しかし、これに限られず、駆動回路がディスクリート部品で構成されているスイッチング電源回路に適用しても良い。"