アドレスデータ及び非アドレスデータを有するメモリーアクセス命令を受信しフラグを設定し、該アドレスデータをベースポインタ値及び範囲値により定められるアドレス範囲と比較し、インデックス値を有するインデックス信号を、複数のインデックス値により識別される命令実行パラメータのセットを有するテーブル内に生成し、前記非アドレスデータと前記テーブルからの命令実行パラメータを結合して実行命令を生成する命令生成器、該命令生成器に結合され、該命令生成器から前記実行命令又は前記メモリーアクセス命令を受信し、該受信した実行命令又はメモリーアクセス命令を実行するコア、を有する装置。前記メモリーアクセス命令は、メモリーのメモリーアドレスにアクセスするために入力/出力に割り付けられた命令を有する、ことを特徴とする請求項1に記載の装置。前記命令生成器は、前記アドレスデータを前記アドレス範囲内の1又は複数のメモリーアドレスのセットと比較し、前記アドレスデータが前記メモリーアドレスのセットの1つと一致した場合に前記インデックス信号を生成する制御部であって、前記アドレス範囲内の1又は複数のメモリーアドレスのそれぞれは、1又は複数の低電力命令を表す、制御部、前記インデックス信号を低電力命令の1又は複数のパラメータに変換するトランスレーター、前記1又は複数のパラメータと前記メモリーアクセス命令の前記非アドレスデータとの組合せにより、前記低電力命令を生成する結合器、を有する請求項1記載の装置。前記1又は複数のメモリーアドレスのセットは、一連のメモリーアドレスを有し、少なくとも第1及び第2の値は、前記一連のメモリーアドレスを定める、ことを特徴とする請求項3に記載の装置。前記第1の値は、前記一連のメモリーアドレスの第1のメモリーアドレスを示すベースポインタ値を有し、前記第2の値は、前記一連のメモリーアドレス内のメモリーアドレスの数を示す範囲値を有する、ことを特徴とする請求項4に記載の装置。前記ベースポインタ値は、レベル2のベースポインタ値を有し、前記範囲値は、C状態範囲値を有する、ことを特徴とする請求項5に記載の装置。前記低電力命令の前記1又は複数のパラメータは、前記アドレスデータに基づき決定される、ことを特徴とする請求項3に記載の装置。前記命令生成器は、低電力状態を表すメモリーアドレスに対応する前記アドレスデータを有する前記メモリーアクセス命令を受信する、ことを特徴とする請求項1に記載の装置。アドレスデータを有するメモリーアクセス命令を受信する段階、前記アドレスデータがアドレス範囲内にある場合、前記メモリーアクセス命令の受信に応答して、前記メモリーアクセス命令の前記アドレスデータを低電力命令に変換する段階、その他の場合に、前記メモリーアクセス命令を選択する段階、を有し、前記変換する段階は、前記アドレスデータを1又は複数の低電力命令を表す1又は複数のメモリーアドレスのセットと比較する段階、前記アドレスデータが前記メモリーアドレスのセットのうちの1つと一致した場合、前記1又は複数の低電力命令のパラメータのセットを有するテーブルに、インデックス信号を生成する段階、前記テーブルを用いて、前記インデックス信号を前記低電力命令の1又は複数のパラメータに変換する段階、前記1又は複数のパラメータと前記メモリーアクセス命令の非アドレスデータとの組合せにより、プロセッサーを低電力状態に入らせる前記低電力命令を生成する段階、を有する、ことを特徴とする方法。前記メモリーアクセス命令を受信する段階は、メモリーのメモリーアドレスにアクセスするために入力/出力に割り付けられた命令を受信する段階を有する、ことを特徴とする請求項9に記載の方法。前記メモリーアドレスのセットは、一連のメモリーアドレスを有し、少なくとも第1及び第2の値は、前記一連のメモリーアドレスを定める、ことを特徴とする請求項9に記載の方法。前記第1の値は、前記一連のメモリーアドレスの第1のメモリーアドレスを有し、前記第2の値は、前記一連のメモリーアドレス内のメモリーアドレスの数を有する、ことを特徴とする請求項11に記載の方法。前記低電力命令の前記1又は複数のパラメータは、前記アドレスデータに基づき決定される、ことを特徴とする請求項9に記載の方法。前記アドレスデータは、所望の低電力状態を表すメモリーアドレスに対応する、ことを特徴とする請求項9に記載の方法。命令生成器と該命令生成器に結合されたコアとを有するプロセッサー、前記プロセッサーに結合され、オペレーティングシステム命令を有するダイナミックランダムアクセスメモリDRAM、を有し、前記命令生成器は、アドレスデータと非アドレスデータとを有するメモリーアクセス命令を受信し、前記アドレスデータがベースポインタ値と範囲値とにより定められるアドレス範囲内にある場合に、前記メモリーアクセス命令の受信に応答して、前記メモリーアクセス命令のアドレスデータを低電力命令に変換し、その他の場合に、前記メモリーアクセス命令を選択し、前記低電力命令は、前記プロセッサーを低電力状態に入らせ、前記コアは、前記命令生成器から前記低電力命令又は前記メモリーアクセス命令を受信し、前記受信した低電力命令又はメモリーアクセス命令を実行する、ことを特徴とするシステム。前記命令生成器は、前記アドレスデータを前記アドレス範囲内の1又は複数のメモリーアドレスのセットと比較し、前記アドレスデータが前記メモリーアドレスのセットの1つと一致した場合にインデックス信号を生成する制御部、前記インデックス信号を有するインデックス値のセットにより定められる低電力命令のパラメータのセットを有するテーブルを有するトランスレーター、低電力命令のパラメータのセットの1つと前記メモリーアクセス命令の前記非アドレスデータとの組合せにより、前記低電力命令を生成する結合器、を有する、ことを特徴とする請求項15記載のシステム。前記オペレーティングシステム命令の実行は、オペレーティングシステムアプリケーションに前記メモリーアクセス命令を生成させる、ことを特徴とする請求項15に記載のシステム。前記メモリーアクセス命令は、電力管理動作に対応するアドレスデータを有する入力/出力読み出し命令である、ことを特徴とする請求項15に記載のシステム。前記1又は複数のメモリーアドレスのセットは、一連のメモリーアドレスを有し、少なくとも第1及び第2の値は、前記一連のメモリーアドレスを定め、前記第1の値は、前記一連のメモリーアドレスの第1のメモリーアドレスを示すベースポインタ値を有し、前記第2の値は、前記一連のメモリーアドレス内のメモリーアドレスの数を示す範囲値を有する、ことを特徴とする請求項16に記載のシステム。前記命令生成器は、前記メモリーアクセス命令に対応する第1の信号と、前記結合器から前記低電力命令に対応する第2の信号とを受信し、前記制御部の制御下で前記コアへの出力のために前記メモリーアクセス命令と前記低電力命令のうちの1つを選択する、セレクター、を有する、ことを特徴とする請求項16に記載のシステム。本発明の主題は、本願明細書で説明され、添付の請求の範囲で明確に請求される。本発明は、装置、特徴及びその利点に加え、構成及び動作方法の両方に関連し、添付の図面と共に以下の詳細な説明を参照することにより理解される。説明を簡単且つ明瞭にするため、図中に示される構成要素は縮尺通りに描かれる必要はないことが理解されるだろう。例えば、明瞭さのために、一部の構成要素の大きさは、他の構成要素に比較して強調され得る。更に、適切と見なされる参照符号は、複数の図で繰り返し利用され同一の又はアナログ構成要素を示し得る。以下の詳細な説明では、本発明の完全な理解を提供するために、多くの詳細事項が説明される。しかしながら、当業者は、本発明がこれら詳細事項にかかわらず実施されて良いことを理解するだろう。他の例では、良く知られた方法、手順、構成要素及び回路は、本願明細書の理解を不必要に不明瞭にすることを避けるため、詳細に示されない。特に明記されない限り、以下の説明から明らかなように、本願明細書を通じて処理、演算計算、決定等のような語を用いる議論は、コンピューターシステムのレジスタ及び/又はメモリー内の電子のような物理量として表されたデータを操作及び/又は同様にコンピューターシステムのメモリー、レジスタ又は他の類似の情報記憶、送信又は表示装置内の物理量として表される他のデータへ変換するコンピューター又はコンピューターシステム、又は類似の電子計算機装置の動作及び/又は処理に関連することが理解されるだろう。更に、複数のという語は、本願明細書を通じて2つ以上の部品、装置、要素、パラメータ等を記述するために利用され得る。本願明細書で用いられるメモリーアクセス命令という表現は、指示、命令、指令、及び/又は例えば1つ以上のメモリーアドレスへの書き込み又は読み出しによる1つ以上のメモリーアドレスへアクセスする機能に関連する。本発明のいくつかの説明のための実施例では、メモリーアクセス命令は、例えば従来知られるような入力/出力I/Oに割り付けられたトランザクション命令を有して良い。本発明のいくつかの説明のための実施例では、メモリーアクセス命令は、オペレーティングシステムOS及び/又は如何なる他の適切なモジュールにより生成されて良い。また、メモリーアクセス命令は、例えば、非特許文献1により定義されるようなI/Oを割り付けられた命令を有して良い。メモリーアクセス命令は、所望の動作、例えばコアクロック制御動作、アクティブ状態制御動作P状態動作とも称される、アイドル状態制御動作C状態動作とも称される、熱制御動作、及び/又は如何なる他の実行されるべき適切な動作、例えば電力管理制御体系のような制御体系の一部、及び/又はACPI仕様により定義されるような電力最適化制御体系を示して良い。例えば、メモリーアクセス命令は、所望の動作を表し得るメモリーアドレスに対応するアドレスデータを有して良い。本願明細書で用いられる実行命令という表現は、指示、命令、指令、及び/又はプロセッサーにより、例えばプロセッサーの1つ以上の論理要素により実行可能な種類及び/又はフォーマットの機能に関連する。本発明のいくつかの説明のための実施例では、実行命令は、例えば非特許文献2により定義されるようなMonitorWait命令を有して良い。IMWAIT命令は、例えば所望のC状態動作と関連して良い。例えば、MWAIT命令は、所望のC状態動作を表す目的のC状態パラメータを有して良い。例えば、ACPI仕様に定義されたように、C-1状態は実行可能な状態と関連し、C-2状態は低省電力状態と関連し、C-3状態は媒体省電力状態と関連し、C-4状態は高省電力状態と関連して良い。本発明のいくつかの説明のための実施例は、以下に詳細に説明されるように、受信したメモリーアクセス命令のアドレスデータに基づき所定の実行可能なフォーマットの実行命令を生成する装置、システム、及び/又は方法を有する。本発明のいくつかの説明のための実施例では、例えば以下に説明されるように、メモリーアドレス命令は、少なくとも部分的に実行命令に変換されて良い。図1を参照する。図1は、本発明のいくつかの説明のための実施例による計算機プラットフォーム100のブロック図である。本発明のいくつかの実施例では、計算機プラットフォーム100は、例えばバッテリーのような携帯型電源により電力を供給される携帯型計算機プラットフォームを有するか又はそのような携帯型計算機プラットフォームであって良い。本発明の他の実施例では、計算機プラットフォーム100は、非携帯型計算機プラットフォームを有するか又は非携帯型計算機プラットフォームであって良い。本発明は、この態様に限定されない。プラットフォーム100は、例えばパーソナルコンピューター、デスクトップコンピューター、モバイルコンピューター、ラップトップコンピューター、ノートブックコンピューター、端末、ワークステーション、サーバーコンピューター、パーソナルデジタルアシスタントPDA機器、タブレットコンピューター、ネットワーク機器、マイクロコントローラー、携帯電話、カメラ、又は如何なる他の適切な計算及び/又は通信機器を有するか又はそれらであって良い。本発明のいくつかの説明のための実施例では、プラットフォーム100は、プロセッサー102を有して良い。プロセッサー102は、例えば中央演算処理装置CPU、デジタルシグナルプロセッサーDSP、マイクロプロセッサー、ホストプロセッサー、複数のプロセッサー、コントローラー、チップ、マイクロチップ、又は如何なる他の適切な多目的又は特定用途のプロセッサー又はコントローラーを有して良い。プロセッサー101は、従来知られるように、例えば1つ以上の算術演算処理ユニットALUを有するプロセッサーコア104を有して良い。本発明のいくつかの説明のための実施例では、プラットフォーム100はまた、入力装置118、出力装置120、メモリー装置114、及び/又は記憶装置122を有して良い。プラットフォーム100は、他の適切なハードウェア構成要素及び/又はソフトウェア構成要素を更に有して良い。入力装置118は、例えばキーボード、マウス、タッチパッド、又は他の適切な指示装置又は入力装置を有して良い。出力装置120は、例えば陰極線管CRTモニター、液晶ディスプレイLCDモニター、又は他の適切なモニター又は表示装置を有して良い。記憶装置122は、例えばハードディスクドライブ、フロッピー登録商標ディスクドライブ、コンパクトディスクCDドライブ、データ書き込み可能なCDCD-Rドライブ、又は他の適切な取り外し可能な及び/又は固定式の記憶装置を有して良い。メモリー装置114は、例えばランダムアクセスメモリーRAM、読み出し専用メモリーROM、ダイナミックRAMDRAM、同期DRAMSD-RAM、フラッシュメモリー、揮発性メモリー、不揮発性メモリー、キャッシュメモリー、バッファ、短期記憶装置、長期記憶装置、又は他の適切なメモリー装置又は記憶装置を有して良い。本発明のいくつかの説明のための実施例では、メモリー装置114は、例えば1つ以上のOS命令116を格納して良い。プロセッサー102により実行されると、例えば従来知られるように、OS命令116は、結果としてOSアプリケーション108を実行して良い。OS108は、例えばACPI仕様に従う例えば電力管理制御体系として、少なくとも1つのメモリーアクセス命令110を生成して良い。メモリーアクセス命令110は、例えば、所定の動作を表し得る、例えばメモリー114のメモリーアドレスに対応するアドレスデータを有するI/O読み出し命令を有して良い。所定の動作は、例えば、C状態動作のような電力管理/最適化動作を有して良い。従って、アドレスデータは、実行されるべきC状態動作を表すメモリー114のアドレスデータに対応して良い。本発明のいくつかの説明のための実施例では、プロセッサー102は、実行命令生成器106を有して良い。実行命令生成器106は、例えばプロセッサーコア104により実行可能な所定のフォーマットの実行命令112をメモリーアクセス命令110のアドレスデータに基づき生成する。例えば、命令生成器106は、例えば以下に説明されるように、メモリーアクセス命令110のアドレスデータに対応するMWAIT命令を生成して良い。本発明の態様は、計算機プラットフォームの説明のための実施例を参照し本願明細書に説明される。例えば、計算機プラットフォーム100のような計算機プラットフォームは、生成器106のような命令生成器を有し、命令生成器106はプロセッサー102のようなプロセッサーの一部である。しかしながら、当業者は、本発明の他の実施例により、命令生成器及びプロセッサーは計算機プラットフォームの別個の部品であって良いことを理解するだろう。図2を参照する。図2は、本発明の説明のための実施例による命令生成器200のブロック図である。本発明はこの態様に限定されず、命令生成器200は命令生成器106図1の機能を実行して良い。本発明のいくつかの説明のための実施例では、命令生成器200は、命令キャプチャーモジュール204を有し、受信したメモリーアクセス命令信号202を取り込んでフラグを設定して良い。メモリーアクセス命令信号202は、例えば、メモリー114図1のアドレスに対応するアドレスデータを有して良い。メモリーアクセス命令信号202はまた、例えば命令データ、及び/又は従来知られた命令パラメータを有する如何なる適切な非アドレスデータを有して良い。命令キャプチャーモジュール204は、実質的にメモリーアクセス命令信号202と同一の信号206、及び命令信号202のアドレスデータを有する信号228を生成して良い。キャプチャーモジュール204はまた、命令信号202の非アドレスデータの少なくとも一部を有する信号208を生成して良い。本発明のいくつかの説明のための実施例では、以下に説明されるように、命令生成器200は、例えばプロセッサーコア104図1に提供されるべき命令信号210をメモリーアクセス命令信号202のアドレスデータに基づき生成して良い。本発明のいくつかの説明のための実施例では、以下に説明されるように、命令生成器200は、メモリーアクセス命令202、又はメモリーアクセス命令202のアドレスデータに対応する実行命令214の何れかを有する命令信号210を、メモリーアクセス命令202のアドレスデータに基づき選択的に生成して良い。本発明のいくつかの説明のための実施例によると、以下に説明されるように、命令生成器200はまた、制御部226、トランスレーター222、結合器218、及び/又はセレクター212を有して良い。本発明のいくつかの例である実施例によると、以下に説明されるように、制御部226は、メモリーアクセス命令202のアドレスデータが1つ以上の所定の実行命令に対応するかを決定して良い。本発明のいくつかの例である実施例によると、制御部226は、信号228のアドレスデータを1つ以上の所定の実行命令に対応する1つ以上のメモリーアドレスのセットの所定のアドレスデータと比較して良い。例えば、1つ以上の所定の実行命令は、例えばメモリー114図1の一連のメモリーアドレスにより表されて良い。一連のメモリーアドレスは、例えば一連のメモリーアドレスの第1のメモリーアドレスに対応するベースポインタ値230、及び一連の複数のアドレスに対応する範囲値232により決定されて良い。当業者は、本発明の他の実施例では、一連のメモリーアドレスは如何なる他の適切な方法により決定されて良いことを理解するだろう。例えば、一連のメモリーアドレスは、ベースポインタ値230及び一連のアドレスの最後のアドレスに対応するエンドポインタにより決定されて良い。本願明細書では、本発明のいくつかの説明のための実施例は、一連のメモリーアドレスにより表される1つ以上の実行命令と関連して説明されるが、当業者は、本発明の他の実施例では1つ以上の実行命令がメモリーアドレスの如何なる他の所望の構成、例えばメモリーアドレスの不連続のセットにより表されて良いことを理解するだろう。本発明のいくつかの説明のための実施例によると、制御部226は、信号228のアドレスデータをベースポインタ値230及び/又は範囲値232と比較して良い。制御部226は、メモリーアクセス命令202が所定の実行命令の1つに対応するかを、例えば信号228のメモリーアドレスデータとベースポインタ値230及び/又は範囲値232との間の比較に基づき決定して良い。例えば、信号228のアドレスデータが、ベースポインタ値230と等しい又は大きく、且つベースポインタ値230と範囲値232の和に等しい又は小さいアドレス値に対応する場合、制御部226は、メモリーアクセス命令202が所定の実行命令の1つに対応すると決定して良い。本発明のいくつかの説明のための実施例によると、以下に説明されるように、例えば、制御部226がメモリーアクセス命令202は所定の実行命令の1つに対応すると決定した場合、命令生成器200は、信号228のアドレスデータにより表される動作に対応する少なくとも1つの実行命令パラメータ227を決定可能であって良い。本発明のいくつかの説明のための実施例によると、トランスレーター222は、メモリーアクセス信号202により表されるメモリーアドレスを実行命令パラメータ227へ変換して良い。例えば、トランスレーター222は、例えばC状態パラメータのような、インデックス値229のセットにより識別される所定の実行命令パラメータ227のセットを有する、例えばルックアップテーブルLUT223のような表を有して良い。制御部226は、例えば信号202のメモリーアドレスに対応する、実行命令パラメータを示すインデックス値229の1つに対応する値を有するインデックス信号224を生成して良い。例えば、パラメータ227は、パラメータ227に対応する実行命令を表すメモリーアドレスの順序に従い配置されて良い。この例によると、インデックス値229は、所定の一連の値、例えば1、2、3、...のシーケンスを有して良い。従って、制御部226は、信号228のアドレス値とベースポインタ値230の差分に対応する値を有するインデックス信号224を生成して良い。本発明の1つの説明のための実施例では、1つ以上の所定の実行命令は、一連のN個のメモリーアドレス、例えばそれぞれn、n1、n2、...、nN-1により表されるN個の実行命令を有して良い。従って、表223は、値i、i1、i2、...、iN-1を有するN個の対応するインデックス値229により識別されるN個の命令パラメータ227を有して良い。ここで、iは、例えばi=1又は如何なる他の所望の値である。従って、制御部226は、例えば値j=m-bpiを有するインデックス信号224を生成して良い。ここでmは信号228のメモリーアドレスを表し、bpはベースポインタ値230を表す。本発明のいくつかの説明のための実施例によると、結合器218は、実行命令パラメータ220を信号208の非アドレスデータと結合することにより、実行命令214を生成して良い。結合器218は、例えばパラメータ227の種類及び/又は信号208の非アドレスデータに従い、如何なる適切な結合方法を実施して良い。本発明のいくつかの説明のための実施例によると、制御部226は、例えば制御信号216を用いセレクター212を制御し、実行命令214又は信号206のメモリーアクセス命令の何れかを有する命令信号210を選択的に生成して良い。例えば制御部226がメモリーアクセス命令202のメモリーアドレスデータは所定の実行命令の1つに対応すると決定した場合、例えば、制御信号216は、実行命令214を有する命令信号210を生成するようセレクター212を制御して良い。及び、例えば制御部226がメモリーアクセス命令202のメモリーアドレスデータは所定の実行命令の何れにも対応しないと決定した場合、制御信号216は、メモリーアクセス命令202を有する命令信号210を生成するようセレクター212を制御して良い。再び図1を参照する。本発明のいくつかの説明のための実施例では、プロセッサーコア104は、例えば、対応するC状態動作を起動するために、1つ以上のMWAIT命令を実行可能であって良い。MWAIT命令は、例えばACPI仕様に従い、目的のC状態に関連するMWAITTargetC状態命令を有して良い。本発明のこれらの説明のための実施例では、例えば以下に説明されるように、命令生成器106は、メモリーアクセス命令110により表される目的のC状態に対応するMWAITTargetC状態を有する実行命令112を生成可能であって良い。図3を参照する。図3は、本発明の別の説明のための実施例による命令生成器300のブロック図である。本発明はこの態様に限定されず、命令生成器300は命令生成器106図1の機能を実行して良い。本発明のいくつかの説明のための実施例によると、命令生成器300は、例えばプロセッサーコア104図1に提供されるべき命令信号310をメモリーアクセス命令信号302のアドレスデータに基づき生成して良い。本発明のいくつかの説明のための実施例では、以下に説明されるように、命令生成器300は、メモリーアクセス命令302、又はメモリーアクセス命令302のアドレスデータに対応するMWAIT命令314の何れかを有する命令信号310をメモリーアクセス命令302のアドレスデータに基づき選択的に生成して良い。本発明のいくつかの説明のための実施例では、命令生成器300は、メモリーアクセス命令信号302のフラグを設定する命令キャプチャーモジュール304を有して良い。メモリーアクセス命令信号302は、例えばメモリー114図1のアドレスに対応するアドレスデータを有して良い。命令キャプチャーモジュール304は、実質的にメモリーアクセス命令信号302と同一の信号306、及び命令信号302のアドレスデータを有する信号328を生成して良い。本発明のいくつかの説明のための実施例によると、以下に説明されるように、命令生成器300はまた、制御部326、トランスレーター322、及び/又はセレクター312を有して良い。本発明のいくつかの説明のための実施例によると、例えば以下に説明されるように、制御部326は、メモリーアクセス命令302のアドレスデータが1つ以上の所定のMWAIT命令にそれぞれ対応するかを決定して良い。本発明のいくつかの例である実施例によると、制御部326は、信号328のアドレスデータを1つ以上のMWAIT命令に対応する1つ以上のメモリーアドレスのセットの所定のアドレスデータと比較して良い。ある説明のための実施例では、1つ以上のMWAIT命令は、例えばメモリー114図1の一連のメモリーアドレスにより表されて良い。一連のメモリーアドレスは、例えばC-2状態動作を表すメモリーアドレスに対応するレベル2のベースポインタLVL2B値330、及び一連のメモリーアドレスの複数のアドレスに対応するC状態範囲CST_RANGE値332により決定されて良い。本発明のいくつかの説明のための実施例によると、制御部326は、メモリーアクセス命令302がMWAIT命令の1つに対応するかを、例えば信号328のメモリーアドレスデータとLVL2B値330及び/又はCST_RANGE値332との間の比較に基づき決定して良い。例えば、信号328のアドレスデータがLVL2B値330と等しい又は大きく、且つLVL2B値330とCST_RANGE値332の和に等しい又は小さいアドレス値に対応する場合、制御部226は、メモリーアクセス命令302がMWAIT命令の1つに対応すると決定して良い。本発明のいくつかの説明のための実施例によると、トランスレーター322は、メモリーアクセス命令302により表されるメモリーアドレスをMWAIT命令314へ変換して良い。例えば、制御信号326は、メモリーアクセス命令302のメモリーアドレスデータにより表されるC状態パラメータを示す値を有するインデックス信号324を生成して良い。またトランスレーター322は、MWAIT命令314をインデックス信号324に基づき生成して良い。本発明の1つの説明のための実施例では、1つ以上のMWAIT命令は、N’個のメモリーアドレス、例えばそれぞれn’、n’1、n’2、...、n’N’-1のシーケンスにより表されるN’個のMWAIT命令を有して良い。例えば、MWAIT命令は、それぞれ状態C-2、C-3、C-4に対応する3個のMWAIT命令を有して良い。従って、制御部326は、例えば値m’-Lを有するインデックス信号324を生成して良い。ここでm’は信号328のメモリーアドレスを表し、LはLVL2B値330を表す。トランスレーター322は、状態j’2に対応するMWAIT命令314を生成して良い。ここでj’はインデックス324の値を表す。本発明のいくつかの説明のための実施例によると、制御部326は、例えば制御信号316を用い、MWAIT命令314又は信号306のメモリーアクセス命令の何れかを有する命令信号310を選択的に生成するよう、セレクター312を制御して良い。例えば、制御部326がメモリーアクセス命令302のメモリーアドレスデータは所定のMWAIT命令の1つに対応すると決定した場合、例えば、制御部326は、実行命令314を有する命令信号310を生成するようセレクター312を制御して良い。及び、例えば制御部326がメモリーアクセス命令302のメモリーアドレスデータは所定の実行命令の何れにも対応しないと決定した場合、制御部326は、メモリーアクセス命令302を有する命令信号310を生成するようセレクター312を制御して良い。本発明の範囲はこの態様に限定されない。本発明のいくつかの説明のための実施例は、例えば命令生成器300のような命令生成器に関連し得る。命令生成器300は、例えば電力最適化体系、及び/又は電力管理体系のような1つ以上の省エネルギー体系に従い実行命令を生成可能である。しかしながら、当業者には、本発明の他の実施例は、例えば従来知られた温度体系、周波数体系、及び/又は電圧スケーリング体系のような如何なる他の適切な体系に従う実行命令を生成可能である実行命令生成器を有し得ることが、明らかであろう。図4を参照する。図4は、本発明のいくつかの説明のための実施例による実行命令を生成する方法の説明図である。ブロック402に示されるように、本方法は、所定の実行可能なフォーマットの実行命令を、メモリーアドレスを表す受信したメモリーアクセス命令のアドレスデータに基づき生成する段階を有する。実行命令を受信したメモリーアクセス命令のアドレスデータに基づき生成する段階は、例えば、メモリーアドレスにアクセスするための受信した入力/出力に割り付けられた命令のアドレスデータに基づき、実行命令を生成する段階を有して良い。ブロック404に示されるように、実行命令を生成する段階は、例えば、実行命令をアドレスデータに基づき選択的に生成する段階を有して良い。ブロック406に示されるように、例えば、本方法は、メモリーアクセス命令のアドレスデータを1つ以上の所定の実行命令に対応する1つ以上のメモリーアドレスのセットの所定のアドレスデータと比較する段階を有して良い。ブロック408に示されるように、本方法はまた、例えば、メモリーアクセス命令のアドレスデータがメモリーアドレスのセットの1つのアドレスデータと一致する場合、実行命令を生成する段階を有して良い。ブロック415に示されるように、本方法は、例えば、メモリーアクセス命令のアドレスデータがメモリーアドレスのセットの1つのアドレスデータと一致しない場合、メモリーアクセス命令を選択する段階を有して良い。ブロック410に示されるように、実行命令を生成する段階は、実行命令の1つ以上のパラメータをアドレスデータに基づき決定する段階を有して良い。ブロック412に示されるように、実行命令を生成する段階は、実行命令の1つ以上のパラメータをメモリーアクセス命令の非アドレスデータと結合する段階を有して良い。本発明の実施例は、ソフトウェアにより、ハードウェアにより、ファームウェアにより、又は特定用途に適した又は特定の設計要件に従うソフトウェア、ハードウェア、及び/又はファームウェアの如何なる組み合わせにより、実施されて良い。本発明の実施例は、全部又は一部を互いに分離され又は共に結合され得る、又は特定用途の、多目的又は汎用プロセッサー、又は従来知られた装置を用いて実施され得る、装置及びサブユニットを有して良い。本発明のいくつかの実施例は、データの一時的又は長期記憶のための及び/又は特定の実施例の動作を実施するための、バッファ、レジスタ、記憶装置及び/又はメモリー装置を有して良い。本願明細書は、本発明の特定の特徴を図示及び説明したが、多くの変形、置換、変更、及び同等のものがなされ得ることが当業者に明らかであろう。従って、添付の請求の範囲は、本発明の真の精神に含まれる全てのこのような変形及び変更を包含すると見なされる。