不純物が注入された化合物でなる半導体基板をアニールするアニール工程を含む半導体装置の製造方法であって、前記半導体基板に不純物が注入された側の面である表面に、シリコン窒化膜を形成する工程と、前記シリコン窒化膜上に、5nm以上、140nm以下の厚さのSiO2酸化膜を形成する工程と、前記シリコン窒化膜及び前記SiO2酸化膜が表面に形成された前記半導体基板を、前記表面を上にして複数枚互いに離間して上下方向に配置させた状態でアニールする工程と、前記アニール後の前記基板から、前記シリコン窒化膜及び前記酸化膜を除去する工程と、を含むことを特徴とする半導体装置の製造方法。しかしながら、本発明の発明者等によれば、バッチ処理方式の縦型アニール炉を使ってアニールを行うと、キャップ膜上にGaAs粒異物が形成されることが観察された。縦型のアニール炉においては複数の基板が数ミリ間隔で表面キャップ膜が形成された面を上にして上下方向に配置される。本発明の発明者等によれば、GaAs粒は、直上に配置された基板裏面から離脱したAsやGaが直下に配置された基板のキャップ膜上に付着して過熱されることによって発生するものと考えられる。GaAs粒は、後のキャップ膜の剥離工程においても除去することができず、基板品質を損なう一因となる。本発明は、上記した点に鑑みてなされたものであって、縦型アニール炉を使ったバッチ処理方式によってアニールを行った場合にも基板表面に異物が発生することがない、半導体装置の製造方法を提供することを目的とする。以上の課題を解決するため、本発明の半導体装置の製造方法は、不純物が注入された化合物でなる半導体基板をアニールするアニール工程を含む半導体装置の製造方法であって、前記半導体基板に不純物が注入された側の面である表面に、シリコン窒化膜を形成する工程例えば図1cに示した工程と、前記シリコン窒化膜上に、5nm以上、140nm以下の厚さの酸化膜を形成する工程例えば図1dに示した工程と、前記シリコン窒化膜及び前記酸化膜が表面に形成された前記基板を、前記表面を上にして複数枚互いに離間して上下方向に配置させた状態でアニールする工程例えば図2a、bに示した工程と、前記アニール後の前記基板から、前記シリコン窒化膜及び前記酸化膜を除去する工程例えば図1eに示した工程と、を含むことを特徴とする。以上説明した本発明によれば、縦型アニール炉を使ったバッチ処理方式によってアニールを行った場合にも基板表面に異物が発生することがない、半導体装置の製造方法を提供することができる。以下、本発明の一実施形態を説明する。[半導体装置の製造方法]図1a~dは、本実施形態の半導体装置の製造方法を説明するための図である。本実施形態は、図1aに示したGaAs基板101に対して不純物Iとして、例えば、Siイオンを注入する図1b。そして、例えばプラズマCVD法等の公知の技術によってSiN膜102を、10nm~60nm形成する図1c。なお、本実施形態では、基板101のうちの不純物が注入された側の面を基板101の表面と記す。次に、本実施形態では、例えばプラズマCVD法により、SiN膜102上にSiO2酸化膜103以下、SiO2膜103と記すを形成する図1d。SiO2膜103の厚さは、5nm~140nmとする。SiN膜102、SiO2膜、103が形成された基板をキャップ付き基板1と記す。次に、本実施形態では、図1dに示したキャップ付き基板1を、縦型アニール炉において800°Cの温度でアニールした。図2aは、アニール炉内の冶具201内にセットされた状態でアニールされるキャップ付き基板1を示している。図2bは、図21に示したキャップ付き基板1を拡大して示した図である。本実施形態では、キャップ付き基板1を、表面を上にして複数枚互いに数mm程度離間して上下方向に配置させた状態でアニールしている。図2bでは、キャップ付き基板1のうち、冶具内で直上にあるキャップ付き基板を1a、直下にあるキャップ付き基板を1bとした。図2a、bに示した状態でアニールした場合、キャップ付き基板1a裏面から離脱したAsやGaがキャップ付き基板1bのSiO2膜103上に付着するものと考えられる。しかしながら、SiO2膜103上にGaAs粒が観測されなかった。アニール後、キャップ付き基板1表面の図1aに示したSiO2膜103とSiN膜102をバッファードフッ酸によって除去する。SiO2膜103、SiN膜102を除去した後の基板101を図1eに示す。以下、本実施形態のSiO2膜103の形成によってGaAs粒の発生を防いだことについて説明する。[メカニズム]図3a~cは、本実施形態がGaAs粒の発生を防ぐメカニズムについて説明するための模式図である。図2bに示したキャップ付き基板1aの裏面からはAs及びGaが離脱する。離脱したGaは、図3aに示すように、図2bに示したキャップ付き基板1b表面のSiO2膜103上に付着する。付着したGaは、SiO2膜103の表面でOと結合して安定化する。また、キャップ付き基板1aの裏面から離脱したAsは、Gaと同様にキャップ付き基板1b表面のSiO2膜103上に付着してくるものの、Ga-O結合が安定しているためにAsと結合することができない。このため、本実施形態は、キャップ付き基板1の表面のGaAs粒の発生を抑えることができる。図4は、このようなモデルを検証するためのデータを示した図である。図4は、アニール後のキャップ付き基板1の表面をXPSXrayphotoelectronspectroscopy分析した結果を示した図である。図4は、図4中段に示した元素の全体に対する相対的な濃度を最下段に示したもので、SiO2膜103の表面にはGaは見られるものの、Asは検出されなかったことを示している。[SiO2膜の厚さ]次に、本実施形態がGaAs粒の発生を防ぐことができるSiO2膜103の厚さについて説明する。図5は、GaAs粒の発生量と図1に示したSiO2膜103の厚さとの関係を説明するための図である。図5の縦軸は、キャップ付き基板1表面の1mm2辺りのGaAs粒の数を示し、横軸はSiO2103の厚さを示している。図示したように、SiO2膜103の厚さが5nm以下になるとGaAs粒の増加が顕著になり、5nm以上になるとGaAs粒の発生が殆ど見られなくなることが分かる。膜厚が1nm以下の場合、SiO2膜103として形成された酸化膜が、SiO2酸化膜でなく、SiO膜であることが分析結果分かった。上述のメカニズムで述べたようにGaが安定的にOと結合するのに、SiO2酸化膜が必要な膜厚は5nm以上である。以上のことから、上記した本実施形態では、SiO2膜103の厚さを5nm以上、140nmとした。なお、SiO2膜の厚さの上限を140nmとしたのは、これ以上の厚さのSiO2膜を形成することは、より顕著な効果を得るものではない上にプロセスに負荷をかけるためである。