"第1の直流電圧源と第2の直流電圧源とを直列接続してなる直流電圧源直列回路と、前記直流電圧源直列回路の正側端子に接続される第1の端子と、負側端子に接続される第2の端子と、前記第1の直流電圧源と第2の直流電圧源との接続点に接続される第3の端子と、ダイオードをそれぞれに逆並列接続した第1の半導体スイッチング素子と第2の半導体スイッチング素子とを直列接続してなる第1の直列回路と、前記第1の直列回路の第1の半導体スイッチング素子と第2の半導体スイッチング素子の接続点に接続される第4の端子と、ダイオードをそれぞれに逆並列接続した第3の半導体スイッチング素子と第4の半導体スイッチング素子とを逆直列接続してなる第2の直列回路と、を備え、前記第1の直列回路の両端は前記第1の端子と第2の端子とに接続され、前記第2の直列回路の両端は前記第3の端子と第4の端子とに接続される電力変換装置において、前記第1の半導体スイッチング素子と前記第3の半導体スイッチング素子とを第1の半導体装置で構成し、前記第2の半導体スイッチング素子と前記第4の半導体スイッチング素子とを第2の半導体装置で構成することを特徴とする電力変換装置。前記第1の半導体スイッチング素子の端子と前記第3の半導体スイッチング素子の端子とは前記第1の半導体装置の内部において電気的に絶縁され、前記第2の半導体スイッチング素子の端子と前記第4の半導体スイッチング素子の端子とは前記第2の半導体装置の内部において電気的に絶縁されていることを特徴とする請求項1に記載の電力変換装置。前記第1の半導体スイッチング素子と前記第3の半導体スイッチング素子とは前記第1の半導体装置の内部において直列に接続され、前記第2の半導体スイッチング素子の端子と前記第4の半導体スイッチング素子の端子とは前記第2の半導体装置の内部において電気的に絶縁されていることを特徴とする請求項1に記載の電力変換装置。前記第1の半導体スイッチング素子と前記第3の半導体スイッチング素子とは前記第1の半導体装置の内部において逆直列に接続され、前記第2の半導体スイッチング素子の端子と前記第4の半導体スイッチング素子の端子とは前記第2の半導体装置の内部において電気的に絶縁されていることを特徴とする請求項1に記載の電力変換装置。前記第1の半導体スイッチング素子の端子と前記第3の半導体スイッチング素子の端子とは前記第1の半導体装置の内部において電気的に絶縁され、前記第2の半導体スイッチング素子と前記第4の半導体スイッチング素子とは前記第1の半導体装置の内部において直列に接続されていることを特徴とする請求項1に記載の電力変換装置。前記第1の半導体スイッチング素子の端子と前記第3の半導体スイッチング素子の端子とは前記第1の半導体装置の内部において電気的に絶縁され、前記第2の半導体スイッチング素子と前記第4の半導体スイッチング素子とは前記第1の半導体装置の内部において逆直列に接続されていることを特徴とする請求項1に記載の電力変換装置。請求項1、2、3、5のいずれか1項に記載の電力変換装置において、前記第1の直流電圧源に対して前記第1の半導体スイッチング素子と前記第3の半導体スイッチング素子とが直列に接続され、前記第2の直流電圧源に対して前記第2の半導体スイッチング素子と前記第4の半導体スイッチング素子とが直列に接続され、前記第1の半導体スイッチング素子と前記第2の半導体スイッチング素子とは前記直流電圧源直列回路の両端電圧よりも高い順方向耐圧を有し、前記第3の半導体スイッチング素子の順方向耐圧は第1の直流電圧源の電圧よりも高くかつ前記第1の半導体スイッチング素子の順方向耐圧よりも低く、前記第4の半導体スイッチング素子の順方向耐圧は第2の直流電圧源の電圧よりも高くかつ前記第2の半導体スイッチング素子の順方向耐圧よりも低いことを特徴とする電力変換装置。請求項1、2、4、6のいずれか1項に記載の電力変換装置において、前記第1の直流電圧源に対して前記第1の半導体スイッチング素子と前記第4の半導体スイッチング素子とが直列に接続され、前記第2の直流電圧源に対して前記第2の半導体スイッチング素子と前記第3の半導体スイッチング素子とが直列に接続され、前記第1の半導体スイッチング素子と前記第2の半導体スイッチング素子とは前記直流電圧源直列回路の両端電圧よりも高い順方向耐圧を有し、前記第3の半導体スイッチング素子の順方向耐圧は第2の直流電圧源の電圧よりも高くかつ前記第1の半導体スイッチング素子の順方向耐圧よりも低く、前記第4の半導体スイッチング素子の順方向耐圧は第1の直流電圧源の電圧よりも高くかつ前記第2の半導体スイッチング素子の順方向耐圧よりも低いことを特徴とする電力変換装置。上述した従来技術の電力変換装置では、半導体スイッチング素子Q1,Q2を直列接続した第1の直列回路は、半導体装置M10で構成されている。また、半導体スイッチング素子Q3,Q4を直列接続した第2の直列回路は、半導体装置M20で構成されている。そして、半導体スイッチング素子Q1,Q2に発生するスイッチング損失は、半導体スイッチング素子Q3,Q4に発生するスイッチング損失の概ね2倍となる。そのため、一般に、半導体装置M10で発生する損失の大きさは、半導体装置M20で発生する損失の大きさに比べて約1.5倍である。したがって、半導体装置M10と半導体装置M20とを最適に冷却するためには、冷却性能が異なる2種類の冷却フィンを必要とする。その結果、冷却フィンの設計、製作、冷却性能の評価等において2倍の工数を要することになる。一方、同一の冷却性能を有する冷却フィンで半導体装置M10とM20とを冷却する場合には、冷却フィンの冷却性能はより大きな損失を発生する半導体装置M10の損失特性に基づいて定められる。そのため、半導体装置M20の冷却について考えると、冷却フィンの冷却性能はオーバースペックとなる。この場合には、電力変換装置の小型化、低コスト化の妨げとなる。そこで、本発明は上記課題を解決するためになされたものであり、半導体装置の発生損失を均等化することが可能な電力変換装置を提供することを目的とする。本発明の電力変換装置は、第1の直流電圧源と第2の直流電圧源とを直列接続してなる直流電圧源直列回路と、前記直流電圧源直列回路の正側端子に接続される第1の端子と、負側端子に接続される第2の端子と、前記第1の直流電圧源と第2の直流電圧源との接続点に接続される第3の端子と、ダイオードをそれぞれに逆並列接続した第1の半導体スイッチング素子と第2の半導体スイッチング素子とを直列接続してなる第1の直列回路と、前記第1の直列回路の第1の半導体スイッチング素子と第2の半導体スイッチング素子との接続点に接続される第4の端子と、ダイオードをそれぞれに逆並列接続した第3の半導体スイッチング素子と第4の半導体スイッチング素子とを逆直列接続してなる第2の直列回路と、を備え、前記第1の直列回路の両端は前記第1の端子と第2の端子とに接続され、前記第2の直列回路の両端は前記第3の端子と第4の端子とに接続される電力変換装置において、前記第1の半導体スイッチング素子と前記第3の半導体スイッチング素子とを第1の半導体装置で構成し、前記第2の半導体スイッチング素子と前記第4の半導体スイッチング素子とを第2の半導体装置で構成したものである。そして、前記第1の半導体スイッチング素子の端子と前記第3の半導体スイッチング素子の端子とは前記第1の半導体装置の内部において電気的に絶縁され、前記第2の半導体スイッチング素子の端子と前記第4の半導体スイッチング素子の端子とは前記第2の半導体装置の内部において電気的に絶縁されていることを特徴とする。または、前記第1の半導体スイッチング素子と前記第3の半導体スイッチング素子とは前記第1の半導体装置の内部において直列に接続され、前記第2の半導体スイッチング素子の端子と前記第4の半導体スイッチング素子の端子とは前記第2の半導体装置の内部において電気的に絶縁されていることを特徴とする。または、前記第1の半導体スイッチング素子の端子と前記第3の半導体スイッチング素子の端子とは前記第1の半導体装置の内部において電気的に絶縁され、前記第2の半導体スイッチング素子と前記第4の半導体スイッチング素子とは前記第2の半導体装置の内部において直列に接続されていることを特徴とする。そして、上記電力変換装置において、前記第1の直流電圧源に対して前記第1の半導体スイッチング素子と前記第3の半導体スイッチング素子とが直列に接続され、前記第2の直流電圧源に対して前記第2の半導体スイッチング素子と前記第4の半導体スイッチング素子とが直列に接続されるとき、前記第1の半導体スイッチング素子と前記第2の半導体スイッチング素子とは前記直流電圧源直列回路の両端電圧よりも高い順方向耐圧を有し、前記第3の半導体スイッチング素子の順方向耐圧は第1の直流電圧源の電圧よりも高くかつ前記第1の半導体スイッチング素子の順方向耐圧よりも低く、前記第4の半導体スイッチング素子の順方向耐圧は第2の直流電圧源の電圧よりも高くかつ前記第2の半導体スイッチング素子の順方向耐圧よりも低いことを特徴とする。または、上記電力変換装置において、前記第1の直流電圧源に対して前記第1の半導体スイッチング素子と前記第4の半導体スイッチング素子とが直列に接続され、前記第2の直流電圧源に対して前記第2の半導体スイッチング素子と前記第3の半導体スイッチング素子とが直列に接続されるとき、前記第1の半導体スイッチング素子と前記第2の半導体スイッチング素子とは前記直流電圧源直列回路の両端電圧よりも高い順方向耐圧を有し、前記第3の半導体スイッチング素子の順方向耐圧は第2の直流電圧源の電圧よりも高くかつ前記第1の半導体スイッチング素子の順方向耐圧よりも低く、前記第4の半導体スイッチング素子の順方向耐圧は第1の直流電圧源の電圧よりも高くかつ前記第2の半導体スイッチング素子の順方向耐圧よりも低いことを特徴とする。本発明によれば、半導体装置の発生損失を均等化することが可能な電力変換装置を提供することができる。以下、本発明の実施の形態について、図1~図8を参照しながら説明する。なお、図1~図8において、第1の直流電源1と第2の直流電源2および半導体スイッチング素子Q1~Q4は、図9に示した電力変換装置の構成要素と同じである。したがって、それぞれの構成要素には同符号を付し、その説明を省略する。また、電力変換装置を構成する第1の直列回路が半導体スイッチング素子Q1とQ2とを直列に接続した回路からなり、第2の直列回路が半導体スイッチング素子Q3とQ4とを逆直列に接続した回路からなる点も同じである。一方、図1~図8において、半導体装置M1が半導体スイッチング素子Q1とQ3とで構成され、半導体装置M2が半導体スイッチング素子Q2とQ4とで構成されている。この点が、図9の半導体装置M10,M20の構成と異なる。図1は、本発明に係る電力変換装置の第1の実施形態を説明するための図である。図1において、半導体装置M1は外部回路と接続するための端子C1,E1,C3,E3の4端子を有している。端子C1は半導体スイッチング素子Q1のコレクタ端子に接続され、端子E1はエミッタ端子に接続されている。また、端子C3は半導体スイッチング素子Q3のコレクタ端子と接続され、端子E3はエミッタ端子に接続されている。そして、半導体スイッチング素子Q1のコレクタ端子とエミッタ端子および半導体スイッチング素子Q3のコレクタ端子とエミッタ端子とはそれぞれ絶縁されている。一方、半導体装置M2は外部回路と接続するための端子C2,E2,C4,E4の4端子を有している。端子C2は半導体スイッチング素子Q2のコレクタ端子と接続され、端子E2はエミッタ端子に接続されている。また、端子C4は半導体スイッチング素子Q4のコレクタ端子と接続され、端子E4はエミッタ端子に接続されている。そして、半導体スイッチング素子Q2のコレクタ端子とエミッタ端子および半導体スイッチング素子Q4のコレクタ端子とエミッタ端子とはそれぞれ絶縁されている。次に、第1の直列回路は、半導体装置M1の半導体スイッチング素子Q1と半導体装置M2の半導体スイッチング素子Q2とが直列に接続された回路である。第1の直列回路を構成するため、半導体装置M1の端子E1と半導体装置M2の端子C2とが接続されている。この接続点が第4の端子ACに接続されている。また、半導体装置M1の端子C1が第1の端子Pに接続されている。さらに、半導体装置M2の端子E2が第2の端子Nに接続されている。第2の直列回路は、半導体装置M1の半導体スイッチング素子Q3と半導体装置M2の半導体スイッチング素子Q4とが逆直列に接続された回路である。第2の直列回路を構成するため、半導体装置M1の端子C3と半導体装置M2の端子C4とが接続されている。これにより、半導体スイッチング素子Q3と半導体スイッチング素子Q4とが逆直列に接続される。また、半導体装置M1の端子E3が半導体装置M1の端子E1と半導体装置M2の端子C2との接続点に接続されている。さらに、半導体装置M2の端子E4が第3の端子Cに接続されている。このように半導体装置M1とM2とを組み合わせて、3レベル電力変換装置を構成することができる。図2は、本発明に係る電力変換装置の第2の実施形態を説明するための図である。図2において、半導体装置M1は外部回路と接続するための端子C1,E1E3,C3の3端子を有している。端子C1は半導体スイッチング素子Q1のコレクタ端子に接続され、端子C3は半導体スイッチング素子Q3のコレクタ端子に接続されている。そして、半導体装置M1の内部において、半導体スイッチング素子Q1のエミッタ端子と半導体スイッチング素子Q3のエミッタ端子とが接続されている。この接続点は外部回路と接続するための端子E1E3に接続されている。一方、半導体装置M2は、図1の半導体装置M2と同じく4端子を有し、その構成も同じである。次に、第1の直列回路は、半導体装置M1の半導体スイッチング素子Q1と半導体装置M2の半導体スイッチング素子Q2とが直列に接続された回路である。第1の直列回路を構成するため、半導体装置M1の端子E1E3と半導体装置M2の端子C2とが接続されている。この接続点は、第4の端子ACに接続されている。また、半導体装置M1の端子C1は第1の端子Pに接続されている。さらに、半導体装置M2の端子E2は第2の端子Nに接続されている。第2の直列回路は、半導体装置M1の半導体スイッチング素子Q3と半導体装置M2の半導体スイッチング素子Q4とが逆直列に接続された回路である。第2の直列回路を構成するため、半導体装置M1の端子C3と半導体装置M2の端子C4とが接続されている。これにより、半導体スイッチング素子Q3と半導体スイッチング素子Q4とが逆直列に接続される。また、半導体装置M1の端子E1E3が半導体装置M2の端子C2と接続されている。さらに、半導体装置M2の端子E4が第3の端子Cに接続されている。このように半導体装置M1とM2とを組み合わせても、3レベル電力変換装置を構成することができる。図3は、本発明に係る電力変換装置の第3の実施形態を説明するための図である。図3において、半導体装置M1,M2は、図1に示した半導体装置M1,M2と同じくそれぞれ4端子を有し、その構成も同じである。また、第1の直列回路も図1に示した第1の直列回路と同じである。第2の直列回路は、半導体装置M1の半導体スイッチング素子Q3と半導体装置M2の半導体スイッチング素子Q4とが逆直列に接続された回路である。第2の直列回路を構成するため、半導体装置M1の端子E3と半導体装置M2の端子E4とが接続されている。これにより、半導体スイッチング素子Q3と半導体スイッチング素子Q4とが逆直列に接続される。また、半導体装置M1の端子C3が半導体装置M1の端子E1と半導体装置M2の端子C2との接続点に接続されている。さらに、半導体装置M2の端子C4が第3の端子Cに接続されている。このように半導体装置M1とM2とを組み合わせても、3レベル電力変換装置を構成することができる。図4は、本発明に係る電力変換装置の第4の実施形態を説明するための図である。図4において、半導体装置M1は外部回路と接続するための端子C1,E1C3,E3の3端子を有している。端子C1は半導体スイッチング素子Q1のコレクタ端子に接続され、端子E3は半導体スイッチング素子Q3のエミッタ端子に接続されている。そして、半導体装置M1の内部において、半導体スイッチング素子Q1のエミッタ端子と半導体スイッチング素子Q3のコレクタ端子とが接続されている。この接続点は外部回路と接続するための端子E1C3に接続されている。一方、半導体装置M2は、図1の半導体装置M2と同じく4端子を有し、その構成も同じである。次に、第1の直列回路は、半導体装置M1の半導体スイッチング素子Q1と半導体装置M2の半導体スイッチング素子Q2とが直列に接続された回路である。第1の直列回路を構成するため、半導体装置M1の端子E1C3と半導体装置M2の端子C2とが接続されている。この接続点は、第4の端子ACに接続されている。また、半導体装置M1の端子C1は第1の端子Pに接続されている。さらに、半導体装置M2の端子E2は第2の端子Nに接続されている。第2の直列回路は、半導体装置M1の半導体スイッチング素子Q3と半導体装置M2の半導体スイッチング素子Q4とが逆直列に接続された回路である。第2の直列回路を構成するため、半導体装置M1の端子E3と半導体装置M2の端子E4とが接続されている。これにより、半導体スイッチング素子Q3と半導体スイッチング素子Q4とが逆直列に接続される。また、半導体装置M1の端子E1C3が半導体装置M2の端子C2と接続されている。さらに、半導体装置M2の端子C4が第3の端子Cに接続されている。このように半導体装置M1とM2とを組み合わせても、3レベル電力変換装置を構成することができる。図5は、本発明に係る電力変換装置の第5の実施形態を説明するための図である。図5において、半導体装置M1,M2は、図1に示した半導体装置M1,M2と同じくそれぞれ4端子を有し、その構成も同じである。また、第1の直列回路も図1に示した第1の直列回路と同じである。第2の直列回路は、半導体装置M1の半導体スイッチング素子Q3と半導体装置M2の半導体スイッチング素子Q4とが逆直列に接続された回路である。第2の直列回路を構成するため、半導体装置M1の端子E3と半導体装置M2の端子E4とが接続されている。これにより、半導体スイッチング素子Q3と半導体スイッチング素子Q4とが逆直列に接続される。また、半導体装置M1の端子C3が第3の端子Cに接続されている。さらに、半導体装置M2の端子C4が、半導体装置M1の端子E1と半導体装置M2の端子C2との接続点に接続されている。このように半導体装置M1とM2とを組み合わせても、3レベル電力変換装置を構成することができる。図6は、本発明に係る電力変換装置の第6の実施形態を説明するための図である。図6において、半導体装置M1は図1の半導体装置M1と同じく4端子を有し、その構成も同じである。一方、半導体装置M2は外部回路と接続するための端子C2C4,E2,E4の3端子を有している。端子E2は半導体スイッチング素子Q2のエミッタ端子に接続され、端子E4は半導体スイッチング素子Q4のエミッタ端子に接続されている。そして、半導体装置M2の内部において、半導体スイッチング素子Q2のコレクタ端子と半導体スイッチング素子Q4のコレクタ端子とが接続されている。この接続点は外部回路と接続するための端子C2C4に接続されている。次に、第1の直列回路は、半導体装置M1の半導体スイッチング素子Q1と半導体装置M2の半導体スイッチング素子Q2とが直列に接続された回路である。第1の直列回路を構成するため、半導体装置M1の端子E1と半導体装置M2の端子C2C4とが接続されている。この接続点は、第4の端子ACに接続されている。また、半導体装置M1の端子C1が第1の端子Pに接続されている。さらに、半導体装置M2の端子E2が第2の端子Nに接続されている。第2の直列回路は、半導体装置M1の半導体スイッチング素子Q3と半導体装置M2の半導体スイッチング素子Q4とが逆直列に接続された回路である。第2の直列回路を構成するため、半導体装置M1の端子E3と半導体装置M2の端子E4とが接続されている。これにより、半導体スイッチング素子Q3と半導体スイッチング素子Q4とが逆直列に接続される。また、半導体装置M1の端子C3が第3の端子Cに接続されている。さらに、半導体装置M2の端子C2C4が半導体装置M1の端子E1と接続されている。このように半導体装置M1とM2とを組み合わせても、3レベル電力変換装置を構成することができる。図7は、本発明に係る電力変換装置の第7の実施形態を説明するための図である。図7において、半導体装置M1,M2は、図1に示した半導体装置M1,M2と同じくそれぞれ4端子を有し、その構成も同じである。また、第1の直列回路も図1に示した第1の直列回路と同じである。第2の直列回路は、半導体装置M1の半導体スイッチング素子Q3と半導体装置M2の半導体スイッチング素子Q4とが逆直列に接続された回路である。第2の直列回路を構成するため、半導体装置M1の端子C3と半導体装置M2の端子C4とが接続されている。これにより、半導体スイッチング素子Q3と半導体スイッチング素子Q4とが逆直列に接続される。また、半導体装置M1の端子E3が第3の端子Cに接続されている。さらに、半導体装置M2の端子E4が、半導体装置M1の端子E1と半導体装置M2の端子C2との接続点に接続されている。このように半導体装置M1とM2とを組み合わせても、3レベル電力変換装置を構成することができる。図8は、本発明に係る電力変換装置の第8の実施形態を説明するための図である。図8において、半導体装置M1は図1の半導体装置M1と同じく4端子を有し、その構成も同じである。一方、半導体装置M2は外部回路と接続するための端子C2E4,E2,C4の3端子を有している。端子E2は半導体スイッチング素子Q2のエミッタ端子に接続され、端子C4は半導体スイッチング素子Q4のコレクタ端子に接続されている。そして、半導体装置M2の内部において、半導体スイッチング素子Q2のコレクタ端子と半導体スイッチング素子Q4のエミッタ端子とが接続されている。この接続点は外部回路と接続するための端子C2E4に接続されている。次に、第1の直列回路は、半導体装置M1の半導体スイッチング素子Q1と半導体装置M2の半導体スイッチング素子Q2とが直列に接続された回路である。第1の直列回路を構成するため、半導体装置M1の端子E1と半導体装置M2の端子C2E4とが接続されている。この接続点は、第4の端子ACに接続されている。また、半導体装置M1の端子C1が第1の端子Pに接続されている。さらに、半導体装置M2の端子E2が第2の端子Nに接続されている。第2の直列回路は、半導体装置M1の半導体スイッチング素子Q3と半導体装置M2の半導体スイッチング素子Q4とが逆直列に接続された回路である。第2の直列回路を構成するため、半導体装置M1の端子C3と半導体装置M2の端子C4とが接続されている。これにより、半導体スイッチング素子Q3と半導体スイッチング素子Q4とが逆直列に接続される。また、半導体装置M1の端子E3が第3の端子Cに接続されている。さらに、半導体装置M2の端子C2E4が半導体装置M1の端子E1と接続されている。このように半導体装置M1とM2とを組み合わせても、3レベル電力変換装置を構成することができる。上記図1~図8に示した電力変換装置において、半導体スイッチング素子Q1とQ2とで発生する損失は同じである。また、半導体スイッチング素子Q3とQ4とで発生する損失は同じである。したがって、半導体装置M1とM2とで発生する損失は同じである。すなわち、図1~図8に示した半導体装置M1,M2を用いて電力変換装置を構成することにより、半導体装置M1とM2とで発生する損失を均等にすることができる。また、図1~図8に示すように、半導体スイッチング素子Q1とQ2には、第1の直流電圧源1の電圧E/2[V]と第2の直流電圧源2の電圧E/2[V]とを足し合わせた電圧E[V]が印加される。また、半導体スイッチング素子Q3とQ4には、第1の直流電圧源1の電圧E/2[V]または第2の直流電圧源2の電圧E/2[V]が印加される。したがって、より好ましい実施形態においては、半導体スイッチング素子Q1とQ2には、E[V]よりも高い順方向耐圧を有する半導体スイッチング素子を使用する。そして、図1,2,7,8に示した半導体スイッチング素子Q3には、第2の直流電圧源2の電圧E/2[V]よりも高い順方向耐圧を有し、かつ半導体スイッチング素子Q1とQ2よりも低い順方向耐圧を有する半導体スイッチング素子を使用する。一方、半導体スイッチング素子Q4には、第1の直流電圧源1の電圧E/2[V]よりも高い順方向耐圧を有し、かつ半導体スイッチング素子Q1とQ2よりも低い順方向耐圧を有する半導体スイッチング素子を使用する。また、図3,4,5,6に示した半導体スイッチング素子Q3には、第1の直流電圧源1の電圧E/2[V]よりも高い順方向耐圧を有し、かつ半導体スイッチング素子Q1とQ2よりも低い順方向耐圧を有する半導体スイッチング素子を使用する。一方、半導体スイッチング素子Q4には、第2の直流電圧源2の電圧E/2[V]よりも高い順方向耐圧を有し、かつ半導体スイッチング素子Q1とQ2よりも低い順方向耐圧を有する半導体スイッチング素子を使用する。一般に、順方向耐圧の低い半導体スイッチング素子は、順方向耐圧が高い半導体スイッチング素子に比べて、スイッチング動作時に発生する損失が少ない。したがって、半導体スイッチング素子Q1~Q4に同じ順方向耐圧を有する半導体スイッチング素子を使用する場合に比べて、半導体装置M1,M2の損失を低減することができる。"