タングステンを含まない金属膜および酸化タングステンを含む膜の積層構造であるゲート電極と、前記酸化タングステンを含む膜と接するゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、を有することを特徴とする半導体装置。タングステンを含まない金属膜、タングステンを含む膜および酸化タングステンを含む膜の積層構造であるゲート電極と、前記酸化タングステンを含む膜と接するゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、を有することを特徴とする半導体装置。酸化タングステンを含む膜を有するゲート電極と、前記酸化タングステンを含む膜と接するゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、前記半導体膜を介して前記ゲート絶縁膜と対向し、加熱処理により酸素を放出する絶縁膜を有することを特徴とする半導体装置。0.1原子以上20原子以下の窒素を含む、酸化タングステンを含む膜を有するゲート電極と、前記酸化タングステンを含む膜と接するゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、を有することを特徴とする半導体装置。酸化タングステンを含む膜を有するゲート電極と、前記酸化タングステンを含む膜と接するゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、を有し、前記半導体膜は、低抵抗領域および高抵抗領域を有することを特徴とする半導体装置。請求項1、請求項2、請求項3または請求項5において、前記酸化タングステンを含む膜が0.1原子以上20原子以下の窒素を含むことを特徴とする半導体装置。請求項1、請求項2、請求項4または請求項5において、前記半導体膜を介して前記ゲート絶縁膜と対向し、加熱処理により酸素を放出する絶縁膜を有することを特徴とする半導体装置。請求項1乃至請求項7のいずれか一において、前記半導体膜が、In、Ga、Zn、Sn、WおよびAlから選ばれた二種以上の元素を含む酸化物半導体膜であることを特徴とする半導体装置。タングステンを含まない金属膜および酸化タングステンを含む膜を有するゲート電極を形成し、前記酸化タングステンを含む膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜を介して前記ゲート電極と重畳して半導体膜を形成することを特徴とする半導体装置の作製方法。半導体膜を形成し、前記半導体膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜を介して前記半導体膜と重畳して、タングステンを含まない金属膜および酸化タングステンを含む膜を有するゲート電極を形成することを特徴とする半導体装置の作製方法。タングステンを含まない金属膜、タングステンを含む膜および酸化タングステンを含む膜を有するゲート電極を形成し、前記酸化タングステンを含む膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜を介して前記ゲート電極と重畳して半導体膜を形成することを特徴とする半導体装置の作製方法。半導体膜を形成し、前記半導体膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜を介して前記半導体膜と重畳して、タングステンを含まない金属膜、タングステンを含む膜および酸化タングステンを含む膜を有するゲート電極を形成することを特徴とする半導体装置の作製方法。窒素を含む、酸化タングステンを含む膜を有するゲート電極を形成し、前記酸化タングステンを含む膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜を介して前記ゲート電極と重畳して半導体膜を形成することを特徴とする半導体装置の作製方法。半導体膜を形成し、前記半導体膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜を介して前記半導体膜と重畳して、窒素を含む、酸化タングステンを含む膜を有するゲート電極を形成することを特徴とする半導体装置の作製方法。酸化タングステンを含む膜を有するゲート電極を形成し、前記酸化タングステンを含む膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜を介して前記ゲート電極と重畳して半導体膜を形成し、前記半導体膜の前記ゲート電極と重畳しない領域に、前記半導体膜を低抵抗化する不純物が添加することを特徴とする半導体装置の作製方法。半導体膜を形成し、前記半導体膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜を介して前記半導体膜と重畳して、酸化タングステンを含む膜を有するゲート電極を形成し、前記半導体膜の前記ゲート電極と重畳しない領域に、前記半導体膜を低抵抗化する不純物が添加することを特徴とする半導体装置の作製方法。請求項9乃至請求項16のいずれか一において、前記酸化タングステンを含む膜は、バイアススパッタリング法により成膜されることを特徴とする半導体装置の作製方法。請求項9、請求項11、請求項13または請求項15において、前記酸化タングステンを含む膜は、タングステンを含む膜に対しプラズマ処理することにより形成されることを特徴とする半導体装置の作製方法。請求項9乃至請求項18のいずれか一において、前記半導体膜は、In、Ga、Zn、Sn、WおよびAlから選ばれた二種以上の元素を含むように成膜された酸化物半導体膜であることを特徴とする半導体装置の作製方法。バックゲート電極、しきい値電圧を制御するための回路、および不純物添加法を用いずにしきい値電圧が制御されたトランジスタを作製する。該トランジスタを用いて、電気特性が良好で、信頼性が高く、消費電力の小さい半導体装置を作製する。また、該トランジスタに適用可能なゲート電極材料を作製する。本発明の一態様は、酸化タングステン膜を有するゲート電極と、酸化タングステン膜と一部が接するゲート絶縁膜と、ゲート絶縁膜を介してゲート電極と重畳する半導体膜と、半導体膜と一部が接する一対の導電膜と、を有する半導体装置である。酸化タングステン膜は、組成の調整することで仕事関数を制御することができる。仕事関数の制御された酸化タングステン膜をゲート電極の一部に用いることでトランジスタのしきい値電圧を制御できる。酸化タングステン膜の組成は、例えば成膜時に調整することができる。酸化タングステン膜をスパッタリング法で成膜する場合、酸化タングステンターゲット、窒化タングステンターゲットまたはタングステンターゲットを用いる。ターゲット中の組成を調整することで、膜の組成を制御することができる。例えば、ターゲットの作製時にタングステン、二酸化タングステンおよび三酸化タングステンの混合比を変えることでターゲットの組成を調整することができ、得られる膜の組成を調整できる。または、ターゲットに窒化タングステンを含ませることで膜の組成を調整できる。仕事関数を制御するために、ターゲットに、Mg、Al、Ti、V、Cr、Mn、Co、Ni、Cu、Zn、Ga、Y、Zr、Nb、Mo、Ag、In、Sn、La、Ce、Nd、HfおよびTaから選ばれた一種以上の元素を含む材料を混合しても構わない。例えば、Moの酸化物である酸化モリブデンは、仕事関数が高いことが知られる。ところが、プラズマおよび薬液に対して反応性が高く、また水に可溶であることから単膜で用いることは難しい。一方、酸化タングステンおよび酸化モリブデンの混合物はプラズマおよび薬液に対する反応性が酸化モリブデンよりも低く、比較的安定であり、また仕事関数の制御にも適している。そのため、プロセス上の制約が少なく好ましい。なお、本明細書において、酸化タングステン膜と記載する場合、前述の材料を含む酸化タングステン膜に読み替えることができる。前段落で羅列した材料を含む固形物をターゲット上に設置して成膜することでも、膜の組成を調整できる。または、希ガスHe、Ne、Ar、Kr、Xe、酸素および窒素から選ばれた一種以上を成膜ガスに用いて成膜することでも膜の組成を調整できる。酸化タングステン膜中の酸素濃度または窒素濃度を高めることで、仕事関数を変化させることができる。そのため、成膜ガスの流量比によって、仕事関数を制御することができる。なお、酸化タングステン膜に窒素を添加する場合、窒素濃度は0.1原子以上20原子以下の範囲とすればよい。これは、窒素濃度が0.1原子未満または20原子超過の酸化タングステン膜では、窒素添加による仕事関数の変化量が小さくなるためである。もちろん、酸化タングステン膜中の窒素濃度は上記に限定されるものではなく、0.1原子未満または20原子超過の窒素を含む酸化タングステン膜を用いることは可能である。また、酸化タングステン膜を窒化タングステン膜に置き換えて本発明の一態様を適用することも可能である。即ち、窒化タングステン膜中の窒素濃度、酸素濃度などを制御することで仕事関数を制御しても構わない。また、タングステンを含む金属膜をプラズマ処理または熱酸化処理によって酸化タングステン膜を得ることもできる。この場合、プラズマ処理の条件、熱酸化処理の条件または処理後の熱処理などによって、仕事関数を制御することができる。以上のように、本発明の一態様によって、バックゲート電極、しきい値電圧を制御する回路、および不純物添加法を用いずにしきい値電圧が制御されたトランジスタを作製することができる。トランジスタのしきい値電圧を制御できることで、本発明の一態様を用いた半導体装置の消費電力を低減することができる。本発明の一態様は、ゲート電極の工夫によるものであり、トランジスタ作製のための工程数を増加させない。また、不純物添加による半導体膜の膜質の低下も起こらない。そのため、電気特性が良好で、信頼性の高い半導体装置を生産性高く作製することができる。消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。以下、本発明の説明を行うが、本明細書で用いる用語について簡単に説明する。まず、トランジスタのソースとドレインについては、本明細書においては、一方をドレインと呼ぶとき他方をソースとする。すなわち、電位の高低によって、それらを区別しない。従って、本明細書において、ソースとされている部分をドレインと読み替えることもできる。また、電圧とは、ある電位と、基準の電位例えばグラウンド電位との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。本明細書においては、接続すると表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在している場合だけのこともある。例えば、絶縁ゲート型電界効果トランジスタMISFETの回路では、一本の配線が複数のMISFETのゲートを兼ねている場合もある。その場合、回路図では、一本の配線からゲートに何本もの分岐が生じるように書かれることもある。本明細書では、そのような場合でも、配線がゲートに接続するという表現を用いることがある。なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。実施の形態1本発明の一形態である組成の調整された酸化タングステン膜の成膜方法について説明する。酸化タングステン膜をスパッタリング法で成膜する場合、酸化タングステンターゲット、窒化タングステンターゲットまたはタングステンターゲットを用いる。ターゲット中の組成を調整することで膜の組成を制御することができる。例えば、ターゲットの作製時にタングステン、二酸化タングステン、三酸化タングステンまたはそのほかの価数を持つ酸化タングステンの混合比を変えることでターゲットの組成を調整することができ、得られる膜の組成を調整できる。各々の材料の混合比によって、様々な仕事関数を得ることができ、仕事関数を制御することができる。または、酸化タングステンターゲットに窒化タングステンを含ませることで膜の組成を調整できる。仕事関数を制御するため、ターゲットに、Mg、Al、Ti、V、Cr、Mn、Co、Ni、Cu、Zn、Ga、Y、Zr、Nb、Mo、Ag、In、Sn、La、Ce、Nd、HfおよびTaから選ばれた一種以上の元素を含む材料を混合しても構わない。例えば、Moの酸化物である酸化モリブデンは、仕事関数が高いことが知られる。ところが、水に可溶であることから単膜で用いることは難しい。酸化タングステンおよび酸化モリブデンの混合物は比較的安定であり、また仕事関数の制御にも適している。酸化モリブデン膜も、酸化タングステン膜と同様の方法で仕事関数を制御することができる。そのため、仕事関数の制御された酸化モリブデンおよび、酸化タングステンを混合することでも仕事関数を制御できる。なお、酸化タングステン膜を、前述の材料を含む酸化タングステン膜と置き換えてもよい。前段落で羅列した材料を含むチップをターゲット上に設置して成膜することでも膜の組成を調整できる。または、複数のカソードを用いて、共スパッタリング法により膜の組成を調整できる。または、酸化タングステンターゲットに対し、希ガス、酸素および窒素から選ばれた一種以上を成膜ガスに用いて成膜することでも膜の組成を調整できる。または、窒化タングステンターゲットまたはタングステンターゲットに対し、酸素と、希ガスおよび窒素から選ばれた一種以上と、を成膜ガスに用いて成膜することでも膜の組成を調整できる。または、少なくともタングステンを含む金属膜に対し、酸化処理、酸窒化処理または窒化処理することで一部を酸化金属、酸窒化金属または窒化金属としてもよい。少なくともタングステンを含む金属膜の材料は、タングステンにMg、Al、Ti、V、Cr、Mn、Co、Ni、Cu、Zn、Ga、Y、Zr、Nb、Mo、Ag、In、Sn、La、Ce、Nd、HfおよびTaから選ばれた一種以上を混合して用いればよい。酸化処理、酸窒化処理および窒化処理は、プラズマ酸化処理または熱酸化処理によって行うことができる。例えば、酸化処理を行う場合は、酸素または酸化窒素N2O、NO、NO2などなどの反応ガスを用い、RF電源などで電力を供給することでプラズマを発生させればよい。また、酸窒化処理を行う場合は、酸素または酸化窒素、および窒素などの反応ガスを用い、RF電源などで電力を供給することでプラズマを発生させればよい。また、窒化処理を行う場合は、窒素などの反応ガスを用い、RF電源などで電力を供給することでプラズマを発生させればよい。プラズマ処理は、CVD装置、エッチング装置、ドーピング装置などを用いてもよい。熱酸化処理は、酸化性雰囲気で150°C以上基板の歪み点未満、好ましくは250°C以上550°C以下で処理すればよい。酸化性雰囲気とは酸化性ガスを含む雰囲気である。酸化性ガスとは、酸素、オゾンまたは亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、熱処理装置に添加する酸素、オゾン、亜酸化窒素の純度を、8N99.999999以上、好ましくは9N99.9999999以上即ち、不純物濃度が1ppm以下、好ましくは0.1ppm未満とする。酸化性雰囲気は、酸化性ガスを不活性ガスと混合して用いてもよい。その場合、酸化性ガスが少なくとも10ppm以上含まれるものとする。ここで、不活性ガスとは、窒素、希ガスなどをいう。タングステンを含む金属膜をプラズマ処理することで酸化タングステン膜を形成する場合、プラズマ処理後に熱処理を行うと好ましい。熱処理を行うことで、酸化タングステン膜の組成または結晶性などが変化し、さらに仕事関数を高くすることができる。プラズマ処理は、25W以上1500W以下の供給電力で行う。好ましくは300W以上800W以下で行う。または、被処理膜の形成されている基板と電極間の直流電圧VDCが10V以上800V以下、好ましくは50V以上500V以下、さらに好ましくは100V以上300V以下とすればよい。また、プラズマ処理に被処理膜を暴露する時間は、10sec以上600sec以下とする。好ましくは30sec以上300sec以下とする。プラズマ処理に被処理膜を暴露する時間を調整することによって、被処理膜の仕事関数を制御することができる。スパッタリング法による成膜時に、基板側にもバイアス電力を印加する、バイアススパッタリング法を用いても構わない。バイアススパッタリング法を用いて酸化タングステン膜を成膜することによって、結晶性、組成などが変わり、仕事関数を制御することができる。本実施の形態によって、酸化タングステン膜の仕事関数を制御することができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態2本発明の一形態であるトランジスタについて図1を用いて説明する。図1は本発明の一態様であるトランジスタの上面図および断面図である。図1Aに示した一点鎖線A-Bおよび一点鎖線C-Dは、それぞれ図1Bに示すA-B断面および図1Cに示すC-D断面に対応する。ここでは、図1Bに示すA-B断面について詳細に説明する。A-B断面は、基板100と、基板100上のゲート電極104と、基板100およびゲート電極104を覆うゲート絶縁膜112と、ゲート絶縁膜112を介してゲート電極104上にある半導体膜106と、半導体膜106上にあり半導体膜106と一部が接する一対の電極116と、ゲート絶縁膜112、半導体膜106および一対の電極116を覆う層間絶縁膜118と、を有するトランジスタの断面である。ここで、ゲート電極104は、実施の形態1に示した組成の調整された酸化タングステン膜を含む。酸化タングステン膜は、組成によって仕事関数を制御することができる。ゲート電極104は、積層構造としてもよい。例えば、Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、TaおよびW、それらの窒化物、酸化物ならびに合金から選ばれた一種以上選択して、酸化タングステン膜と積層して用いる。酸化タングステン膜の抵抗が高い場合、ゲート電極104の抵抗を低減するためにシート抵抗が10Ω/sq以下の低抵抗膜と積層すると好ましい。ただし、酸化タングステン膜がゲート絶縁膜112側になるように選択する。例えば、酸化タングステン膜、タングステン膜およびタングステンを含まない金属膜Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Taなどの積層構造でも構わない。または、酸化タングステン膜およびタングステンを含まない金属膜の積層構造でも構わない。ただし、タングステンを含まない金属膜中に不純物程度1×1020atoms/cm3以下、または1×1019atoms/cm3以下のタングステンを含んでも構わない。なお、図1ではゲート電極104が半導体膜106よりも、上面形状において縦および横ともに大きい形状にすることで半導体膜106の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。半導体膜106がゲート電極104からはみ出る形状としても構わない。基板100に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板100として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOISiliconOnInsulator基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板100として用いてもよい。また、基板100として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設ける場合、可撓性基板上に直接的にトランジスタを作製してもよいし、他の基板にトランジスタを作製した後、これを剥離し、可撓性基板に転置してもよい。なお、トランジスタを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離層を設けるとよい。半導体膜106は、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、炭化シリコン膜もしくは窒化ガリウム膜、または酸化物半導体膜を用いればよい。酸化物半導体膜は、成膜が容易で、かつレーザービーム照射処理等を行わなくても高い電界効果移動度を有するため、半導体膜106に用いる材料として好ましい。例えば、半導体膜106に用いる酸化物半導体膜としては、四元系金属酸化物であるIn-Sn-Ga-Zn-O系の材料や、三元系金属酸化物であるIn-Ga-Zn-O系の材料、In-Sn-Zn-O系の材料、In-Al-Zn-O系の材料、Sn-Ga-Zn-O系の材料、Al-Ga-Zn-O系の材料、Sn-Al-Zn-O系の材料や、二元系金属酸化物であるIn-Zn-O系の材料、Sn-Zn-O系の材料、Al-Zn-O系の材料、Zn-Mg-O系の材料、Sn-Mg-O系の材料、In-Mg-O系の材料、In-Ga-O系の材料や、In-O系の材料、Sn-O系の材料、Zn-O系の材料などを用いてもよい。また、上記の材料に酸化シリコンを含ませてもよい。ここで、例えば、In-Ga-Zn-O系の材料とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物、という意味であり、その組成比は特に問わない。また、InとGaとZn以外の元素を含んでいてもよい。また、酸化物半導体膜として、化学式InMO3ZnOmm>0で表記される材料を用いてもよい。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えば、Mとして、Ga、GaおよびAl、GaおよびMnまたはGaおよびCoなどを用いてもよい。ゲート絶縁膜112および層間絶縁膜118は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリウムまたは酸化ジルコニウムなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、CVD法、スパッタリング法などで形成すればよい。ゲート絶縁膜112および層間絶縁膜118は、加熱により酸素放出する膜を用いてもよい。加熱により酸素放出する膜を用いることで、半導体膜106に生じる欠陥を修復することができ、トランジスタの電気特性の劣化を抑制できる。ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が50原子以上70原子以下、窒素が0.5原子以上15原子以下、シリコンが25原子以上35原子以下、水素が0原子以上10原子以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が5原子以上30原子以下、窒素が20原子以上55原子以下、シリコンが25原子以上35原子以下、水素が10原子以上25原子以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometryや、水素前方散乱法HFS:HydrogenForwardScatteringを用いて測定した場合のものである。また、構成元素の含有比率は、その合計が100原子を超えない値をとる。ゲート絶縁膜112および層間絶縁膜118は、一対の電極116の材料が半導体膜106に拡散し、トランジスタ特性に悪影響を与えることがある場合、一対の電極116の材料の拡散係数が小さい絶縁膜を用いればよい。層間絶縁膜118は、半導体膜106の保護膜として機能する。加熱により酸素放出するとは、TDSThermalDesorptionSpectroscopy:昇温脱離ガス分光法分析にて、酸素原子に換算しての酸素の放出量が1.0×1018atoms/cm3以上、好ましくは3.0×1020atoms/cm3以上であることをいう。ここで、TDS分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。TDS分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、測定したスペクトルの積分値と標準試料の基準値との比により、気体の放出量を計算することができる。標準試料の基準値は、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。例えば、標準試料である所定の密度の水素を含むシリコンウェハのTDS分析結果、及び絶縁膜のTDS分析結果から、絶縁膜の酸素分子の放出量NO2は、数式1で求めることができる。ここで、TDS分析で得られる質量数32で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数32のものとしてほかにCH3OHがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数17の酸素原子及び質量数18の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。NO2=NH2/SH2×SO2×α数1NH2は、標準試料から脱離した水素分子を密度で換算した値である。SH2は、標準試料をTDS分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、NH2/SH2とする。SO2は、絶縁膜をTDS分析したときのスペクトルの積分値である。αは、TDS分析におけるスペクトル強度に影響する係数である。数式1の詳細に関しては、特開平6-275697公報を参照することができる。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置EMD-WA1000S/Wを用い、標準試料として1×1016atoms/cm3の水素原子を含むシリコンウェハを用いて測定する。また、TDS分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。なお、NO2は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の2倍となる。上記構成において、加熱により酸素放出する膜は、酸素が過剰な酸化シリコンSiOXX>2であってもよい。酸素が過剰な酸化シリコンSiOXX>2とは、シリコン原子数の2倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。ゲート絶縁膜112または層間絶縁膜118から酸化物半導体膜である半導体膜106に酸素が供給されることで、半導体膜106およびゲート絶縁膜112の界面準位、または半導体膜106および層間絶縁膜118の界面準位を低減できる。この結果、トランジスタの動作などに起因して、半導体膜106およびゲート絶縁膜112の界面、または半導体膜106および層間絶縁膜118の界面に電荷が捕獲されることを抑制することができ、電気特性の劣化の少ないトランジスタを得ることができる。さらに、酸化物半導体膜の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。ゲート絶縁膜112または層間絶縁膜118から酸化物半導体膜である半導体膜106に酸素が十分に放出されることにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜の酸素欠損を補うことができる。即ち、ゲート絶縁膜112または層間絶縁膜118に、加熱により酸素放出する膜を設けることで、半導体膜106およびゲート絶縁膜112の界面準位、または半導体膜106および層間絶縁膜118の界面準位、ならびに酸化物半導体膜である半導体膜106の酸素欠損を低減し、酸化物半導体膜である半導体膜106、およびゲート絶縁膜112または層間絶縁膜118の界面における電荷捕獲の影響を小さくすることができる。一対の電極116は、ゲート電極104に用いる金属、金属窒化物、金属酸化物または合金などを適宜用いればよい。一対の電極116はトランジスタのソース電極およびドレイン電極として機能する。一対の電極116にCuを含む膜を用いると、配線の抵抗を低減でき、大型表示装置などでも配線遅延等の発生を低減することができる。一対の電極116にCuを用いる場合、基板100の材質によっては密着性が悪くなるため、基板100と密着性のよい膜との積層構造にすることが好ましい。基板100と密着性のよい膜として、Ti、Mo、Mn、CuまたはAlなどを含む膜を用いればよい。例えば、Cu-Mn-Al合金を用いてもよい。以上のように、しきい値電圧の制御されたトランジスタを得ることができる。そのため、消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製することができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態3本実施の形態では、実施の形態2に示したトランジスタとは異なる構造のトランジスタについて説明する。図2は本発明の一態様であるトランジスタの上面図および断面図である。図2Aに示した一点鎖線A-Bおよび一点鎖線C-Dは、それぞれ図2Bに示すA-B断面および図2Cに示すC-D断面に対応する。以下に、図2Bに示すA-B断面について詳細に説明する。A-B断面は、基板100と、基板100上のゲート電極104と、基板100およびゲート電極104を覆うゲート絶縁膜112と、ゲート絶縁膜112上の一対の電極116と、一対の電極116上にあり一対の電極116と一部が接する半導体膜106と、ゲート絶縁膜112、一対の電極116および半導体膜106を覆う層間絶縁膜118と、を有するトランジスタの断面である。本実施の形態においても、ゲート電極104は実施の形態2と同様の構成とする。実施の形態1に示した酸化タングステン膜を有するゲート電極を用いることで、仕事関数が制御され、トランジスタのしきい値電圧を制御することができる。ゲート電極104を積層構造とする場合は、酸化タングステン膜がゲート絶縁膜112側になるように選択する。図3は本発明の一態様であるトランジスタの上面図および断面図である。図3Aに示した一点鎖線A-Bおよび一点鎖線C-Dは、それぞれ図3Bに示すA-B断面および図3Cに示すC-D断面に対応する。以下に、図3Bに示すA-B断面について詳細に説明する。A-B断面は、基板100と、基板100上の下地絶縁膜102と、下地絶縁膜102上の半導体膜106と、半導体膜106上にあり半導体膜106と一部が接する一対の電極116と、半導体膜106および一対の電極116を覆うゲート絶縁膜112と、ゲート絶縁膜112を介して半導体膜106上にあるゲート電極104と、を有するトランジスタの断面である。下地絶縁膜102は、ゲート絶縁膜112および層間絶縁膜118と同様の構成とすることができる。図4は本発明の一態様であるトランジスタの上面図および断面図である。図4Aに示した一点鎖線A-Bおよび一点鎖線C-Dは、それぞれ図4Bに示すA-B断面および図4Cに示すC-D断面に対応する。以下に、図4Bに示すA-B断面について詳細に説明する。A-B断面は、基板100と、基板100上の下地絶縁膜102と、下地絶縁膜102上の一対の電極116と、一対の電極116上にあり一対の電極116と一部が接する半導体膜106と、半導体膜106および一対の電極116を覆うゲート絶縁膜112と、ゲート絶縁膜112を介して半導体膜106上にあるゲート電極104と、を有するトランジスタの断面である。なお、図2乃至図4ではゲート電極104が半導体膜106よりも、上面形状において縦および横ともに大きい形状にすることで半導体膜106の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。半導体膜106がゲート電極104からはみ出る形状としても構わない。図5は本発明の一態様であるトランジスタの上面図および断面図である。図5Aに示した一点鎖線A-Bおよび一点鎖線C-Dは、それぞれ図5Bに示すA-B断面および図5Cに示すC-D断面に対応する。以下に、図5Bに示すA-B断面について詳細に説明する。A-B断面は、基板100と、基板100上の下地絶縁膜102と、下地絶縁膜102上の領域126および領域121を有する半導体膜と、領域121上のゲート絶縁膜112と、ゲート絶縁膜112上のゲート電極104と、下地絶縁膜102、領域126、ゲート絶縁膜112およびゲート電極104を覆う層間絶縁膜118と、層間絶縁膜118に設けられた領域126を露出する開口部を介して領域126と接する一対の電極116と、を有するトランジスタの断面である。ここで、ゲート絶縁膜112およびゲート電極104は概略同一の上面形状としてもよい。この形状は、ゲート電極104およびゲート絶縁膜112を同一のマスクを用いて加工することで得られる。なお、ゲート電極104およびゲート絶縁膜112を形成後、プラズマ処理または薬液処理によってゲート電極104の幅を細くしても構わない。また、図5ではゲート絶縁膜112とゲート電極104は概略同一の上面形状としているが、これに限定されるものではない。例えば、ゲート絶縁膜112が、領域121および領域126を有する半導体膜を覆う形状としても構わない。領域121は、ゲート絶縁膜112またはゲート電極104と概略同一の上面形状としてもよい。この形状は、ゲート絶縁膜112またはゲート電極104をマスクに領域126を形成することで得られる。例えば、ゲート絶縁膜112またはゲート電極104をマスクに、半導体膜に不純物ホウ素、リン、水素、希ガス、窒素などを添加し、低抵抗化された領域を領域126とすることができる。なお、領域121は、半導体膜において領域126が形成されていない領域である。領域121は、トランジスタのチャネル領域としての機能を有する。また、領域126は、トランジスタのソース領域およびドレイン領域としての機能を有する。図6は本発明の一態様であるトランジスタの上面図および断面図である。図6Aに示した一点鎖線A-Bおよび一点鎖線C-Dは、それぞれ図6Bに示すA-B断面および図6Cに示すC-D断面に対応する。以下に、図6Bに示すA-B断面について詳細に説明する。A-B断面は、基板100と、基板100上のゲート電極104と、ゲート電極104上のゲート絶縁膜112と、ゲート絶縁膜112を介してゲート電極104上にある領域126および領域121を有する半導体膜と、該半導体膜およびゲート絶縁膜112を覆う層間絶縁膜118と、層間絶縁膜118に設けられた領域126を露出する開口部を介して領域126と接する一対の電極116と、を有するトランジスタの断面である。以上のように、しきい値電圧の制御されたトランジスタを得ることができる。そのため、消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製することができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態4本実施の形態では、実施の形態2または実施の形態3に示したトランジスタを用いて作製した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本発明の一形態を適用した例について説明するが、これに限定されるものではない。例えば、ELElectroluminescence表示装置に本発明の一形態を適用することも、当業者であれば容易に想到しうるものである。図7にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、ソース線SL_1乃至SL_a、ゲート線GL_1乃至GL_bおよび複数の画素200を有する。画素200は、トランジスタ230と、キャパシタ220と、液晶素子210と、を含む。こうした画素200が複数集まって液晶表示装置の画素部を構成する。なお、単にソース線またはゲート線を指す場合には、ソース線SLまたはゲート線GLと記載する。トランジスタ230は、実施の形態2または実施の形態3で示したトランジスタを用いる。ゲート線GLはトランジスタ230のゲートと接続し、ソース線SLはトランジスタ230のソースと接続し、トランジスタ230のドレインは、キャパシタ220の一方の容量電極および液晶素子210の一方の画素電極と接続する。キャパシタ220の他方の容量電極および液晶素子210の他方の画素電極は、共通電極と接続する。なお、共通電極はゲート線GLと同一層かつ同一材料で設けてもよい。また、ゲート線GLは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態2または実施の形態3に示したトランジスタを含んでもよい。該トランジスタはしきい値電圧が制御されているため、オフ電流を小さくでき、またオンのための電圧を小さくすることができる。そのため、消費電力を低減することができる。また、ソース線SLは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態2または実施の形態3に示したトランジスタを含んでもよい。該トランジスタはしきい値電圧が制御されているため、オフ電流を小さくでき、またオンのための電圧を小さくすることができる。そのため、消費電力を低減することができる。なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基板上に形成し、COGChipOnGlass、ワイヤボンディング、またはTABTapeAutomatedBondingなどの方法を用いて接続してもよい。また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。ゲート線GLにトランジスタ230のしきい値電圧以上になるように電位を印加すると、ソース線SLから供給された電荷がトランジスタ230のドレイン電流となってキャパシタ220に電荷が蓄積される。1行分の充電後、該行にあるトランジスタ230はオフ状態となり、ソース線SLから電圧が掛からなくなるが、キャパシタ220に蓄積された電荷によって必要な電圧を維持することができる。その後、次の行のキャパシタ220の充電に移る。このようにして、1行~b行の充電を行う。なお、トランジスタ230はしきい値電圧が制御されたトランジスタであるため、キャパシタ220に保持された電荷が抜けにくく、キャパシタ220の容量を小さくすることが可能となるため、充電に必要な消費電力を低減することができる。また、トランジスタ230にオフ電流の小さなトランジスタ酸化物半導体膜を用いたトランジスタなどを用いる場合、電圧を維持する期間を長くすることができる。この効果によって、動きの少ない画像静止画を含む。では、表示の書き換え周波数を低減でき、さらなる消費電力の低減が可能となる。また、キャパシタ220の容量をさらに小さくすることが可能となるため、充電に必要な消費電力を低減することができる。以上のように、本発明の一態様によって、消費電力の小さい液晶表示装置を得ることができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態5本実施の形態では、実施の形態2または実施の形態3に示したトランジスタを用いて、半導体記憶装置を作製する例について説明する。揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶するDRAMDynamicRandomAccessMemory、フリップフロップなどの回路を用いて記憶内容を保持するSRAMStaticRandomAccessMemoryがある。不揮発性半導体記憶装置の代表例としては、トランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該フローティングゲートに電荷を保持することで記憶を行うフラッシュメモリがある。上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態2または実施の形態3で示したトランジスタを適用することができる。まずは、実施の形態2または実施の形態3で示したトランジスタを適用した揮発性メモリについて図8を用いて説明する。メモリセルは、ビット線BLと、ワード線WLと、センスアンプSAmpと、トランジスタTrと、キャパシタCと、を有する図8A参照。。キャパシタに保持された電位の時間変化は、トランジスタTrのオフ電流によって図8Bに示すように徐々に低減していくことが知られている。当初V0からV1まで充電された電位は、時間が経過するとdata1を読み出す限界点であるVAまで低減する。この期間を保持期間T_1とする。即ち、2値DRAMの場合、保持期間T_1の間にリフレッシュをする必要がある。ここで、トランジスタTrに実施の形態2または実施の形態3で示したトランジスタを適用すると、しきい値電圧が制御されているため、保持期間T_1を長くすることができる。即ち、リフレッシュ動作の頻度を低くすることが可能となるため、消費電力を低減することができる。トランジスタTrにオフ電流の小さなトランジスタを用いる場合、電圧を維持する期間をさらに長くすることが可能となるため、さらに消費電力を低減することができる。例えば、酸化物半導体膜を用いて形成されたオフ電流が1×10-21A以下、好ましくは1×10-24A以下となったトランジスタでメモリセルを構成すると、電力を供給せずに数日間~数十年間に渡ってデータを保持することが可能となる。以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さいDRAMを得ることができる。次に、実施の形態2または実施の形態3で示したトランジスタを適用した不揮発性メモリについて図9を用いて説明する。図9Aは、不揮発性メモリの回路図である。メモリセルは、トランジスタTr_1と、トランジスタTr_1のゲートと接続するワード線WL_1と、トランジスタTr_1のソースと接続するソース配線SL_1と、トランジスタTr_2と、トランジスタTr_2のソースと接続するソース配線SL_2と、トランジスタTr_2のドレインと接続するドレイン配線DL_2と、キャパシタCと、キャパシタCの一端と接続する容量配線CLと、キャパシタCの他端、トランジスタTr_1のドレインおよびトランジスタTr_2のゲートと接続するフローティングゲートFGと、を有する。なお、本実施の形態に示す不揮発性メモリは、フローティングゲートFGの電位に応じて、トランジスタTr_2のしきい値が変動することを利用したものである。例えば、図9Bは容量配線CLの電位VCLと、トランジスタTr_2を流れるドレイン電流ID_2との関係を説明する図である。ここで、フローティングゲートFGは、トランジスタTr_1を介して、電位を調整することができる。例えば、フローティングゲートFGの初期状態をLOWとし、ソース配線SL_1の電位をVDDとする。このとき、ワード線WL_1の電位をトランジスタTr_1のしきい値電圧にVDDを加えた電位以上とすることで、フローティングゲートFGの電位をHIGHにすることができる。また、ワード線WL_1の電位をトランジスタTr_1のしきい値電圧以下とすることで、フローティングゲートFGの電位をLOWにすることができる。そのため、図9Bに示すように、FG=LOWで示したVCL-ID_2カーブと、FG=HIGHで示したVCL-ID_2カーブのいずれかを得ることができる。即ち、FG=LOWでは、VCL=0VにてID_2が小さいため、データ0となる。また、FG=HIGHでは、VCL=0VにてID_2が大きいため、データ1となる。このようにして、データを記憶することができる。ここで、トランジスタTr_1に実施の形態2または実施の形態3で示したトランジスタを適用すると、該トランジスタはオフ電流を極めて小さくすることができるため、フローティングゲートFGに蓄積された電荷がトランジスタTr_1を通して意図せずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、本発明の一態様を用いることでトランジスタTr_1のしきい値電圧が制御されるため、書き込みに必要な電圧を低減することが可能となり、フラッシュメモリなどと比較して消費電力を低減することができる。なお、トランジスタTr_2に、実施の形態2または実施の形態3で示したトランジスタを適用しても構わない。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態6本実施の形態では、実施の形態2乃至実施の形態5のいずれかを適用した電子機器の例について説明する。図10Aは携帯型情報端末である。筐体300と、ボタン301と、マイクロフォン302と、表示部303と、スピーカ304と、カメラ305と、を具備し、携帯型電話機としての機能を有する。本発明の一態様は、表示部303およびカメラ305に適用することができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶回路に本発明の一態様を適用することもできる。図10Bは、ディスプレイである。筐体310と、表示部311と、を具備する。本発明の一態様は、表示部311に適用することができる。本発明の一態様を用いることで、消費電力の小さいディスプレイとすることができる。図10Cは、デジタルスチルカメラである。筐体320と、ボタン321と、マイクロフォン322と、表示部323と、を具備する。本発明の一態様は、表示部323に適用することができる。また、図示しないが、記憶回路またはイメージセンサに本発明の一態様を適用することもできる。本発明の一態様を用いることで、電子機器の消費電力を小さくすることができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。本実施例では、本発明の一形態により形成した酸化タングステン膜の結晶性、組成、仕事関数の関係を説明する。まずは、酸化タングステン膜の結晶性を、X線回折装置BrukerAXS社製D8ADVANCEによって評価した。サンプルは、WO3ターゲットを用い、DCスパッタリング法によって成膜した。そのほかの成膜条件は、成膜電力を1kW、成膜圧力を0.4Pa、基板温度を室温、厚さを100nmとした。ここで、各サンプルの成膜ガス流量を表1に示す。サンプル1乃至サンプル4のoutofplane法によって得られたXRDスペクトルをそれぞれ図11A乃至図11Dに示す。なお、図11には、as-depo、250°C熱処理後、350°C熱処理後および450°C熱処理後におけるXRDスペクトルを示す。熱処理は、N2雰囲気で1時間行った。ここで、as-depoは、酸化タングステン膜の成膜後、特に熱処理などを行っていないものである。図11より、Ar、またはArおよびO2を成膜ガスに用いて成膜した酸化タングステン膜は、350°C以下で非晶質であることがわかった。また、450°C以上で結晶化することがわかった。なお、結晶化の温度は、この範囲に限定して解釈されるものではなく、成膜条件が少しでも変われば結晶化の温度は変化することが予測される。次に、サンプル5乃至サンプル8のoutofplane法によって得られたXRDスペクトルをそれぞれ図12A乃至図12Dに示す。なお、図12には、as-depo、250°C熱処理後および450°C熱処理後におけるXRDスペクトルを示す。熱処理は、N2雰囲気で1時間行った。図12より、成膜ガスがArおよびN2のサンプルまたはAr、O2およびN2のサンプルは、250°C以下で非晶質であることがわかった。また、450°C以上で結晶化することがわかった。なお、結晶化の温度は、この範囲に限定して解釈されるものではなく、成膜条件が少しでも変われば結晶化の温度は変化する。次に、サンプル1乃至サンプル8の仕事関数を理研計器株式会社製大気中光電子分光装置AC-2にて評価した。結果を図13に示す。図13Aはサンプル1乃至サンプル4の仕事関数を示す。また、図13Bはサンプル5乃至サンプル8の仕事関数を示す。サンプル1乃至サンプル4の比較から、成膜ガス中のArに対するO2割合が増加すると仕事関数が高くなった。また、サンプル5乃至サンプル8の比較から、成膜ガスがArおよびN2のサンプルよりもAr、O2およびN2のサンプルの方が仕事関数は高くなり、また、微量ではあるがN2の割合が増加すると仕事関数が高くなった。サンプル1乃至サンプル8の比較から、成膜ガスがArおよびO2のサンプルよりもArおよびO2にN2を混ぜたサンプルの方が、仕事関数が高くなった。即ち、サンプル1乃至サンプル8の条件によって、仕事関数を4.9eV~5.6eVの範囲で制御できる酸化タングステン膜が得られることがわかった。次に、NEC社製3S-R10およびCEA社製RBS-400を用いてサンプル1乃至サンプル8の組成を評価した。結果を表2に示す。なお、参考のために膜中のOとWの比率をO/W割合として表記する。サンプル1乃至サンプル4の比較から、成膜ガス中のArに対するO2の割合が増加すると、O/W割合が高くなった。この傾向は仕事関数と同様であり、膜中のO/W割合が高いと仕事関数が高くなった。ただし、サンプル3およびサンプル4は、成膜ガス中のArに対するO2の割合とO/W割合の相関が取れていない。これは、サンプル3およびサンプル4の間の成膜ガス中のArに対するO2の割合で、膜中に取り込まれるOが飽和している可能性が示唆される。ただし、膜中に取り込まれるOの飽和は上記の範囲に限られるものではなく、そのほかの成膜条件の影響やWとO以外の元素の影響で変化するものである。また、サンプル1乃至サンプル8の比較から、成膜ガスがArおよびO2のサンプルよりも成膜ガスがArおよびN2のサンプルの方がO/W割合が低くなった。OがNに置換されている可能性が示唆される。一方、サンプル5乃至サンプル8の比較から、成膜ガスがArおよびN2のサンプルよりも、Ar、O2およびN2のサンプルの方がO/W割合が高くなった。ただし、Nの割合が低くなった。サンプル5乃至サンプル8の比較でも、膜中のO/W割合が高いと仕事関数が高くなった。本実施例によって、酸化タングステン膜の組成を調整することで、仕事関数を制御できることがわかる。本実施例では、バイアススパッタリング法によって成膜した酸化タングステン膜について説明する。バイアススパッタリング法とは、通常ターゲット側にイオンを衝突させてスパッタリングすることに加え、基板側にもイオンを衝突させる技術である。サンプルは、WO3ターゲットを用いて成膜した。そのほかの成膜条件は、成膜電力を1kWDC、成膜圧力を0.4Pa、基板温度を室温、厚さを100nmとした。ここで、各サンプルのバイアス電力および成膜ガス流量を表3に示す。なお、サンプル9およびサンプル11は、それぞれ実施例1で示したサンプル1およびサンプル4と同一サンプルである。図14より、サンプル9およびサンプル10の比較から、バイアススパッタリング法を用いたサンプル10の方が、仕事関数が高くなった。ここで、サンプル12乃至サンプル14は、仕事関数が測定不可能であった。また、バイアススパッタリング法によって仕事関数が高くなる傾向であることから、装置の測定上限である6.2eV以上の仕事関数を有する可能性が高い。本実施例によれば、バイアススパッタリング法によって成膜した酸化タングステン膜は、仕事関数が6.2eV以上をとる可能性が高く、実施例1で示した範囲よりもさらに広範囲で仕事関数が制御できることがわかる。本実施例では、プラズマ酸化処理によって形成した酸化タングステン膜について説明する。図17は、プラズマ処理なしのタングステン膜、またはタングステン膜をN2Oプラズマ処理もしくはO2プラズマ処理して得られた酸化タングステン膜の仕事関数を、as-depo、250°C熱処理後または450°C熱処理後で評価した結果である。熱処理はN2雰囲気で1時間行った。ここで、タングステン膜は、Wターゲットを用いたスパッタリング法によって成膜した。そのほかの条件は、成膜電力を6kW、成膜圧力を1.5Pa、成膜ガスをAr110sccmとした。N2Oプラズマ処理は、CVD装置を用い、反応ガスをN2O500sccm、供給電力を500W、圧力を133.3Pa、基板温度を400°Cとし発生させたプラズマに、120sec暴露することで行った。O2プラズマ処理は、CVD装置を用い、反応ガスをO2500sccm、供給電力を500W、圧力を133.3Pa、基板温度を400°Cとし発生させたプラズマに、120sec暴露することで行った。250°C熱処理および450°C熱処理は、N2雰囲気において1時間行った。図17より、プラズマ処理なしのタングステン膜と比較して、タングステン膜をN2Oプラズマ処理またはO2プラズマ処理して得られた酸化タングステン膜の仕事関数が高くなった。また、タングステン膜をN2Oプラズマ処理またはO2プラズマ処理して得られたas-depoの酸化タングステン膜に対し、該酸化タングステン膜を250°Cまたは450°Cで熱処理した方が仕事関数が高くなった。また、微小な差ではあるがタングステン膜をO2プラズマ処理した酸化タングステン膜の方が、N2Oプラズマ処理した酸化タングステン膜よりも仕事関数が高くなった。次に、図18にタングステン膜をO2プラズマ処理またはN2Oプラズマ処理する際の供給電力を300W、500Wまたは800Wとして得られた酸化タングステン膜の仕事関数を示す。図18より、いずれの条件でも、as-depoより250°Cまたは450°Cで熱処理した条件の方が仕事関数が高くなった。また、いずれの条件でも、供給電力を高くするほど仕事関数が低くなった。本実施例より、プラズマ処理によって酸化することで形成した酸化タングステン膜は、プラズマの反応ガス種、供給電力および熱処理の条件を組み合わせることで仕事関数が制御できることがわかる。本実施例では、ゲート電極の一部に酸化タングステン膜を用いて、MOSMetalOxideSemiconductor構造を作製し、C-VCapacitance-Voltage測定を行った例を図15に示す。なお、MOS構造の作製方法を以下に示す。まず、n型シリコンウェハに熱酸化膜を50nm形成し、熱酸化膜上にゲート電極を形成する。次に、n型シリコンウェハの裏面の熱酸化膜をフッ化水素酸を用いて除去し、n型シリコンウェハの裏面に裏面電極としてAl-Ti合金を形成し、その後、250°C、N2雰囲気で1時間熱処理し、サンプルを作製した。なお、ゲート電極は、メタルマスクを用いて直径が1mmの円形状とした。図15において、実線1001はゲート電極に厚さ10nmの酸化タングステン膜および厚さ140nmのタングステン膜の積層構造を用いたサンプルのC-Vカーブである。ここで、前述の酸化タングステン膜は、WO3ターゲットを用い、DCスパッタリング法によって成膜した。そのほかの成膜条件は、成膜電力を0.25kW、成膜圧力を0.4Pa、成膜ガスをAr30sccm、基板温度を室温とした。比較として、破線1002にゲート電極として厚さ15nmの窒化タンタル膜および厚さ135nmのタングステン膜の積層構造を用いたサンプルのC-Vカーブを示す。本実施例で用いた酸化タングステン膜サンプル16および窒化タンタル膜サンプル15の仕事関数およびフラットバンド電圧Vfbを表4に示す。表4より、MOS構造のC-V測定から得られたVfbとゲート電極の仕事関数は対応が取れることがわかる。本実施例では、ゲート電極の一部に酸化タングステン膜を用いて、トランジスタを作製した例を図3および図16を用いて説明する。トランジスタは、図3に示す構造であり、下地絶縁膜102はスパッタリング法で成膜した厚さ300nmの酸化シリコン膜を、半導体膜106はIn-Ga-Zn-Oターゲットmol数比、In2O3:Ga2O3:ZnO=1:1:2を用い、スパッタリング法で厚さ20nmのIn-Ga-Zn-O膜を、一対の電極116はスパッタリング法で成膜した厚さ50nmのタングステン膜を、ゲート絶縁膜112はCVD法で成膜した厚さ15nmの酸窒化シリコン膜を、用い、トランジスタを作製した。図示しないが該トランジスタを、CVD法で成膜した厚さ300nmの酸窒化シリコン膜で覆う構造としている。ここで、ゲート電極に実施例3で示した厚さ10nmの酸化タングステン膜および厚さ140nmのタングステン膜の積層構造を用いた場合サンプル18と、ゲート電極に厚さ15nmの窒化タンタル膜および厚さ135nmのタングステン膜の積層構造を用いた場合サンプル17の、ゲート電圧-ドレイン電流Vg-Id測定を行った。なお、トランジスタのチャネル幅は10μm、チャネル長は3μmである。結果を図16に示す。図16Aはサンプル18のVg-Idカーブである。また、図16Bはサンプル17のVg-Idカーブである。サンプル17およびサンプル18のゲート電極に用いた膜の仕事関数と、Vg-Id測定より得られたしきい値電圧を表5に示す。表5より、トランジスタVg-Id測定から得られたしきい値電圧と仕事関数とは対応が取れることがわかった。即ち、酸化タングステン膜の仕事関数を制御することによって、トランジスタのしきい値電圧を制御できることがわかる。