複数のシリコン貫通孔TSVと、信号ラインと、制御信号に基づき、前記信号ラインが前記TSVのうちの1つに電気的に接続されるか、または前記TSVの全てから電気的に絶縁されるようにするための選択的コネクタと、を備える半導体デバイス。前記選択的コネクタは、前記制御信号が第1の所定値を有するとき、前記信号ラインが前記TSVのうちの特定の1つに電気的に接続されるようにし、前記制御信号が第2の所定値を有するとき、前記信号ラインが前記TSVの全てから電気的に絶縁されるようにする、請求項1に記載の半導体デバイス。前記TSVのそれぞれが前記選択的コネクタに対してそれぞれの位置を占め、前記制御信号は所望の出力位置をコード化したものであり、前記選択的コネクタは、該選択的コネクタに対する位置が前記所望の出力位置であるTSVのうちの特定の1つに前記信号ラインが電気的に接続されるようにする、請求項1に記載の半導体デバイス。前記選択的コネクタが送信ゲートを備える、請求項1に記載の半導体デバイス。前記選択的コネクタは、前記制御信号が所定値を有するときに高インピーダンス出力状態をとるように設定されるデマルチプレクサを備える、請求項1に記載の半導体デバイス。前記選択的コネクタが送信ゲートに直列のデマルチプレクサを備える、請求項1に記載の半導体デバイス。前記TSVのそれぞれが前記デマルチプレクサに対してそれぞれの位置を占め、前記制御信号は所望の出力位置をコード化したものであり、前記デマルチプレクサは、前記デマルチプレクサに対する位置が前記所望の出力位置であるTSVのうちの特定の1つに対して前記送信ゲートの出力を電気的に接続させるよう構成されている、請求項6に記載の半導体デバイス。前記信号ラインが複数の信号ラインのうちの1つであり、前記選択的コネクタが複数の選択的コネクタのうちの1つであり、前記選択的コネクタのそれぞれは、それぞれの制御信号に基づいて、信号ラインのうちのそれぞれの1つを、その信号ラインに対応する前記TSVのそれぞれのサブセットにおけるTSVのうちの1つに電気的に接続させ、またはTSVの全てから電気的に絶縁させるためのものである、請求項1に記載の半導体デバイス。前記信号ラインのそれぞれに対応するTSVのそれぞれの前記サブセットは、半導体デバイス上の少なくとも2つの前記TSVを含む、請求項8に記載の半導体デバイス。前記TSVの少なくとも幾つかがTSVのサブセットのうちの複数に属する、請求項9に記載の半導体デバイス。前記TSVのサブセットは共に、複数の前記信号ライン中に存在する信号ラインよりも多いTSVを含む、請求項10に記載の半導体デバイス。制御信号を発生させるためのコントローラを更に備える、請求項1に記載の半導体デバイス。複数の積層半導体ダイを備え、前記各半導体ダイは、複数のシリコン貫通孔TSVと、それぞれが前記TSVのそれぞれのサブセットに対応する複数の信号ラインと、それぞれの制御信号に基づいて、それぞれが前記信号ラインのうちのそれぞれの1つを前記TSVのそれぞれのサブセット内のTSVのうちの1つに対して電気的に接続させるあるいは前記TSVの全てから電気的に絶縁させるための複数の選択的コネクタとを備える半導体装置。前記各選択的コネクタは、それぞれの前記制御信号が第1の所定値を有するときに前記信号ラインのうちのそれぞれの1つを前記TSVのうちの特定の1つに対して電気的に接続させるためのものであり、それぞれの前記制御信号が第2の所定値を有するときに前記信号ラインのうちのそれぞれの1つを前記TSVの全てから電気的に絶縁させるためのものである請求項13に記載の半導体装置。前記各選択的コネクタごとに、前記TSVのそれぞれのサブセット内の各TSVが前記選択的コネクタに対してそれぞれの位置を占め、それぞれの前記制御信号が所望の出力位置をコード化し、前記選択的コネクタは、前記選択的コネクタに対するそのそれぞれの位置が所望の出力位置である前記TSVのそれぞれのサブセット内のTSVのうちの特定の1つに対して前記信号ラインのうちのそれぞれの1つを電気的に接続させるためのものである請求項13に記載の半導体装置。前記各選択的コネクタが送信ゲートを備える請求項13に記載の半導体装置。前記各選択的コネクタが高インピーダンス出力状態をとることができるデマルチプレクサを備える請求項13に記載の半導体装置。前記各選択的コネクタが送信ゲートと直列のデマルチプレクサを備える請求項13に記載の半導体装置。前記各選択的コネクタごとに、前記TSVのそれぞれのサブセット内の各TSVが前記デマルチプレクサに対してそれぞれの位置を占め、それぞれの前記制御信号が所望の出力位置をコード化し、前記デマルチプレクサは、前記デマルチプレクサに対するそのそれぞれの位置が所望の出力位置である前記TSVのうちの特定の1つに対して前記送信ゲート出力を電気的に接続させるように設定される請求項18に記載の半導体装置。前記半導体ダイのうちの特定の半導体ダイ上の前記信号ラインのそれぞれに対応するTSVのそれぞれのサブセットは、前記特定の半導体ダイ上の少なくとも2つの前記TSVを含む請求項13に記載の積層半導体装置。前記特定の半導体ダイ上の前記TSVの少なくとも幾つかが前記特定の半導体ダイ上の前記TSVのサブセットのうちの複数に属する請求項20に記載の積層半導体装置。前記特定のダイ上の前記TSVのサブセットは共に、前記特定の半導体ダイ上の複数の前記信号ライン中に存在する信号ラインよりも多いTSVを含む請求項21に記載の積層半導体装置。半導体ダイのうち隣接して積層される半導体ダイ上の対応するTSVを互いに電気的に接続するための複数の接合パッドを更に備える、請求項13に記載の積層半導体装置。基板と、前記半導体ダイのうちの所定の1つの半導体ダイ上のTSVを前記基板の対応する信号ラインに電気的に接続するための複数の接合パッドと、を更に備える、請求項13に記載の積層半導体装置。前記半導体ダイのうちの特定の半導体ダイ上のTSVが前記特定の半導体ダイの少なくとも1つの領域内に集中され、前記少なくとも1つの領域が前記特定の半導体ダイの表面積の15以下を占める、請求項13に記載の積層半導体装置。前記半導体ダイのうちの特定の半導体ダイ上のTSVが前記特定の半導体ダイの複数の領域内に集中され、前記領域のうちの少なくとも2つが前記特定の半導体ダイ上の機能回路によって分離される、請求項13に記載の積層半導体装置。複数のシリコン貫通孔TSVおよび信号ラインを備える半導体デバイスを設定する方法であって、前記TSVに対する前記信号ラインのための接続性要件を決定するステップと、前記半導体デバイス上の選択的コネクタに制御信号を与えるステップであって、前記制御信号が前記決定の結果に依存する値を有するステップと、を含み、前記切り換え要素は、前記制御信号の値に応じて、前記信号ラインを前記TSVのうちの1つに対して電気的に接続させまたは前記TSVの全てから電気的に絶縁させる、方法。複数のシリコン貫通孔TSVと、複数の信号ラインと、前記信号ラインのうちの第1の信号ラインを前記TSVのうちの1つに電気的に接続するように予め設定された第1のコネクタと、前記信号ラインのうちの第2の信号ラインを前記TSVの全てから電気的に絶縁するように予め設定された第2のコネクタと、を備える半導体装置。第1の半導体ダイおよび第2の半導体ダイを更に備え、前記TSVのうちの第1のTSVが前記第1の半導体ダイに位置され、前記TSVのうちの第2のTSVが、前記第2の半導体ダイに位置されるとともに、前記第1のTSVのうちのそれぞれのTSVに電気的に接続され、前記第1の信号ラインおよび前記第1のコネクタが前記第1の半導体ダイに位置され、前記第2の信号ラインおよび前記第2のコネクタが前記第2の半導体ダイに位置される、請求項28に記載の半導体装置。前記第1のTSVのうちのそれぞれのTSVを前記第2のTSVのうちのそれぞれのTSVに電気的に接続するための複数の接合パッドを更に備える請求項29に記載の半導体装置。基板と、前記第1の半導体ダイ上のTSVを前記基板の対応する信号ラインに電気的に接続するための複数の接合パッドとを更に備える、請求項29に記載の半導体装置。複数の半導体ダイを更に備え、前記TSV、前記信号ライン、前記第1のコネクタ、および、前記第2のコネクタの全てが同じ半導体ダイに位置される、請求項28に記載の半導体装置。基板と、前記同じ半導体ダイ上のTSVを前記基板の対応する信号ラインに電気的に接続するための複数の接合パッドとを更に備える、請求項32に記載の半導体装置。シリコン貫通孔TSVを有する半導体デバイスであって、主TSVグループと、前記主TSVグループに接続される複数の信号ラインと、冗長TSVグループと、前記信号ラインを前記冗長TSVグループに電気的に接続するために所定値を有する制御信号に応答する接続回路と、を備える半導体デバイス。前記制御信号を発生させるための制御回路を更に備える請求項34に記載の半導体デバイス。前記接続回路は、前記信号ラインを前記冗長TSVグループから電気的に絶縁するために第2の所定値を有する制御信号に応答する請求項34に記載の半導体デバイス。前記制御信号がヒューズによってプログラムされる請求項36に記載の半導体デバイス。前記制御信号がプログラミング要素によってプログラムされる請求項34に記載の半導体デバイス。前記主TSVグループは、複数のTSVと、それぞれの制御信号に基づいて前記信号ラインのそれぞれを前記TSVのうちの1つに電気的に接続させるための複数の選択的コネクタと、を備える、請求項34に記載の半導体デバイス。前記TSVが第1のTSVであり、前記選択的コネクタが第1の選択的コネクタであり、前記各制御信号のそれぞれが第1のそれぞれの制御信号であり、前記冗長TSVグループは、複数の第2のTSVと、前記信号ラインが前記接続回路によって前記冗長TSVグループに電気的に接続されるときにそれぞれの第2の制御信号に基づいて前記信号ラインのそれぞれを前記第2のTSVのうちの1つに対して電気的に接続させるための複数の第2の選択的コネクタと、を備える、請求項39に記載の半導体デバイス。前記主TSVグループは、前記信号ラインのそれぞれのサブセットと関連付けられる複数のTSVサブグループを備え、前記TSVサブグループのそれぞれは、複数のTSVと、それぞれの制御信号に基づいて前記信号ラインのそれぞれのサブセット内の信号ラインのそれぞれを前記TSVのうちの1つに電気的に接続させるための複数の選択的コネクタと、を備える、請求項34に記載の半導体デバイス。前記TSVサブグループが第1のTSVサブグループであり、前記TSVが第1のTSVであり、前記選択的コネクタが第1の選択的コネクタであり、前記冗長TSVグループは、前記信号ラインのサブセットのうちのそれぞれの1つと関連付けられる複数の第2のTSVサブグループを備え、前記第2のTSVサブグループのそれぞれは、複数の第2のTSVと、前記信号ラインが前記接続回路によって前記冗長TSVグループに電気的に接続されるとき、それぞれの第2の制御信号に基づいて前記信号ラインのそれぞれのサブセット内の信号ラインのそれぞれを前記第2のTSVのうちの1つに対して電気的に接続させるための複数の選択的コネクタと、を備える、請求項41に記載の半導体デバイス。前記所定値が第1の所定値であり、前記主TSVグループが第1の主TSVグループであり、前記複数の信号ラインが第1の複数の信号ラインであり、前記デバイスは、第2の主TSVグループと、前記第2の主TSVグループに接続される第2の複数の信号ラインと、を更に備え、前記接続回路は、前記第2の複数の信号ラインを前記冗長TSVグループに電気的に接続するために第2の所定値を有する制御信号に応答する、請求項34に記載の半導体デバイス。前記接続回路は、前記第1の複数の信号ラインおよび前記第2の複数の信号ラインを前記冗長TSVグループから電気的に絶縁するために第3の所定値を有する制御信号に応答する、請求項43に記載の半導体デバイス。前記制御信号は、それが前記第1の主TSVグループの識別情報をコード化するときに第1の所定値を有し、前記制御信号は、それが前記第2の主TSVグループの識別情報をコード化するときに第2の所定値を有する、請求項43に記載の半導体デバイス。前記制御信号は、それが前記第1の主TSVグループの識別情報および前記第2の主TSVグループの識別情報のいずれもコード化しないときに第3の所定値を有する、請求項44に記載の半導体デバイス。前記接続回路が複数のマルチプレクサを備え、前記各マルチプレクサは、前記第1の複数の信号ラインにおけるそれぞれの信号ラインに接続されるそれぞれの第1の入力と、前記第2の複数の信号ラインにおけるそれぞれの信号ラインに接続されるそれぞれの第2の入力と、前記冗長TSVグループに接続されるそれぞれの出力と、前記制御信号を受けるためのそれぞれの制御入力と、を有する、請求項43に記載の半導体デバイス。前記各マルチプレクサの制御入力を結合する電気的接続を更に備える請求項47に記載の半導体デバイス。前記各マルチプレクサは、第3の所定値を有する制御信号に応じて高インピーダンス出力状態をとるように設定される請求項47に記載の半導体デバイス。前記各マルチプレクサは、前記制御信号が前記主TSVグループの識別情報をコード化するかあるいは前記第2のTSVグループの識別情報をコード化するかどうかに応じてその出力をその第1の入力またはその第2の入力に接続するように設定される、請求項47に記載の半導体デバイス。前記接続回路は、高インピーダンス出力状態をとることができる複数のデバイスのそれぞれと直列な複数のマルチプレクサを備え、前記各マルチプレクサは、i前記第1の複数の信号ラインにおけるそれぞれの信号ラインに接続されるそれぞれの第1の入力と、ii前記第2の複数の信号ラインにおけるそれぞれの信号ラインに接続されるそれぞれの第2の入力と、iii高インピーダンス状態をとることができるそれぞれのデバイスを介して前記冗長TSVグループに接続されるそれぞれの出力と、iv前記制御信号を受けるためのそれぞれの制御入力と、を有する、請求項43に記載の半導体デバイス。高インピーダンス出力状態をとることができるそれぞれの前記デバイスは、導電状態または高インピーダンス状態のいずれかをとるために第2の制御信号に応答する請求項51に記載の半導体デバイス。前記第2の制御信号がヒューズまたはプログラミング要素によってプログラムされる請求項51に記載の半導体デバイス。前記各マルチプレクサは、前記制御信号が前記主TSVグループの識別情報をコード化するか、または前記第2のTSVグループの識別情報をコード化するかどうかに応じてその出力をその第1の入力またはその第2の入力に接続するように設定される、請求項51に記載の半導体デバイス。前記主TSVグループは、複数のTSVと、それぞれの制御信号に基づいて前記信号ラインのそれぞれを前記TSVのうちの1つに電気的に接続させるあるいは前記TSVの全てから絶縁させるための複数の選択的コネクタとを備える、請求項34に記載の半導体デバイス。前記TSVが第1のTSVであり、前記選択的コネクタが第1の選択的コネクタであり、前記各制御信号のそれぞれが第1のそれぞれの制御信号であり、前記冗長TSVグループは、複数の第2のTSVと、前記信号ラインが前記接続回路によって前記冗長TSVグループに電気的に接続されるときにそれぞれの第2の制御信号に基づいて前記信号ラインのそれぞれを前記第2のTSVのうちの1つに対して電気的に接続させ、または前記第2のTSVの全てから電気的に絶縁させるための複数の第2の選択的コネクタと、を備える、請求項55に記載の半導体デバイス。前記主TSVグループは、前記信号ラインのそれぞれのサブセットと関連付けられる複数のTSVサブグループを備え、前記TSVサブグループのそれぞれは、複数のTSVと、それぞれの制御信号に基づいて前記信号ラインのそれぞれのサブセット内の信号ラインのそれぞれを前記TSVのうちの1つに電気的に接続させるあるいは前記TSVの全てから電気的に絶縁させるための複数の選択的コネクタと、を備える、請求項34に記載の半導体デバイス。前記TSVサブグループが第1のTSVサブグループであり、前記TSVが第1のTSVであり、前記選択的コネクタが第1の選択的コネクタであり、前記冗長TSVグループは、前記信号ラインのサブセットのうちのそれぞれの1つと関連付けられる複数の第2のTSVサブグループを備え、前記第2のTSVサブグループのそれぞれは、複数の第2のTSVと、前記信号ラインが前記接続回路によって前記冗長TSVグループに電気的に接続されるときにそれぞれの第2の制御信号に基づいて前記信号ラインのそれぞれのサブセット内の信号ラインのそれぞれを前記第2のTSVのうちの1つに対して電気的に接続させ、または前記第2のTSVの全てから電気的に絶縁させるための複数の選択的コネクタと、を備える、請求項57に記載の半導体デバイス。主シリコン貫通孔TSVグループに接続される複数の信号ラインを有する半導体デバイスを設定する方法であって、主TSVグループが重大な欠陥を有するかどうかを決定するステップと、主TSVグループが重大な欠陥を有するという決定に応じて、前記信号ラインを半導体デバイス上の冗長TSVグループに電気的に接続するために半導体デバイス上の接続回路へ制御信号を与えるステップと、を含む方法。前記主TSVグループは、損なわれていないTSVと欠陥TSVとを含む複数のTSVを備え、主TSVグループが重大な欠陥を有するかどうかを決定する前記ステップは、損なわれていないTSVの数が前記主TSVグループに接続される前記信号ラインの数よりも少ないかどうかを決定することを含む、請求項59に記載の方法。シリコン貫通孔TSVを有する半導体デバイスであって、重大な欠陥を有する主TSVグループと、前記主TSVグループに接続される複数の信号ラインと、冗長TSVグループと、前記複数の信号ラインを前記冗長TSVグループに電気的に接続するように予め設定された接続回路と、を備える半導体デバイス。前記主TSVグループは、複数のTSVと、前記信号ラインのそれぞれを前記TSVの全てから電気的に絶縁するように予め設定された複数のコネクタと、を備える、請求項61に記載の半導体デバイス。前記主TSVグループが第1の主TSVグループであり、前記複数の信号ラインが第1の複数の信号ラインであり、前記デバイスは、第2の主TSVグループと、前記第2の主TSVグループおよび前記接続回路に接続される第2の複数の信号ラインと、を更に備え、前記接続回路は、前記第2の複数の信号ラインを前記冗長TSVグループから電気的に絶縁するように予め設定されている、請求項61に記載の半導体デバイス。本発明の一態様によれば、複数のシリコン貫通孔TSVと、信号ラインと、制御信号に基づいて信号ラインをTSVのうちの1つに電気的に接続させるあるいはTSVの全てから電気的に絶縁させるための選択的コネクタと、を備える半導体デバイスが提供される。本発明の他の態様によれば、複数の積層された半導体ダイを備える積層半導体装置が提供される。各半導体ダイは、複数のシリコン貫通孔TSVと、それぞれがTSVのそれぞれのサブセットに対応する複数の信号ラインと、それぞれの制御信号に基づいて、それぞれが信号ラインのうちのそれぞれの1つをTSVのそれぞれのサブセット内のTSVのうちの1つに対して電気的に接続させるあるいはTSVの全てから電気的に絶縁させるための複数の選択的コネクタとを備える。本発明の更なる態様によれば、複数のシリコン貫通孔TSVと信号ラインとを備える半導体デバイスを設定する方法であって、TSVに対する信号ラインのための接続性要件を決定するステップと、半導体デバイス上の選択的コネクタに制御信号を与えるステップであって、前記制御信号が前記決定の結果に依存する値を有するステップとを備え、選択的コネクタは、制御信号の値に応じて、信号ラインをTSVのうちの1つに対して電気的に接続させるあるいはTSVの全てから電気的に絶縁させる、方法が提供される。本発明の更なる他の態様によれば、複数のシリコン貫通孔TSVと、複数の信号ラインと、信号ラインのうちの第1の信号ラインをTSVのうちの1つに電気的に接続するように予め設定された第1のコネクタと、信号ラインのうちの第2の信号ラインをTSVの全てから電気的に絶縁するように予め設定された第2のコネクタとを備える半導体デバイスが提供される。本発明の他の態様によれば、シリコン貫通孔TSVを有する半導体デバイスであって、主TSVグループと、主TSVグループに接続される複数の信号ラインと、冗長TSVグループと、信号ラインを冗長TSVグループに電気的に接続するために所定値を有する制御信号に応答する接続回路とを備える半導体デバイスが提供される。本発明の更なる態様によれば、主シリコン貫通孔TSVグループに接続される複数の信号ラインを有する半導体デバイスを設定する方法であって、主TSVグループが重大な欠陥を有するかどうかを決定するステップと、主TSVグループが重大な欠陥を有するという決定に応じて、信号ラインを半導体デバイス上の冗長TSVグループに電気的に接続するために半導体デバイス上の接続回路へ制御信号を与えるステップとを備える方法が提供される。本発明の更なる他の態様によれば、シリコン貫通孔TSVを有する半導体デバイスであって、重大な欠陥を有する主TSVグループと、主TSVグループに接続される複数の信号ラインと、冗長TSVグループと、複数の信号ラインを冗長TSVグループに電気的に接続するように予め設定された接続回路とを備える半導体デバイスが提供される。本発明の他の態様および特徴は、添付図面と併せて本発明の特定の実施形態の以下の説明を検討すると、当業者に明らかになる。本明細書中で与えられる図は概略図である。例えば、図示の実施形態の例のより重要な細部を曖昧にしないように、特定の回路要素が様々な図から省かれてしまっている場合がある。また、単なる説明の便宜のため、特定の回路要素は、それらの回路要素を介在回路要素を介して互いに結合できる可能性を排除することなく、他の回路要素に対して直接に接続されあるいは直接に結合されるように示される場合がある。図1は、パッケージ基板182上に互いに積層された4つの半導体チップまたはダイ102、122、142、162を有する半導体デバイス100の断面斜視図である。積層体中のダイの少なくとも1つは、積層体とは別個であってもよいあるいは代わりに積層体の一部を形成してもよいコントローラデバイス図示せずと通信していてもよい。半導体ダイ102、122、142、162はシリコン貫通孔TSVを含む。TSVは、所定の半導体ダイを上側または下側に積み重ねられてもよい他のダイと相互に接続する、所定の半導体ダイの厚さを貫く導電経路である。TSV間には、隣接する半導体ダイ上に現れて互いに一直線に合わせられる接合パッド192が設けられる。同様に、最も下側の半導体ダイ102のTSVと基板182との間にも接合パッド194が設けられる。図2は、複数のシリコン貫通孔TSV104を備える半導体ダイ102、122、142、162のうちの1つ例えば、半導体ダイ102の平面図である。幾つかの実施形態の例によれば、TSV104は、半導体ダイ102上の1つ以上のTSV領域106内に集中される。TSV領域は、TSVの集中を含む半導体ダイの部位である。TSV領域106が半導体ダイ102の縁部またはその近傍に位置されおよび/または半導体ダイ102の中央を貫く帯を成して位置されてもよいのが分かる。TSV領域106のうちの1つ以上は、動作要件に応じて、半導体ダイ102の他の部分を適切に占めることもできる。例えば、TSV領域の全てを縁部から離れた半導体ダイ102の中央部分内に位置させることができる。TSV領域106のそれぞれは、チップサイズ、TSVピッチ、および、TSV直径に応じて、数百または数千のTSVを含んでもよい。一実施形態では、TSV領域が共に合わさって半導体ダイ102の限られた表面積を占める。例えば、TSV領域が共に合わさって半導体ダイ102の表面積の25以下を占める。他の実施形態では、TSV領域が共に合わさって半導体ダイ102の表面積の15以下を占める。以下で更に詳しく説明するように、所定のTSV領域内のTSVは1つ以上のTSVグループ間で分けられてもよい。幾つかの実施形態の例によれば、半導体ダイ102は機能回路108と選択的コネクタ110の組とを含み、これらの2つは信号ライン112によって接続される。例えば、メモリデバイスの場合には、機能回路108が記憶格納/検索機能を与える。この目的のため、半導体ダイ102は、例えば、1つ以上のメモリセルアレイと関連する制御回路とを含んでもよい。選択的コネクタ110は、それに関する限り、機能回路108をTSV104に対して制御可能に接続するために使用され、それにより、半導体ダイ102上の信号ライン112と他の積層ダイ上の対応する信号ラインとの間の電気的な接続がなされる。選択的コネクタ110は、TSV領域106のうちの1つ以上に近い半導体ダイ102のうちの1つ以上の部位間で分配されてもよい。選択的コネクタ110は多くの形態を成すことができ、そのうちの幾つかについて更に詳しく説明するが、それにもかかわらず、具体的に説明されないが当業者の範囲内に入る変形例が本発明の範囲内であると見なされるべきであることは言うまでもない。幾つかの実施形態の例によれば、選択的コネクタ110は、送信ゲート、マルチプレクサ、デマルチプレクサ、および/または、信号ライン112とTSV104との間の接続性の選択的な独立した制御を行うための他の要素を含んでもよい。設定を可能にするため、選択的コネクタ110を設定configuration、構成コントローラ114に接続することができ、設定コントローラ114は、半導体ダイ102に位置されてもよく、あるいは、積層体中の任意の他のダイに位置されてもよく、あるいは、半導体デバイスの外部に位置されてもよい。設定コントローラ114は、チップ製造プロセス中に選択的コネクタ110をプログラムするためのレジスタを含んでもよい。これにより、信号ライン112のうちの所定の1つをTSV104のうちの所定の1つに接続できるようにするかどうかを選択する際にある程度の柔軟性を与えることができる。そのような柔軟性は、様々な状況下で有利な場合がある。1つの例では、製造プロセス中、欠陥TSVを特定するために試験が行われてもよい。例えば、欠陥TSV例えば、開回路TSVおよび/または短絡TSVは、隣接する半導体ダイの位置ずれの結果、半田付けプロセス、転位、プロセス変化、および/または、機械的応力に伴う問題の結果である場合がある。そのようなシナリオにおいて、選択的コネクタ110は、欠陥TSVを信号ラインのいずれかから外すように構成されなければならない。他の例において、設計アーキテクチャは、半導体ダイ102上の信号ライン112のうちの特定の信号ラインが積層体中の任意の他のダイ上の信号ラインに接続されてはならないようになっていてもよい。このシナリオは、通常はそれらの信号ラインに電気的に接続されるであろうTSVを解放し、それにより、そのようなTSVを、半導体ダイ102以外の積層ダイ上の信号ライン同士を接続するために使用できる。図2に関連して既に述べたように、所定のTSV領域106内のTSVは、1つ以上のTSVグループ間で分けられてもよい。図3は半導体ダイ102上の1つのTSVグループ302を示している。TSVグループ302は一組の信号ライン112-1、112-2、、112-6に接続される。本明細書中で使用される用語TSVグループは、一般に、選択的コネクタの関連する組と共にある半導体ダイ上の一組のTSVを意味する。ここに示される実施形態では、TSVグループ302が6つのTSV104-1、104-2、、104-6を含み、選択的コネクタが一組の送信ゲート304-1、304-2、、304-6として実装される。各送信ゲート304-1、304-2、、304-6は、それぞれの入力306-1、306-2、、306-6と、それぞれの出力308-1、308-2、、308-6と、それぞれの制御ポート310-1、310-2、、310-6とを有する。各入力306-1、306-2、、306-6は信号ライン112-1、112-2、、112-6のうちの対応する1つに接続され、一方、各出力308-1、308-2、、308-6は、TSV104-1、104-2、、104-6のうちの対応する1つに接続される。図示の例におけるTSVグループ302は、説明の都合上、6つのTSV104-1、104-2、、104-6だけを有する。しかしながら、TSVグループ302内のTSVの数が特に限定されないことは言うまでもない。言うまでもなく、半導体ダイ102は、TSVグループ302と同様の複数のTSVグループを含んでもよい。各送信ゲート304-1、304-2、、304-6は導電状態または高インピーダンス出力状態をとることができる。送信ゲート304-1、304-2、、304-6のうちの所定の1つが導電状態になると、出力308-1、308-2、、308-6のうちの対応する1つが入力306-1、306-2、、306-6のうちの対応する1つに対して電気的に接続される。一方、送信ゲート304-1、304-2、、304-6のうちの所定の1つが高インピーダンス出力状態になると、出力308-1、308-2、、308-6のうちの対応する1つが入力306-1、306-2、、306-6のうちの対応する1つから電気的に絶縁される。各送信ゲート304-1、304-2、、304-6の状態すなわち、導電状態または高インピーダンス状態は、制御ポート310-1、310-2、、310-6のうちの対応する1つで設定コントローラ114から受けられる制御信号によってプログラムすることができる。送信ゲート304-1、304-2、、304-6のうちの特定の1つの制御ポートで受けられる制御信号は、特定の送信ゲートが導電状態に置かれるべきことを示す第1の所定値と、特定の送信ゲートが高インピーダンス状態に置かれるべきことを示す第2の所定値とを伴うバイナリ信号であってもよい。幾つかの実施形態の例によれば、送信ゲート304-1、304-2、、304-6のための制御信号は、例えば、ヒューズ電子ヒューズを含む、電子ヒューズその他のプログラミング要素によってプログラムすることができるが、他の可能性が存在し、そのような可能性も本発明の範囲内に入る。ここで、図3の実施形態において信号ライン112-1、112-2、、112-6のサブセットをTSV104-1、104-2、、104-6に対して接続するための特定の接続性要件を満たすことが望ましい特定の非限定的な動作シナリオを考える。接続性要件は、製造段階中に半導体ダイ検査を行った結果として決定されてもよい。接続性要件は設定コントローラ114に知られる。この非限定的な実施形態の目的のため、接続性要件は、信号ライン112-1、112-2、、112-6がTSV104-1、104-2、、104-6にそれぞれ接続されなければならないようになっている。したがって、送信ゲート304-1は、信号ライン112-1をTSV104-1に電気的に接続させるように制御信号312-1を用いてプログラムされる。同様に、送信ゲート304-2は、信号ライン112-2をTSV104-2に電気的に接続させるように制御信号312-2を用いてプログラムされ、送信ゲート304-3は、信号ライン112-3をTSV104-3に電気的に接続させるように制御信号312-3を用いてプログラムされる。また、送信ゲート304-4は、信号ライン112-4を全てのTSVTSV104-4を含むから電気的に絶縁させるように制御信号312-4を用いてプログラムされ、送信ゲート304-5は、信号ライン112-5を全てのTSVTSV104-5を含むから電気的に絶縁させるように制御信号312-5を用いてプログラムされ、送信ゲート304-6は、信号ライン112-6を全てのTSVTSV104-6を含むから電気的に絶縁させるように制御信号312-6を用いてプログラムされる。送信ゲート304-1、304-2、、304-6は、初期設定で、すなわち、制御ポート310-1、310-2、、310-6のうちの対応する1つに制御信号がない状態で、高インピーダンス出力状態のままでいるようになっていてもよいことは言うまでもない。これが当てはまる場合には、設定コントローラ114は、特定の制御信号を送信ゲート304-3、304-4、304-5へ発してこれらの送信ゲートが所望の高インピーダンス状態をとるようにする必要がない。あるいは、送信ゲート304-1、304-2、、304-6は、初期設定で導電状態のままでいるようになっていてもよい。これが当てはまる場合には、設定コントローラ114は、図示の実施形態で特定の制御信号を送信ゲート304-1、304-2、304-6へ発してこれらの送信ゲートが所望の導電状態をとるようにする必要がない。図4は、積層体の上側半導体ダイ上の一組の信号ライン404-1、404-2、、404-6に接続される上側TSVグループ402と、積層体の下側半導体ダイ上の一組の信号ライン454-1、454-2、、454-6に接続される下側TSVグループ452とを概念的に示している。上側TSVグループ402は、一組の送信ゲート412-1、412-2、、412-6として実装される選択的コネクタと共に6つのTSV408-1、408-2、、408-6を含む。各送信ゲート412-1、412-2、、412-6は、それぞれの入力414-1、414-2、、414-6と、それぞれの出力416-1、416-2、、416-6と、それぞれの制御ポート418-1、418-2、、418-6とを有する。各入力414-1、414-2、、414-6は上側半導体ダイ上の信号ライン404-1、404-2、、404-6のうちの対応する1つに接続され、一方、各出力416-1、416-2、、416-6は、TSV408-1、408-2、、408-6のうちの対応する1つに接続される。各送信ゲート412-1、412-2、、412-6は、導電状態この場合、出力416-1、416-2、、416-6を入力414-1、414-2、、414-6に対して電気的に接続できるまたは高インピーダンス出力状態この場合には、出力416-1、416-2、、416-6が入力414-1、414-2、、414-6から電気的に絶縁されるをとることができる。各送信ゲート412-1、412-2、、412-6の状態すなわち、導電状態または高インピーダンス状態は、上側半導体ダイにおける設定コントローラ114-UPPERから制御ポート418-1、418-2、、418-6で受けられる制御信号によってプログラムすることができる。送信ゲート412-1、412-2、、412-6のうちの特定の1つの制御ポートで受けられる制御信号は、特定の送信ゲートが導電状態に置かれるべきことを示す第1の所定値と、特定の送信ゲートが高インピーダンス状態に置かれるべきことを示す第2の所定値とを伴うバイナリ信号であってもよい。幾つかの実施形態の例によれば、送信ゲート412-1、412-2、、412-6のための制御信号は、例えば、ヒューズ電子ヒューズを含むまたは他のプログラミング要素によってプログラムすることができるが、他の可能性が存在し、そのような可能性も本発明の範囲内に入る。下側TSVグループ452は、一組の送信ゲート462-1、462-2、、462-6として実装される選択的コネクタと共に6つのTSV458-1、458-2、、458-6の適合する組を含む。各送信ゲート462-1、462-2、、462-6は、それぞれの入力464-1、464-2、、464-6と、それぞれの出力466-1、466-2、、466-6と、それぞれの制御ポート468-1、468-2、、468-6とを有する。各入力464-1、464-2、、464-6は下側半導体ダイ上の信号ライン454-1、454-2、、454-6のうちの対応する1つに接続され、一方、各出力466-1、466-2、、466-6は、TSV458-1、458-2、、458-6のうちの対応する1つに接続される。各送信ゲート462-1、462-2、、462-6は、導電状態この場合、出力466-1、466-2、、466-6を入力464-1、464-2、、464-6に対して電気的に接続できるまたは高インピーダンス出力状態この場合には、出力466-1、466-2、、466-6が入力464-1、464-2、、464-6から電気的に絶縁されるをとることができる。各送信ゲート462-1、462-2、、412-6の状態すなわち、導電状態または高インピーダンス状態は、上側半導体ダイにおける設定コントローラ114-LOWERから制御ポート468-1、468-2、、468-6で受けられる制御信号によってプログラムすることができる。送信ゲート462-1、462-2、、462-6のうちの特定の1つの制御ポートで受けられる制御信号は、特定の送信ゲートが導電状態に置かれるべきことを示す第1の所定値と、特定の送信ゲートが高インピーダンス状態に置かれるべきことを示す第2の所定値とを伴うバイナリ信号であってもよい。幾つかの実施形態の例によれば、送信ゲート462-1、462-2、、462-6のための制御信号は、例えば、ヒューズ電子ヒューズを含むその他のプログラミング要素によってプログラムすることができるが、他の可能性が存在し、そのような可能性も本発明の範囲内に入る。上側TSVグループ402における各TSV408-1、408-2、、408-6は、それぞれの接合パッド図示せずにより、下側TSVグループ452におけるTSV458-1、458-2、、458-6のうちの対応する1つに電気的に接続される。これにより、上側半導体ダイにおける信号ライン404-1、404-2、、404-6のうちの1つと下側半導体ダイにおける信号ライン454-1、454-2、、454-6のうちの適合する1つとの間で電気的な接続を潜在的に確立することができる。しかしながら、送信ゲート412-1、412-2、、412-6、462-1、462-2、、462-6の作用に起因して、信号ラインの適合する対を電気的に接続できない可能性もある。例えば、適合する信号ラインのうちの1つ例えば、上側半導体ダイ上の信号ライン404-2をその関連するTSV上側半導体ダイ上のTSV408-2に対して電気的に接続するが、適合する信号ラインのうちの他の1つ下側半導体ダイ上の信号ライン454-2をその関連するTSV下側半導体ダイ上のTSV458-2から電気的に絶縁することも実現可能である。これにより、積層体の層の全てではなくサブセットにおいて適合する信号ラインを接続するためにTSV408-2および458-2を使用することができる。図示の例における各TSVグループ402、452は、説明の都合上、6つのTSVだけを有する。しかしながら、いずれのTSVグループ内のTSVの数も特に限定されないことは言うまでもない。また、言うまでもなく、上側および下側の半導体ダイはそれぞれ、対を成して位置合わせされて前述したように構成されてもよいTSVを有する複数のTSVグループを含んでもよい。ここで、図4の実施形態において信号ライン404-1、404-2、、404-6のサブセットをTSV408-1、408-2、、408-6に対して接続するためおよび信号ライン454-1、454-2、、454-6のサブセットをTSV458-1、458-2、、458-6に対して接続するための特定の接続性要件を満たすことが望ましい特定の非限定的な動作シナリオを考える。接続性要件は、製造段階中に半導体ダイ検査を行った結果として決定されてもよい。接続性要件は設定コントローラ114-UPPER、114-LOWERに知られる。この非限定的な実施形態の目的のため、接続性要件は、信号ライン404-1、404-2、404-4、404-6がTSV408-1、408-2、408-4、408-6にそれぞれ接続されなければならないようにかつ信号ライン454-1、454-2、454-5、454-6がTSV458-1、458-2、458-5、458-6にそれぞれ接続されなければならないようになっている。したがって、上側半導体ダイに関する限り、送信ゲート412-1は、信号ライン404-1をTSV408-1に電気的に接続させるように制御信号432-1を用いてプログラムされ、送信ゲート412-2は、信号ライン404-2をTSV408-2に電気的に接続させるように制御信号432-2を用いてプログラムされ、送信ゲート412-3は、信号ライン404-3をTSV408-3に電気的に接続させるように制御信号432-3を用いてプログラムされ、送信ゲート412-4は、信号ライン404-4をTSV408-4に電気的に接続させるように制御信号432-4を用いてプログラムされる。また、送信ゲート412-5は、信号ライン404-5を全てのTSVTSV408-5を含むから電気的に絶縁させるように制御信号432-5を用いてプログラムされ、送信ゲート412-6は、信号ライン404-6を全てのTSVTSV408-6を含むから電気的に絶縁させるように制御信号432-6を用いてプログラムされる。また、下側半導体ダイに関する限り、送信ゲート462-1は、信号ライン454-1をTSV458-1に電気的に接続させるように制御信号482-1を用いてプログラムされ、送信ゲート462-2は、信号ライン454-2をTSV458-2に電気的に接続させるように制御信号482-2を用いてプログラムされ、送信ゲート462-3は、信号ライン454-3をTSV458-3に電気的に接続させるように制御信号482-3を用いてプログラムされ、送信ゲート462-4は、信号ライン454-4をTSV458-4に電気的に接続させるように制御信号482-4を用いてプログラムされる。また、送信ゲート462-5は、信号ライン454-5を全てのTSVTSV458-5を含むから電気的に絶縁させるように制御信号482-5を用いてプログラムされ、送信ゲート462-6は、信号ライン454-6を全てのTSVTSV458-6を含むから電気的に絶縁させるように制御信号482-6を用いてプログラムされる。結果として、上側半導体ダイにおけるTSV408-5が接合パッドにより下側半導体ダイにおけるTSV458-5に電気的に接続される場合であっても、上側半導体ダイにおける信号ライン404-5が下側半導体ダイにおける信号ライン454-5から電気的に絶縁されるのが分かる。これは、上側半導体ダイにおける送信ゲート412-5が高インピーダンス出力状態をとるようにプログラムされてしまっているからである。同様に、下側半導体ダイにおける送信ゲート462-4は高インピーダンス出力状態をとるようにプログラムされたため、上側半導体ダイにおけるTSV408-4が接合パッドにより下側半導体ダイにおけるTSV458-4に電気的に接続されるという事実にもかかわらず、上側半導体ダイにおける信号ライン404-4が下側半導体ダイにおける信号ライン454-4から電気的に絶縁される。送信ゲート412-1、412-2、、412-6、462-1、462-2、、462-6は、初期設定で、すなわち、制御ポート418-1、418-2、、418-6、468-1、468-2、、468-6のうちの対応する1つに制御信号がない状態で、高インピーダンス出力状態のままでいるようになっていてもよいことは言うまでもない。これが当てはまる場合には、設定コントローラ114-UPPER、114-LOWERは、図示の実施形態で特定の制御信号を送信ゲート412-3、412-5、462-3、462-4へ発してこれらの送信ゲートが所望の高インピーダンス状態をとるようにする必要がない。あるいは、送信ゲート412-1、412-2、、412-6、462-1、462-2、、462-6は、初期設定で導電状態のままでいるようになっていてもよい。これが当てはまる場合には、設定コントローラ114-UPPER、114-LOWERは、図示の実施形態で特定の制御信号を送信ゲート412-1、412-2、412-4、412-6、462-1、462-2、462-5、462-6へ発してこれらの送信ゲートが所望の導電状態をとるようにする必要がない。図5Aは、図1のV-V線に沿う半導体デバイス100の断面の概略図を示している。4つの半導体ダイ102、122、142、162のそれぞれにおける単一のTSVが示されている。具体的には、これは、半導体ダイ102におけるTSV516、半導体ダイ122におけるTSV526、半導体ダイ142におけるTSV536、および、半導体ダイ162におけるTSV546を含む。集合的に、TSV516、526、536、546は、以下で代わりにシリコン貫通孔TTSV556と称される複数の結合されたTSVを形成する。それぞれの半導体ダイには信号ラインも示されており、該信号ラインには、その半導体ダイの表面上に形成される送信ゲートの状態に応じて、その半導体ダイにおけるTSVを潜在的に接続することができる。具体的には、これは、送信ゲート512によりTSV516に接続可能な半導体ダイ102の信号ライン518、送信ゲート522によりTSV526に接続可能な半導体ダイ122の信号ライン528、送信ゲート532によりTSV536に接続可能な半導体ダイ142の信号ライン538、および、送信ゲート542によりTSV546に接続可能な半導体ダイ162の信号ライン548を含む。図5Aおよび図6A、7A、8Aにおける送信ゲート512、522、532、542の描写が概念的であり、実際の実施では、送信ゲート512、522、532、542をそれぞれの半導体ダイ102、122、142、162の表面上に形成できることは言うまでもない。TTSV556がTSV516、526、536、546の全てを電気的に接続するのが分かる。しかしながら、これは、それらのTSVを潜在的に接続できる信号ラインが実際に互いに電気的に接続されることを意味しない。実際には、送信ゲート512、522、532、542の状態すなわち、導電状態または高インピーダンス状態に応じて、半導体ダイ102、122、142、162のうちの選択された半導体ダイのみの信号ラインを接続できる。これは、より大きな相互接続の柔軟性を与える。図5Aは、送信ゲート512、522、532、542の全てが導電状態に置かれている場合すなわち、同義的に、送信ゲート512、522、532、542がいずれも高インピーダンス出力状態に置かれていない場合を示しており、それにより、半導体ダイ102、122、142、162上の信号ライン518、528、538、548がTTSV556を介して互いに電気的に接続される。等価な接続線図が図5Bに概略形式で示されている。図6Aは、送信ゲート512、522、532、542の全てがいずれも導電状態に置かれていない場合および/または、送信ゲート512、522、532、542の全てが高インピーダンス出力状態に置かれている場合を示しており、それにより、半導体ダイ102、122、142、162上の信号ライン518、528、538、548が互いから電気的に絶縁される。等価な接続線図が図6Bに概略形式で示されている。図7Aは、半導体ダイ102、122、142上の選択的コネクタ512、522、532が導電状態に置かれかつ半導体ダイ162上の送信ゲート542が高インピーダンス出力状態に置かれ、それにより、半導体ダイ102、122、142上の信号ライン518、528、538がTTSV556を介して互いに電気的に接続されるが半導体ダイ162上の信号ライン548から電気的に絶縁される場合を示している。等価な接続線図が図7Bに概略形式で示されている。図8Aは、半導体ダイ122、162上の送信ゲート522、542が導電状態に置かれかつ半導体ダイ102、142上の送信ゲート512、532が高インピーダンス出力状態に置かれ、それにより、半導体ダイ122、162上の信号ライン528、548がTTSV556を介して互いに電気的に接続される一方で、半導体ダイ102、142上の信号ライン518、538が互いからおよび信号ライン528、548から電気的に絶縁される場合を示している。等価な接続線図が図8Bに概略形式で示されている。図9は、選択された層のみの信号ライン間で電気的接続を得るために前述した技術を使用して選択的に構成された半導体デバイス900の一例を示している。具体的に、図9は、複数のTTSV910、920、930、940、950、960、970、980、990を示しており、各TTSVは4つの各半導体ダイ902、904、906、908上のTSVから形成される。半導体ダイ902、904、906、908のうちの隣り合う半導体ダイ上のTSVの対は、一直線に合わされるとともに、接合パッドにより電気的に接続される。半導体ダイ902はパッケージ基板901に接続される。所定の半導体ダイにおける所定のTSVと関連する図9に見える接続点は、所定の半導体ダイ上の信号ラインと所定のTSVとの間の接続の確立を示している。具体的には、TTSV910は、各半導体ダイ902、904、906、908上の信号ラインを互いに電気的に接続する。同様に、TTSV920、960、970はそれぞれ、各半導体ダイ902、904、906、908上の信号ラインを互いに電気的に接続する。しかしながら、TTSV930は、半導体ダイ902上の信号ラインを半導体ダイ908上の信号ラインに接続するが、これらの2つの信号ラインを半導体ダイ904または半導体ダイ906上のいずれの信号ラインに対しても接続しない。同様に、TTSV940は、半導体ダイ902上の信号ラインを半導体ダイ906上の信号ラインに接続するが、これらの2つの信号ラインを半導体ダイ904または半導体ダイ908上のいずれの信号ラインに対しても接続しない。また、TTSV950は、半導体ダイ904上の信号ラインを半導体ダイ908上の信号ラインに接続するが、これらの信号ラインを半導体ダイ902または半導体ダイ906上のいずれの信号ラインに対しても接続しない。更に、TTSV980は、半導体ダイ904上の信号ラインを半導体ダイ906上の信号ラインに接続するが、これらの信号ラインを半導体ダイ902または半導体ダイ908上のいずれの信号ラインに対しても接続しない。最後に、TTSV990は、半導体ダイ902上の信号ラインを半導体ダイ906上の信号ラインおよび半導体ダイ908上の信号ラインに接続するが、これらの信号ラインを半導体ダイ904上の信号ラインには接続しない。当業者であれば分かるように、図9の実施形態は単なる一例であって限定的に見なされるべきではない。ここで、図10を参照すると、複数の信号ライン1004-1、1004-2、1004-3、1004-4に接続されるTSVグループ1002が示されている。TSVグループが選択的コネクタの関連する組と共に半導体ダイ上のTSVのグループを備えることが思い起こされる。ここに示される実施形態では、TSVグループ1002が6つのTSV1006-1、1006-2、、1006-6を含み、選択的コネクタは、4つのデマルチプレクサ1010-1、1010-2、1010-3、1010-4のそれぞれの組と直列な4つの送信ゲート1008-1、1008-2、1008-3、1008-4から構成される組として実装される。なお、TSVグループ1002内のTSVの数は、TSVグループ1002に接続される信号ラインの数よりも多い。これは冗長性を与え、それにより、TSVグループ1002は、欠陥を修復する際に有用な冗長性を示すことができる。具体的には、非限定的な図示の実施形態では、4つの信号ライン1004-1、1004-2、1004-3、1004-4と、6つのTSV1006-1、1006-2、、1006-6が存在する。2つの追加のTSVは、TSV1006-1、1006-2、、1006-6のうちの最大で2つが欠陥を被る場合であっても、TSVグループ1002の適切な機能を全体として可能にする。しかしながら、TSVグループ1002に接続される信号ラインの数またはTSVグループ1002内の追加のTSVの数が特に限定されないことは言うまでもない。各送信ゲート1008-1、1008-2、1008-3、1008-4は、それぞれの入力1012-1、1012-2、1012-3、1012-4と、それぞれの出力1014-1、1014-2、1014-3、1014-4と、それぞれの制御ポート1016-1、1016-2、1016-3、1016-4とを有する。各入力1012-1、1012-2、1012-3、1012-4は信号ラインのうちの対応する1つに接続され、一方、各出力1014-1、1014-2、1014-3、1014-4はデマルチプレクサ1010-1、1010-2、1010-3、1010-4のうちのそれぞれの1つに接続される。各送信ゲート1008-1、1008-2、1008-3、1008-4は導電状態または高インピーダンス出力状態をとることができる。送信ゲート1008-1、1008-2、1008-3、1008-4のうちの所定の1つが導電状態になると、出力1014-1、1014-2、1014-3、1014-4のうちの対応する1つが入力1012-1、1012-2、1012-3、1012-4のうちの対応する1つに対して電気的に接続される。一方、送信ゲートト1008-1、1008-2、1008-3、1008-4のうちの所定の1つが高インピーダンス出力状態になると、出力1014-1、1014-2、1014-3、1014-4のうちの対応する1つが入力1012-1、1012-2、1012-3、1012-4のうちの対応する1つから電気的に絶縁される。各送信ゲート1008-1、1008-2、1008-3、1008-4の状態すなわち、導電状態または高インピーダンス状態は、制御ポート1016-1、1016-2、1016-3、1016-4のうちの対応する1つで設定コントローラ114から受けられる制御信号によってプログラムすることができる。送信ゲート1008-1、1008-2、1008-3、1008-4のうちの特定の1つの制御ポートで受けられる制御信号は、特定の送信ゲートが導電状態に置かれるべきことを示す第1の所定値と、特定の送信ゲートが高インピーダンス状態に置かれるべきことを示す第2の所定値とを伴うバイナリ信号であってもよい。幾つかの実施形態の例によれば、送信ゲート1008-1、1008-2、1008-3、1008-4のための制御信号は、例えば、ヒューズ電子ヒューズを含むまたは他のプログラミング要素によってプログラムすることができるが、他の可能性が存在し、そのような可能性も本発明の範囲内に入る。各デマルチプレクサ1010-1、1010-2、1010-3、1010-4は、送信ゲート1008-1、1008-2、1008-3、1008-4のうちのそれぞれの1つに接続されるそれぞれの入力1018-1、1018-2、1018-3、1018-4を有する。各デマルチプレクサ1010-1、1010-2、1010-3、1010-4は、TSVの対応するサブセットと関連するそれぞれの複数の出力も有する。図示の実施形態では、各デマルチプレクサ1010-1、1010-2、1010-3、1010-4が3つの出力を有し、これらの出力は、便宜上、簡単のため、左出力-L、中央出力-M、および、右出力-Rと称され、各出力は、そのデマルチプレクサと関連するTSVの対応する1つに接続される。しかしながら、一般に、デマルチプレクサのうちの任意の所定の1つの出力の数は、限定されず、2つ以上の任意の範囲をとることができることは言うまでもない。また、様々なデマルチプレクサが全て同じ数の出力を有する必要はない。具体的には、デマルチプレクサ1010-1は、TSV1006-1、1006-2、1006-3にそれぞれ接続される複数の出力1021-L、1021-M、1021-Rを含む。デマルチプレクサ1010-2は、TSV1006-2、1006-3、1006-4にそれぞれ接続される複数の出力1022-L、1022-M、1022-Rを含む。デマルチプレクサ1010-3は、TSV1006-3、1006-4、1006-5にそれぞれ接続される複数の出力1023-L、1023-M、1023-Rを含む。最後に、デマルチプレクサ1010-4は、TSV1006-4、1006-5、1006-6にそれぞれ接続される複数の出力1024-L、1024-M、1024-Rを含む。各デマルチプレクサ1010-1、1010-2、1010-3、1010-4はそれぞれの制御ポート1030-1、1030-2、1030-3、1030-4も有する。デマルチプレクサ1010-1、1010-2、1010-3、1010-4のうちの所定の1つの制御ポートは設定コントローラ114から制御信号を受け、それに基づいて、デマルチプレクサ1010-1、1010-2、1010-3、1010-4のうちの所定の1つは、その入力とその出力のうちの1つのみ左、中央、または、右のいずれかとの間で電気的な接続を確立して他の出力を入力から電気的に絶縁したままにする。デマルチプレクサ1010-1、1010-2、1010-3、1010-4のうちの特定の1つの制御ポートで受けられる制御信号は3つの所定値のうちの1つ例えば、それは2ビット信号となり得るを有することができ、この場合、第1の所定値は特定のデマルチプレクサがその入力とその左出力との間で電気的な接続を確立すべきことを示し、第2の所定値は特定のデマルチプレクサがその入力とその中央出力との間で電気的な接続を確立すべきことを示し、第3の所定値は特定のデマルチプレクサがその入力とその右出力との間で電気的な接続を確立すべきことを示している。一般的に言えば、2n-11~2n個の出力を有するプレクサ1010-1、1010-2、1010-3、1010-4のうちの特定の1つにおいては、対応する制御ポートで受けられる制御信号がnビット信号となり得る。なお、幾つかのケースでは、特定の1つのTSVがデマルチプレクサ1010-1、1010-2、1010-3、1010-4のうちの1つだけのデマルチプレクサの1つの出力に接続されてもよい。これは、デマルチプレクサ1010-1の左出力およびデマルチプレクサ1010-4の右出力のそれぞれにしか接続され得ないTSV1006-1、1006-6に当てはまる。他のケースでは、特定の1つのTSVがデマルチプレクサ1010-1、1010-2、1010-3、1010-4のうちの2つ以上のデマルチプレクサの1つの出力に潜在的に接続されてもよい。例えば、TSV1006-3は、デマルチプレクサ1010-3の左出力、デマルチプレクサ1010-2の中央出力、および、デマルチプレクサ1010-1の右出力に対して潜在的に接続されてもよい。製造中、各デマルチプレクサ1010-1、1010-2、1010-3、1010-4は、それぞれのデマルチプレクサの1つの出力だけを電気的に接続させるそれぞれの制御信号を受ける。結果として、半導体デバイスの組み立てが完了すると、各デマルチプレクサ1010-1、1010-2、1010-3、1010-4は、TSV1006-1、1006-2、、1006-6のうちの1つだけとの対応する電気的接続が確立されるようにする。各TSV1006-1、1006-2、、1006-6が図10に示されたよりも多くの数のデマルチプレクサ1010-1、1010-2、1010-3、1010-4の出力に対して潜在的に接続されることが本発明の範囲内に入ることは言うまでもない。例えば、幾つかの実施形態の例では、各TSV1006-1、1006-2、、1006-6が全てのデマルチプレクサ1010-1、1010-2、1010-3、1010-4の出力に対して潜在的に接続され得ることが想起される。ここで、図10の実施形態において信号ライン1004-1、1004-2、1004-3、1004-4をTSV1006-1、1006-2、、1006-6に対して接続するための特定の接続性要件を満たすことが望ましい特定の非限定的な動作シナリオを考える。接続性要件は、製造段階中に半導体ダイ検査を行った結果として決定されてもよい。接続性要件は設定コントローラ114に知られる。この非限定的な実施形態の目的のため、接続性要件は、信号ライン1004-1、1004-2、1004-3、1004-4がTSV1006-2、1006-3、1006-4、1006-5にそれぞれ接続されなければならないようになっている。図10は、送信ゲート1008-1が信号ライン1004-1をデマルチプレクサ1010-1の入力1018-1に電気的に接続させるように制御信号1032-1を用いてプログラムされる特定の動作シナリオを示している。同様に、送信ゲート1008-2は、信号ライン1004-2をデマルチプレクサ1010-2の入力1018-2に電気的に接続させるように制御信号1032-2を用いてプログラムされ、送信ゲート1008-3は、信号ライン1004-3をデマルチプレクサ1010-3の入力1018-3に電気的に接続させるように制御信号1032-3を用いてプログラムされ、送信ゲート1008-4は、信号ライン1004-4をデマルチプレクサ1010-4の入力1018-4に電気的に接続させるように制御信号1032-4を用いてプログラムされる。また、デマルチプレクサ1010-1は、その中央出力1021-Mにより電気的な接続を確立するようにこのデマルチプレクサに指示する制御信号1034-1を受け、それにより、送信ゲート1008-1の出力1014-1とTSV1006-2との間で電気的な接続が確立される。同様に、デマルチプレクサ1010-2は、その中央出力1022-Mにより電気的な接続を確立するようにこのデマルチプレクサに指示する制御信号1034-2を受け、それにより、送信ゲート1008-2の出力1014-2とTSV1006-3との間で電気的な接続が確立され、デマルチプレクサ1010-3は、その中央出力1023-Mにより電気的な接続を確立するようにこのデマルチプレクサに指示する制御信号1034-3を受け、それにより、送信ゲート1008-3の出力1014-3とTSV1006-4との間で電気的な接続が確立され、デマルチプレクサ1010-4は、その中央出力1024-Mにより電気的な接続を確立するようにこのデマルチプレクサに指示する制御信号1034-4を受け、それにより、送信ゲート1008-4の出力1014-4とTSV1006-5との間で電気的な接続が確立される。送信ゲート1008-1、1008-2、1008-3、1008-4は、初期設定で、すなわち、制御ポート1016-1、1016-2、1016-3、1016-4のうちの対応する1つに制御信号がない状態で、高インピーダンス状態のままでいるようになっていてもよいことは言うまでもない。あるいは、送信ゲート1008-1、1008-2、1008-3、1008-4は、初期設定で導電状態のままでいるようになっていてもよい。これが当てはまる場合には、設定コントローラ114は、特定の制御信号を送信ゲート1008-1、1008-2、1008-3、1008-4へ発してこれらの送信ゲートが所望の導電状態をとるようにする必要がない。また、初期設定状態すなわち、制御ポート1030-1、1030-2、1030-3、1030-4のうちの対応する1つに制御信号がない状態では、各デマルチプレクサ1010-1、1010-2、1010-3、1010-4は、そのそれぞれの入力をその中央出力に電気的に接続させてもよいことは言うまでもない。これが当てはまる場合には、設定コントローラ114は、特定の制御信号をデマルチプレクサ1010-1、1010-2、1010-3、1010-4へ発してこれらのデマルチプレクサが図10に示されるように動作するようにする必要がない。あるいは、初期設定状態では、各デマルチプレクサ1010-1、1010-2、1010-3、1010-4がそのそれぞれの入力をその左または右出力に電気的に接続させてもよい。送信ゲート1008-1、1008-2、1008-3、1008-4へ送られる制御信号1032-1、1032-2、1032-3、1032-4を使用して、設定できるようにすること、すなわち、信号ライン1004-1、1004-2、1004-3、1004-4のサブセットをTSV1006-1、1006-2、、1006-6の全てから電気的に絶縁することが可能である。この点を考慮して、特定の接続性要件を満たし、それにより、信号ライン1004-1、1004-3がTSV1006-2、1006-4のそれぞれに接続されるようになることが望ましい、特定の非限定的な動作シナリオを考える。具体的には、図11を参照すると、送信ゲート1008-1が信号ライン1004-1をデマルチプレクサ1010-1の入力1018-1に電気的に接続させるように制御信号1032-1を用いてプログラムされる。同様に、送信ゲート1008-3が信号ライン1004-3をデマルチプレクサ1010-3の1018-3入力に電気的に接続させるように制御信号1032-3を用いてプログラムされる。しかしながら、送信ゲート1008-2は、信号ライン1004-2をデマルチプレクサ1010-2の入力1018-2から電気的に絶縁させ、それにより、信号ライン1004-2がTSV1006-2、1006-3、1006-4を含む全てのTSVから電気的に絶縁されるように制御信号1032-2を用いてプログラムされる。同様に、送信ゲート1008-4は、信号ライン1004-4をデマルチプレクサ1010-4の入力1018-4から電気的に絶縁させ、それにより、信号ライン1004-4がTSV1006-4、1006-5、1006-6を含む全てのTSVから電気的に絶縁されるように制御信号1032-4を用いてプログラムされる。TSV1006-1、1006-3、1006-5、1006-6が全ての信号ライン1004-1、1004-2、1004-3、1004-4から電気的に絶縁され、それにより、TSV1006-1、1006-3、1006-5、1006-6を使用して積層体の異なる層の他の信号ライン間の選択的な相互接続を確立できるのが分かる。送信ゲート1008-1、1008-2、1008-3、1008-4へ送られる制御信号1032-1、1032-2、1032-3、1032-4を使用して設定を行うことができるが、デマルチプレクサ1010-1、1010-2、1010-3、1010-4へ送られる制御信号1034-1、1034-2、1034-3、1034-4を使用して、検査または同様の行動を行う結果として欠陥が検出されるときに修復できるようにすることが可能である。したがって、TSV1006-4に欠陥があるしかし一方で、他のTSVは損なわれないままであることを検出する際に決定される特定の接続性要件を満たすことが望ましい特定の非限定的な動作シナリオを考える。欠陥TSVをバイパスするために、新たな接続性要件は、信号ライン1004-1、1004-3がTSV1006-2、1006-5にそれぞれ接続されなければならないことを命じてもよい。これにより、図12に関しては、図11の場合と同じ制御信号が送信ゲート1008-1、1008-2、1008-3、1008-4へ送られる。この結果、送信ゲート1008-1、1008-3が導電状態をとり、送信ゲート1008-2、1008-4が高インピーダンス出力状態をとる。また、TSV1006-4の欠陥あるいは、同じように、異なる半導体ダイに位置されるがTSV1006-4に電気的に接続される他のTSVの欠陥は、検査または同様の行動の実行中に検出される。これは、信号ライン1004-1、1004-2、1004-3、1004-4のうちの特定の1つを接続すべき異なる組のTSVの利用を促す。特に、デマルチプレクサ1010-1は、その入力1018-1とその中央出力1021-Mとの間の電気的な接続を確立するようにこのデマルチプレクサに指示する制御信号1034-1を受け、それにより、送信ゲート1008-1導電状態にあるの出力1014-1とTSV1006-2との間で電気的な接続が確立される。デマルチプレクサ1010-2は、その入力1018-2とその中央出力1022-Mとの間の電気的な接続を確立するようにこのデマルチプレクサに指示する制御信号1034-2を受け、それにより、送信ゲート1008-2高インピーダンス出力状態にあるの出力1014-2とTSV1006-3との間で電気的な接続が確立される。デマルチプレクサ1010-3は、その入力1018-3とその右出力1023-Rとの間の電気的な接続を確立するようにこのデマルチプレクサに指示する制御信号1034-3を受け、それにより、送信ゲート1008-3導電状態にあるの出力1014-3とTSV1006-5との間で電気的な接続が確立される。最後に、デマルチプレクサ1010-4は制御信号1034-4を受ける。制御信号1034-4は、図11の場合と同様にデマルチプレクサ1010-4に対してその入力1018-4とその中央出力1024-Mとの間で電気的な接続を確立するように指示するべく設定され得る。しかしながら、これにより、デマルチプレクサ1010-4がデマルチプレクサ1010-3と電気的に接続され、これは、幾つかの状況では、更なる負荷問題または容量問題をもたらし得るため、望ましくない場合がある。したがって、制御信号1034-4は、デマルチプレクサ1010-4に対してその入力1018-4とその右出力1024-Rとの間で電気的な接続を確立するように指示し、それにより、送信ゲート1008-4高インピーダンス出力状態にあるの出力1014-4とTSV1006-6との間を電気的に接続させるように設定され得る。機能的な視点から、TSVグループ1002が4つの作用するTSVを依然としてサポートしており、欠陥TSV、すなわち、TSV1006-4がバイパスされたのが分かる。無論、TSVグループ1002と一直線に合わせられるが積層体中の他の半導体ダイに位置されるTSVグループをTSVの修復された設定の有利な使用が可能となるように再設定する必要もあり得ることは言うまでもない。言うまでもなく、4つの作用するTSVをサポートできるTSVグループ1002の能力に影響を与えることなく、TSVグループ1002内の2つの欠陥TSVを同様の方法でバイパスできる。変形例では、送信ゲートおよびデマルチプレクサの機能を、単一のデバイスへと、すなわち、高インピーダンス出力状態をとることができる高度デマルチプレクサへと組み合わせることができる。したがって、信号ライン1004-1、1004-2、1004-3、1004-4に接続されるTSVグループ1302を示す図13を参照する。TSVグループが選択的コネクタの関連する組と共に半導体ダイ上のTSVのグループを備えることが思い起こされる。ここに示される実施形態では、TSVグループ1302が前述した6つのTSV1006-1、1006-2、、1006-6を含み、選択的コネクタが4つの高度デマルチプレクサ1310-1、1310-2、1310-3、1310-4から構成される組として実装される。各高度デマルチプレクサ1310-1、1310-2、1310-3、1310-4は高インピーダンス出力状態をとることができる。なお、TSVグループ1302内のTSVの数は、TSVグループ1302に接続される信号ラインの数よりも多い。これにより、TSVグループ1302が冗長性を示すことができ、これは欠陥を修復する際に有益である。具体的には、非限定的な図示の実施形態では、4つの信号ライン1004-1、1004-2、1004-3、1004-4と、6つのTSV1006-1、1006-2、、1006-6が存在する。2つの追加のTSVは、TSV1006-1、1006-2、、1006-6のうちの最大で2つが欠陥を被る場合であっても、TSVグループ1302の適切な機能を全体として可能にする。しかしながら、TSVグループ1302に接続される信号ラインの数またはTSVグループ1302内の追加のTSVの数が特に限定されないことは言うまでもない。各高度デマルチプレクサ1310-1、1310-2、1310-3、1310-4は、信号ライン1004-1、1004-2、1004-3、1004-4のうちのそれぞれの1つに接続されるそれぞれの入力1318-1、1318-2、1318-3、1318-4を有する。各高度デマルチプレクサ1310-1、1310-2、1310-3、1310-4は、TSVの対応するサブセットと関連するそれぞれの複数の出力も有する。図示の実施形態では、各高度デマルチプレクサ1310-1、1310-2、1310-3、1310-4が3つの出力を有し、これらの出力は、便宜上、簡単のため、左出力-L、中央出力-M、および、右出力-Rと称され、各出力は、その高度デマルチプレクサと関連するTSVの対応する1つに接続される。しかしながら、一般に、高度デマルチプレクサのうちの任意の所定の1つの出力の数は、限定されず、2つ以上の任意の範囲をとることができることは言うまでもない。また、様々な高度デマルチプレクサが全て同じ数の出力を有する必要はない。具体的には、高度デマルチプレクサ1310-1は、TSV1006-1、1006-2、1006-3にそれぞれ接続される複数の出力1321-L、1321-M、1321-Rを含む。高度デマルチプレクサ1310-2は、TSV1006-2、1006-3、1006-4にそれぞれ接続される複数の出力1322-L、1322-M、1322-Rを含む。高度デマルチプレクサ1310-3は、TSV1006-3、1006-4、1006-5にそれぞれ接続される複数の出力1323-L、1323-M、1323-Rを含む。最後に、高度デマルチプレクサ1310-4は、TSV1006-4、1006-5、1006-6にそれぞれ接続される複数の出力1324-L、1324-M、1324-Rを含む。各高度デマルチプレクサ1310-1、1310-2、1310-3、1310-4はそれぞれの制御ポート1330-1、1330-2、1330-3、1330-4も有する。高度デマルチプレクサ1310-1、1310-2、1310-3、1310-4のうちの所定の1つの制御ポートは設定コントローラ114から制御信号を受け、それに基づいて、高度デマルチプレクサ1310-1、1310-2、1310-3、1310-4のうちの所定の1つは、iその入力をその出力の全てから電気的に絶縁させ、または、iiその入力とその出力のうちの1つのみ左、中央、または、右のいずれかとの間で電気的な接続を確立して他の出力を入力から電気的に絶縁したままにする。高度デマルチプレクサ1310-1、1310-2、1310-3、1310-4のうちの特定の1つの制御ポートで受けられる制御信号は4つの所定値のうちの1つ例えば、それは2ビット信号となり得るを有することができ、この場合、第1の値は特定の高度デマルチプレクサがその入力とその左出力との間で電気的な接続を確立すべきことを示し、第2の所定値は特定の高度デマルチプレクサがその入力とその中央出力との間で電気的な接続を確立すべきことを示し、第3の所定値は特定の高度デマルチプレクサがその入力とその右出力との間で電気的な接続を確立すべきことを示し、第4の所定値は特定の高度デマルチプレクサがその入力をその出力の全てから電気的に絶縁すべきことを示す。一般的に言えば、2n-1~2n-1個の出力を有する高度プレクサ1310-1、1310-2、1310-3、1310-4のうちの特定の1つにおいては、対応する制御ポートで受けられる制御信号がnビット信号となり得る。高度デマルチプレクサ1310-1、1310-2、1310-3、1310-4へ送られる制御信号1334-1、1334-2、13334-3、1334-4を使用して、設定できるようにすること、すなわち、信号ライン1004-1、1004-2、1004-3、1004-4のうちの1つ以上をTSV1006-1、1006-2、、1006-6の全てから電気的に絶縁することが可能である。この点を考慮して、図13の実施形態において信号ライン1004-1、1004-2、1004-3、1004-4をTSV1006-1、1006-2、、1006-6に対して接続するための特定の接続性要件を満たすことが望ましい、非限定的な動作シナリオを考える。接続性要件は、製造段階中に半導体ダイ検査を行った結果として決定されてもよい。接続性要件は設定コントローラ114に知られる。この非限定的な実施形態の目的のため、接続性要件は、信号ライン1004-1、1004-3がTSV1006-2、1006-4にそれぞれ接続されなければならないようになっている。したがって、図14を参照すると、高度デマルチプレクサ1310-1は、信号ライン1004-1をTSV1006-2に電気的に接続させるように制御信号1334-1を用いてプログラムされる。同様に、高度デマルチプレクサ1310-3は、信号ライン1004-3をTSV1006-4に電気的に接続させるように制御信号1334-3を用いてプログラムされる。しかしながら、高度デマルチプレクサ1310-2は、信号ライン1004-2をTSV1006-2、1006-3、1006-4を含む全てのTSVから電気的に絶縁させるように制御信号1334-2を用いてプログラムされる。同様に、高度デマルチプレクサ1310-4は、信号ライン1004-4をTSV1006-4、1006-5、1006-6を含む全てのTSVから電気的に絶縁させるように制御信号1334-4を用いてプログラムされる。TSV1006-1、1006-3、1006-5、1006-6が全ての信号ライン1004-1、1004-2、1004-3、1004-4から電気的に絶縁され、それにより、TSV1006-1、1006-3、1006-5、1006-6を使用して積層体の異なる層の他の信号ライン間の選択的な相互接続を確立できるのが分かる。設定可能にすることに加え、高度デマルチプレクサ1310-1、1310-2、1310-3、1310-4へ送られる制御信号1334-1、1334-2、1334-3、1334-4を使用して、検査または同様の行動を行う結果として欠陥が検出されるときに修復できるようにすることが可能である。したがって、TSV1006-4に欠陥がある他のTSVは損なわれないままであることを検出する際に決定される特定の接続性要件を満たすことが望ましい特定の非限定的な動作シナリオを考える。欠陥TSVをバイパスするために、新たな接続性要件は、信号ライン1004-1、1004-2がTSV1006-2、1006-5にそれぞれ接続されなければならないことを命じてもよい。したがって、図15を参照すると、TSV1006-4の欠陥あるいは、同じように、異なる半導体ダイに位置されるがTSV1006-4に電気的に接続される他のTSVの欠陥は、検査または同様の行動の実行中に検出される。これは、信号ライン1004-1、1004-2、1004-3、1004-4のうちの特定の1つを接続すべき異なる組のTSVの利用を促す。特に、高度デマルチプレクサ1310-1は、その入力1318-1とその中央出力1321-Mとの間の電気的な接続を確立するようにこの高度デマルチプレクサに指示する制御信号1334-1を受け、それにより、信号ライン1004-1とTSV1006-2との間で電気的な接続が確立される。高度デマルチプレクサ1310-2は、高インピーダンス出力状態のままでいるようにこの高度デマルチプレクサに指示する制御信号1334-2を受け、それにより、信号ライン1004-2は、TSV1006-2、1006-3、1006-4を含む全てのTSVから電気的に絶縁され続ける。高度デマルチプレクサ1310-3は、その入力1318-3とその右出力1323-Rとの間の電気的な接続を確立するようにこの高度デマルチプレクサに指示する制御信号1334-3を受け、それにより、信号ライン1004-3とTSV1006-5との間で電気的な接続が確立される。最後に、高度デマルチプレクサ1310-4は、高インピーダンス出力状態のままでいるようにこの高度デマルチプレクサに指示する制御信号1334-4を受け、それにより、信号ライン1004-4は、TSV1006-4、1006-5、1006-6を含む全てのTSVから電気的に絶縁され続ける。この実施形態では、高度デマルチプレクサ1310-4を高インピーダンス出力状態に置くことができるため、図12のデマルチプレクサ1010-4に伴って存在する負荷およびキャパシタンスの問題は、この実施形態ではそれら自体が現れない。機能的な視点から、TSVグループ1302が4つの作用するTSVを依然としてサポートしており、欠陥TSV、すなわち、TSV1006-4がバイパスされたのが分かる。無論、TSVグループ1302と一直線に合わせられるが積層体中の他の半導体ダイに位置されるTSVグループをTSVの修復された設定の有利な使用が可能となるように再設定する必要もあり得ることは言うまでもない。言うまでもなく、4つの作用するTSVをサポートできるTSVグループ1302の能力に影響を与えることなく、TSVグループ1302内の2つの欠陥TSVを同様の方法でバイパスできる。幾つかのケースでは、所定のTSVグループ内の欠陥TSVの数がそのグループ内の余分なTSVの数を超える場合があることは言うまでもない。結果として、所定のTSVグループ内の損なわれていないTSVの数が結局のところ信号ラインの数よりも少なくなる場合がある。他のケースでは、所定のTSVグループの選択的コネクタが機能しなくなる場合がある。これらの状況のいずれかが起こると、所定のTSVグループは重大な欠陥を有すると見なされ得る。そのような状況下では、例えば冗長なTSVグループを与えることによって修復可能性を得ることができる。具体的には、図16Aを参照すると、半導体デバイスは、第1の主TSVグループ1604、第2の主TSVグループ1606、および、冗長TSVグループ1608を含む。第1の主TSVグループ1604、第2の主TSVグループ1606、および、冗長TSVグループ1608はそれぞれ、例えばこの明細書中で先に説明したような、複数のTSVを有するTSVグループおよび選択的コネクタの関連する組であってもよいが、これは要件ではない。言い換えると、第1の主TSVグループ1604、第2の主TSVグループ1606、および、冗長TSVグループ1608は、設定可能でありおよび/または修復可能であってもよいが、そうである必要はない。半導体デバイス上の機能回路1610から生じる一組の第1の信号ライン1614は、第1の主TSVグループ1604へと延びるとともに、グループ切り換え回路1620Aへと分岐する。機能回路1610から生じる一組の第2の信号ライン1616は、第2の主TSVグループ1606へと延びるとともに、グループ切り換え回路1620Aへと分岐する。グループ切り換え回路1620Aは、冗長TSVグループ1608の選択的コネクタに対して更に接続される。グループ切り換え回路1620Aは、一揃いの高度マルチプレクサ1622-1、1622-2、1622-3、1622-4を含んでもよく、各高度マルチプレクサは、2つのそれぞれの入力AおよびBと、出力Pと、制御ポートCとを有する。高度マルチプレクサ1622-1、1622-2、1622-3、1622-4のうちの特定の1つを考慮すると、入力Aは第1の信号ライン1614のうちの1つを受け、一方、入力Bは第2の信号ライン1616のうちの1つを受ける。各マルチプレクサ1622-1、1622-2、1622-3、1622-4の出力Pは、冗長TSVグループ1608のそれぞれの選択的コネクタに接続される。各高度マルチプレクサ1622-1、1622-2、1622-3、1622-4の制御ポートCは、設定コントローラ114から制御信号1650を受ける。様々な高度マルチプレクサ1622-1、1622-2、1622-3、1622-4の制御ポートCは、それらの全てが同じ切り換え挙動を成すようにされるため、共に電気的に接続されてもよい。設定コントローラ114から受けられる制御信号1650により、高度マルチプレクサ1622-1、1622-2、1622-3、1622-4のそれぞれは、iそのそれぞれの入力のうちの一方AまたはBをそのそれぞれの出力Pに電気的に接続し、それにより、第1の信号ライン1614のうちのそれぞれの1つあるいは第2の信号ライン1616のうちのそれぞれの1つと冗長TSVグループ1608との間の電気的な接続をもたらし、または、ii高インピーダンス出力状態をとり、それにより、第1の信号ライン1614のうちのそれぞれの1つおよび第2の信号ライン1616のうちのそれぞれの1つの両方を冗長TSVグループ1608から電気的に絶縁させる。この目的のため、高度マルチプレクサ1622-1、1622-2、1622-3、1622-4のそれぞれの制御ポートCで受けられる制御信号1650は3つの所定値のうちの1つ例えば、それは2ビット信号となり得るを有することができ、この場合、第1の所定値は高度マルチプレクサがそれらのそれぞれの入力Aとそれらのそれぞれの出力との間で電気的な接続を確立すべきことを示し、第2の所定値は高度マルチプレクサがそれらのそれぞれの入力Bとそれらのそれぞれの出力との間で電気的な接続を確立すべきことを示し、第3の所定値は高度マルチプレクサが高インピーダンス状態をとるべきことを示している。一般的に言えば、高度マルチプレクサ1622-1、1622-2、1622-3、1622-4が2m-1~2m-1個の入力を有する場合、制御信号1650はmビット信号となり得る。制御信号1650がない場合には、高度マルチプレクサ1622-1、1622-、1622-3、1622-4が高インピーダンス出力状態をとるように初期設定で設定されてもよく、その結果、第1の信号ライン1614および第2の信号ライン1616が冗長TSVグループ1608から電気的に絶縁される。図16Bに示される他の実施形態の例では、半導体デバイスは、一揃いのマルチプレクサ1632-1、1632-2、1632-3、1632-4を含むグループ切り換え回路1620Bを含む。しかしながら、マルチプレクサ1632-1、1632-2、1632-3、1632-4は高インピーダンス出力状態をとることができない。したがって、マルチプレクサの出力Pと冗長TSVグループ1608との間に一揃いの送信ゲート1634-1、1634-2、1634-3、1634-4が設けられる。各送信ゲート1634-1、1634-2、1634-3、1634-4は制御ポートCを含んでもよい。様々な送信ゲート1634-1、1634-2、1634-3、1634-4の制御ポートCは、それらの全てが同じ切り換え挙動を成すようにされるため、共に電気的に接続されてもよい。設定コントローラ114は、第1の成分1652と第2の成分1654とを有する制御信号を与える。制御信号の第1の成分1652により、各マルチプレクサ1632-1、1632-2、1632-3、1632-4は、そのそれぞれの入力のうちの一方AまたはBを出力Pに電気的に接続し、それにより、第1の信号ライン1614のうちのそれぞれの1つあるいは第2の信号ライン1616のうちのそれぞれの1つと冗長TSVグループ1608との間の電気的な接続がもたらされる。制御信号の第1の成分1652がない場合、マルチプレクサ1632-1、1632-2、1632-3、1632-4は、第1の信号ライン1614-または第2の信号ライン1616を冗長TSVグループ1608に対して電気的に接続させるように初期設定で設定されてもよい。この目的のため、各マルチプレクサ1632-1、1632-2、1632-3、1632-4の制御ポートCで受けられる第1の成分1652は2つの所定値のうちの1つ例えば、それは1ビット信号となり得るを有することができ、この場合、第1の所定値はマルチプレクサがそれらのそれぞれの入力Aとそれらのそれぞれの出力との間で電気的な接続を確立すべきことを示し、第2の所定値はマルチプレクサがそれらのそれぞれの入力Bとそれらのそれぞれの出力との間で電気的な接続を確立すべきことを示している。一般的に言えば、マルチプレクサ1632-1、1632-2、1632-3、1632-4が2m-11~2m個の入力を有する場合、第1の成分1652はmビット信号となり得る。制御信号の第2の成分1654は、マルチプレクサ1632-1、1632-2、1632-3、1632-4の出力Pを冗長TSVグループ1608に対して電気的に接続させるあるいは冗長TSVグループ1608から電気的に絶縁させるために送信ゲート1634-1、1634-2、1634-3、1634-4へ与えられる。制御信号の第2の成分1654がない場合、送信ゲート1634-1、1634-2、1634-3、1634-4は、導電状態または高インピーダンス出力状態のいずれかをとるように初期設定で設定されてもよい。この目的のため、各送信ゲート1634-1、1634-2、1634-3、1634-4の制御ポートCで受けられる第2の成分1654は2つの所定値のうちの1つ例えば、それは1ビット信号となり得るを有することができ、この場合、第1の所定値は送信ゲートが導電状態をとるべきことを示し、第2の所定値は特定の送信ゲートが高インピーダンス状態をとるべきことを示している。非限定的な実施形態の例において、制御信号の第2の成分1654は、例えば、ヒューズ電子ヒューズを含むまたは他のプログラム可能な要素によってプログラムすることができるが、他の可能性が存在し、そのような可能性も本発明の範囲内に入る。2つの主TSVグループ1604、1606だけが示されているが、冗長TSVグループ1608によって処理されるTSVグループの数が特に限定されないことは言うまでもない。実際に、十分に冗長なシステムにおいて、冗長TSVグループ1608は、ここで説明されるように、単一の主TSVグループに対して冗長性を与えることができる。具体的には、図16Cを参照すると、半導体デバイスは、単一の主TSVグループ1604と、冗長TSVグループ1608と、グループ切り換え回路1620Cとを含む。主TSVグループ1604および冗長TSVグループ1608はそれぞれ、例えばこの明細書中で先に説明したような、複数のTSVを有するTSVグループおよび選択的コネクタの関連する組であってもよいが、これは要件ではない。言い換えると、主TSVグループ1604および冗長TSVグループ1608は、設定可能でありおよび/または修復可能であってもよいが、そうである必要はない。半導体デバイス上の機能回路1610から生じる第1の信号ライン1614は、第1の主TSVグループ1604へと延びるとともに、冗長TSVグループ1608に接続されるグループ切り換え回路1620Cへと分岐する。グループ切り換え回路1620Cは、一揃いの送信ゲート1644-1、1644-2、1644-3、1644-4を含んでもよく、各送信ゲートは、入力Aと、出力Pと、制御ポートCとを有する。入力Aは、信号ライン1614のうちのそれぞれの1つに接続され、一方、出力Pは、冗長TSVグループ1608のそれぞれの選択的コネクタに接続される。各送信ゲート1644-1、1644-2、1644-3、1644-4の制御ポートCは、設定コントローラ114から制御信号1656を受ける。様々な送信ゲート1644-1、1644-2、1644-3、1644-4の制御ポートCは、それらの全てが同じ切り換え挙動を成すようにされるため、共に電気的に接続されてもよい。設定コントローラ114から受けられる制御信号1656により、送信ゲート1644-1、1644-2、1644-3、1644-4のそれぞれは、iそのそれぞれの入力Aをそのそれぞれの出力Pに電気的に接続し、それにより、第1の信号ライン1614のうちのそれぞれの1つと冗長TSVグループ1608との間の電気的な接続をもたらし、または、ii高インピーダンス出力状態をとり、それにより、第1の信号ライン1614のうちのそれぞれの1つを冗長TSVグループ1608から電気的に絶縁させる。この目的のため、各送信ゲート1644-1、1644-2、1644-3、1644-4の制御ポートCで受けられる制御信号は2つの所定値のうちの1つ例えば、それは1ビット信号となり得るを有することができ、この場合、第1の所定値は送信ゲートが導電状態をとるべきことを示し、第2の所定値は特定の送信ゲートが高インピーダンス状態をとるべきことを示している。制御信号1656がない場合、送信ゲート1644-1、1644-2、1644-3、1644-4は、導電状態または高インピーダンス出力状態のいずれかをとるように初期設定で設定されてもよい。図17は、2つの主TSVグループ1704、1804に対して冗長性を与える設定可能でかつ修復可能な冗長TSVグループ1904を有する半導体デバイスを示す概念図であり、2つの主TSVグループ1704、1804も同様に設定可能でかつ修復可能である。したがって、説明されるべきアーキテクチャは、図16Aのアーキテクチャ、すなわち、1つの冗長TSVグループが2つの主TSVグループに対して冗長性を与えるアーキテクチャに基づいている。しかしながら、この選択が単に便宜上、簡単のために成されたことは言うまでもない。確かに、冗長TSVグループ1904は、わずか1つの主TSVグループに対してあるいは更に多くの任意の数の主TSVグループに対して冗長性を与えてもよい。また、冗長TSVグループ1904自体が修復可能である必要はない。また、冗長TSVグループ1904が冗長性を与える複数の主TSVグループまたは1つのグループは、それら自体が修復可能である必要はない。ここに示される実施形態において、第1の主TSVグループ1704は、6つのTSV1706-1、1706-2、、1706-6と、高度デマルチプレクサ1710-1、1710-2、1710-3、1710-4として実装される4つの選択的コネクタから構成される組とを含む。各高度デマルチプレクサ1710-1、1710-2、1710-3、1710-4は高インピーダンス出力状態をとることができる。しかしながら、他の実施が存在し、そのような実施も本発明の範囲内に入る。なお、第1の主TSVグループ1704内のTSVの数は、第1の主TSVグループ1704に接続される信号ラインの数よりも多い。これにより、第1の主TSVグループ1704が冗長性を示すことができ、これは欠陥を修復する際に有益である。具体的には、非限定的な図示の実施形態では、4つの第1の信号ライン1712-1、1712-2、1712-3、1712-4と、6つのTSV1706-1、1706-2、、1706-6が存在する。2つの追加のTSVは、TSV1706-1、1706-2、、1706-6のうちの最大で2つが欠陥を被る場合であっても、第1の主TSVグループ1704の適切な機能を全体として可能にする。しかしながら、第1の主TSVグループ1704に接続される信号ラインの数または第1の主TSVグループ1704内の追加のTSVの数が特に限定されないことは言うまでもない。各高度デマルチプレクサ1710-1、1710-2、1710-3、1710-4は、信号ライン1712-1、1712-2、1712-3、1712-4のうちのそれぞれの1つに接続されるそれぞれの入力を有する。各高度デマルチプレクサ1710-1、1710-2、1710-3、1710-4は、TSVの対応するサブセットと関連するそれぞれの複数の出力も有する。図示の実施形態では、各高度デマルチプレクサ1710-1、1710-2、1710-3、1710-4が3つの出力を有し、これらの出力は、便宜上、簡単のため、左出力、中央出力、および、右出力と称され、各出力は、その高度デマルチプレクサと関連するTSVの対応する1つに接続される。しかしながら、一般に、高度デマルチプレクサのうちの任意の所定の1つの出力の数は、限定されず、2つ以上の任意の範囲をとることができることは言うまでもない。また、様々な高度デマルチプレクサが全て同じ数の出力を有する必要はない。具体的には、高度デマルチプレクサ1710-1は、TSV1706-1、1706-2、1706-3にそれぞれ接続される複数の出力を含む。高度デマルチプレクサ1710-2は、TSV1706-2、1706-3、1706-4にそれぞれ接続される複数の出力を含む。高度デマルチプレクサ1710-3は、TSV1706-3、1706-4、1706-5にそれぞれ接続される複数の出力を含む。最後に、高度デマルチプレクサ1710-4は、TSV1706-4、1706-5、1706-6にそれぞれ接続される複数の出力を含む。各高度デマルチプレクサ1710-1、1710-2、1710-3、1710-4はそれぞれの制御ポートも有する。高度デマルチプレクサ1710-1、1710-2、1710-3、1710-4のうちの所定の1つの制御ポートは設定コントローラ114から制御信号を受け、それに基づいて、高度デマルチプレクサ1710-1、1710-2、1710-3、1710-4のうちの所定の1つは、iその入力をその出力の全てから電気的に絶縁させ、または、iiその入力とその出力のうちの1つのみ左、中央、または、右のいずれかとの間で電気的な接続を確立して他の出力を入力から電気的に絶縁したままにする。高度デマルチプレクサ1710-1、1710-2、1710-3、1710-4のうちの特定の1つの制御ポートで受けられる制御信号は4つの所定値のうちの1つ例えば、それは2ビット信号となり得るを有することができ、この場合、第1の所定値は特定の高度デマルチプレクサがその入力とその左出力との間で電気的な接続を確立すべきことを示し、第2の所定値は特定の高度デマルチプレクサがその入力とその中央出力との間で電気的な接続を確立すべきことを示し、第3の所定値は特定の高度デマルチプレクサがその入力とその右出力との間で電気的な接続を確立すべきことを示し、第4の所定値は特定の高度デマルチプレクサがその入力をその出力の全てから電気的に絶縁すべきことを示す。一般的に言えば、2n-1~2n-1個の出力を有するプレクサ1710-1、1710-2、1710-3、1710-4のうちの特定の1つにおいては、対応する制御ポートで受けられる制御信号がnビット信号となり得る。同様に、第2の主TSVグループ1804は、6つのTSV1806-1、1806-2、、1806-6と、高度デマルチプレクサ1810-1、1810-2、1810-3、1810-4として実装される4つの選択的コネクタから構成される組とを含む。各高度デマルチプレクサ1810-1、1810-2、1810-3、1810-4は高インピーダンス出力状態をとることができる。しかしながら、他の実施が存在し、そのような実施も本発明の範囲内に入る。なお、第2の主TSVグループ1804内のTSVの数は、第2の主TSVグループ1804に接続される信号ラインの数よりも多い。これにより、第2の主TSVグループ1804が冗長性を示すことができ、これは欠陥を修復する際に有益である。具体的には、非限定的な図示の実施形態では、4つの第1の信号ライン1812-1、1812-2、1812-3、1812-4と、6つのTSV1806-1、1806-2、、1806-6が存在する。2つの追加のTSVは、TSV1806-1、1806-2、、1806-6のうちの最大で2つが欠陥を被る場合であっても、第2の主TSVグループ1804の適切な機能を全体として可能にする。しかしながら、第2の主TSVグループ1804に接続される信号ラインの数または第2の主TSVグループ1804内の追加のTSVの数が特に限定されないことは言うまでもない。各高度デマルチプレクサ1810-1、1810-2、1810-3、1810-4は、信号ライン1812-1、1812-2、1812-3、1812-4のうちのそれぞれの1つに接続されるそれぞれの入力を有する。各高度デマルチプレクサ1810-1、1810-2、1810-3、1810-4は、TSVの対応するサブセットと関連するそれぞれの複数の出力も有する。図示の実施形態では、各高度デマルチプレクサ1810-1、1810-2、1810-3、1810-4が3つの出力を有し、これらの出力は、便宜上、簡単のため、左出力、中央出力、および、右出力と称され、各出力は、その高度デマルチプレクサと関連するTSVの対応する1つに接続される。しかしながら、一般に、高度デマルチプレクサのうちの任意の所定の1つの出力の数は、限定されず、2つ以上の任意の範囲をとることができることは言うまでもない。また、様々な高度デマルチプレクサが全て同じ数の出力を有する必要はない。具体的には、高度デマルチプレクサ1810-1は、TSV1806-1、1806-2、1806-3にそれぞれ接続される複数の出力を含む。高度デマルチプレクサ1810-2は、TSV1806-2、1806-3、1806-4にそれぞれ接続される複数の出力を含む。高度デマルチプレクサ1810-3は、TSV1806-3、1806-4、1806-5にそれぞれ接続される複数の出力を含む。最後に、高度デマルチプレクサ1810-4は、TSV1806-4、1806-5、1806-6にそれぞれ接続される複数の出力を含む。各高度デマルチプレクサ1810-1、1810-2、1810-3、1810-4はそれぞれの制御ポートも有する。高度デマルチプレクサ1810-1、1810-2、1810-3、1810-4のうちの所定の1つの制御ポートは設定コントローラ114から制御信号を受け、それに基づいて、高度デマルチプレクサ1810-1、1810-2、1810-3、1810-4のうちの所定の1つは、iその入力をその出力の全てから電気的に絶縁させ、または、iiその入力とその出力のうちの1つのみ左、中央、または、右のいずれかとの間で電気的な接続を確立して他の出力を入力から電気的に絶縁したままにする。高度デマルチプレクサ1810-1、1810-2、1810-3、1810-4のうちの特定の1つの制御ポートで受けられる制御信号は4つの所定値のうちの1つ例えば、それは2ビット信号となり得るを有することができ、この場合、第1の所定値は特定の高度デマルチプレクサがその入力とその左出力との間で電気的な接続を確立すべきことを示し、第2の所定値は特定の高度デマルチプレクサがその入力とその中央出力との間で電気的な接続を確立すべきことを示し、第3の所定値は特定の高度デマルチプレクサがその入力とその右出力との間で電気的な接続を確立すべきことを示し、第4の所定値は特定の高度デマルチプレクサがその入力をその出力の全てから電気的に絶縁すべきことを示す。一般的に言えば、2n~2n-1個の出力を有する高度デマルチプレクサ1810-1、1810-2、1810-3、1810-4のうちの特定の1つにおいては、対応する制御ポートで受けられる制御信号がnビット信号となり得る。また、冗長TSVグループ1904は、6つのTSV1906-1、1906-2、、1906-6と、高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4として実装される4つの選択的コネクタから構成される組とを含む。各高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4は高インピーダンス出力状態をとることができる。しかしながら、他の実施が存在し、そのような実施も本発明の範囲内に入る。なお、冗長TSVグループ1904内のTSVの数は、冗長TSVグループ1904に接続される信号ラインの数よりも多い。これにより、冗長TSVグループ1904が冗長性を示すことができ、これは欠陥を修復する際に有益である。具体的には、非限定的な図示の実施形態では、4つの信号ライン1912-1、1912-2、1912-3、1912-4と、6つのTSV1906-1、1906-2、、1906-6が存在する。2つの追加のTSVは、TSV1906-1、1906-2、、1906-6のうちの最大で2つが欠陥を被る場合であっても、冗長TSVグループ1904の適切な機能を全体として可能にする。しかしながら、冗長TSVグループ1904に接続される信号ラインの数または冗長TSVグループ1904内の追加のTSVの数が特に限定されないことは言うまでもない。各高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4は、信号ライン1912-1、1912-2、1912-3、1912-4のうちのそれぞれの1つに接続されるそれぞれの入力を有する。各高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4は、TSVの対応するサブセットと関連するそれぞれの複数の出力も有する。図示の実施形態では、各高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4が3つの出力を有し、これらの出力は、便宜上、簡単のため、左出力、中央出力、および、右出力と称され、各出力は、その高度デマルチプレクサと関連するTSVの対応する1つに接続される。しかしながら、一般に、高度デマルチプレクサのうちの任意の所定の1つの出力の数は、限定されず、2つ以上の任意の範囲をとることができることは言うまでもない。また、様々な高度デマルチプレクサが全て同じ数の出力を有する必要はない。具体的には、高度デマルチプレクサ1910-1は、TSV1906-1、1906-2、1906-3にそれぞれ接続される複数の出力を含む。高度デマルチプレクサ1910-2は、TSV1906-2、1906-3、1906-4にそれぞれ接続される複数の出力を含む。高度デマルチプレクサ1910-3は、TSV1906-3、1906-4、1906-5にそれぞれ接続される複数の出力を含む。最後に、高度デマルチプレクサ1910-4は、TSV1906-4、1906-5、1906-6にそれぞれ接続される複数の出力を含む。各高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4はそれぞれの制御ポートも有する。高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4のうちの所定の1つの制御ポートは設定コントローラ114から制御信号を受け、それに基づいて、高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4のうちの所定の1つは、iその入力をその出力の全てから電気的に絶縁させ、または、iiその入力とその出力のうちの1つのみ左、中央、または、右のいずれかとの間で電気的な接続を確立して他の出力を入力から電気的に絶縁したままにする。高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4のうちの特定の1つの制御ポートで受けられる制御信号は4つの所定値のうちの1つ例えば、それは2ビット信号となり得るを有することができ、この場合、第1の所定値は特定の高度デマルチプレクサがその入力とその左出力との間で電気的な接続を確立すべきことを示し、第2の所定値は特定の高度デマルチプレクサがその入力とその中央出力との間で電気的な接続を確立すべきことを示し、第3の所定値は特定の高度デマルチプレクサがその入力とその右出力との間で電気的な接続を確立すべきことを示し、第4の所定値は特定の高度デマルチプレクサがその入力をその出力の全てから電気的に絶縁すべきことを示す。一般的に言えば、2n-1~2n-1個の出力を有するプレクサ1910-1、1910-2、1910-3、1910-4のうちの特定の1つにおいては、対応する制御ポートで受けられる制御信号がnビット信号となり得る。半導体デバイス上の機能回路1750から生じる一組の第1の信号ライン1712-1、1712-2、1712-3、1712-4は、第1の主TSVグループ1704へと延びるとともに、グループ切り換え回路1952へも分岐する。機能回路1750から生じる一組の第2の信号ライン1812-1、1812-2、1812-3、1812-4は、第2の主TSVグループ1804へと延びるとともに、グループ切り換え回路1952へも分岐する。グループ切り換え回路1952は、信号ライン1912-1、1912-2、1912-3、1912-4を介して冗長TSVグループ1904の選択的コネクタすなわち、高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4に更に接続される。グループ切り換え回路1952は、一揃いの高度マルチプレクサ1962-1、1962-2、1962-3、1962-4を含んでもよく、各高度マルチプレクサは、2つのそれぞれの入力と、出力と、制御ポートとを有する。高度マルチプレクサ1962-1、1962-2、1962-3、1962-4のうちの特定の1つを考慮すると、その入力のうちの一方は第1の信号ライン1712-1、1712-2、1712-3、1712-4のうちの1つを受け、一方、その入力のうちの他方は第2の信号ライン1812-1、1812-2、1812-3、1812-4のうちの1つを受ける。各マルチプレクサ1962-1、1962-2、1962-3、1962-4の出力は、冗長TSVグループ1904のそれぞれの選択的コネクタに接続される。各高度マルチプレクサ1962-1、1962-2、1962-3、1962-4の制御ポートは、設定コントローラ114から制御信号を受ける。様々な高度マルチプレクサ1962-1、1962-2、1962-3、1962-4の制御ポートは、それらの全てが同じ切り換え挙動を成すようにされるため、共に電気的に接続されてもよい。設定コントローラ114から受けられる制御信号により、高度マルチプレクサ1962-1、1962-2、1962-3、1962-4のそれぞれは、iiiそのそれぞれの入力のうちの一方をそのそれぞれの出力に電気的に接続し、それにより、第1の信号ライン1712-1、1712-2、1712-3、1712-4のうちのそれぞれの1つあるいは第2の信号ライン1812-1、1812-2、1812-3、1812-4のうちのそれぞれの1つと冗長TSVグループ1904の高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4のうちのそれぞれの1つの入力との間の電気的な接続をもたらし、または、iv高インピーダンス出力状態をとり、それにより、第1の信号ライン1712-1、1712-2、1712-3、1712-4のうちのそれぞれの1つおよび第2の信号ライン1812-1、1812-2、1812-3、1812-4のうちのそれぞれの1つの両方を冗長TSVグループ1904の高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4から電気的に絶縁させる。この目的のため、高度マルチプレクサ1962-1、1962-2、1962-3、1962-4のそれぞれの制御ポートで受けられる制御信号は3つの所定値のうちの1つ例えば、それは2ビット信号となり得るを有することができ、この場合、第1の値は高度マルチプレクサが第1の信号ライン1712-1、1712-2、1712-3、1712-4のうちのそれぞれの1つとそれらのそれぞれの出力との間で電気的な接続を確立すべきことを示し、第2の値は高度マルチプレクサが第1の信号ライン1812-1、1812-2、1812-3、1812-4のうちのそれぞれの1つとそれらのそれぞれの出力との間で電気的な接続を確立すべきことを示し、第3の値は高度マルチプレクサが高インピーダンス状態をとるべきことを示している。一般的に言えば、高度マルチプレクサ1962-1、1962-2、1962-3、1962-4が2m-1~2m-1個の入力を有する場合、制御信号はmビット信号となり得る。この点を考慮して、図17の実施形態において第1の信号ライン1712-1、1712-2、1712-3、1712-4を第1のTSVグループ1704内のTSVに対して接続するとともに第2の信号ライン1812-1、1812-2、1812-3、1812-4を第2のTSVグループ1804内のTSVに対して接続するための特定の接続性要件を満たすことが望ましい、特定の非限定的な動作シナリオを考える。接続性要件は、製造段階中に半導体ダイ検査を行った結果として決定されてもよい。接続性要件は設定コントローラ114に知られる。この非限定的な実施形態の目的のため、接続性要件は、第1の信号ライン1712-1、1712-2、1712-3、1712-4がTSV1706-2、1706-3、1706-4、1706-5にそれぞれ接続されなければならずかつ第2の信号ライン1812-1、1812-2、1812-3、1812-4がTSV1806-2、1806-3、1806-4、1806-5にそれぞれ接続されなければならないようになっている。したがって、設定コントローラ114は、各高度デマルチプレクサ1710-1、1710-2、1710-3、1710-4、1810-1、1810-2、1810-3、1810-4にそのそれぞれの入力をそのそれぞれの中央出力に電気的に接続させる制御信号を発する。また、設定コントローラ114は、冗長TSVグループ1904の各高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4にそのそれぞれの入力をそのそれぞれの出力の全てから電気的に絶縁させる制御信号も発する。また、設定コントローラ114は、グループ切り換え回路1952の各高度マルチプレクサ1962-1、1962-2、1962-3、1962-4にそのそれぞれの入力をそのそれぞれの出力から電気的に絶縁させる制御信号も発する。結果として、第1の信号ライン1712-1、1712-2、1712-3、1712-4および第2の信号ライン1812-1、1812-2、1812-3、1812-4は、冗長TSVグループ1904の高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4から電気的に絶縁される。ここで、異なる接続性要件を満たし、それにより、冗長TSVグループ1904の機能を使用して第1の主TSVグループ1704の機能と置き換える、特定の非限定的な動作シナリオを考える。例えば、製造プロセス中に行われる試験は、第1の主TSVグループ1704内の3つの欠陥TSVを特定してもよい。例えば、図18を考慮すると、欠陥TSVはTSV1706-2、1706-3、1706-5である。ここで、第1の主TSVグループ1704が2つの冗長TSVしか有していないことを思い起こすと、このことは、2つあるいはそれよりも少ない欠陥TSVが存在する程度までしか第1の主TSVグループ1704を修復できないことを意味する。このケースでは、3つの欠陥TSVが存在するため、第1の主TSVグループ1704を修復できず、試験結果は、第1の主TSVグループ1704が重大な欠陥を有していることを示す。この場合、第1の組の信号ライン1712-1、1712-2、1712-3、1712-4の全てを冗長TSVグループ1904に対して電気的に接続するようにグループ切り換え回路1952を設定する必要がある。これは、高度マルチプレクサ1962-1、1962-2、1962-3、1962-4のそれぞれの制御ポートへ送られる制御信号の制御によって達成される。冗長TSVグループ1904内に欠陥TSVが存在しないと今のところ仮定すると、冗長TSVグループ1904の高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4に対してそれらのそれぞれの入力を図18に示されるようにそれらのそれぞれの中央出力に接続するように指示することができる。無論、冗長TSVグループ1904の高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4に対してそれらのそれぞれの入力をそれらのそれぞれの右出力またはそれらのそれぞれの左出力に接続するように同様に指示できることは言うまでもない。言うまでもなく、欠陥TSV1706-2、1706-3、1706-5のうちの任意の2つの間の短絡が第1の信号ライン1712-1、1712-2、1712-3、1712-4のうちの2つ以上の間で短絡を引き起こす場合がある。そのような望ましくない結果は、グループ切り換え回路1952の制御の域を越えている。しかしながら、そのような望ましくない結果は、第1の信号ライン1712-1、1712-2、1712-3、1712-4をTSV1706-1、1706-2、、1706-6から絶縁することにより解消できる。したがって、第1の信号ライン1712-1、1712-2、1712-3、1712-4は、適切な制御信号を第1の主TSVグループ1704の高度デマルチプレクサ1710-1、1710-2、1710-3、1710-4へ送ることにより、第1の主TSVグループ1704のTSV1706-1、1706-2、、1706-6から電気的に絶縁されてもよい。結果として、各高度デマルチプレクサ1710-1、1710-2、1710-3、1710-4は、それらのそれぞれの入力をそれらの3つのそれぞれの出力から電気的に絶縁させるように制御できる。その間、第1の信号ライン1712-1、1712-2、1712-3、1712-4は、グループ切り換え回路1952を介して冗長TSVグループ1904に接続されたままである。ここで、更に他の接続性要件を満たし、それにより、冗長TSVグループ1904の機能を使用して第2の主TSVグループ1804の機能と置き換える、特定の動作シナリオを考える。例えば、製造プロセス中に行われる試験は、第2の主TSVグループ1804内の3つの欠陥TSVを特定してもよい。例えば、図19を考慮すると、欠陥TSVはTSV1806-2、1806-3、1806-4である。ここで、第2の主TSVグループ1804が2つの冗長TSVしか有していないことを思い起こすと、このことは、2つあるいはそれよりも少ない欠陥TSVが存在する程度までしか第2の主TSVグループ1804を修復できないことを意味する。このケースでは、3つの欠陥TSVが存在するため、第2の主TSVグループ1804を修復できず、試験結果は、第2の主TSVグループ1804が重大な欠陥を有していることを示す。この場合、第2の組の信号ライン1812-1、1812-2、1812-3、1812-4の全てを冗長TSVグループ1904に対して電気的に接続するようにグループ切り換え回路1952を設定する必要がある。これは、高度マルチプレクサ1962-1、1962-2、1962-3、1962-4のそれぞれの制御ポートへ送られる制御信号の制御によって達成される。冗長TSVグループ1904内に欠陥TSVが存在しないと今のところ仮定すると、冗長TSVグループ1904の高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4に対してそれらのそれぞれの入力を図19に示されるようにそれらのそれぞれの中央出力に接続するように指示することができる。無論、冗長TSVグループ1904の高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4に対してそれらのそれぞれの入力をそれらのそれぞれの右出力またはそれらのそれぞれの左出力に接続するように同様に指示できることは言うまでもない。言うまでもなく、欠陥TSV1806-2、1806-3、1806-4のうちの任意の2つの間の短絡が第2の信号ライン1812-1、1812-2、1812-3、1812-4のうちの2つ以上の間で短絡を引き起こす場合がある。そのような望ましくない結果は、グループ切り換え回路1952の制御の域を越えている。しかしながら、そのような望ましくない結果は、第2の信号ライン1812-1、1812-2、1812-3、1812-4をTSV1806-1、1806-2、、1806-6から絶縁することにより解消できる。したがって、第2の信号ライン1812-1、1812-2、1812-3、1812-4は、適切な制御信号を第2の主TSVグループ1804の高度デマルチプレクサ1810-1、1810-2、1810-3、1810-4へ送ることにより、第2の主TSVグループ1804のTSV1806-1、1806-2、、1806-6から電気的に絶縁されてもよい。結果として、各高度デマルチプレクサ1810-1、1810-2、1810-3、1810-4は、それらのそれぞれの入力をそれらの3つのそれぞれの出力から電気的に絶縁させるように制御できる。その間、第2の信号ライン1812-1、1812-2、1812-3、1812-4は、グループ切り換え回路1952を介して冗長TSVグループ1904に接続されたままである。ここで、更なる他の特定の接続性要件を満たすための他の特定の動作シナリオを示す図20を参照する。図20は、冗長TSVグループ1904の機能を使用して第1の主TSVグループ1704の機能を置き換えるケースの図18の半導体デバイスをそれが示すという点において図18に類似する。しかしながら、この例の目的のため、冗長TSVグループ1904には、欠陥TSV、すなわち、TSV1906-3が1つ存在すると仮定される。これは、冗長TSVグループ1904の特定の高度デマルチプレクサがそれらのそれぞれの入力を接続させることができる出力の範囲を制約する。特に、高度デマルチプレクサ1910-1は、その入力とその左出力との間で電気的な接続を確立するようにこの高度デマルチプレクサに指示する制御信号を受け、それにより、信号ライン1712-1とTSV1906-1との間で電気的な接続が確立される。高度デマルチプレクサ1910-2は、その入力とその左出力との間で電気的な接続を確立するようにこの高度デマルチプレクサに指示する制御信号を受け、それにより、信号ライン1712-2とTSV1906-2との間で電気的な接続が確立される。高度デマルチプレクサ1910-3は、その入力とその中央出力との間で電気的な接続を確立するようにこの高度デマルチプレクサに指示する制御信号を受け、それにより、信号ライン1712-3とTSV1906-4との間で電気的な接続が確立される。最後に、高度デマルチプレクサ1910-4は、その入力とその中央出力との間で電気的な接続を確立するようにこの高度デマルチプレクサに指示する制御信号を受け、それにより、信号ライン1712-4とTSV1906-5との間で電気的な接続が確立される。機能的な視点から、冗長TSVグループ1904が4つの作用するTSVを依然としてサポートしており、欠陥TSV、すなわち、TSV1906-3がバイパスされたのが分かる。無論、冗長TSVグループ1904と一直線に合わせられるが積層体中の他の半導体ダイに位置されるTSVグループをTSVの修復された設定の有利な使用が可能となるように再設定する必要もあり得ることは言うまでもない。ここで、更なる他の特定の接続性要件を満たすための他の特定の動作シナリオを示す図21を参照する。図21は図20に類似する。しかしながら、この例の目的のため、冗長TSVグループ1904には、2つの欠陥TSV、すなわち、TSV1906-3、1906-5が存在すると仮定される。これは、冗長TSVグループ1904の特定の高度デマルチプレクサがそれらのそれぞれの入力を接続させることができる出力の範囲を更に制約する。特に、高度デマルチプレクサ1910-1は、その入力とその左出力との間で電気的な接続を確立するようにこの高度デマルチプレクサに指示する制御信号を受け、それにより、信号ライン1712-1とTSV1906-1との間で電気的な接続が確立される。高度デマルチプレクサ1910-2は、その入力とその左出力との間で電気的な接続を確立するようにこの高度デマルチプレクサに指示する制御信号を受け、それにより、信号ライン1712-2とTSV1906-2との間で電気的な接続が確立される。高度デマルチプレクサ1910-3は、その入力とその中央出力との間で電気的な接続を確立するようにこの高度デマルチプレクサに指示する制御信号を受け、それにより、信号ライン1712-3とTSV1906-4との間で電気的な接続が確立される。最後に、高度デマルチプレクサ1910-4は、その入力とその右出力との間で電気的な接続を確立するようにこの高度デマルチプレクサに指示する制御信号を受け、それにより、信号ライン1712-4とTSV1906-6との間で電気的な接続が確立される。機能的な視点から、冗長TSVグループ1904が4つの作用するTSVを依然としてサポートしており、欠陥TSV、すなわち、TSV1906-3およびTSV1906-5がバイパスされたのが分かる。無論、冗長TSVグループ1904と一直線に合わせられるが積層体中の他の半導体ダイに位置されるTSVグループをTSVの修復された設定の有利な使用が可能となるように再設定する必要もあり得ることは言うまでもない。ここで、図22を参照すると、一組の主TSVグループ2202、2203と一組の冗長TSVグループ2204とを有する半導体ダイ2200が概念的に示されている。既に説明したように、各TSVグループ2202、2203、2204は、複数のTSVと、関連する選択的コネクタの組とを含む。TSVグループ2202、2203、2204は、3つの横列と4つの縦列とを伴う配列を成して配置されるように示されている。主TSVグループ2202、2203は上下の横列をそれぞれ占めており、冗長TSVグループ2204は中央の横列を占めている。配列内の横列および縦列の数が特に限定されないすなわち、TSVグループ2202、2203、2204を、任意の2つの値のM、Nに関して、N個の横列およびM個の縦列の状態へと配置することができることは言うまでもない。また、横列が主TSVグループによって占められるかあるいは冗長TSVグループによって占められるかどうかも特に限定されない。また、図示の配置は単なる便宜のために与えられており、実際の実施では、TSVグループ2202、2203、2204について配列以外の様々な物理的配置が可能である。また、図22に示されないが、グループ切り換え回路は、冗長性を得るように半導体ダイに配置される。グループ切り換え回路は、図23-25を参照して以下で説明するように、実施形態ごとに異なり得る冗長性付与レベルにしたがって構成される。最初に図23を参照すると、グループ切り換え回路は縦列を単位として機能し、したがって、M個の独立したグループ切り換え回路がもたらされる。ここで、Mは配列中の縦列の数である。このケースでは、一例としてM=4であり、4つの独立のグループ切り換え回路2210-1、2210-2、2210-3、2210-4が存在する。各グループ切り換え回路2210-1、2210-2、2210-3、2210-4は、冗長TSVグループ2204-1、2204-2、2204-3、2204-4のうちの対応する1つ、上側の横列の主TSVグループすなわち、2202-1、2202-2、2202-3、2202-4のうちの対応する1つ、および、下側の横列の主TSVグループすなわち、2203-1、2203-2、2203-3、2203-4のうちの対応する1つと関連付けられる。したがって、各冗長TSVグループ2204-1、2204-2、2204-3、2204-4は、図18-21と同様の方法で、2つの対応する主TSVグループに対して冗長性を与える。また、冗長TSVグループ2204-1、2204-2、2204-3、2204-4のうちの異なる冗長TSVグループにより与えられる冗長性は独立である。上側の横列の主TSVグループ2202-2、下側の横列の主TSVグループ2203-2、および、冗長TSVグループ2204-2を含む配列内の所定の縦列例えば、第2の縦列のケースを考えると、上側の横列の主TSVグループ2202-2内のTSVの数が下側の横列の主TSVグループ2203-2内のTSVの数と同一である必要がないことは言うまでもない。例えば、上側の横列の主TSVグループ2202-2内のTSVの数をNTにすることができ、下側の横列の主TSVグループ2203-2内のTSVの数をNBにすることができる。ここで、NT≠NBである。NT>NBの場合には、冗長TSVグループ2204-2内のTSVの数が少なくともNTと同じ程度でなければならない。また、冗長TSVグループ2204-2内のTSVの数がNR≧NT>NBである場合には、冗長TSVグループ2204-2内の特定数のTSVを動的に遮断する制御信号を設定コントローラ114が発し、それにより、上側の横列の主TSVグループ2202-2の機能が置き換えられているときにNR-NT個のTSVが遮断され、下側の横列の主TSVグループ2203-2の機能が置き換えられているときにNR-NB個のTSVが遮断されてもよいことは言うまでもないこの目的を達成するため、図17-21の実施形態の文脈内で、設定コントローラ114は、冗長TSVグループ2204-2の有効サイズの調整を成すために高度デマルチプレクサ1910-1、1910-2、1910-3、1910-4へ送られる制御信号を適切に制御できる。図24は、グループ切り換え回路が2つの縦列を単位として機能する実施形態を示しており、具体的には、M/2=2個の独立したグループ切り換え回路2410、2420が存在する。各グループ切り換え回路2410、2420は、冗長TSVグループの対応する対、上側横列の主TSVグループの対応する対、および、下側横列の主TSVグループの対応する対と関連付けられる。具体的には、グループ切り換え回路2410は、冗長TSVグループ2204-1、2204-2、主TSVグループ2202-1、2202-2、および、主TSVグループ2203-1、2203-2と関連付けられる。この実施形態において、冗長TSVグループのそれぞれの対は、主TSVグループのその2つの対応する対に対して共に冗長性を与える。なお、この実施形態のグループ切り換え回路は、冗長TSVグループの所定の対における一方の冗長TSVグループが主TSVグループのその2つの対応する対のうちの一方の主TSVグループの機能に取って代わることができるようにしないが、冗長TSVグループのその対における他方の冗長TSVグループは、主TSVグループのその2つの対応する対の他方の主TSVグループの機能に取って代わる。例えば、主TSVグループ2202-1の機能を冗長TSVグループ2204-1と置き換える必要がある場合には、グループ切り換え回路2410へ送られる制御信号により、冗長TSVグループ2204-2も主TSVグループ2202-2の機能に取って代わる。図25は、図24に類似するが、TSVグループの全体の配列に関して1つのグループ切り換え回路2500が存在する実施形態を示している。この実施形態において、横列の冗長TSVグループ2204-1、2204-2、2204-3、2204-4は、全体として、上側の横列の主TSVグループ2202-1、2202-2、2202-3、2202-4に対して全体として冗長性を与えるとともに、下側の横列の主TSVグループ2302-1、2302-2、2302-3、2302-4に対して全体として冗長性を与える。したがって、例えば、主TSVグループ2203-2の機能を冗長TSVグループ2204-2と置き換える必要がある場合には、グループ切り換え回路2500へ送られる制御信号により、冗長TSVグループ2204-1、2204-3、2204-4も主TSVグループ2203-1、2203-3、2203-4の機能にそれぞれ取って代わる。図24および図25の実施形態は図23の実施形態よりも低い修復柔軟性を与えるが、特に図25の実施形態の場合にグループ切り換え回路の構造が簡略化される。前述した実施形態において、デバイス要素および回路は、簡単のため、図示のように互いに接続される。本発明の実用的な用途では、要素や回路等が互いに直接に接続されてもよい。同様に、要素や回路等が、適した動作のために必要な他の要素や回路等を介して、互いに間接的に接続されてもよい。したがって、実際の構成では、回路要素および回路が互いに直接的にあるいは間接的に結合されまたは接続される。本発明の前述した実施形態は単なる一例にすぎない。添付の請求項によってのみ規定される本発明の範囲から逸脱することなく、当業者により特定の実施形態に対して変更、改変、および、変形がなされてもよい。