記憶装置において電力制御が行われる単位のメモリブロックに対応させて省電力状態への遷移が禁止されているか否かを表すデータを格納する第1のデータ格納部と、あるプログラムのスレッドに対応させて、前記省電力状態にあるメモリブロックへのアクセスが要求された回数を格納する第2のデータ格納部と、演算処理装置から受信したメモリ要求のアクセス先を含むメモリブロックが前記省電力状態となっている場合には前記第2のデータ格納部において前記メモリ要求の要求元スレッドについての回数を増加させ、増加後の回数が所定の閾値を超えた場合には前記第1のデータ格納部において前記メモリ要求のアクセス先を含むメモリブロックについて前記省電力状態への遷移が禁止されていることを表すデータを設定する第1の制御部と、を有する制御装置。前記第1のデータ格納部に格納されているデータに基づき、前記記憶装置の電力制御を実施する第2の制御部をさらに有する請求項1記載の制御装置。前記第1の制御部が、前記第1のデータ格納部において前記メモリ要求のアクセス先を含むメモリブロックが前記省電力状態への遷移が禁止されていないことを表すデータが格納されているか判断し、前記省電力状態への遷移が禁止されていないことを表すデータが格納されている場合に処理を実施する請求項1又は2記載の制御装置。記憶装置において電力制御が行われる単位のメモリブロックのうち、演算処理装置から受信したメモリ要求のアクセス先を含むメモリブロックが省電力状態となっているか判断するステップと、前記アクセス先アドレスを含むメモリブロックが省電力状態となっている場合には、あるプログラムのスレッドに対応させて前記省電力状態にあるメモリブロックへのアクセスが要求された回数を格納する第1のデータ格納部において、前記メモリ要求の要求元スレッドについての回数を増加させるステップと、増加後の回数が所定の閾値を超えたか判断するステップと、増加後の回数が所定の閾値を超えたと判断された場合には、前記メモリブロックに対応させて省電力状態への遷移が禁止されているか否かを表すデータを格納する第2のデータ格納部において、前記メモリ要求のアクセス先を含むメモリブロックについて前記省電力状態への遷移が禁止されていることを表すデータを設定するステップと、を含む制御方法。従って、本技術の目的は、一側面としては、1つのプログラムから生成される複数のスレッド間の実行時間の不均衡を抑制するための技術を提供することである。本技術に係る制御装置は、A記憶装置において電力制御が行われる単位のメモリブロックに対応させて省電力状態への遷移が禁止されているか否かを表すデータを格納する第1のデータ格納部と、Bあるプログラムのスレッドに対応させて、省電力状態にあるメモリブロックへのアクセスが要求された回数を格納する第2のデータ格納部と、C演算処理装置から受信したメモリ要求のアクセス先を含むメモリブロックが省電力状態となっている場合には第2のデータ格納部においてメモリ要求の要求元スレッドについての回数を増加させ、増加後の回数が所定の閾値を超えた場合には第1のデータ格納部においてメモリ要求のアクセス先を含むメモリブロックについて省電力状態への遷移が禁止されていることを表すデータを設定する第1の制御部とを有する。1つのプログラムから生成される複数のスレッド間の実行時間の不均衡を抑制することができる。[実施の形態1]図4に、本技術の実施の形態の構成例を示す。図4は、コンピュータの一部を示しており、制御装置200は、中央演算装置100及び主記憶装置300と接続されている。中央演算処理装置100では1つのプログラムについての複数のスレッド例えばスレッドA及びBを実行している。主記憶装置300は、電力制御の単位であるメモリブロック例えばメモリブロックA乃至Dが複数含まれている。すなわち、メモリブロック毎に、通常状態又は通常モードとも呼ぶから省電力状態又は省電力モード、若しくは低消費電力状態又は低消費電力モードとも呼ぶへの遷移などの電力制御が行われる。なお、各メモリブロックについてのアドレスの範囲については制御装置200が管理しているものとする。制御装置200は、本実施の形態における主要な処理を実施する第1制御部210と、第1データ格納部220と、第2データ格納部230と、主記憶装置300における各メモリブロックについて電力制御を実施する第2制御部240とを有する。第1データ格納部220は、上で述べたメモリブロック毎に省電力状態への遷移が禁止されているか否かを表すデータを格納する。第2データ格納部230は、あるプログラムのスレッド毎に、省電力状態にあるメモリブロックへのアクセスが要求された回数を格納する。第1制御部210は、中央演算処理装置100からのメモリ要求に応じて、第1データ格納部220及び第2データ格納部230に格納されているデータを用いて以下で述べる処理を実施する。また、第1制御部210は、処理結果として第1データ格納部220にデータを格納する場合もあれば、第2データ格納部230にデータを格納する場合もある。次に、図5を用いて図4に示した装置の処理内容を説明する。なお、図5の処理は、中央演算処理装置100からのメモリ要求を処理する毎に実行される。例えば、第1制御部210は、中央演算処理装置100からメモリ要求を受信して当該メモリ要求を処理する段階になると、メモリ要求のアクセス先を含むメモリブロックが省電力状態であるか判断する図5:ステップS1。各メモリブロックが省電力状態であるか否かを表すデータについては、第1制御部210が管理している場合もあれば、例えば第2制御部240が第1データ格納部220に格納するようにして、第1制御部210がそのデータを参照するようにしても良い。メモリ要求のアクセスを含むメモリブロックが省電力状態でない場合には、第1制御部210は、通常処理を実施するステップS3。具体的には、メモリ要求に従って主記憶装置300に対してリード又はライトを実施する。そして処理を終了する。一方、メモリ要求のアクセス先を含むメモリブロックが省電力状態である場合には、第1制御部210は、第2データ格納部230において当該メモリ要求の要求元スレッドについての回数を例えば1増加させるステップS5。例えばメモリ要求にはスレッド識別子すなわちIDが含まれており、メモリ要求から該当スレッドを特定する。また、第1制御部210は、第2制御部240に対して、メモリ要求のアクセス先を含むメモリブロックを通常状態に遷移させて、その後メモリ要求に従って主記憶装置300に対してアクセスを実施するステップS7。第2制御部240は、例えば第1制御部210からの指示に応じて又は第1制御部210が第1データ格納部220に書き込んだ状態変更指示データに応じて、メモリ要求のアクセス先を含むメモリブロックを通常状態に遷移させる。さらに、第1制御部210は、第2データ格納部230における要求元スレッドの回数が予め定められた閾値を超えているか判断するステップS9。予め定められた閾値については、第2データ格納部230に格納されている場合もあれば、固定値であれば第1制御部210自体が保持している場合もある。要求元スレッドの回数が予め定められた閾値を超えていない場合には、処理を終了する。一方、要求元スレッドの回数が予め定められた閾値を超えている場合には、第1制御部210は、第1データ格納部220において、メモリ要求のアクセス先を含むメモリブロックについて、省電力状態への遷移を禁止するデータを格納するステップS11。第2制御部240は、このような省電力状態への遷移を禁止するデータに従って、このメモリブロックについてはアクセス頻度が予め定められた閾値以下といった状態になっても省電力状態に遷移させることはない。そして処理を終了する。このような処理を実施することで、1つのプログラムの複数のスレッドのうち特定のスレッドの実行時間だけが長くなったりすることを回避できる。例えば、図6に模式的に示すように、閾値を2に設定すれば、図3に示した例より1回分ストールが少なくなり、図2のように省電力状態に遷移しない場合に比して長くなる実行時間はTd2<Tdに短縮される。また、スレッド間の実行時間の不均衡が是正される。さらに、おおよそストール1回分中央演算処理装置100が消費する電力を削減できるようになる。また、上では中央演算処理装置100と主記憶装置300との関係を例として説明したが、マルチスレッドでプログラムを実行する他の演算処理装置と、他の記憶装置についても適用可能である。[実施の形態2]本技術の第2の実施の形態における構成例を図7に示す。本実施の形態におけるプロセッサ装置1000は、中央演算処理装置CPU:CentralProcessingUnit1100と、メモリアクセスコントローラMAC:MemoryAccessController1200とを有する。CPU1100には、キャッシュも含まれているものとする。また、プロセッサ装置1000は、主記憶装置1500に接続されている。本実施の形態では、主記憶装置1500は、1又は複数のDIMMを含む。DIMMは、1又は複数のランクRankを含む。例えば、DIMMが両面実装の場合、1面が1ランクとなる場合もある。MAC1200は、メモリ要求キューMRQ:MemoryRequestQueue1210と、スケジューラ1220と、モードレジスタ1230と、比較器1250と、メモリ1240とを有する。MRQ1210は、CPU1100が出力するメモリ要求を格納するキューである。メモリ要求は、CPU1100で実行されている1のプログラムの要求元スレッドを識別するためのスレッドIDと、アクセス先アドレスと、リードとライトのいずれであるかを表すデータとを含む。スケジューラ1220は、メモリ要求についてのアクセス制御と、主記憶装置1500におけるランク毎の電力制御とを行う。電力制御のために、各Rankが省電力状態にあるのか通常状態にあるのかを表すデータを保持している。図8は、DIMM毎に2つのRankが含まれる例を示しており、DIMM1についてRank0及びRank1のそれぞれにつき省電力状態例えば1又は通常状態例えば0を表すデータと、DIMM2についてRank0及びRank1のそれぞれにつき省電力状態又は通常状態を表すデータとが格納されるようになっている。なお、各Rankについてのアドレスの範囲についてはスケジューラ1220が管理しているものとする。モードレジスタ1230は、ランク毎に、省電力状態への遷移が禁止されているか否かを表すフラグ禁止されている場合には1、禁止されていない場合には0を格納するレジスタである。モードレジスタ1230は、例えば、図9に示すようなデータを格納する。図9は、DIMM毎に2つのRankが含まれる例を示しており、DIMM1についてRank0及びRank1のそれぞれにつき0又は1のフラグが格納され、DIMM2についてRank0及びRank1のそれぞれにつき0又は1のフラグが格納される。メモリ1240は、スレッド毎に、MRQ1210から読み出したメモリ要求のアクセス先を含むメモリブロックが省電力状態であった回数を格納する管理テーブル1241を格納している。管理テーブル1241のフォーマットは、例えば図10に示すようなものである。図10の例では、スレッドID毎に、上記回数を表すカウンタ値と、閾値とが格納されている。閾値については、各スレッドについて同一の固定値あっても良いし、例えば、プログラムの実行開始時に、当該プログラムについて生成されるスレッド毎に予め定められた閾値が設定される場合もある。比較器1250は、スケジューラ1220からの指示に応じて管理テーブル1241における特定のスレッドのカウンタ値と閾値とを読み出して比較を行い、カウンタ値が閾値を上回っていればそれを表す信号をスケジューラ1220に出力する。次に、図7に示した構成についての処理内容を図11を用いて説明する。この処理は、1つのメモリ要求毎に実行される。まず、スケジューラ1220は、MRQ1210からメモリ要求を1つ読み出す図11:ステップS21。そして、スケジューラ1220は、当該メモリ要求の要求元スレッドが、管理テーブル1241に登録済みであるか判断するステップS23。要求元スレッドが管理テーブル1241に登録されていない場合には、スケジューラ1220は、要求元スレッドについてのデータを、管理テーブル1241に登録するステップS25。例えば、スレッドIDと、カウンタ値=0と、閾値とを登録する。閾値は、上で述べたように固定値の場合もあれば、プログラムによって指定された値の場合もある。そして、ステップS27に遷移する。メモリ要求の要求元スレッドが管理テーブル1241に登録されている場合又はステップS25の後に、スケジューラ1220は、メモリ要求のアクセス先が含まれるRankを特定し、モードレジスタ1230における当該Rankのモードレジスタ値が0であるか、すなわち省電力状態への遷移が禁止されていないかを判断するステップS27。モードレジスタ1230における当該Rankのモードレジスタ値が1である、すなわち省電力状態への遷移が禁止されている場合には、スケジューラ1220は、通常処理を実施するステップS29。すなわち、メモリ要求に従って、アクセス先アドレスのワードに対して、データのリード又はライトを実施する。そして処理は終了する。一方、モードレジスタ1230における当該Rankのモードレジスタ値が0であれば、スケジューラ1220は、メモリ要求のアクセス先のRankが現在省電力状態であるか判断するステップS31。図8のようなデータに基づき現在の状況を把握する。アクセス先のRankが現在通常状態であれば、特別な処理を行わず、ステップS29に遷移する。一方、アクセス先のRankが現在省電力状態であれば、スケジューラ1220は、管理テーブル1241において要求元スレッドのカウンタ値を1インクリメントするステップS33。また、スケジューラ1220は、メモリ要求のアクセス先のRankを通常状態に遷移させた後、メモリ要求に従ってアクセスを実施するステップS35。アクセス先のアドレスに対して、データのリード又はライトを実施する。その後、スケジューラ1220からの指示に応じて、比較器1250は、管理テーブル1241から要求元スレッドのカウンタ値と閾値とを比較して、カウンタ値>閾値が成立するか判断するステップS37。カウンタ値≦閾値であれば、処理を終了する。一方、カウンタ値>閾値が成立する場合には、比較器1250は、スケジューラ1220に信号を出力し、スケジューラ1220は、この信号に応じて、モードレジスタ1230において、メモリ要求のアクセス先を含むRankについてのモードレジスタ値を1に設定するステップS39。そして処理を終了する。このようにすれば、1つのプログラムについて生成された複数のスレッドのうち特定のスレッドについて、アクセス先のRankが省電力状態であったことによって生ずるストールの回数が偏ったりすることを回避することができる。すなわち、複数のスレッド間で実行時間の不均衡を防止することができる。これによってプログラム全体の処理時間を短縮させることができる。複数のスレッドで同期をとる場合も、実行時間の不均衡があれば待機時間が長くなるが、本実施の形態によれば実行時間の不均衡が抑制されるので、待機時間が短くなり、プログラム全体の処理時間が短縮される。また、複数のスレッド間で実行時間の不均衡が存在すると、処理が終了したスレッドを実行していたCPU1100のコアはアイドル状態で電力を消費することになる。このCPU1100のコアがアイドル状態で消費する消費電力は数十Wで、主記憶装置1500に用いられるDIMMのDRAMDynamicRandomAccessMemoryを省電力状態に遷移させることで削減できる電力は数W程度である。従って、実行時間の不均衡が抑制されて、プログラム全体の処理時間が短縮されるということは、消費電力の削減になる。なお、スケジューラ1220は、主記憶装置1500におけるRank毎にアクセス間隔等を計測して、所定時間以上アクセスがない場合には当該Rankを省電力状態に遷移させる処理も行っている。但し、スケジューラ1220は、モードレジスタ1230において省電力状態への遷移を禁止するか否かを表すフラグが1にセットされているRankについては、省電力状態に遷移させることはない。また、図11の処理フローでは、スレッドが管理テーブル1241に登録されていなかった場合には登録する処理を示したが、スケジューラ1220は、例えば一定時間以上主記憶装置1500に対するアクセスを行わないスレッドについては管理テーブル1241から削除する処理も行う。さらに、管理テーブル1241からスレッドの登録が全く無くなった場合には、モードレジスタ1230の全モードレジスタ値を0に初期化する。以上本技術の実施の形態について述べたが、本技術はこれに限定されるものではない。例えば、機能ブロック図は一例であって必ずしも実際の機能ブロックと一致しない場合もある。処理フローについても、例えばステップS33とステップS35のように同時実行しても処理結果が変わらないものについては、順番を入れ替えたり、並列実行するようにしてもよい。また、プロセッサ装置1000にMAC1200が含まれる例を示したが、MAC1200が別の半導体装置に実装される場合もある。以上述べた本実施の形態をまとめると、以下のようになる。本実施の形態に係る制御装置は、A記憶装置において電力制御が行われる単位のメモリブロック毎に省電力状態への遷移が禁止されているか否かを表すデータを格納する第1のデータ格納部と、Bあるプログラムのスレッド毎に、省電力状態にあるメモリブロックへのアクセスが要求された回数を格納する第2のデータ格納部と、C演算処理装置から受信したメモリ要求のアクセス先を含むメモリブロックが省電力状態となっている場合には第2のデータ格納部においてメモリ要求の要求元スレッドについての回数を増加させ、増加後の回数が所定の閾値を超えた場合には第1のデータ格納部においてメモリ要求のアクセス先を含むメモリブロックについて省電力状態への遷移が禁止されていることを表すデータを設定する第1の制御部とを有する。このようにすれば、メモリ要求におけるアクセス先を含むメモリブロックが省電力状態になっている回数が閾値を超えることが無くなるので、あるプログラムのスレッド間で実行時間の不均衡が抑制されるようになる。すなわち、あるプログラムの処理時間を短縮させ、消費電力の削減も図られる。なお、本実施の形態に係る制御装置は、第1のデータ格納部に格納されているデータに基づき、記憶装置の電力制御を実施する第2の制御部を含むようにしても良い。さらに、上で述べた第1の制御部が、第1のデータ格納部においてメモリ要求のアクセス先を含むメモリブロックが省電力状態への遷移が禁止されていないことを表すデータが格納されているか判断し、省電力状態への遷移が禁止されていないことを表すデータが格納されている場合に処理を実施するようにしてもよい。省電力状態への遷移が禁止されている場合には処理を簡略化することができる。なお、上で述べたような処理をメモリアクセスコントローラなどに実施させるためのプログラムを作成することができ、当該プログラムは、例えばフレキシブルディスク、CD-ROMなどの光ディスク、光磁気ディスク、半導体メモリ例えばROM、ハードディスク等のコンピュータ読み取り可能な記憶媒体又は記憶装置に格納される。以上の実施例を含む実施形態に関し、さらに以下の付記を開示する。付記1記憶装置において電力制御が行われる単位のメモリブロックに対応させて省電力状態への遷移が禁止されているか否かを表すデータを格納する第1のデータ格納部と、あるプログラムのスレッドに対応させて、前記省電力状態にあるメモリブロックへのアクセスが要求された回数を格納する第2のデータ格納部と、演算処理装置から受信したメモリ要求のアクセス先を含むメモリブロックが前記省電力状態となっている場合には前記第2のデータ格納部において前記メモリ要求の要求元スレッドについての回数を増加させ、増加後の回数が所定の閾値を超えた場合には前記第1のデータ格納部において前記メモリ要求のアクセス先を含むメモリブロックについて前記省電力状態への遷移が禁止されていることを表すデータを設定する第1の制御部と、を有する制御装置。付記2前記第1のデータ格納部に格納されているデータに基づき、前記記憶装置の電力制御を実施する第2の制御部をさらに有する付記1記載の制御装置。付記3前記第1の制御部が、前記第1のデータ格納部において前記メモリ要求のアクセス先を含むメモリブロックが前記省電力状態への遷移が禁止されていないことを表すデータが格納されているか判断し、前記省電力状態への遷移が禁止されていないことを表すデータが格納されている場合に処理を実施する付記1又は2記載の制御装置。付記4記憶装置において電力制御が行われる単位のメモリブロックのうち、演算処理装置から受信したメモリ要求のアクセス先を含むメモリブロックが省電力状態となっているか判断するステップと、前記アクセス先アドレスを含むメモリブロックが省電力状態となっている場合には、あるプログラムのスレッドに対応させて前記省電力状態にあるメモリブロックへのアクセスが要求された回数を格納する第1のデータ格納部において、前記メモリ要求の要求元スレッドについての回数を増加させるステップと、増加後の回数が所定の閾値を超えたか判断するステップと、増加後の回数が所定の閾値を超えたと判断された場合には、前記メモリブロックに対応させて省電力状態への遷移が禁止されているか否かを表すデータを格納する第2のデータ格納部において、前記メモリ要求のアクセス先を含むメモリブロックについて前記省電力状態への遷移が禁止されていることを表すデータを設定するステップと、を含む制御方法。