光信号を電気信号に変換するフォトダイオードと、前記フォトダイオードと内部出力端子の間に設けられる帰還抵抗と、ゲートに前記フォトダイオードで光電変換された電気信号が入力され、ドレインが前記内部出力端子に接続される第1のトランジスタとが設けられるトランスインピーダンスアンプと、前記第1のトランジスタと同一チャネル型であり、ゲートが前記内部出力端子に接続され、電流源負荷が接続されるとともにドレイン側から出力信号を出力する第2のトランジスタを含む出力回路と、を具備することを特徴とする受光回路。アノードが低電位側電源に接続され、光信号を電気信号に変換するフォトダイオードと、一端が前記フォトダイオードのカソードに接続される帰還抵抗と、一端が高電位側電源に接続され、他端側から第一の電流を流す第一の電流発生部と、ゲートが前記フォトダイオードのカソードに接続され、ドレインが前記帰還抵抗の他端及び前記第一の電流発生部の他端に接続され、ソースが前記低電位側電源に接続される第一のNchMOSトランジスタとを有するトランスインピーダンスアンプと、一端が前記高電位側電源に接続され、他端側から第二の電流を流す第二の電流発生部と、ゲートが前記第一のNchMOSトランジスタのドレインに接続され、ドレインが前記第二の電流発生部の他端に接続され、ソースが前記低電位側電源に接続され、ドレイン側から出力信号を出力する第二のNchMOSトランジスタとを有する出力回路と、を具備することを特徴とする受光回路。アノードが低電位側電源に接続され、光信号を電気信号に変換するフォトダイオードと、一端が高電位側電源に接続され、他端側から第一の電流を流す第一の電流発生部と、ゲートが前記フォトダイオードのカソード及び前記第一の電流発生部の他端に接続され、ドレインが前記第一の電流発生部の他端に接続され、ソースが前記低電位側電源に接続される第一のNchMOSトランジスタとを有する負荷回路と、一端が前記高電位側電源に接続され、他端側から第二の電流を流す第二の電流発生部と、ゲートが前記第一のトランジスタの第一の端子に接続され、ドレインが前記第二の電流発生部の他端に接続され、ソースが前記低電位側電源に接続され、ドレイン側から出力信号を出力する第二のNchMOSトランジスタとを有する出力回路と、を具備することを特徴とする受光回路。アノードが低電位側電源に接続され、光信号を電気信号に変換するフォトダイオードと、一端が前記フォトダイオードのカソードに接続される帰還抵抗と、一端が高電位側電源に接続され、他端側から第一の電流を流す第一の電流発生部と、ゲートが前記フォトダイオードのカソードに接続され、ドレインが前記第一の電流発生部の他端に接続され、ソースが前記低電位側電源に接続される第一のNchMOSトランジスタとを有するトランスインピーダンスアンプと、ドレインが前記高電位側電源に接続され、ゲートが前記第一のNchMOSトランジスタのドレインに接続される第二のNchMOSトランジスタと、ドレインが前記帰還抵抗の他端及び前記第二のNchMOSトランジスタのソースに接続され、ゲートにバイアス電圧が入力され、ソースが前記低電位側電源に接続される第三のNchMOSトランジスタとを有するソースフォロア回路と、一端が前記高電位側電源に接続され、他端側から第二の電流を流す第二の電流発生部と、ゲートが前記第三のNchMOSトランジスタのドレインに接続され、ドレインが前記第二の電流発生部の他端に接続され、ソースが前記低電位側電源に接続され、ドレイン側から出力信号を出力する第四のNchMOSトランジスタとを有する出力回路と、を具備することを特徴とする受光回路。前記第一の電流発生部は第一のPchMOSトランジスタであり、ゲートがドレインに接続される第三のPchMOSトランジスタとカレントミラー回路を構成し、前記第二の電流発生部は第二のPchMOSトランジスタであり、前記第三のPchMOSトランジスタとカレントミラー回路を構成することを特徴とする請求項2乃至4のいずれか1項に記載の受光回路。前記フォトダイオードは、シリコンフォトダイオードであることを特徴とする請求項1乃至5のいずれか1項に記載の受光回路。本発明は、消費電流を削減することができる受光回路を提供することにある。一つの実施形態によれば、受光回路は、トランスインピーダンスアンプと出力回路が設けられる。トランスインピーダンスアンプは、フォトダイオード、帰還抵抗、及び第1のトランジスタが設けられる。フォトダイオードは、光信号を電気信号に変換する。帰還抵抗は、フォトダイオードと内部出力端子の間に設けられる。第1のトランジスタは、ゲートにフォトダイオードで光電変換された電気信号が入力され、ドレインが内部出力端子に接続される。出力回路は、第1のトランジスタと同一チャネル型であり、ゲートが内部出力端子に接続され、電流源負荷が接続されるとともにドレイン側から出力信号を出力する第2のトランジスタを含む。以下本発明の実施形態について図面を参照しながら説明する。第一の実施形態まず、本発明の第一の実施形態に係る受光回路について、図面を参照して説明する。図1は受光回路の構成を示す回路図である。図2は比較例の受光回路の構成を示す回路図である。本実施形態では、受光回路の構成を簡略化して消費電流を削減している。図1に示すように、受光回路90には、トランスインピーダンスアンプ1、出力回路2、電流源4、PchMOSトランジスタPMT20、及び端子Padoが設けられる。受光回路90はCMOS技術で構成され、光結合回路としてのフォトカプラ、光ファイバリンクの光受信装置等に使用される。ここでは、受光回路90に使用されるMOSトランジスタの高電位側電源Vdd側を第一の端子、低電位側電源接地電位Vss側を第二の端子としている。PchMOSトランジスタPMT20は、ソース第一の端子が高電位側電源Vddに接続され、ゲート制御端子がドレイン及びノードN1に接続される。電流源4は、一端がノードN1に接続され、他端が低電位側電源接地電位Vssに接続され、低電位側電源接地電位Vss側に電流I0を流す。トランスインピーダンスアンプTIAtransimpedanceamplifier1には、フォトダイオード3、PchMOSトランジスタPMT1、NchMOSトランジスタNMT1、及び帰還抵抗Rfが設けられる。PchMOSトランジスタPMT1は、ソース第一の端子が高電位側電源Vddに接続され、ゲート制御端子がPchMOSトランジスタPMT20のゲートに接続され、ドレイン第二の端子がノードN3内部出力端子に接続される。PchMOSトランジスタPMT20とPchMOSトランジスタPMT1は、カレントミラー回路を構成する。PchMOSトランジスタPMT1は、ノードN3側にソース側からドレイン側へ電流I1を流す電流発生部として機能する。フォトダイオード3は、カソードがノードN2に接続され、アノードが低電位側電源接地電位Vssに接続される。フォトダイオード3は、光信号を電気信号に変化し、低電位側電源接地電位側に電流Ipを流す。フォトダイオード3は、例えばシリコンフォトダイオードである。帰還抵抗Rfは、一端がノードN2及びフォトダイオード3のカソードに接続され、他端がノードN3内部出力端子に接続される。NchMOSトランジスタNMT1は、ドレイン第一の端子が帰還抵抗Rfの他端及びノードN3内部出力端子に接続され、ゲート制御端子がノードN2及びフォトダイオード3のカソードに接続され、ソース第二の端子が低電位側電源接地電位Vssに接続される。NchMOSトランジスタNMT1は、ドレインノードN3側からトランスインピーダンスアンプ1の出力を出力回路2に出力する。出力回路2には、PchMOSトランジスタPMT2及びNchMOSトランジスタNMT2が設けられる。PchMOSトランジスタPMT2は、ソース第一の端子が高電位側電源Vddに接続され、ゲート制御端子がPchMOSトランジスタPMT20のゲートに接続され、ドレイン第二の端子がノードN4に接続される。PchMOSトランジスタPMT20とPchMOSトランジスタPMT2は、カレントミラー回路を構成する。PchMOSトランジスタPMT2は、ノードN4側にソース側からドレイン側へ電流I3を流す電流発生部として機能する。NchMOSトランジスタNMT2は、ドレイン第一の端子がノードN4に接続され、ゲート制御端子がノードN3内部出力端子に接続され、ソース第二の端子が低電位側電源接地電位Vssに接続される。NchMOSトランジスタNMT2は、低電位側電源接地電位Vss側に電流I2を流す。NchMOSトランジスタNMT2は、ドレインノードN4側から出力信号Soutを出力端子である端子Padoに出力する。受光回路90では、フォトダイオード3に光信号が入力されたときに出力信号Soutが切り替わるように、電流I1、電流I3、NchMOSトランジスタNMT1のゲート幅W1/ゲート長L1、NchMOSトランジスタNMT2のゲート幅W2/ゲート長L2を適切な値に設定している。フォトダイオード3に光信号が入力されない場合、電流I3>電流I2になるようにトランスインピーダンスアンプ1及び出力回路2を設定している。この場合、PchMOSトランジスタPMT2がリニア動作するので、PchMOSトランジスタPMT2を抵抗と見なすことができ出力信号SoutはHighレベルとなる。このとき、PchMOSトランジスタPMT2のドレイン側に流れる電流は電流I2となる。フォトダイオード3に光信号が入力された場合、ノードN3の電圧NchMOSトランジスタNMT2のゲートの電圧が上昇し、電流I3<電流I2となる。NchMOSトランジスタNMT2がリニア動作するので、NchMOSトランジスタNMT2を抵抗と見なすことができ出力信号SoutはLowレベルとなる。このときNchMOSトランジスタNMT2に流れる電流は電流I3となる。フォトダイオード3に光信号が入力されない場合の消費電流Is1、フォトダイオード3に光信号が入力されて出力信号Soutが切り替わったときの消費電流Is2は、Is1=I0I1I2式1Is2=I0I1I3式2と表される。次に、フォトダイオード3の光電流で計算される切り替え電流Ipthについて説明する。ノードN2の電圧Vg、NchMOSトランジスタNMT1及びNMT2の閾値電圧VT、ノードN3の電圧V1、電流I1、電流I2、電流Ip、帰還抵抗の値Rf、NchMOSトランジスタNMT1のゲート幅W1/ゲート長L1、NchMOSトランジスタNMT2のゲート幅W2/ゲート長L2、比例乗数をK’と表すと、電圧Vgはと表すことができる。電圧V1は、V1Vg式3で表されるので電流I2は、と表すことができる。電流I2が電流I3と等しくなるときの電流Ipを閾値電流Ipthとすると、閾値電流Ipthは、と表すことができる。図2に示すように、比較例の受光回路100には、トランスインピーダンスアンプ1、コンパレータ5、基準電圧発生回路6、出力回路7、電流源4、PchMOSトランジスタPMT20、及び端子Padoが設けられる。比較例の受光回路100は、本実施形態の受光回路90とはトランスインピーダンスアンプ1、電流源4、PchMOSトランジスタPMT20、及び端子Padoの部分が同じ構成であり、異なる点のみ説明する。基準電圧発生回路6には、PchMOSトランジスタPMT13、NchMOSトランジスタNMT13、及び抵抗R1が設けられる。基準電圧発生回路6は、フォトダイオードがないだけで基本的にトランスインピーダンスアンプ1と同様な回路構成を有している。基準電圧発生回路6は、基準電圧を発生してコンパレータ5に基準電圧を出力する。コンパレータ5には、電流源11、PchMOSトランジスタPMT11、PchMOSトランジスタPMT12、NchMOSトランジスタNMT11、及びNchMOSトランジスタNMT12が設けられる。NchMOSトランジスタNMT11とNchMOSトランジスタNMT12は差動対を構成する。コンパレータ5は、トランスインピーダンスアンプ1から出力される信号ノードN3の信号をNchMOSトランジスタNMT11のゲートに入力し、基準電圧発生回路6から出力される信号ノードN14の信号をNchMOSトランジスタNMT2のゲートに入力し、比較増幅した信号を出力回路7に出力する。出力回路7には、PchMOSトランジスタPMT14、PchMOSトランジスタPMT15、NchMOSトランジスタNMT14、及びNchMOSトランジスタNMT15が設けられる。出力回路7は、コンパレータ5の出力ノードN11及びノードN13の信号がカレントミラー回路構成になっている。NchMOSトランジスタNMT14とNchMOSトランジスタNMT15は、カレントミラー回路を構成し、低電位側電源接地電位Vss側に電流Idをそれぞれ流す。出力回路7は、ノードN16から出力信号Soutを端子Padoに出力する。比較例の受光回路100では、フォトダイオード3に光信号が入力されない場合、出力信号SoutがLowレベルになるように、基準電圧発生回路6の出力電圧を光信号が入力されないときのトランスインピーダンスアンプ1の出力電圧よりも高くしている。具体的には、電流I4、NchMOSトランジスタNMT13のゲート幅W/ゲート長Lが所定の値に設定している。比較例の受光回路100では、フォトダイオード3に光信号が入力された場合、トランスインピーダンスアンプ1の出力電圧が上がりコンパレータ5の入力電圧差が反転し、出力信号SoutがHighレベルに切り替わる。PchMOSトランジスタPMT13のドレイン側に流れる電流I4、電流源11に流れる電流Ic、NchMOSトランジスタNM14及び15に流れる電流Idとすると、フォトダイオード3に光信号が入力されない場合の消費電流Is1a、フォトダイオード3に光信号が入力されて出力信号Soutが切り替わったときの消費電流Is2aは、Is1=I0I1IcI4Id式4Is2=I0I1IcI4式5と表される。次に、受光回路の消費電流について説明する。ここでは、受光回路を構成するMOSトランジスタに流れる電流を同一の値とし、本実施形態での無信号時のNchMOSトランジスタNMT2に流れる電流をその7割となるように設定した場合を例にして説明する。図3は受光回路の消費電流を示す図で、図3aは無信号時の消費電流を示す図、図3bは光信号入力時の消費電流を示す図である。図3aに示すように、フォトダイオード3に光信号が入力されない場合、本実施形態の受光回路90では比較例の受光回路100と比較し、消費電流を55削減することができる。例えば、高電位側電源Vddの電圧を3.3V、それぞれのMOSトランジスタに50μAの電流が流れ、本実施形態での無信号時のNchMOSトランジスタNMT2に流れる電流を35μA50×0.7μAとすると、本実施形態の受光回路90の消費電流は135μAとなる。比較例の受光回路100の消費電流は300μAとなる。図3bに示すように、フォトダイオード3に光信号が入力された場合、本実施形態の受光回路90では比較例の受光回路100と比較し、消費電流を40削減することができる。例えば、高電位側電源Vddの電圧を3.3V、それぞれのMOSトランジスタに50μAの電流が流れるとすると、本実施形態の受光回路90の消費電流は150μAとなる。比較例の受光回路100の消費電流は250μAとなる。上述したように、本実施形態の受光回路では、トランスインピーダンスアンプ1、出力回路2、電流源4、PchMOSトランジスタPMT20、及び端子Padoが設けられる。トランスインピーダンスアンプ1には、フォトダイオード3、PchMOSトランジスタPMT1、NchMOSトランジスタNMT1、及び帰還抵抗Rfが設けられる。出力回路2には、PchMOSトランジスタPMT2及びNchMOSトランジスタNMT2が設けられる。受光回路90には、コンパレータや基準電圧発生回路などが設けられていない。このため、受光回路90の回路構成を簡素化し、消費電流を削減することができる。したがって。受光回路90が搭載された電子機器を低消費電力化することができる。なお、本実施形態の受光回路90では、電流発生部にPchMOSトランジスタPMT1及びPchMOSトランジスタPMT2を用い、増幅動作するトランジスタにNchMOSトランジスタNMT1及びNchMOSトランジスタNMT2を用いているが必ずしもこれに限定されるものではない。例えば、図6に示す変形例の受光回路200のように電流発生部にNchMOSトランジスタNMT1及びNchMOSトランジスタNMT2を用い、増幅動作するトランジスタにPchMOSトランジスタPMT2を用いてもよい。具体的には、受光回路200には、電流源4、トランスインピーダンスアンプ30、出力回路40、NchMOSトランジスタNMT20、及び端子Padoが設けられる。トランスインピーダンスアンプ30には、フォトダイオード3、PchMOSトランジスタPMT1、NchMOSトランジスタNMT1、及び帰還抵抗Rfが設けられる。出力回路40には、PchMOSトランジスタPMT2及びNchMOSトランジスタNMT2が設けられる。フォトダイオード3は、高電位側電源VddとノードN2の間に設けられる。フォトダイオード3で光電変換された電気信号はPchMOSトランジスタPMT1のゲートに入力され、トランスインピーダンスアンプ30の出力信号ノードN3の信号はPchMOSトランジスタPMT2のゲートに入力され、ドレイン側ノードN4から出力信号Soutが出力される。また、本実施形態では、帰還抵抗Rfbを有するトランスインピーダンスアンプ1を使用しているが、必ずしもトランスインピーダンスアンプに帰還抵抗が1つ設けられているとは限らない。たとえば、複数の帰還抵抗を直列接続させてもよい。第二の実施形態次に、本発明の第二の実施形態に係る受光回路について、図面を参照して説明する。図4は受光回路の構成を示す回路図である。本実施形態では、帰還抵抗を省略している。以下、第一の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。図4に示すように、受光回路91には、負荷回路1a、出力回路2、電流源4、PchMOSトランジスタPMT20、及び端子Padoが設けられる。受光回路91はCMOS技術で構成され、光結合回路としてのフォトカプラ、光ファイバリンクの光受信装置等に使用される。受光回路91は、バッファロジック構成の受光回路である。負荷回路1aには、フォトダイオード3、PchMOSトランジスタPMT1、及びNchMOSトランジスタNMT1が設けられる。NchMOSトランジスタNMT1は、ドレイン第一の端子がノードN2内部出力端子に接続され、ゲート制御端子がノードN2内部出力端子及びフォトダイオード3のカソードに接続され、ソース第二の端子が低電位側電源接地電位Vssに接続される。NchMOSトランジスタNMT1は、ドレインノードN2側から負荷回路1aの出力を出力回路2に出力する。受光回路91では、電流I1、電流I3、NchMOSトランジスタNMT1のゲート幅W1/ゲート長L1、NchMOSトランジスタNMT2のゲート幅W2/ゲート長L2を適切な値に設定し、フォトダイオード3に光信号が入力されない場合、電流I2>電流I3になるように設定している。電流I2>電流I3に設定されているので、NchMOSトランジスタNMT2がリニア領域で動作するので、出力信号SoutがLowレベルとなる。このとき、NchMOSトランジスタNMT2に流れる電流は電流I3となる。受光回路91では、フォトダイオード3に光信号が入力された場合、NchMOSトランジスタNMT1に流れる電流は電流I1から電流Ip分引いた値となる。NchMOSトランジスタNMT1とカレントミラー回路を構成するNchMOSトランジスタNMT2に流れる電流I2も小さくなりI2<I3、PchMOSトランジスタPMT2がリニア領域で動作するので、出力信号SoutはHighレベルとなる。このとき、PchMOSトランジスタPMT2に流れる電流は電流I2となる。フォトダイオード3に光信号が入力されない場合の消費電流Is1b、フォトダイオード3に光信号が入力されて出力信号Soutが切り替わったときの消費電流Is2bは、Is1b=I0I1I3式6Is2b=I0I1I2式7と表される。第一の実施形態と同様に、本実施形態の受光回路91では比較例の受光回路100よりも消費電流を削減することができる。次に、フォトダイオード3の光電流で計算される切り替え電流Ipthについて説明する。NchMOSトランジスタNMT1及びNMT2の閾値電圧Vt、ノードN2の電圧V1、電流I1、電流I2、電流Ip、NchMOSトランジスタNMT1のゲート幅W1/ゲート長L1、NchMOSトランジスタNMT2のゲート幅W2/ゲート長L2、比例乗数をK’と表すと、電圧V1はと表すことができる。電流I2は、と表すことができる。電流I2が電流I3と等しくなるときの電流Ipを閾値電流Ipthとすると、閾値電流Ipthは、と表すことができる。上述したように、本実施形態の受光回路では、負荷回路1a、出力回路2、電流源4、PchMOSトランジスタPMT20、及び端子Padoが設けられる。負荷回路1aには、フォトダイオード3、PchMOSトランジスタPMT1、及びNchMOSトランジスタNMT1が設けられる。出力回路2には、PchMOSトランジスタPMT2及びNchMOSトランジスタNMT2が設けられる。受光回路91には、コンパレータや基準電圧発生回路などが設けられていない。このため、受光回路91の回路構成を簡素化し、消費電流を削減することができる。したがって。受光回路91が搭載された電子機器を低消費電力化することができる。第三の実施形態次に、本発明の第三の実施形態に係る受光回路について、図面を参照して説明する。図5は受光回路の構成を示す回路図である。本実施形態では、トランスインピーダンスアンプと出力回路の間にソースフォロア回路を設けている。以下、第一の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。図5に示すように、受光回路92には、トランスインピーダンスアンプ1b、ソースフォロア回路8、出力回路2b、電流源4、PchMOSトランジスタPMT20、及び端子Padoが設けられる。受光回路92はCMOS技術で構成され、光結合回路としてのフォトカプラ、光ファイバリンクの光受信装置等に使用される。トランスインピーダンスアンプ1bには、フォトダイオード3、PchMOSトランジスタPMT1、NchMOSトランジスタNMT1、及び帰還抵抗Rfが設けられる。帰還抵抗Rfは、一端がノードN2及びフォトダイオード3のカソードに接続され、他端がノードN22に接続される。PchMOSトランジスタPMT1は、ソース第一の端子が高電位側電源Vddに接続され、ゲート制御端子がPchMOSトランジスタPMT20のゲートに接続され、ドレイン第二の端子がノードN21に接続される。NchMOSトランジスタNMT1は、ドレイン第一の端子がノードN21に接続され、ゲート制御端子がノードN2及びフォトダイオード3のカソードに接続され、ソース第二の端子が低電位側電源接地電位Vssに接続される。ソースフォロア回路8には、NchMOSトランジスタNMT21とNchMOSトランジスタNMT22が設けられる。NchMOSトランジスタNMT21は、ドレイン第一の端子が高電位側電源Vddに接続され、ゲート制御端子がノードN21に接続され、ソース第二の端子がノードN22に接続される。NchMOSトランジスタNMT22は、ドレイン第一の端子がノードN22に接続され、ゲート制御端子にバイアス電圧Vbiasが印加され、ソース第二の端子が低電位側電源接地電位Vssに接続される。NchMOSトランジスタNMT22は、バイアス電圧Vbiasにより定電流電源として動作する。出力回路2bには、PchMOSトランジスタPMT2及びNchMOSトランジスタNMT2が設けられる。PchMOSトランジスタPMT2は、ソース第一の端子が高電位側電源Vddに接続され、ゲート制御端子がPchMOSトランジスタPMT20のゲートに接続され、ドレイン第二の端子がノードN23に接続される。NchMOSトランジスタNMT2は、ドレイン第一の端子がノードN23に接続され、ゲート制御端子がノードN22に接続され、ソース第二の端子が低電位側電源接地電位Vssに接続される。NchMOSトランジスタNMT2は、ドレインノードN23側から出力信号Soutを出力端子である端子Padoに出力する。受光回路92では、電流発生部としてのPchMOSトランジスタPMT1に発生した信号をノードN22から出力する手段として縦続接続されるNchMOSトランジスタNMT21及びNchMOSトランジスタNMT22から構成されるソースフォロア回路8を用いている。ソースフォロア回路8を設けるとオープンループゲインを増大することができ、第一の実施形態の受光回路90よりも周波数特性を向上することができる。上述したように、本実施形態の受光回路では、トランスインピーダンスアンプ1b、ソースフォロア回路8、出力回路2b、電流源4、PchMOSトランジスタPMT20、及び端子Padoが設けられる。トランスインピーダンスアンプ1bには、フォトダイオード3、PchMOSトランジスタPMT1、NchMOSトランジスタNMT1、及び帰還抵抗Rfが設けられる。ソースフォロア回路8には、NchMOSトランジスタNMT21とNchMOSトランジスタNMT22が設けられる。出力回路2bには、PchMOSトランジスタPMT2及びNchMOSトランジスタNMT2が設けられる。受光回路92には、コンパレータや基準電圧発生回路などが設けられていない。ソースフォロア回路8は、オープンループのゲインを増大する。このため、第一の実施形態と同様な効果の他に、受光回路92の周波数特性を向上することができる。なお、実施形態で示す受光回路をゲート絶縁膜がシリコン酸化膜SiO2膜からなるMOSmetaloxidesemiconductorトランジスタで構成しているが、ゲート絶縁膜がNO膜、ONO膜、HfO膜等のHighKゲート絶縁膜等の絶縁膜からなるMISmetalinsulatorsemiconductorトランジスタで構成してもよい。また、実施形態で示す受光回路の構成をNchMOSトランジスタをPchMOSトランジスタに変更し、PchMOSトランジスタをNchMOSトランジスタに変更してもよい。また、切り替え電流Ipthにヒステリシスを持たせるためのMOSトランジスタを追加してもよい。また、カレントミラー回路を構成するPchMOSトランジスタをPNPトランジスタで構成してもよい。この場合、受光回路はBiCMOS構成となる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。