ダイナミックランダムアクセスメモリアレイにアクセスする方法であって、前記DRAMアレイの第1の行の第1の部分にアクセスするステップであって、前記第1の部分のビット幅が前記第1の行のビット幅未満であるステップと、1つまたは複数の誤りを求めて前記第1の部分を分析するステップと、1つまたは複数の誤りが検出される場合、訂正された第1の部分を形成するように、前記1つまたは複数の誤りを訂正するステップと、前記訂正された第1の部分を、前記第1の行に選択的にライトバックするステップとを含む方法。前記第1の部分において誤りが検出されない場合、前記第1の部分のライトバックを防止する、請求項1に記載の方法。前記DRAMアレイにアクセスするステップが、第1の期間中に自己リフレッシュ動作にアクセスするステップを含む、請求項1に記載の方法。自己訂正動作が前記第1の期間中に実施される、請求項3に記載の方法。前記第1の行中の前記第1の部分に関連付けられた誤り訂正コードビットを記憶するステップと、前記ECCビットを使って前記第1の部分における誤りを検出するステップとをさらに含む、請求項1に記載の方法。前記第1の部分が8ビットのデータを含み、1ECCビットが、前記第1の行が8ECCビットおよび64ビットのデータを含むように前記第1の部分に関連付けられる、請求項5に記載の方法。前記第1の行の部分に列アドレスを関連付けるステップと、前記列アドレスを、前記第1の行の第2の部分をポイントするようにアップデートするステップと、前記第2の部分にアクセスするステップと、1つまたは複数の誤りを求めて前記第2の部分を分析し、誤りが検出される場合、前記1つまたは複数の誤りを訂正して、訂正された第2の部分を形成するステップと、前記訂正された第2の部分を、前記第1の行に選択的にライトバックするステップとをさらに含む、請求項1に記載の方法。前記第1の行のすべての部分について繰り返される、請求項7に記載の方法。前記DRAMアレイのすべての行について繰り返される、請求項8に記載の方法。追跡期間内に前記DRAMアレイにおいて検出された誤りの数を追跡するステップと、前記追跡期間内に検出された誤りの前記数に基づいて、前記DRAMアレイにアクセスする最適な頻度を決定するステップとをさらに含む、請求項1に記載の方法。特定の動作温度についての誤りの前記数を追跡するステップと、前記特定の動作温度についての前記最適な頻度を決定するステップとをさらに含む、請求項10に記載の方法。前記DRAMアレイが、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定ロケーションデータユニット、およびコンピュータからなる群から選択されたデバイスに統合される、請求項1に記載の方法。ダイナミックランダムアクセスメモリアレイであって、第1の行と、前記第1の行の第1の部分における1つまたは複数の誤りを検出するための論理部であって、前記第1の部分のビット幅が前記第1の行のビット幅未満である論理部と、前記第1の部分において誤りが検出される場合、訂正された第1の部分を形成するために、誤りを訂正するための論理部と、前記訂正された第1の部分を、前記第1の行に選択的にライトバックするための論理部とを備えるDRAMアレイ。前記第1の部分において誤りが検出されない場合、前記第1の部分のライトバックを防止するための論理部をさらに備える、請求項13に記載のDRAMアレイ。第1の期間内に自己リフレッシュ動作を実施するための論理部を備える、請求項13に記載のDRAMアレイ。前記第1の期間内に自己訂正動作を実施するための論理部をさらに備える、請求項15に記載のDRAMアレイ。前記第1の部分に関連付けられた誤り訂正コードビットをさらに備え、前記ECCビットが、前記第1の行に記憶され、前記第1の部分に対して誤り検出を実施するのに使われる、請求項13に記載のDRAMアレイ。前記第1の部分が8ビットのデータを含み、1ECCビットが、前記第1の行が8ECCビットおよび64ビットのデータを含むように前記第1の部分に関連付けられる、請求項17に記載のDRAMアレイ。前記第1の行の部分に関連付けられた列アドレスと、前記第1の行の前記部分に対応する列アドレスをステップスルーするための論理部と、前記部分の各々に対して誤り検出を実施するための論理部と、前記部分において誤りが検出される場合、訂正された部分を形成するために誤り訂正を実施するための論理部と、前記訂正された部分を、前記第1の行に選択的にライトバックするための論理部とをさらに備える、請求項13に記載のDRAMアレイ。前記DRAMアレイの各行をステップスルーするための論理部をさらに備える、請求項19に記載のDRAMアレイ。追跡期間内に前記DRAMアレイにおいて検出された誤りの数を追跡するための論理部と、前記追跡期間内に検出された誤りの前記数に基づいて、前記DRAMアレイにアクセスする最適な頻度を決定するための論理部とをさらに備える、請求項13に記載のDRAMアレイ。特定の動作温度についての誤りの前記数を追跡するための論理部と、前記特定の動作温度についての前記最適な頻度を決定するための論理部とをさらに備える、請求項21に記載のDRAMアレイ。少なくとも1つの半導体ダイに統合される、請求項13に記載のDRAMアレイ。セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定ロケーションデータユニット、およびコンピュータからなる群から選択されたデバイスに統合される、請求項13に記載のDRAMアレイ。ダイナミックランダムアクセスメモリアレイであって、前記DRAMアレイの第1の行の第1の部分にアクセスするための手段であって、前記第1の部分のビット幅が前記第1の行のビット幅未満である手段と、1つまたは複数の誤りを求めて前記第1の部分を分析するための手段と、1つまたは複数の誤りが検出される場合、前記1つまたは複数の誤りを訂正して、訂正された第1の部分を形成するための手段と、前記訂正された第1の部分を、前記第1の行に選択的にライトバックするための手段とを備えるDRAMアレイ。前記第1の部分において誤りが検出されない場合、前記第1の部分のライトバックを防止するための手段を備える、請求項25に記載のDRAMアレイ。第1の期間内に自己リフレッシュ動作を実施するための手段を備える、請求項25に記載のDRAMアレイ。前記第1の期間内に自己訂正動作を実施するための手段をさらに備える、請求項27に記載のDRAMアレイ。前記第1の行中の前記第1の部分に関連付けられ、前記DRAMアレイに記憶される誤り訂正および誤り検出のための手段をさらに備える、請求項25に記載のDRAMアレイ。前記第1の行の部分に列アドレスを関連付けるための手段と、前記列アドレスを、前記第1の行の第2の部分をポイントするようにアップデートするための手段と、前記第2の部分にアクセスするための手段と、1つまたは複数の誤りを求めて前記第2の部分を分析するための手段、および誤りが検出された場合、前記1つまたは複数の誤りを訂正して、訂正された第2の部分を形成するための手段と、前記訂正された第2の部分を、前記第1の行に選択的にライトバックするための手段とをさらに備える、請求項25に記載のDRAMアレイ。追跡期間内に前記DRAMアレイにおいて検出された誤りの数を追跡するための手段と、前記追跡期間内に検出された誤りの前記数に基づいて、前記DRAMアレイにアクセスする最適な頻度を判断するための手段とをさらに備える、請求項25に記載のDRAMアレイ。特定の動作温度についての誤りの前記数を追跡するための手段と、前記特定の動作温度についての前記最適な頻度を判断するための手段とをさらに備える、請求項31に記載のDRAMアレイ。少なくとも1つの半導体ダイに統合される、請求項25に記載のDRAMアレイ。セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定ロケーションデータユニット、およびコンピュータからなる群から選択されたデバイスに統合される、請求項25に記載のDRAMアレイ。プロセッサによって実行されると、前記プロセッサに、動的ランダムアクセスメモリアレイにアクセスするための動作を実施させるコードを備えるコンピュータ可読記録媒体であって、前記DRAMアレイの第1の行の第1の部分にアクセスするためのコードであって、前記第1の部分のビット幅が前記第1の行のビット幅未満であるコードと、1つまたは複数の誤りを求めて前記第1の部分を分析するためのコードと、1つまたは複数の誤りが検出される場合、訂正された第1の部分を形成するように、前記1つまたは複数の誤りを訂正するためのコードと、前記訂正された第1の部分を、前記第1の行に選択的にライトバックするためのコードとを備えるコンピュータ可読記録媒体。前記第1の部分において誤りが検出されない場合、前記第1の部分のライトバックを防止するためのコードをさらに備える、請求項35に記載のコンピュータ可読記録媒体。第1の期間内に自己リフレッシュ動作を実施するためのコードを備える、請求項35に記載のコンピュータ可読記録媒体。前記第1の期間内に自己訂正動作を実施するためのコードをさらに備える、請求項37に記載のコンピュータ可読記録媒体。前記第1の行中の前記第1の部分に関連付けられた誤り訂正および誤り検出のためのコードをさらに備える、請求項35に記載のコンピュータ可読記録媒体。前記第1の行の部分に列アドレスを関連付けるためのコードと、前記列アドレスを、前記第1の行の第2の部分をポイントするようにアップデートするためのコードと、前記第2の部分にアクセスするためのコードと、1つまたは複数の誤りを求めて前記第2の部分を分析するためのコード、および誤りが検出される場合、前記1つまたは複数の誤りを訂正して、訂正された第2の部分を形成するためのコードと、前記訂正された第2の部分を、前記第1の行に選択的にライトバックするためのコードとをさらに備える、請求項35に記載のコンピュータ可読記録媒体。追跡期間内に前記DRAMアレイにおいて検出された誤りの数を追跡するためのコードと、前記追跡期間内に検出された誤りの前記数に基づいて、前記DRAMアレイにアクセスする最適な頻度を決定するためのコードとをさらに備える、請求項35に記載のコンピュータ可読記録媒体。特定の動作温度についての誤りの前記数を追跡するためのコードと、前記特定の動作温度についての前記最適な頻度を決定するためのコードとをさらに備える、請求項41に記載のコンピュータ可読記録媒体。少なくとも1つの半導体ダイに統合される、請求項35に記載のコンピュータ可読記録媒体。前記デバイスが統合される、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに備える、請求項35に記載のコンピュータ可読記録媒体。ダイナミックランダムアクセスメモリアレイにアクセスする方法であって、前記DRAMアレイの第1の行の第1の部分にアクセスするためのステップであって、前記第1の部分のビット幅が前記第1の行のビット幅未満であるステップと、1つまたは複数の誤りを求めて前記第1の部分を分析するためのステップと、1つまたは複数の誤りが検出される場合、訂正された第1の部分を形成するように、前記1つまたは複数の誤りを訂正するためのステップと、前記訂正された第1の部分を、前記第1の行に選択的にライトバックするためのステップとを含む方法。前記第1の部分において誤りが検出されない場合、前記第1の部分のライトバックを防止するためのステップを含む、請求項45に記載の方法。前記DRAMアレイにアクセスするためのステップが、第1の期間中に自己リフレッシュ動作にアクセスするためのステップを含む、請求項45に記載の方法。自己訂正動作が前記第1の期間中に実施される、請求項47に記載の方法。前記第1の行中の前記第1の部分に関連付けられた誤り訂正コードビットを記憶するためのステップと、前記ECCビットを使って前記第1の部分における誤りを検出するためのステップとをさらに含む、請求項45に記載の方法。前記第1の部分が8ビットのデータを含み、1ECCビットが、前記第1の行が8ECCビットおよび64ビットのデータを含むように前記第1の部分に関連付けられる、請求項49に記載の方法。前記第1の行の部分に列アドレスを関連付けるためのステップと、前記列アドレスを、前記第1の行の第2の部分をポイントするようにアップデートするためのステップと、前記第2の部分にアクセスするためのステップと、1つまたは複数の誤りを求めて前記第2の部分を分析するためのステップ、および誤りが検出される場合、前記1つまたは複数の誤りを訂正して、訂正された第2の部分を形成するためのステップと、前記訂正された第2の部分を、前記第1の行に選択的にライトバックするためのステップとをさらに含む、請求項45に記載の方法。前記第1の行のすべての部分について繰り返される、請求項51に記載の方法。前記DRAMアレイのすべての行について繰り返される、請求項52に記載の方法。追跡期間内に前記DRAMアレイにおいて検出された誤りの数を追跡するためのステップと、前記追跡期間内に検出された誤りの前記数に基づいて、前記DRAMアレイにアクセスする最適な頻度を決定するためのステップとをさらに含む、請求項45に記載の方法。特定の動作温度についての誤りの前記数を追跡するためのステップと、前記特定の動作温度についての前記最適な頻度を判断するためのステップとをさらに含む、請求項54に記載の方法。したがって、当該分野において、様々なメモリ読取り書込み動作、リフレッシュ動作ならびに誤り検出および訂正動作中に招かれる、DRAMアレイの電力消費を最小限にする必要がある。例示的な実施形態は、動的ランダムアクセスメモリアレイの低電力の合成自己リフレッシュおよび自己訂正のためのシステムおよび方法を対象とする。たとえば、例示的な実施形態は、DRAMアレイの第1の行の第1の部分にアクセスすること、1つまたは複数の誤りを求めて第1の部分を分析することであって、第1の部分のビット幅が第1の行のビット幅未満であることを含む、動的ランダムアクセスメモリアレイにアクセスする方法を対象とする。1つまたは複数の誤りが検出される場合、1つまたは複数の誤りを訂正して、訂正された第1の部分を形成し、訂正された第1の部分を第1の行に選択的にライトバックする。誤りが検出されない場合、第1の行への、第1の部分のライトバックを防止する。別の例示的な実施形態は、第1の行と、第1の行の第1の部分における1つまたは複数の誤りを検出するための論理であって、第1の部分のビット幅が第1の行のビット幅未満である論理とを備える動的ランダムアクセスメモリアレイを対象とする。第1の部分において誤りが検出される場合、訂正された第1の部分を形成するために、誤りを訂正するための論理と、訂正された第1の部分を第1の行に選択的にライトバックするための論理とを備える。誤りが検出されない場合、第1の行への、第1の部分のライトバックを防止するための論理を備える。さらに別の例示的な実施形態は、DRAMアレイの第1の行の第1の部分にアクセスするための手段と、1つまたは複数の誤りを求めて第1の部分を分析するための手段であって、第1の部分のビット幅が第1の行のビット幅未満である手段とを備える、動的ランダムアクセスメモリアレイを対象とする。1つまたは複数の誤りが検出される場合、1つまたは複数の誤りを訂正して、訂正された第1の部分を形成するための手段と、訂正された第1の部分を第1の行に選択的にライトバックするための手段とを備える。誤りが検出されない場合、第1の行への、第1の部分のライトバックを防止するための手段を備える。同様に、別の例示的な実施形態は、プロセッサによって実行されると、プロセッサに、動的ランダムアクセスメモリアレイにアクセスするための動作を実施させるコードを備える非一時的コンピュータ可読記憶媒体を対象とし、非一時的コンピュータ可読記憶媒体は、DRAMアレイの第1の行の第1の部分にアクセスするためのコードと、1つまたは複数の誤りを求めて第1の部分を分析するためのコードであって、第1の部分のビット幅が第1の行のビット幅未満であるコードとを備える。1つまたは複数の誤りが検出される場合、1つまたは複数の誤りを訂正して、訂正された第1の部分を形成するためのコードと、訂正された第1の部分を第1の行に選択的にライトバックするためのコードとを備える。誤りが検出されない場合、第1の行への、第1の部分のライトバックを防止するためのコードを備える。さらに別の例示的な実施形態は、DRAMアレイの第1の行の第1の部分にアクセスするためのステップと、1つまたは複数の誤りを求めて第1の部分を分析するためのステップであって、第1の部分のビット幅が第1の行のビット幅未満であるステップとを含む、動的ランダムアクセスメモリアレイにアクセスする方法を対象とする。1つまたは複数の誤りが検出される場合、1つまたは複数の誤りを訂正して、訂正された第1の部分を形成するためのステップと、訂正された第1の部分を第1の行に選択的にライトバックするためのステップとを含む。誤りが検出されない場合、第1の行への、第1の部分のライトバックを防止するためのステップを含む。添付の図面は、様々な実施形態の説明を助けるために提示され、実施形態の限定ではなく実施形態の説明のためのみに示されている。本発明の態様は、以下の説明および特定の実施形態を対象とする関連する図面において、開示される。本発明の範囲から逸脱することなく代替的な実施形態を考案することができる。さらに、本明細書で論じる様々な実施形態の関連する詳細を不明瞭にしないように、様々な実施形態のよく知られている要素については詳細に説明しないか、または省略する。例示的なという言葉は、一例、実例または例示としてを意味するために本明細書で使用される。例示的として本明細書で説明する任意の実施形態は、必ずしも他の実施形態よりも好ましいまたは有利であると解釈されない。同様に、実施形態または本発明の実施形態という用語は、すべての実施形態が、論じられた特徴、利点または動作モードを含むことを必要としない。本明細書で使用する用語は、特定の実施形態について説明するためのものにすぎず、様々な実施形態を限定するものではない。本明細書で使用する単数形a、an、およびtheは、文脈が別段に明確に示すのでなければ、複数形をも含むものとする。さらに、備える、備えている、含む、およびまたは、含んでいるという用語は、本明細書で用いられる場合、述べられた特徴、整数、ステップ、動作、要素、およびまたは、構成要素の存在を指定するが、1つもしくは複数の他の特徴、整数、ステップ、動作、要素、構成要素、およびまたは、これらの群の存在または追加を排除しないことが理解されよう。さらに、多くの実施形態が、たとえば、コンピューティングデバイスの要素によって実施されるべき一連のアクションに関して説明される。本明細書で説明する様々なアクションは、特定の回路によって、1つもしくは複数のプロセッサによって実行されるプログラム命令によって、または両方の組合せによって実施できることを認識されよう。さらに、本明細書で説明するこれらの一連のアクションは、実行時に、関連するプロセッサに本明細書で説明する機能を実施させるコンピュータ命令の対応するセットを記憶した、任意の形式のコンピュータ可読記憶媒体内で全体として具現化されるものと見なすことができる。したがって、本発明の様々な態様は、すべてが請求する主題の範囲内に入ることが企図されているいくつかの異なる形式で具現化され得る。さらに、本明細書で説明する実施形態ごとに、そのような実施形態の対応する形式を、たとえば、記載の動作を実施するように構成された論理として本明細書で説明することがある。概して、例示的な実施形態は、低電力の自己リフレッシュおよび自己訂正能力をもつDRAMシステムを対象とする。従来のDRAMシステムとは異なり、自己リフレッシュおよび自己訂正動作は、DRAMシステムのDRAMアレイへの読取りおよび書込みアクセスの削減を必要とする合成動作に統合され得る。合成された自己リフレッシュおよび自己訂正は、CPUまたは他のバスマスタによって指令される、規則正しくスケジュールされた読取りおよび書込み動作とは別に実施することができ、そうすることによって、これらの規則正しくスケジュールされた読取りおよび書込み動作の待ち時間が確実に影響を受けないようにする。その上、DRAMアレイの特定の行で誤りが検出されない場合はデータのライトバックが防止されるように、自己訂正中に部分的ライトバック動作が選択的に実施され得る。さらに、ライトバック動作は、訂正を必要とするデータセグメントのみが、DRAMアレイにライトバックされる必要があるようにセグメント化することができ、したがって、訂正を必要としないデータセグメントの不必要なライトバックにかかる電力を節約する。したがって、以下でさらに詳しく見られるように、自己リフレッシュおよび自己訂正動作中にDRAMアレイの各行をステップスルーするための行デコーダに加え、DRAMアレイ中のデータセグメント列の中を解析するための微調整された論理が使われ得る。例示的な実施形態は、DRAMシステムが操作される温度も監視し、そうすることによって、動作温度に基づいて、自己リフレッシュおよび自己訂正動作を実施するための適切な頻度を決定することができる。実施形態は、埋込みDRAMアレイに関して記載するが、開示するシステムおよび技法は、埋込みDRAMシステムに限定されるのではなく、独立型DRAMシステム、ならびにDRAMデバイスの他の実装形態に容易に拡張され得ることが理解されよう。例示的なDRAMシステムについて、ここで図1~図5を参照して説明する。図1は、トランジスタ106およびコンデンサ108を備える従来のDRAMセル100を示す。トランジスタ106は、ワードライン102がアクティブ化されるとオンにされ、ビットライン列ライン104上の情報をコンデンサ108に伝導する。その後、情報は、コンデンサ108に記憶される。図2を参照すると、埋込みDRAMシステム200が示されている。DRAMシステム200は、DRAMセル100などのDRAMセルから形成されるDRAMアレイ202を備える。説明のための例において、DRAMアレイ202は、各行において、64ビットまたは8データバイト、すなわちバイト0~バイト7を備え、1ECCビットが各データバイトごとに加えられるものとして説明される。DRAMアレイ202は、1K個のそのような行を備える。ただし、開示する実施形態は、いかなる形でも、特定のデータサイズまたはECCビットに限定されるものと解釈するべきではない。たとえば、DRAMアレイ202は、1MBのDRAMアレイの行が、データサイズが1KBのワードラインおよび1K個のそのようなワードラインをもつように、DRAMアレイ202などの16アレイからなる1MBアレイなど、より大きいDRAMアレイの一部でよい。1MBアレイのサイズは、64ビットまたは8データバイトごとに8ECCビットを含むように適切に拡大される。図2に示すように、8ECCビットを、8データバイト、すなわちバイト0~バイト7とともに1ECCバイトとしてDRAMアレイ202内に記憶することができる。8データバイトを、CPUまたは他のバスマスタなどの外部ソースから受信し、入力レジスタDin220に一時的に記憶することができる。ECCバイトは、ECCエンコーダ214によって計算することができる。8データバイト、すなわちバイト0~バイト7とともにECCバイトを備える72ビットフィールドが、次いで、書込みドライバIOセンス増幅器206を使用してDRAMアレイ202に書き込まれ得る。行デコーダ204は、10ビットフィールド、すなわちXRA90を復号することによって、DRAMアレイ202内の特定のワードラインをアクティブ化するように構成され得る。1024または1Kワードラインは、フィールドXRA90によって符号化され得る。節電し、不必要なトグルを防止するために、ワードラインのアクティブ化を、ワードライン制御論理、すなわちWL制御208によってゲートすることができる。リフレッシュカウンタ210は、行カウンタ240を備える。行カウンタ240は、リフレッシュサイクルにわたって、DRAMアレイ202中の各ワードラインを順にアクティブ化するために、XRA90において符号化された値0~1023をステップスルーするように構成され得る。コマンドレジスタ224は、CPUまたは他のバスマスタから命令を受信し、コマンドデコーダ218に転送することができる。コマンドデコーダ218はその後、リフレッシュカウンタ210に、コマンドsrefを使って自己リフレッシュモードで実施するよう指令することができ、このモードで、リフレッシュカウンタ210は本質的に、自己リフレッシュサイクルごとに、行カウンタ240に、1024本のワードラインの各ワードラインをステップスルーさせるように動作する。代替的に、コマンドデコーダ218は、リフレッシュカウンタ210に、コマンドレジスタ224において受信された命令、およびアドレスレジスタ226から引き出された行アドレスに基づいて特定のワードラインをアクティブ化するよう指令することができる。図1~図2を組み合わせて参照すると、ワードライン230のアクティブ化により、ワードライン230に結合された各DRAMセル100のトランジスタ106が有効にアクティブ化される。ワードラインのアクティブ化につながる動作は、読取り動作と書込み動作の両方に共通である。一般に、ワードライン230に対するリフレッシュ動作は、アクティブ化されたトランジスタ106、列ライン104および書込みドライバIOセンスアンプ206を介した、ワードライン230に結合された各DRAMセル100のコンデンサ108からの読出しと、一時記憶レジスタへのデータの記憶と、一時記憶レジスタから、列104およびアクティブ化されたトランジスタ106を介した、コンデンサ108へのデータのライトバックとを伴うことになる。ワードライン230は、このリフレッシュ動作を通じてハイに保たれる。後でさらに詳しく説明するように、例示的な実施形態は、ワードライン230がアクティブ化されている間、リフレッシュサイクルの終了時にDRAMアレイ202にデータがライトバックされる前に、自己訂正プロセスもリフレッシュ動作に統合されるという点で、この通常のリフレッシュ動作からは逸脱する。例示的な実施形態はまた、データが、ワードライン230全体よりも小さいセグメント中のDRAMアレイ202に選択的にライトバックされるだけであるという点で、通常のリフレッシュ動作から逸脱する。さらに、節電するためには、誤りが検出され得るデータセグメントのみを、ライトバックされるように構成すればよい。ここで図2を参照すると、リフレッシュカウンタ210は、DRAMアレイ202の列をステップスルーするための列カウンタ250も備える。列カウンタ250は、符号化されたビットXCA30を使って、ECCバイトおよび8データバイト、すなわちバイト0~バイト7を含む、9バイトのサイズの列をステップスルーするように構成され得る。書込みドライバIOセンスアンプ206は、XCA30によって示される、特定のバイトについての列アドレスに基づいて、ワードライン230から一度に1バイトを読み出すことを可能にするように構成され得る。ECCバイトは、最初に読み出され、データバイト、すなわちバイト0~バイト7とともに使用するために別個に記憶され得る。代替的に、ワードライン230上のすべての9バイトは、書込みドライバIOセンスアンプ206を適切に構成することによって同時に読み出すことができる。ECCバイトおよびデータバイト、すなわちバイト0~バイト7は、読み出されると、ECCデコーダ216に送られる。ECCデコーダ216は、誤りがある場合は、ECCバイトにある対応するECCビットを使って、各データバイト、すなわちバイト0~バイト7中の誤りを検出するように構成される。ECCビットを使って誤り検出を実施するための、知られている技術を使ってよい。8データバイト、すなわちバイト0~バイト7のいずれかにおいて誤りが検出される場合、ECCデコーダ216は、誤りを含むバイトに、信号errorflag80を使ってフラグを付ければよい。errorflag80中の各ビットは、特定のデータバイト、すなわちバイト0~バイト7に索引付けして、その特定のデータバイトにおいて誤りが検出されたことを示すことができる。論理ブロック、すなわち自己訂正制御212は概して、誤り訂正のプロセスを監視する。自己訂正制御212は、コマンドレジスタ224において受信された命令に基づいて、コマンドデコーダ218によって制御されてもよく、自己訂正制御212は、自己リフレッシュ動作中に自己訂正を実施するためにより自律的に動作するように構成されてもよい。リフレッシュカウンタ210に送られる同じコマンドsrefを使って、自己訂正制御212に、自己リフレッシュモード中に自己訂正を実施するよう指令することができる。ある実施形態では、ワードライン230が自己リフレッシュ動作中に依然としてハイに保たれている間、自己訂正制御212は、信号errorflag80をECCデコーダ216から受信することができる。フラグを付けられたバイトがある場合は、バイト0~バイト7のうちのどのバイトが、誤りを含むものとしてフラグを付けられたかに基づいて、自己訂正制御212は、誤りを有し得る特定のバイトに対して選択的訂正およびライトバックプロセスを開始することができる。たとえば、信号errorflag80中の適切なビット、たとえばerrorflag0をアサートすることによって、バイト0が、誤りを含むものとしてフラグを付けられた場合、自己訂正制御212は、bytectrl0のみがアサートされる信号bytectrl80を生成して、バイト0が訂正された後、バイト0のみが、ワードライン230にライトバックされる必要があることを示す。ECCビットを使って検出された誤りを訂正するための知られている技術を用いることができるが、ここでは詳しく説明しない。ある実施形態では、ECCデコーダ216は、少なくとも1つのバイトがライトバックされる必要があることを示すwriteback信号を自己訂正制御212から受信すると、バイト0における誤りを訂正するように構成され得る。一方、ECCデコーダ216が、8データバイト、すなわちバイト0~バイト7のいずれにおいても誤りを以前に検出していなかった場合、errorflag80のすべてのビットが、いずれのデータバイトにおいても誤りなしを示すようにアサート停止され、自己訂正制御212は、どのライトバック動作も実施される必要がないことを示すように、writeback信号をアサート停止する。信号bytectrl80はまた、この場合、すべてのバイトに対するライトバックを不能にする。言い換えると、ライトバック動作は、誤りを含み得るデータバイトに対してのみ実施され、データバイトのいずれにおいても誤りが検出されない場合、データバイトのうちのどれも、自己訂正プロセスにおいてライトバックされない。例示的な実施形態において、正しいデータを含む、ECCデコーダ216の出力は、一時レジスタ228に記憶し、次いで、bytectrl80の制御下で、書込みドライバIOセンスアンプ206を通してワードライン230にライトバックすることができる。書込みドライバIOセンスアンプ206は、バイトサイズセグメントでのデータのライトバックを可能にするように適切に構成される。見ると分かるように、誤りを含み得るデータバイトのみが、合成された自己リフレッシュおよび自己訂正動作中に訂正され、ライトバックされる。ライトバックがある場合、ライトバックが完了されると、ワードライン230がアサート停止される。リフレッシュカウンタ210は、行カウンタ240に、DRAMアレイ202の次の行に増分するよう指令し、このプロセスは、1024行すべてが合成自己リフレッシュおよび自己訂正動作を受けるまで繰り返される。ECCデコーダ216からデータを抽出し、レジスタDout222を使ってDRAMシステムからデータを読み出すことによって、外部読取り要求へのサービス提供も上記プロセスに統合され得ることが理解されよう。様々なプロセスのためのタイミングは、clk201などのシステムクロックから発信され得る。ここで図3を参照すると、自己リフレッシュおよび自己訂正に関して上述した様々なプロセスの間のタイミング関係を詳述する概略タイミング図が示されている。タイミング図300には、システムクロック、すなわちclk201の選択サイクルが示されている。コマンド304が、コマンドデコーダ218から受信される。時刻330に、コマンドsref306がアサートされ、本質的に、合成自己リフレッシュおよび自己訂正動作をアクティブ化する。図示する例では、時刻340に、XRA90を通して、ワードラインWL310が選択される。その時点で、ワードライン310中の8データバイトのうちのバイトkが、信号XCA30によってハイライトされる。間もなく、ビットラインBLBL308が、バイトkのうちの特定のビットを読み取るために、時間344でアクティブ化される。ECCデコーダ216は、バイトkを受信し、時間380でビットerrorflagkをアサートすることによって、自己訂正制御212へのフラグを付けられたBLBL308によって選択されたビットにおける誤りをバイトkが含むことを検出する。自己訂正制御212は、信号writebackをアサートし、誤りデコーダ216は次いで、誤りを訂正し、バイトkの訂正された値をレジスタ228に記憶する。時間390で、自己訂正制御212は、レジスタ228に記憶されているバイトkの訂正された値を、書込みドライバIOセンスアンプ206を通してワードライン310にライトバックさせるために、bytectrlkをアサートする。時間350で、バイトkにおける誤りは、ビットラインBLBL308の値の変化によって示されるように訂正される。このように、自己リフレッシュ中に、誤りが検出されたときの自己訂正の動作が示されている。図3への参照を続けると、誤りが検出されないときの、開示する実施形態の動作も示されている。時間360で、リフレッシュサイクルが、施行中であるように続けられ、ワードラインWL314が、XRA90を通して選択される。バイトmのビットラインBLBL312が、時間364で、バイトmのビットを読み出すためにアクティブ化される。ただし、この場合、誤りデコーダ216は、バイトmにおけるいかなる誤りも検出しない。したがって、どの誤りにも、信号errorflagmによりフラグは付けられず、したがって、対応するwritebackおよびbytectrlmがアサートされず、その後、時間370で、どのライトバックも実施されない。したがって、いかなる誤りも検出されないと判断されるので、無用なライトバック活動が避けられる。異なるサイクル中の以降の時点で、バイトmにおいて誤りが検出される場合、バイトmは訂正され、同時にリフレッシュもされる。したがって、図3への参照を続けると、例示的な実施形態は、DRAMアレイの第1の行の第1の部分にアクセスすることであって、第1の部分のビット幅が第1の行のビット幅未満であること、1つまたは複数の誤りを求めて第1の部分を分析すること、1つまたは複数の誤りが検出される場合、1つまたは複数の誤りを訂正して、訂正された第1の部分を形成すること、および訂正された第1の部分を第1の行に選択的にライトバックすることを含む、DRAMアレイにアクセスする方法を含む。例示的な実施形態は、DRAMアレイ202への、不必要な費用がかかるライトバック動作を防止することによって、大幅な省電力をもたらすことが分かるであろう。さらに、実施形態は、DRAMアレイにおける自己リフレッシュおよび自己訂正という2つの動作を、読出しおよびライトバックが行われる場合は共有される、効率的に統合された動作に組み合わせる。省電力も、各ワードラインのセグメント化、および選択的ライトバックの実施からマイニングされる。開示する技法は、ごくわずかなハードウェアオーバーヘッドを招くが、合成自己リフレッシュおよび自己訂正動作は、CPUまたは他のバスマスタによってDRAMアレイにおいてスケジュールされた通常の読取り書込み動作に依存せずに実施されるので、そのような通常の読取り書込み動作の待ち時間には影響しないことが諒解されよう。自己リフレッシュおよび自己訂正動作の頻度を、埋込みDRAMシステム200の動作温度に合わせるためのさらなる実施形態について、ここで説明する。動作温度は、DRAMアレイ202における誤りの出現頻度において重大な役割を果たし得ることが有利に理解されよう。概して、誤りの数は、動作温度の上昇とともに増す可能性がある。動作温度を変えることによって、多数の自己リフレッシュ自己訂正サイクルにわたってerrorflag80からマイニングされたデータにより、誤りの数と温度との間の統計関係が明らかになり得る。一定の温度で起こる可能性がある誤りの数が判断されると、その温度において、誤りを最小限にするための自己リフレッシュ自己訂正動作を実施する最適頻度が決定され得る。異なるシステムは、所与の動作温度において、誤りの影響を様々に受けやすいことが理解されよう。ここで図4A~図4Cを参照すると、自己リフレッシュ自己訂正サイクルの頻度を動作温度に最適に合わせるためのインテリジェントシステムが示されている。たとえば、図4Cは、DRAMシステムを、誤りへの感受性に基づいて分類するテーブルを示す。信号errorinfo10は、errorflag80から判断され、所与の動作温度での誤りの数に基づいて、DRAMシステムを大きく4つのカテゴリに分類する。図4Cの例では、0~4の誤りが、正常SREFモードと分類される。SREFモードは、誤りを最小限にするために、自己リフレッシュ自己訂正サイクルが実施される必要がある頻度に関連する。同様に、図4Cのテーブルは、errorinfo10によって示される誤りの数に基づいて、SREFモードを保存性1、保存性2、および極度として分類する。各SREFモードは、図4Bのグラフから適切に決定され得る、所与の温度での特定の頻度に関連する。図4Bを参照すると、各SREFモードに対する、自己リフレッシュ内部期間と温度との間の関係を示すグラフが示されている。対応する自己リフレッシュ自己訂正頻度が、自己リフレッシュ内部期間の逆として決定され得る。ここで図4Aを参照すると、図2にあるDRAMシステム200における自己リフレッシュ自己訂正サイクルの頻度を、図4B~図4Cから取得される情報に基づいて調整するためのシステムが示されている。誤りカウンタ406は、自己リフレッシュ自己訂正の、所定の多数のサイクルにわたるerrorflag80を蓄積し検討することによって、errorinfo10を出力する。温度センサ408は、DRAMシステム200の動作温度を判断する。内部発振器402は、分周器404によって調整され得るベースライン周波数を与える。分周器404は、誤りカウンタ406および温度センサ408から、それぞれerrorinfo10および動作温度を受信し、図4Cのテーブルおよび図4Bのグラフに基づいて、DRAMシステム200において自己リフレッシュ自己訂正サイクルを実施するための頻度を決定する。この情報は次いで、図2のクロック201に変換されて、DRAMシステム200の自己リフレッシュ自己訂正サイクルを適切に制御する。実施形態は、本明細書で開示されるプロセス、機能およびまたはアルゴリズムを実行するための様々な方法を含むことが諒解されよう。たとえば、図5に示すように、一実施形態は、DRAMアレイ中で自己リフレッシュ自己訂正サイクルを開始する方法を含むことができる。行カウンタの使用により、たとえば、判断された第1の行についての行アドレス、および第1の行がアクティブ化される。次に、列カウンタの使用により、たとえば、列アドレスが判断され、列アドレスを使って、アクティブ化された第1の行から、第1のワードが読み取られ、ここでワードは、1つまたは複数のバイトを含み得る。ブロック508で、ECC復号および誤り検出が、第1のワードに対して実施される。ブロック510で、誤りが検出された場合、方法はブロック512に入る。ブロック512で、誤りが訂正され、第1のワードの部分的ライトバックが、その元の場所に対して実施され、方法はブロック514に続く。ブロック510で誤りが検出されない場合、ライトバックは実施されず、方法はブロック514に入る。ブロック514で、第1の行の最後のワードをポイントしているかどうかを確かめるために列アドレスが調べられる。ブロック514で、第1の行の最後のワードに達していないと判断された場合、ブロック518で、列アドレスは、第1の行の次のワードをポイントするように増大され、方法は、ブロック506から繰り返される。ブロック514で、第1の行の最後のワードに達したと判断された場合、ブロック516で、行アドレスが増分される。ブロック520で、DRAMアレイの最後の行に達したかどうか判断され、達していない場合、方法はブロック504から繰り返す。ブロック520で、最後の行アドレスに達したと判断された場合、ブロック502で開始した自己リフレッシュ自己訂正サイクルは、ブロック522で終了する。情報および信号は、多種多様な技術および技法のいずれかを使用して表すことができることを当業者は諒解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光場または光学粒子、あるいはそれらの任意の組合せによって表され得る。さらに、本明細書で開示した実施形態に関連して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装できることを、当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップを、上記では概してそれらの機能に関して説明した。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装することができるが、そのような実装の決定は、本発明の範囲からの逸脱を生じるものと解釈すべきではない。本明細書で開示した実施形態と関連して説明した方法、シーケンス、およびまたはアルゴリズムは、ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはその2つの組合せで直接実施され得る。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CDROM、または当技術分野で知られている任意の他の形態の記憶媒体中に存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。したがって、DRAMアレイにアクセスするための方法を実施し、自己リフレッシュサイクル中の自己訂正動作を統合することによって、低電力の自己訂正を実施するコンピュータ可読媒体を、実施形態は含み得る。したがって、様々な実施形態は図示の例に限定されず、本明細書で説明した機能を実施するためのいかなる手段も様々な実施形態中に含まれる。図6は、本開示の実施形態が有利に用いられ得る例示的なワイヤレス通信システム600を示している。説明のために、図6は、3つの遠隔ユニット620、630、650および2つの基地局640を示す。図6では、ワイヤレスローカルループシステムにおいて、遠隔ユニット620は携帯電話として示され、遠隔ユニット630はポータブルコンピュータとして示され、遠隔ユニット650は定位置遠隔ユニットとして示されている。たとえば、遠隔ユニットは、携帯電話、ハンドヘルドパーソナル通信システムユニット、個人情報端末のようなポータブルデータユニット、GPS対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読取り機器のような固定ロケーションデータユニット、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せであってよい。図6は、本開示の教示による遠隔ユニットを示すが、本開示は、これらの例示的な示されたユニットには限定されない。本開示の実施形態は、試験および特性評価のための、メモリおよびオンチップ回路を含む能動的な集積回路を含む、任意のデバイスにおいて適切に用いられ得る。前述の開示されたデバイスおよび方法は、通常、コンピュータ可読記憶媒体に保存されるGDSIIおよびGERBERコンピュータファイルとなるように、設計され構成される。次いでこれらのファイルは、これらのファイルに基づいてデバイスを製造する製造担当者に与えられる。得られる製品は半導体ウェハであり、このウェハは次いで、半導体ダイに切断され、半導体チップにパッケージングされる。そして、このチップが、上で説明されたデバイスで用いられる。上記の開示は例示的な実施形態を示すが、添付の特許請求の範囲によって定義される本発明の範囲から逸脱することなく、本明細書において様々な変更および改変がなされ得ることに留意されたい。本明細書で説明した様々な実施形態による方法クレームの機能、ステップおよびまたはアクションは、特定の順序で実施される必要はない。さらに、様々な開示した実施形態の要素は、単数形で説明または特許請求されていることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。