回路基板上に構成され少なくとも1つのインダクタを含んだ一次側回路と、前記回路基板上に前記一次側回路と誘導結合可能に構成され少なくとも1つのインダクタを含んだ二次側回路とで構成される結合回路であって、前記一次側回路又は前記二次側回路の一方に含まれたインダクタを空芯コイルで構成し、前記一次側回路又は前記二次側回路の他方に含まれたインダクタを前記回路基板に形成された導電パターンで構成したことを特徴とする結合回路。前記導電パターンで構成されたインダクタは、スパイラル形状の導電パターンであることを特徴とする請求項1に記載の結合回路。前記導電パターンの一部が、前記空芯コイルの両端子間を結ぶ線と交していることを特徴とする請求項1又は請求項2に記載の結合回路。前記導電パターンで構成されたインダクタに、固定型インダクタを直列接続したことを特徴とする請求項1から請求項3のいずれかに記載の結合回路。前記空芯コイルを調整することにより前記一次側回路と前記二次側回路との結合度を変更可能に構成されたことを特徴とする請求項1から請求項4のいずれかに記載の結合回路。請求項1から請求項5のいずれかに記載の結合回路と、前記空芯コイルと並列に接続された第1のキャパシタと、前記導電パターンと並列に接続された第2のキャパシタと、を備えたことを特徴とする複同調回路。しかしながら、上述した空芯コイルの位置ずれはランダムに生じるため、誘導結合の調整に要する時間もばらついてしまう。調整時間のばらつきは生産時間のばらつきとなり、複同調回路の生産性を低下させる要因となる。本発明はかかる点に鑑みてなされたものであり、インダクタの位置ずれを抑え、生産性を高めることが可能な結合回路及び当該結合回路を用いた複同調回路を提供することを目的とする。本発明の結合回路は、回路基板上に構成され少なくとも1つのインダクタを含んだ一次側回路と、前記回路基板上に前記一次側回路と誘導結合可能に構成され少なくとも1つのインダクタを含んだ二次側回路とで構成される結合回路であって、前記一次側回路又は前記二次側回路の一方に含まれたインダクタを空芯コイルで構成し、前記一次側回路又は前記二次側回路の他方に含まれたインダクタを前記回路基板に形成された導電パターンで構成したことを特徴とする。この構成によれば、空芯コイルと、回路基板に形成された導電パターンとで誘導結合しているため、導電パターンに関して位置ずれの問題が生じない。これにより、空芯コイル側のみで誘導結合を調整できるため、2つの空芯コイルで誘導結合する場合と比較して誘導結合の調整時間のばらつきを低減し、結合回路の生産性を高めることができる。本発明の結合回路において、前記導電パターンで構成されたインダクタは、スパイラル形状の導電パターンであっても良い。本発明の結合回路において、前記導電パターンの一部が、前記空芯コイルの両端子間を結ぶ線と交していても良い。この構成によれば、空芯コイルの巻線部分が導電パターンの一部と重なるため、結合回路の結合度を高めることができる。本発明の結合回路において、前記導電パターンで構成されたインダクタに、固定型インダクタを直列接続しても良い。この構成によれば、固定型のインダクタを接続することで、スパイラルコイルのインダクタンス不足を補うことができる。また、固定型のインダクタを接続することで、スパイラルコイルのインダクタンス値を調節することが可能になる。これにより、回路設計の自由度が向上する。本発明の結合回路において、前記空芯コイルを調整することにより前記一次側回路と前記二次側回路との結合度を変更可能に構成されても良い。本発明の複同調回路は、前記結合回路と、前記空芯コイルと並列に接続された第1のキャパシタと、前記導電パターンと並列に接続された第2のキャパシタと、を備えたことを特徴とする。この構成によれば、結合回路の生産性が高まるため、複同調回路の生産性も高めることができる。本発明によれば、誘導結合の調整時間のばらつきを低減し、結合回路の生産性を高めることができる。以下、本発明の実施の形態について添付図面を参照して詳細に説明する。図1は一実施の形態に係る結合回路を含むテレビジョンチューナの複同調回路を示す回路図である。本実施の形態に係るテレビジョンチューナの複同調回路1は、結合回路を構成する一次側同調回路10及び二次側同調回路20と、希望チャンネルのイメージ周波数を抑圧するイメージトラップ回路30とを備えている。なお、複同調回路1の入力側にはアンテナ同調回路2及びRF増幅回路3が配置され、複同調回路1の出力側には周波数混合器4が配置されている。一次側同調回路10は、空芯コイルで構成されるインダクタL1aと第1可変容量素子であるバラクタダイオードVD1とを備える。複同調回路1の入力端子に対して空芯コイルで構成されるインダクタL1aの一端が接続される。バラクタダイオードVD1のアノードは接地されており、カソードは直流カットコンデンサCaを介してインダクタL1aの一端に接続されている。インダクタL1aの他端は、インダクタL1bの一端に接続されると共に、スイッチ回路SW1を介して接地されている。インダクタL1bの他端は、一端が接地された結合用インダクタLaの他端に接続されている。バラクタダイオードVD1のカソードにはチューニング電圧Vtuが印加される。一次側同調回路10において、スイッチ回路SW1がオフの状態では、インダクタL1a、L1b、結合用インダクタLa、バラクタダイオードVD1を含むLC並列共振回路が構成される。一次側同調回路10においてスイッチ回路SW1がオンの状態では、インダクタL1a、バラクタダイオードVD1を含むLC並列共振回路が構成される。このように、スイッチ回路SW1のオン/オフによって一次側同調回路10の構成を切り替えることで、受信周波数帯を変更する。二次側同調回路20は、スパイラル形状の導電パターンで構成されたインダクタL2aと第2可変容量素子であるバラクタダイオードVD2とを含んで構成される。インダクタL2aの一端はインダクタL2bを直列に介してインダクタL1bの他端に接続されている。バラクタダイオードVD2のアノードは接地されており、カソードは直流カットコンデンサCbを介してインダクタL2aの他端に接続されている。バラクタダイオードVD2のカソードにはチューニング電圧Vtuが印加される。インダクタL1bとインダクタL2aとの間は結合用インダクタLaと並列にキャパシタC2が接続されている。インダクタL2aとインダクタL2bとの接続点は、スイッチ回路SW2を介して接地されている。インダクタL2aの他端は、複同調回路1の出力端子に接続される。二次側同調回路20において、スイッチ回路SW2がオフの状態では、インダクタL2a、L2b、結合用インダクタLa、バラクタダイオードVD2を含むLC並列共振回路が構成される。スイッチ回路SW2がオンの状態では、インダクタL2a、バラクタダイオードVD2を含むLC並列共振回路が構成される。このように、二次側同調回路20の構成をスイッチ回路SW2のオン/オフによって二次側同調回路構成を切り替えることで、受信周波数帯を変更する。イメージトラップ回路30は、複同調回路1の入力端子と出力端子との間を接続するキャパシタC1と、インダクタL1a、L1b、L2a、L2bからなる閉回路で構成されている。チューニング電圧Vtuの高低に連動してトラップ周波数が可変する。また、所定周波数範囲でイメージ周波数を十分に減衰できる位置にトラップが形成されるよう、結合用インダクタLaに対してキャパシタC2を並列に接続し、結合用インダクタLaとキャパシタC2とでLC並列共振回路を構成している。一次側同調回路10のインダクタL1aは空芯コイルで構成され、二次側同調回路20のインダクタL2aはスパイラル形状の導電パターンで構成されている。インダクタL1aとインダクタL2bとは、誘導結合する程度に近接して配置されており、一方で生じた磁界によって他方に誘導起電力が発生するようになっている。空芯コイルなどの巻線型のコイルは、回路基板配置後においても形状の加工が容易であるため、誘導結合の調整に有利である。一方、スパイラルコイルなどの導電パターンは、印刷プロセスなどで回路基板に形成されるため、位置合わせ精度の点で有利である。なお、一次側同調回路10のインダクタL1aをスパイラルコイルなどの導電パターンによるコイルとし、二次側同調回路20のインダクタL2aを空芯コイルとしても良い。図2は、インダクタL1aとして用いられる空芯コイル及びインダクタL2aとして用いられるスパイラルコイルの配置を示す斜視図であり、図3は、図2を紙面上方向から見た平面図である。図2に示されるように、空芯コイルインダクタL1aは、螺旋状に巻かれた導線による巻線部Aと図中下方に伸びる端子部B1、B2とで構成されており、端子部B1、B2において回路基板と接続されることで回路基板上に配置されている。スパイラルコイルインダクタL2aは、回路基板に配置された導電パターンで構成されている。スパイラルコイルとなる導電パターンは印刷法などで回路基板に形成されるため、スパイラルコイルに関して極めて高い位置精度を実現できる。これにより、空芯コイル側のみで誘導結合を調整できるため、2つの空芯コイルを調整する場合と比較して、誘導結合状態の調整時間を短縮できる。また、誘導結合状態の調整時間のばらつきを低減できるため、生産性を高めることができる。空芯コイルとスパイラルコイルとは、図3に示されるように、空芯コイルL1aの巻線部分AがスパイラルコイルL2aの一部と重なるように配置されている。図2及び図3では、空芯コイルL1aの端子部B1がスパイラルコイルL2aの内側から1周目の配線と2周目の配線との間に配置されており、空芯コイルL1aの端子部B2がスパイラルコイルL2aの外側に配置されている。つまり、スパイラルコイルL2aの内側から2周目の配線と3周目の配線とが、空芯コイルL1aの巻線部分Aと重畳している。このように、空芯コイルL1aの巻線部分AがスパイラルコイルL2aの一部と重畳することで、空芯コイルL1aで発生した磁束が効率的にスパイラルコイルL2aを貫き、また、スパイラルコイルL2aで発生した磁束が効率的に空芯コイルL1aを貫く。このため、空芯コイルL1aとスパイラルコイルL2aとの結合度を高めることができる。なお、空芯コイルL1aとスパイラルコイルL2aとの結合度を高める観点から、空芯コイルL1aの巻線部分Aは、図3に示されるようにスパイラルコイルL2aの中心軸Cz軸方向を含みスパイラルコイルL2aに対して垂直な平面Dの片側図3では紙面に向かって右側に配置されることが好ましい。スパイラルコイルL2aを構成する導電パターンには、固定型のインダクタ例えばチップインダクタを直列に接続しても良い。固定型のインダクタを接続することで、スパイラルコイルL2aのインダクタンス不足を補うことができる。また、固定型のインダクタを接続することで、スパイラルコイルL2aのインダクタンス値を調節することが可能になる。これにより、回路設計の自由度が向上する。図4は、本実施の形態空芯コイル×スパイラルコイル及び比較例空芯コイル×空芯コイルの電磁界解析の結果を示す図である。図中の矢印は、空芯コイルL1aで発生した磁界を表す。なお、図4では簡単のため、誘導結合に関与する代表的な磁界のみを示している。電磁界解析の結果、本実施の形態の空芯コイルL1aの自己インダクタンスは36.006Hであり、スパイラルコイルL2aの自己インダクタンスは31.074Hであり、相互インダクタンスは-2.456であった。比較例の空芯コイルL1aに相当の自己インダクタンスは35.67Hであり、空芯コイルL2aに相当の自己インダクタンスは33.99Hであり、相互インダクタンスは1.8856であった。誘導起電力の大きさは相互インダクタンスの絶対値に対応する。つまり、本実施の形態では、従来例と同等以上の誘導結合が実現されている。2つのコイルの種類や位置関係が誘導結合に及ぼす影響をシミュレーションした。図5は、シミュレーションにおける空芯コイル及びスパイラルコイルの配置を示す平面模式図である。図5A~図5Eは、空芯コイルとスパイラルコイルとを用いた実施の形態に係る配置モデルを示しており、図5Fは2つの空芯コイルを用いた従来例の配置モデルを示している。図5Aは、内側端子から外側端子に向かって反時計回りに導電パターンが形成されたスパイラルコイルの1周目の配線と2周目の配線とに重畳するように空芯コイルが配置された態様である。空芯コイルの一方の端子部はスパイラルコイルの1周目の配線の内側に配置され、他方の端子部はスパイラルコイルの外側に配置されている。図5Bは、内側端子から外側端子に向かって時計回りに導電パターンが形成されたスパイラルコイルの1周目の配線と2周目の配線とに重畳するように空芯コイルが配置された態様である。空芯コイルの一方の端子部はスパイラルコイルの1周目の配線の内側に配置され、他方の端子部はスパイラルコイルの2周目の配線と3周目の配線との間に配置されている。図5Cは、内側端子から外側端子に向かって時計回りに導電パターンが形成されたスパイラルコイルの1周目の配線と2周目の配線とに重畳するように空芯コイルが配置された態様である。空芯コイルの一方の端子部はスパイラルコイルの1周目の配線の内側に配置され、他方の端子部はスパイラルコイルの外側に配置されている。図5Dは、内側端子から外側端子に向かって時計回りに導電パターンが形成されたスパイラルコイルの2周目の配線に重畳するように空芯コイルが配置された態様である。空芯コイルの一方の端子部はスパイラルコイルの1周目の配線と2周目の配線との間に配置され、他方の端子部はスパイラルコイルの外側に配置されている。図5Eは、内側端子から外側端子に向かって時計回りに導電パターンが形成されたスパイラルコイルと重畳しないように空芯コイルが配置された態様である。空芯コイルの2つの端子部はスパイラルコイルの外側に配置されている。図5A~図Eのスパイラルコイルには、インダクタンスが概ね等しくなるように固定型のインダクタを接続している。図6は、受信信号周波数MHzとゲインのピーク値dBとの関係を示す特性図である。図6から、実施の形態に係る結合回路を用いることで実用周波数範囲内において十分なゲインが得られることが分かる。図5A~図5Dのように、空芯コイルの巻線部分とスパイラルコイルの一部とが重畳する態様ではゲインをより大きくできる。図7は、実施の形態に係る結合回路を含む複同調回路の周波数特性を示す特性図である。図7において、横軸は受信周波数MHzを、縦軸はゲインがピーク値から3dB低下する周波数幅MHzを示している。図7から、実用周波数範囲内において十分な特性が得られることが分かる。図5A~図5Dのように、空芯コイルの巻線部分とスパイラルコイルの一部とが重畳する態様では、より優れたQ特性が得られる。Q特性を高めるためにはコイルの巻線方向も重要である。空芯コイルとスパイラルコイルとの巻線方向を適切に制御することが望ましい。以上のように、この構成によれば、空芯コイルなどの巻線型のコイルと、回路基板に形成された導電パターンとで誘導結合しているため、導電パターンに関して位置ずれの問題が生じない。これにより、巻線型のコイル側のみで誘導結合を調整できるため、2つの巻線型のコイルで誘導結合する場合と比較して誘導結合の調整時間を短縮し、結合回路の生産性を高めることができる。なお、本発明は上記実施の形態の記載に限定されず、本発明の範囲を逸脱しないで適宜変更して実施することができる。