"複数のセンスアンプ列に対応するオーバドライブ配線と、前記オーバドライブ配線に一端が接続される第1の容量素子と、前記オーバドライブ配線に第1のスイッチを介して一端が接続される第2の容量素子と、前記オーバドライブ配線に対する第1の電圧の供給及び供給停止を制御する第2のスイッチと、前記複数のセンスアンプ列の活性化を制御するとともに、前記第1のスイッチ及び前記第2のスイッチを制御する制御部と、を備えることを特徴とする半導体装置。前記制御部は、前記複数のセンスアンプ列のうちの一つを活性化させる場合に、前記第1のスイッチをオフさせ、それ以外は前記第1のスイッチをオンさせることを特徴とする請求項1に記載の半導体装置。前記制御部は、前記複数のセンスアンプ列のうち少なくとも一つを活性化させる場合に、前記第2のスイッチをオフさせ、それ以外は前記第2のスイッチをオンさせることを特徴とする請求項1又は2に記載の半導体装置。複数のメモリマットをさらに備え、前記複数のセンスアンプ列と前記複数のメモリマットは交互に配列され、前記制御部は、前記複数のメモリマットのうちの一つを選択し、選択されたメモリマットに隣接する一つ又は二つのセンスアンプ列を活性化させることを特徴とする請求項1乃至3のいずれか一つに記載の半導体装置。複数のメモリマットと複数のセンスアンプ列とを交互にかつ一列に配列させた記憶部と、前記複数のセンスアンプ列を前記記憶部の配列方向に沿って分割した第1及び第2のグループにそれぞれ対応する第1及び第2のオーバドライブ配線と、前記第1のオーバドライブ配線に一端が接続される第1の容量素子と、前記第1のオーバドライブ配線に第1のスイッチを介して一端が接続される第2の容量素子と、前記第1のオーバドライブ配線に対する第1の電圧の供給及び供給停止を制御する第2のスイッチと、前記第2のオーバドライブ配線に一端が接続される第3の容量素子と、前記第2のオーバドライブ配線に第3のスイッチを介して一端が接続される第4の容量素子と、前記第2のオーバドライブ配線に対する第1の電圧の供給及び供給停止を制御する第4のスイッチと、前記複数のセンスアンプ列の活性化を制御するとともに、前記第1のスイッチ、前記第2のスイッチ、前記第3のスイッチ及び前記第4のスイッチを制御する制御部と、を備えることを特徴とする半導体装置。前記制御部は、前記複数のメモリマットのうち、その両隣に位置する2つのセンスアンプ列の一方が前記第1のグループに属し、かつ他方が前記第2のグループに属しているメモリマットを選択する場合、及び前記記憶部の端部に位置するメモリマットを選択する場合に、前記第1のスイッチ及び前記第3のスイッチをオフさせ、それ以外は前記第1のスイッチ及び前記第3のスイッチをオンさせることを特徴とする請求項5に記載の半導体装置。前記制御部は、前記複数のセンスアンプ列のうち少なくとも一つを活性化させる場合に、前記第2のスイッチ及び前記第4のスイッチをオフさせ、それ以外は前記第2のスイッチ及び前記第4のスイッチをオンさせることを特徴とする請求項5又は6に記載の半導体装置。活性化されるメモリマットのアドレスが特定のアドレスであるか否かを判定し、判定結果が特定アドレスを示す場合に、前記メモリマットに接続されたセンスアンプ列にオーバドライブ電圧を供給するオーバドライブ配線に接続された2つの容量素子の一方を前記オーバドライブ配線から電気的に分離する、ことを特徴とする半導体装置のオーバドライブ方法。オーバドライブ方式として、容量素子を用いるものがある。この方式では、容量素子から供給される電荷は一定である。一方、ドライブされる側のセンスアンプの数は、ある所定数例えば、センスアンプ列2列分の場合と、その半分例えば、センスアンプ列1列分の場合とがある。容量素子から供給される電荷が一定のとき、ドライブされるセンスアンプの数が所定数の半分の場合、センスアンプに供給される電圧は、所定数のセンスアンプを活性化する場合より高くなる。つまり、過昇圧状態となる。本発明の一実施の形態に係る半導体装置は、複数のセンスアンプ列に対応するオーバドライブ配線と、前記オーバドライブ配線に一端が接続される第1の容量素子と、前記オーバドライブ配線に第1のスイッチを介して一端が接続される第2の容量素子と、前記オーバドライブ配線に対する第1の電圧の供給及び供給停止を制御する第2のスイッチと、前記複数のセンスアンプ列の活性化を制御するとともに、前記第1のスイッチ及び前記第2のスイッチを制御する制御部と、を備えることを特徴とする。また、本発明の他の実施の形態に係る半導体装置は、複数のメモリマットと複数のセンスアンプ列とを交互にかつ一列に配列させた記憶部と、前記複数のセンスアンプ列を前記記憶部の配列方向に沿って分割した第1及び第2のグループにそれぞれ対応する第1及び第2のオーバドライブ配線と、前記第1のオーバドライブ配線に一端が接続される第1の容量素子と、前記第1のオーバドライブ配線に第1のスイッチを介して一端が接続される第2の容量素子と、前記第1のオーバドライブ配線に対する第1の電圧の供給及び供給停止を制御する第2のスイッチと、前記第2のオーバドライブ配線に一端が接続される第3の容量素子と、前記第2のオーバドライブ配線に第3のスイッチを介して一端が接続される第4の容量素子と、前記第2のオーバドライブ配線に対する第1の電圧の供給及び供給停止を制御する第4のスイッチと、前記複数のセンスアンプ列の活性化を制御するとともに、前記第1のスイッチ、前記第2のスイッチ、前記第3のスイッチ及び前記第4のスイッチを制御する制御部とを備えることを特徴とする。さらに、本発明の他の実施の形態に係る半導体装置のオーバドライブ方法は、活性化されるメモリマットのアドレスが特定のアドレスであるか否かを判定し、判定結果が特定アドレスを示す場合に、前記メモリマットに接続されたセンスアンプ列にオーバドライブ電圧を供給するオーバドライブ配線に接続された2つの容量素子の一方を前記オーバドライブ配線から電気的に分離することを特徴とする。本発明によれば、第1のスイッチをオンオフさせることにより、オーバドライブ配線に接続される容量を変更することができる。これにより、活性化されるセンスアンプ列の数に応じて、第1及び第2の容量素子からオーバドライブ配線に供給される電荷の量を精度良く調整することができ、センスアンプ列の過昇圧状態を回避することができる。以下、図面を参照して本発明の実施の形態について詳細に説明する。図1は、本発明の第1の実施の形態に係る半導体装置DRAM:DynamicRandomAccessMemoryの概略構成を示すブロック図である。この半導体装置は、メモリアレイ部11、XデコーダXタイミング生成回路12、YデコーダYタイミング生成回路13、データ制御回路14、データラッチ回路15、入出力インターフェース16、内部クロック生成回路17、コマンドデコーダ18及びDLLDelayLockedLoop19を有している。メモリアレイ部11は、複数のバンクここでは、Bank_0~m111を有し、各バンク111には、複数のメモリマット112、複数のセンスアンプ列SA113及び複数のサブワードドライバ回路SWD114が配列形成されている。また、各バンク111には、X制御回路115及びY制御回路116が設けられている。各メモリマット112は、複数のワード線WLと、それらに交差する複数のビット線BLと、それらの交点に対応して設けられた複数のメモリセルMCを有している。複数のセンスアンプ列SA113は、ビット線BLの延在方向図の上下方向に、複数のメモリマット112と交互に配置されている。各センスアンプ列113は、両側にメモリマットが配置されている場合にはそれらのメモリマットに接続され、片側にしかメモリマットが配置されていない場合にはそのメモリマットに接続される。また、複数のサブワードドライバ回路114は、ワード線WLの延在方向図の左右方向に、複数のメモリマット112と交互に配置されている。各センスアンプ列113は、例えば、図2に示すように構成される。即ち、各センスアンプ列113は、複数ここではn個ののセンスアンプ201、複数のプリチャージ回路203、I/O入出力線204とビット線BLT又はBLBとの間に設けられたトランジスタ205とを有している。各センスアンプ列に含まれる複数のセンスアンプ201は、共通のソース電源線PCS及びNCSに接続され、各々異なるビット線BLT及びBLBに接続されている。高電位側のソース電源線PCSには、スイッチ21及び22を介してオーバドライブVOD配線23及び動作電源VARY配線24がそれぞれ接続されている。また、低電位側のソース電源線NCSには、スイッチ25を介して接地VSSSA配線26が接続されている。VOD配線23には、スイッチ27を介して外部電源配線VPERI又はVDD28が接続され、VARY配線24には、動作電源VARY発生回路29が接続されている。また、VOD配線23とVSSSA配線26との間にはオーバドライブVOD容量素子30が接続されている。上記構成において、スイッチ27は、バンク活性化信号によって制御される。バンク活性化信号が非活性のとき、スイッチ27はオンしており、VOD容量素子30は外部電源配線28を通じて外部電源電圧VPERI又はVDDで充電される。そして、バンク活性化信号が活性化されると、スイッチ27はオフし、VOD容量素子30は外部電源配線28から電気的に分離される。その状態で、図3に示すように、いずれかのワード線WLが選択され活性化されると、選択されたワード線に接続されているメモリセルMCが保持する情報電荷に応じて、予め等電位VARY/2にプリチャージされていたビット線BLT及びBLB間に電位差が生じる。その後、適切なタイミングで、スイッチ21,25を同時又は所定のタイミング差でオンさせると、VOD容量素子30に充電された電荷がセンスアンプ201に供給され、センスアンプ201は、ビット線BLT及びBLB間に生じた電位差を増幅する。VOD容量素子30が十分な容量を有していれば、高電位側のビット線は外部電源電圧VPERIまで上昇する。高電位側のビット線の電位が十分に上昇したタイミングで、スイッチ21をオフさせるとともにスイッチ22をオンさせると、高電位側のビット線の電位は動作電源電圧VARYまで低下する。以上のようにして、センスアンプ201のオーバドライブが行われる。本発明は、上述した半導体装置の構成のうち、特に、VOD配線23とそれに接続されるVOD容量素子30に関するものである。以下では、本発明に直接関係する部分についてのみ説明し、その他の部分の説明については省略する。ここで、本発明の理解を容易にするため、関連技術が有する問題点について説明する。上述したように、複数のメモリマット112と複数のセンスアンプ列113とは交互に配置される。このとき、チップ面積縮小の要請に応えるため、最上位アドレス例えば、X13が互いに異なるメモリマット112が同一の列に配列される。具体的には、図4に示すように、アドレスX13Nにより選択されるメモリマット01~16及び33と、アドレスX13Tにより選択されるメモリマット17~32とが一列に配列される。このような構成において、VOD容量素子30からVOD配線23にオーバドライブ電圧用の電荷を供給することを考える。通常、一つのメモリマットが選択されるとき、その選択されたメモリマットの両隣に位置する2つのセンスアンプ列が活性化される。各センスアンプ列に接続されているビット線の数が40964k本とすると、両センスアンプ列には合計81928k本のビット線が接続されていることになる。各ビット線の容量をCbとすると、活性化されるセンスアンプ列に接続されているビット線の全容量CbtはCbt=Cb×8k、となる。VOD容量素子Cの容量は、このビット線の全容量Cbtに基づいて設定される。以下では、このビット線全容量Cbt=Cb×8kに対応するVOD容量素子の容量をC0とする。さて、ノーマル動作では、アドレスX13N又はX13Tを用いて1つのメモリマットが選択される。これに対し、リフレッシュ動作では、アドレスX13N及びX13Tに無関係に両方のアドレスX13N及びX13Tを用いて、2つのメモリマットが選択される。つまり、活性化されるセンスアンプ列の数は、ノーマル動作のとき2列であるのに対して、リフレッシュ動作のときは4列となる。4列のセンスアンプ列を活性化する際に、ノーマル動作の場合と同様に活性化させるには、VOD容量素子の容量として2×C0が必要となる。そこで、図5に示すように、VOD配線23に容量C0のVOD容量素子30-1及び30-2を接続する構成が考えられる。図5の構成において、VOD容量素子30-1及び30-2は、バンク活性信号により制御されるスイッチ27-1及び27-2を介して外部電源配線28に接続され、外部電源電圧VRERI又はVDDで充電される。いずれかのメモリマットが選択されると、選択されたメモリマットに対応するセンスアンプ列とVOD線23とが図2のスイッチ21を介して接続される。VOD容量素子30-1及び30-2は、VOD配線23の電圧を維持するように充電された電荷を放電する。図5に示す構成において、VOD容量素子30-1及び30-2の容量は、4列のセンスアンプ列を活性化するようにC0に設定されている。このため、ノーマル動作時に、リフレッシュ動作時と同じ制御を行ったのでは、活性化される2列のセンスアンプ列に過剰な電荷が供給されることになる。そこで、ノーマル動作時とリフレッシュ動作時とで、センスアンプ列にVOD配線を接続する時間オーバドライブ時間又はVOD幅を変化させる。例えば、リフレッシュ時のVOD幅をT1として、ノーマル動作時のVOD幅をT1/2とする。このようにすることで、VOD容量素子30-1及び30-2からVOD配線に供給される電荷の量を制限する。VOD幅の制御は、図2及び図3から理解されるように、ソース電源線PCSとVOD配線23との間に接続されたスイッチ21のオン時間を制御することにより行うことができる。しかしながら、VOD幅の制御は、信号遅延時間のバラツキ等の影響により誤差が生じ易く、精度良く制御することが困難である。それゆえ、ノーマル動作時とリフレッシュ動作時とでVOD幅の調整を行う必要の無い構成が求められている。ノーマル動作時とリフレッシュ動作時とでVOD幅の調整を不用にするために、X13N側とX13T側にそれぞれVOD配線とVOD電源容量素子を設けることが考えられる。しかしながら、そのように構成した場合、以下のような問題点が生じる。即ち、X13N側とX13T側にそれぞれVOD配線を設けようとすると、図6に示すように、X13N側とX13T側の境界に位置するメモリマット17の両側に位置する2つのセンスアンプ列16及び17が互いに異なるVOD配線23-1及び23-2に接続されることになる。そして、メモリマット17が選択されたとき、センスアンプ列16はX13N側のVOD電源容量素子30-1から、センスアンプ列17はX13T側のVOD電源容量素子30-2から、それぞれ電荷の供給を受ける。上述したように、VOD電源容量素子30-1及び30-2は、それぞれ2列のセンスアンプ列8k本のビット線BLに対応する容量C0を持つよう設定されているため、1列のセンスアンプ列4k本のビット線に接続されたセンスアンプ列の活性化に利用されると、そのセンスアンプ列16及び17を過昇圧状態にしてしまう。そこで、本実施の形態に係る半導体装置では、図7に示すように、X13N側VOD配線23-1に、容量がC0/2のVOD容量素子61-1を接続するとともに、同じく容量がC0/2のVOD容量素子61-2を、容量選択スイッチ62-1を介して接続する。同様に、X13T側VOD配線23-2に、容量がC0/2のVOD容量素子61-3を接続するとともに、同じく容量がC0/2のVOD容量素子61-4を、容量選択スイッチ62-2を介して接続する。なお、容量選択スイッチ62-1及び62-2は、例えばPチャネルMOSトランジスタで構成することができる。図7の構成において、各VOD配線23-1又は23-1を用いて活性化されるセンスアンプ列の数1列又は2列に応じて、容量選択スイッチ62-1又は62-2のオンオフを制御する。これにより、VOD配線23-1又は23-2に接続される容量を調節し、活性化されるセンスアンプ列の過昇圧を回避する。以下、図7の構成の動作について説明する。メモリバンク非活性のとき、スイッチ27-1,27-2、62-1及び62-2は全てオンしており、VOD容量素子61-1~61-4は、外部電圧VRERI又はVDDで充電される。バンク活性信号がHになるとスイッチ27-1及び27-2はオフし、VOD配線23-1及び23-2は、外部電源配線28から電気的に切り離される。通常、マット選択信号はLであり、容量調整スイッチ62-1及び62-2はオンしている。なお、バンク活性信号及びマット選択信号は、コマンド/CS,/RAS,/CAS及び/WEを受けてコマンド信号を生成するコマンドデコーダ18からのコマンド信号と、アドレス信号ADD及びバンクアドレス信号BAとを受けて、X制御回路115を制御するXデコーダXタイミング生成回路12から与えられる。即ち、XデコーダXタイミング生成回路12は、アドレス信号が特定のアドレスか否か判定し、その判定結果とコマンド信号とに基づいて、バンク活性信号及びマット選択信号を生成する。メモリマット02~16、18~32のいずれかが選択される場合は、選択されたメモリマットの両側に位置するセンスアンプ列のソース電源線PCSとVOD配線との間が電気的に接続される図2参照。これにより、VOD容量素子61-1及び61-2若しくは61-3及び61-4からセンスアンプ列へ電荷が供給される。ノーマル動作及びリフレッシュ動作のいずれの場合も、VOD配線23-1及び23-2の各々は、2列のセンスアンプ列の活性化に利用される。つまり、ビット線8k本に対して容量C0/2C0/2=C0が用いられる。一方、メモリマット17が選択される場合は以下のようになる。ノーマル動作ACTコマンドの場合、メモリマット17が選択されると、マット選択信号をHにして容量調整スイッチ62-1及び62-2をオフさせる。これにより、X13N側VOD配線23-1とX13T側VOD配線23-2からVOD容量素子61-2及び61-4がそれぞれ電気的に切り離される。この結果、X13N側VOD配線23-1及びX13T側VOD配線23-2にそれぞれ接続されている容量はC0/2となり、上述したメモリマット02~16、18~32のいずれかが選択される場合の半分となる。X13N側VOD配線23-1及びX13T側VOD配線23-2は、それぞれ1列のセンスアンプ列の活性化に利用され、ビット線4k本に対して、容量C0/2が用いられる。容量調整スイッチ62-1及び62-2は、プリチャージPREコマンドに応じてマット選択信号がLとなることでオンする。また、メモリマット01が選択される場合は、メモリマット33を同時に選択する。このとき活性化されるセンスアンプ列は01及び32である。この場合も、メモリマット17が選択された場合と同様に、X13N側VOD配線23-1及びX13T側VOD配線23-2は、それぞれ1列のセンスアンプ列の活性化に利用される。そこで、この場合も、容量調整スイッチ62-1及び62-2をオフさせるように制御する。リフレッシュ動作の場合は、メモリマット01と33及び17が同時に選択され、X13N側VOD配線23-1及びX13T側VOD配線23-2は、それぞれ2列のセンスアンプ列の活性化に利用される。したがって、この場合、容量調整スイッチ62-1及び62-2はオンのままとする。以上説明したように、本実施の形態に係る半導体装置は、複数のメモリマット112と複数のセンスアンプ列113とを交互にかつ一列に配列させた記憶部メモリバンク111のビット線に沿った方向の列と、複数のセンスアンプ列を記憶部の配列方向に沿って分割した第1及び第2のグループアドレスX13N側及びX13T側にそれぞれ対応する第1及び第2のオーバドライブVOD配線13-1,23-2と、第1のオーバドライブ配線23-1に一端が接続される第1の容量素子61-1と、第1のオーバドライブ配線23-2に第1のスイッチ62-1を介して一端が接続される第2の容量素子61-2と、第1のオーバドライブ配線23-1に対する第1の電圧外部電源電圧VPERI又はVDDの供給及び供給停止を制御する第2のスイッチ27-1と、第2のオーバドライブ配線23-2に一端が接続される第3の容量素子61-3と、第2のオーバドライブ配線23-2に第3のスイッチ62-2を介して一端が接続される第4の容量素子61-4と、第2のオーバドライブ配線23-2に対する第1の電圧の供給及び供給停止を制御する第4のスイッチ27-2と、複数のセンスアンプ列の活性化を制御するとともに、第1乃至第4のスイッチを制御する制御部コマンドデコーダ18及びXデコーダXタイミング生成回路12と、を備える。そして、活性化されるメモリマットのアドレスが特定のアドレスメモリマット01又は17を示すであるか否かを判定し、判定結果が特定アドレスを示す場合に、メモリマットに接続されたセンスアンプ列にオーバドライブ電圧を供給するオーバドライブ配線23-123-2に接続された2つの容量素子61-1及び61-261-3及び61-4の一方をオーバドライブ配線から電気的に分離する。このようにすることで、本実施の形態に係る半導体装置は、VOD幅を変更せずに、VOD配線に供給される電荷を調整できる。VOD配線に接続された容量を切り替え制御するので、精度良く容易にVOD配線に供給される電荷を調整することができ、活性化されるセンスアンプ列のソース電源線の電圧を精度良く制御することができる。以上、本発明についていくつかの実施の形態に即して説明したが、本発明は上記実施の形態に限定されるものではく、本発明の主旨を逸脱することなく、種々の変更変形が可能である。例えば、上記実施の形態ではスイッチとしてPチャネルMOSトランジスタを用いたが、NチャネルMOSトランジスタ、或いはその他のトランジスタ又はスイッチを用いることもできる。"