"第1のスイッチング素子と昇圧用インダクタと第1の整流素子と第1のキャパシタとを備え直流電源に接続された正電圧出力回路と、第2のスイッチング素子と降圧用インダクタと第2の整流素子と第2のキャパシタとを備え前記直流電源に接続された負電圧出力回路と、前記第1のスイッチング素子及び第2のスイッチング素子が動作したときに流れるスイッチング電流を加算する加算回路とを備え、前記正電圧出力回路における回路素子の配置と負電圧出力回路における回路素子の配置は相互対称に構成されており、前記正電圧出力回路のスイッチング電流と前記負電圧出力回路のスイッチング電流を互いに逆方向に発生させて前記加算回路に入力することを特徴とするスイッチング電源装置。前記正電圧出力回路と負電圧出力回路は、前記直流電源電圧の1/2の電圧を基準に動作することを特徴とする請求項1に記載のスイッチング電源装置。前記第1のスイッチング素子と第2のスイッチング素子は直列に接続されており、これらのスイッチング素子の接続点は前記直流電源電圧の1/2の電圧に維持されていることを特徴とする請求項2に記載のスイッチング電源装置。前記第1のスイッチング素子と第2のスイッチング素子は、前記直流電源に対して並列に設けられていることを特徴とする請求項2に記載のスイッチング電源装置。前記加算回路は、前記正電圧出力回路から取り出されるスイッチング電流を通す第3のキャパシタと前記負電圧出力回路用から取り出されるスイッチング電流を通す第4のキャパシタを備えていることを特徴とする請求項1~請求項4のいずれか1項に記載のスイッチング電源装置。前記第3のキャパシタ及び第4のキャパシタのそれぞれに接続された平滑用インダクタを備えていることを特徴とする請求項5に記載のスイッチング電源装置。前記平滑用インダクタは、前記昇圧用インダクタ又は降圧用インダクタと兼用していることを特徴とする請求項6に記載のスイッチング電源装置。前記第1の整流素子及び第2の整流素子は、スイッチ素子で構成されていることを特徴とする請求項1~請求項7のいずれか1項に記載のスイッチング電源装置。しかし、上記従来技術はいずれも、コストが高くなり、基板面積、部品体積や重量、部品点数、信頼性など全てが不利に働き、小型軽量高性能な製品設計の妨げとなる。さらに、スイッチング電源の外にPIノイズやEMIノイズを低減させるフィルタやチョークコイル等を設ける方法、特許文献1に示される方法では、十分にノイズを低減することが困難であるという問題がある。また、正電圧出力及び負電圧出力を得るためには、昇圧回路と降圧回路を別々に構成する必要があり、各々に、上記のようなノイズ低減用の部品を設けるとなると、さらに、コストが高くなり、小型軽量高性能な製品設計の妨げとなる。本発明は、上述した課題を解決するために創案されたものであり、フィルタ、チョークコイル、カンシールド、ダミーのスイッチ等の特別な部品を用いてノイズを低減させるのではなく、簡単な構成で発生するノイズを精度良く低減させ、かつ、正負の出力電圧にかかわらず、出力電圧を効率良く得ることができるスイッチング電源装置を提供することを目的としている。上記目的を達成するために、本発明のスイッチング電源装置は、第1のスイッチング素子と昇圧用インダクタと第1の整流素子と第1のキャパシタとを備え直流電源に接続された正電圧出力回路と、第2のスイッチング素子と降圧用インダクタと第2の整流素子と第2のキャパシタとを備え前記直流電源に接続された負電圧出力回路と、前記第1のスイッチング素子及び第2のスイッチング素子が動作したときに流れるスイッチング電流を加算する加算回路とを備え、前記正電圧出力回路における回路素子の配置と負電圧出力回路における回路素子の配置は相互対称に構成されており、前記正電圧出力回路のスイッチング電流と前記負電圧出力回路のスイッチング電流を互いに逆方向に発生させて前記加算回路に入力することを主要な特徴とする。本発明によれば、直流電源に接続された正電圧出力回路と負電圧出力回路を有し、スイッチング素子、インダクタ、整流素子、キャパシタ等の回路素子の配置又は接続は、正電圧出力回路と負電圧出力回路で相互対称に構成している。このため、スイッチング動作することにより発生するPIノイズやEMIノイズは、正電圧出力回路と負電圧出力回路とで、それぞれの大きさがほぼ等しくなる。そこで、これらのノイズが乗っているスイッチング電流を逆方向に発生させた電流を加算回路で加算することにより、スイッチングノイズを極めて小さくすることができる。また、ノイズキャンセルのための加算回路は、フィルタやチョークコイル等の特別な部品等を用いるのではなく、電圧を出力するために必要な正電圧出力回路と負電圧出力回路回路から取り出して合算するだけで良いので、従来と比較して、簡単、小体積、低重量、低価格、高信頼な装置とすることができる。以下、図面を参照して本発明の一実施形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。図面は模式的なものであり、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。まず、スイッチング電源装置は、図6のように構成することができる。図6は、スイッチング電源装置の全体構成例を示す。本発明に係るスイッチング電源回路30により、昇圧又は降圧された電圧が出力される。この出力電圧を変えるために、比較器31、差動増幅器32、三角波発生器33、基準電圧発生器34、分圧抵抗35、36等が設けられている。スイッチング電源回路30の出力電圧を分圧抵抗35、36で分圧して差動増幅器32の一方の端子に入力される。分圧抵抗35と分圧抵抗36は、例えば、同じ抵抗値で構成される。一方、差動増幅器32の他方の端子には、基準電圧発生器34から基準電圧が供給される。ここで、差動増幅器32では、基準電圧と分圧電圧との差を増幅する。この増幅された差は、次の比較器31に入力され、三角波発生器33から発生する三角波の閾値となる。閾値の大きさにより、比較器31から出力されるパルス信号SWのパルス幅が変化する。すなわち、パルス信号SWは、PWMパルス幅変調信号である。したがって、基準電圧発生器34の基準電圧を変化させることで、比較器31に入力する閾値の大きさを変化させることができ、このパルス信号SWをスイッチング電源回路30のスイッチング素子に供給することで、出力電圧を変化させることができる。ここで、本発明のスイッチング電源装置の基本構成部分となるスイッチング電源回路30は、例えば、図1のように構成することができる。直流電源1VDDの正極にインダクタ3aが、負極にインダクタ3bが接続されている。また、直流電源1の負極とインダクタ3bの一端は接地されている。インダクタ3a、3bは、同じ値のインダクタンスを有し、特性が同じものを用いている。以下、キャパシタ2a及び2b、キャパシタ6a及び6bにおいては、それぞれキャパシタンスが同じで特性が同じものを用いている。ダイオード4a及び4b、スイッチ5a及び5b等についても同様、同じ特性のものを用いることを意味する。インダクタ3a、3bは、センタータップインダクタで構成されている。このように、センタータップインダクタとすることで、接続端子が1個増えるだけで、体積重量は単体のインダクタと殆ど変わらない。もちろん、単体のインダクタ2個をシリーズ接続しても良い。インダクタ3aは昇圧用インダクタであり、インダクタ3bは降圧用インダクタである。インダクタ3aのセンターと接地点10VSSとの間にはキャパシタ2aが、インダクタ3bのセンターと接地点10との間にはキャパシタ2bが設けられている。直流電源1の正極と接続されたインダクタ3aの他端は、スイッチング素子としてのスイッチ5aと整流素子としてのダイオード4aのアノードに接続されている。スイッチ5aの他端は共通ライン9に接続されている。共通ライン9は、直流電源1の電源電圧VDDの1/2にバイアスされている。また、ダイオード4aのカソードは、キャパシタ6aに接続され、キャパシタ6aの他端は共通ライン9に接続されている。一方、直流電源1の負極と接続されたインダクタ3bの他端は、スイッチング素子としてのスイッチ5bと整流素子としてのダイオード4bのカソードに接続されている。スイッチ5bの他端は共通ライン9に接続されている。また、ダイオード4bのアノードは、キャパシタ6bに接続され、キャパシタ6bの他端は共通ライン9に接続されている。スイッチ5aとスイッチ5bには、スイッチング制御信号として、パルス信号SWが入力される。ここで、インダクタ3a、スイッチ5a、ダイオード4a、キャパシタ6aで正電圧出力回路を構成する。正電圧出力回路は昇圧回路となる。一方、インダクタ3b、スイッチ5b、ダイオード4b、キャパシタ6bで負電圧出力回路を構成する。負電圧出力回路は降圧回路となる。また、キャパシタ2a、キャパシタ2bと、これらの合流地点である接地点10とで加算回路を構成する。以上のように、正電圧出力回路と負電圧出力回路は、昇圧回路、降圧回路という機能の違いにより、ダイオード4aとダイオード4bの接続方向が異なるが、回路素子の配置又は接続については、相互に対称な回路を構成している。共通ライン9をVDD/2に維持することで、正電圧出力回路と負電圧出力回路の動作点を、VDD/2にしている。加算回路は、スイッチング5a、5bがパルス信号SWにより動作したときに、スイッチ5a、5bを介して発生するスイッチング電流を相互に逆方向に発生させた電流を加算するものである。キャパシタ2a、2bを通すことで、直流分を除去し、高周波成分のスイッチングノイズ電流を取り出して加算することができる。ダイオード4aのカソードとダイオード4bのアノードの間には抵抗7が、キャパシタ6a、6bと並列に設けられている。抵抗7に並列にキャパシタ8が設けられている。抵抗7は負荷抵抗であり、キャパシタ8は平滑用キャパシタである。一般的にスイッチング電源が、昇圧もしくは降圧する動作では、直流電源1VDDと接地点10VSS間をインダクタ3a、3bを介して、スイッチ5a、5bによりスイッチングされる。パルス信号SWの制御により、スイッチ5a、5bが閉じている間は、インダクタ3a、スイッチ5a、スイッチ5b、インダクタ3bと電流が流れる。次に、パルス信号SWの制御により、スイッチ5a、5bが開かれると、今まで流れていた電流が急に止まるので、インダクタ3aの両端及びインダクタ3bの両端には大きな誘導電圧逆起電力が発生する。スイッチング電源の動作点は、前述したようにVDD/2であり、正電圧出力回路では、VDD/2とインダクタ3aによる誘導電圧とは同じ極性であるので、これらが加算された電圧に基づく電流がダイオード4aを流れ、VDD/2とインダクタ3aによる誘導電圧との合計の電圧がキャパシタ6aに充電される。他方、負電圧出力回路では、動作点のVDD/2とインダクタ3bによる誘導電圧とは逆極性であるので、これらの差の電圧に基づく電流がダイオード4bを流れ、VDD/2とインダクタ3bによる誘導電圧との差の電圧がキャパシタ6bに充電される。上記のスイッチングの時には、アンペアオーダーの電流が瞬時的に直流電源1に流れることになり、PIやEMIのノイズを発生させる。これらのノイズは外付けのフィルタやチョークコイルである程度減衰させることは出来ても、他のブロックが害を受けない位に削減することは困難である。本発明では、スイッチング電源の動作点を直流電圧1の電圧VDDの1/2にすることで、単一電源からVDD/2を中心として正側と負側に対称な昇圧電圧及び降圧電圧を得ることができる。昇圧電圧側と降圧電圧側の回路特性が対称であれば、DCレベルは異なるものの、発生するPIやEMIノイズは、符号が異なるだけで大きさが同じノイズが発生するはずである。加算回路では、インダクタ3aの中間点からスイッチング電流を取り出し、キャパシタ2aを通して接地点10に導く。一方、インダクタ3bの中間点からスイッチング電流を取り出し、キャパシタ2bを通して接地点10に導く。このように、スイッチ5a、5bを介して流れるスイッチング電流のうち、高周波成分のスイッチングノイズ分を相互に逆方向に発生させて加算する。したがって、キャパシタを通して、直流分をカットした後、加算することにより理論的にノイズが極めて精度良く消去されることになる。また、インダクタ3aは昇圧用インダクタであるが、平滑用インダクタの役割も兼ねている。他方、インダクタ3bは、降圧用インダクタであるが、平滑用インダクタの役割も兼ねている。すなわち、インダクタ3aとキャパシタ2aとでT型LCのフィルタとして、また、インダクタ3bとキャパシタ2bとでT型LCのフィルタとして使用することにより、ノイズがより低減する構成としている。スイッチング電流を保持する為のキャパシタ6a、6bは、VDD/2の電圧に接続されるように構成している。各部の電圧又は電流を簡単な数式で表すと、次のようになる。昇圧電圧Vp=VDD/2VC1ここで、VC1は、キャパシタ6aの両端にかかる電圧を示す。降圧電圧Vn=VDD/2-VC2ここで、VC2は、キャパシタ6bの両端にかかる電圧を示す。負荷電流IL=Vp-Vn/Rここで、Rは抵抗7の抵抗値を示す。以上のように、図1からは、正電圧出力Vp及び負電圧出力Vnを取り出すことができる。また、スイッチ5aを流れる電流Isw1=スイッチ5bを流れる電流Isw2であるから、スイッチングノイズ電流IN1=スイッチングノイズ電流IN2となる。ここで、IN1はキャパシタ2aを介して接地点10VSSに流れる電流を、IN2はキャパシタ2bを介して接地点10VSSに流れる電流を示す。図1の構成例では、出力電圧の昇圧及び降圧が小さいものにとどまる。インダクタ3a、3bには、直流電源1のVDDと動作点のVDD/2との差の電圧しか印加されないため、インダクタ3a、3bに流れる電流は、それほど大きくならない。したがって、インダクタ3a、3bに発生する誘導電圧も大きくならず、出力電圧の昇降圧は小さなものになる。これを大きく昇降圧できるようにしたのが、図2の構成である。基本的には、図1と同じであるが、スイッチ5a、5bの接続を変更したものである。図1と同じ符号を付しているものは、同じ回路素子を示すので、説明を省略する。図2は図1と異なり、スイッチ5aのインダクタ3aとの接続点と反対側は、インダクタ3bの中点と接続されている。一方、スイッチ5bのインダクタ3bとの接続点と反対側は、インダクタ3aの中点と接続されている。図1では、スイッチ5aとスイッチ5bが直流電源1に対して直列に接続されていたが、図2では、スイッチ5aとスイッチ5bが直流電源1に対して並列に接続されている。このように構成することで、インダクタ3a、3bには、直流電源1のVDDがそのまま印加されるようになるので、インダクタ3a、3bに流れる電流は大きくなる。このため、インダクタ3a、3bに発生する誘導電圧も大きくなるので、出力電圧の昇降圧は大きくなる。図3は、スイッチング電源装置の動作点VDD/2の作成方法を変えたものである。図1と同じ符号を付しているものは、同じ回路素子を示すので、説明を省略する。図1と異なるのは、共通ライン9にバイアスVDD/2を与えるのではなく、抵抗9aと抵抗9bにより直流電源1のVDDを分圧していることである。抵抗9aと抵抗9bは、抵抗値が同じで特性が同じものを用いる。これにより、抵抗9aと抵抗9bの接続点における電圧は、VDD/2になるので、スイッチング電源装置の動作点もVDD/2となる。図4は、図3の構成で、さらに出力電圧の昇降圧を大きくしたものである。図1、3と同じ符号を付しているものは、同じ回路素子を示すので、説明を省略する。図3の構成とは異なり、スイッチ5a、5bの接続を変更している。スイッチ5aのインダクタ3aとの接続点と反対側は、インダクタ3bの中点と接続されている。一方、スイッチ5bのインダクタ3bとの接続点と反対側は、インダクタ3aの中点と接続されている。このように構成することで、図2で説明したように、インダクタ3a、3bには、直流電源1のVDDがそのまま印加されるようになるので、出力電圧の昇降圧は大きくなる。図5は、図1~図4とは異なり、整流素子としてダイオード4a、4bを用いずに、スイッチ素子14a、14bを用いている。図5は、図2のダイオード4a、4bの代わりに、スイッチ素子14a、14bで構成されている。このスイッチ素子14a、14bは、通常のスイッチでも良いし、MOSFET等のトランジスタでも良い。図1~図5で共通して用いているスイッチング素子5a、5bについても、通常のスイッチでも良いし、MOSFET等のトランジスタでも良い。そこで、例えば、スイッチ素子14a、14bとスイッチング素子5a、5bとを同様のMOSFET等のトランジスタで構成すれば、同期整流方式を実現することができる。ここで、インダクタ3a、スイッチ5a、スイッチ素子14a、キャパシタ6aで正電圧出力回路を構成する。正電圧出力回路は昇圧回路となる。一方、インダクタ3b、スイッチ5b、スイッチ素子14b、キャパシタ6bで負電圧出力回路を構成する。負電圧出力回路は降圧回路となる。また、キャパシタ2a、キャパシタ2bと、これらの合流地点である接地点10とで加算回路を構成する。以上のように、正電圧出力回路と負電圧出力回路は、回路素子の配置及び接続については、相互に対称な回路を構成している。スイッチ素子14a、14bにはパルス信号SWを反転させたパルス信号RSWを制御信号として用いれば良い。このようにすれば、スイッチ5a、5bが開いたときに、スイッチ素子14a、14bがオンの状態となり、一方向の極性の電流をキャパシタ6a、6bに充電することができる。ダイオードでは順方向電圧があるために、図1~図4の構成であれば、電圧降下が発生するが、図5の構成では整流素子をスイッチ素子で構成しているため、電圧降下を無視できるという効果がある。次に、図4の回路に基づき、発生する各部の電圧、電流をシミュレーションした結果を図9~図26に示す。このシミュレーションに使用した具体的な回路は図7である。図4と対応させればわかるように、直流電源1がV10に、キャパシタ2a、2bがC21、C18に、抵抗9a、9bがR19、R21に、インダクタ3aがL20及びL19に、インダクタ3bがL21及びL18に、スイッチ5a、5bがS11、S10に、ダイオード4a、4bがD11、D10に、キャパシタ6a、6bがC19、C20に、抵抗7がR20及びR22に、キャパシタ8がC22に対応する。また、中央にあるU13,U14,U15と電源V9から構成されるのは、パルス信号SWを発生させるパルス幅変調回路である。なお、このパルス幅変調回路の回路構成は、一例を示したものであり、図に示した回路構成以外でも、もちろん実現することができる。また、図中の符号の近くに記載している数字は、シミュレーションに用いた回路素子の値を表わす。例えば、直流電源V10の電源電圧は3Vであり、C21、C18のキャパシタについては10μF等である。一方、比較するために、従来技術によるスイッチング電源を、回路シミュレーションした結果を図27~図31に示す。このシミュレーションに使用した回路は図26である。図26の構成は、図4及び図8の回路と比較してより単純である。図26aは回路構成を示している。直流電源41に直列に接続されたインダクタ43とスイッチ45、スイッチ45に並列に接続されたキャパシタ46、抵抗47を備えている。また、スイッチ45とキャパシタ46の間はダイオード44で接続されている。図26aの回路構成を具体的な回路としたものが図26bである。直流電源41がV10に、インダクタ43がL19に、スイッチ45がS11に、ダイオード44がD11に、キャパシタ46がC19に、抵抗47がR20に対応する。また、中央にあるU13,U14,U15と電源V9から構成されるのは、パルス信号SWを発生させるパルス幅変調回路の一例を示すものである。図26b中に記載されているように、直流電源41の電源電圧は3Vである。図26は、いわゆる昇圧チョッパー方式と言われるもので、昇圧された電圧VUが出力される。上記いずれの回路シミュレーションにおいても、スイッチング周波数、すなわちパルス信号SWの周波数は500kHzとし、各素子は理想素子として計算を行った。まず、図26の回路のシミュレーション結果から説明する。図27は、昇圧電圧出力VUを示す。縦軸は電圧Vを、横軸は時間msecを示す。8.1Vから8.6V程度までの範囲で変動しており、変動幅は、0.5Vを超えており、大きい。図28は、抵抗47を流れる負荷電流を示す。縦軸は電流mAを、横軸は時間msecを示す。負荷電流についても、320mA~345mA程度まで変動しており、その変動幅は大きい。図29は、図28の負荷電流の周波数スペクトルを示す。基本波以外の高調波成分が、高次高調波でも比較的大きな強度を保っており、高調波成分が高いことがわかる。図30は、直流電源41を流れる電源電流を示す。縦軸は電流Aを、横軸は時間msecを示す。電源電流は、変動幅が3Aにまで達しており、非常に大きい。この電源電流の振れがPIノイズやEMIノイズになる。図30の電源電流の変化をフィルタ等を使用してDC電流に変換できれば、ノイズは発生しなくなるが、変動幅の大きさがアンペアオーダーなので、フィルタ等を使用したとしても、DC電流に変換することは技術的に困難である。図31は、図30の電源電流の周波数スペクトルを示す。基本波は、49.3dBmの大きさとなっている。また、高調波成分の強度も大きい状態で分布している。次に、本発明に係る図4、7の回路構成によるシミュレーション結果を説明する。図8は、各部の端子電圧を示す。グラフ上から順に、昇圧電圧Vp、直流電源1のVDD、VDD/2、インダクタ3bの中間端子の電圧VL、降圧電圧Vnを示している。図9は、図8の信号のうち、昇圧電圧Vpを取り出して拡大したものである。約9.13Vから9.16Vの間で変動している。図10はVDD/2を示す。VDDが3Vであるので、VDD/2は1.5Vとなる。VDD/2は平坦である。図11は降圧電圧Vnを示す。約-6.13から-6.16の間で変動している。図12は、VDD端子電圧を示す。インダクタ3aの中間端子における電圧波形である。VDD端子電圧は、3Vを中心として、およそ±0.1Vの範囲内で変動している。図26の従来技術による回路構成では、図27に示すように、昇圧電圧出力VUは、変動幅は、0.5Vを超えており非常に大きい。しかし、本発明のスイッチング電源装置では、上記のように、昇圧電圧Vp及び降圧電圧Vnともに、変動幅は0.03V程度となっており、非常に小さくなっている。図13は、VSS端子電圧を示す。インダクタ3bの中間端子における電圧波形である。VSS端子電圧は、0Vを中心として、およそ±0.1Vの範囲内で変動している。図14は、抵抗7を流れる電流を示す。抵抗7は、R20とR22の合計値に相当するので、50Ωとなる。前記の式から、抵抗7を流れる負荷電流IL=Vp-Vn/Rと表わせるため、ILは、図14のように、306mA程度を中心として約305.5mA~306.5mAまでの範囲で変動している。図15は、図14の負荷電流ILの周波数スペクトルを示す。横軸が周波数、縦軸がEMIノイズレベルdBmを示す。基本波は、-23.2dBmであった。図16は、直流電源1を流れる電源電流IDDを示す。1.806Aを中心に1.804A~1.808Aまでの範囲で変動している。図17は、図16の電源電流IDDの周波数成分を示す。横軸が周波数、縦軸がEMIノイズレベルdBmを示す。基本波は-5.3dBmであった。図26の従来技術による回路構成では、図28に示すように、負荷電流は、320mA~345mA程度まで変動している。しかし、本発明のスイッチング電源装置では、負荷電流の変動幅は、約1.0mAまでの範囲に留まっており、変動幅は非常に小さくなっている。また、従来技術による回路構成では、図29に示すように、負荷電流の周波数スペクトルにおいて基本波以外の高調波成分が、高次高調波でも比較的大きな強度を保っているが、本発明のスイッチング電源装置では、図15のように、高次高調波の成分は小さくなっている。さらに、従来技術による回路構成では、図30に示すように電源電流は、変動幅が3Aにまで達しており、非常に大きい。また、図31に示すように、電源電流の高調波成分の強度も大きい状態で分布している。しかし、本発明のスイッチング電源装置では、図16に示すように、電源電流IDDの変動幅は、0.005Aまでに収まっており、極めて小さくなっている。また、図17に示すように、電源電流IDDの高調波成分は非常に小さくなっている。図18は、キャパシタ2a、キャパシタ2bを流れる電流を示す。破線の曲線がキャパシタ2aを流れる電流を表わし、実線の曲線がキャパシタ2bを流れる電流を表わす。一方、図19は、ダイオード4a、ダイオード4bを流れる電流を示す。実線の曲線がダイオード4aを流れる電流を表わし、破線の曲線がダイオード4bを流れる電流を表わす。図18、19の2種類の正負のスイッチング電流は、キャパシタ2a、2bを通して加算することにより、ほぼ0になり、その結果、電源電流IDDも図16に示すように平滑化される。次に、図18、19の2種類の正負のスイッチング電流を、キャパシタ2a、2bを通して加算した電流合流点Pにおける電圧波形、電流波形を以下に示す。図20は、電流合流点Pにおける過渡電圧波形における安定時の波形を示す。2ms~3ms経過後の電圧波形である。縦軸は電圧fVを、横軸は時間msecを示す。この電圧波形から、ノイズはほぼキャンセルされている。図21は、図20のグラフのうち、2.98ms~3msまでの範囲を拡大したものである。図21からわかるように、インパルス状にひげ状のノイズがあるものの、ほとんどのノイズは、この電圧レベルでも平坦な部分が見られる。さらに、図22は、電流合流点Pにおける過渡電流波形における安定時2ms~3msの電流波形を示す。縦軸は電流pAを、横軸は時間msecを示す。図23は、過渡電圧同様、図22のグラフのうち、2.98ms~3msまでの範囲を拡大したものである。図22からわかるように、インパルス状にひげ状のノイズがあるものの、ほとんどのノイズは、この電流レベルでも平坦な部分が見られる。また、図24は、電流合流点Pにおける過渡電流波形のFFT変換による周波数スペクトルを示す。縦軸は電流値A、横軸は周波数MHzを示す。図25も、電流合流点Pにおける過渡電流波形のFFT変換による周波数スペクトルを示す。縦軸はEMIノイズレベルdBmを、横軸は周波数を示す。以上の図24、25からわかるように、電流合流点Pでは、極めて効果的にノイズが低減されている。さらに、キャパシタ2aとインダクタ3aによるT型LCフィルタ、及びキャパシタ2bとインダクタ3bによるT型LCフィルタの構成を有しているため、これらのT型LCフィルタの減衰効果も相まって残ったノイズは微小な正弦波に近いものとなった。この結果は、図17に示すように、基本波成分が最も高く、高次高調波成分になるほど強度が急激に減少していくので、高調波成分全体が少ないことがわかる。また効率についても、入力3V、1.81Aから出力15.3V、0.305Aを得ているので、下記の式により入出力の効率は、85.9となる。効率=15.3V×0.305A/3V×1.81A=85.9なお、効率の損失分はダイオード4a、4bの電圧降下分によるものである。以上のように、本発明により、高効率を維持しながら、正電圧出力と負電圧出力を同時に得られるとともに、スイッチング雑音を極めて少なくできるノイズキャンセリング機能を備えたスイッチング電源装置が簡単な構成で実現できる。"