2つのバックプレートFBP、SBPと、前記2つのバックプレートFBP、SBP間に位置する膜MEMと、前記膜MEM及び前記第1のバックプレートFBPに第1のバイアス電圧を印加し、前記膜MEM及び前記第2のバックプレートSBPに第2のバイアス電圧を印加する電圧源VS1と、前記第1のバイアス電圧及び前記第2のバイアス電圧を調整する制御ユニットCUとを備える、マイクロフォンMIC。前記膜MEM及び前記第2のバックプレートSBPに前記第2のバイアス電圧を印加する第2の電圧源VS2を備える、請求項1に記載のマイクロフォンMIC。前記制御ユニットCUは少なくとも1つの調整可能電圧ポンプを備える、請求項1又は2に記載のマイクロフォンMIC。前記膜MEMと前記第1のバックプレートFBPとの間のコラプス電圧及び前記膜MEMと前記第2のバックプレートSBPとの間のコラプス電圧を測定する手段を備える、請求項1~3のいずれか1項に記載のマイクロフォンMIC。前記膜MEMと前記第1のバックプレートFBPとの間の静電容量及び前記膜MEMと前記第2のバックプレートSBPとの間の更なる静電容量を測定する手段を備える、請求項1~4のいずれか1項に記載のマイクロフォンMIC。MEMSマイクロフォンMICである、請求項1~5のいずれか1項に記載のマイクロフォンMIC。前記膜MEM及び前記2つのバックプレートFBP、SBPは第1のチップ上に実装され、前記制御ユニットCU及び前記電圧源VS1、VS2は特定用途向け集積回路チップ、すなわち、ASICチップ内に集積され、前記第1のチップ及び前記ASICチップは基板チップを通して電気的に接続される、請求項1~6のいずれか1項に記載のマイクロフォンMIC。前記膜MEM、前記2つのバックプレートFBP、SBP、前記制御ユニットCU及び前記電圧源VS1、VS2は1つのチップ上に実装される、請求項1~6のいずれか1項に記載のマイクロフォンMIC。前記制御ユニットCUのうちの一部が外部試験ユニット上に実装される、請求項1~6のいずれか1項に記載のマイクロフォンMIC。請求項1~9のいずれか1項に記載のマイクロフォンMIC内の2つのバックプレート間で膜MEMを位置決めする方法であって、前記マイクロフォンMICの製造後に前記第1のバックプレートFBPと前記第2のバックプレートSBPとの間の前記膜の初期電気機械的平衡位置を決定するステップと、前記第1のバイアス電圧及び第2のバイアス電圧のための最適値を計算し、前記膜MEMを前記第1のバックプレートFBPと前記第2のバックプレートSBPとの間の最終電気機械的平衡位置に移動させるステップと、前記第1のバイアス電圧及び第2のバイアス電圧を調整するステップとを含む方法。前記膜MEMが、最終電気機械的平衡位置において前記第1のバックプレートFBPと前記第2のバックプレートSBPとの間の中央に配置されるように、前記第1のバイアス電圧及び第2のバイアス電圧のための前記最適値が選択される、請求項10に記載の方法。前記第1のバイアス電圧及び第2のバイアス電圧は少なくとも1つの調整可能電圧ポンプの出力を特定の値に設定することによって調整される、請求項10又は11に記載の方法。前記第1のバックプレートと前記第2のバックプレートとの間の前記膜MEMの前記初期電気機械的平衡位置は、前記第1のバイアス電圧及び第2のバイアス電圧を開始値に設定し、前記膜MEM及び前記第1のバックプレートFBPが互いに接触するまで前記第1のバイアス電圧を高め、前記膜MEM及び前記第1のバックプレートFBPが互いに接触する前記第1のコラプス電圧の値を求め、前記第1のバイアス電圧を前記開始値にリセットし、前記膜MEM及び前記第2のバックプレートSBPが互いに接触するまで前記第2のバイアス電圧を高め、前記膜MEM及び前記第2のバックプレートSBPが互いに接触する前記第2のコラプス電圧の値を求め、前記測定された電圧に基づいて前記第1のバックプレートFBPと前記第2のバックプレートSBPとの間の前記膜MEMの前記初期電気機械的平衡位置を算出する、請求項10~12のいずれか1項に記載の方法。前記第1のバックプレートFBPと前記第2のバックプレートSBPとの間の前記膜MEMの前記初期電気機械的平衡位置は、前記膜MEMと前記第1のバックプレートFBPとの間の静電容量及び前記膜MEMと前記第2のバックプレートSBPとの間の静電容量を測定し、前記測定された静電容量に基づいて、前記第1のバックプレートFBPと前記第2のバックプレートSBPとの間の前記膜MEMの前記初期電気機械的平衡位置を算出する、請求項10~12のいずれか1項に記載の方法。マイクロフォンの製造中に2つのバックプレート間で膜を正確に位置決めする方法が既知である。これらの方法は、マイクロフォンの設計及び処理を最適化する。しかしながら、製造中に達成することができる精度は、マイクロフォンの仕様に関して高まりつつある要求を満たすのに十分に正確ではない。したがって、デュアルバックプレートマイクロフォン内の2つのバックプレート間の膜の位置決め精度を高めることが必要とされている。本発明の目的は、2つのバックプレート間で膜をより正確に位置決めできるようにするマイクロフォンを提供することである。さらに、本発明の別の目的は、マイクロフォン内の2つのバックプレート間で膜を正確に位置決めする方法を提供することである。請求項1に記載のマイクロフォン、及び請求項10に記載の2つのバックプレート間で膜を位置決めするための方法が、この目的に対する解決策を提供する。従属請求項は、本発明の有利な実施形態を開示する。本発明によるマイクロフォンは、2つのバックプレートと、2つのバックプレート間に位置する膜と、膜及び第1のバックプレートに第1のバイアス電圧を印加し、膜及び第2のバックプレートに第2のバイアス電圧を印加する電圧源と、第1のバイアス電圧及び第2のバイアス電圧を調整する制御ユニットとを備える。代替の設計では、マイクロフォンは第2の電圧源をさらに備える。この場合、第1の電圧源は膜及び第1のバックプレートに第1のバイアス電圧のみを印加し、一方、第2の電圧源は膜及び第2のバックプレートに第2のバイアス電圧を印加する。制御ユニットは、アナログ及び/又は論理回路構成要素を備え、マイクロフォンチップ上に、又は専用のASICチップ特定用途向け集積回路上に、又は外部機構内に、又はオンチップアナログ回路及び外部論理回路の組み合わせ内に配置することができる。空隙が膜と各バックプレートとを分離する。したがって、膜とバックプレートのうちの一方との間にバイアス電圧が印加されるとき、膜とそれぞれのバックプレートとによって形成されるコンデンサが充電される。したがって、膜とバックプレートとの間に静電力が作用する。したがって、膜の復元力と静電力とが平衡に達するまで、膜がバックプレートに向かって移動しながら、膜とバックプレートとの間の空隙が減少する。理想的なマイクロフォンでは、膜及びバックプレートは正確にわかっている形状及び機械的特性を有する。それゆえ、この場合、2つのバックプレート間の膜の位置を正確に計算することができる。しかしながら、実際のマイクロフォンでは、製造精度が限られていることに起因して、バックプレート及び膜の幾何学的形状及び機械的特性が変動し、非対称になる可能性がある。したがって、バイアス電圧が印加されるときに、膜と2つのバックプレートとの間の距離は、理想的なマイクロフォンの場合に計算された理想的な距離から外れる可能性がある。本発明によれば、制御ユニットが第1のバイアス電圧及び第2のバイアス電圧を調整することができる。これらの電圧を調整することによって、膜を正確に位置決めできるようになる。従来技術のマイクロフォンとは対照的に、本発明によれば、マイクロフォンの製造が完了した後に、膜の位置を再調整できるようになる。したがって、位置決め精度を大きく高めることができる。一実施形態において、制御ユニットは、少なくとも1つの調整可能電圧ポンプを備えることができる。制御ユニットは、2つの調整可能電圧ポンプを備えることが好ましく、各調整可能電圧ポンプが、第1のバイアス電圧又は第2のバイアス電圧のうちの一方を調整することができる。電圧ポンプはDC/DCコンバータであり、コンデンサをエネルギー蓄積素子として用いて、より高い電圧、又はより低い電圧のいずれかの電源を形成する。電圧ポンプは、チャージポンプと呼ばれる場合もある。一実施形態では、マイクロフォンは、膜と第1のバックプレートとの間の静電容量と、膜と第2のバックプレートとの間の更なる静電容量とを測定する手段を備える。一実施形態では、マイクロフォンは、膜と第1のバックプレートとの間のコラプス電圧と、さらに膜と第2のバックプレートとの間のコラプス電圧とを測定する手段を備える。コラプス電圧は、膜及びそれぞれのバックプレートが互いに接触するために、膜とそれぞれのバックプレートとの間に印加が必要な電圧である。一実施形態では、マイクロフォンはMEMSマイクロフォンであり、電圧源及び制御ユニットは特定用途向け集積回路ASIC内に集積される。一実施形態では、マイクロフォンは単一のチップ上に実装することができ、制御ユニット、電圧源、2つのバックプレート及び膜が同じチップ上に実装される。代替の実施形態では、制御ユニットは別個の専用チップ上に実装される。制御ユニットの最も可能性の高い配置は専用ASICチップ上である。バックプレート及び膜はMICチップ上に形成される。MICチップ及びASICチップは、その後、基板チップを通して電気的に接続される。この3チップシステムはCSPチップスケールパッケージと呼ばれる。別の代替の実施形態では、制御ユニットは分割される。制御ユニットの一部は試験中にのみマイクロフォンに接続される外部試験ユニット上に実装することができる。制御ユニットの他の部分は、MICチップ上、又は専用ASICチップ上のいずれかに実装することができる。本発明は、2つのバックプレート間で膜を位置決めする方法をさらに提供する。この方法は、マイクロフォンの製造後に、第1のバックプレートと第2のバックプレートとの間の膜の初期電気機械的平衡位置を決定するステップと、第1のバイアス電圧及び第2のバイアス電圧のための最適値を計算し、膜を第1のバックプレートと第2のバックプレートとの間の最終電気機械的平衡位置に移動させるステップと、第1のバイアス電圧及び第2のバイアスを調整するステップとを含む。第1のバックプレートと第2のバックプレートとの間の膜の初期電気機械的平衡位置は、製造完了後に、膜と第1のバックプレートとの間及び膜と第2のバックプレートとの間に同じバイアス電圧が印加されるときに、膜が存在する位置である。第1のバックプレートと第2のバックプレートとの間の膜の最終電気機械的平衡位置は、2つのバイアス電圧に適応させた後に膜が存在する位置である。一実施形態では、膜は、その最終電気機械的平衡位置において、2つのバックプレート間の中間に配置される。本発明の方法によれば、膜が、その初期電気機械的平衡位置から、通常は2つのバックプレート間の中間に位置する最終電気機械的平衡位置まで動かされるように、2つのバイアス電圧を調整できるようになる。この方法は、マイクロフォン製造完了後に適用することができる。詳細には、その方法は、マイクロフォンを顧客に届ける前の最終試験段階において適用することができるが、マイクロフォンが顧客製品内に組み込まれるときに一度、又は何度も実行することができる。その方法によって、製造後に、及び/又は顧客組込み後に、さらにはこの初期位置を補正するために、2つのバックプレート間の初期膜位置を決定できるようになる。第1のバイアス電圧及び第2のバイアス電圧は、調整可能電圧ポンプの出力を特定の値に設定することによって調整することができる。一実施形態では、第1のバイアス電圧及び第2のバイアス電圧は、膜が最終電気機械的平衡位置において第1のバックプレートと第2のバックプレートとの間の中間に配置されるように選択される。最終電気機械的平衡位置に応じて、2つのバイアス電圧に対して異なる値が選択される可能性がある。膜を位置決めする方法は、製造後に第1のバックプレートと第2のバックプレートとの間の膜の初期電気機械的平衡位置を決定するステップを含む。このステップは、種々の方法で実行することができる。1つの可能性は、第1のバイアス電圧及び第2のバイアス電圧を開始値に設定し、その後、膜及び第1のバックプレートが互いに接触するまで第1のバイアス電圧を高め、そして、膜及び第1のバックプレートが互いに接触する第1のバイアス電圧の値を求めることである。この値は、コラプス電圧とも呼ばれる。したがって、このステップにおいて求められるコラプス電圧は、第1のバックプレート及び膜を物理的に接触させるために、これらの2つの要素に印加される必要がある電圧である。次のステップにおいて、第1のバイアス電圧がその開始値にリセットされ、膜及び第2のバックプレートが互いに接触するまで、第2のバイアス電圧が高められる。膜及び第2のバックプレートが互いに接触する第2のバイアス電圧の値が求められ、ここで、測定されたコラプス電圧に基づいて、第1のバックプレートと第2のバックプレートとの間の膜の初期電気機械的平衡位置が算出されうる。この情報は、制御ユニットに供給するか、又は分配することができ、制御ユニットはバイアス電圧を調整して、膜を2つのバックプレート間の中間に配置する。代替的には、製造後の第1のバックプレートと第2のバックプレートとの間の膜の初期電気機械的平衡位置は、膜と2つの各バックプレートとの間で1つ又は複数の電圧における静電容量を測定することによって求めることができる。その後、測定された静電容量が所定の中間値と比較され、バイアス電圧が調整され、第1のバックプレートと第2のバックプレートとの間のその最終電気機械的平衡位置に近づくように膜がシフトされる。この方法は、膜がその最終電気機械的平衡位置において2つのバックプレート間の中間に正確に配置されるまで、何度も繰り返すことができる。また、このフィードバックシステムによって、測定された静電容量に基づいて、バイアス電圧を調整できるようになる。2つのバックプレート間の膜の位置を調整することによって、そのマイクロフォンは音響的に対称になる。これは、最大音圧レベルMAXSPLを最適化し、全高調波歪みTHDを最小化する。MAXSPLは、膜がバックプレートのうちの一方に引っ張られるまで、マイクロフォンにどの程度の音響圧を加えることができるかを示す。MAXSPLはマイクロフォンの測定範囲を示すので、できる限り高くすべきである。THDは、所与の音圧レベルにおいて信号がどの程度歪むかを示す。本発明によれば、THDは最小化される。本発明は、本明細書において以下に与えられる詳細な説明、及び添付の概略的な図面から十分に理解されるようになる。図1は、本発明による、デュアルバックプレートMEMSマイクロフォンMICを示す。マイクロフォンMICは、第1のバックプレートFBP及び第2のバックプレートSBPを備える。さらに、マイクロフォンMICは、第1のバックプレートFBPと第2のバックプレートFBPとの間に位置する膜MEMを備える。膜MEMと各バックプレートFBP、SBPとの間に空隙AGがある。第1のバックプレートFBPと第2のバックプレートSBPとはそれぞれ、空隙AG及び膜MEMが外界と通じるような開口部OPを備える。音響信号がマイクロフォンMICに圧力を加えるとき、その音響信号は、バックプレートFBP、SBPの開口部OPを通って伝搬することができ、膜MEMは対応する圧力変動によって動かされる。さらに、マイクロフォンMICは制御ユニットCUを備え、制御ユニットは、2つの電圧源VS1、VS2を備える。制御ユニットCUは、外部機構の一部である専用チップ、例えば、ASICチップ上に位置する膜及びバックプレートFBP、SBPとともに単一のチップ上に集積することができるか、又は膜MEM及びバックプレートFBP、SBPを含むチップ、すなわち、専用チップ上、並びに/又は外部機構上の両方に分散配置することができる。図1に示される実施形態では、制御ユニットCUは、専用ASICチップ上に実装される。膜MEM及びバックプレートFBP、SBPは別個のチップ上に実装される。2つのチップは第3のチップ、すなわち、基板チップ基板片を介して電気的に接続される。制御ユニットCUは2つの電圧源VS1、VS2と、増幅器AMPと、アナログ回路ACと、論理回路LCとを備える。第1の電圧源VS1は、第1のバックプレートFBPと膜MEMとの間に第1のバイアス電圧を印加する。膜MEM及び第1のバックプレートFBPは空隙AGによって分離されるので、膜MEMと第1のバックプレートFBPとの間に静電容量が生成される。第1のバックプレートFBPは第1の電圧レベルにあり、膜MEMは異なる電圧レベルにある。第2の電圧源VS2は、膜MEMと第2のバックプレートSBPとの間にバイアス電圧を印加する。膜MEM及び第2のバックプレートSBPは空隙AGによって分離されるので、膜MEMと第2のバックプレートSBPとの間に静電容量が生成される。第2のバックプレートSBPは第2の電圧レベルにあり、膜MEMは異なる電圧レベルにある。制御ユニットCUは、膜MEMと各バックプレートFBP、SBPとの間に印加される第1のバイアス電圧及び第2のバイアス電圧を調整できるようにする。このために、制御ユニットCUは、2つの調整可能電圧ポンプを備える。これらの電圧ポンプの出力は、膜MEMと各バックプレートFBP、SBPとの間の静電容量を変更できるように調整することができる。電圧ポンプの出力レベルは、膜MEMが最終電気機械的平衡位置において2つのバックプレートFBPとSBPとの間の中間に配置されるように選択される。代替の設計では、制御ユニットCUは1つの電圧源VS1のみを備える。この場合、電圧源VS1は、膜MEM、第1のバックプレートFBP及び第2のバックプレートSBPに接続される。第1の電圧レベル、例えば、5V~20Vの電圧が膜MEMに印加される。さらに、はるかに低い電圧、例えば、0.01V~2Vの電圧が第1のバックプレートFBP及び第2のバックプレートSBPに印加される。したがって、膜MEMと第1のバックプレートFBPとの間に第1の静電容量が生成され、膜MEMと第2のバックプレートSBPとの間に第2の静電容量が生成される。さらに、制御ユニットは、膜MEM、及び/又は第1のバックプレートFBP及び第2のバックプレートSBPに印加される電圧を変更することができ、それゆえ、制御ユニットCUは、膜MEMと2つのバックプレートFBP、SBPとの間の静電容量を調整することができる。