時間測定方法であって、基準信号を提供する工程と、前記基準信号に基づき同じ周波数を有し、相互間が固定位相によって隔てられた複数の位相シフト信号を生成する工程と、時間測定を開始する開始信号に始まり、時間測定を終了する終了信号で終止するクロックマスクを設定する工程と、前記クロックマスクの開始時間点から前記基準信号に第1トリガ状態が発生するまでの時間区間内において、前記位相シフト信号に第2トリガ状態が発生した回数Nd1をカウントする工程と、前記クロックマスクの時間区間内において、前記第1トリガ状態に基づき、前記基準信号が発生したサイクル数Nbをカウントする工程と、前記クロックマスクの終了時間点から前記基準信号に第1トリガ状態が発生するまでの時間区間内において、前記位相シフト信号に第2トリガ状態が発生した回数Nd2をカウントする工程と、次の式により時間測定値tを取得する工程とを含み、t=Nb/Fb[Nd1/Fb/M]-[Nd2/Fb/M]そのうち、Fbが前記基準信号の周波数であり、Mが前記位相シフト信号の数であり、M≧2である、ことを特徴とする、時間測定方法。前記第1トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであり、前記第2トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであることを特徴とする、請求項1に記載の時間測定方法。生成される前記位相シフト信号の個数が4つまたは8つであることを特徴とする、請求項1に記載の時間測定方法。前記基準信号の周波数Fbを既定値で置き換える工程を含むことを特徴とする、請求項1に記載の時間測定方法。前記固定相位の値が360/M-1であることを特徴とする、請求項1に記載の時間測定方法。時間測定システムであって、時間測定を開始する開始信号及び時間測定を終了する終了信号を受信するために用いられる信号入力端と、前記信号入力端に接続され、前記開始信号、前記終了信号を受信し、且つ周波数値がFbの基準信号を生成するために用いられ、且つ前記基準信号に基づき、同じ周波数を有し、且つ相互間が固定位相によって隔てられたM個の位相シフト信号を生成するために用いられ、且つ前記開始信号に始まり、終了信号で終止するクロックマスクを生成するために用いられ、且つ前記クロックマスクの開始時間点から前記基準信号に第1トリガ状態が発生するまでの時間区間内において前記位相シフト信号に第2トリガ状態が発生した回数Nd1をカウントするために用いられ、且つ前記クロックマスクの時間区間内において前記第1トリガ状態に基づき前記基準信号が発生したサイクル数Nbをカウントするために用いられ、且つ前記クロックマスクの終了時間点から前記基準信号に第1トリガ状態が発生するまでの時間区間内において前記位相シフト信号に第2トリガ状態が発生した回数Nd2をカウントするために用いられ、且つ前記数値Fb、M、Nb、Nd1、Nd2を出力するために用いられる時間測定器と、前記時間測定器に接続され、前記数値を受信し、且つ次の式に基づいて演算を行い、時間測定値tを取得するために用いられる演算装置を含み、t=Nb/Fb[Nd1/Fb/M]-[Nd2/Fb/M]そのうち、M≧2であることを特徴とする、時間測定システム。前記時間測定器が、ベースバンド信号の生成に用いられるベースバンド生成モジュールと、前記ベースバンド生成モジュールに接続され、前記ベースバンド信号を逓倍して前記基準信号にする周波数逓倍ユニットと、前記信号入力端に接続され、前記開始信号と前記終了信号を受信し、前記周波数逓倍ユニットに接続され、前記基準信号を受信して、前記数値M、Nb、Nd1、Nd2を生成し、かつ前記数値Fb、M、Nb、Nd1、Nd2を出力するために用いられるプログラマブルゲートアレイと、を含むことを特徴とする、請求項6に記載の時間測定システム。前記演算装置が、前記数値Fbを既定値で置き換えるために用いられることを特徴とする、請求項7に記載の時間測定システム。前記演算装置が、コントロールユニット及びコンピュータ装置のうちのいずれかであることを特徴とする、請求項6に記載の時間測定システム。前記第1トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであり、前記第2トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであることを特徴とする、請求項6に記載の時間測定システム。本発明の目的は、時間測定の過程における演算速度と測定の正確性を高めることにある。本発明の別の目的は、回路占用面積を減少すると共に、消費電力を減少することにある。上述の目的及びその他目的を達するため、本発明の時間測定方法は、基準信号を提供する工程と、前記基準信号に基づき、同じ周波数を有し、且つ相互間が固定位相によって隔てられた複数の位相シフト信号を生成する工程と、時間測定を開始する開始信号に始まり、時間測定を終了する終了信号で終止するクロックマスクを設定する工程と、前記クロックマスクの開始時間点から前記基準信号に第1トリガ状態が発生するまでの時間区間内において、前記位相シフト信号に第2トリガ状態が発生した回数Nd1をカウントする工程と、前記クロックマスクの時間区間内において、前記第1トリガ状態に基づき、前記基準信号が発生するサイクル数Nbをカウントする工程と、前記クロックマスクの終了時間点から前記基準信号に第1トリガ状態が発生するまでの時間区間内において、前記位相シフト信号に第2トリガ状態が発生した回数Nd2をカウントする工程と、次の式により時間測定値tを取得する工程とを含み、t=Nb/Fb[Nd1/Fb/M]-[Nd2/Fb/M]、そのうちFbが前記基準信号の周波数であり、Mが前記位相シフト信号の個数であり、M≧2であることを特徴とする。上述の目的及びその他目的を達するため、本発明の時間測定システムは、時間測定を開始する開始信号と時間測定を終了する終了信号の受信に用いられる信号入力端と、前記信号入力端に接続されて前記開始信号と前記終了信号を受信し、周波数値がFbの基準信号を生成するために用いられ、且つ前記基準信号に基づいて同じ周波数を有し、相互間が固定位相によって隔てられたM個の位相シフト信号を生成し、前記開始信号において開始して、前記終了信号において終止するクロックマスクの生成に用いられ、且つ前記クロックマスクの開始時間点から前記基準信号に第1トリガ状態が発生するまでの時間区間内において前記位相シフト信号に第2トリガ状態が発生した回数Nd1をカウントするために用いられ、且つ前記クロックマスクの時間区間内において前記第1トリガ状態に基づき前記基準信号が発生するサイクル数Nbをカウントするために用いられ、且つ前記クロックマスクの終了時間点から前記基準信号に第1トリガ状態が発生するまでの時間区間内において前記位相シフト信号に第2トリガ状態が発生した回数Nd2をカウントするために用いられ、且つ前記数値Fb、M、Nb、Nd1、Nd2を出力するために用いられる時間測定器と、前記時間測定器に接続され、前記数値の受信に用いられると共に、次の式により演算を行って時間測定値tを取得する演算装置を含み、t=Nb/Fb[Nd1/Fb/M]-[Nd2/Fb/M]、そのうち、M≧2であることを特徴とする。一実施例において、前記時間測定器は、ベースバンド信号を生成するために用いるベースバンド生成モジュールと、前記ベースバンド生成モジュールに接続され、前記ベースバンド信号を逓倍して前記基準信号にする周波数逓倍ユニットと、前記信号入力端に接続され、前記開始信号と前記終了信号を受信し、前記周波数逓倍ユニットに接続され、前記基準信号を受信して、前記数値M、Nb、Nd1、Nd2を生成し、かつ前記数値Fb、M、Nb、Nd1、Nd2を出力するために用いられるプログラマブルゲートアレイを含む。一実施例において、前記演算装置はコントロールユニット及びコンピュータ装置のうちのいずれかとすることができる。一実施例において、前記第1トリガ状態は立ち上がりエッジトリガ状態と立ち下がりエッジトリガ状態のうちのいずれかとすることができ、前記第2トリガ状態は立ち上がりエッジトリガ状態と立ち下がりエッジトリガ状態のうちのいずれかとすることができる。一実施例において、生成される前記位相シフト信号の個数は4つまたは8つである。一実施例において、前記基準信号の周波数Fbは直接既定値で置き換えることができる。これにより、本発明の時間測定方法及びそのシステムは、迅速且つ正確な多位相処理方式で時間測定時に発生するエラーを排除し、且つ位相シフト信号の生成数に伴い測定の精度を数倍高め、さらに回路占用面積を小さくし、消費電力を抑える効果も達せられる。本発明の目的、特徴及び効果についての理解を深めるため、下記の具体的な実施例に基づき、添付の図面を組み合わせ、本発明について以下で詳細に説明する。本発明の時間測定方法の具体的な実施例において述べる各工程は別途明記されている場合を除き、その他の工程は相互に入れ替えることができ、排列された説明順序に基づいて工程実行の前後順序を定めるものではない。このほか、本発明の時間測定システムの具体的な実施例における接続という語は、直接接続に限定されず、中間にほかのユニットが接続されていてもよい。さらに、ここでいう第1トリガ状態、第2トリガ状態とは、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかを含み、第1トリガ状態、第2トリガ状態の間は相互に排他的ではなく、即ち、第1トリガ状態と第2トリガ状態は同時に立ち上がりエッジトリガ状態である、または同時に立ち下がりエッジトリガ状態であってもよい。本発明の実施例中では時間測定開始時にトリガされる開始信号と時間測定終了時にトリガされる終了信号に基づき時間測定値の測定過程を行い、且つ多位相処理法と既定の公式により正確な時間測定値を取得する。図1に本発明の一実施例における時間測定システムの運用タイミング図を示す。この実施例では8つの位相シフト信号を例として示しているが、当業者であれば分かるように、2つ以上の位相シフト信号があれば時間測定エラーを排除して時間値の正確性を高めることが可能である。本発明の実施例における時間測定方法は以下の工程を含む。図1に示すように、時間測定の過程において、測定を開始する設定動作と測定を終了する設定動作はそれぞれ同期してトリガ信号、すなわち開始信号SSと終了信号ESを生成する。本発明の実施例における時間測定方法は、測定動作の開始前または同時に基準信号Fbを提供し、前記基準信号に基づいて同じ周波数のマルチレベル位相シフト信号Fb-p1~Fb-p8を生成し、各レベルの位相シフト信号Fb-p1~Fb-p8間が固定の位相で隔てられる。前記基準信号Fbは基礎とする周波数として用いる。位相シフト信号は前記基準信号Fbから生成され、通常はプログラマブルゲートアレイ中のデジタルクロックマネージャモジュールを利用して位相シフト信号の生成を完了することができる。本実施例について見ると、8つの位相シフト信号Fb-p1~Fb-p8を有するため、2組のデジタルクロックマネージャを利用して達成することができ、そのうち1組のデジタルクロックマネージャが基準信号Fbを4つの位相シフト信号に分解する。しかしながら、当業者であれば分かるように、1組のデジタルクロックマネージャのみを使用しても、使用者はそのうちの4つの位相シフト分解の動作を選択的にシャットダウンすることができ、即ち、1組のデジタルクロックマネージャのみを使用する状況下でも基準信号Fbを2つまたは3つの位相シフト信号に分解することができる。このため、使用者は必要に基づきデジタルクロックマネージャの運用を組み合わせて必要な位相シフト信号数を選択することができる。位相シフト信号間の間隔はデジタルクロックマネージャが360度の位相を各位相シフト信号に等分し、例えば位相シフト信号の数がM個の場合、間隔位相は360/となる。続いてクロックマスクmkを設定する。時間測定開始の前記開始信号SSで始まり、時間測定終了の前記終了信号ESで終止する。すなわち、クロックマスクmkはSS信号及びES信号と同期してトリガすることができる。図1では、立ち上がりエッジトリガのSS信号及びES信号を例として示しているが、当業者であれば分かるように、前記SS信号及びES信号は立ち下がりエッジトリガ状態で時間測定の開始時点と終了時点を表してもよい。クロックマスクmkが開始値に設定されると、時間の測定動作が展開される。図1に示すように、基準信号Fbはクロックマスクmkと同期されるとは限らないため、測定される基準信号Fbのサイクル数Nb中、その経過した時間が実際上クロックマスクmkの範囲と合致せず、これがフロントエンドとバックエンドのエラーを生じる。このため、本発明の実施例においては、前記位相シフト信号を利用して時間測定過程において引き起こされるフロントエンドエラー及びバックエンドエラーを排除する。以下は信号のタイミング経過に基づいてフロントエンドエラー及びバックエンドエラーを説明する。フロントエンドエラーにおいては、クロックマスクmkの開始時間点から基準信号Fbに第1トリガ状態が発生するまでの時間区間内で、前記位相シフト信号Fb-p1~Fb-p8に第2トリガ状態立ち上がりエッジまたは立ち下がりエッジトリガ状態が発生する回数Nd1をカウントする。バックエンドエラーにおいては、クロックマスクmkの終了時間点から基準信号Fbに第1トリガ状態が発生するまでの時間区間内で、前記位相シフト信号Fb-p1~Fb-p8に第2トリガ状態立ち上がりエッジまたは立ち下がりエッジトリガ状態が発生する回数Nd2をカウントする。前述の前記位相シフト信号Fb-p1~Fb-p8に第2トリガ状態が発生するとは、フロントエンドエラー区間内に立ち上がりエッジトリガ状態を前記第2トリガ状態とすることを選択したとき、バックエンドエラー区間内に同様に立ち上がりエッジトリガ状態を前記第2トリガ状態とすることを選択し、反対に、フロントエンドエラー区間内に立ち下がりエッジトリガ状態を前記第2トリガ状態とすることを選択したとき、バックエンドエラー区間内に立ち下がりエッジトリガ状態を前記第2トリガ状態とすることを選択することを指す。図1の例でいうと、立ち上がりエッジトリガ状態を前記第2トリガ状態と選択しているため、図1中のNd1のカウント値は3であり、Nd2は5である。図1から分かるように、時間測定過程で実際に経過した時間がtであり、時間値tは式1に合致する。t=tbtd1-td21このため、後続の計算において、Nd1の回数とNd2の回数はフロントエンドエラー時間td1及びバックエンドエラー時間td2を取得するために用いられ、それによりフロントエンド及びバックエンドエラーを排除する。Nbは基準信号Fbがクロックマスクmkの時間区間内で、第1トリガ状態に基づき測定されたサイクル数である。Fbはまた基準信号Fbの周波数値を表すためにも用いられる。Mは位相シフト信号の数である。そのうち、前述の第1トリガ状態に基づくとは、基準信号Fbのサイクル数のカウント基礎がフロントエンドエラー時間区間td1の終点の状態と一致しており、すなわち、図1に示す例でいうと、基準信号Fbのサイクル数のカウント開始点は立ち上がりエッジトリガ箇所からカウントが開始され、立ち下がりエッジトリガ箇所から基準信号Fbのサイクル数のカウントが開始されるのではない。逆に、td1の時間区間が、クロックマスクmkの開始時間点から基準信号Fbに立ち下がりエッジトリガ状態が発生するまでの時間区間に変わったとき、フロントエンドエラー時間区間の終点の状態は立ち下がりエッジトリガ状態になり、基準信号Fbのサイクル数のカウント開始点は立ち下がりエッジトリガ箇所からカウントの基礎とするように変える必要がある。このため、時間と周波数及び回数の関係式を知ることができ、クロックマスク時間tbは次の式2により取得することができる。tb=Nb/Fb2フロントエンドエラー時間td1は次の式3により取得することができる。td1=[Nd1/Fb/M]3バックエンドエラー時間td2は次の式4により取得することができる。td2=[Nd2/Fb/M]4ここで式1に基づき、実際の経過時間値tは次の式5により取得することができる。t=Nb/Fb[Nd1/Fb/M]-[Nd2/Fb/M]5そのうち、Mは前記位相シフト信号の個数であり、M≧2、即ち生成する前記位相シフト信号の個数は少なくとも2つとする。さらに、式5からは位相シフト信号の数が多いほど、向上できる正確度の倍数が高くなることも分かる。つまり、本発明の図1の実施例における方法はフロントエンドエラー及びバックエンドエラーの校正を行わない方法と比べ少なくとも8倍正確度を高める。位相シフト信号の数が多いほど時間間隔がより小さいことに相当し、より小さなエラーを排除することができる。続いて図2に本発明の一実施例における時間測定方法の運用フロー図を示す。同時に図1を参照する。基準信号Fbとその位相シフト信号Fb-p1~Fb-p8が予め提供されることを除きクロックマスクと同期して開始してもよい、測定の開始は開始信号SSによって決まる。信号のタイミング経過に基づく、その工程順序を次に述べる。S101基準信号Fb、複数の位相シフト信号Fb-p1~Fb-p8を提供する。S102続いてSSに基づいてクロックマスクmkをの開始点を設定する。次にS103フロントエンドエラーカウント値Nd1を取得する。続いてS104ES信号に基づいてクロックマスクmkの終了点を設定し、クロックマスクmkを閉じてサイクル数カウント値Nbを取得する。さらにS105バックエンドエラーカウント値Nd2を取得する。続いてS106式5の結果演算を行い、時間測定値tを取得する。続いて図3に本発明の一実施例における時間測定システムのブロック図を示す。前記時間測定システム100は、信号入力端110、時間測定器120、演算装置130を含む。信号入力端110は時間測定を開始する開始信号SS及び時間測定を終了する終了信号ESを受信するために用いられる。時間測定器120は信号入力端110に接続され、前記開始信号SSと前記終了信号ESを受信し、時間測定器120は、前述の基準信号Fb、相互間が固定相位で隔てられたM個の位相シフト信号、前記開始信号SSで始まり前記終了信号ESで終止するクロックマスクmk、前記位相シフト信号にフロントエンドエラー区間内で第2トリガ状態が発生する回数Nd1、前記クロックマスクmk内で前記基準信号Fbに第1トリガ状態が発生する回数Nb、前記位相シフト信号にバックエンドエラー区間内で第2トリガ状態が発生する回数Nd2の信号または数値を生成し、且つ前記数値Fb、M、Nb、Nd1、Nd2を出力するために用いられる。一実施例において、前記時間測定器120は、ベースバンド生成モジュール121、周波数逓倍ユニット123、プログラマブルゲートアレイ125を含むことができる。ベースバンド生成モジュール121はベースバンド信号の生成に用いられる。通常はコストを抑えるため水晶発振子を利用して比較的低いベースバンドを生成し、前記ベースバンド生成モジュール121に接続された周波数逓倍ユニット123によりベースバンドを上げ、前記基準信号Fbとする。プログラマブルゲートアレイ125は、位相シフト生成回路として用いるデジタルクロックマネージャ、上微分または下微分立ち上がりエッジトリガまたは立ち下がりエッジトリガを行い、Nd1とNd2をカウントするために用いる微分回路、クロックマスクmkを生成し、基準信号Fbに対してカウントを行うために用いるマスク回路等を含むことができ、これにより、前記プログラマブルゲートアレイ125は前記数値M、Nb、Nd1、Nd2を生成し、これらのカウント数値Fb、M、Nb、Nd1、Nd2を出力するために用いることができる。プログラマブルゲートアレイは周知のデバイスであり、本発明の実施例の時間測定システムはその内部に含まれる各論理素子を利用して本発明の目的を達成しており、且つ本発明の実施例中で使用する方法下では比較的少ない論理素子を使用することができ、大面積のプログラマブルゲートアレイチップが不要なため、回路が占用する面積を減少し、製品サイズを縮小することができる。例えば、演算装置の演算機能もプログラマブルゲートアレイ内に組み込む場合、必要な論理素子の数量が大幅に増加して、回路占用面積が増加してしまい、構造上の設計によって、プログラマブルゲートアレイで同じ演算の処理を達成しようとすると論理方式で処理する必要があり、速度は速いが論理素子のニーズが膨大になり、内部に演算構造回路を含む特殊プログラマブルゲートアレイもあるが、少ない論理素子空間で高速演算処理を行うことはできても、コストが高すぎてしまう。演算装置130は前記時間測定器120に接続され、前記数値を受信し、且つ前述の式5に基づいて演算を行い、時間測定値tを取得するために用いられる。そのうち、前記演算装置130は、コントロールユニットMCUまたはコンピュータ装置とすることができる。コントロールユニットとする場合、前記コントロールユニットは通常時間測定器120と同一の回路板上に設置され、時間測定システム100全体が1つのモジュール上に統合される。しかしながら、前記演算装置130は外部のコンピュータ装置とすることもでき、測定モジュールは各データ値を提供するのみで、あらゆる計算は前記コンピュータ装置が処理してもよい。さらに、エラーをより一層減らすため、生成された基準信号Fbに対してあらかじめ高精度の測定を行ってもよく、即ち、ベースバンド生成モジュール及び周波数逓倍ユニットが実際に生成する周波数が与えられた表示値すなわち、ベースバンド生成モジュールと周波数逓倍ユニットの規格書に記載された値と異なるため発生するエラーを回避するため、分解能が基準信号Fbより高い周波数の高精密周波数カウンタを利用してあらかじめモジュールが生成する基準信号Fbに対して測定を行い、且つこの測定値を既定値として演算装置130に直接保存することができる。これにより、毎回の測定において、基準信号Fbの周波数値は前記既定値を使用し、ベースバンド生成モジュール及び周波数逓倍ユニットの規格上に表示されたパラメータを選択して使用する必要がなくなる。上述をまとめると、本発明の時間測定方法及びそのシステムは迅速且つ正確な多位相処理方式で時間測定のエラーを排除し、且つ位相シフト信号の生成数に伴い測定の精度を数倍高めることができ、本発明の実施例によればエラーを8倍減少できる8つの位相シフト信号に対応。これにより高精度の時間測定を達成でき、かつ回路占用面積を小さくする効果も達せられる。