"回路基板と、前記回路基板上に実装され、かつ、該回路基板の主面に平行な方向に磁束を発生する第1の非可逆回路素子及び第2の非可逆回路素子であって、外部に磁束が漏れることを抑制するヨークを有していない第1の非可逆回路素子及び第2の非可逆回路素子と、を備え、前記第1の非可逆回路素子と前記第2の非可逆回路素子とは、互いの磁気結合を抑制するように配置されていること、を特徴とする回路モジュール。前記第1の非可逆回路素子及び前記第2の非可逆回路素子は、該第1の非可逆回路素子を貫く磁束と該第2の非可逆回路素子を貫く磁束とが同じ方向を向いた状態で、該磁束の方向又は該磁束の方向と略直交する方向に並ぶように配置されていないこと、を特徴とする請求項1に記載の回路モジュール。前記第1の非可逆回路素子及び前記第2の非可逆回路素子は、該第1の非可逆回路素子を貫く磁束と該第2の非可逆回路素子を貫く磁束とが反対方向を向いた状態で、該磁束の方向と略直交する方向に並んでいること、を特徴とする請求項2に記載の回路モジュール。前記第1の非可逆回路素子及び前記第2の非可逆回路素子は、該第1の非可逆回路素子を貫く磁束と該第2の非可逆回路素子を貫く磁束とが同じ方向を向いた状態で、該磁束の方向に対して斜めに並んでいること、を特徴とする請求項2に記載の回路モジュール。前記第1の非可逆回路素子及び前記第2の非可逆回路素子は、該第1の非可逆回路素子を貫く磁束と該第2の非可逆回路素子を貫く磁束とが略直交するように配置されていること、を特徴とする請求項2に記載の回路モジュール。前記第1の非可逆回路素子及び前記第2の非可逆回路素子は、該第2の非可逆回路素子を貫く磁束が該第1の非可逆回路素子を貫くように配置されていること、を特徴とする請求項5に記載の回路モジュール。前記第1の非可逆回路素子と前記第2の非可逆回路素子との間に配置されている電子部品を、更に備えていること、を特徴とする請求項1ないし請求項6のいずれかに記載の回路モジュール。前記電子部品は、インダクタであり、前記インダクタと前記第1の非可逆回路素子及び前記第2の非可逆回路素子とは、互いの磁気結合を抑制するように配置されていること、を特徴とする請求項7に記載の回路モジュール。前記回路基板上において前記第1の非可逆回路素子と前記第2の非可逆回路素子との間に配置され、該第1の非可逆回路素子及び該第2の非可逆回路素子に磁束が侵入することを妨げる磁性体を、更に備えていること、を特徴とする請求項1ないし請求項8のいずれかに記載の回路モジュール。前記回路基板には、凹部が設けられており、前記第1の非可逆回路素子及び前記第2の非可逆回路素子は、前記凹部内に設けられていること、を特徴とする請求項1ないし請求項9のいずれかに記載の回路モジュール。回路基板と、前記回路基板上に実装され、かつ、該回路基板の主面に平行な方向に磁束を発生する第1の非可逆回路素子及び第2の非可逆回路素子であって、外部に磁束が漏れることを抑制するヨークを有していない第1の非可逆回路素子及び第2の非可逆回路素子と、前記第1の非可逆回路素子及び前記第2の非可逆回路素子に磁束が侵入することを妨げる磁性体と、を備え、前記回路基板には、前記第1の非可逆回路素子及び前記第2の非可逆回路素子のそれぞれが設けられている第1の凹部及び第2の凹部が設けられており、前記磁性体は、前記第1の凹部の側面であって、前記第1の非可逆回路素子と前記第2の非可逆回路素子との間に位置する側面に設けられていること、を特徴とする回路モジュール。前記第1の非可逆回路素子と前記第2の非可逆回路素子とは、異なる周波数特性を有していること、を特徴とする請求項1ないし請求項11のいずれかに記載の回路モジュール。前記第1の非可逆回路素子又は前記第2の非可逆回路素子の少なくともいずれか一方の入力端子に接続されているカプラと、前記カプラの入力端子に接続されている増幅器と前記増幅器の入力端子に接続されている表面波フィルタと、を更に備えていること、を特徴とする請求項1ないし請求項12のいずれかに記載の回路モジュール。そこで、本発明の目的は、ヨークを有していない複数の非可逆回路素子が実装された回路モジュールにおいて、非可逆回路素子同士に磁気結合が発生することを抑制することである。本発明の一形態に係る回路モジュールは、回路基板と、前記回路基板上に実装され、かつ、該回路基板の主面に平行な方向に磁束を発生する第1の非可逆回路素子及び第2の非可逆回路素子であって、外部に磁束が漏れることを抑制するヨークを有していない第1の非可逆回路素子及び第2の非可逆回路素子と、を備え、前記第1の非可逆回路素子と前記第2の非可逆回路素子とは、互いの磁気結合を抑制するように配置されていること、を特徴とする。本願発明のその他の形態に係る回路モジュールは、回路基板と、前記回路基板上に実装され、かつ、該回路基板の主面に平行な方向に磁束を発生する第1の非可逆回路素子及び第2の非可逆回路素子であって、外部に磁束が漏れることを抑制するヨークを有していない第1の非可逆回路素子及び第2の非可逆回路素子と、前記第1の非可逆回路素子及び前記第2の非可逆回路素子に磁束が侵入することを妨げる磁性体と、を備え、前記回路基板には、前記第1の非可逆回路素子及び前記第2の非可逆回路素子のそれぞれが設けられている第1の凹部及び第2の凹部が設けられており、前記磁性体は、前記第1の凹部の側面であって、前記第1の非可逆回路素子と前記第2の非可逆回路素子との間に位置する側面に設けられていること、を特徴とする。本発明によれば、ヨークを有していない複数の非可逆回路素子が実装された回路モジュールにおいて、非可逆回路素子同士に磁気結合が発生することを抑制できる。以下に、本発明の一実施形態に係る回路モジュールについて図面を参照しながら説明する。回路モジュールの構成まず、回路モジュールの構成について図面を参照しながら説明する。図1は、本発明の一実施形態に係る回路モジュール1に実装されている電子部品の配置図である。図2は、図1の回路モジュール1のブロック図である。なお、図1では、主要な電子部品のみが示されており、チップコンデンサやチップインダクタ等の細かな電子部品については省略してある。回路モジュール1は、携帯電話等の無線通信機の送信回路の一部を構成しており、複数種類の高周波信号を増幅して出力する。回路モジュール1は、回路基板2及び送信経路R1,R2を備えている。回路基板2は、表面及び内部に電気回路が形成された板状のプリント多層基板である。送信経路R1は、入力信号RFin_BC0800MHz帯,RFin_BC3900MHz帯を増幅して、出力信号RFout_BC0800MHz帯,RFout_BC3900MHz帯として出力する。送信経路R1は、SAWフィルタ表面波フィルタ3a,3b、スイッチ4、パワーアンプ増幅器6a、カプラ7、アイソレータ部8a及びスイッチ9により構成されている。SAWフィルタ3a,3b、スイッチ4、パワーアンプ6a、カプラ7、アイソレータ部8a及びスイッチ9は、図1に示すように、回路基板2上に実装されている電子部品である。SAWフィルタ3a,3bは、図1に示すように、一つの電子部品により構成されており、所定の周波数の信号のみを通過させるバンドパスフィルタである。SAWフィルタ3a,3bは、パワーアンプ6aの入力端子図示せずにスイッチ4を介して電気的に接続されている。SAWフィルタ3aには、入力信号RFin_BC3が入力している。また、SAWフィルタ3bには、入力信号RFin_BC0が入力している。スイッチ4は、SAWフィルタ3a,3b及びパワーアンプ6aに接続されており、SAWフィルタ3aから出力されてくる入力信号RFin_BC3又はSAWフィルタ3bから出力されてくる入力信号RFin_BC0のいずれかをパワーアンプ6aに出力する。パワーアンプ6aは、スイッチ4から出力されてくる入力信号RFin_BC0,RFin_BC3を増幅する。パワーアンプ6aは、後段のカプラ7の入力端子図示せずに接続されている。カプラ7は、アイソレータ8aの入力端子図示せずに接続されている。そして、カプラ7は、パワーアンプ6aが増幅した入力信号RFin_BC0,RFin_BC3の一部を出力信号Coupleroutとして、回路モジュール1外に分離して出力すると共に、入力信号RFin_BC0,RFin_BC3を後段のアイソレータ部8aに対して出力する。アイソレータ部8aは、入力信号RFin_BC0,RFin_BC3を後段のスイッチ9に出力し、スイッチ9側から反射してきた信号をカプラ7側に出力しない非可逆回路素子である。なお、アイソレータ部8aの詳細については後述する。スイッチ9は、アイソレータ部8aから出力されてきた入力信号RFin_BC0,RFin_BC3のいずれかを出力信号RFout_BC0,RFout_BC3として回路モジュール1外へと出力する。送信経路R2は、入力信号RFin_BC61900MHz帯を増幅して、出力信号RFout_BC61900MHz帯として出力する。送信経路R2は、SAWフィルタ3d、パワーアンプ6b及びアイソレータ部8bにより構成されている。SAWフィルタ3d、パワーアンプ6b及びアイソレータ部8bは、図1に示すように、回路基板2上に実装されている電子部品である。SAWフィルタ3dは、所定の周波数の信号のみを通過させるバンドパスフィルタである。SAWフィルタ3dには、入力信号RFin_BC6が入力している。パワーアンプ6bは、SAWフィルタ3dから出力されてくる入力信号RFin_BC6を増幅する。アイソレータ部8bは、入力信号RFin_BC6を回路モジュール1外へと出力し、回路モジュール1外から反射してきた信号をパワーアンプ6b側に出力しない非可逆回路素子である。なお、アイソレータ部8bの詳細については後述する。アイソレータ部の構成以下に、アイソレータ部8a,8bについて図面を参照しながら説明する。図3は、アイソレータ部8a,8bの外観斜視図である。図4は、中心電極35,36が設けられたフェライト32の外観斜視図である。図5は、フェライト32の外観斜視図である。図6は、コアアイソレータ30a,30bの分解斜視図である。アイソレータ部88a,8bは、集中定数型アイソレータであり、図3に示すように、回路基板2、コアアイソレータ3030a,30b、コンデンサC1,C2,CS1,CS2及び抵抗Rにより構成されている。コアアイソレータ30は、図3に示すように、フェライト32、及び、一対の永久磁石41により構成されている。フェライト32には、図4に示すように、表裏の主面32a,32bに互いに電気的に絶縁された中心電極35,36が設けられている。ここで、フェライト32は、互いに対向する平行な主面32a,32bを有する直方体形状をなしている。また、永久磁石41は、フェライト32に対して直流磁界を主面32a,32bに略垂直方向に印加するように主面32a,32bに対して、例えば、エポキシ系の接着剤42を介して接着されている図6参照。永久磁石41の主面41aは、フェライト32の主面32a,32bと同一寸法である。そして、フェライト32及び永久磁石41は、主面32a,32bの外形と主面41aの外形とが一致した状態で対向するように、配置されている。中心電極35は、導体膜である。すなわち、中心電極35は、図4に示すように、フェライト32の主面32aにおいて右下から立ち上がって2本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜している。そして、中心電極35は、左上方に立ち上がり、上面32c上の中継用電極35aを介して主面32bに回り込んでいる。更に、中心電極35は、主面32bにおいて主面32aと透視状態で重なるように2本に分岐するように設けられている。中心電極35の一端は、下面32dに形成された接続用電極35bに接続されている。また、中心電極35の他端は、下面32dに形成された接続用電極35cに接続されている。このように、中心電極35は、フェライト32に1ターン巻回されている。そして、中心電極35と以下に説明する中心電極36とは、間に絶縁膜が設けられることにより互いに絶縁された状態で交差している。中心電極35,36の交差角は、必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。中心電極36は、導体膜である。中心電極36は、0.5ターン目36aが主面32aにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して中心電極35と交差した状態で形成され、上面32c上の中継用電極36bを介して主面32bに回り込み、この1ターン目36cが主面32bにおいてほぼ垂直に中心電極35と交差した状態で形成されている。1ターン目36cの下端部は下面32dの中継用電極36dを介して主面32aに回り込み、この1.5ターン目36eが主面32aにおいて0.5ターン目36aと平行に中心電極35と交差した状態で形成され、上面32c上の中継用電極36fを介して主面32bに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36k、中継用電極36l、3.5ターン目36m、中継用電極36n、4ターン目36o、がフェライト32の表面にそれぞれ形成されている。また、中心電極36の両端は、それぞれフェライト32の下面32dに形成された接続用電極35c,36pに接続されている。なお、接続用電極35cは中心電極35及び中心電極36のそれぞれの端部の接続用電極として共用されている。また、接続用電極35b,35c,36p及び中継用電極35a,36b,36d,36f,36h,36j,36l,36nは、フェライト32の上面32c及び下面32dに形成された凹部37図5参照に銀、銀合金、銅、銅合金などの電極用導体を塗布又は充填することにより設けられている。また、上面32c及び下面32dには、各種電極と平行に凹部38も設けられ、かつ、ダミー電極39a,39b,39cが設けられている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部37,38に導体膜として形成したものであってもよい。フェライト32としてはYIGフェライトなどが用いられている。中心電極35,36及び各種電極は、銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフなどの工法で形成可能である。中心電極35,36の絶縁膜としては、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどの工法で形成することができる。なお、フェライト32を絶縁膜及び各種電極を含めて磁性体材料にて一体的に焼成することが可能である。この場合、各種電極を高温焼成に耐えるPd,Ag又はPd/Agを用いることになる。永久磁石41には、通常、ストロンチウム系、バリウム系、ランタン-コバルト系のフェライトマグネットが用いられる。永久磁石41とフェライト32とを接着する接着剤42としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。回路基板2は、通常のプリント配線回路基板と同種の材料からなる。回路基板2の表面には、コアアイソレータ30、コンデンサC1,C2,CS1,CS2及び抵抗Rを実装するための端子電極21a,21b,21c,22a~22jや入出力用電極、グランド電極図示せず等が設けられている。コアアイソレータ30は、回路基板2上に実装される。具体的には、フェライト32の下面32dの接続用電極35b,35c,36pが回路基板2上の端子電極21a,21b,21cとリフローはんだ付けされて一体化されると共に、永久磁石41の下面が回路基板2上に接着剤にて一体化される。また、コンデンサC1,C2,CS1,CS2及び抵抗Rは、回路基板2上の端子電極22a~22jとリフローはんだ付けされる。コアアイソレータ30とコンデンサC1,C2,CS1,CS2と抵抗Rとは、回路基板2内の配線により接続されており、アイソレータ部8を構成している。アイソレータ部の回路構成次に、アイソレータ部8a,8bの回路構成について図面を参照しながら説明する。図7は、アイソレータ部8a,8bの等価回路図である。入力ポートP1は、コンデンサCS1を介してコンデンサC1と抵抗Rとに接続されている。コンデンサCS1は、中心電極35の一端に接続されている。中心電極35の他端及び中心電極36の一端は、抵抗R及びコンデンサC1,C2に接続され、かつ、コンデンサCS2を介して出力ポートP2に接続されている。中心電極36の他端及びコンデンサC2は、グランドポートP3に接続されている。以上の等価回路からなるアイソレータ部8a,8bにおいては、中心電極35の一端が入力ポートP1に接続され他端が出力ポートP2に接続され、中心電極36の一端が出力ポートP2に接続され他端がグランドポートP3に接続されているため、挿入損失の小さな2ポート型の集中定数型アイソレータとすることができる。更に、動作時において、中心電極36に大きな高周波信号が流れ、中心電極35にはほとんど高周波信号が流れない。また、コアアイソレータ30は、フェライト32と一対の永久磁石41が接着剤42で一体化されていることで、機械的に安定となり、振動や衝撃で変形破損しない堅牢なアイソレータとなる。コアアイソレータの配置ところで、アイソレータ部8a,8bは、磁束がアイソレータ部8a,8b外に漏れることを抑制するためのヨークを有していない。そのため、アイソレータ部8a,8bに高周波信号が流れると、コアアイソレータ30a,30bの周囲には磁束が発生する。そして、コアアイソレータ30a,30bの配置のさせ方によっては、コアアイソレータ30a,30b同士が磁気結合し、アイソレータ部8a,8bにおいて所望の特性を得ることができないという問題が発生する。そこで、回路モジュール1では、コアアイソレータ30aとコアアイソレータ30bとは、互いの磁気結合を抑制するように配置されている。具体的には、コアアイソレータ30a,30bは、高周波信号が流れると、回路基板2の主面に平行な方向であって、かつ、フェライト32と永久磁石41とが積み重ねられている方向に向かって該コアアイソレータ30a,30bを貫く磁束φ1,φ2を発生する図1参照。そして、磁束φ1が磁束φ2と同じ方向を向いた状態でコアアイソレータ30bを貫くと又は、磁束φ2が磁束φ1と同じ方向を向いた状態でコアアイソレータ30aを貫くと、コアアイソレータ30aとコアアイソレータ30bとが磁気結合する。なお、図1では、理解の容易のために、コアアイソレータ30a,30bの入力側磁束φ1,φ2の上流側に黒丸の印を付してある。そこで、コアアイソレータ30a,30bは、磁束φ1の方向と磁束φ2の方向とが同じ方向を向いた状態で、磁束φ1,φ2の方向に並ぶようには配置されていない。本実施形態では、コアアイソレータ30a,30bは、図1に示すように、左から右に向かって磁束φ1,φ2を発生している。ただし、コアアイソレータ30a,30bは、磁束φ1,φ2に対して斜めに並んでいる。すなわち、図1に示すように、左上側にコアアイソレータ30aが配置され、右下側にコアアイソレータ30bが配置されている。これにより、磁束φ1が磁束φ2と同じ方向を向いた状態でコアアイソレータ30bを貫く又は、磁束φ2が磁束φ1と同じ方向を向いた状態でコアアイソレータ30aを貫くことがなくなる。その結果、コアアイソレータ30aとコアアイソレータ30bとの磁気結合の発生が抑制される。更に、本実施形態では、コアアイソレータ30aとコアアイソレータ30bとの間には、パワーアンプ6b及びスイッチ9が配置されている。これにより、コアアイソレータ30a,30bが発生した磁束φ1,φ2がそれぞれ、コアアイソレータ30b,30aを貫くことが抑制される。その結果、コアアイソレータ30aとコアアイソレータ30bとの磁気結合の発生がより効果的に抑制される。変形例以下に、変形例に係る回路モジュール1について図面を参照しながら説明する。図8は、第1の変形例に係る回路モジュール1におけるコアアイソレータ30a,30bの配置を示した図である。図9は、第2の変形例に係る回路モジュール1におけるコアアイソレータ30a,30bの配置を示した図である。第1の変形例に係る回路モジュール1では、コアアイソレータ30a,30bは、磁束φ1と磁束φ2とが反対方向を向いた状態で、磁束φ1,φ2の方向と略直交する方向に並んでいる。磁束φ1は、コアアイソレータ30a,30bが近接した場合に、磁束φ2の反対方向を向いた状態でコアアイソレータ30bを貫くようになる。同様に、磁束φ2は、コアアイソレータ30a,30bが近接した場合に、磁束φ1の反対方向を向いた状態でコアアイソレータ30aを貫くようになる。よって、磁束φ1が磁束φ2と同じ方向を向いた状態でコアアイソレータ30bを貫く又は、磁束φ2が磁束φ1と同じ方向を向いた状態でコアアイソレータ30aを貫くことがなくなる。その結果、コアアイソレータ30aとコアアイソレータ30bとが磁気結合することが抑制される。第2の変形例に係る回路モジュール1では、コアアイソレータ30a,30bは、磁束φ1と磁束φ2とが略直交し、かつ、磁束φ2がコアアイソレータ30aを貫くように配置されている。これにより、磁束φ2は、磁束φ1と略直交した状態でコアアイソレータ30aを貫くようになる。よって、磁束φ1が磁束φ2と同じ方向を向いた状態でコアアイソレータ30bを貫く又は、磁束φ2が磁束φ1と同じ方向を向いた状態でコアアイソレータ30aを貫くことがなくなる。その結果、コアアイソレータ30aとコアアイソレータ30bとが磁気結合することが抑制される。次に、第3の変形例に係る回路モジュール1について図面を参照しながら説明する。図10は、回路モジュール1の回路基板2の主面に垂直な断面構造図である。回路モジュール1では、回路基板2には、凹部G1,G2が設けられている。そして、コアアイソレータ30a,30bはそれぞれ、凹部G1,G2内に設けられている。これにより、回路モジュール1の低背化が図られている。更に、回路基板2の主面上である凹部G1,G2の側面には、磁性体50a~50dが設けられている。具体的には、磁性体50b,50cは、凹部G1,G2の側面であって、コアアイソレータ30aとコアアイソレータ30bとの間に位置する側面に設けられている。また、磁性体50a,50dは、凹部G1,G2の側面であって、コアアイソレータ30aとコアアイソレータ30bとの間に位置しない側面に設けられている。これにより、凹部G1,G2内のコアアイソレータ30a,30bに磁束φ1,φ2が侵入することを抑制している。以上のような回路モジュール1では、磁性体50b,50cがコアアイソレータ30aとコアアイソレータ30bとの間に設けられている。よって、回路モジュール1では、回路モジュール1外からの磁束がそれぞれ、コアアイソレータ30a,30bを貫くことを抑制でき、コアアイソレータ30a,30bの特性変動を抑制できる。その他の実施形態以上のように構成された回路モジュール1,1は、前記実施形態に示したものに限らない。よって、その要旨の範囲内において設計変更可能である。例えば、図1に示すように、コアアイソレータ30aとコアアイソレータ30bとの間には、パワーアンプ6b及びスイッチ9が配置されているとした。このパワーアンプ6b及びスイッチ9を、例えば、インダクタとしてもよい。この場合、インダクタは、コアアイソレータ30a,30bとの磁気結合を抑制するように配置されていればよい。また、回路モジュール1,1では、コアアイソレータ30a,30bの周波数特性については特に言及しなかった。コアアイソレータ30aとコアアイソレータ30bとは、同じ周波数特性を有していてもよいし、異なる周波数特性を有していてもよい。コアアイソレータ30aとコアアイソレータ30bとが異なる周波数特性を有している場合には、コアアイソレータ30aとコアアイソレータ30bとが磁気結合しにくくなる。"