少なくとも1つのワード線をアクティブにし、アクティブにされた上記ワード線に関連付けられた第1のメモリセルに、第1の書き込みバイアス状態を提供することによって、第1のデータビットを書き込み、アクティブにされた上記ワード線に関連付けられた次のメモリセルに、次の書き込みバイアス状態を提供することによって、次のデータビットを書き込むように構成された、制御回路と、上記制御回路が、上記第1の書き込みバイアス状態および上記次の書き込みバイアス状態を提供することを、非ゼロの書き込みウィンドウインターリービング時間だけ遅延させ、これによって、結果的に、上記第1のデータビットおよび上記次のデータビットが、アクティブにされた上記ワード線の異なるメモリセルに、異なる時刻において書き込まれるように構成されたシフトレジスタとを備える、書き込み処理能力制御回路。上記制御回路の最大書き込み電流は、上記第1の書き込みバイアス状態の最大値および上記次の書き込みバイアス状態の最大値の合計よりも少ない、請求項1に記載の回路。第1のクロック信号が、上記第1のデータビットを書き込むために用いられる上記第1の書き込みバイアス状態をアクティブにし、時間的に上記第1のクロック信号の後に供給される次のクロック信号が、上記次のデータビットを書き込むために用いられる上記次の書き込みバイアス状態をアクティブにする、請求項2に記載の回路。上記第1のクロック信号と上記次のクロック信号との間の上記書き込みウィンドウインターリービング時間は、柔軟な書き込みウィンドウインターリービング時間を可能にするために動的に調節可能である、請求項3に記載の回路。上記書き込みウィンドウインターリービング時間は、上記次のデータビットを書き込む前に、上記第1の書き込みバイアス状態が、予め設定された所定の非ゼロの閾値よりも下に減少することを可能にする時間的値を含む、請求項1に記載の回路。上記書き込みウィンドウインターリービング時間は、全データワードを書き込むための時間にわたって、ほぼ均一な全書き込み電流を供給するように選択される、請求項1に記載の回路。上記制御回路は、複数のI/Oを備えており、上記複数のI/Oは、それぞれ、上記シフトレジスタの1つのフリップフロップに結合された、マルチプレクサおよびデータ-インラッチを有している、請求項1に記載の回路。上記シフトレジスタが、書き込まれるデータビットの値に応じて、上記シフトレジスタの1つまたは複数のフリップフロップを、上記制御回路の複数のI/Oのいずれか1つによってバイパスすることが可能であるように構成された回路をさらに備える、請求項7に記載の回路。上記回路はバイパスマルチプレクサを備える、請求項8に記載の回路。上記シフトレジスタの出力は、上記制御回路にフィードバックされ、これによって、上記制御回路は、いつデータワードの書き込みが完了するかを判定することが可能である、請求項8に記載の回路。メモリアレイの動作速度を改善する方法であって、上記メモリアレイの少なくとも1つのワード線をアクティブにする工程と、アクティブにされた上記ワード線に関連付けられた第1のメモリセルに第1のデータビットを書き込むために、第1の時刻において、第1のビット線をアクティブにする工程と、アクティブにされた上記ワード線に関連付けられた次のメモリセルに次のデータビットを書き込むために、次の時刻において、次のビット線をアクティブにする工程とを含み、上記第1の時刻と上記次の時刻とは、異なっており、このため結果的に、上記第1のデータビットの最大書き込み電流は、上記次のデータビットの最大書き込み電流から、時間的にずれている、方法。上記第1のビット線をアクティブにする上記工程は、第1の書き込みバイアス状態を印加することを含み、上記次のビット線をアクティブにする上記工程は、次の書き込みバイアス状態を印加することを含み、上記第1の書き込みバイアス状態の最大値と、上記次の書き込みバイアス状態の最大値とは、時間的に一致していない、請求項11に記載の方法。書き込みウィンドウインターリービング時間を決定する工程をさらに含み、上記第1の時刻および上記次の時刻は、上記書き込みウィンドウインターリービング時間によって分離されている、請求項11に記載の方法。上記書き込みウィンドウインターリービング時間は、長期にわたって、動的に調節され得る、請求項13に記載の方法。上記書き込みウィンドウインターリービング時間は、全データワードを書き込むための時間にわたって、ほぼ均一な全書き込み電流を供給するように選択される、請求項13に記載の方法。上記書き込みウィンドウインターリービング時間は、上記次のデータビットを書き込む前に、第1の書き込みバイアス状態が、予め設定された所定の非ゼロの閾値よりも下に減少することを可能にする時間的値を含む、請求項13に記載の方法。上記第1のビット線および上記次のビット線は、動的に調節可能な周波数を有するクロック信号を用いてアクティブにされる、請求項11に記載の方法。上記第1のデータビットおよび上記次のデータビットは、高いデータ状態を含み、結果として、低いデータ状態を書き込むことをバイパスする方法である、請求項11に記載の方法。メモリアレイの動作速度を改善する方法であって、第1のクロック信号において、第1のデータビットを第1のメモリセルに書き込む工程と、書き込みウィンドウインターリービング時間を決定する工程と、上記第1のクロック信号から、上記書き込みウィンドウインターリービング時間だけ時間的にずれた次のクロック信号において、次のデータビットを次のメモリセルに書き込む工程とを含む、方法。上記書き込みウィンドウインターリービング時間は、長期にわたって、動的に調節され得る、請求項19に記載の方法。