互いにオンオフ状態が反転するように制御する第1及び第2のスイッチング素子を備えるスイッチ制御装置であって、前記第1及び第2のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えた時点から、コンデンサの容量で設定される設定期間後に他方のスイッチング素子に出力する制御信号をオンレベルに切替える信号を出力する制御信号生成回路を備えることを特徴とするスイッチ制御装置。電源と誘導性負荷の一端との間に介挿された第1のスイッチング素子と、前記誘導性負荷の一端と前記アースとの間に介挿され、前記第1のスイッチング素子に対してオンオフ状態が反転するように制御される第2のスイッチング素子と、前記誘導性負荷の他端とアースとの間に介挿された第3のスイッチング素子と、前記第1及び第3のスイッチング素子の両方がオフの時に前記誘導性負荷の他端から出力される逆起電流を前記電源に回生させる逆起電流回生回路と、を備えた誘導性負荷駆動装置の前記第1、第2及び第3のスイッチング素子を制御するスイッチ制御装置であって、前記第1及び第2のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えた時点から、コンデンサの容量で設定される設定期間後に他方のスイッチング素子に出力する制御信号をオンレベルに切替える信号を出力する制御信号生成回路を備えることを特徴とするスイッチ制御装置。前記制御信号生成回路は、外部入力される基準タイミング信号を基に前記第1のスイッチング素子に出力する制御信号を生成する第1の制御信号生成回路と、前記基準タイミング信号のレベル反転後の基準タイミング信号を基に前記第2のスイッチング素子に出力する制御信号を生成する第2の制御信号生成回路と、を備え、前記第1及び第2の制御信号生成回路は、それぞれ、前記基準タイミング信号がオンレベルに遷移した時点から、コンデンサの容量で定まる時定数にて上昇する参照電圧が基準電圧以上となった時に制御信号をオンレベルに切替え、前記基準タイミング信号がオフレベルに遷移した時点から、前記参照電圧が基準電圧未満となった時に制御信号をオフレベルに切替えることを特徴とする請求項1または2に記載のスイッチ制御装置。前記第1及び第2の制御信号生成回路のそれぞれに対応して個別に設けられ、前記コンデンサを外付けするために用いられる外付け端子と、前記外付け端子に接続された外付けコンデンサと、を備えることを特徴とする請求項3に記載のスイッチ制御装置。上記特許文献1には、還流回路として、誘導性負荷の一端とアースとの間に介挿された還流用スイッチング素子を使用する実施例が記載されている。この還流用スイッチング素子は、第1のスイッチング素子に対してオン/オフ状態が反転するように制御されるが、制御信号に対する応答遅れによって両方のスイッチング素子が同時にオン状態となる期間が生じる場合、外部供給電源がアースに短絡されて過大な貫通電流が発生する虞がある。このような貫通電流の発生を回避するために、2つのスイッチング素子の内、一方が完全にオフ状態に切替わってから他方がオン状態に切替わるように、一方のスイッチング素子に入力する制御信号をオフレベルに切替えるタイミングと、他方のスイッチング素子に入力する制御信号をオンレベルに切替えるタイミングとの間に時間差デッドタイムを設定することが一般的である。制御信号に対する応答遅れ時間は、各スイッチング素子のスイッチングスピード等の特性によって異なるため、各スイッチング素子の特性に応じてデッドタイムを調整する必要がある。しかしながら、従来では、このデッドタイムが制御IC各スイッチング素子に制御信号を供給するICに固定的に設定されており、各スイッチング素子の特性に応じてデッドタイムを調整するには、制御ICの仕様を変更するか、或いは制御ICを新たに選別し直さなければならなかった。本発明は、上述した事情に鑑みてなされたものであり、互いにオンオフ状態が反転するように2つのスイッチング素子を制御するに当たって、各スイッチング素子の特性に応じて容易にデッドタイムを調整可能なスイッチ制御装置を提供することを目的とする。上記目的を達成するために、本発明では、スイッチ制御装置に係る第1の解決手段として、互いにオンオフ状態が反転するように制御する第1及び第2のスイッチング素子を備えるスイッチ制御装置であって、前記第1及び第2のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えた時点から、コンデンサの容量で設定される設定期間後に他方のスイッチング素子に出力する制御信号をオンレベルに切替える信号を出力する制御信号生成回路を備える、という手段を採用する。また、本発明では、スイッチ制御装置に係る第2の解決手段として、電源と誘導性負荷の一端との間に介挿された第1のスイッチング素子と、前記誘導性負荷の一端と前記アースとの間に介挿され、前記第1のスイッチング素子に対してオンオフ状態が反転するように制御される第2のスイッチング素子と、前記誘導性負荷の他端とアースとの間に介挿された第3のスイッチング素子と、前記第1及び第3のスイッチング素子の両方がオフの時に前記誘導性負荷の他端から出力される逆起電流を前記電源に回生させる逆起電流回生回路と、を備えた誘導性負荷駆動装置の前記第1、第2及び第3のスイッチング素子を制御するスイッチ制御装置であって、前記第1及び第2のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えた時点から、コンデンサの容量で設定される設定期間後に他方のスイッチング素子に出力する制御信号をオンレベルに切替える信号を出力する制御信号生成回路を備える、という手段を採用する。また、本発明では、スイッチ制御装置に係る第3の解決手段として、上記第1または第2の解決手段において、前記制御信号生成回路は、外部入力される基準タイミング信号を基に前記第1のスイッチング素子に出力する制御信号を生成する第1の制御信号生成回路と、前記基準タイミング信号のレベル反転後の基準タイミング信号を基に前記第2のスイッチング素子に出力する制御信号を生成する第2の制御信号生成回路と、を備え、前記第1及び第2の制御信号生成回路は、それぞれ、前記基準タイミング信号がオンレベルに遷移した時点から、コンデンサの容量で定まる時定数にて上昇する参照電圧が基準電圧以上となった時に制御信号をオンレベルに切替え、前記基準タイミング信号がオフレベルに遷移した時点から、前記参照電圧が基準電圧未満となった時に制御信号をオフレベルに切替える、という手段を採用する。また、本発明では、スイッチ制御装置に係る第4の解決手段として、上記第3の解決手段において、前記第1及び第2の制御信号生成回路のそれぞれに対応して個別に設けられ、前記コンデンサを外付けするために用いられる外付け端子と、前記外付け端子に接続された外付けコンデンサと、を備える、という手段を採用する。本発明によれば、互いにオンオフ状態が反転するように制御すべき第1及び第2のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えるタイミングと、他方のスイッチング素子に出力する制御信号をオンレベルに切替えるタイミングとの間の時間差デッドタイムが、コンデンサの容量で定まるので、各スイッチング素子の特性に応じてコンデンサの容量を変えることにより、容易にデッドタイムを調整することが可能となる。以下、本発明の一実施形態について、図面を参照しながら説明する。なお、以下では、本発明に係るスイッチ制御装置として、誘導性負荷駆動装置に設けられたスイッチング素子を制御することにより、誘導性負荷駆動装置から誘導性負荷へ駆動電流を供給させるスイッチ制御装置を例示して説明する。図1は、本実施形態に係るスイッチ制御装置100及び誘導性負荷駆動装置200の概略構成図である。誘導性負荷駆動装置200は、スイッチ制御装置100による制御の下、ソレノイドコイル或いはモータコイル等の誘導性負荷Lに駆動電流を供給するものであり、誘導性負荷Lの一端に接続された第1の負荷接続端子201と、誘導性負荷Lの他端に接続された第2の負荷接続端子202と、スイッチ制御装置100に接続された第1の制御信号入力端子203、第2の制御信号入力端子204及び第3の制御信号入力端子205と、第1のスイッチング素子206と、第2のスイッチング素子207と、第3のスイッチング素子208と、回生ダイオード209とを備えている。第1のスイッチング素子206は、比較的高い電源電圧例えば30Vが印加された電源PL1と第1の負荷接続端子201つまり誘導性負荷Lの一端との間に介挿されたn型MOS-FETであり、ドレイン端子が電源PL1に接続され、ソース端子が第1の負荷接続端子201に接続され、ゲート端子が第1の制御信号入力端子203に接続されている。この第1のスイッチング素子206は、スイッチ制御装置100から第1の制御信号入力端子203を介してゲート端子に入力される第1の制御信号パルス幅変調された信号S1に応じてオン/オフ状態が切替わる。第2のスイッチング素子207は、誘導性負荷Lの一端とアースとの間に介挿され、第1のスイッチング素子206に対してオンオフ状態が反転するように制御されるn型MOS-FETであり、ドレイン端子が第1の負荷接続端子201に接続され、ソース端子がアースに接続され、ゲート端子が第2の制御信号入力端子204に接続されている。この第2のスイッチング素子207は、スイッチ制御装置100から第2の制御信号入力端子204を介してゲート端子に入力される第2の制御信号S2第1の制御信号S1に対してレベルが反転する信号に応じてオン/オフ状態が切替わる。なお、この第2のスイッチング素子207は、第1のスイッチング素子206がオフ且つ第3のスイッチング素子208がオンの時に誘導性負荷Lの他端から出力される逆起電流を、アースを介して誘導性負荷Lの一端へ還流させるために設けられたものである。第3のスイッチング素子208は、第2の負荷接続端子202つまり誘導性負荷Lの他端とアースとの間に介挿されたn型MOS-FETであり、ドレイン端子が第2の負荷接続端子202に接続され、ソース端子がアースに接続され、ゲート端子が第3の制御信号入力端子205に接続されている。この第3のスイッチング素子208は、スイッチ制御装置100から第3の制御信号入力端子205を介してゲート端子に入力される第3の制御信号S3に応じてオン/オフ状態が切替わる。回生ダイオード209は、アノード端子が第2の負荷接続端子202に接続され、カソード端子が電源PL1に接続されている。この回生ダイオード209は、第1及び第3のスイッチング素子206、208の両方がオフの時に誘導性負荷Lの他端から出力される逆起電流を電源PL1に回生させる逆起電流回生回路として設けられたものである。一方、スイッチ制御装置100は、上述した誘導性負荷駆動装置200の第1、第2及び第3のスイッチング素子206、207、208を制御することにより、誘導性負荷駆動装置200から誘導性負荷Lへ駆動電流を供給させる制御ICであり、第1の制御信号生成回路101と、第1の出力回路102と、インバータ103と、第2の制御信号生成回路104と、第2の出力回路105とを備えている。また、このスイッチ制御装置100は、不図示の上位制御装置から基準タイミング信号BSを入力するための基準信号入力端子111と、誘導性負荷駆動装置200の第1の制御信号入力端子203に接続された第1の制御信号出力端子112と、誘導性負荷駆動装置200の第2の制御信号入力端子204に接続された第2の制御信号出力端子113と、誘導性負荷駆動装置200の第3の制御信号入力端子205に接続された第3の制御信号出力端子114と、第1のコンデンサC1を外付けするために用いられる第1の外付け端子115と、第2のコンデンサC2を外付けするために用いられる第2の外付け端子116とを備えている。第1の制御信号生成回路101は、基準信号入力端子111を介して外部入力される基準タイミング信号BSを基に誘導性負荷駆動装置200の第1のスイッチング素子206に出力する第1の制御信号S1を生成し、この第1の制御信号S1を第1の出力回路102及び第1の制御信号出力端子112を介して誘導性負荷駆動装置200の第1のスイッチング素子206に出力する。第1の出力回路102は、例えばレベルシフタや出力バッファ等から構成されている。詳細には、第1の制御信号生成回路101は、図2に示すように、基準タイミング信号BSに応じてオンオフ状態が切替わる制御用スイッチング素子121と、第1の抵抗分圧回路122と、第2の抵抗分圧回路123と、コンパレータ124とから構成されている。制御用スイッチング素子121は、例えばn型MOS-FETであり、ドレイン端子が低電圧例えば3.3Vの電源PL2に接続され、ソース端子が第1の抵抗分圧回路122を介してアースに接続され、ゲート端子が基準信号入力端子111に接続されている。第1の抵抗分圧回路122は、2つの抵抗素子122a、122bの直列回路からなり、一端が制御用スイッチング素子121のソース端子に接続され、他端がアースに接続されている。第2の抵抗分圧回路123は、2つの抵抗素子123a、123bの直列回路からなり、一端が電源PL2に接続され、他端がアースに続されている。コンパレータ124は、反転入力端子が第1の抵抗分圧回路122の出力端子抵抗素子122a、122bの接続箇所及び第1の外付け端子115に接続され、非反転入力端子が第2の抵抗分圧回路123の出力端子抵抗素子123a、123bの接続箇所に接続され、出力端子が第1の出力回路102を介して第1の制御信号出力端子112に接続されている。このコンパレータ124は、反転入力端子に印加される電圧を参照電圧V1、非反転入力端子に印加される電圧を基準電圧Vref1として、参照電圧V1が基準電圧Vref1以上となった時にオンレベルの第1の制御信号S1を出力し、参照電圧V1が基準電圧Vref1未満となった時にオフレベルの第1の制御信号S1を出力する。つまり、第1の制御信号生成回路101は、基準タイミング信号BSがオンレベル本実施形態ではハイレベルに遷移した時点制御用スイッチング素子121がオンとなった時点から、第1の外付け端子115に外付けされた第1のコンデンサC1の容量で定まる時定数にて上昇する参照電圧V1が基準電圧Vref1以上となった時に第1の制御信号S1をオンレベルに切替え、基準タイミング信号BSがオフレベルローレベルに遷移した時点制御用スイッチング素子121がオフとなった時点から、参照電圧V1が基準電圧Vref1未満となった時に第1の制御信号S1をオフレベルに切替える。インバータ103は、入力端子が基準信号入力端子111に接続され、出力端子が第2の制御信号生成回路104に接続されたNOT回路レベル反転回路であり、基準信号入力端子111を介して入力される基準タイミング信号BSのレベルを反転させて第2の制御信号生成回路104に出力する。第2の制御信号生成回路101は、インバータ103から入力されるレベル反転後の基準タイミング信号BSを基に誘導性負荷駆動装置200の第2のスイッチング素子207に出力する第2の制御信号S2を生成し、この第2の制御信号S2を第2の出力回路105及び第2の制御信号出力端子113を介して誘導性負荷駆動装置200の第2のスイッチング素子207に出力する。第2の出力回路105は、例えばレベルシフタや出力バッファ等から構成されている。詳細には、第2の制御信号生成回路104は、図2に示すように、インバータ103から入力されるレベル反転後の基準タイミング信号BSに応じてオンオフ状態が切替わる制御用スイッチング素子131と、第1の抵抗分圧回路132と、第2の抵抗分圧回路133と、コンパレータ134とから構成されている。制御用スイッチング素子131は、例えばn型MOS-FETであり、ドレイン端子が電源PL2に接続され、ソース端子が第1の抵抗分圧回路132を介してアースに接続され、ゲート端子がインバータ103の出力端子に接続されている。第1の抵抗分圧回路132は、2つの抵抗素子132a、132bの直列回路からなり、一端が制御用スイッチング素子131のソース端子に接続され、他端がアースに接続されている。第2の抵抗分圧回路133は、2つの抵抗素子133a、133bの直列回路からなり、一端が電源PL2に接続され、他端がアースに続されている。コンパレータ134は、反転入力端子が第1の抵抗分圧回路132の出力端子抵抗素子132a、132bの接続箇所及び第2の外付け端子116に接続され、非反転入力端子が第2の抵抗分圧回路133の出力端子抵抗素子133a、133bの接続箇所に接続され、出力端子が第2の出力回路105を介して第2の制御信号出力端子113に接続されている。このコンパレータ134は、反転入力端子に印加される電圧を参照電圧V2、非反転入力端子に印加される電圧を基準電圧Vref2として、参照電圧V2が基準電圧Vref2以上となった時にオンレベルの第2の制御信号S2を出力し、参照電圧V2が基準電圧Vref2未満となった時にオフレベルの第2の制御信号S2を出力する。つまり、第2の制御信号生成回路104は、レベル反転後の基準タイミング信号BSがオンレベルに遷移した時点制御用スイッチング素子131がオンとなった時点から、第2の外付け端子116に外付けされた第2のコンデンサC2の容量で定まる時定数にて上昇する参照電圧V2が基準電圧Vref2以上となった時に第2の制御信号S2をオンレベルに切替え、レベル反転後の基準タイミング信号BSがオフレベルに遷移した時点制御用スイッチング素子131がオフとなった時点から、参照電圧V2が基準電圧Vref2未満となった時に第2の制御信号S2をオフレベルに切替える。また、スイッチ制御装置100は、第3の制御信号出力端子114を介して第3の制御信号S3を誘導性負荷駆動装置200の第3のスイッチング素子208に出力する。なお、この第3の制御信号S3は、上位制御装置から基準タイミング信号BSとは別に入力される基準信号を基に生成したものでも良いし、或いはスイッチ制御装置100内で生成したものでも良い。次に、上記のように構成されたスイッチ制御装置100及び誘導性負荷駆動装置200の基本的な動作について図3を参照しながら詳細に説明する。図3は、スイッチ制御装置100から誘導負荷駆動装置200へ出力される第1の制御信号S1、第2の制御信号S2及び第3の制御信号S3と、誘導性負荷Lに流れる駆動電流との時間的な対応関係を示すタイミングチャートである。この図3に示すように、時刻t1から時刻t2までの期間において、所定のデューティ比を有し、互いにレベルが反転するパルス状の第1の制御信号S1及び第2の制御信号S2と、オンレベル一定の第3の制御信号S3がスイッチ制御装置100から誘導負荷駆動装置200へ出力される。つまり、時刻t1から時刻t2までの期間では、第3のスイッチング素子208がオン状態に維持されながら、第1のスイッチング素子206及び第2のスイッチング素子207が、所定のデューティ比でオン/オフ制御される。なお、第2のスイッチング素子207のオン/オフ状態は、第1のスイッチング素子206に対して反転していることに注意されたい。このような時刻t1から時刻t2までの期間において、第1のスイッチング素子206がオン及び第2のスイッチング素子207がオフの時、誘導性負荷Lの一端は第1のスイッチング素子206を介して電源PL1に接続され、誘導性負荷Lの他端は第3のスイッチング素子208を介してアースに接続される。この時、誘導性負荷Lに電源電圧約30Vが印加されるため、誘導性負荷Lに流れる駆動電流は一定の傾きで増加する。なお、この時の駆動電流は、電源PL1→第1のスイッチング素子206→誘導性負荷L→第3のスイッチング素子208→アース、というルートで流れる。一方、時刻t1から時刻t2までの期間において、第1のスイッチング素子206がオフ及び第2のスイッチング素子207がオンの時、誘導性負荷Lの一端は第2のスイッチング素子207を介してアースに接続される誘導性負荷Lの他端は第3のスイッチング素子208を介してアースに接続されたまま。この時、誘導性負荷Lに電源電圧が印加されないので、誘導性負荷Lに逆起電圧が発生し、誘導性負荷Lの他端から逆起電流が出力される。この逆起電流は、第3のスイッチング素子208を介してアースに流入し、さらに第2のスイッチング素子207を介して誘導性負荷Lの一端に還流する。つまり、駆動電流は、誘導性負荷L→第3のスイッチング素子208→アース→第2のスイッチング素子207→誘導性負荷L、というルートで流れる。これにより、第1のスイッチング素子206がオフとなっても、誘導性負荷Lの駆動電流は一定に保持される厳密には減少するが無視できる。このように、時刻t1から時刻t2までの期間において、第3のスイッチング素子208をオン状態に維持しながら、互いにオン/オフ状態が反転するように第1のスイッチング素子206及び第2のスイッチング素子207をPWM制御することにより、誘導性負荷Lに流れる駆動電流の立上がり特性を制御することができる。続いて、時刻t2から時刻t3までの期間において、オフレベル一定の第1の制御信号S1と、オンレベル一定の第2の制御信号S2と、所定のデューティ比を有するパルス状の第3の制御信号S3とがスイッチ制御装置100から誘導負荷駆動装置200へ出力される。つまり、時刻t2から時刻t3までの期間では、第1のスイッチング素子206がオフ状態且つ第2のスイッチング素子207がオン状態に維持されながら、第3のスイッチング素子208が所定のデューティ比でオン/オフ制御される。このような時刻t2から時刻t3までの期間において、第3のスイッチング素子208がオフの時、誘導性負荷Lの一端は第2のスイッチング素子207を介してアースに接続され、誘導性負荷Lの他端は回生ダイオード209を介して電源PL1に接続される。この時、誘導性負荷Lに電源電圧が印加されないので、誘導性負荷Lに逆起電圧が生じる。この逆起電圧が電源電圧より大きくなると、回生ダイオード209を介して誘導性負荷Lの他端から電源PL1に逆起電流が回生される。つまり、誘導性負荷Lに流れる駆動電流は、アース→第2のスイッチング素子207→誘導性負荷L→回生ダイオード209→電源PL1、というルートで流れる。これにより、誘導性負荷Lの駆動電流は一定の傾きで減少する。一方、時刻t2から時刻t3までの期間において、第3のスイッチング素子208がオンの時、誘導性負荷Lの他端は第3のスイッチング素子208を介してアースに接続される誘導性負荷Lの一端は第2のスイッチング素子207を介してアースに接続されたまま。この時、誘導性負荷Lに電源電圧が印加されないため、誘導性負荷Lに逆起電圧が発生し、誘導性負荷Lの他端から逆起電流が第3のスイッチング素子208を介してアースに流入し、さらに第2のスイッチング素子207を介して誘導性負荷Lの一端に還流する。これにより、駆動電流は一定に保持される厳密には減少するが無視できる。このように、時刻t2から時刻t3までの期間において、第1のスイッチング素子206をオフ状態且つ第2のスイッチング素子207をオン状態に維持しながら、第3のスイッチング素子208をPWM制御することにより、誘導性負荷Lに流れる駆動電流の立下がり特性を制御することができる。以上がスイッチ制御装置100及び誘導性負荷駆動装置200の基本的な動作であるが、上記のように、第1及び第2のスイッチング素子206、207は、スイッチ制御装置100から出力される第1及び第2の制御信号S1、S2によって、互いにオン/オフ状態が反転するように制御されるので、第1及び第2の制御信号S1、S2に対する応答遅れによって第1及び第2のスイッチング素子206、207が同時にオン状態となる期間が生じる場合、電源PL1がアースに短絡されて過大な貫通電流が発生する虞がある。既に述べたように、このような貫通電流の発生を回避するためには、第1及び第2のスイッチング素子206、207の内、一方が完全にオフ状態に切替わってから他方がオン状態に切替わるように、一方のスイッチング素子に入力する制御信号をオフレベルに切替えるタイミングと、他方のスイッチング素子に入力する制御信号をオンレベルに切替えるタイミングとの間に時間差デッドタイムを設定する必要がある。以下では、スイッチ制御装置100において、どのようにデッドタイムが設定されるのか、図4を参照しながら詳細に説明する。図4は、基準タイミング信号BSと、参照電圧V1コンパレータ124の反転入力端子に印加される電圧と、第1の制御信号S1コンパレータ124の出力と、インバータ103の出力レベル反転後の基準タイミング信号BSと、参照電圧V2コンパレータ134の反転入力端子に印加される電圧と、第2の制御信号S2コンパレータ134の出力との時間的な対応関係を示すタイミングチャートである。まず、図4中の基準タイミング信号BS、参照電圧V1及び第1の制御信号S1に着目する。図4中の時刻t11において、基準タイミング信号BSがオフレベルからオンレベルに遷移すると、第1の制御信号生成回路101の制御用スイッチング素子121がオンとなり、参照電圧V1は第1の外付け端子115に外付けされた第1のコンデンサC1の容量で定まる時定数にて上昇する。そして、時刻t13において、参照電圧V1が基準電圧Vref1コンパレータ124の非反転入力端子に印加される電圧以上となると、コンパレータ124の出力である第1の制御信号S1はオフレベルからオンレベルに切替わる。そして、時刻t14に基準タイミング信号BSがオフレベルに遷移すると、第1の制御信号生成回路101の制御用スイッチング素子121がオフとなり、参照電圧V1は第1のコンデンサC1の容量で定まる時定数にて下降する。そして、時刻t15において、参照電圧V1が基準電圧Vref1未満となると、第1の制御信号S1はオンレベルからオフレベルに切替わる。同様に、図4中の時刻t17において、再び基準タイミング信号BSがオフレベルからオンレベルに遷移すると、第1の制御信号生成回路101の制御用スイッチング素子121がオンとなり、参照電圧V1は第1のコンデンサC1の容量で定まる時定数にて上昇する。そして、時刻t19において、参照電圧V1が基準電圧Vref1以上となると、第1の制御信号S1はオフレベルからオンレベルに切替わる。そして、時刻t20に基準タイミング信号BSがオフレベルに遷移すると、第1の制御信号生成回路101の制御用スイッチング素子121がオフとなり、参照電圧V1は第1のコンデンサC1の容量で定まる時定数にて下降する。そして、時刻t21において、参照電圧V1が基準電圧Vref1未満となると、第1の制御信号S1はオンレベルからオフレベルに切替わる。続いて、図4中のレベル反転後の基準タイミング信号BS、参照電圧V2及び第2の制御信号S2に着目する。これらレベル反転後の基準タイミング信号BS、参照電圧V2及び第2の制御信号S2は、上述した基準タイミング信号BS、参照電圧V1及び第1の制御信号S1に対して、タイミングが半周期分ずれた波形となっている。つまり、図4中の時刻t11において、レベル反転後の基準タイミング信号BSがオンレベルからオフレベルに遷移すると、第2の制御信号生成回路104の制御用スイッチング素子131がオフとなり、参照電圧V2は第2の外付け端子116に外付けされた第2のコンデンサC2の容量で定まる時定数にて下降する。そして、時刻t12において、参照電圧V2が基準電圧Vref2コンパレータ134の非反転入力端子に印加される電圧未満となると、コンパレータ134の出力である第2の制御信号S2はオンレベルからオフレベルに切替わる。そして、図4中の時刻t14において、レベル反転後の基準タイミング信号BSがオフレベルからオンレベルに遷移すると、第2の制御信号生成回路104の制御用スイッチング素子131がオンとなり、参照電圧V2は第2のコンデンサC2の容量で定まる時定数にて上昇する。そして、時刻t16において、参照電圧V2が基準電圧Vref2以上となると、第2の制御信号S2はオフレベルからオンレベルに切替わる。そして、時刻t17にレベル反転後の基準タイミング信号BSがオフレベルに遷移すると、第2の制御信号生成回路104の制御用スイッチング素子131がオフとなり、参照電圧V2は第2のコンデンサC2の容量で定まる時定数にて下降する。そして、時刻t18において、参照電圧V2が基準電圧Vref2未満となると、第2の制御信号S2はオンレベルからオフレベルに切替わる。同様に、図4中の時刻t20において、再びレベル反転後の基準タイミング信号BSがオフレベルからオンレベルに遷移すると、第2の制御信号生成回路104の制御用スイッチング素子131がオンとなり、参照電圧V2は第2のコンデンサC2の容量で定まる時定数にて上昇する。そして、時刻t22において、参照電圧V2が基準電圧Vref2以上となると、第2の制御信号S2はオフレベルからオンレベルに切替わる。このような図4において、時刻t12-t13の期間つまり第2の制御信号S2をオフレベルに切替えるタイミングと、第1の制御信号S1をオンレベルに切替えるタイミングとの間の時間差と、時刻t15-t16の期間つまり第1の制御信号S1をオフレベルに切替えるタイミングと、第2の制御信号S2をオンレベルに切替えるタイミングとの間の時間差と、時刻t18-t19の期間と、時刻t21-t22の期間とが、デッドタイムに相当する。以上のように、本実施形態によれば、互いにオンオフ状態が反転するように制御すべき第1及び第2のスイッチング素子206、207の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えるタイミングと、他方のスイッチング素子に出力する制御信号をオンレベルに切替えるタイミングとの間の時間差デッドタイムが、外付けされたコンデンサC1、C2の容量で定まるので、各スイッチング素子の特性に応じて外付けコンデンサC1、C2の容量を変えることにより、容易にデッドタイムを調整することが可能となる。以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されず、以下のような変形例が挙げられる。1上記実施形態では、誘導性負荷駆動装置200に設けられた第1、第2及び第3のスイッチング素子206、207、208を制御することにより、誘導性負荷駆動装置200から誘導性負荷Lへ駆動電流を供給させるスイッチ制御装置100を例示して説明したが、本発明はこれに限定されず、互いにオンオフ状態が反転するように2つのスイッチング素子を制御するスイッチ制御装置に広く適用することができる。2上記実施形態では、回生ダイオード209からなる逆起電流回生回路を例示したが、第1及び第3のスイッチング素子206、208の両方がオフの時に誘導性負荷Lの他端から出力される逆起電流を電源PL1に回生させることができれば、逆起電流回生回路の構成はこれに限定されない。例えば、特開2008-85046号公報に記載されているような逆起電流還元回路逆起電流回生回路と同義を用いても良い。