"第1導電型の半導体基板のおもて面の表面層に設けられた第2導電型半導体領域と、前記第2導電型半導体領域を貫通し前記半導体基板からなる第1導電型半導体領域に達するトレンチと、前記トレンチの内部にゲート絶縁膜を介して埋め込まれた第1電極と、前記第2導電型半導体領域の前記第1導電型半導体領域に接する面に対して反対側の面に設けられた層間絶縁膜と、前記層間絶縁膜の表面に設けられ、当該層間絶縁膜に設けられたコンタクトホールを介して、前記第2導電型半導体領域に接続された第2電極と、を備え、前記コンタクトホールは、前記層間絶縁膜と前記第2電極との界面側の、前記トレンチが並ぶ方向の第1開口幅が、前記半導体基板側の当該トレンチが並ぶ方向の第2開口幅よりも広い第1開口部と、前記第1開口部の前記半導体基板側に連結され、前記トレンチが並ぶ方向の開口幅が前記第1開口部の前記第2開口幅と等しい第2開口部と、からなり、前記層間絶縁膜の厚さが、前記第1開口部の前記第1開口幅の0.28倍以下であることを特徴とする半導体装置。前記層間絶縁膜の厚さは、前記第1開口部の前記第2開口幅の0.6倍以上であることを特徴とする請求項1に記載の半導体装置。前記コンタクトホールは矩形状の平面形状を有し、複数の前記コンタクトホールが、前記トレンチが並ぶ方向および当該トレンチが並ぶ方向と直交する方向にマトリクス状に配置されていることを特徴とする請求項1または2に記載の半導体装置。前記トレンチが並ぶ方向に沿って並列な複数の前記コンタクトホールが、当該トレンチが並ぶ方向と直交する方向に延びるストライプ状に配置されていることを特徴とする請求項1または2に記載の半導体装置。前記第2電極は、アルミニウムを主成分とする材料でできていることを特徴とする請求項1~4のいずれか一つに記載の半導体装置。前記第2電極の厚さは2μm以上であることを特徴とする請求項1~5のいずれか一つに記載の半導体装置。前記層間絶縁膜の厚さは0.5μm以上であることを特徴とする請求項1~6のいずれか一つに記載の半導体装置。前記第2電極の表面は、無電解めっきが施されていることを特徴とする請求項1~7のいずれか一つに記載の半導体装置。第1導電型の半導体基板のおもて面の表面層に、第2導電型半導体領域を形成する工程と、前記第2導電型半導体領域を貫通し前記半導体基板からなる第1導電型半導体領域に達するトレンチを形成する工程と、前記トレンチの内部にゲート絶縁膜を介して第1電極を埋め込む工程と、前記第2導電型半導体領域の表面に層間絶縁膜を形成する工程と、前記層間絶縁膜の表面にレジストを形成し、前記レジストを選択的に開口する工程と、前記レジストをマスクとして等方性エッチングを行い、前記層間絶縁膜に、前記層間絶縁膜の厚さよりも浅い深さの第1開口部を形成する工程と、前記レジストをマスクとして異方性エッチングを行い、前記層間絶縁膜に、前記第1開口部に連結され、かつ前記半導体基板のおもて面を露出する第2開口部を形成する工程と、を含み、前記層間絶縁膜の厚さを、前記第1開口部の、前記トレンチが並ぶ方向の第1開口幅の0.28倍以下に形成することを特徴とする半導体装置の製造方法。前記層間絶縁膜上に第2電極を形成し、前記第1開口部および前記第2開口部を介して前記第2導電型半導体領域と前記第2電極とを接続させる工程をさらに含むことを特徴とする請求項9に記載の半導体装置の製造方法。前記層間絶縁膜の厚さを、前記第2開口部の、前記トレンチが並ぶ方向の第2開口幅の0.6倍以上に形成することを特徴とする請求項9または10に記載の半導体装置の製造方法。前記レジストを、前記トレンチが並ぶ方向および当該トレンチが並ぶ方向と直交する方向にマトリクス状に複数開口することを特徴とする請求項9~11のいずれか一つに記載の半導体装置の製造方法。前記レジストを、前記トレンチが並ぶ方向と直交する方向に延びるストライプ状に開口することを特徴とする請求項9~11のいずれか一つに記載の半導体装置の製造方法。前記第2電極は、アルミニウムを主成分とする材料でできていることを特徴とする請求項9~13のいずれか一つに記載の半導体装置。前記第2電極を2μm以上の厚さで形成することを特徴とする請求項9~14のいずれか一つに記載の半導体装置の製造方法。前記層間絶縁膜を0.5μm以上の厚さで形成することを特徴とする請求項9~15のいずれか一つに記載の半導体装置の製造方法。無電解めっき処理により前記第2電極の表面に無電解めっきを施す工程をさらに含むことを特徴とする請求項9~16のいずれか一つに記載の半導体装置の製造方法。しかしながら、本発明者が鋭意研究を重ねた結果、上述した従来の技術では、次のような問題が生じることが新たに判明した。図13~15は、従来の半導体装置の製造途中の断面構造を示す断面図である。図13~15は、図12に続く製造工程における半導体装置の断面構造である。上述した従来の半導体装置の製造方法では、層間絶縁膜107とコンタクトホール111に露出する半導体基板との間に、層間絶縁膜107の厚さと同じ寸法の段差が生じる。層間絶縁膜107の厚さが例えば0.5μm以上と厚い場合、層間絶縁膜107とコンタクトホール111に露出する半導体基板との間に生じる段差が大きくなり、層間絶縁膜107のステップカバレッジが悪くなる。このため、スパッタリングによって金属電極層108を形成するときに、コンタクトホール111の側壁での金属電極層108の成長が遅くなる。これにより、図12に示すように、金属電極層108に局所的にボイド112が形成される。ボイド112とは、金属電極層108の表面に生じる凹部や金属電極層108内部に生じる空洞である。図12では、金属電極層108の表面に生じた凹部を図示する。金属電極層108にボイド112が発生した場合、金属電極層108のパターニングに用いるレジストマスクがボイド112内に入り込んでしまう。ボイド112内に入り込んだレジストは、灰化処理アッシングを行っても除去することができない。このため、図13に示すように、ボイド112内に有機系の残渣113が残ってしまう。ボイド112内に残った残渣113は金属電極層108のパターン形成後の熱アニール処理によって炭化する。そして、図14に示すように、炭化した残渣114は、金属電極層108のボイド112周辺の表面に付着する。金属電極層108のパターン形成後に金属電極層108表面に形成されるパッシベーション膜の残渣も、レジストの残渣114と同様に金属電極層108表面に残ってしまう。このように残渣114が金属電極層108表面に残ってしまった場合、図15に示すように、金属電極層108表面の残渣114が付着した部分には、金属めっき層109が形成されない。このため、金属めっき層109とワイヤ不図示とをはんだ接合するときに、金属電極層108表面の、金属めっき層109に覆われていない部分にはんだが達してしまい、半導体装置が破壊に至る虞がある。金属めっき層109を形成せずに金属電極層108とワイヤとを直接はんだ接合する場合不図示においても、金属電極層108表面に残る有機系の残渣114によって電気的特性が劣化する。例えば、金属電極層108表面に残る有機系の残渣114によって金属電極層108とワイヤとの接合強度が低下する。そこで、金属電極層108のステップカバレッジを改善してボイド112の発生を抑えることで残渣114の発生を回避することが考えられる。しかしながら、この場合、次のような問題が生じる。ボイド112の発生を抑えることができる程度に金属電極層108のステップカバレッジを改善させる方法として、例えば、半導体基板の温度を上げた状態で、スパッタリングによって半導体基板のおもて面に金属電極層108を堆積する方法が挙げられる。しかし、シリコンSiからなる半導体基板表面にバリア膜を介さずにアルミニウム等からなる金属電極層108を形成する場合、半導体基板と金属電極層108とが直接接触する。このため、半導体基板の温度を上げると、半導体基板にアロイスパイクが生じたり、半導体基板と金属電極層108との界面にシリコンが析出しコンタクト抵抗が増加してしまう。このような、アロイスパイクやシリコン析出によるコンタクト抵抗増加を回避するために、金属電極層108のリフロー効果を期待することができる400°C以上に半導体基板の温度を上げることができない。上述したような問題は、金属電極層108の内部にボイドが発生した場合においても同様に生じる。その理由は、例えば、金属電極層108表面に金属めっき層109をめっきするための前処理などで、金属電極層108の表面層が除去され、金属電極層108の内部のボイドが金属電極層108表面にあらわれる虞があるからである。また、上述した特許文献1に示す技術には、金属電極層のステップカバレッジを改善するための方法が提案されているが、コンタクトホールの形状と層間絶縁膜の厚さとの関係については開示されていない。金属電極層に発生するボイドについて言及されていないため、金属電極層にボイドが発生した場合、上述した問題が発生する虞がある。この発明は、上述した従来技術による問題点を解消するため、信頼性の高い半導体装置および半導体装置の製造方法を提供することを目的とする。上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、第1導電型の半導体基板のおもて面の表面層に設けられた第2導電型半導体領域と、前記第2導電型半導体領域を貫通し前記半導体基板からなる第1導電型半導体領域に達するトレンチと、前記トレンチの内部にゲート絶縁膜を介して埋め込まれた第1電極と、前記第2導電型半導体領域の前記第1導電型半導体領域に接する面に対して反対側の面に設けられた層間絶縁膜と、前記層間絶縁膜の表面に設けられ、当該層間絶縁膜に設けられたコンタクトホールを介して、前記第2導電型半導体領域に接続された第2電極と、を備え、前記コンタクトホールは、前記層間絶縁膜と前記第2電極との界面側の、前記トレンチが並ぶ方向の第1開口幅が、前記半導体基板側の当該トレンチが並ぶ方向の第2開口幅よりも広い第1開口部と、前記第1開口部の前記半導体基板側に連結され、前記トレンチが並ぶ方向の開口幅が前記第1開口部の前記第2開口幅と等しい第2開口部と、からなり、前記層間絶縁膜の厚さが、前記第1開口部の前記第1開口幅の0.28倍以下であることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記層間絶縁膜の厚さは、前記第1開口部の前記第2開口幅の0.6倍以上であることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記コンタクトホールは矩形状の平面形状を有し、複数の前記コンタクトホールが、前記トレンチが並ぶ方向および当該トレンチが並ぶ方向と直交する方向にマトリクス状に配置されていることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記トレンチが並ぶ方向に沿って並列な複数の前記コンタクトホールが、当該トレンチが並ぶ方向と直交する方向に延びる互いに並列にストライプ状に配置されていることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記第2電極は、アルミニウムを主成分とする材料でできていることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記第2電極の厚さは2μm以上であることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記層間絶縁膜の厚さは0.5μm以上であることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記第2電極の表面は、無電解めっきが施されていることを特徴とする。また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、第1導電型の半導体基板のおもて面の表面層に、第2導電型半導体領域を形成する工程と、前記第2導電型半導体領域を貫通し前記半導体基板からなる第1導電型半導体領域に達するトレンチを形成する工程と、前記トレンチの内部にゲート絶縁膜を介して第1電極を埋め込む工程と、前記第2導電型半導体領域の表面に層間絶縁膜を形成する工程と、前記層間絶縁膜の表面にレジストを形成し、前記レジストを選択的に開口する工程と、前記レジストをマスクとして等方性エッチングを行い、前記層間絶縁膜に、前記層間絶縁膜の厚さよりも浅い深さの第1開口部を形成する工程と、前記レジストをマスクとして異方性エッチングを行い、前記層間絶縁膜に、前記第1開口部に連結され、かつ前記半導体基板のおもて面を露出する第2開口部を形成する工程と、を含み、前記層間絶縁膜の厚さを、前記第1開口部の、前記トレンチが並ぶ方向の第1開口幅の0.28倍以下に形成することを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記前記層間絶縁膜上に第2電極を形成し、前記第1開口部および前記第2開口部を介して前記第2導電型半導体領域と前記第2電極とを接続させる工程をさらに含むことを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記層間絶縁膜の厚さを、前記第2開口部の、前記トレンチが並ぶ方向の第2開口幅の0.6倍以上に形成することを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記レジストを、前記トレンチが並ぶ方向および当該トレンチが並ぶ方向と直交する方向にマトリクス状に複数開口することを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記レジストを、前記トレンチが並ぶ方向と直交する方向に延びるストライプ状に開口することを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第2電極は、アルミニウムを主成分とする材料でできていることを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第2電極を2μm以上の厚さで形成することを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記層間絶縁膜を0.5μm以上の厚さで形成することを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、無電解めっき処理により前記第2電極の表面に無電解めっきを施す工程をさらに含むことを特徴とする。上述した発明によれば、層間絶縁膜とコンタクトホールに露出する半導体基板との間に生じる段差が従来の半導体装置よりも緩和される。これにより、層間絶縁膜のステップカバレッジが従来よりも向上するので、層間絶縁膜上に形成される金属電極層にボイドが発生しない。このため、金属電極層表面にレジストの残渣を残さずに、金属電極層パターニング用のレジストマスクを除去することができる。したがって、金属電極層表面に一様に金属めっき膜を形成することができる。本発明にかかる半導体装置および半導体装置の製造方法によれば、半導体装置の信頼性を向上させることができるという効果を奏する。以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付すおよび-は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。実施の形態図1は、実施の形態にかかる半導体装置を示す断面図である。実施の形態にかかる半導体装置について、例えば、縦型のトレンチIGBTを例に説明する。図1に示すように、実施の形態にかかる半導体装置は、n型ドリフト領域第1導電型半導体領域1となるn型第1導電型の半導体基板の活性領域のおもて面に、ゲート電極2、ゲート絶縁膜3、p型チャネル領域p型ベース領域:第2導電型半導体領域4およびn型ソース領域5などのトレンチIGBTのおもて面素子構造が設けられている。具体的には、半導体基板のおもて面の表面層に、p型チャネル領域4が設けられている。p型チャネル領域4を貫通しn型ドリフト領域1に達するトレンチ6が設けられている。複数のトレンチ6は、トレンチの短手方向に並列にストライプ状に配置されている。トレンチ6の内部には、ゲート絶縁膜3を介してゲート電極第1電極2が埋め込まれている。n型ソース領域5は、p型チャネル領域4の表面層に選択的に設けられている。また、n型ソース領域5は、トレンチ6の側壁に形成されたゲート絶縁膜3に接する。半導体基板のおもて面、すなわちp型チャネル領域4のn型ドリフト領域1に接する面に対して反対側の面には、層間絶縁膜7が設けられている。層間絶縁膜7は、例えば酸化膜や窒化膜であってもよい。層間絶縁膜7の厚さt1は、例えば0.5μm以上であってもよい。層間絶縁膜7には、例えばソースコンタクト用のコンタクトホール11が設けられている。層間絶縁膜7の表面およびコンタクトホール11の内部には、金属電極層第2電極8が設けられている。金属電極層8は、コンタクトホール11を介して、p型チャネル領域4およびn型ソース領域5と接続されている。金属電極層8は、例えば、アルミニウムを主成分とする材料でできている。具体的には、金属電極層8は、例えば、アルミニウムまたはアルミニウム合金でできていてもよい。金属電極層8の厚さt2は、2μm以上であってもよい。金属電極層8の表面は、めっきが施され、金属めっき層9が形成されている。金属めっき層9は、例えば、ニッケルからなるめっき膜であってもよい。半導体基板の耐圧構造部不図示は、活性領域を囲むように設けられている。半導体基板の耐圧構造部のおもて面には、例えば、フローティングのp型半導体領域フィールドリミッティングリングや、このp型半導体領域に接するフィールドプレート電極などの耐圧構造部のおもて面素子構造やパッシベーション膜などが設けられている。つぎに、コンタクトホール11の断面形状について説明する。コンタクトホール11は、第1開口部12と第2開口部13とが連結されてなる。第1開口部12は、層間絶縁膜7の、金属電極層8との界面側に設けられている。また、第1開口部12は、層間絶縁膜7と金属電極層8との界面側の、トレンチ6が並ぶ方向の第1開口幅w1が、半導体基板側のトレンチ6が並ぶ方向の第2開口幅w2よりも広くなっている。このため、第1開口部12は、層間絶縁膜7と金属電極層8との界面側を上底とし、半導体基板側を下底とする台形状の断面形状を有する。第2開口部13は、第1開口部12の半導体基板側に連結され、かつ層間絶縁膜7を貫通し半導体基板のおもて面を選択的に露出する。また、第2開口部13は、層間絶縁膜7と金属電極層8との界面側から半導体基板側にわたって同じ開口幅で設けられている。第2開口部13の、トレンチ6が並ぶ方向の開口幅は、第1開口部12の第2開口幅w2と等しい。このため、第2開口部13は、矩形状の断面形状を有する。次に、コンタクトホール11の第1開口部12の第1,2開口幅w1,w2と層間絶縁膜7の厚さt1との関係について説明する。層間絶縁膜7の厚さt1は、下記1式に示すように、第1開口部12の第1開口幅w1の0.28倍以下とするのが好ましい。その理由は、下記1式を満たす寸法で層間絶縁膜7およびコンタクトホール11の第1開口部12を設けることで、金属電極層8にボイドが発生しないからである。t1/w1≦0.281また、下記2式に示すように、層間絶縁膜7の厚さt1は、第1開口部12の第2開口幅w2の0.6倍以上であってもよい。従来の半導体装置では、下記2式を満たす寸法で層間絶縁膜にコンタクトホールを設けた場合、金属電極層にボイドが発生しやすい。一方、実施の形態にかかる半導体装置では、下記2式を満たす寸法で層間絶縁膜7にコンタクトホール11を設けた場合、金属電極層8にボイドが発生しない。t1/w2≧0.62金属電極層8にボイドが発生しない理由は、上述した形状および寸法のコンタクトホール11とすることで、金属電極層8の厚さが2μm以上と厚い場合においても、金属電極層表面のコンタクトホール上方の部分20における段差がボイドを発生させる程度に大きくならないからである。つぎに、コンタクトホール11の平面形状および配置について説明する。図2は、実施の形態にかかる半導体装置の要部を示す平面図である。図2には、コンタクトホール11の平面形状および配置を明確にするため、トレンチ6、層間絶縁膜7およびコンタクトホール11のみを図示する図3においても同様の構成のみを図示する。図2に示すように、コンタクトホール11は、例えば、矩形状の平面形状を有する。具体的には、第1開口部12および第2開口部13ともに矩形状の平面形状を有する。複数のコンタクトホール11は、トレンチ6が並ぶ方向およびトレンチ6が並ぶ方向と直交する方向にマトリクス状に配置されている。具体的には、複数のコンタクトホール11は、トレンチ6の長手方向および短手方向に島状に等間隔に、かつ規則的に配置されている以下、セル構造とする。各コンタクトホール11は、半導体基板の、トレンチ6に挟まれた部分を露出する。具体的には、各コンタクトホール11には、n型ソース領域不図示が設けられているp型チャネル領域4と、このp型チャネル領域4に設けられたn型ソース領域の一部が露出される。コンタクトホール11の配置をセル構造とする場合、トレンチ6の短手方向に並列に配置されたトレンチ6に代えて、矩形状の複数のトレンチを、マトリクス状に配置されたコンタクトホール11によって露出されるp型チャネル領域4を挟み込むようにマトリクス状に配置してもよい。図3は、実施の形態にかかる半導体装置の要部の別の一例を示す平面図である。図3に示すように、層間絶縁膜37に、トレンチ6が並ぶ方向に沿って並列な複数のコンタクトホール31を、トレンチ6が並ぶ方向と直交する方向に延びるストライプ状に配置してもよい以下、ストライプ構造とする。すなわち、第1開口部32および第2開口部33は、トレンチ6の長手方向に延びるストライプ状に配置される。コンタクトホール31は、隣り合うトレンチ6の間に配置される。そして、コンタクトホール31によって、p型チャネル領域4の、トレンチ6に挟まれた部分が、トレンチの短手方向に並列にストライプ状に露出される。図3に示すコンタクトホール31の平面形状以外の構成は、図2に示すコンタクトホール11と同様である。図3では、第1開口部32の平面形状のみを示すが、第1開口部32の短手方向の第2の開口幅w2を短手方向の幅とする第2開口部不図示も、第1開口部32の半導体基板側に配置されている。つぎに、実施の形態にかかる半導体装置の製造方法について説明する。図4~9は、実施の形態にかかる半導体装置の製造途中の断面構造を示す断面図である。まず、図4に示すように、一般的な製造工程によって、n型ドリフト領域1となる半導体基板のおもて面に、ゲート電極2、ゲート絶縁膜3、p型チャネル領域4およびn型ソース領域5などのトレンチIGBTの活性領域のおもて面素子構造を形成する。このとき、活性領域にトレンチIGBTのおもて面素子構造を形成するとともに、活性領域を囲むように耐圧構造部のおもて面素子構造不図示を形成する。例えば、半導体基板のおもて面の表面層にp型チャネル領域4を形成した後、p型チャネル領域4を貫通しn型ドリフト領域1に達するトレンチ6を形成する。つぎに、トレンチ6の内部にゲート絶縁膜3を介してゲート電極2を埋め込む。そして、半導体基板のおもて面の表面層に、n型ソース領域5を形成する。つぎに、図5に示すように、CVDChemicalVaporDeposition:化学気相成長法によって、半導体基板のおもて面に層間絶縁膜7を形成する。つぎに、図6に示すように、層間絶縁膜7の表面に、コンタクトホール11の形成領域が露出する開口部42を有するレジストマスク41を形成する。開口部42の開口幅w3は、後の工程でレジストマスク41をマスクとして形成される第1開口部12の第2開口幅w2とほぼ同じ寸法である。また、レジストマスク41の開口部42は、後の工程でレジストマスク41をマスクとして形成されるコンタクトホールの配置がセル構造またはストライプ構造となるように形成されている。具体的には、セル構造で配置されたコンタクトホール11を形成する場合、開口部42は、トレンチ6が並ぶ方向およびトレンチ6が並ぶ方向と直交する方向にマトリクス状に配置される図2参照。一方、ストライプ構造で配置されたコンタクトホール31を形成する場合、トレンチ6が並ぶ方向に沿って並列な複数の開口部42が、トレンチ6が並ぶ方向と直交する方向に延びるストライプ状に配置される図3参照。つぎに、図7に示すように、レジストマスク41をマスクとして等方性エッチングを行い、レジストマスク41の開口部42に露出する層間絶縁膜7を除去する。これにより、層間絶縁膜7の表面層に、層間絶縁膜7の厚さよりも浅い深さで第1開口部12が形成される。具体的には、等方性エッチングによって、第1開口部12の深さが層間絶縁膜7の厚さの50~60程度の寸法となるように層間絶縁膜7を除去する。第1開口部12の第1,2開口幅w1,w2をそれぞれ上記1式、2式を満たす寸法とすることで、層間絶縁膜7の厚さの50~60程度の深さで第1開口部12を形成することができる。第1開口部12の形成では、等方性エッチングによって層間絶縁膜7を除去するので、層間絶縁膜7のエッチングはあらゆる方向に同じように進行する。このため、第1開口部12のレジストマスク41側の開口幅第1開口幅w1がレジストマスク41の開口部42の開口幅よりも広くなり、第1開口部12の半導体基板側の開口幅第2開口幅w2をレジストマスク41の開口部42の開口幅とほぼ等しくすることができる。これにより、第1開口部12の断面形状は台形状となる。等方性エッチングには、例えば、ケミカルドライエッチングCDE:ChemicalDryEtching装置を用いてもよい。つぎに、第1開口部12の形成で用いた同じレジストマスク41をマスクとして異方性エッチングを行い、レジストマスク41の開口部42に露出する層間絶縁膜7を除去する。第2開口部13を形成するための異方性エッチングは、半導体基板のおもて面が露出されるまで行う。これにより、第1開口部12に露出する層間絶縁膜7が除去され、第1開口部12に連結された第2開口部13が形成される。第2開口部13の形成では、異方性エッチングによって層間絶縁膜7を除去するので、層間絶縁膜7のエッチングは層間絶縁膜7の深さ方向にのみ選択的に進行する。このため、第2開口部13は、層間絶縁膜7の深さ方向にわたって、レジストマスク41の開口部42の開口幅、すなわち第1開口部12の第2開口幅w2と同じ開口幅で形成される。これにより、第2開口部13の断面形状は矩形状となる。このように、同一のレジストマスク41を用いて等方性エッチングおよび異方性エッチングを順に行うことにより、図8に示すように、第1開口部12と第2開口部13とからなるコンタクトホール11が形成される。コンタクトホール11には、n型ソース領域5が設けられているp型チャネル領域4と、このp型チャネル領域4に設けられたn型ソース領域5の一部が露出される。つぎに、例えばプラズマなどで灰化処理することによって、レジストマスク41を除去する。そして、図9に示すように、例えばスパッタリングによって、層間絶縁膜7の表面に、例えばアルミニウムからなる金属電極層8を堆積する。金属電極層8は、コンタクトホール11内に埋め込まれ、コンタクトホール11を通してp型チャネル領域4およびn型ソース領域5に接続される。つぎに、金属電極層8の表面に、金属電極層8のパターンが形成されたレジストマスク不図示を形成する。つぎに、このレジストマスクをマスクとして、レジストマスクの開口部に露出する金属電極層8を除去し、所望の金属電極層8パターンを形成する。そして、例えばプラズマなどで灰化処理することによって、金属電極層8をパターニングに用いたレジストマスクを除去した後、金属電極層8の安定した接合性や良好な電気的特性を得るために熱アニール処理を行う。つぎに、半導体基板のおもて面にパッシベーション膜不図示を形成する。つぎに、フォトリソグラフィによってパッシベーション膜をパターニングし、金属電極層8を露出させる。つぎに、金属電極層8の表面に金属めっき層9を形成するための前処理およびジンケート処理を行う。そして、無電解めっき法によって、金属電極層8の表面に例えばニッケルからなる金属めっき層9を形成する。その後、半導体基板の裏面に、コレクタ領域や裏面電極不図示を形成することで、図1に示すように縦型のトレンチIGBTが完成する。このように、コンタクトホール11を構成する第1開口部12の、層間絶縁膜7と金属電極層8との界面側の第1開口幅w1が半導体基板側の第2開口幅w2よりも広く形成される。これにより、第1開口部12の側壁と、コンタクトホール11に露出する半導体基板のおもて面とのなす角度は鈍角となる。このため、層間絶縁膜7とコンタクトホール11に露出する半導体基板との間に生じる段差は、第1開口部12の側壁が半導体基板のおもて面に対して鈍角をなす角度で傾斜している分だけ、従来の半導体装置よりも緩和される。層間絶縁膜7とコンタクトホール11に露出する半導体基板との間に生じる段差が緩和されているので、金属電極層8のスパッタリング時にターゲット材料から飛び出した原子は、コンタクトホール11の側壁に被着しやすい。このため、層間絶縁膜7の厚さt1が例えば0.5μm以上と厚い場合や、金属電極層8の厚さが2μ以上と厚い場合であっても、金属電極層8にボイドは発生しない。金属電極層8にボイドが発生していないので、金属電極層8表面にレジストの残渣は発生しない。以上、説明したように、実施の形態にかかる半導体装置によれば、上記1式を満たすように第1開口部12を形成することで、層間絶縁膜7とコンタクトホール11に露出する半導体基板との間に生じる段差が従来の半導体装置よりも緩和される。これにより、層間絶縁膜7のステップカバレッジが従来よりも向上するので、層間絶縁膜7上に形成される金属電極層8にボイドが発生しない。このため、金属電極層8表面にレジストの残渣を残さず、金属電極層8パターニング用のレジストマスクを除去することができる。したがって、金属電極層8表面に一様に金属めっき膜9を形成することができ、半導体装置の信頼性が向上する。実施例つぎに、ボイド発生率について検証する。図10は、実施例にかかる半導体装置のコンタクトホール形状とボイド発生率との関係を示す特性図である。実施の形態に従い、第1の開口幅w1を種々変更し、ストライプ構造で配置されたコンタクトホール31を備える半導体装置以下、試料とするを複数作製製造した。各試料において、第1開口部32の第1の開口幅w1は、層間絶縁膜37の厚さt1が第1開口部32の第1の開口幅w1の0.25倍~0.32倍=t1/w1、以下、厚さ/開口幅比とするとなる範囲内で設定されている。各試料ともに、層間絶縁膜37の厚さt1が第1開口部32の第2の開口幅w2の0.6倍となる寸法で第1開口部32の第2の開口幅w2を形成している。各試料において、コンタクトホール31の第1開口部32および第2開口部の深さは、等方性エッチングによって形成される第1開口部32の第1の開口幅w1の寸法によって異なっている。そして、このような条件で作製した各試料におけるボイド発生の有無を調べた。図10に示す結果より、厚さ/開口幅比が0.28以下となるように層間絶縁膜37の厚さt1と第1開口部32の第1の開口幅w1とを設定することで、ボイドの発生を抑制することができるボイド発生率=0ことが確認された。また、厚さ/開口幅比が0.28となる測定点A白抜き矢印で図示が測定された試料の、第1開口部32の深さは、層間絶縁膜37の厚さt1の60程度の寸法であることが確認された。また、セル構造で配置されたコンタクトホール11を備える半導体装置においても、厚さ/開口幅比が0.28以下となるように層間絶縁膜7の厚さt1と第1開口部12の第1の開口幅w1とを設定することで、ストライプ構造で配置されたコンタクトホール31を備える上記実施例の半導体装置と同様の効果を得ることができる。以上において本発明では、縦型のトレンチIGBTを例に説明しているが、上述した実施の形態に限らず、半導体基板のおもて面に金属電極層を有するさまざまな構成の半導体装置に適用することが可能である。また、上述した実施の形態では第1導電型をn型とし、第2導電型をp型としたが、本発明は第1導電型をp型とし、第2導電型をn型としても同様に成り立つ。"