基板の少なくとも側端部を覆うように、保護膜を形成する第1の工程と、フォトレジストパターンを用いたエッチングにより、前記基板の第1の主面に、前記第1の主面に対向して見た形状が環状となる溝を形成する第2の工程と、前記溝を埋め込むように絶縁膜を形成することにより、絶縁リングを形成する第3の工程と、を有することを特徴とする半導体装置の製造方法。前記第3の工程の後に更に、前記絶縁リングの内側に位置する基板の上方に順に、配線層及び表面電極を形成する工程と、前記基板の第1の主面と厚さ方向に対向する面側から、前記基板を貫通して前記配線層に接続されるように裏面電極を形成することにより貫通電極を得る工程と、を有することを特徴とする請求項1に記載の半導体装置の製造方法。前記配線層及び表面電極を形成する工程の後で前記貫通電極を得る工程の前に更に、接着層を介して、前記基板の第1の主面上に、側端部が保護膜で覆われた支持基板を接着させる工程と、前記基板の第1の主面と厚さ方向に対向する面側から前記基板を研削して、前記絶縁リングの底部を露出させる工程と、を有することを特徴とする請求項2に記載の半導体装置の製造方法。前記第1の工程の前に更に、前記基板上に第1の膜を形成する第4の工程と、前記基板の少なくとも側端部上の第1の膜を除去する第5の工程と、を有することを特徴とする請求項1~3の何れか1項に記載の半導体装置の製造方法。前記第5の工程において、ドライエッチングにより、前記基板の少なくとも側端部上の第1の膜を除去することを特徴とする請求項4に記載の半導体装置の製造方法。前記第5の工程において、SF6、CF4、N2、及びCO2からなる群から選択された少なくとも一種のガスを用いて前記ドライエッチングを行うことを特徴とする請求項5に記載の半導体装置の製造方法。前記第5の工程において、ウェットエッチングにより、前記基板の少なくとも側端部上の第1の膜を除去することを特徴とする請求項4に記載の半導体装置の製造方法。前記第5の工程において、前記基板の第1の主面と厚さ方向に対向する面側から薬液を付与し、前記ウェットエッチングを行うことを特徴とする請求項7に記載の半導体装置の製造方法。前記第1の膜は窒化シリコン膜であることを特徴とする請求項4~8の何れか1項に記載の半導体装置の製造方法。前記第1の工程において、熱酸化により、前記保護膜として熱酸化膜を形成することを特徴とする請求項1~9の何れか1項に記載の半導体装置の製造方法。前記溝の深さは30~50μmであることを特徴とする請求項1~10の何れか1項に記載の半導体装置の製造方法。ビアファーストで形成する絶縁リングは、薄板化させた後の基板を貫通する程度の深さをもって基板に形成される。この深さは、30~50μmに達し、同じく基板にトレンチを形成して構成される素子分離領域例えば、STIなどと比較してかなり深い。本発明者の検討によれば、このような深い溝をビアファーストで形成する際、基板外周のベベル部において意図しない基板エッチングが生じ、これが発塵源となることが分かった。以下、図1及び2を参照して、この状態を説明する。図1に示すように、基板1の半径方向の側端部外周部;基板の端部の湾曲した部分2はベベル部と呼ばれ、チップ領域3を囲むように存在する。図2は、図1の基板1の側端部近傍を表す断面図である。フォトレジスト膜4を用いて基板に絶縁リング用トレンチを形成する場合、現像後のフォトレジスト膜はベベル部を覆っていなければならない。しかしながら、図2Aに示すように、ベベル部2は基板の通常主面と異なり、表裏面を繋ぐように面が湾曲している。このようなベベル部2では、フォトレジスト膜4の塗布性が不均一になることや、露光の不整反射により露光不調が起こることなどを原因として、フォトレジスト膜4の現像パターンに不調が生じることがある。このとき、上述のパターニング不調により、ベベル部の一部にフォトレジスト膜4で覆われていない個所が生じてしまうと、図2Bの点線で囲まれた部分5で示すように、トレンチ形成工程においてベベル部2に意図しないエッチングが作用してしまう。これが、発塵源となり得る。上述のように、TSVの絶縁リング用のトレンチは特に深く、多量のシリコンをエッチングする。このため、ビアファーストで絶縁リング用トレンチを形成する工程では、特に上記の発塵が問題となる。一実施形態は、基板の少なくとも側端部を覆うように、保護膜を形成する第1の工程と、フォトレジストパターンを用いたエッチングにより、前記基板の第1の主面に、前記第1の主面に対向して見た形状が環状となる溝を形成する第2の工程と、前記溝を埋め込むように絶縁膜を形成することにより、絶縁リングを形成する第3の工程と、を有することを特徴とする半導体装置の製造方法に関する。基板の側端部に由来する塵の発生を防止して、半導体装置の歩留まりを向上させることができる。半導体装置の製造方法では、基板の少なくとも側端部円形基板の場合には、半径方向の端部外周部の湾曲した部分;ベベル部;基板側面の端部を覆うように保護膜を形成する第1の工程。次に、フォトレジストパターンを用いたエッチングにより、基板の第1の主面に、第1の主面に対向して見た形状が環状となる溝を形成する第2の工程。この後、溝を埋め込むように絶縁膜を形成することにより、絶縁リングを形成する第3の工程。第2の工程で基板のエッチングを行う場合、基板上にフォトレジスト膜を形成し、露光を行う。この際、基板の側端部は湾曲形状となっているため、フォトレジスト膜の塗布性が不均一になったり、露光の不整反射により露光不調が起こる。この結果、フォトレジスト膜の現像パターンに不調が生じる。このように現像パターンに不調が生じた場合であっても、基板の側端部は保護膜で覆われており露出していない。このため、第2の工程で基板のエッチングを行っても、意図しない側端部のエッチングによる塵の発生を防止することができる。この結果、塵による装置特性の劣化を防止して、歩留まりを向上させることができる。第1実施例図3~12は、第1実施例の製造方法を説明する図である。なお、図3~12の工程は主に、半導体基板の側端部ベベル部を処理するベベル部処理工程と、絶縁リング及び貫通電極を形成する貫通電極形成工程とに分かれている。説明を簡略化するため、図3~5では半導体基板の側端部の近傍のみを示してベベル部処理工程を説明し、図6~12では半導体基板のチップ領域のみを示して貫通電極形成工程を説明する。図3Aに示すように、熱酸化により、半導体基板1上に酸化シリコン膜6aを形成する。続いて、CVD法などにより、酸化シリコン膜6a上に窒化シリコン膜7第1の膜を形成する第4の工程。図3Bに示すように、基板を覆うように酸化シリコン膜図示していないを形成した後、酸化シリコン膜上に更に、側端部及びその近傍の上に開口を有するフォトレジストパターンを形成する。フォトレジストパターンを酸化シリコン膜に転写してパターニングを行った後、パターニングされた酸化シリコン膜をハードマスクに用いたドライエッチングにより、基板の側端部及びその近傍の上の窒化シリコン膜7を除去する第5の工程。ドライエッチングは、SF6、CF4、N2、及びCO2からなる群から選択された少なくとも一種のガスを用いて行う。これにより、半導体基板の側端部2が露出する。なお、図3Aの工程では、余裕を持たせて、基板側端部とその近傍の平らな部分例えば、半導体基板の半径方向に1nm以上の領域上の窒化シリコン膜7を除去した。本実施例では、少なくとも基板の湾曲部分である基板の側端部上の窒化シリコン膜7が除去されれば良い。図4Aに示すように、半導体基板の側端部2及びその近傍を熱酸化することにより、酸化シリコン膜6b保護膜;熱酸化膜を形成する第1の工程。酸化シリコン膜6bの膜厚は例えば、200~300nmとする。図4Bに示すように、熱酸化時に窒化シリコン膜7の表面にも数nm程度の薄い酸化シリコン膜6cが形成されるため、酸化シリコン膜6cのエッチングを行う。この際、酸化シリコン膜6bも一部、除去されるものの、酸化シリコン膜6bは酸化シリコン膜6cよりも厚いため、半導体基板の側端部2上に酸化シリコン膜6bは残留する。次に、エッチングにより、残留した窒化シリコン膜7及び酸化シリコン膜6aを除去する。図5に示すように、半導体基板1の露出した表面を熱酸化することにより、酸化シリコン膜図示していないを形成する。半導体基板1上にフォトレジスト膜4を形成し、露光を行って、フォトレジストパターンを形成する。次に、フォトレジストパターン4を用いて半導体基板1のエッチングを行い、半導体基板の第1の主面に、第1の主面に対向して見た形状が環状となる絶縁リング用の溝を形成する第2の工程。この際、酸化シリコン膜6bと半導体基板1のエッチングレートの差から、酸化シリコン膜6bは除去されずに、半導体基板1の側端部2及びその近傍上に残留する。図6はこの工程における、チップ領域を示したものである。溝10の深さは例えば、30~50μmとすることができる。なお、本実施例ではビアファーストで絶縁リングを形成するため、溝10の底面は、半導体基板1の第1の主面に対向する面23から露出させずに、半導体基板1中に位置している。すなわち、溝10は、半導体基板1をその厚み方向に貫通していない。上記のフォトレジストパターンを形成する際、半導体基板の側端部2は湾曲形状となっているため、フォトレジスト膜4の塗布性が不均一になったり、露光の不整反射により露光不調が起こる。この結果、フォトレジスト膜4の現像パターンに不調が生じる。この結果、従来の半導体基板では、半導体基板1の側端部が露出することとなる。従来の方法では、このようなフォトレジスト膜4を用いて半導体基板のエッチングを行うと、半導体基板の側端部2の露出面のエッチングに起因して塵が発生し、半導体装置の歩留まりを低下させる原因となっていた。これに対して、本実施例ではこのような不調が生じた場合であっても、半導体基板の側端部2は酸化シリコン膜6bで覆われており、露出していない。このため、図6の工程でエッチングにより絶縁リングを形成するための深い溝を形成しても、意図しない側端部のエッチングによる塵の発生を防止することができる。この結果、塵による装置特性の劣化を防止して、歩留まりを向上させることができる。図7に示すように、フォトレジストパターン4を除去した後、溝の内壁側面を熱酸化して酸化シリコン膜絶縁膜を形成する。CVD法などにより、溝10を埋め込むように、窒化シリコン膜絶縁膜を形成する。CMP処理を行うことにより、環状の絶縁リング25を形成する第3の工程。なお、図7以降の図面では、酸化シリコン膜と窒化シリコン膜の境界は示していない。半導体基板1の第1の主面9a側に、MISトランジスタ等の半導体素子図示していないを形成する。図8に示すように、半導体基板1の第1の主面9a上に、層間絶縁膜11a~11eを順次、形成する。これらの層間絶縁膜の形成の途中で、複数の配線と、配線間を接続するように複数のコンタクトプラグを形成する。これにより、配線層12を形成する。層間絶縁膜11e上に保護膜13を形成する。保護膜13上にポリイミド膜14を形成した後、ポリイミド膜14のパターニングを行う。ポリイミド膜14をマスクに用いたエッチングにより、配線層12の上部が露出するように、保護膜13内に開口を形成する。図9に示すように、配線層12上に、スパッタ法を用いてシード膜17を形成する。配線層12上のシード膜17が露出するように、シード膜17上にフォトレジストパターン図示していないを形成する。めっき法を用いて、シード膜17上に表面バンプ16と表面めっき層15を形成する。フォトレジストパターンを除去した後、露出したシード膜17を除去する。リフロー法によって表面めっき層15を加熱して、表面めっき層15の上面をドーム状に成形する。このシード膜17、表面バンプ16及び表面めっき層15は、表面電極を構成する。図10に示すように、表面めっき層15とポリイミド膜14を覆うように、接着層19を介して、半導体基板1に支持基板ウェハ支持系;WSS;wafersupportsystem18を接着させる。この際、支持基板18も、半導体基板と同様に側端部円形基板の場合には、半径方向の端部外周部の湾曲した部分;ベベル部;基板側面の端部上に保護膜を形成したものを用いる。図11はこの状態を模式的に表したものである。図11に示すように、支持基板18は、半導体基板1と同様に、熱酸化による酸化シリコン膜6a、及び窒化シリコン膜第1の膜7を順次、形成する。この後、ドライエッチングにより、側端部2上の窒化シリコン膜7を除去する。次に、支持基板18の側端部2を熱酸化することにより、支持基板18の側端部2上に酸化シリコン膜保護膜;熱酸化膜6bを形成する。なお、図10では、支持基板18は概略的に示しており第1の膜、酸化シリコン膜6a、6b等その詳細な構造は示していない。また、図11では、半導体基板1及びその上に設けた層間絶縁膜11a~11e等は概略的に層24として示している。半導体基板1の第1の主面9aと反対側の面から研削を行い、半導体基板1を薄くして、絶縁リング25の底部を露出させる。この研削では、砥石研磨やCMP化学機械研磨法により半導体基板1を数百μm分、削って数十μmの厚さとする。この際、図11に示すように、張合わせのずれや接着剤がはみ出るのを防ぐ目的で支持基板18は半導体基板1よりも径が大きなものを使用する。このため、支持基板18の側端部2は半導体基板1の裏面側から見て、突出する。研削工程では数百μmのオーダーで半導体基板を削るため、激しい条件で基板の研削が行われる。従って、従来の支持基板を使用した場合には、この研削により突出した側端部も削られてしまい、塵が発生していた。また、貫通電極を形成するために、裏面側から半導体基板1のエッチングを行う場合にも、突出した側端部が削られて塵が発生する場合があった。これに対して、本実施例では、支持基板18の側端部2を酸化シリコン膜6bで覆っているため、上記のような激しい条件で半導体基板1の研削や半導体基板1の裏面エッチングを行ったとしても、支持基板18が削られて塵が発生することを防止できる。この結果、塵による装置特性の劣化を防止して、歩留まりを向上させることができる。図12に示すように、半導体基板1の第1の主面9aと反対側の第2の主面9b上に窒化シリコン膜26を形成する。フォトリソグラフィとドライエッチングによって、絶縁リング25の内側に、窒化シリコン膜26及び半導体基板1を貫通して配線層12の一部を露出させるバンプホールを形成する。このエッチング時にも、支持基板の突出した側端部は酸化シリコン膜6bで覆っているため、側端部からの塵の発生を防止することができる。次に、スパッタ法によって形成したシード膜20でバンプホールの内壁を覆ってから、めっき法によって裏面バンプ21と裏面めっき層22を形成する。この後、余分なシード膜20、裏面バンプ21及び裏面めっき層22を除去する。半導体基板1の第2の主面9bにダイシングフィルム図示していないを貼り付ける。半導体基板1から支持基板18を剥離した後、接着層18を除去する。これにより、半導体基板1の表面バンプ16と表面めっき層15を露出させる。図12に示すように、表面電極は、シード膜17、表面バンプ16、及び表面めっき層15の3層により形成されている。裏面電極は、シード膜20、裏面バンプ21、及び裏面めっき層22の3層により形成されている。裏面電極と表面電極は、配線層12によって接続されている。次に、ダイサーによってウェハを切断し、切断されてウェハから分離したチップをピックアップすることで、半導体基板1からダイシングフィルムを剥離して、裏面バンプ21と裏面めっき層22を露出させる。図13は、切断後に得られた半導体チップを表す図である。図13Aは半導体チップを第1の主面側から見た平面図、図13Bは半導体チップを第1の主面と反対側の第2の主面側から見た平面図であるが、図13A及びBでは貫通電極など主要な構造しか示していない。図13に示すように、半導体チップは、MISトランジスタ等の素子が形成された素子領域28と、複数の貫通電極が形成された貫通電極領域29を有する。貫通電極27は、上端および下端に接続用の電極を備えており、複数の半導体チップを積層する際に、貫通電極を介して上下に配置された半導体チップ間が電気的に接続される。貫通電極は、半導体基板を貫通する表面電極、裏面電極と、半導体基板上の複数の層間絶縁膜を貫通する配線層で構成されている。貫通電極の半導体基板1の中に埋設されている部分の周囲には絶縁リング25が設けられており、これによって、個々の貫通電極と、他の貫通電極および素子との絶縁が確保される。図14に示すように、異なる半導体チップの表面電極と裏面電極が互いに接するようにして、複数の半導体チップをマウントする。リフローにより、それぞれの表面めっき層と裏面めっき層を接合する。半導体チップ間にアンダーフィル35を充填した後、複数の半導体チップを、パッケージ基板39上にマウントする。この後、モールドレジン37によってモールドすることにより、本実施例の半導体装置が完成する。本実施例の半導体装置としては、例えば、DRAM、SRAM、フラッシュメモリ等の記憶デバイスや、MPU、DSP等の演算処理デバイスを挙げることができる。なお、上記の図3A、10及び11の工程では、ドライエッチングにより、半導体基板及び支持基板の側端部上の窒化シリコン膜第1の膜を除去した。しかし、これらの膜の除去には、ドライエッチング以外に、ウェットエッチング、昇華、研磨、洗浄などの方法を用いても良い。ウェットエッチングは、第1の主面側から、側端部上の窒化シリコン膜に対して選択的に行っても良いし、半導体基板の裏面側に薬液33を付与することにより側端部のウェットエッチングを行っても良い。図15は、裏面側から薬液33を付与するウェットエッチングにより、側端部上の窒化シリコン膜を除去する例を示したものであり、マスクは省略している。図15Aに示すように、第1の主面9aが下側となるように半導体基板を反転させて、第1の主面と反対側の面23に薬液33を付与してウェットエッチングを行うことができる。また、図15Bに示すように、半導体基板の上下の位置をそのままにして、第1の主面と反対側の面23に薬液33を付与してウェットエッチングを行うことができる。図15A及びBの何れの場合であっても、薬液は所定範囲の粘度と半導体基板1へのぬれ性を有するため、半導体基板1の第1の主面9a側へも移動して、側端部2全体を薬液33で覆い、側端部のウェットエッチングを行うことができる。図15のようにウェットエッチングを行うことにより、第1の主面側のチップ領域に設けた素子に悪影響を与えることなく、側端部2上の窒化シリコン膜第1の膜を除去することができる。また、裏面側に付着した異物の除去を行うこともできる。昇華では、NF3、H2、O2等のガスを用いて、バーナーにより半導体基板及び支持基板の側端部上の窒化シリコン膜第1の膜を加熱することにより、除去することができる。研磨では、研磨テープを用いて、半導体基板及び支持基板の側端部上の窒化シリコン膜第1の膜を削り取ることにより除去することができる。洗浄では、スポンジ等を用いて、半導体基板及び支持基板の側端部上の窒化シリコン膜第1の膜を洗浄することにより除去することができる。