"フェライト材料を含有する素体と、前記素体の表面に配置された第一端子電極、第二端子電極、及び第三端子電極と、前記素体内に配置され、前記第一端子電極、前記第二端子電極、及び前記第三端子電極に電気的に接続された内部導体と、を備えており、前記第一端子電極と前記第二端子電極との間の前記内部導体を介した電流経路のインピーダンスと、前記第一端子電極と前記第三端子電極との間の前記内部導体を介した電流経路のインピーダンスと、が異なることを特徴とするチップ電子部品。前記内部導体が、前記第一端子電極、前記第二端子電極、及び前記第三端子電極に物理的に接続されていることを特徴とする請求項1に記載のチップ電子部品。前記内部導体は、前記第一端子電極と前記第二端子電極との間の電流経路の長さと、前記第一端子電極と前記第三端子電極との間の電流経路の長さと、が異なっていることを特徴とする請求項2に記載のチップ電子部品。前記内部導体は、前記第一端子電極と前記第二端子電極との間の電流経路の幅と、前記第一端子電極と前記第三端子電極との間の電流経路の幅と、が異なっていることを特徴とする請求項2に記載のチップ電子部品。前記内部導体として、前記第一端子電極と前記第二端子電極とに物理的に接続される第一内部導体と、前記第二端子電極と前記第三端子電極とに物理的に接続される第二内部導体と、を含んでおり、前記第一端子電極と前記第三端子電極とが、前記第一及び第二内部導体と前記第二端子電極とを介して電気的に接続されていることを特徴とする請求項1に記載のチップ電子部品。前記素体は、互いに対向する略正方形状の第一及び第二主面と、第一及び第二主面間を連結するように第一及び第二主面の長辺方向に伸び且つ互いに対向する第一及び第二側面と、第一及び第二主面間を連結するように第一及び第二主面の短辺方向に伸び且つ互いに対向する第三及び第四側面と、を有し、前記第一端子電極、前記第二端子電極、及び前記第三端子電極は、前記第一~第四側面のうちそれぞれ異なる側面に配置されていることを特徴とする請求項1に記載のチップ電子部品。前記素体は、互いに対向する略長方形状の第一及び第二主面と、第一及び第二主面間を連結するように第一及び第二主面の長辺方向に伸び且つ互いに対向する第一及び第二側面と、第一及び第二主面間を連結するように第一及び第二主面の短辺方向に伸び且つ互いに対向する第三及び第四側面と、を有し、前記第一端子電極、前記第二端子電極、及び前記第三端子電極は、前記第一~第四側面のうちそれぞれ異なる側面に配置されていることを特徴とする請求項1に記載のチップ電子部品。前記第一端子電極、前記第二端子電極、及び前記第三端子電極が、前記素体の同じ表面に配置されていることを特徴とする請求項1に記載のチップ電子部品。請求項1に記載のチップ電子部品と、コンデンサと、を備え、前記チップ電子部品とコンデンサとは、前記チップ電子部品の前記第一端子電極がコンデンサ側となるように直列に接続されていることを特徴とするチップ電子部品の実装構造。チップ電子部品が回路に挿入されたチップ電子部品の実装構造であって、前記チップ電子部品は、フェライト材料を含有する素体と、前記素体内に配置された内部導体と、を備え、前記回路は、前記内部導体に電気的に接続された第一線路、第二線路、及び第三線路と、を備えており、前記第一線路と前記第二線路との間の前記内部導体を介した電流経路のインピーダンスと、前記第一線路と前記第三線路との間の前記内部導体を介した電流経路のインピーダンスと、が異なることを特徴とするチップ電子部品の実装構造。前記チップ電子部品は、前記内部導体に物理的に接続されている第一端子電極、第二端子電極、及び第三端子電極を更に備えており、前記第一端子電極は、前記第一線路に物理的に接続され、前記第二端子電極は、前記第二線路に物理的に接続され、前記第三端子電極は、前記第三線路に物理的に接続されていることを特徴とする請求項10に記載のチップ電子部品の実装構造。前記内部導体は、前記第一端子電極と前記第二端子電極との間の電流経路の長さと、前記第一端子電極と前記第三端子電極との間の電流経路の長さと、が異なっていることを特徴とする請求項11に記載のチップ電子部品の実装構造。前記内部導体は、前記第一端子電極と前記第二端子電極との間の電流経路の幅と、前記第一端子電極と前記第三端子電極との間の電流経路の幅と、が異なっていることを特徴とする請求項11に記載のチップ電子部品の実装構造。前記内部導体として、前記第一端子電極と前記第二端子電極とに物理的に接続される第一内部導体と、前記第二端子電極と前記第三端子電極とに物理的に接続される第二内部導体と、を含んでおり、前記第一端子電極と前記第三端子電極とが、前記第一及び第二内部導体と前記第二端子電極とを介して電気的に接続されていることを特徴とする請求項10に記載のチップ電子部品の実装構造。前記チップ電子部品は、前記素体の表面に配置された第一端子電極、第二端子電極、第三端子電極、及び第四端子電極を更に備え、前記内部導体は、前記第一端子電極と前記第二端子電極とに物理的に接続される第一内部導体と、前記第三端子電極と前記第四端子電極とに物理的に接続される第二内部導体と、を含んでおり、前記第一端子電極は、前記第一線路に物理的に接続され、前記第二及び第三端子電極は、前記第二線路に物理的に接続され、前記第四端子電極は、前記第三線路に物理的に接続されていることを特徴とする請求項10に記載のチップ電子部品の実装構造。直流電圧発生源に並列に接続された第一コンデンサと、前記直流電圧発生源の正極に接続された第一トランジスタと、前記第一トランジスタと前記直流電圧発生源の負極との間に接続されており、前記第一トランジスタと交互に導通される第二トランジスタと、前記第一トランジスタと前記第二トランジスタとの中点に挿入された請求項1に記載のチップ電子部品と、前記チップ電子部品に一端が接続されたインダクタと、前記インダクタの他端に一端が接続され、他端が前記直流電圧発生源の負極に接続された第二コンデンサと、を備えており、前記第一トランジスタと前記チップ電子部品の前記第一端子電極とが接続され、前記第二トランジスタと前記チップ電子部品の前記第に三端子電極とが接続され、前記インダクタの前記一端と前記チップ電子部品の前記第二端子電極とが接続され、前記第一端子電極と前記第三端子電極との間の前記内部導体を介した電流経路のインピーダンスが、前記第一端子電極と前記第二端子電極との間の前記内部導体を介した電流経路のインピーダンスより高いことを特徴とするスイッチング電源回路。直流電圧発生源に並列に接続された第一コンデンサと、前記直流電圧発生源の正極に接続された第一トランジスタと、前記第一トランジスタと前記直流電圧発生源の負極との間に接続されており、前記第一トランジスタと交互に導通される第二トランジスタと、前記第一トランジスタと前記第二トランジスタとの中点に挿入されたチップ電子部品と、前記チップ電子部品に一端が接続されたインダクタと、前記インダクタの他端に一端が接続され、他端が前記直流電圧発生源の負極に接続された第二コンデンサと、を備えており、前記チップ電子部品は、フェライト材料を含有する素体と、前記素体の表面に配置された第一端子電極、第二端子電極、第三端子電極、及び第四端子電極と、前記素体内に配置され、前記第一端子電極と前記第二端子電極とに物理的に接続される第一内部導体と、前記素体内に配置され、前記第三端子電極と前記第四端子電極とに物理的に接続される第二内部導体と、を有し、前記第一トランジスタと前記チップ電子部品の前記第一端子電極とが接続され、前記第二トランジスタと前記チップ電子部品の前記第四端子電極とが接続され、前記インダクタの前記一端と前記チップ電子部品の前記第二及び第三端子電極とが接続されていることを特徴とするスイッチング電源回路。直流電圧発生源に並列に接続された第一コンデンサと、前記第一コンデンサと直列に挿入された請求項1に記載のチップ電子部品と、前記直流電圧発生源の正極に接続された第一トランジスタと、前記第一トランジスタと前記直流電圧発生源の負極との間に接続されており、前記第一トランジスタと交互に導通される第二トランジスタと、前記第一トランジスタと前記第二トランジスタとの中点に一端が接続されたインダクタと、前記インダクタの他端に一端が接続され、他端が前記直流電圧発生源の負極に接続された第二コンデンサと、を備えており、前記第一コンデンサと前記チップ電子部品の前記第一端子電極とが接続され、前記チップ電子部品の前記第二及び第三端子電極のうち少なくとも一方の端子電極が前記直流電圧発生源の負極に接続されていることを特徴とするスイッチング電源回路。フェライトチップビーズインダクタは、上述した構成のため、そのインピーダンスは自ずと一つの値に決まってしまう。したがって、異なるインピーダンスが必要とされるといった、インピーダンスを制御する必要がある箇所にフェライトチップビーズインダクタを挿入する場合、それぞれインピーダンスが異なる複数のフェライトチップビーズインダクタを用意し、複数のフェライトチップビーズインダクタを挿入する必要がある。このため、必要とされるフェライトチップビーズインダクタの数が増加してしまう。本発明は、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことが可能なチップ電子部品、チップ電子部品の実装構造、及びスイッチング電源回路を提供することを目的とする。本発明に係るチップ電子部品は、フェライト材料を含有する素体と、素体の表面に配置された第一端子電極、第二端子電極、及び第三端子電極と、素体内に配置され、第一端子電極、第二端子電極、及び第三端子電極に電気的に接続された内部導体と、を備えており、第一端子電極と第二端子電極との間の内部導体を介した電流経路のインピーダンスと、第一端子電極と第三端子電極との間の内部導体を介した電流経路のインピーダンスと、が異なることを特徴とする。本発明に係るチップ電子部品では、素体がフェライト材料を含有するため、当該チップ電子部品がフェライトチップビーズインダクタとして機能することとなる。内部導体が、第一端子電極、第二端子電極、及び第三端子電極に電気的に接続されており、第一端子電極と第二端子電極との間の内部導体を介した電流経路のインピーダンスと、第一端子電極と第三端子電極との間の内部導体を介した電流経路のインピーダンスと、が異なっている。このため、たとえば、第一端子電極が入力端子電極として機能し、第二及び第三端子電極が出力端子電極として機能する場合、入力端子電極と一方の出力端子電極との間の電流経路と入力端子電極と他方の出力端子電極との間の電流経路とでインピーダンスが異なることとなる。このように、本発明に係るチップ電子部品は、インピーダンスが異なる少なくとも二つの電流経路を有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。内部導体が、第一端子電極、第二端子電極、及び第三端子電極に物理的に接続されていてもよい。この場合、チップ電子部品のインピーダンスを小さくできる。内部導体は、第一端子電極と第二端子電極との間の電流経路の長さと、第一端子電極と第三端子電極との間の電流経路の長さと、が異なっていてもよい。また、内部導体は、第一端子電極と第二端子電極との間の電流経路の幅と、第一端子電極と第三端子電極との間の電流経路の幅と、が異なっていてもよい。いずれの場合でも、インピーダンスの制御をより一層容易で且つ広範囲に行うことができる。内部導体として、第一端子電極と第二端子電極とに物理的に接続される第一内部導体と、第二端子電極と第三端子電極とに物理的に接続される第二内部導体と、を含んでおり、第一端子電極と第三端子電極とが、第一及び第二内部導体と第二端子電極とを介して電気的に接続されていてもよい。この場合、第一端子電極と第三端子電極との間の電流経路が比較的長くなる。このため、インピーダンスの制御をより一層広範囲に行うことができる。素体は、互いに対向する略正方形状の第一及び第二主面と、第一及び第二主面間を連結するように第一及び第二主面の長辺方向に伸び且つ互いに対向する第一及び第二側面と、第一及び第二主面間を連結するように第一及び第二主面の短辺方向に伸び且つ互いに対向する第三及び第四側面と、を有し、第一端子電極、第二端子電極、及び第三端子電極は、第一~第四側面のうちそれぞれ異なる側面に配置されていてもよい。この場合、チップ電子部品を実装する際の方向性がなくなり、実装の作業性を向上させることができる。素体は、互いに対向する略長方形状の第一及び第二主面と、第一及び第二主面間を連結するように第一及び第二主面の長辺方向に伸び且つ互いに対向する第一及び第二側面と、第一及び第二主面間を連結するように第一及び第二主面の短辺方向に伸び且つ互いに対向する第三及び第四側面と、を有し、第一端子電極、第二端子電極、及び第三端子電極は、第一~第四側面のうちそれぞれ異なる側面に配置されていてもよい。この場合、素体の長手方向に延びることとなる電流経路のインピーダンスが高くなる。すなわち、素体の形状に起因して、電流経路のインピーダンスを異ならせることができる。第一端子電極、第二端子電極、及び第三端子電極が、素体の同じ表面に配置されていてもよい。この場合、実装の作業性を向上させることができる。本発明に係るチップ電子部品の実装構造は、上記チップ電子部品と、コンデンサと、を備え、チップ電子部品とコンデンサとは、チップ電子部品の第一端子電極がコンデンサ側となるように直列に接続されていることを特徴とする。本発明に係るチップ電子部品の実装構造では、上記チップ電子部品を備えている。上記チップ電子部品は、上述したように、インピーダンスが異なる少なくとも二つの電流経路を有するため、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。また、フェライトチップビーズインダクタとして機能するチップ電子部品と、コンデンサとが直列に接続されるので、フェライトチップビーズインダクタチップ電子部品の抵抗成分がコンデンサの等価直列抵抗ESR:EquivalentSeriesResistanceとして作用する。フェライトチップビーズインダクタの抵抗成分は、直流抵抗成分と高周波帯域で増加する損失との和で構成される。よって、この実装構造によれば、高周波帯域でのインピーダンスを増加させることが可能になり、高周波ノイズを好適に除去することが可能となる。一方、フェライトチップビーズインダクタは、低周波帯域では抵抗成分よりもむしろインダクタ成分が機能するため、上記実装構造によれば低周波帯域ではインピーダンスを小さく保つことが可能となる。そして、低周波ノイズに対しては、コンデンサを実装しているため、当該コンデンサでその低周波ノイズは吸収され好適に除去することができる。本発明は、チップ電子部品が回路に挿入されたチップ電子部品の実装構造であって、チップ電子部品は、フェライト材料を含有する素体と、素体内に配置された内部導体と、を備え、回路は、内部導体に電気的に接続された第一線路、第二線路、及び第三線路と、を備えており、第一線路と第二線路との間の内部導体を介した電流経路のインピーダンスと、第一線路と第三線路との間の内部導体を介した電流経路のインピーダンスと、が異なることを特徴とする。本発明に係るチップ電子部品の実装構造では、チップ電子部品が、フェライト材料を含有する素体を有するため、当該チップ電子部品がフェライトチップビーズインダクタとして機能することとなる。そして、内部導体が、第一線路、第二線路、及び第三線路に電気的に接続されており、第一線路と第二線路との間の内部導体を介した電流経路のインピーダンスと、第一線路と第三線路との間の内部導体を介した電流経路のインピーダンスと、が異なっている。このため、たとえば、第一線路を通して内部導体に電流が入力され、内部導体から第二又は第三線路に電流が出力される場合、第一線路と第二線路との間の電流経路と第一線路と第三線路との間の電流経路とでインピーダンスが異なることとなる。このように、本発明に係る実装構造は、インピーダンスが異なる少なくとも二つの電流経路を有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。チップ電子部品は、内部導体に物理的に接続されている第一端子電極、第二端子電極、及び第三端子電極を更に備えており、第一端子電極は、第一線路に物理的に接続され、第二端子電極は、第二線路に物理的に接続され、第三端子電極は、第三線路に物理的に接続されていてもよい。この場合、チップ電子部品のインピーダンスを小さくできる。内部導体は、第一端子電極と第二端子電極との間の電流経路の長さと、第一端子電極と第三端子電極との間の電流経路の長さと、が異なっていてもよい。また、内部導体は、第一端子電極と第二端子電極との間の電流経路の幅と、第一端子電極と第三端子電極との間の電流経路の幅と、が異なっていてもよい。いずれの場合でも、インピーダンスの制御をより一層容易で且つ広範囲に行うことができる。内部導体として、第一端子電極と第二端子電極とに物理的に接続される第一内部導体と、第二端子電極と第三端子電極とに物理的に接続される第二内部導体と、を含んでおり、第一端子電極と第三端子電極とが、第一及び第二内部導体と第二端子電極とを介して電気的に接続されていてもよい。この場合、第一端子電極と第三端子電極との間の電流経路が比較的長くなる。このため、インピーダンスの制御をより一層広範囲に行うことができる。チップ電子部品は、素体の表面に配置された第一端子電極、第二端子電極、第三端子電極、及び第四端子電極を更に備え、内部導体は、第一端子電極と第二端子電極とに物理的に接続される第一内部導体と、第三端子電極と第四端子電極とに物理的に接続される第二内部導体と、を含んでおり、第一端子電極は、第一線路に物理的に接続され、第二及び第三端子電極は、第二線路に物理的に接続され、第四端子電極は、第三線路に物理的に接続されていてもよい。この場合、第一端子電極と第四端子電極とが、第一内部導体、第二端子電極、第二線路、第三端子電極、及び第二内部導体を介して電気的に接続されることとなり、第一端子電極と第四端子電極との間の電流経路が比較的長くなる。このため、インピーダンスの制御をより一層広範囲に行うことができる。本発明に係るスイッチング電源回路は、直流電圧発生源に並列に接続された第一コンデンサと、直流電圧発生源の正極に接続された第一トランジスタと、第一トランジスタと直流電圧発生源の負極との間に接続されており、第一トランジスタと交互に導通される第二トランジスタと、第一トランジスタと第二トランジスタとの中点に挿入された上記チップ電子部品と、チップ電子部品に一端が接続されたインダクタと、インダクタの他端に一端が接続され、他端が直流電圧発生源の負極に接続された第二コンデンサと、を備えており、第一トランジスタとチップ電子部品の第一端子電極とが接続され、第二トランジスタとチップ電子部品の第三端子電極とが接続され、インダクタの一端とチップ電子部品の第二端子電極とが接続され、第一端子電極と第三端子電極との間の内部導体を介した電流経路のインピーダンスが、第一端子電極と第二端子電極との間の内部導体を介した電流経路のインピーダンスより高いことを特徴とする。本発明に係るスイッチング電源回路では、上記チップ電子部品が備えられている。上記チップ電子部品は、上述したように、インピーダンスが異なる少なくとも二つの電流経路を有する。このため、本発明に係るスイッチング電源回路では、部品数を増やすことなく、インピーダンスの制御が容易で且つ広範囲に行われることとなる。スイッチング電源回路では、直流電圧発生源に並列に第一コンデンサが接続されているため、第一コンデンサ、第一トランジスタ、及び第二トランジスタによるループで共振が生じる懼れがある。この共振現象は、各トランジスタからの出力にオーバーシュートやアンダーシュートを生じさせる。出力に生じたオーバーシュートやアンダーシュートは、電磁波ノイズの原因となる。本発明に係るスイッチング電源回路では、第一トランジスタと第二トランジスタとの中点に上記チップ電子部品が挿入されており、第一端子電極と第三端子電極との間の内部導体を介した電流経路のインピーダンスが、第一端子電極と第二端子電極との間の内部導体を介した電流経路のインピーダンスより高くされている。このため、第一コンデンサ、第一トランジスタ、及び第二トランジスタによるループに、第一端子電極、内部導体、及び第三端子電極による電流経路が挿入されることとなり、当該ループのインピーダンスが高く、上記ループでの共振の発生が抑制される。この結果、本発明に係るスイッチング電源回路によれば、電磁波ノイズの発生を抑制することができる。第一トランジスタと第二トランジスタとの中点に上記チップ電子部品が挿入されているので、負荷への電力供給ラインに、第一端子電極、内部導体、及び第二端子電極による電流経路が挿入されることとなる。第一端子電極、内部導体、及び第二端子電極による電流経路は、第一端子電極、内部導体、及び第三端子電極による電流経路よりもインピーダンスが低い。このため、第一端子電極、内部導体、及び第二端子電極による電流経路にて電力が消費されるのを抑制することができる。本発明に係るスイッチング電源回路は、直流電圧発生源に並列に接続された第一コンデンサと、直流電圧発生源の正極に接続された第一トランジスタと、第一トランジスタと直流電圧発生源の負極との間に接続されており、第一トランジスタと交互に導通される第二トランジスタと、第一トランジスタと第二トランジスタとの中点に挿入されたチップ電子部品と、チップ電子部品に一端が接続されたインダクタと、インダクタの他端に一端が接続され、他端が直流電圧発生源の負極に接続された第二コンデンサと、を備えており、チップ電子部品は、フェライト材料を含有する素体と、素体の表面に配置された第一端子電極、第二端子電極、第三端子電極、及び第四端子電極と、素体内に配置され、第一端子電極と第二端子電極とに物理的に接続される第一内部導体と、素体内に配置され、第三端子電極と第四端子電極とに物理的に接続される第二内部導体と、を有し、第一トランジスタとチップ電子部品の第一端子電極とが接続され、第二トランジスタとチップ電子部品の第四端子電極とが接続され、インダクタの一端とチップ電子部品の第二及び第三端子電極とが接続されていることを特徴とする。本発明に係るスイッチング電源回路では、チップ電子部品において、第一端子電極と第四端子電極とが、第一内部導体、第二端子電極、インダクタとの接続点、第三端子電極、及び第二内部導体を介して電気的に接続されることとなり、第一端子電極と第四端子電極との間の電流経路が比較的長くなる。このため、インピーダンスの制御をより一層広範囲に行うことができる。本発明に係るスイッチング電源回路では、第一コンデンサ、第一トランジスタ、及び第二トランジスタによるループに、第一端子電極と第四端子電極との間の電流経路が挿入されることとなり、当該ループのインピーダンスが高く、上記ループでの共振の発生が抑制される。このため、電磁波ノイズの発生を抑制することができる。ところで、負荷への電力供給ラインに、第一端子電極、第一内部導体、及び第二端子電極による電流経路が挿入されることとなる。第一端子電極、第一内部導体、及び第二端子電極による電流経路は、第一端子電極と第四端子電極との間の電流経路よりもインピーダンスが低い。このため、第一端子電極、第一内部導体、及び第二端子電極による電流経路にて電力が消費されるのを抑制できる。本発明に係るスイッチング電源回路は、直流電圧発生源に並列に接続された第一コンデンサと、第一コンデンサと直列に挿入された請求項1に記載のチップ電子部品と、直流電圧発生源の正極に接続された第一トランジスタと、第一トランジスタと直流電圧発生源の負極との間に接続されており、第一トランジスタと交互に導通される第二トランジスタと、第一トランジスタと第二トランジスタとの中点に一端が接続されたインダクタと、インダクタの他端に一端が接続され、他端が直流電圧発生源の負極に接続された第二コンデンサと、を備えており、第一コンデンサとチップ電子部品の第一端子電極とが接続され、チップ電子部品の第二及び第三端子電極のうち少なくとも一方の端子電極が直流電圧発生源の負極に接続されていることを特徴とする。本発明に係るスイッチング電源回路では、上記チップ電子部品を備えている。上記チップ電子部品は、上述したように、インピーダンスが異なる少なくとも二つの電流経路を有するため、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。本発明に係るスイッチング電源回路では、第一コンデンサ、第一トランジスタ、及び第二トランジスタによるループに、上記チップ電子部品が挿入されることとなり、当該ループのインピーダンスが高く、上記ループでの共振の発生が抑制される。このため、電磁波ノイズの発生を抑制することができる。また、チップ電子部品における直流電圧発生源の負極に接続される端子電極の数を変更することにより、上記ループに挿入されることとなるインピーダンスの値を調節することができる。部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことが可能なチップ電子部品、チップ電子部品の実装構造、及びスイッチング電源回路を提供することができる。以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。第1実施形態まず、図1~図4を参照して、第1実施形態に係るチップ電子部品EC1の構成を説明する。図1は、第1実施形態に係るチップ電子部品を示す斜視図である。図2は、素体及び内部導体の構成を示す分解斜視図である。図3及び図4は、電流経路を説明するための図である。チップ電子部品EC1は、図1に示されるように、素体3、第一端子電極11、第二端子電極13、第三端子電極15、及び第四端子電極17を備えている。素体3は略直方体状を呈しており、第一主面3a、第二主面3b、第一側面3c、第二側面3d、第三側面3e、及び第四側面3fを有している。第一及び第二主面3a,3bは、互いに対向しており、略長方形状を呈している。第一及び第二側面3c,3dは、第一及び第二主面3a,3b間を連結するように第一及び第二主面3a,3bの短辺方向に伸びており、互いに対向している。第三及び第四側面3e,3fは、第一及び第二主面3a,3b間を連結するように第一及び第二主面3a,3bの長辺方向に伸びており、互いに対向している。素体3は、図2に示されるように、複数の絶縁体層5を有している。素体3は、複数の絶縁体層5が第一主面3aと第二主面3bが対向する方向に積層されることにより構成されている。各絶縁体層5は、フェライトたとえば、Ni-Cu-Zn系フェライト、Ni-Cu-Zn-Mg系フェライト、Cu-Zn系フェライト、又は、Ni-Cu系フェライトなど材料を含むグリーンシートの焼結体から構成される。実際のチップ電子部品EC1では、各絶縁体層5は、互いの間の境界が視認できない程度に一体化されている。第一端子電極11は、第一側面3cに配置されている。第二端子電極13は、第三側面3eにおける第一及び第二主面3a,3bの長辺方向での中央部に配置されている。第三端子電極15は、第二側面3dに配置されている。第四端子電極17は、第四側面3fにおける第一及び第二主面3a,3bの長辺方向での中央部に配置されている。第一端子電極11と第三端子電極15とは、第一及び第二主面3a,3bの長辺方向素体3の長手方向で互いに対向している。第二端子電極13と第四端子電極17とは、第一及び第二主面3a,3bの短辺方向素体3の短手方向で互いに対向している。第一~第四端子電極11~17は、たとえば導電性金属粉末及びガラスフリットを含む導電性ペーストを素体3の外表面に付与し、焼き付けることによって形成される。必要に応じて、形成された第一~第四端子電極11~17の上にめっき層が形成されることもある。チップ電子部品EC1は、図2に示されるように、内部導体7を備えている。内部導体7は、第一及び第二主面3a,3bの長辺方向に伸びる導体部分7aと、第一及び第二主面3a,3bの短辺方向に伸びる導体部分7bと、を有している。内部導体7は、積層型の電気素子の内部電極として通常用いられる導電性材料たとえば、Agなどからなる。内部導体7は、上記導電性材料を含む導電性ペーストの焼結体として構成される。導体部分7aは、その端が第一及び第二側面3c,3dにそれぞれ露出している。導体部分7aは、第一及び第三端子電極11,15に物理的且つ電気的に接続されている。導体部分7aの端は、第一及び第三端子電極11,15との接続を確実に行うため、幅広とされている。導体部分7bは、その端が第三及び第四側面3e,3fにそれぞれ露出している。導体部分7bは、第二及び第四端子電極13,17に物理的且つ電気的に接続されている。これにより、内部導体7は、第一~第四端子電極11~17と物理的且つ電気的に接続されることとなる。導体部分7aの長さは、導体部分7bの長さより長く設定されている。導体部分7aの幅は、導体部分7bの幅より狭く設定されている。続いて、図3及び図4を参照して、チップ電子部品EC1における電流経路を説明する。図3に示されたチップ電子部品EC1では、たとえば、第一端子電極11が入力端子電極として機能し、第二~第四端子電極13~17が出力端子電極として機能する。このとき、チップ電子部品EC1には、3つの電流経路CP1a~CP1cが形成される。電流経路CP1aは、第一端子電極11と第三端子電極15との間の内部導体7導体部分7aを介した電流経路である。電流経路CP1bは、第一端子電極11と第二端子電極13との間の内部導体7導体部分7a,7bを介した電流経路である。電流経路CP1cは、第一端子電極11と第四端子電極17との間の内部導体7導体部分7a,7bを介した電流経路である。電流経路CP1aは、導体部分7aが導体部分7bよりも長く且つ幅狭であることから、電流経路CP1b,CP1cよりもインピーダンスが高い。図4に示されたチップ電子部品EC1では、たとえば、第二端子電極13が入力端子電極として機能し、第一端子電極11、第三端子電極15、及び第四端子電極17が出力端子電極として機能する。このとき、チップ電子部品EC1には、3つの電流経路CP2a~CP2cが形成される。電流経路CP2aは、第二端子電極13と第四端子電極17との間の内部導体7導体部分7bを介した電流経路である。電流経路CP2bは、第二端子電極13と第一端子電極11との間の内部導体7導体部分7a,7bを介した電流経路である。電流経路CP2cは、第二端子電極13と第三端子電極15との間の内部導体7導体部分7a,7bを介した電流経路である。電流経路CP2aは、導体部分7bが導体部分7aよりも短く且つ幅広であることから、電流経路CP2b,CP2cよりもインピーダンスが低い。以上のように、本実施形態では、素体3がフェライト材料を含有するため、チップ電子部品EC1がフェライトチップビーズインダクタとして機能することとなる。内部導体7が、第一~第四端子電極11~17に電気的に接続されており、電流経路CP1aは、電流経路CP1b,CP1cよりもインピーダンスが高い。また、電流経路CP2aは、電流経路CP2b,CP2cよりもインピーダンスが低い。更には、電流経路CP1aは、電流経路CP2aよりもインピーダンスが高い。このように、チップ電子部品EC1は、インピーダンスが異なる複数の電流経路たとえば、電流経路CP1a~CP1c,CP2a~CP2cを有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。本実施形態では、内部導体7が、第一~第四端子電極11~17に物理的に接続されている。これにより、チップ電子部品EC1のインピーダンスを小さくできる。本実施形態では、導体部分7aの長さと導体部分7bの長さとが異なることから、内部導体7は、第一端子電極11と第二端子電極13との間の電流経路の長さと、第一端子電極11と第三端子電極15との間の電流経路の長さと、が異なっている。また、内部導体7は、第一端子電極11と第二端子電極13との間の電流経路の長さと、第二端子電極13と第四端子電極17との間の電流経路の長さと、も異なっている。これらにより、インピーダンスの制御をより一層容易で且つ広範囲に行うことができる。本実施形態では、導体部分7aの幅と導体部分7bの幅とが異なることから、内部導体7は、第一端子電極11と第二端子電極13との間の電流経路の幅と、第一端子電極11と第三端子電極15との間の電流経路の幅と、が異なっている。また、内部導体7は、第一端子電極11と第二端子電極13との間の電流経路の幅と、第二端子電極13と第四端子電極17との間の電流経路の幅と、も異なっている。これらにより、インピーダンスの制御をより一層容易で且つ広範囲に行うことができる。本実施形態では、素体3は、第一及び第二主面3a,3bと、第一及び第二側面3c,3dと、第三及び第四側面3e,3fと、を有し、第一~第四端子電極11~17はそれぞれ異なる側面に配置されている。これにより、素体3の長手方向に延びることとなる電流経路CP1aのインピーダンスが高くなる。すなわち、素体3の形状に起因して、電流経路CP1a~CP1c,CP2a~CP2cのインピーダンスを異ならせることができる。第2実施形態次に、図5~図8を参照して、第2実施形態に係るチップ電子部品EC2の構成を説明する。図5は、第2実施形態に係るチップ電子部品を示す斜視図である。図6は、素体及び内部導体の構成を示す分解斜視図である。図7及び図8は、電流経路を説明するための図である。図5に示されるように、チップ電子部品EC2は、チップ電子部品EC1と同じく、素体3、第一端子電極11、第二端子電極13、第三端子電極15、及び第四端子電極17を備えている。チップ電子部品EC2は、図6に示されるように、内部導体として第一内部導体21と第二内部導体23とを備えている。第一内部導体21と第二内部導体23とは、同じ層面内に位置している。第一内部導体21は、第一及び第二主面3a,3bの長辺方向に伸びる導体部分21aと、第一及び第二主面3a,3bの短辺方向に伸びる導体部分21bと、を有している。第二内部導体23は、第一及び第二主面3a,3bの長辺方向に伸びる導体部分23aと、第一及び第二主面3a,3bの短辺方向に伸びる導体部分23bと、を有している。第一及び第二内部導体21,23は、内部導体7と同じく、積層型の電気素子の内部電極として通常用いられる導電性材料たとえば、Agなどからなる。第一及び第二内部導体21,23も、上記導電性材料を含む導電性ペーストの焼結体として構成される。導体部分21aは、その端が第一側面3cに露出している。導体部分21aは、第一端子電極11に物理的且つ電気的に接続されている。導体部分21aの端は、第一端子電極11との接続を確実に行うため、幅広とされている。導体部分21bは、その端が第三及び第四側面3e,3fにそれぞれ露出している。導体部分21bは、第二及び第四端子電極13,17に物理的且つ電気的に接続されている。これにより、第一内部導体21は、第一端子電極11、第二端子電極13、及び第四端子電極17と物理的且つ電気的に接続されることとなる。導体部分23aは、その端が第二側面3dに露出している。導体部分23aは、第三端子電極15に物理的且つ電気的に接続されている。導体部分23aの端は、第三端子電極15との接続を確実に行うため、幅広とされている。導体部分23bは、その端が第三及び第四側面3e,3fにそれぞれ露出している。導体部分23bは、第二及び第四端子電極13,17に物理的且つ電気的に接続されている。これにより、第二内部導体23は、第二~第四端子電極13~17と物理的且つ電気的に接続されることとなる。続いて、図7及び図8を参照して、チップ電子部品EC2における電流経路を説明する。図7に示されたチップ電子部品EC2では、たとえば、第一端子電極11が入力端子電極として機能し、第二~第四端子電極13~17が出力端子電極として機能する。このとき、チップ電子部品EC2には、3つの電流経路CP3a~CP3cが形成される。電流経路CP3aは、第一端子電極11と第三端子電極15との間の、第一及び第二内部導体21,23と第二端子電極13とを介した電流経路である。電流経路CP1bは、第一端子電極11と第二端子電極13との間の第一内部導体21を介した電流経路である。電流経路CP1cは、第一端子電極11と第四端子電極17との間の第一内部導体21を介した電流経路である。電流経路CP3aは、第二内部導体23と第二端子電極13とを介している分、電流経路CP3b,CP3cよりも長く、インピーダンスが高い。図8に示されたチップ電子部品EC2では、たとえば、第二端子電極13が入力端子電極として機能し、第一端子電極11、第三端子電極15、及び第四端子電極17が出力端子電極として機能する。このとき、チップ電子部品EC2には、3つの電流経路CP4a~CP4cが形成される。電流経路CP4aは、第二端子電極13と第四端子電極17との間の第一及び第二内部導体21,23導体部分21b,23bを介した電流経路である。電流経路CP4bは、第二端子電極13と第一端子電極11との間の第一内部導体21を介した電流経路である。電流経路CP4cは、第二端子電極13と第三端子電極15との間の第二内部導体23を介した電流経路である。電流経路CP4aは、電流経路CP4b,CP4cよりも経路長さが短く、インピーダンスが低い。以上のように、本実施形態でも、チップ電子部品EC2がフェライトチップビーズインダクタとして機能することとなる。電流経路CP3aは、電流経路CP3b,CP3cよりもインピーダンスが高い。また、電流経路CP4aは、電流経路CP4b,CP4cよりもインピーダンスが低い。更には、電流経路CP3aは、電流経路CP4aよりもインピーダンスが高い。このように、チップ電子部品EC2は、インピーダンスが異なる複数の電流経路たとえば、電流経路CP3a~CP3c,CP4a~CP4cを有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。本実施形態では、内部導体として、第一内部導体21と第二内部導体23とを備えており、第一端子電極11と第三端子電極15とが、第一及び第二内部導体21,23と第二端子電極13第四端子電極17とを介して電気的に接続されている。これにより、第一端子電極11と第三端子電極15との間の電流経路CP3aが比較的長くなる。したがって、チップ電子部品EC2によれば、インピーダンスの制御をより一層広範囲に行うことができる。本実施形態の変形例として、図9に示されるように、第一内部導体21と第二内部導体23とは、異なる層に位置していてもよい。図9は、変形例を説明するための分解斜視図である。第3実施形態次に、図10~図12を参照して、第3実施形態に係るチップ電子部品EC3の構成を説明する。図10は、第3実施形態に係るチップ電子部品を示す斜視図である。図11は、素体及び内部導体の構成を示す分解斜視図である。図12は、電流経路を説明するための図である。図10に示されるように、チップ電子部品EC3は、素体3、第一端子電極11、第二端子電極13、第三端子電極15、及び第四端子電極17を備えている。本実施形態では、第一及び第二主面3a,3bは、略正方形状を呈している。チップ電子部品EC3は、図11に示されるように、内部導体31を備えている。内部導体31は、略正方形状の導体部分31aと、導体部分31aから各側面3c~3fに向けて伸びる4つの導体部分31bと、を有している。内部導体31は、内部導体7などと同じく、積層型の電気素子の内部電極として通常用いられる導電性材料たとえば、Agなどからなる。内部導体31も、上記導電性材料を含む導電性ペーストの焼結体として構成される。導体部分31bの端部は、各側面3c~3fに露出している。導体部分31bは、第一~第四端子電極11~17に物理的且つ電気的に接続されている。これにより、内部導体31は、第一~第四端子電極11~17と物理的且つ電気的に接続されることとなる。続いて、図12を参照して、チップ電子部品EC3における電流経路を説明する。図12に示されたチップ電子部品EC3では、たとえば、第一端子電極11が入力端子電極として機能し、第二~第四端子電極13~17が出力端子電極として機能する。このとき、チップ電子部品EC3には、3つの電流経路CP5a~CP5cが形成される。電流経路CP5aは、第一端子電極11と第三端子電極15との間の内部導体31を介した電流経路である。電流経路CP5bは、第一端子電極11と第二端子電極13との間の内部導体31を介した電流経路である。電流経路CP5cは、第一端子電極11と第四端子電極17との間の内部導体31を介した電流経路である。電流経路CP5aは、電流経路CP5b,CP5cよりも長く、インピーダンスが高い。以上のように、本実施形態でも、チップ電子部品EC3がフェライトチップビーズインダクタとして機能することとなる。電流経路CP5aは、電流経路CP5b,CP5cよりもインピーダンスが高い。このように、チップ電子部品EC3は、インピーダンスが異なる複数の電流経路たとえば、電流経路CP5a~CP5cを有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。本実施形態では、素体3の第一及び第二主面3a,3bが略正方形状を呈している。このため、第一主面3a又は第二主面3bを実装面としてチップ電子部品EC3を実装する場合、当該チップ電子部品EC3を実装する際の方向性がなくなり、実装の作業性を向上させることができる。第4実施形態次に、図13~図15を参照して、第4実施形態に係るチップ電子部品EC4の構成を説明する。図13は、第4実施形態に係るチップ電子部品を示す斜視図である。図14は、素体及び内部導体の構成を示す分解斜視図である。図15は、電流経路を説明するための図である。図13に示されるように、チップ電子部品EC4は、素体3、第一端子電極11、第二端子電極13、第三端子電極15、及び第四端子電極17を備えている。本実施形態では、第一及び第二主面3a,3bは、略正方形状を呈している。チップ電子部品EC4は、図14に示されるように、内部導体33を備えている。内部導体33は、内部導体7などと同じく、積層型の電気素子の内部電極として通常用いられる導電性材料たとえば、Agなどからなる。内部導体33も、上記導電性材料を含む導電性ペーストの焼結体として構成される。内部導体33は、円環形状の導体部分33aと、導体部分33aから各側面3c~3fに向けて伸びる4つの導体部分33bと、を有している。導体部分33bの端部は、各側面3c~3fに露出している。導体部分33bは、第一~第四端子電極11~17に物理的且つ電気的に接続されている。これにより、内部導体31は、第一~第四端子電極11~17と物理的且つ電気的に接続されることとなる。続いて、図15を参照して、チップ電子部品EC4における電流経路を説明する。図15に示されたチップ電子部品EC4では、たとえば、第一端子電極11が入力端子電極として機能し、第二~第四端子電極13~17が出力端子電極として機能する。このとき、チップ電子部品EC4には、3つの電流経路CP6a~CP6cが形成される。電流経路CP6aは、第一端子電極11と第三端子電極15との間の内部導体33を介した電流経路である。電流経路CP6bは、第一端子電極11と第二端子電極13との間の内部導体33を介した電流経路である。電流経路CP6cは、第一端子電極11と第四端子電極17との間の内部導体33を介した電流経路である。電流経路CP6aは、電流経路CP6b,CP6cよりも長く、インピーダンスが高い。以上のように、本実施形態でも、チップ電子部品EC4がフェライトチップビーズインダクタとして機能することとなる。電流経路CP6aは、電流経路CP6b,CP6cよりもインピーダンスが高い。このように、チップ電子部品EC4は、インピーダンスが異なる複数の電流経路たとえば、電流経路CP6a~CP6cを有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。本実施形態では、第3実施形態と同じく、第一主面3a又は第二主面3bを実装面としてチップ電子部品EC4を実装する場合、当該チップ電子部品EC4を実装する際の方向性がなくなり、実装の作業性を向上させることができる。第5実施形態まず、図16~図18を参照して、第5実施形態に係るチップ電子部品EC5の構成を説明する。図16は、第5実施形態に係るチップ電子部品を示す斜視図である。図17は、素体及び内部導体の構成を示す分解斜視図である。図18は、電流経路を説明するための図である。チップ電子部品EC5は、図16に示されるように、素体3、第一端子電極11、第二端子電極13、及び第三端子電極15を備えている。第一端子電極11、第二端子電極13、及び第三端子電極15は、第一~第四側面3c~3fのうち一つの側面たとえば、第四側面3fに配置されている。チップ電子部品EC5は、図17に示されるように、内部導体として第一内部導体41と第二内部導体43とを備えている。第一内部導体41と第二内部導体43とは、異なる層に位置している。第一及び第二内部導体41,43は、内部導体7などと同じく、積層型の電気素子の内部電極として通常用いられる導電性材料たとえば、Agなどからなる。第一及び第二内部導体41,43も、上記導電性材料を含む導電性ペーストの焼結体として構成される。第一及び第二内部導体41,43は、その端が第四側面3fに露出している。第一内部導体41は、第一端子電極11と第二端子電極13とに物理的且つ電気的に接続されている。第二内部導体43は、第二端子電極13と第三端子電極15とに物理的且つ電気的に接続されている。続いて、図18を参照して、チップ電子部品EC5における電流経路を説明する。図18では、説明のため、内部導体41,43や端子電極11~15を図面上で併置している。図18に示されたチップ電子部品EC5では、たとえば、第一端子電極11が入力端子電極として機能し、第二及び第三端子電極13,15が出力端子電極として機能する。このとき、チップ電子部品EC5には、2つの電流経路CP7a,CP7bが形成される。電流経路CP7aは、第一端子電極11と第三端子電極15との間の、第一及び第二内部導体41,43と第二端子電極13とを介した電流経路である。電流経路CP7bは、第一端子電極11と第二端子電極13との間の第一内部導体41を介した電流経路である。電流経路CP7aは、第二内部導体43と第二端子電極13とを介している分、電流経路CP3bよりも長く、インピーダンスが高い。以上のように、本実施形態でも、チップ電子部品EC5がフェライトチップビーズインダクタとして機能することとなる。電流経路CP7aは、電流経路CP7bよりもインピーダンスが高い。このように、チップ電子部品EC5は、インピーダンスが異なる複数の電流経路たとえば、電流経路CP7a,CP7bを有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。本実施形態では、内部導体として、第一内部導体41と第二内部導体43とを備えており、第一端子電極11と第三端子電極15とが、第一及び第二内部導体41,43と第二端子電極13とを介して電気的に接続されている。これにより、第一端子電極11と第三端子電極15との間の電流経路CP7aが比較的長くなる。したがって、チップ電子部品EC5によれば、インピーダンスの制御をより一層広範囲に行うことができる。本実施形態では、第一端子電極11、第二端子電極13、及び第三端子電極15が、素体3の同じ表面第四側面3fに配置されている。これにより、チップ電子部品EC5によれば、実装の作業性を向上させることができる。チップ電子部品EC5では、第一及び第二主面3a,3bだけでなく、第一端子電極11、第二端子電極13、及び第三端子電極15が配置された側面本実施形態では、第四側面3fも実装面として使用できる。続いて、図19~図22を参照して、チップ電子部品EC5の変形例を説明する。図19は、第5実施形態に係るチップ電子部品の変形例を示す斜視図である。図20は、素体及び内部導体の構成を示す分解斜視図である。図21は、第5実施形態に係るチップ電子部品の変形例を示す斜視図である。図22は、素体及び内部導体の構成を示す分解斜視図である。図19に示された変形例は、第一端子電極11、第二端子電極13、及び第三端子電極15が、第一~第四側面3c~3fのうち互いに対向する二つの側面たとえば、第一側面3c及び第二側面3dに配置されている。第二側面3dに配置された第一~第三端子電極11,13,15に対しても、図20に示されるように、第一及び第二内部導体41,43が接続されている。図21に示された変形例は、第一端子電極11、第二端子電極13、及び第三端子電極15が、第一~第四側面3c~3fにそれぞれ配置されている。各側面3c~3fに配置された第一~第三端子電極11,13,15に対しても、図22に示されているように、第一及び第二内部導体41,43が接続されている。いずれの変形例においても、チップ電子部品EC5がフェライトチップビーズインダクタとして機能し、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。第6実施形態次に、図23を参照して、第6実施形態に係るチップ電子部品EC1の実装構造を説明する。図23は、第6実施形態に係るチップ電子部品の実装構造を説明するための図である。本実施形態では、チップ電子部品EC1が回路C1に挿入されている。回路C1は、第一線路C1a、第二線路C1b、及び第三線路C1cを備えている。第一線路C1aは、チップ電子部品EC1の第一端子電極11に物理的に接続されている。第二線路C1bは、チップ電子部品EC1の第二端子電極13に物理的に接続されている。第三線路C1cは、チップ電子部品EC1の第三端子電極15に物理的に接続されている。これらにより、内部導体7は、第一~第三線路C1a,C1b,C1cに電気的に接続されることとなる。各線路C1a,C1b,C1cと各端子電極11,13,15との接続は、はんだ実装などにより実現される。第四端子電極17には、回路C1の線路が接続されていない。図23に示された実装構造において、たとえば、第一線路C1aを通してチップ電子部品EC1に電流が入力され、チップ電子部品EC1から第二又は第三線路C1b,C1cに電流が出力されるとする。すなわち、第一端子電極11が入力端子電極として機能し、第二及び第三端子電極13,15が出力端子電極として機能する。上述したように、電流経路CP1aは、電流経路CP1bよりもインピーダンスが高い。したがって、第一線路C1aと第三線路C1cとの間の電流経路のインピーダンスは、第一線路C1aと第二線路C1bとの間の電流経路のインピーダンスよりも高い。なお、第一線路C1aと第三線路C1cとの間の電流経路のインピーダンスは、第二線路C1bと第三線路C1cとの間の電流経路のインピーダンスよりも高い。以上のように、本実施形態では、インピーダンスが異なる少なくとも二つの電流経路を実装構造が有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。本実施形態では、チップ電子部品EC1が回路C1に挿入された例を示したが、チップ電子部品EC1の代わりに、チップ電子部品EC2,EC3,EC4,EC5が回路C1に挿入されていてもよい。第7実施形態次に、図24~図27を参照して、第7実施形態に係るチップ電子部品EC6の実装構造を説明する。図24は、第7実施形態に係るチップ電子部品の実装構造を説明するための図である。図25は、チップ電子部品を示す斜視図である。図26は、素体及び内部導体の構成を示す分解斜視図である。図27は、電流経路を説明するための図である。本実施形態では、チップ電子部品EC6が回路C2に挿入されている。回路C2は、第一線路C2a、第二線路C2b、及び第三線路C2cを備えている。チップ電子部品EC6は、図25にも示されるように、素体3、第一端子電極51、第二端子電極53、第三端子電極55、及び第四端子電極57を備えている。第一端子電極51と第二端子電極53とは、第三側面3eに配置されている。第一端子電極51と第二端子電極53とは、素体3の長手方向に沿って併置されている。第三端子電極55と第四端子電極57とは、第四側面3fに配置されている。第三端子電極55と第四端子電極57とも、素体3の長手方向に沿って併置されている。第一端子電極51と第四端子電極57とは、第三側面3eと第四側面3fとが対向する方向素体3の短手方向で互いに対向して配置されている。第二端子電極53と第三端子電極55とは、第三側面3eと第四側面3fとが対向する方向で互いに対向して配置されている。第一~第四端子電極51~57は、たとえば導電性金属粉末及びガラスフリットを含む導電性ペーストを素体1の外表面に付与し、焼き付けることによって形成される。必要に応じて、形成された第一~第四端子電極51~57の上にめっき層が形成されることもある。チップ電子部品EC6は、図26に示されるように、第一内部導体61と第二内部導体63とを備えている。第一内部導体61と第二内部導体63とは同じ層面内に位置している。第一内部導体61の両端は、第三側面3eに露出している。第一内部導体61は、第一及び第二端子電極51,53に物理的且つ電気的に接続されている。第二内部導体63の両端は、第四側面3fに露出している。第二内部導体63は、第三及び第四端子電極55,57に物理的且つ電気的に接続されている。第一及び第二内部導体61,63は、内部導体7などと同じく、積層型の電気素子の内部電極として通常用いられる導電性材料たとえば、Agなどからなる。第一及び第二内部導体61,63は、上記導電性材料を含む導電性ペーストの焼結体として構成される。図27に示された実装構造において、たとえば、第一線路C2aを通してチップ電子部品EC6に電流が入力され、チップ電子部品EC6から第二又は第三線路C2b,C2cに電流が出力されるとする。すなわち、第一端子電極51が入力端子電極として機能し、第二及び第四端子電極53,57が出力端子電極として機能する。このとき、上記実装構造では、2つの電流経路CP8a,CP8bが形成される。電流経路CP8aは、第一線路C2aと第二線路C2bとの間の、第一端子電極51、第一内部導体61、及び第二端子電極53を介した電流経路である。電流経路CP8bは、第一線路C2aと第三線路C2cとの間の、第一端子電極51、第一内部導体61、第二端子電極53、第三端子電極55、第二内部導体63、及び第四端子電極57を介した電流経路である。第二端子電極53と第三端子電極55とが第二線路C2bに接続されるため、電流経路CP8bが形成されることとなる。電流経路CP8bは、電流経路CP8aよりも長く、インピーダンスが高い。なお、第三線路C2cと第二線路C2bとの間の、第四端子電極57、第二内部導体63、及び第三端子電極55を介した電流経路は、電流経路CP8bよりも短く、インピーダンスが低い。以上のように、本実施形態では、インピーダンスが異なる少なくとも二つの電流経路を実装構造が有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。チップ電子部品EC6では、第一端子電極51と第四端子電極57とが、第一内部導体61、第二端子電極53、第二線路C2b、第三端子電極55、及び第二内部導体63を介して電気的に接続されている。これにより、第一端子電極51と第四端子電極57との間の電流経路が比較的長くなるため、インピーダンスの制御をより一層広範囲に行うことができる。チップ電子部品EC6の変形例として、図28~図30に示されるように、第一内部導体61と第二内部導体63とは、異なる層に位置していてもよい。図28~図30は、チップ電子部品の変形例を説明するための分解斜視図である。たとえば、図30に示された変形例に係るチップ電子部品EC6が回路C2に挿入されている場合に形成される電流経路を、図31を参照して説明する。図31は、第7実施形態に係るチップ電子部品の実装構造の変形例における電流経路を説明するための図である。図31では、説明のため、第一内部導体61と第二内部導体63とを図面上で併置している。本変形例では、図31のa~cに示されるように、3つの電流経路CP9a,CP9b,CP9cが形成される。電流経路CP9aは、第一線路C2aと第二線路C2bとの間の、第一端子電極51、第一内部導体61、及び第二端子電極53を介した電流経路である。電流経路CP9bは、第一線路C2aと第三線路C2cとの間の、第一端子電極51、第一内部導体61、第二端子電極53、第三端子電極55、第二内部導体63、及び第四端子電極57を介した電流経路である。電流経路CP9cは、第三線路C2cと第二線路C2bとの間の、第四端子電極57、第二内部導体63、及び第三端子電極55を介した電流経路である。電流経路CP9bは、電流経路CP9a,CP9cよりも長く、インピーダンスが高い。以上のように、本変形例においても、インピーダンスが異なる少なくとも二つの電流経路を実装構造が有することとなり、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。第8実施形態次に、図32を参照して、第8実施形態に係るチップ電子部品EC3の実装構造を説明する。図32は、第8実施形態に係るチップ電子部品の実装構造を説明するための図である。本実施形態では、チップ電子部品EC3がコンデンサCAと直列に接続されている。チップ電子部品EC3とコンデンサCAとは、たとえば、ICIntegratedCircuitチップへの電源ライン間に挿入される。コンデンサCAは、いわゆる積層チップコンデンサであって、一対の端子電極TE1,TE2を備えている。端子電極TE1は、ランド電極LE1に物理的且つ電気的に接続されている。端子電極TE1は、ランド電極LE2に物理的且つ電気的に接続されている。端子電極TE1,TE2とランド電極LE1,LE2との接続は、たとえば、はんだ実装により実現される。チップ電子部品EC3の第一端子電極11は、ランド電極LE2に物理的且つ電気的に接続されている。これにより、チップ電子部品EC3とコンデンサCAとは、第一端子電極11がコンデンサCA側となるように直列に接続されることとなる。チップ電子部品EC3の第三及び第四端子電極15,17は、それぞれランド電極LE3に物理的且つ電気的に接続されている。ここでは、第一端子電極11が入力端子電極として機能し、第三及び第四端子電極15,17が出力端子電極として機能する。各端子電極11,15,17とランド電極LE2,LE3との接続は、たとえば、はんだ実装により実現される。以上のように、本実施形態では、チップ電子部品EC3が備えられている。チップ電子部品EC3は、上述したように、インピーダンスが異なる少なくとも二つの電流経路を有するため、部品数を増やすことなく、インピーダンスの制御を容易で且つ広範囲に行うことができる。本実施形態の実装構造では、フェライトチップビーズインダクタとして機能するチップ電子部品EC3と、コンデンサCAとが直列に接続されている。このため、フェライトチップビーズインダクタチップ電子部品EC3の抵抗成分がコンデンサCAの等価直列抵抗として作用する。フェライトチップビーズインダクタの抵抗成分は、直流抵抗成分と高周波帯域で増加する損失との和で構成される。したがって、本実施形態の実装構造によれば、高周波帯域でのインピーダンスを増加させることが可能になり、高周波ノイズを好適に除去することが可能となる。一方、フェライトチップビーズインダクタは、低周波帯域では抵抗成分よりもむしろインダクタ成分が機能する。このため、上記実装構造によれば低周波帯域ではインピーダンスを小さく保つことが可能となる。そして、低周波ノイズに対しては、コンデンサCAを実装しているため、当該コンデンサCAで低周波ノイズが吸収され好適に除去することができる。本実施形態では、第三及び第四端子電極15,17が出力端子電極として機能しているが、図33に示されるように、第二及び第三端子電極13,15が出力端子電極として機能してもよく、また、第二~第四端子電極13~17が端子電極として機能してもよい。図33は、第8実施形態に係るチップ電子部品の実装構造の変形例を説明するための図である。図12に基づいて説明したように、チップ電子部品EC3では、電流経路CP5aが電流経路CP5b,CP5cよりインピーダンスが高い。したがって、図33のaに示された実装構造は、図32に示された実装構造よりもインピーダンスが高い。図33のbに示された実装構造は、図32に示された実装構造に比して、電流経路が増えていることから、インピーダンスが低い。本実施形態では、コンデンサCAの数が一つであるが、図34に示されるように、コンデンサCAの数は複数たとえば、二つであってもよい。図34は、第8実施形態に係るチップ電子部品の実装構造の変形例を説明するための図である。図34のaに示された実装構造では、第一端子電極11及び第二端子電極13にコンデンサCAがそれぞれ接続されている。図34のbに示された実装構造では、第一端子電極11及び第三端子電極15にコンデンサCAがそれぞれ接続されている。第9実施形態次に、図35を参照して、第9実施形態に係るスイッチング電源回路SS1を説明する。図35は、第9実施形態に係るスイッチング電源回路の構成を示す図である。スイッチング電源回路SS1は、第一コンデンサ71、第一トランジスタ73、第二トランジスタ75、インダクタ77、及び第二コンデンサ79を備えている。スイッチング電源回路SS1は、更に、チップ電子部品EC1を備えている。スイッチング電源回路SS1は、降圧型のスイッチング電源回路である。第一トランジスタ73は、直流電圧発生源DVSの正極に接続されている。第二トランジスタ75は、直流電圧発生源DVSの負極と第一トランジスタ73の間に接続されている。直流電圧発生源DVSには、第一コンデンサ71が並列に接続されている。チップ電子部品EC1は、第一トランジスタ73と第二トランジスタ75との間の中点に挿入されている。インダクタ77は、その一端がチップ電子部品EC1に接続されている。インダクタ77の他端には、第二コンデンサ79の一端が接続されている。第二コンデンサ79の他端は、直流電圧発生源DVSの負極に接続されている。スイッチング電源回路SS1には、第二コンデンサ79と並列に負荷Lが接続される。第一トランジスタ73と第二トランジスタ75とは、制御回路81からの制御信号ゲート信号によって制御される。制御回路81は、出力電圧が所望の値となるように、第一及び第二トランジスタ73,75をPWMPulseWidthModulation制御する。制御回路81からの制御信号は、第一及び第二トランジスタ73,75のゲート端子にそれぞれ入力される。チップ電子部品EC1の第一端子電極11は、第一トランジスタ73のソース端子と接続されている。チップ電子部品EC1の第三端子電極15は、第二トランジスタ75のドレイン端子と接続されている。チップ電子部品EC1の第二端子電極13は、インダクタ77の一端と接続されている。チップ電子部品EC1では、上述したように、第一端子電極11と第三端子電極15との間の内部導体7を介した電流経路のインピーダンスが、第一端子電極11と第二端子電極13との間の内部導体7を介した電流経路のインピーダンスよりも高い。スイッチング電源回路SS1では、第一及び第二トランジスタ73,75が、制御回路81からの制御信号からの制御信号それぞれによって、交互に導通される。これにより、第二コンデンサ79には、略直流の電圧が発生し、負荷Lに直流電力が与えられる。ることができる。以上のように、本実施形態では、スイッチング電源回路SS1がチップ電子部品EC1を備えている。チップ電子部品EC1は、上述したように、インピーダンスが異なる少なくとも二つの電流経路を有する。このため、スイッチング電源回路SS1では、部品数を増やすことなく、インピーダンスの制御が容易に且つ広範囲に行われることとなる。スイッチング電源回路SS1では、直流電圧発生源DVSに並列に第一コンデンサ71が接続されているため、第一コンデンサ71、第一トランジスタ73、及び第二トランジスタ75によるループで共振が生じる懼れがある。この共振現象は、各トランジスタ73,75からの出力にオーバーシュートやアンダーシュートを生じさせる。出力に生じたオーバーシュートやアンダーシュートは、電磁波ノイズの原因となる。本実施形態では、第一トランジスタ73と第二トランジスタ75との中点にチップ電子部品EC1が挿入されており、第一端子電極11と第三端子電極15との間の内部導体7を介した電流経路のインピーダンスが、第一端子電極11と第二端子電極13との間の内部導体7を介した電流経路のインピーダンスより高くされている。このため、第一コンデンサ71、第一トランジスタ73、及び第二トランジスタ75によるループに、第一端子電極11、内部導体7、及び第三端子電極15による電流経路が挿入されることとなり、当該ループのインピーダンスが高く、上記ループでの共振の発生が抑制される。この結果、スイッチング電源回路SS1によれば、電磁波ノイズの発生を抑制することができる。第一トランジスタ73と第二トランジスタ75との中点に上記チップ電子部品EC1が挿入されているので、負荷Lへの電力供給ラインに、第一端子電極11、内部導体7、及び第二端子電極13による電流経路が挿入されることとなる。第一端子電極11、内部導体7、及び第二端子電極13による電流経路は、第一端子電極11、内部導体7、及び第三端子電極15による電流経路よりもインピーダンスが低い。このため、第一端子電極11、内部導体7、及び第二端子電極13による電流経路にて電力が消費されるのを抑制することができる。続いて、図36~図38を参照して、第9実施形態に係るスイッチング電源回路SS1の変形例を説明する。図36~図38は、第9実施形態に係るスイッチング電源回路の変形例の構成を示す図である。図36に示されたスイッチング電源回路SS1の変形例では、チップ電子部品EC1の第四端子電極17が、インダクタ77の一端と接続されている。これにより、負荷Lへの電力供給ラインに、第一端子電極11、内部導体7、及び第四端子電極17による電流経路が挿入されることとなる。第一端子電極11、内部導体7、及び第四端子電極17による電流経路も、第一端子電極11、内部導体7、及び第三端子電極15による電流経路よりもインピーダンスが低い。本変形例では、図35に示されたスイッチング電源回路SS1に比して、チップ電子部品EC1からインダクタ77へ向かう電流経路が増えることとなり、インピーダンスがより一層低くなる。したがって、スイッチング電源回路SS1を挿入することによる電力の消費をより一層低く抑制することができる。図37に示されたスイッチング電源回路SS1の変形例では、チップ電子部品EC1の代わりに、チップ電子部品EC5が第一トランジスタ73と第二トランジスタ75との間の中点に挿入されている。チップ電子部品EC5は、チップ電子部品EC1と同じく、インピーダンスが異なる少なくとも二つの電流経路を有する。したがって、本変形例においても、図35に示されたスイッチング電源回路SS1と同様に、部品数を増やすことなく、インピーダンスの制御が容易に且つ広範囲に行われることとなる。図38に示されたスイッチング電源回路SS1の変形例では、チップ電子部品EC1の代わりに、チップ電子部品EC6が第一トランジスタ73と第二トランジスタ75との間の中点に挿入されている。チップ電子部品EC6の第一端子電極51は、第一トランジスタ73のソース端子と接続されている。チップ電子部品EC6の第四端子電極57は、第二トランジスタ75のドレイン端子と接続されている。チップ電子部品EC1の第二及び第三端子電極53,55は、インダクタ77の一端と接続されている。第一端子電極51と第四端子電極57との間の、第一内部導体61、第二端子電極53、第三端子電極55、及び第二内部導体63を介した電流経路は、第一端子電極51と第二端子電極53との間の第一内部導体61を介した電流経路よりも長く、インピーダンスが高い。したがって、本変形例においても、図35に示されたスイッチング電源回路SS1と同様に、部品数を増やすことなく、インピーダンスの制御が容易に且つ広範囲に行われることとなる。第10実施形態次に、図39~図41を参照して、第10実施形態に係るスイッチング電源回路SS2を説明する。図39~図41は、第10実施形態に係るスイッチング電源回路の構成を示す図である。スイッチング電源回路SS2は、スイッチング電源回路SS1と同じく、第一コンデンサ71、第一トランジスタ73、第二トランジスタ75、インダクタ77、第二コンデンサ79、及びチップ電子部品EC1を備えている。スイッチング電源回路SS2も、降圧型のスイッチング電源回路である。スイッチング電源回路SS2では、チップ電子部品EC1は、第一コンデンサ71に直列に接続されている。チップ電子部品EC1の第一端子電極11は、第一コンデンサ71と接続されている。チップ電子部品EC1の第三端子電極15は、直流電圧発生源DVSの負極と接続されている。本実施形態では、第一コンデンサ71、第一トランジスタ73、及び第二トランジスタ75によるループに、第一端子電極11、内部導体7、及び第三端子電極15による電流経路が挿入されることとなる。このため、第一コンデンサ71、第一トランジスタ73、及び第二トランジスタ75によるループのインピーダンスが高くなり、当該ループでの共振の発生が抑制される。この結果、スイッチング電源回路SS2によっても、電磁波ノイズの発生を抑制することができる。第一コンデンサ71、第一トランジスタ73、及び第二トランジスタ75によるループのインピーダンスを調整するために、図40に示されるように、チップ電子部品EC1の第二端子電極13が、直流電圧発生源DVSの負極と接続されていてもよい。この場合、チップ電子部品EC1からの電流経路が増えるため、図40に示されたスイッチング電源回路SS2では、図39に示されたスイッチング電源回路SS2よりも、第一コンデンサ71、第一トランジスタ73、及び第二トランジスタ75によるループのインピーダンスが低い。図41に示されるように、チップ電子部品EC1の第四端子電極17が、直流電圧発生源DVSの負極と接続されていてもよい。この場合、第一コンデンサ71、第一トランジスタ73、及び第二トランジスタ75によるループのインピーダンスがより一層低い。以上のように、本実施形態では、スイッチング電源回路SS2がチップ電子部品EC1を備えている。チップ電子部品EC1は、上述したように、インピーダンスが異なる少なくとも二つの電流経路を有する。このため、スイッチング電源回路SS2では、部品数を増やすことなく、インピーダンスの制御が容易に且つ広範囲に行われることとなる。第11実施形態次に、図42~図43を参照して、第11実施形態に係るスイッチング電源回路SS3を説明する。図42~図43は、第11実施形態に係るスイッチング電源回路の構成を示す図である。スイッチング電源回路SS3は、二つの第一コンデンサ71、第一トランジスタ73、第二トランジスタ75、インダクタ77、第二コンデンサ79、及びチップ電子部品EC1を備えている。二つの第一コンデンサ71は、直流電圧発生源DVSにそれぞれ並列に接続されている。スイッチング電源回路SS3も、降圧型のスイッチング電源回路である。スイッチング電源回路SS3では、チップ電子部品EC1は、各第一コンデンサ71に直列に接続されている。チップ電子部品EC1の第一端子電極11は、一方の第一コンデンサ71と接続されている。チップ電子部品EC1の第三端子電極15は、他方の第一コンデンサ71と接続されている。チップ電子部品EC1の第二端子電極13は、直流電圧発生源DVSの負極と接続されている。本実施形態においても、第一コンデンサ71、第一トランジスタ73、及び第二トランジスタ75によるループに、第一端子電極11第三端子電極15、内部導体7、及び第二端子電極13による電流経路が挿入されることとなる。このため、第一コンデンサ71、第一トランジスタ73、及び第二トランジスタ75によるループのインピーダンスが高くなり、当該ループでの共振の発生が抑制される。この結果、スイッチング電源回路SS3によっても、電磁波ノイズの発生を抑制することができる。第一コンデンサ71、第一トランジスタ73、及び第二トランジスタ75によるループのインピーダンスを調整するために、図43に示されるように、チップ電子部品EC1の第四端子電極17が、直流電圧発生源DVSの負極と接続されていてもよい。この場合、チップ電子部品EC1からの電流経路が増えるため、図43に示されたスイッチング電源回路SS3では、図42に示されたスイッチング電源回路SS3よりも、第一コンデンサ71、第一トランジスタ73、及び第二トランジスタ75によるループのインピーダンスが低い。以上のように、本実施形態では、スイッチング電源回路SS3がチップ電子部品EC1を備えている。チップ電子部品EC1は、上述したように、少なくとも二つの電流経路を有する。このため、スイッチング電源回路SS3では、部品数を増やすことなく、インピーダンスの制御が容易に且つ広範囲に行われることとなる。以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。チップ電子部品EC1~EC6は、フェライト材料を含有する絶縁体層5が積層されてなる素体内に内部導体7,31,33,41,43,61,63が配置された、いわゆる積層チップビーズであるが、これに限られない。たとえば、チップ電子部品EC1~EC6は、フェライト材料を含有する樹脂フェライト樹脂内に内部導体7,31,33,41,43,61,63が配置されたチップ電子部品であってもよい。チップ電子部品EC1~EC4は、四つの端子電極11~17を備えているが、これに限られない。チップ電子部品EC1~EC4は、三つの端子電極たとえば、第一~第三端子電極11~15を備えていてもよく、また五つ以上の端子電極を備えていてもよい。チップ電子部品EC1~EC6において、絶縁体層5の積層数、並びに、内部導体7,31,33,41,43,61,63の積層数及び形状は、上述した実施形態及び変形例に限られない。第9~第11実施形態では、チップ電子部品EC1の代わりに、チップ電子部品EC2,EC3,EC4が挿入されていてもよい。"