過電圧保護回路であって、過電圧事象中に比較的一定である基準電圧を提供するための基準電圧生成器と、前記基準電圧および第1の電源電圧を受け取るように結合されるトリガ回路であって、該トリガ回路は前記基準電圧を前記第1の電源電圧と比較するためのものであり、前記基準電圧よりも前記第1の電源電圧が高い旨の検出に応答して、該トリガ回路は、前記過電圧事象の電圧レベルに比例する電圧を有するトリガ信号を提供する、トリガ回路と、第1の電源端子と第2の電源端子との間に結合されるクランプデバイスであって、該クランプデバイスは、前記トリガ信号に応答して前記第1の電源端子と前記第2の電源端子との間に電流路を提供するためのものである、クランプデバイスとを備える、過電圧保護回路。前記過電圧事象は、給電される集積回路デバイスに対する過負荷電圧であることを特徴とする、請求項1に記載の過電圧保護回路。前記基準電圧生成器は、前記第1の電源端子上の電圧信号内のトランジェントをフィルタリングするための第1のフィルタ回路と、前記第1のフィルタ回路に結合されるタイマ回路であって、該タイマ回路は、前記基準電圧を所定の期間にわたって維持するためのものである、タイマ回路とを備える、請求項1に記載の過電圧保護回路。前記第1のフィルタ回路および前記タイマ回路は各々、抵抗-コンデンサRC回路を備える、請求項3に記載の過電圧保護回路。前記タイマ回路は、前記第1の電源端子に結合される第1の端子、および第2の端子を有する抵抗素子と、前記抵抗素子の前記第2の端子に結合される第1の板電極、および前記第2の電源端子に結合される第2の板電極を有する容量性素子とを備える、請求項3に記載の過電圧保護回路。前記容量性素子の前記第1の板電極に結合される第1の電流電極、制御電極、および前記第2の電源端子に結合される第2の電流電極を有するトランジスタと、前記過電圧事象を示す信号を受け取るように結合される入力、および前記トランジスタの前記制御電極に結合される出力を有するエッジ検出器であって、該エッジ検出器は前記所定の期間を開始するためのパルスを生成するためのものである、エッジ検出器とをさらに備える、請求項5に記載の過電圧保護回路。前記トリガ回路は、第3の電源端子および第4の電源端子と、前記第3の電源端子に結合される第1の板電極、および第2の板電極を有する容量性素子と、前記容量性素子の前記第2の板電極に結合される第1の端子、および前記第4の電源端子に結合される第2の端子を有する抵抗素子と、前記容量性素子の前記第1の板電極に結合される第1の電流電極、前記基準電圧を受け取るための制御電極、および、前記容量性素子の前記第2の板電極に結合される第2の電流電極を有するトランジスタと、前記容量性素子の前記第2の板電極に結合される入力端子を有するインバータとを備える、請求項1に記載の過電圧保護回路。前記過電圧保護回路は、複数の入出力パッドと、複数のトリガ回路であって、該複数のトリガ回路の各々は、所定数の前記複数の入出力パッドに対応する、複数のトリガ回路とをさらに備える、請求項1に記載の過電圧保護回路。第2の電源電圧の漸増を検出するためのパワーオンリセット回路をさらに備え、それに応答して、前記パワーオンリセット回路は、前記第1の電源端子と前記第2の電源端子との間の前記電流路を前記クランプデバイスが提供することを妨げるためのものである、請求項1に記載の過電圧保護回路。過電圧保護回路であって、第1の電源電圧のフィルタリングされた電圧である基準電圧を提供するための基準電圧生成器と、前記基準電圧および第2の電源電圧を受け取るように結合されるトリガ回路であって、該トリガ回路は、前記基準電圧を前記第2の電源電圧と比較するためのものであり、前記基準電圧よりも前記第2の電源電圧が高い旨の検出に応答して、該トリガ回路は、過電圧事象の電圧レベルに比例する電圧を有するトリガ信号を提供する、トリガ回路と、第1の電源端子に結合される第1の端子、第2の電源端子に結合される第2の端子、および前記トリガ信号を受け取るように結合される制御端子を有するクランプデバイスであって、該クランプデバイスは、前記トリガ信号に応答して前記第1の電源端子と前記第2の電源端子との間に電流路を提供するためのものである、クランプデバイスとを備える、過電圧保護回路。前記基準電圧生成器は、前記第1の電源電圧におけるトランジェントをフィルタリングするための抵抗-コンデンサ回路と、前記抵抗-コンデンサ回路に結合されるタイマ回路であって、該タイマ回路は、前記基準電圧を所定の期間にわたって固定するためのものである、タイマ回路とを備える、請求項10に記載の過電圧保護回路。前記タイマ回路は、前記第1の電源端子に結合される第1の端子、および第2の端子を有する抵抗素子と、前記抵抗素子の前記第2の端子に結合される第1の板電極、および前記第2の電源端子に結合される第2の端子を有する容量性素子とを備える、請求項11に記載の過電圧保護回路。前記トリガ回路は、第3の電源端子および第4の電源端子と、前記第3の電源端子に結合される第1の板電極、および第2の板電極を有する容量性素子と、前記容量性素子の前記第2の板電極に結合される第1の端子、および前記第4の電源端子に結合される第2の端子を有する抵抗素子と、前記容量性素子の前記第1の板電極に結合される第1の電流電極、前記基準電圧を受け取るための制御電極、および、前記容量性素子の前記第2の板電極に結合される第2の電流電極を有するトランジスタと、前記容量性素子の前記第2の板電極に結合される入力端子を有するインバータとを備える、請求項10に記載の過電圧保護回路。前記過電圧保護回路は、複数の入出力端子と、複数のトリガ回路であって、該複数のトリガ回路の各々は、所定数の前記複数の入出力端子に対応する、複数のトリガ回路とをさらに備える、請求項10に記載の過電圧保護回路。前記第1の電源電圧の漸増を検出するためのパワーオンリセット回路をさらに備え、それに応答して、前記パワーオンリセット回路は、前記第1の電源端子と前記第2の電源端子との間の前記電流路を前記クランプデバイスが提供することを妨げるためのものである、請求項10に記載の過電圧保護回路。過電圧保護回路であって、複数の入出力端子と、複数のトリガ回路であって、該複数のトリガ回路の各々は、所定数の前記複数の入出力端子に対応し、該トリガ回路の各々は、基準電圧および第1の電源電圧を受け取るように結合され、該トリガ回路は、前記基準電圧を前記第1の電源電圧と比較するためのものであり、前記基準電圧よりも前記第1の電源電圧よりが高い旨の検出に応答して、該トリガ回路の各々は、過電圧事象の電圧レベルに比例する電圧を有するトリガ信号を提供する、複数のトリガ回路と、複数のクランプデバイスであって、該複数のクランプデバイスの各々は、第1の電源端子に結合される第1の端子と、第2の電源端子に結合される第2の端子と、前記トリガ信号を受け取るように結合される制御端子とを有し、該複数のクランプデバイスは、前記トリガ信号に応答して前記第1の電源端子と前記第2の電源端子との間に電流路を提供するためのものである、複数のクランプデバイスとを備える、過電圧保護回路。前記基準電圧を提供するための基準電圧生成器をさらに備え、前記基準電圧は、前記第1の電源端子上の電圧信号のフィルタリングされた電圧である、請求項16に記載の過電圧保護回路。前記基準電圧生成器は、前記第1の電源端子上の前記電圧信号におけるトランジェントをフィルタリングするための抵抗-コンデンサ回路と、前記抵抗-コンデンサ回路に結合されるタイマ回路であって、該タイマ回路は、前記基準電圧を所定の期間にわたって固定するためのものである、タイマ回路とを備える、請求項17に記載の過電圧保護回路。前記タイマ回路は、前記第1の電源端子に結合される第1の端子、および第2の端子を有する抵抗素子と、前記抵抗素子の前記第2の端子に結合される第1の板電極、および前記第2の電源端子に結合される第2の端子を有する容量性素子とを備える、請求項18に記載の過電圧保護回路。前記複数のトリガ回路の各々は、第3の電源端子および第4の電源端子と、前記第3の電源端子に結合される第1の板電極、および第2の板電極を有する容量性素子と、前記容量性素子の前記第2の板電極に結合される第1の端子、および前記第4の電源端子に結合される第2の端子を有する抵抗素子と、前記容量性素子の前記第1の板電極に結合される第1の電流電極、前記基準電圧を受け取るための制御電極、および、前記容量性素子の前記第2の板電極に結合される第2の電流電極を有するトランジスタと、前記容量性素子の前記第2の板電極に結合される入力端子を有するインバータとを備える、請求項16に記載の過電圧保護回路。本発明は例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。1つの態様では、過電圧事象中に比較的一定である基準電圧を提供するための基準電圧生成器を含む過電圧保護回路が提供される。過電圧保護回路は、基準電圧および第1の電源電圧を受け取るように結合されるトリガ回路をさらに含むことができ、トリガ回路は基準電圧を第1の電源電圧と比較するためのものであり、基準電圧よりも第1の電源電圧が高い旨の検出に応答して、トリガ回路は、過電圧事象の電圧レベルに比例する電圧を有するトリガ信号を提供する。本明細書において使用される場合、用語比例は2つの量の間に直線関係がある事例に限定されず、第1の量が増大することが第2の量の増大を引き起こし、または第1の量が減少することが第2の量の減少を引き起こす事例を含む。過電圧保護回路は、第1の電源端子またはバスと第2の電源端子またはバスとの間に結合されるクランプデバイスをさらに含むことができ、クランプデバイスは、トリガ信号に応答して第1の電源端子と第2の電源端子との間に電流路を提供するためのものである。別の態様では、電源電圧のフィルタリングされた電圧である基準電圧を提供するための基準電圧生成器を含む過電圧保護回路が提供される。フィルタは基準電圧の高速の変化トランジェントtransientを抑制することができ、それゆえ、特定の期間にわたって平均された電源電圧の尺度を提供することができる。過電圧保護回路は、基準電圧および第1の電源電圧を受け取るように結合されるトリガ回路をさらに含むことができ、トリガ回路は基準電圧を第1の電源電圧と比較するためのものであり、基準電圧よりも第1の電源電圧が高い旨の検出に応答して、トリガ回路は、過電圧事象の電圧レベルに比例する電圧を有するトリガ信号を提供する。過電圧保護回路は、第1の電源端子またはバスに結合される第1の端子と、第2の電源端子またはバスに結合される第2の端子と、トリガ信号を受け取るように結合される制御端子とを有するクランプデバイスをさらに含むことができ、クランプデバイスは、トリガ信号に応答して第1の電源端子と第2の電源端子との間に電流路を提供するためのものである。さらに別の態様では、複数の入出力端子を含む過電圧保護回路が提供される。過電圧保護回路は、複数のトリガ回路をさらに含むことができ、複数のトリガ回路の各々は、所定数の複数の入出力端子に対応し、トリガ回路の各々は、基準電圧および第1の電源電圧を受け取るように結合され、トリガ回路は、基準電圧を第1の電源電圧と比較するためのものであり、基準電圧よりも第1の電源電圧が高い旨の検出に応答して、トリガ回路の各々は、過電圧事象の電圧レベルに比例する電圧を有するトリガ信号を提供する。過電圧保護回路は、複数のクランプデバイスであって、この複数のクランプデバイスの各々は、第1の電源端子またはバスに結合される第1の端子と、第2の電源端子またはバスに結合される第2の端子と、トリガ信号を受け取るように結合される制御端子とを有する、複数のクランプデバイスをさらに含むことができ、複数のクランプデバイスは、トリガ信号に応答して第1の電源端子と第2の電源端子との間に電流路を提供するためのものである。図1は、集積回路のための例示的な過電圧保護回路10のブロック図である。1つの実施形態では、過電圧保護回路10のさまざまな要素は、集積回路のI/Oパッドリング内に収容されてもよい。例として、過電圧保護回路10は、I/Oパッドリングに沿った特定の点における給電および非給電EOS/ESD事象の両方を検知することができる。非給電ESD事象は、人体モデルHBM事象、デバイス帯電モデルCDM事象、および機械モデルMM事象などの事象を含んでもよい。非給電ESD事象は、集積回路が電源投入されていないとき、すなわち、通常の電源が入ったモードで集積回路が動作するための電力が事象中において供給されていないときに発生する。給電EOS/ESD事象は、システムレベルのESD事象、電気的高速トランジェントEFT事象、リング波事象、および電力サージ事象などの事象を含んでもよい。給電EOS/ESD事象は、集積回路が電源投入されているとき、すなわち、通常の電源が入ったモードで集積回路が動作するための電力が事象中に供給されているときに発生する。EOS/ESD事象を検出したことに応答して、過電圧保護回路10は、I/Oパッドリング内に分散されるクランプトランジスタなどのクランプデバイスをオンにすることができ、それによってVDD電源バスとVSS電源バスとの間に電流を分路する。これは、集積回路上の故障しやすい回路を損傷から保護する。例として、EOS/ESD事象は、VDDバス上の電圧などの電圧を基準電圧と比較することによって検出される。VDDバス上の電圧が基準電圧を超える場合、クランプは検出された過電圧に応じてオンになる。引き続き図1を参照すると、過電圧保護回路10は、ブーストBOOSTバス12、VDDバス14、トリガTRIGGERバス16、VREFバス18、およびVSSバス20を含むことができる。本明細書において使用される場合、用語バスは、信号または供給電圧を搬送するためにただ1つの導体または2つ以上の導体を使用することを含む。過電圧保護回路10は、基準電圧生成器22をさらに含むことができる。過電圧保護回路10は、I/Oパッド24および34をさらに含むことができる。過電圧保護回路10は、クランプトランジスタ32および42をさらに含むことができる。過電圧保護回路10は、トリガ回路44をさらに含むことができる。基準電圧生成器22は、VDDバス14およびVSSバス20に結合されることができる。基準電圧生成器22は、トリガバス16およびVREFバス18にさらに結合されることができる。I/Oパッド24は、ダイオード26を介してブーストバス12に結合されることができる。I/Oパッド24は、ダイオード28を介してVDDバス14にさらに結合されることができる。I/Oパッド24は、ダイオード30を介してVSSバス20にさらに結合されることができる。I/Oパッド34は、ダイオード36を介してブーストバス12に結合されることができる。I/Oパッド34は、ダイオード38を介してVDDバス14にさらに結合されることができる。I/Oパッド34は、ダイオード40を介してVSSバス20にさらに結合されることができる。図1には2つのI/Oパッドおよびそれらのそれぞれの結合しか示していないが、過電圧保護回路10はより多くのI/Oパッドおよびそれらのそれぞれの結合を含んでもよい。クランプトランジスタ32および42の各々のゲート端子はトリガバス16に結合されることができる。クランプトランジスタ32および42の各々の一方の電流端子はVDDバス14に結合されることができ、クランプトランジスタ32および42の各々の他方の電流端子はVSSバス20に結合されることができる。クランプトランジスタ32および42はクランプデバイスとして機能することができる。トリガ回路44は、ブーストバス12、VDDバス14、トリガバス16、VREFバス18、およびVSSバス20の各々に結合されることができる。1つの実施形態では、基準電圧生成器22はトリガ回路44に入力される基準電圧を生成する。基準電圧生成器22の出力がVREFバス18に結合されるため、基準電圧はVREFバス18上の電圧でもある。1つの実施形態では、基準電圧生成器22は、集積回路が電源投入されるときと給電EOS/ESD事象中とで比較的一定である基準電圧を生成することができる。このような基準電圧は、バンドギャップ基準電圧生成器を使用して生成されてもよい。別の実施形態では、基準電圧生成器22はVDDバス14上の電圧VDDバス電圧をフィルタリングすることによって基準電圧を生成してもよい。トリガ回路44は、ブーストバス12上の電圧ブーストバス電圧を基準電圧と比較して、ブーストバス電圧と基準電圧との間の差に比例したトリガ信号を生成する。代替的に、トリガ回路44は、VDDバス電圧を基準電圧と比較して、VDDバス電圧と基準電圧との間の差に比例したトリガ信号を生成する。EOS/ESD事象などの過電圧事象は、VDDバス14上の電圧およびブーストバス12上の電圧を増大させ得る。トリガ信号は、過電圧事象の電圧レベルに比例する電圧を有することができる。換言すれば、ブースト/VDDバス電圧と基準電圧との間の差が大きくなるほど、クランプトランジスタが強くオンになる。トリガ信号はトリガバス16を介してクランプトランジスタ32および42のゲート端子に提供される。それに応答して、クランプトランジスタ32および42はオンになり、従ってEOS/ESD事象中にVDDバス14とVSSバス20との間で電流を分路する。図1はトリガ信号をクランプトランジスタ32および42に提供する単一のトリガ回路44を示しているが、過電圧保護回路10は追加のトリガ回路を含んでもよい。例として、各クランプトランジスタはそれ自体のトリガ回路からトリガ信号を受け取ってもよく、または一群のクランプトランジスタが共通のトリガ回路からトリガ信号を受け取ってもよい。各クランプトランジスタがそれ自体のトリガ回路からトリガ信号を受け取る事例では、トリガバス16は必須でない。さらに、1つの実施形態では、基準電圧生成器22は集積回路の一角に配置されてもよい。図1は特定の様式で配列された特定のタイプの構成要素を示しているが、異なって配列された他のタイプの構成要素を含んでもよい。図1の過電圧保護回路10は、非給電ESD保護に対して設計された強化ブーストレールクランプ回路網の要素を使用してもよい。強化レールクランプ回路網は、たとえば、米国特許第6724603号明細書に記載されており、当該文献は引用によりその全体が組み込まれる。正極性を有するESD電流がI/Oパッド、例えばI/Oパッド24に流れ込むESD事象など、あるESD事象では、ブーストバス12は、VDDバス14が提供し得るものよりも高い電圧をトリガ回路44に供給し得る。これは、ダイオード26の両端における電圧降下が、ESD電流の最も大きい部分が搬送されるダイオード28の両端主要なESD電流路であるにおける電圧降下よりも著しく小さいものであり得るためである。ダイオード26はブーストバス12のみをプルアップすればよいため、主要なESD電流路内になく、それゆえ、わずかな電流しか搬送しないため、著しく低い電流しか搬送することができない。それゆえ、ブーストバス12によって給電されると、トリガ回路は、VDDバス14によって給電された事例と比較して、トリガバス16上でより高い電圧レベルを提供することが可能になり得る。トリガバス上でより高い電圧が提供されることによって、クランプトランジスタ32および42に対するより高いゲート端子電圧を提供することができ、これは次にそれらのオン抵抗を低減することができ、それによって、保護回路10のESD性能が向上する。図1は強化レールクランプ回路網を使用する好ましい実施形態を示しているが、他の実施形態は、他のレールクランプ回路網構成、例えば、ブーストバス12ならびにダイオード26および36が省かれているとともにトリガ回路44がブーストバス12によって給電される代わりにVDDバス14によって給電される非強化構成を使用してもよい。図2は、図1の過電圧保護回路10とともに使用するための例示的な基準電圧生成器22を示す概略図である。1つの実施形態では、VDD、VSS、トリガ、およびVREFと標示されている図2の回路ノードは、それぞれ、VDDバス14、VSSバス20、トリガバス16、およびVREFバス18に結合されることができる。基準電圧生成器22は、パワーオンリセット回路50、タイマ回路52、フィルタ回路54、およびエッジ検出回路56を含むことができる。タイマ回路52は、抵抗70およびコンデンサ74を含むことができる。フィルタ回路54は、抵抗78およびコンデンサ80を含むことができる。一例として、コンデンサ74および/またはコンデンサ80は、そのゲート端子および電流電極間のキャパシタンスを利用するn型トランジスタとして実装されてもよい。基準電圧生成器22は、NORゲート58、インバータ60、およびインバータ62をさらに含むことができる。基準電圧生成器22は、インバータ64、およびNANDゲート66をさらに含むことができる。インバータ64およびNORゲート58はVSSノード電圧に近いスイッチ点を有することができる。基準電圧生成器22はn型トランジスタ68、84、および88を含むことができる。基準電圧生成器22はp型トランジスタ82および86をさらに含むことができる。RCフリーズ信号と標示されているインバータ76の出力は、p型トランジスタ82のゲート端子に結合される。p型トランジスタ82の一方の電流端子はVDDノードに結合されており、p型トランジスタ82の他方の電流端子はn型トランジスタ84の電流端子のうちの一方に結合される。n型トランジスタ84のゲート端子はVDDノードに結合される。n型トランジスタ84の他方の電流端子は、フィルタ回路54の一部である抵抗78の端子に結合される。NANDゲート66の出力はp型トランジスタ86のゲート端子に結合される。p型トランジスタ86の一方の電流端子はVDDノードに結合されており、p型トランジスタ86の他方の電流端子はn型トランジスタ88の電流端子のうちの一方に結合される。n型トランジスタ88のゲート端子はVDDノードに結合される。n型トランジスタ88の他方の電流端子はVREFノードに結合される。1つの実施形態では、タイマ回路52はフィルタ回路54を特定の期間にわたって動作停止させるのに使用されることができる。一例として、トリガ信号がNORゲート58の入力において印加されると、その出力はインバータ62によって受け取られ、インバータ62の出力はエッジ検出回路56によって受け取られる。次いで、エッジ検出回路56はRCフリーズスタートと標示されているパルスを生成する。例として、RCフリーズスタート信号をパルス/スパイクとして生成する目的は、抵抗-コンデンサRCタイマ例えば、抵抗70およびコンデンサ74を使用して形成されるRCタイマに関連付けられるコンデンサのための放電経路を作成することである。コンデンサ74が抵抗70を介して再充電するのに要する時間がタイマ機能を提供する。1つの実施形態では、エッジ検出回路56は、インバータ90および94、シュミットトリガ92および98、ならびにNANDゲート96を含む。この例では、エッジ検出回路56は、3つのインバータ遅延段を利用して、立ち上がりエッジがその入力において検出されるときにその出力において短い電圧パルスを生成する。代替的に、エッジ検出回路56は、インバータ遅延段の総数が奇数である限りにおいて、追加のインバータ遅延段を含んでもよい。インバータ90はVSSノード電圧に近いスイッチ点を有することができ、インバータ94は、VDDノード電圧に近いスイッチ点を有することができる。なお図2を参照して、RCフリーズスタートパルスはトランジスタ68をオンにする。これはタイマ回路52によって形成されるタイマを始動させる。例として、タイマ回路52のコンデンサ74は、トランジスタ68を介してVSSノードまでの経路を通じて放電する。この結果として、インバータ76の出力においてRCフリーズと標示されている信号がハイhighになる。ハイRCフリーズ信号はp型トランジスタ82をオフにし、これによって、次いでフィルタ回路54が動作停止して、VREFノード電圧がEOS/ESD事象中に固定されたままになるすなわち、VREFノード電圧レベルが維持されることが確実になる。RCフリーズスタートパルスがローlow電圧に遷移すると、トランジスタ68はオフになり、それによって、コンデンサ74の放電が停止する。その後、コンデンサ74は、例えば、抵抗70を通じてVDDノードまでの経路を介して充電を開始する。コンデンサ74が、インバータ76のスイッチ点よりも高いレベルにまで再び充電されると、インバータ76はロー信号を出力する。これが次に、RCフリーズ信号をローにする。ローRCフリーズパルスはp型トランジスタ82をオンにする。これが次に、フィルタ回路54を再起動して、VREFノード電圧を固定解除する。インバータ76はVDDノード電圧に近いスイッチ点を有することができる。スイッチ点におけるスキューが、タイマ回路52のオン時間を増大させるのに役立つ。一例として、タイマ回路52のRC時定数は4マイクロ秒以上であり得る。フィルタ回路54はその出力においてVREFノード電圧を提供する。一例として、フィルタ回路54のRC時定数は10マイクロ秒以上であり得る。n型トランジスタ84および88は、VDDノード電圧がVREFノード電圧よりも引き下げられるプルダウン特定のEOS/ESD事象中にコンデンサ80が電荷を失うのを防止し、それによって、トランジスタ84および88が、VREFノード電圧が降下するのを防止する。n型トランジスタ84および88がないと、コンデンサ80は、それぞれ、p型トランジスタ82および86の寄生ドレイン-ボディダイオードを通じて電荷を失う場合があり、VREFノード電圧を降下させる。本発明の好ましい実施形態では、n型トランジスタ84および88は、コンデンサ80がp型トランジスタ82および抵抗78を介して、またはp型トランジスタ86を介して充電されるときにこれらのトランジスタの両端におけるさらなる電圧降下がほとんどないことを確実にするために、約0以下である閾値電圧を有してもよい。なお図2を参照すると、パワーオンリセット回路50は、POR出力信号を有し、これは電源投入中および非給電ESD事象中はハイである。一例として、パワーオンリセット回路50は、VDDノードにおいてVSSノード電圧から漸増する電圧ランプrampを検出するように実装されてもよい。POR出力信号がハイであり、かつトリガ信号がローである場合、NANDゲート66の出力はローである。これは、p型トランジスタ86がオンになることを確実にする。これによって、VREFノード電圧は強制的に、通常の電源投入事象中にVDDノード電圧を追跡するようにされ、電源投入事象が誤ってEOS/ESD事象であるとみなされないことを確実にする。POR出力およびトリガ信号が同時にハイである場合、これは非給電ESD事象を示すが、NANDゲート66の出力はハイであり、p型トランジスタ86をオフのままにする。フィルタ回路54は、VREFノード電圧が急速に上昇することを防止することになるため、これは、VREFノード電圧をローのままにする。これは、VDDノード電圧が非給電ESD事象の期間にわたってVREFノード電圧を上回ったままになる場合であっても、トリガ回路がESD事象中にオンのままであることを支援することができる。この動作モードでは、VREFノードに対するVDDノード上の過電圧は、給電EOS/ESD事象中と同様にトリガ回路44内で検出され、それゆえ、トリガ信号をより高い電圧レベルに保ち、クランプデバイスがオンになる。1つの実施形態では、VREFノードはインバータ60の入力にも結合される。インバータ60はVDDノード電圧に近いスイッチ点を有することができる。インバータ60の出力はNORゲートゲート58の入力に結合される。これは、トリガ信号電圧が低すぎてNORゲート58を切り替えることができないすなわち、トリガ信号電圧が弱いEOS/ESD事象中などにNORゲート58のスイッチ点よりも低いときに、基準電圧生成器22が依然としてVREFノード電圧を固定することが可能であることを確実にする。VREFノード電圧が、VDDノード電圧よりも概ね閾値電圧だけ、すなわち、大きくスキューしたインバータ60EOS/ESD事象中の事例であり得るようなもののp型トランジスタの閾値電圧だけ低いとき、インバータ60はハイ出力信号を生成し、NORゲート58はロー出力信号を生成する。これはインバータ62の出力をハイ電圧に切り替え、エッジ検出器56は、RCフリーズスタートノード上で電圧パルスを生成し、これがタイマ52を始動させる。これは、フィルタ回路54をタイマ回路のオン時間の継続時間にわたって固定する。図2はタイマ回路52の2つの起動モード、すなわち、一方はVSSノードに対するトリガノード上の電圧レベルを検出するものと、もう一方はVDDノードに対するVREFノード上の電圧レベルを検出するものとを含んでいるが、本発明の他の実施形態は、これら2つのモードのうちの一方のみを使用してもよい。一例として、トリガ検出モードのみが使用される場合、トリガ信号がエッジ検出器56に対する直接入力として提供されることができ、インバータ60および62ならびにNORゲート58は省かれてもよい。別の例として、VREF検出モードのみが使用される場合、インバータ60の出力がエッジ検出器56に対する直接入力として提供されることができ、NORゲート58およびインバータ62は省かれてもよい。さらに別の例として、トリガ回路44によって生成されエッジ検出器56に対する入力として提供される論理信号を利用するタイマ52の異なる起動モードが使用されてもよい。この論理信号は、追加のシグナリングバス図1には示されていないを介してVREF生成器22にとって利用可能となることができ、このシグナリングバスはトリガ回路がEOS/ESD事象を検出するときに、その論理状態を変更することができる。図3は、図1の過電圧保護回路10とともに使用するための例示的なトリガ回路44を示す概略図である。1つの実施形態では、VDD、VSS、トリガ、ブースト、およびVREFと標示されている図3の回路ノードは、それぞれ、VDDバス14、VSSバス20、トリガバス16、ブーストバス12、およびVREFバス18に結合されることができる。トリガ回路44は、ブーストノード電圧とVREFノード電圧との間の比較に基づいてトリガ信号を生成することができる。トリガ回路44はp型トランジスタ102、104、108、112、および116を含むことができる。トリガ回路44はn型トランジスタ106、110、および114をさらに含むことができる。トリガ回路44は、抵抗118をさらに含むことができる。例として、VREFノード電圧は、p型トランジスタ102のゲート端子に結合されることができる。p型トランジスタ102の一方の端子ソース端子はブーストノードに結合されることができる。代替的に、p型トランジスタ102のこの同じ端子がVDDノードに結合されてもよい。p型トランジスタ102の他方の端子はp型トランジスタ104のゲート端子に結合されて、ノードN1を形成することができる。p型トランジスタ104は、コンデンサとして機能するように結合されることができる。具体的には、p型トランジスタ104の2つの端子はブーストノードに結合されることができる。抵抗として機能するように構成されるn型トランジスタ106のゲート端子はブーストノードに結合されることができる。n型トランジスタ106の一方の端子はp型トランジスタ104のゲート端子に結合されることができ、n型トランジスタ106の他方の端子はVSSノードに結合されることができる。p型トランジスタ108およびn型トランジスタ110のゲート端子は互いに結合され、さらにp型トランジスタ104のゲート端子ノードN1に結合されることができる。p型トランジスタ108の一方の端子はブーストノードに結合されることができる。p型トランジスタ108のもう一方の端子は、n型トランジスタ110の端子に結合され、ノードN2を形成する。n型トランジスタ110の他方の端子はVSSノードに結合されることができる。p型トランジスタ108およびn型トランジスタ110は第1のインバータ段を形成することができる。ノードN2において互いに結合されるp型トランジスタ108およびn型トランジスタ110の端子は、さらにp型トランジスタ112およびn型トランジスタ114のゲート端子に結合されることができる。p型トランジスタ112の一方の端子はブーストノードに結合されることができる。n型トランジスタ114の一方の端子はVSSノードに結合されることができる。p型トランジスタ112のもう一方の端子は、n型トランジスタ114のもう一方の端子に結合されることができ、トリガ信号を提供する。p型トランジスタ112およびn型トランジスタ114は第2のインバータ段を形成することができる。p型トランジスタ116のゲート端子はトリガノードに結合されることができる。p型トランジスタ116の一方の端子はVDDノードに結合されることができ、p型トランジスタ116の他方の端子はブーストノードに結合されることができる。抵抗118の一方の端子はトリガノードに結合されることができ、抵抗118の他方の端子はVSSノードに結合されることができる。給電EOS/ESD事象中、ブーストノード電圧がp型トランジスタ102の閾値よりも大きくVREFノード電圧を超える場合、p型トランジスタ102はノードN1をプルアップする。これにより、ノードN1における電圧がプルアップされる。しかしながら、同時に、n型トランジスタ106もオンになり、ノードN1をプルダウンするよう試みる。それにもかかわらず、ブーストノード電圧と、実質的に一定なVREFノード電圧との間の電圧差が増大すると、ノードN1の電圧はプルアップされる。このプルアップされたノードN1の電圧は、ノードN2の電圧をより低くする結果となる。実際には、ノードN1における電圧の上昇が、p型トランジスタ108および112ならびにn型トランジスタ110および114を含む2つの連続するインバータ段を介してトリガ信号をオンにする。トリガ信号はクランプトランジスタ32および42を起動し、VDDノード電圧を、VREFノード電圧とp型トランジスタ102のソース-ゲート電圧との合計である電圧付近に制限する。上記で説明されたように、基準電圧生成器22はEOS/ESD事象中において、VREFノード電圧を所定の電圧例えば、5ボルトに固定したままにする。これはひいては、VDDノード電圧が過度に上昇することを防止する。1つの実施形態では、トリガ回路44は、トリガ信号の大きさが、ブーストノード電圧とVREFノード電圧との間の差に比例することを確実にする。常時オン抵抗バラストデバイスとして構成されることができるp型トランジスタ102およびn型トランジスタ106は、特定の電圧増幅ゲインを有するインバータ段を形成する。同様に、p型トランジスタ108およびn型トランジスタ110ならびにp型トランジスタ112およびn型トランジスタ114も、特定の電圧増幅ゲインを有するインバータ段を形成する。これら3つのインバータ段の複合電圧ゲインは、ブーストノード電圧とVREFノード電圧との間の差の関数としてトリガノードにおける電圧がどれだけ上昇するかを決定する。図1に戻って参照すると、トリガ回路44のオンになる挙動は、ブースト/VDDノード上の電圧がVREFノードを上回って増大することに抵抗するアクティブフィードバックループを、クランプトランジスタの起動により画定し、これは、電流をVDDバス14からVSSバス20に分路することによって、VDDバス電圧の増大を妨げる。このアクティブフィードバックループのゲインは、例えばI/Oパッド24を介して過電圧保護回路10内に注入される所与のレベルのEOS/ESD過負荷電流において、ブーストバス12またはVDDバス14上の電圧がどれだけ上昇し得るかを決定する。トリガノードにおける電圧がブーストノード電圧を下回るとき、p型トランジスタ116はブーストノードをVDDノードにアクティブに結合する。これは、集積回路の通常電源投入動作中、トリガノードにおける電圧がVSSノード電位にありレールクランプがオフであるとき、ブーストノードおよびVDDノードがおよそ同じ電位にあることを確実にする。それゆえ、基準電圧生成器22がフィルタを利用してVDDバス電圧からVREFバス電圧を引き出す図1の実施形態では、VREFバス電圧はフィルタリングされたブーストバス電圧も表す。EOS/ESD事象中、給電または非給電のいずれであっても、トリガ回路に対してより高い供給電圧が提供されることによって、ブーストバス電圧はVDDバス電圧を超えることができ、それゆえ、これによって既に上記で説明されたように、レールクランプをより強くオンにすることが可能であり得る。それゆえ、ブーストバス電圧とVREFバス電圧との間の差を利用してトリガ回路44内にトリガバス電圧を生成しながら、フィルタリングされたVDDバス電圧を使用してVREFバス電圧基準電圧生成器22におけるを生成することが、本発明の好ましい実施形態である。別の実施形態では、VREFバス電圧は、フィルタリングされたVDDバス電圧の代わりに、フィルタリングされたブーストバス電圧から生成されてもよい。さらに別の実施形態では、VDDバス電圧とVREFバス電圧との間の差がブーストバス電圧とVREFバス電圧との間の差の代わりに使用されてトリガバス電圧が生成されてもよい。図3のトリガ回路44は非給電ESD事象も検出することができ、結果として、トリガノードにおける電圧が増大することによってレールクランプをオンにすることができる。p型トランジスタ104は容量性デバイスとして構成され、n型トランジスタ106は抵抗デバイスとして構成される。トランジスタ104および106はともに、出力ノードN1を用いてRCフィルタ段を形成する。このRCフィルタ段は、RCフィルタ段に結合されるインバータ段と組み合わさって、スルーレートslewrate検出回路を形成する。非給電ESD事象中、トリガ回路は、ブーストノード電圧に対応する波形のスルーレートが、指定の最小ESDスルーレートを超える場合にのみオンになることができる。指定された最小ESDスルーレートは、RCフィルタ段のRC時定数によって決定し得る。給電および非給電EOS/ESD事象の両方を検出することができるとともに、相当量の必要な回路要素をこれら2つの異なる事象タイプのために組み合わせるトリガ回路を有することは、利点をもたらしうる。図3に示されるトリガ回路44は、2つの別個のトリガ回路給電EOS/ESD事象を検出するための1つ、非給電EOS/ESD事象を検出するためのもう1つよりも、集積回路上において小さいレイアウト面積内に実装されることができる。同様のレイアウト面積の利点は、本発明の特定の例において、レールクランプトランジスタ32および42ならびにダイオード26、28、30、36、38、および40が給電および非給電EOS/ESD事象の両方に対する保護のために利用されるという事実からも生じ得る。図4は、別の例示的な過電圧保護回路140のブロック図である。過電圧保護回路10と同様に、過電圧保護回路140は、過電圧保護のためのさまざまな構成要素を含む。過電圧保護回路140は過電圧保護回路10と同じ構成要素をいくつか有する。共通の構成要素は、図1~図3に関連して既に説明されているため、詳細には説明されない。例として、過電圧保護回路140は、図1および図2に関連して上記で説明されている基準電圧生成器22を含む。加えて、過電圧保護回路140は、トリガ回路142および144を含む。トリガ回路142および144は、図3に関連して上記で説明されたトリガ回路44と同様に実装されることができる。この実施形態では、クランプトランジスタ32および42の各々はそれ自体の対応するトリガ回路を有する。従って、例えば、トリガ回路142はクランプトランジスタ32にトリガ信号を提供し、トリガ回路144はクランプトランジスタ42にトリガ信号を提供する。図示されるように、各トリガ回路は、それぞれのクランプトランジスタ32および42のゲート端子に結合されるトリガ信号を提供する。過電圧保護回路140の動作に関して、この回路は過電圧保護回路10と同様に動作する。図4はそれ自体のそれぞれのトリガ回路を有する各クランプトランジスタを示しているが、一群のクランプトランジスタがトリガ回路を共有してもよい。本発明の好ましい実施形態では、本明細書において示されている回路内で使用されているトランジスタは、それらのボディウェル端子が電源に結合されているものと想定される。具体的には、n型トランジスタは、それらのボディ端子がVSSバスに結合されているものと想定され、一方でp型トランジスタは、それらのボディ端子がVDDバスまたはブーストバスに結合されているものと想定される。他の実施形態では、ボディ端子は内部回路ノードに結合されてもよく、または本明細書には示されていないバイアス回路によってアクティブにバイアスされてもよい。本発明を実装する装置は、大部分について、当業者に既知の電子コンポーネントおよび回路から成っているため、本発明の基礎となる概念の理解および評価のために、ならびに本発明の教示を分かりにくくせず当該教示から注意を逸らさせないために、回路の詳細は上記で例示されているように必要と考えられる範囲を超えては説明されない。本明細書において描写されている回路は例示にすぎないことは理解されたい。要約すると、ただし依然として明確な意味で、同じ機能を達成するための構成要素の任意の構成が、所望の機能が達成されるように効果的に関連付けられる。従って、本明細書における、特定の機能を達成するために結合される任意の2つの構成要素は互いに関連付けられるとみなすことができ、それによって、中間の構成要素またはアーキテクチャにかかわりなく、所望の機能が達成される。同様に、そのように関連付けられる任意の2つの構成要素も、所望の機能を達成するために互いに動作可能に接続されているまたは動作可能に結合されているとみなすことができる。さらに、上述の動作の機能間の境界は例示にすぎないことを当業者は認識する。複数の動作の機能を単一の動作に組み合わせることができ、かつ/または単一の動作の機能を追加の動作に分散させることができる。その上、代替的な実施形態は、特定の動作について複数の段階を含んでもよく、その動作の順序はさまざまな他の実施形態においては変更してもよい。本明細書において、具体的な実施形態を参照して本発明を説明したが、添付の特許請求の範囲に明記されているような本発明の範囲から逸脱することなくさまざまな改変および変更を為すことができる。従って、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。本明細書において使用される場合、結合されているという用語は、直接結合に限定されるようには意図されていない。さらに、本明細書において使用される場合、1つaまたはanという用語は、1つまたは2つ以上として定義される。さらに、特許請求の範囲における少なくとも1つのおよび1つまたは複数ののような前置きの語句の使用は、不定冠詞1つのaまたはanによる別の請求項要素の導入が、このように導入された請求項要素を含む任意の特定の請求項を、たとえ同じ請求項が前置きの語句1つまたは複数のまたは少なくとも1つのおよび1つのaまたはanのような不定冠詞を含む場合であっても、1つだけのこのような要素を含む発明に限定することを暗示するように解釈されるべきではない。同じことが、定冠詞の使用についても当てはまる。別途記載されない限り、第1のおよび第2ののような用語は、そのような用語が説明する要素間で適宜区別するように使用される。従って、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。