第1の接続端子と、第2の接続端子と、一方の端子が前記第1の接続端子に接続され、他方の端子が前記第2の接続端子に接続される第1の抵抗素子と、一方の端子が前記第1の抵抗素子の一方の端子に接続される第2の抵抗素子と、一方の端子が前記第1の抵抗素子の他方の端子に接続される第3の抵抗素子と、第1の電流源と、第2の電流源と、ソースが前記第2の抵抗素子の他方の端子に接続され、ドレインが前記第1の電流源に接続され、前記ドレインの電圧が前記第1の電流源に流れる電流に応じた値に設定される第1の電界効果トランジスタと、前記第1の電界効果トランジスタと同じ導電型であり、ソースが前記第3の抵抗素子の他方の端子に接続され、ドレイン及びゲートが前記第1の電界効果トランジスタのゲート及び前記第2の電流源に接続され、前記ゲート及び前記ドレインの電圧が前記第2の電流源に流れる電流に応じた値に設定される第2の電界効果トランジスタと、前記第1の電界効果トランジスタと同じ導電型であり、ソースが前記第2の電界効果トランジスタのソースに接続され、ゲートが前記第1の電界効果トランジスタのドレインに接続され、ドレインの電圧が信号として出力される第3の電界効果トランジスタと、一方の端子が前記第3の電界効果トランジスタのドレインに接続され、他方の端子には、単位電圧が入力される第4の抵抗素子と、を備える電流検出回路。請求項1の電流検出回路において、前記第1の電界効果トランジスタ乃至前記第3の電界効果トランジスタは、P型トランジスタであり、前記単位電圧は、低電源電圧である電流検出回路。請求項1の電流検出回路において、前記第1の電界効果トランジスタ乃至前記第3の電界効果トランジスタは、N型トランジスタであり、前記単位電圧は、高電源電圧である電流検出回路。従来の電界効果トランジスタを用いた差動増幅回路を備える電流検出回路は、検出可能な電流の範囲が低いといった問題があった。例えば、従来の電界効果トランジスタを用いた差動増幅回路を備える電流検出回路は、検出する電流を電圧に変換し、変換した電圧を入力信号として差動増幅回路における差動対である電界効果トランジスタのゲートに入力する構成であった。このため、出力信号の電圧値の範囲は、入力信号の電圧の値によらず、ソースに入力される電圧値の範囲内である。よって、差動対であるトランジスタのゲートに入力される電圧の値が電源電圧以上又は基準電位以下であっても、出力電圧が一定の値に収束してしまい、2つの素子の間に流れる電流を正確に検出できなかった。本発明の一態様では、検出可能な電流の範囲を拡大させることを課題の一つとする。本発明の一態様では、電流検出回路に備えられた差動増幅回路において、トランジスタのゲートではなく、ソースに信号を入力することにより、ソースに入力される電圧が電源電圧以上又は基準電位以下であっても、電流の検出を可能にする。本発明の一態様は、第1の接続端子と、第2の接続端子と、一方の端子が第1の接続端子に接続され、他方の端子が第2の接続端子に接続される第1の抵抗素子と、一方の端子が第1の抵抗素子の一方の端子に接続される第2の抵抗素子と、一方の端子が第1の抵抗素子の他方の端子に接続される第3の抵抗素子と、第1の電流源と、第2の電流源と、ソースが第2の抵抗素子の他方の端子に接続され、ドレインが第1の電流源に接続され、ドレインの電圧が第1の電流源に流れる電流に応じた値に設定される第1の電界効果トランジスタと、第1の電界効果トランジスタと同じ導電型であり、ソースが第3の抵抗素子の他方の端子に接続され、ドレイン及びゲートが第1の電界効果トランジスタのゲート及び第2の電流源に接続され、ゲート及びドレインの電圧が第2の電流源に流れる電流に応じた値に設定される第2の電界効果トランジスタと、第1の電界効果トランジスタと同じ導電型であり、ソースが第2の電界効果トランジスタのソースに接続され、ゲートが第1の電界効果トランジスタのドレインに接続され、ドレインの電圧が信号として出力される第3の電界効果トランジスタと、一方の端子が第3の電界効果トランジスタのドレインに接続され、他方の端子には、単位電圧が入力される第4の抵抗素子と、を備える電流検出回路である。本発明の一態様により、検出可能な電流の範囲を拡大させることができる。本発明を説明するための実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態の内容を互いに置き換えることができる。また、第1、第2などの序数を用いた用語は、構成要素の混同を避けるために付しており、各構成要素は、序数に限定されない。実施の形態1本実施の形態では、電流検出回路の例について説明する。まず、本実施の形態における電流検出回路の構成例について、図1を用いて説明する。図1は、本実施の形態における電流検出回路の構成例を示す図である。図1に示す電流検出回路は、抵抗素子111と、抵抗素子112と、抵抗素子113と、トランジスタ114と、トランジスタ115と、電流源CSともいう116と、電流源117と、トランジスタ118と、抵抗素子119と、を備える。なお、電流検出回路において、トランジスタは、2つの端子と、印加される電圧により該2つの端子の間に流れる電流を制御する電流制御端子と、を有する。なお、トランジスタに限らず、素子において、互いの間に流れる電流が制御される端子を電流端子ともいい、2つの電流端子のそれぞれを第1の電流端子及び第2の電流端子ともいう。また、電流検出回路において、トランジスタとしては、電界効果トランジスタを用いることができる。電界効果トランジスタの場合、第1の電流端子は、ソース及びドレインの一方であり、第2の電流端子は、ソース及びドレインの他方であり、電流制御端子は、ゲートである。また、電流検出回路において、抵抗素子は、2つの端子の間に電流が流れる。そこで抵抗素子が有する2つの端子のうち、一方の端子を第1の抵抗端子ともいい、他方の端子を第2の抵抗端子ともいう。抵抗素子111の第1の抵抗端子は、接続端子T11に接続され、抵抗素子111の第2の抵抗端子は、接続端子T12に接続される。抵抗素子111は、第1の抵抗端子及び第2の抵抗端子の間に電流が流れると、該電流を電圧に変換する機能を有する。抵抗素子111をシャント抵抗ともいう。抵抗素子111の抵抗値は、抵抗素子112、抵抗素子113、及び抵抗素子119のそれぞれの抵抗値より小さいことが好ましい。なお、一般的に電圧とは、ある二点間における電位の差電位差ともいうのことをいう。しかし、電圧及び電位の値は、回路図などにおいていずれもボルトVで表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位基準電位ともいうとの電位差を、該一点の電圧として用いる場合がある。抵抗素子112の第1の抵抗端子は、抵抗素子111の第1の抵抗端子に接続される。なお、抵抗素子112の第1の抵抗端子及び抵抗素子111の第1の抵抗端子の接続箇所をノードN11ともいう。抵抗素子113の第1の抵抗端子は、抵抗素子111の第2の抵抗端子に接続される。なお、抵抗素子113の第1の抵抗端子及び抵抗素子111の第2の抵抗端子の接続箇所をノードN12ともいう。電流源116及び電流源117は、例えばトランジスタを用いて構成される。例えば、参照電流源と、トランジスタを用いたカレントミラー回路と、を用いて電流源116及び電流源117を構成することができる。トランジスタ114のソースは、抵抗素子112の第2の抵抗端子に接続され、トランジスタ114のドレインは、電流源116に接続される。なお、トランジスタ114のソースと抵抗素子112の第2の抵抗端子の接続箇所をノードN13ともいう。また、トランジスタ114のドレインの電圧の値は、電流源116に流れる電流に応じて設定される。トランジスタ115のソースは、抵抗素子113の第2の抵抗端子に接続され、トランジスタ115のドレインは、トランジスタ114のゲート、トランジスタ115のゲート、及び電流源117に接続される。トランジスタ115のドレインの電圧の値は、電流源117に流れる電流に応じて設定される。トランジスタ118のソースは、トランジスタ115のソースに接続され、トランジスタ118のゲートは、トランジスタ114のドレインに接続される。なお、トランジスタ118のソースと、抵抗素子113の第2の抵抗端子及びトランジスタ115のソースの接続箇所をノードN14ともいう。また、トランジスタ118のドレインの電圧は、電流検出回路における出力信号の電圧電圧Voutともいうとなり、出力信号として出力される。なお、トランジスタ114、トランジスタ115、及びトランジスタ118の極性は、同じである。また、トランジスタ114、トランジスタ115、及びトランジスタ118としては、チャネルが形成され、例えば非晶質半導体、微結晶半導体、多結晶半導体、又は単結晶半導体を含む層を含むトランジスタを用いることができる。チャネルが形成される半導体層としては、例えば元素周期表における第14族の半導体シリコンなどを含有する半導体層を用いることができる。また、電流検出回路において、N型トランジスタを用いて電流検出回路を構成する場合には、該N型トランジスタとして、チャネルが形成される酸化物半導体層を含むトランジスタを用いることができる。N型トランジスタとしては、例えば高純度化することにより、真性I型ともいう、又は実質的に真性にさせた酸化物半導体層を有するトランジスタを用いることができる。抵抗素子119の第1の抵抗端子は、トランジスタ118のドレインに接続され、抵抗素子119の第2の抵抗端子には、電圧Vcが入力される。電圧Vcの値は、例えばトランジスタ114、トランジスタ115、及びトランジスタ118の極性に応じて適宜設定される。図1に示す電流検出回路では、トランジスタ114及びトランジスタ115を用いて差動増幅回路が構成される。次に、図1に示す電流検出回路の駆動方法例について説明する。なお、ここでは、トランジスタ114、トランジスタ115、及びトランジスタ118をP型トランジスタとし、電圧Vcを低電源電圧Vssとして説明する。トランジスタ114、トランジスタ115、及びトランジスタ118をP型トランジスタとし、電圧Vcを低電源電圧Vssにすることにより、電流検出回路における差動増幅回路に電源電圧以上の電圧が入力される場合であっても、電流を検出することができる。また、ここでは、トランジスタの特性ばらつきは無いとする。高電源電圧Vddは、相対的に低電源電圧Vssより高い値の電圧であり、低電源電圧Vssは、相対的に高電源電圧Vddより低い値の電圧である。図1に示す電流検出回路では、接続端子T12から接続端子T11に電流が流れる。すると、抵抗素子111における第2の抵抗端子から第1の抵抗端子に電流が流れる。このとき、ノードN11の電圧を電圧VAとし、ノードN12の電圧を電圧VBとすると、電圧VAは、抵抗素子111による電圧降下により電圧VBが変化した値になる。さらに、ノードN13の電圧電圧VN13ともいうは、電圧VAと、抵抗素子112の抵抗抵抗R112ともいうと、トランジスタ114のソース及びドレイン、並びに電流源116を介して流れる電流電流Iaともいうと、に応じた値になる。すなわち、VN13=VA-R112×Iaになる。また、ノードN14の電圧電圧VN14ともいうは、電圧VBと、抵抗素子113の抵抗抵抗R113ともいうと、トランジスタ115のソース及びドレイン、並びに電流源117を介して流れる電流電流Ibともいうと、トランジスタ118のソース及びドレイン、並びに抵抗素子119を介して流れる電流Icともいうと、に応じた値になる。すなわち、VN14=VB-R113IbIcになる。図1に示す電流検出回路において、トランジスタ114、トランジスタ115、電流源116、及び電流源117を用いて構成される差動増幅回路は、1つの入力であるノードN14と出力トランジスタ118のドレインがトランジスタ118のソース及びドレインを介して導通状態になることにより、負帰還を形成する。よって、上記差動増幅回路の入力であるノードN13及びノードN14は、仮想短絡が成り立ち、ノードN13の電圧及びノードN14の電圧は等しく、VA-R112×Ia=VB-R113IbIcになる。従って、Ic=1/R113VB-VA-Vxとなる。このとき、電圧Vxは、抵抗R112及び電流Iaの積及び抵抗値R113及び電流Ibの積に差がある場合に生じるオフセット電圧であり、Vx=R113×Ib-R112×Iaで表すことができる。さらに、電圧Voutは、抵抗素子119の抵抗抵抗R119ともいう及び電流Icにより設定される。すなわち、Vout=R119/R113VB-VA-Vxになる。よって、電圧Voutは、抵抗素子111に流れる電流の値に応じた値になるため、電圧Voutの値から抵抗素子111に流れる電流を検出することができる。次に、図1に示す電流検出回路の他の駆動方法例について説明する。なお、ここでは、トランジスタ114、トランジスタ115、及びトランジスタ118をN型トランジスタとし、電圧Vcを高電源電圧Vddとして説明する。トランジスタ114、トランジスタ115、及びトランジスタ118をN型トランジスタとし、電圧Vcを高電源電圧Vddにすることにより、電流検出回路における差動増幅回路に基準電位以下の電圧が入力される場合であっても、電流を検出することができる。また、ここでは、トランジスタの特性ばらつきは無いとする。図1に示す電流検出回路では、接続端子T11から接続端子T12に電流が流れる。すると、抵抗素子111の第1の抵抗端子から第2の抵抗端子に電流が流れる。ノードN11の電圧を電圧VAとし、ノードN12の電圧を電圧VBとすると、電圧VBは、抵抗素子111による電圧降下により電圧VAが変化した値になる。さらに、電圧VN13は、電圧VAと、抵抗R112と、電流Iaと、に応じた値になる。すなわち、VN13=VAR112×Iaになる。また、電圧VN14は、電圧VBと、抵抗R113と、電流Ibと、電流Icと、に応じた値になる。すなわち、VN14=VBR113IbIcになる。図1に示す電流検出回路において、トランジスタ114、トランジスタ115、電流源116、及び電流源117を用いて構成される差動増幅回路は、1つの入力であるノードN14と出力トランジスタ118のドレインがトランジスタ118のソース及びドレインを介して導通状態になることにより、負帰還を形成する。よって、上記差動増幅回路の入力であるノードN13及びノードN14は、仮想短絡が成り立ち、ノードN13の電圧及びノードN14の電圧は等しく、VAR112×Ia=VBR113IbIcになる。さらに、Ic=1/R113VA-VB-Vxとなる。このとき、電圧Vxは、抵抗R112及び電流Iaの積及び抵抗R113及び電流Ibの積に差がある場合に生じるオフセット電圧であり、Vx=R113×Ib-R112×Iaで表すことができる。さらに、電圧Voutは、高電源電圧Vddから、抵抗R119及び電流Icにより設定される値を引いた値になる。すなわち、Vout=Vdd-R119/R113VB-VA-Vxになる。よって、電圧Voutは、抵抗素子111に流れる電流の値に応じた値になるため、抵抗素子111に流れる電流を検出することができる。図1を用いて説明したように、本実施の形態における電流検出回路の一例は、シャント抵抗としての機能を有する抵抗素子、差動増幅回路における差動対となる2つの電界効果トランジスタ、及び電流源を備え、2つの接続端子の間に流れる電流の一部を抵抗素子により電圧に変換し、該電圧を信号として差動増幅回路における差動対となる電界効果トランジスタのソースに入力し、該電界効果トランジスタのソースに入力される電圧に応じて出力信号の電圧の値が設定される構成である。上記構成では、電流源により電界効果トランジスタのゲートの電圧を自由に設定することができる。よって、上記構成にすることにより、差動増幅回路における差動対となる電界効果トランジスタのソースに入力される電圧が例えば電源電圧以上又は接地電位以下の場合であっても、該電界効果トランジスタのソースに入力される電圧に応じた出力信号の電圧の値を設定することができるため、検出可能な電流の範囲を拡大させることができる。実施の形態2本実施の形態では、上記実施の形態における電流検出回路に適用可能な電流源の例について説明する。本実施の形態における電流源の構成例について、図2を用いて説明する。図2は、本実施の形態における電流源の回路構成例を示す回路図である。図2に示す電流源は、トランジスタ121と、トランジスタ122と、参照電流源123と、を備える。トランジスタ121は、P型トランジスタである。トランジスタ121のソースは、高電源電圧Vddが入力され、トランジスタ121のドレインは、トランジスタ121のゲートに接続される。トランジスタ121は、カレントミラー回路における参照用トランジスタとしての機能を有する。トランジスタ122は、P型トランジスタである。トランジスタ122のソースは、高電源電圧Vddが入力され、トランジスタ122のゲートは、トランジスタ121のゲートに接続される。トランジスタ122は、カレントミラー回路における出力用トランジスタとしての機能を有する。参照電流源123は、第1の電流端子及び第2の電流端子を有する。参照電流源123の第1の電流端子は、トランジスタ121のドレインに接続され、参照電流源123の第2の電流端子には、低電源電圧Vssが入力される。なお、トランジスタ121及びトランジスタ122としては、チャネルが形成され、例えば非晶質半導体、微結晶半導体、多結晶半導体、又は単結晶半導体を含む層を含むトランジスタを用いることができる。チャネルが形成される半導体層としては、例えば元素周期表における第14族の半導体シリコンなどを含有する半導体層を用いることができる。次に、図2に示す電流源の駆動方法例について説明する。図2に示す電流源の駆動方法例では、トランジスタ121のソース及びドレイン、並びに参照電流源123の第1の電流端子及び第2の電流端子を介して電流が流れると、トランジスタ121のゲートの電圧とトランジスタ122のゲートの電圧が等しくなるため、トランジスタ122のソース及びドレインを介して電流が流れる。トランジスタ122のソース及びドレインを介して流れる電流は、電源電圧及び参照電流源123を介して流れる電流に応じて設定される。図2を用いて説明したように、本実施の形態における電流源は、参照電流源及びカレントミラー回路を備える構成である。上記構成にすることにより、所望の値の電流が流れる電流源を構成することができる。また、出力用トランジスタを複数段にすることにより、所望の値の電流を複数流すことが可能な電流源を構成することもできる。実施の形態3本実施の形態では、上記実施の形態における電流検出回路に適用可能なトランジスタの例について説明する。上記実施の形態を用いて説明した電流検出回路において、トランジスタとしては、例えばチャネルが形成され、元素周期表における第14族の半導体シリコンなどを含有する半導体層を含むトランジスタを用いることができる。なお、チャネルが形成される層をチャネル形成層ともいう。なお、上記半導体層は、単結晶半導体層、多結晶半導体層、微結晶半導体層、又は非晶質半導体層でもよい。また、上記実施の形態を用いて説明した電流検出回路において、N型トランジスタを用いて電流検出回路を構成する場合には、該N型トランジスタとして、チャネルが形成される酸化物半導体層を含むトランジスタを用いることができる。N型トランジスタとしては、例えば高純度化することにより、真性I型ともいう、又は実質的に真性にさせた酸化物半導体層を有するトランジスタを用いることができる。酸化物半導体層を高純度化させることにより、酸化物半導体層のキャリア濃度を1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満にすることができ、温度変化による特性変化を抑制することができる。また、上記構造にすることにより、チャネル幅1μmあたりのオフ電流を10aA1×10-17A以下にすること、チャネル幅1μmあたりのオフ電流を1aA1×10-18A以下、さらにはチャネル幅1μmあたりのオフ電流を10zA1×10-20A以下、さらにはチャネル幅1μmあたりのオフ電流を1zA1×10-21A以下、さらにはチャネル幅1μmあたりのオフ電流を100yA1×10-22A以下にすることができる。トランジスタのオフ電流は、低ければ低いほどよいが、本実施の形態におけるトランジスタのオフ電流の下限値は、約10-30A/μmであると見積もられる。また、N型トランジスタとして、上記酸化物半導体層を含むトランジスタを用い、P型トランジスタとして、元素周期表における第14族の半導体シリコンなどを含有する半導体層を含むトランジスタを用いてもよい。上記元素周期表における第14族の半導体を含有する半導体層を含むトランジスタの構造例について図3を用いて説明する。図3は、本実施の形態におけるトランジスタの構造例を示す図であり、図3Aが上面模式図であり、図3Bが図3Aにおける線分A-Bの断面模式図である。図3に示すトランジスタは、トップゲート構造のトランジスタの一つである。なお、上記実施の形態の電流検出回路におけるトランジスタとしては、ボトムゲート構造のトランジスタを用いることもできる。図3に示すトランジスタは、導電層501と、絶縁層502と、半導体層503と、導電層505と、導電層506と、を含む。半導体層503は、絶縁層547を介して基板500の上に設けられる。絶縁層502は、半導体層503を介して絶縁層547の上に設けられる。なお、半導体層503の全てが絶縁層502及び絶縁層547に覆われる構造にしてもよい。上記構造にすることにより、半導体層503への不純物の侵入を抑制することができる。導電層501は、絶縁層502を介して半導体層503の一部に重畳する。導電層505及び導電層506のそれぞれは、半導体層503に電気的に接続される。例えば、絶縁層502と導電層501の上に設けられた絶縁層504を介して半導体層503まで貫通する開口部により、導電層505及び導電層506のそれぞれは、半導体層503に電気的に接続される。さらに、図3に示す各構成要素について説明する。基板500としては、例えばガラス基板、石英基板、半導体基板、又はプラスチック基板を用いることができる。導電層501は、トランジスタのゲートとしての機能を有する。なお、トランジスタのゲートとしての機能を有する導電層をゲート電極又はゲート配線ともいう。導電層501としては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層501に適用可能な材料の層の積層により、導電層501を構成することもできる。絶縁層502は、トランジスタのゲート絶縁層としての機能を有する。絶縁層502としては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層502に適用可能な材料の層の積層により絶縁層502を構成することもできる。絶縁層547は、基板500からの不純物元素の拡散を防止する下地層としての機能を有する。絶縁層547としては、例えば絶縁層502に適用可能な材料の層を用いることができる。また、絶縁層502に適用可能な材料の層の積層により絶縁層547を構成してもよい。半導体層503は、トランジスタのチャネルが形成される層チャネル形成層ともいうとしての機能を有する。半導体層503は、一対の不純物領域が設けられ、不純物領域の間にチャネル形成領域を含む。不純物領域は、N型の導電型を付与する不純物元素又はP型の導電型を付与する不純物元素を含む領域である。また、不純物元素の濃度が異なる複数の不純物領域を設けてもよい。このとき、相対的に不純物元素の濃度の低い領域を低濃度不純物領域という。低濃度不純物領域を設けることにより局所的な電界の集中を抑制することができる。半導体層503としては、例えば非晶質半導体、微結晶半導体、多結晶半導体、又は単結晶半導体を含む層を用いることができる。半導体層503としては、例えば元素周期表における第14族の半導体シリコンなどを含有する半導体層を用いることができる。絶縁層504としては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層504に適用可能な材料の層の積層により絶縁層504を構成することもできる。導電層505及び導電層506は、トランジスタのソース又はドレインとしての機能を有する。なお、トランジスタのソースとしての機能を有する導電層をソース電極又はソース配線ともいい、トランジスタのドレインとしての機能を有する導電層をドレイン電極又はドレイン配線ともいう。導電層505及び導電層506としては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層505及び導電層506に適用可能な材料の層の積層により、導電層505及び導電層506を構成することもできる。また、導電層505及び導電層506としては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、又は酸化インジウム酸化亜鉛合金を用いることができる。なお、導電層505及び導電層506に適用可能な導電性の金属酸化物は、酸化シリコンを含んでいてもよい。例えば、スパッタリング法などを用いて導電層505及び導電層506に適用可能な材料の膜を形成し、該膜の一部をエッチングすることにより導電層505及び導電層506を形成することができる。絶縁層507としては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層507に適用可能な材料の層の積層により絶縁層507を構成することもできる。次に、図3に示すトランジスタの作製方法例について説明する。まず、基板500を準備し、基板500の上に絶縁層547を形成する。例えば、スパッタリング法又はCVD法などを用いて絶縁層547に適用可能な材料の膜を形成することにより絶縁層547を形成することができる。次に、絶縁層547の上に半導体層503を形成する。例えば、スパッタリング法又はCVD法などを用いて半導体層503に適用可能な材料の膜を形成し、該膜の一部をエッチングすることにより半導体層503を形成することができる。なお、本実施の形態のトランジスタにおいて、膜の一部をエッチングして層を形成する場合、例えば、フォトリソグラフィ工程により膜の一部の上にレジストマスクを形成し、レジストマスクを用いて膜をエッチングすることにより、層を形成することができる。なお、この場合、層の形成後にレジストマスクを除去する。また、多結晶半導体膜を用いて半導体層503を形成する場合、例えば非晶質半導体膜を公知の技術固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法などを用いて結晶化することにより多結晶半導体膜を形成することができる。また、単結晶半導体層を用いて半導体層503を形成する場合には、例えばSOISiliconOnInsulator基板を用いて半導体層503を形成することもできる。SOI基板としては、公知のSOI基板を用いればよく、その作製方法や構造は、特に限定されない。SOI基板としては、代表的にはSIMOX基板や貼り合わせ基板が挙げられる。また、貼り合わせ基板の例として、ELTRAN登録商標、UNIBOND登録商標、スマートカット登録商標等が挙げられる。例えば、単結晶シリコン基板に酸素イオンを注入し、1300°C以上で熱処理して埋め込み酸化物層を形成することにより、表面にシリコン層を形成し、SIMOX基板を作製することができる。シリコン層は、埋め込み酸化物層により、単結晶シリコン基板と絶縁分離されている。また、埋め込み酸化物層形成後に、さらに熱酸化するITOXInternalThermalOxidation-SIMOXと呼ばれる技術を用いてSIMOX基板を形成することもできる。また、酸化物層を介して2枚の単結晶シリコン基板第1単結晶シリコン基板、第2単結晶シリコン基板を貼り合わせ、一方の単結晶シリコン基板を貼り合わせた面ではない方の面から単結晶シリコン基板を薄くすることにより、貼り合わせ基板を形成することができる。このとき、一方の基板ここでは第1単結晶シリコン基板を熱酸化して酸化物層を形成することができる。また、接着剤を用いずに2枚の単結晶シリコン基板を直接貼り合わせることができる。また、2枚の単結晶シリコン基板を貼り合わせることに限らず、ガラス基板などの絶縁表面を有する基板と、単結晶シリコン基板とを貼り合わせて貼り合わせ基板を作製してもよい。次に、半導体層503を介して絶縁層547の上に絶縁層502を形成する。例えば、スパッタリング法又はCVD法などを用いて絶縁層502に適用可能な材料の膜を形成することにより絶縁層502を形成することができる。次に、絶縁層502を介して半導体層503に重畳するように導電層501を形成する。例えば、スパッタリング法を用いて導電層501に適用可能な材料の膜を形成し、該膜の一部をエッチングすることにより導電層501を形成することができる。次に、半導体層503の一部に不純物領域を形成する。例えば、導電層501をマスクとしてN型の導電型を付与する不純物元素又はP型の導電型を付与する不純物元素を半導体層503に添加することにより不純物領域を形成することができる。次に、導電層501の上に絶縁層504を形成する。例えば、スパッタリング法又はCVD法などを用いて絶縁層504に適用可能な材料の膜を形成することにより絶縁層504を形成することができる。次に、絶縁層502及び絶縁層504を貫通する開口部を複数形成する。次に、絶縁層504の上に、開口部を介して半導体層503における一対の不純物領域の一方に接する導電層505を形成し、絶縁層504の上に、開口部を介して半導体層503における一対の不純物領域の他方に接する導電層506を形成する。例えば、スパッタリング法を用いて導電層505及び導電層506に適用可能な材料の膜を形成し、該膜の一部をエッチングすることにより導電層505及び導電層506を形成することができる。次に、絶縁層504、導電層505、及び導電層506の上に絶縁層507を形成する。例えば、スパッタリング法又はCVD法などを用いて絶縁層507に適用可能な材料の膜を形成することにより絶縁層507を形成することができる。図3を用いて説明したように、本実施の形態におけるトランジスタの一例は、チャネルが形成され、元素周期表における第14族の半導体シリコンなどを含有する半導体層を含む構成である。上記構成のトランジスタを用いて上記実施の形態に示す電流検出回路を構成することができる。実施の形態4本実施の形態では、電源電圧以上の電圧が入力される場合にも電流の検出が可能な電流検出回路の例について説明する。まず、本実施の形態における電流検出回路の構成例について図4を用いて説明する。図4は、本実施の形態における電流検出回路の構成例を示す図である。図4に示す電流検出回路は、給電素子211と、抵抗素子212と、抵抗素子213と、抵抗素子214と、抵抗素子215と、トランジスタ216と、トランジスタ217と、トランジスタ218と、抵抗素子219と、トランジスタ221と、参照電流源222と、容量素子223と、容量素子224と、トランジスタ225と、トランジスタ226と、トランジスタ227と、トランジスタ228と、トランジスタ229と、トランジスタ231と、トランジスタ232と、トランジスタ233と、トランジスタ234と、トランジスタ241と、トランジスタ242と、トランジスタ243と、トランジスタ244と、を備える。なお、電流検出回路において、容量素子は、第1の容量電極、第2の容量電極、並びに第1の容量電極及び第2の容量電極に重畳する誘電体層を含む。容量素子は、第1の容量電極及び第2の容量電極の間に印加される電圧に応じて電荷が蓄積される。給電素子211は、正極及び負極を有する。給電素子211の負極には、基準電位である接地電位電位GNDともいうが入力される。給電素子211としては、例えば光電変換装置などを用いることができる。抵抗素子212は、可変抵抗である。抵抗素子212の第1の抵抗端子には、接地電位が入力される。抵抗素子212の抵抗値は、抵抗素子213に流す電流量に応じて適宜設定される。抵抗素子213の第1の抵抗端子は、抵抗素子212の第2の抵抗端子に接続され、抵抗素子213の第2の抵抗端子は、給電素子211の正極に接続される。抵抗素子214の第1の抵抗端子は、抵抗素子213の第1の抵抗端子に接続される。抵抗素子215の第1の抵抗端子は、抵抗素子213の第2の抵抗端子に接続される。トランジスタ216は、P型トランジスタである。トランジスタ216のソースは、抵抗素子214の第2の抵抗端子に接続される。トランジスタ217は、P型トランジスタである。トランジスタ217のソースは、抵抗素子215の第2の抵抗端子に接続され、トランジスタ217のゲートは、トランジスタ217のドレイン及びトランジスタ216のゲートに接続される。トランジスタ218は、P型トランジスタである。トランジスタ218のソースは、トランジスタ217のソースに接続され、トランジスタ218のゲートは、トランジスタ216のドレインに接続される。トランジスタ218のドレインの電圧が電流検出回路の出力信号の電圧になる。抵抗素子219の第1の抵抗端子は、トランジスタ218のドレインに接続され、抵抗素子219の第2の抵抗端子には、低電源電圧Vssが入力される。トランジスタ221は、P型トランジスタである。トランジスタ221のソースには、高電源電圧Vddが入力され、トランジスタ221のドレインは、トランジスタ221のゲートに接続される。参照電流源222は、第1の電流端子及び第2の電流端子を有し、参照電流源222の第1の電流端子は、トランジスタ221のドレインに接続され、参照電流源222の第2の電流端子には、低電源電圧Vssが入力される。参照電流源222は、第1の電流端子から第2の電流端子へ電流が流れる。容量素子223の第1の容量電極には、高電源電圧Vddが入力され、容量素子223の第2の容量電極には、低電源電圧Vssが入力される。なお、必ずしも容量素子223を設けなくてもよいが、容量素子223を設けることにより、入力される電源電圧の値を安定させることができる。容量素子224の第1の容量電極には、高電源電圧Vddが入力され、容量素子224の第2の容量電極は、トランジスタ221のゲートに接続される。なお、必ずしも容量素子224を設けなくてもよいが、容量素子224を設けることにより、入力される電源電圧の値を安定させることができる。トランジスタ225は、P型トランジスタである。トランジスタ225のソースには、高電源電圧Vddが入力され、トランジスタ225のゲートは、トランジスタ221のゲートに接続される。トランジスタ226は、N型トランジスタである。トランジスタ226のドレインは、トランジスタ225のドレインに接続される。トランジスタ227は、N型トランジスタである。トランジスタ227のドレインは、トランジスタ226のソースに接続され、トランジスタ227のソースには、低電源電圧Vssが入力され、トランジスタ227のゲートは、トランジスタ225のドレインに接続される。トランジスタ228は、P型トランジスタである。トランジスタ228のソースには、高電源電圧Vddが入力され、トランジスタ228のゲートは、トランジスタ221のゲートに接続される。トランジスタ229は、N型トランジスタである。トランジスタ229のドレインは、トランジスタ228のドレインに接続され、トランジスタ229のソースには、低電源電圧Vssが入力され、トランジスタ229のゲートは、トランジスタ226のソースに接続される。なお、トランジスタ226及びトランジスタ229を必ずしも設けなくてもよいが、トランジスタ226及びトランジスタ229を設けることにより、トランジスタ227のソース及びドレインの間に流れる電流の値を安定させることができる。トランジスタ231は、P型トランジスタである。トランジスタ231のソースには、高電源電圧Vddが入力され、トランジスタ231のゲートは、トランジスタ221のゲートに接続される。トランジスタ232は、N型トランジスタである。トランジスタ232のドレインは、トランジスタ231のドレインに接続され、トランジスタ232のソースには、低電源電圧Vssが入力される。トランジスタ233は、N型トランジスタである。トランジスタ233のドレインは、トランジスタ216のドレインに接続され、トランジスタ233のゲートは、トランジスタ231のドレインに接続される。トランジスタ234は、N型トランジスタである。トランジスタ234のドレインは、トランジスタ232のゲート及びトランジスタ233のソースに接続され、トランジスタ234のソースには、低電源電圧Vssが入力され、トランジスタ234のゲートは、トランジスタ227のゲートに接続される。なお、トランジスタ232及びトランジスタ233を必ずしも設けなくてもよいが、トランジスタ232及びトランジスタ233を設けることにより、トランジスタ234のソース及びドレインの間に流れる電流の値を安定させることができる。トランジスタ241は、P型トランジスタである。トランジスタ241のソースには、高電源電圧Vddが入力され、トランジスタ241のゲートは、トランジスタ221のゲートに接続される。トランジスタ242は、N型トランジスタである。トランジスタ242のドレインは、トランジスタ241のドレインに接続され、トランジスタ242のソースには、低電源電圧Vssが入力される。トランジスタ243は、N型トランジスタである。トランジスタ243のドレインは、トランジスタ217のゲート及びトランジスタ217のドレインに接続され、トランジスタ243のソースは、トランジスタ242のゲートに接続され、トランジスタ243のゲートは、トランジスタ241のドレインに接続される。トランジスタ244は、N型トランジスタである。トランジスタ244のドレインは、トランジスタ243のソースに接続され、トランジスタ244のソースには、低電源電圧Vssが入力され、トランジスタ244のゲートは、トランジスタ227のゲートに接続される。なお、トランジスタ242及びトランジスタ243を必ずしも設けなくてもよいが、トランジスタ242及びトランジスタ243を設けることにより、トランジスタ244のソース及びドレインの間に流れる電流の値を安定させることができる。図4に示す電流検出回路は、給電素子211から電圧が入力され、トランジスタ218のドレインの電圧を出力信号として出力する。さらに、図4に示す電流検出回路における動作検証の結果について、図5に示す。図5は、図4に示す電流検出回路の動作検証の結果を示す図である。なお、ここでの動作検証とは、給電素子211から抵抗素子212に流れる電流を検出する場合の動作である。なお、動作検証では、トランジスタ216、トランジスタ217、トランジスタ218、トランジスタ221、トランジスタ225、トランジスタ226、トランジスタ227、トランジスタ228、トランジスタ229、トランジスタ231、トランジスタ232、トランジスタ233、トランジスタ234、トランジスタ241、トランジスタ242、トランジスタ243、及びトランジスタ244をチャネル形成層としての機能を有する単結晶シリコン半導体層を含むトップゲート構造のトランジスタとした。また、動作検証では、トランジスタ216、トランジスタ217、トランジスタ218、トランジスタ221、トランジスタ225、トランジスタ226、トランジスタ227、トランジスタ228、トランジスタ229、トランジスタ231、トランジスタ232、トランジスタ233、トランジスタ234、トランジスタ241、トランジスタ242、トランジスタ243、及びトランジスタ244のそれぞれのチャネル長を10μmとした。また、動作検証では、トランジスタ216、トランジスタ217、及びトランジスタ221のそれぞれのチャネル幅を800μmとし、トランジスタ218のチャネル幅を1600μmとし、トランジスタ225、トランジスタ228、トランジスタ231、及びトランジスタ241のそれぞれのチャネル幅を200μmとし、トランジスタ226、トランジスタ227、トランジスタ229、トランジスタ232、トランジスタ233、トランジスタ234、トランジスタ242、トランジスタ243、及びトランジスタ244のそれぞれのチャネル幅を400μmとした。ここでは、同じ種類のトランジスタのソース同士及びドレイン同士を接続させて、複数のトランジスタを複数段並列に接続させることによりチャネル幅を設定している。例えば、チャネル幅が400μmのトランジスタは、チャネル幅が50μmのトランジスタを8個並列に接続させて構成される。また、動作検証では、N型トランジスタの移動度を402.3cm2/Vsとし、P型トランジスタの移動度を156cm2/Vsとした。また、動作検証では、容量素子223の容量を14pFとし、容量素子224の容量を8pFとした。また、動作検証では、高電源電圧Vddを3Vとし、低電源電圧Vssを接地電位と同じとする。また、参照電流源の電流値を0.5μAとした。また、抵抗素子213の抵抗値を0.25Ωとし、抵抗素子214及び抵抗素子215のそれぞれの抵抗値が同じであり、抵抗素子214及び抵抗素子215のそれぞれの抵抗値を5kΩ条件1又はCD1ともいう、10kΩ条件2又はCD2ともいう、15kΩ条件3又はCD3ともいう、20kΩ条件4又はCD4ともいう、及び25kΩ条件5又はCD5ともいうの5条件とし、抵抗素子219の抵抗値を200kΩとした。このとき、電源電圧は3Vとなる。図5Aは、給電素子211から4Vの電圧が入力される場合における、給電素子211の正極から、抵抗素子213を介して抵抗素子212の第2の抵抗端子に流れる電流電流Isenseともいうに対する電流検出回路の出力信号の電圧電圧Voutともいうを示す図である。図5Aに示すように、抵抗素子214及び抵抗素子215の抵抗値が異なる条件1乃至条件5のいずれにおいても給電素子211から抵抗素子213及び抵抗素子212を介して流れる電流に応じて出力信号の電圧が変化している。よって、出力信号の電圧の値から給電素子211から抵抗素子213及び抵抗素子212を介して流れる電流量の検出ができることがわかる。また、図5Bは、給電素子211から8Vの電圧が入力される場合における、給電素子211の正極から、抵抗素子213を介して抵抗素子212の第2の抵抗端子に流れる電流に対する電流検出回路の出力信号の電圧を示す図である。図5Aに示すように、抵抗素子214及び抵抗素子215の抵抗値が異なる条件1乃至条件5のいずれにおいても給電素子211から流れる電流に応じて出力信号の電圧が変化している。よって、電源電圧の倍以上高い電圧が入力された場合であっても、出力信号の電圧の値から給電素子211から流れる電流量の検出ができることがわかる。以上のように、本実施の形態の電流検出回路は、電源電圧以上の高い電圧が入力される場合に、出力信号の電圧から入力される電流量を検出する構成である。このように、本実施の形態の電流検出回路では、広い範囲で電流を検出することができる。実施の形態5本実施の形態では、接地電位以下の電圧が入力される場合にも電流の検出が可能な電流検出回路の例について説明する。まず、本実施の形態における電流検出回路の構成例について図6を用いて説明する。図6は、本実施の形態における電流検出回路の構成例を示す図である。図6に示す電流検出回路は、給電素子311と、抵抗素子312と、抵抗素子313と、抵抗素子314と、抵抗素子315と、トランジスタ316と、トランジスタ317と、トランジスタ318と、抵抗素子319と、参照電流源321と、トランジスタ322と、容量素子323と、容量素子324と、トランジスタ331と、トランジスタ341と、を備える。給電素子311は、正極及び負極を有する。給電素子311としては、例えば光電変換素子などを用いることができる。抵抗素子312は、可変抵抗である。抵抗素子312の第1の抵抗端子は、給電素子311の正極に接続され、抵抗素子312の第2の抵抗端子には、接地電位が入力される。抵抗素子313の第1の抵抗端子は、抵抗素子312の第2の抵抗端子に接続され、抵抗素子313の第2の抵抗端子は、給電素子311の負極に接続される。抵抗素子314の第1の抵抗端子は、抵抗素子313の第1の抵抗端子に接続される。抵抗素子315の第1の抵抗端子は、抵抗素子313の第2の抵抗端子に接続される。トランジスタ316は、N型トランジスタである。トランジスタ316のソースは、抵抗素子314の第2の抵抗端子に接続される。トランジスタ317は、N型トランジスタである。トランジスタ317のソースは、抵抗素子315の第2の抵抗端子に接続され、トランジスタ317のドレインは、トランジスタ317のゲート及びトランジスタ316のゲートに接続される。トランジスタ318は、N型トランジスタである。トランジスタ318のソースは、トランジスタ317のソースに接続され、トランジスタ318のゲートは、トランジスタ316のドレインに接続される。トランジスタ318のドレインの電圧が電流検出回路の出力信号の電圧になる。抵抗素子319の第1の抵抗端子は、トランジスタ318のドレインに接続され、抵抗素子319の第2の抵抗端子には、高電源電圧Vddが入力される。参照電流源321は、第1の電流端子及び第2の電流端子を有し、参照電流源321の第1の電流端子には、低電源電圧Vssが入力される。参照電流源321は、第2の電流端子から第1の電流端子へ電流が流れる。トランジスタ322は、P型トランジスタである。トランジスタ322のドレインは、参照電流源321の第2の電流端子に接続され、トランジスタ322のソースには、高電源電圧Vddが入力され、トランジスタ322のゲートは、トランジスタ322のドレインに接続される。容量素子323の第1の容量電極には、低電源電圧Vssが入力され、容量素子323の第2の容量電極には、高電源電圧Vddが入力される。なお、必ずしも容量素子323を設けなくてもよいが、容量素子323を設けることにより、入力される電源電圧の値を安定させることができる。容量素子324の第1の容量電極は、トランジスタ322のゲートに接続され、容量素子324の第2の容量電極には、高電源電圧Vddが入力される。なお、必ずしも容量素子324を設けなくてもよいが、容量素子324を設けることにより、入力される電源電圧の値を安定させることができる。トランジスタ331は、P型トランジスタである。トランジスタ331のドレインは、トランジスタ316のドレインに接続され、トランジスタ331のソースには、高電源電圧Vddが入力され、トランジスタ331のゲートは、トランジスタ322のゲートに接続される。トランジスタ341は、P型トランジスタである。トランジスタ341のドレインは、トランジスタ317のドレインに接続され、トランジスタ341のソースには、高電源電圧Vddが入力され、トランジスタ341のゲートは、トランジスタ322のゲートに接続される。図6に示す電流検出回路は、給電素子311から電圧が入力され、トランジスタ318のドレインの電圧を出力信号として出力する。なお、図6に示す電流検出回路は、電流源における電流源により生成される電流の値より生成される電流の値が図4に示す電流検出回路により低くてもよいため、回路構成を簡略にすることができる。さらに、図6に示す電流検出回路における動作検証の結果について、図7に示す。なお、ここでの動作検証は、給電素子311から抵抗素子312に流れる電流を検出する場合の動作である。なお、動作検証では、トランジスタ316、トランジスタ317、トランジスタ318、トランジスタ322、トランジスタ331、及びトランジスタ341のそれぞれをチャネル形成層としての機能を有する単結晶シリコン半導体層を含むトップゲート構造のトランジスタとした。また、動作検証では、トランジスタ316、トランジスタ317、トランジスタ318、トランジスタ322、トランジスタ331、及びトランジスタ341のそれぞれのチャネル長を10μmとした。また、動作検証では、トランジスタ316、トランジスタ317、トランジスタ331、及びトランジスタ341のそれぞれのチャネル幅を400μmとし、トランジスタ318のチャネル幅を800μmとし、トランジスタ322のチャネル幅を1600μmとした。ここでは、同じ種類のトランジスタのソース同士及びドレイン同士を接続させて、複数のトランジスタを複数段並列に接続させることによりチャネル幅を設定している。例えば、チャネル幅が400μmのトランジスタは、チャネル幅が50μmのトランジスタを8個並列に接続させて構成される。また、動作検証では、N型トランジスタの移動度を402.3cm2/Vsとし、P型トランジスタの移動度を156cm2/Vsとした。また、動作検証では、容量素子323の容量を14pFとし、容量素子324の容量を8pFとした。また、動作検証では、高電源電圧Vddを3Vとし、低電源電圧Vssを接地電位と同じとする。また、参照電流源の電流値を0.5μAとした。また、抵抗素子313の抵抗値を0.25Ωとし、抵抗素子314及び抵抗素子315のそれぞれの抵抗値が同じであり、抵抗素子314及び抵抗素子315のそれぞれの抵抗値を5kΩ、10kΩ、15kΩ、20kΩ、及び25kΩの5条件条件1CD1乃至条件5CD5とし、抵抗素子319の抵抗値を200kΩとする。このとき、電源電圧は3Vとなる。図7は、給電素子311から0Vの電圧が入力されたときにおける、抵抗素子312の第2の抵抗端子から抵抗素子313を介して給電素子311の負極に流れる電流に対する電流検出回路の出力信号の電圧を示す図である。図7に示すように、抵抗素子314及び抵抗素子315の抵抗値が異なる条件1乃至条件5のいずれにおいても、給電素子311から抵抗素子313及び抵抗素子312を介して流れる電流に応じて出力信号の電圧が変化している。よって、出力信号の電圧の値から給電素子311から抵抗素子313及び抵抗素子312を介して流れる電流量を検出することができることがわかる。以上のように、本実施の形態の電流検出回路は、基準電位以下の低い電圧が入力される場合に、出力信号の電圧から入力される電流量を検出する構成である。このように、本実施の形態の電流検出回路では、広い範囲で電流を検出することができる。実施の形態6本実施の形態では、上記実施の形態における電流検出回路を備えた電子機器の例について説明する。上記実施の形態における電流検出回路は、様々な電子機器に設けることができ、特に時間毎に電源電圧の変動が大きい電子機器に上記実施の形態における電流検出回路を設けることが好ましい。本実施の形態における電子機器の構成例について、図8を用いて説明する。図8は、本実施の形態における電子機器の構成例を示すブロック図である。図8に示す電子機器は、光電変換装置PVともいう1101と、最大電力点追従回路MPPTともいう1102と、直流変換回路DC-DCともいう1103と、機能回路1104と、を備える。光電変換装置1101は、電流を供給する機能を有する。最大電力点追従回路1102は、電流検出回路CSCともいう1121、電圧検出回路VSCともいう1122、及び演算回路CALともいう1123を備える。電流検出回路1121は、光電変換装置1101から直流変換回路1103に供給される電流を検出し、検出結果に応じた電圧を信号として演算回路1123に出力する機能を有する。電流検出回路1121としては、上記実施の形態に示す電流検出回路を用いることができる。電圧検出回路1122は、光電変換装置1101から直流変換回路1103に供給される電圧を検出し、検出結果に応じた電圧を信号として演算回路1123に出力する機能を有する。演算回路1123は、電流検出回路1121及び電圧検出回路1122のそれぞれから入力された信号に応じて演算処理を行い、制御信号を生成して出力する機能を有する。直流変換回路1103には、最大電力点追従回路1102から制御信号が入力される。直流変換回路1103は、入力された制御信号に応じた値の電源電圧を生成する機能を有する。機能回路1104には、直流変換回路1103から電源電圧が入力される。機能回路1104は、電源電圧が入力されることにより所定の動作を行う。図8に示すように、本実施の形態の電子機器の一例は、光電変換装置、電流検出回路、最大電力点追従回路、直流変換回路、及び機能回路を備え、蓄電装置により供給された電圧に応じて流れる電流を電流検出回路により検出し、検出結果に応じて直流変換回路により生成する電圧の値を制御する構成である。上記構成にすることにより、光電変換装置から直流変換回路に供給される電力を制御することができる。なお、これに限定されず、上記実施の形態の電流検出回路を様々な電子機器に適用することができる。