一対の電源線と、機能回路と、前記一対の電源線の少なくとも一方と前記機能回路の間に接続されるスイッチング回路とを有し、前記スイッチング回路は、ソース/ドレインの一方が前記機能回路に接続され、他方が前記電源線の一方に接続される第1のMOSトランジスと、前記第1のMOSトランジスタのゲートとバックゲートを接続する抵抗素子と、前記第1のMOSトランジスタのゲートに接続されるゲート電圧制御回路と、を有する半導体装置。前記抵抗素子は、ソース/ドレインのうちの一方が前記第1のMOSトランジスタの前記ゲートに接続され、他方が前記第1のMOSトランジスタの前記バックゲートに接続される第2のMOSトランジスタであることを特徴とする請求項1に記載の半導体装置。前記第2のMOSトランジスタのゲートは、出力電圧が可変の電圧発生回路の出力端に接続されることを特徴とする請求項2に記載の半導体装置。前記第2のMOSトランジスタのゲートは、前記第1のMOSトランジスタのバックゲートに接続されることを特徴とする請求項2に記載の半導体装置。前記抵抗素子は、前記第1のMOSトランジスタの前記ゲートと前記バックゲートの間に電気的に接続される可変抵抗であることを特徴とする請求項1に記載の半導体装置。上記のように機能回路と電源線の間や機能回路と接地線の間に接続されるMOSトランジスは、ゲートとバックゲートを共通の制御回路により制御するために構造が複雑になる。また、機能回路と電源線の間に並列に複数のMOSトランジスタを接続する構造によれば、MOSトランジスタのソースドレイン間の抵抗が低減するので、オフ時のリーク電流が大きくなりやすい。本発明の目的は、電源線と機能回路の間に電源スイッチとして接続されるMOSトランジスタのオン時のバックゲート電圧を簡単な構造で調整することができる半導体装置を提供することにある。本実施形態の1つの観点によれば、一対の電源線と、機能回路と、前記一対の電源線の少なくとも一方と前記機能回路の間に接続されるスイッチング回路とを有し、前記スイッチング回路は、ソース/ドレインの一方が前記機能回路に接続され、他方が前記電源線の一方に接続される第1のMOSトランジスと、前記第1のMOSトランジスタのゲートとバックゲートを接続する抵抗素子と、前記第1のMOSトランジスタのゲートに接続されるゲート電圧制御回路と、を有する半導体装置が提供される。発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解される。本実施形態によれば、機能回路と電源線の間にソース/ドレインが接続されるMOSトランジスタにおいて、ゲートとバックゲートの間に抵抗素子を接続している。従って、MOSトランジスタのオン時には、抵抗素子によるバックゲート電圧の調整により閾値電圧を最適化することができる。また、オフ時にはMOSトランジスタのバックゲート電位を下げてリーク電流を小さくすることができる。以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。第1の実施の形態図1は、実施形態に係る半導体装置内の一部を例示する回路図、図2は、半導体装置において機能回路と電源線の間に接続されるスイッチング回路を例示する回路図である。図1において、半導体装置1は、電源電圧の高レベル電圧VDDが供給される高電圧線2と、電源供給電圧の低レベル電圧VSSが供給される低電圧線3とを有している。高電圧線2と電圧線3は一対の電源線である。低レベル電圧として、例えば接地電位も含まれる。高電圧線2と低電圧線3の間には複数の機能回路4a0~4ann=0、1、2...、例えば論理回路が電気的に接続されている。また、機能回路4a1~4anのそれぞれの高電圧供給ポート5aと高電圧線2の間には高圧側スイッチング回路6a0~6anが電気的に接続されている。さらに、機能回路4a0~4anの低電圧供給ポート5bと低電圧線3の間には低圧側スイッチング回路7a0~7anが電気的に接続されている。高圧側スイッチング回路6a0~6an、低圧側スイッチング回路7a0~7anは、それぞれ図2に例示する電力供給ドメイン8と制御信号発生回路9を有している。電力供給ドメイン8は、複数のユニット8a0~8anを有している。ただし、高圧側スイッチング回路6a0~6anにおける電力供給ドメイン8内のMOSトランジスタとしてp型MOSトランジスタが形成されている。また、低圧側スイッチング回路7a0~7anにおける電力供給ドメイン8内のMOSトランジスタとしてn型MOSトランジスタが形成される。なお、以下の説明では、低圧側スイッチング回路7a0~7an内の電力供給ドメイン8及び制御信号発生回路9を例にして説明している。電力供給ドメイン8内の複数のユニット8a0~8anは同じ構造を有し、それぞれ制御用MOSトランジスタ11を有している。制御用MOSトランジスタ11のゲートは、可変抵抗素子として使用されるバックゲートBG制御用MOSトランジスタ12を介して、自身のバックゲートに接続されている。また、制御用MOSトランジスタ11のゲートは、ゲート電圧制御回路13の出力端にも接続されている。ゲート電圧制御回路13は、例えば、p型MOSトランジスタとn型MOSトランジスタのドレイン同士を接続するCMOSから形成される。BG制御用MOSトランジスタ12のソース/ドレインの一方は制御用MOSトランジスタ11のゲートに接続され、他方は制御用MOSトランジスタ11のバックゲートに接続されている。さらに、BG制御用MOSトランジスタ12のゲートは、制御信号発生回路9の第1電圧出力端9aに接続されている。制御用MOSトランジスタ11がn型MOSトランジスタの場合には、そのソース電極は低電圧線3に接続され、また、ドレイン電極は機能回路4a0~4anの低電圧供給ポート5bに接続される。制御信号発生回路9は、エンコーダ14と電圧発生器15を有している。エンコーダ14は、温度モニタ回路16と周波数モニタ回路17からの出力に基づいてある一定期間でのチップ状態をモニタリングし、その出力である状態識別信号を符号化して電圧発生部15に出力する。エンコーダ14の出力は、電位発生回路15の出力信号AEN0を制御するための信号である。エンコーダ14には、電源供給制御回路不図示からの制御信号を伝達するための第1制御線PGENが接続されている。エンコーダ14は、第1制御線PGENから高Hレベル信号を入力すると、温度モニタ回路16、周波数モニタ回路17から出るデータ信号に従ってアナログ信号を出力する。また、エンコーダ14は、第1制御線PGENから低Lレベル信号を入力すると、温度モニタ回路16、周波数モニタ回路17の出力に関係なくLレベルの信号を出力する。電圧発生回路15には電源供給制御回路不図示からの第2制御線AENが接続され、第2制御線AENはエンコーダ14からの出力に関係なく、電圧発生回路15から所定信号を出力させる。温度モニタ回路16として、例えばダイオード温度計を使用する。また、周波数モニタ回路17として電圧制御発振器VCOと抵抗Voscを有する回路を用い、例えば発振クロックの周波数が所定の周波数範囲内かそれより高いか低いかを示す周波数位置をデータ信号として出力する。電圧発生器15は、エンコーダ14から入力するデータ信号に基づいて、第1出力ポート9aを介してGB制御用MOSトランジスタ12のゲートにアナログの出力信号AEN0を出力し、さらに第2出力ポート9bを介してゲート電圧制御回路13に制御信号ENnn=0、1、2...を出力する。電位発生回路15として例えばチャージポンプ回路が用いられる。以上のように、機能回路4a0~4anと低電圧線3の間に介在された低圧側スイッチング回路7a0~7anの動作によって機能回路4a0~4anに印加する電源電圧は表1に示す真理値表のように制御される。表1において、PGは、温度モニタ回路16、周波数モニタ回路17のデータ出力に基づく電力供給ドメイン8の制御を示している。PGオフは、温度モニタ回路16、周波数モニタ回路17のデータ出力によらずに電力供給ドメイン8を制御することを意味する。即ち、第1制御線PGENを強制的にLレベルに設定してエンコーダ14の出力をLレベルに保持し、さらに第2制御線AENをLレベルに設定して電圧発生部15から第1出力ポート9aと第2出力ポート9bへの出力電圧をHレベルとする。従って、第2の出力ポート9bからの信号により制御される全ての電圧選択回路13から出力される電圧はHレベルとなり、電力供給ドメイン8内の複数のユニット8a0~8anの制御用MOSトランジスタ11はオン状態となる。同時に、全てのユニット8a0~8an内のBG制御用MOSトランジスタ12のゲートにはHレベルの信号電圧が印加されてオン状態となる。これにより、機能回路4a0~4anと低電圧線3は制御用MOSトランジスタ11を介して電気的に接続されるとともに、制御用MOSトランジスタ11のバックゲートに印加される電圧は設定範囲のうちの最大値となる。この場合、バックゲートにHレベルの電圧を印可しない場合に比べて、制御用MOSトランジスタ11の閾値電圧は下がり、そのソース/ドレイン間の抵抗が低下する。なお、第1制御線PGENから伝達される信号電圧によりエンコーダ14の出力を強制的にLレベルにする場合として、例えば温度モニタ回路16、周波数モニタ回路17の故障がある。その故障は、別のテスト回路により判断されてそれに対応した信号電圧が第1制御線PGENに伝達される。表1において、PGオンは、温度モニタ回路16、周波数モニタ回路17のデータ出力に基づいて電力供給ドメイン8を制御できる状態であることを意味する。即ち、第1制御線PGENを伝達する信号電圧をHレベルに設定してエンコーダ14の出力が、温度モニタ回路16、周波数モニタ回路17のデータ出力に従って電圧発生回路15の出力信号AEN0を可変に制御できるようにする。この場合、エンコーダ14からの出力によって電圧発生回路15の出力を制御させるか否かは、さらに、第2制御線AENを伝達する信号に従う。第2制御線AENがLレベルの場合には、エンコーダ14からの信号によって電圧発生回路15の出力が制御されない状態とする。この場合、電圧発生回路15から第1の出力ポート9aへの出力をHレベルの電圧となし、全てのユニット8a0~8anのBG制御用MOSトランジスタ12のゲートをHレベルに設定してオン状態とする。これと同時に、第2の出力ポート9bを介してユニット8a0~8an内の電圧選択回路13には、予め設定された電圧が印加される。例えば、電圧発生回路15に記憶されたテーブルに基づいて、ユニット8a0~8anのうち指定されたユニットの電圧選択回路13にはHレベルの信号を送信し、その他の電圧選択回路13にはLレベルの信号を送信する。これにより、Hレベルの信号により電圧選択回路13からオン電圧が印加される制御用MOSトランジスタ11はオン状態になる。従って、オン状態となっている制御用MOSトランジスタ11を有するユニット8a0~8anでは、制御用MOSトランジスタ11を介して機能回路4a0~4anと低電圧線3を電気的に接続する。オンされた制御用MOSトランジスタ11のバックゲートには、BG制御用MOSトランジスタ12を介して電圧選択回路13からHレベルの信号のみが送信され、制御用MOSトランジスタ11の閾値電圧が低く設定される。また、その他のLレベルの電圧が印加される電圧選択回路13からはオフ電圧が制御用MOSトランジスタ11のゲートに印加される。オフ状態になっている制御用MOSトランジスタ11を有するユニット8a0~8anでは、機能回路4a0~4anと低電圧線3は電気的に切断される。一方、第2制御線AENがHレベルの場合には、電圧発生回路15から第2の出力ポート9bに出力される電圧は、エンコーダ14から出力される信号に応じてアナログ的に変化し、BG制御用MOSトランジスタ12のゲートに印加される。これと同時に、電圧発生回路15内に予め設定された所定のユニットユニット8a0~8an内の電圧選択回路13にHレベルの信号を送信し、その他の電圧選択回路13にはレベルの信号を送信する。これにより、選択されたユニット8a0~8an内では電圧選択回路13により制御MOSトランジスタ11がオンし、これにより機能回路4a0~4anと低電圧線3を電気的に接続する。また、オフされた制御用MOSトランジスタ11を有するユニット8a1~8an内では、機能回路4a0~4anと低電圧線3を電気的に遮断する。オンされた制御用MOSトランジスタ11のバックゲートには、BG制御用MOSトランジスタ12のゲートに印加する電圧発生回路15からの電圧レベルに応じたアナログ的な電圧が印加される。即ち、電圧発生回路15からBG制御用MOSトランジスタ12のゲートに印加される電圧レベルが大きいほどそのソースドレイン間のオン抵抗値が小さくなるので、制御用MOSトランジスタ11のバックゲートの電圧が高くなり、制御用MOSトランジスタ11の閾値電圧が小さくなる。制御用MOSトランジスタ11の閾値電圧が小さくなると、制御用MOSトランジスタ11のソースドレイン間のオン抵抗が小さくなり、低電圧専3と機能回路4a0~4anの間の電位差が小さくなる。ところで、表2に示すように、PGオフの状態で、第2制御線AENをHレベルとすることにより、電圧発生回路15により選択されたユニット8a1~8an内の制御用MOSトランジスタ11をオンし、その他の制御用MOSトランジスタ11をオフしてもよい。以上のように本実施形態によれば、制御用MOSトランジスタ11のソース/ドレインの一方を機能回路4a0~4anに接続し、他方を低電圧線3に接続する。さらに、制御用MOSトランジスタ11のゲートとそのバックゲートの間に可変抵抗素子としてBG制御用MOSトランジスタ12のソース/ドレインを接続している。BG制御用MOSトランジスタ12のゲートに印加される電圧は、エンコーダ14及び電圧供給回路15を介して温度センサ回路16、周波数センサ回路17等の検出値に依存して調整できるように設定されている。このため、制御用MOSトランジスタ11のオフ時待機時にはそのバックゲートには電圧が印加されないので、リーク電流は制御用MOSトランジスタ11のソース/ドレイン間のチャネル領域の結晶性、不純物濃度、距離、コンダクタンス等に依存する。オフ時の制御用MOSトランジスタ11のリーク電流を低減する素子構造として、例えば、素子のソース領域とドレイン領域の間を調整してゲート長を長くしてもよい。または、チャネル領域の不純物濃度を低くして動作を通常よりもエンハンス気味にする構造を採用してもよい。これは以下の実施形態でも同様である。また、制御用MOSトランジスタ11のオン時駆動時にはそのバックゲートには、BG制御用MOSトランジスタ12を介してゲートと同じ極性の電圧が印加される。これにより、制御用MOSトランジスタ11のソースドレイン間の抵抗が低くなり、閾値電圧が低くなる。この結果、制御用MOSトランジスタ11のソースドレイン間電流が大きくなるので、低圧側スイッチング回路7a0~7anによる抵抗を低減することができ、機能回路4a0~4anと低電圧線3の間に生成されるバイアス電圧を低くすることができる。また、制御用MOSトランジスタ11のバックゲート電圧は、BG制御用MOSトランジスタ12のゲートに印加する電圧を調整することにより制御されるので、半導体装置1の温度やクロック周波数の状況の変化に応じて調整される。これにより、駆動時の機能回路4a0~4anと低電圧線3の間の電圧の変化を抑制して半導体装置1の内部の定数の変化を安定させ、例えばクロック周波数を安定させることができる。ところで、高電圧線2と機能回路4a1~4anの間に介在される高圧側スイッチング回路6a1~6anの電力供給ドメイン8内の複数のユニット8a0~8anに適用される制御用MOSトランジスタ11、BG制御用MOSトランジスタ12は、p型MOSトランジスタとなる。制御用MOSトランジスタ11であるp型MOSトランジスタのソースは高電圧線2に接続され、また、ドレインは機能回路4a1~4anの高電圧供給ポート5aに接続される。さらに、電圧発生回路15としてチャージポンプではなく、入出力用電源からのレギュレータを用いてバックゲート電圧を生成する回路を使用する。第2の実施の形態図3は、第2実施形態に係る半導体装置における機能回路と電源線の間にスイッチング回路が接続された部分を例示する回路図である。図3において、図1、図2と同じ符号は同じ要素を示している。本実施形態において、図1に示したと同様に、高電圧線2と低電圧線3の間には複数の機能回路4a0~4an、例えば論理回路が電気的に接続されている。また、機能回路4a0~4anのそれぞれの高電圧供給ポート5aと高電圧線2の間には高圧側スイッチング回路6a0~6anが電気的に接続されている。さらに、機能回路4a0~4anの低電圧供給ポート5bと低電圧線3の間には低圧側スイッチング回路7a0~7anが電気的に接続されている。高圧側スイッチング回路6a0~6an、低圧側スイッチング回路7a0~7anは、第1実施形態と同様に、それぞれ電力供給ドメイン8と制御信号発生回路9を有している。電力供給ドメイン8は、複数のユニット8a0~8anを有している。ユニット8a0~8anは、制御用MOSトランジスタ11、ゲート電圧制御回路13及び可変抵抗21及び抵抗選択回路22を有している。制御用MOSトランジスタ11のゲートは、第1実施形態と同様に、ゲート電圧制御回路13の出力端に接続されている。また、可変抵抗21は、抵抗選択回路22により選択される抵抗素子R0~Rnを制御用MOSトランジスタ11のゲートとバックゲートの間に接続する構造を有している。制御信号発生回路9は、第1実施形態と同様に、温度センサ回路16、周波数センサ回路17に接続され、それらのデータはエンコーダ14に入力する。エンコーダ14は、温度センサ回路16、周波数センサ回路17の検出データを符号化して電圧信号として第1、第2の出力ポート9a、9bに出力する構造を有している。第1の出力ポート9aには、温度センサ回路16、周波数センサ回路17からの入力信号に応じた大きさの制御信号ENnがエンコーダ14から入力し、その出力信号ENnは、制御信号としてユニット8a0~8an内のゲート電圧制御回路13に印加される。また、第2の出力ポート9bには、温度センサ回路16、周波数センサ回路17からの検出信号と第1制御線PGENの電圧との組み合わせにより定められる選択信号SELmm=0、1、2...がエンコーダ14から入力する。ゲート電圧制御回路13の一方の入力部は低電圧線3に接続され、他方の入力部は高電圧線2aVDDに接続される。また、ゲート電圧制御回路13は、第2の出力ポート9bからの制御信号EN0~ENnに従って、低電圧線3の電圧VSSと第1の出力ポート9aの電圧VDDのいずれかの電圧を制御用MOSトランジスタ11のゲートに印加する。以上のように、機能回路4a0~4anと低電圧線3の間に介在された低圧側スイッチング回路7a0~7anの動作によって機能回路4a0~4anに印加する電圧は表3に例示する真理値表のように制御される。表1において、PGは、温度モニタ回路16、周波数モニタ回路17のデータ出力に基づく電力供給ドメイン8の制御を示している。PGオフは、温度モニタ回路16、周波数モニタ回路17のデータ出力によらずに電力供給ドメイン8を制御することを意味する。即ち、制御線PGENをLレベルに設定してエンコーダ14からゲート電圧制御回路13への制御信号ENnをHレベルに保持する。同時に、エンコーダ14から抵抗選択回路22の制御信号SELmをLレベルに設定して可変抵抗21を最も低い抵抗値R0に設定する。これにより、第2の出力ポート9bからの信号により制御される全ての電圧選択回路13から出力される電圧はVDDのオン電圧となり、全ての電力供給ドメイン8内の複数のユニット8a0~8anの制御用MOSトランジスタ11はオン状態となる。従って、機能回路4a0~4anと低電圧線3は、制御用MOSトランジスタ11を介して電気的に接続されるとともに、制御用MOSトランジスタ11のバックゲートに印加される電圧は設定範囲のうちの最大値となる。この場合、バックゲートにHレベルの電圧を印可しない場合に比べて、制御用MOSトランジスタ11の閾値電圧は下がり、そのソース/ドレイン間の抵抗が低下する。表3において、PGオンは、温度モニタ回路16、周波数モニタ回路17のデータ出力に基づいて電力供給ドメイン8を制御できる状態であることを意味する。即ち、第1制御線PGENをHレベルに設定してエンコーダ14の出力が温度モニタ回路16、周波数モニタ回路17のデータ出力を符号化してエンコーダ14からの出力を可変にできる。これにより、各ユニット8a0~8anにおいて、エンコーダ14から出力される電圧SELmの値に従って抵抗選択回路22の抵抗値を選択できる状態にする。これにより、抵抗選択回路22の抵抗値の相違によって制御用MOSトランジスタ11のバックゲート電圧が変わる。また、エンコーダ14からの出力電圧ENnによって、第2の出力ポート9bを介してユニット8a0~8an内の電圧選択回路13には、予め設定された電圧が印加される。例えば、電圧発生回路15に記憶されたテーブルに基づいて、ユニット8a0~8anのうち指定されたユニットの電圧選択回路13にはHレベルの信号を送信し、その他の電圧選択回路13にはLレベルの信号を送信する。これにより、電圧選択回路13からHレベルの電圧が印加される制御用MOSトランジスタ11はオン状態になる。従って、オン状態となっている制御用MOSトランジスタ11を有するユニット8a0~8anでは、制御用MOSトランジスタ11を介して機能回路4a0~4anと低電圧線3を電気的に接続する。オンされた制御用MOSトランジスタ11のバックゲートには電圧発生回路15からHレベルの信号のみが送信され、閾値電圧が低く設定される。また、その他のLレベルの電圧が印加される電圧選択回路13からはオフ電圧が制御用MOSトランジスタ11のゲートに印加される。オフ状態になっている制御用MOSトランジスタ11を有するユニット8a0~8anでは、機能回路4a0~4anと低電圧線3は電気的に切断される。これにより、選択されたユニット8a0~8an内では電圧選択回路13により制御MOSトランジスタ11がオンし、機能回路4a0~4anと低電圧線3を電気的に接続する。オンされた制御用MOSトランジスタ11のバックゲートには、抵抗選択回路22により選択された抵抗値に応じて調整される電圧が印加される。抵抗が高い場合には、バックゲート電圧が低くなり、抵抗が低い場合にはバックゲート電圧が高くなる。バックゲート電圧が高くなるほど制御用MOSトランジスタ11の閾値電圧が低くなるとともにソースドレイン間抵抗が低下する。以上のように本実施形態によれば、制御用MOSトランジスタ11のソース/ドレインの一方を機能回路4a0~4anに接続し、他方を低電圧線3に接続している。さらに、制御用MOSトランジスタ11のゲートとそのバックゲートの間に可変抵抗素子として、抵抗選択回路22により抵抗の調整ができる可変抵抗21を接続している。このため、制御用MOSトランジスタ11のオフ時待機時にはそのバックゲートには電圧が印加されないので、リーク電流は制御用MOSトランジスタ11のソース/ドレイン間のチャネル領域の結晶性、不純物濃度、距離、コンダクタンス等に依存する。また、制御用MOSトランジスタ11のオン時駆動時にはそのバックゲートには、可変抵抗21を介してゲートと同じ極性の電圧が印加される。これにより、制御用MOSトランジスタ11のソース/ドレイン間の抵抗が低くなり、閾値電圧が低くなる。この結果、制御用MOSトランジスタ11のソースドレイン間電流が大きくなるので、低圧側スイッチング回路7a0~7anによる抵抗を低減することができ、機能回路4a0~4anと低電圧線3の間に生成されるバイアス電圧を低くすることができる。また、制御用MOSトランジスタ11のバックゲート電圧は、温度センサ回路16、周波数センサ回路17の出力に依存する制御信号に基づいて抵抗選択回路22により可変抵抗21を調整することにより制御される。従って、半導体装置1の温度やクロック周波数の状況の変化に応じて、駆動時の機能回路4a0~4anと低電圧線3の間の電圧の変化を抑制して半導体装置1の内部の定数の変化を安定させ、例えばクロック周波数を安定させることができる。ところで、高電圧線2と機能回路4a1~4anの間に介在される高圧側スイッチング回路6a1~6anの電力供給ドメイン8内の複数のユニット8a0~8anに適用される制御用MOSトランジスタ11は、p型MOSトランジスタである。そのp型MOSトランジスタのソースは高電圧線2に接続され、また、ドレインは機能回路4a1~4anの高電圧供給ポート5aに接続される。さらに、電圧発生回路15としてチャージポンプではなく、入出力用電源からのレギュレータを用いてバックゲート電圧を生成する回路を使用する。第3の実施の形態図4は、第3実施形態に係る半導体装置における機能回路と電源線の間にスイッチング回路が接続された部分を例示する回路図である。図4において、図1、図2と同じ符号は同じ要素を示している。本実施形態において、図1に示したと同様に、高電圧線2と低電圧線3の間には複数の機能回路4a0~4an、例えば論理回路が電気的に接続されている。また、機能回路4a1~4anのそれぞれの高電圧供給ポート5aと高電圧線2の間には高圧側スイッチング回路6a0~6anが電気的に接続されている。さらに、機能回路4a0~4anの低電圧供給ポート5bと低電圧線3の間には低圧側スイッチング回路7a0~7anが電気的に接続されている。高圧側スイッチング回路6a0~6an、低圧側スイッチング回路7a0~7anは、第1実施形態と同様に、それぞれ電力供給ドメイン8と制御信号発生回路9を有している。電力供給ドメイン8は、複数のユニット8a0~8anを有している。ユニット8a0~8anは、第1実施形態と同様に、制御用MOSトランジスタ11、BG制御用MOSトランジスタ12、ゲート電圧制御回路13を有している。制御用MOSトランジスタ11のゲートは、第1実施形態と同様に、ゲート電圧制御回路13の出力端に接続されている。また、BG制御用MOSトランジスタ12の2つのソース/ドレインの一方は制御用MOSトランジスタ11のゲートに接続され、他方はバックゲートに接続されている。BG制御用MOSトランジスタ12のゲートは、制御用MOSトランジスタ11のバックゲートに接続され、実質的に定抵抗素子となっている。また、制御信号発生回路9は、第1実施形態と同様に、温度センサ回路16、周波数センサ回路17を有し、それらのデータはエンコーダ14の入力部に出力される。エンコーダ14からの信号を入力する電圧発生回路15は、エンコーダ14からの入力信号に応じた大きさの信号を第1の出力ポート9aに出力する。さらに、電圧発生回路15は、第2制御線AENとエンコーダ14の出力の組み合わせによって、第2の出力ポート9bを介して予め定められた一部又は全部のユニット8a0~8anにHレベル電圧かLレベルの信号を出力する。ユニット8a0~8an内のゲート電圧制御回路13の制御信号入力部は、第2の出力ポート9bに接続され、第2の出力ポート9bからの制御信号により制御MOSトランジスタ11のゲートにオン電圧かオフ電圧のいずれかを出力する。ゲート電圧制御回路13の第1の入力部は低電圧線3に接続され、第2の入力部は第1の出力ポート9aに接続される。ゲート電圧制御回路13は、制御信号ENnに従って、低電圧線3の電圧VSSと第1の出力ポート9aの電圧SELmのいずれかの電圧を制御用MOSトランジスタ11のゲートに印加する。以上のように、機能回路4a0~4anと低電圧線3の間に介在された低圧側スイッチング回路7a0~7anの動作によって機能回路4a0~4anに印加する電圧は表1に示したと同様な真理値表のように制御される。PGオフは、温度モニタ回路16、周波数モニタ回路17のデータ出力によらずに電力供給ドメイン8を制御することを意味する。即ち、第1制御線PGENをLレベルに設定してエンコーダ14の出力をLレベルに保持し、さらに第2制御線AENをLレベルに設定して電圧発生部15から第1出力ポート9aと第2出力ポート9bへの双方の出力電圧をHレベルとする。これにより、第2の出力ポート9bからの信号により制御される全ての電圧選択回路13から出力される電圧はHレベルとなり、全ての電力供給ドメイン8内の複数のユニット8a0~8anの制御用MOSトランジスタ11はオン状態となる。従って、機能回路4a0~4anと低電圧線3は制御用MOSトランジスタ11を介して電気的に接続されるとともに、制御用MOSトランジスタ11のゲートとバックゲートの間に定抵抗であるBG制御MOSトランジスタ12のソース/ドレインが接続されている。この場合、バックゲートにHレベルの電圧を印可しない場合に比べて、制御用MOSトランジスタ11の閾値電圧は下がり、そのソース/ドレイン間の抵抗が低下する。表1において、PGオンは、温度モニタ回路16、周波数モニタ回路17のデータ出力に基づいて電力供給ドメイン8を制御できる状態であることを意味する。この場合、エンコーダ14からの出力によって電圧発生回路15の出力を制御させるか否かは、さらに、第2制御線AENの信号による。第2制御線AENがLレベルの場合には、エンコーダ14からの信号により電圧発生回路15の出力は制御されない状態とする。この場合、電圧発生回路15から第1の出力ポート9aへの出力は最も高いHレベルの電圧となり、全てのユニット8a0~8an内のゲート電圧制御回路13のオン電圧は最も高いHレベルとなる。これと同時に、第2の出力ポート9bを介してユニット8a0~8an内のゲート電圧制御回路13には予め設定された制御電圧が印加される。例えば、電圧発生回路15に記憶されたテーブルに基づいて、ユニット8a0~8anのうち指定されたユニットの電圧選択回路13にはHレベルの制御信号を送信し、その他の電圧選択回路13にはLレベルの制御信号を送信する。これにより、Hレベルの信号により電圧選択回路13からオン電圧が印加される制御用MOSトランジスタ11はオン状態になる。従って、オン状態となっている制御用MOSトランジスタ11を有するユニット8a0~8anでは、制御用MOSトランジスタ11を介して機能回路4a0~4anと低電圧線3を電気的に接続する。オンされた制御用MOSトランジスタ11のバックゲートには所定の電圧が印加され、バックゲートに電圧が印加されない場合に比べて閾値電圧が低く設定される。また、その他のLレベルの電圧が印加される電圧選択回路13からはオフ電圧が制御用MOSトランジスタ11のゲートに印加される。オフ状態になっている制御用MOSトランジスタ11を有するユニット8a0~8anでは、機能回路4a0~4anと低電圧線3は電気的に遮断される。一方、第2制御線AENがHレベルの場合には、電圧発生回路15から第2の出力ポート9bに出力される電圧は、エンコーダ14から出力される信号に応じてアナログ的に変化する。そして、電圧発生回路15内に予め設定された所定のユニットユニット8a0~8an内の電圧選択回路13に大きさが変動する信号を送信する。また、その他の電圧選択回路13にはLレベルの信号を送信する。これにより、選択されたユニット8a0~8an内では電圧選択回路13により制御用MOSトランジスタ11がオンし、これにより機能回路4a0~4anと低電圧線3を電気的に接続する。この場合、制御用MOSトランジスタ11のソースドレイン間の電流は、ゲート電圧の大きさ、即ち第1の出力ポート9aから入力するアナログ的な電圧に応じて変化する。例えば、制御用MOSトランジスタ11のゲートに入力する電圧が制御範囲内で最大の場合にはソースドレイン間電流は大きくなるので、機能回路4a0~4anと低電圧線3の間の抵抗が最も低くなる。なお、オフされた制御用MOSトランジスタ11を有するユニット8a1~8an内では、機能回路4a0~4anと低電圧線3を電気的に遮断する。以上のように本実施形態によれば、制御用MOSトランジスタ11のソース/ドレインの一方を機能回路4a0~4anに接続し、他方を低電圧線3に接続する。さらに、制御用MOSトランジスタ11のゲートとそのバックゲートの間に定抵抗素子としてBG制御用MOSトランジスタ12のソース/ドレインを接続している。BG制御用MOSトランジスタ12のゲートに印加される電圧は、エンコーダ14及び電圧供給回路15を介して温度センサ回路16、周波数センサ回路17等の検出値に依存して調整できるように設定されている。このため、制御用MOSトランジスタ11のオフ時待機時にはそのバックゲートには電圧が印加されないので、リーク電流は制御用MOSトランジスタ11のソース/ドレイン間のチャネル領域の結晶性、不純物濃度、距離、コンダクタンス等に依存する。また、制御用MOSトランジスタ11のオン時駆動時にはそのバックゲートには、BG制御用MOSトランジスタ12を介してゲートと同じ極性の電圧が印加される。これにより、ゲート電圧と同じ極性のバックゲート電圧を印加しない場合に比べて、制御用MOSトランジスタ11のソース/ドレイン間の抵抗が低くなり、閾値電圧が低くなる。この結果、制御用MOSトランジスタ11のソースドレイン間電流が大きくなるので、低圧側スイッチング回路7a0~7anによる抵抗を低減することができ、機能回路4a0~4anと低電圧線3の間に生成されるバイアス電圧を低くすることができる。また、制御用MOSトランジスタ11のゲート電圧は、電圧供給回路15の出力電圧を調整することにより制御されるので、半導体装置1の温度やクロック周波数の状況の変化に応じて調整される。これにより、駆動時の機能回路4a0~4anと低電圧線3の間の電圧の変化を抑制して半導体装置1の内部の定数の変化を安定させ、例えばクロック周波数を安定させることができる。ところで、高電圧線2と機能回路4a1~4anの間に介在される高圧側スイッチング回路6a1~6anの電力供給ドメイン8内の複数のユニット8a0~8anに適用される制御用MOSトランジスタ11は、p型MOSトランジスタである。そのp型MOSトランジスタのソースは高電圧線2に接続され、また、ドレインは機能回路4a1~4anの高電圧供給ポート5aに接続される。さらに、電圧発生回路15としてチャージポンプではなく、入出力用電源からのレギュレータを用いてバックゲート電圧を生成する回路を使用する。なお、p型MOSトランジスタのゲート電圧は例えば-VDDとなる。第4の実施の形態図5は、第4実施形態に係る半導体装置における機能回路と電源線の間にスイッチング回路が接続された部分を例示する回路図である。図5において、図1、図2と同じ符号は同じ要素を示している。本実施形態において、図1に示したと同様に、高電圧線2と低電圧線3の間には複数の機能回路4a0~4an、例えば論理回路が電気的に接続されている。また、機能回路4a1~4anのそれぞれの高電圧供給ポート5aと高電圧線2の間には高圧側スイッチング回路6a0~6anが電気的に接続されている。さらに、機能回路4a0~4anの低電圧供給ポート5bと低電圧線3の間には低圧側スイッチング回路7a0~7anが電気的に接続されている。高圧側スイッチング回路6a0~6an、低圧側スイッチング回路7a0~7anは、第1実施形態と同様に、それぞれ電力供給ドメイン8と制御信号発生回路9を有している。電力供給ドメイン8は、複数のユニット8a0~8anを有している。ユニット8a0~8anは、第1実施形態と同様に、制御用MOSトランジスタ11、BG制御用MOSトランジスタ12、ゲート電圧制御回路13を有している。制御用MOSトランジスタ11のゲートは、第1実施形態と同様に、ゲート電圧制御回路13の出力部に接続されている。また、BG制御用MOSトランジスタ12の2つのソース/ドレインは、第1実施形態と同様に、制御用MOSトランジスタ11のゲート、バックゲートに接続されている。BG制御用MOSトランジスタ12のゲートは、バックゲートに接続される側のソース/ドレインに接続され、実質的に定抵抗となっている。また、制御信号発生回路9は、第1実施形態と同様に、温度センサ回路16、周波数センサ回路17を有し、それらのデータはエンコーダ14の入力部に出力される。エンコーダ14は、第1、第3実施形態と異なり、エンコーダ14からアナログ的な電圧は出力させずに、Hレベル電圧、Lレベル電圧が出力ポート9bに出力される。また、エンコーダ14は、第1制御線PGENの電圧によって予め定められた一部又は全部のユニット8a0~8anにHレベル電圧かLレベルの信号を選択して出力する。ユニット8a0~8an内のゲート電圧制御回路13の制御信号入力部は、出力ポート9bに接続され、第2の出力ポート9bからの制御信号により制御MOSトランジスタ11のゲートにオン電圧かオフ電圧のいずれかを出力する。ゲート電圧制御回路13の第1の入力部は低電圧線3に接続され、第2の入力部は高電圧線2に接続される。これにより、ゲート電圧制御回路13に入力する制御信号により、低電圧線3の電圧か或いは電圧VDDかのいずれかの電圧が制御用MOSトランジスタ11のゲートに印加される。以上のように、機能回路4a0~4anと低電圧線3の間に介在された低圧側スイッチング回路7a0~7anの動作によって機能回路4a0~4anに印加する電圧は表4に示す真理値表のように制御される。PGオフは、温度モニタ回路16、周波数モニタ回路17のデータ出力によらずに電力供給ドメイン8を制御することを意味する。即ち、第1制御線PGENを伝達する信号電圧をLレベルに設定してエンコーダ14の出力をLレベルに保持する。これにより、出力ポート9bからの信号により制御される全ての電圧選択回路13から出力される電圧は閾値電圧以上のHレベルとなり、全ての電力供給ドメイン8内の複数のユニット8a0~8anの制御用MOSトランジスタ11はオン状態となる。従って、機能回路4a0~4anと低電圧線3は制御用MOSトランジスタ11を介して電気的に接続されるとともに、制御用MOSトランジスタ11のゲートとバックゲートの間に定抵抗であるBG制御MOSトランジスタ12のソース/ドレインが接続されている。この場合、バックゲートにHレベルの電圧を印可しない場合に比べて、制御用MOSトランジスタ11の閾値電圧は下がり、そのソースドレイン間の抵抗が低下する。表4において、PGオンは、温度モニタ回路16、周波数モニタ回路17のデータ出力に基づいて電力供給ドメイン8を制御できる状態であることを意味する。この場合、エンコーダ14からの出力によってゲート電圧制御回路13を制御し、予め定められた条件で、ユニット8a0~8an内の制御用MOSトランジスタ11をオン又はオフさせる。これにより、オン電圧が印加される制御用MOSトランジスタ11を有するユニット8a0~8anでは、制御用MOSトランジスタ11を介して機能回路4a0~4anと低電圧線3を電気的に接続する。オンされた制御用MOSトランジスタ11のバックゲートには所定の電圧が印加され、バックゲートに電圧が印加されない場合に比べて閾値電圧が低く設定される。また、オフ電圧が印加される制御用MOSトランジスタ11を有するユニット8a0~8anでは、機能回路4a0~4anと低電圧線3は電気的に遮断される。以上のように本実施形態によれば、制御用MOSトランジスタ11のソース/ドレインの一方を機能回路4a0~4anに接続し、他方を低電圧線3に接続している。また、制御用MOSトランジスタ11のゲートとそのバックゲートの間に定抵抗素子としてBG制御用MOSトランジスタ12のソース/ドレインを接続している。BG制御用MOSトランジスタ12のゲートに印加される電圧は、エンコーダ14及び電圧供給回路15を介して温度センサ回路16、周波数センサ回路17等の検出値に依存して調整できるように設定されている。制御用MOSトランジスタ11のオフ時待機時にはそのバックゲートには電圧が印加されないので、リーク電流は制御用MOSトランジスタ11のソース/ドレイン間のチャネル領域の結晶性、不純物濃度、距離、コンダクタンス等に依存する。また、制御用MOSトランジスタ11のオン時駆動時にはそのバックゲートには、BG制御用MOSトランジスタ12を介してゲートと同じ極性の電圧が印加される。これにより、ゲート電圧と同じ極性のバックゲート電圧を印加しない場合に比べて、制御用MOSトランジスタ11のソース/ドレイン間の抵抗が低くなり、閾値電圧が低くなる。この結果、制御用MOSトランジスタ11のソースドレイン間電流が大きくなるので、低圧側スイッチング回路7a0~7anによる抵抗を低減することができ、機能回路4a0~4anと低電圧線3の間に生成されるバイアス電圧を低くすることができる。ところで、高電圧線2と機能回路4a1~4anの間に介在される高圧側スイッチング回路6a1~6anの電力供給ドメイン8内の複数のユニット8a0~8anに適用される制御用MOSトランジスタ11は、p型MOSトランジスタである。そのp型MOSトランジスタのソースは高電圧線2に接続され、また、ドレインは機能回路4a1~4anの高電圧供給ポート5aに接続される。さらに、電圧発生回路15としてチャージポンプではなく、入出力用電源からのレギュレータを用いてバックゲート電圧を生成する回路を使用する。なお、p型MOSトランジスタのゲート電圧は例えば-VDDとなる。ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。次に、本発明の実施形態について特徴を付記する。付記1一対の電源線と、機能回路と、前記一対の電源線の少なくとも一方と前記機能回路の間に接続されるスイッチング回路とを有し、前記スイッチング回路は、ソース/ドレインの一方が前記機能回路に接続され、他方が前記電源線の一方に接続される第1のMOSトランジスと、前記第1のMOSトランジスタのゲートとバックゲートを接続する抵抗素子と、前記第1のMOSトランジスタのゲートに接続されるゲート電圧制御回路と、を有する半導体装置。付記2前記抵抗素子は、ソース/ドレインの一方が前記第1のMOSトランジスタの前記ゲートに接続され、他方が前記第1のMOSトランジスタの前記バックゲートに接続される第2のMOSトランジスタであることを特徴とする付記1に記載の半導体装置。付記3前記第2のMOSトランジスタのゲートは、出力電圧が可変の電圧発生回路の出力端に接続されることを特徴とする付記2に記載の半導体装置。付記4前記第2のMOSトランジスタのゲートは、前記第1のMOSトランジスタのバックゲートに接続されることを特徴とする付記2に記載の半導体装置。付記5前記第1のMOSトランジスタの前記ゲートは、出力電圧が可変の電圧発生回路の出力端に接続されることを特徴とする付記1乃至付記4のいずれか1つに記載の半導体装置。付記6前記抵抗素子は、前記第1のMOSトランジスタの前記ゲートと前記バックゲートの間に電気的に接続される可変抵抗であることを特徴とする付記1に記載の半導体装置。付記7前記可変抵抗の抵抗値を選択する抵抗選択回路を有することを特徴とする付記6に記載の半導体装置。付記8前記抵抗選択回路は、センサによる検出データに基づいて前記可変抵抗の抵抗値を変更させる制御信号を出力する制御回路の出力端に接続されることを特徴とする付記7に記載の半導体装置。体装置。付記9前記第1のMOSトランジスタは複数形成され、前記第1のMOSトランジスタのそれぞれのゲートには、電圧制御回路からオン電圧、オフ電圧のいずれが印加されることを特徴とする付記1に記載の半導体装置。