メモリデバイスのメモリアドレスの第1の部分を含む読み出しコマンドを受信することと、前記メモリアドレスの前記第1の部分に対応するメモリパーティション内で実行されている書き込み動作を割り込むことと、を含み、前記書き込み動作を前記割り込むことは、前記メモリアドレスの第2の部分を受信する間に実行されることを特徴とする方法。更に、前記書き込み動作が割り込まれる間に、前記メモリアドレスにおいて前記メモリパーティションのコンテンツを読み出すことを含むことを特徴とする請求項1に記載の方法。更に、前記メモリアドレスの最後の部分を受信することに先行して、前記メモリパーティションの前記コンテンツを読み出す内部検知動作を開始することを含むことを特徴とする請求項2に記載の方法。前記書き込み動作を前記割り込むことは、前記メモリデバイスの内部マイクロコントローラによって開始されることを特徴とする請求項1に記載の方法。前記読み出しコマンドを受信することは、シリアルに実行されることを特徴とする請求項1に記載の方法。前記メモリデバイスは、相変化メモリPCMを備えることを特徴とする請求1に記載の方法。前記書き込み動作は、前記メモリデバイスの内部動作によって開始されたことを特徴とする請求項1に記載の方法。更に、前記メモリパーティションの前記コンテンツを前記読み出すことの完了後に前記書き込み動作を再開することを含むことを特徴とする請求項2に記載の方法。前記書き込み動作を前記再開することは、前記メモリデバイスの内部マイクロコントローラによって開始されることを特徴とする請求項8に記載の方法。メモリアレイに接続する少なくとも1つのインターフェースと、メモリデバイスのメモリアドレスの第1の部分を含む読み出しコマンドを受信するとともに、前記メモリアドレスの前記第1の部分に対応するメモリパーティション内で実行されている書き込み動作を割り込み、前記書き込み動作を前記割り込むことが、前記メモリアドレスの第2の部分を受信する間に実行される電子回路と、を具備することを特徴とするメモリデバイスのマイクロコントローラ。更に、前記書き込み動作が割り込まれる間に、前記メモリアドレスにおいて前記メモリパーティションのコンテンツを読み出す電子回路を備えることを特徴とする請求項10に記載のメモリデバイスのマイクロコントローラ。更に、前記メモリアドレスの最後の部分を受信することに先行して、前記メモリパーティションの前記コンテンツを読み出す内部検知動作を開始する電子回路を備えることを特徴とする請求項11に記載のメモリデバイスのマイクロコントローラ。前記書き込み動作を前記割り込むことは、前記メモリデバイスの前記マイクロコントローラによって開始されることを特徴とする請求項10に記載のメモリデバイスのマイクロコントローラ。更に、前記メモリパーティションの前記コンテンツを前記読み出すことの完了後に前記書き込み動作を再開する回路を備え、前記書き込み動作を前記再開することは、前記メモリデバイスの前記マイクロコントローラによって開始されることを特徴とする請求項11に記載のメモリデバイスのマイクロコントローラ。前記メモリデバイスは、相変化メモリPCMを備えることを特徴とする請求10に記載のメモリデバイスのマイクロコントローラ。メモリアレイを備えるメモリデバイスを備えるシステムであって、前記メモリデバイスは更に、メモリデバイスのメモリアドレスの第1の部分を含む読み出しコマンドを受信するとともに、前記メモリアドレスの前記第1の部分に対応するメモリパーティション内で実行されている書き込み動作を割り込み、前記書き込み動作を前記割り込むことが、前記メモリアドレスの第2の部分を受信する間に実行されるマイクロコントローラを備え、前記システムは更に、1つ又は複数のアプリケーションをホストするとともに、前記メモリアレイに対するアクセスを提供する前記マイクロコントローラに対して前記読み出しコマンドを開始するプロセッサを具備することを特徴とするシステム。前記マイクロコントローラは、前記書き込み動作が割り込まれる間に、前記メモリアドレスにおいて前記メモリパーティションのコンテンツを読み出すように適合されることを特徴とする請求項16に記載のシステム。前記マイクロコントローラは、前記メモリアドレスの最後の部分を受信することに先行して、前記メモリパーティションの前記コンテンツを読み出す内部検知動作を開始するように適合されることを特徴とする請求項17に記載のシステム。前記書き込み動作を前記割り込むことは、前記マイクロコントローラによって開始されることを特徴とする請求項16に記載のシステム。前記マイクロコントローラは、前記メモリパーティションの前記コンテンツを前記読み出すことの完了後に前記書き込み動作を再開するように適合され、前記書き込み動作を前記再開することは、前記マイクロコントローラによって開始されることを特徴とする請求項17に記載のシステム。本明細書全体を通して、一実施形態又は実施形態を参照することは、特別な特色、構造、特徴が、請求項に記載された主題の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における一実施形態において又は実施形態という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特色、構造、又は特徴は、1つ又は複数の実施形態において組み合わされてもよい。実施形態において、例えば、相変化メモリPCMデバイスを備え得るメモリデバイスは、パーティションと呼ばれるメモリセルグループに区分されたメモリアレイを含んでもよい。このようなメモリデバイスは、シリアルインターフェースメモリを備えてもよい。シリアルインターフェースメモリのアプリケーション例は、プリンタ、マルチメディアカード、DVDプレーヤ、セットトップボックス、デジタルカメラ、ハードディスクドライブHDD、自動車用アプリケーション、携帯電話機等を含んでもよい。このようなシリアルインターフェースメモリは、例えば、磁気テープを備え得る汎用シリアルメモリと混同されるべきではない。パーティション内のメモリセルは、例えば、センスアンプ及びロウ/カラムデコーダを含む共通の電子回路を共有してもよい。実装において、このようなメモリデバイスは、書き込み動作がメモリアレイの特定のパーティションに生じる間に、同じ特定のパーティションから読み出す動作を実行するマイクロコントローラを含んでもよい。このようなマイクロコントローラによって実行される技術は、例えば、コマンドコード及びアドレスを含む読み出しコマンドをシリアルに受信することを含んでもよい。このようなアドレスは、アドレスの最上位ビットMSBで開始し、最下位ビットLSBで終了するとして受信してもよい。特定の実装に応じて、アドレスのいくつかのMSBは、どのパーティションが、読み出しコマンドによって目標に定められたメモリ位置を含むかを決定するのに十分な情報を備えてもよい。従って、アドレスのいくつかのMSBをシリアルに受信した後、マイクロコントローラは、書き込み動作が同じ特定のパーティション内で生じるかどうかを決定してもよい。書き込み動作が同じパーティション内で生じることが決定される場合、マイクロコントローラは、直ちに読み出し動作を実行してもよい。書き込み動作が生じる場合、しかしながら、マイクロコントローラはまず、読み出し動作を開始する前に、書き込み動作に対して割り込み始めてもよい。その後、マイクロコントローラは、読み出し動作が完了した後に、書き込み動作を再開してもよい。実装において、マイクロコントローラは、読み出しコマンドのアドレスの残りの部分例えば、下位ビットLSBsをシリアルに受信し続ける間に、書き込み動作に対するこのような割り込みを実行してもよい。従って、以下に詳細に説明するように、読み出しコマンドの受信及び書き込み動作に対する割り込みは、同時に実行されてもよい。ここに記載される実施形態は、様々なタスク又は動作を実行するようなマイクロコントローラについて詳述するが、請求項の主題はそのようなマイクロコントローラに限定されるものではないこと、及び、他の回路及び/又はソフトウェアがこのようなタスク又は動作を実行してもよいことが理解される。実施形態において、上記のように、書き込み動作を割り込むことによって、メモリパーティションから読み出す技術を実行するマイクロコントローラは、メモリデバイスの内部に配置されてもよいが、請求項の主題はそのように限定されるものではない。例えば、コンピュータシステムは、アプリケーションを実行するプロセッサ、メモリデバイス、及び、プロセッサとメモリデバイスとの間に接続されるメモリコントローラを含んでもよい。このようなプロセッサは、例えば、アプリケーションの実行に応答して、メモリデバイス内の特定の位置から読み出す読み出しコマンドを開始してもよい。このような読み出しコマンドの受信に応答して、メモリコントローラは、メモリデバイスに読み出しコマンドを生成するとともに、メモリデバイスにシリアルに読み出しコマンドを提供することによって、読み出し動作を実行してもよい。このような場合、プロセッサ及び/又はメモリコントローラは、メモリデバイス内に生じる書き込み動作が例えば、メモリデバイスの同じパーティション内の読み出し動作と衝突し得るかどうかに関して知る必要は無い。代わりに、メモリデバイスの内部にあるマイクロコントローラは、読み出し動作を進行させる多数の処理を書き込み動作と衝突することなく実行してもよい。従って、メモリコントローラ及び/又はプロセッサは、読み出し‐書き込みの衝突を防止するために、メモリデバイス内の書き込み処理をモニタする負担を持つ必要はない。上で言及したように、プロセッサは、1つ又は複数のアプリケーションを実行してもよく、メモリデバイスから読み出す動作又はメモリデバイスに書き込む動作に帰着する。しかしながら、実施形態において、いくつかの書き込み動作は、多数の内部メモリ処理の何れかの間に、マイクロコントローラによって開始されてもよい。例えば、マイクロコントローラは、ウェアレベリング、ガーベジコレクション、不良ブロック管理、及び/又は、リフレッシュ処理を実行するように、メモリアレイの1つ又は複数のパーティションの書き込み動作を開始してもよい。このような処理は、例えば、アプリケーションレベルにおいてプロセッサ及び/又はユーザに対して見えないバックグランド動作を含んでもよい。ここに記載される実施形態は、このような書き込み動作を、メモリコントローラ及び/又はプロセッサがこのような内部メモリ処理を一時停止する必要なく生じさせてもよい。図1は、実施形態に係るメモリの一部分100の概略図である。例えば、このようなメモリは、メモリセルのデータパーティションに編成され得るPCMを備えてもよい。以下の記載において、このようなメモリの一部分は、8つのデータパーティションを含むように記載されてもよい。このような特定の数のデータパーティションは、単に簡便性のために、かつ、説明及び理解を簡単にするために記載される。しかしながら、ここに開示される実施形態に伴うデータパーティションの数は何れの特定の数にも限定されるものではなく、請求項の主題はこの点に限定されるものではないことが理解されるべきである。図1の説明を続けると、メモリの一部分100は、多数例えば、8つのデータパーティション110を含んでもよい。一実装において、このようなデータパーティションは、例えば、メモリセルアレイ116、ロウデコーダ113、カラムデコーダ136、例えば、書き込まれるべきメモリセルを決定する書き込み動作中に用いられるプログラムロードPL133、1つ又は複数のセンスアンプ130、及び、関連するデータパーティションの読み出し/書き込み動作に伴う他の回路120を備えてもよい。実装において、1つのデータパーティションから直接読み出す読み出し動作は、異なるデータパーティションに書き込む書き込み動作を同時に生じさせてもよい。このような場合、競合又は衝突が生じる必要はなく、なぜなら、多数の理由の中で、このようなパーティションは、それら独自の読み出し回路例えば、センスアンプ、及び/又は、ロウ及びカラムデコーダ回路を含んでもよい。特定の実施例に関する限り、データパーティション1から直接読み出す読み出し動作140は、データパーティション6に書き込む書き込み動作を同時に生じさせてもよい。読み出し動作140は、例えば、センスアンプ130を介してデータパーティション1の読み出しメモリセルのステート状態を検出するとともに、ステートを表すデータを出力バッファ150に書き込む、処理145を含んでもよい。図2は、他の実施形態に係るメモリの一部分100の概略図である。上で言及したように、1つのデータパーティションから直接読み出す読み出し動作は、異なるデータパーティションに書き込む書き込み動作を同時に生じさせてもよい。しかしながら、データパーティション170内に生じるように示した場合、衝突が生じる可能性がある。特に、データパーティション6の1つのブロックから直接読み出す読み出し動作240は、データパーティション6の他のブロックに書き込む書き込み動作260を同時に生じさせることができなくてもよい。一実装において、例えば、読み出し動作240を実行するコマンドを例えば、外部プロセッサから、又は、内部メモリコントローラの一部分から受信したとき、書き込み動作260は、読み出し動作240が完了するまで一時停止されてもよい。このような書き込み動作の一時停止は、プロセッサ及び/又はメモリコントローラからの特定のコマンドに起因してもよい。他の実装において、読み出し動作240を実行するコマンドは、書き込み動作260が完了するまで拒否及び/又は遅延されてもよい。どちらかの実装において、読み出し動作240は、例えば、センスアンプ130を介してパーティション6の読み出しメモリセルのステートを検出するとともに、ステートを表すデータを出力バッファ250に書き込む、処理245を含んでもよい。図3は、実施形態に係る、メモリパーティションから読み出す処理のタイミングを示す図である。図8は、例えば、メモリパーティションから読み出すこのような処理を実行し得る実施形態に係る、シリアルインターフェースメモリ800のブロック図である。シリアルインターフェースメモリ800は、データ、コマンド、アドレス等に関する情報を受信する入力ポート810を備えてもよい。シリアルインターフェースメモリ800はまた、例えば、クロック信号を受信する入力ポート820と、読み出しデータを含む情報を送信する出力ポートを備えてもよい。上記の部分100を含むメモリと同様に、このようなメモリは、メモリセルのパーティションに編成され得るPCMを備えてもよい。ロウ310は、例えば、シリアルインターフェースメモリ800のポート810を介してマイクロコントローラにシリアルに提供される情報を含んでもよい。ここで、シリアルにとは、このような情報が、マイクロコントローラによって1度に1ビット連続的に受信又は送信され得ることを意味する。実装において、このような情報は、例えば、ポート820を介してシリアルインターフェースメモリ800に供給されたクロック信号305に、少なくとも部分的に基づいて連続的に受信されてもよい。特に、このような情報は、クロック信号305の立ち上がり端にラッチされ例えば、記憶され、受信されてもよい。ロウ310は、コマンドコード部分312、アドレス部分314、ダミー部分316、及び、データ出力部分318を備えてもよい。ロウ330に示したように、コマンドコード部分312は、コマンドコードのMSBで開始するとともにアドレスのLSBで終了する順番にマイクロコントローラに提供されてもよい。同様に、アドレス部分314は、アドレスのMSBで開始するとともにアドレスのLSBで終了する順番にマイクロコントローラに提供されてもよい。ロウ320は、メモリパーティション334、336等のコンテンツ等の、メモリによって提供され得る情報を示す。部分332は、例えば、高インピーダンスの出力でマイクロコントローラが、コマンドコード部分312、アドレス部分314、及び、ダミー部分316を受信する間は、未画定であってもよい。実装において、コマンドコード部分312は、例えば、コマンドが、読み出しコマンド、書き込みコマンド、又は、消去コマンドを含むかどうかを示す1つ又は複数のビットを含んでもよい。アドレス部分314は、メモリアレイの1つ又は複数の位置を表す複数のビットを含んでもよい。詳細には、アドレス部分314の上位ビットMSBsがメモリ位置の比較的大まかな記述に対応してもよく、一方で、下位ビットLSBsは、メモリ位置の比較的微細な記述に対応してもよい。例えば、アドレス部分314の1つ又は複数の上位ビットMSBsは、どのパーティションがそのメモリ位置を含むかを記述してもよく、一方、アドレス部分314の下位ビットLSBsは、最も近いメモリブロック及び/又はアドレス可能なメモリセルの最小グループへのメモリ位置を記述してもよい。従って、アドレス部分314のこのような実装は、以下に更に詳細に記載するように、特定のメモリ位置のアドレスのMSB部分を単に受信することによって、どのパーティションが特定のメモリ位置を含むかを決定する機会を提供してもよい。ダミー部分316は、読み出しアドレス例えば、アドレス部分314の受信とデータ出力318例えば、そのアドレスのメモリセルの読み出しとの間の時間のマージンを提供するインターバル時間を含んでもよい。勿論、読み出し処理のタイミングのこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。図4は、実施形態に係る、図3に示したタイミング図のアドレス部分の詳細な表示例を示す。特に、0から23まで番号を付けられたアドレスの個々のビットを示すアドレス414は、アドレス部分314の少なくとも一部分を含んでもよい。実施例に示されたように、アドレスビット23は、アドレス414のMSBを含んでもよく、アドレスビット0は、128Mbバイトのアドレス可能なメモリ向けアドレス414のLSBを含んでもよいここでの場合のように、単一のメモリ位置は、1バイトを記憶するセルグループを表すために用いられてもよい。上記のように、アドレス414は、MSB23で開始するとともにLSB0で終了するように、メモリのマイクロコントローラにシリアルに提供されるアドレスビットを含んでもよい。このようなアドレスビットは、少なくとも部分的にクロック信号405に基づいて一度に1ビット連続的にマイクロコントローラにシリアルに提供されてもよい。特に、このような情報は、クロック信号の立ち上がり端にラッチされてもよい。上記のように、アドレス414の上位ビットMSBs例えば、ビット23、22、21等は、メモリ位置の比較的大まかな記述に対応してもよく、一方で、下位ビットLSBs例えば、ビット0、1、2、3等はメモリ位置の比較的微細な記述に対応してもよい。例えば、ビット23、22、及び21は、特定のメモリ位置を含むパーティションを記述してもよく、一方で、残りのビット20からビット0は、1バイトを識別する最も近いメモリセルグループへのメモリ位置を記述してもよい。図5A及び図5Bは、実施形態に係る、図3及び図4に示した読み出しコマンドのタイミング図のアドレス部分の他の詳細な表示を示す。上記のように、アドレス414は、少なくとも部分的にクロック信号405に基づいて、1度に1アドレスビットをマイクロコントローラに連続的に提供してもよい。特に、このような情報は、クロック信号の立ち上がり端にラッチされてもよい。特定の実装において、クロック信号405のクロック周期は、例えば、約10ナノ秒の期間を有してもよい。アドレス414の上位ビットMSBs例えば、ビット23、22、21等は、メモリ位置の比較的大まかな記述に対応してもよい。例えば、ビット23、22、及び21は、読み出しコマンドの標的メモリ位置を含むパーティションを記述してもよい。このような場合、上位ビットMSBsのうちの3つは、8つのパーティションのうち1つを識別してもよい。他の実施例において、2つの上位ビットMSBsは、4つのパーティションのうち1つを識別するのに十分であってもよい。更に他の実施例において、4つの上位ビットMSBsは、16のパーティションのうち1つを識別するのに十分であってもよい等である。図5A及び図5Bによって部分的に記載された実装において、メモリアレイは、8つのパーティションを含んでもよいが、請求項の主題はそのように限定されるものではない。従って、上位ビットMSBs23、22、21を受信することに続いて、マイクロコントローラは、書き込み動作が、読み出しコマンドの標的メモリ位置のパーティションと同じパーティションに生じているかどうかを決定してもよい。マイクロコントローラは、このような書き込み動作が生じていると決定する場合、マイクロコントローラは、書き込み動作に対して割り込む処理を開始してもよい。このような割り込み処理は、タイミング矢印555によって示されるように、ビット21を受信することに続いて開始してもよい。従って、このような割り込み処理は、メモリアドレスの残りのビット例えば、ビット20からビット0を受信するのに要する時間に関して比較的早期に開始してもよい。どのパーティションが標的メモリ位置を含むか、及び、書き込み処理が同じパーティションに生じているかどうかについてのこのような早期の決定は、以下により詳細に記載されるように、比較的高速の読み出し時間を有する利点を提供し得る。ビット21を受信した時に開始される割り込み処理は、完了するのに幾分時間を要してもよい。実装において、割り込み処理を完了するのに利用可能なタイムスパンは、タイミング矢印545によって示されたメモリアドレス414の追加ビットを受信するのに要する時間に対応してもよい。従って、マイクロコントローラは、メモリアドレス414の追加ビットを受信することと、書き込みの割り込みを完了することとの同時処理を実行してもよい。このような同時割り込み処理が完了した上で、メモリデバイスから読み出すことに伴われた1つ又は複数の処理が開始されてもよい。特に、読み出し処理は、1つ又は複数のメモリセルのステート又はロジックレベルを検出する内部検知動作を含んでもよい。図5Aに示した一実装において、このような内部検知動作は、メモリのページのために実行されてもよい。特定の実施例において、ページは、8メモリバイトを含んでもよい。ゆえに、特定ページの読み出し動作は、マイクロコントローラによって受信された4つの上位ビットLSBsの最初、すなわちビット3を識別した後に開始されてもよい。図5Aに示した場合、内部検知動作は、マイクロコントローラが、矢印535によって示したように、読み出しコマンドの標的メモリ位置を含むページを識別してもよい。図5Bに示した他の特定の実施例のように、4バイトのページサイズのために、特定ページの読み出し動作は、マイクロコントローラによって受信された3つの下位ビットLSBsの最初、すなわちビット2を識別した後に開始されてもよい。図5Bに示した場合、内部検知動作は、矢印536によって示したように、マイクロコントローラが、読み出しコマンドの標的メモリ位置を含むページを識別し得るとすぐに開始されてもよい。この実施例では、先の実施例と比較して、書き込み動作を割り込むために利用可能な1つ又は複数のクロック周期があってもよい。従って、マイクロコントローラは、メモリアドレスの残りのビットを受信することと、読み出し動作のために内部検知動作を開始することとの同時処理を実行してもよい。このような同時処理は、例えば、改良された読み出し速度の利点を提供し得る。図6は、実施形態に係る、メモリアレイのデータパーティションから読み出す処理600のフローチャート図である。このような処理は、例えば、図3~図5に示したタイミング図を用いて実行されてもよいが、請求項の主題はそのように限定されるものではない。ブロック620において、マイクロコントローラは、例えば、上記のように、メモリコントローラ及び/又はプロセッサによって提供され得る読み出しコマンドを受信してもよい。一実装において、このようなマイクロコントローラは、メモリアレイを備えるメモリデバイス内に組み込まれてもよい。マイクロコントローラは、読み出しコマンドのアドレス部分をシリアルに受信してもよく、メモリアドレスのMSBで開始するとともに、LSBが受信されるまでメモリアドレスの残りのビットを受信し続ける。このようなアドレス部分は、データが読み出されるべきところからメモリアレイの標的位置を識別してもよい。ブロック630において、マイクロコントローラは、メモリアドレスの1つ又は複数のMSBを受信した後に、どのパーティションが標的位置を含むかを決定してもよい。例えば、上記のように、マイクロコントローラは、メモリアドレスの3つの上位ビットMSBsを受信した後に、どのパーティションが標的位置を含むかを決定してもよい。どのパーティションが標的位置を含むかを知って、マイクロコントローラは、ひし形640におけるように、書き込み動作が同じパーティションに生じているかどうかを決定してもよい。このような書き込み動作が生じていない場合、処理600は、マイクロコントローラがメモリアドレスの残りの部分を受信することを終了し得るブロック643に進行してもよい。ブロック648において、マイクロコントローラは、標的メモリ位置から読み出す処理を開始してもよい。例えば、このような処理は、上記のように、マイクロコントローラが、読み出しコマンドの標的メモリ位置を含むページを識別し得るとすぐに開始し得る内部検知動作を含んでもよい。他方で、このような書き込み動作が、標的位置のパーティションと同じパーティションに生じている場合、処理600は、マイクロコントローラが書き込み動作を割り込む処理を開始するブロック650に進行してもよい。例えば、パーティションの書き込み動作に割り込むこのような処理は、アドレスを記憶することと、内部電圧を読み出し状態に戻すことと、書き込みの割り込みを完了することとを実行してもよい。ブロック660において、マイクロコントローラは、標的メモリ位置から読み出す処理を開始してもよい。例えば、このような処理は、上記のように、マイクロコントローラが、読み出しコマンドの標的メモリ位置を含むページを識別し得るとすぐに開始し得る内部検知動作を含んでもよい。ひし形670において、決定は、読み出し動作が完了したかどうかについてなされてもよい。もしそうでない場合、処理600は、このような読み出し動作が終了することを待ってもよい。読み出し動作が完了する場合、処理600は、マイクロコントローラが、先に割り込まれた書き込み動作を再開し得るブロック680に進行してもよい。例えば、パーティションの書き込み動作を再開するこのような処理は、記憶された書き込み動作のアドレスを取り出すことと、内部電圧を書き込み状態に戻すことと、パーティション制御を書き込み回路に開放することとを含んでもよい。勿論、処理600のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。図7は、メモリデバイス710を含むコンピュータシステム700の実施形態例を概略的に示す図である。このようなコンピュータデバイスは、例えば、アプリケーション及び/又は他のコードを実行するために、1つ又は複数のプロセッサを備えてもよい。例えば、メモリデバイス710は、図2に示したような多数のデータパーティションを備えてもよい。コンピュータデバイス704は、メモリデバイス710を管理するように構成され得る任意のデバイス、アプリケーション、又は機械を表し得る。メモリデバイス710は、メモリコントローラ712及びメモリ722を含んでもよい。例示であって制限されるものではないが、コンピュータデバイス704は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス、又はこれらと類似するような1つ又は複数のコンピュータデバイス及び/又はプラットフォームと、例えば、携帯情報端末、モバイル通信デバイス、又はこれらと類似するような1つ又は複数のパーソナルコンピュータデバイス又は通信デバイス及び/又は装置と、例えば、データベース又はデータ記憶サービスプロバイダ/システムのようなコンピュータシステム及び/又は関連するサービスプロバイダ能力と、及び/又はこれらの任意の組み合わせとを含んでもよい。システム700に示した様々なデバイスの全部又は一部、及び本明細書に更に記載されたような処理及び方法は、ハードウェア、ファームウェア、ソフトウェア、又はこれらの任意の組み合わせを用いるかあるいは含むように実装されてもよいことが認識される。ゆえに、例示であって限定されるものではないが、コンピュータデバイス704は、バス740及びホスト又はメモリコントローラ712を通してメモリ722に動作的に連結される少なくとも1つの処理ユニット720を含んでもよい。処理ユニット720は、データコンピューティング手順又はデータコンピューティング処理の少なくとも一部を実行するように構成可能な1つ又は複数の回路を表す。例示であって限定されるものではないが、処理ユニット720は、1つ又は複数のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、アプリケーション専用集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールドプログラマブルゲートアレイ、及びこれらと類似するもの、又はこれらの任意の組み合わせを含んでもよい。処理ユニット720は、メモリコントローラ712と通信するように構成されたオペレーティングシステムを含んでもよい。このようなオペレーティングシステムは、例えば、バス740上でメモリコントローラ712に送信されるコマンドを生成してもよい。このようなコマンドは、例えば、読み出しコマンド及び/又は書き込みコマンドを含んでもよい。メモリデバイス710は、例えば、同じメモリパーティションに書き込み処理を生じさせることを割り込むことによって読み出し処理を実行するために、上記の処理600を実行し得るマイクロコントローラ715を備えてもよい。マイクロコントローラ715は、例えば、メモリアレイを含む同一ダイ上等のメモリ722に組み込まれてもよい。メモリ722は、任意のデータストレージ機構を表す。メモリ722は、例えば、一次メモリ724及び/又は二次メモリ726を含んでもよい。一次メモリ724は、例えば、ランダムアクセスメモリ、リードオンリメモリ等を含んでもよい。この例示は処理ユニット720から離れて説明したが、一次メモリ724の全部又は一部は処理ユニット720内に備えられていてもよく、あるいは処理ユニット420と同じ場所に設置されているか、又は処理ユニット720に連結されてもよいと理解されるべきである。二次メモリ726は、例えば、一次メモリと同一形式のメモリもしくは類似形式のメモリ、及び/又は、例えば、ディスクドライブ、光学ディスクドライブ、テープドライブ、固体状態メモリドライブ等の1つ又は複数のデータ記憶装置もしくはシステムを含んでもよい。所定の実装例において、二次メモリ726は動作可能的にコンピュータ可読媒体728から受信可能であってもよく、もしくは、コンピュータ可読媒体728に連結するように構成可能であってもよい。コンピュータ可読媒体728は、例えば、システム700における1つ又は複数のデバイスに対するデータ、コード、及び/又は命令を送ることができ、かつ/又は、こうしたデータ、コード、及び/又は命令をアクセス可能にすることができる任意の媒体を含んでもよい。コンピュータデバイス704は、例えば、入力/出力732を含んでもよい。特定の実施形態において、コンピュータシステム700は、メモリアレイ724及びマイクロコントローラ715を備えるメモリデバイスを含んでもよい。このようなマイクロコントローラは、メモリアレイ724のメモリアドレスの第1の部分を含む読み出しコマンドを受信してもよく、メモリアドレスの第1の部分に対応するメモリパーティション内で実行されている書き込み動作を割り込んでもよい。書き込み動作のこのような割り込みは、メモリアドレスの第2の部分を受信する間に実行されてもよい。コンピュータシステム700はまた、1つ又は複数のアプリケーションをホストするとともに、例えば、メモリアレイ724のメモリセルにアクセスを提供するメモリコントローラ715に向けられた読み出しコマンドを開始するプロセッサを含んでもよい。入力/出力732は、人及び/又は機械の入力を受入れるように構成可能な、又は導入するように構成可能な1つ又は複数のデバイス又は機能、及び/又は、人及び/又は機械の出力を送出するように構成可能な、又は提供するように構成可能な1つ又は複数のデバイス又は機能を表す。例示であって限定されるものではないが、入力/出力デバイス732は、動作可能に構成されたディスプレイ、スピーカー、キーボード、マウス、トラックボール、タッチスクリーン、データポート等を含んでもよい。本明細書に使用されたように、用語及び、及び/又は、及び又はとは、少なくとも一部において、そのような用語が使用される文脈に応じてまた期待される様々な意味を含み得る。一般に、A、B、又はCのように、リストに関連するように使用された場合の及び/又は並びに又はとは、ここで排他的な意味に使用されたA、B、又はCと同様に、ここで包括的な意味に使用されたA、B、及びCを意味するように意図されてもよい。本明細書全体を通して、一実施形態又は実施形態を参照することは、特別な特色、構造、特徴が、請求項に記載された主題の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における一実施形態において又は実施形態という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特色、構造、又は特徴は、1つ又は複数の実施形態において組み合わされてもよい。現時点で考えられる実施形態例について説明して述べてきたが、請求項の主題から逸脱することなく、他の様々な変更がなされてもよく、均等なものに置換されてもよいと当業者に理解され得るものである。加えて、本明細書に開示された主要概念から逸脱することなく、特定の状況を請求項の主題の教示に適用するように多くの変更がなされてもよい。それゆえ、請求項の主題が開示された特定の実施形態に限定されることはないと示され、そのような請求項の主題はまた、添付の特許請求の範囲に含まれる全ての実施形態及びそれらの均等物を包含するものであると示されている。