"映像信号を蓄積するメモリと、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込み読出制御信号を生成して、該読出制御信号と外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部とを備える信号処理回路。前記読出制御部は、複数の信号処理回路を同時に用いて映像表示を行う場合に、前記読出制御信号を生成して、該読出制御信号と前記フレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す請求項1記載の信号処理回路。前記読出制御部は、出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と前記外部から供給された垂直同期信号との位相差、前記出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、該位相差が所定未満となるように、前記出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、該調整後の信号を用いて前記読出制御信号を生成する請求項1記載の信号処理回路。前記入力映像信号と他の信号処理回路に入力される入力映像信号がスキューを生じても、前記読出制御信号と前記フレーム識別情報に基づき、前記フレーム識別情報に対応する映像信号を前記メモリから読み出すことができるように、前記外部から供給された同期信号を遅延させるスキュー補償部を有する請求項1記載の信号処理回路。表示停止指示信号が供給された場合、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行い、取り込んだ前記表示停止指示信号を前記書込制御部と前記読出制御部に出力する表示停止制御部をさらに備え、前記書込制御部は、前記表示停止指示信号に基づき、表示停止期間中は前記メモリへの前記入力映像信号の蓄積を停止し、前記読出制御部は、前記表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出していたフレーム識別情報に対応する映像信号を前記メモリから読み出す請求項1記載の信号処理回路。表示停止制御部は、フレーム単位または複数フレーム単位で、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行う請求項5記載の信号処理回路。前記読出制御部は、外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出してキャプチャ映像信号として外部に出力させる請求項5記載の信号処理回路。前記書込制御部は、外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応させて差し替え映像信号を前記メモリに記憶する請求項5記載の信号処理回路。前記読出制御部は、前記外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応させて前記メモリに記憶されている差し替え映像信号を読み出す請求項8記載の信号処理回路。表示停止制御部は、フレーム単位または複数フレーム単位で、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行う請求項5記載の信号処理回路。前記メモリは、信号処理に用いる映像信号を蓄積する請求項1記載の信号処理回路。入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させてメモリに蓄積させる工程と、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と前記外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す工程とを含む映像信号処理方法。1画面を構成する複数の表示領域毎に信号処理回路を設けて、各信号処理回路は対応する表示領域の映像信号の処理を行う表示装置であり、前記各信号処理回路は、映像信号を蓄積するメモリと、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、外部から前記各信号処理回路に共通に供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と外部から前記各信号処理回路に共通に供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部とを備える表示装置。基準周波数信号を生成する発振部をさらに有し、前記発振部は、前記生成した基準周波数信号を前記信号処理回路のそれぞれに供給し、前記各信号処理回路の読出制御部は、前記出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と前記外部から供給された垂直同期信号との位相差、前記出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、該位相差が所定未満となるように、前記出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、該調整後の信号を用いて前記読出制御信号を生成する請求項13記載の表示装置。前記複数の信号処理回路は、前記複数の信号処理回路に入力される入力映像信号が信号処理回路間でスキューを生じても、前記読出制御信号と前記フレーム識別情報に基づき、前記フレーム識別情報に対応する映像信号を前記メモリから読み出すことができるように、前記外部から供給された同期信号を遅延させるスキュー補償部を有する請求項13記載の表示装置。前記複数の信号処理回路は、表示停止指示信号が供給された場合、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行い、取り込んだ前記表示停止指示信号を前記書込制御部と前記読出制御部に出力する表示停止制御部をさらに備え、前記書込制御部は、前記表示停止指示信号に基づき、表示停止期間中は前記メモリへの前記入力映像信号の蓄積を停止し、前記読出制御部は、前記表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出していたフレーム識別情報に対応する映像信号を前記メモリから読み出す請求項13記載の表示装置。ところで、マルチチップ構成で高解像度の映像表示を行う場合、全体で1画面の表示を行うだけでなく、信号処理回路毎に独立したフレーム周波数の入力信号の表示対応も必要になる。このため、フレームバッファ70A~70Dを大容量としなければならない。例えば信号処理回路に入力された映像信号のフレーム周波数が48Hz、フレームバッファから出力する映像信号のフレーム周波数を60Hzとする。この場合、フレームバッファ70A~70Dを2フレーム分のメモリ容量として、一方の1フレーム分のメモリ領域に映像信号が書き込まれている期間中は、他方の1フレーム分のメモリ領域に記憶されている映像信号の読み出しを行う。このように、フレームバッファを大容量とすることで、独立したフレーム周波数の入力信号の表示対応が可能となる。しかし、大容量のフレームバッファを用いることで、低コスト化や小規模回路化等が困難となる。そこで、この技術では、フレームバッファを用いることなく高解像度の映像表示を行うことができる信号処理回路と信号処理方法および表示装置を提供することを目的とする。本技術の第1の側面は、映像信号を蓄積するメモリと、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部とを備える信号処理回路にある。本技術の信号処理回路では、メモリに対して信号処理に用いる映像信号が蓄積される。書込制御部は、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき入力映像信号をフレーム識別情報と対応させてメモリに蓄積させる。また、読出制御部は、複数の信号処理回路を同時に用いて映像表示を行う場合に、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成する。読出制御信号の生成では、出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と外部から供給された垂直同期信号との位相差、出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、位相差が所定未満となるように、出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、調整後の信号を用いて読出制御信号を生成する。この生成した読出制御信号と外部から供給されたフレーム識別情報に基づき、フレーム識別情報に対応する映像信号をメモリから読み出す。また、スキュー補償部が設けられて、入力映像信号と他の信号処理回路に入力される入力映像信号がスキューを生じても、読出制御信号とフレーム識別情報に基づき、フレーム識別情報に対応する映像信号をメモリから読み出すことができるように、外部から供給された同期信号が遅延される。さらに、表示停止制御部が設けられて、表示停止指示信号が供給された場合、入力ラッチ信号に基づいて表示停止指示信号の取り込みがフレーム単位または複数フレーム単位で行われて、取り込んだ表示停止指示信号が書込制御部と読出制御部に出力される。書込制御部では、表示停止指示信号に基づき、表示停止期間中はメモリへの入力映像信号の蓄積が停止される。また、読出制御部では、表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出した映像信号が繰り返し読み出される。また、外部から供給されたフレーム識別情報に基づき、フレーム識別情報に対応する映像信号がメモリから読み出されて、例えば外部機器に供給されて、静止画のキャプチャが行われる。また、外部から供給されたフレーム識別情報に基づき、フレーム識別情報に対応させて差し替え映像信号がメモリに記憶される。その後、外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応させてメモリに記憶されている差し替え映像信号を読み出すことで、マルチチップ構成でも、静止画を外部機器から供給された静止画に容易に差し替えることができる。本技術の第2の側面は、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させメモリに蓄積させる工程と、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と前記外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す工程とを含む信号処理方法にある。本技術の第3の側面は、1画面を構成する複数の表示領域毎に信号処理回路を設けて、各信号処理回路は対応する表示領域の映像信号の処理を行う表示装置であり、前記各信号処理回路は、映像信号を蓄積するメモリと、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、外部から前記各信号処理回路に共通に供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と外部から前記各信号処理回路に共通に供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部とを備える表示装置にある。本技術の表示装置では、1画面を構成する複数の表示領域毎に信号処理回路を設けて、各信号処理回路では対応する表示領域の映像信号の処理を行う。各信号処理回路では、メモリに対して信号処理に用いる映像信号が蓄積される。各信号処理回路の書込制御部は、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき入力映像信号をフレーム識別情報と対応させてメモリに蓄積させる。また、各信号処理回路の読出制御部は、各信号処理回路を同時に用いて映像表示を行う場合に、外部から各信号処理回路に共通に供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成する。読出制御信号の生成では、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成する。読出制御部は、読出制御信号と外部から各信号処理回路に共通に供給されたフレーム識別情報に基づき、フレーム識別情報に対応する映像信号をメモリから読み出す。また、スキュー補償部が設けられて、入力映像信号と各信号処理回路に入力される入力映像信号がスキューを生じても、読出制御信号とフレーム識別情報に基づき、フレーム識別情報に対応する映像信号をメモリから読み出すことができるように、外部から供給された同期信号が遅延される。また、1つの発振部で生成されたシステムクロック信号が信号処理回路のそれぞれに供給されて、各信号処理回路の読出制御部は、出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と外部から供給された垂直同期信号との位相差、出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、この位相差が所定未満となるように、出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、この調整後の信号を用いて読出制御信号が生成される。さらに、各信号処理回路に表示停止制御部が設けられて、表示停止指示信号が供給された場合、入力ラッチ信号に基づいて表示停止指示信号の取り込みが1フレーム単位または複数フレーム単位で行われて、取り込んだ表示停止指示信号が書込制御部と読出制御部に出力される。書込制御部では、表示停止指示信号に基づき、表示停止期間中はメモリへの入力映像信号の蓄積が停止される。また、読出制御部では、表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出した映像信号が繰り返し読み出される。本技術によれば、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、書込制御信号に基づき入力映像信号がフレーム識別情報と対応させてメモリに蓄積される。また、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号が生成されて、この読出制御信号と外部から供給されたフレーム識別情報に基づき、フレーム識別情報に対応する映像信号がメモリから読み出される。したがって、外部から供給された同期信号を複数の信号処理回路に供給した場合、信号処理回路から出力される映像信号の位相差が少なくなる。このため、ラインバッファを用いて、信号処理回路から出力される映像信号の位相を一致させることが可能となり、低遅延で小規模回路、かつ低消費電力、低コストで高解像度の映像表示を行うことができる。以下、本技術を実施するための形態について説明する。なお、説明は以下の順序で行う。1.第1の実施の形態1-1.第1の実施の形態の構成1-2.第1の実施の形態の動作2.第2の実施の形態2-1.第2の実施の形態の構成2-2.第2の実施の形態の動作3.第3の実施の形態3-1.第3の実施の形態の構成3-2.第3の実施の形態の動作<1.第1の実施の形態>[1-1.第1の実施の形態の構成]図2は、第1の実施の形態の構成を例示している。表示装置10は、信号処理回路20A~20D、ラインバッファ30A~30D、タイミングコントロール回路35A~35D、信号処理回路制御部40、発振器45A~45Dを備えている。信号処理回路20A~20Dは、それぞれ表示領域に対応する映像信号の信号処理を行う。例えば、1画面を上下左右に4分割して、信号処理回路20Aは、例えば左上の表示領域に対応する映像信号の信号処理を行う。同様に、信号処理回路20Bは、例えば右上の領域、信号処理回路20Cは、例えば左下の領域、信号処理回路20Dは、例えば右下の表示領域に対応する映像信号の信号処理を行う。信号処理回路20Aには、映像信号IWData、映像信号IWDataに対応したクロック信号IWCLK、水平同期信号IWH、垂直同期信号IWV、フレーム信号IWFLDが供給されている。また、信号処理回路20Aには、後述する信号処理回路制御部40から水平同期信号ExtH、垂直同期信号ExtV、フレーム信号ExtFLD、フレーム識別信号EFIDが供給されている。さらに、信号処理回路20Aには、システム制御部図示せずから、マルチチップ構成またはシングルチップ構成の何れで動作を行うかを示すチップ構成制御信号MCENが供給されている。信号処理回路20Aは、クロック信号IWCLK、水平同期信号IWH、垂直同期信号IWV、フレーム信号IWFLDに基づき映像信号IWDataを取り込んで表示領域に対応する映像信号の信号処理を行う。信号処理回路20Aは、チップ構成制御信号MCENに基づきマルチチップ構成に対応した動作を行う場合、水平同期信号ExtH、垂直同期信号ExtV、フレーム信号ExtFLD等に基づき、処理後の映像信号RDataAをラインバッファ30Aに出力する。信号処理回路20B~20Dも信号処理回路20Aと同様に、それぞれ表示領域に対応する映像信号の信号処理を行い、信号処理後の映像信号RDataB~RDataDをラインバッファ30B~30Dに出力する。なお、信号処理回路20A~20Dは、チップ構成制御信号MCENによって、シングルチップ構成に対応した動作を行う場合、水平同期信号IWH、垂直同期信号IWV、フレーム信号IWFLD等に基づき映像信号の読み出しを行う。ラインバッファ30A~30Dに記憶された映像信号は、例えば信号処理回路20Aから出力された水平読出タイミング信号RTH、垂直読出タイミング信号RTV、フレーム信号RTFLDに基づき同期して読み出されて、タイミングコントロール回路35A~35Dに供給される。タイミングコントロール回路35Aは、ラインバッファ30Aから読み出された映像信号を受けて、所定フォーマットおよびタイミングの信号として表示素子のドライバ図示せずに出力する。同様に、タイミングコントロール回路35B~35Dは、ラインバッファ30B~30Dから読み出された映像信号を受けて、所定フォーマットおよびタイミングの信号として表示素子のドライバ図示せずに出力する。信号処理回路制御部40は、信号処理回路をマルチチップ構成で用いる場合に、水平同期信号ExtHと垂直同期信号ExtVとフレーム信号ExtFLDとフレーム識別信号EFIDを生成して信号処理回路20A~20Dに供給する。発振器45Aは、信号処理回路20Aを動作させるための基準周波数信号であるシステムクロック信号SCLKを生成する。同様に、発振器45B~45Dは、信号処理回路20B~20Dを動作させるためのシステムクロック信号SCLKを生成する。なお、発振器45A~45Dで生成されるシステムクロック信号SCLKの周波数は、等しい周波数とされている。図3は、信号処理回路の構成を例示している。なお、信号処理回路20A~20Dは等しい構成とされており、以下信号処理回路20Aについて説明する。映像信号IWDataは、クロック乗換部200に供給される。クロック乗換部200は、クロック信号の乗り換えを行い、映像信号IWData、水平同期信号IWH、垂直同期信号IWV、フレーム信号IWFLDを、クロック信号IWCLKからシステムクロック信号SCLKに同期した信号とする。クロック乗換部200は、クロック乗り換え後の映像信号IWDataを第1信号処理部201に出力する。また、クロック乗換部200は、クロック乗り換え後の水平同期信号IWHと垂直同期信号IWVとフレーム信号IWFLDを、書込制御部21の書込制御信号生成部211と読出制御部22の信号選択部222に出力する。第1信号処理部201は、映像信号IWDataに対してメモリを用いることのない種々の処理、例えば輝度補正や色補正等の処理をシステム制御部からの指示に応じて行い、処理後の映像信号をフレームメモリ202に供給する。フレームメモリ202は、信号処理に用いる映像信号例えば蓄積されている映像信号を用いて新たな映像信号を生成する信号処理に用いる映像信号を蓄積するためのものである。フレームメモリ202には、第2信号処理部203が接続されている。第2信号処理部203は、フレームメモリ202に蓄積されている映像信号を用いて種々の信号処理例えばインタレース/プログレッシブ変換やサイズ変換、倍速変換等の処理をシステム制御部からの指示に応じて行い、新たな映像信号を生成する。書込制御部21の書込制御信号生成部211は、水平同期信号IWHと垂直同期信号IWVとフレーム信号IWFLDに基づき水平書込タイミング信号WTHと垂直書込タイミング信号WTVを生成する。書込制御信号生成部211は、生成した信号をこれらの信号に同期したフレーム信号WTFLDと共に書込アドレス生成部212に供給する。また、書込制御信号生成部211は、書込イネーブル信号WDENを生成して、フレームメモリ202と書込アドレス生成部212に供給する。さらに、書込制御信号生成部211は、フレーム信号IWFLDに基づき、書込フレーム識別信号WFID0を自走して生成して、信号選択部223に供給する。書込アドレス生成部212は、書込イネーブル信号WDENによって書込許可がなされている場合、水平書込タイミング信号WTHと垂直書込タイミング信号WTVとフレーム信号WTFLD、および信号選択部223から供給されたフレーム識別信号WFIDに基づき、書込アドレス信号WADRを生成する。書込アドレス生成部212は、生成した書込アドレス信号WADRをフレームメモリ202に供給して、第1信号処理部201から出力された映像信号をフレームメモリ202に蓄積させる。読出制御部22のスキュー補償部221は、信号処理回路を複数用いたマルチチップ構成で映像表示を行う場合、各信号処理回路間で入力映像信号のスキューを生じても、このスキューによる誤動作を防止する。スキュー補償部221は、信号処理回路制御部40から供給された水平同期信号ExtHと垂直同期信号ExtVとフレーム信号ExtFLDに基づき、信号処理後の映像信号を各信号処理回路から位相差を少なくして出力できるようにタイミングを調整する。スキュー補償部221は、タイミング調整後の各信号を信号選択部222に出力する。例えば各信号処理回路間でシステムクロックの最大4クロック分のスキューが発生する場合、水平同期信号ExtHを8クロック分遅延させる。この場合、遅延後の水平同期信号ExtHのタイミングは、最大4クロック分のスキューが発生しても、同じ垂直期間およびフィードル期間のタイミングとなる。したがって、遅延した水平同期信号ExtHのエッジで垂直同期信号ExtVとフレーム信号ExtFLDの取り込みを行い、新たな垂直同期信号ExtVとフレーム信号ExtFLDとして出力する。このようにすれば、各信号処理回路間でスキューが発生しても、スキューの影響を防止できる。また、水平同期信号ExtHの遅延は、発振器45Aからのシステムクロック信号SCLKに基づいて行うことで、信号処理回路制御部40から水平同期信号ExtHと垂直同期信号ExtVとフレーム信号ExtFLDと共にクロック信号を供給する必要がない。信号選択部222は、チップ構成制御信号MCENでマルチチップ構成での動作が示された場合、スキュー補償部221から供給された水平同期信号ExtHと垂直同期信号ExtVとフレーム信号ExtFLDを選択して、読出制御信号生成部224に出力する。なお、信号選択部222は、シングルチップ構成での動作が指示された場合、映像信号IWDataに対応する水平同期信号IWHと垂直同期信号IWVとフレーム信号IWFLDを選択して読出制御信号生成部224に出力する。信号選択部223には、書込制御信号生成部211から書込フレーム識別信号WFID0と、信号処理回路制御部40からフレーム識別信号EFIDが供給されている。信号選択部223は、システム制御部から供給されたチップ構成制御信号MCENによってマルチチップ構成で映像表示を行うことが指示された場合、信号処理回路制御部40から供給されたフレーム識別信号EFIDを選択する。また、シングルチップ構成で映像表示を行うことが指示された場合、信号選択部223は、書込フレーム識別信号WFID0を選択する。信号選択部223は、選択したフレーム識別信号をフレーム識別信号WFIDとして、書込アドレス生成部212と読出制御信号生成部224に出力する。また、後述する第3の表示モードのように、信号処理回路20A~20Dに供給する映像信号が非同期で異なるフォーマットやフレームレートに対応可能とする場合、フレーム識別信号EFIDは、信号処理回路20A~20Dに供給する映像信号に同期した信号とすることができない。したがって、第3の表示モードでは、チップ構成制御信号MCENによってマルチチップ構成で映像表示を行うことが指示された場合でも、信号選択部223は、書込フレーム識別信号WFID0を選択する。例えばチップ構成制御信号MCEN[1:0]=[x:1]の場合、信号選択部222は、水平同期信号ExtHと垂直同期信号ExtVとフレーム信号ExtFLDを選択する。チップ構成制御信号MCEN[1:0]=[x:0]の場合、信号選択部222は、水平同期信号IWHと垂直同期信号IWVとフレーム信号IWFLDを選択する。チップ構成制御信号MCEN[1:0]=[1:x]の場合、信号選択部223は、フレーム識別信号EFIDを選択する。チップ構成制御信号MCEN[1:0]=[0:x]の場合、信号選択部223は、書込フレーム識別信号WFID0を選択する。ここで、マルチチップ構成で用いる場合、第1と第2の表示モードではチップ構成制御信号MCEN[1:0]=[1:1]、第3の表示モードではチップ構成制御信号MCEN[1:0]=[0:1]とする。読出制御信号生成部224は、信号選択部222で選択された同期信号に基づき水平読出タイミング信号RTHと垂直読出タイミング信号RTVを生成する。読出制御信号生成部224は、生成した信号をこれらの信号に同期したフレーム信号RTFLDと共に読出アドレス生成部225に供給する。また、読出制御信号生成部224は、読出イネーブル信号RDENを生成して、フレームメモリ202と読出アドレス生成部225に供給する。さらに、読出制御信号生成部224は、信号選択部223から供給されたフレーム識別信号WFIDに基づき、読出フレーム識別信号RFIDを生成して、読出アドレス生成部225に供給する。また、水平読出タイミング信号RTHは、ラインジッタモードの場合、フリーランで生成される。ラインジッタモードとは、表示装置は広い周波数範囲のフレームレートの信号を扱うため、出力水平周波数の水平読出タイミング信号RTHを自走させて、入力の垂直同期信号を水平読出タイミング信号RTHで取り込んで出力の垂直読出タイミング信号RTVを生成するモードである。したがって、ラインジッタモードでは、フレーム当たりのライン数が可変する。さらに、読出制御信号生成部224は、LowLatencyイネーブル信号LLENに基づき、後述するLowLatencyモードが有効とされているか否かに応じて読み出すフレームを制御する。読出アドレス生成部225は、読出イネーブル信号RDENによって映像信号の読み出しが許可されている場合、水平読出タイミング信号RTHと垂直読出タイミング信号RTVとフレーム信号RTFLDおよび読出フレーム識別信号RFIDに基づき、読出アドレス信号RADRを生成する。読出アドレス生成部225は、生成した読出アドレス信号RADRをフレームメモリ202に供給して、フレームメモリ202から読出フレーム識別信号RFIDに対応する映像信号を読み出して出力させる。[1-2.第1の実施の形態の動作]次に、第1の実施の形態の動作について説明する。図4は、信号処理回路の動作を示すタイミング図である。図4のAは、各信号処理回路20A~20Dに入力される映像信号IWDataのフレーム信号IWFLD、垂直同期信号IWV、水平同期信号IWHを示している。図4のBは、フレーム識別信号WFIDを示している。図4のCは、信号処理回路制御部40から各信号処理回路20A~20Dに供給される水平同期信号ExtHと垂直同期信号ExtVとフレーム信号ExtFLDを示している。信号処理回路の読出制御信号生成部224は、ラインジッタモードの場合、フリーランで水平読出タイミング信号RTHを生成する。したがって、水平読出タイミング信号RTHは、最大1ライン分のスキューを生じることになる。図4のDは、信号処理回路20Aの読出制御信号生成部224で生成されたフレーム信号RTFLD、垂直読出タイミング信号RTV、水平読出タイミング信号RTHを示している。ここで、信号処理回路20Aで生成された水平読出タイミング信号RTHが信号処理回路制御部40から供給された水平同期信号ExtHと位相が一致する場合、信号処理回路20Aから出力される映像信号は、信号処理回路制御部40から各信号処理回路に供給された信号と同期する。図4のEは、信号処理回路20Bの読出制御信号生成部224で生成されたフレーム信号RTFLD、垂直読出タイミング信号RTV、水平読出タイミング信号RTHを示している。信号処理回路20Bで生成された水平読出タイミング信号RTHが、供給された水平同期信号ExtHに対してスキューが最大である場合、信号処理回路20Bから出力される映像信号は、信号処理回路制御部40から供給された信号に対して1ライン分遅延した信号となる。図4のFは、信号処理回路20Cの読出制御信号生成部224で生成されたフレーム信号RTFLD、垂直読出タイミング信号RTV、水平読出タイミング信号RTHを示している。また、図4のGは、信号処理回路20Dの読出制御信号生成部224で生成されたフレーム信号RTFLD、垂直読出タイミング信号RTV、水平読出タイミング信号RTHを示している。信号処理回路20C,20Dから出力される映像信号も、信号処理回路20A,20Bから出力される映像信号と同様に、生成した水平読出タイミング信号RTHと供給された水平同期信号ExtHとのスキューに応じて遅延した信号となる。図4のHは、ラインバッファ30Aの動作を示している。ラインバッファ30Aは、図4のDに示すタイミングで読み出された映像信号RDataAを図4のHに示すように順次記憶する。図4のIは、ラインバッファ30Bの動作を示している。ラインバッファ30Bは、図4のEに示すタイミングで読み出された映像信号RDataBを図4のIに示すように順次記憶する。図4のJは、ラインバッファ30Cの動作を示している。ラインバッファ30Cは、図4のFに示すタイミングで読み出された映像信号RDataCを図4のJに示すように順次記憶する。図4のKは、ラインバッファ30Dの動作を示している。ラインバッファ30Dは、図4のGに示すタイミングで読み出された映像信号RDataDを図4のJに示すように順次記憶する。また、ラインバッファ30A~30Dに記憶された映像信号は、図4のH~Kに示すように、信号処理回路20Aから供給されたタイミング信号に基づいて、映像信号RDataAの書き込みから2ライン分経過後に読み出す。このように、ラインバッファ30A~30Dから映像信号を読み出すと、ラインバッファ30A~30Dから出力される映像信号MRDA~MRDDは、位相の一致した信号となる。すなわち、2フレーム分の容量を有するフレームバッファを信号処理回路毎に設ける必要がなく、2ライン分の容量を有するラインバッファを信号処理回路毎に設けるだけで、各信号処理回路から出力される映像信号の位相を一致させることができる。例えば信号処理回路20Aの出力に対して、他の信号処理回路の出力が最大1ライン分位相の進んだスキューを生じても、また他の信号処理回路の出力が最大1ライン分位相の遅れたスキューを生じても、各信号処理回路から出力される映像信号の位相を一致させることができる。図5はタイリング処理の一例として表示モードを示しており、図5のAは第1の表示モード、図5のBは第2の表示モード、図5のCは第3の表示モードである。第1の表示モードは、1画面を縦方向と横方向のそれぞれで2等分することにより4つの領域[20481920画素×1080ライン]×4に分割して、4Kの映像信号を領域毎に4分割してそれぞれ信号処理回路に供給するモードである。例えば、左上の表示領域に対応する映像信号IWDataulは信号処理回路20Aに供給する。また、右上の表示領域に対応する映像信号IWDataurは信号処理回路20B、左下の表示領域に対応する映像信号IWDatallは信号処理回路20C、右下の表示領域に対応する映像信号IWDatalrは信号処理回路20Dに供給する。第2の表示モードは、2Kの映像信号すなわち[20481920画素×1080ライン]の映像信号を各信号処理回路に供給して、表示する領域の映像信号を切り出して拡大するモードである。例えば、信号処理回路20Aは、2Kの映像信号から左上の領域の映像信号を切り出して縦横それぞれ2倍とすることで、4K×2Kの映像表示における左上の領域の映像表示を行う。第3の表示モードは、独立した2Kの映像信号すなわち[20481920画素×1080ライン]の映像信号を各信号処理回路に供給して、それぞれ2K×1Kの表示を行うことで、全体として4K×2Kの映像表示を行うモードである。なお、各信号処理回路で用いる映像信号IWData1~IWData4は、それぞれ異なる映像信号であり、各映像信号が非同期であったり、異なるフレーム周波数の場合もある。図6は、第1の表示モードの動作を示すタイミング図である。図6のAは、各信号処理回路20A~20Dに入力される映像信号IWDataのフレーム信号IWFLD、垂直同期信号IWV、水平同期信号IWHを示している。図6のBは、映像信号IWDataを示している。図6のCは、信号選択部223で選択されたフレーム識別信号WFID=EFIDを示している。図6のDは、LowLatencyモード、図6のEは、通常モードの場合の動作を示している。信号処理回路20A,20Bと信号処理回路20C,20Dは、信号処理回路制御部40から供給された同期信号やフレーム信号に基づき、上述のように映像信号を読み出す。すなわち、図4を用いて説明したように、信号処理回路間でスキューを生じる場合があることから、信号処理回路制御部40は、スキューを考慮して、最大スキュー量よりも遅延したタイミングで垂直同期信号ExtVを取り込む。各信号処理回路は、スキュー補償後の垂直同期信号ExtVを非同期で取り込み、取り込んだ垂直同期信号ExtVに基づき垂直読出タイミング信号RTVを生成してフレームメモリ202から映像信号の読み出しを行う。ここで、図6のDに示すLowLatencyモードでは、1フレーム分の映像信号の書き込みが終了する前に、書き込まれた映像信号の読み出しを行うことで、映像信号の遅延を少なくする。また、図6のEに示す通常モードでは、1フレーム分の映像信号の書き込みが終了した後に、書き込まれた映像信号の読み出しを行う。このように、第1の表示モードの場合、信号処理回路間で入力映像信号のスキューが生じても、垂直同期信号ExtVと水平同期信号ExtHとフレーム信号ExtFLDの位相が調整されて、調整後の同期信号等に基づき映像信号の出力が行われる。したがって、スキューの影響を受けることなく各信号処理回路から映像信号を出力できる。図7は、第2の表示モードの動作を示すタイミング図である。図7のAは、各信号処理回路20A~20Dに入力される映像信号IWDataのフレーム信号IWFLD、垂直同期信号IWVを示している。図7のBは、信号処理回路に入力される映像信号を示している。信号処理回路20A,20Bには、1フレーム期間における最初の540ライン分の映像信号IWDataAB、信号処理回路20C,20Dには、その後の540ライン分の映像信号IWDataCDが入力される。図7のCは、信号処理回路20A,20Bで処理が行われる映像信号と、信号処理回路20C,20Dで処理が行われる映像信号を示している。第2の表示モードの場合、例えば540ライン分の映像信号の拡大処理が行われて1フレーム分の映像信号FCDataAB,FCDataCDとして処理が行われる。図7のDは、LowLatencyモード、図7のEは、通常モードの場合の動作を示している。信号処理回路20A,20Bは、拡大処理された映像信号をフレームメモリに書き込み、信号処理回路制御部40から供給された同期信号やフレーム信号に基づき、上述のように映像信号を読み出す。同様に、信号処理回路20C,20Dは、拡大処理された映像信号をフレームメモリに書き込み、信号処理回路制御部40から供給された同期信号やフレーム信号に基づき、上述のように映像信号を読み出す。さらに、信号処理回路制御部40から各信号処理回路に供給する信号の位相を調整して、映像信号の読み出しは、信号処理回路20C,20Dで拡大処理された映像信号の書き込みが開始されたのち、信号処理回路20A~20Dで同期して行う。ここで、LowLatencyモードでは、1フレーム分の映像信号の書き込みが終了する前に、書き込まれた映像信号の読み出しを行うことで、映像信号RDataAB,RDataCDの遅延を少なくする。また、通常モードでは、1フレーム分の映像信号の書き込みが終了した後に、書き込まれた映像信号の読み出しを行い映像信号RDataAB,RDataCDを出力する。なお、図7のFは、従来の信号処理回路から出力される映像信号とフレームメモリから読み出される映像信号RDataAB,RDataCDを示している。従来の信号処理回路では、映像信号RDataCDが映像信号RDataABに対して1/2フレーム期間の遅延を生じている。しかし、本技術の信号処理回路では、図7のD,Eに示すように、1/2フレーム期間の遅延を生じさせることなく映像信号を出力できるようになる。このように、本技術の信号処理回路を用いると、第2の表示モードの場合、信号処理回路から1/2垂直期間の位相差を生じることなく映像信号を出力することができる。また、1/2垂直期間の位相差を生じることなく映像信号を出力できることから、上述のようにLowLatencyモードの動作が可能となる。さらに、第3の表示モードの場合にも、従来のように2フレーム分のフレームバッファを設ける必要がない。また、信号処理回路20A~20Dに供給される各映像信号が非同期であったり、異なるフレーム周波数の場合でも、フレームメモリに書き込まれた信号を、信号処理回路制御部40から各信号処理回路に供給される信号に基づき同期させて読み出す。したがって、信号処理回路20A~20Dから映像信号を同期させて出力できる。<2.第2の実施の形態>第1の実施の形態では、信号処理回路毎に設けられた発振器からシステムクロック信号を供給する構成としているが、各信号処理回路に供給するシステムクロック信号を同期させることで、信号処理回路の後段に設けられるラインバッファの容量をさらに削減できる。[2-1.第2の実施の形態の構成]次に、第2の実施の形態として、各信号処理回路に供給するシステムクロック信号を同期させた場合について説明する。図8は、第2の実施の形態の構成を示している。表示装置10aは、信号処理回路20A~20D、ラインバッファ30A~30D、タイミングコントロール回路35A~35D、信号処理回路制御部40、発振器45を備えている。信号処理回路20A~20Dは、それぞれ表示領域に対応する映像信号の信号処理を行う。例えば、1画面を上下左右に4分割して、信号処理回路20Aは、例えば左上の表示領域に対応する映像信号の信号処理を行う。同様に、信号処理回路20Bは、例えば右上の領域、信号処理回路20Cは、例えば左下の領域、信号処理回路20Dは、例えば右下の表示領域に対応する映像信号の信号処理を行う。信号処理回路20Aには、映像信号IWData、映像信号IWDataに対応したクロック信号IWCLK、水平同期信号IWH、垂直同期信号IWV、フレーム信号IWFLDが供給されている。また、信号処理回路20Aには、後述する信号処理回路制御部40から水平同期信号ExtH、垂直同期信号ExtV、フレーム信号ExtFLD、フレーム識別信号EFIDが供給されている。さらに、信号処理回路20Aには、システム制御部図示せずから、マルチチップ構成またはシングルチップ構成の何れで動作を行うかを示すチップ構成制御信号MCENが供給されている。信号処理回路20Aは、クロック信号IWCLK、水平同期信号IWH、垂直同期信号IWV、フレーム信号IWFLDに基づき映像信号IWDataを取り込んで表示領域に対応する映像信号の信号処理を行う。また、信号処理回路20Aは、チップ構成制御信号MCENによって、マルチチップ構成に対応した動作を行う場合、水平同期信号ExtH、垂直同期信号ExtV、フレーム信号ExtFLDに基づき処理後の映像信号を読み出て映像信号RDataAとしてラインバッファ30Aに出力する。信号処理回路20B~20Dは、信号処理回路20Aと同様に、それぞれ表示領域に対応する映像信号の信号処理を行い、信号処理後の映像信号をラインバッファ30B~30Dに出力する。なお、信号処理回路20A~20Dは、チップ構成制御信号MCENによって、シングルチップ構成に対応した動作を行う場合、水平同期信号IWH、垂直同期信号IWV、フレーム信号IWFLDに基づき映像信号の読み出しを行う。ラインバッファ30A~30Dに記憶された映像信号は、水平読出タイミング信号RTH、垂直読出タイミング信号RTV、フレーム信号RTFLDに基づき同期して読み出されてタイミングコントロール回路35A~35Dに供給される。タイミングコントロール回路35Aは、ラインバッファ30Aから読み出された映像信号を受けて、所定フォーマットおよびタイミングの信号として表示素子のドライバ図示せずに出力する。同様に、タイミングコントロール回路35B~35Dは、ラインバッファ30B~30Dから読み出された映像信号を受けて、所定フォーマットおよびタイミングの信号として表示素子のドライバ図示せずに出力する。信号処理回路制御部40は、信号処理回路をマルチチップ構成で用いる場合に、水平同期信号ExtHと垂直同期信号ExtVとフレーム信号ExtFLDとフレーム識別信号EFIDを生成して信号処理回路20A~20Dに供給する。発振器45は、信号処理回路20A~20Dを動作させるための基準周波数信号であるシステムクロック信号SCLKを生成する。[2-2.第2の実施の形態の動作]このように構成された表示装置10aでは、信号処理回路において、自走して生成される水平読出タイミング信号RTHと信号処理回路制御部40から供給される水平同期信号ExtHの位相関係を計測する。また、垂直読出タイミング信号RTVと信号処理回路制御部40から供給される垂直同期信号ExtVの位相関係を計測する。例えば信号選択部222に、位相差を計測する機能を設けて、計測結果を読出制御信号生成部224に出力する。ここで、システムクロック信号SCLKが同期している場合、信号処理回路制御部40では、システムクロック信号に基づいて同期信号等を生成していることから、計測された位相差は、各信号処理回路で固定となる。したがって、読出制御信号生成部224は、位相差が例えば0.1H未満になるように、水平読出タイミング信号RTHおよび垂直読出タイミング信号RTV等を生成すると、各信号処理回路から出力される映像信号の位相差は0.2H未満となる。したがって、信号処理回路の後段に設けるラインバッファのメモリ容量を0.2H分としても、各信号処理回路から出力される映像信号の位相を一致させることができる。すなわち、信号処理回路の後段に設けるラインバッファの容量をさらに削減することができる。<3.第3の実施の形態>第1の実施の形態と第2の実施の形態では、信号処理回路制御部40から供給される信号に基づき各信号処理回路でフレームメモリ202から映像信号を読み出すことで、各信号処理回路から出力される映像信号の位相差を少なくしている。ここで、フレームメモリ202への映像信号の書き込みや、書き込まれている映像信号の読み出しを制御することで、表示装置のみで映像表示を停止させて動画から静止画の表示に切り替えることができる。[3-1.第3の実施の形態の構成]図9は、第3の実施の形態の構成として、表示停止機能を設けた信号処理回路の構成を示している。なお、図9において、図3に対応する部分については同一符号を付している。また、信号処理回路20A~20Dは等しい構成とされており、以下、信号処理回路20Aについて説明する。映像信号IWDataは、クロック乗換部200に供給される。クロック乗換部200は、クロック信号の乗り換えを行い、映像信号IWData、水平同期信号IWH、垂直同期信号IWV、フレーム信号IWFLDを、クロック信号IWCLKからシステムクロック信号SCLKに同期した信号とする。クロック乗換部200は、クロック乗り換え後の映像信号IWDataを第1信号処理部201に出力する。また、クロック乗換部200は、クロック乗り換え後の水平同期信号IWHと垂直同期信号IWVとフレーム信号IWFLDを、書込制御部21の書込制御信号生成部211aと読出制御部22の信号選択部222、表示停止制御部23Aの信号選択部234に出力する。第1信号処理部201は、映像信号IWDataに対してメモリを用いることのない種々の処理、例えば輝度補正や色補正等の処理をシステム制御部からの指示に応じて行い、処理後の映像信号をフレームメモリ202に供給する。フレームメモリ202は、蓄積されている映像信号を用いて新たな映像信号を生成する第2信号処理部203が接続されている。第2信号処理部203は、フレームメモリ202に蓄積されている映像信号を用いる種々の処理例えばインタレース/プログレッシブ変換やサイズ変換、倍速変換等の処理をシステム制御部からの指示に応じて行う。書込制御部21の書込制御信号生成部211aは、水平同期信号IWHと垂直同期信号IWVとフレーム信号IWFLDに基づき水平書込タイミング信号WTHと垂直書込タイミング信号WTVを生成する。書込制御信号生成部211aは、生成した信号をこれらの信号に同期したフレーム信号WTFLDと共に書込アドレス生成部212に供給する。また、書込制御信号生成部211aは、書込イネーブル信号WDENを生成して、フレームメモリ202と書込アドレス生成部212に供給する。さらに、書込制御信号生成部211aは、フレーム信号IWFLDに基づき、書込フレーム識別信号WFID0を自走して生成して信号選択部223に供給する。また、書込制御信号生成部211aは、後述する表示停止制御部23から表示停止信号によって表示を停止する指示がなされた場合、例えば書込フレーム識別信号WFID0の生成を停止して、フレームメモリ202への映像信号の書込を停止させる。書込アドレス生成部212は、書込イネーブル信号WDENによって書込許可がなされている場合、水平書込タイミング信号WTHと垂直書込タイミング信号WTVとフレーム信号WTFLD、および信号選択部223から供給されたフレーム識別信号WFIDに基づき、書込アドレス信号WADRを生成する。書込アドレス生成部212は、生成した書込アドレス信号WADRをフレームメモリ202に供給して、第1信号処理部201から出力された映像信号をフレームメモリ202に蓄積させる。読出制御部22のスキュー補償部221は、信号処理回路を複数用いたマルチチップ構成で映像表示を行う場合、各信号処理回路間で入力映像信号のスキューを生じても、このスキューによる映像を防止する。スキュー補償部221は、信号処理回路制御部40から供給された水平同期信号ExtHと垂直同期信号ExtVとフレーム信号ExtFLDに基づき、信号処理後の映像信号を各信号処理回路から位相差を少なくして出力できるようにタイミングを調整する。スキュー補償部221は、タイミング調整後の各信号を信号選択部222に出力する。なお、水平同期信号ExtHの遅延は、発振器45Aからのシステムクロック信号SCLKに基づいて行うことで、信号処理回路制御部40から水平同期信号ExtHと垂直同期信号ExtVとフレーム信号ExtFLDと共にクロック信号を供給する必要がない。信号選択部222は、チップ構成制御信号MCENでマルチチップ構成での動作が示された場合、スキュー補償部221から供給された水平同期信号ExtHと垂直同期信号ExtVとフレーム信号ExtFLDを選択して読出制御信号生成部224aに出力する。なお、信号選択部222は、シングルチップ構成での動作が示された場合、映像信号IWDataに対応する水平同期信号IWHと垂直同期信号IWVとフレーム信号IWFLDを選択して読出制御信号生成部224aに出力する。信号選択部223には、書込制御信号生成部211から書込フレーム識別信号WFID0と、信号処理回路制御部40からフレーム識別信号EFIDが供給されている。信号選択部223は、システム制御部から供給されたチップ構成制御信号MCENによってマルチチップ構成で映像表示を行うことが指示された場合、信号処理回路制御部40から供給されたフレーム識別信号EFIDを選択する。また、シングルチップ構成で映像表示を行うことが指示された場合、信号選択部223は、書込フレーム識別信号WFID0を選択する。信号選択部223は、選択したフレーム識別信号をフレーム識別信号WFIDとして、書込アドレス生成部212と読出制御信号生成部224に出力する。また、第3の表示モードのように、信号処理回路20A~20Dに供給する映像信号が非同期で異なるフォーマットやフレームレートに対応可能とする場合、フレーム識別信号EFIDは、信号処理回路20A~20Dに供給する映像信号に同期した信号とすることができない。したがって、第3の表示モードでは、チップ構成制御信号MCENによってマルチチップ構成で映像表示を行うことが指示された場合でも、信号選択部223は、書込フレーム識別信号WFID0を選択する。読出制御信号生成部224aは、信号選択部222で選択された同期信号に基づき水平読出タイミング信号RTHと垂直読出タイミング信号RTVを生成する。読出制御信号生成部224aは、生成した信号をこれらの信号に同期したフレーム信号RTFLDと共に読出アドレス生成部225に供給する。また、読出制御信号生成部224aは、読出イネーブル信号RDENを生成して、フレームメモリ202と読出アドレス生成部225に供給する。さらに、読出制御信号生成部224aは、信号選択部223で選択されたフレーム識別信号に基づき、読出フレーム識別信号RFIDを生成して、読出アドレス生成部225に供給する。また、水平読出タイミング信号RTHは、ラインジッタモードの場合、フリーランで生成される。さらに、読出制御信号生成部224aは、表示停止制御部23から表示停止信号によって表示を停止する指示がなされた場合、例えば同じ読出フレーム識別信号RFIDの生成を繰り返して、フレームメモリ202から同じ映像信号の読み出しを繰り返す。また、読出制御信号生成部224aは、LowLatencyイネーブル信号LLENに基づき、LowLatencyモードが有効とされているか否かに応じて読み出すフレームを制御する。読出アドレス生成部225は、読出イネーブル信号RDENによって映像信号の読み出しが許可されている場合、水平読出タイミング信号RTHと垂直読出タイミング信号RTVとフレーム信号RTFLDおよび読出フレーム識別信号RFIDに基づき、読出アドレス信号RADRを生成する。読出アドレス生成部225は、生成した読出アドレス信号RADRをフレームメモリ202に供給して、フレームメモリ202から読出フレーム識別信号RFIDに対応する映像信号を読み出して出力させる。表示停止制御部23AのインタフェースI/F部231は、システム制御部から供給された指示、すなわちマルチチップ構成とシングルチップ構成の何れで動作を行うかの指示に応じてチップ構成制御信号MCENを生成する。インタフェース部231は、生成したチップ構成制御信号MCENを信号選択部222,223、232と読出制御信号生成部224aに出力する。また、インタフェース部231は、システム制御部からの指示に応じて、表示停止指示信号FZSと停止設定信号FRFZを生成する。インタフェース部231は、表示停止指示信号FZSをラッチ部233、停止設定信号FRFZを信号選択部234に出力する。信号選択部232は、チップ構成制御信号MCENに基づき、マルチチップ構成で映像表示を行う場合はラッチ信号TMLatchを選択して、ラッチ信号TMLatchをゲート信号GT1としてラッチ部233に出力する。また、シングルチップ構成で映像表示を行う場合は1を選択して、選択した信号をゲート信号GT1としてラッチ部233に出力する。ラッチ部233は、ゲート信号GT1に基づき表示停止指示信号FZSをラッチして、ゲート信号GT2として表示停止信号出力部235に出力する。信号選択部234は、停止設定信号FRFZに応じて、垂直同期信号IWV、またはフレーム信号IWFLDを選択して、表示停止信号出力部235に出力する。信号選択部234は、停止設定信号FRFZが例えば0とされた場合、垂直同期信号IWVを選択して出力する。また、停止設定信号FRFZが例えば1とされた場合、フレーム信号IWFLDを選択して出力する。表示停止信号出力部235は、信号選択部234で選択された信号のタイミングで、ラッチ部233でラッチされている表示停止指示信号FZSをラッチして、表示停止制御信号FZONとして書込制御信号生成部211aと読出制御信号生成部224aに出力する。[3-2.第3の実施の形態の動作]図10は、表示停止機能を設けた信号処理回路の動作を示すタイミング図である。図10のAは、映像信号IWDataと、映像信号IWDataのフレーム信号IWFLD、垂直同期信号IWVを示している。図10のBは、書込制御信号生成部211aで生成されるフレーム識別信号WFIDを示している。図10のCは、インタフェース部231から出力される表示停止指示信号FZSと表示停止信号出力部235から出力される表示停止制御信号FZONを示している。また、図10のDは、信号処理回路制御部40から供給された垂直同期信号ExtVとフレーム信号ExtFLDを示している。さらに、図10のEは、読出制御信号生成部224aで生成される読出フレーム識別信号RFIDを示している。表示停止指示信号FZSがラッチされて表示停止信号出力部235に供給されると、表示停止信号出力部235は、信号選択部234で選択された信号に基づくタイミングで表示停止指示信号FZSを表示停止制御信号FZONとして出力する。例えば、停止設定信号FRFZが0とされた場合、信号選択部234では、垂直同期信号IWVを選択することから、表示停止信号出力部235は、垂直同期信号IWVに同期して表示停止制御信号FZONを出力する。したがって、書込制御信号生成部211aは、図10のBの一点鎖線で示すように、フレーム識別信号WFIDの更新を停止することで、フレームメモリ202への映像信号の書き込みを停止する。また、表示停止制御信号FZONを出力されたことにより、読出制御信号生成部224aは、読出フレーム識別信号RFIDの更新を停止して、図10のEの一点鎖線で示すように、読出フレーム識別信号RFIDが0である映像信号を繰り返し読み出す。その後、表示停止指示信号FZSの出力が停止されると、表示停止信号出力部235は、垂直同期信号IWVに同期して表示停止制御信号FZONの出力を停止する。また、表示停止制御信号FZONの出力が停止されたことにより、書込制御信号生成部211aは、フレーム識別信号WFIDの更新を再開し、読出制御信号生成部224aは、読出フレーム識別信号RFIDの更新を再開する。したがって、書込制御信号生成部211aは、図10のBの一点鎖線で示す期間中は映像信号の書き込みを停止して、その後映像信号の書き込みを再開する。また、読出制御信号生成部224aは、図10のEの一点鎖線で示す期間中は同じ読出フレーム識別信号RFIDに対応する映像信号を繰り返し読み出して、その後、読出フレーム識別信号RFIDを順次更新して新たな映像信号の読み出しを再開する。すなわち、図10のEの一点鎖線で示す期間中は静止画を表示することができる。図11は、4つの信号処理回路20A~20Dの表示停止制御部23A~23Dを示している。表示停止制御部23A~23Dには、ラッチ信号TMLatchがそれぞれ供給されており、等しいタイミングで表示停止指示信号FZSがラッチ部233でラッチされて表示停止信号出力部235に供給される。したがって、信号処理回路20A~20Dの表示停止処理を同期して行うことができる。図12は、4つの信号処理回路20A~20Dの動作を示すタイミング図である。図12のAは、映像信号IWDataと垂直同期信号IWVを示している。図12のBは、信号処理回路20A~20Dに供給された表示停止指示信号FZSA~FZSDを示している。表示停止指示信号は、システム制御部から非同期で供給されることから、図のように位相差を生じる。図12のCは、ラッチ信号TMLatchを示しており、信号処理回路20A~20Dは、ラッチ信号TMLatchによって表示停止指示信号FZSをラッチする。図12のDは、信号処理回路20A~20Dで生成される表示停止制御信号FZONA~FZ0NDを示している。表示停止制御信号は、表示停止指示信号例えば垂直同期信号IWVに同期したタイミングでラッチした信号であることから、各信号処理回路で生成される表示停止制御信号FZONA~FZ0NDは、図のように同期した信号となる。したがって、マルチチップ構成で高解像度表示を行う場合、複数の信号処理回路では、同期して静止画表示に切り替えが行われる。このため、表示装置に静止画の映像信号を入力しなくとも、各信号処理回路に表示停止指示信号を供給したのちラッチ信号TMLatchを供給することで、同期したタイミングで領域毎に静止画を表示できるようになる。また、表示停止指示信号の終了後にラッチ信号TMLatchを供給することで、静止画表示から同時に動画表示に切り替えることができる。また、静止画表示は、多視点の映像でも適用可能である。図13は、例えばフィールドフレームシーケンシャル方式の映像信号が信号処理回路に入力される場合の動作を示すタイミング図である。図13のAは、映像信号IWDataと、映像信号IWDataのフレーム信号IWFLD、垂直同期信号IWVを示している。図13のBは、書込制御信号生成部211aで生成されるフレーム識別信号WFIDを示している。図13のCは、インタフェース部231から出力される表示停止指示信号FZSと表示停止信号出力部235から出力される表示停止制御信号FZONを示している。また、図13のDは、信号処理回路制御部40から供給された垂直同期信号ExtVとフレーム信号ExtFLDを示している。さらに、図13のEは、読出制御信号生成部224aで生成される読出フレーム識別信号RFIDを示している。表示停止指示信号FZSがラッチされて表示停止信号出力部235に供給されると、表示停止信号出力部235は、信号選択部234で選択された信号に基づくタイミングで表示停止指示信号FZSを表示停止制御信号FZONとして出力する。ここで、多視点の映像で静止画表示を行う場合、例えば停止設定信号FRFZを1とする。この場合、信号選択部234では、フレーム信号IWFLDを選択することから、表示停止信号出力部235は、フレーム信号IWFLDに同期して表示停止制御信号FZONを出力する。したがって、書込制御信号生成部211aは、図13のBの一点鎖線で示すように、フレーム識別信号WFIDの更新を停止して、フレームメモリ202への映像信号の書き込みを停止する。また、表示停止制御信号FZONが出力されたことにより、読出制御信号生成部224aは、読出フレーム識別信号RFIDの更新を停止して、図13のEの一点鎖線で示すように、読出フレーム識別信号RFIDが01である映像信号を繰り返し読み出す。その後、表示停止指示信号FZSの出力が停止されると、表示停止信号出力部235は、垂直同期信号IWVに同期して表示停止制御信号FZONの出力を停止する。また、表示停止制御信号FZONの出力が停止されたことにより、書込制御信号生成部211aは、フレーム識別信号WFIDの更新を再開し、読出制御信号生成部224aは、読出フレーム識別信号RFIDの更新を再開する。したがって、書込制御信号生成部211aは、図13のBの一点鎖線で示す期間中は映像信号の書き込みを停止して、その後映像信号の書き込みを再開する。また、読出制御信号生成部224aは、図13のEの一点鎖線で示す期間中は、更新されていない読出フレーム識別信号RFIDに対応する映像信号を繰り返し読み出して、その後、読出フレーム識別信号RFIDを順次更新して新たな映像信号の読み出しを再開する。すなわち、図13のEの一点鎖線で示す期間中は、右視点と左視点の映像信号を繰り返し読み出すことから、多視点の映像表示を行う場合でも静止画を表示することができる。このように、フレーム信号に同期して表示停止制御を行い、1フレーム分の複数視点の映像信号の読み出しを繰り返すことにより、表示装置に多視点の静止画の映像信号を入力しなくとも、所望のタイミングで多視点の映像を高解像の静止画として表示できるようになる。したがって、例えば3D映像評価を効率よく行うことができる。ところで、第3の実施の形態では、映像信号IWDataに基づく映像を動画から静止画に切り替える場合を説明したが、第1の表示モードや第2の表示モードの場合、静止画をキャプチャして外部機器にキャプチャ映像信号として出力したり、外部機器から所望の静止画の映像信号を信号処理回路に供給して、静止画を所望の静止画に差し替えて表示することも容易にできる。図9において、表示停止制御部23AのI/F部231から読出制御部22の読出アドレス生成部225に供給される静止画読出信号DMARAは、フレームメモリ202に記憶されている静止画をキャプチャして外部機器に出力するための信号である。第2信号処理部203からインタフェース部I/F部231に供給される映像信号DMARDは、フレームメモリ202から読み出されて外部機器に出力されるキャプチャ映像信号である。また、表示停止制御部23AのI/F部231から第1信号処理部201に供給される差し替え映像信号DMAWDは、外部機器から供給された差し替え映像信号である。また、書込制御部21の書込アドレス生成部212に供給される静止画書込信号DMAWAは、外部機器から供給された差し替え映像信号DMAWDをフレームメモリ202に記憶させるための信号である。フレームメモリ202からの映像信号DMARDの読み出しや、フレームメモリ202への差し替え映像信号DMAWDの書き込みは、DMADirectMemoryAccess方式を用いることで容易に行うことができる。また、マルチチップ構成において例えば第1の表示モードで映像信号DMARDの読み出しを行う場合に、読出フレーム識別信号RFIDとしてフレーム識別信号EFIDを使用して各信号処理回路のフレーム識別信号を共通にしておく。このようにすれば、DMA方式でフレームメモリ202の映像信号を外部機器でキャプチャするときに、フレーム識別信号に相当するアドレスが同じになる。したがって、フレーム識別信号を各信号処理回路で管理する必要がなく、読出アドレス信号RADRの生成が簡単になる。なお、フレーム識別信号EFIDを使用しない場合は、各信号処理回路で映像信号を記録する際のフレーム識別信号が異なるため、記憶されている映像信号を読み出す場合にも、フレーム識別信号に相当するアドレスが異なる。したがって、フレーム識別信号EFIDを使用した場合に比べて読出アドレス信号RADRの生成が簡単ではない。さらに、マルチチップ構成において例えば第1の表示モードで差し替え映像信号DMAWDの書き込みを行う場合に、フレーム識別信号WFIDとしてフレーム識別信号EFIDを使用して各信号処理回路のフレーム識別信号を共通にしておく。このようにすれば、DMA方式でフレームメモリ202に外部機器からの映像信号を記憶するときに、フレーム識別信号に相当するアドレスが同じになる。したがって、フレーム識別信号を各信号処理回路で管理する必要がなく、書込アドレス信号WADRの生成が簡単になる。図14は、静止画のキャプチャを行う場合のタイミング図である。図14のAは、表示停止指示信号FZSを示している。図14のBは、読出フレーム識別信号RFID=EFID、図14のCは読出アドレス信号、図14のDは読み出される映像信号を示している。ここで、読出アドレス信号が、水平読出タイミング信号RTHと垂直読出タイミング信号RTVおよびフレーム信号RTFLDに基づいた本線読出アドレス信号である場合、映像信号RDataAが出力される。また、読出アドレス信号が、静止画読出信号DMARAに基づいたDMA読出アドレス信号である場合、フレームメモリ202から読み出された映像信号DMARDがキャプチャ映像信号として外部に出力される。図15は、静止画の差し替えを行う場合のタイミング図である。図15のAは、表示停止指示信号FZSを示している。図15のBは、フレーム識別信号WFID=EFID、図15のCは書込アドレス信号と読出アドレス信号、図15のDはフレームメモリ202に書き込まれる映像信号とフレームメモリ202から読み出される映像信号を示している。ここで、書込アドレス信号が、静止画書込信号DMAWAに基づいた書込アドレス信号である場合、フレームメモリ202に差し替え映像信号DMAWDが記憶される。その後、フレーム識別信号EFIDを読出フレーム識別信号RFIDとして用いて、本線アドレス信号に基づき映像信号を読み出すことで、外部機器から供給された差し替え映像信号が映像信号RDataAとして出力される。すなわち、マルチチップ構成で表示されている静止画を外部機器から供給された静止画に容易に差し替えることができる。このように、各信号処理回路は、マルチチップ構成で外部機器に静止画のキャプチャ映像信号を出力する場合、または外部機器から供給された差し替え映像信号に基づいて静止画表示を行う場合、フレーム識別信号EFIDを用いて映像信号の読み出しや書き込みを行う。したがって、各信号処理回路で個々にフレーム識別信号を設定して映像信号の書き込みや読み出しを行う場合のように、フレーム識別信号を各信号処理回路で管理する必要がなく、上述のようにアドレスの生成等を容易に行うことができる。また、本技術は、上述した実施の形態に限定して解釈されるべきではない。本技術の実施の形態は、例示という形態で本技術を開示しており、本技術の要旨を逸脱しない範囲で当業者が実施の形態の修正や代用をなし得ることは自明である。すなわち、本技術の要旨を判断するためには、特許請求の範囲を参酌すべきである。なお、本技術は以下のような構成も取ることができる。1映像信号を蓄積するメモリと、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、外部から供給された垂直同期信号を出力水平周波数の水平同期信号で取り込んで読出制御信号を生成して、該読出制御信号と外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部とを備える信号処理回路。2前記読出制御部は、複数の信号処理回路を同時に用いて映像表示を行う場合に、前記読出制御信号を生成して、該読出制御信号と前記フレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す1記載の信号処理回路。3前記読出制御部は、前記出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と前記外部から供給された垂直同期信号との位相差、前記出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、該位相差が所定未満となるように、前記出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、該調整後の同期信号を用いて前記読出制御信号を生成する1または2に記載の信号処理回路。4前記入力映像信号と他の信号処理回路に入力される入力映像信号がスキューを生じても、前記読出制御信号と前記フレーム識別情報に基づき、前記フレーム識別情報に対応する映像信号を前記メモリから読み出すことができるように、前記外部から供給された同期信号を遅延させるスキュー補償部を有する1乃至3の何れかに記載の信号処理回路。5外部から表示停止指示信号が供給された場合、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行い、取り込んだ前記表示停止指示信号を前記書込制御部と前記読出制御部に出力する表示停止制御部をさらに備え、前記書込制御部は、前記表示停止指示信号に基づき、表示停止期間中は前記メモリへの前記入力映像信号の蓄積を停止し、前記読出制御部は、前記表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出していたフレーム識別情報に対応する映像信号を前記メモリから読み出す1乃至4の何れかに記載の信号処理回路。6表示停止制御部は、フレーム単位または複数フレーム単位で、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行う5に記載の信号処理回路。7前記読出制御部は、外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出してキャプチャ映像信号として外部に出力させる5に記載の信号処理回路。8前記書込制御部は、外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応させて差し替え映像信号を前記メモリに記憶する5に記載の信号処理回路。9前記読出制御部は、前記外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応させて前記メモリに記憶されている差し替え映像信号を読み出す8に記載の信号処理回路。10前記メモリは、信号処理に用いる映像信号を蓄積する1乃至9の何れかに記載の信号処理回路。111画面を構成する複数の表示領域毎に信号処理回路を設けて、各信号処理回路は対応する表示領域の映像信号の処理を行う表示装置であり、前記各信号処理回路は、映像信号を蓄積するメモリと、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、外部から前記各信号処理回路に共通に供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と外部から前記各信号処理回路に共通に供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部とを備える表示装置。12基準周波数信号を生成する発振部をさらに有し、前記発振部は、前記生成した基準周波数信号を前記信号処理回路のそれぞれに供給し、前記各信号処理回路の読出制御部は、前記出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と前記外部から供給された垂直同期信号との位相差、前記出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、該位相差が所定未満となるように、前記出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、該調整後の同期信号を用いて前記読出制御信号を生成する11に記載の表示装置。13前記複数の信号処理回路は、前記複数の信号処理回路に入力される入力映像信号が信号処理回路間でスキューを生じても、前記読出制御信号と前記フレーム識別情報に基づき、前記フレーム識別情報に対応する映像信号を前記メモリから読み出すことができるように、前記外部から供給された同期信号を遅延させるスキュー補償部を有する11または12の何れかに記載の表示装置。14前記複数の信号処理回路は、外部から表示停止指示信号が供給された場合、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行い、取り込んだ前記表示停止指示信号を前記書込制御部と前記読出制御部に出力する表示停止制御部をさらに備え、前記書込制御部は、前記表示停止指示信号に基づき、表示停止期間中は前記メモリへの前記入力映像信号の蓄積を停止し、前記読出制御部は、前記表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出していたフレーム識別情報に対応する映像信号を前記メモリから読み出す11乃至13の何れかに記載の表示装置。"