行列状に複数の配線が配置される表示パネル用回路基板であって、前記配線のうち列状に設けられる信号線と、前記信号線ごとに1つ設けられ、第1電極、前記信号線と接続される第2電極、及び、当該第1電極と当該第2電極とを電気的に接続又は非接続にするための制御信号が入力される制御電極を有する、複数のスイッチ素子と、前記複数のスイッチ素子について、隣接する2以上の前記スイッチ素子ごとにまとめられた単位のそれぞれを検査ブロックとしたときに、検査ブロックごとに1つ設けられ、当該検査ブロック内の前記第1電極同士を電気的に接続する、複数の端子配線と、前記複数の端子配線のそれぞれから延設される、複数のテスト端子と、前記複数のスイッチ素子を覆い、前記複数の検査ブロックのそれぞれについて、当該検査ブロック内の少なくとも1つの前記第1電極の一部表面を露出させる第1コンタクトホール及び当該検査ブロック内のすべての前記第2電極の一部表面を露出させる第2コンタクトホールを有する絶縁層とを備える表示パネル用回路基板。さらに、前記複数の検査ブロックのそれぞれについて、前記第1コンタクトホールと前記第2コンタクトホールとを介して、当該検査ブロック内の少なくとも1つの前記第1電極と当該検査ブロック内の少なくとも2つの前記第2電極とを電気的に接続する導電層を備える請求項1に記載の表示パネル用回路基板。前記導電層は、前記複数の検査ブロックのそれぞれについて、前記第1コンタクトホールと前記第2コンタクトホールとを介して、当該検査ブロック内の少なくとも1つの前記第1電極と当該検査ブロック内のすべての前記第2電極とを電気的に接続している請求項2に記載の表示パネル用回路基板。前記複数の検査ブロックには、第1検査ブロックと第2検査ブロックとが含まれ、前記複数の検査ブロックのそれぞれには、前記スイッチ素子として、異なる前記信号線に対応して設けられた第1スイッチ素子と第2スイッチ素子とが含まれ、前記表示パネル用回路基板はさらに、前記第1検査ブロックの前記第1スイッチ素子の第2電極、前記第2検査ブロックの前記第1スイッチ素子の第2電極及び前記第1検査ブロックの前記スイッチ素子のいずれかの第1電極を電気的に接続する第1導電層と、前記第1検査ブロックの前記第2スイッチ素子の第2電極、前記第2検査ブロックの前記第2スイッチ素子の第2電極及び前記第2検査ブロックの前記スイッチ素子のいずれかの第1電極を電気的に接続する第2導電層とを備える請求項1に記載の表示パネル用回路基板。請求項1~4のいずれか1項に記載の表示パネル用回路基板と、前記表示パネル用回路基板上に形成された発光層とを備える表示パネル。列状に複数の信号線が配置される表示パネルの製造方法であって、発光素子を駆動するスイッチ素子を含む画素回路と、前記複数の信号線を個別に用いて画素回路を検査する個別検査用の検査回路とを形成することによって、発光素子が実装される前の段階における表示パネル用回路基板を製造する開発段階製造ステップと、製造された前記表示パネル用回路基板に形成された前記検査回路を用いて、前記画素回路を個別に検査することにより、前記表示パネルの量産が可能か否かを判断する開発段階検査ステップと、前記表示パネルの量産が可能と判断された場合に、前記表示パネル用回路基板に発光素子を実装するとともに、前記複数の信号線について少なくとも2以上の信号線同士を短絡させることにより、前記表示パネル用回路基板に発光素子が実装された表示パネルを製造する量産段階製造ステップと、製造された前記表示パネルに形成された前記検査回路を用いて、前記画素回路を複数の画素回路の単位で検査する量産段階検査ステップとを含む表示パネルの製造方法。しかしながら、このような特許文献1の技術では、ドレイン信号線の断線を検査する場合とドレイン信号線の全体としてショートを検査する場合とでそれぞれの回路を設置する必要がある。そこで、本発明は、このような問題に鑑みてなされたものであり、画素回路の個別検査と束ね検査の両方に対応することができる表示パネル用回路基板等を提供することを目的とする。上記目的を達成するために、本発明に係る表示パネル用回路基板の一形態は、行列状に複数の配線が配置される表示パネル用回路基板であって、前記配線のうち列状に設けられる信号線と、前記信号線ごとに1つ設けられ、第1電極、前記信号線と接続される第2電極、及び、当該第1電極と当該第2電極とを電気的に接続又は非接続にするための制御信号が入力される制御電極を有する、複数のスイッチ素子と、前記複数のスイッチ素子について、隣接する2以上の前記スイッチ素子ごとにまとめられた単位のそれぞれを検査ブロックとしたときに、検査ブロックごとに1つ設けられ、当該検査ブロック内の前記第1電極同士を電気的に接続する、複数の端子配線と、前記複数の端子配線のそれぞれから延設される、複数のテスト端子と、前記複数のスイッチ素子を覆い、前記複数の検査ブロックのそれぞれについて、当該検査ブロック内の少なくとも1つの前記第1電極の一部表面を露出させる第1コンタクトホール及び当該検査ブロック内のすべての前記第2電極の一部表面を露出させる第2コンタクトホールを有する絶縁層とを備える。本発明により、トランジスタの電極及び配線パターンを形成するためのフォトマスクを切り替えることなく、画素回路の個別検査と束ね検査の両方に対応することができる。つまり、2種類のフォトマスクを用意して開発段階と量産段階とで切り替えるという必要がなくなり、コストが削減されるとともに、開発段階と量産段階との切り替えに要する時間が短縮化される。よって、有機EL表示パネルの量産化が待望される今日において、本発明の実用的価値は極めて高い。本発明に係る表示パネル用回路基板の一形態は、行列状に複数の配線が配置される表示パネル用回路基板であって、前記配線のうち列状に設けられる信号線と、前記信号線ごとに1つ設けられ、第1電極、前記信号線と接続される第2電極、及び、当該第1電極と当該第2電極とを電気的に接続又は非接続にするための制御信号が入力される制御電極を有する、複数のスイッチ素子と、前記複数のスイッチ素子について、隣接する2以上の前記スイッチ素子ごとにまとめられた単位のそれぞれを検査ブロックとしたときに、検査ブロックごとに1つ設けられ、当該検査ブロック内の前記第1電極同士を電気的に接続する、複数の端子配線と、前記複数の端子配線のそれぞれから延設される、複数のテスト端子と、前記複数のスイッチ素子を覆い、前記複数の検査ブロックのそれぞれについて、当該検査ブロック内の少なくとも1つの前記第1電極の一部表面を露出させる第1コンタクトホール及び当該検査ブロック内のすべての前記第2電極の一部表面を露出させる第2コンタクトホールを有する絶縁層とを備える。これにより、発光素子が実装される前の段階開発段階においては、表示パネル用回路基板に形成された個別検査用の検査回路を用いて画素回路の個別検査を行うことができる。そして、このような表示パネル用回路基板上に発光素子を実装する段階量産段階において、検査回路に設けられた第1コンタクトホール及び第2コンタクトホールを介してスイッチ素子を短絡させる処理を施すだけで、個別検査用の検査回路が束ね検査用の検査回路に変わるので、その検査回路を用いて、発光素子が実装された表示パネルが備える画素回路の束ね検査が可能になる。つまり、このような表示パネル用回路基板によれば、発光素子を実装する前の段階開発段階においては個別検査が可能であり、一方、発光素子を実装した後の段階量産段階においては束ね検査が可能となる。よって、トランジスタの電極及び配線パターンを形成するためのフォトマスクを2種類用意して開発段階と量産段階とで切り替えるという必要がなくなり、コストが削減されるとともに、開発段階と量産段階との切り替えに要する時間が短縮化される。ここで、束ね検査用の検査回路を形成するために、さらに、前記複数の検査ブロックのそれぞれについて、前記第1コンタクトホールと前記第2コンタクトホールとを介して、当該検査ブロック内の少なくとも1つの前記第1電極と当該検査ブロック内の少なくとも2つの前記第2電極とを電気的に接続する導電層を備えてもよいし、前記導電層は、前記複数の検査ブロックのそれぞれについて、前記第1コンタクトホールと前記第2コンタクトホールとを介して、当該検査ブロック内の少なくとも1つの前記第1電極と当該検査ブロック内のすべての前記第2電極とを電気的に接続してもよい。これにより、導電層を形成するという簡単な処理によって、個別検査用の検査回路を束ね検査用の検査回路に変えることができる。また、前記複数の検査ブロックには、第1検査ブロックと第2検査ブロックとが含まれ、前記複数の検査ブロックのそれぞれには、前記スイッチ素子として、異なる前記信号線に対応して設けられた第1スイッチ素子と第2スイッチ素子とが含まれ、前記表示パネル用回路基板はさらに、前記第1検査ブロックの前記第1スイッチ素子の第2電極、前記第2検査ブロックの前記第1スイッチ素子の第2電極及び前記第1検査ブロックの前記スイッチ素子のいずれかの第1電極を電気的に接続する第1導電層と、前記第1検査ブロックの前記第2スイッチ素子の第2電極、前記第2検査ブロックの前記第2スイッチ素子の第2電極及び前記第2検査ブロックの前記スイッチ素子のいずれかの第1電極を電気的に接続する第2導電層とを備えてもよい。これにより、各検査ブロックにおいて隣接する信号線は、同一のテスト端子に接続されるのではなく、異なるテスト端子に接続される。よって、一つの検査ブロックを構成する複数の信号線のうちの2つの信号線が表示領域等において短絡している場合であっても、このような配線による検査回路を用いた束ね検査によれば、その短絡を発見することができる。なお、本発明は、表示パネル用回路基板として実現できるだけでなく、表示パネル用回路基板に発光素子発光層が形成された表示パネルとして実現したり、そのような表示パネルの製造方法として実現したりすることもできる。本発明に至った経緯本発明の実施の形態の説明に先立ち、本発明に至った経緯及び解決しようとする課題について詳細に説明する。TFTThinFilmTransistor等のトランジスタの電極及び配線パターンを形成するためのフォトマスク以下、単にマスクともいう。として、図9Aに示される個別検査用の検査回路を形成するための、図10Aに示される開発検査用マスクと、図9Bに示される束ね検査用の検査回路を形成するための、図10Bに示される量産検査用マスクの2種類を準備しておく。ここで、個別検査とは、図9Aに示されるような検査回路を用いて、列状に走る個々の信号線に対して独立してテスト信号を与えることで、画素回路ごとに行う検査である。この個別検査は、画素回路ごとの精密な検査が可能であることから、開発段階での検査主に、発光素子が実装される前の表示パネル用回路基板の検査で用いられる。一方、束ね検査とは、図9Bに示されるような検査回路を用いて、相互に接続された複数の信号線に対して一括してテスト信号を与えることで、複数の画素回路ごとに行う検査である。この束ね検査は、複数の画素回路を単位とする高速な検査が可能であることから、量産段階での検査主に、発光素子が実装された後の表示パネル用回路基板つまり、表示パネルの検査で用いられる。このように、開発段階では開発検査用マスクを用いて表示パネル用回路基板を製造し、一方、量産段階では量産検査用マスクを用いて表示パネル用回路基板表示パネルを製造することで、開発段階では個々の画素回路の単位での精密な検査が可能であり、一方、量産段階では複数の画素回路を単位とする高速な検査が可能となる。表示パネル用回路基板を構成するトランジスタの電極及び配線パターンを形成するためのマスクとして、開発用マスクと量産用マスクの2種類を準備しておき、開発段階と量産段階とで2種類のマスクを切り替えなければならない。そのために、2種類のマスクを製造するためのコストがかかるという問題と、開発と量産との切り替え時に時間を要するという問題がある。図11は、表示パネル用回路基板の開発フローを示す図である。本図に示されるように、この特許文献1の技術によれば、開発段階では、開発用マスクを用いて開発用の表示パネル用回路基板発光素子が実装されていない表示パネル用回路基板を製造しS10、その表示パネル用回路基板の周縁部に形成された検査回路を用いて個別検査をすることでS11、量産への移行が可能か否かを判定するS12。そして、量産への移行が可能S12でOKと判定できるまで、開発用の表示パネル用回路基板の製造S10と個別検査S11とを繰り返す。量産への移行が可能と判定できた場合にはS12でOK、これまで用いてきた開発用マスクを量産用マスクに入れ替えた後にS13、量産用の表示パネル用回路基板発光素子が実装された表示パネル用回路基板、つまり、表示パネルを製造しS14、その表示パネル用回路基板の周縁部に形成された検査回路を用いて束ね検査をするS15。なお、量産用の束ね検査に合格した後は、表示パネルとして出荷されるまでに、表示パネル用回路基板から検査回路の部分基板の周縁部が切除される。このように、個別検査と束ね検査とを切り替えることが可能になるが、開発用マスクと量産用マスクの2種類を準備しておかなければならないし、開発段階と量産段階とで2種類のマスクを切り替えなければならない。このようなマスクの切り替えについては、開発段階から量産段階への切り替え時だけでなく、量産を開始した後に不良解析等の精密な検査が必要になったために個別検査をする必要が生じた時にも、マスクを切り替える必要が生じ、そのために生産タクトが大きくなってしまう。本発明は、このような課題に鑑みてなされたものである。以下、本発明に係る表示パネル用回路基板、表示パネル及びその製造方法の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。図1は、本発明に係る表示パネル用回路基板30の全体を示す図である。この表示パネル用回路基板30は、有機EL素子が実装される前の段階における回路基板、つまり、有機EL素子を駆動するための回路及び配線が施された有機EL表示パネル用の回路基板であり、表示領域30aと、周縁部30bとを有する。表示領域30aは、本図に示されるような画素回路10が2次元状に形成される領域である。画素回路10は、図1に示されるように接続された、電源線11、走査線12、信号線13、選択用TFT15、駆動用TFT、容量19、有機EL素子17及び基準電源線18から構成される。ただし、この表示パネル用回路基板30の画素回路10には、有機EL素子17及び基準電源線18が未だ実装されていない。周縁部30bは、その表示領域30aを列状に走る信号線13を検査するための検査回路40が実装された領域である。なお、図1には、表示パネル用回路基板30の検査回路40内に設けられたテスト端子パッドにプロービングするプローバ31、及び、プローバ31を介して表示パネル用回路基板30にテスト信号を与えたり表示パネル用回路基板30における信号を計測したりするテスタ32も併せて図示されている。この表示パネル用回路基板30は、表示領域30aを列状に走る複数の信号線13を個別に用いて画素回路10を個別に検査つまり、個別検査をすることが可能な開発用の回路基板である。この表示パネル用回路基板30の周縁部30bには、検査回路として、個別検査用の検査回路40が形成されている。ただし、後述のように、この検査回路40には、検査回路40に含まれるスイッチ素子トランジスタの両端を、後の工程有機EL素子を実装する工程において、短絡できるように、コンタクトホールが形成されている。つまり、この表示パネル用回路基板30は、その上に有機EL素子が実装されるときに、同時に、検査回路40に含まれるスイッチ素子トランジスタの両端を短絡する処理が施されることで、数本の信号線13をまとめて短絡させて用いる束ね検査が可能な量産用の回路基板となる。以下、表示パネル用回路基板30の詳細な構造を説明する。図2は、本実施の形態における表示パネル用回路基板30が備える検査回路40の詳細を示す図である。図2のaは、検査回路40の回路図を示し、図2のbは、検査回路40を構成する各スイッチ素子の断面を示す。この表示パネル用回路基板30は、行列状に複数の配線が配置される表示パネル用回路基板であって、1配線のうち列状に設けられる信号線41と、2信号線41ごとに1つ設けられ、第1電極46、信号線41と接続される第2電極42、及び、第1電極46と第2電極42とを電気的に接続又は非接続にするための制御信号が入力される制御電極45を有する複数のスイッチ素子47と、3複数のスイッチ素子47について、隣接する2以上のスイッチ素子47ごとにまとめられた単位のそれぞれを検査ブロック50としたときに、検査ブロック50ごとに1つ設けられ、検査ブロック50内の第1電極46同士を電気的に接続する複数の端子配線48と、4複数の端子配線48のそれぞれから延設される複数のテスト端子49と、5複数のスイッチ素子47を覆い、複数の検査ブロック50のそれぞれについて、検査ブロック50内の少なくとも1つの第1電極46の一部表面を露出させる第1コンタクトホール66及び検査ブロック50内のすべての第2電極42の一部表面を露出させる第2コンタクトホール62を有する絶縁層60とを備える。より詳しくは、図2のaに示されるように、本実施の形態では、6本の信号線13ごとに1つの検査ブロック50が構成されている。この検査ブロック50は、束ね検査における束ねの単位であり、本明細書では、一つの検査ブロック50は、端子配線48によって束ねられている6本の信号線41を指す。図2のaにおいて、スイッチ素子47の第1電極46と第2電極42とを結ぶ点線は、この表示パネル用回路基板30の上に有機EL素子17を形成する工程つまり、量産工程が行われるときに同時に短絡される導電パスを示している。なお、この検査回路40には、各スイッチ素子47の制御電極45に接続される配線選択制御線及びテスト端子が信号線41と直交する方向に配置されているが、図2のaでは、その図示が省略されている。また、図2のbに示されるように、スイッチ素子47は、本実施の形態では、基板65上に形成されたTFTであり、制御電極45としてのゲート電極、ゲート絶縁膜44、チャネル層43、第1電極46としてのソース電極、及び、第2電極42としてのドレイン電極から構成される。絶縁層60は、パシベーション層あるいは、層間絶縁層であり、第1電極46に達する第1コンタクトホール66及び第2電極42に達する第2コンタクトホール62を有する。なお、本実施の形態では、第1コンタクトホール66及び第2コンタクトホール62は、絶縁層60を貫通する孔であるが、第1コンタクトホール66及び第2コンタクトホール62内に導電体が充填されていてもよい。図3は、本実施の形態における表示パネル用回路基板30を含む表示パネルの製造フローを示す図である。なお、本明細書では、表示パネルとは、表示パネル用回路基板のうち、その上に発光素子が実装されたものをいう。また、本図の各ステップには、表示パネル用回路基板30の画素回路10を形成するための処理図面における左側と、その処理と同時に行われる検査回路40を形成するための処理図面における右側とが示されている。まず、基板上に、画素回路10及び検査回路40のためのTFTが形成されるS20。この工程には、TFTの電極ソース電極、ドレイン電極及び配線パターンの形成が含まれる。本実施の形態では、図4Aに示されるような1種類のフォトマスク68を用いて、画素回路10及び検査回路40を構成するTFTの電極及び配線パターンが形成される。この工程により、表示パネル用回路基板30の周縁部30bでは、図2のaに示される検査回路40及び図2のbに示されるTFT層61が形成される。次に、いま形成された画素回路10及び検査回路40におけるTFT及び配線パターンを覆う絶縁層パシベーション層、保護層、あるいは、層間絶縁層とも呼ばれる層が形成されるS21。この工程により、表示パネル用回路基板30の周縁部30bでは、図2のbに示される絶縁層60第1コンタクトホール66及び第2コンタクトホール62を含む絶縁層60が形成される。以上の2つの工程S20及びS21によって、本実施の形態における表示パネル用回路基板30、つまり、有機EL素子17が実装されていない表示パネル用回路基板30が完成する。この表示パネル用回路基板30の周縁部30bには、個別検査用の検査回路40が形成されているので、プローバ31及びテスタ32を用いて、個々の信号線13ごとにテスト信号を与えたり信号を計測したりすることで、個々の画素回路10の容量等を測定する個別検査が可能となる。これら2つの工程S20及びS21をTFT工程とも呼ぶ。TFT工程における個別検査において量産が可能と判断された場合には、続いて、以下のステップS22~S24からなる工程以下、これらの工程をEL工程とも呼ぶが行われる。まず、TFT工程で完成した表示パネル用回路基板30の表示領域30a上に、下部電極層を形成するS22。ここで、下部電極層とは、画素回路10を構成する駆動用TFT16の出力端子ソース電極又はドレイン電極と接続された電極層である。次に、下部電極層の上に、有機ELからなる発光層が形成されるS23。つまり、各画素回路10を構成する有機EL素子17が形成される。最後に、図4Bに示されるようなフォトマスク69を用いて、画素回路10における発光層の上に上部電極層を形成すると同時に、検査回路40における絶縁層60の上に導電層を形成するS24。ここで、上部電極層とは、画素回路10における基準電源線18に相当する電極である。また、導電層とは、検査回路40を構成する検査ブロック50ごとに、第1コンタクトホール66と第2コンタクトホール62とを介して少なくとも1つの第1電極46と全ての第2電極42とを電気的に接続するための層である。この工程により、検査回路40は、図5のaに示される回路、及び、図5のbに示される断面となる。つまり、検査ブロック50ごとに、全てのスイッチ素子47の両端が導電層67によって短絡される。以上のEL工程によって、表示パネル用回路基板30の上に有機EL素子発光層が実装され、本発明に係る表示パネルが完成する。このようにして完成した表示パネルは、プローバ31及びテスタ32を用いて、検査ブロック50の単位で、画素回路10の合成容量等を測定する検査量産段階における束ね検査が可能となる。図6は、本実施の形態における表示パネル用回路基板30を用いた表示パネルの開発フローを示すフローチャートであり、上述した図11に対応する図である。開発段階では、TFT工程だけを実施することによって、有機EL素子が実装されていない表示パネル用回路基板30を製造しS30、その表示パネル用回路基板30の周縁部30bに形成された検査回路40を用いて個別検査をすることでS31、量産への移行が可能か否かを判定するS32。そして、量産への移行が可能S32でOKと判定できるまで、このような表示パネル用回路基板30の製造S30と個別検査S31とを繰り返す。量産への移行が可能と判定できた場合にはS32でOK、TFT工程とEL工程とを含む全行程を実施することで、有機EL素子が実装された表示パネル用回路基板つまり、量産用の表示パネルを製造しS33、その表示パネル用回路基板の周縁部に形成された検査回路を用いて束ね検査をするS34。なお、この束ね検査に合格した後は、製品として出荷される前に表示パネル用回路基板から検査回路の部分基板の周縁部が切除される、あるいは、検査回路の部分基板の周縁部を切除することなく表示パネル用回路基板が製品として出荷される。以上の手順をまとめると、本発明に係る表示パネルの製造方法は、列状に複数の信号線が配置される表示パネルの製造方法であって、大きく分けて4つのステップ、つまり、1発光素子を駆動するスイッチ素子を含む画素回路と、複数の信号線を個別に用いて画素回路を検査する個別検査用の検査回路とを形成することによって、発光素子が実装される前の段階における表示パネル用回路基板を製造する開発段階製造ステップS30と、2製造された表示パネル用回路基板に形成された検査回路を用いて、画素回路を個別に検査することにより、表示パネルの量産が可能か否かを判断する開発段階検査ステップS31、S32と、3表示パネルの量産が可能と判断された場合に、表示パネル用回路基板に発光素子を実装するとともに、複数の信号線について少なくとも2以上の信号線同士を短絡させることにより、表示パネル用回路基板に発光素子が実装された表示パネルを製造する量産段階製造ステップS33と、4製造された表示パネルに形成された検査回路を用いて、画素回路を複数の画素回路の単位で検査する量産段階検査ステップS34とを含む。以上のように、本実施の形態における表示パネル用回路基板30は、有機EL素子が実装される前の段階における回路基板であり、周縁部30bに設けられた個別検査用の検査回路を用いて個別検査を実施することができる。そして、このような表示パネル用回路基板30に対して、続くEL工程を施すことで、有機EL素子が実装されるとともに、束ね検査用の検査回路が形成される。よって、TFT工程における電極及び配線パターンの形成のために個別検査用のマスクと束ね検査用のマスクという2種類のマスクを切り替えることなく、開発用の個別検査が可能な表示パネル用回路基板を製造することと、量産用の束ね検査が可能な表示パネル用回路基板つまり、表示パネルを製造することとが可能になる。よって、2種類のマスクを製造するためにコストがかかるという問題を回避できるとともに、開発と量産との切り替えに時間を要するという生産タクト上の問題も解消することができる。次に、本実施の形態の変形例として、検査回路における絶縁層60の上に形成する導電層の別の配線短絡パターンを説明する。上記実施の形態では、図5に示されるように、導電層67によって、各スイッチ素子47の両端を短絡させた。このような検査回路40では、一つの検査ブロック50を構成する複数の信号線41が全て短絡しているために、もし、複数の信号線41のうちの2つの信号線41が表示領域30aにおいて短絡していても、この検査回路40を用いた検査束ね検査では、その短絡を発見することができない。そこで、本変形例では、図7に示される検査回路40aのように、検査ブロックごとに検査ブロックを構成する全ての信号線を短絡させるのではなく、複数の検査ブロックのそれぞれから選ばれた一部の信号線同士を短絡させている。つまり、いま、複数の検査ブロックには、第1検査ブロック51と第2検査ブロック52とが含まれ、第1検査ブロック51には、異なる信号線に対応して設けられた第1スイッチ素子53と第2スイッチ素子54とが含まれ、第2検査ブロック52には、異なる信号線に対応して設けられた第1スイッチ素子55と第2スイッチ素子56とが含まれるとする。本変形例における表示パネル用回路基板の導電層検査回路における導電層には、1第1検査ブロック51の第1スイッチ素子53の第2電極53bと、第2検査ブロック52の第1スイッチ素子55の第2電極55bと、第1検査ブロック51の第1スイッチ素子53の第1電極53a及び第2スイッチ素子54の第1電極54aの少なくとも一方とを電気的に接続する第1導電層57と、2第1検査ブロック51の第2スイッチ素子54の第2電極54bと、第2検査ブロック52の第2スイッチ素子56の第2電極56bと、第2検査ブロック51の第1スイッチ素子55の第1電極55a及び第2スイッチ素子56の第1電極56aの少なくとも一方とを電気的に接続する第2導電層58とが含まれる。具体的には、図7に示されるように、本変形例では、表示パネル用回路基板の導電層によって、第1検査ブロック51のテスト端子51aは、複数の検査ブロックのそれぞれにおける左から1番目のスイッチ素子の第2電極及び4番目のスイッチ素子の第2電極に接続され、第2検査ブロック52のテスト端子52aは、複数の検査ブロックのそれぞれにおける左から2番目のスイッチ素子の第2電極及び5番目のスイッチ素子の第2電極に接続され、第3検査ブロック59のテスト端子59aは、複数の検査ブロックのそれぞれにおける左から3番目のスイッチ素子の第2電極及び6番目のスイッチ素子の第2電極に接続される。このような短絡によって、各検査ブロックにおいて隣接する信号線は、同一のテスト端子に接続されるのではなく、異なるテスト端子に接続される。よって、一つの検査ブロックを構成する複数の信号線のうちの2つの信号線が短絡している場合であっても、この変形例における検査回路を用いた検査束ね検査によれば、その短絡を発見することができる。たとえば、隣接する2つのテスト端子間に電圧を印加し、その2つのテスト端子間に流れる電流を検出することで、同一の検査ブロック内の2つの隣接する信号線間であっても、短絡異常を検出することができる。なお、図7には、検査回路40aを構成する各スイッチ素子の制御電極と接続される6本の選択制御線テスト端子を含む70も図示されている。6本の選択制御線70のうちの第n番目の選択制御線70は、各検査ブロックを構成する第n番目のスイッチ素子の制御電極と接続されている。このような選択制御線70に対して、テスタ32から信号を与えることで、スイッチ素子を選択的にオンさせることで、個別検査が可能となる。以上、本発明に係る表示パネル用回路基板及び表示パネルについて、実施の形態及び変形例に基づいて説明したが、本発明は、このような実施の形態及び変形例に限定されない。本発明の主旨を逸脱しない範囲で、実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、実施の形態及び変形例における構成要素を任意に組み合わせて得られる形態も、本発明に含まれる。たとえば、上記実施の形態では、6本の信号線を単位として1つのテスト端子が設けられたつまり、1つの検査ブロックが構成されたが、本発明における検査ブロックは、このような信号線の本数に限定されるものではない。表示パネルを構成する信号線の総数、求められる検査タクト、信号線間の短絡異常の発生確率等を考慮して、検査ブロックを構成する信号線の本数4本、8本、12本等を適宜決定すればよい。また、上記実施の形態では、束ね検査用の検査回路を形成するために、導電層によって全てのスイッチ素子の両端が短絡されたが、一部のスイッチ素子の両端が短絡されてもよい。両端が短絡されないスイッチ素子の第2電極については、図7に示される変形例のように、そのスイッチ素子が属する検査ブロックとは異なる他の検査ブロックのテスト端子に接続されてもよい。このような短絡によっても、表示領域30aを走る全ての信号線は、周縁部30bに形成された複数のテスト端子のいずれかに接続されることになるので、テスト端子の単位で、束ね検査が可能となる。また、上記変形例では、1つの検査ブロックから2つの信号線が選択され、少なくとも4つの検査ブロックから選択された少なくとも8本の信号線が束ねられた短絡されて1つのテスト端子に接続されたが、本発明は、このような束ね方に限定されるものではない。隣接する信号線が異なるテスト端子に束ねられる限り、いかなる束ね方でもよい。たとえば、1つの検査ブロックから1つの信号線が選択され、少なくとも6つの検査ブロックから選択された少なくとも6本の信号線が束ねられてもよい。また、上記変形例における第1導電層57及び第2導電層58は、同一の層に形成された導電層であってもよいし、異なる層に形成された導電層であってもよい。また、第1導電層57及び第2導電層58のそれぞれは、複数の層に跨って形成された層であってもよい。また、上記実施の形態における製造フロー図3では、検査回路40における短絡用導電層の形成は、画素回路10における上部電極層の形成と同時行われたが、図8に示される製造フローのように、画素回路10における下部電極層の形成と同時行われてもよい図8のS22。つまり、検査回路40における第1コンタクトホール66と第2コンタクトホール62とを介して少なくとも1つの第1電極46と全ての第2電極42とを電気的に接続する短絡処理については、EL工程において電極又は配線を形成する工程であれば、いかなる工程と同時に行われてもよい。また、上記実施の形態及び上記変形例では、有機EL表示パネル用の回路基板及び有機EL表示パネルが説明されたが、本発明は、液晶表示パネル用の回路基板及び液晶表示パネルであってもよい。液晶表示パネルであっても、列状に設けられた信号線を用いた個別検査及び束ね検査は必要となるからである。