荷電粒子線を用いて基板にパターンを描画する描画装置であって、前記基板に描画すべきパターンに対応する描画データを生成する生成部と、前記荷電粒子線を偏向する偏向器を含むブランキング偏向部と、前記ブランキング偏向部を制御するブランキング制御部と、を有し、前記ブランキング制御部は、前記生成部で生成された描画データをそれぞれ記憶する第1記憶部、第2記憶部及び第3記憶部と、前記第3記憶部に記憶された描画データに基づいて前記偏向器を駆動して前記基板への荷電粒子線の照射及び非照射を制御する第1制御部と、前記生成部から送信される描画データを前記第1記憶部及び前記第2記憶部のうち選択された一方に記憶させる動作と、前記第1記憶部及び前記第2記憶部のうち他方に記憶された描画データを読み出して前記第3記憶部に記憶させる動作とが並行して行われるように、前記第1記憶部、前記第2記憶部及び前記第3記憶部の動作を制御する第2制御部と、を含むことを特徴とする描画装置。前記ブランキング制御部は、前記生成部、前記第1記憶部、前記第2記憶部及び前記第3記憶部の間の接続状態を、前記第1記憶部と前記第3記憶部とが接続され、且つ、前記生成部と前記第2記憶部とが接続された第1状態、又は、前記第2記憶部と前記第3記憶部とが接続され、且つ、前記生成部と前記第1記憶部とが接続された第2状態に切り替える切替部を含み、前記第2制御部は、前記第1状態では、前記生成部から送信される描画データを前記第2記憶部に記憶させる動作と、前記第1記憶部に記憶された描画データを読み出して前記第3記憶部に記憶させる動作とが並行して行われるように、前記第2状態では、前記生成部から送信される描画データを前記第1記憶部に記憶させる動作と、前記第2記憶部に記憶された描画データを読み出して前記第3記憶部に記憶させる動作とが並行して行われるように、前記第1記憶部、前記第2記憶部及び前記第3記憶部の動作を制御することを特徴とする請求項1に記載の描画装置。前記第2制御部は、前記第1状態において、前記生成部から送信される描画データの前記第2記憶部への記憶が完了したことを示す信号を前記第2記憶部から受信し、且つ、前記第1記憶部から読み出されて前記第3記憶部に記憶された描画データに基づく前記第2制御部による前記偏向器の駆動が完了したことを示す信号を前記ブランキング偏向部から受信したときに、前記切替部によって前記第1状態を前記第2状態に切り替え、前記第2状態において、前記生成部から送信される描画データの前記第1記憶部への記憶が完了したことを示す信号を前記第1記憶部から受信し、且つ、前記第2記憶部から読み出されて前記第3記憶部に記憶された描画データに基づく前記第2制御部による前記偏向器の駆動が完了したことを示す信号を前記ブランキング偏向部から受信したときに、前記切替部によって前記第2状態を前記第1状態に切り替えることを特徴とする請求項2に記載の描画装置。前記第2制御部は、前記第1状態において、前記第1記憶部から読み出されて前記第3記憶部に記憶された描画データに基づく前記第2制御部による前記偏向器の駆動が完了したことを示す信号を前記ブランキング偏向部から受信したときに、前記切替部によって前記第1状態を前記第2状態に切り替え、前記第2状態において、前記第2記憶部から読み出されて前記第3記憶部に記憶された描画データに基づく前記第2制御部による前記偏向器の駆動が完了したことを示す信号を前記ブランキング偏向部から受信したときに、前記切替部によって前記第2状態を前記第1状態に切り替えることを特徴とする請求項2に記載の描画装置。前記第2制御部は、前記第1状態を前記第2状態に切り替えたときに、前記生成部から送信される描画データの前記第2記憶部への記憶が完了したことを示す信号を前記第2記憶部から受信していない場合には、当該描画データのうち前記第2記憶部に記憶されていない残りの描画データを前記第1記憶部に記憶させる動作と、前記第2記憶部に記憶された、前記残りの描画データを除く描画データを読み出して前記第3記憶部に記憶させる動作とが並行して行われるように、前記第1記憶部、前記第2記憶部及び前記第3記憶部の動作を制御し、前記第2状態を前記第1状態に切り替えたときに、前記生成部から送信される描画データの前記第1記憶部への記憶が完了したことを示す信号を前記第1記憶部から受信していない場合には、当該描画データのうち前記第1記憶部に記憶されていない残りの描画データを前記第2記憶部に記憶させる動作と、前記第1記憶部に記憶された、前記残りの描画データを除く描画データを読み出して前記第3記憶部に記憶させる動作とが並行して行われるように、前記第1記憶部、前記第2記憶部及び前記第3記憶部の動作を制御することを特徴とする請求項4に記載の描画装置。前記第2制御部は、前記第1状態において、前記生成部から送信される描画データの前記第2記憶部への記憶が完了したことを示す信号を前記第2記憶部から受信したときに、前記切替部によって前記第1状態を前記第2状態に切り替え、前記第2状態において、前記生成部から送信される描画データの前記第1記憶部への記憶が完了したことを示す信号を前記第1記憶部から受信したときに、前記切替部によって前記第2状態を前記第1状態に切り替えることを特徴とする請求項2に記載の描画装置。前記第3記憶部は、前記第1記憶部及び前記第2記憶部の記憶容量より小さい記憶容量を有し、且つ、前記第1記憶部及び前記第2記憶部の記憶速度より速い記憶速度を有することを特徴とする請求項1乃至6のうちいずれか1項に記載の描画装置。請求項1乃至7のうちいずれか1項に記載の描画装置を用いて基板に描画を行うステップと、前記ステップで描画が行われた前記基板を現像するステップと、を有することを特徴とする物品の製造方法。荷電粒子線描画装置では、半導体デバイスの微細化に伴い、描画グリッド1つの荷電粒子線の描画範囲の狭ピッチ化が要求されている。また、半導体デバイスの生産性を向上させるために、同時に描画可能な荷電粒子線の数を増加させてパターンの描画面積を大きくする傾向にある。その結果、ブランキング偏向器のブランキング動作を制御するための描画データのデータ容量が膨大になるため、記憶部又はメモリへの描画データの記憶送信が終了するまで装置が待ち状態となり、スループットが低下してしまう。このような問題は、マルチ荷電粒子方式の荷電粒子線描画装置だけではなく、シングル荷電粒子方式の荷電粒子線描画装置にも同様に発生する。本発明は、このような従来技術の課題に鑑みてなされ、荷電粒子線描画装置におけるスループットの向上に有利な技術を提供することを例示的目的とする。上記目的を達成するために、本発明の一側面としての描画装置は、荷電粒子線を用いて基板にパターンを描画する描画装置であって、前記基板に描画すべきパターンに対応する描画データを生成する生成部と、前記荷電粒子線を偏向する偏向器を含むブランキング偏向部と、前記ブランキング偏向部を制御するブランキング制御部と、を有し、前記ブランキング制御部は、前記生成部で生成された描画データをそれぞれ記憶する第1記憶部、第2記憶部及び第3記憶部と、前記第3記憶部に記憶された描画データに基づいて前記偏向器を駆動して前記基板への荷電粒子線の照射及び非照射を制御する第1制御部と、前記生成部から送信される描画データを前記第1記憶部及び前記第2記憶部のうち選択された一方に記憶させる動作と、前記第1記憶部及び前記第2記憶部のうち他方に記憶された描画データを読み出して前記第3記憶部に記憶させる動作とが並行して行われるように、前記第1記憶部、前記第2記憶部及び前記第3記憶部の動作を制御する第2制御部と、を含むことを特徴とする。本発明の更なる目的又はその他の側面は、以下、添付図面を参照して説明される好ましい実施形態によって明らかにされるであろう。本発明によれば、例えば、荷電粒子線描画装置におけるスループットの向上に有利な技術を提供することができる。以下、添付図面を参照して、本発明の好適な実施の形態について説明する。なお、各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。図1は、本発明の一側面としての描画装置100の構成を示す図である。描画装置100は、荷電粒子線電子線を用いて基板にパターンを描画する描画装置であって、本実施形態では、マルチ荷電粒子線方式の描画装置複数の荷電粒子線で描画を行う描画装置である。但し、描画装置100は、シングル荷電粒子線方式の描画装置1つの荷電粒子線で描画を行う描画装置であってもよい。描画装置100は、電子銃1と、コリメータレンズ2と、アパーチャアレイ3と、静電レンズ4と、ブランキングアパーチャ5と、ブランキング偏向部6とを有する。また、描画装置100は、静電レンズ7と、偏向部8と、基板9を保持して移動する基板ステージ10と、描画データ生成部11と、ブランキング制御部12と、主制御部13とを有する。図1を参照するに、電子銃1は、クロスオーバ像CIを形成する。クロスオーバ像CIから発散した荷電粒子線電子線は、コリメータレンズ2を介して、略平行な荷電粒子線に変換され、アパーチャアレイ3に入射する。アパーチャアレイ3は、マトリクス状に配列された複数の円形形状の開口を有し、コリメータレンズ2を通過した荷電粒子線を複数の荷電粒子線に分割する。アパーチャアレイ3を通過した荷電粒子線は、円形形状の開口をそれぞれ有する複数の電極板例えば、3つの電極板で構成された静電レンズ4に入射する。静電レンズ4を通過した荷電粒子線が最初にクロスオーバ像を形成する位置には、マトリクス状に配列された複数の微小開口を有するブランキングアパーチャ5が配置されている。ブランキング偏向部6は、荷電粒子線を偏向する偏向器6aを含む。ブランキング偏向部6は、ブランキング制御部12の制御下において、ブランキングアパーチャ5と協同して、ブランキング動作基板9への荷電粒子線の照射及び非照射を行う。ブランキングアパーチャ5を通過した荷電粒子線は、静電レンズ7によって結像され、基板ステージ10に保持された基板9の上にクロスオーバ像CIに相当する像を形成する。この際、ブランキングアパーチャ5を通過した荷電粒子線は、ブランキングアパーチャ5と静電レンズ7との間に配置された偏向器を含む偏向部8によって偏向される即ち、基板9の上に形成された像が偏向される。描画データ生成部11は、基板9に描画すべきパターンに対応する描画データを生成する。なお、描画データは、後述するように、ブランキング制御部12において、ブランキング偏向部6における偏向器6aのそれぞれの駆動を制御する偏向器6aの駆動をON又はOFFにするためのビットマップデータに変換される。ブランキング制御部12は、描画データ生成部11で生成された描画データに基づいて、ブランキング偏向部6を制御する。ブランキング制御部12の構成や動作については、以下の各実施形態で詳細に説明する。主制御部13は、CPUやメモリなどを含み、描画装置100の全体動作を制御する。例えば、主制御部13は、基板9にパターンを描画する際に、基板9を保持する基板ステージ10をX軸方向に連続的に移動させる。そして、主制御部13は、ブランキング制御部12を介して、ブランキングアパーチャ5及びブランキング偏向部6によって荷電粒子線をブランキングしながら、基板9の上に形成された像を偏向部8でY軸方向に偏向する。これにより、基板9の上にパターンが描画される。ここで、ブランキング制御部12を各実施形態で詳細に説明する前に、図10a及び図10bを参照して、従来技術例えば、特許文献1におけるブランキング制御部1200について説明する。図10aは、ブランキング制御部1200の構成を示す図であり、図10bは、ブランキング制御部1200による動作シーケンスを示す図である。描画データ生成部1100では、2種類のパターンのそれぞれに対応する描画データA及びBが生成されるものとする。図10aに示すように、描画データ生成部1100で生成された描画データAは、記憶部1202に送信され、記憶部1202に記憶される。記憶部1202は、低速大容量の記憶装置、例えば、ハードディスクドライブHDDやソリッドステートドライブSSDなどの不揮発性の記憶装置で構成される。描画データAに対応するパターンを基板に描画する際には、図10bに示すように、描画に必要な描画データを記憶部1202から読み出してメモリ1204に逐次記憶させながらパターンの描画を繰り返す。この際、メモリ1204に記憶展開された描画データAは、演算部1206に送信されて各種の演算が施されて、ブランキング偏向部における偏向器の駆動をON又はOFFにするためのビットマップデータに変換される。そして、かかるビットマップデータは、トランシーバ1208を介して、ブランキング偏向部における偏向器1300に入力送信される。従来技術におけるブランキング制御部1200では、次に、描画データBに対応するパターンを基板に描画する場合、描画データ生成部1100で生成された描画データBを記憶部1202に送信して記憶させる必要がある。従って、図10bに示すように、描画データBに対応するパターンの描画を開始するまでには、待ち時間ΔTbが生じるため、描画装置のスループットの低下を招いてしまう。また、複数の描画データ例えば、描画データA及びBを予め記憶することができるように、記憶部1202の記憶容量を増やすことも考えられる。但し、複数の描画データを予め記憶部1202に記憶させるためには膨大な時間送信時間が必要となることに加えて、記憶容量を増やすことによるコスト増大を招いてしまう。そこで、描画装置100では、ブランキング制御部12を以下の各実施形態で説明するように構成することで、複数の描画データのそれぞれに対応するパターンを順次描画する場合であっても、スループットの低下を抑制している。<第1の実施形態>図2は、第1の実施形態におけるブランキング制御部12の構成を示す図である。ブランキング制御部12は、本実施形態では、描画データをそれぞれ記憶する第1記憶部121、第2記憶部122及び第3記憶部123を含み、第1記憶部121及び第2記憶部122は、第3記憶部123の前段に並列に配置されている。第3記憶部123は、第1記憶部121及び第2記憶部122の記憶容量より小さい記憶容量を有し、且つ、第1記憶部121及び第2記憶部122の記憶速度より速い記憶速度を有する。具体的には、第1記憶部121及び第2記憶部は、低速大容量の記憶装置、即ち、ハードディスクドライブHDDやソリッドステートドライブSSDなどの不揮発性の記憶装置で構成される。このような記憶装置は、記憶速度書き込み速度は遅いが、電源を落としてもデータ描画データが保持されるため、電源の再立ち上げ時にデータを再送する再記憶させることが不要となる。一方、第3記憶部123は、ブランキング偏向部6における偏向器6aを高速に駆動することを可能とするために、高速低容量の記憶装置、即ち、描画データを高速に読み出すことができる半導体メモリDDRメモリなどで構成される。また、ブランキング制御部12は、演算部124と、トランシーバ125とを含む。演算部124は、第3記憶部123に記憶された描画データに各種の演算を施して偏向器6aの駆動をON又はOFFにするためのビットマップデータに変換し、かかるビットマップデータを、トランシーバ125を介して、偏向器6aに入力する。このように、演算部124は、第3記憶部123に記憶された描画データに基づいて、偏向器6aを駆動して基板9への荷電粒子線の照射及び非照射を制御する制御部第1制御部として機能する。また、ブランキング制御部12は、描画データ生成部11で生成された描画データの流れを切り替え可能な構成とするために、切替部126と、切替部126を制御する切替制御部第2制御部127とを含む。切替部126は、描画データ生成部11、第1記憶部121、第2記憶部122及び第3記憶部123との間の接続状態を切り替えるスイッチで構成される。切替部126は、図2に示すように、スイッチAを選択設定することで、第2記憶部122と第3記憶部123とが接続され、且つ、描画データ生成部11と第1記憶部121とが接続された状態A第2状態にする。また、切替部126は、スイッチBを選択設定することで、第1記憶部121と第3記憶部123とが接続され、且つ、描画データ生成部11と第2記憶部122とが接続された状態B第1状態にする。切替制御部127は、切替部126を制御して、第1記憶部121又は第2記憶部122における描画データの記憶に関する第1動作と、第3記憶部123における描画データの記憶に関する第2動作とが並行して行われるようにする。ここで、第1動作とは、描画データ生成部11から送信される描画データを第1記憶部121及び第2記憶部122のうち選択された一方に記憶させる動作である。また、第2動作とは、第1記憶部121及び第2記憶部121のうち他方に記憶された描画データを読み出して第3記憶部123に記憶させる動作である。従って、状態Aでは、描画データ生成部11からの描画データを第1記憶部121に記憶させる動作と、第2記憶部122に記憶された描画データを読み出して第3記憶部123に記憶させる動作とが並行して行われる。また、状態Bでは、描画データ生成部11からの描画データを第2記憶部122に記憶させる動作と、第1記憶部121に記憶された描画データを読み出して第3記憶部123に記憶させる動作とが並行して行われる。図3を参照して、本実施形態におけるブランキング制御部12による動作シーケンスを説明する。描画データ生成部11では、3種類のパターンのそれぞれに対応する描画データA、B及びCが生成されるものとする。まず、切替制御部127は、切替部126においてスイッチAを選択して即ち、状態Aとして、描画データ生成部11から送信される描画データAを第1記憶部121に記憶させる。切替制御部127は、描画データ生成部11から送信される描画データAの第1記憶部121への記憶が完了したことを示す信号SG1を受信すると、切替部126においてスイッチBを選択して、状態Aを状態Bに切り替える。そして、第1記憶部121に記憶された描画データAを読み出して第3記憶部123に記憶させる動作と、描画データ生成部11から送信される描画データBを第2記憶部122に記憶させる動作とを並行して行う。描画データAの第3記憶部123への記憶が完了したら、演算部124において倍率補正や近接効果補正などの各種の演算補正演算が描画データAに施されてビットマップデータに変換される。かかるビットマップデータは、トランシーバ125を介して、偏向器6aに入力され、描画データAに対応するパターンの描画が行われる。描画データAに対応するパターンの描画が行われている間においても、描画データ生成部11から送信される描画データBを第2記憶部122に記憶させる動作は継続される。また、本実施形態では、偏向器6aブランキング偏向部6は、第1記憶部121から読み出されて第3記憶部123に記憶された描画データAに基づく偏向器6aの駆動が完了したことを示す信号SG2を切替制御部127に送信する。これにより、トランシーバ125と偏向器6aとの間において、描画データが誤りなく正しく送信されたこと即ち、描画データAに対応するパターンの描画が正しく完了したことを保証することが可能となる。切替制御部127は、信号SG2を受信し、且つ、描画データ生成部11から送信される描画データBの第2記憶部122への記憶が完了したことを示す信号SG3を受信すると、切替部126においてスイッチAを選択して、状態Bを状態Aに切り替える。そして、第2記憶部122に記憶された描画データBを読み出して第3記憶部123に記憶させる動作と、描画データ生成部11から送信される描画データCを第1記憶部121に記憶させる動作とを並行して行う。描画データBの第3記憶部123への記憶が完了したら、描画データBに対応するパターンの描画が行われる。描画データBに対応するパターンの描画が行われている間においても、描画データ生成部11から送信される描画データCを第1記憶部121に記憶させる動作は継続される。また、切替制御部127は、信号SG2を受信し、且つ、描画データ生成部11から送信される描画データCの第1記憶部122への記憶が完了したことを示す信号SG1を受信すると、切替部126においてスイッチBを選択して、状態Aを状態Bに切り替える。図4は、切替制御部127による切替部126におけるスイッチの切り替えのロジックの一例を模式的に示す図である。スイッチAからスイッチBへの切り替えは、描画データ生成部11から送信される描画データの第1記憶部121への記憶が完了し、且つ、第2記憶部122に記憶された描画データの第3記憶部123への記憶が完了したことが条件となる。同様に、スイッチBからスイッチAへの切り替えは、描画データ生成部11から送信される描画データの第2記憶部122への記憶が完了し、且つ、第1記憶部121に記憶された描画データの第3記憶部123への記憶が完了したことが条件となる。そこで、図4に示すように、切替制御部127は、状態Aにおいては、第1記憶部121から信号SG1を受信し、且つ、偏向器6aから信号SG2を受信したときに、スイッチAをスイッチBに切り替えるための信号SG4を生成して切替部126に入力する。同様に、切替制御部127は、状態Bにおいては、第2記憶部122から信号SG3を受信し、且つ、偏向器6aから信号SG2を受信したときに、スイッチBをスイッチCに切り替えるための信号SG4を生成して切替部126に入力する。なお、信号SG1は、描画データ生成部11から送信される描画データの第1記憶部121への記憶が完了したことを示す信号であり、信号SG3は、描画データ生成部11から送信される描画データの第2記憶部122への記憶が完了したことを示す信号である。また、信号SG2は、第3記憶部123に記憶された描画データに基づく偏向器6aの駆動が完了したことを示す信号である。このように、本実施形態では、ブランキング制御部12が低速大容量の記憶装置で構成される第1記憶部121及び第2記憶部122と、高速低容量の記憶装置で構成される第3記憶部123とを含んでいる。これにより、描画データ生成部11から送信される描画データを第1記憶部121及び第2記憶部122のうち、選択された一方に記憶させる動作と、他方に記憶された描画データを読み出して第3記憶部123に記憶させる動作とを並行して行うことができる。従って、本実施形態は、図3に示すように、従来技術図10参照と比較して、描画パターンBに対応するパターンの描画を開始するまでの待ち時間ΔTbを大幅に短くすることが可能であり、待ち時間ΔTbに起因するスループットの低下を抑制することができる。また、第3記憶部123は、ブランキング偏向部6における偏向器6bを高速に駆動するために、高価な半導体メモリなどで構成する必要がある。但し、複数の描画データを記憶することができるように、第3記憶部123の記憶容量を増やすことは、上述したように、コスト的に難しい。本実施形態では、高価な半導体メモリなどで構成された記憶部第3記憶部を増やすことなく、低価なハードディスクドライブなどで構成された2つの記憶部第1記憶部及び第2記憶部を有しているだけであるため、コスト面でも有利である。なお、図2では、図示を省略しているが、実際には、第1記憶部121、第2記憶部122及び第3記憶部123のそれぞれには、その動作を制御する制御コントローラが配置される。また、描画データ生成部11からは、イーサネット登録商標などのネットワークを経由して描画データが送信されるため、ネットワークコントローラが配置される。また、このようなコントローラ、演算部124、トランシーバ125、切替部126、切替制御部127などは、集積回路FPGAなどで構成することも可能である。また、描画データ生成部11で生成される描画データは、数ナノメートル程度の細かいグリッドのデータであるため、一般的に、1つのパターンに対応する描画データは、数テラバイトの膨大なデータとなる。かかる描画データを、ハードディスクなどで構成された1つの記憶部第1記憶部又は第2記憶部で記憶することは難しいため、図5に示すように、第1記憶部121、第2記憶部122及び第3記憶部123を多段で構成してもよい。図5では、描画データを、ブランキング偏向部6における偏向器群6a1乃至6a4のそれぞれに対応させて4つの分割描画データに分割している。そして、各分割描画データを記憶するために、ブランキング制御部12は、4つの第1記憶部121a乃至121dと、4つの第2記憶部122a乃至122dと、4つの第3記憶部123a乃至123dとを含む。更に、ブランキング制御部12は、演算部124、トランシーバ125、切替部126、切替制御部127などをそれぞれ構成する4つの集積回路FPGAを含む。<第2の実施形態>図6は、第2の実施形態におけるブランキング制御部12の構成を示す図である。本実施形態のブランキング制御部12は、第1の実施形態と比較して、第1記憶部121又は第2記憶部122から読み出された描画データの第3記憶部123への記憶が完了したことを示す信号SG5が切替制御部127に入力される点が異なる。図7を参照して、第1の実施形態と比較しながら、本実施形態におけるブランキング制御部12による動作シーケンスを説明する。図7aは、第1の実施形態の動作シーケンスを示し、図7bは、本実施形態の動作シーケンスを示している。本実施形態では、描画データ生成部11から送信される描画データを第1記憶部121又は第2記憶部122に記憶させる動作かかる動作は、パターンを描画する動作と並行して行われているが完了するまでの待ち時間ΔTtを排除する。これにより、パターンの描画を開始するまでの待ち時間ΔTb1を短くしてスループットの向上を実現することが可能となる。図7aに示す第1の実施形態の動作シーケンスを参照するに、描画データAに対応するパターンを描画する動作が完了した時点で、描画データ生成部11から送信される描画データBを第2記憶部122に記憶させる動作が完了していない。このような場合、第1の実施形態では、図7aに示すように、描画データ生成部11から送信される描画データBの第2記憶部122への記憶が完了するまで待ってから、切替部126におけるスイッチBからスイッチAへの切り替えが行われる。従って、待ち時間ΔTtが生じてしまうため、描画装置100のスループットの低下を招くことになる。一方、本実施形態では、図7bに示すように、描画データAに対応するパターンを描画する動作が完了した時点で、切替部126におけるスイッチBからスイッチAへの切り替えが行われる。この際、描画データ生成部11から送信される描画データBを第2記憶部122に記憶させる動作が完了していなければ、第2記憶部122に記憶されていない残りの描画データBは、第1記憶部121に記憶させる。そして、残りの描画データBを第1記憶部121に記憶させる動作と、第2記憶部122に記憶された描画データB残りの描画データBを除く描画データBを読み出して第3記憶部123に記憶させる動作とを並行して行う。かかる2つの動作が完了した時点で、スイッチAからスイッチBへの切り替えを行い、第1記憶部121に記憶された残りの描画データBを読み出して第3記憶部123に記憶させる即ち、全ての描画データBを第3記憶部123に記憶させる。描画データBの第3記憶部123への記憶が完了した時点で、スイッチBからスイッチAへの切り替えを行う。この際、スイッチBからスイッチAへの切り替えは、描画データBの第3記憶部123への記憶が完了したことを示す信号SG5を切替制御部127が受信することで行われる。そして、描画データBに対応するパターンを描画する動作と、描画データ生成部11から送信される描画データCを第1記憶部121に記憶させる動作とを並行して行う。このように、本実施形態では、状態Aにおいて、第1記憶部121から読み出されて第3記憶部123に記憶された描画データに基づく偏向器6aの駆動が完了したことを示す信号SG2を切替制御部127が受信したときに、状態Aを状態Bに切り替える。また、状態Aを状態Bに切り替えたときに、切替制御部127が描画データ生成部11から送信される描画データの第2記憶部122への記憶が完了したことを示す信号SG3を受信していない場合には、以下のように、2つの動作を並行して行う。即ち、第2記憶部122に記憶されていない残りの描画データを第1記憶部121に記憶させる動作と、第2記憶部122に記憶された、残りの描画データを除く描画データを読み出して第3記憶部123に記憶させる動作とを並行して行う。同様に、本実施形態では、状態Bにおいて、第2記憶部122から読み出されて第3記憶部123に記憶された描画データに基づく偏向器6aの駆動が完了したことを示す信号SG2を切替制御部127が受信したときに、状態Bを状態Aに切り替える。また、状態Bを状態Aに切り替えたときに、切替制御部127が描画データ生成部11から送信される描画データの第1記憶部121への記憶が完了したことを示す信号SG1を受信していない場合には、以下のように、2つの動作を並行して行う。即ち、第1記憶部121に記憶されていない残りの描画データを第2記憶部122に記憶させる動作と、第1記憶部121に記憶された、残りの描画データを除く描画データを読み出して第3記憶部123に記憶させる動作とを並行して行う。これにより、本実施形態では、図7bに示すように、パターンの描画を開始するまでの待ち時間ΔTb2を第1の実施形態ΔTb1よりも短くすることが可能であり、描画装置100のスループットを更に向上させることができる。<第3の実施形態>図8は、第3の実施形態におけるブランキング制御部12の構成を示す図である。本実施形態のブランキング制御部12は、第1の実施形態と比較して、第3記憶部123に記憶された描画データに基づく偏向器6aの駆動が完了したことを示す信号SG2が切替制御部127に入力されない点が異なる。図9を参照して、本実施形態におけるブランキング制御部12による動作シーケンスを説明する。本実施形態では、描画データ生成部11から送信される描画データBを第2記憶部122に記憶させる動作が完了したら、描画データAに対応するパターンを描画する動作の完了を待たずに、切替部126におけるスイッチBからスイッチAへの切り替えが行われる。従って、描画データAに対応するパターンを描画する動作と、描画データ生成部11から送信される描画データCを第1記憶部121に記憶させる動作とが並行して行われることになる。但し、描画データAは、第1記憶部121から読み出されて第3記憶部123に記憶されているため、描画パターンCを第1記憶部121に記憶させることが可能である。このように、本実施形態では、状態Aにおいて、描画データ生成部11から送信される描画データの第2記憶部122への記憶が完了したことを示す信号SG3を切替制御部127が受信したときに、状態Aを状態Bに切り替える。同様に、状態Bにおいて、描画データ生成部11から送信される描画データの第1記憶部121への記憶が完了したことを示す信号SG1を切替制御部127が受信したときに、状態Aを状態Bに切り替える。これにより、本実施形態では、描画データCに対応するパターンの描画を開始するまでの待ち時間ΔTbを短くして描画装置100のスループットを向上させることができる。但し、本実施形態では、現在のパターンの描画に使用している描画データを記憶している記憶部本実施形態では、描画データAを記憶している第1記憶部121に新たな描画データ本実施形態では、描画データCを記憶させることになる。従って、現在のパターンの描画が正常に完了しない場合例えば、トランシーバ125と偏向器6aとの間において、描画データが正しく送信されなかった場合などには、描画データ生成部11から描画データを再送する必要がある。本発明の実施形態にかかる物品の製造方法は、例えば、半導体デバイス等のマイクロデバイスや微細構造を有する素子等の物品を製造するのに好適である。本実施形態の物品の製造方法は、基板に塗布された感光剤に描画装置100を用いて潜像パターンを形成する工程基板に描画を行う工程と、かかる工程で潜像パターンが形成された基板を現像する工程とを含む。更に、かかる製造方法は、他の周知の工程酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等を含む。本実施形態の物品の製造方法は、従来の方法に比べて、物品の性能品質生産性生産コストの少なくとも1つにおいて有利である。以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。