液体吐出装置と電気的に接続される電気接点と、液体を吐出するためのエネルギーを発生するエネルギー発生素子と、第1のトランジスタを有する、前記エネルギー発生素子を駆動するためのドライバ部と、を備えた第1の半導体基板と、第2のトランジスタを有し、前記電気接点を介してシリアル伝送された信号を受信する受信部と、第3のトランジスタを有し、前記受信部で受信された前記信号をパラレル変換して、前記ドライバ部を制御するための信号を生成する展開部と、を備えた、前記第1の半導体基板とは別体の第2の半導体基板と、を有し、前記第1のトランジスタのゲート酸化膜は、前記第2のトランジスタのゲート酸化膜及び前記第3のトランジスタのゲート酸化膜よりも、厚さが厚いことを特徴とする液体吐出ヘッド。前記受信部は、低電圧差動伝送方式で伝送された信号を受信することを特徴とする請求項1に記載の液体吐出ヘッド。前記第1の半導体基板は、第4のトランジスタを有し、前記展開部から伝送された信号に基づき、前記ドライバ部を制御するための信号を生成するロジック部を備えており、前記第4のトランジスタのゲート酸化膜は、前記第2のトランジスタのゲート酸化膜及び前記第3のトランジスタのゲート酸化膜よりも、厚さが厚いことを特徴とする請求項2に記載の液体吐出ヘッド。前記第2の半導体基板は、外部に露出しない位置に設けられていることを特徴とする請求項1乃至請求項3のいずれか一項に記載の液体吐出ヘッド。前記電気接点と前記第2の半導体基板とが設けられたコンタクト基板と、該コンタクト基板と前記第1の半導体基板とを電気的に接続する配線部材と、を有し、前記コンタクト基板は、前記配線部材より剛性が高いことを特徴とする請求項1乃至請求項4のいずれか一項に記載の液体吐出ヘッド。前記第2の半導体基板を収納するための凹部を備え、前記コンタクト基板が固定される筐体を有し、前記第2の半導体基板は、前記コンタクト基板の、前記筐体に固定される側の面に設けられており、前記コンタクト基板と前記筐体とで囲われていることを特徴とする請求項5に記載の液体吐出ヘッド。前記第2のトランジスタのゲート酸化膜と前記第3のトランジスタのゲート酸化膜とが、前記第2の半導体基板に同じ成膜工程で形成されていることを特徴とする請求項1乃至請求項6のいずれか一項に記載の液体吐出ヘッド。前記第1のトランジスタのゲート酸化膜と前記第4のトランジスタのゲート酸化膜とが、前記第1の半導体基板に同じ成膜工程で形成されていることを特徴とする請求項3に記載の液体吐出ヘッド。請求項1乃至請求項6のいずれか一項に記載の液体吐出ヘッドの製造方法であって、前記第2のトランジスタのゲート酸化膜と前記第3のトランジスタのゲート酸化膜とが、前記第2の半導体基板に同じ成膜工程で形成されることを特徴とする液体吐出ヘッドの製造方法。図13は、一般的な記録装置本体と記録ヘッドの記録素子基板との制御構成の例を示すブロック図である。記録素子基板には、記録素子と、記録素子を駆動するためのドライバ部と、を含む記録素子駆動部56、そして記録装置本体からデータを受信して記録素子駆動部に送る受信部展開部57が備えられている。本体制御部からシリアル伝送されたデータを受信部展開部57で、パラレル変換して記録素子駆動部56に伝送することで、記録装置本体と記録ヘッドとを接続する接点端子の数を少なくすることができる。上述の構成においてデータ伝送の高速化を図るためには、受信部におけるシリアルデータの受信処理や、展開部におけるパラレル変換処理を高速で行うことが求められる。これらの処理を高速化するためには、受信部及び展開部を構成するトランジスタの動作速度をより高速化することが重要となる。受信部及び展開部を構成するトランジスタは、例えばエンハンスメント型NMOSトランジスタである。このトランジスタの動作速度を上げるためには、ゲート酸化膜の厚さを薄くすることにより、トランジスタの動作閾値電圧を低下させることが有効である。一方、これらのトランジスタと同様の構成を有するトランジスタが、記録素子駆動部56のドライバ部を構成するトランジスタにも用いられる。しかし、記録素子を駆動するためのドライバ部を構成するトランジスタは、印加電圧が受信部展開部57を構成するトランジスタよりも大幅に高く、ドライバ部のトランジスタには、より高い印加電圧に対する耐圧性を確保することが求められる。耐圧性を向上させるためには、ゲート酸化膜の厚さを厚くすることが有効である。すなわち、データ伝送速度の高速化と耐圧性の向上とで、要求されるトランジスタのゲート酸化膜の厚さが異なる。一つの半導体基板に対して、各回路を構成するトランジスタのゲート酸化膜の厚さを異ならせると、製造工程が複雑化し、コストが高くなる恐れがある。一方で、各回路を構成するトランジスタのゲート酸化膜を、半導体を製造する際の同じ成膜工程で記録素子基板に形成すると、通常はゲート酸化膜が同じ厚さで形成される。このため、データ伝送速度の高速化及び耐圧性の向上という二つの性能を十分に両立させることができない恐れがあった。そこで、本発明は、簡易に製造することができ、しかもデータ伝送速度の高速化と耐圧性の向上とを両立させた液体吐出ヘッドを提供することを目的とする。本発明の液体吐出ヘッドは、液体吐出装置と電気的に接続される電気接点と、液体を吐出するためのエネルギーを発生するエネルギー発生素子と、第1のトランジスタを有する、前記エネルギー発生素子を駆動するためのドライバ部と、を備えた第1の半導体基板と、第2のトランジスタを有し、前記電気接点を介してシリアル伝送された信号を受信する受信部と、第3のトランジスタを有し、前記受信部で受信された前記信号をパラレル変換して、前記ドライバ部を制御するための信号を生成する展開部と、を備えた、前記第1の半導体基板とは別体の第2の半導体基板と、を有し、前記第1のトランジスタのゲート酸化膜は、前記第2のトランジスタのゲート酸化膜及び前記第3のトランジスタのゲート酸化膜よりも、厚さが厚いことを特徴とする。本発明によると、簡易に製造することができ、しかもデータ伝送速度の高速化と耐圧性の向上とを両立させた液体吐出ヘッドを提供することができる。まず、図2を用いて本発明を適用可能な液体吐出ヘッドとしてのインクジェット記録ヘッド1以下、記録ヘッド1と記載が装着される、液体吐出装置としてのインクジェット記録装置100以下、記録装置と記載の主要な構成を説明する。記録ヘッド1は、インクを吐出する複数の吐出口からなる吐出口列を有する。この記録ヘッド1が装着されるキャリッジ2は、シャフト12に勘合されており、記録媒体15が搬送される方向に対して直交する方向に走査される。キャリッジ2は、ベルト13を介してモータ14から駆動力を受けることにより走査される。キャリッジ位置センサ不図示によって、キャリッジエンコーダ16を検知することで、キャリッジ2の位置を検出する。記録動作が始まると、紙などの記録媒体15は、紙送りモータ8によって駆動される紙送りローラ6によって搬送される。紙送りモータ8に同期して回転する紙送りエンコーダ10に記されたスリットを、センサ11によって検知することで、記録媒体15の位置を検出する。記録ヘッド1から吐出されたインクによって記録された記録媒体は、排紙ローラ3の回転に伴って記録装置100の外へ搬送される。記録ヘッド1の吐出口からインクを吐出する記録ヘッド1の駆動と、キャリッジ2の走査と、記録媒体15の搬送の夫々のタイミングが制御されることによって、記録媒体15の所定の位置にインクが吐出される。図3は、記録ヘッド1が装着される記録装置100本体と、記録ヘッド1との制御系の構成を示すブロック図である。記録装置100本体の本体制御部28で生成された信号に基づいて記録ヘッド1が駆動される。記録ヘッド1は、第1の半導体基板としての記録素子基板21と第2の半導体基板としての制御基板25を有しており、それらは別体として設けられた半導体集積回路チップである。記録素子基板21は、記録ヘッド1の吐出口からインクを吐出するためのエネルギーを発生するエネルギー発生素子としての記録素子23を有する。記録素子基板21上に設けられた記録素子駆動部24は、記録素子23と、記録素子23を駆動するためのトランジスタ24aを含む回路である。記録素子23としては、ヒータやピエゾ素子を用いることもできる。制御基板25の内部回路の構成を示すブロック図を図12に示す。制御基板25は、本体制御部28から差動信号送信部29を介して低電圧差動伝送方式でシリアル伝送された信号を受信する差動信号受信部27と、受信した信号をパラレル変換し、記録素子基板21に伝送する信号を生成する第1データ展開部26と、を有する。第1データ展開部26は、信号のパラレル変換を行う変換部52と、変換された信号に基づきシリアル信号を生成する生成部53という、役割の異なる回路を含んでいる。ここで、低電圧差動伝送方式で制御基板25に伝送される信号は、クロック信号CLK_N、CLK_Pとデータ信号DT_N、DT_Pである。差動信号送信部29と差動信号受信部27とは、図4のように接続されている。記録素子基板21に接続される配線のうち、電源VH配線やグランドGNDH配線、またはデータ信号よりも長い時間単位で制御される素子用の配線は、差動信号送信部29や制御基板25を介さずに記録素子基板21に電気的に接続されている図1参照。クロック信号CLK_N、CLK_Pは、記録装置100と記録ヘッド1とのシリアル伝送の同期をとるだけでなく、制御基板25内の差動信号受信部27及び第1データ展開部26におけるデータ処理の同期をとるためにも使用される。この様な構成とすることで、記録ヘッド1の記録素子基板21上にクロックを生成する発信子や発信器を備える必要がなく、ノイズの低減やコストダウンにつながる。なお、制御基板25の内部回路で行われる具体的なデータ処理の内容については後に説明する。図1は、記録ヘッド1が有する端子と記録ヘッド1に設けられた配線を示す。記録ヘッド1には記録装置100本体から電力や信号が電気接点としての接点端子40を介して供給される。記録ヘッド1は、記録装置100のキャリッジ2に対して着脱可能となっており、記録ヘッド1がキャリッジ2に装着された状態で、記録装置100と記録ヘッド1とが、記録ヘッド1に設けられた接点端子40を介して電気的に接続される。接点端子40、制御基板25、記録素子基板21のそれぞれは、配線部材33内の配線によって互いに電気的に接続される。本実施形態では配線部材33としてフレキシブル配線部材が用いられているが、特にこれに限定されるものではない。接点端子40の端子Di_Aから端子VSSまでは、それぞれが対応する記録素子基板21の端子に接続されている。端子Di_A、端子Di_Kは、記録素子基板21内の温度検出部と記録素子基板21の温度をモニタするための端子である。温度検出部には温度センサとしてダイオードが備えられている。端子VH、端子GNDHは記録素子基板21に設けられた記録素子23に電圧を印加するための電源用の端子とこれに対応するグランド用の端子である。端子VDD1、端子VSSは、記録素子基板21内部で用いられるロジック信号の電源用の端子と、これに対応するグランド用の端子である。接点端子40の端子VDD2から端子RSTまでは、それぞれ対応する制御基板25の端子に接続されている。端子CLK_N、端子CLK_P、端子DT_N、端子DT_Pは前述した低電圧差動伝送に用いられる端子で、端子CLK_N、端子CLK_Pはクロック信号を、端子DT_N、端子DT_Pはデータ信号を制御基板25に送り込む。端子RSTは制御基板25内のデータをリセットする信号を受信するための端子である。端子VDD2は制御基板25内で用いられるロジック信号の電源用の端子である。これに対応するグランドは、端子VSSを用いる。制御基板25に設けられた端子CLK、LT、DATA、HEは、記録素子基板21と接続されている。端子CLKは、端子CLK_N、CLK_Pを介して受信したクロック信号を分周して生成されるクロック信号を記録素子基板21に伝送するための端子である。このクロック信号は、端子CLK_N、CLK_Pを介して伝送されるクロック信号よりも周波数が低くなる。端子DATAは、端子DT_N、DT_Pを介して受信したデータ信号をパラレル変換することで生成される複数のデータ信号を伝送するための端子である。したがって、記録素子基板21側の端子DATAの数は、制御基板25側の端子DT_N、DT_Pの総数よりも多くなる。端子LTは、端子DATAを介して記録素子基板21内に伝送されたデータ信号をさらにデコードして分割する際に、データを一時的に記憶保持するためのラッチ信号を伝送するための端子である。端子HEは、記録素子23にエネルギーを印加する時間を決定するヒートイネーブル信号を伝送するための端子である。次に、制御基板25の内部回路で行われるデータ処理について図12を参照して説明する。まず、差動信号受信部27は、低電圧差動伝送方式で伝送されたデータ信号DT_N、DT_Pを分離処理する。すなわち、クロックの立ち上がりで転送されるデータ信号と、クロックの立ち下がりで転送されるデータ信号とを、別の信号線で出力する。また、差動信号受信部27は、低電圧の振幅例えば200mVで受信したデータ信号を制御基板25内で用いられる信号レベル例えば3.3Vに変換処理し、変換部52にデータ信号を伝送する。2本の信号線に出力されたデータ信号は、変換部52でn1個のデータ信号にパラレル変換される。その後、生成部53で、変換部52から送られたデータ信号から、記録素子基板21内のフォーマットに従った複数のシリアルデータを再生成し、記録素子基板21の第2データ展開部32ロジック部へ伝送する。この処理によって、記録素子基板21の内部回路におけるデータ処理の同期をとるためのクロック信号CLK、記録素子基板21内のラッチ回路に伝送されるラッチ信号LTも生成される。これらの内部回路の間におけるデータ信号を伝送するための信号線の本数は、差動信号受信部27と変換部52との間が2本、変換部52と生成部53との間がn1本、生成部53と第2データ展開部26との間がn2本であり、2<n2<n1の関係を満たす。図5は記録素子基板21に設けられた内部回路の構成を示す。記録素子基板21には、複数の記録素子23とそれぞれの記録素子23に対応して設けられた記録素子23を駆動するためのドライバ部を構成するトランジスタ24a第1のトランジスタとを含む記録素子駆動部24と、第2データ展開部32が設けられている。トランジスタ24aは、記録素子23への電圧印加を制御するスイッチである。第2データ展開部32は、シフトレジスタ回路54とラッチ回路55という、役割の異なる回路を含んでいる。制御基板25の第1データ展開部26の生成部53からCLK、LAT、DATA、HEの各端子を介して受信したロジック信号は第2データ展開部32に伝送される。VDDおよびVSSはそれらロジック信号の電源およびグランドであり、記録装置100から制御基板25を介さずに供給される。VHおよびGNDHは記録素子23を駆動するための電源およびグランドであり、こちらも記録装置100から制御基板25を介さずに供給される。ここでロジック電源の電圧は例えば3.3V、記録素子駆動電源の電圧は24Vである。次に、第2データ展開部32における記録素子23を駆動するための信号を生成する流れについて説明する。第1データ展開部26の生成部53から端子DATAを介して受信されたシリアルデータは、端子CLKを介して伝送されたクロック信号CLKに同期してシフトレジスタ回路54に転送される。シフトレジスタ回路54に入力されたデータは、ラッチ信号の入力に基づいて、ラッチ回路55に格納される。この格納されたデータと第1データ展開部26の生成部53で生成されたヒートイネーブル信号とを合成処理することで、トランジスタ24aに入力されるパルス信号が生成される。トランジスタ24aは、このパルス信号に基づき、記録素子23への電圧印加を制御する。記録素子23への電圧印加時間は、第2データ展開部32で生成されたパルス信号のパルス幅によって制御される。記録素子23への電圧の印加によって、記録素子23が駆動され、記録ヘッド1内にインクを吐出するためのエネルギーが発生され、インク吐出、すなわち画像記録が行われる。記録素子基板21が複数色の記録に対応する場合は、色ごとに記録素子23のグループを分け、それぞれのグループごとに異なるDATA端子を設ける。上述したように、本実施形態の記録ヘッド1において、差動信号を受信する差動信号受信部27と受信したデータをパラレル変換する第1データ展開部26とを有する制御基板25と、記録素子駆動部24を有する記録素子基板21とは、別体の半導体基板である。ここで、差動信号受信部27を構成するトランジスタ27a第2のトランジスタと、第1データ展開部26を構成するトランジスタ26a第3のトランジスタとは、それぞれのゲート酸化膜が同じ成膜工程で形成されている。図12に示したように、第1データ展開部26は、変換部52と生成部53という役割の異なる回路を有している。したがって、第1データ展開部26を構成するトランジスタ26aとは、異なる回路に設けられた別々のトランジスタをまとめて称したものであり、ここでは、変換部52を構成するトランジスタ52aと、生成部53を構成するトランジスタ53aとを意味する。また、記録素子駆動部24のドライバ部を構成するトランジスタ24a第1のトランジスタと、第2データ展開部32を構成するトランジスタ32a第4のトランジスタとは、それぞれのゲート酸化膜が同じ成膜工程で形成されている。上述したように、本実施形態では、第2データ展開部32は、シフトレジスタ回路54とラッチ回路55という役割の異なる回路を有している。したがって、第2データ展開部32を構成するトランジスタ32aとは、異なる回路に設けられた別々のトランジスタをまとめて称したものである。ここでは、第2データ展開部32を構成するトランジスタ32aは、シフトレジスタ回路54を構成するシフトレジスタ回路トランジスタ54aと、ラッチ回路55を構成するラッチ回路トランジスタ55aとを意味する。このように一つの半導体基板上において同じ成膜工程でゲート酸化膜を形成することで、製造工程の複雑化を防ぎ、低コスト化を図ることができる。制御基板25と記録素子基板21とは、どちらもエンハンスメント型NMOSトランジスタが用いられている。図11aに、制御基板25に設けられた、差動信号受信部27を構成するトランジスタ27a、変換部52を構成するトランジスタ52a、生成部53を構成するトランジスタ53aの構造を示す。これらは3つの異なる回路に設けられたトランジスタであるが、それぞれ同じ構成であってよいので、図11aにおいて一つの図で示してある。図11bに、記録素子基板21に設けられた、記録素子駆動部24のドライバ部を構成するトランジスタ24a、シフトレジスタ回路トランジスタ54a、ラッチ回路トランジスタ55aの構造を示す。これらは3つの異なる回路に設けられたトランジスタであるが、それぞれ同じ構成であってよいので、図11bにおいて一つの図で示してある。制御基板25上に形成されたトランジスタは、同じ成膜工程でゲート酸化膜が形成されているので、制御基板25内のトランジスタ27a、52a、53aのゲート酸化膜の厚さはそれぞれ等しい。また、記録素子基板21上に形成されたトランジスタは、同じ成膜工程でゲート酸化膜が形成されているので、記録素子基板21内のトランジスタ24a、54a、55aのゲート酸化膜の厚さはそれぞれ等しい。ここで、図11に示すように、記録素子基板21内のトランジスタ24a、32a54a、55aのゲート酸化膜の厚さは、制御基板25内のトランジスタ27a、26a52a、53aのゲート酸化膜の厚さよりも厚い。この理由について以下で説明する。制御基板25内でのデータ処理は、端子CLK_N、CLK_Pから伝送されたクロック信号に同期して、非常に高速に行われる。一方で、記録素子基板21内でのデータ処理は、制御基板25に設けられた端子CLKを介して伝送されるクロック信号に同期して行われ、制御基板25内よりも数段階低い速度で行われる。制御基板25内で行われるデータ受信、展開処理におけるベースクロックの周波数は、例えば100MHz程度であり、それに対して、記録素子基板21内で行われるデータ処理におけるベースクロックの周波数は、例えば10MHz程度である。データ信号処理の速度を高めるには、トランジスタの動作速度を高める必要があり、トランジスタの動作速度を高めるためには、ゲート酸化膜を薄くすることで、トランジスタの動作閾値電圧を低くすることが望ましい。例えば、動作周波数100MHzでのデータ受信、展開処理に対応する制御基板25内のトランジスタのゲート酸化膜厚は75Å程度で、動作周波数10MHzでのデータ処理に対応する記録素子基板21内のトランジスタのゲート酸化膜厚は600Å程度である。一方で、耐圧性の観点から、トランジスタに印加される電圧が高い場合には、ゲート酸化膜は厚い方が望ましい。ここで、記録素子基板21に設けられた記録素子駆動部24に印加される電圧は、制御基板25に設けられた差動信号受信部27及び第1データ展開部26に印加される電圧よりも大幅に高い。例えば、差動信号受信部27及び第1データ展開部26に印加される電圧は3.3Vであり、記録素子駆動部24に印加される電圧は20V以上である。本実施形態の記録ヘッド1は、制御基板25と記録素子基板21とを別体の半導体基板として設けている。これにより、それぞれの半導体基板でトランジスタのゲート酸化膜を同じ成膜工程で形成した場合であっても、それぞれの半導体基板に設けられた回路の要求に合ったトランジスタのゲート酸化膜を形成することができる。具体的には、制御基板25内のトランジスタ27a、52a、53aはデータ処理速度の高速化を優先してゲート酸化膜を薄くすることができる。また、記録素子基板21内の記録素子駆動部24を構成するトランジスタ24aは高い電圧に対する耐圧性の確保を優先してゲート酸化膜を厚い構成とすることができる。特に、制御基板25に設けられたトランジスタのゲート酸化膜を薄くすることができるので、低電圧差動方式を用いて高速にデータ伝送を行う場合に、その性能を十分に生かして高速のデータ処理を行うことが可能となる。なお、記録素子基板21内でのデータ処理をより低い動作周波数でも間に合うようにするために、制御基板25に設けられた第1データ展開部26では、記録素子基板21に入力されるデータ信号を所定の本数以上に分割している。このデータ分割のレベルは、記録素子23の数や記録素子23の駆動周波数、記録素子基板21内のトランジスタのゲート酸化膜の厚さなどを考慮して、最適化すればよい。以上のような構成によって、記録装置100の本体制御部28と制御基板25間でロジック信号を低電圧差動伝送方式によって高速シリアル伝送することができる。また、制御基板25と記録素子基板21との間の伝送は分周したクロックで同期をとり、かつパラレル変換によってデータ線の本数を増やすことで、低速伝送にてデータを送受することができる。これにより、記録素子基板21内のトランジスタの耐圧性を確保しつつ、より高速なデータ伝送が実現できる。上述の構成のように、記録装置100と記録ヘッド1とのデータ伝送に低電圧差動伝送方式を用いることで、データ伝送を高速化してもノイズ発生を少なく抑え、また、ノイズが発生した場合でもその影響が信号伝送の信頼性低下につながりにくくなる。このため、記録装置100と記録ヘッド1間のデータ伝送速度を接点端子の数を増加することなく高速化できる。接点端子の数を増加させないので、結果として小型の記録ヘッド1を提供することができる。また、記録素子23としてヒータ等の発熱素子を用いた場合には、記録素子基板21の温度が上昇するが、これにより、トランジスタの最大伝送速度が低下し、伝送速度の上限を低下する恐れがあった。したがって、上述の構成のように、記録素子基板21と制御基板25とを別体の構成とすることで、記録素子23による制御基板25への温度の影響を低減でき、高速なデータ伝送を行うことができる。なお、上述では、記録装置100から端子DT_N、DT_Pを介して伝送されたデータからヒートイネーブル信号を第1データ展開部26で生成する構成であったが、これを第2データ展開部32で生成する構成であっても良い。制御基板25、記録素子基板21内のデータ処理速度のバランスを考慮して、第1データ展開部26および第2データ展開部32でのデータ展開レベルの分け方を最適化すればよい。第一の実施形態本発明に係る第一の実施形態の記録ヘッド1について説明する。図6aは記録装置100から取り外した状態の記録ヘッド1の外観を示し、図6bは、筐体41から取り外した状態の、記録ヘッド1の分解図を示す。図7aは、キャリッジ2に搭載された状態の記録ヘッド1の下面図、bはそのA-A断面図を示す。記録装置100との電気的接続を行うための接点端子40は、配線部材33内の配線と一体的に形成され、記録ヘッド1の外側の露出する面に設けられる。また、制御基板25は、配線部材33の筐体41側に設けられており、記録ヘッド1の内側に収容され、外部に露出されないように設けられている。制御基板25は配線部材33内の配線に電気的に接続されており、また、記録ヘッド1の鉛直下面底面に設けられた記録素子基板21も配線部材33内の配線に電気的に接続されている。ここで、配線部材33の配線層は単層構造でも複数層構造でも構わないが、複数層構造にすることで、制御基板25と記録素子基板21を接続する配線において、端子の並び順の自由度が増し、電気的により適した配置とすることができる。図7に示すように、記録ヘッド1はキャリッジ2に着脱可能に装着され、装着された状態ではヘッド固定部材17によってキャリッジ2に固定される。記録ヘッド1がキャリッジ2に装着、固定されると、記録ヘッド1の外部に露出する側の一面に設けられた接点端子40と、キャリッジ2に設けられたコンタクトピン20とが接触して、記録ヘッド1と記録装置100との間の電気接続がなされる。コンタクトピン20はフレキシブルケーブル19を介して記録装置100の本体制御部28と接続されている。記録素子基板21は、支持部材34の上に固定されている。接点端子40と記録素子基板21とは、配線部材33および配線部材33に設けられたリード35を介して電気接続されている。インクタンク18は記録ヘッド1対して着脱可能であり、装着された状態において記録素子基板21に設けられた吐出口にインクを供給することができる。制御基板25を配線部材33の接点端子40が設けられた面の裏面に設けることにより、配線部材33の記録装置100との電気接続部を小型化することができる。更に、制御基板25を高機能化あるいは多機能化することにより制御基板25のサイズが大きくなった場合でも、配線部材33の記録装置100との電気接続部が大型化する恐れを低減することができる。第二の実施形態本発明に係る第二の実施形態の記録ヘッド1について説明する。図8は、記録装置から取り外した状態の記録ヘッド1の外観を示す。また、図9は、記録ヘッド1から筐体41を取り外した状態の、記録ヘッド1の分解図を示す。本実施形態は、フレキシブル配線部材である配線部材33よりも剛性の高いリジッド基板からなるコンタクト基板42上に、接点端子40および制御基板25が設けられている。キャリッジ2のコンタクトピン20と接続される側の、コンタクト基板42の面に接点端子40を設け、接点端子40が設けられた面の裏面に制御基板25が設けられている。コンタクト基板42と配線部材33は電気接続部43で電気的に接続され、コンタクト基板42と記録ヘッド1の鉛直下面底面に設けられた記録素子基板21とは配線部材33を介して電気接続される。コンタクト基板42は、配線層が複数積層されており、接点端子40と制御基板25、及び接点端子40と電気接続部43とを接続する配線は、平面的な配線レイアウトとコンタクト基板42内に設けられたスルーホールとを組み合わせて3次元的に配線される。記録ヘッド1の筐体41の、制御基板25に対応する部分には凹部が設けられおり、この凹部は、制御基板25を収納するための空間となる。コンタクト基板42を筐体41に固定した状態で、制御基板25は筐体41及びコンタクト基板42で囲われた状態となる。コンタクト基板42の接点端子40が設けられた面の裏面に、制御基板25を設けることにより、コンタクト基板42を小型化することができる。更に、制御基板25を高機能化あるいは多機能化することにより制御基板25のサイズが大きくなった場合でも、コンタクト基板42が大型化する恐れを低減することができる。剛性の高いリジッド基板であるコンタクト基板42に制御基板25を設けるため、コンタクト基板42と制御基板25との電気接続部が容易に変形する恐れを低減でき、電気的信頼性を向上することが可能である。また、制御基板25を外部に露出させずに記録ヘッド1の内部に設けることで、記録中のインクミストなどが制御基板25の電気接続部に付着する恐れを低減することができ、記録ヘッド1の電気的信頼性を向上することができる。制御基板25を設ける位置に関しては、コンタクト基板42の中心位置に対して制御基板25の中心位置が電気接続部43から離れる側にずれるように制御基板25を設けることが望ましい。これにより、制御基板25と電気接続部43との間のスペースが大きくなるため、制御基板25の端子の並び順と電気接続部43の並び順とが異なる場合であっても、配線抵抗の増大を抑制することができる。第三の実施形態本発明に係る第三の実施形態について説明する。図10に示す吐出口の配設方向記録媒体搬送方向に直交する方向に関して記録素子基板21を複数配設したラインタイプの記録ヘッドにも、上述の実施形態を適用することができる。記録ヘッド1はコネクタ44を介して本体制御部28と電気的に接続される。一般的に、吐出口数が多い記録ヘッドではデータ数も増加するため、データ伝送速度の高速化に対する要求が高く、低電圧差動伝送方式を導入することによる効果が大きい。また、複数の記録素子基板21を1つの制御基板25で制御することができるため、記録素子基板21内に制御基板25を設けた場合よりもコストを抑制することができる。上述の実施形態では、制御基板25を記録ヘッド1の外部に露出しない位置に設けた構成であったが、制御基板25を設ける位置に関しては特にこれに限定されない。