複数の行および複数の列を含むマトリクス状に配列された複数の画素を有し、nnは4以上の偶数個の画素がカラー表示画素を構成する液晶表示装置であって、行方向に延びる複数の走査線および列方向に延びる複数の信号線を有するアクティブマトリクス基板と、前記複数の信号線のそれぞれに、正極性または負極性の階調電圧を表示信号として供給する信号線駆動回路と、を備え、前記カラー表示画素内で、前記n個の画素はp行q列pは1以上の整数、qはn以下の偶数に配列されており、前記複数の信号線は、他の信号線に交差しない第1のタイプの信号線と、隣接する信号線に表示領域外で絶縁膜を介して交差する第2のタイプの信号線とを含み、前記アクティブマトリクス基板は、前記第2のタイプの信号線が隣接する信号線に交差している交差領域の近傍に、前記複数の信号線とは電気的に分離され、浮動電位にある修正用配線をさらに有する液晶表示装置。前記修正用配線は、基板面法線方向から見たときに、前記第2のタイプの信号線に部分的に重なるように設けられている請求項1に記載の液晶表示装置。前記修正用配線は、前記複数の走査線の表示領域内に位置する部分と同一の導電膜から形成されているか、または、前記複数の信号線の表示領域内に位置する部分と同一の導電膜から形成されている請求項1または2に記載の液晶表示装置。前記アクティブマトリクス基板は、前記修正用配線を指し示すマーカーをさらに有する請求項1から3のいずれかに記載の液晶表示装置。前記アクティブマトリクス基板は、前記複数の画素のそれぞれに設けられた薄膜トランジスタを含み、前記マーカーは、前記複数の走査線の表示領域内に位置する部分と同一の導電膜から形成されているか、前記複数の信号線の表示領域内に位置する部分と同一の導電膜から形成されているか、または、前記薄膜トランジスタの半導体層と同一の半導体膜から形成されている請求項4に記載の液晶表示装置。行方向に沿って隣接する任意の2個のカラー表示画素のうちの一方のカラー表示画素を構成するn個の画素のそれぞれは、前記第1のタイプの信号線を介して階調電圧を供給され、他方のカラー表示画素を構成するn個の画素のそれぞれは、前記第2のタイプの信号線を介して階調電圧を供給される請求項1から5のいずれかに記載の液晶表示装置。前記複数の画素は、行方向に沿って前記カラー表示画素を構成する前記n個の画素のうちのq個の画素が同じ順で繰り返し並ぶように配列されている請求項1から6のいずれかに記載の液晶表示装置。前記信号線駆動回路は、行方向に沿って並ぶ複数の出力端子を有し、前記複数の出力端子のうちの互いに隣接する任意の2個の出力端子は、互いに逆の極性の階調電圧を出力する請求項1から7のいずれかに記載の液晶表示装置。行方向に沿って隣接する任意の2個のカラー表示画素において、同じ色を表示する画素には、互いに逆の極性の階調電圧が対応する信号線を介して供給される請求項1から8のいずれかに記載の液晶表示装置。前記カラー表示画素内で、行方向に沿って互いに隣接する任意の2個の画素には、互いに逆の極性の階調電圧が対応する信号線を介して供給される請求項1から9のいずれかに記載の液晶表示装置。前記カラー表示画素を構成する前記n個の画素は、互いに異なる色を表示する請求項1から10のいずれかに記載の液晶表示装置。前記カラー表示画素を構成する前記n個の画素は、赤を表示する赤画素、緑を表示する緑画素、青を表示する青画素および黄を表示する黄画素を含む請求項1から11のいずれかに記載の液晶表示装置。請求項1から12のいずれかに記載の液晶表示装置の表示欠陥を修正する表示欠陥修正方法であって、前記複数の信号線のうちから、隣接する信号線と前記交差領域で短絡している前記第2のタイプの信号線を特定する工程Aと、前記特定された第2のタイプの信号線に供給される表示信号が前記交差領域を迂回するように、前記修正用配線を用いて迂回経路を形成する工程Bと、を包含する表示欠陥修正方法。前記工程Bは、前記特定された第2のタイプの信号線を、前記交差領域よりも上流側と下流側とで切断する工程B1と、前記特定された第2のタイプの信号線の一部と前記修正用配線の一端部とを接続し、前記特定された第2のタイプの信号線の他の一部と前記修正用配線の他端部とを接続する工程B2と、を含む請求項13に記載の表示欠陥修正方法。前記工程B1および前記工程B2は、レーザ光の照射により行われる、請求項14に記載の表示欠陥修正方法。しかしながら、特許文献3に開示されているような構成を採用すると、信号線が隣接している信号線と交差している領域において、信号線同士の短絡が発生する。他の信号線と短絡した信号線は、画素に対して本来供給すべき表示信号を供給することができないので、表示欠陥の原因となる。そのため、歩留まりが低下してしまう。本発明は、上記問題に鑑みてなされたものであり、その目的は、4個以上の偶数個の画素からカラー表示画素が構成される液晶表示装置において、横シャドーの発生を防止するとともに、歩留まりの低下を抑制することにある。本発明による液晶表示装置は、複数の行および複数の列を含むマトリクス状に配列された複数の画素を有し、nnは4以上の偶数個の画素がカラー表示画素を構成する液晶表示装置であって、行方向に延びる複数の走査線および列方向に延びる複数の信号線を有するアクティブマトリクス基板と、前記複数の信号線のそれぞれに、正極性または負極性の階調電圧を表示信号として供給する信号線駆動回路と、を備え、前記カラー表示画素内で、前記n個の画素はp行q列pは1以上の整数、qはn以下の偶数に配列されており、前記複数の信号線は、他の信号線に交差しない第1のタイプの信号線と、隣接する信号線に表示領域外で絶縁膜を介して交差する第2のタイプの信号線とを含み、前記アクティブマトリクス基板は、前記第2のタイプの信号線が隣接する信号線に交差している交差領域の近傍に、前記複数の信号線とは電気的に分離され、浮動電位にある修正用配線をさらに有する。ある好適な実施形態において、前記修正用配線は、基板面法線方向から見たときに、前記第2のタイプの信号線に部分的に重なるように設けられている。ある好適な実施形態において、前記修正用配線は、前記複数の走査線の表示領域内に位置する部分と同一の導電膜から形成されているか、または、前記複数の信号線の表示領域内に位置する部分と同一の導電膜から形成されている。ある好適な実施形態において、前記アクティブマトリクス基板は、前記修正用配線を指し示すマーカーをさらに有する。ある好適な実施形態において、前記アクティブマトリクス基板は、前記複数の画素のそれぞれに設けられた薄膜トランジスタを含み、前記マーカーは、前記複数の走査線の表示領域内に位置する部分と同一の導電膜から形成されているか、前記複数の信号線の表示領域内に位置する部分と同一の導電膜から形成されているか、または、前記薄膜トランジスタの半導体層と同一の半導体膜から形成されている。ある好適な実施形態において、行方向に沿って隣接する任意の2個のカラー表示画素のうちの一方のカラー表示画素を構成するn個の画素のそれぞれは、前記第1のタイプの信号線を介して階調電圧を供給され、他方のカラー表示画素を構成するn個の画素のそれぞれは、前記第2のタイプの信号線を介して階調電圧を供給される。ある好適な実施形態において、前記複数の画素は、行方向に沿って前記カラー表示画素を構成する前記n個の画素のうちのq個の画素が同じ順で繰り返し並ぶように配列されている。ある好適な実施形態において、前記信号線駆動回路は、行方向に沿って並ぶ複数の出力端子を有し、前記複数の出力端子のうちの互いに隣接する任意の2個の出力端子は、互いに逆の極性の階調電圧を出力する。ある好適な実施形態において、行方向に沿って隣接する任意の2個のカラー表示画素において、同じ色を表示する画素には、互いに逆の極性の階調電圧が対応する信号線を介して供給される。ある好適な実施形態において、前記カラー表示画素内で、行方向に沿って互いに隣接する任意の2個の画素には、互いに逆の極性の階調電圧が対応する信号線を介して供給される。ある好適な実施形態において、前記カラー表示画素を構成する前記n個の画素は、互いに異なる色を表示する。ある好適な実施形態において、前記カラー表示画素を構成する前記n個の画素は、赤を表示する赤画素、緑を表示する緑画素、青を表示する青画素および黄を表示する黄画素を含む。本発明による表示欠陥修正方法は、上記の構成を有する液晶表示装置の表示欠陥を修正する表示欠陥修正方法であって、前記複数の信号線のうちから、隣接する信号線と前記交差領域で短絡している前記第2のタイプの信号線を特定する工程Aと、前記特定された第2のタイプの信号線に供給される表示信号が前記交差領域を迂回するように、前記修正用配線を用いて迂回経路を形成する工程Bと、を包含する。ある好適な実施形態において、前記工程Bは、前記特定された第2のタイプの信号線を、前記交差領域よりも上流側と下流側とで切断する工程B1と、前記特定された第2のタイプの信号線の一部と前記修正用配線の一端部とを接続し、前記特定された第2のタイプの信号線の他の一部と前記修正用配線の他端部とを接続する工程B2と、を含む。ある好適な実施形態において、前記工程B1および前記工程B2は、レーザ光の照射により行われる。本発明によると、4個以上の偶数個の画素からカラー表示画素が構成される液晶表示装置において、横シャドーの発生を防止するとともに、歩留まりの低下を抑制することができる。以下、図面を参照しながら本発明の実施形態を説明する。なお、本発明は以下の実施形態に限定されるものではない。図1に、本実施形態における液晶表示装置100を示す。液晶表示装置100は、図1に示すように、複数の行および複数の列を含むマトリクス状に配列された複数の画素を有する液晶表示パネル1と、液晶表示パネル1に駆動信号を供給する走査線駆動回路ゲートドライバ2および信号線駆動回路ソースドライバ3とを備える。図2および図3に、液晶表示パネル1の具体的な構造を示す。図2は、液晶表示パネル1の1個の画素に対応した領域を示す平面図であり、図3は、図2中の3A-3A ́線に沿った断面図である。液晶表示パネル1は、アクティブマトリクス基板10と、アクティブマトリクス基板10に対向する対向基板20と、アクティブマトリクス基板10と対向基板20との間に設けられた液晶層30とを有する。アクティブマトリクス基板10は、複数の画素のそれぞれに設けられた画素電極11と、行方向に延びる複数の走査線12と、列方向に延びる複数の信号線13とを有する。画素電極11は、各画素に設けられた薄膜トランジスタTFT14を介し、対応する走査線12から走査信号を供給され、対応する信号線13から表示信号を供給される。走査線12は、絶縁性を有する透明基板例えばガラス基板10a上に設けられている。また、透明基板10a上には、行方向に延びる補助容量線15も設けられている。補助容量線15は、走査線12と同じ導電膜から形成されている。補助容量線15の、画素の中央付近に位置する部分15aは、他の部分よりも幅が広く、この部分15aが補助容量対向電極として機能する。補助容量対向電極15aは、補助容量線15から補助容量対向電圧CS電圧を供給される。走査線12および補助容量線15を覆うように、ゲート絶縁膜16が設けられている。ゲート絶縁膜16上に、信号線13が設けられている。また、ゲート絶縁膜16上には、補助容量電極17も設けられている。補助容量電極17は、信号線13と同じ導電膜から形成されている。補助容量電極17は、TFT14のドレイン電極に電気的に接続されており、TFT14を介して画素電極11と同じ電圧を供給される。信号線13および補助容量電極17を覆うように、層間絶縁膜18が設けられている。層間絶縁膜18上に、画素電極11が設けられている。アクティブマトリクス基板10の最表面液晶層30側の最表面には、配向膜19が形成されている。配向膜19としては、表示モードに応じて水平配向膜または垂直配向膜が設けられる。対向基板20は、画素電極11に対向する対向電極21を有する。対向電極21は、絶縁性を有する透明基板例えばガラス基板20a上に設けられている。対向基板20の最表面液晶層30側の最表面には、配向膜29が形成されている。配向膜29としては、表示モードに応じて水平配向膜または垂直配向膜が設けられる。ここでは図示していないが、対向基板20は、典型的には、カラーフィルタ層および遮光層ブラックマトリクスをさらに有する。液晶層30は、表示モードに応じて正または負の誘電異方性を有する液晶分子不図示を含み、さらに、必要に応じてカイラル剤を含む。上述した構造を有する液晶表示パネル1では、画素電極11と、画素電極11に対向する対向電極21と、これらの間に位置する液晶層30とによって液晶容量CLCが構成される。また、補助容量電極17と、補助容量電極17に対向する補助容量対向電極15aと、これらの間に位置するゲート絶縁膜16とによって補助容量CCSが構成される。液晶容量CLCと、液晶容量CLCに並列に設けられた補助容量CCSとによって、画素容量Cpixが構成される。走査線駆動回路2は、液晶表示パネル1の複数の走査線12のそれぞれに、走査信号を供給する。これに対し、信号線駆動回路3は、液晶表示パネル1の複数の信号線13のそれぞれに、正極性または負極性の階調電圧を表示信号として供給する。以下、図4を参照しながら、液晶表示パネル1が有する複数の画素の配置と、信号線駆動回路3から信号線13を介して各画素に供給される階調電圧の極性との関係を説明する。なお、階調電圧の極性は、対向電極21に供給される電圧対向電圧を基準として決定される。図4に示すように、複数の画素は、赤を表示する赤画素R、緑を表示する緑画素G、青を表示する青画素Bおよび黄を表示する黄画素Yを含む。つまり、液晶表示パネル1の複数の画素は、互いに異なる色を表示する4種類の画素を含む。対向基板20のカラーフィルタ層は、赤画素R、緑画素G、青画素Bおよび黄画素Yに対応するように、赤色の光を透過する赤カラーフィルタ、緑色の光を透過する緑カラーフィルタ、青色の光を透過する青カラーフィルタおよび黄色の光を透過する黄カラーフィルタを含んでいる。これら複数の画素は、行方向に沿って4種類の画素が同じ順で繰り返し並ぶように配列されている。具体的には、複数の画素は、左側から右側に向かって黄画素Y、赤画素R、緑画素G、青画素Bの順で循環的に配列されている。行方向に沿って連続する4個の画素黄画素Y、赤画素R、緑画素Gおよび青画素Bによって、カラー表示を行う最小の単位であるカラー表示画素CPが構成される。言い換えると、カラー表示画素CP内で、4個の画素は1行4列に配列されている。図4には、ある垂直走査期間において各画素に供給される階調電圧の極性が示されている。図4に示されているように、1個のカラー表示画素CP内で、行方向に沿って互いに隣接する任意の2個の画素には、互いに逆の極性の階調電圧が対応する信号線13を介して供給される。また、列方向に沿って互いに隣接する任意の2個の画素にも、互いに逆の極性の階調電圧が対応する信号線13を介して供給される。上述したように、液晶表示装置100では、列方向について1画素ごとに階調電圧の極性が反転しており、行方向についても各カラー表示画素CP内で1画素ごとに階調電圧の極性が反転している。このように、液晶表示装置100ではドット反転駆動に近い反転駆動が行われる。また、液晶表示装置100では、図4に示すように、行方向に沿って隣接する任意の2個のカラー表示画素CPにおいて、同じ色を表示する画素には、互いに逆の極性の階調電圧が対応する信号線13を介して供給される。例えば、図4中の一番上の画素行において、もっとも左側のカラー表示画素CPでは、黄画素Yおよび緑画素Gに正極性の階調電圧が供給され、赤画素Rおよび青画素Bには負極性の階調電圧が供給される。これに対し、同じ画素行の左側から2番目のカラー表示画素CPでは、黄画素Yおよび緑画素Gに負極性の階調電圧が供給され、赤画素Rおよび青画素Bには正極性の階調電圧が供給される。そのため、行方向に沿って同色画素への印加電圧の極性が揃うことがなく、横シャドーの発生を防止することができる。上記の反転駆動横シャドーの発生を防止し得る反転駆動は、信号線駆動回路3に対して複数の信号線13を、図4に示しているように接続することによって実現することができる。なお、以下では、複数の信号線13のそれぞれを図中の左側から順に1番目の信号線13、2番目の信号線13、3番目の信号線13、と呼び、同様に、後述する複数の出力端子3aのそれぞれを図中の左側から順に1番目の出力端子3a、2番目の出力端子3a、3番目の出力端子3a、と呼ぶ。信号線駆動回路3は、行方向に沿って並ぶ複数の出力端子3aを有する。複数の出力端子3aのうちの互いに隣接する任意の2個の出力端子3aは、互いに逆の極性の階調電圧を出力する。信号線駆動回路3の複数の出力端子3aと、液晶表示パネル1の複数の信号線13とは、一対一で接続される。本実施形態の液晶表示装置100では、液晶表示パネル1の複数の信号線13は、2種類の信号線を含んでいる。具体的には、液晶表示パネル1の複数の信号線13は、図4に示すように、他の信号線13に交差しない第1のタイプの信号線13aと、隣接する信号線13に表示領域外で絶縁膜ここでは後述するようにゲート絶縁膜16を介して交差する第2のタイプの信号線13bとを含んでいる。図4に示す例では、1番目~4番目および9番目~12番目の信号線13は、第1のタイプの信号線13aであり、5番目~8番目および13番目~16番目の信号線13は、第2のタイプの信号線13bである。第1のタイプの信号線13aは、他の信号線13と交差しないので、第1のタイプの信号線13aと出力端子3aとは、順番通りに接続されている。つまり、第1のタイプの信号線13aであるi番目iは自然数の信号線13は、i番目の出力端子3aに接続されている。例えば、図4に示す1番目の信号線13は、1番目の出力端子3aに接続されており、2番目の信号線13は、2番目の出力端子3aに接続されている。また、3番目の信号線13は、3番目の出力端子3aに接続されており、4番目の信号線13は、4番目の出力端子3aに接続されている。これに対し、第2のタイプの信号線13bは、隣接する信号線13に交差するので、第2のタイプの信号線13bと出力端子3aとは、順番通りに接続されておらず、接続順が逆転している。つまり、第2のタイプの信号線13bであるj番目jはiとは異なる自然数の信号線13は、j1番目の出力端子3aに接続されており、第2のタイプの信号線13bであるj1番目の信号線13は、j番目の出力端子3aに接続されている。例えば、図4に示す5番目の信号線13は、6番目の出力端子3aに接続されており、6番目の信号線13は、5番目の出力端子3aに接続されている。また、7番目の信号線13は、8番目の出力端子3aに接続されており、8番目の信号線13は、7番目の出力端子3aに接続されている。行方向に沿って隣接する任意の2個のカラー表示画素CPのうちの一方のカラー表示画素CPを構成するn個の画素のそれぞれは、第1のタイプの信号線13aを介して階調電圧を供給される。これに対し、他方のカラー表示画素CPを構成するn個の画素のそれぞれは、第2のタイプの信号線13bを介して階調電圧を供給される。従って、一方のカラー表示画素CPにおいて、各画素に供給される階調電圧の極性が左側から順に正、負、正、負である場合、他方のカラー表示画素CPにおいては、各画素に供給される階調電圧の極性は左側から順に負、正、負、正となる。そのため、行方向に沿って隣接する任意の2個のカラー表示画素CPにおいて、同じ色を表示する画素には、互いに逆の極性の階調電圧を供給することができる。上述したように、2種類の信号線13aおよび13bを設けることにより、横シャドーの発生を防止し得る反転駆動を実現することができる。ただし、このような構成を採用した場合、第2のタイプの信号線13bが隣接する信号線13に交差している領域以下では交差領域と呼ぶIRにおいて、信号線13同士第2のタイプの信号線13b同士の短絡が発生することがある。本実施形態の液晶表示装置100は、信号線13同士の短絡に起因する表示欠陥を修正することができる構造図4には示されていないを有する。以下、この構造を、図5、図6および図7を参照しながら具体的に説明する。図5、図6および図7は、アクティブマトリクス基板10が有する複数の信号線13の、表示領域複数の画素によって規定される外に位置する部分を示す図である。図5は、複数の信号線13のうちの8本の信号線13を示す平面図である。図6aおよびbは、アクティブマトリクス基板10の断面構造を示す図であり、それぞれ図5中の6A-6A ́線および6B-6B ́線に沿った断面図である。図7aおよびbは、アクティブマトリクス基板10の断面構造を示す図であり、それぞれ図5中の7A-7A ́線および7B-7B ́線に沿った断面図である。図5に示されている領域表示領域外の領域では、信号線13は、表示領域内とは異なる層構造を有している。表示領域内で走査線12を構成する導電層ゲート絶縁膜16の下に設けられる配線層をゲートメタル層と呼び、表示領域内で信号線13を構成する導電層ゲート絶縁膜16の上に設けられる配線層をソースメタル層と呼ぶとき、図5に示すように、表示領域外において、信号線13は、ゲートメタル層から構成される下層配線13Gと、ソースメタル層から構成される上層配線13Sとを含んでいる。下層配線13Gと上層配線13Sとは、交差領域IRよりも上流側と下流側のそれぞれにおいて、ゲート絶縁膜16に形成されたコンタクトホールCHで接続されている。第1のタイプの信号線13aである1番目~4番目の信号線13では、図5に示すように、上層配線13Sは上流側と下流側とで連続しておらず、上流側の上層配線13Sと下流側の上層配線13Sとが下層配線13Gを介して電気的に接続されている。また、第2のタイプの信号線13bである5番目~8番目の信号線13のうち、5番目および7番目の信号線13では、図5および図6aに示すように、上層配線13Sは上流側と下流側とで連続している。これに対し、6番目および8番目の信号線13では、図5および図6bに示すように、上層配線13Sは上流側と下流側とで連続しておらず、上流側の上層配線13Sと下流側の上層配線13Sとが下層配線13Gを介して電気的に接続されている。図5と、図6aおよびbとに示されているように、7番目の信号線13の上層配線13Sと、8番目の信号線13の下層配線13Gとが交差領域IRにおいてゲート絶縁膜16を介して交差している。同様に、5番目の信号線13の上層配線13Sと、6番目の信号線13の下層配線13Gとがゲート絶縁膜16を介して交差している。本実施形態におけるアクティブマトリクス基板10は、図5に示すように、第2のタイプの信号線13bが隣接する信号線13に交差している交差領域IRの近傍に、修正用配線40を有する。修正用配線40は、いずれの信号線13とも電気的に分離され、浮動電位にある。修正用配線40は、アクティブマトリクス基板10が有する第2のタイプの信号線13bのそれぞれに対応して設けられている。つまり、第2のタイプの信号線13b1本につき、1本の修正用配線40が設けられている。修正用配線40は、基板面法線方向から見たときに、対応する信号線13第2のタイプの信号線13bに部分的に重なるように設けられている。5番目および7番目の信号線13用の修正用配線40は、ソースメタル層から構成されている。つまり、これらの修正用配線40は、信号線13の表示領域内に位置する部分と同一の導電膜から形成されている。7番目の信号線13用の修正用配線40は、図7aに示すように、その一端部40aが上流側の下層配線13Gにゲート絶縁膜16を介して重なり、その他端部40bが下流側の下層配線13Gにゲート絶縁膜16を介して重なるように設けられている。同様に、5番目の信号線13用の修正用配線40も、その一端部40aが上流側の下層配線13Gにゲート絶縁膜16を介して重なり、その他端部40bが下流側の下層配線13Gにゲート絶縁膜16を介して重なるように設けられている。6番目および8番目の信号線13用の修正用配線40は、ゲートメタル層から構成されている。つまり、これらの修正用配線40は、走査線12の表示領域内に位置する部分と同一の導電膜から形成されている。8番目の信号線13用の修正用配線40は、図7bに示すように、その一端部40aが上流側の上層配線13Sにゲート絶縁膜16を介して重なり、その他端部40bが下流側の上層配線13Sにゲート絶縁膜16を介して重なるように設けられている。同様に、6番目の信号線13用の修正用配線40も、その一端部40aが上流側の上層配線13Sにゲート絶縁膜16を介して重なり、その他端部40bが下流側の上層配線13Sにゲート絶縁膜16を介して重なるように設けられている。本実施形態における液晶表示装置100では、上述したような修正用配線40が設けられているので、交差領域IRにおいて信号線13同士が短絡し、そのことによって表示欠陥が発生した場合でも、修正用配線40を用いて表示欠陥を修正することができる。以下、修正用配線40を用いた表示欠陥修正方法を具体的に説明する。まず、複数の信号線13のうちから、隣接する信号線13と交差領域IRで短絡している第2のタイプの信号線13bを特定する。例えば、液晶表示装置100を表示動作させ、表示欠陥を呈する画素列を目視で例えばルーペを用いて特定する。これにより、表示欠陥を呈する画素行に表示信号を供給するための信号線13が、短絡している第2のタイプの信号線13bであると特定される。次に、特定された第2のタイプの信号線13bに供給される表示信号が交差領域IRを迂回するように、修正用配線40を用いて迂回経路を形成する。ここで、図8を参照しながらこの工程をより具体的に説明する。図8には、7番目の信号線13と8番目の信号線13いずれも第2のタイプの信号線13bであるとの交差領域IRに短絡SHが発生している場合を示している。まず、特定された第2のタイプの信号線13bを、交差領域IRよりも上流側と下流側とで切断する。ここでは、7番目の信号線13については、その上層配線13Sを、交差領域IRを挟む2つの箇所で切断する切断箇所Cu1、Cu2。これにより、7番目の信号線13は、短絡が発生している部分から電気的に分離される。また、8番目の信号線13については、その下層配線13Gを、交差領域IRを挟む2つの箇所で切断する切断箇所Cu3、Cu4。これにより、8番目の信号線13は、短絡が発生している部分から電気的に分離される。次に、特定された第2のタイプの信号線13bの一部と修正用配線40の一端部40aとを接続し、特定された第2のタイプの信号線13bの他の一部と修正用配線40の他端部40bとを接続する。ここでは、7番目の信号線13用の修正用配線40については、その一端部40aを上流側の下層配線13Gに接続し接続箇所Co1、その他端部40bを下流側の下層配線13Gに接続する接続箇所Co2。これにより、7番目の信号線13は、修正用配線40で橋絡される。また、8番目の信号線13用の修正用配線40については、その一端部40aを上流側の上層配線13Sに接続し接続箇所Co3、その他端部40bを下流側の上層配線13Sに接続する接続箇所Co4。これにより、8番目の信号線13は、修正用配線40で橋絡される。信号線13の切断や、信号線13と修正用配線40との接続は、例えば、レーザ光の照射により行うことができる。なお、上記の説明では、信号線13の切断後に信号線13と修正用配線40との接続を行う例を説明したが、切断工程と接続工程とを行う順序はこれに限定されるものではない。接続工程の後に、切断工程を行ってもよい。上述したような切断工程および接続工程を行うことにより、修正用配線40が、交差領域IRを迂回して表示信号を伝達する迂回経路として機能する。そのため、短絡が発生していた信号線13に対応する画素列に、本来のように階調電圧の供給を行うことができるようになる。このように、本実施形態における液晶表示装置100では、交差領域IRにおいて信号線13同士の短絡が発生しても、それによる表示欠陥を修正することができる。そのため、歩留まりの低下を抑制することができる。続いて、液晶表示装置100のより好ましい構成を説明する。液晶表示装置100のアクティブマトリクス基板10は、図9に示すように、修正用配線40を指し示すマーカー42を有することが好ましい。このようなマーカー42が設けられていることにより、表示欠陥の修正を行う際に、修正用配線40の視認が容易となるので、手番リードタイムの削減を図ることができる。図9に示す例では、マーカー42は、ソースメタル層から構成されている。つまり、マーカー42は、信号線13の表示領域内に位置する部分と同一の導電膜から形成されている。また、マーカー42は、ゲートメタル層から構成されていてもよい。つまり、マーカー42は、走査線12の表示領域内に位置する部分と同一の導電膜から形成されていてもよい。なお、マーカー42は、必ずしもゲートメタル層やソースメタル層から構成されていなくてもよいが、余分なプロセスを付加することなくマーカー42を設けるために、既存の構成要素と同一の膜から形成されていることが好ましい。例えば、マーカー42は、TFT14の半導体層と同一の膜半導体膜から形成されていてもよい。また、図9に示す例では、マーカー42は、ホームベース状の五角形を縁取るような形状に形成されているが、マーカー42の形状は、これに限定されるものではない。マーカー42は、修正用配線40を指し示すことができる形状であればどのような形状であってもよく、例えば、矢印状や三角形状に形成されていてもよい。また、アクティブマトリクス基板10は、図10に示すように、表示領域内での信号線13の断線に起因する表示欠陥を修正するための予備配線44を有することも好ましい。予備配線44は、ゲートメタル層から構成されており、図10に示されている領域では、行方向に延びている。図10に示す例では、2本の予備配線44が設けられている。それぞれの予備配線44は、複数の信号線13にゲート絶縁膜16を介して交差している。図11に、液晶表示パネル1全体における予備配線44の引廻しパターンを示す。予備配線44は、図11に示すように、表示領域外つまり額縁領域内でコの字状に引廻されている。例えば、図11中の4番目の信号線13に、表示領域内のある箇所Brで断線が発生した場合、断線箇所Brよりも下流側の画素には、表示信号が供給されなくなる。この場合、断線の発生した信号線13と予備配線44とを額縁領域の上側と下側の2つの箇所接続箇所Co5、Co6で接続することにより、信号線13の、断線箇所Brよりも下流側の部分に予備配線44を介して表示信号が供給されるようになる。なお、図10および図11に示されているように、予備配線44は、交差領域IRよりも下流側に位置するので、交差領域IRにおいて短絡が発生した場合に、予備配線44を用いて表示欠陥の修正を行うことはできない。また、仮に予備配線44の一部額縁領域の上側に位置する部分を交差領域IRよりも上流側に設けても、予備配線44の総本数を超える数の短絡が発生した場合には、表示欠陥を呈するすべての画素列について修正を行うことはできない。これに対し、本実施形態の液晶表示装置100のように、交差領域IRの近傍に修正用配線40が設けられていることにより、交差領域IRにおける短絡が多数発生しても、それによる表示欠陥をすべて修正することができる。上記の説明では、1個のカラー表示画素CPが4個の画素によって構成される場合を例示したが、本発明はこれに限定されるものではない。本発明は、nnは4以上の偶数個の画素がカラー表示画素CPを構成する液晶表示装置に広く用いられる。例えば、図12に示す液晶表示装置100Aのように、各カラー表示画素CPが、6個の画素によって構成されてもよい。図12に示す液晶表示装置100Aでは、各カラー表示画素CPは、赤画素R、緑画素G、青画素Bおよび黄画素Yに加え、シアンを表示するシアン画素Cおよびマゼンタを表示するマゼンタ画素Mを含んでいる。また、各カラー表示画素CPを構成する画素の種類組み合わせも、上述した例に限定されるものではない。例えば、各カラー表示画素CPが4個の画素を含む場合、赤画素R、緑画素G、青画素Bおよびシアン画素Cによって各カラー表示画素CPが構成されてもよいし、赤画素R、緑画素G、青画素Bおよびマゼンタ画素Mによって各カラー表示画素CPが構成されてもよい。また、図13に示す液晶表示装置100Bのように、各カラー表示画素CPが赤画素R、緑画素G、青画素Bおよび白画素Wによって構成されてもよい。液晶表示装置100Bでは、対向基板20のカラーフィルタ層の白画素Wに対応する領域には、無色透明なつまり白色の光を透過するカラーフィルタが設けられる。図13に示す液晶表示装置100Bでは、追加された原色が白であるため、色再現範囲を広くするという効果は得られないが、1つのカラー表示画素CP全体の表示輝度を向上させることができる。さらに、各カラー表示画素CPにおける画素の配置順序も、図4、図12および図13などに示した例に限定されるものではない。例えば各カラー表示画素CPが赤画素R、緑画素G、青画素Bおよび黄画素Yによって構成される場合、図4に示す例では、各カラー表示画素CP内で4個の画素は左側から右側に向かって黄画素Y、赤画素R、緑画素G、青画素Bの順に配置されているが、他のいかなる配置を採用してもよい。例えば、各カラー表示画素CP内で4個の画素が左側から右側に向かって赤画素R、緑画素G、青画素B、黄画素Yの順に配置されてもよい。なお、図4、図12および図13に例示した構成では、カラー表示画素CP内でn個の画素が1行n列に配置されており、カラーフィルタの配列がいわゆるストライプ配列であるが、本発明はこれに限定されない。カラー表示画素CP内で、n個の画素はp行q列pは1以上の整数、qはn以下の偶数に配列されていればよい。つまり、複数の画素は、行方向に沿ってカラー表示画素CPを構成するn個の画素のうちの偶数個q個の画素が同じ順で繰り返し並ぶように配列されていればよい。例えば、各カラー表示画素CPが4個の画素によって構成される場合、これら4個の画素はカラー表示画素CP内で2行2列に配置されてもよい。また、各カラー表示画素CPが6個の画素によって構成される場合、これら6個の画素はカラー表示画素CP内で3行2列に配置されてもよい。また、上記の説明では、カラー表示画素CPを構成するn個の画素が、互いに異なる色を表示する場合を例示したが、本発明はこれに限定されるものではない。カラー表示画素CPを構成するn個の画素は、同じ色を表示する複数の画素例えば赤を表示する赤画素Rを2つ含んでもよい。