"導体ベースプレートと、前記導体ベースプレート上に配置され、半導体チップを内蔵するキャビティと、前記導体ベースプレート上に配置され、前記キャビティを取り囲む第1基板と、前記第1基板上のパッケージ入力端に配置された入力側容量性電極パターンと、前記第1基板上のパッケージ出力端に配置された出力側容量性電極パターンと、前記パッケージ入力端と前記キャビティとの間に配置された第1GSGプローブパターンと、前記パッケージ出力端と前記キャビティとの間に配置された第2GSGプローブパターンと、前記第1基板上に配置され、前記入力側容量性電極パターンと前記第1GSGプローブパターンとを接続する入力側伝送線路と、前記第1基板上に配置され、前記出力側容量性電極パターンと前記第2GSGプローブパターンとを接続する出力側伝送線路とを備えることを特徴とする高周波パッケージ。前記入力側伝送線路は、前記第1基板の厚さと同程度の幅を有する第1スリットを、前記第1GSGプローブパターンに備え、前記出力側伝送線路は、前記第1基板の厚さと同程度の幅を有する第2スリットを、前記第2GSGプローブパターンに備えることを特徴とする請求項1に記載の高周波パッケージ。前記第1GSGプローブパターンは、前記パッケージ入力端から、前記入力側容量性電極パターンと前記入力側伝送線路のインピーダンスがオープンと見える長さをもつ伝送線路で接続され、前記第2GSGプローブパターンは、前記パッケージ出力端から、前記出力側容量性電極パターンと前記出力側伝送線路のインピーダンスがオープンと見える長さをもつ伝送線路で接続されたことを特徴とする請求項1に記載の高周波パッケージ。パッケージ端子と実装ボード間の接続において発生するインダクタンス成分を補償するために、インダクタンスの両側パッケージ側と実装ボード側に容量性のパターンを形成するとパッケージ端にGSGパターンが形成できない。本実施の形態が解決しようとする課題は、容量性パターンをパッケージ端に配置可能でかつGSGプローブパターンを配置可能な高周波パッケージおよび高周波パッケージ用端子を提供することにある。パッケージ端に容量性パターンを配し、その容量性パターンよりもパッケージの内側にGSGプローブパターンを高周波的に隔離して配する。次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。第1の実施の形態高周波パッケージ第1の実施の形態に係る高周波パッケージ1は、図1、図2aおよび図2bに示すように、導体ベースプレート200と、導体ベースプレート200上に配置され、半導体装置29図3参照を内蔵するキャビティ12と、導体ベースプレート200上に配置され、キャビティ12を取り囲む第1基板100と、第1基板100上、パッケージ端に配置された入力側容量性電極パターンC1出力側容量性電極パターンC2と、第1基板100上、入力側容量性電極パターンC1出力側容量性電極パターンC2に離隔して配置されたGSGプローブパターンGSG1GSG2と、第1基板100上に配置され、入力側容量性電極パターンC1出力側容量性電極パターンC2とGSGプローブパターンGSG1GSG2とを接続する入力側伝送線路24a1出力側伝送線路24b1と、キャビティ端とGSGプローブパターンGSG1GSG2とを接続する入力側伝送線路24a2出力側伝送線路24b2とを備える。ここで、GSGプローブパターンはコプレーナ線路構造、入力側伝送線路24a124a2出力側伝送線路24b124b2はマイクロストリップ線路構造となるので、両者の間で不要な反射が生じないようにGSGプローブパターンGSG1の信号伝送線路16a116a2、およびGSGプローブパターンGSG2の信号伝送線路16b116b2はテーパ形状を有する。また、入力側伝送線路24a124a2および出力側伝送線路24b124b2は、第1基板100の厚さと同程度の幅を有するスリットΔSを、GSGプローブパターンGSG1GSG2に備えている。第1の実施の形態に係る高周波パッケージ1において、GSGプローブでの測定時の様子を説明する、図1のI-I線に沿う模式的断面構造は、図2aに示すように表され、GSGプローブでの測定後、パッケージ入力伝送線路21a入力側伝送線路24a1間、パッケージ出力伝送線路21b出力側伝送線路24b1間、信号伝送線路16a116a2間および16b116b2間を接続用金属電極ST1ST2ST3ST4によってそれぞれ接続した様子を説明する、図1のI-I線に沿う模式的断面構造は、図2bに示すように表される。第1の実施の形態に係る高周波パッケージ1において、導体ベースプレート200は、図2aおよび図2bに示すように、放熱用システムボード300上に配置されている。また、放熱用システムボード300上には、図2aおよび図2bに示すように、高周波パッケージ1の入力側において、誘電体基板180が配置され、誘電体基板180上の端部には、容量性電極パターンC0および容量性電極パターンC0のキャパシタ電極23aに接続されたパッケージ入力伝送線路21aが配置されている。同様に、放熱用システムボード300上には、図2aおよび図2bに示すように、高周波パッケージ1の出力側において、誘電体基板160が配置され、誘電体基板160上の端部には、容量性電極パターンC3および容量性電極パターンC3のキャパシタ電極23bに接続されたパッケージ出力伝送線路21bが配置されている。ここで、第1基板100も誘電体基板で構成可能である。この場合、誘電体基板160180は、第1基板100と同様の誘電体基板、例えばプリント基板PCB:PrintedCircuitBoardなどで形成可能である。また、接続用金属電極ST1ST2ST3ST4は、例えば、金属ワイヤ若しくは金属リボンによって形成可能である。また、第1の実施の形態に係る高周波パッケージ1のキャビティ12部分の入力側伝送線路24a124a2および出力側伝送線路24b124b2に沿うI-I線方向で切断した模式的断面構造は、図3に示すように表される。キャビティ12内の導体ベースプレート200上には、図3に示すように、入力整合回路基板17と、半導体装置29と、出力整合回路基板19とが配置されている。また、キャビティ12は、キャップ30で中空封止されている。第1の実施形態によれば、実装ボードと接続時には容量性パターンをパッケージ端に配置可能で、かつ単体測定時にはGSGプローブパターンを配置可能な高周波パッケージおよび高周波パッケージ用端子を提供ことができる。第2の実施の形態第2の実施の形態に係る高周波パッケージ1は、図4、図5aおよび図5bに示すように、導体ベースプレート200と、導体ベースプレート200上に配置され、半導体装置29図3参照を内蔵するキャビティ12と、導体ベースプレート200上に配置され、キャビティ12を取り囲む第1基板100と、第1基板100上のパッケージ入力端に配置された入力側容量性電極パターンC1と、パッケージ入力端とキャビティ12との間に配置された第1GSGプローブパターンGSG1と、第1基板100上に配置され、入力側容量性電極パターンC1出力側容量性電極パターンC2とGSGプローブパターンGSG1GSG2とを接続する入力側伝送線路24a1出力側伝送線路24b1と、キャビティ端とGSGプローブパターンGSG1GSG2とを接続する入力側伝送線路24a2出力側伝送線路24b2とを備える。ここで、GSGプローブパターンはコプレーナ線路構造、入力側伝送線路24a124a2出力側伝送線路24b124b2はマイクロストリップ線路構造となるので、両者の間で不要な反射が生じないようにGSGプローブパターンGSG1の信号伝送線路16a116a2、およびGSGプローブパターンGSG2の信号伝送線路16b116b2はテーパ形状を有する。第2の実施の形態においては、第1の実施の形態とは異なり、スリットΔSを、GSGプローブパターンGSG1GSG2に備えていない。第2の実施の形態に係る高周波パッケージ1において、入力側伝送線路24a1は、図4に示すように、第1GSGプローブパターンからみた入力側容量性電極パターンC1と入力側伝送線路24a1のインピーダンスがオープンと見えるように、その長さL1を有する。また第2の実施の形態に係る高周波パッケージ1において、出力側伝送線路24b1は、図4に示すように、第2GSGプローブパターンからみた出力側容量性電極パターンC2と出力側伝送線路24b1のインピーダンスがオープンと見えるように、その長さL2を有する。また、第2の実施の形態に係る高周波パッケージ1において、GSGプローブでの測定時の様子を説明する、図4のII-II線に沿う模式的断面構造は、図5aに示すように表され、GSGプローブでの測定後、パッケージ入力伝送線路21a入力側伝送線路24a1間、パッケージ出力伝送線路21b出力側伝送線路24b1間を接続用金属電極ST1ST4によってそれぞれ接続した様子を説明する、図4のII-II線に沿う模式的断面構造は、図5bに示すように表される。第2の実施の形態に係る高周波パッケージ1において、導体ベースプレート200は、図5aおよび図5bに示すように、放熱用システムボード300上に配置されている。また、放熱用システムボード300上には、図5aおよび図5bに示すように、高周波パッケージ1の入力側において、誘電体基板180が配置され、誘電体基板180上の端部には、容量性電極パターンC0および容量性電極パターンC0のキャパシタ電極23aに接続されたパッケージ入力伝送線路21aが配置されている。同様に、放熱用システムボード300上には、図5aおよび図5bに示すように、高周波パッケージ1の出力側において、誘電体基板160が配置され、誘電体基板160上の端部には、容量性電極パターンC3および容量性電極パターンC3のキャパシタ電極23bに接続されたパッケージ出力伝送線路21bが配置されている。ここで、第1基板100も誘電体基板で構成可能である。この場合、誘電体基板160180は、第1基板100と同様の誘電体基板、例えばプリント基板などで形成可能である。また、接続用金属電極ST1ST4は、例えば、金属ワイヤ若しくは金属リボンによって形成可能である。尚、第2の実施の形態に係る高周波パッケージのキャビティ12部分の模式的断面構造は、図3と同様に表される。第2の実施形態によれば、容量性パターンをパッケージ端に配置可能でかつGSGプローブパターンを配置可能な高周波パッケージおよび高周波パッケージ用端子を提供ことができる。比較例比較例1に係る高周波パッケージ1aにおいて、高周波パッケージ1aの入出力端に配置された入力側容量性電極パターンC1出力側容量性電極パターンC2と、誘電体基板180上の容量性電極パターンC0の模式的平面パターン構成例は、図6に示すように表される。また、比較例2に係る高周波パッケージ1bにおいて、高周波パッケージ1bの入出力端に配置されたGSGプローブパターンGSG1GSG2と、誘電体基板180上の容量性電極パターンC0の模式的平面パターン構成例は、図7に示すように表される。また、比較例2に係る高周波パッケージにおいて、GSGプローブでの測定後、パッケージ入力伝送線路21a入力側伝送線路24a間、パッケージ出力伝送線路21b出力側伝送線路24b間を接続用金属電極ST1ST4によってそれぞれ接続した様子を説明する模式的平面パターン構成は、図8aに示すように表され、図8aのIII-III線に沿う模式的断面構造は、図8bに示すように表される。図7および図8に示すように、比較例2に係る高周波パッケージにおいて、パッケージ単体での評価のために、パッケージ端にGSGプローブパターンGSG1GSG2を形成すると、パッケージ側に容量性のパターンを形成することができない。パッケージ端から離隔した位置に容量性パターンを配置形成したとしても、パッケージ端から離れた分、インダクタンスが介在するので、効果が得られる帯域特性が狭くなるため、容量性パターンはパッケージ端に形成されることが好ましい。一方、図6に示すように、比較例1に係る高周波パッケージにおいては、容量性パターンをパッケージ端に配置することができるが、GSGプローブパターンをパッケージ端に形成することができない。第1~第2の実施の形態においては、GSGプローブパターンをパッケージ端ではなく、キャビティ端とパッケージ端の間に形成することによって、容量性パターンをパッケージ端に配置することができる。パッケージ端のインピーダンスはオープンである。パッケージ端にGSGプローブパターンが存在すれば、GSGプローブパターンからみえるインピーダンスは素子がある内側のインピーダンスのみとであり、そのまま素子のインピーダンスをGSGプローブで測定可能である。しかし、第1~第2の実施の形態においては、GSGプローブパターンとパッケージ端の間に容量性パターンと伝送線路マイクロストリップラインが介在するので、GSGプローブで測定されるインピーダンスは、内側にある素子と、外側にある容量性パターンに繋がった伝送線路マイクロストリップラインとの並列回路のインピーダンスとなる。このとき、伝送線路マイクロストリップラインの長さを最適化することで特定の周波数例えば、素子のインピーダンスを測定したい周波数では、GSGパターンからみた外側のインピーダンス、つまりは容量性パターンに繋がった伝送線路マイクロストリップラインのインピーダンスをオープンに見せることができる。また、第1の実施の形態においては、伝送線路マイクロストリップラインに基板厚程度のスリットΔSを入れることで、GSGプローブパターンからみた外側のインピーダンス、つまりは容量性パターンに繋がった伝送線路マイクロストリップラインのインピーダンスをオープンに見せることができ、そのまま素子のインピーダンスをGSGプローブで測定することができる。GSGプローブ第1~第2の実施の形態に係る高周波パッケージに適用されるGSGプローブとGSGプローブ用パターン構造例の模式的配置構成は、図9aに示すように表され、図9aのIV-IV線に沿う模式的断面構造は、図9bに示すように表される。GSGプローブ40の先端部は、図9aに示すように、信号端子SP0と、信号端子SP0の両側に近接して配置された一対の接地端子G0G0とを備える。ここで、信号端子SP0と一対の接地端子G0G0間の距離X1X2は、例えば、約150μmである。第1~第2の実施の形態に係る高周波パッケージに適用されるGSGプローブ用パターン構造例は、図9aおよび図9bに示すように、第1基板100と、第1基板100の第1表面上に配置された信号伝送線路SLと、第1基板100の第1表面上に信号伝送線路SLに隣接して配置された一対の接地端子電極S0S0と、接地端子電極S0の下部に配置されたVIAホールSC0と、VIAホールSC0の内壁に形成され、接地端子電極S0に接続された下地電極132と、下地電極132上に形成された埋め込み電極130と、下地電極132および埋め込み電極130に接続され、第1基板100の裏面に配置された接地電極125とを備える。接地電極125は、導体ベースプレート200に接続される。信号伝送線路SLにはGSGプローブ40の信号端子SP0が接続可能であり、一対の接地端子電極S0S0には、GSGプローブ40の一対の接地端子G0G0が接続可能である。接地端子電極S0と信号伝送線路SL間の距離は、GSGプローブ40の一対の接地端子G0G0と信号端子SP0間の距離X1,X2よりも小さい。第1~第2の実施の形態に係る高周波パッケージに適用されるGSGプローブ40は、特性インピーダンスが50Ωであるため、高周波回路上で、特性インピーダンスが50Ωに近い、或いは、25Ω~100Ω程度の特性インピーダンスを有する伝送線路上のポイントに配置することが好ましい。GSGプローブ40の信号端子SP0と一対の接地端子G0G0間の距離X1X2は、例えば、150μmピッチであるため、例えば、コンタクトするGSGプローブ用パターンの幅は100μm程度であることが好ましい。また、第1~第2の実施の形態に係る高周波パッケージにおいて、GSGプローブ用パターン構造は、GSGプローブ40を適用して測定するため、信号伝送線路SLに隣接して、信号伝送線路SLの両サイドに一対の接地端子電極S0S0のパターンを有するコプレーナ構造を備える。また、信号伝送線路SLの幅は、X3で表される。ここで、信号伝送線路SLの幅X3は、例えば、約100μmである。GSGプローブ40の信号端子SP0を接触する信号伝送線路SLの先端部は、図9に示すように、先に行くほど細くなるテーパ形状を備えている。これは、信号伝送線路SLの先端部に近接して一対の接地端子電極S0S0を配置することによって生ずる信号伝送線路SLの先端部の特性インピーダンスの低下を補償するためである。GSGプローブ40を用いて、信号伝送線路SLと接地端子電極S0間のSパラメータを測定することができる。接地端子電極S0は、その下部に形成されたVIAホールSC0を介して、接地電極125に接続されて、接地電位になされている。GSGプローブ用パターン構成例第1~第2の実施の形態に係る高周波パッケージ1に適用されるGSGプローブ用パターン構造の拡大図は、図10に示すように表され、別のGSGプローブ用パターン構造の拡大図は、図11に示すように表される。図10に示されたGSGプローブパターンは、信号伝送線路SL1SL2と、信号伝送線路SL1の先端部に隣接して形成された円形状の接地端子電極S01S02と、信号伝送線路SL2の先端部に隣接して形成された円形状の接地端子電極S03S04とを備える。信号伝送線路SL1SL2間には、第1の基板100の厚さと同程度の幅を有するスリットΔSが形成されている。一方、図11に示されたGSGプローブパターンは、図1に示されたGSGプローブパターンGSG1GSG2と同様に、信号伝送線路SL1SL2と、信号伝送線路SL1SL2の先端部に隣接して、共通に形成された楕円形状の接地端子電極S01S02とを備える。同様に、信号伝送線路SL1SL2間には、第1の基板100の厚さと同程度の幅を有するスリットΔSが形成されている。図10においても信号伝送線路SL1SL2の先端部は、図9aと同様に、先に行くほど細くなるテーパ形状を備え、信号伝送線路SL1SL2の先端部に近接して一対の接地端子電極S01S02およびS03S04を配置することによって生ずる信号伝送線路SL1SL2の先端部の特性インピーダンスの低下を補償している。同様に、図11においても信号伝送線路SL1SL2の先端部は、図9aと同様に、先に行くほど細くなるテーパ形状を備え、信号伝送線路SL1SL2の先端部に近接して一対の接地端子電極S01S02を配置することによって生ずる信号伝送線路SL1SL2の先端部の特性インピーダンスの低下を補償している。半導体素子構造第1~第2の実施の形態に係る高周波パッケージ1に搭載される半導体装置140の模式的平面パターン構成の拡大図は、図12aに示すように表され、図12aのJ部分の拡大図は、図12bに示すように表される。また、第1~第2の実施の形態に係る高周波パッケージ1に搭載される半導体装置140の構成例であって、図12bのV-V線に沿う模式的断面構成例は、それぞれ図13に示すように表される。第1~第2の実施の形態に係る高周波パッケージ1に搭載される半導体装置140において、複数のFETセルFET1~FET10は、図12~図13に示すように、半絶縁性基板110と、半絶縁性基板110の第1表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、半絶縁性基板110の第1表面に配置され、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極G1,G2,...,G10、複数のソース端子電極S11,S12,S21,S22,...,S101,S102およびドレイン端子電極D1,D2,...,D10と、ソース端子電極S11,S12,S21,S22,...,S101,S102の下部に配置されたVIAホールSC11,SC12,SC21,SC22,...,SC101,SC102と、半絶縁性基板110の第1表面と反対側の第2表面に配置され、ソース端子電極S11,S12,S21,S22,...,S101,S102に対してVIAホールSC11,SC12,SC21,SC22,...,SC101,SC102を介して接続された接地電極図示省略とを備える。ゲート端子電極G1,G2,...,G10には、ボンディングワイヤが接続され、ドレイン端子電極D1,D2,...,D10には、ボンディングワイヤが接続され、ソース端子電極S11,S12,S21,S22,...,S101,S102の下部には、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102が形成され、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102の内壁に形成されたバリア金属層図示省略およびバリア金属層上に形成され、VIAホールを充填する充填金属層図示省略を介してソース端子電極S11,S12,S21,S22,...,S101,S102は、接地電極図示省略に接続されている。半絶縁性基板110は、GaAs基板、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。構造例第1~第2の実施の形態に係る高周波パッケージ1に搭載される半導体装置140のFETセルの構成例は、図13に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120、ゲートフィンガー電極G124およびドレインフィンガー電極D122とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2次元電子ガス2DEG:TwoDimensionalElectronGas層116が形成されている。図13に示す構成例1では、高電子移動度トランジスタHEMT:HighElectronMobilityTransistorが示されている。なお、半導体装置140において、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122の長手方向のパターン長は、動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約25μm~50μmである。以上説明した実施形態によれば、容量性パターンをパッケージ端に配置可能でかつGSGプローブパターンを配置可能な高周波パッケージおよび高周波パッケージ用端子を提供ことができる。その他の実施の形態実施の形態に係る高周波パッケージを説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。なお、実施の形態に係る高周波パッケージに搭載される半導体装置としては、FET、HEMTに限らず、LDMOSLaterallyDiffusedMetalOxideSemiconductorFieldEffectTransistorやヘテロ接合バイポーラトランジスタHBT:HeterojunctionBipolarTransistorなどの増幅素子も適用できることは言うまでもない。このように、ここでは記載していない様々な実施の形態などを含む。"