"第1の半導体基板の表面の第1の辺に沿って、第1のIOセルと、少なくとも1種類の第2のIOセルとを、それぞれ複数、互いに異なる種類のIOセルが隣り合うように配置した第1のIO領域を有する第1の半導体集積回路を備えた半導体装置であって、前記第1のIO領域に配置された第1のIOセルのそれぞれは、前記第1の辺から所定の距離の位置に配置されたボンディングパッドを有し、前記第1のIO領域に配置された第2のIOセルのそれぞれは、前記第1のIOセルのボンディングパッドより前記第1の辺から遠い位置に、該第1のIOセルのボンディングパッドから該第1の辺に垂直な方向に離れて配置されたボンディングパッドを有し、かつ、前記第1のIOセルの少なくとも1つは、前記第1の辺から所定の距離の位置に配置された第1のボンディングパッドに加えて、隣り合って配置された第2のIOセルのボンディングパッドより前記第1の辺から遠い位置に、該隣り合って配置された第2のIOセルのボンディングパッドから該第1の辺に垂直な方向に離れて配置され、該第1のボンディングパッドに配線で接続された第2のボンディングパッドを有する第3のIOセルに置きかえられていることを特徴とする半導体装置。前記第1の半導体集積回路に加えて、第2の半導体基板の表面に第4のIOセルを、複数、配置した第2のIO領域を有し、該第1の半導体集積回路の半導体基板の表面上に前記第1のIO領域を露出するように積層した第2の半導体集積回路を備え、前記第4のIOセルが、前記第3のIOセルの第2のボンディングパッドと電源用ボンディングワイヤによって接続された電源用ボンディングパッドを有する電源用IOセルを含み、前記第2の半導体集積回路が、前記第3のIOセルの第1のボンディングパッド、配線、および第2のボンディングパッドと、前記電源用ボンディングワイヤと、前記電源用ボンディングパッドとを介して供給された電源によって動作することを特徴とする請求項1記載の半導体装置。前記第4のIOセルが、前記第3のIOセルに隣り合って配置された第2のIOセルのボンディングパッドと信号用ボンディングワイヤで接続された信号用ボンディングパッドを有する信号用IOセルを含み、該信号用ボンディングワイヤを介した前記第1の半導体集積回路と前記第2の半導体集積回路との間の信号の送信もしくは受信の少なくとも一方が行われることによって動作することを特徴とする請求項2記載の半導体装置。前記第1の半導体集積回路が、前記第3のIOセルの第1のボンディングパッドを介して供給された電源によって動作することを特徴とする請求項2または3記載の半導体装置。前記第1のIO領域に配置された第3のIOセルの第2のボンディングパッドと、該第3のIOセルと隣り合って配置された第2のIOセルのボンディングパッドとが、前記第1の辺に平行な方向に重なりを有して配置されていることを特徴とする請求項1ないし4のいずれかに記載の半導体装置。セルライブラリを備えたCADシステムを利用して半導体集積回路のレイアウトを設計する方法であって、長方形の配置領域の第1の短辺から第1の距離の位置に配置されたボンディングパッドを有する第1のIOセルと、前記第1のIOセルの配置領域と同一の寸法を有する配置領域の第1の短辺から前記第1の距離より大きな第2の距離の位置に、前記第1のIOセルと第1の短辺をそろえて配置したときに、該第1のIOセルのボンディングパッドと該第1の短辺に垂直な方向に離れて配置されたボンディングパッドを有する少なくとも1種類の第2のIOセルと、短辺の長さが前記第1および第2のIOセルの配置領域の短辺の長さと同一の長方形の配置領域の、第1の短辺から前記第1の距離の位置に配置された第1のボンディングパッドを有するとともに、該第1の短辺から前記少なくとも1種類の第2のIOセルのうちの前記第2の距離が最短の第2のIOセルにおける該第2の距離より大きな第3の距離の位置に、前記第2の距離が最短の第2のIOセルと第1の短辺をそろえて配置したときに、該第2のIOセルのボンディングパッドと該第1の短辺に垂直な方向に離れて配置された第2のボンディングパッドと、該第1のボンディングパッドと第2のボンディングパッドとを接続する配線とを有する第3のIOセルとを前記セルライブラリに登録し、それぞれ複数の前記第1および第2のIOセルと、少なくとも1つの前記第3のIOセルとを、それぞれの配置領域の第1の短辺が半導体集積回路のダイの1つの辺に平行な直線に接し、それぞれの配置領域の長辺が隣り合うIOセルの配置領域の長辺と接し、かつ、該ダイの1つの辺に平行な方向に互いに異なる種類のIOセルが隣り合うとともに、前記少なくとも1つの第3のIOセルには、前記第3の距離よりも短かい前記第2の距離にボンディングパッドを有する前記第2のIOセルが隣り合うように配置することにより、IO領域を形成することを特徴とする半導体集積回路の設計方法。本発明は、上記事情に鑑み、IO領域を有効に利用しつつパッケージの高さ寸法の増大を有効に抑えた接続が可能な半導体装置および半導体集積回路の設計方法を提供することを目的とする。上記目的を達成する本発明の半導体装置は、第1の半導体基板の表面の第1の辺に沿って、第1のIOセルと、少なくとも1種類の第2のIOセルとを、それぞれ複数、互いに異なる種類のIOセルが隣り合うように配置した第1のIO領域を有する第1の半導体集積回路を備えた半導体装置であって、第1のIO領域に配置された第1のIOセルのそれぞれは、上記第1の辺から所定の距離の位置に配置されたボンディングパッドを有し、第1のIO領域に配置された第2のIOセルのそれぞれは、第1のIOセルのボンディングパッドより上記第1の辺から遠い位置に、第1のIOセルのボンディングパッドからその第1の辺に垂直な方向に離れて配置されたボンディングパッドを有し、かつ、第1のIOセルの少なくとも1つは、上記第1の辺から所定の距離の位置に配置された第1のボンディングパッドに加えて、隣り合って配置された第2のIOセルのボンディングパッドより上記第1の辺から遠い位置に、隣り合って配置された第2のIOセルのボンディングパッドからその第1の辺に垂直な方向に離れて配置され、第1のボンディングパッドに配線で接続された第2のボンディングパッドを有する第3のIOセルに置きかえられていることを特徴とする。ここで、本発明におけるIOセルは、信号の入力や出力を担うセルのみでなく、電源の入力や仲介を担うセルも含む概念である。また、本発明の半導体装置は、上記第1の半導体集積回路に加えて、第2の半導体基板の表面に第4のIOセルを、複数、配置した第2のIO領域を有し、第1の半導体基板の表面上に第1のIO領域を露出するように積層した第2の半導体集積回路を備え、上記第4のIOセルが、第3のIOセルの第2のボンディングパッドと電源用ボンディングワイヤによって接続された電源用ボンディングパッドを有する電源用IOセルを含み、第2の半導体集積回路が、第3のIOセルの第1のボンディングパッド、配線、および第2のボンディングパッドと、電源用ボンディングワイヤと、上記電源用ボンディングパッドとを介して供給された電源によって動作するものであってもよい。この場合に、上記第4のIOセルが、第3のIOセルに隣り合って配置された第2のIOセルのボンディングパッドと信号用ボンディングワイヤで接続された信号用ボンディングパッドを有する信号用IOセルを含み、その信号用ボンディングワイヤを介した第1の半導体集積回路と第2の半導体集積回路との間の信号の送信もしくは受信の少なくとも一方が行われることによって動作するものであってもよい。さらに、上記の第2の半導体集積回路を備えた構成の場合に、第1の半導体集積回路が、第3のIOセルの第1のボンディングパッドを介して供給された電源によって動作することが好ましい。さらに、本発明の半導体装置において、第1のIO領域に配置された第3のIOセルの第2のボンディングパッドと、第3のIOセルと隣り合って配置された第2のIOセルのボンディングパッドとが、上記第1の辺に平行な方向に重なりを有して配置されていることが好ましい。また、本発明の半導体集積回路の設計方法は、セルライブラリを備えたCADシステムを利用して半導体集積回路のレイアウトを設計する方法であって、長方形の配置領域の第1の短辺から第1の距離の位置に配置されたボンディングパッドを有する第1のIOセルと、第1のIOセルの配置領域と同一の寸法を有する配置領域の第1の短辺から上記第1の距離より大きな第2の距離の位置に、第1のIOセルと第1の短辺をそろえて配置したときに、第1のIOセルのボンディングパッドとその第1の短辺に垂直な方向に離れて配置されたボンディングパッドを有する少なくとも1種類の第2のIOセルと、短辺の長さが第1および第2のIOセルの配置領域の短辺の長さと同一の長方形の配置領域の、第1の短辺から上記第1の距離の位置に配置された第1のボンディングパッドを有するとともに、その第1の短辺から上記少なくとも1種類の第2のIOセルのうちの上記第2の距離が最短の第2のIOセルにおける上記第2の距離より大きな第3の距離の位置に、第2の距離が最短の第2のIOセルと第1の短辺をそろえて配置したときに、第2のIOセルのボンディングパッドとその第1の短辺に垂直な方向に離れて配置された第2のボンディングパッドと、第1のボンディングパッドと第2のボンディングパッドとを接続する配線とを有する第3のIOセルとをセルライブラリに登録し、それぞれ複数の第1および第2のIOセルと、少なくとも1つの第3のIOセルとを、それぞれの配置領域の第1の短辺が半導体集積回路のダイの1つの辺に平行な直線に接し、それぞれの配置領域の長辺が隣り合うIOセルの配置領域の長辺と接し、かつ、そのダイの1つの辺に平行な方向に互いに異なる種類のIOセルが隣り合うとともに、少なくとも1つの第3のIOセルには上記第3の距離よりも短かい上記第2の距離にボンディングパッドを有する第2のIOセルが隣り合うように配置することにより、IO領域を形成することを特徴とする。本発明の半導体装置および半導体集積回路の設計方法によれば、IO領域を有効に利用しつつパッケージの高さ寸法の増大が有効に抑えられる。以下、先ず比較例について説明し、次いで本発明の実施形態を説明する。図1は、比較例としての半導体装置の模式図である。この半導体装置10は、ASICダイ20とメモリダイ30を有する。また、ここには、パッケージ側のフィンガ40が1本だけ示されている。ここに示されているフィンガ40は、メモリダイ30に電源を供給する電源供給用のフィンガである。ASICダイ20には、その1辺201に沿って第1のIOセル211と第2のIOセル212がそれぞれ複数、交互に配置されたIO領域21を有する。第1のIOセル211のそれぞれは、ASICダイ20の1辺201から所定の距離の位置に配置されたボンディングパッド221を有し、第2のIOセル212のそれぞれは、第1のIOセル211のボンディングパッドよりASICダイ20の1辺201から遠い位置に、ボンディングパッド222を有する。この第2のIOセル212のボンディングパッド222は、第1のIOセル211のボンディングパッド221から、ASICダイ20の1辺201に垂直な方向に離れて配置されている。これら第1のIOセル211のボンディングパッド221と第2のIOセル212のボンディングパッド222は、ASICダイ20の1辺201に平行な方向IOセルの配列方向には重なりを有して配列されている。ここで、この図1には、3つの第1のIOセル211とそれら3つの第1のIOセル211に対応した3つのボンディングパッド221が示されている。また第2のIOセル212に関しても、この図1には、3つの第2のIOセル212とそれら3つの第2のIOセルに対応した3つのボンディングパッド222が示されている。これらのボンディングパッド221,222のうち、3つの第1のIOセル211の3つのボンディングパッド221のうちの中央のボンディングパッド221aと、3つの第2のIOセル212の3つのボンディングパッド222のうちの中央のボンディングパッド222aは、メモリダイ30への電源供給用として用いられている。このため、それら2つのボンディングパッド221a,222aは、ブリッジ用のメタル223で互いに接続されている。この図1に示すASICダイ上のIOセル211,212のうち、ボンディングパット221aを有するIOセル211とボンディングパッド222aを有するIOセル212を除く各IOセル211,212は、信号の入力用、及び/又は、出力用のIOセルである。また、このIO領域21には、ASICダイ20の1辺201から見て第2のIOセル212のボンディングパッド222よりもさらに離れた位置に、ASICダイ20を一周する電源リング23が形成されている。メモリダイ30は、ASICダイ20上の、ASICダイ20のIO領域21よりも内側の位置に搭載されている。このメモリダイ30もその1辺301に沿った複数のIOセル311が配置されたIO領域31が形成されており、各IOセル311には、ボンディングパッド321が形成されている。ここに示す例では、メモリダイ30の各IO領域311に備えられたボンディングパッド321は、千鳥配置ではなく、1辺301に沿って一列に配置されている。ここで、この図1にはメモリダイ30のIOセル311として代表的に3つのIOセル311が示されているが、それら3つのIOセル311のうちの中央のIOセルは電源の供給を受けてメモリダイ30の内部に伝える電源用IOセル311aである。また、その電源用IOセル311aの両側のIOセル311は、信号の入力、及び/又は、出力を担うIOセルである。この図1に1つだけ示すパッケージ側のフィンガ40は、メモリダイ30への電源供給用として使われている。したがって、このフィンガ40とボンディングパッド221aとの間がボンディングワイヤ51で接続され、さらに、ブリッジ用のメタル223でこのボンディングパッド221aと接続されているボンディングパッド222aとメモリダイ30上の電源供給用のIOセル311aのボンディングパッド321がボンディングワイヤ52で接続されている。メモリダイ30上の、電源供給用のIOセル311aの両側のIOセル311のボンディングパッド321は、ボンディングワイヤ53でASICダイ20のボンディングパッド222と接続され、ASICダイ20上の半導体集積回路とメモリダイ30上の半導体集積回路との間での信号の入出力用として利用される。この図1に示す比較例の場合、メモリダイ30に電源を一本供給するためにASICダイ20の第1のIOセル211を1つと第2のIOセル212を1つ、合計2つのIOセルを使う必要がある。このため必要なIOセルの数が増大し、ダイサイズが大きくなるおそれがある。以上の比較例の説明を踏まえ、次に本発明の実施形態を説明する。図2は、本発明の一実施形態の半導体装置の構成図である。ここでは、図1に示す比較例の半導体装置の構成要素と共通する構成要素には、形状等の多少の相違があっても図1に付した符号と同一の符号を付して示し、相違点を中心に説明する。図2に示す半導体装置10’は、図1に示すASICダイ20に代わり、この図2に示すASICダイ20’を備えている。このASICダイ20’の、図1に示すASICダイ20との相違点は、図1に示すASICダイ20における第1のIOセル211のうちの1つが電源供給用の第3のIOセル213に変更されている点である。この第3のIOセル213は、ASICダイ20’の1辺201から第1のIOセル211のボンディングパッド221と同じ距離に配置された第1のボンディングパッド224aに加えて、隣り合って配置された第2のIOセル212のボンディングパッド222よりもASIC20’の1辺201から遠い位置に、隣り合って配置された第2のIOセル212のボンディングパッド222から1辺201に垂直な方向に離れて配置された第2のボンディングパッド224bを有する。すなわち、第3のIOセル213の第2のボンディングパッド224bと、隣り合って配置された第2のIOセル212のボンディングパッド222とは、千鳥状に配置される。第3のIOセル213の第1および第2のボンディングパッド224a,224bは、配線で互いに接続されている。図3は、第3のIOセルの模式断面図である。この第3のIOセル213の上面には、第1および第2のボンディングパッド224a,224bが配置されており、その内部には、2つの配線層M2,M3の配線が延びている。本実施形態では、第1および第2のボンディングパッド224a,224bは、配線層M3の配線261で互いに接続されている。また、本実施形態では、配線層M3の配線261は、配線層M2の配線251のうちの、ASICダイ20’に形成された半導体集積回路への電源供給ラインとして使われている配線251aにも、ビア271を介して接続されている。すなわち、本実施形態では、ASICダイ20’に形成された半導体集積回路も、メモリダイ30上の半導体集積回路も、同じフィンガ40からの電源で動作している。図2,図3に示す実施形態の半導体装置10’によれば、メモリダイ30に電源を供給するにあたりASICダイ20’上の1つのIOセル213を使えばよく、必要なIOセル数を減らし、ダイサイズの縮小化につなげることができる。また、前述のように、第3のIOセル213の第2のボンディングパッド224bと、隣り合って配置された第2のIOセル212のボンディングパッド222とが千鳥状に配置される。このため、ダイの1辺の単位長さ当たりのボンディングパッドの数を増やした場合にも、第3のIOセル213と隣り合って配置された第2のIOセル212のボンディングパッド222と、メモリダイ30上の電源供給用のIOセル311aの両側のIOセル311のボンディングパッド321とを接続する信号入出力用のボンディングワイヤ53が、電源供給用のボンディングワイヤ51と接触するおそれが高くなることは無い。次に、本発明の半導体集積回路の設計方法の実施形態を説明する。図4は、本発明の半導体集積回路の設計方法の一実施形態を実施するためのCADシステムの概要を示すブロック図である。このCADシステム60は、演算部61、記憶部62、操作部63、表示部64、および入出力部65を有する。操作部63は、オペレータからの操作を受け付けるキーボードやマウス等からなる。演算部61では、操作部63からのオペレータ操作に応じてCADプログラムが実行される。記憶部62には、演算部61で実行されるCADプログラムが記憶されている。またこの記憶部62には、電子データ上での、各種の電子回路や、複数の電子回路の組合せからなるセル等も記憶されている。表示部64は、演算部61の指示に応じた画像の表示を担っている。この表示部64には、例えば設計途中の回路や設計後の回路等が表示される。入出力部65は、例えばLAN経由の通信を担う通信回路や、CD/DVD等の可搬型記憶媒体をアクセスするディスクドライブ等からなり、プログラムや各種のデータの入力や、設計後の回路の出力等を担っている。CADシステム自体については従来より広く使われており、ここでの更なる説明は省略する。図5は、本発明の一実施形態としての、半導体集積回路の設計方法を示すフローチャートである。この設計方法は、オペレータによる操作を受けた、図4のCADシステム60により実行される。この図5に示すフローチャートは、セルライブラリに登録するステップS01と、IO領域形成のステップS02を有する。尚、実際の設計にあたっては、IO領域の設計にとどまらず、半導体集積回路全体にわたる設計を行なう必要があるが、本実施形態での関心はASICダイのIO領域の設計のみであるため、ここではそのIO領域の設計に限って説明する。セルライブラリに登録するステップS01では、第1のIOセル、第2のIOセル、および第3のIOセルが記憶部62内に構成されたセルライブラリに登録される。ここで、第1のIOセルは、図2に示す第1のIOセル211に対応する電子データである。すなわち、この第1のIOセルは、長方形の配置領域の第1の短辺から第1の距離の位置に配置されたボンディングパッド221を有するIOセルである。また、第2のIOセルは、図2に示す第2のIOセル212に対応する電子データである。この第2のIOセル212は、第1のIOセル211の配置領域と同一の寸法を有する配置領域の第1の短辺から上記第1の距離より大きな第2の距離の位置に、第1のIOセル211と第1の短辺をそろえて配置したときに、第1のIOセル211のボンディングパッド221と第1の短辺に垂直な方向に離れて配置されたボンディングパッド222を有するIOセルである。さらに、第3のIOセルは、図2に示す第3のIOセル213に対応する電子データである。この第3のIOセル213は、短辺の長さが第1および第2のIOセル211,212の配置領域の短辺の長さと同一の長方形の配置領域の、第1の短辺から上記第1の距離の位置に配置された第1のボンディングパッド224aを有するとともに、その第1の短辺から上記第2の距離より大きな第3の距離の位置に、第2のIOセル212と第1の短辺をそろえて配置したときに、第2のIOセル212のボンディングパッド222と上記第1の短辺に垂直な方向に離れて配置された第2のボンディングパッド224bと、第1のボンディングパッド224aと第2のボンディングパッド224bとを接続する配線261図3参照とを有するIOセルである。図5のステップS01では、これら第1のIOセル、第2のIOセル、および第3のIOセルが記憶部62内のセルライブラリに登録される。これらのIOセルは、図5に示すCADシステム自体でオペレータの操作等により設計したものであってもよく、あるいは他の装置等で設計されたものを入出力部65を介して受け取ったものであってもよい。図6のフローチャートのIO領域形成ステップS02では、セルライブラリに登録されている第1、第2および第3のIOセルを使って以下のようにIO領域を形成する。すなわち、このステップS02では、それぞれ複数の第1および第2のIOセルと、少なくとも1つの第3のIOセルとを、それぞれの配置領域の第1の短辺が半導体集積回路のダイここでは図2に示すASICダイ20’の1つの辺201に平行な直線に接し、それぞれの配置領域の長辺が隣り合うIOセルの配置領域の長辺と接し、かつ、そのダイの1つの辺に平行な方向に互いに異なる種類のIOセルが隣り合うとともに、上記少なくとも1つの第3のIOセルには第2のIOセルが隣り合うように配置することにより、IO領域を形成する。このようにしてIO領域を形成することにより、図2に示すASICダイ20’上のIO領域21が電子データ上で形成される。尚、上記実施形態では、図2に示すように、第2のIOセル212は、そのボンディングパッド222の、ASICダイ20’の1辺201からの距離が揃った一種類のIOセルであるが、ボンディングパッドの、1辺201からの距離が互いに異なる複数種類の第2のIOセルが存在していてもよい。すなわち、図2の配置では、第3のIOセル213を除き、第1のIOセル211と第2のIOセル212が交互に配置され、ボンディングパッド221,222が2列に並んだ配置となっているが、複数種類の第2のIOセルを備えたときは、第1のIOセル、第2のIOセルのうちの一種類、第2のIOセルのもう一種類などが循環的に配置され、それらのIOセルのうちの第1のIOセルの1つが第3のIOセルに置き換えられた構造としてもよい。その場合、第3のIOセルの第2のボンディングパッドは、複数種類の第2のIOセルの少なくとも1つの、第3のIOセルに隣り合って配置される種類の第2のIOセルの、具体的には、例えば、複数種類の第2のIOセルのうちの、ASICダイ20’の1辺201から最も近い位置にボンディングパッドを有する第2のIOセルのボンディングパッドよりも、1辺201からさらに離れた位置に配置される。"