第1配線と、前記第1配線と交差する第2配線と、前記第1配線と前記第2配線との交差領域に設けられ、前記第1配線に接続する第1電極と、前記第2配線に接続し、前記第1電極に対向する第2電極と、前記第1電極と前記第2電極との間に設けられた抵抗変化層と、前記第2電極の側部に設けられ、前記第2電極の側部との間に空隙を形成する第1絶縁層および第1半導体層のいずれか一方と、を備えていることを特徴とする抵抗変化メモリ。前記抵抗変化層と前記第2電極との間に、不純物を含む第2半導体層を更に備えていることを特徴とする請求項1記載の抵抗変化メモリ。前記抵抗変化層と前記第2電極との間に第2絶縁層を更に備えていることを特徴とする請求項1記載の抵抗変化メモリ。前記第2電極は、金属半導体化合物であることを特徴とする請求項1乃至3のいずれかに記載の抵抗変化メモリ。前記第2電極は、前記抵抗変化層内でイオン化しうる金属を有することを特徴とする請求項1乃至4のいずれかに記載の抵抗変化メモリ。しかし、上述のイオン伝導型抵抗変化素子においては、本発明者達によって認識された以下の問題がある。このイオン伝導型抵抗変化素子では、一方の電極以下、イオン源電極ともいうはイオンを供給する銀で形成され、もう一方の電極以下、対向電極ともいうは高濃度ドープシリコンで形成される。そして、この抵抗変化素子を大容量記憶装置の記憶素子として使用する場合、大容量化のためにはクロスポイント型としかつ記憶素子を含む膜を複数個積層した積層構造とすることが必要である。この場合、同一層に配置される記憶素子の対向電極は共通の対向電極となり、この対向電極と、この対向電極に接続する配線とを介して隣接するセル間で書込み電流、または読出し電流がリークするという問題がある。本発明が解決しようとする課題は、隣接するセル間の電流のリークを防止することができる抵抗変化メモリを提供することである。本実施形態の抵抗変化素子は、第1配線と、前記第1配線と交差する第2配線と、前記第1配線と前記第2配線との交差領域に設けられ、前記第1配線に接続する第1電極と、前記第2配線に接続し、前記第1電極に対向する第2電極と、前記第1電極と前記第2電極との間に設けられた抵抗変化層と、前記第2電極の側部に設けられ、前記第2電極の側部との間に空隙を形成する第1絶縁層および第1半導体層のいずれか一方と、を備えていることを特徴とする。以下に、実施形態について図面を参照して説明する。第1実施形態第1実施形態による抵抗変化メモリについて図1乃至図3を参照して説明する。図1は第1実施形態の抵抗変化メモリ1を示す斜視図、図2A、2Bは図1に示す切断面A-Aで切断した断面図、図3は図1に示す切断面B-Bで切断した断面図である。この第1実施形態の抵抗変化メモリ1はクロスポイント型抵抗変化メモリであって、支持基板5上に、並列に配列された複数の第1配線101、102、103が設けられている。これらの第1配線101、102、103は層間絶縁膜12によって互いに電気的に絶縁されている。これらの第1配線101、102、103および層間絶縁膜12上に抵抗変化素子層20が設けられている。この抵抗変化素子層20は、イオン源電極22と、抵抗変化層24と、対向電極26と、を備えている。この抵抗変化層20上に、並列に配列されるとともに第1配線101、102、103と直交するように、複数の第2配線301、302、303が設けられている。これらの第2配線301、302、303は層間絶縁膜32によって互いに電気的に絶縁されている。第1配線101、102、103と、第2配線301、302、303とが交差する、抵抗変化素子層20の領域がメモリセルとなり、このメモリセルに接続する第1配線と第2配線に電圧を印加することにより、抵抗変化素子の抵抗変化層の抵抗状態が変化する。この実施形態においては、メモリセルはイオン源電極22と、抵抗変化層24と、対向電極26と、を有する抵抗変化素子である。このように構成されたメモリセル抵抗変化素子の動作について図4a乃至4cを参照して説明する。図4aに示すように、イオン源電極22、抵抗変化層24、および対向電極26がこの順序で積層された抵抗変化素子において、イオン源電極22と対向電極26との間に電圧を印加することを考える。対向電極26に対してイオン源電極22に正電圧を印加すると、イオン源電極22から対向電極26の向きに電界が発生する。すると、イオン源電極22と抵抗変化層24との界面におけるイオン源電極を構成する金属原子がイオン化し、抵抗変化層24の内部を対向電極26に向かって移動し、図4bに示すように金属原子のフィラメント23が形成される。このフィラメント23によってイオン源電極22と対向電極26は電気的に導通し、抵抗変化層24は低抵抗状態となる以下、セットともいう。ここで電圧の向きを逆にする。すなわち、対向電極26に対してイオン源電極22に負の電圧を印加する。すると、抵抗変化層24の内部に対向電極26からイオン源電極22の向きに電界が発生し、フィラメント23を構成する金属原子はイオン化してイオン源電極22の方向へ移動する。そして、図4cに示すように、抵抗変化層24と対向電極26との界面近傍の金属原子もイオン源電極の方向へ移動し、フィラメント23は対向電極26と電気的に絶縁する。その結果、抵抗変化層24は高抵抗状態へと遷移する以下、リセットともいう。すなわち、上述のメモリセルはフィラメント23の大小によって抵抗状態が変化する。また、図3に示すように、各メモリセルにおいて、イオン源電極22に対向する対向電極26の面図面上では下面に近接した対向電極26の側部には、空隙ボイド29が設けられている。このボイド29により、対向電極26と、隣接するメモリセルの対向電極とが互いに電気的に絶縁され、隣接するセル間の電流のリークを防止することができる。なお、図1乃至図3においては、抵抗変化素子層20は、イオン源電極22、抵抗変化層24、および対向電極26がこの順序で、積層された構造であるが、逆の順序で積層された構造、すなわち対向電極26、抵抗変化層24、およびイオン源電極22がこの順序で積層された構造であってもよい。第1線101~103は例えば数nm~数十nmの幅と厚さを持つ導線であり、第2配線301~303は、例えば数nm~数十nmの幅と厚さを持つ導線である。抵抗変化素子のイオン源電極22は、対向電極26に対して正の電圧が印加されたときに、金属イオンを放出する金属から形成される。イオン源電極22の材料としては、例えばAg、Cu、Au、Al、W、Ti、Co等が挙げられる。本実施形態では、イオン源電極22としてAgを用いる。なお、イオン源電極22は、本実施形態では図2Aに示すように、第1配線101~103と層間絶縁膜12の平坦化された面でかつ第1配線101~103上に設けられる。しかし、図2Bに示すように、イオン源電極22は、第1配線101~103上に設け、第1配線101~103と同様に側部が層間絶縁膜で覆われていてもよい。すなわち、イオン源電極22は、第1配線101~103上に設けられていればよい。また、第1配線101~103としては、イオン源電極22に比べてイオン化しにくい安定な金属を用いることが好ましい。例えば、W、Mo、Ta、TiN、TiC、TaN、TaC、TiSi2、CoSi2、NiSi、NiSi2、PtSi、WSi2、MoSi2などが挙げられる。抵抗変化層24として、第1実施形態および後述する第2乃至第4実施形態では、膜厚が数nm~数十nmのアモルファスシリコンSi層を例として説明する。しかし、アモルファスシリコンの代わりに、アモルファスゲルマニウムGe、アモルファスシリコンゲルマニウムSiGe、アモルファスシリコンカーボン、アモルファスシリコンカーバイド、アモルファスダイヤモンド等の非晶質半導体、またはSiO2、HfOx、AlOxなどの非晶質酸化物を用いてもよい。なお、シリコンカーボンはSi置換位置にCが入った物質、すなわちカーボンドープシリコンのようなものであり、シリコンカーバイドはシリコンカーボンとは結晶の形状も全く異なる物質である。また、硫化銀、硫化銅、ヨウ化銀などのイオン伝導体を用いてよい。対向電極26として、本実施形態では、例えば膜厚が数nm~数十nmの、金属元素と非金属元素を含む金属-非金属化合物導体が用いられる。この化合物導体の一具体例としては、例えばTiSi2、CoSi2、NiSi、NiSi2、PtSi、WSi2、MoSi2等のシリサイド、NiGeなどのジャーマナイド、NiSiGeなどのジャーマノシリサイドが挙げられる。このような金属半導体化合物においては、構成する元素のうち、金属元素の割合が50以下の場合に共有結合性が高くなり、書き換え耐性の向上に特に効果的である。共有結合性が強い金属-非金属化合物導体を用いると、金属結合の場合に比べてイオン化しにくく、安定に存在するため、金属-非金属化合物導体を構成する金属のイオンが抵抗変化層24の内部へ拡散することはほとんどない。また、対向電極26を構成する金属-非金属化合物導体として、TiN、TaNなどの遷移金属窒化物、TiC、TaCなどの遷移金属炭化物がある。これらの物質は自身が金属イオン源にならないだけでなく、他の金属イオンの拡散を抑える障壁としての性質があり、配線例えば、配線301~303を構成する金属のイオンが抵抗変化層24へ侵入して書き換え耐性の劣化を防ぐことができる。さらに、可変抵抗層24を伝導するイオンが対向電極26の内部に侵入しにくいため、対向電極26の内部に侵入して蓄積された金属イオンがイオン源となって書き換え耐性および信頼性が劣化することを防止することができる。なお、対向電極26としてシリサイド金属を用いた場合におけるイオン源電極の好ましい材料の組み合わせは以下の表に示すようになる。この組み合わせは、シリサイド化温度と、イオン源電極の融点を勘案して挙げられている。また、対向電極26に金属-非金属化合物を用いた場合は、第2配線301~303としては、上記金属-非金属化合物よりも比抵抗の低い金属を用いることが好ましい。例えば、対向電極がタングステンシリサイドWSi2である場合には、第2配線301~303としては例えばWが用いられる。WSi2の抵抗率は約70μΩcmであり、Wの抵抗率は約0.5μΩcmである。次に、第1実施形態による抵抗変化メモリの製造方法について図5Aおよび図5Bを参照して説明する。支持基板5上に層間絶縁膜12を形成し、続いて、リソグラフィー技術を用いて層間絶縁膜12に第1配線用の溝を形成する。その後、上記溝に第1配線となる金属材料を埋め込み、上面を例えばCMPを用いて平坦化することにより第1配線101~103を形成する図5A。なお、第1配線101~103と層間絶縁膜12の形成順序を逆にしてもよい。続いて、、第1配線101~103上および層間絶縁膜12を覆うように、イオン源電極材料としてAg層を成膜し、このAg層を、リソグラフィー技術を用いてパターニングすることにより、第1配線101~103上にAgからなるイオン源電極22を形成する図2A。なお、図2Bないしは図5Aに示す構造の場合は、層間絶縁膜12に第1配線およびイオン源電極用の溝を形成する。その後、上記溝内に第1配線となる金属材料を堆積し、この金属材料上にイオン源電極用の材料Agを堆積して、上記溝を金属材料およびイオン源電極材料の2層構造の電極で埋め込む。その後、上面を例えばCMPを用いて平坦化することにより第1配線101~103およびイオン源電極22を形成する。続いて、イオン源電極22および層間絶縁膜12を覆うように抵抗変化層24となる例えばアモルファスシリコン層を形成する。その後、図5Bに示すように、抵抗変化層24上に層間絶縁膜32を形成し、この層間絶縁膜32に第2配線形状の溝を形成する。この溝は底面が抵抗変化層24の上面となる。次いで、層間絶縁膜32を覆うようにTi層を形成する。このとき、Ti層の下面がアモルファスシリコン層24に接している。その後、Ti層を例えばCMPを用いて平坦化し、層間絶縁膜32の上面を露出させる。これにより、対向電極および第2配線301~303の材料となるTi層が形成される図5A、5B。続いて、アモルファスシリコンの結晶化温度以下の温度で、アモルファスシリコン層24とTi層とが互いに接する領域をシリサイド化する。これにより、アモルファスシリコン層24の上部がTi層の底部と反応し、シリサイド化され対向電極26となり、上部が第2配線301~303となる図3。このとき、対向電極26の下面についてはシリコンが周囲から供給されやすいが、対向電極26の下側側面については層間絶縁膜32等が存在するため、シリコンが周囲から供給されがたい。このため、対向電極26の側部にボイド29が形成される。図3に示すように、層間絶縁膜32下のボイド29とボイド29との間の領域にはアモルファスシリコンが残置される。なお、第2配線301~303の間隔が狭い場合は、対向電極26側部のボイド29がつながり、対向電極26の間に一つのボイドが形成されることもある。なお、第1実施形態においては、抵抗変化素子層は1層であったが、複数の抵抗変化素子層を設けてもよい。この場合、各抵抗変化素子層を挟むように第1配線および第2配線が設けられ、隣接する抵抗変化素子層の間の配線は、共通となる構成となる。例えば、図1に示す第2配線層301~303上に第2抵抗変化素子層を設け、この第2抵抗変化素子層上に第1配線と同じ配線を設け、第2配線301~303が共通の配線となる構成としてもよい。また、第1実施形態においては、第2配線を単層とし、第2配線となる金属材料としてシリサイド化しやすい金属を用いた。しかし、第2配線として第1乃至第3の金属層がこの順序で積層された積層構造とし、第1および第3金属層をTi等のシリサイド化しやすい金属を用い、第2層をW、TiN等のシリサイド化しがたくかつ抵抗の低い金属を用い、第3金属層上に、本実施形態と逆の順序で積層された抵抗変化素子を形成してもよい。すなわち、第2配線を挟んで上下に第1および第2抵抗変化素子が配置され、第1および第2抵抗変化素子は積層構造が逆の構造となっている。この場合、第2配線の抵抗を低下することができる。以上説明したように、第1実施形態によれば、隣接するセル間の電流のリークを防止することができる。第2実施形態次に、第2実施形態の抵抗変化メモリについて、図6乃至図8を参照して説明する。第2実施形態の抵抗変化メモリは、第1実施形態において、抵抗変化素子層20として、抵抗変化層24と対向電極26との間に不純物半導体層25を設けた構成となっている図6。また、図6に示すように、第2実施形態においても、第1実施形態と同様に、対向電極26の側部にボイド29が設けられている。なお、図6は図1に示す切断線B-Bで切断した断面図である。第2実施形態においては、不純物半導体層25として、例えば厚さが数nmで濃度が1×1018cm-3以上の砒素Bを含むSi層として説明するが、例えば1×1018cm-3以上のIn、Mg、P、As、Sb、Sなどの不純物を含むSi、Ge、SiGe、SiCなどの層であってもよい。また、イオン源電極22としてAgを用い、抵抗変化層24としてアモルファスシリコンを用い、対向電極26としてPtSiを用いている。不純物半導体層25が設けられていない場合においては、抵抗変化層24と対向電極26との接合界面では両者の表面電子状態に応じてバンド内のフェルミ準位が決まり、ショットキー障壁が形成される。対向電極26がPtSiであり、抵抗変化層24がSiである接合の場合、フェルミ準位は価電子帯から0.2eV程度のところに位置する。すなわち、正孔に対するショットキー障壁が0.2eV程度になる。一方、イオン源電極22がAgであり、抵抗変化層24がSiである接合における正孔に対するショットキー障壁高さは約0.4eVである。このため、不純物半導体層25が存在しない場合、PtSiの対向電極26、アモルファスシリコンの抵抗変化層24、およびAgのフィラメント23に関するバンドダイヤグラムは図7に示すようになる。抵抗変化層24はフィラメント23がない状態ではほぼ絶縁体で電気力線を終端しないため、抵抗変化層24の内部にはAgSi接合と、PtSiSi接合のショットキー障壁高さの差に応じた電界が生じる。このため、電圧を印加しない状態でも内部電界によってAgのフィラメント23が切断/生成され、メモリの信頼性が劣化する恐れがある。そこで、第2実施形態のように、アモルファスシリコンの抵抗変化層24と、PtSiの対向電極26との界面に高濃度にBが偏析したSiからなる不純物半導体層25を挿入した場合のバンド図を図8に示す。この不純物半導体層25には電荷が高濃度に存在できるので、バンドが急峻に曲がる。その結果、バンド曲がりがPtSiの対向電極26とアモルファスシリコンの抵抗変化層24との間にのみで起こり、抵抗変化層24の内部に電界は到達しない。このため、電圧を印加しない状態では抵抗変化層24の内部には電界が発生せず、これによりAgのフィラメント23を生成したり切断したりすることがなく、メモリとしての信頼性が向上する。更に、PtSi/Si接合では正孔のショットキー障壁が低いので、正孔は容易にショットキー障壁を乗り越えることができ、図7に示すように正孔の一部はAgのイオン源電極22に達することができる。これはリセット時のリーク電流となり、誤読出しの原因となる。しかし、第2実施形態のように、不純物半導体層25を挿入すると、内部電界は不純物半導体層25で吸収され、抵抗変化層24の内部には電界はほとんど存在しない。このため、PtSiの対向電極26から正孔が進入してもAgのフィラメント23の界面まで到達することは困難になる。これにより、リセット時のリーク電流を小さく抑えることができ、誤読出しを低減することができる。次に、第2実施形態における不純物半導体層25の形成方法について図9を参照して説明する。なお、図9は図1に示す切断線B-Bで切断した断面図である。まず、イオン源電極22上に不純物を含まないアモルファスシリコン層24を例えばCVD等の方法で例えば10nm成膜する。その後、不純物としてBを1×1017cm-3以上含むアモルファスシリコン層25aを10nm成膜する図9。あるいは、不純物を含まないアモルファスシリコン層を20nm成膜し、イオン注入等の方法によって表面から10nmの深さまでに1×1017cm-3以上のBをドープすることにより、不純物を含むアモルファスシリコン層25aを形成しても良い図9。その後、図9に示すように、不純物を含むアモルファスシリコン層25a上に層間絶縁膜32を形成し、この層間絶縁膜32に第2配線形状の溝を形成する。この溝は底面が不純物を含むアモルファスシリコン層25aの上面となる。次いで、層間絶縁膜32を覆うようにTi層を形成する。このとき、Ti層の下面が不純物を含むアモルファスシリコン層24aに接している。その後、Ti層を例えばCMPを用いて平坦化し、層間絶縁膜32の上面を露出させる。これにより、対向電極および第2配線301~303の材料となるTi層が形成される図9。次に、アモルファスシリコンの結晶化温度以下の温度で、不純物を含むアモルファスシリコン層24aとTi層とが互いに接する領域をシリサイド化する。これにより、不純物を含むアモルファスシリコン層24aの上部がTi層の底部と反応し、シリサイド化され対向電極26となり、上部が第2配線301~303となる図9。シリサイドはアモルファスシリコン層中のSiを吸収しながらアモルファスシリコン層の内部へ成長してゆくが、シリサイド内部には不純物が入りにくいため、不純物はシリサイドとアモルファスシリコンの界面に濃縮されて偏析層を形成する。その結果、抵抗変化層24とシリサイドの対向電極26との界面に、不純物を1×1018cm-3以上含む不純物半導体層25が形成される。この場合、対向電極26の側部および不純物半導体層25の側部には、図6に示すようにボイド29が形成され、層間絶縁膜32下のボイド29とボイド29との間の領域には不純物を含むアモルファスシリコン層25aが残置される図6。第2実施形態においても、第1実施形態と同様に、対向電極26の側部にボイドが設けられているので、隣接するセル間の電流のリークを防止することができる。第3実施形態第3実施形態による抵抗変化メモリについて図10乃至図11Bを参照して説明する。この第3実施形態の抵抗変化メモリは、第1実施形態において、抵抗変化素子層20として、抵抗変化層24と対向電極26との間に絶縁膜27を設けた構成となっている図10。また、第3実施形態においても、第1実施形態と同様に、図10に示すように、対向電極26の側部にボイドが設けられている。図10は図1に示す切断線B-Bで切断した断面図である。なお、図10において、符号28は、絶縁膜27と、層間絶縁膜32との間に設けられる埋め込み材を示し、アモルファスシリコン、または多結晶シリコンである。第3実施形態において、絶縁膜27として厚さ数nmのSiN膜を用いるが、例えばSiO2、MgO、HfOx、AlOxなどの絶縁膜であってもよい。対向電極26に対してAgのイオン源電極22に正の電圧を印加すると、イオン源電極22からアモルファスシリコンの抵抗変化層24へAgイオンが進入し、フィラメントが形成されて絶縁膜27に達する。Agイオンは絶縁膜27にトラップされるので対向電極26の内部へ侵入しがたくなる。このため、Agイオンが対向電極の内部に蓄積することを防ぐことができ、対向電極26の内部の残留Agイオンによってリセットを阻害されることを防止することができる。このとき、電子は絶縁膜27をトンネルし、第1および第2配線間に電流が流れる。また、イオン源電極22と対向電極26の間に電圧を印加すると、抵抗の高い絶縁膜27において大きな電圧降下が生じる。したがって抵抗変化層24における電界は緩和され、セット動作およびリセット動作の電圧は絶縁膜27における電圧降下に応じて高電圧側へシフトする。このように、絶縁膜27を挿入することによってセット電圧およびリセット電圧を制御し、読出し電圧のウィンドウを広げることが可能となる。第3実施形態における抵抗変化メモリの形成方法について図11を参照して説明する。なお、図11は図1に示す切断線B-Bで切断した断面図である。第1実施形態と同様に、抵抗変化層24となるアモルファスシリコン層を形成し、この抵抗変化層24上に絶縁膜27を形成し、この絶縁膜27上に、アモルファスシリコン、または多結晶シリコンの埋め込み材28を形成する。その後、図11に示すように、埋め込み材28上に層間絶縁膜32を形成し、この層間絶縁膜32に第2配線形状の溝を形成する。この溝は底面が埋め込み材28の上面となる。次いで、層間絶縁膜32を覆うようにTi層を形成する。このとき、Ti層の下面がアモルファスシリコン層24に接している。その後、Ti層を例えばCMPを用いて平坦化し、層間絶縁膜32の上面を露出させる。これにより、対向電極および第2配線301~303の材料となるTi層が形成される図11。続いて、アモルファスシリコンの結晶化温度以下の温度で、埋め込み材28とTi層とが互いに接する領域をシリサイド化する。これにより、埋め込み材28の上部がTi層の底部と反応し、シリサイド化され対向電極26となり、上部が第2配線301~303となる図11。このとき、対向電極26の側部についてはシリコンが周囲から供給されやすいが、対向電極26の下面については絶縁膜27等が存在するため、シリコンが周囲から供給されがたい。このため、対向電極26の側部にボイド29が形成される。図11に示すように、層間絶縁膜32下のボイド29とボイド29との間の領域には埋め込み材28が残置される。なお、絶縁層27はシリサイデ-ション時のストッパーとしての役割も果たすことができる。この結果、イオン源電極22と対向電極26の距離のばらつきを低減することもできる。第3実施形態においても、第1実施形態と同様に、対向電極26の側部にボイドが設けられているので、隣接するセル間の電流のリークを防止することができる。第4実施形態第4実施形態の抵抗変化メモリについて図12を参照して説明する。第1乃至第3実施形態においては、対向電極26の側部に設けられるボイド29の生成は、対向電極26がシリサイド金属である場合について説明した。この第4実施形態は、第1実施形態において対向電極26としてシリサイド金属以外の金属を用いた場合でも、対向電極26の側部にボイド29を形成することが可能であることを説明する。図12は、第4実施形態の抵抗変化メモリの製造工程の一具体例を示す断面図である。まず、第1実施形態で説明した製造方法と同じ工程を用いて、抵抗変化層24まで形成する。続いて、抵抗変化層24上に層間絶縁膜32を成膜する。その後、層間絶縁膜32上にレジストを塗布し、リソグラフィー技術を用いて第1配線10の延在する方向図面上では左右方向と交差する方向に延在する第2配線用のレジストパターンを形成する。次に、レジストパターンをマスクとして、例えばRIE等のドライエッチングを用いて、層間絶縁膜32をエッチングし、第2配線用の溝を形成する。このとき、RIEに用いられる電界強度を強くして、エッチングの異方性を高くし、エッチングが進行するにしたがって、電界強度を弱くしてエッチングの異方性を低くする。すると、このエッチングによって層間絶縁膜32に形成される溝のサイズ例えば直径が抵抗変化層24に近づくにつれて大きくなり、いわゆる逆テーパ構造の溝を形成することができる。このとき、溝の底部には抵抗変化層24の上面が露出している。続いて、第2配線301~303となる金属をスパッタ等の方法で成膜する。これにより、溝内の側部には金属は付着せず、溝内の第2配線301~303の側部にはボイド29が形成される。なお、第4実施形態においては、第2配線301~302の底部部分は、対向電極となっていると見なすことができる。すなわち、第4実施形態においては、第2配線301~303と対向電極は同じ材料で形成され、対向電極の側部にボイドが設けられることになる。第4実施形態の製造方法によって製造された抵抗変化メモリにおいても、対向電極の側部にボイドが設けられるので、隣接するセル間の電流のリークを防止することができる。なお、第4実施形態は、対向電極の側部にボイドが設けられる例について説明したが、無論、イオン源電極の側部にボイドが設けられていてもかまわない。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。