電子が走行するGaNチャネル層と、前記GaNチャネル層に2次元電子ガスを形成するための、前記GaNチャネル層の上方に設けられた、インジウム、アルミニウム及びガリウムのうちの少なくとも一つと窒素とを含むバリア層と、ゲート電極と、ソース電極と、ドレイン電極とを備えるトランジスタ装置において、前記ソース電極と前記ゲート電極との間の前記GaNチャネル層における一部に形成された、不純物濃度が高い領域である高不純物領域を含み、前記高不純物領域は、前記ゲート電極と前記ドレイン電極との間より不純物濃度が高いことを特徴とするトランジスタ装置。前記高不純物領域の横方向の長さは、前記ソース電極と前記ゲート電極との間の長さの40パーセント以上且つ80パーセント以下であることを特徴とする請求項1記載のトランジスタ装置。前記高不純物領域の縦方向の長さは、前記GaNチャネル層の厚さの20パーセント以上であることを特徴とする請求項1記載のトランジスタ装置。前記高不純物領域は、GaN又はInxGa1xN0<x≦1で形成されていることを特徴とする請求項1記載のトランジスタ装置。前記GaNチャネル層における前記ソース電極の下方から横方向に少なくとも前記ゲート電極の下方まで延在し、不純物濃度が高い領域である横方向高不純物領域を更に備えることを特徴とする請求項1記載のトランジスタ装置。電子が走行するGaNチャネル層と、前記GaNチャネル層に2次元電子ガスを形成するための、インジウム、アルミニウム及びガリウムのうちの少なくとも1つ、並びに窒素を含むバリア層とを結晶成長させる結晶成長ステップと、前記結晶成長ステップにて結晶成長されたバリア層の上に、高不純物領域を形成する部分を除きレジストをパターニングするパターニングステップと、前記パターニングステップにてパターニングされたレジストをマスクとして用いてイオン注入を行うイオン注入ステップと、前記イオン注入ステップにて用いられたレジストを除去する除去ステップと、前記イオン注入ステップにて注入されたイオンを熱処理することにより電気的に活性化する活性化ステップと、前記結晶成長ステップにて結晶成長されたバリア層の上にゲート電極、ソース電極及びドレイン電極を形成する形成ステップとを備えることを特徴とするトランジスタ装置製造方法。しかしながら、非特許文献1に記載の従来のGaNHEMTではトラップが存在する。トラップは、電子又はホールを捕獲又は放出することで、プラス、マイナス又は中性と様々な電荷状態を持つ。電荷の捕獲及び放出には時間がかかるため、従来のGaNHEMTでは、応答時間が長いという課題があった。この発明は、上記のような課題を解決するためになされたもので、従来のGaNHEMTにおけるトラップの影響を低減し、過渡応答を改善するトランジスタ装置及びトランジスタ装置製造方法を提供することを目的とする。この発明に係るトランジスタ装置は、電子が走行するGaNチャネル層と、GaNチャネル層に2次元電子ガスを形成するための、GaNチャネル層の上方に設けられた、インジウム、アルミニウム及びガリウムのうちの少なくとも一つと窒素とを含むバリア層と、ゲート電極と、ソース電極と、ドレイン電極とを備えるトランジスタ装置において、ソース電極とゲート電極との間のGaNチャネル層における一部に形成された、不純物濃度が高い領域である高不純物領域を含み、高不純物領域は、ゲート電極とドレイン電極との間より不純物濃度が高いことを特徴とするものである。この発明によれば、高不純物領域がトラップの影響を低減し、過渡応答を改善するトランジスタ装置及びトランジスタ装置製造方法を提供することができる。実施の形態1.図1は、この発明の実施の形態1に係るトランジスタ装置25の断面図である。図1において1は基板、2はGaNチャネルGaNチャネル層、3はAlGaNバリアバリア層、4は保護膜、5はソース電極、6はゲート電極、7はドレイン電極、13は高不純物領域、25はトランジスタ装置である。図1では、素子分離領域、配線などを省略した。この発明のトランジスタ装置25は、単体の増幅器としても利用できるがMMICを構成するトランジスタとしても利用可能である。基板1は、サファイア、SiC、Si、GaN基板等から構成することができる。半絶縁性SiC基板は、熱伝導率が良好である。Si基板は、半導体基板として非常に一般的であり、よく用いられている。基板1とGaNチャネル2との間にバッファ層図不示を挿入してもよい。バッファ層は、GaNチャネル2の結晶性を向上させること、及び電子をGaNチャネルに閉じ込めることを目的にAlN、AlGaN、GaN/InGaN、AlN/AlGaN等の様々な構造を用いることが可能である。GaNチャネル2は、電子が走行する層である。GaNチャネル2のうちのAlGaNバリア3近傍部分に、AlGaNバリア3によって2次元電子ガスが形成される。AlGaNバリア3は、電子を供給する層である。AlGaNバリア3は、GaNチャネル2の上方に設けられ、GaNチャネル2に2次元電子ガスを形成する。AlGaNバリア3は、単層のAlGaN以外に、a組成、膜厚及び不純物濃度が異なる複数のAlGaNの組み合わせ、又はbAlGaNと、GaN若しくはAlNとの組合せであってもよい。そのような構成とすることでもこの発明の効果を得ることが可能である。ソース及びドレインにおけるコンタクト抵抗を低減する目的で、ソース電極5及びドレイン電極7の少なくとも一方の下にn領域を形成しても良い。ソース電極5及びドレイン電極7に対してオーミック性のコンタクトが形成できればこの発明の効果が得られるため、図1ではn領域を省略している。高不純物領域13は、少なくとも、GaNチャネル2におけるソース電極5とゲート電極6との間の一部分に設けられた不純物濃度が高い領域である。ドープされる不純物は、GaNチャネル2と同じ型の不純物であればよい。不純物としてSiが代表的であるが、6族原子を不純物としてもよい。高不純物領域13の一部分は、GaNチャネル2以外の部分に設けられてもよい。高不純物領域13の上端は、ソース電極5に接していてもよい。そのような構成とすることで、抵抗成分を更に小さくできるという効果がある。高不純物領域13は、ゲート電極6とドレイン電極7との間より不純物濃度が高い領域を含むことが好適である。即ち、高不純物領域13の不純物濃度は、ゲート電極6が設けられた位置とドレイン電極7が設けられた位置との間の下方における対応するAlGaNバリア3又はGaNチャネル2の不純物濃度よりも高いことが好適である。高不純物領域13の横方向の長さは、ソース電極5とゲート電極6との間の長さの40パーセント以上且つ80パーセント以下となることが好適である。このような構成とすることで過渡応答を更に改善できるという効果がある。また、高不純物領域13の縦方向の長さは、GaNチャネル2の厚さの20パーセント以上となることが好適である。このような構成とすることで過渡応答を更に改善できるという効果がある。図2は本発明の原理を示す図である。図2において10はソース側のトラップによる容量であり、14は高不純物領域に対応する抵抗である。トラップは、電子又はホールを捕獲又は放出するため、電気回路的には容量10に対応すると捉えることができる。この容量10に並行に低い抵抗値を持つ抵抗14を作製することで時定数を小さくでき、過渡応答が改善される。この発明では基板界面とソース側とにできる容量の影響を低減するため、ソース側に不純物濃度を増大させた高不純物領域13を設けた。次に、この実施の形態1に係るトランジスタ装置25の製造方法を述べる。図3は、この実施の形態1に係るトランジスタ装置25の製造方法を示す図である。最初に、図3aに示すように基板1の上にGaNチャネル2、AlGaNバリア3の半導体を結晶成長させる結晶成長ステップ。結晶成長にはMOCVD及びMBE法等を用いることができる。次に図3bに示すように、高不純物領域13を構成する部分を除いてレジスト21をパターニングするパターニングステップ。これには通常の半導体プロセスで利用される写真製版工程を用いることができる。次にこのレジスト21をマスクとして用いてイオン注入を行い、高不純物領域13を形成するイオン注入ステップ図3c。注入するイオンは、チャネル2と同じ型の不純物であれば良い。例えば、不純物としてSiが代表的である。また、6族原子を不純物としても良い。イオン注入時にイオンの加速エネルギーを調整することで、高不純物領域13の深さを調整することができる。その後、レジスト21を除去する除去ステップ図3d。イオン注入時のマスクは、レジスト21の他に酸化膜又は窒化膜の絶縁膜を利用することができる。また、チャネリングを抑制するために薄い酸化膜又は窒化膜を通して、イオン注入をすることができる。次に900度以上の高温で熱処理することで高不純物領域13に注入されたイオンを電気的に活性化する。この時、AlGaNバリア3の表面を守るために窒化膜或いは酸化膜などの薄膜を形成し、熱処理を行うことができる。その後は従来のGaNHEMTと同じ工程で製造することが可能である。すなわち、AlGaNバリア3の上にソース電極5、ゲート電極6及びドレイン電極7を形成する形成ステップ。これらにはリフトオフなど通常の半導体プロセスを利用することができる。最後に保護膜4及び配線図示せず等を形成することでこの実施の形態1に係るトランジスタ装置25を製造できる図3e。また、より良好なオーミック特性を得るためにはソース電極5及びドレイン電極7の下のn領域コンタクト領域の形成を併用することも可能である。図4は、この実施の形態1に係るトランジスタ装置25の他の製造方法を示す図である。図3はイオン注入と熱処理とを施して高不純物領域13を形成したが、他の製造方法では結晶の再成長を施す。まず、図3aで説明した方法と同様の方法で半導体を成長させる。その後、図4aに示すように高不純物領域13を構成する部分を除いて酸化膜22をパターニングする。パターニングには写真製版と酸化膜のエッチング通常の半導体プロセスで利用できる工程を利用できる。次に、酸化膜22をマスクとして用いて溝23を形成する図4b。さらに図4cに示すように高不純物領域24を結晶成長する。この時、溝23にのみ選択的に形成する選択成長を利用できる。結晶成長としてはMOCVD又はMBEを利用できる。また、全面に結晶を形成し、酸化膜22上の部分だけ除去することでも形成できる。酸化膜22を除去することで図3dと同じ構造となる。その後は、図3を用いて説明した方法と同じである。図3の方法ではイオン注入により不純物を注入するので、高不純物領域13の材料はGaNである。しかし、図4の方法では溝23に再成長する高不純物領域24の材料は、GaNだけでなく他の材料にすることも可能である。例えばGaNよりバンドギャップの狭いInxGa1xN0<x≦1を成長させることで不純物の濃度に係わらず抵抗を下げることが可能となる。また、材料及び不純物濃度を時間によって調整でき、溝23を種々の所望の条件で埋めることが可能となる。従って、図2に示すような構造も容易に製造可能となる。以上より、実施の形態1に係るトランジスタ装置25は、電子が走行するGaNチャネル2と、GaNチャネル2に2次元電子ガスを形成するための、GaNチャネル2の上方に設けられた、インジウム、アルミニウム及びガリウムのうちの少なくとも一つと窒素とを含むAlGaNバリア3と、ゲート電極6と、ソース電極5と、ドレイン電極7とを備え、ソース電極5とゲート電極6との間のGaNチャネル2における一部に形成された、不純物濃度が高い領域である高不純物領域13を含み、高不純物領域13は、ゲート電極6とドレイン電極7との間より不純物濃度が高いように構成した。このため、高不純物領域13がトラップの影響を低減し、過渡応答を改善するトランジスタ装置25を提供することができる。また、実施の形態1によれば、高不純物領域13の横方向の長さは、ソース電極5とゲート電極6との間の長さの40パーセント以上且つ80パーセント以下となるように構成したので、過渡応答を更に改善することができる。また、実施の形態1によれば、高不純物領域13の縦方向の長さは、GaNチャネル2の厚さの20パーセント以上となるように構成したので、過渡応答を更に改善することができる。また、実施の形態1によれば、高不純物領域13は、GaN又はInxGa1xN0<x≦1で形成されているので、抵抗を更に軽減することができる。実施の形態1に係るトランジスタ装置製造方法は、電子が走行するGaNチャネル2と、GaNチャネル2に2次元電子ガスを形成するための、インジウム、アルミニウム及びガリウムのうちの少なくとも1つ、並びに窒素を含むAlGaNバリア3とを結晶成長させる結晶成長ステップと、結晶成長ステップにて結晶成長されたAlGaNバリア3の上に、高不純物領域13を形成する部分を除きレジスト21をパターニングするパターニングステップと、パターニングステップにてパターニングされたレジスト21をマスクとして用いてイオン注入を行うイオン注入ステップと、イオン注入ステップにて用いられたレジスト21を除去する除去ステップと、イオン注入ステップにて注入されたイオンを熱処理することにより電気的に活性化する活性化ステップと、結晶成長ステップにて結晶成長されたAlGaNバリア3の上にゲート電極6、ソース電極5及びドレイン電極7を形成する形成ステップとを備える。このため、イオン注入ステップにてイオンが注入されて形成された高不純物領域13がトラップの影響を低減し、過渡応答を改善するトランジスタ装置25の製造方法を提供することができる。実施の形態2.上記実施の形態1では、上端がソース電極5と接し、そこから縦方向トランジスタ装置25の平面と垂直の方向に伸びる高不純物領域13を設ける実施の形態を示したが、この実施の形態2では、横方向トランジスタ装置25の平面と平行の方向に伸延する横方向高不純物領域20を更に設ける。図5はこの発明の実施の形態2によるトランジスタ装置25の断面図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。横方向高不純物領域20は、その上面が高不純物領域13の下端に接し、横方向に広がるように構成される不純物濃度が高い領域である。ドープされる不純物は、GaNチャネル2と同じ型の不純物であればよい。例えば、不純物としてSiが代表的である。また、6族原子を不純物としてもよい。横方向高不純物領域20を構成する位置はこれに限らず、トラップによる容量の下側基板1側であればよい。トラップによる容量の下側にも抵抗の低い横方向高不純物領域20を設けることでトラップの影響をより低減できるという効果がある。横方向高不純物領域20は、ソース電極5の下方から横方向へ少なくともゲート電極6の下方まで延在していることが好適である。更に、横方向高不純物領域20は、ソース電極5の下方から横方向へドレイン電極7の下方まで延在していてもよい。次に、この実施の形態2に係るトランジスタ装置25の製造方法を説明する。図6は、この実施の形態2に係るトランジスタ装置25の製造方法を示す図である。基板1に半導体層を結晶成長する工程で、図6に示すように横方向高不純物領域20を形成する。その後は、図3図3b、図3c、図3d及び図3e又は図4図4a、図4b及び図4cで説明した製造方法と同様である。結晶成長で高不純物領域13を形成する場合、高不純物領域13の材料は、GaNに限られず、GaNよりバンドギャップの狭いInxGa1xN0<x≦1を材料とすることもできるという効果がある。また、材料及び不純物濃度を時間によって調整でき、高不純物領域13を種々の所望の条件で形成することができるという効果がある。以上より実施の形態2に係るトランジスタ装置25は、GaNチャネル2におけるソース電極5の下方から横方向に少なくともゲート電極6の下方まで延在し、不純物濃度が高い領域である横方向高不純物領域20を含むように構成した。このため、トラップによる容量の下側にも抵抗の低い横方向高不純物領域20を設けることでトラップの影響を更に低減し、過渡応答を更に改善するトランジスタ装置25を提供することができる。以下に、本発明の実施例について説明する。実施例1.この発明に係るトランジスタ装置25の効果を確認するためにデバイスシミュレーションで計算を行った。図7は計算に用いたトランジスタ装置25の構造図である。ほぼ図1と同じ構造である。オーミック特性を確保するために、この実施例のトランジスタ装置25は、ソース電極5及びドレイン電極7とAlGaNバリア3との間にN領域コンタクト領域が構成されているが本発明の効果には影響しない。図7にて、17は高不純物領域13の幅ソース電極5からゲート電極6へ向かう方向の長さを、18は高不純物領域13の深さトランジスタ装置25の面と垂直の方向の長さを、19は高不純物領域13の不純物の濃度を示す。ソース電圧及びゲート電圧を0Vに固定し、ドレイン電圧を30Vから6Vに変化させた場合のドレイン電流の過渡応答特性を計算した。ソース電極5とゲート電極6との間の距離ソースゲート間距離は、0.5マイクロメートル、ゲート長は0.25マイクロメートル、ゲート電極6とドレイン電極7との間の距離ゲートドレイン間距離は、0.75マイクロメートルとした。GaNチャネル2の厚さGaN厚は、0.5マイクロメートル、AlGaNバリア3は、Al組成027で厚さ30ナノメートルとした。基板1は半絶縁性のSiCとした。高不純物領域以外の領域における不純物濃度は1E15cm3とした。計算のためにこれらの数値を設定したが、これは一例で他の数値でも本発明の効果は得られる。図8に計算結果を示す。図8aは、高不純物領域13及び横方向高不純物領域20を備えない従来のトランジスタ装置と、この発明に係るトランジスタ装置具体的には図7に示す構成との応答特性の比較を示す図である。この発明に係るトランジスタ装置のデータは、高不純物領域13の幅17を0.2マイクロメートル、深さ18を0.1マイクロメートル、濃度19を1E20cm3とした場合のデータである。ドレイン電流は十分時間が経ち、変化が見られなくなったドレイン電流で規格した値であるここでは時間0.1秒での値を1とした。図8aから、高不純物領域13及び横方向高不純物領域20を備えないトランジスタ装置では、最初はドレイン電流が低下した状態で、1E-5秒付近から徐々に増加していることがわかる。よって、1E-5秒経過しないと応答しないことがわかる。一方、この発明に係るトランジスタ装置25では、若干の変動は見られるものの、ほぼドレイン電流は同じ値であり応答が速いことがわかる。この発明により応答特性が格段に改善され、この発明の効果が得られていることがわかる。次に、幅17、深さ18及び濃度19を変化させた場合について説明する。図8b~dは、高不純物領域13の幅17、深さ18及び濃度19を変化させ、時間1E-8秒と0.1秒とのドレイン電流の比を応答時間の指標としてプロットした図である。ここでは1に近い程応答特性が良好であることを示す。幅17を変えた場合の結果を図8bに示す。高不純物領域13の幅17を増加させると応答の特性は改善するが、0.3マイクロメートルを超えると1以上となりかえって悪化する。応答の特性は、概略幅0.4マイクロメートルから急激に変化するため、高不純物領域13の幅17は、0.4マイクロメートル以下が好適である。ソース電極5とゲート電極6との間の距離が0.5マイクロメートルであるから、0.4マイクロメートルは全体の80パーセントに該当する。即ち、高不純物領域13の幅17は、ソース電極5とゲート電極6との間の距離の80パーセント以下であることが好適である。ドレイン電流の比を0.95以上且つ1.05以下にするためには、高不純物領域13の幅17は、0.2~0.4マイクロメートル全体に占める割合で40~80パーセントとすることが望ましい。深さ18を変えた場合の結果を図8cに示す。深さ18が0.1マイクロメートル以上のとき、それ以上数値を大きくしても応答の特性は改善されない傾向にある。よって、深さ18は、0.1マイクロメートル以上GaN厚に対する割合で20パーセント以上が望ましい。濃度19を変えた場合の結果を図8dに示す。濃度19を高くすることで徐々に応答の特性は改善される。ドレイン電流の比を0.95以上且つ1.05以下にするには5E17cm3以上とすることが望ましい。実施例2.次に回路シミュレーションを使って、入力がRFの場合について検証した。図9aは、従来のHEMTにおける断面図と等価回路を示す図である。点線で囲まれた領域が本来のトラップを考慮しないHEMTの等価回路11である。トラップは容量8、容量10及びダイオード9で表わしている。実際にはトラップはGaNチャネル2中に分布して存在しているが、ソース電極5側のトラップを容量10として表わしている。図9bにRF入力を示す。小信号のRF信号Aが入力されたT1時間経過後、大信号のRF信号BがT2時間入力され、再び小信号のRF信号AがT3時間入力される場合を考える。この場合、T1時間経過後からT2時間入力される大信号のRF信号Bによりドレイン電圧が大きくなり、ダイオード9に大きな順方向電圧が印加される。このため、経路12で示す方向に電流が流れ、トラップを表す容量10が充電される。更にT2時間が経過後、信号が小信号Aのみとなるとダイオード9はオフし、容量10が放電する。この放電に時間がかかり、応答が劣化する。図9cは、従来のHEMTにおける出力の電圧を示す。T1T2時間経過後入力がRF信号BからRF信号Aに変わった時刻以後、本来の出力が得られておらず、徐々に電圧が増大していく応答特性が悪い。これをドレイン電流で見ると図9d、出力の増大に応じて、ドレイン電流が本来のドレイン電流まで徐々に回復することがわかる。デバイスシミュレーションではDC入力での過渡応答であるが、RFと同じ傾向が再現できている。図10は、回路シミュレーションにて本発明の有効性を検証した結果である。ソース側のトラップを表わす容量10と並列に高不純物領域13を表わす抵抗14を設け、従来技術についての計算に用いたものと同じRF入力図9bを与えた。その結果を図10b及びcに示す。図10bに示すように、出力電圧は、大信号のRF信号BからRF信号Aに変更された直後からほぼT1と同じ電圧RF信号Aに対する本来の出力が得られている。図10cに示すように、ドレイン電流に対しても同様であり、本発明の有効性が回路シミュレーションでも得られている。なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。