"スイッチングレギュレータであって、前記スイッチングレギュレータは、第1コンデンサと;前記第1コンデンサに結合される電荷制御回路であって、前記電荷制御回路は、前記第1コンデンサを充電および放電することと;前記第1コンデンサに結合される入力を含む放電検出器であって、前記放電検出器は、前記第1コンデンサ上の電荷が所定レベルまで放電されたときを検出したことに応答して制限信号をアサートすることと;前記スイッチングレギュレータの電源入力から電流を受け取るように結合される電源スイッチ回路であって、前記電源スイッチ回路は、スイッチング信号のデューティサイクルに応じて決まる電圧レベルにある出力電圧を供給するために、前記電源スイッチ回路の導電性を制御するための前記スイッチング信号を受け取るように結合され、前記スイッチング信号の前記デューティサイクルは、前記第1コンデンサが前記所定レベルまで放電されたことを示す前記制限信号に基づき、前記電源入力から前記電源スイッチ回路を通じて流れる電流を低減するように変更されることと;フィードバック回路であって、前記電源入力から前記電源スイッチ回路を通る電流の量を示す電流信号を提供することとを備え、前記電荷制御回路は、前記電流信号に基づき前記第1コンデンサを放電する、スイッチングレギュレータ。前記電荷制御回路は、基準電圧を受け取るように結合される第1端子、および第2端子を含む電流源と;第1電流端子、制御端子、および第2電流端子を含む第1トランジスタであって、前記第1電流端子は、前記電流源の前記第2端子に結合され、前記制御端子は、クロック信号を受取り、前記第2電流端子は、前記第1コンデンサの端子および前記放電検出器の前記入力の両方に結合されることと;第1電流端子、制御端子、および第2電流端子を含む第2トランジスタであって、前記第2トランジスタの前記第1電流端子は、前記第1トランジスタの前記第2電流端子に結合され、前記第2トランジスタの前記制御端子は、前記クロック信号を受取ることと;第1端子、制御端子、および第2端子を含む電流シンクであって、前記電流シンクの前記第1端子は、前記第2トランジスタの前記第2電流端子に結合され、前記電流シンクの前記制御端子は、前記電流信号を受け取るために前記フィードバック回路に結合され、前記電流シンクの前記第2端子は、供給電圧端子に結合されることとを備える、請求項1記載のスイッチングレギュレータ。前記第1コンデンサは、前記クロック信号の各サイクル中に充電および放電される、請求項2記載のスイッチングレギュレータ。前記放電検出器は、インバータを備え、前記所定レベルは、前記インバータのしきい値電圧に対応する電荷である、請求項1記載のスイッチングレギュレータ。前記電源スイッチ回路は、トランジスタを備え、前記トランジスタは、前記電源入力から電流を受取るように結合される第1電流端子と、前記スイッチング信号に応答する制御端子と、前記スイッチングレギュレータの出力端子に結合される第2電流端子とを有し、前記出力端子は、前記出力電圧を供給するためのものである、請求項1記載のスイッチングレギュレータ。前記フィードバック回路は、オペアンプを備え、前記オペアンプは、前記電源スイッチ回路に結合される第1入力と;前記電源入力から前記電源スイッチ回路を通る電流の量を示すセンス電流を受取る信号線に結合される第2入力と;前記第1コンデンサの放電レートを制御するために前記電荷制御回路に結合される出力端子とを含む、請求項1記載のスイッチングレギュレータ。前記スイッチングレギュレータはさらに、パルス幅変調コントローラを備え、前記パルス幅変調コントローラは、前記出力電圧を示す電圧信号を受取るように結合された入力と;デューティサイクルにおいてパルス幅変調信号を提供するように結合された出力とを含み、前記パルス幅変調信号の前記デューティサイクルは、前記電圧信号に基づき、前記スイッチング信号は、前記パルス幅変調信号に基づき、前記第1コンデンサが前記所定レベルまで放電されたことを示すときの前記制限信号は、前記スイッチング信号の前記デューティサイクルを、前記パルス幅変調信号の前記デューティサイクルによって制御されている値から、前記電源入力から前記電源スイッチ回路を通る前記電流を制限するために、より低いデューティサイクルに低減する、請求項1記載のスイッチングレギュレータ。前記スイッチングレギュレータはさらに、前記電荷制御回路に結合された第2コンデンサを備え、前記放電検出器は、前記第2コンデンサ上の電荷が所定レベルまで放電されたときを検出したことに応答して第2制限信号をアサートし、前記スイッチング信号の前記デューティサイクルは、前記第2コンデンサが前記所定レベルまで放電されたことを示す前記第2制限信号に基づき、前記電源入力から前記電源スイッチ回路を通じて流れる電流を低減するために変更される、請求項1記載のスイッチングレギュレータ。前記第1コンデンサおよび前記第2コンデンサは、前記スイッチング信号の連続するサイクル中に交互に充電および放電され、前記第1コンデンサは、前記第2コンデンサが充電されている間に放電され、前記第2コンデンサは、前記第1コンデンサが充電されている間に放電される、請求項8記載のスイッチングレギュレータ。スイッチングレギュレータであって、第1コンデンサと;第2コンデンサと;前記第1コンデンサに結合される第1端子、および前記第2コンデンサに結合される第2端子を含む電荷制御回路であって、前記電荷制御回路は、前記第1コンデンサおよび前記第2コンデンサを交互に充電および放電することと;前記第1コンデンサに結合される第1入力、および前記第2コンデンサに結合される第2入力を含む放電検出器であって、前記放電検出器は、前記第1コンデンサおよび前記第2コンデンサのうちの一方の上の電荷が所定レベルまで放電されたことを示す指示を提供することと;電源入力から電流を受取るように結合される電源スイッチ回路であって、前記電源スイッチ回路は、スイッチング信号のデューティサイクルに応じて決まる電圧レベルで出力電圧を供給するために、前記電源スイッチ回路の導電性を制御するための前記スイッチング信号を受取るように結合され、前記スイッチング信号の前記デューティサイクルは、前記第1コンデンサおよび前記第2コンデンサの一方の上の電荷が所定レベルまで放電されたことを示す前記指示に基づき、前記電源入力から前記電源スイッチ回路を通じて流れる電流を低減するように変更されることと;前記電源入力から前記電源スイッチ回路を通じて流れる電流の量に基づき、前記第1コンデンサおよび前記第2コンデンサの放電レートを制御するフィードバック回路とを備える、スイッチングレギュレータ。前記放電検出器は、前記第1コンデンサに結合される入力を含む第1インバータと、前記第2コンデンサに結合される入力を含む第2インバータとを備え、前記放電検出器は、前記第1コンデンサが前記第1インバータのしきい値電圧に対応するレベルまで放電したことに応答して、または前記第2コンデンサが前記第2インバータのしきい値電圧に対応するレベルまで放電したことに応答して、前記指示を提供する、請求項10記載のスイッチングレギュレータ。前記電荷制御回路は、基準電圧を受取るように結合される第1端子、および第2端子を含む電流源と;第1電流端子、制御端子、および第2電流端子を含む第1トランジスタであって、前記第1トランジスタの前記第1電流端子は、前記電流源の前記第2端子に結合され、前記第1トランジスタの前記制御端子は、第1クロック信号を受取り、前記第1トランジスタの前記第2電流端子は、前記第1コンデンサの端子および前記放電検出器の前記第1入力の両方に結合されることと;第1電流端子、制御端子、および第2電流端子を含む第2トランジスタであって、前記第2トランジスタの前記第1電流端子は、前記第1トランジスタの前記第2電流端子に結合され、前記第2トランジスタの前記制御端子は、前記第1クロック信号を受取ることと;第1電流端子、制御端子、および第2電流端子を含む第3トランジスタであって、前記第3トランジスタの前記第1電流端子は、前記電流源の前記第2端子に結合され、前記第3トランジスタの前記制御端子は、第2クロック信号を受取り、前記第3トランジスタの前記第2電流端子は、前記第2コンデンサの端子および前記放電検出器の第2入力の両方に結合されることと;第1電流端子、制御端子、および第2電流端子を含む第4トランジスタであって、前記第4トランジスタの前記第1電流端子は、前記第3トランジスタの前記第2電流端子に結合され、前記第4トランジスタの前記制御端子は、前記第2クロック信号を受け取るために結合され、前記第4トランジスタの前記第2電流端子は、前記第2トランジスタの前記第2電流端子に結合されることと;第1端子、制御端子、および第2端子を含む電流シンクであって、前記電流シンクの前記第1端子は、前記第2トランジスタの前記第2電流端子に結合され、前記電流シンクの前記制御端子は、電流信号を受取るために前記フィードバック回路に結合され、前記電流シンクの前記第2端子は、供給電圧端子に結合されることとを備える、請求項10記載のスイッチングレギュレータ。前記スイッチングレギュレータはさらに、前記出力電圧を示す電圧信号を受け取るように結合される入力、および、デューティサイクルにおいてパルス幅変調信号を提供するように結合される出力を含むパルス幅変調コントローラを備え、前記パルス幅変調信号の前記デューティサイクルは、前記電圧信号に基づき、前記スイッチング信号は、前記パルス幅変調信号に基づき、前記放電検出器が、前記第1コンデンサおよび前記第2コンデンサのうちの一方の上の電荷が所定レベルまで放電されたことを示す指示を提供するとき、前記スイッチング信号の前記デューティサイクルは、前記パルス幅変調信号の前記デューティサイクルによって制御されている値から、前記電源入力から前記電源スイッチ回路を通る前記電流を制限するためにより低いデューティサイクルに低減される、請求項10記載のスイッチングレギュレータ。前記スイッチングレギュレータはさらに、論理回路を備え、前記論理回路は、前記放電検出器から前記指示を受取るための第1入力と、前記パルス幅変調信号を受取るための第2入力とを備え、前記論理回路は、前記放電検出器が、前記第1コンデンサおよび前記第2コンデンサのうちの一方の上の電荷が所定レベルまで放電されたことを示すとき、低減されたデューティサイクルを有する、ゲーティングされたパルス幅変調信号を提供する出力を有する、請求項13記載のスイッチングレギュレータ。前記パルス幅変調信号は、第1周波数において提供され、前記第1コンデンサおよび前記第2コンデンサはそれぞれ、前記第1周波数の二分の一であるレートにおいて充電および放電される、請求項13記載のスイッチングレギュレータ。スイッチングレギュレータを動作させるための方法であって、前記方法は、クロック信号に応答して第1コンデンサを交互に充電および放電することと;前記クロック信号の各サイクル中に、前記第1コンデンサ上の電荷が所定レベルまで放電されたか否か検出することと;スイッチング信号を用いて前記スイッチングレギュレータの電源スイッチの導電性を制御することによって、前記スイッチングレギュレータの出力端子において出力電圧を提供することとを有し、前記スイッチング信号のデューティサイクルは、前記第1コンデンサが前記所定レベルまで放電されたことの検出に基づき、電源から前記電源スイッチを通じて流れる電流を低減するように変更され、前記第1コンデンサは、前記電源から前記電源スイッチを通じて流れる電流の量に応じて決まるレートで放電される、方法。前記方法はさらに、第2クロック信号に応答して第2コンデンサを交互に充電および放電することと;前記第2クロック信号の各サイクル中に、前記第2コンデンサ上の電荷が所定レベルまで放電されたか否か検出することとを有し、前記デューティサイクルは、前記第2コンデンサが前記所定レベルまで放電されたことの検出に基づき、前記電源から前記電源スイッチを通じて前記出力端子まで流れる電流を低減するように変更される、請求項16記載の方法。前記第1コンデンサを交互に充電および放電すること、ならびに、前記第2コンデンサを交互に充電および放電することは、前記第2コンデンサを充電しながら前記第1コンデンサを放電すること、および、前記第1コンデンサを充電しながら前記第2コンデンサを放電することを含む、請求項17記載の方法。前記方法はさらに、パルス幅変調信号を生成することであって、前記パルス幅変調信号のデューティサイクルは、前記出力電圧に基づくことと;前記パルス幅変調信号の前記デューティサイクルによって、前記スイッチング信号の前記デューティサイクルを制御することとを有し、前記スイッチング信号の前記デューティサイクルは、前記第1コンデンサが所定レベルまで放電されたことの検出に応答して、前記パルス幅変調信号の前記デューティサイクルによって制御されている値から低減される、請求項16記載の方法。前記クロック信号は、前記パルス幅変調信号の二分の一である周波数を有する、請求項19記載の方法。前記方法はさらに、前記電源から前記電源スイッチまで流れる前記電流を示す電流検知信号を生成することを有し、前記第1コンデンサの前記放電は、前記電流検知信号によって制御される、請求項16記載の方法。或る電源は、電源から引き込まれることができる電流の量に対して制限を有する場合がある。例えば、ユニバーサルシリアルバスUSBコネクタからバッテリを充電するシステムについて、引き込まれる電流の量は、特定の最大レベル、例えば、100mA、500mA、または950mA±5に制限されている場合がある。さらに、レギュレータに対する損傷を防止するためにレギュレータによって引き込まれる電流の量を制限することが望ましい場合がある。本明細書において記載されている場合、スイッチングレギュレータは、スイッチングレギュレータによって引き込まれる入力電流の量を制限する電流制限能力を含む。電流制限能力は、入力電流に応じて決まるレートで放電するコンデンサを用いて実装される。コンデンサの放電のレートに応じて、過電流条件の間にスイッチング信号のデューティサイクルが低減される。本発明は、添付の図面を参照することによってよりよく理解されることができ、その多数の目的、特徴、および利点が当業者に明らかとなる。異なる図面において同じ参照符号が使用されている場合、これは、別途記載しない限り、同一の項目であることを示す。図面は必ずしも原寸に比例して描かれてはいない。以下は、本発明を実施するための形態の詳細な説明を示す。本記載は本発明の例示であることが意図されており、限定として解釈されるべきではない。本明細書において記載されている場合、スイッチングレギュレータは、スイッチングレギュレータによって引き込まれる入力電流の量を制限する電流制限能力を含む。電流制限能力は、入力電流に応じて決まるレートで放電するコンデンサを用いて実現される。コンデンサの放電のレートに応じて、過電流条件の間にスイッチング信号のデューティサイクルが低減される。図1は、電流制限能力を有するスイッチングレギュレータの回路図である。図示されている実施形態において、スイッチングレギュレータ101は、DC電源からのDC電圧において入力電流を受け取るための電源入力端子Vinとラベリングされるを含む。一実施形態では、電源は、USBコネクタポートからのものであるが、他の実施形態では他のDC源からのものであってもよい。図示されている実施形態において、レギュレータ101は、電流センサ回路137であって、そのセンサからハイサイド電源スイッチ139へと流れだす電流Iinに比例する検知電流NIsenseを生成するための、電流センサ回路を含む。センサ回路137の実施形態は、図2に図示されている。しかしながら、センサ回路は、スイッチ139を通じて流れる電流を示す信号を生成するための他の構成を有してもよい。例えば、センス回路は、ハイサイドスイッチ139に並列なトランジスタであり得る。図示されている実施形態では、レギュレータ101は、ローサイド電源スイッチ141を含む。しかしながら、他の実施形態では、レギュレータ101は、スイッチ141の代わりにフライバックダイオードを含んでもよい。一実施形態では、スイッチ139および141はそれぞれ、PFETおよびNFETによって実装される。しかしながら、他の実施形態では、バイポーラトランジスタ、複数のトランジスタを有する電源スイッチ、または他のタイプのトランジスタのような、レギュレータをスイッチングするための他のタイプの電源スイッチが実装されてもよい。レギュレータ101は、エネルギーを蓄積して出力端子Voutにおいて平滑な調整出力電圧を提供するために、インダクタ153および平滑コンデンサ155を含む。負荷は、抵抗157によって表されている。一実施形態では、負荷は、充電器または他のタイプの電子デバイス、例えば、MP3プレーヤ、携帯電話、もしくはDC電力によって給電されるポータブルコンピュータであってもよい。レギュレータ101は、出力電圧に比例する、分圧器159からのフィードバック電圧VFBを受け取るパルス幅変調コントローラ135を含む。コントローラは、フィードバック電圧VFBを使用して、パルス幅変調信号PWMのデューティサイクルをセットする。一実施形態では、特定の出力電圧においてVoutを提供するために、パルス幅変調信号は、VFBに応じて決まるデューティサイクルにおいて高電圧レベル例えば、2.7Vと低電圧レベル例えば、0Vとの間で交互に切り替わる。非過電流条件電流Iinが特定の制限量よりも低いにあるとき、PWM信号は、電源スイッチ139および141の導電性を制御する。PWMが高電圧にあるとき、差動ドライバ回路133は、制御端子MOSFETのゲートに低電圧を提供してスイッチ139を導電性にし、制御端子に低電圧を提供してスイッチ141を非導電性にする。PWMが低電圧にあるとき、差動ドライバ回路133は、スイッチ139の制御端子に高電圧を提供してスイッチ139を非導電性にし、スイッチ141の制御端子に高電圧を提供してスイッチ141を導電性にする。Voutの電圧は、スイッチ139が導電性である時間量と非導電性である時間量との比によって決まる。一実施形態では、ドライバ回路133は、ドライバ回路133の入力信号の電圧振幅0~2.7Vを適切な範囲例えば、0~5.0Vに変換して電源スイッチ139および141を導電性および非導電性にするためのレベルシフト回路を含む。ドライバ回路の1つの例は、代理人整理番号RA48545ZCを有し、本願と共通の譲受人を有し、本願と同時に出願される、レベルシフタを有するゲートドライバを有する回路CIRCUITHAVINGGATEDRIVERSHAVINGALEVELSHIFTERと題する特許出願に見出すことができ、当該出願は参照によりその全体が本明細書に組み込まれる。一実施形態では、ドライバ回路133は、スイッチ139および141が同時に導電性にならないように構成される。一実施形態では、これは、スイッチ139の制御端子に提供される信号を、スイッチ141に制御信号を提供するドライバ回路133の回路部分に供給することによって、および、スイッチ141の制御端子に提供される信号を、スイッチ139に制御信号を提供するドライバ回路133の回路部分に供給することによって、達成される。これらのフィードバック信号は、スイッチ139および141のうちの一方のスイッチが、他方のスイッチが特定の期間にわたって非導電性でなるまでは導電性になることを妨げるために使用される。レギュレータ101は、過電流条件を検出するとともに、過電流条件が検出されるとスイッチ139が導電性である時間量と非導電性である時間量との比を低減するための回路を含む。図示されている実施形態において、この回路は検知電流NIsenseを利用して、比例するセンス電流Isenseを生成し、PWMサイクルの間にコンデンサ105および107を交互に放電する。コンデンサが過電流条件に起因してデューティサイクル中にしきい値を下回って放電する場合、放電検出器121は、ゲーティング信号を提供して、LPWM提供においてスイッチ139が導電性であることに対応するPWM信号の電圧状態をゲーティングする。一実施形態では、PWM信号の高電圧部分は、レギュレータ101が非過電流条件にある場合にスイッチ139が導電性である時間量を、決定する。しかしながら、他の実施形態では、PWM信号は、ゲーティングされた後に反転されてもよい。レギュレータ101は、電流センサ137から生成されるNIsenseに比例するIsenseを生成するためのオペアンプ143ならびにトランジスタ151および119を含む。オペアンプ143は、トランジスタ151を導電性に駆動し、それによって、トランジスタ151のドレインを通じて引き込まれる電流は、オペアンプ143の反転入力における電圧に等しい電圧を生成する。電流センサ回路137のパワートランジスタ図2参照の出力における電圧は、トランジスタ151を駆動するオペアンプ143の反転入力に、オペアンプ143の非反転入力上の電圧が反転入力に等しくなるまで印加される。トランジスタ151のドレインにおける電流NIsenseは、より大きな電流Iinのごく一部であり、これは、導電性であるときに電源スイッチ139を通じて流れる電流である。NIsenseのIinに対する比は、センストランジスタ例えば、図2における221および223のソース-ドレイン抵抗の、電流センサ回路137の使用可能なパワートランジスタ例えば、203,205,209、および211に対する関数である。Nの値は、トランジスタ151の幅の、トランジスタ119の幅に対する比に応じて決まる。一実施形態では、Nは10であるが、他の実施形態では他の比であってもよい。レギュレータ101は、コンデンサ105および107の充電および放電を制御する電荷制御回路103を含む。図示されている実施形態では、回路103は、コンデンサ105および107を充電するための基準電流Irefを提供する基準電流生成器109を含む。Irefの値は、例えば、一実施形態ではヒューズを飛ばすことによってVBiasの値を調整することによってトリミングされることができる。生成器109は、一実施形態では電源電圧VDDである基準電圧端子Vrefに接続される。コンデンサ105コンデンサC1は、スイッチ111図示されている実施形態ではPFETとして実装されているを導電性にすることと、スイッチ115図示されている実施形態ではNFETとして実装されているを非導電性にすることとによってIrefによって、充電される。コンデンサ105は、スイッチ115を導電性にしてスイッチ111を非導電性にすることによってIsenseによって、放電される。トランジスタ119は、電源端子接地端子に接続される電流電極を有する。トランジスタ119は、電流シンクとして動作する。コンデンサ107コンデンサC2は、スイッチ113図示されている実施形態ではPFETとして実装されているを導電性にすることと、スイッチ117図示されている実施形態ではNFETとして実装されているを非導電性にすることとによってIrefによって、充電される。コンデンサ107は、スイッチ117を導電性にしてスイッチ113を非導電性にすることによってIsenseによって、放電される。スイッチ113および117の導電性は、信号Sによって制御され、スイッチ111および115の導電性は、信号Sの反転信号SBによって制御される。信号SおよびSBはスイッチコントローラ129によって提供される。一実施形態では、信号SおよびSBは、PWM信号の1/2の周波数を有する方形波クロック信号である。レギュレータ101は、放電検出器121を含む。放電検出器121は、コンデンサ105および107が特定のレベルを下回って放電されたか否か検出し、それに応答して、Limit信号を提供して信号LPWMにおいてPWM信号のデューティサイクルのオン時間をゲーティングする。これはまた、それぞれのPWMサイクルの終了までいずれかのコンデンサのさらなる放電を停止する。図示されている実施形態において、特定の放電レベルは、インバータ123および125のしきい値電圧の電圧に対応する。検出器121は、その出力においてLimit信号を提供するNORゲート127も含む。Limit信号は、NANDゲート131に提供され、信号LPWMにおいてPWM信号の導電電圧状態をゲーティングして、過電流条件に起因するデューティサイクルを低減する。ドライバ回路133は、LPWM信号によってスイッチ139および141の導電性を制御する。セルセレクタ147は、セルセンサ回路137においてイネーブルされるべきセルの数を制御するK信号を、提供する。一実施形態では、セレクタ147は、K信号値を提供するために、0~1.5ボルト間で変動する電圧信号を0-5.0ボルト間で変動する信号にするレベルシフタを含む。図2は、電流センサ回路図137の一実施形態の回路図である。センサ回路137は、電源スイッチ139に提供される電流Iinに比例するセンス電流NIsenseを、提供する。電流センサ回路137は、パワートランジスタ203、205、209、および211ならびにセンストランジスタ221および223を含む。これらのトランジスタは、NIsenseがIinよりも大幅に低いが、特定の精度のものである比にあるようにサイジングおよび配列される。NIsenseのIinに対する比は、回路137においてイネーブルされるセルの数に応じて決まる。図示されている実施形態では、レギュレータ101は、バックレギュレータ構成を有する。しかしながら他の実施形態では、レギュレータは、ブーストレギュレータ構成のような他のスイッチングレギュレータ構成を有してもよい。例えば、同期ブースト構成の一実施形態では、センストランジスタは、センス電流を提供するためにハイサイド電源スイッチを通じて流れる電流を、小さい比においてミラーリングするように、配置されてもよい。図示されている実施形態では、センサ回路137は、セルセレクタ147図1参照から受け取られる選択信号K1およびK2に応じてイネーブルまたはディセーブルされることができる2つの切替可能なセルを有する。一実施形態では、選択信号は、レジスタ図示せずから受け取られる電流セレクタ信号によって制御される。一実施形態では、電流セレクタ信号は、デバイスを制御するプロセッサなどによって、電子デバイスの動作中に変更されることになる。他の実施形態では、これは製造中に例えば、ヒューズによって配線接続またはセットされてもよい。一実施形態では、回路137によってイネーブルされるセルの数は、レギュレータ101によって引き込まれる入力電流のその量を制限する。図示されている実施形態では、各セル201、207は、並列に構成される2つのパワートランジスタを含む。例えば、セル207K1信号によって制御されるは、パワートランジスタ203および205を含む。セル207K2信号によって制御されるは、パワートランジスタ209および211を含む。K1およびK2信号の両方をアサートすることによって、その回路において両方のセルは、イネーブルされる。K1のみがアサートされる場合、セル201のみがイネーブルされる。NIsenseのIinに対する比は、イネーブルされるセル201、207の数に関連して変化する。イネーブルされるセルがより多くなることは、より多くの数のパワートランジスタが導電性になることを意味し、それによって、パワートランジスタにわたる電圧降下が低減する。したがって、より多くのセルがイネーブルされることによって、より多くの電流Iinが、同じ量の基準電流NIsenseを生成するために必要とされる。過電流条件が例えば100マイクロアンペアである特定の値であるNIsenseに等しくなる場合、1つのみのセルがイネーブルされる場合の2倍に当たるIin電流をとることになる。Ilin電流は、2つのセルがイネーブルされることによってパワートランジスタにわたる二分の一の抵抗によって、NIsenseの値を生成する。したがって、過電流条件を生成する入力電流は、特定数のセルを選択的にイネーブルすることによって調整されることができる。したがって、イネーブルされるセルの数は、過電流値を制御する。一実施形態において、すべてのセルがイネーブルされたとすると、NIsenseのIinに対する比は1:12,000となり、一方で半分のセルのみがイネーブルされたとすると、比は1:6,000となるであろう。しかしながら、他の実施形態においては、他の比が実行されてもよい。NIsenseのIinに対する比は、トランジスタ221および223の幅の、パワートランジスタ203、205、209および211の幅に対する比によっても影響を受ける。一実施形態では、各センストランジスタ221および223の幅は、パワートランジスタの各々の幅よりも大幅にせまい。一実施形態では、パワートランジスタの均等な幅は、190μmであり、センストランジスタの均等な幅は、38μmである。パワートランジスタのための並列デバイスの組合せおよびセンストランジスタのための直列デバイスの組合せによって、9500に等しい、パワートランジスタセンストランジスタに対するW/Lの比が、達成される。この結果として、パワートランジスタIin電流が950mAであるとき、NIsenseトランジスタ電流は、100μAになる。図示されている実施形態では、センストランジスタ221および223の制御端子FETのゲートは接地に連結されている。しかしながら他の実施形態では、これら制御端子は、センストランジスタを選択的に非導電性にして回路の過電流制限能力をディセーブルし得るスイッチに連結されてもよい。図2において、各々2つのパワートランジスタを有する、パワートランジスタの2つのセル201および207が図示されているが、他の実施形態は異なる数のセルおよびセル当たりに異なる数のパワートランジスタを有してもよい。例えば、一実施形態は、各セルが4つのパワートランジスタを有する、複数のパワートランジスタから成る24個のセルを含んでもよい。一実施形態では、異なるセルは、他のセルとは異なる数のパワートランジスタを有してもよい。他の実施形態は、異なる数のセンストランジスタを含んでもよい。例えば、一実施形態は、直列の192個のセンストランジスタを含んでもよい。一実施形態では、センストランジスタの幅の長さに対する比は、パワートランジスタの幅の長さに対する比よりも小さい。一実施形態では、電流センサ回路137のトランジスタは、レギュレータ101が実装される集積回路内の多数のゲートにおいて実装される。図3は、過電流条件におけるレギュレータ101の動作を示すタイミング図である。図3は、S、SB、PWM、Limit、およびLPWM信号を、コンデンサC1の電圧であるVC1実線で示すおよびコンデンサC2の電圧であるVC2破線で示すとともに示す。図示されている実施形態では、コンデンサC1105およびC2107は、SおよびSB信号によって制御されるような、PWM信号の交互のサイクルにおいて充電および放電される。例えば、C1がサイクル1において充電されているとき、C2は、放電されている。サイクル2では、C1が放電されており、C2は、充電されている。コンデンサC1は、SB信号がローであるときにはIref電流によって充電され、SBがハイであるときにはIsense電流によって放電される。コンデンサC2は、S信号がローであるときにはIref電流によって充電され、S信号がハイであるときにはIsense電流によって放電される。SおよびSBは、互いに反転信号である。コンデンサC1またはC2が放電されているPWMサイクルの間、サイクルの終了前にコンデンサの電荷に対応する電圧VC1またはVC2が下限それぞれ、インバータ123または125のしきい値電圧に達する場合、Limit信号は、低電圧状態に遷移する。Limit信号が低電圧状態に遷移することによって、LPWM信号は、低電圧状態スイッチ139に関する非導電状態になる。例えば図3において、VC1が時刻TT2において下限に達しており、それによってLimit信号は、低電圧レベルに遷移している。Limit信号が低電圧状態に遷移することによってNANDゲート131を通じて、LPWM信号は、低電圧に移行する。Limit信号はPWM信号電源スイッチ139が導電性であることに対応するのオン時間図3においてDとして示されているの終了前にローに移行するため、LPWM信号は、PWM信号のオン時間Dよりも短いオン時間D’を有する。したがって、過電流条件の間、サイクル中の電源スイッチ139が導電性である時間は、PWM信号のオン時間DからLPWM信号のオン時間D’へと低減される。したがって過電流条件の間、PWMサイクル中のスイッチ139が導電性である時間は、DC電源から受取られる電流の量を低減するために、スイッチ139を制御する信号のデューティサイクルを低減することによって、低減される。コンデンサC1またはC2の電圧が下限に達すると、LPWM信号がローに移行し、それによってスイッチ139が非導電性になるため、コンデンサの放電は、停止する。これが発生すると、Iinと、NIsenseと、対応して、トランジスタ119を通じて流れるIsenseとが0になり、これによってコンデンサの放電は、停止する。図3に示されているように、LIMIT信号がローに移行することによって、スイッチ139がオフになり、残りのクロックサイクルの間に入力からの電流の消費は、停止する。定常状態条件では、各PWMサイクルにおいて、各コンデンサ105、107に送達される電荷は、Q=IrefTclkである。式中Tclkは、クロックサイクルの持続時間であり、各コンデンサから消費される電荷は、IsenseD’である。これらの量は、定常状態動作においては等しい。Isenseはスイッチ139における瞬間電流に比例するため、各サイクルにおいてスイッチ139を通過する電荷の総量は、調整され、それゆえ、入力から消費される平均電流は、調整される。図3に示されているように、スイッチ139を通る電流の量が大きくなるほど、コンデンサC1またはC2の放電は速くなり、したがって過電流条件の間にスイッチ139の導電性を制御する信号のデューティサイクルは、より多く低減される。図4は、非過電流条件におけるレギュレータ101の動作を示すタイミング図である。非過電流条件において、Isenseは、PWMサイクル期間中にコンデンサC1またはC2のいずれかを下限まで放電してLimit信号が低電圧状態に移行するようにするほど十分には、大きくない。したがって、Limit信号は、決して低電圧状態に移行しない。Limit信号が決して低電圧状態に移行しないため、LPWM信号は、PWM信号によって制御される。したがって、PWM信号のオン時間Dは、LPWM信号のオン時間D’に等しく、電流は、制限されない。図4において、VC1およびVC2は、それぞれコンデンサC1およびC2の容量を充電することによって、および、Irefの供給から利用可能な電圧によって、上側の量に制限される。或る実施形態では、その放電のレートが入力電流に応じて決まるコンデンサを利用する電流制限能力を有するスイッチングレギュレータを提供することによって、過電流条件がどれだけ重大かに基づく、スイッチングレギュレータに提供される入力電流の低減を、可能にする。過電流条件が大きくなるほど、デューティサイクルが低減される量も大きくなる。さらに、或る実施形態では、入力電流を制御するために電源スイッチのデューティサイクルを低減することは、電流を低減するためにその抵抗が増大される直列電流制限デバイスとは反対に、電流を制限するよりエネルギー効率的な方法を可能にする。さらに、或る実施形態では、PWM信号をゲーティングするための回路を使用することによって、生成されるPWM信号のデューティサイクルを低減する回路とは反対に、PWM信号の生成をより効率的かつ単純にすることを可能にする。さらに、或る実施形態では、コンデンサの放電に基づき過電流条件を測定することによって、瞬間的な電流の測定とは反対に、経時的な電流の積分に基づき過電流条件が求められることを可能にする。さらに、或る実施形態では、経時的な電流の積分に基づきデューティサイクルを制限することによって、より良好な安定性特性を有するフィードバック制御ループを可能にする。一実施形態は、比較機能のために3つの単純な論理ゲートを使用することを可能にする。また、或る実施形態では、正確な比較電圧は必要とされない場合がある。図示されている実施形態では、過電流検出は、1つおきのPWMサイクルにおいて交互に充電および放電される2つのコンデンサを使用して実行された。しかしながら、他の実施形態では、異なる数のコンデンサが、過電流保護のために使用されてもよい。例えば、1つのコンデンサが、過電流条件検出に使用されてもよい。1コンデンサ検出回路の1つの例では、スイッチ139を制御する信号のデューティサイクルは、1つおきのPWMサイクルにおいてLimit信号によって制限される。1コンデンサ検出回路の別の例では、クロック信号例えば、Sは、PWM信号の周波数にある。このような実施形態では、Irefは、クロックサイクルの第1部分の間にコンデンサを迅速に充電するように、サイジングされ得る。さらに、クロック信号のデューティサイクルは、クロック状態の充電がクロック状態の放電と比較して相対的に短いように、変更され得る。或る実施形態では、2コンデンサシステムは、Irefのより単純な制御を可能にし、デューティサイクル信号の時間の一切のさらなる再分割を追加する必要性を回避することができる。一実施形態では、スイッチングレギュレータは、コンデンサと、コンデンサに結合される電荷制御回路を含む。電荷制御回路は、コンデンサを充電および放電する。スイッチングレギュレータは、コンデンサに結合される入力を含む放電検出器を含む。放電検出器は、コンデンサ上の電荷が所定レベルまで放電されたときを検出したことに応答し、制限信号をアサートする。スイッチングレギュレータは、スイッチングレギュレータの電源入力から電流を受け取るように結合される電源スイッチ回路を、含む。電源スイッチ回路は、スイッチング信号のデューティサイクルに応じて決まる電圧レベルで出力電圧を供給するために、電源スイッチ回路の導電性を制御するためのスイッチング信号を受け取るように結合される。スイッチング信号のデューティサイクルは、コンデンサが所定レベルまで放電されたことを示す制限信号に基づき、電源入力から電源スイッチ回路を通じて流れる電流を低減するように変更される。スイッチング回路は、フィードバック回路を含み、フィードバック回路は、電源入力から電源スイッチ回路を通る電流の量を示す電流信号を、提供する。電荷制御回路は、電流信号に基づきコンデンサを放電する。別の実施形態では、スイッチングレギュレータは、第1コンデンサと、第2コンデンサと、電荷制御回路とを含み、電荷制御回路は、第1コンデンサに結合される第1端子と、第2コンデンサに結合される第2端子とを含む。電荷制御回路は、第1コンデンサおよび第2コンデンサを交互に充電および放電する。スイッチングレギュレータは、放電検出器を含み、放電検出器は、第1コンデンサに結合される第1入力と、第2コンデンサに結合される第2入力とを含む。放電検出器は、第1コンデンサおよび第2コンデンサのうちの一方の上の電荷が所定レベルまで放電されたことを示す指示を、提供する。スイッチングレギュレータは、電源入力から電流を受け取るように結合される電源スイッチ回路を、含む。電源スイッチ回路は、スイッチング信号のデューティサイクルに応じて決まる電圧レベルで出力電圧を供給するために、電源スイッチ回路の導電性を制御するためのスイッチング信号を受取るように、結合される。スイッチング信号のデューティサイクルは、第1コンデンサおよび第2コンデンサの一方の上の電荷が所定レベルまで放電されたことを示す指示に基づき、電源入力から電源スイッチ回路を通じて流れる電流を低減するように、変更される。スイッチングレギュレータは、電源入力から電源スイッチ回路を通じて流れる電流の量に基づき第1コンデンサおよび第2コンデンサの放電レートを制御するためのフィードバック回路を含む。別の実施形態では、スイッチングレギュレータを操作するための方法は、クロック信号に応答してコンデンサを交互に充電および放電することと、クロック信号の各サイクル中に、コンデンサ上の電荷が所定レベルまで放電されたか否か検出することとを含む。方法は、スイッチングレギュレータの出力端子において出力電圧を提供するために、スイッチング信号を用いてスイッチングレギュレータの電源スイッチの導電性を制御することを含む。スイッチング信号のデューティサイクルは、コンデンサが所定レベルまで放電されたことの検出に基づき、電源から電源スイッチを通じて流れる電流を低減するように変更される。コンデンサは、電源から電源スイッチを通じて流れる電流の量に応じて決まるレートにおいて放電される。本発明の特定の実施形態が図示および説明されてきたが、本明細書における教示に基づき、本発明およびそのより広い態様から逸脱することなくさらなる変更および修正を為すことができることが当業者には認識されよう、したがって添付の特許請求の範囲はそれらの範囲内において、本発明の真の主旨および範囲内にあるものとしてすべてのこのような変更および修正を包含するものとする。"