半導体基板の内部に不純物イオン接合領域を形成するステップと、前記不純物イオン接合領域が形成された半導体基板にエッチングを行ってトレンチを形成し、前記エッチングは、前記不純物イオン接合領域の一部が除去されるようにして、前記不純物イオン接合領域のうち、除去されずに残っている領域が前記トレンチの一側下部に露出して埋め込みビットライン接合領域として機能するように行うステップと、を含むことを特徴とする垂直型トランジスタの不純物領域の形成方法。前記不純物イオン接合領域を形成するステップが、前記半導体基板に対するイオン注入を利用して行われることを特徴とする請求項1に記載の垂直型トランジスタの不純物領域の形成方法。前記不純物イオン接合領域を形成するステップが、前記半導体基板に対するイオン注入を行うステップと、前記イオン注入がなされた半導体基板上に前記半導体基板と同じ物質膜を形成するステップと、を含むことを特徴とする請求項1に記載の垂直型トランジスタの不純物領域の形成方法。前記物質膜を形成するステップが、エピタキシャル成長方法を利用して行われることを特徴とする請求項3に記載の垂直型トランジスタの不純物領域の形成方法。アクティブ領域が形成される第1の領域及びトレンチが形成される第2の領域を有する半導体基板を用意するステップと、前記第1の領域及び第2の領域の境界を中心として前記第1の領域及び第2の領域の両方向に広がった不純物イオン接合領域を前記半導体基板の下部に形成するステップと、前記第2の領域に対するエッチングにより前記第1の領域の側面を露出させるトレンチを形成して、上部に突出しつつ、下部には埋め込みビットライン接合領域が配置されるアクティブ領域を限定し、前記エッチングは、前記第2の領域の不純物イオン接合領域が除去されるようにして、前記第1の領域で残っている不純物イオン接合領域が前記トレンチ内で露出する埋め込まれたビットライン接合領域として機能するように行うステップと、を含むことを特徴とする垂直型トランジスタの不純物領域の形成方法。前記不純物イオン接合領域を形成するステップが、前記半導体基板上に第1のマスク膜パターンを形成するステップと、前記第1のマスク膜パターンをイオン注入バッファ膜としたイオン注入を行って、前記半導体基板の下部に不純物イオン接合領域を形成するステップと、前記第1のマスク膜パターンを除去するステップと、を含むことを特徴とする請求項5に記載の垂直型トランジスタの不純物領域の形成方法。前記第1のマスク膜パターンが、前記第1の領域及び第2の領域の境界を中心として前記第1の領域及び第2の領域の両方向に延長される開口部を有することを特徴とする請求項6に記載の垂直型トランジスタの不純物領域の形成方法。前記第1のマスク膜パターンが、ナイトライド膜で形成されることを特徴とする請求項6に記載の垂直型トランジスタの不純物領域の形成方法。前記第1のマスク膜パターンが、オキサイド膜とナイトライド膜とが積層される構造で形成されることを特徴とする請求項6に記載の垂直型トランジスタの不純物領域の形成方法。前記イオン注入が、100KeV~400KeVの注入エネルギーで前記半導体基板の表面から500Å~2000Åの下に前記不純物イオン接合領域が形成されるように行われることを特徴とする請求項6に記載の垂直型トランジスタの不純物領域の形成方法。前記トレンチを形成するステップが、前記半導体基板上に前記半導体基板の第1の領域を覆い、前記第2の領域を露出させる開口部を有する第2のマスク膜パターンを形成するステップと、前記第2のマスク膜パターンをエッチングマスクとしたエッチングにより、前記第2の領域をエッチングして前記トレンチを形成するステップと、を含むことを特徴とする請求項6に記載の垂直型トランジスタの不純物領域の形成方法。前記第2のマスク膜パターンが、ナイトライド膜で形成されることを特徴とする請求項11に記載の垂直型トランジスタの不純物領域の形成方法。前記第2のマスク膜パターンが、前記第1のマスク膜パターンの形成時に用いたフォトマスクを水平方向に移動させた状態で行う露光工程を利用して形成されることを特徴とする請求項11に記載の垂直型トランジスタの不純物領域の形成方法。前記トレンチを形成した後、前記埋め込みビットライン接合領域の上部に前記埋め込みビットライン接合領域の導電型と反対導電型の不純物イオンを注入する工程を行うステップをさらに含むことを特徴とする請求項5に記載の垂直型トランジスタの不純物領域の形成方法。第1の領域及び第2の領域を有する半導体基板を用意するステップと、前記半導体基板上に前記第1の領域及び第2の領域の境界を中心として前記第1の領域及び第2の領域の両方向に延長された第1のマスク膜パターンを形成するステップと、前記第1のマスク膜パターンをエッチングマスクとしたエッチングにより第1のトレンチを形成するステップと、前記第1のマスク膜パターンをイオン注入バッファ膜としたイオン注入により、前記第1の領域及び第2の領域の境界を中心として前記第1の領域及び第2の領域の両方向に広がった不純物イオン接合領域を前記第1のトレンチの底の半導体基板に形成するステップと、前記第1のトレンチを前記半導体基板と同じ物質膜で埋めるステップと、前記第1のマスク膜パターンを除去するステップと、前記半導体基板の第2の領域を露出させる開口部を有する第2のマスク膜パターンを形成するステップと、前記第2のマスク膜パターンをエッチングマスクとした前記第2の領域に対するエッチングにより前記第1の領域の側面を露出させる第2のトレンチを形成して、上部に突出しつつ、下部には埋め込まれたビットライン接合領域が配置されるアクティブ領域を限定し、前記エッチングは、前記第2の領域の不純物イオン接合領域が除去されるようにして、前記第1の領域で残っている不純物イオン接合領域が前記第2のトレンチ内で露出する埋め込まれたビットライン接合領域として機能するように行うステップと、を含むことを特徴とする垂直型トランジスタの不純物領域の形成方法。前記第1のトレンチを前記半導体基板と同じ物質膜で埋めるステップが、エピタキシャル成長方法を利用して行われることを特徴とする請求項15に記載の垂直型トランジスタの不純物領域の形成方法。前記第1のマスク膜パターンが、ナイトライド膜で形成されることを特徴とする請求項16に記載の垂直型トランジスタの不純物領域の形成方法。前記第1のマスク膜パターンが、オキサイド膜とナイトライド膜とが積層される構造で形成されることを特徴とする請求項16に記載の垂直型トランジスタの不純物領域の形成方法。前記第2のマスク膜パターンが、ナイトライド膜で形成されることを特徴とする請求項16に記載の垂直型トランジスタの不純物領域の形成方法。前記第2のマスク膜パターンが、前記第1のマスク膜パターンの形成時に用いたフォトマスクを水平方向に移動させた状態で行う露光工程を利用して形成されることを特徴とする請求項16に記載の垂直型トランジスタの不純物領域の形成方法。第1の領域及び第2の領域を有する半導体基板を用意するステップと、前記半導体基板に対するイオン注入を行って、前記半導体基板に不純物領域注入領域を形成するステップと、前記不純物領域注入領域が形成された半導体基板上に前記半導体基板と同じ物質膜を形成するステップと、前記第2の領域の物質膜に対するエッチングにより前記第1の領域の物質膜側面を露出させるトレンチを形成して、上部に突出しつつ、下部には埋め込まれたビットライン接合領域が配置されるアクティブ領域を限定し、前記エッチングは、前記第2の領域の不純物イオン接合領域が除去されるようにして、前記第1の領域で残っている不純物イオン接合領域が前記トレンチ内で露出する埋め込まれたビットライン接合領域として機能するように行うステップと、を含むことを特徴とする垂直型トランジスタの不純物領域の形成方法。前記不純物領域注入領域を形成するステップが、前記半導体基板上に第1のマスク膜パターンを形成するステップと、前記第1のマスク膜パターンをイオン注入バッファ膜としたイオン注入を行って、前記半導体基板に不純物イオン接合領域を形成するステップと、前記第1のマスク膜パターンを除去するステップと、を含むことを特徴とする請求項21に記載の垂直型トランジスタの不純物領域の形成方法。前記第1のマスク膜パターンが、前記第1の領域及び第2の領域の境界を中心として前記第1の領域及び第2の領域の両方向に延長される開口部を有することを特徴とする請求項22に記載の垂直型トランジスタの不純物領域の形成方法。前記第1のマスク膜パターンが、ナイトライド膜で形成されることを特徴とする請求項22に記載の垂直型トランジスタの不純物領域の形成方法。前記第1のマスク膜パターンが、オキサイド膜とナイトライド膜とが積層される構造で形成されることを特徴とする請求項22に記載の垂直型トランジスタの不純物領域の形成方法。前記トレンチを形成するステップが、前記半導体基板上に前記半導体基板の第2の領域を露出させる開口部を有する第2のマスク膜パターンを形成するステップと、前記第2のマスク膜パターンをエッチングマスクとしたエッチングにより、前記第2の領域をエッチングして前記トレンチを形成するステップと、を含むことを特徴とする請求項22に記載の垂直型トランジスタの不純物領域の形成方法。前記第2のマスク膜パターンが、ナイトライド膜で形成されることを特徴とする請求項26に記載の垂直型トランジスタの不純物領域の形成方法。前記第2のマスク膜パターンが、前記第1のマスク膜パターンの形成時に用いたフォトマスクを水平方向に移動させた状態で行う露光工程を利用して形成されることを特徴とする請求項27に記載の垂直型トランジスタの不純物領域の形成方法。前記物質膜が、エピタキシャル成長方法を利用して形成されることを特徴とする請求項22に記載の垂直型トランジスタの不純物領域の形成方法。半導体基板に対するイオン注入を行って、前記半導体基板の下部に不純物イオン接合領域を形成するステップと、前記半導体基板に対するエッチングによりトレンチを形成し、前記エッチングは、前記不純物イオン接合領域の一部が除去されるようにして、前記不純物イオン接合領域のうち、除去されずに残っている領域が前記トレンチ下部で露出して埋め込みビットライン接合領域として機能するように行うステップと、前記埋め込みビットライン接合領域に接触されるように、前記トレンチ下部に絶縁膜を介在して埋め込みビットラインを形成するステップと、を含むことを特徴とする垂直型トランジスタの製造方法。前記不純物イオン接合領域を形成するステップが、アクティブ領域が形成される第1の領域及びトレンチが形成される第2の領域を有する半導体基板を用意するステップと、前記半導体基板上に第1のマスク膜パターンを形成するステップと、前記第1のマスク膜パターンをイオン注入バッファ膜としたイオン注入を行って、前記半導体基板の下部に不純物イオン接合領域を形成するステップと、前記第1のマスク膜パターンを除去するステップと、を含むことを特徴とする請求項30に記載の垂直型トランジスタの製造方法。前記トレンチを形成するステップが、前記半導体基板上に前記半導体基板の第2の領域を露出させる開口部を有する第2のマスク膜パターンを形成するステップと、前記第2のマスク膜パターンをエッチングマスクとしたエッチングにより、前記第2の領域をエッチングして前記トレンチを形成するステップと、を含むことを特徴とする請求項31に記載の垂直型トランジスタの製造方法。前記第2のマスク膜パターンが、前記第1のマスク膜パターンの形成時に用いたフォトマスクを水平方向に移動させた状態で行う露光工程を利用して形成されることを特徴とする請求項32に記載の垂直型トランジスタの製造方法。前記不純物イオン接合領域を形成するステップが、第1の領域及び第2の領域を有する半導体基板を用意するステップと、前記半導体基板上に前記第1の領域及び第2の領域の境界を中心として前記第1の領域及び第2の領域の両方向に延長された第1のマスク膜パターンを形成するステップと、前記第1のマスク膜パターンをエッチングマスクとしたエッチングにより第1のトレンチを形成するステップと、前記第1のマスク膜パターンをイオン注入バッファ膜としたイオン注入により、前記第1の領域及び第2の領域の境界を中心として前記第1の領域及び第2の領域の両方向に広がった不純物イオン接合領域を前記第1のトレンチの底の半導体基板に形成するステップと、前記第1のトレンチを前記半導体基板と同じ物質膜で埋めるステップと、前記第1のマスク膜パターンを除去するステップと、を含むことを特徴とする請求項30に記載の垂直型トランジスタの製造方法。前記第1のトレンチを前記半導体基板と同じ物質膜で埋めるステップが、エピタキシャル成長方法を利用して行われることを特徴とする請求項34に記載の垂直型トランジスタの製造方法。前記トレンチを形成するステップが、前記半導体基板の第2の領域を露出させる開口部を有する第2のマスク膜パターンを形成するステップと、前記第2のマスク膜パターンをエッチングマスクとした前記第2の領域に対するエッチングにより前記第1の領域の側面を露出させるトレンチを形成して、上部に突出しつつ、下部には埋め込まれたビットライン接合領域が配置されるアクティブ領域を限定し、前記エッチングは、前記第2の領域の不純物イオン接合領域が除去されるようにして、前記第1の領域で残っている不純物イオン接合領域が前記トレンチ内で露出する埋め込まれたビットライン接合領域として機能するように行うステップと、を含むことを特徴とする請求項34に記載の垂直型トランジスタの製造方法。前記第2のマスク膜パターンが、前記第1のマスク膜パターンの形成時に用いたフォトマスクを水平方向に移動させた状態で行う露光工程を利用して形成されることを特徴とする請求項36に記載の垂直型トランジスタの製造方法。前記不純物イオン接合領域を形成するステップが、第1の領域及び第2の領域を有する半導体基板を用意するステップと、前記半導体基板上に第1のマスク膜パターンを形成するステップと、前記第1のマスク膜パターンをイオン注入バッファ膜としたイオン注入を行って、前記半導体基板に不純物イオン接合領域を形成するステップと、前記第1のマスク膜パターンを除去するステップと、前記不純物領域注入領域が形成された半導体基板上に前記半導体基板と同じ物質膜を形成するステップと、を含むことを特徴とする請求項30に記載の垂直型トランジスタの製造方法。前記物質膜が、エピタキシャル成長方法を利用して形成されることを特徴とする請求項38に記載の垂直型トランジスタの製造方法。前記トレンチを形成するステップが、前記半導体基板上に前記半導体基板の第2の領域を露出させる開口部を有する第2のマスク膜パターンを形成するステップと、前記第2のマスク膜パターンをエッチングマスクとしたエッチングにより、前記第2の領域をエッチングして前記トレンチを形成するステップと、を含むことを特徴とする請求項38に記載の垂直型トランジスタの製造方法。前記第2のマスク膜パターンが、前記第1のマスク膜パターンの形成時に用いたフォトマスクを水平方向に移動させた状態で行う露光工程を利用して形成されることを特徴とする請求項40に記載の垂直型トランジスタの製造方法。前記埋め込みビットラインを形成するステップが、前記トレンチ側壁及び底に第1のライナー膜を形成するステップと、前記第1のライナー膜が形成されたトレンチの底に第1の犠牲膜を形成するステップと、前記第1のライナー膜及び第1の犠牲膜に対する異方性エッチングを行って、前記スペーサ形態の第1のライナー膜及びリセスされた第1の犠牲膜を形成するステップと、前記スペーサ形態の第1のライナー膜上に第2のライナー膜を形成するステップと、前記第2のライナー膜上に第3のライナー膜を形成するステップと、前記第3のライナー膜及び下部のリセスされた第1の犠牲膜によって限定されるトレンチ内部を第2の犠牲膜で埋めるステップと、前記第2の犠牲膜の一側面にある第3のライナー膜の表面を選択的に露出させるステップと、前記露出した第3のライナー膜を除去して、前記埋め込みビットライン接合領域上の第1のライナーを露出させるステップと、前記埋め込みビットライン接合領域上の第1のライナーを除去して、前記埋め込みビットライン接合領域を露出させるステップと、前記第1の犠牲膜を除去し、前記埋め込みビットライン接合領域に接触されるように、前記トレンチ下部に埋め込みビットラインを形成するステップと、を含むことを特徴とする請求項30に記載の垂直型トランジスタの製造方法。本発明は、上記のような従来技術の問題を解決するために提案されたものであって、その目的は、位置及び不純物濃度を精密に制御できるようにする垂直型トランジスタの不純物領域の形成方法及びこれを利用する垂直型トランジスタの製造方法を提供することにある。そこで、上記の目的を達成するための本発明に係る垂直型トランジスタの不純物領域の形成方法は、半導体基板の内部に不純物イオン接合領域を形成するステップと、不純物イオン接合領域が形成された半導体基板にエッチングを行ってトレンチを形成し、エッチングは、不純物イオン接合領域の一部が除去されるようにして、不純物イオン接合領域のうち、除去されずに残っている領域がトレンチの一側下部に露出して埋め込みビットライン接合領域として機能するように行うステップと、を含む。一例において、前記不純物イオン接合領域を形成するステップは、半導体基板に対するイオン注入を利用して行う。一例において、前記不純物イオン接合領域を形成するステップは、半導体基板に対するイオン注入を行うステップと、イオン注入がなされた半導体基板上に半導体基板と同じ物質膜を形成するステップとを含む。この場合、物質膜を形成するステップは、エピタキシャル成長方法を利用して行うことができる。また、上記の目的を達成するための本発明に係る垂直型トランジスタの不純物領域の形成方法は、アクティブ領域が形成される第1の領域及びトレンチが形成される第2の領域を有する半導体基板を用意するステップと、第1の領域及び第2の領域の境界を中心として第1の領域及び第2の領域の両方向に広がった不純物イオン接合領域を半導体基板の下部に形成するステップと、第2の領域に対するエッチングにより第1の領域の側面を露出させるトレンチを形成して、上部に突出しつつ、下部には埋め込みビットライン接合領域が配置されるアクティブ領域を限定し、エッチングは、第2の領域の不純物イオン接合領域が除去されるようにして、第1の領域で残っている不純物イオン接合領域がトレンチ内で露出する埋め込まれたビットライン接合領域として機能するように行うステップと、を含む。また、上記の目的を達成するための本発明に係る垂直型トランジスタの不純物領域の形成方法は、第1の領域及び第2の領域を有する半導体基板を用意するステップと、半導体基板上に第1の領域及び第2の領域の境界を中心として第1の領域及び第2の領域の両方向に延長された第1のマスク膜パターンを形成するステップと、第1のマスク膜パターンをエッチングマスクとしたエッチングで第1のトレンチを形成するステップと、第1のマスク膜パターンをイオン注入バッファ膜としたイオン注入で第1の領域及び第2の領域の境界を中心として第1の領域及び第2の領域の両方向に広がった不純物イオン接合領域を第1のトレンチの底の半導体基板に形成するステップと、第1のトレンチを半導体基板と同じ物質膜で埋めるステップと、第1のマスク膜パターンを除去するステップと、半導体基板の第2の領域を露出させる開口部を有する第2のマスク膜パターンを形成するステップと、第2のマスク膜パターンをエッチングマスクとした第2の領域に対するエッチングにより第1の領域の側面を露出させる第2のトレンチを形成して、上部に突出しつつ、下部には埋め込まれたビットライン接合領域が配置されるアクティブ領域を限定し、エッチングは、第2の領域の不純物イオン接合領域が除去されるようにして、第1の領域で残っている不純物イオン接合領域が第2のトレンチ内で露出する埋め込まれたビットライン接合領域として機能するように行うステップと、を含む。また、上記の目的を達成するための本発明に係る垂直型トランジスタの不純物領域の形成方法は、第1の領域及び第2の領域を有する半導体基板を用意するステップと、半導体基板に対するイオン注入を行って半導体基板に不純物領域注入領域を形成するステップと、不純物領域注入領域が形成された半導体基板上に半導体基板と同じ物質膜を形成するステップと、第2の領域の物質膜に対するエッチングにより第1の領域の物質膜側面を露出させるトレンチを形成して、上部に突出しつつ、下部には埋め込まれたビットライン接合領域が配置されるアクティブ領域を限定し、エッチングは、第2の領域の不純物イオン接合領域が除去されるようにして、第1の領域で残っている不純物イオン接合領域がトレンチ内で露出する埋め込まれたビットライン接合領域として機能するように行うステップと、を含む。さらに、上記の目的を達成するための本発明に係る垂直型トランジスタの製造方法は、半導体基板に対するイオン注入を行って半導体基板の下部に不純物イオン接合領域を形成するステップと、半導体基板に対するエッチングによりトレンチを形成し、エッチングは、不純物イオン接合領域の一部が除去されるようにして、不純物イオン接合領域のうち、除去されずに残っている領域がトレンチ下部で露出して埋め込みビットライン接合領域として機能するように行うステップと、埋め込みビットライン接合領域に接触されるようにトレンチ下部に絶縁膜を介在して埋め込みビットラインを形成するステップと、を含む。本発明によれば、トレンチによって上部に突出するアクティブ領域が限定される前に、イオン注入によって予め埋め込みビットライン接合領域を形成した後、トレンチ形成のためのエッチングを行うことにより、トレンチを形成した後、埋め込みビットライン接合領域を形成する場合に比べて埋め込みビットライン接合領域とゲートとの重なり部分を精密に制御できるという利点が提供される。図2~図5は、本発明の一例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。図2に示すように、垂直型トランジスタが形成される半導体基板210上にイオン注入のための第1のマスク膜パターン221を形成する。第1のマスク膜パターン221はナイトライド膜で形成する。場合によっては、オキサイド膜とナイトライド膜とが積層された構造で形成することもできる。この場合、下部のオキサイド膜は、半導体基板210とナイトライド膜との間の接着adhesionのために形成し、その厚さは、ナイトライド膜の厚さのほぼ5~10に該当する厚さになるようにする。第1のマスク膜パターン221は、後続のイオン注入から第1のマスク膜パターン221の下の半導体基板210が保護され得る程度の厚さを有しなければならない。一例として、第1のマスク膜パターン221の厚さは、ほぼ200Å~800Åになるようにする。図3を参照すると、図面において矢印230で示したように、第1のマスク膜パターン221をイオン注入バッファ膜として不純物イオンを注入させる。不純物イオンはp型不純物イオンでありうるし、n型不純物イオンでありうるが、本例では、n型不純物イオンを注入する場合を例に挙げて説明する。注入されるn型不純物イオンとしてはヒ化物Asを用いる。注入エネルギーはほぼ100KeV~400KeVに設定し、ドーピング深さDはほぼ500Å~2000Åになるようにする。このイオン注入によって半導体基板210内には不純物イオン接合領域240が形成される。場合によっては、イオン注入を行った後、注入された不純物イオンを拡散させる拡散工程を行うこともできる。通常、拡散工程は熱処理によって行う。イオン注入を行った後には、第1のマスク膜パターン221を除去する。図4に示すように、半導体基板210上に第2のマスク膜パターン222を形成する。第2のマスク膜パターン222は、後続のトレンチ形成のためのエッチングの際、ハードマスク膜として使用するためのものであって、ナイトライド膜で形成することができる。第2のマスク膜パターン222が有する開口部222′によって露出する半導体基板210は、後続のエッチングによって所定深さ除去されてトレンチが形成される領域である。このとき、形成されるトレンチによって不純物イオン接合領域240の一部分、例えば、ほぼ50が除去され、不純物イオン接合領域240の残った領域は埋め込みビットライン接合領域となる。したがって、第2のマスク膜パターン222の一側面は、図面において点線で示すように、不純物イオン接合領域240のほぼ中央に一致するように整列されなければならない。本例では、このような整列のために、第1のマスク膜パターン221の形成時に用いたフォトマスクを使用して第2のマスク膜パターン222を形成する。これを図6~図8を参照してより詳細に説明する。まず、第1のマスク膜パターン221を形成する過程を説明すれば、図6に示すように、半導体基板210上に第1のマスク膜223及び第1のフォトレジスト膜610を順次形成する。そして、フォトマスク620を用いた露光を行い、第1のフォトレジスト膜610の一部、例えば、光が照射された部分の特性を変化させる。また、図7に示すように、現像工程を行って第1のフォトレジスト膜図6の610の特性が変化された部分を選択的に除去する。この現像工程によって第1のマスク膜223の一部の表面を露出させる開口部を有する第1のフォトレジスト膜パターン611が形成される。第1のフォトレジスト膜パターン611を形成した後には、これをエッチングマスクとして第1のマスク膜223の露出部分を除去し、図2に示した第1のマスク膜パターン221を形成する。第2のマスク膜パターン222を形成するためには、まず、図8に示すように、不純物イオン接合領域240が形成された半導体基板210上に第2のマスク膜224及び第2のフォトレジスト膜810を順次形成する。そして、第1のマスク膜パターン221の形成時に用いたフォトマスク620を使用して第2のフォトレジスト膜810に対する露光を行う。このとき、形成しようとする第2のマスク膜パターンは、不純物イオン接合領域240のほぼ半分を除去するトレンチを形成するためのものであるため、不純物イオン接合領域240の形成のためのイオン注入バッファ膜としての第1のマスク膜パターン221の形成時に用いたフォトマスク620の位置を、図面において矢印Bで示すように、右側方向にほぼ50移動させた後に露光を行う。参考として、第1のフォトレジスト膜610に対する露光時のフォトマスクの位置は破線で示した。次に、現像工程を行って第2のフォトレジスト膜パターン図4の222を形成した後、図4及び図5を参照して説明したトレンチ形成過程を行えば、同じフォトマスク620を用いて不純物イオン接合領域240及びトレンチ250を形成できるようになる。続いて、図5に示すように、第2のマスク膜パターン222をエッチングのためのハードマスクとして用いたエッチングを行って半導体基板210の露出部分を所定深さでエッチングする。このエッチングによってエッチングされる半導体基板210の深さは、少なくとも不純物イオン接合領域240が形成された位置よりは深くする。このエッチングによってトレンチ250が形成され、形成されたトレンチ250は、半導体基板210で垂直型トランジスタが形成されるアクティブ領域Aを限定するとともに、限定されたアクティブ領域Aと隣接した他のアクティブ領域Aが互いに分離されるようにする。結果的に、アクティブ領域Aは、両側面に配置されるトレンチ250によって上部に突出するピラーpillar形態で作られる。トレンチ250が作られることにより、不純物イオン接合領域図4の240のほぼ半分は除去される。それに対し、不純物イオン接合領域図4の240の残った部分は埋め込みビットライン接合領域242を構成し、トレンチ250の下部側面で露出する。この埋め込みビットライン接合領域242は、通常のトランジスタ構造においてドレイン領域となる。図9は、図2~図5を参照して説明した不純物領域の形成方法によって形成された不純物イオン接合領域240の濃度プロファイルを示したグラフである。図9に示すように、不純物イオン接合領域240が形成される領域でドーピング濃度が高いことに対し、残りの領域では低いドーピング濃度を表す。ところが、不純物イオン接合領域240の真上にある領域はチャネル領域であって、図面で一点鎖線円Cで示したように、この部分でヒ化物As濃度が高ければ、しきい電圧が変動され得る。したがって、この領域に対して反対導電型の不純物イオンをさらに注入することができる。図10は、このような追加イオン注入を説明するために示した断面図である。図10を参照すると、図面において矢印Iで示すように、トレンチ250を形成した後、埋め込みビットライン接合領域242の上部を対象として追加的なイオン注入を行う。この場合、不純物イオンは、埋め込みビットライン接合領域242を構成する不純物イオンの導電型と反対導電型の不純物イオンを用いる。埋め込みビットライン接合領域242を構成する不純物イオンとしてn型不純物イオンであるヒ化物Asを用いたので、この追加イオン注入はp型不純物イオン、例えば、ボロンBを用いることができる。この追加イオン注入は、選択的な領域に対してなされなければならないので、他の領域に対するイオン注入を遮断するためのスクリーン手段を利用することができ、垂直方向に所定角度だけねじれたチルトtiltイオン注入方法を利用して行う。図11~図13は、本発明の他の例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。図11に示すように、まず、図6及び図7を参照して説明した図2の第1のマスク膜パターン図2の221を形成した方法と同じ方法で半導体基板2100上に第1のマスク膜パターン2210を形成する。そして、この第1のマスク膜パターン2210をエッチングマスクとしたエッチングにより半導体基板2100の露出部分を所定深さエッチングして第1のトレンチ2510を形成する。第1のトレンチ2510の深さは、後続で形成しようとする不純物イオン接合領域2400が位置する深さよりは低い深さで設定する。次に、図面において矢印2300で示すように、不純物イオン、例えば、ヒ化物Asを注入して不純物イオン接合領域2400を形成する。本例による場合、イオン注入がなされる半導体基板2100の表面から不純物イオン接合領域2400までの半導体基板2100の厚さが図2~図5を参照して説明した例に比べて薄く、これにより、イオン注入濃度をより精密に調整することができ、イオン注入エネルギーも精密に調整することにより、不純物イオン接合領域2400を、意図した正確な位置にさらに正確なドーピング濃度で形成することができる。また、図9を参照して説明したように、不純物イオン接合領域2400上のチャネル領域の濃度変化も少なくなるにつれて、追加的な反対導電型のイオン注入も不要となる。図12に示すように、第1のトレンチ2510をシリコン層で埋める。このために、シリコン層は蒸着方法を利用して形成することができるが、本例では、シリコンエピタキシャル層2150を成長させる方法を利用する。シリコンエピタキシャル層2150は、垂直型トランジスタからチャネル領域へ作用する部分であり、したがって、シリコンエピタキシャル層2150を成長させる方法を利用すれば、成長過程で適切なドーパントガスを共に供給することにより、チャネル領域におけるドーパント濃度を精密に制御することができ、その結果、素子の均一なしきい電圧特性を得ることができる。図13に示すように、図8を参照して説明したことと同じ方法で半導体基板2100及びシリコンエピタキシャル層2150上に第2のマスク膜パターン2220を形成する。図8を参照して説明したように、第1のマスク膜パターン2210の形成時に用いたフォトマスクをほぼ50水平移動して第2のマスク膜パターン2220を形成することにより、第2のマスク膜パターン2220によってシリコンエピタキシャル層2150のほぼ半分のみが露出する。次に、第2のマスク膜パターン2220をエッチングのためのハードマスクとして用いたエッチングを行ってシリコンエピタキシャル層2150及び半導体基板2100を所定深さでエッチングする。このエッチングによってエッチングされる半導体基板2100の深さは、少なくとも不純物イオン接合領域2400が形成された位置よりは深くする。このエッチングによって第2のトレンチ2500が形成され、形成された第2のトレンチ2500はアクティブ領域A′を限定する。アクティブ領域A′は、半導体基板2100とシリコンエピタキシャル層2150とからなる。また、第2のトレンチ2500が作られることにより、不純物イオン接合領域図12の2400のほぼ半分は除去される。それに対し、不純物イオン接合領域図12の2400の残った部分は埋め込みビットライン接合領域2420を構成し、トレンチ2500の下部側面で露出する。この埋め込みビットライン接合領域2420は、通常のトランジスタ構造においてドレイン領域となる。図14~図16は、本発明のさらに他の例に係る垂直型トランジスタの不純物領域の形成方法を説明するために示した断面図である。図14に示すように、まず、図6及び図7を参照して説明した図2の第1のマスク膜パターン図2の221を形成した方法と同じ方法で半導体基板3100上に第1のマスク膜パターン3210を形成する。そして、図面において矢印3300で示したように、第1のマスク膜パターン3210をイオン注入バッファ膜として不純物イオン、例えば、ヒ化物Asを注入して半導体基板3100の表面部分に不純物イオン接合領域3400を形成する。本例による場合、イオン注入が半導体基板3100の表面部分をターゲットとして行われるため、イオン注入濃度をより精密に調整することができ、イオン注入エネルギーも精密に調整することにより、不純物イオン接合領域3400を、意図した正確な位置にさらに正確なドーピング濃度で形成することができる。また、図9を参照して説明したように、不純物イオン接合領域3400上のチャネル領域の濃度変化も少なくなるにつれて、追加的な反対導電型のイオン注入も不要となる。図15に示すように、不純物イオン接合領域3400が形成された半導体基板3100上に半導体基板3100と同じ物質層、すなわち、シリコン層を形成する。シリコン層は、蒸着方法を利用して形成することができるが、本例では、シリコンエピタキシャル層3150を成長させる方法を利用する。形成されたシリコンエピタキシャル層3150のうちの一部はアクティブ領域になり、垂直型トランジスタからチャネル領域へ作用する部分であり、したがって、シリコンエピタキシャル層3150を成長させる方法を利用すれば、成長過程で適切なドーパントガスを共に供給することにより、チャネル領域でのドーパント濃度を精密に制御することができ、その結果、素子の均一なしきい電圧特性を得ることができる。次に、シリコンエピタキシャル層3150上に第2のマスク膜パターン3220を形成する。図8を参照して説明したように、第1のマスク膜パターン3210の形成時に用いたフォトマスクをほぼ50水平移動して第2のマスク膜パターン3220を形成することにより、第2のマスク膜パターン3220を形成するための別途のフォトマスクが不要である。第2のマスク膜パターン2220によってトレンチが形成される部分のシリコンエピタキシャル層3150が露出する。図16に示すように、第2のマスク膜パターン3220をエッチングのためのハードマスクとして用いたエッチングを行ってシリコンエピタキシャル層3150及び半導体基板3210を所定深さでエッチングする。このエッチングによってエッチングされる半導体基板3210の深さは、少なくとも不純物イオン接合領域3400が形成された位置よりは深くする。このエッチングによってトレンチ3500が形成され、形成されたトレンチ3500はアクティブ領域A′′を限定する。アクティブ領域A′′は、下部の半導体基板3100とシリコンエピタキシャル層3150とからなる。また、トレンチ3500が作られることにより、不純物イオン接合領域図15の3400のほぼ半分は除去される。それに対し、不純物イオン接合領域図15の3400の残った部分は埋め込みビットライン接合領域3420を構成し、トレンチ3500の下部側面で露出する。この埋め込みビットライン接合領域3420は、通常のトランジスタ構造においてドレイン領域となる。図17~図23は、本発明の一例に係る垂直型トランジスタの製造方法を説明するために示した断面図である。図17に示すように、まず、図1~図5、図11~図13、または図14~図16を参照して説明したように、埋め込みビットライン接合領域242、2420、3420を形成する過程を同一に行う。その後の過程は、図1~図5を参照して説明した1番目の例と、図11~図13を参照して説明した2番目の例と、そして、図14~図16を参照して説明した3番目の例と同じであるため、以下では1番目の例についてのみ説明する。ビットライン接合領域242を形成した後には、全面に第1のライナー膜902を形成する。第1のライナー膜902はオキサイド膜で形成することができる。この第1のライナー膜902は、後続で形成される埋め込みビットラインと半導体基板221とを相互電気的に分離させる役割を行う。次に、全面に第1の犠牲膜904を形成し、第1の犠牲膜904をリセスrecessさせて埋め込みビットライン接合領域242の上端部に第1の犠牲膜904の上部面が整列されるようにする。第1の犠牲膜904はポリシリコン膜で形成することができる。第1の犠牲膜904のリセス過程は、エッチバックetchback工程によって行うことができる。図18に示すように、全面に第2のライナー膜906を形成する。第2のライナー膜906は、第1のライナー膜902との十分なエッチング選択比を有する物質で形成する。一例として、第1のライナー膜902をオキサイド膜で形成した場合、第2のライナー膜906はナイトライド膜で形成する。第2のライナー膜906の厚さは、後続で行われる第2のライナー膜906の異方性エッチングの際、第1の犠牲膜904がリセスされる厚さを考慮して決定する。より具体的に説明すれば、第2のライナー膜906を形成した後には、第2のライナー膜906に対する異方性エッチングを行って第2のライナー膜906をスペーサ形態に作る。このとき、第1の犠牲膜904も所定厚さリセスされて、その厚さが低くなるが、リセスされる厚さは、リセスされた第1の犠牲膜904の上部面が埋め込みビットライン接合領域242の開口部の下端部に整列されるようにする厚さにならなければならない。したがって、このように、第1の犠牲膜906のリセスされる厚さを考慮して第2のライナー膜906の厚さを決定する。第2のライナー膜906をスペーサ形態で形成することにより、図面においてEで示したように、埋め込みビットライン接合領域242の開口される領域は第2のライナー膜906及び第1の犠牲膜904と重ならず、ただし、第1のライナー膜902とのみ重なる。次に、全面に第3のライナー膜908を蒸着した後、異方性エッチングを行って第3のライナー膜908をスペーサ形態で形成する。第3のライナー膜908は、第2のライナー膜906及び第1の犠牲膜904の十分なエッチング選択比を有する物質で形成する。一例として、第2のライナー膜906をナイトライド膜で形成し、第1の犠牲膜904をポリシリコン膜で形成した場合、第3のライナー膜908は、チタニウムナイトライドTiN膜で形成することができる。図19に示すように、トレンチが埋め込まれるように全面に第2の犠牲膜910を形成した後、所定厚さだけリセスさせる。リセスを行う前に、第2の犠牲膜910に対する平坦化を行うこともできる。第2の犠牲膜910は、第1のライナー膜902と同じエッチング液によってエッチングされ得る物質を用いて形成する。一例として、第1のライナー膜902がオキサイド膜で形成された場合、第2の犠牲膜910は、スピンオン絶縁SOD:SpinOnDielectricコーティング方法を利用して同じ物質膜がオキサイド膜をコーティングすることにより形成することができる。次に、全面に第4のライナー膜912を形成する。第4のライナー膜912は、選択的に除去が可能な物質を用いて形成する。一例として、本例のように、選択的なイオン注入によって選択的に除去する方法を利用する場合、第4のライナー膜912は、不純物イオン、例えば、ボロンBがドーピングされたポリシリコン膜で形成することができる。次に、図面において矢印914で示したように、第4のライナー膜912のうち、除去しようとする部分に対して選択的にイオン注入を行う。アクティブ領域の側面のうち、埋め込みビットライン接合領域242が形成された側面に対して選択的にイオン注入を行い、このために、垂直方向に対して所定角度を有するチルトイオン注入方法を利用する。図20に示すように、第4のライナー膜912に対するエッチングを行ってイオン注入された部分のみを選択的に除去する。第4のライナー膜912は、イオン注入がなされていない領域とイオン注入がなされた領域とに区分され、選択的イオン注入によって2つの領域は互いに異なる特性を有するようになる。したがって、この特性差を利用したエッチングを行うことにより、第4のライナー膜912のうち、イオン注入がなされた領域のみ選択的に除去することができる。このような第4のライナー膜912の選択的除去により、図面においてFで示したように、アクティブ領域の側面のうち、埋め込みビットライン接合領域242が形成された側面にある第3のライナー膜908の上部面が露出する。図21に示すように、露出した第3のライナー膜908を除去するためのエッチング工程を行う。一例において、このエッチング工程は、第3のライナー膜908に対して反応するエッチング液が入れられている容器内に半導体基板210を入れるディップアウトdipout方法を利用して行うことができる。第3のライナー膜908が除去されることにより、埋め込みビットライン接合領域242上の第1のライナー膜902は露出する。第3のライナー膜908を除去した後には、第4のライナー膜図19の912の残った部分をすべて除去する。図22に示すように、第2の犠牲膜910及び第1のライナー膜902の露出部分を除去するエッチング工程を行う。このエッチング工程もディップアウト方法を利用して行うことができる。第2の犠牲膜910及び第1のライナー膜902とは同じ物質膜で形成したので、同じエッチング液によって共に除去される。このエッチング工程によって第1の犠牲膜904の表面とともに埋め込みビットライン接合領域242の表面は露出する。次に、第1の犠牲膜904を除去する。図23に示すように、全面に金属障壁層916及び金属膜918を形成し、エッチバックのような異方性エッチングを行って埋め込みビットライン接合領域242に接触される埋め込みビットライン920を形成する。その後、図面に示してはいないが、埋め込みビットライン接合領域242と埋め込みビットライン920との接触部分にオーミックコンタクトの形成のための金属シリサイド膜を形成する。そして、埋め込みビットライン920上に絶縁膜図示せずを形成し、その上に第1のライナー膜902及び第3のライナー膜906を全て除去した状態でゲート絶縁膜図示せず及びゲート導電膜図示せずを形成する。最後に、第2のマスク膜パターン222を除去し、イオン注入工程を行ってアクティブ領域の上部にさらに他の接合領域を形成する。