基板上に形成された絶縁膜と、前記絶縁膜内に設けられた一方の極の電極層及び他方の極の電極層と、前記絶縁膜の上部に設けられた底部が略正方形または略長方形の形状となる開口部と、前記開口部の底部の各々の辺に沿って前記基板面と略平行な面に形成された相変化部と、前記開口部の底部の4隅のうち、対向する2つの隅において前記相変化部と各々接続される一方の極の接続電極と、他の対向する2つの隅において前記相変化部と各々接続される他方の極の接続電極と、を有し、前記一方の極の接続電極は、前記一方の極の電極層と接続されているダイオード部と前記相変化部とを各々接続するものであって、前記他方の極の接続電極は、前記相変化部と前記他方の極の電極層とを各々接続するものであることを特徴とする相変化メモリ。前記一方の極の接続電極は、前記絶縁膜内において前記基板面に対し垂直方向に形成されており、前記他方の極の接続電極は、前記絶縁膜内において前記基板面に対し垂直方向に形成されていることを特徴とする請求項1に記載の相変化メモリ。前記一方の極の電極層と前記他方の極の電極層は、前記絶縁膜内において前記基板面より異なる位置に形成されており、前記一方の極の電極層の伸びる方向と前記他方の極の電極層の伸びる方向とは、前記基板面に投影した面上において直交するものであることを特徴とする請求項1または2に記載の相変化メモリ。前記開口部の底部の各々の辺は、前記一方の極の電極層の伸びる方向及び前記他方の極の電極層の伸びる方向に対し、約45°の角度となるように形成されていることを特徴とする請求項1から3のいずれかに記載の相変化メモリ。前記相変化部は、GeSbTeまたはAgInSbTeにより形成されているものであることを特徴とする請求項1から4のいずれかに記載の相変化メモリ。前記一方の極の接続電極及び前記他方の極の接続電極の一部は、筒状に形成されていることを特徴とする請求項1から5のいずれかに記載の相変化メモリ。絶縁膜に略正方形または略長方形状の開口部を形成する工程と、前記開口部及び前記絶縁膜上に相変化膜を成膜する工程と、前記相変化膜をエッチバックし、前記開口部の底面の辺に沿って相変化部を形成する工程と、を有し、前記開口部の4隅には、一方の極の電極と他方の極の電極が各々2つずつ露出しており、前記相変化部は前記開口部の4隅において、前記一方の極の電極または前記他方の極の電極と接続されているものであることを特徴とする相変化メモリの製造方法。基板上に形成された絶縁膜上に一方の極の電極層及びダイオード層を形成する工程と、前記一方の極の電極層を覆う絶縁膜を形成し、前記一方の極の電極層を覆う絶縁膜上に他方の極の電極層を形成する工程と、前記他方の極の電極層を覆う絶縁膜を形成し、更に、前記ダイオード層と接続される一方の極の接続電極を形成し、前記他方の極の電極層と接続される他方の極の接続電極を形成する工程と、前記略正方形または、前記略長方形の形状で形成された開口部を有する絶縁膜を形成する工程と、前記開口部の形成されている面に相変化膜を形成する工程と、前記相変化膜をエッチバックし、前記開口部の底面の辺に沿って相変化部を形成する工程と、を有し、前記開口部の底面の4隅において、前記一方の極の接続電極の一部及び前記他方の極の接続電極の一部と、前記相変化部とが接続されているものであることを特徴とする相変化メモリの製造方法。前記一方の極の接続電極及び前記他方の極の接続電極を形成する工程の後、前記一方の極の接続電極及び前記他方の極の接続電極をエッチバックする工程と、前記エッチバックした後、導電部となる膜を形成する工程と、前記導電部上に、絶縁膜を形成する工程と、前記絶縁膜及び前記導電部となる膜を研磨する工程と、を有し、前記一方の極の接続電極及び前記他方の極の接続電極の一部は、前記導電部により筒状に形成されていることを特徴とする請求項8に記載の相変化メモリの製造方法。前記相変化膜はスパッタリングにより形成されるものであることを特徴とする請求項7から9のいずれかに記載の相変化メモリの製造方法。前記相変化膜をエッチバックする工程は、ドライエッチングにより行なわれるものであることを特徴とする請求項7から10のいずれかに記載の相変化メモリの製造方法。ところで、特許文献1では、相変化メモリにおいては、小型化のため相変化材料からなる相変化部を基板面に対し垂直方向に形成したものが開示されている。しかしながら、このような相変化部を形成するためには、基板面に対し垂直方向に開口部を形成し、この開口部に相変化材料を埋め込む必要がある。このため、スパッタリング等の成膜方法を用いることができず、成膜方法が限定され高価な装置を用いる必要があり、また、有機金属材料を原料として用いた場合、形成された相変化部に有機金属材料に含まれるC炭素等が不純物として混入するため、信頼性が低下するといった問題点を有している。更には、形成された開口部の開口が狭く奥行きが長い場合には、3元または4元の化合物からなる相変化材料を欠陥等のない状態で均一に形成することは困難である。本発明は、上記に鑑みてなされたものであり、信頼性の高い相変化メモリを低コストで提供することを目的とするものである。本発明は、基板上に形成された絶縁膜と、前記絶縁膜内に設けられた一方の極の電極層及び他方の極の電極層と、前記絶縁膜の上部に設けられた底部が略正方形または略長方形の形状となる開口部と、前記開口部の底部の各々の辺に沿って前記基板面と略平行な面に形成された相変化部と、前記開口部の底部の4隅のうち、対向する2つの隅において前記相変化部と各々接続される一方の極の接続電極と、他の対向する2つの隅において前記相変化部と各々接続される他方の極の接続電極と、を有し、前記一方の極の接続電極は、前記一方の極の電極層と接続されているダイオード部と前記相変化部とを各々接続するものであって、前記他方の極の接続電極は、前記相変化部と前記他方の極の電極層とを各々接続するものであることを特徴とする。また、本発明は、前記一方の極の接続電極は、前記絶縁膜内において前記基板面に対し垂直方向に形成されており、前記他方の極の接続電極は、前記絶縁膜内において前記基板面に対し垂直方向に形成されていることを特徴とする。また、本発明は、前記一方の極の電極層と前記他方の極の電極層は、前記絶縁膜内において前記基板面より異なる位置に形成されており、前記一方の極の電極層の伸びる方向と前記他方の極の電極層の伸びる方向とは、前記基板面に投影した面上において直交するものであることを特徴とする。また、本発明は、前記開口部の底部の各々の辺は、前記一方の極の電極層の伸びる方向及び前記他方の極の電極層の伸びる方向に対し、約45°の角度となるように形成されていることを特徴とする。また、本発明は、前記相変化部は、GeSbTeまたはAgInSbTeにより形成されているものであることを特徴とする。また、本発明は、前記一方の極の接続電極及び前記他方の極の接続電極の一部は、筒状に形成されていることを特徴とする。また、本発明は、絶縁膜に略正方形または略長方形状の開口部を形成する工程と、前記開口部及び前記絶縁膜上に相変化膜を成膜する工程と、前記相変化膜をエッチバックし、前記開口部の底面の辺に沿って相変化部を形成する工程と、を有し、前記開口部の4隅には、一方の極の電極と他方の極の電極が各々2つずつ露出しており、前記相変化部は前記開口部の4隅において、前記一方の極の電極または前記他方の極の電極と接続されているものであることを特徴とする。また、本発明は、基板上に形成された絶縁膜上に一方の極の電極層及びダイオード層を形成する工程と、前記一方の極の電極層を覆う絶縁膜を形成し、前記一方の極の電極層を覆う絶縁膜上に他方の極の電極層を形成する工程と、前記他方の極の電極層を覆う絶縁膜を形成し、更に、前記ダイオード層と接続される一方の極の接続電極を形成し、前記他方の極の電極層と接続される他方の極の接続電極を形成する工程と、前記略正方形または、前記略長方形の形状で形成された開口部を有する絶縁膜を形成する工程と、前記開口部の形成されている面に相変化膜を形成する工程と、前記相変化膜をエッチバックし、前記開口部の底面の辺に沿って相変化部を形成する工程と、を有し、前記開口部の底面の4隅において、前記一方の極の接続電極の一部及び前記他方の極の接続電極の一部と、前記相変化部とが接続されているものであることを特徴とする。また、本発明は、前記一方の極の接続電極及び前記他方の極の接続電極を形成する工程の後、前記一方の極の接続電極及び前記他方の極の接続電極をエッチバックする工程と、前記エッチバックした後、導電部となる膜を形成する工程と、前記導電部上に、絶縁膜を形成する工程と、前記絶縁膜及び前記導電部となる膜を研磨する工程と、を有し、前記一方の極の接続電極及び前記他方の極の接続電極の一部は、前記導電部により筒状に形成されていることを特徴とする。また、本発明は、前記相変化膜はスパッタリングにより形成されるものであることを特徴とする。また、本発明は、前記相変化膜をエッチバックする工程は、ドライエッチングにより行なわれるものであることを特徴とする。本発明における相変化メモリ及び相変化メモリの製造方法では、信頼性の高い相変化メモリを低コストで提供することができる。発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。第1の実施の形態相変化メモリの製造方法第1の実施の形態における相変化メモリの製造方法について説明する。最初に、図1に示すように、シリコン等の半導体基板からなる基板11上にTEOS等からなる第1の絶縁膜12を形成し、第1の絶縁膜12上に、下部電極層13、ダイオード層14、SiN層15をスパッタリングまたはCVDChemicalVaporDeposition等により形成する。下部電極層13は、金属等の導電性材料により形成されており、ダイオード層14は、半導体材料等により形成されており、PN接合またはショットキー接合等が形成されるものである。尚、図1aは、この工程における上面図であり、図1bは、一点鎖線1XA-1XBにおいて切断した断面図である。また、基板11面に垂直な方向をZ軸方向とし、基板11面はXY面であるものとり、X軸とY軸は直交しているものとする。次に、図2に示すように、SiN層15上にレジストパターン51を形成する。具体的には、SiN層15の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン51を形成する。このレジストパターン51は、下部電極層13等を分離することにより下部電極等を形成するためのものである。尚、図2aは、この工程における上面図であり、図2bは、一点鎖線2XA-2XBにおいて切断した断面図であり、図2cは、一点鎖線2YA-2YBにおいて切断した断面図であり、図2dは、一点鎖線2AA-2BBにおいて切断した断面図である。次に、図3に示すように、レジストパターン51の形成されていない領域の下部電極層13、ダイオード層14、SiN層15を除去する。具体的には、レジストパターン51の形成されていない領域のSiN層15をRIEReactiveIonEtching等により除去し、この後、有機溶剤等によりレジストパターン51を除去した後、残存するSiN層15aをマスクとして、SiN層15aが形成されていない領域のダイオード層14及び下部電極層13を除去する。これにより、ダイオード層14aと下部電極となる下部電極層13aが形成される。尚、図3aは、この工程における上面図であり、図3bは、一点鎖線3XA-3XBにおいて切断した断面図であり、図3cは、一点鎖線3YA-3YBにおいて切断した断面図であり、図3dは、一点鎖線3AA-3BBにおいて切断した断面図である。次に、図4に示すように、第2の絶縁層16、第3の絶縁層17、上部電極18、SiN層19を形成する。具体的には、下部電極層13a、ダイオード層14a及びSiN層15aが形成されているものの上に、全体にTEOS等からなる絶縁膜を形成した後、CMPChemicalMechanicalPolishing等により、SiN層15aの表面が露出するまで研磨する。これにより、第1の絶縁膜12が露出している領域に、下部電極層13a、ダイオード層14a、SiN層15aの高さまで第2の絶縁層16が形成される。この後、TEOS等からなる第3の絶縁層17を形成し、第3の絶縁層17上に上部電極層18、SiN層19をスパッタリングやCVDにより形成する。尚、図4aは、この工程における上面図であり、図4bは、一点鎖線4XA-4XBにおいて切断した断面図であり、図4cは、一点鎖線4YA-4YBにおいて切断した断面図であり、図4dは、一点鎖線4AA-4BBにおいて切断した断面図である。次に、図5に示すように、SiN層19上にレジストパターン52を形成する。具体的には、SiN層19の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン52を形成する。このレジストパターン52は、上部電極層18を分離して上部電極を形成するためのものである。尚、図5aは、この工程における上面図であり、図5bは、一点鎖線5XA-5XBにおいて切断した断面図であり、図5cは、一点鎖線5YA-5YBにおいて切断した断面図であり、図5dは、一点鎖線5AA-5BBにおいて切断した断面図である。次に、図6に示すように、レジストパターン52の形成されていない領域の上部電極層18、SiN層19を除去する。具体的には、レジストパターン52の形成されていない領域のSiN層19をRIE等により除去し、この後、有機溶剤等によりレジストパターン52を除去した後、残存するSiN層19aをマスクとして、SiN層19aが形成されていない領域の上部電極層18を除去する。これにより、上部電極となる上部電極層18aが形成される。尚、図6aは、この工程における上面図であり、図6bは、一点鎖線6XA-6XBにおいて切断した断面図であり、図6cは、一点鎖線6YA-6YBにおいて切断した断面図であり、図6dは、一点鎖線6AA-6BBにおいて切断した断面図である。次に、図7に示すように、第4の絶縁層20、第5の絶縁層21を形成する。具体的には、上部電極層18a及びSiN層19aが形成されているものの上に、全体にTEOS等からなる絶縁膜を形成した後、CMP等により、SiN層19aの表面が露出するまで研磨する。これにより、第3の絶縁層17が露出している領域に上部電極層18a、SiN層19aの高さまで第4の絶縁層20が形成される。この後、TEOS等からなる第5の絶縁層21を形成する。尚、図7aは、この工程における上面図であり、図7bは、一点鎖線7XA-7XBにおいて切断した断面図であり、図7cは、一点鎖線7YA-7YBにおいて切断した断面図であり、図7dは、一点鎖線7AA-7BBにおいて切断した断面図である。次に、図8に示すように、第5の絶縁層21上にレジストパターン53を形成する。具体的には、第5の絶縁層21の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン53を形成する。このレジストパターン53は、後述する接続電極31を形成するためのものである。尚、図8aは、この工程における上面図であり、図8bは、一点鎖線8XA-8XBにおいて切断した断面図であり、図8cは、一点鎖線8YA-8YBにおいて切断した断面図であり、図8dは、一点鎖線8AA-8BBにおいて切断した断面図である。次に、図9に示すように、レジストパターン53の形成されていない領域の第5の絶縁層21、第4の絶縁層20、第3の絶縁層17、SiN層15aをRIE等によるエッチングにより除去し開口部22を形成する。RIE等によるエッチングは、ダイオード層14aの表面が露出するまで行なわれる。この後、レジストパターン53を有機溶剤等により除去する。尚、図9aは、この工程における上面図であり、図9bは、一点鎖線9XA-9XBにおいて切断した断面図であり、図9cは、一点鎖線9YA-9YBにおいて切断した断面図であり、図9dは、一点鎖線9AA-9BBにおいて切断した断面図である。次に、図10に示すように、開口部22内に接続電極31を形成する。具体的には、開口部22の形成されている面に、CVD等によりTiNまたはWからなる膜を形成する。これにより、TiNまたはWは第5の絶縁層21の表面に堆積するとともに、TiNまたはWにより開口部22内を埋め込むことができる。この後、CMP等を行なうことにより、第5の絶縁層21の表面のTiNまたはWからなる膜を研磨により除去し、開口部22内に埋め込まれたTiNまたはWにより接続電極31を形成する。尚、図10aは、この工程における上面図であり、図10bは、一点鎖線10XA-10XBにおいて切断した断面図であり、図10cは、一点鎖線10YA-10YBにおいて切断した断面図であり、図10dは、一点鎖線10AA-10BBにおいて切断した断面図である。次に、図11に示すように、第5の絶縁層21上にレジストパターン54を形成する。具体的には、第5の絶縁層21の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン54を形成する。このレジストパターン54は、後述する接続電極32を形成するためのものである。尚、図11aは、この工程における上面図であり、図11bは、一点鎖線11XA-11XBにおいて切断した断面図であり、図11cは、一点鎖線11YA-11YBにおいて切断した断面図であり、図11dは、一点鎖線11AA-11BBにおいて切断した断面図である。次に、図12に示すように、レジストパターン54の形成されていない領域の第5の絶縁層21、SiN層19aをRIE等によるエッチングにより除去し開口部23を形成する。RIE等によるエッチングは、上部電極層18aの表面が露出するまで行なわれる。この後、レジストパターン54は有機溶剤等により除去する。尚、図12aは、この工程における上面図であり、図12bは、一点鎖線12XA-12XBにおいて切断した断面図であり、図12cは、一点鎖線12YA-12YBにおいて切断した断面図であり、図12dは、一点鎖線12AA-12BBにおいて切断した断面図である。次に、図13に示すように、開口部23内に接続電極32を形成する。具体的には、開口部23の形成されている面に、CVD等によりTiNまたはWからなる膜を形成する。これにより、TiNまたはWは第5の絶縁層21の表面に堆積するとともに、TiNまたはWにより開口部23内を埋め込むことができる。この後、CMP等を行なうことにより、第5の絶縁層21の表面のTiNまたはWからなる膜を研磨により除去し、開口部23内に埋め込まれたTiNまたはWにより接続電極32を形成する。尚、図13aは、この工程における上面図であり、図13bは、一点鎖線13XA-13XBにおいて切断した断面図であり、図13cは、一点鎖線13YA-13YBにおいて切断した断面図であり、図13dは、一点鎖線13AA-13BBにおいて切断した断面図である。次に、図14に示すように、第6の絶縁層24及びレジストパターン55を形成する。具体的には、第5の絶縁層21、接続電極31、32が形成されているものの上に、全体にTEOS等からなる第6の絶縁膜24を形成する。この後、第6の絶縁層24の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン55を形成する。このレジストパターン55は、相変化部を形成するための開口部を形成するためのものである。尚、図14aは、この工程における上面図であり、図14bは、一点鎖線14AA-14BBにおいて切断した断面図である。次に、図15に示すように、開口部25を形成し、更に、開口部25内に相変化部33を形成する。具体的には、レジストパターン55の形成されていない領域の第6の絶縁層24をRIE等により除去し、開口部25を形成し、接続電極31、32の一部を露出させる。尚、開口部25の底面は略正方形状に形成されている。開口部25の底面における略正方形の辺は、前記下部電極層13の伸びる方向に対し約45°であって、前記上部電極層18の伸びる方向に対し約45°となるように形成されている。この後、有機溶剤等によりレジストパターン55を除去し、スパッタリングによりGeSbTe膜を成膜した後、RIE等によりGeSbTe膜をエッチバックする。この際、第6の絶縁膜24の壁面近傍においては、GeSbTe膜が厚く成膜されるため、エッチバックした場合に、第6の絶縁膜24の壁面近傍においてGeSbTe膜が残る。また、GeSbTe膜のエッチバックでは、第6の絶縁膜24の壁面近傍においてはエッチングレートが遅くなる場合がある。従って、サイドウォールが形成される場合と同様に、略正方形に形成されている開口部25の隅を結ぶ辺に沿ってGeSbTe膜が残存し、このように残存したGeSbTe膜により相変化部33が形成される。尚、図15aは、この工程における上面図であり、図15bは、一点鎖線15AA-15BBにおいて切断した断面図である。図16に示すように、このように形成された相変化部33により、接続電極31と接続電極32とが各々接続される。即ち、開口部25の4隅には、2つの接続電極31と2つの接続電極32が形成されており、接続電極31と接続電極32との間に相変化部33を形成することにより接続されている。相変化部33は開口部25の底面の4つの辺に沿って4つ形成されており、この4つの相変化部33は各々が1つの記憶素子となる。即ち、本実施の形態における相変化メモリでは、1つの開口部25に4つの記憶素子が形成される。本実施の形態における相変化メモリの製造方法では、相変化部33を形成するGeSbTeの成膜をスパッタリングにより行なうことができるため、信頼性の高い相変化メモリを低コストで得ることができる。即ち、GeSbTe等の相変化材料はスパッタリングにより成膜されたものが最も優れており、スパッタリングにより成膜されたGeSbTe膜の信頼性は高い。また、スパッタリングは、CVDやALD等と比較して低コストで成膜することのできる方法であり、更には、有機金属材料を原料として用いていないためGeSbTe膜の中には有機金属材料に含まれるC等が混入することもない。以上の工程により、本実施の形態における相変化メモリを製造することができる。尚、相変化部33の上部には、パッシベーション等のため絶縁膜を形成してもよい。相変化メモリ次に、本実施の形態における相変化メモリについて説明する。本実施の形態における相変化メモリは、図17及び図18に示すように、上述した製造方法により製造されたものである。尚、第1の絶縁層12、第2の絶縁層16、第3の絶縁層17、第4の絶縁層20、第5の絶縁層21、第6の絶縁層24等により層間絶縁膜が形成されている。本実施の形態における相変化メモリは、シリコン等の半導体基板からなる基板11上に第1の絶縁層12が形成されており、第1の絶縁層12の上には、X軸方向に沿って下部電極層13a、ダイオード層14a及びSiN層15aが形成されている。下部電極層13aが形成されていない領域には、第2の絶縁層16が形成されており、SiN層15a及び第2の絶縁層16の上には、第3の絶縁層17が形成されている。第3の絶縁層17の上には、Y軸方向に沿って上部電極18a及びSiN層19aが形成されている。上部電極層18aが形成されていない領域には、第4の絶縁層20が形成されており、SiN層19a及び第4の絶縁層20の上には、第5の絶縁層21が形成されている。尚、図17はX軸及びY軸に対し約45°の角度で切断した断面を示すものである。また、ダイオード層14aと接続される接続電極31が基板11の基板面に略垂直に形成されており、上部電極層18aと接続される接続電極32が基板11の基板面に略垂直に形成されている。接続電極31は、基板11の基板面に略垂直に第5の絶縁層21、第4の絶縁層20、第3の絶縁層17、SiN層15aを除去することにより形成された開口部内に形成されており、接続電極32は、基板11の基板面に略垂直に第5の絶縁層21、SiN層19aを除去することにより形成された開口部内に形成されている。また、第5の絶縁層21上には開口部25を有する第6の絶縁層24が形成されている。開口部25は、略正方形の形状で形成されており、開口部25の4隅には、2つの接続電極31の一部と2つの接続電極32の一部が露出している。更に、この上には、略正方形の開口部25の4辺に沿って、相変化部33が形成されている。相変化部33は基板11面に略平行に形成されており、接続電極31と接続電極32とが相変化部33により接続されるように形成されている。1つの接続電極31と1つの接続電極32との間の相変化部33が1つの記憶素子となるため、開口部25内には4つの記憶素子が形成される。接続電極31及び32が形成される領域の幅を露光装置等により制限される最小線幅1Fとした場合、4つの記憶素子は4F×4Fの領域ごとに形成される。従って、4F2/4bit=4F2/bitとなるため、1bitあたりに占める領域の面積は4F2となる。本実施の形態における相変化メモリでは、相変化部33に流れる電流量等により情報の書き込みを行なうことができる。即ち、相変化部33を形成する相変化材料はアモルファス状態と結晶化状態とで異なる抵抗値を示すが、これらの状態は相変化部33を流れる電流量等により変化させることが可能である。具体的には、下部電極層13aを接地し、上部電極層18aに所定の電圧を印加し電流を流すことにより行なう。相変化部33に電流を流すことにより相変化部33が加熱され高温となるが、この温度等を制御することにより、相変化部33をアモルファス状態や、結晶化状態とすることができる。一般的には、相変化部33は高温にした後急冷することによりアモルファス状態とすることができ、徐々に冷却することにより結晶化状態とすることができる。よって、昇温する温度や時間により相変化部33を所望の結晶とすることができる。このような相変化材料としては、GeSbTeが一般的であるが、AgInSbTe等を用いることも可能である。尚、本実施の形態における相変化メモリにおける相変化部33は基板11面に略平行に形成されているものであるが、図19aの概念図に示される従来のもの、即ち、下部電極113a1及び113a2と上部電極118a1及び118a2の間において、相変化部133を基板面に対し垂直方向に形成した構造のものとトポロジー的に同一である。図19bには、本実施の形態における相変化メモリの概念図を示す。尚、下部電極13a1及び13a2は下部電極13aの一部であり、上部電極18a1及び18a2は上部電極18aの一部である。上述したように、本実施の形態における相変化メモリにおける1bitあたりに占める領域の面積は4F2であり、図19aに示す従来の相変化メモリに比べて面積が大きくなることはない。第2の実施の形態次に、第2の実施の形態について説明する。本実施の形態は、相変化メモリの製造方法であり、第1の実施の形態における図10に示す工程までは同一である。よって、図10以降の工程について説明する。図10まで形成した後、図20に示すように、接続電極31のエッチバックを行なう。具体的には、TiNまたはW等のみを選択的にエッチングすることのできるエッチング方法により、接続電極31の表面の一部をエッチングにより除去する。尚、図20aは、この工程における上面図であり、図20bは、一点鎖線20XA-20XBにおいて切断した断面図であり、図20cは、一点鎖線20YA-20YBにおいて切断した断面図であり、図20dは、一点鎖線20AA-20BBにおいて切断した断面図である。次に、図21に示すように、接続電極31がエッチバックされた領域に、開口部22の壁面に沿った導電部141を形成し、中心部に第7の絶縁層142を形成する。具体的には、接続電極31がエッチバックされた領域にCVDによりTiN等からなる導電膜を形成し、更にその上に、絶縁膜を形成する。成膜される導電膜及び絶縁膜は接続電極31がエッチバックされた領域以外にも第5の絶縁層21の表面にも形成される。この後、第5の絶縁膜21の表面に形成されている導電膜及び絶縁膜をCMPによる研磨により除去し、導電膜からなる導電部141と第7の絶縁膜142を形成する。このように形成された導電部141は中心部分に形成された第7の絶縁膜142の周囲を囲むように形成される。これにより接続電極31に接続される導電部141は筒状に形成される。尚、図21aは、この工程における上面図であり、図21bは、一点鎖線21XA-21XBにおいて切断した断面図であり、図21cは、一点鎖線21YA-21YBにおいて切断した断面図であり、図21dは、一点鎖線21AA-21BBにおいて切断した断面図である。次に、図22に示すように、第5の絶縁層21上にレジストパターン54を形成する。具体的には、第5の絶縁層21の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン54を形成する。このレジストパターン54は、後述する接続電極32を形成するためのものである。尚、図22aは、この工程における上面図であり、図22bは、一点鎖線22XA-22XBにおいて切断した断面図であり、図22cは、一点鎖線22YA-22YBにおいて切断した断面図であり、図22dは、一点鎖線22AA-22BBにおいて切断した断面図である。次に、図23に示すように、レジストパターン54の形成されていない領域の第5の絶縁層21、SiN層19aをRIE等によるエッチングにより除去し開口部23を形成する。RIE等によるエッチングは、上部電極層18aの表面が露出するまで行なわれる。この後、レジストパターン54は有機溶剤等により除去する。尚、図23aは、この工程における上面図であり、図23bは、一点鎖線23XA-23XBにおいて切断した断面図であり、図23cは、一点鎖線23YA-23YBにおいて切断した断面図であり、図23dは、一点鎖線23AA-23BBにおいて切断した断面図である。次に、図24に示すように、開口部23内に接続電極32を形成する。具体的には、開口部23の形成されている面に、CVD等によりTiNまたはWからなる膜を形成する。これにより、TiNまたはWは第5の絶縁層21の表面に堆積するとともに、TiNまたはWにより開口部23内を埋め込むことができる。この後、CMP等を行なうことにより、第5の絶縁層21の表面のTiNまたはWからなる膜を研磨により除去し、開口部23内に埋め込まれたTiNまたはWにより接続電極32を形成する。尚、図24aは、この工程における上面図であり、図24bは、一点鎖線24XA-24XBにおいて切断した断面図であり、図24cは、一点鎖線24YA-24YBにおいて切断した断面図であり、図24dは、一点鎖線24AA-24BBにおいて切断した断面図である。次に、図25に示すように、接続電極32のエッチバックを行なう。具体的には、TiNまたはW等のみを選択的にエッチングすることのできるエッチング方法により、接続電極32の表面の一部をエッチングにより除去する。尚、図25aは、この工程における上面図であり、図25bは、一点鎖線25XA-25XBにおいて切断した断面図であり、図25cは、一点鎖線25YA-25YBにおいて切断した断面図であり、図25dは、一点鎖線25AA-25BBにおいて切断した断面図である。次に、図26に示すように、接続電極32がエッチバックされた領域に、開口部23の壁面に沿った導電部143を形成し、中心部に第8の絶縁層144を形成する。具体的には、接続電極32がエッチバックされた領域にCVDによりTiN等からなる導電膜を形成し、更にその上に、絶縁膜を形成する。成膜される導電膜及び絶縁膜は接続電極32がエッチバックされた領域以外にも第5の絶縁層21の表面にも形成される。この後、第5の絶縁膜21の表面に形成されている導電膜及び絶縁膜をCMPによる研磨により除去し、導電膜からなる導電部143と第8の絶縁膜144を形成する。このように形成された導電部143は中心部分に形成された第8の絶縁膜144の周囲を囲むように形成される。これにより接続電極32に接続される導電部143は筒状に形成される。尚、図26aは、この工程における上面図であり、図26bは、一点鎖線26XA-26XBにおいて切断した断面図であり、図26cは、一点鎖線26YA-26YBにおいて切断した断面図であり、図26dは、一点鎖線26AA-26BBにおいて切断した断面図である。次に、図27に示すように、第6の絶縁層24及びレジストパターン55を形成する。具体的には、第5の絶縁層21等が形成されているものの上に、全体にTEOS等からなる第6の絶縁膜24を形成する。この後、第6の絶縁層24の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりレジストパターン55を形成する。このレジストパターン55は、相変化部を形成するための開口部を形成するためのものである。尚、図27aは、この工程における上面図であり、図27bは、一点鎖線27AA-27BBにおいて切断した断面図である。次に、図28に示すように、開口部25を形成し、更に、開口部25内に相変化部33を形成する。具体的には、レジストパターン55の形成されていない領域の第6の絶縁層24をRIE等により除去し、開口部25を形成し、接続電極31と接続される導電部141及び接続電極32と接続される導電部143の一部を露出させる。尚、開口部25は略正方形状に形成されている。この後、有機溶剤等によりレジストパターン55を除去し、スパッタリングによりGeSbTe膜を成膜した後、RIE等によりGeSbTe膜をエッチバックする。GeSbTe膜のエッチバックでは、第6の絶縁膜24の壁面近傍においてはエッチングレートが遅くなる。従って、サイドウォールが形成される場合と同様に、略正方形に形成されている開口部25の隅を結ぶ辺に沿ってGeSbTe膜が残存し、このように残存したGeSbTe膜により相変化部33が形成される。尚、図28aは、この工程における上面図であり、図28bは、一点鎖線28AA-28BBにおいて切断した断面図である。本実施の形態では、相変化部33は、開口部25の4隅において、四角形の筒状に形成された導電部141または導電部143の一部と接続されるため、接触面積をより均一にすることができ、相変化部33を形成する際のアライメントずれ等の影響を極力防ぐことができる。上記以外の内容については、第1の実施の形態と同様である。尚、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。