電子デバイスであって、第1接地ノードと、第2接地ノードと、論理接地出力を有する論理回路であって、前記論理接地出力は前記第1接地ノードに電気的に接続される、前記論理回路と、前記第1接地ノードと前記第2接地ノードとの間に電気的に接続されたスイッチング素子であって、前記電子デバイスが静止電流IDDQ評価状態である場合に前記スイッチング素子は非導通状態で構成可能であり、前記電子デバイスが前記IDDQ評価状態ではない場合に前記スイッチング素子は導通状態に構成可能である、前記スイッチング素子と、前記第1接地ノードと前記第2接地ノードとの間に電気的に接続されたIDDQ評価回路であって、前記電子デバイスが前記IDDQ評価状態である場合にIDDQ評価回路は、前記第1接地ノードと前記第2接地ノードとの間に生じるIDDQ指示電圧が基準電圧を超える場合に第1出力信号を供給するように構成される、前記IDDQ評価回路とを備える、電子デバイス。前記IDDQ評価回路は、前記第1接地ノードと前記第2接地ノードとの間に電気的に接続された抵抗素子と、前記第1接地ノードに電気的に接続された第1入力と、前記第2接地ノードに電気的に接続された第2入力と、基準ノードに接続された第3入力と、出力とを有する比較回路であって、前記IDDQ指示電圧は、前記第1入力と前記第2入力との間に生じ、前記基準電圧が前記第3入力と前記第2入力との間に生じ、前記比較回路は、前記基準電圧を、前記IDDQ指示電圧と比較して、前記IDDQ指示電圧が前記基準電圧を超える場合に前記出力に前記第1出力信号を供給するように構成される、前記比較回路とを含む、請求項1に記載の電子デバイス。前記IDDQ評価回路の出力は、前記電子デバイスの外部接触部に電気的に接続され、前記第1出力信号は前記IDDQ評価回路の前記出力を介して前記外部接触部に供給される、請求項1に記載の電子デバイス。前記IDDQ評価回路は、基準ノードに電気的に接続され、前記基準電圧は前記基準ノードと前記第2接地ノードとの間に生じ、前記IDDQ評価回路は、前記基準ノードと前記第2接地ノードとの間に電気的に接続された基準抵抗素子を含み、前記電子デバイスは、前記基準ノードに電気的に接続され、前記基準電圧を生成するために前記基準抵抗素子を介して電流を供給するように構成される電流源を備える、請求項1に記載の電子デバイス。前記電流源に電気的に接続され、デバイス温度が所定温度閾値を超えるかどうかを示す第2出力信号を供給するように構成された温度検出回路をさらに備え、前記電流源は、前記第2出力信号が前記デバイス温度が前記所定温度閾値を超えないことを示す場合に第1のレベルの電流を供給し、前記第1出力信号が前記デバイス温度が前記所定温度閾値を超えることを示す場合に前記第1のレベルよりも高い第2のレベルの電流を供給するように構成される、請求項4に記載の電子デバイス。前記電流源は、電流ミラー回路を含む、請求項4に記載の電子デバイス。前記スイッチング素子は、制御信号に応答して前記スイッチング素子を導通状態または非導通状態に遷移し、前記電子デバイスは、前記スイッチング素子に電気的に接続されたIDDQ試験イネーブル回路であって、前記IDDQ試験イネーブル回路は、前記電子デバイスが前記IDDQ評価状態に遷移させるべきかどうかを判定し、前記電子デバイスが前記IDDQ状態に遷移させるべきと判定した場合に、前記スイッチング素子を非導通状態に遷移させるように制御信号を供給するように構成される、前記IDDQ試験イネーブル回路を備える、請求項1に記載の電子デバイス。前記IDDQ試験イネーブル回路は、前記電子デバイスの第1外部接触部を介して外部信号を受信し、前記判定するための前記外部信号を評価し、前記判定されるかどうかを示すIDDQ試験イネーブル信号を供給するように構成される状態判定回路を含む、請求項7に記載の電子デバイス。前記IDDQ試験イネーブル回路は、第1入力、第2入力および出力を有する論理素子であって、前記第1入力は前記状態判定回路に電気的に接続され、前記第2入力は前記電子デバイスの第2外部接触部に電気的に接続され、前記制御信号は、前記論理素子によって実行される論理動作の結果として前記出力に生成される、前記論理素子を含む、請求項8に記載の電子デバイス。前記論理素子が、論理NAND動作を実行するゲートを含む、請求項9に記載の電子デバイス。前記IDDQ試験イネーブル信号が前記制御信号に相当する、請求項8に記載の電子デバイス。前記スイッチング素子は、制御信号に応答して前記スイッチング素子を導通状態または非導通状態に遷移し、前記スイッチング素子が、ソース、ドレインおよびゲートを有する金属酸化物半導体電界効果トランジスタMOSFETを含み、前記ソースおよび前記ドレインは前記第1接地ノードと前記第2接地ノードとの間に接続され、前記ゲートは、前記MOSFETを電気的に導通状態または非導通状態に遷移させるための制御信号に応答する、請求項1に記載の電子デバイス。電子デバイスの静止電流IDDQの指示子を生成する方法であって、前記電子デバイスの論理回路を試験状態に設定することであって、前記論理回路の論理接地出力は前記電子デバイスの第1接地ノードに電気的に接続される、前記論理回路を試験状態に設定すること、前記電子デバイスのスイッチング素子を電気的に非導通状態に制御することであって、前記スイッチング素子は前記電子デバイスの前記第1接地ノードと第2接地ノードとの間に電気的に接続される、前記スイッチング素子を非導通状態に制御すること、前記スイッチング素子は非導通状態中に、前記電子デバイス内に一体化される比較回路によって基準電圧を、前記第1接地ノードと前記第2接地ノードとの間に生じるIDDQ指示電圧と比較すること、前記IDDQ指示電圧が前記基準電圧を超える場合、前記電子デバイスの第1外部接触部に出力信号を生成することであって、前記出力信号は、前記IDDQが相対的に高いことを示す、前記出力信号を生成することを備える、方法。前記出力信号を生成することは、第1論理レベルが、前記IDDQ指示電圧が前記基準電圧を超えたことを示し、第2論理レベルが、前記IDDQ指示電圧が前記基準電圧を超えていないことを示すためのバイナリ信号を生成することを含む、請求項13に記載の方法。前記スイッチング素子を制御することは、前記電子デバイスの第2外部接触部を介して受信される外部信号に基づいて、前記電子デバイスはIDDQ評価状態に設定するべきかどうかを判定すること、前記電子デバイスは前記IDDQ評価状態に設定するべきと判定された場合に、前記スイッチング素子を電気的に非導通状態に設定させるための制御信号を前記スイッチング素子に供給することを含む、請求項13に記載の方法。前記電子デバイスは、前記第1接地ノードと前記第2接地ノードとの間に電気的に接続された第1抵抗素子と、基準ノードと前記第2接地ノードとの間に電気的に接続された第2抵抗素子とを含み、前記基準電圧を前記IDDQ指示電圧と比較することは、前記第1抵抗素子にわたって生成される前記IDDQ指示電圧を前記第2抵抗素子にわたって生成される前記基準電圧と比較することを含む、請求項13に記載の方法。デバイス温度が閾値を超えるかどうかを判定すること、前記デバイス温度が閾値を超える場合に、前記基準電圧を相対的に高い電圧レベルに設定すること、前記デバイス温度が閾値を超えない場合に、前記基準電圧を相対的に低い電圧レベルに設定することをさらに含む、請求項13に記載の方法。電子デバイスを製造する方法であって、基板を提供すること、前記基板に論理回路を製造することであって、前記論理回路が論理接地出力を含み、前記論理接地出力は第1接地ノードに電気的に接続される、前記論理回路を製造すること、前記第1接地ノードと第2接地ノードとの間に電気的に接続され、前記基板にスイッチング素子を製造することであって、前記電子デバイスが静止電流IDDQ評価状態である場合に、前記スイッチング素子は電気的に非導通状態に構成可能であり、前記電子デバイスがIDDQ評価状態でない場合に、前記スイッチング素子は電気的に導通状態に構成可能である、前記スイッチング素子を製造すること、前記第1接地ノードと前記第2接地ノードとの間に電気的に接続され、前記基板にIDDQ評価回路を製造することであって、前記電子デバイスが前記IDDQ評価状態である場合に、前記IDDQ評価回路は、前記第1接地ノードと前記第2接地ノードとの間に生じるIDDQ指示電圧が基準電圧を超える場合に、第1出力信号を提供するように構成される、前記IDDQ評価回路を製造することを備える、方法。前記IDDQ評価回路を製造することは、前記第1接地ノードと前記第2接地ノードとの間に電気的に接続された抵抗素子を製造すること、前記第1接地ノードに電気的に接続された第1入力、前記第2接地ノードに電気的に接続された第2入力、基準ノードに電気的に接続された第3入力、および出力を有する比較回路を製造することであって、前記IDDQ指示電圧が前記第1入力と前記第2入力との間に生じ、前記基準電圧が前記第3入力と前記第2入力との間に生じ、前記比較器回路は、前記基準電圧を前記IDDQ指示電圧と比較し、前記IDDQ指示電圧が前記基準電圧を超えた場合に、前記第1出力信号を前記出力に供給するように構成される、前記比較回路を製造することを含む、請求項18に記載の方法。前記IDDQ評価回路は、基準ノードに電気的に接続され、前記基準電圧は、前記基準ノードと前記第2接地ノードとの間に生じ、前記IDDQ評価回路を製造することは、前記基準ノードと前記第2接地ノードとの間に電気的に接続された基準抵抗素子を製造することを含み、前記方法は、前記基準ノードに接続され、且つ前記基準電圧を生成するために前記基準抵抗素子を通して電流を供給するように構成された電流源を製造すること、前記電流源に電気的に接続され、且つデバイス温度が所定温度閾値を超えるかまたは超えないかを示す第2出力信号を供給するように構成された温度検出回路を製造することを備え、前記電流源は、前記第2出力信号が前記デバイス温度が所定温度閾値を超えないことを示す場合に第1レベルの前記電流を供給し、前記第2出力信号が前記デバイス温度が前記所定温度閾値を超えないことを示す場合に、前記第1レベルよりも高い第2レベルの前記電流を供給するようにさらに構成される、請求項18に記載の方法。実施形態が、電子デバイスによって生成された静止電流IDDQを指示および試験する装置および方法を含む。一実施形態にしたがって、電子デバイスが、論理回路の接地側にIDDQ評価回路を備える。一実施形態にしたがって、デバイスがIDDQ評価状態である時、IDDQ評価回路は、デバイスのピンを介して、論理回路からのIDDQが許容値を超えるかどうかの指示子を生成する。例えば、IDDQ指示子はバイナリ指示子であってよく、ここで、第1論理レベルが、IDDQが許容値を超えることを示し、第2論理レベルが、IDDQが許容値を超えてないことを示す。このような指示子は、従来方法を用いて実施されるような実際のIDDQの外部測定に従うよりもデバイスを不合格する根拠として用いられる。したがって、実施形態は、相対的に小さな論理回路を含むデバイスでも正確なIDDQの指示を可能とする。別の実施形態にしたがって、IDDQ評価状態ではなくてデバイスは通常動作状態である時、IDDQ指示子を生成するために設定されたピンは、他の目的に使用され得る。したがって、実施形態は、IDDQ試験のために、電源を切断せずに、または1つまたは複数のピンを特に設定せずにIDDQ指示子を生成することができる。図1が、代表的実施形態にしたがって、IDDQを指示する装置を含む電子デバイス110の一部分およびIDDQ試験装置100の簡易化された概略的ブロック図を示す。一実施形態にしたがって、IDDQ試験装置100は、電子デバイス110が設置される試験ベッド図示せずを介して電子デバイス110の外部ピン例えば、ピン120、121、122、123と電気的に相互的に接続される。様々の実施形態にしたがって、IDDQ試験に先立って、電子デバイス110は、多くのパッケージの異なるタイプ例えば、インライン、フラットパック、ボールグリッドアレイ、ピングリッドアレイおよびリードレスパッケージの何れかにパッケージングされてもよい。他の実施形態にしたがって、電子デバイス110は、ウェハまたは個片化されたデバイスすなわち、パッケージングされない段階で試験されてもよい。IDDQ試験装置100が、例えば、試験制御セクション102、シグナリングおよびパターン生成セクション104および評価セクション106を含んでもよい。様々な実施形態にしたがって、IDDQ試験装置100が、試験制御セクション102の制御の下でIDDQ試験を自動的に実行してもよくすなわち、IDDQ試験装置100は自動試験装置automatedtestequipmentATEセットアップであってよい、またはIDDQ試験装置100は、作業者が電子デバイス110のIDDQ試験を手動で実行することを可能にするように構成され得る。ATEの実施形態において、試験制御セクション102は、電子デバイス110のIDDQ評価を実行するとともに、シグナリングおよびパターン生成セクション104および評価セクション106によって実行される動作の順番および時間を制御するアルゴリズムを実行するように構成されてもよい。シグナリングおよびパターン生成セクション104および評価セクション106によって実行される動作は、IDDQ試験で電子デバイス110の機能の説明とともに以下に詳細に説明される。電子デバイス110が、電子デバイス110の回路と外部システム例えば、電子デバイス110が最終的に一体化されるシステムのIDDQ試験装置100および/または電子デバイスとの間に電気信号の交換を可能にする複数のピン120~123を備える。例えば、電子デバイス110の内部接地構造は、電子デバイス110が最終的に一体化されるシステムのIDDQ試験装置100および/または接地平面に電気的に接続され得る1つまたは複数のピン例えば、ピン122に電気的に接続され得る。一実施形態において、いかなるまたはすべてのピン120~123は複数の目的に使用されてもよい。より具体的に、電子デバイス110が通常動作状態である時、ピン120~123に存在する入力および出力信号は第1仕様で供給されるかまたは評価され、電子デバイス110がIDDQ評価状態である時、ピン120~123に存在する入力および出力信号は第2仕様または異なる仕様で供給されるかまたは評価される。したがって、一実施形態にしたがって、IDDQ評価の実行機能は、この目的に設定された追加ピンを必要とせず電子デバイス110に実装され得る。ピンという用語は本明細書に使用されるが、ピンという用語は、デバイスの回路と外部デバイスとの間に信号の交換を可能にする異なるタイプの接触部例えば、ピン、パッド、突き、半田ボール、ウェハ接触点、などを含むことを意図することを理解されたい。4つのピン120~123のみが示されるが、電子デバイス110が、追加ピンを含み得ることを理解されたい。しかしながら、簡潔のために、ピン120~123が様々の実施形態の説明に関係するように、ピン120~123のみが示される。一実施形態にしたがって、電子デバイス110は、少なくとも1つの論理回路130、スイッチング素子132、IDDQ評価回路134および電源136を備える。一実施形態において、論理回路130、電流源140およびプルアップ抵抗器144が電源136から電力を受け取る。他の実施形態において、この要素が、電子デバイス110の別個の電源から電力を受け取ってもよくまたは1つまたは複数の要素が外部電源から電力を受け取ってもよい。図1には論理回路130、スイッチング素子132、IDDQ評価回路134および電源136が各1つずつ示されるが、このデバイス要素の1つまたは複数のインスタンス化instantiationsが電子デバイスに含み得ることを理解されたい。例えば、この要素の1つまたは複数のインスタンス化は、電子デバイスの複数の異なる機能ブロックおよび/または電力サブドメインの各々に関連してもよい。簡潔のために、論理回路130、スイッチング素子132、IDDQ評価回路134および電源136の1つのインスタンス化のみが本明細書に記載される。電子デバイス110が、本明細書に記載された機能と必ず関連する機能を実行し得る追加回路190を含んでもよい。一実施形態にしたがって、論理回路130が、供給入力150すなわち、論理回路130の供給側の入力で電源136から電力を受け取る。論理回路130は、異なる機能を実行するように構成される1つまたは複数のトランジスタを含む。一実施形態にしたがって、IDDQ試験工程中、論理回路130の様々なトランジスタは、電子デバイス110に信号例えば、試験パターン151を取り込みスキャンすることによって特定の状態に設定される。例えば、試験装置100のシグナリングおよびパターン生成セクション104は、デバイスピン例えば、ピン120を介して論理回路130に試験パターン151を供給する。論理回路130のトランジスタが定常状態すなわち、トランジスタがアクティブにスイッチングされなく、論理回路130が静止状態であるとなった後に、トランジスタまたはIDDQ153を流れる累積静止漏洩電流は、論理接地出力152すなわち、論理回路130の接地側の出力に存在する。一実施形態にしたがって、論理接地出力152は、第1接地ノード154に電気的に接続されて、論理回路130によって生成されたIDDQ153は第1接地ノード154に存在する。一実施形態にしたがって、スイッチング素子132およびIDDQ評価回路134は、第1接地ノード154および第2接地ノード156に並列に電気的に接続される。スイッチング素子132は、導通状態および非導通状態に構成される。導通状態の間、電流は、第1接地ノード154からスイッチング素子132を介して第2接地ノード156に流れる。一方に、非導通状態の間、第1および第2接地ノード154、156の間のスイッチング素子132に流れる電流が限定されるすなわち、ゼロまたは無視できる量に減少される。一実施形態にしたがって、スイッチング素子132は、金属酸化物半導体電界効果トランジスタMOSFETを含み、MOSFETは、第1接地ノード154に接続されたソースと、第2接地ノード156に接続されたドレインと、制御ノード158に接続されたゲートとを含む。より具体的な実施形態において、スイッチング素子132がNMOSFETを含むが、他の実施形態において、スイッチング素子132が異なるタイプのトランジスタおよび/またはスイッチング素子132が複数のトランジスタおよび追加回路を含んでもよいことを理解されたい。制御信号159は、制御ノード158を介してスイッチング素子132例えば、MOSFETのゲートにに供給され、スイッチング素子132は、スイッチング素子132を導通状態または非導通状態にするための制御信号159に応答する。一実施形態において、相対的に高い電圧値を有する制御信号159は、スイッチング素子132を導通状態に遷移させるかまたはその状態を維持させ、相対的に低い電圧値を有する制御信号159は、スイッチング素子132を非導通状態に遷移させるかまたはその状態を維持させる。一実施形態にしたがって、電子デバイス110がIDDQ評価状態に遷移するかまたはその状態を維持する時、制御信号159がスイッチング素子132を非導通状態にするように供給される。一方に、電子デバイス110が通常動作状態に遷移するかまたはその状態を維持する時、制御信号159がスイッチング素子132を導通状態にするように供給される。制御ノード158が定常状態であることすなわち、スイッチング素子132の導通モードがいつも意図された状態であることを保障するために、電子デバイス110が、電源136と制御ノード158との間に電気的に接続されるプルアップ抵抗144を含み、プルアップ抵抗144は、反対の信号が存在しない場合、制御信号159を相対的に高いレベルに設定する。一実施形態において、スイッチング素子132に供給される制御信号159は、IDDQ試験イネーブル回路142によって生成される。IDDQ試験イネーブル回路142は、スイッチング素子132に電気的に接続され、電子デバイス110がIDDQ評価状態に移行すべきかどうかを決定するように構成される。IDDQ試験イネーブル回路142が、電子デバイス110をIDDQ評価状態に移行すべきと決定する場合、IDDQ試験イネーブル回路142は、スイッチング素子132を非導通状態にさせるレベルの制御信号159を生成する。一実施形態において、IDDQ試験イネーブル回路142は、状態判定回路146および状態確定素子148を含む。一実施形態において、状態判定回路146は、外部接触部例えば、ピン120を介して外部信号145を受信し、外部信号145を評価して、電子デバイス110がIDDQ評価状態に移行すべきかどうかを決定するように構成される。状態判定回路146に電気的に接続されるピン120は、試験装置100例えば、試験装置100のシグナリングおよびパターン生成セクション104に電気的に接続される。一実施形態において、シグナリングおよびパターン生成セクション104は、電子デバイス100をIDDQ評価状態に移行するための要求に相当する特定のシグナリングパターン例えば、外部信号145を生成し、このパターンはピン120を介して供給される。状態判定回路146が特定のシグナリングパターンを検出する時、状態判定回路148は、IDDQ評価状態イネーブル信号147以下、イネーブル信号と呼称されるを供給する。一実施形態において、イネーブル信号147は、別の外部コンタクト例えば、ピン121に供給される外部確定信号149とともに状態確定素子148に供給される。例えば、電子デバイス110が通常動作状態である場合にスイッチング素子132が状態判定回路146によって不本意に非導通状態にスイッチングされないことを保障するために外部確定信号149は具体化される。一実施形態にしたがって、ピン121は、試験装置100例えば、試験装置100のシグナリングおよびパターン生成セクション104に電気的に接続され、シグナリングおよびパターン生成セクション104は、外部確定信号149を供給する。状態確定素子148は、例えば、状態判定回路146と電気的に接続された第1入力、外部ピン121に電気的に接続された第2入力、およびスイッチング素子132に制御信号159を供給するように構成された出力を有する論理要素を含んでもよい。より具体的な実施形態において、状態確定素子148は、論理NAND動作を具体化するゲート例えば、NANDゲートを含み、電子デバイス110をIDDQ評価状態に移行することが決定される場合、状態判定回路146が、相対的に高いレベルのイネーブル信号147を供給する。外部確定信号149が相対的に高いレベルで供給される時、状態確定素子148は、例えば、電子デバイス110をIDDQ評価状態に移行させるスイッチング素子132を非導通状態にする相対的に低いレベルの制御信号159を生成する。代替的な実施形態において、状態評価回路146は、電子デバイス110がIDDQ評価状態に移行すべきことを示すための相対的に低いレベルでイネーブル信号を供給し、および/または、試験装置100は、電子デバイス110がIDDQ評価状態に移行すべきと判定するための相対的に低いレベルの外部確定信号149を供給し、および/または、状態確定素子148は、電子デバイス110がIDDQ評価状態に移行すべきと決定されて確認された場合に、相対的に低いレベルの制御信号159を生成するために異なるタイプの論理を具体化する。別の代替的な実施形態において、状態判定回路146は、スイッチング素子132に直接的にイネーブル信号147を供給してもよく例えば、状態判定回路146が、電子デバイス110をIDDQ評価状態に移行させることを示すための相対的に低いレベルでイネーブル信号147を供給してもよく、状態確定素子148は全体的に備えなくてもよい。別のさらなる代替的な実施形態において、状態判定回路146および状態確定素子148の両方は電子デバイス110から削除されてもよく、試験装置100は、外部確定信号149を制御信号159として供給してもよい例えば、試験装置100が、電子デバイス110をIDDQ評価状態に移行させることを示すための相対的に低いレベルの外部確定信号149または制御信号159を供給してもよい。スイッチング素子132が非導通状態である時例えば、電子デバイス110がIDDQ評価状態である時、論理回路130によって生成されたIDDQ153はIDDQ評価回路134によって受信されて評価される。一実施形態において、IDDQ評価回路134は、第1抵抗素子160、比較回路162および第2抵抗素子166を含む。一実施形態にしたがって、第1抵抗素子160は、第1および第2接地ノード154、156の間に電気的に接続され、スイッチング素子132と並列に電気的に接続される。抵抗素子160が、第1及び第2接地ノード154、156の間の相対的に高い抵抗値となる構成において互いに接続される1つまたは複数の抵抗器を含んでもよい。一実施形態にしたがって、抵抗素子160は、約20キロオームkオームよりも大きな全抵抗値を有するが、代替的な実施形態において、抵抗素子160はより低い全抵抗値を有してもよい。電子デバイス110がIDDQ評価状態である時例えば、スイッチング素子132が非導通状態である時、論理回路130によって生成されたIDDQ153の全体が抵抗素子160を介して流れる。一実施形態にしたがって、IDDQが無視できない時、測定可能電圧は抵抗素子160にわたって生成され、電圧は、抵抗素子160の全抵抗値をIDDQ電流値と乗算された値とほぼ等しい。本明細書に用いられるように、論理回路130によって生成されるIDDQ153の結果として抵抗素子160にわたって示される電圧はIDDQ指示電圧として呼称される。一実施形態にしたがって、第2抵抗素子166は、基準ノード170と第2接地ノード156との間に電気的に接続される。第2抵抗素子166は、基準ノード170と第2接地ノード156との間の相対的に高い抵抗となる構成において互いに接続された1つまたは複数の抵抗器を含んでもよい。一実施形態にしたがって、抵抗素子166が、約30kオームよりも高い全抵抗値を有するが、代替的な実施形態において、抵抗素子166がより低い全抵抗値を有してもよい。一実施形態にしたがって、第1および第2抵抗素子160、166は、実質的に等しい抵抗値を有する。別の実施形態にしたがって、工程、電圧および温度PVTの変化に直面にしても第1および第2抵抗素子160、166が等しい抵抗を有するように、第1および第2抵抗素子160、166が同一構成を有し、同一工程ステップで生成される。一実施形態において、電子デバイス110は、電源136と基準ノード170との間に電気的に接続される電流源140を含む。電流源140が、基準ノード170の第1レベルで電流141を生成し、電流141が第2抵抗素子166を通して流れる。したがって、電流141が、基準電圧を第2抵抗素子166にわたってすなわち、基準ノード170と第2接地ノード156との間に示す。一実施形態において、基準電圧は、論理回路130によって生成されたIDDQが許容できないほど高いかどうかを決定するために使用される例えば、論理回路130内の1つまたは複数のトランジスタが不良であり、よって電子デバイス110は不合格されるべきである。以下により詳細に説明されるように、論理回路130によって生じられるIDDQ153は、基準電圧よりも高いまたは低いことを決定するために、例えば、比較回路162によって第2抵抗素子166にわたる基準電圧は、第1抵抗素子160にわたるIDDQ指示電圧と比較される。IDDQ153はデバイス温度によって影響される。より具体的に、論理回路130内のいかなるトランジスタは不良であることに関わらず、電子デバイス110が相対的に高い温度を有する時、IDDQ153は、電子デバイス110が相対的に低い温度を有する時よりも高い。一実施形態において、電子デバイス110は、温度に基づいて基準電圧を変化させるように構成されて、デバイス温度に基づいてIDDQ指示電圧と基準電圧との比較結果を変化させる。より具体的に、電子デバイス110の温度が冷たいまたは室温度と考えられる時、基準電圧は第1の相対的に低いレベルで設けられ、電子デバイス110の温度が熱いと考えられる時、基準電圧は第2の相対的に高いレベルで設けられる。一実施形態にしたがって、可変基準電圧の具体化は、温度検出回路180を使用することによって達成され、可変または切り換え可能な電流源140の実施形態もある。より具体的に、一実施形態において、上述に記載されるように、電流源140は、前述した第1のレベルおよび相対的に高い第2のレベルの両方の電流141を生成するように構成される。このような実施形態において、電流源140は、第1電流レグ172および第2電流レグ174を備えてもよく、ここで、第1および第2電流レグ172、174によって生成される電流141は基準ノード170で足し合わされ、第2電流レグ174から基準ノード170へ電流導電性は、トランジスタ176または他のスイッチング素子を介して可能または限定され得る。より具体的な実施形態にしたがって、各電流レグ172、174、が、それぞれの電流を高い精度で生成されることを可能にする電流ミラー回路を含み得る。一実施形態において、電流源140によって生成される電流141は、約0.5マイクロアンペアμAから3μAの範囲であり、ここで、各電流レグ172、174が約0.5μAから1.5μAの範囲の電流を生成可能である。電流源140によって供給される電流141が相対的に低いレベル例えば、電流レグ172のみは基準ノード170に接続されるである時、相対的に低い値を有する基準電圧が、第2抵抗素子166にわたって示される。一方に、例えば、電流レグ172、174の両方は基準ノード170に接続される電流源140によって供給される電流141が相対的に高いレベルである時、相対的に高い値を有する基準電圧が、第2抵抗素子166にわたって示される。上述に記載されたように、一実施形態にしたがって、電子デバイス110は、電流源140に電気的に接続される温度検出回路180を含んでもよい。温度検出回路180が出力信号181を生成し、電流源140は、出力信号181に応答して相対的に低いまたは高いレベルの電流141を生成する。より具体的に、温度検出回路180は、デバイスの温度を検出し、デバイス温度が温度閾値を超えるかを判定するように構成される。温度検出回路180が、デバイス温度が閾値を超えていないと判定した場合、温度検出回路180が、第1のレベルの出力信号181を生成し、温度検出回路180が、デバイス温度が閾値を超えたと判定した場合、温度検出回路180が、第1のレベルと異なる第2のレベルの出力信号181を生成する。出力信号181のレベルが、電流源140によって生成される電流141のレベルを制御する。一実施形態において、出力信号181によって、電流源140の第2電流レグ174を流れる電流通電が許可または制限されることが決定され得る例えば、出力信号は、トランジスタ176に第2電流レグ174から基準ノード170への電流通電を許可にするかどうかを制御させる。したがって、出力信号181のレベルによって、抵抗素子166にわたって示される基準電圧が相対的に高いレベルかまたは相対的に低いレベルかを判定可能である。一実施形態において、温度検出回路180によって使用される温度閾値は所定値であってよい。例えば、温度閾値は約50°Cから60°Cの範囲であるが、温度閾値はより高い値かまたはより低い値を有してもよい。一実施形態にしたがって、電子デバイス110がIDDQ評価状態である場合に用いられる温度閾値は、例えば、温度閾値は、高い動作温度によるデバイス損害を回避するために電子デバイスを一時的に停止するべきかを決定するために使用される通常動作状態の間に使用されるオーバテンプovertemp温度閾値と異なってもよい例えば、それより低い。このようなオーバテンプ温度閾値が、例えば、100°Cよりも高い値を有してもよい。上述に記載された一実施形態において、温度検出回路180は、デバイス温度がIDDQ評価状態に関連する単一の温度閾値よりも高いかまたは低いことを示すように構成される。代替的な実施形態において、温度検出回路180は、デバイス温度を複数の閾値例えば、2つまたは複数の閾値と比較して、デバイス温度が複数の閾値よりも高いかまたは低いことを示すように構成され得る。このような実施形態において、電流源140は、2つ以上のレベルの例えば、3つ以上のレベルの電流141を生成して、2つよりも多くの基準電圧が、抵抗素子166例えば、3つ以上の基準電圧にわたって設定されるように構成される。別の代替え実施形態において、温度検出回路180が、アナログ仕様でデバイス温度を指示可能であり、電流源140が、指示された温度のアナログ関数として生成される電流141を増加または減少させてもよい。したがって、代替的な実施形態において、基準電圧はアナログ仕様で変化されてもよい。上述したように、比較回路162は、IDDQ指示電圧すなわち、第1および第2接地ノード154、156または抵抗素子160にわたって生成される電圧を基準電圧すなわち、基準ノード170と第2接地ノード156との間に生成される電圧と比較し、IDDQ指示電圧が基準電圧を超えた場合、比較回路162の出力164に出力信号163またはIDDQ閾値信号と呼称されるを供給するように構成される。例えば、IDDQ指示電圧が基準電圧を超えた場合、比較回路162が相対的に高いレベルの出力信号163を供給し、IDDQ指示電圧が基準電圧を超えない場合、比較回路162が相対的に低いレベルの出力信号163を供給するが、代替的な実施形態において、この逆も実行されてもよい。出力164は、電気デバイス110の外部接触部例えば、ピン123に電気的に接続される。したがって、比較回路162によって生成される出力信号163は、ピン123に電気的に接続された外部装置によって検出され得る。本明細書に使用されるように、出力信号163はIDDQ指示子と呼称される。一実施形態にしたがって、試験装置100はピン123に電気的に接続され、試験装置100の評価セクション106は、比較回路162によって生成された出力信号163のレベルを検出するように構成される。出力信号163が、IDDQ指示電圧が基準電圧を超えたことを示す値を有する場合、評価セクション106が、人間またはコンピュータ感知可能警告信号を試験装置100に生成させる。製造工程において実行された場合、感知可能警告信号によって、電子デバイス110の不合格が人間の評価者または製造ラインに関連するコンピュータ/機械デバイスに通知される例えば、電子デバイス110は自動的に不合格部品を送る。つまり、IDDQ指示子例えば、出力信号163が、IDDQ153が合格レベルを超えたこと例えば、IDDQ指示電圧が基準電圧を超えたことを示し、電子デバイス110を不合格としてもよい。そうでなければ、電子デバイス110は合格とされる。図2が、代表的な実施形態にしたがって、電子デバイスのIDDQ指示子を生成する方法のフロー図を示す。図2の以下の説明が図1の実施形態を参照して、より理解するために、図2は図1とともに参照すべきである。しかしながら、図2に関連して説明される方法の実施形態は、図1に示される実施形態に限定されない。IDDQ指示子を生成する方法は、試験装置例えば、試験装置100を、上述したIDDQを指示するように構成された被試験体deviceundertestDUT例えば、電子デバイス110に接続することによってブロック200において開始される。試験装置を接続することが、試験装置に接続されるデバイスキャリアにDUTを設置するステップを含んでもよく、IDDQ試験を実行することに関連するデバイスキャリアの接触部は、IDDQ試験を実行することに関連するDUTのピン例えば、ピン120~123、図1に相当する位置に配置される。IDDQ試験は試験装置によって開始され得る。ブロック202において、試験装置が、DUTの1つまたは複数のピンに外部信号を供給し、信号は、DUTをIDDQ評価状態に遷移させるように構成される。例えば、試験装置のシグナリングおよびパターン生成セクション例えば、セクション104が、第1ピン例えば、ピン120に特定のシグナリングパターンを供給してもよく、シグナリングパターンはDUT内で例えば、状態判定回路146によって受信されて評価され得る。また、上述したように、シグナリングおよびパターン生成セクションが外部確定信号例えば、信号149を別のDUTピン例えば、ピン121に供給してもよい。代替的な実施形態において、試験装置が、1つまたは他のシグナリングパターンまたは外部確定信号を供給してもよいが、その両方はない。ブロック204において、DUTは、試験装置によって供給される外部信号がDUTをIDDQ評価状態に遷移すべきことを示すことかどうかを決定させる。様々な実施形態にしたがって、この決定は、例えば、IDDQ試験イネーブル回路例えば、回路142によって実行される。外部信号が、DUTをIDDQ評価状態に遷移すべきではないことを示す場合、この方法は反復される。外部信号が、DUTをIDDQ評価状態に遷移すべきことを示す場合、このような遷移はDUTによって開始される。ブロック206~216が、DUTをIDDQ評価状態に遷移することに関連する様々な工程を含む。DUTの温度に基づいて設定される基準電圧の実施形態において、例えば、温度検出回路180によってブロック206においてデバイス温度が測定される。ブロック208において、デバイス温度が閾値を超えたかどうかの決定が実行される。温度が閾値を超えた場合、ブロック210において相対的に高い基準電圧が設定される。一実施形態にしたがって、相対的に高い基準電圧を設定することが、電流源例えば、電流源140が相対的に高いレベルの電流例えば、電流411を生成させる出力信号例えば、信号181を生成する温度検出回路を含んでもよい。相対的に高い電流によって、抵抗素子例えば、抵抗素子166に供給された場合、抵抗素子にわたって相対的に高い基準電圧が設定させる。デバイス温度が閾値を超えない場合、相対的に基準電圧がブロック212において設定される。一実施形態にしたがって、相対的に低い基準電圧を設定することが、電流源に相対的に低いレベルの電流を生成させる出力信号を生成する温度検出回路を含んでもよい。抵抗素子に供給される相対的に低い電流が抵抗素子に供給されて、抵抗素子にわたって相対的に低い基準電圧が設定される。ブロック213において、論理回路の接地側のスイッチング素子例えば、スイッチング素子132が導通状態ではない場合、論理回路の接地側のスイッチング素子例えば、スイッチング素子132は導通状態に設定される。一実施形態にしたがって、このことは、スイッチング回路に関連付けされた制御ノード例えば、制御ノード158に制御信号例えば、制御信号159を供給することを含み、制御信号は、スイッチング回路を導通状態に遷移するかまたはその状態を維持させる。一実施形態にしたがって、スイッチング回路を導通状態に設定することは、DUTの論理回路例えば、論理回路150に試験パターンをスキャンすることの準備段階において実行される。ブロック214において、論理回路は、初期試験状態または後の繰り返しに設定される。一実施形態にしたがって、このことは、試験装置100のシグナリングおよびパターン生成セクション104がDUTピン例えば、ピン120を介して論理回路150に初期または次の試験パターンをスキャンすることを含む。ブロック216において、論理回路の接地側のスイッチング素子例えば、スイッチング素子132は非導通状態に設定される。一実施形態にしたがって、これが、スイッチング回路に関連付けされた制御ノード例えば、制御ノード158に制御信号例えば、制御信号159を供給することを含み、制御信号は、スイッチング回路を非導通状態に遷移させるかまたはその状態を維持させる。上述したように、制御信号は、電子デバイスの1つまたは複数のピン例えば、ピン120および/または121を介して試験装置によって供給される外部信号に応答して生成される。例えば、例えば、状態判定回路146によって第1外部信号例えば、ピン120を通して受信される信号145が評価されて、IDDQイネーブル信号例えば、信号147を生成する。一実施形態において、IDDQイネーブル信号は制御信号として供給されるか、または別の実施形態において、IDDQイネーブル信号は、別の外部に供給される信号例えば、ピン121を介して受信される外部確定信号149とともに制御信号を生じるために評価される。別のさらなる実施形態において、制御信号は試験装置によって直接的に供給される例えば、ピン121を介して受信される信号149は制御信号として供給される。いずれにしても、スイッチング回路を非導通状態に設けることにおいて、論理回路によるIDDQ例えば、IDDQ143が、スイッチング素子と並列に電気的に接続される抵抗素子例えば、抵抗素子160を介して流れる。従って、IDDQによって、抵抗素子にわたって示されるIDDQ指示電圧が生成される。ブロック218において、例えば、比較回路162によってIDDQ指示電圧は基準電圧と比較される。ブロック220において、IDDQ指示電圧は基準電圧よりも高いかどうか決定が実行される。基準電圧はIDDQ指示電圧よりも低いかの決定が実行され得る。いずれにしても、IDDQ指示電圧が基準電圧よりも大きくない場合、ブロック222においてDUTが、IDDQが相対的に低い値を有することを示す指示子例えば、ピン123を出力する。IDDQ指示電圧は基準よりも大きい場合、DUTは、ブロック224において、IDDQが相対的に高い値を有することを示す指示子を出力する。試験装置は、論理回路に現在にスキャンされる特定試験パターンについて相対的に高いかまたは相対的に低いIDDQ指示子を受信して格納する。ブロック216において、すべての論理状態が試験されたかどうかの決定が実行されてもよい。そうでなければ、方法は、論理回路を次の試験状態に設定することによって、示されるように繰り返される。すべての所望論理状態が試験された場合に、方法が終了してもよい。図3が、代表的な実施形態にしたがって、IDDQ試験を実行することに関連する様々な信号を示す。論理接地電流信号302が、論理回路の接地側例えば、論理回路150の論理接地出力152に存在する電流を示し、スイッチング素子制御信号304が、論理回路の接地側またはIDDQ試験イネーブル信号の逆のスイッチング素子例えば、スイッチング素子132への制御信号例えば、信号159として存在する電圧信号を示し、IDDQ指示電圧信号306が、IDDQ評価回路例えば、回路134に存在する電圧を示し、IDDQ閾値信号308が、DUT例えば、電子回路110のピン123のピンに存在するIDDQ指示子例えば、出力信号163を示す。各信号の表示について、横軸が時間を示し、縦軸が信号の大きさ例えば、必要に応じて電流または電圧を示す。第1期間310中に、電子デバイス例えば、電子デバイス110は通常動作状態である。通常動作状態中に、論理電流パルス312は論理接地電流信号302に存在する。スイッチング素子制御信号304がアサートされた状態またはIDDQ試験イネーブル信号がアサートされていない状態では、論理回路の接地側のスイッチング素子例えば、スイッチング素子132は導通状態であり、論理電流パルス312に関連付けされ、且つ論理回路例えば、第1接地ノード154の接地側に存在する電流が瞬時にスイッチング素子を介して接地例えば、第2接地ノード156に流れる。電流の1つの部分も、スイッチング素子と並列に接続される第1抵抗素子例えば、第1抵抗素子160を通して流れて、IDDQ指示電圧信号306が抵抗素子にわたって相対的に低い電圧を示す。時刻314において、電子デバイスが、デバイスはIDDQ評価状態に遷移することを決定して、スイッチング素子制御信号304は、アサートされる状態に遷移するIDDQ試験イネーブル信号に対応するアサートされない状態に遷移される。時刻314において、論理回路の接地側のスイッチング素子が非導通状態に遷移し、スイッチング素子の接地側に存在するIDDQのすべてが第1抵抗素子例えば、抵抗素子160を介して流れる。時刻314後に、無視できないIDDQは、論理接地電流信号302の増加される電流として示され、第1抵抗素子にわたって得られた増加される電圧が、IDDQ指示電圧信号306に示される。論理電流信号302およびIDDQ指示電圧信号306の増加は線形的に示されるが、この態様は例としての目的のみである。他の場合において、論理電流信号302およびIDDQ指示電圧信号306が、段階的または他の方法において、非線形的に増加する可能性がある。閾値電圧316が基準電圧例えば、第2抵抗素子166にわたって示される基準電圧に相当する。第2期間320中に、IDDQ指示電圧信号306は閾値電圧316よりも低い。したがって、IDDQ閾値指示信号308はアサートされない状態例えば、相対的に低いレベルで維持する。しかしながら、時刻322において、IDDQ指示電圧信号306が閾値電圧316を超える。これが起こる時、IDDQ閾値信号308がアサートされる状態例えば、相対的に高いレベルに遷移し、IDDQ指示電圧信号306が閾値電圧316を超えることが続く限り例えば、第3期間330中、IDDQ閾値信号308がアサートされる状態を維持する。上述したように、IDDQ閾値信号308は外部に、外部デバイス例えば、試験装置100によってに監視される。したがって、IDDQ閾値信号308のアサートは電子デバイスを不合格にする根拠となる。図4が、代表的実施形態にしたがって、IDDQ評価回路を含む電子デバイスを製造および試験する方法のフロー図を示す。方法は、ブロック400において半導体基板例えば、ウェハを提供することによって開始される。半導体基板が、例えば、シリコン基板、シリコンゲルマニウム基板または他のタイプの基板を含んでもよい。1つまたは複数の電子デバイス例えば、電子デバイス110はその後に半導体基板上に形成される。以下の説明は単一の電子デバイスの製造のみを参照するが、電子デバイスの複数のインスタンスが同時に半導体基板上に製造される可能性があることを理解されるべきである。ブロック402、404および406が、電子デバイスの様々な部分の製造に相当し、並列または他のシーケンスで実行され得る。ブロック402において、論理回路例えば、論理回路130は基板上に製造され、ここで、論理回路の接地側は第1接地ノード例えば、接地ノード154に電気的に接続される。上述したように論理回路が、論理回路の接地側に存在する不合格の高いIDDQが得られる1つまたは複数の内部不良点例えば、頑丈ではなく形成されるトランジスタを含んでもよい。ブロック404において、スイッチング素子例えば、スイッチング素子132は、第1接地ノードと第2接地ノード例えば、接地ノード156との間の基板に製造され、ここで、スイッチング素子は、制御ノード例えば、制御ノード158を含む。上述したように、制御ノードのアサートされる信号がスイッチングノードを導通状態にして、電流を第1接地ノードと第2接地ノードとの間に自由に流れることを可能にする。一方に、アサートされない信号がスイッチングノードを非導通状態にして、第1ノードと第2接地ノードとの間の電流の自由な流れを制限する。ブロック406において、IDDQ評価回路例えば、IDDQ評価回路134は、第1および第2接地ノードとともに電気通信の基板に製造される。一実施形態にしたがって、IDDQ評価回路に製造することが、第1および第2接地ノードに接続された両方の第1抵抗素子例えば、抵抗素子160および比較回路例えば、比較回路162を製造することを含む。別の実施形態にしたがって、電流源例えば、電流源140および温度検出回路例えば、温度検出回路180も基板上に製造され得る。IDDQ評価回路またはより具体的に、比較回路および電流源の両方は基準ノード例えば、基準ノード170に電気的に接続されて、電流源によって生成される電流の結果として示される基準電圧をIDDQ評価回路に検出させる。上述したように、IDDQ評価回路は、第1接地ノードと第2接地ノードとの間に電気的に接続された抵抗素子を含むように製造可能であり、ここで、電子デバイスはIDDQ評価状態である時、IDDQ指示電圧は抵抗素子にわたって示される。上述した回路を加えて、追加回路例えば、IDDQ試験イネーブル回路142、電源136、追加回路190および図1に示されない回路も基板上に製造され得る。ブロック408において、電子デバイスは個片化され、パッケージングされる。個片化が、電子デバイスを同一基板に製造される他の電子デバイスから分離することを含み得る。パッケージングが、論理回路およびIDDQ評価回路を電子デバイスのピン例えば、ピン120、123に電気的に接続し、ピンは外部にアクセスできるように電子デバイスを封止することを含み得る。ブロック410において、IDDQ試験は電子デバイスのために実行される。上述したように、このことは、デバイスキャリアにパッケージングされる電子デバイスを設置することを含んでもよく、ここで、デバイスキャリアは外部試験装置例えば、試験装置100に電気的に相互的に接続される。一実施形態にしたがって、試験装置が、論理回路に試験パターンをスキャンするためにデバイスピンに様々な信号を供給し、電子デバイスをIDDQ評価状態に遷移し、スイッチング素子を非導通状態に遷移し、IDDQ指示子が存在するデバイスピンをモニタ可能である。ブロック412において、IDDQ試験故障が示されたかどうかの判定が実行される。上述したように、デバイスピンに存在するIDDQ指示子が、IDDQを示す電圧が基準電圧を超えないことを指示する場合、デバイスがIDDQ試験を合格とすることが判定される。このような状況において、ブロック414において、デバイスは合格とされて、方法が終了する。一方に、デバイスピンに存在するIDDQ指示子が、IDDQ指示電圧が基準電圧を超えることを指示する場合、デバイスはIDDQ試験を不合格とされたことが判定される。このことが起こる場合、ブロック416においてデバイスは不合格されて、方法が終了する。これにより、IDDQ測定を実行する方法および装置の様々な実施形態が上述された。一実施形態が、第1接地ノード、第2接地ノード、論理回路、スイッチング素子およびIDDQ評価回路を含む電子デバイスを含む。論理回路が、論理接地出力を含み、論理接地出力は第1接地ノードに電気的に接続される。スイッチング素子は、第1接地ノードと第2接地ノードとの間に電気的に接続され、電子デバイスがIDDQ評価状態である場合、スイッチング素子は非導通状態に構成される。電子デバイスがIDDQ評価状態ではない場合、スイッチング素子は導通状態に構成される。IDDQ評価回路は、第1接地ノードと第2接地ノードとの間に電気的に接続される。電子デバイスがIDDQ評価状態である場合、IDDQ評価回路は、第1接地ノードと第2接地ノードとの間のIDDQ指示電圧が基準電圧を超えるときに、第1出力信号を供給するように構成される。別の実施形態が、電子デバイスのIDDQの指示子を生成する方法を含む。該方法が、電子デバイスの論理回路を試験状態に設定することを含み、ここで、論理回路の論理接地出力は、電子デバイスの第1接地ノードに電気的に接続される。また、該方法は、電子デバイスのスイッチング素子を非導通状態に制御することを含み、スイッチング素子は、電子デバイスの第1接地ノードと第2接地ノードとの間に電気的に接続される。また、該方法は、電子デバイス内に一体化される比較回路によって基準電圧を第1接地ノードと第2接地ノードとの間のIDDQ指示電圧と比較することを含む。IDDQ指示電圧が基準電圧を超える場合、出力信号は電子デバイスの第1外部接触部で生成される。出力信号が、IDDQは相対的に高いことを示す。別の実施形態が、電子デバイスを製造する方法を含む。該方法が、基板を提供し、基板上に論理回路を製造することを含み、ここで、論理回路が、論理接地出力を含み、論理接地出力は第1接地ノードに電気的に接続される。該方法が、第1接地ノードと第2接地ノードとの間に電気的に接続されるスイッチング素子を基板上に製造することを含む。電子デバイスがIDDQ評価状態である場合、スイッチング素子は非導通状態に構成され、電子デバイスがIDDQ評価状態ではない場合、スイッチング素子は導通状態に構成される。また、該方法は、第1接地ノードと第2接地ノードとの間に電気的に接続されるIDDQ評価回路を基板上に製造することを含む。電子デバイスがIDDQ評価状態である場合、IDDQ評価回路は、第1接地ノードと第2接地ノードとの間のIDDQ指示電圧が基準電圧を超える場合、第1出力信号を供給するように構成される。明細書および特許請求の範囲内の第1の、第2の、第3の、第4のなどの用語は、もしあれば、必ずしも特定の連続または時系列を説明するためではなく、同様の要素を区別するために使用されている。このように使用された用語は、本明細書に記載された本発明の実施形態が例えば、本明細書で図示あるいは記載されたもの以外の順序の動作または使用が可能であるように、適当な状況で交換可能であることを理解されたい。さらに、備える、含む、有するという用語およびあらゆるその変形は、要素のリストを備えた工程、方法、物体、または装置が必ずしもこれらの要素に限られるわけでないが、明示的には挙げられていないか、またはこのような工程、方法、物体、または装置に固有である他の要素を含むことができるように、非排他的包含を含むことを意図している。明細書および特許請求の範囲内の左、右、中、外、前、後、上側に、下側に、上部、底部、上に、下に、上、下などの用語は、もしあれば、必ずしも空間における永久的な位置を説明するためではなく、相対位置を説明するために使用されている。本明細書に記載された本発明の実施形態は、例えば、本明細書に図示あるいは記載されたもの以外の配向で使用することもできることを理解されたい。本明細書で使用する結合されたという用語は、電気的または非電気的に、直接または間接的に接続されていると定義される。結合パッドという用語は単数でも複数でも、デバイス上のあらゆるタイプの電気接続位置のことを言うことを意図しており、ワイヤまたは他のリード上の溶接またははんだ付けによる電気接続に適切なものに単に限るものではない。前述の詳細な説明は、具体的な例示の実施の形態を参照しながら本発明を説明するものである。しかし、添付の特許請求の範囲で定義された本発明の範囲から逸脱することなく様々な修正及び変更が加えられ得ることが理解されよう。上述の実施形態に対して、特許請求の範囲に規定される本発明の範囲から逸脱しなく、種々の改良や変更が可能である。本発明の事項の原理は特定システム、装置、および方法に関連して説明されるが、本発明の事項の範囲により限定されるものではないことを理解されたい。本明細書に記載され、図示される様々な機能または処理ブロックはハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組合せで実施され得る。本明細書において用いられる術語又は用語は、説明することを目的としており、限定することは意図していない。したがって、本発明の主題は、添付の特許請求の範囲の精神及び広範な範囲内に入るような全ての代替形態、変更形態、均等形態及び変形形態を含む。具体的な実施形態のこれまでの説明は、一般的概念から逸脱することなく、現在の知識を適用することによって、他の人が種々の応用形態に合わせて容易に変更、且つ/又は改変することができるほど十分に、本発明の主題に汎用性があることを明らかにする。それゆえ、そのような改変及び変更は、開示される実施形態の均等物の意味及び範囲内にある。本発明の主題は、添付の特許請求の範囲の精神及び広い範囲内に入るような全ての代替物、変更物、均等物及び変形物を包含する。