"温度係数が正の絶対温度比例電流を生成する絶対温度比例電流生成回路と、前記絶対温度比例電流のミラー電流を生成するミラー電流生成部と、前記ミラー電流生成部に接続され、前記ミラー電流に基づいて生成される温度係数が正の絶対温度比例電圧および温度係数が負の相補的電圧から温度係数の絶対値が前記絶対温度比例電圧より小さいバンドギャップ参照電圧を生成するバンドギャップ参照電圧生成部とを有し、前記ミラー電流生成部と前記バンドギャップ参照電圧生成部の間の接続ノードから共通の出力ノードに接続され、当該出力ノードから前記バンドギャップ参照電圧を出力する複数のバンドギャップ参照電圧出力回路とを有し、前記複数のバンドギャップ参照電圧出力回路のうちの一部のバンドギャップ参照電圧出力回路は、前記ミラー電流生成部と前記接続ノードの間および前記バンドギャップ参照電圧生成部と前記接続ノードの間それぞれに設けられ、制御信号によりONOFF制御される第1及び第2のスイッチ回路を有するバンドギャップ参照電源回路。請求項1に記載のバンドギャップ参照電源回路において、前記制御信号は、電源電圧がその目標電圧を上回ると前記第1及び第2のスイッチ回路を導通させ、前記電源電圧が前記目標電圧を下回ると前記第1及び第2のスイッチ回路を非導通にすることを特徴とするバンドギャップ参照電源回路。請求項1又は2に記載のバンドギャップ参照電源回路において、前記複数のバンドギャップ参照電圧出力回路のうちの残りのバンドギャップ参照電圧出力回路は、前記ミラー電流生成部と前記接続ノードの間および前記バンドギャップ参照電圧生成部と前記接続ノードの間それぞれに設けられその動作中導通し続ける第3および第4のスイッチ回路を有することを特徴とするバンドギャップ参照電源回路。アンテナに発生する交流電圧を整流して電源電圧を生成する電源回路と、前記電源電圧が目標電圧を上回ると前記電源回路の出力電流を分流して、前記電源電圧の上昇を抑制するシャント回路と、温度係数が正の絶対温度比例電流を生成する絶対温度比例電流生成回路と、前記絶対温度比例電流のミラー電流を生成するミラー電流生成部と前記ミラー電流生成部に接続され前記ミラー電流に基づいて生成される温度係数が正の絶対温度比例電圧および温度係数が負の相補的電圧から温度係数の絶対値が前記絶対温度比例電圧より小さいバンドギャップ参照電圧を生成するバンドギャップ参照電圧生成部とを備え前記ミラー電流生成部と前記バンドギャップ参照電圧生成部の間の接続ノードから共通の出力ノードに接続され当該出力ノードから前記バンドギャップ参照電圧を出力する複数のバンドギャップ参照電圧出力回路とを有し、前記複数のバンドギャップ参照電圧出力回路のうちの一部のバンドギャップ参照電圧出力回路は、前記ミラー電流生成部と前記接続ノードの間および前記バンドギャップ参照電圧生成部と前記接続ノードの間それぞれに設けられる第1及び第2のスイッチ回路とを有するバンドギャップ参照電源回路とを有し、前記シャント回路は、前記電源電圧が前記目標電圧を上回ると反転し前記目標電圧を下回ると元のレベルに戻るシャント信号を出力し、前記第1のスイッチ回路および前記第2のスイッチ回路は、前記シャント信号に応答して、前記電源電圧がその目標電圧を上回ると導通し前記電源電圧が前記目標電圧を下回ると非導通になる非接触型デバイス。請求項4に記載の非接触型デバイスにおいて、更に、情報処理回路と、前記電源電圧が規定電圧以下の間は前記情報処理回路をリセットし続け、前記電源電圧が前記規定電圧を上回ると前記情報処理回路のリセットを解除するリセット解除信号を生成するパワーオンリセット回路と、前記シャント信号および前記リセット解除信号に応答して、前記電源電圧が前記規定電圧以下の間は前記第1のスイッチ回路および前記第2のスイッチ回路を導通させ、前記電源電圧が前記規定電圧を上回ると前記第1のスイッチ回路および前記第2のスイッチ回路を非導通にし、前記電源電圧が前記目標電圧を上回ると前記第1のスイッチ回路および前記第2のスイッチ回路を導通させ、前記電源電圧が前記目標電圧を下回ると前記第1のスイッチ回路および前記第2のスイッチ回路を非導通にするスイッチ制御回路とを有することを特徴とする非接触型デバイス。温度係数が正の絶対温度比例電圧と温度係数が負の相補的電圧から温度係数の絶対値が前記絶対温度比例電圧より小さい複数のバンドギャップ参照電圧を生成する工程と、生成された複数のバンドギャップ参照電圧を、出力ノードから出力する工程と、制御信号に応答して、前記複数のバンドギャップ参照電圧のうちの一部のバンドギャップ参照電圧の生成を停止する工程とを有するバンドギャップ参照電圧の生成方法。ICカードやRFIDタグ以下、ICカード等と呼ぶが、電波から得る電力はごく僅かである。一方バンドギャップ参照電源回路には、動作中、常に一定の駆動電流が流れる。このためICカード等の総消費電力に対するバンドギャップ参照電源回路の消費電力の割合は、決して小さくはない。そこでICカード等の非接触型デバイスでは、バンドギャップ参照電源回路の駆動電流はできる限り抑制されている。しかしバンドギャップ参照電源回路には、駆動電流が少なくなると応答時間が長くなるという問題がある。したがってICカード等には、応答時間の短縮が容易でないという問題がある。上記の問題を解決するために、本装置の一観点によれば、温度係数が正の絶対温度比例電流を生成する絶対温度比例電流生成回路と、下記バンドギャップ参照電圧を生成する複数のバンドギャップ参照電圧出力回路とを有するバンドギャップ参照電源回路が提供される。上記複数のバンドギャップ参照電圧出力回路は、上記絶対温度比例電流のミラー電流を生成するミラー電流生成部と、このミラー電流生成部に接続されたバンドギャップ参照電圧生成部とを有する。複数のバンドギャップ参照電圧生成部は、上記ミラー電流に基づいて生成される温度係数が正の絶対温度比例電圧および温度係数が負の相補的電圧から温度係数の絶対値が当該絶対温度比例電圧より小さいバンドギャップ参照電圧を生成する。さらに、複数のバンドギャップ参照電圧生成部は、ミラー電流生成部とバンドギャップ参照電圧生成部の間の接続ノードから共通の出力ノードに接続され、この出力ノードからバンドギャップ参照電圧を出力する。そして、複数のバンドギャップ参照電圧出力回路のうちの一部のバンドギャップ参照電圧出力回路は、ミラー電流生成部と接続ノードの間およびバンドギャップ参照電圧生成部と接続ノードの間それぞれに設けられた第1及び第2のスイッチ回路を有する。これら第1及び第2のスイッチ回路は、制御信号によりONOFF制御される。開示の装置によれば、バンドギャップ参照電源回路の応答時間が短くなる。以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。実施の形態1図1は、実施の形態1のICカード2の構成図の一例である。図2は、ICカード2の動作を説明する図である。図1に示すように、実施の形態1のICカード2は、アンテナ4と、電源回路6と、シャント回路8と、バンドギャップ参照電源回路10と、情報処理回路12とを有している。ICカード2は、更に、パワーオンリセット回路14と、電圧センサ16と、電源回路フィルタ18とを有している。アンテナ4は、例えばループアンテナである。ICカード2は、このアンテナ4を介してリーダライタ図示せずと交信し、さらに給電される。リーダライタとの交信は、例えば以下の手順で行われる。まず、リーダライタが電波を媒体として、ICカード2に命令やデータを送信する。ICカード2は、リーダライタが送信した電波をアンテナ4で受信し、高周波回路図示せずでデジタル信号に変換する。変換されたデジタル信号は、情報処理回路12に供給される。情報処理回路12は、供給された命令やデータに応答して所定の処理を実行する。処理結果は、アンテナ4に接続された高周波回路図示せずに供給され、電波を媒体としてリーダライタに返信される。情報処理回路12は、図1に示すように、CPU20CentralProcessingUnitとメモリ22を有している。メモリ22は、ROM、RAM、EEPROMなどである。ただし、情報処理回路12は、このような回路には限定されない。例えば情報処理回路12は、CPU20の代わりにFPGAなどのロジック回路を有していてもよい。情報処理回路12の駆動電力は、電源回路6により生成される。電源回路6は、アンテナ4に発生する交流電圧を整流して、電源電圧を生成する。この電源電圧が電源ライン24を介して情報処理回路12に供給される。この電源電圧は、電源ライン24を介して、ICカード2に含まれる他の回路にも供給される。例えば電源電圧は、シャント回路8、バンドギャップ参照電源回路10、パワーオンリセット回路14、および電圧センサ16などにも供給される。電源ライン24は、例えば図1に示すように電源フィルタ例えば、RCフィルタ18を介して、情報処理回路12などに接続されてもよい。或いは、電源ライン24は、情報処理回路12などに直接接続されてもよい。ICカード2がリーダライタに接近するとアンテナ4により受信される電波以下、受信電波と呼ぶが強くなり、その結果、電源電圧は高くなる。シャント回路8は、電源電圧がその目標電圧例えば、3Vを上回ると、電源回路6の出力電流以下、電源電流と呼ぶをグラウンドGにシャント分流する。これにより、電源電圧の過度な上昇が抑制され、ICカード2の破壊例えば、CPU20等が有するトランジスタの破壊が防止される。リセット回路14は、情報処理回路12の起動時に、情報処理回路12を初期化する。この初期化により、情報処理回路12は正常に起動する。電圧センサ16は電源電圧を監視し、電源電圧が情報処理装置12の許容電圧情報処理装置12が正常に動作する下限電圧、例えば2.5Vより僅かに高い電圧例えば、2.7Vを下回ると、アラムーを出力して情報処理装置12を停止させる。これにより、情報処理装置12の誤動作が防止される。バンドギャップ参照電源回路10は、ICカード2の温度に依らず略一定の電圧例えば1.25V、以下、参照電圧と呼ぶを出力する。このバンドギャップ参照電源回路12の出力は、ICカード2に含まれる種々回路に用いられる。例えばシャント回路8および電圧センサ16は、このバンドギャップ参照電源回路12の出力と電源電圧を比較し、その結果に基づいて動作する。1電源回路電源電圧6は、図1に示すように、アンテナ4に接続された整流回路26と、平滑コンデンサ28と、保護回路30とを有している。尚、以下の説明で物理量の名称に続く内の変数は、当該物理量の値例えば、電流値を表している。アンテナ4の両端には、一対のアンテナ端子PWRMPWRPが設けられている。このアンテナ端子PWRMPWRPには、整流回路26の入力端が接続されている。一方、整流回路26の出力端には、平滑コンデンサ28が接続されている。アンテナ4は、リーダライタにより送信された電波を受信し、アンテナ端子PWRMPWRPの両端に交流電圧を発生させる。整流回路26はこの交流電圧を整流して、平滑コンデンサ28に整流電圧を供給する。平滑コンデンサ28は供給された整流電圧を平滑化して、脈動の小さい整流平滑電圧を生成する。図2に示すように電源回路6は、この整流平滑電圧を電源電圧VDDとして出力する。尚、整流回路26は、半波整流回路および全波整流回路のいずれであってもよい。図2に示すように、アンテナ端子PWRMPWRPには、保護回路30の両端が接続されている。保護回路30は、アンテナ4が過大な電力を受信すると導通して、整流回路26の破壊を防止する。2シャント回路シャント回路8は、図1に示すように、分圧回路32と、コンパレータ回路34と、シャントトランジスタ36とを有している。分圧回路32の両端は、電源ライン24とグランドGに接続されている。コンパレータ回路34の非反転入力には、分圧回路32の出力が接続されている。一方、コンパレータ回路34の反転入力には、バンドギャップ参照電源10の出力が接続されている。コンパレータ回路34の出力は、シャントトランジスタ例えば、nチャネルMOSトランジスタ36のゲートに接続されている。シャントトランジスタ36のドレインは、電源ライン24に接続されている。一方、シャントトランジスタ36のソースは、グラウンドGに接続されている。図2に示すように、分圧回路32は、電源電圧グラウンドGに対する電源ライン24の電圧VDDを分圧する。コンパレータ回路34の非反転入力には、この分圧回路32の出力が入力される。一方、コンパレータ回路34の反転入力には、バンドギャップ参照電源10の出力電圧が入力される。分圧回路32の分圧比は、電源電圧VDDが目標電圧例えば、3Vになると、分圧回路32の出力が、バンドギャップ参照電源10の出力電圧正確には、その定常値に一致するように設定されている。したがって、電源電圧VDDがその目標電圧を上回るとコンパレータ回路34は、ハイレベル電圧例えば、電源電圧VDDを出力する。一方、電源電圧VDDがその目標電圧を下回るとコンパレータ回路34は、ローレベル電圧例えば、グランドGの電圧を出力する。コンパレータ回路34の出力は、シャントトランジスタ36に入力される。コンパレータ回路34の出力がハイレベルの場合シャントトランジスタ36は導通し、電源回路6の出力電流の一部をグランドGに流入させるすなわち、出力電流を分流する。。これにより平滑コンデンサ28の放電が促進され、電源電圧VDDの上振れ電源電圧が目標電圧より高くなることが抑制される。一方、コンパレータ回路34の出力がローレベルの場合シャントトランジスタ36は非導通になり、平滑コンデンサ28の放電が抑制される。これにより電源電圧VDDの下振れ電源電圧が目標電圧より低くなることを抑制する。このようにシャント回路8は、電源電圧が目標電圧を上回ると電源回路の出力電流以下、電源電流と呼ぶを分流して電源電圧の上昇を抑制する。一方、シャント回路8は電源電圧が目標電圧を下回ると電源電流の分流を停止して、電源電圧の下降を抑制する。図2に示すように、コンパレータ回路34の出力はシャントトランジスタ36に供給されるだけでなく、シャント信号68として出力される。シャント信号68は、後述するようにバンドギャップ参照電源回路10に供給され、その制御に用いられる。このシャント信号68は、以上の説明から明らかなように、電源電圧VDDが目標電圧を上回ると反転し目標電圧を下回ると元のレベルに戻る信号である。3バンドギャップ参照電源回路図3は、バンドギャップ参照電源回路10の回路図の一例である。バンドギャップ参照電源回路10は、図3に示すように、絶対温度比例電流生成回路38と複数のバンドギャップ参照電圧出力回路40a40bとを有している。―絶対温度比例電流生成回路―図4は、絶対温度比例電流生成回路38の回路図の一例である。絶対温度比例電流生成回路38は、例えば図4に示すように、pチャネルカレントミラー回路42と、nチャネルカレントミラー回路44と、第1の抵抗52と、第1及び第2のダイオード特性素子46a46bとを有している。この構成により、絶対温度比例電流生成回路38は、素子の絶対温度に略比例し温度係数が正の絶対温度比例電流を生成する。尚、温度係数とは、物理量Xの絶対温度Tに対する変化量dX/dTのことである。pチャネルカレントミラー回路42は、第1及び第2のpチャネルMOSMetalOxideSemiconductorトランジスタ48a48bを有している。同様に、nチャネルカレントミラー回路44は、第1及び第2のnチャネルMOSトランジスタ50a50bを有している。第1及び第2のダイオード特性素子46a46bは、pn接合と略同じ電流電圧特性を有する素子である。すなわち第1及び第2のダイオード特性素子46a46bの印加電圧Vdは、式1で近似される。ここでiは、ダイオード特性素子に流れる順方向電流である。isは、ダイオード特性素子の逆方向飽和電流である。kBはボルツマン定数である。eは電荷素量である。第1及び第2のダイオード特性素子46a46bは、例えば図4に示すように、エミッタとベースがグラウンドGにより接続されたバイポーラトランジスタnpnトランジスタである。このバイポーラトランジスタは、例えば、nチャネルMOSトランジスタのpウェルをベースとし、pウェルに設けられたn層ドレインをコレクタとし、n基板をエミッタとするnpnトランジスタである。第1及び第2のダイオード特性素子46a46bは、コレクタとベースがグラウンドGにより接続されたバイポーラトランジスタpnpトランジスタであってもよい。図5は、絶対温度比例電流生成回路38の動作を説明する図である。図5に示すように、第1のpチャネルMOSトランジスタ48aのソースS1aおよび第2のpチャネルMOSトランジスタ48bのソースS1bは、それぞれ電源ライン24に接続されている。カレントミラー回路42図4参照の特性により、第1のpチャネルMOSトランジスタ48aのドレイン電流Iaと第2のpチャネルMOSトランジスタ48bのドレイン電流Ibは等しくなる。この第1のpチャネルMOSトランジスタ48aのドレイン電流Iaは第1のnチャネルMOSトランジスタ50aに供給され、第2のpチャネルMOSトランジスタ48bのドレイン電流Ibは第2のnチャネルMOSトランジスタ50bに供給される。するとカレントミラー回路44図4参照の逆特性により、第1のnチャネルMOSトランジスタ50aのソース電位φaと第2のnチャネルMOSトランジスタ50bのソース電位φbは等しくなる。図5に示すように、第1の抵抗52の一端には第2のnチャネルMOSトランジスタ50bのソースS2bが接続され、第1の抵抗52の他端には第2のダイオード特性素子46bが接続されている。したがって第1の抵抗52には、第2のnチャネルMOSトランジスタ50bのソース電位φbと第2のダイオード特性素子46bの印加電圧Vbの電圧差φbVbが印加される。上述したように、第1のnチャネルMOSトランジスタ50aのソース電位φaと第2のnチャネルMOSトランジスタ50bのソース電位φbは等しいすなわち、φa=φb。図5に示すように、第1のnチャネルMOSトランジスタ50aと第1のダイオード特性素子46aは直接接続されている。したがって、第1のnチャネルMOSトランジスタ50aのソース電位φaと第1のダイオード特性素子46aの印加電圧Vaは等しいすなわち、φa=Va。故に、第1の抵抗52の印加電圧φbVb=φaVbは、第1のダイオード特性素子46aの印加電圧Vaと第2のダイオード特性素子46bの印加電圧Vbの差VaVbに等しい。ところで第2のダイオード特性素子46bは、第1のダイオード特性素子46aのK>1倍の電流が流れるようになっている。すなわち第2のダイオード特性素子46bの逆方向飽和電流は、第1のダイオード特性素子46aの逆方向飽和電流のK倍になっている。したがって第1のダイオード特性素子46aの逆方向飽和電流をisaとすると、第1のダイオード特性素子46aの印加電圧Vaおよび第2のダイオード特性素子46bの印加電圧Vbは、式2および3で表される。ここで、iaは第1のダイオード特性素子46aに流れる順方向電流である。ibは第2のダイオード特性素子46bに流れる順方向電流である。ところで第1のダイオード特性素子46aと第2のダイオード特性素子46bには、上述したように、等しい電流が流れる。すなわち、ia=ibである。したがって、第1の抵抗52の印加電圧=VaVbは、式4で表される。故に、第1の抵抗52に流れる電流irは、オームの法則により、式5で表される。ここでR1は、第1の抵抗52の抵抗値である。第1の抵抗52と第2のpチャネルMOSトランジスタ48bには、同じ電流が流れる。したがって、第2のpチャネルMOSトランジスタ48bのドレイン電流Ibは、式6で表される。式6から明らかなように、第2のpチャネルMOSトランジスタ48bのドレイン電流Ibは、絶対温度Tに比例する。すなわち絶対温度比例電流生成回路38は、絶対温度Tに比例する電流以下、絶対温度比例電流と呼ぶを生成する。この絶対温度比例電流の温度係数は、式6から明らかなように、正の値>0である。―バンドギャップ参照電圧出力回路―バンドギャップ参照電圧出力回路40a40bの回路図は、図3に含まれている。図3に示すように、バンドギャップ参照電圧出力回路40a40bは、ミラー電流生成部54と、バンドギャップ参照電圧生成部56とを有している。バンドギャップ参照電圧生成部56は、ミラー電流生成部54に接続されている。さらにバンドギャップ参照電圧生成部56は、ミラー電流生成部54とバンドギャップ参照電圧生成部56の間の接続ノードN1から共通の出力ノードN2に接続されている。バンドギャップ参照電圧生成部56は、例えば温度係数が略零のバンドギャップ参照電圧Vgを生成し、出力ノードN2から出力する。図6は、バンドギャップ参照電圧出力回路40a40bの動作を説明する図である。ミラー電流生成部54は、第2のpチャネルMOSトランジスタ48bと第3のpチャネルMOSトランジスタ48cとを有するpチャネルカレントミラー回路である。したがって、ミラー電流生成部54は、絶対温度比例電流第2のpチャネルMOSトランジスタ48bのドレイン電流Ibのミラー電流Imを生成する。ミラー電流Imは絶対温度比例電流をコピーした電流コピー電流であり、絶対温度比例電流と略等しい電流値すなわち、絶対温度比例電流の電流値を有する。なお図6では、図面が煩雑にならないように、一部のミラー電流生成部54にだけ符号が付されている。後述する図11においても、同様である。バンドギャップ参照電圧生成部56は、このミラー電流Imが供給される第2の抵抗58と第3のダイオード特性素子46cとを有している。第3のダイオード特性素子46cと第2の抵抗58は、直列に接続されている。ミラー電流Imは、正の温度係数を有する絶対温度比例電流第2のpチャネルMOSトランジスタ48bのドレイン電流Ibをコピーしたものです。したがって、第2の抵抗58には温度係数が正の電圧以下、絶対温度比例電圧Vpと呼ぶが生成される。一方、第3のダイオード特性素子46cは、第1及び第2のダイオード特性素子46a46bと同様、pn接合と略同じ電流電圧特性を有する素子である。したがって第3のダイオード特性素子46cの印加電圧Vcは、式7で表される。ここでicは、第3のダイオード特性素子46cに流れる電流である。iscは、第3のダイオード特性素子46cの逆方向飽和電流である。ところで逆方向飽和電流iscは温度の関数であり、温度が増加すると急激に増加する。このため第3のダイオード特性素子46cの印加電圧Vcは、素子温度が増加すると減少する。すなわち第3のダイオード特性素子46cの印加電圧は、温度係数が負の電圧以下、相補的電圧と呼ぶである。バンドギャップ参照電圧Vgは、図6に示すように、温度係数が正の絶対温度比例電圧Vpと温度係数が負の相補的電圧Vcの和である。したがってバンドギャップ参照電圧Vgにおける絶対温度比例電圧Vpの温度変化は、相補的電圧Vcの温度変化により相殺される。すなわち、温度係数の絶対値が絶対温度比例電圧Vpより小さいバンドギャップ参照電圧Vgが生成される。絶対温度比例電圧Vpは、第2の抵抗58の印加電圧である。したがって絶対温度比例電圧Vpの温度係数は、第2の抵抗58の抵抗値により調整することができる。実施の形態1では、第2の抵抗58の抵抗値は、バンドギャップ参照電圧Vgの温度係数が略零になるように調整されている。すなわちバンドギャップ参照電源回路10は、温度に依らない略一定の参照電圧を出力する。この電圧は、ダイオード特性素子を形成する半導体の絶対零度におけるバンドギャップに略一致する。複数のバンドギャップ参照電圧出力回路40a40bは、略同一構造のミラー電流生成部54および略同一構造のバンドギャップ参照電圧生成部56を有している。したがって複数のバンドギャップ参照電圧出力回路40a40bは、略同一のバンドギャップ参照電圧を出力ノードN2に出力する。ところで、図3に示すように、複数のバンドギャップ参照電圧出力回路40a40bのうちの一部のバンドギャップ参照電圧出力回路40bには、制御信号によりONOFF制御される第1及び第2のスイッチ回路60a60bが設けられている。この第1のスイッチ回路60aは、図3に示すように、ミラー電流生成部54と接続ノードN1の間に設けられている。一方、第2のスイッチ回路60bは、バンドギャップ参照電圧生成部56と接続ノードN1の間に設けられている。第1及び第2のスイッチ回路60a60bの制御信号は、例えばシャント信号68である図2参照。図7は、第1及び第2のスイッチ回路60a60bの一例である。図7のスイッチ回路は、pチャネルMOSトランジスタ48d、nチャネルMOSトランジスタ50dと、インバータ62とを有するトランスファーゲートである。第1の入力出力ノード64aは、例えばミラー電流生成部54またはバンドギャップ参照電圧生成部56に接続される。第2の入力出力ノード64bは、例えば接続ノードN1に接続される。制御ノード66には、スイッチ回路の制御信号が入力される。第1及び第2のスイッチ回路60a60bは、トランスファーゲートには限られない。第1及び第2のスイッチ回路60a60bは、例えばnチャネルMOSトランジスタだけを有するスイッチ回路であってもよい。以上のように、バンドギャップ参照電源回路2は、温度係数が正の絶対温度比例電圧と温度係数が負の相補的電圧から温度係数の絶対値が絶対温度比例電圧より小さい複数のバンドギャップ参照電圧を生成する。その後バンドギャップ参照電源回路2は、生成された複数のバンドギャップ参照電圧を出力ノードN2から出力する。さらに、バンドギャップ参照電源回路2は、電源電圧VDDがその目標電圧を上回ると、制御信号に応答して複数のバンドギャップ参照電圧のうちの一部のバンドギャップ参照電圧の生成を停止する。以上の手順により、バンドギャップ参照電源回路2は、電源電流すなわち、電源電力を有効活用して、その応答時間を短縮する。4応答特性図8は、電源電圧VDDの時間変化72を説明する図である。横軸は時間である。縦軸は電源電圧VDDである。ICカード2をリーダライタ近傍等の電磁界の強いエリアに置くと、図8に示すように、電源電圧は0Vから急激に上昇し、目標電圧例えば、3Vを超えて増加し続ける。このまま放置すると、電源電圧は、破線70で示すようにデバイス破壊電圧ICカード2に含まれるMOSトランジスタ等が破壊される電圧を超えてしまう。そこで電源電圧が目標電圧を上回ると、シャント回路8が電源電流を分流して、電源電圧の上昇を抑制する。図8のシャント期間74aは、このようにして電源電圧の上昇が抑制される期間である。シャント回路8は電源電流を分流する際、シャント信号68コンパレータ回路34の出力をローレベル電圧例えば、グラウンド電圧からハイレベル電圧例えば、電源電圧に変化させる。バンドギャップ参照電圧出力回路40bの第1及び第2のスイッチ回路60a60bは、このシャント信号68の変化に応答して導通する。ICカード2がリーダライタから一時的に離れたりして電磁界の強いエリアから取り除かれると、リーダライタの出力が減少すると、電源電圧が目標電圧を下回ることがある。すると、シャント回路8は電源電流の分流を停止する。その結果、電源電圧の下降が抑制される。図8の非シャント期間76は、このようにして電源電圧の降下が抑制される期間である。シャント回路8は電源電流の分流を停止する際、シャント信号68をハイレベル電圧からローレベル電圧に変化させる。バンドギャップ参照電圧出力回路40bの第1及び第2のスイッチ回路60a60bは、このシャント信号68の変化に応答して非導通になる。その後、電源電圧が再度上昇すると、シャント回路8により再び電源電圧の上昇が抑制されるシャント期間74b参照。このような動作が繰り返されることで、ICカード2の電源電圧は目標電圧の近傍で安定化する。この間、第1及び第2のスイッチ回路60a60bは、シャント信号68に応答して、電源電圧がその目標電圧を上回ると導通し、電源電圧が目標電圧を下回ると非導通になる。ところでシャント信号68は、制御信号として第1及び第2のスイッチ回路60a60bに供給される。すなわち、第1及び第2のスイッチ回路の制御信号は、電源電圧がその目標電圧を上回ると第1及び第2のスイッチ回路を導通させ、電源電圧が目標電圧を下回ると第1及び第2のスイッチ回路を非導通にする信号である。このような信号であれば、シャント信号68でなくても、制御信号として用いることができる。図9は、バンドギャップ参照電源回路10の応答特性を説明する回路図である。図10は、バンドギャップ参照電源回路10の出力電圧の時間変化を説明する図である。横軸は時間である。縦軸は、バンドギャップ参照電源回路の出力電圧である。図8を参照して説明したように、電源電圧は目標電圧の近傍で安定化する。しかし、リーダライタの出力変動、ICカードの消費電力の変動、ノイズなど種々の要因により、電源電圧は、シャント期間74a74bおよび非シャント期間76中も、常に変動している。図9に示すように出力ノード2には、負荷容量例えば、MOSトランジスタのゲート容量C1が接続されている。この負荷容量C1は、例えば配線間容量C2により電源ライン24に結合している。このため電源電圧が変動すると、負荷容量C1の電圧も変動する。その結果、バンドギャップ参照電源回路10の出力電圧Vout出力ノードN2の電圧も変動する。このような場合、バンドギャップ参照電圧出力回路40a40bは、負荷容量C1を充電または放電してその出力電圧を元に戻そうとする。電源電圧の変動が緩やであれば、負荷容量C1はスムーズに充放電されて、出力電圧は元の参照電圧に戻る。しかし電源電圧の変動が急激な場合、図10に示すように、バンドギャップ参照電源回路の出力電圧78は振動し容易には元の電圧には戻らない。図10の第1の破線70aは、参照電圧定常状態のバンドギャップ参照電源回路の出力電圧を表している。第2の破線70bは、電圧振動の包絡線を表している。負荷容量C1の電圧が参照電圧70aより高くなると、バンドギャップ参照電源回路10は、負荷容量C1の電荷を第2の抵抗58およびダイオード特性素子46cを通してグラウンドGに放電する。一方、負荷容量C1の電圧が参照電圧70aより低くなると、バンドギャップ参照電源回路10は、負荷容量C1にミラー電流Imを供給して負荷容量C1を充電する。このような充放電を繰り返すことで、バンドギャップ参照電源回路の出力電圧78は元の電圧参照電圧に戻る。したがってバンドギャップ参照電圧出力回路40a40bの充放電能力すなわち、駆動能力が高いほど、出力電圧78の回復時間すなわち、バンドギャップ参照電源回路の応答時間が速くなる。実施の形態1のバンドギャップ参照電源回路10では、シャント期間74a74bの間、第1及び第2のスイッチ回路60a60bは導通する。したがってシャント期間74a74bの間、スイッチ回路60a60bを有するバンドギャップ参照電圧出力回路40bが出力ノード2に接続される。このためバンドギャップ参照電圧出力回路40a40bの駆動能力が全体として高くなり、バンドギャップ参照電源回路10の応答時間が短くなる。第1及び第2のスイッチ回路60a60bが導通すると、スイッチ回路60a60bを有するバンドギャップ参照電圧出力回路40bにミラー電流が流れる。その結果、バンドギャップ参照電源回路10の消費電流は増加する。このような消費電流の増加は電源電圧低下を招くので、好ましくはない。しかしシャント期間74a74bは、シャント回路8が電源電流を分流して電源電圧の上昇を抑制する期間である。したがってバンドギャップ参照電源回路10の消費電流が増加してもその分、分流される電源電流が減少する。このため電源電圧は、殆ど低下しない。したがってバンドギャップ参照電源回路10によれば、シャント期間74a74bの間、電源電圧を殆ど低下させずに、バンドギャップ参照電源回路10の応答を速くすることができる。非シャント期間76は、シャント回路8が電源電流の分流を停止して電源電圧の降下を抑制する期間である。したがって非シャント期間76中は、バンドギャップ参照電源回路10の消費電流は少ないほど好ましい。非シャント期間76中、第1及び第2のスイッチ回路60a60bは非導通になる。その結果バンドギャップ参照電源回路10の消費電流が減少し、電源電圧の降下が抑制される。これにより電源電圧が、目標電圧近傍に保たれる。一方、第1及び第2のスイッチ回路60a60bが非導通になると、バンドギャップ参照電圧出力回路40a40bの駆動能力が低下し、バンドギャップ参照電源回路10の応答時間が長くなる。しかし非シャント期間76は電源電圧が低くなるので、その分電源電圧の変動も穏やかになる。このため、バンドギャップ参照電圧出力回路40a40bの駆動能力が低くなっても問題はない。このように実施の形態1によれば、電源電圧を目標電圧近傍に保ったままバンドギャップ参照電源回路10の応答を速くすることができる。したがって、ICカード2の応答も速くなる。これに対して、バンドギャップ参照電圧出力回路が一つのバンドギャップ参照電源回路では、バンドギャップ参照電圧出力部の駆動力が不足しているので、応答は遅くなる。また、スイッチ回路60a60bを有さないバンドギャップ参照電圧出力回路40aを複数有するだけのバンドギャップ参照電源回路では、非シャント期間76の電源電圧を目標電圧近傍に維持することは困難である。ところで図3に示すバンドギャップ参照電源回路10は、バンドギャップ参照電圧出力回路40a40bは2つ有している。しかしバンドギャップ参照電圧出力回路40a40bの数は、2つには限られない。バンドギャップ参照電圧出力回路40a40bの数は、3つ以上であってもよい。5変形例図11は、バンドギャップ参照電源回路10の変形例10aの回路図である。図11に示すように、変形例10aは、図3のバンドギャップ参照電源回路10と同様、複数のバンドギャップ参照電圧出力回路40b40cを有している。複数のバンドギャップ参照電圧出力回路40b40cのうちの一部のバンドギャップ参照電圧出力回路40bは、図3のバンドギャップ参照電源回路10と同様、第1及び第2のスイッチ回路60a60bを有している。一方、図3のバンドギャップ参照電源回路10とは異なり、複数のバンドギャップ参照電圧出力回路40b40cのうちの残りのバンドギャップ参照電圧出力回路40cも、第3および第4のスイッチ回路60c60dを有している。第1及び第3のスイッチ回路60a60cは、第2のpチャネルMOSトランジスタ48bおよび第3のpチャネルMOSトランジスタ48cを有するミラー電流生成部54と接続ノードN1の間に設けられる。第2及び第4のスイッチ回路60b60dは、バンドギャップ参照電圧生成部56と接続ノードN1の間に設けられる。第1及び第2のスイッチ回路60a60bは、図3のスイッチ回路60a60bと同様、制御信号によりONOFF制御される。一方、第3および第4のスイッチ回路60c60dは、制御信号として例えば電源電圧が供給され、その動作中、導通し続ける。したがって、第3及び第4のスイッチ回路60c60dを有するバンドギャップ参照電圧出力回路40cは、非シャント期間74a74bおよびシャント期間76を通じて、バンドギャップ参照電圧を生成し続ける。このため変形例10aは、図3のバンドギャップ参照電源回路10と略同じように動作して、バンドギャップ参照電圧を出力する。ところで、第1及び第2のスイッチ回路60a60bを有するバンドギャップ参照電圧出力回路40bは、シャント期間76中、第1及び第2のスイッチ回路60a60bは導通する。この時、第3および第4のスイッチ回路60c60dも導通している。したがって、複数のバンドギャップ参照電圧出力回路40b40cは、シャント期間中、略同じ状態スイッチ回路が閉じた状態で動作する。その結果、複数のバンドギャップ参照電圧出力回路40b40cは、略同じ電圧を出力する。一方、図3に示すバンドギャップ参照電源回路10では、一方のバンドギャップ参照電圧出力回路40aはスイッチ回路を有していない。このため第1及び第2のスイッチ回路60a60bが導通するとそのオン抵抗により、スイッチ回路を有するバンドギャップ参照電圧出力回路40bとスイッチ回路を有さないバンドギャップ参照電圧出力回路40aは異なった状態で動作することになる。このため生成されるバンドギャップ参照電圧に誤差が生じる。このような誤差は、図11の変形例10aでは生じない。尚、図3のバンドギャップ参照電源回路10で生じる誤差は、第1及び第2のスイッチ回路60a60bのオン抵抗を小さくすることで縮小できる。実施の形態2図12は、実施の形態2のICカード2aの構成図の一例である。ICカード2aの構成は、図12に示すように、スイッチ制御回路80を有すること以外は、実施の形態1のICカード2と略同じである。したがって、実施の形態1のICカード2と共通する部分の説明は省略する。図13は、ICカード2aの動作を説明する図である。図13に示すように、スイッチ制御回路80は、パワーオンリセット回路14が生成するリセット解除信号82およびシャント信号68に応答して、スイッチ制御信号84を生成する。生成されたスイッチ制御信号84は、制御信号としてバンドギャップ参照電源回路10の第1及び第2のスイッチ回路60a60bに供給される。パワーオンリセット回路14は、ICカード2aの起動に際し電源電圧VDDが所定の規定電圧例えば、2V以下の間、情報処理回路12をリセットし続けることで、情報処理回路12を初期化する回路である。パワーオンリセット回路14は、電源電圧が規定電圧以下、パワーオンリセット電圧と呼ぶを上回ると、情報処理回路12のリセットを解除するリセット解除信号82を生成する。このリセット解除信号82に応答して情報処理回路12のリセット状態が解除され、情報処理回路12は通常動作を開始する。尚、図12及び13では、情報処理回路12にリセット解除信号82を伝送する信号線は省略されている。図14は、電源電圧VDDの時間変化を説明する図である。横軸は時間である。縦軸は電源電圧である。図14の縦軸には、電源電圧の目標電圧とパワーオンリセット電圧が示されている。図14に示すように、起動後の電源電圧の時間変化は、4つの領域に分けることができる。第1の領域1は、電源回路6が受信電波の整流を開始した後、電源電圧がパワーオンリセット電圧に達するまでの期間である。第2の領域2は、電源電圧がパワーオンリセット電圧に達した後、目標電圧に達するまでの期間である。第3の領域3は、図8に示すシャント期間74aである。第4の領域3は、図8に示す非シャント期間76である。スイッチ制御回路80は、電源電圧がパワーオンリセット電圧を下回っている間第1の領域1は、スイッチ制御信号84の電圧をハイレベルにして、第1及び第2のスイッチ回路60a60bを導通させる。これによりバンドギャップ参照電源回路10の応答が速くなり、参照電圧を用いる回路例えば、シャント回路8やパワーオンリセット回路14が速やかに立ち上がる。その結果、ICカード2aの起動時間が短縮される。その後、電源電圧がパワーオンリセット電圧を上回ると第2の領域2、スイッチ制御回路80は、スイッチ制御信号84をローレベルにして、第1及び第2のスイッチ回路60a60bを非導通にする。これにより電源電圧の上昇が促進され、ICカード2aの起動時間がさらに短縮される。電源電圧が更に上昇して目標電圧を上回ると第3の領域3、スイッチ制御回路80はスイッチ制御信号84をハイレベルに戻して、実施の形態1のシャント期間7474aと同様、第1及び第2のスイッチ回路60a60bを導通させる。これにより、バンドギャップ参照電源回路2aの応答が速くなる。情報処理回路12の消費電流の増加などにより電源電圧が目標電圧を下回ると第4の領域4、スイッチ制御回路80はスイッチ制御信号84をローレベルにして、第1及び第2のスイッチ回路60a60bを非導通にする。これにより電源電圧の降下が抑制される。図15は、スイッチ制御回路80の回路図の一例である。図16は、スイッチ制御信号84の時間変化の一例である。図15に示すように、スイッチ制御回路80は、第1のNANDゲート88aと第2のNANDゲート88bを有している。第1のNANDゲート88aの入力端は、第1の入力ノードN3と第2の入力ノードN4に接続されている。第2のNANDゲート88bの入力端は、第1の入力ノードN3と第1のNANDゲート88aの出力端に接続されている。そして第2のNANDゲート88bの出力端は、出力ノードN5に接続されている。第1の入力ノードN3には、リセット解除信号82が入力される。第2の入力ノードN4には、シャント信号68が入力される。第1の領域1では、リセット解除信号82はローレベルである。起動直後のシャント信号68は、ローレベルおよびハイレベルのいずれにもなり得る。しかし第1の入力ノードN3に供給されるリセット解除信号82がローレベルなので、第1の領域1のスイッチ制御信号84は、図16に示すようにハイレベルになる。尚、スイッチ制御回路80のハイレベル電圧は、電源電圧である。したがって第1の領域1のスイッチ制御信号84は、図16に示すように、電源電圧と共に増加する。第2の領域2では、電源電圧がリセット電圧を上回るので、リセット解除信号82がハイレベルである。一方、電源電圧は目標電圧を下回っているので、シャント信号68はローレベルのままである。したがって、第2の領域2のスイッチ制御信号84はローレベルになる。第3の領域3では、電源電圧が目標電圧を上回るので、リセット解除信号82およびシャント信号68はハイレベルになる。したがって、第3の領域3のスイッチ制御信号84はハイレベルになる。第4の領域4では、電源電圧が目標電圧を下回るので、シャント信号68はローレベルになる。一方、リセット解除信号82はハイレベルのままである。したがって、第4の領域4のスイッチ制御信号84は再びローレベルになる。スイッチ制御信号84は、例えば以上のように生成する。実施の形態1及び2のバンドギャップ参照電源回路10は、ICカード22aに搭載される。しかしバンドギャップ参照電源回路10は、RFIDなど別の非接触デバイスに搭載されてもよい。実施の形態1及び2の絶対温度比例電流生成回路38は、nチャネルカレントミラー回路とpチャネルカレントミラー回路を有している。しかし絶対温度比例電流生成回路38は、このような回路には限られない。例えば、絶対温度比例電流生成回路は、バイポーラトランジスタを有するカレントミラー回路であってもよい。実施の形態1及び2では、電源電圧が目標電圧に一致した時のICカード22aの動作については、特に説明しなかった。これは、電源電圧が目標電圧に一致した時ICカード22aの各回路が、電源電圧が目標電圧より低い時と同じように動作しても、或いは高い時と同じように動作しても、ICカード2,2aの動作は殆ど変らないためである。以上の実施の形態1~2に関し、更に以下の付記を開示する。付記1温度係数が正の絶対温度比例電流を生成する絶対温度比例電流生成回路と、前記絶対温度比例電流のミラー電流を生成するミラー電流生成部と、前記ミラー電流生成部に接続され、前記ミラー電流に基づいて生成される温度係数が正の絶対温度比例電圧および温度係数が負の相補的電圧から温度係数の絶対値が前記絶対温度比例電圧より小さいバンドギャップ参照電圧を生成するバンドギャップ参照電圧生成部とを有し、前記ミラー電流生成部と前記バンドギャップ参照電圧生成部の間の接続ノードから共通の出力ノードに接続され、当該出力ノードから前記バンドギャップ参照電圧を出力する複数のバンドギャップ参照電圧出力回路とを有し、前記複数のバンドギャップ参照電圧出力回路のうちの一部のバンドギャップ参照電圧出力回路は、前記ミラー電流生成部と前記接続ノードの間および前記バンドギャップ参照電圧生成部と前記接続ノードの間それぞれに設けられ、制御信号によりONOFF制御される第1及び第2のスイッチ回路を有するバンドギャップ参照電源回路。付記2付記1に記載のバンドギャップ参照電源回路において、前記制御信号は、電源電圧がその目標電圧を上回ると前記第1及び第2のスイッチ回路を導通させ、前記電源電圧が前記目標電圧を下回ると前記第1及び第2のスイッチ回路を非導通にすることを特徴とするバンドギャップ参照電源回路。付記3付記1又は2に記載のバンドギャップ参照電源回路において、前記複数のバンドギャップ参照電圧出力回路のうちの残りのバンドギャップ参照電圧出力回路は、前記ミラー電流生成部と前記接続ノードの間および前記バンドギャップ参照電圧生成部と前記接続ノードの間それぞれに設けられその動作中導通し続ける第3および第4のスイッチ回路を有することを特徴とするバンドギャップ参照電源回路。付記4付記1乃至3に記載のバンドギャップ参照電源回路において、前記バンドギャップ参照電圧生成部は、前記ミラー電流が供給される抵抗と、コレクタまたはエミッタとベースが接地され前記相補的電圧を発生するバイポーラトランジスタまたは前記相補的電圧を発生するpnダイオードとを有し、前記バイポーラトランジスタと前記抵抗が直列に接続されていることを特徴とするバンドギャップ参照電源回路。付記5アンテナに発生する交流電圧を整流して電源電圧を生成する電源回路と、前記電源電圧が目標電圧を上回ると前記電源回路の出力電流を分流して、前記電源電圧の上昇を抑制するシャント回路と、温度係数が正の絶対温度比例電流を生成する絶対温度比例電流生成回路と、前記絶対温度比例電流のミラー電流を生成するミラー電流生成部と前記ミラー電流生成部に接続され前記ミラー電流に基づいて生成される温度係数が正の絶対温度比例電圧および温度係数が負の相補的電圧から温度係数の絶対値が前記絶対温度比例電圧より小さいバンドギャップ参照電圧を生成するバンドギャップ参照電圧生成部とを備え前記ミラー電流生成部と前記バンドギャップ参照電圧生成部の間の接続ノードから共通の出力ノードに接続され当該出力ノードから前記バンドギャップ参照電圧を出力する複数のバンドギャップ参照電圧出力回路とを有し、前記複数のバンドギャップ参照電圧出力回路のうちの一部のバンドギャップ参照電圧出力回路は、前記ミラー電流生成部と前記接続ノードの間および前記バンドギャップ参照電圧生成部と前記接続ノードの間それぞれに設けられる第1及び第2のスイッチ回路とを有するバンドギャップ参照電源回路とを有し、前記シャント回路は、前記電源電圧が前記目標電圧を上回ると反転し前記目標電圧を下回ると元のレベルに戻るシャント信号を出力し、前記第1のスイッチ回路および前記第2のスイッチ回路は、前記シャント信号に応答して、前記電源電圧がその目標電圧を上回ると導通し前記電源電圧が前記目標電圧を下回ると非導通になる非接触型デバイス。付記6付記5に記載の非接触型デバイスにおいて、更に、情報処理回路と、前記電源電圧が規定電圧以下の間は前記情報処理回路をリセットし続け、前記電源電圧が前記規定電圧を上回ると前記情報処理回路のリセットを解除するリセット解除信号を生成するパワーオンリセット回路と、前記シャント信号および前記リセット解除信号に応答して、前記電源電圧が前記規定電圧以下の間は前記第1のスイッチ回路および前記第2のスイッチ回路を導通させ、前記電源電圧が前記規定電圧を上回ると前記第1のスイッチ回路および前記第2のスイッチ回路を非導通にし、前記電源電圧が前記目標電圧を上回ると前記第1のスイッチ回路および前記第2のスイッチ回路を導通させ、前記電源電圧が前記目標電圧を下回ると前記第1のスイッチ回路および前記第2のスイッチ回路を非導通にするスイッチ制御回路とを有することを特徴とする非接触型デバイス。付記7温度係数が正の絶対温度比例電圧と温度係数が負の相補的電圧から温度係数の絶対値が前記絶対温度比例電圧より小さい複数のバンドギャップ参照電圧を生成する工程と、生成された複数のバンドギャップ参照電圧を、出力ノードから出力する工程と、制御信号に応答して、前記複数のバンドギャップ参照電圧のうちの一部のバンドギャップ参照電圧の生成を停止する工程とを有するバンドギャップ参照電圧の生成方法。"