"パルス幅変調信号に基づいてデッドタイムを有するハイサイド駆動信号及びローサイド駆動信号を生成するデッドタイム生成部、前記ハイサイド駆動信号、ローサイド駆動信号、及び出力端子の電圧をモニタすることで第1のPWM信号と第2のPWM信号を出力する駆動信号生成部、及び前記第1のPWM信号によって駆動されるハイサイドスイッチ素子及び前記第2のPWM信号によって駆動されるローサイドスイッチ素子により構成され、前記ハイサイドスイッチ素子のエミッタを電源に接続し、該ハイサイドスイッチ素子のコレクタを前記ローサイドスイッチ素子のコレクタと接続して前記出力端子に接続し、該ローサイドスイッチ素子のエミッタをグランドに接続したドライバを内蔵するスイッチング電源集積回路と、前記出力端子に接続され、高周波を阻止するコイル及び該高周波を通過させる容量で構成されたフィルタと、を備えるスイッチング電源装置であって、前記ハイサイドスイッチ素子の電源端子にカソード側を接続し、前記出力端子にアノード側を接続した第1のダイオード、及び前記ローサイドスイッチ素子のグランド端子にアノードを接続し、前記出力端子にカソードを接続した第2のダイオードを前記スイッチング電源集積回路の外部に備え、前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子が共にオフする期間に、前記第1のダイオード又は前記第2のダイオードの何れか一方が導通し、前記駆動信号生成部は、前記第2のダイオードがオフした時点で前記ハイサイドスイッチ素子を導通させる前記第1のPWM信号を生成し、前記第1のダイオードがオフした時点で前記ローサイドスイッチ素子を導通させる前記第2のPWM信号を生成することを特徴とするスイッチング電源装置。前記スイッチング電源集積回路は、三角波を生成する三角波生成部、設定電圧と前記フィルタの出力電圧もしくは前記出力電圧の比例電圧とを比較し、その差分を積分することで制御電圧を生成する差分積分器、及び前記制御電圧と前記三角波を比較して前記パルス幅変調信号を生成する比較器を備え、前記設定電圧に応じて前記パルス幅変調信号のパルス幅を変化させて前記出力電圧を制御することを特徴とする請求項1に記載のスイッチング電源装置。前記出力端子を複数備える多出力のスイッチング電源装置であって、前記ドライバを夫々の出力端子に備え、前記第1のダイオードと前記第2のダイオードを前記夫々の出力端子に備えることを特徴とする請求項1又は2に記載のスイッチング電源装置。請求項1乃至3の何れか一項に記載のスイッチング電源装置と、該スイッチング電源装置の出力電圧を昇圧するトランスと、を備え、前記設定電圧として正弦波形状の電圧を入力し、前記スイッチング電源装置の出力電圧を前記トランスに印加し、前記トランスの出力もしくは前記トランスの出力の比例電圧を前記設定電圧と比較することで、電圧が制御されたAC電圧を生成することを特徴とするAC電源装置。電子写真方式に係る画像形成装置において、像担持体に一様な電荷を帯電する帯電用電源として請求項4に記載のAC電源装置を使用したことを特徴とする画像形成装置。複数の像担持体を備える画像形成装置において、前記帯電用電源として請求項4に記載のAC電源装置を複数備え、前記スイッチング電源集積回路は複数の出力端子を備える1つの集積回路として構成したことを特徴とする画像形成装置。しかし、今までの集積回路では、タンデム機の場合には4色分電源が必要であるため、ドライバFETを4色分内蔵すると、ドライバFETのオン抵抗による発熱量が集積回路のパッケージの許容熱量を越えてしまう可能性があり、通常何らかの放熱対策を施すこととなる。例えば、放熱特性の高いセラミックパッケージを使用したり、放熱フィンを配備するなど考えられるが、いずれにしてもコストが上昇してしまうという問題があった。また、特許文献1に開示されている従来技術は、消費電力の観点からデッドタイムを最適化する点では本発明と類似しているが、ドライバFETのオン抵抗による発熱量が集積回路のパッケージの許容熱量を越えてしまうという問題は解消できていない。本発明は、かかる課題に鑑みてなされたものであり、ドライバのオン抵抗が大きくなる期間を出来るだけ長くして、外付けのダイオードに還流電流を流すことにより、ドライバには還流電流を流さず、集積回路自体の発熱を抑制するようにして、ドライバFETを集積回路に内蔵する場合に、集積回路の発熱量を低減したスイッチング電源装置を提供することを目的とする。本発明はかかる課題を解決するために、請求項1は、パルス幅変調信号に基づいてデッドタイムを有するハイサイド駆動信号及びローサイド駆動信号を生成するデッドタイム生成部、前記ハイサイド駆動信号、ローサイド駆動信号、及び出力端子の電圧をモニタすることで第1のPWM信号と第2のPWM信号を出力する駆動信号生成部、及び前記第1のPWM信号によって駆動されるハイサイドスイッチ素子及び前記第2のPWM信号によって駆動されるローサイドスイッチ素子により構成され、前記ハイサイドスイッチ素子のエミッタを電源に接続し、該ハイサイドスイッチ素子のコレクタを前記ローサイドスイッチ素子のコレクタと接続して前記出力端子に接続し、該ローサイドスイッチ素子のエミッタをグランドに接続したドライバを内蔵するスイッチング電源集積回路と、前記出力端子に接続され、高周波を阻止するコイル及び該高周波を通過させる容量で構成されたフィルタと、を備えるスイッチング電源装置であって、前記ハイサイドスイッチ素子の電源端子にカソード側を接続し、前記出力端子にアノード側を接続した第1のダイオード、及び前記ローサイドスイッチ素子のグランド端子にアノードを接続し、前記出力端子にカソードを接続した第2のダイオードを前記スイッチング電源集積回路の外部に備え、前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子が共にオフする期間に、前記第1のダイオード又は前記第2のダイオードの何れか一方が導通し、前記駆動信号生成部は、前記第2のダイオードがオフした時点で前記ハイサイドスイッチ素子を導通させる前記第1のPWM信号を生成し、前記第1のダイオードがオフした時点で前記ローサイドスイッチ素子を導通させる前記第2のPWM信号を生成することを特徴とする。本発明では、デッドタイムの間で、外付けの第1のダイオード及び第2のダイオードで電力消費するため、電源集積回路内部で消費する電力を小さくすることができる。即ち、出力端子を常時モニタして、外付けの第1のダイオード及び第2のダイオードで還流電流を流せなくなるタイミングデッドタイムで、内部のスイッチ素子を導通させることで、電源集積回路内部に電流を流すことを最小限にして、発熱を抑制することができる。請求項2は、前記スイッチング電源集積回路は、三角波を生成する三角波生成部、設定電圧と前記フィルタの出力電圧もしくは前記出力電圧の比例電圧とを比較し、その差分を積分することで制御電圧を生成する差分積分器、及び前記制御電圧と前記三角波を比較して前記パルス幅変調信号を生成する比較器を備え、前記設定電圧に応じて前記パルス幅変調信号のパルス幅を変化させて前記出力電圧を制御することを特徴とする。電源集積回路は、三角波生成部、比較器、差分積分器、デッドタイム生成部、駆動信号生成部から構成される。また集積回路外部は第1のダイオード、第2のダイオード、コイル、容量、フィードバック用抵抗分圧、負荷で構成される。入力電圧とFB電圧との差分が差分積分器により積分され、制御信号として出力される。制御信号は三角波生成部で生成された三角波と比較器で比較され、パルス幅変調信号に変換される。パルス幅変調信号はデッドタイム生成部に入力され、ハイサイド駆動信号およびローサイド駆動信号が生成される。これらの駆動信号は駆動信号生成部に入力され、出力信号として出力され、コイルと容量で構成されるフィルタにより平滑化され、出力OUTが生成される。出力OUTの分圧をFB電圧としてフィードバックすることにより、全体として制御系が構成され、入力電圧に応じた出力電圧が生成される。請求項3は、前記出力端子を複数備える多出力のスイッチング電源装置であって、前記ドライバを夫々の出力端子に備え、前記第1のダイオードと前記第2のダイオードを前記夫々の出力端子に備えることを特徴とする。多出力のスイッチング電源装置は、各負荷に対してドライバが必要となる。そして、ドライバを構成するハイサイドスイッチ素子、およびローサイドスイッチ素子の消費電力を低減するためには、夫々のドライバに第1のダイオードと第2のダイオードを出力端子に備える必要がある。これにより、各ドライバの消費電力を抑制して、集積回路の発熱を抑制することができる。請求項4は、請求項1乃至3の何れか一項に記載のスイッチング電源装置と、該スイッチング電源装置の出力電圧を昇圧するトランスと、を備え、前記設定電圧として正弦波形状の電圧を入力し、前記スイッチング電源装置の出力電圧を前記トランスに印加し、前記トランスの出力もしくは前記トランスの出力の比例電圧を前記設定電圧と比較することで、電圧が制御されたAC電圧を生成することを特徴とする。高圧のAC電源を生成するためには、スイッチング電源装置の出力電圧をトランスで昇圧することにより得られる。しかし、高圧AC電源は、負荷の変動により変化しては困るので、トランスの2次側の電圧を分圧して差分積分器にフィードバックする。そして、その電圧と基準正弦波との差分を積分して制御電圧を生成し、三角波と比較してパルス幅変調信号を生成する。これにより、負荷変動による電圧変化を制御して、一定の電圧とすることができる。請求項5は、電子写真方式に係る画像形成装置において、像担持体に一様な電荷を帯電する帯電用電源として請求項4に記載のAC電源装置を使用したことを特徴とする。画像形成装置の像担持体感光体は、潜像を形成するために、一様に電荷を帯電する必要がある。この帯電用電源として本発明のAC電源装置を使用する。これにより、帯電電圧が安定して、潜像形成の安定度が増加する。請求項6は、複数の像担持体を備える画像形成装置において、前記帯電用電源として請求項4に記載のAC電源装置を複数備え、前記スイッチング電源集積回路は複数の出力端子を備える1つの集積回路として構成したことを特徴とする。カラー画像形成装置には、4つの帯電装置があり、夫々に帯電用電源が必要となる。しかし、各帯電用電源を制御する集積回路は1つのパッケージに集積にすることができる。これにより、AC電源を構成する電源のサイズを小型化することができる。本発明によれば、集積回路の外側にダイオードを配置し、ダイオードに電流が流れている間は集積回路内ドライバFETをオフさせておくことで、集積回路の発熱を低減する。また、出力電圧を常時モニタし、ダイオードがオンする閾値電圧を下回った時点で、ドライバFETを導通させることで集積回路の発熱を最適化できるので、ドライバFETを集積回路に内蔵する場合に、集積回路の発熱量を低減する構成を安価に実現することができる。以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。本発明の特長を先に述べると、スイッチング直後の大きな電流が流れる期間は外付けのダイオードに電流を流すことで内蔵トランジスタで消費する電力を抑制出来るため、外付けのダイオードに電流を流す期間を積極的に長くする工夫をしたことが大きな特長である。図1は、本発明の第1の実施形態に係るスイッチング電源のドライバ部、フィルタ及びダイオードに関する構成図である。本発明のスイッチング電源50は、PWMパルス幅変調信号に基づいてデッドタイムを有するPWM_DHハイサイド駆動信号及びPWM_DLローサイド駆動信号を生成するデッドタイム生成部1、PWM_DH、PWM_DL、及びPWMO出力端子の電圧をモニタすることでPWM_H第1のPWM信号とPWM_L第2のPWM信号を出力する駆動信号生成部2、及びPWM_Hによって駆動されるハイサイドスイッチ素子12及びPWM_Lによって駆動されるローサイドスイッチ素子11により構成され、ハイサイドスイッチ素子12のエミッタを電源端子7に接続し、ハイサイドスイッチ素子12のコレクタをローサイドスイッチ素子11のコレクタと接続して出力端子6に接続し、ローサイドスイッチ素子11のエミッタをグランド端子5に接続したドライバ10を内蔵するスイッチング電源集積回路以下、単に集積回路と呼ぶ9と、出力端子6に接続され、高周波を阻止するコイル15及び高周波を通過させる容量16で構成されたフィルタ8と、を備えるスイッチング電源装置50であって、ハイサイドスイッチ素子12の電源端子7にカソード側を接続し、出力端子6にアノード側を接続した第1のダイオード14、及びローサイドスイッチ素子11のグランド端子5にアノードを接続し、出力端子6にカソードを接続した第2のダイオード13をスイッチング電源集積回路9の外部に備え、ハイサイドスイッチ素子12及びローサイドスイッチ素子11が共にオフする期間に、第1のダイオード14又は第2のダイオード13の何れか一方が導通し、駆動信号生成部2は、第2のダイオード13がオフした時点でハイサイドスイッチ素子12を導通させるPWM_Hを生成し、第1のダイオード14がオフした時点でローサイドスイッチ素子11を導通させるPWM_Lを生成する。即ち、図1において、ドライバFETであるPCHFET12およびNCHFET11は集積回路9内部に内蔵されている。PCHFET12のオンオフを制御する信号はPWM_Hであり、NCHFET11のオンオフを制御する信号はPWM_Lであり、ともにパルス幅変調信号である。PWMOが集積回路9の出力端子6であり、フィルタ8のコイル15に接続される。フィルタ8のコイル15および容量16は電源ボード上に配置される。ダイオード13およびダイオード14は集積回路9外部に配置されており、PCHFET12およびNCHFET11がともにオフの期間に還流電流を流すために使用される。デッドタイム生成部1はPWM信号が入力され、デッドタイムをもつPWM_DHとPWM_DLを生成する。また、駆動信号生成部2はPWM_DHとPWM_DL及びPWMOが入力されPWM_HとPWM_Lを生成する。一般的なPWM信号に対する出力OUTの電圧特性を図2に示す。PWM信号のduty比ハイ期間/ハイ期間ロー期間に比例して出力電圧が高くなる。通常は出力電圧の一部をフィードバックし、設定値と比較することにより出力電圧の制御を行う。図3は本発明のスイッチング電源の動作について説明する図である。図3において、各タイミングでの電圧、電流、電力消費の変化を示している。まず期間aの前の状態ではPCHFET12がオンして電流がPCHFETから容量16へ流れ込み、PCHFETが電力を消費している状態とする。電流の向きは図1における矢印の向きを正とする。期間aに入りPWM_HがハイになるとPCHFET12がオフし、図1のコイル15のインダクタンス特性の逆起電力により、PWMOの電位がGND以下まで遷移する。そのときPWMOの電位がGNDに対してダイオード13のオン電圧より低くなるダイオード13の両端にオン電圧以上の電圧が正の向きにかかるとダイオード13が導通し、GNDからPWMOコイル15へダイオード13を通して電流が流れる期間a。ここでNCHFET11の閾値電圧はダイオード13のオン電圧よりも高いものと仮定する。期間aの間、ダイオード13に流れる電流およびコイル15の逆起電力は徐々に小さくなってくる。ここで、出力電圧PWMOを駆動信号生成部にてモニタし、ダイオード13の両端にかかる電圧がダイオード13のオン電圧よりも小さくなった時点でPWM_Lをハイに制御することで、NCHFET11をオンし導通させる期間b。期間bの間に、PWMO電位はGNDより高くなり、NCHFET11に流れる電流は正の値となる。次に、PWM_LをローにしてNCHFET11をオフすると、コイル15の逆起電力により、今度はPWMOの電位が、電源VCCよりも高くなる。PWMOの電位が電源VCCに対してダイオード14のオン電圧より高くなるとダイオード14が導通し、PWMOコイル15から電源VCCへダイオード14を通して電流が流れる期間c。ここでPCHFET12の閾値電圧はダイオード14のオン電圧よりも高いものと仮定する。期間cの間、PCHFET12に流れる電流およびコイル15の逆起電力は徐々に小さくなってくる。ここで、出力電圧PWMOを駆動信号生成部にてモニタし、ダイオード14の両端にかかる電圧がダイオード14のオン電圧よりも小さくなった時点でPWM_Hをローに制御することで、PCHFET12をオンし導通させる期間d。期間dの間に、PWMO電位は電源VCCより低くなり、PCHFET12に流れる電流は正の値となる。以上のような動作が繰り返し行われる。ドライバFETにて消費される電力変化を図18の場合と比較すると、期間a、期間c、期間eの間、外付けのダイオード13、ダイオード14で電力消費するため、集積回路内部で消費する電力は小さくなることがわかる。特に、ダイオード13、ダイオード14としては、動作速度が速く、オン電圧が低く、オン抵抗が小さいショットキーダイオードなどを使用することが望ましい。また図3からもわかるように、期間a、期間c、期間eのようにPCHFET12、NCHFET11ともにオフしている期間は出来るだけ長いダイオード13,ダイオード14が導通している期間内でほうが集積回路での電力消費という意味では小さくなり有利である。そういう意味でダイオードのオン電圧は小さいほど有利である。このように、出力電圧PWMOを常時モニタし、外付けのダイオードで還流電流を流せなくなるタイミングで内部のFETを導通させることで、集積回路内部に電流を流すことを最大限少なくし、集積回路の発熱を抑制することが可能となる。図4は駆動信号生成部の構成例を示す図である。図4において駆動信号生成部2は電流源30とダイオード比較器31とAND回路32、OR回路33で構成されている。ここでダイオードを外付けのダイオードを模擬しているもので、オン電圧は同等のものを想定している。図5に図4の動作タイミングを示している。ここで、Vth_dはダイオードのオン電圧である。つまり、PWMOがVCCVth_dよりも小さくなったタイミングで図4のOR回路33が導通しPWM_Hがローとなる。また、PWMOがGND-Vth_dよりも大きくなったときには、AND回路32が導通しPWM_Lがハイとなる。つまり、PWMOをモニタし、基準電圧と比較することで、最終段FET制御信号であるPWM_LとPWM_Hを制御している。このPWM_LとPWM_Hが最終段FETに入力されることで、外付けのダイオードがオフするタイミングで、最終段FETがオンすることになる。図6はデッドタイム生成部の構成例と動作タイミングを示す図である。デッドタイム生成部1ではPWMからPWM_DLとPWM_DHを生成している。ノードCにはあえて容量を付加することにより、AよりBのノード変化を遅延させ、その期間をデッドタイムとして生成する。PWM_DHのほうが、PWM_DLよりもハイ期間は長いものとなる。このデッドタイム生成部では一般的な貫通電流防止用のデッドタイム生成を行っており、ここで生成された信号PWM_DLとPWM_DHが駆動信号生成部に入力され、PWMOをモニタすることで、デッドタイムがより最適化された制御信号PWM_LとPWM_Hとなる。なお、図5と図6のタイミングチャートは理想的な動作を示しているが、ばらつき等で多少タイミングがずれてもスイッチング電源の動作に影響はない。図7に図1の構成を使用したスイッチング電源の構成を示す図である。図7において、集積回路20は三角波生成部21、比較器22、差分積分器23、デッドタイム生成部24、駆動信号生成部25から構成される。また集積回路外部はダイオード13、ダイオード14、コイル15、容量16、フィードバック用抵抗分圧18、負荷17で構成される。入力電圧とFB電圧との差分が差分積分器23により積分され、制御信号として出力される。制御信号は三角波生成部21で生成された三角波と比較器22で比較され、PWMに変換される。PWMはデッドタイム生成部24に入力され、ハイサイド駆動信号PWM_DHおよびローサイド駆動信号PWM_DLが生成される。PWM_DHおよびPWM_DLは駆動信号生成部25に入力され、PWMOとして出力され、コイル15と容量16で構成されるフィルタにより平滑化され出力OUTが生成される。出力OUTの分圧をFB電圧としてフィードバックすることにより、全体として制御系が構成され、入力電圧に応じた出力電圧が生成される。ここで、駆動信号生成部25は図4の構成で実現され、デッドタイム生成部は図6の構成で実現される。図7ではFB電圧として出力OUTの分圧としたが、出力OUTをそのままFB電圧としてもよい。図8は三角波生成部の構成を示す図である。図8において、三角波生成部21は電流源I1とシュミットトリガ回路26、トランジスタ27と容量C1により構成される。シュミットトリガ回路26は入力電圧の遷移方向により閾値電圧が変わる回路であり、閾値を例えばref±Vthとする。例えば、TRIOUTがrefVthを越えた場合、シュミットトリガ回路の出力が反転し、トランジスタ27がオンする。トランジスタ27によりC1に蓄えられた電荷が放電し、TRIOUTは引き下げられる。ここで今度はTRIOUTの電位がref-Vthより低くなると、シュミットトリガ回路26の出力が反転し、トランジスタ27がオフする。トランジスタ27がオフしている間は電流源I1により、容量C1へ充電される。このようにしてTRIOUTにはのこぎり型の三角波が生成される。図9は差分積分器の構成を示す図である。図9においてオペアンプ28には帰還がかけられており、ノードn1はバーチャルショートによりFB電圧となる。入力電圧とFB電圧との差電圧を抵抗Rで割った電流が、容量C2へ蓄えられることになり、積分出力が生成される。図10は高圧AC電源の構成例を示す図である。基本的に図7のスイッチング電源を基本としているが、出力OUTにトランス34の1次側を接続し、2次側から高電圧を出力する。また入力電圧としては正弦波を入力している。高圧AC出力を分圧してFB電圧としてフィードバックしている。トランス34の1次側と2次側の巻き数比を1:nにすることにより、1次側に印加した入力電圧の振幅のn倍の振幅の高圧AC出力を生成することが出来る。また、図19に図10の高圧AC電源を複数備えた場合の構成例を示している。図19では、三角波生成部21を共通化でき、また集積回路を複数備える必要がなく、1つの集積回路で複数の出力に対応しているため、小型化が可能となる。また、本発明に係る高圧AC電源装置51を、帯電装置に適用することが好ましい。図11は本発明に係る帯電装置の構成の一例を示す図である。帯電装置200は、高圧AC電源装置51及び帯電ローラ201を有している。尚、本実施形態では、いわゆる近接帯電法によって感光体ドラム210が帯電されるものとするが、これに限られるものではない。帯電ローラ201は、例えば、図12に示されるように、棒状の芯金202と、芯金202をくるむように設けられ中抵抗に抵抗が設定されている円柱状の弾性層203と、弾性層203の外周を被覆し、耐摩耗性を向上させ、かつ異物付着性を低減させる被覆層204とを有している。そして、感光体ドラム210における像が形成されない部分が帯電されないようにスペーサ205が設けられている。尚、スペーサ205は、帯電ローラ201ではなく、感光体ドラム210に設けても良い。また、帯電ローラ201と感光体ドラム210との間に、例えばベルトのようなシート状の部材をスペーサとして配置しても良い。このように高圧AC電源装置51を、帯電装置200に適用することにより、帯電装置200の省電力化を実現することができる。さらに、本発明に係る高圧AC電源装置を、図13に示すような画像形成装置に適用することが好ましい。画像形成装置300は、感光体ドラム301の周囲に、感光体を高圧に帯電するAC帯電装置帯電装置200、DC帯電装置302、画像データを露光する光走査装置303、光走査装置303により記録された静電潜像に帯電したトナーを付着して顕像化する現像装置304、感光体ドラム301に付着したトナーを紙に転写する転写装置305、感光体ドラム301に残ったトナーを掻き取り備蓄するクリーニング装置306等を備えるものである。尚、各部の構成及び動作については公知であるので、説明を省略する。また、図13に示す画像形成装置は、カラー画像形成装置を含むのは勿論である。このように高圧AC電源装置1を有する帯電装置200を画像形成装置300に適用することにより、画像形成装置300の省電力化を実現することができる。また、図14に複数の感光体ドラムを備えるカラー画像形成装置の構成図を示す。このカラー画像形成装置2000は、4色ブラック、シアン、マゼンタ、イエローを重ね合わせてフルカラーの画像を形成するタンデム方式の多色カラー画像形成装置であり、ブラック用の感光体ドラムK1、帯電装置K2、現像装置K4、クリーニングユニットK5、及び転写装置K6と、シアン用の感光体ドラムC1、帯電装置C2、現像装置C4、クリーニングユニットC5、及び転写装置C6と、マゼンタ用の感光体ドラムM1、帯電装置M2、現像装置M4、クリーニングユニットM5、及び転写装置M6と、イエロー用の感光体ドラムY1、帯電装置Y2、現像装置Y4、クリーニングユニットY5、及び転写装置Y6と、光走査装置2010と、転写ベルト2080と、定着ユニット2030などを備えている。各感光体ドラムは、図14中の矢印の方向に回転し、各感光体ドラムの周囲には、回転順に帯電装置、現像装置、転写装置、クリーニングユニットがそれぞれ配置されている。各帯電装置は、対応する感光体ドラムの表面を均一に帯電する。この帯電装置によって帯電された各感光体ドラム表面に光走査装置2010により光が照射され、各感光体ドラムに潜像が形成されるようになっている。そして、対応する現像装置により各感光体ドラム表面にトナー像が形成される。さらに、対応する転写装置により、記録紙に各色のトナー像が転写され、最終的に定着ユニット2030により記録紙に画像が定着される。帯電装置K2、C2、M2、Y2として図11の帯電装置を使用して、高圧AC電源装置として、図19の構成を使用し、各色用の高圧AC電源装置を1つの集積回路に集積化することにより、高圧電源ユニットの構成が簡略化され小型化が可能となる。"