プラズマCVD装置の製膜室内部をクリーニングするクリーニング工程と、前記クリーニング工程の後、前記製膜室で結晶質シリコン薄膜の仮製膜を行う仮製膜工程と、前記仮製膜工程の後、前記製膜室で半導体薄膜の積層膜の製膜を行う半導体薄膜製膜工程を有する、半導体装置の製造方法。前記半導体装置は、光電変換素子である請求項1記載の半導体装置の製造方法。前記半導体薄膜製膜工程は、非晶質シリコン半導体薄膜の製膜を行う工程を有する請求項2に記載の半導体装置の製造方法。前記仮製膜工程は、膜厚250nm以上4μm以下の膜を製膜する、請求項2または3に記載の半導体装置の製造方法。前記半導体薄膜製膜工程は、積層構造をもつ光電変換素子を形成する工程であり、前記光電変換素子は、第1構造体、第2構造体からなる積層型光電変換素子である請求項2から4のいずれかに記載の半導体装置の製造方法。前記積層型光電変換素子は、前記第1構造体と前記第2構造体の間に中間層を有する請求項5に記載の半導体装置の製造方法。前記中間層は、ZnOからなる請求項6に記載の半導体装置の製造方法。しかしながら、特許文献1に記載の方法を用いた場合、製膜室の内部にプラズマ溶射する必要があるため、プラズマCVD装置とは別のプラズマ溶射装置が必要となる。一方、プラズマCVD装置のクリーニング後に、製膜用のガスを用いて仮製膜を行った場合、厚膜化していなくても、堆積膜の剥がれ落ちが発生するという問題があることがわかった。本発明は上記の問題に鑑みてなされたものであり、その目的は、プラズマCVD装置を用いた半導体装置の製造方法に関し、製膜室のクリーニング後に、仮製膜を行った際に堆積する膜の剥離を防ぎ、半導体薄膜中に堆積膜が混入することを防ぐことを目的としている。本発明にかかわるプラズマCVD装置を用いた半導体装置の製造方法は、プラズマCVD装置の製膜室内部をクリーニングするクリーニング工程と、クリーニング工程の後、製膜室で結晶質シリコン薄膜の仮製膜を行う仮製膜工程と、仮製膜工程の後、製膜室で半導体薄膜の積層膜の製膜を行う半導体薄膜製膜工程を有するものである。本発明にかかわる半導体装置の製造方法は、プラズマCVD装置の製膜室内部をクリーニングするクリーニング工程と、クリーニング工程の後、製膜室で結晶質シリコン薄膜の仮製膜を行う仮製膜工程と、仮製膜工程の後、製膜室で半導体薄膜の積層膜の製膜を行う半導体薄膜製膜工程を有することを特徴とする。本発明にかかわる半導体装置は、光電変換素子であることを特徴とする。本発明にかかわる半導体薄膜製膜工程は、非晶質シリコン半導体薄膜の製膜を行う工程を有することを特徴とする。本発明にかかわる仮製膜工程は、膜厚250nm以上4μm以下の膜を製膜することを特徴とする。本発明にかかわる半導体薄膜製膜工程は、積層構造をもつ光電変換素子を形成する工程であり、光電変換素子は、第1構造体、第2構造体からなる積層型光電変換素子であることを特徴とする。本発明にかかわる積層型光電変換素子は、第1構造体と第2構造体の間に中間層を有することを特徴とする。本発明にかかわる中間層は、ZnOからなることを特徴とする。本発明に係るプラズマCVD装置を用いた半導体装置の製造方法は、クリーニング後に仮製膜を行った際に堆積する膜の剥離を防ぎ、半導体薄膜中に堆積膜が混入するのを防ぐという効果を奏する。本発明者により、仮製膜の際に製膜した堆積膜が剥離するという課題について、さらに検討を行ったところ、仮製膜で堆積した膜と製膜室の内面との密着性に問題があることがわかった。本発明は、クリーニング後に、仮製膜を行った際の堆積膜が剥離し、光電変換素子を構成する半導体薄膜中に堆積膜が混入するという課題を解決するものである。本願において、製膜室の内面とは、製膜室の内壁と、製膜室中にある構成部品表面を含むものである。また、半導体薄膜とは、プラズマCVD装置を用いて形成する膜を示し、光電変換素子とは、半導体薄膜を電極ではさみ込んだ構造を持つ素子を示す。さらに、結晶質シリコン薄膜とは、いわゆる微結晶シリコン薄膜、マイクロクリスタルシリコン薄膜、または微結晶シリコン薄膜と非晶質シリコン薄膜が混合された薄膜を含むものである。また、仮製膜とは、いわゆるプリデポpre-depositionを含むものである。第1の実施の形態第1の実施の形態に係るプラズマCVD装置を用いた光電変換素子の製造方法について、図面を参照し説明すれば、以下のとおりである。まず、図1を用いてプラズマCVD装置について説明し、次に図2を用いて光電変換素子の構造について説明し、次に図3を用いて光電変換素子を構成する半導体薄膜の製膜工程について説明する。図1は、本発明に係るプラズマCVD装置の構成を示す図である。プラズマCVD装置には、製膜室1、ガス供給装置4およびガス配管5などのガス供給部、交流電源7および整合回路8などの電力供給部、排気配管9および真空ポンプ10などの排気系が含まれる。製膜室1の内部には、カソード電極2およびアノード電極3から構成される電極対が配置されている。製膜室1は、プラズマ処理を行うための空間であり、製膜室内の真空度は、製膜室1に接続された排気配管9を通じて排気されることにより調節される。これにより、製膜室1の内部を大気圧以下の圧力に保持することができる。カソード電極2は、シャワープレート21および母材22から構成されている。シャワープレート21には、短冊状のプレートにガスの流路となる複数のガス供給孔6が形成されている。また、カソード電極2は、整合回路8を通じて交流電源7に接続されている。交流電源7は、カソード電極2とアノード電極3との間に交流電力を供給するものであり、たとえばRFRadioFrequency電源である。アノード電極3上には、基板11が載置され、基板11を加熱するためのヒータ12がアノード電極中に設けられている。ヒータ12には、ヒータ電源13から電力が供給される。カソード電極2、アノード電極3の材料として、クリーニング時にエッチングされにくいアルミニウム合金を用いた。ステンレス鋼またはカーボンなどを用いてもよい。ガスは、ガス供給装置4からでて、ガス配管5を通り、カソード電極2とアノード電極3との間に、複数のガス供給孔6から均一に供給される。ガス供給装置4は、製膜室1において、製膜を行う際には製膜用のプロセスガスを供給し、製膜室1のクリーニングを行う際にはエッチングガスを供給するものである。また、ガス供給装置4において、ガスの流量調整、および、ガスの供給開始または停止の調節が行われる。本実施の形態においては、プロセスガスとして、シラン等のシリコン系のガスを用い、エッチングガスとして、NF3などのフッ素系のガスを用いた。カソード電極2とアノード電極3の電極対において放電されて、プラズマが発生させられることにより、基板11上に製膜が行われる。なお、製膜を行った場合には、製膜室の内面にも堆積膜が形成される。尚、図1にはアノードとカソードが地面に対して平行な場合のプラズマCVD装置について示したが、アノードとカソードは地面に対して垂直でもよい。また、アノードとカソードが、製膜室中に複数組ある構成としてもよい。図2は、本実施の形態に係るシングル型の光電変換素子の構造を示す断面図である。ガラス基板31上に第1電極32が形成され、その上に、p型非晶質シリコン層33、非晶質シリコン光電変換層34、n型非晶質シリコン層35を順次積層してなる半導体薄膜が形成されている。さらにその上に、第2電極39を形成し、光電変換素子としている。第1電極32としては、透明導電膜としてSnO2を用い、第2電極39として、ZnOとAgからなる金属膜を含む積層膜を用いた。次に、第1の実施の形態を、実施例A1を用いて具体的に説明する。図3に、光電変換素子を構成する半導体薄膜の製膜工程のフロー図を示す。光電変換素子は、ガラス基板31上に、第1電極32を形成し、その後プラズマCVD装置を用いて半導体薄膜を形成し、第2電極39を形成することで製造した。電極は、蒸着法、スパッタリング法等を用いて製膜することができる。本実施の形態においては、スパッタリング法を用いて製膜した。以下に、プラズマCVD装置を用いた半導体薄膜製膜工程について詳述する。クリーニング工程S1Sはステップを表す。以下同様において、製膜室のクリーニングを行った。製造ラインにおいて、プラズマCVD装置を用いて連続して製膜を行う際には、定期的に、製膜室の内面の堆積膜を除去するクリーニングを行う。本実施の形態においては、プラズマエッチング用のガスを用いてクリーニングを行った。エッチングガスとして、反応性エッチングを行うための反応性ガスであるNF3と、反応性ガスを希釈するための希釈ガスとの混合ガスを用いた。フッ素系のガスであるNF3を製膜室内に導入した状態でプラズマを発生させることにより、エッチング反応種であるフッ素ラジカルを生成させる。フッ素ラジカルとシリコン系堆積膜とが反応することにより、シリコン系堆積膜が気体となって除去される。クリーニング方法としては、製膜室を大気開放し、製膜室の内面に付着した膜を物理的に取り除いても良い。電極等、堆積膜の影響の大きい構成部品については、別途、酸またはアルカリの薬液を用いて化学的に除去してもよい。その後、仮製膜工程S2において、ダミー基板をプラズマCVD装置のカソード電極上に載置し、製膜用のガスを用いて仮製膜を行った。ダミー基板とは、仮製膜工程で用いる基板を示しており、繰り返し使用することも可能である。本実施の形態においては、ダミー基板として、ガラス基板を用いたが、ステンレス鋼等の金属基板を用いることも可能である。仮製膜を行う際のプラズマ放電により、クリーニング工程S1で製膜室中に残留した不純物を清浄化することが可能となる。製膜室内の残留ガスが留まりやすい構成部品の表面に膜をつけることで、製膜室の内面からの不純物の放出を抑えることが可能となる。実施例A1として、結晶質シリコン薄膜の仮製膜を行った。混合ガスとしては、シランガス、水素ガスを含むガスを用いた。シランガスに対する水素ガスの流量比は約100倍、製膜時の製膜室内の圧力は900Pa、パワー密度は0.15W/cm2とした。シランガスに対する水素ガスの流量比を小さくすると、結晶性シリコン薄膜の製膜速度を上げることができるがプラズマ放電が不安定になる。流量比を大きくするとプラズマ放電は安定するが、製膜速度が遅くなる。安定したプラズマ放電のもとで、適当な製膜速度を維持しながら仮製膜を行うためには、流量比は、30倍~100倍が望ましい。なお、ラマン分光法により測定される480nm-1におけるピークに対する520nm-1におけるピークのピーク強度比I520/I480を測定したところ、約5であった。良好な結晶化率を有しており、非晶質シリコン薄膜ではなく、結晶質シリコン薄膜が形成されていることを確認した。仮製膜する膜厚は、約1μmとなるように設定した。膜厚は、250nm~4μmが望ましい。膜厚が薄すぎると、製膜室の内面からの不純物の放出をおさえることができない。また、仮製膜する膜厚が厚すぎると、その後の製膜による製膜室の内面の堆積膜が厚くなるのが早く、次のクリーニングを行うまでの期間が短くなるため、プラズマCVD装置を製造ライン等で使用するには、好ましくないからである。さらに望ましくは、800nm~2μmの膜厚である。製膜室の内面を、ほぼ完全に被覆することができ、かつ、必要以上に厚膜化していないため、製膜ガス、製膜時間等の無駄を防ぐことも可能となる。仮製膜後、ダミー基板の搬出を行った。その後、半導体薄膜製膜工程S3において、p型非晶質シリコン層33、i型非晶質シリコン層34、n型非晶質シリコン層35を順次積層してなる半導体薄膜を製膜し、図2を用いて説明した非晶質シリコンのシングル型光電変換素子を作製した。製膜装置として、図1を用いて説明したプラズマCVD装置を用いた。基板は、第1電極32が形成されたガラス基板31を用いた。p型非晶質シリコン層33は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力は、200Pa以上3000Pa以下であることが望ましく、本実施の形態では500Paとした。カソード電極の単位面積あたりのパワー密度は0.01W/cm2以上0.3W/cm2以下とすることが望ましく、本実施の形態では0.1W/cm2とした。製膜室内に導入される混合ガスとしては、たとえば、シラン、水素、ジボランを含むガスを利用できる。シランガスに対する水素ガスの流量比は、5倍から30倍程度が望ましく、本実施の形態では10倍とした。p型非晶質層33の厚さは、2nm以上50nm以下が望ましく、本実施の形態では10nmとした。i型非晶質シリコン層34は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力、パワー密度、シランガスに対する水素ガスの流量比は、p型非晶質シリコン層33と同じとし、製膜室内に導入される混合ガスとして、シランガス、水素ガスを含むガスを利用した。また、i型非晶質シリコン層34の厚さは、100nm以上500nm以下が望ましく、本実施の形態では320nmとした。i型非晶質シリコン層34としては、i型非晶質シリコン薄膜または微量の不純物を含む弱p型もしくは弱n型で、光電変換機能を十分に備えているシリコン薄膜が用いられてもよく、これらの薄膜を積層したものでもよい。n型非晶質シリコン層35は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力、パワー密度、シランガスに対する水素ガスの流量比は、p型非晶質シリコン層33と同じとし、製膜室内に導入される混合ガスとして、シラン、水素、フォスフィンを含むガスを利用した。また、n型非晶質シリコン層35の厚さは、2nm以上50nm以下が望ましく、本実施の形態では20nmとした。半導体薄膜の製膜後、基板を搬出した。この上に第2電極層39を製膜すると、光電変換素子が形成される。p型非晶質シリコン層33、i型非晶質シリコン層34、およびn型非晶質シリコン層35は、シリコンカーバイド、シリコンゲルマニウムなどの合金材料からなる層で形成されていてもよい。また、異なる複数の薄膜を積層したものでもよい。p型非晶質シリコン層33、i型非晶質シリコン層34、およびn型非晶質シリコン層35は、同じ製膜室で各層を連続して製膜を行った。製膜室から基板を出し入れする時間が不要となるため、製膜時間を短縮することが可能となる。さらに、複数の製膜室を必要としないため、プラズマCVD装置の小型化が可能となるという利点も有する。次に、比較例B1について説明する。実施例A1と比較例B1の違いは、仮製膜工程において製膜する膜が、結晶質シリコン薄膜であるか、非晶質シリコン薄膜であるかである。通常、仮製膜を行う場合には、仮製膜後に製膜する膜と製膜条件が近い膜を製膜することが多い。本実施の形態においては、図2に示したように、まずp型非晶質シリコン層33を形成する。よって、非晶質シリコン薄膜を仮製膜する場合を比較例とした。なお、図3の製膜工程のフロー図において、クリーニング工程S1と半導体薄膜製膜工程S3は、実施例A1と同様である。比較例B1として、図3の仮製膜工程S2において、非晶質シリコン薄膜の仮製膜を行った。シランガスに対する水素ガスの流量比は約10倍、製膜時の製膜室内の圧力は500Pa、パワー密度は0.06W/cm2とした。仮製膜する膜厚は、実施例A1と同様に約1μmとなるように設定した。次に、半導体薄膜製膜工程S3において形成した、実施例A1と比較例B1の半導体薄膜を、明視野顕微鏡を用いて比較したところ、面内に吸収率の異なる箇所があることが確認できた。吸収率の異なる箇所は、比較例B1より実施例A1の半導体薄膜の方が少なかった。この吸収率の異なる箇所は、仮製膜工程で仮製膜した際に製膜室の内面についた堆積膜が剥離し、半導体薄膜中に取り込まれたものと推測される。そこで、実施例A1で仮製膜した結晶性シリコン薄膜と、比較例B1で仮製膜した非晶質シリコン薄膜のそれぞれの密着性を測るために、テープ剥離試験を行った。ここで行ったテープ剥離試験とは、膜面に粘着性を有するテープを貼り付け、膜面と180°Cの方向に強く引き剥がすことによって、どの程度膜が剥離するかを調べる試験である。カソード上に、基板として、製膜室の壁面と同じ材料であるステンレス鋼の基板を載置し、結晶性シリコン薄膜と、非晶質シリコン薄膜を、それぞれ製膜した。実施例A1、比較例B1の仮製膜工程S2と同じ製膜条件をそれぞれ用いて、膜厚は300nmとした。製膜後、テープ試験を行った。テープとして、カプトンテープイーアイデュポンドゥヌムールアンドカンパニーの登録商標を用いた。テープ試験後、テープの目視検査を行ったところ、非晶質シリコン薄膜はテープに付着していた。これに対し、結晶質シリコン薄膜には、膜は全く見られず、結晶性シリコン薄膜の方が、高い密着性を有していることが確認された。結晶性シリコン薄膜は、非晶質シリコン薄膜と比較し、同じ膜厚を製膜する際に要する時間が約1/3であった。製膜速度が速い理由の一つは、非晶質シリコン薄膜はパルス波で製膜を行っていることに対し、結晶質シリコン薄膜は連続波で製膜を行っているからである。製膜速度が速い理由の一つは、非晶質シリコン薄膜はパルス波で製膜を行う必要があるが、結晶質シリコン薄膜は連続波で製膜を行うことができるからである。よって、同じ膜厚を製膜する場合には、結晶質シリコン薄膜のほうが短い製膜時間で製膜することができることになる。また、同じ製膜時間の製膜を行う場合には、非晶質シリコン薄膜のほうが膜厚を厚くすることができることになる。仮製膜工程S2においては、製膜室の内面につける膜厚を厚くすることで、製膜室の内面からの不純物の放出をおさえるという効果を得ることができる。なお、図3を用いて説明した半導体薄膜製膜工程は、クリーニング工程S1、仮製膜工程S2、半導体薄膜製膜工程S3の各工程を繰り返し行う必然性はなく、クリーニング工程S1、仮製膜工程S2の後、半導体薄膜製膜工程S3のみを繰り返し行ってもよい。また、クリーニング工程S1、仮製膜工程S2、半導体薄膜製膜工程S3の間に、製膜室内の窒素パージ、水素プラズマ処理等の製膜室の状態を安定させるための処理を行っても良い。次に、実施例A2、比較例B2について説明する。半導体薄膜製膜工程S3で製膜する膜を、p型結晶質シリコン層、i型結晶質シリコン層、n型結晶質シリコン層とした結晶質光電変換素子を作製して、上記と同様の比較を行った。膜厚は、それぞれ、40nm、2μm、40nmとした。実施例A2として、仮製膜工程S2で結晶質シリコン薄膜を仮製膜した後に、半導体薄膜製膜工程S3で上記の結晶質シリコン光電変換素子を作製した。さらに、仮製膜工程S2で比較例B2として非晶質シリコン薄膜を仮製膜した後に、半導体薄膜製膜工程S3で上記の結晶質シリコン光電変換素子を作製した。明視野顕微鏡を用いて比較したところ、実施例A2のほうが、比較例B2よりも膜中の異物が少なかった。図4に、実施例A1、実施例A2、比較例B1、比較例B2の変換効率の比を示す。いずれも5サンプル作製し、変換効率の平均値をとった。実施例A1、実施例A2の値は、それぞれ比較例B1、比較例B2の変換効率を100としたときの比で示している。実施例A1のほうが、実施例B1よりも値が大きいことから、半導体薄膜製膜工程S3において、非晶質シリコン光電変換素子を製膜した場合のほうが、結晶質シリコン光電変換素子を製膜した場合と比較して、変換効率が大きく向上することがわかった。これは、非晶質シリコン光電変換素子は半導体薄膜の膜厚が薄いため、膜中の異物によるリークがおこりやすく、変換効率への影響が大きくなるためと推測される。本実施の形態においては、光電変換素子の製造方法について説明したが、たとえば、薄膜トランジスタなど種々の半導体装置の製造に適用することができる。第2の実施の形態第2の実施の形態として、半導体薄膜製膜工程において、積層型光電変換素子を形成した場合について、以下に説明する。図5は、本実施の形態に係る積層型光電変換素子の構造を示す断面図である。ガラス基板31上に第1電極32が形成され、その上に、p型非晶質シリコン層33、i型非晶質シリコン層34、n型非晶質シリコン層35を順次積層してなる第1pin構造積層体41が形成されている。続いて、p型結晶質シリコン層36、i型結晶質シリコン層37、n型結晶質シリコン層38を順次積層してなる、第2pin構造積層体42を形成した。さらにその上に、第2電極39を形成し、積層型光電変換素子としている。第1電極32としては、透明導電膜としてSnO2を用い、第2電極39として、ZnOとAgからなる金属膜を含む積層膜を用いた。次に、図5に示した積層型光電変換素子の第1pin構造積層体41の形成方法について詳述する。製膜装置として、図1を用いて説明したプラズマCVD装置を用いた。p型非晶質シリコン層33、i型非晶質シリコン層34、n型非晶質シリコン層35の製膜条件は、第1の実施の形態で説明したシングル型の非晶質シリコン光電変換素子と同じである。p型非晶質シリコン層33、i型非晶質シリコン層34、およびn型非晶質シリコン層35は、同じ製膜室で連続して製膜を行った。次に、積層型光電変換素子の第2pin構造積層体42の形成方法について詳述する。p型結晶質シリコン層36は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力は、240Pa以上3600Pa以下であることが望ましく、本実施の形態では800Paとした。カソード電極の単位面積あたりのパワー密度は0.01W/cm2以上0.5W/cm2以下とすることが望ましく、本実施の形態では0.15W/cm2とした。シランガスに対する水素ガスの流量比は、100倍から300倍程度が望ましく、本実施の形態では200倍とした。製膜室内に導入される混合ガス、p型結晶質シリコン層36の厚さは、p型非晶質シリコン層33と同じである。i型結晶質シリコン層37は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力は、240Pa以上3600Pa以下であることが望ましく、本実施の形態では1600Paとした。パワー密度は0.02W/cm2以上0.5W/cm2以下とすることが望ましく、本実施の形態では0.15W/cm2とした。シランガスに対する水素ガスの流量比は、30倍から100倍程度が望ましく、本実施の形態では80倍とした。i型結晶質シリコン層37の厚さは、0.5μm以上20μm以下が好ましく、本実施の形態では2μmとした。製膜室内に導入される混合ガスの種類は、非晶質シリコン光電変換層34と同じである。i型結晶質シリコン層37としては、i型結晶質シリコン薄膜または微量の不純物を含む弱p型もしくは弱n型で、光電変換機能を十分に備えているシリコン薄膜が用いられてもよく、これらの薄膜を積層したものでもよい。n型結晶質シリコン層38は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力、パワー密度、シランガスに対する水素ガスの流量比、厚さはn型非晶質シリコン層35と同じである。混合ガスとして、シラン、水素、フォスフィンを含むガスを使用した。p型結晶質シリコン層36、結晶質シリコン光電変換層37、およびn型結晶質シリコン層38は、同じ製膜室で連続して製膜を行った。次に、第2の実施の形態を、実施例A3、及び比較例B3を用いて具体的に説明する。実施例A3と比較例B3の違いは、仮製膜工程S2において仮製膜する膜が、結晶性シリコン薄膜であるか、非晶質シリコン薄膜であるかである。クリーニング工程S1は、第1の実施の形態において説明したものと同じである。その後、仮製膜工程S2において、ダミー基板を入れて、実施例A3は結晶性シリコン薄膜を仮製膜し、比較例B3は非晶質シリコン薄膜を仮製膜した。それぞれの製膜条件、膜厚は、第1の実施の形態における実施例A1、比較例B1と同じである。その後、半導体薄膜製膜工程S3において、実施例A3、比較例B3のいずれも、図5の積層型光電変換素子を構成する半導体薄膜の製膜を行った。基板として、第1電極層32が形成されたガラス基板を用いた。半導体薄膜の製膜後、第2電極層39を形成し、積層型光電変換素子とし、変換効率の測定を行った。基板を変えて、半導体薄膜の製膜、第2電極層39の形成、変換効率の測定を繰り返し行った。図6に、実施例A3の半導体薄膜を製膜した製膜回数と、第2電極層を形成し積層型光電変換素子としたときの変換効率を示し、図7に、比較例B3の半導体薄膜を製膜した製膜回数と、そのときの変換効率を示す。変換効率は、ほぼ安定した値となったときを基準値100とし、基準値に対する比率で示している。図6、図7より、実施例A3では、4回目の製膜でほぼ基準値の変換効率が得られているが、比較例B3では、基準値の変換効率が得られるまでに9回かかっていることがわかる。実施例A3と、比較例B3とを比較することにより、仮製膜工程S2において、非晶質シリコン薄膜ではなく、結晶質シリコン薄膜の仮製膜を行ったほうが、基準値の変換効率が得られるまでに必要な製膜回数が少ないことがわかる。比較例B3で、1回目から9回目に製膜した半導体薄膜の光学顕微鏡観察を行ったところ、膜中に多くの異物を含んでいることがわかった。非晶質シリコン薄膜は、結晶性シリコン薄膜と比較して、製膜室の主な構成部材であるステンレス鋼との密着性が低い。よって、構成部材から剥離した仮製膜時の膜が、半導体薄膜の中に取り込まれたと考えられる。さらに、特に多くの異物が確認された3回目から6回目の積層型光電変換素子の変換効率の各成分の分析を行ったところ、開放電圧Vocの値が低く、膜中の異物により、第1電極と第2電極の間で微小リークがおこっていると推測される。なお、本実施の形態においては、積層型光電変換素子の場合について述べたが、第1、第2、第3のpin構造体からなるトリプル型の光電変換素子でもよい。また、積層型光電変換素子の各構造体の間に中間層を挿入してもよい。中間層の材料としては、SiN、SiC、ZnO等をあげることができる。仮製膜工程S2において仮製膜する膜が、非晶質シリコン薄膜ではなく結晶質シリコン薄膜にしたことによる変換効率の変化は、中間層を挿入した場合により大きな向上が得られた。特に、中間層としてZnOを用いた場合に、より大きな向上が得られた。これは、半導体薄膜に異物があった場合、第1電極と第2電極がつながることで発生していた微小リークが、第1電極中間層、第2電極と中間層がつながることでも発生することになるため、異物による影響を受けやすくなるためと推測される。本実施の形態においては、光電変換素子の製造方法について説明したが、たとえば、薄膜トランジスタなど種々の半導体装置の製造に適用することができる。以上、具体的に説明を行ったが、本発明はそれらに限定されるものではない。レーザ等を用いて集積を行った、集積型光電変換素子についても同様の効果を得ることができる。また、上述した実施の形態に開示された技術的手段を適宜組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。