単結晶シリコン基板と、前記単結晶シリコン基板の表面に形成された加工ダメージ層と、前記加工ダメージ層の表面に形成されたバッファ層と、前記バッファ層の表面に形成された窒化ガリウム膜とを備えることを特徴とする半導体基板。前記加工ダメージ層は、前記単結晶シリコン基板の表面から深さ0.5μmまでの範囲内に形成されていることを特徴とする請求項1に記載の半導体基板。単結晶シリコン基板の表面にアモルファス層を含む加工ダメージ層を形成する工程と、前記加工ダメージ層の表面にバッファ層を形成する工程と、前記バッファ層の表面に窒化ガリウム膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。前記加工ダメージ層を形成する工程は、前記単結晶シリコン基板の表面を研削する工程と、前記研削による加工歪みの一部が残るように前記単結晶シリコン基板の表面を研磨する工程を含むことを特徴とする請求項3に記載の半導体基板の製造方法。前記加工ダメージ層を形成する工程は、2000以上且つ8000以下の砥石を用いて前記単結晶シリコン基板の表面を研削する工程を含むことを特徴とする請求項4に記載の半導体基板の製造方法。しかしながら、バッファ層としての単結晶SiC層を形成する場合、水素ガス雰囲気中にプロパンガス等を導入してシリコン基板の表面を1100°C以下の低温で炭化処理した後、シランガスとプロパンガスを導入して約1200°Cの高温で3CSiC単結晶膜のエピタキシャル成長を行わなければならず、生産性の低下や高温熱処理によるシリコン基板のスリップ転位発生等の問題がある。また、上記方法においては、GaNの成長基板としてSOI基板を使用しており、基板コストが非常に高いという問題がある。さらに、ブラスト処理による欠陥層の形成では、砥粒をシリコン基板の表面に吹き付けてシリコン基板を破壊しながら欠陥層を形成するため、定量的なクラックや割れを発生させることが困難である。またSiO2粒子の粒径を一定にしたスラリーを得ることが難しく、粒径のばらつきによって基板面内で非常に大きなクラックや割れが形成されるおそれがある。そのため、ブラスト処理後の研磨によって1μm未満の表層を除去するだけでは、クラックや割れが残り、GaN膜の品質を劣化させることになる。さらに、ブラスト処理によって得られた欠陥の位置を後処理で安定化させても欠陥密度は低く、GaNの成膜のための応力緩和層として不十分である。本発明は上記課題を解決するためになされたものであり、本発明の目的は、SOI基板ではなく単純な単結晶シリコン基板を出発基板としてGaN膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供することにある。本願発明者らは、上記課題を解決するため鋭意研究を重ねた結果、研削又は研磨による加工ダメージが付与されたシリコン基板上にAlNやAlGaN等のバッファ層を形成すれば、GaNとの間の格子定数差や熱膨張係数差によるシリコン基板の反りやクラックを抑制できると共に、最終的に転位密度の低いGaN膜を得ることができることを見出した。本発明はこのような技術的知見に基づくものであり、本発明による半導体基板は、単結晶シリコン基板と、前記単結晶シリコン基板の表面に形成された加工ダメージ層と、前記加工ダメージ層の表面に形成されたバッファ層と、前記バッファ層の表面に形成された窒化ガリウム膜とを備えることを特徴とする。また、本発明による半導体基板の製造方法は、単結晶シリコン基板の表面に加工ダメージ層を形成する工程と、前記加工ダメージ層の表面にバッファ層を形成する工程と、前記バッファ層の表面に窒化ガリウム膜を形成する工程とを備えることを特徴とする。本発明によれば、SOI基板ではなく単純な単結晶シリコン基板を出発基板としてGaN膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供することができる。以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。図1は、本発明の好ましい実施の形態による半導体基板の構造を示す略断面図である。図1に示すように、本実施形態による半導体基板10は、単結晶シリコン基板11と、単結晶シリコン基板11の表面に形成された加工ダメージ層12と、加工ダメージ層12の表面に形成されたバッファ層13と、バッファ層13の表面に形成されたGaN膜14とを備えている。シリコン基板11は、チョクラルスキーCZ法によって引き上げられたシリコンインゴットから切り出された面方位111のCZウェーハである。特に限定されるものではないが、シリコン基板11は、p型不純物としてのボロンBやn型不純物としてのリンPがドープされたものであり、これらの不純物に基づくシリコン基板11の比抵抗は0.001Ωcm以上1000Ωcm以下であることが好ましく、0.1Ωcm以下であることがさらに好ましい。シリコン基板11の初期酸素濃度は特に限定されず、一般的に製造可能な酸素濃度の範囲であればよく、4×1017atoms/cm3以上2.4×1018atoms/cm3以下である。シリコン基板11の厚みは、反り対策の観点から厚いものほど良く、シリコン基板の口径にもよるが、好ましくは0.9mm以上2.5mm以下である。加工ダメージ層12は、欠陥が非常に高密度に存在する不完全な結晶層である。この不完全な結晶層は、当初アモルファス化していたシリコン基板の表面がバッファ層13およびGaN膜14の成膜時の熱処理過程で不完全に単結晶化したものと考えられ、バッファ層13やGaN膜14の成長時の応力緩和層として有効に作用する。加工ダメージ層12は、シリコン基板11の表面から深さ0.5μmまでの範囲内に形成されていることが好ましい。加工ダメージ層12は、金属汚染を除去するためラッピング工程後に化学的なエッチング、洗浄もしくは研磨を行う際、シリコン基板の表層の加工歪みが完全に無くならない程度に行うことにより形成することができる。また、加工ダメージ層12は、通常のプロセスであるラッピング工程及びエッチング工程を順に行った後、研磨工程の初期の粗研磨まで行うことによっても形成することができる。さらに、加工ダメージ層12は、最終研磨後に再度粗研磨を行うことにより形成してもよい。上記のように、加工ダメージ層12を有するシリコン基板11の表層は単結晶でなくアモルファス化している。このアモルファス層は、MOCVD炉内でバッファ層13やGaN膜14を成長させる熱処理中に単結晶化していくが、不完全な結晶となるため、バッファ層13やGaN膜14の応力緩和層として有効に作用する。バッファ層13は、シリコン基板11とGaN膜14との格子定数差を小さくする役割を果たす。バッファ層13の膜厚は2μm程度であればよい。バッファ層13は、AlN層を形成後にAlGaNバッファ層の濃度を変化させた膜を複数回成長させ、最終的にGaN膜を2μm成長させる。単結晶シリコン基板11の表面に単結晶SiC膜を成膜する従来の方法として、1100°C以下の温度で水素ガス雰囲気中にプロパンガスなどを導入してシリコン基板の表層のみを炭化不完全なSiC膜を形成後、さらに高温でシランガスとプロパンガスを導入して3CSiC単結晶膜を成長させる方法が知られている。このSiC膜は格子定数差が小さくなるためGaN用基板のバッファ層としても利用されるが、生産性の低下や高温熱処理によるスリップの問題などある。これに対し、本実施形態による半導体基板10は、シリコン基板11の表面を研削研磨処理して表層がアモルファス化した加工ダメージ層12を形成し、この加工ダメージ層12の表面にAlN、AlGaN等のバッファ層13を成長させているので、シリコンとGaNとの間の格子定数差や熱膨張係数差をさらに吸収することができる。したがって、GaN膜の欠陥密度を小さくすることができ、高品質なGaN膜を製造することが可能となる。次に、半導体基板10の製造方法について説明する。上記半導体基板10の製造では、まず単結晶シリコン基板11を用意する。単結晶シリコン基板11は、チョクラルスキーCZ法によって引き上げられたシリコンインゴットから切り出された面方位111のCZウェーハを用いることができる。次に、単結晶シリコン基板11上に加工ダメージ層12を形成する。加工ダメージ層12は、金属汚染を除去するためラッピング工程後に化学的なエッチング、洗浄もしくは研磨を行った後、再度粗研磨を行うことにより形成することができる。このとき用いる研磨材砥粒の粒度は2000~8000であることが好ましい。粒度が小さすぎるとダメージ層が形成されず、粒度が大きすぎると転位が大きくなり、シリコン基板11の品質に悪影響を与えるためである。また、加工ダメージ層12は、金属汚染を除去するためラッピング工程後に化学的なエッチング、洗浄もしくは研磨を行う際、シリコン基板の表層のダメージアモルファス層が完全に無くならない程度に行うことにより形成することができる。さらに、加工ダメージ層12は、通常のプロセスであるラッピング工程及びエッチング工程を順に行った後、研磨工程の初期の粗研磨まで行うことによっても形成することができる。次に、加工ダメージ層12の表面にバッファ層13及びGaN膜14を順次形成する。詳細には、加工ダメージ層12が形成されたシリコン基板11をMOCVD炉に投入し、500°C以上1150°C以下の水素含有雰囲気下でクリーニングを行い、AlN膜を形成した後に、Ga濃度を徐々に高濃度に変化させたAlGaN膜を複数回成長させる。その後、最終的なGaN膜を2μm成長させることにより、本実施形態による半導体基板10が完成する。以上説明したように、本実施形態によれば、シリコン基板11とバッファ層13との間に緩和層としての加工ダメージ層12が設けられていることから、GaN膜14の成長後においてシリコン基板11の反りやクラックを抑制することができ、転位密度が低い良質なGaN膜14を成膜することができる。特に、ブラスト処理のように砥粒を吹き付けて欠陥を形成するものではないため、加工歪みを定量的に発生させることができる。以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。例えば、上記実施形態においては、バッファ層13がAlN膜及びAlGaN膜の多層膜であるが、AlN又は他の材料からなる単層膜であってもよい。ただし、バッファ層13は、加工ダメージ層12とGaN膜14の格子定数の中間値をとることが必要である。[実施例1]直径150mm、面方位111、厚み625μm、初期酸素濃度が1.5×1018atoms/cm3、比抵抗が10~20Ωcmに調整されたボロンドープのCZウェーハを用意し、ウェーハの表面を研磨装置にて研削した。この研削には2000の砥粒を用いた。そして、加工ダメージ層が形成されたシリコンウェーハの断面を電子顕微鏡で観察した。その結果、図3aに示すように、ウェーハの表面から深さ0.5μmまでの範囲にアモルファス層が形成されていた。[実施例2]実施例1と同一特性を有するCZウェーハを用意し、8000の砥石を用いた点以外は同一条件下でウェーハの表面を研削した。そして、加工ダメージ層が形成されたシリコンウェーハの断面を電子顕微鏡で観察した。その結果、図3bに示すように、ウェーハの表面から深さ0.2μmまでの範囲にアモルファス層が形成されていた。[実施例3]実施例1と同一特性を有するCZウェーハを用意し、2000の砥石を用いて実施例1と同一条件下でウェーハの表面を研削した。その後、ダメージ加工されたCZウェーハをMOCVD炉内に搭載し、950°Cの温度にてAlN膜を成長させた後、Ga濃度を20、50、80と順次高濃度にしたAlGaN膜を成長させ、これによりバッファ層13を形成した。そして引き続き、1100°Cの温度にてGaN膜を2μm成長させて、半導体ウェーハのサンプル1を得た。こうして得られたウェーハサンプル1の表面を光学顕微鏡にて観察し、クラックの測定を行った結果、外周部の全周にクラックが発生していたが、その長さは0.5mm以下であった。さらに、ウェーハの反りを測定した結果、ウェーハの反りは30μmであった。[比較例1]実施例1と同一特性を有するCZウェーハを用意し、表面を研削することなくそのままをサンプル2とし、断面を電子顕微鏡で観察した。その結果、ウェーハの表面にはアモルファス層及び転位層は形成されていなかった。[比較例2]実施例1と同一特性を有するCZウェーハを用意し、ウェーハの表面を研削することなくそのままMOCVD炉内に搭載し、950°Cの温度にてAlN膜を成長させた後、Ga濃度を20、50、80と順次高濃度にしたAlGaN膜を成長させ、これによりバッファ層13を形成した。そして引き続き、1100°Cの温度にてGaN膜を2μm成長させて、半導体ウェーハのサンプル3を得た。こうして得られたウェーハサンプル3の表面を光学顕微鏡にて観察した結果、外周部の全周に長さ1~2mmのクラックが発生していた。さらに、ウェーハの反りを測定した結果、ウェーハの反りは45μmであった。