結晶性酸化物層を、Inを含有するIII-As、III-SbまたはIII-P化合物半導体基板上に製造するための方法であって、真空条件下、Inを含有するIII-As、III-SbまたはIII-P基板の表面からアモルファスな天然酸化物が洗浄で取り除かれ、そして洗浄された基板が、約250~550°Cの温度まで加熱され、そして前記基板の表面上に酸素ガスを導入することによって酸化されることを特徴とする方法。前記Inを含有するIII-As、III-SbまたはIII-P基板が、InAs、InSb、InP、InGaAsまたはInGaSbから作製されていることを特徴とする請求項1記載の方法。前記基板が、アルゴンイオンスパッタリングおよび超高真空UHV条件下での少なくとも400°Cまでの後熱によって、または、約400~550°CでのUHV中での純粋な加熱によって洗浄されることを特徴とする請求項1または2記載の方法。前記洗浄された基板がスズSn層によって被膜されていることを特徴とする請求項1~3のいずれか1項に記載の方法。前記洗浄されたIn含有III-As基板が、約340~400°Cの温度まで加熱されることを特徴とする請求項1~4のいずれか1項に記載の方法。前記洗浄されたIn含有III-Sb基板が、約340~450°Cの温度まで加熱されることを特徴とする請求項1~4のいずれか1項に記載の方法。前記洗浄されたIn含有III-P基板が、約450~500°Cの温度まで加熱されることを特徴とする請求項1~4のいずれか1項に記載の方法。前記基板の加熱および酸化が同時に行われることを特徴とする請求項1~7のいずれか1項に記載の方法。前記基板が、好ましくは15~45分間、および、より好ましくは15~30分間、酸化されることを特徴とする請求項1~8のいずれか1項に記載の方法。酸素ガス圧が5×107mbarおよび5×105mbarのあいだであることを特徴とする請求項1~9のいずれか1項に記載の方法。化合物半導体基板であって、前記基板が、少なくとも第一面および第二面を有する、Inを含有するIII-As、III-SbまたはIII-Pのベース材料、および前記ベース材料の前記第一面の少なくとも一部分上に形成されているO、cO、O、O、SnO、SnOまたはSnO結晶構造の酸化物層を含むことを特徴とする基板。前記酸化物層が請求項1~10記載の方法によって形成されていることを特徴とする請求項11記載の基板。前記Inを含有するIII-AsまたはIII-Sbのベース材料がInAs、InSb、InGaAsまたはInGaSbである場合に、前記酸化物層がO結晶構造を有することを特徴とする請求項11または12記載の基板。前記In含有III-Asベース材料がInAsまたはInGaAsである場合に、前記酸化物層がcO結晶構造を有することを特徴とする請求項11または12記載の基板。前記In含有III-Sbベース材料がInSbまたはInGaSbである場合に、前記酸化物層がO結晶構造を有することを特徴とする請求項11または12記載の基板。前記ベース材料がInPであり、かつ、前記酸化物層がO結晶構造を有することを特徴とする請求項11または12記載の基板。前記In含有III-Asベース材料がInAsまたはInGaAsである場合に、前記酸化物層がSnOまたはSnO結晶構造を有することを特徴とする請求項11または12記載の基板。前記In含有III-Pベース材料がInPまたはInGaPである場合に、前記酸化物層がSnO結晶構造を有することを特徴とする請求項11または12記載の基板。前記ベース材料が、Si基板の表面上に適用されている層であることを特徴とする請求項11~18のいずれか1項に記載の基板。前記酸化物層の厚さが典型的には0.2~1nmであることを特徴とする請求項11~19のいずれか1項に記載の基板。例えばMOSFETトランジスタの構造など、トランジスタの構造中における、請求項11~20のいずれか1項に記載の基板の使用。例えば発光ダイオード、フォトダイオード、フォトキャパシタ、光起電力セルまたは半導体ベースのレーザなどの光電子素子の構造中における、請求項11~20のいずれか1項に記載の基板の使用。III-V族化合物半導体基板を、上述した問題を避け得るような方法で処理するための新規な方法を提供することが本発明の目的である。特に、安定かつ結晶性の酸化物層をIII-V族化合物半導体基板上に、とりわけインジウムInを含有するIII族砒素As、III族アンチモンSbまたはIII族リンPの基板上に形成するための方法を提供することが本発明の目的である。特に、安定かつ結晶性の酸素誘起III-V族半導体表面を製造するための方法を提供することが本発明の目的であり、この方法はまた、結晶性MOSFET界面を製造するためにも非常に有益であろう。結晶性の長距離秩序を有する酸化物層を化合物半導体基板上に形成するための簡便な方法を提示することもまた本発明の目的である。上記の目的を達成するために、本発明による方法および化合物半導体基板は、添付の独立請求項に含まれる主要部分において規定されることで特徴づけられる。本発明によるいくつかの好ましい実施態様は、さらに以下に提示される従属請求項に開示される。さらに、本発明は、トランジスタの構造中、例えばMOSFETの構造中における、本発明によるIII-V族化合物半導体基板の使用に関する。本発明はまた、例えば発光ダイオード、フォトダイオード、フォトキャパシタ、光起電力セルまたは半導体ベースのレーザなどの光電子素子の構造中における、本発明によるIII-V族化合物半導体基板の使用に関する。本発明における、Inを含有するIII-As、III-Sb、III-P化合物半導体基板上に結晶性酸化物層を製造するための方法においては、真空条件下、Inを含有するIII-As、III-SbまたはIII-Pの基板の表面からアモルファスな天然酸化物が洗浄で取り除かれ、そしてその後洗浄された基板が、約250~550°Cの温度まで加熱され、そして基板の表面上に酸素ガスを導入することにより酸化される。典型的には、本発明による化合物半導体基板は、第一面および第二面を有するInを含有するIII-As、III-SbまたはIII-Pのベース材料、および前記ベース材料の第一面の少なくとも一部分上に形成されている、O、O、cO、O、SnO、SnOまたはSnO結晶構造の酸化物層を少なくとも含む。好ましくは、結晶性酸化物層は、本発明の方法によって、化合物半導体基板のベース材料上に形成される。驚くべきことに、インジウムInを含有するIII-砒素As、III-アンチモンSb、III-リンP基板が、安定かつ結晶性の酸化物層であって酸素とそれ以上反応しない酸化物層を基板の表面上に製造するために、真空条件下、制御された方法で酸化され得ることが本発明によって発見された。言い換えれば、本発明は、従来技術でなされていたような、前記III-V族金属と酸素とのあいだの反応を避けるための試みは全くなされないが、酸化が化合物半導体基板の表面上で所望の結晶構造を製造するために制御された方法で行われるという事実に基づいている。本発明による表面酸化物の製造は、真空条件を必要とする。したがって、非特許文献1に提示されている方法は、本発明で見出されたような長距離秩序を有する表面をもつ結晶性の酸化物層を提供しない。長距離秩序を有する酸化物表面とは、本明細書において、サンプル表面全体を覆う明確に定義される構造を有し、明確なLEEDパターンを提供する均一層を意味する。特に、InAsインジウムヒ素、InGaAsインジウムガリウムヒ素、InSbインジウムアンチモン、InGaSbインジウムガリウムアンチモン化物およびInPリン化インジウム表面上の新規な秩序化した酸化物層のファミリーが本発明において見出された。秩序化した酸化物層は、Inを含有するIII-AsおよびIII-Sb表面の表面上の結晶構造、および、InP表面上の結晶構造を有する。これらに加えて、cである酸化物構造がIn含有III-As表面上に、および、O構造がIn含有III-Sb上に形成される。酸化物層は、低速電子回折LEED、走査トンネル顕微鏡/分光法STM/STSならびに内殻および価電子帯光電子測定を用いることによって同定された。結晶性の酸素誘起In含有のIII-As、III-SbまたはIII-P半導体表面を形成するための方法において、初期表面の形成が極めて重要である。本発明の方法において、所望の開始表面は、質の悪いアモルファスな天然表面酸化物および炭素汚染が基板の表面から取り除かれ得るような方法で、真空条件下、半導体表面を洗浄することによって形成される。洗浄によって形成された開始InAsおよびInSb表面はc再構成構造を有し、そして、開始InP表面は再構成構造を有する。本発明の酸化方法のあいだ、上述された結晶性酸化物層はInを含有するIII-As、III-SbまたはIII-P基板上に形成され得る。前記方法において、洗浄された基板の温度はあるレベルまで上昇させられ、そして、基板の酸化が、真空条件下制御された方法で、基板の表面上に酸素ガスを導入することによって行われる。基板の表面上への結晶酸化物の形成は、基板の初期表面、酸化のあいだの温度および酸素ガス圧、ならびに酸化時間に依存する。本発明の方法が行われる真空チャンバの圧力は、大気圧より低く、すなわち、本発明の方法は真空条件下で行われる。典型的には、本発明の方法における真空チャンバの基準圧力は5×108mbarよりも低い。真空チャンバのより低いレベルの圧力は使用される機器に依存する。酸化のあいだの基板温度は、基板の表面上に結晶性酸化物層を製造するため、約250~550°Cに保持される。特に、酸化のあいだの約340~400°Cの基板温度がInAsO層を製造し、そして、約340~450°Cの温度がInSbO層を製造した。O結晶構造層をInP基板上に形成するための基板温度は、約450~500°Cである。InGaAsおよびInGaSbの場合、温度範囲は約400~550°Cである。しかしながら、上記の温度範囲は酸素ガス圧に依存するものであり、酸素ガス圧が変化した場合、規定の範囲に近い温度においてもまた結晶性酸化物層を製造することが可能であるかもしれないことに留意すべきである。温度測定における不確かさの限界は±25°Cであった。酸化のあいだの酸素ガス圧は、好ましくは5×107および5×105mbarの間であり、基板は、好ましくは約15~45分の間、より好ましくは約15~30分の間、基板の表面上に結晶性酸化物を製造するために酸化される。基板の加熱および酸化は同時に行われてもよく、また、酸化工程を開始する前に基板が所望の温度に加熱されてもよい。通常、加熱および酸素への暴露は酸素への暴露の後同時に終了された。形成された酸化物層は、結晶性であり、そして安定である。酸化物層の厚さは典型的には0.2~1nmであり、より典型的には0.2~0.5nmである。本発明の一実施態様において、洗浄されたIII-V族表面は、0.5~2原子層単分子層の厚みであるスズSn層によって被膜される。Sn被膜された表面の300~550°Cでの加熱は、Sn誘起構造を製造する。これらの表面の酸化は、上述したように、スズを含む結晶性酸化物層を製造する。このようなSnO含有層は、Oが有する厚さと同じ厚さを有しており、そして、長距離秩序を有する以下の構造:InAs基板上のおよび、GaAs基板上の、およびInP基板上のをもっている。本発明の方法により形成される結晶性酸化物層は、半導体基板を天然アモルファス酸化物の形成から保護する、不動態化層として機能するであろう。加えて、結果的に生じる酸化物層は、フェルミ準位に準位をもたない。したがって、本発明の基板はより強力な部品、例えばMOSFETの開発を可能にする。特に、本発明の方法および基板は、トランジスタの領域で使用され得る。本発明は、将来の相補型MOS素子のためのチャネル材料としての、Inを含有するIII-As、III-SbまたはIII-P材料の使用を可能にする。本発明の結晶性酸化物層は、例えばレーザーダイオードおよびLEDなどの素子における大きなエネルギーバンドギャップを有するバリア層として、ならびに、最外部の素子表面の不動態化の一環としても適用され得る。本発明の基板は、例えば発光ダイオード、フォトダイオード、フォトキャパシタ、光起電力セルまたは半導体ベースのレーザなどの光電子素子の構造中において使用され得る。代わりに、本発明のInを含有するIII-As、III-SbまたはIII-P基板は、耐久性がありかつ安価なSi基板上に適用される層にもなり得る。これは例えば、様々な結晶成長方法を用いて行われ得る。最終的なゴールはキャリア電子およびホールがSi基板上に製造されたIII族チャネル層中で迅速に移動することである。以下に本発明が、添付の図面を参照してより詳細に記載されるであろう。図1は、本発明の化合物半導体基板の断面図の簡単な説明を示す。基板は、第一面および第二面を有するInを含有するIII-As、III-SbまたはIII-Pのベース材料、および、ベース材料の第一面の少なくとも一部分上に形成されている結晶性酸化物層2を含む。ベース材料はInを含有するIII-As、III-SbまたはII-Pの基板であってもよく、また、例えばシリコンSiなどの他のなんらかの材料からなる基板の表面上の、Inを含有するIII-As、III-SbまたはIII-Pの層であってもよい。結晶性酸化物層は、ベース材料に依存してO、O、cO、O、SnO、SnOまたはSnOの構造を有する。好ましくは、結晶性酸化物層2はベース材料の第一面の表面全体上に形成される。酸化物層は、ある程度の結晶欠陥、すなわちアモルファス領域または他の結晶構造を含み得るが、好ましくは少なくとも90の層が前記結晶構造を含む。価電子帯および内殻光電子測定結果は、考えられる欠陥濃度が5×1011欠陥/cm2より小さいことを示している。結晶性の酸素誘起In含有のIII-As、III-SbまたはIII-P半導体表面を形成するための方法において、ベース材料の表面から、初めにアモルファスな天然表面酸化物および炭素汚染が洗浄で取り除かれる。洗浄は、アルゴンイオンスパッタリングおよび超高真空UHVチャンバ中での後熱postheatingによって行われ得る。アルゴンイオンスパッタリングおよび少なくとも400°CまでのUHV条件下での後熱は、開始のInAsおよびInSb表面上での明確なc再構成構造およびInP基板上での構造を導く。これらの開始表面は、エピタキシャル成長法によって製造された保護的なAsキャップ層を取り除くための400~550°C前後またはそれ以上でのUHV中での純粋な加熱によっても得ることができる。真空条件下では、好ましくは、5×108mbarより低いチャンバ基準圧力が使用された。酸化前、洗浄された開始表面はicまたはの鋭い低速電子回折LEEDパターン、ii走査型トンネル顕微鏡STMにより推定された、通常、ほぼ100nmの直径サイズであるテラス状の大きな平坦領域、ならびにiiiX線光電子分光XPSにより推定された、酸素および炭素汚染の非存在、を示す。酸化工程において、酸素はcまたは表面上に吸着される。図3aは、最もエネルギー的に有利な原子位置にある酸素原子を含んだInAs表面を示している。第二の、すなわち表面の下方の表面層に位置しているこの吸着位置の安定性は非常に顕著である。相対的に電気陰性の酸素が、4個の相対的に電気陽性のインジウム原子に結合しているため、これは非常に安定他の吸着位置と比べ~1eVより安定である。特有のc構造が混合性のIII-V族第一表面層を含んでいるがゆえに、この種の吸着部位が見られるということに留意することが重要である。説明のために示されるが、本発明を限定するものと解釈されるべきではない、以下の実施例を通じて、例えば酸化条件などの本発明のより良い理解が得られるであろう。以下の実施例は、仕切り弁を介して連結されており、したがって、真空条件を乱されることなく試料がチャンバ間を移動され得る、3つの異なる真空チャンバを含む表面科学システムsurfacesciencesystemOmicronを用いて実施された。試料はローディングチャンバを通じて真空状態に置かれた。酸化は調製チャンバ中で行われ、そして、酸化された表面は分析チャンバ中で特徴付けられた。同様の表面洗浄および酸化物製造がまた、別個の真空システム中で、MAX-labにてシンクロトロンリングMAX-1でビームライン41を使用して行われた。酸化実験は、酸素分子ガスを用いて、リーク弁を有し、それを介してチャンバ中へO2ガスが注入される真空チャンバ中で行われた。酸化実験の間、O2圧は約5×107および5×105mbarのあいだであるように制御された。試料表面は約15cmの距離でリーク弁に対向させた。同時に加熱が行われる基板の酸化時間は、約15~30分であった。加熱および酸素への暴露は酸素への暴露の後同時に終了された。上に記載した酸化条件のあいだの基板の温度は、酸化された半導体の形成される結晶構造に、好ましくは以下のように影響を及ぼした:約340~400°Cである温度はInAsO層を製造し、約400~450°Cである温度はInAscO層を製造し、約340~450°Cである温度はInSbO層を製造し、約340~450°Cである温度はInSbO層を製造し、約450~550°Cである温度はInGaAscO層を製造し、ここで、インジウムの量が表面層中で十分に多い場合、InGaAsO層が550°C以下で形成されることを明らかに示している。計算は、インジウムの量がInGaAsの表面層において増加する場合のInGaAsO層の形成を予測している。InGaSbの場合における温度範囲は、InGaAsと同様である。スズSnを含む酸化物層のためには、上に記載した酸化条件のあいだの基板温度は、酸化された半導体の形成される結晶構造に、好ましくは以下のように影響を及ぼした:約370~400°Cである温度はInAsSnO層を製造し、約400~450°Cである温度はInAsSnO層を製造し、約370~450°Cである温度はInPSnO層を製造し、約450~550°Cである温度はGaAsSnO層を製造する。InAsおよびInSb基板の酸化工程の例が以下の表1および2に示されている。基板は、酸化反応の開始前に所望の温度まで加熱される。形成されたO層である結晶構造は、低速電子回折LEED測定によって検出された。表1は種々の酸化時間によるInAs基板の酸化を示している。酸素ガス圧は、酸化反応のあいだ4×106mbarであった。表2は種々の酸化時間によるInSb基板の酸化を示しており、酸素ガス圧は、3~4×106mbarであった。Inを含有するIII-AsまたはIII-Sbの基板上にO層を製造するための代わりの実施態様もまた存在する。すなわち、400~450°Cの温度を使用することにより、基板上にInAscO層が初めに製造され、そしてその後、基板が真空チャンバから大気中に取り出され、そのまま約30分間保持された。その後、試料は再び真空条件に戻され、そして、約400~450°Cまで20分間加熱された。この態様もまた、Oの形成を導いた。空気に暴露された同じ清浄なInAs表面はOを製造しないことから、これは、開始InAscO層がOの形成を触媒catalyzeできることを示している。InAs構造上のcO層のための原子モデルが図3cに示されている。図2はInAs基板上のcOおよびO層からのLEED回折点強度パターンを示す。InSbO層からのパターンが、図2のパターンと類似していたことは注目に値する。第一に、低いバックグラウンド強度をともなう鋭い回折点強度スポットは、両方の酸化物層が良好に秩序化しているまたは結晶性であることを明らかにしている。第二に、図2において白色の正方形で示されている1×1ユニットセル内の追加の回折点強度スポットは、酸化物層が、白色の矩形で示されている結晶格子を含んでいることを明らかにしている。種々の測定をアプイニシオ計算と比較することにより、O層の結晶構造のための予備的な原子モデルが図3bに提案される。図4は、InAsOおよびcO層からの価電子帯光電子放出を示している。測定は、これらの界面がフェルミエネルギー近傍の金属的な電子状態を含まないことを示している。さらに、欠陥による影響をより受けやすいバンドベンディングが、清浄なInAscと比較して起こらず、これはピニングがないことを支持していることに留意すべきである。これらの結果は有害なフェルミ準位ピニングがMOSFETにおいて避けられ得ることを示している。また、走査型トンネル分光STS測定は、これらの結晶性酸化物層がInAsのバンドギャップ中で有害な電子状態を引き起こさないことを示している。InAs基板およびO層のあいだの価電子帯の最大差またはオフセットがInAsOおよびInAscOスペクトルのあいだの差異スペクトルを用いて図4に見積もられているが、ここで図4ではInAsバンドエッジは基本的に除かれている。この差異スペクトルからO価電子バンドエッジが、MOSFETの価電子帯の電荷担体にエネルギー障壁を提供するために十分であるかもしれない、InAsよりも1.0~1.4eV高い結合エネルギーを有していると見積もられる。参照のために、酸化され、かつ、不良なLEEDしか示さない、空気に暴露されたInAsc表面からのフェルミ準位放出が測定された。このスペクトルは、そのようなアモルファスの表面の欠陥状態に起因すると予測される、フェルミ準位放出を示した。図5はIn4dおよびAs3d軌道の内殻準位光電子スペクトルを示している。低い運動エネルギー側における特性ピークまたは肩は、酸素の存在および酸化物層の形成を表している。応用のための重要な特性である界面安定性が以下のように試験された。InAsOおよびInAscO界面の不動態化が試料を0.5~1時間大気雰囲気下に置くことによって試験された。その後、それらは再び真空チャンバへと戻され、そして、LEEDおよびSTMによって、後熱時間の関数として特徴付けられた。1時間の空気への暴露の後、InAsO試料はいかなる後熱もなしに、パターン図示されずを示した。得られたパターンは本来、空気への暴露前のパターンよりも弱いものであったが、パターンは基板を30分間400°Cまで加熱することにより明確なとなった。これらのLEEDの結果は、0.5時間の空気への暴露および400°Cでの後熱の後のInAsO表面におけるSTMによって支持される。清浄なInAsc表面の同様な空気への暴露および後熱工程が、いかなる明白な規則格子構造をも有さない不良なLEEDをもたらしたことに留意すべきである。これらの結果は、InAsO層が比較的強い空気および温度負荷に対して安定であることを実際に示している。これは重要な特性であって、例えば、例えばSiO2インシュレーター最上層を成長させるために、O試料を外気を経由して別のチャンバに移すことを可能にする。安定性はまた、O層がインシュレーター最上層の積層のあいだ分解しないことを示している。InAsおよびInGaAs上へのゲートインシュレーターの原子層堆積ALDは通常、基板温度250~350°Cで行われ、該温度でInAsOが明らかに安定であったことは注目に値する。InAscOに対する同様の不動態化試験は、空気への暴露の後の不良なを示したが、約400°Cまでの後熱の後、LEEDが現れた。清浄なInAsc表面の空気への暴露の後には同様の層の形成が観察されなかったことから、このことは、cO構造が層の形成を触媒catalyzeするかもしれないことを示している。以下の実施例は本発明による、InGaAs基板を用いた酸化工程を記載する。GaAs基板ウェハ約0.5mmの厚さの表面から、炭素汚染およびアモルファスな天然表面酸化物が、アルゴンイオンスパッタリングおよび超高真空UHVチャンバ中での加熱によって取り除かれた。30分のラスタースパッタリングのあいだ、Arガス圧は1~3×106mbar、スパッタリング電圧は0.7kVおよび電流は10mAであり、そして、GaAs基板温度は約400°Cであった。このスパッタリングの後、GaAs基板は、30分間1×109mbarより小さい真空度中で、約570°Cまで加熱された。このようなスパッタリング-後熱の6回のサイクルが清浄かつ平坦な表面であって、LEEDおよびSTMによって推定される構造を有する表面を製造した。InGaAs表面を製造するために、インジウムの1~2単分子層MLが清浄なGaAs基板表面上に積層され、そして、試料は500~550°Cまで加熱された。これは、InGaAsc表面を製造した。この清浄な明確に定義されるInGaAsc表面が、以下のとおり酸化され、InAscOの場合と同様のcO層をもたらした:初めに、基板温度を、真空条件下、15分間約550°Cまで上昇させた。その後、真空チャンバに連結されている、酸素O2ガスラインのリーク弁が開けられ、そして、酸素圧が3~4×106mbarまで上昇させられた。3~4×106mbarの酸素圧および550°Cでの15分の酸化InGaAsの後、酸素供給を止める10秒前に加熱を終了した。c結晶構造がLEEDによって決定された。InGaAs表面中のcO層の形成は、インジウムInの量がInGaAs表面層中で増加された場合、InAsの場合と同様に、O層がInGaAs中でもまた形成することを明確に示している。Oが常にcOよりもより低い温度で形成される、InAscOおよび-Oの製造条件に基づいて、OはInGaAs上で550°Cよりも低い温度で形成すると結論付けられ得る。InP基板の酸化が以下の実施例に記載されているように実施された。InP基板ウェハ約0.5mmの厚さの表面から、炭素汚染およびアモルファスな天然表面酸化物が、アルゴンイオンスパッタリングおよび超高真空UHVチャンバ中での加熱によって取り除かれた。30分のラスタースパッタリングのあいだ、Arガス圧は1×106~3×106mbar、スパッタリング電圧は0.7kVおよび電流は10mAであり、そして、InP基板温度は約370°Cであった。スパッタリングの後、InP基板は、30分間1×109mbarより小さい真空度中で、約470°Cまで加熱された。このようなスパッタリング-後熱の3回のサイクルが清浄かつ平坦な表面であって、LEEDおよびSTMによって推定される混合二量体構造を有する表面を製造した。この清浄な明確に定義されるInP表面が、以下のとおり酸化され、結果的にO層をもたらした:初めに、InP基板温度を、真空条件下、15分間約480°Cまで上昇させた。その後、真空チャンバに連結されている、酸素O2ガスラインのリーク弁が開けられ、そして、酸素圧が3×106~4×106mbarまで上昇させられた。3×106~4×106mbarの酸素圧および約480°Cの温度での15分の酸化InPの後、酸素供給を止める10秒前に加熱を終了した。同一のO層がまた、7×107~8×107mbarの酸素圧および約460°Cの温度での15分の酸化InPによっても得られた。結晶構造がLEEDおよびSTMによって決定された。X線光電子分光XPSは、528、531、および537eV結合エネルギーでのO1s放出による3つのピークを明らかにした。また、P2p放出は、133および138eVでの2つの酸素に関連したピークを示した。表3は、InP基板の酸化の他の実施例を表している。清浄なInP表面の酸化が、約450°Cで、酸化時間を変えることにより抵抗加熱電圧および電流は全ての試験I~Vにおいて13.0Vおよび2.3Aであった行われた。全ての場合において、酸素圧は5×107および5×105mbarのあいだであった。表3の結果は、450°Cが純粋なOを得るためには低すぎる温度であることを示している。全ての場合におけるの存在は、多少の清浄なInP領域の表面上での存在を示している。Sn被膜された表面の酸化が以下のとおり実施された。上に記載したように、InAs基板表面を洗浄した後、0.5~2.0MLのスズが、洗浄されたInAsc基板表面上に室温で積層された。このSn被膜表面はその後、350~420°Cで15~30分間真空中で加熱され、これは、LEEDおよびSTMによって推定される、Sn誘起再構成構造を与えた。試料が酸化チャンバに移された後、その温度は420°Cまで上昇させられた。その後、酸素O2ガスがチャンバ内にリーク弁を介して導入された。3×106~4×106mbarでの10分間の酸化は、InAsSnO表面層を製造した。酸化のあいだの基板温度の低下および/または酸素への暴露の増加は、InAsSnOを製造した。インシュレーター-半導体界面の電子構造は、MOSFETトランジスタ適用において重要な役割を果たす。Inを含有するIII-As、III-SbまたはIII-Pのベース材料、および、Inを含有するIII-AsまたはIII-Sbのベース材料上に形成される例えばOなどの、または、In含有III-Pベース材料上に形成される例えばOなどの結晶性酸化物層を含む、本発明による基板は、MOSFETトランジスタにおけるインシュレーター-半導体界面に使用され得る。本発明の化合物半導体基板を含むMOSFETトランジスタの構造の例が、図6に示されている。これは、例えばInAs、InGaAs、InSb、InGaSbまたはIII-PなどのInを含有するIII-As、III-SbまたはIII-Pのチャネル層1、および、前記チャネル層の表面上に形成される結晶性酸化物層2を含む。例えばSiO2またはAl2O3であり得るような第2のインシュレーター層3は、酸化物層の表面上に形成される。前記構造はまた、ゲート金属4、ソースコンタクト層5、例えばAuGeNiなどであり得るソース金属6、ドレインコンタクト層7およびAuGeNiのようなドレイン金属8を含む。本発明による結晶性酸化物層は、In含有チャネル中の電子およびホールのためのバリア層として、電荷担体がゲート酸化物に向かってリークしないように作用する。結晶性酸化物層はゲートインシュレーター積層物の重要な部分として機能する。本願発明は、上記に記載された実施例に限定されるわけではなく、特許請求の範囲中に提示される発明の思想の範囲内で改変され得る。