"第1電源入力端子と第2電源入力端子とリセット端子とを備えるSoCICSystemonaChipIntegratedCircuitのリセットを制御するリセット回路において、前記第1電源入力端子に第1駆動電圧を供給するための第1伝送ラインにエミッタを接続され、前記リセット端子にコレクタを接続されたPNP型トランジスタと、前記PNP型トランジスタのベースとグランドとの間を前記PNP型トランジスタのベースにコレクタを向けつつグランドにエミッタを向けて接続し、前記第2電源入力端子に第2駆動電圧を供給するための第2伝送ラインにベースを接続されたNPN型トランジスタと、を備えることを特徴とするリセット回路。相違なる駆動電圧をそれぞれ入力される第1電源入力端子並びに複数の電源入力端子を備え且つ、リセット端子を備えるSoCICSystemonaChipIntegratedCircuitのリセットを制御するリセット回路において、前記第1電源入力端子に第1駆動電圧を供給するための第1伝送ラインにエミッタを接続され、前記リセット端子にコレクタを接続されたPNP型トランジスタと、前記複数の電源入力端子と同数のNPN型トランジスタと、を備え、前記複数のNPN型トランジスタの各々は、前記複数の電源入力端子にそれぞれ駆動電圧を供給するための複数の伝送ラインにベースを1対1接続され、コレクタを前記PNP型トランジスタのベースに向けつつエミッタをグランドに向けながら複数の前記NPN型トランジスタの直列接続により前記PNP型トランジスタのベースとグランドの間を接続することを特徴とするリセット回路。前記PNP型トランジスタのベースにコレクタを接続され、グランドにエミッタを接続され、前記PNP型トランジスタのコレクタと前記リセット端子とを接続するリセット信号の伝送ラインにベースを接続されたNPN型トランジスタを更に備えることを特徴とする請求項1または請求項2に記載のリセット回路。上述した特許文献1のようなリセット回路では、リセットICのディレイを利用してリセットタイミングを決定しているため負荷変動やノイズ等によるシーケンス乱れに対応できない。特許文献3にかかるリセット回路は単一の駆動電圧の供給とリセット解除タイミングとのシーケンスにかかるものであり、複数の駆動電圧の供給とリセット解除タイミングとのシーケンスに関するものではない。特許文献2にかかるシーケンス制御回路は具体的な回路構成が開示されていない。本発明は、上記課題に鑑みてなされたもので、複数の駆動電圧を必要するSoCICSystemonaChipIntegratedCircuitに対するリセットを制御するリセット回路において、負荷変動やノイズに影響されること無く、複数の駆動電圧の供給とリセット解除タイミングとのシーケンスを守る具体的なリセット回路の提供を目的とする。本発明の態様の1つは、第1電源入力端子と第2電源入力端子とリセット端子とを備えるSoCICSystemonaChipIntegratedCircuitのリセットを制御するリセット回路において、前記第1電源入力端子に第1駆動電圧を供給するための第1伝送ラインにエミッタを接続され、前記リセット端子にコレクタを接続されたPNP型トランジスタと、前記PNP型トランジスタのベースとグランドとの間を前記PNP型トランジスタのベースにコレクタを向けつつグランドにエミッタを向けて接続し、前記第2電源入力端子に第2駆動電圧を供給するための第2伝送ラインにベースを接続されたNPN型トランジスタと、を備える構成とされる。また、本発明の態様の1つは、相違なる駆動電圧をそれぞれ入力される第1電源入力端子並びに複数の電源入力端子を備え且つ、リセット端子を備えるSoCICSystemonaChipIntegratedCircuitのリセットを制御するリセット回路において、前記第1電源入力端子に第1駆動電圧を供給するための第1伝送ラインにエミッタを接続され、前記リセット端子にコレクタを接続されたPNP型トランジスタと、前記複数の電源入力端子と同数のNPN型トランジスタと、を備え、前記複数のNPN型トランジスタの各々は、前記複数の電源入力端子にそれぞれ駆動電圧を供給するための複数の伝送ラインにベースを1対1接続され、コレクタを前記PNP型トランジスタのベースに向けつつエミッタをグランドに向けながら複数の前記NPN型トランジスタの直列接続により前記PNP型トランジスタのベースとグランドの間を接続する構成とされる。なお、上述したリセット回路は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。本発明によれば、負荷変動やノイズに影響されること無く、少なくとも2つの駆動電圧の供給とリセット解除タイミングとのシーケンスを守る具体的なリセット回路が提供される。請求項2にかかる発明によれば、3つ以上の駆動電圧の供給とリセット解除タイミングとのシーケンスを守る具体的なリセット回路が提供される。請求項3にかかる発明によれば、リセットがいったん解除された後、第1駆動電圧の供給が継続されている間は、他の駆動電圧の供給が停止されても、リセットの解除を継続するリセット回路が提供される。以下、下記の順序に従って本発明の実施形態を説明する。1本実施形態の構成:2リセット回路:1本実施形態の構成:図1は、本発明にかかるリセット回路を備える電気機器や電子機器の一例として、テレビジョンの要部にかかる接続関係を示してある。なお、同図では、本発明に関係する部位以外は図示を省略してある。同図において、テレビジョン100は、テレビジョン100全体の制御や映像処理等を行うSoCIC10SystemonaChipIntegratedCircuitと、商用の交流電源から各種電源電圧を生成する電源回路20と、テレビジョン100の各種設定値を記憶するフラッシュメモリー30と、HDMIインターフェース40と、SoCIC10がプログラム実行する時にワークエリアとして利用されるDDR3SDRAM50と、を備えている。SoCIC10は、内部に複数の専用回路を備えており、各専用回路の特性や設計に応じた駆動電圧を必要とする。例えば、図1に示すSoCIC10は電源入力端子11~15を備えており、各電源入力端子には異なる駆動電圧が入力されるようになっている。すなわち、電源入力端子11は供給ラインL1を介してAll3.3Vが入力され、電源入力端子12には供給ラインL2を介してP-ON1.1Vが入力され、電源入力端子13には供給ラインL3を介してP-ON5Vが入力され、電源入力端子14には供給ラインL4を介してP-ON3.3Vが入力され、電源入力端子15には供給ラインL5を介してP-ON1.5Vが入力されるようになっている。同図において、All3.3Vは例えばテレビジョン100がスタンバイ状態とオン状態の双方で供給され、スタンバイ状態からオン状態への移行制御を行う回路の駆動電圧とされる。P-ON1.1Vは例えばSoCIC10のコア電圧とされる。P-ON5Vは例えばフラッシュメモリー30との通信に利用される。P-ON3.3Vは例えばHDMII/F40との通信やGPIO端子汎用入出力端子に接続された構成との通信に利用される。P-ON1.5Vは例えばDDR3SDRAMとの通信に利用される。P-ON5Vは、その他、EEPROM,PCMCIA,USB等との通信にも利用される。むろん、以上説明したSoCに供給される電源電圧の電圧値や利用態様は一例であり、各機器の特性に応じて様々に変更可能である。テレビジョン100には、オフ状態、スタンバイ状態、オン状態、の3つの電源状態がある。オフ状態は、テレビジョン100の何れの構成要素にも電源電圧が供給されていない状態であり、例えば、電源プラグを外部の電源ソケットに挿入していない状態、主電源がオフされている状態である。スタンバイ状態は、リモコン等の操作部からオン状態への移行指示が為されるのを待機している状態であり、電源プラグを外部の電源ソケットに挿入され、リモコン信号受信回路に電源供給されつつ他の回路に電源供給されていない状態である。オン状態は、テレビジョン100の画面に映像を表示したりスピーカから音声を出力したりしてユーザーが視聴している状態であり、電源プラグを外部の電源ソケットに挿入され、主要な回路に電源供給されている状態である。電源回路20は、電源プラグを介して外部の商用交流電源を入力されており、当該商用交流電源から複数の直流電圧を生成し、各供給ラインL1~L5に出力する。すなわち、供給ラインL1にAll3.3Vを出力し、供給ラインL2にP-ON1.1Vを出力し、供給ラインL3にP-ON5Vを出力し、供給ラインL4にP-ON3.3Vを出力し、供給ラインL5にP-ON1.5Vを出力する。なお、各出力電圧の前に付すAllはオフ状態を除いて常に出力されるスタンバイ状態とオン状態の双方で出力されることを意味し、P-ONはスタンバイ状態では出力されずオン状態で出力されることを意味する。SoCIC10のリセット回路60は、供給ラインL1~L5に対する直流電圧の供給状況を監視し、これら直流電圧の供給状況に応じてSoCIC10のリセット端子16に対するリセット信号の入力をオンオフする。SoCIC10は、リセット端子16にリセット信号を入力されるとリセットを解除してSoCを起動するブート動作を開始し、リセット端子16に対するリセット信号の入力が停止するとSoCをリセット状態とする。以下、リセット回路60の具体的な回路構成について、図2を参照しつつ説明する。2リセット回路:図2は、リセット回路の一例を示す回路図である。同図には、説明の簡略のため、3種類の駆動電圧All3.3V、P-ON1.1V、P-ON5Vに基づいてリセット信号のオンオフを切替えるリセット回路を示してある。すなわち、同図に示すリセット回路60は、3種類の駆動電圧の供給状況に応じてSoCIC10をリセット状態としたり、リセットを解除したりする。具体的には、リセット回路60は、PNP型のトランジスタTr1、NPN型のトランジスタTr2~Tr4、トランジスタTr1のベース電圧調整回路61、トランジスタTr2のベース電圧調整回路62、トランジスタTr3のベース電圧調整回路63、トランジスタTr4のベース電圧調整回路64、を備えている。なお、NPN型のトランジスタTr2~Tr4はNチャンネルのFET電界効果トランジスタとすることもできる。なお、同図においては、All3.3Vは第1駆動電圧を構成し、P-ON1.1Vは第2駆動電圧を構成し、P-ON1.1VとP-ON5Vが複数の駆動電圧を構成し、供給ラインL1が第1伝送ラインを構成し、供給ラインL2が第2伝送ラインを構成し、供給ラインL2,L3が複数の伝送ラインを構成し、電源入力端子11が第1電源入力端子を構成し、電源入力端子12が第2電源入力端子を構成し、電源入力端子12,13が複数の電源入力端子を構成する。トランジスタTr1は、供給ラインL1とSoCIC10のリセット端子16との間に、エミッタを供給ラインL1に向けつつコレクタをSoCのリセット端子16に向けて介挿されている。トランジスタTr2は、トランジスタTr1のベースとグランドとの間に、コレクタをトランジスタTr1のベースに向けつつエミッタをグランドに向けて介挿され、電源入力端子12にP-ON1.1Vを供給するための供給ラインL2にベースを接続されている。トランジスタTr3は、トランジスタTr2のエミッタとグランドとの間に、コレクタをトランジスタTr1のベースに向けつつエミッタをグランドに向けて介挿され、電源入力端子13にP-ON5Vを供給するための供給ラインL3にベースを接続されている。すなわち、トランジスタTr2,Tr3の各々は、電源入力端子12,13にそれぞれ駆動電圧を供給するための供給ラインL2,L3にベースを1対1接続され、コレクタをトランジスタTr1のベースに向けつつエミッタをグランドに向けながらトランジスタTr2,Tr3の直列接続によりトランジスタTr1のベースとグランドの間を接続している。トランジスタTr4は、トランジスタTr1のベースとグランドとの間に、コレクタをトランジスタTr1のベースに向けつつエミッタをグランドに向けて介挿され、ベースをベース電圧調整回路64を介してリセット端子16に接続されている。ベース電圧調整回路61は、トランジスタTr1のベース電圧を調整する回路であり、例えば図2に示すようにトランジスタTr1のエミッタ-ベース間を接続する抵抗R1により構成される。ベース電圧調整回路61は、供給ラインL1の電圧がSoCIC10の駆動電圧として十分に上昇しつつトランジスタTr2,Tr3がターンオンすると、抵抗R1に電流が流れることにより所定電圧をトランジスタTr1のベースに印加する。トランジスタTr1は当該所定電圧によりターンオンする。なお、所定電圧は、トランジスタTr1のエミッタ-ベース間に印加して当該トランジスタTr1をターンオン可能な電圧一般的には0.65V以上であり、1.1V等とされる。ベース電圧調整回路62は、トランジスタTr2のベース電圧を調整する回路であり、例えば図2に示すように供給ラインL2の電圧を分圧する抵抗R2,R3と、抵抗R2,R3の接続点の電圧を充電するコンデンサC1とにより構成される。ベース電圧調整回路62は、供給ラインL2の電圧がSoCIC10の駆動電圧として十分に上昇すると所定電圧をトランジスタTr2のベースに印加する。トランジスタTr2はトランジスタTr3がターンオンすれば当該所定電圧によりターンオンする。なお、所定電圧は、トランジスタTr2のエミッタ-ベース間に印加されて当該トランジスタTr2をターンオン可能な電圧一般的には0.65V以上であり、1.1V等とされる。ベース電圧調整回路63は、トランジスタTr3のベース電圧を調整する回路であり、例えば図2に示すように供給ラインL3の電圧を分圧する抵抗R4,R6と、当該分圧を低下させる抵抗R5とにより構成されている。ベース電圧調整回路63は、供給ラインL3の電圧がSoCIC10の駆動電圧として十分に上昇すると所定電圧をトランジスタTr3のベースに印加する。トランジスタTr3は当該所定電圧によりターンオンする。なお、所定電圧は、トランジスタTr3のエミッタ-ベース間に印加されて当該トランジスタTr3をターンオン可能な電圧一般的には0.65V以上であり、1.1V等とされる。ベース電圧調整回路64は、トランジスタTr4のベース電圧を調整する回路であり、例えば図2に示すようにトランジスタTr1のコレクタとSoCIC10のリセット端子16とを接続してリセット信号を伝送するラインの電圧を所定割合に分圧する抵抗R7,R8により構成される。ベース電圧調整回路64は、トランジスタTr1を介して供給ラインL1の電圧がリセット端子16に供給されると、所定電圧をトランジスタTr4のベースに印加する。トランジスタTr4は当該所定電圧によりターンオンする。なお、所定電圧は、トランジスタTr4のエミッタ-ベース間に印加されて当該トランジスタTr4をターンオン可能な電圧一般的には0.65V以上であり、1.1V等とされる。以上のように構成されたリセット回路60の動作について説明する。トランジスタTr2とトランジスタTr3は、双方のベースに所定電圧が印加されると、双方ともコレクタ-エミッタ間が導通してトランジスタTr1のベースをグランドに接続する。一方、トランジスタTr2とトランジスタTr3は、何れか一方でもベースに所定電圧が印加されないと、何れか一方のコレクタ-エミッタ間が導通せず、全体としてトランジスタTr1のベースをグランドに接続しない。すなわち、トランジスタTr2,Tr3は、トランジスタTr1のベース電圧の発生に関するAND回路を構成している。従って、トランジスタTr1がターンオフした状態において、トランジスタTr1は、トランジスタTr2,Tr3の双方が共にターンオンするとターンオンし、トランジスタTr2,Tr3のいずれか一方でもターンオンしていないとターンオンしない。トランジスタTr4は、いったん供給ラインL1~L3の電圧が十分に上昇してトランジスタTr1~Tr3がターンオンすることによりトランジスタTr1を介して供給ラインL1の電圧がリセット端子16に供給されると、ターンオンする。このとき、トランジスタTr4は、トランジスタTr1のベースをトランジスタTr2,Tr3とは異なるラインにてグランドに接続するため、これ以後トランジスタTr1がターンオフして再びターンオンする場合を除き、トランジスタTr1はトランジスタTr2,Tr3のオンオフに依存しなくなる。なお、トランジスタTr1を介してリセット端子16に入力される電圧は、本実施形態においてリセット解除を指示するリセット信号を構成する。また、トランジスタTr4は、供給ラインL1の電圧上昇が不十分となってトランジスタTr1がターンオフし、供給ラインL1の電圧がトランジスタTr1を介してリセット端子16に供給されなくなると、ターンオフする。ただし、トランジスタTr4は、供給ラインL1~L3の電圧が十分に上昇していったんターンオンすると、供給ラインL2,L3のいずれか又は双方における電圧が低下してトランジスタTr2,Tr3のいずれか又は双方がターンオフしても、供給ラインL1の電圧が十分であればターンオフしない。すなわち、トランジスタTr4がいったんターンオンすると、トランジスタTr1は供給ラインL1の電圧が低下しない限りターンオンを継続する。図3,図4は、リセット信号のタイミングチャートである。これらの図には、供給ラインL1の電圧図2の点Aの電圧、供給ラインL2の電圧図2の点bの電圧、供給ラインL3の電圧図2の点Cの電圧、リセット信号図2の点Dの電圧を示してある。図3の初期状態においては、供給ラインL1~L3の電圧が所定値に上昇していない。この状態から供給ラインL1,L2,L3の電圧がそれぞれのタイミングで所定値に上昇していき、いずれか1つの供給ラインでも所定値に達していない場合はリセット信号は出力されず、全ての供給ラインL1,L2,L3の電圧が所定値に達したときにリセット信号が出力される。図4の初期状態においては、全ての供給ラインL1,L2,L3の電圧が所定値に上昇している。この状態から、供給ラインL2,L3の電圧が所定値より低下しても、供給ラインL1の電圧が所定値以上に維持されていれば、リセット信号は出力され続ける。一方、供給ラインL2,L3の電圧が所定値以上に維持されていても、供給ラインL1の電圧が所定値以下に低下すると、リセット信号は停止される。以上説明したように、本実施形態にかかるリセット回路60は、供給ラインL1とリセット端子16との間においてエミッタを供給ラインL1に向けつつコレクタをリセット端子16に向けて介挿されたトランジスタTr1と、トランジスタTr1のベースとグランドとの間においてコレクタをトランジスタTr1のベースに向けつつエミッタをグランドに向けて介挿されたトランジスタTr2と、トランジスタTr1のコレクタとグランドとの間においてコレクタをトランジスタTr2のコレクタに向けつつエミッタをグランドに向けて介挿されたトランジスタTr3とを備え、供給ラインL1にAll3.3Vが供給され且つ供給ラインL2にP-ON1.1Vが供給され且つ供給ラインL3にP-ON5Vが供給されると、トランジスタTr1がターンオンし、トランジスタTr1のコレクタ電圧がリセット端子16へリセットを解除する信号として入力されてSoCIC10のリセットを解除し、供給ラインL1に対するAll3.3Vの供給と供給ラインL2に対するP-ON1.1Vの供給と供給ラインL3に対するP-ON5Vの供給との少なくとも1つが行われないと、トランジスタTr1がターンオンせず、トランジスタTr1のコレクタ電圧がリセット端子16へ入力されずSoCIC10のリセットが解除されない。よって、SoCIC10に対するリセットを、負荷変動やノイズに影響されること無く、電源電圧の供給とリセット解除タイミングとのシーケンスを守る具体的な回路が提供される。なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用することは本発明の一実施例として開示されるものである。"