"第1のランド及び第2のランドを有する回路基板上に実装される電子部品であって、本体と、前記本体の実装面において所定方向に並ぶように設けられ、かつ、前記第1のランド及び前記第2のランドにそれぞれ接続される第1の外部電極及び第2の外部電極と、を備えており、前記第1の外部電極及び前記第2の外部電極の前記第1のランド及び前記第2のランドに対する第1の接触面及び第2の接触面はそれぞれ、前記所定方向に平行な直線に関して線対称な構造をなしていると共に、複数に分割されていること、を特徴とする電子部品。前記第1の接触面及び前記第2の接触面はそれぞれ、前記所定方向に平行な溝によって、複数に分割されていること、を特徴とする請求項1に記載の電子部品。前記第1の外部電極及び前記第2の外部電極はそれぞれ、複数に分割されていること、を特徴とする請求項1又は請求項2のいずれかに記載の電子部品。前記第1の接触面及び前記第2の接触面はそれぞれ、前記第1の外部電極及び前記第2の外部電極の一部分の厚みが該第1の外部電極及び該第2の外部電極のその他の部分の厚みよりも薄くなっていることにより、複数に分割されていること、を特徴とする請求項1又は請求項2のいずれかに記載の電子部品。請求項1に記載の電子部品の製造方法であって、内部導体が設けられた複数の絶縁体層を積層して、該内部導体が前記実装面から露出している前記本体を得る第1の工程と、前記実装面から露出している前記内部導体を覆うように、めっき工法により前記第1の外部電極及び前記第2の外部電極を形成する第2の工程と、を備えており、前記第1の工程において、複数に分割された前記第1の接触面及び前記第2の接触面のそれぞれに挟まれている部分において前記内部導体が占める面積の割合は、該第1の接触面及び該第2の接触面において該内部導体が占める面積の割合よりも小さいこと、を特徴とする電子部品の製造方法。前記第1の工程において、複数に分割された前記第1の接触面及び前記第2の接触面のそれぞれに挟まれている部分において前記内部導体が露出していないこと、を特徴とする請求項5に記載の電子部品の製造方法。請求項1に記載の電子部品の製造方法であって、複数の絶縁体層を準備する第1の工程と、前記第1の外部電極及び前記第2の外部電極を前記絶縁体層に形成する第2の工程と、前記複数の絶縁体層を積層することにより前記本体を形成する第3の工程と、を備えており、前記第2の工程では、前記第1の外部電極及び前記第2の外部電極の一部分の厚みが該第1の外部電極及び該第2の外部電極のその他の部分の厚みよりも薄くなるように、該第1の外部電極及び該第2の外部電極を形成すること、を特徴とする電子部品の製造方法。請求項1に記載の電子部品の製造方法であって、複数の絶縁体層を準備する第1の工程と、前記第1の外部電極及び前記第2の外部電極を前記絶縁体層に形成する第2の工程と、前記複数の絶縁体層を積層することにより前記本体を形成する第3の工程と、を備えており、前記第2の工程では、前記第1の外部電極及び前記第2の外部電極のそれぞれが複数に分割されるように、該第1の外部電極及び該第2の外部電極を形成すること、を特徴とする電子部品の製造方法。そこで、本発明の目的は、傾いた状態で回路基板に実装されることを抑制できる電子部品及びその製造方法を提供することである。本発明の第1の形態に係る電子部品は、第1のランド及び第2のランドを有する回路基板上に実装される電子部品であって、本体と、前記本体の実装面において所定方向に並ぶように設けられ、かつ、前記第1のランド及び前記第2のランドにそれぞれ接続される第1の外部電極及び第2の外部電極と、を備えており、前記第1の外部電極及び前記第2の外部電極の前記第1のランド及び前記第2のランドに対する第1の接触面及び第2の接触面はそれぞれ、前記所定方向に平行な直線に関して線対称な構造をなしていると共に、複数に分割されていること、を特徴とする。前記電子部品の第1の形態にかかる製造方法は、内部導体が設けられた複数の絶縁体層を積層して、該内部導体が前記実装面から露出している前記本体を得る第1の工程と、前記実装面から露出している前記内部導体を覆うように、めっき工法により前記第1の外部電極及び前記第2の外部電極を形成する第2の工程と、を備えており、前記第1の工程において、複数に分割された前記第1の接触面及び前記第2の接触面のそれぞれに挟まれている部分において前記内部導体が占める面積の割合は、該第1の接触面及び該第2の接触面において該内部導体が占める面積の割合よりも小さいこと、を特徴とする。前記電子部品の第2の形態に係る製造方法は、複数の絶縁体層を準備する第1の工程と、前記第1の外部電極及び前記第2の外部電極を前記絶縁体層に形成する第2の工程と、前記複数の絶縁体層を積層することにより前記本体を形成する第3の工程と、を備えており、前記第2の工程では、前記第1の外部電極及び前記第2の外部電極の一部分の厚みが該第1の外部電極及び該第2の外部電極のその他の部分の厚みよりも薄くなるように、該第1の外部電極及び該第2の外部電極を形成すること、を特徴とする。前記電子部品の第3の形態に係る製造方法は、複数の絶縁体層を準備する第1の工程と、前記第1の外部電極及び前記第2の外部電極を前記絶縁体層に形成する第2の工程と、前記複数の絶縁体層を積層することにより前記本体を形成する第3の工程と、を備えており、前記第2の工程では、前記第1の外部電極及び前記第2の外部電極のそれぞれが複数に分割されるように、該第1の外部電極及び該第2の外部電極を形成すること、を特徴とする。本発明によれば、傾いた状態で回路基板に実装されることを抑制できる。以下に、本発明の実施形態に係る電子部品及びその製造方法について説明する。第1の実施形態電子部品の構成以下に、本発明の第1の実施形態に係る電子部品について図面を参照しながら説明する。図1は、第1の実施形態に係る電子部品10aの外観斜視図である。図2は、第1の実施形態に係る電子部品10aを積層方向から平面視した図である。図3は、第1の実施形態に係る電子部品10aの積層体12の分解斜視図である。以下、電子部品10aの積層方向をx軸方向と定義し、x軸方向から平面視したときに、電子部品10aの短辺に沿った方向をz軸方向と定義し、電子部品10の長辺に沿った方向をy軸方向と定義する。x軸、y軸及びz軸は互いに直交している。電子部品10aは、図1ないし図3に示すように、積層体本体12、外部電極1414a,14b、接続導体内部導体2020a~20g,20m~20s,2222a~22g,22m~22s及びコイルLを備えている。積層体12は、直方体状をなしており、接続導体20,22及びコイルLを内蔵している。以下では、積層体12のz軸方向の負方向側の面を下面S10と定義する。積層体12は、図3に示すように、絶縁体層1616a~16tがx軸方向の負方向側から正方向側へとこの順に並ぶように積層されることにより構成されている。絶縁体層16はそれぞれ、長方形状をなしており、磁性体材料により作製されている。以下では、絶縁体層16のx軸方向の正方向側の面を表面と称し、絶縁体層16のx軸方向の負方向側の面を裏面と称す。コイルLは、図3に示すように、コイル導体内部導体1818a~18s及びビアホール導体v1~v18により構成されている。すなわち、コイルLは、コイル導体18a~18sがビアホール導体v1~v18により接続されることにより構成されている。コイルLは、x軸方向に延在するコイル軸を有しており、時計回り方向に旋廻しながらx軸方向の負方向側から正方向側に向かって進行する螺旋状をなしている。コイル導体18a~18sはそれぞれ、図3に示すように、絶縁体層16a~16sの表面上に設けられている。コイル導体18a~18sはそれぞれ、導電性材料からなり、3/4ターンのターン数を有しており、線状導体が折り曲げて形成されている。すなわち、コイル導体18a~18sは、環状の軌道の一部1/4が切り欠かれた形状をなしている。以下では,コイル導体18a~18sにおいて、時計回り方向の上流側の端部を上流端と呼び、時計回り方向の下流側の端部を下流端と呼ぶ。ビアホール導体v1~v18はそれぞれ、絶縁体層16b~16sをx軸方向に貫通しており、コイル導体18a~18sを接続している。より詳細には、ビアホール導体v1は、コイル導体18aの下流端とコイル導体18bの上流端とを接続している。ビアホール導体v2は、コイル導体18bの下流端とコイル導体18cの上流端とを接続している。ビアホール導体v3は、コイル導体18cの下流端とコイル導体18dの上流端とを接続している。ビアホール導体v4は、コイル導体18dの下流端とコイル導体18eの上流端とを接続している。ビアホール導体v5は、コイル導体18eの下流端とコイル導体18fの上流端とを接続している。ビアホール導体v6は、コイル導体18fの下流端とコイル導体18gの上流端とを接続している。ビアホール導体v7は、コイル導体18gの下流端とコイル導体18hの上流端とを接続している。ビアホール導体v8は、コイル導体18hの下流端とコイル導体18iの上流端とを接続している。ビアホール導体v9は、コイル導体18iの下流端とコイル導体18jの上流端とを接続している。ビアホール導体v10は、コイル導体18jの下流端とコイル導体18kの上流端とを接続している。ビアホール導体v11は、コイル導体18kの下流端とコイル導体18lの上流端とを接続している。ビアホール導体v12は、コイル導体18lの下流端とコイル導体18mの上流端とを接続している。ビアホール導体v13は、コイル導体18mの下流端とコイル導体18nの上流端とを接続している。ビアホール導体v14は、コイル導体18nの下流端とコイル導体18oの上流端とを接続している。ビアホール導体v15は、コイル導体18oの下流端とコイル導体18pの上流端とを接続している。ビアホール導体v16は、コイル導体18pの下流端とコイル導体18qの上流端とを接続している。ビアホール導体v17は、コイル導体18qの下流端とコイル導体18rの上流端とを接続している。ビアホール導体v18は、コイル導体18rの下流端とコイル導体18sの上流端とを接続している。接続導体20a~20gはそれぞれ、絶縁体層16a~16gの表面において、z軸方向の負方向側の長辺に接するように設けられている長方形状の導体層である。接続導体20a~20gは、x軸方向から平面視したときに、互いに一致した状態で重なっている。これにより、絶縁体層16が積層された際に、接続導体20a~20gは、下面S10から長方形状の領域内に露出するようになる。更に、接続導体20aは、図3に示すように、コイル導体18aの上流端と接続されている。接続導体20m~20sはそれぞれ、絶縁体層16m~16sの表面において、z軸方向の負方向側の長辺に接するように設けられている長方形状の導体層である。接続導体20m~20sは、z軸方向から平面視したときに、互いに一致した状態で重なっている。これにより、絶縁体層16が積層された際に、接続導体20m~20sは、下面S10から長方形状の領域内に露出するようになる。ここで、接続導体20a~20gと接続導体20m~20sとは、z軸方向から平面視したときに、一致した状態で重なっている。また、接続導体20a~20gは7層設けられており、接続導体20m~20sも7層設けられている。よって、接続導体20a~20hと接続導体20m~20sとは、絶縁体層16jに関して面対称な構造をなしている。接続導体22a~22gはそれぞれ、絶縁体層16a~16gの表面において、z軸方向の負方向側の長辺に接するように設けられている長方形状の導体層である。接続導体22a~22gはそれぞれ、接続導体20a~20gよりもy軸方向の負方向側に位置している。更に、接続導体22a~22gは、z軸方向から平面視したときに、互いに一致した状態で重なっている。これにより、絶縁体層16が積層された際に、接続導体22a~22gは、下面S10から長方形状の領域内に露出するようになる。接続導体22m~22sはそれぞれ、絶縁体層16m~16sの表面において、z軸方向の負方向側の長辺に接するように設けられている長方形状の導体層である。接続導体22m~22sはそれぞれ、接続導体20m~20sよりもy軸方向の負方向側に位置している。更に、接続導体22m~22sは、z軸方向から平面視したときに、互いに一致した状態で重なっている。これにより、絶縁体層16が積層された際に、接続導体22m~22sは、下面S10から長方形状の領域内に露出するようになる。更に、接続導体22sは、図3に示すように、コイル導体18sの下流端と接続されている。ここで、接続導体22a~22gと接続導体22m~22sとは、z軸方向から平面視したときに、一致した状態で重なっている。また、接続導体22a~22gは7層設けられており、接続導体22m~22sも7層設けられている。よって、接続導体22a~22gと接続導体22m~22sとは、絶縁体層16jに関して面対称な構造をなしている。なお、絶縁体層16h~16lには、接続導体20,22は設けられていない。外部電極14a,14bは、図1及び図2に示すように、積層体12の下面S10においてy軸方向に並ぶように設けられている。外部電極14aは、y軸方向に平行な溝G1により外部電極部15a,15bに分割されている。外部電極部15aは、図3の接続導体20a~20gが下面S10から露出している部分を覆うようにめっき工法により形成されている長方形状の導体である。外部電極部15bは、図3の接続導体20m~20sが下面S10から露出している部分を覆うようにめっき工法により形成されている長方形状の導体である。前記の通り、接続導体20a~20gと接続導体20m~20sとは、絶縁体層16jに関して面対称な構造をなしている。よって、外部電極部15a,15bは、z軸方向に平行な直線Aに関して線対称な構造をなしている。直線Aは、z軸方向から平面視したときに、絶縁体層16jと一致している。外部電極14bは、外部電極14aよりもy軸方向の負方向側に設けられている。外部電極14bは、y軸方向に平行な溝G2により外部電極部15c,15dに分割されている。外部電極部15cは、図3の接続導体22a~22hが下面S10から露出している部分を覆うようにめっき工法により形成されている長方形状の導体である。外部電極部15dは、図3の接続導体22m~22sが下面S10から露出している部分を覆うようにめっき工法により形成されている長方形状の導体である。前記の通り、接続導体22a~22gと接続導体22m~22sとは、絶縁体層16jに関して面対称な構造をなしている。よって、外部電極部15c,15dは、z軸方向に平行な直線Aに関して線対称な構造をなしている。以上のように構成された電子部品10aは、回路基板上に実装される。以下に、電子部品10aの回路基板への実装について図面を参照しながら説明する。図4は、電子部品10a及び回路基板100をz軸方向から透視した図である。図4に示すように、回路基板100は、基板本体101及びランド102102a,102bを有している。基板本体101は、例えば、多層配線基板である。ランド102は、基板本体101の主面上に設けられている外部接続用の電極である。電子部品10aが回路基板100に実装される際には、下面S10は、実装面となる。すなわち、下面S10と回路基板100とが対向する。そして、外部電極14a外部電極部15a,15bは、ランド102aに接続される。外部電極14b外部電極部15c,15dは、ランド102bに接続される。外部電極14a,14bとランド102a,102bとははんだ付けにより固定される。このとき、外部電極14aのランド102aに対する接触面を接触面S1,S2とする。また、外部電極14bのランド102bに対する接触面を接触面S3,S4とする。ここで、外部電極14aは、溝G1により外部電極部15a,15bに分割されているので、外部電極14aのランド102aに対する接触面も、溝G1により接触面S1,S2に分割されている。更に、外部電極部15a,15bは、直線Aに関して線対称な構造を有しているので、接触面S1,S2も、直線Aに関して線対称な構造をなす。また、外部電極14bは、溝G2により外部電極部15c,15dに分割されているので、外部電極14bのランド102bに対する接触面も、溝G2により接触面S3,S4に分割されている。更に、外部電極部15c,15dは、直線Aに関して線対称な構造を有しているので、接触面S3,S4も、直線Aに関して線対称な構造をなす。電子部品の製造方法以下に、電子部品10aの製造方法について図面を参照しながら説明する。なお、以下では、複数の電子部品10aを同時に作成する際の電子部品10aの製造方法について説明する。まず、図3の絶縁体層16となるべきセラミックグリーンシートを準備する。具体的には、酸化第二鉄Fe2O3、酸化亜鉛ZnO、酸化銅CuO及び酸化ニッケルNiOを所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を800°Cで1時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、フェライトセラミック粉末を得る。このフェライトセラミック粉末に対して結合剤酢酸ビニル、水溶性アクリル等と可塑剤、湿潤材、分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、絶縁体層16となるべきセラミックグリーンシートを作製する。次に、図3に示すように、絶縁体層16b~16sとなるべきセラミックグリーンシートのそれぞれに、ビアホール導体v1~v18を形成する。具体的には、絶縁体層16b~16sとなるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ag,Pd,Cu,Auやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。次に、図3に示すように、絶縁体層16a~16sとなるべきセラミックグリーンシートの表面上にコイル導体18a~18s及び接続導体20a~20g,20m~20s,22a~22g,22m~22sを形成する。具体的には、絶縁体層16a~16sとなるべきセラミックグリーンシートの表面上に、Ag,Pd,Cu,Auやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、コイル導体18a~18s及び接続導体20a~20g,20m~20s,22a~22g,22m~22sを形成する。なお、コイル導体18a~18s及び接続導体20a~20g,20m~20s,22a~22g,22m~22sを形成する工程とビアホールに対して導電性ペーストを充填する工程とは、同じ工程において行われてもよい。次に、図3に示すように、絶縁体層16a~16tとなるべきセラミックグリーンシートをこの順に並ぶように積層圧着して、未焼成のマザー積層体を得る。絶縁体層16a~16tとなるべきセラミックグリーンシートの積層圧着は、1枚ずつ積層して仮圧着してマザー積層体を得た後、未焼成のマザー積層体を静水圧プレスなどにより加圧して本圧着を行う。次に、マザー積層体をカット刃により所定寸法の積層体12にカットする。これにより、下面S10から接続導体20,22が露出している積層体12を得る。このとき、外部電極部15aが形成される部分すなわち、接触面S1に相当する部分と外部電極部15bが形成される部分すなわち、接触面S2に相当する部分とに挟まれている部分において接続部20は露出していない。外部電極部15cが形成される部分すなわち、接触面S3に相当する部分と外部電極部15dが形成される部分すなわち、接触面S4に相当する部分とに挟まれている部分において接続部22は露出していない。次に、未焼成の積層体12に、脱バインダー処理及び焼成を施す。脱バインダー処理は、例えば、低酸素雰囲気中において500°Cで2時間の条件で行う。焼成は、例えば、800°C~900°Cで2.5時間の条件で行う。次に、下面S10から露出している接続導体20,22を覆うように、めっき工法により、Ni/Snめっきを施して、外部電極14を形成する。前記の通り、外部電極部15aが形成される部分と外部電極部15bが形成される部分とに挟まれている部分において接続部20は露出していない。外部電極部15cが形成される部分と外部電極部15dが形成される部分とに挟まれている部分において接続部22は露出していない。よって、外部電極15a,15b間及び外部電極15c,15d間には、溝G1,G2が形成される。以上の工程により、図1に示すような電子部品10aが完成する。効果以上のような電子部品10によれば、傾いた状態で回路基板100に実装されることを抑制できる。より詳細には、外部電極14aのランド102aに対する接触面は、溝G1により接触面S1,S2に分割されている。これにより、溝G1において、はんだの表面が形成される。そのため、電子部品10では、接触面が接触面S1,S2に分割されていない電子部品に比べて、はんだの表面積が大きくなる。その結果、はんだに発生する表面張力が大きくなり、はんだが液状化した際に、外部電極14a,14bとランド102a,102bとを引きつける力が大きくなる。更に、外部電極14a,14bは、y軸方向に並んでおり、接触面S1,S2は、y軸方向に平行な直線Aに関して線対称な構造をなしていると共に、接触面S3,S4は、y軸方向に平行な直線Aに関して線対称な構造をなしている。これにより、接触面S1において外部電極部15aとランド102aとの間に働く力の大きさと、接触面S2において外部電極部15bとランド102aとの間に働く力の大きさとを近づけることが可能となる。同様に、接触面S3において外部電極部15cとランド102bとの間に働く力の大きさと、接触面S4において外部電極部15dとランド102bとの間に働く力の大きさとを近づけることが可能となる。よって、電子部品10が直線Aを中心として回転するモーメントが打ち消されて0に近づく。以上のように、電子部品10によれば、電子部品10を回路基板100に対して引きつける力が大きくなると共に、電子部品10が直線Aを中心として回転することが抑制されるので、傾いた状態で回路基板100に実装されることが抑制されるようになる。変形例以下に、第1の変形例に係る電子部品10bについて図面を参照しながら説明する。図5は、第1の変形例に係る電子部品10bの外観斜視図である。図6は、第1の変形例に係る電子部品10bをz軸方向から平面視した図である。図7は、第1の変形例に係る電子部品10bの積層体12の分解斜視図である。電子部品10aと電子部品10bとの相違点は、外部電極14a,14bの構成である。その他の点については、電子部品10aと電子部品10bとでは相違しないので、説明を省略する。電子部品10bでは、外部電極14a,14bは、図5及び図6に示すように、分割されていない。外部電極14a,14bの一部分の厚みが外部電極14a,14bのその他の部分の厚みよりも薄くなっている。外部電極14aは、外部電極部17a~17cにより構成されている。外部電極部17a,17c,17bは、長方形状をなしており、図6に示すように、x軸方向の負方向側から正方向側へとこの順に一列に並ぶように設けられている。外部電極部17cの厚みD2は、外部電極部17aの厚みD1及び外部電極部17bの厚みD1よりも薄い。そして,外部電極部17a~17cは、直線Aに関して線対称な構造を有している。外部電極14bは、外部電極部17d~17fにより構成されている。外部電極部17d,17f,17eは、長方形状をなしており、図6に示すように、x軸方向の負方向側から正方向側へとこの順に一列に並ぶように設けられている。外部電極部17fの厚みD2は、外部電極部17dの厚みD1及び外部電極部17eの厚みD1よりも薄い。そして,外部電極部17d~17fは、直線Aに関して線対称な構造を有している。電子部品10aでは、前記のような外部電極14a,14bが形成されるように、図7に示すように、接続導体20i,22i,20k,22kが絶縁体層16i,16kの表面に設けられている。より詳細には、電子部品10aでは、外部電極部15a,15b間及び外部電極部15c,15d間には外部電極部が形成されないように、絶縁体層16i~16lには接続導体20,22が設けられていない。一方、電子部品10bでは、外部電極部17a,17b間及び外部電極部17d,17e間には、外部電極部17a,17b,17d,17eよりも薄い外部電極部17c,17fが設けられる。そこで、外部電極部17a,17b間及び外部電極部17d,17e間に位置する絶縁体層16i~16lの一部に、接続導体20i,20k,22i,22kが設けられている。これにより、外部電極部17aが形成される部分すなわち、接触面S1と外部電極部17bが形成される部分すなわち、接触面S2とに挟まれている外部電極部17cが形成される部分において、接続導体20が占める面積の割合は、外部電極部17a,17bが形成される部分において接続導体20が占める割合よりも小さくなっている。外部電極部17dが形成される部分すなわち、接触面S3と外部電極部17eが形成される部分すなわち、接触面S4とに挟まれている外部電極部17fが形成される部分において接続導体22が占める面積の割合は、外部電極部17d,17eが形成される部分において接続導体22が占める割合よりも小さくなっている。そして、外部電極14a,14bがめっき工法により形成されると、外部電極部17a,17b間及び外部電極部17d,17e間に、外部電極部17a,17b,17d,17eよりも薄い外部電極部17c,17fが形成されるようになる。以上のように構成された電子部品10bは、回路基板上に実装される。以下に、電子部品10bの回路基板への実装について図面を参照しながら説明する。図8は、電子部品10b及び回路基板100をz軸方向から透視した図である。電子部品10bが回路基板100に実装される際には、下面S10は、実装面となる。すなわち、下面S10と回路基板100とが対向する。そして、外部電極14a外部電極部17a,17bは、ランド102aに接続される。外部電極14b外部電極部17d,17eは、ランド102bに接続される。外部電極14a,14bとランド102a,102bとははんだ付けにより固定される。このとき、外部電極14aのランド102aに対する接触面を接触面S1,S2とする。また、外部電極14bのランド102bに対する接触面を接触面S3,S4とする。ここで、外部電極14aは、相対的に薄い外部電極部17cが相対的に厚い外部電極部17a,17bにより挟まれて構成されている。外部電極部17cは、ランド102aに接触しないので、外部電極14aのランド102aに対する接触面は、外部電極部17cにより形成された溝G1により接触面S1,S2に分割されている。更に、外部電極部17a,17bは、直線Aに関して線対称な構造を有しているので、接触面S1,S2も、直線Aに関して線対称な構造をなす。また、外部電極14bは、相対的に薄い外部電極部17fが相対的に厚い外部電極部17d,17eにより挟まれて構成されている。外部電極部17fは、ランド102bに接触しないので、外部電極14bのランド102bに対する接触面は、外部電極部17fにより形成された溝G2により接触面S3,S4に分割されている。更に、外部電極部17d,17eは、直線Aに関して線対称な構造を有しているので、接触面S3,S4も、直線Aに関して線対称な構造をなす。以上のように構成された電子部品10bも、電子部品10aと同じように、傾いた状態で回路基板100に実装されることを抑制できる。以下に、第2の変形例に係る電子部品10cについて図面を参照しながら説明する。図9は、第2の変形例に係る電子部品10cの外観斜視図である。図10は、第2の変形例に係る電子部品10cをz軸方向から平面視した図である。図11は、第2の変形例に係る電子部品10cの積層体12の分解斜視図である。電子部品10aと電子部品10cとの相違点は、外部電極14a,14bの構成である。その他の点については、電子部品10aと電子部品10cとでは相違しないので、説明を省略する。電子部品10cでは、外部電極14aは、下面S10に加えて、積層体12のy軸方向の正方向側の端面にも設けられている。同様に、外部電極14bは、下面S10に加えて、積層体12のy軸方向の負方向側の端面にも設けられている。すなわち、外部電極14a,14bを構成している外部電極部15a~15dは、L字型をなしている。電子部品10cでは、前記のような外部電極14a,14bが形成されるように、接続導体20a~20g,20m~20sはそれぞれ、絶縁体層16a~16g,16m~16sのy軸方向の正方向側の短辺に接している。また、接続導体22a~22g,22m~22sはそれぞれ、絶縁体層16a~16g,16m~16sのy軸方向の負方向側の短辺に接している。これにより、接続導体20a~20g,20m~20s,22a~22g,22m~22sは、積層体12のy軸方向の正方向側及び負方向側の端面から露出するようになる。そのため、外部電極14a,14bは、めっき工法によってL字型をなすように形成される。以上のように構成された電子部品10cも、電子部品10aと同じように、傾いた状態で回路基板100に実装されることを抑制できる。第2の実施形態電子部品の構成以下に、本発明の第2の実施形態に係る電子部品について図面を参照しながら説明する。図12は、第2の実施形態に係る電子部品10dの外観斜視図である。図13は、第2の実施形態に係る電子部品10dの積層体12の分解斜視図である。以下、電子部品10dの積層方向をz軸方向と定義し、z軸方向から平面視したときに、電子部品10dの短辺に沿った方向をx軸方向と定義し、電子部品10dの長辺に沿った方向をy軸方向と定義する。x軸、y軸及びz軸は互いに直交している。電子部品10dは、図12及び図13に示すように、積層体本体12、外部電極1414a,14b、コイルL及び接続部V1,V2を備えている。積層体12は、直方体状をなしており、コイルL及び接続部V1,V2を内蔵している。以下では、積層体12のz軸方向の負方向側の面を下面S10と定義する。外部電極14a,14bはそれぞれ、積層体12の下面S10に設けられている。電子部品10dにおける外部電極14a,14bの構成は、電子部品10aにおける外部電極14a,14bの構成と同じであるので説明を省略する。積層体12は、図13に示すように、絶縁体層1616a~16lがz軸方向の正方向側から負方向側へとこの順に並ぶように積層されることにより構成されている。絶縁体層16はそれぞれ、長方形状をなしており、磁性体材料により作製されている。以下では、絶縁体層16のz軸方向の正方向側の面を表面と称し、絶縁体層16のz軸方向の負方向側の面を裏面と称す。コイル導体1818a~18j及びビアホール導体v12~v20により構成されている。すなわち、コイルLは、コイル導体18a~18jがビアホール導体v12~v20により接続されることにより構成されている。コイルLは、z軸方向に延在するコイル軸を有しており、反時計回り方向に旋廻しながらz軸方向の正方向側から負方向側に向かって進行する螺旋状をなしている。コイル導体18a~18jはそれぞれ、図13に示すように、絶縁体層16b~16kの表面上に設けられている。コイル導体18a~18jはそれぞれ、導電性材料からなり、7/8ターンのターン数を有しており、線状導体が折り曲げて形成されている。ただし、コイル導体18aは、5/8ターンのターン数を有している。すなわち、コイル導体18a~18jは、環状の軌道の一部コイル導体18aでは3/8、コイル導体18b~18jでは1/8が切り欠かれた形状をなしている。以下では,コイル導体18a~18jにおいて、反時計回り方向の上流側の端部を上流端と呼び、反時計回り方向の下流側の端部を下流端と呼ぶ。ビアホール導体v12~v20はそれぞれ、絶縁体層16b~16jをz軸方向に貫通しており、コイル導体18a~18jを接続している。より詳細には、ビアホール導体v12は、コイル導体18aの下流端とコイル導体18bの上流端とを接続している。ビアホール導体v13は、コイル導体18bの下流端とコイル導体18cの上流端とを接続している。ビアホール導体v14は、コイル導体18cの下流端とコイル導体18dの上流端とを接続している。ビアホール導体v15は、コイル導体18dの下流端とコイル導体18eの上流端とを接続している。ビアホール導体v16は、コイル導体18eの下流端とコイル導体18fの上流端とを接続している。ビアホール導体v17は、コイル導体18fの下流端とコイル導体18gの上流端とを接続している。ビアホール導体v18は、コイル導体18gの下流端とコイル導体18hの上流端とを接続している。ビアホール導体v19は、コイル導体18hの下流端とコイル導体18iの上流端とを接続している。ビアホール導体v20は、コイル導体18iの下流端とコイル導体18jの上流端とを接続している。接続部V1は、ビアホール導体v1~v11はそれぞれ、図13に示すように、絶縁体層16b~16lをz軸方向に貫通しており、一直線に繋がることにより1本の接続部V1を構成している。接続部V1は、積層体12内に設けられ、かつ、コイルLのz軸方向の正方向側の端部コイル導体18aの上流端と外部電極14aの外部電極部15aとを接続している。ビアホール導体v21,v22はそれぞれ、図13に示すように、絶縁体層16k,16lをz軸方向に貫通しており、接続部V2を構成している。接続部V2は、積層体12内に設けられ、かつ、コイルLのz軸方向の負方向側の端部コイル導体18jの下流端と外部電極14bの外部電極部15dとを接続している。電子部品の製造方法以下に、電子部品10dの製造方法について図面を参照しながら説明する。なお、以下では、複数の電子部品10dを同時に作成する際の電子部品10dの製造方法について説明する。まず、図13の絶縁体層16となるべきセラミックグリーンシートを準備する。具体的には、酸化第二鉄Fe2O3、酸化亜鉛ZnO、酸化銅CuO及び酸化ニッケルNiOを所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を800°Cで1時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、フェライトセラミック粉末を得る。このフェライトセラミック粉末に対して結合剤酢酸ビニル、水溶性アクリル等と可塑剤、湿潤材、分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、絶縁体層16となるべきセラミックグリーンシートを作製する。次に、図13に示すように、絶縁体層16b~16lとなるべきセラミックグリーンシートのそれぞれに、ビアホール導体v1~v22を形成する。具体的には、絶縁体層16b~16lとなるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ag,Pd,Cu,Auやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。次に、図13に示すように、絶縁体層16b~16kとなるべきセラミックグリーンシートの表面上にコイル導体18a~18jを形成する。具体的には、絶縁体層16b~16kとなるべきセラミックグリーンシートの表面上に、Ag,Pd,Cu,Auやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、コイル導体18a~18jを形成する。なお、コイル導体18a~18jを形成する工程とビアホールに対して導電性ペーストを充填する工程とは、同じ工程において行われてもよい。次に、図13に示すように、絶縁体層16lとなるべきセラミックグリーンシートの裏面上に外部電極14a,14bとなるべき銀電極を形成する。具体的には、絶縁体層16lとなるべきセラミックグリーンシートの裏面上に、Ag,Pd,Cu,Auやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、複数の外部電極部15a~15dに分割された外部電極14a,14bを形成する。なお、外部電極14a,14bとなるべき銀電極を形成する工程とビアホールに対して導電性ペーストを充填する工程とは、同じ工程において行われてもよい。次に、図13に示すように、絶縁体層16a~16lとなるべきセラミックグリーンシートをこの順に並ぶように積層圧着して、未焼成のマザー積層体を得る。絶縁体層16a~16lとなるべきセラミックグリーンシートの積層圧着は、1枚ずつ積層して仮圧着してマザー積層体を得た後、未焼成のマザー積層体を静水圧プレスなどにより加圧して本圧着を行う。次に、マザー積層体をカット刃により所定寸法の積層体12にカットする。これにより未焼成の積層体12が得られる。次に、未焼成の積層体12に、脱バインダー処理及び焼成を施す。脱バインダー処理は、例えば、低酸素雰囲気中において500°Cで2時間の条件で行う。焼成は、例えば、800°C~900°Cで2.5時間の条件で行う。次に、外部電極14a,14bとなるべき銀電極に対して、Ni/Snめっきを施して、外部電極14a,14bを形成する。以上の工程により、図12に示すような電子部品10dが完成する。以上のように構成された電子部品10dも、電子部品10aと同じように、傾いた状態で回路基板100に実装されることを抑制できる。なお、電子部品10dにおいて、電子部品10bのように、外部電極14a,14bの一部分の厚みが外部電極14a,14bのその他の部分の厚みよりも薄くなっていてもよい。この場合には、外部電極14a,14bとなるべき銀電極の一部分の厚みが外部電極14a,14bとなるべき銀電極のその他の部分の厚みよりも薄くなるように外部電極14a,14bとなるべき銀電極をスクリーン印刷法等により形成する。なお、電子部品10,10a~10dは、コイルLを回路素子として内蔵している。しかしながら、回路素子は、コイルLに限らず、コンデンサや抵抗等その他の素子であってもよい。"