"1フレームの撮像データが分割された第1~第NフィールドNは2以上の整数の分割撮像データのうち、第1フィールドから第N-1フィールドのうちの1以上のフィールドの前記分割撮像データに基づいて、第Nフィールドを含むX個のフィールドXは1以上の整数の分割撮像データを生成する生成部と、前記生成部にて生成されたX個のフィールドの前記分割撮像データを記憶部に格納する格納制御部と、を有することを特徴とする画像処理装置。1フレームの撮像データが分割された第1~第NフィールドNは2以上の整数の分割撮像データのうち、第1フィールド~第MフィールドMはN未満の整数の前記分割撮像データを記憶部に格納する第1の格納制御部と、前記第1~第Mフィールドの前記分割撮像データのうちの1以上のフィールドの前記分割撮像データに基づいて、第M1~第Nフィールドの前記分割撮像データを生成する生成部と、前記生成部により生成された前記分割撮像データを前記記憶部に格納する第2の格納制御部と、を有することを特徴とする画像処理装置。前記生成部は、参照するフィールドの前記分割撮像データに含まれる複数のラインデータに基づいて、生成するフィールドの前記分割撮像データに含まれる1つのラインデータを生成する、ことを特徴とする請求項1又は2に記載の画像処理装置。前記分割撮像データは、各画素の位置に応じた色情報を含む画像データであり、前記生成部は、参照するフィールドに含まれる同色の画素データを用いて演算することにより、前記分割撮像データを生成する、ことを特徴とする請求項1~3のうちの何れか一項に記載の画像処理装置。前記生成部は、参照する複数のラインと生成するラインの位置関係に応じた重みを前記参照する複数のラインデータの画素値に付与して前記分割撮像データを生成する、ことを特徴とする請求項1~4のうちの何れか一項に記載の画像処理装置。前記生成部は、前記記憶部に格納されたフィールドの前記分割撮像データを読み出す読出部と、前記分割撮像データを出力する撮像部から出力される前記フィールドの前記分割撮像データに含まれる画素データと、前記読出部により読み出された画素データとを演算して生成するフィールドに含まれるラインの画素データを生成する演算部と、を有することを特徴とする請求項2に記載の画像処理装置。前記生成部は、参照する1つのフィールドに含まれるラインデータを記憶する複数のラインメモリと、参照するラインデータに対応するラインメモリの出力データを選択する選択部と、参照するラインデータと前記選択部により選択されたラインメモリの出力データとを演算して生成するフィールドの前記ラインデータを生成する演算部と、を有することを特徴とする請求項1~5のうちの何れか一項に記載の画像処理装置。生成するフィールドに応じたタイミングで、前記分割撮像データを出力する撮像部に、前記撮像部が前記分割撮像データを停止して次のフレームに対する処理を開始する信号を出力する制御部を有する、ことを特徴とする請求項1~7のうちの何れか一項に記載の画像処理装置。1フレームの撮像データが分割された第1~第NフィールドNは2以上の整数の分割撮像データのうち、第1フィールドから第N-1フィールドのうちの1以上のフィールドの前記分割撮像データに基づいて、第Nフィールドを含むX個のフィールドXは1以上の整数の分割撮像データを生成し、生成されたX個のフィールドの前記分割撮像データを記憶部に格納する、ことを特徴とする画像処理方法。1フレームの撮像データが分割された第1~第NフィールドNは2以上の整数の分割撮像データのうち、第1フィールド~第MフィールドMはN未満の整数の前記分割撮像データを記憶部に格納し、前記第1~第Mフィールドの前記分割撮像データのうちの1以上のフィールドの前記分割撮像データに基づいて生成した第M1~第Nフィールドの前記分割撮像データを前記記憶部に格納する、ことを特徴とする画像処理方法。1フレームの撮像データを分割した第1~第NフィールドNは2以上の整数の分割撮像データを出力する撮像部と、少なくとも1フレーム分の撮像データを記憶可能な記憶部と、前記第1~第Nフィールドの分割撮像データのうち、第1フィールドから第N-1フィールドのうちの1以上のフィールドの前記分割撮像データに基づいて、第Nフィールドを含むX個のフィールドXは1以上の整数の分割撮像データを生成する生成部と、前記生成部にて生成されたX個のフィールドの前記分割撮像データを記憶部に格納する格納制御部と、を含む処理部と、を有する、撮像装置。1フレームの撮像データを分割した第1~第NフィールドNは2以上の整数の分割撮像データを出力する撮像部と、少なくとも1フレーム分の撮像データを記憶可能な記憶部と、前記第1~第Nフィールドの分割撮像データのうち、第1フィールド~第MフィールドMはN未満の整数の前記分割撮像データを記憶部に格納する第1の格納制御部と、前記第1~第Mフィールドの前記分割撮像データのうちの1以上のフィールドの前記分割撮像データに基づいて第M1~第Nフィールドの前記分割撮像データを生成する生成部と、前記生成部により生成された第M1~第Nフィールドの前記分割撮像データを前記記憶部に格納する第2の格納制御部と、を含む処理部と、を有する、撮像装置。画像データに対する各種の処理は、1フレーム分の撮像データを必要とする。イメージセンサにおける画素数の増加は、イメージセンサから出力されるフィールド数の増加を招き、1フレーム分の撮像データを出力する期間を長期化する。この結果、例えば、表示部に表示される画像の更新間隔が長くなるなど、使用者の待ち時間の増大を招いていた。本発明の一観点によれば、1フレームの撮像データが分割された第1~第NフィールドNは2以上の整数の分割撮像データのうち、第1フィールドから第N-1フィールドのうちの1以上のフィールドの前記分割撮像データに基づいて、第Nフィールドを含むX個のフィールドXは1以上の整数の分割撮像データを生成する生成部と、前記生成部にて生成されたX個のフィールドの前記分割撮像データを記憶部に格納する格納制御部と、を有する。本発明の一観点によれば、処理開始までの時間を短縮することができる。以下、実施形態を添付図面に従って説明する。[撮像装置の全体構成]図1に示すように、この撮像装置は例えばデジタルスチルカメラであり、撮像部11と画像処理部ISP:ImageSignalProcessor12、メモリ記憶部13、表示デバイス14を備えている。撮像部11は、撮像光学系21と、撮像素子部22と、アナログフロントエンドAFE:AnalogFrontEnd23を備えている。撮像光学系21は、被写体からの光を集光する複数のレンズフォーカスレンズなど、これらのレンズを通過した光の量を調整する絞り、等を含み、光学的な被写体像を撮像素子部22に導く。撮像素子部22は、例えば、ベイヤ配列のカラーフィルタと、撮像素子とを含む。撮像素子は、CCDChargeCoupledDeviceイメージセンサである。撮像素子は、カラーフィルタを介して入射する光の量に応じた撮像信号アナログ信号を出力する。撮像素子は、撮像した画像に対応する1フレームの撮像信号を、複数回に分けて出力する方式を採用している。1回に出力する撮像信号をフィールドと呼ぶ。CCDは、光を信号に変換する光電変換部と、信号を転送する垂直転送部を備える。出力するフィールドの数を増加させることで、1つの画素に対する垂直転送部の大きさを小さくすることができる。このため、1画素における光電変換部の面積を大きくすることができ、高感度化、広ダイナミックレンジ化を図ることが可能となる。AFE23は、撮像素子部22から出力されるアナログの撮像信号をデジタルの撮像データに変換するA/D変換回路を含み、撮像データを出力する。また、AFE23は、画像処理部ISP12から供給される制御信号を、同期信号に応じて撮像素子部22へ出力する。同期信号は、1つのフィールドの区切りを示す垂直同期信号と、1ラインの区切りを示す水平同期信号を含む。画像処理部12は、センサインタフェースI/F31、色処理部32、画像処理部33、静止画コーデック部34、メモリカードインタフェースI/F35、表示インタフェースI/F36、DMA調停部37、メモリコントローラ38、CPU制御部39を備えている。センサI/F31,色処理部32,画像処理部33,静止画コーデック部34,メモリカードI/F35,表示I/F36,DMA調停部37は、内部バス40を介して互いに接続されている。DMA調停部37はメモリコントローラ38を介してメモリ13と接続されている。図1に示すメモリ13は、例えば同期式半導体メモリSDRAM:SynchronousDynamicRandomAccessMemoryである。メモリ13には、撮像部11から出力される撮像データがセンサI/F31によって格納される。また、メモリ13には、各処理部32~34による処理後の画像データが格納される。センサI/F31は、撮像部11から出力される撮像データRGB形式の画像データベイヤデータを受け取り、メモリ13に格納する。色処理部32は、例えば色空間変換部であり、メモリ13に格納されたRGB形式の画像データベイヤデータを読み出し、画像データをYCbCr形式の画像データに変換する。そして、色処理部32は、変換後の画像データをメモリ13に格納する。画像処理部33は、上記の処理以外の処理を行う1つ又は複数の処理部である。上記以外の処理には、例えば、画素数を増減する解像度変換処理、セピア色などの色調を変換する色調変換処理、画像の輪郭エッジを強調するエッジ強調処理、画像データに含まれるノイズを除去するノイズ除去処理、等が含まれる。静止画コーデック部34は、メモリ13に格納された画像データを読み出し、その画像データを所定の方式例えばJPEGJointPhotographicExpertsGroup方式により符号化し、符号化後の画像データ符号化データをメモリ13に格納する。メモリカードI/F35は、撮像装置に装着されるメモリカード15と接続される。メモリカードI/F35は、メモリ13に格納されたデータ例えば圧縮された画像データをメモリカード15に格納する。表示I/F36には、表示デバイス14が接続されている。表示デバイス14は、例えば液晶表示装置LCD:LiquidCrystalDisplayである。表示デバイス14は、撮影装置の駆動源であるバッテリの残量、撮影モード、撮影フレーム、記憶された画像データの表示、等に用いられる。例えば、表示I/F36は、メモリ13に格納された画像データを読み出し、その画像データを表示デバイス14に出力する。センサI/F31,色処理部32,画像処理部33,静止画コーデック部34,メモリカードI/F35,表示I/F36は、それぞれメモリアクセスコントローラDMAC:DirectMemoryAccessController31a~36aを備えている。メモリアクセスコントローラ31a~36aは、各回路31~36が行う処理に応じたアクセス要求を出力する。例えば、センサI/F31は、撮像部11から出力される撮像データを、メモリ13に格納する。このため、センサI/F31のメモリアクセスコントローラ31aは、書き込み要求ライトリクエストを出力する。表示I/F36は、表示デバイス14に表示する画像データをメモリ13から読み出す。このため、表示I/F36のメモリアクセスコントローラ36aは、読み出し要求リードリクエストを出力する。DMA調停部37は、各回路31~36のメモリアクセスコントローラ31a~36aから出力され競合する要求リクエストを、例えば各処理部31~36に対応して設定された優先度に従って要求を調停し、1つの回路に対するアクセスを許可する。アクセスが許可された回路は、メモリ13に対するアクセスのための制御信号を出力する。読み出し要求の場合、メモリコントローラ38は、制御信号に応じてメモリ13からデータを読み出し、その読み出したデータを要求元に出力する。メモリコントローラ38は、書き込み要求と、その要求元から出力されるデータをメモリ13に出力し、メモリ13はそのデータを記憶する。CPU39は、画像処理部12全体を制御する。また、CPU39は、センサI/F31を制御する。上記したように、撮像素子部22に含まれる撮像素子CCDイメージセンサは、1フレームの撮像データを、複数のフィールドに分割し、各フィールドの分割撮像データを順次出力する。センサI/F31は、撮像部11から順次出力されるフィールドの分割撮像データを受け取る。そして、センサI/F31は、受け取ったフィールドの分割撮像データから、受け取っていないフィールドに対応する分割撮像データを生成し、生成した分割撮像データをメモリ13に格納する。これにより、メモリ13には、1フレーム分の画素数に対応するデータ量の撮像データが格納される。従って、撮像素子部22が1フレームの撮像データの出力を開始してから、メモリ13に1フレーム分の撮像データが格納されるまでに要する時間撮像データ出力期間が、全てのフレームの撮像データを受け取るための必要な時間よりも短くなる。そして、全てのフィールドの分割撮像データをセンサI/F31が受け取るタイミングよりも早くメモリ13に格納された撮像データに対する各種の処理を開始することが可能となる。次に、センサI/Fの構成例を順次説明する。[第1実施形態]図2に示すように、センサI/F50は、3つのメモリアクセス部DMA0,DMA1,DMA2と表記51,52,53と、1つの演算部54を備える。各メモリアクセス部51~53は、それぞれ設定に従って要求を出力し、メモリ13との間に転送チャネルをそれぞれ形成する。第1のメモリアクセス部51は、メモリ13に対してデータを格納するライトチャネルを形成する。第1のメモリアクセス部51は、撮像部11から出力される撮像データを、ライトチャネルを介してメモリ13に格納する。第2のメモリアクセス部52は、メモリ13に対してデータを格納するライトチャネルを形成する。第2のメモリアクセス部52は、演算部54から出力されるデータを、ライトチャネルを介してメモリ13に格納する。メモリアクセス部51は格納制御部第1の格納制御部の一例である。メモリアクセス部52は格納制御部第2の格納制御部の一例である。第3のメモリアクセス部53は、メモリ13からデータを読み出すリードチャネルを形成する。第3のメモリアクセス部53は、メモリ13から読み出したデータを演算部54に出力する。メモリアクセス部53は読出部の一例である。演算部54には、撮像部11から出力される撮像データGDが供給される。演算部54は、撮像データGDと、第3のメモリアクセス部53から出力されるデータとを演算して生成したデータを第2のメモリアクセス部52に出力する。演算部54には、各メモリアクセス部51~53が、メモリ13に対してアクセスリード又はライトする撮像データGDの画素の位置に応じた演算内容が設定されている。撮像部11は、1フレームの撮像データを3つのフィールドの分割撮像データに分けて順次出力する。センサI/F50は、1番目のフィールドの分割撮像データを、第1のメモリアクセス部51を介してメモリ13に格納する。次に、センサI/F50は、2番目のフィールドの分割撮像データを、第1のメモリアクセス部51と演算部54とに供給する。第1のメモリアクセス部51は、供給される2番目のフィールドの分割撮像データをメモリ13に格納する。第3のメモリアクセス部53は、メモリ13に格納されている撮像データ、つまり1番目のフィールドの分割撮像データを順次読み出し、演算部54に出力する。演算部54は、入力データ、つまり1番目のフィールドの分割撮像データと、2番目のフィールドの分割撮像データとに基づいて、3番目のフィールドに対応する分割撮像データを生成する。1フレームの撮像データと、各フィールドの分割撮像データとの関係を説明する。図3に示すように、1つのフレームの撮像データは、複数図3において12のラインデータL1~L12を含む。各ラインデータL1~L12は、撮像素子の1つの方向例えば水平方向に配列された複数図3において4の画素がそれぞれ受ける光の量に応じた値画素値を含む。また、撮像素子の各画素は、所定配列例えばベイヤ配列のカラーフィルタを透過した光を受光する。従って、各ラインデータL1~L12に含まれる各画素値は、カラーフィルタの配列及び色に応じた色情報を含む。例えば、図3において、撮像素子の奇数段の列に対応するラインデータL1,L3,L5,L7,L9,L11は、赤画素Rの画素データと緑画素Grの画素データを交互に含み、偶数段の列に対応するラインデータL2,L4,L6,L8,L10,L12は、緑画素Gbの画素データと青画素Bの画素データを交互に含む。なお、緑画素は、水平方向に赤画素Rが配列された列の緑画素をGr、水平方向に青画素Bが配列された列の緑画素をGbとして示す。各ラインデータL1~L12は、撮像素子の構成に従って、水平方向に沿って順次出力される。例えば、各ラインデータL1~L12は、左端の画素から右端の画素まで、水平方向に沿って順次出力される。この撮像素子は、1つのフレームの撮像データを、3つのフィールドに分けて出力する。各フィールドの分割撮像データは、3ライン毎の各ラインデータを含む。従って、図4に示すように、第1のフィールド1フィールド目の分割撮像データは、ラインデータL1,L4,L7,L10を含む。同様に、第2のフィールド2フィールド目の分割撮像データは、ラインデータL2,L5,L8,L11を含み、第3のフィールド3フィールド目の分割撮像データは、ラインデータL3,L6,L9,L12を含む。第3のフィールドのラインデータL3は、図3に示すように、第1のフィールドのラインデータL1や、第2のフィールドのラインデータL5と同じ配列の色情報を含む。そして、ラインデータL3は、ラインデータL1とラインデータL5の間にあって、垂直方向におけるラインデータL3の画素とラインデータL1の画素との間の距離は、ラインデータL3の画素とラインデータL5の画素との間の距離に等しい。そして、ラインデータL3の画素における受光量は、ラインデータL1の画素における受光量とラインデータL5の画素における受光量と、相対的に関連することが多い。画素間の距離は、撮像素子の大きさが変らなければ、画素の数が多いほど小さくなり、各画素の受光量は高い相関関係となる場合が多い。このため、図2に示すセンサI/F50は、第1のフィールドの分割撮像データと、第2のフィールドの分割撮像データと用い、両フィールドの相対的な関係に基づいて、第3のフィールドに対応する分割撮像データを生成する。具体的には、図5に示すように、メモリアクセス部DMA051は、第1のフィールドに含まれる全てのラインデータL1,L4,L7,L10をメモリ13に格納する。次いで、第2のフィールドのラインデータL5に対応する撮像データが入力されると、メモリアクセス部DMA051は、このラインデータL5に対応する撮像データをメモリ13に格納する。このとき、メモリアクセス部DMA253は、メモリ13からラインデータL1に対応する撮像データを順次読み出す。そして、演算部54は、ラインデータL1の各画素の撮像データと、ラインデータL5の各画素の撮像データとに基づいて、ラインデータL3の各画素に対応する撮像データを算出する。例えば、ラインデータL3とラインデータL1との距離、ラインデータL3とラインデータL5の距離は、互いに等しい。従って、演算部54は、ラインデータL5の各画素の撮像データと、ラインデータL1の各画素の撮像データとの平均値を算出し、この算出結果を、ラインデータL3の各画素に対応する撮像データとして出力する。メモリアクセス部DMA152は、演算部54の出力値を、メモリ13内の領域であって、第2のフィールドのラインデータL3に対応する領域に格納する。同様に、第2のフィールドのラインデータL8が入力されるとき、メモリアクセス部DMA253は、ラインデータL8に対応するラインデータL4の撮像データを順次読み出す。演算部54は、ラインデータL8の各画素の撮像データと、ラインデータL4の各画素の撮像データに基づいて、ラインデータL6の各画素に対応する撮像データを順次算出し、メモリアクセス部DMA1は、このラインデータL6の各画素に対応する撮像データを順次メモリ13に格納する。各メモリアクセス部51~53は、撮像部11が出力するフィールドの数と、各フィールドに含まれるラインの数により、その時々にアクセスするメモリ13の領域を決定する。撮像部11は、同期信号水平同期信号Hs,垂直同期信号Vsに同期して各フィールドの分割撮像データを出力する。例えば、図6aに示すように、撮像部11は、垂直同期信号Vsの1周期の間に、第1のフィールドに含まれるラインデータL1,L4,L7,L10に対応する撮像データを、水平同期信号Hs毎に出力する。次の垂直同期信号Vsの1周期の間に、第2のフィールドに含まれるラインデータL2,L5,L8,L11に対応する撮像データを、水平同期信号Hs毎に出力する。更に、次の垂直同期信号Vsの1周期の間に、第3のフィールドに含まれるラインデータL3,L6,L9,L12に対応する撮像データを、水平同期信号Hs毎に出力する。従って、各メモリアクセス部51~53は、垂直同期信号Vsと水平同期信号Hsをそれぞれカウントし、それらのカウント値と演算式により、各ラインの各画素の撮像データを格納する領域を得る。なお、領域の取得には、例えばテーブルLUTLookUpTableを用いても良い。また、各メモリアクセス部51~53がアクセスする領域を算出する算出部を備え、その算出部から各メモリアクセス部51~53に対して領域の設定を行うようにしてもよい。次に、センサI/F50の作用を説明する。図6aに示すように、図2に示す撮像部11は、垂直同期信号Vsの1周期の間に、水平同期信号Hs毎に、第1のフィールドのラインデータL1,L4,L7,L10に対応する撮像データGDを順次出力する。センサI/F50は、各ラインデータL1,L4,L7,L10に対応する撮像データGDを、ハッチングで示すように、メモリ13に格納する。次いで、撮像部11は、垂直同期信号Vsの1周期の間に、水平同期信号Hs毎に、第2のフィールドのラインデータL2,L5,L8,L11に対応する撮像データGDを順次出力する。センサI/F50は、ラインデータL2に対応する撮像データGDをメモリ13に格納する。次いで、センサI/F50は、ラインデータL5に対応する撮像データGDをメモリ13に格納する。また、センサI/F50は、メモリ13から読み出したラインデータL1に対応する撮像データと、ラインデータL5に対応する撮像データに基づいて、ラインデータL3に対応する撮像データを算出し、メモリ13に格納する。次いで、センサI/F50は、ラインデータL8に対応する撮像データGDをメモリ13に格納する。また、センサI/F50は、メモリ13から読み出したラインデータL4に対応する撮像データと、ラインデータL8に対応する撮像データに基づいて、ラインデータL6に対応する撮像データを算出し、メモリ13に格納する。次いで、センサI/F50は、ラインデータL11に対応する撮像データGDをメモリ13に格納する。また、センサI/F50は、メモリ13から読み出したラインデータL7に対応する撮像データと、ラインデータL11に対応する撮像データに基づいて、ラインデータL9に対応する撮像データを算出し、メモリ13に格納する。図4に示すように、第3のフィールド3フィールド目の分割撮像データには、ラインデータL12が含まれる。ラインデータL12と同じ色画素を含み、ラインデータL12に含まれる色情報と同じ配列に色情報を含むラインデータは、図3における垂直方向上側ではラインデータL10である、しかし、ラインデータL12に対して垂直方向下側のラインデータは、図4において、第1のフィールドと第2のフィールドに含まれていない。しかし、以上において説明した1つのフレームの撮像データラインデータL1~L12は、静止画のサイズ所謂イメージサイズである。図1に示す撮像部11に含まれる撮像素子の有効画素数又は総画素数は、静止画の画素数よりも多く、静止画として用いられる画素領域の周辺にある有効画素の撮像データGDは、画像処理に必要な情報として、各フィールドの出力期間に、撮像部11から出力される。この周辺にある有効画素の撮像データGD分割撮像データは、ラインデータL12よりも垂直方向下側のラインデータラインデータL12よりも2ライン分下のラインデータを含み、メモリ13に格納される。センサI/F50は、メモリ13から読み出したラインデータL10に対応する撮像データと、メモリ13に格納した第2のフィールドに対応する周辺の有効画素の撮像データラインデータL12よりも2ライン分下のラインデータに基づいて、ラインデータL12に対応する撮像データを算出し、メモリ13に格納する。このように、第3のフィールドに対応する垂直同期信号Vsが入力されるとき、第1のフィールドの分割撮像データと第2のフィールドの分割撮像データとに基づいて算出された第3のフィールドに対応する分割撮像データがメモリ13に格納されている。つまり、1つのフレームを構成する3つのフィールドに対応する分割撮像データの全てが、メモリ13に格納されている。このため、図1に示す各処理部32~36は、撮像部11が第3のフィールドに対応する分割撮像データGDを出力するとき、処理を開始する。図6bに示すように、3つのフィールドに対応する分割撮像データを順次メモリ13に格納する場合、ラインデータL12に対応する撮像データがメモリ13に格納された後に、処理の開始が可能となる。このような場合と比べ、図2に示すセンサI/F50により撮像データをメモリ13に格納すると、処理の開始タイミングが早くなる。各処理に必要な時間は、画素数に対応する。従って、処理の開始タイミングが早くなると、それに対応して処理の終了タイミングも早くなる。従って、1つのフレームの読み出しを開始してから、そのフレームの撮像データに対する処理を終了するまでの時間は、図6bに示す読み出し方法と比べ、短くなる。以上記述したように、本実施形態によれば、以下の効果を奏する。1センサI/F50は、撮像部11が出力する1番目のフィールドの分割撮像データと2番目のフィールドの分割撮像データから、最終3番目のフィールドに対応する分割撮像データを生成し、メモリ13に格納する。従って、画像処理部12に含まれる各処理部32~36は、撮像部11が最終フィールドに対応する分割撮像データを出力するときに、メモリ13に格納された撮像データに対する処理を行う。従って、画像処理の開始タイミングが、全てのフィールドの分割撮像データをメモリに格納する場合と比べて早くなる。処理の開始が早くなれば、相対的に処理の終了するタイミングも早くなる。従って、1つのフレームの撮像データの読み出しを開始してからそのフレームに対する処理が終了するまでに要する時間、つまり、1つのフレームの撮像データの処理に要する時間が短くなり、使用者の待ち時間を短縮することができる。2センサI/F50は、撮像部11から出力される最終フィールドに対応する分割撮像データを生成し、その撮像データをメモリ13に格納する。従って、撮像部11が最終フィールドに対応する分割撮像データを出力するとき、センサI/F50はメモリ13をアクセスしない。センサI/F50がメモリ13をアクセスするための要求の優先度は、他の回路が行う要求の優先度より高い。これは、撮像部11が出力する撮像データの全てをメモリ13に格納するためである。優先度が低いと、他の回路の処理の終了を待つ間に撮像部11が出力する撮像データをメモリ13に格納することができないためである。全てのフィールドの分割撮像データをメモリ13に格納する方式のセンサI/Fは、撮像部から連続的にフレームの撮像データを出力するとき、ほぼ連続的に動作する。例えば、メモリに格納した1つのフレームの撮像データに対する処理を行うとき、センサI/Fは、次のフレームの撮像データをメモリに格納する。つまり、処理の開始時において、センサI/Fと処理部が同時に動作することになる。このため、センサI/Fのアクセス要求と、他の処理部のアクセス要求とが競合することが多い。本実施形態のセンサI/F50は、撮像部11が出力する最終3番目のフィールドに対応する分割撮像データを出力するとき、メモリ13をアクセスしない。各処理部32~36は、メモリ13に1フレーム分の撮像データが格納されているため、撮像部11が出力する最終3番目のフィールドに対応する分割撮像データを出力するとき、メモリ13に格納された撮像データに対する処理を実行する。つまり、撮像部11が出力する最終3番目のフィールドに対応する分割撮像データを出力する間、各処理部32~36のみがメモリ13をアクセスするため、メモリ13に対するアクセス要求が少なくなり、要求が競合する割合確率が低くなる。このため、各処理部32~36がアクセスする割合が多くなるため、各処理部32~36の平均的な処理速度が高くなる、つまり、処理効率を向上させることができる。[第二実施形態]以下、第二実施形態を説明する。なお、上記の各実施形態と同じ部材については同じ符号を付し、その説明の全て又は一部を省略する。図7に示すように、センサI/F60は、2つのメモリアクセス部DMA0,DMA161,62、2つのラインメモリLMEM0,LMEM1と表記63,64、選択回路SELと表記65、乗算器66,67、加算器68を備える。撮像部11から出力される撮像データは、第1のメモリアクセス部61に供給される。第1のメモリアクセス部61は、設定に従って、メモリ13との間に転送チャネルを形成、詳しくはメモリ13に対してデータを格納するライトチャネルを形成する。第1のメモリアクセス部61は、撮像部11から出力される撮像データを、ライトチャネルを介してメモリ13に格納する。メモリアクセス部61は格納制御部第1の格納制御部の一例である。また、撮像部11から出力される撮像データは、乗算器66と2つのラインメモリ63,64に供給される。第1の乗算器66は、入力データに対して第1の係数α1を乗算した結果を、加算器68に出力する。2つのラインメモリ63,64は、それぞれ、一つのラインデータを記憶可能なメモリ容量に設定されている。2つのラインメモリ63,64は、交互にラインデータを記憶するように制御される。選択回路65は、2つのラインメモリ63,64から交互に記憶したデータを読み出し、読み出したデータを第2の乗算器67に出力する。第2の乗算器67は、入力データに対して第2の係数α2を乗算した結果を、加算器68に出力する。加算器68は、第1の乗算器66から出力されるデータに、第2の乗算器67から出力されるデータを加算し、加算結果のデータを第2のメモリアクセス部62に出力する。第2のメモリアクセス部62は、設定に従って要求を出力し、メモリ13との間に転送チャネルを形成、詳しくはメモリ13に対してデータを格納するライトチャネルを形成する。第2のメモリアクセス部62は、加算器68から出力されるデータを、ライトチャネルを介してメモリ13に格納する。メモリアクセス部62は格納制御部第2の格納制御部の一例である。このセンサI/F60は、1番目のフィールドの分割撮像データから、3番目のフィールドに対応する分割撮像データを生成し、生成した分割撮像データをメモリ13に格納する。即ち、上記第1のメモリアクセス部61は、例えば、同期信号垂直同期信号Vs、水平同期信号Hsに基づいて、1番目のフィールドの分割撮像データと2番目のフィールドの分割撮像データを、メモリ13の対応する領域に格納する。ラインメモリ63,64、選択回路65、乗算器66,67、及び加算器68は、1番目のフィールドの分割撮像データから、3番目のフィールドに対応する分割撮像データを生成する生成部の一例である。第2のメモリアクセス部62は、例えば、同期信号垂直同期信号Vs、水平同期信号Hsに基づいて、3番目最終段のフィールドに対応する領域を指定し、加算器68から出力されるデータを、メモリ13に格納する。3番目のフィールドに対応する分割撮像データの生成を説明する。ラインメモリ63,64は、1番目のフィールドに含まれる各ラインの撮像データを、順次記憶する。図9に示すように、第1のラインメモリ63は、ラインデータL1に対応する撮像データを記憶し、第2のラインメモリ64は、ラインデータL4に対応する撮像データを記憶する。乗算器66,67に供給される係数α1,α2は、1番目のフィールドに含まれる2つのラインと、それらのラインの間であって3番目のフィールドに含まれるラインとの位置関係に応じた値に設定されている。詳しくは、各係数α1,α2は1番目のフィールドに含まれる2つのライン第1及び第2の参照ラインから、3番目のフィールドに含まれ、第1及び第2の参照ラインと同じ色配列のラインを内挿するように、設定される。例えば、図8に示すように、1番目のフィールドの分割撮像データはラインデータL1とラインデータL7を含み、3番目のフィールドの分割撮像データはラインデータL3を含む。ラインデータL3とラインデータL1との間の距離画素間の数と、ラインデータL3とラインデータL7の間の距離画素間の数の比は、1:2である。この比1:2に対応して、ラインデータL1の画素の値と、ラインデータL7の画素の値を例えば直線補間によってラインデータL3に対応する画素を演算する。この場合、第1の係数α1と第2の係数α2との比は、2:1となり、第1の係数α1と第2の係数α2は、それぞれ0.66,0.33となる。第1の係数α1と第2の係数α2は、参照するラインデータL1,L7と生成するラインデータL3の画素位置関係に応じた重み付け値である。加算器68は、第1の乗算器66の出力データに第2の乗算器67の出力データを加算し、加算結果を算出する。従って、センサI/F60は、図9に示すように、ラインデータL7に対応する撮像データと、ラインデータL1に対応する撮像データとに基づいて、ラインデータL3に対応する撮像データを生成する。同様に、センサI/F60は、ラインデータL10に対応する撮像データと、ラインデータL4に対応する撮像データに基づいて、ラインデータL6に対応する撮像データを生成する。以上記述したように、本実施形態によれば、以下の効果を奏する。1センサI/F60は、撮像部11が出力する1番目のフィールドの分割撮像データから、最終フィールドに対応する分割撮像データを生成し、メモリ13に格納する。従って、第一実施形態と同様に、画像処理の開始タイミングが、全てのフィールドの分割撮像データをメモリに格納する場合と比べて早くなる。処理の開始が早くなれば、相対的に処理の終了するタイミングも早くなる。従って、1つのフレームの撮像データの読み出しを開始してからそのフレームに対する処理が終了するまでに要する時間、つまり、1つのフレームの撮像データの処理に要する時間が短くなり、使用者の待ち時間を短縮することができる。2センサI/F60は、撮像部11が出力する1番目のフィールドの分割撮像データのラインデータをラインメモリ63,64に順次格納し、ラインメモリ63,64に格納したラインデータに基づいて、最終フィールドに対応する分割撮像データを生成する。従って、メモリ13に対するアクセスが第一実施形態と比べて少なくなり、処理の高速化に適している。[第三実施形態]以下、第三実施形態を説明する。なお、上記の各実施形態と同じ部材については同じ符号を付し、その説明の全て又は一部を省略する。図10に示すように、センサI/F70は、2つのメモリアクセス部DMA0,DMA161,62、2つのラインメモリLMEM0,LMEM1と表記63,64、選択回路SELと表記65、乗算器66,67、加算器68に加え、メモリアクセス部71、2つの乗算器72,73及び加算器74を備える。第3の乗算器72には、第1の乗算器66と同様に、撮像部11から出力される撮像データと、第3の係数α3が入力される。第3の乗算器72は、入力データに対して第3の係数α3を乗算した結果を、第2の加算器74に出力する。第4の乗算器73には、第2の乗算器67と同様に、選択回路65によって、2つのラインメモリ63,64から交互に読み出されたデータと、第4の係数α4が入力される。第4の乗算器73は、選択回路65から出力されるデータに対して第4の係数α4を乗算した結果を、第2の加算器74に出力する。第2の加算器74は、第3の乗算器72から出力されるデータに、第4の乗算器73から出力されるデータを加算し、加算結果を第3のメモリアクセス部71に出力する。第3のメモリアクセス部71は、設定に従って要求を出力し、メモリ13との間に転送チャネルを形成、詳しくはメモリ13に対してデータを格納するライトチャネルを形成する。第3のメモリアクセス部71は、加算器74から出力されるデータを、ライトチャネルを介してメモリ13に格納する。メモリアクセス部71は格納制御部第2の格納制御部の一例である。第3の乗算器72には、第2の乗算器67に対する第2の係数α2と等しい第3の係数α3が供給される。また、第4の乗算器73には、第1の乗算器66に対する第1の係数α1と等しい第4の係数α4が供給される。従って、第3の係数α3と第4の係数α4は、図11に示すように、ラインデータL1とラインデータL5の間の距離画素間の数と、ラインデータL5とラインデータL7の間の距離画素間の数に対応する。第3の係数α3と第4の係数α4は、参照するラインデータL1,L7と、生成するラインデータL5の画素位置関係に応じた重み付け値である。従って、第3の乗算器72の出力データに第4の乗算器73の出力データを加算する第2の加算器74の出力データは、ラインデータL5に対応し、このラインデータL5は、図4に示すように、2番目のフィールドに含まれる。従って、センサI/F70は、図12に示すように、ラインデータL1に対応する撮像データとラインデータL7に対応する撮像データとに基づいて、ラインデータL5に対応する撮像データと、ラインデータL3に対応する撮像データを生成する。同様に、センサI/F70は、ラインデータL4に対応する撮像データとラインデータL10に対応する撮像データとに基づいて、ラインデータL8に対応する撮像データと、ラインデータL6に対応する撮像データを生成する。即ち、センサI/F70は、1番目のフィールドの分割撮像データから、2番目のフィールドに対応する分割撮像データと、3番目のフィールドに対応する分割撮像データを生成する。これにより、図1に示す処理部32~36は、撮像部11が2番目のフィールドに対応する分割撮像データを出力するときに、それぞれの処理を行うことができる。以上記述したように、本実施形態によれば、以下の効果を奏する。1センサI/F70は、撮像部11が出力する1番目のフィールドの分割撮像データから、2番目のフィールドに対応する分割撮像データと最終フィールドに対応する分割撮像データを生成し、メモリ13に格納する。従って、画像処理の開始タイミングが、全てのフィールドの分割撮像データをメモリに格納する場合と比べて早くなる。処理の開始が早くなれば、相対的に処理の終了するタイミングも早くなる。従って、1つのフレームの撮像データの読み出しを開始してからそのフレームに対する処理が終了するまでに要する時間、つまり、1つのフレームの撮像データの処理に要する時間が短くなり、使用者の待ち時間を短縮することができる。尚、上記各実施形態は、以下の態様で実施してもよい。上記各実施形態において、各処理部32~36の処理を適宜変更してもよい。例えば、図13aに示すように、1フレームの撮像データに対する処理時間を設定してもよい。この場合、例えば、クロック信号の周波数を低くし、各処理部32~36が処理を実行する速度を遅くする。動作速度が遅くなると、平均的な消費電力が少なくなるため、撮像装置における低消費電力化が可能となる。また、図13bに示すように、1つのフレームの撮像データに対して画像処理を行う期間を、2つのフィールドの分割撮像データを転送する間に終了するように設定する。この設定は、例えばクロック信号の周波数を高くすることで可能となる。この場合、撮像部11から2つのフィールドの分割撮像データを出力するようにする。これには、例えば、図1に示すCPU39からリセット信号SRを供給することにより可能となる。CPU39は、センサI/F31が1フレーム分のデータ量の撮像データをメモリ13に格納すると、リセット信号SRを出力する。このリセット信号SRは、AFE23を介して撮像素子部22に送られる。撮像素子部22に含まれる撮像素子イメージセンサは、リセット信号SRに応答して、撮像データの出力を停止し、光電変換部と垂直転送部をリセット蓄積電荷の放出する。これにより、撮像素子部22は、次のフレームの撮像データの生成、つまり、光電変換部において、入射光に応じた電荷の蓄積を行うことが可能となる。即ち、撮像素子部22は、1フレームを構成する全てのフィールドの分割撮像データを出力する間隔よりも短い間隔で、撮像を行うことができる、つまり単位時間において撮像するフレームの数を多くすることができる。なお、CPU39は、設定に従ってリセット信号SRを出力する。設定は、図示しない操作ボタンや表示デバイス14とともに設けられたタッチパネルに対する操作により行われる。CPU39は、表示デバイス14に設定のためのメニュー画面を表示させ、操作に従って入力又は選択された設定値を、レジスタ例えば、CPU39が持つ不揮発性メモリに格納する。そして、CPU39は、その設定に従って、センサI/F31を含む各処理部に対する制御と、撮像部11に対するリセット信号SRの出力を行う。上記第二実施形態では、1番目のフィールドの分割撮像データに基づいて3番目のフィールドに対応する分割撮像データを生成したが、2番目のフィールドの分割撮像データに基づいて3番目のフィールドに対応する分割撮像データを生成するようにしてもよい。例えば、図7に示すセンサI/F60において、第1の乗算器66に供給する第1の係数α1と、第2の乗算器67に供給する第2の係数α2の値を入れ替える。例えば、ラインデータL2に対応する撮像データと、ラインデータL8に対応する撮像データとに基づいて、3番目のフィールドに含まれるラインデータL6に対応する撮像データを生成する。また、第二実施形態において、参照するフィールドを変更可能に構成してもよい。例えば、図14aに示すように、1フィールド目の分割撮像データから3フィールド目に対応する分割撮像データを補間生成するモードと、図14bに示すように、2フィールド目の分割撮像データから3フィールド目に対応する分割撮像データを補間生成するモードとを切替え可能とする。上記各形態において、フィールドの数を、2つ又は4つ以上としてもよい。センサI/Fは、撮像部11撮像素子から出力されるフィールドに応じて構成され、入力される複数2以上のフィールドの分割撮像データのうち、少なくとも最終段のフィールドに対応する分割撮像データを生成する。例えば、1つのフレームを8つのフィールドに分けて出力する撮像部の場合、図15に示すように、各フィールド1F~8Fは、対応するラインを含む。尚、図15は、垂直方向の画素ラインを32とした場合を示す。また、図15に示すラインデータL33,L34は、静止画として用いられる画素領域の周辺に含まれる画素例えば、リングピクセルの撮像データを読み出したラインである。このように、撮像部から8つのフィールドの分割撮像データが出力される場合、例えば、図16aに示すように、第1~第4フィールド1F~4Fをメモリ13に格納する。そして、第1フィールド1Fと第3フィールド3Fの分割撮像データから第5フィールドに対応する分割撮像データと第7フィールドに対応する分割撮像データを生成する。同様に、第2フィールド2Fと第4フィールド4Fの分割撮像データから第6フィールドに対応する分割撮像データと第7フィールドに対応する分割撮像データを生成する。そして、生成した4つのフィールドに対応する分割撮像データをメモリ13に格納する。また、図16bに示すように、第1フィールド1Fの分割撮像データから第3,第5,第7フィールドに対応する分割撮像データを生成し、第2フィールド2Fの分割撮像データから第4,第6,第8フィールドに対応する分割撮像データを生成し、各分割撮像データをメモリ13に格納する。このように構成しても、1つのフレームの撮像データに対する処理の開始を早くすることができ、1つのフレームの撮像データに係る処理時間分割撮像データの出力開始から画像処理を終了するまでに要する時間の短縮を図ることができる。なお、設定された静止画のサイズイメージサイズに対応する画素の領域は、デジタルカメラとして設定されて静止画として利用可能な画素を含む領域有効画素数:イメージエリアが異なるイメージサイズがイメージエリアよりも小さい場合がある。このような場合、イメージエリア内の画素を用いて少なくとも最終フィールドに対応する分割撮像データを生成し、補間により生成できない画素例えば、図4に示す3フィールド目の分割撮像データに含まれるラインデータL12の画素の生成を行わないようにする。つまり、静止画や動画として記録される画素について分割撮像データを生成することができればよく、記録されない画素についてデータを生成しないようにする処理を省略するようにしてもよい。上記実施形態において、ベイヤ配列のカラーフィルタを含む撮像素子部22を用いたが、その他の配列カラーフィルタを含む撮像素子部を用いても良い。また、画素の配列方向は直交する2つの軸に限らない。更には、各色の画素がチップの深さ方向に形成された撮像素子を用いても良い。また、赤R,青B,緑Gr,Gb以外の色のフィルタを含む撮像素子部を用いてもよい。フィルタは、原色フィルタに限らず、補色フィルタを用いてもよい。"