"絶縁体からなり、根元部から延伸する複数の延伸部を有する櫛歯状の絶縁層と、第1導電型半導体からなり、前記複数の延伸部の延伸方向に沿う一方の側壁部にそれぞれ形成された第1導電層と、第2導電型半導体からなり、前記複数の延伸部の延伸方向に沿う他方の側壁部にそれぞれ形成された第2導電層とを備えることを特徴とする半導体素子。絶縁体からなり、根元部から延伸する複数の延伸部を有する櫛歯状の絶縁層を形成するステップと、前記絶縁層の上方から半導体層を堆積するステップと、前記複数の延伸部の延伸方向に沿う一方の側壁部にそれぞれ第1導電型不純物をドーピングし、第1導電層を形成するステップと、前記複数の延伸部の延伸方向に沿う他方の側壁部にそれぞれ第2導電型不純物をドーピングし、第2導電層を形成するステップと、前記半導体層の上方からエッチバックすることにより、前記第1導電層と前記第2導電層とを分離するステップとを含むことを特徴とする半導体素子の製造方法。しかしながら、このように製造された素子は、小型化、高感度化のために材料を微細に形成するため、形成のためのマスクを用いた露光、エッチング工程が必要であり、歩留まりなどコスト面で有利でない。本発明は、上記問題点を鑑み、低コストで、高密度、高精度な半導体素子および半導体素子の製造方法を提供することにある。上記目的を達成するために、本発明の第1の態様は、絶縁体からなり、根元部から延伸する複数の延伸部を有する櫛歯状の絶縁層と、第1導電型半導体からなり、前記複数の延伸部の延伸方向に沿う一方の側壁部にそれぞれ形成された第1導電層と、第2導電型半導体からなり、前記複数の延伸部の延伸方向に沿う他方の側壁部にそれぞれ形成された第2導電層とを備える半導体素子であることを要旨とする。本発明の第2の態様は、絶縁体からなり、根元部から延伸する複数の延伸部を有する櫛歯状の絶縁層を形成するステップと、前記絶縁層の上方から半導体層を堆積するステップと、前記複数の延伸部の延伸方向に沿う一方の側壁部にそれぞれ第1導電型不純物をドーピングし、第1導電層を形成するステップと、前記複数の延伸部の延伸方向に沿う他方の側壁部にそれぞれ第2導電型不純物をドーピングし、第2導電層を形成するステップと、前記半導体層の上方からエッチバックすることにより、前記第1導電層と前記第2導電層とを分離するステップとを含む半導体素子の製造方法であることを要旨とする。本発明によれば、低コストで、高密度、高精度な半導体素子および半導体素子の製造方法を提供することができる。次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、断面図と平面寸法の関係、各層の厚みの比率等は、現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。本発明の実施の形態に係る半導体素子は、図1に示すように、根元部22から延伸する複数の延伸部21を有する櫛歯状の絶縁層2と、延伸部21の、長軸方向延伸方向に沿う側壁部の両側にそれぞれ設けられた第1導電層3および第2導電層4とを備える。絶縁層は、例えばシリコン酸化膜SiO2等の絶縁体からなる。第1導電層3は、例えばp型半導体からなり、複数の延伸部21の長軸方向に沿う一方の側壁部にそれぞれ設けられる。第2導電層4は、例えばn型半導体からなり、複数の延伸部21の長軸方向に沿う他方の側壁部にそれぞれ設けられる。第1導電層3および第2導電層4は、平面視、交互に位置している。絶縁層2の延伸部21を挟んで互いに隣接する第1導電層3と第2導電層4とは、延伸部21の先端側の側壁部において、接続層71により電気的に接続される。延伸部21を背にして互いに対向する第1導電層3と第2導電層4とは、絶縁層2の根元部22の側壁部において、接続層72により電気的に接続される。第1導電層3および第2導電層4は、接続層71,72により、長軸方向と直交する短軸方向に蛇行するような、互い違いに屈曲した導電パターンを形成する。接続層7は、例えば、アルミニウムAl等の導体からなる。複数の第1導電層3および複数の第2導電層4のうち、最も両端側に位置する第1導電層3および第2導電層4は、それぞれ絶縁層2の側壁に沿って根元部22まで延伸される。最も両端側に位置する第1導電層3および第2導電層4は、絶縁層2の根元部において、それぞれ電極81,82に接続される。本発明の実施の形態に係る半導体素子は、先端側の接続層71と根元側の接続層72との間に温度差が生じると、ゼーベック効果によりそれぞれの間に電圧が生じ、電極81,82間に電圧が生じる。本発明の実施の形態に係る半導体素子は、電極81,82間に生じた電圧を検出することにより、サーモパイル等の熱電変換素子として使用することができる。以下、図2a~図2dを参照して、本発明の実施の形態に係る半導体素子の製造方法の一例を説明する。先ず、図2aに示すように、シリコン酸化膜SiO2等の絶縁体からなる絶縁層2が、絶縁体からなる基板20の上面に、櫛歯状にパターニングされる。櫛歯状にパターニングされた絶縁層2の延伸部21は、図2aに示すように、例えば矩形の断面形状となっている。パターニングされた絶縁層2の上方から、ポリシリコンからなる半導体層1が、例えば化学気相成長CVD法等により堆積される。半導体層1は、図2aに示すように、絶縁層2の側壁部において、垂直方向の厚みが他所よりを大きくなるように、段差を有して堆積される。次に、図2bに示すように、絶縁層2の延伸部21の、長軸方向に沿う一方の側壁部に対応する領域を開口するようにパターン形成された第1マスク5を半導体層1に被覆する。第1マスクの開口部に対応する個所の半導体層1は、例えばp型不純物をドーピングされ、第1導電型半導体である第1導電層3となる。次に、図2cに示すように、絶縁層2の延伸部21の、長軸方向に沿う他方の側壁部に対応する領域を開口するようにパターン形成された第2マスク6を半導体層1に被覆する。第2マスクの開口部に対応する個所の半導体層1は、例えばn型不純物をドーピングし、第1導電型と異なる第2導電型半導体である第2導電層4となる。次に、図2dに示すように、第1導電層3および第2導電層4となった半導体層1は、ドライエッチング等の異方性エッチングにより上方からエッチバックされる。エッチバックは、エッチングが絶縁層2および基板20の上面に達することにより、延伸部21の側壁部の第1導電層3と第2導電層4とが分離されるまで行われる。絶縁層2の側壁部の第1導電層3および第2導電層4は、垂直方向の厚みが他所より厚く形成されているので、所定の深さまでエッチバックすることにより、図2dに示すように、絶縁層2の側壁部に微細な導電パターンを形成することが可能である。そして、図1に示すように、延伸部21の先端側および根元側の側壁部において接続層71,72を形成し、第1導電層3と第2導電層4とを電気的に接続する。更に、電極81,82が絶縁層2の根元部22近傍に形成され、最も両端側に位置する第1導電層3および第2導電層4と、電極81,82とをそれぞれ電気的に接続し、本発明の実施の形態に係る半導体素子が完成する。図2a~図2dに示す例では、ドーピングの後にエッチバックによる半導体層の分離をする例を示したが、エッチバックにより半導体層を分離した後、ドーピングを行うようにしてもよい。すなわち先ず、図3aに示すように、基板20上に櫛歯状にパターニングされた絶縁層2の上方から、半導体層1が段差を有して堆積される。次に、図3bに示すように、半導体層1は、ドライエッチング等の異方性エッチング等により、上方からエッチバックされる。エッチバックは、エッチングが絶縁層2および基板20の上面に達することにより、延伸部21の側壁部の半導体層1が、絶縁層2および基板20の上面において分離されるまで行われる。絶縁層2の側壁部の半導体層1は、垂直方向の厚みが他所より厚く形成されているので、所定の深さまでエッチバックすることにより、図3bに示すように、絶縁層2の側壁部に微細な導電パターンを形成することが可能である。次に、図3cに示すように、絶縁層2の延伸部21の、長軸方向に沿う一方の側壁部に対応する領域を開口するようにパターン形成された第1マスク5を絶縁層2に被覆する。第1マスクの開口部に対応する個所の半導体層1は、例えばp型不純物をドーピングされ、第1導電型半導体である第1導電層3となる。次に、図3dに示すように、絶縁層2の延伸部21の、長軸方向に沿う他方の側壁部に対応する領域を開口するようにパターン形成された第2マスク6を絶縁層2に被覆する。第2マスクの開口部に対応する個所の半導体層1は、例えばn型不純物をドーピングし、第1導電型と異なる第2導電型半導体である第2導電層4となる。本発明の実施の形態に係る半導体素子によれば、簡単なプロセスで、高密度、高精度に製造可能なため、製造コストを低減し、素子の小型化が可能である。上記のように、本発明の実施の形態によって記載したが、この開示の一部をなす論述および図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。既に述べた実施の形態においては、半導体素子の第1導電層および第2導電層は、互い違いにコの字型に屈曲したパターンであってもよい。すなわち、本発明のその他の実施の形態に係る半導体素子は、図4に示すように、第1導電層3aおよび第2導電層4aが、絶縁層2aの延伸部21aの延伸方向に蛇行するように、互い違いにコの字型に屈曲したパターンを有している。図4に示すパターンであっても、半導体層の加工にエッチング工程が不要である。また、絶縁層2aを図4に示すようなパターンに形成することにより、導電パターンの長さを長くすることができる。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。"