直列共振DCDCコンバータの制御する方法であって、-前記直列共振DCDCコンバータの開始Tstartから終了Tendまでの時間であって、且つ、開始Tstartから中間Tcenterまでの時間である第1半周期TA及び中間Tcenterから終了Tendまでの時間からなる第2半周期TBを含むスイッチング周期TPを規定するステップ及びTP周期の次のスイッチング周期TP1を規定するステップ、-第1半周期TAの開始Tstartから、前記第1半周期TAの終了時に設定される時間インターバルΔTAE1だけ差し引いた時間、第1のスイッチング回路SC1の第1セットのスイッチS1sc1;S1sc1、S4sc1がONになるように制御するステップ、-第2半周期TBの中間Tcenterから、前記第1半周期TBの終了時に設定される時間インターバルΔTBE1だけ差し引いた時間、第1のスイッチング回路SC1の第2セットのスイッチS2scl;S2scl、S3sclがONになるように制御するステップ、-前記時間インターバルΔTAE1及び前記第2半周期の終了時に設定されるインターバルΔTBE1に、第1のスイッチング回路SC1の前記第1セットのスイッチS1sc1;S1sc1、S4sc1及び第2セットのスイッチがOFFになるように制御するステップ、-前記第1半周期TAから、前記第1半周期TAの開始時に設定される時間インターバルΔTAS1及び前記第1半周期TAの終了時に設定される時間インターバルΔTAE2だけ差し引いた時間、第2のスイッチング回路SC2の第1セットのスイッチがONになるように制御するステップ、-前記第2半周期TBから、前記第2半周期TBの開始時に設定される時間インターバルΔTBS1及び前記第2半周期TBの終了時に設定される時間インターバルΔTBE2を差し引いた時間、前記第2のスイッチング回路SC2の第2セットのスイッチがONになるように制御するステップ、及び、-前記時間インターバルΔTAS1、ΔTAE2、ΔTBS1及びΔTBE2の間、前記第2のスイッチング回路SC2の前記第1セットのスイッチ及び前記第2セットのスイッチがOFFになるように制御するステップを含み、前記時間インターバルΔTAE1は、前記第1のスイッチング回路SC1の前記第1及び第2セットのスイッチがOFFとなる第1の時間インターバルTsc1off1を構成しており、また、前記時間インターバルΔTBEは、前記第1スイッチング回路SC1の前記第1及び第2のセットのスイッチがOFFになる第2の時間インターバルTsc1off2を構成し、更に、前記時間インターバルΔTAE2及びΔTBS1は、前記第の2スイッチング回路SC2の前記第1及び第2セットのスイッチがOFFになる連続的時間インターバルTsc2off1を構成しており、次のスイッチング周期TP1の前記時間インターバルΔTBE2及び時間インターバルΔTAS1TP1は、前記第2スイッチング回路SC2の前記第1及び第2セットのスイッチがOFFになる連続的時間インターバルTsc2off2を構成し、前記時間インターバルTsc1off1及び時間インターバルTsc2off1はオーバーラップし、また、時間インターバルTSc1off2及び時間インターバルTsc2off2もオーバーラップしていることを特徴とする方法。請求項1に記載の方法において、インターバルTsc1offlの中心を時間インターバルTsc2off1と接近または等しくなるように制御し、インターバルTsc1off2の中心をTsc2off2の中心と接近または等しくなるように制御するステップを含む方法。請求項1または2に記載の方法において、スイッチング周期TPの長さを変化させることにより、直列共振DCDCコンバータの第1DC端子T1P、T1N間の電圧と直列共振DCDCコンバータの第2DC端子T2P、T2N間の電圧の関係を制御するステップを含む方法。請求項1から3のいずれか一項に記載の方法において、スイッチング周期TPを変化させることにより、直列共振DCDCコンバータを介して電力の流れの方向を制御するステップを含む方法。請求項1から4のいずれか一項に記載の方法において、第1及び第2のスイッチング回路SC1、SC2をスイッチON時に、ゼロ電圧スイッチングZVSを提供し、スイッチOFF時に、ゼロ電流スイッチングZCSを提供できるように、前記第1及び第2のスイッチング回路を直列共振周波数に接近した固定スイッチング周波数を持つように制御するステップを含む方法。請求項5に記載の方法において、第1及び第2のスイッチング回路SC1、SC2のスイッチは、第1DC端子間の電圧に対して、特定動作範囲内にある直列共振周波数又はその近傍の動作点でスイッチングするように制御される方法。請求項5に記載の方法において、第1及び第2のスイッチング回路SC1、SC2のスイッチは、第2DC端子の全ての負荷条件に対して直列共振周波数又はその近傍の動作点でスイッチングするように制御される方法。-第1DC端子T1P、T1N、-第2DC端子T2P、T2N、-インダクター装置ID;TD、-第1のスイッチング回路SC1、-第2のスイッチング回路、及び-制御回路を備え、前記第1のスイッチング回路SC1は、前記第1DC端子T1P、T1N及び前記インダクター装置ID;TD間に接続され、且つ、第1セットのスイッチS1sc1;S1sc1、S4sc1及び第2セットのスイッチS2sc1;S2sc1、S3sc1を含み、前記第2のスイッチング回路と共振回路RCは、前記第2DC端子T2P、T2Nと前記インダクター装置ID;TD間に接続され、前記第2のスイッチング回路SC2は、第1セットのスイッチS1sc2;S1sc2、S4sc2及び第2セットのスイッチS2sc2S2sc2、S3sc2を含み、前記制御回路は、請求項1~7のいずれか一項に記載された方法で前記第1及び第2のスイッチング回路SC1、SC2のスイッチのセットを制御することを含む、直列共振DCDCコンバータ。本発明の目的は、改善された効率を有する直列共振DCDCコンバータの制御方法を提供することである。さらに、双方向DCDCコンバータが達成されるように直列共振DCDCコンバータの制御方法を提供することを目的とする。本発明は、直列共振DCDCコンバータの制御する方法であって、-直列共振DCDCコンバータの開始Tstartから終了Tendまでの時間であって、且つ、開始Tstartから中間Tcenterまでの時間である第1半周期TA及び中間Tcenterから終了Tendまでの時間からなる第2半周期TBを含むスイッチング周期TPを規定するステップ及びTP周期の次のスイッチング周期TP1を規定するステップ、-第1半周期TAの開始Tstartから、第1半周期TAの終了時に設定される時間インターバルΔTAE1だけ差し引いた時間、第1のスイッチング回路の第1セットのスイッチがONになるように制御するステップ、-第2半周期TBの中間Tcenterから、第1半周期TBの終了時に設定される時間インターバルΔTBE1だけ差し引いた時間、第1のスイッチング回路の第2セットのスイッチがONになるように制御するステップ、-時間インターバルΔTAE1及び第2半周期の終了時に設定されるインターバルΔTBE1に、第1のスイッチング回路の前記第1セット及び第2セットのスイッチがOFFになるように制御するステップ、-第1半周期TAから、第1半周期TAの開始時に設定される時間インターバルΔTAS1及び第1半周期TAの終了時に設定される時間インターバルΔTAE2だけ差し引いた時間、第2のスイッチング回路の第1セットのスイッチがONになるように制御するステップ、-第2半周期TBから、第2半周期TBの開始時に設定される時間インターバルΔTBS1及び第2半周期TBの終了時に設定される時間インターバルΔTBE2を差し引いた時間、第2のスイッチング回路の第2セットのスイッチがONになるように制御するステップ、及び、-時間インターバルΔTAS1、ΔTAE2、ΔTBS1及びΔTBE2の間、第2のスイッチング回路の第1セットのスイッチ及び第2セットのスイッチがOFFになるように制御するステップを含み、時間インターバルΔTAE1は、第1のスイッチング回路の第1セットのスイッチ及び第2セットのスイッチがOFFとなる第1の時間インターバルTsc1off1を構成しており、また、時間インターバルΔTBEは、第1スイッチング回路の第1セットのスイッチ及び第2セットのスイッチがOFFになる第2の時間インターバルTsc1off2を構成し、更に、時間インターバルΔTAE2及びΔTBS1は、第2スイッチング回路の第1セットのスイッチ及び第2セットのスイッチがOFFになる連続的時間インターバルTsc2off1を構成しており、次のスイッチング周期TP1の時間インターバルΔTBE2及び時間インターバルΔTAS1TP1は、第2スイッチング回路の第1セットのスイッチ及び第2セットのスイッチがOFFになる連続的時間インターバルTsc2off2を構成し、時間インターバルTsc1off1及び時間インターバルTsc2off1はオーバーラップし、また、時間インターバルTsc1off2及び時間インターバルTsc2off2もオーバーラップしていることを特徴とする方法が得られる。本発明の別の態様によれば、インターバルTsc1offlの中心を時間インターバルTsc2off1と接近または等しくなるように制御し、インターバルTsc1off2の中心を時間Tsc2off2の中心と接近または等しくなるように制御するステップを含む方法が得られる。本発明の更に別の態様によれば、スイッチング周期TPの長さを変化させることにより、直列共振形DCDCコンバータの第1DC端子間の電圧と直列共振DCDCコンバータの第2DC端子間の電圧の関係を制御するステップを含む方法が得られる。本発明の他の態様によれば、スイッチング周期TPを変化させることにより、直列共振DCDCコンバータを介して電力の流れの方向を制御するステップを含む方法が得られる。本発明の更に他の態様によれば、第1及び第2のスイッチング回路をスイッチON時に、ゼロ電圧スイッチングを提供し、スイッチOFF時に、ほぼゼロ電流スイッチングを提供できるように、第1及び第2のスイッチング回路を直列共振周波数に接近した固定スイッチング周波数を持つように制御するステップを含む方法が得られる。本発明の別の態様によれば、第1と第2のスイッチング回路のスイッチは、第1DC端子間の電圧に対して、特定動作範囲内にある直列共振周波数又はその近傍の動作点でスイッチングするように制御される方法が得られる。本発明の更に別の態様によれば、第1及び第2のスイッチング回路のスイッチは、第2DC端子の全ての負荷条件に対して直列共振周波数又はその近傍の動作点でスイッチングするように制御される方法が得られる。本発明の更に別の態様によれば、-第1DC端子、-第2DC端子、-インダクター装置、-第1のスイッチング回路、-第2のスイッチング回路、及び-制御回路を備え、前記第1スイッチング回路は、前記第1DC端子及び前記インダクター装置間に接続され、且つ、第1セットのスイッチ及び第2セットのスイッチを含み、前記第2スイッチング回路と共振回路は、前記第2DC端子と前記インダクター装置間に接続され、前記第2スイッチング回路は、第1セットのスイッチ及び第2セットのスイッチを含み、前記制御回路は、前述のいずれかに記載された方法で前記第1及び第2のスイッチング回路のスイッチのセットを制御することを含む、直列共振DCDCコンバータが得られる。直列共振形DCDCコンバータは、停電時にDCバスへバッテリーから電力を供給しなければならない場合や電源障害後にバッテリーを充電するためにDCより電力を供給しなければならない場合の両方に使用することができる。これにより、部品の数の低減及びコストやスペースの節約を図ることができる。直列共振DCDCコンバータの実施形態を図2-図7に示す。なお、直列共振DCDCコンバータシリーズは、直列共振LCDCDCコンバータの異なるタイプや直列共振LLCDCDCコンバータの異なるタイプを含むことに留意すべきである。直列共振DCDCコンバータは、双方向DCDCコンバータであってもよい。DCDCコンバータは、第1DC端子T1P、T1N及び第2DC端子T2P、T2Nを備えている。第1DC端子は、第1正DC端子T1P及び第1負DC端子T1Nを備えている。第2DC端子は、第2正DC端子T2P及び第2負DC端子T2Nを備えている。更にDCDCコンバータは、単一のインダクター装置ID実施形態を図7に示すまたはトランス装置TD実施形態を図2-図6に示すの形態を備えている。単一のインダクター装置IDは、単一のインダクターLmを備えてもよく、複数のインダクターを備えることもできるが、ガルバニック絶縁は設けていない。トランス装置TDは、第1の巻線及び第2の巻線を含むことができる。トランス装置は、第1DC端子及び第2DC端子の間にガルバニック絶縁を設けている。さらにトランス装置は、共振コンデンサ複数可と共に並列共振回路を形成する励磁インダクタンスを備えている。本実施形態のトランス装置の変圧比は、11であるが、入力電圧と出力電流比の要件を満たすために、他の変圧比を用いて設計することも可能である。第1のスイッチング回路SC1破線の囲みで図示は、第1DC端子T1P、T1Nとインダクター装置単一のインダクター装置IDやトランス装置TDの間に接続されている。第1のスイッチング回路SC1は、第1セットのスイッチ及び第2セットのスイッチを備えている。第1セットのスイッチ及び第2セットのスイッチは、それぞれ一つ乃至二つ又は複数のスイッチを含んでもよい。第1のスイッチング回路SC1は、3つの異なるスイッチング状態に制御するように構成されている。第1の状態では、スイッチの第1セットがONになるように指示することにより、第1正DC端子T1Pから負DC端子T1Nにインダクター装置を通して電流を流すことができる。第2の状態では、スイッチの第2セットがONになるように指示することにより、第1第1負DC端子T1Nから正DC端子T1Pにインダクター装置を通して電流を流すことができる。第3のスイッチング状態では、両方のセットのスイッチがOFFできるように指示できる特徴がある。第2スイッチング回路SC2破線の囲みで図示及び共振回路RC破線の囲みで図示は、第2DC端子T2P、T2Nとインダクター装置単一インダクター装置ID又はトランス装置TDのどちらかの間に接続されている。第2のスイッチング回路SC2は、第1セットのスイッチ及び第2セットのスイッチを備える。第1セット及び第2セットのスイッチには、それぞれ一つ乃至二つ又は複数のスイッチを含んでもよい。なお、第2のスイッチング回路SC2と共振回路RCは、インダクター装置単一インダクター装置ID又はトランス装置TDと第2DC端子T2P及びT2Nの間に直列に接続されていることが分かる。共振回路RC及びインダクター装置の直列の組み合わせが、第2のスイッチング回路SC2へ接続されている。第2のスイッチング回路SC2は、三つの異なるスイッチング状態に制御するように構成されている。第1の状態では、スイッチの第1セットをONになるように指示することにより、第2正DC端子T2Pから第2負DC端子T2Nへ、共振回路RC及びインダクト装置の直列結合を介して共振電流を流すことができる。第2の状態では、スイッチの第2セットをONになるように指示することにより、第2負DC端子T2Nから第2正DC端子T2PへRC及びインダクト装置の直列結合を介して共振電流を流すことができる。第3のスイッチング状態では、両方のセットのスイッチをOFFできるよう指示できるという特徴がある。第1のスイッチング回路SC1は、プッシュプル回路又はそのようなフルブリッジ回路又はハーフブリッジ回路のようなブリッジ回路であってもよい。また、第2のスイッチング回路SC2は、フルブリッジ回路又はハーフブリッジ回路のようなブリッジ回路であってもよい。通常共振タンクと呼ばれる共振回路RCは、適切に構成された少なくとも一つのコンデンサ又は少なくとも一つのインダクターを、インダクター装置単一インダクター装置ID又は第2のトランス装置TDの巻線のいずれかを含むインダクターと共に含んでいる。ここで、少なくとも一つのコンデンサ及び/又は単一インダクター装置ID又は第2のトランス装置TDの巻線のインダクタンスを含む少なくとも一つのインダクタンスは共振周波数を規定している。これによって、SC1とSC2の全てのスイッチをアクティブにした場合、DCDCコンバータはゼロ電圧を示す。さらに、共振回路RCは、LCネットワーク内の複数のコンデンサやインダクターを含むマルチエレメント共振回路であってもよい。従って、コンバータは、直列共振LLCDCDCコンバータとして考えることができる。さらにDCDCコンバータは、電力フローの所望の方向を決定し、第1及び第2DC端子の電流の方向を制御可能な制御回路を備えているので、従って、コンバータは、負荷と接続された第1DC端子又は第2DC端子のいずれかへエネルギーを供給することができる。以下に、いくつかの実施形態を説明する。これら全ての実施形態では、スイッチは、MOSFETスイッチである。或は、スイッチは、固有のダイオードを備えたスイッチ又は逆並列ダイオードと並列に接続されたスイッチ逆並列ダイオードを備えたIGBTsであってもよい。第一の実施の形態実施の形態を図2に示す。ここに示す第1のスイッチング回路のSC1は、第1のスイッチSlscl及び第2のスイッチS2sclを含むハーフブリッジ回路である。ここで、第1のスイッチング回路SC1の第1セットのスイッチは、第1のスイッチSlsclを備え、並びに第1のスイッチング回路SC1の第2セットのスイッチは、第2のスイッチS2sc1を備えている。第1のスイッチSlsc1は、第1負DC端子T1N及び第1の巻線の第1端子の間に接続されている。スイッチのソースは、第1負DC端子T1Nに接続されている。第2のスイッチS2sc1は、第1負DC端子T1N及び第1の巻線の第2端子の間に接続されている。スイッチのソースは、第1負DC端子T1Nに接続されている。トランス装置TDの第1の巻線は、第3端子に接続されている第1正DC端子T1Pを備えている。第3端子の第2の巻線は、第1端子及び第2端子の第2の巻線の間に設けられている。従って、第1と第3端子の間並びに第2と第3端子間の巻数は、第2の巻線の総巻数と同じ巻数になる。本実施形態では、第1と第3端子の間並びに第2と第3端子間の巻数は、互いに等しくなっている。第1コンデンサC1は、第1正DC端子T1P及び第1負DC端子T1Nの間に接続されている。第2のスイッチング回路SC2は、第1のスイッチS1sc2及び第2のスイッチS2sc2を含むハーフブリッジ回路である。ここに示す第2のスイッチング回路SC2の第1セットのスイッチは、第1のスイッチSlsclを備えており、並びに第2のスイッチング回路SC2の第2セットのスイッチは、第2のスイッチS2sc2を備えている。第1のスイッチS1sc2は、第1ノード10及び第2正DC端子T2Pの間に接続されている。第2のスイッチS2sc2は、第2負DC端子T2N及び第2ノード10との間に接続されている。第1のスイッチS1sc2のソースは、第2負DC端子T2Nへ接続されており、並びに第2のスイッチS2sc2のソースは、第1ノード10に接続されている。さらに第1ノード10は、トランス装置TDの第2の巻線の第1端子に接続されている。共振回路RCは、共振インダクターLrc、第1の共振コンデンサC1rc、および第2の共振コンデンサC2rcを備えている。共振インダクターLrcは、トランス装置TDの巻線の第2の巻線の第2端子及び第2ノード12の間に接続されている。第1の共振コンデンサC1rcは、第2ノード12及び第2正DC端子T2Pに接続されている。第2の共振コンデンサC2rcは、第2ノード12及びと第2負DC端子T2Nの間に接続されている。第二の実施の形態実施の形態を図3に示す。第1のスイッチング回路SC1は、第1のスイッチSlsc1、第2のスイッチS2sc1、第3のスイッチS3sc1及び第4のスイッチS4sc1を含むフルブリッジ回路である。ここに示す第1のスイッチ回路SC1の第1セットのスイッチは、第1のスイッチS1sc1及び第4のスイッチS4sclを備えている。第1のスイッチング回路SCの第2セットのスイッチは、第2のスイッチS2scl及び第3のスイッチS3sclを備えている。第1のスイッチS1sc1は、第1正DC端子T1Pと第1ノード20の間に接続されている。スイッチのソースは、第1ノード20に接続されている。第2のスイッチS2sc1は、第1負DC端子T1N及び第1ノード20の間に接続されている。スイッチのソースは、第1負DC端子T1Nに接続されている。第3のスイッチS3sclは、第1正DC端子T1P及び第2ノード22の間に接続されている。スイッチのソースは、第2ノード22に接続されている。第4のスイッチS4sclは、第1負DC端子T1N及び第2ノード22の間に接続されている。スイッチのソースは、第1負DC端子T1Nに接続されている。第1ノード20は、トランス装置TDの第1の巻線の第1端子に接続されている。第2ノード22は、トランス装置TDの第1の巻線の第2端子に接続されている。第1のコンデンサC1は、第1正DC端子T1P及び第1負DC端子T1Nの間に接続されている。ここに示す第2のスイッチング回路SC2は、第1のスイッチS1sc2及び第2のスイッチS2sc2を含むハーフブリッジ回路である。ここに示す第2のスイッチング回路SC2の第1セットのスイッチは、第1のスイッチS1sc2を含み、第2のスイッチング回路SC2のスイッチの第2セットは、第2スイッチS2sc2を備えている。第1スイッチS1sc2は、第1ノード10及び第2正DC端子T2Pの間に接続されている。第2スイッチS2sc2は、第2負DC端子T2N及び第2ノード10の間に接続されている。第1のスイッチS1sc2のソースは、ノード10に接続され、並びに第2のスイッチS2sc2のソースは、第2負DC端子T2Nに接続されている。さらに第1ノード10は、トランス装置TDの第2の巻線の第1端子に接続されている。共振回路RCは、共振インダクターLrc、第1の共振コンデンサC1rc及び第2の共振コンデンサC2rcを備えている。共振インダクターLrcは、トランス装置TDと第2のノード12の第2の巻線の第2の端子の間に接続されている。第1の共振コンデンサC1rcは、第2ノード12及び第2正DC端子T2Pの間に接続されている。第2の共振コンデンサC2rcは、第2ノード12及び第2負DC端子T2Nの間に接続されている。第2のコンデンサC2は、第2正DC端子T2P及び第2負DC端子T2Nの間に接続されている。図3のトランス装置TDの第1の巻線は、Tpと表示し、並びにトランス装置TDの第2の巻線は、Tsと表示する。第1の巻線を流れる電流をIpと表示し、並びに第2の巻線を流れる電流をIsと表示する。図3に示すように、入力電圧Vinの電圧源は、第1負DC端子T1P及び第1正DC端子T1Nの間に接続されている。負荷RLoadは、第2負DC端子T2P及び第2正DC端子T2Nの間に接続されている。第三の実施の形態実施の形態を図4に示す。第1のスイッチング回路SC1は、第1のスイッチS1sc1、第2のスイッチS2sc1、第3のスイッチS3sc1及び第4のスイッチS4sc1を含むフルブリッジ回路である。ここに示す第1のスイッチング回路SC1の第1セットのスイッチは、第1のスイッチS1scl及び第4のスイッチS4sclを備えている。第1のスイッチング回路SC1の第2のセットのスイッチは、第2のスイッチS2scl及び第3のスイッチS3sclを備えている。第1のスイッチS1sc1は、第1正DC端子T1P及び第1ノード20の間に接続されている。スイッチのソースは、第1ノード20に接続されている。第2のスイッチS2sclは、第1負DC端子T1N及び第1ノード20の間に接続されている。スイッチのソースは、第1負DC端子T1Nに接続されている。第3のスイッチS3sclは、第1正DC端子T1P及び第2ノード22の間に接続されている。スイッチのソースは、第2ノード22に接続されている。第4のスイッチS4sclは、第1負DC端子T1N及び第2ノード22の間に接続されている。スイッチのソースは、第1負DC端子T1Nに接続されている。第1ノード20は、トランス装置TDの第1の巻線の第1端子に接続されている。第2ノード22は、トランス装置TDの第1の巻線の第2端子に接続されている。第1のコンデンサC1は、第1正DC端子T1P及び第1負DC端子T1Nの間に接続されている。第2のスイッチング回路SC2は、第1のスイッチS1sc2、第2のスイッチS2sc2、第3のスイッチS3sc2及び第4のスイッチS4sc2を含むフルブリッジ回路である。ここに示す第2のスイッチング回路SC2の第1セットのスイッチは、第1のスイッチS1sc2及び第4のスイッチS4sc2を備えている。第2のスイッチング回路SC2の第2セットのスイッチは、第2のスイッチS2sc2及び第3のスイッチS3sc2を備えている。第1スイッチSlsc2は、第2正DC端子T2P及び第1ノード10の間に接続されている。第1のスイッチSlsc2のソースは、第1ノード10に接続されている。第2スイッチS2sc2は、第2負DC端子T2N及び第1ノード10との間に接続されている。スイッチのソースは、第2負DC端子T2Nに接続されている。第3のスイッチS3sc2は、第2正DC端子T2P及び第2ノード12の間に接続されている。スイッチのソースは、第2ノード12に接続されている。第4スイッチS4sc2は、第2負DC端子T2N及び第2ノード12の間に接続されている。スイッチのソースは、第2負DC端子T2Nに接続されている。さらに第2のスイッチング回路SC2の第2ノード12は、トランス装置TDの第2の巻線の第1端子に接続されている。共振回路RCは、トランス装置TD及び第1ノード10の第2の巻線の第2端子の間に直列に接続された共振インダクターLrc及び共振コンデンサCrcを備えている。第2コンデンサC2は、第2正DC端子T2P及び第2負DC端子T2Nの間に接続されている。第四の実施の形態実施の形態を図5に示す。ここに示す第1のスイッチング回路SC1は、第1のスイッチのSlscl及び第2のスイッチS2sclを含むハーフブリッジ回路である。ここに示す第1のスイッチング回路SC1の第1セットのスイッチは、第1のスイッチSlsclを備え、並びに第1のスイッチング回路SC1の第2セットのスイッチは、第2のスイッチS2sc1を備えている。第1のスイッチSlsclは、第1負DC端子T1N及び第1の巻線の第1端子の間に接続されている。スイッチのソースは、第1負DC端子T1Nに接続されている。第2のスイッチS2sclは、第1負DC端子T1Nと第1の巻線の第2端子の間に接続されている。スイッチのソースは、第1負DC端子のT1Nに接続されている。トランス装置TDの第1の巻線は、第1正DC端子T1Pに接続された第3端子を備えている。第2の巻線の第3端子は、第1端子及び第2の巻線の第2端子の間に設けられている。第1端子及び第3端子並びに第2端子及び第3端子の間の巻数は、第2の巻線の巻数の合計数と等しくなる。本実施形態では、第1端子及び第3端子の巻数並びに第2端子及び第3端子の巻数は、互いに等しくなっている。第1のコンデンサC1は、第1正DC端子T1P及び第1負DC端子T1Nの間に接続されている。第2のスイッチング回路SC2は、第1のスイッチS1sc2、第2のスイッチS2sc2、第3のスイッチS3sc2及び第4のスイッチS4sc2を含むフルブリッジ回路である。ここに示す、第2のスイッチング回路SC2の第1セットのスイッチは、第1のスイッチS1sc2及び第4のスイッチS4sc2を備える。第2のスイッチング回路SC2の第2セットのスイッチは、第の2スイッチS2sc2及び第3のスイッチS3sc2を備えている。第1のスイッチS1sc2は、第2正DC端子T2P及び第1ノード10の間に接続されている。第1のスイッチS1sc2のソースは、第1ノード10に接続されている。第2のスイッチS2sc2は、第2負DC端子T2N及び第1ノード10の間に接続されている。スイッチのソースは、第2負DC端子T2Nに接続されている。第3のスイッチS3sc2は、第2正DC端子T2P及び第2ノード12の間に接続されている。スイッチのソースは、第2ノード12に接続されている。第4のスイッチS4sc2は、第2負DC端子T2N及び第2ノード12の間に接続されている。スイッチのソースは、第2負DC端子T2Nに接続されている。さらに第2のスイッチング回路SC2の第2ノード12は、トランス装置TDの第2の巻線の第1端子に接続されている。共振回路RCは、トランス装置TDの第2巻線の第2端子及び第1ノード10の間に直列に接続された共振インダクターLrc及び共振コンデンサCrcを備えている。第2コンデンサC2は、第2正DC端子T2P及び第2負DC端子T2Nの間に接続されている。第五の実施の形態実施の形態を図6に示す。ここに示す第1のスイッチング回路SC1は、第1のスイッチSlscl及び第2のスイッチS2sclを含む、倍電圧回路を備えている。ここに示す第1のスイッチング回路SC1の第1セットのスイッチは、第1のスイッチSlsclを備え、並びに第1のスイッチング回路SC1の第2セットのスイッチは、第2のスイッチS2sc1を備えている。第1のスイッチSlsclは、第1正DC端子T1P及びトランス装置TDの第1の巻線の第1端子の間に接続されている。スイッチのソースは、トランス装置TDの第1の巻線の第1端子に接続されている。第2のスイッチS2sclは、第1負DC端子T1Nとトランス装置TDの第1の巻線の第2端子の間に接続されている。スイッチのソースは、トランス装置TDの第1の巻線の第2端子に接続されている。第1コンデンサC1は、第1正DC端子T1P及びノード20の間に接続されている。第2コンデンサC2は、ノード20と第1負DC端子T1Nの間に接続されている。ノード20は、トランス装置TDの第1の巻線の第3端子に接続されている。第2の巻線の第3端子は、第1端子及び第2の巻線の第2端子の間に設けられている。従って、第1端子及び第3端子並びに第2端子及び第3端子の間の巻数は、第2の巻線の巻数の合計数と等しくなる。本実施形態によれば、第1端子及び第3端子の巻数並びに第2端子及び第3端子の巻数は、互いに等しくなっている。ここに示す第2のスイッチング回路SC2は、第1のスイッチS1sc2及び第2のスイッチS2sc2を含むハーフブリッジ回路である。ここに示す第2のスイッチング回路SC2の第1セットのスイッチは、第1のスイッチS1sc2を備え、並びに第2のスイッチング回路SC2の第2セットのスイッチは、第2のスイッチS2sc2を備えている。第1のスイッチS1sc2は、第1ノード10及び第2正DC端子T2Pの間に接続されている。第2のスイッチS2sc2は、第2負DC端子T2N及び第2ノード10の間に接続されている。第1のスイッチS1sc2のソースは、ノード10に接続されている。第2のスイッチS2sc2のソースは、第2負DC端子T2Nに接続されている。さらに第1ノード10は、トランス装置TDの第2の巻線の第1端子に接続されている。共振回路RCは、共振インダクターLrc、第1の共振コンデンサC1rc及び第2の共振コンデンサC2rcを備えている。共振インダクターLrcは、トランス装置TD及び第2ノード12の第2の巻線の第2端子の間に接続されている。第1の共振コンデンサC1rcは、第2ノード12及び第2正DC端子T2Pの間に接続されている。第2の共振コンデンサC2rcは、第2ノード12及び第2負DC端子T2Nの間に接続されている。第六の実施の形態実施の形態を図7に示す。第1のスイッチ回路SC1は、第1のスイッチSlscl、第2のスイッチS2scl、第3のスイッチS3scl及び第4のスイッチS4sclを含むフルブリッジ回路である。ここに示す第1のスイッチング回路SC1の第1セットのスイッチは、第1のスイッチSlscl及び第4のスイッチS4sclを備えている。第1のスイッチ回路SC1の第2セットのスイッチは、第2のスイッチS2scl及び第3のスイッチS3sclを備えている。第1のスイッチSlsclは、第1正DC端子T1P及び第1ノード20の間に接続されている。スイッチのソースは、第1ノード20に接続されている。第2のスイッチS2sclは、第1負DC端子T1N及び第1ノード20の間に接続されている。スイッチのソースは、第1負DC端子T1Nに接続されている。第3のスイッチS3sclは、第1正DC端子T1P及び第2ノード22の間に接続されている。スイッチのソースは、第2ノード22に接続されている。第4スイッチS4sclは、第1負DC端子T1N及び第2ノード22の間に接続されている。スイッチのソースは、第1負DC端子T1Nに接続されている。上述の通り、本実施形態においてはトランス装置TDが存在しない。代わりに、励磁インダクターLmで構成されているインダクター装置IDが設けられている。第1ノード20は、励磁インダクターLmの第1端子に接続されている。第2ノード22は、励磁インダクターLmの第2端子に接続されている。第1コンデンサC1は、第1正DC端子T1P及び第1負DC端子T1Nの間に接続されている。ここに示す第2のスイッチ回路SC2は、第1のスイッチS1sc2及び第2のスイッチS2sc2を含むハーフブリッジ回路である。ここに示す第2のスイッチ回路SC2の第1セットのスイッチは、第1のスイッチS1sc2を備え、並びに第2のスイッチング回路SC2第2セットのスイッチは、第2のスイッチS2sc2を備えている。第1のスイッチS1sc2は、第1ノード10及び第2正DC端子T2Pの間に接続されている。第2のスイッチS2sc2は、第2負DC端子T2N及び第2ノード10の間に接続されている。第1のスイッチS1SC2のソースは、ノード10に接続され、並びに第2のスイッチS2sc2のソースは、第2負DC端子T2Nに接続されている。第1ノード10は、励磁インダクターLmの第2端子に接続されている。共振回路RCは、共振インダクターLrc、第1の共振コンデンサC1rc及び第2の共振コンデンサC2rcを備えている。共振インダクターLrcは、励磁インダクターLm及び第2ノード12の第1端子の間に接続されている。第1の共振コンデンサC1rcは、第2ノード12及び第2正DC端子T2Pの間に接続されている。第2の共振コンデンサC2rcは、第2ノード12及び第2負DC端子T2Nの間に接続されている。第2コンデンサC2は、第2正DC端子T2P及び第2負DC端子T2Nの間に接続されている。制御回路第1のスイッチング回路SC1のスイッチ及び第2のスイッチング回路SC2のスイッチをON及びOFFに制御できる制御回路を設けている。制御回路は、デジタル信号プロセッサDSPによって実装されるソフトウェアプログラムとして実現されても良く、アナログ回路として実現されても良い。全てのスイッチは単極性であり、スイッチが一方向にのみ伝導を遮断することができることを意味している。単極スイッチの一例は、逆並列ダイオードを含むMOSFETスイッチを備えている。別の例は、エミッターからドレーンに接続された逆並列ダイオードを有するIGBTスイッチである。本発明に係る制御方法について、図8-12を参照しながら詳細に説明をする。ここでは、制御信号及び得られた電圧及び/又は電流は、図3に図示した実施形態を示す。入力電圧Vinは、50VDCに設定され、出力電圧は、350VDCに調節されている。スイッチング周波数は、おおむね110kHzである。ここで図8を用いて説明する。第1ステップでは、直列共振形DCDCコンバータ用の開始Tstartから終了Tendまでのスイッチング周期TPが規定される。スイッチング周期TPは、開始Tstartから中間Tcenterまでの時間である第1半周期TA及び中間Tcenterから終了Tendまでの時間からなる第2半周期TBを含む。TP周期に次ぐスイッチング周期は、スイッチング周期TP1と表している。上述の通り、直列共振DCDCコンバータは、インダクター装置ID又はTDと共振回路RCの要素コンデンサ及びインダクターの特性によって規定された共振周波数を有している。スイッチング周期TP及びそれ故スイッチング周波数は、制御回路によって、共振周波数よりも高くしたり等しくしたり又は低く制御される。故に、スイッチング周期TPは、共振周波数には、依存しない。図8は、第1のスイッチング周期TP用の関連する時間T0開始Tstartと等しいからT8終了Tendと等しいは、破線で示され、いくつかの時間インターバルは、さらに以下の説明によって明らかになるように規定されている。時間T8終了Tendと等しいは、それに次ぐスイッチング周期TP1の開始時間すなわち、時間T0TP1と等しい。ここに示す時間T4は、中間Tcenterに等しいが、時間インターバルの長さT0T1乃至T1T2乃至T2T3乃至T3T4乃至T4T5乃至T5T6乃至T6T7及びT7T8は、互いにすべて等しい訳ではない。スイッチ全セットの使用率は、実質的に50となる。つまりスイッチング周期のほぼ半分の間、伝導状態、即ち、ON状態、又は非伝導状態、即ちOFF状態になるように、スイッチは制御信号によって制御されることを意味している。スイッチのセットは、異なる遅延を有するように独立して制御されるにも係らず、同期されている。第1半周期TAの開始Tstartから、第1半周期TAの終了時に設定される時間インターバルΔTAE1だけ差し引いた時間、第1のスイッチング回路SC1のスイッチの第1セットS1sc1;S1sc1、S4sc1がONになるように制御されている。第2半周期TBの間、第1のスイッチング回路SC1のスイッチの第1セットS1sc1;S1sc1、S4sc1がOFFになるように制御されている。本実施形態では、時間インターバルΔTAE1は、時間T3に開始され、時間T4で終了する。第2半周期TBの中間Tcenterから、第2半周期TBの終了時に設定される時間インターバルΔTBE1だけ差し引いた時間、第1のスイッチングの回路SC1のスイッチの第2セットS2sc1;S2sc1、S3sc1がONになるように制御されている。第1半周期TAの間、第1のスイッチングの回路SC1のスイッチの第2セットS2sc1;S2sc1、S3sc1がOFFになるように制御されている。本実施形態では、時間インターバルΔTBE1は、時間T7に開始され、時間T8で終了する。時間インターバルΔTAE1及び時間インターバルΔTBE1の間に、第1セットS1sc1;S1sc1、S4sc1及び第2セットS2sc1;S2sc1、S3sc1のスイッチング回路SC1のスイッチがOFFになるように制御されている。時間インターバルΔTAE1は、前記第1のスイッチング回路SC1のスイッチの前記第1及び第2セットのスイッチがOFFとなる第1の時間インターバルTsc1off1を構成している。時間インターバルΔTBEは、前記第1のスイッチング回路SC1のスイッチの前記第1及び第2セットのスイッチがOFFとなる第2の時間インターバルTsc1off2を構成している。第1半周期TAから、第1半周期TAの開始時に設定される時間インターバルΔTAS1及び第1半周期TAの終了時に設定される時間インターバルΔTAE2だけ差し引いた時間、第2のスイッチング回路SC2のスイッチの第1セットS1sc2;S1sc2、S3sc2がONになるように制御されている。第2半周期TBの間、第2のスイッチング回路SC2のスイッチの第1セットS1sc2;S1sc2、S4sc2がOFFになるように制御されている。本実施形態では、時間インターバルΔTASlは、時間T0で開始され時間T4で終了する。本実施形態では、時間インターバルΔTAE2は、時間T2で開始され時間T4で終了する。第2半周期TBから、第2半周期TBの開始時に設定される時間インターバルΔTBS1及び第2半周期TBの終了時に設定される時間インターバルΔTBE2だけ差し引いた時間、第2のスイッチング回路SC2のスイッチの第2セットS2sc2;S2sc2、S3sc2がONになるように制御されている。第1半周期TAの間、第2のスイッチング回路SC2のスイッチの第2セットS2sc2;S2sc2、S3sc2がOFFになるように制御されている。本実施形態では、時間インターバルΔTBSlは、時間T4で開始され時間T5で終了する。本実施形態では、時間インターバルΔTBE2は、時間T6で開始され時間T8で終了する。時間インターバルΔTAS1、ΔTAE2、ΔTBS1及びΔTBE2の間、第2のスイッチング回路SC2のスイッチの第1セットS1sc2;S1sc2、S4sc2及び第2セットS2sc2;S2sc2、S3sc2がOFFになるように制御されている。時間インターバルΔTAE2及びΔTBS1は、第2のスイッチング回路SC1の第1及び第2セットのスイッチがOFFになる時間T2から時間T5の間、連続時間インターバルTsc2off1を構成している。時間インターバルΔTBE2及びΔTAS1TP1すなわち、次のスイッチング周期TP1の時間インターバルΔTAS1は、時間T6から時間T1TP1の間すなわち、次のスイッチング周期TP1の時間インスタンスT1、連続時間インターバルTsc2off2を構成しているときは、第2のスイッチング回路SC2の第1セット及び第2セットのスイッチがOFFになる。下表1は、スイッチング周期TPの第1のスイッチング回路SC1の第1第及び第2セットのスイッチの状態を示している。各時間のインターバルの開始時間と終了時間も与えられている。下表2は、スイッチング周期TPの第2のスイッチング回路SC2の第1第及び第2セットのスイッチの状態を示している。各時間のインターバルの開始時間と終了時間も与えられている。時間インターバルTsclofflと時間インターバルTsc2offlは、少なくとも部分的にオーバーラップしており、すなわち、時間インターバルTsclofflは、時間インターバルTsc2offlが終了する前に開始され、又は、時間インターバルTsc2offlは、時間インターバルTsc1offlが終了する前に開始される。さらに、時間インターバルTscloff2と時間インターバルTsc2off2は、少なくとも部分的にオーバーラップしており、すなわち、時間インターバルTscloff2は、時間インターバルTsc2off2が終了する前に開始され、又は、時間インターバルTsc2off2は、時間インターバルTsc1off2が終了する前に開始される。このような方法で、第1のスイッチング回路SC1のスイッチ及び第2のスイッチング回路SC2のスイッチは、同期されている、本実施形態では、時間インターバルTsc2offlの長さは、時間インターバルTsc2off2の長さに等しく、並びに時間インターバルTsc1offlの長さは、時間インターバルTsc1off2の長さに等しい。上記実施形態では、時間インターバルTsc2offl及び時間インターバルTsc2off2は、時間インターバルTscloffl及び時間インターバルTscloff2より長い。しかし、それらは、同じ持続時間を保持できるか又は、時間インターバルTscloffは、Tsc2offの周期がより長くすることができる。これは、スイッチング回路にゼロ電圧スイッチングZVSを達成するための所要時間に依存し、また、第1正DC端子及び第1負DC端子の間の電圧、並びに、第2正DC端子及び第2負DC端子の間の電圧に依存している。上記実施形態では、時間インターバルTsclofflの中心は、時間インターバルTsc2offlの中心に近いか等しくなるように制御され、並びに、時間インターバルTscloff2の中心は、時間インターバルTsc2off2の中心に近いか等しくなるように制御されている。全てのスイッチをONに入れて高全負荷かけたてもゼロ電圧スイッチングが維持されている状況を、図8に示す。図9では、ノード10の電圧V10及びノード20の電圧V20は、時間インスタンスT2の前は高く、従って、スイッチS1sc1、S4sc1第1セットのSC1及びS1sc2第1セットのSC1は、全て導通状態にあり、スイッチS2sc1、S3sc1第2セットのSC1及びS2sc2第2セットのSC2は、非導通状態にある。第2のスイッチング回路SC2の第1セットS1sc2のスイッチは、時間インスタンスT2でOFFになる。時間インスタンスで電流Isが正となる時点で、第2のスイッチング回路の第1及び第2セットのスイッチの両方の出力容量を放電することによって、ノード10における電圧を高から低にすることができる。第2のスイッチング回路の第2のセットS2sc2のスイッチは、T5でONにするように指示されると、大きなスイッチング損失無しにONになり、ゼロに近い電圧となるので、ゼロ電圧スイッチングZVSと呼ばれる。Ipは正であるため、第1セットのスイッチS1sc1及びS4sc1は、T3でOFFにするとノード20において高から低並びにノード22において低から高まで電圧を急激に変化する結果を引起す原因となり、これは第1のスイッチング回路の第1セットのスイッチS1sc1及びS3sc1並びに第2セットのスイッチS2sc1及びS4sc1における出力静電容量の放電や充電によってもたらされる。第1のスイッチング回路SC1の第2のセットS2sc1及びS3sc1のスイッチは、T4でONにするように指示されるため、大きなスイッチング損失無しにONとなり、ゼロに近い電圧となるので、ZVSと呼ばれる。本実施形態で留意すべきことは、時間インターバルT2からT5までの間にS1sc2をOFF及びS2sc2をONさせる方が、時間インターバルT3からT4までの間にS1sc1及びS4sc1をOFF並びにS2sc1及びS3sc1をONさせるより長くなるのは、第2のスイッチング回路SC2の350Vの電圧Voutを整流する方が、第1のスイッチング回路SC1の50Vの電圧Vinを整流するより時間がかかるからである。全てのスイッチがONに入れて低無負荷においてもZVSが維持されている状況を図10に示す。ここで図11を用いて説明する。ノード10の電圧V10及びノード20の電圧V20は、時間インスタンスT2の前は高く、従って、スイッチS1sc1、S4sc1及びS1sc2は、全て導通状態にある。スイッチS1sc2は、時間インスタンスT2でOFFになる。電流Isは正であり、従って、スイッチS1SC2及びS2sc2で出力容量を放電することによって高から低まで電圧V10を変化させる。共振インダクターLRC間の電圧をT2からT3の間に切り替えることによって、電流Isは、減衰される。しかし、巻線LSの励磁電流ILMは、依然として増加しているために一次巻線LPに反映され、電流IPも増加させる。IPは正方向に増加しているため、スイッチS1sc1及びS4sc1をOFFに入れるとノード20の電圧は高から低へと急激に変化し、また、及びノード22の電圧V22は低から高へと急激に変化する結果となる。これはスイッチS1sc1及びS3sc1並びにスイッチS2sc1及びS4sc1における出力静電容量の放電や充電に起因している。出力電圧Voutは、スイッチング周波数を変えることによって制御することができる。これは、図12に示されている。出力電圧Voutは、異なる負荷及び異なるスイッチング周波数に対して変化させることができることが示されている。全てのスイッチのZVS動作は、すなわち、文中、図8、表2及び表3で説明したスイッチングインスタンスにおける時間インターバルTsc1off1、Tscloff2、Tsc2offl及びTsc2off2のような適切な遅延を行うことにによって制御される。第1DC端子T1P、T1Nの直列共振DCDCコンバータの電圧と第2DC端子T2P、T2Nの直列共振DCDCコンバータの電圧の関係は、スイッチング周期TPの長さを変えることによって制御することができる。直列共振DCDCコンバータを介した電力の流れの方向は、スイッチング周期TPの長さを変えることによって制御することができる。従って、直列共振DCDCコンバータは、双方向直列共振DCDCコンバータとして制御することができる。第1のスイッチング回路SC1のスイッチ及び第2のスイッチング回路SC2のスイッチは、スイッチをONに入れた時にゼロ電圧スイッチングZVS、又は、スイッチをOFFに入れた時にゼロに近い電流スイッチングZCSが提供できるように制御される。これは、第1及び第2スイッチング回路を直列共振周波数に近い固定スッチング周波数によって制御することによって得られる。第1のスイッチング回路SC1のスイッチ及び第2のスイッチング回路SC2のスイッチは、指定された動作範囲内にある第1DC端子上のすべての電圧に対して直列共振周波数、又は、その近接動作点でスイッチングすることによって制御することができる。第1のスイッチング回路SC1のスイッチ及び第2のスイッチング回路SC2のスイッチは、第2DC端子で全ての負荷条件に対して直列共振周波数、又は、その付近動作点でスイッチングすることによって制御することができる。直列共振DCDCコンバータとUPSシステム上記の前書きで、直列共振DCDCコンバータの典型的な用途について説明した。典型的なUPSシステムにおいては、直列共振DCDCコンバータを含む全てのUPSシステムのコンポーネント毎に一つの共通の制御システムが存在する。共通制御回路は、例えば、双方向DCDCコンバータを通過する電力フロー方向の指標としてステータスフラグ信号を含むことができる。また、制御回路は、第1DC端子T1P及びT1N並びに第2DC端子T2P及びT2Nでの電流及び又は電圧を感知するためのセンサを備えている。第1の動作モードでは、ステータスフラグ信号の電源は、第1DC端子T1P及びT1Nから第2DC端子T2P及びT2Nへ電流が流れる必要があることを示している。ここに示す制御回路は、電流及び又は第1の動作モードのための所定の基準信号に基づく第2DC端子T2P及びT2Nの電圧を制御している。第2の動作モードでは、ステータスフラグ信号の電源は、第2DC端子T2P及びT2Nから第1DC端子T1P及びT1Nへ電流が流れる必要があることを示している。ここに示す制御回路は、電流及び又は第2の動作モードのための所定の基準信号に基づく第1DC端子T1P及びT1Nの電圧を制御している。上述の通り直列共振DCDCコンバータは、図1に示すように、UPSシステム用のDCDCコンバータとして使用することができるように、第1DC端子T1P、T1Nはバッテリーへ接続されており、第2DC端子T2P及びT2NはDCバス図示せずに接続されている。AC主電源の故障が検出された時に、ステータスフラグ信号が第1の動作モードに切り替えるようにしてもよい。このような状況においては、電力は第1DC端子に接続されたバッテリーから第2DC端子に接続されたDCバスへ転送されなければならない。ここに示す制御回路は、バッテリー電源が許す限り、DCACコンバータへの入力として第2DC端子T2P及びT2Nに適した所定レベルの電圧及び又は電流を制御している。AC主電源が再び動作されてバッテリーを充電するためにDCバスからバッテリーへ電力が供給された時に、ステータスフラッグ信号が第2の動作モードに切り替えるようにしてもよい。ここに示す制御回路は、バッテリーへの入力として第1DC端子T1P及びT1Nに適した所定レベルの電圧及び又は電流を制御している。ステータスフラグ信号は、電源が双方向DCDCコンバータを介して転送されるべきではないことを示すための第3の動作モードを有していてもよい。この動作モードでは、全てのスイッチがOFFにされなければならない。この動作モードでは、AC電源の故障はなく、バッテリーは完全に充電される。直列共振DCDCコンバータの別の用途は、蓄電装置に蓄えられたエネルギーを再利用するためのものである。結果図3に係る直列共振DCDCコンバータの効率がテストされた。図12は、テストの結果を示す。テストでは、2つの効率曲線が示されており、第1曲線は、50Vの入力電圧Vinを有する回路を得るための出力電力のパワーの働きとしての効率曲線を示し、第2曲線は、48Vの入力電圧Vinを有する回路を得るための出力電力の働きとしての効率曲線を示している。見られるように、約400Wから2200Wへの電力出力範囲で効率は、96以上である。最大電力の効率は、975以上である。これは、冒頭で述べた従来技術のDCDCコンバータが約92の効率を示したのと比べて相当改善された。