半導体基板上にゲート電極を形成する工程と、前記半導体基板にソース領域またはドレイン領域となる不純物領域を形成する工程と、前記ゲート電極および前記不純物領域を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜にエッチングを施し、さらに、前記不純物領域にエッチングを施すことにより、前記層間絶縁膜を貫通して前記不純物領域に達するコンタクトホールを形成する工程と、前記コンタクトホール内に第1金属膜を形成する工程と、前記第1金属膜上にバリア層を形成する工程と、前記バリア層を形成した後に、前記半導体基板に熱処理を施すことにより、エッチングされた前記不純物領域の底部および側壁に形成されている前記第1金属膜と前記半導体基板とを反応させて、金属シリサイドを形成する工程と、前記コンタクトホール内を埋め込むように、前記バリア層上に第2金属膜を形成する工程とを備えた、半導体装置の製造方法。前記半導体装置はDRAMを構成する、請求項1記載の半導体装置の製造方法。前記第1金属膜はチタンであり、前記金属シリサイドはチタンシリサイドである、請求項1または2に記載の半導体装置の製造方法。前記バリア層は窒化チタンである、請求項1~3のいずれかに記載の半導体装置の製造方法。前記第2金属膜はタングステンである、請求項1~4のいずれかに記載の半導体装置の製造方法。半導体基板上に形成されたゲート電極と、前記半導体基板に形成され、ソース領域またはドレイン領域となる不純物領域と、前記ゲート電極および前記不純物領域を覆うように形成された層間絶縁膜と、前記層間絶縁膜を貫通して前記不純物領域に達するコンタクトホールと、前記コンタクトホール内に形成された第1金属膜と、前記第1金属膜上に形成されたバリア層と、前記コンタクトホール内を埋め込むように、前記バリア層上に形成された第2金属膜と、を備え、前記コンタクトホールの底部は、前記不純物領域を掘り込む態様で形成され、掘り込まれた前記コンタクトホールの底部および側壁には、前記第1金属膜と前記半導体基板が反応することにより形成された金属シリサイドが位置する、半導体装置。前記半導体装置はDRAMを構成する、請求項6記載の半導体装置。前記第1金属膜はチタンであり、前記金属シリサイドはチタンシリサイドである、請求項6または7に記載の半導体装置。前記バリア層は窒化チタンである、請求項6~8のいずれかに記載の半導体装置。前記第2金属膜はタングステンである、請求項6~9のいずれかに記載の半導体装置。ここで、問題となる金属シリサイド層112とソース、ドレイン領域107との界面抵抗は、次式によって表わされる。界面抵抗R=ρ/Sρ:金属シリサイド層とシリコン基板との界面の界面抵抗率S:金属シリサイド層とシリコン基板との界面の接触面積年々、着実に進行してゆく半導体装置の微細化、高集積化に伴ってコンタクトホール径は縮小されており、金属シリサイド層とシリコン基板との界面の接触面積Sは小さくなり、コンタクト抵抗の増大が問題となってきている。このコンタクト抵抗増大の問題を解決するためには、上記の式より下記の2つの方法が考えられる。シリコン基板と金属シリサイド層との界面の界面抵抗率ρの低減シリコン基板と金属シリサイド層との界面の接触面積Sの拡大上記の接触面積の拡大に着目してコンタクト抵抗の低減を行った従来例について説明する。接触面積Sを拡大する手法は、シリコン基板と金属シリサイドとの界面をウエハの厚さ方向に拡大する手法、同界面をウエハ面に平行に拡大する手法、コンタクトホール底部のシリコン基板と金属シリサイドとの界面の面積を増大させる手法、に大別できる。上記界面をウエハの厚さ方向に拡大する手法は、コンタクト部の平面的な面積を拡大することなく、ホール径が縮小された場合にもコンタクト抵抗を低減できるので、半導体装置の微細化との両立をはかるという点では最も有効な手法である。この手法を用いた例として、半導体基板の不純物領域に溝を形成した後に、その溝に金属または金属シリサイドを埋め込み、その上にコンタクトホールを形成する方法がある特開昭60-187060号公報。この方法ではシリコン基板に溝を形成する工程と、コンタクトホールを形成する工程とを、それぞれ別々に行うため、工程数が増大するという問題がある。ウエハ面に平行な方向に拡大する手法を用いた例として、コンタクトホール断面よりも広い面積の金属シリサイド層を形成した方法があるコンタクホール底部における上記界面の面積を増大させた例として、コンタクトホール底部に微細凹凸を形成する方法特開平3-280532号公報がある。この方法の場合、コンタクトホールの径を拡大することなく、シリコン基板と金属シリサイドとの界面の面積Sを増大できる利点を有している。しかしながら、凹凸を形成するコンタクトホール底部の面積自体に限度があるため、コンタクトホール径が縮小された場合、コンタクト抵抗上昇を抑制する効果が小さくなる問題がある。本発明は、半導体装置の微細化に対処しうる、製造が容易で安価な低コンタクト抵抗の半導体装置およびその製造方法を提供することを目的とする。本発明の請求項1の半導体装置は、シリコン基板の主表面に形成された不純物領域と、不純物領域を覆う層間絶縁膜と、不純物領域の上の層間絶縁膜を貫通するコンタクトホール内および当該コンタクトホール周囲の層間絶縁膜の上に形成されている導電膜とを有する。また、この装置は、コンタクトホール底部より下側の不純物領域において、不純物領域に接して囲まれ、コンタクトホール下端の径よりも大きな径を有する金属シリサイド層とを備える。さらに、この装置における、上記金属シリサイド層は、コンタクトホール下端の層間絶縁膜の底面に接する上側金属シリサイド層と、不純物領域に接する下側金属シリサイド層との境界をなす界面を含む。上記の金属シリサイド層は、コンタクトホール底部の不純物領域に形成された拡大凹部の底に沿って形成されている。この拡大凹部は、層間絶縁膜を貫通するコンタクトホールよりも大きな径を有している。このため、金属シリサイド層となる金属膜を拡大凹部の隅にまで形成するためには、メタルCVD法などを用いて形成する。このとき、上記拡大凹部の隅の部分に形成される金属膜は、拡大凹部の底からだけでなく、層間絶縁膜の底面からも発生する。層間絶縁膜の底面から発生した上側金属膜と、拡大凹部の隅の底面から発生した下側金属膜とは、それぞれ拡大凹部の上および下から拡大凹部の内側に向かって成長するので、それらは拡大凹部の中で会合し、拡大凹部の隅で界面を形成する。この界面はシームと呼ばれることがある。一方、大部分の拡大凹部では、その底面から金属膜を成長させる。これらの金属膜は、シリコン基板に接する部分で金属シリサイドとなる。隅の部分のシームを含む金属膜もシリコン基板に接する部分に近いので、金属シリサイドとなる。なお、コンタクトホール内に形成する導電膜または金属膜と、コンタクトホール周囲の層間絶縁膜の上に形成する導電膜または金属膜とは、別々に形成されたものでもよいし、同じ機会に形成されたものでもよい。上記の拡大凹部はコンタクトホール開口後に引き続いて設けるので、特に従来の製造工程の順序を変化させる付加的な工程が必要ではない。したがって、上記本発明の製造方法は簡便に実施することができる。このように、コンタクトホール開口部よりも広い拡大凹部にオーミックコンタクトを形成し接触面積を増大させることにより、半導体装置を微細化しても低抵抗なコンタクトを形成することができる。また、上記のシリコン基板に設ける拡大凹部は、貫通孔でもよいが、望ましくは溝状の拡大凹部である。本発明の請求項2の半導体装置は、シリコン基板の主表面に形成された不純物領域と、不純物領域を覆う層間絶縁膜と、不純物領域の上の層間絶縁膜を貫通し当該不純物領域の中にまで達するコンタクトホール内および当該コンタクトホール周囲の層間絶縁膜の上に形成されている導電膜と、不純物領域に囲まれるコンタクトホール底部の側壁および底面を覆っている金属シリサイド層とを備える。上記の金属シリサイド層の形成により、半導体装置の微細化が進んでも平面的な面積を増大させずにコンタクト面積を増大させることができ、低抵抗コンタクトを得ることができる。また、上記のコンタクトホールは、層間絶縁膜の開口エッチングに引き続いて連続して半導体基板を異方性エッチングするので、これまでの製造工程にさらに製造工程を付加することなく形成することができる。本発明の請求項3の半導体装置は、シリコン基板の主表面に形成された不純物領域と、不純物領域を覆う層間絶縁膜と、不純物領域の上の層間絶縁膜を貫通するコンタクトホール内および当該コンタクトホールの周囲の層間絶縁膜の上に形成されている導電膜と、コンタクトホール底部から不純物領域の中へ広がって延びる金属シリサイド層とを備えている。そして、当該金属シリサイド層を構成する金属原子は、シリサイド反応を行なう際に、Si原子が当該金属の膜中に拡散する量よりも多くシリコン基板中に拡散する金属である。上記の金属としては、請求項4の半導体装置のように、金属シリサイドを構成する金属原子が、CoおよびNiのうちのいずれかであることが望ましい。シリサイド化熱処理時にSi原子が当該金属の膜中に拡散する量よりも多くシリコン基板中に拡散する金属する原子として、例えばCoおよびNiを用いるのがよい。上記金属の採用により、従来のコンタクトホール形成工程および金属膜成膜工程を用いながら、従来よりも深く不純物領域に金属シリサイド層を形成することができる。また、径方向にも広がるので、上記金属シリサイド層の径は、上記コンタクトホールの下端部径よりも大きくなる。この結果、半導体装置を微細化しても、良好なコンタクトを形成することが可能となる。本発明の請求項5の半導体装置の製造方法は、シリコン基板の主表面に不純物を注入して不純物領域を形成する工程と、不純物領域を覆う層間絶縁膜を成膜する工程と、不純物領域の上の層間絶縁膜にコンタクトホールを開口する工程と、コンタクトホールの開口に引き続いて、シリコン基板をエッチングしてコンタクトホール底部の径よりも大きい径の拡大凹部を不純物領域に設ける工程と、拡大凹部を埋めるように金属膜をコンタクトホール底部に成膜する工程とを備える。上記の方法により、従来の製造方法に簡便な変更を加えるだけで、コンタクト抵抗を減少させることができる。この方法は半導体装置を微細化しても可能である。なお、上記の金属膜は、コンタクトホール底部に限定して成膜するのではなく、コンタクトホール底部を含めてコンタクトホール側壁および層間絶縁膜の上にも一体的に成膜することが望ましい。以後の説明においても、金属膜の成膜箇所について、同様である。請求項6の半導体装置の製造方法では、請求項5の方法において、不純物領域に拡大凹部を設けるエッチングは、等方性エッチングおよびウエットエッチングのうちのいずれかのエッチングによって行う。上記のエッチング法により、コンタクトホール下端の径よりも大きい径の拡大凹部を不純物領域である不純物領域内に形成することができ、簡便かつ安価にコンタクト面積を増大させることができる。請求項7の半導体装置の製造方法では、請求項5または6の方法において、メタルCVD法を用いて拡大凹部を埋めるように金属膜をコンタクトホール底部に成膜する。メタルCVD法を用いることにより、層間絶縁膜の底部に外周が広がる拡大凹部全体を埋めるように金属膜を成膜でき、コンタクト面積を増大させることができる。請求項8の半導体装置の製造方法は、シリコン基板の主表面に不純物を注入して不純物領域を形成する工程と、不純物領域を覆う層間絶縁膜を成膜する工程と、不純物領域の上の層間絶縁膜を貫通し、当該不純物領域の中にまで達するコンタクトホールを開口する工程と、不純物領域によって囲まれるコンタクトホール底部の側壁および底面を覆って金属膜を形成する工程とを備える。上記の構成により、半導体装置を微細化した上でコンタクト面積を広くとることができるので、微細化した半導体装置のコンタクト抵抗を低下させることが可能となる。本発明の請求項9の半導体装置の製造方法は、シリコン基板の主表面に不純物を注入して不純物領域を形成する工程と、不純物領域を覆う層間絶縁膜を成膜する工程と、不純物領域の上の層間絶縁膜にコンタクトホールを開口する工程と、コンタクトホール底部に金属膜を成膜する工程と、金属膜とシリコンとを反応させ金属シリサイド層を形成するための熱処理工程とを備え、金属膜を構成する金属原子は、シリサイド反応を行なう際に、Si原子が金属膜の中に拡散する量よりも多くシリコン基板中に拡散する金属である。上記金属膜としては、例えば、請求項10の半導体装置のように、CoおよびNiのうちのいずれかの金属膜を用いるのがよい。上記の金属、例えばCoまたはNiは、シリサイド化熱処理工程において、Si原子がが金属膜に拡散浸入する量よりも多くをシリコン基板内に拡散するものであり、金属シリサイドはコンタクトホール底部からシリコン基板の中にわたって形成される。この製造方法により、金属シリサイド層はコンタクトホール下端部の径よりも広い径をもって、従来よりも深く形成される。この結果、コンタクト面積が広がるので、コンタクト抵抗を低下させることができる。このコンタクト抵抗の低下は、従来の製造方法に比べて工数を多くする必要はなく、金属膜の材質を選択することにより可能となる。さらに、このコンタクト抵抗の低下は、半導体装置を微細化しても可能である。請求項11の半導体装置の製造方法では、請求項9または10の方法において、金属膜がCo膜である場合において、金属シリサイド層を形成するための熱処理として、450°C以下の熱処理および600°C以上の熱処理のうち、いずれかの熱処理を加える。Coは450°C以下または600°C以上の温度域でシリコン中に拡散浸入してコバルトシリサイドを形成する。このため、不純物領域に深く、かつ拡大してコバルトシリサイド層が形成されるので、簡便にコンタクト面積を増大させ、コンタクト抵抗を低下させることができる。この方法は、処理工程の変更を伴わずに、金属膜の種類をコバルトにすることのみにより実現することができるので、既存の設備を用いて簡便に実施することができる。請求項12の半導体装置の製造方法では、請求項9または10の方法において、金属膜がCo膜である場合において、金属シリサイド層を形成するための熱処理として450°C以下の熱処理を加えた後に、コバルト膜のみを選択的に除去する工程と、その後に600°C以上の熱処理を加える。上記の方法により、シリコンの不純物領域のより深い位置にCo2Siが形成され、次いでCoSi2が形成されるので、微細化を図った半導体装置においても、簡便にコンタクト面積を増大させることができる。この方法は、処理工程の変更を伴わずに、金属膜の種類をコバルトにすることのみにより実現することができるので、既存の設備を用いて簡便に実施することができる。請求項13の半導体装置の製造方法は、請求項9~11の方法において、金属シリサイド層を形成する熱処理工程の後に、当該金属シリサイド層以外の金属膜を選択的に除去する工程をさらに備えている。上記金属膜の除去により、配線用金属膜とシリコンとの反応がより完全に防止され、安定した配線系統を確保することができる。また、コンタクトホールの側壁に残る未反応の金属膜を除去することにより、コンタクトホールの金属膜による埋め込みをより容易にすることができる。請求項14の半導体装置の製造方法は、請求項13の方法において、金属膜を形成する工程と、金属シリサイド層を形成する熱処理工程と、その金属シリサイド層以外の金属膜を選択的に除去する工程と、を複数回繰り返す。上記の繰り返しにより、金属シリサイド層が不純物領域領域へより深く、より広く形成されるので、コンタクト面積が広くなり、コンタクト抵抗をより一層低下させることが可能となる。本発明を用いることにより、半導体装置の微細化を推進しながら、低抵抗のコンタクトを形成することができ、高速MPUのデバイス等の高集積化に寄与することが期待される。次に、図面を用いて本発明の実施の形態について説明する。膜やBPSG膜等からなる層間絶縁膜8を成膜する。次に、層間絶縁膜8をエッチングしてコンタクトホール9を開口するは、それぞれ次の通りである。異方性エッチング条件:エッチングガス:C4F8O2系流量比:およそ、2:1等方性エッチング条件:エッチングガス:CF4O2系流量比:およそ、4:1いずれも、フッ化炭素CxFyO2というエッチングガス系でのエッチングになるが、CxFyのFに対するCの比率が大きくなると、異方性エッチングの度合いが強くなるという特質を有している。したがって、層間絶縁膜8の異方性エッチングからシリコン基板の等方性エッチングの切換えは、ガス系を切り換えることによって行うことができる。また、上記のシリコン基板に拡大凹部19を設ける等方性エッチングは、上記のドライエッチングに代えて、下記のウエットエッチングによって行うことができる。ウエットエッチング条件:エッチ液:フッ酸のロジック系のデバイス等として用いることができる。また、容量を付随させると、DRAM等のメモリとしても用いることができる。本実施の形態では、層間絶縁膜へのコンタクトホールの開口に引き続いてシリコン基板への等方性エッチングまたはウエットエッチングによる拡大した拡大凹部の形成により、広いコンタクト面積を形成することができる。このため、微細化された半導体装置においても、簡便にかつ安価に良好なコンタクトを形成することが可能となる。また、この方法は、上記特開昭60-187060号公報に開示されている方法と比較して、下記の利点を有する。特開昭60-187060号公報に記載の発明では、基板に形成した溝部を金属シリサイドで埋め込んでいる。上記の半導体装置の製造方法は、上記特開昭60-187060号公報に開示されている方法と比較して、下記の利点を有する。特開昭60-187060号公報に記載の発明で開示されているコンタクトホール開口と基板の溝部形成とを別々に行う方法との相違は、本実施の形態では、コンタクトホール開口に引き続いてシリコン基板に拡大凹部を掘り込む点にある。このため、コンタクトホール底部に自己整合的に径の大きい拡大凹部を基板に設けることができるとともに、工程数も少なくできる利点を有する。を用いて行う。次に、金属膜10とバリア層11とを連続して成膜する、ニッケルを挙げることができる。シリサイド化熱処理を加えることにより、金属膜10とシリコンとを反応させて、上記した金属シリサイド層を形成するは、シリコンが金属中に拡散することによって金属シリサイドを形成するので、形成されるシリサイド層は浅くなる。また、コンタクトホール下端の径より、それほど大きな径にならない。次に、金属シリサイド12を溶解しないで金属層10を溶解する薬液、例えば硫酸過酸化水素水を用いて金属層10を選択的に除去する図21。この金属層10の除去は省略してもよい。ただし、後記するように、金属膜10の成膜→シリサイド化熱処理→金属層10の除去を繰り返すことにより、金属シリサイド層をソース、ドレイン領域に深く形成する場合には省略することはできない。この金属層10の除去を行わないと、金属膜10がコンタクトホールを狭くしてしまうからである。その後、その上にTiNからなるバリア層を形成する図22。続いて、配線を形成するタングステンなどにより配線用金属膜13を成膜する図23。さらに配線用金属膜13をエッチングして金属配線14を形成する図24。本実施の形態のポイントは、Si原子が金属膜中に拡散する量よりも多く原子がシリコン基板中に拡散する金属を用い、シリコン基板側の深い位置でシリサイド反応を生じさせることにある。シリサイド化熱処理によってコンタクト底部に自己整合的にシリサイド層12を形成する際、金属原子はシリコン中に拡散し、シリコン基板中に深く金属シリサイド層が形成される。基板中に深く金属シリサイドが形成される場合、シリコンと金属シリサイドとの界面の接触面積Sをウエハ垂直方向に拡大することができ、その結果、微細化をした半導体装置においても低いコンタクト抵抗を得ることができる。上記の半導体装置はMPUのロジック系のデバイスとして用いることができる。しかし、容量を付随させるなどして、DRAM等のメモリとしても用いることができる。金属膜にCoを用いた場合についてさらに詳しく説明する。Coのシリサイド化反応は、温度域に応じて次の反応が起きることが知られている。400~450°C:CoSi→Co2Si450~600°C:Co2SiSi→2CoSi600°C以上:CoSiSi→CoSi2上記の反応のうち、CoSi→Co2Siの反応、およびCoSiSi→CoSi2の反応は金属原子がシリコン中に拡散することによって進行する。一方、Co2SiSi→2CoSiの反応はシリコンが金属中に拡散することによって進行する。したがって、図19に示すように、金属シリサイドを形成する熱処理は、450°C以下または600°C以上で行うことが有効である。また、450°C以下の熱処理を加えた後に、金属膜を選択的に除去し、その後に600°C以上の熱処理を加えてもよい。さらに深い金属シリサイド層を形成する手法としては、d1金属層10を成膜した後図18に、d2熱処理によって金属シリサイド12を形成する図19。次に、d3未反応金属層を選択的に除去する図21、というd1→d2→d3の工程を複数回繰り返すという方法がある。金属シリサイドを形成する工程を複数回繰り返すことによって、金属シリサイドはより深く形成され、シリコンと金属シリサイドとの接触面積が増大する。このため、半導体装置の微細化を遂行しながらコンタクト抵抗を減少させることができる。上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含む。