"半導体チップ、前記半導体チップの周囲に位置する複数のインナーリードフレーム、および前記半導体チップと前記インナーリードフレームとを接続する接続部材を、パッケージ内部に備えた半導体モールドパッケージであって、前記半導体チップが前記半導体モールドパッケージの中央部に配置され、前記半導体チップの外周の各辺と、前記半導体モールドパッケージのパッケージ端のそれぞれとが対向しており、前記複数のインナーリードフレームは、前記接続部材を介して前記半導体チップの前記外周の一つの辺の側へ接続されている前記インナーリードフレームのうちで最も前記一つの辺に近い第1のインナーリードフレームと、前記接続部材を介して前記半導体チップの前記外周における前記一つの辺とは異なる他の辺の側へ接続されている前記インナーリードフレームのうちで最も前記他の辺に近い第2のインナーリードフレームと、を含み、前記第1のインナーリードフレームの先端と前記第1の辺側の前記半導体モールドパッケージのパッケージ端との距離が、前記第2のインナーリードフレームの先端と前記第2の辺側の前記半導体モールドパッケージのパッケージ端との距離よりも、大きく、前記第1のインナーリードフレーム先端と前記第1の辺との間にある距離が、前記第2のインナーリードフレーム先端と前記第2の辺との間にある距離よりも小さく、前記複数の接続部材のうち前記第1のインナーリードフレームと前記半導体チップの前記第1の辺側とを接続する第1接続部材が、前記複数の接続部材のうち前記第2のインナーリードフレームと前記半導体チップの前記第2の辺側とを接続する第2接続部材よりも短く、前記第1接続部材が高速データの入力または/および出力に用いられ、前記第2接続部材がインダクタとして用いられることを特徴とする半導体モールドパッケージ。内部に半導体チップを有する半導体モールドパッケージであって、前記半導体モールドパッケージは、前記半導体チップの各辺とそれぞれ対向する複数のパッケージ端を有し、前記複数のパッケージ端のうち一つのパッケージ端から前記半導体チップへ向かって延びる第1のインナーリードフレームと、前記一つのパッケージ端から前記半導体チップへ向かって前記第1のインナーリードフレームと並んで延び、かつ前記第1のインナーリードフレームよりも短い第2のインナーリードフレームと、前記半導体チップと前記第1のインナーリードフレームとを接続し、高速データの入力または/および出力に用いられる第1の接続部材と、前記半導体チップと前記第2のインナーリードフレームとを接続し、前記第1の接続部材よりも短く、かつインダクタとして用いられる第2の接続部材と、を備えることを特徴とする半導体モールドパッケージ。内部に半導体チップを有する半導体モールドパッケージであって、前記半導体モールドパッケージは、前記半導体チップの各辺とそれぞれ対向する複数のパッケージ端を有し、前記複数のパッケージ端のうち一つのパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第1インナーリードフレーム群と、前記複数のパッケージ端のうち前記一つのパッケージ端の隣に位置する他のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第2インナーリードフレーム群と、前記第1インナーリードフレーム群および前記第2インナーリードフレーム群のそれぞれのインナーリードフレームと、前記半導体チップと、を接続し、少なくとも1つが高速データの入力または/および出力に用いられる複数の接続部材と、を備え、前記第1インナーリードフレーム群のうち一部のインナーリードフレームは、前記第2インナーリードフレーム群において前記一部のインナーリードフレームと対称な位置にあるインナーリードフレームよりも、短く、前記第1インナーリードフレーム群のうち前記一部のインナーリードフレーム以外の他のインナーリードフレームは、前記第2インナーリードフレーム群において前記他のインナーリードフレームと対称な位置にあるインナーリードフレームと、同じ長さを有し、前記複数の接続部材のうち、前記一部のインナーリードフレームと前記半導体チップとを接続する接続部材が、インダクタとして用いられることを特徴とする半導体モールドパッケージ。前記対称な位置とは、前記第1インナーリードフレーム群が設けられた前記一つのパッケージ端と前記第2インナーリードフレーム群が設けられた前記他のパッケージ端とがなす内角の二等分線を対称軸として、当該対称軸を挟んで線対称な位置であることを特徴とする請求項3に記載の半導体モールドパッケージ。四角形状の半導体チップを内部に有する半導体モールドパッケージであって、前記半導体モールドパッケージは、前記半導体チップの四辺とそれぞれ対向する4つのパッケージ端を有し、前記4つのパッケージ端のうち第1のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第1のインナーリードフレーム群と、前記4つのパッケージ端のうち第2のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第2のインナーリードフレーム群と、前記4つのパッケージ端のうち第3のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第3のインナーリードフレーム群と、前記4つのパッケージ端のうち第4のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第4のインナーリードフレーム群と、前記第1、2、3および4のインナーリードフレーム群の各インナーリードフレームと、前記半導体チップと、を接続し、少なくとも1つが高速データの入力または/および出力に用いられる複数の接続部材と、を備え、前記第1、2、3および4のインナーリードフレーム群は、全体として略対称な構成を有しており、前記第1、2、3および4のインナーリードフレーム群の構成の対称性を欠くように、前記第1、2、3および4のインナーリードフレーム群の中の一部のインナーリードフレームが他のインナーリードフレームよりも短くされており、前記複数の接続部材のうち、前記一部のインナーリードフレームと前記半導体チップとを接続する接続部材が、インダクタとして用いられることを特徴とする半導体モールドパッケージ。前記半導体チップが前記半導体モールドパッケージの中央部に配置されていることを特徴とする請求項2乃至5のいずれか1項に記載の半導体モールドパッケージ。前記インナーリードフレームの前記半導体チップ側が面取りされていることを特徴とする請求項1乃至6のいずれか1項に記載の半導体モールドパッケージ。前記リードフレーム中央のインナーリードフレームの太さと比べて、前記リードフレーム四隅のインナーリードフレームの太さを太くしたことを特徴とする請求項1乃至7のいずれか1項に記載の半導体モールドパッケージ。前記リードフレーム四隅のインナーリードフレームに湾曲したインナーリードフレームを用いたことを特徴とする請求項1乃至8のいずれか1項に記載の半導体モールドパッケージ。前記インナーリードフレームの下に台座を配置し、該インナーリードフレームのボンディング位置を相対的に高くしたことを特徴とする請求項1乃至9のいずれか1項に記載の半導体モールドパッケージ。前記インナーリードフレームの接合面を斜めにカットして該インナーリードフレームのボンディング位置を斜めにしたことを特徴とする請求項10記載の半導体モールドパッケージ。前記インナーリードフレームのワイヤボンディング位置だけを該インナーリードフレームの引き伸ばし部分よりも相対的に高くしたことを特徴とする請求項1乃至11のいずれか1項に記載の半導体モールドパッケージ。前記インナーリードフレームの引き伸ばし部分の高さを該インナーリードフレームのワイヤボンディング位置の部分より相対的に厚くしたことを特徴とする請求項12記載の半導体モールドパッケージ。前記半導体チップの下に台座を配置し、該半導体チップのボンディング位置を相対的に高くしたことを特徴とする請求項1乃至13のいずれか1項に記載の半導体モールドパッケージ。ところで、ワイヤの最短化に際して、上記特許文献1の場合には、ダイパットとリードを直接接合してワイヤ長を短くしているため、1つのノードグランドシグナルに対してしか短くならないという問題点があった。また、上記特許文献2の場合には、外周配線領域リードフレームを用いてある特定のパットノードに対してワイヤ長を短くしており、この方式だと、四隅にあるパットやピンに対してしか対応できず、四隅にあるパットノードは一般的にグランドや電源などのDC信号であって、ワイヤ長を短くしてインダクタ成分を抑える必要がある信号リードフレームに対しては効果が発揮され難く、更に、デメリットとして、外周配線領域リードフレームがあるために、リードフレームから引き伸ばすワイヤは余分に長くなってしまうという問題点があった。また、上記特許文献3の場合には、ブリッジ24を持つ第2フィンガとブリッジを持たない第1フィンガワイヤを共有する2種類のリードフレーム形状を有し、ワイヤ掃引やワイヤ乱れを生じないほど短くしており、ブリッジ24を必要としている。また、ワイヤの高密度化に際して、上記特許文献4の場合には、高密度化は可能であるが、それぞれのワイヤ長が長くなってしまうという問題点があった。また、ワイヤ長の適宜調整に際しては、上記特許文献1の場合には、金属部を用いることにより、半導体チップから打つワイヤボンディング位置を大きくして、ワイヤ長を調整可能としており、リードフレームとリードを一体化に追加で金属部を追加して、ワイヤの着地点を広げているため、1つのノードグランドシグナルにしか対応できないと言う問題点があった。また、パッケージの汎用性に関して、上記特許文献5の場合には、サイズの異なるチップでも同一のリードフレームで実装可能なように各リード上に数点の内部接触端子ランドを配置している。つまり、複数のチップに対して外周ノードのパット配置が同一としている。さらに、複数のチップサイズに対応可能となるが、各リード上に複数のランドを配置しなければならず、裏面パターンが複数の導体リードのように複雑になってしまう問題点があった。また、ワイヤの削除に関して、更なる高周波成分をモールドパッケージで対応するためには、高周波成分においてロスとなるワイヤが課題となってくるため、ワイヤを削除したモールドパッケージが求められ、上記特許文献1の場合には、チップダイパット間のワイヤだけとなり、トータルのワイヤが短くなるという問題点があった。この発明は、上記のような課題を解決するためになされたもので、ワイヤのインダクタ成分を利用したい端子とワイヤ長を少しでも短くしたい端子が半導体チップ中に入り混じっている場合に、これに対処することができ、更なる高周波モールドパッケージの対応化を図ることができる半導体モールドパッケージを得ることを目的とする。第1の発明は、上記の目的を達成するため、半導体チップ、前記半導体チップの周囲に位置する複数のインナーリードフレーム、および前記半導体チップと前記インナーリードフレームとを接続する接続部材を、パッケージ内部に備えた半導体モールドパッケージであって、前記半導体チップが前記半導体モールドパッケージの中央部に配置され、前記半導体チップの外周の各辺と、前記半導体モールドパッケージのパッケージ端のそれぞれとが対向しており、前記複数のインナーリードフレームは、前記接続部材を介して前記半導体チップの前記外周の一つの辺の側へ接続されている前記インナーリードフレームのうちで最も前記一つの辺に近い第1のインナーリードフレームと、前記接続部材を介して前記半導体チップの前記外周における前記一つの辺とは異なる他の辺の側へ接続されている前記インナーリードフレームのうちで最も前記他の辺に近い第2のインナーリードフレームと、を含み、前記第1のインナーリードフレームの先端と前記第1の辺側の前記半導体モールドパッケージのパッケージ端との距離が、前記第2のインナーリードフレームの先端と前記第2の辺側の前記半導体モールドパッケージのパッケージ端との距離よりも、大きく、前記第1のインナーリードフレーム先端と前記第1の辺との間にある距離が、前記第2のインナーリードフレーム先端と前記第2の辺との間にある距離よりも小さく、前記複数の接続部材のうち前記第1のインナーリードフレームと前記半導体チップの前記第1の辺側とを接続する第1接続部材が、前記複数の接続部材のうち前記第2のインナーリードフレームと前記半導体チップの前記第2の辺側とを接続する第2接続部材よりも短く、前記第1接続部材が高速データの入力または/および出力に用いられ、前記第2接続部材がインダクタとして用いられることを特徴とする半導体モールドパッケージ。第2の発明は、上記の目的を達成するため、内部に半導体チップを有する半導体モールドパッケージであって、前記半導体モールドパッケージは、前記半導体チップの各辺とそれぞれ対向する複数のパッケージ端を有し、前記複数のパッケージ端のうち一つのパッケージ端から前記半導体チップへ向かって延びる第1のインナーリードフレームと、前記一つのパッケージ端から前記半導体チップへ向かって前記第1のインナーリードフレームと並んで延び、かつ前記第1のインナーリードフレームよりも短い第2のインナーリードフレームと、前記半導体チップと前記第1のインナーリードフレームとを接続し、高速データの入力または/および出力に用いられる第1の接続部材と、前記半導体チップと前記第2のインナーリードフレームとを接続し、前記第1の接続部材よりも短く、かつインダクタとして用いられる第2の接続部材と、を備えることを特徴とする。第3の発明は、上記の目的を達成するため、内部に半導体チップを有し、前記半導体チップの各辺とそれぞれ対向する複数のパッケージ端を有する半導体モールドパッケージであって、前記複数のパッケージ端のうち一つのパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第1インナーリードフレーム群と、前記複数のパッケージ端のうち前記一つのパッケージ端の隣に位置する他のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第2インナーリードフレーム群と、前記第1インナーリードフレーム群および前記第2インナーリードフレーム群のそれぞれのインナーリードフレームと、前記半導体チップと、を接続し、少なくとも1つが高速データの入力または/および出力に用いられる複数の接続部材と、を備え、前記第1インナーリードフレーム群のうち一部のインナーリードフレームは、前記第2インナーリードフレーム群において前記一部のインナーリードフレームと対称な位置にあるインナーリードフレームよりも、短く、前記第1インナーリードフレーム群のうち前記一部のインナーリードフレーム以外の他のインナーリードフレームは、前記第2インナーリードフレーム群において前記他のインナーリードフレームと対称な位置にあるインナーリードフレームと、同じ長さを有し、前記複数の接続部材のうち、前記一部のインナーリードフレームと前記半導体チップとを接続する接続部材が、インダクタとして用いられることを特徴とする。第4の発明は、上記の目的を達成するため、四角形状の半導体チップを内部に有する半導体モールドパッケージであって、前記半導体モールドパッケージは、前記半導体チップの四辺とそれぞれ対向する4つのパッケージ端を有し、前記4つのパッケージ端のうち第1のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第1のインナーリードフレーム群と、前記4つのパッケージ端のうち第2のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第2のインナーリードフレーム群と、前記4つのパッケージ端のうち第3のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第3のインナーリードフレーム群と、前記4つのパッケージ端のうち第4のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第4のインナーリードフレーム群と、前記第1、2、3および4のインナーリードフレーム群の各インナーリードフレームと、前記半導体チップと、を接続し、少なくとも1つが高速データの入力または/および出力に用いられる複数の接続部材と、を備え、前記第1、2、3および4のインナーリードフレーム群は、全体として略対称な構成を有しており、前記第1、2、3および4のインナーリードフレーム群の構成の対称性を欠くように、前記第1、2、3および4のインナーリードフレーム群の中の一部のインナーリードフレームが他のインナーリードフレームよりも短くされており、前記複数の接続部材のうち、前記一部のインナーリードフレームと前記半導体チップとを接続する接続部材が、インダクタとして用いられることを特徴とする。本発明によれば、ワイヤのインダクタ成分を利用したい端子とワイヤ長を少しでも短くしたい端子が半導体チップ中に入り混じっている場合に、これに対処することができるという効果がある。以下、この発明の一実施の形態を、図1~図23を参照して説明する。実施の形態1.図1は、この発明の実施の形態1による半導体モールドパッケージを示すもので、パッケージ表面TopViewからみたリードフレーム,ワイヤおよび実装LSIの配置図である。図1において、1はリードフレーム、2はインナーリードフレーム、3はLSI半導体チップ、4はLSI3の近傍まで伸ばしたインナーリードフレーム、5はLSI3とインナーリードフレーム2,4を接続するワイヤである。LSI3を一方のパッケージ端の側に配置すると図1の左側、左側のリードフレーム1とは、距離間が短くなるのでワイヤ5の長さも短くなる。それに対して、対極にあるインナーリードフレーム4図1の右側は、リードフレーム1をチップ端まで引き伸ばすことにより、LSI3とフレーム間の距離を縮め、ワイヤ5の長さを短くしている。図2は、パッケージ表面TopViewからみたリードフレーム,ワイヤおよび実装LSIの配置図である。図1がLSIをリードフレームの一方の端に配置しているのに対し、図2は、LSIを中央に配置している。図2では、LSIは中央に配置して、両端のインナーリードフレーム図2の左側と右側を両サイドから伸ばして、ワイヤ長を共に最短としている。図2において、図1と同様に、1はリードフレーム、2はインナーリードフレーム、3はLSI、4はLSI3の近傍まで伸ばしたインナーリードフレーム、5はLSI3とインナーリードフレーム2,4を接続するワイヤである。図3は、パッケージ表面TopViewからみたリードフレーム,ワイヤおよび実装LSIの配置図である。図1,2が差動用に2本対称にしてインナーリードフレームを伸ばしているのに対して、図3は1本のみインナーリードフレームを伸ばしている。図3において、図1と同様に、1はリードフレーム、2はインナーリードフレーム、3はLSI、4は他のフレームよりもLSI3の近傍まで伸ばしたインナーリードフレーム、5はLSI3とインナーリードフレーム2,4を接続するワイヤである。図4は、パッケージ表面TopViewからみたリードフレーム,ワイヤおよび実装LSIの配置図である。図4において、1~3と5は図1と同様に、1はリードフレーム、2はインナーリードフレーム、3はLSI、5はLSI3とインナーリードフレーム2を接続するワイヤである。6はLSI3の端部に近いサイドの、リードフレーム先端を面取りしたインナーリードフレームである図4の丸破線。図5は、フレーム先端を面取りしたリードフレーム形状の一例を示す側面図である。図5において、7はリードフレーム先端を鋭角に面取りした形状のインナーリードフレームである。図6は、フレーム先端を面取りしたリードフレーム形状の一例を示す側面図である。図6において、8はリードフレーム先端の一部平面を残して面取りした形状のインナーリードフレームである。図7は、面取りを行っていないリードフレームをLSI端まで引き伸ばしたインナーリードフレーム形状を示す配置図である。図7において、1はリードフレーム、2はインナーリードフレーム、3はLSI、4は他のフレームよりもLSI3の近傍まで伸ばしたインナーリードフレーム、5はLSI3とインナーリードフレーム4を接続するワイヤである。図8は、4方向すべてワイヤ長を短くするために、4方向すべてのインナーリードフレームをLSIの近傍まで伸ばしたリードフレーム形状を示す配置図である。図8において、1はリードフレーム、3はLSI、5はLSI3とインナーリードフレームを接続するワイヤ、6は4方向配置しているフレームをすべて伸ばしたインナーリードフレームである。図9は、ワイヤの高密度化を図るために、リードフレーム形状の太さを変更したフレーム形状を示す配置図である。図9において、1はリードフレーム、3はLSI、5はLSI3とインナーリードフレームを接続するワイヤ、7はフレーム中央に配置しているインナーリードフレーム8よりも太くして、フレームの四隅に対応したインナーリードフレーム、逆にインナーリードフレーム8はパッケージ四隅に配置しているインナーリードフレーム7よりも太さを細くしている。図10は、LSIの四隅から入出力されるワイヤ長を短くしたいときに用いるリードフレーム形状を示す配置図である。図10において、1はリードフレーム、2はインナーリードフレーム、3はLSI、4は他のフレームよりもLSI3の近傍まで伸ばしたインナーリードフレーム、5はLSI3とインナーリードフレーム2,4を接続するワイヤである。図11は、図10よりも実装LSIの四隅から出力されるワイヤ長を、より短くしたいときに用いるリードフレーム形状を示す配置図である。図11において、1はリードフレーム、2はインナーリードフレーム、3はLSI、4は他のフレームよりもLSI3の近傍まで伸ばしたインナーリードフレーム、5はLSI3とインナーリードフレーム2,4を接続するワイヤ、9はリードフレームをアーチ状に湾曲させたインナーリードフレームである。図12は、意図的にリードフレームを短くして、ワイヤ長を伸ばしたリードフレーム形状を示す配置図である。図12において、1はリードフレーム、3はLSI、5はLSI3とインナーリードフレームを接続するワイヤ、6はLSI3の近傍まで伸ばしたインナーリードフレーム、10は意図的にインナーリードを短くしたインナーリードフレームである。図13は、パッケージ横側、14は電極13とは逆に、パッケージ外周に配置した電極橋下駄、15はモールドパッケージである。図14は、図13のリードフレームを用いたときの、パッケージ裏面BottomViewからみたリードフレーム,ワイヤおよび実装LSIの配置図である。図14において、1はリードフレーム、11はLSIを配置するステージ、13はLSIに近いサイドに配置したインナーリードフレームの電極橋下駄、14はパッケージ外周に配置した電極橋下駄である。図15は、パッケージ表面TopViewからみたリードフレーム,ワイヤおよび実装LSIの配置図である。図15において、1はリードフレーム、2はインナーリードフレーム、3はLSI、5はLSI3とインナーリードフレーム2を接続するワイヤ、16はGSCGround-Signal-Ground構造のフレキ基板である。図16~図21は、パッケージ横側SideViewからみたリードフレーム,ワイヤおよび実装LSIの配置図である。図16において、3はLSI、4は他のフレームよりもLSI3の近傍まで伸ばしたインナーリードフレーム、5はLSI3とインナーリードフレーム4を接続するワイヤ、11はLSI3を配置するステージ、15はモールドパッケージ、17はインナーリードフレーム4の下に配置する電極である。図17において、3はLSI、4は他のフレームよりもLSI3の近傍まで伸ばしたインナーリードフレーム、5はLSI3とインナーリードフレーム4を接続するワイヤ、11はLSI3を配置するステージ、15はモールドパッケージ、17はインナーリードフレーム4の下に配置する電極台座、18はワイヤ5をボンディングする接合面を斜めにダイシングしたインナーリードフレームである。図18において、3はLSI、5はLSI3とインナーリードフレームを接続するワイヤ、11はLSI3を配置するステージ、15はモールドパッケージ、17はインナーリードフレーム4の下に配置する電極、19はワイヤ5をボンディングする接合面部分のみ凸状にしたインナーリードフレームである。図19において、3はLSI、4は他のフレームよりもLSI3の近傍まで伸ばしたインナーリードフレーム、5はLSI3とインナーリードフレーム4を接続するワイヤ、11はLSIを配置するステージ、15はモールドパッケージである。図20において、3はLSI、5はLSI3とインナーリードフレームを接続するワイヤ、11はLSI3を配置するステージ、15はモールドパッケージ、20はワイヤ3をボンディングする接合面がパッケージ端からの引き出し部分よりも薄くなっているインナーリードフレームである。図21において、3はLSI、4は他のフレームよりもLSI3の近傍まで伸ばしたインナーリードフレーム、5はLSI3とインナーリードフレーム4を接続するワイヤ、11はLSI3を配置するステージ、15はモールドパッケージ、17はLSI3の実装位置を高くするための台座である。図22は、ワイヤの高密度化を説明した図である。図22において、1はリードフレーム、2はインナーリードフレーム、3はLSI、4はLSI3の近傍まで伸ばしたインナーリードフレーム、5はLSI3とインナーリードフレーム4を接続するワイヤである。図23は、パッケージ横側からみたリードフレームワイヤおよび実装LSIの配置図である。この図23は、ワイヤとリードフレームの高さ関係Z軸を示している。図23において、3はLSI、4はLSI3の近傍まで伸ばしたインナーリードフレーム、5はLSI3とインナーリードフレーム4を接続するワイヤ、11はLSIを配置するステージ、15はモールドパッケージである。次に、この発明の実施の形態1による作用および効果の詳細な説明をする。光通信用等の高周波LSIにおいて、高速データ入出力端のワイヤにおけるインダクタ成分が回路の帯域劣化につながり、入力感度、出力波形などのRF特性に大きな影響を与える。そこで、本実施の形態では、インナーリードフレームの形状工夫により、ワイヤ長がなるべく短く、なおかつワイヤの高密度化を実現している。図1は、LSI3の両端から入出力されているパットに対して、ワイヤ長を最短に抑え込める手法である。LSI3に対して、ワイヤ長が最短になるようにインナーリードフレーム4をLSI3の側まで引き伸ばしている。これにより、図1の右側インナーリードフレーム4からLSI3へのワイヤ長、すなわちワイヤ5の長さが短くなる。また、LSI3はインナーリードフレーム2端に近づいて配置しているので、図1の左側インナーリードフレーム2からLSI3へのワイヤ長、すなわちワイヤ5の長さも同様に短くなる。図1の構成により、ワイヤ長が短くなり、ワイヤ5によるインダクタ成分が減少する。この手法により、大パッケージに対して小サイズのLSI3を実装するときも、ワイヤ長を抑えることが可能となる。図2も図1と同様に、LSI3の両端から入出力されているパットに対してワイヤ長を最短に抑え込める手法である。図1では、一方のインナーリードフレーム2は短いまま、反対側のインナーリードフレーム4だけを引き伸ばし両端のワイヤ長を短くした。それに対して、図2では実装したLSI3を中心に配置して、両サイドのインナーリードフレーム4を伸ばすことにより、図1と同様の効果を得ている。さらに、図1よりも上下へのワイヤ数の密度を高めることが可能となる。図22a,bに上下へのワイヤ密度が高まる図を示す。図1の場合には、上下の一番右に配置しているパットにはワイヤ5とインナーリード4が交差してしまうため、ワイヤ打ちが不可能となっている。また、ワイヤ5とインナーリードフレーム4のZ軸高さ方向が異なり、物理的にはワイヤ打ちが可能となっていても、ワイヤ5の下に別ノードのインナーリードがあると誤ってボンディングしてしまう恐れもあり、精度が必要とされる図23。しかし、図2だと、LSI3が中心にあるおかげで全てのパッドに対して容易にワイヤ打ちが可能となる。図1および図2において、差動ペア入出力に対応して対称のインナーリードフレームにしていたが、図3では単相入出力を想定して、1本のみインナーリードを引き伸ばす。これにより、ワイヤ長を短くするだけでなく、引き伸ばしたインナーリードフレームの両サイド図3では引き伸ばしたインナーリードフレームの上下にスペースが開き、ワイヤ数の高密度化も可能となる。図4は、引き伸ばしたインナーリードフレーム6のLSI3に近い方のフレーム先端を面取りしている。面取りをしない場合は、パッケージ四隅のリードフレームにワイヤを打つ角度が限定されてしまう。面取りを行うことにより、ワイヤが5別ノードのインナーリードフレーム6上を通過することがなくなり、ボンディングの精度を必要としないので、アセンブリの低精度化および四隅までパットが使用できることになり、ワイヤパッド数の高密度化が図られる。図5は、引き伸ばしたインナーリードフレーム7を示している。先端を鋭角にすることにより、ワイヤ数の密度を更に高めることが出来る。図6も引き伸ばしたインナーリードフレーム8だが、ワイヤの密度をそれほど必要としない場合は、面取りを一部分にすることも可能となる。図7にワイヤとインナーリードフレームが交差することがないときの図を示す。図4では、面取りをすることによって、ワイヤ数の密度を高めたが、LSI3がインナーリードフレームよりも位置が高く、ワイヤの打ち下ろしとなる場合は、ボンディングのミス接合の可能性も少なくなるので、シンプルな図7のような長方形のインナーリードフレーム4の形状にすることも可能となる。LSI3の4辺すべてを短ワイヤ長、そして、ワイヤ数の高密度化をするときには、図8のように4辺すべてに対して、インナーリードフレーム6の引き伸ばしと面取りを実施することにより、対応可能となる。ワイヤ数の更なる高密度化のために、図9のようにパッケージ中央のインナーリードフレーム8の太さを細くする。また、図9のようにパッケージ4隅のインナーリードフレーム7は太くする。これにより、4隅のインナーリードフレームサイズ。ブリッジ状にすることにより、パッケージ裏面が見たときは、一部分に、図14の橋下駄13のような図14の橋下駄14と同ノードの端子が出現するが、パッケージの外周ノードは既存のパッケージとシンメトリとなる。もし、パッケージ裏面に対して、インナーリードフレーム12の下をベタにむき出しにすると、パッケージを実装する際、基板側にも対応した形状が必要となる。つまり既存のシンメトリな外周ノードのパッケージとは異なり汎用性が劣化する。更に、もし、インナーリードフレームを引き伸ばした形状を維持しながら、橋下駄13のような、LSI近傍の支えがなく、橋下駄14のようにパッケージ外周のみで支えているとワイヤボンディング時の衝撃により、インナーリードフレーム12が大きく揺れてしまい、ボンディング接合強度に大きな問題を与える。図13のようなインナーリードフレーム12を用いることにより、ボンディング強度も維持しつつ、外周ノードのみパッケージの端子がむき出しになり、既存のパッケージ裏面と同じとなり、実装も容易になる。つまり、図13のようにブリッジ状の支えにすることにより、ボンディングに対する強度も高まり、実装の容易性も既存のパッケージと同等となる。図14が図13のインナーリードフレームを用いた場合のパッケージ裏面からの様子である。パッケージ内部には橋下駄13が出現するが外周ノードはシンメトリとなり、一般的なパッケージと同等となり実装は容易である。ワイヤ5のインダクタ成分を更に削除したい端子の場合は、今までのようにワイヤ5を短くしてロス成分を削除するのではなく、図15のようにGSGのフレキ基板16を用いてロスを解消させる。伝送特性のよいGSGのフレキ基板16をLSI3とリードフレームの間に挿入することにより、ワイヤ5のロス成分を無視することが可能となる。GSGのフレキ基板16でのロスがほとんどないと考えると、LSIとリードフレーム間がいくら長くなっても劣化がほとんどなくなる。モールドパッケージとフレキ基板の組み合わせGSGの伝送インピーダンス値は、所望のインピーダンス値に設計しておく。ワイヤをボンディングするLSIのパットとインナーリードフレームの高さが一緒だと、通常のワイヤボンディングではアーチ形状となり、最短の距離よりも実際のワイヤ長は長くなってしまう。そこで、図16のように、インナーリードフレーム4の下に台座17を配置させると、インナーリードフレーム4のボンディング位置が高くなり、ワイヤ5がアーチ状となる途中でボンディングすることが可能となる。よって、台座17を挿入して一方のボンディング位置を高くすることにより、LSI3のパットとインナーリードフレーム4の高さ方向が水平時よりも、短くすることが可能となる。図17は、図16の応用例で、インナーリードフレーム18の接合面を斜めにカットしてボンディング位置を斜めにすることにより、垂直にワイヤ5を打ちつけるときよりもワイヤ長を更に短くすることが可能となる。図18も図16の応用例で、インナーリードフレーム19のワイヤボンディング位置だけをインナーリードフレーム19の引き伸ばし部分よりも高くすることにより、図16より更なるワイヤ長の縮小化を図っている。図19は、図16とは逆に、ワイヤ長を長くしてインダクタ成分を引き出したいような端子には、LSI3のパットよりもインナーリードフレーム4の高さを低くすることにより、LSI3のパットとインナーリードフレーム4の高さが水平時よりもワイヤ3のアーチ長が長くなる。これによりワイヤのインダクタ成分を利用することが可能となる。図20は、インナーリードフレームのワイヤ接合部分の形状は図19と同じだが、引き出しのインナーリードフレーム20の高さを厚くすることによりボンディング強度の信頼性を高める。図21は、図16と同様の効果を得られる手法である。図16はインナーリードフレーム4の高さを調整していたが、図21ではLSI3の台座17を調整してインナーリードフレーム4からのワイヤ長の長さを調整している。図21のように、LSI3の下に台座17を配置させると、LSI3のボンディング位置が高くなり、ワイヤ5がアーチ状となる途中でボンディングすることが可能となる。よって、台座17を挿入して一方のボンディング位置を高くすることにより、LSI3のパットとインナーリードフレーム4の高さ方向が水平時よりも、短くすることが可能となる。これにより、図16と同等の効果を得ることができる。"