プロセッサと、前記プロセッサがアクセスする第1メモリと、データを記憶する第2メモリと、前記プロセッサと前記第2メモリとに接続され、外部装置から受信したデータを前記プロセッサおよび前記第2メモリのいずれかに送信する中継部と、を備え、前記中継部は、前記第1メモリのアドレス空間を含む第1アドレス空間と、前記第2メモリのアドレス空間を含む第2アドレス空間との間のアドレス変換を行うアドレス変換部と、前記第1アドレス空間に含まれる所定アドレスに対して前記外部装置から書き込みが要求された、前記第2メモリのサイズより小さい所定サイズの入力データを、前記所定サイズ分ずらしながら前記第2メモリに保存するメモリ制御部と、を備えることを特徴とする情報処理装置。前記中継部は、PCIExpress規格に準拠したスイッチであり、エンドポイントである前記プロセッサと接続する第1ポートと、ルートコンプレックスと接続する第2ポートと、をさらに備え、前記アドレス変換部は、前記第1ポートのアドレス空間であって前記第1メモリのアドレス空間を含む前記第1アドレス空間と、前記第2ポートのアドレス空間であって前記第2メモリのアドレス空間を含む前記第2アドレス空間との間のアドレス変換を行うこと、を特徴とする請求項1に記載の情報処理装置。前記中継部は、前記第2メモリに直前にデータを保存したアドレスに前記所定サイズを加算したアドレスを、前記外部装置から前記入力データを保存するアドレスとして算出する算出部をさらに備えること、を特徴とする請求項1に記載の情報処理装置。プロセッサと、前記プロセッサがアクセスする第1メモリと、データを記憶する第2メモリと、前記プロセッサと前記第2メモリとに接続され、外部装置から受信した画像データを前記プロセッサおよび前記第2メモリのいずれかに送信する中継部と、前記画像データに基づいて媒体に画像を形成する画像形成部と、を備え、前記中継部は、前記第1メモリのアドレス空間を含む第1アドレス空間と、前記第2メモリのアドレス空間を含む第2アドレス空間との間のアドレス変換を行うアドレス変換部と、前記第1アドレス空間に含まれる所定アドレスに対して前記外部装置から書き込みが要求された、前記画像データを分割した複数のデータであって前記第2メモリのサイズより小さい所定サイズの入力データを、前記所定サイズ分ずらしながら前記第2メモリに保存し、前記画像データのサイズ分の前記入力データを前記第2メモリに保存した場合に、保存した前記入力データを前記画像形成部に出力すること、を特徴とする画像形成装置。プロセッサと、前記プロセッサがアクセスする第1メモリと、データを記憶する第2メモリと、前記プロセッサと前記第2メモリとに接続され、外部装置から受信したデータを前記プロセッサおよび前記第2メモリのいずれかに送信する中継部と、を備えるコンピュータを、前記第1メモリのアドレス空間を含む第1アドレス空間と、前記第2メモリのアドレス空間を含む第2アドレス空間との間のアドレス変換を行うアドレス変換部と、前記第1アドレス空間に含まれる所定アドレスに対して前記外部装置から書き込みが要求された、前記第2メモリのサイズより小さい所定サイズの入力データを、前記所定サイズ分ずらしながら前記第2メモリに保存するメモリ制御部、として機能させるためのプログラム。しかしながら、今までの画像形成装置では画像データの増加に伴い、DFEが展開したRIPデータを記憶するのに十分な大きさのローカルメモリのアドレス空間を確保しづらくなってきているという問題があった。なお、十分な大きさのアドレス空間を確保するために64ビットOSオペレーティングシステムを導入するという方法が考えられる。しかし、この方法では64ビットOSの導入に伴って画像処理コントローラなどシステム全体を64ビットアドレスに対応させなければならない。このため、技術課題が大きく、開発工数やコスト面での問題があった。本発明は、上記に鑑みてなされたものであって、外部装置から受信するデータを記憶するメモリのアドレス空間を容易に確保することを目的とする。上述した課題を解決し、目的を達成するために、本発明は、プロセッサと、前記プロセッサがアクセスする第1メモリと、データを記憶する第2メモリと、前記プロセッサと前記第2メモリとに接続され、外部装置から受信したデータを前記プロセッサおよび前記第2メモリのいずれかに送信する中継部と、を備え、前記中継部は、前記第1メモリのアドレス空間を含む第1アドレス空間と、前記第2メモリのアドレス空間を含む第2アドレス空間との間のアドレス変換を行うアドレス変換部と、前記第1アドレス空間に含まれる所定アドレスに対して前記外部装置から書き込みが要求された、前記第2メモリのサイズより小さい所定サイズの入力データを、前記所定サイズ分ずらしながら前記第2メモリに保存するメモリ制御部と、を備えることを特徴とする。また、本発明は、プロセッサと、前記プロセッサがアクセスする第1メモリと、データを記憶する第2メモリと、前記プロセッサと前記第2メモリとに接続され、外部装置から受信したデータを前記プロセッサおよび前記第2メモリのいずれかに送信する中継部と、を備えるコンピュータを、前記第1メモリのアドレス空間を含む第1アドレス空間と、前記第2メモリのアドレス空間を含む第2アドレス空間との間のアドレス変換を行うアドレス変換部と、前記第1アドレス空間に含まれる所定アドレスに対して前記外部装置から書き込みが要求された、前記第2メモリのサイズより小さい所定サイズの入力データを、前記所定サイズ分ずらしながら前記第2メモリに保存するメモリ制御部、として機能させるためのプログラムである。本発明によれば、外部装置から受信するデータを記憶するメモリのアドレス空間を容易に確保できるという効果を奏する。以下に添付図面を参照して、この発明にかかる情報処理装置、画像形成装置およびプログラムの一実施形態を詳細に説明する。以下では、画像形成装置の例を説明するが、適用可能な装置は画像形成装置に限られるものではない。図1は、PCIExpress以下、PCIeという。を用いた画像形成システムの一例を示す図である。図1は、画像形成装置のプロセッサとDFE装置のデータ転送処理部とが、共通のメインメモリを記憶領域として使用している画像形成システムの構成例と、印刷処理における画像データフローについて示している。図1に示すように、画像形成システムは、DFE装置20と、画像形成装置30と、プリンタエンジン40と、を備えている。DFE装置20は、RIP処理部21と、画像処理部22と、データ転送処理部23と、PCIeNonTransparent以降、NTという。ブリッジ24と、を備えている。画像形成装置30は、プリンタエンジン40を制御するエンジンコントロール部50を備えている。図1では、説明の便宜上、プリンタエンジン40を制御するエンジンコントロール部50のみを例示しているが、画像形成装置30は、画像形成処理に必要な他の機能も備えている。なお、プリンタエンジン40を画像形成装置30内に備えるように構成してもよい。エンジンコントロール部50は、PCIeNTブリッジ51と、中継部として機能するPCIeスイッチ52と、メモリコントローラ統合型のプロセッサ53と、プロセッサ53のアクセスする第1メモリとしてのメインメモリDDRDoubleDataRate54以下、メインメモリ54という。と、PCHPlatformControllerHub55と、プロッタASIC56、57と、を備えている。以下、図1を用いて、各部の機能と、印刷処理時の画像データフローについて説明する1~7。1クライアントPC10は、LANによってDFE装置20と接続され、PDLによる印刷ジョブをDFE装置20に転送する。なお、ネットワーク接続形態はLANに限られるものではない。2RIP処理部21は、クライアントPC10から受信した印刷ジョブのPDL形式のデータを印刷用のラスターイメージデータに展開する。3画像処理部22は、展開されたラスターイメージデータに対して、印刷用に画像データを補正する。4データ転送処理部23は、補正されたラスターイメージデータを、PCIeNTブリッジ51を経由して、PCIex4ケーブルによって、メモリライト転送によってデータを画像形成装置30に対して転送する。図の矢印1。ここで、PCIeのレーン数は、画像データのサイズと印刷処理速度に応じて、転送帯域が十分に得られるレーン数とする。本説明ではx4レーン接続とする。5ステップ4の画像データ転送は、印刷ページ単位で実行され、データ転送開始のタイミング制御は、画像形成装置30と接続されたGigaイーサネット登録商標などを経由して、実行される。一方、画像形成装置30のプロセッサ53は、Gigaイーサネット登録商標に接続されたPCH55を経由して、DFE装置20と印刷ページ単位でデータ転送タイミングの制御を実行する。6画像形成装置30に転送されたラスターイメージデータは、PCIex4ケーブルに接続されたPCIeNTブリッジ51を経由して、さらにPCIeスイッチ52を経由してプロセッサ53に転送され、さらにメインメモリ54に記憶される図の矢印1。7ラスターイメージデータが1ページ分メインメモリ54に格納された後、画像形成装置30のプロッタASIC56、57は、PCIeスイッチ52を経由したメモリリード転送によって、メインメモリ54から画像データを紙の主走査方向1ラインのサイズずつ分割して、プリンタエンジン40の印刷速度紙送り速度に同期して、ラスターイメージデータを読み出していく図の矢印2、3。なお、図1の構成例では、4色用のプロッタASICを2個プロッタASIC56、プロッタASIC57使用して、CMYK4色図の矢印2に加えて、クリアトナーや特色2色図の矢印3を追加した6色の印刷ができる構成を例示した。以上のように、図1の構成では、ラスターイメージのページデータをメインメモリ54へ書き込む処理と、プリンタエンジン40へのラスターイメージのラインデータをメインメモリ54から読み出す処理を、同時並行で処理することで、印刷処理が実行される。図2は、プロセッサ53が管理するアドレス空間第1アドレス空間の一例を示す図である。第1アドレス空間は、メインメモリ54のアドレス空間を含む。通常、32ビットOSの場合は、サポートされるメモリサイズは4GB以下に制限されている。また、使用しているシステムデバイスにアドレス空間が割り当てられるため、メインメモリ54内で画像データの記憶のために利用可能な領域画像データ記憶領域は、システムデバイスに割り当てられたアドレス空間の分、さらに制限される。また、システムによっては利用可能な領域がさらに細分化されている場合もある。その場合、DFE装置20から送られてくる画像データを保存する領域として、大きな連続アドレスの領域を確保するのは困難となってきている。そこで、本実施形態の画像形成装置は、プロセッサ53の作業用のメインメモリ54とは別に、DFE装置20で展開された画像データの保存用のメモリ第2メモリであるフレームメモリを設ける。そして、フレームメモリのアドレス空間をメインメモリ54と分離し、元の画像データより小さな単位でDFE装置20から転送されてくるデータを展開処理してフレームメモリに保存する。図3は、本実施形態の画像形成システムの一例を示す図である。本実施形態の画像形成システムは、DFE装置120と、画像形成装置130と、プリンタエンジン40と、を備えている。DFE装置120は、データ転送処理部123の機能が、図1のDFE装置20と異なっている。データ転送処理部123は、画像データを所定サイズごとに分割したデータを画像形成装置130に転送する点が、図1のデータ転送処理部23と異なっている。所定サイズは任意に設定できるが、例えば、1つのアドレス分のサイズ、1ライン分のサイズラインサイズ、および、複数ライン分のサイズなどを所定サイズとして設定できる。以下では、ラインサイズを所定サイズとする場合を例に説明する。図1の例とは異なり、画像形成装置130は、エンジンコントロール部150内に、ページ単位のラスターイメージデータを記憶可能なフレームメモリDDR158以下、フレームメモリ158という。をさらに備えている。また、プロセッサ53に対して、フレームメモリ158に対するメモリアクセス制御を処理するメモリコントローラ201を内蔵したPCIeスイッチ152が接続される。そして、PCIeスイッチ152の先にフレームメモリ158が接続される。メモリコントローラ201のPCIeスイッチ152は、複数のPCIe接続ポートとDDRメモリバスを有するASICか、または複数のPCIeポート実装とDDRメモリバスに対応した高速IOを搭載した汎用の高速FPGAを用いてもよい。また、プロッタASIC56、57はPCIeスイッチ152のルートコンプレックスポートに接続される。通常1つのPCIeデバイスツリーの中に2つのルートコンプレックスが存在することはできない。そのため、PCIeスイッチ152内のルートコンプレックスポートとエンドポイントポートとの間は、アドレス変換を介すことでデータが送受信される。よって、プロセッサ53側から見た場合、PCIeスイッチ152のルートコンプレックスポートは隠蔽されたように見える。このことにより、フレームメモリ158のアドレス空間をメインメモリ54と分離することが可能となる。また、図1の例と異なり、プロセッサ53とPCIeスイッチ152との間の接続レーン数は、最小のx1レーン接続としている。これは、この部分のリンクでは、プロセッサ53がプロッタASIC56、57やPCIeNTブリッジ51やPCIeスイッチ152のコンフィグパケット程度のデータ転送しか行わず、大量のラスターイメージデータが転送されることが無くなるためである。図4は、本実施形態の画像形成装置130の画像フローについて説明する図である。以下、図4を用いて、各部の機能と、印刷処理時の画像データフローについて説明する1~7。ラスターイメージデータをDFE装置120から画像形成装置130に転送するまでの処理は、図1のステップ1~4と同様であるため説明を省略する。5画像データ転送は、印刷ページを分割した所定サイズ単位で実行される。データ転送開始のタイミング制御は、画像形成装置130と接続されたGigaイーサネット登録商標などを経由して、実行される。一方、画像形成装置130のプロセッサ53は、Gigaイーサネット登録商標に接続されたPCH55を経由して、DFE装置120と所定サイズ単位でのデータ転送タイミングの制御を実行する。6画像形成装置130に転送されたラスターイメージデータは、PCIex4ケーブルに接続されたPCIeNTブリッジ51を経由して、さらにPCIeスイッチ152を経由してメモリコントローラ201に転送され、さらにフレームメモリ158に記憶される図の矢印1。7ラスターイメージデータが1ページ分フレームメモリ158に格納された後、画像形成装置130のプロッタASIC56、57は、PCIeスイッチ152を経由したメモリリード転送によって、フレームメモリ158から画像データを紙の主走査方向1ラインのサイズずつ分割して、プリンタエンジン40の印刷速度紙送り速度に同期して、ラスターイメージデータを読み出していく図の矢印2、3。以上のように、ラスターイメージのページデータをメインメモリ54へ書き込む処理と、プリンタエンジン40へのラスターイメージのラインデータをメインメモリ54から読み出す処理を、同時並行で処理することで、印刷処理が実行される。本実施形態の画像形成装置130では、プロセッサ53のソフトウェアが、ラスターイメージデータの転送経路やメモリを使用しない。このため、ソフトウェアの挙動にプリンタエンジン40のライン同期転送性能が影響を受けず、プロッタASIC56、57やプリンタエンジン40の設計限界性能を完全に保証することが可能となる。次に、PCIeスイッチ152の内部回路の概略について説明する。図5は、PCIeスイッチ152の内部回路の概略構成例を示すブロック図である。PCIeスイッチ152は、メモリコントローラ201と、ルートコンプレックスポート202と、エンドポイントポート203と、ルータ204と、ローカルレジスタ205と、アドレス変換部206と、算出部として機能するページアドレス展開部207と、初期レジスタ設定部208と、を備えている。メモリコントローラ201は、上述のように、フレームメモリ158に対するメモリアクセスを制御する。ルータ204は、データの種類によって当該データの転送先を振り分ける。例えば、ラスターイメージデータを受信した場合は、ルータ204は、受信したラスターイメージデータをページアドレス展開部207に転送する。それ以外のデータの場合は、ルータ204は、受信したデータをアドレス変換部206に転送する。ローカルレジスタ205は、変換テーブル、ラインサイズ、および、ライン数などを記憶する。アドレス変換部206は、エンドポイントとルートコンプレックスとを接続するために、変換テーブルをもとにエンドポイントのアドレス空間とルートコンプレックスのアドレス空間との間のアドレス変換を行う。本実施形態では、プロセッサ53がエンドポイントとして機能するため、プロセッサ53が管理する第1アドレス空間が、エンドポイントのアドレス空間となる。また、ルートコンプレックスのアドレス空間第2アドレス空間には、フレームメモリ158のアドレス空間が含まれる。ページアドレス展開部207は、所定のアドレスを指定して転送されてくる画像データをページアドレスに展開する。ページアドレスとは、フレームメモリ158に保存する1ページ分の画像データのフレームメモリ158のアドレス空間でのアドレスをいう。ページアドレス展開部207は、所定サイズラインサイズで転送された画像データ入力データを、所定サイズラインサイズ分ずらしながらフレームメモリ158に保存するようにページアドレス内のアドレスを算出する。ページアドレス展開部207は、例えば、入力データを受信するごとに、直前に入力データを保存したアドレスにラインサイズ分加算したアドレスを、入力データを保存するアドレスとして算出する。ページアドレス展開部207は、ラインサイズをローカルレジスタ205から読み出して利用する。また、ページアドレス展開部207は、1ページ内のライン数をローカルレジスタ205から読み出し、保存した入力データの個数がライン数に達した場合は、1ページ分の画像データが保存されたと判断する。この場合、ページアドレス展開部207は、例えば、次に受信した入力データのアドレスを初期値1ページの画像データを保存する領域の先頭アドレスに算出する。初期レジスタ設定部208は、リンクアップの際にプロッタASIC56、57の初期レジスタ設定を行う。画像形成装置130を立ち上げる際に、初期レジスタ設定部208は、プロッタASIC56、57のレジスタ設定を行う。なおリンクアップ後は、プロセッサ53によりアドレス変換部206を介すことによって、プロッタASIC56、57のレジスタ設定を変更することが可能となる。次に、このように構成された本実施形態のデータ保存処理について図6を用いて説明する。図6は、本実施形態のデータ保存処理の全体の流れを示すフローチャートである。図6のデータ保存処理は、PCIeスイッチ152が、所定サイズラインサイズに分割された画像データをDFE装置120から受信してからフレームメモリ158に保存するまでの処理を表している。まず、PCIeスイッチ152のルータ204は、エンドポイントポート203を介して受信したラインサイズの画像データ入力データを受信すると、受信した入力データをページアドレス展開部207に転送するステップS101。ページアドレス展開部207は、ローカルレジスタ205に記憶されたラインサイズおよびライン数を参照し、入力データを保存するアドレスを算出するステップS102。メモリコントローラ201は、算出されたアドレスを指定して、フレームメモリ158に入力データを保存するステップS103。DFE装置120は、プロセッサ53が管理するアドレス空間第1アドレス空間内の所定アドレスを指定して、所定サイズの入力データの書き込みを画像形成装置130に対して要求する。これにより、メインメモリ54のアドレス空間で画像データ記憶領域として大きな連続アドレスの領域を確保する必要がなくなる。所定アドレスは、固定アドレスでもよいし、例えば画像形成装置130ごとに指定されたアドレスでもよい。すなわち、所定アドレスは、ライン単位のデータを保存するアドレスなどのように、元の画像データより小さな単位のデータを記憶できる領域を示すアドレスであればよい。所定アドレスで書き込まれたデータをそのままフレームメモリ158に保存すると、プロッタASIC56、57は正確にデータを読み出すことができない。そこで、本実施形態では、ページアドレス展開部207が、所定アドレスで書き込まれたデータをページ単位のアドレスページアドレスに展開する。ページアドレス展開部207は、ラインサイズとライン数を教えておくことで、正確にデータを展開することが可能となる。図7は、フレームメモリ158のアドレス空間と、プロセッサ53が管理するアドレス空間第1アドレス空間との対応の一例を示す図である。上述のように、フレームメモリ158のアドレス空間は、ルートコンプレックスのアドレス空間第2アドレス空間に含まれる。メインメモリ54には、エンドポイント側の領域に対応する領域として、プロッタASIC56、57のレジスタ設定用の領域レジスタ設定領域とDFE装置120から書き込まれる画像データ用の所定アドレスとが必要となる。しかし、これらは、領域としては非常に小さなもので済むため、その領域を確保することは容易である。また、フレームメモリ158のアドレス空間は、ルートコンプレックス側とエンドポイント側で分かれる。エンドポイント側のアドレス空間にはメインメモリ54と同様、レジスタ設定領域とDFE書き込み用の所定アドレスとが割り当てられる。また、ルートコンプレックス側のアドレス空間は、メインメモリ54から分離した形で、画像データ記憶領域として大きな連続した領域を確保することが可能である。したがって、この画像データ記憶領域に対して、ページ単位のアドレスに展開された画像データを保存できる。なお、本実施形態の装置情報処理装置および画像形成装置で実行されるプログラムは、ROM等に予め組み込まれて提供される。本実施形態の装置で実行されるプログラムは、インストール可能な形式又は実行可能な形式のファイルでCD-ROM、フレキシブルディスクFD、CD-R、DVDDigitalVersatileDisk等のコンピュータで読み取り可能な記録媒体に記録してコンピュータプログラムプロダクトとして提供するように構成してもよい。さらに、本実施形態の装置で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施形態の装置で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。本実施形態の装置で実行されるプログラムは、上述した各部ページアドレス展開部、アドレス変換部、初期レジスタ設定部を含むモジュール構成となっており、実際のハードウェアとしてはCPUプロセッサが上記ROMからプログラムを読み出して実行することにより上記各部が主記憶装置上にロードされ、上記各部が主記憶装置上に生成されるようになっている。なお、本発明の画像形成装置は、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも2つの機能を有する複合機のほか、複写機、プリンタ、スキャナ装置、ファクシミリ装置等の画像形成装置であればいずれにも適用することができる。