"第1の電極と第2の電極との間に、記憶層及びイオン源層が挟まれて構成され、前記イオン源層に、Cu,Ag,Znから選ばれるいずれかの金属元素と、Te,S,Seから選ばれるいずれかの元素とが含まれ、前記記憶層が、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料から成り、前記第1の電極及び前記第2の電極に、前記イオン源層側の電極が正、前記記憶層側の電極が負になるように電圧を印加すると、前記記憶層にイオン化した前記金属元素が移動して電流パスを形成し、前記記憶層の抵抗値が低くなる記憶素子。前記記憶層がアルミニウム酸化物から成る請求項1に記載の記憶素子。前記イオン源層がCuTeを含んで成る請求項1に記載の記憶素子。前記記憶層の酸化物の融点が1800°C以上である請求項1に記載の記憶素子。前記イオン源層がさらにGeを含む請求項3に記載の記憶素子。請求項1~請求項5のいずれか1項に記載の記憶素子と、前記第1の電極側に接続された配線と、前記第2の電極側に接続された配線とを有し、前記記憶素子が多数配置されて成る記憶装置。しかしながら、上述した、上部電極或いは下部電極のいずれかにCu,Ag,Znを含み、それらの電極にGeS或いはGeSeアモルファスカルコゲナイド材料が挟まれた構造の記憶素子や、結晶酸化物材料を用いた記憶素子は、抵抗のオンオフ比、即ち低抵抗状態の抵抗値オン抵抗と高抵抗状態の抵抗値オフ抵抗との比が、非常に大きく、例えば4桁以上もある。そして、このように抵抗のオンオフ比が非常に大きい記憶素子に対して、短い電圧パルスを印加した場合には、それらの抵抗値の中間値をとる場合がある。記憶素子の抵抗値が中間値をとると、読み出し時にデータ識別のマージンが低下してしまう。この抵抗値が中間値をとる問題は、抵抗が変化する薄膜、例えばGeS,GeSe等の膜厚が比較的厚く例えば10nm以上なっているため、電圧を印加した場合の電界強度が比較的弱くなり、そのために、イオンとして移動すべきCu,Ag,Zn等の原子が一定の位置の間を移動するのではなく、その途中でトラップされてしまう結果であると考えられる。また、抵抗が変化する薄膜の膜厚が比較的厚いことから、記憶素子の動作速度が遅くなる。さらに、記録消去の動作時の電界強度が弱くなることから、移動後のイオン原子記録過程又は消去過程の後にはイオン状態から非イオン状態に遷移しているが移動を再開するエネルギーレベルが低くなることが予想され、その結果として、不揮発性メモリとして必要な保持特性を充分に確保することが困難になる。従って、前述した記憶素子において、抵抗が変化することにより情報が記録される記憶用薄膜には、薄い膜厚でも充分な絶縁耐圧を有する材料を用いることが望ましい。さらにまた、記憶用薄膜が低抵抗となった状態では、比較的大きな電流密度の電流が流れて、ジュール熱により比較的高温になることから、融点の高い材料を用いることが望ましい。そこで、本発明者等は、先に、抵抗が変化することにより情報が記録される記憶用薄膜に、希土類酸化物薄膜を用いることを提案している。記憶用薄膜に希土類酸化物薄膜を用いることにより、膜厚を薄くしても充分な抵抗変化が得られるため、膜厚を薄くして電界強度を強くすることにより、上述した問題を解決することが可能になる。この希土類酸化物薄膜の材料としては、各種希土類元素の酸化物を使用することが可能であるが、材料のコストを下げることも考慮すると、希土類酸化物以外も含む、さらに広範囲の材料が使用できることが望ましい。特に、記憶素子の作製工程を半導体の製造プロセスの間に組み込む場合には、例えば、半導体の製造プロセスへの採用実績のある材料、或いは、半導体への適応性が検討されたことがある材料を用いることが好ましいという利点がある。上述した問題の解決のために、本発明においては、情報の記録等の動作を安定して行うことができ、熱に対しても安定した構成の記憶素子及びこれを用いた記憶装置を提供するものである。本発明の記憶素子は、第1の電極と第2の電極との間に、記憶層及びイオン源層が挟まれて構成され、イオン源層に、Cu,Ag,Znから選ばれるいずれかの金属元素と、Te,S,Seから選ばれるいずれかの元素とが含まれ、記憶層が、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料から成り、第1の電極及び第2の電極に、イオン源層側の電極が正、記憶層側の電極が負になるように電圧を印加すると、記憶層にイオン化した金属元素が移動して電流パスを形成し、記憶層の抵抗値が低くなるものである。本発明の記憶装置は、前述した本発明に係る記憶素子と、第1の電極側に接続された配線と、第2の電極側に接続された配線とを有し、記憶素子が多数配置されて成るものである。上述の本発明の記憶素子の構成によれば、第1の電極と第2の電極との間に、記憶層及びイオン源層が挟まれて構成され、このイオン源層に、Cu,Ag,Znから選ばれるいずれかの金属元素と、Te,S,Seから選ばれるいずれかの元素とが含まれているので、記憶層の抵抗状態が変化することを利用して、情報を記録することが可能になる。具体的には、例えば、Cu,Ag,Znを含むイオン源層自身、或いはイオン源層に接する電極側に正電位を印加して記憶素子に電圧をかけると、イオン源層に含まれるCu,Ag,Znイオン源元素がイオン化して記憶層内に拡散し、他方の電極側の部分で電子と結合して析出することにより、或いは、記憶層中に留まり絶縁膜の不純物準位を形成することによって、記憶層の抵抗値が低くなり、これにより情報の記録を行うことが可能になる。また、この状態から、Cu,Ag,Znを含むイオン源層或いはイオン源層に接する一方の電極側に負電位を印加して記憶素子に負電圧をかけると、他方の電極側に析出していたCu,Ag,Znが再びイオン化して、一方の電極側に戻ることによって記憶層の抵抗値が元の高い状態に戻り、記憶素子の抵抗値も高くなるので、これにより記録した情報の消去を行うことが可能になる。また、イオン源層に、Te,S,Seから選ばれる、いずれかの元素カルコゲナイド元素が含まれていることにより、Cu,Ag,Znのイオン化が促進される。そして、記憶層が、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料から成ることにより、これらの酸化物の融点が高いため、温度上昇に対する記憶層の微細構造の安定化を図ることができる。これにより、記憶層の耐熱性を向上することができるため、記憶素子の高温プロセス下での製造歩留まりを向上させることができ、また記録消去等記憶素子の動作時の局所的な温度上昇に対する安定性を改善して、例えば繰返し書き換え可能回数を増やすことができ、さらには高温環境下等での長期データ保存時においても、安定して高抵抗状態を維持することができる。また、上述の酸化物から成る記憶層は、膜厚を薄くしても充分な絶縁耐圧を有するため、高抵抗状態を容易に実現することができ、かつピンホール等の欠陥を少なくすることができるため、情報の記録を安定して行うことができる。上述の本発明の記憶装置の構成によれば、前述した本発明に係る記憶素子と、第1の電極側に接続された配線と、第2の電極側に接続された配線とを有し、記憶素子が多数配置されて成ることにより、記憶素子に配線から電流を流して情報の記録や情報の消去を行うことができる。上述の本発明の記憶素子及び記憶装置において、イオン源層がCuTeを含んで成る構成とすることも可能である。このような構成としたときには、Teが他のカルコゲン元素と比較して導電性が高く、またCuも導電性が高いため、イオン源層の抵抗値が低くなり、記憶層との抵抗値の差が大きくなる。このため、情報の記録消去による記憶素子の抵抗変化は、主として抵抗値の高い記憶層の抵抗変化によることになる。これにより、仮にCuTeが含むイオン源層が温度上昇により抵抗値が変化した場合においても、記憶素子の抵抗値の変化にほとんど影響を及ぼすことがなくなることから、メモリ動作に大きな影響を与えない。従って、製造時や使用時、高温環境下の保存時において、記憶素子の特性が劣化することをさらに抑制することができる。上述の本発明によれば、記憶素子の高温環境下での使用、或いは長期データ保存時においても、安定して高抵抗状態を維持することができることから、記憶層に記録された情報を安定して保持することができるため、記憶素子の信頼性を高めることが可能になる。さらに、記憶素子の抵抗値の変化、特に記憶層の抵抗値の変化を利用して情報の記録を行っているため、記憶素子を微細化していった場合にも、情報の記録や記録した情報の保持が容易になる利点を有している。従って、本発明により、高い信頼性を有する記憶装置を構成することができる。また、記憶装置の高集積化高密度化や小型化を図ることができる。まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。前述した記憶素子において、抵抗が変化することにより情報が記録される記録層となる薄膜記憶用薄膜は、高抵抗状態を容易に実現することができ、かつピンホール等の欠陥が少なくなるように、非常に薄い膜であるにもかかわらず、充分な絶縁耐性が得られることが望ましい。また、低抵抗状態オン状態では比較的大きな電流密度の電流が流れジュール熱が発生し、かなりの高温状態での動作となるため、高温でも安定に動作するという観点から、融点が高い材料であることが望ましい。薄い膜で充分な絶縁耐性が得られ、かつ、半導体への適応性が検討された材料としては、MOSトランジスタのゲート絶縁膜の酸化膜材料や、DRAMのキャパシタ用の酸化膜が挙げられる。絶縁膜としては、一般にはSiO2が用いられているが、その他に、ゲート酸化膜の薄膜化のため、或いはキャパシタンスを増大させるために、ハフニウム酸化膜、タンタル酸化膜、或いは、アルミニウム酸化膜等、各種の新規材料が検討されている。そこで、本発明では、記憶素子の記憶層に、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料を用いる。これにより、非常に薄い膜でも充分な絶縁体制を得ることができ、またこれら酸化物の融点が比較的高温であるため記憶素子を高温でも安定に動作させることが可能になる。また、これらタンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物は、上述したように半導体プロセスで使用されている、又は使用が兼用されていることから、比較的入手が容易であり、安価であるという利点も有する。続いて、本発明の具体的な実施の形態を説明する。本発明の一実施の形態として、記憶素子の概略構成図断面図を図1に示す。この記憶素子10は、高電気伝導度の基板1、例えばP型の高濃度の不純物がドープされたPのシリコン基板1上に下部電極2が形成され、この下部電極2上にCu,Ag,Zn、及びTe,S,Seのうちのいずれかの元素が含有された、イオン源層3が形成され、その上に比較的高い抵抗値を有する記憶用薄膜記憶層4が形成され、この記憶用薄膜4上の絶縁層5に形成された開口を通じて記憶用薄膜4に接続するように上部電極6が形成されて構成されている。下部電極2には、半導体プロセスに用いられる配線材料、例えばTiW,Ti,W,Cu,Al,Mo,Ta,WN,TaN,シリサイド等を用いることができる。この下部電極2に、例えばTiW膜を用いた場合には、膜厚を例えば10nm~100nmの範囲にすればよい。また、イオン源層3には、Cu,Ag,Znの少なくともいずれか、さらに、Te,Se,Sのカルコゲナイド元素の少なくともいずれかを含有する、CuTe、GeSbTe,CuGeTe,AgGeTe、AgTe、ZnTe、ZnGeTe,CuS、CuGeS、CuSe,CuGeSe等に、さらに、ボロン、或いは希土類元素及びシリコンが、含有された膜を用いてイオン源層3を構成することができる。特に、抵抗値が変化する部分を、比較的高い抵抗値を有する記憶用薄膜記憶層4に限定し、この高抵抗の記憶用薄膜4に比して、充分抵抗が低い材料例えば、記憶用薄膜4のオン時の抵抗値よりも低いという観点から、イオン源層3のカルコゲナイド元素としてはTeを用いることが望ましく、それらに、陽イオンとして容易に移動しやすい、Cu,Ag,Znを含んだ、CuTe,AgTe,ZnTeを主成分とする材料によりイオン源層3を形成することが望ましい。さらに、イオン源層3の陽イオンとなる元素としてCuを用いて、CuTeを含む構成とすると、イオン源層3の抵抗を低くしてイオン源層3の抵抗変化を記憶用薄膜記憶層4の抵抗変化と比較して充分に小さくすることができるため、メモリ動作の安定性を向上することができるため、より好ましい。このイオン源層3に、例えば、CuGeTe膜を用いた場合には、膜厚を例えば5nm~50nmにすればよい。絶縁層5には、例えばハードキュア処理されたフォトレジスト、半導体装置に一般的に用いられるSiO2やSi3N4、その他の材料、例えばSiON,SiOF,Al2O3,Ta2O5,HfO2,ZrO2等の無機材料、フッ素系有機材料、芳香族系有機材料等を用いることができる。上部電極6には、下部電極2と同様、通常の半導体配線材料が用いられる。本実施の形態の記憶素子10においては、特に、記憶用薄膜記憶層4を、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料から成る構成とする。これらの酸化物は、融点が高いことから、温度上昇に対する記憶用薄膜4の微細構造の安定化を図ることができる。これにより、記憶用薄膜記憶層4の耐熱性を向上することができるため、記憶素子10の高温プロセス下での製造歩留まりを向上させることができる。また、記録消去等記憶素子10の動作時の局所的な温度上昇に対する安定性を改善して、例えば繰返し書き換え可能回数を増やすことができる。さらに、高温環境下等での長期データ保存時においても、安定して高抵抗状態を維持することができる。また、上述の酸化物から成る記憶用薄膜記憶層4は、膜厚を薄くしても充分な絶縁耐圧を有する。これにより、高抵抗状態を容易に実現することができ、かつピンホール等の欠陥を少なくすることができるため、情報の記録を安定して行うことができる。本実施の形態の記憶素子10は、次のように動作させて、情報の記憶を行うことができる。まず、Cu,Ag,Znが含まれたイオン源層3に、例えば正電位電位を印加して、上部電極6側が負になるように、記憶素子10に対して正電圧を印加する。これにより、イオン源層3からCu,Ag,Znがイオン化して、記憶用薄膜4内を拡散していき、上部電極6側で電子と結合して析出する、或いは、記憶用薄膜4内部に拡散した状態で留まる。すると、記憶用薄膜4内部にCu,Ag,Znを多量に含む電流パスが形成される、もしくは、記憶用薄膜4内部にCu,Ag,Znによる欠陥が多数形成されることによって、記憶用薄膜4の抵抗値が低くなる。記憶用薄膜4以外の各層は、記憶用薄膜4の記録前の抵抗値に比べて、元々抵抗値が低いので、記憶用薄膜4の抵抗値を低くすることにより、記憶素子10全体の抵抗値も低くすることができる。その後、正電圧を除去して、記憶素子10にかかる電圧をなくすと、抵抗値が低くなった状態で保持される。これにより、情報を記録することが可能になる。一度だけ記録が可能な記憶装置、いわゆる、PROMに用いる場合には、前記の記録過程のみで記録は完結する。一方、消去が可能な記憶装置、いわゆる、RAM或いはEEPROM等への応用には、消去過程が必要であるが、消去過程においては、Cu,Ag,Znが含まれたイオン源層3に、例えば負電位-電位を印加して、上部電極6側が正になるように、記憶素子10に対して負電圧を印加する。これにより、記憶用薄膜4内に形成されていた電流パス或いは不純物準位を構成するCu,Ag,Znがイオン化して、記憶用薄膜4内を移動してイオン源層3側に戻る。すると、記憶用薄膜4内からCu,Ag,Znによる電流パス、もしくは、欠陥が消滅して、記憶用薄膜4の抵抗値が高くなる。記憶用薄膜4以外の各層は元々抵抗値が低いので、記憶用薄膜4の抵抗値を高くすることにより、記憶素子10全体の抵抗値も高くすることができる。その後、負電圧を除去して、記憶素子10にかかる電圧をなくすと、抵抗値が高くなった状態で保持される。これにより、記録された情報を消去することが可能になる。このような過程を繰返し行うことにより、記憶素子10に情報の記録書き込みと記録された情報の消去を繰返し行うことができる。また、特に、イオン源層3が、上述の金属元素Cu,Ag,Znに加えて、Te,S,Seから選ばれる元素即ちカルコゲン元素を含むことにより、イオン源層3内の金属元素Cu,Ag,Znとカルコゲン元素Te,S,Seとが結合し、金属カルコゲナイド層を形成する。この金属カルコゲナイド層は、主に非晶質構造を有しており、例えば、金属カルコゲナイド層から成るイオン源層3に接する下部電極2側に正電位を印加すると、金属カルコゲナイド層に含まれる金属元素Cu,Ag,Znがイオン化して、高抵抗を呈する記憶用薄膜4中に拡散し、上部電極6側の一部で電子と結合して析出することにより、或いは、記憶用薄膜4中に留まり絶縁膜の不純物準位を形成することによって、記憶用薄膜4の抵抗が低くなり、これにより情報の記録を行うことが可能になる。この状態から、金属カルコゲナイド層から成るイオン源層3に接する下部電極2側に負電位を印加すると、上部電極6側に析出していた金属元素Cu,Ag,Znが再びイオン化して、金属カルコゲナイド層に戻ることによることによって、記憶用薄膜4の抵抗が元の高い状態に戻り、記憶素子10の抵抗も高くなるので、これにより記録した情報の消去を行うことが可能になる。そして、例えば、抵抗値の高い状態を0の情報に、抵抗値の低い状態を1の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で0から1に変え、負電圧の印加による情報の消去過程で1から0に変えることができる。なお、記憶用薄膜4は、記録前の初期状態は高抵抗であるのが一般的であるが、プロセス工程でのプラズマ処理、アニール処理等によって、初期に記録状態である低抵抗を呈していても構わない。記録後の抵抗値は、記憶素子10のセルサイズ及び記憶用薄膜4の材料組成よりも、記録時に印加される電圧パルス或いは電流パルスの幅や電流量等の記録条件に依存し、初期抵抗値が100kΩ以上の場合には、およそ50Ω~50kΩの範囲となる。記録データを復調するためには、初期の抵抗値と記録後の抵抗値との比が、およそ2倍以上であれば充分であるので、記録前の抵抗値が100Ωで、記録後の抵抗値が50Ω、或いは、記録前の抵抗値が100kΩ、記録後の抵抗値が50kΩといった状況であれば充分であり、記憶用薄膜4の初期の抵抗値はそのような条件を満たすように設定される。記憶用薄膜4の抵抗値は、例えば、酸素濃度、膜厚、面積、さらには、不純物材料の添加によって調整することが可能である。上述の実施の形態の記憶素子10の構成によれば、下部電極2と上部電極6との間に、イオン源層3と、記憶用薄膜4とが挟まれた構成とすることにより、例えば、イオン源層3側に正電圧電位を印加して、上部電極6側が負になるようにした場合に、記憶用薄膜4内に、Cu,Ag,Znを多量に含む電流パスが形成されて、或いは記憶用薄膜4内に、Cu,Ag,Znによる欠陥が多数形成されることによって、記憶用薄膜4の抵抗値が低くなり、記憶素子10全体の抵抗値が低くなる。そして、正電圧の印加を停止して、記憶素子10に電圧が印加されないようにすることで、抵抗値が低くなった状態が保持され、情報を記録することが可能になる。このような構成は、例えばPROM等の一度だけ記録が可能な記憶装置に用いることができる。そして、記憶素子10の抵抗値の変化、特に記憶用薄膜4の抵抗値の変化を利用して情報の記憶を行っているため、記憶素子10を微細化していった場合にも、情報の記録や記録した情報の保存が容易になる。また、例えば、RAMやEEPROM等の記録に加えて消去が可能な記憶装置に用いるような場合は、上述した記録後の状態の記憶素子10に対して、例えば、イオン源層3に負電圧-電位を印加して、上部電極6側が正になるようにする。これにより、記憶用薄膜4内に形成されていた、Cu,Ag,Znによる電流パス、或いは欠陥が消滅して、記憶用薄膜4の抵抗値が高くなり、記憶素子10全体の抵抗値が高くなる。そして、負電圧の印加を停止して、記憶素子10に電圧が印加されないようにすることで、抵抗値が高くなった状態が保持され、記録されていた情報を消去することが可能になる。また、本実施の形態の記憶素子10によれば、記憶用薄膜記憶層4を、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料から成る構成としたことにより、これらの酸化物の融点が高いため、温度上昇に対する記憶層4の微細構造の安定化を図ることができる。これにより、記憶用薄膜記憶層4の耐熱性を向上することができるため、記憶素子10の高温プロセス下での製造歩留まりを向上させることができ、また記録消去等記憶素子10の動作時の局所的な温度上昇に対する安定性を改善して、例えば繰返し書き換え可能回数を増やすことができ、さらには高温環境下等での長期データ保存時においても、安定して高抵抗状態を維持することができる。また、上述の酸化物から成る記憶用薄膜記憶層4は、膜厚を薄くしても充分な絶縁耐圧を有するため、高抵抗状態を容易に実現することができ、かつピンホール等の欠陥を少なくすることができるため、情報の記録を安定して行うことができる。また、本実施の形態の記憶素子10によれば、下部電極2、イオン源層3、記憶用薄膜4、上部電極6を、いずれもスパッタリングが可能な材料で構成することが可能である。例えば、各層の材料に適応した組成からなるターゲットを用いて、スパッタリングを行えばよい。また、同一のスパッタリング装置内で、ターゲットを交換することにより、連続して成膜することも可能である。なお、上述した実施の形態の記憶素子10において、記憶用薄膜4の酸化物薄膜は、酸化物のスパッタリングターゲットを用いる方法や、金属ターゲットを用いて、スパッタリング中に導入ガスとしてアルゴン等の不活性ガスと共に酸素を導入する方法、いわゆる反応性スパッタリング等の方法を用いることにより形成することが可能である。さらに、スパッタリングの他、CVD法、或いは蒸着法等の方法によっても酸化物薄膜を形成することが可能である他、成膜時には金属状態であって、その後に、熱酸化或いは薬品処理等の手法によって酸化物薄膜を形成することも可能である。図1の記憶素子10は、例えば次のようにして製造することができる。まず、電気伝導度の高い基板1、例えば高濃度のP型の不純物がドープされたシリコン基板上に、下部電極2、例えばTa膜を堆積する。次に、イオン源層3、例えばCuTeGe膜を形成し、その後に記憶用薄膜4、例えば、タンタル酸化膜を形成する。その後に、記憶用薄膜4を覆うように絶縁層5を形成するが、フォトリソグラフィによって、絶縁層5の一部を除去し、記憶用薄膜4へのコンタクト部を形成する。続いて、例えばマグネトロンスパッタリング装置によって、上部電極6として、例えばW膜を成膜する。その後、W膜を、例えばプラズマエッチング等によりパターニングする。プラズマエッチングの他には、イオンミリング、RIE反応性イオンエッチング等のエッチング方法を用いてパターニングを行うことができる。このようにして、図1に示した記憶素子10を製造することができる。上述した実施の形態の記憶素子10を用いて、記憶素子10を多数、例えば列状やマトリクス状に配置することにより、記憶装置メモリを構成することができる。各記憶素子10に対して、その下部電極2側に接続された配線と、その上部電極6側に接続された配線とを設け、例えばこれらの配線の交差点付近に各記憶素子10が配置されるようにすればよい。具体的には、例えば下部電極2を行方向のメモリセルに共通して形成し、上部電極6に接続された配線を列方向のメモリセルに共通して形成し、電位を印加して電流を流す下部電極2と配線とを選択することにより、記録を行うべきメモリセルを選択して、このメモリセルの記憶素子10に電流を流して、情報の記録や記録した情報の消去を行うことができる。そして、上述した実施の形態の記憶素子10は、容易にかつ安定して情報の記録及び情報の読み出しを行うことができ、特に、高温環境下及び長期のデータ保持安定性に優れた特性を有する。また、上述した実施の形態の記憶素子10は、微細化していった場合においても、情報の記録や記録した情報の保持が容易になる。従って、上述した実施の形態の記憶素子10を用いて記憶装置を構成することにより、記憶装置の集積化高密度化や小型化を図ることができる。実施例次に、上述した実施の形態の記憶素子10を実際に作製して、特性を調べた。<実験1>シリコンウエハ上に、下部電極2としてTa膜を20nmの膜厚で堆積し、その上にイオン源層3としてCu50Te35Ge15膜を20nmの膜厚で形成し、記憶用薄膜4として酸化タンタル膜を形成し、表面を覆ってフォトレジストを成膜し、その後、フォトリソグラフィ技術により露光と現像を行って記憶用薄膜4上のフォトレジストに開口スルーホールを形成した。このうち、酸化タンタル膜は、金属状態のタンタル膜をスパッタリングにより膜厚1nmで成膜した後に、酸素含有プラズマ雰囲気中で酸化処理を施すことにより形成した。酸化タンタル膜は、この酸化処理により、もとのタンタル膜よりも若干厚くなっているものと推測される。その後、真空中においてアニール処理を行い、フォトレジストを変質させて、温度やエッチング等に対して安定なハードキュアレジストとして絶縁層5を形成した。なお、絶縁層5にハードキュアレジストを用いたのは、実験上簡便に形成できるためであり、製品を製造する場合においては、他の材料例えばシリコン酸化膜等を絶縁層5に用いた方がよい。次いで、上部電極6としてTa膜を100nmの膜厚で成膜した。その後、フォトリソグラフィ技術により、プラズマエッチング装置を用いて、ハードキュアレジストから成る絶縁層5上に堆積した上部電極6をパターニングした。このような構造の記憶素子10を作製して、サンプル1の試料とした。また、記憶用薄膜4の酸化タンタル膜となるタンタル膜の膜厚を3nmとする以外は、サンプル1と同様にして記憶素子10を作製して、サンプル2の試料とした。また、記憶用薄膜4の酸化タンタル膜となるタンタル膜の膜厚を5nmとする以外は、サンプル1と同様にして記憶素子10を作製して、サンプル3の試料とした。なお、タンタル膜の膜厚が5nmと厚くしたサンプル3については、酸化処理が全てのタンタル膜に及んでおらず、記憶用薄膜4が、一部酸素が欠乏したタンタル酸化膜となっている。これらサンプル1~サンプル3の試料に対して、それぞれ、I-V特性を測定した。I-V測定は以下のように行った。各サンプルの記憶素子に対して、下部電極2と導通しているシリコンウエハの裏面を接地電位グランド電位に接続して、上部電極6に負電位-電位を印加した。そして、上部電極6に印加する負電位を0Vから減少させて、電流の変化を測定した。ただし、電流が1mAに達した所で電流リミッタが動作するように設定しておいて、それ以上は上部電極6に印加する負電位、即ち記憶素子に加わる電圧の絶対値が増加しないように設定した。また、電流が1mAに達して電流リミッタが動作した状態から、上部電極6に印加する負電位を0Vまで減少させていき、電流の変化を測定した。引き続き、今度は、逆に上部電極6に正電位を印加し、電流が減少し、電流が流れなくなるような電圧まで正電圧の印加を増加させた後に、再び0電位に戻す操作を行った。このようにして得られたI-V特性の測定結果を図2A~図2Cに示す。図2Aはサンプル1の測定祐果を示し、図2Bはサンプル2の測定結果を示し、図2Cはサンプル3の結果を示している。図2A~図2Cより、いずれのサンプルにおいても、記録電流1mAと、かなり大きな電流に対しても、繰返しの記録、消去動作が安定に行なわれていることが判る。<実験2>図1に示した記憶素子10の代わりに、本発明の他の実施の形態として、図3に示す記憶素子20を作製して、特性を調べた。図3に示す記憶素子20は、図1に示した先の実施の形態の記憶素子10とは逆に、イオン源層3よりも記憶用薄膜記憶層4が下層になっている。また、上部電極6は、記憶用薄膜4及びイオン源層3と同じパターンで形成されている。下部電極2は、さらに小さいパターンで形成され、絶縁膜5に形成された開口内に埋め込まれている。図3に示す記憶素子20においても、先の実施の形態の記憶素子10と同様に、記憶用薄膜記憶層4を前述した酸化膜により構成することにより、記憶用薄膜記憶層4の耐熱性を向上して、記憶素子20の高温プロセス下での製造歩留まりの向上や、記憶素子20の動作時の局所的な温度上昇に対する安定性の改善を図り、繰返し書き換え可能回数を増やすことや、高温環境下等での長期データ保存時に安定して高抵抗状態を維持することが可能になる、という効果が得られる。このような構成の記憶素子20は、以下のようにして製造することができる。抵抗率の低いシリコン基板1上に、絶縁膜例えば、Al2O3,Ta2O5等5を一様にスパッタリングにより堆積し、その後にフォトリソグラフィにより下部電極形成用パターンパターン部はレジストなしをフォトレジストにより形成し、その後に、RIEReactiveIonEtchingにより、絶縁膜5を部分的に除去する。次に、下部電極2を形成する材料例えば、W等をスパッタリングにより一様に堆積させる。その後、CMP化学的機械的研磨法により表面を処理することにより、表面を平坦化して、下部電極材料が下部電極形成用パターン内にのみ残留するようにする。これにより下部電極2が所定のパターンで形成される。次に、スパッタリングにより、記憶用薄膜記憶層4、イオン源層3、上部電極6の各層を連続的に形成する。その後、フォトリソグラフィ及びエッチング処理により、これらの膜4,3,6をパターニングして、図3の構造の記憶素子20を作製することができる。図3に示す記憶素子20の構造と図1に示した記憶素子10の構造とでは、イオン源層3と記憶用薄膜4との上下の位置関係が逆であり、成膜順序が異なっているため、特に膜厚が薄い記憶用薄膜4において、その下地膜の状態の違いによりメモリ特性も異なることになる。図1に示した記憶素子10では、記憶用薄膜4の直下の下地膜はイオン源層3であり、一方図3に示す記憶素子20では、記憶用薄膜4の直下の下地膜は下部電極2及び絶縁膜5である。そして、上述した製造方法により、シリコンウエハ上に、下部電極2としてW膜を200nmの膜厚で堆積し、その上に記憶用薄膜4として酸化ハフニウム膜を2nmの膜厚で形成し、イオン源層3としてCu50Te31Ge13Hf6膜を20nmの膜厚で形成し、上部電極5としてW膜を200nmの膜厚で形成して、図3に示した記憶素子20を作製し、サンプル4の試料とした。なお、絶縁膜5は酸化珪素膜を形成し、下部電極形成用パターンのサイズは、およそ1μmφとした。また、記憶用薄膜4の酸化ハフニウム膜の膜厚を4nmとする他はサンプル4と同様にして記憶素子20を作製し、サンプル5の試料とした。絶縁膜5として酸化タンタル膜を形成し、記憶用薄膜4として酸化ニオブ膜を2nmの膜厚で形成し、イオン源層3としてCu50Te31Ge13Gd6膜を形成し、その他は、サンプル4と同様にして記憶素子20を作製し、サンプル6の試料とした。また、記憶用薄膜4の酸化ニオブ膜の膜厚を4nmとする他はサンプル6と同様にして記憶素子20を作製し、サンプル7の試料とした。記憶用薄膜4として酸化ジルコニウム膜を2.4nmの膜厚で形成し、イオン源層3としてCu50Te31Ge13Zr6膜を形成し、その他は、サンプル6と同様にして記憶素子20を作製し、サンプル8の試料とした。また、記憶用薄膜4の酸化ジルコニウム膜の膜厚を4.8nmとする他はサンプル8と同様にして記憶素子20を作製し、サンプル9の試料とした。記憶用薄膜4として酸化アルミニウム膜を1.2nmの膜厚で形成し、イオン源層3としてCu52Te33Ge15膜を形成し、その他は、サンプル6と同様にして記憶素子20を作製し、サンプル10の試料とした。また、記憶用薄膜4の酸化アルミニウム膜の膜厚を2.4nmとする他はサンプル10と同様にして記憶素子20を作製し、サンプル11の試料とした。また、記憶用薄膜4の酸化アルミニウム膜の膜厚を3.6nmとする他はサンプル10と同様にして記憶素子20を作製し、サンプル12の試料とした。そして、これらサンプル4~サンプル12の試料では、特にCMP法による処理によって下部電極2の表面状態を制御しているため、AFMで観察したところ、いずれのサンプルでも、下部電極2の表面の表面粗さRaを0.8nm以下と小さくすることができることがわかった。このように下部電極2の表面粗さRaを小さくすることができるため、良好なメモリ特性が得られることがわかる。また、これらサンプル4~サンプル12の試料の記憶素子20に対して、それぞれI-V特性を測定した。このI-V特性の測定結果を図4A~図7Cに示す。図4Aはサンプル4の測定結果を示し、図4Bはサンプル5の測定結果を示している。図5Aはサンプル6の測定結果を示し、図5Bはサンプル7の測定結果を示している。図6Aはサンプル8の測定結果を示し、図6Bはサンプル9の測定結果を示している。図7Aはサンプル10の測定結果を示し、図7Bはサンプル11の測定結果を示し、図7Cはサンプル12の測定結果を示している。いずれのサンプルにおいても、1mAという大きな電流に対しても、繰返しのメモリ動作が安定して行われることが判る。なお、サンプル1~サンプル12の記憶用薄膜4に用いた各種酸化膜の融点は、酸化タンタル1880°C、酸化ハフニウム2770°C、酸化ニオブ1900°C、酸化ジルコニウム2680°C、酸化アルミニウム2050°Cと高くなっている。即ち、いずれの材料も耐熱性に優れていることから、局所的に大きな電流を流した場合においても安定なメモリ動作が得られる。従って、これらの融点の高い酸化膜を記憶用薄膜記憶層4に用いることによって、熱に対する安定性例えば、繰返し書き換え耐久性等に優れた記憶素子を実現することが可能となる。<実験3>繰返し記録消去試験次に、実験2で使用したと同様の記憶素子20の試料に対して、図8に示すように測定装置を構成して、繰返し記録消去試験を行った。図8に示す測定装置は、任意波形発生器31とデジタルオシロ32とを備えている。任意波形発生器31は、パルス印加線33を介して、破線で囲んだ負荷抵抗に接続されている。また、デジタルオシロ32は、2本の電圧モニター線34を介して、負荷抵抗に接続されている。負荷抵抗は、抵抗値50Ωと抵抗値RL2kΩの2つの抵抗線を有している。そして、負荷抵抗から、ウエハ35の基板裏面側と、上部電極側とに、それぞれ、接続用の配線が接続されている。この構成の測定装置を用いて、任意波形発生器31からパルス印加線33を通じてパルス幅1msの記録パルス約1Vを印加してウエハ35内の記憶素子20に情報を記録し、その後、1msで読み出す記録過程を行った。さらに同じく任意波形発生器31からパルス印加線33を通じて1msの消去パルス約1Vを印加してウエハ35内の記憶素子20に記録された情報を消去し、その後、1msで読み出す消去過程を行った。そして、これら記録過程及び消去過程を連続して繰返し行い、デジタルオシロ32により、状態の変化を観察した。このデジタルオシロ32で得られた状態から、記憶素子20の抵抗値を求めた。そして、繰返し記録消去の結果、消去過程後の抵抗値高抵抗状態が徐々に低下して、記録過程後の抵抗値低抵抗状態の2倍まで低下したところまで両過程を行った回数を、繰返し回数とした。使用した試料は、酸化ハフニウムを記憶用薄膜4に用いたサンプル5の試料、酸化ニオブを記憶用薄膜4に用いたサンプル7の試料、酸化ジルコニウムを記憶用薄膜4に用いたサンプル9の試料、酸化アルミニウムを記憶用薄膜4に用いたサンプル12の試料の4種類である。各試料について、同様の測定を3回続けて行った。繰返し回数の測定値を、記憶用薄膜4の酸化膜の、膜厚、融点、酸化物を構成する金属元素の原子半径と併せて、表1に示す。各金属元素の原子半径は、酸化ハフニウムのハフニウムHfが0.155nm、酸化ニオブのニオブNbが0.145nm、酸化ジルコニウムのジルコニウムZrが0.155nm、酸化アルミニウムのアルミニウムAlが0.125nmとなっている。表1より、酸化アルミニウムと酸化ニオブは、繰返し試験で劣化が見られたが、酸化ハフニウムと酸化ジルコニウムでは106回100万回の繰返しでも劣化が見られなかった。消去過程後の抵抗値が徐々に低下する原因は、繰返し記録消去の際の電流によるジュール熱や、イオン源元素今回のサンプルではCu元素が繰返し移動することにより、ダメージを受けて、記憶用薄膜4の酸化膜の絶縁性が低下するためと考えらる。そして、ジュール熱による劣化に対しては、酸化膜の融点が高いことが有効であり、イオン源元素の移動に対しては、原子サイズが大きいことが有効である。表1から、実際に融点が高く原子半径の大きい、酸化ハフニウム及び酸化ジルコニウムが、繰返し回数が多くなっていることがわかる。従って、例えば、記憶用薄膜記憶層を構成する酸化物の融点を、好ましくは1800°C以上、より好ましくは2100°C以上とすることにより、繰返し回数を多くすることができると考えられる。また、記憶用薄膜記憶層の酸化物薄膜を構成する金属元素の原子半径を、より好ましくは0.15nm以上とすることにより、繰返し回数を多くすることができると考えられる。本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。"