絶縁基板または表面に絶縁層が形成された基板と、前記絶縁層または前記絶縁基板にパターン形成されたサーミスタ薄膜と、前記絶縁層または前記絶縁基板の上面から前記サーミスタ薄膜の上面または下面に亘ってパターン形成された一対の電極と、一対の前記電極に接続された一対のリードフレームと、を備え、前記一対の電極が、前記リードフレームが接続される一対の電極パッド部と、前記サーミスタ薄膜の上面または下面に積層される一対のサーミスタ電極部とを有し、前記絶縁層または前記絶縁基板の前記一対の電極パッド部が形成される電極領域が、前記サーミスタ薄膜が形成されるサーミスタ領域よりも表面粗さの大きい粗面とされていることを特徴とする薄膜サーミスタセンサ。請求項1に記載の薄膜サーミスタセンサにおいて、前記電極領域の表面粗さRaが、200~800nmとされていると共に、前記サーミスタ領域の表面粗さRaが、10~100nmとされていることを特徴とする薄膜サーミスタセンサ。請求項1または2に記載の薄膜サーミスタセンサにおいて、前記サーミスタ領域が凹部とされ、前記サーミスタ領域に前記絶縁層が埋設されて前記電極領域と面一とされていることを特徴とする薄膜サーミスタセンサ。請求項1から3のいずれか一項に記載の薄膜サーミスタセンサを作製する方法であって、絶縁基板または表面に絶縁層が形成された基板の上面に一対の電極をパターン形成する電極形成工程と、前記絶縁層または前記絶縁基板にサーミスタ薄膜をパターン形成するサーミスタ成膜工程と、一対の前記電極に一対のリードフレームを接続するリード接続工程とを有し、前記電極形成工程前に、予め前記絶縁層または前記絶縁基板の上面全体を前記サーミスタ領域に要求される所望の表面粗さとしておき、前記電極領域を、前記サーミスタ領域よりも表面粗さの大きい粗面とする粗面化工程を有していることを特徴とする薄膜サーミスタセンサの製造方法。請求項1から3のいずれか一項に記載の薄膜サーミスタセンサを作製する方法であって、絶縁基板または表面に絶縁層が形成された基板の上面に一対の電極をパターン形成する電極形成工程と、前記絶縁層または前記絶縁基板にサーミスタ薄膜をパターン形成するサーミスタ成膜工程と、一対の前記電極部に一対のリードフレームを接続するリード接続工程とを有し、前記電極形成工程前に、予め前記絶縁層または前記絶縁基板の上面全体を前記電極領域に要求される所望の表面粗さとしておき、前記サーミスタ領域を、前記電極領域よりも表面粗さの小さい鏡面とする鏡面化工程を有していることを特徴とする薄膜サーミスタセンサの製造方法。請求項5に記載の薄膜サーミスタセンサの製造方法において、前記鏡面化工程で、サンドブラストにより前記サーミスタ領域を鏡面化すると共に凹部状とし、前記凹部状のサーミスタ領域に前記絶縁層を埋設して前記電極領域と面一にすることを特徴とする薄膜サーミスタセンサの製造方法。上記従来の技術には、以下の課題が残されている。薄膜サーミスタの電極部を形成する工程において、絶縁基板の表面粗さが粗いほど、アンカー効果によって電極膜の密着力が強くなり、工程における電極剥がれの不良が低減する。特に、電極部の接合強度が強化されると、リードフレームを接合させる場合でも、リードフレームとの溶接等の熱応力による剥がれが減少する。しかしながら、基板表面が粗い程、面内の段差が大きくなり、電気特性に関連するサーミスタ薄膜部分の断線や、櫛歯電極部分のクラックが発生してしまい、電気特性抵抗値やB定数が設計値から外れてばらつき、かつプロセスの歩留まりに影響する不都合があった。本発明は、前述の課題に鑑みてなされたもので、電極部の良好な密着性が得られると共に設計値に対応する安定した電気特性を有する薄膜サーミスタセンサおよびその製造方法を提供することを目的とする。本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の薄膜サーミスタセンサは、絶縁基板または表面に絶縁層が形成された基板と、前記絶縁層または前記絶縁基板にパターン形成されたサーミスタ薄膜と、前記絶縁層または前記絶縁基板の上面から前記サーミスタ薄膜の上面または下面に亘ってパターン形成された一対の電極と、一対の前記電極に接続された一対のリードフレームと、を備え、前記一対の電極が、前記リードフレームが接続される一対の電極パッド部と、前記サーミスタ薄膜の上面または下面に積層される一対のサーミスタ電極部とを有し、前記絶縁層または前記絶縁基板の前記一対の電極パッド部が形成される電極領域が、前記サーミスタ薄膜が形成されるサーミスタ領域よりも表面粗さの大きい粗面とされていることを特徴とする。この薄膜サーミスタセンサでは、絶縁層または絶縁基板の一対の電極パッド部が形成される電極領域が、サーミスタ薄膜が形成されるサーミスタ領域よりも表面粗さの大きい粗面とされているので、表面粗さの大きく粗面とされた電極領域上の電極パッド部については、大きいアンカー効果によって高い密着性を得ることができると共に、表面粗さの小さいサーミスタ領域上のサーミスタ薄膜については断線やサーミスタ電極部のクラックや剥離の発生を防ぐことができる。また、本発明の薄膜サーミスタセンサは、前記電極領域の表面粗さRaが、200~800nmとされていると共に、前記サーミスタ領域の表面粗さRaが、10~100nmとされていることを特徴とする。この薄膜サーミスタセンサでは、電極領域の表面粗さRaが、200~800nmとされていると共に、サーミスタ領域の表面粗さRaが、10~100nmとされているので、薄い電極パッド部で十分な密着性を得ることができると共に、適度な表面粗さによりサーミスタ電極部の剥離が防止でき、設計値に一致する良好な電気特性を得ることができる。すなわち、電極領域の表面粗さRaを上記範囲内とした理由は、200nm未満であると、表面粗さが十分でなく、電極パッド部に必要とされる良好な密着性を得ることができず、800nmを超えると、電極パッド部を構成する白金等の金属膜を厚くしなければならず、高コストになるためである。また、サーミスタ領域の表面粗さRaを上記範囲内とした理由は、10nm未満であると、表面粗さが小さすぎてサーミスタ薄膜に積層されるサーミスタ電極部に剥離が生じるおそれがあるためであり、100nmを超えると、剥離や断線によって電気特性が設計値から外れてばらつき、かつプロセスの歩留まりに影響するためである。本発明の薄膜サーミスタセンサの製造方法は、上記本発明の薄膜サーミスタセンサを作製する方法であって、絶縁基板または表面に絶縁層が形成された基板の上面に一対の電極をパターン形成する電極形成工程と、前記絶縁層または前記絶縁基板にサーミスタ薄膜をパターン形成するサーミスタ成膜工程と、一対の前記電極に一対のリードフレームを接続するリード接続工程とを有し、前記電極形成工程前に、予め前記絶縁層または前記絶縁基板の上面全体を前記サーミスタ領域に要求される所望の表面粗さとしておき、前記電極領域を、前記サーミスタ領域よりも表面粗さの大きい粗面とする粗面化工程を有していることを特徴とする。すなわち、この薄膜サーミスタセンサの製造方法では、電極形成工程前に、電極領域を、サーミスタ領域よりも表面粗さの大きい粗面とする粗面化工程を有しているので、サーミスタ領域の表面を必要以上に粗くせずに、選択的に粗面化された電極領域上に電極パッド部を形成して高い密着性を得ることができる。また、本発明の薄膜サーミスタセンサの製造方法は、上記本発明の薄膜サーミスタセンサを作製する方法であって、絶縁基板または表面に絶縁層が形成された基板の上面に一対の電極をパターン形成する電極形成工程と、前記絶縁層または前記絶縁基板にサーミスタ薄膜をパターン形成するサーミスタ成膜工程と、一対の前記電極部に一対のリードフレームを接続するリード接続工程とを有し、前記電極形成工程前に、予め前記絶縁層または前記絶縁基板の上面全体を前記電極領域に要求される所望の表面粗さとしておき、前記サーミスタ領域を、前記電極領域よりも表面粗さの小さい鏡面とする鏡面化工程を有していることを特徴とする。すなわち、この薄膜サーミスタセンサの製造方法では、電極形成工程前に、サーミスタ領域を、電極領域よりも表面粗さの小さい鏡面とする鏡面化工程を有しているので、粗い電極領域の表面を維持したまま、選択的に鏡面化されたサーミスタ領域上にサーミスタ薄膜を形成して断線やクラックの発生を抑制することができる。また、本発明の薄膜サーミスタセンサは、前記サーミスタ領域が凹部とされ、前記サーミスタ領域に前記絶縁層が埋設されて前記電極領域と面一とされていることを特徴とする。さらに、本発明の薄膜サーミスタセンサの製造方法は、前記鏡面化工程で、サンドブラストにより前記サーミスタ領域を鏡面化すると共に凹部状とし、前記凹部状のサーミスタ領域に前記絶縁層を埋設して前記電極領域と面一にすることを特徴とする。すなわち、この薄膜サーミスタセンサおよびその製造方法では、凹部状のサーミスタ領域に絶縁層が埋設されて電極領域と面一とされるので、サーミスタ薄膜の下地となる絶縁層による段差が無くなり、電極パッド部とサーミスタ電極部との段差による断線を防止することができる。本発明によれば、以下の効果を奏する。すなわち、本発明に係る薄膜サーミスタセンサおよびこの製造方法によれば、絶縁層または絶縁基板の一対の電極パッド部が形成される電極領域が、サーミスタ薄膜が形成されるサーミスタ領域よりも表面粗さの大きい粗面とされるので、大きいアンカー効果によって電極パッド部の高い密着性を得ることができると共に、サーミスタ薄膜の断線やサーミスタ電極部のクラックや剥離の発生が抑制される。したがって、粗い表面の電極領域により電極パッド部の接合強度が強化され、リードフレームに実装する場合でも剥がれを防ぐことができると共に、電極領域よりも平坦なサーミスタ領域により設計値に一致した電気特性を安定して得ることができる。以下、本発明に係る薄膜サーミスタセンサおよびその製造方法の第1実施形態を、図1から図3を参照して説明する。なお、以下の説明に用いる各図面では、各部材又は構成を認識可能な大きさとするために、各部材の縮尺を適宜変更している。本実施形態の薄膜サーミスタセンサ1は、図1および図2に示すように、表面に絶縁層2aが形成された絶縁基板基板2と、絶縁層2a上にパターン形成されたサーミスタ薄膜3と、絶縁基板2の上面からサーミスタ薄膜3の下面かつ絶縁層2a上に亘ってパターン形成された一対の電極4と、一対の電極4に接続された一対のリードフレーム5と、を備えている。上記絶縁基板2は、例えばアルミナ基板であり、上記絶縁層2aは、例えばSiO2膜である。上記サーミスタ薄膜3は、例えばMn-Co系複合金属酸化物例えば、Mn3O4-Co3O4系複合金属酸化物又は、Mn-Co系複合金属酸化物に、Ni、Fe、Cuのうち少なくとも一種類の元素を含む複合金属酸化物例えば、Mn3O4-Co3O4-Fe2O3系複合金属酸化物からなる複合金属酸化物膜である。本実施形態のサーミスタ薄膜3は、絶縁基板2上の絶縁層2aの上面に、スパッタリング法により平面視略正方形状に成膜されたものである。このサーミスタ薄膜3は、半導体の性状を呈し、温度が上昇すると抵抗が低くなる負特性、いわゆるNTCサーミスタNegativeTemperatureCoefficientThermistorの性質を有している。上記一対の電極4は、リードフレーム5が接続される一対の電極パッド部4aと、サーミスタ薄膜3の下面と絶縁層2aとの間に積層される一対のサーミスタ電極部4bとを有している。すなわち、一対の電極4は、図2のfに示すように、サーミスタ薄膜3の上面に形成され互いに対向した一対の櫛歯状のサーミスタ電極部4bと、各サーミスタ電極部4bに接続された一対の引き出し電極である電極パッド部4aとを有している。また、一対の電極4は、絶縁基板2の上面からサーミスタ薄膜3の下面に亘ってTi、Taでパターン形成された密着層と該密着層上にPtでパターン形成されたPt電極層とからなる一対のPt/Ti接合層4cと、これらPt/Ti接合層4c上の電極パッド部4aとなる領域にNiで形成された一対のNiめっき層4dと、で形成されている。一対のPt/Ti接合層4cは、一対のNiめっき層4dの下地層となるものであり、成膜される面の材料本実施形態では絶縁基板2及びサーミスタ薄膜3との接合強度がNiめっき層よりも高い。なお、Pt/Ti接合層4cの厚さは、100~1000nmに設定されている。また、このNiめっき層4dの厚さは、20μm程度である。上記絶縁基板2の一対の電極パッド部4aが形成される電極領域2Aは、サーミスタ薄膜3が形成されるサーミスタ領域2Bよりも表面粗さの大きい粗面とされている。また、電極領域2Aの表面粗さRa算術平均粗さは、200~800nmとされていると共に、サーミスタ領域2Bの表面粗さRaは、10~100nmとされている。上記リードフレーム5は、ステンレスSUS、コバールまたはインバー材料で形成されている。この薄膜サーミスタセンサ1は、サーミスタ薄膜3上に積層されたSiO2膜の絶縁性保護膜6と、該絶縁性保護膜6上に積層された保護ガラス印刷膜7と、接合されたリードフレーム5の端部を含めて絶縁基板2上の全体を封止する絶縁被覆層8を備えている。上記絶縁被覆層8は、サーミスタ薄膜3及び電極4を内部に封止する保護膜であり、例えば、表面に滴下したセラミックスモールド材又はガラスペーストを焼成してモールドしたものである。次に、このように構成された薄膜サーミスタセンサ1の製造方法について、図2及び図3を参照して説明する。本実施形態の薄膜サーミスタセンサ1の製造方法は、表面に絶縁層2aが形成された絶縁基板2の上面に一対の電極4をパターン形成する電極形成工程と、絶縁層2a上にサーミスタ薄膜3をパターン形成するサーミスタ成膜工程と、一対の電極4に一対のリードフレーム5を接続するリード接続工程とを有している。また、この薄膜サーミスタセンサ1の製造方法では、電極形成工程前に、予め絶縁基板2の上面全体をサーミスタ領域2Bに要求される所望の表面粗さとしておき、電極領域2Aを、サーミスタ領域2Bよりも表面粗さの大きい粗面とする粗面化工程を有している。以下に、薄膜サーミスタセンサ1の製造方法について具体的に説明する。まず、図2のaに示すように、例えば表面粗さRaが50nmである上面が鏡面化されたアルミナ基板の絶縁基板2を用意する。なお、この絶縁基板2の厚さは、例えば0.2μmである。次に、図2のbに示すように、絶縁基板2の上面のサーミスタ領域2B上に樹脂シート9を貼り付けてマスキングし、一対の電極領域2Aだけを露出状態とする。この状態で、図2のcに示すように、SiC粉等を用いたサンドブラストにより電極領域2Aだけを粗面化し、例えば表面粗さRaを200nmとする。次に、図2のdに示すように、樹脂シート9を剥離した後、図2のeに示すように、下地膜であるSiO2の絶縁層2aをサーミスタ領域2B上にスパッタでパターン成膜する。例えば、絶縁層2aの厚さは、300nmとする。さらに、図2のeに示すように、スパッタリング法でTi、Taで密着層をパターン形成すると共に該密着層上にPtでPt電極層をパターン形成して一対のPt/Ti接合層4cを形成する。例えば、密着層の厚さは、30nmとし、Pt電極層の厚さは、300nmとする。なお、一対のサーミスタ電極部4bは、互いに対向する櫛歯状にパターン形成する。より詳述すれば、所定のスパッタ条件でPt/Ti接合層4cをスパッタリング法で成膜し、続いて、フォトリソグラフィ技術により、Pt/Ti接合層4cの上面であって一対の電極4を形成する領域にフォトレジスト膜をパターニングする。そして、フォトレジスト膜をマスクとして、ドライエッチング加工によりマスクされていないPt/Ti接合層4cを選択的に除去する。そして、マスクとしていたフォトレジスト膜を除去する。これにより、電極パッド部4aと櫛型状のサーミスタ電極部4bとを有する一対の電極4をパターン形成することができる。次に、図3のaに示すように、サーミスタ領域2Bの絶縁層2a上にサーミスタ材料をパターン成膜し、焼成してサーミスタ薄膜3を形成する。より詳述すれば、絶縁基板2の全面に所定のスパッタ条件で上述した複合金属酸化物膜をスパッタリング法で成膜する。続いて、フォトリソグラフィ技術により、複合金属酸化物膜の上面であってサーミスタ領域2Bの絶縁層2a上にフォトレジスト膜をパターニングする。そして、フォトレジスト膜をマスクとして、所定の溶液を利用したウェットエッチング加工によりマスクされていない複合金属酸化物膜を選択的に除去する。そして、マスクとしていたフォトレジスト膜を除去する。これにより、絶縁基板2の上面絶縁層2a上に平面視略長方形状のサーミスタ薄膜3をパターン形成することができる。この後、耐熱性向上のために所定温度及び所定時間でアニール処理を行う。例えば、サーミスタ薄膜3の厚さは、500nmとする。また、上記焼成の温度は、700~800°Cとする。この後、図3のbに示すように、サーミスタ薄膜3上にSiO2膜の絶縁性保護膜6をパターン形成する。例えば、絶縁性保護膜6の厚さは、500~1000nmとする。さらに、図3のcに示すように、絶縁性保護膜6上に保護ガラス印刷膜7を印刷により積層する。例えば、保護ガラス印刷膜7の厚さは、10~20μmとする。次に、図3のdに示すように、一対の電極領域2A上のPt/Ti接合層4cに一対のNiめっき層4dをパターン形成し、電極パッド部4aを形成する。例えば、Niめっき層4dの厚さは、30μmとする。すなわち、Niめっき時のサーミスタ電極部4b上への析出を防ぐために、めっき用レジスト図示略を施し、Pt/Ti接合層4cの電極パッド部4a上に、スルファミン酸Niめっき浴によりNiめっきを成膜し、Niめっき層4dを形成する。これにより、一対の電極4が形成される。そして、図3のeに示すように、一対のNiめっき層4d上にリードフレーム5の端部を、抵抗溶接またはレーザ溶接等による溶接でそれぞれ接合させる。この後、接合されたリードフレーム5の端部を含めて絶縁基板2上の全体をガラスモールドの絶縁被覆層8で封止する。すなわち、めっき用レジストを除去し、ガラスペーストを、リードフレーム5の端部を含む表面全体を覆うようにディスペンサーで表面に滴下、焼成し、絶縁被覆層8としてモールドすることで、薄膜サーミスタセンサ1が作製される。このように本実施形態の薄膜サーミスタセンサ1では、一対の電極パッド部4aが形成される電極領域2Aが、サーミスタ薄膜3が形成されるサーミスタ領域2Bよりも表面粗さの大きい粗面とされているので、表面粗さの大きく粗面とされた電極領域2A上の電極パッド部4aについては、大きいアンカー効果によって高い密着性を得ることができると共に、表面粗さの小さいサーミスタ領域2B上のサーミスタ薄膜3については断線やサーミスタ電極部4bのクラックや剥離の発生を防ぐことができる。また、電極領域2Aの表面粗さRaが、200~800nmとされていると共に、サーミスタ領域2Bの表面粗さRaが、10~100nmとされているので、薄い電極パッド部4aで十分な密着性を得ることができると共に、適度な表面粗さによりサーミスタ電極部4bの剥離が防止でき、設計値に一致する良好な電気特性を得ることができる。さらに、薄膜サーミスタセンサ1の製造方法では、電極形成工程前に、電極領域2Aを、サーミスタ領域2Bよりも表面粗さの大きい粗面とする粗面化工程を有しているので、サーミスタ領域2Bの表面を必要以上に粗くせずに、選択的に粗面化された電極領域2A上に電極パッド部4aを形成して高い密着性を得ることができる。次に、本発明に係る薄膜サーミスタセンサおよびその製造方法の第2実施形態について、図4および図5を参照して以下に説明する。なお、以下の実施形態の説明において、上記実施形態において説明した同一の構成要素には同一の符号を付し、その説明は省略する。第2実施形態と第1実施形態との異なる点は、第1実施形態では、電極領域2Aを選択的にサーミスタ領域2Bよりも粗面化しているのに対し、第2実施形態の薄膜サーミスタセンサ21の製造方法は、図4および図5に示すように、電極形成工程前に、予め絶縁基板2の上面全体を電極領域2Aに要求される所望の表面粗さとしておき、サーミスタ領域2Bを、電極領域2Aよりも表面粗さの小さい鏡面とする鏡面化工程を有している点である。また、第2実施形態では、上記鏡面化工程において、サンドブラストによりサーミスタ領域2Bを鏡面化すると共に凹部状とし、凹部状のサーミスタ領域2Bに絶縁層2aを埋設して電極領域2Aと面一にしている。すなわち、第2実施形態の薄膜サーミスタセンサ21では、図4に示すように、サーミスタ領域2Bが凹部とされ、サーミスタ領域2Bに絶縁層2aが埋設されて電極領域2Aと面一とされている。以下に、第2実施形態の薄膜サーミスタセンサ21の製造方法について具体的に説明する。まず、図5のaに示すように、例えば上面が表面粗さRa:270nmに粗面化されたアルミナ基板の絶縁基板2を用意する。なお、この絶縁基板2の厚さは、例えば0.2μmである。次に、図5のbに示すように、絶縁基板2の上面の一対の電極領域2A上に樹脂シート9を貼り付けてマスキングし、サーミスタ領域2Bだけを露出状態とする。この状態で、図5のcに示すように、SiC粉等を用いたサンドブラストによりサーミスタ領域2Bだけを鏡面化し、例えば表面粗さRaを50nmとする。なお、この際、サンドブラストによりサーミスタ領域2Bが削られて凹部状に形成される。例えば、サーミスタ領域2Bの深さは、200nmとする。次に、図5のdに示すように、樹脂シート9を剥離した後、図5のeに示すように、下地膜であるSiO2の絶縁層2aをサーミスタ領域2B上にスパッタでパターン成膜する。例えば、絶縁層2aの厚さは、200nmとする。なお、この際、絶縁層2aで凹部状のサーミスタ領域2Bを埋めるように成膜し、電極領域2Aと面一になるようにする。さらに、図5のeに示すように、スパッタリング法でTi、Taで密着層をパターン形成すると共に該密着層上にPtでPt電極層をパターン形成して一対のPt/Ti接合層4cを形成する。例えば、密着層の厚さは、50nmとし、Pt電極層の厚さは、200nmとする。そして、以降の工程を第1実施形態と同様にすることで、第2実施形態の薄膜サーミスタセンサ21が作製される。このように第2実施形態の薄膜サーミスタセンサ21の製造方法では、電極形成工程前に、サーミスタ領域2Bを、電極領域2Aよりも表面粗さの小さい鏡面とする鏡面化工程を有しているので、粗い電極領域2Aの表面を維持したまま、選択的に鏡面化されたサーミスタ領域2B上にサーミスタ薄膜3を形成して断線やクラックの発生を抑制することができる。また、凹部状のサーミスタ領域2Bに絶縁層2aが埋設されて電極領域2Aと面一とされるので、サーミスタ薄膜3の下地となる絶縁層2aによる段差が無くなり、電極パッド部4aとサーミスタ電極部4bとの段差による断線を防止することができる。なお、本発明の技術範囲は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、上記各実施形態では、アルミナ基板の絶縁基板を用いた場合を例にしたが、これに限られず、石英基板等の絶縁基板や、表面に熱酸化によるSiO2層の絶縁層が形成されたシリコン基板又はその他の半導体基板でも構わない。