行列状に配置され、初期化されたときの初期化信号と受光量に応じた映像信号とを出力する複数の画素回路と、前記複数の画素回路からの前記初期化信号と前記映像信号とを転送する列信号線と、前記列信号線を通して対応画素回路から転送される前記初期化信号と前記映像信号とを保持する保持回路とを備え、前記複数の画素回路の初期化を同時に行い、前記複数の画素回路の前記初期化信号を順次前記保持回路に保持し、その後前記複数の画素回路で同時に受光された前記映像信号を順次前記保持回路に保存し、その後、前記保持回路により前記初期化信号と前記映像信号の差分信号を画素信号として出力する固体撮像素子。前記固体撮像素子は、さらに、前記保持回路に保持した前記初期化信号と前記映像信号の差分信号を出力する差分回路を備える請求項1に記載の固体撮像素子。前記保持回路は、前記初期化信号を保持する第1の保持要素と、前記映像信号を保持する第2の保持要素とを備える請求項1または2に記載の固体撮像素子。前記差分回路は、差動増幅器であり、前記差動増幅器の入力端は、前記第1の保持要素および前記第2の保持要素に接続されている請求項3に記載の固体撮像素子。前記保持回路の数は、前記複数の画素回路の少なくとも2倍の数である請求項1~4のいずれか1項に記載の固体撮像素子。前記保持回路は、容量で構成される請求項1~5のいずれか1項に記載の固体撮像素子。請求項1~6のいずれか1項に記載の固体撮像素子を備えたカメラ。行列状に配置された複数の画素回路を有する固体撮像素子の駆動方法であって、前記複数の画素回路の初期化を同時に行い、前記複数の画素回路の初期化信号を順次保持回路に保持する工程と、前記初期化信号を前記保持回路に保持する工程の後、前記複数の画素回路で同時に前記映像信号を受光し、前記映像信号を順次前記保持回路に保存する工程とを含み、前記固体撮像素子は、前記初期化信号と前記映像信号との差分信号を画素信号として出力する固体撮像素子の駆動方法。前記保持回路は、第1の保持要素と第2の保持要素とを備え、前記初期化信号を前記第1の保持要素に保持し、前記映像信号を前記第2の保持要素に保持する請求項8に記載の固体撮像素子の駆動方法。前記固体撮像素子は、差動増幅器を備え、前記差動増幅器は、前記第1の保持要素に保持された初期化信号と前記第2の保持要素に保持された映像信号の差分信号を出力する請求項9に記載の固体撮像素子の駆動方法。特許文献1に記載の技術において、リセット信号RS1、RS2、RS3、RS4が同時にHからLにもどる時点時点t1と選択信号SEL1、SEL2、SEL3、SEL4がHとなっている期間のそれぞれのリセット信号RS1、RS2、RS3、RS4がHからLとなる時点時点t3までの期間は各画素で異なるため、フローティングディフュージョン部FDに残る2つの時点の熱雑音は各画素同じではない。従って、列アンプA15の入力部に入力される電圧VCLVrst-Vsigにおいて、時点t1と時点t3の熱雑音の差は除去されず、電圧のばらつきが生じる。本発明は、上述の問題に鑑みてなされたものであって、熱雑音を除去することができる固体撮像素子を提供することを目的とする。上記目的を達成するために、本発明の一態様に係る固体撮像素子は、行列状に配置され、初期化されたときの初期化信号と受光量に応じた映像信号とを出力する複数の画素回路と、前記複数の画素回路からの前記初期化信号と前記映像信号とを転送する列信号線と、前記列信号線を通して対応画素回路から転送される前記初期化信号と前記映像信号とを保持する保持回路とを備え、前記複数の画素回路の初期化を同時に行い、前記複数の画素回路の前記初期化信号を順次前記保持回路に保持し、その後前記複数の画素回路で同時に受光された前記映像信号を順次前記保持回路に保存し、その後、前記保持回路により前記初期化信号と前記映像信号の差分信号を画素信号として出力する。このような構成によれば、同時に複数の画素の初期化を行い、また、同時に受光された映像信号を保持回路に保持してこれらの差分信号画素信号として出力するので、画素ごとの熱雑音のばらつきの少ない画素信号を得ることができる。また、初期化信号に含まれる熱雑音により映像信号に含まれる熱雑音を減算して、熱雑音を除去した映像信号を出力することができる。また、前記固体撮像素子は、さらに、前記保持回路に保持した前記初期化信号と前記映像信号の差分信号を出力する差分回路を備えることが好ましい。このような構成によれば、初期化信号と映像信号との差分信号を容易に取り出すことができ、熱雑音を除去した映像信号を出力することができる。また、前記保持回路は、前記初期化信号を保持する第1の保持要素と、前記映像信号を保持する第2の保持要素とを備えることが好ましい。このような構成によれば、初期化信号と映像信号とを異なる保持要素に保持するので、初期化信号と映像信号との差分信号を容易に取り出すことができ、熱雑音を除去した映像信号を出力することができる。また、前記差分回路は、差動増幅器であり、前記差動増幅器の入力端は、前記第1の保持要素および前記第2の保持要素に接続されていることが好ましい。このような構成によれば、演算増幅器で初期化信号に応じた出力と映像信号に応じた出力の差が演算されるので、より雑音の少ない差分信号を出力することができる。また、前記保持回路の数は、前記複数の画素回路の少なくとも2倍の数であることが好ましい。このような構成によれば、複数のフレームのリセット信号および画素信号を保持することができるので、高速に駆動することができる固体撮像素子を提供することができる。また、前記保持回路は、容量で構成されることが好ましい。また、本発明の一態様に係るカメラは、上記した特徴を有する固体撮像素子を備える。このような構成によれば、上記した固体撮像素子の特徴を備えたカメラを提供することができる。また、上記目的を達成するために、本発明の一態様に係る固体撮像素子の駆動方法は、前記複数の画素回路の初期化を同時に行い、前記複数の画素回路の初期化信号を順次保持回路に保持する工程と、前記初期化信号を前記保持回路に保持する工程の後、前記複数の画素回路で同時に前記映像信号を受光し、前記映像信号を順次前記保持回路に保存する工程とを含み、前記固体撮像素子は、前記初期化信号と前記映像信号との差分信号を画素信号として出力する。このような構成によれば、初期化信号に含まれる熱雑音により映像信号に含まれる熱雑音を減算して、熱雑音を除去することができる固体撮像素子の駆動方法を提供することができる。また、前記保持回路は、第1の保持要素と第2の保持要素とを備え、前記初期化信号を前記第1の保持要素に保持し、前記映像信号を前記第2の保持要素に保持することが好ましい。このような構成によれば、初期化信号と映像信号とを異なる保持要素に保持するので、初期化信号と映像信号との差分信号を容易に取り出すことができ、熱雑音を除去した映像信号を出力することができる。また、前記差動増幅器は、前記第1の保持要素に保持された初期化信号と前記第2の保持要素に保持された映像信号の差分信号を出力することが好ましい。このような構成によれば、演算増幅器で初期化信号に応じた出力と映像信号に応じた出力の差が演算されるので、より雑音の少ない差分信号を出力することができる。前述したように、本発明に係る固体撮像素子によれば、熱雑音を除去することができる固体撮像素子を実現できる。以下、本発明の実施の形態について図面を参照しながら説明する。なお、本発明について、以下の実施の形態および添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。実施の形態1本発明の実施の形態1について述べる。本実施の形態に係る固体撮像素子は、行列状に配置され、初期化されたときの初期化信号と受光量に応じた映像信号とを出力する複数の画素回路と、前記複数の画素回路からの前記初期化信号と前記映像信号とを転送する列信号線と、前記列信号線を通して対応画素回路から転送される前記初期化信号と前記映像信号とを保持する保持回路とを備え、前記複数の画素回路の初期化を同時に行い、前記複数の画素回路の前記初期化信号を順次前記保持回路に保持し、その後前記複数の画素回路で同時に受光された前記映像信号を順次前記保持回路に保存し、その後、前記保持回路により前記初期化信号と前記映像信号の差分信号を画素信号として出力する。このような構成により、熱雑音を除去することができる固体撮像素子を提供することができる。図1は、本実施の形態に係る固体撮像素子100の構成を示すブロック図である。図1の固体撮像素子100は、画素回路部1と、保持回路部2と、差分回路部3と、出力線4と、水平走査回路5と、垂直走査回路6とを備える。画素回路部1からは、初期化信号と映像信号が出力される。保持回路部2は初期化信号と映像信号を保持する。差分回路部3は、差分回路3aを備え、保持回路部2に保持されている初期化信号と映像信号の差分を出力する。この差分出力は水平走査回路5の出力に同期して出力線4に出力される。垂直走査回路6は、画素回路部1、保持回路部2にパルスを印加する。図2は、画素回路部1の1列2行分の構成を示す回路図である。図2中の破線1a、1bは画素単位である画素回路を示し、画素回路1aはフォトダイオード10と、転送MOSトランジスタ11と、リセットMOSトランジスタ12と、出力MOSトランジスタ13とを備えている。画素回路1bは画素回路1aと同様にフォトダイオード15と、転送MOSトランジスタ16と、リセットMOSトランジスタ17と、出力MOSトランジスタ18とを備えている。画素回路1aにおいて、フォトダイオード10のアノードは接地され、カソードは転送MOSトランジスタ11のドレインに接続される。転送MOSトランジスタ11のソースはリセットMOSトランジスタ12のソースと出力MOSトランジスタ13のゲートに接続され、ゲートは端子23に接続される。この領域はフローティングディフュージョン以後FDと呼ぶと呼ばれる拡散容量を形成する。リセットMOSトランジスタ12のドレインは電源に接続され、ゲートは端子22に接続される。出力MOSトランジスタ13のドレインは電源に接続され、ソースは行選択MOSトランジスタ14のドレインに接続される。電流源20は列信号線21に接続される。行選択MOSトランジスタ14は、ゲートは端子24に接続され、導通しているときは出力MOSトランジスタ13と電流源20とでソースフォロアを形成する。画素回路1bにおいても、フォトダイオード15のアノードは接地され、カソードは転送MOSトランジスタ16のドレインに接続される。転送MOSトランジスタ16のソースはリセットMOSトランジスタ17のソースと出力MOSトランジスタ18のゲートに接続され、ゲートは端子25に接続される。この領域はFDと呼ばれる拡散容量を形成する。リセットMOSトランジスタ17のドレインは電源に接続され、ゲートは端子25に接続される。出力MOSトランジスタ18のドレインは電源に接続され、ソースは行選択MOSトランジスタ19のドレインに接続される。行選択MOSトランジスタ19は、ゲートは端子27に接続され、導通しているときは出力MOSトランジスタ19と電流源20とでソースフォロアを形成する。画素回路1a、画素回路1bの出力は行選択MOSトランジスタ14、行選択MOSトランジスタ19を介して列信号線21に接続される。列信号線21は図1の保持回路部2に入力される。図3は、本発明の実施の形態1に係る固体撮像素子100における保持回路部2の1列2行分の構成の一例を示す回路図である。画素回路部1は、図2に示す列信号線21により列毎に保持回路部2に接続されている。保持回路2aは、書き込みMOSトランジスタ31と、書き込みMOSトランジスタ31に接続された保持要素32と、転送MOSトランジスタ33と、転送MOSトランジスタ33に接続された保持要素34とを備えている。また、転送MOSトランジスタ31のゲートは端子42に接続され、転送MOSトランジスタ33のゲートは、端子43に接続されている。保持要素32、34は、例えば容量により構成される。また、保持回路2bは、転送MOSトランジスタ35と、転送MOSトランジスタ35に接続された保持要素36と、転送MOSトランジスタ37と、転送MOSトランジスタ37に接続された保持要素38とを備えている。また、転送MOSトランジスタ35のゲートは端子44に接続され、転送MOSトランジスタ37のゲートは、端子45に接続されている。保持要素36、38は、例えば容量により構成される。なお、保持要素32、36は、本実施の形態における第1の保持要素、保持要素34、38は、本実施の形態における第2の保持要素に相当する。保持回路2aにおいて、転送MOSトランジスタ31のドレインは列信号線21に、ソースは保持要素32に、ゲートは端子42に接続される。転送MOSトランジスタ33のドレインは列信号線21に、ソースは保持要素34に、ゲートは端子43に接続される。同様に、保持回路2bにおいても、転送MOSトランジスタ35のドレインは列信号線21に、ソースは保持要素36に、ゲートは端子44に接続される。転送MOSトランジスタ37のドレインは列信号線21に、ソースは保持要素38に、ゲートは端子45に接続される。図4は、本発明の実施の形態1に係る固体撮像素子100における主要な信号の時間変化を示すタイミングチャートである。図4には、図2、図3中の各端子に印加される制御信号が示される。制御信号は、印加される端子の符号にSを付した名称で表わされている。つまり、信号S22は端子22に印加されるリセットMOSトランジスタ12のゲートに入力される。信号S23は端子23に印加される転送MOSトランジスタ11のゲートに入力される。信号S24は端子24に印加される行選択MOSトランジスタ14のゲートに入力される。信号S25は端子25に印加されるリセットMOSトランジスタ17のゲートに入力される。信号S26は端子26に印加される転送MOSトランジスタ16のゲートに入力される。信号S27は端子27に印加される行選択MOSトランジスタ19のゲートに入力される。信号S42は端子42に印加される転送MOSトランジスタ31のゲートに入力される。信号S43は端子43に印加される転送MOSトランジスタ33のゲートに入力される。信号S44は端子44に印加される転送MOSトランジスタ35のゲートに入力される。信号S45は端子45に印加される転送MOSトランジスタ37のゲートに入力される。本発明の実施の形態1に係る固体撮像素子の動作について、図4を参照しながら説明する。一例として1列2行分の動作を示すが、同一行の画素群に対しては同様のタイミングで動作するものとする。図4中の時点t1では、信号S22と信号S25は同時にHIGHとなり、画素回路1aと画素回路1bのリセットMOSトランジスタ12とリセットMOSトランジスタ17のゲートを同時にHIGHにして導通させ、画素回路1aと画素回路1bのFDを電源に接続して初期状態とする。時点t2で、信号S22と信号S25はLOWとなり、MOSトランジスタ12とMOSトランジスタ17は非導通となる。同時に信号S24、信号S42がHIGHとなり、行選択トランジスタ14のゲートをHIGHにして行選択トランジスタ14を導通させるとともに保持回路2aの転送MOSトランジスタ31を導通させ、画素回路1aの初期状態のFD電位が出力MOSトランジスタ13、電流源20で構成するソースフォロアを介して列信号線21に出力され、保持回路2aの転送MOSトランジスタ31を介して保持要素32に保持される。時点t3では、信号S27、信号S44はHIGHとなり、行選択トランジスタ19のゲートをHIGHにして行選択トランジスタ19を導通させるとともに保持回路2bのMOSトランジスタ35を導通させ、画素回路1bの初期状態のFD電位が出力MOSトランジスタ18、電流源20で構成するソースフォロアを介して列信号線21に出力され、保持回路2bのMOSトランジスタ35を介して保持要素36に保持される。その後、各行の画素に対し次々に同様の操作を行う。時点t4では、信号S23と信号S26は同時にHIGHとなり、画素回路1aと画素回路1bの転送MOSトランジスタ11と転送MOSトランジスタ16のゲートを同時にHIGHにして導通させ、画素回路1aと画素回路1bのフォトダイオード10、15の蓄積された電荷がFDにそれぞれ転送される。時点t5では、信号S23と信号S26はLOWとなり、転送MOSトランジスタ11と転送MOSトランジスタ16は非導通となる。ここで、時点t2から時点t5が露光時間に相当する。同時に信号S24、信号S43がHIGHとなり、行選択トランジスタ14のゲートをHIGHにして行選択トランジスタ14を導通させるとともに保持回路2aの転送MOSトランジスタ33を導通させ、画素回路1aのFD電位、すなわち映像信号が出力MOSトランジスタ13、電流源20で構成するソースフォロアを介して列信号線21に出力され、保持回路2aの転送MOSトランジスタ33を介して保持要素34に保持される。時点t6では信号S27、信号S45がHIGHとなり、行選択トランジスタ19のゲートをHIGHにして行選択トランジスタ19を導通させるとともに保持回路2bの転送MOSトランジスタ37を導通させ、画素回路1bのFD電位、すなわち映像信号が出力MOSトランジスタ18、電流源20で構成するソースフォロアを介して列信号線21に出力され、保持回路2bの転送MOSトランジスタ37を介して保持要素38に保持される。保持回路2aの保持要素32には画素回路1aのFDの初期化信号に対応する信号が、保持要素34には画素回路1aのフォトダイオード10に蓄積された映像信号に対応する信号が蓄積されている。また、保持回路2bの保持要素36には画素回路1bのFDの初期化信号に対応する信号が、保持要素38には画素回路1bのフォトダイオード15に蓄積された映像信号に対応する信号が蓄積されている。保持回路2aの保持要素32と保持回路2bの保持要素36に蓄積されているFDの初期化信号は同時性を有している。ここでいう同時とは、実質的に同時であることをいう。つまり、保持要素32と保持要素36に蓄積されているFDの初期化信号は、実質的に同時、つまり、初期化の開始時刻がほぼ同時であり初期化の終了時刻がほぼ同時である一定の時間幅を有する同一の期間に複数の画素回路1a、1bが初期化されたときの初期化信号である。また、保持回路2aの保持要素34と保持回路2bの保持要素38に蓄積されている映像信号も同時性を有している。つまり、保持要素34と保持要素38に蓄積されているFDの映像信号は、実質的に同時、つまり、受光開始時刻がほぼ同時であり受光終了時刻がほぼ同時である一定の時間幅を有する同一の期間に画素回路1a、1bにおいて蓄積された映像信号である。同時に複数の画素回路1a、1bを初期化することにより、複数の画素回路1a、1bの初期化信号には同時に発生した熱雑音が含まれることとなる。また、同時に複数の画素回路1a、1bにおいて映像信号を蓄積することにより、複数の画素回路1a、1bの映像信号には同時に発生した熱雑音が含まれることとなる。よって、差分回路3aによりこれらの差分をとることによって、映像信号から熱雑音を除去して画素ごとの熱雑音のばらつきの少ない画素信号を得ることができる。なお、本実施の形態に係る固体撮像素子は、裏面照射型センサでも実現することができる。実施の形態1の変形例図5は、実施の形態1の変形例に係る固体撮像素子の保持回路構成の一例を示す回路図である。本変形例に係る固体撮像素子100の保持回路部2は、画素回路部1に設けられた画素回路の2倍の数の保持回路を備えている。具体的には、図5に示すように、保持回路部2は、実施の形態1で示した構成の保持回路2aおよび2bと、保持回路2aおよび2bと同様の構成である保持回路102aおよび102bとを備えている。つまり、保持回路102aは、書き込みMOSトランジスタ131と、書き込みMOSトランジスタ131に接続された保持要素132と、書き込みMOSトランジスタ133と、書き込みMOSトランジスタ133に接続された保持要素134とを備えている。また、書き込みMOSトランジスタ131のゲートは端子142に接続され、書き込みMOSトランジスタ133のゲートは、端子143に接続されている。保持要素132、134は、例えば容量により構成される。また、保持回路102bは、書き込みMOSトランジスタ135と、書き込みMOSトランジスタ135に接続された保持要素136と、書き込みMOSトランジスタ137と、書き込みMOSトランジスタ137に接続された保持要素138とを備えている。また、書き込みMOSトランジスタ135のゲートは端子144に接続され、書き込みMOSトランジスタ137のゲートは、端子145に接続されている。保持要素136、138は、例えば容量により構成される。保持回路2aおよび102aは、画素回路1aから出力される初期化信号又は映像信号を交互に保持する。また、保持回路102bは、画素回路1bから出力される初期化信号又は映像信号を交互に保持する。このような構成とすることにより、第1フレーム画像を保持回路2aに保持している間に、第2フレーム画像の初期化信号又は映像信号を順次画素回路1aから保持回路2aに読み出すことができる。複数のフレームの初期化信号又は映像信号を保持することができる。なお、保持回路の数は画素回路の2倍の数に限らず、適宜変更してもよい。画素回路の倍数の保持回路を設けることで、その倍数に応じたフレーム数の初期化信号および映像信号を保持回路部に保持することができる。実施の形態2次に、実施の形態2について説明する。本実施の形態に係る固体撮像素子は、上記した実施の形態1に係る固体撮像素子の構成に加えて、差分回路を備えている。図6は、本発明の実施の形態2に係る固体撮像素子100における保持回路部2の構成の一例を示す回路図である。図6は、図3の列信号線21に差分回路50を追加したものである。差分回路50からの出力信号は、出力線51に排出される。差分回路50は、例えば、CDS回路であっても良く、演算増幅器などの差動アンプであっても良い。図7は、本発明の実施の形態2に係る固体撮像素子100における主要な信号の時間変化を示すタイミングチャートである。図7には、図6中の各端子に印加される制御信号が示される。制御信号は、印加される端子の符号にSを付した名称で表わされている。つまり、信号S42は端子42に印加される転送MOSトランジスタ31のゲートに入力される。信号S43は端子43に印加される転送MOSトランジスタ33のゲートに入力される。信号S44は端子44に印加される転送MOSトランジスタ35のゲートに入力される。信号S45は端子45に印加される転送MOSトランジスタ37のゲートに入力される。本発明の実施の形態2に係る固体撮像素子100の動作について、図6、図7を参照しながら説明する。ここで、画素回路1a、1bから保持回路2a、2bへ初期化信号および映像信号を保持する動作図3におけるt1~t6は、実施の形態1と同様であるため、説明を省略する。保持回路2a、2bへ初期化信号および映像信号を保持した後、時点t10で信号S42がHIGHとなり、保持回路2aの転送MOSトランジスタ31が導通して保持要素32の初期化信号に応じた出力が列信号線21に出力され差分回路50に入力される。時点t11で信号S43がHIGHとなり、保持回路2bの転送MOSトランジスタ33が導通して保持要素34の映像信号に応じた出力が列信号線21に出力され差分回路50に入力される。差分回路50は、保持回路2aから出力された初期化信号に応じた出力と映像信号に応じた出力の差分信号を生成し、出力線51に出力する。この差分信号は、スイッチングノイズのない信号である。同様に、時点t12で信号S44がHIGHとなり、保持回路2bのMOSトランジスタ35が導通して保持要素36の初期化信号に応じた出力が列信号線21に出力され差分回路50に入力される。時点t13で信号S45がHIGHとなり、保持回路2bのMOSトランジスタ37が導通して保持要素38の映像信号に応じた出力が列信号線21に出力され差分回路50に入力される。差分回路50は、保持回路2bから出力された初期化信号に応じた出力と映像信号に応じた出力の差分信号を生成し、出力線51に出力する。この差分信号はスイッチングノイズのない信号である。実施の形態3次に、実施の形態3について説明する。本実施の形態に係る固体撮像素子が実施の形態1に係る固体撮像素子と異なる点は、差分回路として演算増幅器を備えている点である。図8は、本発明の実施の形態3に係る固体撮像素子における保持回路部の構成の一例を示す回路図である。図8は、図3に示した保持回路2a、2bの保持要素32、34、36、38に転送MOSトランジスタ60、61、62、63を、また、演算増幅器66を追加したものである。また、演算増幅器66は、入力線64と入力線65の2つの入力線と、出力線67とを備えている。転送MOSトランジスタ60および62のソース又はドレインのうちの一方は保持要素32、36に接続され、他方は入力線64に接続されている。また、転送MOSトランジスタ61および63のソース又はドレインのうちの一方は保持要素34、38に接続され、他方は入力線65に接続されている。なお、演算増幅器66は、本実施の形態における差分回路の例として示している。図9は、本実施の形態に係る固体撮像素子100における主要な信号の時間変化を示すタイミングチャートである。図9には、図8中の各端子に印加される制御信号が示される。制御信号は、印加される端子の符号にSを付した名称で表わされている。つまり、信号S70は端子70に印加される転送MOSトランジスタ60のゲートに入力される。信号S71は端子71に印加される転送MOSトランジスタ61のゲートに入力される。信号S72は端子72に印加される転送MOSトランジスタ62のゲートに入力される。信号S73は端子73に印加される転送MOSトランジスタ63のゲートに入力される。本発明の実施の形態3に係る固体撮像素子100の動作について、図8、図9を参照しながら説明する。ここで、画素回路1a、1bから保持回路2a、2bへ初期化信号および映像信号を保持する動作図3におけるt1~t6は、実施の形態1と同様であるため、説明を省略する。保持回路2a、2bへ初期化信号および映像信号を保持した後、時点t20で信号S70と信号S71がHIGHとなり、保持回路2aの転送MOSトランジスタ60と転送MOSトランジスタ61が導通される。続いて、保持要素32の初期化信号に応じた出力が演算増幅器66の入力線64に、保持要素34の映像信号に応じた出力が演算増幅器66の入力線65に出力される。演算増幅器66では、入力線64から入力された初期化信号に応じた出力と入力線65から入力された映像信号に応じた出力の差分信号が生成され、演算増幅器66の出力線67から差分信号が出力される。時点t21で信号S72と信号S73がHIGHとなり、保持回路2bの転送MOSトランジスタ62とMOSトランジスタ63が導通される。続いて、保持要素36の初期化信号に応じた出力が演算増幅器66の入力線64に、保持要素38の映像信号に応じた出力が演算増幅器66の入力線65に出力される。演算増幅器66で初期化信号に応じた出力と映像信号に応じた出力の差分が行われ、演算増幅器66の出力67に差分信号が出力される。この差分出力はスイッチングノイズのない信号である。実施の形態4次に、実施の形態4では、上記した実施の形態1~3に示した固体撮像素子を備えたカメラの一例について説明する。図10は、本実施の形態に係るカメラの概略構成を示す図である。図10に示すように、このカメラは、固体撮像素子100、レンズ101a、メカニカルシャッター101b、DSPデジタル信号処理回路110、画像表示デバイス120および画像メモリ130から構成される。なお、メカニカルシャッター101bには、レンズシャッターあるいはフォーカルプレーンシャッターを用いる。さらに、フォーカルプレーンシャッターの場合は、2つの幕である先幕と後幕から構成される。また、この図における、直線矢印は、各種信号の送信方向である。このカメラでは、レンズ101aとメカニカルシャッター101bとを介して外部から光が入射し、入射した光は固体撮像素子100により出力信号に変換されて出力線4および出力I/F103から出力される。そして、出力された出力信号はDSP110により処理されて映像信号として画像メモリ130に出力されて記録され、また画像表示デバイス120に出力されて画像表示される。DSP110は、固体撮像素子100の出力信号に対してノイズ除去等の処理を行って映像信号を生成する画像処理回路111と、固体撮像素子における画素の走査タイミングおよびゲインの制御を行うカメラシステム制御部112とから構成される。DSP110は、例えば固体撮像素子100の単位セル内で共有される画素間での特性差に関する補正を行う。通信タイミング制御部タイミングジェネレータ104は、外部端子を介して入力されたマスタークロックCLK0およびデータDATAを受け取り、種々の内部クロックを生成し垂直走査回路6、差分回路部3、水平走査回路5、出力I/F103などを制御する。このような構成において、各画素を初期リセット状態にする初期化信号および各画素からFDに電荷を転送する映像信号に重なりを有する駆動を行うと、画素信号を保持回路部に高速に転送することが可能になる。例えば、画素行数が4000行選択、1行分の初期化信号とFD信号の転送を1マイクロ秒で行うと全行の画素信号を保持回路に転送する時間は4ミリ秒で行える。上記したカメラの場合、メカニカルシャッターが閉じると同時に画素信号を保持回路に4ミリ秒で転送して保持回路に1フレーム例えば全画素の画素信号を保持した状態でメモリスルーモードに移れば、メカニカルシャッターが閉じた後4ミリ秒後にモニター画像例えば間引きまたは混合による縮小画像を得ることができる。例えば、メカニカルシャッターがフォーカルプレーンシャッターの後幕シャッターである場合、電子シャッターによる露光開始と後幕シャッターによる露光終了とを同期させる制御等により、このような動作が実現できる。なお、メモリスルーモードとは、Nフレーム目の画素信号情報を保持回路部に保持した状態でN1フレーム目の画素信号情報を保持回路部に保持させずにそのまま出力できるモードである。従来であれば5FPSの連写モードでもメカニカルシャッターが閉じた後200ミリ秒後にしかモニター画像が得られない。これに対して、メカニカルシャッターを併用したモードでは、高速にモニター画像を得ることができ、モニター画像のリアルタイム性を向上させることができる。なお、本実施の形態において、保持回路部2と出力I/F103のあいだに、アナログ/デジタル信号処理部AD変換部を備えていても良い。また、本実施の形態ではメカニカルシャッターを備えたカメラについて説明したが、これは一例であり、メカニカルシャッターを備えていない構成のカメラであってもよい。なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。例えば、本実施の形態に示した固体撮像素子は、メモリスルーモードで動作を行ってもよい。メモリスルーモードとは、上記したように、保持回路部の1行分の保持回路、例えば図6の一行分の保持回路2aでは転送MOSトランジスタ31、33を常に導通状態にすると、Nフレーム目の画素信号情報を保持回路部2に保持した状態でN1フレーム目の画素信号情報を保持回路部2に保持させずにそのまま出力できるモードである。すなわち、画素信号情報を保持回路部2に保持しながら、次の画素信号情報を読み出すことができる。カメラの要求特性、撮像モードによっては、保持回路部に信号を保持することに起因する雑音、暗電流の画質劣化が問題となる場合がある。このような場合は、メモリスルーモードを利用すれば画素信号情報を保持回路部に保持しながら次の信号情報を読み出ことにより、低雑音、低暗電流を実現することができる。また、本実施の形態では、単位画素に光電変換素子が一つ含まれる場合を示したが、本発明はそれに限定されず、単位画素に複数の光電変換素子が含まれ、FDが複数の光電変換素子により共有される場合にも適応可能である。例えば、図11A、図11Bのような画素構成が考えられる。図11Aにおいては、単位画素211は、光電変換素子であるフォトダイオード260、265と、転送トランジスタ261、266と、リセットトランジスタ262と、SFトランジスタ263とを備えている。つまり、光電変換素子2個、転送トランジスタ2個に対してFD1個、リセットトランジスタ共有リセットトランジスタ1個、SFトランジスタ共有SFトランジスタ1個で構成されており、2個の光電変換素子の信号が各転送トランジスタ261、266を通り、FDに読み出される構成である。また、図11Bにおいては、単位画素211は、図11Aの構成に加えて単位画素211内の選択トランジスタ264を備えた構成である。このように、複数の光電変換素子によりFDを共有することで、画素セルにおける受光部の開口度がさらに向上する。さらに、上記した実施の形態では、保持回路の数は画素回路の2倍の数とした構成を例として説明したが、保持回路の数は画素回路の2倍の数に限らず、適宜変更してもよい。画素回路の倍数の保持回路を設けることで、その倍数に応じたフレーム数の初期化信号および映像信号を保持回路部に保持することができる。また、保持回路部2に画素回路部1の画素数に対応する数の保持回路を設けた場合でも、画素間引きを行うと少ない画素数の複数フレームを保持できる。例えば、水平2画素間引き、垂直2画素間引きを行うと1/4画素数の4フレーム分が保持できる。また、水平3画素間引き、垂直3画素間引きを行うと1/9画素数の9フレーム分が保持できる。例えば、露光期間の異なり、かつ時間的に連続する複数フレームを保持回路に保持させ、固体撮像素子外部で当該複数フレームを1フレームに合成すれば、ダイナミックレンジを向上させた画像を得ることができる。また、図2の固体撮像素子100の1列2行分の画素構成の一例を示す回路図において、初期化信号と映像信号を列信号線21に伝える手段として、ソースフォロアを用いて説明したが、これに限るものではない。また、図3、図5、図6、図8に示した保持要素は、電荷を保持でき読み出せるものであればどのような保持要素であってもよく、例えば、コンデンサやMOSトランジスタのゲート、拡散容量などでもよい。また、本発明に係る固体撮像素子は、上記した実施の形態に限らず、裏面照射型センサでも実現することができる。また、本発明において使用される各トランジスタは、p型、n型のいずれであってもよい。また、本発明に係る固体撮像素子には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像素子を備えた各種デバイスなども本発明に含まれる。例えば、本発明に係る固体撮像素子を備えたムービーカメラも本発明に含まれる。