選択信号線にゲートが電気的に接続され、出力信号線にソースまたはドレインの一方が電気的に接続され、基準信号線にソースまたはドレインの他方が電気的に接続された第1のトランジスタと、リセット信号線にアノードまたはカソードの一方が電気的に接続されたフォトダイオードと、を有し、前記フォトダイオードのアノードまたはカソードの他方は、前記第1のトランジスタのバックゲートと電気的に接続されていることを特徴とする半導体装置。表示領域の画素内に形成された表示素子部と、前記表示素子部に併設されたフォトセンサ部と、を有し、前記フォトセンサ部には、選択信号線にゲートが電気的に接続され、出力信号線にソースまたはドレインの一方が電気的に接続され、基準信号線にソースまたはドレインの他方が電気的に接続された第1のトランジスタと、リセット信号線にアノードまたはカソードの一方が電気的に接続されたフォトダイオードと、を有し、前記フォトダイオードのアノードまたはカソードの他方は、前記第1のトランジスタのバックゲートと電気的に接続されていることを特徴とする半導体装置。請求項1または2において、前記フォトダイオードのアノードまたはカソードの他方とソースまたはドレインの一方が電気的に接続され、前記第1のトランジスタのバックゲートにソースまたはドレインの他方が電気的に接続された第2のトランジスタを有することを特徴とする半導体装置。請求項2において、前記表示素子部は、液晶素子を含んで構成されていることを特徴とする半導体装置。請求項1乃至4のいずれか一項において、前記フォトダイオードは少なくとも前記第1及び第2のトランジスタの一部と重なって形成されていることを特徴とする半導体装置。請求項1乃至5のいずれか一項において、前記第1及び第2のトランジスタは酸化物半導体を用いて形成されていることを特徴とする半導体装置。請求項1乃至6に記載の半導体装置を具備することを特徴とする電子機器。フォトダイオードと、前記フォトダイオードのアノードまたはカソードの一方とバックゲートが電気的に接続された第1のトランジスタと、前記フォトダイオードのアノードまたはカソードの他方と電気的に接続されたリセット信号線と、前記第1のトランジスタのゲートが電気的に接続された選択信号線と、前記第1のトランジスタのソースまたはドレインの一方が電気的に接続された出力信号線と、前記第1のトランジスタのソースまたはドレインの他方が電気的に接続された基準信号線と、を有し、前記リセット信号線を前記フォトダイオードが順バイアスとなる電位として前記バックゲートの電位を初期化し、前記リセット信号線を前記フォトダイオードが逆バイアスとなる電位とし、光の強度に応じた前記フォトダイオードの逆方向電流により前記バックゲートの電位を変化させ、前記選択信号線を前記第1のトランジスタがオンする電位として前記出力信号線の電位を変化させ、前記選択信号線を前記第1のトランジスタがオフする電位として前記出力信号線の電位を保持し、前記出力信号線の電位を前記出力信号線と電気的に接続された回路に出力することを特徴とする半導体装置の駆動方法。フォトダイオードと、バックゲートを有する第1のトランジスタと、前記フォトダイオードのアノードまたはカソードの一方とソースまたはドレインの一方が電気的に接続され、前記第1のトランジスタのバックゲートにソースまたはドレインの他方が電気的に接続された第2のトランジスタと、前記フォトダイオードのアノードまたはカソードの他方と電気的に接続されたリセット信号線と、前記第1のトランジスタのゲートが電気的に接続された選択信号線と、前記第1のトランジスタのソースまたはドレインの一方が電気的に接続された出力信号線と、前記第1のトランジスタのソースまたはドレインの他方が電気的に接続された基準信号線と、前記第2のトランジスタのゲートが電気的に接続されたゲート信号線と、を有し、前記リセット信号線を前記フォトダイオードが順バイアスとなる電位とし、前記ゲート信号線を前記第2のトランジスタがオンする電位として、前記バックゲートの電位を初期化し、前記リセット信号線を前記フォトダイオードが逆バイアスとなる電位とし、光の強度に応じた前記フォトダイオードの逆方向電流により前記バックゲートの電位を変化させ、前記ゲート信号線を前記第2のトランジスタがオフする電位として、前記バックゲートの電位を保持し、前記選択信号線を前記第1のトランジスタがオンする電位として、前記出力信号線の電位を変化させ、前記選択信号線を前記第1のトランジスタがオフする電位として、前記出力信号線の電位を保持し、前記出力信号線の電位を前記出力信号線と電気的に接続された回路に出力することを特徴とする半導体装置の駆動方法。請求項8または9において、前記第1のトランジスタは、前記バックゲートの電位の変化でしきい値電圧が変化させられることを特徴とする半導体装置の駆動方法。上記の様な半導体装置において、高解像度で被検出物を撮像するためには、微小な受光素子を高密度に集積化する必要がある。単純に設計ルールを小さくするだけでは、受光素子フォトダイオードの受光部の面積減少による受光感度の低下が起こり、撮像時のノイズの原因となってしまう。また、フォトセンサを表示領域に搭載した半導体装置においては、画素内に表示を行う表示素子部と、被検出物の検出を行うフォトセンサ部とを併設するため、表示素子の専有面積が少なく、表示品質が十分でない問題があった。なお、本明細書において、フォトセンサとはセンサ素子フォトダイオード及びトランジスタを含むを意味し、フォトセンサ部とは該センサ素子が設けられる領域を意味する。そのため、より少ないトランジスタ数でフォトセンサを構成し、フォトセンサ部の専有面積を小さくすることが望まれている。削減するトランジスタの面積分は受光素子や表示素子に割り当てることができる。また、トランジスタのオフ電流が大きいと、撮像機能のダイナミックレンジを低下させる要因となるため、よりオフ電流の小さいトランジスタでフォトセンサを構成することが望まれている。従って、開示する本発明の一態様は、フォトセンサ部の専有面積が小さく、高品質の撮像機能または表示機能を有した半導体装置を提供することを目的とする。本明細書で開示する本発明の一態様は、バックゲートの電位を変更することでしきい値電圧を変更することができ、極めてオフ電流が小さい1つまたは2つのトランジスタ及び、1つのフォトダイオードでフォトセンサを構成する表示装置または半導体装置に関する。本明細書で開示する本発明の一態様は、選択信号線にゲートが電気的に接続され、出力信号線にソースまたはドレインの一方が電気的に接続され、基準信号線にソースまたはドレインの他方が電気的に接続された第1のトランジスタと、リセット信号線にアノードまたはカソードの一方が電気的に接続されたフォトダイオードと、を有し、フォトダイオードのアノードまたはカソードの他方は、第1のトランジスタのバックゲートと電気的に接続されていることを特徴とする半導体装置である。また、本明細書で開示する本発明の他の一態様は、表示領域の画素内に形成された表示素子部と、表示素子部に併設されたフォトセンサ部と、を有し、フォトセンサ部には、選択信号線にゲートが電気的に接続され、出力信号線にソースまたはドレインの一方が電気的に接続され、基準信号線にソースまたはドレインの他方が電気的に接続された第1のトランジスタと、リセット信号線にアノードまたはカソードの一方が電気的に接続されたフォトダイオードと、を有し、フォトダイオードのアノードまたはカソードの他方は、第1のトランジスタのバックゲートと電気的に接続されていることを特徴とする半導体装置である。上記構成において、フォトダイオードのアノードまたはカソードの他方とソースまたはドレインの一方が電気的に接続され、第1のトランジスタのバックゲートにソースまたはドレインの他方が電気的に接続された第2のトランジスタを設けても良い。フォトダイオードには、シリコン半導体を用いたpn型またはpin型のものを用いることができる。特に、人の視感度に近い波長領域に光吸収特性を持つ非晶質シリコン半導体をi型半導体層に用いたpin型が好ましい。また、フォトダイオードを第1及び第2のトランジスタの一部と重なるように形成することでフォトセンサ部の面積を小さくすることができる。または、フォトダイオードの受光面を広くすることができる。第1及び第2のトランジスタには、シリコン半導体を用いて形成したトランジスタを使用することもできるが、高純度化された極めてキャリアの少ない酸化物半導体で形成したトランジスタを用いることが好ましい。該酸化物半導体層を具備するトランジスタは、チャネル幅1μmあたりのオフ電流密度を室温下において10aA1×10-17A/μm以下にすること、さらには、1aA1×10-18A/μm以下、さらには10zA1×10-20A/μm以下にすることが可能である。従って、本発明の一態様であるフォトセンサでは、出力信号線への不必要な電位の出力を防ぐことができる。また、本明細書で開示する本発明の他の一態様は、フォトダイオードと、フォトダイオードのアノードまたはカソードの一方とバックゲートが電気的に接続された第1のトランジスタと、フォトダイオードのアノードまたはカソードの他方と電気的に接続されたリセット信号線と、第1のトランジスタのゲートが電気的に接続された選択信号線と、第1のトランジスタのソースまたはドレインの一方が電気的に接続された出力信号線と、第1のトランジスタのソースまたはドレインの他方が電気的に接続された基準信号線と、を有し、リセット信号線をフォトダイオードが順バイアスとなる電位としてバックゲートの電位を初期化し、リセット信号線をフォトダイオードが逆バイアスとなる電位とし、光の強度に応じたフォトダイオードの逆方向電流によりバックゲートの電位を変化させ、選択信号線を第1のトランジスタがオンする電位として出力信号線の電位を変化させ、選択信号線を第1のトランジスタがオフする電位として出力信号線の電位を保持し、出力信号線の電位を出力信号線と電気的に接続された回路に出力することを特徴とする半導体装置の駆動方法である。また、本明細書で開示する本発明の他の一態様は、フォトダイオードと、バックゲートを有する第1のトランジスタと、フォトダイオードのアノードまたはカソードの一方とソースまたはドレインの一方が電気的に接続され、第1のトランジスタのバックゲートにソースまたはドレインの他方が電気的に接続された第2のトランジスタと、フォトダイオードのアノードまたはカソードの他方と電気的に接続されたリセット信号線と、第1のトランジスタのゲートが電気的に接続された選択信号線と、第1のトランジスタのソースまたはドレインの一方が電気的に接続された出力信号線と、第1のトランジスタのソースまたはドレインの他方が電気的に接続された基準信号線と、第2のトランジスタのゲートが電気的に接続されたゲート信号線と、を有し、リセット信号線をフォトダイオードが順バイアスとなる電位とし、ゲート信号線を第2のトランジスタがオンする電位として、バックゲートの電位を初期化し、リセット信号線をフォトダイオードが逆バイアスとなる電位とし、光の強度に応じたフォトダイオードの逆方向電流によりバックゲートの電位を変化させ、ゲート信号線を第2のトランジスタがオフする電位として、バックゲートの電位を保持し、選択信号線を第1のトランジスタがオンする電位として、出力信号線の電位を変化させ、選択信号線を第1のトランジスタがオフする電位として、出力信号線の電位を保持し、出力信号線の電位を出力信号線と電気的に接続された回路に出力することを特徴とする半導体装置の駆動方法である。なお、第1のトランジスタには、バックゲートに任意の電位を供給することで第1のトランジスタのしきい値電圧を変化させられるものを用いる。バックゲートの電位は、バックゲート信号線に電気的に接続されたフォトダイオードに照射される光の強度によって変化させることができる。これにより、該トランジスタのしきい値電圧を変化させ、出力信号線の電位を調整することができる。本発明の一態様により、高解像度かつノイズの少ない高品質の撮像機能及び/または表示機能を有した半導体装置を提供することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。実施の形態1本実施の形態では、本発明の一態様における半導体装置の一例について、図面を参照して説明する。図1Aは、撮像機能を有する半導体装置の画素マトリクスに配置されたフォトセンサについて、1画素分の構成を例示したものであり、フォトダイオード204、及びトランジスタ205を有している。フォトダイオード204は、アノードがフォトダイオードリセット信号線以下、リセット信号線と言う209に、カソードがバックゲート信号線206に、それぞれ電気的に接続されている。トランジスタ205は、ソース又はドレインの一方がフォトセンサ基準信号線以下、基準信号線と言う211に、ソース又はドレインの他方がフォトセンサ出力信号線以下、出力信号線と言う212に、ゲートがゲート信号線以下、選択信号線と言う208に、バックゲートがバックゲート信号線206に、それぞれ電気的に接続されている。ここで、フォトセンサ部106を構成する素子は、1つのトランジスタと、1つのフォトダイオードのみであり、極めて小面積のフォトセンサ部を構成することができる。本構成は、本発明の一態様における特徴である。なお、図1Aには、後述する動作の一例を明確に説明するためにプリチャージ回路200を図示してあるが、該回路は必須ではなく、抵抗分割方式などを用いても良い。なお、従来のフォトセンサの構成においては、フォトダイオードの他に3個または4個のトランジスタを必要としていた。ここで、従来例として、3個のトランジスタを用いたフォトセンサの構成及び動作を説明する。図2Aは、3個のトランジスタを用いたフォトセンサの従来例を示す図である。フォトダイオード2002、転送トランジスタ2004、リセットトランジスタ2006、増幅トランジスタ2008及び各種配線でフォトセンサが構成されている。ここで、フォトダイオード2002は、転送トランジスタ2004のソースまたはドレイン側の一方に接続されており、転送トランジスタ2004のソースまたはドレイン側の他方には信号電荷蓄積部2010FD:フローティングディフュージョンとも呼ぶが形成される。信号電荷蓄積部2010にはリセットトランジスタ2006のソースまたはドレイン側の一方と、増幅トランジスタ2008のゲートが接続されている。更に、増幅トランジスタに選択トランジスタが接続し、4個のトランジスタを用いる構成もある。次に、図2Bのタイミングチャートを用いて動作を説明する。まず、電源線2100VDDに電源電位が供給される。続いて、転送信号TRFが転送トランジスタ2004のゲートに入力され、転送トランジスタ2004がオンし、リセット信号RSTがリセットトランジスタ2006のゲートに入力され、リセットトランジスタ2006がオンする。このとき、信号電荷蓄積部2010FD及びフォトダイオード2002のカソードは、リセット電源線2110の電位となる。その後、リセットトランジスタ2006はオフになり、光の強度に応じた電流がフォトダイオード2002に流れて、信号電荷蓄積部2010FDの電位は低下する。転送トランジスタ2004がオフすると、オフした時点での電位が信号電荷蓄積部2010FDに保持される。そして、増幅トランジスタ2008を介して信号出力線2120に信号が出力される。その後、電源線2100への電源電位の供給が遮断される。このような順序で信号が出力される。この様な従来例に対して、本発明の一態様ではトランジスタを1つに削減することができる。以下、本発明の一態様に用いるトランジスタと回路の構成、及び回路の駆動方法について説明する。トランジスタ205には、フォトダイオード204が生成する電気信号を増幅する役割があるため、高い移動度特性が必要である。また、出力信号線212に不必要な電位を出力することを防ぐため、低いオフ電流特性を有することが好ましい。そのため、トランジスタ205には、シリコン半導体を用いて形成したトランジスタを使用することもできるが、極めて低いオフ電流特性を有する酸化物半導体を用いたトランジスタを使用することがより好ましい。例えば、酸化物半導体には、化学式InMO3ZnOmm>0で表記される酸化物半導体を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一つ、または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。また、トランジスタ205は、バックゲートを有し、バックゲートの電位を変更することで、しきい値電圧を変更することが可能なトランジスタである。このようなトランジスタは、ボトムゲート型トランジスタの場合、層間絶縁膜を介して、チャネル部を覆う電極を形成し、これをバックゲートとすることで容易に形成できる。以下、トランジスタ205には、バックゲートの電位を高くする方向に変化させることで、しきい値電圧の絶対値が低くなる方向に変化し、バックゲートの電位を低くする方向に変化させることで、しきい値電圧の絶対値が高くなる方向に変化するn-ch型トランジスタを用いる例として説明する。次に、プリチャージ回路について説明する。図1において、画素1列分のプリチャージ回路200は、トランジスタ213、プリチャージ信号線214を有する。なお、プリチャージ回路200に、OPアンプやA/D変換回路を接続することができる。プリチャージ回路200では、画素内におけるフォトセンサの動作に先立ち、フォトセンサ信号線の電位を基準電位に設定する。図1の構成では、プリチャージ信号線214をHHighとし、トランジスタ213をオンすることで、出力信号線212を基準電圧ここでは高電位とするに設定することができる。なお、図示はしないが、出力信号線212の電位を安定させるために、出力信号線212に保持容量を設けることも有効である。なお、該基準電位は、低電位とする構成としても良い。次に、本実施の形態のフォトセンサの読み出し動作について、図1Bのタイミングチャートを用いて説明する。図1Bでは、リセット信号線209の電位RST、選択信号線208の電位SEL、バックゲート信号線206の電位BG、出力信号線212の電位OUT、プリチャージ信号線214の電位PCGを上から順に記している。時刻Aにおいて、リセット信号線209の電位RSTをHとすると、フォトダイオード204に順方向バイアスがかかり、バックゲート信号線206の電位BGがリセット電位となる。このリセット電位とは、リセット信号線209の電位RSTのH電位よりもフォトダイオード204のVf分だけ低い電位である。なお、このリセット電位は、バックゲート信号線206の寄生容量及びトランジスタ205のバックゲート部の容量が信号電荷蓄積部となって保持される。この段階がリセット動作の開始となる。このとき、トランジスタ205は、リセット電位分によって生じるしきい値電圧変化分だけしきい値電圧が低い方向に変化する。また、時刻Aにおいて、プリチャージ信号線214の電位PCGをHとすると、出力信号線212の電位OUTはHにプリチャージされる。ただし、タイミングとしては、時刻Aに限らずトランジスタ205がオンする前であればいつでも良い。時刻Bにおいて、リセット信号線209の電位RSTをLLowとすると、フォトダイオード204に光の強度に応じた逆方向電流が流れ、バックゲート信号線206の電位BGがリセット電位から低下し始める。この段階でリセット動作が終了し、累積動作が開始する。その結果、バックゲート信号線206の電位BGも変化する。一例として、照度Aの光、または照度Aよりも照度が高い照度Bの光をフォトダイオード204に照射したときの動作を説明する。照度Aの光がフォトダイオード204に照射されると、フォトダイオード204には逆方向電流が流れ、バックゲート信号線206の電位BGは、リセット電位からあるレベルの電位まで期間Tを要して低下する。一方、照度Bの光がフォトダイオード204に照射されると、フォトダイオード204には照度Aの場合よりも多くの逆方向電流が流れ、バックゲート信号線206の電位BGは、リセット電位からあるレベルの電位まで期間Tよりも短い期間で低下する。すなわち、フォトダイオード204に照射される光の照度が高い程、一定期間におけるバックゲート信号線206の電位BGの変化量は大きい。このとき、トランジスタ205のバックゲートの電位は、リセット電位よりも低い電位となるため、しきい値電圧が高い方向に変化する。次に、プリチャージ信号線214の電位PCGをLとし、出力信号線212OUTのプリチャージを終了させる。時刻Cにおいて、選択信号線208の電位SELをHにすると、トランジスタ205がオンし、例えばグラウンド電位とした基準信号線211と出力信号線212とが、トランジスタ205を介して導通する。この段階が選択動作の開始となる。このとき、トランジスタ205は、上述した様にしきい値電圧が変化しており、その電気特性に従った電流が流れて出力信号線212の電位OUTは低下していく。なお、基準信号線211はグラウンド電位とは限らず、必要な電位を与えても良い。時刻Dにおいて、選択信号線208の電位SELをLにすると、トランジスタ205がオフし、出力信号線212の電位OUTは保持される。この段階で累積動作及び選択動作が終了する。ここで、出力信号線212の電位OUTは、累積動作中にフォトダイオード204に照射されている光の強度に応じて変化したものである。従って、出力信号線212OUTの電位を取得することで、累積動作中にフォトダイオード204に照射されていた光の強度を知ることができる。以上のリセット動作、累積動作、及び選択動作を画素マトリクスの行毎に順次繰り返すことで撮像を行うことができる。なお、上記動作は、フォトダイオード204のカソードがトランジスタ205のバックゲート側に接続して構成した場合の一例である。同様な出力信号を発生させる動作は、フォトダイオード204のアノードがトランジスタ205のバックゲート側に接続した構成の場合においても可能である。先に説明した動作は、バックゲート信号線206の電位BGをHに初期化し、フォトダイオード204に光を照射することによって生じる逆方向電流で放電させ、トランジスタを介して出力信号を出力するものである。一方、フォトダイオード204が逆に接続された場合は、バックゲート信号線206の電位BGをLに初期化し、フォトダイオード204に光を照射することによって生じる逆方向電流で充電させ、トランジスタを介して出力信号を出力することができる。以上により、本実施の形態におけるフォトセンサは、各々1つのフォトダイオード及びトランジスタと、各種信号線で構成することができる。また、トランジスタを1つに削減したことにより、フォトセンサ部1つあたりの専有面積を小さくすることができ、高集積化や、表示素子面積またはフォトダイオードの受光面積の拡大ができる。また、トランジスタの形成に酸化物半導体を用いることで、極めてオフ電流の低い回路を構成することができ、ダイナミックレンジの広い撮像を行うことができる。本実施の形態におけるフォトセンサは、例えばCMOSイメージセンサなどの高密度にフォトセンサ部が集積化された半導体装置に応用することが有効である。次に、本実施の形態におけるフォトセンサを表示装置に応用し、タッチセンサまたはイメージセンサとして用いる場合の構成について説明する。図3に表示装置の構成の一例を示す。表示装置100は、画素回路101、表示素子制御回路102及びフォトセンサ制御回路103を有する。画素回路101は、行列方向にマトリクス状に配置された複数の画素104を有する。各々の画素104には、表示素子部105とフォトセンサ部106を有する例を示してあるが、フォトセンサ部106は全ての画素に設ける必要はない。フォトセンサ部106を設ける画素の間隔は、実施者が目的によって決定すれば良い。図3に示す表示素子制御回路102は、表示素子部105を制御するための回路であり、ソース信号線ビデオデータ信号線などを介して表示素子部105に信号を入力する表示素子駆動回路107と、ゲート信号線走査線を介して表示素子部105に信号を入力する表示素子駆動回路108を有する。例えば、表示素子駆動回路108は、特定の行に配置された画素が有する表示素子を選択する機能を有する。また、表示素子駆動回路107は、選択された行の画素が有する表示素子に任意の電位を与える機能を有する。なお、表示素子駆動回路108によりゲート信号線に高電位を印加された表示素子では、トランジスタがオンし、表示素子駆動回路107によりソース信号線に与えられる電位が供給される。フォトセンサ制御回路103は、フォトセンサ部106を制御するための回路であり、フォトセンサ出力信号線及びフォトセンサ基準信号線等の信号線側のフォトセンサ読み出し回路109と、フォトダイオードリセット信号線及び読み取り行を選択するゲート信号線等の走査線側のフォトセンサ駆動回路110を有する。フォトセンサ駆動回路110は、特定の行に配置された画素が有するフォトセンサ部106に対して、上述したリセット動作、累積動作、及び選択動作を行う機能を有する。また、フォトセンサ読み出し回路109は、選択された行の画素が有するフォトセンサ部106の出力信号を取り出す機能を有する。なお、フォトセンサ読み出し回路109は、アナログ信号であるフォトセンサの出力をOPアンプを用いてアナログ信号のまま外部に取り出す構成や、A/D変換回路を用いてデジタル信号に変換してから外部に取り出す構成を含むことができる。画素104の回路図について、図4を用いて説明する。画素104は、トランジスタ201、保持容量202及び液晶素子203を有する表示素子部105と、フォトダイオード204及びトランジスタ205を有するフォトセンサ部106とを有する。表示素子部105において、トランジスタ201は、ゲートがゲート信号線207GLに、ソース又はドレインの一方がソース信号線210SLに、ソース又はドレインの他方が保持容量202の一方の電極と液晶素子203の一方の電極に、それぞれ電気的に接続されている。保持容量202の他方の電極と液晶素子203の他方の電極は一定の電位に保たれている。液晶素子203は、一対の電極の間に液晶層を含む素子である。トランジスタ201は、保持容量202への電荷の注入もしくは排出を制御する機能を有する。例えば、ゲート信号線207GLに高電位が印加されると、ソース信号線210SLの電位が保持容量202と液晶素子203に印加される。保持容量202は、液晶素子203に印加する電圧に相当する電荷を保持する機能を有する。画像表示は、液晶素子203に電圧を印加することで偏光方向が変化する現象を利用し、液晶素子203を透過する光の明暗階調を作ることで実現される。透過型液晶表示装置の場合、液晶素子203を透過する光の光源にはバックライトを用いる。トランジスタ201は、非晶質シリコン、微結晶シリコン、または多結晶シリコンなどの半導体層を用いて形成することも可能であるが、酸化物半導体を用いて形成することが好ましい。酸化物半導体を用いたトランジスタは、極めてオフ電流の低い特性を示し、電荷保持機能を高めることができる。なお、ここでは、表示素子部105が液晶素子を有する場合について説明したが、発光素子などの他の素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御される素子であり、具体的には発光ダイオードLEDや有機発光ダイオードOLED等が挙げられる。フォトセンサ部106においては、前述した構成をそのまま用いることができる。なお、プリチャージ回路200は、フォトセンサ読み出し回路109に含まれる。この様に本実施の形態におけるフォトセンサは、表示装置に応用することができ、タッチセンサまたはイメージセンサとしての機能を表示装置に付加することができる。また、トランジスタ数を削減し、フォトセンサ部を小面積とすることで表示素子部の面積を拡大することができ、表示装置の画質を向上することができる。本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能である。実施の形態2本実施の形態では、実施の形態1とは異なる構成のフォトセンサについて説明する。なお、本実施の形態におけるフォトセンサは、実施の形態1のフォトセンサに一つのトランジスタを追加した構成である。従って、実施の形態1のフォトセンサの構成と共通である部分の説明については、実施の形態1を参照することができる。図15は、撮像機能を有する半導体装置の画素マトリクスに配置されたフォトセンサについて、1画素分の構成を例示したものであり、フォトダイオード404、第1のトランジスタ405、及び第2のトランジスタ406を有している。フォトダイオード404は、アノードがフォトダイオードリセット信号線以下、リセット信号線と言う409に電気的に接続され、カソードが配線407に電気的に接続されている。第1のトランジスタ405は、ゲートがゲート信号線以下、選択信号線と言う411に電気的に接続され、ソースまたはドレインの一方がフォトセンサ出力信号線以下、出力信号線と言う413に電気的に接続され、ソース又はドレインの他方がフォトセンサ基準信号線以下、基準信号線と言う412に電気的に接続され、第1のトランジスタ405のバックゲートが、バックゲート信号線408に電気的に接続されている。また、第2のトランジスタ406は、ゲートがゲート信号線410に電気的に接続され、ソースまたはドレインの一方が配線407に電気的に接続され、ソースまたはドレインの他方がバックゲート信号線408に電気的に接続されている。ここで、フォトセンサ部306を構成する素子は、2つのトランジスタと、1つのフォトダイオードのみであり、極めて小面積のフォトセンサ部を構成することができるため、フォトセンサを高密度で集積することが容易となる。なお、図15には、後述する動作の一例を明確に説明するためにプリチャージ回路400を図示してあるが、該回路は必須ではなく、抵抗分割方式などを用いても良い。第1のトランジスタ405は、バックゲートを有し、バックゲートの電位を変更することで、しきい値電圧を変更することが可能なトランジスタである。このようなトランジスタは、ボトムゲート型トランジスタの場合、層間絶縁膜を介して、チャネル部を覆う電極を形成し、これをバックゲートとすることで、容易に実現できる。また、第1のトランジスタ405は、フォトダイオード404が生成する電気信号を増幅する機能を有するため、高移動度が必要である。一方で、フォトセンサの出力信号線413に不必要な電位を出力することを防ぐため、オフ電流が極めて低いトランジスタで構成する必要がある。第2のトランジスタ406は、フォトダイオード404の出力信号を第1のトランジスタ405のバックゲートに電荷容量として累積し、また、当該電荷容量を保持する機能を有するため、移動度が高く、また、オフ電流が極めて低いトランジスタで構成する必要がある。このようなトランジスタを実現するには、半導体層に酸化物半導体を用いることが好ましい。酸化物半導体の詳細な説明については、実施の形態1を参照することができる。図15において、フォトセンサ1列分のプリチャージ回路400は、トランジスタ414を有し、トランジスタ414のゲートはプリチャージ信号線415を有する。また、プリチャージ回路400の後段に、OPアンプやA/D変換回路を接続することができる。なお、プリチャージ回路の詳細な説明については、実施の形態1を参照することができる。次に、フォトセンサ部306の動作について、図16のタイミングチャートを用いて説明する。次に、本実施の形態のフォトセンサの読み出し動作について、図16Aのタイミングチャートを用いて説明する。図16Aでは、リセット信号線409の電位RST、ゲート信号線410GSL、選択信号線411の電位SEL、バックゲート信号線408の電位BG、配線407L1、出力信号線413の電位OUT、プリチャージ信号線415の電位PCGを上から順に記している。時刻Aにおいて、リセット信号線409の電位RSTをHHigh、ゲート信号線410の電位GSLをHとするリセット動作開始と、フォトダイオード404に順バイアスが印加され、第2のトランジスタ406がオン状態となるため、フォトダイオード404を介して配線407の電位L1がHとなり、フォトダイオード404及び第2のトランジスタ406を介して、バックゲート信号線408の電位BGがHとなる。また、プリチャージ信号線415の電位PCGをHとすると、トランジスタ414がオン状態となり、出力信号線413の電位OUTはHにプリチャージされる。時刻Bにおいて、リセット信号線409の電位RSTをLLowとし、ゲート信号線410の電位GSLをHのままとするリセット動作終了、累積動作開始と、フォトダイオード404に光の強度に応じた逆方向電流が流れ、バックゲート信号線408の電位BG及び配線407の電位L1が低下し始める。ここで、第1のトランジスタ405のバックゲートの電位が変化するため、しきい値電圧が変化する。時刻Cにおいて、ゲート信号線410の電位GSLをLとし、第2のトランジスタ406をオフ状態とする累積動作終了と、バックゲート信号線408の電位BGは一定となる。ここで、当該電位は、累積動作中にフォトダイオード404が供給した電荷量により決まる。すなわち、フォトダイオード404に照射されていた光の強度に応じて決定される。また、第2のトランジスタ406は、酸化膜半導体層で形成したオフ電流が極めて低いトランジスタで構成しているため、後の選択動作を行うまで、上記電荷量を一定に保つことが可能である。なお、ゲート信号線410の電位GSLをLとする際に、ゲート信号線410とバックゲート信号線408との間における寄生容量により、バックゲート信号線408の電位、すなわち、バックゲートの電位に変化が生じる。該電位の変化量が大きい場合、累積動作中にフォトダイオード404が供給した電荷量を精密に取得できないことになる。電位の変化量を低減するには、第2のトランジスタ406のゲート-ソースもしくはゲート-ドレイン間容量を低減する、第1のトランジスタ405のバックゲート側のゲート容量を増大する、バックゲート信号線408に保持容量を設ける、などの対策が有効である。なお、図16Aでは、これらの対策を施し、上記電位変化を無視できるとしている。つづいて、時刻D以前に、プリチャージ信号線415の電位PCGをLとしておき、出力信号線413のプリチャージを終了しておく。時刻Dに、選択信号線411の電位SELをHにする選択動作開始と、第1のトランジスタ405がオン状態となり、基準信号線412と出力信号線413とが、第1のトランジスタ405を介して導通する。すると、出力信号線413の電位OUTは、低下していく。ここで、出力信号線413の電位OUTが低下する速さは、第1のトランジスタ405のソースとドレイン間の電流に依存する。すなわち、出力信号線413の電位OUTは、累積動作中にフォトダイオード404に照射されている光の強度に応じて決定される。より具体的には、フォトダイオード404に照射されている光が強いほど、バックゲート信号線408の電位は低くなり、第1のトランジスタ405のしきい値電圧は高くなるので、第1のトランジスタ405がオン状態である時のソースとドレイン間の抵抗値が高くなり、出力信号線413の電位OUTが低下する速さは遅くなる。したがって、出力信号線413の電位は高くなる。逆に、フォトダイオード404に照射されている光が弱いほど、出力信号線413の電位は低くなる。時刻Eにおいて、選択信号線411の電位SELをLにする選択動作終了と、第1のトランジスタ405がオフ状態となり、出力信号線413の電位OUTは、一定値となる。ここで、一定値となる値は、フォトダイオード404に照射されている光の強度に応じて決定される。したがって、出力信号線413の電位OUTを取得することで、累積動作中にフォトダイオード404に照射されていた光の強度を知ることができる。続いて、図16Aのタイミングチャートを用いて説明した動作とは異なる動作について、図16Bのタイミングチャートを用いて説明する。時刻Aにおいて、リセット信号線409の電位RSTをH、ゲート信号線410の電位GSLをHとするリセット動作開始と、フォトダイオード404に順バイアスが印加され、第2のトランジスタ406がオン状態となるため、フォトダイオード404を介して配線407の電位L1がHとなり、フォトダイオード404及び第2のトランジスタ406を介して、バックゲート信号線408の電位BGがHとなる。また、プリチャージ信号線415の電位PCGをHとすると、トランジスタ414がオン状態となり、出力信号線413の電位OUTはHにプリチャージされる。時刻Bにおいて、リセット信号線409の電位RSTをLとし、ゲート信号線410の電位GSLをLとして、第2のトランジスタ406をオフ状態とするリセット動作終了、累積動作開始と、フォトダイオード404に光の強度に応じた逆方向電流が流れ、配線407の電位L1が低下し始める。フォトダイオード404は、光が照射されると逆方向電流が増大するので、照射される光の強度に応じて配線407の電位L1は変化する。なお、バックゲート信号線408の電位BGは変化しない。時刻Fにおいて、ゲート信号線410の電位GSLをHとすると、第2のトランジスタ406がオン状態となり、バックゲート信号線408と配線407とが第2のトランジスタ406を介して導通する。そのため、バックゲート信号線408の電位BGと配線407の電位L1は、同電位となる。ここで、フォトダイオード404に照射する光の強度に依存して、バックゲート信号線408の電位BGと配線407の電位L1は変化する。すなわち、第1のトランジスタ405のバックゲートの電位が変化するため、しきい値電圧が変化する。時刻Cにおいて、ゲート信号線410の電位GSLをLとし、第2のトランジスタ406をオフ状態とする累積動作終了と、バックゲート信号線408の電位信BGは一定となる。ここで、当該電位は、累積動作中にフォトダイオードが供給した電荷量により決まる。すなわち、フォトダイオード404に照射されていた光の強度に応じて決定される。また、第2のトランジスタ406は、酸化膜半導体層で形成したオフ電流が極めて低い薄膜トランジスタで構成しているため、後の選択動作を行うまで、上記電荷量を一定に保つことが可能である。なお、ゲート信号線410の電位GSLをLとする際に、ゲート信号線410とバックゲート信号線408との間における寄生容量により、バックゲート信号線408の電位、すなわち、バックゲートの電位に変化が生じる。該電位の変化量が大きい場合、累積動作中にフォトダイオード404が供給した電荷量を精密に取得できないことになる。該電位の変化量を低減するには、第2のトランジスタ406のゲート-ソースもしくはゲート-ドレイン間容量を低減する、第1のトランジスタ405のバックゲート側のゲート容量を増大する、バックゲート信号線408に保持容量を設ける、などの対策が有効である。なお、図16Bでは、これらの対策を施し、上記電位変化を無視できるとしている。つづいて、時刻Dより前に、プリチャージ信号線415の電位PCGをLとしておき、出力信号線413のプリチャージを終了しておく。時刻Dに、選択信号線411の電位SELをHにする選択動作開始と、第1のトランジスタ405がオン状態となり、基準信号線412と出力信号線413とが、第1のトランジスタ405を介して導通する。すると、出力信号線413の電位OUTは、低下していく。ここで、出力信号線413の電位OUTが低下する速さは、第1のトランジスタ405のソースとドレイン間の電流に依存する。すなわち、出力信号線413の電位OUTは、累積動作中にフォトダイオード404に照射されている光の強度に応じて決定される。より具体的には、フォトダイオード404に照射されている光が強いほど、バックゲート信号線408の電位は低くなり、第1のトランジスタ405のしきい値電圧は高くなるので、第1のトランジスタ405がオン状態である時のソースとドレイン間の抵抗値が高くなり、出力信号線413の電位OUTが低下する速さは遅くなる。したがって、出力信号線413の電位は高くなる。逆に、フォトダイオード404に照射されている光が弱いほど、出力信号線413の電位は低くなる。時刻Eにおいて、選択信号線411の電位SELをLにする選択動作終了と、第1のトランジスタ405がオフ状態となり、出力信号線413の電位OUTは、一定値となる。ここで、一定値となる値は、フォトダイオード404に照射されている光の強度に応じて決定される。したがって、出力信号線413の電位OUTを取得することで、累積動作中にフォトダイオード404に照射されていた光の強度を知ることができる。上記のように、個々のフォトセンサの動作は、リセット動作、累積動作、選択動作を繰り返すことで実現される。また、以上のリセット動作、累積動作、及び選択動作をマトリクスの行毎に順次繰り返すことで撮像を行うことができる。なお、上記動作は、フォトダイオード404のカソードが第2のトランジスタ406に接続して構成した場合の一例である。フォトダイオード404のアノードが第2のトランジスタ406側に接続した構成の場合においても、同様な出力信号を発生させる動作を実現できる。先に説明した動作は、バックゲート信号線408の電位BGをHに初期化し、フォトダイオード404に光を照射することによって生じる逆方向電流で放電させ、トランジスタを介して出力信号を出力するものである。一方、フォトダイオード404が逆に接続された場合は、バックゲート信号線408の電位BGをローレベルに初期化し、フォトダイオード404に光を照射することによって生じる逆方向電流で充電させ、トランジスタを介して出力信号を出力することができる。以上により、本実施の形態におけるフォトセンサは、各々1つのフォトダイオード及び2つのトランジスタと、各種信号線で構成することができる。また、トランジスタを削減したことにより、フォトセンサ部1つあたりの専有面積を小さくすることができ、高集積化や、表示素子面積またはフォトダイオードの受光面積の拡大ができる。また、トランジスタの形成に酸化物半導体を用いることで、極めてオフ電流の低い回路を構成することができ、ダイナミックレンジの広い撮像を行うことができる。本実施の形態におけるフォトセンサは、例えばイメージセンサなどの高密度にフォトセンサ部が集積化された半導体装置に応用することが有効である。なお、本実施の形態におけるフォトセンサを表示装置に応用し、タッチセンサまたはイメージセンサとして用いる場合の構成については、実施の形態1を参照することができる。本実施の形態は、他の実施の形態又は実施例に記載した構成と適宜組み合わせて実施することが可能である。実施の形態3本実施の形態では、本明細書に開示する半導体装置に適用できるトランジスタの例を示す。本明細書に開示する半導体装置に適用できるトランジスタの構造は特に限定されず、例えばトップゲート構造、又はボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。なお、図5A乃至Dにトランジスタの断面構造の一例を以下に示す。本発明の一態様は、これらのトランジスタのゲート電極と対向し、ゲート絶縁膜、チャネル形成領域となる半導体層、絶縁膜を介して形成された導電層をバックゲート電極として用いることを特徴としている。一例として、図14に図5Aのトランジスタにバックゲートを設けた構成を示すが、他のトランジスタについても同様にゲート電極と対向した位置にバックゲートを設ければよい。図5A乃至Dに示すトランジスタは、酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、高い移動度と低いオフ電流が得られることであるが、もちろん、他の半導体を用いてもよい。図5Aに示すトランジスタ2410は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。トランジスタ2410は、絶縁表面を有する基板2400上に、ゲート電極層2401、ゲート絶縁層2402、酸化物半導体層2403、ソース電極層2405a、及びドレイン電極層2405bを含む。また、これらを覆う様に絶縁層2407及び保護絶縁層2409が形成されている。なお、バックゲートを設けるには、図14に示すようにトランジスタ2411の絶縁層2407または保護絶縁層2409の上に、チャネル形成領域と重なる様にバックゲートとして用いる導電層2412を形成する。トップゲート構造を除く以下の構造についても同様な構成とすることができる。図5Bに示すトランジスタ2420は、チャネル保護型と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう。トランジスタ2420は、絶縁表面を有する基板2400上に、ゲート電極層2401、ゲート絶縁層2402、酸化物半導体層2403、酸化物半導体層2403のチャネル形成領域を覆うチャネル保護層として機能する絶縁層2427、ソース電極層2405a、及びドレイン電極層2405bを含む。また、これらを覆う様に保護絶縁層2409が形成されている。図5C示すトランジスタ2430はボトムゲート型のトランジスタであり、絶縁表面を有する基板である基板2400上に、ゲート電極層2401、ゲート絶縁層2402、ソース電極層2405a、ドレイン電極層2405b、及び酸化物半導体層2403を含む。また、これらを覆う様に絶縁層2407及び保護絶縁層2409が形成されている。トランジスタ2430においては、ゲート絶縁層2402は基板2400及びゲート電極層2401上に接して設けられ、ゲート絶縁層2402上にソース電極層2405a、ドレイン電極層2405bが接して設けられている。そして、ゲート絶縁層2402、及びソース電極層2405a、ドレイン電極層2405b上に酸化物半導体層2403が設けられている。図5Dに示すトランジスタ2440は、トップゲート構造のトランジスタの一つである。トランジスタ2440は、絶縁表面を有する基板2400上に、絶縁層2437、酸化物半導体層2403、ソース電極層2405a、及びドレイン電極層2405b、ゲート絶縁層2402、ゲート電極層2401を含み、ソース電極層2405a、ドレイン電極層2405bにそれぞれ配線層2436a、配線層2436bが接して設けられ電気的に接続している。この構造にバックゲートを設けるには、酸化物半導体層2403を形成する前に導電層と絶縁層をチャネル形成領域と重なる領域に形成しておく。本実施の形態では、上述のとおり、トランジスタを構成する半導体層に酸化物半導体層2403を用いる。酸化物半導体層2403に用いる酸化物半導体材料としては、四元系金属の酸化物であるIn-Sn-Ga-Zn-O系金属酸化物や、三元系金属の酸化物であるIn-Ga-Zn-O系金属酸化物、In-Sn-Zn-O系金属酸化物、In-Al-Zn-O系金属酸化物、Sn-Ga-Zn-O系金属酸化物、Al-Ga-Zn-O系金属酸化物、Sn-Al-Zn-O系金属酸化物や、二元系金属の酸化物であるIn-Zn-O系金属酸化物、Sn-Zn-O系金属酸化物、Al-Zn-O系金属酸化物、Zn-Mg-O系金属酸化物、Sn-Mg-O系金属酸化物、In-Mg-O系金属酸化物や、In-O系金属酸化物、Sn-O系金属酸化物、Zn-O系金属酸化物などを用いることができる。また、上記酸化物半導体にSiを含んでもよい。ここで、例えば、In-Ga-Zn-O系酸化物半導体とは、少なくともInとGaとZnを含む酸化物のことであり、その組成比に特に制限はない。また、InとGaとZn以外の元素を含んでもよい。また、酸化物半導体層2403は、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一つ、または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。酸化物半導体層2403を用いたトランジスタ2410、2420、2430、2440は、オフ状態における電流値オフ電流値を低くすることができる。よって、画像イメージデータ等の電気信号の保持時間を長くすることができるため、消費電力を抑制する効果を奏する。また、酸化物半導体層2403を用いたトランジスタ2410、2420、2430、2440は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。従って、例えば表示装置などでは、同一基板上に駆動回路部を作製することができるため、部品点数を削減することができる。絶縁表面を有する基板2400には、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。ボトムゲート構造のトランジスタ2410、2420、2430においては、下地膜となる絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一つ、又は複数の膜による積層構造により形成することができる。ゲート電極層2401には、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いることができる。また、ゲート電極層2401は単層に限らず、異なる膜の積層でも良い。ゲート絶縁層2402には、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができ、プラズマCVD法やスパッタ法等で形成することができる。また、ゲート絶縁層2402は単層に限らず異なる膜の積層でも良い。例えば、第1のゲート絶縁層としてプラズマCVD法により膜厚50nm以上200nm以下の窒化シリコン層SiNyy>0を形成し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上200nm以下の酸化シリコン層SiOxx>0を積層して、合計膜厚200nmのゲート絶縁層とする。ソース電極層2405a、ドレイン電極層2405bに用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素、またはこれらの元素を含む合金等を用いることができる。また、Al、Cuなどの金属層の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属層を積層させた構成としても良い。また、Al膜に生ずるヒロックやウィスカー等の発生を防止する元素Si、NdまたはScなどが添加されているAl材料を用いることで耐熱性を向上させることが可能となる。また、ソース電極層2405a、ドレイン電極層2405bに接続する配線層2436a、配線層2436bなどの導電膜も、ソース電極層2405a、ドレイン電極層2405bと同様な材料を用いて形成することができる。また、ソース電極層2405a、ドレイン電極層2405bこれと同じ層で形成される配線層を含むとなる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する、酸化インジウム酸化亜鉛合金In2O3―ZnOまたはこれらの金属酸化物材料にシリコンを含ませたものを用いることができる。絶縁層2407、2427、2437は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。保護絶縁層2409は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。また、トランジスタの構造に起因する表面凹凸を低減するために保護絶縁層2409上に平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。このように、本実施の形態において、酸化物半導体層を含むトランジスタを用いることにより、高機能な半導体装置を提供することができる。本実施の形態は、他の実施の形態又は実施例に記載した構成と適宜組み合わせて実施することが可能である。実施の形態4本実施の形態は、酸化物半導体層を含むトランジスタ、及び作製方法の一例を図面を用いて詳細に説明する。図6A乃至Eにトランジスタの断面構造の一例を示す。図6A乃至Eに示すトランジスタ2510は、図5Aに示すトランジスタ2410と同様なボトムゲート構造の逆スタガ型トランジスタである。本実施の形態の半導体層に用いる酸化物半導体は、ドナーとなる性質を持つ水素を酸化物半導体から極力除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによりi型真性の酸化物半導体、又はi型真性に限りなく近い酸化物半導体としたものである。すなわち、不純物を添加してi型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたi型真性半導体又はそれに近づけることを特徴としている。従って、トランジスタ2510が有する酸化物半導体層は、高純度化され電気的にi型真性化した酸化物半導体層である。また、高純度化された酸化物半導体中にはキャリアが極めて少なくゼロに近い、キャリア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満である。酸化物半導体中にキャリアが極めて少ないため、トランジスタのオフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。具体的には、上述の酸化物半導体層を具備するトランジスタは、チャネル幅1μmあたりのオフ電流密度を室温下において10aA1×10-17A/μm以下にすること、さらには、1aA1×10-18A/μm以下、さらには10zA1×10-20A/μm以下にすることが可能である。また、上述の酸化物半導体層を具備するトランジスタ2510はオン電流の温度依存性がほとんど見られず、オフ電流の変化も非常に小さい。以下、図6A乃至Eを用い、基板2505上にトランジスタ2510を作製する工程を説明する。まず、絶縁表面を有する基板2505上に導電膜を形成した後、第1のフォトリソグラフィ工程とエッチング工程でゲート電極層2511を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。絶縁表面を有する基板2505は、実施の形態3に示した基板2400と同様な基板を用いることができる。本実施の形態では基板2505としてガラス基板を用いる。下地膜となる絶縁膜を基板2505とゲート電極層2511との間に設けてもよい。下地膜は、基板2505からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一つ、又は複数の膜による積層構造により形成することができる。また、ゲート電極層2511には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、又はこれらを主成分とする合金材料を用いることができる。また、ゲート電極層2511は単層に限らず異なる膜の積層でも良い。次いで、ゲート電極層2511上にゲート絶縁層2507を形成する。ゲート絶縁層2507には、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができ、プラズマCVD法又はスパッタ法等で形成することができる。また、ゲート絶縁層2507は単層に限らず異なる膜の積層でも良い。本実施の形態の酸化物半導体には、不純物が除去され、i型化又は実質的にi型化された酸化物半導体を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。例えば、マイクロ波例えば、周波数2.45GHzを用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質なゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタ法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。ここではスパッタ法を用いる例について説明する。ゲート絶縁層2507、酸化物半導体膜2530に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜2530の成膜の前処理として、スパッタ装置の予備加熱室でゲート電極層2511が形成された基板2505、又はゲート絶縁層2507までが形成された基板2505を予備加熱し、基板2505に吸着した水素、水分などの不純物を脱離させ排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁層2516の成膜前に、ソース電極層2515a及びドレイン電極層2515bまで形成した基板2505にも同様の処理を行ってもよい。次いで、ゲート絶縁層2507上に、膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜2530を形成する図6A参照。なお、酸化物半導体膜2530をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層2507の表面に付着している粉状物質パーティクル、ごみともいうを除去することが好ましい。逆スパッタとは、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加し、イオン化したアルゴンを基板に衝突させて表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。酸化物半導体膜2530に用いる酸化物半導体は、実施の形態3に示した四元系金属の酸化物や、三元系金属の酸化物や、二元系金属の酸化物や、In-O系金属酸化物、Sn-O系金属酸化物、Zn-O系金属酸化物などの酸化物半導体を用いることができる。また、上記酸化物半導体にSiを含んでもよい。本実施の形態では、酸化物半導体膜2530としてIn-Ga-Zn-O系金属酸化物ターゲットを用いてスパッタ法により成膜する。この段階での断面図が図6Aに相当する。また、酸化物半導体膜2530は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる。酸化物半導体膜2530をスパッタ法で作製するためのターゲットとしては、例えば、組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の金属酸化物を用いる。また、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の金属酸化物を用いてもよい。これらのターゲットの充填率は90以上100以下、好ましくは95以上99.9以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。酸化物半導体膜2530を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。減圧状態に保持された成膜室内に基板を保持し、基板温度を100°C以上600°C以下好ましくは200°C以上400°C以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタによる膜の損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板2505上に酸化物半導体膜2530を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水H2Oなど水素原子を含む化合物より好ましくは炭素原子を含む化合物も等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。成膜条件の一例としては、基板とターゲットとの間の距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質パーティクル、ごみともいうが軽減でき、膜厚分布も均一となるために好ましい。次いで、酸化物半導体膜2530を第2のフォトリソグラフィ工程とエッチング工程で島状の酸化物半導体層に加工する。ここで、島状の酸化物半導体層を形成するためのレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。また、ゲート絶縁層2507にコンタクトホールを形成する場合、その工程は酸化物半導体膜2530の加工時に同時に行うことができる。なお、ここでの酸化物半導体膜2530のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜2530のウェットエッチングに用いるエッチング液としては、燐酸、酢酸及び硝酸を混ぜた溶液、または、ITO-07N関東化学社製を用いればよい。次いで、酸化物半導体層に第1の加熱処理を行う。この第1の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第1の加熱処理は、窒素、またはヘリウム、ネオン、アルゴン等の希ガス雰囲気中で、400°C以上750°C以下、または400°C以上基板の歪み点未満の温度で行う。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450°Cにおいて1時間の加熱処理を行い、脱水化または脱水素化した酸化物半導体層2531とする図6B参照。なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性ガスが用いられる。例えば、第1の加熱処理として、650°C以上700°C以下の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すGRTAを行ってもよい。なお、第1の加熱処理においては、加熱処理装置に導入する不活性ガスに、水、水素などが含まれないことが好ましい。または、該不活性ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。また、第1の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エア露点が-40°C以下、好ましくは-60°C以下を導入してもよい。加熱処理装置に導入する酸素ガスまたはN2Oガスの純度は、6N以上、好ましくは7N以上、即ち、酸素ガスまたはN2Oガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。特にこれらのガスには、水、水素などが含まれないことが好ましい。酸素ガス又はN2Oガスの作用によって、脱水化または脱水素化処理による不純物の排除工程で脱離してしまった酸化物半導体を構成する主成分材料である酸素を供給することができる。この工程により、酸化物半導体層を高純度化させ電気的にi型真性化することができる。また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜2530に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。なお、第1の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びドレイン電極層上に絶縁層を形成した後、のいずれで行っても良い。また、ゲート絶縁層2507にコンタクトホールを形成する場合、その工程は酸化物半導体膜2530に第1の加熱処理を行う前でも行った後に行ってもよい。また、酸化物半導体を2回に分けて成膜し、2回に分けて加熱処理を行って結晶化した酸化物半導体層を用いても良い。この様な工程を行うことで、下地部材を問わず、膜表面に垂直にc軸配向した膜厚の厚い結晶領域を形成することができる。例えば、3nm以上15nm以下の第1の酸化物半導体膜を成膜し、窒素、酸素、希ガス、または乾燥空気の雰囲気下で450°C以上850°C以下、好ましくは550°C以上750°C以下の第1の加熱処理を行い、表面を含む領域に結晶領域板状結晶を含むを有する第1の酸化物半導体膜を形成する。そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成し、450°C以上850°C以下、好ましくは600°C以上700°C以下の第2の加熱処理を行う。この工程により、第1の酸化物半導体膜が種結晶となり、第2の酸化物半導体膜全体を下部から上部に向かって結晶成長させることができ、結果として膜厚の厚い結晶領域を有する酸化物半導体層が形成される。次いで、ゲート絶縁層2507、及び酸化物半導体層2531上に、ソース電極層及びドレイン電極層これと同じ層で形成される配線を含むとなる導電膜を形成する。ソース電極層、及びドレイン電極層に用いる導電膜としては、実施の形態3に示したソース電極層2405a、ドレイン電極層2405bと同様の材料を用いることができる。第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層2515a、ドレイン電極層2515bを形成した後、レジストマスクを除去する図6C参照。第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレーザ光を用いるとよい。酸化物半導体層2531上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Lが決定される。なお、チャネル長L=25nm未満の場合には、数nm~数10nmと極めて波長が短い超紫外線ExtremeUltravioletを用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ることができる。また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクは透過した光が複数の強度となるため、部分的に膜厚の異なるレジストマスクを形成することができる。該レジストマスクは、アッシングを行うことで形状を変形させることができるため、フォトリソグラフィ工程を行わずに異なる形状のレジストマスクを形成することができる。従って、露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。なお、導電膜のエッチングの際に、酸化物半導体層2531がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体層2531を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体層2531は一部のみがエッチングされ、溝部凹部を有する酸化物半導体層となることもある。本実施の形態では、導電膜としてTiを用い、酸化物半導体層2531にはIn-Ga-Zn-O系酸化物半導体を用いるため、エッチャントには過水アンモニア水アンモニア、水、過酸化水素水の混合液を用いると良い。次いで、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層2516を形成する。この絶縁層2516を形成する前にN2O、N2、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。絶縁層2516は、少なくとも1nm以上の膜厚とし、スパッタ法など、絶縁層2516に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層2516に水素が含まれると、その水素が酸化物半導体層に侵入する現象や、水素が酸化物半導体層中の酸素を引き抜く現象が生じることがある。この場合、酸化物半導体層のバックチャネル側が低抵抗化n型化してしまい、寄生チャネルが形成されることがある。従って、絶縁層2516は、水素及び水素を含む不純物が含まれない手段を用いて成膜することが重要である。本実施の形態では、絶縁層2516として膜厚200nmの酸化シリコン膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では100°Cとする。酸化シリコン膜のスパッタ法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットには、酸化シリコンまたはシリコンを用いることができる。例えば、シリコンをターゲットに用いて、酸素を含む雰囲気下でスパッタを行うと酸化シリコンを形成することができる。酸化物半導体層に接して形成する絶縁層2516には、水分や、水素イオンや、水酸基などの不純物をほとんど含まず、これらが外部から侵入することをブロックする無機絶縁膜を用いることが好ましい。代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いることができる。酸化物半導体膜2530の成膜時と同様に、絶縁層2516の成膜室内の残留水分を除去するためには、吸着型の真空ポンプクライオポンプなどを用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層2516は、膜中に含まれる不純物の濃度を低減することができる。また、絶縁層2516の成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。絶縁層2516を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理好ましくは200°C以上400°C以下、例えば250°C以上350°C以下を行う。例えば、窒素雰囲気下で250°C、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層の一部チャネル形成領域は絶縁層2516と接した状態で昇温される。以上の工程を経ることによって、酸化物半導体膜に対して第1の加熱処理を行って水素、水分、水酸基又は水素化物水素化合物ともいうなどの不純物と同時に減少してしまった酸化物半導体を構成する主成分材料の一つである酸素を供給することができる。従って、酸化物半導体層は高純度化され電気的にi型真性化する。以上の工程でトランジスタ2510が形成される図6D参照。また、絶縁層に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純物を酸化シリコン層中に拡散させることができる。つまり、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。絶縁層2516上にさらに保護絶縁層2506を形成してもよい。例えば、スパッタ法を用いて窒化シリコン膜を形成する。保護絶縁層には、水分などの不純物をほとんど含まず、更にこれらの外部からの侵入を防ぐことのできる無機絶縁膜である窒化シリコン膜、窒化アルミニウム膜などを用いると良い。本実施の形態では、保護絶縁層2506に窒化シリコン膜を用いる図6E参照。保護絶縁層2506に用いる窒化シリコン膜は、絶縁層2516まで形成された基板2505を100°C以上400°C以下の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入し、シリコンのターゲットを用いて成膜する。この場合においても、絶縁層2516と同様に、処理室内の残留水分を除去しつつ保護絶縁層2506を成膜することが好ましい。保護絶縁層の形成後、さらに大気中で100°C以上200°C以下、1時間以上30時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から加熱温度への昇温と加熱温度から室温までの降温を1サイクルとする処理を複数回繰り返して行ってもよい。このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタを用いることにより、オフ状態における電流値オフ電流値をより低くすることができる。また、高純度化された酸化物半導体層を含むトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。従って、例えば表示装置などでは同一基板上に駆動回路部を作製することができるため、部品点数を削減することができる。本実施の形態は、他の実施の形態又は実施例に記載した構成と適宜組み合わせて実施することが可能である。実施の形態5本実施の形態では、本明細書に開示する表示装置の一例である液晶表示装置について説明する。図7に、液晶表示装置の断面図の一例を示す。本実施の形態における液晶表示装置では、絶縁表面を有する基板1001上に、フォトダイオード1002、トランジスタ1003a、1003b、保持容量1004、液晶素子1005が設けられている。なお、図7中央の一点鎖線から左側にフォトセンサ、右側に表示素子のそれぞれ一部を示している。なお、図7は、実施の形態1で説明したフォトセンサ部及び表示素子部の構成を例示したものであるが、実施の形態2で説明したフォトセンサ部の構成であっても良い。トランジスタ1003a、1003bには、実施の形態3に示した構造のトランジスタを用いることができ、本実施の形態では逆スタガ型のトランジスタを用いる。フォトセンサに設けられたトランジスタ1003aには、保護絶縁膜1031上にバックゲート電極1030が形成されている。該バックゲート電極は延在してフォトダイオード1002のカソードと電気的に接続されている。なお、バックゲート電極は、保護絶縁膜1031上ではなく、絶縁膜1033上に形成されていても良い。フォトダイオード1002は、p型の導電型を付与する不純物を含むp型半導体層1041、真性半導体の特性を有するi型半導体層1042及びn型の導電型を付与する不純物を含むn型半導体層1043からなり、pin接合を積層型で形成している。代表例としては、i型半導体層1042に非晶質シリコンを用いたフォトダイオードが挙げられる。この場合、p型半導体層1041、及びn型半導体層1043にも非晶質シリコンを用いることはできるが、電気伝導度が高い微結晶シリコンを用いることが好ましい。このi型半導体層1042に非晶質シリコンを用いたフォトダイオードは、光吸収特性が人の視感度に近く、赤外線による誤動作を防ぐことができる。ここで、フォトダイオードのアノードであるp型半導体層1041は、信号配線1035と電気的に接続され、カソードであるn型半導体層1043は、上述の様にトランジスタ1003aのバックゲート電極と電気的に接続されている。なお、信号配線1035は、実施の形態1に示したリセット信号線に相当する。なお、図示はしないが、p型半導体層1041の光入射面側には透光性を有する導電層が設けられていても良い。また、n型半導体層1043の絶縁膜1033の界面側には導電層が設けられていても良い。例えば、バックゲート電極1030が延在し、n型半導体層1043を覆う様な形であっても良い。これらの導電層を設けることで、p型半導体層1041またはn型半導体層1043の抵抗による電荷の損失を低減することができる。なお、本実施の形態では、フォトダイオード1002がpinダイオードである場合を例示しているが、フォトダイオード1002はpnダイオードであっても良い。この場合は、p型半導体層及びn型半導体層に高品質の結晶シリコンを用いることが好ましい。また、フォトダイオードの構造としては、図8に示す様な横接合型であっても良い。横接合型フォトダイオードのpin接合は、まずi型半導体層を形成し、その一部にp型を付与する不純物とn型を付与する不純物とを添加することでp型半導体層1141、i型半導体層1142及びn型半導体層1143を設けることができる。トランジスタ1003bは、液晶素子の駆動を行うために表示素子に設けられている。トランジスタ1003bのソース電極またはドレイン電極の一方は画素電極1007と電気的に接続され、ソース電極またはドレイン電極の他方は、図示されていないが信号配線に電気的に接続されている。保持容量1004は、トランジスタ1003a、1003bと共に形成することが可能である。保持容量1004の容量配線及び容量電極は、該トランジスタのゲート電極及びソース電極またはドレイン電極を作製する工程において形成され、容量である絶縁膜は、ゲート絶縁膜を作製する工程において形成される。保持容量1004は、液晶素子1005と並列にトランジスタ1003bのソース電極またはドレイン電極の一方と電気的に接続されている。液晶素子1005は、画素電極1007と、液晶1008と、対向電極1009とを有する。画素電極1007は、平坦化絶縁膜1032上に形成されており、トランジスタ1003b及び、保持容量1004と電気的に接続されている。また、対向電極1009は、対向基板1013上に形成されており、画素電極1007と対向電極1009の間に、液晶1008が挟まれている。画素電極1007と、対向電極1009の間のセルギャップは、スペーサー1016を用いて制御することが出来る。図7では、フォトリソグラフィで選択的に形成された柱状のスペーサー1016を用いてセルギャップを制御しているが、球状のスペーサーを画素電極1007と対向電極1009の間に分散させることで、セルギャップを制御することも出来る。なお、図7におけるスペーサー1016の位置は一例であり、スペーサーの位置は実施者が任意に決定することができる。また、液晶1008は、基板1001と対向基板1013の間において、封止材により囲まれている。液晶1008の注入は、ディスペンサ式滴下式を用いても良いし、ディップ式汲み上げ式を用いていても良い。画素電極1007には、透光性を有する導電性材料、例えばインジウム錫酸化物ITO、酸化珪素を含むインジウム錫酸化物、有機インジウム、有機スズ、酸化亜鉛、酸化亜鉛を含むインジウム亜鉛酸化物IZOIndiumZincOxide、ガリウムを含む酸化亜鉛、酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることが出来る。また、本実施の形態では、透過型の液晶素子1005を例に挙げているので、画素電極1007と同様に、対向電極1009にも上述した透光性を有する導電性材料を用いることが出来る。画素電極1007と液晶1008の間には配向膜1011が、対向電極1009と液晶1008の間には配向膜1012が、それぞれ設けられている。配向膜1011、配向膜1012はポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に圧力をかけながら、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで行うことが出来る。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜1011、配向膜1012を直接形成することも可能である。また、液晶素子1005と重なるように、特定の波長領域の光を通すことができるカラーフィルタ1014が、対向基板1013上に形成されている。カラーフィルタ1014は、顔料を分散させたアクリル系樹脂などの有機樹脂を対向基板1013上に塗布した後、フォトリソグラフィを用いて選択的に形成することができる。また、顔料を分散させたポリイミド系樹脂を対向基板1013上に塗布した後、エッチングを用いて選択的に形成することもできる。或いは、インクジェットなどの液滴吐出法を用いることで、選択的にカラーフィルタ1014を形成することもできる。なお、カラーフィルタ1014を用いない構成とすることもできる。また、フォトダイオード1002と重なるように、光を遮蔽することが出来る遮蔽膜1015が対向基板1013上に形成されている。遮蔽膜1015を設けることで、対向基板1013を透過したバックライト光が、直接フォトダイオード1002に照射されることを防ぐことができる。また、画素間における液晶1008の配向の乱れに起因するディスクリネーションが視認されるのを防ぐことができる。遮蔽膜1015には、カーボンブラック、低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜1015を形成することも可能である。また、基板1001の画素電極1007が形成されている面とは反対の面に、偏光板1017を設け、対向基板1013の対向電極1009が形成されている面とは反対の面に、偏光板1018を設ける。液晶素子は、TNTwistedNematic型の他、VAVerticalAlignment型、OCBopticallycompensatedBirefringence型、IPSIn-PlaneSwitching型等であっても良い。なお、本実施の形態では、画素電極1007と対向電極1009の間に液晶1008が挟まれている構造の液晶素子1005を例に挙げて説明したが、本発明の一態様に係る半導体装置はこの構成に限定されない。IPS型のように、一対の電極が、共に基板1001側に形成されている液晶素子であっても良い。フォトダイオード1002で検出される外光は、矢印1025で示す向きで基板1001に侵入し、フォトダイオード1002に到達する。例えば、被検出物1021がある場合は、外光が遮られるため、フォトダイオード1002への外光の入射は遮られる。一方で、液晶素子1005を透過したバックライトからの光は、被検出物1021がある場合は、該被検出物で反射した光がフォトダイオード1002に入射する。これらは互いに逆の作用をしているが、時系列的な変化を読み取れば被検出物の有無を検出することができ、タッチパネルとしての機能を持たせることができる。また、被検出物を基板1001に密着させ、被検出物を透過する外光または被検出物を反射するバックライトからの光をフォトダイオードで検出させることにより密着型のイメージセンサとして機能させることもできる。本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能である。実施の形態6本実施の形態では、実施の形態5とは異なる表示装置の一例である液晶表示装置について説明する。以下に説明する事項以外は、実施の形態5の構成と同様とすることができる。例えば、トランジスタ、フォトダイオード、及び液晶素子などは同じ材料で構成したものを用いることができる。図9は、実施の形態5とは異なる表示装置の断面図の一例である。実施の形態5では、フォトセンサを作製した基板側から光が入射するのに対し、本実施の形態では、対向基板側、すなわち液晶層を通してフォトセンサに光が入射する構成となっている。従って、対向基板1013に形成された遮蔽膜1015のフォトダイオード1002と重なる領域には、開口が必要となる。その開口部分には図示したようにカラーフィルタが形成されていても良い。R赤、G緑、B青の個別のカラーフィルタを備えたフォトセンサを画素回路に複数配置することでカラーセンサとすることができ、カラーイメージセンサ機能を持たせることができる。なお、実施の形態5ではフォトダイオード1002のp型半導体層1041側から光入射が行える構造としたが、本実施の形態では実施の形態5と同様の構造とした場合に、n型半導体層1043側からの光入射となる。p型半導体層側から光入射を行う理由の1つは、拡散長の短いホールを有効に取り出すこと、すなわちフォトダイオードから電流を多く取り出すことであるが、設計上の電流値が満足すればn型半導体層側から光入射を行っても良い。なお、フォトダイオード1002のp型半導体層1041とn型半導体層1043を入れ替えて形成することで、容易にp型半導体層側からの光入射を行うことができる。ただし、この場合は、トランジスタ1003aのバックゲート電極1030との接続がp型半導体層アノード側となるため、実施の形態5の構成とは動作方法が異なる。なお、各動作方法については、実施の形態1を参照されたい。また、図10の様にトランジスタ1003a上にフォトダイオード1002を重ねて形成する構成としても良い。この場合、トランジスタ1003aのバックゲート電極1030とフォトダイオード1002のn型半導体層1043の接続を容易に行うことができ、p型半導体層1041側からの光入射も可能となる。また、広い面積にフォトダイオードを形成することができ、受光感度を向上させることができる。なお、図9及び図10の構成において、図示はしないが、フォトダイオード1002の光入射面側には透光性を有する導電層が設けられていても良い。また、フォトダイオード1002の光入射面とは反対側の面には導電層が設けられていても良い。これらの導電層を設けることで、p型半導体層1041またはn型半導体層1043の抵抗による電荷の損失を低減することができる。本実施の形態では、フォトダイオード1002の受光面とは反対側に遮蔽膜2015を設ける。遮蔽膜2015を設けることで、基板1001を透過して表示パネル内に入射したバックライトからの光が、直接フォトダイオード1002に照射されることを防ぐことができ、高精度の撮像を行うことができる。遮蔽膜2015には、カーボンブラック、低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜2015を形成することも可能である。フォトダイオード1002で検出される外光は、矢印2025で示す向きで対向基板1013に侵入し、フォトダイオード1002に到達する。例えば、被検出物1021がある場合は、外光が遮られるため、フォトダイオード1002への外光の入射は遮られる。一方で、液晶素子1005を透過したバックライトからの光は、被検出物1021がある場合は、該被検出物で反射した光がフォトダイオード1002に入射する。これらは互いに逆の作用をしているが、時系列的な変化を読み取れば被検出物の有無を検出することができ、タッチパネルとしての機能を持たせることができる。また、被検出物を対向基板1013に密着させ、被検出物を透過する外光または被検出物を反射するバックライトからの光をフォトダイオードで検出させることにより密着型のイメージセンサとして機能させることもできる。本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能である。実施の形態7本実施の形態では、フォトセンサを有する表示パネルを用いたライティングボード黒板、ホワイトボード等の例を示す。例えば、図11の表示パネル9696の位置にフォトセンサを有する表示パネルを設ける。表示パネル9696は、フォトセンサと表示素子とを有している。ここで、表示パネル9696の表面にはマーカー等を用いて自由に書き込みができる。なお、定着剤が含まれていないマーカー等を用いれば文字の消去が容易である。また、マーカーのインクを落としやすくするため、表示パネル9696の表面は十分な平滑性を有していると良い。例えば、表示パネル9696の表面がガラス基板等であれば平滑性は十分である。また、表示パネル9696の表面に透明な合成樹脂シート等を貼り付けても良い。合成樹脂としては例えばアクリル等を用いると好ましい。この場合、合成樹脂シートの表面を平滑にしておくと好ましい。そして、表示パネル9696は、表示素子を有しているので、特定の画像を表示するとともに表示パネル9696の表面にマーカーで記載することができる。また、表示パネル9696は、フォトセンサを有しているので、プリンター等と接続しておけばマーカーで記載した文字を読み取って印刷することも可能である。さらに、表示パネル9696は、フォトセンサと表示素子を有しているので、画像を表示させた状態で表示パネル9696表面にマーカーで文字、図形等を書き込むことにより、フォトセンサで読み取ったマーカーの軌跡を画像と合成して映し出すこともできる。なお、抵抗膜方式、静電容量方式等のセンシングを用いた場合、マーカー等での書き込みと同時にしかセンシングをすることができない。一方、フォトセンサを用いた場合、マーカー等で書き込んだ後、時間が経った場合でもいつでもセンシングが可能な点で優れている。本実施の形態は、他の実施の形態又は実施例に記載した構成と適宜組み合わせて実施することが可能である。本実施例では、パネルと光源の配置について説明する。図12は、表示パネルの構造を示す斜視図の一例である。図12に示す表示パネルは、一対の基板間に液晶素子、フォトダイオード、薄膜トランジスタなどを含む画素が形成されたパネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、反射板1606と、複数の光源1607を有するバックライト1608と、回路基板1609とを有している。パネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、反射板1606とは、順に積層されている。光源1607は導光板1605の端部に設けられており、導光板1605内部に拡散された光源1607からの光は、第1の拡散板1602、プリズムシート1603及び第2の拡散板1604によって、対向基板側から均一にパネル1601に照射される。なお、本実施例では、第1の拡散板1602と第2の拡散板1604とを用いているが、拡散板の数はこれに限定されず、単数であっても3以上であっても良い。そして、拡散板は導光板1605とパネル1601の間に設けられていれば良い。よって、プリズムシート1603よりもパネル1601に近い側にのみ拡散板が設けられていても良いし、プリズムシート1603よりも導光板1605に近い側にのみ拡散板が設けられていても良い。またプリズムシート1603は、図12に示した断面が鋸歯状の形状に限定されず、導光板1605からの光をパネル1601側に集光できる形状を有していれば良い。回路基板1609には、パネル1601に入力される各種信号を生成もしくは処理する回路、パネル1601から出力される各種信号を処理する回路などが設けられている。そして図12では、回路基板1609とパネル1601とが、FPC1611FlexiblePrintedCircuitを介して接続されている。なお、上記回路は、COGChipOnGlass法を用いてパネル1601に接続されていても良いし、上記回路の一部がFPC1611にCOFChipOnFilm法を用いて接続されていても良い。図12では、光源1607の駆動を制御する制御系の回路が回路基板1609に設けられており、該制御系の回路と光源1607とがFPC1610を介して接続されている例を示している。ただし、該制御系の回路はパネル1601に形成されていても良く、この場合はパネル1601と光源1607とがFPCなどにより接続されるようにする。なお、図12は、パネル1601の端に光源1607を配置するエッジライト型の光源を例示しているが、本発明の表示パネルは光源1607がパネル1601の直下に配置される直下型であっても良い。例えば、被検出物である指1612をパネル1601の上面側から近づけると、バックライト1608からの光が、パネル1601を通過し、その一部が指1612において反射し、再びパネル1601に入射する。各色に対応する光源1607を順に点灯させ、色ごとに撮像データの取得を行うことで、被検出物である指1612のカラーの撮像データを得ることが出来る。また撮像データから位置を認識することができ、表示画像の情報と組み合わせてタッチパネルとして機能させることができる。本実施例は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能である。本発明の一態様に係る半導体装置は、高分解能である撮像データの取得を行うことができるという特徴を有している。よって、本発明の一態様に係る半導体装置を用いた電子機器は、半導体装置をその構成要素に追加することにより、より高機能化することができる。例えば、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置代表的にはDVD:DigitalVersatileDisc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器としては、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、デジタルオーディオプレイヤー等、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機ATM、自動販売機などが挙げられる。これら電子機器の具体例を図13に示す。図13Aは表示装置であり、筐体5001、表示部5002、支持台5003等を有する。本発明の一態様に係る表示装置は、表示部5002に用いることができる。表示部5002に本発明の一態様に係る半導体装置を用いることで、高分解能である撮像データの取得を行うことができ、より高機能のアプリケーションが搭載された表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。図13Bは携帯情報端末であり、筐体5101、表示部5102、スイッチ5103、操作キー5104、赤外線ポート5105等を有する。本発明の一態様に係る半導体装置は、表示部5102に用いることができる。表示部5102に本発明の一態様に係る半導体装置を用いることで、高分解能である撮像データの取得を行うことができ、より高機能の携帯情報端末を提供することができる。図13Cは現金自動預け入れ払い機であり、筐体5201、表示部5202、硬貨投入口5203、紙幣投入口5204、カード投入口5205、通帳投入口5206等を有する。本発明の一態様に係る半導体装置は、表示部5202に用いることができる。表示部5202に本発明の一態様に係る表示装置を用いることで、高分解能である撮像データの取得を行うことができ、より高機能化された現金自動預け入れ払い機を提供することができる。そして、本発明の一態様に係る半導体装置を用いた現金自動預け入れ払い機は、指紋、顔、手形、掌紋及び手の静脈の形状、虹彩等の、生体認証に用いられる生体情報の読み取りを、より高精度で行うことが出来る。よって、生体認証における、本人であるにもかかわらず本人ではないと誤認識してしまう本人拒否率と、他人であるにもかかわらず本人と誤認識してしまう他人受入率とを、低く抑えることができる。図13Dは携帯型ゲーム機であり、筐体5301、筐体5302、表示部5303、表示部5304、マイクロホン5305、スピーカー5306、操作キー5307、スタイラス5308等を有する。本発明の一態様に係る半導体装置は、表示部5303または表示部5304に用いることができる。表示部5303または表示部5304に本発明の一態様に係る半導体装置を用いることで、高分解能である撮像データの取得を行うことができ、より高機能の携帯型ゲーム機を提供することができる。なお、図13Dに示した携帯型ゲーム機は、2つの表示部5303と表示部5304とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。本実施例は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能である。