"出力電圧を抵抗分圧して得られたフィードバック電圧と基準電圧との差を誤差増幅器で検出し、出力電圧が所望の電圧となるようにドライバ段を介してパワートランジスタを制御し、所望の定電圧の出力電圧が得られるよう構成されてなる定電圧電源装置であって、前記フィードバック電圧が所定値を下回った際に、前記ドライバ段の電流を減少せしめて出力電流を減少せしめるよう構成されてなる短絡電流制限回路を具備し、前記短絡電流制限回路は、起動時に前記フィードバック電圧が設定電圧を超えるまで、前記ドライバ段との接続を電気的に断とするスイッチ機能を有するよう構成されてなることを特徴とする定電圧電源装置。前記短絡電流制限回路は、短絡電流制限用第1のPNP型トランジスタのベース及び短絡電流制限用第1のN型MOSトランジスタのソースに前記フィードバック電圧が印加される一方、前記短絡電流制限用第1のPNP型トランジスタのエミッタには定電流源が接続されると共に、短絡電流制限用第1のNPN型トランジスタのベースが接続され、前記短絡電流制限用第1のPNP型トランジスタのコレクタはグランドに接続され、前記短絡電流制限用第1のNPN型トランジスタのエミッタはコンデンサを介してグランドに接続されると共に、短絡電流制限用第1のN型MOSトランジスタのゲートに接続される一方、コレクタには電源電圧が印加可能とされ、前記短絡電流制限用第1のN型MOSトランジスタのドレインは短絡電流制限用第2のPNP型トランジスタのベースに接続され、前記短絡電流制限用第2のPNP型トランジスタのコレクタはグランドに接続される一方、エミッタは前記ドライバ段の入力段に接続されてなることを特徴とする請求項1記載の定電圧電源装置。しかしながら、上述した定電圧電源装置のフの字特性型過電流保護機能においては、先に述べたように安全性を高めるため、短絡時の制限電流を小さく設定しなければならない。例えば、定電圧レギュレータICの仕様例を挙げれば、定電圧出力時は1Aの電流供給能力を保証しているものがあるが、かかるICの出力端子が接地電位に短絡した時の電流供給能力は0.5A程度である。このため、接続する負荷によっては、出力電圧VOUTが設定電圧まで上昇せず、負荷の起動に失敗してしまう場合もあり得る。このことについて、図3に示された、上述のようなフの字特性型の過電流保護機能を有するフィードバック型の短絡電流制限回路を備えた定電圧電源装置の従来回路例を参照しつつ説明する。まず、図3に示された定電圧電源装置の構成について説明すれば、かかる装置は、帰還抵抗器R1A,R2Aで抵抗分圧された出力電圧VOUTに対応したフィードバック電圧と第1の基準電圧Vref1とが誤差増幅器AMP1において比較されるようになっている。そして、その比較結果に応じて、トランジスタQ1A,Q2Aからなるドライバ段Drvを介して、パワートランジスタQ6Aの動作が制御され、所望する定電圧の出力電圧VOUTが得られるよう構成されてなるものである。さらに、この定電圧電源装置は、過電流制限回路102Aと短絡電流制限回路103Aが付加されたものとなっている。次に、かかる定電圧電源装置において、出力端子に接続された負荷の電流が増加した場合の過電流制限回路102Aの動作について説明する。負荷電流が増加すると、パワートランジスタQ6AとトランジスタQ5Aは、ベース及びエミッタ電圧が共通のため、パワートランジスタQ6Aのコレクタ電流に比例してトランジスタQ5Aのコレクタ電流も増加する。このコレクタ電流が抵抗器R3Aに流れ込み、トランジスタQ3Aとの接続点における電位が上昇し、トランジスタをONとするベースエミッタ間電圧約0.7Vを越えると、トランジスタQ3Aが動作し、そのコレクタ電流がトランジスタQ1Aのベース電流を奪うため、パワートランジスタQ6Aのコレクタ電流が一定値に制限されることとなり、出力電圧VOUTが低下し始める。さらに負荷電流が増加しようとして、フィードバック電圧が、基準電圧Vref2からトランジスタがONとなるベースエミッタ間電圧約0.7V以上下がると、トランジスタQ4Aが動作し、そのコレクタ電流によりトランジスタQ7Aが駆動され、トランジスタQ7Aのエミッタ電流が、トランジスタQ1Aのベース電流をさらに奪い、出力電流をさらに減少させることとなる。かかる動作により、負荷への最大電流は所定の値に制限されると共に、出力電圧VOUTが低下した際に、出力電流をさらに制限し、パワートランジスタQ6Aの損失を低減し、安全性を高めるものとなっている。上述の動作は、定電圧電源装置が起動する場合も同様である。すなわち、電源入力端子に電源電圧を印加し、出力電圧が接地電位から徐々に上昇する過程において、短絡電流制限回路103Aは動作しており、電源装置が供給できる電流量が制限されてしまう。したがって、起動時に大きな電流を要求する負荷を出力端子に接続した場合、負荷の要求する電流を供給できないため、出力電圧が上昇せず、負荷を駆動できなくなることがある。このような場合、過電流制限機能のみを有する定電圧電源装置を用いるか、より高い短絡電流能力を有する定電圧電源装置を用いなければならないが、いずれの場合も、起動後の短絡に対する安全性が低下してしまうという問題がある。本発明は、上記実状に鑑みてなされたもので、起動時に負荷に必要な電流供給を可能としつつ、起動後における短絡電流に対する回路保護を確実に確保可能な定電圧電源装置提供するものである。上記本発明の目的を達成するため、本発明に係る定電圧電源装置は、出力電圧を抵抗分圧して得られたフィードバック電圧と基準電圧との差を誤差増幅器で検出し、出力電圧が所望の電圧となるようにドライバ段を介してパワートランジスタを制御し、所望の定電圧の出力電圧が得られるよう構成されてなる定電圧電源装置であって、前記フィードバック電圧が所定値を下回った際に、前記ドライバ段の電流を減少せしめて出力電流を減少せしめるよう構成されてなる短絡電流制限回路を具備し、前記短絡電流制限回路は、起動時に前記フィードバック電圧が設定電圧を超えるまで、前記ドライバ段との接続を電気的に断とするスイッチ機能を有するよう構成されてなるものである。かかる構成において、短絡電流制限回路は、短絡電流制限用第1のPNP型トランジスタのベース及び短絡電流制限用第1のN型MOSトランジスタのソースに前記フィードバック電圧が印加される一方、前記短絡電流制限用第1のPNP型トランジスタのエミッタには定電流源が接続されると共に、短絡電流制限用第1のNPN型トランジスタのベースが接続され、前記短絡電流制限用第1のPNP型トランジスタのコレクタはグランドに接続され、前記短絡電流制限用第1のNPN型トランジスタのエミッタはコンデンサを介してグランドに接続されると共に、短絡電流制限用第1のN型MOSトランジスタのゲートに接続される一方、コレクタには電源電圧が印加可能とされ、前記短絡電流制限用第1のN型MOSトランジスタのドレインは短絡電流制限用第2のPNP型トランジスタのベースに接続され、前記短絡電流制限用第2のPNP型トランジスタのコレクタはグランドに接続される一方、エミッタは前記ドライバ段の入力段に接続されてなるものが好適である。本発明によれば、フィードバック電圧が十分に上昇するまで短絡電流制限回路が電気的に切り離されるため、従来と異なり、起動時に大電流を必要とする負荷を接続した際の負荷の起動不良を抑圧することができ、回路動作の安定性、信頼性の向上に寄与することができるという効果を奏するものである。また、短絡電流制限回路を請求項2記載の構成とした場合には、短絡電流制限用第1のPNP型トランジスタと短絡電流制限用第1のNPNトランジスタのエミッタフォロア接続で構成された電圧バッファにより、コンデンサが充電され、かかるコンデンサにフィードバック電圧が保持され、フィードバック電圧が、コンデンサに保持された電圧よりも、N型MOSトランジスタをオンとできる閾値電圧よりも低下した際に、短絡電流制限用第1のN型MOSトランジスタがオンとなり、ドライバ段の入力段を構成するトランジスタのベース電流を奪い、短絡電流制限回路が機能することで、定電圧電源装置の起動の際、すなわち、出力電圧上昇時に、短絡電流制限回路の動作を無効にし、少ない素子で起動不良を確実に抑圧することができる。以下、本発明の実施の形態について、図1及び図2を参照しつつ説明する。なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。最初に、図1を参照しつつ、本発明の実施の形態における定電圧電源装置の基本構成例について説明する。本発明の実施の形態における定電圧電源装置は、誤差増幅器図1においてはAMP1と表記11とパワートランジスタ図1においてはQ6と表記6とを主たる構成要素としてなる定電圧回路101と、過電流制限回路102と、短絡電流制限回路103とに大別されて構成されたものとなっている。定電圧回路101は、まず、例えば、演算増幅器を用いてなる誤差増幅器11の非反転入力端子に基準電圧源15による基準電圧Vrefが印加されるようになっている一方、その反転入力端子には、出力電圧VOUTが、後述する帰還抵抗器図1においては、それぞれR1、R2と表記21,22により抵抗分圧されてフィードバック電圧として印加されるようになっている。一方、誤差増幅器11の出力端子は、ドライバ段51を構成するNPN型の第1のトランジスタ図1においてはQ1と表記1のベース、及び、後述する過電流制限回路102を構成するNPN型の第3のトランジスタ3図1においてはQ3と表記のコレクタに接続されている。なお、誤差増幅器11は、電源印加端子31を介して所定の電源電圧が外部から印加されるようになっている。ドライバ段51は、NPN型の第1及び第2のトランジスタ1,2のダーリントン接続により構成されたものとなっている。すなわち、第1のトランジスタ1のコレクタと第2のトランジスタ図1においてはQ2と表記2のコレクタが相互に接続されて、後述する過電流制限回路102を構成するPNP型の第5のトランジスタ図1においてはQ5と表記5及びPNP型のパワートランジスタ6のベースに接続されたものとなっている。一方、第1のトランジスタ1のエミッタは、第2のトランジスタ2のベースに接続され、第2のトランジスタ2のエミッタは、グランドに接続されたものとなっている。パワートランジスタ6は、エミッタが電源印加端子31に接続される一方、コレクタとグランドとの間には、2つの帰還抵抗器21,22が直列接続されて設けられると共に、コレクタには出力端子32が接続されている。そして、帰還抵抗器21,22の相互の接続点は、誤差増幅器11の反転入力端子に接続されると共に、後述する短絡電流制限回路103の入力段に接続されている。過電流制限回路102は、NPN型の第3のトランジスタ3と、PNP型の第5のトランジスタ5と、第3の抵抗器図1においてはR3と表記23とを有して構成されたものとなっている。すなわち、第5のトランジスタ5のエミッタは、電源印加端子31に接続される一方、コレクタは、第3の抵抗器23を介してグランドに接続されると共に、第3のトランジスタ3のベースに接続されている。また、第3のトランジスタ3のエミッタはグランドに接続される一方、コレクタは、誤差増幅器11の出力端子及びドライバ段51の第1のトランジスタ1のベースに接続されている。短絡電流制限回路103は、後述する回路動作により等価的に形成されるスイッチ52を有しており、起動時にはかかるスイッチ52により、短絡電流制限回路103の出力段とドライバ段51との電気的接続が断とされ、その後、所定条件の下、接続状態とされるようになっている。図2には、かかる短絡電流制限回路103の具体回路例を含めた定電圧電源装置全体の回路構成例が示されており、以下、同図を参照しつつ、その構成等について説明する。なお、図1に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。短絡電流制限回路103は、NPN型の第4のトランジスタ図1においてはQ4と表記4と、PNP型の第7及び第8のトランジスタ図1においては、それぞれQ7、Q8と表記7,8と、N型MOSトランジスタ図1においてはM1と表記9と、コンデンサ図1においてはC1と表記25と、電流源12とを有して構成されたものとなっている。具体的には、まず、第7のトランジスタ短絡電流制限用第1のPNP型トランジスタ7のベースには、先の帰還抵抗器21,22の相互の接続点が接続される一方、エミッタには電流源12が接続されると共に、第4のトランジスタ短絡電流制限用第1のNPN型トランジスタ4のベースに接続され、コレクタはグランドに接続されたものとなっている。第4のトランジスタ4のコレクタは、電源印加端子31に接続される一方、エミッタはコンデンサ25を介してグランドに接続されると共に、NMOSトランジスタ短絡電流制限用第1のN型MOSトランジスタ9のゲートに接続されている。本発明の実施の形態においては、このようにエミッタフォロア接続された第7のトランジスタ7と第4のトランジスタ4により電圧バッファが形成されたものとなっている。NMOSトランジスタ9のドレインは第8のトランジスタ短絡電流制限用第2のPNP型トランジスタ8のベースに、ソースは先の帰還抵抗器21,22の相互の接続点に接続されて、出力電圧VOUTに対応したフィードバック電圧が印加されるようになっている。そして、第8のトランジスタ8のエミッタは、誤差増幅器11の出力端子に接続される一方、コレクタはグランドに接続されたものとなっている。次に、上記構成における動作について説明する。まず、本発明の実施の形態における定電圧電源装置において、定電圧の出力電圧VOUTの出力動作、及び、過電流制限回路102の動作は、基本的に従来と同様であるので、以下、それぞれ概括的に説明することとする。定電圧の出力電圧VOUTは、帰還抵抗器21,22で抵抗分圧された出力電圧VOUTに対応したフィードバック電圧と、基準電圧Vrefとが誤差増幅器11において比較され、その比較結果に応じて、ドライバ段51を介して、パワートランジスタ6の動作が制御されることで得られるようになっている。次に、過電流制限回路102の動作について概説すれば、まず、負荷電流が増加すると、パワートランジスタ6と第5のトランジスタ5は、ベース及びエミッタ電圧が共通のため、パワートランジスタ6のコレクタ電流に比例して第5のトランジスタ5のコレクタ電流も増加する。このコレクタ電流が抵抗器23に流れ込み、第3のトランジスタ3との接続点における電位が上昇し、バイポーラトランジスタをONとするベースエミッタ間電圧約0.7Vを越えると、第3のトランジスタ3が動作し、そのコレクタ電流が第1のトランジスタ1のベース電流を奪うため、パワートランジスタ6のコレクタ電流が一定値に制限されることとなり、出力電圧VOUTが低下し始めることで、負荷への最大電流は所定の値に制限されるものとなっている。次に、本発明の実施の形態における短絡電流制限回路103は、後述するように起動時を除けば、過電流制御の基本的な動作は従来回路図3参照同様であるので、以下、起動時を中心に、その回路動作について説明する。最初に、電源印加端子31に外部から所定の電源電圧が印加されると、出力電圧VOUTは徐々に上昇してゆくが、この際、コンデンサ25の電圧は下記する式2により表される。VSTARTUP≒VSTARTUPVBE-VBE式2ここで、VSTARTUPは起動時におけるコンデンサ25の電圧、VSTARTUPは起動時におけるフィードバック電圧、VBEは第7のトランジスタ7のベースエミッタ間電圧、VBEは第4のトランジスタ4のベースエミッタ間電圧である。各トランジスタのPN接合の接合間電位差はほぼ一定であり、それ故、式2は、下記する式3のように近似できる。VSTARTUP≒VSTARTUP式3すなわち、起動時においては、コンデンサ25の電圧は、フィードバック電圧とほぼ等しく0Vから徐々に上昇することになる。また、コンデンサ25は、第4のトランジスタ4によりフィードバック電圧にほぼ等しくなるまで充電されるが、放電する経路は設けられていないため、起動時には、フィードバック電圧の上昇に伴いコンデンサ25の電圧は上昇するが、その後フィードバック電圧が低下してもコンデンサ25の充電電圧は低下しないことになる。一方、短絡電流制限回路103は、下記する式4の不等式を満たしたときに短絡電流制限機能が有効な状態となり、従来同様、出力電流の制限が可能となる。V-V≧VTH式4ここで、VTHはNMOSトランジスタ9が動作状態となる閾値電圧である。しかし、先の式3が満たされている起動時にあっては、コンデンサ25の充電電圧とフィードバック電圧の差はゼロ、すなわち、V-V=0であり、式4は成立しないため、NMOSトランジスタ9、第8のトランジスタ8共に非導通状態となって、誤差増幅器11の出力端子との接続が等価的に切断された状態となる。したがって、短絡電流制限回路103の短絡電流制限機能が有効とならず、短絡電流制限回路103はいわば休止状態となる。従来回路では、起動時に短絡電流制限機能が作用することで、起動時における負荷電流が抑圧され、負荷の起動不良を生じることがあったが、上述の本発明の実施の形態における定電圧電源装置では、そのような事態が確実に回避されるようになっている。さらに、起動後に負荷電流が増加した場合には、従来同様、過電流制限回路102による過電流制限機能が有効となり、それにより出力電圧VOUTが降下した場合には、コンデンサ25の電位は定常状態のフィードバック電圧Vを保持しているため、先の式4が成立した時点で短絡電流制限機能が機能し、出力電流を減少させ、回路動作の安全性が確保されることとなる。なお、本発明の実施の形態における定電圧電源装置を実際に使用する際の留意点としては、起動する前にコンデンサ25の放電を行う必要がある。"