"命令を実行するプロセッサと、第1リンクを介し前記プロセッサに接続される周辺コントローラであって、前記周辺コントローラに接続される不揮発性ストレージを制御するストレージコントローラを有する前記周辺コントローラと、を有する装置であって、前記ストレージコントローラは、セキュアモードにおいて前記不揮発性ストレージのセキュアパーティションへのアクセスを可能にし、前記セキュアモード以外では前記セキュアパーティションの可視性を阻止する装置。前記周辺コントローラはさらに、BIOSBasicInput/OutputSystemを格納するフラッシュメモリとインタフェースをとるためのフラッシュインタフェースを有する、請求項1記載の装置。前記BIOSの少なくとも一部は、システム処理中に前記セキュアパーティションに格納される、請求項2記載の装置。少なくとも1つのシステムパスワードは、前記セキュアパーティションに格納される、請求項2記載の装置。前記プロセッサは、前記セキュアモードへのエントリを示すため、システムマネージメントインタラプトSMI信号を前記周辺コントローラに送信し、前記ストレージコントローラは、前記SMI信号に応答して前記セキュアパーティションを開く、請求項1記載の装置。前記ストレージコントローラは、前記セキュアパーティションへの格納前にデータを暗号化する、請求項5記載の装置。前記不揮発性ストレージは、非セキュアモードにより実行されるアプリケーションのためのアプリケーション情報への高速キャッシュアクセスを提供する、請求項1記載の装置。前記BIOSは、前記セキュアパーティションを生成し、前記ストレージコントローラの複数のバウンダリレジスタにおいて前記セキュアパーティションの領域を設定し、前記生成後に前記セキュアパーティションをロックする、請求項2記載の装置。前記BIOSは、非セキュアモードにおいて前記セキュアパーティションの一部へのリードアクセスを可能にし、前記非セキュアモードにおいて前記一部へのライトアクセスを阻止する、請求項8記載の装置。システムの信頼されたモードの信頼されたコードを用いて、前記システムのファームウェアストレージから分離した前記システムの不揮発性ストレージのセキュアパーティションであって、信頼されない動作モード中は隠される前記セキュアパーティションを設定するステップと、前記信頼されたモードへのエントリを示すインタラプト信号に応答して、前記セキュアパーティションへのアクセスを可能にするステップと、前記信頼されたモード中に前記セキュアパーティションにアクセスし、前記セキュアパーティションに格納されている情報を用いて少なくとも1つの処理を実行するステップと、を有する方法。前記不揮発性ストレージに接続されるストレージコントローラのコンフィギュレーションレジスタを介し前記信頼されないモードにおいて隠される前記セキュアパーティションを維持するステップをさらに有する、請求項10記載の方法。前記信頼されたモードにおいて前記少なくとも1つの処理を実行した後、信頼されないコードが前記セキュアパーティションの少なくとも一部にアクセス可能となるように、前記信頼されないモードにおいて前記セキュアパーティションが可視的であり続けることを可能にするステップをさらに有する、請求項10記載の方法。前記セキュアパーティションへのさらなるアクセスから前記信頼されないコードを阻止するため、前記インタラプト信号に続く次のインタラプト信号に対して前記セキュアパーティションをロックするステップをさらに有する、請求項12記載の方法。プロセッサに接続される周辺コントローラのストレージコントローラを介し前記不揮発性ストレージのオープンパーティションに信頼されないコードがアクセスすることを可能にし、前記ストレージコントローラを介し前記不揮発性ストレージのセキュアパーティションへのアクセスから前記信頼されないコードを阻止するステップをさらに有する、請求項10記載の方法。前記周辺コントローラに接続されるファームウェアストレージにおいてファームウェアにアクセスし、前記ファームウェアストレージからよりも速い前記ファームウェアへのアクセスを可能にするため、前記セキュアパーティションの前記ファームウェアの少なくとも一部を格納するステップをさらに有する、請求項14記載の方法。実行されるとシステムに、周辺コントローラに接続される不揮発性ストレージの位置に対するメモリアクセスリクエストを受信するステップとであって、前記不揮発性ストレージは、アプリケーションコードにアクセス可能な第1部分と、前記アプリケーションコードにアクセス不可であって、隠されている第2部分とを有する、前記受信するステップと、前記システムが信頼されたモードにあるか判断し、前記システムが信頼されたモードにある場合、前記メモリアクセスリクエストを実行するため、前記第2部分へのアクセスを可能にするステップと、前記システムが信頼されたモードにない場合、前記第2部分へのアクセスを阻止するステップと、を実行させる命令を有する非一時的なマシーン可読記憶媒体を有する物。前記システムが信頼されたモードにない場合、前記不揮発性ストレージが利用不可であることを前記メモリアクセスリクエストの要求元に前記システムが通知することを可能にする命令をさらに有する、請求項16記載の物。前記メモリアクセスリクエストがライトリクエストである場合、前記システムがデータを暗号化し、前記メモリアクセスリクエストのデータを前記第2部分に格納することを可能にする命令をさらに有する、請求項16記載の物。前記メモリアクセスリクエストがリードリクエストである場合、前記メモリアクセスリクエストに応答して、前記システムが前記第2部分から取得したデータを解読することを可能にする命令をさらに有する、請求項18記載の物。前記第2部分へのアクセスを阻止するステップは、前記メモリアクセスリクエストが欠落したストレージ位置に対するものであることを示すため、前記メモリアクセスリクエストの要求元にメッセージを送信することを含む、請求項16記載の物。各実施例は、BIOS機能及びセキュアなログ処理のためのセキュア不揮発性NVストアとして高速不揮発性NVメモリの一部を利用する。このように、各種ファームウェア、他のシステムソフトウェア、セキュアテーブル、パスワードなどがシステム実行中に格納可能であるまた、関連するプロセッサの低電力状態中に状態を維持してもよい。図1を参照して、本発明の一実施例によるシステムの一部のブロック図が示される。図1に示されるように、システム100は、サーバシステム、デスクトップシステム、ラップトップシステム、ネットブック、携帯電話、スマートフォン、モバイルインターネットデバイスなどの何れかのタイプのコンピュータシステムであってもよい。図示されるように、システム100は、命令を実行するための1以上の処理コアを含む中央処理ユニットCPU110を有する。図示されるように、サーバなどのマルチプロセッサシステムの実現形態では、複数のリンクが、1つのプロセッサソケットであるCPU110を、同様に設定可能な他のプロセッサソケットに接続するため設けられてもよい。プロセッサコアに加えて、例えば、電力管理機能、パフォーマンスモニタリングなどの各種処理を扱うCPUの他のロジックであってもよい統合メモリコントローラIMCや非コアロジックなどの他の各種回路がCPU内に含まれてもよい。図示されるように、CPU110は、リンク115を介し周辺コントローラハブPCH120に接続される。一実施例では、リンク115は、本発明の範囲はこれに限定されるものでないが、ダイレクトメディアインタフェースDMIリンクであってもよい。PCH120は、PCHに接続可能なシステムの各種周辺コンポーネントのためのインタフェースを提供する。例えば、各種入出力IOデバイス、メモリデバイスなどがPCH120に接続されてもよい。図1の実施例では、このような1つのデバイスは、BIOSイメージ及び他のシステムファームウェアを格納可能なフラッシュメモリ130などの不揮発性ストレージであってもよい。当該メモリとの通信を可能にするため、SPISerialPeripheralInterface125は、フラッシュメモリ130との通信の制御及び実現を提供する。さらに図示されるように、PCH120はさらに、他のストレージデバイス、すなわち、不揮発性ストレージ140との制御及び通信を提供するストレージコントローラ128を有してもよい。一実施例では、ストレージコントローラ128は、セキュアパーティションに提供される前に、任意的にデータを暗号化可能であるまた、当該パーティションから読み出すときに暗号化されたデータを解読可能である小型の汎用プロセッサコアとすることができる。このように、NVRAMチップがベースボードから破棄され、読み出しを防ぐことができる。各種実施例では、NVストレージ140は、ユーザレベルアプリケーションなどの実行中に迅速な保存処理を可能にするため、フラッシュドライブなどのアプリケーション最適化ストレージであってもよい。すなわち、NVストレージ140は、アプリケーション中に利用される情報の迅速なキャッシュのために利用可能な、いわゆる、ソリッドステートストレージデバイスとして機能する。図示されるように、不揮発性ストレージ140は、通常のシステム処理中に当該ホストの利用のために利用可能なオープン領域140aを有する。しかしながら、図2に関して説明されるように、NVストレージ140はさらに、ホストの利用から隠されたままにすることが可能なセキュアパーティションを含むものであってもよい。すなわち、セキュアパーティションは、システムがSMMなどのセキュア処理モードにない場合、可視的であることが阻止されてもよい。図2を参照して、図1のシステムの他のブロック図が示される。ここで、システムがSMMなどのプロテクトモードにあるとき、それの可視的なセキュアパーティション140bを有するNVストレージ140が示される。すなわち、CPU110がSMMモードに入るとき、図2に示されるように、それは、信号118をPCH120に送信する。各種実施例では、当該信号は、システムマネージメントインタラプトSMI信号又はバーチャルレガシワイヤVLW信号であってもよい。他の実施例は、SMMモード中にのみレジスタが変更されることを可能にし、これにより、VLWメッセージを介し実現される同一のセキュリティ機構を提供するSMMモードにおけるリードライトRWとして定義されるストレージコントローラなどのコンフィギュレーションレジスタに設定されるときに限って可視的であるセキュアな隠された部分を提供する。このVLW又は対応するSMI信号は、CPU処理コアが現在SMIの内部にあることを示す。この状態情報は、PCH120の内部に格納される。ストレージコントローラ128は、内部のSMM状態遷移の指示を受信し、セキュアパーティション140bを開く。SMIのエンドにおいて、BIOSは、セキュアパーティションを再ロックするため、PCH120のSMIEOSビットのエンドをクリアする。これが実行されるとき、ストレージコントローラ128は当該パーティションを隠す。従って、セキュアパーティションは、後述されるように、BIOSがSMMプロテクションの外部でホストによりアドレッシングされることを可能にすることを選択しない場合、SMI中に限って可視的である。さらに、ストレージコントローラ128は、セキュアパーティションの少なくとも一部の特権をロックするため設けられる。これはさらに、後述されるように、セキュアパーティションの設定中にBIOSSMMハンドラにより規定されるようなセクタへのホストの読み出し専用アクセスを可能にする。一部の実施例では、これらの領域は、エラーログ、BIOSアップデート、データテーブルなどを格納するため、100キロバイトから数メガバイトまでの範囲とすることができる。本発明の範囲はこれに限定されるものでないが、BIOSイメージ、他のシステムファームウェア又はソフトウェア、システムパスワード及び他のセキュア情報などの各種セキュア情報がセキュアパーティションに格納可能である。図1及び2の実施例では当該ハイレベルビューにより示されたが、本発明の範囲はこれに限定されず、各種実施例では、さらなるコンポーネントがシステムに存在しうることが理解されるであろう。初期的なプラットフォームのパワーオンセルフテストPOST中、BIOSは、セキュアなSMMの利用のためにNVストレージ140の一部を設定可能である。図3を参照して、本発明の実施例によるセキュアパーティションとして利用される高速不揮発性ストレージの一部の初期的な設定のフロー図が示される。図3に示されるように、方法200は、不揮発性ストレージに接続される周辺コントローラハブのストレージコントローラを用いて実現されてもよい。図示されるように、方法200は、プラットフォームリセット信号を受信することによって開始されるブロック210。当該信号に応答して、ストレージコントローラは、不揮発性ストレージを初期化するブロック220。ストレージコントローラは、典型的には、ウェアレベリング、スペアリング、ブロックマイグレーション及びコンパクションなどの信頼性及びパフォーマンスのある各種機能を実現するNANDフラッシュなどの実際のストレージメディアを管理するための機能及び命令処理のためのホストインタフェースを管理するための計算タスク系列及びリアルタイムオペレーティングシステムを有する埋め込み処理サブシステムであってもよいことに留意されたい。この埋め込みサブシステムは、ホストからのリード/ライト命令の受付前のリセット指示に応答して、自らを初期化する。次に、セキュアパーティションがすでに作成されたか判断されるダイヤモンド225。例えば、セキュアパーティションが存在するか示すための指示が、ストレージコントローラの制御レジスタに設定されてもよい。このような部分が生成されていない場合、制御はブロック230に移行し、BIOSはセキュアパーティションを生成することが可能とされる。そうでない場合、制御はブロック240に移行し、BIOSSMMハンドラなどを介しBIOSモードにおいて、以前に生成されたセキュアパーティションが再提供可能である。すなわち、各種実施例では、不揮発性セキュアパーティションがBIOSにより生成されると、BIOSSMMハンドラのみが当該パーティションを再提供可能である。制御は次にブロック250に移行し、システム処理は、例えば、何れかのプリブートアクティビティを終了し、オペレーティングシステムに制御オフをわたすことによって、継続されてもよい。当該セキュアパーティションの設定後、システムのセキュアモードにおいてエージェントが動作することによってのみ可視的となるように、それは隠されてもよい。従って、各種実施例では、当該セキュアパーティションへのアクセスは、システムがシステムマネージメントモードにあるときに限って可能とされてもよい。これは、例えば、システムがシステムマネージメントモードにあるときに設定されるPCHの制御レジスタのフラグなどによって決定されてもよい。しかしながら、アクティブなSMMを示すための他の何れかの手段が、他の実施例により実現可能である。例えば、SMMインタプロセッサインタラプトIPIなどのCPU専用システムマネージメントモードインタラプトは、ホストCPUがSMMにあることを示すのに利用可能であり、CPUローカルアドバンストプログラマブルインタラプトコントローラAPICは、当該in-smm指示をPCHに伝えることが可能である。セキュア情報のパーティションへの格納を含む、セキュアパーティションの設定に関するさらなる詳細が、本発明の実施例によるセキュアパーティションを設定するためのさらなる処理の方法のフロー図である図4に関して示すことが可能である。図4に示されるように、方法300は、POSTBIOSの開始に応答して開始される。まず、セキュアパーティションがすでにセットアップされているか判断されるダイヤモンド320。設定されていない場合、制御はブロック330に移行し、セキュアパーティションがセットアップ及び設定される。より詳細には、所望の情報が、各種位置からの情報を含むセキュアパーティションに格納される。例えば、一般性を失うことなく、BIOSはデータを何れかからのパーティションにプッシュできる。何れの情報を格納すべきかの判断は、所与の信頼機構に基づきBIOS次第であってもよい。例えば、セキュアサービスパーティションは、セキュアなインタプロセッサマネージメントインタフェースIPMI-KCS/ブロックトランスファBT通信経路を介して、ベースボードマネージメントコントローラBMCからBIOSにロード可能である。さらに、セキュアパーティションの設定を有効にするため、セキュアパーティションのベース及びリミットレジスタが、これに従って設定されてもよい。これらのレジスタは、PCHのストレージコントローラに配置されるか、又はアクセス可能であってもよい。例えば、ベースレジスタは、セキュアパーティションの開始に対応する位置に設定されてもよいホストに自由にアクセス可能な不揮発性ストレージのセグメントの先頭にあってもよい。さらに、リミットレジスタはセキュアパーティションのトップエンドに設定されてもよい。上述されるように、各種処理中、これらのベース及びリミットレジスタは、SMM処理中に再設定されてもよい。図4をさらに参照して、制御は次にブロック340に移行し、BIOSはSMIイベント中にセキュアなストレージパーティションを利用可能である。本発明の範囲はこれに限定されないが、SMMコアは、当該ストレージを用いて、UEFIUnifiedExtensibleFirmwareInterfaceプレ初期化PISMMドライバ実行DXE設計のため、さらなるSMMドライバ/ハンドラ/機能を格納することができる。ここでは、各SMMハンドラは、当該ストレージからロード可能なPE/COFFPortableExecutableandCommonObjectFileFormat実行可能イメージである。また、SMMドライバは、当該領域を用いてエラーログを格納可能である。これらは、PCI、メモリシングルビットエラーSBE及びマルチビットエラーMBEを含むことができる。当該領域はまた、UEFIPIファームウェアボリュームなどのフルシステムBIOSアップデートを格納可能であり、高可用性サーバのため、リセット数は制限され、これにより、BIOSアップデート系列は、ホストからSMMドライバに送信可能であり、次のリセットにわたってアプリケーション用のSMMセキュアストレージにキュー/格納可能である。当該領域はまた、ACPIAdvancedConfigurationandPowerInterfaceシステム状態S5においてBIOSにより格納され、プラットフォーム設定が変更されなかったときにS3再スタート又は後続のS4/S5においてリプレイ又はリプログラミングされるチップセット設定を含みうる。当該領域はまた、SMBIOS及びACPIテーブルを格納するのに利用され、これにより、ギャップ中に、信頼されていない第三者のドライバ/ローダが実行されると、テーブルはプロテクト可能であり、及び/又はIntelTMTrustedExecutionTechnologyTXTSENTERイベントにより開始されるものなど、信頼された環境が開始すると、テーブルはBIOSSMMにより信頼された環境のためメモリにコピー可能である。任意的には、BIOSは、セキュアパーティションをSMI-to-SMIベースによりホストにオープンにしたままにすることができる。すなわち、一部の利用モデルでは、セキュアパーティションは、1つのSMMモードの終了時にオープンにされたままであってもよい。しかしながら、このような実現形態では、定期的なSMMモードは、以下のSMMにおいて、セキュアパーティションが信頼されていないエージェントによるそれへの自由なアクセスを阻止するためロック可能である。さらに図4を参照して、最終的に制御はブロック360にわたされ、OSはブートされる。このような設定処理後、以降のSMI信号に対して、BIOSSMMハンドラが呼び出され、すべてのコアがSMMランデブに入るようにしてもよい。図5を参照して、本発明の実施例によりセキュアパーティションを利用する方法のフロー図が示される。図5に示されるように、方法400は、SMMハンドラが呼び出されると開始されるブロック410。その後、制御はブロック420に移行し、BIOSハンドラはセキュアパーティションを利用する。例えば、高速で各種処理を実現するため当該高速メモリは、BIOSイメージの一部を実行するため、又はパスワードなどのセキュア情報にアクセスするためアクセス可能である。セキュアパーティションのこのような利用後、制御はダイヤモンド430に移行し、セキュアパーティションがホストにオープンなままにできるか判断される。オープンなままにできる場合、ブロック440に示されるように、パーティションはホストに可視的にされたままである。そうでない場合、制御はブロック450に移行し、セキュアパーティションはロックされる。例えば、不揮発性ストレージに関するストレージコントローラの制御レジスタにあるフラグは、セキュアパーティションがロックされていることを示すよう設定されてもよい。従って、不揮発性ストレージの当該部分は、ホストのアクセス又はさらにビューに対して非可視的である。ブロック440と450の双方から、制御はブロック460に移行し、SMIEOSインジケータのエンドが設定され、制御はブロック470に移行し、BIOSSMMハンドラがOSに制御を返す。他の実施例では、OSに制御を返す代わりに、制御はシステムの他のファームウェアなどの他のシステムソフトウェアに返されてもよい。図5の実施例において当該実現形態により示されたが、本発明の範囲がこれに限定されないことが理解されるであろう。上述されるように、当該セキュアパーティションは、ホストの動作モード中にアクセス又はさらに閲覧からプロテクトされてもよい。図6を参照して、本発明の実施例によるセキュアパーティションに対するアクセスリクエストを処理するための方法のフロー図が示される。図6に示されるように、方法500は、ランタイムフローの実行中に開始される。当該フロー中、ブロックリード/ライトリクエストが、不揮発性ホストメモリの先頭の上にある高速不揮発性ストレージの位置に受信されるブロック520。次に、システムがSMMモードなどのセキュアモードにあるか判断されるダイヤモンド530。上述されるように、当該判定は、PCHにあるSMMフラグを参照して行われてもよい。システムがセキュアモードにない場合、制御はブロック535に移行し、当該リクエストは利用不可であるとして又は欠落したストレージ位置に対するものであるとして拒絶される。他方、システムがセキュアモードにあると判断される場合、制御はダイヤモンド530から540に移行し、当該リクエストが、ベース及びリミットレジスタを参照して決定されるようなセキュアパーティション範囲内に属するか判断される。セキュアパーティション範囲内に属さない場合、制御は上述されたブロック535に移行する。セキュアパーティション範囲内に属する場合、有効なリクエストがセキュアパーティション内にある場合、制御はダイヤモンド550に移行する。そこでは、当該リクエストがリードリクエストであるか判断される。リードリクエストである場合、当該リードリクエストは、セキュアパーティションの位置からデータにアクセスし、セキュアパーティションにある間に当該データが暗号化されていた場合には当該データを解読することによって完了する。すなわち、セキュアパーティションに格納される情報のさらなるプロテイションを提供する各種実現形態では、情報の暗号化が行われる。他方、当該リクエストがライトリクエストである場合、制御はブロック560に移行し、当該データはセキュアパーティションに格納される。再び、実現形態が暗号化を提供している場合、ストレージコントローラは、セキュアパーティションへのそれの格納前にデータを暗号化してもよい。図6の実施例にでは当該実現形態が示されたが、本発明の範囲がこれに限定されないことが理解されるであろう。各実施例は多数の異なるシステムタイプにより実現されてもよい。図7を参照して、本発明の実施例によるシステムのブロック図が示される。図7に示されるように、マルチプロセッサシステム600は、ポイントツーポイントインタコネクトシステムであり、ポイントツーポイントインタコネクト650を介し接続される第1プロセッサ670及び第2プロセッサ680を有する。図7に示されるように、プロセッサ670,680のそれぞれは、可能性としてはより多くのコアがプロセッサにあってもよいが、第1及び第2プロセッサコアすなわち、プロセッサコア674a,674b及びプロセッサコア684a,684bを含むマルチコアプロセッサであってもよい。図7をさらに参照して、第1プロセッサ670はさらに、メモリコントローラハブMCH672と、ポイントツーポイントP-Pインタフェース676,678とを有する。同様に、第2プロセッサ680は、MCH682と、P-Pインタフェース686,688とを有する。図7に示されるように、MCH672,682は、これらのプロセッサを各自のメモリ、すなわち、各プロセッサにローカルに付属されるシステムメモリDRAMなどの一部であってもよいメモリ632,634に接続する。第1プロセッサ670及び第2プロセッサ680はそれぞれ、P-Pインタコネクト652,654を介しチップセット690に接続されてもよい。図7に示されるように、チップセット690は、P-Pインタフェース694,698を有する。さらに、チップセット690は、P-Pインタコネクト639によりハイパフォーマンスグラフィックスエンジン638とチップセット690とを接続するためのインタフェース692を有する。さらに、チップセット690は、本発明の実施例による1以上のセキュア又は隠されたパーティションを有することが可能な高速不揮発性ストレージであってもよいストレージ619とインタフェースをとるためのストレージコントローラであってもよいインタフェース695を有してもよい。さらに、チップセット690は、インタフェース696を介し第1バス616に接続されてもよい。図7に示されるように、各種入出力I/Oデバイス614は、第1バス616と第2バス620とを接続するバスブリッジ618と共に、第1バス616に接続される。一実施例では、キーボード/マウス622、通信デバイス626、ディスクドライブなどのデータストレージユニット628又はコード630を有する他のマスストレージデバイスなどを含む各種デバイスが、第2バス620に接続されてもよい。さらに、オーディオI/O624が第2バス620に接続されてもよい。上述されるように、各実施例は、携帯電話などのモバイルデバイスを含む他のタイプのシステムに搭載可能である。図8を参照して、本発明の他の実施例によるシステムのブロック図が示される。図8に示されるように、システム700は、モバイルデバイスであってもよく、各種コンポーネントを含むものであってもよい。図8のハイレベルビューに示されるように、当該デバイスの中央処理ユニットであってもよいアプリケーションプロセッサ710は、ストレージ715を含む各種コンポーネントと通信する。各種実施例では、ストレージ715は、プログラムとデータストレージ部分との双方を含むものであってもよく、本発明の実施例によるセキュアパーティションへのセキュアストレージを提供することが可能である。アプリケーションプロセッサ710はさらに、各種実施例では、実行時にディスプレイに出現可能なタッチキーパッドなどの1以上の入力デバイスとディスプレイとを含むものであってもよい入出力システム720に接続されてもよい。アプリケーションプロセッサ710はまた、出力用の音声及びデータ通信などの信号を調整すると共に、入力された電話及び他の信号を調整するベースバンドプロセッサ730に接続される。図示されるように、ベースバンドプロセッサ730は、送信機能と受信機能との双方を可能にする送受信機740に接続される。さらに、送受信機740は、無線ワイドエリアネットワーク3G又は4Gネットワークなど及び/又は無線ローカルエリアネットワークIEEE802.11規格によるいわゆるWI-FITMネットワークやBLUETOOTH登録商標などを介し、音声及びデータ信号を送受信可能な何れかのタイプのアンテナとすることが可能なアンテナ750と通信してもよい。図示されるように、システム700はさらに、モバイル環境における処理を可能にするための充電可能なバッテリを有する充電可能な電源725を有してもよい。図8の実施例では当該実現形態により示されたが、本発明の範囲はこれに限定されるものでない。各実施例はコードにより実現されてもよいが、命令を実行するようシステムをプログラムするのに利用可能な命令を格納した記憶媒体に格納されてもよい。当該記憶媒体は、限定することなく、フロッピー登録商標ディスク、光ディスク、ソリッドステートドライブSSD、CD-ROMCompactDiskRead-OnlyMemory、CD-RWCD-Rewritable及び光磁気ディスクを含む何れかのタイプのディスク、ROMRead-OnlyMemory、DRAMDynamicRandomAccessMemoryやSRAMStaticRAMなどのRAM、EPROMErasableProgrammableROM、フラッシュメモリ、EEPROMElectricallyErasableProgrammableROM、磁気若しくは光カードなどの半導体デバイス、又は電子命令を格納するのに適した他の何れかのタイプの媒体を含むものであってもよい。ストレージコントローラはSATASerialAdvancedTechnologyAttachmentコントローラと共にPCHにおいて実現されてもよいため、各実施例は、ディスクドライブなどのマスストレージに暗号化されて情報の少なくとも一部を存続するための暗号化ハードドライブインタフェースなど、他の新たな技術により利用可能である。本発明が限定数の実施例に関して説明されたが、当業者は、そこから多数の改良及び変形を理解するであろう。添付した請求項はこのようなすべての改良及び変形を本発明の真の趣旨及び範囲内に属するものとしてカバーすることが意図されている。"