被検査デバイスに印加される刺激パターンおよび前記被検査デバイスからの予期される応答を表す予期パターンを生成するためのパターン発生器とを含むデジタルチャンネルボードと、スマートカードチップ検査ボードとを有するタイプの自動検査システムにおいて、スマートカードチップを検査するために用いられる該スマートカードチップ検査ボードは同期回路を含み、該同期回路は、a被検査デバイス114A...114Dからのデータ値のストリームを受信する少なくとも1つの入力401と、b前記少なくとも1つの入力に結合され、前記被検査デバイスからの前記データ値のストリームにおいて開始条件が検出された時点を指示する1つの出力を有するコンパレータ418と、c前記被検査デバイスから前記データ値のストリームを受信し、データ値の出力ストリームを提供するバッファ回路421であって、該データ値の出力ストリームは前記被検査デバイスからの前記データ値のストリームの一部であり、前記一部は前記コンパレータからの前記開始条件の指示に基づいて選択され、前記被検査デバイスからの前記データ値のストリームに対して所定の量だけ遅延される、バッファ回路とを有し、d前記バッファ回路の前記出力ストリームは前記デジタルチャンネルボードに結合されて、前記被検査デバイスが前記予期される応答を生成したか否かを判定する、ことを特徴とする自動検査システム。請求項1に記載の自動検査システムにおいて、前記同期回路は、異なる被検査デバイスからのデータ値のストリームを受信するように適応される複数の経路4101...410Nを含み、各経路はコンパレータとバッファ回路とを含むことを特徴とする自動検査システム。請求項1に記載の自動検査システムにおいて、前記被検査デバイスと前記同期回路との間に結合される少なくとも1つのDSP回路をさらに含み、該DSPは前記被検査デバイスからの変調された出力信号を受信し、前記同期回路への前記少なくとも1つの入力に、復調されたデータストリームを提供する自動検査システム。請求項1に記載の自動検査システムにおいて、aRF搬送波信号を生成するDDS回路210と、b前記RF搬送波信号に結合される第1の入力と、前記検査パターンを受信する第2の入力と、前記被検査デバイスに結合される出力とを有する変調器と、をさらに含む自動検査システム。請求項4に記載の自動検査システムにおいて、少なくとも1つのRFインターフェース回路216をさらに含み、該RFインターフェース回路は前記変調器と前記被検査デバイスとの間の前記信号経路内に接続される自動検査システム。請求項5に記載の自動検査システムにおいて、前記RFインターフェース回路は可変抵抗を含み、それにより信号の減衰が制御される自動検査システム。請求項5に記載の自動検査システムにおいて、前記RFインターフェース回路は差動増幅器を含み、それにより差動出力が提供される自動検査システム。請求項1に記載の自動検査システムにおいて、前記バッファ回路はメモリを含む自動検査システム。請求項8に記載の自動検査システムにおいて、前記バッファ回路は、さらに、aカウンタ414と、b前記カウンタに結合され、開始アドレスを格納するラッチ420と、c前記カウンタと前記ラッチとに結合され、前記開始アドレスだけオフセットされたカウンタ値を提供する演算回路422と、を含む自動検査システム。上記の背景を鑑みて、本発明の目的は、スマートカードにおいて用いることを意図した集積回路チップを低コストで検査できるようにすることである。上記の目的および他の目的は、RFインターフェースを通してチップとのインターフェースを可能とする回路を有する自動検査システムにおいて達成される。本発明の1つの特徴は、自動検査システムが、デジタル信号を生成し、測定することができるテスタ内の回路に同期したデータを用いてRF搬送波信号を変調するための回路を有することである。発明の別の特徴は、自動検査システムがRF搬送波信号を復調するための回路を有することである。さらに発明の別の特徴は、自動検査システムが複数のチップの応答を同期させ、複数のチップの結果を簡単に、並行して評価できることである。本発明は、以下に記載されるさらに詳細な説明および添付の図面を参照することによりさらに理解することができるであろう。図1は、スマートカードにおいて用いるためのチップを短時間で効率的に検査することができる自動検査システムを示す。従来の自動検査システムの場合のように、コントローラとしてワークステーション112が用いられる。コントローラ112はテスタ110内部の種々のボードと通信する。一般に、ワークステーション112は、作業者とテスタ110とのインターフェースを提供する。ワークステーション112は、テスタ110内のハードウエアをセットアップし、その後、特定の検査を実行するためにハードウエアの動作を実行する検査プログラムを含む。検査が完了するとき、ワークステーション112は結果を受信し、その結果を作業者に提示するか、そうでなければ別の態様で検査によるデータを処理する。従来のテスタの場合のように、テスタ110はテスタクロック116を含む。通常の低コスト検査システムでは、クロックは100~200MHzの周波数を有するであろう。テスタクロックは、サブシステムの動作の時間を調整するために、テスタ110内の種々の電子サブシステムに供給される。またテスタ110はデジタルチャネルボード118も包含している。デジタルチャネルボード118は、他のテスタにおいて見られるような従来のデジタルチャネルボードである。そのチャネルボードは、1つあるいは複数のデジタルチャネルのための回路を含む。従来のテスタでは、1つのボード当たり、おそらく8~64チャネルのための回路を含むことになるが、1チャネルのための回路のみが示される。また、テスタ110が一度に数百の検査信号を生成でき、いくつかのチップが一度に検査されるように、検査システムはおそらくいくつかのチャネルボードを含むであろう。デジタルチャネルボード118は、被検査デバイスのリードに接続することができるドライバ/コンパレータ回路126を含んでいる。ドライバ/コンパレータ回路126は、テスタクロック116のサイクル毎に、特定のデジタル値を生成し、被検査デバイスのリードにそのデジタル値を供給するようにプログラムされることができる。別法では、ドライバ/コンパレータ回路126は、各テスタサイクルについて、被検査デバイスによって生成される値を測定し、その値を予想される値と照合するようにプログラムされることができる。各サイクル中にドライバ/コンパレータ回路126によって実行される特定の動作はパターン発生器120によって制御される。テスタにおいて、パターンは、被検査デバイスに加えられるデジタル値、あるいはデバイスから予想されるデジタル値を指定するプログラムのように機能する。そのパターンは、データ値と、そのデータ値が生成あるいは予想されることになる時間時点とを含む。いくつかのテスタでは、パターンは、デジタル1あるいは0を表すために用いられる信号の形式についての情報を含むこともできる。これを達成するために、パターン発生器120はメモリおよびシーケンサロジックを含む。ドライバ/コンパレータ回路126によって生成されることになる信号のタイミングについての情報は、タイミング発生器122に送信される。一般に、デジタル信号のタイミングは、信号レベルの遷移変化によって指定される。特定の信号の形式フォーマットに応じて、これらの遷移はある特定の時間で生じるか、あるいはテスタクロックの周期の開始に対するある特定の時間窓において生じるであろう。タイミング発生器122は、システムクロックの周期の開始に対してプログラムされた時間において、エッジと呼ばれる場合もある一連の信号を生成する。これらのエッジはドライバ/コンパレータ回路126に供給され、ドライバ/コンパレータ回路126を起動し、その駆動状態を変更するか、あるいは測定を開始または終了するための制御入力の働きをする。これらのタイミング信号の作用は、パターン発生器120からドライバ/コンパレータ回路126に供給されるパターンデータに依存する。従来のテスタでは、これらのタイミング信号は、テスタクロックの整数倍ではない時間において生じるようにプログラムされることができる。しかしながら、エッジ信号の時間は、プログラムされた時間に最も近いテスタクロック周期の開始を指定し、その後、要求される時間まで精細な遅延を生成することにより導出される。したがって、これらのエッジ信号のタイミングはテスタクロックと相関がある。被検査デバイスからの応答を測定するとき、一般にはこのように相関があることが望ましい。被検査デバイスに刺激を与える信号も、テスタクロックと相関がある時間において与えられる。大部分の被検査デバイスの場合に、その応答は刺激後の所定の時間において生じることになるので、同じくテスタクロックと相関がある時間においてデバイスからの応答を測定することが有効である。ドライバ/コンパレータ回路126を用いて応答を測定するとき、その出力は障害プロセッサ124に与えられる。駆動信号に関しては、パターン発生器120がタイミング発生器122に情報を与え、比較プロセスのタイミングを制御するエッジの情報を制御する。またパターン発生器120は、予想される値を障害プロセッサ124に与える。障害プロセッサ124は、ドライバ/コンパレータ126によって測定される実際の値と、予想される値とを比較する。テスタの精密な設計に基づいて、障害プロセッサは多数の異なるタイプの動作を実行することができる。簡単な形態では、障害プロセッサ124は、予期予想される結果が実際の結果と一致しない場合に、被検査デバイスが故障していることを指示することができる。障害プロセッサが実行し得る他の機能には、故障があるときに、実際の値と予想される値とを格納することが含まれる。障害プロセッサは、パターン発生器とともに、被検査デバイスをテスタに同期させるように動作する場合もある。たとえば、パターン発生器は、被検査デバイスの出力がある特定の予想される値と一致することを示す信号を障害プロセッサが生成するまで、あるパターンにおいて同じステップを繰り返す場合もある。図1は単一のデジタルチャネルを示す。市販のテスタでは、1つのデジタルチャネルボード内に多数のドライバ/コンパレータ回路が存在するであろう。パターン発生器120は、全てのチャネルのためのパターンデータを生成するであろう。同様に、障害プロセッサ124は全てのチャネルのための障害情報を格納し、タイミング発生器122は全てのチャネルによって用いられるタイミング情報を生成するであろう。デジタルチャネル回路の機能のうちの多くは、スマートカードチップを検査するためにも必要とされる。しかしながら、スマートカードチップを効率的に検査するためには、さらに別の機能が必要とされる。図1は、テスタ110がスマートカードチップ検査ボード130を含むことも示す。スマートカードチップ検査ボード130は、複数の被検査デバイスDUT:deviceundertest114A...114Dに接続されるものとして示される。図1では、そのボードは4つのデバイスに接続されるように示される。好ましい実施形態では、1つのボードが16個のDUTに接続されることになるが、簡略化するために図1には4つのDUTのみが示される。各DUT114A...114Dは、スマートカードチップ検査ボード130に接続される2つのパッド132および134を有する。パッド132および134は、スマートカードチップ114のRFIDインターフェースがスマートカード内の誘導性ループに接続されることになるポイント位置を表す。当分野において知られているように、検査システムは、プローバと呼ばれるデバイスを用いて、パッケージされる前の半導体チップと接続されることができる。そのようなデバイスは、複数のデバイスを検査システムに短時間で接続するための自動化された方法を提供する。しかしながら、被検査チップを検査システム100に接続するために他の機構を用いることもできる。ここで図2を参照すると、スマートカードチップ検査ボード130のさらに細部が示される。ボード130はデジタルチャネル218を含む。デジタルチャネル218は、従来のデジタルチャネルボード118上に存在するものとして、先に記載された回路を表す。上記のように、各デジタルチャネルは、被検査デバイスのリードに接続される検査信号を生成あるいは測定する。検査信号は、ある特定の種類のチップを検査するために検査システムのユーザによってプログラムされるパターンにしたがって生成される。従来のチップを検査する場合のように、スマートカードチップは、刺激データと、予想される応答データとを指定するパターンを用いて検査される。デジタルチャネル218は、複数のスマートカード検査チップを同時に検査するだけの十分な回路を含む。上記のように、各スマートカードチップ検査ボード130は、16個のスマートカードチップまでを同時に検査することができる。したがって、好ましい実施形態では、デジタルチャネル218は16デジタルチャネルのための回路を含む。しかし、各チップが同じ刺激データを受信し、予想される応答が各チップの場合に同じであるので、いくつかの簡略化がなされ得ることは理解されよう。したがって、検査中の各チップに送信される信号、および検査中の各チップから受信される信号が同期している場合には、1つのパターン発生器が全てのデジタルチャネルを動作させ得る。これを可能にするための同期回路224が以下に記載される。被検査スマートカードチップに加えられることになる刺激データは、デジタルチャネル218によってミクサ214に与えられる。スマートカードチップの場合、入力データは、RF搬送波信号を変調することにより与えられる。デジタルチャネル218からのデータは、RF搬送波信号を変調するためのデータを与える。RF搬送波信号は搬送波DDS210によって与えられる。搬送波DDS210は、所望の搬送波周波数の信号を生成する回路である。好ましい実施形態では、搬送波信号は、直接デジタル合成directdigitalsynthesis、すなわちDDSと呼ばれる技法を用いて生成される。DDSは周知の技法である。この機能を実行するチップは市販品として入手可能か、あるいはこの機能を実行する回路は特定用途向けICASICにおいて実装することができる。DDSは出力周波数がプログラム可能であるという利点を有する。したがって、ユーザは、チップが動作するように設計された搬送波周波数に無関係に、検査システム110をプログラムし、スマートカードチップを検査することができる。DDSを用いることに関するさらに別の利点は、生成される信号が入力クロックに同期することである。例示される実施形態では、搬送波DDS210は、搬送波波形がテスタクロック116に同期するように、テスタクロック116に接続される。合成された搬送波は変調器、例えばミクサ214に与えられ、ミクサにおいて、デジタルチャネル218からの刺激データと混合される。その後、変調された搬送波信号が増幅器214に与えられる。増幅器215は搬送波信号を増幅し、搬送波信号が複数のRFインターフェース回路216A...216Nに加えられるようにする。好ましい実施形態では、同時に検査されることになる各スマートカードチップ対して1つのRFインターフェース回路216A...216Nが存在するであろう。RFインターフェース回路216A...216Nを代表する、RFインターフェース回路216の細部が図3に関連して以下に示される。ここでは、RFインターフェース216は、それを通してRF搬送波信号が被検査スマートカードチップのパッド132および134に接続される検査出力ポートを有すると言えば十分である。また各RFインターフェース回路216は、搬送波信号を、スマートカードチップ検査ボード130上の測定回路にも接続する。その測定回路によって、スマートカードチップ検査ボード130は、被検査チップからの応答を測定できるようになる。その応答は、デジタルチャネル218に渡され、これまでデジタルチャネル118において応答信号が処理されたのと同じようして処理される。たとえば、デジタルチャネル218内の障害プロセッサは、被検査スマートカードチップからの測定された応答信号が予想される応答に一致しないか否かを判定し、それにより被検査チップ内の障害を指示することができる。好ましい実施形態の測定回路は、アナログーデジタルA/Dコンバータ220A...220Nと、ストローブ回路222と、デジタルシグナルプロセッサ226A...226Nと、同期回路224とを含む。上記のように、スマートカードチップからの応答は通常、搬送波の変調によって指示される。測定回路は、搬送波を復調することにより、その応答を引き出すように設計される。さらに、好ましい実施形態では、測定回路は、検査中の複数のチップからの応答に同期し、その応答が同期したデータストリームとしてデジタルチャネル218に与えられるようにする。各チップが応答する時間が広範囲に変動する可能性があるので、スマートカードチップ検査ボード130において同期が用いられる。その応答は、パターン発生器によって生成された予想される応答と同期しなければならない。例示される実施形態では、複数のスマートカード検査チップを検査するために1つのパターン発生器を用いることができる。その応答とパターン発生器とを同期させることに加えて、種々のチップからの応答が互いに同期しなければならない。図2は、各被検査チップに接続されるRF搬送波がアナログ/デジタルコンバータ220A...220Nによってデジタル化されることを示す。A/Dコンバータ220A...220Nはそれぞれ、ストローブ回路222によって生成される信号によって刻時クロックされる。上記の実施形態はスマートカードチップを検査することを目的としており、被検査チップは、そのチップに加えられたのと同じRF搬送波を変調することにより応答を指示する。この場合には、ストローブ回路が、同様にテスタクロック116によってクロックされる別のDDS回路である。このようにして、搬送波DDS210およびストローブDDS222の出力は同期する。しかしながら、ストローブDDS222は、搬送波DDS210が動作する周波数の2倍の周波数でパルスを生成するように設定される。したがって、A/D220A...220Nはそれぞれ、搬送波信号のサイクル当たり2つのサンプルを取得する。各被検査チップからのサンプルは、デジタル信号処理回路226A...226Nのうちの1つに渡される。上記のように、被検査デバイスからの応答は、搬送波信号上での変調によって表される。被検査チップが、負荷の抵抗を変更することにより搬送波を変調する場合には、その変調は搬送波の振幅に現れるであろう。被検査チップが、負荷のキャパシタンスを変更することにより搬送波を変調する場合には、その変調は搬送波の位相に現れるであろう。デジタル信号処理回路226A...226Nは、変調の形態に関係なく、変調を検波できることが好ましい。搬送波上の変調を検波することにより、DSP回路226A...226Nは、被検査チップからの応答を表すデジタル値のストリームを出力することができる。そのデジタル値のストリームは1および0の形をとり、その搬送波が所与の時点で変調されているか、変調されていないかを指示することができる。従来のテスタでは、コンパレータの出力は複数のビットで表され、測定された信号が上側上方閾値より高いこと、下側下方閾値より低いこと、あるいは上側閾値と下側閾値との間のあるレベルにあることを指示することができる。上側閾値と下側閾値との間にある値は通常は許容されない状態を表しており、デバイスの不正確な動作を識別できるようになるので、複数のビットを用いることにより、検査の精度が高められる。DSP回路226A...226Nは、所望により、変調の量が上側閾値より高いか、下側閾値より低いか、両閾値間にあるかを指示するために、複数ビットの情報を出力するようにプログラムすることができる。DSP226A...226Nの動作を、図5に関連して以下に記載する。DSPチップは市販品として購入することができ、種々のデジタル信号処理動作を実行するようにプログラムすることができる。したがって、それらのDSPは搬送波上の変調の有無を検出するか、あるいは変調のレベルを検出するようにプログラムすることができる。別法では、DSP回路は、周知の設計技法を用いて、ASIC内に実装することができる。DSPの特定の実装形態は本発明において重要ではない。DSP226A...226Nの出力は、被検査チップからの応答信号を表しており、同期回路224に渡される。同期回路224は、図5に関連して以下に記載する。回路224は、各被検査チップからの応答が互いに同期するようにし、さらにその応答が、デジタルチャネルから予想される応答信号と同期するようにしてデジタルチャネルに与えられるようにする。このようにして、デジタルチャネル218は応答データを処理し、応答データが従来のチップ検査の場合に処理されるのと同じようにして、故障したチップを検出することができる。ここで図3を参照すると、RFインターフェース回路216のさらに細部が示される。RFインターフェース回路216への入力は増幅器215から導出される。上記のように、その入力は変調されたRF搬送波信号を表す。この信号は増幅器309に加えられ、増幅器は、その信号の差動形態の信号を与える。動作時に、端子132および134は、アンテナのように機能するループの両端に接続されるであろう。したがって、それらの端子上の信号が反対の位相であることが好ましく、それは差動増幅器309を用いる結果として生じる。差動信号の成分は増幅器310および312に加えられる。これらの増幅器は電圧―電流変換器として作用する。これらの増幅器の出力は、実際の動作時にデバイスの端子132および134に接続されるアンテナループにおいて誘導されることになる電流をシミュレートする。これらの増幅器の電流の範囲は、実際の動作時にスマートカードに誘導され得る電流のレベルに一致する。好ましい実施形態では、100mAまでの範囲の電流が用いられる。増幅器310および312の出力は、種々の設計のスマートカードチップに対するインターフェースに応じて数多くのタイプの結合を与えるように、あるいは種々のインターフェース条件下でチップの検査が実行されるようにプログラムされるプログラマブル結合回路網に加えられる。その信号は次に抵抗314および316に結合される。これらの抵抗は、ワークステーション112を用いてユーザによってプログラムされるコマンドによって変更することができる。より高い抵抗を選択することにより、減衰が大きくなる。抵抗314および316の値は、スマートカードとスマートカードリーダとの間の距離のような、動作条件の範囲をシミュレートするように変更されることができる。結合回路網内の次の素子はコンデンサ318および320である。これらのコンデンサはスイッチ322および324でバイパスすることができる。スイッチ322および324を閉じてコンデンサをバイパスすることにより、被検査デバイスに信号が直接結合されるようになる。対照的に、スイッチを開いておくことにより、被検査デバイスにAC結合のみが与えられる。当分野において知られているように、検査によって、AC結合で実施されることが好ましいものもあれば、DC結合で行われることが好ましいものもある。たとえば、被検査スマートカードチップがリーダへの直接接続を通して動作することが意図される場合には、DC結合で検査が行われ得る。検査システム内の他の制御の場合のように、スイッチ322および324は、ワークステーション112において入力されるコマンドをプログラムすることにより設定することができる。その後、RFインターフェース216の出力は、被検査デバイス114に与えられる。これらの出力は、実際の使用時にアンテナが接続されることになる端子である、被検査デバイスの端子132および134に与えられる。RFインターフェース216はさらに、スイッチ328を閉じることにより端子132と134との間に接続することができるコイル326を含む。コイル326を接続し、端子132と134との間の容量性負荷と組み合わせることにより、並列共振回路が形成される。知られているように、共振回路の特性は、その回路内のインダクタンスとキャパシタンスの大きさによって決定される。コイル326の値はわかっているので、共振回路のパラメータを測定することにより、被検査デバイス内のキャパシタンスが測定されるようになる。行われ得る測定の一例として、搬送波DDS210は、生成される搬送波信号の周波数を高くするようにプログラムされ得る。その際、DSP226は、ピーク値が観測されるまで出力をモニタし得る。この値は並列共振回路の共振周波数に達したことを示すであろう。この周波数と、コイル326の値とを用いて、端子132と134との間の容量性負荷を計算することができる。また図3は、応答信号を測定するためにA/Dコンバータ220に接続されるポイント350および352をも示す。被検査デバイス114によって与えられる負荷が変動するとき、ポイント350と352との間の信号が変化することになり、それにより、測定することができる応答信号が生成される。ここで図4を参照すると、同期回路のさらに細部が示される。図4は、複数の経路パス4101...410Nが存在することを示す。被検査デバイスそれぞれに対して1つの経路が存在する。各経路に対する入力はDSP226から出力される。各経路4101...410Nの出力は、デジタルチャネル218のうちの1つに接続される。同期回路224は、全ての経路4101...410Nによって共有されるいくつかの回路を含む。開始条件412は、被検査デバイスからの応答の開始条件を表すデータビット列でプログラムすることができるレジスタである。たとえば、開始条件は単にローあるいはハイ状態の場合がある。その開始条件はレジスタ内412にプログラムされる。レジスタ412はコンパレータ回路418への入力として与えられる。コンパレータ418への第2の入力はDSP226からの復調されたデータストリームである。コンパレータ回路は、開始条件によって表される値あるいは一連の値が、復調されたデータストリームにおいて検出されるときに、論理ハイ値を出力する回路である。データストリーム内の特定のパターンを検出するための回路は当分野においてよく知られており、その目的を果たすために任意の従来の回路を用いることができる。同期回路224はバッファ回路421を含む。カウンタ414は、ストローブDDSクロック222から導出される信号によってクロックされる。上記のように、タイミング発生器122が周期的にタイミング信号を生成する。従来のテスタでは、この周期は一般的に、被検査チップの動作速度と一致するようにプログラムされるであろう。ここでは、カウンタ414をクロックするために用いられるタイミング信号は、被検査デバイスによって応答ビットが生成される速度に一致するようにプログラムされることになる。カウンタ414は、応答信号が予想される前にリセットされる。カウンタ414は回路内の3箇所に接続される。第1に、カウンタ414はデュアルポートRAM424に書込みアドレスを与える。デュアルポートRAM424へのデータ入力はDSP226から出力される。こうして、復調された信号の連続した値が同期回路224に渡され、デュアルポートRAM424の連続したアドレスに書き込まれる。ここで、デュアルポートRAM424はバッファの働きをしている。スマートカードチップは通常は刺激に対して瞬時には応答しない。ある応答が受信されるまでに何サイクルかが経過するであろう。しかしながら、そのサイクル数は予めわからないため、復調された全ての信号が格納される。関連するデータビットのみがメモリから読み出され、さらに処理するために渡される。第2に、カウンタ414はラッチ420への入力として与えられる。ラッチ420は、コンパレータ418が論理ハイを出力ときに、カウンタ414の値を格納する。こうして、マッチロケーション420が、応答データストリーム内の最初のビットが格納されるデュアルポートRAM424内のアドレスをラッチする。第3に、カウンタ414の出力は、演算回路、例えば読出しアドレスを計算する加算器422への入力として与えられる。加算器422への他の2つの入力は、ラッチ420からのマッチロケーション値と、サイズレジスタ416内の値である。サイズレジスタ416は、開始条件412を検出するためにカウンタ414の最大サイクル数を示す値でプログラムされる。通常、最大値として256を用いることができる。例示される実施形態では、サイズレジスタ416内の値は、デュアルポートRAM424に適用される読出しアドレスへのオフセットとして用いられる。サイズレジスタ416内の値は、同期回路内のレイテンシ待ち時間も決定する。その待ち時間の後、各経路4101...410Nの出力は互いに同期することになる。パターンがデジタルチャネル218内にプログラムされるとき、その待ち時間は、予想される応答データのプログラミングに含まれる。詳細には、デジタルチャネル218は、刺激が加えられた後の待ち時間に、被検査スマートカードチップからの応答を予想するようにプログラムされる。このようにして、各経路4101...410Nからの応答は互いに、かつ予想データと同期するであろう。当然、パターンデータ内の予想信号の時間をプログラミングする際に他の待ち時間が考慮に入れられることになる場合には、ある特定の応答の予想される時間を求める際に、待ち時間の発生源の全てが組み合わせられなければならない。その場合には、サイズレジスタ416内の値は、予想される時間を計算する際に考慮される要因のうちの1つにすぎないであろう。動作時に、同期回路は、被検査デバイスからの応答を予想できるようになるときに、データをデュアルポートRAM424に格納し始める。イネーブル回路は示されないが、自動検査装置を含む、従来どおりのデジタル回路内にある。カウンタ414は各データ値に対してインクリメントし、それゆえ各データ値が連続したメモリロケーションに格納される。一致条件が生じていることをコンパレータ418が指示するとき、その一致が生じたアドレスがマッチロケーションレジスタ420に格納される。この値は、デュアルポートRAM424内の有効データの開始アドレスを表す。RAM424からの読出しは、カウンタ414がサイズレジスタ416内の値に等しくなるまでイネーブルされない。読出しアドレスは、カウンタの値とマッチロケーションとを加算し、サイズレジスタ416内の値を減算することにより計算される。カウンタ414内の値がサイズレジスタ内の値に等しいときに、データの読出しが開始される場合には、この計算の結果は、最初の読出しアドレスのためのマッチロケーションレジスタ420内の値になるであろう。上記のように、マッチロケーションレジスタは、最初の有効なデータのRAM424内のアドレスを保持する。こうして、サイズレジスタ416内の値によって設定された待ち時間の後、最初の有効な応答データがRAM424から読み出されるであろう。カウンタ414が連続してインクリメントするとき、応答における連続したデータ値がRAM424から読み出されるであろう。このようにして、応答データが生じる時間にかかわらず、応答データは、予想される応答と比較するために、予測可能な時間において出力されるであろう。図4では、RAM424の出力が2入力マルチプレクサ426に与えられる。マルチプレクサ426に対する他の入力は、非同期の応答データである。データストリームにおいて開始条件が生じた場合には、サイズレジスタ416内のクロックサイクル数に達した後に、マルチプレクサ426は非同期データから同期データに切り替わる。マルチプレクサ426によって、所望により、同期プロセス中に応答データを観測できるようになるが、この機能が必要とされない場合には、オプションとして省略できる。図4は、同期回路の論理設計を表すことは理解されたい。当分野において知られているように、この論理設計を実装するために、多数の物理的な設計を用いることができる。たとえば、その全ての構成要素がFPGAチップ内に実装される場合がある。あるいは、サイズレジスタ416および開始条件レジスタ412には、デュアルポートRAM424も設けるように構成されるメモリチップ内のメモリロケーションを用いることができる。ここで図5を参照すると、被検査スマートカードチップによってかけられる搬送波上の変調を検出するために用いることができる1つの可能なアルゴリズムの細部が示される。上記のように、DSP226を用いて、被検査デバイスによってかけられるRF搬送波の変調が検出され、任意所与の時点で、その変調信号が論理1であるか、論理0であるかが判定される。知られているように、DSPは、数多くの異なる信号処理アルゴリズムを実行するようにプログラムすることができる。図5Aは、搬送波DDS210によって生成されるようなRF搬送波510を示す。例示される実施形態では、ストローブDDS222図2が、A/Dコンバータ220A...220NがRF搬送波のサイクル当たり2つのサンプルをとるようにプログラムされる。図5Aはサンプリング点514を示しており、それらは均等な間隔で配置される。波形510の左側では、連続したサンプル間の振幅の差がA1によって示される。しかしながら、領域512では、RF搬送波510の振幅が低下し、搬送波において振幅変調が行われていることを示す。連続したサンプル間の振幅の差はA2に変化する。領域512は論理1のデータ値を表し得る。したがって、DSP426は、連続したサンプル間の振幅差の変化を検出することにより、論理1あるいは論理0を認識するようにプログラムすることができる。図5Aは、搬送波を変調するために、被検査スマートカードチップが抵抗性負荷を変更するときのRF搬送波510上の変調を示す。図5Bは、RF搬送波を変調するために、被検査スマートカードチップが容量性負荷を変更するときの変調波形510’を示す。領域512’は、RF搬送波510’が位相偏移シフトしている領域を示しており、それは論理1を表し得る。サンプリング間隔は搬送波と同期しているので、位相偏移の結果として、連続したサンプル間の振幅差が変化する。こうして、DSP226が連続したサンプル間の振幅の変化を検出するようにプログラムする技法は、被検査スマートカードチップが抵抗性負荷を変更することにより搬送波を変調するか、容量性負荷を変更することにより搬送波を変調するかにかかわらず、正確な結果を生成する。DSP226は、連続したサンプル間の振幅差に基づいて、搬送波上で変調された論理1および論理0を検出するようにプログラムすることができる。好ましい実施形態では、DSP226は2ビットを用いて変調信号の状態を表す。連続したパルス間の差がある上側閾値を超える場合には、DSP226はそのビットのうちの1つを1に設定し得る。その差がある下側閾値未満に降下するとき、DSP226はそのビットを0に設定し得る。DSP226がある中間範囲内の差を検出するとき、検出された変調が1にも0にも対応しない領域内に入ることを指示するために、第2のビットを論理1に設定し得る。被検査デバイスに関する情報に基づいて、特定のレベルが予め決定されたレベルに設定され得る。別法では、その特定の閾値レベルは、被検査デバイスの測定値に基づいて設定され得る。適当な閾値を設定することができる値の範囲を求めるために、変化が統計的に処理され得る。1つの実施形態を記載したが、多数の代替の実施形態あるいは変形形態が実施され得る。たとえば、好ましい実施形態がプログラム可能な種々の機構で実装されることを理解されたい。被検査デバイスについての情報が予めわかっている場合、このプログラミングを可能にする自由度のうちのある部分は、コストを削減するために省略され得る。別の例として、デジタルチャネルが1つのボード上に存在することとして記載した。テスタによっては、パターン発生器120がデジタルチャネルボードから分離されるものもある。また事例によっては、タイミング発生器は、デジタルチャネルボードとは個別の汎用の構成要素を有する場合がある。したがって、回路素子の回路ボードへ区分は、本発明の本質的な特徴ではないことを理解されたい。別の変形例として、同じクロックによって駆動されるDDS回路を用いて、搬送波信号とストローブ信号とが同期することとして記載した。同様の結果は、要求されるストローブ周波数でクロックを供給することにより得ることができる。ストローブクロックの周波数は2分割分周され、その結果生成されたクロックを用いて、搬送波信号を生成することができる。別法では、PLLのような他の技法を用いて、必要とされる周波数を有し、同期したクロックを生成することができる。また、本明細書に記載される概念は、刺激RF波形の同期および応答信号のためのサンプリングが必要とされる応用形態に限定されないことは理解されたい。たとえば、応答信号がRF搬送波よりも高い周波数でサンプリングされる場合には、異なる信号処理アルゴリズムがDSP226内にプログラムされ、同期したサンプリングを基にしない応答信号を検出することができる。そのような条件は、搬送波DDS210がRF搬送波を生成した周波数より高い周波数で、ストローブDDS222がサンプリングクロックを生成する場合に生じ得る。別法では、入力として与えられるRF搬送波を変調することにより、全てのスマートカードが応答信号を生成するとは限らない。スマートカードによっては、応答データで変調された、より低い周波数の搬送波を生成することにより応答を指示するものもある。低周波数の信号は生成するための電力が少ないが、被検査デバイスからのRF搬送波は、入力RF信号にも、互いに対しても同期しない。しかしながら、そのような場合には、応答ビットが被検査デバイスから予想されるのと同じ速度で、DSP226がデータ値を生成し、その応答値がRAM424内の連続したロケーションに適切に格納できるようにしなければならない。このような動作が望まれる場合には、異なるDSPプログラミングおよびバッファリング技法を用いることができる。また、テスタ110が、従来のデジタルチャネルボード118と、スマートカードチップ検査ボード130とを有することが記載されてきた。検査システムによっては、スマートカードチップ検査ボードだけで構成されることもできる。しかしながら、従来のデジタルチャネルボードとスマートカード検査ボードとの両方を用いて、スマートカードチップを検査することが可能である。たとえば、被検査デバイスへの接続はI/Oパッドには限定されない。チップ上に、検査中にプローブと接触することができる他のパッドが存在する場合がある。その場合には、デジタルチャネルボード上に従来から見られるPMUを用いて、被検査チップ上の種々のプローブ点において電圧が測定され得る。同様に、従来のデジタルチャネルを用いて、もし存在するなら、他のプローブ点においてデジタル信号を測定することができる。別の例として、A/D220およびDSP226の組み合わせによって復調回路が形成されることは理解されよう。この実装形態は好ましいが、復調器がデジタル処理で実施されること、あるいはDSP回路が復調のための用いられることは不可欠ではない。さらに別の例として、RF搬送波信号が、抵抗を含むとともに、スイッチングによってコンデンサを含む回路網を通して被検査デバイスに接続されることが記載される。結合はトランスを用いて達成することもできる。しかしながら、トランスはその回路網より大きく、動作する周波数範囲が狭いので、現時点では好ましくない。また、被検査デバイス当たり1つのDSPが存在することが記載される。単一のDSPであっても、複数の被検査デバイスからの信号を処理するほど十分に速い場合があることは理解されよう。したがって、DUT当たり1つのDSPを備える必要はない場合がある。さらに、上記の回路において種々の付加回路embellishmentが追加され得る。たとえば、同期回路224は、サイズが超過する前に開始条件の誤った状態が検出されなかったことを指示することになる回路を含むことができる。別の変形形態として、好ましい実施形態は、種々の設計のスマートカードチップを検査するか、あるいは種々の動作条件下でチップを検査する際により大きな自由度が得られるようにプログラムすることができるいくつかのパラメータを含むことに留意されたい。本発明は、そのような自由度を含まずに構成することもできる。たとえば、図4は、プログラムすることができるサイズレジスタ416を示す。サイズ値がプログラム可能であることは不可欠ではない。たとえば、最大限の取り得る遅延を、同期回路内にハードワイヤードで実装することができる。別の例として、全ての応答データがデュアルポートRAM424に格納されることを記載した。その回路は、一致が検出され、有効な応答が検出されたことを示すまで記憶機能を使用禁止にすることにより機能することもできる。別の取り得る付加機能は、カウンタ414がサイズレジスタ416内の値を超える前に、コンパレータ418によって一致が検出されない場合には、おそらく誤りが発生しているものとすることである。そのような誤りが発生したことをデジタルチャネル218内の障害プロセッサに通知するために、回路を追加することができる。さらに、図4は、ハイあるいはロー状態のような開始条件を格納するためのレジスタ412を示す。スマートカードチップは、ハイおよびローの特定のパターン、1つの状態から別の状態への遷移のような、さらに複雑な開始条件を用いることもできる。開始条件412は、データ伝送の開始を通知するためにスマートカードによってどのような状態あるいは一連の状態が用いられるかに関する表現を格納するようにプログラムすることもできる。また、好ましい実施形態は、データ信号の周期の数を追跡するカウンタ414をクロックするために、ストローブDDS222を用いた。この構成は、ストローブクロックがデータストリームと同期するときには最も有用である。RF搬送波とストローブクロックとが同じ基準クロックから生成されるので、好ましい実施形態ではそのような状況が生じる。この条件が当てはまらない場合には、カウンタは、デジタルチャネルからのタイミング信号のような別のクロック源によって、あるいは場合によっては、被検査デバイスからのデータストリームから再生されるクロックによってクロックされ得る。データストリームからクロックを再生するためのデジタル信号処理技法は知られている。DSP226は、所望により、クロックを再生するようにプログラムすることもできる。さらに、図5は信号を復調するために用いられ得る汎用のアルゴリズムを示す。数多くの付加機能が追加される場合がある。たとえば、フィルタリング技法の平均化を用いて、雑音の影響を低減することもできる。さらに、RFIDインターフェースのみを用いて、被検査スマートカードチップが検査されることを記載した。タグあるいはIDカードにおいて用いられるような非常に簡単なスマートカードチップは、データ処理回路をほとんど、あるいは全く含まず、コマンドに応答してデータを格納あるいは出力するメモリのみを含む。そのようなチップはRFIDインターフェースを通して完全に検査され得る。より複雑な回路を含む他のチップは、検査用パッドを通して検査され、その完全な機能を短時間で検査できるようにすることができる。単にそのRFIDインターフェースだけが、スマートカードチップ検査ボード130を用いて検査されるであろう。しかしながら、上記のテスタは数多くの異なる様式の検査に対応するだけの自由度を有する。それゆえ、本発明は、併記の特許請求の範囲の精神および範囲によってのみ限定されるべきである。