半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、13族元素であるP型不純物を含有するポリシリコンからなり、下部膜と前記下部膜上に積層された上部膜とを有するフローティングゲート電極と、前記フローティングゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成されたコントロールゲート電極と、を具備し、前記フローティングゲート電極は、前記P型不純物の拡散抑制物質及び活性化促進物質の少なくとも一方を含み、前記拡散抑制物質は、カーボン、窒素及びフッ素の中から選択された少なくとも1つの元素を含み、前記活性化促進物質は、ゲルマニウムを含み、前記拡散抑制物質は、前記上部膜及び前記下部膜の少なくとも一方に分布し、前記活性化促進物質は、前記上部膜内における前記フローティングゲート電極と前記コントロールゲート電極との界面に囲まれる領域に分布し、前記上部膜における前記P型不純物の濃度又は活性化濃度は、前記下部膜における前記P型不純物の濃度又は活性化濃度より2倍以上高い、不揮発性半導体記憶装置。半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、13族元素であるP型不純物を含有するポリシリコンからなり、下部膜と前記下部膜上に積層された上部膜とを有するフローティングゲート電極と、前記フローティングゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成されたコントロールゲート電極と、を具備し、前記上部膜における前記P型不純物の濃度又は活性化濃度は、前記下部膜における前記P型不純物の濃度又は活性化濃度より高い、不揮発性半導体記憶装置。前記フローティングゲート電極は、前記P型不純物の拡散抑制物質及び活性化促進物質の少なくとも一方を含み、前記拡散抑制物質は、カーボン、窒素及びフッ素の中から選択された少なくとも1つの元素を含み、前記活性化促進物質は、ゲルマニウムを含む、請求項2に記載の不揮発性半導体記憶装置。前記拡散抑制物質は、前記上部膜及び前記下部膜の少なくとも一方に分布している、請求項3に記載の不揮発性半導体記憶装置。前記活性化促進物質は、前記上部膜内における前記フローティングゲート電極と前記コントロールゲート電極との界面に囲まれる領域に分布している、請求項3又は4に記載の不揮発性半導体記憶装置。前記上部膜における前記P型不純物の前記濃度又は前記活性化濃度は、前記下部膜における前記P型不純物の前記濃度又は前記活性化濃度より2倍以上高い、請求項2乃至5のいずれか1項に記載の不揮発性半導体記憶装置。半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、13族元素であるP型不純物を含有するポリシリコンからなり、かつ、下部膜と前記下部膜上に積層された上部膜とを有するフローティングゲート電極を形成する工程と、前記フローティングゲート電極上に電極間絶縁膜を形成する工程と、前記電極間絶縁膜上にコントロールゲート電極を形成する工程と、を具備し、前記上部膜における前記P型不純物の濃度又は活性化濃度は、前記下部膜における前記P型不純物の濃度又は活性化濃度より高い、不揮発性半導体記憶装置の製造方法。書き込み動作及び消去動作の両方の特性を向上することが可能な不揮発性半導体記憶装置及びその製造方法を提供する。実施形態による不揮発性半導体記憶装置は、半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、13族元素であるP型不純物を含有するポリシリコンからなり、下部膜と前記下部膜上に積層された上部膜とを有するフローティングゲート電極と、前記フローティングゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成されたコントロールゲート電極と、を具備し、前記上部膜における前記P型不純物の濃度又は活性化濃度は、前記下部膜における前記P型不純物の濃度又は活性化濃度より高い。[1]概要図1を用いて、本実施形態に係る不揮発性半導体記憶装置のフローティングゲートFG電極について説明する。尚、本実施形態では、不揮発性半導体記憶装置として、フローティングゲート電極に電荷を蓄積することによってデータを記録する、NAND型フラッシュメモリを例に挙げる。本実施形態では、フローティングゲート電極は、13族元素であるP型不純物例えば、ボロンB、アルミニウムAl、ガリウムGa、インジウムInなどを含有するポリシリコンからなり、P型不純物の拡散抑制物質及び活性化促進物質の少なくとも一方を含んでいる。ここで、拡散抑制物質は、カーボンC、窒素N及びフッ素Fの中から選択された少なくとも1つの元素を含み、活性化促進物質は、ゲルマニウムGeを含んでいる。これにより、フローティングゲート電極の上部におけるP型不純物濃度が、フローティングゲート電極の下部におけるP型不純物濃度より高くなる濃度分布を実現することができるため、書き込み動作及び消去動作の両方の特性を向上することができる。具体的には、図1に示すように、後に詳説する第1乃至第5の実施形態のFG構造が挙げられる。第1の実施形態では、FG構造の上部層に、活性化促進物質であるゲルマニウムを含んだSiGeシリコンゲルマニウム層を用いている。第2の実施形態では、FG構造の上部層に、拡散抑制物質であるカーボンを含有した層以下、カーボン含有層と称すを用いている。第3の実施形態では、FG構造の下部層に、カーボン含有層を用いている。第4の実施形態では、FG構造の上部層及び下部層の両方に、カーボン含有層を用いている。第5の実施形態では、FG構造の中部層に、カーボン含有層を用いている。第2乃至第5の実施形態において、FG構造の上部層及び中部層は、SiGe層及びポリシリコン層のいずれを用いてもよい。また、第2及び第4の実施形態のように、FG構造の上部層にカーボン含有層を用いるときは、上部層にカーボン濃度のピークを有し、そのカーボン濃度が垂直方向のみの1次元の濃度勾配を有するカーボン濃度が上部層の上面のみ高くなる場合Aタイプと、上部層にカーボン濃度のピークを有し、そのカーボン濃度が垂直方向及び水平方向の2次元の濃度勾配を有するカーボン濃度が上部層の上面だけでなく側面も高くなる場合Bタイプとがある。このような第1乃至第5の実施形態について、以下に図面を参照して詳述する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。[2]第1の実施形態第1の実施形態は、NAND型フラッシュメモリセルのP型ポリシリコンのフローティングゲート電極の上部膜としてSiGe膜を用いることで、フローティングゲート電極におけるコントロールゲートCG電極に接して囲まれている領域がSiGe膜からなる構造になっている。[2-1]構造図2a乃至cを用いて、第1の実施形態に係る不揮発性半導体記憶装置のメモリセル構造について説明する。ここで、図2aは、メモリセルのビット線方向のAA断面を示し、図2bは、メモリセルのワード線方向のGC断面を示し、図2cは、FG構造の深さ方向に対するP型不純物ボロン濃度プロファイルを示す。図2a及びbに示すように、半導体基板11上にトンネル絶縁膜12が形成され、このトンネル絶縁膜12上にフローティングゲート電極13が形成され、このフローティングゲート電極13上にコントロールゲート電極17がIPD膜電極間絶縁膜16を介して形成されている。フローティングゲート電極13は、P型不純物例えばボロンがドープされており、FG下部膜13a上にFG上部膜13bが積層された2層構造を有している。FG下部膜13aは、ポリシリコン膜からなり、FG上部膜13bは、SiGe膜からなる。従って、フローティングゲート電極13におけるコントロールゲート電極17に接して囲まれている領域は、SiGe膜で構成される。図2cに示すように、フローティングゲート電極13中のボロン濃度は、FG上部膜13bがFG下部膜13aよりも高くなっている。具体的には、FG上部膜13bの最上面近傍FG上部膜13bにおけるIPD膜16に接する面のボロン濃度が最も高く、FG上部膜13bの最上面から最下面FG上部膜13bにおけるFG下部膜13aに接する面に向かって徐々にボロン濃度が低くなり、FG上部膜13bとFG下部膜13aとの境界でボロン濃度は大幅に低くなり、FG下部膜13a内のボロン濃度はFG下部膜13aの最上面FG下部膜13aにおけるFG上部膜13bに接する面から最下面FG下部膜13aにおけるトンネル絶縁膜12に接する面に向かって徐々に低くなっている。例えば、FG上部膜13bのボロンピーク濃度は、FG上部膜13bの最下面又はFG下部膜13a内のボロン濃度の2倍以上高くなっている。このようなフローティングゲート電極13のボロン濃度分布は、FG上部膜13bをSiGe膜で形成することで実現される。つまり、FG上部膜13b中のゲルマニウムは、P型不純物であるボロンの活性化を促進する物質であるので、SiGe膜にドープされたボロンの活性化濃度を上げることが可能である。このため、ゲルマニウムを含有するFG上部膜13bは、ゲルマニウムを含有しないFG下部膜13aに比べて、ボロンの活性化濃度を高く保つことが可能となる。尚、本実施形態では、図2a及びbに示すように、FG上部膜13bの膜厚は、FG下部膜13aの膜厚よりも厚い方が望ましい。これは、フローティングゲート電極13の制御性を上げるためであり、世代が進むにつれて、コントロールゲート電極17の落とし込みが、フローティングゲート電極13の下部付近まで必要とされているためである。また、本実施形態では、図2a及びbに示すように、FG下部膜13aの上面の高さは、素子分離絶縁膜15の上面の高さと一致しているが、これに限定されない。例えば、FG下部膜13aの上面の高さは、素子分離絶縁膜15の上面の高さより高くてもよいし、低くてもよい。[2-2]製造方法図3a及びbから図6a及びbを用いて、第1の実施形態に係る不揮発性半導体記憶装置のメモリセルの製造方法について説明する。ここで、各図aは、メモリセルのビット線方向のAA断面を示し、各図bは、メモリセルのワード線方向のGC断面を示す。まず、図3a及びbに示すように、半導体基板例えばシリコン基板11上にトンネル絶縁膜例えばシリコン酸化膜12が形成され、このトンネル絶縁膜12上にFG膜フローティングゲート電極13が堆積される。このFG膜13は、FG下部膜13a上にFG上部膜13bが積層された2層構造を有している。FG下部膜13aは、ポリシリコン膜からなり、FG上部膜13bは、SiGe膜からなる。ここで、FG下部膜13aは、後の図5a及びbで説明する素子分離絶縁膜15の所望のエッチバック高さになるような膜厚で堆積される。その後、FG上部膜13bに対して、P型不純物としてボロンがドープされる。次に、図4a及びbに示すように、AA断面において、RIEReactiveIonEtchingにより、FG膜13、トンネル絶縁膜12及び半導体基板11がエッチングされ、半導体基板11内にSTIShallowTrenchIsolation溝14が形成される。その後、STI溝14内に素子分離絶縁膜15が埋め込まれる。次に、図5a及びbに示すように、例えば素子分離絶縁膜15の上面がFG下部膜13aの上面まで下がるように、素子分離絶縁膜15がエッチバックされる。これにより、STI構造の素子分離絶縁膜15が形成される。尚、このエッチバック高さは、耐圧や電気特性を考慮してあらかじめ設計されているが、図示する高さに限定されず、種々変更可能である。次に、図6a及びbに示すように、素子分離絶縁膜15及びFG上部膜13b上にIPDInterPolyDielectric膜16が堆積される。次に、IPD膜16上に例えばポリシリコン膜からなるCG膜コントロールゲート電極17が堆積され、このCG膜17上に電極材18が堆積される。次に、図2a及びbに示すように、GC断面において、RIEにより、電極材18、CG膜17、IPD膜16、FG膜13及びトンネル絶縁膜12がエッチングされる。これにより、パターニングされたFG電極及びCG電極が形成される。その後、FG電極及びCG電極間に酸化膜19が埋め込まれ、電極材18が露出するまで酸化膜19が平坦化される。尚、本実施形態の製造工程において、STI-エアギャップAirGapやWL-エアギャップAirGap工程を経てもよい。また、ボロンのドープは、上述するように図3a及びbのFG上部膜13bが積層された後の工程で行われてもよいし、図5a及びbのようにFG上部膜13bの上面及び側面が露出された状態で行われてもよい。ここで、前者の場合、FG上部膜13bの上面においてボロン濃度は濃くなり、後者の場合、FG上部膜13bの上面及び側面においてボロン濃度は濃くなる。[2-3]効果上記第1の実施形態によれば、フローティングゲート電極13のFG上部膜13bとして、P型不純物の活性化促進物質であるゲルマニウムを含有した膜SiGe膜を用いている。このため、SiGe膜からなるFG上部膜13b中のボロンP型不純物の活性化濃度を上げることが可能である。これにより、FG上部膜13bはボロンの活性化濃度が高いので、書き込み動作時に、フローティングゲート電極13のIPD膜16に接している付近の空乏化を抑制でき、書き込み特性を維持できる。一方、FG下部膜13aはFG上部膜13bよりもボロンの活性化濃度が低いので、消去動作時に、FG上部膜13bからFG下部膜13aを介して半導体基板11へ引き抜くのに十分な電子消去に必要な電子を供給でき、良好な消去動作が実現できる。このように本実施形態では、フローティングゲート電極13をP型にすることにより、リテンション特性の改善や書き込み電圧の低減という効果を最大限に活かしつつ、フローティングゲート電極13におけるP型不純物の活性化濃度を、FG上部膜13bで高く、FG下部膜13aで低いという濃度差を実現することで、書き込み及び消去特性の向上を両立させることができる。[3]第2の実施形態第2の実施形態は、NAND型フラッシュメモリセルのP型ポリシリコンのフローティングゲート電極の上部層として、カーボン含有層を用いる。尚、第2の実施形態では、上記第1の実施形態と同様の点については説明を省略し、主に異なる点について説明する。[3-1]構造図7a乃至c、図8a乃至cを用いて、第2の実施形態に係る不揮発性半導体記憶装置のメモリセル構造について説明する。ここで、図7a及び図8aは、メモリセルのビット線方向のAA断面を示し、図7b及び図8bは、メモリセルのワード線方向のGC断面を示し、図7c及び図8cは、FG構造の深さ方向に対するP型不純物ボロン濃度プロファイルを示す。図7a及びb、図8a及びbに示すように、第2の実施形態において、上記第1の実施形態と異なる点は、FG上部膜13bとして、P型不純物の拡散を抑制する物質拡散抑制物質であるカーボンを含有したカーボン含有層を用いている点である。尚、拡散抑制物質としては、カーボンの代わりに、窒素又はフッ素を用いてもよいし、カーボン、窒素及びフッ素の中から選択された2つ以上の元素を用いてもよい。図7a及びbに示すAタイプの構造は、カーボンがFG上部膜13bの上面とIPD膜16との界面近傍に水平方向に一様に存在し、FG上部膜13b中にカーボン濃度のピークを有している。図7cに示すように、このAタイプは、FG上部膜13bの最上面のボロン濃度が最も高く、FG上部膜13bの最上面近傍から最下面に向かって徐々にボロン濃度が低くなり、FG上部膜13bとFG下部膜13aとの境界でボロン濃度は大幅に低くなり、FG下部膜13a内のボロン濃度はFG下部膜13aの最上面から最下面に向かって徐々に低くなっている。一方、図8a及びbに示すBタイプの構造は、カーボンがFG上部膜13bとIPD膜16との界面全体に2次元的に存在し、カーボン濃度のピークがFG上部膜13bの上面だけでなく側面にもある。図8cに示すように、このBタイプにおいて、フローティングゲート電極13の中央部のボロン濃度は、Aタイプと同様、FG上部膜13bの最上面近傍のボロン濃度が最も高く、FG上部膜13bの最上面から最下面に向かって徐々にボロン濃度が低くなり、FG上部膜13bとFG下部膜13aとの境界でボロン濃度は大幅に低くなり、FG下部膜13a内のボロン濃度はFG下部膜13aの最上面から最下面に向かって徐々に低くなっている図8cの点線参照。また、Bタイプにおいて、フローティングゲート電極13の側面部のボロン濃度は、FG上部膜13bの最上面から最下面までほぼ一定で高く、FG下部膜13aの最上面から最下面までほぼ一定で低くなっている図8cの実線参照。このようなAタイプ及びBタイプにおけるフローティングゲート電極13のボロン濃度分布は、FG上部膜13bにカーボンを含有することで実現される。つまり、FG上部膜13b中のカーボンによって、Aタイプの場合はボロンがFG上部膜13bから外方へ拡散すること及びFG下部膜13aへ拡散することを抑制でき、Bタイプの場合はボロンがFG上部膜13bから外方へ拡散することを抑制できる。[3-2]Aタイプの製造方法図9a及びbを用いて、第2の実施形態に係る不揮発性半導体記憶装置のAタイプのメモリセルの製造方法について説明する。ここで、図9aは、メモリセルのビット線方向のAA断面を示し、図9bは、メモリセルのワード線方向のGC断面を示す。まず、図9a及びbに示すように、第1の実施形態と同様、半導体基板例えばシリコン基板11上に、トンネル絶縁膜例えばシリコン酸化膜12、FG下部膜例えばポリシリコン膜13a、FG上部膜13b例えばSiGe膜又はポリシリコン膜が順に積層される。次に、FG上部膜13bに対して、P型不純物としてボロンがドープされ、P型不純物の拡散抑制物質としてカーボンがドープされ、カーボン含有層が形成される。ここで、ボロンのドープとカーボンのドープは、どちらを先に行ってよいし、同時に行ってもよい。その後は、第1の実施形態と同様、図4a及びbから図6a及びb、図2a及びbの工程を経て、図7a及びbの構造が形成される。尚、FG上部膜13bとしてカーボン含有層を形成する方法は、上記のようにFG上部膜13bにイオン注入を用いてドープする方法に限定されず、FG下部膜13a上にinsituドープによるカーボン含有層を積層してもよいし、カーボンを含むシリコンをエピタキシャル成長させてカーボン含有層を形成してもよい。また、ボロンのドープは、図9a及びbのFG上部膜13bの積層工程後に行われることに限定されず、第1の実施形態で説明した図5a及びbの工程のように、FG上部膜13bの上面及び側面が露出された状態の後に行われてもよい。[3-3]Bタイプの製造方法図10a及びbを用いて、第2の実施形態に係る不揮発性半導体記憶装置のBタイプのメモリセルの製造方法について説明する。ここで、図10aは、メモリセルのビット線方向のAA断面を示し、図10bは、メモリセルのワード線方向のGC断面を示す。まず、図10a及びbに示すように、第1の実施形態と同様、半導体基板例えばシリコン基板11上に、トンネル絶縁膜例えばシリコン酸化膜12、FG下部膜例えばポリシリコン膜13a、FG上部膜13b例えばSiGe膜又はポリシリコン膜が順に積層される。次に、FG上部膜13bに対して、P型不純物としてボロンがドープされる。次に、半導体基板11内にSTI溝14が形成され、このSTI溝14内に素子分離絶縁膜15が埋め込まれる。次に、例えば素子分離絶縁膜15の上面がFG下部膜13aの上面まで下がるように、素子分離絶縁膜15がエッチバックされる。これにより、FG上部膜13bの上面及び側面が露出される。次に、この露出されたFG上部膜13bの上面及び側面に対して、P型不純物の拡散抑制物質としてカーボンがドープされ、カーボン含有層が形成される。その後は、第1の実施形態と同様、図6a及びb、図2a及びbの工程を経て、図8a及びbの構造が形成される。また、ボロンのドープは、FG上部膜13bの積層工程後に行われることに限定されず、図10a及びbのFG上部膜13bの上面及び側面が露出された状態の後に行われてもよい。[3-4]効果上記第2の実施形態によれば、フローティングゲート電極13のFG上部膜13bとして、P型不純物の拡散抑制物質であるカーボンを含有したカーボン含有層を用い、FG上部膜13b内においてコントロールゲート電極17の電界を強く受けるIPD膜16との界面近傍のカーボン濃度を高くしている。このため、従来と同様にイオン注入工程及びアニール工程を適用した場合も、FG上部膜13bのカーボンによって、Aタイプの場合はボロンがFG上部膜13bから外方へ拡散すること及びFG下部膜13aへ拡散することを抑制でき、Bタイプの場合はボロンがFG上部膜13bから外方へ拡散することを抑制できる。つまり、FG上部膜13bにドープされたボロンは、コントロールゲート電極17の電界影響を直接受ける、IPD膜16と接する部分に囲まれたFG上部膜13b内に留めることができる。これにより、第1の実施形態と同様、高濃度のFG上部膜13bと低濃度のFG下部膜13aで構成されたP型フローティングゲート電極13を実現することで、書き込み及び消去特性の向上を両立させることができる。また、第2の実施形態において、FG上部膜13bとしてSiGe膜を用いた場合は、第1の実施形態と同様の効果を得ることができ、さらに、書き込み及び消去特性の向上を図ることができる。[4]第3の実施形態第3の実施形態は、NAND型フラッシュメモリセルのP型ポリシリコンのフローティングゲート電極の下部層として、カーボン含有層を用いる。尚、第3の実施形態では、上記第1の実施形態と同様の点については説明を省略し、主に異なる点について説明する。[4-1]構造図11a乃至cを用いて、第3の実施形態に係る不揮発性半導体記憶装置のメモリセル構造について説明する。ここで、図11aは、メモリセルのビット線方向のAA断面を示し、図11bは、メモリセルのワード線方向のGC断面を示し、図11cは、FG構造の深さ方向に対するP型不純物ボロン濃度プロファイルを示す。図11a及びbに示すように、第3の実施形態において、上記第1の実施形態と異なる点は、FG下部膜13aとして、P型不純物の拡散抑制物質であるカーボンを含有したカーボン含有層を用いている点である。尚、拡散抑制物質としては、カーボンの代わりに、窒素又はフッ素を用いてもよいし、カーボン、窒素及びフッ素の中から選択された2つ以上の元素を用いてもよい。図11cに示すように、第3の実施形態のフローティングゲート電極13中のボロン濃度は、第1の実施形態と同様、FG上部膜13bがFG下部膜13aよりも高くなっている。具体的には、FG上部膜13bの最上面近傍のボロン濃度が最も高く、FG上部膜13bの最上面から最下面に向かって徐々にボロン濃度が低くなり、FG上部膜13bとFG下部膜13aとの境界でボロン濃度は大幅に低くなり、FG下部膜13a内のボロン濃度はFG下部膜13aの最上面から最下面に向かって徐々に低くなっている。このようなフローティングゲート電極13のボロン濃度分布は、FG下部膜13aにカーボンを含有することで実現される。つまり、FG下部膜13a中のカーボンによって、FG上部膜13b中のボロンがFG上部膜13bからFG下部膜13aへ拡散することを抑制できる。[4-2]製造方法図12a及びbを用いて、第3の実施形態に係る不揮発性半導体記憶装置のメモリセルの製造方法について説明する。ここで、図12aは、メモリセルのビット線方向のAA断面を示し、図12bは、メモリセルのワード線方向のGC断面を示す。まず、図12a及びbに示すように、第1の実施形態と同様、半導体基板例えばシリコン基板11上に、トンネル絶縁膜例えばシリコン酸化膜12及びFG下部膜例えばポリシリコン膜13aが順に積層される。次に、FG下部膜13aに対して、P型不純物の拡散抑制物質としてカーボンがドープされ、カーボン含有層が形成される。次に、FG下部膜13a上にFG上部膜13b例えばSiGe膜又はポリシリコン膜が堆積される。次に、FG上部膜13bに対して、P型不純物としてボロンがドープされる。その後は、第1の実施形態と同様、図4a及びbから図6a及びb、図2a及びbの工程を経て、図12a及びbの構造が形成される。尚、FG下部膜13aとしてカーボン含有層を形成する方法は、上記のようにFG下部膜13aにイオン注入を用いてドープする方法に限定されず、トンネル絶縁膜12上にinsituドープによるカーボン含有層を積層してもよいし、カーボンを含むシリコンをエピタキシャル成長させてカーボン含有層を形成してもよい。また、ボロンのドープは、図12a及びbのFG上部膜13bの積層工程後に行われることに限定されず、第1の実施形態で説明した図5a及びbの工程のように、FG上部膜13bの上面及び側面が露出された状態の後に行われてもよい。[4-3]効果上記第3の実施形態によれば、フローティングゲート電極13のFG下部膜13aとして、P型不純物の拡散抑制物質であるカーボンを含有したカーボン含有層を用いている。このため、従来と同様にイオン注入工程及びアニール工程を適用した場合も、FG下部膜13aのカーボンによって、FG上部膜13bからFG下部膜13aへボロンが拡散することを抑制できる。つまり、FG上部膜13bにドープされたボロンは、コントロールゲート電極17の電界影響を直接受ける、IPD膜16と接する部分に囲まれたFG上部膜13b内に留めることができる。これにより、第1の実施形態と同様、高濃度のFG上部膜13bと低濃度のFG下部膜13aで構成されたP型フローティングゲート電極13を実現することで、書き込み及び消去特性の向上を両立させることができる。また、第3の実施形態において、FG上部膜13bとしてSiGe膜を用いた場合は、第1の実施形態と同様の効果を得ることができ、さらに、書き込み及び消去特性の向上を図ることができる。[5]第4の実施形態第4の実施形態は、第2及び第3の実施形態を組み合わせた構造であり、NAND型フラッシュメモリセルのP型ポリシリコンのフローティングゲート電極の上部層及び下部層の両方に、カーボン含有層を用いる。尚、第4の実施形態では、上記第1乃至第3の実施形態と同様の点については説明を省略し、主に異なる点について説明する。[5-1]構造図13a乃至c、図14a乃至cを用いて、第4の実施形態に係る不揮発性半導体記憶装置のメモリセル構造について説明する。ここで、図13a及び図14aは、メモリセルのビット線方向のAA断面を示し、図13b及び図14bは、メモリセルのワード線方向のGC断面を示し、図13c及び図14cは、FG構造の深さ方向に対するP型不純物ボロン濃度プロファイルを示す。図13a及びb、図14a及びbに示すように、第4の実施形態は、上記第2及び第3の実施形態を組合せた構造であり、FG下部膜13a及びFG上部膜13bの両方に、カーボン含有層を用いている。尚、拡散抑制物質としては、カーボンの代わりに、窒素又はフッ素を用いてもよいし、カーボン、窒素及びフッ素の中から選択された2つ以上の元素を用いてもよい。また、FG下部膜13a及びFG上部膜13b中の拡散抑制物質は、同じ元素で構成されてもよいし、異なる元素で構成されてもよい。図13a及びbに示すAタイプの構造は、カーボンがFG上部膜13bの上面とIPD膜16との界面近傍に水平方向に一様に存在し、FG上部膜13b中にカーボン濃度のピークを有している。図13cに示すように、このAタイプは、FG上部膜13bの最上面近傍のボロン濃度が最も高く、FG上部膜13bの最上面から最下面に向かって徐々にボロン濃度が低くなり、FG上部膜13bとFG下部膜13aとの境界でボロン濃度は大幅に低くなり、FG下部膜13a内のボロン濃度はFG下部膜13aの最上面から最下面に向かって徐々に低くなっている。一方、図14a及びbに示すBタイプの構造は、カーボンがFG上部膜13bとIPD膜16との界面全体に2次元的に存在し、カーボン濃度のピークがFG上部膜13bの上面だけでなく側面にもある。図14cに示すように、このBタイプにおいて、フローティングゲート電極13の中央部のボロン濃度は、Aタイプと同様、FG上部膜13bの最上面近傍のボロン濃度が最も高く、FG上部膜13bの最上面から最下面に向かって徐々にボロン濃度が低くなり、FG上部膜13bとFG下部膜13aとの境界でボロン濃度は大幅に低くなり、FG下部膜13a内のボロン濃度はFG下部膜13aの最上面から最下面に向かって徐々に低くなっている図14cの点線参照。また、Bタイプにおいて、フローティングゲート電極13の側面部のボロン濃度は、FG上部膜13bの最上面から最下面までほぼ一定で高く、FG下部膜13aの最上面から最下面までほぼ一定で低くなっている図14cの実線参照。このようなAタイプ及びBタイプにおけるフローティングゲート電極13のボロン濃度分布は、FG下部膜13a及びFG上部膜13bにカーボンを含有することで実現される。つまり、FG下部膜13a中のカーボンによって、FG上部膜13b中のボロンがFG上部膜13bからFG下部膜13aへ拡散することを抑制できる。さらに、FG上部膜13b中のカーボンによって、Aタイプの場合はボロンがFG上部膜13bから外方へ拡散すること及びFG下部膜13aへ拡散することを抑制でき、Bタイプの場合はボロンがFG上部膜13bから外方へ拡散することを抑制できる。[5-2]効果上記第4の実施形態によれば、フローティングゲート電極13のFG下部膜13a及びFG上部膜13bとして、P型不純物の拡散抑制物質であるカーボンを含有したカーボン含有層を用い、FG上部膜13b内においてコントロールゲート電極17の電界を強く受けるIPD膜16との界面近傍のカーボン濃度を高くしている。このため、従来と同様にイオン注入工程及びアニール工程を適用した場合も、FG下部膜13aのカーボンによって、FG上部膜13bからFG下部膜13aへボロンが拡散することを抑制できるとともに、FG上部膜13bのカーボンによって、Aタイプの場合はボロンがFG上部膜13bから外方へ拡散すること及びFG下部膜13aへ拡散することを抑制でき、Bタイプの場合はボロンがFG上部膜13bから外方へ拡散することを抑制できる。つまり、FG上部膜13bにドープされたボロンは、コントロールゲート電極17の電界影響を直接受ける、IPD膜16と接する部分に囲まれたFG上部膜13b内に留めることができる。これにより、第1乃至第3の実施形態と同様、高濃度のFG上部膜13bと低濃度のFG下部膜13aで構成されたP型フローティングゲート電極13を実現することで、書き込み及び消去特性の向上を両立させることができる。また、第4の実施形態において、FG上部膜13bとしてSiGe膜を用いた場合は、第1の実施形態と同様の効果を得ることができ、さらに、書き込み及び消去特性の向上を図ることができる。[6]第5の実施形態第5の実施形態は、NAND型フラッシュメモリセルのP型ポリシリコンのフローティングゲート電極の中部層に、カーボン含有層を用いる。尚、第5の実施形態では、上記第1乃至第4の実施形態と同様の点については説明を省略し、主に異なる点について説明する。[6-1]構造図15a乃至cを用いて、第5の実施形態に係る不揮発性半導体記憶装置のメモリセル構造について説明する。ここで、図15aは、メモリセルのビット線方向のAA断面を示し、図15bは、メモリセルのワード線方向のGC断面を示し、図15cは、FG構造の深さ方向に対するP型不純物ボロン濃度プロファイルを示す。図15a及びbに示すように、第5の実施形態において、上記第1乃至第4の実施形態と異なる点は、フローティングゲート電極13がFG下部膜13aとFG中部膜13cとFG上部膜13bとの3層構造からなり、FG中部膜13bとしてカーボン含有層を用いている点である。尚、拡散抑制物質としては、カーボンの代わりに、窒素又はフッ素を用いてもよいし、カーボン、窒素及びフッ素の中から選択された2つ以上の元素を用いてもよい。図15cに示すように、第5の実施形態のフローティングゲート電極13中のボロン濃度は、第1の実施形態と同様、FG上部膜13bの最上面近傍のボロン濃度が最も高く、FG上部膜13bの最上面から最下面に向かって徐々にボロン濃度が低くなり、FG上部膜13bとFG下部膜13aとの境界でボロン濃度は大幅に低くなり、FG下部膜13a内のボロン濃度はFG下部膜13aの最上面から最下面に向かって徐々に低くなっている。このようなフローティングゲート電極13のボロン濃度分布は、FG中部膜13cにカーボンを含有することで実現される。つまり、FG中部膜13c中のカーボンによって、FG上部膜13bからFG下部膜13aへボロンが拡散することを抑制できるとともに、FG中部膜13cからのボロンの外方拡散を抑制できる。尚、第5の実施形態のような3層構造のフローティングゲート電極13では、カーボン含有層を、FG中部膜13cのみに用いることに限定されず、FG下部膜13a、FG中部膜13c及びFG上部膜13bのうち少なくとも1つに用いることも可能である。つまり、3層構造のフローティングゲート電極13において、FG下部膜13a又はFG上部膜13bのいずれか1層にカーボン含有層を用いてもよいし、FG下部膜13a及びFG上部膜13bの2層にカーボン含有層を用いてもよいし、FG中部膜13c及びFG上部膜13bの2層にカーボン含有層を用いてもよいし、FG下部膜13a及びFG中部膜13cの2層にカーボン含有層を用いてもよいし、FG下部膜13a、FG中部膜13c及びFG上部膜13bの3層にカーボン含有層を用いてもよい。さらに、フローティングゲート電極13が4層以上の多層構造であって、少なくとも1層をカーボン含有層にしてもよい。また、FG中部膜13bの膜厚は、FG下部膜13aの膜厚よりも厚い方が望ましい。これは、P型不純物の拡散抑制効果を高めたいためである。FG中部膜13cの膜厚は、FG上部膜13bの膜厚と同じでも、異なってもよい。[6-2]製造方法図16a及びbから図17a及びbを用いて、第5の実施形態に係る不揮発性半導体記憶装置のメモリセルの製造方法について説明する。ここで、図16a及び図17aは、メモリセルのビット線方向のAA断面を示し、図16b及び図17bは、メモリセルのワード線方向のGC断面を示す。まず、図16a及びbに示すように、半導体基板例えばシリコン基板11上に、トンネル絶縁膜例えばシリコン酸化膜12、FG下部膜例えばポリシリコン膜13a及びFG中部膜例えばSiGe膜又はポリシリコン膜13cが順に積層される。次に、FG中部膜13cに対して、P型不純物の拡散抑制物質としてカーボンがドープされ、カーボン含有層が形成される。次に、FG中部膜13c上にFG上部膜13b例えばSiGe膜又はポリシリコン膜が堆積される。その後、FG上部膜13bに対して、P型不純物としてボロンがドープされる。次に、図17a及びbに示すように、半導体基板11内にSTI溝14が形成され、このSTI溝14内に素子分離絶縁膜15が埋め込まれる。次に、例えば素子分離絶縁膜15の上面がFG下部膜13aの上面まで下がるように、素子分離絶縁膜15がエッチバックされる。これにより、FG上部膜13bの上面及び側面とFG中部膜13cの側面が露出される。その後は、第1の実施形態と同様、図6a及びb、図2a及びbの工程を経て、図15a及びbの構造が形成される。尚、FG中部膜13cとしてカーボン含有層を形成する方法は、上記のようにFG中部膜13c例えばSiGe膜又はポリシリコン膜にイオン注入を用いてドープする方法に限定されず、FG下部膜13a上にinsituドープによるカーボン含有層を積層してもよいし、カーボンを含むシリコンをエピタキシャル成長させてカーボン含有層を形成してもよい。また、ボロンのドープは、FG上部膜13bの積層工程後に行われることに限定されず、図17a及びbのFG上部膜13bの上面及び側面とFG中部膜13cの側面が露出された状態の後に行われてもよい。[6-3]効果上記第5の実施形態によれば、フローティングゲート電極13のFG中部膜13cとして、P型不純物の拡散抑制物質であるカーボンを含有したカーボン含有層を用いている。このため、従来と同様にイオン注入工程及びアニール工程を適用した場合も、FG中部膜13cのカーボンによって、FG上部膜13bからFG下部膜13aへボロンが拡散することを抑制できるとともに、FG中部膜13cからのボロンの外方拡散を抑制できる。つまり、FG上部膜13b及びFG中部膜13cにドープされたボロンは、コントロールゲート電極17の電界影響を直接受ける、IPD膜16と接する部分に囲まれたFG上部膜13b及びFG中部膜13c内に留めることができる。これにより、第1乃至第4の実施形態と同様、高濃度のFG上部膜13b及びFG中部膜13cと低濃度のFG下部膜13aで構成されたP型フローティングゲート電極13を実現することで、書き込み及び消去特性の向上を両立させることができる。また、第5の実施形態において、FG上部膜13b及びFG中部膜13cとしてSiGe膜を用いた場合は、第1の実施形態と同様の効果を得ることができ、さらに、書き込み及び消去特性の向上を図ることができる。[7]その他[7-1]P型不純物濃度と活性化濃度図18a及びb、図19a及びbを用いて、参考例及び上記各実施形態に関するフローティングゲート電極のP型不純物濃度及び活性化濃度について説明する。ここで、図18a及びbは、フローティングゲート電極中にP型不純物の拡散抑制物質及び活性化促進物質のいずれも含んでいない参考例を示し、図19a及びbは、フローティングゲート電極中にP型不純物の拡散抑制物質及び活性化促進物質の少なくとも一方を含んでいる上記各実施形態を示す。図18a及びbに示すように、参考例では、フローティングゲート電極13のP型不純物濃度実線及び活性化濃度点線が、FG上部膜13bとFG下部膜13aで一定になっている。ここで、不純物濃度実線は、活性化濃度点線より全体的に低い。一方、図18a及びbに示すように、上記各実施形態では、フローティングゲート電極13のP型不純物濃度実線及び活性化濃度点線は、FG下部膜13aよりFG上部膜13bの方が高くなっている。また、FG下部膜13a及びFG上部膜13bのそれぞれにおいて、不純物濃度実線は、活性化濃度点線より低い。書き込み及び消去特性の向上を両立させるためには、図の矢印で示すように、FG上部膜13bのP型不純物濃度及び活性化濃度はより高くなることが望ましく、FG下部膜13aのP型不純物濃度及び活性化濃度はより低くなることが望ましい。つまり、FG上部膜13bとFG下部膜13aとは、P型不純物濃度及び活性化濃度の差がそれぞれ大きくなることが望ましい。ここで、不純物濃度とは、対象領域に含まれている不純物元素の総濃度を意味し、不純物活性化濃度とは、不純物濃度のうちSi結晶格子に収まっている元素濃度で、高いほど電気的に活性であることを意味する。このため、両者は異なる概念である。しかし、不純物濃度と不純物活性化濃度とは、図18b及び図19bからも分かるように、数値は異なるが、同じ分布を示すものである。つまり、両者は、不純物濃度を上げると、不純物活性化濃度も上がるという関係を有するため、不純物濃度と活性化濃度は、同じ意味として捉えること可能である。従って、上記各実施形態において説明したフローティングゲート電極13のP型不純物濃度分布については、P型不純物の活性化濃度分布として置き換えて考えることが可能である。つまり、上記各実施形態では、書き込み及び消去特性の向上を両立させるために、P型フローティングゲート電極13において、FG上部膜13b及びFG中部膜13cのP型不純物濃度を高濃度にし、FG下部膜13aのP型不純物濃度を低濃度にしており、特にP型不純物濃度に着目していた。しかし、このP型不純物濃度は、P型不純物濃度の活性化濃度として同様に考えることもできため、上記各実施形態は、FG上部膜13b及びFG中部膜13cのP型不純物の活性化濃度を高濃度にし、FG下部膜13aのP型不純物の活性化濃度を低濃度にしていると言える。逆に、P型不純物の活性化濃度を、P型不純物濃度に置き換えて考えることも可能である。尚、本実施形態では、上述した効果を得るために、最終的には、FG上部膜13b及びFG下部膜13aにおけるP型不純物の活性化濃度に高低差を設けたいと考えている。活性化濃度を上げるということは、不純物の総濃度に対し、活性化している元素の割合を増やすということになり、点線活性化濃度を実線不純物濃度に近づけることになる。[7-2]MONOS型上記各実施形態では、NAND型フラッシュメモリのFG型のフローティングゲート電極のP型不純物濃度分布についての考察を行ったが、MONOS型の電荷蓄積層に上記各実施形態におけるP型不純物濃度分布を適用することも可能である。これにより、MONOS型の不揮発性メモリにおいても、書き込み及び消去特性を改善することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。