"主面に第1の電極を有する基板に、該基板の主面に配置された封止樹脂を介して、第1の面に設けられた第2の電極、及び前記第1の面の反対側に位置する第2の面に設けられ、前記第2の電極と対向配置された第3の電極を有する半導体チップを実装する際に使用され、ボンディングツールにより吸着した前記半導体チップを押圧することで、前記第1の電極と前記第3の電極とを電気的に接続する半導体装置製造装置であって、前記ボンディングツールは、前記第2の電極と接触し、かつ該第2の電極を押圧する押圧面を有したツール本体と、前記押圧面が配置された側の前記ツール本体に設けられ、前記押圧面から前記半導体チップ側に突出し、かつ前記第1の面のうち、前記第2の電極が形成されていない電極非形成面を支持する支持部と、を有することを特徴とする半導体装置製造装置。前記押圧面を基準としたときの前記支持部の突出量は、前記第2の電極の高さよりも小さくなるように構成されており、前記支持部は、前記電極非形成面と対向する平坦な支持面を有することを特徴とする請求項1記載の半導体装置製造装置。前記基板を載置するステージを有し、前記ステージは、前記基板を吸着する第1の吸着孔と、前記基板を加熱する第1の加熱機構と、を有することを特徴とする請求項1または2記載の半導体装置製造装置。前記支持部は、前記電極非形成面を吸着する第2の吸着孔を有することを特徴とする請求項1ないし3のうち、いずれか1項記載の半導体装置製造装置。前記ボンディングツールは、前記半導体チップを加熱する第2の加熱機構を有することを特徴とする請求項1ないし4のうち、いずれか1項記載の半導体装置製造装置。主面に第1の電極を有する基板と、第1の面に設けられた第2の電極、及び前記第1の面の反対側に位置する第2の面に設けられ、前記第2の電極と対向配置された第3の電極を有する半導体チップと、を準備する工程と、ステージに吸着された前記基板の主面に、液状の封止樹脂を配置する工程と、前記第2の電極と接触し、かつ該第2の電極を押圧する押圧面を有したツール本体、及び該ツール本体に設けられ、前記押圧面から前記半導体チップ側に突出し、かつ前記第1の面のうち、前記第2の電極が形成されていない電極非形成面を支持する支持部を有するボンディングツールにより、前記半導体チップをピックアップして、前記第1の電極と前記第3の電極とを対向配置させた後、前記押圧面により前記第2の電極を押圧することで、前記第1の電極と前記第3の電極とを電気的に接続すると共に、前記基板と前記半導体チップとの隙間を液状の前記封止樹脂で充填する工程と、前記基板に前記半導体チップを実装後、液状の前記封止樹脂を硬化させる工程と、を含むことを特徴とする半導体装置の製造方法。前記基板上に、液状の前記封止樹脂を介して、複数の前記半導体チップを積み重ねて実装し、その後、液状の前記封止樹脂を硬化させることを特徴とする請求項6記載の半導体装置の製造方法。前記押圧面を基準としたときの前記支持部の突出量は、前記第2の電極の高さよりも小さくなるように構成されており、前記支持部は、前記電極非形成面と対向する平坦な支持面を有することを特徴とする請求項6または7記載の半導体装置の製造方法。前記半導体チップは、貫通電極を有し、前記第3の電極は、前記貫通電極を介して、前記第2の電極と電気的に接続されていることを特徴とする請求項6ないし8のうち、いずれか1項記載の半導体装置の製造方法。前記基板及び前記半導体チップをそれぞれ加熱し、前記押圧面により前記第2の電極を押圧することで、前記第1の電極と前記第3の電極とを熱圧着することを特徴とする請求項6ないし9のうち、いずれか1項記載の半導体装置の製造方法。前記基板として、複数の配線基板が連結形成された配線母基板を用いることを特徴とする請求項6ないし10のうち、いずれか1項記載の半導体装置の製造方法。前記基板として、他の半導体チップを用いることを特徴とする請求項6ないし10のうち、いずれか1項記載の半導体装置の製造方法。前記基板として、前記他の半導体チップが複数連結されたチップ母基板を用いることを特徴とする請求項6ないし10のうち、いずれか1項記載の半導体装置の製造方法。前記半導体チップは、複数の前記第2の電極よりなり、かつ離間して配置された複数の電極群を有し、前記電極群間に、前記電極非形成面を配置したことを特徴とする請求項12または13記載の半導体装置の製造方法。前記半導体チップは、該基板の中央部に、複数の前記第2の電極よりなる電極群を有し、前記電極群を挟むように、前記電極非形成面を配置したことを特徴とする請求項12または13記載の半導体装置の製造方法。前記半導体チップは、該半導体チップの外周部に、複数の前記第2の電極よりなる電極群を有し、前記電極群よりも内側の位置に、前記電極非形成面を配置したことを特徴とする請求項12または13記載の半導体装置の製造方法。しかしながら、貫通電極を有する半導体チップの厚さは、例えば、50μmと薄く、両面に電極バンプ電極が形成されている。このため、特許文献1に記載の吸着ブロックを用いて半導体チップの裏面を吸着し、配線基板上に塗布したNCPに半導体チップを押圧してフリップチップ実装する場合、NCPの反発により、半導体チップの電極が形成されていない電極非形成領域において、半導体チップが変形湾曲し、チップクラックが発生してしまうという問題があった。なお、NCPの粘度にも依存するが、電極群間の間隔が、例えば、3.3mm以上の部位でチップクラックが発生する。また、特許文献2に記載の吸着ノズルを特許文献1に記載の吸着ブロックに適用したとしても、直接電極を押圧する構成とされていないため、貫通電極を有する半導体チップ厚さの薄い半導体チップに設けられた電極と、配線基板に設けられたパッド電極と、の間の接続信頼性を向上できない。また、貫通電極を有する半導体チップでは、電極間の隙間を吸着して、配線基板に塗布されたNCP上にフリップチップ実装する際に、吸着ツールで押圧されないチップの外周部において、NCPの反発により半導体チップが湾曲して、チップクラックが発生してしまうという問題があった。本発明の一観点によれば、主面に第1の電極を有する基板に、該基板の主面に配置された封止樹脂を介して、第1の面に設けられた第2の電極、及び前記第1の面の反対側に位置する第2の面に設けられ、前記第2の電極と対向配置された第3の電極を有する半導体チップを実装する際に使用され、ボンディングツールにより吸着した前記半導体チップを押圧することで、前記第1の電極と前記第3の電極とを電気的に接続する半導体装置製造装置であって、前記ボンディングツールは、前記第2の電極と接触し、かつ該第2の電極を押圧する押圧面を有したツール本体と、前記押圧面が配置された側の前記ツール本体に設けられ、前記押圧面から前記半導体チップ側に突出し、かつ前記第1の面のうち、前記第2の電極が形成されていない電極非形成面を支持する支持部と、を有することを特徴とする半導体装置製造装置が提供される。本発明の半導体装置製造装置によれば、押圧面で第2の電極を直接押圧することで、第1の電極と第3の電極とをしっかりと電気的に接続することが可能となり、基板と半導体チップとの間の電気的接続信頼性を向上できると共に、半導体チップを封止樹脂に押圧して封止樹脂が反発した際、支持部と変形湾曲しようとする半導体チップとを接触させて、半導体チップの変形を抑制可能となるので、半導体チップにチップクラックが発生することを抑制できる。以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施の形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置製造装置、及び半導体装置の寸法関係とは異なる場合がある。第1の実施の形態図1は、本発明の第1の実施の形態に係る半導体装置製造装置の概略構成を示す断面図である。図1では、説明の便宜上、半導体装置製造装置10の構成要素ではない、他の半導体チップ基板である第1の半導体チップ14、半導体チップである第2の半導体チップ15、及び液状とされた封止樹脂16を図示する。また、図1では、第1の半導体チップ14に設けられた第1の電極23と、第2の半導体チップ15に設けられた第3の電極31と、が対向した状態を模式的に図示している。図1を参照するに、第1の実施の形態の半導体装置製造装置10は、ステージ11と、ボンディングツール12と、押圧機構図示せずと、ボンディングツール駆動部図示せずと、を有する。ここで、ステージ11、ボンディングツール12、押圧機構図示せず、及びボンディングツール駆動部図示せずの具体的な構成を説明する前に、説明の便宜上、ステージ11に載置される第1の半導体チップ14基板と、ボンディングツール12に吸着される第2の半導体チップ15半導体チップと、封止樹脂16と、について説明する。図1を参照するに、第1の半導体チップ14は、半導体基板21と、素子層22と、第1の電極23と、を有する。半導体基板21としては、例えば、シリコンウェハを個片化したシリコン基板を用いることができる。素子層22は、半導体基板21の表面21aに設けられている。素子層22は、図示していないトランジスタ素子を有すると共に、積層された複数の絶縁層、及び該複数の絶縁層に設けられた配線及びコンタクトプラグ等全て図示せずにより構成されている。上記配線及びコンタクトプラグは、トランジスタ素子図示せずと電気的に接続されている。また、最上層に設けられたコンタクトプラグは、素子層22の表面22a基板の主面から露出されている。第1の電極23は、素子層22の表面22aに複数設けられており、最上層に設けられたコンタクトプラグと接続されている。これにより、第1の電極23は、トランジスタ素子図示せずと電気的に接続されている。第1の電極23は、外部接続用の電極であり、例えば、バンプを用いることができる。第1の半導体チップ14は、複数の第1の電極23が列状に配置された3つの電極群3列の電極群を有する。3つの電極群のうち、2つの電極群は、離間した状態で対向するように素子層26の外周部に配置され、1つの電極群は、2つの電極群に挟まれるように、素子層26の中央部に配置されている。3つの電極群は、同じ方向に延在するように配置されている。また、3つの電極群は、十分に離間した状態で配置されている。上記構成とされた第1の半導体チップ14としては、例えば、メモリ用半導体チップを用いることができる。図1を参照するに、第2の半導体チップ15は、半導体基板25と、素子層26と、貫通電極28と、第2の電極29と、第3の電極31と、を有する。半導体基板25としては、例えば、シリコンウェハを個片化したシリコン基板を用いることができる。素子層26は、半導体基板25の表面25aに設けられている。素子層26の表面26a半導体チップの第1の面は、第2の電極29が形成される面である。素子層26の表面26aのうち、電極群間に位置する部分には、第2の電極29が形成されない電極非形成面26bが配置されている。素子層26は、図示していないトランジスタ素子を有すると共に、積層された複数の絶縁層、及び該複数の絶縁層に設けられた配線及びコンタクトプラグ等全て図示せずにより構成されている。上記配線及びコンタクトプラグは、トランジスタ素子図示せずと電気的に接続されている。貫通電極28は、TSVThroughSiliconViaであり、図示していない絶縁膜半導体基板25と貫通電極28とを電気的に絶縁するための膜を介して、半導体基板25及び素子層26を貫通するように設けられている。貫通電極28は、第1の半導体チップ14と第2の半導体チップ15とを対向させた状態図1に示す状態において、第1の半導体チップ14に設けられた第1の電極23と対向するように配置されている。つまり、第2の半導体基板15は、複数の貫通電極28よりなる3列の貫通電極群を有する。また、3列の貫通電極群は、十分に離間した状態で配置されている。貫通電極28の一方の端28Aは、素子層26の表面26aから露出されている。また、貫通電極28の他方の端28Bは、半導体基板25の裏面25b半導体チップの第2の面から露出されている。貫通電極28は、素子層26を構成する複数の絶縁層に設けられた配線図示せずと接続されている。これにより、貫通電極28は、トランジスタ素子図示せずと電気的に接続されている。第2の電極29は、貫通電極28の一方の端28Aと接続されるように、素子層26の表面26aに複数設けられている。これにより、第2の半導体基板15は、複数の第2の電極29よりなる3列の電極群を有する。また、3列の電極群は、十分に離間した状態で配置されている。第2の電極29は、素子層26の表面26aから突出している。第2の電極29は、外部接続用の電極である。第2の電極29としては、例えば、バンプを用いることができる。素子層26の表面26aを基準としたときの第2の電極29の高さは、例えば、20μmとすることができる。第3の電極31は、貫通電極28の他方の端28Bと接続されるように、図示していない絶縁膜半導体基板25と第3の電極31とを電気的に絶縁するための膜を介して、半導体基板25の裏面25bに複数設けられている。これにより、第3の電極31は、貫通電極28を介して、第2の電極29と電気的に接続されると共に、半導体基板25及び素子層26を介して、第2の電極29と対向するように配置される。第3の電極31は、半導体基板25の裏面25bから突出している。第3の電極31は、第1の半導体チップ14に設けられた第1の電極23と接続される外部接続用の電極である。第3の電極31としては、例えば、バンプを用いることができる。上記構成とされた第2の半導体チップ15は、貫通電極28を有し、かつ薄板化例えば、厚さが50μm以下されたチップである。第2の半導体チップ15としては、例えば、メモリ用半導体チップやIF用半導体チップ等を用いることができる。封止樹脂16は、非導電性であり、かつ流動性を有した液状の封止樹脂つまり、完全に硬化する前の封止樹脂であり、素子層22の表面22aに配置されている。封止樹脂16は、第1の半導体チップ14に設けられた第1の電極23に第2の半導体チップ15に設けられた第3の電極31が電気的に接続された際、第1の半導体チップ14と第2の半導体チップ15との隙間を充填することで、第1の半導体チップ14と第2の半導体チップ15との間を封止する樹脂である。封止樹脂16としては、例えば、NCPNonconductivePasteを用いることができる。なお、第1の半導体チップ上にNCFNonconductivefilmのようなフィルム状の樹脂を配置しておき、フィルム状の樹脂を溶融させて、第1の半導体チップ14と第2の半導体チップ15の隙間を充填するように構成しても良い。次に、第1の実施の形態の半導体装置製造装置10を構成するステージ11、ボンディングツール12、押圧機構図示せず、及びボンディングツール駆動部図示せずについて説明する。図1を参照するに、ステージ11は、ステージ本体35と、第1の吸着孔36と、第1の加熱機構37と、を有する。ステージ本体35は、第1の半導体チップ14が載置される部材である。ステージ本体35は、平坦な上面35aを有する。ステージ本体35の上面35aは、第1の半導体チップ14が載置される基板載置面35bを有する。第1の吸着孔36は、基板載置領域35bに露出されるように、ステージ本体35に複数設けられている。第1の吸着孔36は、図示していない真空ポンプと接続されている。第1の吸着孔36は、第1の半導体チップ14を吸着することで、第1の半導体チップ14の位置を固定する。第1の加熱機構37は、ステージ本体35に内設されている。第1の加熱機構37は、ステージ本体35に吸着された第1の半導体チップ14を所定の温度に加熱する。第1の加熱機構37としては、例えば、カートリッジヒーターを用いることができる。ボンディングツール12は、ツール本体41と、支持部42と、第2の吸着孔43と、第2の加熱機構44と、を有する。ツール本体41は、略四角柱形状とされている。ツール本体41の外形は、第2の半導体チップ15の外形よりも大きくなるように構成されている。ツール本体41は、第2の電極29と対向する平坦な押圧面41aを有する。押圧面41aは、ボンディングツール12が第2の半導体チップ15を吸着した際、複数の第2の電極29の上端と接触する。押圧面41aは、図1に示す状態からボンディングツール12を下方に移動させ、第2の半導体チップ15と封止樹脂16とが接触後、第2の電極29の上端を押圧する面である。支持部42は、ツール本体41のうち、複数の第2の電極29よりなる電極群間に位置する電極非形成面26bと対向する部分に設けられている。支持部42は、ツール本体41と一体に構成されている。支持部42は、押圧面41aから第2の半導体チップ15側電極非形成面26b側に突出している。支持部42は、電極非形成面26bと対向する平坦な支持面42aを有する。支持部42は、平坦な支持面42aにより、電極非形成面26bを支持する。押圧面41aを基準としたときの支持部42の突出量T1言い換えれば、押圧面41aから支持面42aまでの距離は、第2の電極29の高さの値よりも小さくするとよい。具体的には、素子層26の表面26aを基準としたときの第2の電極29の高さが20μmの場合、支持部42の突出量T1は、例えば、17μmとすることができる。言い換えれば、支持部42の突出量T1は、第2の電極29の高さの値よりも3μm程度小さくするとよい。このように、押圧面41aを基準としたときの支持部42の突出量T1を第2の電極29の高さの値よりも小さくすることにより、複数の第2の電極29間に高さばらつきが存在した場合でも、押圧面41aにより全ての第2の電極29の上端を確実に押圧することができる。また、上記説明したように、支持部42の突出量T1は、第2の電極29の高さの値よりも小さくなるように構成されているため、ボンディングツール12が、第2の半導体チップ15を吸着し、かつ第2の半導体チップ15をピックアップした状態図1に示す状態では、支持面42aと素子層26の上面26aとの間には隙間が形成される。また、図1に示す状態から、ボンディングツール12を下方に移動させて、押圧面41aにより第2の電極29を押圧して、第1の電極23と第3の電極31とを電気的に接続する際、支持部42の支持面42aは、封止樹脂16の反発により変形湾曲しようとする第2の半導体チップ15の素子層26の電極非形成領域26bと接触する。これにより、封止樹脂16の反発に起因する第2の半導体チップ15の変形が抑制可能となるため、薄板化された第2の半導体チップ15にチップクラックが発生することを抑制できる。第2の吸着孔43は、支持部42を貫通するように、ツール本体41に複数設けられている。第2の吸着孔43は、支持面42aから露出されている。また、第2の吸着孔43は、図示していない真空ポンプと接続されている。第2の吸着孔43は、ボンディングツール12により第2の半導体チップ15をピックアップ可能なように、第2の半導体チップ15の電極非形成面26bを吸着する。第2の加熱機構44は、ツール本体41に内設されている。第2の加熱機構44は、ボンディングツール12に吸着された第2の半導体チップ15を所定の温度に加熱する。第2の加熱機構44としては、例えば、カートリッジヒーターを用いることができる。押圧機構図示せずは、ステージ11側にツール本体41を押圧することで、押圧面41aにより第2の電極29を押圧するための機構である。ボンディングツール駆動部図示せずは、ステージ本体35の上面35aに対して平行な面方向、及び上下方向に、ボンディングツール12を移動させるための駆動部である。第1の実施の形態の半導体装置製造装置によれば、第2の半導体チップ15に設けられた第2の電極29と接触し、かつ第2の電極29を押圧する押圧面41aを有したツール本体41と、押圧面41aが配置された側のツール本体41に設けられ、押圧面41aから第1の半導体チップ14側に突出し、かつ第2の電極29が形成されていない第2の半導体チップ15の電極非形成面26bを支持する支持部42と、を有するボンディングツール12を備えることにより、押圧面41aで第2の電極29を直接押圧して、第1の電極23と第3の電極31とをしっかりと電気的に接続することが可能となり、第1の半導体チップ14と第2の半導体チップ15との間の電気的接続信頼性を向上できると共に、第2の半導体チップ15を液状の封止樹脂16に押圧して封止樹脂16が反発した際、変形湾曲しようとする第2の半導体チップ15の電極非形成面26bと支持部42具体的には、平坦な支持面42aとを接触させて、第2の半導体チップ15の変形を抑制可能となるので、薄型化例えば、厚さが50μm以下された第2の半導体チップ15にチップクラックが発生することを抑制できる。図2は、本発明の第1の実施の形態の第1変形例に係る半導体装置製造装置の概略構成を示す断面図である。図2では、説明の便宜上、第1の実施の形態の第1変形例に係る半導体装置製造装置50の構成要素ではない、他の半導体チップ基板である第1の半導体チップ53、半導体チップである第2の半導体チップ54、及び液状とされた封止樹脂16を図示する。また、図2では、第1の半導体チップ53に設けられた第1の電極23と、第2の半導体チップ54に設けられた第3の電極31と、が接続された状態を模式的に図示している。さらに、図2において、図1に示す第1の実施の形態の半導体装置製造装置10と同一構成部分には同一符号を付す。図2を参照するに、第1の実施の形態の第1変形例に係る半導体装置製造装置50は、第1の実施の形態の半導体装置製造装置10に設けられたボンディングツール12の替わりに、ボンディングツール51を設けた以外は、半導体装置製造装置10と同様な構成とされている。ここで、ボンディングツール51の構成について説明する前に、説明の便宜上、ステージ11が吸着する第1の半導体チップ53、及びボンディングツール51が吸着する第2の半導体チップ54の構成について説明する。図2を参照するに、第1の半導体チップ53は、先に説明した図1に示す第1の半導体チップ14に設けられた複数の第1の電極23よりなる3列の電極群を素子層22の表面22aの中央部にまとめて配置したこと以外は、第1の半導体チップ14と同様に構成される。第1の半導体チップ53としては、例えば、メモリ用半導体チップを用いることができる。図2を参照するに、第2の半導体チップ54は、先に説明した図1に示す第2の半導体チップ15に設けられた貫通電極28、第2の電極29、及び第3の電極31を、第1の半導体チップ53に設けられた第1の電極23と対向するように3列で配置すると共に、第2の電極29よりなる3列の電極群を挟み込むように、電極非形成領域26bを配置したこと以外は、第2の半導体チップ15と同様に構成される。第2の半導体チップ54としては、例えば、メモリ用半導体チップやIF用半導体チップ等を用いることができる。図2を参照するに、ボンディングツール51は、先に説明した図1に示すボンディングツール12を構成する支持部42を、複数の第2の電極29よりなる3列の電極群を挟み込むように配置したこと以外は、ボンディングツール12と同様な構成とされている。ボンディングツール51に設けられた支持部42の支持面42aは、素子層22の表面22aに配置され、かつ液状とされた封止樹脂16に、第2の半導体チップ54を押圧して、第1の電極23と第3の電極31とを電気的に接続する際、液状とされた封止樹脂16の反発により変形湾曲しようとする第2の半導体チップ54の変形を抑制する。上記構成とされた第1の実施の形態の第1変形例に係る半導体装置製造装置50は、第1の実施の形態の半導体装置製造装置10と同様な効果を得ることができる。具体的には、押圧面41aで第2の電極29を直接押圧して、第1の電極23と第3の電極31とをしっかりと電気的に接続することが可能となり、第1の半導体チップ53と第2の半導体チップ54との間の電気的接続信頼性を向上できると共に、第2の半導体チップ54を液状とされた封止樹脂16に押圧して封止樹脂16が反発した際、変形湾曲しようとする第2の半導体チップ54の電極非形成面26bと支持部42具体的には、平坦な支持面42aとを接触させて、第2の半導体チップ54の変形を抑制可能となるので、薄型化例えば、厚さが50μm以下された第2の半導体チップ54にチップクラックが発生することを抑制できる。また、ボンディングツール51に設けられた支持部42の支持面42aが、外周縁に位置する電極非形成面26bと接触可能な構成とされているため、第2の半導体チップ54の外周縁の変形も抑制できる。図3は、本発明の第1の実施の形態の第2変形例に係る半導体装置製造装置の概略構成を示す断面図である。図3では、説明の便宜上、第1の実施の形態の第1変形例に係る半導体装置製造装置60の構成要素ではない、他の半導体チップ基板である第1の半導体チップ63、半導体チップである第2の半導体チップ64、及び液状とされた封止樹脂16を図示する。また、図3では、第1の半導体チップ63に設けられた第1の電極23と、第2の半導体チップ54に設けられた第3の電極31と、が接続された状態を模式的に図示している。さらに、図3において、図1に示す第1の実施の形態の半導体装置製造装置10と同一構成部分には同一符号を付す。図3を参照するに、第1の実施の形態の第2変形例に係る半導体装置製造装置60は、第1の実施の形態の半導体装置製造装置10に設けられたボンディングツール12の替わりに、ボンディングツール61を設けた以外は、半導体装置製造装置10と同様な構成とされている。ここで、ボンディングツール61の構成について説明する前に、説明の便宜上、ボンディングツール61が吸着する第1の半導体チップ63、及びステージ11が吸着する第2の半導体チップ64について説明する。図3を参照するに、第1の半導体チップ63は、先に説明した図1に示す第1の半導体チップ14に設けられた複数の第1の電極23を、矩形とされた第1の半導体チップ63の対向する2辺に各1列配置したこと以外は、第1の半導体チップ14と同様に構成される。第1の半導体チップ63としては、例えば、メモリ用半導体チップを用いることができる。図3を参照するに、第2の半導体チップ64は、先に説明した図1に示す第2の半導体チップ15に設けられた貫通電極28、第2の電極29、及び第3の電極31を、第1の半導体チップ63に設けられた第1の電極23と対向するように2列で配置すると共に、複数の第2の電極29よりなる2列の電極群の間に、支持部42が接触する電極非形成領域26bを配置したこと以外は、第2の半導体チップ15と同様に構成される。第2の半導体チップ64としては、例えば、メモリ用半導体チップやIF用半導体チップ等を用いることができる。図3を参照するに、ボンディングツール61は、先に説明した図1に示すボンディングツール12を構成する支持部42を、複数の第2の電極29よりなる2列の電極群の間に配置したこと以外は、ボンディングツール12と同様な構成とされている。ボンディングツール61に設けられた支持部42の支持面42aは、素子層22の表面22aに配置され、かつ液状とされた封止樹脂16に、第2の半導体チップ64を押圧して、第1の電極23と第3の電極31とを電気的に接続する際、液状とされた封止樹脂16の反発により変形湾曲しようとする第2の半導体チップ64の変形を抑制する。上記構成とされた第1の実施の形態の第2変形例に係る半導体装置製造装置60は、第1の実施の形態の半導体装置製造装置10と同様な効果を得ることができる。具体的には、押圧面41aで第2の電極29をしっかりと押圧することで、第3の電極31と第1の電極23との間の電気的接続信頼性を向上できると共に、液状とされた封止樹脂16の反発により変形しようとする第2の半導体チップ64の素子層26の電極非形成領域26bと接触する支持部42の支持面42aにより、第2の半導体チップ64の変形を抑制して、薄型化例えば、厚さが50μm以下された第2の半導体チップ64にチップクラックが発生することを抑制できる。図4~図18は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図である。図19~図21は、図6に示す工程における現象を段階的に示した断面図であり、図6に示す領域Aを拡大した断面図である。図4~図21において、図1に示す構造体と同一構成部分には同一符号を付す。図4~図21を参照して、図1に示す半導体装置製造装置10を用いた本発明の第1の実施の形態に係る半導体装置100図18参照の製造方法について説明する。始めに、図4に示す工程の処理を行なう前に、予め、図9に示す第1の半導体チップ14他の半導体チップ基板、及び第2の半導体チップ15-1,15-2,15-3,73複数の半導体チップを準備する。具体的には、第1の半導体チップ14として、先に説明した図1に示す構成とされた第1の半導体チップ14メモリ用半導体チップを準備する。第2の半導体チップ15-1,15-2,15-3としては、先に説明した図1に示す第2の半導体チップ15と同様な構成とされたメモリ用半導体チップを準備する。つまり、第2の半導体チップ15-1,15-2,15-3は、貫通電極28を有しており、薄板化例えば、厚さが50μm以下とされた半導体チップである。第2の半導体チップ73としては、先に説明した図1に示す半導体チップ15と同様な構成とされたIF用半導体チップを準備する。第2の半導体チップ73は、後述する図12に示す配線基板80と電気的に接続フリップチップ接続される半導体チップである。第2の半導体チップ73に設けられた第2の電極29は、図12に示す配線基板80に設けられたパッド電極84と対向するように配置されている。次いで、図4に示す工程では、ステージ本体35の基板載置面35b上に、第1の半導体チップ14を載置し、第1の吸着孔36により半導体基板21の裏面21bを吸着することで、第1の半導体チップ14の位置を固定する。このとき、半導体基板21の裏面21bには、電極バンプが形成されていないため、ステージ本体35上に良好な状態で吸着することができる。次いで、第1の加熱機構37により、第1の半導体チップ14を所定の温度例えば、80~100°Cに加熱保持する。次いで、ディスペンサー71により、素子層22の上面22aに、液状の封止樹脂16を配置する。この段階では、封止樹脂16は、硬化していない。封止樹脂16としては、例えば、NCPNonConductivePasteを用いることができる。次いで、図5に示す工程では、ボンディングツール12の第2の吸着孔43により、第2の半導体チップ15-1の電極非形成面26bを吸着すると共に、第2の加熱機構44により、第2の半導体チップ15-1を所定の温度例えば、200°Cに加熱保持する。この段階では、押圧面41aが第2の電極29の上端と接触し、かつ支持部42の支持面42aは電極非形成面26bと接触していない。次いで、第1の半導体チップ14の上方に、第3の電極31と第1の電極23とが対向するように、ボンディングツール12に吸着保持された第2の半導体チップ15-1を配置する。次いで、図6に示す工程では、図5に示す状態から、ボンディングツール12を下方に移動させ、第2の半導体チップ15-1と液状とされた封止樹脂16とを接触させる。次いで、ボンディングツール12の押圧面42aにより第2の電極29を押圧することで、熱圧着により、第1の電極23と第3の電極31とを電気的に接続すると共に、第1の半導体チップ14と第2の半導体チップ15-1との間の隙間を封止樹脂16で充填することで封止して、第1の半導体チップ14上に第2の半導体チップ15-1を仮圧着する。これにより、第1の半導体チップ14と第2の半導体チップ15-1とが電気的に接続される。ここで、図19~図21を参照して、図6に示す工程における現象を段階的に説明していく中で、ボンディングツール12に設けられた支持部42の作用及び効果について説明する。図19に示すように、第3の電極31、及び半導体基板25の裏面25bが封止樹脂16と接触する前の段階では、押圧面41aと第2の電極29の上端とが接触し、かつ素子層26の表面26aと支持部42の支持面42aとは接触していない。また、この段階において、第1及び第2の半導体チップ14,15-1をそれぞれ所定の温度に加熱保持する。次いで、図20に示すように、押圧面41aにより第2の電極29を押圧して、第3の電極31、及び半導体基板25の裏面25bが液状とされた封止樹脂16と接触する段階では、液状とされた封止樹脂16が横方向に広がると共に、上方向第1の半導体チップ14から第2の半導体チップ15-1に向かう方向に封止樹脂16が反発して、薄型化された第2の半導体基板15-1が変形湾曲しようとする。このとき、ボンディングツール12に設けられた支持部42の支持面42aと、変形しようとする第2の半導体チップ15-1を構成する素子層26の表面26aとが接触する。次いで、図21に示すように、図20に示す段階から、さらに、第2の電極29を押圧すると、熱圧着により、第1の電極23と第3の電極31とが電気的に接続されると共に、第1の半導体チップ14と第2の半導体チップ15-1との間の隙間が液状とされた封止樹脂16で充填される。このとき、支持面42aと素子層26の表面26aとが接触した状態が保たれるため、液状とされた封止樹脂16の反発により、第2の半導体チップ15-1の変形が抑制される。このように、第2の電極29を押圧する押圧面41a、及び押圧面41aから第1の半導体チップ14側に突出し、第2の半導体チップ15-1の電極非形成面26bを支持する支持部42を有する半導体装置製造装置10により、第1の電極23と第3の電極31とが対向するように、第2の半導体チップ15-1をピックアップし、その後、液状とされた封止樹脂16と第2の半導体チップ15-1とを接触させ、押圧面41aにより第2の電極29を押圧して、熱圧着により、第1の電極23と第3の電極31とを電気的に接続すると共に、第1の半導体チップ14と第2の半導体チップ15-1との隙間を液状とされた封止樹脂16で充填することにより、押圧面41aで第2の電極29を直接押圧して、第1の電極23と第3の電極31とをしっかりと電気的に接続することが可能となり、第1の半導体チップ14と第2の半導体チップ15との間の電気的接続信頼性を向上できると共に、第2の半導体チップ15を液状とされた封止樹脂16に押圧して封止樹脂16が反発した際、変形湾曲しようとする第2の半導体チップ15の電極非形成面26bと支持部42の平坦な支持面42aとを接触させて、第2の半導体チップ15の変形を抑制可能となるので、薄型化例えば、厚さが50μm以下された第2の半導体チップ15にチップクラックが発生することを抑制できる。また、半導体装置製造装置10では、押圧面41aを基準としたときの支持部42の突出量T1が第2の電極29の高さの値よりも小さくなる例えば、3μm程度小さいように構成されているため、複数の第2の電極29間に高さばらつきが存在した場合でも、押圧面41aにより複数の第2の電極29の上端を確実に押圧して、第1の電極23と第3の電極31とをしっかりと接続することが可能となるので、第1の電極23と第3の電極31との間の電気的接続信頼性を向上させることができる。さらに、第1の半導体チップ14に第2の半導体チップ15-1を実装後言い換えれば、第1の電極23と第3の電極31とを圧着後に、毛細管現象により、第1の半導体チップ14と第2の半導体チップ15-1との隙間をアンダーフィル樹脂で充填する場合と比較して、半導体装置100の製造時間を短縮することが可能となるので、半導体装置100の生産性を向上できる。また、素子層22の表面22aに液状とされた封止樹脂16を配置させた後、液状とされた封止樹脂16に対して第2の半導体チップ15-1を押圧して、第1の半導体チップ14と第2の半導体チップ15-1との間の隙間を封止することで、アンダーフィル樹脂を用いた場合に発生するフィレット部分が形成されることがなくなるため、複数の積層された半導体チップ具体的には、第1及び第2の半導体チップ14,15-1,15-2,15-3,73よりなるチップ積層75後述する図10参照の外形の寸法精度を向上させることができる。次いで、図7に示す工程では、ディスペンサー71により、第2の半導体チップ15-1を構成する素子層26の上面26aに、液状とされた封止樹脂16を配置する。この段階では、封止樹脂16は、硬化していない。次いで、図8に示す工程では、先に説明した図5及び図6に示す工程と同様な処理を行なうことで、加熱された第2の半導体チップ15-1上に配置された液状の封止樹脂16に対して、加熱された第2の半導体チップ15-2を押圧することで、熱圧着により、第2の半導体チップ15-1に設けられた第2の電極29と第2の半導体チップ15-2に設けられた第3の電極31とを電気的に接続すると共に、第2の半導体チップ15-1と第2の半導体チップ15-2との間に形成された隙間を液状の封止樹脂16で充填する。これにより、第2の半導体チップ15-1と第2の半導体チップ15-2とが電気的に接続されると共に、第2の半導体チップ15-1上に第2の半導体チップ15-2が仮圧着される。次いで、図9に示す工程では、先に説明した図7及び図8に示す工程と同様な処理を行うことで、熱圧着により、第2の半導体チップ15-2に設けられた第2の電極29と第2の半導体チップ15-3に設けられた第3の電極31とを電気的に接続すると共に、第2の半導体チップ15-2と第2の半導体チップ15-3との間に形成された隙間を液状とされた封止樹脂16で封止する。これにより、第2の半導体チップ15-2と第2の半導体チップ15-3とが仮圧着されると共に、第2の半導体チップ15-2と第2の半導体チップ15-3とが電気的に接続される。次いで、先に説明した図7及び図8に示す工程と同様な処理を行うことで、熱圧着により、第2の半導体チップ15-3に設けられた第2の電極29と、第2の半導体チップ73200°Cに加熱された半導体チップに設けられた第3の電極31と、を電気的に接続すると共に、第2の半導体チップ15-3と第2の半導体チップ73との間に形成された隙間を液状とされた封止樹脂16で封止する。これにより、第2の半導体チップ15-3と第2の半導体チップ73とが仮圧着されると共に、第2の半導体チップ15-3と第2の半導体チップ73とが電気的に接続される。その後、仮圧着された第2の半導体チップ73を300°Cに加熱した状態で、荷重を印加することで、第1及び第2の半導体チップ14,15-1,15-2,15-3,73間を本圧着する。これにより、液状とされた封止樹脂16が完全に硬化する。これにより、積み重ねられた第1及び第2の半導体チップ14,15-1,15-2,15-3,73、及び硬化した封止樹脂16よりなるチップ積層体75が形成される。次いで、図10に示す工程では、図11に示す半導体装置製造装置10からチップ積層体75を取り出し、チップ積層体75の上下を反転させる。次いで、図11に示す工程では、配線母基板81を準備する。ここで、図11を参照して、配線母基板81の構成について説明する。図11を参照するに、配線母基板81は、複数の配線基板80が連結された構成とされており、基板本体83と、パッド電極84と、配線パターン85と、ランド部86と、貫通電極87と、第1のソルダーレジスト89と、第2のソルダーレジスト91と、を有する。基板本体83は、ダイシングラインCにより区画され、配線基板80が形成される配線基板形成領域Bを複数有する。基板本体83としては、例えば、ガラスエポキシ基板を用いることができる。パッド電極84は、基板本体83の表面83aのうち、配線基板形成領域Bの中央部に設けられている。パッド電極84は、図10に示すチップ積層体75を構成する第2の半導体チップ73に設けられた第2の電極29と接続される電極である。配線パターン85は、パッド電極84と一体に構成されており、配線基板形成領域Bに対応する基板本体83の表面83aに設けられている。配線パターン85は、再配線用のパターンである。ランド部86は、配線基板形成領域Bに対応する基板本体83の裏面83bに設けられている。貫通電極87は、配線基板形成領域Bに対応する基板本体83を貫通するように設けられている。貫通電極87の上端は、配線パターン85と接続されており、貫通電極87の下端は、ランド部86と接続されている。これにより、貫通電極87は、ランド部86とパッド電極84とを電気的に接続している。第1のソルダーレジスト89は、パッド電極84を露出するように、配線基板形成領域B及びダイシングラインCに対応する基板本体83の表面83aに設けられている。第1のソルダーレジスト89は、配線パターン85の一部を覆うように設けられている。第1のソルダーレジスト89は、配線パターン85を保護する機能を有する。第2のソルダーレジスト91は、ランド部86を露出するように、配線基板形成領域B及びダイシングラインCに対応する基板本体83の裏面83bに設けられている。配線基板80は、パッド電極84と、配線パターン85と、ランド部86と、貫通電極87と、配線基板形成領域Bに対応する基板本体83、第1のソルダーレジスト89、及び第2のソルダーレジスト91と、を有した構成とされている。次いで、図12に示す工程では、パッド電極84上に、ワイヤバンプ93を形成する。具体的には、ワイヤバンプ93は、例えば、AuやCu等よりなるワイヤの先端に溶融したボールが形成されたものを、ワイヤボンディング装置図示せずを用いて、超音波によりパッド電極84上に圧着後、ワイヤの後端を引き切ることで形成する。次いで、図13に示す工程では、各配線基板形成領域Bの中央部に、ワイヤバンプ93を覆うように、液状とされた封止樹脂16を配置する。具体的には、液状とされた封止樹脂16は、先に説明した図4に示す方法と同様な手法により、ディスペンサー図示せずから液状とされたNCPを供給することで形成する。次いで、図14に示す工程では、ボンディングツール図示せずを用いて、図10に示すチップ積層体75をピックアップして、チップ積層体75を構成する第2の半導体チップ73に設けられた第2の電極29と配線基板11に設けられた電極パッド84とを対向配置させる。次いで、ボンディングツール図示せずにより、チップ積層体75を高温例えば、300°C程度で加熱した状態で、封止樹脂94が形成され、かつ加熱された配線基板11に押し当てることで、ワイヤバンプ93を介して、第2の半導体チップ73に設けられた第2の電極29と配線基板11に設けられた電極パッド84とを熱圧着すると共に、チップ積層体75と配線基板11との間に形成される隙間を封止樹脂16により封止する。これにより、チップ積層体75は、配線基板11に対してフリップチップ接続されると共に、チップ積層体75と配線基板11とが電気的に接続される。なお、図14に示す工程では、全ての配線基板11に対して、チップ積層体75を実装する。次いで、図15に示す工程では、配線母基板81上に実装された複数のチップ積層体75を一括して封止し、かつ上面96aが平坦な面とされたモールド樹脂96を形成する。モールド樹脂96は、例えば、トランスファーモールド法により形成する。具体的には、上部金型と下部金型との間に形成された空間内に、図14に示す構造体を収容し、その後、該空間内に加熱溶融されたモールド樹脂96を注入する。次いで、溶融したモールド樹脂96を所定の温度例えば、180°C程度で加熱キュアし、その後、所定の温度でベークすることで、モールド樹脂96を完全に硬化させる。これにより、複数のチップ積層体75を一括封止するモールド樹脂96が形成される。モールド樹脂96としては、例えば、エポキシ樹脂等の熱硬化性樹脂を用いることができる。次いで、図16に示す工程では、図15に示す構造体の上下を反転させ、その後、配線母基板81に形成された複数のランド部86に外部接続端子97を形成する。これにより、配線基板80、チップ積層体75、封止樹脂16、モールド樹脂96、及び外部接続端子97を有し、かつ連結された複数の半導体装置100が形成される。外部接続端子97としては、例えば、はんだボールを用いることができる。この場合、図示していない複数の吸着孔を有するボールマウンターのマウントツールにより、複数のはんだボールを吸着保持しながら、複数のはんだボールにフラックスを転写形成する。次いで、母配線基板81に形成された複数のランド部86に、はんだボールを載置し、その後、はんだボールが形成された母配線基板81を熱処理リフロー処理する。これにより、複数の配線基板80に設けられたランド部86にはんだボールが固定される。次いで、図17に示す工程では、モールド樹脂96の上面96aにダイシングテープ98を貼着する。次いで、ダイシングブレード99により、ダイシングラインCに沿って、図16に示す配線母基板81及びモールド樹脂96を切断することで、複数の半導体装置100が個片化される。このとき、配線基板80も個片化される。次いで、図18に示す工程では、図17に示す構造体を上下反転させた後、ダイシングテープ98を剥離することで、CoC型ChiponChipの半導体装置100が複数製造される。第1の実施の形態の半導体装置の製造方法によれば、ステージ11上に載置された第1の半導体チップ14上に液状とされた封止樹脂16を配置し、次いで、ボンディングツール12により、第2の半導体チップ15-1をピックアップし、第1の電極23と第3の電極とを対向させ、その後、第1及び第2の半導体チップ14,15-1をそれぞれ加熱しながら、押圧面41aにより第2の電極29を押圧して、第1の電極23と第3の電極31とを熱圧着すると共に、第1の半導体チップ14と第2の半導体チップ15-1との間に形成される隙間を液状とされた封止樹脂16で充填し、その後、液状とされた封止樹脂16を硬化させることにより、押圧面41aで第2の電極29を直接押圧して、第1の電極23と第3の電極31とをしっかりと電気的に接続することが可能となり、第1の半導体チップ14と第2の半導体チップ15-1との間の電気的接続信頼性を向上できると共に、第2の半導体チップ15-1を液状とされた封止樹脂16に押圧して封止樹脂16が反発した際、変形湾曲しようとする第2の半導体チップ15-1の電極非形成面26bと支持部42の平坦な支持面42aとを接触させて、第2の半導体チップ15の変形を抑制可能となるので、薄型化例えば、厚さが50μm以下された第2の半導体チップ15-1にチップクラックが発生することを抑制できる。また、上記説明した第1の実施の形態の半導体装置の製造方法と同様な手法により、液状とされた封止樹脂16を形成する工程と、該封止樹脂16に第2の半導体チップを押圧する工程と、を繰り返し行うことで、第2の半導体チップ15-1上に、第2の半導体チップ15-2,15-3,73を順次実装することにより、薄型化例えば、厚さが50μm以下された第2の半導体チップ15-2,15-3,73を複数積み重ねて実装した場合でも、第2の半導体チップ15-2,15-3,73にチップクラックが発生することを抑制できる。第2の実施の形態図22~図25は、本発明の第2の実施の形態に係る半導体装置の製造工程を示す断面図である。図22~図25において、第1の実施の形態で説明した図9及び図14に示す構造体と同一構成部分には同一符号を付す。なお、図22~図25では、ステージ11に設けられた第1の吸着孔36及び第1の加熱機構37の図示を省略する。主に、図22~図25を参照して、図1に示す半導体装置製造装置10を用いて製造される第2の実施の形態の半導体装置115後述する図25参照の製造方法について説明する。始めに、図22に示す工程の処理を行なう前に、図22に示す半導体チップ102~106複数の半導体チップと、先に説明した図13に示す配線母基板81と、を準備する。ここで、図9及び図22を参照して、第2の実施の形態の半導体装置115を構成する半導体チップ102~106について説明する。半導体チップ102は、図9に示す第2の半導体チップ73に設けられた第2の電極29と第3の電極31との形成位置を入れ替えると共に、電極非形成面26bの替わりに半導体基板25の裏面25bに電極非形成面25cを設けた以外は、第2の半導体チップ73と同様な構成とされている。つまり、半導体チップ102は、貫通電極28を有し、かつ薄板化例えば、厚さが50μm以下されたIF用半導体チップである。半導体チップ103~105は、図9に示す第2の半導体チップ15-1に設けられた第2の電極29と第3の電極31との形成位置を入れ替えると共に、電極非形成面26bの替わりに半導体基板25の裏面25bに電極非形成面25cを設けた以外は、第2の半導体チップ15-1と同様な構成とされている。つまり、半導体チップ103~105は、貫通電極28を有し、かつ薄板化例えば、厚さが50μm以下されたメモリ用半導体チップである。半導体チップ106は、図9に示す第1の半導体チップ14に設けられた第1の電極23の替わりに電極108を設けた以外は、第2の半導体チップ15-1と同様な構成とされている。つまり、半導体チップ106は、貫通電極28を有し、かつ薄板化例えば、厚さが50μm以下されたメモリ用半導体チップである。配線母基板81は、複数の配線基板80が連結された構成とされており、液状とされた封止樹脂94が配置されている。液状とされた封止樹脂94が配置された配線母基板81は、第1の実施の形態で説明した図11~図13に示す工程と同様な処理を行なうことで形成し、その後、ステージ11上に吸着させる。第2の実施の形態の場合、配線母基板81に設けられたパッド電極84が第1の電極として機能する。次いで、図22に示す工程では、ボンディングツール12の第2の吸着孔43により、半導体チップ102の電極非形成面25cを吸着すると共に、第2の加熱機構44により、半導体チップ102を所定の温度例えば、200°Cに加熱保持する。この段階では、押圧面41aが第2の電極29と接触し、支持部42の支持面42aは電極非形成面25cと接触していない。次いで、配線母基板81に形成された配線基板80の上方に、第3の電極31とワイヤバンプ93が形成されたパッド電極84とが対向するように、ボンディングツール12に吸着保持された半導体チップ102を配置する。次いで、図23に示す工程では、第1の実施の形態で説明した図6に示す工程と同様な処理を行なうことで、ワイヤバンプ93を介して、第3の電極31とパッド電極84とを電気的に接続フリップチップ接続すると共に、半導体チップ102と配線基板80との間に形成された隙間を液状とされた封止樹脂16で充填する。次いで、図24に示す工程では、第1の実施の形態で説明した図7及び図8に示す工程と同様な手法により、液状とされた封止樹脂16を介して、半導体チップ102上に半導体チップ103を実装する。これにより、半導体チップ102に設けられた第2の電極29と半導体チップ103に設けられた第3の電極31とが電気的に接続されると共に、半導体チップ102と半導体チップ103との間に形成得された隙間が封止樹脂16で充填される。次いで、第1の実施の形態で説明した図7及び図8に示す工程と同様な手法により、液状とされた封止樹脂16を介して、半導体チップ103上に半導体チップ104を実装する。これにより、半導体チップ103に設けられた第2の電極29と半導体チップ104に設けられた第3の電極31とが接続されると共に、半導体チップ103と半導体チップ104との間に形成された隙間が封止樹脂16で充填される。次いで、第1の実施の形態で説明した図7及び図8に示す工程と同様な手法により、液状とされた封止樹脂16を介して、半導体チップ104上に半導体チップ105を実装する。これにより、半導体チップ104に設けられた第2の電極29と半導体チップ105に設けられた第3の電極31とが電気的に接続されると共に、半導体チップ104と半導体チップ105との間に形成された隙間が封止樹脂16で充填される。次いで、第1の実施の形態で説明した図7及び図8に示す工程と同様な手法により、液状とされた封止樹脂16を介して、半導体チップ105上に半導体チップ106を実装する。これにより、半導体チップ105に設けられた第2の電極29と半導体チップ106に設けられた電極108とが電気的に接続されると共に、半導体チップ105と半導体チップ106との間に形成された隙間が封止樹脂16で充填される。上記封止樹脂16を介して、積み重ねられた半導体チップ102~106よりなる構造体は、各配線基板80に対して形成する。その後、液状とされた封止樹脂16を完全に硬化させる。これにより、配線基板80上に積み重ねられた半導体チップ102~106、及び封止樹脂16よりなるチップ積層体110が形成される。次いで、図25に示す工程では、図24に示すステージ11から複数のチップ積層体110が形成された配線母基板81を取り出し、その後、第1の実施の形態で説明した図15~図18に示す工程と同様な処理を行なうことで、CoC型の半導体装置110が複数製造される。第2の実施の形態の半導体装置の製造方法によれば、第1の実施の形態の半導体装置100の製造方法と同様な効果を得ることができる。具体的には、貫通電極28を有し、薄型化例えば、厚さが50μm以下された半導体チップ102~105を複数積み重ねて実装した場合でも、半導体チップ102~105にチップクラックが発生することを抑制できる。また、ステージ11上に、複数の配線基板80が連結された配線母基板81を吸着させ、配線基板80上に複数の半導体チップ102~106を実装することで、配線母基板81が支持体として機能するため、ステージ11上に配線母基板81を安定して吸着されることが可能となる。これにより、半導体チップ102~106を実装する際に、超音波熱圧着を使用することが可能となる。このように、複数の半導体チップ102~106間を電気的に接続する方法として、超音波熱圧着を用いることにより、第1の実施の形態よりも低い温度でチップ間の電気的接続処理を行なうことが可能となるので、複数の半導体チップ102~106を実装する際の熱により、複数の半導体チップ102~106が損傷することを抑制できる。第3の実施の形態図26~図31は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図である。図26~図31において、図4及び図9に示す構造体と同一構成部分には同一符号を付す。主に、図26~図31を参照して、本発明の第3の実施の形態に係る半導体装置130後述する図31参照の製造方法について説明する。始めに、図26に示す工程の処理を行なう前に、第1の実施の形態で説明した第2の半導体チップ15-1,15-2,15-3,73を準備する。次いで、図26に示すチップ母基板121を準備する。ここで、図26を参照して、チップ母基板121の構成について説明する。チップ母基板121は、ダイシングラインEにより区画された複数のチップ形成領域Fを有した半導体ウェハ122例えば、シリコンウェハの複数のチップ形成領域Fに、図4に示す第1の半導体チップ14が形成された構成とされている。つまり、チップ母基板121は、複数の第1の半導体チップ14が連結された構成とされている。半導体ウェハ122は、ダイシングラインEで切断されることで、複数の図1に示す半導体基板21となる。素子層22は、半導体ウェハ122の表面122aに形成されている。次いで、ステージ11上に、ステージ11と半導体ウェハ122の裏面122bとが接触するように、チップ母基板121を吸着させる。次いで、ディスペンサー71により、素子層22の上面22aに、液状とされた封止樹脂16を配置する。この段階では、封止樹脂16は、硬化していない。液状とされた封止樹脂16としては、例えば、NCPを用いることができる。次いで、図27に示す工程では、ボンディングツール12により、吸着した第2の半導体チップ15-1を所定の温度例えば、200°Cに加熱保持する。この段階では、押圧面41aが第2の電極29の上端と接触し、支持部42の支持面42aは電極非形成面26bと接触していない。次いで、チップ母基板121に設けられた第1の半導体チップ14の上方に、第3の電極31と第1の電極23とが対向するように、ボンディングツール12に吸着保持された第2の半導体チップ15-1を配置する。次いで、図28に示す工程では、第1の実施の形態で説明した図6~図9に示す工程と同様な処理を繰り返し行なうことで、半導体ウェハ122のチップ形成領域Fに、積み重ねられた第1及び第2の半導体チップ14,15-1,15-2,15-3,73、及び硬化された封止樹脂16よりなる複数のチップ積層体125が形成される。この段階では、複数の第1の半導体チップ14が連結されているため、複数のチップ積層体125は個片化されていない。次いで、図29に示す工程では、図28に示す複数のチップ積層体125が形成された半導体ウェハ122をステージ11から取り出し、その後、半導体ウェハ122の裏面122bにダイシングテープ98を貼着する。次いで、ダイシングブレード99により、図28に示すチップ母基板121をダイシングラインEに沿って切断して複数の第1の半導体チップ14を個片化する。これにより、ダイシングテープ98に貼り付けられた状態で、複数のチップ積層体125が個片化される。次いで、図30に示す工程では、図29に示す複数の第1の半導体チップ14からダイシングテープ98を剥がすことで、個片化された複数のチップ積層体125が形成される。次いで、図31に示す工程では、第1の実施の形態で説明した図11~図18に示す工程と同様な処理を行うことで、CoC型の半導体装置130が複数製造される。第3の実施の形態の半導体装置の製造方法は、第1の実施の形態の半導体装置100の製造方法と同様な効果を得ることができる。具体的には、貫通電極28を有し、薄型化例えば、厚さが50μm以下された第2の半導体チップ15-1,15-2,15-3,73を複数積み重ねて実装した場合でも、半導体チップ15-1,15-2,15-3,73にチップクラックが発生することを抑制できる。また、ステージ11上に、複数の第1の半導体チップ14が連結されたチップ母基板121を吸着させ、第1の半導体チップ14上に第2の半導体チップ15-1,15-2,15-3,73を実装することで、チップ母基板121が支持体として機能するため、ステージ11上にチップ母基板121を安定して吸着することが可能となる。これにより、第2の半導体チップ15-1,15-2,15-3,73を実装する際に、超音波熱圧着を使用することが可能となる。このように、第1及び第2の半導体チップ14,15-1,15-2,15-3,73間を電気的に接続する方法として、超音波熱圧着を用いることにより、第1の実施の形態よりも低い温度でチップ間の電気的接続処理を行なうことが可能となるので、第2の半導体チップ15-1,15-2,15-3,73を実装する際の熱により、第1及び第2の半導体チップ14,15-1,15-2,15-3,73が損傷することを抑制できる。以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。"