光ディスク駆動部と、CPU、光ディスクに書き込むデータを一時的に記憶するバッファメモリ、及びホスト機器を接続するためのホストI/Fとを有する光ディスク制御部と、前記バッファメモリより大容量の拡張メモリを備えた拡張メモリ付きハイブリッドドライブであって、前記光ディスク制御部は、さらに、拡張バスI/Fを有しており、前記ホストI/Fと前記拡張バスI/Fは、拡張バスによって接続されており、前記拡張メモリは、拡張バスによって前記拡張バスI/Fに接続されていることを特徴とする拡張メモリ付きハイブリッドドライブ。前記拡張バスI/Fは、セレクタと、DMACダイレクトメモリアクセスコントローラと、調停回路を有しており、前記セレクタは、光ディスク制御部のメインバスと前記ホストI/Fに接続された拡張バスとの接続を切り替えるものであり、前記調停回路は、拡張バスの状態に応じて前記CPUからのアクセスと前記DMACからのアクセスを切り替えるものであることを特徴とする請求項1に記載の拡張メモリ付きハイブリッドドライブ。前記拡張バスI/Fは、バッファメモリ用DMACとホストI/F用DMACと、前記バッファメモリ用DMACと前記ホストI/F用DMACとが接続された調停回路を有するものであることを特徴とする請求項1に記載の拡張メモリ付きハイブリッドドライブ。前記拡張バスI/Fには、さらに、揮発性メモリ制御回路を介してバッファメモリとして動作可能な揮発性メモリが接続されていることを特徴とする請求項1に記載の拡張メモリ付きハイブリッドドライブ。前記拡張バスI/Fには、さらに、拡張バス内DMACが設けられており、拡張バスに接続された不揮発性メモリ及び揮発性メモリ相互間のデータ転送を可能にすると共に、不揮発性メモリ内でのデータの移動及び揮発性メモリ内でのデータの移動を可能としたことを特徴とする請求項4に記載の拡張メモリ付きハイブリッドドライブ。前記ホストI/Fを介して接続されたホスト機器を備えていることを特徴とする請求項1~5のいずれか一項に記載の拡張メモリ付きハイブリッドドライブを備えた記録再生装置。前記ホスト機器内に拡張バスI/Fを設け、該ホスト機器内の拡張バスI/Fと、前記光ディスク制御部に設けた拡張バスI/Fを接続したことを特徴とする請求項6に記載の拡張メモリ付きハイブリッドドライブを備えた記録再生装置。前記ホスト機器内にPCIバスを設け、該ホスト機器内のPCIバスと光ディスク制御部に設けた拡張バスI/Fを、バスブリッジ回路を介して接続したことを特徴とする請求項6に記載の拡張メモリ付きハイブリッドドライブを備えた記録再生装置。特許文献1に記載の技術には一次キャッシュと二次キャッシュとを設けることが記載されており、特許文献2にはバス拡張に関する技術が記載されており、これらの技術によれば、いずれも光ディスクドライブの使用勝手をそれなりに改善することができるものではあるが、データ転送速度がバッファメモリのデータ転送性能に依存しており、制限を受けてしまうという課題がある。即ち、前記図10に示すように、不揮発性メモリ装置40を設けた拡張メモリ付きハイブリッドドライブ100によっても、光ディスクとバッファメモリ14、不揮発性メモリ装置40とはメインバスを共用するため、バッファメモリ14のデータ転送性能に依存して転送速度が決定される。例えば、バッファメモリとして16ビットのデータバス幅のSDRシングルデータレートSDRAMを使用すると、一般的に100Mバイト/秒程度のデータ転送が可能だが、不揮発性メモリを使用したSSDSolidStateDriveの転送速度は、それだけで100~200Mバイト/秒あり、不揮発性メモリだけでSDRAMの性能を使い切ってしまい、光ディスクの処理ができなくなってしまう。逆に、光ディスクの処理を行いながらでは、不揮発性メモリの転送速度として数10Mバイト/秒を実現することが精一杯になってしまう。また、光ディスク制御部10が構成されている光ディスク制御用のLSIにおいては、バッファメモリとして安価なSDRSingleDataRateSDRAMを使用することが多い。SDRSDRAMはクロックの立ち上がりエッジのみを使用してデータアクセスを行うSDRAMである。SDRSDRAMには比較的簡単な制御回路でデータアクセスできるが、データ転送速度を向上することが難しい。これに対策するため、DDR、DDR2、DDR3といったクロックの両エッジを使用するDoubleDataRate高速SDRAMも存在するが、クロックの位相調整等のためにアナログ回路等を含む大規模な制御回路が必要になり、光ディスク用としては高価なものになってしまう。従って、光ディスク制御用LSIとしてDDRメモリを使用する構成にすると、不揮発性メモリを使用しない構成のドライブに使用する場合に、高価ではあるが不使用の部分ができることとなり、コスト的に不利な構成になってしまう。さらに、光ディスク制御用のLSIは光ディスク装置用の周辺機能を取り込み、縮小化するトレンドで開発が進められている。例えば、光ディスクから読み込んだデータを一時的に保存するバッファメモリは、過去には外付けSDRAMが使用されていたが、現在では光ディスク制御用LSIに内蔵化されている。バッファメモリを前記光ディスク制御用LSIに内蔵化するにあたって、回路規模全体の縮小化のためにバッファメモリの容量自体も小さくする必要があり、外付けの時には16Mバイト程度あったメモリ容量が光ディスク制御用LSIに内蔵化する時に4Mバイトや2Mバイトになる場合もある。ここで、光ディスク制御用LSIに内蔵化したバッファメモリを光ディスクで用いる最低限の容量にすると、不揮発性メモリを追加した時に不揮発性メモリに記録再生するデータを一時的に保存するデータバッファ等に必要なメモリ容量が不足する。逆に、不揮発性メモリを前提に容量を決めると、不揮発性メモリを使用しないドライブを開発する際に容量が大きすぎることになる。容量が大きいと、光ディスク制御用LSIのチップサイズが大きくなるので歩留まりが低下しコストアップにつながる。光ディスク制御用LSI開発においては、できるだけ多くの数量を生産することで、開発費を早期に償却することが求められる。よって、不揮発性メモリを使用する場合にも使用しない場合にも両方に対応できる構成で光ディスク制御用LSIを開発し、共通に使用することが望ましい。また、できるだけ小さいチップサイズを実現することでウェハあたりから生産できる光ディスク制御用LSIの個数を増やし、歩留まりを向上することでコストを低減することが求められる。しかしながら、上記したように不揮発性メモリを使用する場合と使用しない場合とでは、データ転送速度の要件やバッファメモリの大きさの要件が大幅に異なるため、両方に対応した構成をとることが難しい。光ディスクに最適化すると不揮発性メモリを搭載することが難しく、不揮発性メモリに最適化すると光ディスクからはオーバースペックになり高コストになってしまう。上記の課題を解決するために、本願の発明に係る拡張メモリ付きハイブリッドドライブでは、光ディスク駆動部と、CPU、光ディスクに書き込むデータを一時的に記憶するバッファメモリ、及びホスト機器を接続するためのホストI/Fとを有する光ディスク制御部と、前記バッファメモリより大容量の拡張メモリを備えた拡張メモリ付きハイブリッドドライブであって、前記光ディスク制御部は、さらに、拡張バスI/Fを有しており、前記ホストI/Fと前記拡張バスI/Fは、拡張バスによって接続されており、前記拡張メモリは、拡張バスによって前記拡張バスI/Fに接続されていることを特徴としている。これによれば、ホストI/Fを介して接続されたホスト機器と不揮発性の拡張メモリとの間のデータ転送を、前記バッファメモリを介さずに行うことができるので、ホスト機器と拡張メモリ間のデータ転送は、バッファメモリにおけるデータ転送速度にほとんど影響されることがない。従って、例えば、ホスト機器から拡張メモリへのデータ転送速度を、バッファメモリと光ディスク間の転送速度より早く設定することができる。上記の課題を解決するために、本願の別の発明に係る拡張メモリ付きハイブリッドドライブでは、前記拡張バスI/Fは、セレクタと、DMACダイレクトメモリアクセスコントローラと、調停回路を有しており、前記セレクタは、光ディスク制御部のメインバスと前記ホストI/Fに接続された拡張バスとの接続を切り替えるものであり、前記調停回路は、拡張バスの状態に応じて前記CPUからのアクセスと前記DMACからのアクセスを切り替えるものであることを特徴としている。これによれば、ホストI/Fを介して接続されたホスト機器と拡張メモリとの間のデータ転送を、1個のDMACで行うことができるため、拡張バスI/Fの回路規模を小さく抑えることができる。上記の課題を解決するために、本願のさらに別の発明に係る拡張メモリ付きハイブリッドドライブでは、前記拡張バスI/Fは、バッファメモリ用DMACとホストI/F用DMACと、前記バッファメモリ用DMACと前記ホストI/F用DMACとが接続された調停回路を有するものであることを特徴としている。これによれば、ホストI/Fを介して接続されたホスト機器と拡張メモリとの間のデータ転送の並列度が向上するので、拡張バスの使用効率を向上させてより多くのデータを転送することができる。上記の課題を解決するために、本願のさらに別の発明に係る拡張メモリ付きハイブリッドドライブでは、前記拡張バスI/Fには、さらに、揮発性メモリ制御回路を介してバッファメモリとして動作可能な揮発性メモリが接続されていることを特徴としている。これによれば、光ディスク制御部側の構成を変えることなく、拡張メモリに記憶するデータのためのバッファとなるメモリを追加することができる。拡張メモリ用のバッファによって、不揮発性メモリに対して一回に読み書きするデータの大きさを調整することができるため、データの大きさを不揮発性メモリの特性に適したものにすることによって、データ転送性能をより高めることができる。上記の課題を解決するために、本願のさらに別の発明に係る拡張メモリ付きハイブリッドドライブでは、前記拡張バスI/Fには、さらに、拡張バス内DMACが設けられており、拡張バスに接続された不揮発性メモリ及び揮発性メモリ相互間のデータ転送を可能にすると共に、不揮発性メモリ内でのデータの移動及び揮発性メモリ内でのデータの移動を可能としたことを特徴としている。これによれば、拡張バス内DMACを介して種々のメモリ間でのデータ転送を実現することができ、CPUが介在することなく不揮発性メモリと揮発性メモリの間のデータ転送を行うことができるため、拡張バスの使用効率をより向上することが出来る。上記の課題を解決するために、本願の発明に係る拡張メモリ付きハイブリッドドライブを備えた記録再生装置では、前記ホストI/Fを介して接続されたホスト機器を備えていることを特徴としている。これによれば、ホスト機器を含めた記録再生装置において、拡張メモリを有効に利用することが可能となり、拡張メモリ付きハイブリッドドライブを備えた記録再生装置としての利便性を高めることができる。上記の課題を解決するために、本願の別の発明に係る拡張メモリ付きハイブリッドドライブを備えた記録再生装置では、前記ホスト機器内に拡張バスI/Fを設け、該ホスト機器内の拡張バスI/Fと、前記光ディスク制御部に設けた拡張バスI/Fを接続したことを特徴としている。これによれば、拡張メモリ付きのハイブリッドドライブを備えた記録再生装置において、ホスト機器側に設けられた高機能のメモリをハイブリッドドライブ本体側のバッファメモリとしても利用することが可能となる等の効果を有することになる。上記の課題を解決するために、本願のさらに別の発明に係る拡張メモリ付きハイブリッドドライブを備えた記録再生装置では、前記ホスト機器内にPCIバスを設け、該ホスト機器内のPCIバスと光ディスク制御部に設けた拡張バスI/Fを、バスブリッジ回路を介して接続したことを特徴としている。これによれば、ホスト機器側に既設であることが多いPCIインターフェースを利用することで、格別のコストアップすることなく、ハイブリッドドライブ側から外部機器側のメモリを有効利用することができることになり、本発明に係る拡張メモリ付きハイブリッドドライブを備えた記録再生装置の利便性を高めることができる。以上に述べたとおり、本発明に係る拡張メモリ付きハイブリッドドライブ、及び拡張メモリ付きハイブリッドドライブを備えた記録再生装置では、光ディスク制御部に拡張バスインターフェースI/Fを設け、該拡張バスインターフェースを介して拡張メモリを設けることにより、拡張メモリと外部機器ホスト間とで直接データの転送を可能としていることを特徴としている。これによれば、光ディスク制御部内のデータ転送速度に関する要件に大きく影響されずに拡張メモリを追加することができるという効果を有することになる。以下、本発明の基本的な構成、及び具体的な実施形態について、図面を用いて詳細に説明する。なお、以下の説明では本発明を実施するために好ましい種々の限定が付与されているが、本発明の技術的範囲は以下の基本的な構成、実施形態及び図面の記載に限定されるものではない。本発明の基本的な構成図1は、本発明に係る拡張メモリ付きハイブリッドドライブの基本的な構成を示す図であり、図2は本発明の基本的な構成における動作を説明するための図である。図1、図2において、図9、図10を用いて説明した従来技術と同一の部分には同一の番号を付与しているので、それらの部分についての詳細な説明は省く。図1、図2において、100は拡張メモリ付きハイブリッドドライブの全体を示しており、光ディスク制御部10、光ディスク駆動部20、拡張メモリとしての不揮発性メモリ装置40を有している。光ディスクの光ディスク駆動部20は、光ディスク23を駆動するモータ21、光ピックアップ22等により構成されている。光ディスク制御部10は、基本的には図9、図10を用いて説明した従来技術と同じ機能を有するCPU11、信号処理回路12、ホストI/F13、バッファメモリ14、メインバス15、CPUバス16を有しており、ホストI/F13を介してホスト機器50が接続される。光ディスク制御部10は、さらに、この発明に従って設けられた拡張バスインターフェース30以後、拡張バスI/F30という。を有しており、前記不揮発性メモリ装置40は、拡張バス35を介して前記拡張バスI/F30に接続されている。また、拡張バスI/F30は、CPU11にCPUバス16によって接続されており、CPU11の制御を受ける。また、拡張バスI/F30は、メインバス15に接続されると共に、拡張バス35によってホストI/F13に直接接続されており、バッファメモリ14の経路を経由せずにホストI/F13に接続される経路を有する。なお、光ディスク制御部10は、前記拡張バスI/F30を含めて、光ディスク制御用LSIとして、1つのLSIで構成されており、この明細書では、1つのLSIとして構成された光ディスク制御部10を光ディスク制御用LSIと称している。ホスト機器50は、拡張メモリ付きハイブリッドドライブ100に対してホストとして外部接続される機器であるが、図9、図10を用いて説明した従来技術と同様であってよい。具体的には、例えば、チューナー、操作部等を有する本体側機器として構成されるものであってよく、光ディスク23としてブルーレイディスクが使用可能な場合には、前記拡張メモリ付きハイブリッドドライブ100と前記ホスト機器50とにより、音声映像等の記録再生が可能な装置、即ち、ブルーレイディスクレコーダが構成されることになる。ホスト機器50としては、その外、パソコン本体であってもよく、この場合には、ブルーレイディスクドライブ付きのパソコンが構成されることになる。不揮発性メモリ装置40は、不揮発性メモリ制御回路41、不揮発性メモリ42を有しており、不揮発性メモリ42としては、図10を用いて説明した従来技術のメモリと同様であって良く、バッファメモリ14より大容量なメモリ、例えば、フラッシュメモリ、eMMCEmbeddedMultiMediaCard等を用いることができるが、これに限られることなく光ディスクより高速に動作可能な不揮発性のメモリであれば良い。図2には、図1に示した本発明の基本的な構成において、ホスト機器50から不揮発性メモリ42へデータ転送する場合のデータの流れが示されている。ホスト機器50から不揮発性メモリ42へデータ転送する場合には、ホスト機器50-ホストI/F13-拡張バス35-拡張バスI/F30-拡張バス35-不揮発性メモリ制御回路41-不揮発性メモリ42の順でデータが転送される。この場合、バッファメモリ14を経由しないで不揮発性メモリ42にアクセスすることになり、バッファメモリ14のデータ転送速度は不揮発性メモリ42へのデータ転送速度に影響しないことになる。また、不揮発性メモリ42からホスト機器50へのデータ転送は、上記の逆のルートで行うことになり、いずれにしてもバッファメモリ14を介することは無い。一方、光ディスクから不揮発性メモリへデータ転送する場合には、光ピックアップ22-信号処理回路12-メインバス15-バッファメモリ14-メインバス15-拡張バスI/F30-拡張バス35-不揮発性メモリ制御回路41-不揮発性メモリ42の順にデータが転送される。光ディスクの光ピックアップ22と不揮発性メモリ42との間でデータ転送する場合のデータ転送速度は光ディスクの転送速度性能が上限になるため、バッファメモリのデータ転送速度は光ディスクの転送速度以上の値になることはない。また、不揮発性メモリ42から光ディスクへのデータ転送は、上記の逆のルートで行なわれる。即ち、不揮発性メモリ42に蓄積されたデータは、ホスト機器50側にも、光ピックアップ22側へも自由に転送可能である。従って、例えば、ホスト機器50側からの大量のデータを、先ず、バッファメモリ14を介さずに不揮発性メモリ42に蓄積しておき、その間に、光ディスク23への記録のための準備を行い、準備が整った後にホスト機器50側からのデータを光ピックアップ22に転送することが出来ることになる。以上述べたとおり、本発明に係る拡張メモリ付きハイブリッドドライブ100によれば、ホストI/F13から拡張バスI/F30へのデータ経路を設けることにより、ホスト機器50から不揮発性メモリ42に対して直接アクセスすることができるため、光ディスク制御用LSI内部のバッファメモリ14、メインバス15におけるデータ転送速度は光ディスクに最適化されたまま、不揮発性メモリ42のデータ転送速度にも対応することが可能となる。このことは、不揮発性メモリ42に対応したLSIと対応しないLSIで同一の構成のLSIを使用することができることを意味する。従って、光ディスク制御用LSIの出荷個数を増大することが可能となり、光ディスク制御用LSIのコスト低減を図ることが可能となる。また、バッファメモリ14のデータ転送速度の要件や、バッファメモリの大きさの要件を意識することなく不揮発性メモリ42を設けることが出来ることになる。従って、光ディスクに最適化すると不揮発性メモリを搭載することが難しく、不揮発性メモリに最適化すると光ディスクからはオーバースペックになり高コストになってしまうという課題を解決できることになる。具体的には、ホストI/F13からバッファメモリ14を経由することなく、拡張バス35経由で不揮発性メモリ42にデータ転送することで、バッファメモリ14のデータ転送速度容量が光ディスク前提に設計されている場合でも、ホスト機器50から不揮発性メモリ42へ光ディスクの転送速度を上回る速度でデータ転送を行うことができる。これにより、例えば、光ディスク制御部10を1つのLSI光ディスク制御用LSIで構成する場合、この光ディスク制御用LSIを光ディスクに最適化した設計にしつつ、不揮発性メモリ42の転送速度にも対応することができる。また、光ディスク用のバッファメモリ14から拡張バス35に接続する経路を設けることで、光ディスク23のデータを不揮発性メモリ42に転送したり、不揮発性メモリ42のデータを光ディスク23に書き込んだりする操作も可能になり、光ディスクドライブの利便性を高めることができる。さらに、光ディスク制御用のCPU11から拡張バスI/F30への経路を設けることで、光ディスク制御用のCPU11から拡張バス35に接続されたデバイスを直接制御することが可能になる。例えば、拡張バス35に不揮発性メモリ制御回路41を接続することで、SDRAMなどのメモリを増設することができる。ここで、SDRAMを不揮発性メモリのバッファメモリとして使用することで、不足するバッファメモリを増設することができる。このバッファメモリには例えばDDRSDRAMのように不揮発性メモリの性能に適したメモリを選定して使用することができるため、不揮発性メモリと同様にホストI/F13から高速にデータ転送することができる。この場合の詳細については、図5を参照して第3の実施形態として後で説明する。光ディスク制御部10を1つのLSIで構成する場合、この光ディスク制御部10を構成する光ディスク制御用LSIは光ディスクに最適化することが出来るので、不揮発性メモリを使用しないドライブに使用しても十分なコスト競争力がある。一方、光ディスクの性能を上回る高速なデバイスを拡張バスに接続することができるため、不揮発性メモリを使用するドライブに対しても十分な性能を確保することができる。なお、以上の説明では、特に、拡張するメモリとして不揮発性メモリ42を用いるものを例にしているが、不揮発性メモリ42に代えて揮発性のメモリを用いてもよい。即ち、拡張するメモリとして動作速度の速い揮発性メモリを追加することで、例えば、バッファメモリ14の容量を追加したと同じ動作を行わせることが可能となり、光ディスクドライブの利便性を高めることができるという効果を有することになる。なお、本願の明細書において、単に拡張メモリと記載した場合には、拡張するメモリとして、不揮発性メモリ42、又は揮発性メモリのいずれでも良いことを示している。第1の実施形態図3は、本発明の第1の実施形態を示す図であり、拡張バスI/F30の詳細な構成を示している。なお、図3では、拡張バスI/F30の構成が詳細に示されていて、その他の部分は省略された記載となっているが、基本的には図1、図2に示された構成と同じ構成であってよい。図3に示すとおり、第1の実施形態においては、拡張バスI/F30は、セレクタ31、DMACダイレクトメモリアクセスコントローラ32、調停回路33を有しており、夫々CPUバス16に接続されている。また、図3に示すとおり、セレクタ31、DMAC32、調停回路33はそれぞれ拡張バス35に接続されており、さらに、拡張バス35を介して調停回路33と不揮発性メモリ制御回路41が接続されている。図3では不揮発性メモリ42が省かれているが、実際には、不揮発性メモリ制御回路41に接続されている。セレクタ31は、拡張バス35を介してホストI/F13に接続されると同時に、メインバス15にも接続されている。また、本願の第1の実施形態では拡張バスI/F30を含めて、光ディスク制御部10は、1つのLSI光ディスク制御用LSIとして構成されている。セレクタ31は、CPU11からの制御によりホストI/F13又はバッファメモリ14のいずれかをDMAC32に切り替えて接続する。DMAC32は、セレクタ31によって選択されたホストI/F13又はバッファメモリ14からのデータを、調停回路33経由で不揮発性メモリ装置40に転送し、さらには、不揮発性メモリ装置40からのデータをバッファメモリ14又はホストI/F13に転送する。CPU11はCPUバス16経由でDMAC32の設定を行い、データ転送動作を指示する。DMAC32からの拡張バス35とCPUバス16が調停回路33に接続される。調停回路33は、拡張バス35の状態に応じてCPU11からの不揮発性メモリ装置40へのアクセスと、DMAC32から不揮発性メモリ装置40へのアクセスを切り替える。この構成はDMACが1個だけであるので、回路規模を小さく抑えることができる。例として、ホストI/F13から不揮発性メモリ装置40へデータ転送する場合の操作手順は、以下のとおりである。1CPUバス16-調停回路33-不揮発性メモリ制御回路41の経路で、CPU11は不揮発性メモリ制御回路41を制御し、不揮発性メモリ装置40に対するアクセス用コマンドを発行する。2CPUバス16を使ってDMAC32にデータ転送設定を行い、セレクタ31をホストI/F13側に切り替える。3ホストI/F13-セレクタ31-DMAC32-調停回路33-不揮発性メモリ制御回路41の経路で、データ転送が実行される。DMAC32によるデータ転送時には、CPUバス16を使用しない。このため、DMAC32がホストI/F13-不揮発性メモリ制御回路41間のデータ転送を行っている間に、CPU11は光ディスクの制御等を行うことができる。以上のべたとおり、この第1の実施形態では、拡張バスI/F30に、1つのDMAC32を設けており、拡張バスI/Fの回路構成を簡略にすることができるという効果を有する。第2の実施形態図4は、本発明の第2の実施形態を示す図であり、図3に示した第1の実施形態とは拡張バスI/F30の構成が異なっている。なお、図4の場合も、図3の場合と同様、拡張バスI/F30の構成が詳細に示されていて、その他の部分は省略された記載となっているが、基本的には図1、図2に示された構成と同じ構成であってよい。図4では、拡張バスI/F30において、2つのDMACが設けられており、バッファメモリ用DMAC32AとホストI/F用DMAC32Bとに分離されている。図3に示した第1の実施形態では、拡張バス35にデータ転送できるのはホストI/F13かバッファメモリ14かのいずれか一つであったが、図4に示した第2の実施形態では、ホストI/F13からのデータ転送とバッファメモリ14からのデータ転送を調停回路33が切り替えるので、データ転送の並列度が向上する。これは、例えば、バッファメモリ14から拡張バスI/F30へのデータ転送速度は光ディスクの転送速度が上限になるが、ホストI/F13から拡張バスI/F30へのデータ転送速度は光ディスクの性能に依存しないため、一般的により高い転送速度になる。調停回路33は、DMAC32A、DMAC32B間の転送速度の差に応じて、拡張バス35等の切り替えタイミングや優先順位を設定することで、拡張バスの使用効率を向上してより多くのデータを転送することができる。以上述べたとおり、この第2の実施形態では、データ転送の並列度をより向上させることが可能となり、外部に接続されたホストと光ディスク制御部10内のデータ転送を含め、各デバイス間でのデータ転送の効率を高めることができるという効果を有することになる。第3の実施形態図5は、本発明に従った第3の実施形態を示す図である。図5に示した本発明の第3の実施形態では、図1に示した第1の実施形態に加えて、揮発性メモリ制御回路61を設けており、この揮発性メモリ制御回路61に対して揮発性メモリで構成されるバッファメモリ62を接続している。第3の実施形態では、図5に示すとおり、不揮発性メモリ制御回路41、不揮発性メモリ42を有する不揮発性メモリ装置40の外に、さらに、揮発性メモリ装置60が設けられている。揮発性メモリ装置60は、揮発性メモリ制御回路61とこの揮発性メモリ制御回路61に接続された揮発性メモリより構成されるバッファメモリ62とを有している。そして、不揮発性メモリ制御回路41、揮発性メモリ制御回路61、及び拡張バスI/F30間は、拡張バス35によって接続されている。なお、図5において、拡張バスI/F30を含む光ディスク制御部10、光ディスク駆動部20等の構成は、図1、図2で示した本願の第1の実施形態と同じであり、従ってここではこれらの部分の詳細な説明は省く。上記第3の実施形態によれば、拡張バスI/F30を含めた光ディスク制御部10を1つのLSIとして構成した場合の光ディスク制御用LSIに手を加えることなく、不揮発性メモリ42に記録再生するデータを一時的に記憶するバッファメモリ62を設けることが出来る。これによれば、拡張バスを使ってホストI/F13と揮発性メモリより構成されるバッファメモリ62との間のデータ転送が可能であり、また、揮発性メモリにより構成されるバッファメモリ62と不揮発性メモリ42との間のデータ転送が可能になる。即ち、揮発性メモリと不揮発性メモリとの間のデータ転送も拡張バス経由で可能になる。これは、例えば、比較的安価な、従って動作速度が比較的遅いが大容量の不揮発性メモリ42に対して、比較的高価ではあるが動作速度が速い小容量の揮発性のバッファメモリ62を設け、低コストで装置全体のパフォーマンス動作速度を上げる場合等に有効である。また、一般的に不揮発性メモリ42は、不揮発性メモリ制御回路41からリード用コマンドやライト用コマンドを発行して動作を制御するが、細かいデータ単位に逐一コマンドを発行すると、コマンド発行の処理時間が大きくなるためデータ転送に割り当てられる時間が短くなってデータ転送速度が低下する。本実施形態ではバッファメモリ62にデータを蓄積し、一度のコマンドで大量のデータを一気に不揮発性メモリ42に転送することができるため、転送速度の向上を図ることができる。本発明の第3の実施形態では、拡張バス35に揮発性メモリ制御回路61を接続することで、SDRAMなどのメモリを増設してバッファメモリ62とすることができることになる。ここで、SDRAMを不揮発性メモリ42のバッファメモリとして使用することで、不足するバッファメモリ14の容量を容易に増設することができる。このバッファメモリ62には例えばDDRSDRAMのように不揮発性メモリ42の性能に適したメモリを選定して使用することができるため、不揮発性メモリ42と同様にホストI/F13から高速にデータ転送することができる。第4の実施形態図6は、本発明に従った第4の実施形態を示す図である。図6に示した本発明の第4の実施形態では、図5に示した本発明の第3の実施形態に対して、さらに拡張バスI/F30内に、複数のDMACを追加している。拡張バスI/F30の構成を除いて、他の部分は図5に示した第3の実施形態と同じ構成であってよく、従って、図6ではそれらの構成が一部省かれて記載されている。図6に示すとおり、第4の実施形態では、拡張バスI/F30は、図4を用いて説明した第2の実施形態と同様、バッファメモリ用DMAC32A、ホストI/F用DMAC32Bを有すると共に、さらに、拡張バス内DMAC32Cを有しており、合わせて3つのDMACを有している。そして、これら3つのDMACは、調停回路33に接続されている。調停回路33は、バッファメモリ用DMAC32A、ホストI/F用DMAC32B、拡張バス内DMAC32C間の転送速度の差に応じて、上記3つのDMACの切り替えタイミングや優先順位を設定することで、拡張バスの使用効率を向上してより多くのデータを転送することができる。拡張バスI/F30内に拡張バス内DMAC32Cを追加することで、以下の4つの伝送経路を実現することが出来る。1揮発性メモリ62-拡張バス内DMAC32C-不揮発性メモリ42のデータ転送経路2不揮発性メモリ42-拡張バス内DMAC32C-揮発性メモリ62のデータ転送経路3揮発性メモリ62-拡張バス内DMAC32C-揮発性メモリ62のデータ転送経路4不揮発性メモリ42-拡張バス内DMAC32C-不揮発性メモリ42のデータ転送経路例えば、揮発性メモリ62や不揮発性メモリ42にデータ転送を行う場合、拡張バス内DMAC32Cは揮発性メモリ制御回路61にアクセスすることで揮発性メモリ62からデータを読み出して自身に取り込み、取り込んだデータを不揮発性メモリ制御回路41に書き込むことで不揮発性メモリ42にデータを転送する。同様の動作で、逆に不揮発性メモリ42から揮発性メモリ62にデータを転送することができる。また、読み込み元も書き込み先も揮発性メモリ62にすることで、揮発性メモリ62内でデータを移動することができる。同様、不揮発性メモリ42内でのデータの移動も可能となる。以上述べたとおり、第4の実施形態においては、光ディスク制御部10に対して、不揮発性メモリ、揮発性メモリを自由に追加することができ、さらに、追加した不揮発性メモリ、揮発性メモリ間でのデータ転送等が自由に行えることから、多様なメモリ管理が可能となり、拡張メモリ付きハイブリッドドライブの利便性を高めることができる。第5の実施形態図7は、本発明に従った第5の実施形態を示す図である。図7に示す第5の実施形態では、ホスト機器50内に拡張バスI/F53を設けて、不揮発性メモリ装置40に接続する経路を作っている。ホスト機器50内には、図示しない制御用のCPUが設けられており、また、メモリ制御回路52を介して高速の揮発性のメモリ54が接続されている。拡張バスI/F53は、図示しないCPUに接続されて制御されており、従って、メモリ制御回路52を介してメモリ54にアクセス可能となっている。図示しないCPU、メモリ制御回路52、拡張バスI/F53等は、通常ホストLSI51として、1つのLSIによって構成されている。光ディスク制御部10は、光ディスク制御部10内の拡張バスI/F30-ホスト機器50内の拡張バスI/F53を介してホスト機器50内のメモリ54にアクセス可能となり、ホスト機器50内のメモリ54を不揮発性メモリ42に記録再生するデータを一時的に蓄えるバッファメモリとしても利用することが可能となる。ホストLSI51として、例えばブルーレイディスクレコーダ用の映像信号処理用LSIを使用する場合、ホストLSI51側のメモリ54には高精細画像処理のために高速で大容量のものが使用される。これに対して、光ディスク制御部10が扱うデータは映像データを圧縮したものが主になるため、ホストLSI51のメモリ転送速度全体から見て、極めて軽い動作であり、拡張バス経由のデータ転送を追加したとしても、データ転送帯域に対して軽微な影響しか及ぼさない。従って、ホストLSI51側の処理にほとんど影響を与えずに、ホストLSI51のメモリ54の一部を不揮発性メモリ42のバッファ用メモリとして使用することは十分可能である。逆に、図5に示した第3の実施形態において設けた揮発性メモリ制御回路61と揮発性メモリで構成されたバッファメモリ62を削除することで、システム全体のコストダウンに貢献することができる。即ち、ホストLSI51に拡張バスI/F53を設け、拡張バスI/F53経由で光ディスク制御用LSIからホストLSI51のメモリ54にアクセスすることで、図5に示したような揮発性メモリ制御回路を接続することなく、バッファメモリの容量を増大することができる。これにより、ほとんどコストアップすること無しに不揮発性メモリ42用のバッファメモリを増設することが可能になる。上記のように、本発明の第5の実施形態では、特定のアプリケーションにおいて、組み合わせて使用することが想定されるLSIに共通の拡張バスI/Fを実装しておくことで、光ディスク制御部10を構成する光ディスク制御用のLSIに不揮発性メモリを追加する際のコストをさらに低減することができる。第6の実施形態図8は、本発明に従った第6の実施形態である。この第6の実施形態は、ホストLSI51に拡張用のPCIバスI/F55が既に実装されている場合である。このような場合、光ディスク制御部10を形成する光ディスク制御用LSIの拡張バス35をPCIバス56に接続するためのバスブリッジ回路57を挿入することで、図7を用いて説明した第5の実施形態と同様の効果を得ることができる。この場合は、ホストLSI51に既設されているPCIバス56を利用することでホストLSI51を改版する必要がなくなるため、LSI開発費の削減を図ることができるという効果を有する。なお、図1、図2で示した本願発明の基本的な構成に係るハイブリッドドライブ、及び図3~図8で示した本願発明の第1~第6の実施形態に係るハイブリッドドライブに対して、さらに、ホスト機器50を設けてハイブリッドドライブを備えた記録再生装置を構成できることはいうまでもないことである。