多相交流モータの各相に対応する1対のスイッチング素子の直列体が並列に設けられ、各直列体におけるスイッチング素子同士の接続点から前記モータを駆動するための各相電圧がそれぞれ取り出されるインバータ回路と、前記直列体のそれぞれに対して直列に接続される電流検出抵抗と、前記モータに流れる電流を各相毎に検出する電流検出手段と、前記電流検出手段に具備され、電流検出手段で検出された電流検出信号をディジタル信号に変換して電流値検出処理を行うAD変換手段と前記モータの各相に印加すべき電圧の電圧指令値、またはデューティ比設定値に基づいて前記インバータ回路の各スイッチング素子をPWM制御するための駆動信号を出力する制御部と、前記電流検出手段のそれぞれが検出した電流検出信号を選択し、前記A/D変換手段による電流値検出処理のタイミングを制御する電流検出相選択手段を備え、前記電流検出相選択手段は、前記PWM制御の搬送波であるPWMパルスの一周期内における前記A/D変換手段による電流値検出処理のタイミングを、前記電圧指令値またはデューティ比設定値に基づいて決定することを特徴とする電力変換装置。前記デューティ比設定値が一番高い相の前記電流値検出処理を、前記PWMパルスの中央付近で行うことを特徴とする請求項1に記載の電力変換装置。前記電流値検出処理を、前記PWMパルスのONまたはOFFタイミングから所定時間後に行うことを特徴とする請求項1に記載の電力変換装置。前記デューティ比設定値が二番目に高い相のデューティ比が所定値以上の場合、前記デューティ比が二番目に高い相の電流値検出処理を前記PWMパルスの中央付近で行うことを特徴とする請求項1に記載の電力変換装置。前記多相モータの相数よりも少ない数の前記AD変換手段で前記電流値検出処理を行うことを特徴とする請求項1~3のいずれか1項に記載の電力変換装置。前記A/D変換手段の数は1であることを特徴とする請求項5に記載の電力変換装置。前記多相モータは三相であって、前記A/D変換手段の数は2であることを特徴とする請求項5に記載の電力変換装置。特許文献1に記載の従来の電力変換装置では、複数のA/D変換手段が必要であり、これはA/D変換手段が一つの場合に比べて高価になるという欠点があった。また、特許文献2に記載の従来の電力変換装置では、A/D変換手段が一つであるが、三つの電流値を検出するために複数の搬送波周期を要し、また、検出しなかった相の電流値は近似計算により求めていることから、制御精度の悪化、応答性の悪化が懸念される。特許文献3に記載の従来の電力変換装置では、常に二つの電流値のみの検出を行っており、三つの相の電流値を検出できない。例えば、三相非同期交流回転機を制御する電力変換装置である場合、三つの相の電流値を検出し、検出した三つの電流値に従って制御を行うほうが制御の精度が良いのは言うまでもなく、ここに問題がある。特許文献4に記載の従来の電力変換装置では、三つの電流値の検出を行うことができるが、スイッチング素子1対ごとに三角波搬送波を必要とすることから、これについても例えば複数の三角波搬送波を生成することができるマイクロコンピュータを用いる場合、三角波搬送波が一つしか生成できないマイクロコンピュータに比べて高価であるという欠点が生じる。本発明は上記のような問題点を解決するためになされたものであり、電流検出抵抗の電圧を検出するA/D変換手段の数の制約を受けず、安価な構成で、且つ、精度良く交流回転機の制御ができる電力変換装置を得ることを目的とする。この発明に係わる電力変換装置は、多相交流モータの各相に対応する1対のスイッチング素子の直列体が並列に設けられ、各直列体におけるスイッチング素子同士の接続点から前記モータを駆動するための各相電圧がそれぞれ取り出されるインバータ回路と、前記直列体のそれぞれに対して直列に接続される電流検出抵抗と、前記モータに流れる電流を各相毎に検出する電流検出手段と、電流検出手段に具備され、電流検出手段で検出された電流検出信号をディジタル信号に変換して電流値検出処理を行うAD変換手段と、前記モータの各相に印加すべき電圧の電圧指令値、またはデューティ比設定値に基づいて前記インバータ回路の各スイッチング素子をPWM制御するための駆動信号を出力する制御部と、前記電流検出手段のそれぞれが検出した電流検出信号を選択し、前記A/D変換手段による電流値検出処理のタイミングを制御する電流検出相選択手段を備え、前記電流検出相選択手段は、前記PWM制御の搬送波であるPWMパルスの一周期内における前記A/D変換手段による電流値検出処理のタイミングを、前記電圧指令値またはデューティ比設定値に基づいて決定するようにしたものである。この発明の電力変換装置によれば、A/D変換手段の数の制約を受けず、安価な構成で精度良く出力電流を検出することができ、従って、制御の応答性がよく、精度良く交流回転機の制御ができる電力変換装置を得ることができる。上述した、またその他の、この発明の目的、特徴、効果は、以下の実施の形態における詳細な説明および図面の記載からより明らかとなるであろう。以下、この発明の実施の形態について、図面を参照して詳細に説明する。なお、各図中、同一符号は、同一あるいは相当部分を示すものとする。実施の形態1.図1は本発明の実施の形態1における電力変換装置の全体構成を示す図である。図1において、三相交流回転機10は、モータの磁極位置を検出する、例えばレゾルバで構成される位置センサ11を備えており、位置センサ11により、モータの磁極位置情報を後述する制御部コントローラへ出力するよう構成されている。交流回転機の制御部である電流指令演算手段1と比例積分演算手段2と三相電圧指令演算手段3とPWM駆動手段4と電流検出手段7と電流検出相選択手段8と座標変換手段9は、マイクロコンピュータで構成されている。電流検出相選択手段8は三相交流回転機の各相に流れる電流を検出する電流検出手段7から、三相交流回転機10のU、V、W各相に流れる電流が入力される。座標変換手段9はモータの回転位置を検出する位置センサ11からの信号を入力し、モータ位置θを算出する。座標変換手段9は、電流検出相選択手段8から入力された電流値DIu、DIv、DIwと、モータ位置θとから、回転直交座標軸への変換を行うことで、q軸、d軸2軸の検出電流Iq、Idを求める。電流指令演算手段1は、三相交流回転機を駆動するための指示電流である、目標q軸電流TIq、目標d軸電流TIdを算出し、出力する。電流指令演算手段1からの目標q軸電流TIqと、実際に検出したq軸電流Iqとの偏差を、目標電圧演算手段である比例積分演算手段2でPI制御演算し、q軸の指令電圧Vqを求める。また同様に、目標d軸電流TIdと、検出d軸電流Idとの偏差をPI制御演算し、d軸指令電圧Vdを求める。比例積分演算手段2で演算された、q軸の指令電圧Vqとd軸の指令電圧Vdは、三相電圧指令演算手段3に入力され、三相電圧指令演算手段3は、d、q軸の指令電圧を三相変換、つまり、dq逆変換を行うことにより、モータのU、V、W三相の交流回転機に印加すべき三相電圧指令値Vu、Vv、Vwに変換する。三相電圧指令演算手段3は、PWM駆動手段4にU相電圧指令Vuと、V相電圧指令Vvと、W相電圧指令Vwと、を出力する。PWM駆動手段4は、前記三相電圧指令値Vu、Vv、Vwをデューティ比Du、Dv、Dwに変換し、パルス幅変調を行い、三相交流回転機を駆動する駆動回路以下、インバータ回路ともいう。への出力指示Pu、Nu、Pv、Nv、Pw、Nwを行う。三相交流回転機を駆動する駆動回路即ち、インバータ回路は、周知のように、直流電圧源12側に配置された第一の半導体スイッチング素子5H5uH、5vH、5wHと、接地側に配置された第二の半導体スイッチング素子5L5uL、5vL、5wLとが互いに対となるように直列に接続されて構成され、各対をなす5H、5Lの接続点が、三相交流回転機10の各相にそれぞれ接続されている。そして、PWM駆動手段4からの駆動信号に応じて各半導体スイッチング素子5H、5Lの導通、非導通が制御され、前記三相電圧指令値Vu、Vv、Vwに基づいた三相電圧Vu、Vv、Vwを出力し、三相交流回転機10への印加電圧を制御してモータを駆動する。PWM駆動手段4はPWM変調によりU相電圧指令Vuをオンオフ信号Pu、Nuに変換し、半導体スイッチ5uHをオンオフさせるとともに、半導体スイッチ5uLを半導体スイッチ5uHと逆位相となるようにオンオフさせる。半導体スイッチ5uHと半導体スイッチ5uLのオンオフ動作によってU相電圧VuはU相電圧指令Vuとなるような電圧を出力する。換言すると、直流電圧源12の直流電圧Vdcが半導体スイッチ5uHと半導体スイッチ5uLのオンオフ動作によって交流電圧であるU相電圧Vuに変換される。また、U相電流を検出するための電流検出抵抗6uを前記半導体スイッチ5uLと前記直流電圧源12の負極側との間に接続する。同様に、PWM駆動手段4はPWM変調によりV相電圧指令Vvをオンオフ信号Pv、Nvに変換し、半導体スイッチ5vHをオンオフさせるとともに、半導体スイッチ5vLを半導体スイッチ5vHと逆位相となるようにオンオフさせる。半導体スイッチ5vHと半導体スイッチ5vLのオンオフ動作によってV相電圧VvはV相電圧指令Vvとなるような電圧を出力する。また、V相電流を検出するための電流検出抵抗6vを前記半導体スイッチ5vLと前記直流電圧源12の負極側との間に接続する。同様に、PWM駆動手段4はPWM変調によりW相電圧指令Vwをオンオフ信号Pw、Nwに変換し、半導体スイッチ5wHをオンオフさせるとともに、半導体スイッチ5wLを半導体スイッチ5wHと逆位相となるようにオンオフさせる。半導体スイッチ5wHと半導体スイッチ5wLのオンオフ動作によってW相電圧VwはW相電圧指令Vwとなるような電圧を出力する。また、W相電流を検出するための電流検出抵抗6wを前記半導体スイッチ5wLと前記直流電圧源12の負極側との間に接続する。電流検出手段7は、電流検出抵抗6uの端子間電位差をU相電流ディジタル値ADIuとして検出するとともに、電流検出抵抗6vの端子間電位差をV相電流ディジタル値ADIvとして検出する。同様に電流検出抵抗6wの端子間電位差をW相電流ディジタル値ADIwとして検出する。図2はPWM駆動手段4と半導体スイッチ5uH、5uLと電流検出抵6uの動作を説明するための図である。図2において、横軸は時刻であり、U相電圧指令Vuは、期間1から期間4の間、単調増加している場合を扱っている。図2上段の三角波状の信号はPWM駆動手段4の内部信号である搬送波である。PWM駆動手段4は前記搬送波がU相電圧指令Vuよりも大きい場合は、半導体スイッチ5uHをオフさせるとともに半導体スイッチ5uLをオンさせる。また、前記搬送波がU相電圧指令Vuよりも小さい場合は、半導体スイッチ5uHをオンさせるとともに半導体スイッチ5uLをオフさせる。なお、半導体スイッチ5uHと半導体スイッチ5uLが同時にオンすると直流電圧源12が短絡してしまうので、半導体スイッチ5uHおよび半導体スイッチ5uLがオンする場合の立ち上がりタイミングが所定時間だけ遅延するようにしている。この遅延時間は短絡防止時間またはデッドタイムとして周知である。電流検出抵抗6uの端子間電位差は電流検出抵抗6uを通過する電流振幅に比例する。図2の4段目を見てわかるように、電流検出抵抗6uを通過する電流は、半導体スイッチ5uLのオン期間に発生する。半導体スイッチ5uLのオンオフ切り替わり前後は電流もオンオフに起因する過渡状態となる。過渡状態を回避するように、電流検出相選択手段8は、電流検出手段7に対して、搬送波の頂点のタイミング近傍で電流検出抵抗6uの端子間電位差を検出し、A/D変換して、U相電流ディジタル値ADIuを検出するように指示を行う。U相電圧指令Vuが小さい値となる期間1では、半導体スイッチ5uLのオン期間が長いので、U相電流が電流検出抵抗6uを通過する期間も長く、電流検出手段7は容易に過渡状態を回避しながらU相電流ディジタル値を検出できる。なお、U相電圧指令Vuが期間4に示すような大きな値になると、半導体スイッチ5uLのオン期間が非常に短くなるので、電流検出抵抗6uを通過する電流もオンオフの過渡状態だけとなり、電流検出手段7は電流検出抵抗6uの端子間電位差からU相電流を検出することができなくなる。本実施の形態1では、U相電圧指令Vuが04×Vdcより大きい場合、電流検出抵抗6uの端子間電位差からU相電流を検出することができなくなるものとする。図2ではU相の場合について説明したが、V相、W相についても同様であることは言うまでもない。本実施の形態1において、直流電圧Vdcに係数0.4を乗算しているが、この係数は0.4でなくても良い。三相電圧指令Vu、Vv、Vwの出力範囲は±0.5Vdcであり、これをデューティ比に換算すると、-0.5Vdc=デューティ0、0.5Vdc=デューティ100と換算できる。前記U相電圧指令値の係数0.4を0.5、つまりデューティ比100に近づけると、最大値となる相の電流は検出できなくなる。また、前記直流電圧Vdcの値は、直流電圧源12の電位差相当値に固定しても良いし、直流電圧源12の電位を検出して、Vdcをその検出値で与えても良い。図3は電流検出手段7について説明するための図である。本実施の形態1における電流検出手段7は、一つのサンプルホールド回路71と一つのアナログ-ディジタル変換回路以下、AD変換手段ともいう。72から構成されているとする。ここで、図4のように、一つのアナログ-ディジタル変換回路72しか備えていない場合であっても、電流検出手段7がサンプルホールド回路71がモータの相数と同じ数である場合、三つの電流検出抵抗6u、6v、6wの端子間電位差を同時に保持しておくことが可能であるため、同時刻の三つの端子間電位差を検出できると言える。しかし、図3のように、電流検出手段7がサンプルホールド回路71を一つしか備えていない場合、一つのサンプルホールド回路で三つの電流検出抵抗6u、6v、6wの端子間電位差を同時に検出することが不可能である。図3に記載の電流検出手段7によるサンプルホールド回路71が処理に要する時間とアナログ-ディジタル変換回路72が処理に要する時間を足し合わせた時間tADCと搬送波一周期分の時間tCが1式の通りの関係であったとする。tADC=0.04×tC1また、図5に示す通り、電流検出抵抗6u、6v、6wの端子間電位差は半導体スイッチのオンオフ切り替わりに起因する過渡状態が発生する。このスイッチオンによる立上り時の過渡状態と、スイッチオフによる立下り時の過渡状態の時間の和を、tTS=0.06tCとすると、一つの相の電流値検出処理に要する時間tDTは、2式の通りとなる。tDT=tADCtTS=0.04×tCtTS=0.1tC2これをデューティー比に換算すると0.5-0.1Vdc=0.4Vdc=90となる。ここで、電流検出手段7が図3のように、サンプルホールド回路71を一つしか備えていない場合、三つの相の電流値検出処理に要する時間t3DTは図6に示す通りであり、3式の通りとなる。t3DT=3tADCtTS=0.12×tCtTS=0.18tC3これをデューティー比に換算すると0.5-0.18Vdc=0.32Vdc=82となる。以上より、全ての相の電圧指令値が0.32Vdcデューティ比換算:82よりも小さい場合は全ての相の電流値を検出することができる。しかし、換言すると、全ての相の電圧指令値が0.32Vdcデューティ比換算:82以上の場合、三相全ての電流値を検出することができない。そこで、本発明を適用することにより、より大きな電圧指令値デューティ比においても、三相全ての電流値を検出することができ、さらに大きな電圧指令値デューティ比においても、少なくとも二つの相の電流値を検出することが可能な手法を提供する。以下、本実施の形態1についてさらに詳述する。前述の通り、一つの相の電圧指令値が0.4Vdcデューティ比換算:90よりも大きい場合は、その相の電流値を検出することができない。つまり、三相全ての電流値を検出することができない。また、前記電流検出手段7が二つの相の電流値検出処理に要する時間t2DTは図7に示す通りであり、4式の通りとなる。t2DT=2tADCtTS=0.08×tCtTS=0.14tC4これをデューティー比に換算すると0.5-0.14Vdc=0.36Vdc=86となる。二番目に大きい相の電圧指令値が0.36Vdcデューティ比換算:86よりも大きい場合においても、電圧指令値が一番目に大きい相と二番目に大きい相の両方の電流値を検出するための時間は確保できない。つまり、三相全ての電流値を検出することができない。ここで、三相全ての電圧指令値が0.36Vdcデューティ比換算:86よりも大きくなる場合は発生しないため、電圧指令値が三番目に大きい相の電流指令値は0.36Vdcより小さくなることは明らかであり、換言すると、3式で示される三相分の電流値を検出するための時間を確保する必要がない。よって、電流検出相選択手段8が、二番目に大きい相の電圧指令値が0.36Vdcデューティ比換算:86以下となるか否かの判定を行い、下記の通り電圧指令値デューティ比に基づいて、電流検出手段7が実施する電流値検出処理のタイミングを制御することにより、搬送波一周期内で三相全ての電流の検出を行うことが可能となる。例えば、電圧指令値が一番大きい相の電流値検出処理をPWMパルスの中央付近、つまりPWM搬送波の頂点付近で実施する。次いで、電圧指令値が二番目に大きい相の電流値検出処理を実施する。この様に、電流検出相選択手段8が、二番目に大きい相の電流値検出処理タイミングを式4に示す時間内に実施するように電流値検出処理タイミングを制御する。前述の通り、電圧指令値が三番目に大きい相の電流指令値は0.36Vdcより小さくなることは明らかであるため、一番目、二番目に電圧指令値が大きい相の電流値検出処理を行った後で、電圧指令値が三番目に大きい相の電流値検出処理を行うように、電流検出相選択手段8が、電流値検出処理タイミングの制御を行えば、搬送波一周期内で三相全ての電流の検出を行うことが可能である。さらに、二番目に大きい相の電圧指令値が0.36Vdcデューティ比換算:86よりも大きい場合に二相の電流値を検出する方法について述べる。三つの相の電圧指令値のうち、一つの相の電圧指令値が0.4Vdcデューティ比換算:90よりも大きい場合は、その相の電流値を検出することができないため、当該搬送波一周期内のタイミングでは、電圧指令値が一番大きい相の電流値の検出を実施しない。電圧指令値が一番大きい相の電圧指令値が0.4Vdcより大きい場合、電圧指令値が二番目に大きい相の電圧指令値は0.4Vdc以下となるため、電流値を検出するための時間は確保できる。そのため、電圧指令値が二番目に大きい相の電流値検出処理を、PWMパルスの中央付近で実施し、次いで電圧指令値が三番目に大きい電流値検出処理を行うように、電流検出相選択手段8が、電流値検出処理のタイミングを制御すれば、少なくとも、電圧指令値が二番目に大きい相と三番目に大きい相の電流値検出処理を行うことが可能となる。また、前記と同様に電圧指令値が二番目に大きい相の電圧指令値が0.36Vdcよりも大きい場合、電圧指令値が一番目に大きい相の電圧指令値が0.4Vdc以下であっても、電圧指令値が一番目に大きい相と二番目に大きい相の両方の電流値を検出するための時間は確保できない、この場合も前記のように電圧指令値が二番目に大きい相の電流値検出処理を、PWMパルスの中央付近の谷部で実施し、次いで電圧指令値が三番目に大きい電流値検出処理を行うように、電流検出相選択手段8が、電流値検出処理のタイミングを制御すれば、少なくとも、電圧指令値が二番目に大きい相と三番目に大きい相の電流値検出処理を行うことが可能となる。以上の通り、本発明を適用し、電圧指令値デューティ比に従い、電流値検出処理を実施するタイミングを制御することにより、確実に二相の電流値を検出することが可能となる。次に本実施の形態1の動作を図8のフローチャートに従って説明する。図8は前記電流検出相選択手段8の処理内容を説明するフローチャートである。まず、STEP801において、各相の電圧指令値を取得する。この際、図1に示す三相電圧指令演算手段3から算出された電圧指令値Vu、Vv、Vwを取得しても良いし、前記PWM駆動手段4から出力される、三相のデューティ比設定値Du、Dv、Dwを取得しても良い。ここでは三相デューティ比設定値Du、Dv、Dwを取得することとして、説明を行う。次にSTEP802にて、三相デューティ比設定値Du、Dv、Dwのうち、一番大きいデューティ比、つまりデューティ比が100に一番近いデューティ比Dmaxが設定されている相を判定する。同様にSTEP803にて、二番目に大きいデューティ比D2ndが設定されている相を判定する。STEP803STEP803にて判定したD2ndの値が86より小さい場合、4式の通り、デューティ比が一番大きい相と二番目に大きい相の二相の電流値を検出するための時間が十分確保できる。さらにデューティ比が一番小さい相は、前記二相よりも半導体スイッチ5uLまたは5vLまたは5wLのオン期間が長くなることは明らかであるため、デューティ比が三番目に大きい相の電流値を検出する時間も十分に確保できる。そのため、STEP804ではD2ndが86より小さいか否かを判定すればよく、一相の電流値を検出するための時間が確保できるかどうか、Dmaxの判定を行う処理は不要となる。つまり、D2ndが86より小さい場合、U、V、W三相全ての電流値検出処理を行うことができる。STEP805では、デューティ比が一番大きい相、つまり半導体スイッチ5Lのオン期間が一番短く、電流検出素子6の端子間電位差から電流を検出できる期間が一番短い相の電流値検出処理を、PWMパルスの中央付近で行うように制御する。次いで、デューティ比が二番目に大きい相の電流値検出処理を行い、最後に、残りの相の電流値検出処理を行う様に制御する。ここで、デューティ比が一番大きい相DmaxがU相、デューティが二番目に大きい相D2ndがV相、三番目にデューティが大きい相がW相であったとすると、搬送波と各相のデューティ比と各相の半導体スイッチ5uL、5vL、5wLのオン、オフ指示と電流検出素子6の端子間電位差との関係は図9に示す通りとなる。デューティ比が一番大きい相、つまりU相の半導体スイッチ5uLのオン期間が一番短く、電流検出素子6uの端子間電位差からU相電流を検出できる期間が一番短いため、より確実に電流値検出処理を行うためには、そのPWMパルスの中央付近で電流値検出処理を行うように制御するのが望ましい。同様の理由から、次いで、デューティ比が二番目に大きい相V相の電流値検出処理を行い、最後に、残りのW相の電流値検出処理を行う様に制御するのが望ましい。ここで、図10に示す様に、デューティ比が一番大きい相DmaxがV相、デューティが二番目に大きい相D2ndがW相、三番目にデューティが大きい相がU相であった場合、図9に示す電流値検出処理のタイミングでは電流値の検出ができなくなってしまう。そこで、本発明では、前述の通り、デューティ比が一番大きい相を優先してPWMパルスの中央付近で電流値検出処理を行い、次いで、デューティ比が二番目に大きい相の電流値検出処理を行い、最後に、残りの相の電流値検出処理を行う様に、電流値検出処理を実施する順番を含め、タイミングを可変とする。つまり、DmaxがV相であった場合はV相の電流値検出処理を優先して行い、次いで、W相、U相の順で電流値検出処理を行う。この様に、電流値検出処理タイミングを可変とすることにより、D2ndが86より小さい場合、U、V、W三相全てにおいて、電流値検出を行うことが可能となる。もし、D2ndが86より大きい場合、デューティ比が一番大きい相の電流値検出処理を実施しないため、デューティ比が一番大きい相および二番目に大きい相の判定を行う必要がある。ここで、Dmax=U相STEP806、D2nd=V相STEP807と判定した場合、前述の理由から、デューティ比が一番大きいU相の電流値検出処理は行わない。より確実に電流検出を行うために、二番目に大きいV相の電流値検出処理をそのPWMパルスの中央付近で電流値検出処理を行い、次いで、三番目にデューティ比が大きいW相の電流値検出処理を行う様に制御するのが望ましいSTEP808。また、D2nd≠V相STEP807と判定した場合も同様に、デューティ比が一番大きいU相の電流値検出処理は行わず、より確実に電流検出を行うために、二番目に大きいW相の電流値検出処理をそのPWMパルスの中央付近で電流値検出処理を行い、次いで、三番目にデューティ比が大きいV相の電流値検出処理を行う様に制御するのが望ましいSTEP809。前記フローチャートでは、Dmax=U相、であった場合について述べたが、他の相についても同様である。Dmax=V相STEP810、D2nd=U相STEP811と判定した場合、二番目に大きいU相の電流値検出処理を、そのPWMパルスの中央付近で電流値検出処理を行い、次いで、三番目にデューティ比が大きいW相の電流値検出処理を行う様に制御するのが望ましくSTEP812、Dmax=V相STEP810、D2nd≠U相STEP811と判定した場合、二番目に大きいW相の電流値検出処理を、そのPWMパルスの中央付近で電流値検出処理を行い、次いで、三番目にデューティ比が大きいU相の電流値検出処理を行う様に制御するのが望ましいSTEP813。Dmax≠V相STEP810、D2nd=U相STEP814と判定した場合、二番目に大きいU相の電流値検出処理を、そのPWMパルスの中央付近で電流値検出処理を行い、次いで、三番目にデューティ比が大きいV相の電流値検出処理を行う様に制御するのが望ましくSTEP815、Dmax≠V相STEP810、D2nd≠U相STEP814と判定した場合、二番目に大きいV相の電流値検出処理を、そのPWMパルスの中央付近で電流値検出処理を行い、次いで、三番目にデューティ比が大きいU相の電流値検出処理を行う様に制御するのが望ましいSTEP816。ここでは、三相のデューティ比設定値Du、Dv、Dwを取得して、デューティ比が一番大きい相のデューティ比Dmaxおよび二番目に大きい相のデューティ比D2ndの判定を行い、各相の電流値検出処理を行うタイミングの制御を行う手法について説明したが、前記三相電圧指令演算手段3から算出された電圧指令値Vu、Vv、Vwを取得して、各相の電流値検出処理を行うタイミングの制御を行っても良い。この場合の動作を説明するフローチャートを図11に示す。図11において、前述の図8のフローチャートと同様の内容であるため、それぞれのフローについて符号の後にAを付して、詳述を省略する。また、図8のフローチャートの説明においては、より確実に電流検出を行うために、一番目にデューティ比が大きい相の電流値または二番目にデューティ比が大きい相の電流値の電流値検出処理をPWMパルスの中央付近で行うとしたが、図12に示すように、PWMパルスのオンタイミングから所定時間tdly経過後に電流値の電流値検出処理を開始しても良い。この場合でも、確実に電流値の検出を行うことが可能である。以上のように、この発明の実施の形態1によれば、電流検出相選択手段8が、三相電圧指令演算手段3から算出された電圧指令値Vu、Vv、Vw、または、PWM駆動手段4から出力される、三相のデューティ比設定値Du、Dv、Dwを取得して、その指令値または設定値に基づいて各相の電流値検出処理を行う相の選択および処理タイミングの制御を行うので、電流検出手段7がサンプルホールド回路71を一つしか備えていない場合でも、電圧指令値またはデューティ比が小さい場合は三相全ての電流を検出することが可能である。例えば図13に示すようなデューティ比が小さい場合の制御において、特許文献3に記載の、常に二相のみ電流値検出処理を行う、従来の電力変換装置に対して、常に三相全ての電流を検出することができるため、ステアリングの中点付近での操舵、軽く触れているだけなど、操舵力が小さい場合の操舵において、精度良く、交流回転機の制御ができる。その結果、本発明を用いた電動パワーステアリング装置においては、本発明を用いない場合と比べて、フィーリングの向上が可能となる。また、例えば図14に示す様に、デューティ比が大きい場合でも、デューティ比が一番大きい相以外の二相の電流を検出することが可能であるため、デューティ比が100となるような高出力時においても、特許文献3に記載の、常に二相のみ電流値検出処理を行う従来の電力変換装置と同等の性能を実現できる。さらに、例えば図15に示す様に、三相電圧指令演算手段3において、通常の正弦波変調ではなく、例えば、高出力を目的とした変調制御においては、デューティ比と交流回転機の電気角との関係が一意に決まらなくなる可能性がある。この場合においても、デューティ比に基づいて電流値検出処理を行うタイミングの制御を行うことにより、高出力の電力変換装置を精度良く制御することができる。また、複数の三角波搬送波を必要としないため、1つの三角波搬送波の1タイミング、例えば、三角波搬送波の谷部において、三相全てもしくは電流値検出可能な二相の電流値の検出を行うことができるため、特許文献4に記載の複数の三角波搬送波を備える電力変換装置よりも早い周期で電流制御が可能となる。また、複数の三角波搬送波を生成することができるマイクロコンピュータに比べて安価なマイクロコンピュータを用いて、且つ、精度良く交流回転機の制御が可能な電力変換装置を得ることができる。実施の形態2.実施の形態1では、図3に示す通り、電流検出手段7はサンプルホールド回路とアナログ-ディジタル変換回路から構成されているとしたが、図16のように、電流検出手段7がサンプルホールド回路を備えず、アナログ-ディジタル変換回路のみで構成される場合も、実施の形態1と同様の制御を行うことにより実施の形態1と同様の効果を得ることが可能である。サンプルホールド回路を備える場合、各デューティ比に従い、電流検出値のサンプリング処理を含めた、電流値検出処理をどのタイミングで実施するかを決定したが、本実施の形態2のように、サンプルホールド回路を備えない場合は、各デューティ比に従い、電流検出値のアナログ-ディジタル変換をどのタイミングで実施するかを決定すればよく、この場合の動作を説明するフローチャートを図17に示す。図17においては、前述の図8、11のフローチャートと同様の動作であるため、図17のそれぞれのフローについて、符号の後にBを付して、詳述を省略する。前記実施の形態1の式1では、図3に記載の電流検出手段7によるサンプルホールド回路71が処理に要する時間とアナログ-ディジタル変換回路72が処理に要する時間を足し合わせた時間をtADCとしていた。そのため、サンプルホールド回路を備えない場合の電流検出処理に要する時間tADCBは、サンプルホールド回路を備える場合の電流検出処理に要する時間tADCよりも小さくなる。本実施の形態2にサンプルホールド回路の有無を選択可能なマイクロコンピュータを用いた場合、サンプルホールド回路を備えない構成とすることは、前述の式1、2、3、4の値が小さくなることを意味する。換言すると、実施の形態1において、例として示した、二番目に大きい相の電圧指令値0.36Vdcデューティ比換算:86が大きくなることを意味する。つまり、より大きな電圧指令値、またはデューティ比の場合において、三相全ての電流値を検出することが可能となるという利点に繋がる。例えば、本実施の形態2において、図16に記載の電流検出手段7Bが処理に要する時間は、アナログ-ディジタル変換回路72Bが処理に要する時間のみであるため、tADCBと、搬送波一周期分の時間tCが式1の半分の時間、即ち、下記5式の関係であったとする。tADCB=0.02×tC5スイッチオンによる立上り時の過渡状態とスイッチオフによる立下り時の過渡状態の時間の和は変わらず、tTS=0.06tCとすると、一つの相の電流値検出処理に要する時間tDTBは、6式の通りとなる。tDTB=tADCBtTS=0.02×tCtTS=0.08tC6すると、二つの相の電流値検出処理に要する時間t2DTBは、7式の通りとなる。t2DTB=2tADCBtTS=0.04×tCtTS=0.1tC7これをデューティー比に換算すると0.5-0.1Vdc=0.4Vdc=90となる。以上のように、この発明の実施の形態2によれば、サンプルホールド回路を備えない構成を採用した場合は、図17に示すフローチャートの通り、電圧指令値デューティ比に基づいて、電流検出手段7Bが実施する電流値検出処理のタイミングを制御することにより、二番目に大きい相の電圧指令値が0.4Vdcデューティ比換算:90以下となる場合、搬送波一周期内で三相全ての電流の検出を行うことが可能となる。実施の形態3.実施の形態1では、図3に示す通り、電流検出手段7は一つのサンプルホールド回路71と一つのアナログ-ディジタル変換回路72から構成されているとしたが、本実施の形態3では、電流検出手段7Cが二つのサンプルホールド回路と二つのアナログ-ディジタル変換回路から構成されている場合について述べる。なお、本実施の形態3において、前記実施の形態1と異なる箇所は前述の電流検出手段7、電流検出相選択手段8であり、これについてのみ説明を行う。図18は、電流検出手段7Cが二つのサンプルホールド回路71uvC、71vwCおよび、二つのアナログ-ディジタル変換回路72uvC、72vwCから構成されており、両方のサンプルホールド回路へ入力が可能な入力端子、および両方のアナログディジタル変換回路から出力が可能な出力端子を少なくとも一つずつ備えている場合の図である。少なくとも一つの入力端子および出力端子が両方のサンプルホールド回路および両方のアナログ-ディジタル変換装置に接続可能な構成の場合、同一タイミングにおいて、必ず二つの相の電流検出が実施できる。例えば、図18に記載の電流検出手段7Cによるサンプルホールド回路71uvC、71vwCが処理に要する時間とアナログ-ディジタル変換回路72uvC、72vwCが処理に要する時間を足し合わせた時間tADCCと、搬送波一周期分の時間tCが1式と同じ関係であったとする。すると、一つの相の電流値検出処理に要する時間tDTも、2式と同じとなる。これをデューティー比に換算すると0.5-0.1Vdc=0.4Vdc=90となる。二つのサンプルホールド回路および二つのアナログ-ディジタル変換回路から構成される電流検出手段である場合、この一つの相の電流値検出処理に要する時間tDT内で二つの相の電流検出を行うことが可能である。また、前述の通り、三相全ての電圧指令値が0.4Vdcデューティ比換算:90よりも大きくなる場合は発生しないため、電圧指令値が三番目に大きい相の電流指令値は0.4Vdcより小さくなることは明らかである。そのため、一番目に電圧指令値が大きい相の電圧指令値が0.4Vdcデューティ比換算:90以下となるか否かの判定を行い、電圧指令値が一番目に大きい相と二番目に大きい相の電流値の検出をそれぞれ別々のサンプルホールド回路およびアナログ-ディジタル変換回路で実施し、電圧指令値が三番目に大きい相の電流値の検出を前記電圧指令値が一番目に大きい相と二番目に大きい相の電流値の検出に続いて順次実施するように電流値検出処理のタイミングを制御することにより、三相全ての電流の検出を行うことが可能となる。また、一番目に電圧指令値が大きい相の電圧指令値が0.4Vdcデューティ比換算:90より大きい場合、前記一番目に電圧指令値が大きい相を判定し、例えば図18においてV相のサンプルホールドを行う回路および、アナログ-ディジタル変換を行う回路を適切に選択することによって、二つの変換装置を用いて、二番目、三番目に電圧指令値の大きい相の電流値検出処理を同時に行うことができる。以上の通り、本発明を適用し、一番目に電圧指令値が大きい相の電圧指令値デューティ比に従い、電流値検出処理を実施する相の選択および処理タイミングを制御することにより、電圧指令値デューティ比が所定値以下の場合は三相全ての電流の検出を行うことが可能となり、所定値より大きい場合においても、確実に二相の電流値を検出することが可能となる。以下、本実施の形態3についての詳細な説明を行う。図19は電流検出相選択手段8の処理内容を説明するフローチャートである。まず、STEP801Cにおいて、各相の電圧指令値を取得する。この際、図1に示す前記三相電圧指令演算手段3から算出された電圧指令値Vu、Vv、Vwを取得しても良いし、前記PWM駆動手段4から出力される、三相のデューティ比設定値Du、Dv、Dwを取得しても良い。ここでは前記三相デューティ比設定値Du、Dv、Dwを取得することとして、説明を行う。次にSTEP802Cにて、三相デューティ比設定値Du、Dv、Dwのうち、一番大きいデューティ比、つまりデューティ比が100に一番近いデューティ比Dmaxが設定されている相を判定する。同様にSTEP803Cにて、二番目に大きいデューティ比D2ndが設定されている相を判定する。STEP802Cにて判定したDmaxの値が90より小さい場合、2式の通り、一相の電流値を検出するための時間が十分確保でき、また、二つのサンプルホールド回路と二つのアナログ-ディジタル変換回路から構成されている場合、二つの相の電流値検出処理のための時間が確保できることになる。さらにデューティ比が一番小さい相は、前記二相よりも半導体スイッチ5uLまたは5vLまたは5wLのオン期間が長くなることは明らかであるため、デューティ比が三番目に大きい相は、デューティ比が一番目に大きい相および二番目に大きい相の電流値検出処理に次いで電流値検出処理を行う時間も十分に確保できる。そのため、STEP804CではDmaxが90より小さいか否かを判定すればよく、Dmaxが90より小さい場合、U、V、W三相全ての電流値検出処理を行う。STEP805Cでは、デューティ比が一番大きい相、つまり半導体スイッチ5Lのオン期間が一番短く、電流検出素子6の端子間電位差から電流を検出できる期間が一番短い相と、デューティ比が二番目に大きい相の電流値検出処理を同時に、PWMパルスの中央付近で行うように、電流検出相選択手段8が制御する。次いで、残りの相の電流値検出処理を行う様に制御する。ここで、デューティ比が一番大きい相DmaxがU相、デューティが二番目に大きい相D2ndがV相、三番目にデューティが大きい相がW相であったとすると、搬送波と各相のデューティ比と各相の半導体スイッチ5uL、5vL、5wLのオン、オフ指示と電流検出素子6の端子間電位差との関係は図20に示す通りとなる。デューティ比が一番大きい相、つまりU相の半導体スイッチ5uLのオン期間が一番短く、電流検出素子6uの端子間電位差からU相電流を検出できる期間が一番短いため、図18に示す電流検出手段7Cにおいて、サンプルホールド回路71uvCでU相の電流値検出処理を行い、サンプルホールド回路71vwCでV相の電流値検出処理を行う様に電流検出相選択手段8を制御すると、デューティ比が一番目に大きい相と二番目に大きい相が同時に電流値検出処理可能となる。より確実に電流検出を行うためには、この電流値検出処理をPWMパルスの中央付近で行うように制御するのが望ましい。同様の理由から、次いで、残りのW相の電流値検出処理を行う様に制御するのが望ましい。また、例えば図21に示す様に、デューティ比が一番大きい相DmaxがV相、デューティ比が二番目に大きい相D2ndがW相、三番目にデューティ比が大きい相がU相であった場合、図20に示す電流値検出処理のタイミングでは電流値の検出ができなくなってしまう。そこで、本実施の形態3では、前述の通り、デューティ比が一番大きい相と、デューティ比が二番目に大きい相の電流値検出処理を同時に、PWMパルスの中央付近で行うように制御し、最後に、残りの相の電流値検出処理を行う様に、例えば図18のV相のサンプルホールドを行う回路および、アナログ-ディジタル変換を行う回路を適切に選択することによって、つまり、DmaxがV相、D2ndがW相であった場合は、サンプルホールド回路71uvCでV相の電流値検出処理を行い、サンプルホールド回路71vwCでW相の電流値検出処理を行う様に電流検出相選択手段8を制御し、次いで、U相の電流値検出処理を行う様に制御するのが望ましい。次に、Dmaxが90より大きい場合、前述の通り、デューティ比が一番大きい相の電流値を検出するための時間が十分に確保できない。そのため、デューティ比が一番大きい相の電流値検出処理を行わない。STEP806Cで、Dmax=U相と判定した場合、前述の理由から、デューティ比が一番大きいU相の電流値検出処理は行わず、V相の電流値検出処理を、図18に示す、サンプルホールド回路71uvCで、そのPWMパルスの中央付近で行い、同時に、W相の電流値検出処理をサンプルホールド回路71vwCでそのPWMパルスの中央付近で行う様に制御するのが望ましいSTEP807C。同様に、STEP808Cで、Dmax=V相と判定した場合、デューティ比が一番大きいV相の電流値検出処理は行わず、U相の電流値検出処理を、図18に示す、サンプルホールド回路71uvCで、そのPWMパルスの中央付近で行い、同時に、W相の電流値検出処理をサンプルホールド回路71vwCでそのPWMパルスの中央付近で行う様に制御するのが望ましいSTEP809C。同様に、Dmax=W相STEP808Cと判定した場合、デューティ比が一番大きいW相の電流値検出処理は行わず、U相の電流値検出処理を、図18に示す、サンプルホールド回路71uvCで、そのPWMパルスの中央付近で行い、同時に、V相の電流値検出処理をサンプルホールド回路71vwCでそのPWMパルスの中央付近で行う様に制御するのが望ましいSTEP810C。以上のように、実施の形態3の発明によれば、電流検出相選択手段8は、三相電圧指令演算手段3から算出された電圧指令値Vu、Vv、Vw、または、PWM駆動手段4から出力される、三相のデューティ比設定値Du、Dv、Dwを取得して、その指令値またはデューティ比設定値に基づいて、各相の電流値検出処理を行う相の選択およびタイミングの制御を行う。これによって、電流検出手段7Cがサンプルホールド回路71uvCおよび71vwCの二つを備えている場合、前記電圧指令値またはデューティ比が所定の値より小さい場合は三相全ての電流を検出することが可能であり、実施の形態1に示した効果と同じ様に、ステアリングの中点付近での操舵、軽く触れているだけなど、操舵力が小さい場合の操舵において、精度良く、交流回転機の制御ができる。その結果、本発明を用いた電動パワーステアリング装置においては、本発明を用いない場合と比べて、フィーリングの向上が可能となる。また、デューティ比が100となるような高出力時においても、デューティ比が一番大きい相以外の二相の電流を検出することが可能であるため、常に二相のみ電流値検出処理を行う従来の電力変換装置と同等の性能を実現できる。また、本実施の形態3では図18に示す様に、電流検出手段7Cが二つのサンプルホールド回路71uvC、71vwCおよび二つのアナログ-ディジタル変換装置72uvC、72vwCから構成されており、両方のサンプルホールド回路へ入力が可能な入力端子および両方のアナログディジタル変換回路から出力が可能な出力端子を少なくとも一つずつ備えている場合について述べたが、図22に示す様に、電流検出手段7Dが二つのサンプルホールド回路71uvD、71vwDおよび二つのアナログ-ディジタル変換装置72uvD、72vwDから構成され、三相の電流検出抵抗6からの入力信号のうち、少なくとも一つの相の入力信号を両方のサンプルホールド回路へ入力が可能な端子構成としても、本実施の形態3と同様の制御が可能となる。即ち、夫々のサンプルホールドを行う回路および、アナログ-ディジタル変換を行う回路を適切に選択することによって、二つの変換装置を用いて、電圧指令値デューティ比が所定値以下の場合は、電圧指令値が一番目に大きい相と二番目に大きい相の電流値の検出をそれぞれ別々のサンプルホールド回路およびアナログ-ディジタル変換回路で実施し、電圧指令値が三番目に大きい相の電流値の検出を、電圧指令値が一番目に大きい相と二番目に大きい相の電流値の検出に続いて順次実施するように電流値検出処理のタイミングを制御することにより、三相全ての電流の検出を行うことが可能となり、電圧指令値デューティ比が所定値より大きい場合、別々のサンプルホールド回路およびアナログ-ディジタル変換装置を用いて、二番目、三番目に電圧指令値の大きい相の電流値検出処理を同時に行うことができる。実施の形態4.実施の形態3では、図18、22に示す通り、電流検出手段7はサンプルホールド回路とアナログ-ディジタル変換回路から構成されているとしたが、図23のように、電流検出手段7Eがサンプルホールド回路を備えず、二つのアナログ-ディジタル変換回路72uvE、72vwEのみで構成される場合も、実施の形態3と同様の制御を行うことにより実施の形態3と同様の効果を得ることが可能である。サンプルホールド回路を備える場合、各デューティ比に従い、電流検出値のサンプリング処理を含めた、電流値検出処理をどのタイミングで実施するかを決定したが、本実施の形態4のように、サンプルホールド回路を備えない場合は、各デューティ比に従い、電流検出値のアナログ-ディジタル変換をどのタイミングで実施するかを決定すればよく、この場合の動作を説明するフローチャートを図24に示す。図24においては、前述の図19のフローチャートと同様の動作であるため、図24のそれぞれのフローについて、符号の後にEを付して、詳述を省略する。前記実施の形態3では、図18に記載の電流検出手段7Cによるサンプルホールド回路71uvC、71vwCが処理に要する時間とアナログ-ディジタル変換回路72uvC、72vwCが処理に要する時間を足し合わせた時間を式1と同じとして、tADCCとしていた。そのため、サンプルホールド回路を備えない場合の電流検出処理に要する時間tADCEは、サンプルホールド回路を備える場合の電流検出処理に要する時間tADCCよりも小さくなる。本実施の形態4にサンプルホールド回路の有無を選択可能なマイクロコンピュータを用いた場合、サンプルホールド回路を備えない構成とすることは、前述の式1、2、3、4の値が小さくなることを意味する。換言すると、実施の形態3において、例として示した、一番目に大きい相の電圧指令値0.4Vdcデューティ比換算:90が大きくなることを意味する。つまり、より大きな電圧指令値、またはデューティ比の場合において、三相全ての電流値を検出することが可能となるという利点に繋がる。例えば、本実施の形態4において、図23に記載の電流検出手段7Eが処理に要する時間は、アナログ-ディジタル変換回路72uvE、72vwEが処理に要する時間のみであるため、tADCEと搬送波一周期分の時間tCが式1の半分の時間、即ち、下記式8であったとする。tADCE=0.02×tC8スイッチオンによる立上り時の過渡状態とスイッチオフによる立下り時の過渡状態の時間の和は変わらず、tTS=0.06tCとすると、一つの相の電流値検出処理に要する時間tDTEは、9式の通りとなる。tDTE=tADCEtTS=0.02×tCtTS=0.08tC9これをデューティー比に換算すると0.5-0.08Vdc=0.42Vdc=92となる。ここで、図23では電流検出手段7Eが二つのアナログ-ディジタル変換回路72uvE、72vwEから構成されるため、この一つの相の電流値検出処理に要する時間tDTE内で二つの相の電流検出を行うことが可能である。以上のように、実施の形態4によれば、サンプルホールド回路を備えない構成を採用した場合は、図24に示すフローチャートの通り、電圧指令値デューティ比に基づいて、電流検出手段7Eが実施する電流値検出処理のタイミングを制御することにより、二番目に大きい相の電圧指令値が0.42Vdcデューティ比換算:92以下となる場合、搬送波一周期内で三相全ての電流の検出を行うことが可能となる。