"複数の画素を配列してなる画素アレイ部を有し、該複数の画素の各々で光電変換により得られた信号電荷を画素信号に変換して出力する固体撮像装置であって、該画素は、入射光を光電変換して信号電荷を発生する光電変換素子と、該光電変換素子で発生した信号電荷に応じた信号電圧を増幅する複数の増幅器とを備え、該複数の増幅器の各々で増幅された信号電圧を、複数の画素信号として並列出力するよう構成した、固体撮像装置。請求項1に記載の固体撮像装置において、前記画素アレイ部は、前記複数の画素を1方向に配列してなる1次元画素アレイ部である、固体撮像装置。請求項2に記載の固体撮像装置において、前記画素毎に設けられ、該画素から前記複数の画素信号を読み出すための複数の読み出し信号線を備え、前記画素は、前記光電変換素子で発生した信号電荷を蓄積し、蓄積した信号電荷の量に応じた信号電圧を発生する電荷蓄積部と、該電荷蓄積部と該光電変換素子との間に接続され、該光電変換素子で発生した信号電荷を該電荷転送部に転送する転送トランジスタと、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、前記増幅器を構成する増幅トランジスタとを備え、該増幅トランジスタの一端は、電源に接続され、該増幅トランジスタの他端は、対応する読出し信号線に接続され、該増幅トランジスタのゲートは、該電荷蓄積部に接続されている、固体撮像装置。請求項2に記載の固体撮像装置において、前記画素毎に設けられ、該画素から前記複数の画素信号を読み出すための複数の読み出し信号線を備え、前記画素は、前記光電変換素子で発生した信号電荷を蓄積し、蓄積した信号電荷の量に応じた信号電圧を発生する電荷蓄積部と、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、前記増幅器を構成する増幅トランジスタとを備え、該増幅トランジスタの一端は、電源に接続され、該増幅トランジスタの他端は、対応する読出し信号線に接続され、該増幅トランジスタのゲートは、該電荷蓄積部に接続されている、固体撮像装置。請求項1に記載の固体撮像装置において、前記画素から並列出力される複数の画素信号の信号レベルの平均値を各画素の画素値として出力する信号処理回路を備えた、固体撮像装置。請求項5に記載の固体撮像装置において、前記信号処理回路は、前記複数の読出し信号線の各々に対応して設けられた複数の容量素子を備え、各容量素子の一端を共通ノードに接続し、各容量素子の他端に、対応する読出し信号線からの画素信号が印加され、該共通ノードの電圧レベルを、前記複数の画素信号の信号レベルの平均値とするアナログ演算回路を含む、固体撮像装置。請求項5に記載の固体撮像装置において、前記信号処理回路は、前記画素から並列出力される複数の画素信号をAD変換により複数のデジタル画素信号に変換するAD変換回路と、該AD変換回路から出力される複数のデジタル画素信号の平均値を演算して、該平均値を各画素の画素値として出力するデジタル演算回路とを含む、固体撮像装置。請求項1に記載の固体撮像装置において、前記画素から並列出力される複数の画素信号の信号レベルのメディアン値を各画素の画素値として出力する信号処理回路を備えた、固体撮像装置。請求項8に記載の固体撮像装置において、前記信号処理回路は、前記画素から並列出力される複数の画素信号をAD変換により複数のデジタル画素信号に変換するAD変換回路と、該AD変換回路から出力される複数のデジタル画素信号のメディアン値を演算して、該メディアン値を各画素の画素値として出力するデジタル演算回路とを含む、固体撮像装置。請求項1に記載の固体撮像装置において、前記画素アレイ部は、前記複数の画素をマトリクス状に配列してなる2次元画素アレイ部である、固体撮像装置。請求項10に記載の固体撮像装置において、前記画素列毎に複数設けられ、各画素列を構成する画素から前記複数の画素信号を読み出すための複数の読み出し信号線を備え、前記画素は、前記光電変換素子で発生した信号電荷を蓄積し、蓄積した信号電荷の量に応じた信号電圧を発生する電荷蓄積部と、該電荷蓄積部と該光電変換素子との間に接続され、該光電変換素子で発生した信号電荷を該電荷転送部に転送する転送トランジスタと、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、前記増幅器を構成する増幅トランジスタと、該増幅トランジスタの一端と電源との間に接続され、前記画素アレイ部における画素行を選択する選択トランジスタとを備え、該増幅トランジスタの他端は、対応する読出し信号線に接続され、該増幅トランジスタのゲートは、該電荷蓄積部に接続されている、固体撮像装置。請求項10に記載の固体撮像装置において、前記画素列毎に複数設けられ、各画素列を構成する画素から前記複数の画素信号を読み出すための複数の読み出し信号線を備え、前記画素は、前記光電変換素子で発生した信号電荷を蓄積し、蓄積した信号電荷の量に応じた信号電圧を発生する電荷蓄積部と、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、前記増幅器を構成する増幅トランジスタと、該増幅トランジスタの一端と電源との間に接続され、前記画素アレイ部における画素行を選択する選択トランジスタとを備え、該増幅トランジスタの他端は、対応する読出し信号線に接続され、該増幅トランジスタのゲートは、該電荷蓄積部に接続されている、固体撮像装置。固体撮像装置の特性を最適化する最適化処理を行う最適化方法であって、該固体撮像装置は、複数の画素を配列してなる画素アレイ部を有し、該複数の画素の各々で光電変換により得られた信号電荷を画素信号に変換して出力するよう構成されており、該画素は、入射光を光電変換して信号電荷を発生する光電変換素子と、該光電変換素子で発生した信号電荷に応じた信号電圧を増幅するN個Nは自然数の増幅器とを備え、該N個の増幅器の各々で増幅された信号電圧を、N個の画素信号として並列出力するよう構成されており、該最適化処理は、該画素におけるK1≦K≦N番目の増幅器からの画素信号により得られる画像に基づいて、各画素における何番目の増幅器の特性が最適であるかを検出するステップと、該特性が最適であると検出された増幅器に電源が供給されるよう、該画素内での結線を行うステップとを含む、最適化方法。固体撮像装置の特性を最適化する最適化処理を行う最適化方法であって、該固体撮像装置は、複数の画素を配列してなる画素アレイ部と、該画素アレイ部に電源を供給するための画素電源供給層を有し、該画素アレイ部を搭載した第1基板と、該画素部の画素に電源を供給する画素電源供給層を形成した第2基板とは、絶縁性部材を介して対向するよう配置されており、該最適化処理は、該画素アレイ部における複数の画素の各々毎に、K1≦K≦N番目の増幅器からの画素信号により得られる画像に基づいて、各画素における何番目の増幅器の特性が最適であるかを検出するステップと、該特性が最適であると検出された増幅器に電源が供給されるよう、該画素内での結線を行うステップとを含む、最適化方法。請求項14に記載の最適化方法において、前記画素における選択トランジスタの電源側端子と前記画素電源供給層との接続は、各画素における各増幅トランジスタが駆動するよう、スルーホールを用いて行われる、最適化方法。被写体の撮像を行う撮像部を備えた電子情報機器であって、該撮像部は、請求項1に記載の固体撮像装置である電子情報機器。しかしながら、上記特許文献1に開示の従来のCMOSイメージセンサでは、複数の読出しカラム回路を持ちランダムノイズを抑制するので、読出しカラム回路に起因するノイズは低減することができるが、画素のSFアンプ、つまり増幅トランジスタからのノイズを抑圧することができず、この画素SFアンプに起因する不良が歩留まり低下を引き起こすという問題があった。本発明は、上記のような問題点を解決するためになされたものであり、画素内で発生したランダムノイズを低減することができ、これにより製造歩留まりを向上することができる固体撮像装置、そのテスト方法、及びこのようなランダムノイズを低減した固体撮像装置を搭載した電子情報機器を得ることを目的とする。本発明に係る固体撮像装置は、複数の画素を配列してなる画素アレイ部を有し、該複数の画素の各々で光電変換により得られた信号電荷を画素信号に変換して出力する固体撮像装置であって、該画素は、入射光を光電変換して信号電荷を発生する光電変換素子と、該光電変換素子で発生した信号電荷に応じた信号電圧を増幅する複数の増幅器とを備え、該複数の増幅器の各々で増幅された信号電圧を、複数の画素信号として並列出力するよう構成したものであり、そのことにより上記目的が達成される。本発明は、上記固体撮像装置において、前記画素アレイ部は、前記複数の画素を1方向に配列してなる1次元画素アレイ部であることが好ましい。本発明は、上記固体撮像装置において、前記画素毎に設けられ、該画素から前記複数の画素信号を読み出すための複数の読み出し信号線を備え、前記画素は、前記光電変換素子で発生した信号電荷を蓄積し、蓄積した信号電荷の量に応じた信号電圧を発生する電荷蓄積部と、該電荷蓄積部と該光電変換素子との間に接続され、該光電変換素子で発生した信号電荷を該電荷転送部に転送する転送トランジスタと、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、前記増幅器を構成する増幅トランジスタとを備え、該増幅トランジスタの一端は、電源に接続され、該増幅トランジスタの他端は、対応する読出し信号線に接続され、該増幅トランジスタのゲートは、該電荷蓄積部に接続されていることが好ましい。本発明は、上記固体撮像装置において、前記画素毎に設けられ、該画素から前記複数の画素信号を読み出すための複数の読み出し信号線を備え、前記画素は、前記光電変換素子で発生した信号電荷を蓄積し、蓄積した信号電荷の量に応じた信号電圧を発生する電荷蓄積部と、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、前記増幅器を構成する増幅トランジスタとを備え、該増幅トランジスタの一端は、電源に接続され、該増幅トランジスタの他端は、対応する読出し信号線に接続され、該増幅トランジスタのゲートは、該電荷蓄積部に接続されていることが好ましい。本発明は、上記固体撮像装置において、前記画素から並列出力される複数の画素信号の信号レベルの平均値を各画素の画素値として出力する信号処理回路を備えたことが好ましい。本発明は、上記固体撮像装置において、前記信号処理回路は、前記複数の読出し信号線の各々に対応して設けられた複数の容量素子を備え、各容量素子の一端を共通ノードに接続し、各容量素子の他端に、対応する読出し信号線からの画素信号が印加され、該共通ノードの電圧レベルを、前記複数の画素信号の信号レベルの平均値とするアナログ演算回路を含むことが好ましい。本発明は、上記固体撮像装置において、前記信号処理回路は、前記画素から並列出力される複数の画素信号をAD変換により複数のデジタル画素信号に変換するAD変換回路と、該AD変換回路から出力される複数のデジタル画素信号の平均値を演算して、該平均値を各画素の画素値として出力するデジタル演算回路とを含むことが好ましい。本発明は、上記固体撮像装置において、前記画素から並列出力される複数の画素信号の信号レベルのメディアン値を各画素の画素値として出力する信号処理回路を備えたことが好ましい。本発明は、上記固体撮像装置において、前記信号処理回路は、前記画素から並列出力される複数の画素信号をAD変換により複数のデジタル画素信号に変換するAD変換回路と、該AD変換回路から出力される複数のデジタル画素信号のメディアン値を演算して、該メディアン値を各画素の画素値として出力するデジタル演算回路とを含むことが好ましい。本発明は、上記固体撮像装置において、前記画素アレイ部は、前記複数の画素をマトリクス状に配列してなる2次元画素アレイ部であることが好ましい。本発明は、上記固体撮像装置において、前記画素列毎に複数設けられ、各画素列を構成する画素から前記複数の画素信号を読み出すための複数の読み出し信号線を備え、前記画素は、前記光電変換素子で発生した信号電荷を蓄積し、蓄積した信号電荷の量に応じた信号電圧を発生する電荷蓄積部と、該電荷蓄積部と該光電変換素子との間に接続され、該光電変換素子で発生した信号電荷を該電荷転送部に転送する転送トランジスタと、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、前記増幅器を構成する増幅トランジスタと、該増幅トランジスタの一端と電源との間に接続され、前記画素アレイ部における画素行を選択する選択トランジスタとを備え、該増幅トランジスタの他端は、対応する読出し信号線に接続され、該増幅トランジスタのゲートは、該電荷蓄積部に接続されていることが好ましい。本発明は、上記固体撮像装置において、前記画素列毎に複数設けられ、各画素列を構成する画素から前記複数の画素信号を読み出すための複数の読み出し信号線を備え、前記画素は、前記光電変換素子で発生した信号電荷を蓄積し、蓄積した信号電荷の量に応じた信号電圧を発生する電荷蓄積部と、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、前記増幅器を構成する増幅トランジスタと、該増幅トランジスタの一端と電源との間に接続され、前記画素アレイ部における画素行を選択する選択トランジスタとを備え、該増幅トランジスタの他端は、対応する読出し信号線に接続され、該増幅トランジスタのゲートは、該電荷蓄積部に接続されていることが好ましい。本発明に係る固体撮像装置の最適化方法は、固体撮像装置の特性を最適化する最適化処理を行う最適化方法であって、該固体撮像装置は、複数の画素を配列してなる画素アレイ部を有し、該複数の画素の各々で光電変換により得られた信号電荷を画素信号に変換して出力するよう構成されており、該画素は、入射光を光電変換して信号電荷を発生する光電変換素子と、該光電変換素子で発生した信号電荷に応じた信号電圧を増幅するN個Nは自然数の増幅器とを備え、該N個の増幅器の各々で増幅された信号電圧を、N個の画素信号として並列出力するよう構成されており、該最適化処理は、該画素におけるK1≦K≦N番目の増幅器からの画素信号により得られる画像に基づいて、各画素における何番目の増幅器の特性が最適であるかを検出するステップと、該特性が最適であると検出された増幅器に電源が供給されるよう、該画素内での結線を行うステップとを含むことが好ましい。本発明に係る固体撮像装置の最適化方法は、固体撮像装置の特性を最適化する最適化処理を行う最適化方法であって、該固体撮像装置は、複数の画素を配列してなる画素アレイ部と、該画素アレイ部に電源を供給するための画素電源供給層を有し、該画素アレイ部を搭載した第1基板と、該画素部の画素に電源を供給する画素電源供給層を形成した第2基板とは、絶縁性部材を介して対向するよう配置されており、該最適化処理は、該画素アレイ部における複数の画素の各々毎に、K1≦K≦N番目の増幅器からの画素信号により得られる画像に基づいて、各画素における何番目の増幅器の特性が最適であるかを検出するステップと、該特性が最適であると検出された増幅器に電源が供給されるよう、該画素内での結線を行うステップとを含むものであり、そのことにより上記目的が達成される。本発明は、上記固体撮像装置の最適化方法において、前記画素における選択トランジスタの電源側端子と前記画素電源供給層との接続は、各画素における各増幅トランジスタが駆動するよう、スルーホールを用いて行われることが好ましい。本発明に係る電子情報機器は、被写体の撮像を行う撮像部を備えた電子情報機器であって、該撮像部は、請求項1に記載の固体撮像装置であり、そのことにより上記目的が達成される。次に作用について説明する。本発明においては、複数の画素を1次元に配列してなる画素部を有し、該複数の画素の各々で光電変換により得られた信号電荷を画素信号に変換して出力するラインセンサにおいて、該画素は、入射光を光電変換して信号電荷を発生する光電変換素子と、該光電変換素子で発生した信号電荷に応じた信号電圧を増幅する複数の増幅トランジスタとを備え、複数の増幅トランジスタの各々で増幅された信号電圧を複数の画素信号として並列出力するので、この並列出力された複数の画素信号の信号レベルを、例えば平均化して得られる平均値を、各画素の画素値として出力することにより、画素内の増幅トランジスタで発生したランダムノイズを低減することができ、これにより製造歩留まりを向上させたり、S/Nの高い画像を得ることができる。また、本発明においては、ラインセンサでは、画素から出力される複数のアナログ画素信号に対する平均化処理をアナログ信号処理により行うので、アナログ画素信号をデジタル画素信号に変換するADC回路は、各画素に1つでよく、ADC部の回路規模を小さく抑えることができる。また、本発明においては、各画素から並列出力される複数の画素信号の信号レベルの平均値を各画素の画素値として出力する信号処理回路を、前記複数の読出し信号線の各々に対応して設けられた複数の容量素子を備え、各容量素子の一端を共通ノードに接続し、各容量素子の他端に、対応する読出し信号線からの画素信号が印加され、該共通ノードの電圧レベルを、前記複数の画素信号の信号レベルの平均値とするアナログ演算回路を含む構成とすることにより、外部ロジック回路の負荷を減らしたり、該外部ロジック回路としての高機能なロジック回路を不要としたりすることができ、外部ロジック回路を低消費電力で動作可能とすることができる。本発明においては、2次元イメージセンサにおいても、画素は、入射光を光電変換して信号電荷を発生する光電変換素子と、該光電変換素子で発生した信号電荷に応じた信号電圧を増幅する複数の増幅トランジスタとを備え、複数の増幅トランジスタの各々で増幅された信号電圧を複数の画素信号として並列出力し、この並列出力された複数の画素信号の信号レベルを平均化して得られる平均値を、各画素の画素値として出力するので、画素内で発生したランダムノイズを低減することができ、これにより製造歩留まりを向上することができる。本発明においては、テスト特性の評価を実施する際に、スイッチ片により機械的に各画素における選択トランジスタと電源を短絡させる位置を変えていくので、固体撮像装置の画面全体として、ランダムノイズが低減された画像が得られることとなる。本発明においては、2次元画素アレイ部には、この画素アレイ部を形成したウエハ基板とは別のウエハに形成した画素電源供給層からスルーホールを介して、各画素における複数の選択トランジスタの任意の端子に電源を供給するので、画素毎にランダムノイズの最も小さい増幅トランジスタを設定することが可能となり、飛躍的な画質の向上が可能となる。以上のように、本発明によれば、画素内で発生したランダムノイズを低減することができ、これにより製造歩留まりを向上することができる固体撮像装置、そのテスト方法、及びこのようなランダムノイズを低減した固体撮像装置を搭載した電子情報機器を得ることができる。以下、本発明の実施形態について図面を参照しながら説明する。実施形態1図1は、本発明の実施形態1による固体撮像装置を説明する図である。本実施形態1の固体撮像装置100は、複数の画素Paを配列してなる画素部画素アレイ部120を備え、該複数の画素の各々で光電変換により得られた信号電荷を画素信号に変換して出力するものである。この実施形態1の固体撮像装置100は、画素部120を、画素を1方向に配列した1次元配列の画素アレイ部により構成したラインセンサであり、以下この実施形態1の固体撮像装置はラインセンサともいう。このラインセンサ100は、該画素部120に定電流を供給する定電流回路110と、該画素部120から出力されるアナログ画素信号をデジタル-アナログ変換AD変換によりデジタル画素信号に変換するADC部130と、該デジタル画素信号に対する論理演算処理を行うロジック処理部140とを有している。ここで、上記ラインセンサ100は、画素Pa毎に設けられ、該画素から複数のアナログ画素信号を読み出すための複数の読み出し信号線VSIGn1、VSIGn2、、VSIGnkを備えている。また、画素Paは、入射光を光電変換して信号電荷を発生する光電変換素子PDと、この光電変換素子PDで発生した信号電荷を蓄積し、蓄積した信号電荷の量に応じた信号電圧を発生する電荷蓄積部FDと、該電荷蓄積部FDと該光電変換素子PDとの間に接続され、該光電変換素子で発生した信号電荷を該電荷転送部に転送する転送トランジスタTXnと、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタRSTnと、該電荷蓄積部FDで発生した信号電圧を増幅する複数の増幅器AMPn1、AMPn2、、AMPnkとを有している。ここで、上記光電変換素子PDはフォトダイオードにより構成されており、また、増幅器AMPn1、AMPn2、、AMPnkはソースフォロアー接続の増幅トランジスタにより構成されている。この増幅トランジスタAMPn1、AMPn2、、AMPnkの一端は電源に接続され、その他端は、対応する読出し信号線VSIGn1、VSIGn2、、VSIGnkに接続され、そのゲートは電荷蓄積部FDに接続されている。このように本実施形態1のラインセンサ100では、各画素Paの光電変換素子PDで発生した信号電荷に応じた信号電圧は、画素内の別々の増幅トランジスタAMPn1、AMPn2、、AMPnkにより同時に増幅され、各増幅トランジスタで増幅された信号電圧が複数の画素信号として画素から並列出力される。また、ここでは、上記ADC部130及びロジック処理部140は、各画素Paから並列出力される複数の画素信号の信号レベルの平均値を各画素の画素値として出力する演算処理機能を有する信号処理回路134を構成している。次に動作について簡単に説明する。このような構成のラインセンサ100では、入射光を受けると、各画素Paの光電変換素子PDで入射光が光電変換されることにより信号電荷が発生し、この信号電荷は転送トランジスタTXnを介して電荷蓄積部FDに転送蓄積される。電荷蓄積部FDでは、信号電荷の蓄積量に応じた信号電圧が発生し、この信号電圧が複数の増幅トランジスタAMPn1、AMPn2、、AMPnkによりそれぞれ増幅され、該複数の増幅トランジスタの各々で増幅された信号電圧が、複数の画素信号として画素Paから並列出力される。このように画素Paから並列出力された複数の画素信号は、対応する複数の読出し信号線VSIGn1、VSIGn2、、VSIGnkを介して上記信号処理回路134に入力され、この信号処理回路134では、複数の画素信号の信号レベルの平均値を算出する演算処理が行われ、算出された平均値が各画素のデジタル画素値としてラインセンサ100から出力される。上記演算処理機能は、アナログ信号処理で実現しても、あるいはデジタル信号処理で実現してもよく、以下、まず、上記演算処理機能をアナログ信号処理で実現する構成について説明する。図2は、本発明の実施形態1によるラインセンサにおけるアナログ演算回路を説明する図であり、図2aは、その具体的な回路を示し、図2bは、動作をタイミングチャートで説明する図である。また、図4は、本発明の実施形態1による固体撮像装置ラインセンサを説明する図であり、図4aは、この実施形態1のラインセンサにおける、1つの画素列に対応する1つのアナログ演算回路130aと1つのAD変換器130bを示している。なお、この図2では、説明の都合上、上記読出し信号線VSIGn1、VSIGn2、、VSIGnkのk=3である場合、つまり各画素に対して3つの読出し信号線VSIGn1、VSIGn2、VSIGn3が設けられている場合を示している。このアナログ演算回路130aは、上記ADC部130に含まれるものであり、平均化ノードAと、一端がこの平均化ノードAに接続された容量素子C1~C3と、該容量素子C1~C3の他端と対応する読出し信号線VSIGn1、VSIGn2、VSIGn3との間に接続されたスイッチS2a~S2cとを有している。また、上記アナログ演算回路130aは、一端が上記容量素子C1~C3の他端に接続され、他端にランプ波形信号Rampが供給される容量素子C1a~C3aと、上記平均化ノードAにその入力ノードが接続されたインバータL1と、該インバータL1に並列に接続されたスイッチS1とを有している。ここで、インバータL1とスイッチS1とは、平均化レベルとランプ波形Rampとを比較するコンパレータCPを構成している。このアナログ演算回路130aでは、期間t1にリセット時の増幅トランジスタAMPn1、AMPn2、AMPn3の出力電位Vrst1、Vrst2、Vrst3とコンパレータCPの入力と出力を短絡した際のDC電圧との差分信号が容量C1、C2、C3に蓄積される。その後、期間t2にTx信号ΦTXnが印加され、Vsig1信号~Vsig3信号は、それぞれΔV1、ΔV2、ΔV3分変動する。ここで、ΔV1=Vrst1-Vlgt1、ΔV2=Vrst2-Vlgt2、ΔV3=Vrst3-Vlgt3であり、Vlgt1~Vlgt3は、信号電荷が電荷蓄積部に転送されたときの増幅トランジスタAMPn1、AMPn2、AMPn3の出力電圧である。さらに、期間t2後に、平均化ノードAの電位は、コンパレータCPの入力と出力を短絡した際のDC電圧Vthから、Vth-ΔV1ΔV2ΔV3/3に変動する。このときの平均化ノードAの電位変動分ΔVAはΔV1ΔV2ΔV3/3である。また、期間t3にスイッチS2a~S2cがオープンになり、アナログ演算回路130aと画素Paが切り離される。また、この期間t3が始まると、ランプ波信号が印加され、ΔVramp=ΔV1ΔV2ΔV3/3=ΔVAとなった時刻にコンパレータの出力は反転する。なお、ADC部内のカウンタ回路図示せずでは、ランプ波形の始動と同時にカウンタアップが始まり、ADC部内のラッチ回路図示せずでは、コンパレータCPの出力が反転した時刻のカウンタの値をラッチし、このラッチされたカウント値が、平均化レベルのデジタル信号として出力される。このように、本実施形態1では、複数の画素を1次元に配列してなる画素部120を有し、該複数の画素の各々で光電変換により得られた信号電荷を画素信号に変換して出力するラインセンサ100において、該画素Paは、入射光を光電変換して信号電荷を発生する光電変換素子PDと、該光電変換素子で発生した信号電荷に応じた信号電圧を増幅する複数の増幅トランジスタAMPn1、AMPn2、、AMPnkとを備え、複数の増幅トランジスタの各々で増幅された信号電圧を複数の画素信号として並列出力し、この並列出力された複数の画素信号の信号レベルを平均化して得られる平均値を、各画素の画素値として出力するので、画素内で発生したランダムノイズを低減することができ、これにより製造歩留まりを向上させたり、S/Nの高い画像を得ることができる。また、この実施形態1のラインセンサでは、画素Paから出力される複数のアナログ画素信号に対する平均化処理をアナログ信号処理により行うので、アナログ画素信号をデジタル画素信号に変換するAD変換器130bは、各画素列に1つでよく、ADC部の回路規模を小さく抑えることができる。また、このようにラインセンサ内部に画素Paから出力される複数のアナログ画素信号に対する平均化処理を行う平均化処理回路を備えることにより、外部ロジック回路の負荷を減らしたり、該外部ロジック回路としての高機能なロジック回路を不要としたりすることができ、外部ロジック回路を低消費電力で動作可能とすることができる。なお、本実施形態1では、ラインセンサを構成する画素として、リセットトランジスタ、転送トランジスタ、及び増幅トランジスタを含む3TR構成のものを示したが、画素の構成は、これに限るものではない。実施形態1の変形例1図3は、本発明の実施形態1の変形例1による固体撮像装置ラインセンサを説明する図である。この実施形態1の変形例1による固体撮像装置ラインセンサは、実施形態1のラインセンサ100における画素Paに代えて、2トランジスタ構成の画素Pbを用いたものであり、その他の構成は、実施形態1のラインセンサと同一である。ここで、画素Pbは、入射光を光電変換して信号電荷を発生する光電変換素子PDと、この光電変換素子PDで発生した信号電荷を蓄積し、蓄積した信号電荷の量に応じた信号電圧を発生する電荷蓄積部FDと、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタRSTnと、該電荷蓄積部FDで発生した信号電圧を増幅する複数の増幅器AMPn1、AMPn2、、AMPnkとを有している。ここで、上記光電変換素子PDはフォトダイオードにより構成されており、また、増幅器AMPn1、AMPn2、、AMPnkはソースフォロアー接続の増幅トランジスタにより構成されている。この増幅トランジスタAMPn1、AMPn2、、AMPnkの一端は電源に接続され、その他端は、対応する読出し信号線VSIGn1、VSIGn2、、VSIGnkに接続され、そのゲートは電荷蓄積部FDに接続されている。このようの構成の実施形態1の変形例1によるラインセンサにおいても、各画素Pbの光電変換素子PDで発生した信号電荷に応じた信号電圧は、画素内の別々の増幅トランジスタAMPn1、AMPn2、、AMPnkにより同時に増幅され、各増幅トランジスタで増幅された信号電圧が複数の画素信号として画素から並列出力される。また、この実施形態1の変形例1のラインセンサにおいても、実施形態1のラインセンサ100と同様に、ADC部及びロジック処理部で、各画素Pbから並列出力される複数の画素信号の信号レベルの平均値を各画素の画素値として出力する演算処理機能を有する信号処理回路を構成している。なお、上記実施形態1では、ラインセンサ100として、ADC部に含まれるCDS回路にアナログ演算回路を構成し、このアナログ演算回路130aで複数の増幅トランジスタからの画素信号の信号レベルをアナログ信号処理により平均化するものを示したが、画素信号の平均化は、アナログ信号処理に代えてデジタル信号処理で行ってもよい。実施形態1の変形例2図4bは、本発明の実施形態1の変形例2による固体撮像装置ラインセンサを説明する図であり、画素信号の平均化をデジタル信号処理により行う構成を示している。この実施形態1の変形例2によるラインセンサは、実施形態1のラインセンサ100における、上記複数の画素信号の平均化をアナログ信号処理により行うための構成を有するADC部130及びロジック処理部140に代えて、上記複数の画素信号の平均化をデジタル信号処理により行うための構成を有するADC部及びロジック処理部140bを有している。つまり、この実施形態1の変形例2のラインセンサでは、各画素Paから複数の画素信号を読み出すための複数の読出し信号線VSIGnkには、それぞれ定電流回路及びAD変換器を含む回路部130cが接続されており、この回路部130cのAD変換器でアナログ画素信号から変換されたデジタル画素信号が、ロジック処理部140bに供給される。このロジック処理部140bでは、画素Paからの複数のデジタル画素信号に対する平均化処理が行われ、平均化されたデジタル画素信号が、該画素の画素値として出力される。このような構成の本実施形態1の変形例2のラインセンサでは、画素からのアナログ画素信号を処理するCDS回路やAD変換器としては既存のものを用いることができ、画素信号の平均化は、デジタル信号処理により簡単に行うことができる。また、画素Paからの複数のデジタル画素信号に対するデジタル信号処理としては、上記のような平均化処理に限定されず、画素Paからの複数のデジタル画素信号から、その信号レベルとしてメディアン値を有するものを選択するメディアン値選択処理であってもよい。実施形態2図5は、本発明の実施形態2による固体撮像装置を説明する図であり、2次元配列の画素アレイ部を有する2次元イメージセンサの構成を示している。このイメージセンサ200は、画素をマトリクス状に配列してなる画素部201と、該画素部201の画素行を選択する垂直走査回路203と、選択された画素行の各画素からのアナログ画素信号をAD変換によりデジタル画素信号に変換する、各画素列に対応した複数のADC回路を含むADC部204と、デジタル画素信号を、水平信号線214に出力する水平走査回路202と、水平信号線214に出力されたデジタル画素信号をイメージセンサ200の外部に出力する出力部207と、該垂直走査回路203、該水平走査回路202、並びに、ADC部204にタイミングパルスを供給するタイミングジェネレータ206とを有している。図6は、本発明の実施形態2による固体撮像装置イメージセンサの具体的な構成を示す図であり、図6aは、各画素から複数のアナログ画素信号を複数の読出し信号線を介してADC部に読み出す構成を示し、図6bは、画素の構成を示している。つまり、画素部201では、複数の画素Pcがマトリクス状に配列されており、各画素行が垂直走査回路203により選択され、各画素Pcからは複数のアナログ画素信号が複数の読出し信号線VSIGn1、VSIGn2、、VSIGnkを介してADC部204に読み出されるようになっている。なお、この読出し信号線には、一定電流が定電流部205により供給されるようになっている図5参照。ここで、画素Pcは、入射光を光電変換して信号電荷を発生する光電変換素子PDと、この光電変換素子PDで発生した信号電荷を蓄積し、蓄積した信号電荷の量に応じた信号電圧を発生する電荷蓄積部FDと、該電荷蓄積部FDと該光電変換素子PDとの間に接続され、垂直走査回路203からの転送信号ΦTXnにより、該光電変換素子で発生した信号電荷を該電荷転送部に転送する転送トランジスタTXnと、垂直走査回路203からの選択信号ΦSELnにより動作する選択トランジスタSELnと、垂直走査回路203からのリセット信号ΦRSTnにより、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタRSTnと、該電荷蓄積部FDで発生した信号電圧を増幅する複数の増幅器AMPn1、AMPn2、、AMPnkとを有している。ここで、上記選択トランジスタSELnの一端は電源に接続されており、その他端は上記複数の増幅器を構成する増幅トランジスタAMPn1、AMPn2、、AMPnkの一端に共通接続されている。また、上記光電変換素子PDはフォトダイオードにより構成されており、また、増幅トランジスタAMPn1、AMPn2、、AMPnkはソースフォロアー回路を構成している。この増幅トランジスタAMPn1、AMPn2、、AMPnkの他端は、対応する読出し信号線VSIGn1、VSIGn2、、VSIGnkに接続され、そのゲートは電荷蓄積部FDに接続されている。このように本実施形態2の2次元イメージセンサ200では、各画素Pcの光電変換素子PDで発生した信号電荷に応じた信号電圧は、画素内の別々の増幅トランジスタAMPn1、AMPn2、、AMPnkにより同時に増幅され、画素からは、各増幅トランジスタで増幅された信号電圧が複数の画素信号として画素から並列出力される。また、ここでは、上記ADC部204及びその後段のロジック処理部図示せずは、各画素Pcから並列出力される複数の画素信号の信号レベルの平均値を各画素の画素値として出力する演算処理機能を有する信号処理回路図示せずを構成している。図7は、本発明の実施形態2による固体撮像装置2次元イメージセンサにおける画素信号の読出し回路の具体的な構成を示している。なお、図6では、図7に示す読出し回路を図示していないが、この読出し回路は、上記ADC部204に含まれている。つまり、ADC部204は、その各AD変換器121の前段に設けられ、読出し信号線に暗時アナログ画素信号として読み出されたリセット信号と、該読出し信号線に明時アナログ信号として出力されたデータ信号とをそれぞれサンプリングしてそれらの差分信号をアナログ画素信号として出力するCDS回路111を有している。ADC部204を構成する各AD変換器121は、その前段のCDS回路111から出力される一定レベルのアナログ画素信号DApvを、ランプ波形生成部116からのランプ波形信号116aと比較し、該ランプ波形信号の信号レベルが該アナログ画素信号DApvの信号レベルを超えたときタイミング信号Tsを出力するコンパレータ112と、該タイミング信号が出力されたとき、該アナログ画素信号の信号レベルに相当する、nビットカウンタ115の出力カウント値115aをラッチしてデジタル画素信号Dpvとして出力するnビットラッチ回路113とを有している。このAD変換器121のnビットラッチ回路113は、コンパレータ112からのタイミング信号Tsに基づいて、アナログ画素信号の信号レベルに相当するカウント値を、該明時デジタル画素値としてラッチする前段nビットラッチ113aと、該第1の前段nビットラッチ部のラッチ出力を保持し、上記水平走査回路202の水平シフトレジスタ109aからのタイミングパルスΦHajにより、該前段nビットラッチ部のラッチ出力を列選択で出力する後段nビットラッチ113bとを有している。また、各列に対応する信号処理部110の後段nビットラッチ113bは、各列に対応する信号処理部110の前段nビットラッチ113aのラッチ出力デジタル画素値を列選択で順次シフトして、一端側の列に対応する後段nビットラッチ113bから、明時デジタル画素値つまり、デジタル画素信号として出力する回路を構成している。そして、この実施形態2の固体撮像装置200では、上記CDS回路111は、各画素Pcから並列出力される複数のアナログ画素信号の信号レベルの平均値を各画素の画素値として出力する演算処理機能を有するアナログ演算回路130a図2a参照を含んでいる。このような構成の本実施形態2の2次元イメージセンサ200においても、上記実施形態1のリニアセンサ100と同様に、該画素Pcは、入射光を光電変換して信号電荷を発生する光電変換素子PDと、該光電変換素子で発生した信号電荷に応じた信号電圧を増幅する複数の増幅トランジスタAMPn1、AMPn2、、AMPnkとを備え、複数の増幅トランジスタの各々で増幅された信号電圧を複数の画素信号として並列出力し、この並列出力された複数の画素信号の信号レベルを平均化して得られる平均値を、各画素の画素値として出力するので、画素内で発生したランダムノイズを低減することができ、これにより製造歩留まりを向上させたり、S/Nの高い画像を得ることができる。図8は、ランダムノイズを説明する図であり、暗時画像に関する画素出力ヒストグラムの1例を示している。図8の例ではランダムノイズによって画素出力画素信号は正常な出力値と誤差を含んだ出力値の2値で出力される。例えば、イメージセンサの出力にランダムノイズが含まれている場合、図8に示すように、暗時画像の出力ヒストグラムをとると、正常な画素出力値例えば、64付近で度数が集中するとともに、この正常な画素出力値64から離れた画素出力値に度数の集中が生ずる。これに対して、本実施形態2のイメージセンサでは、この正常な画素出力値64から離れた画素出力値での度数の集中が低減されることとなる。つまり、1画素から出力された独立したn個の出力画素信号の処理に関して、第1処理としては、n個の出力の平均値をとることにより、ランダムノイズは1/n1/2に低減される。また、n個の出力におけるメディアン値をとることにより、異常出力値の影響を除くことができる。1画素からn個出力される複数の画素信号を平均化すると、僅かながら誤差成分を含んでしまうが、複数の画素信号の平均値に代えてこれら画素信号のメディアン値を用いることで、誤差成分が画素値に含まれる確率を下げることができる。また、この実施形態2の2次元イメージセンサ200においても、画素Pcから出力される複数のアナログ画素信号に対する平均化処理をアナログ信号処理により行うので、アナログ画素信号をデジタル画素信号に変換するAD変換器は、各画素に1つでよく、ADC部の回路規模を小さく抑えることができる。なお、この実施形態2の2次元イメージセンサ200では、各画素から出力される複数のアナログ画素信号をアナログ信号処理により平均化しているが、実施形態1で説明したように、1つの画素から出力される画素信号の平均化は、アナログ処理回路で行うものに限らず、ACD部の後段側のデジタル処理回路で行ってもよい。また、ACD部の後段側では、上記のように、1つの画素から出力される複数のデジタル画素信号の平均化に代えて、1つの画素から出力される複数のデジタル画素信号からメディアン値を抽出するメディアン処理を行ってもよい。なお、本実施形態2では、2次元イメージセンサを構成する画素として、リセットトランジスタ、転送トランジスタ、選択トランジスタ及び増幅トランジスタを含む4TR構成のものを示したが、画素の構成は、これに限るものではない。実施形態2の変形例1図9は、本発明の実施形態2の変形例1による固体撮像装置2次元イメージセンサを説明する図であり、画素を3トランジスタ構成としたものである。この実施形態2の変形例1による固体撮像装置ラインセンサは、実施形態2のラインセンサ200における画素Pcに代えて、3トランジスタ構成の画素Pdを用いたものであり、その他の構成は、実施形態2の2次元イメージセンサと同一である。ここで、画素Pdは、入射光を光電変換して信号電荷を発生する光電変換素子PDと、この光電変換素子PDで発生した信号電荷を蓄積し、蓄積した信号電荷の量に応じた信号電圧を発生する電荷蓄積部FDと、垂直走査回路からの選択信号により動作する選択トランジスタSELnと、垂直走査回路からのリセット信号により、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタRSTnと、該電荷蓄積部FDで発生した信号電圧を増幅する複数の増幅器AMPn1、AMPn2、、AMPnkとを有している。ここで、上記光電変換素子PDはフォトダイオードにより構成されており、また、増幅器AMPn1、AMPn2、、AMPnkはソースフォロアー接続の増幅トランジスタにより構成されている。この増幅トランジスタAMPn1、AMPn2、、AMPnkの一端は上記選択トランジスタSELnを介して電源に接続され、その他端は、対応する読出し信号線VSIGn1、VSIGn2、、VSIGnkに接続され、そのゲートは電荷蓄積部FDに接続されている。このような構成の実施形態2の変形例1によるラインセンサにおいても、各画素Pdの光電変換素子PDで発生した信号電荷に応じた信号電圧は、画素内の別々の増幅トランジスタAMPn1、AMPn2、、AMPnkにより同時に増幅され、各増幅トランジスタで増幅された信号電圧が複数の画素信号として画素から並列出力される。また、この実施形態2の変形例1の2次元イメージセンサにおいても、実施形態2の2次元イメージセンサと同様に、ADC回路及びロジック処理部で、各画素Pdから並列出力される複数の画素信号の信号レベルの平均値を各画素の画素値として出力する演算処理機能を有する信号処理回路を構成している。なお、上記実施形態2では、2次元イメージセンサとして、ADC回路に含まれるCDS回路にアナログ演算回路を構成し、このアナログ演算回路で複数の増幅トランジスタからの画素信号の信号レベルをアナログ信号処理により平均化するものを示したが、画素信号の平均化は、アナログ信号処理に代えてデジタル信号処理で行ってもよい。また、ADC部後段でのデジタル処理としては、画素信号の平均化に代えて、メディアン値を抽出する処理を行ってもよい。実施形態2の変形例2図10は、本発明の実施形態2の変形例2による固体撮像装置2次元イメージセンサを説明する図である。この2次元イメージセンサは、上記実施形態2の2次元イメージセンサにおける画素の構成に代えて、選択トランジスタを増幅トランジスタ毎に設けた画素の構成を有するものであり、その他の構成は実施形態2の2次元イメージセンサと同一である。つまり、この2次元イメージセンサの画素Peは、入射光を光電変換して信号電荷を発生する光電変換素子PDと、この光電変換素子PDで発生した信号電荷を蓄積し、蓄積した信号電荷の量に応じた信号電圧を発生する電荷蓄積部FDと、垂直走査回路からの選択信号により動作する複数の選択トランジスタSELnと、垂直走査回路からのリセット信号により、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタRSTnと、該電荷蓄積部FDで発生した信号電圧を増幅する複数の増幅器AMPn1、AMPn2、、AMPnkとを有している。ここで、上記光電変換素子PDはフォトダイオードにより構成されており、また、増幅器AMPn1、AMPn2、、AMPnkはソースフォロアー接続の増幅トランジスタにより構成されている。また、選択トランジスタの一端は電源VDDに接続されており、上記増幅トランジスタAMPn1、AMPn2、、AMPnkの一端は、対応する選択トランジスタSELnの他端に接続され、増幅トランジスタAMPn1、AMPn2、、AMPnkの他端は、対応する読出し信号線VSIGn1、VSIGn2、、VSIGnkに接続され、そのゲートは電荷蓄積部FDに接続されている。このような構成の実施形態2の変形例2による2次元イメージセンサにおいても、各画素Pdの光電変換素子PDで発生した信号電荷に応じた信号電圧は、画素内の別々の増幅トランジスタAMPn1、AMPn2、、AMPnkにより同時に増幅され、画素からは、各増幅トランジスタで増幅された信号電圧が複数の画素信号として画素から並列出力される。また、この実施形態2の変形例2の2次元イメージセンサにおいても、実施形態2の2次元イメージセンサと同様に、ADC部及びロジック処理部で、各画素Pdから並列出力される複数の画素信号の信号レベルの平均値を各画素の画素値として出力する演算処理機能を有する信号処理回路を構成している。また、この実施形態2の変形例2では、複数の増幅トランジスタに供給する電源を独立したものとすることにより、各電源に含まれるランダムノイズを低減することができる。また、この実施形態2の変形例2の画素の構成図10では、選択トランジスタに電源電圧を供給するか否かに応じて、複数の増幅トランジスタのうちの極端に特性の悪いものを排除することが可能となる。例えば、ウエハテスト等の状態で各画素以下、単位画素ともいう。に設けられた複数の画素アンプAMPn1~AMPnkのうち不良アンプを見つける。上記のテスト結果を踏まえて不良ではない画素アンプが駆動するように画素内の電源VDDを実装する。この結果、画素内アンプの不良を除くことができ、あるいは画素内アンプのノイズが抑圧された画像を得ることができる。実施形態3図11は、本発明の実施形態3による固体撮像装置の特性を最適化する最適化方法を説明する図であり、この実施形態3による最適化方法以下、固体撮像装置の特性調整方法ともいう。の対象となる固体撮像装置の構成を示している。つまり、図11に示す固体撮像装置300は、実施形態2の変形例2による固体撮像装置の画素の構成図10において、各増幅トランジスタAMPn1、AMPn2、、AMPnkに対応する各選択トランジスタの一端VDD1、VDD2、、VDDkと電源VDDとの間を、電気的に分離し、選択トランジスタの一端VDD1、VDD2、、VDDkと電源VDDとの間を、スイッチ片Scなどにより機械的に短絡可能な構成としたものである。ここで、スイッチ片Scは、各画素内で同じ位置、つまり各画素内で1~k番目の選択トランジスタのうちのm番目の選択トランジスタの一端と電源とを短絡させる位置に配置されるよう構成されている。以下、特性調整方法について説明する。テスト特性の評価を実施する際に、上記スイッチ片Scにより機械的に電源を短絡させる位置を変えていく。スイッチ片Scの各位置で、各画素の読出し回路つまり、図7に示すCDS回路111とコンパレータ112とnビットラッチ113を用いて、その増幅トランジスタAMPnii=1,2...,kの性能を調べていく。テスト結果を外部メモリに記憶しておき、テスト終了後に外部メモリに記憶されたテスト結果に基づいて、上記複数の増幅トランジスタAMPnii=1,2....,kの中でベストの性能の増幅トランジスタAMPniを選び出す。例えば、上記各スイッチ片の位置で、固体撮像装置の画面全体の画像から図8に示す画素出力ヒストグラムを作成し、ノイズを含んだ画素出力の低い位置を見つける。そして、見つけた位置で、各画素における選択トランジスタの一端が電源VDDにつながるよう結線する。これにより、固体撮像装置の画面全体として、ランダムノイズが低減された画像が得られることとなる。実施形態4図12~図14は、本発明の実施形態4による固体撮像装置イメージセンサの特性を最適化する最適化方法を説明する図であり、この実施形態4による最適化方法以下、固体撮像装置の特性調整方法ともいう。の対象となる固体撮像装置の構成を示している。上記実施形態3では、2次元画素アレイ部内で、画素を構成する複数の増幅トランジスタから特定の増幅トランジスタを選択する際、行方向及び列方向のいずれにおいても、各画素における同じ相対位置の増幅トランジスタつまり、図11では、各画素における左からk番目の増幅トランジスタが選択されることとなるが、この実施形態4の固体撮像装置の特性調整方法最適化方法では、このような制約をなくすことができる。つまり、この実施形態4の特性調整方法の対象となる固体撮像装置では、実施形態3における電源ラインVDDに代えて、2次元画素アレイ部センサ201には、この画素アレイ部を形成したウエハ基板とは別のウエハに形成した画素電源供給層PsからスルーホールTHを介して、各画素における複数の選択トランジスタの任意の端子に電源を供給するようにしたものである。具体的には、図12に示すように、本実施形態4のイメージセンサでは、画素部201を搭載した基板ウエハと、画素部201の画素に電源を供給する画素電源供給層Psを形成した基板ウエハとは、例えば絶縁層を介して対向するよう配置されている。そして、画素電源供給層Psは、画素部201の各画素における選択トランジスタの電源側端子にスルーホールTHを介して接続されている。図13は、画素部201上での画素Peの配列を示している。この図13に示すように、各画素単位画素には、複数の選択トランジスタの電源側端子VDD1、VDD2、、VDDkが配置されている。図14は、画素部の各画素の複数の選択トランジスタのうちのいずれの選択トランジスタの電源側端子が画素電源供給層に接続されているかを黒丸印で示している。つまり、この実施形態4の最適化方法では、画素部201における各画素単位画素について、複数の増幅トランジスタのうちのいずれの増幅トランジスタが最適な特性を有するかをテストする。このテストの結果に基づいて、各画素毎に電源を供給すべき増幅トランジスタを複数の増幅トランジスタから決定する。このようにして各画素毎に、最適な増幅トランジスタが決定した固体撮像装置における、選択トランジスタの電源側端子と画素電源供給層との接続状態を図14に示している。図14に示す左上の画素単位画素では、該画素における左から2番目の選択トランジスタの電源側端子VDD2が、上記画素電源供給層Psに接続されており、左上の画素ではその他の選択トランジスタの電源側端子には画素電源供給層Psと接続されていない。この場合、画素部201における各画素について、複数の増幅トランジスタのうちのいずれの増幅トランジスタが最適な特性を有するかをテストするのに手間がかかるが、画素毎にランダムノイズの最も小さい増幅トランジスタを設定することが可能となり、飛躍的な画質の向上が可能となる。さらに、上記実施形態1および2では、特に説明しなかったが、上記実施形態1および2の固体撮像装置の少なくともいずれかを撮像部に用いた、例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの、画像入力デバイスを有した電子情報機器について以下簡単に説明する。実施形態5図15は、本発明の実施形態5として、実施形態1及び2の固体撮像装置、並びに実施形態3及び4の最適化方法により最適化した固体撮像装置の少なくともいずれかを撮像部に用いた電子情報機器の概略構成例を示すブロック図である。図15に示す本発明の実施形態5による電子情報機器90は、本発明の上記実施形態1および2の固体撮像装置並びに実施形態3及び4の最適化方法により最適化した固体撮像装置の少なくともいずれかを、被写体の撮影を行う撮像部91として備えたものであり、このような撮像部による撮影により得られた高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部92と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示部93と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信部94と、この画像データを印刷印字して出力プリントアウトする画像出力部95とのうちの少なくともいずれかを有している。以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。"