読み出し順序が定められる複数アドレスの各々に、補正値と、次に読み出されるアドレスから補正値を読み出す可否を指定する指定値と、が格納されるメモリ、前記読み出し順序に従い前記メモリの読み出しアドレスを生成するアドレス生成回路、及び、第1アドレスの次に読み出される第2アドレスへと読み出しアドレスが変化する場合に、前記第1アドレスに対応する指定値に基づいて、前記メモリの読み出しデータを更新させるイネーブル信号を無効にするイネーブル制御回路、を備えることを特徴とする補正回路。前記イネーブル制御回路は、イネーブル信号が無効化された後に読み出しアドレスが変化する場合に、イネーブル信号を有効にする有効化回路を備えることを特徴とする請求項1に記載の補正回路。前記指定値は、前記第1アドレスの次の前記第2アドレスから補正値を読み出す可否を示す論理値であり、前記イネーブル制御回路は、入力信号として与えられる前記指定値をラッチして、前記イネーブル信号のマスク信号として出力するラッチ回路を備え、前記有効化回路は、前記マスク信号によって、前記ラッチ回路の前記入力信号をリセットするリセット回路を備えることを特徴とする請求項2に記載の補正回路。前記指定値は、前記第1アドレスに格納された特性補正値と、前記第1アドレスの次のアドレスに格納される特性補正値が同じであることを示す論理値であることを特徴とする請求項1~3のいずれか一項に記載の特性補正回路。前記指定値は、補正値が読み出されない前記第2アドレスの個数を指定し、読み出しアドレスが前記第2アドレスへと変化する場合に、前記指定値の値に対応する読み出しアドレスの変化回数のカウントを開始するカウンタ回路、及び、前記カウンタ回路によるカウント中に前記イネーブル信号のマスク信号を出力するマスク信号生成回路、を備えることを特徴とする請求項2に記載の補正回路。前記指定値は、前記第1アドレスに格納された特性補正値と同じ値の特性補正値が格納される、前記第1アドレスの次に続くアドレスの数を指定することを特徴とする請求項1、2及び5のいずれか一項に記載の特性補正回路。前記メモリは書き換え可能メモリであって、前記補正回路は、前記メモリに格納する前記補正値と前記指定値を書き換える書き換え回路を備えることを特徴とする請求項1~6のいずれか一項に記載の補正回路。送信信号及び受信信号のいずれかである通信信号が経由するアナログ回路、読み出し順序が定められる複数アドレスの各々に、各サブキャリアにおける前記アナログ回路の周波数特性を補正する補正値と、次に読み出されるアドレスから補正値を読み出す可否を指定する指定値と、が格納されるメモリ、前記読み出し順序に従い前記メモリの読み出しアドレスを生成するアドレス生成回路、前記メモリから読み出した補正値に基づいてサブキャリアにそれぞれマッピングされる前記通信信号の信号成分を補正する補正回路、及び、第1アドレスの次に読み出される第2アドレスへと読み出しアドレスが変化する場合に、前記第1アドレスに対応する指定値に基づいて、前記メモリの読み出しデータを更新させるイネーブル信号を無効にするイネーブル制御回路、を備えることを特徴とする通信装置。送信信号及び受信信号のいずれかである通信信号が経由するアナログ回路、サブキャリアの配置順に並ぶ複数アドレスに、各サブキャリアにおける前記アナログ回路の周波数特性をそれぞれ補正する補正値が格納されるメモリ、前記メモリから読み出した補正値に基づいてサブキャリアにマッピングされる前記通信信号の各信号成分を補正する補正回路、及び、第1サブキャリアにおける補正値と前記第1サブキャリアに隣接する第2サブキャリアにおける補正値との差が所定範囲内の場合に、前記第1サブキャリアにおける補正値に続いて前記メモリから前記第2サブキャリアの補正値を読み出すためのイネーブル信号を無効にするイネーブル制御回路、を備える通信装置。上述の無線装置の場合、物理量の変化に対する作用量の変化の割合が小さいと、異なる物理量に対する複数の補正値を補正値記憶部からそれぞれ読み出した場合に、同じ補正値が続けて読み出されることが生じる。このような場合に、同じ補正値をメモリから続けて読み出すことを省略できれば消費電力を低減できる。開示の装置は、特定の物理量の変化に起因して生じる電気回路の特性変化に応じた補正値を記憶した記憶素子から、同じ値の補正値が続けて読み出される機会を低減することを目的とする。装置の一観点によれば補正回路が与えられる。補正回路は、読み出し順序が定められる複数アドレスの各々に、補正値と、このアドレスの次に続く少なくとも1つのアドレスから他の補正値を読み出す可否を指定する指定値と、が格納されるメモリ、読み出し順序に従いメモリの読み出しアドレスを生成するアドレス生成回路、及び、第1アドレスの次に続く少なくとも1つの第2アドレスへと読み出しアドレスが変化する場合に、第1アドレスから読み出される指定値に基づいて、メモリの読み出しデータを更新させるイネーブル信号を無効にするイネーブル制御回路を備える。装置の他の一観点によれば通信装置が与えられる。通信装置は、送信信号及び受信信号のいずれかである通信信号が経由するアナログ回路、読み出し順序が定められる複数アドレスの各々に、各サブキャリアにおけるアナログ回路の周波数特性を補正する補正値と、このアドレスの次に続く少なくとも1つのアドレスから他の補正値を読み出す可否を指定する指定値が格納されるメモリ、読み出し順序に従いメモリの読み出しアドレスを生成するアドレス生成回路、メモリから読み出した補正値に基づいてサブキャリアにそれぞれマッピングされる通信信号の信号成分を補正する補正回路、及び、第1アドレスの次に続く少なくとも1つの第2アドレスへと読み出しアドレスが変化する場合に、第1アドレスから読み出される指定値に基づいて、メモリの読み出しデータを更新させるイネーブル信号を無効にするイネーブル制御回路を備える。装置の他の一観点によれば通信装置が与えられる。通信装置は、送信信号及び受信信号のいずれかである通信信号が経由するアナログ回路、サブキャリアの配置順に並ぶ複数アドレスに、各サブキャリアにおけるアナログ回路の周波数特性をそれぞれ補正する補正値が格納されるメモリ、メモリから読み出した補正値に基づいてサブキャリアにマッピングされる通信信号の各信号成分を補正する補正回路、及び、第1サブキャリアにおける補正値と第1サブキャリアに隣接する第2サブキャリアにおける補正値との差が所定範囲内の場合に、第1サブキャリアにおける補正値に続いてメモリから第2サブキャリアの補正値を読み出すためのイネーブル信号を無効にするイネーブル制御回路を備える。本件開示の補正回路または通信装置によれば、特定の物理量の変化に起因して生じる電気回路の特性変化に応じた補正値を記憶した記憶素子から、同じ値の補正値が続けて読み出される機会を低減することができる。以下、添付する図面を参照して実施例について説明する。以下の説明では、補正値の例として、送信信号又は受信信号が通過する通信装置のアナログ回路の周波数特性を補正する補正係数を用いる特性補正回路について説明する。ある実施例における説明では、より具体的に、送信信号又は受信信号をフィルタリングするアナログフィルタの周波数特性を補正する補正係数を用いる特性補正回路について説明する。但し、本明細書に開示される特性補正回路は、以下に記載される実施例に限定されることなく、特定の物理量の変化に起因して変化する様々な電気回路の特性を補正する回路に適用可能である。以下では、本願の補正回路が適用される装置の一例として、移動局装置に適用する実施例を説明する。図1は、開示の移動局装置のハードウエア構成の一例を示す図である。移動局装置1は、SC-FDMASingleCarrierFrequencyDivisionMultipleAccess方式に従って送信信号を変調し、OFDMAOrthogonalFrequencyDivisionMultipleAccess方式に従って受信信号を復調する。移動局装置1は、アンテナ2、RF部無線部3、システム制御部4、アプリケーション部5及び入出力部6を備える。なお、添付する図面及び以下の説明において無線周波数をRFと表記することがある。アンテナ2は、基地局装置から到来する電波を受信しRF部3へ入力する。また、アンテナ2は、RF部3から出力される無線周波数信号を空間中に送信する。RF部3は、システム制御部4から入力されるディジタル形式のベースバンド信号をアナログ信号に変換し、無線周波数信号に変換してアンテナ2へ供給する。また、RF部3は、アンテナ2から入力される無線周波数信号の周波数を変換した後にディジタル信号に変換することによりベースバンド信号を再生する。RF部3は、再生したベースバンド信号をシステム制御部4へ入力する。RF部3は、RF信号処理回路10、低雑音増幅器11、電力増幅器12及びスイッチ13を備える。なお、添付する図面及び以下の説明において低雑音増幅器、電力増幅器及びスイッチを、それぞれLNA、PA及びSWと表記することがある。RF信号処理回路10は、信号の周波数変換及びフィルタリングを行う。LNA11及びPA12は、それぞれ受信信号及び送信信号の電力を増幅する。SW13は、時分割によってアンテナ2による送信及び受信を切り換える。システム制御部4は、送信及び受信されるディジタル形式のベースバンド信号に対する信号処理、及び送受信される音声信号、画像信号及び映像信号の符号化及び復号化処理を行う。なお、添付する図面及び以下の説明においてベースバンドをBBと表記することがある。システム制御部4は、BB処理回路14及びマルチメディアプロセッサ15を備える。BB処理回路14は、送信及び受信されるディジタル形式のベースバンド信号に対する信号処理を行う。ある実施例においてBB処理回路14は、以下に説明する信号処理を、論理回路によって実行してよい。このような論理回路は、たとえは大規模集積回路LSIlargescaleintegrationや、FPGAFieldProgrammableGateArray、ASICApplicationSpecificIntegratedCircuitによって実現されてよい。また、BB処理回路14は、以下に説明する信号処理を実行するプロセッサと、このプロセッサにより実行されるプログラムを格納するメモリによって実現されてよい。BB処理回路14は、ベースバンド信号の1次変復調処理、SC-FDMA方式に従う変調処理、OFDMA方式に従う復調処理を実行する。アプリケーション部5は、移動局装置1が送受信するユーザデータに関連する情報処理を実施する。アプリケーション部5は、ユーザデータの情報処理を実行するアプリケーションプロセッサ16と、アプリケーションプロセッサ16により実行されるアプリケーションプログラムを記憶する記憶部17を備える。入出力部6は、移動局装置1に対するユーザデータの入力の受け付け、又は移動局装置1からのユーザデータの出力を行う。入出力部6は、例えばマイク18、キーパッド19、カメラ20、スピーカ21、表示装置22、メモリカードスロット23、GPSGlobalPositioningSystem装置24や、非接触ICintegratedcircuitカードもしくはその読み取り装置25を備えていてよい。図2は、図1に示すハードウエアによって実現される移動局装置1の構成例の第1例を示す図である。なお、図2は、以下の説明に関係する機能を中心として示している。移動局装置1は、符号化部30、変調部31、離散フーリエ変換部32、マッピング部33、周波数特性補正部34、補正係数書き換え部35、逆高速フーリエ変換部36を備える。これらの構成要素30~36の処理は、図1に示すBB処理回路14によって実行される。また、RF信号処理回路10は、送信信号をフィルタリングするためのアナログフィルタ37を備える。なお、添付する図面及び以下の説明において離散フーリエ変換及び逆高速フーリエ変換を、それぞれDFT及びIFFTと表記することがある。符号化部30は、送信信号のチャネル符号化を行う。変調部31は、符号化された信号の1次変調を行う。DFT部32は、DFT処理によって、1次変調された送信信号を周波数領域信号へ変換する。マッピング部33は、DFT部32から出力される周波数領域信号を、予め割り当てられたサブキャリアへマッピングする。周波数特性補正部34は、アナログフィルタ37の通過利得の周波数特性の補正係数を格納する。図3を参照して、アナログフィルタ37の通過利得の周波数特性とその補正係数を説明する。アナログフィルタ37を通過する信号の通過利得の大きさは通過する信号の周波数によって変化する。図3において、通過利得の周波数特性を実線にて示す。周波数特性補正部34は、各サブキャリアの周波数毎に補正係数を内蔵メモリに格納する。補正係数の値は、補正係数の周波数特性が、アナログフィルタ37の周波数特性と逆の特性を持つように定められる。図3において、補正係数の周波数特性を一点鎖線にて示す。この補正係数を各サブキャリアの信号に乗じると、周波数特性補正部34とアナログフィルタ37が与える利得を、サブキャリアに関わらず一様にすることができる。図2を参照する。周波数特性補正部34は、サブキャリア毎に周波数領域信号に補正係数を乗じることによって、アナログフィルタ37の周波数特性を補正する。補正係数書き換え部35は、移動局装置1の動作開始時に、周波数特性補正部34の内蔵メモリに補正係数を書き込む。または、補正係数書き換え部35は、移動局装置1の使用周波数帯域の変更があった場合に、周波数特性補正部34の内蔵メモリに格納される補正係数を書き換える。IFFT部36は、IFFT処理によって、周波数特性補正部34によって補正された各サブキャリアの周波数領域信号を時間領域信号へ変換する。IFFT部36から出力される時間領域信号は、アナログフィルタ37によってフィルタリングされた後に、アンテナ2を介して空間中へ送信される。図4は、周波数特性補正部34の第1例を示す図である。周波数特性補正部34は、メモリ40、アドレス生成部41、フリップフロップ42i、42q、43、45i、45q、47i及び47q、乗算器44i及び44q、ビット切り出し器46i及び46q、マスク信号生成部50及びAND回路51を備える。添付する図面及び以下の説明においてフリップフロップを、FFと表記することがある。また、アドレス生成部41、各フリップフロップ42i、42q、43、45i、45q、47i及び47qにはクロック信号CLKが与えられるが、図4において図示を省略する。マッピング部33から出力される周波数領域信号のnビットのI成分信号及びQ成分信号は、サブキャリアの配列順に周波数特性補正部34へ入力される。入力されたI成分信号及びQ成分信号は、それぞれFF42i及び42qにラッチされる。メモリ40には、サブキャリア毎に乗じるべき補正係数がサブキャリアの配列順に格納されている。図5は、メモリ40に記憶され、サブキャリア毎に乗じるべき補正係数が格納される補正係数テーブルの一例を示す図である。補正係数テーブルは、情報要素サブキャリア、補正係数及び指定値を含んでいてよい。情報要素サブキャリアは、マッピング部33から出力される周波数領域信号の各サブキャリアの識別子を示す。情報要素補正係数は、各サブキャリアに乗じるべき補正係数を示す。情報要素指定値は、この指定値に対応する補正係数の格納アドレスの次のアドレスから補正係数を読み出すか可否を指定する指定値を示す。図5の例では、例えば識別子0が割り当てられる最初のサブキャリアに乗じる補正係数の値はa0である。また、この補正係数に対応して補正係数テーブルに格納される指定値の値は、v0である。指定値v0は、この補正係数が格納される次のアドレス、すなわち、識別子1が割り当てられる最初のサブキャリアに乗じる補正係数の読み出し可否を示す。なお、本実施例では情報要素補正係数及び指定値のそれぞれのビット数は、mビット及び1ビットである。例えば、指定値は、読み出し可否をそれぞれ論理値L及びHに対応する値で示すフラグ情報であってよい。例えば、指定値は、この指定値に対応して格納される補正係数と、この補正係数の格納アドレスの次のアドレスに格納される補正係数とが同一である場合には値Hを有し、そうでない場合には値Lを有していてよい。図4を参照する。I成分信号及びQ成分信号が入力される間、周波数特性補正部34に、値Hを持つイネーブル信号ENが入力される。また、タイミングパルス信号TOPとして値Hのパルス信号が入力されることにより、先頭のサブキャリアにマッピングされたI成分信号及びQ成分信号が入力されるタイミングが示される。アドレス生成部41は、イネーブル信号ENがHである間、クロック信号によってメモリ40の読み出しアドレスADDの値をインクリメントする。また、タイミングパルス信号TOPをロード端子LDにて受信し、先頭のサブキャリアにマッピングされたI成分信号及びQ成分信号が入力されると、アドレスADDの値を0にリセットする。アドレス生成部41から出力されるアドレスADDは、メモリ40のアドレス端子に入力される。読み出しイネーブル信号RENがHである場合には、メモリ40からデータDATAとして出力される補正係数及び指定値は、アドレスの変更に応じて更新される。メモリ40から読み出された補正係数はFF43にラッチされ、次のクロック周期で、乗算器44i及び44qによりI成分信号及びQ成分信号に乗じられる。補正係数が乗じられることによって補正されたI成分信号及びQ成分信号の有効ビット数は、kビットに増加するが、その後、FF45i及び45qを経てビット切り出し器46i及び46qに入力される。I成分信号及びQ成分信号は、ビット切り出し器46i及び46qによってそのビット数が削減され、FF47i及び47qを経て周波数特性補正部34から出力される。メモリ40から読み出された指定値は、マスク信号生成部50に入力される。マスク信号生成部50は、指定値に基づいて、メモリ40の読み出しイネーブル信号RENを無効化するマスク信号を生成する。マスク信号の値がH及びLである場合に、メモリ40の読み出しイネーブル信号RENはそれぞれ無効及び有効になる。AND回路51は、イネーブル信号ENと、マスク信号生成部50により生成されるマスク信号の反転信号の論理積信号を、読み出しイネーブル信号RENとして生成する。すなわち、AND回路51は、マスク信号によって読み出しイネーブル信号RENを無効化する。マスク信号生成部50は、OR演算回路52、AND演算回路53及びFF54を備える。OR演算回路52は、タイミングパルス信号TOPと、FF54からAND回路51へ出力されるマスク信号の論理和信号を生成する。AND演算回路53は、この論理和信号と指定値が指定する論理値との間の論理積信号を、次のアドレスのデータを読み出すクロック周期で読み出しイネーブル信号RENを無効化するマスク信号として生成する。読み出しイネーブル信号RENを無効化されると、アドレス生成部41から出力されるアドレスADDが変化してもメモリ40から出力されるデータは更新されない。したがって、連続するアドレスに同じ補正係数が格納される場合、2番目のアドレスから補正係数を読み出す周期で読み出しイネーブル信号RENを無効化することにより、同一の補正係数の重複読み出しが回避される。OR演算回路52により生成される論理和信号によって、タイミングパルス信号TOP又は、現在、読み出しイネーブル信号RENを無効化しているマスク信号の値がHである場合は、FF54にラッチされるマスク信号の値はLにリセットされる。それ以外の場合には、指定値がHであれば、FF54にラッチされるマスク信号の値はHに設定される。タイミングパルス信号TOPの値によってマスク信号をLにリセットするのは、動作開始時に最初に先頭のサブキャリアが入力された場合は、必ず補正係数をメモリ40から読み出すためである。現在のマスク信号の値がHの場合にマスク信号をLにリセットするのは、マスク信号の値がHのまま固定されることを防ぐためである。すなわち、マスク信号が読み出しイネーブル信号RENを無効化している間は、メモリ40から出力される指定値の値は、読み出し不可を示す前回値Hの値のまま更新されない。このため、マスク信号生成部50は、FF54から出力されるマスク信号の値がHの期間において、FF54がラッチするマスク信号の値をLをリセットする。続いて、図6を参照して周波数特性補正部34の各部の信号のタイムチャートを説明する。タイミングチャートの第1段~第4段、第7段及び第8段の信号は、それぞれクロック信号CLK、タイミングパルス信号TOP、イネーブル信号EN、アドレス生成部41の生成アドレスADD、マスク信号及び読み出しイネーブル信号RENを示す。タイミングチャートの第5段及び第6段の信号は、第4段のアドレスADDに格納される補正係数及び指定値の値を示す。いま、周期T0、T1、...T1199においてそれぞれ第1番目~第1200番目のサブキャリアにマッピングされた周波数領域信号が周波数特性補正部34に入力される。周期T0に先行する周期T-1において、先頭サブキャリアの信号の入力タイミングを指定するためのタイミングパルス信号TOPが入力される。また、周波数領域信号が入力される周期T0~T1199の間、イネーブル信号ENは値Hを持つ。タイミングパルス信号TOPによるリセット、及びイネーブル信号ENの入力によって、アドレス生成部41の生成アドレスADDの値は、周期T0~T1199においてそれぞれ0~1199になる。第5段の補正係数の値に示すように、メモリ40のアドレス0、1、2、3、4、5...には、それぞれ補正係数0.91、0.92、0.92、0.93、0.93、0.93...が格納されている。また、第6段の指定値に示すように、メモリ40のアドレス0、1、2、3、4、5...には、それぞれ指定値L、H、L、H、H、L...が格納されている。アドレス1及び2には、同一の補正係数0.92が格納される。このため、アドレス1から読み出した補正係数と同じ補正係数を周期T2に読み出すことを停止するように、アドレス1に格納される指定値はHに設定される。また、アドレス3~5には、同一の補正係数0.93が格納される。このため、アドレス3及び4に格納される指定値はHに設定される。第7段を参照すると、周期T1及びT3で読み出された指定値Hに起因して、周期T2及びT4にマスク信号生成部50から出力されるマスク信号の値はHに設定される。また周期T4におけるマスク信号の値がHであるため、OR演算回路52により生成される論理和信号によって、周期T5におけるマスク信号はリセットされ、マスク信号の値はLになる。第8段を参照すると、イネーブル信号ENがHである期間のうち、マスク信号がHである周期T2、T4、T7...において、読み出しイネーブル信号RENが無効化され、読み出しイネーブル信号RENの値はLになる。続いて、補正係数書き換え部35の構成及び処理について説明する。図7は、補正係数書き換え部35の一例を示す図である。補正係数書き換え部35は、移動局装置1が動作を開始する場合、又は使用周波数帯域を変更する場合に、アナログフィルタ37の周波数特性の補償係数を格納した周波数特性テーブルから、移動局装置1の使用帯域の補償係数を読み出す。補正係数書き換え部35は、読み出した補償係数を、周波数特性補正部34が周波数領域信号に乗じる補正係数に変換して、メモリ40内の補正係数テーブルに格納する。補正係数書き換え部35は、不揮発性メモリ63と、補間部60と、係数変換部61と、指定値決定部62を備える。不揮発性メモリ63は、周波数特性テーブルを格納する。補間部60は、周波数特性テーブルに格納された各周波数f0~fMのそれぞれの補償係数c0~cMのうち、移動局装置1の使用帯域の範囲に応じた補償係数を読み出す。補間部60は、周波数特性テーブルに補償係数が格納された各周波数の間に位置するサブキャリアにおける補償係数を線形補間により算出する。係数変換部61は、補間部60により算出された補償係数を、デシベル形式からリニア値へ変換することによって補正係数を決定する。変換後の補正係数は、補正係数テーブルに格納される。指定値決定部62は、係数変換部61により変換された補正係数に基づいて、指定値を決定し、補正係数テーブルに格納する。本実施例によれば、各サブキャリアに対する補正係数をメモリ40から順次読み出す際に、隣接するサブキャリアに対する補正係数が同じ値であれば、同じ特性補正値を続けて読み出すことを省略することができる。この結果、本実施例によれば、消費電力を低減できる。また、各サブキャリアに対する補正係数がメモリ40に格納されているため、補正係数は、移動局装置1のアナログ回路、例えばアナログフィルタ37の個々の個体差に応じて、適宜書き換えられることができる。本実施例によれば、メモリ40に格納された補正係数のうち、どの補正係数の読み出しを省略するかを指定する指定値もメモリ40に格納する。このため、メモリ40内のどのアドレスに格納された補正係数の読み出しを省略するかを、メモリ40内に書き込まれた補正係数に応じて適宜変更することができる。また、補正係数書き換え部35は、移動局装置1の使用周波数帯の変更に伴って、メモリ40に格納される補正係数を書き換える。本実施例によれば、指定値をメモリ40に格納することによって、補正係数の書き換えに伴って、メモリ40内のどのアドレスに格納された補正係数の読み出しを省略するかを適宜変更することができる。続いて、周波数特性補正部34の他の実施例について説明する。図4を参照して上述した周波数特性補正部34の例では、補正係数テーブルの指定値は、ある補正係数の格納アドレスの次のアドレスから補正係数を読み出すか可否を指定する。例えば、ある補正係数と、その格納アドレスの次のアドレスに格納される補正係数とが同じ値であるか否かを指定する。このため、1つのアドレスに格納される指定値によって、最大1回分の読み出しを省略することができる。以下に説明する周波数特性補正部34の実施例における指定値は、ある補正係数の格納アドレスに続く1以上のアドレスであって、補正係数が読み出されないアドレスの数を指定する。例えば、指定値は、ある補正係数の格納アドレスに続く1以上のアドレスであって、ある補正係数と同じ値の補正係数が格納されるアドレスの数を指定する。Kビットの指定値を使用すれば、読み出しを省略するアドレス数は0~2K-1個の範囲で指定可能である。図8は、周波数特性補正部34の第2例を示す図である。図4に示す周波数特性補正部34の構成要素と同様の構成要素には図4で使用した参照符号と同じ参照符号を付し、同一の機能については説明を省略する。図示の例では、2ビットの指定値を使用するが、当業者には、2ビットよりも大きな指定数が使用できるように図8を修正することは容易である。マスク信号生成部は、AND回路54及び55、OR回路56及び58、並びにカウンタ57を備える。カウンタ57には、クロック信号CLKが与えられるが、図8において図示を省略する。AND回路54及び55は、それぞれ指定値の第1ビット及び第2ビットとタイミングパルス信号TOPとの論理積信号を生成し、カウンタ57のカウント数入力端子D0及びD1に入力する。カウンタ57は、クロック信号が入力される度に、カウント数入力端子D0及びD1に入力された指定値の分だけ、カウントダウンを行う。カウンタ57は、現在のカウント値を出力端子Q0及びQ1から出力する。OR回路58は、Q0及びQ1の論理和信号をマスク信号として生成する。カウンタ57によるカウント中は、出力Q0及びQ1の少なくとも一方がHであるため、マスク信号の値はHに設定される。その結果、読み出しイネーブル信号RENが無効化される。カウントが終了すると、カウント終了後にQ0及びQ1の値がいずれもLになり、マスク信号の値がLに設定される。その結果、読み出しイネーブル信号RENが有効化される。また、タイミングパルス信号TOPが入力されると、カウント数入力端子D0及びD1の値がいずれもLに設定され、カウンタ57のカウント数が0にリセットされるため、マスク信号の値がLに設定される。図9を参照して、図8の周波数特性補正部34の各部の信号のタイムチャートを説明する。タイミングチャートの第1段~第4段の信号は、それぞれクロック信号CLK、タイミングパルス信号TOP、イネーブル信号EN、アドレス生成部41の生成アドレスADDを示す。タイミングチャートの第5段及び第6段の信号は、第4段のアドレスADDに格納される補正係数及び指定値の値を示す。タイミングチャートの第7段~第9段は、それぞれカウンタ57の出力、マスク信号及び読み出しイネーブル信号RENを示す。図6の説明と同様に、周期T-1において、タイミングパルス信号TOPが入力される。また、周波数領域信号が入力される周期T0~T1199の間、イネーブル信号ENは値Hを持つ。アドレス生成部41の生成アドレスADDの値は、周期T0~T1199においてそれぞれ0~1199である。第5段の補正係数の値に示すように、メモリ40のアドレス0、1、2、3、4及び5には、それぞれ補正係数0.91、0.92、0.92、0.93、0.93及び0.93が格納されている。また、アドレス6、7、8、9、10...には、全て補正係数0.94が格納されている。第6段の指定値に示すように、メモリ40のアドレス0、1、3及び6には、それぞれ2進数表記で00、01、10及び11の値の指定値が格納されている。これらの指定値の10進表記は、それぞれ0、1、2、及び3となる。アドレス0に格納される補正係数と次のアドレス1に格納される補正係数の値は異なる。したがって、アドレス0の後にカウンタ57がカウントを行いマスク信号の値がHにならないように、アドレス0には、指定値00が格納されている。アドレス1に続く1個のアドレス2には、アドレス1の補正係数0.92と同一の補正係数が格納される。したがって、アドレス1の後にカウンタ57が1クロック周期だけカウントを行い、その間だけマスク信号の値がHになるように、アドレス1には、指定値01が格納されている。また、アドレス3に続く2個のアドレス4及び5には、アドレス3の補正係数0.93と同一の補正係数が格納される。したがって、アドレス3の後にカウンタ57が2クロック周期だけカウントを行い、その間だけマスク信号の値がHになるように、アドレス3には、指定値10が格納されている。また、アドレス6に続く4個のアドレス7~10には、アドレス6の補正係数0.94と同一の補正係数が格納される。しかし、指定値が表現できる最大数は3であるため、アドレス6の後にカウンタ57が3クロック周期だけカウントを行い、その間だけマスク信号の値がHになるように、アドレス6には、指定値11が格納されている。第7段を参照すると、カウンタ57に指定値00、01、10及び11が入力された周期T0、T1、T3及びT6の次の周期T1、T2、T4及びT7に置いて、それぞれカウンタ57の出力は、0、1、2及び3になる。このため、カウンタ57によるカウントダウンの結果、周期T3、T5、T6、T8、T9及びT10におけるカウンタ57の出力は、それぞれ0、1、0、2、1及び0となる。第8段を参照すると、カウンタ57の出力が0でない周期T2、T4、T5、T7、T8及びT9において、マスク信号の値はHに設定される。第9段を参照すると、イネーブル信号ENがHである期間のうち、周期T2、T4、T5、T7、T8及びT9において読み出しイネーブル信号RENが無効化され、読み出しイネーブル信号RENの値はLになる。本実施例によれば、Kビットの指定値を使用することによって、1つのアドレスに格納される指定値に対して、最大2K-1個のアドレスの読み出しを省略することができる。このため、読み出し回数を更に低減させて、消費電力を低減することが可能である。続いて、移動局装置1の他の実施例について説明する。図2を参照して上述した移動局装置1において、周波数特性補正部34は、送信信号が通過するアナログ回路が送信信号に与える作用の周波数特性を補正した。以下に説明する移動局装置1は、受信信号が通過するアナログ回路が受信信号に与える作用の周波数特性を補正する周波数特性補正部を備える。図10は、移動局装置1の構成例の第2例を示す図である。なお、図10は、以下の説明に関係する機能を中心として示している。移動局装置1は、高速フーリエ変換部64、周波数特性補正部65、復調部66、復号化部67及び補正係数書き換え部68を備える。これらの構成要素64~68の処理は、図1に示すBB処理回路14によって実行される。また、RF信号処理回路10は、受信信号をフィルタリングするためのアナログフィルタ63を備える。なお、添付する図面及び以下の説明において高速フーリエ変換をFFTと表記することがある。FFT部64は、アンテナ2により受信されてアナログフィルタ63を通過したOFDMA信号から、サブキャリアにマッピングされた周波数領域信号を再生する。周波数特性補正部34は、サブキャリア毎に周波数領域信号に補正係数を乗じることによって、アナログフィルタ63の周波数特性を補正する。復調部66は、補正済みの周波数領域信号に対して1次変調に対応する復調処理を施すことによって、チャネル符号化済みの信号を再生する。復号化部67は、この信号を復号化することにより受信信号を再生する。補正係数書き換え部68は、移動局装置1の使用開始時、又は使用周波数帯域の変更があった場合に、周波数特性補正部65の内蔵メモリに補正係数を書き込む。周波数特性補正部65及び補正係数書き換え部68の構成及び処理は、上述の周波数特性補正部34及び補正係数書き換え部35の構成及び処理と同様であってよい。本実施例に示すように、本明細書に開示される特性補正回路及びその処理は、送信回路だけでなく受信回路における補正にも適用可能である。続いて、通信装置の他の実施例について説明する。本明細書に開示される特性補正回路及びその処理は、移動局装置1だけでなく基地局装置において無線信号を送受信する通信回路にも適用可能である。図11は、基地局装置のハードウエア構成の一例を示す図である。基地局装置70は、SC-FDMA方式に従って受信信号を復調し、OFDMA方式に従って送信信号を変調する。基地局装置70は、アンテナ71、RF部72、BB処理部73、制御部74及びネットワークインタフェース75を備える。アンテナ71は、移動局装置1から到来する電波を受信しRF部72へ入力する。また、アンテナ71は、RF部72から出力される無線周波数信号を空間中に送信する。RF部72は、BB処理部73から入力されるディジタル形式のBB信号をアナログ信号に変換し、無線周波数信号に変換してアンテナ71へ供給する。また、RF部72は、アンテナ71から入力される無線周波数信号の周波数を変換した後にディジタル信号に変換することによりBB信号を再生する。RF部72は、再生したBB信号をBB処理部73へ入力する。RF部72は、RF信号処理回路76、LNA77、PA78及びSW79を備える。これらの構成要素76~79の機能は、図1のRF信号処理回路10、LNA11、PA12及びSW13と同様である。BB処理部73は、送信及び受信されるディジタル形式のベースバンド信号に対する信号処理を行う。ある実施例においてBB処理部73は、以下に説明する信号処理を、論理回路によって実行してよい。このような論理回路は、たとえは大規模集積回路LSIlargescaleintegrationや、FPGAFieldProgrammableGateArray、ASICApplicationSpecificIntegratedCircuitによって実現されてよい。また、BB処理部73は、以下に説明する信号処理を実行するプロセッサと、このプロセッサにより実行されるプログラムを格納するメモリによって実現されてよい。BB処理部73は、ベースバンド信号の1次変復調処理、SC-FDMA方式に従う変調処理、OFDMA方式に従う復調処理を実行する。制御部74は、各移動局装置1に割り当てるリソース制御処理や、ハンドオーバ処理、呼接続処理など、基地局装置70の制御処理を行う。ある実施例において制御部74は、以下に説明する信号処理を、論理回路によって実行してよい。このような論理回路は、たとえは大規模集積回路LSIlargescaleintegrationや、FPGAFieldProgrammableGateArray、ASICApplicationSpecificIntegratedCircuitによって実現されてよい。また、制御部74は、以下に説明する信号処理を実行するプロセッサと、このプロセッサにより実行されるプログラムを格納するメモリによって実現されてよい。ネットワークインタフェース75は、有線ネットワークを介した、基地局装置70と他の基地局装置や上位のネットワーク装置との間の信号の送受のための信号処理を行う。図12は、基地局装置70の構成例の第1例を示す図である。なお、図12は、以下の説明に関係する機能を中心として示している。BB処理部73は、符号化部85、変調部86、周波数特性補正部87、IFFT部88、補正係数書き換え部89を備える。また、RF信号処理回路76は、送信信号をフィルタリングするためのアナログフィルタ90を備える。符号化部85は、送信信号のチャネル符号化を行う。変調部86は、符号化された信号の1次変調を行う。周波数特性補正部87は、各サブキャリアにマッピングされる周波数領域信号のそれぞれに補正係数を乗じることによって、アナログフィルタ90の周波数特性を補正する。IFFT部88は、周波数領域信号にIFFT処理を施すことによって、OFDMA信号を生成する。OFDMA信号は、RF信号処理回路76のアナログフィルタ90を通過した後、アンテナ71から送信される。補正係数書き換え部89は、送信相手の移動局装置1の使用開始時、移動局装置1に割り当てた使用周波数帯域の変更があった場合に、周波数特性補正部87が使用する補正係数を書き換える。周波数特性補正部87及び補正係数書き換え部89の処理は、上述の周波数特性補正部34及び補正係数書き換え部35の処理と同様であってよい。本実施例に示すように、本明細書に開示される特性補正回路及びその処理は、移動局装置だけでなく、基地局装置の送信回路における補正にも適用可能である。続いて、基地局装置70の他の実施例について説明する。基地局装置70は、受信信号が通過するアナログ回路が受信信号に与える作用の周波数特性を補正する周波数特性補正部を備えていてもよい。図13は、基地局装置70の構成例の第2例を示す図である。なお、図13は、以下の説明に関係する機能を中心として示している。基地局装置70は、FFT部92、周波数特性補正部93、デマッピング部94、逆離散フーリエ変換部95、復調部96、復号化部97及び補正係数書き換え部98を備える。また、RF信号処理回路76は、受信信号をフィルタリングするためのアナログフィルタ91を備える。なお、添付する図面及び以下の説明において逆離散フーリエ変換をIDFTと表記することがある。FFT部92は、アンテナ71により受信されてアナログフィルタ91を通過したSC-FDMA信号から、サブキャリアにマッピングされた周波数領域信号を再生する。周波数特性補正部93は、サブキャリア毎に周波数領域信号に補正係数を乗じることによって、アナログフィルタ91の周波数特性を補正する。デマッピング部94は、サブキャリアにマッピングされた周波数領域信号のうち、各移動局装置1に割り当てた周波数領域信号を抽出する。IDFT部95は、IDFT処理を施すことによって抽出された周波数領域信号を時間領域信号に変換する。復調部96は、変換後の時間領域信号に対して1次変調に対応する復調処理を施すことによって、チャネル符号化済みの信号を再生する。復号化部97は、この信号を復号化することにより受信信号を再生する。補正係数書き換え部98は、送信相手の移動局装置1の使用開始時、又は移動局装置1に割り当てた使用周波数帯域の変更があった場合に、周波数特性補正部93が使用する補正係数を書き換える。周波数特性補正部93及び補正係数書き換え部98の処理は、上述の周波数特性補正部34及び補正係数書き換え部35の処理と同様であってよい。本実施例に示すように、本明細書に開示される特性補正回路及びその処理は、基地局装置の送信回路だけでなく受信回路における補正にも適用可能である。