"メモリ内の位置において動作するコマンドおよび少なくとも一つの動作パラメータを含む命令を受信し、前記少なくとも一つの動作パラメータに少なくとも一部が基づいて前記メモリ内における周辺回路機構の物理動作条件に作用する、ことを備えることを特徴とする方法。請求項1に記載の方法であって、前記物理動作条件は、前記メモリに含まれる一つ以上のメモリセルに適用されるバイアス電圧または電流を備える、ことを特徴とする方法。請求項1に記載の方法であって、前記物理動作条件は、メモリセル論理レベル間を識別するための閾値電圧または電流および/または時間持続期間を備える、ことを特徴とする方法。請求項1に記載の方法であって、前記物理動作条件は、前記メモリの精度および/または動作速度を備える、ことを特徴とする方法。請求項1に記載の方法であって、前記動作パラメータは、デジタル信号を備える、ことを特徴とする方法。請求項5に記載の方法であって、前記デジタル信号をアナログ信号に変換することをさらに備える、ことを特徴とする方法。請求項5に記載の方法であって、前記デジタル信号に対応する電圧または電流を生成し、前記電圧または電流を前記メモリに含まれる一つ以上の周辺回路に適用する、ことをさらに備えることを特徴とする方法。請求項1に記載の方法であって、前記コマンドは、前記メモリから読み出し、前記メモリに書き込み、または前記メモリの少なくとも一部を消去するためのコマンドを備える、ことを特徴とする方法。請求項5に記載の方法であって、前記命令とともに含まれる追加的な動作パラメータを受信し、前記追加的な動作パラメータは、前記動作パラメータが引き続く命令の間中適用されるべきであるか否かを示す、ことを更に備えることを特徴とする方法。メモリセルのアレイに対して読み出しまたは書き込みを行い、前記メモリセルのアレイ内の位置において動作するコマンドを含む命令を受信する、ための回路機構と、前記命令とともに含まれる少なくとも一つの動作パラメータを受信し、前記少なくとも一つの動作パラメータに少なくとも一部が基づいて前記回路機構の物理動作条件に作用する、ためのパラメータ管理ブロックと、を備えることを特徴とするメモリデバイス。請求項10に記載のメモリデバイスであって、前記物理動作条件は、前記メモリに含まれる一つ以上のメモリセルに適用されるバイアス電圧または電流を備える、ことを特徴とするメモリデバイス。請求項10に記載のメモリデバイスであって、前記物理動作条件は、メモリセル論理レベル間を識別するための閾値電圧または電流および/または時間持続期間を備える、ことを特徴とするメモリデバイス。請求項10に記載のメモリデバイスであって、前記物理動作条件は、前記メモリの精度および/または動作速度を備える、ことを特徴とするメモリデバイス。請求項10に記載のメモリデバイスであって、前記動作パラメータに少なくとも一部が基づいて電圧または電流レベルを生成するジェネレータをさらに備える、ことを特徴とするメモリデバイス。請求項10に記載のメモリデバイスであって、前記動作パラメータを受信するための第1の入力ポートと、前記コマンドを受信するための第2の入力ポートと、をさらに備えることを特徴とするメモリデバイス。請求項10に記載のメモリデバイスであって、前記回路機構はさらに、前記メモリのアレイ内の前記位置を記述するアドレスを受信するためのものである、ことを特徴とするメモリデバイス。メモリセルのアレイを備えるメモリデバイスを備え、前記メモリデバイスは、メモリセルのアレイに対して読み出しまたは書き込みを行い、前記メモリセルのアレイ内の位置において動作するコマンドを含む命令を受信し、前記命令とともに含まれる少なくとも一つの動作パラメータを受信し、前記少なくとも一つの動作パラメータに少なくとも一部が基づいて前記メモリデバイス内の周辺回路機構の物理動作条件に作用する、ためのメモリコントローラをさらに備え、一つ以上のアプリケーションを提供し、そして前記メモリコントローラへの前記命令を創始して前記メモリセルのアレイにアクセスを提供するプロセッサを備える、ことを特徴とするシステム。請求項17に記載のシステムであって、前記物理動作条件は、前記メモリに含まれる一つ以上のメモリセルに適用されるバイアス電圧または電流を備える、ことを特徴とするシステム。請求項17に記載のシステムであって、前記物理動作条件は、メモリセル論理レベル間を識別するための閾値電圧または電流および/または時間持続期間を備える、ことを特徴とするシステム。請求項17に記載のシステムであって、前記物理動作条件は、前記メモリの精度および/または動作速度を備える、ことを特徴とするシステム。本明細書を通じて一つの実施形態または一実施形態に対する参照は、その実施形態に関連して説明されている特定の機能、構造、または特性が、特許請求された主題の少なくとも一つの実施形態に含まれることを意味する。このように、本明細書を通した様々な場所における一つの実施形態においてまたは一実施形態においてという句の出現は、全てそれと同じ実施形態を参照する必要はない。さらに、特定の機能、構造、または特性は、一つ以上の実施形態において兼ね備えられてよい。一実施形態において、メモリデバイスを動作するための技術は、メモリデバイスの物理動作条件に作用影響するための動作パラメータを含む、メモリデバイスに向けたメモリ命令を伴ってよい。特に、そのような動作パラメータは、メモリデバイスにおける周辺回路機構circuitryの物理動作条件に作用してよい。メモリデバイス内の周辺回路は、例えば、メモリセルのアレイを除いて、一つ以上の電源、センスアンプ回路機構、タイミング回路機構例えばクロック回路、ロー/カラムデコーダ、およびそのような他の回路機構から成ってよい。メモリ命令においてそのような動作パラメータを包含することで、メモリデバイスのユーザに、そのメモリデバイスのそのような物理動作条件を選択的に管理する機会を与えることができる。例えば、マルチレベルメモリデバイスの論理レベル間のマージンの削減例えば、記憶容量の減少を犠牲にして精度を向上させる結果を生じさせるが、ほかのアプリケーションには有益であってよい。一つの例において、アドレスと動作パラメータVREADを含むメモリ命令READを適用することは、それぞれ、閾値電圧が動作パラメータ値VREADよりも低いかまたは高いかに依存して1または0の結果を生じてよい。ユーザが他の動作パラメータを使用できることは、信頼性、および/または、メモリデバイスの性能および/または書込み速度、プログラム/読出しレベルに関する調整可能マージン、任意のメモリセルに記憶されるレベル数、データ暗号化などの特性に影響を与えてよい。そのような動作パラメータの値は、例えば、ユーザによって、および/またはプロセッサによって実行される命令により選択されてよい。一実施形態においては、メモリデバイスの通信プロトコルに従って、命令コードの特定のビットが、動作パラメータ情報のためにゆだねられてよい。例えば並列デバイスにおいては、特定の入力/出力端子が、動作パラメータのビットを受信/送信してよい。しかしながら、シリアルデバイスのケースでは、そのような情報は、例えば、或る命令シーケンスにおける予め決められたクロックサイクルの間に、入力/出力されてよい。或るケースにおいて、混在したシリアル-パラレルプロトコルが、メモリピンにて動作パラメータを含む命令を入力するために使用されてよい。一つの実装においては、コマンドの実行の間に使用される物理動作条件は、動作パラメータを用いて与えられる対応する情報に少なくとも一部が依存する、予め決められた可能な値の組のうちの一つをとってもよい。そのような対応は、例えばルックアップテーブルによって作られてよい。上述したようなメモリ命令を使って動作されるメモリデバイスは、フラッシュNAND、フラッシュNOR、相変化メモリPCM、シングルレベルセルSLC、マルチレベルセルMLCなどを含む揮発性または不揮発性メモリを備えてよい。特に、メモリデバイスに向けられた命令は、読出しコマンド、ライトまたはプログラムコマンド、消去コマンドなどのコマンドを含む多くの構成要素を成してよい。命令のそのような構成要素はまた例えば、そこにデータが書き込まれそこからデータが読み出されるべき、メモリデバイスのメモリアレイにおける位置のアドレスを含んでよい。従って、メモリアレイに書き込むための命令はまた、そのようなデータからなってもよい。命令のそのような構成要素例えば、コマンド、アドレス、データなどに加えて、そのような命令は、以下に詳細に説明するように、その命令および/またはそれに続く命令の実行の間に使用されるべき一つ以上の動作パラメータを追加的に含んでよい。そのような動作パラメータは、少し例を挙げれば、メモリアレイ中のメモリセルの電圧参照基準レベル、メモリセルの論理レベル間または論理レベル内のマージン、または、メモリセルに適用されるべきバイアス信号のランプスピード勾配速度からなってもよい。一つの実装例において、メモリデバイスは、動作パラメータを解釈すること、その動作パラメータに対応する一つ以上の物理量からなること、およびその一つ以上の物理量をメモリデバイスの適切なノード/回路に適用することを含む命令を実行してよい。一つの実施形態において、メモリ命令に含まれるそのような動作パラメータは、メモリデバイスによって、デジタルまたはアナログ値として、あるいはメモリデバイスによって解釈されてメモリデバイスの一つ以上の物理動作条件および/または動作モードを決定するためのコードとして受信されてよい。そのようなメモリデバイスは、以下にさらに詳細に説明するように、動作パラメータを解釈しその動作パラメータに対応するメモリデバイス内の周辺回路の動作条件に作用することによってメモリ命令を実行するために使用されるパラメータ管理ブロックを含んでよい。一つの実施形態において、メモリ命令に含まれる動作パラメータは、メモリセルをプログラムするために使用されてよい。例えば、プログラムセルの閾値電圧を、その動作パラメータによって明示されるレベルに修正するために使用されてよい。このことは、プログラム動作を終えるためにプログラムベリファイ段階において使用される物理動作条件に作用することによって達成されてよい。例えば、そのような動作パラメータは、閾値電圧参照値を入力動作パラメータに対応する所望の値に設定するために使用されてよい。同様のやり方で、メモリ読出し命令に含まれる動作パラメータは、その動作パラメータによって明示される、ワード線読出し電圧のような、特定の物理動作条件のもとで、或るメモリアドレスに予め記憶されたデータを取り出すために使用されてよい。他の利点もある中で、ユーザは、上述の動作から利益を得ることができる。なぜならば、ユーザは、プログラミング条件を知る唯一の者であるため、以下に説明されるようにまた、後に記憶されているデータを正しく取り出すことができる唯一の者となってよい。一つの実施形態において、メモリ命令に含まれるそのような動作パラメータは、ビット操作のプロセスの間で役に立つ。ビット操作は、もしメモリのページにおける書込みデータが異なるステップまたはステージで実行されることになるときに用いられてよい。そのようなケースにおいては、追加ビットが、既に部分的にプログラムされているメモリのページ上でプログラムされることになる。例えば、ビット操作は、コンピュータシステムの様々な機能や動作を試験する間のような、部分プログラミングのために使用されてよい。そこでは、後になって例えばさらなる試験の間に追加的なプログラミングが実行されてよい。他の一つの実施形態において、ビット操作は、ユーザによって、メモリデバイスを個人化またはカスタマイズするために使用されてよい。そのようなケースにおいて、データおよび/またはコードは、発送の前の製造工程の最後において、製造者によって、メモリデバイスに一部分のみがロードされてよい。そして、ユーザは、例えばセキュリティを向上させるために、追加的な情報例えば、パスワード、コードなどを続いて挿入してよい。さらに他の例において、ビット操作は、データが相対的に頻繁に変更される状況において例えば、メモリ保守ヘッダの領域において、またはメモリを指示しそしてメモリの内部構成を表すファイルアロケーションテーブルにおいて使用されてよい。そのようなケースにおいては、ビット操作は、メモリの全体的なブロックを抹消しおよび/または再プログラミングすることを回避する機会を与えるかもしれない。もちろん、動作パラメータを用いてメモリデバイスを動作する技術のそのような詳細は例にすぎず、特許請求された主題はそのように制限されるものではない。ビット操作は、ビット操作プロセスの中間ステージのために、エラー訂正コードECCを伴ってもよく、伴わなくてもよい。一つの実施形態において、ECCは、完全なデータが記憶された後例えばビット操作の終了時においてのみ計算されプログラムされてよい。そのようなケースにおいては、しかしながら、データの最初の部分はECC保護されていないかもしれず、中間ステージでのデータ読出しの間エラーのリスクそして、ビット操作プロセスのより後のステージでのECC演算において結果として生じる誤りを結果として生じる。対照的に、もしビット操作プロセスの初期段階から結果として生じるデータの最初の部分がECC保護されることになるならば、ビット操作プロセスのそのような初期段階の間、追加的なメモリセルがECCを記憶するために与えられてよい。もし例えばメモリの全体ブロックを消去することなくメモリにおいて0に重ねて1を書き込むことが可能でなければ、そのような追加的なメモリセルは、望ましくない追加的なコストになるかもしれない。以下に詳細に議論するように、メモリ命令に含まれる動作パラメータは、ビット操作およびECCプロセスに対して有用である。もちろん、ビット操作のそのような詳細は例にすぎず、特許請求された主題はそのように制限されるものではない。ここに説明する実施形態は一つ以上の動作パラメータ例えば入力情報からなる動作パラメータからなっているが、動作パラメータはまたコマンドの実行結果である情報例えば出力情報からなる動作パラメータからなってもよい。そのような一つ以上の動作パラメータはまた、コマンドの実行結果を伴ってもよい。例えば、一つ以上の動作パラメータは、読出しコマンドの実行から結果として生じる読出しデータを伴ってもよい。或る実装においては、動作パラメータは、或る動作が実行されたときの読出し電圧を表してもよい。図1は、本実施形態により、メモリデバイス100の概略図である。そのようなメモリデバイスは、例えば上述のようなテクニックを実行するために使用されてよい。詳細には、メモリデバイス100は、アドレス可能なデータを記憶するためのメモリアレイ120、ローデコーダ110およびカラムデコーダ130、ならびに、コマンドインタフェースおよびアドレス/データ管理ブロック140と動作パラメータ管理ブロック150を含むマイクロコントローラ135を備えてよい。ポート145は、例えば、コマンド、メモリアレイ120内の一つ以上のメモリセルのアドレス、および/またはメモリアレイ120に書き込まれるべきデータのようなメモリ命令の構成要素を受信するために使用されてよい。ポート145はまた、多くの他の可能性のうち、データを送信するために使用されてよい。或る実装においては、ポート145はまた、メモリ命令とともに含まれてよい一つ以上の動作パラメータを受信するために使用されてよい。ポート145またはポート155のうちのいずれかは、パラレルまたはシリアルポートを成してよい。シリアルポートのケースでは、例えば、マルチ入力サイクルが、コマンド、アドレス、データ、および/または動作パラメータ情報を含むメモリ命令の全てまたは一部を与えるために使用されてよい。或る実装においては、Nサイクルの動作ウインドウ例えば書込み/読出し/消去動作を実行するための時間期間が、動作パラメータ情報のNビットを入力するために割り当てられてよい。実例として、そのようなウインドウは、例えば1バイトコマンドのための8COMMANDコマンドサイクルの後で、例えば3バイトアドレスのための24ADDRESSアドレスサイクルの前に配置されてもよい。しかし、特許請求の主題はそれに限定されるものではない。その一方、パラレルポートのケースにおいては、例えば、動作パラメータ情報は、ポート155内の専用ピンを通して入力されてもよい。一つの実装においては、もしメモリ命令がREAD読出しコマンドを含むならばそのようなREADコマンドは入力データを含む必要はないので、ポート145のいくつかのデータピンは、動作パラメータ情報を入力するために使用されてよい。他の実装においては、もしメモリ命令がセクタ消去コマンドを含むならば、全てのアドレスピンは必要ないかもしれない。従って、最下位アドレスピンが動作パラメータ情報を入力するために利用可能であってよい。全メモリを消去するためのチップ消去コマンドを備える命令のケースにおいては、どのアドレス入力またはデータ入力も必要なく、対応するピンの全てまたは一部は動作パラメータ情報を入力するために使用されてよい。もちろん、メモリ命令の構成要素を受信するためのテクニックのそのような詳細は例にすぎず、特許請求の主題はそのように制限されるものではない。一実施形態においては、コマンドおよび動作パラメータ情報を含むメモリ命令の受信に際して、マイクロコントローラ135は、そのコマンドを解釈し、その動作パラメータ情報をそのメモリ命令を実行するために使用してよい。いくつかの例を挙げると、そのような動作パラメータは、例えばプログラムベリファイ動作において使用されるときに、予め決定された値に関連するワード線WL読出し電圧、WLプログラム電圧、WLベリファイ電圧、電圧差、電圧マージン、および/またはプログラム/消去勾配の間の電圧ステップを表してよい。しかしながら、そのような動作パラメータはまた、例えばフラッシュまたは浮動ゲートメモリを使用するための電流値またはPCMにおいて使用するための抵抗値のような他の物理量、あるいは例えば、NANDメモリにおけるビット線プリチャージとビット線検出の間の時間期間のような時間持続期間または遅延を表してよい。一実施形態においては、そのような動作パラメータは、動作パラメータが参照するコマンドに依存する特定の量のための予め決定された許容された値の組のうちの一つに対応するコードからなってもよい。例えば、16の考えられる電圧または電流または抵抗等レベルのうちの一つが、4ビットパラメータコードの値に従って選択されてよい。他の実装においては、そのような動作パラメータは、コードと値の結合からなってもよい。例えば、プログラム動作の間において、プログラミング電圧ランプ勾配において使用されるべき、ベリファイ電圧のための値コード1によって明示される、または予め決定されたベリファイ電圧に関連するマージンのための値コード2、または電圧ステップ振幅コード3、またはステップ期間コード4を選択することが可能であってよい。相応して、コード値組合せは、その動作パラメータの値によって作用される考えられる物理動作条件のうちの一つを明示する結果となる。一実施形態においては、動作パラメータ情報をポート155を介して受信する際に、動作パラメータ管理ブロック150が、その動作パラメータ情報に対応する物理量を内部的に生成してよい。例えば、一実施形態においては、動作パラメータ管理ブロック150は、その動作パラメータ情報に対応する明示された精度を有する電圧または電流を生成するための電圧または電流生成器を含んでよい。そのような物理量は、メモリアレイ120内のワード線、タイミング回路図示しないなどのような関連する回路部分に適用されてよい。表1は、ライトイネーブル、リード、ページプログラム、セクタ消去、およびチップ消去を含む多くのメモリ命令を備える命令セットの例を示す。そのようなメモリ命令の各々は、命令コードによって表現されてよい。それはまた、上述のように、アドレス、動作パラメータ群、およびデータを含んでよい。いくつかのアプリケーションにおいて役に立つダミー部が含まれてもよい。例えば、ライトイネーブルメモリ命令は1バイト16進コード06によって、リードメモリ命令は03によって、ページプログラムメモリ命令は02によって、およびセクタ消去メモリ命令はD8によって、そしてチップ消去メモリ命令は60またはC7によって表されてよい。リードメモリ命令は、3バイトアドレスおよび例えばワード線読出し電圧を備えてよい1バイト動作パラメータコードを含んでよい。ページプログラムメモリ命令は、3バイトアドレスおよび2つの異なるパラメータを備えてよい2バイト動作パラメータを含んでよい。例えば、一つのパラメータは暗号化エンコード構成からなってもよく、他のパラメータはプログラムベリファイWL電圧からなってもよい。セクタ消去メモリ命令は、2バイトアドレスおよび消去電圧ランプにおける電圧ステップまたはステップ期間を表してよい1バイト動作パラメータを含んでよい。チップ消去メモリ命令は、例えば、参照電流レベル、ワード線読出し電圧、および/または全メモリの消去動作の間にメモリセルをベリファイするときに使用されるウエルまたはボディー読出し電圧を表す3つの1バイト動作パラメータコードを含んでよい。もちろん、そのような詳細は例にすぎず、特許請求された主題はそれに制限されるものではない。図2は、本実施形態による、メモリセルの特性を示すプロットおよび測定パラメータである。特に、状態図200は、例えば、MLCメモリデバイスにおける状態の分布を描写してよい。水平軸205は、メモリ状態に関連付けられる相対的電圧を表し、垂直軸208は、MLCメモリデバイスのアレイ中のメモリセルの関連する数を表している。もちろん、そのような軸の配置および/または縮尺は、例にすぎず、特許請求された主題はそのように制限されるものではない。状態図200は、本実施形態による、消去されたまたはリセットされた状態210ならびにプログラムされたまたはセットされた状態220,230,240,250,260,および270を示している。そのようなセット状態は個別にそれぞれ閾値電圧値α,β,γ,δ,η,φから開始する。メモリセルのそのようなメモリ状態は、例えば、特定の動作条件において、読出し動作の間、メモリセルのゲート上にかけられる電圧の量によって決定される。一実施形態においては、メモリ命令にふくまれる動作パラメータは、例えば、MLCメモリデバイスの一つ以上の閾値電圧値を選択するために使用されてよい。上述したように、そのような動作パラメータは、ユーザ選択可能であってよい。そのようなMLCメモリデバイスは、大体は相互に同じ電気的なおよび/または動作上の特性を有するように製造されていてよいが、閾値電圧参照値のような様々な動作条件は、動作パラメータのそのようなユーザ選択の後に、異なるMLCメモリデバイスに対して異なって変更されてよい。例えば、閾値電圧参照値α,β,γ,δ,η,φは、MLCメモリデバイスをプログラムするためのメモリ命令中の特定の動作パラメータをユーザが選択するのに応答して制定されてよい。上述のように、動作パラメータは、そのパラメータに関連させられている物理量を表す予め決定された値の組からなるコードを備えてよい。例えば、3ビットパラメータに対しては、ビット001は0ボルトに対応してよく、010はαボルトに対応してよく、011はβボルトに対応してよく,100はγボルトに対応してよく,101はδボルトに対応してよく,110はηボルトに対応してよく,111はφボルトに対応してよい。しかし、特許請求された主題はそれに限定されるものではない。ユーザにとって閾値参照電圧値を選択するそのような機会は、例えば、ユーザの特定のアプリケーション要求に対するMLCメモリデバイスのカスタマイズをもたらすことができる。また、ユーザにとって閾値参照電圧値を選択するそのような機会は、MLCメモリに記憶されたデータのパスワード保護の実装を含んでよい。例えば、MLCメモリデバイスに特定のデータを書き込むために使用される閾値電圧値の知識を有するユーザのみが、それに引き続いて、プログラム動作の間で使用されるその閾値電圧参照値を使ってその特定のデータを読み出すようにしてよい。或る実装においては、閾値電圧値VTは、それに関連する唯一の論理値を有する必要はない。例えば、α<VT<βがαに関連して0を表してよいが、α<VT<βはβに関連して1を表してよい。そのようなケースにおいて、例えば、そのユーザのみが、任意の特定のアドレスにおいてどの参照レベルで読出し動作が実行されるべきかに関連することを知ってよい。従って、そのユーザのみが、正しいデータ例えば、或る特定のアドレスにおける或るメモリセルがα<VT<βでプログラムされたことが0を意味するのかまたは1を意味するのかということを取り出すことができる。それゆえに、そのユーザにとって、暗号化に適したエンコード構成を定義し制定することを可能にしてよい。例えば、そのユーザは、論理値を、バイトまたはワード中のビット位置における特定の参照レベルに関連して測定される閾値電圧範囲に自由に割り当てて良い。読出し時に、正しいパラメータコードが、意義のあるデータを取り出すために入力されてよい。特定の実装において、記憶されたデータのセキュリティを向上させるために、読出しデータは、もしそのようなデータが或るユーザにのみ知られてよい或る明示された範囲内に落ちたときのみ、有効であるとみなされてよい。そのような範囲は、例えば、αとδの間、βとφの間、またはγとηの間の読出しデータを成してよい。また、メモリ命令中の一つ以上の動作パラメータを選択することにより、ユーザは、異なる閾値電圧範囲において異なる論理値例えば0または1を定義してよい。例えば、1はVT<αまたはγ<VT<δによって表されてよく、また、0はα<VT<γまたはδ<VT<φによって表されてよい。或る実装においては、閾値電圧値α,β,γ,δ,η,φは、MLCメモリに記憶されて、その特定のデータを読み出すために鍵として使用されてよい。そのうえ、論理値と閾値電圧範囲の間の対応は、メモリアレイの異なる位置に対して独立に定義されてよく、その結果として柔軟性およびセキュリティがさらに向上することを理解されたい。もちろん、動作パラメータのそのような詳細は例にすぎず、特許請求の主題はそのように限定されるものではない。一実施形態においては、データをメモリアレイに書き込むためのプログラム動作の間に許容される状態レベルの数をメモリアレイの個々のメモリセルのために再定義することにより、情報の異なる量がメモリアレイに記憶されてよい。その後、そのようなデータは、許容された状態レベルの定義された数に基づいて読み出されてよい。例えば、メモリアレイ中のメモリセルの一部は、2レベル1ビットエンコーディング符号化メモリセルからなってもよく、メモリセルの他の一部は、4レベル2ビットエンコーディングメモリセルからなってよいなどである。このケースにおいて、図2を例示する例として用いると、アレイ中のメモリセルは、それらがもし第1の一つの部分1ビットに属するならば動作パラメータβを閾値電圧参照値として用いて、また、それらがもし他の部分1.5ビットに属するならばγおよびηに関連して、さらにそれらがもし他の部分2ビット/セルに属するならばα,δ,およびφを用いて、プログラムされ読出しが行われる。従って、メモリアレイのメモリ容量は、メモリセルエンコーディングに作用する一つ以上の動作パラメータを例えば書込みコマンドとともに選択することにより、動的に変更されてよい。一実施形態においては、ビット操作のプロセスの間、上述したように、マルチレベルメモリセルの論理内容は、メモリ中で0に重ねて1を上書きすることを許すように定義されてよい。例えば、ユーザは、ビット操作プロセスにおいて未決定のステップに気付いたときに、異なる許容された閾値電圧範囲がそこに記憶された論理値と関連付くように、異なる動作パラメータを用いてマルチレベルセルにアクセスプログラムまたは読み出ししてよい。図2に戻って、以下の例は、ECCを伴うビット操作の特定のプロセスを説明している。ビット操作のそのようなプロセスは、現在の例のように、2つのプログラム動作を含んでよい。第1のプログラム動作においては、データの一部は、ページに書き込まれてよいここで、ECCは全体のページを保護してよい。第1のプログラム動作においては、ユーザは、メモリ命令中の一つ以上の動作パラメータを介して2つの最小のVTのディストリビューションターゲットディストリビューション210および220を選択してデータを記憶してよい。例えば、1が、VTディストリビューション210を用いて記憶されてよく、そして、0がVTディストリビューション220を用いて記憶されてよいプログラムされていないデータは1状態に残ってよい。0をプログラミングすることは、プログラムコマンド、アドレス、データ、および図2中のVT=αのようなワード線プログラムベリファイレベルを表す動作パラメータを備える命令を与えることにより実行されてよい。同様の方法で、そのようなデータは、読出しコマンド、アドレス、および例えば第1のプログラム動作において1と0の間を識別するためにVT=0ボルトのようなワード線読出し電圧を表す動作パラメータを備える命令を用いることにより、ビット操作を受けられるメモリのページから読み出されてよい。ビット操作プロセスの第2のプログラム動作の間、ECCビットが変更を受けさせられる結果となってよく、さもなければ0から1への移行を禁止することを含む、追加的なビットがプログラムされてよい。ユーザは、メモリ命令中の一つ以上の動作パラメータを介して上述の第1のプログラム動作において用いられたVTディストリビューションとは異なる2つのVTディストリビューションを選択してよい。このようにして、例えば、1が、VTディストリビューション240を用いて記憶されてよく、そして、0がVTディストリビューション270を用いて記憶されてよい。予めプログラムされたデータは、ディストリビューション210からディストリビューション240に、およびディストリビューション220からディストリビューション270にコピーされて、閾値電圧範囲と論理値との間の関連における一貫性を維持してよい。0をプログラミングすることは、プログラムコマンド、アドレス、データ、および第1の動作パラメータと第2の動作パラメータを備える命令を与えることにより実行されてよい。第1の動作パラメータは、消去状態例えば図2のVT=γのためのワード線プログラムベリファイレベルからなってもよく、第2の動作パラメータは、プログラム状態例えば図2のVT=φのためのワード線プログラムベリファイレベルからなってもよい。或る実装においては、ビット操作プロセスのこの段階の後、ビット操作を受けるメモリのページからデータを読み出すことは、例えば、読出しコマンド、アドレス、および例えばメモリセルに単一アクセスするこの段階において1と0の間を識別するためにVT=ηボルトのようなワード線読出し電圧を表す動作パラメータを備える命令を用いることにより、実行されてよい。以下の例は、本実施形態による、ECCを伴うビット操作の特定のプロセスを示している。ビット操作のそのようなプロセスは、2つ以上のプログラム動作を含んでよい。以下のような例のケースにおいては、ビット操作のプロセスは、プログラム動作を含む。第1のプログラム動作においては、データの一部は、ページに書き込まれてよい。第1のプログラム動作においては、ユーザは、メモリ命令中の一つ以上の動作パラメータを介して2つの最小のVTのディストリビューションターゲットディストリビューション210および220を選択してデータを記憶してよい。例えば、1が、VTディストリビューション210を用いて記憶されてよく、そして、0がVTディストリビューション220を用いて記憶されてよいプログラムされていないデータは1状態に残ってよい。上述したように、0をプログラミングすることは、プログラムコマンド、アドレス、データ、および図2中のVT=αのようなワード線プログラムベリファイレベルを表す動作パラメータを備える命令を与えることにより実行されてよい。同様の方法で、そのようなデータは、読出しコマンド、アドレス、および例えばビット操作プロセスの第1のプログラム動作において1と0の間を識別するためにVT=0ボルトのようなワード線読出し電圧を表す動作パラメータを備える命令を用いることにより、ビット操作を受けられるメモリのページから読み出されてよい。ビット操作プロセスの第2のプログラム動作の間、例えば動作パラメータを介してユーザによって選択されたターゲットVTディストリビューションは、VTディストリビューション220からなってもよい。それは、例えば0に重ねて0が書き込まれた変更されていない既にプログラムされたデータおよび例えば1に重ねて0が書き込まれた新たにプログラムされたデータのために0を表してよい。また、他のターゲットVTディストリビューションは、VTディストリビューション240を成してよい。それは、例えば1に重ねて1が書き込まれた変更されていない既にプログラムされたデータおよび例えば0に重ねて1が書き込まれた新たにプログラムされたデータのために1を表してよい。そのようなケースにおいては、メモリ命令に含まれる動作パラメータは、1例えばγに対してプログラムベリファイ電圧を表してよい。またそのようなケースにおいて、第2のプログラム動作においては、0は、1のものよりも低い閾値電圧に関連付けられてよい。従って、そのようなデータは、読出しコマンド、アドレス、および例えばVT=γのようなワード線読出し電圧を表す動作パラメータを備える命令を用いることにより、ビット操作を受けるメモリのページから読み出されてよい。ビット操作プロセスの第3のプログラム動作の間、例えば動作パラメータを介してユーザによって選択されたターゲットVTディストリビューションは、VTディストリビューション240を成してよい。それは、例えば1に重ねて1が書き込まれた変更されていない既にプログラムされたデータおよび例えば0に重ねて1が書き込まれた新たにプログラムされたデータのために1を表してよい。また、他のターゲットVTディストリビューションは、VTディストリビューション270からなってもよい。それは、例えば0に重ねて0が書き込まれた変更されていない既にプログラムされたデータおよび例えば1に重ねて0が書き込まれた新たにプログラムされたデータのために0を表してよい。そのようなケースにおいては、メモリ命令に含まれる動作パラメータは、0例えばφに対してプログラムベリファイ電圧を表してよい。またそのようなケースにおいて、第3のプログラム動作においては、1は、0のものよりも低い閾値電圧に関連付けられてよい。従って、そのようなデータは、読出しコマンド、アドレス、および例えばVT=φまたはVTディストリビューション270におけるプログラムされたセルに関連する読出しマージンを向上させるために、VT=ηのようなワード線読出し電圧を表す動作パラメータを備える命令を用いることにより、ビット操作を受けるメモリのページから読み出されてよい。もちろん、ビット操作のそのような詳細は例にすぎず、特許請求された主題はそのように限定されるものではない。図3は、本実施形態による、バイアス信号波形の特性300を示すプロットおよびメモリセル電圧または電流を含む。そのようなバイアス信号波形は、メモリセルのゲートに適用されて、例えばメモリセルの状態をプログラムするために使用されてよい続くステップ間のプログラム確認の終了のための可能なバリエーションは、波形図中では示されない。バイアス信号波形310は、相対的に大きな電圧ステップVstepおよび相対的に短い時間ステップTstepを含む。対照的に、バイアス信号波形330は、相対的に小さな電圧ステップVstepおよび相対的に長い時間ステップTstepを含む。バイアス信号波形320は、バイアス信号波形310およびバイアス信号波形330に対する中間の値である電圧ステップVstepおよび時間ステップTstepを含む。電圧ステップVstepおよび時間ステップTstepの値は、メモリ動作の精度および/または速度に作用してよい。特許請求された主題はそれに限定されるものではないが、精度の向上はメモリ動作の低下した速度をもたらし、精度の低下はメモリ動作の向上した速度をもたらす。或る実装においては、上述したように、電圧ステップVstepおよび時間ステップTstepおよびそれゆえに精度および/または速度のための値は、メモリ命令に含まれる動作パラメータの一つ以上の値および/またはコードによって選択されてよい。従って、メモリデバイスの性能は、メモリ動作を正確にというよりも相対的に速くすることを好む、またはメモリ動作を相対的に遅くしそして高精度にすることを好む例えば、シングルメモリセルの状態の相対的に多くのレベルが長い実行時間を犠牲にして好まれるユーザによって選択されてよい。もちろん、バイアス信号波形のそのような詳細は例にすぎず、特許請求された主題はそのように制限されるものではない。一つの実装においては、メモリアレイの一つの部分は、メモリアレイの他の部分よりも、一つ以上の動作パラメータによって異なって作用影響されてよい。言い換えれば、動作パラメータは、同じようなしかたでメモリアレイの全ての部分に作用する必要はない。このように、例えば異なるブロック、ページ、ワード、またはバイトは、上述のように、少なくとも一部分において、メモリ命令に含まれる一つ以上の動作パラメータに基づいて異なるエンコーディングを有してよい。一実施形態においては、PCMセルに情報を書き込むためのプロセスは、PCMセルを一つの状態または他の状態にセットまたはリセットすることからなってよい。例えば、PCMセルは、相対的に高い振幅、相対的に短い期間の電気的プログラミングパルスを適用することで相変化材料を溶かすことによってリセットされてよい。対照的に、PCMセルは、例えば、相対的に長い期間を有し、相対的に突然の降下を含んでよく、相対的に小さい副溶解振幅電気的プログラミングパルスを適用することによってセットされてよい。PCMセルはまた、規定された時間を超えて電圧または電流において段階的な傾斜降下を有するかもしれないより高い過溶解振幅電気的プログラミングパルスを適用して相変化材料が結晶化することを許容することによってセットされてよい。そのようなリセットおよび/またはセットパルスおよびプロセスは、書込みまたはプログラムパルスおよび書込みまたはプログラムプロセスとして適用されてよい。或る実装においては、上述のように、一つ以上の動作パラメータが、メモリ命令中の書込みコマンドに伴ってよい。そのような動作パラメータの値は、振幅、持続期間、傾斜などのプログラミングパルスの様々な構成要素に作用してよい。もちろん、プログラミングパルスのそのような詳細は例にすぎず、特許請求された主題はそのように制限されるものではない。図4は、本実施形態による、バイアス信号波形の特性を示すプロットおよびメモリセル電圧または電流を含む。そのようなバイアス信号波形は、例えば書込みベリファイプロセスの間のようなPCMセルを読むプロセスの間に、PCMセルに対して適用されてよい。以下に説明するように、そのようなバイアス信号波形の特定の特性は、メモリ命令に含まれる動作パラメータを用いて選択されてよい。例えば、メモリ命令は、書込みコマンド、メモリアレイのアドレス、書き込まれるべきデータ、およびデータをメモリアレイに書き込むために使用されるバイアス信号波形の一つ以上の特性に作用する一つ以上の動作パラメータを備えてよい。バイアス信号波形のそのような特定の特性は、パルス振幅、パルス傾斜、パルスステップ幅、パルスステップ高などを含んでよい。さらに、動作パラメータは、バイアス信号波形410および420のような多くのタイプのバイアス信号波形の中から選択するために使用されてよい。例えば、バイアス信号波形410は、一つのパルスから次のパルスへ連続的に増加する個々のピーク振幅を有する波形からなる一連のセットパルス412,414,および416を含んでよい。そのようなバイアス信号波形は、一つのPCMデバイスまたはマルチPCMデバイス内の複数のPCMセルの物理的および/または電気的特性の多様性の問題を扱ってよい。一つの特定の実装においては、第1のバイアスパルス412は、ピーク振幅440からランプ終端430まで伸びる負傾斜セットランプ435を成している。セットパルス412は、線形のセットランプと垂直の遷移を有するように示されているが、プロット400は、バイアス信号の概略の見え方を表すことをただ意図しており、特許請求された主題はこの点に制限されるものではない。或る特定の実装においては、第2のセットパルス414のピーク振幅450は、その前の第1のセットパルス412のピーク振幅440よりも大きくてよい。他の例としては、バイアス信号波形420は、例えば、一つのパルスから次のパルスへ連続的に増加する個々のピーク振幅を有する波形からなる一連のリセットパルス422,424,および426を含む。バイアス信号波形410とは対照的に、バイアス信号波形420は、負傾斜セットランプを含む必要はない。もちろん、PCMを動作するためのテクニックのそのような詳細は例にすぎず、特許請求された主題はそのように制限されるものではない。図5は、本実施形態による、メモリデバイスを動作するためのプロセス500の流れ図である。上述したように、メモリデバイスを動作するためのテクニックは、メモリデバイスの物理動作条件に作用するための動作パラメータを含む、メモリデバイスに向けられたメモリ命令を含んでよい。ブロック510において、メモリデバイスは、あるメモリ位置においてソフトウェアアクセスするためのコマンドを含むようなメモリ命令を受信してよい。ブロック520において、コマンドおよびおそらくメモリ位置のアドレス記述を含むことに加えて、そのメモリデバイスは、動作パラメータを含むメモリ命令を受信してよい。例えば、メモリ命令は、READ読出しコマンド、アドレス、およびそのアドレスによって明示されるメモリセルのための参照閾値電圧を選択するのに使用されてよい動作パラメータVREADを含んでよい。或る特定の実装においては、そのような動作パラメータは、電圧の値を備える必要はないが、例えばその代わりに、電圧または電流、または時間などの値を表すコードを備えてよい。一つのケースにおいては、メモリデバイスは、動作パラメータのコードを実際の電圧または電流に変換するのに使用される値のテーブルを記憶してよい。そのようなテーブルは、例えば、メモリデバイスの一部に維持されるそのテーブルに書込みを行うことにより、生成さらおよび/または修正されてよい。デジタルコードから実際のアナログ電圧または電流へのそのような変換は、メモリデバイスに含まれてよいデジタル-アナログ変換器DACおよび/または電圧または電流ジェネレータによって実行されてよい。上述したように、メモリデバイスは、そのような動作パラメータを、コマンドおよびメモリアドレスとともにシリアルにまたはパラレルに受信してよい。ブロック530において、ブロック510で受信されたメモリ命令を実行している間、メモリデバイスの一つ以上の物理動作条件例えばメモリセルの閾値電圧が、少なくとも一部が動作パラメータに基づいて修正されてよい。もちろん、プロセス500のそのような詳細は例にすぎず、特許請求された主題はそのように制限されるものではない。図6は、メモリデバイス610を含むコンピューティングシステム600の典型的な実施形態を図示する概略図である。そのようなコンピューティングデバイスは、例えばアプリケーションおよび/または他のコードを実行する一つ以上のプロセッサ備えてよい。例えば、メモリデバイス610は、図1に示されるPCM100の一部を含むメモリを備えてよい。コンピューティングデバイス604は、メモリデバイス610を管理するように構成可能にしてよい任意のデバイス、電気製品、または機械装置の典型であってよい。メモリデバイス610は、メモリコントローラ615およびメモリ622を含んでよい。一つの実装においては、メモリコントローラ615は、メモリ命令に含まれる動作パラメータを受信し、そして、少なくとも一部をその動作パラメータに基づいてメモリデバイス610の物理動作条件を修正するためのパラメータ管理ブロック650を含んでよい。例として、しかしそれに制限されないが、コンピューティングデバイス604は以下のものを含んでよい。例えばデスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス、またはそのようなものであるような一つ以上のコンピューティングデバイスである。例えばパーソナルデジタルアシスタント、携帯通信デバイス、またはそのようなものであるようなパーソナルコンピューティングまたは通信デバイスまたは電気製品である。例えばデータベースまたはデータストレージサービスプロバイダ/システムであるようなコンピューティングシステムおよび/または関連するサービスプロバイダ機能である。そして、それらの任意の組合せである。システム600に示される様々なデバイスの全部または一部、およびここにさらに記載されるプロセスまたは方法は、ハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組合せを用いてあるいはそうでなければ含んで実装されてよいことが認識される。このように、例としてしかしそれに制限されず、コンピューティングデバイス604は、バス640およびホストまたはメモリコントローラ615を通ってメモリ622に動作できるように接続する、少なくとも一つのプロセッシングユニット620を含んでよい。プロセッシングユニット620は、データ演算手続きまたはプロセスの少なくとも一部を実行するように構成可能な一つ以上の回路の典型である。例としてしかしそれに制限されず、プロセッシングユニット620は、一つ以上のプロセッサ、コントローラ、マイクロプロセッサ、特定用途向け集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールドプログラマブルゲートアレイ、およびそれと同種類のもの、またはそれらの任意の組合せを含んでよい。プロセッシングユニット620は、メモリコントローラ615と通信するように構成されるオペレーティングシステムを含んでよい。そのようなオペレーティングシステムは、例えば、バス640を超えてメモリコントローラ615に送信されるコマンド、アドレス、および/または動作パラメータを含むメモリ命令を生成する。そのようなコマンドは、読出し、書込み、または消去コマンドを備えてよい。そのようなメモリ命令に応答して、例えば、メモリコントローラ615は、上述したプロセス500を実行して、コマンドを実行しおよび/またはメモリデバイスの一つ以上の物理動作条件を修正してよい。例えば、メモリコントローラ615は、メモリ命令に含まれる動作パラメータに応答して、PCMセルのアレイのうちの少なくとも一つに作用されるバイアス信号の振幅を増加させてよい。メモリ622は、任意のデータストレージ機構の典型である。メモリ622は、例えば、プライマリメモリ624および/またはセカンダリメモリ626を備えてよい。プライマリメモリ624は、例えば、ランダムアクセスメモリ、リードオンリメモリ等を含んでよい。この例にはプロセッシングユニット620から分離されるように図示されているが、プライマリメモリ624の全てまたは一部は、プロセッシングユニット620内にあるいはそうでなければ共存/接続して与えられてよいことが認識されるべきである。セカンダリメモリ626は、例えば、プライマリメモリと同じまたは同様のタイプのメモリ、および/または、例えばディスクドライブ、光ディスクドライブ、テープドライブ、固体素子メモリドライブ等の一つ以上のデータストレージデバイスまたはシステムを含んでよい。或る実装においては、セカンダリメモリ626は、コンピュータ読出し可能媒体628を、動作可能なように受け入れる、またはそうでなければ接続するように構成可能にしてよい。コンピュータ読出し可能媒体628は、例えば、システム600内の一つ以上のデバイスのためにアクセス可能なデータ、コード、および/または命令を伝搬しおよび/または生成することができる任意の媒体を含んでよい。コンピューティングデバイス604は、例えば、入力/出力632を含んでよい。入力/出力632は、人間および/または機械の入力を受け入れまたはそうでなければ導くように構成可能にしてよい一つ以上のデバイスまたは機能、および/または人間および/または機械への出力のために配信しまたはそうでなければ供給するように構成可能にしてよい一つ以上のデバイスまたは機能の典型である。例としてしかしそれに制限されず、入力/出力632は、動作可能なように構成されたディスプレイ、スピーカ、キーボード、マウス、トラックボール、タッチスクリーン、データポートなどを含んでよい。ここで用いられているおよび、および/または、そしてまたはという用語は、それが用いられている文脈に少なくとも一部が依存するであろう様々な意味を含んでよい。典型的には、またはと同様におよび/またはは、もしA,BまたはCのようなリストを関連付けるために使用されるならば、A,BまたはCがここでは排他的な意識で使用されるのと同様に、A,BおよびCがここではすべてを包含する意識で使用されることを意味することを意図している。この明細書を通しての一つの実施形態または一実施形態は、実施形態に関連して記載される特定の機能、構造、または特性が、特許請求された主題の少なくとも一つの実施形態に含まれることを意味している。このように、この明細書を通した様々な場所における一つの実施形態においては、または一実施形態という句の出現は、同じ実施形態を全て参照する必要はない。さらに、特定の機能、構造、または特性は、一つ以上の実施形態に結びつけられてもよい。現時点において実施形態の例として考えられるものが図示され記載されているが、当業者であれば、特許請求された主題から離れることなく、他の変形が作られ、等価物が代わりに用いられてよいことが理解されるであろう。加えて、ここに記載された主要なコンセプトから離れることなく、特定の状況を特許請求された主題の教示に適合させるように、多くの変形例が作られてよい。それゆえに、特許請求された主題は開示された特定の実施形態に制限されることはないことが意図されるが、そのような特許請求された主題はまた、添付されたクレームの範囲およびその均等物の中に収まる全ての実施形態を含んでよい。"