記憶部と、前記記憶部のアクセスを制御する記憶制御部と、ホスト装置との通信処理を行う制御部と、データ端子と、リセット端子と、クロック端子とを含み、前記制御部は、前記クロック端子に入力されるクロックの第1のクロックサイクル~第nnは2以上の整数のクロックサイクルのうちの当該記憶装置のID情報に対応する第mmは1≦m≦nである少なくとも1つの整数のクロックサイクルにおいて、当該記憶装置が接続されていることを通知するための応答信号を、前記データ端子を介して前記ホスト装置に対して出力することを特徴とする記憶装置。請求項1において、前記制御部は、前記第mのクロックサイクルの第1の期間において、前記データ端子の電圧レベルを第2の電圧レベルに設定し、前記第mのクロックサイクルの前記第1の期間より後の第2の期間において、前記データ端子を高インピーダンス状態に設定することで、前記応答信号を出力することを特徴とする記憶装置。請求項1又は2において、前記制御部は、動作モードが通常通信モードであるか、接続検出モードであるかを判定するモード判定部と、前記応答信号を出力する指示を行う応答部とを含み、前記応答部は、前記動作モードが前記接続検出モードであると判定された場合に、前記第mのクロックサイクルにおいて、前記応答信号を出力する指示を行うことを特徴とする記憶装置。請求項3において、前記モード判定部は、前記クロック端子の電圧レベルが第2の電圧レベルである期間に、前記リセット端子の電圧レベルがリセット状態を示す電圧レベルからリセット解除状態を示す電圧レベルに変化した場合に、前記動作モードが前記接続検出モードであると判定することを特徴とする記憶装置。請求項3において、前記モード判定部は、前記リセット端子の電圧レベルがリセット状態を示す電圧レベルである期間に、前記クロック端子の電圧レベルが第1の電圧レベルから第2の電圧レベルに変化した場合に、前記動作モードが前記接続検出モードであると判定することを特徴とする記憶装置。請求項3乃至5のいずれかにおいて、前記応答部は、電源投入後に、前記クロック端子の電圧レベルが第1の電圧レベルから第2の電圧レベルに変化し、次に前記第2の電圧レベルから前記第1の電圧レベルに変化するタイミングを、前記第1のクロックサイクルの開始タイミングであると判断し、前記応答部は、前記開始タイミング後の前記第mのクロックサイクルにおいて、前記応答信号の出力指示を行うことを特徴とする記憶装置。請求項6において、前記応答部は、前記クロック端子に入力されるクロックの各クロックサイクルの長さをTCとした場合に、電源投入タイミングから前記TCよりも長い期間が経過した後に、前記クロック端子の電圧レベルが前記第2の電圧レベルから前記第1の電圧レベルに変化するタイミングを、前記開始タイミングであると判断することを特徴とする記憶装置。請求項3乃至7のいずれかにおいて、前記応答部は、カウンターと、前記カウンターのカウント値と前記記憶部から読み出された前記ID情報の値との一致を判定する一致判定部とを含み、前記応答部は、前記カウント値と前記ID情報の値とが一致した場合に、前記応答信号の出力指示を行うことを特徴とする記憶装置。請求項8において、前記応答部は、電源投入後に、前記クロック端子の電圧レベルが第1の電圧レベルから第2の電圧レベルに変化し、次に前記第2の電圧レベルから前記第1の電圧レベルに変化するタイミングを、前記第1のクロックサイクルの開始タイミングであると判断し、前記カウンターは、前記開始タイミング後に前記クロック端子に入力されるクロックのカウント処理を行うことを特徴とする記憶装置。請求項3乃至9のいずれかにおいて、前記応答部は、前記第1のクロックサイクル~前記第nのクロックサイクルのうちの複数のクロックサイクルにおいて、前記応答信号の出力指示を行うことを特徴とする記憶装置。請求項1乃至10のいずれかに記載の記憶装置を含むことを特徴とする基板。請求項1乃至10のいずれかに記載の記憶装置を含むことを特徴とする液体容器。請求項12において、複数色の液体を格納する場合に、前記第1のクロックサイクル~前記第nのクロックサイクルのうちの前記複数色に対応する複数のクロックサイクルにおいて、前記応答信号を出力することを特徴とする液体容器。請求項1乃至10のいずれかに記載の記憶装置と、前記ホスト装置とを含むことを特徴とするシステム。第1のホスト側端子~第kkは2以上の整数のホスト側端子を介して、第1の記憶装置~第nnは2以上の整数の記憶装置との通信処理を行う通信処理部と、監視部とを含み、前記監視部は、前記第1の記憶装置~前記第nの記憶装置に供給するクロックの第1のクロックサイクル~第nのクロックサイクルの各クロックサイクルにおいて、前記第1の記憶装置~前記第nの記憶装置からの応答信号が出力されたか否かを監視することを特徴とするホスト装置。請求項15において、前記第1の記憶装置~前記第nの記憶装置に対して電源を供給する電源供給部を含み、前記電源供給部は、通常通信モードの電源供給期間と次の通常通信モードの電源供給期間との間に接続検出モードの電源供給期間が設けられ、前記通常通信モードの電源供給期間の長さをTAとし、前記接続検出モードの電源供給期間の長さをTBとした場合に、TA>TBとなるように電源供給を行うことを特徴とするホスト装置。請求項16において、前記接続検出モードにおいて、接続検出結果を表示部に表示する制御を行う表示制御部を含むことを特徴とするホスト装置。本発明の幾つかの態様によれば、端子数を増加させずに効率良く接続検出ができる記憶装置、基板、液体容器、ホスト装置及びシステム等を提供できる。本発明の一態様は、記憶部と、前記記憶部のアクセスを制御する記憶制御部と、ホスト装置との通信処理を行う制御部と、データ端子と、リセット端子と、クロック端子とを含み、前記制御部は、前記クロック端子に入力されるクロックの第1のクロックサイクル~第nnは2以上の整数のクロックサイクルのうちの当該記憶装置のID情報に対応する第mmは1≦m≦nである少なくとも1つの整数のクロックサイクルにおいて、当該記憶装置が接続されていることを通知するための応答信号を、前記データ端子を介して前記ホスト装置に対して出力する記憶装置に関係する。本発明の一態様によれば、各クロックサイクル期間において各記憶装置が接続されているか否かを検出することができるから、検出時間を短縮することが可能になる。さらに記憶装置が接続されていることを通知するための応答信号を、データ端子を介してホスト装置に対して出力することができるから、接続を検出するための端子を不要することが可能になり、端子数を低減することができる。その結果、記憶装置の接続検出を効率良く行うことなどが可能になる。また本発明の一態様では、前記制御部は、前記第mのクロックサイクルの第1の期間において、前記データ端子の電圧レベルを第2の電圧レベルに設定し、前記第mのクロックサイクルの前記第1の期間より後の第2の期間において、前記データ端子を高インピーダンス状態に設定することで、前記応答信号を出力してもよい。このようにすれば、クロックサイクルの第2の期間において、データ端子SDAが高インピーダンス状態になるから、次のクロックサイクルにおいて応答信号が出力された場合に、2つの応答信号が互いに干渉することを防止できる。また本発明の一態様では、前記制御部は、動作モードが通常通信モードであるか、接続検出モードであるかを判定するモード判定部と、前記応答信号を出力する指示を行う応答部とを含み、前記応答部は、前記動作モードが前記接続検出モードであると判定された場合に、前記第mのクロックサイクルにおいて、前記応答信号を出力する指示を行ってもよい。このようにすれば、接続検出モードであると判定された場合に応答信号を出力する指示を行うことができるから、通常通信モードと区別して接続検出のための制御処理を行うことができる。また、ID情報が記憶部に記憶されている場合には、通常通信モードと区別して制御処理を行うことで、記憶部へのアクセスをID情報に制限することができるから、意図しない記憶データの破壊を防止することなどが可能になる。また本発明の一態様では、前記モード判定部は、前記クロック端子の電圧レベルが第2の電圧レベルである期間に、前記リセット端子の電圧レベルがリセット状態を示す電圧レベルからリセット解除状態を示す電圧レベルに変化した場合に、前記動作モードが前記接続検出モードであると判定してもよい。このようにすれば、リセット状態からリセット解除状態に変化するタイミングで、クロック端子の電圧レベルが第1の電圧レベルであるか、或いは第2の電圧レベルであるかによって動作モードを判定することができる。こうすることで、動作モードを設定するための特別の信号を不要にすることが可能になるため、端子数を低減することができる。また本発明の一態様では、前記モード判定部は、前記リセット端子の電圧レベルがリセット状態を示す電圧レベルである期間に、前記クロック端子の電圧レベルが第1の電圧レベルから第2の電圧レベルに変化した場合に、前記動作モードが前記接続検出モードであると判定してもよい。このようにすれば、クロック端子の電圧レベルが第1の電圧レベルから第2の電圧レベルに変化するタイミングで、リセット状態であるか、或いはリセット解除状態であるかによって動作モードを判定することができる。こうすることで、動作モードを設定するための特別の信号を不要にすることが可能になるため、端子数を低減することができる。また本発明の一態様では、前記応答部は、電源投入後に、前記クロック端子の電圧レベルが第1の電圧レベルから第2の電圧レベルに変化し、次に前記第2の電圧レベルから前記第1の電圧レベルに変化するタイミングを、前記第1のクロックサイクルの開始タイミングであると判断し、前記応答部は、前記開始タイミング後の前記第mのクロックサイクルにおいて、前記応答信号の出力指示を行ってもよい。このようにすれば、第1のクロックサイクルの開始タイミングを確定することができるから、ID情報に対応するクロックサイクルにおいて適正なタイミングで応答信号を出力することができる。また本発明の一態様では、前記応答部は、前記クロック端子に入力されるクロックの各クロックサイクルの長さをTCとした場合に、電源投入タイミングから前記TCよりも長い期間が経過した後に、前記クロック端子の電圧レベルが前記第2の電圧レベルから前記第1の電圧レベルに変化するタイミングを、前記開始タイミングであると判断してもよい。このようにすれば、電源投入タイミングから第1のクロックサイクルの開始タイミングまでの期間に、モード判定部が接続検出モードであると判定し、続いて記憶部からID情報が読み出されるまでの時間を確保することができる。また本発明の一態様では、前記応答部は、カウンターと、前記カウンターのカウント値と前記記憶部から読み出された前記ID情報の値との一致を判定する一致判定部とを含み、前記応答部は、前記カウント値と前記ID情報の値とが一致した場合に、前記応答信号の出力指示を行ってもよい。このようにすれば、ID情報に対応するクロックサイクルにおいて、確実に応答信号を出力することができる。また本発明の一態様では、前記カウンターは、前記開始タイミング後の前記クロック端子に入力されるクロックのカウント処理を行ってもよい。このようにすれば、第1のクロックサイクルから第nのクロックサイクルまで適正にクロックサイクルをカウントすることができるから、ID情報に対応する適正なクロックサイクルにおいて、応答信号を出力することができる。また本発明の一態様では、前記応答部は、前記第1のクロックサイクル~前記第nのクロックサイクルのうちの複数のクロックサイクルにおいて、前記応答信号の出力指示を行ってもよい。このようにすれば、1つの記憶装置が、複数のクロックサイクルにおいて、応答信号を出力することができる。本発明の他の態様は、上記のいずれかに記載の記憶装置を含む基板に関係する。本発明の他の態様は、上記のいずれかに記載の記憶装置を含む液体容器に関係する。本発明の他の態様によれば、液体容器に含まれる記憶装置が適正に接続されているか否かを効率良く検出することができるから、液体容器が適正に装着されているか否かを効率良く検出することなどが可能になる。また本発明の他の態様では、複数色の液体を格納する場合に、前記第1のクロックサイクル~前記第nのクロックサイクルのうちの前記複数色に対応する複数のクロックサイクルにおいて、前記応答信号を出力してもよい。このようにすれば、液体容器が複数色の液体を格納する場合であっても、複数色を複数のクロックサイクルと各々対応させることができる。本発明の他の態様は、上記のいずれかに記載の記憶装置と、前記ホスト装置とを含むシステムに関係する。本発明の他の態様によれば、記憶装置が適正に接続されているか否かを、ホスト装置が効率良く検出することができるから、システムの信頼性を向上させることなどが可能になる。本発明の他の態様は、第1のホスト側端子~第kkは2以上の整数のホスト側端子を介して、第1の記憶装置~第nnは2以上の整数の記憶装置との通信処理を行う通信処理部と、監視部とを含み、前記監視部は、前記第1の記憶装置~前記第nの記憶装置に供給するクロックの第1のクロックサイクル~第nのクロックサイクルの各クロックサイクルにおいて、前記第1の記憶装置~前記第nの記憶装置からの応答信号が出力されたか否かを監視するホスト装置に関係する。本発明の他の態様によれば、第1~第nのクロックサイクルの各クロックサイクルにおいて、応答信号の有無を監視することで記憶装置が接続されているか否かを検出することができる。また本発明の他の態様では、前記第1の記憶装置~前記第nの記憶装置に対して電源を供給する電源供給部を含み、前記電源供給部は、通常通信モードの電源供給期間と次の通常通信モードの電源供給期間との間に接続検出モードの電源供給期間が設けられ、前記通常通信モードの電源供給期間の長さをTAとし、前記接続検出モードの電源供給期間の長さをTBとした場合に、TA>TBとなるように電源供給を行ってもよい。このようにすれば、1つの通常通信モードの期間と次の通常通信モードの期間との間に短い期間の接続検出モードの期間を設けることができるから、通常のデータ通信に支障を与えることなく、記憶装置の接続検出を行うことができる。その結果、システムの信頼性を向上させることなどが可能になる。また本発明の他の態様では、前記接続検出モードにおいて、接続検出結果を表示部に表示する制御を行う表示制御部を含んでもよい。このようにすれば、記憶装置が適正に接続されているか否かをリアルタイムで表示することができる。その結果、ユーザーが液体容器を交換する際のエラーを防止し、操作性を向上させることなどが可能になる。以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。1.システムの基本的な構成例図1に本実施形態のシステムの基本的な構成例を示す。本実施形態のシステムの基本的な構成例は、第1の記憶装置100-1~第nnは2以上の整数の記憶装置100-n、記憶装置が実装されるn個の基板200-1~200-n、基板を備えるn個の液体容器300-1~300-n及びホスト装置400を含む。なお、本実施形態のシステムは図1の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。第1の記憶装置100-1~第nの記憶装置100-nは、それぞれリセット端子XRST、クロック端子SCK、データ端子SDA、第1の電源端子VSS及び第2の電源端子VDDを含む。後述するように、これらn個の記憶装置100-1~100-nの各々は、記憶部例えば不揮発性メモリー等を含み、それぞれの記憶部にはn個の液体容器例えばインクカートリッジ等300-1~300-nを識別するためのIDIdentification情報例えばID=1、ID=2、ID=3などが記憶されている。IDは、液体容器が収容する液体の色などの種類毎に異なるものが付与される。第1~第nの記憶装置100-1~100-nの各記憶装置とホスト装置400とは、図1に示すように、バスを介して電気的に接続される。このバスはリセット信号線、クロック信号線及びデータ信号線を含み、このバスを介して各記憶装置100-1~100-nとホスト装置400との間の通信が行われる。またバスは、各記憶装置に第1、第2の電源を供給するための第1、第2の電源線を含んでもよい。各記憶装置は、動作モードとして通常通信モード通常動作モードと接続検出モードとを有する。通常通信モードとは、記憶部のデータをホスト装置に送信したり、ホスト装置から受信したデータで記憶部のデータを更新するモードである。接続検出モードとは、ホスト装置が、各記憶装置がホスト装置と接続されているかを検出する際の記憶装置の動作モードである。各記憶装置は、接続検出モードにおいて、ホスト装置400から供給されるクロックのクロックサイクルに対応して、当該記憶装置が接続されていることを通知するための応答信号を、データ端子SDAを介してホスト装置400に対して出力する。クロックサイクルとは、ホスト装置400から供給されるクロック信号の物理的な周期ではなく、ホスト装置400と記憶装置100との間の通信処理を制御する論理的な周期である。従って、例えば1クロックサイクルがクロック信号の物理的な1周期であってもよいし、或いは1クロックサイクルがクロック信号の物理的な2周期であってもよい。ホスト装置400は、第1のホスト側端子~第kkは2以上の整数のホスト側端子を含む。具体的には、例えばホスト側リセット端子HRST、ホスト側クロック端子HCK、ホスト側データ端子HDA、第1のホスト側電源端子HVSS及び第2のホスト側電源端子HVDDを含む。このホスト装置400は、例えばプリンター本体などであって、後述するように記憶装置100-1~100-nからの応答信号によって各記憶装置が接続されているか否か、すなわち液体容器300-1~300-nが装着されているか否かを判断することができる。以上説明したように、本実施形態のシステムによれば、各記憶装置100は、当該記憶装置が接続されていることを通知するための応答信号を、データ端子SDAを介してホスト装置400に対して出力することができる。こうすることで、液体容器300の有無を検出するための端子が不要になり、端子数を低減することができる。2.記憶装置図2に、本実施形態の記憶装置100の基本的な構成例を示す。本実施形態の記憶装置100は、制御部110、記憶制御部120、記憶部130、データ端子SDA、リセット端子XRST、クロック端子SCKを含む。なお、本実施形態の記憶装置100は図2の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。記憶部130は、製造時に書き込まれたID情報、製造情報や、ホスト装置400から書き込まれた情報を記憶する。例えばインクカートリッジの場合、記憶部130は、製造情報として製造日の情報、インクの色の情報などを記憶し、ホスト装置400から書き込まれる情報としてインクの残量の情報などを記憶する。記憶部130は、例えばFERAM強誘電体メモリーや、フラッシュメモリー等の不揮発性メモリーにより構成される。なお、記憶装置100を識別するID情報を不揮発性メモリー等の記憶部130に記憶することは、必須の構成要件ではない。例えば、ヒューズ素子を用いてID情報を記憶することが可能であり、或いはロジック回路によりID情報を出力させることもできる。記憶制御部120は、通常通信モード通常動作モード及び接続検出モードにおいて記憶部130のアクセスを制御する。制御部110は、通信部140、モード判定部150、応答部160を含む。通信部140はホスト装置400との通信を行う。モード判定部150は、動作モードが通常通信モード通常動作モードであるか、接続検出モードであるかを判定する。通常通信モードであると判定した場合には、記憶制御部120に対する制御信号SCOMをアクティブレベルにし、接続検出モードであると判定した場合には、応答部160に対する制御信号SDETをアクティブレベルにする。通常通信モードでは、通信部140は、ホスト装置400から送信されたID情報と自身のID情報とが一致するか否かの判定や、受信したコマンド書き込みコマンド、読み出しコマンドなどのコマンド解析などを行う。通常通信モード通常動作モードは、ホスト装置400と記憶装置100との間で、インク残量等のデータをやり取りするためのデータ通信を行う動作モードである。接続検出モードは、記憶装置100が接続されているか否かを検出するための動作モードである。応答部160は、動作モードが接続検出モードであると判定された場合に、通信部140に対して、記憶装置が接続されていることを通知するための応答信号を出力する指示を行う。具体的には、モード判定部150からの制御信号SDETがアクティブレベルである場合に、応答部160は、記憶部130から記憶制御部120を介して読み出されたID情報に基づいて、そのID情報に対応するクロックサイクルにおいて、通信部140に対して応答信号の出力指示を行う。内部発振回路170は、記憶装置100の内部クロックを生成し、制御部110、記憶制御部120、記憶部130などに供給する。パワーオンリセットPOR回路180は、第2の電源電圧VDDに基づいてパワーオンリセット処理を行う。すなわち、電源が投入されるまでは記憶装置100をリセット状態にし、電源が投入されたときには記憶装置100のリセットを解除する。具体的には、パワーオンリセット回路180は、ホスト装置400の電源が投入され、第2の電源電圧VDDと第1の電源電圧VSSの差が閾値電圧所定の電圧以上となったとき、パワーオンリセット信号POROUTをHレベル高電位レベル、広義には第2の電圧レベルにする。以上説明したように、本実施形態の記憶装置によれば、当該記憶装置が接続されていることを通知するための応答信号を、データ端子SDAを介してホスト装置に対して出力することができる。こうすることで、液体容器の有無を検出するための端子が不要になり、端子数を低減することができる。また、ID情報が記憶部に記憶されている場合には、接続検出モードでは、記憶部からID情報のみを読み出せばよいから、他のデータへのアクセスを禁止マスクすることで、意図しない記憶内容の破壊等を防止できる。また、1クロックサイクルの期間で1つの記憶装置液体容器の有無を検出することができるから、検出時間を短縮することが可能になる。一方、通常通信モード通常動作モードでは、通信のタイムアウトエラーを検出することで液体容器の有無を検出することができる。しかしながら、バス接続であるためにタイムアウトエラーが発生するまでに時間がかかり、検出までの時間が長くなる。検出に要する時間が長くなると、通信中にエラーが発生するおそれが大きくなる。その結果、液体容器が装着されているにもかかわらず、非装着と判断される可能性がある。図3は、記憶装置100の通常通信モードのタイミングチャートの一例である。図3では、ホスト装置400から第1~第4の記憶装置100-1~100-4に書き込みデータを送信する際のタイミングチャートを示す。最初に、ホスト装置400は、第2の電源線を介して各記憶装置に電源電圧の供給を開始する。各記憶装置の第2の電源端子VDDの電圧が所定の電圧値に達すると図3のE1、パワーオンリセットPOR回路180によりパワーオンリセットが解除される。次にホスト装置400は、リセット信号レベル広義にはリセット端子XRSTの電圧レベルをLレベル広義にはリセット状態を示す電圧レベルからHレベル広義にはリセット解除状態を示す電圧レベルに設定する図3のE2。モード判定部150は、クロック端子SCKの電圧レベルが第1の電圧レベルLレベルである期間に、リセット端子XRSTの電圧レベルがリセット状態を示す電圧レベルLレベルからリセット解除状態を示す電圧レベルHレベルに変化した場合に図3のE2、動作モードが通常通信モード通常動作モードであると判定する。続いてホスト装置400は、クロック端子SCKにクロックを供給し、このクロックに基づいて第1の記憶装置ID=1に対してID情報、書き込みコマンド及びデータを送信する。図3に示すように、例えばID情報はI0~Iiiは自然数のi1ビットで構成され、これにパリティビットIPが付加される。また例えば書き込みコマンドはC0~Cjjは自然数のj1ビットで構成され、これにパリティビットCPが付加される。また例えばデータはD0~Dkのk1ビットで構成され、これにパリティビットDPが付加される。パリティビットIP、CP、DPは、パリティチェックのために付加されるビットであって、1の個数が常に偶数若しくは奇数となるように付加されるビットである。第1の記憶装置ID=1の通信部140は、受信したID情報ID=1と自身のID情報とが一致することを認識し、さらに受信したコマンドが書き込みコマンドであることを認識する。そしてデータを受信し、受信したデータを記憶制御部120に出力する。記憶制御部120は、記憶部130にデータを書き込む。一方、第2~第4の記憶装置ID=2~4は、受信したID情報ID=1と自身のID情報とが不一致であることを認識し、コマンド及びデータを受信しない。ホスト装置400は、第1の記憶装置ID=1に対するデータの送信を完了すると、リセット端子XRSTの電圧レベルをHレベルからLレベルに変化させ、再びHレベルに戻す。そして第2の記憶装置ID=2に対してID情報、書き込みコマンド及びデータを送信する。第2の記憶装置ID=2の通信部140は、受信したID情報ID=2と自身のID情報とが一致することを認識し、さらに受信したコマンドが書き込みコマンドであることを認識する。そしてデータを受信し、受信したデータを記憶制御部120に出力する。記憶制御部120は、記憶部130にデータを書き込む。この時には、他の記憶装置は、受信したID情報ID=2と自身のID情報とが不一致であることを認識し、コマンド及びデータを受信しない。同様にして、ホスト装置400は、第3、第4の記憶装置ID=3、4に対してID情報、書き込みコマンド及びデータを順次送信する。このようにして、通常通信モードにおいて、ホスト装置400は、第1~第4の記憶装置100-1~100-4に書き込みデータを送信し、各記憶装置の記憶部130にデータを書き込むことができる。また同様にして、ホスト装置400は、各記憶装置の記憶部130から読み出しデータを受信することができる。図4A、図4Bは、記憶装置100の接続検出モードのタイミングチャートの一例である。図4Aは、第2の電源電圧VDD、リセット信号広義にはリセット端子XRSTに入力される信号、クロック信号広義にはクロック端子SCKに入力される信号、データ信号広義にはデータ端子SDAに入出力される信号及び応答信号ANS1~ANS4のタイミングチャートである。また、図4Bは、各応答信号ANSmmは1≦m≦nである少なくとも1つの整数がアクティブ状態ACTである期間の詳細なタイミングチャートである。図4Aに従って、記憶装置100の動作を説明する。最初に第2の電源電圧VDDが立ち上がり図4AのA1、VDDが所定の電圧値に達すると、パワーオンリセットPOR回路180がパワーオンリセット信号POROUT図示せずをHレベル高電位レベル、広義には第2の電圧レベルにして、リセットを解除する。次にクロック信号レベル広義にはクロック端子SCKの電圧レベルがLレベル低電位レベル、広義には第1の電圧レベルからHレベルに変化し図4AのA2、続いてリセット信号レベル広義にはリセット端子XRSTの電圧レベルがLレベル広義にはリセット状態を示す電圧レベルからHレベル広義にはリセット解除状態を示す電圧レベルに変化する図4AのA3。モード判定部150は、クロック端子SCKの電圧レベルが第2の電圧レベルHレベルである期間に、リセット端子XRSTの電圧レベルがリセット状態を示す電圧レベルLレベルからリセット解除状態を示す電圧レベルHレベルに変化した場合に図4AのA3、動作モードが接続検出モードであると判定する。次にクロック端子SCKの電圧レベルがHレベルからLレベルに変化する図4AのA4。このタイミングが、第1のクロックサイクルT1の開始タイミングになる。すなわち応答部160は、電源投入後に、クロック端子SCKの電圧レベルが第1の電圧レベルLレベルから第2の電圧レベルHレベルに変化し、次に第2の電圧レベルHレベルから第1の電圧レベルLレベルに変化するタイミングを、第1のクロックサイクルT1の開始タイミングであると判断する。制御部110は、クロック端子SCKに入力されるクロックの第1~第nnは2以上の整数のクロックサイクルのうちの当該記憶装置100のID情報に対応する第mmは1≦m≦nである少なくとも1つの整数のクロックサイクルにおいて、応答信号ANSmを、データ端子SDAを介してホスト装置400に対して出力する。なお、図4Aのタイミングチャートでは、1クロックサイクルがクロック信号の物理的な1周期になっているが、これに限定されるものではない。例えばクロック信号の物理的な2周期を1クロックサイクルとしてもよい。具体的には、例えば図4Aに示すように、ID情報が1である記憶装置100-1は、第1のクロックサイクルT1において、応答信号ANS1を出力する。そしてID情報が2である記憶装置100-2は、第2のクロックサイクルT2において、応答信号ANS2を出力する。以下同様に、応答信号ANS3、ANS4が出力される。なお、各記憶装置のID情報は、接続検出モードであると判定された後、第1のクロックサイクルT1の開始タイミング前のID情報読み出し期間TRMにおいて、各記憶装置100の記憶部130から読み出される。電源投入タイミング図4AのA1から第1のクロックサイクルT1の開始タイミング図4AのA4までの長さをTPとし、クロック端子SCKに入力されるクロックの各クロックサイクルの長さをTCとした場合に、TP>TCである。すなわち応答部160は、電源投入タイミングからTCよりも長い期間が経過した後に、クロック端子SCKの電圧レベルが第2の電圧レベルHレベルから第1の電圧レベルLレベルに変化するタイミングを開始タイミングであると判断する。このようにすることで、電源投入後にパワーオンリセット回路180によりリセットが解除されてから、記憶装置100の各回路が動作を開始し、次にモード判定部150が接続検出モードであると判定し、続いて記憶部130からID情報が読み出されるまでの時間を確保することができる。図4Bは、応答信号ANSmのアクティブ状態ACTである期間の詳細なタイミングチャートである。第mのクロックサイクルTmの期間において、応答信号ANSmは、高インピーダンス状態Hi-ZからHレベルに変化し、次にHレベルからLレベルに変化し、再び高インピーダンス状態Hi-Zに戻る。第mのクロックサイクルTmの開始タイミングすなわちSCKの立ち下がりタイミングから第1の遅延時間TD1が経過した時点で、応答信号ANSmは高インピーダンス状態Hi-ZからHレベルに変化する。またSCKの立ち上がりタイミングから第2の遅延時間TD2が経過した時点で、HレベルからLレベルに変化する。このように第1、第2の遅延時間TD1、TD2を設けることで、隣接する2つのクロックサイクル例えば第2、第3のクロックサイクルにおいて応答信号が出力された場合に、2つの応答信号が互いに干渉することを防止できる。図5A、図5Bは、記憶装置100の接続検出モードのタイミングチャートの別の例である。図5Aは、第2の電源電圧VDD、リセット信号広義にはリセット端子XRSTに入力される信号、クロック信号広義にはクロック端子SCKに入力される信号、データ信号広義にはデータ端子SDAに入出力される信号及び応答信号ANS1~ANS4のタイミングチャートである。また、図5Bは、各応答信号ANSmがアクティブ状態ACTである期間の詳細なタイミングチャートである。図5A、図5Bのタイミングチャートは、モード判定については上述した図4Aの場合と同じであるが、応答信号の波形が異なっている。最初に第2の電源電圧VDDが立ち上がり図5AのF1、VDDが所定の電圧値に達すると、パワーオンリセットPOR回路180がパワーオンリセット信号POROUT図示せずをHレベルに設定して、リセットを解除する。次にクロック信号レベル広義にはクロック端子SCKの電圧レベルがLレベルからHレベルに変化し図5AのF2、続いてリセット信号レベル広義にはリセット端子XRSTの電圧レベルがLレベルからHレベルに変化する図5AのF3。モード判定部150は、クロック端子SCKの電圧レベルが第2の電圧レベルHレベルである期間に、リセット端子XRSTの電圧レベルがリセット状態を示す電圧レベルLレベルからリセット解除状態を示す電圧レベルHレベルに変化した場合に図5AのF3、動作モードが接続検出モードであると判定する。次にクロック端子SCKの電圧レベルがHレベルからLレベルに変化する図5AのF4。このタイミングが、第1のクロックサイクルT1の開始タイミングになる。すなわち応答部160は、電源投入後に、クロック端子SCKの電圧レベルが第1の電圧レベルLレベルから第2の電圧レベルHレベルに変化し、次に第2の電圧レベルHレベルから第1の電圧レベルLレベルに変化するタイミングを、第1のクロックサイクルT1の開始タイミングであると判断する。制御部110は、クロック端子SCKに入力されるクロックの第1~第nのクロックサイクルのうちの当該記憶装置100のID情報に対応する第mのクロックサイクルにおいて、応答信号ANSmを、データ端子SDAを介してホスト装置400に対して出力する。図5Aのタイミングチャートでは、クロック信号の物理的な2周期を1クロックサイクルとしている。例えば第1~第4のクロックサイクルT1~T4は、それぞれクロック信号の物理的な2周期になっている。図5Aに示すように、ID情報が1である記憶装置100-1は、第1のクロックサイクルT1において、応答信号ANS1を出力する。そしてID情報が2である記憶装置100-2は、第2のクロックサイクルT2において、応答信号ANS2を出力する。以下同様に、応答信号ANS3、ANS4が出力される。なお、各記憶装置のID情報は、接続検出モードであると判定された後、第1のクロックサイクルT1の開始タイミング前のID情報読み出し期間TRMにおいて、各記憶装置100の記憶部130から読み出される。図4Aと同様に、電源投入タイミング図5AのF1から第1のクロックサイクルT1の開始タイミング図5AのF4までの長さをTPとし、クロック端子SCKに入力されるクロックの各クロックサイクルの長さをTCとした場合に、TP>TCである。図5Bは、応答信号ANSmのアクティブ状態ACTである期間の詳細なタイミングチャートである。制御部110は、第mのクロックサイクルTmの第1の期間において、データ端子SDAの電圧レベルを第2の電圧レベルHレベルに設定する。そして第mのクロックサイクルTmの第1の期間より後の第2の期間において、データ端子SDAを高インピーダンス状態Hi-Zに設定することで、応答信号ANSmを出力する。このようにクロックサイクルの第2の期間において、データ端子SDAを高インピーダンス状態Hi-Zに設定することで、次のクロックサイクルにおいて応答信号が出力された場合に、2つの応答信号が互いに干渉することを防止できる。ホスト装置400のデータ端子HDAと第1の電源端子HVSSとの間にはプルダウン抵抗が設けられているから、クロックサイクルの第2の期間においてデータ端子SDAが高インピーダンス状態Hi-Zに設定されると、データ端子SDAの電圧レベルはHレベルからLレベルに徐々に降下する。その結果、例えば図5Aに示すように、第1~第4の記憶装置に対応するクロックサイクルT1~T4において、第1の期間にはHレベルになり、第2の期間には徐々にLレベルに降下する信号が出力される。図6Aは、モード判定部150の第1の構成例の動作を説明する図である。モード判定部150は、クロック端子SCKの電圧レベルが第2の電圧レベルHレベルである期間に、リセット端子XRSTの電圧レベルがリセット状態を示す電圧レベルLレベルからリセット解除状態を示す電圧レベルHレベルに変化した場合に、動作モードが接続検出モードであると判定する。そして応答部160に対する制御信号SDETをアクティブレベルHレベルにする。一方、クロック端子SCKの電圧レベルが第1の電圧レベルLレベルである期間に、リセット端子XRSTの電圧レベルがリセット状態を示す電圧レベルLレベルからリセット解除状態を示す電圧レベルHレベルに変化した場合に、動作モードが通常通信モードであると判定する。そして記憶制御部120に対する制御信号SCOMをアクティブレベルHレベルにする。図6Bに、モード判定部150の第1の構成例を示す。この構成例では、Dフリップフロップ回路を用いてモード判定部150を構成する。この回路の動作は通常のDフリップフロップ回路の動作と同じである。すなわち、リセット端子XRSTの電圧レベルの立ち上がりエッジで、クロック端子SCKの電圧レベルが取り込まれて出力SDETとして保持され、同時にその反転出力が出力SCOMとして保持される。図7A、図7Bは、記憶装置100の接続検出モードのタイミングチャートの別の例である。このタイミングチャートでは、後述するモード判定部150の第2の構成例を用いる。モード判定に関する動作を除けば、上述した図4A、図4Bと同様の動作である。図7Aに示すように、最初に第2の電源電圧VDDが立ち上がり図7AのB1、VDDが所定の電圧値に達すると、パワーオンリセットPOR回路180がパワーオンリセット信号POROUT図示せずをHレベル高電位レベル、広義には第2の電圧レベルにして、リセットを解除する。モード判定部150の第2の構成例は、リセット端子XRSTの電圧レベルがリセット状態を示す電圧レベルである期間に図7AのB2、クロック端子SCKの電圧レベルが第1の電圧レベルLレベルから第2の電圧レベルHレベルに変化した場合に図7AのB3、動作モードが接続検出モードであると判定する。次にクロック端子SCKの電圧レベルがHレベルからLレベルに変化する図7AのB4。このタイミングが、第1のクロックサイクルT1の開始タイミングになる。すなわち応答部160は、電源投入後に、クロック端子SCKの電圧レベルが第1の電圧レベルLレベルから第2の電圧レベルHレベルに変化し、次に第2の電圧レベルHレベルから第1の電圧レベルLレベルに変化するタイミングを、第1のクロックサイクルT1の開始タイミングであると判断する。図4Aと同様に、電源投入タイミング図7AのB1から第1のクロックサイクルT1の開始タイミング図7AのB4までの長さをTPとし、クロック端子SCKに入力されるクロックの各クロックサイクルの長さをTCとした場合に、TP>TCである。制御部110は、クロック端子SCKに入力されるクロックの第1~第nのクロックサイクルのうちの当該記憶装置100のID情報に対応する第mのクロックサイクルにおいて、応答信号ANSmを、データ端子SDAを介してホスト装置400に対して出力する。なお、応答信号ANSmの具体的な説明は、図4A、図4Bと同様であるから、ここでは省略する。図8A~図8Cは、モード判定部150の第2の構成例を説明する図である。図8Aに示すように、モード判定部150の第2の構成例は、リセット端子XRSTの電圧レベルがリセット状態を示す電圧レベルLレベルである期間に、クロック端子SCKの電圧レベルが第1の電圧レベルLレベルから第2の電圧レベルHレベルに変化した場合に、動作モードが接続検出モードであると判定する。そして応答部160に対する制御信号SDETをアクティブレベルHレベルにする。一方、リセット端子XRSTの電圧レベルがリセット解除状態を示す電圧レベルHレベルである期間に、クロック端子SCKの電圧レベルが第1の電圧レベルLレベルから第2の電圧レベルHレベルに変化した場合に、動作モードが通常通信モードであると判定する。そして応答部160に対する制御信号SCOMをアクティブレベルHレベルにする。図8Bに、モード判定部150の第2の構成例を示す。この構成例は、ディレイ回路、ANDロジック、インバーターを含む。2つのディレイ回路を設けることで、制御信号SDETと制御信号SCOMとが同時にアクティブレベルになることを防止できる。ディレイ回路は、偶数個のインバーターを縦続接続することで実現できる。図8Cは、モード判定部150の第2の構成例の動作を説明するタイミングチャートである。リセット端子XRSTの電圧レベルがリセット状態を示す電圧レベルLレベルである期間に、制御信号SDETはアクティブレベルHレベルになる。一方、リセット端子XRSTの電圧レベルがリセット解除状態を示す電圧レベルHレベルである期間に、制御信号SCOMはアクティブレベルHレベルになる。図9に、応答部160の基本的な構成例を示す。応答部160は、ID一致判定部161、カウンター162、ID保持部163、出力部165を含む。ID一致判定部161一致判定部は、カウンター162のカウント値と記憶部130から読み出されたID情報の値との一致を判定する。カウンター162は、第1のクロックサイクルT1の開始タイミング後のクロック端子SCKに入力されるクロックCLKのカウント処理を行う。ID保持部163は、記憶部130から読み出されたID情報の値を保持して、ID一致判定部161に出力する。出力部165は、ID一致判定部161の判定結果に基づいて、通信部140に対して応答信号ANSを出力するための出力指示RSPを出力する。応答部160は、カウント値とID情報の値とが一致した場合に、応答信号の出力指示を行う。具体的には、例えば前述した図4Aのタイミングチャートに示すように、モード判定部150が動作モードを接続検出モードであると判定すると図4AのA3、モード判定部150は制御信号SDETをアクティブレベルに設定する。そうすると記憶制御部120は、ID情報読み出し期間TRMにおいて、記憶部130からID情報の値を読み出し、ID保持部163がそのID情報の値を保持する。次にカウンター162は、第1のクロックサイクルT1の開始タイミング図4AのA4後のクロックCLKのカウント処理を開始する。そしてID一致判定部161は、カウンター162のカウント値とID情報の値とが一致するか否かを判定し、一致する場合には出力部165から通信部140に対して応答信号ANSを出力するための出力指示RSPを出力する。例えば図4Aに示すように、第1のクロックサイクルT1ではカウント値が1であるから、ID=1である記憶装置から応答信号ANS1が出力される。同様に第2のクロックサイクルT2ではカウント値が2であるから、ID=2である記憶装置から応答信号ANS2が出力される。このようにして、各記憶装置のID情報の値に対応するクロックサイクルにおいて、応答信号ANSが出力される。図10に、ID情報とクロックサイクルとの対応関係の一例を示す。図10では、ID情報の値は3ビットで表現され、ID=0からID=7まで使用できる。ただし、図10のようにID=0を使用しないこともできる。ID=1には第1のクロックサイクルT1が対応し、ID=2には第2のクロックサイクルT2が対応する。以下同様にして、ID=3~7には第3~第7のクロックサイクルT3~T7がそれぞれ対応する。なお、ID情報として必ずしもID=7まで使用する必要はない。例えば実際に使用するインクカートリッジ広義には液体容器の個数が4である場合には、ID情報としてID=1~4を使用すればよい。具体的には、例えばインクカートリッジの4色黒、シアン、マゼンタ、イエローにID=1~4をそれぞれ対応させることができる。図11に、ID情報とクロックサイクルとの対応関係の別の例を示す。図11には、1つの液体容器インクカートリッジが1色の液体インクなどを格納する単色型液体容器の他に、1つの液体容器が複数色の液体を格納する一体型液体容器についても示す。例えば単色型を用いる場合には、上述したようにID=1~4を各色黒、シアン、マゼンタ、イエローの液体容器に対応させ、クロックサイクルT1~T4において応答信号を出力することができる。また、4色一体型を用いる場合には、ID情報をID=7とし、クロックサイクルT1~T4において応答信号を出力することができる。また、黒色の単色型とカラー一体型とを併用する場合には、黒色の単色型のID情報をID=1としてクロックサイクルT1において応答信号を出力し、カラー一体型のID情報をID=6として、クロックサイクルT2~T4において応答信号を出力することができる。以上説明したように、本実施形態の記憶装置100によれば、応答部160は、第1~第nのクロックサイクルT1~Tnのうちの複数のクロックサイクルにおいて、応答信号の出力指示を行うことができる。また本実施形態の液体容器300によれば、液体容器300が複数色の液体を格納する場合に、第1~第nのクロックサイクルT1~Tnのうちの複数色に対応する複数のクロックサイクルにおいて、応答信号を出力することができる。こうすることで、第1~第nのクロックサイクルをn色のインクと各々対応させることができるから、インクカートリッジが単色型であっても、一体型であっても、ホスト装置のファームウェアを変更することなく対応することが可能になる。3.基板及び液体容器次に、上述した本実施形態の記憶装置100が設けられた液体容器300の詳細な構成例について、図12を用いて説明する。なお以下では、ホスト装置400がインクジェット方式のプリンターであり、液体容器300がインクカートリッジであり、基板200が、インクカートリッジに設けられた回路基板である場合を例に説明する。但し、本実施形態では、ホスト装置、液体容器、基板は、他の装置、容器、基板であってもよい。例えば、ホスト装置はメモリーカードのリーダー/ライターであってもよく、基板はメモリーカードに設けられた回路基板であってもよい。図12に示すインクカートリッジ300広義には液体容器の内部には、インクを収容するための図示しないインク室が形成される。また、インクカートリッジ300には、インク室に連通するインク供給口340が設けられる。このインク供給口340は、インクカートリッジ300がプリンターに装着されたときに、印刷ヘッドユニットにインクを供給するためのものである。インクカートリッジ300は、回路基板200広義には基板を含む。回路基板200には、本実施形態の記憶装置100が設けられ、データの記憶やホスト装置400とのデータ送受信を行う。回路基板200は、例えばプリント基板により実現され、インクカートリッジ300の表面に設けられる。回路基板200には、第2の電源端子VDD等の端子が設けられる。そして、インクカートリッジ300がプリンターに装着されたときに、それらの端子とプリンター側の端子が接触電気的に接続することで、電源やデータのやり取りが行われる。図13A、図13Bに、本実施形態の記憶装置100が設けられた回路基板200の詳細な構成例を示す。図13Aに示すように、回路基板200の表面プリンターと接続される面には、複数の端子を有する端子群が設けられる。この端子群は、第1の電源端子VSS、第2の電源端子VDD、リセット端子XRST、クロック端子SCK、データ端子SDAを含む。各端子は、例えば矩形状略矩形状に形成された金属端子により実現される。そして、各端子は、回路基板200に設けられた図示しない配線パターン層やスルホールを介して、記憶装置100に接続される。図13Bに示すように、回路基板200の裏面プリンターと接続される面の裏側の面には、本実施形態の記憶装置100が設けられる。記憶装置100は、例えば、強誘電体メモリーを有する半導体記憶装置により実現できる。この記憶装置100には、インク又はインクカートリッジ300に関連する種々のデータが格納され、例えば、インクカートリッジ300を識別するためのID情報やインクの消費量等のデータが格納される。インク消費量のデータは、インクカートリッジ300内に収容されたインクについて、印刷の実行等に伴い消費されるインク量の累計を示すデータである。このインク消費量のデータは、インクカートリッジ300内のインク量を示す情報であってもよく、消費したインク量の割合を示す情報であってもよい。図14A~図14Cに、4色一体型の液体容器300及び基板200の詳細な構成例を示す。図14Aに示す4色一体型の液体容器インクカートリッジ300は、黒K、シアンC、マゼンタM、イエローYの4色の液体インクを格納する。基板200は、4色一体型の液体容器300に用いられる共通基板広義には基板であって、4色C、M、Y、Kのそれぞれに対応する4組の端子群を有する。この端子群は、第1の電源端子VSS、第2の電源端子VDD、リセット端子XRST、クロック端子SCK、データ端子SDAを含む。図14Bに、共通基板基板200の第1の構成例を示す。この構成例は、第1~第4の記憶装置100-1~100-4を含み、これら4個の記憶装置は4色C、M、Y、Kにそれぞれ対応する。例えば第1の記憶装置100-1は、シアンCの液体色に対応するID情報を有し、接続検出モードにおいて、シアンCの液体色に対応するクロックサイクルの期間に応答信号を出力する。なお、各記憶装置は共通基板200の裏面端子のある面の反対側の面に設けられるため、破線で示してある。図14Cに、共通基板基板200の第2の構成例を示す。この構成例は、1個の記憶装置100を含む。この1個の記憶装置は、ID情報として例えば図11のID=7を有し、4色C、M、Y、Kの液体色に対応する4つのクロックサイクルの期間において応答信号を出力する。このようにすることで、1個の記憶装置で4色の液体色に対応する応答信号を出力することができるから、製造コストの低減などが可能になる。図14Cでは、記憶装置100はシアンCの液体色に対応する位置に設けられているが、他の液体色に対応する位置に設けられてもよい。例えば、マゼンタMに対応する位置でもよいし、或いはイエローYに対応する位置でもよい。また図14Cにおいて、記憶装置が設けられていない液体色マゼンタM、イエローY、黒Kに対応する端子群は、記憶装置が設けられているシアンCに対応する端子群と電気的に接続されてもよいし、或いは電気的に非接続でもよい。具体的には、例えばマゼンタMに対応するリセット端子XRSTは、シアンCに対応するリセット端子XRSTと電気的に接続されていてもよいし、或いは電気的に非接続でもよい。また、記憶装置が設けられていない液体色マゼンタM、イエローY、黒Kに対応する端子群を設けなくてもよい。なお、共通基板基板200に設けられる記憶装置の個数を2個又は3個とする構成も可能である。例えば、黒Kに対応する第1の記憶装置と他の3色に対応する第2の記憶装置を設けることもできる。或いは、黒Kに対応する第1の記憶装置、シアンCに対応する第2の記憶装置及び他の2色に対応する第3の記憶装置を設けることもできる。4.ホスト装置図15に、本実施形態のホスト装置400の基本的な構成例を示す。ホスト装置400は、例えばプリンター本体であって、電源供給部410、通信処理部420、監視部430、ホスト制御部440、表示部450、表示制御部460を含む。さらにホスト装置400は、第1~第kkは2以上の整数のホスト側端子を含む。具体的には、例えばホスト側リセット端子HRST、ホスト側クロック端子HCK、ホスト側データ端子HDA、第1のホスト側電源端子HVSS及び第2のホスト側電源端子HVDDを含む。電源供給部410は、第1~第nの記憶装置100-1~100-nに対して電源を供給する。通信処理部420は、第1~第kのホスト側端子、例えばホスト側リセット端子HRST、ホスト側クロック端子HCK、ホスト側データ端子HDAを介して、第1~第nの記憶装置100-1~100-nとの通信処理を行う。監視部430は、第1~第nの記憶装置100-1~100-nに供給するクロックの第1~第nのクロックサイクルT1~Tnの各クロックサイクルにおいて、第1~第nの記憶装置100-1~100-nからの応答信号が出力されたか否かを監視する。ホスト制御部440は、電源供給部410、通信処理部420、監視部430及び表示部450のそれぞれの制御処理を行う。表示部450は、例えばLCD液晶ディスプレイ等であって、ホスト装置400プリンターの操作画面、動作状態、エラーメッセージ等を表示する。接続検出モードにおいては、表示部450は、監視部430の監視結果に基づいて、接続検出結果を表示する。表示制御部460は、接続検出結果を表示部450に表示する制御を行う。この表示制御部460は、公知の表示コントローラーなどにより実現される。図16は、通常通信モード及び接続検出モードの電源供給期間を説明する図である。電源供給部410は、通常通信モードの電源供給期間の長さをTAとし、接続検出モードの電源供給期間の長さをTBとした場合に、TA>TBとなるように電源供給を行う。また、通常通信モードの電源供給期間と次の通常通信モードの電源供給期間との間に接続検出モードの電源供給期間を設けてもよい。なお、図示していないが、接続検出モードの電源供給期間を続けて複数回設けてもよい。このようにすることで、1つの通常通信モードの期間と次の通常通信モードの期間との間の短い期間に接続検出モードの期間を設けることができるから、通常のデータ通信に支障を与えることなく、インクカートリッジの接続検出を行うことができる。その結果、プリンターシステムの信頼性を向上させることが可能になる。さらに、短い時間でインクカートリッジの接続検出を行うことができるから、インクカートリッジの有無をリアルタイムで表示部450に表示することができる。その結果、ユーザーがインクカートリッジを交換する際のエラーを防止し、操作性を向上させることが可能になる。本実施形態の比較例の手法として、通常通信モード通常動作モードにおいて、通信のタイムアウトエラーを検出する手法が考えられる。しかしこの手法では、バス接続であるためにタイムアウトエラーが発生するまでに時間がかかり、接続検出の時間が長くなるという問題がある。そのために、通信中にエラーが発生するおそれが大きくなり、エラーが発生した場合には、インクカートリッジが装着されているにもかかわらず、非装着と判断されるおそれがある。本実施形態では、通常通信モードとは別の接続検出モードを設けて、その接続検出モードにおいて例えば図4A、図5A、図7Aに示すように、nクロックサイクルの期間で接続検出を完了できる。これにより、図16に示すように、通常通信モードとは別に接続検出モードを設けたとしても、その接続検出モードの電源供給期間の長さTBを通常通信モードの電源供給期間の長さTAより十分に小さくできる。こうすることで、1つの通常通信モードの期間と次の通常通信モードの期間との間に、短時間の接続検出モードの期間を設定して、そこで接続検出を行うことが可能になる。その結果、通常通信モードにおいて接続検出を行う必要もないし、接続検出モードを設けたことで、通常通信モードの帯域が制限されることも防止できる。また、接続検出に要する時間を短縮できるから、検出結果をリアルタイムに表示したり、検出時のエラーを低減することが可能になる。なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語第1の電圧レベル、第2の電圧レベルと共に記載された用語Lレベル、Hレベルは、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また記憶装置、基板、液体容器、ホスト装置及びシステムの構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。