複数の単位回路を多段接続した構成を有し、複数のクロック信号に基づき動作するシフトレジスタであって、前記単位回路は、第1の導通端子に一のクロック信号が与えられ、第2の導通端子が出力ノードに接続された出力トランジスタと、与えられたセット信号に従い、前記出力トランジスタの制御端子にオン電位を印加するセットトランジスタと、与えられたリセット信号に従い、前記出力トランジスタの制御端子にオフ電位を印加するリセットトランジスタと、一方の電極が前記出力トランジスタの制御端子に接続され、他方の電極に前記出力トランジスタの制御端子のオフ電位を安定化させるための信号が与えられた容量とを含むことを特徴とする、シフトレジスタ。前記容量の他方の電極には、前記出力トランジスタに与えられたクロック信号とは逆方向に変化する信号が与えられることを特徴とする、請求項1に記載のシフトレジスタ。前記単位回路は、前記出力トランジスタの制御端子電位がオフ電位のときには、前記容量の他方の電極に接続されたノードに前記出力トランジスタに与えられたクロック信号とは逆相の逆相クロック信号を与え、前記制御端子電位がオン電位のときには前記ノードにオフ電位を印加する補償回路をさらに含むことを特徴とする、請求項2に記載のシフトレジスタ。前記補償回路は、前記クロック信号に従い、前記ノードにオフ電位を印加する第1トランジスタと、前記逆相クロック信号に従い、前記ノードにオン電位を印加する第2トランジスタと、前記出力トランジスタの制御端子電位がオン電位のときに、前記ノードにオフ電位を印加する第3トランジスタとを含むことを特徴とする、請求項3に記載のシフトレジスタ。前記補償回路は、前記ノードの電位がオン電位のときに、前記出力トランジスタの制御端子にオフ電位を印加する第4トランジスタをさらに含むことを特徴とする、請求項4に記載のシフトレジスタ。前記容量は、前記出力トランジスタの第1の導通端子と制御端子の間の寄生容量と同程度の静電容量を有することを特徴とする、請求項2に記載のシフトレジスタ。前記容量の他方の電極には、次段の単位回路の出力信号が与えられることを特徴とする、請求項1に記載のシフトレジスタ。前記単位回路に含まれるトランジスタはボトムゲート型トランジスタで構成され、前記容量は、前記出力トランジスタの制御端子に接続されたトランジスタとは別個に形成されていることを特徴とする、請求項1に記載のシフトレジスタ。前記単位回路に含まれるトランジスタはボトムゲート型トランジスタで構成され、前記容量は、前記出力トランジスタの制御端子に接続された一のトランジスタの制御端子と一方の導通端子と間の寄生容量として形成されていることを特徴とする、請求項1に記載のシフトレジスタ。前記単位回路は、前記リセット信号に従い、前記出力ノードにオフ電位を印加する出力リセットトランジスタをさらに含むことを特徴とする、請求項1に記載のシフトレジスタ。しかしながら、単位回路91を多段接続した従来のシフトレジスタには、以下の問題がある。単位回路91では、トランジスタQ5の閾値電圧はエージング経年劣化によって高くなる。このため、従来のシフトレジスタを長時間動作させると、トランジスタQ5のオン電流が減少するために、クロック信号CKのハイレベル期間にノードN1の電位をローレベルに引き下げることができなくなる。また、トランジスタQ5のゲート-ドレイン間に新たな寄生容量が発生するので、クロック信号CKが変化したときにノードN1の電位がより変化しやすくなるという問題もある。それ故に、本発明は、クロック信号の変化に伴う出力トランジスタの制御端子電位の変化を防止したシフトレジスタを提供することを目的とする。本発明の第1の局面は、複数の単位回路を多段接続した構成を有し、複数のクロック信号に基づき動作するシフトレジスタであって、前記単位回路は、第1の導通端子に一のクロック信号が与えられ、第2の導通端子が出力ノードに接続された出力トランジスタと、与えられたセット信号に従い、前記出力トランジスタの制御端子にオン電位を印加するセットトランジスタと、与えられたリセット信号に従い、前記出力トランジスタの制御端子にオフ電位を印加するリセットトランジスタと、一方の電極が前記出力トランジスタの制御端子に接続され、他方の電極に前記出力トランジスタの制御端子のオフ電位を安定化させるための信号が与えられた容量とを含むことを特徴とする。本発明の第2の局面は、本発明の第1の局面において、前記容量の他方の電極には、前記出力トランジスタに与えられたクロック信号とは逆方向に変化する信号が与えられることを特徴とする。本発明の第3の局面は、本発明の第2の局面において、前記単位回路は、前記出力トランジスタの制御端子電位がオフ電位のときには、前記容量の他方の電極に接続されたノードに前記出力トランジスタに与えられたクロック信号とは逆相の逆相クロック信号を与え、前記制御端子電位がオン電位のときには前記ノードにオフ電位を印加する補償回路をさらに含むことを特徴とする。本発明の第4の局面は、本発明の第3の局面において、前記補償回路は、前記クロック信号に従い、前記ノードにオフ電位を印加する第1トランジスタと、前記逆相クロック信号に従い、前記ノードにオン電位を印加する第2トランジスタと、前記出力トランジスタの制御端子電位がオン電位のときに、前記ノードにオフ電位を印加する第3トランジスタとを含むことを特徴とする。本発明の第5の局面は、本発明の第4の局面において、前記補償回路は、前記ノードの電位がオン電位のときに、前記出力トランジスタの制御端子にオフ電位を印加する第4トランジスタをさらに含むことを特徴とする。本発明の第6の局面は、本発明の第2の局面において、前記容量は、前記出力トランジスタの第1の導通端子と制御端子の間の寄生容量と同程度の静電容量を有することを特徴とする。本発明の第7の局面は、本発明の第1の局面において、前記容量の他方の電極には、次段の単位回路の出力信号が与えられることを特徴とする。本発明の第8の局面は、本発明の第1の局面において、前記単位回路に含まれるトランジスタはボトムゲート型トランジスタで構成され、前記容量は、前記出力トランジスタの制御端子に接続されたトランジスタとは別個に形成されていることを特徴とする。本発明の第9の局面は、本発明の第1の局面において、前記単位回路に含まれるトランジスタはボトムゲート型トランジスタで構成され、前記容量は、前記出力トランジスタの制御端子に接続された一のトランジスタの制御端子と一方の導通端子と間の寄生容量として形成されていることを特徴とする。本発明の第10の局面は、本発明の第1の局面において、前記単位回路は、前記リセット信号に従い、前記出力ノードにオフ電位を印加する出力リセットトランジスタをさらに含むことを特徴とする。本発明の第1の局面によれば、出力トランジスタの制御端子には、当該制御端子のオフ電位を安定化させるための信号が、容量を介して与えられる。これにより、クロック信号の変化に伴い出力トランジスタの制御端子電位が変化するときでも、その変化を相殺する信号を容量を介して与え、出力トランジスタの制御端子電位を安定化させることができる。また、出力トランジスタの制御端子に上記信号を与えるときに容量を用いることにより、長時間経過後でも出力トランジスタの制御端子電位を安定化させる能力を維持することができる。本発明の第2の局面によれば、出力トランジスタの制御端子には、出力トランジスタに与えられたクロック信号とは逆方向に変化する信号が、容量を介して与えられる。これにより、クロック信号の変化に伴い出力トランジスタの制御端子電位が変化するときでも、その変化を相殺する信号を容量を介して与え、出力トランジスタの制御端子電位を安定化させることができる。本発明の第3の局面によれば、出力トランジスタの制御端子電位に応じて逆相クロック信号とオフ電位を切り替えて与える補償回路を用いることにより、制御端子電位がオン電位のときには出力信号を正しく出力し、制御端子電位がオフ電位のときには制御端子電位をオフ電位に安定化させることができる。本発明の第4の局面によれば、3個のトランジスタを用いて、出力トランジスタの制御端子電位に応じて逆相クロック信号とオフ電位を切り替えて与える補償回路を構成することができる。本発明の第5の局面によれば、第4トランジスタを設けることにより、出力信号の変化に伴う出力トランジスタの制御端子電位の変化を防止することができる。本発明の第6の局面によれば、出力トランジスタの第1の導通端子と制御端子の間の寄生容量と同程度の静電容量を有する容量を設けることにより、クロック信号の変化に伴う出力トランジスタの制御端子電位の変化を効果的に防止することができる。本発明の第7の局面によれば、容量の他方の電極に次段の単位回路の出力信号を与えることにより、クロック信号の変化に伴い出力トランジスタの制御端子電位が変化するときでも、その変化を相殺する信号を容量を介して与え、出力トランジスタの制御端子電位を安定化させることができる。本発明の第8または第9の局面によれば、ボトムゲート型トランジスタと同じ製造工程を用いて、一方の電極が出力トランジスタの制御端子に接続された容量を容易に形成することがきる。本発明の第10の局面によれば、出力リセットトランジスタを設けることにより、出力信号の電位をより確実にオフ電位に制御することができる。図1は、本発明の実施形態に係る液晶表示装置の構成を示すブロック図である。図1に示す液晶表示装置は、電源1、DC/DCコンバータ2、表示制御回路3、走査信号線駆動回路4、映像信号線駆動回路5、共通電極駆動回路6、および、画素領域7を備えたアクティブマトリクス型の表示装置である。走査信号線駆動回路4および映像信号線駆動回路5は、それぞれ、ゲートドライバ回路およびソースドライバ回路とも呼ばれる。以下、mおよびnは2以上の整数であるとする。画素領域7は、m本の走査信号線GL1~GLm、n本の映像信号線SL1~SLn、および、m×n個の画素回路Pを含んでいる。走査信号線GL1~GLmは互いに平行に配置され、映像信号線SL1~SLnは走査信号線GL1~GLmと直交するように互いに平行に配置される。m×n個の画素回路Pは、走査信号線GL1~GLmと映像信号線SL1~SLnの交差点に対応して2次元状に配置される。画素回路Pは、トランジスタTp、および、液晶容量Clcを含んでいる。トランジスタTpのゲート端子は対応する走査信号線に接続され、ソース端子は対応する映像信号線に接続され、ドレイン端子は液晶容量Clcの一方の電極に接続される。液晶容量Clcの他方の電極は、すべての画素回路Pに対向する対向電極Ecである。画素回路Pは、1個の画素あるいは、1個のサブ画素として機能する。なお、画素回路Pは、液晶容量Clcと並列に補助容量を含んでいてもよい。電源1は、DC/DCコンバータ2、表示制御回路3および共通電極駆動回路6に対して、所定の電源電圧を供給する。DC/DCコンバータ2は、電源1から供給された電源電圧に基づき所定の直流電圧を生成し、走査信号線駆動回路4と映像信号線駆動回路5に供給する。共通電極駆動回路6は、共通電極Ecに所定の電位Vcomを印加する。表示制御回路3は、外部から与えられた画像信号DATとタイミング信号群TGに基づき、デジタル映像信号DVと複数の制御信号を出力する。タイミング信号群TGには、水平同期信号や垂直同期信号などが含まれる。表示制御回路3から出力される制御信号には、ソーススタートパルス信号SSP、ソースクロック信号SCK、ラッチストローブ信号LS、ゲートクロック信号GCK、ゲートスタートパルス信号GSP、および、ゲートエンドパルス信号GEPが含まれる。走査信号線駆動回路4は、表示制御回路3から出力されたゲートクロック信号GCK、ゲートスタートパルス信号GSPおよびゲートエンドパルス信号GEPに基づき、走査信号線GL1~GLmの中から1本の走査信号線を順に選択し、選択した走査信号線にトランジスタTpがオン状態となる電位ハイレベル電位を印加する。これにより、選択した走査信号線に接続されたn個の画素回路Pが一括して選択される。映像信号線駆動回路5は、表示制御回路3から出力されたデジタル映像信号DV、ソーススタートパルス信号SSP、ソースクロック信号SCKおよびラッチストローブ信号LSに基づき、映像信号線SL1~SLnに対してデジタル映像信号DVに応じたn個の階調電圧をそれぞれ印加する。これにより、走査信号線駆動回路4を用いて選択されたn個の画素回路Pに、n個の階調電圧がそれぞれ書き込まれる。走査信号線駆動回路4と映像信号線駆動回路5を用いて画素領域7内のすべての画素回路Pに階調電圧を書き込むことにより、画像信号DATに基づく画像を画素領域7に表示することができる。走査信号線駆動回路4は、画素領域7を形成した液晶パネル8上に一体形成される。走査信号線駆動回路4に含まれるトランジスタTFTは、例えば、アモルファスシリコンを用いて形成される。なお、液晶表示装置に含まれる他の回路の全部または一部を液晶パネル8上に一体形成してもよい。走査信号線駆動回路4は、複数の単位回路を多段接続した構成を有し、複数のクロック信号に基づき動作するシフトレジスタを含んでいる。本発明の実施形態に係る液晶表示装置は、走査信号線駆動回路4に含まれるシフトレジスタの回路構成に特徴がある。以下、走査信号線駆動回路4に含まれるシフトレジスタについて説明する。第1の実施形態図2は、本発明の第1の実施形態に係るシフトレジスタの構成を示すブロック図である。図2に示すシフトレジスタ10は、1次元状に並べて配置されたm個の単位回路11を含んでいる。以下、i番目iは1以上m以下の整数に配置された単位回路11をi番目の単位回路という。シフトレジスタ10には、ゲートクロック信号GCKとして2本のゲートクロック信号GCK1、GCK2が供給される。また、シフトレジスタ10には、ゲートスタートパルス信号GSP、ゲートエンドパルス信号GEP、および、ローレベル電位VSSが供給される。図3は、ゲートクロック信号GCK1、GCK2のタイミングチャートである。図3に示すように、ゲートクロック信号GCK2は、ゲートクロック信号GCK1とは逆相のクロック信号である。ゲートクロック信号GCK1、GCK2の周期は、2水平走査期間である。各単位回路11にはクロック信号CK、CKB、セット信号S、リセット信号R、および、ローレベル電位VSSが入力され、各単位回路11からは出力信号Qが出力される。より詳細には、奇数番目の単位回路には、クロック信号CK、CKBとして、ゲートクロック信号GCK1、GCK2がそれぞれ入力される。偶数番目の単位回路には、クロック信号CK、CKBとして、ゲートクロック信号GCK2、GCK1がそれぞれ入力される。1番目の単位回路には、セット信号Sとして、ゲートスタートパルス信号GSPが入力される。1番目以外の単位回路には、セット信号Sとして、前段の単位回路の出力信号Qが入力される。m番目の単位回路には、リセット信号Rとして、ゲートエンドパルス信号GEPが入力される。m番目以外の単位回路には、リセット信号Rとして、次段の単位回路の出力信号Qが入力される。図4は、単位回路11の回路図である。単位回路11は、図4に示すように、7個のトランジスタT1~T7、および、2個の容量Cap1、Cap2を含んでいる。トランジスタT1~T7は、Nチャネル型TFTである。Nチャネル型TFTでは、ハイレベル電位がオン電位となり、ローレベル電位がオフ電位となる。トランジスタT1のソース端子、トランジスタT6のドレイン端子、トランジスタT2、T4のゲート端子、および、容量Cap1、Cap2の一方の電極は、1個のノード以下、ノードN1というに接続される。トランジスタT3のソース端子、トランジスタT4、T5のドレイン端子、および、容量Cap2の他方の電極は、別のノード以下、ノードN2というに接続される。トランジスタT2のソース端子、トランジスタT7のドレイン端子、および、容量Cap1の他方の電極は、出力端子Qに接続される。トランジスタT1のゲート端子とドレイン端子には、セット信号Sが与えられる。トランジスタT2のドレイン端子とトランジスタT5のゲート端子には、クロック信号CKが与えられる。トランジスタT3のゲート端子とドレイン端子には、クロック信号CKBが与えられる。トランジスタT6、T7のゲート端子には、リセット信号Rが与えられる。トランジスタT4~T7のソース端子には、ローレベル電位VSSが固定的に印加される。トランジスタT1、T2、T6、T7は、それぞれ、セットトランジスタ、出力トランジスタ、リセットトランジスタ、および、出力リセットトランジスタとして機能する。図5は、シフトレジスタ10のタイミングチャートである。図5に示すように、単位回路11に入力されるクロック信号CK、CKBは、1水平走査期間ごとにハイレベルになる。時刻t1の直前では、ノードN1、N2の電位はローレベルである。時刻t1において、セット信号S前段の単位回路の出力信号がハイレベルに変化する。トランジスタT1はダイオード接続されているので、セット信号Sがハイレベルになると、ノードN1の電位はハイレベルになる。これに伴い、トランジスタT2、T4はオン状態になる。また、時刻t1において、クロック信号CKはローレベルに変化し、クロック信号CKBはハイレベルに変化する。トランジスタT3はダイオード接続されているので、クロック信号CKBがハイレベルになると、ノードN2の電位はハイレベル方向に引かれる。また、時刻t1以降、トランジスタT4はオン状態であるので、ノードN2の電位はローレベル方向にも引かれる。トランジスタT3、T4の駆動能力は、このときにノードN2の電位がローレベルとなるように決定される。このため、ノードN2の電位は、時刻t1以降もローレベルのままである。時刻t2において、クロック信号CKはハイレベルに変化し、クロック信号CKBとセット信号Sはローレベルに変化する。これに伴い、トランジスタT1、T3はオフ状態になる。トランジスタT2のドレイン端子にはクロック信号CKが印加され、トランジスタT2のゲート-ドレイン間には寄生容量図示せずが存在する。また、このときノードN1はフローティング状態である。このため、トランジスタT2のドレイン電位が上昇すると、ノードN1の電位は上昇し、通常のハイレベル電位よりも高くなるブートストラップ効果。クロック信号CKは時刻t2~t3でハイレベルになるので、ノードN1の電位はほぼ同じ期間で通常のハイレベル電位よりも高くなり、出力信号Qはほぼ同じ期間でハイレベルになる。このとき、出力信号Qが印加された走査信号線が選択状態になり、当該走査信号線に接続された複数の画素回路Pに対して映像信号の書き込みが行われる。時刻t3において、クロック信号CKはローレベルに変化し、クロック信号CKBとリセット信号R次段の単位回路の出力信号はハイレベルに変化する。リセット信号Rがハイレベルになると、トランジスタT6、T7はオン状態になる。トランジスタT6がオン状態になると、ノードN1の電位はローレベルになり、トランジスタT4はオフ状態になる。トランジスタT7がオン状態になると、出力信号Qはローレベルになる。また、トランジスタT4はオフ状態であるので、クロック信号CKBがハイレベルになると、ノードN2の電位はハイレベルになる。時刻t4において、クロック信号CKはハイレベルに変化し、クロック信号CKBとリセット信号Rはローレベルに変化する。これに伴い、トランジスタT5はオン状態になり、トランジスタT6、T7はオフ状態になる。トランジスタT5がオン状態になると、ノードN2の電位はローレベルになる。ノードN2のローレベル電位は、容量Cap2を介してノードN1に印加される。時刻t3以降、次にセット信号Sがハイレベルになるまでの間以下、非選択期間という、ノードN1の電位はローレベルのままである。したがって、非選択期間においてクロック信号CKがハイレベルになっても、出力信号Qはローレベルのままである。また、非選択期間では、トランジスタT4は常にオフ状態である。したがって、非選択期間では、ノードN2の電位は、クロック信号CKがハイレベルに変化するとローレベルになり、クロック信号CKBがハイレベルに変化するとハイレベルになる。トランジスタT3~T5の作用により、ノードN2の電位は、ノードN1の電位がハイレベルのときにはローレベルになり、ノードN1の電位がローレベルのときにはクロック信号CKBの電位に等しくなる。図6は、単位回路11の一部を示す図である。図6には、トランジスタT3~T5と同じ機能を有する論理ゲート12が記載されている。論理ゲート12の一方の入力端子はノードN1に接続され、他方の入力端子にはクロック信号CKBが与えられる。容量Cap2の一方の電極はノードN1に接続され、論理ゲート12の出力端子は容量Cap2の他方の電極に接続される。このようにトランジスタT3~T5は、トランジスタT2のゲート電位がローレベルのときにはクロック信号CKBを容量Cap2の他方の電極に与え、当該ゲート電位がハイレベルのときにはローレベル電位を容量Cap2の他方の電極に印加する補償回路として機能する。以下、図6および図7を参照して、本実施形態に係るシフトレジスタ10の効果を説明する。図6に示すように、トランジスタT2のゲート-ドレイン間には、寄生容量Cpが発生する。このため、クロック信号CKが変化すると、寄生容量Cpを介して、ノードN1の電位も変化する。特に、ノードN1の電位がローレベルである間にクロック信号CKがハイレベルに変化すると、ノードN1の電位は通常のローレベル電位よりも高くなるクロック信号CKによる突き上げ。図7を参照。このため、トランジスタT2のリーク電流が増加し、出力信号Qのローレベル電位が不安定になる。この問題を解決するために、単位回路11は、トランジスタT3~T5で構成された補償回路、および、容量Cap2を含んでいる。補償回路は、ノードN1の電位がローレベルのときにはノードN2にクロック信号CKBトランジスタT2に与えられたクロック信号とは逆相のクロック信号を与え、ノードN1の電位がハイレベルのときにはノードN2にローレベル電位を印加する。ノードN2の電位は、容量Cap2を介して、ノードN1に印加される。図7に示すように、クロック信号CKがハイレベルに変化するときに、クロック信号CKBはローレベルに変化する。このため、ノードN1の電位がローレベルである間にクロック信号CKがハイレベルに変化すると、ノードN2の電位はローレベルに変化する。ノードN2のローレベル電位は、容量Cap2を介してノードN1に印加される。これにより、ノードN1の電位は低くなる方向に引かれるノードN2による突き下げ。したがって、クロック信号CKとは逆相のクロック信号CKBを容量Cap2を介してノードN1に与えることにより、クロック信号CKによる突き上げをノードN2による突き下げで相殺し、ノードN1のローレベル電位を安定化させることができる。これにより、出力信号Qのローレベル電位を安定化させることができる。また、ノードN1の電位がハイレベルである間にクロック信号CKBが変化したときには、ノードN2の電位はローレベルのままである。このため、クロック信号CKBが変化しても、ノードN1の電位はその影響を受けない。したがって、ノードN1の電位は、ブートストラップ効果によって通常のハイレベル電位よりも高くなり、出力信号Qの電位は正しくハイレベルになる。また、図15に示す単位回路91を多段接続した従来のシフトレジスタでは、トランジスタQ5を介してノードN1に出力信号OUTのローレベル電位が印加される。このため、従来のシフトレジスタでは、ノードN1の電位をローレベルに安定化させる能力がエージングによって低下する。これに対して、本実施形態に係るシフトレジスタ10では、出力信号Qのローレベル電位をノードN1に印加するときに、容量Cap2が使用される。容量Cap2では、エージングによって閾値電圧が高くなったり、オン電流が減少したりすることは起こりえない。したがって、本実施形態に係るシフトレジスタ10によれば、長時間経過後でもノードN1の電位を安定化させる能力を維持することができる。なお、本実施形態に係るシフトレジスタ10では、クロック信号CKの電位の振幅とノードN2の電位の振幅とはほぼ等しい。したがって、クロック信号CKの変化に伴うノードN1の電位の変化を効果的に防止するためには、容量Cap2はトランジスタT2のゲート-ドレイン間の寄生容量Cpと同程度の静電容量を有することが好ましい。第2の実施形態本発明の第2の実施形態に係るシフトレジスタは、第1の実施形態に係るシフトレジスタと同じ構成図2を有し、第1の実施形態に係るシフトレジスタとは異なる単位回路を含んでいる。以下、本実施形態と第1の実施形態との相違点を説明する。図8は、本実施形態に係るシフトレジスタに含まれる単位回路の回路図である。図8に示す単位回路21は、第1の実施形態に係る単位回路11図4にトランジスタT8を追加したものである。トランジスタT8のドレイン端子はノードN1に接続され、ゲート端子はノードN2に接続される。トランジスタT8のソース端子には、ローレベル電位VSSが固定的に印加される。トランジスタT8は、ノードN2の電位がハイレベルのときに、ノードN1にローレベル電位を印加する。図9は、単位回路21の一部を示す図である。単位回路21では、トランジスタT2のゲート-ソース間に容量Cap1が設けられ、トランジスタT2のゲート-ドレイン間には寄生容量Cpが発生する。また、トランジスタT2のゲート-ソース間にも、寄生容量Cqが発生する、図9では、容量Cap1と寄生容量Cqは、1個の容量として記載されている。上述したように、トランジスタT2のドレイン端子に与えられるクロック信号CKが変化すると、寄生容量Cpを介して、ノードN1の電位は変化する。これに加えて、トランジスタT2のソース端子から出力される出力信号Qが変化したときにも、容量Cap1と寄生容量Cqを介して、ノードN1の電位は変化する。特に、ノードN1の電位がローレベルであり、出力信号Qがローレベルである間に出力信号Qがわずかに高くなると、ノードN1の電位は通常のローレベル電位よりも高くなる出力信号Qによる突き上げ。クロック信号CKによる突き上げが起こるタイミングと、出力信号Qによる突き上げが起こるタイミングは異なる。このため、第1の実施形態に係るシフトレジスタ10では、出力信号Qによる突き上げによって、トランジスタT2のゲート電位が変化することがある。そこで、本実施形態に係るシフトレジスタは、トランジスタT8を含む単位回路21を含んでいる。トランジスタT8は、ノードN2の電位がハイレベルのときに、ノードN1にローレベル電位を印加する。したがって、本実施形態に係るシフトレジスタによれば、クロック信号CKによる突き上げだけでなく、出力信号Qによる突き上げが起こる場合でも、ノードN1のローレベル電位を安定化させることができる。なお、単位回路21に含まれるTFTをボトムゲート型トランジスタで形成する場合には、図10Aに示すように、トランジスタT8と容量Cap2を別個に形成してもよい。あるいは、図10Bに示すように、トランジスタT8のドレイン電極ノードN1とゲート電極ノードN2の間の寄生容量を大きくし、当該寄生容量を容量Cap2として用いてもよい。第3の実施形態図11は、本発明の第3の実施形態に係るシフトレジスタの構成を示すブロック図である。図11に示すシフトレジスタ30は、1次元状に並べて配置されたm個の単位回路31を含んでいる。以下、本実施形態と第1の実施形態との相違点を説明する。各単位回路31にはクロック信号CK、セット信号S、リセット信号R、および、ローレベル電位VSSが入力され、各単位回路31からは出力信号Qが出力される。奇数番目の単位回路には、クロック信号CKとして、ゲートクロック信号GCK1が入力される。偶数番目の単位回路には、クロック信号CKとして、ゲートクロック信号GCK2が入力される。図12は、単位回路31の回路図である。図12に示す単位回路31は、第1の実施形態に係る単位回路11図4からトランジスタT3~T5と容量Cap2を削除し、容量Cap3を追加したものである。容量Cap3の一方の電極はノードN1に接続され、他方の電極にはリセット信号R次段の単位回路の出力信号が与えられる。図13は、シフトレジスタ30のタイミングチャートである。シフトレジスタ30では、ある段の単位回路以下、自段の単位回路というのノードN1と次段の単位回路の出力端子Qとの間に、容量Cap3が設けられている。自段の単位回路のノードN1には、容量Cap3を介して、次段の単位回路の出力信号Qが与えられる。次段の単位回路の出力信号Qがローレベルに変化するのは、自段の単位回路に与えられるクロック信号CKがハイレベルに変化するときである。また、次段の単位回路の出力信号Qがローレベルに変化したときに、自段の単位回路のノードN1の電位は低くなる方向に引かれる次段の単位回路の出力信号Qによる突き下げ。図13を参照。したがって、次段の単位回路の出力信号Qを容量Cap3を介して自段の単位回路のノードN1に与えることにより、クロック信号CKによる突き上げを次段の単位回路の出力信号Qによる突き下げで相殺し、ノードN1のローレベル電位を安定化させることができる。また、クロック信号による突き上げによって、次段の単位回路の出力信号Qのローレベル電位が不安定になったとする。次段の単位回路の出力信号Qは、次段の単位回路に与えられるクロック信号CKがローレベルに変化するときすなわち、自段の単位回路に与えられるクロック信号がハイレベルに変化するときに、ローレベルに変化する。このときにも、自段の単位回路のノードN1の電位は低くなる方向に引かれる。したがって、次段の単位回路の出力信号Qが通常のローレベルに戻るときの突き下げによって、クロック信号CKによる突き上げを相殺し、ノードN1のローレベル電位を安定化させることもできる。なお、単位回路31に含まれるTFTをボトムゲート型トランジスタで形成する場合には、図14Aに示すように、トランジスタT6と容量Cap3を別個に形成してもよい。あるいは、図14Bに示すように、トランジスタT6のドレイン電極ノードN1とゲート電極次段Qの間の寄生容量を大きくし、当該寄生容量を容量Cap3として用いてもよい。以上の説明では、本発明の実施形態に係るシフトレジスタを液晶表示装置の走査信号線駆動回路として使用することとしたが、これらのシフトレジスタを液晶表示装置以外の表示装置や撮像装置などにも使用することができる。以上に示すように、本発明のシフトレジスタによれば、出力トランジスタの制御端子に容量を介して、出力トランジスタの制御端子のオフ電位を安定化させる信号を与えることにより、クロック信号が変化したときの出力トランジスタの制御端子の電位の変動を防止することができる。