回路基板であって、ビアおよび配線パターンが形成された多層基板と、前記多層基板の第1の面上に配置され、前記多層基板に、導電性の突状部を有する半導体素子を接合するための接合層と、を備え、前記接合層は、前記ビアに対応する部位に開口部を有し、前記多層基板を前記半導体素子から絶縁するための、無機系材料からなる絶縁接合部と、前記開口部内に配置され、前記配線パターンを前記半導体素子に導通させるための導電接合部であって、前記絶縁接合部よりも薄い導電接合部と、を有し、前記開口部への前記突状部の嵌りこみ前において、前記導電接合部の厚みを表すd1、前記絶縁接合部の厚みを表すd2、および、前記突状部の厚みを表すd3は、d3>d2-d1を満たす、回路基板。請求項1記載の回路基板であって、前記絶縁接合部は、前記半導体素子が接合される端部から前記多層基板が接合される端部に向けて先細な形状に形成されている、回路基板。請求項1または請求項2記載の回路基板であって、前記絶縁接合部は、テーパー形状に形成されている、回路基板。半導体パワーモジュールであって、ビアおよび配線パターンが形成された多層基板と、前記多層基板の第1の面側に配置される半導体素子と、前記多層基板の第1の面上に配置され、前記多層基板と半導体素子とを接合する接合層と、を備え、前記接合層は、前記ビアに対応する部位に開口部を有し、前記多層基板と前記半導体素子とを絶縁するための、無機系材料からなる絶縁接合部であって、前記半導体素子が接合される端部から前記多層基板が接合される端部に向けて先細な形状に形成されている絶縁接合部と、前記開口部内に配置され、前記配線パターンと前記半導体素子とを導通する導電接合部と、を有する半導体パワーモジュール。請求項4記載の半導体パワーモジュールであって、前記絶縁接合部は、テーパー形状に形成されている、半導体パワーモジュール。ビアおよび配線パターンを有する多層基板を製作し、前記多層基板の第1の面上に、前記多層基板と半導体素子とを接合するための接合層を配置し、前記半導体素子を、前記接合層上に配置し、前記多層基板、前記接合層および前記半導体素子を、加熱圧着する、半導体パワーモジュールの製造方法であって、前記接合層の配置は、前記多層基板と前記半導体素子とを絶縁する無機系材料からなる絶縁接合部を、前記第1の面上に配置し、前記絶縁接合部における、前記ビアに対応する部位に、開口部を形成し、前記絶縁接合部より薄い導電接合部を、前記開口部内に配置する工程を含み、前記半導体素子の配置は、前記半導体素子に形成されている突状部と前記導電接合部とが導通可能となるように、前記開口部内に前記突状部を嵌りこませて、前記半導体素子を前記接合層上に配置する工程を含み、前記絶縁接合部と、前記導電接合部を、前記導電接合部の厚みを表すd1、前記絶縁接合部の厚みを表すd2、および、前記突状部の高さを表すd3が、d3>d2-d1を満たす、半導体パワーモジュールの製造方法。ビアおよび配線パターンを有する多層基板を製作し、前記多層基板の第1の面上に、前記多層基板と半導体素子とを接合するための接合層を配置し、前記半導体素子を、前記接合層上に配置し、前記多層基板、前記接合層および前記半導体素子を、加熱圧着する、半導体パワーモジュールの製造方法であって、前記接合層の配置は、前記多層基板と前記半導体素子とを絶縁する無機系材料からなる絶縁接合部を、前記第1の面上に配置し、前記半導体素子が接合される端部から前記多層基板が接合される端部に向けて先細な形状となるように、前記絶縁接合部における、前記ビアに対応する部位に、開口部を形成し、前記絶縁接合部より薄い導電接合部を、前記開口部内に配置する工程を含み、前記半導体素子の配置は、前記半導体素子に形成されている導電性の突状部と、前記導電接合部とが導通可能となるように、前記開口部内に前記突状部を嵌りこませて、前記半導体素子を前記接合層上に配置する工程を含む、半導体パワーモジュールの製造方法。ビアおよび配線パターンを有する多層基板を製作し、前記多層基板の第1の面上に、半導体素子を前記多層基板に接合するための接合層を配置し、前記多層基板と前記接合層とを、前記接合層に含まれる有機成分の粘着力により接着する、半導体素子の実装に用いられる回路基板の製造方法であって、前記接合層の配置は、前記多層基板と前記半導体素子とを絶縁するための、無機系材料からなる絶縁接合部を、前記第1の面上に配置し、前記絶縁接合部の、前記ビアに対応する部位に、開口部を形成し、前記絶縁接合部より薄い導電接合部を、前記開口部内に配置する工程を含み、前記絶縁接合部と、前記導電接合部を、前記導電接合部の厚みを表すd1、前記絶縁接合部の厚みを表すd2、および、前記半導体素子に形成されている突状部の高さを表すd3が、d3>d2-d1を満たす、回路基板の製造方法。フリップチップ実装により更に高密度実装化が進む半導体素子パワーモジュールにおいては、半導体素子とセラミックス多層基板間の接合は主にフリップチップにて結合される電気的接合部のみであり、その接合部へ応力が集中することになる。そのため、従来の半導体素子パワーモジュールでは、接合部への応力集中に起因する接合部分へのクラックの発生などによりセラミックス多層基板と半導体素子との間に空間が発生し、セラミックス多層基板と半導体素子の接合強度の低下を招くおそれがある。また空間に空気が入り込むなどして、半導体素子からセラミックス多層基板への熱拡散性能の低下による半導体素子の放熱性能の低下を招くおそれがある。このように、従来の半導体素子パワーモジュールでは、信頼特性が著しく劣化する恐れがある。本発明は上述の課題に鑑みてなされたものであり、セラミックス多層基板と半導体素子との接合強度の向上、および、半導体素子からセラミックス多層基板への熱拡散性能の向上を目的とする。さらに、セラミックス多層基板の微小な反り等に起因する構成部材の製造ばらつきによる、電気接続不良などの信頼性劣化を起しにくいモジュール構造、及び製造プロセスを提供するものである。本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。[適用例1]回路基板であって、ビアおよび配線パターンが形成された多層基板と、前記多層基板の第1の面上に配置され、前記多層基板に、導電性の突状部を有する半導体素子を接合するための接合層と、を備え、前記接合層は、前記ビアに対応する部位に開口部を有し、前記多層基板を前記半導体素子から絶縁するための、無機系材料からなる絶縁接合部と、前記開口部内に配置され、前記配線パターンを前記半導体素子に導通させるための導電接合部であって、前記絶縁接合部よりも薄い導電接合部と、を有し、前記開口部への前記突状部の嵌りこみ前において、前記導電接合部の厚みを表すd1、前記絶縁接合部の厚みを表すd2、および、前記突状部の厚みを表すd3は、d3>d2-d1を満たす、回路基板。適用例1の回路基板によれば、開口部への突状部の嵌りこみにおいて、導電接合部、絶縁接合部は、導電接合部の厚みをd1、絶縁接合部の厚みをd2、突状部の厚みをd3と表した際に、d3>d2-d1を満たすように形成されている。従って、窪み部内への半導体素子の配置時、突状部と導電接合部との電気的接続を確実に担保できる。[適用例2]適用例1記載の回路基板であって、前記絶縁接合部は、前記半導体素子が接合される端部から前記多層基板が接合される端部に向けて先細な形状に形成されている、回路基板。適用例2の回路基板によれば、絶縁接合部は、半導体素子側から多層基板側に向けて細くなる形状に形成されている。従って、絶縁接合部と半導体素子との接触面積は、絶縁接合部が略柱状に形成されている場合の絶縁接合部と半導体素子との接触面積に比して広くできる。よって、多層基板と半導体素子との接合強度、絶縁性能を確保しつつ、半導体素子から多層基板への熱拡散性能を向上できる。[適用例3]適用例1または適用例2記載の回路基板であって、前記絶縁接合部は、テーパー形状に形成されている、回路基板。適用例3の回路基板によれば、絶縁接合部は、テーパー形状に形成されている。従って、絶縁接合部を、簡易に、半導体素子側から多層基板側に向けて細くなる形状に形成できる。[適用例4]半導体パワーモジュールであって、ビアおよび配線パターンが形成された多層基板と、前記多層基板の第1の面側に配置される半導体素子と、前記多層基板の第1の面上に配置され、前記多層基板と半導体素子とを接合する接合層と、を備え、前記接合層は、前記ビアに対応する部位に開口部を有し、前記多層基板と前記半導体素子とを絶縁するための、無機系材料からなる絶縁接合部であって、前記半導体素子が接合される端部から前記多層基板が接合される端部に向けて先細な形状に形成されている絶縁接合部と、前記開口部内に配置され、前記配線パターンと前記半導体素子とを導通する導電接合部と、を有する半導体パワーモジュール。適用例4の半導体パワーモジュールによれば、絶縁接合部は、半導体素子が接合される側から多層基板側に向けて細くなる形状に形成されている。従って、絶縁接合部と半導体素子との接触面積は、絶縁接合部が略柱状に形成されている場合の絶縁接合部と半導体素子との接触面積に比して広くできる。よって、多層基板と半導体素子との接合強度、絶縁性能を確保しつつ、半導体素子から多層基板への熱拡散性能を向上できる。[適用例5]適用例4記載の半導体パワーモジュールであって、前記絶縁接合部は、テーパー形状に形成されている、半導体パワーモジュール。適用例5の半導体パワーモジュールによれば、絶縁接合部は、テーパー形状に形成されている。従って、絶縁接合部を、簡易に、半導体素子側から多層基板側に向けて細くなる形状に形成できる。[適用例6]ビアおよび配線パターンを有する多層基板を製作し、前記多層基板の第1の面上に、前記多層基板と半導体素子とを接合するための接合層を配置し、前記半導体素子を、前記接合層上に配置し、前記多層基板、前記接合層および前記半導体素子を、加熱圧着する、半導体パワーモジュールの製造方法であって、前記接合層の配置は、前記多層基板と前記半導体素子とを絶縁する無機系材料からなる絶縁接合部を、前記第1の面上に配置し、前記絶縁接合部における、前記ビアに対応する部位に、開口部を形成し、前記絶縁接合部より薄い導電接合部を、前記開口部内に配置する工程を含み、前記半導体素子の配置は、前記半導体素子に形成されている突状部と前記導電接合部とが導通可能となるように、前記開口部内に前記突状部を嵌りこませて、前記半導体素子を前記接合層上に配置する工程を含み、前記絶縁接合部と、前記導電接合部を、前記導電接合部の厚みを表すd1、前記絶縁接合部の厚みを表すd2、および、前記突状部の高さを表すd3が、d3>d2-d1を満たす、半導体パワーモジュールの製造方法。適用例6の半導体パワーモジュールの製造方法によれば、導電接合部、および絶縁接合部は、導電接合部の厚みをd1、絶縁接合部の厚みをd2、突状部の厚みをd3と表した際に、d3>d2-d1を満たすように形成されている。従って、突状部と導電接合部との電気的接続を確実に担保した状態で半導体素子を窪み部内へ配置できる。なお、接合層上への半導体素子の配置時に、半導体素子が接合層の表面より浮いた状態となるが、接合時の加熱により、突状部は溶融し、溶融した状態で加圧され、半導体素子と接合層とは空隙のない面で接合される。[適用例7]ビアおよび配線パターンを有する多層基板を製作し、前記多層基板の第1の面上に、前記多層基板と半導体素子とを接合するための接合層を配置し、前記半導体素子を、前記接合層上に配置し、前記多層基板、前記接合層および前記半導体素子を、加熱圧着する、半導体パワーモジュールの製造方法であって、前記接合層の配置は、前記多層基板と前記半導体素子とを絶縁する無機系材料からなる絶縁接合部を、前記第1の面上に配置し、前記半導体素子が接合される端部から前記多層基板が接合される端部に向けて先細な形状となるように、前記絶縁接合部における、前記ビアに対応する部位に、開口部を形成し、前記絶縁接合部より薄い導電接合部を、前記開口部内に配置する工程を含み、前記半導体素子の配置は、前記半導体素子に形成されている導電性の突状部と、前記導電接合部とが導通可能となるように、前記開口部内に前記突状部を嵌りこませて、前記半導体素子を前記接合層上に配置する工程を含む、半導体パワーモジュールの製造方法。適用例7の半導体パワーモジュールの製造方法によれば、導電接合部を、半導体素子が接合される側から多層基板側に向けて細くなる形状に形成できる。従って、絶縁接合部と半導体素子との接触面積を、絶縁接合部が略柱状に形成されている場合の絶縁接合部と半導体素子との接触面積に比して広くできる。よって、多層基板と半導体素子との絶縁性能を確保しつつ、半導体素子から多層基板への熱拡散性能が向上された半導体パワーモジュールを製造できる。[適用例8]ビアおよび配線パターンを有する多層基板を製作し、前記多層基板の第1の面上に、半導体素子を前記多層基板に接合するための接合層を配置し、前記多層基板と前記接合層とを、前記接合層に含まれる有機成分の粘着力により接着する、半導体素子の実装に用いられる回路基板の製造方法であって、前記接合層の配置は、前記多層基板と前記半導体素子とを絶縁するための、無機系材料からなる絶縁接合部を、前記第1の面上に配置し、前記絶縁接合部の、前記ビアに対応する部位に、開口部を形成し、前記絶縁接合部より薄い導電接合部を、前記開口部内に配置する工程を含み、前記絶縁接合部と、前記導電接合部を、前記導電接合部の厚みを表すd1、前記絶縁接合部の厚みを表すd2、および、前記半導体素子に形成されている突状部の高さを表すd3が、d3>d2-d1を満たす、回路基板の製造方法。適用例8の回路基板の製造方法によれば、導電接合部、および絶縁接合部は、導電接合部の厚みをd1、絶縁接合部の厚みをd2、突状部の厚みをd3と表した際に、d3>d2-d1を満たすように形成されている。従って、突状部と導電接合部との電気的接続を確実に担保した状態で、半導体素子を窪み部内へ配置できる。なお、接合層上への半導体素子の配置時に、半導体素子が接合層の表面より浮いた状態となるが、接合時の加熱により、突状部は溶融し、溶融した状態で加圧され、半導体素子と接合層とは空隙のない面で接合される。本発明において、上述した種々の態様は、適宜、組み合わせたり、一部を省略したりして適用することができる。A.第1実施例:A1.半導体パワーモジュールの概略構成:図1は、第1実施例における半導体パワーモジュール10の概略構成を示す断面図である。図2は、第1実施例における半導体パワーモジュール10について説明する説明図である。半導体パワーモジュール10は、セラミックス多層基板100と、接合層110と、半導体素子130とを備える。セラミックス多層基板100は、セラミックス材料により形成されている。セラミックス材料としては、例えば、酸化アルミナAl2O3、窒化アルミニウムAlN、窒化珪素Si3N4などが用いられる。セラミックス多層基板100は、半導体素子が実装される第1の面105と、該面105と対向し、制御回路やコンデンサなどのその他の電子部品が搭載され得るもう一方の第2の面106間を電気的に接続するための内層ビアホール101と、配線パターン109と、第2の面106上に配置された外部接続用の電極端子104を備える。配線パターン109は、セラミックス多層基板100の表面、内部の層の表面に形成されている。図1では、セラミックス多層基板100の表面に形成された配線パターンは省略されている。また、セラミックス多層基板100の第1の面105上、および第2の面106上には、半導体素子130やその他の電子部品を搭載するための電極ランド図示省略が形成されている。半導体素子130は、内層ビアホール101および配線パターン109を介して、第2の面106上に配置されている電極端子104と電気的に接続されている。接合層110は、セラミックス多層基板100の第1の面105上に配置され、導電接合部111と、絶縁接合部112および後述する半導体素子130の突状部135とからなる薄膜層である。接合層110は、第1の面105側の面が平滑に形成されている。なお、実施例において、突状部135を含まない状態についても、接合層110として説明する。絶縁接合部112は、半導体素子130とセラミックス多層基板100とを絶縁する。絶縁接合部112は、図2に示すように、セラミックス多層基板100の第1の面105上に配置されており、内層ビアホール101に対応する部位107太実線で示すに開口部115が形成されている。換言すれば、絶縁接合部112は、セラミックス多層基板100の第1の面105上であって、内層ビアホール101に対応する部位107を除く部位108太破線で示す上に配置されている。絶縁接合部112は、絶縁性の無機系材料を主成分としたガラス組成物で形成されている。絶縁性の無機系材料として、例えば、酸化珪素、酸化亜鉛などを用いてもよい。導電接合部111は、半導体素子130とセラミックス多層基板100とを電気的に接続する。導電接合部111は、図2に示すように、開口部115内であって、セラミックス多層基板100の第1の面105上に配置されている。換言すれば、導電接合部111は、内層ビアホール101に対応する部位107上に配置されている。導電接合部111は、導電性の金属を主成分として形成されている。導電性の金属として、例えば、銅、銀、アルミニウム金属などを用いてもよい。導電接合部111は、少なくとも、第1の面105との接合面が平面状に形成されている。接合層110は、また、図1に示すように、導電接合部111と絶縁接合部112により形成された窪み部116を有する。窪み部116は、後述する半導体素子130に形成されている金属製の突状部135の合計体積以上の容積を有し、図1および図2に示すように、導電接合部111の厚みをd1、絶縁接合部112の厚みをd2、突状部135の高さをd3、セラミックス多層基板100の反りにより発生する、突状部135の高さバラつきの許容値をd4とすると、突状部135の高さd3は、絶縁接合部112と導電接合部111により形成される窪み部116の高さd2-d1に対して、d4を加えた大きさよりも大きくなるように、すなわちd3≧d2-d1d4を満たすように設計される。セラミックス多層基板100は製造時に微小な反り等が生じることがあるので、窪み部116の厚み方向の高さと、突状部135の厚み方向の高さとを等しくすると、セラミックス多層基板100の微小な反りの影響により、突状部135の窪み部116側の先端と対向する窪み部116との間に隙間が生じてしまうことがある。つまり、突状部135と導電接合部111との電気的接続が担保できなくなる。そのため、窪み部116の厚み方向の高さは、セラミックス多層基板100の厚み方向の高さバラつきd4を考慮すること、つまり、d3>d2-d1を満たすことで窪み部116内への半導体素子130の配置時、突状部135と導電接合部111との電気的接続を確実に担保できる。セラミックス多層基板100に微小な反り等が生じても、d3-d2-d1以下の接合面の高さバラつきが許容される。なお、説明の便宜上、上記では、d1およびd2を、単に厚みと表しているが、導電接合部111や絶縁接合部112は、厚みが完全に均一ではないことがあるため、測定位置によって厚みにばらつきが生じることがある。また、半導体素子130の突状部135は、第1実施例に示すような平面状に形成されるだけでなく、例えば、球状に形成されることもある。そのため、d1~d3を、以下のように定義してもよい。すなわち、d1は、導電接合部111における、セラミックス多層基板100の第1の面105から、導電接合部111の半導体素子130側の面までの距離の最大値を表し、d2は、セラミックス多層基板100の第1の面105から、絶縁接合部112の、半導体素子130側の面までの距離の最大値を表し、d3は、半導体素子130の、接合層110との接合面からの、突状部135の積層方向の高さの最大値である。半導体素子130は、電極パッド131と、金属製のバンプ133からなる突状部135を備える。電極パッド131は、例えば、金Auを主成分として形成されている。バンプ133は、電極パッド131上に、突状に形成されている。バンプ133は、予め、バンプ形状に加工された金属柱を所望の位置に配置することにより形成してもよいし、アルミニウム金属、酸化銀等の金属種を主成分とするペーストを、電極パッド131上に、フォトリソパターンにより転写する方法やスクリーン印刷により印刷する方法により形成してもよい。半導体素子130は、突状部135が窪み部116内に収まるように、接合層110上に配置される。半導体素子130がセラミックス多層基板100および接合層110と加熱、加圧により一体的に接合されると、セラミックス多層基板100と半導体素子130とは、導電接合部111、突状部135、すなわち、バンプ133、電極パッド131を介して電気的に接続される。なお、説明の便宜上、各図では、バンプ133および導電接合部111は、接合前後において形状に変化なく記載されているが、バンプ133と導電接合部111は接合時の加熱変形により、窪み部116内にて、その空間部を充填するように変形し、絶縁接合部112と半導体素子130の界面が平面状に形成される。図1に示される窪み部116の容積と突状部135の体積との差は、半導体素子130との一体化前の窪み部116の容積よりも小さくなる。半導体素子130とセラミックス多層基板100との接合強度は突状部135、導電接合部111に加え、絶縁接合部112により発揮され、半導体素子130の駆動時に発生する熱による各部材の熱膨張差に起因する応力は、導電接合部111および絶縁接合部112に分散される。この結果、半導体モジュールの耐久信頼性が向上する。また半導体素子130の稼働時に発生する熱は、突状部135、導電接合部111を介してセラミックス多層基板100へ拡散されるとともに、絶縁接合部112を介してセラミックス多層基板100へ拡散される。この結果、半導体素子の温度上昇が抑制される。なお、突状部135および窪み部116は、突状部135の体積と窪み部116の容積とが等しくなるように形成されることが好ましいが、電気的接続が担保されていれば、窪み部116の容積>突状部135の体積であってもよい。A2.製造方法:半導体パワーモジュール10の製造方法を、図3~図7を用いて説明する。図3は、第1実施例における半導体パワーモジュール10の製造方法を説明する工程図である。内層ビアホール101および配線パターン109が形成されたセラミックス多層基板100を作製するステップS10。セラミックス多層基板100の作製には、セラミックス多層基板100の表面に、半導体素子130および他の電子部品を実装するための薄膜状の電極ランドを形成することを含む。電極ランドは、導電ペーストを用いた印刷法、物理蒸着PVD:PhysicalVaporDepositionや化学蒸着CVDChemicalVaporDepositionにより形成される。作製されたセラミックス多層基板100の第1の面105上に、絶縁接合部112を配置するステップS12。絶縁接合部112の配置工程について、図4を参照して説明する。図4は、ステップS12における絶縁接合部112の配置工程について説明する説明図である。絶縁接合部112の主成分である粉末ガラスと熱分解性の有機結着剤とを、有機溶媒や水などの溶媒を用いて混練してガラス粉末ペースト118を生成し、図4に示すように、セラミックス多層基板100の第1の面105上に塗布する。セラミックス多層基板100上に形成された絶縁接合部112に、開口部115を形成するステップS14。開口部115の形成工程において、図5を参照して説明する。図5は、ステップS14における開口部115の形成工程について説明する説明図である。ガラス粉末ペースト絶縁接合部112が塗布されたセラミックス多層基板100を、レジストが熱分解する温度例えば、300°C以上、かつ、ガラス粉末の軟化点以下例えば、600°C以下で加熱処理し、内層ビアホール101に対応する部位107に開口部115を形成する。半導体素子130に形成されている導電性の突状部135の体積よりも大きな容積を有する窪み部116が、絶縁接合部112の開口部115内に形成されるように、絶縁接合部112より薄い導電接合部111を、開口部115内に配置するステップS16。具体的には、後述するステップS22における加熱工程により溶融する金属種を主成分とするペーストを、スクリーン印刷により、開口部115内の一部に充填する。この際、導電接合部111と絶縁接合部112とにより窪み部116が形成されるように、ペーストを印刷する。図6は、ステップS16における導電接合部111の配置工程を説明する説明図である。スクリーン印刷機200は、スクリーン202と、スキージ203と、スキージホルダー204とを備える。スクリーン202には、内層ビアホール101に対応する部位107、すなわち、絶縁接合部112に形成されている開口部115に対応する部位にのみ貫通孔が形成されている。金属を主成分とするペースト250をスクリーン202に載せ、スクリーン202上からスキージ203を摺動させる。こうすることにより、ペースト250はスクリーンの貫通孔を通過し、絶縁接合部112の開口部115内の、セラミックス多層基板100の第1の面105上に転写される。導電接合部111が開口部115内に配置されると、絶縁接合部112の開口部115の内周面115aと、導電接合部111の、セラミックス多層基板100側の面と反対側の面111aにより、窪み部116が形成される。セラミックス多層基板100と導電接合部111および絶縁接合部112は、予め印刷用ペーストに含まれる有機結着材の接合力により仮積層接合され、回路基板20を構成している。半導体素子130の電極パッド131上に、バンプ133を形成するステップS18。バンプ133は、電極パッド131とバンプ133の合計の体積が、窪み部116の容積以下となるように形成される。具体的には、アルミニウム金属や酸化銀、銅、ナノ金蔵、ハンダ合金のような、後述するステップS20の加熱工程において溶融する金属種で形成された金属製のバンプを、電極パッド131上に配置する。バンプは、所望の位置にボール状に形成された金属を配置し、加熱処理により柱状形状とするボール搭載法により形成しても良いし、半導体素子130の予め対応する位置に、バンプとなる金属を転写する方法や、既述の金属種を主成分とするペーストを、スクリーン印刷により印刷する方法、フォトリソパターンによりマスキングを施しメッキ法により所望の位置に金属バンプを形成してもよい。半導体素子130の突状部135が接合層110の窪み部116内に配置されるように、半導体素子130を接合層110上に配置しステップS20、セラミックス多層基板100、接合層110および半導体素子130を加熱圧着して、半導体パワーモジュールを製造するステップS22。図7は、第1実施例における半導体パワーモジュール10の接合工程を説明する説明図である。図7に示すように、セラミックス多層基板100、接合層110および半導体素子130を、加圧するとともに、導電接合部111、絶縁接合部112およびバンプ133が熱融着する温度に加熱する。こうすることにより、導電接合部111、絶縁接合部112、セラミックス多層基板100の第1の面105が溶融し、セラミックス多層基板100と接合層110の間、および、接合層110と半導体素子130の間は、空隙の存在しない均一な平面で拡散接合される。導電接合部111、絶縁接合部112が熱融着する温度とは、例えば、導電接合部111、バンプ133の材料として、融点660°Cのアルミニウム金属を用い、絶縁接合部112の材料として軟化点640°CのZnO-B2O3-SiO2ガラスを用いた場合には、両材料が熱融着する温度670°Cに加熱し、接合層110を含むセラミックス多層基板と半導体素子130を100kPa程度の圧力で加圧接合する。加圧および加熱により、セラミックス多層基板100と接合層110との接合面で原子の拡散が生じ、セラミックス多層基板100と接合層110とは接合される。また、半導体素子130のバンプ133と導電接合部111とについても、加熱により両材料が溶融し、接合される。セラミックス多層基板100、接合層110、半導体素子130と直行する方向セラミックス多層基板100、接合層110および半導体素子130の積層方向に切断した切断面は、化合物半導体とその表面の保護層よりなる半導体素子130と接合層110との界面、ならびに接合層110とセラミックス成分アルミナ、窒化珪素、窒化アルミニウムなどよりなるセラミックス多層基板100の表面との界面が、図7に太実線で示すように、それぞれ略一直線状になるよう配置されており、気泡等の微少な欠陥を含まない。ミクロンオーダーの不可避なボイド等は、実施例における欠陥には含まれない。実施例において、欠陥と判断される気泡のサイズは、例えば、100μm以上としてもよい。以上説明した第1実施例の半導体パワーモジュール10によれば、開口部115への突状部135の嵌りこみにおいて、導電接合部111の厚みd1、絶縁接合部112の厚みd2、および、突状部135の積層方向の厚みd3が、d3>d2-d1を満たすように形成されている。従って、窪み部116内への半導体素子130の配置時、突状部135と導電接合部111との電気的接続を確実に担保できる。また、第1実施例の半導体パワーモジュール10によれば、接合層110は、半導体素子130に形成されている突状部135の体積以上の容積を有する窪み部116を有しているので、回路基板20への半導体素子130の実装時において、窪み部116内に半導体素子の突状部135が収容され、接合層110と半導体素子130との接合面はほぼ平面となる。また、セラミックス多層基板100と接合層110とは平面で接合される。従って、セラミックス多層基板100と接合層110との接合面、および、接合層110と半導体素子130との接合面における空隙の発生を抑制できる。従って、セラミックス多層基板100と接合層110との接合強度および半導体素子からセラミックス多層基板100への熱拡散性能の向上を図ることができる。B.第2実施例:B1.半導体パワーモジュールの概略構成:図8および図9は、第2実施例における半導体パワーモジュール30の構成を説明する断面図である。図8および図9に示すように、第2実施例の半導体パワーモジュール30は、セラミックス多層基板300と、接合層310と、半導体素子330を備える。第2実施例において、セラミックス多層基板300、半導体素子330は、それぞれ、第1実施例のセラミックス多層基板100、半導体素子130と同様の構成を備える。半導体パワーモジュール30は、第1実施例の半導体パワーモジュール10と、接合層310の構成が異なる。接合層310は、導電接合部311と、絶縁接合部312と、導電接合部311および絶縁接合部312により形成される窪み部316と、を有する。接合層310の、セラミックス多層基板300との接合面は、平面状に形成されている。絶縁接合部312には、セラミックス多層基板300の内層ビアホール301に対応する部位に開口部315が形成されている、絶縁接合部312は、図9の円Aに示すように、半導体素子330側の端部からセラミックス多層基板300側の端部に向けて先細なテーパー形状に形成されている。窪み部316は、開口部315内に導電接合部311が配置されることにより形成される。窪み部316は、半導体素子330の電極パッド331とバンプ333とからなる突状部335の体積以上の容積を有する。半導体パワーモジュール30は、第1実施例の半導体パワーモジュール10と同様の方法により製造してもよい。絶縁接合部312をスクリーン印刷により配置する際、半導体素子330側からセラミックス多層基板300側に向けて細いテーパー形状となる貫通孔を有するスクリーンを用い、絶縁接合部312の材料であるガラス粉末のペーストを印刷する。こうすることにより、内層ビアホール301に対応する部位に、テーパー形状の開口部315を有する絶縁接合部312を形成できる。次に、導電接合部311に対応する部位に貫通孔を有するスクリーンを用いて、開口部315内に、内層ビアホール301を覆うように、導電接合部311の材料となる金属種を主成分とするペーストを印刷する。この際、ペーストを、開口部315内の一部に充填する。こうすることにより、導電接合部311と絶縁接合部312により、窪み部316が形成される。半導体素子330の電極パッド331上に、金属製のバンプ333を形成する。バンプ333は、電極パッド331とバンプ333との合計の体積が、窪み部316の容積以下となるように形成される。突状部335が窪み部316内に配置されるように、半導体素子330を接合層310上に配置し、セラミックス多層基板300、接合層310および半導体素子330を加熱加圧して接合する図3のステップS20に対応。第2実施例の半導体パワーモジュール30によれば、接合層310の絶縁接合部312は、半導体素子430側からセラミックス多層基板100側に向けて細いテーパー形状に形成されているので、第1実施例の絶縁接合部112に比して、絶縁接合部312と半導体素子330との接触面積が広くなる。従って、第1実施例の半導体パワーモジュール10に比して、半導体素子330から接合層310への熱拡散性能が高くなる。よって、セラミックス多層基板400と半導体素子430との絶縁性能を確保しつつ、熱拡散性能を向上でき、半導体素子430の放熱を促進できる。また、絶縁接合部312を半導体素子330と直接接合される面側の面積が広くなるように形成することで、半導体素子330と接合層310が形成されたセラミックス多層基板300との接合時に半導体素子330と絶縁接合部312の接合面積がバンプ333の変形による充填度合いに左右されずに十分に補償される。この結果、半導体素子330とセラミックス多層基板300の接合強度は生産ロットによるバラつきがない安定した強度が保障される。C.変形例:C1.変形例1:図10は、変形例1における半導体パワーモジュール40の概略構成を示す説明図である。半導体パワーモジュール40は、回路基板45と、半導体素子430とを備える。回路基板45は、セラミックス多層基板400と、接合層410と、拡散層420とを備え、接合層410は、導電接合部411と絶縁接合部412を備える。変形例1において、セラミックス多層基板400、接合層410、導電接合部411および半導体素子430は、第1実施例のセラミックス多層基板100、接合層110、導電接合部111および半導体素子130と同様の構成を備える。絶縁接合部412は、絶縁性能が低下しない程度に、金属材料もしくは無機系材料よりなるフィラー415を含むことが望ましい。金属フィラーもしくは無機系フィラー415が含有されていることにより、絶縁接合部412の伝熱性能が向上する。絶縁接合部412は、フィラー415が含有されていること以外は、第1実施例の絶縁接合部112と同様の構成を備える。拡散層420は、セラミックス多層基板400と接合層410との拡散接合により形成される層である。拡散層420は、導電拡散部421と絶縁拡散部422を備える。導電拡散部421は、セラミックス多層基板400と接合層410の導電接合部411との拡散接合により形成される。絶縁拡散部422は、セラミックス多層基板400と、接合層410の絶縁接合部412との拡散接合により形成される。絶縁拡散部422には、絶縁接合部412と同様に、フィラー415が含有されていてもよい。なお、図10では、説明の便宜上、導電拡散部421と絶縁拡散部422の境界は明確に記載されているが、導電拡散部421と絶縁拡散部422の境界は曖昧であってもよい。図11は、変形例1における接合層410の配置工程について説明する説明図である。この配置工程は、第1実施例の図3のステップS10に続く処理である。セラミックス多層基板400の第1の面405上であって、内層ビアホール401に対応する部位407に、導電接合部411を配置する。具体的には、図3のステップS20における加熱工程により溶融する金属種を主成分とするペーストを、セラミックス多層基板400の第1の面405の部位407に、スクリーン印刷により形成する。スクリーン印刷に代えて、フォトリソパターンにより転写する方法を用いてもよい。導電接合部411を配置したセラミックス多層基板400の第1の面405上であって、部位407とは異なる部位408に絶縁接合部412を配置する。具体的には、粉末ガラスと熱分解性の有機結着剤とを、有機溶媒や水などの溶媒を用いて混練してガラス粉末ペーストを生成し、ガラス粉末ペーストを、セラミックス多層基板400の第1の面405上の、導電接合部411の空隙を埋めるように、部位408に、スクリーン印刷によりに印刷する。この際、絶縁接合部412を構成するガラス粉末ペーストを、導電接合部411より厚みを有するように印刷する。上述のように導電接合部411および絶縁接合部412を配置することにより、窪み部416図10が形成される。変形例1の半導体パワーモジュール40によれば、セラミックス多層基板400と接合層410の拡散接合時に、セラミックス多層基板400と接合層410の間に、拡散層420が形成される。従って、セラミックス多層基板400と接合層410との接合強度を向上できる。また、変形例1の半導体パワーモジュール40によれば、接合層410の絶縁接合部412および拡散層420の絶縁拡散部422にフィラー415が含まれるので、半導体素子430からセラミックス多層基板400への熱拡散性能を向上できる。C2変形例2:図12は、変形例2における半導体パワーモジュール50を示す平面図である。図13は、変形例2における半導体パワーモジュール50を示す断面図である。図13は、図12におけるB-B断面で切断した断面を示す。変形例2の半導体パワーモジュール50は、図12および図13に示すように、セラミックス多層基板500と、接合層510と、複数変形例2では6個の半導体素子530を備える。接合層510は、導電接合部511と絶縁接合部512を備える。半導体素子530は、電極パッド531とバンプ533とからなる突状部535を備える。変形例2において、セラミックス多層基板500、接合層510、導電接合部511、絶縁接合部512および各半導体素子530は、それぞれ、第1実施例のセラミックス多層基板100、接合層110、導電接合部111、絶縁接合部112および半導体素子130と同様の構成を備える。一般的に、従来のSi系半導体素子からSiC等の化合物半導体素子を用いる事による半導体素子の発熱許容量の増大に対応するために、半導体素子の周辺部材に対する高耐熱性、一方でモジュールとして放熱部品の小型化要求などへの対応のために高熱拡散性が求められている。変形例2の半導体パワーモジュール50は、接合層510が平面状に形成されているので、半導体素子530とセラミックス多層基板500とは耐熱特性や熱拡散性が低い有機系材料を介さず、耐熱特性や熱拡散性に優れる無機系材料により形成された平面で接合される。従って、半導体素子530からセラミックス多層基板500への熱拡散性能が向上されるので、300°C以下程度の高温域で使用される化合物半導体素子半導体素子530を、高密度に複数搭載した信頼性の高い半導体パワーモジュール50を提供できる。C3.変形例3:第1実施例における、半導体パワーモジュール10の製造方法図3に変えて、以下の方法によって、半導体パワーモジュール10を製造してもよい。以下に、ステップS10に続く処理を説明する。なお、各部材の符号は、第1実施例の符号を用いる。絶縁接合部112を形成する。具体的には、粉末ガラスと熱分解性の有機結着剤例えば80°C程度の温度で軟化し、250°C程度の温度で熱分解するブチラール系バインダとを、有機溶媒や水などの溶媒を用いて混練してスラリーを形成し、スラリーを、ドクターブレード法によるシートキャスティング、押し出し成型などの手法により、シート形状に成型する。シートの、導電接合部111に対応する部位に、レーザーまたはマイコンパンチなどの機械加工により開口部115を形成する。このように、絶縁接合部112は、開口部115が形成されたガラスシートとして作製される。絶縁接合部112の所望の面に、セラミックス多層基板100の第1の面105が対向するように、セラミックス多層基板100を配置し、両者を絶縁接合部シートに含まれる有機結着材の軟化温度以上に加熱、加圧することでシート状に形成された絶縁接合部112に含まれる有機結着材の結合力により仮接着させる。次に、導電接合部111を形成する。具体的には、上記作製された絶縁接合部112の貫通孔に、導電接合部111を形成するペーストをスクリーン印刷により一部充填する。ペーストは、金属を主成分としており、例えば、アルミニウム金属や酸化銀、銅、ナノ金属、ハンダ合金のような、図3のステップS22における加熱工程により溶融する金属種と、熱分解性の有機結着剤とを、有機溶媒や水などの溶媒を用いて混練することにより形成される。なお、ペーストの充填には、スクリーン印刷に限られず、例えば、ディスペンサーによる吐出などの方法を用いてもよい。開口部115内に導電接合部111が配置されることにより、窪み部116が形成される。接合層110の、窪み部116が形成されている面に、突状部135を窪み部116に合わせ、半導体素子130を配置する。以上の通り積層されたセラミックス多層基板100、導電接合部111、絶縁接合部112に対し、半導体素子130を絶縁接合部112および導電接合部111を構成する主成分であるガラス、金属の融点以上の温度に加熱の上、加圧接合して、絶縁接合部112に含まれる有機結着材成分を熱分解により除去した上で半導体パワーモジュール10を製造する図3のステップS22。以上説明した製造方法によっても、平面状の接合層110を作製できる。従って、半導体素子130と接合層110、接合層110とセラミックス多層基板100とを面で接合することができ、半導体素子130からセラミックス多層基板100への熱伝導性能、および、セラミックス多層基板100と半導体素子130との接合強度を向上することができる。C4変形例4:第1実施例では、セラミックス多層基板100と導電接合部111および絶縁接合部112を予め有機結着材の接合力により仮積層した上で半導体素子130を積層して、加圧および加熱を行い接合しているが、例えば、シート状に形成された絶縁接合部112に形成された空孔を導電接合部111で予め穴埋めして形成されたシートを作製し、セラミックス多層基板100と半導体素子130で矜持した上で加熱、圧着する事で、半導体パワーモジュール10を作製してもよい。こうすれば、接合層110に含まれる有機結着材の添加量を減少させる事が可能となり、有機残渣による接合層110の劣化などを防ぐ事ができる。C5.変形例5:突状部135は、窪み部116の積層方向の深さよりも大きい高さを有していてもよい。こうすれば、窪み部116内への半導体素子130の配置時、突状部135と導電接合部111との電気的接続を確実に担保できる。なお、突状部135が、窪み部116の積層方向の深さよりも大きい高さを有するように形成されている場合、接合層110上への半導体素子130の配置時に、半導体素子130が接合層110の表面より浮いた状態となるが、接合時の加熱により、バンプ133は溶融し、溶融した状態で加圧され、半導体素子130と接合層110とは空隙のない面で接合される。以上、本発明の種々の実施例について説明したが、本発明はこれらの実施例に限定されず、その趣旨を逸脱しない範囲で種々の構成をとることができる。