"第1導電型のSiCからなる基板と、前記基板の表面上に形成され、前記第1導電型で、かつ前記基板よりも不純物濃度の低いSiCからなるドリフト層と、アクティブ領域の前記ドリフト層内の表面側に形成され、前記第1導電型と異なる第2導電型のSiCからなる複数の第1領域と、前記アクティブ領域の前記ドリフト層内の表面側に形成され、前記第2導電型のSiCからなり、前記第1領域とは分離された複数の第2領域と、前記ドリフト層の表面上に形成され、前記ドリフト層の表面にショットキー接触し、かつ前記第1領域にオーミック接触し、かつ前記第2領域にオーミック接触しないアノード電極と、前記基板の裏面上に形成されたカソード電極と、を含み、前記アクティブ領域を11-20面に射影したときに、前記複数の第1領域は、<1-100>方向に正孔の拡散長の2倍よりも広い間隔を置いて配置され、<1-100>方向に配置された前記第1領域と前記第1領域との間に、前記第2領域が配置されていることを特徴とする炭化珪素ダイオード。請求項1記載の炭化珪素ダイオードにおいて、前記複数の第1領域の<1-100>方向の間隔は20μmより広いことを特徴とする炭化珪素ダイオード。請求項1記載の炭化珪素ダイオードにおいて、前記複数の第1領域の<1-100>方向の間隔は40μm以上であることを特徴とする炭化珪素ダイオード。請求項1記載の炭化珪素ダイオードにおいて、前記複数の第1領域の<1-100>方向の間隔は80μm以上であることを特徴とする炭化珪素ダイオード。請求項1記載の炭化珪素ダイオードにおいて、前記複数の第1領域の<1-100>方向の間隔は200μm以上であることを特徴とする炭化珪素ダイオード。請求項1記載の炭化珪素ダイオードにおいて、前記複数の第1領域の不純物濃度は1×1020cm-3程度であり、前記複数の第2領域の不純物濃度は1×1019cm-3以下であることを特徴とする炭化珪素ダイオード。請求項1記載の炭化珪素ダイオードにおいて、前記複数の第2領域は、前記アノード電極とショットキー接触していることを特徴とする炭化珪素ダイオード。請求項1記載の炭化珪素ダイオードにおいて、さらに、前記アクティブ領域の周囲の前記ドリフト層内の表面側に形成され、前記第2導電型のSiCからなるガードリングと、を含み、前記ガードリングは前記アノード電極とショットキー接触しており、かつ前記ガードリングは前記複数の第1領域とは分離されていることを特徴とする炭化珪素ダイオード。請求項8記載の炭化珪素ダイオードにおいて、さらに、前記ガードリングの外側の前記ドリフト層内の表面側に形成され、前記第2導電型のSiCからなるフローティングガードリングと、を含み、前記フローティングガードリングは前記アノード電極および前記ガードリングと接触していないことを特徴とする炭化珪素ダイオード。請求項1記載の炭化珪素ダイオードにおいて、前記第1導電型はn型、前記第2導電型はp型であることを特徴とする炭化珪素ダイオード。請求項1記載の炭化珪素ダイオードにおいて、前記複数の第1領域の平面形状は、<11-20>方向に延びるストライプ状であることを特徴とする炭化珪素ダイオード。請求項1記載の炭化珪素ダイオードにおいて、前記複数の第1領域の平面形状は、<11-20>方向に配置された複数の島状であることを特徴とする炭化珪素ダイオード。請求項1記載の炭化珪素ダイオードにおいて、前記複数の第1領域の<1-100>方向に沿った幅は10μm以下であることを特徴とする炭化珪素ダイオード。請求項1記載の炭化珪素ダイオードにおいて、前記複数の第1領域の前記ドリフト層の表面からの深さは0.3~1.0μm、前記複数の第2領域の前記ドリフト層の表面からの深さは0.5~2.0μmであることを特徴とする炭化珪素ダイオード。請求項1記載の炭化珪素ダイオードにおいて、<1-100>方向に配置された前記第1領域と前記第1領域との間に、<1-100>方向に沿って複数の前記第2領域が配置されていることを特徴とする炭化珪素ダイオード。請求項1記載の炭化珪素ダイオードにおいて、前記アクティブ領域の平面面積に対する前記複数の第1領域の総平面面積の割合が5以上であることを特徴とする炭化珪素ダイオード。第1導電型のSiCからなる基板と、前記基板の表面上に形成され、前記第1導電型で、かつ前記基板よりも不純物濃度の低いSiCからなるドリフト層と、前記ドリフト層の表面上に形成され、前記第1導電型で、かつ前記ドリフト層よりも不純物濃度の高いSiCからなる電流拡散層と、アクティブ領域の前記電流拡散層内の表面側に形成され、前記第1導電型と異なる第2導電型のSiCからなる複数の第1領域と、前記アクティブ領域の前記電流拡散層内の表面側に形成され、前記第2導電型のSiCからなり、前記第1領域とは分離された複数の第2領域と、前記電流拡散層の表面上に形成され、前記電流拡散層の表面にショットキー接触し、かつ前記第1領域にオーミック接触し、かつ前記第2領域にオーミック接触しないアノード電極と、前記基板の裏面上に形成されたカソード電極と、を含み、前記アクティブ領域を11-20面に射影したときに、前記複数の第1領域は、<1-100>方向に正孔の拡散長の2倍よりも広い間隔を置いて配置され、<1-100>方向に配置された前記第1領域と前記第1領域との間に、前記第2領域が配置されていることを特徴とする炭化珪素ダイオード。しかしながら、通電劣化現象を回避するために、アノード電極とp領域とをショットキー接触にする上記特許文献1に記載された方法では、p領域からドリフト層に正孔が注入されないため、伝導度変調が起こらず、サージ耐量が低いという問題がある。通常動作時より大きなサージ電流が瞬間的に流れる際に伝導度変調が起こらずに、アノード電極とカソード電極との間の電位差が大きくなると、JBSダイオード自身、または、対となるIGBTInsulatedGateBipolarTransistorが破壊に至る可能性がある。本発明の目的は、SiC製のJBSダイオードにおいて、サージ耐量を低下させることなく、通電劣化現象を抑制することのできる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。この実施の形態は、n型のSiCからなる基板と、基板の表面上に形成され、基板よりも不純物濃度の低いn型のSiCからなるドリフト層と、アクティブ領域のドリフト層内の表面側に形成され、SiCからなる複数の第1p領域と、アクティブ領域のドリフト層内の表面側に形成され、SiCからなり、第1p領域とは分離された複数の第2p領域と、ドリフト層の表面上に形成され、ドリフト層の表面にショットキー接触し、かつ第1p領域にオーミック接触し、かつ第2p領域にオーミック接触しないアノード電極と、基板の裏面上に形成されたカソード電極と、を含むJBSダイオードであって、アクティブ領域を11-20面に射影したときに、複数の第1p領域は、<1-100>方向に正孔の拡散長の2倍よりも広い間隔を置いて配置され、<1-100>方向に配置された第1p領域と第1p領域との間に、第2p領域が配置されている。本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。SiC製のJBSダイオードにおいて、サージ耐量を低下させることなく、通電劣化現象を抑制することができる。以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。本発明の諸形態を具体例に説明するに先立ち、本発明者によって見出されたJBSダイオードの通電劣化現象の原因およびその回避手段、ならびにJBSダイオードにおけるp領域の効果について、図14~図19を用いて詳細に説明する。ここでは、前述の図20に示したJBSダイオードの構造を参照しながら説明する。まず、本発明者によって見出されたJBSダイオードの通電劣化現象の原因およびその回避手段について図14~図17を用いて説明する。図14は、ドリフト層内に存在する基底面転位を説明するためのドリフト層の1-100面の要部断面図、図15は、基底面転位において電子と正孔とが再結合しないために必要なJBSダイオードの構造を説明するためのアクティブ領域の要部平面図、図16は、基底面転位が1個の場合における<1-100>方向のp領域の幅をパラメータとした通電劣化しない確率と<1-100>方向に隣接するp領域の間隔との関係を示すグラフ図、図17は、基底面転位が5個の場合における<1-100>方向のp領域の幅をパラメータとした通電劣化しない確率と<1-100>方向に隣接するp領域の間隔との関係を示すグラフ図である。例えば前述の図20に示したJBSダイオードにおいて、SiCからなるn-ドリフト層52をエピタキシャル成長法によって形成する場合、通常、0001面より<11-20>方向に4度、または8度傾いた面上に成長させる。これは、ステップ端からステップフロー成長させて単結晶を得るためである。このように傾いた面を用いるため、図14に示すように、n-ドリフト層52内に存在する基底面転位は、n基板51とn-ドリフト層52との界面からn-ドリフト層52の表面まで、0001面上を<11-20>方向に伸びる。基底面転位の長さはn-ドリフト層52の厚さに依存し、例えば4度傾いた面上に30μmのn-ドリフト層52を成長させた場合、基底面転位の長さは約430μm=30/sin4度となる。p領域53からn-ドリフト層52に注入された正孔が基底面転位において電子と再結合する確率を低減するためには、<11-20>方向に対して垂直な方向である<1-100>方向に隣接するp領域53,53の間隔を広くすればよい。このことを、図15を用いて以下に説明する。図15は、<1-100>方向に隣接するp領域53,53が必要とする間隔を説明するためのJBSダイオードの要部平面図である。順方向導通状態において、p領域53から注入された正孔は、電子と再結合するまでに拡散長程度拡がる。このため、<1-100>方向に隣接するp領域53,53の間隔Sが正孔の拡散長の2倍より広ければ、基底面転位が<1-100>方向に隣接するp領域53,53間の中間程度の位置に存在する場合、p領域53から注入された正孔は、基底面転位に到達する前に電子と再結合する。すなわち、基底面転位における電子と正孔との再結合の有無は、基底面転位およびp領域53の配置により決まる。以上の理由により、<1-100>方向に隣接するp領域53,53の間隔Sが正孔の拡散長の2倍より広ければ、基底面転位において電子と正孔とが再結合する確率を低減することができる。拡散長は、拡散係数Dとライフタイムτを用いてで表わされる。従って、不純物濃度および温度に依存するが、4H-SiCの場合、正孔の拡散長は10~20μmとなる非特許文献1参照。<1-100>方向に隣接するp領域53,53の<1-100>方向の幅をL、<1-100>方向に隣接するp領域53,53の間隔をS、JBSダイオード内の基底面転位の数をmとすると、基底面転位において電子と正孔とが再結合しない確率、すなわち通電劣化しない確率Pは、下の式で与えられる。ここで、正孔の拡散長は10μmとしている。図16および図17に、p領域の<1-100>方向の幅Lをパラメータとした、通電劣化しない確率と<1-100>方向に隣接するp領域の間隔Sとの関係を示すグラフ図を示す。図16は、基底面転位の個数mが1の場合の通電劣化しない確率を示し、図17は、基板面転位の個数mが5の場合の通電劣化しない確率を示している。<1-100>方向に隣接するp領域の間隔Sが20μm以下の場合、通電劣化しない確率Pは0となる。しかし、正孔が注入されれば必ず通電劣化現象は起きるが、少なくとも間隔Sを20μmより広くすれば、基底面転位において電子と正孔とが再結合せず、通電劣化しない確率Pを有する。次に、本発明者によって見出されたJBSダイオードにおけるp領域の効果JBSダイオードを高サージ耐量とするための方法について図18および図19を用いて説明する。図18は、アノード電極とオーミック接触しているp領域がないJBSダイオード、およびアノード電極とオーミック接触しているp領域があるJBSダイオードのそれぞれの順方向の電流と電圧との関係順方向の電流-電圧特性を示すグラフ図、図19は、アノード電極とオーミック接触しているp領域があるJBSダイオードが破壊するまでに流せる電流と、アクティブ領域内のp領域の総面積アクティブ領域の平面面積に対するp領域の総平面面積の割合との関係を示すグラフ図である。図18に示すように、アノード電極とオーミック接触しているp領域がないJBSダイオード、およびアノード電極とオーミック接触しているp領域があるJBSダイオードではどちらも、アノード電極とカソード電極との間の電圧順方向電圧を上げていくと、1V程度でnショットキー領域に電流が流れ始める。アノード電極とオーミック接触しているp領域がないJBSダイオードの場合、電流が大きくなると、自己発熱で温度が上昇し、抵抗が増大する。このため、流せる電流には上限があり、それ以上の電流を流そうとすると、アノード電極とカソード電極との間の電圧順方向電圧が大きくなって、いずれ破壊に至る。一方、アノード電極とオーミック接触しているp領域があるJBSダイオードの場合、p領域とドリフト層との接合間に高い電圧が印加されると、p領域からドリフト層に正孔が注入されて伝導度変調が起きる。これによって抵抗が下がり、より電流が流れやすくなる。図19は、アノード電極とオーミック接触しているp領域があるJBSダイオードが破壊するまでに流せる電流と、アクティブ領域内のp領域の総面積アクティブ領域の平面面積に対するp領域の総平面面積の割合との関係を調べたものである。JBSダイオードが破壊するまでに流せる電流はp領域の総面積に依存し、p領域の総面積が大きいほど、より大きな電流を流すことができることが分かる。実施の形態1本発明の実施の形態1によるSiCからなるJBSダイオードについて、図1~図5を用いて具体的に説明する。図1は、本実施の形態1によるJBSダイオードチップのアノード電極を透視した全体平面図、図2は、本実施の形態1によるJBSダイオードのアクティブ領域を11-20面に射影した要部断面図図1のA-A′線に沿った要部断面図、図3は、本実施の形態1によるJBSダイオードの終端領域を11-20面に射影した要部断面図図1のB-B′線に沿った要部断面図、図4は、本実施の形態1によるJBSダイオードのアクティブ領域の要部平面図アノード電極を透視して示すp領域およびドリフト層の要部平面図、図5は、本実施の形態1によるJBSダイオードの変形例のアクティブ領域の要部平面図アノード電極を透視して示すp領域およびドリフト層の要部平面図である。図1および図2に示すように、JBSダイオードのアクティブ領域は、n型のSiCからなる基板1と、基板1の表面上に形成されたn型のSiCからなるドリフト層2と、ドリフト層2内の表面基板1と接する面と反対側の面側に形成されたp型のSiCからなる複数の第1領域以下、第1p領域と記す6と、ドリフト層2内の表面側に形成されたp型のSiCからなる複数の第2領域以下、第2p領域と記す7と、ドリフト層2の表面上に形成され、ドリフト層2および第2p領域7にそれぞれショットキー接触し、かつ第1p領域6にオーミック接触するアノード電極4と、基板1の裏面ドリフト層2と接する面と反対側の面上に形成されたカソード電極5と、を備える。ここで、ドリフト層2に添加されたn型不純物の濃度は基板51に添加されたn型不純物の濃度よりも低いことから、基板1をn基板またはn型基板、ドリフト層2をn-ドリフト層またはn-型ドリフト層と記載する場合もある。また、第2p領域7は、アノード電極4とショットキー接触する構成を示しているが、アノード電極4と接触せず、アノード電極4と、例えば0.5μm程度の間隔を置いた構成であってもよい。アノード電極4とオーミック接触する第1p領域6と、アノード電極4とショットキー接触する第2p領域7とは、所定の間隔を置いて、<1-100>方向に交互に配置されている。隣接する第1p領域6と第2p領域7との間は、アノード電極4とショットキー接触するn-ドリフト層2である。第1p領域6のn-ドリフト層2の表面に露出する部分の不純物濃度は、例えば1×1020cm-3程度、第1p領域6の深さn-ドリフト層2の表面からの深さは、例えば0.3~1.0μmである。また、第2領域7のn-ドリフト層2の表面に露出する部分の不純物濃度は、例えば1×1019cm-3以下、第2p領域7の深さn-ドリフト層2の表面からの深さは、例えば0.3~1.0μmである。n-ドリフト層2の不純物濃度は、例えば2×1015cm-3程度、n-ドリフト層2の厚さは、例えば30μm程度である。さらに、図1および図3に示すように、JBSダイオードの終端領域アクティブ領域の外側の領域は、アノード電極4にショットキー接触し、かつ第1p領域6とは分離されたp型のSiCからなるガードリング30と、アノード電極4およびガードリング30と接触せず、p型のSiCからなるフローティングガードリング31と、パッシベーション膜32と、を備えている。ガードリング30は、アクティブ領域の周囲のn-ドリフト層2内の表面側に形成されている。ガードリング30のn-ドリフト層2の表面に露出する部分の不純物濃度は、例えば1×1019cm-3以下、ガードリング30の深さn-ドリフト層2の表面からの深さは、例えば0.5~2.0μm程度である。ガードリング30は第2p領域7と同時に形成してもよい。また、フローティングガードリング31は、アクティブ領域の周囲で、ガードリング30の外側のn-ドリフト層2内の表面側に形成されている。フローティングガードリング31のn-ドリフト層2の表面に露出する部分の不純物濃度は、例えば1×1019cm-3以下、フローティングガードリング31の深さn-ドリフト層2の表面からの深さは、例えば0.5~2.0μm程度である。フローティングガードリング31は第2p領域7と同時に形成してもよい。また、パッシベーション膜32は、終端領域のn-ドリフト層2の表面上を覆うように形成されている。パッシベーション膜32の厚さは、例えば5μm程度である。さらに、図1および図4に示すように、JBSダイオードのアクティブ領域における第1p領域6および第2p領域7の平面形状は、それぞれ<11-20>方向に延びるストライプ状であり、前述したように、第1p領域6と第2p領域7とは、所定の間隔を置いて、<1-100>方向に交互に配置されている。なお、第1p領域6の平面形状は、ストライプ状に限定されるものではなく、例えば図5に示すように、複数の島状でもよい。第1p領域6の平面形状が複数の島状の場合は、これら第1領域6は<11-20>方向に配置され、その配置は、規則的な配置でなくてもよい。また、第2p領域7は、第1p領域6と分離し、かつアノード電極4とオーミック接触していなければよく、どのような形状または配置であってもよい。第2p領域7からn-ドリフト層2へ正孔が流れないので、基底面転位を含んでもよい。なお、本実施の形態1において、JBSダイオードのアクティブ領域とは、全体として順方向に電流が流れる領域であり、例えば<1-100>方向に20μm以下の狭い間隔で配置された第1p領域6が局所的に存在しても、順方向に電流が流れる領域の大部分例えば90において、第1p領域6の<1-100>方向の間隔図4に示す間隔Sp1が所定の間隔例えば20μmよりも広く離れていればよい。本実施の形態1によるJBSダイオードの第1例では、第1p領域6を<1-100>方向に20μmより広い間隔を置いて配置する。第1p領域6は<1-100>方向に20μmより広い間隔を置いて配置されるので、基底面転位において電子と正孔とが再結合しない確率、すなわち、通電劣化しない確率を有する。本実施の形態1によるJBSダイオードの第2例では、第1p領域6を<1-100>方向に40μm以上の間隔を置いて配置する。第1p領域6は<1-100>方向に40μm以上の間隔を置いて配置されるので、第1p領域6の幅が2μmの場合、基底面転位がJBSダイオード内に1個存在するときの通電劣化しない確率は48以上となる。本実施の形態1によるJBSダイオードの第3例では、第1p領域6を<1-100>方向に80μm以上の間隔を置いて配置する。第1p領域6は<1-100>方向に80μm以上の間隔を置いて配置されるので、第1p領域6の幅が2μmの場合、基底面転位がJBSダイオード内に1個存在するときの通電劣化しない確率は73以上となる。本実施の形態1によるJBSダイオードの第4例では、第1p領域6を<1-100>方向に200μm以上の間隔を置いて配置する。第1p領域6は<1-100>方向に200μm以上の間隔を置いて配置されるので、第1p領域6の幅が2μmの場合、基底面転位がJBSダイオード内に1個存在するときの通電劣化しない確率は89以上となる。また、基底面転位がJBSダイオード内に5個存在しても、通電劣化しない確率は56以上となる。次に、本実施の形態1によるJBSダイオードの動作について前述の図2を用いて説明する。アノード電極4に正の電圧が印加される順方向導通状態においては、アノード電極4からショットキー接触したn-ドリフト層2へ電流が流れ、ショットキーバリアダイオードとして動作する。通常動作時より大きなサージ電流が瞬間的に流れる際に、アノード電極4の電位が高くなり、第1p領域6とn-ドリフト層2との接合間に大きな電圧が印加されても、第1p領域6からn-ドリフト層2に正孔が注入されて伝導度変調が起きるので、大きなサージ電流を吸収することができる。このとき、アノード電極4の電位が高くなっても、第2p領域7とn-ドリフト層2との接合間には大きな電圧が印加されず、第2p領域7からn-ドリフト層2へは正孔は注入されない。また、第1p領域6と第2p領域7とは分離されているので、第1p領域6を介して第2p領域7からn-ドリフト層2に正孔が注入されることもない。従って、通電劣化する確率は第1p領域6だけで決まる。一方、カソード電極5に正の電圧が印加されるブロッキング状態においては、第1p領域6および第2p領域7から拡がる空乏層が、アノード電極4とn-ドリフト層2との間のショットキー接触界面にかかる電界を緩和して、逆方向リーク電流を低減する。次に、本実施の形態1によるJBSダイオードチップの周囲に設けられたガードリング30の動作について説明する。製造プロセスにおける合わせずれを考慮して、ガードリング30は幅広く、例えば20μm以上の幅で形成される。このため、ガードリング30とアノード電極4とがオーミック接触している場合、アノード電極4に正の電圧が印加されると、ガードリング30とn-ドリフト層2との接合間には、第1p領域6とn-ドリフト層2との接合間よりも大きな電圧が印加される。この場合、第1p領域6から正孔が注入されるよりも早く、ガードリング30からn-ドリフト層2に正孔が注入されうる。また、ガードリング30とアノード電極4とがショットキー接触している場合、ガードリング30と第1p領域6とが接続していると、第1p領域6を経由して、ガードリング30からn-ドリフト層2に正孔が注入されうる。しかし、本実施の形態1におけるJBSダイオードにおいては、ガードリング30はアノード電極4とショットキー接触しており、かつ第1p領域6とは接続していないので、ガードリング30からn-ドリフト層2に正孔が注入されることがなく、終端領域における通電劣化現象を抑制することができる。次に、本発明の実施の形態1によるSiCからなるJBSダイオードの製造方法について、前述の図2、前述の図3、および図6~図8を用いて説明する。図6~図8は、本実施の形態1によるJBSダイオードのアクティブ領域を11-20面に射影した要部断面図である。まず、図6に示すように、SiCからなるn基板1の表面上にn-ドリフト層2が積層された基体を準備する。n-ドリフト層2は、例えばエピタキシャル成長法により形成され、その不純物濃度は、例えば2×1015cm-3程度、その厚さは、例えば30μm程度である。次に、n-ドリフト層2の表面上にイオン注入用マスク材10を塗布した後、<1-100>方向に所定の間隔を置いて開口するように、イオン注入用マスク材10をパターニングする。次に、p型不純物、例えばAlアルミニウム11をn-ドリフト層2にイオン注入して、第1p領域6を形成する。第1p領域6のn-ドリフト層2の表面に露出する部分の不純物濃度は、例えば1×1020cm-3程度、第1p領域6の深さは、例えば0.3~1.0μm程度である。第1p領域6の幅は、通常動作時に第1p領域6からn-ドリフト層2へ多量の正孔が注入されないように、n-ドリフト層2の不純物濃度、第1p領域6の深さ、およびアノード電極4とショットキー接触するn-ドリフト層2との面積割合などにより設計されるが、例えば10μm以下が望ましい。次に、図7に示すように、イオン注入用マスク材10を除去した後、n-ドリフト層2の表面上にイオン注入用マスク材20を塗布する。続いて、開口部が第1p領域6にかからないように、イオン注入用マスク材20をパターニングする。次に、p型不純物、例えばAl21をn-ドリフト層2にイオン注入して、第2p領域7を形成する。第2p領域7のn-ドリフト層2の表面に露出する部分の不純物濃度は、例えば1×1019cm-3以下、第2p領域7の深さは、例えば0.3~1.0μm程度である。続いて、終端領域のn-ドリフト層2にp型不純物をイオン注入して、ガードリング30およびフローティングガードリング31前述の図3参照を形成する。ガードリング30およびフローティングガードリング31は、第2p領域7と同時に形成してもよい。次に、図8に示すように、イオン注入用マスク材20を除去した後、イオン注入されたAl11,21を活性化するために、例えば1700°Cの温度で熱処理を施す。次に、前述の図2に示すように、n基板1の裏面上にカソード電極5を形成する。カソード電極5は、例えばNiニッケルまたはTiチタンからなる。また、n-ドリフト層2の表面上に、n-ドリフト層2、第1p領域6、および第2p領域7に接触するようにアノード電極4を形成する。アノード電極4は、例えばNiからなる。その後、前述の図3に示すように、パッシベーション膜32を形成することにより、本実施の形態1によるJBSダイオードが略完成する。第1p領域6の不純物濃度を高濃度例えば1×1020cm-3程度としたため、第1p領域6はアノード電極4とオーミック接触する。一方、第2p領域7の不純物濃度を低濃度例えば1×1019cm-3以下としたため、第2p領域7はアノード電極4とショットキー接触する。なお、第2p領域7がn-ドリフト層2の表面に露出しないようにp型不純物をイオン注入した場合は、第2p領域7はアノード電極4とは接触しない。本実施の形態1によれば、以下の効果を得ることができる。n-ドリフト層2内に基底面転位が存在しても、<1-100>方向に配置された第1p領域6と第1p領域6との間隔前述の図4に示す間隔Sp1を20μmよりも広く設けているので、基板面転位における電子と正孔とが再結合する確率が低減することから、積層欠陥の成長を抑えることができる。従って、積層欠陥に起因する順方向導通状態におけるオン電圧の上昇およびブロッキング状態における逆リーク電流の増加を防止することができる。また、<1-100>方向に配置された第1p領域6と第1p領域6との間に、n-ドリフト層2とオーミック接触しない第2p領域7を設けることにより、露出するn-ドリフト層2の面積を低減できるので、ブロッキング状態における逆方向リーク電流を低減することができる。一方、<1-100>方向に配置された第1p領域6と第1p領域6との間に、n-ドリフト層2とオーミック接触しない第2p領域7を設けることにより、露出するn-ドリフト層2の面積が低減すると、順方向導通状態において露出するn-ドリフト層2が高電流密度になるので、通常、サージ耐量が低くなる。しかし、本実施の形態1によるJBSダイオードでは、アノード電極4とオーミック接触する第1p領域6が大きなサージ電流を吸収するので、高いサージ耐量を得ることができる。これらのことから、サージ耐量を低下させることなく、通電劣化現象を抑制することができる。実施の形態2本発明の実施の形態2によるSiCからなるJBSダイオードについて、図9を用いて具体的に説明する。図9は、本実施の形態2によるJBSダイオードのアクティブ領域の要部平面図アノード電極を透視して示すp領域およびドリフト層の要部平面図である。本実施の形態2によるJBSダイオードの基本的な構造は、前述した実施の形態1によるJBSダイオードと同様であるが、<1-100>方向に配置された第1p領域6と第1p領域6との間に配置される第2p領域7の数が異なる。すなわち、前述した実施の形態1では、<1-100>方向に第1領域6と第2領域7とを交互に配置したが、これに限定されるものではない。本実施の形態2によるJBSダイオードでは、図9に示すように、<1-100>方向に配置された第1p領域6と第1p領域6との間に、<1-100>方向に沿ってストライプ状の第2p領域7が複数図9では3つの第2p領域7を記載配置されている。n-ドリフト層2に成長する積層欠陥の影響を避けるために、<1-100>方向に配置された第1p領域6と第1p領域6との間隔を広くした場合でも、その間に複数の第2p領域7を配置することにより、n-ドリフト層2の露出した表面アノード電極4と接触する面の面積を縮小することができる。これにより、本実施の形態2では、逆方向リーク電流の低減に効果的なJBSダイオードを得ることができる。実施の形態3本発明の実施の形態3によるSiCからなるJBSダイオードについて具体的に説明する。<1-100>方向に配置された第1p領域6と第1p領域6との間隔を20μmよりも広くし、かつアクティブ領域の平面面積に対する第1p領域6の総平面面積の割合を5以上とする。第1p領域6の総面積が大きいほどJBSダイオードのサージ耐量を高くすることができるが前述の図19参照、通常動作時には第1p領域6からn-ドリフト層2に多量の正孔が注入される。そこで、通常動作時には第1p領域6からn-ドリフト層2に多量の正孔が注入されない第1p領域6の幅と、通電劣化現象を抑制できる第1p領域6の間隔とを考慮して、アクティブ領域の平面面積に対する第1p領域6の総平面面積の割合を5以上とする。これにより、本実施の形態3では、第1p領域6がないJBSダイオードに比べて、2倍以上のサージ電流を吸収できるJBSダイオードを得ることができる。実施の形態4本発明の実施の形態4によるSiCからなるJBSダイオードについて、図10を用いて具体的に説明する。図10は、本実施の形態4によるJBSダイオードのアクティブ領域を11-20面に射影した要部断面図である。本実施の形態4によるJBSダイオードの基本的な構造は、前述した実施の形態1によるJBSダイオードと同様であるが、第1p領域6および第2領域7がn-ドリフト層2よりも不純物濃度の高い電流拡散層8内に形成されている。図10に示すように、本実施の形態4によるJBSダイオードは、SiCからなるn基板1と、n基板1の表面上に形成されたSiCからなるn-ドリフト層2と、n-ドリフト層2内の表面側に形成され、n-ドリフト層2の不純物濃度よりも高濃度のn型のSiCからなる電流拡散層8と、電流拡散層8内の表面n-ドリフト層2と接する面と反対側の面側に形成されたSiCからなる複数の第1p領域6と、電流拡散層8内の表面側に形成されたSiCからなる複数の第2p領域7と、n-ドリフト層2および第2p領域7にショットキー接触し、かつ第1p領域6にオーミック接触するアノード電極4と、n基板1の裏面上に形成されたカソード電極5と、を備える。なお、第2p領域7は、アノード電極4とショットキー接触する構成を示しているが、アノード電極4と接触せず、アノード電極4と、例えば0.5μm程度の間隔を置いた構成であってもよい。アノード電極4とオーミック接触する第1p領域6と、アノード電極4とショットキー接触する第2p領域7とは、所定の間隔を置いて、<1-100>方向に交互に配置されている。隣接する第1p領域6と第2p領域7との間は、アノード電極4とショットキー接触する電流拡散層8である。n-ドリフト層2の不純物濃度は、例えば2×1015cm-3程度、電流拡散層8の不純物濃度は、例えば1×1016cm-3程度、第1p領域6の電流拡散層8の表面に露出する部分の不純物濃度は、例えば1×1020cm-3程度、第2p領域7の電流拡散層8の表面に露出する部分の不純物濃度は、例えば1×1019cm-3以下である。次に、本発明の実施の形態4によるSiCからなるJBSダイオードの製造方法について、前述の図10および図11~図13を用いて説明する。図11~図13は、本実施の形態4によるJBSダイオードのアクティブ領域を11-20面に射影した要部断面図である。まず、図11に示すように、SiCからなるn基板1の表面上にn-ドリフト層2が積層され、n-ドリフト層2の表面上に電流拡散層8が積層された基体を準備する。電流拡散層8の不純物濃度は、n-ドリフト層2よりも高濃度で、n基板1よりも低濃度である。次に、電流拡散層8の表面上にイオン注入用マスク材10を塗布した後、<1-100>方向に所定の間隔を置いて開口するように、イオン注入用マスク材10をパターニングする。次に、p型不純物、例えばAl11を電流拡散層8にイオン注入して、第1p領域6を形成する。第1p領域6の電流拡散層8の表面に露出する部分の不純物濃度は、例えば1×1020cm-3程度、第1p領域6の深さは、例えば0.3~1.0μm程度である。第1p領域6の幅は、通常動作時に第1p領域6からn-ドリフト層2および電流拡散層8へ多量の正孔が注入されないように、n-ドリフト層2の不純物濃度、電流拡散層8の不純物濃度、第1p領域6の深さ、およびアノード電極4とショットキー接触する電流拡散層8との面積割合などにより設計されるが、例えば10μm以下が望ましい。次に、図12に示すように、イオン注入用マスク材10を除去した後、電流拡散層8の表面上にイオン注入用マスク材20を塗布する。続いて、開口部が第1p領域6にかからないように、イオン注入用マスク材20をパターニングする。次に、p型不純物、例えばAl21を電流拡散層8にイオン注入して、第2p領域7を形成する。第2領域7の電流拡散層8の表面に露出する部分の不純物濃度は、例えば1×1019cm-3以下、第2領域7の深さは、例えば0.3~1.0μm程度である。次に、図13に示すように、イオン注入用マスク材20を除去した後、イオン注入されたAl11,21を活性化するために、例えば1700°Cの温度で熱処理を施す。次に、前述の図10に示すように、n基板1の裏面上にカソード電極5を形成する。カソード電極5は、例えばNiまたはTiからなる。また、電流拡散層8の表面上に、第1p領域6、第2p領域7、および電流拡散層8に接触するようにアノード電極4を形成する。アノード電極4は、例えばNiからなる。以上の製造工程により、本実施の形態4によるJBSダイオードが略完成する。第1p領域6の不純物濃度を高濃度例えば1×1020cm-3程度としたため、第1p領域6はアノード電極4とオーミック接触する。一方、第2p領域7の不純物濃度を低濃度例えば1×1019cm-3以下としたため、第2p領域7はアノード電極4とショットキー接触する。なお、第2p領域7が電流拡散層8の表面に露出しないようにp型不純物をイオン注入した場合は、第2p領域7はアノード電極4とは接触しない。本実施の形態4によれば、前述した実施の形態1の効果に加えて、以下の効果を得ることができる。前述した実施の形態1では、<1-100>方向に配置された第1p領域6と第2p領域7との間が狭くなるに従い、第1p領域6と第2p領域7とで挟まれたn領域n-ドリフト層2の抵抗率が増加して、オン抵抗が増加することが懸念される。しかし、本実施の形態4では、n-ドリフト層2よりも不純物濃度が高い電流拡散層8を設け、この電流拡散層8内に第1p領域6および第2p領域7が配置されているので、第1p領域6と第2p領域7とで挟まれたn領域電流拡散層8の抵抗率を低減することができる。これにより、オン抵抗の増大を伴うことなく、露出する電流拡散層8の面積を低減することにより、逆方向リーク電流を低減することができる。また、<1-100>方向に配置された第1p領域6と第1p領域6との間に第2p領域7を設けることによって、露出する電流拡散層8の面積が低減すると、順方向導通状態において電流拡散層8が高電流密度になるので、通常、サージ耐量が低くなる。しかし、本実施の形態4によるJBSダイオードでは、前述した実施の形態1によるJBSダイオードと同様に、アノード電極4とオーミック接触する第1p領域6が大きなサージ電流を吸収するので、高いサージ耐量を得ることができる。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前述した実施の形態では、<1-100>方向に配置された第1p領域と第1p領域との間に、1つまたは3つの第2p領域を配置したが、これに限定されるものではない。また、第1p領域および第2p領域の深さまたは不純物濃度も実施の形態に記載した値に限定されるものではない。"