入力端子と、出力端子と、前記入力端子と前記出力端子の間に配置され、一端が接地されているLC並列共振器と、前記LC並列共振器と前記入力端子または前記出力端子との間の少なくとも一方に配置され、前記LC並列共振器と電磁界結合するように設けられるトラップ共振器と、を備える帯域通過フィルタ。複数の誘電体層と、前記誘電体層上に形成された複数の電極層とが積層されてなり、前記LC並列共振器のインダクタと前記トラップ共振器のインダクタは、前記誘電体層を貫通するビア電極と前記誘電体層上に形成された線路電極層により構成され、前記共振器同士が互いに電磁界結合している、請求項1に記載の帯域通過フィルタ。前記LC並列共振器のキャパシタは、キャパシタ電極層と、接地電極層が対向して構成されており、前記LC並列共振器のインダクタは、線路電極層と、前記線路電極層の一端と前記キャパシタ電極層とを電気的に接続するビア電極と、前記線路電極層の他端と接地電極層とを電気的に接続するビア電極と、で構成されるループ形状であり、前記トラップ共振器のキャパシタは、一対のキャパシタ電極層が対向して構成されており、前記トラップ共振器のインダクタは、線路電極層と、前記線路電極層の一端と前記一対のキャパシタ電極層のうち一方のキャパシタ電極層とを電気的に接続するビア電極と、前記線路電極層の他端と前記一対のキャパシタ電極層のうち他方のキャパシタ電極層とを電気的に接続するビア電極と、で構成されるループ形状である、請求項2に記載の帯域通過フィルタ。前記LC並列共振器または前記トラップ共振器のインダクタの2個のビア電極を含む面と垂直な方向からみて、前記LC並列共振器のインダクタのループ形状と、前記トラップ共振器のインダクタのループ形状とは、少なくとも一部が重なる、請求項3に記載の帯域通過フィルタ。前記LC並列共振器は複数であり、前記複数のLC並列共振器のうち、前記トラップ共振器と最も近接しているLC並列共振器のインダクタのループ形状の積層方向の高さが、前記トラップ共振器のインダクタのループ形状の積層方向の高さと同じである、請求項3または4に記載の帯域通過フィルタ。前記LC並列共振器は複数であり、前記複数のLC並列共振器のうち、前記トラップ共振器と最も近接しているLC並列共振器のキャパシタ電極層と前記トラップ共振器のキャパシタ電極層は、前記誘電体層上に形成された結合電極層と前記誘電体層を介して対向し、前記結合電極層を介して、前記LC並列共振器と前記トラップ共振器とが互いに電磁界結合している、請求項3~5のいずれか1項に記載の帯域通過フィルタ。前記誘電体層上に形成され、前記接地電極層に接続された調整用電極層をさらに備え、前記調整用電極層は、前記LC並列共振器の線路電極層を基準として、前記接地電極層および前記キャパシタ電極層と積層方向において逆側に、かつ、前記積層方向からみて、前記線路電極層と重なるように形成された、請求項3~6のいずれか1項に記載の帯域通過フィルタ。ところが、図6のように、入出力端子とLC並列共振器の間にトラップ共振器を直列に接続した場合には、入出力端子とLC並列共振器の間でインピーダンスの不整合が生じる。したがって、特許文献1に記載の帯域通過フィルタを外部回路と接続するにあたっては、この不整合を解消する必要があった。このため、例えば、LC並列共振器とトラップ共振器との間に、インピーダンス不整合を解消するコンデンサやインダクタ等の調整素子を別途設ける必要があった。本発明は上記の課題に鑑みてなされたものであり、特別な素子を設けなくとも、インピーダンスの不整合を抑えることができる帯域通過フィルタを提供することをその目的とする。本発明に係る帯域通過フィルタは、入力端子と、出力端子と、入力端子と出力端子の間に配置され、一端が接地されているLC並列共振器と、LC並列共振器と入力端子または出力端子との間の少なくとも一方に配置され、LC並列共振器と電磁界結合するように設けられるトラップ共振器と、を備えることを特徴としている。また、本発明に係る帯域通過フィルタでは、複数の誘電体層と、誘電体層上に形成された複数の電極層とが積層されてなり、LC並列共振器のインダクタとトラップ共振器のインダクタは、誘電体層を貫通するビア電極と誘電体層上に形成された線路電極層により構成され、共振器同士が互いに電磁界結合していることが好ましい。また、本発明に係る帯域通過フィルタでは、LC並列共振器のキャパシタは、キャパシタ電極層と、接地電極層が対向して構成されており、LC並列共振器のインダクタは、線路電極層と、線路電極層の一端とキャパシタ電極層とを電気的に接続するビア電極と、線路電極層の他端と接地電極層とを電気的に接続するビア電極と、で構成されるループ形状であり、トラップ共振器のキャパシタは、一対のキャパシタ電極層が対向して構成されており、トラップ共振器のインダクタは、線路電極層と、線路電極層の一端と一対のキャパシタ電極のうち一方のキャパシタ電極層とを電気的に接続するビア電極と、線路電極層の他端と一対のキャパシタ電極のうち一方のキャパシタ電極層とを電気的に接続するビア電極と、で構成されるループ形状であることが好ましい。また、本発明に係る帯域通過フィルタでは、LC並列共振器またはトラップ共振器のインダクタの2個のビア電極を含む面と垂直な方向からみて、LC並列共振器のインダクタのループ形状と、トラップ共振器のインダクタのループ形状とは、少なくとも一部が重なることが好ましい。また、本発明に係る帯域通過フィルタでは、LC並列共振器は複数であり、複数のLC並列共振器のうち、トラップ共振器と最も近接しているLC並列共振器のインダクタのループ形状の積層方向の高さが、トラップ共振器のインダクタのループ形状の積層方向の高さと同じであることが好ましい。また、本発明に係る帯域通過フィルタでは、LC並列共振器は複数であり、複数のLC並列共振器のうち、トラップ共振器と最も近接しているLC並列共振器のキャパシタ電極層とトラップ共振器のキャパシタ電極層は、誘電体層上に形成された結合電極層と誘電体層を介して対向し、結合電極層を介して、LC並列共振器とトラップ共振器とが互いに電磁界結合していることが好ましい。また、本発明に係る帯域通過フィルタでは、誘電体層上に形成され、接地電極層に接続された調整用電極層をさらに備え、調整用電極層は、LC並列共振器の線路電極層を基準として、接地電極層およびキャパシタ電極層と積層方向において逆側に、かつ、積層方向からみて、線路電極層と重なるように形成されたことが好ましい。本発明に係る帯域通過フィルタによれば、トラップ共振器とLC並列共振器が電磁界結合しているため、インピーダンスの不整合を抑えることが可能である。以下において、本発明を実施するための形態について説明する。第1の実施形態図1は、第1の実施形態に係る帯域通過フィルタの等価回路図である。本実施形態において、端子T1は入力端子であり、T2は出力端子である。端子T1、T2の間には、3個のLC並列共振器LC2、LC3、LC4と、2個のトラップ共振器LC1、LC5が配置されている。LC並列共振器LC2、LC3、LC4は、それぞれ一端が接地されている。また、LC並列共振器LC2とLC3、及びLC並列共振器LC3とLC4は、互いに電磁界結合している。複数のLC並列共振器LC2、LC3、LC4は、特定の周波数帯域の信号を通過させて、それ以外の周波数帯域の信号を遮断する機能を有する。トラップ共振器LC1は、端子T1とLC並列共振器LC2の間に直列に接続されている。また、トラップ共振器LC5は、端子T2とLC並列共振器LC4の間に直列に接続されている。トラップ共振器LC1、LC5は、通過帯域外の所望の周波数帯域に必要な減衰量を確保するために設けられる。図2は、本実施形態に係る帯域通過フィルタの斜視図である。帯域通過フィルタ1は、実装面と対向しうる2つの主面と、4つの側面を有する直方体状である。帯域通過フィルタ1の4つの側面には、それぞれ、入力端子2と、出力端子4と、接地端子3、5とが形成されている。図3は、本実施形態に係る帯域通過フィルタの分解斜視図である。帯域通過フィルタは、複数の誘電体層11a~11kと、誘電体層11a~11k上に形成された複数の電極層と、誘電体層11c~11iをその積層方向に貫通するビア電極61、62、63、64、65、66、67、68、69、70とで構成される。入力電極層21a、出力電極層23a、接地電極層25a、27aは、誘電体層11a上に形成されている。調整電極層43bは、誘電体層11b上に形成されている。線路電極層33c、33dは、それぞれ誘電体層11c、11d上に形成されている。線路電極層31e、32e、34e、35eは、誘電体層11e上に形成されている。線路電極層31f、32f、34f、35fは、誘電体層11f上に形成されている。引出電極層37g、38gは、誘電体層11g上に形成されている。接続電極層39h、40h、結合電極層41hは、誘電体層11h上に形成されている。キャパシタ電極層51i、52i、53i、54i、55iは、誘電体層11i上に形成されている。引出電極層22j、24j、接地電極層25jは、誘電体層11j上に形成されている。入力電極層21k、出力電極層23k、接地電極層25k、27kは、誘電体層11k上に形成されている。入力電極層21k、出力電極層23k、接地電極層25k、27kは、積層後に積層体の表面に露出するように形成される。また、ビア電極61、62、63、64、65、66、67、68、69、70は、誘電体層11を貫通するように、積層体の積層方向に沿って形成されている。トラップ共振器LC1のキャパシタC1図1参照は、キャパシタ電極層51iと引出電極層22jが、誘電体層11iを介して対向して構成されている。引出電極層22jはキャパシタ電極層としての役割を有する。トラップ共振器LC1のインダクタL1図1参照は、線路電極層31e、31fと、ビア電極61、62と、で構成される。ビア電極61は、線路電極層31e、31fの一端とキャパシタ電極層51iとを電気的に接続している。また、ビア電極62は、線路電極層31e、31fの他端と引出電極層22jとを電気的に接続している。このように、キャパシタ電極層51iとビア電極61との接続点を始点とし、線路電極層31e、31fを経由して、引出電極層22jとビア電極62との接続点を終点とするループ形状でインダクタL1が形成される。線路電極層31e、31fは、並列にビア電極61、62と接続されている。これにより、インダクタ全体の抵抗を小さくすることができ、トラップ共振器のQ特性を向上させることができる。引出電極層37gはビア電極62と接続されている。また、引出電極層37gは、積層体の側面に引き出されて、入力電極層21a、21k、引出電極層22jと接続される。LC並列共振器LC2のキャパシタC2図1参照は、キャパシタ電極層52iと接地電極層25jが、誘電体層11iを介して対向して構成されている。LC並列共振器LC2のインダクタL2図1参照は、線路電極層32e、32fと、ビア電極63、64と、で構成されている。ビア電極63は、線路電極層32e、32fの一端とキャパシタ電極層52iとを電気的に接続している。また、ビア電極64は、線路電極層32e、32fの他端と接地電極層25jとを電気的に接続している。このように、キャパシタ電極層52iとビア電極63との接続点を始点とし、線路電極層32e、32fを経由して、グランド電極層25jとビア電極64との接続点を終点とするループ形状でインダクタL2が形成される。接続電極層39hは、トラップ共振器LC1のビア電極61と、LC並列共振器LC2のビア電極63とを電気的に接続している。LC並列共振器LC3のキャパシタC3図1参照は、キャパシタ電極層53iと接地電極層25jが、誘電体層11iを介して対向して構成されている。LC並列共振器LC3のインダクタL3図1参照は、線路電極層33c、33dと、ビア電極65、66と、で構成される。ビア電極65は、線路電極層33c、33dの一端と接地電極層25jとを電気的に接続している。また、ビア電極66は、線路電極層33c、33dの他端とキャパシタ電極層53iとを電気的に接続している。このように、グランド電極層25jとビア電極65との接続点を始点とし、線路電極層33c、33dを経由して、キャパシタ電極層53iとビア電極66との接続点を終点とするループ形状でインダクタL3が形成される。LC並列共振器LC4のキャパシタC4図1参照は、キャパシタ電極層54iと接地電極層25jが、誘電体層11iを介して対向して構成されている。LC並列共振器LC4のインダクタL4図1参照は、線路電極層34e、34fと、ビア電極67、68と、で構成される。ビア電極67は、線路電極層34e、34fの一端とキャパシタ電極層54iとを電気的に接続している。また、ビア電極68は、線路電極層34e、34fの他端と接地電極層25jとを電気的に接続している。このように、キャパシタ電極層54iとビア電極67との接続点を始点とし、線路電極層34e、34fを経由して、グランド電極層25jとビア電極68との接続点を終点とするループ形状でインダクタL4が形成される。トラップ共振器LC5のキャパシタC5図1参照は、キャパシタ電極層55iと引出電極層24jが、誘電体層11iを介して対向して構成されている。トラップ共振器LC5のインダクタL5図1参照は、線路電極層35e、35fと、ビア電極69、70と、で構成されている。ビア電極69は、線路電極層35e、35fの一端とキャパシタ電極層55iとを電気的に接続している。また、ビア電極70は、線路電極層35e、35fの他端と引出電極層24jとを電気的に接続している。このように、キャパシタ電極層55iとビア電極69との接続点を始点とし、線路電極層35e、35fを経由して、引出電極層24jとビア電極70との接続点を終点とするループ形状でインダクタL5が形成される。引出電極層38gはビア電極70と接続されている。そして、引出電極層38gは、積層体の側面で出力電極層23a、23k、引出電極層24jと接続されている。接続電極層40hは、LC並列共振器LC4のインダクタを構成するビア電極67と、トラップ共振器LC5のインダクタを構成するビア電極69とを電気的に接続している。結合電極層41hは、LC並列共振器LC2のキャパシタを構成するキャパシタ電極52iと、LC並列共振器LC4のキャパシタを構成するキャパシタ電極54iと、誘電体層11hを介して対向して、結合キャパシタC24図2参照を構成する。LC並列共振器LC2とLC4は結合キャパシタC24を介して、互いに結合している。本実施形態では、トラップ共振器LC1とLC並列共振器LC2が互いに電磁界結合している。また、LC並列共振器LC4とトラップ共振器LC5が互いに電磁界結合している。そのため、トラップ共振器LC1、LC5を配置したときにLC並列共振器との間で生じるインピーダンスの不整合を抑えることができる。より具体的には、トラップ共振器LC1のインダクタの2個のビア電極61、62を含む面と垂直な方向からみて、トラップ共振器LC1のインダクタのループ形状と、LC並列共振器LC2のインダクタのループ形状とは、少なくとも一部が重なっている。これにより、トラップ共振器LC1とLC並列共振器LC2とが結合している。同様に、LC並列共振器LC4のインダクタのループ形状と、トラップ共振器LC5のインダクタのループ形状とは、少なくとも一部が重なっている。これにより、LC並列共振器とトラップ共振器LC5とが結合している。また、本実施形態では、積層体内において、トラップ共振器LC1と最も近接しているLC並列共振器LC2のループ形状の積層方向の高さが、トラップ共振器LC1のループ形状の積層方向の高さと同じである。ここで、ループ形状の積層方向の高さとは、ループ形状を構成する複数のビア電極のうち、最も長いビア電極の長さを意味する。したがって、トラップ共振器LC1のループ形状の積層方向の高さは、ビア電極62の長さとなる。また、LC並列共振器LC2のループ形状の積層方向の高さは、ビア電極64の長さとなる。また、このとき、線路電極31e、32eは、同じ誘電体層11e上に形成されており、線路電極31f、32fは、同じ誘電体層11f上に形成されている。同様に、本実施形態では、LC並列共振器LC4のループ形状の積層方向の高さが、トラップ共振器LC5のループ形状の積層方向の高さと同じである。トラップ共振器LC1、LC5のインダクタと、トラップ共振器LC1、LC5と最も近接しているLC並列共振器LC2、LC4のインダクタは、積層方向の高さが異なっていてもよい。互いのインダクタの積層方向の高さを調節することで、結合の程度を調節することができる。引出電極層22jから入力された信号は、トラップ共振器LC1の中では、ビア電極62→線路電極層31e、31f→ビア電極61の順で通過する。すなわち、入力端子側の側面図2参照からみたときに、信号は時計回りと逆方向に流れる。LC並列共振器LC2では、接続電極層39hを通過した信号が、ビア電極63→線路電極層32e、32f→ビア電極64の順で流れる。すなわち、入力端子側の側面からみたときには、信号は時計回りと順方向に流れる。LC並列共振器LC3は、LC並列共振器LC2と電磁界結合しており、信号は接地電極層25jに向かって流れる。そのため、LC並列共振器LC3では、ビア電極66→線路電極層33c、33d→ビア電極65の順で信号が流れる。すなわち、入力端子側の側面からみたときには、信号は時計回りと逆方向に流れる。LC並列共振器LC4は、LC並列共振器LC3と電磁界結合しており、信号は接地電極層25に向かって信号が流れる。そのため、LC並列共振器LC4では、ビア電極67→線路電極層34e、34f→ビア電極68の順で信号が流れる。すなわち、入力端子側の側面からみたときには、信号は時計回りと順方向に流れる。トラップ共振器LC5では、接続電極層40hを通過した信号は、ビア電極70→線路電極層35e、35f→ビア電極69の順で流れる。入力端子側の側面からみたときには、信号はLC並列共振器LC4とは逆の方向、すなわち、時計回りと逆方向に流れる。以上のように、本実施形態では、トラップ共振器LC1とLC並列共振器LC2の信号が流れる方向は逆である。そのため、トラップ共振器LC1とLC並列共振器LC2は容量性の結合が強い状態となっている。同様に、LC並列共振器LC4とトラップ共振器LC5も、容量性の結合が強い状態となっている。一方で、例えばトラップ共振器LC1とLC並列共振器LC2において、信号の流れる向きが同じになるように接続電極層39hが形成されていてもよい。この場合には、トラップ共振器LC1とLC並列共振器LC2は誘導性の結合が強い状態となる。LC並列共振器LC2、LC3、LC4がインピーダンス50Ωで設計されているときに、トラップ共振器のインピーダンスが50Ωよりも大きい場合には、LC並列共振器とトラップ共振器の結合を容量性とすることで、インピーダンスを小さくして、インピーダンスの不整合を解消することが可能である。一方、トラップ共振器のインピーダンスが50Ωよりも小さい場合には、LC並列共振器とトラップ共振器の結合を誘導性とすることで、インピーダンスを大きくすることができる。また、本実施形態では、誘電体層11b上に調整電極層43bが設けられている。調整電極層43bは積層体の側面で接地電極層25a、27a、25j、25k、27kと接続されている。この調整電極層43bは、LC並列共振器LC3の線路電極層33c、33dを基準として、接地電極層25j及びキャパシタ電極層53iと積層方向において逆側に形成されている。すなわち、調整電極層43bは、線路電極33c、33dとビア電極65、66で構成されるループ形状の外側に位置している。そして、調整電極層43bは、積層方向からみて、線路電極層32e、32f、33c、33d、34e、34fと重なるように形成されている。調整電極層43bは、帯域通過フィルタの通過周波数帯域幅を調整するために設けられる。図4は、本実施形態に係る帯域通過フィルタの減衰特性とインピーダンス特性のシミュレーション波形結果である。図4Aは、図1~図3で説明した、3段のLC並列共振器と、3段のうち両端のLC並列共振器に電磁界結合している2つのトラップ共振器を備える帯域通過フィルタについてのものである。一方、図4Bは、図4Aと同様の構成だが、LC並列共振器とトラップ共振器が電磁界結合していない帯域通過フィルタについてのものである。図4Bでは、入出力端子とLC並列共振器間のインピーダンスの不整合により、通過帯域の挿入損失が部分的に増大している。一方、図4Aでは、インピーダンスの不整合が解消されているため、通過帯域の挿入損失の増大が解消されている。また、通過帯域より高周波の領域の減衰特性も、図4Bに比べて改善していることが分かる。第2の実施形態第1の実施形態では、LC並列共振器のループ形状の一部とトラップ共振器のループ形状の一部を重ねることにより、LC並列共振器とトラップ共振器のインダクタ同士が互いに電磁界結合している例について説明した。本実施形態では、結合電極層を介して、LC並列共振器とトラップ共振器のキャパシタ同士が互いに電磁界結合している例について説明する。第1の実施形態と共通する部分については記載を省略する。図5Aは、キャパシタ電極と結合電極の位置関係を示す誘電体層の平面図である。本実施形態では、第1の実施形態で示した構成とともに、結合電極層42hを、誘電体層11h図示せず上に設けている。なお、第1の実施形態の帯域通過フィルタに存在している接続電極層39h図3参照は、本実施形態では不要である。結合電極層42hは、トラップ共振器LC1のキャパシタ電極51iおよびトラップ共振器LC2のキャパシタ電極52と、誘電体層11hを介して対向し結合容量を構成する。図5Bは、図5Aで表される構成の等価回路図である。図5Bは、図1の第1の実施形態の等価回路と比較して、トラップ共振器LC1とLC並列共振器LC2の間に、結合電極層42hとトラップ共振器LC1のキャパシタ電極51iが対向して構成された結合容量C12aと、結合電極層42hとLC並列共振器LC2のキャパシタ電極52iが対向して構成された結合容量C12bがある点で異なる。このように、トラップ共振器とLC並列共振器の間に容量を構成することでも、入出力端子とLC並列共振器間のインピーダンスの不整合を防ぐことができる。結合容量C12a、C12bの大きさは、図5Aの結合電極層42hの位置や大きさを調節することにより、調節可能である。なお、本実施形態では、入力端子側のトラップ共振器とLC並列共振器の間に容量C12a、C12bを設ける例について説明した。出力端子側のトラップ共振器とLC並列共振子の間に容量を設けてもよい。また、本実施形態は上記の実施形態に限定されるものではなく、要旨を逸脱しない範囲において種々の変更が可能である。