"プロセッサと、前記プロセッサに結合される公的にアクセス可能な記憶手段とを備えるコンピュータシステムであって、前記プロセッサは、該プロセッサのプライベートステータスを示すデータエレメントがエンコードされる必要があると判定したときに前記データエレメントをエンコードし、前記プロセッサによる前記判定に応答して発生されるアドレス値をエンコードし、エンコードされたデータエレメントを、前記記憶手段における前記アドレス値に対応する位置に記憶し、前記プロセッサは、エンコードされたアドレス値をデコードし、前記記憶手段における前記アドレス値に対応する位置から前記エンコードされたデータエレメントを読み出し、前記記憶手段の前記位置から読み出された前記エンコードされたデータエレメントをデコードすることで、前記エンコードされたデータエレメントをデコードする、ことを特徴とするコンピュータシステム。プロセッサと、前記プロセッサに結合された公的にアクセス可能な記憶手段とを有するコンピュータシステムの動作方法であって、当該方法は、該プロセッサのプライベートステータスを示すデータエレメントがエンコードされる必要があると判定したときに、前記データエレメントを前記プロセッサがエンコードし、前記プロセッサによる前記判定に応答して発生されるアドレス値を前記プロセッサがエンコードして、エンコードされたデータエレメントを、前記記憶手段における前記アドレス値に対応する位置に記憶するステップと、エンコードされたアドレス値を前記プロセッサがデコードし、前記記憶手段における前記アドレス値に対応する位置から前記エンコードされたデータエレメントを前記プロセッサが読み出し、前記記憶手段の前記位置から読み出された前記エンコードされたデータエレメントを前記プロセッサが前記デコードすることで、前記エンコードされたデータエレメントをデコードするステップと、を含むことを特徴とするコンピュータシステム。本発明の実施の形態は、例示により説明され、添付図面における図における制約によって説明されず、添付図面では、同じ参照符号は同様のエレメントを示す。なお、この開示における本発明のある実施の形態に対する参照は、同じ実施の形態に対して必ずしも必要ではなく、少なくとも1つを意味している。メモリのようなストレージに書き込まれたとき、プロセッサの状態は、プロセッサの動作の間、2つのタイプの情報又はデータを含む場合がある。1つのタイプは、ここではアーキテクチァデータarchitecturaldataと呼ばれ、他方は、実現に特化したデータと呼ばれるprivatedata又はprivatestatedataともここでは呼ばれる。アーキテクチャデータは、製造業者により指定されたような所与のクラスの全てのプロセッサに共通である状態情報であり、すなわちハードウェアとソフトウェアの間で同じ高水準のインタフェースを実質的に有している。このインタフェースは、ISAInstructionSetArchitectureと呼ばれる。各種のプロセッサの実現で同じISAの使用により、変更されない後の実現での実行するための1つの実現について明示的に書き込まれるソフトウェアの能力を容易にする。ISAは、プロセッサで実行されているソフトウェアで利用可能な状態、そのフォーマット及びセマンティクス、及び利用可能なオペレーションインタフェースたとえばインストラクション、イベントを定義する。このISA仕様の一部は、その動作を容易にするため、プロセッサがマシンのストレージたとえばメモリにおける1以上の領域をどのように使用するかを示す。これらのストレージ領域は、プロセッサがあるデータ処理マシンたとえば、入力-出力装置等におけるソフトウェア及び他の装置にアクセス可能な場合がある。プロセッサは、アーキテクチャ及びプライベートステータスデータの両者を記憶するため、これらのストレージ領域を使用する。たとえば、ここでIA-32ISAと呼ばれる、Intel社により製造されるIntel登録商標Pentium登録商標プロセッサのISAを有するプロセッサを考える。プロセッサは、所定の動作の間におけるストレージにおける領域を利用する場合がある。たとえば、IA-32ISAプロセッサがシステムマネージメントモードに入るとき、システムマネージメントSMM状態保存領域と呼ばれるストレージの領域に各種の値を記憶する。各種のアーキテクチャデータは、ISAのドキュメンテーションで規定されるロケーション及びフォーマットに記憶されるたとえば、ESI、EBP等のような各種のマシンレジスタ。さらに、各種のプライベートデータは、システムマネージメント状態保存領域に記憶される。ISAのドキュメンテーションでは、これらのプライベートステータスの領域は、Reserved予約とラベル付けされ、このプライベートデータの内容、フォーマット及びセマンティクスは、ISAドキュメンテーションで規定されていない。これら予約されたストレージの領域は、ここではプライベートステータスの領域Private-stateregionと呼ばれる。異なるプロセッサは、ここではプライベートデータPrivateDataとも呼ばれる異なるプライベートステータスデータを有するために設計される場合がある。これは、たとえば、性能を改善するか、又は製造コストを低減するために行われる場合がある。たとえば、新たな内部レジスタが追加される場合があり、古いレジスタのうちの幾つかは、異なって使用される場合があり、ストレージに書き込まれるそれらのコンテンツのフォーマット又はロケーションは、より効率的に変化する場合がある。結果として、これらのより最近のプロセッサのためのプライベートデータは、コンテンツ、フォーマット、セマンティクス又はロケーションにおいてそれらの古いバージョンとは異なる場合がある。プライベートステータスデータがメインメモリ又は他のストレージのような公的にアクセス可能な領域に記憶されているときに困難さが生じる可能性がある。たとえばBIOSBasicInputOutputSystem、オペレーティングシステム、バーチャルマシンマネージャ又はハイパーバイザ、デバイスドライバ、又はアプリケーション、及びI/O装置のようなハードウェア又は他の外部エージェントのようなソフトウェアにとって、このプライベートステータスデータにアクセスすなわち読取り及び/又は書き込みすることは可能である。かかるエンティティによるこのプライベートステータスデータの使用は、プロセッサ及びプラットフォーム製造業者及びエンドユーザにとって誤った作用及び/又は望まれない作用を招く場合がある。たとえば、アプリケーションが1つのプロセッサの実現で利用可能な特定のプライベートステータスデータに依存する場合、アプリケーションがプライベートステータスを異なって実現する又は全く実現しない異なるプロセッサの実現で実行されるときに誤って機能する場合がある。プライベートデータに依存するソフトウェアは、実現から実現まで変化する内部プロセッサ-メモリ間の可干渉性の挙動/ポリシーのために失敗する場合がある。プライベートステータスデータへのソフトウェアの依存性は、プライベートステータスの使用に関してプロセッサの製造業者にとって利用可能な実現の代替を複雑にするか、及び/又はぐらつきながら歩く場合がある。したがって、プロセッサの製造業者は、将来的な実現で変化を受けることを示すRESERVEDとしてかかるプライベートデータを提供するメモリ領域にそのストレージを提供する。新たなマシンで古いソフトウェアを実行する先に記載された能力は、古いソフトウェアが新たなバージョンのマシンと変化する可能性のあるマシンのプライベートデータに不適切にアクセスしないことを想定している。しかし、ソフトウェア開発業者は、たとえばメインメモリに記憶されたとき、反対のことを行う、すなわちプライベートデータにアクセスし、依存するアプリケーション及びオペレーティングシステムプログラムを書くことが分かっている。このことは、新たなマシンが古いマシンと同じアーキテクチャデータを有し、たとえば、ISAで定義された命令をロード及び記憶するといった記憶されたステータスデータにアクセスするために古いマシンを理解することができる場合でさえも、古いソフトウェアが新たなマシンで適切に実行しない場合があるために問題を生じる。これは、一部又は全部のプライベートデータが新たなマシンで変化したためであって、ソフトウェアに誤って機能させる。さらに、製造業者は、そのプロセッサの将来的なバージョンに改善を追加するのが消極的な場合があり、これはそのようにするのが他のソフトウェアとの互換性がなくなるというリスクを負うことになるためである。本発明の実施の形態によれば、データ処理マシン及び動作方法が記載され、公的にアクセス可能なストレージの領域に記憶されるたとえば所定の値、その位置、そのセマンティクス又はそのフォーマットといったプライベートステータスデータに依存するソフトウェアをソフトウェアの開発者が書込むことを妨げる。これは、将来のマシンのバージョンがマシンの内部のハードウェア設計が進化するにつれて必要とされるプライベートデータに関して異なる振る舞いを示すのを可能にし、古いソフトウェアを実行するのに必要とされる同じISAをなお示す。本発明の幾つかの実施の形態は、構築されたインタフェースの使用を進める場合がある。たとえば、プライベートステータスデータの領域でのデータのロケーションよりはむしろ、アクセスされるデータのアイデンティティを規定することでプライベートステータスデータとして記憶される場合があるデータにアクセスするため、命令が提供される場合がある。これにより、データにアクセスするためのアーキテクチャメカニズムを提供しつつ、たとえばプライベートステータスの領域でどのようにデータが記憶されるかの点で実現の自由度を可能にする。たとえば、先に記載されたIA-32ISAのシステムマネージメント状態保存領域に記憶されるデータエレメントがCSセグメントベースのアドレスの値であるとする。状態保存領域でのこのデータエレメントの記憶領域は、ISA仕様で詳細に説明されていない。代わりに、命令は、データを間接的にアドレス指定するISAにより供給される場合がある。データエレメントは、プロセッサの実現が望む如何なる方式でエンコードされ、状態保存領域に記憶される場合がある又は、メモリにおけるプライベートステータスの領域に全く記憶されず、代わりに、たとえば特定のレジスタ又はプロセッサ内の領域に保持される。本発明は、規定された、構築されたインタフェースと比較したときに、データのソフトウェアのデコードを急速に反対する方式で、プライベートステータスデータがエンコードされるのを許容する。本発明の実施の形態は、ターゲットプロセッサ及びプラットフォームに依存するエンコードの複雑さを変える場合がある。ひとたびターゲットプロセッサが知られると、当業者は、選択されたエンコードをデコードするソフトウェアに基づいた方法が、たとえば命令といった規定されたインタフェースを使用するよりも長く要することを保証する、本発明の実施の形態を選択することができる。たとえば、規定されていないソフトウェア方法は、たとえば所定の命令及びアルゴリズムを使用して400クロックで所定のステータスデータをデコードすることができ、構成的に規定された命令及び方法は、その時間の分数で機能する。本発明の実施の形態は、たとえば、時間速度及び電力消費量のメトリクスを含めて、プライベートステータスのデコードのコストを測定するため、所定のメトリクスを使用することにある。ここで用語エンコードとは、特定のビットパターンの暗号化encrypting、計算ciphering、フォーマットformatting又は割り当てassignment若しくは解釈interpretationのような概念を含む。本発明の実施の形態によるエンコードは、プライベートデータを難読化することをいう。図1を参照して、コンピュータシステムのブロック図が示されている。ソフトウェア120は、プラットフォームのハードウェア102で実行する。プラットフォームハードウェア102は、パーソナルコンピュータPC、メインフレーム、ハンドヘルド装置、携帯用コンピュータ、セットトップボックス、又はいずれか他の計算システムとすることができる。プラットフォームハードウェア102は、プロセッサ110、ストレージ130を含み、1以上の入出力I/O装置140を含む場合がある。プロセッサ110は、マイクロプロセッサ、デジタルシグナルプロセッサ、マイクロコントローラ等のようなソフトウェアを実行可能な如何なるタイプのプロセッサとすることができる。プロセッサ110は、本発明の所定の方法の実施の形態を実行するためのマイクロコード、プログラマブルロジック又はハードコードロジックを含む場合がある。図1は唯一のかかるプロセッサ110を示しているが、システムには1以上のプロセッサが存在する場合がある。1以上のI/O装置140は、たとえば、ネットワークインタフェースカード、コミュニケーションポート、ビデオコントローラ、ディスクコントローラ、システムバス及びコントローラたとえばPCI,ISA,AGP、又はプラットフォームチップセットロジック又はプロセッサに集積されるデバイスたとえばリアルタイムクロック、プログラマブルタイマ、パフォーマンスカウンタである場合がある。一部又は全部のI/O装置140は、ダイレクトメモリアクセスDMA機能を有し、一部又は全部のI/O装置がプロセッサ110又はソフトウェア120とは独立に、又はプロセッサ110又はソフトウェア120の制御下でストレージ130を読取るか及び/又は書き込むのを可能にする。ストレージ130は、ハードディスク、フロプティカルディスク、ランダムアクセスメモリRAM、キャッシュメモリ、リードオンリメモリROM、フラッシュメモリ、スタティックランダムアクセスメモリSRAM、先の装置の組み合わせ、又は若しくはプロセッサ110によりアクセス可能な他のタイプの記憶媒体とすることができる。ストレージ130は、本発明の方法の実施の形態を実行する命令及び/又はデータを記憶する場合がある。ストレージ130は、プロセッサのレジスタファイルの公的にアクセス可能な領域であるか、又はメインメモリのようなプロセッサの外にある領域である場合がある。所定の内部レジスタ114のコンテンツのようなマシン112の状態に関するデータは、ストレージ130におけるプライベートステージ領域132に書き込まれ、ここでステータスデータはエンコード又は難読化として書き込まれる。したがって、ステータスデータが書き込まれる位置は、I/O装置140、又はプラットフォームハードウェア102で実行しているたとえばオペレーティングシステム122、アプリケーションソフトウェア124といったソフトウェア120によりアクセスされる場合がある点で公的であるが、エンコードは、適時的なやり方でステータスデータがリバースエンジニアすなわちデコードされるのを困難にする。ステータスデータがストレージ130から回復されるとき、プロセッサの製造業者により定義されるプロセッサ初期デコードプロセスといった指定されたデコードプロセスが適用される。デコードプロセスにわたる制御は、以下に記載されるように、特定の命令及び制御信号のような特定のプロセッサ機能にリンクされる場合がある。ステータスデータにアクセスするための規定されていない方法代替的なソフトウェア命令及びアルゴリズムは、これらの制御をアクチベートせず、これに応じてより費用が高くなる。次いで、回復されたステータスデータは、ソフトウェア120又はI/O装置140にアクセス可能であるか、アクセス可能でない場合があるローカル状態112に配置される場合がある。ローカル状態112は、たとえば、ISAInstructionSetArchitectureを通した支配されないアクセスにとって利用可能でない内部キャッシュ又はレジスタにおける領域である場合がある。あるケースでは、ローカル状態は、ソフトウェア又は他の外部エージェントたとえばI/O装置によりアクセス可能ではない。あるケースでは、一部又は全部のローカル状態は、ソフトウェア又は他の外部エージェントにアクセス可能である。他のケースでは、ローカル状態は、特定のインタフェースたとえば命令を通して間接的にアクセス可能な場合がある。ローカル状態はプロセッサの内部にあり、公的なストレージではないため、プロセッサは、ローカル状態へのアクセスを厳密に指示していない。ステータスデータは、ストレージ130の公的にアクセス可能な領域に書き込まれたときにエンコードされた形式にあるが、プロセッサのISAの一部である場合がある製造業者により定義された命令は、ストレージ130からデータを回復するためにソフトウェアにより使用される場合がある。エンコードは、ステータスデータにアクセスするのを求めるとき、かかる命令をソフトウェア開発者が迂回するのを思いとどまらせるように十分に強くあるべきである。マイクロオペレーション又はハードウェア制御信号を使用して、ストレージからステータスデータを読取るか又は回復するために必要とされる内部ロジックの例は、図5を参照して以下に記載される。1実施の形態では、使用されるエンコードプロセスは、ソフトウェア120の著者に、ソフトウェアの書込みにおいて、メモリからステータスデータにアクセスするためにプロセッサの製造業者により規定される場合がある技術を迂回するよりはむしろ適用させるに十分に強い。他のケースでは、メモリにある所定の値、その位置、その意味又はそのフォーマットを含むステータスデータにアクセスして信頼することがソフトウェア開発者にとって更に困難にすることを製造業者が意図する場合に、エンコードが更に強い場合がある。プライベート状態のエンコード及びデコードを制御するために使用される制御信号は、たとえばハードウェア状態マシン、プロセッサ命令マクロ命令としても知られる、オペレーショナルモードたとえばPALモード又はモードビット若しくは命令の動作グループ、マイクロコード又はマイクロコードオペレーションuops、及びハードウェア制御信号又はイベントと結合されるか、又はこれらによりアクセスされる。様々なタイプのエンコードプロセスが使用される場合がある。ストレージのプライベートステート領域に書き込まれるデータは、ストレージの前に変化される場合がある。このタイプの符号化プロセスは、データエンコードと呼ばれる。代替的に、プライベート状態の領域におけるプライベート状態にアクセスするために使用されるアドレスが変わる場合がある。このタイプのエンコードプロセスは、アドレスの難読化と呼ばれ、オリジナルアドレスから難読化されたアドレスへの変換は、アドレスマッピングと呼ばれる。データエンコード及びアドレス難読化が以下に記載される。エンコードプロセスは、スタティック又はダイナミックのいずれかである場合がある。スタティックエンコードは、マシンが実行してエンコードプロセスを実行しているときに時間を通して変化しないスタティックエンコードは、動作を実行する間の後ではなく、プロセッサの初期化/リセット又はブートフェーズの間に変化又は再構成される。スタティックエンコードを発生するプロセスは、静的な難読化と呼ばれる。代替的に、エンコードプロセスは、プロセッサが実行している間に時間を通して変化するエンコードの結果を生成する場合がある。これらのプロセスは、動的な難読化と呼ばれる。たとえば、所与のエレメントのプライベート状態のコンテンツのストレージフォーマットは、ストレージ130に書き込まれたとき、マシンが実行している間に変化する場合がある。これは、動的な難読化としてここでは呼ばれる。たとえば、フォーマットは、プロセッサが発生及び追跡するランダム又は擬似ランダム系列に従ってビッグエンディアンbigendian及びリトルエンディアンlittleendianとの間で変化する場合があり、ステータスデータがストレージに書き込まれる必要があるときはいつであっても、この変化は、プライベートデータが読取り及び書込みされるメモリ領域に影響を及ぼす場合がある。さらに、ここでの意図は、エンジニアを迅速に逆転するのを困難にし、ストレージ130で公的にアクセス可能なストレージの領域からステータスデータをデコードすることである。実施の形態では、プライベートステータスデータがストレージに書き込まれるとき、隣接するアドレスをもつたとえば、メインメモリといったストレージの領域に書き込まれる。他の実施の形態では、プライベートデータ領域は隣接しておらず、1を超える個別のストレージの領域からなる。エンコードがプライベート状態の領域を完全にポピュレートpopulateする要件はなく、すなわち幾つかのビット又はバイトは使用されないままである場合がある。エンコード及び/又は難読化機能の設計における自由度は、たとえばプライベートデータを記憶するのに厳密に必要とされるよりも大きくすることで、プライベート状態の領域のサイズを変えることで得られる場合がある。たとえば、これは、後に記載されるように、より大きなMISRmultiinputshiftregister多項式が使用されるのを許容する。本発明の実施の形態では、マルチバイトたとえば32ビットの長い整数値のステータスデータが幾つかの部分に分割され、次いで、全てのシーケンスにおいてではなく、隣接しないロケーションにおいて記憶される。したがって、4バイトの値は、プライベート状態の領域内の隣接しないロケーションに記憶される4つの1バイトの値に分割される場合がある。4つの1バイトの値が記憶される位置は、マシンが動作している間に動的に、ランダムなやり方で変わる場合がある。勿論、実施の形態は、かかるデータを位置決め及びデコードすることが可能であるべきである。なお、ISAは、シングルデータの値が複数のメモリアクセスを使用して記憶又はロードされるケースで、アクセスの原子性に関する所定の要件を課す場合がある。本発明の実施の形態では、ストレージにアクセスするために使用されるアドレスビットがエンコードされる。このアドレスビットのエンコードは、アドレスビットの順序付け又はアドレスビットのグループを変える場合がある。この例は、所与のメモリ領域でリトルエンディアンのフォーマットからビッグエンディアンのフォーマットへ切替える場合がある。他のアドレス混合のマッピングが可能であり、より精巧な変換を含む。別のタイプのアドレスエンコードは、あるセットのK個の固有のアドレスを別のセットのK個の固有のアドレスにマッピングし、すなわち数学的に、マッピングは、全単射bijective:単射injective及び全射surjectiveの両者である。ここで、上位のアドレスビットは、変化されないままである場合があり、下位のオーダのアドレスビットは、変更される。かかるケースでは、所与のメモリレンジをそれ自身に写像するマッピングを構築するのが可能である。すなわち、メモリレンジのベースアドレスオフセットが同じであり、メモリ領域サイズは同じである。これは、メモリレンジでのデータのみが難読化されるために、魅力的なソリューションである。すなわち、レンジ内のアドレスビットのみが混合される。図4及び図6は、1つのかかるマッピング及び関連するアドレス混合メカニズムの例を提供する。アドレス難読化のメカニズムは、プライベート状態領域が基本となるN-aryロジックのべき乗であるサイズ又はベースアドレスを有するときに使用するのが容易である場合がある。大部分の現在のプロセッサは、バイナリロジックを使用しており、したがって、2のべき乗であるサイズ又はベースアドレスをもつプライベート状態領域が好ましいここで、バイナリロジック及び算術が説明されるが、N-aryロジック及び算術が使用され、適切な場合、一般的なケースで仮定される。フィルタ及び他のメカニズムは、N-aryロジックのべき乗ではないサイズ又はベースアドレスをもつプライベートステータス領域を管理するために使用される場合がある。かかるアドレスビットの操作は、各種のメモリ編成及び仮想的なメモリ技術たとえばページング、セグメンテーション等と共存することができる。アドレス難読化のメカニズムは、ストレージ内のデータのレイアウトを変え、データを混合する役割を果たす場合があるが、ストレージの粒状度でのみである場合がある。大部分の現在のプロセッサでは、メインメモリは、バイト単位のアドレス指定が可能であり、ここでデータエレメントの個々のバイトのロケーションはプライベートステート領域で再配置される場合があるが、個々のバイトでのデータビットは、データエンコードメカニズムにより変更される場合があるがアドレスの難読化により変化されない。3つのアドレスマッピングの実施の形態では、オリジナルのアドレスマッピングは、幾つかのデコードプロセスを通して抽出される場合がある。この抽出は、アドレスマッピング機能の逆の機能の適用である。マッピング機能の選択は、この要件に照らして行われ、全てのアドレスマッピング機能がリバーシブルではない。本発明の実施の形態は、ストレージに書き込まれるデータビットをエンコードする。これらデータのエンコードは、アドレス指定可能なストレージのサイズのようなアドレス可能性の制約により必然的に束縛されることなしに、プライベートステート領域に記憶されるデータを再生成する場合がある。データのセグメントは、他のデータのセグメントでスワップされる場合がある。たとえば、2つのニブルすなわち、バイトでの4ビットセグメントはそれぞれのバイトでスワップされる。データエンコードは、一定のXORマスクでビット毎に排他的論理演算される場合がある。また、データは、多入力のフィードバックシフトレジスタMISRの出力でビット毎に排他的論理和演算される場合がある。データエンコードは、暗号化関数を使用して行われる場合がある。これらの実施の形態では、オリジナルデータは、幾つかのデコードプロセスを通して抽出することができる。そのデコードプロセスは、プラットフォームで実行しているソフトウェアたとえば、ISA定義されたロード及び記憶動作、算術演算の使用に対して利用可能なデコード方法よりも高速であることを保証するべきである。図4のテーブル470及び480は、たとえばメモリアドレスの所与の16バイトレンジでデータバイトに適用されるビジュネルのような暗号の使用を例示する。先に列挙された実施の形態のなかには、静的なマッピングで実現されるものがある。すなわち、プロセッサ又はプラットフォームが実行している時間の間に変化しない。適切なマッピングは、たとえば、システムブートの間、システムパワーオン時、プロセッサリセット時といった製造、製造後、又はシステム動作における初期の間に、設計時間で設定される場合がある。異なるプロセッサは、同じ静的なマッピングで構成されるか、構成されない場合がある。たとえばシステムブートといったシステムが使用中であるまでマッピングが制約されている場合、新たなマッピングがそれぞれのプロセッサブートで選択されるのが可能である。実施の形態では、たとえば動作モード、命令のグループ異なる制御セットは、異なるマッピングコンフィギュレーションをそれぞれ使用することができる。制御セットで、マッピングは一定のままとなる。しかし、命令のグループ又はモードの間で、マッピングは別個のものである又は別個でない場合がある。他の実施の形態は、プロセッサが動作している間に変化する動的なマッピングで実現される場合がある。実施の形態では、マッピングのコンフィギュレーションは、ストレージにおけるプライベートステータス領域に現在記憶される重大なエンコードデータがない場合にのみ変化する。この実施の形態は、エンコードされたデータがストレージのプライベートステータス領域に書き込まれ、それをアクティブにしたときにインクリメントされるカウンタを使用する場合がある。プライベート状態領域がもはやアクティブであると考慮されないときに、カウンタはデクリメントされる。カウンタがゼロであるとき、マッピングコンフィギュレーションが変化する場合がある。実施の形態では、マッピング記述子におけるそれぞれのプライベートステータス領域について、マッピングコンフィギュレーションが記憶される。マッピング記述子は、既知の、プライベートステータス領域自身のエンコードされていない位置に記憶されるか、プロセッサの内部又は外部にある場合がある待ち行列又はルックアップテーブルのようなトラッキング構造により個別に保持される場合がある。実施の形態では、それぞれのプライベートステータス領域の異なるマッピングが可能である。図2は、本発明の実施の形態に係るプライベートステータスの記憶領域からエンコードされたプライベートステータスデータの値を読取るためのプロセス200を例示している。プロセスは、ハードウェアたとえば、回路、専用ロジック、プログラマブルロジック、マイクロコード等、汎用コンピュータシステム又は専用マシンで実行されるようなソフトウェア、又は両者の組み合わせを有する場合がある処理ロジックにより実行される場合がある。1実施の形態では、処理ロジックは、図1のプロセッサ110で実現される。図2を参照して、プロセス200は、データエレメントのアドレスを決定する処理ロジックで開始する処理ブロック202。つぎに、処理ロジックは、ストレージのプライベートステータス領域においてデータエレメントがエンコードされた形式で記憶されているかを判定する処理ブロック204。本発明の実施の形態は、要求されるデータエレメントがデコードを必要とすることを処理ロジックに示すマイクロコードで生成されたか又はハードウェアで生成された制御信号を使用する。この信号がない場合、ブロック250へのNOパスに進む。データエレメントがデコードされるべきではない場合、処理ロジックは、処理ブロック250に進み、ここで、処理ブロック202で決定されたアドレスでストレージからデータエレメントをロードする。プロセスは、次いで終了される。ロードされたデータはデコードされず、すなわち、アドレス又はデータのデコードが実行されない。なお、このパスで読取られたデータは、通常であるすなわち、プライベートステータスデータではないか、そのエンコードされた形式である規定されない方式でアクセスされるプライベートステータスデータである場合がある。しかし、データエレメントがデコードされるべき場合、処理ロジックは、処理ブロック202で決定されたアドレスに基づいてそれが記憶されているアドレスアドレスは難読化される場合があるを次に決定する処理ブロック210。処理ロジックは、処理ブロック210で決定されたアドレスでストレージからエンコードされたデータエレメントをロードする処理ブロック220。処理ロジックは、処理ステップ220においてストレージのプライベートステータス領域からロードされたデータエレメントを次にデコードする。デコードされた値は、プロセス200の結果である。プロセスは終了する場合がある。このデコードされた状態は、プライベートステータスのキャッシュ又はプロセッサのプライベートなローカル状態で配置される。図3は、本発明の実施の形態に係る、プライベートステータスデータの値をストレージのプライベートステータス領域に記憶するためのプロセス300を例示する。プロセスは、ハードウェアたとえば、回路、専用ロジック、プログラマブルロジック、マイクロコード等、汎用コンピュータシステム又は専用マシンで実行されるようなソフトウェアを有する場合がある処理ロジックにより実行される場合がある。実施の形態では、処理ロジックは図1のプロセッサ110で実現される。図3を参照して、プロセス300は、データエレメントのデータ値及びストレージアドレスを決定する処理ロジックで始まる処理ブロック302。次に、処理ロジックは、記憶されるべきデータエレメントがストレージのプライベートステータス領域にエンコードされた形式で記憶されるべきプライベートステータスエレメントであるかを判定する処理ブロック304。本発明の実施の形態は、マイクロコードで発生されたか、ハードウェアで発生された制御信号を使用して、書き込まれるデータエレメントがエンコードを必要とすることを処理ロジックに指示する。この信号がない場合には、ブロック350へのNOパスに進む。データエレメントがプライベートステータス領域にエンコードされた形式で記憶されない場合、処理ロジックは、処理ブロック350に進み、ここで、処理ブロック302で決定されたアドレスでストレージにエンコードされていない変更されていない形式でデータエレメントを記憶する。プロセスは終了する場合がある。書き込まれたデータはエンコードされない。しかし、データエレメントがプライベートステータス領域にエンコードされた形式で記憶されるべき場合、処理ロジックは、データエレメントを次にエンコードし処理ブロック310、データエレメントを記憶する難読化されたアドレスを決定する処理ブロック320。次いで、処理ロジックは、処理ブロック320で決定されたアドレスでストレージにエンコードされたデータエレメントを記憶する処理ブロック330。次いで、プロセスは、終了する場合がある。なお、処理ブロック310及び処理ブロック320で実行される処理は、逆の順序で実行される場合があり、すなわちデータのエンコードの前にアドレス値の難読化が行われる。幾つかの実施の形態は、これらの処理ブロックのうちの両者ではなく、1つを実行する。幾つかの実施の形態は、並列に処理ブロックを実行する場合がある。ここで図4に戻り、コンピュータシステム402は、ブロック図の形式で示される。このシステム402は、ストレージでプライベートステータスデータを難読化するための先に記載された方法論をサポートするために設計されるプロセッサ404を有する。プロセッサ404は、標準的なキャッシュ410及びプライベートキャッシュ416を有し、後者は、システム402で実行するソフトウェアでアクセス可能ではなく、エンコードされていない難読化されていない形式でプライベートステータスデータを記憶するために使用される。この実施の形態では、システムチップセット406が提供され、プロセッサ404は、メモリ408と通信することができる。チップセット406は、コンピュータの周辺装置とインタフェースするために必要とされる他のロジック図示せずと同様に、メモリコントローラ図示せずを含む場合がある。チップセット406は、幾つかの実施の形態では、チップセット406の機能、又は機能的なチップセットがプロセッサ404で実現される場合がある。図4では、公的にアクセス可能な領域418に、プロセッサ404のエンコードされたプライベートステータスデータを記憶するメモリ408が示されている。これは、実際の値がメモリ408を単にモニタ及び読取りすることで容易に回復されるか、逆にエンジニアリングすることができないように、プロセッサ404の内部プロセッサの状態の値に計算が印加される例である。先に記載されたように、エンコードされたプライベート状態領域418に記憶されたデータの難読化は、各種のやり方で達成される場合がある。図4は、両方のデータ値がエンコードされ、データレイアウトがエンコード/難読化される、1つのかかるメカニズムの例を示している。テーブル470における第一のデータ値は、ビジュネルの暗号を使用してエンコードされ、以下に記載されるテーブル480で示されるデータ値を生じる。次いで、プライベートステータスデータの論理アドレス値から物理的なアドレス値の特別のマッピングが適用され、マッピングはテーブル490で例示される結果となる。物理的なアドレスは、プライベートステータスデータが実際にメモリの何処に記憶されるかを示す。物理的なアドレスは、論理アドレスのエンコードから生じるといわれる。decipheredaddrdataと題される図4におけるテーブル470は、キャッシュ416にエンコードされない形式で記憶される例示的な論理アドレス及びそれら関連するプライベートステータスデータ値のリストを有する。ここで全てのゼロのデータ値は、結果的に得られるエンコードを示すために選択される。なお、‘X’はステータスデータの仮想的及び物理的アドレスのエンコードされない上位ビットを表している。PrivateStateMemoryAddressMapと題されたテーブル490は、エンコードされていないアドレス及びエンコードされたアドレスとの間のマッピングの例を示している。ここで、低いオーダの4ビットのみがエンコードされる。図6は、図4のシステムで使用されるプログラマブルパラメータ化されたアドレスマッピング機能の実施の形態を例示している。図6では、P0=1,P1=1,P2=0,P3=0で多項式の制御レジスタ604をロードし、基本多項式x4x1x0を実現し、任意のマスクレジスタ610を全てのゼロでロードする。このロジックは、一般的なw-ビット幅のMISRを支配する式の適合であり、様々なアドレスエンコードのコンビネーションロジックを構築するために使用することができる。パラメータ化されたMISR状態の式は、以下のようになる。Sit1=Si1tIiPiSw1t,1≦i≦w-1S0t1=I0P0Sw1tここで、演算子は法2の加算XORを表し、は法2の乗算ANDを表す。パラメータtは時間クロックチックを表し、Siはi番目のフリップフロップの状態であり、Iiはi番目の入力ベクトルビットであり、Piはi番目の多項式計数である。Pw係数は暗黙的に1である。図4のアドレス混合の実施の形態を達成するため、全てのSitを対応するアドレスAi値で置き換え、Sit1を出力Oiで置き換える。他の実施の形態も可能である。オーダwの基本の多項式は、最大のシーケンスを発生することができる点で有効であり、すなわち、全てのwビット幅のバイナリコンビネーション又はパターンを発生することができる。300までの基本多項式300ビット幅及び更に高い次数が使用される場合がある。先の関数を例示するため、図4を使用して、エントリ471に示されるように論理アドレスオフセット0001でのデータにアクセスするため、エントリ491が示すようにロケーション0010での物理メモリがアクセスされる。このケースにおけるこのアドレスに関連するエンコードされていないコンテンツ値エントリ471参照は、全てのゼロとなる。しかし、エントリ481で示されるようにエンコードされた形式で記憶されたとき、非ゼロのビットストリングすなわち、11110101は、メモリ408の公的な領域418に現れるこのエンコードの計算は、後に更に詳細に説明される。制限されたビット幅が便宜上示されているが、この技術がより広く又は並列のビットスライスされたデータに適用される場合がある。図4に示されるような、メモリ408におけるエンコードされたプライベートステータスデータの記憶及び回復は、図5に示されるロジックブロックを使用して実現される場合がある。この例について、特別のミクロ動作たとえば制御信号は、プライベートステータスデータを記憶するか、又はストレージから回復するときに、使用するためにプロセッサについて定義される。アドレス生成ユニットAGU504は、特定のミクロ動作を受け、この実施の形態では、高いコンポーネント及び低いコンポーネントを有する論理アドレスを計算する。実施の形態では、論理アドレスは仮想的なアドレスである。別の実施の形態では、図5に示されるように、論理アドレスは、Intel登録商標Pentium登録商標プロセッサで発見されるようなリニアアドレスである。更に別の実施の形態では、論理アドレスは物理アドレスであり、高いアドレスビットの変換が行われる必要がない。図5では、アドレスの高いコンポーネントは、仮想的にページ番号である場合がある高いコンポーネントのリニアアドレスを物理アドレス509の一部に変換するリニア-物理アドレス変換ブロック変換ルックアサイドバッファ又はTLB508に供給される。アドレス難読化/エンコードユニット514は、この実施の形態では、プロセッサの所与のプライベートステータスデータに関連するリニアアドレス値の低い部分を受けることである。これに応じて、アドレス難読化ユニット514は、物理的なアドレス509の別の部分を提供するため、リニアアドレスのこの低いコンポーネントを変換する。物理的なアドレスのこの部分の値は、たとえば、図1及び図4を参照して先に記載されたように、リニアアドレスの混合又はエンコードされたバージョンである。実施の形態では、特別のマイクロオペレーション又はuop信号制御信号は、アドレスエンコードユニット514が低次ビットをエンコードするかを判定する。制御信号はアサートされない場合、低次のアドレスビットはエンコードされずに通過するか、又はユニット514をバイパスする。エンコード制御信号がアサートされるときでさえ、幾つかのアドレスビットがエンコードされずに通過される場合がある。これは、たとえば、プライベート状態メモリ領域が低次のビットによりアドレス可能なアドレス空間サイズよりも小さいときに、アドレスビットのサブセットがエンコードを必要とする場合にのみ生じる。アドレスエンコードがリニア-物理的なアドレス変換の後に生じ、したがって、仮想的なメモリ空間よりも大きいアドレス空間のエンコードを扱うことができる。図5に示される実施の形態の利点は、リニア-物理変換は、シリアルの代わりにエンコード動作を並行して生じる点であり、したがって潜在的に高速である。また、エンコードは、仮想的なメモリページサイズよりも小さいプライベートステータスのメモリ領域についてのみ必要な場合がある。TLB508により発生された物理アドレスの高いコンポーネント、及びアドレス難読化/エンコードユニット514により発生された物理アドレスの低いコンポーネントは、連結されたとき、所与のステータスデータが記憶されるメモリ408における実際のロケーションを指示する物理アドレス509を生成する。物理アドレス509は、この実施の形態では、キャッシュ410に始めに印加され、これはミスになる場合、ロケーションのコンテンツは、動作がロード又はストアのいずれかであるかに依存してメモリ408から供給されるか、メモリ408に記憶される。メモリの階層性の他のアレンジメントが可能である。なお、この実施の形態では、プライベートステータスデータのストレージのメモリ408に指定される領域は、ページの一部のみを占め、仮想的なメモリページの境界に揃えられる場合がある。そのケースでは、リニアアドレスの低い部分であるリニアアドレスのページオフセット部分のみがアドレス難読化/エンコードユニット514を通過し、エンコードされた物理ページオフセットを生成する。他の実現も可能である。さらに、アドレス難読化/エンコードユニット514は、レンジセレクションロジックを含む場合があり、メモリの特定の領域でのアドレスのみがエンコードされる。このロジックにより、ストレージ領域は、仮想的なメモリページの境界、又は先に記載されたようにサイズ的に2のべき乗に揃えられる必要がある。内部的に、アドレス難読化/エンコードユニット514は、マイクロコード、ソフトウェア、ルックアップテーブル、固定された機能ロジック、プログラマブルロジック又はこれらの技術の組み合わせを使用して実現される場合がある1つのかかる実現のキーエレメントについて図6を参照されたい。図5を参照して、この実施の形態では、プロセッサの標準的なキャッシュ410は、エンコード又は難読化されたプライベートステータスデータを記憶するために使用される。キャッシュ410又はメモリ408のいずれかから伝達されるべきエンコードされたコンテンツ510が存在するとき、データデコード/エンコードユニット524を使用してデコードされる場合がある。デコードされたコンテンツ値520は、次いで、この実施の形態では、プロセッサのプライベート状態領域516に記憶される。先のように、たとえば、オペレーティングシステムによりキャッシュ410及びメモリ408は公的にアクセス可能であり、プライベートステータス領域は、プロセッサの内部機能にアクセス可能である。データデコード/エンコードユニット524は、ストレージにエンコードされたフォームでプライベートステータスデータを書き込むとき、リバースで使用される場合がある。かかる実施の形態では、ユニット524は、プライベートステータス領域516から生じる場合があるコンテンツの値をエンコードする。幾つかの実施の形態では、特定の命令は、一部又は全部のプライベートステータスデータにアクセスするためにプロセッサのISAに提供される場合がある。これらのデータは、実行されたとき、プライベートステータス領域516からのエンコードされていないデータの伝送となるか図5参照、又はプライベートステータスデータがエンコードされた形式で記憶される、メモリ408における領域418にアクセスするためのマイクロ動作又はハードウェア制御信号を送る図4参照。ISAの他の命令たとえば命令を通常にロード及び記憶はメモリ408及び/又はキャッシュ410の公的な領域にアクセス可能である場合があり、かかる読取りアクセスの結果は、難読化されたそれらのアドレス値及び/又はエンコードされたデータコンテンツのいずれかを有するプライベートステータスデータ値である。これに応じて、特定のハードウェア支援なしに、エンジニアをリバースするか、さもなければ、適時的なやり方でプライベートステータスデータを回復することは可能ではない場合がある。先に記載されたメカニズムはプロセッサ装置内で実現されるロジックコンポーネントを有するが、たとえば、一部又は全部のエンコードロジックがシステムチップセットで実現される他の編成も可能である。さらに、特定のバスサイクルは、メモリ408のプライベート状態の領域418にアクセスするために定義される場合がある図4。ここで図6を参照して、例となるプログラマブル4ビットのアドレスビットの難読化エンコードのメカニズムの更に詳細な設計が示される。この設計は、図5のアドレスの難読化/エンコードユニット514で使用される場合があり、低次のビットについて図4における論理-物理アドレスマッピングを生成する。図6のロジックダイアグラムでは、先に記載された方法を使用した、4次の多項式による4ビット幅の多入力のリニアフィードバックシフトレジスタMISRのコンビネーションナルロジック部分の実施の形態である。このコンビネーショナルロジックは、多項式の制御レジスタ604、任意のマスクレジスタ610、及び入力アドレスソース606により供給される。なお、このロジックは、全体のMISRではないが、MISRのマッピング特性を梃子leverageにする。図6では、多項式の制御レジスタ604には多項式のバイナリ係数がロードされる。たとえば、基本多項式x4x1x0によりマッピングする図4に例示される論理-物理アドレスマッピングを実現するために図6の回路を構成するため、バイナリ係数P0=1,P1=1,P2=0,P3=0を多項式制御レジスタ604にロードする。アドレスビットベクトル0000は、任意のマスクレジスタ610が0000に設定される場合に0000にマッピングされる。入力アドレスソース606は、エンコードされるべき4ビットの論理アドレスを表す。任意のマスクソース610たとえば制御レジスタは、異なるマッピングが構築されるのを許容する。先に記載されたように、マスクレジスタ610及び多項式レジスタ604は、実行時間で動的に変化される場合がある。たとえば、ロードされた値は、電源オンのリセット処理の間に擬似ランダムデータソースから導出される。これは、プライベートステータスデータにアクセスする試みを妨害するか、先に記載された特別のISA命令のような規定されたアクセス方法を回避する試みを妨害する。図6は、合理的に効率的であって、バイナリ係数及びマスク値及び比較的少ないゲート遅延をもつ控えめな量のハードウェアをもつプログラム性を許容する。他のロジック設計は、アドレス難読化/エンコードユニット514を実現するために可能である。更なるロジック又はコンテンツアドレス可能なメモリCAMは、アドレスビットエンコードメカニズムにより変更されるアドレスのレンジを更に制限するために使用される場合がある。さらに、たとえば必要とされる場合エンコードを強化するため、エンコード及びデコードプロセスのために更に複雑なロジックが設計される場合がある。プライベートステータスデータのコンテンツ値のエンコードは、アドレスの難読化のために先に記載されたやり方に類似したやり方で達成される場合がある。1つのアプローチは、所与のプライベートステータスのエレメントのコンテンツがエンコードされ、揃えられたプライベートステータスデータの領域について論理アドレスオフセットにおいてXORするか、幾つかの一定の速度値においてXORすることである。より洗練されたエンコードメカニズムは、プライベートステータスデータ値のストリームで使用される場合がある。フィードバックシフトレジスタ技術の変形線形、非線形、多入力等は、初期速度で使用される場合がある。初期速度は、フィードバックシフトレジスタにロードされる初期状態であるとして定義される。連続したそれぞれのデータ値について、シフトレジスタが進められ、その内容は、初期レジスタのコンテンツに対してビット毎にXORされる。これは、ビジュネル暗号と呼ばれ、この例は、テーブル470においてそれぞれエンコードされていないコンテンツデータはゼロであるたとえばエントリ471先の図4のテーブル470,480で示されるが、メモリ408におけるテーブルたとえばエントリ481においてエンコードされた形式で記憶されたときのように現れない。この暗号によれば、ビット毎のXORマスクの擬似ランダム系列を発生するため、シフトレジスタが使用される。このケースでは、それぞれの擬似ランダムなビット毎のマスクがMISRにより生成されるのでステップ480参照、アドレス系列における次のデータ値とビット毎にXORされる。正確に同じ系列を再生するため、多項式及びイニシャルシフトレジスタの速度値のみが必要とされる。実施の形態では、エンコード及び/又はデコードユニットのコンフィギュレーション情報たとえば多項式及び初期速度は、メモリ408におけるエンコードされた状態領域と共に記憶される。プライベート状態をデコードするため、コンフィギュレーション情報たとえば多項式及び初期速度が回復され及びおそらく、別の固定されたエンコード技術を使用してデコードされ、次いで使用される。それぞれの系列におけるマスクが同じ順序で対応するデータに印加される限りたとえば、アドレス可能なデータユニット当たり1つのマスクが適用され、ビット毎のXORマスキングがオリジナルデータを生成デコードする。前に記載されたように、多項式及び初期のMISR速度値は、各種の方法又は変化の制約を使用して変わる場合があるたとえばブート時間、ラン時間等。オリジナルデータを回復するため、オリジナルで使用されたエンコード方法に適したデコード方法が適用されるべきであり、すなわちエンコードを元通りにするために適用される。ビジュネル暗号は、プライベートステータスデータ値のエンコードメカニズムのまさに1つの例であり、このエンコードメカニズムは、効率的であって、シンプルなバイナリ係数リスト、速度等でのプログラム可能性programability、及び数ゲートの遅延をもつ控えめな量のハードウェアを許容する。他の実施の形態も可能である。本発明の実施の形態では、プロセッサは、プロセッサの動作モード間の遷移でのストレージでのプライベート状態領域132図1参照を利用する。たとえば、プロセッサは、先に記載されたようにシステムマネージメントモードSMMに入るとき、プライベートステータス領域にアクセスする場合がある。これら動作モード間の遷移は、モードスイッチとしてここでは呼ばれる。モードスイッチは、たとえばノーマル及びシステムマネージメントモード間、バーチャルマシンシステムにおけるバーチャルマシンVMとバーチャルマシンモニタVMMとの間、ユーザレベルのオペレーティングシステムプロセスとオペレーティングシステムカーネルとの間の動きを含む。本発明の実施の形態では、プロセッサは、プライベートステータス領域の指定後の如何なる時間でストレージにおけるプライベートステータス領域132を利用する場合がある。たとえば、バーチャルマシンシステムでは、VMMは、バーチャルマシンシ動作の間のプロセッサの使用についてストレージにおける領域を割り当てる場合がある。VMMは、たとえばISAで定義された命令を実行することを通してプロセッサにプライベートステータス領域のロケーションを示す場合がある。プロセッサがこの指示を受けた後、プロセッサは、フィットを見るのでプライベートステータス領域を利用するためにフリーである場合がある。たとえば、プロセッサは、すなわちモードスイッチポイントでVMとVMMとの間の遷移の間にプライベートステータス領域にアクセスする場合がある。さらに、VM又はVMMの動作の間の領域にアクセスする場合がある。たとえば、プロセッサは、プライベートステータス領域から制御情報にアクセスするか、又はプロセッサは、プライベートステータス領域に一時的に値を記憶する場合がある。また、ISAは、たとえば、命令を実行することによりプライベートステータス領域はもはや使用されるべきではないことをVMMが指定するメカニズムを提供する場合がある。他の実施の形態では、他の方法を使用してプライベートステータス領域が指定される場合がある。たとえば、モデルに特化したレジスタMSRに書き込み、ISAにおける命令を実行し、ストレージにおける位置に書き込むこと等により指定される場合がある。先の例は実行ユニット及びロジック回路のコンテクストで本発明の実施の形態を記載する場合があるが、本発明の他の実施の形態はソフトウェアのやり方で達成することができる。たとえば、幾つかの実施の形態では、本発明は、本発明の実施の形態に係るプロセスを実行するため、コンピュータ又は他の電子装置をプログラムするために使用される場合がある命令をそこに記憶するマシン又はコンピュータ読取り可能な媒体を含むコンピュータプログラムプロダクト又はソフトウェアとして提供される場合がある。他の実施の形態では、動作は、マイクロコード、ハードワイヤロジックを含む特定のハードウェアコンポーネントにより、又はプログラムコンピュータコンポーネント及びカスタムハードウェアコンポーネントの組み合わせにより実行される場合がある。したがって、マシン読取り可能な媒体は、限定されるものではないが、フロプティカルディスク、オプティカルディスク、コンパクトディスク、リードオンリメモリCD-ROM、及び磁気-光ディスク、リードオンリメモリROM、ランダムアクセスメモリRAM、消去可能なプログラマブルリードオンリメモリEPROM、電気的に消去可能なプログラマブルリードオンリメモリEEPROM、磁気又は光カード、フラッシュメモリ、インターネット、電気、光、音響を通した伝送、たとえば搬送波、赤外線信号、デジタル信号等といった他の形式の伝播された信号を含む場合がある。さらに、設計は、創作、シミュレーション、から製造までの様々なステージを通過する。設計を表すデータは、多数のやり方での設計を表す場合がある。はじめに、シミュレーションで有効であるように、ハードウェア記述言語又は別の機能的な記述言語を使用して、ハードウェアが表される場合がある。さらに、ロジック及び/又はトランジスタをもつ回路レベルモデルが設計プロセスの幾つかのステージで生成される場合がある。さらに、大部分の設計は、幾つかのステージで、ハードウェアモデルにおける各種デバイスの物理的な置き換えを表すデータのレベルに到達する。従来の半導体製造技術が使用されるケースでは、ハードウェアモデルを表すデータは、集積回路を生成するために使用されるマスクの異なるマスクレイヤでの各種の特徴の有無を規定するデータである場合がある。設計の何れかの表現では、マシン読取り可能な媒体の形式でデータが記憶される場合がある。かかる情報を伝送するために変調又はさもなければ生成された光又は電波、メモリ、若しくはディスクのような磁気又は光ストレージは、マシン読取り可能な媒体である場合がある。これらの媒体のいずれかは、デザイン又はソフトウェア情報を搬送又は指示する場合がある。コード又はデザインを指示又は搬送する電気的な搬送波が送信されるとき、電気信号のコピー、バッファリング、又は再送信が実行される範囲にまで、新たなコピーがつくられる。したがって、通信プロバイダ又はネットワークプロバイダは、本発明の技術を実施するアーティクル搬送波のコピーをつくる場合がある。上述された仕様では、本発明は公的にアクセス可能なストレージからデータ処理マシンの状態に関するデータにアクセスするための各種技術を参照して説明される。しかし、様々な変更及び変化は、特許請求の範囲で述べたような、本発明の実施の形態の広い精神及び範囲から逸脱することなしになされる場合がある。したがって、明細書及び図面は、限定的な意味よりはむしろ例示的にみなされる。"