共通端子と複数の高周波端子との接続を切り替えるスイッチ部と、端子切替信号に基づいて前記スイッチ部に制御信号を出力する駆動回路と、温度に応じて変化する基準電位に基づいて、前記制御信号の電位であって温度制御された第1の電位を生成して前記駆動回路に出力する電源回路と、を備えたことを特徴とする半導体スイッチ。前記電源回路は、前記端子切替信号に基づいて前記共通端子を前記複数の高周波端子のいずれに接続するかに応じて、前記第1の電位の温度特性を変化させることを特徴とする請求項1記載の半導体スイッチ。前記電源回路は、前記第1の電位を温度に応じて変化する電位にクランプするクランプ回路を有することを特徴とする請求項1または2に記載の半導体スイッチ。電波を放射し受信するアンテナと、送信信号を変調して前記アンテナを介して送信する送信回路と、前記アンテナを介して受信した高周波信号を復調する受信回路と、前記アンテナと前記送信回路と前記受信回路とがそれぞれ端子に接続され、前記アンテナを前記送信回路または前記受信回路に切替えて接続する請求項1~3のいずれか1つに記載の半導体スイッチと、前記半導体スイッチに端子切替信号を出力する無線制御回路と、を備えたことを特徴とする無線機器。本発明の実施形態は、高周波特性を改善した半導体スイッチ及び無線機器を提供する。実施形態によれば、スイッチ部と、駆動回路と、電源回路と、を備えた半導体スイッチが供給される。前記スイッチ部は、共通端子と複数の高周波端子との接続を切り替える。前記駆動回路は、端子切替信号に基づいて前記スイッチ部に制御信号を出力する。前記電源回路は、温度に応じて変化する基準電位に基づいて、前記制御信号の電位であって温度制御された第1の電位を生成して前記駆動回路に出力する。以下、実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。まず、第1の実施形態について説明する。図1は、第1の実施形態に係る半導体スイッチの構成を例示するブロック図である。半導体スイッチ1は、スイッチ部3と、スイッチ部3に制御信号を出力する駆動回路4と、駆動回路4に端子切替信号INをデコードするインタフェース回路5と、制御信号の電位である第1の電位を生成する電源回路7とを備えている。半導体スイッチ1は、端子切替信号INに応じて、共通端子ANTと高周波端子RF1~RF6との間の接続を切り替えるSP6TSinglePole6Throwのスイッチである。スイッチ部3は、駆動回路4から出力される制御信号に応じて、共通端子ANTと、複数の高周波端子RF1~RF6と、の端子間の接続を切替える。また、スイッチ部3は、例えば、SOI基板破線2で囲んだ部分上に設けられたSOI構造のMOSFETにより構成される。また、スイッチ部3は、多ポートを有し、マルチモードマルチバンドの無線機器などに用いることができる。なお、以下の説明においては、SP6Tスイッチの構成を例示して説明するが、他の構成のスイッチに対しても同様に適用でき、wPkTwは自然数、kは2以上の自然数スイッチを構成することもできる。駆動回路4は、インタフェース回路5を介して入力された端子切替信号INに応じて、スイッチ部3の接続を切り替える制御信号を生成する。駆動回路4には、第1の電位Vpが供給される。ここで、第1の電位Vpは、制御信号のハイレベルの電位であり、スイッチ部3において各端子を接続する電位である。第1の電位Vpは、例えば、MOSFETで構成されたスイッチ部3の各FETのゲートに印加して各FETをオンさせ、かつ、そのオン抵抗が十分小さい値になる電位である。インタフェース回路5は、外部から入力される端子切替信号INをデコードして、デコードされた信号D1~D6を駆動回路4に出力する。なお、インタフェース回路5に入力する端子切替信号INは、パラレルデータ及びシリアルデータのいずれでもよい。電源回路7は、電源端子8を介して正の電源電位Vddを供給され、制御信号の電位として第1の電位Vpを生成する。また、第1の電位Vpの値は、温度に応じて変化する基準電位に基づいて生成され、スイッチ部3の挿入損失及び歪み特性の温度依存性に応じて正または負の温度特性を有するように温度制御されている。第1の電位Vpを駆動回路4に出力し、スイッチ部3の各FETの高調波歪みの温度依存性を補償して高周波特性を改善する。次に各部について詳細に説明する。図2は、半導体スイッチのスイッチ部の構成を例示する回路図である。図2に表したように、スイッチ部3aは、SP6Tスイッチである。共通端子ANTと高周波端子RF1との間には、第1のスイッチ素子破線13aで囲んだ部分が接続されている。また、共通端子ANTと各高周波端子RF2、RF3、RF4、RF5、RF6との間には、それぞれ第1のスイッチ素子13b、13c、13d、13e、13fが接続されている。第1のスイッチ素子13a、13b、13c、13d、13e、13fをそれぞれオンさせることにより、共通端子ANTと各高周波端子RF1、RF2、RF3、RF4、RF5、RF6との間が導通する。第1のスイッチ素子13aは、直列に接続されたn段nは自然数のスルーFETT11、T12、...、T1nを有している。スルーFETT11、T12、...、T1nの各ゲートには、高周波漏洩防止用の抵抗を介して、制御信号Con1aが入力される。第1のスイッチ素子13b、13c、13d、13e、13fは、それぞれ第1のスイッチ素子13aと同一構成である。第1のスイッチ素子13b、13c、13d、13e、13fには、それぞれ制御信号Con2a、Con3a、Con4a、Con5a、Con6aが入力される。高周波端子RF1と接地端子6との間には、第2のスイッチ素子破線14aで囲んだ部分が接続されている。また、各高周波端子RF2、RF3、RF4、RF5、RF6と接地端子6との間には、それぞれ第2のスイッチ素子14b、14c、14d、14e、14fが接続されている。第2のスイッチ素子14a、14b、14c、14d、14e、14fは、第1のスイッチ素子13a、13b、13c、13d、13e、13fがそれぞれオフのときに各高周波端子RF1、RF2、RF3、RF4、RF5、RF6に流れる漏洩電流を接地端子6を介して接地GNDに逃がして、各高周波端子RF1、RF2、RF3、RF4、RF5、RF6間のアイソレーションを改善する。第2のスイッチ素子14aは、直列に接続されたm段mは自然数のシャントFETS11、S12、...、S1mを有している。シャントFETS11、S12、...、S1mの各ゲートには、高周波漏洩防止用の抵抗を介して、制御信号Con1bが入力される。第2のスイッチ素子14b、14c、14d、14e、14fは、それぞれ第2のスイッチ素子14aと同一構成である。第2のスイッチ素子14b、14c、14d、14e、14fには、それぞれ制御信号Con2b、Con3b、Con4b、Con5b、Con6bが入力される。例えば、以下のように制御すると、高周波端子RF1と共通端子ANTとの間が導通する。高周波端子RF1と共通端子ANTとの間の第1のスイッチ素子13aをオンとし、高周波端子RF1と接地端子6との間の第2のスイッチ素子14aをオフとする。すなわち、第1のスイッチ素子13aの各スルーFETT11、T12、...、T1nをすべてオンとし、第2のスイッチ素子14aの各シャントFETS11、S12、...、S1mをすべてオフとする。同時に、他の各高周波端子RF2、RF3、RF4、RF5、RF6と共通端子ANTとの間の第1のスイッチ素子13b、13c、13d、13e、13fをすべてオフとし、他の各高周波端子RF2、RF3、RF4、RF5、RF6と接地端子6との間の第2のスイッチ素子14b、14c、14d、14e、14fをすべてオンとする。すなわち、第1のスイッチ素子13b、13c、13d、13e、13fの各スルーFETをすべてオフとし、第2のスイッチ素子14b、14c、14d、14e、14fの各シャントFETをすべてオンとする。上記の場合、制御信号Con1aは第1の電位Vp、制御信号Con2b、Con3b、Con4b、Con5b、Con6bは第1の電位Vp、制御信号Con1bは第2の電位Vn、制御信号Con2a、Con3a、Con4a、Con5a、Con6aは第2の電位Vnに設定される。ここで、第2の電位Vnは、制御信号のローレベルの電位であり、スイッチ部3において各端子を遮断する電位である。第2の電位Vnは、例えば、スイッチ部3の各FETのゲートに印加して各FETをオフさせ、かつ、高周波信号が重畳してもオフの状態を十分維持できる電位である。例えば、第2の電位Vnは、接地電位0Vまたは負の電位である。第2の電位Vnが所望の電位よりも高いと、最大許容入力電力が下がると共に、規定入力時に遮断状態のFETで生成する歪オフ歪が増大する。また、上記のとおり、第1の電位Vpは、各FETが導通状態となり、かつ、そのオン抵抗が十分小さい値になる電位である。第2の電位Vnは、各FETが遮断状態となり、かつ、RF信号が重畳しても遮断状態を十分維持できる電位である。第1の電位Vpが所望の電位例えば、2Vよりも低いと導通状態のFETのオン抵抗が高くなり、入力電力を出力側に伝搬する際の電力の損失である挿入損失が劣化すると共に、導通状態のFETで発生する歪オン歪が増大する。図3は、スイッチ部の2次相互変調歪IMD2の第1の電位Vpに対する依存性を例示する特性図である。図3においては、スイッチ部の試作を行い、実測により求めた2次相互変調歪みIMD2の第1の電位Vpに対する依存性を表している。第1の電位Vpを3.5Vより下げて行くと2次相互変調歪みIMD2は低減していき、さらに下げて行くと2次相互変調歪みIMD2は、また増加し悪くなる。図4は、スイッチ部の挿入損失Loss及び2次相互変調歪みIMD2の温度依存性を例示する特性図である。図4においては、試作したスイッチ部に固定値の第1の電位Vpを供給した場合における挿入損失Loss及び2次相互変調歪みの温度依存性の実測値を表している。第1の電位Vpが固定値の場合、挿入損失Lossは、温度Temperatureの低下に対して単調に低下する特性になる。また、2次相互変調歪みIMD2は、温度の低下に対して、-20°Cまでの範囲では単調に低下し、-20°Cからさらに低下すると、増加する特性になる。例えば、第1の電位Vpが3.5Vの場合、温度-40°Cにおける2次相互変調歪みIMD2の値は、常温25°Cにおける値よりも約4.5dB悪化する。一方、挿入損失Lossは、-40°C~85°Cの範囲では、温度の増加に対して、単調に増加する。例えば、第1の電位Vpが3.5Vの場合、温度85°Cにおける挿入損失Lossの値は、常温における値よりも約0.05dB悪化する。そのため、良好な挿入損失Lossを得るためには、第1の電位Vpを高くする必要がある例えば、3.5V。図5は、半導体スイッチの電源回路の構成を例示する回路図である。電源回路7aは、発振回路10、チャージポンプ11及びクランプ回路15を有している。発振回路10は、電源端子8から電源電位Vddを供給され、クロック信号CLKを生成する。チャージポンプ11は、クロック信号CLKを入力して、第1の電位Vpを高電位電源端子9に生成する。また、クランプ回路15は、高電位電源端子9と接地との間に接続され、第1の電位Vpをクランプする。クランプ回路15は、クランプする電位が温度制御されており、第1の電位Vpをクランプすることにより、第1の電位Vpの温度特性を所望の値にする。図6は、半導体スイッチのクランプ回路の構成を例示する回路図である。図6においては、第1の電位Vpが正の温度特性を有するようにクランプするクランプ回路の構成を例示している。クランプ回路15aは、高電位電源端子9の第1の電位Vpをクランプする第1のトランジスタ19と第2のトランジスタ20とを有している。また、温度検出回路24は、温度に応じて、第1のトランジスタ19をオンまたはオフに制御する。第1のトランジスタ19と第2のトランジスタ20とは、高電位電源端子9と接地との間に直列に接続されている。第1のトランジスタ19は、Nチャンネル形MOSFET以下、NMOSで構成され、ソースは接地され、ドレインは第2のトランジスタ20に接続されている。また、第1のトランジスタ19のゲートは、温度検出回路24の出力に接続されている。第2のトランジスタ20は、ダイオード接続された3つのNMOSM1、M2、M3で構成されている。なお、図6においては、3つのNMOSで第1の電位Vpをクランプする構成を例示しているが、第1の電位Vpの値に応じて、任意数とすることができる。温度検出回路24は、第1の電位Vpを変化させる温度を検出する。温度検出回路24は、周囲温度が常温25°Cよりも高いときローレベル、周囲温度が常温例えば、25°Cよりも低いときハイレベルとなる電位V2を基準電位として出力する。例えば、ダイオード、抵抗などの温度特性が既知の素子を用いて構成することができる。第1のトランジスタ19は、周囲温度が常温よりも高いとき、ゲート電位がローレベルになり、オフする。第2のトランジスタ20は、接地との接続が遮断される。クランプ回路15aは、動作しない状態になり、第1の電位Vpは、チャージポンプ11の出力電位に上昇する。なお、第1のトランジスタ19がオフのとき、第1の電位Vpの上昇を抑制するために、第2のトランジスタ20よりもクランプ電位の高いクランプ素子、例えばダイオード接続されたトランジスタを、高電位電源端子と接地との間に接続してもよい。また、周囲温度が常温よりも低いとき、第1のトランジスタ19のゲート電位はハイレベルになり、第1のトランジスタ19はオンする。第2のトランジスタ20は、第1のトランジスタ19を介して、高電位電源端子9と接地との間に接続された状態になる。クランプ回路15aは、第1の電位Vpを第2のトランジスタ20のクランプ電位にクランプする。図7は、半導体スイッチの挿入損失Lossと2次相互変調歪みIMD2の温度依存性を例示する特性図である。図7においては、電源回路7aにクランプ回路15aを用いた場合の半導体スイッチの特性を例示している。なお、スイッチ部3の特性は、図4と同様である。電源回路7aは、常温25°Cで変化するように温度制御された第1の電位Vpをスイッチ部3に供給する。第1の電位Vpは、常温付近において変化し、第1の電位Vpは、常温よりも高温のとき3.5V、常温よりも低温のとき2Vになる。常温よりも低温時において第1の電位Vpが2Vに下がることにより、2次相互変調歪みIMD2の特性は、第1の電位Vpが3.5Vのときよりも低減される。例えば、温度-40°Cにおける2次相互変調歪みIMD2の値は、第1の電位Vpが2Vになることにより3dB改善される。一方第1の電位Vpが低下することにより挿入損失Lossは悪化することになるが、挿入損失Lossは、低温時に良好となる温度依存性を有しているため、大きく悪化することはない。例えば、-40°Cにおける挿入損失Lossの値は、第1の電位Vpが3.5Vで常温における値とほぼ同じである。なお、図4及び図7においては、第1の電位Vpが2Vまで低下すると、2次相互変調歪みIMD2の特性が良好になっている。しかし、図4及び図7は、スイッチ部の特性例であり、SOI基板2の作成方法やスイッチ部3の回路構成によっては、異なる依存性を有する可能性もある。例えば、第1の電位Vpが高い方が、低温時においても2次相互変調歪みIMD2が良好になる可能性もある。したがって、図7においては、2次相互変調歪みIMD2の特性を良好とするために第1の電位Vpを低温時に低下させる構成としたが、低温時に第1の電位Vpを上昇させる構成にするなど、作製するスイッチ素子の特性に合わせて最適な第1の電位Vpとなるよう設計することが望ましい。また、図7に表した特性例の場合、温度検出回路24の検出精度は、数°C~数十°C程度でもよく、高精度でなくてもよい。また、クランプ回路15aにおいては、常温近傍で第1の電位Vpが変化するように温度制御された構成としているが、さらに細かく連続的に変化するように温度制御する構成も可能である。図8は、半導体スイッチのクランプ回路の他の構成を例示する回路図である。図8においては、第1の電位Vpが正の温度特性を有するようにクランプするクランプ回路の構成を例示している。クランプ回路15bは、基準電位生成回路破線で囲んだ部分16を有している。基準電位生成回路16は、温度係数0に温度補償された電圧源回路E1の出力をダイオードD1と抵抗R1で分割して構成され、正の温度特性を有するように変化する基準電位Vrefを生成する。低温時に、ダイオードD1の順方向電圧が上昇するため、基準電位Vrefは、低温時に低下する。なお、電圧源回路E1は、例えばバンドギャップ電圧源回路などで構成される。検出回路17においては、ダイオードD2、D3、D4と、抵抗R2、R3、R4とが、高電位電源端子9と接地との間に直列に接続されている。第1の電位Vpを分割した電位V1は、直列に接続されたダイオードD4と抵抗R4との高電位側に生成される。なお、図7においては、各ダイオード、抵抗が3つの構成を例示しているが、スイッチ部3のMOSFETの特性に応じて任意数とすることができる。また、第1の電位Vpを分割した電位V1と基準電位Vrefとの誤差は、演算増幅回路18で増幅され、NMOSで構成された第1のトランジスタ19のゲートに入力される。第1のトランジスタ19は、電位V1と基準電位Vrefとの誤差を増幅した電位V2で制御され、電位V2に応じた電流を生成する。第2のトランジスタ20は、第1のトランジスタ19に直列に接続され、第1のトランジスタ19により生成された電流に応じて変化する電位で第1の電位Vpをクランプする。第2のトランジスタ20は、ダイオード接続された3つのNMOSM1、M2、M3で構成されている。なお、図7においては、3つのNMOSでクランプする構成を例示しているが、第1の電位Vpの値に応じて任意数とすることができる。上記のとおり、検出回路17は、高電位電源端子9を介して供給される第1の電位Vpを分割して電位V1を演算増幅回路18の非反転入力端子に供給するまた、基準電位生成回路16は、温度に応じて変化する基準電位Vrefを生成して、演算増幅回路18の反転入力端子-に供給する。ここで、第1の電位Vpが高くなると検出回路17は、連動して高い電位V1を生成する。電位V1が、基準電位Vrefよりも高くなると、演算増幅回路18は、出力電位V2を高くすることになる。演算増幅回路18は、電位V1と基準電位Vrefとの比較で定まる出力電位V2を出力する。図7に表したように、基準電位Vrefが低温時に低下する場合、演算増幅回路18は、低温時に高くなる出力電位V2を出力する。高温時には基準電位Vrefが高くなるため逆の動作となり、演算増幅回路18は、低くなる出力電位V2を出力する。例えば、出力電位V2が高く、第1のトランジスタ19のゲートソース間電圧が、しきい値電圧よりも高い場合には、第1のトランジスタ19は、オンの状態になる。第1の電位Vpは、NMOSM1、M2、M3で多段接続されている第2のトランジスタ20により決まる電位にクランプされる。電位V1が低下していくと、第1のトランジスタ19が完全にはオンの状態とはならない。そのため、第2のトランジスタ20は、第1のトランジスタ19がオンの状態のときよりも、高い第1の電位Vpにクランプする。さらに出力電位V2が低くなり、第1のトランジスタ19のゲートソース間電圧が、しきい値電圧よりも十分低い電圧となると第1のトランジスタ19は、完全にオフの状態になる。そのため第2のトランジスタ20には、電流が流れず、第2のトランジスタ20は、接続されていないのと同じ状態となる。第1の電位Vpは、チャージポンプ11の出力そのままとなるため、最も電位が高い状態となる。したがって、第1のトランジスタ19及び第2のトランジスタ20を介して、第1の電位Vpの値は負帰還制御される。すなわち、第1の電位Vpは、低温になると下がり、高温になると上がるよう、温度に応じて制御される。クランプ回路15bを用いた場合、電源回路7aは、第1の電位Vpの値を、基準電位Vrefに応じて変化するように温度制御する。したがって、電源回路7aをスイッチ回路に用いれば、2次相互変調歪みIMD2の低温時における悪化を改善することができる。また、上記のとおり、第1の電位Vpが低下することにより、挿入損失Lossは悪化することになる。しかし、挿入損失Lossは、低温時に良好となる温度依存性を有しているため、大きく悪化することはない。このように、第1の実施形態に係る半導体スイッチにおいては、電源回路が生成する第1の電位Vpが、スイッチ部の高調波歪みの温度依存性に応じて温度制御されている。そのため、挿入損失の増加を抑制し、かつ2次相互変調歪みIMD2の温度による増加を抑制することができ、高周波特性を改善することができる。次に、第2の実施形態について説明する。図9は、第2の実施形態に係る半導体スイッチの構成を例示する回路図である。図9に表したように、半導体スイッチ1aは、図1の半導体スイッチ1の電源回路7を電源回路7bに置き換えて構成されている。電源回路7bは、端子切替信号INをインタフェース回路5でデコーダした信号D1~D6を入力して、2次相互変調歪みIMD2に所定の特性が要求されるポート、例えばUMTS用のポートがオンするときだけ温度制御された第1の電位Vpを出力する。また、2次相互変調歪みIMD2に特別な特性が要求されないポート、例えばGSM方式の送信用及び受信用ポートなどのポートがオンする場合は、第1の電位Vpを温度制御しない構成となっている。図10は、半導体スイッチのインタフェース回路及び駆動回路の構成を例示する回路図である。図10に表したように、インタフェース回路破線5aで囲んだ部分は、入力された端子切替信号INをデコードする。半導体スイッチ1aにおいては、SP6Tのスイッチ部3を備えている。そのため、インタフェース回路5aは、3ビットの端子切替信号INをデコードしている。ここで、端子切替信号INは、LSB側から、それぞれIN1、IN2、IN3の3ビットで構成されている。また、インタフェース回路5aは、6ビットの信号D1LSB、D2、D3、D4、D5、D6MSBを出力する。なお、端子切替信号INとして、6ビットの信号が入力される場合、またはスイッチ部3の端子数が2つの場合は、インタフェース回路5aは不要である。また、図4においては、端子切替信号INがパラレル信号の場合の構成を例示しているが、シリアル信号の場合についても同様に構成することができる。なお、インタフェース回路5aには電源電位Vddが供給される。インタフェース回路5aでデコードされた信号デコード信号D1~D6は、駆動回路破線4で囲んだ部分に入力される。駆動回路4は、6つのレベルシフト回路12a~12fで構成される。図10に表したように駆動回路4の高電位電源端子9は、電源回路7bに接続されている。駆動回路4には、高電位電源端子9を介して、第1の電位Vpが供給される。また、駆動回路4には、低電位電源端子9aを介して、第2の電位Vnが供給される。上記のとおり、第2の電位Vnは、接地電位0Vまたは負の電位である。レベルシフト回路12a~12fは、デコード信号D1~D6を入力し、ハイレベルが第1の電位Vp、ローレベルが第2の電位Vnにレベルシフトして制御信号Con1~Con6a、Con1b~Con6bとして出力する。レベルシフト回路12aは、デコード信号D1~D6のLSBである信号D1を入力して、制御信号Con1a、Con1bを出力する。レベルシフト回路12b~12fは、それぞれ、デコード信号D1~D6の1ビットを入力して、制御信号Con2a、Con2b~Con6a、Con6bを出力する。なお、レベルシフト回路12aとしては、ハイレベルが電源電位Vdd、ローレベルが0Vであるデコード信号D1、D1-を、ハイレベルが電源電位Vdd、ローレベルが第1の電位Vnの制御信号Con1a、Con1bにレベルシフトできればよい。レベルシフト回路12aは、図5に表した構成でなくてもよく、他の構成でもよい。レベルシフト回路12b~12fについても同様である。例えば、高周波端子RF5とRF6とが2次相互変調歪みIMD2に所定の特性が要求される高周波端子、例えばUMTS用端子である場合について説明する。高周波端子RF1~RF4は、2次相互変調歪みIMD2に特別な特性が要求されない高周波端子、例えばGSM用端子である。図11は、半導体スイッチのクランプ回路の構成を例示する回路図である。図11に表したクランプ回路15cにおいては、図7に表したクランプ回路15aに、ポート検出回路22、否定回路INV23、基準電位生成回路21、NMOSM4、M5が追加されている。インタフェース回路5aは、高周波端子RF5またはRF6と共通端子ANTとの間を導通状態にする接続する端子切替信号ININ1~IN3が入力されたとき、デコードされた信号D5またはD6として、ハイレベルを出力する。ポート検出回路22は、論理和回路ORで構成され、信号D5またはD6がハイレベルのときハイレベルを出力する。したがって、UMTS方式のポートが選択されたとき、ポート検出回路22は、ハイレベルを出力する。なお、ポート検出回路22は、電源端子8に入力される電源電位Vdd、または電源電位Vddを内部で安定化した内部電源電位Vdd1例えば、1.8Vで動作する。ポート検出回路22の出力するハイレベルの電位は、ほぼ電源電位Vddまたは内部電源電位Vdd1である。また、図11においては、ポート検出回路22をORで構成しているが、論理積回路NANDを用いて、信号D5及びD6の否定を入力してもよい。電源回路7bは、温度制御型の基準電位生成回路16と温度制御しない基準電位生成回路21とを有している。温度制御型の基準電位生成回路16は、図7に表した基準電位生成回路16と同様であり、正の温度特性を有する基準電位Vrefを生成する。基準電位生成回路21は、温度係数0に温度補償された電圧源回路、例えばバンドギャップ電圧源回路などで構成され、基準電位Vref1を生成する。基準電位Vrefは、NMOSM4を介して演算増幅回路18の反転入力端子-に入力される。Vref1は、NMOSM5を介して演算増幅回路18の反転入力端子-に入力される。NMOSM4のゲートは、ポート検出回路22の出力に接続され、NMOSM5のゲートは、否定回路INV23を介してポート検出回路22の出力に接続される。高周波端子RF5またはRF6と共通端子ANTとの間を導通状態にする端子切替信号ININ1~IN3が入力されたとき、ポート検出回路22はハイレベルを出力し、NMOSM4はオン、NMOSM5はオフになる。したがって、UMTS方式のポートが選択された場合、NMOSM4がオンして、演算増幅回路18の反転入力端子-には、基準電位生成回路16の基準電位Vrefが入力される。クランプ回路15cは、図7に表したクランプ回路15aと同様に動作し、第1の電位Vpを正の温度特性となるようにクランプする。そのため、UMTS方式の場合に、挿入損失の増加を抑制し、かつ低温時における2次相互変調歪みIMD2の増加を抑制することができ、高周波特性を改善することができる。また、UMTS方式以外のポートが選択された場合、NMOSM5がオンして、演算増幅回路18の反転入力端子-には、基準電位生成回路21の基準電位Vref1が入力される。クランプ回路15cは、第1の電位Vpを0の温度特性となるようにクランプする。そのため、UMTS方式以外のGSM方式の場合には、第1の電位Vpは温度制御されることなく、低温時においても挿入損失の悪化の可能性はない。このように、第2の実施形態に係る半導体スイッチは、端子切替信号INに基づいて接続される高周波端子に応じて、第1の電位Vpの温度特性を変化させる。そのため、2次相互変調歪みIMD2に所定の特性が要求される高周波端子が選択された場合に、第1の電位Vpを温度制御して挿入損失の増加を抑制し、かつ2次相互変調歪みIMD2の増加を抑制することができ、高周波特性を改善することができる。なお、電源回路7bにおいては、温度制御型の基準電位生成回路16と温度制御しない基準電位生成回路21とを有する構成を例示している。しかし、図6に表したクランプ回路15aを用いた構成も可能である。次に、第3の実施形態について説明する。図12は、第3の実施形態に係る無線機器の構成を例示するブロック図である。図12に表したように、無線機器30は、半導体スイッチ1a、アンテナ31、送受信回路32a、32b、無線制御回路33を備える。半導体スイッチ1aについては、図8に表した半導体スイッチ1aと同様であり、端子切替信号INにより共通端子ANTと、8つの高周波端子RF1~RF6との間の接続を切り替える。また、上記のとおり半導体スイッチ1aにおいては、電源回路7bには、端子切替信号INのデコード信号D1~D6が入力される。また、電源回路7bにおいては、クランプ回路15cが用いられ、端子切替信号INが5または6の規定値のときに第1の電位Vpは、温度制御される。共通端子ANTと高周波端子RF5またはRF6との間が導通状態になったとき、2次相互変調歪みIMD2の低温時の悪化が改善される。共通端子ANTは、アンテナ31に接続される。高周波端子RF1~RF6は、送受信回路32a、32bに接続される。アンテナ31は、携帯電話の無線通信、例えばGSM方式及びUMTS方式に対応した帯域、例えば、800M~2GHzの高周波信号を送受信する。送受信回路32aは、送信回路34a、34b、受信回路35a、35bを有し、GSM方式の高周波信号を送受信する。送信回路34aは、音声信号、映像信号、2値データなどの情報からなる送信信号をGSM方式の高周波信号に変調して半導体スイッチ1aの高周波端子RF1に出力する。送信回路34bは、送信信号をGSM方式の高周波信号に変調して半導体スイッチ1aの高周波端子RF2に出力する。受信回路35aは、高周波端子RF3から入力されるGSM方式の高周波信号を受信して、音声信号、映像信号、2値データなどの情報からなる受信信号に復調する。受信回路35bは、高周波端子RF4から入力されるGSM方式の高周波信号を受信して、受信信号を復調する。送受信回路32bは、送信回路36a、36b、受信回路37a、37b、デュプレクサ38a、38bを有し、UMTS方式の高周波信号を送受信する。送信回路36aは、送信信号をUMTS方式の高周波信号に変調してデュプレクサ38aを介して高周波端子RF5に出力する。受信回路37aは、デュプレクサ38aを介して高周波端子RF5から入力されるUMTS方式の高周波信号を受信し受信信号に復調する。送信回路36bは、送信信号をUMTS方式の高周波信号に変調してデュプレクサ38bを介して高周波端子RF6に出力する。受信回路37bは、デュプレクサ38bを介して高周波端子RF6から入力されるUMTS方式の高周波信号を受信し受信信号に復調する。無線制御回路33は、半導体スイッチ1aに端子切替信号INを出力して半導体スイッチ1aの端子間の接続を制御する。また、送受信回路32a、32bを制御する。すなわち、送信回路34a、34b、36a、36b、受信回路35a、35b、37a、37bを制御する。例えば、送受信回路32aの送信回路34aを用いて送信する場合、無線制御回路33は、半導体スイッチ1aに端子切替信号INを出力して、共通端子ANTと半導体スイッチ1aの高周波端子RF1とを接続する。上記のとおり、半導体スイッチ1aにおいては、共通端子ANTと高周波端子RF1~RF4との間が導通状態になった場合、電源回路7bは、第1の電位Vpの温度特性を制御しない。そのため、電力が大きいGSM方式に最適な第1の電位Vpが出力され、挿入損失Lossの悪化が抑制される。また、半導体スイッチ1aは、共通端子ANTと高周波端子RF5、RF6とが導通状態になった場合に、第1の電位Vpの温度特性が電源回路7bいより制御される。すなわち、UMTS方式に最適な挿入損失及び2次相互変調歪みIMD2の特性となるように第1の電位Vpは温度制御される。そのため、無線機器30によれば、半導体スイッチ1aの挿入損失の増加を抑制し、かつ2次相互変調歪みIMD2の温度による増加を抑制して、GSM方式、UMTS方式の高周波信号をそれぞれアンテナ31から送信することができる。なお、図12においては、半導体スイッチ1aをGSM方式及びUMTS方式に用いた構成について説明した。しかし、他の半導体スイッチ1を用いてもよい、また、他の無線通信の方式に用いることもできる。また、図12に表した無線機器30においては、変調及び復調が、それぞれ送信回路34a、34b、36a、36b及び受信回路35a、35b、37a、37bで行われる。しかし、共通の変復調回路を設け、送信回路に変調信号を出力し、また受信回路から入力した信号を復調する構成としてもよい。このように、第3の実施形態に係る無線機器においては、第1または第2の実施形態に係る半導体スイッチを用いているため、挿入損失の増加を抑制し、かつ2次相互変調歪みIMD2の温度による増加を抑制することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。