"周囲の状況によって静電容量が変化する静電容量素子と、前記静電容量素子の電荷を読み取る電荷読取機構と、前記電荷読取機構から転送される読取り電荷を積分して電圧信号に変換する積分器と、前記電荷読取機構から前記積分器へ転送される電荷からオフセットを除去するオフセット調整回路と、前記オフセット調整回路の動作を制御する制御回路と、を具備し、前記オフセット調整回路は、複数の容量素子からなり前記電荷読取機構と前記積分器との間に形成される電荷転送ラインに並列接続される容量素子数を切り替えて所定容量値に設定される可変容量素子と、前記電荷転送ラインに対して前記可変容量素子と並列に接続され、前記可変容量素子を構成する容量素子の最小値に対応した容量値を有する調整用容量素子と、を備え、前記制御回路は、前記電荷読取機構から前記積分器へ電荷転送する度に前記可変容量素子でオフセット除去するように前記可変容量素子を駆動し、前記可変容量素子でM回繰り返しオフセット除去する間に前記調整用容量素子でN回M>N;M、Nは自然数だけオフセット除去するように前記調整用容量素子を駆動することを特徴とする容量検出装置。前記可変容量素子と前記調整用容量素子は1つの集積回路内に形成されたことを特徴とする請求項1記載の容量検出装置。予め、前記可変容量素子によるオフセット誤差を前記調整用容量素子で吸収するように前記可変容量素子の駆動回数Mと前記調整用容量素子の駆動回数Nとが決定されていることを特徴とする請求項1又は請求項2記載の容量検出装置。しかしながら、可変容量素子を構成する個々のコンデンサは、半導体プロセスの制約により小容量化には限界がある。このため、オフセット調整回路が1回の積分動作で可変容量素子で引き抜く又は注入容量の精度にも限界があり、必ずしも十分な分解能を実現できなかった。本発明は、かかる点に鑑みてなされたものであり、調整用容量素子の最小値よりも高い精度でオフセットを調整可能な容量検出装置を提供することを目的とする。本発明の容量検出装置は、周囲の状況によって静電容量が変化する静電容量素子と、前記静電容量素子の電荷を読み取る電荷読取機構と、前記電荷読取機構から転送される読取り電荷を積分して電圧信号に変換する積分器と、前記電荷読取機構から前記積分器へ転送される電荷からオフセットを除去するオフセット調整回路と、前記オフセット調整回路の動作を制御する制御回路と、を具備し、前記オフセット調整回路は、複数の容量素子からなり前記電荷読取機構と前記積分器との間に形成される電荷転送ラインに並列接続される容量素子数を切り替えて所定容量値に設定される可変容量素子と、前記電荷転送ラインに対して前記可変容量素子と並列に接続され、前記可変容量素子を構成する容量素子の最小値に対応した容量値を有する調整用容量素子と、を備え、前記制御回路は、前記電荷読取機構から前記積分器へ電荷転送する度に前記可変容量素子でオフセット除去するように前記可変容量素子を駆動し、前記可変容量素子でM回繰り返しオフセット除去する間に前記調整用容量素子でN回M>N;M、Nは自然数だけオフセット除去するように前記調整用容量素子を駆動することを特徴とする。この構成によれば、可変容量素子でM回繰り返しオフセット除去する間に調整用容量素子でN回だけオフセット除去するように調整用容量素子を駆動するので、仮に調整用容量素子の容量値を半導体プロセス上の最小値Cminとすれば、オフセット調整回路で擬似的にCmin×N/Mの分解能を実現できる。本発明によれば、調整用容量素子の最小値よりも高い精度でオフセットを調整可能な容量検出装置を提供できる。以下、本発明の実施の形態について添付図面を参照して詳細に説明する。図1は実施の形態に係る容量検出装置の概略図である。本実施の形態に係る容量検出装置10は、静電容量式センサ11で検出された静電容量電荷を読み取る電荷読取機構12と、電荷読取機構12で読み取られた電荷を積分して電圧信号に変換する積分器13と、電荷読取機構12から積分器13へ転送される電荷からオフセットを除去するオフセット調整回路14と、積分器13の出力する電圧信号をデジタル信号に変換するA/D変換器15と、オフセット調整を含む装置全体の動作を制御する制御回路16とを備える。静電容量式センサ11は、センサ容量Csを構成するセンサ電極の周囲の状況によって静電容量が変化する。例えば、静電容量式センサ11をタッチパネルのセンサに適用した場合には、操作者の指の接近に応じて静電容量が変化する。オフセット調整回路14は、最小容量Cminの調整用容量素子C1,C2,C3を並列接続した可変容量素子21と、調整用容量素子C1,C2,C3の一端と電荷転送ラインL1との間を独立にON/OFFするスイッチSW1,SW2,SW3と、可変容量素子21を構成する各調整用容量素子C1,C2,C3の他端に対して並列に駆動パルスを印加するパルス発生源22と、可変容量素子21に対して並列に接続された最小容量Cminからなる1つの調整用容量素子23と、調整用容量素子23に対して駆動パルスを印加するパルス発生源24とを備えている。オフセット調整回路14を構成する調整用容量素子C1,C2,C3と調整用容量素子23とは同一の集積回路内に形成されている。最小容量Cminは半導体プロセス上の制約を考慮して実現可能な最小容量であってもよい。制御回路16は、電荷読取機構12で読み取られた電荷をM回連続して積分器13へ転送し、M回にN回だけリセット信号をアクティブにして積分器13をリセットする。このとき、制御回路16は、電荷読取機構12から積分器13への電荷転送に同期して1回の積分毎に駆動パルスが可変容量素子21へ印加されるようにパルス発生源22を制御し、かつ、M回の連続積分の過程でN回N回は0回からM-1回だけ駆動パルスが調整用容量素子23へ印加されるようにパルス発生源24を制御する。M>Nであり、M、Nは自然数である。M回の連続積分電荷転送において、可変容量素子21に設定された容量値で毎回M回引き抜き又は注入が行われるが、調整用容量素子23の最小容量CminはN回だけ引き抜く又は注入ように制御される。これは、擬似的に最小容量CminはN/Mの容量値でオフセット調整していることになる。例えば、M=16、N=1とすれば、16回の連続積分動作中可変容量素子21に対して16個の駆動パルスを発生に調整用容量素子23に対して1回だけ駆動パルスを発生させる。最小容量Cmin=100fFであれば、100fF×1/16=6.25fFの分解能を得たことに相当する。次に、以上のように構成された本実施の形態の動作について説明する。図2は連続積分回数MをM=5とした場合のタイミング図を示している。制御回路16は、静電容量式センサ11に対する駆動パルスを生成するパルス発生源16に対して所定周期でタイミング信号A:図2aを供給すると共に、電荷読取機構12に対しても電荷転送のための制御信号を供給する。このとき、タイミング信号Aと同一タイミングで可変容量素子21のパルス発生源22に対してタイミング信号B:図2bを供給する。駆動パルスを5パルス供給した後に、A/D変換器15に対して読み取りトリガH:図2hが与えられ、A/D変換器15が積分器13の積分出力を読み取った後、積分器13に対してリセット信号G:図2gが供給される。そして、制御回路16は、5回の連続積分中の1回だけ、調整用容量素子23のパルス発生源24に対してタイミング信号C:図2cを供給している。図2に示すように、電荷読取機構12がタイミング信号Aに同期して電荷転送しD:図2d、電荷転送に同期して、可変容量素子21のパルス発生源22にタイミング信号Bが与えられるので、電荷転送の度1回の積分毎に、可変容量素子21を構成する調整用容量素子C1~C3のうちONしているスイッチSW1~SW3を介して電荷転送ラインL1に接続されている調整用容量素子に電荷が引き抜かれる又は注入。図2e図1中のEにおける2番目から5番目の信号波形が可変容量素子21だけで電荷引き抜きした電荷に相当する。図2に示す例では、5回の連続積分のうち初回の積分に供される転送電荷に対して、タイミング信号Cによって調整用容量素子23に駆動パルスが与えられて最小容量Cminが引き抜かれる。これにより、オフセット調整回路14では、擬似的にCmin/5の分解能を実現している。図2eに示す波線部分はCmin/5の分解能によっても僅かに残るオフセット誤差を示している。積分器13は、Cmin/5の分解能でオフセット調整された転送電荷を積分して積分値を電圧信号F:図2fとして出力している。電圧信号Fには破線で示すように僅かにオフセット誤差が含まれている。A/D変換器15は、積分器13の5回目の積分値である電圧信号Fを取り込んでデジタル信号に変換し、後段の処理回路不図示へ出力している。図3は可変容量素子21だけでオフセット調整する場合の比較例である。同図abd~hは、図2abd~hの信号波形に対応する。同図に示すように、可変容量素子21だけでオフセット調整する場合、最小容量Cminよりも高い分解能が得られないので、転送電荷から可変容量素子21で電荷を引き抜く度にオフセット誤差が生じる。このオフセット誤差は積分器13がリセットされるまで積分の度に累積され、積分器13の5回目の積分値である電圧信号F:図2fには大きなオフセット誤差が生じる。以上のように、本実施の形態によれば、オフセット調整回路14において、可変容量素子21と並列に最小容量Cminからなる調整用容量素子23を設け、可変容量素子21ではM回の積分回数のうち全ての積分動作に同期して電荷を引き抜くが、調整用容量素子23ではM回の積分回数のうちN回M>Nだけ最小容量Cminでの電荷の引き抜きを行うので、オフセット調整回路14で擬似的にCmin×N/Mの分解能を実現できる。次に、自己容量方式又は相互容量方式の静電容量センサに適合した容量検出装置の詳細構成について説明する。自己容量方式は、自己容量センサ電極とGND間容量を検出対象とする。相互容量方式は、2つのセンサ電極間に形成される相互容量、又は基準電極と2つのセンサ電極の間に形成される相互容量の差として定義される容量を検出対象とする。図4は自己容量方式の静電容量センサに適合した容量検出装置の詳細ブロックである。基本構成は、図1に示す容量検出装置と同一であり、電荷読取機構12が自己容量方式の静電容量センサに適合した回路構成となっている。自己容量方式の静電容量センサは、静電容量変化を検出するセンサ容量Csと固定容量である参照容量Crefとで構成されている。自己容量方式の場合、センサ容量Cs及び参照容量Crefのそれぞれの一端はグランドに接続される。センサ容量Cs及び参照容量Crefの他端にはスイッチSW00を介して電圧Vddで充電可能であり、センサ容量Cs及び参照容量CrefはスイッチSW11によってリセットされる。センサ容量Cs及び参照容量CrefはスイッチSW2を介して電荷読取機構12内の再分配容量Cpm、Cnmの一端に接続されている。再分配容量Cpm、CnmにはスイッチSW12を介して電圧Vddで充電可能に構成されており、スイッチSW01によってリセット可能に構成されている。再分配容量Cpm、CnmはスイッチSW3を介してクロススイッチXSWの入力端に接続されている。クロススイッチXSWの一方の入力端には、オフセット調整回路14における可変容量素子21_p及び調整用容量23_pが並列に接続されている。また、クロススイッチXSWの他方の入力端には、オフセット調整回路14における可変容量素子21_n及び調整用容量23_nが並列に接続されている。オフセット調整回路14は、図1に示す回路構成と基本的に同じであるが、差動回路構成に対応して電荷転送ラインLp、Lnの双方の極性に対応してオフセット調整回路が設けられている。なお、電荷転送ラインLp、LnにはスイッチSW20を介して電圧Vdd/2が印加される。クロススイッチXSWの出力端に積分器13が接続されている。図5は上記容量検出装置のタイミングチャートである。同図では、4回の積分に1回の割合で調整用容量23_p/23_nによる最小容量Cminでの電荷引き抜き負極性側では注入を行う。なお、1回の積分の都度、可変容量素子21_p/21_nによる電荷引き抜き負極性側では注入を行う。積分器13がリセットされるのと同時に、スイッチSW00/SW01がONすることにより、センサ容量Cs及び参照容量Crefが電圧Vddで充電され、再分配容量Cpm、Cnmがリセットされる。スイッチSW00/SW01をOFFした後、スイッチSW2/SW20をONする。スイッチSW2をONすることにより、センサ容量Csの電荷が再分配容量Cpmへ分配されると共に、参照容量Crefの電荷が再分配容量Cnmへ分配される。また、スイッチSW20をONすることにより、電荷転送ラインLp,Lnに固定電圧Vdd/2が印加される。スイッチSW2/SW20をOFFするタイミングで、スイッチSW3をONして再分配容量Cpm、Cnmと積分器13とを接続すると共に、それまでハイレベル状態にあった駆動パルスBCDP0/BCDN0、BCDP1/BCDN1を立ち下げる。駆動パルスBCDP0/BCDN0を立ち下げ時の立ち下げパルスが、可変容量素子21_p/21_nに与えられる駆動パルスとなり、駆動パルスBCDP1/BCDN1を立ち下げ時の立ち下げパルスが、調整用容量23_p/23_nに与えられる駆動パルスとなる。スイッチSW3をONするタイミングでクロススイッチXSWはパラレル接続に設定される。この結果、センサ容量Cs側の電荷が分配された再分配容量Cpmの電荷が電荷転送ラインLpを経由して積分器13の一方の入力端子正極側へ入力される。また、参照容量Cref側の電荷が分配された再分配容量Cnmの電荷が電荷転送ラインLnを経由して積分器13の他方の入力端子負極側へ入力される。このとき、可変容量素子21_p/21_n及び調整用容量23_p/23_nには共に駆動パルスが与えられているので、可変容量素子21_p/21_n及び調整用容量23_p/23_nのそれぞれにおいて電荷の引き抜き又は注入が行われる。次に、スイッチSW3がOFFしてからスイッチSW11/SW12がONする。スイッチSW11をONすることにより、センサ容量Cs及び参照容量Crefがリセットされ、スイッチSW12をONすることにより、再分配容量Cpm、Cnmが電圧Vddで充電される。スイッチSW11/SW12をOFFした後、スイッチSW2/SW20をオンする。スイッチSW2をONすることにより、電圧Vddで充電された再分配容量Cpm、Cnmとリセットされたセンサ容量Cs及び参照容量Crefとの間で電荷の再分配が行われる。スイッチSW2をOFFした後、スイッチSW3をONすると共に、駆動パルスBCDP0/BCDN0だけを立ち上げる。スイッチSW3をONすることにより、クロス状態に設定されているクロススイッチXSWを経由して再分配容量Cpm、Cnmの電荷が積分器13に前回とは逆極性で転送される。このとき、駆動パルスBCDP0/BCDN0を立ち上げる時の立ち上げパルスが、可変容量素子21_p/21_nに与えられる駆動パルスとなり、可変容量素子21_p/21_nだけによるオフセット調整電荷の引き抜く/注入が行われる。以降、同様にして駆動パルスBCDP0/BCDN0の立ち上がり/立ち下りエッジで3回、4回と積分が繰り返され、そのたびに可変容量素子21_p/21_nだけによるオフセット調整が行われる。そして、最初から数えて5回目の積分では、駆動パルスBCDP0/BCDN0とBCDP1/BCDN1とが同時に立ち下げられる。これにより、駆動パルスBCDP0/BCDN0の立下りエッジで生成される駆動パルスにて可変容量素子21_p/21_nによる電荷引き抜き/注入が行われ、BCDP1/BCDN1の立下りエッジで生成される駆動パルスにて調整用容量23_p/23_nにおいて電荷の引き抜き/注入が行われる。以上のように、4回の積分に1回の割合で調整用容量23_p/23_nによる最小容量Cminでの電荷の引き抜き/注入を行うので、オフセット調整回路14で擬似的にCmin×1/5の分解能を実現できる。図6は相互容量方式の静電容量センサに適合した容量検出装置の詳細ブロックである。基本構成は、図1に示す容量検出装置と同一であり、電荷読取機構12が相互容量方式の静電容量センサに適合した回路構成となっている。相互容量方式の静電容量センサは、静電容量変化を検出するセンサ容量Csと固定容量である参照容量Crefとで構成されている。相互容量方式の場合、センサ容量Cs及び参照容量Crefのそれぞれの一端は電源電圧Vdd/2側となり、他端には駆動パルスSDRVを供給可能に構成されている。センサ容量Csと再分配容量Cpmとの間はスイッチSW13pで接続され、参照容量Crefと再分配容量Cnmとの間はスイッチSW13nで接続されている。センサ容量Csの一方の端子に対してスイッチSW02p、SW13pを介して電圧Vdd/2が印加される。また、参照容量Crefの一方の端子に対してスイッチSW02n、SW13nを介して電圧Vdd/2が印加される。その他の構成は図4に示す容量検出装置と同様である。図7は上記容量検出装置のタイミングチャートである。同図では、4回の積分に1回の割合で調整用容量23_p/23_nによる最小容量Cminでの電荷引き抜き負極性側では注入を行う。なお、1回の積分の都度、可変容量素子21_p/21_nによる電荷引き抜き負極性側では注入を行う。積分器13がリセットされるのと同時に、スイッチSW02p/SW02nがONすることにより、再分配容量Cpm、Cnmが電圧Vdd/2で充電される。その後、スイッチSW02p/SW02nをOFFするのに同期して、スイッチSW13p、13n、20をONすると共に、駆動パルスSDRVを立ち上げる。駆動パルスSDRVの立ち上がりエッジによってセンサ容量Cs及び参照容量Crefの容量に対応した電荷が再分配容量Cpm、Cnmへ分配される。次に、スイッチSW13p、13n、20をOFFしたら、スイッチSW3をONするとともに、それまでハイレベルに維持されていた駆動パルスBCDP0/BCDN0、BCDP1/BCDN1を立ち下げる。駆動パルスBCDP0/BCDN0の立ち下げエッジによって可変容量素子21_p/21_nに与えられる駆動パルスとなり、駆動パルスBCDP1/BCDN1の立ち下げエッジが調整用容量23_p/23_nに与えられる駆動パルスとなる。スイッチSW3をONするタイミングでクロススイッチXSWはパラレル接続に設定される。この結果、センサ容量Cs側の電荷が分配された再分配容量Cpmの電荷が電荷転送ラインLpを経由して積分器13の一方の入力端子正極側へ入力される。また、参照容量Cref側の電荷が分配された再分配容量Cnmの電荷が電荷転送ラインLnを経由して積分器13の他方の入力端子負極側へ入力される。このとき、可変容量素子21_p/21_n及び調整用容量23_p/23_nには共に駆動パルスが与えられているので、可変容量素子21_p/21_n及び調整用容量23_p/23_nのそれぞれにおいて電荷の引き抜き又は注入が行われる。次に、再びスイッチSW02p、SW02nをONすると、再分配容量Cpm、Cnmが電圧Vdd/2で充電される。その後、スイッチSW02p/SW02nをOFFするのに同期して、スイッチSW13p、13n、20をONすると共に、駆動パルスSDRVを立ち下げる。駆動パルスSDRVの立ち下がりエッジによってセンサ容量Cs及び参照容量Crefの容量に対応した電荷が再分配容量Cpm、Cnmへ分配される。次に、スイッチSW13p、13n、20をOFFしたら、スイッチSW3をONするとともに、それまでローレベルに維持されていた駆動パルスBCDP0/BCDN0を立ち上げる。駆動パルスBCDP0/BCDN0の立ち上がりエッジが可変容量素子21_p/21_nに与えられる駆動パルスとなる。駆動パルスBCDP1/BCDN1は変化させないので、調整用容量23_p/23_nは駆動されない。スイッチSW3をONするタイミングでクロススイッチXSWはクロス接続に設定される。この結果、センサ容量Cs側の電荷が分配された再分配容量Cpmの電荷が積分器13の他方の入力端子負極側へ入力され、参照容量Cref側の電荷が分配された再分配容量Cnmの電荷が積分器13の一方の入力端子正極側へ入力される。このとき、可変容量素子21_p/21_nだけに駆動パルスが与えられているので、可変容量素子21_p/21_nだけによる電荷の引き抜き又は注入が行われる。以降、同様にして駆動パルスBCDP0/BCDN0の立ち上がり/立ち下りエッジで3回、4回と積分が繰り返され、そのたびに可変容量素子21_p/21_nだけによるオフセット調整が行われる。そして、最初から数えて5回目の積分では、駆動パルスBCDP0/BCDN0とBCDP1/BCDN1とが同時に立ち下げられる。これにより、駆動パルスBCDP0/BCDN0の立下りエッジで生成される駆動パルスにて可変容量素子21_p/21_nによる電荷引き抜き/注入が行われ、BCDP1/BCDN1の立下りエッジで生成される駆動パルスにて調整用容量23_p/23_nにおいて電荷の引き抜き/注入が行われる。以上のように、4回の積分に1回の割合で調整用容量23_p/23_nによる最小容量Cminでの電荷の引き抜き/注入を行うので、オフセット調整回路14で擬似的にCmin×1/5の分解能を実現できる。なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている回路構成については、これに限定されず、本発明の効果を発揮する範囲内で適宜変更可能である。その他、本発明の目的を逸脱しない限りにおいて適宜変更実施可能である。"