画素部、及び、駆動信号及び電源電位の供給が行われると前記画素部への画像信号の入力を行い、前記駆動信号及び前記電源電位の供給が停止すると前記画素部への前記画像信号の入力を停止する駆動回路を有するパネルと、前記画素部において前記パネルと重なる位置に設けられたタッチパネルと、前記タッチパネルからの操作信号に従って、前記駆動信号及び前記電源電位の前記駆動回路への供給の有無を選択するCPUと、前記CPUの選択に従って、前記駆動信号及び前記電源電位の前記駆動回路への供給を制御する表示制御回路と、を有し、前記画素部は、前記画像信号の電圧に従って表示を行う表示素子と、前記電圧の保持を制御するトランジスタとを有し、前記トランジスタは、チャネル形成領域に、バンドギャップがシリコンよりも広い半導体材料を含んでいる半導体表示装置。画素と、フォトセンサとを有する画素部、及び、駆動信号及び電源電位の供給が行われると前記画素部への画像信号の入力を行い、前記駆動信号及び前記電源電位の供給が停止すると前記画素部への前記画像信号の入力を停止する駆動回路を有するパネルと、前記フォトセンサからの操作信号に従って、前記駆動信号及び前記電源電位の前記駆動回路への供給の有無を選択するCPUと、前記CPUの選択に従って、前記駆動信号及び前記電源電位の前記駆動回路への供給を制御する表示制御回路と、を有し、前記画素は、前記画像信号の電圧に従って表示を行う表示素子と、前記電圧の保持を制御するトランジスタとを有し、前記トランジスタは、チャネル形成領域に、バンドギャップがシリコンよりも広い半導体材料を含んでいる半導体表示装置。請求項1または請求項2において、前記駆動回路はシフトレジスタを有しており、前記駆動信号はスタート信号及びクロック信号である半導体表示装置。請求項1乃至請求項3のいずれか1項において、前記半導体材料は酸化物半導体である半導体表示装置。請求項4において、前記酸化物半導体は、In-Ga-Zn-O系の酸化物半導体である半導体表示装置。請求項4または請求項5において、前記酸化物半導体の水素濃度は、5×1019/cm3以下である半導体表示装置。請求項1乃至請求項6のいずれか1項において、前記トランジスタのオフ電流密度が100zA/μm以下である半導体表示装置。タッチパネルからの操作信号に従って、一定期間内における画素部への画像信号の書き込み回数を変更し、前記画素部に前記画像信号が書き込まれると、前記画像信号の電圧に従って表示素子が表示を行い、チャネル形成領域に、バンドギャップがシリコンよりも広い半導体材料を含んでいるトランジスタにより、前記画像信号の電圧が保持されることで、前記表示素子の表示が維持される、半導体表示装置の駆動方法。フォトセンサからの操作信号に従って、一定期間内における画素部への画像信号の書き込み回数を変更し、前記画素部に前記画像信号が書き込まれると、前記画像信号の電圧に従って表示素子が表示を行い、チャネル形成領域に、バンドギャップがシリコンよりも広い半導体材料を含んでいるトランジスタにより、前記画像信号の電圧が保持されることで、前記表示素子の表示が維持される、半導体表示装置の駆動方法。請求項8または請求項9において、前記半導体材料は酸化物半導体である半導体表示装置の駆動方法。請求項10において、前記酸化物半導体は、In-Ga-Zn-O系の酸化物半導体である半導体表示装置の駆動方法。請求項10または請求項11において、前記酸化物半導体の水素濃度は、5×1019/cm3以下である半導体表示装置の駆動方法。請求項8乃至請求項12のいずれか1項において、前記トランジスタのオフ電流密度が100zA/μm以下である半導体表示装置の駆動方法。上述したように、タッチスクリーンは電子機器の小型化を図りやすいというメリットを有する。タッチパネル、或いはフォトセンサを、フラットパネルディスプレイのような薄型の半導体表示装置に付加することで、さらに電子機器を小型化、或いは薄型化することができる。そのため、タッチパネルが付加された半導体表示装置は、据え置き型のみならず、携帯型を含めた様々な電子機器への応用が期待できる。ところで、半導体表示装置の性能を評価する上で低消費電力であることは重要なポイントの一つであるが、タッチパネル或いはフォトセンサを有する半導体表示装置も例外ではない。特に、携帯電話などの携帯型の電子機器だと、タッチパネル或いはフォトセンサを有する半導体表示装置の消費電力の高さは、連続使用時間の短縮化というデメリットに繋がるため、消費電力の低さが求められる。上記特許文献1でも、消費電力の低減を課題としている。具体的に、特許文献1では、消費電力を低減させるために、タッチパネルへのキー操作がないときに液晶表示パネルの駆動を停止する構成について記載されている。しかし、特許文献1では、上記構成を実現させるために液晶材料の種類を限定する必要があり、汎用性が低い。なおかつ、上記液晶表示パネルはフルカラーの画像を表示するために、各色に対応する表示層を積層するので、パネル内部での光の損失が大きく、表示が暗い。上述の課題に鑑み、本発明は、画像の品質低下を防ぎつつ、消費電力の低減を実現することができる、タッチパネル或いはフォトセンサを有する半導体表示装置の提案を課題とする。或いは、本発明は、画像の品質低下を防ぎつつ、消費電力の低減を実現することができる、タッチパネル或いはフォトセンサを有する半導体表示装置の駆動方法の提案を課題とする。本発明者らは、通常、半導体表示装置に位置情報を入力する直前において、画像表示領域に表示される画像が動画であるよりも静止画である方が、ユーザーにとって入力位置を特定しやすいと考えた。そして、半導体表示装置に位置情報を断続的に入力する際は、ユーザーからの位置情報の入力を待ち受けている期間が長くなりやすいため、画像表示領域において静止画の表示されている期間も長くなることに着目した。本発明者らは、上記期間において、半導体表示装置の消費電力を低減させる余地が残されているのではないかと考えた。そこで、本発明の一態様に係る半導体表示装置では、タッチパネル或いはフォトセンサへの位置情報の入力前に静止画が表示される際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることで、半導体表示装置の消費電力の低減を図る。或いは、本発明の一態様に係る半導体表示装置では、タッチパネル或いはフォトセンサへの位置情報の入力後に静止画が表示される際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることで、半導体表示装置の消費電力の低減を図ることを特徴とする。上記構成により、タッチパネル或いはフォトセンサへの位置情報の入力を待ち受けている期間において、消費電力を低減させることができる。さらに、本発明の一態様では、上記構成を実現するために、半導体表示装置の画像表示領域に相当する画素部に、表示素子と、当該表示素子に与えられる電圧の保持を制御するための、オフ電流が極めて小さい絶縁ゲート電界効果型トランジスタ以下、単にトランジスタとするとを設けることを特徴とする。オフ電流の極めて小さいトランジスタを用いることで、表示素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。上記トランジスタは、シリコン半導体よりもバンドギャップが広い半導体材料を、チャネル形成領域に含むことを特徴とする。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低いトランジスタを実現することができる。このような半導体材料としては、例えば、シリコンの約2倍以上の大きなバンドギャップを有する、酸化物半導体が挙げられる。上記構成を有するトランジスタを、表示素子に与えられる電圧を保持するためのスイッチング素子として用いることで、表示素子からの電荷のリークを防ぐことができる。具体的に、本発明の一態様に係る半導体表示装置は、画素部、及び、前記画素部への画像信号の入力を制御する駆動回路が設けられたパネルと、前記画素部において前記パネルと重なる位置に設けられたタッチパネルとを有する。前記画素部は、入力される画像信号の電圧に従って表示を行う表示素子と、前記電圧の保持を制御するトランジスタとを有する。そして、前記トランジスタは、そのチャネル形成領域に、例えば酸化物半導体などの、バンドギャップがシリコン半導体よりも広い半導体材料を含んでいる。そして、本発明の一態様に係る半導体表示装置は、上記構成に加えて、駆動回路の駆動周波数、すなわち一定期間内における画像信号の書き込み回数を、タッチパネルから入力される操作信号に従って変更する。或いは、本発明の一態様に係る半導体表示装置は、画素部、及び、前記画素部への画像信号の入力を制御する駆動回路が設けられたパネルを有する。前記画素部は、入力される画像信号の電圧に従って表示を行う表示素子と、前記電圧の保持を制御するトランジスタとを画素に有する。さらに、前記画素部は、フォトセンサを有し、上記フォトセンサは、フォトダイオードなど、受光することで電気信号を発する機能を有する受光素子と、トランジスタとを有する。そして、前記トランジスタは、そのチャネル形成領域に、例えば酸化物半導体などの、バンドギャップがシリコン半導体よりも広い半導体材料を含んでいる。そして、本発明の一態様に係る半導体表示装置は、上記構成に加えて、駆動回路の駆動周波数、すなわち一定期間内における画像信号の書き込み回数を、タッチパネルから入力される操作信号に従って変更する。なお、酸化物半導体は、微結晶シリコンまたは多結晶シリコンによって得られるのと同程度の高い移動度と、非晶質シリコンによって得られる均一な素子特性とを兼ね備えた、半導体特性を示す金属酸化物である。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減された酸化物半導体膜を用いることにより、トランジスタのオフ電流、リーク電流を下げることができる。具体的に、酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が1×106μmでチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電圧ドレイン電圧が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10-13A以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、100zA/μm以下であることが分かる。また、容量素子とトランジスタゲート絶縁膜の厚さは100nmとを接続して、容量素子に供給される又は容量素子から放出される電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタのチャネル形成領域に高純度化され、酸素欠損が低減された酸化物半導体膜を用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が3Vの場合に、10zA/μm乃至100zA/μmという、さらに低いオフ電流密度が得られることが分かった。したがって、本発明の一態様に係る半導体表示装置では、酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、10zA/μm以下、好ましくは1zA/μm以下、更に好ましくは1yA/μm以下にすることができる。従って、高純度化され、酸素欠損が低減された酸化物半導体膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。なお、酸化物半導体は、四元系金属酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体、In-Ga-O系酸化物半導体や、In-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。なお、本明細書においては、例えば、In-Sn-Ga-Zn-O系酸化物半導体とは、インジウムIn、錫Sn、ガリウムGa、亜鉛Znを有する金属酸化物、という意味であり、その組成比は特に問わない。また、上記酸化物半導体は、珪素を含んでいてもよい。また、酸化物半導体は、化学式InMO3ZnOmm>0で表記することができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。本発明の一態様では、半導体表示装置への位置情報の入力時において、静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる。そのため、画像の品質低下を防ぎつつ、消費電力を低減することができる、タッチパネルを有する半導体表示装置を実現することができる。或いは、画像の品質低下を防ぎつつ、消費電力を低減することができる、半導体表示装置の駆動方法を実現することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本発明の半導体表示装置は、液晶表示装置、有機発光素子OLEDに代表される発光素子を各画素に備えた発光装置、電子ペーパー、DMDDigitalMicromirrorDevice、PDPPlasmaDisplayPanel、FEDFieldEmissionDisplay等や、トランジスタを画素部に有しているその他の半導体表示装置をその範疇に含む。実施の形態1本発明の一態様に係る半導体表示装置の構成を示すブロック図を、図1に一例として示す。なお、本明細書では、ブロック図において、回路を機能ごとに分類し、互いに独立したブロックとして示しているが、実際の回路は機能ごとに完全に切り分けることが難しく、一つの回路が複数の機能に係わることもあり得る。図1に示す半導体表示装置は、パネル100と、表示制御回路101と、CPU102と、タッチパネル104とを有する。さらに、本発明の一態様に係る半導体表示装置は、タッチパネル用制御回路を有していても良い。パネル100は、各画素110にトランジスタ105及び表示素子106を有する画素部107と、画素部107の動作を制御する、例えば、信号線駆動回路108及び走査線駆動回路109などの駆動回路111とを有する。走査線駆動回路109は、画素部107が有する画素110を、トランジスタ105のスイッチングを制御することで選択する。信号線駆動回路108は、選択された画素110の表示素子106への、画像信号の入力を制御する。表示制御回路101は、パネル100が有する信号線駆動回路108及び走査線駆動回路109への、画像信号、駆動信号及び電源電位の供給を制御する。なお、駆動信号はパルスによって駆動回路111の動作を制御するための信号であるが、駆動回路111の構成によって、その動作に必要な駆動信号の種類は異なる。例えば、駆動信号には、シフトレジスタの動作を制御するスタート信号及びクロック信号、記憶回路におけるデータ保持のタイミングを制御するラッチ信号等が挙げられる。信号線駆動回路108と走査線駆動回路109は、駆動信号及び電源電位の供給により、上記動作を行うことができる。タッチパネル104は、パネル100の画素部107と重なるように配置されており、ユーザーがスタイラスまたは指などをタッチパネル104に接触させる、或いはタッチパネル104近傍に近づけると、その位置情報を含む操作信号を生成する。タッチパネル用制御回路は、タッチパネル104から入力された操作信号に、AD変換、振幅処理などの各種信号処理を施し、CPU102に送る。操作信号には、画素部107のどの位置がユーザーにより選択されたかを特定するための位置情報が含まれている。CPU102は、操作信号に含まれる上記位置情報を用い、画素部107において画像の書き換えを行うか否かを選択する。そして、選択された結果に従って、表示制御回路101の動作を制御する。具体的には、駆動回路111への駆動信号及び電源電位の供給の有無を選択する。また、例えば、書き換えを行う場合は、上記位置情報に対応する画像信号を記憶回路から読み出し、表示制御回路101に送る。なお、上記記憶回路は、CPU102の内部に設けられていても良いし、CPU102の外部に設けられていても良い。或いは、上記記憶回路は、半導体表示装置の外部に設けられていても良い。なお、タッチパネル104において指し示した位置と、当該位置と重なる画素部107の位置の対応関係を、キャリブレーションと呼ばれる位置補正操作によりあらかじめ抽出、或いは補正する。その対応関係のデータは、CPU102が有する記憶回路、或いは、タッチパネル用制御回路が有する記憶回路に保存しておく。なお、図1では、タッチパネル104を用いた半導体表示装置の構成を示しているが、本発明の一態様に係る半導体表示装置は、タッチパネル104の代わりにフォトセンサを用いることができる。フォトセンサは、画素110と共に、画素部107に設けることができる。フォトセンサを用いる場合は、タッチパネル104を用いる場合とは異なり、上述した位置補正操作は必ずしも必要ではない。そして、本発明の一態様では、タッチパネル104、或いはフォトセンサへの操作信号の入力により書き換えが行われた結果、画素部107において表示される画像が静止画である場合と、動画である場合とで、駆動回路111の駆動周波数を異ならせる。具体的には、静止画が表示される際の信号線駆動回路108と走査線駆動回路109の駆動周波数を、動画が表示される際の上記駆動周波数よりも低くする。上記構成により、半導体表示装置の消費電力の低減を図る。また、本発明の一態様では、画素部107において、表示素子106に与えられる電圧の保持を制御するために、オフ電流が極めて小さいトランジスタを用いることを特徴とする。オフ電流の極めて小さいトランジスタを用いることで、表示素子106に与えられる電圧が保持される期間を長くすることができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部107に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部107への画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば、上述したような、高純度化され、酸素欠損が低減された酸化物半導体膜を活性層として用いたトランジスタを用いることで、画像信号の書き込みの間隔を10秒以上、好ましくは30秒以上、さらに好ましくは1分以上にすることができる。そして、画像信号が書き込まれる間隔を長くすればするほど、より消費電力を低減することができる。なお、特に断りがない限り、本明細書では、オフ電流とは、nチャネル型pチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位低い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が0以下0以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。また、特に断りがない限り、リーク電流とは、絶縁膜を通してソース電極あるいはドレイン電極とゲート電極との間に流れる電流のことを意味する。本発明の一態様に係る半導体表示装置の動作は、動画を表示する期間と静止画を表示する期間とに分けて説明することができる。静止画を表示するときの、画素110、駆動回路111の具体的な動作の一例について、図3を用いて説明する。図3に、画素110の動作状態の時間変化と、駆動回路111の動作状態の時間変化とを、模式的に示す。静止画を表示する期間において、画素110への画像信号IMGの書き込みを行う期間Aと、画像信号IMGによって表示素子106が階調の表示を維持している期間Bは、交互に出現する。図3では、期間A1~期間A4で示す4つの期間Aと、期間B1~期間B4で示す4つの期間Bが、交互に出現している場合を例示している。具体的に図3では、各期間が、期間A1、期間B1、期間A2、期間B2、期間A3、期間B3、期間A4、期間B4の順に並んでいる。期間Aでは、駆動回路111に駆動信号及び電源電位の供給を行うことで、信号線駆動回路108、走査線駆動回路109などの各駆動回路を動作している状態にする。図3では、駆動回路111が動作している状態を、SSTで示す。走査線駆動回路109が動作状態になると、走査信号SCNが走査線駆動回路109から画素部107に入力されることで、画素110が順次選択される。具体的には、走査信号SCNによりトランジスタ105がオンになることで、画素110の選択が行われる。信号線駆動回路108が動作状態になると、走査線駆動回路109により選択された画素110に、信号線駆動回路108から画像信号IMGが入力される。具体的には、オンのトランジスタ105を介して、画像信号IMGが表示素子106に入力される。選択された画素110に画像信号IMGが入力されると、表示素子106は画像信号IMGに応じて階調の表示を行う。表示素子106によって表示される階調の階調数は、2値であっても良いし、3値以上の多値であっても良い。画像信号IMGによる階調の表示状態は、一定期間保持される。上述した画像信号IMGの画素110への入力は、他の全ての画素110においても同様に行われる。全ての画素の表示状態が設定され、画素部107全体において、画像信号IMGのデータに基づいた画像が表示される。全ての画素110に画像信号IMGのデータが書き込まれて表示状態が設定された状態を、図3ではWで示す。次いで、期間Bでは、駆動回路111への駆動信号及び電源電位の供給を停止することで、信号線駆動回路108、走査線駆動回路109などの各駆動回路を停止状態にする。図3では、駆動回路111が動作を停止している状態を、SSTPで示す。信号線駆動回路108が停止状態になることで、画像信号IMGの画素部107への入力が停止する。また、走査線駆動回路109が停止状態になることで、走査信号SCNの画素部107への入力が停止する。そのため、走査線駆動回路109による画素110の選択が停止するため、画素110が有する表示素子106は、直前の期間Aにおいて設定された表示状態を保持する。表示素子106による階調の表示が保持されている状態を、図3ではHで示す。具体的に、図3では、期間A1において設定された表示状態を、期間B1において保持する。期間A2において設定された表示状態を、期間B2において保持する。期間A3において設定された表示状態を、期間B3において保持する。期間A4において設定された表示状態を、期間B4において保持する。本発明の一態様では、上述したように、オフ電流が極めて小さいトランジスタ105を用いているので、期間Bのそれぞれにおける表示状態の保持を、10秒以上、好ましくは30秒以上、さらに好ましくは1分以上にすることができる。そして、本発明の一態様では、期間Bの長さを、タッチパネル104或いはフォトセンサに入力される操作信号のパルスのタイミングに従って、適宜変更することができる。例えば、図3では、期間B2の終了のタイミングを、操作信号のパルスにより設定している場合を例示している。図3では、期間B2が操作信号のパルスの入力により強制的に終了し、次いで、期間A3が開始されている。よって、図3の場合、期間B2は、期間B1、期間B3などの、操作信号のパルスの入力に係わらずに自動的に終了した期間Bに比べて短い。なお、表示素子が表示状態を維持できる期間には限りがある。よって、表示素子が表示状態を維持できる期間を考慮し、操作信号のパルスが入力されない間における、期間Bが取り得る最大の長さをあらかじめ定めておく。すなわち、静止画の表示を行う期間が、期間Bの取り得る最大の長さよりも長い場合は、操作信号のパルスの入力がなくても、自動的に当該期間Bを終了させる。そして、次の期間Aにおいて同じ画像信号IMGの画素部107へ再度入力し、画素部107全体において、直前の期間Bにおいて保持されていた画像を、再度表示するようにする。本発明の一態様では、静止画の表示を行う期間において、画像の表示を維持しつつ、画像信号IMGの画素部107への書き込み回数を大幅に削減することができる。よって、駆動回路の駆動周波数を大幅に低減することができ、半導体表示装置の消費電力を低減することができる。なお、動画を表示する期間では、静止画を表示する期間と同様に、選択された画素110に画像信号IMGを書き込む。そして、表示素子106は、画像信号IMGに応じて階調の表示を行う。しかし、静止画の表示を行う期間とは異なり、全ての画素110に画像信号IMGを書き込んで表示状態を設定した後に、駆動回路の動作を必ずしも停止しなくとも良い。次いで、タッチパネル104への操作信号の入力と、それに伴って行われる、画素部107における画像の書き換え動作の流れについて説明する。なお、図2では、タッチパネル104を用いた場合を例に挙げているが、タッチパネル104の代わりにフォトセンサを用いた場合でも、同様の動作を行うことが可能である。図2は、半導体表示装置の動作の流れを一例として示すフローチャートである。図2では、ユーザーがタッチパネル104への位置情報の入力を行う前に、画素部107において静止画が表示されている場合A01:静止画の表示と、動画が表示されている場合A02:動画の表示とを想定している。本発明の一態様では、まず、画素部107に表示される画像を、タッチパネル104への入力を行うための、入力用の静止画に書き換えるA03:入力モードへの移行。具体的には、タッチパネル104に操作信号を入力するA04:タッチパネルへの操作信号の入力ことで、画素部107に入力用の静止画を表示させるA05:入力用の静止画の表示。動画が表示されている場合A02:動画の表示では、入力用の静止画に画像を書き換えることで、ユーザーが入力位置を特定しやすくなる。次いで、入力用の静止画に基づいて、タッチパネル104への操作信号の入力を行うA06:タッチパネルへの操作信号の入力。タッチパネル104に操作信号が入力されることで、画素部107への画像信号の書き込みが行われ、画素部107に表示されている画像が書き換えられる。この書き換えにより表示される画像は、操作信号の有する位置情報により従って定められる。図2では、再度、入力用の静止画が表示される場合A07:入力用の静止画の表示と、操作信号の入力により得られた情報を示す画像が表示される場合A08:結果の表示とを例示している。また、図2に示すように、一定の期間、操作信号の入力により得られた情報を示す画像が表示A09:結果の表示された後に、操作信号の入力を行わなくとも、再度、入力用の静止画が自動的に表示されるA10:入力用の静止画の表示ようにしても良い。なお、操作信号の入力により得られた情報を示す画像は、静止画であっても、動画であっても良い。そして、本発明の一態様では、タッチパネル104への操作信号の入力による静止画の表示期間において、図3に示したような駆動回路の動作を停止する駆動方法を採用する。図2に示すフローチャートでは、例えば、A05:入力用の静止画の表示、A07:入力用の静止画の表示、またはA10:入力用の静止画の表示において、上記駆動方法を採用することができる。さらに、操作信号の入力により得られた情報を示す画像が静止画である場合も、図3に示したような駆動回路の動作を停止する駆動方法を採用しても良い。上記構成により、ユーザーによるタッチパネル104への操作信号の入力が断続的に行われる際に、合間に行われる静止画の表示時に駆動回路の動作を停止し、消費電力を低減させることができる。実施の形態2本実施の形態では、図1に示した半導体表示装置において、静止画を表示する期間に、表示制御回路101から駆動回路111に送られる駆動信号及び電源電位について、図4を用いて説明する。表示制御回路101には、スタート信号SP、クロック信号CK、及び電源電位Vpが入力されている。また、表示制御回路101には、CPU102から制御信号GDCTL及び制御信号SDCTLが入力されている。制御信号GDCTLは、走査線駆動回路109の駆動を制御するための信号であり、制御信号SDCTLは、信号線駆動回路108の駆動を制御するための信号である。表示制御回路101は、入力されたスタート信号SP、クロック信号CK、及び電源電位Vpなどの信号又は電位を、制御信号GDCTL及び制御信号SDCTLに従って、走査線駆動回路109又は信号線駆動回路108に供給する。なお、走査線駆動回路109に入力されるスタート信号SPをスタート信号GSP、信号線駆動回路108に入力されるスタート信号SPをスタート信号SSPとする。また、走査線駆動回路109に入力されるクロック信号CKをクロック信号GCK、信号線駆動回路108に入力されるクロック信号CKをクロック信号SCKとする。走査線駆動回路109に入力される電源電位Vpを電源電位GVp、信号線駆動回路108に入力される電源電位Vpを電源電位SVpとする。なお、スタート信号GSPは、垂直同期周波数に応じたパルス信号であり、スタート信号SSPは、1ゲート選択期間に応じたパルス信号である。また、クロック信号GCKは、1つのクロック信号に限定されず、位相の異なる複数のクロック信号をクロック信号GCKとして用いてもよい。複数のクロック信号をクロック信号GCKとして用いることにより、走査線駆動回路109の動作速度を向上させることができる。また、クロック信号SCKは、1つのクロック信号に限定されず、位相の異なる複数のクロック信号をクロック信号SCKとして用いてもよい。位相の異なる複数のクロック信号をクロック信号SCKとして用いることにより、信号線駆動回路108の動作速度を向上させることができる。なおクロック信号GCK及びクロック信号SCKとして共通のクロック信号CKを用いてもよい。次いで、上記駆動信号及び電源電位を用いた場合の、本発明の一態様に係る半導体表示装置の、駆動方法の一例について説明する。図4は、制御信号GDCTL、電源電位GVp、クロック信号GCK、スタート信号GSP、制御信号SDCTL、電源電位SVp、クロック信号SCK、スタート信号SSP、の電位の時間変化を示している。なお、本実施の形態では、電源電位GVp及び電源電位SVpが共通の電源電位であり、クロック信号GCKが1つのクロック信号であり、クロック信号SCKが1つのクロック信号であり、制御信号GDCTL、制御信号SDCTL、スタート信号GSP、及びスタート信号SSPが全て2値のデジタル信号である場合を例示している。図4では、動画を表示するフレーム期間311と、静止画を表示するフレーム期間312と、動画を表示するフレーム期間313に分けられる。まず、フレーム期間311において、表示制御回路101は、制御信号GDCTLのパルスが入力されると、電源電位GVp、スタート信号GSP、及びクロック信号GCKの出力を開始する。具体的には、まず、電源電位GVpの出力を開始し、電源電位GVpの出力が安定したら、次にクロック信号GCKの出力を開始した後、スタート信号GSPの出力を開始する。なお、クロック信号GCKの出力を開始する直前に、クロック信号GCKの入力される配線に、クロック信号GCKのハイレベルの電位を印加することで、当該配線の電位を安定化させておくことが好ましい。上記方法により、動作を開始する際に、走査線駆動回路109が誤動作するのを防ぐことができる。また、フレーム期間311において、表示制御回路101は、制御信号SDCTLのパルスが入力されると、電源電位SVp、スタート信号SSP、及びクロック信号SCKの出力を開始する。具体的には、まず、電源電位SVpの出力を開始し、電源電位SVpの出力が安定したら、次にクロック信号SCKの出力を開始した後、スタート信号SSPの出力を開始する。なお、クロック信号SCKの出力を開始する直前に、クロック信号SCKの入力される配線に、クロック信号SCKのハイレベルの電位を印加することで、当該配線の電位を安定化させておくことが好ましい。上記方法により、動作を開始する際に、信号線駆動回路108が誤動作するのを防ぐことができる。走査線駆動回路109が動作を開始すると、走査線駆動回路109から走査線に走査信号SCNが入力されることで、画素部において画素が順次選択される。そして、信号線駆動回路108が動作を開始すると、信号線駆動回路108から信号線を介して選択された画素に画像信号IMGが入力される。画像信号IMGが入力された画素では、当該画像信号IMGに従って表示素子が表示状態を設定する。次に、フレーム期間312において、表示制御回路101は、電源電位GVp、スタート信号GSP、及びクロック信号GCKの出力を停止する。具体的には、まず、スタート信号GSPの出力を停止することで、走査線駆動回路109における走査信号SCNの出力を停止し、全ての走査線の選択動作を終了させる。その後、電源電位GVpの出力を停止する。なお、出力の停止とは、例えば信号又は電位が入力されていた配線を浮遊状態にすること、或いは、信号又は電位が入力されていた配線に、ローレベルの電位を与えることを意味する。上記方法により、動作を停止する際に、走査線駆動回路109が誤動作するのを防ぐことができる。なお、図4では、フレーム期間312において、表示制御回路101に制御信号GDCTLのパルスが入力されていない場合を例示しているが、本発明の一態様はこの構成に限定されない。フレーム期間312において、制御信号GDCTLのパルスが表示制御回路101に入力されていても良い。この場合、表示制御回路101は、制御信号GDCTLのパルスが入力されていても、電源電位GVp、スタート信号GSP、及びクロック信号GCKの出力を停止する機構を備えていればよい。また、フレーム期間312において、表示制御回路101は、電源電位SVp、スタート信号SSP、及びクロック信号SCKの出力を停止する。具体的には、まず、スタート信号SSPの出力を停止することで、信号線駆動回路108における画像信号IMGの出力を停止し、全ての信号線への画像信号IMGの入力動作を終了させる。その後、電源電位SVpの出力を停止する。上記方法により、動作を停止する際に、信号線駆動回路108が誤動作するのを防ぐことができる。なお、図4では、フレーム期間312において、表示制御回路101に制御信号SDCTLのパルスが入力されていない場合を例示しているが、本発明の一態様はこの構成に限定されない。フレーム期間312において、制御信号SDCTLのパルスが表示制御回路101に入力されていても良い。この場合、表示制御回路101は、制御信号SDCTLのパルスが入力されていても、電源電位SVp、スタート信号SSP、及びクロック信号SCKの出力を停止する機構を備えていればよい。そして、フレーム期間312において、画素が有する表示素子は、フレーム期間311に書き込まれた画像信号IMGのデータに基づく表示状態を保持する。例えば、液晶素子を表示素子として用いる場合、液晶素子が有する画素電極は浮遊状態となるため、当該液晶素子は、フレーム期間311に書き込まれた画像信号IMGのデータに基づいて設定された透過率を保持する。従って、フレーム期間312において画素部は、フレーム期間311に書き込まれた画像信号IMGのデータに基づく画像を静止画として一定期間保持する。そして、画像信号IMGのデータに基づく画像の保持期間の長さは、例えばCPU102から出力される制御信号GDCTL及び制御信号SDCTLのパルス間隔により制御することができる。次に、フレーム期間313において、表示制御回路101は、フレーム期間311と同様に、上記駆動信号及び電源電位の出力を開始することで、信号線駆動回路108と走査線駆動回路109の動作を開始させる。上記に一例として示すように、本実施の形態の一態様に係る半導体表示装置では、静止画の表示を行う期間において、駆動回路へのスタート信号、クロック信号、及び電源電位の供給を停止させ、且つ、画素部において画像の表示を一定期間維持することができる。上記構成により、本実施の形態の一態様に係る半導体表示装置は、消費電力を低減することができる。また、本実施の形態の一態様に係る半導体表示装置では、画像信号IMGを画素に書き込む間隔を大きくすることができるため、画像の切り替わりに起因する目の疲労を低減することができる。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。実施の形態3本実施の形態では、上記実施の形態に示す半導体表示装置における走査線駆動回路及び信号線駆動回路に適用可能なシフトレジスタの一例について説明する。図5に、本実施の形態におけるシフトレジスタの構成の一例を示す。図5Aに示すシフトレジスタは、P個Pは3以上の自然数の単位順序回路10を用いて構成されている。図5Aでは、P個の単位順序回路10を、それぞれ単位順序回路FF_1乃至単位順序回路FF_Pとして示す。単位順序回路FF_1乃至単位順序回路FF_Pのそれぞれは、スタート信号ST及びリセット信号Resが入力される。さらに単位順序回路FF_1乃至単位順序回路FF_Pのそれぞれは、クロック信号CK1、クロック信号CK2、及びクロック信号CK3が入力される。クロック信号CK1、クロック信号CK2、及びクロック信号CK3は、例えば第1のクロック信号CLK1ともいう、第2のクロック信号CLK2ともいう、第3のクロック信号CLK3ともいう、及び第4のクロック信号CLK4ともいうのうちのいずれか3つのクロック信号を用いることできる。第1のクロック信号乃至第4のクロック信号は、ハイレベルとローレベルの電位が繰り返し出現するデジタル信号である。なお、互いに隣り合う単位順序回路10には、互いに異なる組み合わせのクロック信号が入力さるものとする。図5Aに示すシフトレジスタは、第1のクロック信号乃至第4のクロック信号を用いて単位順序回路10の動作を制御する。上記構成により、動作速度を向上させることができる。さらに、図5Aに示す単位順序回路10の、具体的な回路構成の一例を図5Bに示す。図5Bに示す単位順序回路は、トランジスタ31、トランジスタ32、トランジスタ33、トランジスタ34、トランジスタ35、トランジスタ36、トランジスタ37、トランジスタ38、トランジスタ39、トランジスタ40、トランジスタ41を有する。以下、上記全てのトランジスタがnチャネル型である場合を例に挙げて、その具体的な接続関係について説明する。なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。また、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、nチャネル型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与えられる電極がドレイン電極と呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼ばれる。本明細書では、ソース電極とドレイン電極のいずれか一方を第1端子、他方を第2端子とし、トランジスタの接続関係を説明する。トランジスタ31の第1端子は、電源電位Vaが入力され、トランジスタ31のゲート電極は、スタート信号STが入力される。トランジスタ32の第1端子は、電源電位Vbが入力され、トランジスタ32の第2端子は、トランジスタ31の第2端子に接続される。なお、電源電位Vaと電源電位Vbのいずれか一方はハイレベルの電位Vddであり、他方はローレベルの電位Vssである。電源電位Va及び電源電位Vbの値は、上記全てのトランジスタがpチャネル型である場合、その電位の関係は互いに入れ替わる。また、電源電位Va及び電源電位Vbの電位差が電源電圧に相当する。トランジスタ33の第1端子は、トランジスタ31の第2端子に接続され、トランジスタ33のゲート電極は、電源電位Vaが入力される。トランジスタ34の第1端子は、電源電位Vaが入力され、トランジスタ34のゲート電極は、クロック信号CK3が入力される。トランジスタ35の第1端子は、トランジスタ34の第2端子に接続され、トランジスタ35の第2端子は、トランジスタ32のゲート電極に接続され、トランジスタ35のゲート電極は、クロック信号CK2が入力される。トランジスタ36の第1端子は、電源電位Vaが入力され、トランジスタ36のゲート電極は、リセット信号Resが入力される。トランジスタ37の第1端子は、電源電位Vbが入力され、トランジスタ37の第2端子は、トランジスタ32のゲート電極及びトランジスタ36の第2端子に接続され、トランジスタ37のゲート電極は、スタート信号STが入力される。トランジスタ38の第1端子は、クロック信号CK1となる信号が入力され、トランジスタ38のゲート電極は、トランジスタ33の第2端子に接続される。トランジスタ39の第1端子は、電源電位Vbが入力され、トランジスタ39の第2端子は、トランジスタ38の第2端子に接続され、トランジスタ39のゲート電極は、トランジスタ32のゲート電極に接続される。トランジスタ40の第1端子は、クロック信号CK1が入力され、トランジスタ40のゲート電極は、トランジスタ33の第2端子に接続される。トランジスタ41の第1端子は、電源電位Vbが入力され、トランジスタ41の第2端子は、トランジスタ40の第2端子に接続され、トランジスタ41のゲート電極は、トランジスタ32のゲート電極に接続される。なお、図5Bにおいて、トランジスタ33の第2端子と、トランジスタ38のゲート電極と、トランジスタ40のゲート電極との接続箇所をノードNAとする。また、トランジスタ32のゲート電極と、トランジスタ35の第2端子と、トランジスタ36の第2端子と、トランジスタ37の第2端子と、トランジスタ39のゲート電極と、トランジスタ41のゲート電極との接続箇所をノードNBとする。また、トランジスタ38の第2端子とトランジスタ39の第2端子との接続箇所をノードNCとする。また、トランジスタ40の第2端子とトランジスタ41の第2端子との接続箇所をノードNDとする。図5Bに示す単位順序回路は、ノードNCの電位を第1の出力信号OUT1として出力し、ノードNDの電位を第2の出力信号OUT2として出力する。第2の出力信号OUT2は、例えば、走査線駆動回路では、画素を選択する走査信号SCNとして用いることができ、信号線駆動回路では、画像信号IMGを選択された画素に出力するための信号として用いられる。なお、1段目の単位順序回路FF_1に入力されるスタート信号STには、例えば、上記実施の形態の半導体表示装置におけるスタート信号GSP又はスタート信号STPなどが用いられる。また、2段目以降の単位順序回路FF_2乃至単位順序回路FF_Pでは、それぞれ前段の単位順序回路における第1の出力信号OUT1を、スタート信号STとして用いる。そして、単位順序回路FF_1乃至単位順序回路FF_P-2では、それぞれ2つ後段の単位順序回路における第1の出力信号OUT1をリセット信号Resとして用いる。また、単位順序回路FF_P-1と、単位順序回路FF_Pでは、リセット信号Resとして、例えば別途生成された信号を用いることができる。なお、P-1段目の単位順序回路FF_P-1と、P段目の単位順序回路FF_Pは、ダミーの単位順序回路として用いられる。次に、図5Aに示すシフトレジスタの動作の一例について、図6を用いて説明する。図6Aは、図5Bに示す単位順序回路の動作の一例を示すタイミングチャートであり、図6Bは、図5Aに示すシフトレジスタの動作の一例を示すタイミングチャートである。なお、図6Aでは、図5Aに示す単位順序回路10が図5Bに示す構成を有する場合のタイミングチャートを例示している。また、図5Bに示す単位順序回路10におけるトランジスタ31乃至トランジスタ41のそれぞれを、全てnチャネル型とし、電源電位Vaとして電位Vddが入力され、電源電位Vbとして電位Vssが入力される場合を例に挙げて、以下説明を行う。図6Aに示すように、各単位順序回路10では、選択期間61において、スタート信号STのパルスが入力されることで、トランジスタ31がオンになると、ブートストラップ動作により、ノードNAの電位が電位Vdd以上の高さになり、トランジスタ38及びトランジスタ40がオンになる。また、スタート信号STのパルスが入力されることで、トランジスタ37がオンになると、ノードNBの電位がローレベルになり、トランジスタ39及びトランジスタ41がオフになる。よって、第1の出力信号OUT1の電位がハイレベルになり及び第2の出力信号OUT2の電位がハイレベルになる。さらに、非選択期間62において、リセット信号Resのパルスが入力されることにより、トランジスタ36がオンになるので、ノードNBの電位がハイレベルになり、トランジスタ32、トランジスタ39及びトランジスタ41がオンになる。また、トランジスタ32がオンになることで、ノードNAの電位がローレベルになり、トランジスタ38及びトランジスタ40がオフになる。よって、第1の出力信号OUT1及び第2の出力信号OUT2の電位はローレベルに維持される。そして、上記動作を第1のクロック信号CLK1乃至第4のクロック信号CLK4に従って、単位順序回路10において順に行うことにより、各単位順序回路10から、図6Bに示すように、順次パルスがシフトする第1の出力信号OUT1及び第2の出力信号OUT2を出力することができる。本実施の形態で示したシフトレジスタを、上記実施の形態の半導体表示装置が有する走査線駆動回路または信号線駆動回路に用いる場合、各単位順序回路に入力される電源電位、クロック信号CLKなどの駆動信号、1段目の単位順序回路に入力されるスタート信号SPなどの駆動信号の供給を停止することで、走査線駆動回路及び信号線駆動回路の動作を停止することができる。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。実施の形態4本実施の形態では、本発明の半導体表示装置の一つである液晶表示装置を例に挙げ、画素部の具体的な構成について説明する。図7に、複数の画素300が設けられた画素部301の構成を、一例として示す。図7において、各画素300は、信号線S1~Sxの少なくとも1つと、走査線G1~Gyの少なくとも1つとを有している。また、画素300は、スイッチング素子として機能するトランジスタ305と、液晶素子306と、容量素子307とを有する。液晶素子306は、画素電極と、対向電極と、画素電極と対向電極間の電圧が印加される液晶とを有している。トランジスタ305は、液晶素子306の画素電極に、信号線の電位、すなわち画像信号IMGの電位を与えるか否かを制御する。液晶素子306の対向電極には、所定の電源電位が与えられている。また、容量素子307は一対の電極を有しており、一方の電極第1電極は液晶素子306の画素電極に接続されており、他方の電極第2電極には所定の電源電位が与えられている。なお、図7では、画素300において、一のトランジスタ305をスイッチング素子として用いている場合について示しているが、本発明はこの構成に限定されない。一のスイッチング素子として複数のトランジスタを用いても良い。次に、図7に示す画素部301の動作について説明する。まず、走査線G1~Gyが順に選択されると、選択された走査線を有する画素300において、トランジスタ305がオンになる。そして信号線S1~Sxに画像信号IMGの電位が与えられると、オンのトランジスタ305を介して、画像信号IMGの電位が液晶素子306の画素電極に与えられる。液晶素子306では、画素電極と対向電極の間に与えられる電圧の値に従って、液晶分子の配向が変化し、透過率が変化する。よって、液晶素子306は、画像信号IMGの電位によってその透過率が制御されることで、階調を表示することができる。次に、走査線の選択が終了すると、該走査線を有する画素300において、トランジスタ305がオフになる。そして、液晶素子306は、画素電極と対向電極の間に与えられた電圧を保持することで、階調の表示を維持する。なお、液晶表示装置では、焼き付きと呼ばれる液晶の劣化を防ぐために、液晶素子306に印加する電圧の極性を所定のタイミングに従って反転させる、所謂、交流駆動が行われる。具体的に、交流駆動は、各画素300に入力する画像信号IMGの電位の極性を、対向電極の電位を基準として反転させることによって行うことができる。そして、交流駆動を行うと、信号線に与えられる電位の変化が大きくなるため、スイッチング素子として機能するトランジスタ305のソース電極とドレイン電極の電位差が大きくなる。よって、トランジスタ305は、閾値電圧がシフトするなどの特性劣化が生じやすい。また、液晶素子306に保持されている電圧を維持するために、ソース電極とドレイン電極の電位差が大きくても、オフ電流が低いことが要求される。本発明の一態様では、トランジスタ305に、シリコンまたはゲルマニウムよりもバンドギャップが大きい酸化物半導体などの半導体を用いているので、トランジスタ305の耐圧性を高めることができる。よって、トランジスタ305の耐圧性を高めることで、液晶表示装置の信頼性を高めることができる。また、電子供与体ドナーとなる水分または水素などの不純物の低減により高純度化され、なおかつ酸素の供与により酸素欠損が低減された酸化物半導体をトランジスタ305に用いることで、トランジスタ305のオフ電流を著しく低くすることができる。トランジスタ305のオフ電流を低減することで、静止画を表示する期間内において、画像信号IMGの書き込み回数を少なくしても、オフ電流に起因する透過率の変化を小さく抑えることができ、よって、画像の表示を維持することができる。なお、本発明の一態様では、液晶素子306の対向電極の電位、または、容量素子307の第2電極の電位を、静止画を表示する期間内において、別途設けたオフ電流の著しく低いトランジスタを用いて、保持するようにしても良い。上記構成により、半導体表示装置の消費電力をより低減させることができる。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。実施の形態5本実施の形態では、半導体表示装置が有する駆動回路の構成について説明する。図8に、半導体表示装置が有するパネル100の、より詳しい構成の一例をブロック図で示す。図8に示すパネル100では、信号線駆動回路108が、シフトレジスタ130、第1記憶回路131、第2記憶回路132、レベルシフタ133、DAC134、アナログバッファ135を有している。また、走査線駆動回路109が、シフトレジスタ136、デジタルバッファ137を有している。次いで、図8に示すパネル100の動作について説明する。信号線駆動回路108の動作時において、信号線駆動回路108が有する上記各回路には、電源電位SVpが入力される。また、走査線駆動回路109の動作時において、走査線駆動回路109が有する上記各回路には、電源電位GVpが入力される。なお、電源電位SVp、電源電位GVpはそれぞれ、必ずしも一系統の電源電位を意味するものではなく、高さが異なる複数系統の電源電位もその意味に含まれる。シフトレジスタ130に、スタート信号SSP、クロック信号SCKが入力されると、シフトレジスタ130は、パルスが順次シフトするタイミング信号を生成する。第1記憶回路131には、画像信号IMGが入力される。そして、第1記憶回路131にタイミング信号が入力されると、該タイミング信号のパルスに従って、画像信号IMGがサンプリングされ、第1記憶回路131が有する複数の記憶素子に順に書き込まれる。すなわち、シリアルで信号線駆動回路108に入力された画像信号IMGが、第1記憶回路131にパラレルで書き込まれることになる。第1記憶回路131に書き込まれた画像信号IMGは、保持される。なお、第1記憶回路131が有する複数の記憶素子に順に画像信号IMGを書き込んでも良いが、第1記憶回路131が有する複数の記憶素子をいくつかのグループに分け、該グループごとに並行して画像信号IMGを入力する、いわゆる分割駆動を行っても良い。なおこのときのグループ数を分割数と呼ぶ。例えば4つの記憶素子ごとにグループに分けた場合、4分割で分割駆動することになる。第2記憶回路132には、ラッチ信号LPが入力される。第1記憶回路131への、画像信号IMGの書き込みが一通り終了した後、帰線期間において、第2記憶回路132に入力されるラッチ信号LPのパルスに従い、第1記憶回路131に保持されている画像信号IMGが、第2記憶回路132に一斉に書き込まれ、保持される。画像信号IMGを第2記憶回路132に送出し終えた第1記憶回路131では、再びシフトレジスタ130からのタイミング信号に従って、次の画像信号IMGの書き込みが順次行われる。この2順目の1ライン期間中には、第2記憶回路132に書き込まれ、保持されている画像信号IMGが、レベルシフタ133において、その電圧の振幅を調整された後、DAC134に送られる。DAC134では、入力された画像信号IMGがデジタルからアナログに変換される。そして、アナログに変換された画像信号IMGは、アナログバッファ135に送られる。DAC134から送られてきた画像信号IMGは、アナログバッファ135から信号線を介して画素部107に送られる。一方、走査線駆動回路109において、シフトレジスタ136は、スタート信号GSP、クロック信号GCKが入力されると、パルスが順次シフトする走査信号SCNを生成する。シフトレジスタ130から出力された走査信号SCNは、デジタルバッファ137から走査線を介して画素部107に送られる。画素部107が有する画素は、走査線駆動回路109から入力された走査信号SCNにより選択される。信号線駆動回路108から信号線を介して画素部107に送られた画像信号IMGは、上記選択された画素に入力される。図8に示すパネル100では、スタート信号SSP、クロック信号SCK、ラッチ信号LPなどが、信号線駆動回路108の駆動信号に相当する。また、スタート信号GSP、クロック信号GCKなどが、走査線駆動回路109の駆動信号に相当する。静止画を表示する期間において、駆動信号及び電源電位の供給を停止することで、画素部107への画像信号IMGの書き込み回数を少なくし、半導体表示装置の消費電力を低減させることができる。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。実施の形態6次いで、トランジスタの作製方法の一例について説明する。まず、図9Aに示すように、絶縁表面を有する基板800上に、ゲート電極801、容量用の電極802を形成する。ゲート電極801、電極802の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。例えば、二層の積層構造を有するゲート電極801、電極802として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。3層の積層構造を有するゲート電極801、電極802としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。また、ゲート電極801、電極802に酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。ゲート電極801、電極802の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により150nmのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工パターニングすることで、ゲート電極801、電極802を形成する。なお、形成されたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。次いで、図9Bに示すように、ゲート電極801、電極802上に、ゲート絶縁膜803を形成する。ゲート絶縁膜803は、プラズマCVD法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜803は、水分や、水素、酸素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。不純物が除去された酸化物半導体高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、高純度化された酸化物半導体とゲート絶縁膜803との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜GIは、高品質化が要求される。例えば、μ波周波数2.45GHzを用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質なゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、ゲート絶縁膜と酸化物半導体との界面特性が改善される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜803を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜803内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。例えば、第1のゲート絶縁膜としてスパッタリング法により膜厚50nm以上200nm以下の窒化珪素膜SiNyy>0を形成し、第1のゲート絶縁膜上に第2のゲート絶縁膜として膜厚5nm以上300nm以下の酸化珪素膜SiOxx>0を積層して、膜厚100nmのゲート絶縁膜803としても良い。ゲート絶縁膜803の膜厚は、トランジスタに要求される特性によって適宜設定すればよく350nm乃至400nm程度でもよい。本実施の形態では、スパッタ法で形成された膜厚50nmの窒化珪素膜上に、スパッタ法で形成された膜厚100nmの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜803を形成する。なお、ゲート絶縁膜803に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極801、電極802が形成された基板800を予備加熱し、基板800に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100°C以上400°C以下、好ましくは150°C以上300°C以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。次いで、ゲート絶縁膜803上に膜厚2nm以上200nm以下、好ましくは膜厚3nm以上50nm以下、さらに好ましくは膜厚3nm以上20nm以下の酸化物半導体膜を形成する。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス例えばアルゴン雰囲気下、酸素雰囲気下、又は希ガス例えばアルゴン及び酸素混合雰囲気下においてスパッタ法により形成することができる。なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜803の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。酸化物半導体膜は、上述したように、四元系金属酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体、In-Ga-O系酸化物半導体や、In-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、上記酸化物半導体は、珪素を含んでいてもよい。また、酸化物半導体は、化学式InMO3ZnOmm>0で表記することができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。本実施の形態では、Inインジウム、Gaガリウム、及びZn亜鉛を含む金属酸化物ターゲットを用いたスパッタ法により得られる膜厚30nmのIn-Ga-Zn-O系非単結晶膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、In2O3:Ga2O3:ZnO=1:1:1[モル数比]の組成比を有するターゲットを用いる。また、In2O3:Ga2O3:ZnO=1:1:2[モル数比]の組成比を有するターゲット、またはIn2O3:Ga2O3:ZnO=1:1:4[モル数比]を有するターゲットを用いることができる。また、SiO2を2重量以上10重量以下含むターゲットを用いて成膜を行ってもよい。また、In、Ga、及びZnを含む金属酸化物ターゲットの充填率は90以上100以下、好ましくは95以上99.9以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~2:1、さらに好ましくはIn:Zn=1.5:1~15:1モル数比に換算するとIn2O3:ZnO=3:4~15:2とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板800上に酸化物半導体膜を成膜する。成膜時に、基板温度を100°C以上600°C以下、好ましくは200°C以上400°C以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水H2Oなど水素原子を含む化合物より好ましくは炭素原子を含む化合物も等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流DC電源を用いると、成膜時に発生するパーティクルと呼ばれる塵埃が軽減でき、膜厚分布も均一となるために好ましい。なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜803までが形成された基板800を予備加熱し、基板800に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100°C以上400°C以下、好ましくは150°C以上300°C以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁膜808の成膜前に、ソース電極805及びドレイン電極806、容量用の電極807まで形成した基板800にも同様に行ってもよい。次いで、図9Bに示すように、酸化物半導体膜をエッチングなどにより所望の形状に加工パターニングし、ゲート絶縁膜803上のゲート電極801と重なる位置に、島状の酸化物半導体膜804を形成する。島状の酸化物半導体膜804を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、島状の酸化物半導体膜804を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス塩素系ガス、例えば塩素Cl2、塩化硼素BCl3、塩化珪素SiCl4、四塩化炭素CCl4などが好ましい。また、フッ素を含むガスフッ素系ガス、例えば四弗化炭素CF4、弗化硫黄SF6、弗化窒素NF3、トリフルオロメタンCHF3など、臭化水素HBr、酸素O2、これらのガスにヘリウムHeやアルゴンArなどの希ガスを添加したガス、などを用いることができる。ドライエッチング法としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等を適宜調節する。ウェットエッチングに用いるエッチング液としては、ITO-07N関東化学社製を用いる。また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化を図ることができる。なお、次工程の導電膜を形成する前に逆スパッタを行い、島状の酸化物半導体膜804及びゲート絶縁膜803の表面に付着しているレジスト残渣などを除去することが好ましい。次いで、窒素、酸素、超乾燥空気、または希ガスアルゴン、ヘリウムなどの雰囲気下において、酸化物半導体膜804に加熱処理を施す。上記ガスは、水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下であることが望ましい。酸化物半導体膜804に加熱処理を施すことで、酸化物半導体膜804中の水分または水素を脱離させることができる。具体的には、300°C以上850°C以下若しくはガラス基板の歪点以下の温度、好ましくは550°C以上750°C以下で加熱処理を行えば良い。例えば、600°C、3分間以上6分間以下程度で行えばよい。加熱処理にはRTA法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。或いは、基板温度が450°Cに達した状態で、1時間程度、加熱処理を行うようにしても良い。本実施の形態では、加熱処理装置の一つである電気炉を用い、酸化物半導体膜804に対して、窒素雰囲気下において、加熱処理を行う。なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。例えば、加熱処理として、650°C~700°Cの高温に加熱した不活性ガス中に基板を移動させて、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すGRTAを行ってもよい。GRTAを用いると短時間での高温加熱処理が可能となる。なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。水分または水素などの不純物が酸化物半導体に添加されていると、ゲートバイアス熱ストレス試験BT試験、試験条件は例えば、85°C、2×106V/cm、12時間において、不純物と酸化物半導体の主成分との結合手が、強電界B:バイアスと高温T:温度により切断され、生成された未結合手がしきい値電圧Vthのドリフトを誘発することとなる。しかし、上述したように、ゲート絶縁膜と酸化物半導体膜との界面特性を良好にし、なおかつ、酸化物半導体膜中の不純物、特に水分または水素等を極力除去することにより、BT試験に対しても安定なトランジスタが得られる。以上の工程により酸化物半導体膜804中の水素の濃度を低減し、高純度化することができる。また、当該水素濃度が低減されることにより高純度化され、酸素の供給により酸素欠損が低減された酸化物半導体膜を用いることで、耐圧性が高く、ショートチャネル効果が低く、オンオフ比の高いトランジスタを作製することができる。なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その上表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にc軸配向した単結晶体であることが好ましい。また、単結晶体でなくとも、各結晶が、酸化物半導体膜の表面に対して略垂直にc軸配向した多結晶体であることが好ましい。そして、上記多結晶体は、c軸配向している事に加えて、各結晶のab面が一致するか、a軸、或いは、b軸が一致していることが好ましい。なお、酸化物半導体膜の下地表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り平坦であることが望まれる。次に、酸化物半導体膜804上に、ソース電極またはドレイン電極これと同じ層で形成される配線を含むとして用いる導電膜を、スパッタ法や真空蒸着法で形成したあと、エッチング等により該導電膜をパターニングすることで、図9Cに示すように、酸化物半導体膜804上のソース電極805及びドレイン電極806と、ゲート絶縁膜803を間に挟んで電極802と重なる電極807とを、それぞれ形成する。ソース電極805、ドレイン電極806、及び電極807これと同じ層で形成される配線を含むとなる導電膜の材料としては、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、Al、Cuなどの金属膜の下側もしくは上側にCr、Ta、Ti、Mo、Wなどの高融点金属膜を積層させた構成としても良い。また、Si、Ti、Ta、W、Mo、Cr、Nd、Sc、YなどAl膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているAl材料を用いることで耐熱性を向上させることが可能となる。また、導電膜は、単層構造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、Ti膜と、そのTi膜上に重ねてアルミニウム膜を積層し、さらにその上にTi膜を成膜する3層構造などが挙げられる。また、ソース電極805、ドレイン電極806、及び電極807これと同じ層で形成される配線を含むとなる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する、酸化インジウム酸化亜鉛合金In2O3―ZnOまたは前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。なお、導電膜のエッチングの際に、酸化物半導体膜804がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体膜804の露出した部分が一部エッチングされることで、溝部凹部が形成されることもある。なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。次いで、N2O、N2、またはArなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。なお、プラズマ処理を行った後、図9Dに示すように、ソース電極805及びドレイン電極806と、電極807と、酸化物半導体膜804とを覆うように、絶縁膜808を形成する。絶縁膜808は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜808に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、酸化物半導体膜のバックチャネル部が低抵抗化n型化してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜808はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁膜808には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜804に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、ソース電極805及びドレイン電極806及び酸化物半導体膜804と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜804内、ゲート絶縁膜803内、或いは、酸化物半導体膜804と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜804に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜804に接するのを防ぐことができる。本実施の形態では、スパッタ法で形成された膜厚200nmの酸化珪素膜上に、スパッタ法で形成された膜厚100nmの窒化珪素膜を積層させた構造を有する、絶縁膜808を形成する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では100°Cとする。なお、絶縁膜808を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、酸素、超乾燥空気、または希ガスアルゴン、ヘリウムなどの雰囲気下において、好ましくは200°C以上400°C以下、例えば250°C以上350°C以下で行う。上記ガスは、水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で250°C、1時間の加熱処理を行う。或いは、ソース電極805及びドレイン電極806と、電極807とを形成する前に、酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のRTA処理を行っても良い。酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体膜804に酸素欠損が発生していたとしても、ソース電極805とドレイン電極806の間に設けられた酸化物半導体膜804の露出領域に接して、酸素を含む絶縁膜808が設けられた後に、加熱処理が施されることによって、酸化物半導体膜804に酸素が供与される。そのため、酸化物半導体膜804の絶縁膜808と接する領域に酸素が供与されることで、ドナーとなる酸素欠損を低減し、化学量的組成比を満たすことが可能である。その結果、トランジスタの電気特性の向上および、電気特性のばらつきを軽減することができる。この加熱処理を行うタイミングは、絶縁膜808の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることができる。次いで、絶縁膜808上に導電膜を形成した後、該導電膜をパターニングすることで、酸化物半導体膜804と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成する場合、バックゲート電極を覆うように絶縁膜を形成する。バックゲート電極は、ゲート電極801、電極802、或いはソース電極805及びドレイン電極806、電極807と同様の材料、構造を用いて形成することが可能である。バックゲート電極の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。本実施の形態では、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工パターニングすることで、バックゲート電極を形成する。絶縁膜は、雰囲気中の水分、水素などがトランジスタの特性に影響を与えるのを防ぐことができる、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを、プラズマCVD法又はスパッタリング法等により単層で又は積層させて形成することができる。バリア性の効果を得るには、絶縁膜は、例えば厚さ15nm~400nmの膜厚で形成することが好ましい。本実施の形態では、プラズマCVD法により300nmの絶縁膜を形成する。成膜条件は、シランガスの流量を4sccmとし、一酸化二窒素N2Oの流量を800sccmとし、基板温度を400°Cとする。以上の工程により、トランジスタ809と、容量素子810が形成される。なお、容量素子810は、電極802と電極807とが、ゲート絶縁膜803を間に挟んで重なり合っている領域に形成される。トランジスタ809は、ゲート電極801と、ゲート電極801上のゲート絶縁膜803と、ゲート絶縁膜803上においてゲート電極801と重なっている酸化物半導体膜804と、酸化物半導体膜804上に形成された一対のソース電極805またはドレイン電極806とを有する。さらに、トランジスタ809は、酸化物半導体膜804上に形成された絶縁膜808を、その構成要素に含めても良い。図9Dに示すトランジスタ809は、ソース電極805とドレイン電極806の間において、酸化物半導体膜804の一部がエッチングされたチャネルエッチ構造である。なお、トランジスタ809はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極801を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。なお、酸化物半導体のバンドギャップは3.0eV~3.5eVである。一方、炭化シリコンのバンドギャップは3.26eV、窒化ガリウムのバンドギャップは3.39eVと、ともにシリコンの約3倍程度の大きなバンドギャップを有している。よって、これら炭化シリコンや窒化ガリウムなどの化合物半導体は、ワイドギャップ半導体という点において、酸化物半導体と共通であり、バンドギャップが大きいという特性が、信号処理回路の耐圧向上、電力損失の低減などに有利である。ところが、炭化シリコンや窒化ガリウムなどの化合物半導体は単結晶であることが必須で、単結晶材料を得るためには、酸化物半導体のプロセス温度よりも著しく高い温度による結晶成長であるとか、特殊な基板上のエピタキシャル成長が必要であるとか、作製条件が厳しく、いずれも入手が容易なシリコンウェハや低いガラス基板上への成膜は不可能である。よって、安価な基板を利用できない上に、基板の大型化には対応できないため、炭化シリコンや窒化ガリウムなどの化合物半導体を用いた信号処理回路は量産性が低い。一方、酸化物半導体は、室温でも成膜ができるので、ガラス基板上への成膜が可能であり、量産性が高い。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。実施の形態7本実施の形態では、実施の形態6とは異なる、トランジスタの構成について説明する。図10Aに、トランジスタ401と容量素子402とが、基板400上に形成されている例を示す。トランジスタ401は、絶縁表面を有する基板400上に、ゲート電極403と、ゲート電極403上の絶縁膜404と、絶縁膜404を間に挟んでゲート電極403と重なる、活性層として機能する酸化物半導体膜405と、酸化物半導体膜405上のチャネル保護膜406と、酸化物半導体膜405上のソース電極407及びドレイン電極408とを有している。酸化物半導体膜405、チャネル保護膜406、ソース電極407及びドレイン電極408上には、絶縁膜409が形成されており、トランジスタ401は絶縁膜409を構成要素に含んでいても良い。また、容量素子402は、電極410と、電極410上の絶縁膜404と、絶縁膜404上の電極411とを有している。チャネル保護膜406は、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いて形成することができる。また、チャネル保護膜406には、酸素を含む無機材料酸化珪素、酸化窒化珪素、窒化酸化珪素などを用いることが望ましい。酸素を含む無機材料をチャネル保護膜406に用いることで、酸化物半導体膜405中の水分または水素を低減させるための加熱処理により酸素欠損が発生していたとしても、酸化物半導体膜405の少なくともチャネル保護膜406と接する領域に酸素を供給し、ドナーとなる酸素欠損を低減して化学量的組成比を満たす構成とすることが可能である。よって、酸素欠損によるトランジスタ401の電気特性のばらつきを軽減し、電気特性の向上を実現することができる。なお、チャネル形成領域とは、半導体膜のうち、ゲート絶縁膜を間に挟んでゲート電極と重なる領域に相当する。トランジスタ401は、絶縁膜409上に、バックゲート電極をさらに有していても良い。バックゲート電極は、酸化物半導体膜405のチャネル形成領域と重なるように形成する。バックゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられる状態であっても良い。後者の場合、バックゲート電極には、ゲート電極403と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与えられていても良い。バックゲート電極に与える電位の高さを制御することで、トランジスタ401の閾値電圧を制御することができる。また、図10Bに、図10Aとは異なる構成を有する、トランジスタ421と容量素子422とが、基板400上に形成されている例を示す。トランジスタ421は、絶縁表面を有する基板400上に、ゲート電極423と、ゲート電極423上の絶縁膜424と、絶縁膜424上のソース電極427及びドレイン電極428と、絶縁膜424を間に挟んでゲート電極423と重なり、なおかつソース電極427及びドレイン電極428と接している、活性層として機能する酸化物半導体膜425とを有している。酸化物半導体膜425、ソース電極427及びドレイン電極428上には、絶縁膜429が形成されており、トランジスタ421は絶縁膜429を構成要素に含んでいても良い。また、容量素子422は、電極430と、電極430上の絶縁膜424と、絶縁膜424上の電極431とを有している。トランジスタ421は、絶縁膜429上に、バックゲート電極をさらに有していても良い。バックゲート電極は、酸化物半導体膜425のチャネル形成領域と重なるように形成する。バックゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられる状態であっても良い。後者の場合、バックゲート電極には、ゲート電極423と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与えられていても良い。バックゲート電極に与える電位の高さを制御することで、トランジスタ421の閾値電圧を制御することができる。また、図10Cに、図10A、図10Bとは異なる構成を有するトランジスタ441と容量素子442とが、基板400上に形成されている例を示す。トランジスタ441は、絶縁表面を有する基板400上に、ソース電極447及びドレイン電極448と、ソース電極447及びドレイン電極448上の、活性層として機能する酸化物半導体膜445と、酸化物半導体膜445上の絶縁膜444と、絶縁膜444を間に挟んで酸化物半導体膜445と重なっているゲート電極443とを有している。ゲート電極443上には絶縁膜449が形成されており、トランジスタ441は絶縁膜449を構成要素に含んでいても良い。また、容量素子442は、電極450と、電極450上の絶縁膜444と、絶縁膜444上の電極451とを有している。なお、スパッタ等で成膜された酸化物半導体膜中には、不純物である水分または水素が多量に含まれていることが判明している。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、酸化物半導体膜中の水分または水素などの不純物を低減して高純度化するためには、酸化物半導体膜に対して、窒素、酸素、超乾燥空気、または希ガスアルゴン、ヘリウムなどの雰囲気下で加熱処理を行う。上記ガスは、水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下であることが望ましい。上記加熱処理は、500°C以上850°C以下若しくはガラス基板の歪点以下、好ましくは550°C以上750°C以下の温度範囲で行うのが望ましい。なお、この加熱処理は、用いる基板の耐熱温度を超えないものとする。水分または水素の加熱処理による脱離の効果については、TDSThermalDesorptionSpectrometry;昇温脱離ガス分析法により確認済みである。なお、本発明の一態様に係る半導体表示装置は、酸化物半導体をチャネル形成領域に有するトランジスタを画素部に用いることを特徴としているが、駆動回路も上記トランジスタで構成されていても良い。この場合、画素部と駆動回路とを一の基板に作り込むことができる。或いは、駆動回路の一部または全てを、酸化物半導体よりも移動度が高い多結晶半導体または単結晶半導体を用いて作製し、画素部の形成された基板に実装するようにしても良い。例えば、酸化物半導体よりも移動度が高いシリコンまたはゲルマニウムなどを有する、多結晶、単結晶などの結晶性半導体を用いたトランジスタは、シリコンウェハ、SOISilicononInsulator基板、絶縁表面上に成膜された多結晶半導体膜などを用いて形成することができる。SOI基板は、例えば、スマートカット登録商標に代表されるUNIBOND登録商標、ELTRANEpitaxialLayerTransfer登録商標、誘電体分離法、PACEPlasmaAssistedChemicalEtching法などや、SIMOXSeparationbyImplantedOxygen法などを用いて作製することができる。絶縁表面を有する基板上に成膜されたシリコンの半導体膜は、公知の技術により結晶化したものであっても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、950°C程度の高温アニール法を組み合わせた結晶法を用いても良い。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。実施の形態8本発明の一態様に係る半導体表示装置は、タッチパネルと呼ばれる位置入力装置を有している。タッチパネルは、位置検出部において、指またはスタイラスなどが指し示す位置を検出し、その位置情報を含む信号を生成することができる。よって、位置検出部がパネルの画素部に重なるようにタッチパネルを設けることで、半導体表示装置のユーザーが画素部のどの位置を指し示したかを情報として得ることができる。位置検出部における位置の検出は、抵抗膜方式、静電容量方式、超音波方式、赤外線方式を含む光学方式、電磁誘導方式など、様々な方式を用いて行うことができる。図11に、抵抗膜方式を用いた位置検出部の斜視図を示す。抵抗膜方式の位置検出部は、複数の第1電極1630と複数の第2電極1631とが、間隔をおいて対峙するように設けられている。指などで複数の第1電極1630のいずれかに押圧が加えられると、当該第1電極1630が複数の第2電極1631のいずれかに接触する。そして、複数の各第1電極1630の両端に印加される電圧の値と、複数の各第2電極1631の両端に印加される電圧の値とをモニターすると、いずれの第1電極1630と第2電極1631が接触したのかを特定することができるので、指が触れた位置を検出することができる。第1電極1630と第2電極1631は、透光性を有する導電材料、例えば、酸化珪素を含む酸化インジウムスズITSO、酸化インジウムスズITO、酸化亜鉛ZnO、酸化インジウム亜鉛IZO、ガリウムを添加した酸化亜鉛GZOなどで、形成することができる。また、図12Aに、静電容量方式のうち、投影静電容量方式を用いた位置検出部の斜視図を示す。投影静電容量方式の位置検出部は、複数の第1電極1640と複数の第2電極1641とが重なるように設けられている。各第1電極1640は、矩形状の導電膜1642が複数接続された構成を有しており、各第2電極1641は、矩形状の導電膜1643が複数接続された構成を有している。なお、第1電極1640と第2電極1641の形状はこの構成に限定されない。また、図12Aでは、複数の第1電極1640と複数の第2電極1641の上に、誘電体として機能する絶縁層1644が重なっている。図12Bに、図12Aに示した複数の第1電極1640と、複数の第2電極1641と、絶縁層1644とが重なり合っている様子を示す。図12Bに示すように、複数の第1電極1640と複数の第2電極1641は、矩形状の導電膜1642と矩形状の導電膜1643の位置が互いにずれるように、重なり合っている。絶縁層1644に指などが接触すると、複数の第1電極1640のいずれかと、指との間に容量が形成される。また、複数の第2電極1631のいずれかと、指との間にも容量が形成される。よって、静電容量の変化をモニターすることで、いずれの第1電極1630と第2電極1631が指に最も近づいたのかを特定することができるので、指が触れた位置を検出することができる。なお、本発明の一態様に係る半導体表示装置が有するタッチパネルは、ユーザーが位置検出部において指し示した位置情報を信号として取り出すことができる構成を有していれば良く、図11及び図12に示した構成以外の形態も取りうる。また、本発明の一態様に係る液晶表示装置は、タッチパネルの代わりにフォトセンサを画素部に有していても良い。図17Aに、フォトセンサを有する画素部の構造の一例を、模式的に示す。図17Aに示す画素部1650は、画素1651と、該画素1651に対応したフォトセンサ1652とを有する。フォトセンサ1652は、フォトダイオードなど、受光することで電気信号を発する機能を有する受光素子と、トランジスタとを有する。なお、フォトセンサ1652が受光する光は、バックライトからの光が被検出物に照射された際の反射光を利用することができる。図17Bに、フォトセンサ1652の構成を一例として示す。図17Bに示すフォトセンサ1652は、フォトダイオード1653、トランジスタ1654及びトランジスタ1655を有する。フォトダイオード1653は、一方の電極がリセット信号線1656に、他方の電極がトランジスタ1654のゲート電極に接続されている。トランジスタ1654は、ソース電極とドレイン電極のいずれか一方が、基準信号線1657に、他方がトランジスタ1655のソース電極とドレイン電極のいずれか一方に接続されている。トランジスタ1655は、ゲート電極がゲート信号線1658に、ソース電極とドレイン電極の他方が出力信号線1659に接続されている。なお、フォトセンサ1652の回路構成は上記形態に限定されず、光の強度の情報を電気信号として取り出すことができる回路構成であればよい。また、フォトダイオード1653には、非晶質、微結晶、多結晶、或いは単結晶のシリコンを用いることができる。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。実施の形態9本発明の一態様に係る液晶表示装置は、画素部にオフ電流が低く、なおかつ信頼性の高いトランジスタを用いているので、高い視認性、高い信頼性を得ることができる。図13に、本発明の一態様に係る液晶表示装置の、画素の断面図を一例として示す。図13に示すトランジスタ1401は、絶縁表面上に形成されたゲート電極1402と、ゲート電極1402上のゲート絶縁膜1403と、ゲート絶縁膜1403上においてゲート電極1402と重なっている酸化物半導体膜1404と、酸化物半導体膜1404上に順に積層するように形成され、ソース電極またはドレイン電極として機能する導電膜1405及び導電膜1406とを有する。さらに、トランジスタ1401は、酸化物半導体膜1404上に形成された絶縁膜1407を、その構成要素に含めても良い。絶縁膜1407は、ゲート電極1402と、ゲート絶縁膜1403と、酸化物半導体膜1404と、導電膜1405及び導電膜1406とを覆うように形成されている。絶縁膜1407上には絶縁膜1408が形成されている。絶縁膜1407、絶縁膜1408の一部には開口部が設けられており、該開口部において導電膜1406と接するように、画素電極1410が形成されている。また、絶縁膜1408上には、液晶素子のセルギャップを制御するためのスペーサ1417が形成されている。スペーサ1417は絶縁膜を所望の形状にエッチングすることで形成することが可能であるが、球状スペーサを絶縁膜1408上に分散させることでセルギャップを制御するようにしても良い。そして、画素電極1410上には、配向膜1411が形成されている。また、画素電極1410と対峙する位置には、対向電極1413が設けられており、対向電極1413の画素電極1410に近い側には配向膜1414が形成されている。配向膜1411、配向膜1414は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に接するように、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜1411、配向膜1414を直接形成することも可能である。そして、画素電極1410と、対向電極1413の間においてシール材1416に囲まれた領域には、液晶1415が設けられている。液晶1415の注入は、ディスペンサ式滴下式を用いても良いし、ディップ式汲み上げ式を用いていても良い。なお、シール材1416にはフィラーが混入されていても良い。また、図13では、画素間における液晶1415の配向の乱れに起因するディスクリネーションが視認されるのを防ぐために、画素間に、光を遮蔽することができる遮蔽膜1421が設けられている。遮蔽膜には、カーボンブラック、低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜を形成することも可能である。そして、画素電極1410、対向電極1413、液晶1415と重なる位置に、カラーフィルタとして機能する、特定の波長領域の可視光のみを優先的に透過する着色層1422が設けられている。赤、青、緑に対応する波長領域の光を、それぞれ優先的に透過するような着色層1422を画素ごとに設けることで、フルカラーの画像を表示することができる。この場合、白の光が得られるバックライトを用いることが、画像の有する色の純度を高める上で望ましい。白の光が得られるバックライトとして、例えば、赤の光源と青の光源と緑の光源を組み合わせた構成、黄または橙の光源と青の光源を組み合わせた構成、白の光源を単体で用いる構成、シアンの光源とマゼンタの光源と黄の光源を組み合わせた構成などを、用いることができる。或いは、バックライトから、赤、青、緑に対応する波長領域の光を順に出力するようにしても良い。この場合、カラーフィルタを用いなくともフルカラーの画像を表示することができ、半導体表示装置の発光効率を高めることができる。ただし、静止画を表示する際に表示素子の表示状態を固定にすると、カラーフィルタを用いない場合はフルカラーではなく単色の画像が得られ、カラーフィルタを用いるとフルカラーの画像が得られる。また、光源として、冷陰極管の他、LED、OLEDなどの発光素子を用いることができる。ただし、光源によって得られる光の波長が異なるので、必要とする色に合わせて適宜用いる光源を選択すると良い。なお、図13では、遮蔽膜1421と着色層1422とを、対向電極1413側に設けた場合を例示しているが、遮蔽膜1421または着色層1422を、画素電極1410側に設けても良い。液晶1415への光の入射方向と、液晶1415を透過した光の射出方向とに合わせて、適宜、遮蔽膜1421と着色層1422の設ける位置を定めることができる。画素電極1410と対向電極1413は、例えば、酸化珪素を含む酸化インジウムスズITSO、酸化インジウムスズITO、酸化亜鉛ZnO、酸化インジウム亜鉛IZO、ガリウムを添加した酸化亜鉛GZOなどの透明導電材料を用いることができる。なお、本実施の形態では、液晶表示装置として、TNTwistedNematic型を示したが、VAVerticalAlignment型、OCBOpticallyCompensatedBirefringence型、IPSIn-PlaneSwitching型、MVAMulti-domainVerticalAlignment型等の、その他の液晶表示装置であっても良い。また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量以上のカイラル剤を混合させた液晶組成物を液晶1415に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が10μsec.以上100μsec.以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。なお、図13では、画素電極1409と対向電極1413の間に液晶1415が挟まれている構造を有する液晶素子を例に挙げて説明したが、本発明の一態様に係る液晶表示装置はこの構成に限定されない。IPS型の液晶素子やブルー相を用いた液晶素子のように、一対の電極が共に一の基板に形成されていても良い。次いで、本発明の一態様に係る液晶表示装置のパネルの外観について、図14を用いて説明する。図14Aは、基板4001と対向基板4006とをシール材4005によって接着させたパネルの上面図であり、図14Bは、図14Aの破線A-A’における断面図に相当する。基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むように、シール材4005が設けられている。また、画素部4002、走査線駆動回路4004の上に対向基板4006が設けられている。よって、画素部4002と走査線駆動回路4004は、基板4001とシール材4005と対向基板4006とによって、液晶4007と共に封止されている。また、基板4001上のシール材4005によって囲まれている領域とは異なる領域に、信号線駆動回路4003が形成された基板4021が、実装されている。図14では、信号線駆動回路4003に含まれるトランジスタ4009を例示している。また、基板4001上に設けられた画素部4002、走査線駆動回路4004は、トランジスタを複数有している。図14Bでは、画素部4002に含まれるトランジスタ4010、トランジスタ4022を例示している。トランジスタ4010、トランジスタ4022は、酸化物半導体をチャネル形成領域に含んでいる。また、液晶素子4011が有する画素電極4030は、トランジスタ4010と電気的に接続されている。そして、液晶素子4011の対向電極4031は、対向基板4006に形成されている。画素電極4030と対向電極4031と液晶4007とが重なっている部分が、液晶素子4011に相当する。また、スペーサ4035が、画素電極4030と対向電極4031との間の距離セルギャップを制御するために設けられている。なお、図14Bでは、スペーサ4035が、絶縁膜をパターニングすることで形成されている場合を例示しているが、球状スペーサを用いていても良い。また、信号線駆動回路4003、走査線駆動回路4004、画素部4002に与えられる画像信号、駆動信号及び電源電位は、引き回し配線4014及び4015を介して、接続端子4016から供給されている。接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して電気的に接続されている。次いで、図15は、本発明の一態様に係る液晶表示装置の構造を示す、斜視図の一例である。図15に示す液晶表示装置は、タッチパネル1600と、パネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、反射板1606と、バックライト1607と、回路基板1608と、信号線駆動回路の形成された基板1611とを有している。タッチパネル1600と、パネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、反射板1606とは、順に積層されている。バックライト1607は、導光板1605の端部に設けられており、導光板1605内部に拡散されたバックライト1607からの光は、第1の拡散板1602、プリズムシート1603及び第2の拡散板1604によって、均一にパネル1601に照射される。タッチパネル1600は、位置検出部1620を有している。そして、位置検出部1620は、パネル1601が有する画素部1621と重なるように配置されている。そして、位置検出部1620に、指またはスタイラスなどが触れる、或いは近づくと、その位置情報を含む信号が生成される。なお、図15に示す半導体表示装置では、タッチパネル1600が、パネル1601とユーザーの間に位置するように配置されている。この場合、タッチパネル1600の位置検出部1620に透光性を持たせることで、ユーザーは、位置検出部1620を介して画素部1621の画像を見ることができる。なお、タッチパネル1600は、必ずしもパネル1601とユーザーの間に位置している必要はない。例えば、電磁誘導方式のタッチパネル1600の場合、ユーザーとタッチパネル1600の間にパネル1601が位置していても良い。また、本実施の形態では、第1の拡散板1602と第2の拡散板1604とを用いているが、拡散板の数はこれに限定されず、単数であっても3以上であっても良い。そして、拡散板は導光板1605とパネル1601の間に設けられていれば良い。よって、プリズムシート1603よりもパネル1601に近い側にのみ拡散板が設けられていても良いし、プリズムシート1603よりも導光板1605に近い側にのみ拡散板が設けられていても良い。またプリズムシート1603は、図15に示した断面が鋸歯状の形状に限定されず、導光板1605からの光をパネル1601側に集光できる形状を有していれば良い。回路基板1608には、タッチパネル用制御回路、CPU、表示制御回路、バックライト1607の駆動を制御する制御系の回路などが設けられている。そして、図15では、回路基板1608とパネル1601とが、COFテープ1609を介して接続されている。また、信号線駆動回路の形成された基板1611が、COFChipOnFilm法を用いてCOFテープ1609に接続されている。また、回路基板1608とタッチパネル1600とが、FPC1622を介して接続されている。また、図15では、バックライト1607の駆動を制御する制御系の回路とバックライト1607とが、FPC1610を介して接続されている例を示している。ただし、上記制御系の回路はパネル1601に形成されていても良く、この場合はパネル1601とバックライト1607とがFPCなどにより接続されるようにする。なお、図15は、パネル1601の端にバックライト1607を配置するエッジライト型のバックライトを例示しているが、本発明の液晶表示装置はバックライト1607がパネル1601の直下に配置される直下型であっても良い。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。本発明の一態様に係る半導体表示装置を用いることで、低消費電力の電子機器を提供することが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、本発明の一態様に係る半導体表示装置をその構成要素に追加することにより、連続使用時間が長くなるといったメリットも得られる。本発明の一態様に係る半導体表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置代表的にはDVD:DigitalVersatileDisc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置に用いることができる。その他に、本発明の一態様に係る半導体表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、デジタルオーディオプレイヤー等、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機ATM、自動販売機などが挙げられる。これら電子機器の具体例を図16に示す。図16Aは電子書籍であり、筐体7001、表示部7002等を有する。本発明の一態様に係る半導体表示装置は、表示部7002に用いることができる。表示部7002に本発明の一態様に係る半導体表示装置を用いることで、低消費電力の電子書籍を提供することができる。また、可撓性を有する基板でパネルを作製し、なおかつタッチパネルにも可撓性を持たせることで、半導体表示装置に可撓性を持たせることができるので、フレキシブルかつ軽くて使い勝手の良い電子書籍を提供することができる。図16Bは表示装置であり、筐体7011、表示部7012、支持台7013等を有する。本発明の一態様に係る半導体表示装置は、表示部7012に用いることができる。表示部7012に本発明の一態様に係る半導体表示装置を用いることで、低消費電力の表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。図16Cは現金自動預け入れ払い機であり、筐体7021、表示部7022、硬貨投入口7023、紙幣投入口7024、カード投入口7025、通帳投入口7026等を有する。本発明の一態様に係る半導体表示装置は、表示部7022に用いることができる。表示部7022に本発明の一態様に係る半導体表示装置を用いることで、低消費電力の現金自動預け入れ払い機を提供することができる。図16Dは携帯型ゲーム機であり、筐体7031、筐体7032、表示部7033、表示部7034、マイクロホン7035、スピーカー7036、操作キー7037、スタイラス7038等を有する。本発明の一態様に係る半導体表示装置は、表示部7033、表示部7034に用いることができる。表示部7033、表示部7034に本発明の一態様に係る半導体表示装置を用いることで、低消費電力の携帯型ゲーム機を提供することができる。なお、図16Dに示した携帯型ゲーム機は、2つの表示部7033と表示部7034とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。図16Eは携帯電話であり、筐体7041、表示部7042、音声入力部7043、音声出力部7044、操作キー7045、受光部7046等を有する。受光部7046において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る半導体表示装置は、表示部7042に用いることができる。表示部7042に本発明の一態様に係る半導体表示装置を用いることで、低消費電力の携帯電話を提供することができる。図16Fは携帯情報端末であり、筐体7051、表示部7052、操作キー7053等を有する。図16Fに示す携帯情報端末は、モデムが筐体7051に内蔵されていても良い。本発明の一態様に係る半導体表示装置は、表示部7052に用いることができる。表示部7052に本発明の一態様に係る半導体表示装置を用いることで、低消費電力の携帯情報端末を提供することができる。本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。