光源と、それぞれが前記光源から発する光の一部を透過または反射させる複数の光学素子によって、光学パターンを生成するライトバルブと、前記光学パターンを縮小して試料の表面に照射する縮小光学系と、前記試料を搬送するステージと、を具備し、前記複数の光学素子は、互いにマトリクス状に配置され、前記ライトバルブは、前記複数の光学素子のそれぞれに対する外部からの入力を独立して受容し、前記複数の光学素子のそれぞれにおける前記光の透過または反射を独立に制御することを特徴とする熱処理装置。前記複数の光学素子のそれぞれは、その一方がマトリクス状に細分化された一対の透明電極に挟まれ、前記一対の透明電極に印加された電圧によって配向が制御される液晶分子からなり、前記一対の透明電極のうち、マトリクス状に細分化された前記一方の透明電極のそれぞれには、前記ライトバルブの外部の駆動回路から独立に電圧が入力されることを特徴とする請求項1記載の熱処理装置。前記複数の光学素子のそれぞれは、その一方がマトリクス状に細分化された一対の透明電極に挟まれ、前記一対の透明電極に印加された電界によって屈折率が制御される等方性誘電体結晶からなり、前記一対の透明電極のうち、マトリクス状に細分化された前記一方の透明電極のそれぞれには、前記ライトバルブの外部の駆動回路から独立に電圧が入力されることを特徴とする請求項1記載の熱処理装置。前記ライトバルブは、それぞれが前記光源から発する前記光を反射する複数の微小ミラーと、前記複数の微小ミラーのそれぞれの傾斜角を制御する複数の可動部とを含む光学素子をマトリクス状に配置してなり、前記ライトバルブの外部から前記複数の可動部のそれぞれに対して独立に入力を付与し、前記複数の微小ミラーのそれぞれの傾斜角を独立に制御するように構成したことを特徴とする請求項1記載の熱処理装置。前記光源は、周期的にパルス化された光を発することを特徴とする請求項1記載の熱処理装置。前記ステージが二次元方向に走査されることにより、前記試料の表面の所定の領域に前記光学パターンが照射されることを特徴とする請求項1記載の熱処理装置。前記試料は、前記光の照射によって改質される半導体薄膜が形成された半導体基板であることを特徴とする請求項1記載の熱処理装置。前記試料の表面には、平面領域と貫通孔が設けられた領域とが存在することを特徴とする請求項1記載の熱処理装置。前述したように、メモリ素子を3次元積層化して大容量化する特許文献1記載の技術の特徴は、半導体基板上にゲート電極材料と絶縁膜とを交互に積層した積層構造を形成し、この積層構造に複数の貫通孔を形成した後、各貫通孔の内部にゲート絶縁膜とチャネル用シリコン膜を堆積することにある。この場合、貫通孔の側壁に堆積されたシリコン膜の厚さ半導体基板に垂直な方向の厚さは、貫通孔の周囲の平面領域に堆積されたシリコン膜の厚さに側壁の高さを加えた厚さとなる。前述したレーザ光やランプを用いた高速アニール法では、半導体基板に対して垂直に照射した光エネルギーをシリコン膜に吸収させ、そのエネルギーを改質に利用するため、半導体基板に垂直な方向のシリコン膜の厚さは、その改質に大きな影響を与える。具体的には、平面領域で最良な改質を履行できるエネルギーを与える光を半導体基板に対して垂直に照射した場合、貫通孔の底部ではエネルギーが不足するため、貫通孔の側壁に堆積されたシリコン膜の改質が不十分となる。他方、貫通孔の底部までエネルギーが充分供給されるように強い光を照射した場合は、平面領域に過剰なエネルギーが供給されるので、平面領域に堆積されたシリコン膜の突沸や液化が誘発され、シリコン膜の表面荒れや剥がれが発生する。従って、貫通孔の周囲の平面領域に堆積されたシリコン膜と貫通孔の側壁に堆積されたシリコン膜とを均一に改質するためには、その強度が半導体基板に対して平行に2次元の強度分布を持った光を照射する必要がある。この目的に合致する高速アニール法として、前述した特許文献2~4に記載された高速アニール法を挙げることができる。これらの文献に記載された高速アニール法の特徴は、位相シフトマスク、あるいは遮光部をパターニングしたマスクに光を通過させ、回折や干渉により、改質すべき半導体薄膜に到達する光の強度に2次元の強度分布を与えることにある。しかしながら、特許文献2~4に記載された高速アニール法には、規格の改訂や顧客の要求などによってデバイスのレイアウトが変更になる度に、これに対応したマスクを設計、作製する必要があるという課題がある。また、このようなレイアウト変更の際だけでなく、改質すべき半導体薄膜の膜厚や成膜条件が変更された場合にも、マスクを新たに設計、作製する必要がある。このように、特許文献2~4に記載された従来の高速アニール法を半導体薄膜の改質に適用する場合は、デバイスの開発期間が長期化したり、製造コストが増大したりするといった問題が発生する。本発明の目的は、半導体薄膜を低熱負荷で均一に改質することのできる技術を提供することにある。本発明の他の目的は、半導体薄膜の改質工程を含むデバイスの開発期間の縮小、製造コストの低減を図ることのできる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本発明の好ましい一態様である熱処理装置は、光源と、それぞれが前記光源から発する光の一部を透過または反射させる複数の光学素子によって、光学パターンを生成するライトバルブと、前記光学パターンを縮小して試料の表面に照射する縮小光学系と、前記試料を搬送するステージとを具備し、前記複数の光学素子は、互いにマトリクス状に配置され、前記ライトバルブは、前記複数の光学素子のそれぞれに対する外部からの入力を独立して受容し、前記複数の光学素子のそれぞれにおける前記光の透過または反射を独立に制御するものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。試料の表面の所望の領域に選択的に光を照射することができるので、表面に平面領域と貫通孔が設けられた領域とが存在するような半導体薄膜であっても、その表面を低熱負荷で均一に改質することが可能となる。マスクを使用することなく、試料の表面の所望の領域に選択的に光を照射することができるので、半導体薄膜の改質工程を含むデバイスの開発期間の縮小、製造コストの低減を図ることができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。実施の形態1図1は、本発明の実施の形態1である熱処理装置の光学系を示す概略構成図である。熱処理装置100の光学系は、パルス光源1、整形スリット2、ホモジナイザ3、ライトバルブアレイ4、縮小光学系5、ミラー6、および基板搬送用のXYステージ7を備えている。XYステージ7の上には、改質されるべき半導体薄膜図示せずが形成された基板半導体ウエハ9が載置される。パルス光源1は、周期的にパルス化された照射光8を発する。その期間は、例えば60秒以下である。パルス光源1は、エキシマレーザのようなパルスレーザを採用してもよいし、連続発振レーザやフラッシュランプから発する光をチョッパーや電気光学モジュレータなどでパルス化する構成としてもよい。パルス光源1から発した照射光8は、整形スリット2とホモジナイザ3とによって、矩形、かつ強度分布が均一な光に整形された後、ライトバルブアレイ4に送られる。ライトバルブアレイ4に送られた照射光8は、所望の光強度パターンが付与された後、縮小光学系5で所定の倍率に縮小され、基板半導体ウエハ9の表面に照射される。基板9が載置されるXYステージ7は、図1のXY方向水平方向に移動可能であり、このXYステージ7をXY方向に走査することにより、従来のステッパ露光装置のように、基板9の表面の所望の領域に所望の光強度パターンを有する照射光8を照射することができる。上記パルス光源1から基板9に至る照射光8の光路は、一直線であってもよいが、図1に示すように、ミラー6を介して折れ曲がるようにした場合には、装置をコンパクト化することができる。また、ミラー6の位置や数は図1の通りである必要はなく、例えばホモジナイザ3とライトバルブアレイ4との間に設置してもよく、装置のさらなるコンパクト化のために、複数個設置してもよい。図2は、図1に示したライトバルブアレイ4の詳細な構造を示す斜視図である。ライトバルブアレイ4は、一対の透明基板10A、10Bと、透明基板10A、10Bのそれぞれに設けられた透明電極11A、11Bと、透明電極11A、11Bに挟まれた液晶材12と、透明基板10A、10B、透明電極11A、11Bおよび液晶材12を挟む一対の偏光板13A、13Bとを備えている。また、透明電極11Bおよび液晶材12が配置されたライトバルブアレイ領域14の近傍の透明基板10B上には、ライトバルブアレイ4を駆動するための駆動回路15が設けられている。ライトバルブアレイ4の動作時には、一対の透明電極11A、11Bの間に電圧が印加され、液晶材12を構成する複数の液晶分子の配向が制御されることにより、一方の偏光板13Aを介して入射した照射光8の配向が制御される。そして、照射光8がもう一方の偏光板13Bを透過する度合いが制御されることにより、照射光8の強度が制御される。一対の透明電極11A、11Bの一方透明電極11Bは、ライトバルブアレイ領域14の内部でマトリクス状に細分化されており、それぞれの透明電極11Bには、駆動回路15の選択スイッチを介して独立に電圧が印加されるようになっている。すなわち、細分化された透明電極11Bのそれぞれは、独立のライトバルブとして機能するようになっている以下では、このような個々のライトバルブをピクセルと呼ぶ。なお、上記駆動回路15は、透明基板10B上に直接形成してもよいし、駆動回路15が形成されたLSIチップを透明基板10B上に実装してもよい。透明基板10B上に駆動回路15を直接形成する方法に関しては、例えばテクノロジーアンドアプリケーションズオブアモルファスシリコン2000年第94頁~第146頁p94p146に詳細な記載がある。図3は、上記ピクセルの内部の選択スイッチ16と透明電極11Bとの関係を示す図であり、aは、3ピクセル分の平面図、bは、aのB-B線断面図である。ここでは、選択スイッチ16として電界効果型トランジスタFETを採用した場合を示しているが、選択スイッチ16は電界効果型トランジスタに限定されるものではなく、ピクセルを独立に選択できるデバイスであれば、どのようなものでもよい。選択スイッチ16としてFETを採用する場合は、公知の液晶表示装置の製造方法を応用することによって、透明基板10B上に選択スイッチ16を作製することができる。その際、透明基板10B、透明電極11B、FETを構成するドレイン線17、ゲート線18、ゲート電極19および層間絶縁膜20の各材料としては、半導体薄膜の改質に用いる照射光8に対して可能な限り透明、かつ変質しないものが選択される。各ピクセルに所望の電圧を印加する方法は、以下の通りである。まず、各ドレイン線17に、ある一定期間電圧を印加する。そして、その期間内に、ある選択されたゲート線18に電圧を印加し、このゲート線18にゲート電極19が接続された全てのFETのチャネルを開く。このとき、選択されたゲート線18に対応した列の透明電極11Bには、ドレイン線17の電圧が、それぞれ印加される。そして、ゲート線18への電圧印加を逐次走査しながら行なうことにより、ライトバルブアレイ4を構成する全ピクセルに独立に電圧を印加することができる。なお、駆動回路15を用いて各ドレイン線17に電圧を印加する方法、および各ゲート線18を逐次走査する方法は、公知のメモリデバイスあるいは液晶表示装置の動作方法と同じであるので、ここでは説明を省略する。図1に示した本実施の形態1の熱処理装置100において、ライトバルブアレイ4は、半導体薄膜の改質に用いる照射光8がライトバルブアレイ4を透過する際に、その透過率をピクセル単位で制御できるものであれば、どのような方式でもよい。例えば図4に示すように、リン酸二水素アンモニウム結晶やリン酸二水素カリウム結晶に代表される等方性誘電体結晶薄膜21を一対の透明電極11A、11Bで挟み、電界を印加できる状態としたものをライトバルブ素子とし、これを1ピクセルとして2次元平面にマトリクス状に配置する。一対の透明電極11A、11Bの一方透明電極11Bは、ライトバルブアレイ領域14内でマトリクス状に細分化し、それぞれの透明電極11Bの表面に上記等方性誘電体結晶薄膜21を配置する。そして、透明基板10B上に作製された駆動回路15の選択スイッチ素子を介してそれぞれ独立に透明電極11Bに電圧を印加する。このようにした場合、各ライトバルブ素子等方性誘電体結晶薄膜21は、印加した電界の強さに比例して屈折率が変化するため、印加する電界をピクセル毎に制御することにより、光の強度を制御することができる。実施の形態2図5は、本発明の実施の形態2である熱処理装置の光学系を示す概略構成図である。前記実施の形態1の熱処理装置100は、照射光8がライトバルブアレイ4を透過したのに対し、本実施の形態の熱処理装置200は、照射光8がライトバルブアレイ24で反射する構成になっている。なお、その他の構成は、実施の形態1の熱処理装置100と基本的に同一である。また、図5には図1に示したミラー6が図示されていないが、熱処理装置200にミラー6を設けるか否かは、照射光8の光路の配置に依存するので、本質的な違いではない。本実施の形態の熱処理装置200は、ライトバルブアレイ24の実効的な反射率をピクセル単位で操作することにより、ライトバルブアレイ24で反射する照射光8に所望の光強度パターンを付与するものである。ライトバルブアレイ24で反射した照射光8は、縮小光学系5で所定の倍率に縮小された後、改質されるべき半導体薄膜が形成された基板半導体ウエハ9の表面に照射される。前記実施の形態1の熱処理装置100と同様、基板9が載置されるXYステージ7は、図1のXY方向水平方向に移動可能であり、このXYステージ7をXY方向に走査することにより、従来のステッパ露光装置のように、基板9の表面に所望の光強度パターンを有する照射光8を照射することができる。図6は、図5に示したライトバルブアレイ24の詳細な構造を示す斜視図である。このライトバルブアレイ24は、基板25上にマトリクス状に配置され、かつその傾斜角を独立に設定可能な多数の微小ミラー26を備えている。各微小ミラー26は、改質に用いる照射光8に対して反射率が高い材料を薄膜上に積層したものであり、その傾斜角を所望の値に規定する支柱部27によって支持されている。また、基板25の一部には、各微小ミラー26を駆動するための駆動回路28が設けられている。図7は、図6に示した微小ミラー26の構造の一例を示す断面図である。ここで、aは、微小ミラー26に入射した照射光8が入射方向に反射されるモードを示しており、bは、照射光8が入射方向と異なる方向に反射されるモードを示している。ライトバルブアレイ24のピクセルは、微小ミラー26と、可塑性のある材料で作製された支柱部27と、一対の電極材料薄膜30A、30Bおよびそれらに挟まれた圧電材料薄膜31とを備えており、一対の電極材料薄膜30A、30Bおよび圧電材料薄膜31は、ピクセルの可動部として機能する。また、この可動部の一部には、必要に応じて台座32が設けられる。この台座32は、微小ミラー26に充分な傾斜角を与え、かつ圧電効果を充分引き出すために圧電材料薄膜31の膜厚を維持するためのものである。電極材料薄膜30A、30Bに電圧が印加されない状態では、図7aに示すように、支柱部27の高さと可動部の厚さが同一となっている。このとき、微小ミラー26は水平に保たれるので、微小ミラー26に入射した照射光8は、入射方向に反射される。従って、この微小ミラー26で反射した照射光8は、基板9の表面に到達しない。一方、電極材料薄膜30A、30Bに電圧が印加されると、圧電材料薄膜31が膨張または収縮し、図7bに示すように、微小ミラー26が傾斜する。そこで、電極材料薄膜30A、30Bに印加する電圧を制御し、微小ミラー26の傾斜角を最適化することにより、この微小ミラー26で反射した照射光8を基板9の表面に到達させることができる。このようにして、所望のピクセルで反射した照射光8のみを基板9の表面に到達させることができる。その際、電極材料薄膜30A、30Bに印加する電圧を2値化し、干渉により照射光8に強度分布を持たせたり、電圧を多値化することによって、照射光8に強度分布を持たせたりすることも可能である。図8は、図6に示した微小ミラー26の構造の別例を示す断面図である。この例は、支柱部27を除去し、可動部電極材料薄膜30A、30B、圧電材料薄膜31の上面に微小ミラー26を接続したことが特徴である。これにより、支柱部27の機械的強度に配慮する必要がなくなり、かつピクセルの部品点数を低減できる。電極材料薄膜30A、30Bに電圧が印加されない状態では、圧電材料薄膜31が膨張も収縮もしないので、図8aに示すように、微小ミラー26は水平に保たれる。従って、微小ミラー26に入射した照射光8は、入射方向に反射され、基板9の表面に到達しない。一方、電極材料薄膜30A、30Bに電圧が印加されると、圧電材料薄膜31が膨張または収縮し、微小ミラー26に応力を及ぼすため、図8bに示すように、微小ミラー26が傾斜する。そこで、電極材料薄膜30A、30Bに印加する電圧を制御し、微小ミラー26に及ぼす応力を最適化することにより、この微小ミラー26で反射した照射光8を基板9の表面に到達させることができる。このようにして、所望のピクセルで反射した照射光8のみを基板9の表面に到達させることができる。図7および図8に示したピクセルは、いずれも圧電材料薄膜31を含んだ可動部が電圧印加により体積変化することを応用したものであるが、例えばMEMSデバイスなどを使って可動部を作製することにより、上記と同様のピクセルを実現することができる。前述したように、各ピクセルに独立して電圧を印加する方法は、公知のメモリデバイスあるいは液晶表示装置の動作方法と同様である。また、ライトバルブアレイ24は、半導体薄膜の改質に用いる照射光8がライトバルブアレイ24で反射される際、その反射率をピクセル単位で制御できるものであれば、どのような方式でもよい。例えば、図9に示す例は、図2に示したライトバルブアレイ4の一端に、アルミニウム薄膜のような反射率の高い薄膜で構成される反射板33を追加したものである。実施の形態3図10は、本発明の実施の形態3である熱処理装置の制御系を示す概略構成図である。熱処理装置の制御系は、コンピュータ40、統合制御部41、光源制御部42、ライトバルブ制御部43、およびステージ制御部44を備えている。コンピュータ40は、オペレータがレイアウトデータを入力したり、直接制御を行なったり、あるいは光源45、ライトバルブアレイ4、XYステージ7の状態を観測したりするためのインタフェース機能を有している。統合制御部41は、コンピュータ40からの制御指示や、各制御部42、43、44から各部の状態情報を受けて各制御部に制御信号を送る機能を有している。なお、統合制御部41は、コンピュータ40の内部に組み込まれていてもよい。光源制御部42は、統合制御部41からの指示を受けて、光源45の電源のON/OFFおよび照射光8をパルス化するシャッター46の動作を制御し、各部の状態情報を統合制御部41へ送る。シャッター46は、電気光学素子やチョッパーなどのように、電気的に制御できるものが望ましい。なお、光源45がエキシマレーザのようなパルス光源である場合には、シャッター46は不要である。ライトバルブ制御部43は、統合制御部41からの指示を受けて、ライトバルブアレイ4の各ピクセル47を独立して制御する周辺駆動回路X方向周辺駆動回路48、Y方向周辺駆動回路49の駆動信号を生成、転送する。また、ライトバルブアレイ4の状態情報を統合制御部41へ送る。X方向周辺駆動回路48およびY方向周辺駆動回路49は、ライトバルブ制御部43からの駆動信号に基づいて所定のピクセル47に独立して電圧を印加し、ライトバルブアレイ4を透過する照射光8の配向および強度を制御する。ステージ制御部44は、統合制御部41からの指示を受けて、XYステージ7のステップ動作およびZ方向の軸調整を制御する。また、XYステージ7の状態情報を統合制御部41へ送る。以下、図10に示した制御系の動作シーケンスを説明する。まず、オペレータは、レイアウト情報、多層膜の仕様、照射光8の光強度およびパルス幅などの情報をコンピュータ40に入力する。ここで、レイアウト情報とは、例えばCADのデータである。コンピュータ40は、上記レイアウト情報、多層膜の仕様、照射光8の光強度およびパルス幅などの情報に基づき、ライトバルブアレイ4に出力すべき照射光8のパターンを計算する。これらのデータや計算結果は、コンピュータ40から統合制御部41に送られる。また、これと同時に、統合制御部41からは、各制御部に対して各部分の状態を統合制御部41に送るよう指示が出される。指示を受けた光源制御部42は、光源45の電源のON/OFFや、シャッター46の現在の周波数設定などの情報を統合制御部41へ返信する。統合制御部41からの指示を受けたライトバルブ制御部43は、ライトバルブアレイ4を構成するピクセル47の現在の情報を統合制御部41へ返信する。また、統合制御部41からの指示を受けたステージ制御部44は、XYステージ7の現在の高さ情報、平面位置を統合制御部41へ返信する。統合制御部41は、上記した各制御部からの返信を受け、各部分が所望の状態になるよう、各制御部へ指示を出す。そして、各制御部は、これに応じた駆動信号を生成、出力し、系を所望の状態へ導く。なお、上記した動作シーケンスの説明では、統合制御部41から各制御部への指示に対し、各制御部が現在の状態を返すシーケンスとしたが、各々所定の状態へ戻す、すなわち初期化作業を行なうシーケンスとしてもよい。このようにした場合は、統合制御部41と各制御部との間で大量の返信/指示データをやり取りする必要がなくなる。次に、XYステージ7の焦点調整を行う。すなわち、半導体薄膜の改質に用いる照射光8を基板9の非有効領域デバイスが形成されない領域に照射し、焦点合わせ用のレーザ光源50と焦点検出器51とを用いて高さを調整する。これにより、任意の高さを有する基板9に対して正確な焦点合わせを行うことができる。その後、基板9の有効領域デバイスが形成される領域に照射光8を照射し、基板9の表面に形成された半導体薄膜の改質を行う。その際、実際の改質結果と、コンピュータ4での計算による改質結果との間に差が生じた場合は、基板9に照射する照射光8の光強度値を補正することで対応する。上述したような制御系構成を採用することにより、オペレータは、その場で、かつ簡便に半導体薄膜に対して所望の改質を施すことができるので、従来の方法で必要であったマスクの再設計、製作に要するコスト、期間を節約することができる。次に、図11を用い、本発明の熱処理装置を用いてメモリ素子の能動層を構成する半導体薄膜を均一に改質する方法について説明する。以下では、半導体薄膜としてシリコン膜を例に示すが、光で改質可能な半導体薄膜であれば、いずれも本発明の熱処理装置を適用することができる。また、本発明は、光源の種類を限定する性質のものではないので、光源の波長帯は問わない。さらに、光源を構成するレーザ光の種類やランプの種類も、前述した例に限定されるものではない。半導体メモリを3次元積層化する際、ゲート電極材料と絶縁膜とを交互に積層した積層構造に、全層を貫く複数の貫通孔を一括加工で形成する方法については、特許文献1に詳細な記載があるため省略する。まず、図11aに示すように、基板9上にゲート電極材料と絶縁膜とを交互に積層した積層構造60を形成し、続いてこの積層構造60の一部に貫通孔61を形成した後、化学気相成長法を用いて積層構造60の上部および貫通孔61の内部にゲート酸化膜62およびチャネル用の非晶質シリコン膜63Aを堆積する。非晶質シリコン膜63は、例えば400°C~530°Cの温度条件で堆積する。次に、本発明の熱処理装置実施の形態1の熱処理装置100、または実施の形態2の熱処理装置200を用いて非晶質シリコン膜63Aを改質する。これにより、非晶質シリコン膜63Aが結晶化されてシリコン膜63Bとなる図11b参照。このとき、光の強度分布64が平面領域で小さく、段差領域貫通孔61が形成された領域で大きくなるように、熱処理装置のライトバルブアレイ4またはライトバルブアレイ24を調整する。その際、平面領域での光エネルギーは、非晶質シリコン膜63Aが膜剥がれを起こすことなく最適な改質が行なわれる大きさに設定される。また、段差領域での光エネルギーは、貫通孔61の近傍で傾斜を持ち、かつ貫通孔61の底部で最大値65を持つように設定される。これにより、貫通孔61の底部に充分な光エネルギーが供給されるので、均一に改質されたシリコン膜63Bが得られ、かつ平面領域と段差領域との境界部でシリコン膜63Bの剥がれが生じることもない。上記した光エネルギーの傾斜や最大値は、段差の程度貫通孔61の深さおよび径、改質されるべき非晶質シリコン膜63Aの膜厚、下地積層構造60などに依存するため、ライトバルブアレイ4またはライトバルブアレイ24でこれらを微調整しながら、最適値を設定する。従来装置では、この微調整は不可能であり、精度の高い3次元熱シミュレーションにより緻密な計算を行い、マスクデータにフィードバックする必要がある。また、従来装置では、シミュレーション結果と実際の改質結果とのずれの調整は、その都度マスクの再設計で対応する必要がある。また、光の照射面積を大きく設定できる場合は、半導体製造プロセスのフォトマスク同様、基板9の表面全体に一括で光を照射する。他方、光の照射面積が小さい場合は、半導体製造プロセスのステッパ同様、基板9の表面に複数の分割領域を定義し、逐次分割領域ごとに光を照射する。分割領域ごとに光を照射する場合、光源を走査する方式でもよいが、光学系の安定性などを考慮すると、基板9をXYステージ7で可動化し、走査する方式の方が望ましい。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。前記実施の形態では、本発明の熱処理装置を半導体薄膜の改質に用いた場合について説明したが、本発明の熱処理装置の用途は、これに限定されるものではなく、表面に平面領域と段差領域とを有する試料を均一に熱処理する場合に広く適用することができる。