"基板上にゲート電極、ゲート絶縁層、チャネル層として機能する半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造装置であって、前記基板について、前記基板の歪みを計測する計測部と、少なくとも前記ソース電極および前記ドレイン電極の形成領域に、レーザ光を露光データに基づいて照射する露光部と、少なくとも前記レーザ光で露光された前記ソース電極および前記ドレイン電極の前記形成領域に、前記ソース電極および前記ドレイン電極となる液滴を、打滴データに基づいて打滴する吐出部と、少なくとも前記ソース電極および前記ドレイン電極の配置情報を含む前記露光データを前記露光部に供給するとともに、前記配置情報を含む前記打滴データを前記吐出部に供給するデータ供給部と、前記薄膜トランジスタのチャネル長を固定した状態で、前記基板の歪みに基づいて局所的なスケーリング処理を用いて前記露光データを補正する第1の補正データを作成する補正データ作成部とを有し、前記第1の補正データに基づいて前記レーザ光を照射することを特徴とする薄膜トランジスタの製造装置。基板上にゲート電極、ゲート絶縁層、チャネル層として機能する半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造装置であって、前記基板について、前記基板のスケーリング値を取得する計測部と、少なくとも前記ソース電極および前記ドレイン電極の形成領域に、レーザ光を露光データに基づいて照射する露光部と、少なくとも前記レーザ光で露光された前記ソース電極および前記ドレイン電極の前記形成領域に、前記ソース電極および前記ドレイン電極となる液滴を、打滴データに基づいて打滴する吐出部と、少なくとも前記ソース電極および前記ドレイン電極の配置情報を含む前記露光データを前記露光部に供給するとともに、前記配置情報を含む前記打滴データを前記吐出部に供給するデータ供給部と、前記薄膜トランジスタのチャネル長を固定した状態で、前記スケーリング値を用いたスケーリング処理により前記露光データを補正する第1の補正データを作成する補正データ作成部とを有し、前記第1の補正データに基づいて前記レーザ光を照射することを特徴とする薄膜トランジスタの製造装置。前記露光データは、前記ソース電極および前記ドレイン電極の配置情報がラスター形式で表されるものであり、前記ラスター形式の前記露光データは、前記チャネル領域に相当する画素については、画素の削除および挿入がいずれも禁止されており、前記補正データ作成部は、前記スケーリング処理の際、前記チャネル領域以外の領域に対して前記画素の削除および挿入のうち少なくとも一方を行って前記第1の補正データを作成する請求項1または2に記載の薄膜トランジスタの製造装置。前記露光データは、前記ソース電極および前記ドレイン電極の配置情報がベクター形式で表されるものであり、前記ソース電極および前記ドレイン電極が1つのオブジェクトとされており、前記補正データ作成部は、前記スケーリング処理の際、前記オブジェクトの代表値と、前記オブジェクトの相対位置を算出し、前記代表値に基づいてスケーリング演算を行い、スケーリング演算された代表値に対して前記オブジェクトの前記相対位置を加算し前記第1の補正データを作成する請求項1または2に記載の薄膜トランジスタの製造装置。さらに、前記レーザ光による露光時に前記基板に反応ガスを供給するガス供給部を有する請求項1~4のいずれか1項に記載の薄膜トランジスタの製造装置。基板上にゲート電極、ゲート絶縁層、チャネル層として機能する半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造方法であって、少なくとも前記ソース電極および前記ドレイン電極を形成する工程において、前記基板について、前記基板の歪みを計測する工程と、前記基板の歪みに基づいて、前記ソース電極および前記ドレイン電極の形成領域にレーザ光を照射するための露光データを補正する第1の補正データを作成する工程と、前記第1の補正データに基づいて、前記形成領域にレーザ光を照射して前記形成領域を親液性にする工程と、前記レーザ光で露光された前記ソース電極および前記ドレイン電極の前記形成領域に、前記ソース電極および前記ドレイン電極となる液滴を、打滴データに基づいて打滴する工程とを有し、前記第1の補正データは、前記薄膜トランジスタのチャネル長を固定した状態で、前記露光データを前記基板の歪みに基づいて局所的なスケーリング処理をすることにより作成されることを特徴とする薄膜トランジスタの製造方法。基板上にゲート電極、ゲート絶縁層、チャネル層として機能する半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造方法であって、少なくとも前記ソース電極および前記ドレイン電極を形成する工程において、前記基板について、前記基板のスケーリング値を取得する工程と、前記基板のスケーリング値に基づいて、前記ソース電極および前記ドレイン電極の形成領域にレーザ光を照射するための露光データを補正する第1の補正データを作成する工程と、前記第1の補正データに基づいて、前記形成領域にレーザ光を照射して前記形成領域を親液性にする工程と、前記レーザ光で露光された前記ソース電極および前記ドレイン電極の前記形成領域に、前記ソース電極および前記ドレイン電極となる液滴を、打滴データに基づいて打滴する工程とを有し、前記第1の補正データは、前記薄膜トランジスタのチャネル長を固定した状態で、前記露光データを前記スケーリング値を用いてスケーリング処理をすることにより作成されることを特徴とする薄膜トランジスタの製造方法。前記露光データは、前記ソース電極および前記ドレイン電極の配置情報がラスター形式で表されるものであり、前記ラスター形式の前記露光データは、前記チャネル領域に相当する画素については、画素の削除および挿入がいずれも禁止されており、前記第1の補正データは、前記スケーリング処理の際、前記チャネル領域以外の領域に対して前記画素の削除および挿入のうち少なくとも一方を行って作成される請求項6または7に記載の薄膜トランジスタの製造方法。前記露光データは、前記ソース電極および前記ドレイン電極の配置情報がベクター形式で表されるものであり、前記ソース電極および前記ドレイン電極が1つのオブジェクトとされており、前記第1の補正データは、前記スケーリング処理の際、前記オブジェクトの代表値と、前記オブジェクトの相対位置を算出し、前記代表値に基づいてスケーリング演算を行い、スケーリング演算された代表値に対して前記オブジェクトの前記相対位置を加算して作成される請求項6または7に記載の薄膜トランジスタの製造方法。さらに、前記レーザ光による露光時に前記基板に反応ガスを供給する請求項6~9のいずれか1項に記載の薄膜トランジスタの製造方法。基板上にゲート電極、ゲート絶縁層、チャネル層として機能する半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造方法をコンピュータにより実行させるプログラムであって、少なくとも前記ソース電極および前記ドレイン電極を形成する際において、前記基板について、前記基板の歪みを計測する手順と、前記基板の歪みに基づいて、前記ソース電極および前記ドレイン電極の形成領域にレーザ光を照射するための露光データを補正する第1の補正データを作成する手順と、前記第1の補正データに基づいて、前記形成領域にレーザ光を照射して前記形成領域を親液性にする手順と、前記レーザ光で露光された前記ソース電極および前記ドレイン電極の前記形成領域に、前記ソース電極および前記ドレイン電極となる液滴を、打滴データに基づいて打滴する手順とを有し、前記第1の補正データの作成手順は、前記薄膜トランジスタのチャネル長を固定した状態で、前記露光データを前記基板の歪みに基づいて局所的なスケーリング処理をする手順を有することを特徴とするプログラム。基板上にゲート電極、ゲート絶縁層、チャネル層として機能する半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造方法をコンピュータにより実行させるプログラムであって、少なくとも前記ソース電極および前記ドレイン電極を形成する際において、前記基板について、前記基板のスケーリング値を取得する手順と、前記スケーリング値に基づいて、前記ソース電極および前記ドレイン電極の形成領域にレーザ光を照射するための露光データを補正する第1の補正データを作成する手順と、前記第1の補正データに基づいて、前記形成領域にレーザ光を照射して前記形成領域を親液性にする手順と、前記レーザ光で露光された前記ソース電極および前記ドレイン電極の前記形成領域に、前記ソース電極および前記ドレイン電極となる液滴を、打滴データに基づいて打滴する手順とを有し、前記第1の補正データの作成手順は、前記薄膜トランジスタのチャネル長を固定した状態で、前記露光データを前記スケーリング値を用いてスケーリング処理をする手順を有することを特徴とするプログラム。前記露光データは、前記ソース電極および前記ドレイン電極の配置情報がラスター形式で表されるものであり、前記ラスター形式の前記露光データは、前記チャネル領域に相当する画素については、画素の削除および挿入がいずれも禁止されており、前記第1の補正データの作成手順は、前記スケーリング処理の際、前記チャネル領域以外の領域に対して前記画素の削除および挿入のうち少なくとも一方を行う手順を有する請求項11または12に記載のプログラム。前記露光データは、前記ソース電極および前記ドレイン電極の配置情報がベクター形式で表されるものであり、前記ソース電極および前記ドレイン電極が1つのオブジェクトとされており、前記第1の補正データの作成手順は、前記スケーリング処理の際、前記オブジェクトの代表値と、前記オブジェクトの相対位置を算出し、前記代表値に基づいてスケーリング演算を行い、スケーリング演算された代表値に対して前記オブジェクトの前記相対位置を加算する手順を有する請求項11または12に記載のプログラム。さらに、前記レーザ光による露光時に前記基板に反応ガスを供給する手順を有する請求項11~14のいずれか1項に記載のプログラム。しかしながら、非特許文献1に開示された手法は、事前にフォトマスクが必要であり、基板とのアライメント工程が必須である。さらに、基板の変形歪みにフォトマスクを対応させることができないため、基板の変形等に対して表面エネルギーを変化させる処理を追従させることができない。そのために、基板の変形等に起因して描画されたパターンがずれてしまう問題などが生じる。さらには、基板の変形等に対応するためには、複数のマスクを用意しておく必要があり、コストが嵩むとともに、管理等も煩雑になるという問題がある。ここで、薄膜トランジスタTFTのドレイン電流Idは、下記の式で表される。Id=1/2W/LuCVg-Vt2但し、Wはチャネル幅、Lはチャネル長、uは移動度、Cは絶縁膜の単位面積あたりの静電容量、Vgはゲートソース間電圧、Vtは閾値電圧である。薄膜トランジスタにおいて、チャネル長Lを、仮に4μmとすると、チャネル長Lが1μm増加した場合、ドレイン電流が5低下する。このため、例えば、薄膜トランジスタをLCD等に用いた場合、輝度のバラツキを抑えるためには画素電極に接続されるソースドレイン間の距離、すなわち、チャネル長Lを一定にすることが求められる。これに対して、薄膜トランジスタをPETまたはPEN等のフレキシブルな基板支持体上に形成する場合、これらPETおよびPENの伸縮率は100ppm程度である。このような基板支持体上に薄膜トランジスタを形成するには、良好な位置あわせを実現する必要があり、このためには、露光パターンのスケーリングが必要となる。薄膜トランジスタがボトムゲート構造では、下位層に形成されたボトムゲートの位置あわせのため、アライメントマークからスケーリング倍率を算出して、ソース電極ドレイン電極のパターンをスケーリングする必要がある。一方、薄膜トランジスタがトップゲート構造では、最終仕上がり寸法に合うように、最下層に形成されたソース電極ドレイン電極をスケーリングする必要がある。従来のスケーリング処理では、適当な位置への画素データの挿入または削除にて行なわれるが、この挿入または削除の位置がソースドレイン間チャネル領域である場合には、チャネル長の異なる箇所が発生する可能性がある。このため、LCD等において、輝度のバラツキを抑えることができないという可能性もある。本発明の目的は、前記従来技術に基づく問題点を解消し、フレキシブルな基板を用いても、高い精度で薄膜トランジスタを形成することができる薄膜トランジスタの製造装置およびその製造方法、ならびにプログラムを提供することにある。上記目的を達成するために、本発明の第1の態様は、基板上にゲート電極、ゲート絶縁層、チャネル層として機能する半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造装置であって、前記基板について、前記基板の歪みを計測する計測部と、少なくとも前記ソース電極および前記ドレイン電極の形成領域に、レーザ光を露光データに基づいて照射する露光部と、少なくとも前記レーザ光で露光された前記ソース電極および前記ドレイン電極の前記形成領域に、前記ソース電極および前記ドレイン電極となる液滴を、打滴データに基づいて打滴する吐出部と、少なくとも前記ソース電極および前記ドレイン電極の配置情報を含む前記露光データを前記露光部に供給するとともに、前記配置情報を含む前記打滴データを前記吐出部に供給するデータ供給部と、前記薄膜トランジスタのチャネル長を固定した状態で、前記基板の歪みに基づいて局所的なスケーリング処理を用いて前記露光データを補正する第1の補正データを作成する補正データ作成部とを有し、前記第1の補正データに基づいて前記レーザ光を照射することを特徴とする薄膜トランジスタの製造装置を提供するものである。本発明の第2の態様は、基板上にゲート電極、ゲート絶縁層、チャネル層として機能する半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造装置であって、前記基板について、前記基板のスケーリング値を取得する計測部と、少なくとも前記ソース電極および前記ドレイン電極の形成領域に、レーザ光を露光データに基づいて照射する露光部と、少なくとも前記レーザ光で露光された前記ソース電極および前記ドレイン電極の前記形成領域に、前記ソース電極および前記ドレイン電極となる液滴を、打滴データに基づいて打滴する吐出部と、少なくとも前記ソース電極および前記ドレイン電極の配置情報を含む前記露光データを前記露光部に供給するとともに、前記配置情報を含む前記打滴データを前記吐出部に供給するデータ供給部と、前記薄膜トランジスタのチャネル長を固定した状態で、前記スケーリング値を用いたスケーリング処理により前記露光データを補正する第1の補正データを作成する補正データ作成部とを有し、前記第1の補正データに基づいて前記レーザ光を照射することを特徴とする薄膜トランジスタの製造装置を提供するものである。なお、基板の歪みに基づく局所的なスケーリング処理とは、スケーリング処理に、基板の各領域における歪みを用いることである。基板の上部の歪み、基板の下部の歪みでは、スケーリング値が異なることがあることによる。また、スケーリング値を用いたスケーリング処理とは、局所的なスケーリング値ではなく、基板全体の平均スケーリング値を用いたスケーリング処理のことである。前記露光データは、前記ソース電極および前記ドレイン電極の配置情報がラスター形式で表されるものであり、前記ラスター形式の前記露光データは、前記チャネル領域に相当する画素については、画素の削除および挿入がいずれも禁止されており、前記補正データ作成部は、前記スケーリング処理の際、前記チャネル領域以外の領域に対して前記画素の削除および挿入のうち少なくとも一方を行って前記第1の補正データを作成することが好ましい。前記露光データは、前記ソース電極および前記ドレイン電極の配置情報がベクター形式で表されるものであり、前記ソース電極および前記ドレイン電極が1つのオブジェクトとされており、前記補正データ作成部は、前記スケーリング処理の際、前記オブジェクトの代表値と、前記オブジェクトの相対位置を算出し、前記代表値に基づいてスケーリング演算を行い、スケーリング演算された代表値に対して前記オブジェクトの前記相対位置を加算し前記第1の補正データを作成することが好ましい。さらに、前記レーザ光による露光時に前記基板に反応ガスを供給するガス供給部を有することが好ましい。さらに、前記データ供給部は、前記ゲート電極の配置情報を含む露光データを前記露光部に供給するとともに、前記ゲート電極の配置情報を含む前記打滴データを前記吐出部に供給するものであり、前記露光部は、前記ゲート電極の形成領域に前記レーザ光を前記ゲート電極の露光データに基づいて照射するものであり、前記吐出部は、前記レーザ光で露光された前記ゲート電極の前記形成領域に前記ゲート電極となる液滴を、前記ゲート電極の打滴データに基づいて打滴するものであり、前記補正データ作成部は、前記基板の歪みに基づく局所的なスケーリング処理により前記ゲート電極の露光データを補正する第2の補正データを作成するものであり、前記第2の補正データに基づいて前記レーザ光を照射することが好ましい。さらにまた、前記データ供給部は、前記半導体層の配置情報を含む露光データを前記露光部に供給するとともに、前記半導体層の配置情報を含む前記打滴データを前記吐出部に供給するものであり、前記露光部は、前記半導体層の形成領域に前記レーザ光を前記半導体層の露光データに基づいて照射するものであり、前記吐出部は、前記レーザ光で露光された前記半導体層の前記形成領域に前記半導体層となる液滴を前記半導体層の打滴データに基づいて打滴するものであり、前記補正データ作成部は、前記基板の歪みに基づく局所的なスケーリング処理により前記半導体層の露光データを補正する第3の補正データを作成するものであり、前記第3の補正データに基づいて前記レーザ光を照射することが好ましい。本発明の第3の態様は、基板上にゲート電極、ゲート絶縁層、チャネル層として機能する半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造方法であって、少なくとも前記ソース電極および前記ドレイン電極を形成する工程において、前記基板について、前記基板の歪みを計測する工程と、前記基板の歪みに基づいて、前記ソース電極および前記ドレイン電極の形成領域にレーザ光を照射するための露光データを補正する第1の補正データを作成する工程と、前記第1の補正データに基づいて、前記形成領域にレーザ光を照射して前記形成領域を親液性にする工程と、前記レーザ光で露光された前記ソース電極および前記ドレイン電極の前記形成領域に、前記ソース電極および前記ドレイン電極となる液滴を、打滴データに基づいて打滴する工程とを有し、前記第1の補正データは、前記薄膜トランジスタのチャネル長を固定した状態で、前記露光データを前記基板の歪みに基づいて局所的なスケーリング処理をすることにより作成されることを特徴とする薄膜トランジスタの製造方法を提供するものである。本発明の第4の態様は、基板上にゲート電極、ゲート絶縁層、チャネル層として機能する半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造方法であって、少なくとも前記ソース電極および前記ドレイン電極を形成する工程において、前記基板について、前記基板のスケーリング値を取得する工程と、前記基板のスケーリング値に基づいて、前記ソース電極および前記ドレイン電極の形成領域にレーザ光を照射するための露光データを補正する第1の補正データを作成する工程と、前記第1の補正データに基づいて、前記形成領域にレーザ光を照射して前記形成領域を親液性にする工程と、前記レーザ光で露光された前記ソース電極および前記ドレイン電極の前記形成領域に、前記ソース電極および前記ドレイン電極となる液滴を、打滴データに基づいて打滴する工程とを有し、前記第1の補正データは、前記薄膜トランジスタのチャネル長を固定した状態で、前記露光データを前記スケーリング値を用いてスケーリング処理をすることにより作成されることを特徴とする薄膜トランジスタの製造方法を提供するものである。前記露光データは、前記ソース電極および前記ドレイン電極の配置情報がベクター形式で表されるものであり、前記ソース電極および前記ドレイン電極が1つのオブジェクトとされており、前記第1の補正データは、前記スケーリング処理の際、前記オブジェクトの代表値と、前記オブジェクトの相対位置を算出し、前記代表値に基づいてスケーリング演算を行い、スケーリング演算された代表値に対して前記オブジェクトの前記相対位置を加算して作成されることが好ましい。さらにまた、さらに、前記レーザ光による露光時に前記基板に反応ガスを供給することが好ましい。さらに、前記ゲート電極を形成する工程において、前記基板について、前記基板の歪みを計測する工程と、前記基板の歪みに基づいて、前記ゲート電極の形成領域にレーザ光を照射するための露光データを補正する第2の補正データを作成する工程と、前記ゲート電極の前記形成領域に前記レーザ光を、前記第2の補正データに基づいて照射して前記ゲート電極の形成領域を親液性にする工程と、前記レーザ光で露光された前記ゲート電極の前記形成領域に、前記ゲート電極となる液滴を、打滴データに基づいて打滴する工程とを有し、前記第2の補正データは、前記基板の歪みに基づいて、前記ゲート電極の露光データを局所的なスケーリング処理をすることにより作成されることが好ましい。さらに、前記半導体層を形成する工程において、前記基板について、前記基板の歪みを計測する工程と、前記基板の歪みに基づいて、前記半導体層の形成領域にレーザ光を照射するための露光データを補正する第3の補正データを作成する工程と、前記半導体層の前記形成領域に前記レーザ光を、前記第3の補正データに基づいて照射して前記半導体層の形成領域を親液性にする工程と、前記レーザ光で露光された前記半導体層の前記形成領域に、前記半導体層となる液滴を、打滴データに基づいて打滴する工程とを有し、前記第3の補正データは、前記基板の歪みに基づいて、前記半導体層の露光データを局所的なスケーリング処理をすることにより作成されることが好ましい。本発明の第5の態様は、基板上にゲート電極、ゲート絶縁層、チャネル層として機能する半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造方法をコンピュータにより実行させるプログラムであって、少なくとも前記ソース電極および前記ドレイン電極を形成する際において、前記基板について、前記基板の歪みを計測する手順と、前記基板の歪みに基づいて、前記ソース電極および前記ドレイン電極の形成領域にレーザ光を照射するための露光データを補正する第1の補正データを作成する手順と、前記第1の補正データに基づいて、前記形成領域にレーザ光を照射して前記形成領域を親液性にする手順と、前記レーザ光で露光された前記ソース電極および前記ドレイン電極の前記形成領域に、前記ソース電極および前記ドレイン電極となる液滴を、打滴データに基づいて打滴する手順とを有し、前記第1の補正データの作成手順は、前記薄膜トランジスタのチャネル長を固定した状態で、前記露光データを前記基板の歪みに基づいて局所的なスケーリング処理をする手順を有することを特徴とするプログラムを提供するものである。本発明の第6の態様は、基板上にゲート電極、ゲート絶縁層、チャネル層として機能する半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造方法をコンピュータにより実行させるプログラムであって、少なくとも前記ソース電極および前記ドレイン電極を形成する際において、前記基板について、前記基板のスケーリング値を取得する手順と、前記スケーリング値に基づいて、前記ソース電極および前記ドレイン電極の形成領域にレーザ光を照射するための露光データを補正する第1の補正データを作成する手順と、前記第1の補正データに基づいて、前記形成領域にレーザ光を照射して前記形成領域を親液性にする手順と、前記レーザ光で露光された前記ソース電極および前記ドレイン電極の前記形成領域に、前記ソース電極および前記ドレイン電極となる液滴を、打滴データに基づいて打滴する手順とを有し、前記第1の補正データの作成手順は、前記薄膜トランジスタのチャネル長を固定した状態で、前記露光データを前記スケーリング値を用いてスケーリング処理をする手順を有することを特徴とするプログラムを提供するものである。前記露光データは、前記ソース電極および前記ドレイン電極の配置情報がラスター形式で表されるものであり、前記ラスター形式の前記露光データは、前記チャネル領域に相当する画素については、画素の削除および挿入がいずれも禁止されており、前記第1の補正データの作成手順は、前記スケーリング処理の際、前記チャネル領域以外の領域に対して前記画素の削除および挿入のいずれかを行う手順を有することが好ましい。前記露光データは、前記ソース電極および前記ドレイン電極の配置情報がベクター形式で表されるものであり、前記ソース電極および前記ドレイン電極が1つのオブジェクトとされており、前記第1の補正データの作成手順は、前記スケーリング処理の際、前記オブジェクトの代表値と、前記オブジェクトの相対位置を算出し、前記代表値に基づいてスケーリング演算を行い、スケーリング演算された代表値に対して前記オブジェクトの前記相対位置を加算する手順を有することが好ましい。さらに、前記レーザ光による露光時に前記基板に反応ガスを供給する手順を有することが好ましい。さらに、前記ゲート電極を形成する手順を有し、前記ゲート電極を形成する手順においては、前記基板について、前記基板の歪みを計測する手順と、前記基板の歪みに基づいて、前記ゲート電極の形成領域にレーザ光を照射するための露光データを補正する第2の補正データを作成する手順と、前記ゲート電極の前記形成領域に前記レーザ光を、前記第2の補正データに基づいて照射して前記ゲート電極の形成領域を親液性にする手順と、前記レーザ光で露光された前記ゲート電極の前記形成領域に、前記ゲート電極となる液滴を、打滴データに基づいて打滴する手順とを有し、前記第2の補正データの作成手順は、前記基板の歪みに基づいて、前記ゲート電極の露光データを局所的なスケーリング処理をする手順を有することが好ましい。さらに、前記半導体層を形成する手順を有し、前記半導体層を形成する手順においては、前記基板について、前記基板の歪みを計測する手順と、前記基板の歪みに基づいて、前記半導体層の形成領域にレーザ光を照射するための露光データを補正する第3の補正データを作成する手順と、前記半導体層の前記形成領域に前記レーザ光を、前記第3の補正データに基づいて照射して前記半導体層の形成領域を親液性にする手順と、前記レーザ光で露光された前記半導体層の前記形成領域に、前記半導体層となる液滴を、打滴データに基づいて打滴する手順とを有し、前記第3の補正データの作成手順は、前記基板の歪みに基づいて、前記半導体層の露光データを局所的なスケーリング処理をする手順を有することが好ましい。本発明によれば、フレキシブルな基板を用いても、チャネル長の変動を抑制することができ、高い精度で薄膜トランジスタを形成することができる。これにより、薄膜トランジスタをディスプレイに適用した場合、各画素のドレイン電流値のバラツキを軽減することができ、結果として輝度バラツキを軽減することができる。以下に、添付の図面に示す好適実施形態に基づいて、本発明の薄膜トランジスタの製造装置およびその製造方法、ならびにプログラムを詳細に説明する。図1は、本発明の実施形態に係る薄膜トランジスタの製造装置を示す模式図である。図1に示す薄膜トランジスタ製造装置10以下、単に、製造装置10というは、長尺の基板Zを連続して搬送方向Dに搬送しつつ、各種の処理を行うロールツーロール方式のものである。この製造装置10は、長尺な基板Zを供給する供給室12と、長尺な基板Zの歪みを計測する計測室14と、所定のパターンを形成するための改質室16と、所定のパターンを形成するためのパターン形成室18と、パターン形成された長尺な基板Zを巻き取る巻取り室20と、入力部30、描画データ作成部32と、制御部34と、記憶部35と、アライメント検出部36と、第1の画像処理部38と、第2の画像処理部40とを有する。制御部34により、製造装置10における各構成部の動作が制御される。また、製造装置10においては、供給室12、計測室14、改質室16、パターン形成室18、巻取り室20を区画する壁には、それぞれ基板Zが通過するスリット状の開口が形成されている。供給室12は、長尺な基板Zを送り出す部位であり、基板Zが巻き回してなる基板ロールが取り付けられる回転軸42、およびガイドローラ44が設けられている。回転軸42は、基板ロールから基板Zを連続的に送り出すものである。基板ロールは、例えば、反時計回りに基板Zが巻回されている。回転軸42は、例えば、モータ図示せずが接続されている。このモータによって基板ロールから基板Zを巻き戻す方向に回転されて、本実施形態では、反時計回りに回転されて、基板Zが連続的に送り出される。ガイドローラ44は、基板Zを所定の搬送経路で計測室14に案内するものである。このガイドローラ44は、公知のガイドローラにより構成される。本実施形態の製造装置10において、ガイドローラ44は、駆動ローラまたは従動ローラでもよい。また、ガイドローラ44は、基板Zの搬送時における張力を調整するテンションローラとして作用するローラであってもよい。巻取り室20は、後述するように、パターン形成室18で、所定のパターンが形成された基板Zを巻き取る部位であり、巻取り軸46、およびガイドローラ48が設けられている。巻取り軸46は、所定のパターンが形成された基板Zをロール状に、例えば、反時計回りに巻き取るものである。この巻取り軸46は、例えば、モータ図示せずが接続されている。このモータにより巻取り軸46が回転されて基板Zが巻き取られる。ガイドローラ48は、先のガイドローラ44と同様に、パターン形成室18から搬送された基板Zを、所定の搬送経路で巻取り軸38に案内するものである。このガイドローラ48は、公知のガイドローラにより構成される。なお、供給室12のガイドローラ44と同様に、ガイドローラ48も、駆動ローラまたは従動ローラでもよい。また、ガイドローラ48は、テンションローラとして作用するローラであってもよい。計測室14は、基板Zの歪みを検出する部位である。この計測室14には、基板Zの歪みを検出する歪みセンサ50が設けられている。また、歪みセンサ50は、アライメント検出部36に接続されている。歪みセンサ50とアライメント検出部36とにより計測部を構成する。歪みセンサ50は、LD半導体レーザまたはLED等の光源と、CMOS、CCDなどの撮像素子とを備える光学式のものが用いられる。歪みセンサ50は、図2aに示すように、基板Zの矩形状のトランジスタ形成領域Sの外縁部の4隅に予め設けられているアライメントマークMを撮像し、例えば、4つのアライメントマークMの画像データを得る。4つのアライメントマークMの画像データを組として、アライメント検出部36に出力する。なお、本実施形態では、図2bに示すように、トランジスタ形成領域Sにおいて、搬送方向Dと平行な方向をy方向とし、このy方向におけるスクリーニング値をkyとする。また、搬送方向Dと直交する方向をx方向とし、このx方向におけるスクリーニング値をkxとする。アライメント検出部36は、歪みセンサ50で得られた各アライメントマークMの画像データに基づいて、例えば、アライメントマークMの大きさ、向き、およびアライメントマークM間の距離等を算出し、アライメントマークMの大きさ、配置位置等の設計値と比較することにより、基板Zの歪み情報を作成するものである。基板Zの歪み情報は、例えば、基板Zの伸縮の方向および基板Zの伸縮量である。この基板Zの歪み情報が、それぞれ第1の画像処理部38および第2の画像処理部40に出力される。なお、後述するように、第1の画像処理部38および第2の画像処理部40においては、基板Zの歪み情報に基づいて、露光用の補正データおよび打滴用の補正データを作成する。本発明において、基板Z自体の歪みとしては、4つのアライメントマークMで囲まれるトランジスタ形成領域Sが、搬送方向Dに伸縮していること、搬送方向Dと直交する方向に伸縮していること、回転していること、さらには既定の大きさよりも拡大または縮小されていること、および台形状に歪んでいること等である。なお、歪みセンサ50によるアライメントマークMの撮像方式は、特に限定されるものではなく、例えば、歪みセンサ50を二次元的に移動させながら、固定された基板ZのアライメントマークMを撮像する形態、基板Zを移動させながら、基板ZのアライメントマークMを撮像する方式等がある。改質室16は、後述するように、基板Zに形成された、電気絶縁性を有し、かつ親疎水性を変えることができるもの親疎水変換材料で形成された絶縁膜に改質処理を施す部位である。この改質室16には、露光部52と、ガス供給部54とが設けられている。露光部52は、第1の画像処理部38に接続されている。ガス供給部54には配管54aが設けられている。図3に示すように、露光部52は、基板Zに設けられた上述の絶縁膜に対して、例えば、パターンを形成する領域以下、パターン形成領域というにレーザ光Bを照射するものである。この露光部52は、駆動部52a、レーザ発振器52b、シャッター機構52c、コリメートレンズ52d、レーザ光Bの光束を調整するレンズ系52e、露光対象面に必要なスポット径のレーザ光Bを照射するための先端光学系ミラー、レンズ等52fを有する。露光部52は、基板Zの搬送方向Dと直交する方向に露光部52を走査させて、例えば、パターン形成領域のうち、同方向における一回の走査で改質処理が可能な領域について改質処理を実行する。この走査方向における一回の改質処理が終了すると、基板Zを搬送方向Dに所定量移動させて、同じパターン形成領域の次の領域について改質処理を実行し、この動作を繰り返すことで、パターン形成領域の全てに改質処理を施すシリアル方式が用いられる。なお、露光部52において、レーザ光Bを走査する走査光学部図示せずを設け、改質処理に際して、露光部52を走査させることなく、レーザ光Bを走査させてもよい。また、露光部52において、基板Zの搬送方向Dと直交する幅方向について、多数のレーザ光Bを照射可能とした構成でもよい。露光部52においては、レーザ光Bとして、例えば、波長が300nm、365nm、405nmなどの紫外線領域又は可視光領域のレーザ光、更には赤外光領域のレーザ光が用いられる。レーザ光の出力としては、10~数百mJ/cm2、レーザ光Bの径ビームスポット径は、後述する吐出部56から吐出されるインク滴56aよりも小さく、例えば、1~2μmである。また、露光部52においては、上述のレーザ光を照射することができれば、半導体レーザ、固体レーザ、液体レーザ、気体レーザなど様々のものを用いることができる。ガス供給部54は、基板Zのパターン形成領域に改質処理のための反応ガスを、同じく改質処理のためにレーザ光Bを照射する際に供給するものである。ガス供給部54により、基板Zにおける反応ガスの濃度充填量等も調整される。ガス供給部54には、基板Zに反応ガスを供給するため、配管54aが設けられている。配管54aを通して基板Zに反応ガスが供給される。また、ガス供給部54は、制御部34に接続されており、この制御部34により反応ガスの供給量、供給タイミング等が制御される。反応ガスとしては、例えば、酸素を含むもの、窒素を含むもの、またはCF2ガス、CF4ガス等のフッ素系ガスを含むものが用いられる。なお、ガス供給部54において、複数の反応ガスを選択的に改質室16内に充填可能に構成されている場合、必要に応じて、改質室16内から反応ガスの排出、および基板Zへの供給が適宜行われる。ここで、後述する吐出部56から吐出されるインク滴56aが基板Zのパターン形成領域に付着し、このパターン形成領域以外に付着しないようにするための改質処理としては、インク滴56aの特性に応じて、例えば、親液処理、撥液処理がある。本実施形態においては、改質処理に用いられる反応ガスを切り換えることで、親液処理と撥液処理とを選択的に切換可能である。例えば、ガス供給部54から酸素を含む反応ガス、または窒素を含む反応ガスが、基板Zに供給された状態で基板Zにレーザ光Bが照射されると、レーザ光Bが照射された基板Zのパターン形成領域は、レーザ光Bが照射されていない非照射領域よりも高い親液性となる。一方、フッ素系ガスが基板Zに供給された状態で基板Zのパターン形成領域にレーザ光Bが照射されると、レーザ光Bが照射された基板Zのパターン形成領域はレーザ光Bが照射されていない非照射領域よりも高い撥液性となる。なお、高い親液性を有する状態とは、基板Zのパターン形成領域に対する液滴の接触角が相対的に小さい状態のことであり、高い撥液性を有する状態とは、基板Zのパターン形成領域に対する液滴の接触角が相対的に大きい状態のことである。露光部52によるレーザ光Bは、例えば、図4に示す照射部150のように、基板Zのパターン形成領域Eにだけ、このパターン形成領域Eを隙間なく、かつ埋めつくすように照射される。レーザ光Bによる照射部150の露光径露光幅Dbは、後述するインク滴56aの直径Ddよりも十分に小さく、レーザ光Bによる照射部150の露光ピッチPbは、インク滴56aのドットピッチPdよりも十分に小さい。図4に示すインク滴56aの直径Ddは、レーザ光Bの露光径Dbの10倍である。また、インク滴56aのドットピッチPdは、照射部150の露光ピッチPbの10倍である。つまり、インク滴56aによるドット解像度は、レーザ光Bの改質解像度の1/10である。改質解像度をドット解像度の10倍以上とし、より細かくすることが好ましい。なお、図4には、隣接するインク滴56aが重ならないが接触するように打滴する形態を示しているが、隣接するインク滴56aの一部が重なるように打滴してもよい。上述のレーザ光Bの照射と反応ガスにより、基板Zのパターン形成領域Eが、例えば、親液性または撥液性に改質される。上述のように、インク滴56aドットの解像度よりも改質の解像度を十分に大きくすることにより、インク滴56aの着弾位置のずれが,改質の解像度のオーダーに応じて補正される。したがって、インク滴56aの定着位置の精度が改質の解像度のオーダーとなり、改質処理が施されない場合よりも十分に高くなり、インク滴56aの位置ずれに起因するジャギーやバルジの発生が抑制される。また、改質処理が施された領域はインク滴56aの定着性基板Zとインク滴56aとの間の接合性能が高くなっているので、インク滴56aは改質の解像度にならって定着し、仮にジャギーが発生したとしてもそのジャギーは程度が小さいものである。パターン形成室18は、改質処理後のパターン形成領域にインク滴56aを打滴し、パターンを形成するものである。このパターン形成室18には、吐出部56が設けられている。吐出部56は、形成するTFTの各構成部ゲート電極、半導体層、ソース電極ドレイン電極の形成に用いられる各種のインク等が打滴可能なインクジェットヘッド図示せずと、このインクジェットヘッドからインク滴56aを打滴するためのドライバ図示せずとを有する。このドライバが第2の画像処理部40に接続されている。インクジェットヘッドの構成としては、形成するTFTの各構成部ゲート電極、半導体層、ソース電極ドレイン電極の形成に用いられる各種のインク等を吐出することができれば、特に限定されるものではなく、ピエゾ式、サーマル方式など適宜利用可能である。また、インクジェットヘッドには、シリアルタイプまたはフルラインタイプを用いることができる。なお、吐出部56から吐出されるインク滴56aの大きさは、例えば、10~100μmである。本実施形態においては、改質処理親液処理後の基板Zのパターン形成領域Eに、例えば、銀インク又は銅インクを打滴した場合、図5aに示すように、着弾直後のインク滴56aは半球形状を有しているが、時間経過とともに中心から放射状に濡れ広がり、直径が大きくなるとともに高さが低くなる。この場合、例えば、着弾時のインク滴56aの直径は30μmであり、濡れ広がって安定したインク滴56aの直径は50μmである。図5bに示すように、濡れ広がったインク滴56aが隣接する打滴位置に着弾した他のドットと接触すると互いの表面張力によって引き寄せ合い一体化して、基板Zのパターン形成領域にパターン58が形成される。なお、本実施形態の薄膜トランジスタ製造装置10は、ロールツーロール方式であるが、これに限定されるものではない。薄膜トランジスタ製造装置10は、例えば、基板Zを1枚ずつ処理する枚葉式でもよい。入力部30は、オペレータユーザが各種入力を行うための入力装置図示せずと、表示部図示せずとを有する。入力装置には、キーボード、マウス、タッチパネル、ボタンなど各種形態のものが用いられる。オペレータは、入力部30を介して、供給室12と、計測室14と、改質室16と、パターン形成室18と、巻取り室20とにおける各種の処理条件、運転条件を記憶部35に入力し、記憶させることができるとともに、形成するTFTの各構成部の位置情報配置情報およびTFTの各構成部の大きさ等の形状情報を含むTFTのパターンデータセ設計データ、基板ZのアライメントマークMの位置情報、アライメントマークMの大きさ等の形状情報を記憶部35に入力し、記憶させることができる。また、オペレータは、入力部30の表示部を介して、供給室12、計測室14、改質室16、パターン形成室18、巻取り室20の状態、TFTの製造状態等を知ることができる。この表示部はエラーメッセージなどの警告を表示する手段としても機能する。なお、表示部は、異常を知らせる報知手段として機能も果たす。描画データ作成部32は、入力部30から入力されたTFTの各構成部の位置情報配置情報およびTFTの各構成部の大きさ等の形状情報を含むパターンデータCADデータを、露光部52において基板Zのパターン形成領域にレーザ光Bを照射するために利用可能なデータ形式にデータ変換し、露光部52において利用可能な露光データを、TFTの各構成部について作成するものである。描画データ作成部32においては、例えば、ベクター形式ベクトルデータで記述されたTFTのパターンデータを、ラスター形式ラスターデータに変換するものである。なお、入力されるデータ形式が露光部52で利用可能であれば、データ変換は、必ずしも必要がない。この場合、描画データ作成部32で、データ変換しないか、または描画データ作成部32を経由することなく、直接第1の画像処理部38に、TFTのパターンデータを入力するようにしてもよい。記憶部35は、製造装置10において、TFTの製造に必要な種々の情報が記憶されるものである。例えば、製造装置10に入力部30を介して入力される情報として、TFTのパターンデータ等が記憶される。また、アライメント検出部36で作成された基板の歪み情報が、TFTのどの構成部を作製しているかを含めて記憶される。さらには、製造装置10の各構成部の設定条件、処理条件等が記憶される。第1の画像処理部38は、描画データ作成部32、記憶部35およびアライメント検出部36に接続されており、アライメント検出部36で作成された基板Zの歪み情報が入力される。第1の画像処理部38では、基板Zの歪み情報を許容範囲と比較し、基板Zの歪みが許容範囲を超える場合には、基板Zの歪み情報に応じて、レーザ光Bの照射位置を変更するために、露光データを補正する補正露光データを作成するものである。第1の画像処理部38は、この補正露光データを駆動部52aに出力する。露光部52では、駆動部52aに入力された補正露光データに基づいて、レーザ光Bがパターン形成領域に照射される。以下、基板Zの歪み情報を許容範囲と比較し、基板Zの歪みが許容範囲を超える場合のことを、基板Zに歪みがあるともいう。なお、第1の画像処理部38において、基板Zの歪み情報を許容範囲と比較し、基板Zの歪みが許容範囲内である場合には、補正露光データを作成しない。このため、第1の画像処理部38に入力された露光データが、補正されることなくそのまま露光部52の駆動部52aに出力される。露光部52では、駆動部52aに入力された露光データに基づいて、レーザ光Bがパターン形成領域に照射される。以下、基板Zの歪み情報を許容範囲と比較し、基板Zの歪みが許容範囲内である場合のことを、基板Zに歪みがないともいう。本実施形態においては、図6に示す複数のTFT60を、1つのトランジスタ形成領域S図2a参照に形成する。図6に示すように、TFT60は、ゲート電極62と、半導体層64と、ソース電極66aドレイン電極66bとを有し、これらは絶縁層図示せずにより互いに絶縁されている。TFTのパターンデータは、上述のように、ゲート電極62、半導体層64、およびソース電極66aドレイン電極66bの各位置、大きさの情報を含むものであり、例えば、描画データ作成部32により、図7aに示すような形状で表されるTFT60のラスター形式の設計データラスターデータに変換されている。基板Zに、PET、PEN等のフレキシブルな基板を用いた場合、Si基板、ガラス基板等に比して剛性が低く伸縮等することがある。このため、基板Zの伸縮に合わせてTFTのパターンデータを修正する必要がある。ここで、図8は、TFTのパターンデータのうち、ソース電極ドレイン電極をラスター形式で示した模式図である。TFTのパターンデータは、例えば、複数の画素Qからなるラスタデータで構成されており、図8に示す1つの画素Qは、実際に露光される場合の大きさが、例えば、1μmに設定されている。画素Qのうち、塗りつぶした画素Qbが露光される箇所を示し、白抜きの画素Qwが露光されない箇所を示す。なお、TFTのパターンデータにおいて、ゲート電極、半導体層についても、同様にラスター形式で表される。図8において、画素領域72が図6のソース電極66aに相当するものである。また、画素領域74が図6のドレイン電極66bに相当するものである。画素領域72と画素領域74との間の画素領域76が図6のチャネル領域68に相当するものであり、画素領域74と画素領域72との間の画素領域78が図6のTFT60間の領域69に相当するものである。例えば、基板Zの伸長に合わせて、図8に示すように、画素領域78TFT60間の領域69に相当ではなく、画素領域76チャネル領域68に相当に、画素Qpを挿入するスケーリング処理を行って、基板Zの伸長を調整した場合、実際の露光においても、図7bに示すTFT60aのように、チャネル領域68が長くなる。この場合、TFT60aとTFT60bと間の領域69を変更するよりもTFTの特性のばらつきが大きくなる。なお、チャネルの幅は100μm程度あり、チャネル長に比して十分に長いため、サイズの変動の影響をチャネル長に比して受けにくい。そこで、本発明においては、TFTのパターンデータにおいて、チャネル領域68に相当に相当する画素領域76には、画素の挿入および削除をできないようにする。それ以外は、画素の挿入および削除を許可する。具体的には、TFTのパターンデータにおいて、予め、チャネル領域68に相当に相当する画素領域76の画素について画素の追加および削除ができないように、例えば、フラグを立てておき、それ以外の画素についてはフラグを設定しないようにする。なお、チャネル幅の方向の画素についてもフラグを設定しない。これにより、基板Zの伸縮により、TFTのパターンデータの調整が必要になった場合でも、チャネル領域については、チャネル長が固定された状態で、スケーリング処理がなされる。この場合、例えば、図8に示すTFT60間の領域69に相当する画素領域78に画素を挿入するとともに、図6のドレイン電極66bに相当する画素領域74の画素を挿入して、図7cに示すように、チャネル領域68のチャネル長を変えることなくTFT60が配置される。なお、スケーリング処理において、画素の挿入および画素の削除の片方でも、両方を行ってもよい。第2の画像処理部40は、基板Zのトランジスタ形成領域に、TFTの各構成部を形成するための組成を有する液体をインク滴56aとして打滴させるためのものである。この第2の画像処理部40は、入力部30、記憶部35およびアライメント検出部36に接続されており、アライメント検出部36で作成された基板Zの歪み情報が入力される。なお、吐出部56においては、入力部30から入力されるTFTのパターンデータを変換することなく、打滴データとして利用することができる。第2の画像処理部40においては、基板Zの歪み情報を許容範囲と比較し、基板Zの歪みが許容範囲を超える場合には、基板Zの歪み情報に応じて、インク滴56aの打滴位置を変更するために、打滴データを補正する補正打滴データを作成する。この補正打滴データを吐出部56のドライバ図示せずに出力する。吐出部56では、ドライバに入力された補正打滴データに基づいて、インク滴56aがパターン形成領域、具体的には、TFTの各構成部の形成領域に打滴される。なお、第2の画像処理部40において、基板Zの歪み情報を許容範囲と比較し、基板Zの歪みが許容範囲内である場合には、補正打滴データを作成しない。このため、第2の画像処理部40に入力された打滴データが、補正されることなくそのまま吐出部56のドライバに出力される。吐出部56では、ドライバに入力された打滴データに基づいて、インク滴56aがパターン形成領域、具体的には、TFTの各構成部の形成領域に打滴される。第1の画像処理部38および第2の画像処理部40においては、基板Zに歪みがある場合、例えば、基板Zの伸縮方向および伸縮量に対して、その基板Zの伸縮を打ち消すように補正データが、それぞれオンデマンドで生成される。その後、このパターンの補正データに対応する補正露光データおよび補正打滴データがオンデマンドで生成される。ここでいう補正露光データおよび補正打滴データとは、レーザ光照射用の露光データ及び打滴データに対して、シフト処理面方向のずれ補正、オフセット処理厚み方向のずれ補正、回転処理が施されたもの、拡大処理、縮小処理、台形補正処理台形状に歪んだパターンを矩形状に補正する処理が施されたものも含まれる。本実施形態の製造装置10においては、改質処理ユニット14およびパターン形成ユニット16は共通のフィードバックループを有しており、アライメント検出部36から得られる同一の共通の基板Zの歪み情報に基づいて、レーザ光Bの照射補正およびインク滴の打滴補正を行うように構成されている。このため、レーザ光Bの照射補正およびインク滴の打滴補正の精度を高くすることができ、しかも、共通の基板の歪み情報を用いているため、補正データの作成を速くすることができ、補正に要するコストも低くすることができる。なお、第1の画像処理部38および第2の画像処理部40の機能を1つにまとめて、単に画像処理部としてもよい。本実施形態においては、基板Zの表面等に絶縁層形成するための絶縁体を塗布する塗布部を設けてもよい。また、インク滴56aを硬化させるために、必要に応じて、紫外線を照射する紫外線照射手段図示せず、または所定の温度で加熱処理を行うための加熱手段図示せず等を設けてもよい。次に、本実施形態のTFT60の製造方法について、図9および図10a~iに基づいて説明する。本実施形態においては、TFT60のパターンデータについて、ラスター形式の場合には、ゲート電極62、半導体層64、およびソース電極66aドレイン電極66bの構成部においてTFTの特性に影響を及ぼす領域の画素について、予めフラグを設定し、変動がないものとする。すなわち、図9に示すように、画素挿入/削除エリアを予め設定しておくステップS10。次に、歪みセンサ50でアライメントマークを検出し、アライメント検出部36で、基板Zの歪み情報として、例えば、基板Zの伸縮の方向および基板Zの伸縮量を算出するステップS12。次に、第1の画像処理部38において、基板Zの歪みが許容範囲内にあるか否か判定されるステップS14。基板Zの歪みが許容範囲内である場合には、第1の画像処理部38において、形成するTFTの構成部の形成領域を露光するための露光データについて補正データを作成することなく、露光部52により、親液性にするための露光を行うステップS16。この場合、ガス供給部54から反応ガスが基板Zに供給される。一方、基板Zの歪みが許容範囲内から外れる場合には、第1の画像処理部38において、露光データについて補正データを作成するためのスケーリング値を算出するステップS20。このとき、挿入する画素の数、または削除する画素の数が算出される。次に、第1の画像処理部38において、形成するTFTの構成部について、画素を挿入するか、または削除する位置を算出するステップS22。この場合、フラグのない画素が選択される。次に、第1の画像処理部38において、ステップS22で算出された位置に対して、ステップS20で算出された挿入する画素の数、または削除する画素の数に応じて、画素を挿入または削除を実行し、露光データの補正データを作成するステップS24。次に、ステップS24で算出された補正データに基づいて、露光部52により、親液性にするための露光を行うステップS26。この場合、ガス供給部54から反応ガスが基板Zに供給される。このようにして、本実施形態においては、TFTの各構成部の形成領域が親液性にされる。その後、TFTの構成部の形成領域に対して、吐出部56からインク滴56aが吐出されて、TFTの構成部が形成される。以下、TFTの製造工程について、より具体的に説明する。本実施形態においては、TFT60のゲート電極62、半導体層64、およびソース電極66aドレイン電極66bを形成するために、吐出部56からインク滴56aとして吐出させる組成のものに対して、露光部52の露光エネルギーの照射により親液性となる、ゲート電極62、半導体層64、およびソース電極66aドレイン電極66bを電気的に絶縁する絶縁体が予め選択されている。本実施形態において、図10aに示すように、基板Zの表面に、電気絶縁性を備えるとともに、露光部52の露光により親液性になる第1の絶縁層80を形成する。なお、基板Zの表面には、アライメントマークM図2a参照が矩形状のトランジスタ形成領域S図2a参照の各角部の外周縁にそれぞれ、合計4個形成されている。この第1の絶縁層80は、基板Zの表面に、例えば、製造装置10とは別の塗布装置により、塗布により形成されたものである。なお、製造装置10に塗布部がある場合には、第1の絶縁層80は塗布部により形成される。次に、図10aに示す第1の絶縁層80が形成された基板Zをロール状にし、基板ロールとした後、供給室12の巻取り軸42に取り付ける。その後、基板Zを巻き回し、ガイドローラ44を経て、計測室14、改質室16、パターン形成室18を、それぞれガイドローラ49を経て、巻取り室20に搬送される。巻取り室20においては、ガイドローラ48を経て、巻取り軸46に基板Zが巻き取られる。このように、基板Zを、所定の搬送経路に通す。そして、計測室14において、歪みセンサ50により、基板Zに形成された上述のトランジスタ形成領域Sの4つのアライメントマークMを撮像し、4つのアライメントマークMの画像データを得る。アライメント検出部36で基板の歪み情報が作成されて、記憶部35、第1の画像処理部38、第2の画像処理部40に出力される。一方、基板Zが搬送され、トランジスタ形成領域Sが改質室16に搬送される。このとき、基板Zに歪みがない場合には、TFTのパターンデータに基づいて、図10bに示すように、ゲート電極62の形成領域E1に反応ガスを供給しつつ、露光部52により形成領域E1を露光して改質処理をする。すなわち、ゲート電極62を形成するための組成を有するインク滴56aに対して親液性にする。次に、基板Zを搬送し、ゲート電極62の形成領域E1が改質処理されたトランジスタ形成領域Sをパターン形成室18に搬送する。次に、ゲート電極62の形成領域E1に、打滴データに基づいて、吐出部56から、ゲート電極62となるインクのインク滴56aが打滴される。このとき、基板Zに歪みがないため、打滴データの補正はされない。このようにして、図10cに示すように、ゲート電極62が形成される。なお、インク滴56aを硬化させるために、必要に応じて、紫外線照射手段図示せずにより紫外線を照射するか、または加熱手段図示せずにより所定の温度で加熱処理を行う。一方、基板Zに歪みがある場合、記憶部35においては、TFT60の製造工程のどの時点での基板Zの歪みであるかが、基板Zの歪み情報として記憶される。第1の画像処理部38において、基板Zの歪み情報基板Zの伸縮の方向および基板Zの伸縮量に基づいて、ゲート電極62の形成位置、形状などの補正値スケーリング値kx、kyを算出し、更に画素を挿入するか、または画素を削除する位置を算出し、画素の挿入または削除の位置に対してスケーリング値に基づく画素の数の挿入または削除を行いTFTのパターンデータのうち、ゲート電極62に関するデータを補正する補正露光ゲート電極データを作成する。この補正露光ゲート電極データに基づいて、図10bに示すように、ゲート電極62の形成領域E1に反応ガスを供給しつつ、露光部52により形成領域E1を露光して改質処理をする。すなわち、ゲート電極62を形成するための組成を有するインク滴56aに対して親液性にする。次に、基板Zを搬送し、ゲート電極62の形成領域E1が改質処理されたトランジスタ形成領域Sをパターン形成室18に搬送する。次に、第2の画像処理部40において、改質処理されたゲート電極62となる形成領域E1にインクを打滴するために、第1の画像処理部38と同じく基板Zの歪み情報基板Zの伸縮の方向および基板Zの伸縮量に基づいて、ゲート電極62の形成位置、形状などの補正値スケーリング値kx、kyを算出し、更に画素を挿入するか、または画素を削除する位置を算出し、画素の挿入または削除の位置に対してスケーリング値に基づく画素の数の挿入または削除を行いTFTのパターンデータのうち、ゲート電極62に関するデータを補正する補正打滴ゲート電極データを作成する。この補正打滴ゲート電極データにより、改質処理されたゲート電極62となる形成領域E1にインク滴56aを打滴することができる。これにより、図10cに示すように、ゲート電極62が形成される。なお、インク滴56aを硬化させるために、必要に応じて、紫外線照射手段図示せずにより紫外線を照射するか、または加熱手段図示せずにより所定の温度で加熱処理を行う。次に、ゲート電極62が形成された基板Zが、巻取り軸46に巻き取られる。これにより、ゲート電極62の形成工程が終了する。次に、ゲート電極62が形成され巻取り軸46に巻き取られた基板Zを巻取り室20から外し、例えば、別のロールツーロールタイプの塗布装置に基板Zをセットする。そして、図10dに示すように、ゲート電極62および第1の絶縁層80を覆うようにして第2の絶縁層82を形成する。この第2の絶縁層82は、ゲート絶縁膜として機能するものである。なお、第2の絶縁層82も、電気絶縁性を備えるとともに、露光部52の露光により親液性になるものである。次に、再度、上述のように製造装置10の供給室12の巻取り軸42に取り付け、基板Zを、所定の搬送経路に通す。次に、再度、計測室14において、基板Zに形成された上述のトランジスタ形成領域Sの4つのアライメントマークMを撮像し、4つのアライメントマークMの画像データを得、アライメント検出部36で基板の歪み情報が作成されて、記憶部35、第1の画像処理部38、第2の画像処理部40に出力される。一方、基板Zが搬送されて、トランジスタ形成領域Sが改質室16に搬送される。このとき、基板Zに歪みがない場合には、TFTのパターンデータに基づいて、図10eに示すように、半導体層64の形成領域E2に反応ガスを供給しつつ、露光部52により形成領域E2を露光して改質処理をする。すなわち、半導体層64を形成するための組成を有するインク滴56aに対して親液性にする。次に、基板Zを搬送し、半導体層64の形成領域E2が改質処理されたトランジスタ形成領域Sをパターン形成室18に搬送する。次に、半導体層64の形成領域E2に、打滴データに基づいて、吐出部56から、半導体層64となるインクのインク滴56aが打滴される。このとき、基板Zに歪みがないため、打滴データの補正はされない。このようにして、図10fに示すように、半導体層64が形成される。なお、インク滴56aを硬化させるために、必要に応じて、紫外線照射手段図示せずにより紫外線を照射するか、または加熱手段図示せずにより所定の温度で加熱処理を行う。一方、基板Zに歪みがある場合、記憶部35においては、TFT60の製造工程のどの時点での基板Zの歪みであるかが、基板Zの歪み情報として記憶される。第1の画像処理部38において、基板Zの歪み情報基板Zの伸縮の方向および基板Zの伸縮量に基づいて、半導体層64の形成位置、形状などの補正値スケーリング値kx、kyを算出し、更に画素を挿入するか、または画素を削除する位置を算出し、画素の挿入または削除の位置に対してスケーリング値に基づく画素の数の挿入または削除を行いTFTのパターンデータのうち、半導体層64に関するデータを補正する補正露光半導体層データを作成する。この補正露光半導体層データに基づいて、図10eに示すように、半導体層64の形成領域E2に反応ガスを供給しつつ、露光部52により形成領域E2を露光して改質処理をする。すなわち、半導体層64を形成するための組成を有するインク滴56aに対して親液性にする。次に、基板Zを搬送し、半導体層64の形成領域E2が改質処理されたトランジスタ形成領域Sをパターン形成室18に搬送する。次に、第2の画像処理部40において、第1の画像処理部38と同じく、基板Zの歪み情報基板Zの伸縮の方向および基板Zの伸縮量に基づいて、改質処理された半導体層64となる形成領域E1にインクを打滴するために、半導体層64の形成位置、形状などの補正値スケーリング値kx、kyを算出し、更に画素を挿入するか、または画素を削除する位置を算出し、画素の挿入または削除の位置に対してスケーリング値に基づく画素の数の挿入または削除を行いTFTのパターンデータのうち、半導体層64に関するデータを補正する補正打滴半導体層データを作成する。この補正打滴半導体層データにより、改質処理された半導体層64となる形成領域E2にインク滴56aを打滴することができる。この場合においても、インク滴56aを硬化させるために、必要に応じて、紫外線照射手段図示せずにより紫外線を照射するか、または加熱手段図示せずにより所定の温度で加熱処理を行う。次に、半導体層64が形成された基板Zが、巻取り軸46に巻き取られる。これにより、半導体層64の形成工程が終了する。次に、ソース電極66aおよびドレイン電極66bを形成するために、半導体層64が形成され巻取り軸46に巻き取られた基板Zを巻取り室20から外し、上述のように、製造装置10の供給室12の巻取り軸42に取り付け、基板Zを、所定の搬送経路に通す。本実施形態においては、図8に示すように、TFT60のパターンデータについて、スケーリング処理するための画像挿入/削除エリアが予め設定されている。次に、再度、計測室14において、基板Zに形成された上述のトランジスタ形成領域Sの4つのアライメントマークMを撮像し、4つのアライメントマークMの画像データを得、アライメント検出部36で基板の歪み情報が作成されて、記憶部35、第1の画像処理部38、第2の画像処理部40に出力される。一方、基板Zが搬送されて、トランジスタ形成領域Sが改質室16に搬送される。このとき、基板Zに歪みがない場合には、TFTのパターンデータに基づいて、図10gに示すように、ソース電極66aの形成領域E3およびドレイン電極66bの形成領域E4に反応ガスを供給しつつ、露光部52により形成領域E3および形成領域E4を露光して改質処理をする。すなわち、ソース電極66aおよびドレイン電極66bを形成するための組成を有するインク滴56aに対して親液性にする。次に、基板Zを搬送し、ソース電極66aの形成領域E3およびドレイン電極66bの形成領域E4が改質処理されたトランジスタ形成領域Sをパターン形成室18に搬送する。次に、ソース電極66aの形成領域E3およびドレイン電極66bの形成領域E4に、打滴データに基づいて、吐出部56から、ソース電極66aおよびドレイン電極66bとなるインクのインク滴56aが打滴される。このとき、基板Zに歪みがないため、打滴データの補正はされない。このようにして、図10hに示すように、ソース電極66aおよびドレイン電極66bが形成される。なお、インク滴56aを硬化させるために、必要に応じて、紫外線照射手段図示せずにより紫外線を照射するか、または加熱手段図示せずにより所定の温度で加熱処理を行う。次に、ソース電極66aおよびドレイン電極66bが形成された基板Zが、巻取り軸46に巻き取られる。これにより、ソース電極66aおよびドレイン電極66bの形成工程が終了する。一方、基板Zに歪みがある場合、記憶部35においては、TFT60の製造工程のどの時点での基板Zの歪みであるかが、基板Zの歪み情報として記憶される。第1の画像処理部38において、基板Zの歪み情報基板Zの伸縮の方向および基板Zの伸縮量に基づいて、ソース電極66aおよびドレイン電極66bの形成位置、形状などの補正値スケーリング値kx、kyを算出し、更に画素を挿入するか、または画素を削除する位置を算出し、画素の挿入または削除の位置に対してスケーリング値に基づく画素の数の挿入または削除を行いTFTのパターンデータのうち、ソース電極66aおよびドレイン電極66bに関するデータを補正する補正露光ソース電極およびドレイン電極データを作成する。この補正露光ソース電極およびドレイン電極データに基づいて、図10hに示すように、ソース電極66aの形成領域E3およびドレイン電極66bの形成領域E4に反応ガスを供給しつつ、露光部52により形成領域E2を露光して改質処理をする。すなわち、ソース電極66aおよびドレイン電極66bを形成するための組成を有するインク滴56aに対して親液性にする。補正露光ソース電極およびドレイン電極データを作成する場合、上述の図7a~cおよび図8に示すように、ソース電極66aおよびドレイン電極66bの間のチャネル領域68のチャネル長は固定した状態で、ソース電極66a、ドレイン電極66b、TFT60の間の領域69の長さなどを変えることにより調整される。次に、基板Zを搬送し、ソース電極66aの形成領域E3およびドレイン電極66bの形成領域E4が改質処理されたトランジスタ形成領域Sをパターン形成室18に搬送する。次に、第2の画像処理部40において、ソース電極66aの形成領域E3およびドレイン電極66bの形成領域E4にインクを打滴するために、第1の画像処理部38と同じく基板Zの歪み情報基板Zの伸縮の方向および基板Zの伸縮量に基づいて、ソース電極66aおよびドレイン電極66bの形成位置、形状などの補正値スケーリング値kx、kyを算出し、更に画素を挿入するか、または画素を削除する位置を算出し、画素の挿入または削除の位置に対してスケーリング値に基づく画素の数の挿入または削除を行いTFTのパターンデータのうち、ソース電極66aおよびドレイン電極66bに関するデータを補正する補正打滴ソース電極およびドレイン電極データを作成する。この補正打滴ソース電極およびドレイン電極データにより、改質処理されたソース電極66aの形成領域E3およびドレイン電極66bの形成領域E4にインク滴56aを打滴することができる。この場合においても、インク滴56aを硬化させるために、必要に応じて、紫外線照射手段図示せずにより紫外線を照射するか、または加熱手段図示せずにより所定の温度で加熱処理を行う。次に、ソース電極66aおよびドレイン電極66bが形成された基板Zが、巻取り軸46に巻き取られる。これにより、ソース電極66aおよびドレイン電極66bの形成工程が終了する。次に、ソース電極66aおよびドレイン電極66bが形成され巻取り軸46に巻き取られた基板Zを巻取り室20から外し、例えば、別のロールツーロールタイプの塗布装置に基板Zをセットする。そして、図10iに示すように、ソース電極66aおよびドレイン電極66bならびに半導体層64を覆うようにして第3の絶縁層84を形成する。この第2の絶縁層84は、保護膜として機能するものである。このようにして、TFT60が形成される。なお、この図10iに示すTFT60の模式的断面図は、図6のH-H線断面に相当するものである。本実施形態においては、TFT60のゲート電極62、半導体層64およびソース電極66a、ドレイン電極66bの全てについて、設計値に合うように補正をしたが、本発明は、これに限定されるものではない。TFT60のゲート長の変動が、TFT60の特性に影響を及ぼすため、少なくともゲート長が設計値に合うように補正すればよい。また、本実施形態においては、TFT60のゲート電極62、半導体層64およびソース電極66a、ドレイン電極66bの形成位置の補正にラスターデータを用いたが、本発明はこれに限定されるものではなく、ベクターデータを用いることもできる。この場合、TFTのパターンデータは、図11aに示すようにTFT100は、ソース電極部102と、ドレイン電極部104とがオブジェクト化されたベクター形式の設計データベクターデータを有する。ソース電極部102と、ドレイン電極部104との間の領域106がチャネル領域に相当する。ベクターデータにおいては、描画データ作成部20において、ラスターデータに変換する際に、スケーリング処理をすることがある。この場合、オブジェクトの大きさが基準となるため、ラスターデータに変換する際の丸め誤差により、スペースであるチャネル領域の長さが変化する場合がある。例えば、図11bに示すように、2つのTFT100a、100bにおいて、スケーリング値kyでスケーリングする場合、1つのTFT100aでは、ソース電極部102およびドレイン電極部104のスケーリングの影響を受けて、チャネル領域106の長さが増加する。このため、図11cに示すように、チャネル領域106の長さを固定するためにTFT110を1つのオブジェクトとする。すなわち、図11aに示すソース電極部102とドレイン電極部104とを1つのオブジェクトとする。このとき、2つのTFT110において、スケーリング値kyでスケーリングする場合、グルーピングされた各TFT110オブジェクトの代表値、例えば、重心を算出し、さらに、各TFT110の相対位置を算出する。そして、各TFT110の代表値に対して、スケーリング値kyでスケーリング演算を行なう。そして、スケーリングされた代表値に対して各TFT110の相対位置を加算し、各TFT110のスケーリング後の座標を算出する。このようにしてスケーリング処理がなされる。この場合、TFT110の間の領域108のサイズが変動するだけで、チャネル領域106の長さは変わらない。このようにすることにより、ベクターデータを用いても、チャネル領域106の長さを変えることなくスケーリング処理することができ、TFTの特性のばらつきを抑制することができる。また、本実施形態においては、基板Zの歪み情報基板Zの伸縮の方向および基板Zの伸縮量を用いて、ソース電極66aおよびドレイン電極66bの形成位置、形状などの補正値スケーリング値kx、kyを算出しているが、これに限定されるものではない。例えば、アライメント検出部36で、基板Zの歪み情報として得られる基板Zの伸縮の方向および基板Zの伸縮量から基板Zの変形程度を、例えば、伸縮率として取得し、この伸縮率を、基板のスケーリング値として用いてもよい。この場合、基板のスケーリング値は、1つで、例えば、TFT60についてゲート電極62、半導体層64、およびソース電極66aドレイン電極66bの構成で、別途スケーリング値を算出することなく、共通の基板のスケーリング値を、TFT60の形成に用いる。なお、本発明においては、上述のTFT60の製造方法を、コンピュータを用いて実行させるプログラム、およびそのプログラムが記録された記録媒体の形態とすることもできる。この場合、例えば、入力部30を介してTFT60を製造するためのプログラムが記憶部35に、一旦記憶され、その後、実行されて制御部34により、製造装置10の各構成が制御されて、TFT60を製造することもできる。以下、TFT60の各構成、ゲート電極62、半導体層64、およびソース電極66aドレイン電極66b、および各絶縁層の製造に用いられる材料について具体的に説明する。本実施形態の製造装置10は、ロールツーロール方式であるため、基板Zとしては、生産性、フレキシビリティなどの観点から、樹脂フィルムが用いられる。この樹脂フィルムには特に制限がなく、その材料、形状、構造、厚み等については公知のものの中から適宜選択することができる。樹脂フィルムとしては、例えば、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN変性ポリエステル等のポリエステル系樹脂フィルム、ポリエチレンPE樹脂フィルム、ポリプロピレンPP樹脂フィルム、ポリスチレン樹脂フィルム、環状オレフィン系樹脂等のポリオレフィン類樹脂フィルム、ポリ塩化ビニル、ポリ塩化ビニリデン等のビニル系樹脂フィルム、ポリエーテルエーテルケトンPEEK樹脂フィルム、ポリサルホンPSF樹脂フィルム、ポリエーテルサルホンPES樹脂フィルム、ポリカーボネートPC樹脂フィルム、ポリアミド樹脂フィルム、ポリイミド樹脂フィルム、アクリル樹脂フィルム、トリアセチルセルロースTAC樹脂フィルム等を挙げることができる。TFTをディスプレイ等の用途に用いる場合には、基板Zとしては、透明樹脂フィルムが好ましく、可視域の波長における光線透過率が80以上である樹脂フィルムであればよい。中でも透明性、耐熱性、取り扱いやすさ、強度及びコストの点から、二軸延伸ポリエチレンテレフタレートフィルム、二軸延伸ポリエチレンナフタレートフィルム、ポリエーテルサルホンフィルム、ポリカーボネートフィルムであることが好ましく、二軸延伸ポリエチレンテレフタレートフィルム、二軸延伸ポリエチレンナフタレートフィルムであることがより好ましい。一方、枚葉式の場合には、基板Zとして、Siウエハ、石英ガラス、ガラス、プラスチック、金属板など各種のものを用いることができ、基材の表面に半導体膜、金属膜、誘電体膜、有機膜などが積層成形できるのであればよい。ゲート電極62、半導体層64、およびソース電極66aドレイン電極66bを電気的に絶縁する絶縁体絶縁層は、後述する親液性撥液性材料により構成されものであり、その厚さ層厚は、0.001μm~1μmであることが好ましく、特に好ましくは0.01~0.1μmである。上述のゲート電極62、半導体層64、およびソース電極66aドレイン電極66bを電気的に絶縁する絶縁体を構成する親液性撥液性材料においては、エネルギー照射していない部分、すなわち、撥液性領域においては、塗布液との接触角が、50°以上、中でも90°以上であることが好ましい。また、上述の親液性撥液性材料においては、エネルギー照射された部分、すなわち、親液性領域においては、塗布液との接触角が、40°以下、中でも20°以下、特に好ましくは、10°以下である。なお、撥液性領域と親液性領域の濡れ性の差は、表面張力で10mN/m以上であることが好ましい。親液性撥液性材料において、無機材料としては、酸化チタンTiO2、酸化亜鉛ZnO、酸化スズSnO2、チタン酸ストロンチウムSrTiO3、酸化タングステンWO3、酸化ビスマスBi2O3、および酸化鉄Fe2O3など酸化物を上げることが出来る。これら酸化物を1種または2種以上選択して用いることができ、例えば、二酸化チタンであれば、アナターゼ型とルチル型がありいずれも使用することができるが、アナターゼ型の二酸化チタンが好ましい。親液性撥液性材料において、バインダーとしては、主骨格が酸化物の光励起により分解されないような高い結合エネルギーを有するものを使用することがよく、酸化物の作用により濡れ性を変化させる機能をバインダーに持たせる場合には、バインダーの主骨格が前記の酸化物の光励起により分解されないような高い結合エネルギーを有するものであって、酸化物の作用により分解されるような有機置換基を有するものが好ましく、例えば、ゾルゲル反応等によりクロロまたはアルコキシシラン等を加水分解、重縮合して大きな強度を発揮するオルガノポリシロキサン、撥水牲や撥油性に優れた反応性シリコーンを架橋したオルガノポリシロキサン等を挙げることができる。また、前記のオルガノポリシロキサンとともに、ジメチルポリシロキサンのような架橋反応をしない安定なオルガノシリコン化合物をバインダーに混合してもよい。また、エネルギー照射に酸化物の作用により分解され、これにより酸化物含有層上の濡れ性を変化させることができる分解物質を酸化物含有層中に含有させることもできる。このような分解物質としては、酸化物の作用により分解し、かつ分解されることにより光触媒含有層表面の濡れ性を変化させる機能を有する界面活性剤を挙げることができる。具体的には、フッ素系あるいはシリコーン系の非イオン界面活性剤を挙げることができ、また、カチオン系界面活性剤、アニオン系界面活性剤、両性界面活性剤を用いることもできる。界面活性剤の他にも、ポリビニルアルコール、不飽和ポリエステル、アクリル樹脂、ポリエチレン、ジアリルフタレート、エチレンプロピレンジエンモノマー、エポキシ樹脂、フェノール樹脂、ポリウレタン、メラミン樹脂、ポリカーボネート、ポリ塩化ビニル、ポリアミド、ポリイミド、スチレンブタジエンゴム、クロロプレンゴム、ポリプロピレン、ポリブチレン、ポリスチレン、ポリ酢酸ビニル、ナイロン、ポリエステル、ポリブタジエン、ポリベンズイミダゾール、ポリアクリルニトリル、エピクロルヒドリン、ポリサルファイド、ポリイソプレン等のオリゴマー、ポリマー等を挙げることができる。そのほか、親液性化する化合物としては、ジアゾニウム塩、スルホニウム塩、ヨードオニウム塩等のオニウム塩、O-ニトロベンジルスルホネ―ト化合物、増感剤と併用したP-ニトロベンジルスルホンネ―ト化合物、1,2,3-トリスベンゼン、N―イミドスルホネ―ト化合物、オキシムスルホネ―ト化合物、α―ケトスルホネ―ト化合物、ナフトキノンジアジド-4-スルホネ―ト化合物、ジアゾジスルホン化合物、ジスルホン化合物、ケトスルホン化合物、O-ニトロベンジルエステル化合物、m―アルコキシベンジルエステル化合物、O-ニトロベンジルアミド化合物、ベンゾイソエステル化合物、フェナシルエステル化合物、2,4-ジニトロベンゼンスルフォニルエステル、2-ジアゾー1,3ジケトン化合物、フェノールエステル化合物、O-ニトロベンジルフェノール化合物、2,5-シクロヘキサジエノン化合物、スルホン化ポリオレフィン、アリールジアゾスルホネート塩などがある。本実施形態においては、親液性撥液性材料として機能し、エネルギーの付与によって臨界表面張力が大きく変化する材料親疎水変換材料としては、側鎖に疎水性基を含む高分子材料も挙げられる。ポリイミドやメタアクリレート等の骨格を有する主鎖に直接あるいは結合基を介して疎水性基を有する側鎖が結合しているものを挙げることができる。疎水性基としては、末端構造が-CF2CH3、-CF2CF3、-CFCF32、-CCF33、-CF2H、-CFH2等である基が挙げられる。分子鎖同士を配向し易くするためには炭素鎖長の長い基が好ましく、炭素数4以上のものがより好ましい。さらには、アルキル基の水素原子の2個以上がフッ素原子に置換されたポリフルオロアルキル基が好ましく、特に炭素数4~20のRf基が好ましく、とりわけ、炭素数6~12のポリフルオロアルキル基が好ましい。ポリフルオロアルキル基には直鎖構造あるいは分岐構造があるが、直鎖構造の方が好ましい。さらに、疎水性基は、アルキル基の水素原子の実質的に全てがフッ素原子に置換されたパーフルオロアルキル基が好ましい。パーフルオロアルキル基はCnF2n1-ただし、nは4~16の整数で表わされる基が好ましく、特に、nが6~12の整数である場合の該基が好ましい。パーフルオロアルキル基は直鎖構造であっても分岐構造であってもよく、直鎖構造が好ましい。さらに、疎水性基としては、フッ素原子を含まない-CH2CH3、-CHCH32、-CCH33等の末端構造を有する基を挙げることができる。この場合にも、分子鎖同士を配向し易くするためには炭素鎖長の長い基が好ましく、炭素数4以上のものがより好ましい。疎水性基は直鎖構造であっても分岐構造であってもよいが、直鎖構造の方が好ましい。上記アルキル基はハロゲン原子、シアノ基、フェニル基、ヒドロキシル基、カルボキシル基又は炭素数1~12の直鎖、分岐鎖もしくは環状のアルキル基やアルコキシ基で置換されたフェニル基を含有していてもよい。側鎖に疎水性基を有する高分子材料としては、ポリイミドを含む高分子材料が挙げられる。本実施形態に用いる溶媒としては、エタノール、メタノール、プロパノール等のアルコール系溶媒、エチレングリコール、プロピレングリコール、ジエチレングリコール等のグリコール系溶媒、2-メトキシエタノール、2-エトキシエタノール、2-ブトキシエタノール等のセロソルブ系溶媒等が挙げられる。次に、親液化処理を施す方法について説明する。上記の撥液化処理が終了した段階の基板表面は、通常所望の撥液性よりも高い撥液性を有するので、親液化処理により撥液性を緩和する。親液化処理としては、加熱やエネルギー照射する方法が挙げられる。本実施形態では、レーザ光を照射している。これにより、一旦形成した撥液性の膜を、部分的に、しかも全体としては均一に破壊して、撥液性を緩和することができる。この場合、撥液性の緩和の程度はエネルギー線の照射時間で調整できるが、エネルギーの強度、波長、熱処理加熱との組み合わせ等によって調整することもできる。エネルギー照射としては、レーザ光以外に、紫外線等を用いることもできる。親液化処理の他の方法としては、酸素を反応ガスとするプラズマ処理が挙げられる。これにより、一旦形成した撥液性の膜を、部分的に、しかも全体としては均一に変質させて、撥液性を緩和することができる。親液化処理のさらに他の方法としては、基板をオゾン雰囲気に曝す処理が挙げられる。これにより、一旦形成した撥液性の膜を、部分的に、しかも全体としては均一に変質させて、撥液性を緩和することができる。この場合、撥液性の緩和の程度は、照射出力、距離、時間等によって調整することができる。ゲート電極62、およびソース電極66aドレイン電極66bを形成するための導電性材料としては、導電性微粒子を含み、この導電性微粒子の粒径が1nm以上、100nm以下であることが好ましい。導電性微粒子の粒径が100nmより大きいと、ノズルの目詰まりが起こりやすく、インクジェット法による吐出が困難になることによる。また、導電性微粒子の粒径が1nm未満であると、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多になることによる。分散質濃度は、1質量以上、80質量以下であり、所望の導電膜の膜厚に応じて調整することができる。分散質濃度が80質量を超えると凝集をおこしやすくなり、均一な膜が得にくい。導電性微粒子の分散液の表面張力は、20mN/m以上、70mN/m以下の範囲に入ることが好ましい。インクジェット法にて液体を吐出する際、表面張力が20mN/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じ易くなり、70mN/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量、吐出タイミングの制御が困難になるためである。分散液の粘度は、1mPas以上、50mPas以下であることが好ましい。インクジェット法にて吐出する際、粘度が1mPasより小さい場合には、ノズル周辺部がインクの流出により汚染されやすく、また、粘度が50mPasより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるためである。導電性材料としては、例えば、銀の微粒子が含まれるものである。銀以外の他の金属微粒子としては、例えば、金、白金、銅、パラジウム、ロジウム、オスミウム、ルテニウム、イリジウム、鉄、錫、亜鉛、コバルト、ニッケル、クロム、チタン、タンタル、タングステン、インジウムのいずれか1つが利用されてもよいし、または、いずれか2つ以上が組合せられた合金が利用されてもよい。ただし、銀ナノ粒子が好ましい。金属微粒子の他、導電性ポリマーや超電導体の微粒子などを用いてもよい。導電性微粒子の表面にコーティングするコーティング材としては、例えばキシレン、トルエン等の有機溶剤やクエン酸等が挙げられる。使用する分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されないが、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n-ヘプタン、n-オクタン、デカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、又はエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2-ジメトキシエタン、ビス2-メトキシエチルエーテル、p-ジオキサンなどのエーテル系化合物、更にプロピレンカーボネート、γ-ブチロラクトン、N-メチル-2-ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を挙げることができる。これらのうち、微粒子の分散性と分散液の安定性、また、インクジェット法への適用のし易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、更に好ましい分散媒としては水、炭化水素系化合物を挙げることができる。これらの分散媒は、単独でも、あるいは2種以上の混合物としても使用できる。また、バインダーとしては、アルキッド樹脂、変性アルキッド樹脂、変性エポキシ樹脂、ウレタン化油、ウレタン樹脂、ロジン樹脂、ロジン化油、マレイン酸樹脂、無水マレイン酸樹脂、ポリブテン樹脂、ジアリルフタレート樹脂、ポリエステル樹脂、ポリエステルオリゴマー、鉱物油、植物油、ウレタンオリゴマー、メタアリルエーテルと無水マレイン酸との共重合体この共重合体は他のモノマー例えば、スチレン等を共重合成分として加えてもよい等を1種、あるいは、2種以上の組み合わせで使用することができる。また、本発明の金属ペーストには、添加剤として、分散剤、湿潤剤、増粘剤、レベリング剤、地汚れ防止剤、ゲル化剤、シリコンオイル、シリコン樹脂、消泡剤、可塑剤等を適宜選択して添加してもよい。また、導電材料としては、導電性有機材料を用いることもでき、例えば、ポリアニリン、ポリチオフェン、ポリフェニレンビニレンなどの高分子系の可溶性材料を含んでいてもよい。金属の微粒子に代えて、有機金属化合物を含んでいてもよい。ここでいう有機金属化合物は、加熱による分解によって金属が析出するような化合物である。このような有機金属化合物には、クロロトリエチルホスフィン金、クロロトリメチルホスフィン金、クロロトリフェニルフォスフィン金、銀2,4-ペンタンヂオナト錯体、トリメチルホスフィンヘキサフルオロアセチルアセトナート銀錯体、銅ヘキサフルオロペンタンジオナトシクロオクタジエン錯体、などがある。半導体層64を構成するための半導体材料としては、分散液の粘度は、1mPas以上、50mPas以下であることが好ましい。インクジェット法にて吐出する際、粘度が1mPas未満の場合には、ノズル周辺部がインクの流出により汚染されやすく、また、粘度が50mPasを超えると、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるためである。半導体層64を構成するための導体層として、CdSe、CdTe、GaAs、InP、Si、Ge、カーボンナノチューブ、シリコン、ZnO等の無機半導体、ペンタセン、アントラセン、テトラセン、フタロシアニン等の有機低分子、ポリアセチレン系導電性高分子、ポリパラフェニレン及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子、ポリアニリン及びその誘導体等のイオン性導電性高分子等の有機半導体を用いることができる。半導体の塗布には、高沸点有機溶媒がよく用いられる。例えばトルエン、m-キシレン、p-キシレン、テトラリン、エトキシベンゼン、1、3、5-トリメチルベンゼン、1、5-ジメチルテトラリン、4-メチルアニソール、1-メチルナフタレン、1、2-ジクロロベンゼンなどがよく使用される。第2の絶縁層80ゲート絶縁膜のような層間絶縁膜を構成する電気絶縁性の大きな材料としては、有機材料では、ポリイミド、ポリアミドイミド、エポキシ樹脂、シルセスキオキサン、ポリビニルフェノール、ポリカーボネート、フッ素系樹脂、ポリパラキシリレン、ポリビニルブチラールなどが挙げられ、ポリビニルフェノールやポリビニルアルコールは適当な架橋剤によって、架橋して用いてもよい。ポリフッ化キシレン、フッ素化ポリイミド、フッ素化ポリアリルエーテル、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリα、α、α’、α’―テトラフルオロ―パラキシレン、ポリエチレン/テトラフルオロエチレン、ポリエチレン/クロロトリフルオロエチレン、フッ素化エチレン/プロピレン共重合体の様なフッ素化高分子、ポリオレフィン系高分子、その他、ポリスチレン、ポリα-メチルスチレン、ポリα―ビニルナフタレン、ポリビニルトルエン、ポリブタジエン、ポリイソプレン、ポリ4―メチル―1―ペンテン、ポリ2―メチル―1、3―ブタジエン、ポリパラキシレン、ポリ[1、1―2―メチルプロパンビス4―フェニルカルボネート]、ポリシクロヘキシルメタクリレート、ポリクロロスチレン、ポリ2、6―ジメチル―1、4―フェニレンエーテル、ポリビニルシクロヘキサン、ポリアリレンエーテル、ポリフェニレン、ポリスチレン―コ―α―メチルスチレン、エチレン/アクリル酸エチル共重合体、ポリスチレン/ブタジエン、ポリスチレン/2、4―ジメチルスチレンなどが挙げられる。多孔質の絶縁膜としては、二酸化珪素にリンを添加したリンシリケートガラス、二酸化珪素にリン及びボロンを添加したホウ素リンリシケートガラス、ポリイミド、ポリアクリルなどの多孔質の絶縁膜が挙げられる。また、多孔質メチルシルセスキオキサン、多孔質ハイドロシルセスキオキサン、多孔質メチルハイドロシルセスキオキサン等のシロキサン結合を有する多孔質の絶縁膜を形成することができる。なお、アライメントマークMを形成するためのマーキング材料としては、染料や顔料を含むインクを用いることができる。顔料としては難溶性色素からなる有機顔料、有機色素と多価金属イオンとが結合したレーキ顔料などがあり、有機色素部分としては、アゾ色素、アントラキノン色素、フタロシアニン色素などがあげられる。例えば、銅フタロシアニンにスルホン酸が3個置換したもののナトリウム塩フタロシアニン染料:LionolBlueGSの吸収極大波長モル吸光係数は639nm660nm35000である。染料としては、水溶性染料、油溶性染料があり、水溶性染料は色素分子中にスルホン酸基やカルボン酸基などの親水性基を有するものが多く用いられる。染料の分子構造の基本骨格としては、アゾ染料、アントラキノン染料、フタロシアニン染料、シアニン染料、オキソノール染料、スチリル染料、トリアリールメタン染料などがある。シアニン染料、オキソノール染料は、吸光係数が大きいので、低濃度でも視認性が高い。このような染料としては、例えば、下記化学式1~4で表される染料1~4がある。これらは水に可溶で、各染料の吸収極大波長モル吸光係数は以下のとおりである。各染料1~4化学式1~4は、吸収極大波長の前後25nmでも吸収ピークの約50位の吸収強度がある。染料1化学式1:552nm65000染料2化学式2:644nm104000染料3化学式3:550nm63000染料4化学式4:747nm260000本発明は、基本的に以上のように構成されるものである。以上、本発明の薄膜トランジスタの製造装置およびその製造方法、ならびにプログラムについて詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。本発明で得られる薄膜トランジスタは、LCD、有機ELディスプレイ、電子書籍いわゆるe-book等の表示装置に用いることができる。さらには、X線等の検出器に用いられるFPDフラットパネルディテクターの検出部にも適用することができる。"