第1の銅含有はんだ付け母材、接続層、および、第2の銅含有はんだ付け母材が、連続的に配置されているパワー半導体モジュールの製造方法であって、上記方法は、第1の銅含有はんだ付け母材、接続層、および、第2の銅含有はんだ付け母材を用意する工程と、上記第1のはんだ付け母材と上記第2のはんだ付け母材との間に、はんだを配置する工程と、上記はんだを、元の融点よりも高いと同時に415°C以下である温度まで加熱することによって、上記はんだを溶融する工程と、上記第1のはんだ付け母材、および、上記第2のはんだ付け母材、並びに、これら2つのはんだ付け母材間に配置されたはんだを、0.5N/mm2~5N/mm2の所定の圧力によって互いに加圧しあう工程と、この加圧工程中の該はんだの温度を、少なくとも0.1秒~10秒の時間、該はんだの融点よりも高いと同時に400°C以下の温度に保持する工程とを有する、パワー半導体モジュール製造方法。上記少なくとも0.1秒~10秒の時間の後には、上記はんだ付け母材および上記はんだを、上記はんだの元の融点よりも高いと同時に415°C以下である温度において、0秒より長く120秒までの間焼き戻す工程が続く、請求項1に記載のパワー半導体モジュール製造方法。上記所定の圧力は、0N/mm2よりも大きいと同時に5N/mm2以下である、請求項1に記載のパワー半導体モジュール製造方法。上記所定の圧力は、0.5N/mm2以上3N/mm2以下である、請求項3に記載のパワー半導体モジュール製造方法。上記第1のはんだ付け母材と上記第2のはんだ付け母材とを互いに加圧しあう工程の前に、上記はんだを、上記第1のはんだ付け母材、および/または、上記第2のはんだ付け母材に当てる、請求項1に記載のパワー半導体モジュール製造方法。上記はんだを、蒸着法、スパッタリング法、または、ガルバニック堆積によって当てる、請求項5に記載のパワー半導体モジュール製造方法。上記第1のはんだ付け母材は、半導体チップのメタライゼーションであり、上記第2のはんだ付け母材は、基板のメタライゼーションである、請求項1に記載のパワー半導体モジュール製造方法。上記第1のはんだ付け母材は、半導体チップのメタライゼーションであり、上記第2のはんだ付け母材は、コンタクトワイヤ、または、コンタクトワイヤの被膜である、請求項1に記載のパワー半導体モジュール製造方法。上記第1のはんだ付け母材は、半導体チップのメタライゼーションであり、上記第2のはんだ付け母材は、クリップ、または、クリップの被膜である、請求項1に記載のパワー半導体モジュール製造方法。上記第1のはんだ付け母材は、上記半導体モジュールのベースプレート、または、上記半導体モジュールのベースプレートの被膜であり、上記第2のはんだ付け母材は、基板、または、基板の被膜である、請求項1に記載のパワー半導体モジュール製造方法。上記第1のはんだ付け母材、および/または、上記第2のはんだ付け母材は、それぞれの他方のはんだ付け母材に向かい合っている第1の表面を有し、上記第1の表面は、10μm以下の表面粗度Rzを有する、請求項1に記載のパワー半導体モジュール製造方法。上記パワー半導体モジュールは、メタライゼーション積層および上記第1のはんだ付け母材が連続的に配置されている半導体基板を含む、請求項1に記載のパワー半導体モジュール製造方法。上記メタライゼーション積層は、バッファ層および拡散障壁層を含む、請求項12に記載のパワー半導体モジュール製造方法。上記バッファ層は、アルミニウムを含むか、または、アルミニウムから成る、請求項13に記載のパワー半導体モジュール製造方法。上記バッファ層は、200nm~700nmの厚さを有する、請求項13に記載のパワー半導体モジュール製造方法。上記拡散障壁層は、チタニウム、窒化チタン、チタニウムタングステン、タンタル、窒化タンタルのうちの少なくとも1つの物質を含むか、または、これら物質のうちの少なくとも1つの物質から成る、請求項13に記載のパワー半導体モジュール製造方法。上記拡散障壁層は、50nm~600nmの厚さを有する、請求項13に記載のパワー半導体モジュール製造方法。上記第1のはんだ付け母材、および/または、上記第2のはんだ付け母材は、1μmを超える厚さを有する、請求項1に記載のパワー半導体モジュール製造方法。上記はんだは、錫または純粋な錫から成る、請求項1に記載のパワー半導体モジュール製造方法。上記はんだは、錫を含むと共に、銀、銅、ニッケル、インジウム、ビスマス、亜鉛、アンチモン、鉛、ゲルマニウムのうちの少なくとも1つの材料を含む、請求項1に記載のパワー半導体モジュール製造方法。上記溶融工程の前には、上記はんだは15μm以下の厚さを有している、請求項1に記載のパワー半導体モジュール製造方法。上記障壁層と上記第1のはんだ付け母材との間にシード層を配置する、請求項12に記載のパワー半導体モジュール製造方法。上記シード層は、50nm~200nmの厚さを有し、銀、金、ニッケル、ニッケルバナジウム、銅のうちの少なくとも1つの材料を含むか、これら材料のうちの少なくとも1つの材料から成る、請求項21に記載のパワー半導体モジュール製造方法。