"複数の変調器であって、前記複数の変調器のそれぞれが同一の第1の変調方式に従って変調を実行する、複数の変調器と、前記複数の変調器からの出力を組み合わせ、前記複数の変調器の前記組み合わされた出力に基づいて変調された出力を創出するように構成されたコンバイナと、ビットストリームを受け取り、前記ビットストリームを前記複数の変調器の複数の入力信号に変換し、前記コンバイナが第2の変調方式に従って前記変調された出力を生成するような形で前記複数の変調器に前記複数の入力信号を提供するように構成された信号プロセッサとを備える処理デバイス。前記第1の変調方式は、位相偏移変調QPSK方式であり、前記第2の変調方式は、回転されたQPSK方式であり、前記複数の変調器は、少なくとも第1の変調器および第2の変調器を含む、請求項1に記載の処理デバイス。前記信号プロセッサは、前記複数の入力信号の中からの第1の入力信号を前記第1の変調器のQ分岐に提供し、固定された信号を前記第1の変調器のI分岐に提供するように構成されて、前記第1の変調器が第1の出力を生成するようになり、前記信号プロセッサは、前記複数の入力信号の中からの第2の入力信号を前記第2の変調器のI分岐に提供し、固定された信号を前記第2の変調器のQ分岐に提供するように構成されて、前記第2の変調器が第2の出力を生成するようになり、前記コンバイナは、前記第1の出力および前記第2の出力を組み合わせることによって前記変調された出力を生成するように構成されている、請求項2に記載の処理デバイス。前記信号プロセッサは、それぞれ、前記第1の変調器および前記第2の変調器に第1の入力信号および第2の入力信号を提供し、前記第1の変調器および前記第2の変調器を制御して第1の振幅および第2の振幅を有する前記第1の出力および前記第2の出力を生成するように構成され、前記第1の振幅および前記第2の振幅は、回転されたコンステレーションX,Yの所望の量の回転を提供するように選択される、請求項2に記載の処理デバイス。前記回転されたコンステレーションX,Yは、と定義され、ここで、Aは、前記第1の振幅であり、Bは、前記第2の振幅であり、Θ=π/4-αであり、α=arctanA/Bである、請求項4に記載の処理デバイス。前記信号プロセッサは、前記第1の変調器に提供される前記固定された信号が、前記第1の変調器の前記I分岐が前記第1の変調器の前記出力の変動を引き起こすのを防ぎ、前記第2の変調器に提供される前記固定された信号が、前記第2の変調器の前記Q分岐が前記第2の変調器の前記出力の変動を引き起こすのを防ぐように構成されている、請求項2に記載の処理デバイス。前記第1の変調方式は、4位相偏移変調QPSK方式であり、前記第2の変調方式は、パルス振幅変調PAM方式であり、前記複数の変調器は、少なくとも第1の変調器および第2の変調器を含む、請求項1に記載の処理デバイス。前記信号プロセッサは、前記複数の入力信号の中からの第1の入力信号を前記第1の変調器のI分岐に提供し、固定された信号を前記第1の変調器のQ分岐に提供するように構成されて、前記第1の変調器が第1の出力を生成するようになり、前記信号プロセッサは、前記複数の入力信号の中からの第2の入力信号を前記第2の変調器のI分岐に提供し、固定された信号を前記第2の変調器のQ分岐に提供するように構成されて、前記第2の変調器が第2の出力を生成するようになり、前記コンバイナは、前記第1の出力および前記第2の出力を組み合わせることによって前記変調された出力を生成するように構成されている、請求項7に記載の処理デバイス。前記第1の変調器および前記第2の変調器は、前記第1の出力の振幅が前記第2の出力の振幅の2倍になるように構成されている、請求項7に記載の処理デバイス。前記信号プロセッサは、前記第1の変調器に提供される前記固定された信号が、前記第1の変調器の前記Q分岐が前記第1の変調器の前記出力の変動を引き起こすのを防ぎ、前記第2の変調器に提供される前記固定された信号が、前記第1の変調器の前記Q分岐が前記第2の変調器の前記出力の変動を引き起こすのを防ぐように構成されている、請求項7に記載の処理デバイス。前記第1の変調方式は、4位相偏移変調QPSK方式であり、前記第2の変調方式は、パルス振幅変調QAM方式であり、前記複数の変調器は、少なくとも第1の変調器および第2の変調器を含む、請求項1に記載の処理デバイス。前記信号プロセッサは、前記複数の入力信号の中からの第1の入力信号を前記第1の変調器のI分岐に提供し、前記複数の入力信号の中からの第2の入力信号を前記第1の変調器のQ分岐に提供するように構成されて、前記第1の変調器が第1の出力を生成するようになり、前記信号プロセッサは、前記複数の入力信号の中からの第3の入力信号を前記第2の変調器のI分岐に提供し、前記複数の入力信号の中からの第4の入力信号を前記第2の変調器のQ分岐に提供するように構成されて、前記第2の変調器が第2の出力を生成するようになり、前記コンバイナは、前記第1の出力および前記第2の出力を組み合わせることによって前記変調された出力を生成するように構成されている、請求項11に記載の処理デバイス。前記第1の変調器および前記第2の変調器は、前記第1の出力の振幅が前記第2の出力の振幅の2倍になるように構成されている、請求項11に記載の処理デバイス。前記複数の変調器は、第3の変調器を含み、前記信号プロセッサは、前記複数の入力信号の中からの第5入力信号を前記第3の変調器のI分岐に提供し、前記複数の入力信号の中からの第6入力信号を前記第3の変調器のQ分岐に提供するように構成されて、前記第3の変調器が第3の出力を創出するようになり、前記コンバイナは、前記第1の出力、前記第2の出力、および前記第3の出力を組み合わせることによって前記変調された出力を生成するように構成されている、請求項11に記載の処理デバイス。前記第1の変調器、前記第2の変調器、および前記第3の変調器は、前記第1の出力の振幅が前記第2の出力の振幅の2倍になり、前記第2の出力の振幅が前記第3の出力の振幅の2倍になるように構成されている、請求項14に記載の処理デバイス。ビットストリームを変調する方法であって、前記ビットストリームを複数の入力信号に変換するステップと、前記複数の入力信号を複数の変調器に提供するステップであって、前記複数の変調器のそれぞれは、同一の第1の変調方式に従って変調を実行する、ステップと、前記複数の変調器から出力を生成するステップと、変調された信号を生成するために前記複数の変調器からの前記出力を組み合わせるステップであって、前記複数の入力信号は、前記出力を前記組み合わせるステップが第2の変調方式に従って前記変調された信号を生成するような形で前記複数の変調器に提供される、ステップとを含む方法。前記第1の変調方式は、4位相偏移変調QPSK方式であり、前記第2の変調方式は、回転されたQPSK方式であり、前記複数の変調器は、少なくとも第1の変調器および第2の変調器を含む、請求項16に記載の方法。前記生成するステップは、前記複数の入力信号の中からの第1の入力信号を前記第1の変調器のQ分岐に提供し、固定された信号を前記第1の変調器のI分岐に提供することによって、前記第1の変調器から第1の出力を生成するステップと、前記複数の入力信号の中からの第2の入力信号を前記第2の変調器のI分岐に提供し、固定された信号を前記第2の変調器のQ分岐に提供することによって、前記第2の変調器から第2の出力を生成するステップとを含む、請求項17に記載の方法。前記第1の出力および前記第2の出力は、第1の振幅および第2の振幅をそれぞれ有し、前記第1の振幅および前記第2の振幅は、回転されたコンステレーションX,Yの所望の量の回転を提供するように選択される、請求項17に記載の方法。前記回転されたコンステレーションX,Yは、と定義され、ここで、Aは、前記第1の振幅であり、Bは、前記第2の振幅であり、Θ=π/4-αであり、α=arctanA/Bである、請求項19に記載の方法。前記第1の変調器に提供される前記固定された信号は、前記第1の変調器の前記I分岐が前記第1の変調器の前記出力の変動を引き起こすのを防ぎ、前記第2の変調器に提供される前記固定された信号は、前記第2の変調器の前記Q分岐が前記第2の変調器の前記出力の変動を引き起こすのを防ぐ、請求項17に記載の方法。前記第1の変調方式は、4位相偏移変調QPSK方式であり、前記第2の変調方式は、パルス振幅変調PAM方式であり、前記複数の変調器は、少なくとも第1の変調器および第2の変調器を含む、請求項16に記載の方法。前記生成するステップは、前記複数の入力信号の中からの第1の入力信号を前記第1の変調器のI分岐に提供し、固定された信号を前記第1の変調器のQ分岐に提供することによって、前記第1の変調器から第1の出力を生成するステップと、前記複数の入力信号の中からの第2の入力信号を第2の変調器のI分岐に提供し、固定された信号を前記第2の変調器のQ分岐に提供することによって、前記第2の変調器から第2の出力を生成するステップとを含む、請求項22に記載の方法。前記第1の出力の振幅は、前記第2の出力の振幅の2倍である、請求項22に記載の方法。前記第1の変調器に提供される前記固定された信号は、前記第1の変調器の前記Q分岐が前記第1の変調器の前記出力の変動を引き起こすのを防ぎ、前記第2の変調器に提供される前記固定された信号は、前記第2の変調器の前記Q分岐が前記第2の変調器の前記出力の変動を引き起こすのを防ぐ、請求項22に記載の方法。前記第1の変調方式は、4位相偏移変調QPSK方式であり、前記第2の変調方式は、直交振幅変調QAM方式であり、前記複数の変調器は、少なくとも第1の変調器および第2の変調器を含む、請求項16に記載の方法。前記生成するステップは、前記複数の入力信号の中からの第1の入力信号を第1の変調器のQ分岐に提供し、前記複数の入力信号の中からの第2の入力信号を前記第1の変調器のI分岐に提供することによって、前記第1の変調器から第1の出力を生成するステップと、前記複数の入力信号の中からの第3の入力信号を前記第2の変調器のI分岐に提供し、前記複数の入力信号の中からの第4の入力信号を前記第2の変調器のQ分岐に提供することによって、前記第2の変調器から第2の出力を生成するステップとを含む、請求項26に記載の方法。前記第1の出力の振幅は、前記第2の出力の振幅の2倍である、請求項26に記載の方法。前記複数の変調器は、第3の変調器を含み、前記生成するステップは、前記複数の入力信号の中からの第5入力信号を前記第3の変調器のQ分岐に提供し、前記複数の入力信号の中からの第6入力信号を前記第3の変調器のI分岐に提供することによって、前記第3の変調器から第3の出力を生成するステップをさらに含む、請求項26に記載の方法。前記第1の変調器、前記第2の変調器、および前記第3の変調器は、前記第1の出力の振幅が前記第2の出力の振幅の2倍になり、前記第2の出力の振幅が前記第3の出力の振幅の2倍になるように構成されている、請求項29に記載の方法。前記変調された信号に対応するコンステレーションの所望の間隔を決定するステップと、前記所望の間隔に基づいて前記第1の変調器および前記第2の変調器の前記出力の振幅を決定するステップとをさらに含む、請求項26に記載の方法。例示的な実施形態は、低次変調器を使用して諸変調方式を実施する装置および方法を対象とする。一実施形態によれば、処理デバイスは、複数の変調器であって、複数の変調器のそれぞれが同一の第1の変調方式に従って変調を実行する、複数の変調器と、複数の変調器からの出力を組み合わせ、複数の変調器の組み合わされた出力に基づいて変調された出力を創出するように構成されたコンバイナと、信号プロセッサとを含む。信号プロセッサは、ビットストリームを受け取り、ビットストリームを複数の変調器の複数の入力信号に変換し、コンバイナが第2の変調方式に従って変調された出力を生成するような形で複数の変調器に複数の入力信号を提供するように構成されている。一実施形態によれば、第1の変調方式は、位相偏移変調QPSK方式であり、第2の変調方式は、回転されたQPSK方式である。複数の変調器は、少なくとも第1の変調器および第2の変調器を含む。信号プロセッサは、複数の入力信号の中からの第1の入力信号を第1の変調器のQ分岐に提供し、固定された信号を第1の変調器のI分岐に提供するように構成されて、第1の変調器が第1の出力を生成するようになり、信号プロセッサは、複数の入力信号の中からの第2の入力信号を第2の変調器のI分岐に提供し、固定された信号を第2の変調器のQ分岐に提供するように構成されて、第2の変調器が第2の出力を生成するようになり、コンバイナは、第1の出力および第2の出力を組み合わせることによって、変調された出力を生成するように構成されている。一実施形態によれば、第1の変調方式は、4位相偏移変調QPSKであり、第2の変調方式は、パルス振幅変調PAM方式である。複数の変調器は、少なくとも第1の変調器および第2の変調器を含む。信号プロセッサは、複数の入力信号の中からの第1の入力信号を第1の変調器のI分岐に提供し、固定された信号を第1の変調器のQ分岐に提供するように構成されて、第1の変調器が第1の出力を生成するようになり、信号プロセッサは、複数の入力信号の中からの第2の入力信号を第2の変調器のI分岐に提供し、固定された信号を第2の変調器のQ分岐に提供するように構成されて、第2の変調器が第2の出力を生成するようになり、コンバイナは、第1の出力および第2の出力を組み合わせることによって変調された出力を生成するように構成されている。一実施形態によれば、第1の変調方式は、4位相偏移変調QPSK方式であり、第2の変調方式は、パルス振幅変調QAM方式である。複数の変調器は、少なくとも第1の変調器および第2の変調器を含む。信号プロセッサは、複数の入力信号の中からの第1の入力信号を第1の変調器のI分岐に提供し、複数の入力信号の中からの第2の入力信号を第1の変調器のQ分岐に提供するように構成されて、第1の変調器が第1の出力を生成するようになり、信号プロセッサは、複数の入力信号の中からの第3の入力信号を第2の変調器のI分岐に提供し、複数の入力信号の中からの第4の入力信号を第2の変調器のQ分岐に提供するように構成されて、第2の変調器が第2の出力を生成するようになり、コンバイナは、第1の出力および第2の出力を組み合わせることによって変調された出力を生成するように構成されている。一実施形態によれば、ビットストリームを変調する方法は、ビットストリームを複数の入力信号に変換するステップと、複数の入力信号を複数の変調器に提供するステップであって、複数の変調器のそれぞれは、同一の第1の変調方式に従って変調を実行する、ステップと、複数の変調器から出力を生成するステップと、変調された信号を生成するために複数の変調器からの出力を組み合わせるステップとを含む。複数の入力信号は、出力を組み合わせるステップが第2の変調方式に従って変調された信号を生成するような形で複数の変調器に提供される。一実施形態によれば、第1の変調方式は、4位相偏移変調QPSK方式であり、第2の変調方式は、回転されたQPSK方式である。複数の変調器は、少なくとも第1の変調器および第2の変調器を含む。生成するステップは、複数の入力信号の中からの第1の入力信号を第1の変調器のQ分岐に提供し、固定された信号を第1の変調器のI分岐に提供することによって、第1の変調器から第1の出力を生成するステップと、複数の入力信号の中からの第2の入力信号を第2の変調器のI分岐に提供し、固定された信号を第2の変調器のQ分岐に提供することによって、第2の変調器から第2の出力を生成するステップとを含む。一実施形態によれば、第1の変調方式は、4位相偏移変調QPSK方式であり、第2の変調方式は、パルス振幅変調PAM方式である。複数の変調器は、少なくとも第1の変調器および第2の変調器を含む。生成するステップは、複数の入力信号の中からの第1の入力信号を第1の変調器のI分岐に提供し、固定された信号を第1の変調器のQ分岐に提供することによって、第1の変調器から第1の出力を生成するステップと、複数の入力信号の中からの第2の入力信号を第2の変調器のI分岐に提供し、固定された信号を第2の変調器のQ分岐に提供することによって、第2の変調器から第2の出力を生成するステップとを含む。一実施形態によれば、第1の変調方式は、4位相偏移変調QPSK方式であり、第2の変調方式は、直交振幅変調QAM方式である。複数の変調器は、少なくとも第1の変調器および第2の変調器を含む。生成するステップは、複数の入力信号の中からの第1の入力信号を第1の変調器のQ分岐に提供し、複数の入力信号の中からの第2の入力信号を第1の変調器のI分岐に提供することによって、第1の変調器から第1の出力を生成するステップと、複数の入力信号の中からの第3の入力信号を第2の変調器のI分岐に提供し、複数の入力信号の中からの第4の入力信号を第2の変調器のQ分岐に提供することによって、第2の変調器から第2の出力を生成するステップとを含む。本発明の例示的な実施形態は、以下に提供される詳細な説明および添付図面からより十分に理解されるようになる。添付図面では、同様の要素が同様の符号によって表され、添付図面は、例示としてのみ与えられるにすぎず、したがって、本発明について限定するものではない。次に、本発明のさまざまな例示的な実施形態を、本発明のいくつかの例示的な実施形態を示す添付図面を参照して、より十分に説明する。本発明の詳細な例示的実施形態を、本明細書で開示する。しかし、本明細書で開示される特定の構造的詳細および機能的詳細は、単に、本発明の例示的な実施形態を説明するための代表にすぎない。しかし、本発明を、多数の代替形態で具現化することができ、本発明を、本明細書で示される実施形態だけに限定されるものと解釈してはならない。したがって、本発明の例示的な実施形態は、さまざまな変更形態および代替形態が可能であるが、その実施形態を、例として図面に示し、本明細書で詳細に説明する。しかし、本発明の例示的な実施形態を開示される特定の形態に限定する意図はなく、逆に、本発明の例示的な実施形態は、本発明の範囲に含まれるすべての変更形態、同等物、および代替形態を包含すべきであることを理解されたい。同様の符号は、図面の説明全体を通じて同様の要素を指す。本明細書で使用されるとき、用語および/またはは、関連するリストされた項目のうちの1つまたは複数の任意のすべての組合せを含む。要素が、別の要素に接続されるconnectedまたは結合されるcoupledものとして言及されるとき、これを、他方の要素に直接に接続しまたは結合することができ、あるいは、介在する要素が存在してもよいことが理解されよう。対照的に、ある要素が、別の要素に直接に接続されるまたは直接に結合されるものとして言及されるとき、介在する要素は存在しない。要素の間の関係を記述するのに使用される他の単語は、同様の形で解釈されなければならないたとえば、~の間between対直接に~の間directlybetween、隣接するadjacent対直接に隣接するdirectlyadjacentなど。本明細書で使用される用語法は、特定の実施形態を説明するためのみのものであって、本発明の例示的な実施形態について限定的であることは意図されていない。本明細書で使用されるとき、単数形a、an、およびtheは、文脈がそうではないことを明らかに示さない限り、複数形をも含むことが意図されている。さらに、用語comprises備える、含む、comprising備える、含む、includes含む、および/またはincluding含むは、本明細書で使用されるとき、述べられる特徴、整数、ステップ、動作、要素、および/または構成要素の存在を指定するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および/またはそのグループの存在または追加を除外しないことを理解されたい。また、いくつかの代替実施態様で、示される機能/行為が、図に示された順序から外れて行われる可能性があることに留意されたい。たとえば、連続して示される2つの図が、関連する機能性/行為に依存して、実際には実質的に同時に実行されることも、あるいは、時々逆の順序で実行されることもある。本明細書で使用されるときに、モバイルという用語は、端末、アクセス端末AT、モバイルユニット、移動局、モバイルユーザ、ユーザ機器UE、加入者、ユーザ、リモートステーション、アクセス端末、受信機などと同義と考えることができ、以下では時々そのように称する場合があり、ワイヤレス通信ネットワーク内のワイヤレスリソースのリモートユーザを記述する場合がある。基地局BSという用語は、ベーストランシーバ基地局BTS、NodeB、extendedNodeBeNB、フェムトセル、アクセスポイントなどと同義と考えることができ、かつ/またはそのように称する場合があり、ネットワークと1つまたは複数のユーザとの間のデータ接続性および/または音声接続性に関する無線ベースバンド機能を提供する機器を記述する場合がある。例示的な実施形態を、適切なコンピューティング環境内で実施されるものとして本明細書で議論する。必要ではないが、例示的実施形態を、1つまたは複数のコンピュータプロセッサまたはCPUによって実行される、プログラムモジュールまたは機能プロセスなどのコンピュータ実行可能命令の概括的文脈で説明する。概して、プログラムモジュールまたは機能プロセスは、特定のタスクを実行するか特定の抽象データ型を実施する、ルーチン、プログラム、オブジェクト、構成要素、データ構造などを含む。本明細書で議論するプログラムモジュールおよび機能プロセスを、既存の通信ネットワーク内で既存のハードウェアを使用して実施することができる。たとえば、本明細書で議論するプログラムモジュールおよび機能プロセスを、既存のネットワーク要素または制御ノードたとえば、図1に示されたBSまたはモバイルで既存のハードウェアを使用して実施することができる。そのような既存のハードウェアは、1つまたは複数のディジタル信号プロセッサDSP、特定用途向け集積回路ASIC、フィールドプログラマブルゲートアレイFPGAコンピュータ、または類似物を含むことができる。次の説明では、別段の指示がない限り、例示的実施形態を、1つまたは複数のプロセッサによって実行される行為と動作の記号表現たとえば、流れ図の形のとに関して説明する。したがって、時々コンピュータで実行されると称されるそのような行為および動作が、構造化された形でデータを表す電気信号のプロセッサによる操作を含むことが理解されよう。この操作は、当業者によく理解される形でコンピュータの動作を再構成しまたは他の形で変更する、コンピュータのメモリシステム内の位置のデータを変換し、またはこれを維持する。図1に、ワイヤレス通信ネットワーク100の一部を示す。ワイヤレス通信ネットワーク100は、たとえば、ユニバーサルモバイルテレコミュニケーションシステムUMTS、広帯域符号分割多元接続W-CDMA、またはロングタームエボリューションLTEプロトコルに従うことができる。ワイヤレス通信ネットワーク100は、モバイル110および基地局BS120を含むことができる。BS120は、BS120に関連するセルまたは地理的領域内のモバイル100にワイヤレスカバレージを提供することができる。したがって、BS120およびモバイル110は、両方とも、ワイヤレスでお互いとの間でデータを送信し、受信することができる。モバイル110またはBS120のいずれかから送信されるデータは、無線信号の形で無線で送信される前に、まず変調される。この変調を実行するために、BS120とモバイル110との両方が、ベースバンドプロセッサシステムを含むことができる。図2に、例示的な実施形態による、BSまたはモバイルのいずれかで使用できるベースバンドプロセッサシステム200の例示的な構造を示す。図2を参照すると、ベースバンドプロセッサシステム200は、ディジタル信号プロセッサDSPユニット210、特定用途向け集積回路ASICユニット220、およびメモリユニット230を含むことができる。メモリユニット230は、たとえばSRAMタイプのメモリデバイスを含む、任意の既知のタイプのメモリデバイスとすることができる。DSPユニット210は、たとえば信号を処理できるプロセッサを含む。たとえば、DSPユニット210は、入力ビットストリームに対する直並列変換またはグレイコード変換を実行するのに必要なハードウェアを含む。DSPユニット210は、たとえば、プログラム内に含まれる実行可能命令に基づいて、信号に対して処理動作を実行することができる。DSPユニット210を制御するプログラムは、たとえばメモリユニット230内に格納される。DSPユニット210は、たとえばバス240を介して、ASICユニット220およびメモリユニット230に接続される。DSPユニット210は、たとえばバス240を使用して、ASICユニット220およびメモリユニット230ヘおよび/またはからデータ信号および制御信号を送り、かつ/または受け取ることができる。以下でより詳細に議論するように、DSPユニット210は、ASICユニット220の動作を制御するためにASICユニット220に制御信号を送ることができる。たとえば、DSPユニット210は、ASICユニット220内の変調器の入力を制御することができる。DSPユニット210は、ASICユニット220内の変調器の出力の振幅を制御することもできる。DSPユニット210の例示的な構造は、その全体が参照によって本明細書に組み込まれている、3GUMTSWirelessSystemPhysicalLayer:BasebandProcessingHardwareImplementationPerspective、IEEECommunicationsMagazine、2006年9月、52~58頁で議論されている。ASICユニット220は、入力ビットストリームを変調するハードウェアを含む。ASICユニット220は、1つまたは複数の変調器を含む。変調器は、たとえば、4位相偏移変調QPSK変調器とすることができる。変調器のそれぞれは、入力信号を受け取り、変調された信号を出力することができる。変調器は、異なる振幅で変調された信号を出力することができる。変調器のそれぞれが変調された信号を出力する振幅を、DSPユニット210によって制御することができる。ASICユニット220は、信号、たとえば変調された信号を、それぞれRx入力インターフェース224およびTx出力インターフェース222を介して受信し、送信することができる。ASICユニット220は、Tx出力インターフェース222から組み合わされた信号を出力するために複数の信号を組み合わせることができる。たとえば、ASICユニット220内のQPSK変調器のそれぞれは、別々の変調された出力を生成することができ、これらの別々の変調された出力のそれぞれは、Tx出力インターフェース222に供給され得、別々の出力が、Tx出力インターフェース222で組み合わされ、組み合わされた変調された出力としてTx出力インターフェース222から出力される。DSPユニット210は、変調された出力を組み合わせ、組み合わされた変調された信号を出力するようにASICユニットを制御することができる。ASICユニット220の例示的な構造は、その全体が参照によって本明細書に組み込まれている、AnEight-UserUMTSChannelUnitProcessorfor3GPPBaseStationApplications、IEEEJ.Solid-StateCircuits、39巻、第9号、2004年9月で議論されている。例示的な実施形態によれば、ベースバンドプロセッサシステム200は、ASIC送信器ハードウェアTxASICの再設計を全く必要とせずに、複数のタイプの変調方式を実施することができる。たとえば、下でより詳細に議論するように、ベースバンドプロセッサシステム200は、例示的な実施形態に従って、回転されたQPSK方式、パルス振幅変調PAM方式、および直交振幅変調QAM方式を実施することができる。PAM方式は、4-PAM方式を含むが、これに限定されない。QAM方式は、16-QAM方式と、64-QAMを含む高次変調HOM方式とを含むが、これに限定されない。下でより詳細に議論するように、DSPユニット210の適当なプログラミングを提供することによって、上で議論したすべての方式を、たとえばASICユニット220内の1つまたは複数のQPSK変調器だけを使用して実施することができる。したがって、例示的な実施形態によれば、既存のベースバンドプロセッサシステムは、低次変調器を使用して、HOM方式を含む変調方式の拡張されたセットを実施することができ、したがって、新しいハードウェアは不要である。DSPユニット210およびASICユニット220の能力を、これから図3~図14を参照して下でより詳細に議論する。QPSK変調の実施図3に、QPSK変調方式を実施するDSPユニット210およびASICユニット220の例示的な動作を示す。図3に示されているように、DSPユニット210は、直並列S/P変換機能310とグレイコード変換機能320とを実施することができる。S/P変換機能310は、ビットストリームbiの形でデータを受け取り、ビットストリームbiに基づいて、第1のビットストリームb0および第2のビットストリームb1の形の並列データを作る。データbiは、モバイルからの送信の場合にはアップリンクデータ、BSからの送信の場合にはダウンリンクデータとすることができる。グレイコード変換機能320は、第1のビットストリームb0および第2のビットストリームb1を受け取り、これらのビットストリームをグレイコードに変換し、グレイコード変換さされビットストリームb0およびb1として信号IおよびQを出力する。ビットストリームIおよびQは、QPSK変調器330の同相I分岐入力および直角位相Q分岐入力に対応する。図3のテーブル312は、グレイコード変換の前の値0~3に対応するビットストリームb0およびb1を示し、テーブル322は、グレイコード変換の後の値0~3に対応するビットストリームIおよびQを示す。図3のテーブル322によって示されるように、グレイコード変換の後には、値0~3の隣接する2ビット表現の間で、一時に1ビットだけが変化する。グレイコード変換されたビットストリームは、ASICユニット220内に含まれるQPSK変調器330に供給される。上で説明したように、ビットストリームIおよびQは、QPSK変調器330の同相I分岐および直角位相Q分岐入力に対応する。QPSK変調器330は、IビットストリームおよびQビットストリームに対してQPSK変調を実行する。出力信号Txを、Tx=AIjQと表すことができ、ここで、Aは、出力信号Txの振幅であり、j2=-1である。QPSKコンステレーション340は、振幅Aに1がセットされると仮定して、出力信号Txに対応するコンステレーションを示す。BPSK変調の実施図4に、BPSK変調方式を実施するDSPユニット210およびASICユニット220の例示的な構成を示す。たとえば、図4に示されているように、DSPユニット210は、すべてのビットストリームbiを、ASICユニット220内に含まれるQPSK変調器410のQ分岐に供給する。DSPユニット210は、QPSK変調器410のI分岐入力への0の固定された論理値を維持する。QPSK変調器は、実質的にBPSK出力である出力を作ることによって応答する。すなわち、図420によって示されるフルQPSKコンステレーションとは対照的に、上で説明したように固定された入力をうけるQPSK変調器によって出力されるシンボルは、図430に示されているようにBPSKコンステレーションに制限される。回転されたQPSK変調の実施図5に、例示的な実施形態による回転されたQPSK方式を実施するDSPユニット210およびASICユニット220の例示的な構成を示す。たとえば、図5に示されているように、QPSK変調を、ASICユニット220内に含まれる第1のQPSK変調器510および第2のQPSK変調器520を使用することによって実施することができる。さらに、図5に示されているように、DSPユニット210は、並列ビットストリームb0およびb1を作成するために、入力ビットストリームbiに対して直並列S/P変換機能570を実行することができる。さらに、DSPユニット210は、ASICユニット220の第1のQPSK変調器510および第2のQPSK変調器520に変換されたビットストリームを供給する前に、並列ビットストリームb0およびbiに対してグレイコード機能580を実行することができる。図6に、図5に示された構成を使用して回転されたQPSK方式を実施する方法を示す。図6を参照すると、ステップS610では、入力信号は、I分岐入力を0に固定された第1の変調器のQ分岐入力に供給される。ステップS620では、第1の出力は第1の変調器から生成される。たとえば、図5に示されているように、DSPユニット210は、対応するI分岐入力を、たとえば第1のQPSK変調器510で0Vに固定するように構成しながら図5ではI0としてラベル付けされている、第1のQPSK変調器510のQ分岐入力にグレイコード変換されたビットストリームb0を出力する図5ではQ0としてラベル付けされている。さらに、第1の変調器510は、第1の出力信号Out0を生成する。第1の出力信号Out0を、Out0=A×j×Q0と定義することができ、ここで、Aは、第1のQPSK変調器510によって出力される信号の振幅であり、j2=-1である。第1の出力信号Out0は、BPSKコンステレーション515を構成する値をとることができる。図6に戻って、ステップS630では、入力信号は、Q分岐入力を0に固定された第2の変調器のI分岐入力に供給される。ステップS640では、第2の出力は第2の変調器から生成される。ステップS610~S640は、直列に実行されるものとして図示されているが、ステップS610~S620を、ステップS630~S640と並列に実行できることを理解されよう。たとえば、図5に示されているように、DSPユニット210は、対応するQ分岐入力を、たとえば第2のQPSK変調器520について0Vに固定するように構成しながら図5ではQ1とされている、グレイコード変換されたビットストリームb1を出力し、これを第2のQPSK変調器520のI分岐入力に向ける図5ではI1としてラベル付けされている。さらに、第2の変調器520は、第2の出力信号Out1を生成する。第2の出力信号Out1を、Out1=B×I1と定義することができ、ここで、Bは、第2のQPSK変調器520によって出力される信号の振幅である。第2の出力信号Out1は、BPSKコンステレーション525を構成する値をとることができる。図6を参照すると、ステップS650では、変調された信号を、第1の出力および第2の出力に基づいて生成する。たとえば、図5に示されているように、第1の出力信号Out0および第2の出力信号Out1を、加算器530を使用して組み合わせて、変調された信号Txを生成することができる。加算器530は、たとえば、ASICユニット220の出力インターフェース222とすることができる。変調された信号Txを、Tx=BI1j×A/B×Q0と定義することができる。変調された信号Txの可能な値は、4つの点を有するQPSKコンステレーションに対応する。これらのコンステレーション点を、回転することができる。たとえば、コンステレーション点A,Bをθ°回転して、次の式に従う回転されたコンステレーション点X,Yを作成することができる。ここで、θは、π/4-αと定義され、α=arctanA/Bである。変調された信号Txに対応するコンステレーション点を角度θだけ回転することによって、回転されたQPSKコンステレーションを作成することができる。コンステレーション540は、角度θだけ回転されたQPSKコンステレーションの例である。さらに、DSPソフトウェアプログラミングを用いて角度θを調整することによって、最適変調ダイバーシティを入手して、ビット誤り率BERを減らしまたは最小にすることができる。たとえば、これに関して有用な調査結果が、両方が参照によってその全体を本明細書に組み込まれている、ProposedTextofCoding-Rotated-ModulationOFDMsystemfortheIEEE802.16mAmendment、IEEEC802.16m-09/0414およびSignalSpaceDiversity:APower-andBandwidth-EfficientDiversityTechniquefortheRayleighFadingChannel、IEEETRANSONINFORTHEORY、44巻、第4号、1998年7月で報告された。上記論文によって理論的に研究されているように、変調ダイバーシティを、信号コンステレーションを回転することによって達成することができ、変調ダイバーシティを使用して、フェージングチャネル上のQPSK変調の性能を改善することができる。多次元回転されたQAMコンステレーションまたは位相偏移変調PSKコンステレーションを用いると、非常に高いダイバーシティ次数を達成でき、これが、フェージングチャネル上でのほぼガウシアンの性能をもたらす。この多次元変調方式は、本質的に未コーディングであり、電力または帯域幅を犠牲にせずにダイバーシティをシステムの複雑さとトレードすることを可能にする。上で説明したように、DSP210およびASIC220は、回転された変調方式を実施することができる。PAMの実施図7Aに、例示的な実施形態によるPAM方式を実施するDSPユニット210およびASICユニット220の例示的な構成を示す。たとえば、図7Aに示されているように、4-PAM方式を、ASICユニット220内に含まれる第1のQPSK変調器710および第2のQPSK変調器720を使用することによって実施することができる。図8に、図7に示された構成を使用してPAM方式を実施する方法を示す。さらに、図7Aに示されているように、DSPユニット210は、並列ビットストリームb0およびb1を作成するために入力ビットストリームbiに対してS/P変換機能770を実行することができる。さらに、DSPユニット210は、変換されたビットストリームをASICユニット220の第1のQPSK変調器710および第2のQPSK変調器720に供給する前に、並列ビットストリームb0およびb1に対してグレイコード機能780を実行することができる。図8を参照すると、ステップS810では、入力信号は、Q分岐入力を0に固定された第1の変調器のI分岐入力に供給される。ステップS820では、第1の出力は第1の変調器から生成される。たとえば、図7Aに示されているように、DSPユニット210は、対応するQ分岐入力を、たとえば第1のQPSK変調器710について0Vに固定するように構成しながら図7AではQ0としてラベル付けされている、第1のQPSK変調器710のI分岐入力にビットストリームb0を出力する図7AではI0としてラベル付けされている。さらに、第1の変調器710は、第1の出力信号Out0を生成する。第1の出力信号Out0を、Out0=2A×I0と定義することができ、ここで、2Aは、第1のQPSK変調器710によって出力として供給される信号の振幅であり、j2=-1であり、Aは、第1のQPSK変調器710および第2のQPSK変調器720の電力レベルスケーリング係数である。係数Aは、たとえば0.4472と等しいものとすることができる。第1の出力信号Out0は、BPSKコンステレーション715を構成するために、2Aまたは-2Aの値をとることができる。図8に戻ると、ステップS830では、入力信号は、Q分岐入力を0に固定された第2の変調器のI分岐入力に供給される。ステップS840では、第2の出力は第2の変調器から生成される。ステップS810~S840は、直列に実行されるものとして図示されているが、ステップS810~S820を、ステップS830~S840と並列に実行できることを理解されよう。たとえば、図7Aに示されているように、DSPユニット210は、対応するQ分岐入力を、たとえば第2のQPSK変調器720について0Vで固定するように構成しながら図7AではQ1としてラベル付けされている、第2のQPSK変調器720のI分岐入力にビットストリームbθ1を出力する図7AではI1としてラベルを付ける。さらに、第2の変調器720は、第2の出力信号Out1を生成する。第2の出力信号Out1は、Out1=A×I1と定義することができ、ここで、Aは、第1のQPSK変調器710および第2のQPSK変調器720の電力レベルスケーリング係数であり、第2のQPSK変調器720によって出力される信号Out1の振幅は、電力レベルスケーリング係数Aと等しい。第2の出力信号Out1は、BPSKコンステレーション725を構成するために、値Aまたは-Aをとることができる。図7Aに示された例では、第1の出力信号Out0の振幅は、第2の出力信号Out1の振幅の2倍とすることができる。図8に戻ると、ステップS850では、変調された信号をは第1の出力および第2の出力に基づいて生成される。たとえば、図7に示されているように、第1のQPSK変調器710および第2のQPSK変調器720の第1の出力信号Out0および第2の出力信号Out1は、変調された信号Txを生成するために、加算器730を使用して組み合わされる。加算器730は、たとえば、ASICユニット220の出力インターフェース222とすることができる。変調された信号Txを、Tx=A2×I0×I1と定義することができる。出力信号Txは、コンステレーション740を構成する値をとる。コンステレーション740によって示されるように、変調された信号Txは、4-PAMコンステレーションから構成した値をとる。上で図7Aおよび8に関して示した例は、4-PAM方式の特定の参照を用いて議論されたが、DSPユニット210およびASICユニット220は、QPSK変調器を使用して、たとえば8-PAMまたは16-PAMを含む他のPAM方式を実施することができる。たとえば、図7Bに、8-PAM方式を実施するDSPユニット210およびASICユニット220の例示的な構成を示す。図7Bに示された構成は、図7Aに示された構成に類似する。しかし、図7Aに示されているように2つの並列ビットストリームを生成するためにS/P処理を実行するのではなく、DSPユニット210は、3つの並列ビットストリームb0~b2を作成するために入力ビットストリームbiに対してS/P変換機能770’を実行することができる。さらに、DSPユニット210は、変換されたビットストリームをASICユニット220の第1のQPSK変調器750、第2のQPSK変調器752、および第3のQPSK変調器754に供給する前に、並列ビットストリームb0~b2に対してグレイコード機能780’を実行することができる。第1のQPSK変調器750は、DSP210からI分岐入力I0でグレイコード変換された入力b0を受け取り、対応するQ分岐入力Q0は、たとえばDSP210によって0Vに固定されるように構成される。第1の出力Out0を、Out0=4A×I0によって定義することができる。第2のQPSK変調器752は、DSP210からI分岐入力I1でグレイコード変換された入力b1を受け取り、対応するQ分岐入力Q1は、たとえばDSP210によって0Vに固定されるように構成される。第2の出力Out1を、Out1=2A×I1によって定義することができる。第3のQPSK変調器754は、DSP210からI分岐入力I2でグレイコード変換された入力b2を受け取り、対応するQ分岐入力Q2は、たとえばDSP210によって0Vに固定されるように構成される。第3の出力Out2を、Out2=A×I2によって定義することができる。第1から第3のQPSK変調器750~752の第1から第3の出力Out0~Out2は、変調された信号Txを生成するために加算器730’によって組み合わされる。加算器730’は、たとえば、ASICユニット220の出力インターフェース222とすることができる。変調された信号Txを、Tx=A4×I02×I1I2と定義することができる。図7Bのコンステレーション740’によって示されるように、出力信号Txは、8-PAMコンステレーションを構成する値をとることができる。したがって、DSP210およびASICユニット220は、3つを超えないQPSK変調器を使用して8-PAM方式を実施することができる。図7Bに示された例では、第1の出力信号Out0の振幅は、第2の出力信号Out1の振幅の2倍とすることができ、第2の出力信号Out1の振幅は、第3の出力信号Out2の振幅の2倍とすることができる。したがって、例示的な実施形態によれば、高次PAM方式を、ASICユニット内のQPSK変調器を使用して実施することができる。QAMの実施図9に、例示的な実施形態による16-QAM方式を実施するDSPユニット210およびASICユニット220の例示的な構成を示す。たとえば、図9に示されているように、16-QAM方式を、ASICユニット220内に含まれる第1のQPSK変調器910および第2のQPSK変調器920を使用することによって実施することができる。図10に、QAM方式を実施する方法を示す。図10を、これから、図9を参照して説明する。図10に戻って、ステップS1010では、複数のビットストリームを生成するために、入力信号に対してS/P変換を実行する。ステップS1020では、複数のビットストリームの中から、ビットストリームが第1の変調器および第2の変調器に供給される。たとえば、図9に示されているように、DSPユニット210は、S/P変換機能930およびグレイコード変換機能940を実施することができる。S/P変換機能930は、ビットストリームbiの形で受け取られたデータに対してS/P変換を実行し、ビットストリームbiに基づいて、第1から第4のビットストリームb0~b3の形の並列データを作る。さらに、グレイコード変換機能940は、第1から第4のビットストリームb0~b3に対してグレイコード変換を実行する。グレイコード変換機能940は、第1のQPSK変調器910のI分岐入力およびQ分岐入力図9ではそれぞれI0およびQ0としてラベル付けされているにグレイコード変換されたビットストリームb0~b1を出力し、第2のQPSK変調器920のI分岐入力およびQ分岐入力図9ではそれぞれI1およびQ1としてラベル付けされているにグレイコード変換されたビットストリームb2~b3を出力する。図10に戻って、ステップS1030では、第1の出力が第1のQPSK変調器から生成される。ステップS1040では、第2の出力が第2のQPSK変調器から生成される。ステップS1030およびS1040は、直列に実行されるものとして図示されているが、ステップS1030およびS1040を並列に実行できることを理解されよう。たとえば、図9に示されているように、第1のQPSK変調器910は、第1の出力Out0を生成する。第1の出力Out0は、第1のQPSK変調器910のI分岐入力およびQ分岐入力I0およびQ0に基づくものとすることができ、Out0=2AI0j×Q0と定義することができ、ここで、Aは、第1のQPSK変調器910および第2のQPSK変調器920の電力レベルスケーリング係数である。係数Aを、たとえば0.3162とすることができる。第1のQPSK変調器910によって出力される信号の振幅は、2Aであり、j2=-1である。さらに、第2のQPSK変調器920は、第2の出力Out1を生成する。第2の出力Out1は、第2のQPSK変調器920のI分岐入力およびQ分岐入力I1およびQ1に基づくものとすることができ、Out1=AI1j×Q1と定義することができ、第1のQPSK変調器910によって出力される信号の振幅は、Aとすることができ、j2=-1である。図9に示された例では、第1の出力信号Out0の振幅を、第2の出力信号Out1の振幅の2倍とすることができる。図10に戻って、ステップS1050では、変調された信号が、第1の出力および第2の出力に基づいて生成される。たとえば、図9に示されているように、第1のQPSK変調器910および第2のQPSK変調器920の第1の出力信号Out0および第2の出力信号Out1は、変調された信号Txを生成するために加算器950を使用して加算される。加算器950は、たとえば、ASICユニット220の出力インターフェース222とすることができる。変調された信号Txを、Tx=A2×I0×I1j2×Q0Q1と定義することができる。出力信号Txは、16-QAMコンステレーションを構成する値をとることができる。図11に、図9に示された出力信号Txに対応する16-QAMコンステレーションを示す。図11を参照すると、2つのQPSK変調を使用して、16-QAMコンステレーションを構成する値をとる出力信号Txをどのようにして作ることができるのかを説明するために、ベクトルQPSK1、QPSK2、および16QAMが示されている。ベクトルQPSK1は、図9に示された第1の変調器910の第1の出力Out0に対応し、大きさR1を有する。ベクトルQPSK1は、第1のQPSK変調器910から出力される第1の出力Out0を表すことができる4つのコンステレーション点のうちの1つを示す。図11に示された例では、ベクトルQPSK1は、点2A,2Aを示す。ベクトルQPSK1によって到達できる点は、/-2A,/-2Aである。値2A単位は、第1の出力信号Out1の振幅に対応し、この振幅は、上で議論したように、2Aである。ベクトルQPSK2は、図9に示された第2の変調器920の第2の出力Out1に対応し、大きさR2を有する。ベクトルQPSK2は、4つのコンステレーション点のうちの1つを示す。この例では、ベクトルQPSK2は、QPSK変調器920からの第2の出力信号すなわちOut2と、第1の出力信号Out1との合計である。ベクトルQPSK2によって到達できる点は、点2A,2Aに関して/-1A,/-1Aである。値1A単位は、第2の出力信号Out2の振幅に対応し、この振幅は、上で議論したように、1Aである。ベクトルQPSK1およびベクトルQPSK2の組合せは、ベクトル16QAMによって表される。図11に示されているように、2AおよびAのそれぞれの振幅を有する第1の出力信号Out0および第2の出力信号Out1を組み合わせることによって、16-QAMコンステレーション上のすべての点に到達することができる。したがって、DSPユニット210およびASIC220は、2つを超えないQPSK変調器を使用して16-QAM方式を実施することができる。さらに、例示的な実施形態によれば、DSPユニット210およびASIC220は、複数分解能QAM方式を実施することができる。図12に、例示的な実施形態による複数分解能QAM方式の次の議論の実例となる1つのコンステレーションを示す。図11と同様に、図12は、たとえば2つのQPSK変調器を使用して実施できる16-QAM方式に対応するコンステレーションを示す。しかし、図12に示された例では、2つのQPSK変調器の振幅には、必ずしも2AおよびAにセットされない。図12に示された16-QAMコンステレーションは、Mの振幅を有する出力信号を有する第1のQPSK変調器と、Nの振幅を有する出力信号を有する第2のQPSK変調器とによって生成されることができる。図12に示されているように、16-QAMコンステレーションのコンステレーション点の間隔を、振幅MおよびNについて選択される値に基づいて制御することができる。図11の第1のベクトルQPSK1および第2のベクトルQPSK2の説明に似て、図12では、ベクトルR_QPSK1が、振幅Mを有する第1の変調器の出力に対応し、ベクトルR_QPSK2が、振幅Nを有する第2の変調器の出力に対応する。これは、複数の間隔タイプまたは分解能を有するQAMコンステレーションの生成を可能にする。複数分解能QAMを、たとえば、多入力多出力MIMOUMTS地上無線アクセスUTRALTEシステムのマルチメディアブロードキャスト/マルチキャストサービスMBMSと共に使用することができる。図12に示されたコンステレーションに関連する送信信号Txを、Tx=AM×I0N×I1jM×Q0N×Q1と定義することができ、ここで、Aは、第1のQPSK変調器および第2のQPSK変調器の電力レベルスケーリング係数であり、この2つの変調器は、上で注記したように、MおよびNの振幅を有するそれぞれの出力信号を供給する。電力レベルスケーリング係数Aを、と定義することができる。図12に示された例は、複数分解能16QAMコンステレーションを特に対象とするが、これが、単に例示であり、限定的ではなく、他の複数分解能QAM方式を実施できることに留意されたい。したがって、例示的な実施形態によれば、ワイヤレスネットワーク100のシステムオペレータは、所望のコンステレーション間隔または分解能を決定し、所望のコンステレーション間隔または分解能に基づいて、所望の分解能に従って複数のQPSK変調器の振幅をASICユニット220にセットさせるのに必要な命令を含むプログラミングをDSPユニット210に供給することができる。さらに、例示的な実施形態によれば、より高次のQAM方式を実施することができる。たとえば、図13に、64-QAM方式を実施するDSPユニット210およびASICユニット220の例示的な構成を示す。図13に示された構成は、図9に示された構成に類似する。しかし、図9に示されているように、4つの並列ビットストリームを生成するためにS/P処理を実行するのではなく、DSPユニット210は、6つの並列ビットストリームb0~b5を生成するS/P機能1240を実施する。DSPユニット210は、ビットストリームb0~b5に対してグレイコード変換を実行するグレイコード変換機能1250をも実施することができる。さらに、図9に示されているように2つのQPSK変調器を利用するのではなく、第1のQPSK変調器1210、第2のQPSK変調器1220、および第3のQPSK変調器1230が、ASICユニット220内で利用される。第1のQPSK変調器1210は、I分岐入力I0およびQ分岐入力Q0でグレイコード変換された入力b0およびb1を受け取り、第1の出力Out0を生成する。第1の出力Out0を、Out0=4AI0jQ0によって定義することができる。第2のQPSK変調器1220は、I分岐入力I1およびQ分岐入力Q1でグレイコード変換された入力b2およびb3を受け取り、第2の出力Out1を生成する。第2の出力Out1を、Out0=2AI1jQ1によって定義することができる。第3のQPSK変調器1230は、I分岐入力I2およびQ分岐入力Q2でグレイコード変換された入力b4およびb5を受け取り、第3の出力Out2を生成する。第3の出力Out0を、Out0=AI2jQ2によって定義することができる。図13に示された例示的な値Aは、第1から第3のQPSK変調器の電力レベルスケーリング係数であり、たとえば0.1543と等しいものとすることができる。第1から第3のQPSK変調器1210~1230の第1から第3の出力Out0~Out2は、変調された信号Txを生成するために、加算器1260によって組み合わされる。加算器1260は、たとえば、ASICユニット220の出力インターフェース222とすることができる。変調された信号Txを、Tx=A4×I02×I1I2j4×Q02×Q1Q2と定義することができる。出力信号Txは、64-QAMコンステレーションからへの値をとることができる。したがって、DSPユニット210およびASICユニット220は、3つを超えないQPSK変調器を使用して64-QAM方式を実施することができる。図14は、高次QAM方式を実施するシステムを説明するグラフである。図14は、それぞれ4A、2A、およびAの振幅を有する信号を出力するQPSK変調器の出力を組み合わせることによって到達できるコンステレーション点に対応する第1から第3の半径1310、1320、および1330を示す。たとえば、半径1310、1320、および1330は、図13に示された第1から第3の変調器1210~1230によって出力される第1から第3の出力信号Out0、Out1、およびOut2に対応することができる。したがって、半径1310、1320、および1330は、組み合わされたときに、64-QAMコンステレーションの64個すべての点に到達することができる。図14は、M×Aの値を有する第4の半径1340をも示し、ここで、Mは、たとえば8、16、または32を含む任意の正の整数とすることができる。図14に示されているように、適当にセットされた振幅を有する複数のQPSK変調器だけを使用して、たとえば256-QAMまたは1024-QAMを含むより高次の方式さえ、実施することができる。概括的な22M個のQAMHOM方式上で議論したように、DSPユニット210で適当な命令を含むプログラムを使用することによって、ASICユニット220は、64-QAMおよび256-QAMなどのHOM方式を含む複数のQAM方式を実施するのにQPSK変調器を使用することができる。例示的な実施形態によるベースバンドプロセッサシステム200内に含まれるDSPユニット210およびASICユニット220によって生成されるQAM変調方式の送信信号Txの概括的な定義は、下の式2によって表される。ここで、Mは、QAM方式を実施するのに使用されるQPSK変調器の個数と等しい正の整数とすることができ、m=0、1、2、3...M-1である。したがって、例示的な実施形態によれば、1つまたは複数の低次QPSK変調器を含むASICユニット220を使用して、回転されたQPSK方式、PAM方式、高次QAM方式、および複数分解能QAM方式を含む複数のタイプの変調方式を実施することができる。さらに、これらの方式のそれぞれを、ASICユニット220のハードウェアに対する変更を必要とせずに、DSPユニット210で適当なプログラミングを提供することによって、実施することができる。さらに、上のいくつかの例示的な実施形態によれば、変調された信号の生成は、変調器の出力を組み合わせることによって達成されるものとして説明され、この組合せを達成するのに使用できる動作が、加算に限定されず、たとえば、減算、乗算、または除算を含む他の演算を含むことができることを理解されたい。さらに、上のいくつかの例示的な実施形態によれば、変調器の選択された入力が、DSP210によって0Vで固定されるように構成されるものとして説明されるが、固定された値を、固定された信号を受け取る変調器の入力が変調器の出力の変動を引き起こすのを防ぐ任意の値とすることができることを理解されたい。本発明をこのように説明したが、本発明を多くの方法で変更できることは明白であろう。そのような変更形態は、本発明からの逸脱とみなされてはならず、すべてのそのような変更形態が、本発明の範囲に含まれることが意図されている。"