"第1主面と第2主面との間を貫通する貫通孔を有する半導体基板と、前記第1主面を覆うように形成され、前記貫通孔と対向する位置に開口部が形成された絶縁層と、絶縁膜によって覆われた前記貫通孔及び前記開口部に形成された貫通電極と、前記絶縁層から露出される前記貫通電極を覆うように該貫通電極と一体に形成され、前記貫通電極の平面形状よりも大きく形成された接続端子と、を有することを特徴とする半導体装置。前記接続端子の表面が粗化面であることを特徴とする請求項1に記載の半導体装置。前記接続端子の表面の粗度が、前記貫通電極の前記第2主面側の端面の粗度よりも大きいことを特徴とする請求項2に記載の半導体装置。前記接続端子を被覆する金属層を有することを特徴とする請求項1~3のいずれか1項に記載の半導体装置。第1主面と第2主面との間を貫通する貫通孔を有する半導体基板と、前記第1主面を覆うように形成され、前記貫通孔と対向する位置に開口部が形成された絶縁層と、絶縁膜によって覆われた前記貫通孔及び前記開口部に形成された貫通電極と、前記絶縁層から露出される前記貫通電極を覆うように該貫通電極と一体に形成され、前記貫通電極の平面形状よりも大きく形成された接続端子と、を有する第1半導体装置と、前記接続端子に接合された第2半導体装置と、を有することを特徴とする半導体パッケージ。半導体基板の第1主面と第2主面との間を貫通する貫通孔に形成される貫通電極を備える半導体装置の製造方法であって、前記半導体基板の母材となる基板に溝部を形成する工程と、前記溝部の内壁面に絶縁膜を形成する工程と、前記基板を薄化して前記半導体基板を形成し、前記溝部を前記貫通孔とするとともに、前記半導体基板から前記絶縁膜で覆われた導電層の一部を露出させる工程と、前記露出された絶縁膜及び導電層を覆うように絶縁層を形成する工程と、前記絶縁層の前記半導体基板と接する面とは反対側の第1の面側から前記絶縁層にブラスト処理を施して前記絶縁層を薄化する工程と、を有することを特徴とする半導体装置の製造方法。前記絶縁層を薄化する工程では、薄化された前記絶縁層から露出される前記導電層が変形されることで、前記絶縁膜によって側壁の覆われた前記導電層よりも平面形状が大きく形成された接続端子が形成されることを特徴とする請求項6に記載の半導体装置の製造方法。前記絶縁層を形成する工程の後であって、前記絶縁層を薄化する工程の前に、前記導電層の第1端面と前記絶縁層の前記第1の面とが面一になるように、前記絶縁層、前記絶縁膜及び前記導電層を研削又は研磨する工程を有することを特徴とする請求項6又は7に記載の半導体装置の製造方法。前記研削は、バイト研削であることを特徴とする請求項8に記載の半導体装置の製造方法。ところが、電子機器における小型化薄型化が一層進み、上記チップ積層型パッケージなどの半導体パッケージに対する高密度化、小型化の要請は更に高まっている。これに対応して、各半導体チップの配線パターン等も微細化された構成が必要となり、特に、半導体チップ間を電気的に接続する貫通電極を微細化させることが求められている。しかしながら、貫通電極が微細化されると、その貫通電極と該貫通電極と電気的に接続される他の半導体チップの接続端子との接続強度が低下し、半導体チップ間の電気的接続信頼性が低下するという問題が生じる。本発明の一観点によれば、第1主面と第2主面との間を貫通する貫通孔を有する半導体基板と、前記第1主面を覆うように形成され、前記貫通孔と対向する位置に開口部が形成された絶縁層と、絶縁膜によって覆われた前記貫通孔及び前記開口部に形成された貫通電極と、前記絶縁層から露出される前記貫通電極を覆うように該貫通電極と一体に形成され、前記貫通電極の平面形状よりも大きく形成された接続端子と、を有する。本発明の一観点によれば、電気的接続信頼性を向上させることができるという効果を奏する。以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の樹脂層のハッチングを省略している。第1実施形態以下、第1実施形態を図1~図6に従って説明する。半導体チップの構造図1aに示すように、半導体チップ半導体装置1は、半導体基板10と、絶縁層11と、絶縁膜12と、貫通電極13と、接続端子14と、金属層15と、配線パターン20と、ビア21と、絶縁層22と、電極パッド23Pと、保護膜24と、接続端子25とを有している。この半導体チップ1は、例えばCPUやMPU等のロジックデバイス用の半導体チップである。半導体基板10には、所要の箇所に、当該半導体基板10の第1主面10A図1aでは、上面と第2主面10B図1aでは、下面との間を貫通する貫通孔10Xが形成されている。この半導体基板10は、第2主面10B側に半導体集積回路図示略が形成されている。この半導体集積回路は、図示は省略するが、半導体基板10に形成された拡散層、半導体基板10上に積層された絶縁層、及び積層された絶縁層に設けられたビア及び配線等を有している。半導体基板10の材料としては、例えばシリコンSi等を用いることができる。半導体基板10の厚さは、例えば30~200μm程度とすることができる。半導体基板10は、例えば薄板化されたシリコンウェハが個片化されたものである。絶縁層11は、半導体基板10の第1主面10Aを覆うように形成されている。絶縁層11には、上記貫通孔10Xと対向する位置に開口部11Xが形成されている。この開口部11Xは、貫通孔10Xと連通しており、その開口径が貫通孔10Xの開口径と略同一となるように形成されている。なお、絶縁層11の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層11の厚さは、例えば10~40μm程度とすることができる。絶縁膜12は、半導体基板10の第2主面10B、貫通孔10Xの内壁面及び開口部11Xの内壁面を覆うように形成されている。この絶縁膜12としては、例えばシリコン酸化膜や窒化シリコン膜を用いることができる。絶縁膜12の厚さは、例えば0.5~1.0μm程度とすることができる。貫通電極13は、絶縁膜12で覆われた貫通孔10X及び開口部11X内を充填している。この貫通電極13は、その下面下端面が半導体基板10の第2主面10B側で絶縁膜12と略面一となるように形成されている。貫通電極13の下面は、配線パターン20と電気的に接続されている。貫通電極13は、その平面形状が例えば円形であり、その直径が例えば10~40μm程度である。貫通電極13のピッチは、例えば30~100μm程度とすることができる。貫通電極13の上面には、接続端子14が形成されている。具体的には、接続端子14は、絶縁層11から露出される貫通電極13を覆うように該貫通電極13と一体的に形成されている。この接続端子14は、その平面形状が貫通電極13の平面形状よりも大きくなるように形成されている。具体的には、接続端子14は、その平面形状が例えば貫通電極13と同様に円形であり、その直径が例えば20~50μm程度である。図1bに示すように、この接続端子14は、絶縁層11の半導体基板10と接する面とは反対側の面11A図1bでは、上面の一部を覆うように形成されている。また、接続端子14は、貫通電極13上に山なりに形成されている。すなわち、接続端子14は、貫通電極13の外側から貫通電極13の中心に向かうに連れて上方に盛り上がるように形成されている。この接続端子14の厚さは、例えば5~8μm程度とすることができる。なお、貫通電極13及び接続端子14の材料としては、例えば銅や銅合金を用いることができる。接続端子14の表面14Aは粗化面である。具体的には、接続端子14は、その表面14Aの粗度が貫通電極13の下面の粗度よりも大きくなるように形成されている。なお、この接続端子14は、当該半導体チップ1に他の半導体チップが積層される際に、該他の半導体チップと電気的に接続されるパッドとして機能する。接続端子14の表面14Aには、金属層15が形成されている。金属層15としては、錫Sn層、銀Ag層、金Au層、ニッケルNi/Au層Ni層とAu層をこの順番で積層した金属層、パラジウムPd/Au層Pd層とAu層をこの順番で積層した金属層やNi/Pd/Au層Ni層とPd層とAu層をこの順番で積層した金属層を用いることができる。また、金属層15としては、プレソルダを用いることができる。プレソルダの材料としては、例えばSn-3.5Ag、Sn-2.5Ag、Sn-3.0Ag-0.5Cu、Sn-Cu等の鉛フリーはんだを用いることができる。なお、接続端子14がNi/Au層である場合には、例えばNi層の厚さを0.1~3.0μm程度とすることができ、Au層の厚さを0.001~1.0μm程度とすることができる。図1aに示すように、配線パターン20は、半導体基板10の第2主面10Bを覆う絶縁膜12の下面に形成されている。配線パターン20は、その第1端部が貫通電極13の下面に接続されるとともに、第2端部がビア21を介して電極パッド23Pに接続されている。すなわち、配線パターン20及びビア21は、貫通電極13と電極パッド23Pとを電気的に接続している。配線パターン20及びビア21の材料としては、例えば銅や銅合金を用いることができる。絶縁層22は、配線パターン20を覆うように形成されている。絶縁層22には、所要の箇所に、配線パターン20の一部を露出する開口部22Xが形成されている。なお、この開口部22X内に上記ビア21が形成されている。絶縁層22の材料としては、例えば誘電率の低い低誘電体材料いわゆるLow-k材を用いることができる。低誘電体材料の一例としては、例えばSiOCcarbondopedsiliconoxideを挙げることができる。低誘電体材料の他の例としては、例えばSiOFfluorinedopedsiliconoxideや有機ポリマー系の材料等を挙げることができる。絶縁層22の誘電率は、例えば3.0~3.5程度とすることができる。絶縁層22の厚さは、例えば0.5~2μm程度とすることができる。上記ビア21の下面には、配線層23が形成されている。配線層23は、その平面形状がビア21の平面形状よりも大きくなるように形成されている。配線層23の材料としては、例えばアルミニウムAlを用いることができる。また、配線層23の材料としては、例えばCuとAlの合金や、CuとAlとSiの合金を用いることもできる。保護膜24は、絶縁層22の下面に、該絶縁層22の下面及び配線層23の一部を覆うように形成されている。この保護膜24には、配線層23の一部を上記電極パッド23Pとして露出させるための複数の開口部24Xが形成されている。保護膜24は、半導体基板10の第2主面10B側に形成されている半導体集積回路図示略を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜24としては、例えば窒化シリコン膜、PSG膜等を用いることができる。また、保護膜24として、窒化シリコン膜やPSG膜等からなる層に、更にポリイミド等からなる層を積層したものを用いてもよい。接続端子25は、電極パッド23P上に形成されている。接続端子25は、配線パターン20等を介して貫通電極13と電気的に接続されるとともに、上記半導体集積回路図示略と電気的に接続されている。接続端子25は、電極パッド23Pの下面から下方に延びる柱状に形成された接続用バンプである。接続端子25の高さは、例えば30~35μm程度とすることができる。接続端子25の直径は、例えば20~30μm程度とすることができる。接続端子25の材料としては、例えば銅や銅合金を用いることができる。接続端子25の下面には、金属層26が形成されている。この金属層26としては、例えば鉛フリーはんだSn-Ag系等のはんだめっきを用いることができる。また、金属層26としては、Au層や、Ni/Au層、Pd/Au層やNi/Pd/Au層を用いることができる。作用貫通電極13の上面に、その貫通電極13よりも平面形状の大きい接続端子14を形成するようにした。これにより、絶縁層11から露出される貫通電極13の上面がパッドになる場合と比べて、パッド接続端子14の表面積を増大させることができる。したがって、当該半導体チップ1上に他の半導体チップが積層される際に、他の半導体チップの接続端子とパッド接続端子14との接触面積が大きくなるため、それらの接続強度を増大させることができる。半導体チップの製造方法次に、上記半導体チップ1の製造方法について図2~図6に従って説明する。以下の説明では、説明の簡略化のために1つのチップを拡大して説明するが、実際にはウェハレベルで製造が行われるため、1枚のウェハに多数の半導体チップ1を一括して作製した後、個々のチップに個片化される。なお、ここでは、半導体集積回路は周知の方法により製造することができるため、その製造方法についての説明は省略する。図2aに示す工程では、先に説明した半導体基板10の母材となる基板30を準備する。基板30としては、半導体基板10よりも厚さの厚い例えば、725~775μm程度ものを用いる。基板30としては、例えばシリコン基板を用いることができる。次に、図2bに示す工程では、上記半導体基板10の第2主面10Bに相当する基板30の第2主面30B側に形成されたマスク図示略を用い、マスクの開口部を通して基板30を反応性イオンエッチングDRIE:DeepReactiveIonEtch等の異方性エッチングによりエッチングする。これにより、基板30に溝部30Xが形成される。この溝部30Xは、後述する図4bに示す工程において、基板30が薄化されることにより、貫通孔10Xとなるものである。したがって、溝部30Xは、その深さが貫通孔10Xの深さよりも深くなるように形成される。なお、図2bに示す工程で形成された複数の溝部30Xは、深さばらつきが存在する場合がある。また、図2bに示す工程では、溝部30Xを形成後、アッシング等により上記マスクを除去し、基板30の第2主面30B及び溝部30Xの内壁面を覆うように、絶縁膜12を形成する。この絶縁膜12は、基板30がシリコン基板である場合には、基板30を熱酸化することにより形成することができる。また、絶縁膜12は、例えばCVD法などによっても形成することができる。続いて、図2cに示す工程では、絶縁膜12で覆われた溝部30X内に導電層13Aを形成する。例えばスパッタ法などにより形成したシード層を給電層に利用する電解めっき電解銅めっきなどにより、溝部30X内に導電層13Aを形成することができる。また、導電層13Aは、導電ペースト、溶融金属や金属ワイヤ等を溝部30Xに埋め込むことにより形成することもできる。次に、図2dに示す工程では、周知の方法で、図2cに示した構造体の上面側に、配線パターン20、絶縁層22、ビア21、配線層23を積層形成する。次いで、絶縁層22及び配線層23上に、配線層23の一部に画定される電極パッド23Pの部分のみを露出させる開口部24Xを有する保護膜24を形成する。この保護膜24は、例えばCVD法によって絶縁層22及び配線層23を覆う保護膜24を形成し、その保護膜24上に開口部24Xを形成する部位を露出させたレジスト層を形成した後、そのレジスト層をマスクとして上記保護膜24の露出部位をドライエッチング等によって除去することにより形成することができる。次いで、図3aに示す工程では、電極パッド23P上に、柱状の接続端子25と金属層26とを順に形成する。例えばスパッタ法などにより保護膜24の上面、開口部24Xの内壁面、及び電極パッド23Pの上面を覆うようにシード層を形成し、接続端子25の形成領域に対応する部分のシード層を露出させたレジスト層を形成する。続いて、レジスト層から露出されたシード層上に、そのシード層を給電層に利用する電解めっき法を施すことにより、電極パッド23P上に柱状の接続端子25を形成する。次いで、例えば金属層26が鉛フリーはんだ例えば、Sn-Ag系のはんだめっきである場合には、上記シード層をめっき給電層に利用する電解はんだめっき法により、接続端子25上に金属層26はんだ層を被着する。その後、不要なシード層及びレジスト層を除去する。次に、図3bに示す工程では、金属層26上にフラックスを塗布し、例えば230~260°C程度の温度でリフロー処理することにより、金属層26を溶融してその金属層26と接続端子25を電気的に接続する。次に、図3cに示す工程では、図3bに示す構造体を上下反転させたときの下面側、つまり接続端子25及び金属層26が形成されている面側に支持体40を接着剤41により貼り付ける。この支持体40の材料としては、例えばシリコンやガラス等を用いることができる。続いて、図4aに示す工程では、例えば裏面研磨装置を用いて、基板30の第1主面30Aを研磨して、基板30を薄型化する。具体的には、本工程では、絶縁膜12及び導電層13Aが露出されないように、基板30を第1主面30A側から薄型化する。次いで、図4bに示す工程では、基板30を更に薄型化して、絶縁膜12を露出させる。具体的には、基板30シリコン基板の一部を絶縁膜12に対して選択的に除去する。この基板30の薄型化により、基板30に貫通孔10Xが形成され、その基板30が半導体基板10図1参照に相当する基板10Cになる。上記基板30の薄型化は、例えば硝酸HNO3やフッ化水素HFを含む溶液をエッチング液に用いたウェットエッチングやプラズマエッチングドライエッチングなどによって行うことができる。このとき、絶縁膜12がエッチングされないため、その絶縁膜12によって覆われている導電層13Aの一部も基板10Cから露出される。次に、図4cに示す工程では、基板10Cの第1主面10A上に、上記基板10Cから露出した絶縁膜12及び導電層13Aを覆うように、絶縁層11を形成する。この絶縁層11の材料としては、例えば粘着性を有するシート状の絶縁性樹脂例えば、NCFNonConductiveFilm、ペースト状の絶縁性樹脂例えば、NCPNonConductivePaste、ビルドアップ樹脂フィラー入りのエポキシ樹脂、液晶ポリマーliquidcrystalpolymer等を用いることができる。また、絶縁層11の材料としては、粘着性を有するシート状の異方性導電樹脂例えば、ACFAnisotropicConductiveFilmやペースト状の異方性導電樹脂例えば、ACPAnisotropicConductivePaste等を用いることもできる。ここで、ACP及びACFは、エポキシ系樹脂又はシアネートエステル系樹脂をベースとする絶縁性樹脂にNi/Auに被膜された小径球状の樹脂が分散されたものであり、鉛直方向に対しては導電性を有し、水平方向には絶縁性を有する樹脂である。絶縁層11の形成方法の一例としては、基板10Cの第1主面10A、絶縁膜12及び導電層13Aを覆うようにエポキシ系樹脂等の樹脂フィルムを真空ラミネートした後に、樹脂フィルムをプレス押圧し、その後、例えば150~190°C程度の温度で熱処理して硬化させることにより絶縁層11を形成することができる。また、基板10Cの第1主面10A、絶縁膜12及び導電層13Aを覆うようにエポキシ系樹脂等の液状の樹脂を塗布した後に、例えば150~190°C程度の温度で熱処理して硬化させることによっても絶縁層11を形成することができる。次いで、図5aに示す工程では、導電層13Aの上面13B第1端面が絶縁層11の上面11A第1の面と面一になるように、絶縁層11、絶縁膜12及び導電層13Aを平坦化する。すると、導電層13Aの上面13Bが基板10Cから露出されるとともに、絶縁層11に開口部11Xが形成される。上記平坦化の方法としては、例えば研削や研磨を挙げることができる。本実施形態では、タングステンカーバイトやダイヤモンドのような研削用の刃工具を利用して研削を行うバイト研削によって、上記平坦化が行われる。次に、図5bに示す工程では、絶縁層11の上面11A及び導電層13Aの上面にブラスト処理を施す。ここで、ブラスト処理とは、研磨剤砥粒を被処理物に高圧で吹き付け、被処理物を加工する処理である。このブラスト処理は、加工する材料の展性によって加工レートが異なる。具体的には、ブラスト処理では、相対的に脆性の大きい材料例えば、硬化した樹脂は加工レートが大きく、相対的に脆性の小さい材料例えば、金属は加工レートが小さくなる。本工程では、このような材料による加工レートの違いを利用して、導電層13Aの上面を変形させて該導電層13Aよりも平面形状の大きい接続端子14を形成する。詳述すると、本工程では、絶縁層11の上面及び導電層13Aの上面に砥粒42を高圧で吹き付ける。すると、相対的に脆性の大きい絶縁層11が削られて該絶縁層11の薄化が進む一方で、相対的に脆性の小さい導電層13Aは絶縁層11よりも削られにくく、砥粒42の衝突によってその表面が広がる変形する。これにより、導電層13Aの上面が絶縁層11から露出されるとともに、その露出された導電層13Aの平面形状が、絶縁膜12によって側壁の覆われた導電層13Aの平面形状よりも大きく形成される。換言すると、基板10C及び絶縁層11を貫通する貫通電極13が形成されるとともに、その貫通電極13上に該貫通電極13よりも平面形状の大きい接続端子14が形成される。このとき、絶縁層11から露出された導電層13Aの上面、つまり接続端子14の表面14Aが山なりに形成される。但し、接続端子14の表面14Aは、実際にはきれいな山なり状に形成されるとは限らず、図1cに示すように略釣鐘状に形成される場合もある。すなわち、接続端子14は、貫通電極13の外周側及び貫通電極13の外側ではなだらかに盛り上がり、貫通電極13の中心付近では上記外周側よりも急峻に盛り上がるように形成される場合もある。また、ブラスト処理により形成された接続端子14の表面14Aは粗面化され、図1b、cに示すような微少な凹凸が形成される。このため、接続端子14の表面14Aの粗度は、ブラスト処理の施されていない貫通電極13の下面の粗度よりも大きくなる。なお、ブラスト処理としては、例えばウェットブラスト処理、ドライブラスト処理やサンドブラスト処理を用いることができる。本実施形態では、高い加工精度が得られる点や作業効率に優れている点などから、ウェットブラスト処理を用いる。このウェットブラスト処理は、アルミナ砥粒や球状シリカ砥粒等の研磨剤を水等の溶媒に分散させて被処理物の表面に衝突させる処理である。ここで、アルミナ砥粒や球状シリカ砥粒等の研磨剤の粒径は例えば5~20μm程度とすることができ、研磨剤の平均粒径は例えば14μm程度とすることができる。水等の溶媒に分散させた研磨剤の濃度は、例えば14vol程度とすることができる。また、溶媒に分散させた研磨剤を被処理物の表面に噴射する際の噴射圧力は、例えば0.25MPa程度とすることができる。例えば直径20μmの貫通電極13及び厚さ35μmの絶縁層11に対して、絶縁層11を10μmだけ削るようにウェットブラスト処理を施すと、直径30μm程度の接続端子14を形成することができる。なお、このときの接続端子14の厚さは5~8μm程度となる。次に、図5cに示す工程では、接続端子14の表面14Aに金属層15を形成する。例えば金属層15がNi/Au層である場合には、無電解めっき法により、接続端子14の表面14AにNi層とAu層を順に積層する。また、例えば金属層15がプレソルダである場合には、接続端子14の表面14A上に、はんだペーストを塗布、又は、はんだボールを搭載した後、リフロー処理を行うことにより金属層15を形成する。なお、金属層15がプレソルダである場合には、例えば超微細例えば、直径10μm以下な球状のはんだ粉を接続端子14の表面14A上に付着させ、そのはんだ粉を溶融させることにより金属層15を形成することもできる。以上の製造工程により、支持体40の上方に半導体チップ1に相当する構造体が形成される。次に、図6aに示す工程では、半導体チップ1に相当する構造体の上記接続端子14が形成された面側を、ダイシング用フレームに支持されたダイシング用テープ43に接着する。続いて、図6bに示す工程では、図6aに示した接着剤41及び支持体40を除去する。その後、ダイサーのブレードにより、各チップの領域を画定する線に沿ってウェハ基板10Cを切断して、個片化された半導体チップ1を得る。このような個片化によって、上記基板10Cが半導体基板10になる。そして、ダイシング後にダイシング用テープ43上に保持された半導体チップ1をピックアップすると、図6cに示すように、本実施形態の半導体チップ1を得ることができる。効果以上説明した本実施形態によれば、以下の効果を奏することができる。1貫通電極13の上面に、その貫通電極13よりも平面形状が大きい接続端子14を形成するようにした。これにより、絶縁層11から露出される貫通電極13の上面がパッドになる場合と比べて、パッド接続端子14の表面積を増大させることができる。したがって、当該半導体チップ1上に他の半導体チップが積層される際に、他の半導体チップの接続端子とパッド接続端子14との接触面積が大きくなるため、それらの接続強度を増大させることができる。この結果、上記他の半導体チップとの電気的接続信頼性を向上させることができる。2絶縁層11及び導電層13Aの上面に対してブラスト処理を施すことで接続端子14を形成するようにした。これにより、レジスト層のパターニングやめっき処理等を行わずに、貫通電極13上に該貫通電極13よりも平面形状の大きい接続端子14を形成することができる。このため、製造工程を簡略化することができるとともに、製造コストを低減することができる。3接続端子14を被覆するように金属層15を形成するようにした。これにより、例えば半導体チップ1に他の半導体チップがフリップチップ接合される際に、金属層15が形成されていない場合に発生され得る、はんだ濡れ不足という問題の発生を抑制することができる。したがって、上記はんだ濡れ不足に起因して接続信頼性が低下するといった問題の発生も抑制することができる。4接続端子14の表面14Aを粗化面とし、その表面14A上に金属層15を形成するようにした。これにより、接続端子14の表面14Aが平滑面である場合に比べて、接続端子14と金属層15との接触面積が増大するため、接続端子14と金属層15との密着性を向上させることができる。したがって、接続端子14と金属層15との接続信頼性を向上させることができる。5絶縁層11、絶縁膜12及び導電層13Aを薄化する際に、絶縁層11、絶縁膜12及び導電層13Aをバイト研削するようにした。このバイト研削によれば、材質に関係なく、絶縁層11、絶縁膜12及び導電層13Aを均等に除去することができるため、導電層13Aの上面と絶縁層11の上面とを略面一に形成することができ、平滑な面を得ることができる。また、このバイト研削は、最も深さの浅い溝部30X内に形成された導電層13Aの上面が露出されるまで研削が実施されるため、溝部30Xの深さばらつきを解消することができる。さらに、このようにばらつきが解消された導電層13Aに対してブラスト処理が施されるため、そのブラスト処理によって形成される接続端子14の高さにばらつきが生じることを抑制することができる。したがって、接続端子14の高さばらつきに起因して他の半導体チップとの電気的接続信頼性が低下するといった問題の発生も抑制することができる。また、上記バイト研削では化学機械研磨ChemicalMechanicalPoloshing:CMPのようにスラリー等の薬品を使用しないため、廃液コストの削減、ひいては製造コストの削減を実現することができる。第2実施形態以下、第2実施形態を図7~図10に従って説明する。本実施形態では、上記半導体チップ1が搭載される半導体パッケージ2について例示する。先の図1~図6に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。半導体パッケージの構造図7に示すように、半導体パッケージ2は、上述した半導体チップ1と、その半導体チップ1が搭載された配線基板3と、半導体チップ1上に積層された半導体チップ4と、配線基板3上に積層された半導体チップ1,4を封止する封止樹脂5とを有している。この半導体パッケージ2は、配線基板3上に複数の半導体チップ1,4が三次元的に積層された所謂チップ積層型パッケージである。積層される半導体チップ1としては、例えばCPUやMPU等のロジックデバイス用の半導体チップを用いることができる。また、半導体チップ4としては、例えばDRAMやSDRAM等のメモリデバイス用の半導体チップを用いることができる。封止樹脂5は、積層された半導体チップ1及び半導体チップ4を封止するように配線基板3上に設けられている。なお、この封止樹脂5の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。封止樹脂5を充填する方法としては、トランスファーモールド、コンプレッションモールド、インジェクションモールドやポッティング等の方法を用いて実施することができる。あるいは、印刷法によりペースト状の樹脂を塗布する方法でも封止樹脂5を形成することが可能である。配線基板の構造次に、配線基板3の構造について説明する。配線基板3は、基板本体50と、最上層の配線パターン51と、ソルダレジスト層53と、はんだボール54とを有している。この配線基板3は、半導体チップ1,4とマザーボード等の実装基板図示略とを接続する際のインターポーザとして機能する。基板本体50としては、配線パターン51とはんだボール54が基板内部を通じて相互に電気的に接続された構造を有していれば十分である。このため、基板本体50の内部には配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、基板本体50の内部に配線層が形成される場合には、複数の配線層が層間絶縁層を介して積層され、各配線層と各絶縁層に形成されたビアとによって上記配線パターン51及びはんだボール54が電気的に接続されている。基板本体50としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。配線パターン51は、半導体チップ1及び半導体チップ4が実装される実装面側図7では、上面側に設けられている。この配線パターン51は電極パッド51Pを有している。配線パターン51の材料としては、例えば銅や銅合金を用いることができる。電極パッド51P上には、その電極パッド51Pと半導体チップ1の接続端子25とを電気的に接続するはんだバンプ52が形成されている。ソルダレジスト層53は、配線パターン51の一部を覆うように基板本体50の上面側に設けられている。このソルダレジスト層53には、配線パターン51の一部を上記電極パッド51Pとして露出させるための複数の開口部53Xが形成されている。なお、ソルダレジスト層53の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。はんだボール54は、基板本体50の下面に形成されている。はんだボール54の材料としては、例えばPbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金を用いることができる。このはんだボール54は、例えばマザーボード等の実装基板と接続される外部接続端子として機能する。このような構造を有する配線基板3と半導体チップ1との間には、絶縁層55が形成されている。この絶縁層55は、配線基板3の電極パッド51Pと半導体チップ1の接続端子25との接続部分の接続強度を向上させると共に、配線パターン51の腐食やエレクトロマイグレーションの発生を抑制し、配線パターン51の信頼性の低下を防ぐ役割を果たす。すなわち、絶縁層55は、アンダーフィル材と同様の役割を果たす。なお、絶縁層55の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。この絶縁層55の厚さは、例えば10~100μm程度とすることができる。上側の半導体チップの構造次に、半導体チップ4の構造について図7に従って説明する。半導体チップ4は、半導体基板60と、保護膜61と、電極パッド62Pと、接続端子63と、絶縁層64を有している。この半導体チップ4は、半導体チップ1にフリップチップ接合されている。半導体基板60は、第1主面60A図7では、下面側に半導体集積回路図示略が形成されている。この半導体集積回路は、図示は省略するが、半導体基板60に形成された拡散層、半導体基板60上に積層された絶縁層、及び積層された絶縁層に設けられたビア及び配線等を有している。半導体基板60の材料としては、例えばシリコン等を用いることができる。半導体基板60の厚さは、例えば30~200μm程度とすることができる。半導体基板60は、例えば薄板化されたシリコンウェハが個片化されたものである。保護膜61は、半導体基板60の第1主面60A側を覆うように形成されている。この保護膜61には、電極パッド62Pを露出するための複数の開口部61Xが形成されている。保護膜61は、半導体基板60の第1主面60A側に形成されている半導体集積回路図示略を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜61としては、例えば窒化シリコン膜、PSG膜等を用いることができる。また、保護膜61として、窒化シリコン膜やPSG膜等からなる層に、更にポリイミド等からなる層を積層したものを用いてもよい。電極パッド62Pは、上記半導体集積回路図示略と電気的に接続されている。各電極パッド62Pは、半導体チップ1の接続端子14と対応する位置に形成されている。そして、図7に示すように半導体チップ1に半導体チップ4が積層された状態において、各電極パッド62Pは、接続端子63を介して上記接続端子14金属層15と電気的に接続されている。この電極パッド62Pは、保護膜61に形成された開口部61Xから露出されることで形成されている。なお、電極パッド62Pの材料としては、例えばAl、CuとAlの合金や、CuとAlとSiの合金を用いることができる。接続端子63は、電極パッド62P上に形成されている。接続端子63は、電極パッド62Pを介して上記半導体集積回路図示略と電気的に接続されている。また、接続端子63は、図7に示すように半導体チップ1に当該半導体チップ4が積層された状態において、金属層15及び接続端子14を介して貫通電極13に電気的に接続されている。このように、半導体チップ1及び半導体チップ4は、半導体チップ1に形成された貫通電極13を介して電気的に接続されている。上記接続端子63としては、例えばAlジンケート法や無電解めっき法により形成されたNi/Au/Sn層、Ni/Pd/Au/Sn層、Ni/Au層やNi/Pd/Au層を用いることができる。また、接続端子63としては、半導体チップ1の接続端子25及び金属層26と同様に、柱状の接続用バンプにはんだ層を形成したものを用いることもできる。この場合の接続用バンプの材料としては例えばCu層を用いることができ、はんだ層の材料としては例えばSn-Ag系の鉛フリーはんだを用いることができる。絶縁層64は、半導体チップ1に半導体チップ4が積層された状態において、半導体チップ4の接続端子63、半導体チップ1の金属層15、接続端子14及び貫通電極13を覆うように保護膜61の下面に形成されている。この絶縁層64は、アンダーフィル材と同様の役割を果たす。絶縁層64の材料としては、半導体チップ1の最上層に形成された絶縁層11、つまり半導体チップ1に半導体チップ4が積層された状態において、絶縁層64と接する絶縁層11と同一組成の絶縁性樹脂が用いられる。すなわち、絶縁層64の材料としては、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層64の厚さは、例えば5~15μm程度とすることができる。半導体パッケージの製造方法次に、上記半導体パッケージ2の製造方法を説明する。まず、図8aに示す工程では、半導体チップ1及び配線基板3を準備する。半導体チップ1は、先の図2~図6で説明した製造工程により製造することができる。また、配線基板3は、公知の製造方法により製造することが可能であるため、図示を省略して詳細な説明を割愛するが、例えば以下のような方法で製造される。すなわち、基板本体50の上面に配線パターン51を形成し、その配線パターン51の一部を電極パッド51Pとして露出させるための開口部53Xを有するソルダレジスト層53を形成する。次に、電極パッド51P上に接続端子52Aを形成する。ここで、接続端子52Aとしては、例えばプレソルダや金属層表面処理層を用いることができる。なお、プレソルダの材料としては、例えば共晶はんだや鉛フリーはんだSn-Ag系、Sn-Cu系、Sn-Ag-Cu系などを用いることができる。また、表面処理層の材料としては、例えばSn層、Au層、Ni/Au層、Ni/Pd/Au層、Pd/Au層を用いることができる。なお、接続端子52Aがプレソルダの場合には、電極パッド51P上に、はんだペーストを塗布、又は、はんだボールを搭載した後、リフロー処理を行うことにより形成することができる。また、例えば接続端子52AがSn層である場合には、無電解めっき法により形成することができる。以上の工程により、配線基板3を製造することができる。その後、配線基板3の上面側に、接続端子52Aを覆うようにB-ステージ状態半硬化状態の絶縁層55Aを形成する。絶縁層55Aの厚さは、例えば半導体チップ1の接続端子25の高さに応じて設定される。具体的には、絶縁層55Aの厚さは、配線基板3に半導体チップ1を積層した際に、接続端子25の全面を被覆することが可能な厚みに設定される。絶縁層55Aの材料としては、例えば粘着性を有するシート状の絶縁性樹脂例えば、NCF、ペースト状の絶縁性樹脂例えば、NCP、ビルドアップ樹脂フィラー入りのエポキシ樹脂、液晶ポリマー等を用いることができる。また、絶縁層55Aの材料としては、粘着性を有するシート状の異方性導電樹脂例えば、ACFやペースト状の異方性導電樹脂例えば、ACP等を用いることができる。絶縁層55Aの材料としてシート状の絶縁樹脂を用いた場合には、配線基板3の上面にシート状の絶縁性樹脂をラミネートする。但し、この工程では、シート状の絶縁樹脂の熱硬化は行わず、B-ステージ状態にしておく。なお、絶縁層55Aを真空雰囲気中でラミネートすることにより、絶縁層55A中へのボイドの巻き込みを抑制することができる。一方、絶縁層55Aの材料として液状又はペースト状の絶縁性樹脂を用いた場合には、配線基板3の上面に液状又はペースト状の絶縁性樹脂を例えば印刷法やスピンコート法により塗布する。その後、塗布した液状又はペースト状の絶縁性樹脂をプリベークしてB-ステージ状態にする。次いで、図8aに示す工程では、上面に絶縁層55Aが形成された配線基板3の上方に、上記半導体チップ1を配置する。具体的には、配線基板3の電極パッド51P側の面と、半導体チップ1の電極パッド23P側の面とを対向させて、接続端子52Aと接続端子25及び金属層26とが対向するように位置決めされる。なお、本実施形態の半導体チップ1では、接続端子25上にはんだ層である金属層26が被着されている。続いて、接続端子52Aの形成された電極パッド51P上に、半導体チップ1の接続端子25をフリップチップ接合する。具体的には、半導体チップ1の保護膜24の下面が配線基板3の上面に形成された絶縁層55Aに接着されるとともに、半導体チップ1の接続端子25及び金属層26がB-ステージ状態の絶縁層55Aを突き破って接続端子52Aと電気的に接続される。金属層26と接続端子52Aとの接続は、例えば金属層26はんだ層及び接続端子52Aを230°C~260°C程度に加熱し、はんだを溶融凝固させることにより行われる。このとき、金属層26と接続端子52Aがはんだから構成されているため、金属層26及び接続端子52Aが溶融し合金となり、図8bに示すように、一つのはんだバンプ52が形成される。そして、そのはんだバンプ52を介して接続端子25と電極パッド51Pとが電気的に接続される。なお、B-ステージ状態の絶縁層55Aは、上記積層時における加熱処理又は積層後に実施される加熱処理により、硬化温度以上に所定時間加熱されて熱硬化される。これにより、電極パッド51P、はんだバンプ52及び接続端子25が熱硬化後の絶縁層55によって被覆される。次に、半導体チップ1上に積層される半導体チップ4を準備する。以下に、半導体チップ4の製造方法を図9に従って説明する。以下の説明では、説明の簡略化のために1つのチップを拡大して説明するが、実際にはウェハレベルで製造が行われるため、1枚のウェハに多数の半導体チップ4を一括して作製した後、個々のチップに個片化される。なお、ここでは、個片化の工程についての説明は省略する。図9aに示す工程では、周知の方法で、半導体集積回路図示略が作り込まれた半導体基板60を準備する。例えば半導体基板60に対し所要のデバイスプロセスを行った後、半導体基板60の半導体集積回路図示略が形成される側の第1主面60A図9aでは上面に所要のパターンで配線層を形成し、その配線層を覆う保護膜61を形成する。その後、上記配線層の一部分によって画定される電極パッド62Pに対応する部分の保護膜61を除去する。これにより、保護膜61に開口部61Xが形成されるとともに、その開口部61Xから上記配線層が露出されることで電極パッド62Pが形成される。なお、開口部61Xの形成は、例えばYAGレーザやエキシマレーザ等のレーザ加工によって行うことができる。次に、図9bに示す工程では、電極パッド62P上に接続端子63を形成する。例えば接続端子63がNi/Au/Sn層である場合には、まず、電極パッド62P上に無電解めっきが施されるように電極パッド62Pのアルミ表面に対してジンケート処理が行われる。続いて、無電解めっき法により、電極パッド62P上にNi層とAu層とSn層を順に積層し、電極パッド62P上に接続端子63を形成する。また、例えば接続端子63が柱状の接続用バンプにはんだ層を形成したものである場合には、上記接続端子25及び金属層26と同様の製造方法により接続端子63を形成することができる図3a、b参照。次いで、図9cに示す工程では、保護膜61上に、接続端子63を覆うようにB-ステージ状態の絶縁層64Aを形成する。絶縁層64Aの材料としては、例えば粘着性を有するシート状の絶縁性樹脂例えば、NCF、ペースト状の絶縁性樹脂例えば、NCP、ビルドアップ樹脂フィラー入りのエポキシ樹脂、液晶ポリマーliquidcrystalpolymer等を用いることができる。また、絶縁層64Aの材料としては、粘着性を有するシート状の異方性導電樹脂例えば、ACFやペースト状の異方性導電樹脂例えば、ACP等を用いることができる。絶縁層64Aの材料としてシート状の絶縁性樹脂を用いた場合には、保護膜61の上面にシート状の絶縁樹脂をラミネートする。但し、この工程では、シート状の絶縁樹脂の熱硬化は行わず、B-ステージ状態にしておく。なお、絶縁層64Aを真空雰囲気中でラミネートすることにより、絶縁層64A中へのボイドの巻き込みを抑制することができる。一方、絶縁層64Aの材料として液状又はペースト状の絶縁性樹脂を用いた場合には、保護膜61の上面に液状又はペースト状の絶縁樹脂を例えば印刷法やスピンコート法により塗布する。その後、塗布した液状又はペースト状の絶縁性樹脂をプリベークしてB-ステージ状態にする。以上の製造工程により、本実施形態の半導体チップ4が製造される。次に、図10aに示す工程では、貫通電極13の上面を覆う接続端子14が形成された半導体チップ1の上方に、上記製造された半導体チップ4を配置する。具体的には、半導体チップ1の接続端子14側の面と、半導体チップ4の電極パッド62P側の面とを対向させて、半導体チップ1の接続端子14と電極パッド62P上に形成された接続端子63とが対向するように位置決めされる。このとき、接続端子14及び金属層15の平面形状が貫通電極13の平面形状よりも大きく形成されているため、接続端子63と貫通電極13を直接接続する場合よりも位置合わせが容易である。続いて、図10bに示す工程では、接続端子14の形成された貫通電極13上に、半導体チップ4の接続端子63をフリップチップ接合する。具体的には、半導体チップ4の絶縁層64Aの下面が半導体チップ1の絶縁層11の上面に接着されるとともに、半導体チップ4の接続端子63がB-ステージ状態の絶縁層64Aを突き破って、半導体チップ1の金属層15に突き当てられる。これにより、金属層15を介して接続端子14,63が電気的に接続される。このとき、半導体チップ1の接続端子14及び金属層15の平面形状が貫通電極13の平面形状よりも大きくなっている。このため、半導体チップ4の接続端子63と金属層15との接触面積が、接続端子63と貫通電極13とが接触される場合のそれよりも大きくなる。したがって、金属層15と接続端子63との接続強度を向上させることができ、半導体チップ1,4間の電気的接続信頼性を向上させることができる。なお、上記金属層15及び接続端子63の電気的な接続は、金属層15と接続端子63の少なくとも一方にはんだが用いられている場合には、そのはんだを溶融凝固することにより行われる。また、絶縁層64AにACFやACPを用いる場合には、接続端子63と接続端子14金属層15との間に絶縁層64AACF又はACPを介在させて加圧する。これにより、絶縁層64Aのうち対向する金属層15と接続端子63間の部分が強く加圧されて厚さ方向に導電性を示すようになるため、それら金属層15と接続端子63間が電気的に接続される。このように金属層15を介して接続端子14,63が電気的に接続されると、半導体チップ4の電極パッド62Pが接続端子63,14等を介して貫通電極13に電気的に接続される。ひいては、半導体チップ4の電極パッド62Pが貫通電極13等を介して配線基板3の電極パッド51Pに電気的に接続される。また、B-ステージ状態の絶縁層64Aは、上記積層時における加熱処理又は積層後に実施される加熱処理により、硬化温度以上に所定時間加熱されて熱硬化される。これにより、熱硬化後の絶縁層64の下面と絶縁層11の上面とが接着されるとともに、貫通電極13、接続端子14,63、金属層15及び電極パッド62P等が熱硬化された絶縁層64によって被覆される。このとき、絶縁層64の材料は、その絶縁層64の下層に形成される絶縁層11の材料と同じであるため、絶縁層64の材料と絶縁層11の材料の物性熱膨張率等の違いにより生じる、絶縁層64と絶縁層11の界面の剥離等を抑制することができる。続いて、図7に示すように、配線基板3上に積層搭載された複数の半導体チップ1,4を封止する封止樹脂5を形成する。具体的には、封止樹脂5として熱硬化性を有する樹脂を用いた場合、図10bに示した構造体を金型内に収容し、金型内に圧力例えば、5~10MPaを印加し、流動化した樹脂を金型内に導入する。その後、樹脂を例えば180°C程度で加熱して硬化させることで、封止樹脂5を形成する。そして、配線基板3の下面にはんだボール54を形成することにより、本実施形態の半導体パッケージ2が製造される。効果以上説明した実施形態によれば、第1実施形態の1~5の効果に加えて以下の効果を奏する。6半導体チップ4の下面半導体チップ1と対向する面側に半硬化状態の絶縁層64Aを形成し、その半導体チップ4を半導体チップ1に積層した後に、絶縁層64を熱硬化するようにした。そして、このように形成された絶縁層64がアンダーフィル材と同様の役割を果たす。これにより、半導体チップ4を半導体チップ1に積層する際に、半硬化状態の絶縁層64Aが接続端子14,63、金属層15及び電極パッド62P等を覆うように変形されるため、アンダーフィル材を充填する際に問題となるボイドの発生を抑制することができる。さらに、アンダーフィル材を充填する工程も省略することができる。7また、上記絶縁層64の材料を、その絶縁層64の下層に形成される絶縁層11と同一組成の絶縁性樹脂とした。これにより、絶縁層64の材料と絶縁層11の材料の物性熱膨張率等の違いにより生じる、絶縁層64と絶縁層11の界面の剥離等を抑制することができる。他の実施形態なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。上記各実施形態では、絶縁層11、絶縁膜12及び導電層13Aを薄化する際に図5a参照、絶縁層11、絶縁膜12及び導電層13Aをバイト研削するようにした。これに限らず、例えばCMP装置を用いて絶縁層11、絶縁膜12及び導電層13Aを薄化するようにしてもよい。あるいは、図2bで形成された溝部30Xの深さばらつきが小さい場合には、図5aに示した工程、つまり絶縁層11、絶縁膜12及び導電層13Aを薄化する工程を省略するようにしてもよい。上記第2実施形態では、上下の半導体チップ1,4を積層する際に、半導体チップ4の下面側にB-ステージ状態の絶縁層64Aを形成し、その半導体チップ4を半導体チップ1に積層した後に、上記絶縁層64Aを熱硬化するようにした。そして、このように熱硬化された絶縁層64にアンダーフィル材と同様の役割を持たせるようにした。これに限らず、例えば半導体チップ4を半導体チップ1に積層した後に、それら半導体チップ1,4間にアンダーフィル材を充填するようにしてもよい。上記第2実施形態における配線基板3上に積層される半導体チップの種類や数は特に限定されない。例えば配線基板3上に積層される複数の半導体チップの全てを、メモリデバイス用の半導体チップとしてもよい。また、配線基板3上に3つ以上の半導体チップを積層するようにしてもよい。上記第2実施形態では、配線基板3をBGABallGridArray型の配線基板に具体化したが、例えばPGAPinGridArray型の配線基板やLGALandGridArray型の配線基板に具体化してもよい。"