第1の基板の表面に、けがき線を入れることにより第1の溝を形成する工程と、前記第1の基板の前記第1の溝が形成された表面上に、前記第1の溝上に形成される第2の溝を有する窒化物半導体層を形成する工程と、前記窒化物半導体層上に電極を形成する工程と、を含み、前記第1の溝を形成する工程において、前記第1の溝を窒化物半導体素子チップの1個の1辺の長さの1以上の整数倍のピッチで形成し、前記窒化物半導体層を形成する工程において、少なくとも、バッファ層と、n型窒化物半導体層と、発光層と、p型窒化物半導体層とをこの順に形成し、前記電極を形成する工程において、前記電極のパターンのピッチが前記第1の溝の間に収まるように前記電極を形成することを特徴とする窒化物半導体素子の製造方法。前記第1の溝を形成する工程において、前記第1の基板の表面に、鋭利なものを接触させることにより、前記けがき線を入れることを特徴とする請求項1に記載の窒化物半導体素子の製造方法。前記第1の溝を形成する工程において、前記第1の基板の表面に、レーザ光を照射することにより、前記けがき線を入れることを特徴とする請求項1に記載の窒化物半導体素子の製造方法。前記第1の溝の幅が1μm以上350μm以下であることを特徴とする請求項1から請求項3のいずれかに記載の窒化物半導体素子の製造方法。前記第1の基板として、サファイア基板、Si基板またはSiC基板を用いることを特徴とする請求項1から請求項4のいずれかに記載の窒化物半導体素子の製造方法。前記発光層は、前記第1の基板の主面に平行な面内で繋がって形成されることを特徴とする請求項1に記載の窒化物半導体素子の製造方法。前記窒化物半導体層と第2の基板とを結合する工程と、前記窒化物半導体層と前記第1の基板とを分離する工程をさらに含む請求項1から請求項6のいずれかに記載の窒化物半導体素子の製造方法。前記窒化物半導体層と前記第1の基板とを分離する工程において、レーザ光を用いることを特徴とする請求項7に記載の窒化物半導体素子の製造方法。前記窒化物半導体層と前記第2の基板とを結合する工程は、室温以上の加熱雰囲気下および大気圧以上の加圧雰囲気下のうち少なくともいずれかの雰囲気下で行なうことを特徴とする請求項7または請求項8に記載の窒化物半導体素子の製造方法。前記窒化物半導体層と前記第2の基板とを結合する工程において、結合材料として共晶接合金属を用いることを特徴とする請求項7から請求項9のいずれかに記載の窒化物半導体素子の製造方法。前記窒化物半導体層に形成された前記第2の溝とチップ分割の際の分割位置とが一致するように、前記窒化物半導体層上に電極を形成する工程をさらに含む請求項7から請求項10のいずれかに記載の窒化物半導体素子の製造方法。前記第2の基板と前記窒化物半導体層とを含むウエハをチップに分割するチップ分割工程をさらに含み、前記チップ分割工程において、前記窒化物半導体層に形成された前記第2の溝と分割位置とが一致するように、前記ウエハを前記チップに分割することを特徴とする請求項7から請求項11のいずれかに記載の窒化物半導体素子の製造方法。前記第2の基板として、導電性基板を用いることを特徴とする請求項7から請求項12のいずれかに記載の窒化物半導体素子の製造方法。本発明は、歩留まりよく窒化物半導体素子を製造する方法を提供することを目的とする。本発明は、第1の基板の表面に、けがき線を入れることにより第1の溝を形成する工程と、第1の基板の第1の溝が形成された表面上に、第1の溝上に形成される第2の溝を有する窒化物半導体層を形成する工程と、窒化物半導体層上に電極を形成する工程と、を含み、第1の溝を形成する工程において、第1の溝を窒化物半導体素子チップの1個の1辺の長さの1以上の整数倍のピッチで形成し、窒化物半導体層を形成する工程において、少なくとも、バッファ層と、n型窒化物半導体層と、発光層と、p型窒化物半導体層とをこの順に形成し、電極を形成する工程において、電極のパターンのピッチが第1の溝の間に収まるように電極を形成することを特徴とする窒化物半導体素子の製造方法である。本発明にかかる窒化物半導体素子の製造方法においては、第1の溝を形成する工程において、第1の基板の表面に、鋭利なものを接触させることにより、けがき線を入れることができる。また、第1の溝を形成する工程において、第1の基板の表面に、レーザ光を照射することにより、けがき線を入れることができる。また、第1の溝の幅を1μm以上350μm以下とすることができる。また、第1の基板として、サファイア基板、Si基板またはSiC基板を用いることができる。また、発光層を第1の基板の主面に平行な面内で繋がって形成することができる。また、本発明にかかる窒化物半導体素子の製造方法においては、上記工程に加えて、窒化物半導体層と第2の基板とを結合する工程と、窒化物半導体層と第1の基板とを分離する工程をさらに含むことができる。ここで、窒化物半導体層と第1の基板とを分離する工程において、レーザ光を用いることができる。また、窒化物半導体層と第2の基板とを結合する工程を、室温以上の加熱雰囲気下および大気圧以上の加圧雰囲気下のうち少なくともいずれかの雰囲気下で行なうことができる。さらに、窒化物半導体層と第2の基板とを結合する工程において、結合材料として共晶接合金属を用いることができる。また、本発明にかかる窒化物半導体素子の製造方法においては、上記工程に加えて、窒化物半導体層に形成された第2の溝とチップ分割の際の分割位置とが一致するように、窒化物半導体層上に電極を形成する工程をさらに含むことができる。また、本発明にかかる窒化物半導体素子の製造方法においては、上記工程に加えて、第2の基板と窒化物半導体層とを含むウエハをチップに分割するチップ分割工程をさらに含み、チップ分割工程において、窒化物半導体層に形成された第2の溝と分割位置とが一致するように、ウエハをチップに分割することができる。また、第2の基板として、導電性基板をも用いることができる。本発明によれば、歩留まりよく窒化物半導体素子を製造する方法を提供することができる。本発明にかかる窒化物半導体素子の製造方法は、図1を参照して、第1の基板10の表面に、けがき線を入れることにより溝15を形成する工程と、図2bを参照して、溝15が形成された表面上に窒化物半導体層20を形成する工程とを含む。ここで、けがき線とは、窒化物半導体素子の製造のための目印として、材料たとえば、第1の基板および/または第2の基板などに溝状に形成される線をいう。第1の基板10の表面に溝15を形成して、その上に窒化物半導体層20を成長させると、溝15上には窒化物半導体層20はエピタキシャル成長することができず、窒化物半導体層20は、溝15上に溝25が形成するか図2b参照、溝15を境に第1の基板10と分離する図示せずため、第1の基板10と窒化物半導体層20との間の熱膨張係数の差による歪みが緩和され、ウエハの反りが低減することにより、その後の窒化物半導体層20と第2の基板との結合貼り合わせおよび電極の形成が容易になり、歩留まりが向上する。ここで、窒化物半導体層とは、たとえばInxAlyGa1xyN0≦x、0≦y、xy≦1などの窒化物半導体で形成されている層をいう。上記溝15を形成する工程において、第1の基板の表面に、鋭利なものを接触させることにより、または、レーザ光を照射することにより、けがき線を入れることが好ましい。これらの方法により、容易にけがき線を入れることができる。また、上記溝15は、作製しようとする窒化物半導体素子チップの1個の1辺の長さの1以上の整数倍のピッチで形成することが好ましい。溝15とチップ分割との位置を一致させることにより、効率のよいチップ分割が可能となる。さらに、上記溝15の幅は、1μm以上350μm以下とすることが好ましい。溝の幅が、1μm未満であると第1の基板10と窒化物半導体層20との間の歪みの緩和が少なくウエハの反りが低減されず、350μmを超えると1ウエハあたりのチップ取れ数が減り、コストアップとなる。また、溝15の深さは、0.5μm以上で100μm以下かつ第1の基板10の厚さの50以下とすることが好ましい。溝15の深さが0.5μm未満であると、窒化物半導体層20に溝25が形成されず、チップ分割の際の歩留まりを高くすることができない。溝15の深さが100μmまたは第1の基板10の厚さの50を超えると窒化物半導体層20のエピタキシャル成長中に第1の基板10が割れるなどの不具合が生じる。ここで、第1の基板10は、窒化物半導体層をエピタキシャル成長させることができる基板であれば特に制限はないが、窒化物半導体層のエピタキシャル成長が容易な観点から、サファイア基板、Si基板またはSiC基板を用いることが好ましい。図2bを参照して、上記窒化物半導体層を形成する工程は、少なくとも、バッファ層11と、n型窒化物半導体層12と、発光層13と、p型窒化物半導体層14とをこの順に形成する工程を含むことが好ましい。かかる構成の窒化物半導体層20を形成することにより、容易に発光素子を作製することができる。また、図2bを参照して、発光層13は、第1の基板10の主面に平行な面内で繋がって形成されることが好ましい。すなわち、図3を参照して、発光層13は、第1の基板10の主面に平行な面内で、チップ分割の際の分割位置30で区切られる各領域が繋がって一体として形成されることが好ましい。かかる発光層13を形成することにより、チップ分割後、チップ端部に発光層13の断面が露出した状態となり、チップ端部での光取り出し効率が向上する。本発明にかかる窒化物半導体素子の製造方法においては、上記工程に加えて、図2aおよびbを参照して、窒化物半導体層20と第2の基板17とを結合する貼り合わせる工程と、窒化物半導体層20と第1の基板10とを分離する工程をさらに含むことができる。かかる工程により、窒化物半導体層20と第2の基板17とを均一に貼り合せることができ歩留まりを高めることができる。窒化物半導体層20と第1の基板10とを分離する方法には、特に制限はないが、レーザ光を用いて分離する方法は、エッチングにより分離する方法に比べて、エッチングマスクマスクを設ける必要がなく、また、窒化物半導体層20の損失が少ない点から、有利である。また、窒化物半導体層20と第2の基板17とを結合する工程は、両者を均一に密接に貼り合わせる観点から、室温以上の加熱雰囲気下および大気圧以上の加圧雰囲気下のうち少なくともいずれかの雰囲気下で行なうことが好ましい。加熱雰囲気は、200°C以上がより好ましく、270°C以上がさらに好ましい。また、加圧雰囲気は、1kPa0.1N/cm2以上がより好ましく、10kPa1N/cm2以上がさらに好ましい。また、窒化物半導体層20と第2の基板17とを結合する工程において、結合材料として共晶接合金属を用いることが好ましい。ここで、共晶接合金属とは、2種類以上の金属が混ぜ合わされ、各々の金属の融点よりも低い温度で融け合っている金属合金をいい、たとえば、AuSn、AuGe、SnAg、SnAgCuなどが挙げられる。これらの共晶接合金属の中でも、その後の工程における温度耐性、貼り付き強度、コスト、信頼性の観点から、AuSnを含むものが好ましい。また、本発明にかかる窒化物半導体素子の製造方法において、上記工程に加えて、図3を参照して、窒化物半導体層20の表面に形成された溝25とチップ分割の際の分割位置30とが一致するように、窒化物半導体層20上に電極19を形成する工程をさらに含むことができる。かかる工程により、歩留まりよく発光素子を作製することができる。また、本発明にかかる窒化物半導体素子の製造方法において、図3を参照して、第2の基板17と窒化物半導体層20とを含むウエハをチップに分割するチップ分割工程をさらに含み、このチップ分割工程において、窒化物半導体層20の表面に形成された溝25と分割位置30とが一致するように、ウエハをチップに分割することができる。かかる工程により、歩留まりよく発光素子を作製することができる。ここで、溝25と分割位置30とが一致するようにウエハをチップに分割する方法には、特に制限はないが、たとえば、溝25の位置と一致するように第2の基板17の表面にけがき線31を入れてウエハを加圧することにより分割する方法、または、けがき線31を入れることなく溝25の位置と一致するように第2の基板17側からレーザ光33を照射することにより分割する方法などが好ましく挙げられる。なお、第2の基板17の表面にけがき線31を入れる方法としては、第2の基板17の表面に、鋭利なものを接触させる方法、または、レーザ光33を照射する方法など好ましくが挙げられる。本発明にかかる窒化物半導体素子の製造方法において、図2bおよび図3を参照して、第2の基板17として導電性基板を用いることが好ましい。導電性基板を用いることにより、電極を窒化物半導体素子の両側の主面に分けてもうけることができ、発光効率の高い発光素子を作製することができる。本発明にかかるひとつの窒化物半導体素子は、図3を参照して、導電性基板第2の基板17と、窒化物半導体層20と、導電性基板と窒化物半導体層との間に共晶接合金属で形成されている結合層18とを含み、共晶接合金属はAuSnを含む。かかる構成を有することにより、発光効率の高い発光素子が得られる。また、本発明にかかる他の窒化物半導体素子は、図3を参照して、導電性基板第2の基板17と、窒化物半導体層20と、導電性基板と窒化物半導体層との間に形成されている金属層16とを含む。かかる金属層16を含むことにより、発光効率の高い発光素子が得られる。ここで、発光効率をより高める観点から、金属層16は、素子の発光波長に対して高反射率を有することが好ましい。さらに、広い波長域で高反射率を有すること、信頼性およびコストの観点から、金属層16は、Agを含むことが好ましい。また、導電性基板は、Si基板、SiC基板またはIII-V族化合物基板であることが好ましい。ここで、III-V族化合物基板としては、GaAs基板、GaP基板、GaN基板、AlGaN基板などが好ましい。実施例1本発明にかかる窒化物半導体素子の製造方法の一例を以下に説明する。まず、図1を参照して、第1の基板10として厚さ430μmのサファイア基板を用いて、第1の基板10の表面に、ダイヤモンドスクライバーを用いて、けがき線を入れることにより、350μmのピッチで幅が50μmで深さが5μmの溝15を形成する。次に、図2bを参照して、第1の基板10の溝15が形成された表面上に、厚さ20nmのバッファ層11を形成し、バッファ層11の上にシリコンドープがされた厚さ4μmのn型窒化物半導体層12たとえば、n型GaN層、n型AlpGa1pN層0<p<1を形成する。このn型窒化物半導体層12の上に、GaNからなるバリア層と、InqGa1qN0<q<1からなる井戸層で構成される多重量子井戸の厚さ120nmの発光層13を形成する。この発光層13の上に厚さ100nmのp型窒化物半導体層14たとえば、p型GaN層、p型AlrGa1rN層0<r<1を形成する。バッファ層11、n型窒化物半導体層12、発光層13およびp型窒化物半導体層14で構成される窒化物半導体層20をエピタキシャル成長させる、図2bに示すように、成長初期には第1の基板10の溝15上には窒化物半導体層20が成長しないため、第1の基板10の表面の溝15に対応して、窒化物半導体層20に溝25が形成される。次に、p型窒化物半導体層14上に、p型窒化物半導体層14とオーミック接合し、少なくともAgおよびPdを含む高反射率を有する金属層16を形成する。金属層16の具体的な形成方法の一例として本実施例においては、まず、Pd膜を約1.5nm形成し、その上にAg膜を100nm形成する。次に、真空中で500°Cで3分間熱処理することにより、PdおよびAgとp型窒化物半導体層14とのオーミック性が良好になり、かつ、高反射率となる。次いで、金属層16の上に少なくともAuSnを含む厚さ1μmの結合層18を形成して、半導体ウエハ1を作製する。一方、図2aを参照して、第2の基板17として導電性基体であるSi基板を用い、その上に少なくともAuSnを含む厚さ1μmの結合層18を形成して、基板ウエハ2を作製する。次に、図2aおよびbを参照して、半導体ウエハ1と基板ウエハ2とをボンディングをする。具体的な方法の一例として本実施例においては、半導体ウエハ1の結合層18と基板ウエハ2の結合層18とを接触させて、真空中で温度を300°C上昇させて、100kPa10N/cm2の圧力をかけて、半導体ウエハ1と基板ウエハ2とを結合層18で貼り合わせる。このとき、貼り合わせ後の結合層18の厚さは2μmとなる。次に、第1の基板10であるサファイア基板の裏側から波長355nmのレーザ光を照射することにより、第1の基板10とバッファ層11の界面で、バッファ層11の一部を分解することにより、第1の基板10と窒化物半導体層20との分離を行なう。上記の分離により、表面に露出したバッファ層11上にn側電極電極19を形成する。n側電極電極19の形成方法の一例として本実施例においては、バッファ層11上の所定領域に開口部を有するフォトレジストを設けた図示せず後、n側電極電極19として厚さ20nmのTi膜と厚さ200nmのAl膜からなるAl/Ti膜を蒸着により形成し、リフトオフ法により、フォトレジスト上のAl/Ti膜を除去することにより、バッファ層11上の所定領域にn側電極電極19を形成する。次に、電極19の形成面側を下にして、粘着シートに貼付した後図示せず、第2の基板17であるSi基板側からレーザ光33を照射することにより、けがき線31を入れることなくチップ分割する。ここで、窒化物半導体層20に形成された溝25とチップ分割の際の分割位置30とが一致するようにチップ分割を行なうことにより、チップ分割を容易かつ歩留まりよく行なうことができる。なお、本実施例においては、各層および各膜の厚さを明示しているが、厚さはこれに限定されるものではない。ただし、反射層として形成するAg膜は、反射率を高める観点から、10nm以上が好ましく、50nm以上がより好ましい。また、本実施例においては、反射膜の一部にPd膜を用いたが、Pd膜に替えてPt膜またはNi膜を用いてもよい。また、本実施例においては、チップ分割をレーザ光により行なったが、ダイヤモンドスクライブ法ダイヤモンドスクライバーによりけがき線を入れることによりチップ分割を行なう方法をいうまたはダイシング法ダイヤモンドブレードによりチップ分割を行なう方法をいうにより行なってもよい。実施例2本発明にかかる窒化物半導体素子の製造方法の他の一例を以下に説明する。図4を参照して、実施例1と同様に、第1の基板10の表面にけがき線を入れることにより溝15を形成した後、バッファ層11、n型窒化物半導体層12、発光層13およびp型窒化物半導体層14を順次形成する。次に、p型窒化物半導体層14上に透光性電極41としてPd膜を7nm形成し、その上にパッド電極42としてAu膜を300nm形成する。次に、透光性電極41上に開口部を有するレジストを形成し、開口部下の透光性電極41Pd膜をエッチングにより除去した後、さらにこの開口部下に位置するp型窒化物半導体層14、発光層13、n型窒化物半導体層12の一部をドライエッチングして、n型窒化物半導体層12の表面を露出させる。露出したn型窒化物半導体層12の表面にn側電極43としてHf膜とAl膜との積層膜またはそれらの合金層を形成する。このとき、それぞれの電極パターンのピッチは、第1の基板のけがき線溝15間に収まるように形成する。その後、第1の基板の100μm程度の厚さとなるように研削および研磨し、第1の基板10の裏面からダイヤモンドスクライバーによりけがき線31を入れることによりチップ分割を行うダイヤモンドスクライブ法。このとき、第1の基板10の裏面のけがき線31は、溝15を通る分割位置30に一致するように入れることにより、容易にチップ分割ができ、歩留まりが向上する。今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。