"2次元行列状に配列され、光電変換により信号を生成する複数の画素と、前記複数の画素に接続される信号線と、前記複数の画素を遮光するためのメカシャッタとを有し、前記画素は、光電変換により信号を生成する光電変換部と、前記光電変換部の信号をリセットするリセット部と、前記光電変換部の信号を前記信号線へ出力する選択状態と、前記光電変換部の信号を前記信号線へ出力しない非選択状態とを切り替えるための選択部とを有し、前記リセット部は、前記画素の行毎の異なるタイミングでリセット動作を解除することにより前記光電変換部における電荷蓄積期間を開始させ、前記メカシャッタは、前記光電変換部の遮光により前記電荷蓄積期間を終了させ、前記選択部は、前記画素の複数行の選択状態の期間が重なるように選択を行うことを特徴とする固体撮像装置。前記信号線は、各画素列に複数の信号線が設けられることを特徴とする請求項1記載の固体撮像装置。前記画素は、さらに、前記光電変換部の信号を増幅する増幅部と、前記光電変換部の信号を前記増幅部へ転送する転送部とを有することを特徴とする請求項1又は2記載の固体撮像装置。前記増幅部は、複数の前記光電変換部に対して共有の増幅部が設けられることを特徴とする請求項3記載の固体撮像装置。前記リセット部は、前記転送部が転送状態のときに前記増幅部の入力部をリセットすることにより前記光電変換部の信号をリセットし、前記転送部は、前記リセットの解除の際に、前記画素の行毎に異なるタイミングで転送状態を解除することを特徴とする請求項3又は4記載の固体撮像装置。前記選択部は、2つの前記画素の行の選択状態の期間が重なるように選択を行うことを特徴とする請求項1~5のいずれか1項に記載の固体撮像装置。前記選択部は、3つの前記画素の行の選択状態の期間が重なるように選択を行うことを特徴とする請求項1~5のいずれか1項に記載の固体撮像装置。前記選択部は、1つの前記画素の行単位で順次選択を行うことを特徴とする請求項1~5のいずれか1項に記載の固体撮像装置。2次元行列状に配列され、光電変換により信号を生成する複数の画素と、前記複数の画素に接続される信号線と、前記複数の画素を遮光するためのメカシャッタとを有し、前記画素は、光電変換により信号を生成する光電変換部と、前記光電変換部の信号をリセットするリセット部と、前記光電変換部の信号を前記信号線へ出力する選択状態と、前記光電変換部の信号を前記信号線へ出力しない非選択状態とを切り替えるための選択部とを有し、前記リセット部は、前記画素の行毎の異なるタイミングでリセット動作を解除することにより前記光電変換部における電荷蓄積期間を開始させ、前記メカシャッタは、前記光電変換部の遮光により前記電荷蓄積期間を終了させ、前記選択部は、一水平走査期間に複数行を選択することを特徴とする固体撮像装置。複数の画素行からの信号読み出しを同時に行う構成において、光電変換部の電荷蓄積期間の開始を光電変換部のリセット動作の解除によって行い、電荷蓄積期間の終了をメカシャッタによって行う構成における好適なリセット動作の検討が充分でなかった。従来、画素からの信号の読み出し動作及び画素のリセット動作は垂直走査回路によって行われるが、画素行単位もしくは複数画素行単位で同一の機能を有する素子は同じ制御信号により動作を制御されていた。たとえば複数の画素行からの信号を同時に読み出す構成においては、複数の画素行に含まれる画素選択部を同時に動作させるとともに、リセット動作においても複数の画素行に含まれるリセット部を同時に動作させていた。本発明者らの検討によれば、複数の画素行のリセット動作を同時に行い、メカシャッタで電荷蓄積期間の終了をさせた場合には、画素行毎の電荷蓄積期間にずれが生じ高画質な画像を得るためには改善すべき課題が生じることが分かった。例えば、1200万画素のAPS-Cタイプの固体撮像装置画素行数が約3000行で、幕速4msのメカシャッタ、電荷蓄積期間シャッタスピード1/8000秒での画素行毎の電荷蓄積期間差は最大で約1.1となり、縞状のノイズとなる場合がある。感度向上のために画素信号に対する増幅率を上げるとさらにノイズが顕著となる。本発明の目的は、電荷蓄積期間の終了をメカシャッタで行う固体撮像装置であって高画質な画像を得ることができる固体撮像装置を提供することである。本発明の固体撮像装置は、2次元行列状に配列され、光電変換により信号を生成する複数の画素と、前記複数の画素に接続される信号線と、前記複数の画素を遮光するためのメカシャッタとを有し、前記画素は、光電変換により信号を生成する光電変換部と、前記光電変換部の信号をリセットするリセット部と、前記光電変換部の信号を前記信号線へ出力する選択状態と、前記光電変換部の信号を前記信号線へ出力しない非選択状態とを切り替えるための選択部とを有し、前記リセット部は、前記画素の行毎の異なるタイミングでリセット動作を解除することにより前記光電変換部における電荷蓄積期間を開始させ、前記メカシャッタは、前記光電変換部の遮光により前記電荷蓄積期間を終了させ、前記選択部は、前記画素の複数行の選択状態の期間が重なるように選択を行うことを特徴とする。画素の行毎の異なるタイミングでリセット動作を解除することにより電荷蓄積期間の行毎のばらつきを抑制し、画像に生じる明暗の縞状ノイズを抑制させることが可能となる。第1の実施形態図1は、本発明の第1の実施形態による固体撮像装置を含む撮像システム全体の概念図である。101はカメラ本体である。レンズユニット102を通った光が結像光学系103により固体撮像装置107上で結像される。メカシャッタ104は、固体撮像装置107への光が入射する解放状態と、固体撮像装置107へ入射する光を遮る遮光状態とを切り替える。メカシャッタ104の具体的な構成としては、例えば、固体撮像装置107への光路を開放するための先幕105と、光路を遮蔽するための後幕106とを含んで構成される。このような構成をフォーカルプレーンシャッタと呼ぶこともある。先幕105で固体撮像装置107内の光電変換部の電荷蓄積期間の開始を設定する場合と、先幕105は動作させずに、固体撮像装置107の電気的なリセット動作によって電荷蓄積期間の開始を設定する場合の2通りがある。これらが切り替えられるようになっていてもよい。または先膜105を設けずに、固体撮像装置107の電気的なリセット動作の解除で電荷蓄積期間を開始させることもできる。図2は、固体撮像装置の撮像面におけるメカシャッタの動作を示す図である。図2では電気的なリセット動作の解除で電荷蓄積期間を開始し、メカシャッタによる遮光により電荷蓄積期間を終了する例を示す。固体撮像装置は撮像領域PAを有している。撮像領域PAは画素が行列状に配されている。201はメカシャッタの後幕である。後幕201が図面上方から先端位置208まで走行して撮像領域PAを部分的に覆って遮光する状態が示されている。すなわち、後幕201は、筐体の上面から下面へ向かう矢印206で示す方向に走行する。202は撮像領域のうち、電荷蓄積期間中の画素領域を示している。すなわち、画素領域202は、電気的なリセット動作が解除された後、後幕201により遮光される前の状態にある画素領域である。画素領域202は、設定された電荷蓄積期間の長さにより一画素行もしくは複数の画素行で構成される。204は撮像領域のうち、電荷蓄積期間前の画素領域である。画素領域204の画素は光電変換部が電気的なリセット状態を維持された状態であってもよいし、光電変換部に光は入射し続けており、電荷蓄積期間が始まる直前に光電変換部で行われる電気的リセット動作を待機する状態であってもよい。207は電荷蓄積期間中の画素領域202と電荷蓄積期間前の画素領域204との境界を示しており、図面上方から下方に向けて光電変換部の電気的なリセット動作が完了している境界を示しているともいえる。すなわち、境界207と後幕201の先端208との間のスリット状の画素領域202は、電荷蓄積が行われている領域である。そして、電気的なリセット動作が順次行われ、図面上方から下方に向けて境界207が通過してから、後幕201によって遮光状態となるまでの時間が電荷蓄積期間となる。すなわち、画素の電荷蓄積動作は、光電変換部の電気的リセット動作を解除することで開始し、メカシャッタにより光電変換部が遮光されることで終了する。ここで、後幕201がバネ力によって駆動されているような場合で一定でない速度で走行する場合には、後幕201の走行を示す線は曲線を描く。この曲線に基づいて、画素リセット動作を解除させてもよい。後幕201が撮像領域PAの下端まで走行して撮像領域PA全体を覆った後に、後幕201の走行方向矢印206で示す方向と同方向である矢印205で示す方向に読み出し走査を行う。例えば、図面上方の画素行から下方の画素行へ順次に読み出し走査を行うことにより、各行の画素の信号読み出し動作が行われる。ここでの信号読み出し動作とは、各画素から対応する垂直信号線に信号を読み出す動作を指す。図3は、固体撮像装置の平面図を示す。301は固体撮像装置である。例えば、半導体基板にトランジスタやダイオードの素子が配されて構成される。後述するすべての構成要素が同一半導体基板に配されていてもよいし、一部が別の半導体基板に配されていてもよい。302は画素配列であり、図2の画素配列PAに対応する。複数の画素303は、2次元行列状に配列され、光電変換により信号を生成する。それぞれの画素303が、少なくとも光電変換部を有している。更に、画素303は、光電変換部の信号をリセットするリセット部、画素の信号を垂直信号線304A,304Bに選択的に出力する選択部を有している。複数の画素303の列により画素列が構成されており、図3では一画素列を示している。このような画素列が複数配されて撮像領域の全体が構成される。画素列を構成する複数の画素の配列方向に対して、直交する方向に配された画素の集合が画素行である。304A、304Bは垂直信号線であり、複数の画素303に接続される。それぞれの垂直信号線304A,304Bに一画素列に含まれる画素からの信号が出力される。ここでは一画素列に含まれる奇数画素行の信号が垂直信号線304Aに出力され、同じ画素列の偶数画素行の信号が垂直信号線304Bに出力される。各画素列には、複数の垂直信号線304A及び304Bが設けられる。305は垂直走査部であり、所定の画素行に対し、順次駆動パルスを供給可能なように構成されている。例えば、垂直走査部305は、シフトレジスタやデコーダで構成することができる。垂直走査部305が、後述する、リセット部、選択部の動作を制御する制御部を構成する。306は列回路部であり、各画素列もしくは複数の画素列毎に設けられている。列回路部306は、複数の垂直信号線304A,304Bに並列に読み出された信号を略同時に信号処理する。例えば、列回路部306には、増幅回路、CDS回路、AD変換回路が含まれ得る。307は水平信号線である。水平信号線307には、列回路部306で処理された後の信号が順次出力される。308は水平走査部であり、所定の画素列に対し、順次駆動パルスを供給可能なように構成されている。例えば、水平走査部308は、シフトレジスタやデコーダで構成することができる。309は出力部である。水平信号線を伝達してきた信号を増幅もしくはバッファして不図示の出力パッドから固体撮像装置外に読み出す。図示するように、列回路部306、水平信号線307、水平走査部308、出力部309は画素配列の下方に配されているが、画素配列の下方に合わせて上方にも配することができる。図3の構成によれば各画素列に対して複数の垂直信号線が設けられているため、同一画素列に含まれる複数の画素の信号を並列に複数の垂直信号線に読み出すことができる。ここでは奇数画素行の信号と偶数画素行の信号とを並列に読み出すことが可能である。図4は、画素303の等価回路図を示す。ここでは同一画素列に含まれる互いに隣接する4つの画素を示している。401-1~401-4は光電変換により信号を生成する光電変換部であり、例えばPN接合を有するフォトダイオードにより構成できる。402-1~402-4は転送部であり、光電変換部401-1~401-4で生じた信号電荷をフローティングディフュージョン403-1~403-4へ転送する。転送部402-1~402-4は、例えばMOSトランジスタで構成することができる。403-1~403-4はフローティングディフュージョンであり、本図では容量を明示しているが、この容量は例えば寄生容量や、フローティングディフュージョンを構成する半導体領域がその周囲の半導体領域と構成するPN接合容量で構成することができる。画素増幅部404-1~404-4は、光電変換部401-1~401-4の信号を増幅する。画素増幅部404-1~404-4は、例えばMOSトランジスタを用いることができ、それらのMOSトランジスタのゲートはフローティングディフュージョン403-1~403-4にそれぞれ電気的に接続される。画素増幅部404-1~404-4は、種々の回路構成を用いることができ、例えばソースフォロワ回路を用いることができる。この場合には、ソースフォロワ回路のMOSトランジスタのゲートが入力ノードとなり、ソースが出力ノードとなる。転送部402-1~402-4は、光電変換部401-1~401-4の信号を画素増幅部404-1~404-4へ転送する。405-1~405-4は選択部である。選択部405-1~405-4は、画素行毎に画素増幅部404-1~404-4の増幅信号が垂直信号線407-1,407-2へ出力されるように画素増幅部404-1~404-4の出力ノードと垂直信号線407-1,407-2との電気的接続を制御する。選択部405-1~405-4は、光電変換部401-1~401-4の信号を垂直信号線407-1,407-2へ出力する選択状態と、光電変換部401-1~401-4の信号を垂直信号線407-1,407-2へ出力しない非選択状態とを切り替える。選択部405-1~405-4は、例えばMOSトランジスタを用いることができる。406-1~406-4は画素リセット部である。画素リセット部406-1~406-4及び転送部402-1~402-4を同時に導通させることにより、光電変換部401-1~401-4の信号をリセットすることが可能となる。例えば画素リセット部406-1~406-4としてはMOSトランジスタを用いることができる。光電変換部401-1~401-4の信号をリセットするリセット部は、画素リセット部406-1~406-4と転送部402-1~402-4とにより構成され、光電変換部401-1~401-4の信号をリセットする。もしくは光電変換部401-1~401-4に転送部402-1~402-4を介することなく電気的に接続されるリセット部を別途設けることもできる。本図では隣接する4つの画素行を示している。4つの画素行は、2本の垂直信号線407-1,407-2に交互に電気的に接続されている。このような構成において、画素から垂直信号線407-1,407-2への信号読み出しの高速化のためには、隣接する2つの画素行の信号が並列に読み出されるように制御するのがよい。つまり、画素増幅部404-1及び404-2の入力ノードに光電変換部401-1及び401-2の信号が転送された状態で、選択部405-1及び405-2が同時に導通するように制御部から駆動パルスが供給される。その後、選択部405-1及び405-2を非導通とし、画素増幅部404-3及び404-4の入力ノードに光電変換部401-3及び401-4の信号が転送された状態で、選択部405-3及び405-4を同時に導通させるように制御する。これらの制御は主に垂直走査部305からの駆動パルスにより行われるため、垂直走査部305は制御部の一部を構成する。更にタイミングジェネレータが制御部に含まれる場合もある。図5は、垂直走査部305及び駆動パルス線の概念図を示す。図3と同様の機能を有する部分には同様の符号を付し、詳細な説明は省略する。303A、303Bは画素である。垂直走査部305からの駆動パルスTx,sel,resが画素303A、303Bのそれぞれに供給される。303Aが2n1行目の画素、303Bが2n2行目の画素を示している。501A及び501Bは、画素303の転送部402-1~402-4に駆動パルスTxを供給する転送パルス供給配線である。501Aが2n1行目の画素303Aの転送部に駆動パルスTxを供給し、501Bが2n2行目の画素303Bの転送部に駆動パルスTxを供給するための転送パルス供給配線である。502A及び502Bは画素303の画素リセット部406-1~406-4に駆動パルスresを供給し、選択部405-1~405-4に駆動パルスselを供給する駆動パルス供給配線である。502Aは2n1行目の画素303Aの画素リセット部に駆動パルスresを供給し、選択部に駆動パルスselを供給する駆動パルス供給配線である。502Bは2n2行目の画素303Bの画素リセット部に駆動パルスresを供給し、選択部に駆動パルスselを供給するための駆動パルス供給配線である。ここでは、一本の配線で描かれているが、実際は画素リセット部及び選択部に対してそれぞれ配線が設けられている。つまり、2n1行目及び2n2行目の画素リセット部に駆動パルスresを供給する配線が共通であり、2n1行目及び2n2行目の選択部に駆動パルスselを供給する配線が共通である。503はパルス調整回路であり、具体的には遅延回路である。パルス調整回路503は、垂直走査部305から出力された転送パルスTxを2n1行目と、2n2行目とでタイミングをずらして各画素行に供給することを目的に設けられたものである。パルス調整回路503の遅延量は各行の信号蓄積期間の長さの違いによって決められる。図5では、複数の画素行の信号を複数の垂直信号線304A及び304Bに対して並列に読み出すことが可能なように、2n1行目の画素303Aの選択部及び2n2行目の画素303Bの選択部が選択状態となる期間が重なるような駆動パルスを供給する。ここでは、垂直走査部305と駆動パルス供給配線502A、502Bとの間に、スイッチ等の電気素子が設けられず、同一画素列に含まれる画素までの寄生容量及び寄生抵抗が略等しくなっている。言い換えると、垂直走査部305からみて駆動パルス供給配線502A、502Bが同一電気ノードになっているともいえる。図6は、固体撮像装置の各画素行の電荷蓄積期間を示した図である。横軸は経過時間を示し、縦軸は選択画素行を示す。601-1は各画素行の光電変換部401-1~401-4をリセットするためのリセットパルスを示している。ハイレベルのリセットパルス601-1が供給されると光電変換部401-1~401-4がリセットされ、ローレベルのリセットパルス601-1が供給されるとリセットが解除された状態となる。図4の回路図でいうと、リセットパルス601-1は、転送部402-1~402-4及び画素リセット部406-1~406-4の両者を導通とするハイレベルパルスを示す。リセット動作が解除されたタイミングは、各画素での電荷蓄積期間が開始されるタイミングとなる。画素行毎に順次リセット状態が解除されるように駆動パルスが供給される。601-2はメカシャッタ104が走行して、各画素の光電変換部401-1~401-4が遮光され始める位置を示している。画素行毎に順次遮光されるように走行される。601-1は電荷蓄積期間の開始タイミングを示し、601-2は電荷蓄積期間の終了タイミングを示す。リセット部402-1~402-4,406-1~406-4は、画素303の行毎の異なるタイミングでリセット動作を解除することにより光電変換部401-1~401-4における電荷蓄積期間を開始させる。メカシャッタ104は、光電変換部401-1~401-4の遮光により電荷蓄積期間を終了させる。601-1及び601-2に示したように動作させることで、各行毎の電荷蓄積期間が略一定となる。601-3は、画素行の信号が垂直信号線407-1及び407-2へ読み出されるタイミングを示している。ここでは、2画素行複数行の選択部405-1及び405-2に対して選択状態となる期間が重なるように駆動パルスselが供給される。すなわち、選択部405-1及び405-2は、2つの画素303の行の選択状態の期間が重なるように選択を行う。図4に示すように、各画素列に複数の垂直信号線407-1及び407-2を設けることにより、複数画素行の選択部405-1及び405-2を同時に選択状態としても複数画素行の画素の信号を読み出すことができる。ここでは、2画素行の選択部405-1及び405-2が選択状態となる期間を重ねるように制御しているが、選択状態となる期間が重なる画素行の数は各画素列に対応して設けられた垂直信号線407-1及び407-2の数による。この様に、画素行毎にリセット動作の解除を行い、且つ、複数の画素行毎に選択部405-1及び405-2が選択状態となる期間を重ねることにより、画素行毎の電荷蓄積期間が略等しくなり、縞状のノイズを低減でき、且つ、信号読み出しの高速化を達成できる。図7は、駆動パルスの一例を示したものであり、隣接する2つの画素行を示している。Txは画素303の転送部402-1~402-4に供給されるパルス、resは画素303の画素リセット部406-1~406-4に供給されるパルス、selは画素303の選択部405-1~405-4に供給されるパルスをそれぞれ示す。なお、ハイレベルでアクティブとなるとする。T1以前は、パルスTx及びresがハイレベルになり、光電変換部401-1~401-4がリセットされた状態である。T1において、2n1行目の画素のパルスTx2n1がローレベルに遷移する。これにより、2n1行目の画素303の電荷蓄積期間が開始する。この時、2n2行目の画素のパルスTx2n2はハイレベルのままである。T2において、2n2行目の画素のパルスTx2n2がローレベルに遷移する。これにより、2n2行目の画素の電荷蓄積期間が開始する。T3において、2n1行目及び2n2行目の画素のパルスres2n1及びres2n2がローレベルに遷移する。これにより、フローティングディフュージョン403-1及び403-2の電位がフローティングとなる。T4において、2n1行目及び2n2行目の画素のパルスsel2n1及びsel2n2がハイレベルに遷移する。これにより、2n1行目及び2n2行目の画素の信号がそれぞれに対応する垂直信号線407-1及び407-2に出力される。この時、出力される信号はフローティングディフュージョン403-1及び403-2がリセットされた状態の信号であり、いわゆるノイズ信号となる。この動作は、CDS動作を行う場合には必要となるが、CDS動作を行わない場合には必要ない。T5において、2n1行目の画素のパルスTx2n1がローレベルからハイレベルに遷移する。この動作により、2n1行目の画素の光電変換部401-1の電荷がフローティングディフュージョン403-1に転送される。T6において、2n2行目の画素のパルスTx2n2がローレベルからハイレベルに遷移する。この動作により、2n2行目の画素の光電変換部401-2の電荷がフローティングディフュージョン403-2に転送される。この時、同時に、2n1行目の画素のパルスTx2n1がハイレベルからローレベルに遷移する。ただし、このタイミングは、タイミングT6と必ずしも同時でなくてもよい。T7において、2n2行目の画素のパルスTx2n2がハイレベルからローレベルに遷移する。T8において、2n1行目及び2n2行目の画素のパルスsel2n1及びsel2n2がローレベルからハイレベルに遷移する。T4からT8の期間において、垂直信号線407-1及び407-2には信号が出力されているため、この期間内のいずれかのタイミングで後段の読み出し回路において信号を保持する。T9において、2n1行目及び2n2行目の画素のパルスres2n1及びres2n2がローレベルからハイレベルに遷移する。T10において、2n1行目の画素のパルスTx2n1がローレベルからハイレベルに遷移する。この動作により、2n1行目の画素の光電変換部401-1がリセットされ、次のフレームの電荷蓄積期間が開始する。T11において、2n2行目の画素のパルスTx2n2がローレベルからハイレベルに遷移する。この動作により,2n2行目の画素の光電変換部401-2がリセットされ、次のフレームの電荷蓄積期間が開始する。画素リセット部406-1及び406-2は、それぞれ転送部402-1及び402-2が転送状態のときに画素増幅部404-1及び404-2の入力部をリセットすることにより光電変換部401-1及び401-2の信号をリセットする。転送部402-1及び402-2は、そのリセットの解除の際に、パルスTx2n1及びTx2n2により、画素303の行毎に異なるタイミングで転送状態を解除する。第2の実施形態本発明の第2の実施形態は、複数の光電変換部で1つの画素増幅部を共有した例である。その他の部分は第1の実施形態と同様の構成とすることができる。図8は、本発明の第2の実施形態の画素303の回路図を例示する。転送部802-1~802-4を独立に制御できるので、複数の光電変換部801-1~801-4を独立のリセットすることができる。ここでは、同一画素列に含まれる互いに隣接する4つの画素を示している。801-1~801-4は、それぞれ2n1~2n4行目の画素の光電変換部であり、例えばPN接合を有するフォトダイオードにより構成できる。802-1~802-4は転送部であり、光電変換部801-1~801-4で生じた信号電荷をフローティングディフュージョン803-1又は803-2へ転送する。転送部802-1~802-4は、例えばMOSトランジスタで構成することができる。フローティングディフュージョン803-1は光電変換部801-1及び801-2に共通のフローティングディフュージョンである。フローティングディフュージョン803-2は光電変換部801-3及び801-4に共通のフローティングディフュージョンである。フローティングディフュージョン803-1及び803-2は、本図では容量を明示しているが、この容量は例えば寄生容量や、フローティングディフュージョンを構成する半導体領域がその周囲の半導体領域と構成するPN接合容量で構成することができる。804-1及び804-2は画素増幅部である。画素増幅部804-1は光電変換部801-1又は801-2で生じた信号を増幅し、画素増幅部804-2は光電変換部801-3又は801-4で生じた信号を増幅する。画素増幅部804-1及び804-2は、例えばMOSトランジスタを用いることができ、それらのMOSトランジスタのゲートはフローティングディフュージョン803-1及び803-2にそれぞれ電気的に接続される。画素増幅部804-1及び804-2は、種々の回路構成を用いることができ、例えばソースフォロワ回路を用いることができる。この場合には、ソースフォロワ回路のMOSトランジスタのゲートが入力ノードとなり、ソースが出力ノードとなる。805-1及び805-2は選択部である。選択部805-1は、画素増幅部804-1で増幅される信号が垂直信号線807-1へ出力されるように画素増幅部804-1の出力ノードと垂直信号線807-1との電気的接続を制御する。選択部805-2は、画素増幅部804-2で増幅される信号が垂直信号線807-2へ出力されるように画素増幅部804-2の出力ノードと垂直信号線807-2との電気的接続を制御する。選択部805-1及び805-2は、例えばMOSトランジスタを用いることができる。806-1及び806-2は画素リセット部である。画素リセット部806-1,806-2及び転送部802-1~802-4を同時に導通させることにより、光電変換部801-1~801-4の信号をリセットすることが可能となる。例えば、画素リセット部806-1及び806-2としてはMOSトランジスタを用いることができる。光電変換部801-1~801-4の信号をリセットするリセット部は、画素リセット部806-1,806-2と転送部802-1~802-4とにより構成される。もしくは光電変換部801-1~801-4に転送部802-1~802-4を介することなく電気的に接続されるリセット部を別途設けることもできる。画素増幅部804-1及び選択部805-1は、複数の光電変換部801-1及び801-2に対して共有される。また、画素増幅部804-2及び選択部805-2は、複数の光電変換部801-3及び801-4に対して共有される。各行毎のリセットタイミングは、固体撮像装置で利用するクロック周波数の分解能の精度となる。上記の課題で述べた各行毎の約1の誤差を1/10以下に低減するには約10MHzのクロックであれば良く、現在のマスタークロック周波数は数百MHzであるので、問題ない。また、画素の駆動パルスは入力部と終端では遅延差があるが、画素の前後左右での遅延差が小さいので問題にならない。動画撮影の際には上述のフォーカルプレーンシャッタによる遮光手段を用いる必要はなく、フォトダイオードのリセット解除とフォトダイオードの電荷転送で電荷蓄積期間を決定することが出来る。そのため、複数行同時にリセットを解除し、複数行同時に電荷転送しても良い。第3の実施形態図9は、本発明の第3の実施形態による固体撮像装置の各行の電荷蓄積期間を示した図である。901-1は各画素行の光電変換部401-1~401-4をリセットするためのリセットパルスを示している。ハイレベルのリセットパルス901-1が供給されると光電変換部401-1~401-4がリセットされ、ローレベルのリセットパルス901-1が供給されるとリセットが解除された状態となる。図4の回路図でいうと、リセットパルス901-1は、転送部402-1~402-4及び画素リセット部406-1~406-4の両者を導通とするハイレベルパルスを示す。リセット動作が解除されたタイミングは、各画素での電荷蓄積期間が開始されるタイミングとなる。画素行毎に順次リセット状態が解除されるように駆動パルスが供給される。901-2はメカシャッタ104が走行して、各画素の光電変換部401-1~401-4が遮光され始める位置を示している。画素行毎に順次遮光されるように走行される。901-1は電荷蓄積期間の開始タイミングを示し、901-2は電荷蓄積期間の終了タイミングを示す。901-1及び901-2に示したように動作させることで、各行毎の電荷蓄積期間が略一定となる。901-3は、画素行の信号が垂直信号線へ読み出されるタイミングを示している。ここでは、3画素行の選択部405-1~405-3に対して選択状態となる期間が重なるように駆動パルスが供給される。すなわち、選択部405-1~405-3は、3つの画素303の行の選択状態の期間が重なるように選択を行う。第1及び第2の実施形態においては、画素部からの信号転送のための垂直信号線304A及び304Bの本数が1列につき2本ある場合の例であったが、第3の実施形態においては垂直信号線の本数が1列につき3本ある場合の例である。電荷蓄積期間の開始となるリセット信号がn行同時に与えられた時の1行目とn行目の電荷蓄積期間の差は2行同時に与えられた場合の電荷蓄積期間の差のn-1倍となり、より画像の明暗差による横縞が大きくなり、電荷蓄積期間調整の寄与が大きくなる。この様に、垂直信号線が何本あっても本発明は適用出来る。第4の実施形態図10は、本発明の第4の実施形態による各行の露光時間を示した図であり、図8の固体撮像装置の各行の露光時間を示した図である。1001-1は各画素行の光電変換部801-1~801-4をリセットするためのリセットパルスを示している。ハイレベルのリセットパルス1001-1が供給されると光電変換部801-1~801-4がリセットされ、ローレベルのリセットパルス1001-1が供給されるとリセットが解除された状態となる。図8の回路図でいうと、リセットパルス1001-1は、転送部802-1~802-4及び画素リセット部806-1,806-2の両者を導通とするハイレベルパルスを示す。リセット動作が解除されたタイミングは、各画素での電荷蓄積期間が開始されるタイミングとなる。画素行毎に順次リセット状態が解除されるように駆動パルスが供給される。1001-2はメカシャッタ104が走行して、各画素の光電変換部が遮光され始める位置を示している。画素行毎に順次遮光されるように走行される。1001-1は電荷蓄積期間の開始タイミングを示し、1001-2は電荷蓄積期間の終了タイミングを示す。1001-1及び1001-2に示したように動作させることで、各行毎の電荷蓄積期間が略一定となる。1001-3は、画素行の信号が垂直信号線807-1及び807-2へ読み出されるタイミングを示している。ここでは、2画素行の選択部に対して選択状態となる期間が重なるように駆動パルスが供給される。最も露光時間の差が減少するのは、第1の実施形態の各行に与えられるリセット信号がメカシャッタ104の走査と同じ速度で行われる時である。本実施形態では各行のリセット信号の走査は一定の速度ではないが、同一のリセット信号で処理されるべき2行に与えられるリセット信号のタイミングをずらし、メカシャッタ104の先端部が到達するのが遅い行の方を遅くリセットする。これにより、露光時間の差を減少させることができる。言い換えると、メカシャッタ104の走行特性に合わせてリセット信号を走査させている。このような制御によれば、さらに蓄積期間の長さのばらつきが低減される。第5の実施形態図11は、本発明の第5の実施形態による固体撮像装置の各行の露光時間を示した図である。1101-1は各画素行の光電変換部401-1~401-4をリセットするためのリセットパルスを示している。ハイレベルのリセットパルス1101-1が供給されると光電変換部401-1~401-4がリセットされ、ローレベルのリセットパルス1101-1が供給されるとリセットが解除された状態となる。リセット動作が解除されたタイミングは、各画素での電荷蓄積期間が開始されるタイミングとなる。画素行毎に順次リセット状態が解除されるように駆動パルスが供給される。1101-2はメカシャッタ104が走行して、各画素の光電変換部が遮光され始める位置を示している。画素行毎に順次遮光されるように走行される。1101-1は電荷蓄積期間の開始タイミングを示し、1101-2は電荷蓄積期間の終了タイミングを示す。1101-1及び1101-2に示したように動作させることで、各行毎の電荷蓄積期間が略一定となる。1101-3は、画素行の信号が垂直信号線407-1及び407-2へ読み出されるタイミングを示している。ここでは、1画素行の選択部に対して選択状態となる期間が重ならないように駆動パルスが供給される。すなわち、選択部405-1~405-4は、1つの画素303の行単位で順次選択を行うことにより、一水平走査期間に複数行を選択する。第1、第2及び第4の実施形態においては各行に含まれる画素信号の読み出しタイミングは2行同時であったが、第3及び第5の実施形態においては2行同時ではない。画素信号の読み出しタイミングは完全に2行同時である必要はなく、1水平走査期間内に2行の読み出し処理が行われれば良い。また、第2の実施形態のように各行に与えられるリセット信号が一定の速度でない場合でも読み出しタイミングは1水平走査期間内に2行の読み出し処理が行われれば良い。なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。"