以下の工程を含む半導体装置の製造方法:aシリコン基板の主面上に第1酸化シリコン膜を介して窒化シリコン膜を形成する工程、b前記窒化シリコン膜上に、素子分離領域が開口されたフォトレジスト膜を形成する工程、c前記フォトレジスト膜をマスクにして前記窒化シリコン膜および前記第1酸化シリコン膜をドライエッチングすることにより、前記素子分離領域の前記シリコン基板を露出する工程、d前記フォトレジスト膜を除去する工程、e前記工程dの後、前記窒化シリコン膜をマスクにして前記シリコン基板をドライエッチングすることにより、前記素子分離領域の前記シリコン基板に溝を形成する工程、f前記工程eの後、ラジカル酸化反応を行うISSG酸化法を用いて、前記溝の内部に露出した前記シリコン基板および前記窒化シリコン膜をそれぞれ酸化することによって、前記溝の内壁に第2酸化シリコン膜を形成し、前記窒化シリコン膜の上面および側壁に第3酸化シリコン膜を形成する工程、g前記工程fの後、前記溝の内部を含む前記シリコン基板上に第4酸化シリコン膜を形成した後、前記溝の外部の前記第4酸化シリコン膜を化学的機械研磨法で除去し、前記溝の内部に前記第4酸化シリコン膜を残すことによって、前記素子分離領域の前記シリコン基板に素子分離溝を形成する工程、h前記窒化シリコン膜をウェットエッチングで除去する工程、i前記工程hの後、前記第1、第3および第4酸化シリコン膜に対してウェットエッチング処理を施す工程。請求項1記載の半導体装置の製造方法において、前記工程gと前記工程hとの間に、さらに、j前記第3および第4酸化シリコン膜をエッチバックすることによって、前記第3および第4酸化シリコン膜のそれぞれの表面を前記窒化シリコン膜のそれよりも下方に後退させる工程、を含むことを特徴とする半導体装置の製造方法。請求項1記載の半導体装置の製造方法において、前記工程iの後、さらに、k前記シリコン基板を酸化することによって、前記素子分離溝によって囲まれた活性領域の前記シリコン基板の表面に第5酸化シリコン膜を形成する工程、l前記工程kの後、前記シリコン基板にウエルを形成するための不純物を導入する工程、を含むことを特徴とする半導体装置の製造方法。請求項3記載の半導体装置の製造方法において、前記工程lの後、さらに、m前記シリコン基板の表面にゲート絶縁膜を形成し、前記ゲート絶縁膜上にMISFETのゲート電極を形成する工程、を含むことを特徴とする半導体装置の製造方法。請求項1記載の半導体装置の製造方法において、前記ISSG酸化法は、チャンバ内に水素と酸素を導入し、前記シリコン基板上で前記ラジカル酸化反応を行う方法であることを特徴とする半導体装置の製造方法。本発明者は、従来の素子分離溝形成方法を検討した結果、次のような問題点を新規に見出した。前述したように、素子分離溝を形成する工程では、まずシリコン基板上に薄い熱酸化シリコン膜を介して窒化シリコン膜を堆積し、次に、フォトレジスト膜をマスクにしたドライエッチングで素子分離領域の窒化シリコン膜を除去する。この窒化シリコン膜は、素子分離領域のシリコン基板をエッチングして溝を形成する際のマスクとして使用するが、酸化されにくい性質を持つので、その下部のシリコン基板の表面が酸化されるのを防ぐ耐酸化膜としても機能する。ところが、上記窒化シリコン膜上にフォトレジスト膜を形成すると、窒化シリコン膜の表面に異物が発生する。この異物は、主としてフォトレジスト膜の下層に設ける反射防止膜中の成分に由来するものと考えられ、このような異物による製造不良が引き起こされるという問題がある。本発明の目的は、素子分離溝形成工程時において誘発される製造不良の要因を取り除く技術を提供することにある。本発明の他の目的は、半導体装置の信頼性を向上させる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本発明の好ましい一態様である半導体装置の製造方法は、以下の工程を含んでいる。aシリコン基板の主面上に第1酸化シリコン膜を介して窒化シリコン膜を形成する工程、b前記窒化シリコン膜上に第2酸化シリコン膜を形成した後、素子分離領域が開口されたフォトレジスト膜を前記第2酸化シリコン膜上に形成する工程、c前記工程bの後、前記素子分離領域に露出した前記第2酸化シリコン膜に対してウェットエッチング処理を施す工程、d前記工程cの後、前記フォトレジスト膜をマスクにして前記窒化シリコン膜および前記第1酸化シリコン膜をドライエッチングすることにより、前記素子分離領域の前記シリコン基板を露出する工程、e前記フォトレジスト膜を除去する工程、f前記工程eの後、前記窒化シリコン膜をマスクにして前記シリコン基板をドライエッチングすることにより、前記素子分離領域の前記シリコン基板に溝を形成する工程、g前記溝の内部を含む前記シリコン基板上に第3酸化シリコン膜を形成した後、前記溝の外部の前記第3酸化シリコン膜を化学的機械研磨法、または化学的機械研磨法を行った後にエッチバックを行う方法で除去し、前記溝の内部に前記第3酸化シリコン膜を残すことによって、前記素子分離領域の前記シリコン基板に素子分離溝を形成する工程、h前記窒化シリコン膜を除去する工程。本発明の半導体装置の製造方法は、以下の工程を含んでいる。aシリコン基板の主面上に第1酸化シリコン膜を介して窒化シリコン膜を形成する工程、b前記窒化シリコン膜上に、素子分離領域が開口されたフォトレジスト膜を形成する工程、c前記フォトレジスト膜をマスクにして前記窒化シリコン膜および前記第1酸化シリコン膜をドライエッチングすることにより、前記素子分離領域の前記シリコン基板を露出する工程、d前記フォトレジスト膜を除去する工程、e前記工程dの後、前記窒化シリコン膜をマスクにして前記シリコン基板をドライエッチングすることにより、前記素子分離領域の前記シリコン基板に溝を形成する工程、f前記工程eの後、ラジカル酸化反応を行うISSG酸化法を用いて前記溝の内部に露出した前記シリコン基板および前記窒化シリコン膜をそれぞれ酸化することによって、前記溝の内壁に第2酸化シリコン膜を形成し、前記窒化シリコン膜の上面および側壁に第3酸化シリコン膜を形成する工程、g前記工程fの後、前記溝の内部を含む前記シリコン基板上に第4酸化シリコン膜を形成した後、前記溝の外部の前記第4酸化シリコン膜を化学的機械研磨法で除去し、前記溝の内部に前記第4酸化シリコン膜を残すことによって、前記素子分離領域の前記シリコン基板に素子分離溝を形成する工程、h前記窒化シリコン膜をウェットエッチングで除去する工程、i前記工程hの後、前記第1、第3および第4酸化シリコン膜に対してウェットエッチング処理を施す工程。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。素子分離溝工程時において誘発される製造不良の起因を取り除くことができる。また、半導体装置の信頼性を向上させることができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。まず、本願発明者が新たに見出した素子分離溝形成工程における製造不良について述べる。素子分離溝を形成する工程では、まずシリコン基板上に薄い熱酸化シリコン膜を介して窒化シリコン膜を堆積し、次に、フォトレジスト膜をマスクにしたドライエッチングで素子分離領域の窒化シリコン膜を除去する。この窒化シリコン膜は、素子分離領域のシリコン基板をエッチングして溝を形成する際のマスクとして使用するが、酸化されにくい性質を持つので、その下部のシリコン基板の表面が酸化されるのを防ぐ耐酸化膜としても機能する。ところが、上記窒化シリコン膜上にフォトレジスト膜を形成すると、窒化シリコン膜の表面に異物が発生する。この異物は、主としてフォトレジスト膜の下層に設ける反射防止膜中の成分に由来するものと考えられ、そして、この異物が付着した状態で素子分離領域の窒化シリコン膜をドライエッチングすると、異物がエッチングのマスクとなってその下部の窒化シリコン膜が除去されずに残る。そのため、次に、窒化シリコン膜をマスクにしたドライエッチングでシリコン基板に溝を形成すると、異物の下部に残った窒化シリコン膜の下部はシリコン基板がエッチングされないために、溝の内部に針状のシリコン突起が形成される。この針状突起は、その先端部が極めて細いために、次の工程でシリコン基板を熱酸化して溝の内壁に薄い酸化シリコン膜を形成しても、突起の先端部は殆ど酸化されないという特徴や、突起の先端部に電界が集中し易いという特徴を備えている。そのため、溝の内部に酸化シリコン膜を埋め込んで素子分離溝を形成した後、活性領域のシリコン基板の表面にゲート酸化膜を形成し、さらにその上部にゲート電極を形成すると、素子分離溝上を横切るゲート電極と針状のシリコン突起との間で絶縁破壊が生じるという問題を引き起こす。図26は従来の製造方法によって引き起こされる製造不良について示した図である。素子分離溝30に形成された針状のシリコン突起31と、素子分離溝30の上を横切るように形成されたゲート電極32がこの針状のシリコン突起に起因して絶縁破壊を引き起こしていることが分かる。本実施の形態によるMISFETの製造方法を図1~図25を用いて工程順に説明する。まず、図1に示すように、例えば1~10Ωcm程度の比抵抗を有するp型の単結晶シリコン基板以下、単に基板という1を約800~1100°Cで熱酸化して、その表面に膜厚11nm程度の薄い酸化シリコン膜2を形成した後、酸化シリコン膜2の上部にCVD法で膜厚190nm~200nm程度の窒化シリコン膜3を堆積する。窒化シリコン膜3は、素子分離領域の基板1をエッチングして溝を形成する際のマスクとして使用するが、酸化されにくい性質を持つので、その下部の基板1の表面が酸化されるのを防ぐ耐酸化膜としても機能する。窒化シリコン膜3の下部の酸化シリコン膜2は、基板1と窒化シリコン膜3との界面に生じるストレスを緩和し、このストレスに起因して基板1の表面に転位などの欠陥が発生するのを防ぐために形成する。次に、図2に示すように、窒化シリコン膜3上に絶縁膜として、例えば、膜厚13nm程度の酸化シリコン膜4を形成する。酸化シリコン膜4は、例えば熱酸化法の一種であるISSG酸化法減圧した熱処理チャンバ内に水素と酸素を直接導入し、加熱した基板上でラジカル酸化反応を行う方法で形成する。酸化シリコン膜4は、ISSG酸化法の他、CVD法を用いて堆積することもできる。次に、図3に示すように、酸化シリコン膜4の上部に反射防止膜BARC;BottomAntiReflectiveCoating5とフォトレジスト膜6とを重ねて形成した後、露光および現像を行うことによって、素子分離溝を形成すべき領域の反射防止膜5とフォトレジスト膜6とを除去する。このとき、図4に示すように、酸化シリコン膜4の表面に異物7が発生する。この異物7は、主として酸化シリコン膜4上に形成された反射防止膜5を構成する成分に由来するものと考えられる。そこで、本実施の形態では、上記した露光、現像処理を行った後、基板1の表面をフッ酸系のエッチング液で洗浄する。このフッ酸洗浄処理を行うことにより、図5に示すように、フォトレジスト膜6と反射防止膜5とが除去された領域素子分離領域に露出した酸化シリコン膜4がエッチングされるので、この領域の酸化シリコン膜4の表面に付着していた異物7がリフトオフされる。すなわち、絶縁膜酸化シリコン膜4は、窒化シリコン膜3上に異物が形成されることを防止するための、保護膜として形成されている。なお、ここでは窒化シリコン膜3と反射防止膜5との間に酸化シリコン膜4を介在させたが、酸化シリコン膜4に限定されるものではなく、窒化シリコン膜3が溶解しないエッチング液によって除去できる他の薄膜、例えば多結晶シリコン膜、アモルファスシリコン膜などを介在させてもよい。その場合も、酸化シリコン膜4と同様に、窒化シリコン膜3上に異物が形成されることを防止するための保護膜として機能させることができる。次に、図6に示すように、上記フォトレジスト膜6と反射防止膜5とをマスクにしたドライエッチングによって、素子分離領域の窒化シリコン膜3とその下層の酸化シリコン膜2とを除去し、基板1の表面を露出させる。このとき、露出した基板1の表面に酸化シリコン膜2が残っていると異物発生の原因となるので、基板1をオーバーエッチングして酸化シリコン膜2を完全に除去する。このときの基板1のオーバーエッチング量は、10~30nm程度あればよい。図7は、上記ドライエッチングによって露出した基板1の拡大断面図である。前述したフッ酸洗浄処理の際、酸化シリコン膜4のエッチング量が不十分であったりすると、異物7の一部がリフトオフされずに残ることがある。この場合は、残った異物7がドライエッチングのマスクとなるので、図に示すように、窒化シリコン膜3とその下層の酸化シリコン膜2とをドライエッチングしたときに、異物7の下方の絶縁膜酸化シリコン膜4、窒化シリコン膜3および酸化シリコン膜2がエッチングされず、基板1上に残ってしまう。このとき、基板1上に残った異物7とその下方の絶縁膜酸化シリコン膜4、窒化シリコン膜3および酸化シリコン膜2は、後述する工程で除去する。次に、図8に示すように、フォトレジスト膜6と反射防止膜5とをアッシングで除去し、続いてSC-1液アンモニア水/過酸化水素水の混合液およびSC-2液塩酸/過酸化水素水の混合液を使って基板1の表面を洗浄した後、フッ酸系のエッチング液による洗浄を行う。このフッ酸洗浄処理を行なうと、図9に示すように、窒化シリコン膜3の端部下図の矢印で示す箇所に露出した酸化シリコン膜2がエッチングされ、窒化シリコン膜3の端部よりも内側活性領域側へ後退する。このとき、酸化シリコン膜2の後退量を大きくすると、窒化シリコン膜3と酸化シリコン膜2との接触面積が減少し、両者の界面で剥離が生じ易くなるので、この後退量は、酸化シリコン膜2の膜厚を大きく超えない範囲に止めることが望ましい。次に、図10に示すように、基板1を約800~1100°Cで熱酸化することによって、素子分離領域に露出していた基板1の表面に、酸化シリコン膜2よりも厚い膜厚例えば20nm程度の酸化シリコン膜8を形成する。この熱酸化処理を行なうことにより、窒化シリコン膜3の端部からその内側活性領域側へ向かって酸化シリコン膜8がバーズビーク状に成長する。次に、図11に示すように、上記の熱酸化処理で形成した酸化シリコン膜8をフッ酸系のエッチング液で除去する。このエッチング処理を行なうことにより、窒化シリコン膜3の端部下の基板1表面に緩い傾斜面が形成されると共に、窒化シリコン膜3上の酸化シリコン膜4が除去される。さらに、素子分離領域の基板1の表面に、残留異物に起因する絶縁膜酸化シリコン膜4、窒化シリコン膜3および酸化シリコン膜2が残っていた場合でも、窒化シリコン膜3の下部の酸化シリコン膜2が除去されるので、その上部の窒化シリコン膜3や異物7がリフトオフされる。すなわち、窒化シリコン膜3上の酸化シリコン膜4をフッ酸系のエッチング液で洗浄する工程図5参照で異物7の一部がリフトオフされずに残った場合でも、酸化シリコン膜8をフッ酸系のエッチング液で除去する上記の工程図11参照で同時に除去することができる。次に、図12に示すように、窒化シリコン膜3をマスクにして基板1をドライエッチングすることにより、素子分離領域の基板1に深さ330nm程度の溝9aを形成する。このとき、エッチングガスの組成を調節し、溝9aの側壁に80°程度のテーパを設けることにより、後の工程で溝9aの内部に酸化シリコン膜11が充填され易くなる。次に、SC-1液、SC-2液および希フッ酸を使った洗浄によって、溝9aの内壁に付着したエッチング残渣を除去した後、図13に示すように、基板1を酸化することによって、溝9aの内壁に膜厚20nm程度の酸化シリコン膜10を形成する。この酸化シリコン膜10は、溝9aの内壁に生じたドライエッチングのダメージを回復させると共に、次の工程で溝9aの内部に埋め込む酸化シリコン膜11と基板1との界面に生じるストレスを緩和するために形成する。本実施の形態では、基板1を酸化して溝9aの内壁に酸化シリコン膜10を形成する方法として、ISSG酸化法を用いる。ISSG酸化法は、前述したように、減圧した熱処理チャンバ内に水素と酸素を直接導入し、加熱した基板上でラジカル酸化反応を行う方法であり、シリコンだけでなく窒化シリコンも酸化するという強力な酸化作用を有している。従って、このISSG酸化法を用いて溝9aの内壁に酸化シリコン膜10を形成すると、図14に示すように、窒化シリコン膜3の上面と側壁とに膜厚13nm程度の酸化シリコン膜10’が形成される。ISSG酸化法で形成された酸化シリコン膜10、10’は、CVD法で堆積した酸化シリコン膜や既存のウェット酸化法で形成した熱酸化膜に比べて、フッ酸に対するエッチング耐性が高いエッチングレートが小さいという特徴がある。すなわち、後の工程でCVD法によって形成される絶縁膜酸化シリコン膜11よりもフッ酸を含む溶液に対するエッチングレートが小さい。言い換えれば、酸化シリコン膜10、10’は耐フッ酸用の膜として形成されている。このように、本実施の形態では、本来、耐酸化膜として機能する窒化シリコン膜3を積極的に酸化してその表面に酸化シリコン膜10’を形成する。次に、図15に示すように、溝9a内に絶縁膜を堆積する。この絶縁膜は、例えば高密度プラズマCVD法を用いて溝9aの内部を含む基板1上に酸化シリコン膜11を用いて堆積することができる。酸化シリコン膜11は、溝9aの上部の膜厚が600nm程度となるような厚い膜厚で堆積し、溝9aの内部に隙間なく酸化シリコン膜11を充填する。なお、溝9aの内壁と酸化シリコン膜10との間に窒化シリコン膜を薄く堆積してもよい。この窒化シリコン膜は、溝9aに埋め込んだ酸化シリコン膜11をデンシファイ焼き締めする際に、溝9aの内壁に形成された酸化シリコン膜10が活性領域側に厚く成長するのを抑制する作用がある。この窒化シリコン膜の形成方法としては、酸化シリコン膜10を形成する前にCVD法で堆積する方法や、窒素を含む雰囲気中で熱処理を施すことによって形成する方法が挙げられる。次に、約1150°Cの窒素雰囲気中で基板1を熱酸化することによって、溝9aに埋め込んだ酸化シリコン膜11の膜質を改善するためのデンシファイ焼き締め処理を行った後、図16に示すように、化学的機械研磨CMP法を用いて溝9aの上部の酸化シリコン膜11を研磨することにより、その表面を平坦化する。この研磨は、窒化シリコン膜3をストッパに用いて行ない、酸化シリコン膜11の表面の高さが窒化シリコン膜3のそれと同じになった時点を終点とする。従って、この研磨を行うと、窒化シリコン膜3の上面の酸化シリコン膜10’は除去されるが、窒化シリコン膜3の側壁には酸化シリコン膜10’が残留する。ここまでの工程により、溝9aの内部に酸化シリコン膜11が埋め込まれた素子分離溝9が完成する。また、ここでは酸化シリコン膜11の研磨をCMP法によって行うが、他の方法として、例えば、エッチバック法によっておこなうこともできる。または、CMP法を行った後にエッチバック法を組み合わせて行うことも可能である。ここで、デンシファイ焼き締め処理を行った後、CMP工程に先立って、フォトレジスト膜をマスクにしたドライエッチングで窒化シリコン膜3の上部の酸化シリコン膜11を、ドライエッチング法等によりあらかじめ除去することもできる図示せず。このときのフォトレジスト膜のパターンは、素子分離領域の窒化シリコン膜3をドライエッチングするときに使用したフォトレジスト膜の反転パターンを使用することができる。このように、酸化シリコン膜11を予め除去することにより、CMP工程での酸化シリコン膜11の研磨量を減らすことができるため、CMP工程の処理時間を短縮することができる。また、酸化シリコン膜11の研磨量を減らしたことで、各素子分離領域における研磨後の膜厚のばらつきを低減することができる。次に、図17に示すように、素子分離溝9に埋め込まれた酸化シリコン膜11と窒化シリコン膜3の側壁の酸化シリコン膜10’をエッチバックしてそれらの表面を窒化シリコン膜3のそれよりも僅かに下方に後退させた後、図18に示すように、熱リン酸を用いたウェットエッチングによって、窒化シリコン膜3を除去する。熱リン酸を用いたウェットエッチングは、酸化シリコンに対する窒化シリコンのエッチング選択比が約30程度であることから、窒化シリコン膜3を完全に除去しても酸化シリコン膜2、10、10’、11のエッチング量は、僅かである。従って、熱リン酸を用いたウェットエッチングで窒化シリコン膜3を除去すると、図19に拡大して示すように、活性領域の基板1上の酸化シリコン膜2の表面と、素子分離溝9内の酸化シリコン膜11の表面との間に段差が発生すると共に、窒化シリコン膜3の側壁に形成されていた酸化シリコン膜10’が酸化シリコン膜11の側壁に残留する。次に、図20に示すように、上記段差を低減するために、フッ酸系のエッチング液を使って酸化シリコン膜2、10’、11をウェットエッチングする。このウェットエッチングを行うと、素子分離溝9の中央部付近では、その上面のみがエッチング液に晒されるのに対し、素子分離溝9の端部では、その上面と側面とがエッチング液に晒される。ところが、ISSG酸化法で形成した酸化シリコン膜10’は、CVD法で堆積した酸化シリコン膜11に比べて、フッ酸に対するエッチングレートが小さい約0.83程度ことから、酸化シリコン膜11の側壁に酸化シリコン膜10’が形成されている場合には、素子分離溝9の端部における酸化シリコン膜11の後退リセス量が抑制される。これに対し、酸化シリコン膜11の側壁に酸化シリコン膜10’が形成されていない場合には、図21に示すように、素子分離溝9の端部の酸化シリコン膜11が中央部の酸化シリコン膜11に比べて大きく下方に後退リセスする。このように、素子分離溝9に埋め込んだ酸化シリコン膜11よりもエッチングレートが小さい酸化シリコン膜10’を素子分離溝9の端部に形成する本実施の形態によれば、素子分離溝9の端部の後退リセス量を低減することができる。次に、図22に示すように、基板1を約800~1100°Cで熱酸化して活性領域の基板1の表面に膜厚15nm程度の酸化シリコン膜12を形成する。続いて、酸化シリコン膜12を通じて基板1の一部にn型不純物例えばリンをイオン注入し、他部にp型不純物ホウ素をイオン注入した後、基板1を約950°Cで熱処理して上記不純物を引き延ばし拡散することにより、基板1の一部にp型ウエル13を形成し、他部にn型ウエル14を形成する。次に、フッ酸を用いたウェットエッチングで基板1の表面の酸化シリコン膜12を除去した後、図23に示すように、基板1上にゲート絶縁膜15を形成する。このゲート絶縁膜15は、基板1を約800~850°Cで熱酸化することによって、その表面に膜厚4nm程度の清浄なゲート酸化膜を形成する。続いてゲート絶縁膜15の上部にゲート電極16を形成する。ゲート電極16は導電性膜からなり、例えばゲート絶縁膜15上にリンをドープした多結晶シリコン膜をCVD法で堆積し、続いてその上部にスパッタリング法でWSiタングステンシリサイド膜を堆積し、さらにその上部にCVD法で酸化シリコン膜17を堆積した後、フォトレジスト膜図示せずをマスクにしたドライエッチングでこれらの膜をパターニングすることによって形成する。図24は、p型ウエル13、n型ウエル14のそれぞれに形成されたゲート電極16を示す平面図である。本実施の形態によれば、素子分離溝9の端部の後退リセス量が低減されることにより、ゲート電極材料をドライエッチングしてゲート電極16を形成する際、素子分離溝9と活性領域p型ウエル13、n型ウエル14との境界部に沿ってゲート電極材料のエッチング残りが生じることがないので、隣接するゲート電極16同士が短絡する不良の発生を防止することができる。次に、図25に示すように、p型ウエル13にn型不純物リンまたはヒ素をイオン注入してn型半導体領域18を形成し、n型ウエル14にp型不純物ホウ素をイオン注入してp型半導体領域19を形成した後、基板1上にCVD法で堆積した酸化シリコン膜を異方的にエッチングすることによって、ゲート電極16の側壁にサイドウォールスペーサ20を形成する。その後、p型ウエル13にn型不純物リンまたはヒ素をイオン注入することによって高不純物濃度のn型半導体領域21ソース、ドレインを形成し、n型ウエル14にp型不純物ホウ素をイオン注入することによって高不純物濃度のp型半導体領域22ソース、ドレインを形成する。ここまでの工程により、nチャネル型MISFETQnおよびpチャネル型MISFETQpが完成する。本実施の形態によれば、素子分離溝9の端部の後退リセス量が低減されることにより、活性領域の基板1の表面に形成されるゲート絶縁膜15が活性領域の端部肩部で局所的に薄くなる現象が抑制されるので、nチャネル型MISFETQnおよびpチャネル型MISFETQpのそれぞれのキンク特性を抑制することができる。以上、本願において開示される実施の形態のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。反射防止膜を構成する成分に起因する異物を除去するために窒化シリコン膜上に酸化シリコン膜を形成し、この酸化シリコン膜をウェットエッチングすることにより、異物を除去できる。また、窒化シリコン膜をパターニング後に熱酸化、ウェット洗浄を行うことにより、針状突起を除去できる。これにより、針状突起に起因するゲート電極の絶縁破壊を防止することができる。これにより半導体装置の信頼性を向上することができる。素子分離溝の端部の後退リセス量が低減されることにより、ゲート電極材料をドライエッチングしてゲート電極を形成する際、素子分離溝と活性領域との境界部に沿ってゲート電極材料のエッチング残りが生じることがないので、隣接するゲート電極同士が短絡する不良の発生を防止することができる。これにより半導体装置の信頼性を向上することができる。素子分離溝の端部の後退リセス量が低減されることにより、活性領域の基板の表面に形成されるゲート酸化膜が活性領域の端部肩部で局所的に薄くなる現象が抑制されるので、MISFETのキンク特性を抑制することができる。これにより半導体装置の信頼性を向上することができる。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。