第1抵抗状態から第2抵抗状態に遷移する第1動作及び前記第2抵抗状態から前記第1抵抗状態に遷移する第2動作によって抵抗状態が変わる抵抗可変膜並びに当該抵抗可変膜に直列接続された電流整流素子からなるメモリセルを有するメモリセルアレイと、第1極性の電圧パルス印加によって前記メモリセルに前記第1動作及び前記第2動作をさせるユニポーラ方式、並びに、前記第1極性とは異なる第2極性の電圧パルス印加によって前記メモリセルに前記第1動作をさせ且つ前記第1極性の電圧パルス印加によって前記メモリセルに前記第2動作をさせるバイポーラ方式の動作モードを有するデータ書き込み部と、前記メモリセルの前記第1動作の回数をカウントする第1動作回数カウント回路と、前記第1動作回数カウント回路を参照し、前記ユニポーラ方式による前記第1動作回数が第1規定回数に達した場合に前記データ書き込み部の動作モードを前記バイポーラ方式に切り替える動作モード切り替え部とを備え、前記動作モード切り替え部は、前記バイポーラ方式による前記第1動作回数が第3規定回数に達した場合に前記データ書き込み部の動作モードを前記ユニポーラ方式に切り替え、前記第3規定回数は、前記第1規定回数よりも小さく、前記抵抗可変膜は、カーボンナノチューブ、フラーレン、その他の立体構造を有する炭素材料である炭素系ナノマテリアルからなることを特徴とする半導体記憶装置。第1抵抗状態から第2抵抗状態に遷移する第1動作及び前記第2抵抗状態から前記第1抵抗状態に遷移する第2動作によって抵抗状態が変わる抵抗可変膜並びに当該抵抗可変膜に直列接続された電流整流素子からなるメモリセルを有するメモリセルアレイと、第1極性の電圧パルス印加によって前記メモリセルに前記第1動作及び前記第2動作をさせるユニポーラ方式、並びに、前記第1極性とは異なる第2極性の電圧パルス印加によって前記メモリセルに前記第1動作をさせ且つ前記第1極性の電圧パルス印加によって前記メモリセルに前記第2動作をさせるバイポーラ方式の動作モードを有するデータ書き込み部と、前記メモリセルの前記第1動作の回数をカウントする第1動作回数カウント回路と、前記第1動作回数カウント回路を参照し、前記ユニポーラ方式による前記第1動作回数が第1規定回数に達した場合に前記データ書き込み部の動作モードを前記バイポーラ方式に切り替える動作モード切り替え部とを備えることを特徴とする半導体記憶装置。第1抵抗状態から第2抵抗状態に遷移する第1動作及び前記第2抵抗状態から前記第1抵抗状態に遷移する第2動作によって抵抗状態が変わる抵抗可変膜並びに当該抵抗可変膜に直列接続された電流整流素子からなるメモリセルを有するメモリセルアレイと、第1極性の電圧パルス印加によって前記メモリセルに前記第1動作及び前記第2動作をさせるユニポーラ方式、並びに、前記第1極性とは異なる第2極性の電圧パルス印加によって前記メモリセルに前記第1動作をさせ且つ前記第1極性の電圧パルス印加によって前記メモリセルに前記第2動作をさせるバイポーラ方式の動作モードを有するデータ書き込み部と、前記データ書き込み部が所定の前記メモリセルが前記第1動作するまでに前記ユニポーラ方式による前記電圧パルスの印加を繰り返した回数をカウントする繰り返し回数カウント回路と、前記所定のメモリセルに対するデータ書き込みの際、前記繰り返し回数カウント回路を参照し、前記ユニポーラ方式による前記繰り返し回数が第2規定回数に達した場合に前記データ書き込み部の動作モードを前記バイポーラ方式に切り替える動作モード切り替え部とを備えることを特徴とする半導体記憶装置。前記メモリセルの第1動作の回数をカウントする第1動作回数カウント回路を備え、前記動作モード切り替え部は、前記第1動作回数カウント回路を参照し、前記ユニポーラ方式による前記第1動作回数が第1規定回数に達した場合に前記データ書き込み部の動作モードを前記バイポーラ方式に切り替えることを特徴とする請求項3記載の半導体記憶装置。前記動作モード切り替え部は、前記バイポーラ方式による前記第1動作回数が第3規定回数に達した場合に前記データ書き込み部の動作モードを前記ユニポーラ方式に切り替えることを特徴とする請求項2又は4記載の半導体記憶装置。前記第3規定回数は、前記第1規定回数よりも小さいことを特徴とする請求項5記載の半導体記憶装置。前記抵抗可変膜は、カーボンナノチューブ、フラーレン、その他の立体構造を有する炭素材料である炭素系ナノマテリアルからなることを特徴とする請求項6記載の半導体記憶装置。データ書き込みエラー発生と消費電力を低減させた半導体記憶装置を提供することを目的とする。実施形態に係る半導体記憶装置は、第1抵抗状態から第2抵抗状態に遷移する第1動作及び前記第2抵抗状態から前記第1抵抗状態に遷移する第2動作によって抵抗状態が変わる抵抗可変膜並びに当該抵抗可変膜に直列接続された電流整流素子からなるメモリセルを有するメモリセルアレイと、第1極性の電圧パルス印加によって前記メモリセルに前記第1動作及び前記第2動作をさせるユニポーラ方式、並びに、前記第1極性とは異なる第2極性の電圧パルス印加によって前記メモリセルに前記第1動作をさせ且つ前記第1極性の電圧パルス印加によって前記メモリセルに前記第2動作をさせるバイポーラ方式の動作モードを有するデータ書き込み部と、前記メモリセルの前記第1動作の回数をカウントする第1動作回数カウント回路と、前記第1動作回数カウント回路を参照し、前記ユニポーラ方式による前記第1動作回数が第1規定回数に達した場合に前記データ書き込み部の動作モードを前記バイポーラ方式に切り替える動作モード切り替え部とを備える。以下、図面を参照しながら実施形態に係る半導体記憶装置について説明する。[第1の実施形態]先ず、第1の実施形態に係る半導体記憶装置のメモリセルアレイの一例を説明しておく。図1中Aは、本実施形態に係るメモリセルアレイ1の一部を示す等価回路図であり、図1中Bは、図1中Aに示すメモリセルMCを示す構造図である。メモリセルアレイ1は、図1中Aに示すように、複数のワード線WL、これら複数のワード線WLに交差する複数のビット線BL、並びに、これら複数のワード線WL及びビット線BLの各交差部に設けられた複数のメモリセルMCを備える。メモリセルMCは、直列接続された可変抵抗素子VR及び電流整流素子RFからなる。このメモリセルMCは、可変抵抗素子VRの抵抗値の違いによってデータを記憶する。すなわち、例えば、可変抵抗素子VRの抵抗値の大きさによって、‘0’/‘1’のデータを規定する。また、可変抵抗素子VRの抵抗値は、可変抵抗素子VRに対して所定の電圧を所定の時間印加することで変化させることができる。可変抵抗素子VRは、図1中Bに示すように、上部電極TE、下部電極BE、並びに、これら上部電極TE及び下部電極BEに挟まれた抵抗可変膜VRFを備える。抵抗可変膜としては、まず広く研究、開発されている、ニッケル酸化物NiOを始めとした二元系金属酸化物や、ストロンチウムジルコニウム酸化物SrZrO3を始めとして多元系金属酸化物が挙げられる。しかし、金属酸化物は組成や結晶構造を制御して作製することが難しく、組成や結晶構造の制御性の低さに起因すると考えられる抵抗可変膜の電気特性不安定性やばらつきが大きく、再現性良く所望の電気特性を得ることが困難という欠点もある。炭素系材料もまた抵抗変化層の候補として材料探索や作製方法の検討がなされている。炭素系材料は、単一の炭素で構成されるため、組成の制御は比較的容易でプロセス条件の依存性が少なく、制御しやすいメリットがある。しかし、炭素膜は高温高圧で作製しない限り、黒鉛、所謂、グラファイト構造が容易に形成されるため、電気抵抗率は低い。電気抵抗率が低すぎると、電気抵抗状態を変化させる際にメモリセルに流れる電流が大きくなり、消費電力も大きくなる。また抵抗状態の変化は、膜の炭素の結合状態sp3結合とsp2結合の違いに起因するとも考えられており、結合状態を変えるためには大電流が必要であることが予想され、抵抗変化に必要な電流の低減が困難である可能性がある。一方、同じ炭素系膜の中でも炭素系ナノマテリアルもまた、抵抗可変膜の一候補である。炭素系ナノマテリアルとは、カーボンナノチューブ、フラーレン、その他の立体構造を有する炭素材料の総称である。この炭素系ナノマテリアルを積層した層では、均質膜として形成されるバルク膜と異なり、微細チューブが積み上げられた間隙の多い立体構造であるが故に、電流パスが空間的に制限される。従って、炭素系ナノマテリアル自体が導電体であっても、炭素系ナノマテリアル層を流れる電流は少なく、炭素系ナノマテリアル層の電気抵抗状態を変化させる際に必要な電流を下げることが可能である。詳細な炭素系ナノマテリアル層の抵抗変化のメカニズムは明らかではないが、上述のような炭素系ナノマテリアル特有の電流制限機構により、炭素系ナノマテリアルを使った抵抗変化型メモリは、電気抵抗状態を変化させる際に必要な電流を低減できる可能性があるため、注目を集めている。上述のような理由から、抵抗可変膜VRFとして、炭素系ナノマテリアルを使うことが望ましい。図1中Bの場合、抵抗可変膜VRFの例として、カーボンナノチューブから構成される膜が示されている。また、下部電極BE、上部電極TEに関しては、熱に強く、且つ、抵抗値の低い材料が望ましく、例えばタングステンW、チタンTi、窒化タングステンWN、窒化チタンTiN、タングステンシリサイドWSi、ニッケルシリサイドNiSi、コバルトシリサイドCoSi、チタンシリサイドTiSi、高濃度に不純物を含有したポリシリコン等を用いることができる。電流整流素子RFは、電圧電流特性において所定の電流整流特性を有すれば、材質、構造等は、特に限定されない。電流整流素子RFとしては、例えば、ポリシリコンPoly-Siで作製したダイオードが挙げられる。ダイオードの一例としては、不純物を含有するp型層及びn型層を備えるPN接合ダイオードが用いられる。また他にも、ダイオードとして、PN接合ダイオードのほかに、ショットキーダイオードや、p型層及びn型層の間に不純物を含有しないi層を挿入したPINダイオード等の各種ダイオード、パンチスルーダイオード等を用いることもできる。また、選択されたメモリセルMCの可変抵抗素子VRに所望の電圧、電流が供給できるような電流整流特性を得られるように、電流整流素子RFに用いられる材料として、シリコンSi以外に、シリコンゲルマニウムSiGe、ゲルマニウムGe等の半導体、半導体と金属の混晶、酸化物等の絶縁体を用いることも可能である。図1中Bの場合、電流整流素子の例として、ポリシリコンから構成されるPINダイオードが示されている。なお、以下において、高抵抗状態第1抵抗状態の抵抗可変膜VRFの抵抗状態が低抵抗状態第2抵抗状態に遷移する動作をセット動作、低抵抗状態の抵抗可変膜VRFが高抵抗状態に遷移する動作をリセット動作と呼ぶこともある。更に、セット動作及びリセット動作させることをデータ書き込み動作と呼ぶこともある。次に、炭素系ナノマテリアルを抵抗可変膜VRFとして用いた場合の、抵抗可変膜VRFの特性について説明する。始めに、ユニポーラ方式によるデータ書き込み動作時の抵抗可変膜VRFの特性について説明する。ここで、ユニポーラ方式とは、抵抗可変膜VRFにセット動作させる際にメモリセルMCに印加する電圧パルスの極性と、リセット動作させる際にメモリセルMCに印加する電圧パルスの極性が同じとなる電圧パルスの印加動作のことである。ユニポーラ方式では、通常、電流整流素子RFに対して順方向となる電圧パルスを印加する。なお、抵抗可変膜VRFの抵抗値は、1回の電圧パルス印加だけでは十分に遷移しなかったり、所望の方向とは逆方向に遷移してしまったりすることがある。例えば、高抵抗状態の抵抗可変膜にセット動作させるためセット動作に必要な電圧パルスを印加しても、抵抗可変膜VRFの抵抗値が低抵抗側とは逆の高抵抗側に遷移することがある。そのため、抵抗可変膜VRFをセット動作/リセット動作させる場合には、複数回の電圧パルス印加が必要となる場合がある。以下において、この電圧パルス印加の繰り返しをリトライ、電圧パルスの印加の繰り返し回数をリトライ回数と呼ぶこともある。また、抵抗可変膜VRFの1回のセット動作/リセット動作を書き込みサイクル或いは単にサイクルと呼ぶこともある。図2は、ユニポーラ方式における、書き込みサイクル数とセル電流の関係を示す図である。図2中白丸がセット動作後のデータ読み出し時のセル電流であり、黒丸がリセット動作後のデータ読み出し時のセル電流である。セット動作後は、抵抗可変膜VRFは低抵抗状態にあるため、データ読み出し時のセル電流は、スペック電流値よりも大きくなっている。これに対し、リセット動作後は、抵抗可変膜VRFが高抵抗状態にあるため、データ読み出し時のセル電流は、スペック電流値よりも小さくなっている。また、図2の場合、書き込みサイクル数が100回を超えた当たりからセル電流及びの記録がない点にも注目されたい。これは、ユニポーラ方式によるデータ書き込み動作によって抵抗可変膜VRFのセット動作/リセット動作を繰り返していくと、ある時点で抵抗可変膜VRFの抵抗状態が遷移しなくなったことを意味している。このように、ユニポーラ方式の場合、書き込みサイクル数が増えるにつれ、抵抗可変膜VRFの抵抗を変化させることが困難になり、延いては、データ書き込みエラーに繋がる。続いて、バイポーラ方式によるデータ書き込み動作時の抵抗可変膜VRFの特性について説明する。ここで、バイポーラ方式とは、抵抗可変膜VRFにセット動作させる際にメモリセルMCに印加する電圧パルスの極性と、リセット動作させる際にメモリセルMCに印加する電圧パルスの極性が逆となる電圧パルスの印加動作のことである。本実施例のバイポーラ方式では、セット動作の場合、電流整流素子RFに対して逆方向第2極性となる電圧パルスを印加し、リセット動作の場合、電流整流素子RFに対して順方向第1極性となる電圧パルスを印加することとする。図3は、バイポーラ方式における、書き込みサイクル数とセル電流との関係を示した図である。図3中白丸がセット動作後のデータ読み出し時のセル電流であり、黒丸がリセット動作後のデータ読み出し時のセル電流である。バイポーラ方式の場合、図3に示すように、書き込みサイクル数が1万回に達しても、図2に示すユニポーラ方式の場合とは異なり、抵抗可変膜VRFの抵抗状態が正常に遷移していることが分かる。以上からユニポーラ方式よりも、メモリセルMCに対するデータ書き込み動作の信頼性を確保する観点からは、バイポーラ方式によるデータ書き込み動作の方が優れていると言える。しかし、次に説明するように、ユニポーラ方式によるデータ書き込み動作の方が、バイポーラ方式によるデータ書き込み動作よりも有利な点もある。図4は、データ書き込み動作時のメモリセルアレイを示す図である。図4は、ワード線WL1及びビット線BL2に接続されたメモリセルMC ́を選択メモリセルとした場合を示しており、それ以外のメモリセルMCは、非選択メモリセルとなる。例えば、選択メモリセルをセット動作させるには、非選択メモリセルの抵抗可変膜VRFに印加される電圧が、セット動作に必要な電圧以下になるよう、各配線に印加する電圧を調整すれば良い。この各配線の電圧調整方法は、選択メモリセルをユニポーラ方式でセット動作する場合と、バイポーラ方式でセット動作する場合とで異なる。一般に、ユニポーラ方式でセット動作を行う場合、電流整流素子RFには、ある一つの電圧方向でのみ電流を流すという特性が求められるため、非選択メモリセルに流れる電流は小さい。一方、バイポーラ方式でセット動作を行う場合、電流整流素子RFには、異なる二つの電圧方向に対して、それぞれに所望の電流流すという特性が求められるため、非選択メモリセルに流れるリーク電流は大きい。しかし、電流整流素子RFとして、同じバイポーラ動作用の素子を用いた場合、ユニポーラ方式とバイポーラ方式とで、非選択メモリセルに流れるリーク電流はどちらが大きいか明らかでない。そこで、発明者等は独自に計算を行い、同じバイポーラ方式の電流整流素子RFを用いた場合の、ユニポーラ方式とバイポーラ方式とでの非選択メモリに流れるリーク電流の比較を行った。図5は、選択メモリセルの抵抗可変膜VRFに供給可能な電圧と非選択ワード線WLのリーク電流総和との関係を示す図であり、図6は、選択メモリセルの抵抗可変膜VRFに供給可能な電流と非選択ワード線WLに流れる電流総和との関係を示す図である。図5及び図6中、白丸はユニポーラ方式によって抵抗可変膜VRFをセット動作させた場合、黒丸はバイポーラ方式によって抵抗可変膜VRFをセット動作させた場合を示している。また、図5及び図6では、メモリセルアレイ1は64K個のメモリセルMCからなり、選択メモリセルは配線の電圧を調整するドライバから最も遠い位置にある場合について計算している。図5及び図6から、ユニポーラ方式及びバイポーラ方式によって抵抗可変膜VRFをセット動作させる場合であって、選択メモリセルMC ́に同じ電圧及び電流を供給する場合には、バイポーラ方式よりもユニポーラ方式の方が非選択ワード線WLに流れる電流総和が少ないことが分かる。つまり、図5及び図6に示す結果から、消費電力を削減する観点からは、ユニポーラ方式によるデータ書き込み動作の方が優れていると言える。そこで、第1の実施形態に係る半導体記憶装置は、データ書き込み動作の信頼性の確保及び消費電力の削減の両方の観点から、ユニポーラ方式及びバイポーラ方式を併用したデータ書き込み動作を採用する。具体的には、通常は、ユニポーラ方式によるデータ書き込み動作を実行しつつ、書き込みサイクル数に応じた所定の間隔でバイポーラ方式によるデータ書き込み動作を所定のサイクル数だけ実行する。これは、一旦、ユニポーラ方式によるデータ書き込み動作を繰り返すことによって、データ書き込み動作が困難になってしまった抵抗可変膜VRFを、バイポーラ方式によるデータ書き込み動作によって、再び書き込み動作可能にするためである。図7は、本実施形態に係る半導体記憶装置の書き込みサイクル数とセル電流の関係を示す図であり、本実施形態のデータ書き込み動作の原理を説明する図である。図7中白丸がセット動作後のデータ読み出し時のセル電流であり、黒丸がリセット動作後のデータ読み出し時のセル電流である。図7は、通常、ユニポーラ方式によるデータ書き込み動作を実行し、50サイクルに1サイクルだけバイポーラ方式によるデータ書き込み動作を実行する場合について示している。図7の場合、図中点線円で示すように、一旦セット動作しなくなった抵抗可変膜VRFが、バイポーラ方式によるデータ書き込み動作によって再びセット動作可能になり、その後暫くの間、ユニポーラ方式によるデータ書き込み動作でもセット動作/リセット動作していることが分かる。このように、本実施形態では、ユニポーラ方式とバイポーラ方式を併用することで、通常はユニポーラ方式による消費電力が少ないデータ書き込み動作を実行しつつ、所定の間隔でバイポーラ方式によるデータ書き込み動作を実行することで、データ書き込みの信頼性も確保している。なお、電流整流素子RFには、ユニポーラ方式とバイポーラ方式とでの書き込み動作が可能となるものを用いる。一般には、バイポーラ方式用の電流整流素子RFを用いれば、ユニポーラ方式での動作も可能である。次に、図8を用いて説明したデータ書き込み動作を用いた本実施形態に係る半導体記憶装置のシステム構成例について説明する。図8は、本実施形態に係る半導体記憶装置のシステム構成例である。本実施形態に係る半導体記憶装置は、図1に示すメモリセルアレイ1の他、メモリセルアレイ1のメモリセルMCにデータを書き込むデータ書き込み部2、データ書き込み部2の動作モードを切り替える動作モード切り替え部3、並びに、データ書き込み部2の動作モードの切り替えの基準データを保持する書き込み動作回数カウント回路4第1動作回数カウント回路を備える。データ書き込み部2は、メモリセルアレイ1に対して、データ書き込みに必要な電圧を印加する回路である。このデータ書き込み部2は、データ書き込み動作をユニポーラ方式で実行する動作モードと、バイポーラ方式で実行する動作モードの2つの動作モードを有し、各方式に合わせて各ワード線WL及び各ビット線BLに供給する電圧を調整する。書き込み動作回数カウント回路4は、メモリセルアレイ1の特定のメモリセルMCをモニタメモリセルMMCとし、これらモニタメモリセルMMCの書き込み動作の回数Nc1第1動作回数をカウントする回路である。動作モード切り替え部3は、データ書き込み部2の動作モードがユニポーラ方式であった場合、書き込み動作カウンタ回路4を参照し、ユニポーラ方式による抵抗可変膜VRFの書き込み動作回数Nc1が、所定の規定回数Nu第1規定回数に達した場合、書き込み動作回数Nc1を0に初期化すると共に、データ書き込み部2の動作モードをバイポーラ方式に切り替える。また、データ書き込み部2の動作モードがバイポーラ方式であった場合、書き込み動作回数カウント回路4を参照し、ユニポーラ方式による抵抗可変膜の書き込み動作回数Nc1が、所定の規定回数Nb第3規定回数に達した場合、書き込み動作回数Nc1を0に初期化すると共に、データ書き込み部2の動作モードをバイポーラ方式に切り替える。なお、規定回数Nu、Nbは、Nu>Nbの関係になるように設定しておくことが望ましい。これは、ユニポーラ方式による省電力化のより大きな効果を得るためである。また、規定回素Nbは、メモリセルアレイ1の各メモリセルMCが1度はバイポーラ方式による書き込み動作を行うような値に設定しておくことが望ましい。以上、本実施形態によれば、ユニポーラ方式によるデータ書き込み動作とバイポーラ方式によるデータ書き込み動作を併用することで、データ書き込みエラー発生と消費電力を低減させた半導体記憶装置を提供することができる。[第2の実施形態]第1の実施形態では、メモリセルMCモニタメモリセルMMCの書き込み動作回数Nc1に基づいてデータ書き込み部2の動作モードを切り替えていた。これに対し、第2の実施形態では、ユニポーラ方式によって抵抗可変膜VRFを書き込み動作させる場合のリトライ回数によってデータ書き込み部2の動作モードを切り替える。図9は、第2の実施形態に係る半導体記憶装置のシステム構成例である。本実施形態に係る半導体記憶装置の場合、書き込み動作回数カウンタ回路4に替えて繰り返し回数カウント回路5を備える。繰り返し回数カウント回路5は、メモリセルアレイ1の所定のメモリセルMCの書き込み動作時のリトライ回数Nc2繰り返し回数をカウントする回路である。本実施形態の場合、動作モード切り替え部3は、データ書き込み部2の動作モードがユニポーラ方式であった場合、繰り返し回数カウント回路5を参照し、ユニポーラ方式による抵抗可変膜VRFのセット動作のリトライ回数Nc2が、所定の規定回数Nr第2規定回数に達した場合、データ書き込み部2の動作モードをバイポーラ方式に切り替えた後、バイポーラ方式によって抵抗可変膜VRFをセット動作させる。そして、抵抗可変膜VRFが正常に書き込み動作した後、再び、データ書き込み部2の動作モードをユニポーラ方式に戻す。本実施形態の場合、リトライ回数によって個々にメモリセルMCのセット動作の困難性を判定するため、第1の実施形態に比べて、より適切に消費電力を削減することが可能である。なお、所定のメモリセルMCのリトライ回数Nc2が規定回数Nrを超えた場合、他のメモリセルMCの抵抗可変膜VRFにおいても、ユニポーラ方式による書き込み動作が難しくなってきていることも考えられる。そのため、所定のメモリセルMCのリトライ回数Nc2が規定回数Nrを超えた場合、他のメモリセルMCに対しても一斉にバイポーラ方式によるデータ書き込み動作に切り替えても良い。[第3の実施形態]第3の実施形態は、第1の実施形態と第2の実施形態を組み合わせた実施形態となる。つまり、第3の実施形態では、抵抗可変膜VRFの書き込み動作回数Nc1とユニポーラ方式によって抵抗可変膜VRFを書き込み動作させた際のリトライ回数Nc2とによってデータ書き込み部2の動作モードを切り替える。図10は、第3の実施形態に係る半導体記憶装置のシステム構成例である。本実施形態に係る半導体記憶装置の場合、第1の実施形態で説明した書き込み動作回数カウンタ回路4と第2の実施形態で説明した繰り返し回数カウント回路5を備える。本実施形態の場合、動作モード切り替え部3は、データ書き込み部2の動作モードがユニポーラ方式であった場合、第1の実施形態と同様、書き込み動作回数カウント回路4と繰り返し回数カウント回路5を参照し、書き込み動作回数Nc1が規定回数Nuに達した場合、書き込み動作回数Nc1を0に初期化すると共に、データ書き込み部2の動作モードをバイポーラ方式に切り替える。また、リトライ回数Nc2が規定回数Nrに達した場合、第2の実施形態と同様、データ書き込み部2の動作モードを一旦バイポーラ方式に切り替えた上でバイポーラ方式によって抵抗可変膜VRFを書き込み動作させる。そして、抵抗可変膜VRFが正常に書き込み動作した後、再び、データ書き込み部2の動作モードをユニポーラ方式に戻す。また、データ書き込み部2の動作モードがバイポーラ方式であった場合は、第1の実施形態と同様、書き込み動作回数カウント回路4を参照し、セット動作回数Nc1が、規定回数Nbに達した場合、書き込み動作回数Nc1を0に初期化すると共に、データ書き込み部2の動作モードをバイポーラ方式に切り替える。本実施形態の場合、書き込み動作回数Nc1とリトライ回数Nc2に基づいてデータ書き込み部2の動作モードを切り替えるため、第1の実施形態の効果及び第2の実施形態の効果を併せて得ることができる。[その他]以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。