基準信号に基づいて開閉が制御される第1スイッチと、第1電源電圧と第2電源電圧とに基づいて電源電圧判定信号を生成する判定信号生成回路と、前記電源電圧判定信号に基づいて開閉が制御される第2スイッチと、前記第1スイッチと前記第2スイッチとは直列に接続されてスイッチ部を形成し、第1電源電圧と前記スイッチ部との間に直列に挿入される第1負荷素子とを具備し、前記スイッチ部は、前記基準信号が所定の第1電圧を超え、前記電源電圧判定信号が所定の第2電圧を超えたとき回路を閉成して前記第1負荷素子に電流を供給し、前記第1負荷素子と前記スイッチ部との接続ノードから前記第1電源電圧の状態を示す第1出力信号を出力する電源電圧検出回路。前記第1電源電圧と前記第2電源電圧との間に直列に接続される第3スイッチと第2負荷素子とを備える出力回路をさらに具備し、前記第3スイッチは、前記第1出力信号に応答して回路を開閉して前記第2負荷素子に流れる電流を制御し、前記第3スイッチと前記第2負荷素子との接続ノードから第2出力信号を出力する請求項1に記載の電源電圧検出回路。前記第1電源電圧と前記第2電源電圧とに基づいて、前記基準信号を示す基準電圧を生成する基準電圧源をさらに具備する請求項1または請求項2に記載の電源電圧検出回路。前記第1電源電圧と前記第2電源電圧とに基づいて、基準電流を生成する基準電流源と、前記基準電流を電圧信号に変換して前記基準信号として前記第1スイッチに供給する電流電圧変換回路とをさらに具備する請求項1または請求項2に記載の電源電圧検出回路。判定信号生成回路は、前記第1電源電圧と前記第2電源電圧との間に直列に接続される第1抵抗素子と第2抵抗素子とを備え、前記第1抵抗素子と前記第2抵抗素子との接続ノードの電圧を前記電源電圧判定信号として前記第2スイッチに供給する請求項1から請求項4のいずれかに記載の電源電圧検出回路。判定信号生成回路は、前記第1電源電圧と前記第2電源電圧との間に直列に接続されるツェナーダイオードと抵抗素子とを備え、前記ツェナーダイオードと前記抵抗素子との接続ノードの電圧を前記電源電圧判定信号として前記第2スイッチに供給する請求項1から請求項4のいずれかに記載の電源電圧検出回路。前記第1スイッチ、前記第2スイッチは、半導体スイッチを含む請求項1から請求項6のいずれかに記載の電源電圧検出回路。前記第1スイッチ、前記第2スイッチは、NチャネルMOSトランジスタを含み、前記第1負荷素子は、抵抗素子を含む請求項1から請求項7のいずれかに記載の電源電圧検出回路。前記第1スイッチ、前記第2スイッチは、NチャネルMOSトランジスタを含み、前記電流電圧変換回路は、ゲートとドレインとが接続され、前記基準電流をドレイン電流として流すNチャネルMOSトランジスタを含み、前記第1スイッチのNチャネルMOSトランジスタと、前記電流電圧変換回路のNチャネルMOSトランジスタとはカレントミラー回路を形成する請求項4に記載の電源電圧検出回路。前記第1スイッチ、前記第2スイッチは、NチャネルMOSトランジスタを含み、前記第3スイッチは、PチャネルMOSトランジスタを含む請求項2に記載の電源電圧検出回路。前記第2負荷素子は、抵抗素子を含む請求項2または請求項10に記載の電源電圧検出回路。前記出力回路は、前記第1電源電圧と前記第2負荷素子との間に、前記第3スイッチと直列に接続される第4スイッチを備える請求項2または請求項10または請求項11に記載の電源電圧検出回路。前記出力回路は、前記第1電源電圧と前記第2負荷素子との間に、前記第3スイッチと並列に接続される第5スイッチを備える請求項2または請求項10から請求項12のいずれかに記載の電源電圧検出回路。前記第1電源電圧および前記第2電源電圧と異なる第3電源電圧および第4電源電圧に基づいて、前記基準信号を生成する基準信号生成回路をさらに具備する請求項1または請求項2に記載の電源電圧検出回路。本発明は、簡単な構成で電源投入時にも精度よく電源電圧の状態を検出することができる電源電圧検出回路を提供する。以下に、[発明を実施するための形態]で使用される番号符号を用いて、課題を解決するための手段を説明する。これらの番号符号は、[特許請求の範囲]の記載と[発明を実施するための形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号符号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。本発明の観点では、電源電圧検出回路は、第1スイッチ122と、判定信号生成回路110と、第2スイッチ124と、第1負荷素子126とを具備する。第1スイッチ122は、基準信号に基づいて開閉が制御される。判定信号生成回路110は、第1電源電圧VDDと第2電源電圧VSSとに基づいて電源電圧判定信号VGを生成する。第2スイッチ124は、電源電圧判定信号VGに基づいて開閉が制御される。第1スイッチ122と第2スイッチ124とは直列に接続されてスイッチ部を形成する。第1負荷素子126は、第1電源電圧VDDとスイッチ部122/124との間に直列に挿入される。スイッチ部122/124は、基準信号Vrefが所定の第1電圧Vthを超え、電源電圧判定信号VGが所定の第2電圧Vthを超えたとき回路を閉成して第1負荷素子126に電流を供給し、第1負荷素子126とスイッチ部122/124との接続ノードから第1電源電圧VDDの状態を示す第1出力信号VOUTを出力する。本発明によれば、簡単な構成で精度よく電源電圧の状態を検出することができる電源電圧検出回路を提供することができる。図面を参照して本発明を実施するための形態を説明する。第1の実施の形態図1は、本発明の第1の実施の形態に係る電源電圧検出回路の構成を示す回路図である。電源電圧検出回路は、電源電圧VDDに基づいて電源電圧判定信号VGを生成する判定信号生成回路110と、電源電圧判定信号VGと基準信号である基準電圧Vrefとに基づいて出力信号VOUTを生成する電圧生成回路120とを具備する。図1に示される電源電圧検出回路は、さらに、出力回路130、基準電圧源140を具備する。出力回路130は、出力信号VOUTを論理反転して、出力信号VO_INVを出力する。基準電圧源140は、基準電圧基準信号Vrefを生成して出力する基準信号生成回路である。判定信号生成回路110は、電源電圧VDDと電源電圧VSSとの間に直列に接続される負荷素子である抵抗素子112、114を備える分圧器である。判定信号生成回路110は、電圧VDD-VSSを分圧して電源電圧判定信号VGを生成する。したがって、抵抗素子112および抵抗素子114の抵抗値の比を変えることにより電源電圧判定信号VGの電圧を調整することができる。抵抗素子112、114は、互いに近傍に配置され、特性的に類似するため、抵抗素子112、114の抵抗値の比は安定する。したがって、安定した電源電圧判定信号VGを生成することができる。電圧生成回路120は、第1スイッチとしてのNチャネルMOSトランジスタ122と、第2スイッチとしてのNチャネルMOSトランジスタ124と、抵抗素子126とを備える。抵抗素子126、トランジスタ124、トランジスタ122は、電源電圧VDDと電源電圧VSSとの間に直列に接続される。トランジスタ122は、ゲートに基準信号Vrefを印加され、基準電圧Vrefに応答してオンオフ状態を切り替える。トランジスタ124は、ゲートに電源電圧判定信号VGを印加され、電源電圧判定信号VGに応答してオンオフ状態を切り替える。抵抗素子126とトランジスタ124との接続ノードの電圧すなわち出力信号VOUTは、トランジスタ122およびトランジスタ124のうちの少なくとも一方がオフ状態のときには抵抗素子126に電流が流れないため、電源電圧VDDとほぼ同じ電圧を示す。また、トランジスタ122およびトランジスタ124の両方がオン状態のときには抵抗素子126に電流が流れ、出力信号VOUTは抵抗素子126の抵抗値と、トランジスタ122、124のオン抵抗の抵抗値との比により定まる電圧になる。このとき、トランジスタ122、124のオン抵抗は、抵抗素子126に比べて無視できるほど小さいため、出力信号VOUTは、ほぼ電圧VSSと同じ電圧を示す。なお、第1スイッチであるトランジスタ122と第2スイッチであるトランジスタ124とは、どちらが電源電圧VSSに接続されてもよく、スイッチ部を形成する。出力回路130は、第3スイッチとしてのPチャネルMOSトランジスタ132と、負荷素子としての抵抗素子134とを備える。トランジスタ132と抵抗素子134とは、電源電圧VDDと電源電圧VSSとの間に直列に接続され、トランジスタ132と抵抗素子134との接続ノードから出力信号VO_INVが出力される。トランジスタ132のゲートには、電圧生成回路120から出力される出力信号VOUTが印加される。出力信号VOUTと電源電圧VDDとの電圧差が閾値電圧Vth以上になると、トランジスタ132は、オン状態になる。したがって、出力信号VO_INVは、トランジスタ132がオフ状態である間は抵抗素子134によって電源電圧VSSとほぼ同じ電圧を示し、トランジスタ132がオン状態になると抵抗素子134に電流が流れ、トランジスタ132のオン抵抗を無視すると電源電圧VDDとほぼ同じ電圧を示す。負荷素子は、抵抗素子に限定されないが、電源電圧VDDが低いときの出力信号VO_INVを安定させるためには、抵抗素子134のように電源電圧VDDの影響を受けない受動素子が好ましい。また、ここでは、出力回路130は、論理反転動作を行う反転回路としているが、スイッチを直列に接続してNAND回路としたり、スイッチを並列に接続してNOR回路としたり、他の回路とすることもできる。基準電圧源140は、ここでは、電源電圧VDD、電源電圧VSSとの間に接続され、電源電圧VDD、電源電圧VSSに基づいて、基準信号である基準電圧Vrefを生成して出力するが、他の電源系の回路であってもよい。また、基準電圧源140は、動作準備完了を示す信号を基準信号として出力する他の機能を有する回路であってもよい。図2を参照して、第1の実施の形態に係る電源電圧検出回路の動作を説明する。ここでは、電源電圧VSSが0ボルト0Vとして説明する。電源投入直後等であって電源電圧VDDが低い場合、基準電圧源140が出力する基準電圧Vrefもほぼ0Vである。したがって、トランジスタ122はオフ状態である。したがって、抵抗素子126に電流が流れないため、出力信号VOUTは、電源電圧VDDとほぼ同じ電圧となり、電源電圧VDDの上昇に伴って上昇する。抵抗素子126に電圧降下が起きないため、電源電圧VDDが上昇してもトランジスタ132はオフ状態である。したがって、出力信号VO_INVは、抵抗素子134によりロウレベル0Vを示す。電源電圧VDDがさらに上昇して電圧V1を超えると、基準電圧源140から基準電圧Vrefが出力される。つまり、電圧V1は、基準電圧源140が安定した基準電圧を生成するために必要な電圧である。基準電圧Vrefが閾値電圧Vthを超えると、トランジスタ122がオン状態になる。また、トランジスタ124は、分圧器である判定信号生成回路110から出力される電源電圧判定信号VGにより制御される。電源電圧判定信号VGは、抵抗素子112、114の抵抗値をそれぞれ、R1、R2とすると、VG=VDDR1/R1R2と表される。図2に示されるように、電源電圧判定信号VGは、電源電圧VDDに比例して上昇するが、トランジスタ124の閾値電圧Vthを超えていないため、トランジスタ124はオフ状態である。したがって、抵抗素子126には電流が流れず、出力信号VOUTは、抵抗素子126を介して電源電圧VDDハイレベルを維持する。トランジスタ132はオフ状態であり、出力信号VO_INVも0Vロウレベルを維持する。さらに電源電圧VDDが上昇して検出電圧VOLを超えると、電源電圧判定信号VGが閾値電圧Vthを超え、トランジスタ124がオン状態になる。つまり、検出電圧VOLは、トランジスタ124がオン状態になるために必要な電圧である。その結果、トランジスタ122と、トランジスタ124とが共にオン状態となるため、抵抗素子126に電流が流れる。抵抗素子126に電圧降下が生じ、出力信号VOUTは、ロウレベル0Vになる。同時に、トランジスタ132がオン状態になるため、出力信号VO_INVは、ハイレベルVDDを示す。さらに、電源電圧VDDの上昇に伴って、出力信号VO_INVの電圧は上昇する。出力信号VOUTは、電源電圧VDDが上昇しても、ロウレベル0Vである。図2には、電源電圧VDDが検出電圧VOLのときに電源電圧判定信号VGが閾値電圧Vthを示し、それより低い電源電圧VDDにおいて基準電圧源140が動作して基準電圧Vrefが閾値電圧Vthを超える場合の動作が示されている。電源電圧VDDが検出電圧VOLのときに電源電圧判定信号VGが閾値電圧Vthを示し、それより高い電源電圧VDDにおいて基準電圧源140が動作して基準電圧Vrefが閾値電圧Vthを超える場合には、トランジスタ124がオン状態になった後、基準電圧Vrefが閾値電圧Vthを超えてトランジスタ122がオン状態になる。トランジスタ122がオン状態になって、出力信号VOUTがロウレベル0V、出力信号VO_INVがハイレベルVDDになる。すなわち、トランジスタ122、124が共にオン状態になると、出力信号VOUTがロウレベル0V、出力信号VO_INVがハイレベルVDDになる。このように、本実施の形態に係る電源電圧検出回路は、電源電圧VDDが検出電圧VOLに達し、且つ、基準電圧Vrefが閾値電圧Vthに達したことを出力信号VO_INVによって示すことができる。出力信号VOUTは、電源電圧VDDと同じ電圧であれば、電源電圧VDDが低い状態であるかまたは基準電圧Vrefが低い状態であるかを示し、ロウレベル0Vになったときに電源電圧VDDが検出電圧VOLに達し、且つ、基準電圧Vrefが閾値電圧Vthに達したことを示す。したがって、本実施の形態に係る電源電圧検出回路は、電源電圧VDDが検出電圧VOLに達し、基準電圧Vrefが所定の電圧に達したか否かを判定することができる。次に、図3A、図3Bを参照して、時間経過を追って電源電圧検出回路の動作を説明する。図3Aは、基準電圧源140の動作が速く、基準電圧Vrefが電源電圧判定信号VGより早い時期に立ち上がる場合の各部の電圧変化を示す図である。電源投入により、電源電圧VDDは徐々に上昇する。電源電圧VDDが電圧V1に達すると、基準電圧源140は、基準電圧Vrefを出力する。基準電圧Vrefは、時刻t0において、閾値電圧Vthを超え、トランジスタ122はオン状態になる。このとき、電源電圧判定信号VGは、閾値電圧Vthを超えておらず、トランジスタ124はオフ状態である。したがって、出力信号VO_INVは、ロウレベル0Vである。電源電圧VDDが上昇し、時刻t1において、分圧された電圧である電源電圧判定信号VGが閾値電圧Vthを超えると、トランジスタ124がオン状態になる。このとき電源電圧VDDは検出電圧VOLを示す。トランジスタ122、トランジスタ124共にオン状態になるため、抵抗素子126に電流が流れ、出力信号VOUTはロウレベルになる。トランジスタ132がオン状態になり、抵抗素子134に電流が流れて、出力信号VO_INVはハイレベルVDDになる。その後、電源電圧VDDの上昇に応じて、出力信号VO_INVの電圧は高くなる。図3Bは、基準電圧源140の動作が遅く、基準電圧Vrefの立ち上がりが、電源電圧判定信号VGの立ち上がりより遅い場合の各部の電圧変化を示す図である。電源投入により、電源電圧VDDは徐々に上昇し、それに伴って電源電圧判定信号VGの電圧も上昇する。時刻t1において、電源電圧VDDが検出電圧VOLとなり、電源電圧判定信号VGが閾値電圧Vthを超える。電源電圧判定信号VGがゲートに印加されるトランジスタ124はオン状態になる。このとき、基準電圧源140は、まだ正常動作状態になっておらず、基準電圧Vrefは低く、トランジスタ122はオフ状態である。したがって、出力信号VO_INVは、ロウレベル0Vである。電源電圧VDDが上昇して電圧V1を超えると、基準電圧源140が正常に動作する。時刻t2において、基準電圧Vrefが閾値電圧Vthを超えると、トランジスタ122がオン状態になる。トランジスタ122、トランジスタ124共にオン状態になるため、抵抗素子126に電流が流れ、出力信号VOUTはロウレベルになる。トランジスタ132がオン状態になり、抵抗素子134に電流が流れて、出力信号VO_INVはハイレベルVDDになる。その後、電源電圧VDDの上昇に応じて、出力信号VO_INVの電圧は高くなる。このように、本実施の形態に係る電源電圧検出回路は、電源電圧VDDが検出電圧VOLに達し、且つ、基準電圧Vrefが閾値電圧Vthに達したことを検出することができる。すなわち、本実施の形態に係る電源電圧検出回路は、基準電圧Vrefの立ち上がりが早い場合には、電源電圧VDDの立ち上がりに応じて正常動作可能になったことを検出し、基準電圧Vrefの立ち上がりが遅い場合には、基準電圧Vrefの立ち上がりに応じて正常動作可能になったことを検出する。次に、本発明の第1の実施の形態に係る電源電圧検出回路が用いられる回路例を説明する。図4は、フォトダイオード等の受光素子により生成される光電流を電圧に変換して出力する光電流電圧変換回路である。光電流電圧変換回路は、例えばFAFactoryAutomation関連のサーボ制御機器等において、入出力間を電気的に絶縁することを目的として用いられる。出力側の発光素子例えば発光ダイオードは、電気信号を供給されて発光し、入力側の受光素子例えばフォトダイオードに光で信号を伝える。光電流電圧変換回路は、この受光素子により生成される電気信号を出力する受光回路として用いられる。このような受光回路は、発光ダイオードの発光、非発光に応じて出力電圧のレベルが決まる。例えば、発光ダイオードが発光した場合、出力電圧はハイレベルを示し、発光ダイオードが非発光の場合、出力電圧はロウレベルを示す。図4に示される光電流電圧変換回路は、光を受けて光電流を生成するフォトダイオード300と、この光電流を電圧に変換するI/V変換器301と、基準電圧を生成する基準電圧源302とを備え、さらに、光電流電圧変換回路の出力を確定させるために、電源電圧検出回路303と、AND回路304とを備える。I/V変換器301は、基準電圧源302が生成する基準電圧Vrefによって駆動される。フォトダイオード300の出力信号電流は、I/V変換器301に入力される。I/V変換器301の出力信号は、AND回路304に入力される。電源電圧検出回路303の出力信号は、AND回路304に入力される。AND回路304の出力信号は、光電流電圧変換回路の出力信号OUTとして出力される。本発明の本発明の第1の実施の形態に係る電源電圧検出回路は、図4に示されるように、光電流電圧変換回路において、電源電圧検出回路303として用いられる。図1に示される基準電圧源140は、基準電圧源302として、共用される。図5A、5Bには、電源投入時に電源電圧VDDが比較的速く立ち上がる場合の光電流電圧変換回路の動作を示す各部の電圧波形が示される。ここでは、電源電圧VDDが比較的速く立ち上がるため、電源電圧VDDが検出電圧VOLに達した後、基準電圧源302が出力する基準電圧Vrefが立ち上がる。なお、横軸は電源投入時からの時間を示し、縦軸は電圧を示す。図5Aは、フォトダイオード300に対して光入力がある場合の各部の電圧波形を示す。ここで、電源電圧VDDが検出電圧VOL以下の場合、電源電圧検出回路303の出力信号VO_INVは、ロウレベル0Vを示す。したがって、AND回路304により光電流電圧変換回路の出力信号OUTもロウレベルを示す。電源電圧VDDが検出電圧VOLに達した時点t1では、電源電圧検出回路303のスイッチであるトランジスタ124はオン状態となる。基準電圧Vrefは、まだ立ち上がっていないため、電源電圧検出回路303のスイッチであるトランジスタ122はオフ状態となる。その結果、電源電圧検出回路303の出力信号VO_INVは、ロウレベルを示す。したがって、光電流電圧変換回路の出力信号OUTもロウレベルを示す。基準電圧Vrefが立ち上がった時点t2において、電源電圧検出回路303のトランジスタ122、124が共にオン状態となり、電源電圧検出回路303の出力信号VO_INVがハイレベルVDDを示す。したがって、光電流電圧変換回路の出力信号OUTがハイレベルを示す。このような動作により、光電流電圧変換回路は、基準電圧源302の動作が不安定な期間にも正常な出力信号を出力することができる。図5Bは、フォトダイオード300に対して光入力がない場合の各部の電圧波形を示す。図5Aの場合と同様に、基準電圧Vrefが立ち上がる時点t2までは、電源電圧検出回路303の出力信号VO_INVはロウレベルを示す。したがって、光電流電圧変換回路の出力信号OUTもロウレベルを示す。基準電圧Vrefの立ち上がる時点t2以降では、電源電圧検出回路303の出力信号VO_INVがハイレベルを示す。このとき、基準電圧Vrefが正常に供給されているため、I/V変換器301の出力信号IVOは、正常動作のロウレベルを示す。したがって、光電流電圧変換回路の出力信号OUTは、正常動作のロウレベルを示す。すなわち、光入力がない場合には、電源投入時においても光電流電圧変換回路の出力信号OUTは常に正常動作のロウレベルが保たれる。以上のように、本発明の第1の実施の形態に係る電源電圧検出回路を電子回路に用いることにより、電源電圧VDDの検出電圧VOLから基準電圧Vrefが立ち上がる期間t1~t2においてもチャタリング等が起きない。そのため、誤動作を防止することができ、理想的な電子回路の保護が可能となる。このように、本発明の第1の実施の形態に係る電源電圧検出回路は、簡単な構成で、安定して精度よく電源電圧の検出を行うことができる。このような回路構成により、本発明の第1の実施の形態に係る電源電圧検出回路は、回路規模の大きな比較器を不要としているため、回路規模の増大を抑制することができる。また、抵抗素子112、114、126は、電源電圧VDDにより駆動され、基準信号によって駆動する必要がない。したがって、本発明の第1の実施の形態に係る電源電圧検出回路は、基準電圧源が動作していない場合や、不安定な動作をしている場合でも、正常に電源電圧を検出することができる。第2の実施の形態図6を参照して、第2の実施の形態を説明する。第2の実施の形態に係る電源電圧検出回路は、図6に示されるように、電源電圧VDDに基づいて電源電圧判定信号VGを生成する判定信号生成回路110と、電源電圧判定信号VGと基準信号である基準電流Irefとに基づいて出力信号VOUTを生成する電圧生成回路120とを具備する。図6に示される電源電圧検出回路は、さらに、出力回路130、基準電流源140、トランジスタ152を具備する。出力回路130は、出力信号VOUTを論理反転して、出力信号VO_INVを出力する。基準電流源150は、基準電流基準信号Irefを生成して出力する基準信号生成回路である。トランジスタ152は、基準電流Irefを電圧信号に変換して電圧生成回路120に供給する。判定信号生成回路110は、電源電圧VDDと電源電圧VSSとの間に直列に接続される負荷素子である抵抗素子112、114を備える分圧器である。判定信号生成回路110は、電圧VDD-VSSを分圧して電源電圧判定信号VGを生成する。したがって、抵抗素子112および抵抗素子114の抵抗値の比を変えることにより電源電圧判定信号VGの電圧を調整することができる。抵抗素子112、114は、互いに近傍に配置され、特性的に類似するため、抵抗素子112、114の抵抗値の比は安定する。したがって、安定した電源電圧判定信号VGを生成することができる。電圧生成回路120は、第1スイッチとしてのNチャネルMOSトランジスタ122と、第2スイッチとしてのNチャネルMOSトランジスタ124と、抵抗素子126とを備える。抵抗素子126、トランジスタ124、トランジスタ122は、電源電圧VDDと電源電圧VSSとの間に直列に接続される。トランジスタ122は、基準電流Irefを電圧信号に変換した信号がゲートに印加される。したがって、トランジスタ122は、基準電流Irefに応答してオンオフ状態を切り替える。トランジスタ124は、ゲートに電源電圧判定信号VGを印加され、電源電圧判定信号VGに応答してオンオフ状態を切り替える。抵抗素子126とトランジスタ124との接続ノードの電圧すなわち出力信号VOUTは、トランジスタ122およびトランジスタ124のうちの少なくとも一方がオフ状態のときには抵抗素子126に電流が流れないため、電源電圧VDDとほぼ同じ電圧を示す。また、トランジスタ122およびトランジスタ124の両方がオン状態のときには抵抗素子126に基準電流Irefが流れ、抵抗素子126の抵抗値をR3とすると、出力信号VOUTは、VDD-IrefR3となり、この電圧は後に述べるトランジスタ132の閾値電圧以上に設定されている。なお、第1スイッチであるトランジスタ122と第2スイッチであるトランジスタ124とは、どちらが電源電圧VSSに接続されてもよい。出力回路130は、第3スイッチとしてのPチャネルMOSトランジスタ132と、負荷素子としての抵抗素子134とを備える。トランジスタ132と抵抗素子134とは、電源電圧VDDと電源電圧VSSとの間に直列に接続され、トランジスタ132と抵抗素子134との接続ノードから出力信号VO_INVが出力される。トランジスタ132のゲートには、電圧生成回路120から出力される出力信号VOUTが印加される。出力信号VOUTと電源電圧VDDとの電圧差が閾値電圧Vth以上になると、トランジスタ132は、オン状態になる。したがって、出力信号VO_INVは、トランジスタ132がオフ状態である間は抵抗素子134によって電源電圧VSSとほぼ同じ電圧を示し、トランジスタ132がオン状態になると抵抗素子134に電流が流れ、トランジスタ132のオン抵抗を無視すると電源電圧VDDとほぼ同じ電圧を示す。負荷素子は、抵抗素子に限定されないが、電源電圧VDDが低いときの出力信号VO_INVを安定させるためには、抵抗素子134のように電源電圧VDDの影響を受けない受動素子が好ましい。また、ここでは、出力回路130は、論理反転動作を行う反転回路としているが、スイッチを直列に接続してNAND回路としたり、スイッチを並列に接続してNOR回路としたり、他の回路とすることもできる。基準電流源150は、ここでは、電源電圧VDD、電源電圧VSSとの間に接続され、電源電圧VDD、電源電圧VSSに基づいて、基準信号である基準電流Irefを生成して出力する。基準電流源150は、他の電源系の回路であってもよい。また、基準電流源150は、動作準備完了を示す電流信号を出力する他の機能を有する回路であってもよい。トランジスタ152は、ゲートとドレインとが接続され、トランジスタ122とともにカレントミラー回路を形成する。トランジスタ152は、基準電流Irefを入力して電圧信号に変換し、電圧生成回路120に供給する。本実施の形態に係る電源電圧検出回路は、基準信号が電流信号により供給されることを除き、動作は第1の実施の形態に係る電源電圧検出回路と同じであるため、説明は省略される。通常、基準電圧源は、基準電流源であるバンドギャップリファレンスBGRに基づいて定電圧を生成する。しかし、実際には、演算増幅器など大部分の電子回路は、基準電流源のみで動作する場合が多い。本発明の第2の実施の形態に係る電源電圧検出回路は、このような基準電圧源がない電子回路においても電源電圧VDDを検出することができる。回路規模の大きい基準電圧源140が不要であり、回路規模の小さな基準電流源150を用いることにより電源電圧検出回路を実現することができる。これにより、回路の小型化、低コストを実現することができる。第3の実施の形態図7を参照して、第3の実施の形態を説明する。第3の実施の形態に係る電源電圧検出回路では、判定信号生成回路110の構成が第1の実施の形態に係る電源電圧検出回路と異なる。第3の実施の形態に係る電源電圧検出回路の判定信号生成回路110は、負荷素子として抵抗素子114の代りにツェナーダイオード116が用いられる。したがって、判定信号生成回路110は、電源電圧VDDと電源電圧VSSとの間に直列に接続されるツェナーダイオード116と抵抗素子112とを備える。他の回路は第1の実施の形態に係る電源電圧検出回路と同じであり、説明を省略する。図8を参照して、第3の実施の形態に係る電源電圧検出回路の動作を説明する。第3の実施の形態に係る電源電圧検出回路の動作は、基本的には第1の実施の形態と同じである。電源電圧VDDがツェナー電圧VZを超えるとツェナーダイオード116を電流が流れ、抵抗素子112に電圧降下が発生する。したがって、図8に示されるように、電源電圧判定信号VGは、電源電圧VDDがツェナーダイオード116のツェナー電圧VZを超えると、電源電圧VDDに応じて上昇する。電源電圧VDDが電圧V1を超えるとトランジスタ122がオン状態になり、電源電圧VDDが検出電圧VOLを超えるとトランジスタ124がオン状態になり、電源電圧検出信号VO_INVを出力する。第1の実施の形態との違いは、トランジスタ124がオン状態になる時の電源電圧値である。トランジスタ124の閾値電圧をVthとする。第1の実施の形態では、判定信号生成回路110の負荷素子である抵抗素子112、114の抵抗値をそれぞれ、R1、R2とすると、Vth=VOLR1/R1R2より、VOL=VthR1R2/R1となる。第3の実施の形態に係る電源電圧検出回路では、ツェナーダイオード116のツェナー電圧をVZとすると、Vth=VOL-VZより、VOL=VthVZとなる。このように、第3の実施の形態に係る電源電圧検出回路では、検出電圧VOLの設定が比較的容易である。また、図8に示されるように、トランジスタ124のゲート電圧である電源電圧判定信号VGの傾きが大きく、電源電圧VDDの変化に対してのトランジスタ124のオンオフ感度を高くできる。以上のように、本発明によれば、回路規模の大きな比較器が不要であり、回路の小型化が実現できる。また、本発明によれば、電源電圧検出回路は、基準電圧あるいは基準電流が動作していない場合や、不安定な動作をしている場合でも、正常に電源電圧を検出することができる。また、電源投入時等において、電源電圧検出回路は、内部回路に供給される電源電圧と、内部回路基準電圧源あるいは基準電流源が正常動作を開始したことを示す信号とに基づいて、電源電圧を検出する。これにより、比較的速い時間で電源電圧を立ち上げた場合に起こる内部回路の遅延による検出回路の誤動作を防止することができる。さらに、従来技術においても内部回路の基準電圧回路が動作した後に電源電圧を検出しているが、本発明の電源電圧検出回路は、この従来技術に必要であった比較器が不要である。そのため、回路の小型化を実現することができる。さらに、従来技術で問題となる基準電圧源あるいは基準電流源の動作が不安定な低電圧範囲においても、安定して電源電圧を検出することができる。なお、本発明は上記実施の形態に限られたものではなく、主旨を逸脱しない範囲で適宜変更することが可能である。例えば、上記実施の形態では、スイッチとしてのトランジスタ122、124がNチャネルMOSトランジスタの場合の例について説明したがこれに限られない。例えば、NPN型バイポーラトランジスタにも適宜変更可能である。また、上記実施の形態では、基準電圧あるいは基準電流によってオンオフ状態が制御されるトランジスタ122のドレインがトランジスタ124のソースに接続されているが、トランジスタ124のソースを電源電圧VSSに接続し、トランジスタ124のドレインとトランジスタ122のソースとを接続することも可能である。また、上記実施の形態では、出力回路130として、反転回路を具備するが、他の回路でも良い。さらに、本発明の電源電圧検出回路を使用する電子回路によっては、出力信号VOUTを直接使用することができ、この場合は出力回路130が不要である。以上、実施の形態を参照して本願発明を説明したが、上記実施の形態は、矛盾のない限り組み合わせて実施可能である。また、本願発明は上記実施の形態に限定されるものではなく、本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。