"マイクロ電子パッケージであって、第1の面と、該第1の面から離れた第2の面とを有する基板と、前記第1の面の上に重なるマイクロ電子素子と、前記第1又は第2の面の少なくとも一方で突出し、前記基板から離れた上面と該上面から延びる端面とを有する、実質的に剛性の導電性ポストと、前記導電性ポストが上方に突出する面の反対側の前記基板の面で露出し、前記マイクロ電子素子と電気的に相互接続する導電性素子と、前記マイクロ電子素子の少なくとも一部、及び前記導電性ポストが上方に突出する前記基板の面の上に重なるカプセル材料であって、該カプセル材料は、それぞれが前記導電性ポストのうちの少なくとも1つのポストの上面を露出しかつ前記端面を部分的に露出する複数の開口部有し、少なくとも幾つかの前記導電性ポストが電気的に互いに絶縁され、かつ異なる電位を同時に伝達するように構成される、カプセル材料と、を備えるマイクロ電子パッケージ。マイクロ電子パッケージであって、第1の面と、該第1の面から離れた第2の面とを有する基板と、前記第1の面の上に重なるマイクロ電子素子と、前記第1又は第2の面の少なくとも一方で突出し、前記基板から離れた上面と該上面から延びる端面とを有する、実質的に剛性の導電性ポストと、前記導電性ポストが上方に突出する面の反対側の前記基板の面で露出し、前記マイクロ電子素子と電気的に相互接続する導電性素子と、前記マイクロ電子素子の少なくとも一部、及び前記導電性ポストが上方に突出する前記基板の面の上に重なるカプセル材料であって、該カプセル材料は、それぞれが前記導電性ポストのうちの少なくとも1つのポストの前記上面を部分的に露出する複数の開口部を有し、少なくとも幾つかの前記導電性ポストが電気的に互いに絶縁され、かつ異なる電位を同時に伝達するように構成される、カプセル材料と、を備えるマイクロ電子パッケージ。マイクロ電子パッケージであって、第1の面と、該第1の面から離れた第2の面とを有する基板と、前記第1の面の上に重なるマイクロ電子素子と、前記第1又は第2の面の少なくとも一方で突出し、前記基板から離れた上面と該上面から延びる端面とを有する実質的に剛性の導電性ポストと、前記導電性ポストと結合した導電性の塊と、前記導電性ポストが上方に突出する面の反対側の前記基板の面で露出し、前記マイクロ電子素子と電気的に相互接続する導電性素子と、前記マイクロ電子素子の少なくとも一部、及び前記導電性ポストが上方に突出する前記基板の面の上に重なるカプセル材料であって、該カプセル材料は、それぞれが前記導電性ポストに結合した少なくとも1つの前記導電性の塊を部分的に露出する複数の開口部を有し、少なくとも幾つかの前記導電性の塊が電気的に互いに絶縁され、かつ異なる電位を同時に伝達するように構成される、カプセル材料と、を含むマイクロ電子パッケージ。前記導電性ポストが前記第1の面又は第2の面のうちの少なくとも一方の上方に第1の高さまで突出し、前記カプセル材料が、前記導電性ポストに接触し、かつ前記導電性ポストが上方に突出する前記基板の同じ面の上方の第2の高さに主面を有し、前記第2の高さは前記第1の高さよりも高く、前記カプセル材料内の開口部は前記主面の開口部である、請求項1に記載のマイクロ電子パッケージ。前記導電性ポストが前記第1の面又は第2の面のうちの少なくとも一方の上方に第1の高さまで突出し、前記カプセル材料が、前記導電性ポストに接触し、かつ前記導電性ポストが上方に突出する前記基板の同じ面の上方の第2の高さに主面を有し、前記第2の高さは前記第1の高さよりも高く、前記カプセル材料内の開口部は前記主面内の開口部である、請求項2に記載のマイクロ電子パッケージ。前記導電性の塊が前記第1の面又は第2の面のうちの少なくとも一方の上方に第1の高さまで突出し、前記カプセル材料が、前記導電性の塊に接触し、かつ前記導電性の塊が上方に突出する前記基板の同じ面の上方の第2の高さに主面を有し、前記第2の高さは前記第1の高さよりも高く、前記カプセル材料内の開口部は前記主面内の開口部である、請求項3に記載のマイクロ電子パッケージ。前記導電性ポストが前記第1の面の上方に突出し、前記導電性素子が前記第2の面において露出される、請求項4、5、又は6に記載のマイクロ電子パッケージ。前記第1の面が第1の領域と該第1の領域から延びる第2の領域とを有し、前記マイクロ電子素子が前記第1の領域の上に重なり、前記ポストが前記第2の領域と整列される、請求項7に記載のマイクロ電子パッケージ。前記導電性ポストが前記第2の面の上方に突出し、かつ前記導電性素子が前記第1の面において露出する、請求項4、5、又は6に記載のマイクロ電子パッケージ。前記カプセル材料の主面が実質的に平坦な面であり、前記カプセル材料が、前記第1の面の上方の第3の高さで前記マイクロ電子素子の上に重なる第2の面をさらに有し、前記第3の高さは前記第2の高さとは異なる、請求項8に記載のマイクロ電子パッケージ。前記第3の高さが前記第2の高さよりも高い、請求項10に記載のマイクロ電子パッケージ。前記カプセル材料の主面が、前記第1の面から少なくとも実質的に均一な第2の高さで該第1の面の前記第1の領域及び前記第2の領域の上に重なる、かつ前記マイクロ電子素子の上に重なる実質的に平坦な面である、請求項8に記載のマイクロ電子パッケージ。少なくとも1つの前記導電性ポストが、前記マイクロ電子素子から離れた先端領域と、該先端領域の下方に前記基板に近接して配置される第2の領域とを含み、前記第2の領域及び前記先端領域は、それぞれ凹形円周面を有し、前記少なくとも1つのポストは、本質的に金属から成り、かつ前記先端領域内の垂直位置の第1の関数でありまた前記第2の領域内の垂直位置の第2の関数である横方向の寸法を有する、請求項4、5、又は6に記載のマイクロ電子パッケージ。前記導電性素子が、少なくとも1つの導電性ポスト又は導電結合材料の塊を含み、前記カプセル材料の一部が前記第2の面の上に重なり、さらに、複数の第2の開口部を有し、該複数の第2の開口部のそれぞれは、少なくとも1つの前記導電性素子を部分的に露出し、少なくとも幾つかの前記導電性素子は、互いに電気的に絶縁され、かつ異なる電位を同時に伝達するように構成される、請求項7に記載のマイクロ電子パッケージ。少なくとも2つの前記導電性ポストの表面が、単一の前記開口部の中で少なくとも部分的に露出される、請求項4又は5に記載のマイクロ電子パッケージ。少なくとも2つの前記導電性の塊の表面が、単一の前記開口部の中で少なくとも部分的に露出される、請求項6に記載のマイクロ電子パッケージ。マイクロ電子パッケージを製造する方法であって、基板、該基板に搭載されるマイクロ電子素子、及び前記基板から離れた上面を有する実質的に剛性の導電性ポストを含むマイクロ電子アセンブリを提供するステップであって、第1及び第2の前記導電性ポストは、該第1の導電性ポスト上の第1の信号電位を伝達するために、また該第2の導電性ポスト上の、前記第1の信号電位とは異なる第2の電位を同時に伝達するために、前記基板の導電性機構によって前記マイクロ電子素子に電気的に接続される、ステップと、カプセル材料層を、前記マイクロ電子素子の少なくとも一部の上に重なるように、かつ前記導電性ポストの上面を覆うように形成するステップと、開口部を前記カプセル材料層の中に形成するステップであって、各開口部は、少なくとも1つの前記導電性ポストと位置合わせされ、かつ少なくとも1つの前記導電性ポストとの電気的接続がなされるのを可能にする、ステップと、を含む方法。前記カプセル材料層が前記導電性ポストに接触し、各開口部が少なくとも1つの前記導電性ポストを少なくとも部分的に露出する、請求項17に記載の方法。少なくとも1つの個別の開口部が、2つ以上の前記導電性ポストを少なくとも部分的に露出する、請求項18に記載の方法。前記マイクロ電子アセンブリが、前記導電性ポストのうちの対応するポストと結合する導電性の塊をさらに含み、前記カプセル材料層内に形成される各開口部は、少なくとも1つの前記導電性の塊を少なくとも部分的に露出する、請求項17に記載の方法。少なくとも1つの個別の開口部が、2つ以上の前記導電性の塊を少なくとも部分的に露出する、請求項20に記載の方法。前記カプセル材料層が実質的に平坦な面を有するように形成され、前記開口部が該実質的に平坦な面の中に形成される、請求項17に記載の方法。前記導電性ポストが、前記上面から延びる端面を有し、前記少なくとも1つの導電性ポストの端面が、前記少なくとも1つの開口部の中で少なくとも部分的に露出される、請求項17に記載の方法。少なくとも第1及び第2のマイクロ電子パッケージが作製され、前記第2のマイクロ電子パッケージを前記第1のマイクロ電子パッケージの上に積み重ねるステップをさらに含み、前記第1及び第2のマイクロ電子パッケージは、該第1及び第2のマイクロ電子パッケージのうちの少なくとも一方のパッケージの導電性ポストを用いて電気的に相互接続される、請求項17に記載の方法。前記カプセル材料層を形成するステップが、前記基板の面の上方に前記カプセル材料層の第1及び第2の実質的に平坦な面を形成するステップを含み、該第1の面は、前記マイクロ電子素子と位置合わせされた前記基板の少なくとも一部の上に重なり、該第2の面は、前記マイクロ電子素子の端部を超えた前記基板の別の部分の上に重なり、前記第1及び第2の面は、前記基板の面から異なる高さを有する、請求項17に記載の方法。マイクロ電子パッケージを製造する方法であって、基板、該基板に重なるマイクロ電子素子、及び前記基板から離れた上面を有する実質的に剛性の導電性ポストを含むマイクロ電子アセンブリを提供するステップであって、第1及び第2の前記導電性ポストは、該第1の導電性ポスト上の第1の信号電位を伝達するために、また該第2の導電性ポスト上の、前記第1の信号電位とは異なる第2の電位を同時に伝達するために、前記基板を介して前記マイクロ電子素子に電気的に接続される、ステップと、カプセル材料層を、前記マイクロ電子素子の少なくとも一部に重なるように、かつ前記導電性ポストの上面を覆うように形成するステップと、少なくとも1つの前記導電性ポストと位置合わせされる凹部を前記カプセル材料層の中に形成するステップであって、該凹部は、少なくとも1つの前記導電性ポストと電気的接続がなされるのを可能にする、ステップと、を含む方法。好ましい実施例の詳細な説明図1Aを参照すると、本発明の実施形態に基づいて、マイクロ電子パッケージは、マイクロ電子素子110の面114に隣接する第1の表面又は上面102と、その反対側の第2の表面又は底面104とを有する基板100を備えている。マイクロ電子素子110は、図1Aの図面の上に向かう上方向に向いた前面113と、反対側の後方向を向いた背面114とを有する第1の半導体チップとすることができる。背面114は全体的に前面113に平行である。前面113に平行な方向は、本願では水平な方向又は横向きな方向と呼び、一方、前面に垂直な方向は、本願では上向き又は下向きの方向と呼び、また本願では、垂直な方向と呼ぶこともある。本願で呼ばれる方向は、呼ばれる構造体の基準フレームframeofreference:座標系内の方向である。従って、これらの方向は、基準の垂直フレーム又は重力フレームに対して任意の方向とすることができる。1つの機構が別の機構より表面の上方の、より高い高さに配置されるという表現は、この1つの機構が、該表面から離れる同じ直交方向において、他の機構よりもより大きい距離にあることを意味する。逆に、1つの機構が別の機構より表面の上方の、より低い高さに配置されるという表現は、この1つの機構が、該表面から離れる同じ直交方向において、他の機構よりもより小さい距離にあることを意味する。マイクロ電子素子110は、前面113に隣接する比較的薄い層の中に配置された能動回路素子を備えている。能動回路素子はトランジスタ、ダイオード、及び他の素子などのデバイスを含み、また回路は同じ素子を搭載することができる。一般に、能動回路素子の寸法は、およそ数ミクロンμm以下の程度である。基板100は、上面102で露出した第1の導電性ポスト106と、基板100の第2の面104で露出した導電性素子108とを備えている。本開示内容の中で使用されるように、誘電体素子の表面で露出した導電性素子は、この導電性素子が、表面に対して垂直な方向に表面に向かって移動する理論的な点によって、接触のため、アクセス可能である限り、そのような表面と同一平面にするか、そのような表面に対して引っ込んだ所に置くか、又はそのような表面から突き出すかすることができる。図1Aに示した実施例では、導電性素子108は導電性パッドである。基板100は可撓性にすることができ、1つの実施形態では、ポリイミドといった誘電体材料とすることができる。基板は、一般に、上面102上、底面104上、及び/又は上面と底面との間、に延びる導電性トレース図示せずをも有することができる。半導体チップなどのマイクロ電子素子110は、基板100の第1の面102に取り付けられる。図1A~図1Bに示すように、マイクロ電子素子の接点117は、ワイヤボンドのような導電性素子112を使用して、1つ又は複数の導電性パッド105と電気的に相互接続することができる。導電性パッド105は、導電性ポスト106と接続することができる。少なくとも幾つかの導電性ポストは、互いに電気的に絶縁され、種々の電位、例えば、種々の信号又は種々の電圧、例えば、電力、グラウンド電位、又はその組合せを伝達するように構成される。接着剤115は、マイクロ電子素子110の前面すなわち接点支持面とは反対側の背面114を基板100に取り付けるために使用することができる。基板の上面102を上から見ると、各導電性ポストのベース107は、ポストの上面126よりも大きい、ボンド層と接触する領域を有することができる。ベース107は、例えば、円形、楕円形、長方形又は他の矩形又は多角形の形状であってもよい。上面126は、ポストの先端または頂点を画定することができる。基板の上面102の上方に配置された上面又は頂部の面積は、ベースよりも小さい。一般に、頂部は上面102の上から見たとき、ベースと同じ形状をしている。ポストの形状はかなり任意であり、単に円錐台形ではなく、すなわち、図面に示すように、頂点を底面に平行な又はほぼ平行な面に沿って切り取った円錐の一部である。別の方法では、導電性ポストは円筒形、円錐形、又は例えば、丸い頂部又は台地状の円錐などの任意の他の類似した形状とすることができる。さらに、円錐台などの回転体と呼ばれる円形の断面を有する三次元3D形状に加えて、又はそれよりはむしろ、ポスト130は、多角形の水平断面を有する任意の三次元形状などの任意の形状を有することができる。一般に、レジストパターン、エッチング条件、又はポストが形成される元の層又は金属箔の厚さを変えることによって、形状を調整することができる。ポスト106の寸法も任意であり、任意の特定の範囲に限定されるものではないが、多くの場合、それは50から300マイクロメートルだけ、基板100の露出面から突出するように形成することができる。そして、ポストが円形断面を有する場合には、直径を数十ミクロンμm以上の範囲に設定することができる。特定の実施形態では、ポストの直径を0.1mmと10mmとの間の範囲で指定することができる。特定の実施形態では、ポスト106の材料は、銅又は銅合金とすることができる。この銅合金は、任意の他の金属複数可との銅の合金を含むことができる。ポスト及びポストを有する基板の構造及びそれを製造する詳細は、米国特許出願公開第2007-0148822号に記載されている。一般に、金属の層、例えば、基板にラミネート積層されたホイルを、金属ホイルの上又は上方に配置されたマスク14図1Cを用いて等方的にエッチングすることによって、ポストを形成することができる。エッチングは、マスク14に接触している金属ホイルの表面から下に向かって、金属ホイルの厚さ10の方向に、すなわち、基板の上面102に向かって下向きに進行する。エッチングは基板100の上面102がポストの間で十分に露出されるまで進行することができ、各ポストの上面126図1Aは基板の上面102から同じ高さになり、かつこの上面126が同一平面になる。マスク14の幅12は、一般に、マスクに接触する表面の導電性ポスト106の幅よりも大きい。頂部の幅135図1Bは、基板が延長する横方向111、113で同じ又は異なるものとすることができる。幅が2つの方向で同じである場合は、この幅は頂部の直径を表すことができる。同様に、ベースの幅137は、金属ホイルの横方向111、113で同じ又は異なることができ、それが同じ場合は、幅137はベースの直径を表すことができる。1つの実施形態では、頂部が第1の直径を有し、ベースが第2の直径を有することができ、ここで第1及び第2の直径の差を、ポストの頂部とベースとの間に延びるポストの高さの25よりも大きくすることができる。図1Cは、下にある基板100を露出するために、金属ホイルを貫通してエッチングすることによって導電性ポスト106を形成した後の基板を例示している。特定の実施形態では、導電性ポストの高さを数十ミクロンμmに、また横方向の寸法、例えば直径を、数十ミクロンμmにすることができる。特定の実施形態では、高さ及び直径をそれぞれ100ミクロンμm未満にすることができる。ポストの直径は、導電性パッドの横方向の寸法よりも小さい。各ポストの高さは、ポストの直径よりも小さくする又はそれよりも大きくすることができる。図1Dは、ポスト40が幅47のベースを用いて形成される別の実施形態を例示している。この幅は、ポストが図1Cを参照して説明したように形成されるとき、ベースの幅137図1Bよりも、ポストの高さ46との関係で狭くすることができる。それ故、上述したように形成されたポストよりも、幅に対する、より大きな高さのアスペクト比を有するポスト40を得ることができる。特定の実施形態では、ポスト40は、マスキング層48を使用して層状構造の部分図1Eをエッチングすることにより形成することができる。この層状構造は、第1の金属ホイル50、第2の金属ホイル52及び、間に配置された、例えば、第1の金属ホイルと第2の金属ホイルとの間に挟まれたエッチングバリア層54を含んでいる。結果として生じたポスト40は、上部ポスト部42と下部ポスト部44とを含むことができ、また上部及び下部ポスト部の間に配置されたエッチングバリア層45を有することができる。1つの実施例では、金属ホイルは、本質的に銅から構成され、エッチングバリア45は、銅を浸食するエッチング液によって浸食されないニッケルのような金属から本質的に構成される。別の方法では、エッチングバリア45は、このエッチングバリア45が金属ホイルよりもゆっくりとエッチングされることを除いて、金属ホイルをパターン化するために使用するエッチング液によってエッチングされることができる金属又は合金から本質的に構成することができる。そのような方法では、上部ポスト部42を画定するために、マスキング層48に基づいて第1の金属ホイルがエッチングされるとき、エッチングバリアは、第2の金属ホイル52を浸食から保護する。次に、上部ポスト部42のエッジ43を越えて露出するエッチングバリア45の部分が除去され、その後、上部ポスト部分をマスクとして使用して、第2の金属ホイル52がエッチングされる。結果として生じたポスト40は、第1のエッジを有する第1のエッチングされた部分を含むことができ、この第1のエッジは第1の曲率半径R1を有する。ポスト40は、第1のエッチングされた部分と基板の上面との間に少なくとも1つの第2のエッチングされた部分も有しており、この第2のエッチングされた部分は、第1の曲率半径とは異なる第2の曲率半径を有している。ポスト40を説明することができるもう一つの方法は、各導電性ポストが、基板から離れた先端領域、及び基板に近接して先端領域の下に配置された第2の領域を含み、この第2の領域及び先端領域はそれぞれ凹形円周面を有し、それぞれの固体金属ポストは、先端領域内の垂直位置の第1の関数及び第2の領域内の垂直位置の第2の関数である横方向の寸法を有していることである。1つの実施形態では、上部ポスト部分42は、第2の金属ホイルをエッチングして下部ポスト部分を形成するときに、部分的又は全体的にさらに浸食されることから保護されることができる。例えば、上部ポスト部分を保護するために、耐エッチング材料を第2の金属ホイルをエッチングする前に、上部ポスト部分のエッジ43に与えることができる。図1Dに示したポスト40に類似したエッチングされた金属ポストを形成する説明及び方法は、2007年3月13日に出願された共同所有されている米国特許出願第11/717,587号に記載されているTessera30358CIPCIP。この開示内容は参照することによって、本願に組み込まれるものとする。1つの実施例では、始めの構造体は、第1及び第2の金属ホイルの間に挟まれたエッチングバリア層を含む必要はない。代わりに、金属ホイルの突出部分32図1Fが、金属ホイルがエッチング液に対して露出された、突出部分の間の凹部33と同様に画定されるように、金属ホイルを不完全エッチングする、例えば、ハーフエッチングすることによって、上部ポスト部分を形成することができる。マスキング層56としてフォトレジストを露光及び現像した後、ホイル58を図1Fに示すようにエッチングすることができる。エッチングが一定の深さに到達すると、エッチング工程は中断される。例えば、エッチング工程は、予め決められた時間の後で終了することができる。エッチング工程は基板100から離れて上方に突出する第1のポスト部分32を残し、凹部33は第1の部分の間で画定される。エッチング液がホイル58を浸食するにしたがって、エッチング液は、マスキング層56のエッジの下の材料を除去し、オーバーハング30として示されるように、マスキング層が、第1のポスト部分32の頂部から横方向に突出するのを可能にする。第1のマスキング層56は、図示のように特定の位置に残る。ホイル58が望ましい深さまでエッチングされると、フォトレジスト34図1Gの第2の層が、ホイル58の露出面上に付着形成される。この場合、第2のフォトレジスト34をホイル58内の凹部33上に、すなわち、ホイルが以前エッチングされた位置に付着形成することができる。このため、第2のフォトレジスト34は、第1のポスト部分32をも覆う。1つの実施例では、電気泳動堆積プロセスを使用して、フォトレジストの第2の層をホイル58の露出面上に選択的に形成することができる。そのような場合、第2のフォトレジスト34は、第1のフォトレジストマスキング層56を覆うことなくホイル上に付着形成することができる。次のステップでは、第1及び第2のフォトレジスト56及び34を有する基板が放射に露出され、次に、第2のフォトレジストが作られる。図1Hに示すように、第1のフォトレジスト56が、オーバーハング30で示すようにホイル58の一部の上で横方向に突き出ることができる。このオーバーハング30は、第2のフォトレジスト34が放射に露出されるのを防止して、第2のフォトレジスト34が現像及び除去されるのを防止し、第2のフォトレジスト34の一部を第1のポスト部分32に付着させる。このように、第1のフォトレジスト56は、第2のフォトレジスト34に対するマスクとして動作する。第2のフォトレジスト34は、放射露光された第2のフォトレジスト34を除去するための洗浄によって現像される。これにより、第2のフォトレジスト34の未露光の部分が、第1のポスト部分32の上に残される。第2のフォトレジスト34の一部が露光及び現像されると、第2のエッチング工程が行われて、ホイル58の追加部分が除去され、図1Iに示すように、第1のポスト部分32の下に第2のポスト部分36が形成される。このステップの間、第2のフォトレジスト34が第1のポスト部分32になおも付着していて、この第1のポスト部分32が再度エッチングされるのを防止する。その後、第1及び第2のフォトレジストマスク56、34を取り除いて、基板100の主面から突出するポスト60を残すことができる。これらのステップは、第3、第4又は第n番目のポスト部分を形成して好ましいアスペクト比やピッチを作るために、望ましい回数繰り返すことができる。基板100に達したときに、この工程を停止することができる。そのような層は、エッチングストップ層又はエッチング抵抗層として動作することができる。最終ステップとして、第1及び第2のフォトレジスト56及び34は、それぞれ、完全に取り除かれる。このようにして、ポスト40図1Dの形状に類似した形状を有するポスト60図1Iを形成することができるが、図1Dに示すように、上部及び下部のポスト部分の間に設けられた内部エッチングバリア45を必要としない。このような方法を用いて、種々の形状のポストを作ることができ、この場合、上部ポスト部分及び下部ポスト部分の直径を同じにすることができるか、又は上部ポスト部分の直径を下部ポスト部分の直径よりも大きく又は小さくすることができる。特定の実施形態では、上記の技術を使用して、先端からベースまでポストの部分を連続して形成することによって、ポストの直径を先端からベースまで徐々に小さくする、又は先端からベースまで徐々に大きくすることができる。上記の工程図1F~図1Iによって形成されたポスト60は、図2で見ることができる。それぞれのポスト60は、先端領域において又は先端領域に隣接して第1の部分32を有し、この第1の部分の下側で基板面に近い第2の部分36を有することができる。第1の部分32の円周面22及び第2の部分36の円周面24は凹形であり、それぞれ、Z方向基板面上の高さ方向の位置で徐々にしか変化しない傾斜又はdX/dZを有する。本願で説明するポストの円周面例えば、面22又は面24のそれぞれに関して、凹形という用語は、円周面の境界間の全ての高さにおいて例えば、円周面22の上部境界19と円周面22の下部境界21との間の全ての高さ29において、円周面は、境界の間を延びる一連の直線によって画定される理論的な円錐面で囲まれた、同じ高さ29における直径よりも小さい直径25を含むことを意味している。例えば、境界19、21間の周面面22上の全ての点は、境界19、21を通って延びる一連の直線によって画定される理論上の円錐面26から内方に位置している。上記のプロセスにおけるような、エッチングでポストを形成する代わりに、めっきプロセスによってポストを形成することもできる。このプロセスでは、フォトレジスト層などの犠牲層が基板の上面に付着形成され、その後、開口部がフォトリソグラフィによってその中に形成される。開口部は、金属をめっきしてポストを形成することができる位置を画定する。一般に、この方法で形成したポストは、ベースから先端まで均一な断面を有し、形状を例えば円筒形にすることができる。図3を参照すると、ポストが形成されると、基板100は、モールドの上部プレート120と底部プレート116との間に置かれる。上部プレート120は底部プレート116の上に置かれて、基板100をその間に取り込んでいる。具体的に言うと、モールドの上部プレート120は基板の第1の面102に接触して配置され、モールドの底部プレート116は基板100の第2の面104に接触することができる。モールドの上部プレート120は、流動性材料をキャビティ124内に取り入れることができる注入口122を含むことができる。キャビティ124は、モールドの底部プレート116とモールドの上部プレート120とによって画定される。モールドの上部プレート120を基板の上面102に押し付けて、体積を有する内部キャビティ124を画定することができる。上部プレート120の内面128は、導電性ポスト106の上面126と並列に、かつそこから離隔することができる。底部プレート116は、モールディング成形プロセスの間、基板110に対して反力を与えることができる。次に、硬化性カプセル材料のような硬化性、流動性材料を、注入口122を介して、モールドのキャビティ124内に取り入れることができる。硬化性カプセル材料は、透明又は不透明とすることができ、又は、透明と不透明との間の尺度に沿った任意の光学特性を有することができる。例えば、マイクロ電子素子110が可視波長スペクトルを放射又は受信する能動素子を含んでいる場合、カプセル材料を透明にすることができる。硬化性材料は、好ましいことに、硬化して硬化したカプセル材料層を形成し、これは好ましいことにパッケージを安定化して、マイクロ電子素子110、導電性ワイヤボンド112及び導電性ポスト106を保護する。図4を参照すると、導電性ポスト106の上面126が、基板100の上面102から第1の高さH1に延びている。成形後、カプセル材料130は、半導体チップ110、ワイヤボンド112及び導電性ポスト106を覆うのに十分な高さH2において主面134を持つことができる。図4に示した特定の実施形態では、主面134は、導電性ポスト126が突出する表面102の第2の領域と同様に、マイクロ電子素子が搭載される表面102の第1の領域から均一な高さにすることができる。基板100の上面102上の導電性ポスト106の高さH1は、カプセル材料の主面の高さH2よりも低いため、導電性ポストの上面126は主面134の下に埋められることになる。図5は、マイクロ電子パッケージ180を製造するその後のステップを例示している。ここでは、開口部136が、カプセル材料の主面134の中に形成され、導電性ポスト106を少なくとも部分的に露出させている。1つの実施形態では、カプセル材料が硬化した後で、開口部136を形成することができる。別の方法として、変形例では、カプセル材料が部分的にしか硬化していないときにパッケージをモールドから除いた後、開口部136を形成することができる。そのような変形例では、開口部136が内部に作られた後、カプセル材料が完全に硬化することができる。特に、図5に示すように、少なくとも部分的に上面126を露出するだけでなく、個々の導電性ポストの端面138を少なくとも部分的に露出するように、開口部136を形成することができる。この目的のために、レーザを使用し、導電性ポスト106の上面のカプセル材料を切除して、開口部136を形成することができる。機械的な穿孔又はエッチングは、カプセル材料内に開口部を形成する他の可能な方法である。完全に又は部分的に1つ又は複数の導電性ポストを露出するように、開口部を形成することができる。特定の実施形態では、少なくとも1つの開口部が単一の導電性ポストを一部だけ露出することができる。このようにして、開口部は、導電性ポストと、該導電性ポストを接続することができる、回路パネル又は他の素子、例えば他のマイクロ電子パッケージ、の対応する導電性素子との間で電気的接続を絶縁するカプセル材料内にコンジット導管を提供することができる。特定の事例では、開口部は2つ以上の導電性ポストを露出することができる。1つのそのような実施例では、列全体のポスト又はそのような列の一部を、カプセル材料の1つの開口部に中で露出する又は部分的に露出することができる。別の実施例では、複数列のポスト又は複数列の一部のポストは、カプセル材料の主面内の1つの開口部の中で露出する又は部分的に露出することができる。特定の実施例では、単一の開口部又はそれぞれの開口部の中で一緒に露出された又は部分的に露出された複数の導電性ポストは、グランド又は電源の接続を行う場合のように、同じ電位の1つ又は複数の導電性素子に接続することができる。しかしながら、1つの実施形態では、単一の開口部が、例えば、電源、グラウンド又は信号のうちの少なくとも2つの組合せを少なくとも2つのポストによって同時に伝達することができるように、異なる信号を伝達する複数のポストを少なくとも部分的に露出することができる。これらの少なくとも2つのポストは、カプセル材料の中の単一の開口部の中で、少なくとも部分的に一緒に露出される。図5は、導電性の塊mass:小塊、例えば、基板の導電性パッド108と結合しているはんだボール208をさらに例示している。このはんだボール208は、さらに後述するように、導電性ポストに結合するために、該導電性ポストと位置合わせすることができる。はんだボールが導電性素子、例えば、基板のパッドなどと結合することは、特に断りのない限り、以下に示す実施形態では暗黙的に実行される。特定の実施形態図5Aでは、少なくとも2つのポスト106が単一の開口部236の中で少なくとも部分的に露出されており、この実施形態においては、基板面102にわたって1つ又は複数の水平方向に延びる開口部236を、のこぎりを使用して形成することができる。この場合、導電性ポストの上面126’を開口部内に露出することができる。特定の実施形態では、導電性ポストの上面126’は、開口部内のカプセル材料層の表面238の上に、表面238の下に、又は表面238と同じ高さに配置することができる。図5Aに示した特定の実施形態では、開口部236はカプセル材料層の周辺端部まで、すなわち、図5に示したカプセル材料層の周辺端部131まで横方向に延びていない。図5Bで見られる1つの変形例では、のこぎり又は他の手段を用いて、カプセル材料層の中に凹部336を形成することができる。この凹部336は、カプセル材料層の周辺端部131まで延び、かつ1つ又は複数の導電性ポスト106を少なくとも部分的に露出している。特定の実施形態では、導電性ポスト106の上面126’は、カプセル材料層の凹部表面338の上に、凹部表面338の下に、又は凹部表面338と同じ高さに配置することができる。図6は、図5に示した実施形態の変形例を示している。この実施形態では、導電性ポスト106の上面126が各開口部140内で一部だけが露出されるように、開口部140が形成される。図6で見られるように、ポストの上面126の一部分142は、開口部140と端面138との間に位置する。導電性ポストの上面のこれらの一部分142は、開口部が形成された後、硬化したカプセル材料層130の中に埋め込まれたままである。さらに、導電性ポストの端面138は、図6に例示した実施形態では、カプセル材料の中に埋め込まれる。図7は、さらに別の変形例を例示している。この図では、導電性の塊144、例えば、スズ、はんだ又は他の結合材料などのボンディング金属が、導電性ポストの上面126と端面138とに接触する。硬化したカプセル材料130内に形成された開口部146は、導電性の塊144を少なくとも部分的に露出し、またポスト106の一部を露出することもできる。図8は、図5に示したマイクロ電子パッケージの変形例に基づいたマイクロ電子パッケージ200を例示している。この事例では、カプセル材料130は、基板100の上面102から種々の高さに主面を有する複数の領域を持つように形成されている。図8に見られるように、カプセル材料130は、高さ150に主面148を有する中心領域147を有している。この高さ150は、半導体チップ110及びワイヤボンド112を覆うのに十分である。特に、図8に示すように、パッケージは、複数のマイクロ電子素子110、例えば、半導体チップを含むことができる。これらの半導体チップは積層され、導電性素子、例えば、基板100の導電性パッドと電気的に接続される。別の方法では、図5に示した実施形態と同様に、マイクロ電子パッケージは、単一のマイクロ電子素子110を含むことができる。カプセル材料130は、中心領域147から基板100の周辺端部156に向かって延びる周辺領域151も含んでいる。周辺領域151内のカプセル材料の主面152の高さ154は、中心領域内のカプセル材料の高さ150よりも低い。一般に、中心領域147及び周辺領域151内のカプセル材料の主面の高さは、図3に示したものと同様な方法で、カプセル材料を形成するために使用されるモールドの上部プレート120Aの形状によって決定される。図9を参照すると、高さが異なる、カプセル材料の中心領域及び周辺領域を形成するために、モールドの上部プレート120Aの内面128Aは、マイクロ電子素子110及びワイヤボンド112の上方の位置において、導電性ポスト106の上方に基板の上面102から位置する、上部プレート120Aの内面128Bよりも、基板の上面102からより高い高さに位置している。もう1つの方法として、1つの変形例では、カプセル材料層を、中心領域147及び周辺領域151の両方において、同じ高さ150の主面で形成することができ、次に、のこぎり又は他の手段を用いて、周辺領域内のカプセル材料層の高さをより低い高さ154に減らすことができる。図10は、図8に示したマイクロ電子パッケージの変形例を例示している。この図では、導電性ポスト106の上面は、図6に関連して上述された実施形態と同様に、カプセル材料内の開口部140の中で一部だけが露出される。図11は、図8に示したマイクロ電子パッケージの変形例を例示している。この図では、導電性ポスト106と結合した導電性の塊144の表面が、図7に関連して上述された実施形態と同様に、カプセル材料内の開口部146の中で少なくとも部分的に露出されている。図12は、他のマイクロ電子パッケージの上部に積層された図8のマイクロ電子パッケージを示している。具体的には、第1のマイクロ電子パッケージ200Aが第2のマイクロ電子パッケージ200B上に重ねられ、これは次に、第3のマイクロ電子パッケージ200C上に積層される。この第3のマイクロ電子パッケージは、今度は、第4のマイクロ電子パッケージ200D上に積み重ねられる。4つのマイクロ電子パッケージは、好ましいことに、互いに電気的に相互接続されている。第1のマイクロ電子パッケージ200Aの導電性の塊208A、例えば、はんだボールは、第2のマイクロ電子パッケージ200Bの導電性ポスト106Bと接触している。組み立て時には、導電性の塊208Aは、溶融状態に少なくとも部分的に変形するように温度が上昇されることができ、その結果、導電性ポスト106Bは、溶融状態の中に少なくとも部分的に挿入されることができ、それにより、互いに結合される。導電性の塊208Aの温度は、次に、基板200Aを、導電性ポスト106B及び導電性の塊208Aを介して基板200Bに永久的に接続するために、導電性の塊を再固化するように低くすることができる。第2のマイクロ電子パッケージ200Bと第3のマイクロ電子パッケージ200Cとの間の電気的接続は、第3のマイクロ電子パッケージ200Cと第4のマイクロ電子パッケージ200Dとの間の電気的接続と同様の方法で行われる。一般に、アセンブリ内で電気的接続を形成するためのマイクロ電子パッケージの結合は、その中の全てのパッケージに対して同時に行われる。しかしながら、それはパッケージのサブセットに対してのみ行うことができ、次に、別のパッケージ又は1つ又は複数のパッケージのサブセットをそこに結合するために、さらなる結合プロセスが使用される。図12は、他の上に積み重ねた4つのマイクロ電子パッケージを含むアセンブリを示しているが、本発明は、2つ以上のマイクロ電子パッケージの任意の大きさのアセンブリを製造することができることを意図している。例えば、1つの実施形態では、5つ以上のマイクロ電子パッケージが可能である。スタック内の一番上の又は一番下のパッケージは、回路基板又はテストボードなどの外部部品に、すなわち、はんだボールを介して他の導電性の塊又は導電性ポストに電気的に接続することができる。必要に応じて、図12に見られるように、アセンブリ内の一番上のマイクロ電子パッケージ200Aは、パッケージ200Aの上面152Aに露出される導電性ポスト、導電性の塊などの導電性素子を用いないで作ることができる。個々のマイクロ電子パッケージをスタックに組み立てる前に、各パッケージを個別に試験することができる。図13は、図8に示した実施形態の変形例によるマイクロ電子パッケージを示している。この事例では、導電性の塊、例えば、はんだボール218が、パッケージの上面102で露出している。カプセル材料層130が、1つのマイクロ電子素子又は複数のマイクロ電子素子110A、110Bの面を覆っている。開口部240を有する追加のカプセル材料層230が、基板100の底面104を覆っている。この開口部240は、基板100の底面104から突出する導電性ポスト108の上面を露出している。上述の実施形態図5のカプセル材料層130内の開口部136と同様に、開口部240は、導電性ポストの上面226を露出することができ、また導電性ポストの端面238を部分的に露出することができる。必要に応じて、導電性の塊、例えば中でも、はんだ塊、スズ、導電性ペーストは、導電性ポスト108の表面と結合することができる。図13に例示したマイクロ電子パッケージ300は、図12に関して上述した方法と同様の方法で、1つ又は複数の他のマイクロ電子パッケージと積み重ねて結合することができる。図13に示した実施形態の変形例では、導電性の塊218は、上述したような導電性ポストに置き換えることができる。別の変形例では、導電性ポスト108の上面226は、図6に関連して示されかつ前述された導電性ポスト106及び開口部140の構成と同様に、開口部240の中で一部だけが露出されることができる。さらに別の変形例では、第2の導電性ポスト108の上面226及び端面238を含む面は、図7に関連して示されかつ前述された構成と同様に、アセンブリをモールドの中に配置する前に導電性の塊と結合することができる。そのような事例では、開口部240は、図8に示した構成と同様に、第2の導電性ポストと結合した導電性の塊を少なくとも部分的に露出する。図8では、導電性の塊144は、開口部146の中で少なくとも部分的に露出されている。それぞれのこれらの変形例は、上記の図面のいずれかに関連して前に示しかつ説明した機能と組み合わせることができる。本発明は、動作のいかなる特定の理論によって限定されることはないが、導電性の塊を平坦化すると、標準的な高さを有する複数のマイクロ電子パッケージの量産が可能になると信じられている。図5、5A、5B、6,7、8、10、11、及び13のいずれかで示した構造体は、他のマイクロ電子パッケージの上に積み重ねて、図12に示した積層アセンブリに類似した積層アセンブリを形成することができる。上述した実施形態の他の変形例では、マイクロ電子素子110の接点支持面113図1Aは、基板100の上面に隣接して配置することができ、接点117は、該接点と位置合わせされて基板の上面102において露出する基板接点と、フリップチップ方式で並置することができる。マイクロ電子素子の接点117は、基板の上面で露出した接点と導電結合することができる。そのような構成は、上記に記載された実施形態及びその変形例のいずれかと組み合わせることができる。さらに、上記図5、5A、5B、6,7、8、10、11、及び12で示し説明した実施形態では、基板の底面から突出する導電性の塊108の代わりに、マイクロ電子パッケージは、上記のような導電性ポスト、又はその上の導電性の塊、例えば、スズ、はんだ、導電性ペーストなどの導電結合材料の塊と結合することができるポストを、代わりに有することができる。上記の実施形態を適用できるマイクロ電子パッケージのさらなる詳細は、2005年12月23日に出願した米国特許出願第11/318,404号Tessera3.0~484を含み、その開示内容は、参照することによって本願に組み込まれるものとする。好ましい実施形態の前述の説明は、本発明を限定するものではなく、説明することを意図している。マイクロ電子パッケージ及びその中の構造体を製造する特定の方法は、一般に知られている2010年7月19日に出願されたSTACKABLEMOLDEDMICROELECTRONICPACKAGESWITHAREAARRAYUNITCONNECTORSという名称のBelgacemHabaの米国特許出願第12/839,038号の中でさらに説明されている。その開示内容は、参照することによって本願に組み込まれるものとする。本願の発明を特定の実施形態を参照して説明してきたが、これらの実施形態は本発明の原理及び用途を単に例証するものであることは理解されよう。このため、これらの例証となる実施形態に対して多数の変形例を作ることができ、また添付の特許請求の範囲によって規定される本発明の精神及び範囲から逸脱することなく、別の装置を発明することができることは理解されよう。"