"サージ保護手段と、サージ保護の対象である被保護回路と、前記被保護回路の絶縁耐圧試験時において前記サージ保護手段と接地点との間の回路を開放して前記サージ保護手段による保護動作を無効化するためのコネクタと、前記被保護回路への電源供給開始操作が実行された場合における前記回路の開閉状態を監視する監視回路と、を備えることを特徴とする電子機器。前記被保護回路への電源供給開始操作が実行され、かつ前記監視回路による監視結果が前記回路の開状態を示している場合、サージ保護手段による保護動作が無効であることを示す表示を行うことを特徴とする請求項1に記載の電子機器。前記被保護回路への電源供給開始操作が実行され、かつ前記監視回路による監視結果が前記回路の開状態を示している場合、機器としての動作を開始しないことを特徴とする請求項1または2に記載の電子機器。前記サージ保護手段、前記コネクタおよび前記監視回路が同一基板上に実装されていることを特徴とする請求項1、2または3に記載の電子機器。前記サージ保護手段は、線間サージ対策用のバリスタおよび線大地間サージ対策用のバリスタにより構成されていることを特徴とする請求項1~4のいずれか一つに記載の電子機器。前記線大地間サージ対策用のバリスタを前記コネクタのプラグ側に配置したことを特徴とする請求項5に記載の電子機器。しかしながら、サージ保護用のバリスタは、機器に過電圧がかかるのを防止するためのものであるため、絶縁耐圧試験後、回路短絡コネクタの取り付け忘れが生じても、その後の機器の動作は正常に行われる。そのため、回路短絡コネクタの取り付け忘れを検査で発見することが出来ず、実際に落雷を受けたときに機器が故障するという品質的に不安定な原因になっている。本発明は、上記に鑑みてなされたものであって、絶縁耐圧試験における作業性向上と試験実施後の作業ミスの防止が可能な電子機器を得ることを目的とする。上述した課題を解決し、目的を達成するために、本発明は、サージ保護手段と、サージ保護の対象である被保護回路と、前記被保護回路の絶縁耐圧試験時において前記サージ保護手段と接地点との間の回路を開放して前記サージ保護手段による保護動作を無効化するためのコネクタと、前記被保護回路への電源供給開始操作が実行された場合における前記回路の開閉状態を監視する監視回路と、を備えることを特徴とする。本発明によれば、絶縁耐圧試験後の作業ミスコネクタの再接続不実施を検出できるという効果を奏する。また、機器としての品質が改善されるとともに、検査,確認のコストを低減できるという効果を奏する。以下に、本発明にかかる電子機器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。実施の形態1.図1は、本発明にかかる電子機器の実施の形態1の構成例を示す図である。実施の形態1の電子機器は、被保護回路1と、AC入力部2と、バリスタ3,4,5と、回路短絡コネクタ6と、回路短絡コネクタ挿抜検出回路8とを備える。被保護回路1は、開閉サージ、誘導雷サージ等からの保護対象回路であり、電子機器が提供する各種機能を実現する。この被保護回路1はAC入力部2経由で外部からAC電源の供給を受けて動作する。バリスタ3および4は、線間サージ対策用の素子として、AC入力間H,Cに設けられている。バリスタ5は、線大地間サージ対策用の素子として、バリスタ3,4の接続点と接地7の間に設けられている。回路短絡コネクタ6は、バリスタ5と接地7の間において回路の開閉を行う。回路短絡コネクタ挿抜検出回路8は、CPU80を含んで形成されており、このCPU80は、I/Oポート83の状態を監視して回路短絡コネクタ6の挿抜検出を行う。また、回路短絡コネクタ挿抜検出回路8は、制御電源81、グランド82およびプルアップ抵抗84を含んでいる。CPU80のI/Oポート83には、回路短絡コネクタ6が挿入されている場合、Lo信号が入力され、回路短絡コネクタ6が未挿入の場合、Hi信号が入力されるように構成されている。従って、CPU80は、I/Oポート83にLo信号が入力されていれば回路短絡コネクタ6が挿入されていると判断する。図2は回路短絡コネクタ6の構成例を示す図である。回路短絡コネクタ6は、ソケット部61がバリスタ5と接地7の間に接続され、ソケット部64がCPU信号線I/Oポート83とCPUグランドグランド82の間に接続された構成となっており、これにプラグ62および65を挿入することによりループ63および66で各々の回路を接続することが出来る。ソケット部61とバリスタ5の間、ソケット部61と接地7の間、ソケット部64とCPU信号線の間、およびソケット部64とCPUグランド82の間、の各接続は半田付けで固定し、これにプラグ62および65を挿抜することによってバリスタ5と接地7との間の接続回路の断続ができる。プラグ62および65は一体構造とするなどして、対応するソケット部に対して同時に抜き挿しされるものとする。図3は、回路短絡コネクタ挿抜検出回路8による回路短絡コネクタ6の挿抜検出動作を示すフローチャートである。以下、図3を参照しながら挿抜検出動作を説明する。機器への電源投入操作が実行されると制御電源が立ち上がりステップS1,S2、その後、CPU80が初期動作を開始するステップS3。CPU80は、初期動作が完了すると、I/Oポート83の信号を確認するステップS4。そして、I/Oポート83の信号がLoであればステップS4:Lo、回路短絡コネクタ6においてプラグ62,65が挿入され、バリスタ5と接地7の間の回路が閉じているバリスタ5と接地7が接続されていると判断し、機器としての立ち上げを開始するステップS5。これに対して、I/Oポート83の信号がHiであればステップS4:Hi、回路短絡コネクタ6においてプラグ62,65が未挿入であり、バリスタ5と接地7の間の回路が開いていると判断し、機器の動作を停止してエラー情報を外部へ表示するステップS6。エラー表示は不図示の表示部などを利用して行う。なお、本実施の形態では、回路短絡コネクタ挿抜検出回路8をCPUやプルアップ抵抗等で構成した例を示して説明したが、CPUを用いなくても簡単な論理回路やLEDで回路短絡コネクタの挿抜の検出を行いその結果を表示することは可能である。このように、本実施の形態の電子機器では、線大地間サージ対策用のバリスタ5と接地7の間に回路短絡コネクタ6を配置し、さらに、回路短絡コネクタ6の状態を監視する回路短絡コネクタ挿抜検出回路8を備え、機器への電源投入操作が行われると回路短絡コネクタ挿抜検出回路8が回路短絡コネクタ6の状態を確認し、回路短絡コネクタ6において回路電路が閉じられていることを検出した場合に機器としての立ち上げを実行して通常動作機器としての動作を開始することとした。一方、回路短絡コネクタ6において回路が開放されていることを検出した場合には機器としての立ち上げを行わずにエラー情報を外部へ出力することとした。これにより、絶縁耐圧試験後の作業ミスを検出できるようになるので、機器としての品質が改善されるとともに、検査,確認のコストも低減できる。なお、本実施の形態では、バリスタ5が実装されている基板に回路短絡コネクタ6および回路短絡コネクタ挿抜検出回路8も実装されている例を示したが、次のような構成とすることも考えられる。すなわち、バリスタ3とバリスタ4の接続点に一端を接続されたバリスタ5のもう一端からリード線を介して接地点に接続される構成において、バリスタ5のもう一端と接地点をつなぐリード線間に別ピースの基板を配置し、この基板上に回路短絡コネクタ6および回路短絡コネクタ挿抜検出回路8を実装する構成とすることも可能である。ただし、この構成では別ピース基板が必要となり、またその固定手段も必要となる。さらには、リード線部からのノイズ侵入による誤動作等の恐れもある。従って、前述したような、バリスタ5が実装されている基板上に回路短絡コネクタ6および回路短絡コネクタ挿抜検出回路8を搭載する本実施の形態の構成とすることにより、別基板、別基板の固定手段およびリード線を削減できるとともに、ノイズ耐力を向上させることができるなど、上述した効果以外の効果も得られる。実施の形態2.図4は、実施の形態2の電子機器が備えている回路短絡コネクタ6とその周辺回路の構成例を示す図である。図示を省略した部分は実施の形態1の電子機器と同じである図1参照。実施の形態1の説明で使用した図2と比較すると明らかなように、本実施の形態の電子機器は、実施の形態1で示した電子機器が備えていたバリスタ5の配置を変更したものである。すなわち、バリスタ5は基板上への実装ではなく、回路短絡コネクタ6のプラグ62に接続するようにしたものである。従って、本実施の形態の電子機器においては、ソケット部61,64にプラグ62,65を挿入することによって、バリスタ3,4の接続点と接地7との間にバリスタ5が配置されることになり、かつCPU80のI/Oポート83にはLoの信号が入力されるので、図3に示した回路短絡コネクタ挿抜検出フローにおいて、機器の立ち上げを開始する方向に進むステップS4からステップS5に進む。ところで、バリスタに過大サージが印加されると、そのストレスによりバリスタは劣化し、最終的にオープンあるいはショート故障に至ることがある。本実施の形態で示した構成にすることによって、上記のように故障に至ったバリスタをメンテナンス交換する際、コネクタからのプラグの抜き差しで簡単に交換できるというメリットがある。また、基板上にバリスタおよびコネクタの両方を配置するスペースを必要とせず、コネクタのスペースだけでよいため、基板サイズを削減できるという効果も得られる。"