電源に含まれるスイッチのスイッチングを制御するドライブ信号を発生するためのコントローラであって、前記スイッチを介して流れるスイッチ電流が電流制限を越えるときを検出するように結合される比較器と、前記電源の出力を表すフィードバック信号を受けるように結合される端子とを備え、前記コントローラは、前記フィードバック信号に応答して前記ドライブ信号を発生して前記電源の前記出力を調整し、前記スイッチ電流が電流制限を越えるとき検出する前記比較器に応答して、かつ前記スイッチのオン時間が立上りブランキング時間と電流制限遅延時間との和に等しいときに前記スイッチのオフ時間を延長する発振器を備え、前記発振器は前記フィードバック信号と独立して前記オフ時間を延長する、コントローラ。前記コントローラ内に含まれて前記スイッチを介して流れる過電流を検出する電流センサをさらに備える、請求項1記載のコントローラ。前記コントローラ内に含まれて前記電流センサに結合される立上りブランキング回路をさらに備える、請求応2記載のコントローラ。電源内で用いるための集積回路であって、前記電源のエネルギ伝達要素に結合されるスイッチ、前記電源の出力を表すフィードバック信号を受けるように結合される端子、および前記フィードバック信号に応答して前記スイッチのスイッチングを制御して前記電源の出力を調整するするように結合されるコントローラを備え、前記コントローラは、前記スイッチを流れるスイッチ電流が電流制限を越えるときを検出するように結合される比較器と、前記スイッチ電流が電流制限を越えることを検出する前記比較器に応答してかつ前記スイッチのオン時間が立上りブランキング時間と電流制限遅延時間との和に実質的に等しいならば、前記スイッチのオフ時間を延長するように結合される発振器とを備え、前記発振器は前記フィードバック信号と独立に前記スイッチのオフ時間を延長する、集積回路。前記コントローラに含まれて前記スイッチを介して流れる過電流を検出するように結合される電流センサをさらに備える、請求項4記載の集積回路。全既コントローラに含まれて前記電流センサに結合される立上りブランキング回路をさらに備える、請求項5記載の集積回路。電源であって、前記電源の入力と出力との間に結合されるエネルギ伝達要素、前記エネルギ伝達要素に結合されて前記電源の前記入力から前記出力へのエネルギの伝達を調整するスイッチ、および前記スイッチのスイッチングを制御するように結合されるコントローラを備え、前記コントローラは、前記スイッチを介して流れるスイッチ電流が電流制限を越えるときを検出する比較器と、前記電源の出力を表すフィードバック信号を受けるように結合される端子とを備え、前記コントローラは、前記フィードバック信号に応答して前記スイッチのスイッチングを制御して前記電源の出力を調整し、前記コントローラはさらに、前記スイッチ電流が電流制限を越えていることを検出する比較器に応答してかつ前記スイッチのオン時間が実質的に立上りブランキング時間と電流制限遅延時間との和に等しいならば前記スイッチのオフ時間を延長するように結合される発振器を備え、前記発振器は、前記スイッチのオフ時間を前記フィードバック信号と独立に延長する、電源。前記電源の出力と前記コントローラとの間に結合され、前記電源の出力から前記コントローラへ前記フィードバック信号を与えるフィードバック回路をさらに備える、請求項7記載の電源。前記スイッチを介して流れる電流を制限するために前記コントローラ内に含まれる電流センス回路をさらに備える、請求項8記載の電源。前記コントローラを含む集積回路をさらに備える、請求項9記載の電源。前記集積回路は前記スイッチを含む、請求項10記載の電源。本発明を、例として、限定としてではなく、添付の図に詳細に示す。電源内部で利用することができる電源調整器の諸実施形態を開示する。以下の説明では、本発明の徹底的な理解をもたらすために、多数の特定の詳細を提示する。しかし、その特定の詳細が、本発明を実施するのに使用されなくてもよいことが当業者には明白となろう。実施に関連する周知の方法は、本発明を不明瞭にするのを避けるために、詳細に説明していない。明細書全体で、一実施形態または実施形態について述べることは、その実施形態に関連して説明される特定の特徴、構造、または特性が、本発明の少なくとも1つの実施形態に含まれることを意味する。このため、本明細書全体の様々な箇所における一実施形態の場合またはある実施形態ではという句の出現は、必ずしもすべて、同一の実施形態について述べていない。さらに、特定の特徴、構造、特性は、1つまたは複数の実施形態において、任意の適切な形で組み合わせられることが可能である。スイッチング電源のスイッチ内の過電流を防止する技術を開示する。例えば、スイッチング電源内部の電力トランジスタに対する、電源の安全な動作領域外の諸条件からの損傷を防止する方法および装置を開示する。電源が、低い出力電圧を有する起動中、または過負荷中、パワースイッチ内の過電流に応答する従来の技術は、各スイッチング期間内に電流がより高くなるのを防止することができない。というのは、立上りブランキング時間と電流制限遅延時間により、スイッチの最小オン時間が課されるのに対して、低出力電圧は、コントローラが、スイッチの最小オフ時間を要求するようにさせるからである。スイッチ内の電流を直接に測定する従来の技術の抱える諸問題を克服するため、開示する方法は、時間の測定を、スイッチ内の過電流の間接的な指示として使用する。例えば、1つの開示する技術は、スイッチ内の電流ではなく、スイッチの導通時間を測定して、制御されていない増加する電流の条件を認識する。短い導通時間は、過度のスイッチ電流を暗示する。1回または複数回の短い導通時間に対する応答は、オフ時間を事実上、延長して、スイッチの次のオン時間より前に、電流が安全値まで減少することを可能にする、次のスイッチング期間内の遅延である。例示するため、図1は、本発明の教示による、ピークスイッチ電流を制限する電源の一実施形態に関する、電源の機能ブロック図を全体的に示す。図1に示される例示的な電源のトポロジはフライバック調整器である。スイッチング調整器の多くのトポロジと構成が存在し、図1に示したフライバックトポロジは、説明の目的で与えられており、他のタイプのトポロジも、本発明の教示に従って使用されてもよいことが理解されよう。図1の電源の例に示されるとおり、エネルギー伝達要素T1125が、電源の未調整の入力電圧VIN105と、出力における負荷165との間に結合される。パワースイッチS1120が、エネルギー伝達要素125の入力における1次巻線175に結合されて、未調整の入力電圧VIN105から電源の出力における負荷165へのエネルギーの伝達を調整する。パワースイッチS1120によって受信され、パワースイッチS1120のスイッチングを制御する駆動信号156を生成するようにコントローラ145が結合されている。以下に説明するとおり、コントローラ145は、パワースイッチS1を感知して、パワースイッチS1120の1つまたは複数の連続的な短いオン時間のしきい値回数の出現を検出する短いオン時間検出器も含む。一実施形態の場合、周波数調整器も、コントローラ145内に含まれて、短いオン時間検出器に結合される。周波数調整器は、一実施形態の場合、短いオン時間検出器に応答して、コントローラ内部に含まれる発振器の発振周波数を調整するのに使用される。図1の例では、エネルギー伝達要素T1125は、2つの巻線を有する変圧器として示されている。1次巻線175は、インダクタンスLPを有するNPの巻数を有する。2次巻線はNSの巻数を有する。一般に、変圧器は、2つより多くの巻線を有することが可能であり、追加の巻線は、追加の負荷に電力を供給すること、またはバイアス電圧を供給すること、または負荷における電圧を感知することなどを行う。クランプ回路110が、エネルギー伝達要素T1125の1次巻線175に結合されて、パワースイッチS1120にかかる最大電圧を制御する。前述したとおり、パワースイッチS1120は、コントローラ回路145によって生成される駆動信号156で、オンとオフのスイッチングを行う。一実施形態の場合、スイッチS1120は、例えば、パワー酸化金属半導体電界効果トランジスタMOSFETなどのトランジスタである。一実施形態の場合、コントローラ145は、集積回路と独立の電気部品を含む。スイッチS1120の動作により、整流器D1130内に脈動電流が生じ、その電流が、キャパシタC1135によって濾波されて、実質的に一定の出力電圧VOを生じるか、または負荷165に実質的に一定の出力電流IOを生じさせる。調整されるべき出力量は、一般に、出力電圧VO、出力電流IO、または、この2つの組合せであるUO150である。フィードバック回路160が、出力量UO150に結合されて、コントローラ145への入力であるフィードバック信号UFB155を生成する。コントローラ145への別の入力が、スイッチS1120内の電流ID115を感知する電流感知信号140である。例えば、変流器、または、例えば、独立の抵抗器の両端の電圧、または、例えば、トランジスタが導通している際のトランジスタの両端の電圧などの、切り換えられる電流を測定する多くの知られている方法のいずれかを使用して、電流ID115を測定することができる。コントローラは、電流感知信号140を使用して、出力UO150を調整すること、またはスイッチS1120に対する損傷を防止することができる。また、図1は、理想的な条件下における、パワースイッチS1120を通る電流ID115に関する例示的な波形も示す。パワースイッチS1120は、コントローラ145からの駆動信号156内のパルスに応答して、時間tONにわたって導通する。パワースイッチS1120は、コントローラ145からの駆動信号156に応答して、オフ時間tOFFにわたって開く。導通時間tON中、電流は、スイッチS1120が導通している際に変圧器T1125の1次巻線175のインダクタンスLPの両端に印加される入力電圧VIN105に応答して、初期電流IVALから最終電流IPEAKまで、時間とともに直線的に増加する。一実施形態の場合、コントローラ145は、出力UO150を、所望される値に実質的に調整するようにスイッチS1120を操作する。一実施形態の場合、コントローラ145は、出力UO150が、所望される値に満たない場合、スイッチS1120の導通時間tONを増加する。一実施形態の場合、コントローラ145は、出力UO150が、所望される値を超えている場合、スイッチS1120の導通時間tONを減少させる。一実施形態の場合、コントローラ145は、スイッチS1120が導通する際、スイッチS1120の一定の導通時間tONを維持し、出力UO150を調整するのに、オフ時間tOFFが調整される。一実施形態の場合、スイッチング期間をスキップして、オフ時間tOFFに対する個々の調整が行われる。一実施形態の場合、コントローラ145が、駆動信号156でスイッチS1120の動作を調整して、安全な動作領域外の動作を防止する。一実施形態の場合、コントローラ145は、電流ID115が電流制限LLIMITを超えた場合、スイッチS1120の導通時間tONを減らす。一実施形態の場合、コントローラ145は、電流ID115が電流限度ILIMITを超えた場合、オフ時間tOFFを増加させる。図2は、スイッチS1220内で測定される電流ID215への浮遊キャパシタンスの寄与を示す。ノード235においてスイッチS1に結合されたキャパシタCP210とCDS230によって表される浮遊キャパシタンスの帯電と放電により、スイッチS1220がオンになった後、短い時間にわたって電流ID215が増加する。図3は、変圧器T1225の1次巻線275のインダクタンスLPにかかる電圧VP270を示す。一実施形態の場合、電圧VPは、オン時間tON中、大きさVINを有して正である。一実施形態の場合、電圧VPは、オフ時間tOFF中、大きさVORを有して負である。電圧VPの極性の急な反転により、スイッチS1220の初期電流IVALに立上り電流が加えられる。図2、図3の波形は、理想的な初期電流IVALより大きいピーク立上り電流ILEPEAKを示す。一実施形態の場合、ピーク立上り電流ILEPEAKは最終電流IPEAKよりも大きい。すべての現実的な回路内に存在する浮遊キャパシタンスにより、コントローラは、出力を調整する能力、またはスイッチを保護する能力を阻害される可能性がある、高い立上り電流が生じることがある。スイッチ電流ID215の大きさに応答して、出力を調整する、またはスイッチを保護するコントローラは、出力の調整、またはスイッチの安全な動作に有意に関係していない立上り電流にも応答する。立上り電流からの干渉を回避するため、コントローラは、立上りブランキング時間tLEBの後まで、スイッチ内の電流の測定を、通常、マスクする。導通時間tONに対する立上りブランキング時間tLEBの関係が、図3に示されている。立上りブランキング時間tLEBは、電流IDが、コントローラに見えるようになる前に、浮遊キャパシタンスからの電流の寄与が無視できるほど小さくなるのを保証するだけ十分に長い。また、図3は、IDが、tLEBの後、ILIMITに達する時点と、スイッチが導通するのを止める時点との間の差である電流制限遅延時間tdも示す。電流制限遅延時間tdは、常に存在する。というのは、現実的な回路は、瞬時に応答することはできないからである。有限の電流制限遅延時間tdにより、導通時間tONの終りのピーク電流IPEAKが、電流制限ILIMITよりも大きくなるという結果が生じる。立上りブランキング時間tLEBと電流制限遅延tdにより、通常のコントローラが、スイッチ電流IDを制限することが不可能になる可能性がある。図4は、出力が、調整された値に満たない場合に、通常のコントローラを有するスイッチング電源に生じる可能性がある望ましくない状況を示す。図4では、出力における過負荷により、スイッチ電流IDが、スイッチング期間ごとにILIMITを超える。また、過負荷により、出力電圧VOが、調整された値よりはるかに低く低下する。コントローラは、立上りブランキング時間tLEBの終りにスイッチ電流IDを測定し、スイッチは、電流制限遅延時間tdの後に開く。ILIMITより大きいIDの検出により、tLEBにtdを足した合計を下回ってオン時間tONが減らされる可能性はない。本発明の一実施形態の場合、tLEBにtdを足した合計にほぼ等しいオン時間を有する短いオン時間、または、例えば、駆動信号のパルス幅を、スイッチのオン時間と見なすことができる。図4は、任意のスイッチング期間nにおいて、オン時間中にスイッチ電流IDとして現れる電流寄生キャパシタンスからの電流を除くが、オン時間中に、量ΔIONだけ増加してIPEAKに達し、次いで、オフ時間中に量ΔIOFFだけIPEAKから減少することを示す。電流の変化は、数式1および数式2による入力電圧と出力電圧に関係する。図4から、すべての連続するパルス時間またはスイッチング期間に関して、ΔION>ΔIOFFである場合、次のスイッチング期間n1のピーク電流は、現在のスイッチング期間nにおけるピーク電流よりも大きくなる。出力電圧VOを調整された値よりも大幅に低くする過負荷条件により、制御回路が、オフ時間tOFFを可能な限り小さくすることできる。数式2は、一定のtOFFまたは小さくされたtOFFでVOが低減されることにより、ΔIOFFが小さくなることを示す。数式1は、立上りブランキング時間tLEBと電流制限遅延時間tdが、ΔIONに最小値を課すことを示す。したがって、通常の制御方法は、出力の過負荷中、ΔIONが、ΔIOFFよりも大きくなることができる。ΔIONが、ΔIOFFよりも大きい場合、例えば、tLEBにtdを足した合計に時間がほぼ等しい、いくつかの短いオン時間が存在する、ほんの少数の連続するスイッチング期間の後に、電流と電圧は、スイッチの安全な動作領域を外れることができる。コントローラは、スイッチの動作を安全な動作領域内に保つために、スイッチング期間の少ない数内に応答なければならない。本発明のある実施形態の場合、tLEBにtdを足した合計にほぼ等しいオン時間を有する、スイッチの1つまたは複数の連続する短いオン時間の出現は、障害条件を示す可能性がある。以下に説明するとおり、パワースイッチS1120または220の1つまたは複数の連続する短いオン時間のしきい値数の出現を検出する短いオン時間検出器が、本発明のある実施形態の場合、含まれる。一実施形態の場合、しきい値数は1に等しい。別の実施形態の場合、しきい値数は、設計に依存して、2以上であってもよい。パワースイッチS1120または220において、1つまたは複数の連続する短いオン時間のしきい値数の出現が検出された場合、本発明の教示によれば、駆動信号の次のパルスが遅延され、これにより、パワースイッチS1120または220を流れるスイッチ電流IDの開始値IVALを減らすようにΔIOFFが増加されて、スイッチ電流IDが電流制限を超える可能性を小さくする。図5は、スイッチの動作を安全な動作領域内に保つ方法を表す流れ図である。一実施形態の場合、本発明の教示による、電源を調整するための方法は、電源の出力から受け取られたフィードバックに応答する駆動信号に応答して、電源の入力におけるエネルギー伝達要素に結合されたパワースイッチをスイッチングすることを含む。スイッチの、1つまたは複数の連続する短いオン時間のしきい値数の出現が検出された場合、本発明の教示によれば、駆動信号の次のパルスが、スイッチの、1つまたは複数の連続する短いオン時間のしきい値数のその出現に応答して、遅延される。詳細には、一実施形態の場合、方法は、スイッチのオン時間を測定して、ピークスイッチ電流IPEAKが、高くなり過ぎるのを防止するのに、代替の制御アクションが要求されるか否かを判定する。図5に示した方法では、短いオン時間は、しきい値オン時間tSHORTを超えない任意のオン時間tONである。一実施形態の場合、tSHORTは、tLEBにtdを足した合計より、わずかに大きい。短いオン時間の数をカウントする、短いオン時間カウンタは、コントローラが、ブロック510で次のスイッチング期間を始める前に、ブロック505でリセットされる。オン時間tONは、ブロック515で測定され、ブロック520でしきい値オン時間tSHORTと比較される。オン時間tONが、しきい値オン時間tSHORTより大きい場合、短いオン時間カウンタは、ブロック505でリセットされる。オン時間tONが、しきい値オン時間tSHORTを超えていない場合、短いオン時間カウンタは、ブロック525で増分される。ブロック530で、短いオン時間カウンタのカウントが、最大カウント数NMAXと比較される。連続する短いオン時間の数が、NMAXより小さい場合、ブロック510で、次のスイッチング期間が、調整のための通常のオフ時間tOFFの後に始まる。短いオン時間の数が、NMAXより小さくはない場合、ブロック535で、次のスイッチング期間の開始時間が遅延される。ブロック535で、1つまたは複数の連続する短いオン時間のしきい値数の出現が検出されることを理解されたい。連続する短いオン時間の数NMAXは、特定のアプリケーションに合うように変更できる。一実施形態の場合、連続する短いオン時間の数NMAXは、各アプリケーションに関して永久に固定される。一実施形態の場合、連続する短いオン時間の数NMAXは、1である。一実施形態の場合、連続する短いオン時間の数NMAXは、2である。一実施形態の場合、設計者によって選択された条件またはイベントに応答して、連続する短いオン時間の数NMAXを電源の動作中に動的に変更することが可能である。図6は、集積回路における本発明の方法の一実施形態を示す。集積回路600は、ドレイン端子602とソース端子646に結合されたパワーMOSFETスイッチ628を含む。スイッチ628は、ラッチ634から出力される駆動信号656に応答してスイッチングさせられるように結合される。端子648が、フィードバック信号UFBを受け取る。一実施形態の場合、集積回路600は、信号を受け取り、この例では説明されない諸機能を実行する複数の他の端子もオプションとして含むことが可能である。図6の例では、変調器626が、端子648からのフィードバック信号UFBを解釈して、イネーブル信号662が、高であるべきか、または低であるべきかを判定する。発振器640が、クロック信号644と最大オン時間信号DMAX664を与える。図示した例では、発振器640は、ラッチ638の出力に結合されたFREQADJ端子を含む。一実施形態の場合、発振器640の周波数は、ラッチ638の出力に応答して、より高い周波数から、より低い周波数に変化する。スイッチ628は、ANDゲート632とORゲート666から信号を受け取るラッチ634から出力された駆動信号656に応答する。スイッチ628は、クロック644とイネーブル662がともに高である一方で、DMAX644またはOVERCURRENT658が低である場合、オンである。スイッチ628は、DMAX644またはOVERCURRENT658が高である場合、オフである。図示する例では、連続するオン時間のしきい値数、または短いオン時間の最大数NMAXは、2である。したがって、ラッチ638は、本発明の教示によれば、2つの連続する短いオン時間の後、発振器640が一時的により低い周波数で動作するようにさせることにより、次のスイッチング期間を遅延させる。より低い周波数は、より高い周波数と比べて、対応する、より長いオフ時間を有する。電流センサまたは電流リミタが、電流制限比較器604として実装され、比較器604は、ドレイン電流ID624が、電流制限しきい値ILIMITを超えた場合、NANDゲート606の第1の入力を論理高とする。スイッチ628が、スイッチング期間の始めでオンにされると、NANDゲート606の第2の入力が、ラッチ634からの駆動信号656の高の出力に応答して、立上りブランキング時間tLEB622の遅延の後、論理高の入力を受ける。一実施形態の場合、立上りブランキング時間tLEBは、約220ナノ秒である。図6に示す例に示されるとおり、短いオン時間検出器は、本発明の教示によれば、反転されたOVERCURRENT信号650、反転されたON信号654、遅延されたON信号652の入力から短いパルスを検出するNORゲート612で実現される。遅延されたON信号652は、アクティブな駆動信号656から、立上りブランキング時間tLEB622だけ遅延され、時間td1610だけさらに遅延される。遅延時間td1610は、電流制限比較器604の遅延より十分に大きくなるように選択されて、すべての短いオン時間の検出を保証する。一実施形態の場合、電流制限遅延時間td1は約100ナノ秒である。図6の例では、ANDゲート624は、tLEBとtd1の合計と少なくとも同じだけの長さの、長いパルスを検出する。NORゲート612による短いパルスの検出により、ラッチ614がセットされる。ラッチ614は、ANDゲート624からの長いパルスの検出によってリセットされる。図6の例では、短いオン時間検出器は、本発明の教示によれば、2つの連続する短いパルスの後にラッチ638をセットする第2の短いパルスの出現を検出するNORゲート620で実現されている。NORゲート620は、NORゲート612と同じ3つの信号650、652、654に加えて、第4の信号である駆動信号656を受ける。駆動信号656は、ラッチ614の出力に現れ、遅延td2616だけ遅延され、インバータ618によって反転される。遅延td2616は、NORゲート620が第1の短いパルスを検出するのを防止するだけ十分に、遅延td1610よりも大きい。一実施形態の場合、遅延td2616は、230ナノ秒である。図6の実施形態では、連続する第2の短いオン時間の検出により、NORゲート620の出力660に論理高が与えられ、ラッチ638がセットされる。周波数調整器が、本発明の教示によれば、ラッチ638と、発振器640のFREQADJ入力とで実現される。一実施形態の場合、ラッチ638がセットされると、発振器640は、本発明の教示によれば、より高い周波数から、より低い周波数に切り替わり、これにより、次のスイッチング期間の開始が遅延される。一実施形態の場合、発振器640は、本発明の教示によれば、ラッチ638をセットして、発振器640のFREQADJ入力をアクティブにすることにより、駆動信号の次のパルスをスキップさせ、発振器640の周波数を事実上低くするように構成される。ラッチ638は、次のスイッチング期間の始めで、CLOCK信号644によってリセットされる。次のパルスも短いパルスであった場合、ラッチ638が再びセットされ、発振器の周波数が低くされて、次のスイッチング期間の開始が遅延される。次のパルスが長いパルスであった場合、次のスイッチング期間の遅延は全く存在せず、図示した例では、ラッチ638をセットするのに、スイッチ628の2つの連続する短い時間が要求される。以上の詳細な説明では、本発明の方法および装置を、本発明の特定の例示的な実施形態に関連して説明してきた。しかし、本発明のより広い趣旨および範囲を逸脱することなく、その実施形態に様々な改変や変更を加えることも可能であることが明白であろう。したがって、本明細書および図は、限定的ではなく、例示的であると見なされるものとする。