複数の入力光信号が入力される1入力N出力の光スイッチと、遅延時間が調整された出力光信号を出力するN入力1出力の遅延回路とを備え、前記遅延回路は、2入力1出力の光結合器と、該結合器の一方の入力端に接続された遅延線とからなる組が、N-1個の遅延線およびN-1個の光結合器が交互に縦続して、N個の経路を構成するように接続され、前記光スイッチの前記N出力の選択された出力からの光信号は、前記遅延回路の最も入力側に接続された遅延線の入力端および前記N-1個の各光結合器の他方の入力端の内の、前記選択された出力に対応する経路の入力端へ入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側に接続された光結合器の出力端から出力されることを特徴とする可変光バッファ回路。複数の入力光信号が入力される1入力N出力の光スイッチと、遅延時間が調整された出力光信号を出力するN入力1出力の遅延回路とを備え、前記遅延回路は、2入力1出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にN入力1出力のツリー状に形成されたN個の経路を構成するように接続され、前記光スイッチの前記N出力の選択された出力からの光信号は、前記遅延回路の前記ツリー状に形成されたN個の経路の、前記遅延回路の最も入力側の階層にあるN個の入力端から入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側の階層にある1個の出力端から出力されることを特徴とする可変光バッファ回路。前記遅延回路の前記N-1個の光結合器の各々の結合率は、前記N個の経路の各々に対して、前記光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、前記N個の経路の各全損失が同一となるように設定されることを特徴とする請求項1または2に記載の可変光バッファ回路。前記遅延回路の前記N個の経路の各入力ポートに光減衰器が接続されており、前記光結合器および前記光減衰器は、それぞれ、2つの方向性結合器と、前記2つの方向性結合器を連結するアーム導波路とから構成されたマッハツェンダ干渉計であって、前記アーム導波路の上部に、前記アーム導波路を加熱する薄膜ヒータを装荷したことを特徴とする請求項1乃至3いずれかに記載の可変光バッファ回路。前記光スイッチは、InP基板上に形成された、InP/InGaAsPリッジ導波路からなる光回路であり、1本の入力導波路と、入力側に形成された第1のスラブ導波路と、アレイ導波路と、出力側に形成された第2のスラブ導波路と、N本の出力導波路とを順次接続して構成され、前記遅延回路は、シリコン基板上の石英系導波路からなる光回路であり、前記遅延線は前記基板上に形成された光導波路から構成されることを特徴とする請求項1乃至4いずれかに記載の可変光バッファ回路。複数の入力光信号が入力される1入力N出力の光スイッチと、遅延時間が調整された出力光信号を出力するN入力1出力の遅延回路とを備え、前記遅延回路は、2入力1出力の光結合器と、該結合器の一方の入力端に接続された遅延線とからなる組が、N-1個の遅延線およびN-1個の光結合器が交互に縦続して、N個の経路を構成するように接続され、前記光スイッチの前記N出力の選択された出力からの光信号は、前記遅延回路の最も入力側に接続された遅延線の入力端および前記N-1個の各光結合器の他方の入力端の内の、前記選択された出力に対応する経路の入力端へ入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側に接続された光結合器の出力端から出力されることを特徴とする回路装置。複数の入力光信号が入力される1入力N出力の光スイッチと、遅延時間が調整された出力光信号を出力するN入力1出力の遅延回路とを備え、前記遅延回路は、2入力1出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にN入力1出力のツリー状に形成されたN個の経路を構成するように接続され、前記光スイッチの前記N出力の選択された出力からの光信号は、前記遅延回路の前記ツリー状に形成されたN個の経路の、前記遅延回路の最も入力側の階層にあるN個の入力端から入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側の階層にある1個の出力端から出力されることを特徴とする回路装置。前記遅延回路の前記N-1個の光結合器の各々の結合率は、前記N個の経路の各々に対して、前記光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、前記N個の経路の各全損失が同一となるように設定されることを特徴とする請求項6または7に記載の回路装置。図1に示した構成の可変光バッファ回路では、構成要素として、簡単に変形可能な光ファイバを含む個々にばらばらの部品で構成されている。このため、回路全体のサイズが大きくなる問題があった。図1の可変光バッファ回路において、所望の遅延量は、ファイバ遅延線を所定の長さに切断することによって得られる。したがって、構成部品として、16種類の異なる長さに切断された光ファイバを準備する必要がある。しかしながら、光ファイバを所定の長さに正確に切断するのは、非常に煩雑で面倒な作業が求められる。簡単に変形する光ファイバの長さを正確に決定すること自体に困難がある。切断位置によって遅延量が変化してしまうため、精度良くかつ再現良く、ファイバ遅延線を作製することが困難であった。また、16もの異なる長さのファイバ線を組み立てるためには、複雑な製造工程と製造設備が必要である。例えば、異なる長さの複数のファイバを区別して、ボビンに巻き接続するという作業は極めて煩雑である。さらに、経路毎に異なる長さの遅延線を含むため、光パケットが通過する経路によって、損失が異なっていた。本発明は、このような問題に鑑みてなされたもので、その目的とするところは、遅延量を高精度に設定可能であってかつ小型な可変光バッファを提供することにある。さらに、遅延量の異なる経路毎に生じる損失の変動を抑えた可変光バッファ回路、光回路装置を実現する。本発明は、このような目的を達成するために、請求項1の発明は、複数の入力光信号が入力される1入力N出力の光スイッチと、遅延時間が調整された出力光信号を出力するN入力1出力の遅延回路とを備え、前記遅延回路は、2入力1出力の光結合器と、該結合器の一方の入力端に接続された遅延線とからなる組が、N-1個の遅延線およびN-1個の光結合器が交互に縦続して、N個の経路を構成するように接続され、前記光スイッチの前記N出力の選択された出力からの光信号は、前記遅延回路の最も入力側に接続された遅延線の入力端および前記N-1個の各光結合器の他方の入力端の内の、前記選択された出力に対応する経路の入力端へ入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側に接続された光結合器の出力端から出力されることを特徴とする可変光バッファ回路である。請求項2の発明は、複数の入力光信号が入力される1入力N出力の光スイッチと、遅延時間が調整された出力光信号を出力するN入力1出力の遅延回路とを備え、前記遅延回路は、2入力1出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にN入力1出力のツリー状に形成されたN個の経路を構成するように接続され、前記光スイッチの前記N出力の選択された出力からの光信号は、前記遅延回路の前記ツリー状に形成されたN個の経路の、前記遅延回路の最も入力側の階層にあるN個の入力端から入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側の階層にある1個の出力端から出力されることを特徴とする可変光バッファ回路である。請求項3の発明は、請求項1または2の可変光バッファ回路であって、前記遅延回路の前記N-1個の光結合器の各々の結合率は、前記N個の経路の各々に対して、前記光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、前記N個の経路の各全損失が同一となるように設定されることを特徴とする。請求項4の発明は、請求項1乃至3いずれかの変光バッファ回路であって、前記遅延回路の前記N個の経路の各入力ポートに光減衰器が接続されており、前記光結合器および前記光減衰器は、それぞれ、2つの方向性結合器と、前記2つの方向性結合器を連結するアーム導波路とから構成されたマッハツェンダ干渉計であって、前記アーム導波路の上部に、前記アーム導波路を加熱する薄膜ヒータを装荷したことを特徴とする。請求項5の発明は、請求項1乃至4いずれかの可変光バッファ回路であって、前記光スイッチは、InP基板上に形成された、InP/InGaAsPリッジ導波路からなる光回路であり、1本の入力導波路と、入力側に形成された第1のスラブ導波路と、アレイ導波路と、出力側に形成された第2のスラブ導波路と、N本の出力導波路とを順次接続して構成され、前記遅延回路は、シリコン基板上の石英系導波路からなる光回路であり、前記遅延線は前記基板上に形成された光導波路から構成されることを特徴とする。請求項6の発明は、複数の入力光信号が入力される1入力N出力の光スイッチと、遅延時間が調整された出力光信号を出力するN入力1出力の遅延回路とを備え、前記遅延回路は、2入力1出力の光結合器と、該結合器の一方の入力端に接続された遅延線とからなる組が、N-1個の遅延線およびN-1個の光結合器が交互に縦続して、N個の経路を構成するように接続され、前記光スイッチの前記N出力の選択された出力からの光信号は、前記遅延回路の最も入力側に接続された遅延線の入力端および前記N-1個の各光結合器の他方の入力端の内の、前記選択された出力に対応する経路の入力端へ入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側に接続された光結合器の出力端から出力されることを特徴とする回路装置である。請求項7の発明は、複数の入力光信号が入力される1入力N出力の光スイッチと、遅延時間が調整された出力光信号を出力するN入力1出力の遅延回路とを備え、前記遅延回路は、2入力1出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にN入力1出力のツリー状に形成されたN個の経路を構成するように接続され、前記光スイッチの前記N出力の選択された出力からの光信号は、前記遅延回路の前記ツリー状に形成されたN個の経路の、前記遅延回路の最も入力側の階層にあるN個の入力端から入力され、前記遅延時間が調整された出力光信号が前記遅延回路の最も出力側の階層にある1個の出力端から出力されることを特徴とする回路装置である。請求項8の発明は、請求項6または7の回路装置であって、前記遅延回路の前記N-1個の光結合器の各々の結合率は、前記N個の経路の各々に対して、前記光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、前記N個の経路の各全損失が同一となるように設定されることを特徴とする。以上説明したように、本発明の光バッファ回路により、遅延量を高精度に設定可能であって、かつ、小型な可変光バッファ回路を提供することができる。さらに、遅延量の異なる経路毎に生じる損失のばらつき、変動を抑えた可変光バッファ回路を実現することができる。本発明の可変光バッファ回路は、半導体基板上に形成した光スイッチ回路と。シリコン基板上に形成した合波回路遅延回路とを接続して構成され、光導波路で形成された遅延線を含めて一体に形成される。合波回路は、光導波路で形成された遅延線と光結合器とで構成される。同一の遅延線を用いる場合、2入力1出力の光結合器と、結合器の一方の入力端に接続された遅延線とからなる組が、N-1個の遅延線およびN-1個の光結合器が交互に縦続し、N個の経路を構成するように接続される。また、異なる遅延量を持つ複数種類の遅延線を用いる場合、2入力1出力の光結合器および該結合器の一方の入力端に接続された遅延線とからなる組が、階層的にN入力1出力のツリー状に形成されたN個の経路を構成するように接続される。階層毎に、異なる遅延量の遅延線を用いる。さらに、合波回路遅延回路のN-1個の光結合器の各々の結合率は、各N個の経路に対して、各々の光結合器の結合率に基づいた結合損失を除いた全損失を最小としたときの、最小損失値の測定値に基づいて、N個の経路の各全損失が同一となるように設定される。各経路毎の全損失のばらつきが解消される。上述の可変光バッファ回路は、光回路装置として構成することもできる。図2は、本発明の第1の実施例の可変光バッファ回路の概略の構成を示す図である。可変光バッファ回路1は、InP基板上に構成されたInGaAsP導波路からなる1×8光スイッチ回路10と、シリコン基板20上に構成された石英系導波路からなる8×1遅延線つき合波回路20とを接続して形成される。光スイッチ回路10は、光パケット信号が入力される入力導波路11、光スイッチ回路部12、および8本の出力導波路13から構成されている。光スイッチ回路10の8つの出力導波路には、それぞれ合波回路20の入力導波路21-1、21-2、21-8が接続される。入力導波路21-1、21-2、21-7は、それぞれ可変光減衰器22-1、22-2、22-7を経由して、光結合器23-1、23-2、23-7の各々の第2の入力ポートに接続されている。また、入力導波路21-8は、可変光減衰器22-8を経由し、さらに遅延線24-7を経由して、光結合器23-7の第1の入力ポートに接続されている。各光結合器は、第1および第2の2つの入力ポートと、1つの出力ポートを有している。また、入力導波路21-1、21-2、21-8は、別個の遅延量を与える経路1、経路2、経路8に対応する。本発明の可変光バッファの合波回路20では、これに限定はされないが、8つの経路の各々に対して、対応する異なる遅延時間が与えられる。これらの異なる遅延量は、7つの遅延線24-1、24-2、21-7を、順次、直列的に接続することによって与えられる。本実施例では、例示的に、経路1、経路2、経路8の順に、隣接する経路間で、付与される遅延時間が等間隔で増えるように設定される。より詳細には、同一の遅延量を持つ遅延線24-1、24-2、21-7が、隣接する経路にそれぞれ含まれている2つの光結合器の内の一方の光結合器の出力ポートと、他方の光結合器の第1の入力ポートとの間に配置されている。例えば、経路1の光結合器23-1の第1の入力ポートと、経路2の光結合器23-2の出力ポートとの間に、第1の遅延線24-1が接続されている。同様に、経路2の光結合器23-2の第1の入力ポートと、経路3の光結合器23-3の出力ポートとの間に、第2の遅延線24-2が接続されている。以下同様に、経路6の光結合器23-6の第1の入力ポートと、経路7の光結合器23-7の出力ポートとの間に、第6の遅延線24-6が接続されている。ただし、第7の遅延線24-7については、経路7の光結合器23-7の第1の入力ポートと、経路8の可変光減衰器22-8の出力ポートとの間に接続されている。特に、経路8に着目すれば、7つの光結合器と7つの遅延線とが、交互に従属して接続されている。上述のように図2の接続構成により、各経路に配置された遅延線が、順次、直列的に接続されることによって、各経路に別個の遅延量が設定される。また、同一の遅延量を持つ遅延線を用いれば、第1の入力導波路21-1経路1から第8の入力導波路21-8経路8の順に、等間隔で遅延量が増えるように設定される。同時に、図2の接続構成により、経路1から経路8までの経路が合波されて、出力導波路25から所望の遅延時間が各パケットに与えられる。図2に示した光バッファ回路は、全体で以下の通り動作する。光スイッチ回路10の入力導波路11には、時間軸上に並んだ複数の光パケットからなる信号が入力される。この光パケット信号列に対して、光スイッチ回路部12によって適切なタイミングで各光パケットが選択される。光パケット単位で、各光パケットが光スイッチの8出力の8本の出力導波路13のうちいずれかに出力される。出力導波路13の内の選択された出力導波路に応じて、合波回路20の対応する経路が選択される。上述のように、合波回路20の経路毎に異なる遅延量が設定されているので、入力導波路21-1、21-2、21-8の内の光スイッチ回路10によって選択された入力導波路による経路毎に対応する遅延量が与えられ、合波結合される。その結果、それぞれの光パケットに所望の遅延量を与えられ、パケット間のタイミングを調節することができる。さらにこのような回路の応用として、非同期パケットの固定タイムスロットへの同期や、パケット間の衝突回避などがある。次に、個々の構成要素について、さらに詳細に説明する。図3は、本発明における1×8光スイッチ回路のより具体的な回路構成を示す図である。この光スイッチ10は、2つのスラブ導波路32、34とそれらを連結する複数の光導波路以下、アレイ導波路33からなる光干渉回路である。アレイ導波路33には位相シフタ36が配置されている。第1のスラブ導波路32には、入力導波路31が接続され、第2のスラブ導波路34には8本の出力導波路35が接続されている。入力導波路31および出力導波路35は、図2における入力導波路11および出力導波路13にそれぞれ対応している。次に、光スイッチ回路10の動作を説明する。入力導波路31に入射した光信号は、第1のスラブ導波路32において、アレイ導波路33の各々に分配される。アレイ導波路33の各々を伝搬する光信号は、位相シフタ36により所望の位相差が与えられ、第2のスラブ導波路34の端部において集光する位置が決定される。位相差に対応した集光位置に8本の出力導波路35が配置されており、対象の光パケットを8本の出力導波路のいずれかから出力させることができる。本発明における光スイッチ回路10は、非特許文献2に示された方法と同様な方法によって作製することができる。概略のみを述べれば以下の通りである。まず、有機金属気相成長法MOVPE法を用いて、InP基板上にInGaAsP導波層、InP上部クラッド層、InGaAsコンタクト層を堆積する。その後、反応性イオンエッチングを用いて、各導波路31、32、33、34、35を形成した。さらに、各導波路の上部に形成したポリマーによって、導波路を埋め込んでいる。その後、電気配線とのコンタクトをとるために、位相シフタ部36の上部のみポリマーを除去し、配線パターンをリフトオフによって形成した。次に、図2を再び参照して、8×1遅延線つき合波回路以下、遅延回路と言うの回路構成について説明する。上述のように、この8×1遅延線つき合波回路20は、経路毎に所定の遅延量を与える機能を持つため、以下では遅延回路とも言う。先にも述べたように、本遅延回路は、8本の入力導波路21-1~21-8、8個の可変光減衰器22-1~22-8、7個の遅延線24-1~24-7、7個の光結合器23-1~23-7、1本の出力導波路25から構成される。入力導波路21-1~21-8および対応する可変光減衰器22-1~22-8は、それぞれ個々に接続されている。可変光減衰器22-8の出力導波路および可変光減衰器22-7の出力導波路は光結合器23-7によって1つにまとめられる。次に、光結合器23-7の出力導波路および可変減衰器22-6の出力導波路は、光結合器23-6によって1つにまとめられる。以下同様にして、光結合器23-2の出力導波路と可変減衰器22-1の出力導波路とが、光結合器23-1によって1つにまとめられるまで繰り返される。一般化すれば、i1番目の光結合器の出力導波路とi番目可変減衰器の出力導波路とが、隣接するi番目の光結合器によって1つにまとめられる。上述のように、ある経路の光結合器の出力を、隣接する経路の光結合器の入力の1つとすることを繰り返すことによって、遅延回路20の複数の経路は最終的に1本の出力導波路25へとまとめられる。すなわち、光スイッチ回路10で選択された出力導波路に出力され、一旦は分離された各パケットが、遅延回路20において再び合波されることになる。出力導波路25は、さらに遅延回路20の外部の1本のシングルモードファイバに接続される。上述の構成は、N=8の時に、2入力1出力の光結合器と、この光結合器の一方の入力端に接続された遅延線とからなる組が、N-1個の遅延線およびN-1個の光結合器が交互に縦続して、N個の経路を構成するように接続されたものと言うこともできる。そして、光スイッチのN出力の選択された出力からの光信号は、遅延回路の最も入力側に接続された遅延線の入力端およびN-1個の各光結合器の他方の入力端の内の、選択された出力に対応する経路の入力端へ入力され、遅延時間が調整された出力光信号が遅延回路の最も出力側に接続された光結合器の出力端から出力される。各々の光結合器によって合流する2本の光導波路の一方には、遅延回路20の入力導波路の入力端から光結合器まで伝搬した光の遅延時間が、相対的にその一方が他方よりも長くなるように、0.625mの遅延線が配置されている。より一般的には、i1番目の入力導波路とi番目の光結合器との間に、0.625mのi番目の遅延線を配置した構成と記述できる。この構成によって、入力導波路21-1~21-8から入力された光信号は、それぞれ0.625m刻みの異なる遅延量を与えられ、その後1本の出力導波路25に出力される。図2に示した8×1合波回路20内で、各可変光減衰器から各光結合器までの導波路の長さが、導波路1~8で、段々と短くなっているようにも見える。しかし、これは実際には長さはほぼ同じであって、図面上で接続構成をわかり易くするために便宜的に段々短くなるように描いてある点に留意されたい。次に、本実施例において用いられる可変光減衰器および光結合器の具体的な構成について説明する。図4は、本実施例において用いられる可変光減衰器および光結合器の構成を示す図である。可変光減衰器および光結合器40は機能が異なるものの、いずれも同一の構成で実現される。可変光減衰器および光結合器は、いずれも、2つの方向性結合器41、42と、それらを連結する2本のアーム導波路43-1、43-2とからなるマッハツェンダ干渉計で構成されている。アーム導波路43-1、43-2の上には、熱光学効果を与えるために、それぞれコアを加熱する薄膜ヒータ44-1、44-2が形成されている。薄膜ヒータ44-1、44-2に電流を流すことによって、減衰率および結合率を変化させることができる。また、薄膜ヒータ44-1、44-2の両脇には、加熱領域を限定し消費電力を下げるための断熱溝45-1~45-3が形成されている。図4に示した構成を可変光減衰器として使用する場合、左上のポート46を入力とし、右上のポート48を出力ポートとして使用する。このとき、2本のアーム導波路43-1、43-2間の光路長差を、光信号の波長の半分となるように選択する。このように、可変光減衰器として使用する場合、スルーポートを使用することで、方向性結合器41、42の両方の結合率が同時に50からずれた際に発生する結合損失を抑制することができる。一方、図4に示した構成を光結合器として使用する場合は、左上のポート46を第1の入力ポートとして、左下のポート47を第2の入力ポートとして、右上のポート48を出力ポートとして使用する。このとき、本のアーム導波路43-1、43-2間の光路長差は、理論上想定する結合率となるように設計する。また、遅延線が接続される入力ポートを含む経路で損失が累積されるため、この損失をできる限り抑えるように、スルーポートである第1の入力46が遅延線が接続される入力ポートとなる。図5は、本発明の合波回路遅延回路の作製方法を説明する図である。Aに示すように、シリコン基板51上に火炎堆積法FHDを用いて、SiO2を主体とした下部クラッド層52-1、および、SiO2にGeO2を添加したコア層53-1を堆積する。そして、Bに示すように、高温透明化を行なう。高温透明化によって、Bに示すように各層52-1、53-2は幾分薄くなる。さらにCに示すように、コア層53-2について反応性イオンエッチングRIEを用いてコアパターン54を形成する。次に、Dに示すように、再び火炎堆積法FHDを用いて、コアパターン54の上側に、SiO2を主体とした上部クラッド層55-1を堆積する。そして、Eに示すように、高温透明化を行なうことによって、埋め込み型光導波路を作製する。図5には示していないが、さらに、クロムを堆積しおよびパターン化して薄膜ヒータを形成する。最後に、配線のために、金を堆積しおよびパターン化し、かつ、断熱のための深溝を形成して、可変光減衰器および可変結合器を作製することができる。尚、上述の光スイッチ回路10および遅延線つき合波回路20は、2つの基板が個別に作製された後、接着剤によって、2つの基板の基板端面でそれぞれの導波路同士がバットジョイントされる。次に、本発明の光バッファ回路において特有の、遅延回路における結合器に対する結合率の設定について説明する。図2に示したように、遅延回路20は、入力導波路21-1~21-8の各々に対応した、経路1から経路8までの計8通りの経路がある。それぞれの経路では光パケットは異なる光結合器を伝搬し、それぞれの経路が異なる経路長を有しているため、経路によって損失は異なっている。しかしながら、遅延回路20の構成によれば、光結合器23-1、23-2、23-7の各々の結合率を適切に調整設計することによって、経路に依存した損失を同等のものにすることができる。以下、経路依存損失のばらつきを解消する手法について説明する。図2の構成の遅延回路において経路間で損失差が生じる要因には、以下のものがある。1経路毎の伝搬長の差に起因したばらつき2光結合器1個当たりの過剰損失のばらつき3通過する光結合器の数が経路によって異なることによる過剰損失の変動4伝搬長が同じ場合だったとしても発生する伝搬損失のばらつき5光スイッチ回路および遅延回路の入出力時の結合損失ばらつき6光結合器の結合比設定値に依存した、結合比が異なることによる結合損失本発明の光バッファ回路では、上記6の結合比の設定値の差異を除いた、要因1~5による経路に依存した損失差を実測することによって見積もり、測定された損失値に基づいて、光結合器の結合率結合損失を設計または調整することができる。以下、さらに詳細に光結合器の結合率の設定手法を説明する。図2の遅延回路20と対応付けると、次のように複数の経路を定義することができる。最も遅延量が小さい経路を経路1入力導波路21-1に対応とし、順次、遅延量が大きくなって、経路8入力導波路21-8に対応が最も遅延量が大きくなるものとする。光結合器における損失に着目すると、各経路は以下のように構成されている。すなわち、最も遅延量が小さい経路1は、光結合器23-1のみを含んでいる。経路2は、2つの光結合器23-1、23-2と1つの遅延線24-1とを含んでいる。経路3は、3つの光結合器23-1~23-3と2つの遅延線24-1、24-2とを含んでいる。以下同様であって、経路7は、7つの光結合器23-1~23-7と6つの遅延線24-1~24-6とを含んでいる。最後の経路8は、8つの光結合器23-1~23-8と、7つの遅延線24-1~24-7とを含んでいる。経路1~経路8のそれぞれの経路に対する損失Lpass1~Lpass8は、以下の各式のように記述できる。上式において、Ciは、i番目の経路について出力導波路25側から数えてi番目の光結合器の結合率であって、かつ、そのi番目の光結合器の2つの入力ポートの内、より遅延量が大きい経路側遅延線が配置された側の入力ポートから入力した場合の結合率である。すなわち、図4を再び参照すれば入力ポート46から出力ポート48までの結合率結合損失がCiに対応する。また、Liは、光結合器の結合率によって決定される結合損失を除いた、経路に依存した損失[dB]である。本実施例においてこの損失Liは、i番目の経路の損失LPassiが最小となるように、各可変結合回路のCiを調整することすることによって、実験的に測定することができる。例えば、経路1については、光結合器23-1の結合率C1を最小結合損失を最小に設定して、入力導波路21-1の入力点から出力導波路25の出力点までの損失を測定すれば良い。経路2については、光結合器23-1の結合率C1を最大に設定して、23-2の結合率C2を最小結合損失を最小に設定して、入力導波路21-2の入力点から出力導波路25の出力点までの損失を測定すれば良い。以下、同様に、経路N2≦N≦7については、光結合器23-1、、23-N-1の結合率C1~CN1を最大とし、光結合器23-Nの結合率CNを最小結合損失を最小に設定して、入力導波路21-Nの入力点から出力導波路25の出力点までの損失を測定すれば良い。また、経路8については、光結合器23-1~23-8の結合率C1~C8を最大損失を最小に設定することにより、L8を求めることができる。次に上式によって表現される各経路の損失Lpass1~Lpass8がそれぞれ同等となる条件で、連立方程式を解くことによって、各光結合器の適切な結合率を決定することができる。すなわち、遅延回路の7N-1個の光結合器の各々の結合率は、8N個の経路の各々に対して、光結合器の結合率に基づいた損失を除いた損失を最小としたときの最小損失値の測定値に基づいて、8N個の経路の各全損失が同一となるように設定される。本実施形態では、実測によって、=[dB]となる。これらの実測値より、連立方程式を解くことで、適切な光結合器の結合率Cはと決定される。この結合率の値を用いることによって、経路毎に異なる損失を同じ値として、経路に依存した損失のばらつき変化を解消することができた。本実施例において、可変光減衰器は補助的な調整のために利用することができる。上述のように、実測値に基づいて各光結合器の結合率Cを求めても、実際には、理想的な状態から損失がずれることがある。そのような場合に、光結合器によって再び調整すると、他の経路に対しても計算の基礎となった損失値へ影響を与えるため、調整が面倒で複雑となる。そこで、若干の損失ばらつきであれば可変光減衰器で個別に調整することができる。次に、本実施例の構成による可変光バッファ回路の具体的な特性を簡単に説明する。一例として、パケット長が10ナノ秒のパケット列を可変光バッファ回路に入力した。1×8光スイッチ回路の駆動電圧を調整して出力するポートを制御することで、3ナノ秒刻みで、最大21ナノ秒の遅延量を与えることができた。本実施例では、8×1遅延線つき合波回路20遅延回路の導波路の総長は0.625×7=4.375mとなる。図1に示した従来型の可変光バッファ回路100におけるファイバ遅延線を光導波路とした場合、その光導波路の総長は、4.3753.753.1252.51.8751.250.625=17.5mとなる。これらの光導波路をレイアウトしたときのチップサイズは、50mm×50mm2500mm2であった。これに対し、本実施例の構成では、0.625mの7本の光導波路をチップ内に集積して、遅延線の総長を従来技術比で、約25まで低減することができた。チップサイズは50mm×13mm650mm2となり、従来技術に比べて面積比で26に削減できた。本実施例では、同じ長さの遅延線を使用して、0.625m刻みの遅延量を持つ8×1遅延線つき合波回路遅延回路を構成した。しかしながら、個々の遅延線の遅延量を変化させることによって、遅延量の刻み量は容易に変えることができる。また、必ずしも同じ長さの遅延線のみを使用する必要はない。必要とされる設定遅延時間によって、異なる長さの遅延線を使用しても良い。また、遅延線および光結合器を一式として、この数を増減させることによって、M×1遅延線つき合波回路を容易に作製可能である。図6は、本発明の第2の実施例による可変光バッファ回路の概略構成を示す図である。本実施例の可変光バッファ回路60は、InP基板上に構成されたInGaAsP導波路からなる1×8光スイッチ回路61と、シリコン基板上に構成された石英系導波路からなる8×1遅延線つき合波回路62を接続して形成される。1×8光スイッチ回路61は第1の実施例の光スイッチ回路10と同じであるため省略する。第1の実施例とは異なる、8×1遅延線つき合波回路62の構成のみを説明する。本実施例における遅延回路62は、8本の入力導波路81-1~81-8、対応する可変光減衰器82-1~82-8、7つの遅延線83-1~83-4、84-1~84-2、85、7つの2×1光結合器86-1~86-4、87-1~87-2、88、1本の出力導波路89からなる。8本の入力導波路81-1~81-8と8個の可変光減衰器82-1~82-8は、対応するもの同士でそれぞれが接続されている。本実施例の遅延回路の構成は、使用される遅延線の種類、および、遅延線および光結合器の結合形態の点において、実施例1と異なっている。すなわち、遅延線については、実施例1では同じ長さ同一の遅延量の遅延線を用いていたのに対し、実施例2では3種類の異なる長さの遅延線を用いる。また遅延線と光結合器との接続形態については、実施例1では、隣接する2つの光結合器の内、一方の光結合器の出力と他方の光結合器の第1入力との間に遅延線が配置されていた。すなわち、経路1から経路8まで遅延時間が累積的に変化するように、順次直列的に遅延線が結合される構成であった。これに対し、実施例2では、光結合器が階層的に対称形のツリー状に接続される。出力導波路89側から見た場合には、経路は上位階層から下位階層に向かって、順次分割されて8つの経路が形成されている。遅延線は、階層毎に異なる遅延量を持っており、かつ、各階層内では同一の遅延量を持つものが使用される。尚、以降の説明においては、説明の便宜上、上位階層が階層3に、下位階層が階層1に対応している。図6を参照しながら光スイッチ回路61側から見た経路1~経路8の構成に着目すると、8個の可変光減衰器82-1~82-8の出力ポート導波路は、2つの入力ポートおよび1つの出力ポートを有する4つの光結合器83-1~83-4によって、4組にまとめられる階層1。階層的に分岐したツリー状の経路を構成するように、次の階層で、光結合器86-1~86-4の4つの出力ポートが、光結合器87-1~87-2によって2組にまとめられる階層2。最後に、さらに次の階層で、光結合器87-1、87-2の2つの出力ポートが、光結合器88によってさらにまとめられ階層3、出力導波路89に接続される。遅延回路62の外部で、シングルモードファイバーに接続される。次に遅延線に着目すると、可変光減衰器82-1~82-8と光結合器86-1~86-4とによって結合される4つの経路の組経路1および経路2、経路3および経路4、経路5および経路6、経路7および経路8の内のいずれか一方の経路上には、0.625mの遅延線83-1~83-4が配置されている階層1。図6では、経路1、経路3、経路5、経路7上に遅延線83-1~83-4が配置されている。さらに、光結合器86-1~86-4と光結合器87-1、87-2とによって結合される2つの経路の組の内のいずれか一方の経路上には、1.25mの遅延線84-1~84-2が配置されている。図6では、経路1、経路5上に遅延線84-1~84-2が配置されている階層2。最後に、光結合器87-1、87-2と光結合器88とによって結合される経路の組の内の一方の経路上には、2.5mの遅延線85が配置されている。図6では、経路1上に遅延線85が配置されている階層3。上述の遅延線の配置構成の結果、合波回路遅延回路62における各導波路は、入力導波路毎経路毎に、導波路長が0.625m刻みで等間隔に異なるように設計作製することができる。図6の構成では、入力導波路81-1に対応する経路1で最大の4.375mの長さの遅延線が含まれ、入力導波路81-8に対応する経路8で遅延線は最小の0mとなる。このように、階層的に分岐したツリー状の経路を持つように構成し、各階層のペアとなる経路のいずれか一方の経路上に遅延線を配置し、分岐経路の数の多い階層階層1から分岐経路の数が少ない階層例えば階層3に向かって、遅延量がべき乗2のべき乗、20=1倍、21=2倍、22=4倍に比例するように設定することで、各経路毎に等間隔で遅延時間が変化するよう遅延回路が構成される。上述の構成は、N=8の時に、遅延回路は、2入力1出力の光結合器およびこの結合器の一方の入力端に接続された遅延線とからなる組が、階層的にN入力1出力のツリー状に形成されたN個の経路を構成するように接続されたものということもできる。そして、光スイッチのN出力の選択された出力からの光信号は、遅延回路のツリー状に形成されたN個の経路の、遅延回路の最も入力側の階層にあるN個の入力端から入力され、遅延時間が調整された出力光信号が遅延回路の最も出力側の階層にある1個の出力端から出力される。本実施例においても、実施例1と同様に、経路に依存した損失差を実測することによって見積もり、測定された損失値に基づいて、光結合器の結合率結合損失を設計または調整することができる。経路による損失差を解消するように、最適な光結合器の結合比を決定することができ、損失の経路依存性を解消できる。本実施例においても、可変光減衰器82-1~82-8は補助的な調整に利用できる。実測値に基づいて各光結合器の結合率Cを求めても、実際には、理想的な状態から損失がずれることがある。そのような場合に、光結合器によって再び調整すると、他の経路に対しても計算の基礎となった損失値へ影響を与えるため、調整が面倒で複雑となる。そこで、若干の損失ばらつきであれば可変光減衰器で個別に調整することができる。本実施形態において、8×1遅延線つき合波回路62の導波路の総長は2.51.25×20.625×4=7.5mとなる。図1にした従来型の可変光バッファ回路100におけるファイバ遅延線を導波路とした場合の総長は、4.3753.753.1252.51.8751.250.625=17.5mとなる。よって、遅延線の総長は約42まで低減することができた。光バッファ回路の小型化に寄与することが可能であって、回路サイズは約42程度まで削減できることを意味している。より具体的には、実際にチップサイズは35mm×35mm1225mm2となり、図1に示した従来技術による構成を単に平面光回路としてレイアウトした場合のチップサイズにくらべて、面積比で49に削減できた。図6に示した実施例2の構成においては、経路1から経路8に向かって遅延量が順次変化減少するように、遅延線は、経路1、経路3、経路5、経路7の、1つ置きの経路上に配置されている。しかしながら、例えば遅延線のチップ上のレイアウトの都合から、これを変更することもできる。例えば、経路1の代わりに経路2に遅延線83-1を配置したとしても、遅延線のこの配置に対応させて、光スイッチ回路61の光パケットの切り替え先を変更すれば、実質的に遅延量が順次変化減少するように遅延量を設定できる。したがって、遅延線が配置される経路の位置は、図6の構成だけには限定されないことに留意されたい。また、必要とされる遅延量によって、等間隔の遅延時間の設定が不要であれば、遅延線の遅延量の相対値が、1倍、2倍、4倍のようにべき乗に比例して設定される必要も無い。本実施例においては、0.625m刻みの遅延量を持つ8×1遅延線つき合波回路を例示的に示した。しかしながら、より一般的に、Lm刻みの遅延量を持つN×1遅延線つき合波回路についても同様に設計作製することが可能である。その回路構成および設計手法を簡単に下に示す。2M≧Nとなる最小のMMは自然数を求め、それより光結合器の段数階層数がM段のツリー型の2M×1導波路を想定する。ここでは、遅延量が最小に設定されることになる経路を、経路1とする。図6の経路番号とは、逆になっていることに注意されたい。例えば、N=12として、12×1遅延線つき合波回路を設計する場合は、M=4が求められる。次に、遅延線を配置する位置を決定する。経路1から数えて偶数番目の経路上であって、1段目階層1の光結合器の一方の入力ポート側に、Lmの遅延線を配置し、計2M1個を同一階層内で並列に配置する。次に、1段目の光結合器と2段目の光結合器との間であって、経路1から数えて偶数番目の経路上に、2Lmの遅延線を配置し、計2M2個を同一階層内で並列に配置する。上述の配置を、1つの光結合器によってすべての経路が結合されるまで、順次繰返す。一般的には、経路1から数えて偶数番目のi-1段目の光結合器とi段目の光結合器との間に、2i1Lの遅延線を配置し、計2M/2i個を同一階層内に並列に配置することになる。ここで、iは2以上の自然数を示す。最後に、入力ポート数Nに応じて、経路の全遅延量の長い経路から順番に、必要のない経路を削除することによって、Lm刻みの遅延量を持つN×1遅延線つき合波回路を得ることできる。例えば、N=12の場合には、M=4となり、経路16~経路13を削除すれば良い。以上詳細に説明したように、本発明の光バッファ回路により、遅延量が高精度に設定可能であってかつ小型な可変光バッファを提供することができる。さらに、遅延量の異なる経路ごとに生じる損失のばらつき変動を抑えた可変光バッファを実現する。