"下地上に第1のレジスト層を形成する工程と、該第1のレジスト層に溝状又は孔状の開口部を形成する工程と、該開口部及び第1のレジスト層上に導電材料層を成膜する導電材料成膜工程と、該開口部の導電材料層を覆う保護レジスト層を形成する保護レジスト層形成工程と、該保護レジスト層で覆われていない導電材料層を除去する工程と、該第1のレジスト層及び該開口部の導電材料層上の保護レジスト層を除去する工程とによって、該開口部に残留した導電材料よりなる配線又は電極を形成することを特徴とする配線又は電極の形成方法。請求項1において、前記保護レジスト層形成工程は、前記導電材料層成膜工程で形成された導電材料層の全体を覆う第2のレジスト層形成工程と、該開口部以外の導電材料層上の第2のレジスト層を除去する工程とを有することを特徴とする配線又は電極の形成方法。請求項1において、前記保護レジスト層形成工程は、前記開口部の導電材料層の上にパターン印刷により保護レジストを印刷する工程を有することを特徴とする配線又は電極の形成方法。請求項1ないし3のいずれか1項において、前記保護レジスト形成工程において、前記開口部の導電材料層のみを覆うように前記保護レジスト層を形成することを特徴とする配線又は電極の形成方法。請求項1ないし3のいずれか1項において、前記保護レジスト形成工程において、前記開口部の導電材料層と、該開口部に沿う第1のレジスト層上の導電材料層とを覆うように前記保護レジスト層を形成することを特徴とする配線又は電極の形成方法。配線又は電極を形成する工程を有する電子デバイスの製造方法において、該配線又は電極を請求項1ないし5のいずれか1項に記載の配線又は電極の形成方法によって形成することを特徴とする電子デバイスの製造方法。配線又は電極を有する電子デバイスにおいて、該配線又は電極は請求項1ないし5のいずれか1項に記載の配線又は電極の形成方法によって形成されたものであることを特徴とする電子デバイス。請求項7において、電界効果トランジスタであることを特徴とする電子デバイス。本発明は上記の課題に鑑みて創案されたもので、下地にダメージを与えず、また、電極材料のゴミの再付着も防止される配線又は電極の形成方法と、この配線又は電極の形成方法により配線又は電極を形成した電子デバイス及びその製造方法を提供することを目的とする。請求項1の配線又は電極の形成方法は、下地上に第1のレジスト層を形成する工程と、該第1のレジスト層に溝状又は孔状の開口部を形成する工程と、該開口部及び第1のレジスト層上に導電材料層を成膜する導電材料成膜工程と、該開口部の導電材料層を覆う保護レジスト層を形成する保護レジスト層形成工程と、該保護レジスト層で覆われていない導電材料層を除去する工程と、該第1のレジスト層及び該開口部の導電材料層上の保護レジスト層を除去する工程とによって、該開口部に残留した導電材料よりなる配線又は電極を形成することを特徴とするものである。請求項2の配線又は電極の形成方法は、請求項1において、前記保護レジスト層形成工程は、前記導電材料層成膜工程で形成された導電材料層の全体を覆う第2のレジスト層形成工程と、該開口部以外の導電材料層上の第2のレジスト層を除去する工程とを有することを特徴とするものである。請求項3の配線又は電極の形成方法は、請求項1において、前記保護レジスト層形成工程は、前記開口部の導電材料層の上にパターン印刷により保護レジストを印刷する工程を有することを特徴とするものである。請求項4の配線又は電極の形成方法は、請求項1ないし3のいずれか1項において、前記保護レジスト形成工程において、前記開口部の導電材料層のみを覆うように前記保護レジスト層を形成することを特徴とするものである。請求項5の配線又は電極の形成方法は、請求項1ないし3のいずれか1項において、前記保護レジスト形成工程において、前記開口部の導電材料層と、該開口部に沿う第1のレジスト層上の導電材料層とを覆うように前記保護レジスト層を形成することを特徴とするものである。請求項6の電子デバイスの製造方法は、配線又は電極を形成する工程を有する電子デバイスの製造方法において、該配線又は電極を請求項1ないし5のいずれか1項に記載の配線又は電極の形成方法によって形成することを特徴とするものである。請求項7の電子デバイスは、配線又は電極を有する電子デバイスにおいて、該配線又は電極は請求項1ないし5のいずれか1項に記載の配線又は電極の形成方法によって形成されたものであることを特徴とするものである。請求項8の電子デバイスは、請求項7において、電界効果トランジスタであることを特徴とするものである。本発明においては、第1のレジスト層に形成した開口部に導電材料層を形成し、この導電材料層を覆う保護レジスト層を形成した後、該保護レジスト層で覆われていない導電材料層を除去し、その後、保護レジスト層を除去する。この下地上に残っている導電材料にて配線又は電極が構成される。このように、配線又は電極を保護レジスト層で覆った状態で不要な導電材料層を除去するので、この導電材料層除去に際して下地や配線又は電極がダメージを受けない。また、除去の際に発生するゴミが下地に付着することも防止され、特性の優れた電子デバイスが製造される。以下、本発明について図面を参照してさらに詳細に説明する。但し、以下に記載する説明は、本発明の実施形態の一例代表例であり、本発明はその要旨を越えない限り、これらの内容に限定されるものではない。図1aは本発明の一例を示す断面図であり、下地2上に配線又は電極を形成するプロセスを示している。まず、1の通り、下地2上に第1のレジスト層1未硬化層を塗布法により形成する。次いで、2の通り、第1のレジスト層1を所定パターンに露光し、現像することにより、溝状又は孔状の開口部5を形成し、開口部5において下地2を露出させる。次に、3の通り、全面すなわち第1のレジスト層1上と、開口部5に露出した下地2上とに導電材料層3を形成する。次いで、4の通り、この導電材料層3上の全面に第2のレジスト層4未硬化層を塗布法により形成する。そして、5の通り、この第2のレジスト層4のうち開口部5に重なる部分のみを露光して硬化させ、残余のレジスト層4すなわち開口部5以外の導電材料層3上のレジスト層4を除去する。これにより、開口部5の導電材料3を覆う保護レジスト層4’が残留する。また、開口部5以外では導電材料3が露出する。そこで、次に、6の通り、開口部5以外の導電材料層3を除去する。最後に、7の通り、第1のレジスト層1と保護レジスト層4’とを除去し、保護レジスト層4’の下に残留していた導電材料3を配線又は電極として得る。この実施の形態では、工程3からリフトオフプロセスにより直ちに開口部5以外のレジスト層及びその上の導電材料層3を除去する図1b参照のではなく、工程4~6の通り、開口部5の導電材料層3を覆う保護レジスト層4’を形成した後、それ以外のすなわち開口部5以外の不要な導電材料層3を除去する。従って、この不要な導電材料層3を除去する際に大量のゴミが生じるが、このゴミが下地2には付着しない。また、この導電材料層3の除去に際して、レジスト層1,4’が存在するので、下地2や、開口部5の導電材料3がエッチング液の影響を受けない。このため、本発明の形成方法で形成された電極を用いることにより、移動度、シフト電圧、オン-オフ比などに優れた電界効果トランジスタを得ることが可能となる。なお、図1bは、後述の比較例1のプロセスを示すものであり、工程1~3の後、直ちにリフトオフプロセスによって第1のレジスト層1を除去して、第1のレジスト層1と共にその上の不要な導電材料層開口部5以外の導電材料層を除去する。この図1bの方法では、リフトオフプロセスにおいて大量に発生する導電材料層3由来のゴミが下地2に付着するおそれがある。図1aでは、保護レジスト層4’が開口部5と同一幅となっているが、図2の工程5のように、開口部5とそれに隣接する領域すなわち、開口部5に沿う第1のレジスト層上において第2のレジスト層4を硬化させることにより、開口部5から張り出した幅広の保護レジスト層4’’を形成してもよい。この保護レジスト層4’’の幅広部の幅は、開口部5の幅の1~10倍特に1.01~2倍程度の幅を有することが好ましい。図2のその他の工程は図1と同一である。図1,2では、第2のレジスト層4を全面に塗布した後、開口部5部分のみを残すことにより保護レジスト層4’,4’’を形成しているが、図3の工程4のように、開口部5の導電材料層3のみを覆うようにレジストを印刷し、これを硬化させて保護レジスト層4Aを形成してもよい。その後は、5の通り不要な導電材料層3を除去した後、6の通り、レジスト層1及び保護レジスト層4Aを除去する。図3の工程1~3は図1,2の工程1~3と同一である。図3の工程5,6は、図1の工程6,7と同一である。次に、下地層、各レジスト層及び導電材料の材料等について説明する。<下地層>下地層の種類は特に限定はないが、ガラス、石英等の無機材料や、ポリイミド膜、ポリエステル膜、ポリエチレン膜、ポリフェニレンスルフィド膜、ポリパラキシレン膜等の絶縁プラスチック、無機材料、金属合金板、絶縁プラスチックを組み合わせたハイブリッド基板等が使用可能である。又、導電性n型シリコンウェハーのように、後述のゲート絶縁膜と基板が一体になったものを用いても構わない。下地層は、ゲート絶縁膜であってもよい。ゲート絶縁膜の種類には特に限定は無い。ゲート絶縁膜は、例えば、ポリイミド、ポリビニルフェノール、ポリビニルアルコール、ポリシスセスキオキサン、ポリシラザン、パーヒドロポリシラザン、エポキシ等の絶縁ポリマーを塗布焼成したり、CVDやスパッターによってSiO2やSiNx、酸化アルミニウム、酸化タンタル等を成膜すること等によって形成される。ゲート電極にタンタルやアルミニウムを用いている場合は、UVオゾン処理や陽極酸化処理等によりゲート電極表面に形成される酸化タンタルや酸化アルミニウムを下地層としてもよい。また、シリコン基板を酸化雰囲気下で加熱することにより形成される熱酸化膜を用いてもよい。下地層は、半導体であってもよい。この半導体としては特に限定はなく、p型半導体であってもよく、n型半導体であってもよく、有機半導体材料や無機半導体材料を用いてもよい。無機半導体としては、a-Si、p-Si等のシリコン半導体や、IGZO、In2O3、ZnO等の酸化物半導体を用いることができる。また、有機半導体としては、有機材料としては、ペンタセン等のアセン類、ベンゾチオフェン等の含複素縮合環芳香族化合物、ポルフィリン、フタロシアニン等のアヌレン化合物が挙げられ、中でもポルフィリン、フタロシアニン等のアヌレン化合物が好ましい。半導体層の形成方法としては、真空蒸着、スパッター、CVD等の真空プロセスや、塗布法等が例示されるが、これに限定されない。半導体層を塗布法によって形成する方法としては、具体的にはa半導体を含む塗布液を塗布し、乾燥後半導体層とする方法、b半導体の前駆体を含有する塗布液を塗布し、その後半導体に変換して半導体層とする方法などが挙げられる。半導体の前駆体とは、変換することによって半導体特性を有するものであれば、特に限定はなく、その変換方法も特に限定はない。具体的には、加熱もしくは光照射により逆ディールスアルダー反応を起こす熱光変換型のビシクロ構造を有するアヌレン化合物、アセン類例えば、ナフタレン、アントラセン、ペンタセン等、芳香族オリゴマー例えば、オリゴチオフェン、オリゴフラン等、含複素縮合環芳香族化合物例えば、ベンゾチオフェン、チエノチオフェン等等が挙げられる。無機材料としては、光照射によって開環するシクロペンタシラン、熱分解によりIGZO等の半導体層を形成するアルコキシ化合物の混合物等がある。好ましくは加熱により逆ディールスアルダー反応を起こす熱変換型のビシクロ構造であり、中でも式Iにあるビシクロポルフィリン類が好ましい。半導体の前駆体は、加熱、光照射等により半導体に変換される。変換条件は、前駆体の種類に応じて適宜選択可能である。例えば、加熱により逆ディールスアルダー反応を起こす熱変換型のビシクロ構造を有するポルフィリンは、下記式の様に変換するが、150°C以上の加熱条件で変換され、結晶化する。<第1のレジスト層>第1のレジスト層のレジストは、特に限定は無く、ポジ型及びネガ型のどちらも使用可能である。また、2層又は3層レジストを形成することもできる。ポジ型レジストとしては、東京応化工業社製のOFPR-800、ネガ型レジストとしては日本ゼオン社製のZPN-1150等があげられる。また、2層レジスト及び3層レジストを使用する場合には、化薬マイクロケム社製のPMGIレジストや、ビニルピロリドンと酢酸ビニルの共重合体等を下層のレジストとして用いることができる。成膜方法としては、スピンコート、スリットコート、スプレーコート、ディップコート等が使用可能である。また、インクジェット、シルクスクリーン印刷、グラビア印刷、フレキソ印刷などにより、露光現像なしに開口部を有するレジストパターンを形成してもよい。本発明においては、配線の断面形状はテーパー形状であることが好ましく、例えば、感光性を持たない下層レジスト上にフォトレジストを成膜し、露光後の現像時間を制御することによって上層のフォトレジストがひさしのように張り出した形状を形成させた2層レジストを使用したり、単体でオーバーハング形状を作ることができるフォトレジストを用いたりすることで、テーパー形状の断面を形成させることが可能である。また、テーパー形状の角度は、第1のレジスト層の形状及び、導電材料層の成膜方法および成膜条件等を変えることにより制御することができる。<配線又は電極>本発明方法により形成される配線又は電極は、配線又は電極上に成膜される層のカバレッジを向上させるために、そのチャネル長方向に平行でかつ下地に対して垂直な断面において、テーパーを有し、該テーパーの前記下地に対する角度が80°以下であることが好ましい。ここで、テーパーとは、先端部が先細りになっている形状を意味し、従って、上記断面において配線がテーパーを有するとは、配線又は電極の先端部が下地に接し、配線又は電極の側面が、基板に対して傾斜状となっていることを意味する。テーパーの下地に対する角度テーパー角は、図4aに示すように下地に対して垂直な断面において、電極の先端部と、上記チャネル領域に面した電極側面の底面から高さ10nmにおける点とを結んだ直線が、ゲート絶縁膜平面となす角度を表わす。電極としては、各種電子デバイス等の電極、例えば電界効果トランジスタのソースドレイン電極等が挙げられる。<導電材料>配線又は電極となる導電材料としては、例えば、Mg、Ti、V、Cr、Mg、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、Se、Nb、Mo、Ag、In、Sn、Sb、Ta、W、Pd、Au、Pt等の金属およびこれらの金属を含む合金を用いることができるが、これに限定されない。なお、これらの金属又は合金の積層膜を用いても良い。カーボンを用いても良い。また、表面酸化されたものやチオール化合物等を用いて表面修飾を行ったものを用いても良い。<第2のレジスト層>第2のレジスト層のレジストに、特に限定は無い。図3の保護レジスト4Aを形成するための第2のレジストは、感光性が有ってもよく、無くてもよい。感光性のレジストとしては、ポジ型及びネガ型のどちらも使用可能である。ポジ型レジストとしては、東京応化工業社製のOFPR-800、ネガ型レジストとしては日本ゼオン社製のZPN-1150等があげられる。また、第1のレジストがポジ型の場合、第2のレジストをネガ型にすることにより、同一のマスクによってパターニングを行うことができる。第1のレジストをネガ型、第2のレジストをポジ型にした場合も、同様に1枚のマスクでパターニングが可能である。同一のマスクを使用した場合でも、第1および第2のレジスト層のベーク、露光、現像条件や、マスクの焦点距離を制御することにより、図2の5の通り、第1のレジスト層の開口部5よりも第2のレジストよりなる保護レジスト層4’’の幅を大きくすることが可能であり、マスクアライナーのアライメント精度を補うことができる。図25の場合、開口部5に沿う部分では、保護レジスト4’’の張り出し部分によって、開口部5に沿う第1のレジスト層1上の導電材料3が覆われてしまうが、エッチング時間を延ばすことでこの部分の導電材料もエッチングすることができる。図3の保護レジスト4Aを形成するためのレジストとしては、ポリスチレン、PMMAのような非感光性、非架橋性ポリマーや、アクリル樹脂などに架橋剤を加えた熱架橋性のポリマーを使用しても良い。成膜方法としては、スピンコート、スリットコート、スプレーコート、ディップコート等が使用可能であるが、これらに限定はされない。感光性のレジストを使用する場合、フォトリソグラフィー及び現像プロセスによって、配線上にレジストが残るようにパターニングを行い、図1a,図2のように第1のレジスト層1上の不要な配線材料を露出させることができる。フォトリソグラフィーによるパターニングを行わない場合、スピンコート、スリットコート、スプレーコート、ディップコート等により全面にレジストを成膜した後に、レジストの現像液及び現像時間の調整により、不要な導電材料を選択的に露出させるようにしてもよい。インクジェット法、ノズルプリンティング法、シルクスクリーン法、グラビア印刷法等の印刷法によって開口部5の導電材料3上に直接パターニングしても良い。また、開口部5の導電材料3上に直接印刷されたレジストを光又は熱などにより架橋させたり、加熱によってリフローしても良い。以下、実施例及び比較例について説明する。[実施例1]図1aのプロセスによってゲート電極及びソース電極を電界効果トランジスタ用下地基板の上に形成した。下地としては、基板とゲート電極を兼ねた導電性n型シリコンウェハーの表面に、ゲート絶縁膜として膜厚300nmの熱酸化シリコン膜を形成した板を用いた。ゲート絶縁膜容量Ciは、誘電率を3.9と置き、1.15×10-4F/m2である。<工程1>この基板上にポリメチルグルタルイミドPMGIレジスト化薬マイクロケム社製SF-9を0.5μmの厚さにスピンコートし、180°C、5分間加熱した。さらに、その上に、ネガ型のフォトレジスト日本ゼオン社製ZPN-1150を厚さ4μmにスピンコートし、90°C、120秒加熱して2層構造の第1のレジスト層1未硬化を形成した。<工程2>その後、40秒露光し、110°C、120秒加熱した。次いで、有機アルカリ現像液ナガセケムテックス社製NPD-18によって現像し、上層のフォトレジストが、下層のレジストよりも張り出した形状開口部の入口側の幅が奥側よりも小さいテーパ形断面形状の開口部5を形成した。<工程3>第1のレジスト層1及び開口部5の下地2上に、導電材料3として、Moを厚さ100nmとなるようにスパッターによって成膜した。<工程4>さらに、基板を150°C、5分間加熱して第1のレジスト層1を硬化させた後に、Mo膜上にネガ型のフォトレジスト日本ゼオン社製ZPN-1150を厚さ4μmにスピンコートし、90°C、180秒加熱して第2のレジスト層4を形成した。<工程5>その後、上記第1のレジスト層を露光する時に用いたのとは、逆のパターンを有するマスクを用いて120秒露光し、110°C、180秒加熱し、有機アルカリ現像液ナガセケムテックス社製NPD-18によって現像することにより、開口部5の導電材料3の上にのみ保護レジスト層4’を形成した。<工程6>第1のレジスト層1上の不要なMoを燐酸75重量部、硝酸10重量部、酢酸10重量部、水5重量部からなるエッチング液によって除去した。<工程7>次いで、ジメチルホルムアミドに1分間浸漬し、全てのレジストを溶解させ、電界効果トランジスタ用の電極付き基板を得た。図4aは、この電極付き基板を示す断面図である。この基板は、ボトムコンタクト型電界効果トランジスタの基板であり、ゲート電極11上にゲート絶縁膜12が形成され、該ゲート絶縁膜12上にソース電極13とドレイン電極14が形成されている。ここで、図4aのゲート電極11及びゲート絶縁膜12は、図1aの下地2に相当し、図4aのソース電極13とドレイン電極14は、図1aの導電材料3に相当する。[実施例2]上記実施例1の方法によって製造した図4aの電極付き基板をヘキサメチルシラザン中に30分間浸漬してゲート絶縁膜の表面処理を行なった後、この上に前記式Iに示す、加熱により逆ディールスアルダー反応を起こす熱変換型のビシクロ構造を有したポルフィリン誘導体MはCuのクロロホルム溶液をスピンコートし、210°C、20分間の加熱により変換および結晶化させて、図4bの通り有機半導体層15を形成して電界効果トランジスタを製造した。得られた電界効果トランジスタは、10μmのチャネル長および500μmのチャネル幅を有しており、μ=2.4cm2/Vs、Vth=1.8V、オン-オフ比=1.4×107の半導体特性を有していた。これは、通常のリフトオフプロセスによって得られた半導体特性と同等であり、本発明により、エッチング液による電極及び、ゲート絶縁膜表面へのダメージを防ぐことができることが認められた。[比較例1]工程4~6を行なかったこと以外は、実施例1と同様にして電界効果トランジスタ用の電極付き基板を得た。すなわち、図1bの工程1~3を行った後第2のレジスト層を形成せず、図1bのように、ジメチルホルムアミドに浸漬することにより第1のレジスト層上の不要な電極材料を剥離した後、ジメチルホルムアミドに超音波をかけて30分間浸漬したこと以外は実施例1と同様にして電極付き基板を製造した。この基板上に、実施例2と同様にして有機半導体層を形成して電界効果トランジスタを得た。得られた電界効果トランジスタは、10μmのチャネル長および500μmのチャネル幅を有しており、μ=2.1cm2/Vs、Vth=4.6V、オン-オフ比=3.0×106の半導体特性を有していた。"