"a窒化物半導体層に不純物イオンを注入し、その表面から所定深さまで不純物領域を形成する工程と、b前記不純物領域を熱処理する工程と、c前記不純物領域の表面側の所定領域をウェットエッチングで除去する工程とを備える、窒化物半導体層のエッチング方法。前記工程aは、深さ方向に不純物濃度を段階的又は連続的に減少させて前記不純物領域を形成する工程である、請求項1に記載の窒化物半導体層のエッチング方法。請求項1又は2に記載の窒化物半導体層のエッチング方法を利用した窒化物半導体装置の製造方法であって、a請求項1又は2に記載の窒化物半導体層のエッチング方法を用いて、表面側の所定領域が除去された前記不純物領域を有する窒化物半導体層を形成する工程と、b前記所定領域にソース電極及びドレイン電極を形成する工程とを備える、窒化物半導体装置の製造方法。しかし、イオン注入法によれば高エネルギーのイオン注入工程で半導体層に高抵抗なダメージ層が形成されてしまい、コンタクト抵抗を低減することが出来ない。又、ソース/ドレイン電極をリセス構造にする場合は、GaNなどの窒化物半導体材料は化学安定性が高くウェットエッチングが困難であるため、一般にプラズマを用いたドライエッチングでソース/ドレイン電極下のリセスエッチングを行う。しかし、ドライエッチング法では半導体層に高抵抗なダメージ層が形成されてしまい、コンタクト抵抗を低減することが出来ない。このように、いずれの方法によっても、十分に低いコンタクト抵抗を得ることは困難であった。本発明は上述の問題点に鑑み、高抵抗なダメージ層を形成しない窒化物半導体層のエッチング方法と、これを用いた低抵抗なオーミック電極を備える窒化物半導体装置の製造方法の提供を目的とする。本発明の窒化物半導体層のエッチング方法は、a窒化物半導体層に不純物イオンを注入し、その表面から所定深さまで不純物領域を形成する工程と、b前記不純物領域を熱処理する工程と、c前記不純物領域の前記表面側の所定領域をウェットエッチングで除去する工程とを備える。また、本発明の窒化物半導体装置の製造方法は、本発明の窒化物半導体層のエッチング方法を利用した窒化物半導体装置の製造方法であって、a本発明の窒化物半導体層のエッチング方法を用いて、表面側の所定領域が除去された前記不純物領域を有する窒化物半導体層を形成する工程と、b前記所定領域にソース電極及びドレイン電極を形成する工程とを備える。本発明の窒化物半導体層のエッチング方法は、a窒化物半導体層に不純物イオンを注入し、その表面から所定深さまで不純物領域を形成する工程と、b前記不純物領域を熱処理する工程と、c前記不純物領域の前記表面側の所定領域をウェットエッチングで除去する工程とを備えるので、低抵抗な不純物領域として形成することが可能である。また、本発明の窒化物半導体装置の製造方法は、a本発明の窒化物半導体層のエッチング方法を用いて、表面側の所定領域が除去された前記不純物領域を有する窒化物半導体層を形成する工程と、b前記所定領域にソース電極及びドレイン電極を形成する工程とを備える。ソース電極及びドレイン電極は低抵抗な不純物領域上に形成されるので、これらのコンタクト抵抗が低減する。また、ソース電極及びドレイン電極はリセス電極として形成されるので、これらのコンタクト抵抗が低減する。実施の形態1<構成>図1は、本発明の窒化物半導体装置の一例であるヘテロ接合電界効果型トランジスタ以下、ヘテロ接合FETの構造を示す断面図である。このヘテロ接合FETでは、半絶縁性基板10上にバッファ層20、電子走行層であるチャネル層30、電子供給層であるバリア層40が順に窒化物半導体層として形成されている。バリア層40からチャネル層30にかけて連続的に形成されたリセス構造内には、ソース電極70とドレイン電極80がそれぞれ形成されている。また、ソース電極70とドレイン電極80の下にはそれぞれn型不純物領域60が形成されている。ソース電極70とドレイン電極80の間のバリア層40上にはゲート電極90が形成されている。また、トランジスタ形成領域外のバリア層40からチャネル層30にかけては、素子分離領域50が形成されている。このヘテロ接合FETではn型不純物領域60が低抵抗領域として形成され、さらにソース/ドレイン電極70,80がリセス電極として形成されているので、ソース/ドレイン電極70,80のコンタクト抵抗が低減される。<動作>図2~図6を用いて、図1に示したヘテロ接合FETの製造工程を説明する。まず、SiCの半絶縁性基板10上にMOCVD法やMBE法などのエピタキシャル成長法を適用して、バッファ層20、GaNからなるチャネル層30、AlGaNからなるバリア層40をそれぞれ下から順にエピタキシャル成長させる。MOCVD法でGaN層チャネル層30を作製する場合は、1000°C以上に昇温した環境の下、キャリアガスの水素または窒素に加え、ガリウムの原料ガスとしてトリメチルガリウムTMG、窒素の原料ガスとしてアンモニアを用いて結晶成長を行う。MOCVD法でAlGaN層バリア層40を作製する場合は、TMGやアンモニアの他に、アルミニウムの原料ガスとしてトリメチルアルミニウムTMAを加える。続いて、バリア層40上に酸化膜あるいは窒化膜からなる表面保護層200を形成する。そして、表面保護層200上にレジストマスク210を選択的に形成し、レジストマスク210の開口からn型不純物として例えばSiイオンを注入する。注入ドーズ量は1×1013~1×1017cm2、注入エネルギーは10~1000keVとする。これにより、表面保護層200からバリア層40、さらにはチャネル層30の一部にかけて、選択的にn型不純物領域220が形成される図2。レジストマスク210を除去した後、熱処理を行うことにより、n型不純物領域220の注入イオンを活性化し、さらにその表面側以外の領域をイオン注入のダメージから回復する。こうしてn型不純物領域220は、ダメージ領域230とイオン注入のダメージから回復したn型不純物領域60とに区別される。その後、表面保護層200を除去する図3。続いて、ダメージ領域230をウェットエッチングにより除去する図4。一般的に、GaNやAlGaNなどの窒化物半導体は化学的安定性が高いためにウェットエッチングが困難である。しかしダメージ領域230については、不純物の注入量、注入深さ、及び熱処理条件を調整することで選択的なウェットエッチングが可能となることを出願人は見出した。ダメージ領域230のウェットエッチングには、硫酸、硝酸、塩酸等の酸性溶液、あるいはこれらの混合溶液、あるいはこれらと過酸化水素水の混合溶液、あるいはNa4OH、KOHなどのアルカリ性溶液を用いることができる。例えば、注入ドーズ量1×1015cm2、注入エネルギー300keVでSiを注入して熱処理を行った後、ダメージが残存した状態で硫酸と過酸化水素水の混合溶液を用いることで、半導体結晶中に概ね1×1017cm3以上の濃度でSiが導入された注入深さ400nm程度の領域をウェットエッチングできる。ここでエッチングする深さは、イオン注入後の熱処理条件によって調整することが出来る。上述したn型不純物のイオン注入工程では、注入エネルギーを適宜変えながらイオン注入を行うことにより、深さ方向において段階的又は連続的に変化するドーピング濃度分布を有するn型不純物領域220が形成される。ウェットエッチング工程では、このドーピング濃度の差を用いて所望の深さのエッチングを行う事も可能である。上記の説明では、イオン注入後、ウェットエッチング前に熱処理を行うことによりSiイオンの活性化とダメージの回復を行うものとしたが、この熱処理工程はウェットエッチングの後に行っても良い。あるいは、ウェットエッチングの前に加えて後にも高温の熱処理を行い、注入したSiイオンを活性化させても良い。ウェットエッチング工程では、イオン注入時に生じた半導体結晶のダメージ領域ダメージ領域230や、導入した不純物がイオン化せずに高抵抗となっている不純物注入領域ダメージ領域230を除去するので、低抵抗なn型不純物領域60のみが残される。なお、この工程には位置合わせのためのリソグラフィプロセスによるパターニングが不要であるので、製造工程が簡素化される。続いて、例えばTi/Alから成るソース電極70及びドレイン電極80を蒸着法やスパッタ法を用いて堆積し、リフトオフ法などにより形成する図5。その後、ソース電極70とドレイン電極80のコンタクト抵抗を低減するために、例えば窒素雰囲気において約600°Cの温度でアニール処理を行ってもよい。こうしてソース電極70及びドレイン電極80は低抵抗なn型不純物領域60上に形成されるので、コンタクト抵抗が低減される。また、ソース電極70及びドレイン電極80は清浄な半導体表面と接触することから、コンタクト抵抗が低減される。また、ソース電極70及びドレイン電極80下のバリア層40の膜厚が小さくなることによりトンネル電流が増加することからも、コンタクト抵抗が低減される。図5にはソース電極70とドレイン電極80が窒化物半導体層チャネル層30、バリア層40のリセス構造の内壁に略接触した状態を示している。しかしソース電極70とドレイン電極80は、図7に示すようにリセス構造から露出した部分がリセス幅より大きく形成されていても良いし、図8に示すように全体がリセス幅より小さく形成されていても良い。次に、トランジスタを作製する領域外のチャネル層30からバリア層40にかけて、例えばレジストパターン240をマスクとし、Zn、Ar、Feなどをイオン注入して高抵抗な素子分離領域50を形成する図6。なお、図6にはイオン注入により形成した素子分離領域50を示しているが、エッチングにより素子分離を行っても良い。次に、例えばNi/Auを蒸着法やスパッタ法を用いて堆積し、リフトオフ法などによりソース電極70とドレイン電極80の間にゲート電極90を形成する。以上の方法により、図1に示す構造のヘテロ接合FETが作製できる。以上の説明では、トランジスタとして動作する必要最小限の要素にしか触れていないが、最終的には配線、バイアホール、表面保護膜等の形成プロセスを経てデバイスとして用いられる。<変形例>なお、上記では代表的な条件について述べたが、ソース電極70、ドレイン電極80、ゲート電極90、及び素子分離領域50の形成プロセスの順序を入れ替えても良い。例えば、ソース電極70やドレイン電極80を形成する前に、素子分離領域50を形成しても構わない。また、半絶縁性基板10としてSiCの代わりにSi、サファイア、GaNなどを用いてもよい。また、チャネル層30としてGaNを用いる代わりに、Inx1Aly1Ga1x1y1N0≦x1≦1、0≦y1≦1、0≦x1y1≦1で表される窒化物半導体、バリア層40としてInx2Aly2Ga1x2y2N0≦x2≦1、0≦y2≦1、0≦x2y2≦1で表される窒化物半導体を用いてもよい。また、図9に示すように、バリア層40の上にエピタキシャル成長により形成されたInx3Aly3Ga1x3y3N0≦x3≦1、0≦y3≦1、0≦x3y3≦1で表される窒化物半導体からなるキャップ層100を形成しても良い。また、キャップ層100は異なる組成で表される多層構造であっても良い。またチャネル層30、バリア層40、キャップ層100の少なくとも一部には、n型あるいはp型の不純物が導入されていても良く、この導入方法はイオン注入法でも、MOCVDによるエピタキシャル成長時の原料ガスにn型ドーパントとしてシランSiH4、p型ドーパントとしてCp2Mgシクロペンタジエチルマグネシウムなどを用いる方法でもよい。また、ソース電極/ドレイン電極70,80は、Ti/Alに代えて、例えばSi、Ge、Ti、Al、Nb、Hf、Zr、Sr、Ni、Ta、Au、Mo、W、もしくはこれらから構成される多層膜、もしくはこれらを含む合金を蒸着法やスパッタ法を用いて形成してもよい。またゲート電極90は、Ni/Auに代えて、例えばTi、Al、Pt、Au、Ni、Pd等の金属、或いはIrSi、PtSi、NiSi2等のシリサイド、或いはTiN、WN等の窒化物金属、もしくはこれらから構成される多層膜、もしくはこれらを含む合金を蒸着法やスパッタ法を用いて形成してもよい。さらにその形状は、図1に示すように断面が四角形である必要はない。例えば図10に示すような、バリア層40と接触する領域を小さくしたT型構造のゲート電極91でも良いし、Y型構造のゲート電極でも良い。このような構造のゲート電極91は、通常形状のゲート電極90図1参照と比べてバリア層40と接触する面積を維持したまま、ゲート抵抗を低減することができる。図1においてn型不純物領域60はバリア層40からチャネル層30にかけて形成されているが、n型不純物領域60の形成領域は必ずしもこの領域に限らない。例えば図11に示すようにn型不純物領域60はバリア層40にのみ形成されていても良いし、あるいは図1に示すよりも深くバリア層40からチャネル層30にまで形成されていても良い。いずれにせよ、ソース電極70及びドレイン電極80の下側の少なくとも一部の半導体層内にn型不純物領域60が形成されていれば、コンタクト抵抗を低減することが可能である。<効果>本実施の形態の窒化物半導体層のエッチング方法は、a窒化物半導体層に不純物イオンを注入し、その表面から所定深さまで不純物領域n型不純物領域220を形成する工程と、bn型不純物領域220を熱処理する工程と、c、n型不純物領域220の表面側の所定領域ダメージ領域230をウェットエッチングで除去する工程とを備えるので、ドライエッチングのようにn型不純物領域220にダメージを与えることなく、かつダメージ領域230のみを除去して低抵抗なn型不純物領域60を残すことが可能である。また、前記工程aでは、深さ方向に不純物濃度を段階的、または連続的に減少させてn型不純物領域220を形成することにより、後のウェットエッチング工程では不純物濃度の違いに基づき、選択的にダメージ領域230のみを除去することができる。本実施の形態の窒化物半導体装置の製造方法は、a本実施の形態の窒化物半導体層のエッチング方法を用いて、表面側の所定領域ダメージ領域230が除去された不純物領域n型不純物領域60を有する窒化物半導体層を形成する工程と、bダメージ領域230を除去した領域にソース電極70及びドレイン電極80を形成する工程とを備える。低抵抗なn型不純物領域60上にソース電極70及びドレイン電極80を形成するため、これらのコンタクト抵抗を低減することが出来る。また、ソース電極70及びドレイン電極80は、ダメージ領域230を除去した領域にリセス電極として形成されることからも、コンタクト抵抗が低減する。"