"基板上の下地膜と、前記下地膜上の島状結晶性半導体層と、前記島状結晶性半導体層を覆う積層構造のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極とを有し、前記ゲート電極は端部においてテーパー部を有し、前記ゲート絶縁膜は、前記ゲート電極の前記端部の近傍に、前記ゲート電極の前記端部から離れるに従い除々に膜厚が薄くなる第1の部分を有し、前記島状結晶性半導体層は、チャネル形成領域、ソース領域、ドレイン領域、第1のLDD領域、及び第2のLDD領域を有し、前記チャネル形成領域と前記ソース領域または前記チャネル形成領域と前記ドレイン領域との間に、前記第1のLDD領域と前記第2のLDD領域が挟まれており、前記第1のLDD領域は前記チャネル形成領域側に、前記第2のLDD領域は前記ソース領域または前記ドレイン領域側に配置され、前記第1のLDD領域は前記ゲート電極と重なり、前記第2のLDD領域は前記ゲート電極と重ならないことを特徴とする半導体装置。基板上の下地膜と、前記下地膜上の島状結晶性半導体層と、前記島状結晶性半導体層を覆う積層構造のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極とを有し、前記ゲート電極は端部においてテーパー部を有し、前記ゲート絶縁膜は、前記ゲート電極の前記端部の近傍に、前記ゲート電極の前記端部から離れるに従い除々に膜厚が薄くなる第1の部分を有し、前記島状結晶性半導体層は、チャネル形成領域、ソース領域、ドレイン領域、第1のLDD領域、及び第2のLDD領域を有し、前記チャネル形成領域と前記ソース領域または前記チャネル形成領域と前記ドレイン領域との間に、前記第1のLDD領域と前記第2のLDD領域が挟まれており、前記第1のLDD領域は前記チャネル形成領域側に、前記第2のLDD領域は前記ソース領域または前記ドレイン領域側に配置され、前記チャネル形成領域及び前記第1のLDD領域は前記ゲート電極と重なり、前記第2のLDD領域及び前記ソース領域、または前記第2のLDD領域及び前記ドレイン領域は、前記ゲート電極と重ならないことを特徴とする半導体装置。基板上の下地膜と、前記下地膜上の島状結晶性半導体層と、前記島状結晶性半導体層を覆う積層構造のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極とを有し、前記ゲート電極は端部においてテーパー部を有し、前記ゲート絶縁膜は、前記ゲート電極の前記端部の近傍に、前記ゲート電極の前記端部から離れるに従い除々に膜厚が薄くなる第1の部分を有し、前記島状結晶性半導体層は、チャネル形成領域、ソース領域、ドレイン領域、第1のLDD領域、及び第2のLDD領域を有し、前記チャネル形成領域と前記ソース領域または前記チャネル形成領域と前記ドレイン領域との間に、前記第1のLDD領域と前記第2のLDD領域が挟まれており、前記第1のLDD領域は前記チャネル形成領域側に、前記第2のLDD領域は前記ソース領域または前記ドレイン領域側に配置され、前記第1のLDD領域は前記ゲート電極の前記テーパー部の下に形成され、前記第2のLDD領域は前記ゲート絶縁膜の前記第1の部分の下に形成されることを特徴とする半導体装置。請求項1乃至請求項3のいずれか一において、前記第1のLDD領域及び前記第2のLDD領域は、p型の不純物領域であることを特徴とする半導体装置。請求項1乃至請求項4のいずれか一において、前記基板はガラス基板であることを特徴とする半導体装置。請求項1乃至請求項5のいずれか一において、前記下地膜は積層構造であることを特徴とする半導体装置。請求項1乃至請求項6のいずれか一において、前記半導体装置は、携帯情報端末、液晶表示装置、パーソナルコンピュータ、ビデオカメラ、電子遊技機器、プログラムを記録した記録媒体を用いたプレーヤー、またはデジタルカメラであることを特徴とする半導体装置。TFTの特性から比較すると結晶質半導体層を活性層に適用した方が優れているが、画素TFTの他に各種回路に対応したTFTを作製するためには、その製造工程が複雑なものとなり工程数が増加してしまう問題があった。工程数の増加は製造コストの増加要因になるばかりか、製造歩留まりを低下させる原因となることは明らかである。画素TFTと駆動回路のTFTとでは、それらの回路の動作条件は必ずしも同一ではなく、そのことからTFTに要求される特性も少なからず異なっている。画素TFTはnチャネル型TFTから成り、スイッチング素子として液晶に電圧を印加して駆動させるものである。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。この方式では消費電力を低く抑えるために、画素TFTに要求される特性はオフ電流値TFTがオフ動作時に流れるドレイン電流を十分低くすることである。一方、駆動回路のバッファ回路などは高い駆動電圧が印加されるため、高電圧が印加されても壊れないように耐圧を高めておく必要がある。また電流駆動能力を高めるために、オン電流値TFTがオン動作時に流れるドレイン電流を十分確保する必要がある。オフ電流値を低減するためのTFTの構造として、低濃度ドレインLDD:LightlyDopedDrain構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をLDD領域と呼んでいる。また、ホットキャリアによるオン電流値の劣化を防ぐための手段として、LDD領域をゲート絶縁膜を介してゲート電極と重ねて配置させた、いわゆるGOLDGatedrainOverlappedLDD構造が知られている。このような構造とすることで、ドレイン近傍の高電界が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効であることが知られている。しかし、上記オフ電流値やオン電流値の他にも注目すべき点はある。例えば、画素TFTと、シフトレジスタ回路やバッファ回路などの駆動回路のTFTとでは、そのバイアス状態も必ずしも同じではない。例えば、画素TFTにおいてはゲートに大きな逆バイアスnチャネル型TFTでは負の電圧が印加されるが、駆動回路のTFTは基本的に逆バイアス状態で動作することはない。また、動作速度に関しても、画素TFTは制御回路のTFTの1/100以下で良い。また、GOLD構造はオン電流値の劣化を防ぐ効果は高いが、その反面、通常のLDD構造と比べてオフ電流値が大きくなってしまう問題があった。従って、画素TFTに適用するには好ましい構造ではなかった。逆に通常のLDD構造はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果は低かった。このように、アクティブマトリクス型液晶表示装置のような動作条件の異なる複数の集積回路を有する半導体装置において、全てのTFTを同じ構造で形成することは必ずしも好ましくなかった。このような問題点は、特に結晶質シリコンTFTにおいて、その特性が高まり、またアクティブマトリクス型液晶表示装置に要求される性能が高まるほど顕在化してきた。さらに、nチャネル型TFTおよびpチャネル型TFTを用いて作製されるこれらの回路の動作を安定化させるためには、TFTのしきい値電圧やサブスレショルド係数S値などの値を所定の範囲内とする必要がある。そのためには、TFTを構造面からと構成する材料面からとの両面から検討する必要がある。本発明はこのような問題点を解決するための技術であり、TFTを用いて作製するアクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、各種回路に配置されるTFTの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させ、かつ、低消費電力化を図ると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。製造コストの低減および歩留まりを実現するためには、工程数を削減することが一つの手段として適用できる。具体的には、TFTの製造に要するフォトマスクの枚数を削減することが必要である。フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするレジストパターンを基板上に形成するために用いる。従って、フォトマスクを1枚使用することは、その前後の工程において、被膜の成膜およびエッチングなどの工程の他に、レジスト剥離、洗浄や乾燥工程などが付加され、フォトリソグラフィーの工程においても、レジスト塗布、プレベーク、露光、現像、ポストベークなどの煩雑な工程が行われることを意味する。そして、フォトマスク数を削減しながらも、各種回路に配置されるTFTの構造をその回路の機能に応じて適切なものとする。具体的には、スイッチング素子用のTFTは、動作速度よりもオフ電流値を低減させることに重点を置いた構造が望ましい。そのような構造として、マルチゲート構造を採用する。一方、高速動作が要求される駆動回路に設けられるTFTは、動作速度を高めることと、それと同時に顕著な問題となるホットキャリア注入による劣化を抑制することに重点を置いた構造が望ましい。そのような構造として、TFTのLDD領域に工夫を加える。即ち、チャネル形成領域とドレイン領域との間に設けられるLDD領域において、ドレイン領域に近づくにつれて徐々に導電型制御用の不純物元素の濃度が高くなるような濃度勾配を持たせる点に特徴がある。この構成は、ドレイン領域近傍の空乏層において、電界が集中するのを緩和する効果がより顕著となる。このような不純物元素の濃度勾配を有するLDD領域を形成するために、本発明では、イオン化した導電型制御用の不純物元素を、電界で加速してゲート電極とゲート絶縁膜本発明では、ゲート電極と半導体層とに密接してその両者の間に設けられるゲート絶縁膜と、該ゲート絶縁膜からその周辺の領域に延在する絶縁膜を含めてゲート絶縁膜と称するを通過させて、半導体層に添加する方法を用いる。本明細書中において、この不純物元素の添加方法を便宜上スルードープ法と呼ぶ。そして、本発明のスルードープ法においてゲート電極の形状は、ゲート電極の端部において端部から内側に向かって徐々に厚さが増加するいわゆるテーパー形状とする。ゲート電極をテーパー形状としてスルードープ法を行うことで、ゲート電極の厚さにより半導体層に添加される不純物元素の濃度を制御することが可能となり、TFTのチャネル長方向に渡って不純物元素の濃度が徐々に変化するLDD領域を形成することができる。ゲート電極を形成する材料は耐熱性導電性材料を用い、タングステンW、タンタルTa、チタンTiから選ばれた元素、または前記元素を成分とする化合物或いは合金から形成する。このような耐熱性導電性材料を高速でかつ精度良エッチングして、さらに端部をテーパー形状とするためには、高密度プラズマを用いたドライエッチング法を適用する。高密度プラズマを得る手法にはマイクロ波や誘導結合プラズマInductivelyCoupledPlasma:ICPを用いたエッチング装置が適している。特に、ICPエッチング装置はプラズマの制御が容易であり、処理基板の大面積化にも対応できる。ICPを用いたプラズマ処理方法やプラズマ処理装置に関しては特開平9-293600号公報で開示されている。同公報では、プラズマ処理を高精度に行うための手段として、高周波電力をインピーダンス整合器を介して4本の渦巻き状コイル部分が並列に接続されてなるマルチスパイラルコイルに印加してプラズマを形成する方法を用いている。ここで、各コイル部分の1本当たりの長さは、高周波の波長の1/4倍としている。さらに、被処理物を保持する下部電極にも、別途高周波電力を印加してバイアス電圧を付加する構成としている。このようなICPを用いたプラズマ処理装置例えば、エッチング装置の構造概略図を図20Aに示す。反応空間の上部に設けられた石英板905上にアンテナコイル903を配置して、マッチングボックス907を介して第1の高周波電源901に接続されている。第1の高周波電源901は6~60MHz、代表的には13.56MHzを適用する。被処理物となる基板906を保持する下部電極904には第2の高周波電源902がマッチングボックス912を介して接続されている。第2の高周波電源902は100kHz~60MHz例えば、6~29MHzとする。アンテナコイル903に高周波電力が印加されると、アンテナコイル903に高周波電流Jがθ方向に流れ、Z方向に磁界Bが発生する式1。そして、ファラデーの電磁誘導の法則に従い、θ方向に誘導電界Eが生じる式2。この誘導電界Eで電子がθ方向に加速されてガス分子と衝突し、プラズマが生成される。誘導電界の方向がθ方向なので、荷電粒子が反応室の壁や基板に衝突してエネルギーを消失させる確立が低くなる。また、アンテナコイル903の下方へは、磁界Bが殆ど及ばないので、平板状に広がった高密度プラズマ領域が形成される。そして、下部電極904に印加する高周波電力を調整することによって、プラズマ密度と基板906にかかるバイアス電圧を独立に制御することができる。また、被処理物の材料に応じて印加する高周波電力の周波数を異ならせることも可能となる。ICPで高密度プラズマを得る為にはアンテナコイルに流れる高周波電流Jを低損失で流す必要があり、そのインダクタンスを低下させなければならない。その為に、アンテナコイルを分割した方式とすることが有効となる。図20Bはそのような構成を示す図であり、石英板911上に4本の渦巻き状コイルマルチスパイラルコイル910を配置して、マッチングボックス909を介して第1の高周波電源908に接続されている。このとき、各コイルの1本当たりの長さを高周波の波長の1/4の正数倍としておくと、コイルに定在波が立ち発生する電圧のピーク値を高めることができる。このようなマルチスパイラルコイルを適用したICPを用いたエッチング装置を用いると、前記耐熱性導電性材料のエッチングを良好に行うことができる。ここでは、松下電器産業株製のICPを用いたドライエッチング装置ModelE645-□ICPを用いた。図21は、ガラス基板上に所定のパターンに形成されたW膜について、そのパターン端部のテーパー形状について調べた結果を示す。ここで、テーパー部の角度は基板表面水平面とテーパー部の傾斜部とが角度として定義する図4においてθ1で示す角度。ここでは、共通条件として放電電力コイルに印加する高周波電力、13.56MHzを3.2Wcm2、圧力1.0PaとしてエッチングガスにCF4とCl2を用いた。図21Aはテーパー部の角度について、基板側にかけるバイアス電力13.56MHz依存性を示す。エッチングガスの流量はCF4、Cl2共に30SCCMとした。テーパー部の角度はバイアス電力が128~384mWcm2の範囲で70~20°まで変化させることが可能であることが明らかとなった。図25はエッチングされたW膜の形状を示す電子顕微鏡写真である。図25Aは基板側に印加したバイアス電力が128mWcm2の場合であり、同図Bは192mWcm2、同図Cは256mWcm2の場合をそれぞれ示している。図26から明らかなように基板側に印加するバイアス電力が大きくなるに従ってテーパー角が小さくなっている。また、図21Bはテーパー部の角度のエッチングガス流量比依存性について調べた結果を示す。CF4とCl2の合計の流量を60SCCMとして、CF4のみを20~40SCCMの範囲で変化させた。このときバイアス電力は128mWcm2とした。その結果、テーパー部の角度は60~80°まで変化させることが可能であった。このようにテーパー部の角度は基板側にかけるバイアス電力によって大きく変化を示し、バイアス電力をさらに高め、また、圧力を変化させることによりテーパー部の角度を5~45°まで変化させることができる。表1はゲート電極を形成する前記耐熱性導電性材料のICPエッチング装置における加工特性を示す。ここでは、W膜とTa膜の他に、ゲート電極用の材料としてしばしば用いられるモリブデンータングステンMo-W合金組成比はMo:W=48:50wtの例を示す。表1にはエッチング速度、適用するエッチングガス、およびゲート電極の下地となるゲート絶縁膜との選択比の代表的な値を示す。ゲート絶縁膜はプラズマCVD法で作製する酸化シリコン膜または酸化窒化シリコン膜であり、ここで選択比はゲート絶縁膜のエッチング速度に対するそれぞれの材料のエッチング速度の割合として定義する。Ta膜のエッチング速度は140~160nmminで選択比も6~8が選られ、W膜のエッチング速度70~90nmmin、また選択比2~4に対して優れた値となっている。従って、被加工性という観点からはTa膜も適しているが、表中に示さない値として、抵抗率が20~30μΩcmであり、W膜の10~16μΩcmに比べて若干高い点が難点となる。一方、Mo-W合金はエッチング速度が40~60nmminと遅く、また選択比は0.1~2となりこの材料は被加工性という観点から必ずしも適していないことが覗われる。このように、表1からはTa膜が最も良い結果を示していることがわかるが、前述のように抵抗率を考慮するとW膜が総合的には適していると判断される。ここでは、W膜を一例として示したが、前記耐熱性導電性材料についてICPエッチング装置を用いると、容易にパターンの端部をテーパー形状として加工することができる。そして、このような方法を適用してゲート電極を設け、スルードープ法を行うことで、ゲート電極の厚さにより半導体層に添加される不純物元素の濃度を制御することが可能となり、TFTのチャネル長方向に渡って不純物元素の濃度が徐々に変化するLDD領域を形成することが可能となる。このような手段を用い、本発明の構成は、画素部に設けた画素TFTと、該画素部の周辺にpチャネル型TFTとnチャネル型TFTとを有する駆動回路を同一の基板上に設けた半導体装置において、前記駆動回路のnチャネル型TFTは、テーパー部を有するゲート電極が設けられ、チャネル形成領域と、該チャネル形成領域に接し、かつ、該ゲート電極と重なるように設けられLDD領域を形成する第1の不純物領域と、該第1の不純物領域の外側に設けられソース領域またはドレイン領域を形成する第2の不純物領域とを有し、前記駆動回路のpチャネル型TFTは、テーパー部を有するゲート電極が設けられ、チャネル形成領域と、該チャネル形成領域に接し、かつ、該ゲート電極と重なるように設けられLDD領域を形成する第3の不純物領域と、該第3の不純物領域の外側に設けられソース領域またはドレイン領域を形成する第4の不純物領域とを有し、前記画素TFTは、テーパー部を有するゲート電極が設けられ、チャネル形成領域と、該チャネル形成領域に接し、かつ、該ゲート電極と重なるように設けられLDD領域を形成する第1の不純物領域と、該第1の不純物領域の外側に設けられソース領域またはドレイン領域を形成する第2の不純物領域とを有し、前記第1の不純物領域の一導伝型の不純物元素の濃度と、第3の不純物領域の一導伝型とは反対の導伝型の不純物元素の濃度とは、該不純物領域が接するチャネル形成領域から遠ざかるにつれて高くなるように設けられ、前記画素部に設けた画素電極は光反射性表面を有し、有機絶縁物材料からなる第2の層間絶縁膜上に形成され、少なくとも、前記画素TFTのゲート電極の上方に設けた無機絶縁物材料から成る第1の層間絶縁膜と、該絶縁膜上に密接して形成された前記第2の層間絶縁膜とに設けられた開孔を介して、前記画素TFTに接続していることを特徴としている。或いは、前記画素部に設けた画素電極は光透過性を有し、有機絶縁物材料からなる第2の層間絶縁膜上に形成され、少なくとも、前記画素TFTのゲート電極の上方に設けた無機絶縁物材料から成る第1の層間絶縁膜と、該絶縁膜上に密接して形成された前記第2の層間絶縁膜とに設けられた開孔を介して形成された、前記画素TFTに接続する導電性金属配線と接続していることを特徴としている。また、他の発明の構成は、一対の基板間に液晶を挟持した半導体装置であって、一方の基板には画素部と該画素部の周辺に駆動回路が形成され、前記駆動回路のnチャネル型TFTは、テーパー部を有するゲート電極が設けられ、チャネル形成領域と、該チャネル形成領域に接し、かつ、該ゲート電極と重なるように設けられLDD領域を形成する第1の不純物領域と、該第1の不純物領域の外側に設けられソース領域またはドレイン領域を形成する第2の不純物領域とを有し、前記駆動回路のpチャネル型TFTは、テーパー部を有するゲート電極が設けられ、チャネル形成領域と、該チャネル形成領域に接し、かつ、該ゲート電極と重なるように設けられLDD領域を形成する第3の不純物領域と、該第3の不純物領域の外側に設けられソース領域またはドレイン領域を形成する第4の不純物領域とを有し、前記画素TFTは、テーパー部を有するゲート電極が設けられ、チャネル形成領域と、該チャネル形成領域に接し、かつ、該ゲート電極と重なるように設けられLDD領域を形成する第1の不純物領域と、該第1の不純物領域の外側に設けられソース領域またはドレイン領域を形成する第2の不純物領域とを有し、前記第1の不純物領域の一導伝型の不純物元素の濃度と、第3の不純物領域の一導伝型とは反対の導伝型の不純物元素の濃度とは、該不純物領域が接するチャネル形成領域から遠ざかるにつれて高くなるように設けられ、前記画素部に設けた画素電極は光反射性表面を有し、有機絶縁物材料からなる第2の層間絶縁膜上に形成され、少なくとも、前記画素TFTのゲート電極の上方に設けた無機絶縁物材料から成る第1の層間絶縁膜と、該絶縁膜上に密接して形成された前記第2の層間絶縁膜とに設けられた開孔を介して、前記画素TFTに接続していて、透明導電膜が形成された他方の基板と、前記前記第2の層間絶縁膜とに設けられた開孔に重ねて形成された少なくとも一つの柱状スペーサを介して貼合わされていることを特徴としている。或いは、前記画素部に設けた画素電極は光透過性を有し、有機絶縁物材料からなる第2の層間絶縁膜上に形成され、少なくとも、前記画素TFTのゲート電極の上方に設けた無機絶縁物材料から成る第1の層間絶縁膜と、該絶縁膜上に密接して形成された前記第2の層間絶縁膜とに設けられた開孔を介して形成された、前記画素TFTに接続する導電性金属配線と接続していて、透明導電膜が形成された他方の基板と、前記前記第2の層間絶縁膜とに設けられた開孔に重ねて形成された少なくとも一つの柱状スペーサを介して貼合わされていることを特徴としている。前記ゲート電極のテーパー部の角度は5~35°で設ける。本発明の半導体装置の作製方法に関する構成は、画素部に設けた画素TFTと、該画素部の周辺にpチャネル型TFTとnチャネル型TFTとを有する駆動回路を同一の基板上に設けた半導体装置において、前記基板上に結晶構造を含む半導体層を形成する第1の工程と、前記結晶構造を含む半導体層を選択的にエッチングして複数の島状半導体層を形成する第2の工程と、前記島状半導体層に接してゲート絶縁膜を形成する第3の工程と、前記ゲート絶縁膜上に耐熱性導電性材料から成る導電層を形成する第4の工程と、前記導電層を選択的にエッチングして、テーパー部を有するゲート電極を形成する第5の工程と、少なくとも、前記駆動回路のnチャネル型TFTおよび前記画素TFTを形成する前記島状半導体層に、前記ゲート電極のテーパー部と前記ゲート絶縁膜を通してn型を付与する不純物元素を添加して、前記基板と平行な方向において該n型を付与する不純物元素の濃度勾配を有する第1の不純物領域を形成する第6の工程と、前記駆動回路のnチャネル型TFTおよび前記画素TFTを形成する前記島状半導体層に、前記ゲート電極をマスクとしてn型を付与する不純物元素を添加して第2の不純物領域を形成する第7の工程と、前記駆動回路のpチャネル型TFTを形成する前記島状半導体層に、前記ゲート電極のテーパー部と前記ゲート絶縁膜を通してp型を付与する不純物元素を添加して、前記基板と平行な方向において該p型を付与する不純物元素の濃度勾配を有する第3の不純物領域と、前記ゲート電極のテーパー部を介しないでp型を付与する不純物元素を添加して、第4の不純物領域とを同時に形成する第8の工程と、前記駆動回路のnチャネル型TFTと前記画素TFTとpチャネル型TFTとの上方に、無機絶縁物材料から成る第1の層間絶縁膜を形成する第9の工程と、該第1の層間絶縁膜に密接して有機絶縁物材料からなる第2の層間絶縁膜を形成する第10の工程と、前記画素TFTに接続する光反射性表面を有する画素電極を、前記第2の層間絶縁膜上に形成する第11の工程とを有することを特徴としている。或いは、画素電極を透明導電膜で形成し、前記画素TFTに接続する導電性金属配線と接続する工程を適用しても良い。また、他の発明の構成は、一対の基板間に液晶を挟持した半導体装置の作製方法において、画素部に設けた画素TFTと、該画素部の周辺にpチャネル型TFTとnチャネル型TFTとを設けた駆動回路とを一方の基板は、前記一方の基板上に結晶構造を含む半導体層を形成する第1の工程と、前記結晶構造を含む半導体層を選択的にエッチングして複数の島状半導体層を形成する第2の工程と、前記島状半導体層に接してゲート絶縁膜を形成する第3の工程と、前記ゲート絶縁膜上に耐熱性導電性材料から成る導電層を形成する第4の工程と、前記導電層を選択的にエッチングして、テーパー部を有するゲート電極を形成する第5の工程と、少なくとも、前記駆動回路のnチャネル型TFTおよび前記画素TFTを形成する前記島状半導体層に、前記ゲート電極のテーパー部と前記ゲート絶縁膜を通してn型を付与する不純物元素を添加して、前記基板と平行な方向において該n型を付与する不純物元素の濃度勾配を有する第1の不純物領域を形成する第6の工程と、前記駆動回路のnチャネル型TFTおよび前記画素TFTを形成する前記島状半導体層に、前記ゲート電極をマスクとしてn型を付与する不純物元素を添加して第2の不純物領域を形成する第7の工程と、前記駆動回路のpチャネル型TFTを形成する前記島状半導体層に、前記ゲート電極のテーパー部と前記ゲート絶縁膜を通してp型を付与する不純物元素を添加して、前記基板と平行な方向において該p型を付与する不純物元素の濃度勾配を有する第3の不純物領域と、前記ゲート電極のテーパー部を介しないでp型を付与する不純物元素を添加して、第4の不純物領域とを同時に形成する第8の工程と、前記駆動回路のnチャネル型TFTと前記画素TFTとpチャネル型TFTとの上方に、無機絶縁物材料から成る第1の層間絶縁膜を形成する第9の工程と、該第1の層間絶縁膜に密接して有機絶縁物材料からなる第2の層間絶縁膜を形成する第10の工程と、前記第2の層間絶縁膜と第1の層間絶縁膜とに設けられた開孔を介して前記画素TFTに接続する光反射性表面を有する画素電極を前記第2の層間絶縁膜上に形成する第11の工程と、他方の基板は少なくとも透明導電膜を形成する第12の工程と、前記開孔に重ねて形成された少なくとも一つの柱状スペーサを介して、前記一方の基板と前記他方の基板を貼合わせる第13の工程とを有することを特徴としている。或いは、前記第2の層間絶縁膜と第1の層間絶縁膜とに設けられた開孔を介して前記画素TFTに接続する導電性金属配線を形成する工程と、前記第2の層間絶縁膜上に該金属配線に接続する透明導電膜から成る画素電極を形成する工程とを適用することもできる。本発明を用いることで、同一の基板上に複数の機能回路が形成された半導体装置ここでは具体的には電気光学装置において、その機能回路が要求する仕様に応じて適切な性能のTFTを配置することが可能となり、その動作特性を大幅に向上させることができる。本発明の半導体装置の作製方法に従えば、駆動回路部のpチャネル型TFT、nチャネル型TFTおよび画素TFTをゲート電極と重なるLDD構造としたアクティブマトリクス基板を5枚のフォトマスクで製造することができる。このようなアクティブマトリクス基板から反射型の液晶表示装置を作製することができる。また、同工程に従えば透過型の液晶表示装置を6枚のフォトマスクで製造することができる。本発明の半導体装置の作製方法に従えば、ゲート電極を耐熱性導電性材料で形成し、ゲート配線を低抵抗導電性材料で形成したTFTにおいて、駆動回路部のpチャネル型TFT、nチャネル型TFTおよび画素TFTをゲート電極と重なるLDD構造としたアクティブマトリクス基板を6枚のフォトマスクで製造することができ、このようなアクティブマトリクス基板から反射型の液晶表示装置を作製することができる。また、同工程に従えば、透過型の液晶表示装置を7枚のフォトマスクで製造することができる。本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。本発明の実施例を図1~図3を用いて説明する。ここでは、画素部の画素TFTおよび保持容量と、画素部の周辺に設けられる駆動回路のTFTを同時に作製する方法について工程に従って詳細に説明する。図1Aにおいて、基板101にはコーニング社の7059ガラスや1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルサルフォンPESなど光学的異方性を有しないプラスチック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも10~20°C程度低い温度であらかじめ熱処理しておいても良い。そして、基板101のTFTを形成する表面に、基板101からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜102を形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜102aを10~200nm好ましくは50~100nm、同様にSiH4、N2Oから作製される酸化窒化水素化シリコン膜102bを50~200nm好ましくは100~150nmの厚さに積層形成する。ここでは下地膜102を2層構造として示したが、前記絶縁膜の単層膜または2層以上積層させて形成しても良い。酸化窒化シリコン膜は従来の平行平板型のプラズマCVD法を用いて形成する。酸化窒化シリコン膜102aは、SiH4を10SCCM、NH3を100SCCM、N2Oを20SCCMとして反応室に導入し、基板温度325°C、反応圧力40Pa、放電電力密度0.41Wcm2、放電周波数60MHzとする。一方、酸化窒化水素化シリコン膜102bは、SiH4を5SCCM、N2Oを120SCCM、H2を125SCCMとして反応室に導入し、基板温度400°C、反応圧力20Pa、放電電力密度0.41Wcm2、放電周波数60MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。このようにして作製した酸化窒化シリコン膜102aは、密度が9.28×1022cm3であり、フッ化水素アンモニウムNH4HF2を7.13とフッ化アンモニウムNH4Fを15.4含む混合溶液ステラケミファ社製、商品名LAL500の20°Cにおけるエッチング速度が約63nmminと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。次に、25~80nm好ましくは30~60nmの厚さで非晶質構造を有する半導体層103aを、プラズマCVD法やスパッタ法などの公知の方法で形成する。例えば、プラズマCVD法で非晶質シリコン膜を55nmの厚さに形成する。非晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜102と非晶質半導体層103aとは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜102aと酸化窒化水素化シリコン膜102bをプラズマCVD法で連続して成膜後、反応ガスをSiH4、N2O、H2からSiH4とH2或いはSiH4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜102bの表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる。そして、結晶化の工程を行い非晶質半導体層103aから結晶質半導体層103bを作製する。その方法としてレーザーアニール法や熱アニール法固相成長法、またはラピットサーマルアニール法RTA法を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが好ましい。RTA法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平7-130652号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層103bを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、400~500°Cで1時間程度の熱処理を行い含有する水素量を5atomic以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。また、プラズマCVD法で非晶質シリコン膜の形成工程において、反応ガスにSiH4とアルゴンArを用い、成膜時の基板温度を400~450°Cとして形成すると、非晶質シリコン膜の含有水素濃度を5atomic以下にすることもできる。このような場合において水素を放出させるための熱処理は不要となる。結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数30Hzとし、レーザーエネルギー密度を100~500mJcm2とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率オーバーラップ率を80~98として行う。このようにして図1Bに示すように結晶質半導体層103bを得ることができる。そして、結晶質半導体層103b上に第1のフォトマスクPM1を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図1Cに示すように島状半導体層104~108を形成する。結晶質シリコン膜のドライエッチングにはCF4とO2の混合ガスを用いる。このような島状半導体層に対し、TFTのしきい値電圧Vthを制御する目的でp型を付与する不純物元素を1×1016~5×1017atomscm3程度の濃度で島状半導体層の全面に添加しても良い。半導体に対してp型を付与する不純物元素には、ホウ素B、アルミニウムAl、ガリウムGaなど周期律表第13族の元素が知られている。その方法として、イオン注入法やイオンドープ法或いはイオンシャワードーピング法を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボランB2H6をソースガスとして用いホウ素Bを添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にnチャネル型TFTのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。ゲート絶縁膜109はプラズマCVD法またはスパッタ法を用い、膜厚を40~150nmとしてシリコンを含む絶縁膜で形成する。本実施例では、120nmの厚さで酸化窒化シリコン膜から形成する。また、SiH4とN2OにO2を添加させて作製される酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマCVD法で、オルトケイ酸テトラエチルTetraethylOrthoSilicate:TEOSとO2とを混合し、反応圧力40Pa、基板温度300~400°Cとし、高周波13.56MHz電力密度0.5~0.8Wcm2で放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後400~500°Cの熱アニールによりゲート絶縁膜として良好な特性を得ることができる。そして、図1Dに示すように、ゲート絶縁膜109上にゲート電極を形成するための耐熱性導電層を形成する。耐熱性導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。例えば、ゲート電極にはこのような耐熱性導電性材料を用い、導電性の窒化物金属膜から成る導電層A110と金属膜から成る導電層B111とを積層した構造とすると良い。導電層B111はTa、Ti、Wから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜で形成すれば良く、導電層A110は窒化タンタルTaN、窒化タングステンWN、窒化チタンTiN膜などで形成する。また、導電層A110はタングステンシリサイド、チタンシリサイドを適用しても良い。導電層B111は低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては30ppm以下とすると良かった。例えば、Wは酸素濃度を30ppm以下とすることで20μΩcm以下の比抵抗値を実現することができる。導電層A110は10~50nm好ましくは20~30nmとし、導電層B111は200~400nm好ましくは250~350nmとすれば良い。Wをゲート電極として形成する場合には、Wをターゲットとしたスパッタ法で、Arガスと窒素N2ガスを導入して導電層A110をWN膜で50nmの厚さに形成し、導電層B111をW膜で250nmの厚さに形成する。その他の方法として、W膜は6フッ化タングステンWF6を用いて熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.9999のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9~20μΩcmを実現することができる。一方、導電層A110にTaN膜を、導電層B111にTa膜を用いる場合には、同様にスパッタ法で形成することが可能である。TaN膜はTaをターゲットとしてスパッタガスにArと窒素との混合ガスを用いて形成し、Ta膜はスパッタガスにArを用いる。また、これらのスパッタガス中に適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のTa膜の抵抗率は20μΩcm程度でありゲート電極に使用することができるが、β相のTa膜の抵抗率は180μΩcm程度でありゲート電極とするには不向きであった。TaN膜はα相に近い結晶構造を持つので、この上にTa膜を形成すればα相のTa膜が容易に得られる。尚、図示しないが、導電層A110の下に2~20nm程度の厚さでリンPをドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層A110または導電層B111が微量に含有するアルカリ金属元素がゲート絶縁膜109に拡散するのを防ぐことができる。いずれにしても、導電層B111は抵抗率を10~50μΩcmの範囲ですることが好ましい。本実施例では、ゲート電極を形成するために導電層A110をWN膜で、導電層B111をW膜で形成した。次に、第2のフォトマスクPM2を用い、フォトリソグラフィーの技術を使用してレジストマスク112~117を形成し、導電層A110と導電層B111とを一括でエッチングしてゲート電極118~122と容量配線123を形成する。ゲート電極118~122と容量配線123は、導電層Aから成る118a~123aと、導電層Bから成る118b~123bとが一体として形成されている図2A。このとき少なくともゲート電極118~122の端部にテーパー部が形成されるようにエッチングする。このエッチング加工はICPエッチング装置により行う。その技術の詳細は前述の如くである。具体的なエッチング条件として、エッチングガスにCF4とCl2の混合ガスを用いその流量をそれぞれ30SCCMとして、放電電力3.2Wcm2、バイアス電力224mWcm2、圧力1.0Paでエッチングを行った。このようなエッチング条件によって、ゲート電極118~122の端部において、該端部から内側にむかって徐々に厚さが増加するテーパー部が形成され、その角度は5~35°、好ましくは10~25°とする。テーパー部の角度は、図4でθ1として示す部分の角度である。この角度は、後にLDD領域を形成する第1の不純物領域の濃度勾配に大きく影響する。尚、テーパー部の角度θ1は、テーパー部の長さWGとテーパー部の厚さHGを用いてTanθ1=HG/WGで表される。また、残渣を残すことなくエッチングするためには、10~20程度の割合でエッチング時間を増しするオーバーエッチングを施すものとする。しかし、この時に下地とのエッチングの選択比に注意する必要がある。例えば、W膜に対する酸化窒化シリコン膜ゲート絶縁膜109の選択比は表1で示したように2~4代表的には3であるので、このようなオーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20~50nm程度エッチングされて実質的に薄くなり、新たな形状のゲート絶縁膜130が形成される。そして、画素TFTおよび駆動回路のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素添加の工程nドープ工程を行う。ゲート電極の形成に用いたレジストマスク112~117をそのまま残し、端部にテーパー部を有するゲート電極118~122をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加する。ここでは、n型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を1×1013~5×1014atomscm2とし、加速電圧を80~160keVとして行う。n型を付与する不純物元素として15族に属する元素、典型的にはリンPまたは砒素Asを用いるが、ここではリンPを用いた。このようなイオンドープ法により半導体層のリンP濃度は1×1016~1×1019atomscm3の濃度範囲で添加する。このようにして、図2Bに示すように島状半導体層に第1の不純物領域124~129を形成する。この工程において、第1の不純物領域124~128の少なくともゲート電極118~122に重なった部分に含まれるリンPの濃度勾配は、ゲート電極118~122のテーパー部の膜厚変化を反映する。即ち、第1の不純物領域124~128へ添加されるリンPの濃度は、ゲート電極に重なる領域において、ゲート電極の端部に向かって徐々に濃度が高くなる。これはテーパー部の膜厚の差によって、半導体層に達するリンPの濃度が変化するためである。尚、図2Bでは第1の不純物領域124~129の端部を斜めに図示しているが、これはリンPが添加された領域を直接的に示しているのではなく、上述のようにリンの濃度変化がゲート電極118~122のテーパー部の形状に沿って変化していることを表している。次に、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する第2の不純物領域の形成を行うnドープ工程。レジストのマスク112~117を残し、今度はゲート電極118~122がリンPを遮蔽するマスクとなるように、イオンドープ法において10~30keVの低加速電圧の条件で添加する。このようにして第2の不純物領域131~136を形成する。この領域におけるゲート絶縁膜130は、前述のようにゲート電極の加工においてオーバーエッチングが施されるため、当初の膜厚である120nmから薄くなり、70~100nmとなっている。そのためこのような低加速電圧の条件でも良好にリンPを添加することができる。そして、この領域のリンPの濃度は1×1020~1×1021atomscm3の濃度範囲となるようにする図2C。そして、pチャネル型TFTを形成する島状半導体層104、106にソース領域およびドレイン領域とする第4の不純物領域140、141を形成する。ここでは、ゲート電極118、120をマスクとしてp型を付与する不純物元素を添加し、自己整合的に第4の不純物領域を形成する。このとき、nチャネル型TFTを形成する島状半導体層105、107、108は、第3のフォトマスクPM3を用いてレジストマスク137~139を形成し全面を被覆しておく。ここで形成される不純物領域140、141はジボランB2H6を用いたイオンドープ法で形成する。そして、ゲート電極と重ならない第4の不純物領域140a、141aのボロンB濃度は、3×1020~3×1021atomscm3となるようにする。また、ゲート電極と重なる不純物領域140b、141bは、ゲート絶縁膜とゲート電極のテーパー部を介して不純物元素が添加されるので、実質的に第3の不純物領域として形成され、少なくとも1.5×1019atomscm3以上の濃度とする。この第4の不純物領域140a、141aおよび第3の不純物領域140b、141bには、前工程においてリンPが添加されていて、第4の不純物領域140a、141aには1×1020~1×1021atomscm3の濃度で、第3の不純物領域140b、141bには1×1016~1×1019atomscm3の濃度で含有しているが、この工程で添加するボロンBの濃度をリンP濃度の1.5から3倍となるようにすることにより、pチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。その後、図3Aに示すように、ゲート電極およびゲート絶縁膜上から第1の層間絶縁膜142を形成する。第1の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第1の層間絶縁膜142は無機絶縁物材料から形成する。第1の層間絶縁膜142の膜厚は100~200nmとする。ここで、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOSとO2とを混合し、反応圧力40Pa、基板温度300~400°Cとし、高周波13.56MHz電力密度0.5~0.8Wcm2で放電させて形成することができる。また、酸化窒化シリコン膜を用いる場合には、プラズマCVD法でSiH4、N2O、NH3から作製される酸化窒化シリコン膜、またはSiH4、N2Oから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力20~200Pa、基板温度300~400°Cとし、高周波60MHz電力密度0.1~1.0Wcm2で形成することができる。また、SiH4、N2O、H2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマCVD法でSiH4、NH3から作製することが可能である。その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法RTA法を適用することができる。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400~700°C、代表的には500~600°Cで行うものであり、本実施例では550°Cで4時間の熱処理を行う。また、基板101に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい図3B。活性化の工程に続いて、雰囲気ガスを変化させ、3~100の水素を含む雰囲気中で、300~450°Cで1~12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層にある1016~1018cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化プラズマにより励起された水素を用いるを行っても良い。いずれにしても、島状半導体層104~108中の欠陥密度を1016cm3以下とすることが望ましく、そのために水素を0.01~0.1atomic程度付与すれば良い。活性化および水素化の工程が終了したら、有機絶縁物材料からなる第2の層間絶縁膜143を1.0~2.0μmの平均厚を有して形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCBベンゾシクロブテン等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンを用い300°Cで焼成して形成する。また、アクリルを用いる場合には、2液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートを用い80°Cで60秒の予備加熱を行い、さらにクリーンオーブンを用い250°Cで60分焼成して形成することができる。このように、第2の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減することができる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第1の層間絶縁膜142として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。その後、第4のフォトマスクPM4を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにCF4、O2、Heの混合ガスを用い有機樹脂材料から成る第2の層間絶縁膜143をまずエッチングし、その後、続いてエッチングガスをCF4、O2として第1の層間絶縁膜142をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをCHF3に切り替えてゲート絶縁膜130をエッチングすることにより、良好にコンタクトホールを形成することができる。そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第5のフォトマスクPM5によりレジストマスクパターンを形成し、エッチングによってソース配線144~148とドレイン配線149~153を形成する。ここで、ドレイン配線153は画素電極として機能するものである。ドレイン配線154は隣の画素に帰属する画素電極を表している。図示していないが、本実施例ではこの配線を、Ti膜を50~150nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのTi膜上に重ねてアルミニウムAlを300~400nmの厚さで形成図3Cにおいて144a~154aで示すし、さらにその上に透明導電膜を80~120nmの厚さで形成図3Cにおいて144b~154bで示すする。透明導電膜には酸化インジウム酸化亜鉛合金In2O3―ZnO、酸化亜鉛ZnOも適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウムGaを添加した酸化亜鉛ZnO:Gaなどを好適に用いることができる。こうして5枚のフォトマスクにより、同一の基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができる。駆動回路には第1のpチャネル型TFTA200a、第1のnチャネル型TFTA201a、第2のpチャネル型TFTA202a、第2のnチャネル型TFTA203a、画素部には画素TFT204、保持容量205が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。駆動回路の第1のpチャネル型TFTA200aには、島状半導体層104にチャネル形成領域206、ゲート電極と重なるLDD領域207、第4の不純物領域から成るソース領域208、ドレイン領域209を有した構造となっている。第1のnチャネル型TFTA201aには、島状半導体層105にチャネル形成領域210、第1の不純物領域で形成されゲート電極119と重なるLDD領域211、第2の不純物領域で形成するソース領域212、ドレイン領域213を有している。チャネル長3~7μmに対して、ゲート電極119と重なるLDD領域をLovとしてそのチャネル長方向の長さは0.1~1.5μm、好ましくは0.3~0.8μmとする。このLovの長さはゲート電極119の厚さとテーパー部の角度θ1から制御する。このLDD領域について図4を用いて説明する。図4に示すのは、図3Cの第1のnチャネル型TFTA201aの部分拡大図である。LDD領域211はテーパー部261の下に形成される。このとき、LDD領域におけるリンPの濃度分布は232の曲線で示されるようにチャネル形成領域211から遠ざかるにつれて増加する。この増加の割合は、イオンドープにおける加速電圧やドーズ量などの条件、テーパー部261の角度θ1やゲート電極119の厚さによって異なってくる。このように、ゲート電極の端部をテーパー形状として、そのテーパー部を通して不純物元素を添加することにより、テーパー部の下に存在する半導体層中に、徐々に前記不純物元素の濃度が変化するような不純物領域を形成することができる。本発明はこのような不純物領域を積極的に活用する。nチャネル型TFTにおいてこのようなLDD領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、TFTの劣化を防止することができる。駆動回路の第2のpチャネル型TFTA202aは同様に、島状半導体層106にチャネル形成領域214、ゲート電極120と重なるLDD領域215、第4の不純物領域で形成されるソース領域216、ドレイン領域217を有した構造となっている。第2のnチャネル型TFTA203aには、島状半導体層107にチャネル形成領域218、ゲート電極121と重なるLDD領域219、第2の不純物領域で形成するソース領域220、ドレイン領域221を有している。LDD領域219は、LDD領域211と同じ構成とする。画素TFT204には、島状半導体層108にチャネル形成領域222a、222b、第1の不純物領域で形成するLDD領域223a、223b、第2の不純物領域で形成するソースまたはドレイン領域225~227を有している。LDD領域223a、223bは、LDD領域211と同じ構成とする。さらに、容量配線123と、ゲート絶縁膜と、画素TFT204のドレイン領域227に接続する半導体層228、229とから保持容量205が形成されている。図3Cでは、駆動回路のnチャネル型TFTおよびpチャネル型TFTを一対のソースドレイン間に一つのゲート電極を設けたシングルゲートの構造とし、画素TFTをダブルゲート構造としたが、これらのTFTはいずれもシングルゲート構造としても良いし、複数のゲート電極を一対のソースドレイン間に設けたマルチゲート構造としても差し支えない。図10は画素部のほぼ一画素分を示す上面図である。図中に示すA-A断面が図3Cに示す画素部の断面図に対応している。画素TFT204は、ゲート電極122は図示されていないゲート絶縁膜を介してその下の島状半導体層108と交差し、さらに複数の島状半導体層に跨って延在してゲート配線を兼ねている。図示はしていないが、島状半導体層には、図3Cで説明したソース領域、ドレイン領域、LDD領域が形成されている。また、230はソース配線148とソース領域225とのコンタクト部、231はドレイン配線153とドレイン領域227とのコンタクト部である。保持容量205は、画素TFT204のドレイン領域227から延在する半導体層228、229とゲート絶縁膜を介して容量配線123が重なる領域で形成されている。この構成において半導体層228には、価電子制御を目的とした不純物元素は添加されていない。以上の様な構成は、画素TFTおよび駆動回路が要求する仕様に応じて各回路を構成するTFTの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を耐熱性を有する導電性材料で形成することによりLDD領域やソース領域およびドレイン領域の活性化を容易としている。さらに、ゲート電極にゲート絶縁膜を介して重なるLDD領域を形成する際に、導電型を制御する目的で添加した不純物元素に濃度勾配を持たせてLDD領域を形成することで、特にドレイン領域近傍における電界緩和効果が高まることが期待できる。アクティブマトリクス型の液晶表示装置の場合、第1のpチャネル型TFTA200aと第1のnチャネル型TFTA201aは高速動作を重視するシフトレジスタ回路、バッファ回路、レベルシフタ回路などを形成するのに用いる。図3Cではこれらの回路をロジック回路部として表している。第1のnチャネル型TFTA201aのLDD領域211はホットキャリア対策を重視した構造となっている。さらに、耐圧を高め動作を安定化させるために、図8Aで示すようにこのロジック回路部のTFTを第1のpチャネル型TFTB200bと第1のnチャネル型TFTB201bで形成しても良い。このTFTは、一対のソースドレイン間に2つのゲート電極を設けたダブルゲート構造であり、このようなTFTは本実施例の工程を用いて同様に作製できる。第1のpチャネル型TFTB200bには、島状半導体層にチャネル形成領域236a、236b、第3の不純物領域から成りゲート電極118と重なるLDD領域237a、237b、第4の不純物領域から成るソース領域238とドレイン領域239、240を有した構造となっている。第1のnチャネル型TFTB201bには、島状半導体層にチャネル形成領域241a、241b、第1の不純物領域で形成されゲート電極119と重なるLDD領域242a、242b、第2の不純物領域で形成するソース領域243とドレイン領域244、245を有している。チャネル長はいずれも3~7μmとして、ゲート電極と重なるLDD領域をLovとしてそのチャネル長方向の長さは0.1~1.5μm、好ましくは0.3~0.8μmとする。また、アナログスイッチで構成するサンプリング回路には、同様な構成とした第2のpチャネル型TFTA202aと第2のnチャネル型TFTA203aを適用することができる。サンプリング回路はホットキャリア対策と低オフ電流動作が重視されるので、図8Bで示すようにこの回路のTFTを第2のpチャネル型TFTB202bと第2のnチャネル型TFTB203bで形成しても良い。この第2のpチャネル型TFTB202bは、一対のソースドレイン間に3つのゲート電極を設けたトリプルゲート構造であり、このようなTFTは本実施例の工程を用いて同様に作製できる。第2のpチャネル型TFTB202bには、島状半導体層にチャネル形成領域246a、246b、246c、第3の不純物領域から成りゲート電極120と重なるLDD領域247a、247b、247c、第4の不純物領域から成るソース領域249とドレイン領域250~252を有した構造となっている。第2のnチャネル型TFTB203bには、島状半導体層にチャネル形成領域253a、253b、第1の不純物領域で形成されゲート電極121と重なるLDD領域254a、254b、第2の不純物領域で形成するソース領域255とドレイン領域256、257を有している。このように、TFTのゲート電極の構成をシングルゲート構造とするか、複数のゲート電極を一対のソースドレイン間に設けたマルチゲート構造とするかは、回路の特性に応じて実施者が適宣選択すれば良い。そして、本実施例で完成したアクティブマトリクス基板を用いることで反射型の液晶表示装置を作製することができる。実施例1ではゲート電極の材料にWやTaなどの耐熱性導電性材料を用いる例を示した。このような材料を用いる理由は、ゲート電極形成後に導電型の制御を目的として半導体層に添加した不純物元素を400~700°Cの熱アニールによって活性化させる必要があり、その工程を実施する上でゲート電極に耐熱性を持たせる必要があるためである。しかしながら、このような耐熱性導電性材料は面積抵抗で10Ω程度あり、画面サイズが4インチクラスかそれ以上の液晶表示装置には必ずしも適していなかった。ゲート電極に接続するゲート配線を同じ材料で形成すると、基板上における引回し長さが必然的に大きくなり、配線抵抗の影響による配線遅延の問題を無視することができなくなるためである。例えば、画素密度がVGAの場合、480本のゲート配線と640本のソース配線が形成され、XGAの場合には768本のゲート配線と1024本のソース配線が形成される。表示領域の画面サイズは、13インチクラスの場合対角線の長さは340mmとなり、18インチクラスの場合には460mmとなる。本実施例ではこのような液晶表示装置を実現する手段として、ゲート配線をAlや銅Cuなどの低抵抗導電性材料で形成する方法について図5を用いて説明する。まず、実施例1と同様にして図1A~図2Dに示す工程を行う。そして導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法RTA法を適用することができる。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400~700°C、代表的には500~600°Cで行う。例えば500°Cで4時間の熱処理を行う。この熱処理において、ゲート電極118~122と容量配線123を形成する導電層B118b~123bは、表面から5~80nmの厚さで導電層C118c~123cが形成される。例えば、導電層B118b~123bがタングステンWの場合には窒化タングステンWNが形成され、タンタルTaの場合には窒化タンタルTaNが形成される。また、導電層C118c~123cは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極118~123を晒しても同様に形成することができる。さらに、3~100の水素を含む雰囲気中で、300~450°Cで1~12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化プラズマにより励起された水素を用いるを行っても良い図5A。活性化および水素化の工程が終了したら、ゲート配線を低抵抗導電性材料で形成する。低抵抗導電性層はAlやCuを主成分とする導電層Dで形成する。例えば、Tiを0.1~2重量含むAl膜を導電層Dとして全面に形成する図示せず。導電層Dは200~400nm好ましくは250~350nmとすれば良い。そして、フォトマスクを用いて所定のレジストパターンを形成し、エッチング処理して、ゲート配線233、234と容量配線235を形成する。エッチング処理はリン酸系のエッチング溶液によるウエットエッチングで導電層Dを除去することにより、下地との選択加工性を保ってゲート配線を形成することができる。そして第1の層間絶縁膜260を実施例1と同様にして形成する図5B。その後、実施例1と同様にして有機絶縁物材料から成る第2の層間絶縁膜147、ソース配線148~151、167、ドレイン配線153~156、168を形成してアクティブマトリクス基板を完成させることができる。図6A、Bはこの状態の上面図を示し、図6AのB-B断面および図6BのC-C断面は図5CのA-AおよびC-Cに対応している。図6A、Bではゲート絶縁膜、第1の層間絶縁膜、第2の層間絶縁膜を省略して示しているが、島状半導体層104、105、108の図示されていないソースおよびドレイン領域にソース配線144、145、148とドレイン配線149、150、153がコンタクトホールを介して接続している。また、図6AのD-D断面および図6BのE-E断面を図7AとBにそれぞれ示す。ゲート配線233はゲート電極118、119と、またゲート配線234はゲート電極122と島状半導体層104、105、108の外側で重なるように形成され、導電層Cと導電層Dが接触して電気的に導通している。このようにゲート配線低抵抗導電性材料で形成することにより、配線抵抗を十分低減できる。従って、画素部画面サイズが4インチクラス以上の表示装置に適用することができる。実施例1で作製したアクティブマトリクス基板はそのまま反射型の液晶表示装置に適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法について図9を用いて説明する。アクティブマトリクス基板は実施例1と同様に作製する。図9Aでは、ソース配線とドレイン配線は導電性の金属膜をスパッタ法や真空蒸着法で形成する。ドレイン配線256を例としてこの構成を図9Bで詳細に説明すると、Ti膜256aを50~150nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成する。そのTi膜256a上に重ねてアルミニウムAl膜256bを300~400nmの厚さで形成し、さらにTi膜256cまたは窒化チタンTiN膜を100~200nmの厚さで形成して3層構造とする。その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理およびエッチング処理により画素電極257を形成する。画素電極257は、有機樹脂材料から成る第2の層間絶縁膜上に形成され、画素TFT204のドレイン配線256と重なる部分を設け電気的な接続を形成している。図9Cでは最初に第2の層間絶縁膜143上に透明導電膜を形成し、パターニング処理およびエッチング処理をして画素電極258を形成した後、ドレイン配線259を画素電極258と重なる部分を設けて形成した例である。ドレイン配線259は、図9Dで示すようにTi膜259aを50~150nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのTi膜259a上に重ねてAl膜259bを300~400nmの厚さで形成して設ける。この構成にすると、画素電極258はドレイン配線259を形成するTi膜259aのみと接触することになる。その結果、透明導電膜材料とAlとが直接接し反応するのを確実に防止できる。透明導電膜の材料は、酸化インジウムIn2O3や酸化インジウム酸化スズ合金In2O3―SnO2;ITOなどをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金In2O3―ZnOを用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ITOに対して熱安定性にも優れているので、図9A、Bの構成においてドレイン配線256の端面で、Al膜256bが画素電極257と接触して腐蝕反応をすることを防止できる。同様に、酸化亜鉛ZnOも適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウムGaを添加した酸化亜鉛ZnO:Gaなどを用いることができる。実施例1では反射型の液晶表示装置を作製できるアクティブマトリクス基板を5枚のフォトマスクにより作製したが、さらに1枚のフォトマスクの追加合計6枚で、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例1と同様な工程として説明したが、このような構成は実施例2で示すアクティブマトリクス基板に適用することができる。本実施例では、実施例1~実施例3で示したアクティブマトリクス基板のTFTの活性層を形成する結晶質半導体層の他の作製方法について示す。結晶質半導体層は非晶質半導体層を熱アニール法やレーザーアニール法、またはRTA法などで結晶化させて形成するが、その他に特開平7-130652号公報で開示されている触媒元素を用いる結晶化法を適用することもできる。その場合の例を図11を用いて説明する。図11Aで示すように、実施例1と同様にして、ガラス基板1101上に下地膜1102a、1102b、非晶質構造を有する半導体層1103を25~80nmの厚さで形成する。非晶質半導体層は非晶質シリコンa-Si膜、非晶質シリコンゲルマニウムa-SiGe膜、非晶質炭化シリコンa-SiC膜,非晶質シリコンスズa-SiSn膜などが適用できる。これらの非晶質半導体層は水素を0.1~40atomic程度含有するようにして形成すると良い。例えば、非晶質シリコン膜を55nmの厚さで形成する。そして、重量換算で10ppmの触媒元素を含む水溶液をスピナーで基板を回転させて塗布するスピンコート法で触媒元素を含有する層1104を形成する。触媒元素にはニッケルNi、鉄Fe、パラジウムPd、鉛Pb、コバルトCo、白金Pt、銅Cu、金Auなどである。この触媒元素を含有する層1104は、スピンコート法の他に印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を1~5nmの厚さに形成しても良い。そして、図11Bに示す結晶化の工程では、まず400~500°Cで1時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を5atomic以下にする。非晶質シリコン膜の含有水素量が成膜後において最初からこの値である場合にはこの熱処理は必ずしも必要でない。そして、ファーネスアニール炉を用い、窒素雰囲気中で550~600°Cで1~8時間の熱アニールを行う。以上の工程により結晶質シリコン膜から成る結晶質半導体層1105を得ることができる図11C。しかし、この熱アニールによって作製された結晶質半導体層1105は、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがあり、このような場合、同様にラマン分光法では480cm1にブロードなピークを持つ非晶質成分が観測される。そのため、熱アニールの後に実施例1で説明したレーザーアニール法で結晶質半導体層1105を処理してその結晶性を高めることは有効な手段として適用できる。図12は同様に触媒元素を用いる結晶化法の実施例であり、触媒元素を含有する層をスパッタ法により形成するものである。まず、実施例1と同様にして、ガラス基板1201上に下地膜1202a、1202b、非晶質構造を有する半導体層1203を25~80nmの厚さで形成する。そして、非晶質構造を有する半導体層1203の表面に0.5~5nm程度の酸化膜図示せずを形成する。このような厚さの酸化膜は、プラズマCVD法やスパッタ法などで積極的に該当する被膜を形成しても良いが、100~300°Cに基板を加熱してプラズマ化した酸素雰囲気中に非晶質構造を有する半導体層1203の表面を晒しても良いし、過酸化水素水H2O2を含む溶液に非晶質構造を有する半導体層1203の表面を晒して形成しても良い。或いは、酸素を含む雰囲気中で紫外線光を照射してオゾンを発生させ、そのオゾン雰囲気中に非晶質構造を有する半導体層1203を晒すことによっても形成できる。このようにして表面に薄い酸化膜を有する非晶質構造を有する半導体層1203上に前記触媒元素を含有する層1204をスパッタ法で形成する。この層の厚さに限定はないが、10~100nm程度の厚さに形成すれば良い。例えば、Niをターゲットとして、Ni膜を形成することは有効な方法である。スパッタ法では、電界で加速された前記触媒元素から成る高エネルギー粒子の一部が基板側にも飛来し、非晶質構造を有する半導体層1203の表面近傍、または該半導体層表面に形成した酸化膜中に打ち込まれる。その割合はプラズマ生成条件や基板のバイアス状態によって異なるものであるが、好適には非晶質構造を有する半導体層1203の表面近傍や該酸化膜中に打ち込まれる触媒元素の量を1×1011~1×1014atomscm2程度となるようにすると良い。その後、触媒元素を含有する層1204を選択的に除去する。例えば、この層がNi膜で形成されている場合には、硝酸などの溶液で除去することが可能であり、または、フッ酸を含む水溶液で処理すればNi膜と非晶質構造を有する半導体層1203上に形成した酸化膜を同時に除去できる。いずれにしても、非晶質構造を有する半導体層1203の表面近傍の触媒元素の量を1×1011~1×1014atomscm2程度となるようにしておく。そして、図12Bで示すように、図11Bと同様にして熱アニールによる結晶化の工程を行い、結晶質半導体層1205を得ることができる図11C。図11または図12で作製された結晶質半導体層1105、1205から島状半導体層104~108を作製すれば、実施例1と同様にしてアクティブマトリクス基板を完成させることができる。しかし、結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用した場合、島状半導体層中には微量1×1017~1×1019atomscm3程度の触媒元素が残留する。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリンPによるゲッタリング作用を利用する手段がある。この目的におけるリンPによるゲッタリング処理は、図3Bで説明した活性化工程で同時に行うことができる。この様子を図13で説明する。ゲッタリングに必要なリンPの濃度は第2の不純物領域の不純物濃度と同程度でよく、活性化工程の熱アニールにより、nチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触媒元素をその濃度でリンPを含有する不純物領域へ偏析させることができる図13で示す矢印の方向。その結果その不純物領域には1×1017~1×1019atomscm3程度の触媒元素が偏析する。このようにして作製したTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。本実施例では実施例1で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図14Aに示すように、図3Cの状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μmの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用した。このようなスペーサの材料に限定はないが、例えば、JSR社製のNN700を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで150~200°Cで加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、図15で示すように、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、高さHを1.2~5μmとし、平均半径L1を5~7μm、平均半径L1と底部の半径L2との比を1対1.5とする。このとき側面のテーパー角は±15°以下とする。スペーサの配置は任意に決定すれば良いが、好ましくは、図14Aで示すように、画素部においてはドレイン配線153画素電極のコンタクト部231と重ねてその部分を覆うように柱状スペーサ406を形成すると良い。コンタクト部231は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部231にスペーサ用の樹脂を充填する形で柱状スペーサ406を形成することでディスクリネーションなどを防止することができる。また、駆動回路のTFT上にもスペーサ405a~405eを形成しておく。このスペーサは駆動回路部の全面に渡って形成しても良いし、図14で示すようにソース配線およびドレイン配線を覆うようにして設けても良い。その後、配向膜407を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用いる。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ406の端部からラビング方向に対してラビングされない領域が2μm以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のTFT上に形成したスペーサ405a~405eにより静電気からTFTを保護する効果を得ることができる。また図では説明しないが、配向膜407を先に形成してから、スペーサ406、405a~405eを形成した構成としても良い。対向側の対向基板401には、遮光膜402、透明導電膜403および配向膜404を形成する。遮光膜402はTi膜、Cr膜、Al膜などを150~300nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤408で貼り合わせる。シール剤408にはフィラー図示せずが混入されていて、このフィラーとスペーサ406、405a~405eによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料409を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、TN液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、V字型の電気光学応答特性を示すものもある。このようにして図14Bに示すアクティブマトリクス型液晶表示装置が完成する。図16はこのようなアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。実施例1で述べたガラス基板101上に画素部604の周辺に駆動回路として走査信号駆動回路605と画像信号駆動回路606が設けられている。さらに、その他CPUやメモリーなどの信号処理回路607も付加されていても良い。そして、これらの駆動回路は接続配線603によって外部入出力端子602と接続されている。画素部604では走査信号駆動回路605から延在するゲート配線群608と画像信号駆動回路606から延在するソース配線群609がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素TFT204と保持容量205が設けられている。図14において画素部において設けた柱状スペーサ406は、すべての画素に対して設けても良いが、図16で示すようにマトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は20~100とすることが可能である。また、駆動回路部に設けるスペーサ405a~405eはその全面を覆うように設けても良いし各TFTのソースおよびドレイン配線の位置にあわせて設けても良い。図16では駆動回路部に設けるスペーサの配置を610~612で示す。そして、図16で示すシール剤619は、基板101上の画素部604および走査信号駆動回路605、画像信号駆動回路606、その他の信号処理回路607の外側であって、外部入出力端子602よりも内側に形成する。このようなアクティブマトリクス型液晶表示装置の構成を図17の斜視図を用いて説明する。図17においてアクティブマトリクス基板は、ガラス基板101上に形成された、画素部604と、走査信号駆動回路605と、画像信号駆動回路606とその他の信号処理回路607とで構成される。画素部604には画素TFT204と保持容量205が設けられ、画素部の周辺に設けられる駆動回路はCMOS回路を基本として構成されている。走査信号駆動回路605と画像信号駆動回路606からは、それぞれゲート配線122とソース配線148が画素部604に延在し、画素TFT204に接続している。また、フレキシブルプリント配線板FlexiblePrintedCircuit:FPC613が外部入力端子602に接続していて画像信号などを入力するのに用いる。FPC613は補強樹脂614によって強固に接着されている。そして接続配線603でそれぞれの駆動回路に接続している。また、対向基板401には図示していない、遮光膜や透明電極が設けられている。このような構成の液晶表示装置は、実施例1~3で示したアクティブマトリクス基板を用いて形成することができる。実施例1で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例3で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。図18は実施例1~3で示したアクティブマトリクス基板の回路構成の一例であり、直視型の表示装置の回路構成を示す図である。このアクティブマトリクス基板は、画像信号駆動回路606、走査信号駆動回路AB605、画素部604を有している。尚、本明細書中において記した駆動回路とは、画像信号駆動回路606、走査信号駆動回路605を含めた総称である。画像信号駆動回路606は、シフトレジスタ回路501a、レベルシフタ回路502a、バッファ回路503a、サンプリング回路504を備えている。また、走査信号駆動回路AB185は、シフトレジスタ回路501b、レベルシフタ回路502b、バッファ回路503bを備えている。シフトレジスタ回路501a、501bは駆動電圧が5~16V代表的には10Vであり、この回路を形成するCMOS回路のTFTは、図3Cの第1のpチャネル型TFTA200aと第1のnチャネル型TFTA201aで形成する。或いは、図8Aで示す第1のpチャネル型TFTB200bと第1のnチャネル型TFTB201bで形成しても良い。また、レベルシフタ回路502a、502bやバッファ回路503a、503bは駆動電圧が14~16Vと高くなるので図8Aで示すようなマルチゲートのTFT構造とすることが望ましい。マルチゲート構造でTFTを形成すると耐圧が高まり、回路の信頼性を向上させる上で有効である。サンプリング回路504はアナログスイッチから成り、駆動電圧が14~16Vであるが、極性が交互に反転して駆動される上、オフ電流値を低減させる必要があるため、図3Cで示す第2のpチャネル型TFTA202aと第2のnチャネル型TFTA203aで形成することが望ましい。或いは、オフ電流値を効果的に低減させるために図8Bで示す第2のpチャネル型TFTB200bと第2のnチャネル型TFTB201bで形成しても良い。また、画素部は駆動電圧が14~16Vであり、低消費電力化の観点からサンプリング回路よりもさらにオフ電流値を低減することが要求され、図3Cで示す画素TFT204のようにマルチゲート構造を基本とする。尚、本実例の構成は、実施例1~3に示した工程に従ってTFTを作製することによって容易に実現することができる。本実施例では、画素部と駆動回路の構成のみを示しているが、実施例1~3の工程に従えば、その他にも信号分割回路、分周波回路、D/Aコンバータ、γ補正回路、オペアンプ回路、さらにメモリー回路や演算処理回路などの信号処理回路、あるいは論理回路を同一基板上に形成することが可能である。このように、本発明は同一基板上に画素部とその駆動回路とを含む半導体装置、例えば信号制御回路および画素部を具備した液晶表示装置を実現することができる。ICPを用いたゲート電極のエッチング加工を精密に制御することによって、ゲート電極と、ゲート絶縁膜の表面から20~50nmの厚さ分をエッチングすることができる。この時エッチング条件を適宣選択することにより、ゲート電極の端部と、それに接するゲート絶縁膜の領域にテーパー部を形成することができる。このようなエッチングは、例えば、図2Aで示したゲート電極を形成する工程において、レジストマスク112~117を設け、最初に基板側にバイアス電力を加えないでW膜およびWN膜をエッチングする。この場合レジストマスクは殆ど侵蝕されないで残る。そして、ゲート絶縁膜がほぼ露呈した段階で、バイアス電力を印加することにより、レジストマスクがエッチングされその端部から後退してW膜のテーパーエッチングが成される。W膜に対するレジストの選択比レジストのエッチング速度/W膜のエッチング速度はバイアス電力の増加と共に小さくなり、即ちレジストマスクが速くエッチングされる。こうしたエッチング方法を用い、実施例1の工程に従って作製したTFTを図19を用いて説明する。図19Aは完成したTFTの断面図であり、実施例1と同様にして、基板601、下地膜602酸化窒化シリコン膜602aと酸化窒化水素化シリコン膜602b、島状半導体層603、604が設けられている。そして、ゲート絶縁膜605はテーパー部を有するゲート電極606、607の端部の近傍において徐々に膜厚が変化するテーパー部を有して形成される。第1の層間絶縁膜608、第2の層間絶縁膜609、ソース配線610、613、ドレイン配線611、612は実施例1と同様にして形成する。このようなエッチング条件によって、ゲート電極606、607の端部において、該端部から内側にむかって徐々に厚さが増加するテーパー部が形成され、その角度は25~35°、好ましくは30°となる。この角度はLDD領域を形成する第1の不純物領域の濃度勾配に大きく影響する。尚、図19Bで示すように、テーパー部の角度θ1は、ゲート電極のテーパー部の長さWG1とテーパー部の厚さHG1を用いてTanθ1=HG1/WG1で表され、θ2は、ゲート絶縁膜のテーパー部の長さWG2とテーパー部の厚さHG2を用いてTanθ2=HG2/WG2で表される。nチャネル型TFTにおいてLDD領域を形成する第1の不純物領域はイオンドープ法により行う。導電型を制御する不純物元素は、テーパー部を有するゲート電極606、607とテーパー部を有するゲート絶縁膜を通過させてその下の半導体層に添加する。ドーズ量を1×1013~5×1014atomscm2とし、加速電圧を80~160keVとして行う。また、ドーズ量を1×1015~5×1015atomscm2とし、加速電圧を10~30keVとして、ソース領域またはドレイン領域を形成する第2の不純物領域の形成を行う。そして、第3のnチャネル型TFT615にはチャネル形成領域621、第1の不純物領域で形成され、ゲート電極に重なるLDD領域622と重ならないLDD領域623、第2の不純物領域から成るソース領域624、ドレイン領域624が形成される。このLDD領域について図19Bを用いて説明する。図19Bで示すのは、図19Aの第3のnチャネル型TFT615の部分拡大図である。LDD領域622はゲート電極のテーパー部628の下に形成される。また、LDD領域623はゲート絶縁膜のテーパー部627の下に形成される。このとき、両者のLDD領域におけるリンPの濃度分布は625の曲線で示され、チャネル形成領域621から遠ざかるにつれて増加する。この増加の割合は、イオンドープにおける加速電圧やドーズ量などの条件、テーパー部627、628の角度θ2、θ1やゲート電極607の厚さなどによって異なってくる。このように、ゲート電極の端部とその近傍におけるゲート絶縁膜をテーパー形状として、そのテーパー部を通して不純物元素を添加することにより、テーパー部の下に存在する半導体層中に、徐々に前記不純物元素の濃度が変化するような不純物領域を形成することができる。そして、LDD領域622の不純物濃度において、その最低濃度範囲を1×1016~1×1017atomscm3とし、最高濃度範囲を1×1017~1×1018atomscm3とする。また、LDD領域623の不純物濃度において、その最低濃度範囲を1×1017~1×1018atomscm3とし、最高濃度範囲を1×1019~1×1020atomscm3とする。このような不純物領域を設けることにより、nチャネル型TFTにおいてドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、TFTの劣化を防止することができると同時にオフ電流値を低減させることを可能としている。一方、pチャネル型TFTにおける不純物領域は、ドーズ量を2×1015~1×1016atomscm2とし、加速電圧を80~160keVとして行う。そして、第3のpチャネル型TFT614にはチャネル形成領域616、第3の不純物領域から形成される、ゲート電極に重なるLDD領域617と重ならないLDD領域618、第4の不純物領域から成るソース領域619、ドレイン領域620が形成される。そして、LDD領域617の不純物濃度において、その最低濃度範囲を2×1016~3×1017atomscm3とし、最高濃度範囲を2×1017~3×1018atomscm3とする。また、LDD領域618の不純物濃度において、その最低濃度範囲を2×1017~3×1018atomscm3とし、最高濃度範囲を2×1019~5×1020atomscm3とする。このような不純物領域を設けることにより、pチャネル型TFTにおいてオフ電流値を低減させることを可能としている。本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末モバイルコンピュータ、携帯電話、電子書籍など、ナビゲーションシステムなどが上げられる。図22Aは携帯情報端末であり、本体2201、画像入力部2202、受像部2203、操作スイッチ2204、表示装置2205で構成される。本発明は表示装置2205やその他の信号制御回路に適用することができる。このような携帯型情報端末は、屋内はもとより屋外で使用されることも多い。長時間の使用を可能とするためにはバックライト使用せず、外光を利用する反射型の液晶表示装置が低消費電力型として適しているが、周囲が暗い場合にはバックライトを設けた透過型の液晶表示装置が適している。このような背景から反射型と透過型の両方の特徴を兼ね備えたハイブリット型の液晶表示装置が開発されているが、本発明はこのようなハイブリット型の液晶表示装置にも適用できる。表示装置2205はタッチパネル3002、液晶表示装置3003、LEDバックライト3004により構成されている。タッチパネル3002は携帯型情報端末の操作を簡便にするために設けている。タッチパネル3002の構成は、一端にLEDなどの発光素子3100を、他の一端にフォトダイオードなどの受光素子3200が設けられ、その両者の間に光路が形成されている。このタッチパネル3002を押して光路を遮ると受光素子3200の出力が変化するので、この原理を用いて発光素子と受光素子を液晶表示装置上でマトリクス状に配置させることにより、入力媒体として機能させることができる。図22Bはハイブリット型の液晶表示装置の画素部の構成であり、画素TFT204および保持容量205上の第2の層間絶縁膜上にドレイン配線263と画素電極262が設けられている。このような構成は、実施例3を適用すれば形成することができる。ドレイン配線はTi膜とAl膜の積層構造として画素電極を兼ねる構成としている。画素電極262は実施例3で説明した透明導電膜材料を用いて形成する。液晶表示装置3003をこのようなアクティブマトリクス基板から作製することで携帯型情報端末に好適に用いることができる。図23Aはパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体2001、画像入力部2002、表示装置2003、キーボード2004で構成される。本発明は表示装置2003やその他の信号処理回路を形成することができる。図23Bはビデオカメラであり、本体2101、表示装置2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106で構成される。本発明は表示装置2102やその他の信号制御回路に適用することができる。図23Cはテレビゲームまたはビデオゲームなどの電子遊技機器であり、CPU等の電子回路2308、記録媒体2304などが搭載された本体2301、コントローラ2305、表示装置2303、本体2301に組み込まれた表示装置2302で構成される。表示装置2303と本体2301に組み込まれた表示装置2302とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体2304の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体2301とコントローラ2305と表示装置2303とは、相互に信号を伝達するために有線通信としても良いし、センサ部2306、2307を設けて無線通信または光通信としても良い。本発明は、表示装置2302、2303に適用することができる。表示装置2303は従来のCRTを用いることもできる。図23Dはプログラムを記録した記録媒体以下、記録媒体と呼ぶを用いるプレーヤーであり、本体2401、表示装置2402、スピーカー部2403、記録媒体2404、操作スイッチ2405で構成される。尚、記録媒体にはDVDDigitalVersatileDiscやコンパクトディスクCDなどを用い、音楽プログラムの再生や映像表示、ビデオゲームまたはテレビゲームやインターネットを介した情報表示などを行うことができる。本発明は表示装置2402やその他の信号制御回路に好適に利用することができる。図23Eはデジタルカメラであり、本体2501、表示装置2502、接眼部2503、操作スイッチ2504、受像部図示しないで構成される。本発明は表示装置2502やその他の信号制御回路に適用することができる。図24Aはフロント型プロジェクターであり、光源光学系および表示装置2601、スクリーン2602で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。図24Bはリア型プロジェクターであり、本体2701、光源光学系および表示装置2702、ミラー2703、スクリーン2704で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。なお、図24Cに、図24Aおよび図24Bにおける光源光学系および表示装置2601、2702の構造の一例を示す。光源光学系および表示装置2601、2702は光源光学系2801、ミラー2802、2804~2806、ダイクロイックミラー2803、ビームスプリッター2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は複数の光学レンズで構成される。図24Cでは液晶表示装置2808を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図24C中で矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、IRフィルムなどを設けても良い。また、図24Dは図24Cにおける光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801はリフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。尚、図24Dに示した光源光学系は一例であって図示した構成に限定されるものではない。また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1~5の技術を用いて実現することができる。"