動作電圧を受けてデータを記憶するストレージユニットの動作を制御するために用いられる制御装置であって、前記動作電圧を受け、前記動作電圧が所定電圧より小さいと、第一制御信号を送信し、前記動作電圧が所定電圧より大きいと、第二制御信号を送信する保護ユニットを備え、前記ストレージユニットは、前記第一制御信号を受信すると、データの記憶を停止し、前記第二制御信号を受信すると、データを記憶することを特徴とする制御装置。前記保護ユニットは、第一レジスター、第二レジスター、第三レジスター、第四レジスター、第一ノード、第二ノード、第三ノード、第一トランジスター及び第二トランジスターを備え、前記第一レジスターは、前記第一ノードを介して前記第二レジスターに直列に接続され、且つ前記動作電圧とグランドとの間に接続され、前記第一トランジスターのベースは前記第一ノードに接続され、前記第一トランジスターのコレクタは前記第二ノードを介して前記第三レジスターに接続され、前記第一トランジスターのエミッタは接地し、前記第三レジスターの一端は前記動作電圧に接続され、前記第三レジスターの他端は前記第二ノードに接続され、前記第二トランジスターのゲート電極は前記第二ノードに接続され、前記第二トランジスターのドレイン電極は前記第三ノードを介して前記第四レジスターに接続され、前記第二トランジスターのソース電極は接地し、前記第四レジスターの一端は前記第三ノードに接続され、前記第四レジスターの他端は前記動作電圧に接続されることを特徴とする請求項1に記載の制御装置。前記第一トランジスターはNPN型バイポーラトランジスターであり、前記第二トランジスターはN型電界効果トランジスターであることを特徴とする請求項2に記載の制御装置。外部の記憶装置に接続されてデータを伝送することができる電子装置であって、電圧を出力する電源モジュールと、外部の記憶装置から伝送するデータを記憶するストレージユニットと、前記電源モジュールと前記ストレージユニットとの間に接続されて、前記電源モジュールから出力する電圧を受け、且つ前記電圧によって前記ストレージユニットの動作を制御する制御装置と、を備え、前記制御装置は、前記動作電圧を受け、前記動作電圧が所定電圧より小さいと、第一制御信号を送信し、前記動作電圧が所定電圧より大きいと、第二制御信号を送信する保護ユニットを備え、前記ストレージユニットは、前記第一制御信号を受信すると、データの記憶を停止し、前記第二制御信号を受信すると、データを記憶することを特徴とする電子装置。前記制御装置は、前記電源モジュールと前記保護ユニットとの間に電気的に接続されて、前記電源モジュールから出力する電圧をフィルタリングして、安定した電圧を出力するフィルターユニットをさらに備えることを特徴とする請求項4に記載の電子装置。前記フィルターユニットは、前記電源モジュールとグランドとの間に並列に接続されるフィルタリングコンデンサー及びダイオードを備え、前記ダイオードの陰極は前記電源モジュールに接続され、前記ダイオードの陽極は接地することを特徴とする請求項5に記載の電子装置。本発明の目的は、前記課題を解決し、記憶されるデータが変化することを免れる制御装置及び制御装置を備える電子装置を提供することである。本発明に係る制御装置は、動作電圧を受けてデータを記憶するストレージユニットの動作を制御するために用いられ、前記動作電圧を受け、前記動作電圧が所定電圧より小さいと、第一制御信号を送信し、前記動作電圧が所定電圧より大きいと、第二制御信号を送信する保護ユニットを備え、前記ストレージユニットは、前記第一制御信号を受信すると、データの記憶を停止し、前記第二制御信号を受信すると、データを記憶する。本発明に係る電子装置は、外部の記憶装置に接続されてデータを伝送することができ、電圧を出力する電源モジュールと、外部の記憶装置から伝送するデータを記憶するストレージユニットと、前記電源モジュールと前記ストレージユニットとの間に接続されて、前記電源モジュールから出力する電圧を受け、且つ前記電圧によって前記ストレージユニットの動作を制御する制御装置と、を備え、前記制御装置は、前記動作電圧を受け、前記動作電圧が所定電圧より小さいと、第一制御信号を送信し、前記動作電圧が所定電圧より大きいと、第二制御信号を送信する保護ユニットを備え、前記ストレージユニットは、前記第一制御信号を受信すると、データの記憶を停止し、前記第二制御信号を受信すると、データを記憶する。本発明の制御装置を備える電子装置は、供給電圧に異常が発生すると、同期型DRAMの動作を停止することにより、間違ったデータを記憶して、前記電子装置の品質に影響を与えることを防止する。図1は、本発明の実施形態に係る電子装置100の機能ブロック図である。前記電子装置100は、外部の記憶装置200に接続されてデータを伝送する。前記電子装置100は、DVDプレーヤー、MP3、MP4、ノートパソコンなどであることができる。複数のロードに同時に接続するために、前記電子装置100は複数の出力ボードを備えることができる。前記記憶装置200は、光ディスク、モバイルハードディスク、USBメモリなどであることができ、音声、画像、文字及びこれらの結合のようなデータを記憶するために用いられる。前記電子装置100は、電源モジュール10、制御装置20及びストレージユニット30を備える。前記記憶装置200を前記電子装置100に接続してから、前記記憶装置200に記憶されたデータを前記ストレージユニット30に伝送して記憶して、前記電子装置100が後のデータ処理を行うことにする。前記電源モジュール10は、前記制御装置20に電気的に接続されて、前記制御装置20に電圧を出力するために用いられ、前記電圧は、3.3Vのシステム供給電圧である。前記制御装置20は、前記電源モジュール10及び前記ストレージユニット30に電気的に接続されて、前記ストレージユニット30の動作を制御するために用いられる。前記制御装置20は、フィルターユニット201及び保護ユニット203を備える。前記フィルターユニット201は、前記電源モジュール10に電気的に接続されて、前記電源モジュール10から出力する電圧をフィルタリングして、安定した電圧を出力する。前記保護ユニット203は、前記フィルターユニット201に電気的に接続されて、前記フィルターユニット201から出力する安定した電圧を受け、且つ前記安定電圧に基づいて制御信号を出力する。前記フィルターユニット201から出力する安定した電圧が所定電圧より小さいと、前記保護ユニット203は第一制御信号を送信するが、前記フィルターユニット201から出力する安定した電圧が所定電圧より大きいか又は等しいと、前記保護ユニット203は第二制御信号を送信する。前記所定電圧は、前記ストレージユニット30が正常に動作する時に必要とする電圧によって設定することができる。前記ストレージユニット30は、前記保護ユニット203から出力する制御信号を受信して動作し且つ前記記憶装置200から伝送するデータを記憶する。前記制御信号が第一制御信号である場合、前記ストレージユニット30は前記記憶装置200から伝送するデータの記憶を停止し、前記制御信号が第二制御信号である場合、前記ストレージユニット30は前記記憶装置200から伝送するデータを正常に記憶する。本実施形態において、前記ストレージユニット30は同期型DRAMであるが、他の実施形態において、前記ストレージユニット30はSRAMStaticRandomAccessMemoryなどの他のメモリであることができる。図2は、前記電子装置100の回路図である。前記電源モジュール10は、電圧源V1を備える。前記フィルターユニット201は、フィルタリングコンデンサーC1及びダイオードD1を備える。前記フィルタリングコンデンサーC1及び前記ダイオードD1は、前記電圧源V1とグランドとの間に並列に接続される。前記ダイオードD1の陰極は前記電圧源V1に接続され、前記ダイオードD1の陽極は接地する。前記保護ユニット203は、第一レジスターR1、第二レジスターR2、第三レジスターR3、第四レジスターR4、第一ノードA1、第二ノードA2、第三ノードA3、第一トランジスターQ1及び第二トランジスターQ2を備える。前記第一レジスターR1の一端は前記ダイオードD1の陰極に接続され、前記第一レジスターR1の他端は前記第一ノードA1を介して前記第二レジスターR2に直列に接続される。前記第二レジスターR2の一端は前記第一ノードA1に接続され、前記第二レジスターR2の他端は接地する。前記第三レジスターR3の一端は前記電圧源V1に接続され、前記第三レジスターR3の他端は前記第二ノードA2に接続される。前記第一トランジスターQ1のベースは前記第一ノードA1を介して前記第二レジスターR2に接続され、前記第一トランジスターQ1のコレクタは前記第二ノードA2を介して前記第三レジスターR3に接続され、前記第一トランジスターQ1のエミッタは接地する。前記第二トランジスターQ2のゲート電極は前記第二ノードA2に接続され、前記第二トランジスターQ2のドレイン電極は前記第三ノードA3を介して前記第四レジスターR4に接続され、前記第二トランジスターQ2のソース電極は接地する。前記第四レジスターR4の一端は前記第三ノードA3に接続され、前記第四レジスターR4の他端は前記電圧源V1に接続される。本実施形態において、前記第一トランジスターQ1はNPN型バイポーラトランジスターであり、前記第二トランジスターQ2はN型電界効果トランジスターである。前記ストレージユニット30は、前記第三ノードA3に接続されるピンP1を有する。本実施形態において、前記第三ノードA3の電圧が2.0Vより大きいと、前記ピンP1は高レベルに識別され、前記ストレージユニット30は正常に動作する。前記第三ノードA3の電圧が0.8Vより小さいと、前記ピンP1は低レベルに識別され、前記ストレージユニット30は動作を停止する。本実施形態において、前記ストレージユニット30は、2.0Vより大きい時に正常に動作するため、前記所定電圧を2.0Vに設定する。他の実施形態において、前記ストレージユニット30がSRAMである場合、前記所定電圧はSRAMが正常に動作する時に必要とする最低電圧によって設定する。以下、前記ストレージユニット30が同期型DRAMである場合、制御回路が前記ストレージユニット30の動作をどのように制御するかを説明する。前記第一レジスターR1、前記第二レジスターR2及び前記第三レジスターR3の電気抵抗値を設置して、前記電圧源V1から出力する電圧が3.3Vである場合、前記第一ノードA1と前記第一トランジスターQ1のエミッタとの間の電圧差を前記第一トランジスターQ1の導通電圧より大きくすると、前記第一トランジスターQ1が導通する。前記第一トランジスターQ1が導通すると、前記第二ノードA2の電圧が0Vになって、前記第二ノードA2と前記第二トランジスターQ2のソース電極との間の電圧差は前記第二トランジスターQ2の導通電圧より小さく、前記第二トランジスターQ2がカットオフする。この時、前記第三ノードA3の電圧は前記電圧源V1の出力電圧と同じであり、即ち前記第三ノードA3の電圧は3.3Vであり、前記ピンP1は高レベルに識別されて、前記ストレージユニット30が正常に動作し、前記記憶装置200のデータは前記ストレージユニット30に伝送される。前記電圧源V1の瞬間出力電圧が所定電圧より小さい時例えば、複数のロードが同時に動作すると、出力電圧は安定ではない、前記第一ノードA1の電圧と前記第一トランジスターQ1のエミッタとの間の電圧差が前記第一トランジスターQ1の導通電圧より小さく、前記第一トランジスターQ1がカットオフする。前記第三レジスターR3を通して前記第二ノードA2は一定の電圧値を分けて取得するので、前記第二ノードA2と前記第二トランジスターQ2のソース電極との間の電圧差は前記第二トランジスターQ2の導通電圧より大きく、前記第二トランジスターQ2が導通する。この時、前記第三ノードA3の電圧が瞬間的に0.8Vになり、前記ピンP1は低レベルに識別され、前記ストレージユニット30は動作を停止し、即ち電圧変動による同期型DRAMに記憶されるデータが変化して、前記ストレージユニット30に間違ったデータを記憶し、前記電子装置100が復元する画像、音声、文字又はこれらの結合に異常が発生することを防止する。以上、本発明を実施例に基づいて具体的に説明したが、本発明は、上述の実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々の変更が可能であることは勿論であって、本発明の技術的範囲は、以下の特許請求の範囲から決まる。