共通の基板に形成され、構造の異なる複数のメサ型導波路を含む光素子を製造する製造方法であって、前記基板の異なる領域に第1半導体積層部および第2半導体積層部を形成する積層段階と、前記第1半導体積層部の上面において、埋込メサ型導波路を形成すべき領域に第1形成マスクを形成し、且つ、前記第2半導体積層部の上面において、ハイメサ型導波路を形成すべき領域を含む領域に第1保護マスクを形成する第1マスク形成段階と、前記第1形成マスクおよび前記第1保護マスクが形成されていない半導体層をエッチングし、エッチングした領域に第3半導体積層部を結晶成長させ、前記埋込メサ型導波路を形成する埋込メサ形成段階と、前記第1形成マスクおよび前記第1保護マスクを除去して、コンタクト層を含む第4半導体積層部を結晶成長させるコンタクト形成段階と、前記第4半導体積層部上における、前記埋込メサ型導波路を含む領域に第2保護マスクを形成し、且つ、前記第4半導体積層部上における、前記ハイメサ型導波路を形成すべき領域に、前記第1保護マスクより幅の小さい第2形成マスクを形成する第2マスク形成段階と、前記第2保護マスクおよび前記第2形成マスクが形成されていない半導体層をエッチングして、前記ハイメサ型導波路を形成するハイメサ形成段階とを備える製造方法。前記ハイメサ型導波路のメサストライプの方向が011方向であり、前記第1保護マスクの幅Xが下式を満たす但し、Wは前記ハイメサ型導波路の幅、dは前記第4半導体積層部の厚みを示すX≧W2d請求項1に記載の製造方法。前記ハイメサ型導波路のメサストライプの方向が01-1方向であり、前記第1保護マスクの幅Xが下式を満たす但し、Wは前記ハイメサ型導波路の幅、dは前記第4半導体積層部の厚みを示すX≧W0.8d請求項1に記載の製造方法。前記基板は、InPで形成され、前記複数のメサ型導波路は、前記基板の100面に形成される請求項2または3に記載の製造方法。前記第1保護マスクの幅Xは、80μm以下である請求項4に記載の製造方法。前記第2保護マスクは、前記第1形成マスクより幅が大きい請求項1から5のいずれか一項に記載の製造方法。前記光素子は、並列に設けられた複数の前記ハイメサ型導波路を有し、それぞれの前記第1保護マスクの幅Xは下式を満たすW2d5μm≧X≧W2d請求項2に記載の製造方法。前記光素子は、並列に設けられた複数の前記ハイメサ型導波路を有し、それぞれの前記第1保護マスクの幅Xは下式を満たすW0.8d5μm≧X≧W0.8d請求項3に記載の製造方法。請求項1から8のいずれか一項に記載の製造方法で製造された光素子。しかし、埋込メサ型導波路とハイメサ型導波路を同一基板上に形成することは困難である。例えば、埋込メサを形成するエッチング工程において、ハイメサも同時に形成すると、埋込メサの周辺に埋込部分を積層する工程において、ハイメサの周辺にも埋込部分が積層される。この場合、ハイメサの周辺の埋込部分を除去すべく、ハイメサ周辺を再度エッチングしなければならない。このためハイメサが更にエッチングされ、ハイメサの幅が当初の幅よりも小さくなってしまう。本発明の第1の態様においては、共通の基板に形成され、構造の異なる複数のメサ型導波路を含む光素子を製造する製造方法であって、基板の異なる領域に第1半導体積層部および第2半導体積層部を形成する積層段階と、第1半導体積層部の上面において、埋込メサ型導波路を形成すべき領域に第1形成マスクを形成し、且つ、第2半導体積層部の上面において、ハイメサ型導波路を形成すべき領域を含む領域に第1保護マスクを形成する第1マスク形成段階と、第1形成マスクおよび第1保護マスクが形成されていない半導体層をエッチングし、エッチングした領域に第3半導体積層部を結晶成長させ、埋込メサ型導波路を形成する埋込メサ形成段階と、第1形成マスクおよび第1保護マスクを除去して、コンタクト層を含む第4半導体積層部を結晶成長させるコンタクト形成段階と、第4半導体積層部上における、埋込メサ型導波路を含む領域に第2保護マスクを形成し、且つ、第4半導体積層部上における、ハイメサ型導波路を形成すべき領域に、第1保護マスクより幅の小さい第2形成マスクを形成する第2マスク形成段階と、第2保護マスクおよび第2形成マスクが形成されていない半導体層をエッチングして、ハイメサ型導波路を形成するハイメサ形成段階とを備える製造方法が提供される。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、本発明の第1実施形態にかかる光素子100の上面図を示す。光素子100は、半導体基板110と、半導体基板110の100面に形成される構造の異なる複数のメサ型導波路を備える。本例の半導体基板110は、InP基板である。本例の複数のメサ型導波路は、並列に設けられた複数の分布帰還形レーザDFBレーザ120および多モード干渉合波部MMI合波部160における導波路である。DFBレーザ120およびMMI合波部160は、同一の半導体基板110上にモノリシックに形成される。それぞれのDFBレーザ120は、埋込メサ型導波路構造を有する。また、MMI合波部160は、ハイメサ型導波路構造を有する。DFBレーザ120は、互いに等間隔に並列に配置され、且つ、DFBレーザ120の埋込メサストライプの方向が、半導体基板110上の011方向となるように形成される。埋込メサストライプの幅は、約2μmであってよい。MMI合波部160は、複数の曲げ導波路130、MMIカプラ140および出力導波路150を有する。複数の曲げ導波路130、MMIカプラ140および出力導波路150は、ハイメサ型導波路構造を有する。複数の曲げ導波路130は、複数のDFBレーザ120と、MMIカプラ140とを光学的に接続する。それぞれの曲げ導波路130は、バットジョイント領域170においてDFBレーザ120と接続される。複数の曲げ導波路130の、MMIカプラ140近傍における間隔は、複数のDFBレーザ120の間隔よりも狭い。それぞれの曲げ導波路130は、中央に配置された曲げ導波路130からの距離が大きくなるに従って曲率が大きくなるように構成されている。MMIカプラ140は、複数の曲げ導波路130から入力されるレーザ光を合波する。出力導波路150は、MMIカプラ140が合波したレーザ光を出力する。図2は、光素子100のバットジョイント領域170を拡大して示す。図2における埋込メサ型導波路122は、DFBレーザ120に対応する。また、ハイメサ型導波路136は、曲げ導波路130に対応する。また、埋込メサ型導波路122は、半導体光増幅器SOAであってもよい。バットジョイント領域170において、埋込メサ型導波路122は、ハイメサ型導波路136と光学的に結合している。ハイメサ型導波路136は、結合部132とメサ部134を有する。本例の結合部132は、メサ部134から埋込メサ型導波路122に向かってテーパー状に大きくなる幅を有する。このように構成することにより結合損失を低減することができる。埋込メサ型導波路122及びハイメサ型導波路136は光軸が一致するように形成される。埋込メサ型導波路122の幅は、例えば、約2μmである。結合部132の最大幅は、例えば、約3.5μmである。メサ部134の幅は、例えば、約2.0μmである。次に、埋込メサ型導波路122およびハイメサ型導波路136の製造方法の概略を説明する。当該製造方法は、共通の基板上に複数の半導体層をエピタキシャル成長させて半導体積層構造を形成する半導体積層構造形成段階と、基板の異なる領域に第1半導体積層部および第2半導体積層部を形成する積層段階と、第1形成マスク及び第1保護マスクを含む第1マスク形成段階と、エッチングした領域に第3半導体積層部を結晶成長させ、埋込メサ型導波路を形成する埋込メサ形成段階と、コンタクト層を含む第4半導体積層部を結晶成長させるコンタクト形成段階と、第2保護マスク及び第2形成マスクを含む第2マスク形成段階と、ハイメサ型導波路を形成するハイメサ形成段階と、パッシベーション膜を基板の上面全体に堆積させるパッシベーション段階と、埋込メサ型導波路の上面にp型電極を形成するp型電極形成段階と、基板の裏面全体にn型電極を形成するn型電極形成段階とを備える。図3は、半導体積層構造形成段階を説明する工程図である。図3は、図2に示した埋込メサ型導波路122およびハイメサ型導波路136の光軸における断面を示す。半導体積層構造形成段階では、n型InP100の基板10上に、例えばMOCVD法によって、n型InPを含むバッファ層20、InGaAsPを含む多重量子井戸構造MQW-SCHの活性層30、p型InPを含む上部クラッド層40を順次エピタキシャル成長させる。バッファ層20は、光素子100の下部クラッド層を兼ねてよい。上部クラッド層40及びバッファ層20は、活性層30より屈折率が小さい。したがって、上部クラッド層40とバッファ層20とで活性層30を上下に挟むことにより、光を基板10と垂直方向に閉じこめることができる。ここで、上とは、基板10に対して垂直方向に基板10から離れる方向を指す。下とは上の逆方向であり、基板10に近づく方向を指す。つまり、光素子の実装時の上下方向を指すものではない。図4は、積層段階の前工程を説明する工程図である。積層段階では、第1半導体積層部121を形成すべき領域における上部クラッド層40の上面にCVD法及びフォトリソグラフィー技術によってバットジョイントマスク50を形成する。例えばバットジョイントマスク50は、SiNx膜である。次に、バットジョイントマスク50で覆われていない第2半導体積層部131を形成すべき領域をバッファ層20に至るまでエッチングする。例えば当該エッチングはイオン反応性のドライエッチングである。図5は、積層段階の後工程を説明する工程図である。積層段階の後工程では、前工程においてエッチングした領域のバッファ層20上に、InGaAsPを含むコア層60及びp型InPを含むクラッド層62をバットジョイント成長により順次エピタキシャル成長する。次に、バットジョイントマスク50を除去する。こうして、共通の基板10の異なる領域に第1半導体積層部121及び第2半導体積層部131が形成される。第2半導体積層部131においても、コア層60は、当該コア層60より屈折率が小さいクラッド層62及びバッファ層20により上下方向に挟まれているため、光を上下方向に閉じこめることができる。図6は、第1マスク形成段階を説明する工程図である。第1マスク形成段階は、CVD法により第1半導体積層部121及び第2半導体積層部131の表面全体にSiNx膜を堆積する段階と、フォトリソグラフィー技術によりパターニングして、第1半導体積層部121の上面において、埋込メサ型導波路122を形成すべき領域に第1形成マスク72を形成し、且つ、第2半導体積層部131の上面において、ハイメサ型導波路136を形成すべき領域を含む領域に第1保護マスク74を形成する段階を有する。ハイメサ型導波路136を形成すべき領域を含む領域は、ハイメサ型導波路136を形成すべき領域よりも幅が大きい。図7は、第1マスク形成段階により形成された第1マスク70を含むバットジョイント領域170の平面図である。埋込メサ型導波路122を形成すべき領域に形成された第1形成マスク72は、埋込メサ型導波路122の幅が所定の幅となるような幅Yを有する。幅Yはエッチング時のサイドエッチング量を考慮して決定する。例えば、埋込メサ型導波路122の所定の幅が2.0μmの場合、第1形成マスク72の片側のサイドエッチング量を0.5μmと仮定すると、第1形成マスク72の幅Yは約3.0μmである。ハイメサ型導波路136を形成すべき領域を含む領域に形成された第1保護マスク74は、以下で説明する幅Xを有する。幅Xは幅Yより大きくてよい。図8は、埋込メサ形成段階を説明する工程図である。図8は、図7において第1マスク70が形成されていない領域の断面を示す。埋込メサ形成段階は、第1形成マスク72および第1保護マスク74が形成されていない半導体層コア層60、クラッド層62、バッファ層20の少なくとも一部、上部クラッド層40および活性層30をエッチングする段階と、エッチングした領域に第3半導体積層部112を結晶成長させ、埋込メサ型導波路122を形成する段階を有する。半導体層のエッチングは、第1マスク70を使って、バッファ層20の中間または下面に至るまで行う。例えばエッチングはドライエッチングである。第3半導体積層部112は、エッチングされたバッファ層20上にp型InP層80Feドープ半絶縁性InP層及びn型InP層82を順に埋込再成長させることにより形成される。第3半導体積層部112は、エッチングにより形成された埋込メサの両側及び第1保護マスク74で保護された領域の両側に形成される。第3半導体積層部112は、光路に沿って埋込メサの両側に結晶成長され埋込メサを挟むように形成される。第3半導体積層部112は、屈折率が活性層30に比べ小さいため光路と垂直で且つ基板10と平行な方向に対して光を閉じこめる。また、第3半導体積層部112は抵抗が大きいため、活性層30に注入される電流を狭窄する電流阻止層としても機能する。図9は、コンタクト形成段階を説明する工程図である。図9は、図3と同一の位置における断面を示す。コンタクト形成段階では、第1形成マスク72および第1保護マスク74を除去して、第4半導体積層部114を結晶成長させる。第4半導体積層部114は、第1マスク70を除去した後、基板表面全体にp型InPを含むクラッド層84及びInGaAsを含むコンタクト層86を順にエピタキシャル成長することにより形成される。図10は、第2マスク形成段階を説明する工程図である。第2マスク形成段階では、第2保護マスク及び第2形成マスクを含む第2マスク90をCVD法及びリソグラフィー技術によりパターニングして形成する。例えば第2マスク90は、SiNx膜である。図11は、第2マスク90を形成したバットジョイント領域170の平面図である。第2マスク90は、図11に示す第2保護マスク92および第2形成マスク94を含む。第2保護マスク92は、第4半導体積層部114上における、埋込メサ型導波路122を含む領域に形成される。ここで埋込メサ型導波路122を含む領域とは、埋込メサ型導波路122及びその左右両側の第3半導体積層部112を含む領域を指す。例えば第2保護マスク92は、埋込メサ型導波路122及びその左右両側の第3半導体積層部112の全体を覆って形成される。第2保護マスク92は、当該領域をエッチングから保護する。つまり、第2保護マスク92の幅は、第2形成マスク94の幅より大きい。また、第2保護マスク92は第1形成マスク72より幅が大きい。マスクの幅とは、基板10と平行な面において、導波路の光軸と垂直な方向における幅を指す。第2形成マスク94は、第4半導体積層部114上における、ハイメサ型導波路136を形成すべき領域に形成される。第2形成マスク94の幅は、形成すべきハイメサ型導波路136の最大幅に対して、サイドエッチング量を考慮して決定する。例えば、ハイメサ型導波路136の最大幅が3.5μmの場合、第2形成マスク94の片側のサイドエッチング量を0.1μmと仮定すると、第2形成マスク94の幅Wは約3.7μmである。第2形成マスク94の幅Wは第1保護マスク74の幅Xより小さい。このように、埋込メサを形成するべく半導体層をエッチングする段階において、第2形成マスク94よりも幅の大きい第1保護マスク74を設けることで、ハイメサを形成する領域が侵食されることを防ぐことができる。ハイメサ形成段階は、第2保護マスク92および第2形成マスク94が形成されていない半導体層をエッチングする段階を有する。エッチングはドライエッチングであってよい。エッチングが終了した後、第2保護マスク92および第2形成マスク94を除去する。図12は、パッシベーション段階を説明する工程図である。パッシベーション段階は、基板10の表面全体にCVD法によりパッシベーション膜96を堆積する段階を有する。例えばパッシベーション膜96はSiNxである。次に、埋込メサ型導波路122の上面の一部にp型電極を形成する。p型電極形成段階は、埋込メサ型導波路122の上面におけるパッシベーション膜96の少なくとも一部をフォトリソグラフィー技術により除去する段階と、リフトオフ法によりp型電極97を形成する段階を有する。p型電極97は、コンタクト層86とオーミック接触する。続いて、基板10の裏面全体にn型電極を形成する。n型電極形成段階は、基板10の裏面全体を研磨する段階と、裏面全体にn型電極98を蒸着により形成する段階を有する。図13は、図12のE-E断面図を示す。図13に示すように、埋込メサ型導波路122が形成されている。図14は、図12のF-F断面図を示す。図14に示すように、ハイメサ型導波路136が形成されている。以上、共通の基板10上に埋込メサ型導波路122とハイメサ型導波路136をモノリシック集積したバットジョイント領域170の製造方法について説明したが、光素子100の他の領域についても、同様の方法で同時に形成することができる。次に、第1マスク70における第1保護マスク74の幅Xについて説明する。上述したように、第1保護マスク74の幅Xは、第2形成マスク94の幅Wより大きい。これにより、第2形成マスク94のパターンを形成する段階におけるリソグラフィーの幅の作製精度、パターンの位置合わせ精度、埋込メサ形成段階、ハイメサ形成段階におけるエッチングに伴うサイドエッチング量、及び、そのエッチング量のばらつきなどを考慮して適当なマージンをとることができる。例えば、リソグラフィーにおける典型的なパターン位置合わせ精度は、コンタクトアライナー装置を用いた場合は±0.5μm以下であり、ステッパー装置を用いた場合は±0.1μm以下である。また、埋込メサ形成段階において、ハイメサ型導波路を形成すべき領域にも第1保護マスク74をマスクとして第3半導体積層部112が埋込再成長される。その際、第1保護マスク74と第3半導体積層部112との境界において、選択成長効果により、第3半導体積層部112の表面に凸形状の隆起部が形成される。この上に第4半導体積層部114を成長させると、第4半導体積層部114の表面に隆起部が形成され、ハイメサの上面を平坦に形成することが困難となる。図10および図11において説明したように、第4半導体積層部114上に第2形成マスク94を形成してエッチングを行う。しかし、第2形成マスク94の端が、第4半導体積層部114上の隆起部にかかってしまうと、エッチングの精度が悪化してしまう。このため、第1保護マスク74の幅は、第4半導体積層部114上の隆起部が第2形成マスク94よりも十分外側に形成されるように設定することが好ましい。図15は、ハイメサ型導波路136のメサストライプの方向が011方向である場合の図8のC-C断面図を示す。第3半導体積層部112は、第1保護マスク74との境界付近において、上に凸形状の隆起部81を有する。隆起部81は、選択成長効果により成長速度が他の領域より速くなるために形成される。図16は、ハイメサ型導波路136のメサストライプの方向が011方向である場合の図9のD-D断面図を示す。第4半導体積層部114の表面は、2つの隆起部81に対応して形成された2つの隆起部83及び当該2つの隆起部83の間に挟まれて形成された平坦部89を有する。第1保護マスク74の幅Xは、平坦部89内に第2形成マスク94を形成できるように設定される。平坦部89の幅をWFlatとすると、実験結果より、以下の関係式が得られた。WFlat≒X-2dここで、dは第4半導体積層部114の厚さを示す。図17は、ハイメサ型導波路136のメサストライプの方向が01-1方向である場合の図8のC-C断面図を示す。第3半導体積層部112は、第1保護マスク74との境界付近において、上に凸形状の隆起部85を有する。隆起部85は、選択成長効果により成長速度が他の領域より速くなるために形成される。隆起部85は、隆起部81に比べ突起の高さが大きい。つまり、MOCVD法の選択成長効果には面方位依存性がある。図18は、ハイメサ型導波路136のメサストライプの方向が01-1方向である場合の図9のD-D断面図を示す。第4半導体積層部114は、2つの隆起部85に対応して形成された2つの隆起部87及び当該2つの隆起部87の間に挟まれて形成された平坦部89を有する。実験結果より、以下の関係式が得られた。WFlat≒X-0.8d以上の結果から、メサストライプの方向が011方向よりも01-1方向の方が、平坦部89の幅WFlatが大きいことがわかる。平坦部89の幅WFlatが、第2形成マスク94の幅Wより小さいと、エッチングの境界が隆起部87にかかってしまうので、エッチングの精度が悪化し、また、ハイメサの上面を平坦に形成することが困難となる。したがって、ハイメサ型導波路136のメサストライプの方向が011方向である場合には、W≦WFlat≒X-2dとなり、X≧W2dの関係を満たすように、第1保護マスク74の幅Xを決定する。同様に、ハイメサ型導波路136のメサストライプの方向が01-1方向である場合には、W≦WFlat≒X-0.8dとなり、X≧W0.8dの関係を満たすように、第1保護マスク74の幅Xを決定する。また、W=WFlatでは位置合わせが困難となるので、Wにマージンαを加算した値を用いてもよい。ここで、αはリソグラフィーの幅の作製精度またはパターンの位置合わせ精度、エッチングに伴うサイドエッチング量と当該サイドエッチング量のばらつき等を考慮して決定されるマージンである。図19は、メサストライプの方向が011方向であり、第1保護マスク74の幅Xが比較的小さい場合のハイメサ型導波路136を形成すべき領域の断面図を示す。幅Xは例えば、7μm≦X<15μmである。実験により、第1保護マスク74の幅Xが比較的小さい場合、クラッド層84は、凸部91及び凹部93が交互に形成された表面を有することがわかった。ただし、実験の結果、X≦6μmの場合、選択成長効果が小さくなり、隆起部81の高さが無視できる程度となることがわかった。この場合、Xの下限値は、ハイメサ形成パターンである第2形成マスク94の幅Wにマージンを付加した値となる。例えば、ハイメサ形成パターンの幅Wが2μmで、マージンが約1μmである場合には、第1保護マスク74の幅Xは、3μm≦X≦6μmであってよい。図20は、メサストライプの方向が011方向であり、第1保護マスク74の幅Xが非常に大きい場合のハイメサ型導波路136を形成すべき領域の断面図を示す。実験により、幅Xが80μm以上では、埋込再成長時に本来結晶成長されないはずのマスク領域で異常成長が生じ、マスク表面に多結晶が堆積することがわかった。したがって、第1保護マスク74の幅Xは80μm以下とするのが好ましい。よって、メサストライプの方向が011方向の場合、第1保護マスク74の幅Xは、W2d≦X≦80μmであることが好ましい。また、メサストライプの方向が01-1方向の場合、第1保護マスク74の幅Xは、W0.8d≦X≦80μmであることが好ましい。光集積素子の集積度が高い場合には、隣接するハイメサ型導波路の間隔が狭くなり、第1保護マスク74同士が干渉することがある。これを避けるために、第1保護マスク74の幅Xは、下限値≦X≦下限値5μmが好ましい。したがって、並列に設けられた複数のハイメサ型導波路を有する高集積の光素子では、メサストライプの方向が011方向の場合、第1保護マスク74の幅Xは、W2d≦X≦W2d5μmであってよい。また、メサストライプの方向が01-1方向の場合、第1保護マスク74の幅Xは、W0.8d≦X≦W0.8d5μmであってよい。具体的には、例えばマージンα=5.0μmとし、第2形成マスク94の幅W=2.0μmとすると、WFlat=Wα=7.0μmとなる。第4半導体積層部114の厚さd=4.0μmとすると、メサストライプの方向が011方向では、第1保護マスク74の幅Xの下限値は7.0μm24.0μm=15μmとなる。また、メサストライプの方向が01-1方向では、第1保護マスク74の幅Xの下限値は7.0μm0.84.0μm=10.2μmとなる。InP100基板を用いて、011方向及び01-1方向に導波路を形成する光素子の場合には、011方向において平坦部89が狭くなるのでWFlatを充分に確保するために第1保護マスク74の幅Xを大きめに設定するのが好ましい。したがって、第1保護マスク74の幅Xは、15μm≦X≦80μmであってよい。並列に設けられた複数のハイメサ型導波路を有する高集積の光素子の場合には、第1保護マスク74の干渉を防ぐために第1保護マスク74の幅Xを小さめに設定するのが好ましい。したがって、メサストライプの方向が011方向では、第1保護マスク74の幅Xは、15μm≦X≦20μmであってよい。メサストライプの方向が01-1方向では、第1保護マスク74の幅Xは、10μm≦X≦15μmであってよい。次に、光素子100の製造方法について説明する。第1マスク形成段階以外は上述したバットジョイント領域170の製造方法と同様なので説明を省略する。図21は、光素子100の製造方法の第1マスク形成段階を説明する工程図である。第1マスク300形成段階は、埋込メサ型導波路構造のDFBレーザ120のアレイを形成すべき領域に並列に設けられた第1形成マスク320を形成し、ハイメサ型導波路を形成すべき領域に設けられた複数の曲げ導波路130の各導波路、MMIカプラ140、及び出力導波路150を保護する第1保護マスク340を形成する段階を含む。DFBレーザ120を構成する埋込メサの所定の幅が例えば2.0μmである場合、埋込メサ形成段階におけるエッチングのサイドエッチング量を第1形成マスク320の片側あたり1.0μmとして、第1形成マスク320の幅Yを4.0μmとしてよい。曲げ導波路130の各導波路を保護する第1保護マスク340の幅Xは、ハイメサ形成パターンである第2形成マスク94の幅Wを2.0μm、マージンαを5.0μmとした場合、平坦部89の幅WFlatが7μm程度となる。第4半導体積層部114の膜厚dは4.0μm程度であってよい。したがって、メサストライプの方向が011方向であることから、第1保護マスク340の幅X=7μm24μm=15μmとしてよい。MMIカプラ140においては、MMIカプラ140の幅が例えば60μmの場合、マージンαを5.0μmとすると、平坦部89の幅WFlatが65μmとなる。したがって、第1保護マスク340の幅X=65μm24μm=73μmとしてよい。ハイメサ領域を保護する第1保護マスクの幅Xを最適化したので、導波路が高集積で形成される本例において、隣接する第1保護マスク同士が干渉することがない。また、ハイメサを形成すべき領域では平坦部89が充分な大きさで形成されるので、第2形成マスク94のマスクパターンのリソグラフィーを容易かつ適切に行なうことができる。図22は、図1のA-A断面図を示す。埋込メサ型導波路構造の複数のDFBレーザ120が隣接して並列に形成されている。各DFBレーザ120の埋込メサは、第3半導体積層部112によって離隔され、電気的に絶縁されている。また、第3半導体積層部112は、活性層30に注入される電流を狭窄する。さらに、第3半導体積層部112は、活性層30を導波路に沿って左右両側から挟み込んで形成されるので、基板10と平行でかつ光路と垂直な方向にDFBレーザ光を閉じこめる。実験の結果、DFBレーザ120は、電流狭窄特性及び信頼性が非常に良好であった。図23は、図1のB-B断面図を示す。複数のハイメサ型導波路136が等間隔に並列に形成されている。各ハイメサ型導波路136は、パッシベーション膜96および空気等の気体によって離隔されている。パッシベーション膜96および空気はコア層60より屈折率が小さいため、光路と垂直でかつ基板と平行な方向に光を閉じこめる。実験の結果、ハイメサ型導波路136は非常に低損失であった。また、MMI合波部160は合波特性が良好であった。したがって、以上において説明した光素子100の製造方法によれば、電流狭窄特性及び信頼性が高い埋込メサ型導波路構造のDFBレーザ120と、低損失で合波特性が良好なハイメサ型導波路構造のMMI合波部160を同一基板上にモノリシック集積することができる。図24は、本発明の第2実施形態にかかる光素子200の平面図である。光素子200は、埋込メサ型導波路構造部220に形成された平行な2つのSOA240と、ハイメサ型導波路構造で形成されたU字形導波路210を備える。2つのSOA240とU字形導波路210は、InP100基板上にモノリシック集積されている。平行な2つのSOA240はメサストライプの方向が011方向となるように形成されている。U字形導波路210は曲率半径が例えば125μmである。U字形導波路210のメサストライプの方向は、SOA240との接続部付近では011方向であり、SOA240から最も遠い位置では01-1方向である。011方向と01-1方向は直交する。2つのSOA240は、埋込メサ型導波路構造部220において対称な位置に設けられる。2つのSOA240とU字形導波路210とは、結合部230を介して光学的に結合されている。結合部230は、U字形導波路210において、U字形導波路210側からSOA240側に向かってメサ幅が徐々に大きくなるフレア形状の導波路側結合部212と、埋込メサ型導波路構造部220において、SOA240側からU字形導波路210側に向かってメサ幅が徐々に大きくなるフレア形状のSOA側結合部222を有する。結合部230をフレア形状とすることにより、SOA240の光軸とU字形導波路210の光軸との光軸ずれによる結合損失を抑制することができる。導波路側結合部212とSOA側結合部222は、いずれか一方がフレア形状であってもよい。また、導波路側結合部212とSOA側結合部222は、フレア形状でなくともよい。次に、光素子200の製造方法について説明する。第1マスク形成段階以外は、上述したバットジョイント領域170の製造方法と同様なので説明を省略する。第1マスク形成段階は、埋込メサ型構造のSOA240を形成すべき領域に幅Yの第1形成マスク72を形成し、ハイメサ型導波路構造のU字形導波路210を形成すべき領域に幅Xの第1保護マスク74を形成する段階を有する。第1保護マスク74は、U字形導波路210に沿ってU字形に形成される。第1形成マスク72の幅Yは、SOA240の所望の埋込メサ幅に、埋込メサ形成段階のエッチングによるサイドエッチング量を考慮したマージンを加算することにより得られる。例えば、SOA240の所望の埋込メサ幅が、2.5μmである場合、サイドエッチング量を片側約1μmと仮定するとマージンが2μmなので、第1形成マスク72の幅Yは2.5μm2μm=4.5μmとなる。U字形導波路210のメサストライプの方向は、011方向から徐々に変化し、01-1方向となり、そこから折り返して逆方向に変化し011方向に戻る。つまり、U字形導波路210のメサストライプは、InP100基板上において、全方向に変化する。埋込メサ形成段階においてMOCVD法により第3半導体積層部112を埋込再成長させる際、成長速度は面方位に依存して変化する。つまり、平坦部89の幅WFlatは、U字形導波路210に沿って変化している。また、U字形導波路210の曲率半径が小さいためマスクパターンのリソグラフィーが容易ではない。その結果、U字形導波路210のハイメサ幅に揺らぎが生じる。また、ハイメサの上面が凹凸形状を有するようになる。例えば、ハイメサの所望の幅W=2.0μm、マージンα=5.0μmとすると、平坦部の幅WFlat=7.0μmとなる。第4半導体積層部114の膜厚d=4.0μmとすると、第1保護マスクの幅Xは、011方向では7μm24μm=15μm以上、01-1方向では7μm0.84μm=10.2μm以上とすればよい。したがって、本例では、両方の条件を満たすように、第1保護マスク74の幅Xはハイメサの幅Wより13μm大きい15μmとするのが好ましい。尚、幅Xは均一でなくともよい。導波路側結合部212において、第1保護マスク74はフレア形状に形成される。例えば、導波路側結合部212のSOA側端部の幅が9.1μmであるとすると、フレア形状の第1保護マスク74の幅Xは端部において9.1μm13μm=22.1μmとしてよい。尚、SOA側結合部222の導波路側端部の幅は8.0μmであってよい。この場合、埋込メサ形成段階のエッチングのサイドエッチング量を第1形成マスク72の片側1μmと仮定して、第1形成マスク72の幅Yは8.0μm2.0μm=10.0μmとしてよい。図25は、図24のG-G断面図を示す。SOA240は埋込メサ型導波路である。SOA240において、活性層30は、埋込再成長した第3半導体積層部112によって左右両側から挟まれている。第3半導体積層部112は抵抗が高いため活性層30に注入される電流を狭窄する。また、第3半導体積層部は活性層30に比べ屈折率が小さいので、光路と垂直でかつ基板10と平行な方向に光を閉じこめる。よって、光素子200の2つのSOA240は電流狭窄特性及び信頼性に優れている。図26は、図24のH-H断面図を示す。U字形導波路210は、ハイメサ型導波路である。第1保護マスク74の幅Xを最適化しているので、011方向及び01-1方向を含むすべての方向において、ハイメサ表面が平坦であり、かつ、ハイメサ幅の揺らぎが抑制されている。また、屈折率の小さいパッシベーション膜96および空気によって挟まれているため光路と垂直でかつ基板10と平行な方向に光を効率よく閉じこめることができる。したがって、導波路の損失が小さい。また、U字形導波路210は、曲率半径が125μm程度と比較的小さいにも関わらず、曲げによる放射損失は無視できる程度に小さい。したがって、以上説明した光素子200の製造方法によれば、電流狭窄特性及び信頼性が良好な埋込メサ型導波路構造のSOAと、曲率半径が小さく低損失なハイメサ型導波路構造のU字形導波路を同一基板上にモノリシック集積することができる。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。