"第一のスイッチング素子と第二のスイッチング素子を直列に接続した第一直列回路と、第三のスイッチング素子と第四のスイッチング素子を直列に接続した第二の直列回路と、これら第一および第二直列回路を直流電源に対して並列に接続してフルブリッジを構成するとともに、前記第一のスイッチング素子と第二のスイッチング素子の接続点をトランスの一次巻線の一端に接続し、前記第三のスイッチング素子と第四のスイッチング素子の接続点をトランスの一次巻線の他端に接続し、前記トランスの二次巻線に接続された整流素子と、前記第一~第四のスイッチング素子を駆動する駆動信号を生成する駆動回路とを具備し、前記駆動回路は、前記第一のスイッチング素子と対向する前記第四のスイッチング素子を導通比50未満の同一の駆動信号で駆動し、また前記第二のスイッチング素子と対向する前記第三のスイッチング素子を導通比50未満の同一の駆動信号で駆動する一方、前記各スイッチング素子の導通比が所定値を下回るとき前記第一のスイッチング素子と前記第四のスイッチング素子の導通比を前記所定値とし、かつ、前記第一および前記第四のスイッチング素子の各駆動信号の位相をずらして与えるとともに、前記第二のスイッチング素子と前記第三のスイッチング素子の導通比を前記所定値とし、かつ、前記第二および前記第三のスイッチング素子の各駆動信号の位相をずらして与えることを特徴とする直流-直流変換装置。前記駆動回路は、直流出力電力値が所定電力値を超えたとき、前記各スイッチング素子を位相シフトで駆動するものである請求項1に記載の直流-直流変換装置。しかしながら特許文献1に記載されているように、無負荷時や軽負荷時に上述した位相シフト動作を行わせると、一次側のフルブリッジを構成する対向アームのMOSFETがオフした直後にオンになる。このため対向アームのMOSFETがゼロ電圧付近でオンすることになる。したがって、対向アームのスイッチング素子が逆回復する可能性がある。例えば、MOSFET1がオフした直後にMOSFET2がオンしたとすると、MOSFET1のソース―ドレイン間電圧値は0[V]の状態でMOSFET2がオンする可能性がある。つまり、MOSFET1のソース―ドレイン間電圧値は0[V]であるから、MOSFET1のボディダイオード図3には図示せずには電流が流れやすい。そして、この状態でMOSFET2がオンするためMOSFET1のボディダイオードが逆回復してしまう。通常、ボディダイオードが逆回復するときの電圧/時間変化率dv/dtが最大定格値を超えると、MOSFETが破損する懸念がある。さらに逆回復が発生することにより、損失が増加するだけでなく、装置の信頼性を著しく低下させる要因にもなる。そこで特許文献1には、軽負荷時や無負荷時はハードスイッチング方式で動作させることが提唱されている。図5は、図3に示す直流-直流変換回路のMOSFET1~4を駆動するゲート駆動信号及びトランス9の一次巻線における電圧値Vt1の時間的変化を示すものである。この図に示すようにハードスイッチング方式では各ゲート駆動信号の導通率が50未満となり、上下アームの両MOSFETが同時にオフとなる期間が十分確保される。そのため、MOSFETがオフした後に電圧が上昇するための十分な時間が確保され、ボディダイオードには電流が流れることがなく、それゆえ逆回復は発生しない。しかしながら、特許文献2に記載されている逆バイアス電圧をMOSFETのゲート―ソース間に印加可能なゲート駆動回路を用いた場合、ゲート駆動信号として十分なパルス幅がないと逆バイアス電圧を得ることができない。例えば無負荷時には幅の狭いパルス状のゲート駆動信号でMOSFET1,4およびMOSFET2,3をそれぞれ駆動する必要がある。しかし、このときゲート駆動回路内ではトランスの二次側に設けられる出力コンデンサ12に蓄えられる電荷は、スイッチング素子がオンとなっている期間しか充電されない。このため出力コンデンサ12には、十分な逆バイアス電圧を与えることができない。よって、外部などからの誘導ノイズによって誤ってMOSFET1~4がオンとなってしまう懸念があり、直流-直流電源装置の信頼性は低くなる。このような問題を回避するため、予めパルス幅を一定以上になるように制限したゲート駆動信号以下、これを最小パルスと称するで動作させると、出力端子19a,19bに接続されている負荷装置の耐圧電圧を超過し、負荷装置を破損してしまうという新たな問題が生ずる。例えば、MOSFET1,4が同時にオンとなると、トランス9の一次巻線には、正極性電圧Vt1が印加される。このとき寄生キャパシタンス17,18の電圧値は0[V]であるため、トランス9の各巻線の電圧値も0[V]である。また、コイル5には直流電源11の入力電圧が印加され、コイル5を流れる電流が急激に上昇する。次にコイル5に蓄えられたエネルギーはコイル5と寄生キャパシタンス18の共振動作により寄生キャパシタンス18に移り、寄生キャパシタンス18の電圧値は、トランス9の二次巻線に生ずる電圧の2倍まで上昇する。そうして寄生キャパシタンス18に蓄えられたエネルギーは、トランス9の二次巻線および直流リアクトル10を介して出力コンデンサ12に移り、出力電圧が大きく上昇する。特に無負荷の場合、出力コンデンサ12に蓄えられたエネルギーを放電させることはできない。よって最小パルス状態でMOSFET1~4のスイッチング動作を繰り返すと出力電圧Voが目標電圧を超えて際限なく上昇してゆき、直流-直流変換回路におけるトランスの二次側に接続されている部品や負荷装置を破壊してしまう。このような問題を解決するためには、例えば図6に示すように、出力電圧が一定値を超えたらパルス出力を停止し、出力電圧が目標値に復帰した時点でパルス出力を再開して、これを繰り返す方法いわゆるバースト制御を用いればよいことが知られている。しかし、この場合には出力電圧の変動量が大きくなり電圧制御精度が低下するという新たな問題が発生する。本発明は、このような問題を解決するべくなされたもので、軽負荷時や無負荷時に過大な電圧を出力することなく安定動作するとともに、ブリッジ回路を構成する各スイッチング素子のボディダイオードを逆回復させることがない、直流-直流変換装置を提供することを目的とする。さらに本発明は、誘導ノイズによって各スイッチング素子が誤動作することがない直流-直流変換装置を提供することを目的とする。上述した目的を達成するため、本発明の直流―直流変換装置は、第一のスイッチング素子と第二のスイッチング素子を直列に接続した第一直列回路と、第三のスイッチング素子と第四のスイッチング素子を直列に接続した第二の直列回路と、これら第一および第二直列回路を直流電源に対して並列に接続してフルブリッジを構成するとともに、前記第一のスイッチング素子と第二のスイッチング素子の接続点をトランスの一次巻線の一端に接続し、前記第三のスイッチング素子と第四のスイッチング素子の接続点をトランスの一次巻線の他端に接続し、前記トランスの二次巻線に接続された整流素子と、前記第一~第四のスイッチング素子を駆動する駆動信号を生成する駆動回路とを具備し、前記駆動回路は、前記第一のスイッチング素子と対向する前記第四のスイッチング素子を導通比50未満の同一の駆動信号で駆動し、また前記第二のスイッチング素子と対向する前記第三のスイッチング素子を導通比50未満の同一の駆動信号で駆動する一方、前記各スイッチング素子の導通比が所定値を下回るとき前記第一のスイッチング素子と前記第四のスイッチング素子の導通比を前記所定値とし、かつ、前記第一および前記第四のスイッチング素子の各駆動信号の位相をずらして与えるとともに、前記第二のスイッチング素子と前記第三のスイッチング素子の導通比を前記所定値とし、かつ、前記第二および前記第三のスイッチング素子の各駆動信号の位相をずらして与えることを特徴としている。また、前記駆動回路は、直流出力電力値が所定電力値を超えたとき、前記各スイッチング素子を位相シフトで駆動するものとして構成される。このように本発明は、導通比パルス幅指令に応じて各スイッチング素子へ与える駆動信号に位相差を設けることで最小パルスよりも細いパルスを連続的に出力できる。このため本発明の直流‐直流変換装置は、出力電圧が変動せずに安定動作することができる。また、本発明の直流-直流変換装置は、重負荷時に位相シフト方式としてソフトスイッチングで動作し、また軽負荷時にハードスイッチングで動作する。このため無負荷や軽負荷時のスイッチング素子がオフしているときの駆動電圧を逆バイアスでクランプさせることができる。このため本発明の直流-直流変換装置は、装置内部や他の機器などからもたらされる誘導ノイズによってスイッチング素子が誤動作することを回避でき、信頼性を向上させることができる。以下、本発明の実施の形態について添付図面を参照しながら説明する。この実施の形態は、図3に示す直流―直流変換回路に適用したものについて説明する。なお、本発明は、図3に示す直流―直流変換回路の構成に限定されるものではなく、例えばトランスの一次巻線にスイッチング素子で構成されたフルブリッジ回路を備え、トランスの二次側に出力された交流電圧を整流回路で整流して直流電圧を出力する直流―直流変換回路であればかまわない。図1は本発明の一実施形態における動作例を示す図であって、無負荷時のように細いパルスを出力するとき、トランスの一次巻線に接続されたフルブリッジを構成するスイッチング素子に与えるゲート駆動信号およびトランスの一次巻線における電圧値Vt1の時間的変化を示すものである。スイッチング素子1~4図3において、それぞれMOSFET1~4が相当するの各ゲート駆動信号は、スイッチング素子1~4の各ゲートにそれぞれ与えられ、各スイッチング素子1~4のオン/オフを切り替えるものである。各スイッチング素子1~4は、それぞれゲート駆動信号がHになるとオンとなり、Lになるとオフとなる。このとき各スイッチング素子1~4の各ゲート駆動信号は、それぞれ導通比が50未満である。このため、上下各アームの両スイッチング素子が同時にオフする期間が十分に長く、かつ、ターンオフ後にスイッチング素子の電圧が上昇するための十分な時間が確保されている。したがって、各スイッチング素子のボディダイオード図3に図示せずに電流が流れることはなく、逆回復せずに動作させることができる。また、各スイッチング素子1~4にそれぞれ与えるゲート駆動信号のパルス幅が一定値以上前記最小パルスになるように制限し、本来トランス一次巻線に出力するパルス幅になるように、スイッチング素子1とスイッチング素子4またはスイッチング素子2とスイッチング素子3のゲート駆動信号に位相差が生じるように制御する。このように各ゲート駆動信号のパルス幅を一定値以上にすることにより、例えば特許文献2に示されているゲート駆動回路のトランスの二次側に設けたコンデンサに十分な逆バイアス電圧を充電させることができる。よって各スイッチング素子がオフとなっている期間のゲート-ソース間は、この逆バイアス電圧でクランプされるので、装置内部や他の機器などからの誘導ノイズによってスイッチング素子の誤動作を防止することができる。図2は各スイッチング素子のパルス幅とスイッチング素子間の位相差の関係を示した一例である。この位相差は、本来トランスの一次巻線に与えるパルス幅指令から最小パルス幅を引いた量となる。例えばパルス幅指令がゼロの場合には、スイッチング素子1~4の各ゲート駆動信号は最小パルスとなり、スイッチング素子1,4またはスイッチング素子2,3の各ゲート駆動信号における位相差は最小パルスの時間幅となる。このように本発明は、パルス幅指令に応じて位相差を設けることで最小パルスよりも細いパルスが連続的に出力でき、従来のバースト制御のように出力電圧が変動せずに安定に動作させることができる。なお位相差を設ける方法として、一般的なデジタル制御やシフトレジスタを用いることで容易に実現可能である。また、本発明の直流-直流変換装置は、重負荷時に位相シフトとしてソフトスイッチングで動作させ、軽負荷時にハードスイッチングで動作させることで電圧/時間変化率dv/dtの限度値を超えることなく安全に動作させることができ、かつ、回路の損失を低減させることができる。さらに、ハードスイッチング時に本発明を適用することで、無負荷時も安定に動作させることが可能になる等の実用上多大なる効果を奏する。"