"半導体基板に形成したトレンチ内にゲート絶縁膜を介して埋め込まれた読出ゲートと、前記半導体基板の内部に設けられた光電変換領域と、前記光電変換領域との間に間隔を保って前記半導体基板の表面層に設けられたフローティングディフュージョンと、前記半導体基板および前記光電変換領域と同一の導電型で、かつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低い不純物領域であって、当該光電変換領域と前記ゲート絶縁膜とに接して配置されたポテンシャル調整領域とを備えた固体撮像素子。前記ポテンシャル調整領域は、前記光電変換領域と同じ深さ位置に設けられている請求項1記載の固体撮像素子。前記半導体基板の内部には、複数の前記光電変換領域が深さ方向に積層して配置され、前記ポテンシャル調整領域は、複数の前記光電変換領域のうち前記フローティングディフュージョンから最も遠く位置する光電変換領域に接して設けられている請求項1記載の固体撮像素子。複数の前記光電変換領域のうち前記ポテンシャル調整領域が接して設けられた光電変換領域は、赤色光に対する光電変換領域である請求項3記載の固体撮像素子。前記読出ゲートは、前記半導体基板に貫通して設けられたトレンチ内に配置されている請求項1記載の固体撮像素子。前記半導体基板において前記光電変換領域に対する受光面側に、前記フローティングディフュージョンが配置されている請求項1記載の固体撮像素子。前記半導体基板は、前記光電変換領域および前記フローティングディフュージョンと同一の導電型で構成されている請求項1記載の固体撮像素子。前記半導体基板の内部には、前記トレンチの側壁に沿って前記光電変換領域とは逆導電型のピニング領域が設けられ、前記ポテンシャル調整領域と前記ピニング領域とが重なる重複領域は、当該ポテンシャル調整領域を構成する不純物と当該ピニング領域を構成する不純物とを合わせて含む請求項1記載の固体撮像素子。前記ポテンシャル調整領域の一部が、前記ピニング領域と重なって配置された請求項8記載の固体撮像素子。半導体基板に不純物を導入することにより、当該半導体基板の内部に光電変換領域を形成すると共に、当該半導体基板および当該光電変換領域と同一の導電型でかつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低いポテンシャル調整領域を当該光電変換領域に接して形成することと、前記ポテンシャル調整領域に接するトレンチを前記半導体基板に形成することと、前記トレンチ内にゲート絶縁膜を介して読出ゲートを形成することと、前記半導体基板の表面層に不純物を導入することにより、当該半導体基板の表面層に前記読出ゲートに近接してフローティングディフュージョンを形成することとを含む固体撮像素子の製造方法。前記トレンチは前記半導体基板を貫通して形成される請求項10記載の固体撮像素子の製造方法。前記トレンチを形成した後、前記ゲート絶縁膜および前記読出ゲートを形成する前に、当該トレンチの内壁から前記半導体基板に不純物を導入することにより、当該トレンチの内壁に沿って前記光電変換領域とは逆導電型のピニング領域を形成する請求項10記載の固体撮像素子の製造方法。前記ピニング領域の形成においては、前記ポテンシャル調整領域の一部に当該ピニング領域を重ねる請求項12記載の固体撮像素子の製造方法。半導体基板に形成したトレンチ内にゲート絶縁膜を介して埋め込まれた読出ゲートと、前記半導体基板の内部に設けられた光電変換領域と、前記光電変換領域との間に間隔を保って前記半導体基板の表面層に設けられたフローティングディフュージョンと、前記半導体基板および前記光電変換領域と同一の導電型で、かつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低い不純物領域であって、当該光電変換領域と前記ゲート絶縁膜とに接して配置されたポテンシャル調整領域と、前記光電変換領域に入射光を導く光学系とを備えた電子機器。しかしながら、上述した構成の固体撮像素子では、半導体基板内の比較的浅い位置に配置される光電変換領域の信号電荷を全て読み出すことは可能であっても、深い位置に設けられた光電変換領域の信号電荷を読み出すことは困難である。これは、読出ゲートをオンにした場合に、光電変換領域を構成するn型不純物領域においてゲート絶縁膜に近接する部分に、チャネル部よりもポテンシャルが深い領域が形成され、この深い領域に信号電荷が残されるためである。このような信号電荷の残りは、この固体撮像素子による撮像画像に対して残像を発生させる要因となる。そこで本技術は、半導体基板の深さ位置によらずに光電変換領域の信号電荷を全て読み出すことが可能で、これにより撮像特性の向上が図られた固体撮像素子を提供することを目的とする。また本技術は、このような固体撮像素子の製造方法およびこのような固体撮像素子を備えた電子機器を提供することを目的とする。このような目的を達成するための本技術の固体撮像素子は、半導体基板に形成したトレンチ内にゲート絶縁膜を介して埋め込まれた読出ゲートと、半導体基板の内部に設けられた光電変換領域とを備えている。さらに、光電変換領域との間に間隔を保って、半導体基板の表面層にフローティングディフュージョンが設けられている。そして特に、光電変換領域とゲート絶縁膜とに接して、ポテンシャル調整領域が設けられている。このポテンシャル調整領域は、半導体基板および光電変換領域と同一の導電型で、かつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低い不純物領域である。このような構成の固体撮像素子では、ポテンシャル調整領域を設けない構成と比較して、ゲート絶縁膜に沿ったチャネル形成領域においてのポテンシャルの段差が小さくなる。また例えば、光電変換領域、半導体基板におけるゲート絶縁膜に沿った領域、およびポテンシャル調整領域の全てがn型である場合、ポテンシャル調整領域よりも半導体基板のポテンシャルが浅くなる。このため、光電変換領域に蓄積された信号電荷電子を読出ゲートへの電圧印加によってポテンシャル調整領域に読み出せば、この信号電荷電子は障害なくゲート絶縁膜に沿った半導体基板のチャネル形成領域に読み出される。また本技術は、このような固体撮像素子の製造方法でもあり、次の手順を行う。先ず、半導体基板に不純物を導入する。これにより、半導体基板の内部に光電変換領域を形成する。またこれと共に、半導体基板および光電変換領域と同一の導電型でかつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低いポテンシャル調整領域を、光電変換領域に接して形成する。次に、ポテンシャル調整領域に接するトレンチを半導体基板に形成する。その後、トレンチ内にゲート絶縁膜を介して読出ゲートを形成する。また、半導体基板の表面層に不純物を導入することにより、読出ゲートに近接してフローティングディフュージョンを形成する。また本技術は、このような固体撮像素子を備えた電子機器でもある。以上説明したように本技術によれば、ポテンシャル調整領域によってチャネル形成領域のポテンシャル段差が調整されるため、光電変換領域の信号電荷を半導体基板のチャネル形成領域に障害無く読み出すことが可能になる。この結果、半導体基板の深い位置に光電変換領域を設けた固体撮像素子において、光電変換領域の信号電荷を全て読み出すことが可能で、これにより残像の発生を防止して撮像特性の向上を図ることが可能になる。以下、本技術の実施の形態を、図面に基づいて次に示す順に説明する。1.実施形態の固体撮像素子が設けられる固体撮像装置の概略構成例2.第1実施形態ポテンシャル調整領域を設けた固体撮像素子の例3.第2実施形態ポテンシャル調整領域に重なるピニング領域を設けた固体撮像素子の例4.変形例5.第3実施形態固体撮像素子を用いた電子機器の例尚、各実施形態および変形例において共通の構成要素には同一の符号を付し、重複する説明は省略する。≪1.実施形態の固体撮像素子の概略構成例≫図1に、本技術の固体撮像素子が設けられる固体撮像装置の一例として、MOS型の固体撮像素子を用いた概略構成を示す。この図に示す固体撮像装置1は、支持基板2の一面上に光電変換領域を含む複数の画素3が2次元的に配列された画素領域4を有している。画素領域4に配列された各画素3には、光電変換領域と、フローティングディフュージョンと、読出ゲートと、その他の複数のトランジスタいわゆるMOSトランジスタおよび容量素子等で構成された画素回路とが設けられている。尚、複数の画素3で画素回路の一部を共有している場合もある。以上のような画素領域4の周辺部分には、垂直駆動回路5、カラム信号処理回路6、水平駆動回路7、およびシステム制御回路8などの周辺回路が設けられている。垂直駆動回路5は、例えばシフトレジスタによって構成され、画素駆動線9を選択し、選択された画素駆動線9に画素3を駆動するためのパルスを供給し、画素領域4に配列された画素3を行単位で駆動する。すなわち、垂直駆動回路5は、画素領域4に配列された各画素を行単位で順次垂直方向に選択走査する。そして、画素駆動線9に対して垂直に配線された垂直駆動線10を通して、各画素3において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路6に供給する。カラム信号処理回路6は、画素の例えば列ごとに配置されており、1行分の画素3から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路6は、画素固有の固定パターンノイズを除去するための相関二重サンプリングCDS:CorrelatedDoublesamplingや、信号増幅、アナログ/デジタル変換AD:AnalogDigitalConversion等の信号処理を行う。水平駆動回路7は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路6の各々を順番に選択し、カラム信号処理回路6の各々から画素信号を出力させる。システム制御回路8は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置1の内部情報などのデータを出力する。すなわち、システム制御回路8では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路5、カラム信号処理回路6、および水平駆動回路7などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路5、カラム信号処理回路6、および水平駆動回路7等に入力する。以上のような各周辺回路5~8と、画素領域4に設けられた画素回路とで、各画素を駆動する駆動回路が構成されている。尚、周辺回路5~8は、画素領域4に積層される位置に配置されていても良い。≪2.第1実施形態≫<固体撮像素子の構成>ポテンシャル調整領域を設けた例図2は、第1実施形態の固体撮像素子11の構成を示す図であり、図2Aは固体撮像装置における1画素分の概略平面図であり、図2Bは図2AのA-A断面に相当する概略断面図である。以下、これらの図面に基づいて第1実施形態の固体撮像素子11の構成を説明する。図2に示す第1実施形態の固体撮像素子11は、上述した固体撮像装置の各画素に配置されるものであり、支持基板2の上部に絶縁膜11を介して半導体基板13が配置され、この半導体基板13の内部に複数の光電変換領域15r,15g,15bを備えている。またこの半導体基板13の内部には、光電変換領域15r,15g,15bの脇に2つのトレンチ17r,17gが設けられている。これらのトレンチ17r,17g内には、ゲート絶縁膜19を介して埋め込み型の読出ゲート21r,21gが設けられている。また、半導体基板13の上部には、ゲート絶縁膜19を介して読出ゲート21b平面図参照が設けられている。さらに、半導体基板13の表面層には、各読出ゲート21r,21g,21bに近接して3つのフローティングディフュージョン23が配置されている。そして特に本第1実施形態においては、光電変換領域15rおよび光電変換領域15gと、ゲート絶縁膜19との間に、ポテンシャル調整領域25r,25gが設けられているところが特徴的である。次に、半導体基板13、およびその内部および上部に配置された各構成要素の詳細な構成を説明する。[半導体基板13]半導体基板13は、例えば単結晶シリコンで構成された半導体薄膜である。ここでは、特にn型の単結晶シリコンを用いて半導体基板13を構成することにより、半導体基板13全体をnウェルとして用いている。このような半導体基板13におけるn型の濃度は、やや薄い[n-]である。尚、ここで示すn型の濃度とは、n型の不純物の含有濃度そのものではなく、実質的なn型の濃度であることとする。したがって、n型の不純物の含有濃度が高い領域であっても、その領域においてのp型の不純物の含有濃度が高ければ、実質的なn型濃度は低くなる。これは、以降においても同様であることとする。また本第1実施形態では、半導体基板13において支持基板2と逆側の表面を、光電変換領域15r,15g,15bに対する受光面Aとしている。[光電変換領域15r,15g、15b]光電変換領域15r,15g,15bは、半導体基板13内においてその深さ方向に積層して配置された不純物領域であり、半導体基板13を受光面A側から見た場合の平面形状が例えば四角形である。これらの光電変換領域15r,15g,15bのうち、半導体基板13の最も深い位置であって、支持基板2に最も近い位置に、赤色領域の光を変換する光電変換領域15rが配置されている。また、この上部には、緑色領域の光を変換する光電変換領域15gが配置されている。そして、半導体基板13の最も表面近くには、青色領域の光を変換する光電変換領域15bが配置されている。これらは、支持基板2側から順に、赤色用の光電変換領域15r、緑色用の光電変換領域15g、青色用の光電変換領域15bと、対応する波長の長い順に配置されている。また、最深部に配置された光電変換領域15rは、後で説明するトレンチ17gの下方にまで延設されていても良い。以上のように配置された光電変換領域15r,15g,15bは、半導体基板13と同様のn型の不純物領域であって、n型の濃度が半導体基板13よりも濃い[n]である。このような光電変換領域15r,15g,15bは、電界の影響の無い範囲では半導体基板13よりもポテンシャルが深い。また以上の光電変換領域15r,15g,15bの間、および最上層の光電変換領域15b上には、これらに接する状態でp型領域16が配置されている。これにより、各n型の光電変換領域15r,15g,15bと、これらに接する何れかのp型領域16との間にpn接合を有するフォトダイオードが構成されている。そして、受光面Aから入射する光の光吸収係数の波長依存性に対応した深さに、n型の各光電変換領域15r,15g,15bとp型領域16とのpn接合部が配置された構成となっている。ただし、最上層のp型領域16は、界面準位を抑制するための層として設けられていても良い。これらのp型領域16におけるp型の濃度は濃い[p]である。尚、ここで示すp型の濃度とは、p型の不純物の含有濃度そのものではなく、実質的なp型の濃度であることは、n型の濃度と同様である。[トレンチ17r,17g]トレンチ17r,17gは、光電変換領域15r,15g,15bの脇に、これらに対して間隔を設けてそれぞれ独立して設けられている。例えばこれらのトレンチ17r,17gは、平面形状が四角形の光電変換領域15r,15g,15bを、対角線方向から挟んだ位置に配置されている。これらの2つのトレンチ17r,17gのうち、一方のトレンチ17rは半導体基板13を貫通して設けられており、他方のトレンチ17gは半導体基板13を貫通せずに底部を有する凹部状に形成されている。凹部状のトレンチ17gの深さは、少なくとも緑色用の光電変換領域15gよりも深く、赤色用の光電変換領域15rよりも浅い。これにより、半導体基板13の最深部に設けられた赤色用の光電変換領域15rが、トレンチ17gの下方にまで延設可能となり、光電変換領域15rに蓄積される信号電荷量を大きくできる。[ゲート絶縁膜19]ゲート絶縁膜19は、トレンチ17r,17gの内壁、および半導体基板13の受光面A上を覆って設けられている。このゲート絶縁膜19は、例えばシリコンを熱酸化させた酸化シリコン膜、酸化窒化シリコン膜、高誘電体絶縁膜を用いて構成されている。高誘電体絶縁膜は、酸化ハフニウム、ハフニアシリケート、窒素添加ハフニウムアルミネート、酸化タンタル、二酸化チタン、酸化ジルコニウム、酸化プラセオジム、酸化イットリウム等を用いて構成されている。このような各材料膜は、単層または必要に応じて積層した状態でゲート絶縁膜19として用いられる。[読出ゲート21r,21g]読出ゲート21r,21gは、ゲート絶縁膜19を介してトレンチ17r,17gの内部に埋め込まれた埋め込み電極として設けられており、半導体基板13の受光面Aの上方においてパターニングされている。このような読出ゲート21r,21gは、例えばリンP等の不純物を含有するポリシリコンPhosphorusDopedAmorphousSilicon:PDAS、またはアルミニウム、タングステン、チタン、コバルト、ハフニウム、およびタンタル等の金属材料を用いて構成されている。[読出ゲート21b]読出ゲート21bは、半導体基板13の受光面Aの上方にゲート絶縁膜19を介して設けられている。この読出ゲート21bは、埋め込み電極としての読出ゲート21r,21gとの間に間隔を設けて配置され、最上層の青色用の光電変換領域15bに対して所定の間隔を保ってパターングされている。このような読出ゲート21bは、読出ゲート21r,21gと同一の材料層で構成されていて良い。[フローティングディフュージョン23]フローティングディフュージョン23は、半導体基板13の受光面A側の表面層に設けられた不純物領域であって、光電変換領域15r,15g,15bとの間に、各読出ゲート21r,21g,21bを挟んだ位置に設けられている。このように配置された各フローティングディフュージョン23は、半導体基板13および光電変換領域15r,15g,15bと同様のn型の不純物領域であって、n型の濃度が半導体基板13よりも濃い[n]である。[ポテンシャル調整領域25r,25g]ポテンシャル調整領域25r,25gは、半導体基板13の深い位置に配置された光電変換領域15r,15gと、トレンチ17r,17g側壁を覆うゲート絶縁膜19との間に設けられている。このうち、一方のポテンシャル調整領域25rは、赤色用の光電変換領域15rとトレンチ17rとの間に、これらに接して配置され、光電変換領域15rと同じの深さ領域に設けられている。このポテンシャル調整領域25rは、他の光電変換領域15g,15bおよびフローティングディフュージョン23との間に間隔を有して配置されている。またもう一方のポテンシャル調整領域25gは、緑色用の光電変換領域15gとトレンチ17gとの間に、これらに接して配置され、光電変換領域15gと同じ深さ領域に設けられている。このポテンシャル調整領域25gは、他の光電変換領域15r,15bおよびフローティングディフュージョン23との間に間隔を有して配置されている。以上のように配置されたポテンシャル調整領域25r,25gは、半導体基板13および光電変換領域15r,15g,15bと同様のn型の不純物領域であって、n型の濃度が半導体基板13よりもさらに薄い[n--]である。このようなポテンシャル調整領域25r,25gは、電界の影響の無い範囲で半導体基板13および光電変換領域15r,15g,15bよりもポテンシャルが浅い。<固体撮像素子の駆動>図3は、上記構成の固体撮像素子11の駆動を説明するための図であり、一例として、赤色の光電変換領域15rでの受光期間と読み出し期間のポテンシャルを示している。図3A1および図3A2は、光電変換領域15rの深さ位置におけるポテンシャルである。一方、図3B1および図3B2は、ゲート絶縁膜19に沿ったチャネル形成領域のポテンシャルである。また、図3A1,図3B1は受光期間ゲート電圧OFF、図3A2,図3B2は読出期間ゲート電圧ONに対応している。以下、これらの図と共に、先の図2を参照して第1実施形態の固体撮像素子11の駆動を説明する。先ず受光期間においては、読出ゲート21rに印加するゲート電圧をOFFとする。このため図3A1に示すように、光電変換領域15rの深さ位置では、n型の濃度が濃い[n]である光電変換領域15rのポテンシャルは、濃度[n--]であるポテンシャル調整領域25rのポテンシャルよりも深く維持される。これにより光電変換によって発生した信号電荷eは、光電変換領域15rに蓄積される。一方、図3B1に示すように、ゲート絶縁膜19に沿ったチャネル形成領域では、n型の濃度が極めて薄い[n--]であるポテンシャル調整領域25rのポテンシャルは、n型の濃度がやや薄い[n-]である半導体基板13のポテンシャルよりも浅く維持される。次に、読出期間においては、読出ゲート21rに印加するプラスのゲート電圧をONとする。この際、ゲート絶縁膜19に接して配置されたポテンシャル調整領域25rは、光電変換領域15rよりもゲート電圧による電界の影響を強く受ける。そこで、図3A2に示すように、ポテンシャル調整領域25rのポテンシャルが、光電変換領域15rのポテンシャルよりも深くなるようにゲート電圧を設定する。これにより、光電変換領域15rの信号電荷eをポテンシャル調整領域25rに読み出す。一方、図3B2に示すように、ゲート絶縁膜19に沿って配置されたポテンシャル調整領域25rおよび半導体基板13は、読出ゲート21rに印加するゲート電圧の影響を同様の強さで受ける。このためポテンシャル調整領域25rと半導体基板13との間のポテンシャルの深さ関係は、受光期間と同様に維持された状態で、全体的に深くなる。したがって、ポテンシャル調整領域25rに読み出した信号電荷eは、さらにポテンシャルが深い半導体基板13に読み出される。この際、読出ゲート21rに近接して配置されたフローティングディフュージョン23には、半導体基板13よりもポテンシャルが深くなるようにドレイン電圧を印加する。これにより、光電変換領域15rの信号電荷eをフローティングディフュージョン23に読み出す。以上のような駆動については、緑色の光電変換領域15gの駆動にも同様に適用される。また、青色の光電変換領域15bの駆動は、通常の表面チャネル型の読出ゲートを用いた場合と同様に行えば良い。<固体撮像素子の製造方法>図4、図5は、上記構成の固体撮像素子11の製造手順を説明するための断面工程図である。以下、これらの図面に基づいて第1実施形態の固体撮像素子11の製造手順を説明する。[図4A]先ず図4Aに示すように、支持基板2の上部に、絶縁膜11を介して設けられた薄膜状の半導体基板13を用意する。この半導体基板13は、n型の単結晶シリコンで構成され、n型の濃度はやや薄い[n-]であることとする。[図4B]次に図4Bに示すように、半導体基板13に各導電型の不純物を導入することにより、n型の濃度がやや薄い[n-]の半導体基板13の内部に、各光電変換領域15r,15g,15b、p型領域16、および各ポテンシャル調整領域25r,25gを形成する。この際、各光電変換領域15r,15g,15bの形成においては、半導体基板13の各深さ領域に、さらにn型の不純物を導入する。これにより、n型の濃度が濃い[n]の各光電変換領域15r,15g,15bを形成する。また、各ポテンシャル調整領域25r,25gの形成においては、半導体基板13の各深さ領域に、p型の不純物を導入する。これによりn型の濃度が実質的に薄い[n--]の各ポテンシャル調整領域25r,25gを、光電変換領域15r,15gに接する状態で形成する。さらに、各p型領域16の形成においては、半導体基板13の各深さ領域に、導電型が反転して濃い[p]となる量のp型の不純物を導入する。これにより、各p型領域16を形成する。以上のような半導体基板13内への各不純物の導入は、マスクによってエリアを制限すると共に、注入エネルギーによって深さをそれぞれ調整した各不純物のイオン注入と、その後の活性化熱処理とによって行う。尚、イオン注入は、所定の順に行えば良く、また活性化熱処理は全てのイオン注入が終了した後に行って良い。[図4C]その後、図4Cに示すように、半導体基板13にトレンチ17r,17gを形成する。この際、ここでの図示を省略したレジストパターンをマスクに用いたエッチングにより、ポテンシャル調整領域25rに接するトレンチ17rを、半導体基板13を貫通する状態で形成する。また、別のレジストパターンをマスクに用いたエッチングにより、ポテンシャル調整領域25gに接すると共に、光電変換領域15rに達しない深さのトレンチ17gを半導体基板13に形成する。[図5A]次に図5Aに示すように、トレンチ17r,17gの内壁、および半導体基板13上を覆う状態で、ゲート絶縁膜19を成膜する。ゲート絶縁膜19の成膜は、ゲート絶縁膜19を構成する材料によって適宜選択された方法によって行う。例えば、半導体基板13の熱酸化または熱窒化によって酸化シリコン膜や酸化窒化シリコン膜が成膜され、また原子層蒸着法によって酸化ハフニウム膜などが成膜される。その後、トレンチ17r,17gを埋め込む状態で、ゲート絶縁膜19上に導電性材料膜21を成膜する。導電性材料膜21の成膜は、導電性材料膜21を構成する材料によって適宜選択された方法によって行う。例えば、リンP等の不純物を含有するポリシリコン膜であれば、化学的気相成長法によって成膜され、アルミニウム、タングステン、チタン、コバルト、ハフニウム、およびタンタル等の金属材料膜であれば、スパッタ法によって成膜される。[図5B]次いで図5Bに示すように、導電性材料膜21をパターンエッチングする。これにより、トレンチ17r内に埋め込まれた読出ゲート21rと、トレンチ17g内に埋め込まれた読出ゲート21gと、ここでの図示を省略した半導体基板13の受光面A上の読出ゲート21bを形成する。この際、ここでの図示を省略したレジストパターンをマスクに用いて導電性材料膜21をエッチングすれば良い。その後は、必要に応じてゲート絶縁膜19と半導体基板13との間の界面準位を終端するため、塩素雰囲気中でのアニール処理を施す。[図5C]その後図5Cに示すように、読出ゲート21r,21g,21bの側壁に絶縁性のサイドウォール22を形成する。このサイドウォール22は、酸化シリコン膜や窒化シリコン膜などの絶縁膜の成膜と、その後の絶縁膜のエッチバックによって形成される。しかる後、半導体基板13の受光面A側の表面層で、各光電変換領域15r,15g,15bとの間に読出ゲート21r,21g,21bを挟む位置に、フローティングディフュージョン23を形成する。この際、ここでの図示を省略したレジストパターンとサイドウォール22とをマスクにして半導体基板13の表面層に不純物を導入することにより、n型の濃度が濃い[n]のフローティングディフュージョン23をサイドウォール22の脇にセルフアラインで形成する。以上により先に図2を用いて説明した構成の固体撮像素子11が得られる。<第1実施形態の効果>以上説明した第1実施形態の固体撮像素子11は、光電変換領域15r,15gおよび半導体基板13よりも、n型の濃度が薄い[n]のポテンシャル調整領域25r,25gを、光電変換領域15r,15gとゲート絶縁膜19との間に設けた構成である。これにより、ゲート絶縁膜19に沿ったチャネル形成領域のポテンシャルを、ポテンシャル調整領域25r,25gよりも半導体基板13で深くすることができ、ポテンシャル調整領域25r,25gの信号電荷電子を、障害なく半導体基板13に読み出すことが可能になる。この結果、半導体基板13の深い位置に光電変換領域15r,15gを設けた固体撮像素子11において、光電変換領域15r,15gの信号電荷を全て読み出すことが可能になり、これにより残像を防止して撮像特性の向上を図ることが可能になる。ここで比較として、図6にはポテンシャル調整領域の無い構成の固体撮像素子の断面図を示す。また図7には、図6に示した固体撮像素子の駆動を説明するための図を示す。ポテンシャル調整領域を設けていない固体撮像素子では、受光期間においては、図7A1および図7B1に示すように、n型の濃度が濃い[n]である光電変換領域15rのポテンシャルは、濃度[n-]である半導体基板13のポテンシャルよりも深く維持される。これにより光電変換によって発生した信号電荷eは、光電変換領域15rに蓄積される。また読出期間においては読出ゲート21rに印加するゲート電圧をONとすることで、図7A2に示すように、光電変換領域15rにおけるゲート絶縁膜19側のポテンシャルが深くなる。これにより、光電変換領域15rの信号電荷eは、ゲート絶縁膜19側に読み出される。しかしながら、図7B2に示すように、ゲート絶縁膜19に沿ったチャネル形成領域においては、光電変換領域15rと半導体基板13との間のポテンシャルの深さ関係は、受光期間と同様に維持された状態で、全体的に深くなる。このため、光電変換領域15rは、半導体基板13よりもポテンシャルが深いままであり、光電変換領域15rに信号電荷eが残留してしまうのである。≪3.第2実施形態≫<固体撮像素子の構成>ポテンシャル調整領域に重なるピニング領域を設けた例図8は、第2実施形態の固体撮像素子12の構成を示す図である。図8Aは固体撮像装置における1画素分の概略平面図であり、図8Bは図8AのA-A断面に相当する概略断面図である。これらの図に示す第2実施形態の固体撮像素子12が、第1実施形態と異なるところは、トレンチ17r,17gの内壁層にピニング領域31を設けたところにあり、他の構成は第1実施形態と同様である。すなわちピニング領域31は、半導体基板13の内部において、トレンチ17r,17gの内壁に沿って設けられた不純物領域であり、界面準位を抑制するための層として設けられていている。このようなピニング領域31は、半導体基板13と逆導電型のp型の不純物領域として構成されている。これらのピニング領域31におけるp型の濃度は濃い[p]である。以上のような各ピニング領域31は、ポテンシャル調整領域25r,25gと同一の高さにおいては、一部がポテンシャル調整領域25r,25gと重なる重複領域31’となっている。このような重複領域31’は、n型の濃度が[n--]であるポテンシャル調整領域25r,25gを構成する不純物と、p型の濃度が[p]であるピニング領域31を構成する不純物とを含んでいる。したがって、重複領域31’におけるp型の濃度はやや薄い[p-]であり、ピニング領域31のp型の濃度よりも薄くなる。ここで、ポテンシャル調整領域25r,25gは、図示したようにゲート絶縁膜19側の一部のみがピニング領域31と重なって配置されていても良く、全てがピニング領域31と重なって配置されていても良い。<固体撮像素子の駆動>図9は、上記構成の固体撮像素子12の駆動を説明するための図であり、一例として、赤色の光電変換領域15rでの受光期間と読み出し期間のポテンシャルを示している。図9A1および図9A2は、光電変換領域15rの深さ位置におけるポテンシャルである。一方、図9B1および図9B2は、ゲート絶縁膜19に沿ったチャネル形成領域のポテンシャルである。また、図9A1,図9B1は受光期間ゲート電圧OFF、図9A2,図9B2は読出期間ゲート電圧ONに対応している。以下、これらの図と共に、先の図8を参照して第2実施形態の固体撮像素子12の駆動を説明する。先ず受光期間においては、読出ゲート21rに印加するゲート電圧をOFFとする。このため図9A1に示すように、光電変換領域15rの深さ位置におけるポテンシャルは、n型の濃度が濃い[n]である光電変換領域15r、濃度[n--]であるポテンシャル調整領域25r、p型の濃度がやや薄い[p]である重複領域31’の順に浅くなる。これにより、光電変換によって発生した信号電荷eは、光電変換領域15rに蓄積される。一方、図9B1に示すように、ゲート絶縁膜19に沿ったチャネル形成領域のポテンシャルは、p型の濃度がやや薄い[p]である重複領域31’、p型の濃度が濃い[p]であるピニング領域31の順に浅くなる。この段差は、p型の濃度差に追従する。ここで、重複領域31’は、p型の濃度が濃い[p]であるピニング領域31と、n型の濃度が極めて薄い濃度[n--]であるポテンシャル調整領域25rとを重ねた領域である。このため、重複領域31’のp型濃度は、ピニング領域31のp型濃度との差が小さく、段差はそれほど大きくない。次に、読出期間においては、読出ゲート21rに印加するプラスのゲート電圧をONとする。この際、読出ゲート21r側に配置されたポテンシャル調整領域25rおよび重複領域31’は、光電変換領域15rよりもゲート電圧による電界の影響を強く受けることになる。そこで、図9A2に示すように、ポテンシャル調整領域25rおよび重複領域31’のポテンシャルが、光電変換領域15rよりも深くなるようにゲート電圧を設定する。これにより、光電変換領域15rの信号電荷eをポテンシャル調整領域25rおよび重複領域31’に読み出す。一方、図9B2に示すように、ゲート絶縁膜19に沿って配置された重複領域31’およびピニング領域31は、読出ゲート21rに印加するゲート電圧の影響を同様の強さで受ける。このため、重複領域31’とピニング領域31との間のポテンシャルの深さ関係は、受光期間と同様に維持された状態で、全体的に深くなる。したがって、重複領域31’に読み出した信号電荷eは、p型の濃度がやや薄い[p]である重複領域31’から、p型の濃度が濃い[p]であるピニング領域31の小さな段差を乗り越えて、ピニング領域31に読み出される。この際、読出ゲート21rに近接して配置されたフローティングディフュージョン23には、半導体基板13よりもポテンシャルが深くなるようにドレイン電圧を印加する。これにより、光電変換領域15rの信号電荷eをフローティングディフュージョン23に読み出す。以上のような駆動については、緑色の光電変換領域15gの駆動にも同様に適用される。また、青色の光電変換領域15bの駆動は、通常の表面チャネル型の読出ゲートを用いた場合と同様に行えば良い。<固体撮像素子の製造方法>図10、図11は、上記構成の固体撮像素子12の製造手順を説明するための断面工程図である。以下、これらの図面に基づいて第2実施形態の固体撮像素子12の製造手順を説明する。[図10A]先ず図10Aに示すように、半導体基板13に、各光電変換領域15r,15g,15b、p型領域16、および各ポテンシャル調整領域25r,25gを形成し、さらにトレンチ17r,17gを形成するまでを、第1実施形態と同様に行う。[図10B]次に図10Bに示すように、トレンチ17r,17gの内壁から、n型の濃度がやや薄い[n-]の半導体基板13にp型の不純物を導入することにより、トレンチ17r,17gの内壁にp型の濃度がやや濃い[p]のピニング領域31を形成する。またこれにより、トレンチ17r,17gの内壁に露出している各ポテンシャル調整領域25r,25gにもp型の不純物が導入され、この部分にp型の濃度がやや薄い[p-]の重複領域31’を形成する。以上のようなp型の不純物の導入は、マスクによってエリアを制限すると共に、注入エネルギーによって深さをそれぞれ調整した各不純物の斜めイオン注入と、その後の活性化熱処理とによって行う。この際、イオン注入エネルギーを調整することにより、各ポテンシャル調整領域25r,25gに対するピニング領域31の重なりを調整し、ポテンシャル調整領域25r,25gの一部または全部にピニング領域31が重なるようにする。ピニング領域31は、ポテンシャル調整領域25r,25gを越えた範囲にまで形成されることのないように、イオン注入エネルギーが調整される。以上の後には、第1実施形態において図5A~図5Cを用いて説明した手順と同様の手順を行う。[図10C]すなわち先ず10Cに示すように、トレンチ17r,17gの内壁および半導体基板13上を覆う状態で、ゲート絶縁膜19を成膜する。次にトレンチ17r,17gを埋め込む状態で、ゲート絶縁膜19上に導電性材料膜21を成膜する。[図11A]次いで図11Aに示すように、導電性材料膜21をパターンエッチングすることにより、トレンチ17r内に読出ゲート21rを形成し、トレンチ17g内に読出ゲート21gを形成し、さらに受光面A上にここでの図示を省略した読出ゲート21bを形成する。[図11B]その後図11Bに示すように、読出ゲート21r,21g,21bの側壁に絶縁性のサイドウォール22を形成し、次いで半導体基板13の受光面A側の表面層にn型の濃度が濃い[n]のフローティングディフュージョン23を形成する。以上により先に図8を用いて説明した構成の固体撮像素子12が得られる。<第2実施形態の効果>以上説明した第2実施形態の固体撮像素子12は、第1実施形態の構成に対して、さらに読出ゲート21r,21gが内設されたトレンチ17r,17gの内壁にp型のピニング領域31を設けた構成である。これにより、次に説明するように、光電変換領域15r,15gよりもn型の濃度が極めて薄い[n--のポテンシャル調整領域25r,25gを設けない場合と比較して、ゲート絶縁膜19に沿ったチャネル形成領域のポテンシャル段差を低くすることができる。したがって、光電変換領域15r,15gからポテンシャル調整領域25r,25gを経由してさらに重複領域31’に読み出した信号電荷電子を、さらに重複領域31’からピニング領域31に向かって容易に読み出すことが可能になる。この結果、半導体基板13の深い位置に光電変換領域15r,15gを設けた固体撮像素子12において、光電変換領域15r,15gの信号電荷を全て読み出すことが可能で、これにより撮像特性の向上を図ることが可能になる。ここで比較として図12には、ポテンシャル調整領域の無い構成の固体撮像素子の断面図を示す。また図13には、図12に示した固体撮像素子の駆動を説明するための図を示す。ポテンシャル調整領域を設けていない固体撮像素子では、n型の濃度が濃い[n]である光電変換領域15r,15gと、p型の濃度が濃い[p]であるピニング領域31とが重なる重複領域31は、p型の濃度が極めて薄い[p--]となる。このような固体撮像素子の受光期間においては、図13A1に示すように、n型の濃度が濃い[n]である光電変換領域15rのポテンシャルは、p型の濃度が極めて薄い[p]である重複領域31のポテンシャルよりも深く維持される。これにより光電変換によって発生した信号電荷eは、光電変換領域15rに蓄積される。一方、図13B1に示すように、p型の濃度が濃い[p]であるピニング領域31のポテンシャルは、p型の濃度が極めて薄い[p]である重複領域31のポテンシャルよりも浅い。ここで、重複領域31は、p型の濃度が濃い[p]であるピニング領域31と、n型の濃度が高い[n]である光電変換領域15rとを重ねた領域である。このため、重複領域31のp型濃度は、ピニング領域31のp型濃度との差が大きく、ポテンシャルの段差は図8および図9を用いて説明した第2実施形態の固体撮像素子よりも大きい。次に読出期間においては、読出ゲート21rに印加するゲート電圧をONとすることで、図13A2に示すように、[n]である光電変換領域15rよりも[p]である重複領域31のポテンシャルが深くなるようにする。これにより、光電変換領域15rの信号電荷eは、ゲート絶縁膜19側に読み出される。しかしながら、図13B2に示すように、ゲート絶縁膜19に接する部分においては、重複領域31とピニング領域31との間のポテンシャルの深さ関係は、受光期間と同様に維持された状態で、全体的に深くなる。このため、[p]であるピニング領域31のポテンシャルは、[p]である重複領域31のポテンシャルよりも浅く、大きな段差が残される。したがって、重複領域31に信号電荷eが残留してしまうのである。≪4.変形例≫図14には、本技術の固体撮像素子の変形例1~3の断面図を示す。以下、これらの図に基づいて、固体撮像素子の各変形例を説明する。尚、図14A~14Cにおいては、第1実施形態の固体撮像素子11に対して各変形例を適用した構成を図示しているが、各変形例は第2実施形態の固体撮像素子12に対しても同様に適用することが可能である。[変形例1]図14Aには固体撮像素子の変形例1として、緑色用の光電変換領域15gからの信号電荷を読み出すための読出ゲート21g’も、貫通させたトレンチ17g’内に設けた固体撮像素子1aの構成を示す。半導体基板13には、光電変換領域15r,15g,15bを挟んだ位置に、貫通形状のトレンチ17r,17g’が設けられている。この構成によれば、光電変換領域15r,15g,15bに対する貫通形状のトレンチ17r,17g’の深さが安定するため、ばらつきのない撮像特性を得ることが可能になる。[変形例2]図14Bには固体撮像素子の変形例2として、赤色用の光電変換領域15rからの信号電荷を読み出すための読出ゲート21rも、半導体基板13を貫通しないトレンチ17r’とした固体撮像素子1bの構成を示す。この場合、トレンチ17r’は、赤色の光電変換領域15rよりも深く形成されれば良い。[変形例3]図14Cには固体撮像素子の変形例3として、フローティングディフュージョン23から最も遠く半導体基板13の最も深い位置配置された赤色用の光電変換領域15rのみに、ポテンシャル調整領域25rを設けた固体撮像素子1cの構成を示す。この場合、緑色の光電変換領域15gは、トレンチ17gの内壁を覆うゲート絶縁膜19に接して設けられたものとする。このような構成であっても、フローティングディフュージョン23から最も遠く半導体基板13の最も深い位置に配置されたことにより、最も信号電荷を読み出し難い赤色用の光電変換領域15rから、全ての信号電荷を読み出すことが可能になる。尚、この構成の場合、緑色の光電変換領域15gからは、読出ゲート21gに印加するゲート電圧を調整することにより、全ての信号を読み出すようにする。尚、この変形例3は、変形例1または変形例2と組み合わせることもできる。以上説明した実施形態および変形例では、半導体基板13の受光面A側に読出ゲート21r,21g,21bやフローティングディフュージョン23を設けた構成の固体撮像素子に本技術を適用した構成を説明した。しかしながら本技術は、半導体基板13において受光面Aとは逆の表面側に読出ゲート21r,21g,21bやフローティングディフュージョン23を設けた、いわゆる裏面照射型の固体撮像素子にも同様に適用できる。この場合、フローティングディフュージョン23と離れた深さ位置に配置された光電変換領域に接するように、ポテンシャル調整領域を設ければ良い。また以上説明した実施形態および変形例では、半導体基板13、光電変換領域15r,15g,15b、およびフローティングディフュージョン23の導電型がn型である構成の固体撮像素子に本技術を適用した構成を説明した。しかしながら本技術は、これとは逆の導電型の固体撮像素子にも同様に適用可能である。この場合、実施形態および変形例で説明したn型をp型に、p型をn型に読み替え、さらにポテンシャルの深さについての浅いを深いに、深いを浅いに読み替えれば良い。≪5.第3実施形態≫固体撮像素子を用いた電子機器の例上述の実施形態で説明した本技術に係る固体撮像素子は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器などの電子機器用の固体撮像装置に設けることができる。図15は、本技術に係る電子機器の一例として、固体撮像素子を用いたカメラの構成図を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。このカメラ91は、固体撮像装置1と、固体撮像装置1の受光センサ部に入射光を導く光学系93と、シャッタ装置94と、固体撮像装置1を駆動する駆動回路95と、固体撮像装置1の出力信号を処理する信号処理回路96とを有する。固体撮像装置1は、上述した実施形態および変形例で説明した構成の固体撮像素子を用いて構成された画素を有するものである。光学系光学レンズ93は、被写体からの像光入射光を固体撮像装置1の撮像面上に結像させる。この撮像面には、複数の画素が配列され、この画素を構成する固体撮像素子の光電変換領域に対して、光学系93からの入射光が導かれる。これにより、固体撮像装置1の光電変換領域内に、一定期間信号電荷が蓄積される。このような光学系93は、複数の光学レンズから構成された光学レンズ系としても良い。シャッタ装置94は、固体撮像装置1への光照射期間及び遮光期間を制御する。駆動回路95は、固体撮像装置1及びシャッタ装置94に駆動信号を供給し、供給した駆動信号タイミング信号により、固体撮像装置1の信号処理回路96への信号出力動作の制御、およびシャッタ装置94のシャッタ動作を制御する。すなわち、駆動回路95は、駆動信号タイミング信号の供給により、固体撮像装置1から信号処理回路96への信号転送動作を行う。信号処理回路96は、固体撮像装置1から転送された信号に対して、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。以上説明した本実施形態に係る電子機器によれば、上述した実施形態や変形例で示した撮像特性の良好な固体撮像素子を備えたことにより、撮像機能を有する電子機器における高精彩な撮像を達成することが可能になる。尚、本技術は以下のような構成も取ることができる。1半導体基板に形成したトレンチ内にゲート絶縁膜を介して埋め込まれた読出ゲートと、前記半導体基板の内部に設けられた光電変換領域と、前記光電変換領域との間に間隔を保って前記半導体基板の表面層に設けられたフローティングディフュージョンと、前記半導体基板および前記光電変換領域と同一の導電型で、かつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低い不純物領域であって、当該光電変換領域と前記ゲート絶縁膜とに接して配置されたポテンシャル調整領域とを備えた固体撮像素子。2前記ポテンシャル調整領域は、前記光電変換領域と同じ深さ位置に設けられている1記載の固体撮像素子。3前記半導体基板の内部には、複数の前記光電変換領域が深さ方向に積層して配置され、前記ポテンシャル調整領域は、複数の前記光電変換領域のうち前記フローティングディフュージョンから最も遠く位置する光電変換領域に接して設けられている1または2記載の固体撮像素子。4複数の前記光電変換領域のうち前記ポテンシャル調整領域が接して設けられた光電変換領域は、赤色光に対する光電変換領域である3記載の固体撮像素子。5前記読出ゲートは、前記半導体基板に貫通して設けられたトレンチ内に配置されている1~4の何れかに記載の固体撮像素子。6前記半導体基板において前記光電変換領域に対する受光面側に、前記フローティングディフュージョンが配置されている1~5の何れかに記載の固体撮像素子。7前記半導体基板は、前記光電変換領域および前記フローティングディフュージョンと同一の導電型で構成されている1~6の何れかに記載の固体撮像素子。8前記半導体基板の内部には、前記トレンチの側壁に沿って前記光電変換領域とは逆導電型のピニング領域が設けられ、前記ポテンシャル調整領域と前記ピニング領域とが重なる重複領域は、当該ポテンシャル調整領域を構成する不純物と当該ピニング領域を構成する不純物とを合わせて含む1~7の何れかに記載の固体撮像素子。9前記ポテンシャル調整領域の一部が、前記ピニング領域と重なって配置された8記載の固体撮像素子。10半導体基板に不純物を導入することにより、当該半導体基板の内部に光電変換領域を形成すると共に、当該半導体基板および当該光電変換領域と同一の導電型でかつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低いポテンシャル調整領域を当該光電変換領域に接して形成することと、前記ポテンシャル調整領域に接するトレンチを前記半導体基板に形成することと、前記トレンチ内にゲート絶縁膜を介して読出ゲートを形成することと、前記半導体基板の表面層に不純物を導入することにより、当該半導体基板の表面層に前記読出ゲートに近接してフローティングディフュージョンを形成することとを含む固体撮像素子の製造方法。11前記トレンチは前記半導体基板を貫通して形成される10記載の固体撮像素子の製造方法。12前記トレンチを形成した後、前記ゲート絶縁膜および前記読出ゲートを形成する前に、当該トレンチの内壁から前記半導体基板に不純物を導入することにより、当該トレンチの内壁に沿って前記光電変換領域とは逆導電型のピニング領域を形成する10または11記載の固体撮像素子の製造方法。13前記ピニング領域の形成においては、前記ポテンシャル調整領域の一部に当該ピニング領域を重ねる12記載の固体撮像素子の製造方法。14半導体基板に形成したトレンチ内にゲート絶縁膜を介して埋め込まれた読出ゲートと、前記半導体基板の内部に設けられた光電変換領域と、前記光電変換領域との間に間隔を保って前記半導体基板の表面層に設けられたフローティングディフュージョンと、前記半導体基板および前記光電変換領域と同一の導電型で、かつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低い不純物領域であって、当該光電変換領域と前記ゲート絶縁膜とに接して配置されたポテンシャル調整領域と、前記光電変換領域に入射光を導く光学系とを備えた電子機器。"