"直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに間歇的に電流を流す駆動用スイッチング素子と、半導体チップ上に半導体集積回路として構成され、前記電圧入力端子に入力される電圧および出力側からのフィードバック電圧に応じて駆動パルスを生成して前記駆動用スイッチング素子をオン、オフ制御する制御回路と、を備え、入力電圧と異なる電位の電圧を出力するスイッチング電源装置であって、前記制御回路は、前記駆動用スイッチング素子と前記インダクタとの接続ノードの電位を平滑して前記出力電圧に対応した模擬電圧を生成し出力する模擬電圧生成回路と、前記入力電圧および前記模擬電圧に対応した時間を計時する計時手段と、前記フィードバック電圧と所定の電圧とを比較する電圧比較回路と、前記計時手段の出力と前記電圧比較回路の出力に基づいて前記計時手段の計時時間に相当するパルス幅を有する制御パルスを生成する制御パルス生成回路と、を備え、前記入力電圧および前記模擬電圧が変化した場合に前記制御パルスのパルス幅を変化させ、該制御パルスに応じた駆動パルスを出力してスイッチング周期を一定に維持するように構成されていることを特徴とするスイッチング電源装置。前記模擬電圧生成回路は、前記駆動用スイッチング素子と前記インダクタとの接続ノードの電位を分圧する分圧回路と、該分圧回路により分圧された電位を平滑するフィルタ回路とを備えることを特徴とする請求項1に記載のスイッチング電源装置。前記計時手段は、前記入力電圧に対応した傾きを有する波形信号を生成する波形生成回路と、該波形生成回路で生成された波形信号と前記模擬電圧とを比較する電圧比較回路とを備え、前記フィルタ回路は、前記波形生成回路で生成された波形信号の振幅の100分の1以下の振幅を有する模擬電圧を生成可能な時定数となるように設定されていることを特徴とする請求項2に記載のスイッチング電源装置。前記制御回路はソフトスタート機能を備え、前記フィルタ回路の時定数は、起動時における前記模擬電圧の立ち上がり時間が前記出力電圧の立ち上がり時間よりも短くなるように設定されていることを特徴とする請求項3に記載のスイッチング電源装置。前記駆動用スイッチング素子はNチャネル型MOSトランジスタで構成され、前記制御回路は、前記MOSトランジスタのソース端子および前記インダクタが接続される外部端子を備えていることを特徴とする請求項1~4のいずれか一項に記載のスイッチング電源装置。しかしながら、アダプティブオンタイム機能を設けたリップル制御方式のDC-DCコンバータにあっては、出力電圧を監視するため制御回路に出力電圧を印加する端子を設ける必要がある。そのため、スイッチング制御回路をIC半導体集積回路化する場合に、外部端子数ピン数が多くなり、コストアップを招く。また、ICの外部端子数の制約から、アダプティブオンタイム機能を搭載することができない場合が出てくるという課題がある。本発明は上記のような課題に着目してなされたもので、その目的とするところは、リップル制御方式のスイッチング電源装置において、外部端子数を増加させることなく制御回路ICにアダプティブオンタイム機能を搭載することができる技術を提供することにある。本発明は、上記目的を達成するため、直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに間歇的に電流を流す駆動用スイッチング素子と、半導体チップ上に半導体集積回路として構成され、前記電圧入力端子に入力される電圧および出力側からのフィードバック電圧に応じて駆動パルスを生成して前記駆動用スイッチング素子をオン、オフ制御する制御回路と、を備え、入力電圧と異なる電位の電圧を出力するスイッチング電源装置であって、前記制御回路は、前記駆動用スイッチング素子と前記インダクタとの接続ノードの電位を平滑して前記出力電圧に対応した模擬電圧を生成し出力する模擬電圧生成回路と、前記入力電圧および前記模擬電圧に対応した時間を計時する計時手段と、前記フィードバック電圧と所定の電圧とを比較する電圧比較回路と、前記計時手段の出力と前記電圧比較回路の出力に基づいて前記計時手段の計時時間に相当するパルス幅を有する制御パルスを生成する制御パルス生成回路と、を備え、前記入力電圧および前記模擬電圧が変化した場合に前記制御パルスのパルス幅を変化させ、該制御パルスに応じた駆動パルスを出力してスイッチング周期を一定に維持するように構成した。上記のような手段によれば、半導体集積回路化された制御回路は、駆動用スイッチング素子とインダクタとの接続ノードの電位を平滑して出力電圧に対応した模擬電圧を生成し出力する模擬電圧生成回路を備え、制御パルスのパルス幅を規定する計時手段としてのタイマは入力電圧および模擬電圧に対応した時間を計時するため、タイマとしての計時手段に出力電圧を入力する専用の端子が不要となり、外部端子数を増加させることなく制御回路ICにアダプティブオンタイム機能を搭載することができる。ここで、望ましくは、前記模擬電圧生成回路は、前記駆動用スイッチング素子と前記インダクタとの接続ノードの電位を分圧する分圧回路と、該分圧回路により分圧された電位を平滑するフィルタ回路とを備えるように構成する。模擬電圧生成回路は、駆動用スイッチング素子とインダクタとの接続ノードの電位を分圧する分圧回路を備えるため、フィルタ回路を構成する容量素子として、耐圧は低いが単位面積当たりの容量値の大きな素子を使用することができ、これにより回路の占有面積を低減することができる。また、望ましくは、前記計時手段は、前記入力電圧に対応した傾きを有する波形信号を生成する波形生成回路と、該波形生成回路で生成された波形信号と前記模擬電圧とを比較する電圧比較回路とを備え、前記フィルタ回路は、前記波形生成回路で生成された波形信号の振幅の100分の1以下の振幅を有する模擬電圧を生成可能な時定数となるように設定する。これにより、負荷が変化しない場合にはスイッチング周波数を一定に維持することができる。さらに、望ましくは、前記制御回路はソフトスタート機能を備え、前記フィルタ回路の時定数は、起動時における前記模擬電圧の立ち上がり時間が前記出力電圧の立ち上がり時間よりも短くなるように設定されているように構成する。これにより、起動時にアダプティブオンタイム機能が正常に機能しなくなるのを回避することができる。さらに、望ましくは、前記駆動用スイッチング素子はNチャネル型MOSトランジスタで構成され、前記制御回路は、前記MOSトランジスタのソース端子および前記インダクタが接続される外部端子を備えるように構成する。これにより、駆動用スイッチング素子が外付けのNチャネル型MOSトランジスタまたはオンチップのNチャネル型MOSトランジスタのいずれで構成されている場合にも、外部端子数を増加させることなくアダプティブオンタイム機能を半導体集積回路化された制御回路に搭載することができる。本発明に従うと、リップル制御方式のスイッチング電源装置において、外部端子数を増加させることなく制御回路ICにアダプティブオンタイム機能を搭載することができるという効果がある。以下、本発明の好適な実施の形態を図面に基づいて説明する。図1は、本発明を適用したスイッチングレギュレータ方式のDC-DCコンバータの一実施形態を示す。この実施形態のDC-DCコンバータは、インダクタとしてのコイルL1、直流入力電圧Vinが印加される電圧入力端子INと上記コイルL1の一方の端子との間に接続されコイルL1に向かって駆動電流を流し込むハイ側の駆動用スイッチング素子SW1、コイルL1の一方の端子と接地点の間に接続されたロウ側の整流用スイッチング素子SW2を備える。駆動用スイッチング素子SW1および整流用スイッチング素子SW2は、例えばNチャネルMOSFET絶縁ゲート型電界効果トランジスタから構成することができる。また、本実施形態のDC-DCコンバータは、上記スイッチング素子SW1,SW2をオン、オフ駆動するスイッチング制御回路20、上記コイルL1の他方の端子出力端子OUTと接地点との間に接続された平滑用コンデンサC1を備える。ここで、特に限定されるものではないが、DC-DCコンバータを構成する回路および素子のうち、スイッチング制御回路20は半導体チップ上に形成して半導体集積回路電源制御用ICとして構成し、スイッチング素子SW1,SW2およびコイルL1とコンデンサC1は、このICに設けられている外部端子に、外付け素子として接続するように構成することができる。この実施形態のDC-DCコンバータにおいては、スイッチング素子SW1とSW2を相補的にオン、オフさせるような駆動パルスGP1,GP2がスイッチング制御回路20により生成されるようになっており、定常状態では、駆動用スイッチング素子SW1がオンされるとコイルL1に直流入力電圧Vinが印加されて出力端子OUTへ向かう電流が流されて平滑用コンデンサC1が充電される。また、駆動用スイッチング素子SW1がオフされると代わって整流用スイッチング素子SW2がオンされ、このオンされた整流用スイッチング素子SW2を通してコイルL1に電流が流される。そして、スイッチング素子SW1の制御端子ゲート端子に入力される駆動パルスGP1のパルス幅または周波数を、出力のリップルに応じて制御することで、直流入力電圧Vinを降圧した所定電位の直流出力電圧Voutが発生される。本実施形態におけるスイッチング制御回路20は、駆動用スイッチング素子SW1のソース端子およびコイルL1の一方の端子が接続されるノードN1が、ICの外部端子SWとして形成されており、IC内部には、該ノードN1に接続され該ノードの電位VLを平滑して模擬的に出力電圧に相当する電圧Vemuを生成するローパスフィルタなどからなる模擬電圧生成回路21が設けられている。また、本実施形態におけるスイッチング制御回路20は、模擬電圧生成回路21により生成された電圧Vemuを入力とするアダプティブオンタイマ22と、出力電圧Voutを直列抵抗Rfb1,Rfb2で分圧したフィードバック電圧VFBと所定の参照電圧Vrefとを入力とするコンパレータ23と、該コンパレータ23の出力がセット端子に、また上記タイマ22の出力がリセット端子に入力されスイッチング素子SW1とSW2をオン、オフさせる制御パルスを生成する制御パルス生成回路としてのRSフリップフロップ24と、該フリップフロップ24の出力Q,/Qを受けてスイッチング素子SW1、SW2をオン、オフさせる駆動パルスGP1,GP2を生成し出力するドライバ回路25a,25bを備える。本実施形態においては、スイッチング素子SW1がNチャネルMOSトランジスタにより構成されているため、上記ノードN1とドライバ回路25aの電源電圧端子との間に、ノードN1スイッチング素子SW1のソースの電位を基準にしてドライバ回路25aの電源電圧をブーストして駆動パルスGP1のハイレベルの電位を高くし、スイッチング素子SW1のオン抵抗を低減させるブースト回路外付け容量Cbが接続されている。そして、スイッチング素子SW1のソース電位を基準電位とするこのドライバ回路をチップ内部に設けるために、本実施形態のスイッチング制御回路20は、スイッチング素子SW1が外付け素子であってもノードN1が接続される外部端子SWが設けられている。従って、ノードN1の電位VLを模擬電圧生成回路21へ伝達する図1の配線TLは、チップ上に形成することができるので、電位VLを入力するための外部端子を別途設ける必要がない。アダプティブオンタイマ22は、例えば定電流源CS1および該定電流源CS1と直列に接続された容量C2と、該容量C2と並列に接続され上記フリップフロップ24の出力QをインバータINVによって反転した電圧によってオン、オフされるディスチャージ用のMOSトランジスタTR1と、定電流源CS1と容量C2との接続ノードN2の電位V2が非反転入力端子に入力され上記模擬電圧生成回路21により生成されたVemuが反転入力端子に入力されたコンパレータCMPなどから構成されている。この実施形態におけるアダプティブオンタイマ22の定電流源CS1は、入力電圧Vinに比例した電流Ic∝Vinを流すように構成されている。従来のアダプティブオンタイマ機能を有するリップル制御方式のDC-DCコンバータは、アダプティブオンタイマに出力電圧Voutが直接入力されていた。本実施形態のスイッチング制御回路20は、コイルL1が接続されたノードN1の電位VLを入力とする模擬電圧生成回路21で生成した電圧Vemuをアダプティブオンタイマ22に入力することを特徴としている。図1のDC-DCコンバータにおいてコイルL1が接続されたノードN1の電位はスイッチング素子SW1のオン、オフに応じて変動する電圧であり、出力電圧VoutはノードN1の電位をコイルL1と平滑コンデンサC1とからなるフィルタによって平滑した電圧であるとみることができる。そこで、本実施形態では、ノードN1の電位VLをフィルタなどからなる模擬電圧生成回路21で平滑することで、模擬的に出力電圧Voutに相当する電圧Vemuを発生させ、それをアダプティブオンタイマ22に入力することで、Voutを入力とする従来のアダプティブオンタイマ機能と同等の機能を実現するようにしている。次に、図1のような構成のスイッチング制御回路20を有する本実施形態のDC-DCコンバータの動作を、図2のタイミングチャートを用いて説明する。なお、理解を容易にするため、ここでは、入力電圧Vinが一定で負荷が変化する場合と、負荷が一定で入力電圧Vinが変化する場合とに分けて説明するが、実際にはこれらの変化が同時に起こる場合もあり、その場合には、以下に説明する動作が同時に進行することとなる。まず、入力電圧Vinが一定で負荷が重い状態から軽い状態に変化する場合を考える。この場合、入力電圧Vinが一定であるので、アダプティブオンタイマ22の定電流源CS1の電流Icが一定である。そのため、アダプティブオンタイマ22の内部ノードN2の電位が模擬電圧Vemuに達するまでの時間はほとんど変わらない。そして、ノードN2の電位が模擬電圧Vemuに達した時点でスイッチング素子SW1がオフされ、負荷が軽いため出力電圧Voutはゆっくりと下がることとなる。つまり、負荷が軽くなった場合には、駆動パルスGP1の周期T0が長くなる。また、駆動パルスGP1の周期T0が長くなると、デューティ比が小さくなってスイッチング素子SW1を通してコイルL1に流される電流が減少することなる。そして、その後、負荷が安定すると駆動パルスGP1のデューティ比および周波数が一定に保持される。リップル制御方式では、電圧制御方式や電流制御方式で使用している誤差アンプを用いていないため、上記のような応答が素早く行われる。一方、入力電圧Vinが一定で負荷が軽い状態から重い状態に変化する場合は、上記とは逆に出力電圧Voutが比較的速く下がるようになるため、駆動パルスGP1がハイレベルに変化してスイッチング素子SW1がオンされるタイミングが早くなる。つまり、負荷が重くなった場合には、駆動パルスGP1の周期T0が短くなる。また、駆動パルスGP1の周期が短くなると、デューティ比が大きくなってスイッチング素子SW1を通してコイルL1に流される電流が増加することなる。そして、その後、負荷が安定すると周波数が一定に保持される。次に、負荷が一定で入力電圧Vinが低い場合と高い場合のアダプティブオンタイマ22の動作について説明する。Vinが低い場合、スイッチング素子SW1がオンされている期間に入力端子INからコイルL1に流れ込む電流が少なく、出力電圧の上昇速度は遅くなる。しかし、入力電圧Vinが低いと、アダプティブオンタイマ22の定電流源CS1の電流Icが少ないため、タイマ回路内部のノードN2の電位がVemuに到達するまでの時間が長くなり、フリップフロップ24の出力がロウレベルに立ち下がるタイミングが後ろにずれる。その結果、スイッチング素子SW1がオンされている時間が長いことになる。また、入力電圧Vinが高い場合には、入力端子INからコイルL1により多くの電流が流れ、出力電圧の上昇速度は速くなる。しかし、アダプティブオンタイマ22の定電流源CS1の電流Icが多くなるため、タイマ回路内部のノードN2の電位がVemuに到達するまでの時間が短くなり、フリップフロップ24の出力がロウレベルに立ち下がるタイミングが前にずれる。つまり、スイッチング素子SW1がオンされている時間が短いことになる。従って、アダプティブオンタイマ22においては、電流と時間の積が入力電圧Vinの大小にかわらずほぼ一定となるように制御される。一方、負荷が変化しなければ、コンパレータ23の出力が変化するタイミングつまりスイッチング素子SW1がオンされるタイミングは変化しない。その結果、負荷が一定で入力電圧Vinが変わると、スイッチング素子SW1の駆動パルスのデューティ比が変化してスイッチング周波数は一定に維持されることとなる。ここで、模擬電圧生成回路21の最適な時定数の決定の仕方について説明する。模擬電圧生成回路フィルタ21は矩形波状に変化するノードN1の電位を平滑する働きがあり、その働きは時定数に依存する。仮に、時定数が小さくて平滑する働きが弱いと、模擬電圧Vemuは図2bに破線で示すように変化することとなる。すると、コンパレータCMPの出力がハイレベルに変化するタイミングが遅くなり、図2aに破線で示すようにスイッチング素子SW1をオン、オフする駆動パルスGP1のロウレベル立ち下がるタイミング、すなわちスイッチング素子SW1のオフタイミングが遅くなる。その結果、出力電圧Voutが高くなり、それを抑えるべくスイッチング周波数が低くなってしまうことなる。従って、スイッチング周波数が変化するのを防止するために模擬電圧Vemuはできるだけ平坦つまりフィルタの時定数が大きいのが望ましい。本発明者が検討したところでは、フィルタの時定数は、フィルタを通過した電圧の振幅が、ノードN2の電位三角波の振幅の1以下すなわち100分の1以下となる程度に大きく設定するのが望ましいことが分かった。一方、図1には示されていないが、スイッチングレギュレータ方式のDC-DCコンバータにおいては、起動時に急激に大きな電流が負荷に流れ込まないように、いわゆるソフトスタート回路が設けられ、図3aのように、イネーブル信号もしくは電源電圧が立ち上がった際にソフトスタート回路の機能によって図3bのように、出力電圧Voutがゆっくりと立ち上がるように制御される。ここで、模擬電圧生成回路21の時定数が大きいと模擬電圧Vemuの立ち上がり速度がソフトスタート回路により立ち上がる出力電圧Voutの立ち上がり速度よりも遅くなってしまい、起動時にアダプティブオンタイマ22が正常に機能しなくなるおれがある。従って、本実施形態における模擬電圧生成回路21の時定数τは、ソフトスタート回路の時定数よりも小さくなるように設定するのが望ましく、図3cに実線で示すように、模擬電圧Vemuは出力電圧Voutの立ち上がり速度に追従可能となる。図3cの破線は、模擬電圧生成回路21の時定数τがソフトスタート回路の時定数よりも大きくなることで、出力電圧Voutの立ち上がり速度に追従できなくなる悪い例である。以上の理由から、スイッチング周波数が600kHzでソフトスタート時間が1msの場合、フィルタとして機能する模擬電圧生成回路21の最適な時定数は、10μs~100μsである。図4には、上記模擬電圧生成回路21の具体的な回路例が示されている。このうち、Aは抵抗と容量とからなるローパスフィルタを多段に接続したもの、BはノードN1の電位VLを直列の抵抗R1とR2で分圧した電圧を抵抗と容量とからなるローパスフィルタで平滑するように構成したものである。図4に示されている模擬電圧生成回路21は、抵抗R11および容量C11からなるローパスフィルタFLT1の後段に、抵抗R12および容量C12からなるローパスフィルタFLT2を接続した構成を有する。ローパスフィルタの段数は1段に限定されず、3段以上であってもよいし、1段であってもよい。図4のように、ローパスフィルタを多段に接続した模擬電圧生成回路21は、各段のフィルタで順次段階的に電圧を平滑するため、素子数は多いが、1段のローパスフィルタで構成した回路に比べて各段の容量の素子サイズを小さくすることができるという利点がある。また、図4Bの模擬電圧生成回路21のように、分圧回路R1,R2を設けた場合には、各段の容量に印加される電圧が、図4Aのものに比べて低くなるので、より耐圧の低い素子を使用することができる。本発明者らが使用を想定した容量素子は、耐圧が低いほど単位面積当たりの容量値が高いつまり同一の容量値の場合には素子サイズを小さくすることができる。そのため、図4Bの模擬電圧生成回路は、図4Aの回路に比べてより少ない面積で実現することができる。具体的には、図4Bの回路では、例えば入力電圧Vinが12V、出力電圧Voutが5Vで、スイッチング周波数を600kHz、抵抗R1とR2の抵抗比を1:1とした場合、フィルタの各段の抵抗値は1MΩ、容量値は10pF程度とすることで所望の特性が得られる。また、Bの回路においては、耐圧の低い素子を使用しているので、想定以上の高い電圧が入力された場合に素子が破壊されるおそれがある。そこで、これを防止するために、初段のローパスフィルタの容量素子C11と並列に耐圧保護用のツェナーダイオードDzを接続してある。ところで、図1のDC-DCコンバータのように、ノードN1の電位VLを平滑する模擬電圧生成回路を設けずに、フィードバック電圧VFBをアダプティブオンタイマ22に入力すればよいように見える。しかし、DC-DCコンバータはフィードバック電圧VFBを参照電圧Vrefと等しくなるように制御するものであり、そのため、出力電圧Voutに関係なく常にVrefと同じような電圧がVFBに発生する。たとえば、参照電圧Vrefが1Vの場合、出力電圧Voutを5Vとするには抵抗Rfb1とRfb2の比を4:1に設定することによって、フィードバック電圧VFBが参照電圧Vrefと同じ1Vになるように制御され出力電圧Voutに5Vが発生する。出力電圧Voutを3.3Vとするには抵抗Rfb1とRfb2の比を2.3:1に設定することによって、フィードバック電圧VFBが参照電圧Vrefと同じ1Vになるように制御され出力電圧Voutに3.3Vが発生する。つまり、フィードバック電圧VFBは出力電圧Voutが5Vでも3.3Vでも参照電圧Vrefと同じ1Vとなるため、アダプティブオンタイマ22に必要な出力電圧Voutに比例した電圧はフィードバック電圧VFBからは得られないことになる。そこで、本発明者は、本実施形態のように、ノードN1の電位VLを平滑化する模擬電圧生成回路を設けるのが望ましいと考えた。図5には、図1の実施形態におけるスイッチング制御回路IC20の第2の実施例が示されている。この実施例においては、コイルL1が接続されたノードN1とフィードバック電圧VFBが生成されるノードN4との間に接続され、ノードN1の電位に基づいてフィードバック電圧VFBにリップル成分を付加するリップル注入回路27を設けてある。また、この実施例では、スイッチング素子SW1とSW2をオンチップのMOSトランジスタNチャネルで構成している。この実施例は、平滑コンデンサC1としてESR等価直列抵抗の小さなセラミックコンデンサなどを使用する場合に有効な実施例である。かかるコンデンサを使用する場合、出力電圧Voutのリップルが小さくなり制御が困難になるため、この実施例では、リップル注入回路27を設けている。スイッチング素子SW1とSW2を外付け素子でもよい。図6は、図5のスイッチング制御回路20の変形例を示すもので、図5の実施例と同様にリップル注入回路27を設けるとともに、ノードN1の電位を分圧する直列の外付け抵抗R1とR2を設け、該抵抗で分圧した電圧をリップル注入回路27の入力とするように構成したものである。以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態では、コイルが接続される端子ノードN1の電位をモニタして模擬的に出力電圧に相当する電圧を生成する回路を設けているが、スイッチング素子SW1のゲートを駆動する駆動パルスをモニタして模擬的に出力電圧に相当する電圧を生成するように構成してもよい。また、前記実施形態では、スイッチング素子SW1,SW2をスイッチング制御用ICの外付け素子として接続するようにしたDC-DCコンバータについて説明したが、スイッチング素子SW1,SW2がオンチップの素子である場合にも適用することができる。さらに、前記実施形態では、スイッチング素子SW1がNチャネルMOSトランジスタである場合について説明したが、スイッチング素子SW1がPチャネルMOSトランジスタである場合にも適用することができる。そして、スイッチング素子SW1がPチャネルMOSトランジスタである場合にも、それがオンチップの素子であれば、外部端子を追加することなくアダプティブオンタイム機能を搭載することができる。また、スイッチング素子SW1が外付けのPチャネルMOSトランジスタである場合にも、例えばスイッチング素子SW1のゲートを駆動するドライバの電源電圧として入力電圧Vinもしくはそれに比例した電圧を使用するものにおいては、駆動パルスをモニタして模擬的に出力電圧に相当する電圧を生成する回路を設けることで、外部端子を追加することなくアダプティブオンタイム機能を搭載することができる。また、前記実施形態では、模擬電圧生成回路21を、抵抗と容量とからなるローパスフィルタで構成したものを示したが、抵抗の代わりに配線パターンなどで形成したインダクタを使用したフィルタを用いてもよい。さらに、前記実施形態では、コイルL1の始端と接地点との間に接続されるロウ側の整流用素子としてMOSトランジスタなどからなるスイッチング素子SW2を使用しているが、スイッチング素子SW2の代わりにダイオードを使用するDC-DCコンバータも可能であり、その場合にも本発明を適用することができる。"