プロセッサからのアクセスリクエストに応答するメモリへ、当該メモリの状態を診断するための診断リクエストを発行し、前記診断リクエストの応答時間を計測し、当該計測された応答時間が所定時間より長い場合、前記診断リクエストの発行周期を長くするメモリ診断回路、を備えるメモリコントローラ。前記アクセスリクエストを保持するためのリクエストキューに、所定数以上の前記アクセスリクエストが保持されている場合に、ビジー状態であると検出する検出回路をさらに備え、前記メモリ診断回路は、前記ビジー状態であると検出された場合、前記診断リクエストの発行周期を長くすることを特徴とする請求項1に記載のメモリコントローラ。プロセッサからメモリへのアクセスリクエストを保持するためのリクエストキューに、所定数以上の前記アクセスリクエストが保持されている場合に、ビジー状態であると検出する検出回路と、前記ビジー状態であると検出された場合、前記メモリの状態を診断するための診断リクエストの発行周期を長くするメモリ診断回路と、を備えるメモリコントローラ。前記メモリ診断回路は、前記診断リクエストの応答時間を計測し、前記検出回路により前記ビジー状態であると検出されなかった場合であっても当該計測された応答時間が所定時間より長い場合、前記発行周期を長くすることを特徴とする請求項3に記載のメモリコントローラ。前記検出回路は、一定時間、前記アクセスリクエストが前記リクエストキューに保持されていない場合に、無負荷状態であると検出し、前記メモリ診断回路は、前記無負荷状態であると検出された場合、前記発行周期を初期値に比べて短くすることを特徴とする請求項2、3又は4のいずれか1項に記載のメモリコントローラ。前記メモリ診断回路は、前記無負荷状態であると検出された場合であって、一定時間、前記検出回路により前記ビジー状態であると検出されていない場合に、前記発行周期を初期値に比べて短くすることを特徴とする請求項5に記載のメモリコントローラ。プロセッサからのアクセスリクエストに応答するメモリへ、当該メモリの状態を診断するための診断リクエストを発行し、前記診断リクエストの応答時間を計測し、当該計測された応答時間が所定時間より長い場合、前記診断リクエストの発行周期を長くするメモリ診断方法。プロセッサからメモリへのアクセスリクエストを保持するためのリクエストキューに、所定数以上の前記アクセスリクエストが保持されている場合に、ビジー状態であると検出し、前記ビジー状態であると検出された場合、前記メモリの状態を診断するための診断リクエストの発行周期を長くするメモリ診断方法。メモリと、前記メモリへのアクセスリクエストを発行するプロセッサと、前記メモリの状態を診断するための診断リクエストを発行し、当該診断リクエストの応答時間を計測し、当該計測された応答時間が所定時間より長い場合、前記診断リクエストの発行周期を長くするメモリ診断回路と、を備えるプロセッサシステム。メモリと、前記メモリへのアクセスリクエストを発行するプロセッサと、前記アクセスリクエストを保持するためのリクエストキューと、前記リクエストキューに、所定数以上の前記アクセスリクエストが保持されている場合に、ビジー状態であると検出する検出回路と、前記ビジー状態であると検出された場合、前記メモリの状態を診断するための診断リクエストの発行周期を長くするメモリ診断回路と、を備えるプロセッサシステム。しかしながら、上述したメモリコントローラ92においては、通常運用の主記憶アクセスが頻繁に発行され主記憶アクセス経路の負荷が高い時にも、予め定めた周期でメモリパトロールリクエストが発行されるため、通常運用の主記憶アクセスの調停通過を妨げてしまうという問題点があった。すなわち、メモリコントローラ92は、予め設定したメモリパトロールリクエストの発行周期でメモリパトロールを行っていたため、通常運用の主記憶アクセスによる主記憶アクセス経路の負荷が高い時にも一定間隔でメモリパトロールリクエストが割り込み、通常運用の主記憶アクセスがメモリパトロールにより待たされてしまうケースが発生し、通常運用の主記憶アクセス性能を低下させていた。ここで、上述した特許文献1にかかるメモリコントローラは、CPUからメモリへのアクセスと前記メモリ診断手段からメモリへのアクセスとの衝突を検出し、衝突率を算出する。そして、衝突率に応じて前記メモリ診断手段からメモリへのアクセスする周期を調整する。しかしながら、統計的に優位な衝突率を算出するには、それなりのサンプル数が必要となる。そのため、衝突率に応じて周期を調整する時点では、上記衝突がすでに減少し、アクセス性能が回復し、メモリ診断のためのアクセスの周期を調整する必要がなくなっている可能性がある。つまり、特許文献1では、通常運用の主記憶アクセスとメモリパトロールリクエストとの衝突が一定時間続いた場合にしか、上記周期を調整できず、リアルタイム性に欠ける。また、特許文献1では、実際に衝突が起こっている場合を検出しており、衝突を未然に防ぐことはできない。よって、特許文献1では、上述した問題点を解決することはできない。本発明は、このような問題点を解決するためになされたものであり、主記憶アクセス経路の負荷をリアルタイムに検出して、メモリパトロールリクエストの発行周期を柔軟に調整するためのメモリコントローラ、メモリ診断方法及びプロセッサシステムを提供することを目的とする。本発明の第1の態様にかかるメモリコントローラは、プロセッサからのアクセスリクエストに応答するメモリへ、当該メモリの状態を診断するための診断リクエストを発行し、前記診断リクエストの応答時間を計測し、当該計測された応答時間が所定時間より長い場合、前記診断リクエストの発行周期を長くするメモリ診断回路、を備える。本発明の第2の態様にかかるメモリコントローラは、プロセッサからメモリへのアクセスリクエストを保持するためのリクエストキューに、所定数以上の前記アクセスリクエストが保持されている場合に、ビジー状態であると検出する検出回路と、前記ビジー状態であると検出された場合、前記メモリの状態を診断するための診断リクエストの発行周期を長くするメモリ診断回路と、を備える。本発明の第3の態様にかかるメモリ診断方法は、プロセッサからのアクセスリクエストに応答するメモリへ、当該メモリの状態を診断するための診断リクエストを発行し、前記診断リクエストの応答時間を計測し、当該計測された応答時間が所定時間より長い場合、前記診断リクエストの発行周期を長くする。本発明の第4の態様にかかるメモリ診断方法は、プロセッサからメモリへのアクセスリクエストを保持するためのリクエストキューに、所定数以上の前記アクセスリクエストが保持されている場合に、ビジー状態であると検出し、前記ビジー状態であると検出された場合、前記メモリの状態を診断するための診断リクエストの発行周期を長くする。本発明の第5の態様にかかるプロセッサシステムは、メモリと、前記メモリへのアクセスリクエストを発行するプロセッサと、前記メモリの状態を診断するための診断リクエストを発行し、当該診断リクエストの応答時間を計測し、当該計測された応答時間が所定時間より長い場合、前記診断リクエストの発行周期を長くするメモリ診断回路と、を備える。本発明の第6の態様にかかるプロセッサシステムは、メモリと、前記メモリへのアクセスリクエストを発行するプロセッサと、前記アクセスリクエストを保持するためのリクエストキューと、前記リクエストキューに、所定数以上の前記アクセスリクエストが保持されている場合に、ビジー状態であると検出する検出回路と、前記ビジー状態であると検出された場合、前記メモリの状態を診断するための診断リクエストの発行周期を長くするメモリ診断回路と、を備える。本発明により、主記憶アクセス経路の負荷をリアルタイムに検出して、メモリパトロールリクエストの発行周期を柔軟に調整するためのメモリコントローラ、メモリ診断方法及びプロセッサシステムを提供することができる。以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。<発明の実施の形態1>図1は、本発明の実施の形態1にかかるメモリコントローラ12を含むプロセッサシステム100の構成を示すブロック図である。プロセッサシステム100は、少なくともプロセッサ11がメモリ13にアクセスして動作する装置であり、例えば、コンピュータ等の情報処理装置である。プロセッサシステム100は、プロセッサ11と、メモリ13と、メモリコントローラ12と、を備える。プロセッサ11は、メモリ13に対してアクセスリクエストRを発行する。メモリ13は、アクセスリクエストRに対して応答する。メモリコントローラ12は、アクセスリクエストRや自己が発行する診断リクエストDによるメモリ13へのアクセスを制御する。メモリコントローラ12は、メモリ診断回路120を備える。メモリ診断回路120は、メモリ13の状態を診断する診断リクエストDをメモリ13へ発行する。そして、メモリ診断回路120は、発行した診断リクエストに対する応答Tを受信し、診断リクエストの発行時刻から応答Tの受信時刻までの応答時間を計測する。その後、メモリ診断回路120は、計測された応答時間が所定時間より長い場合、診断リクエストDの発行周期を長くする。図2は、本発明の実施の形態1にかかるメモリ診断処理の流れを示すフローチャートである。まず、メモリ診断回路120は、メモリ13へ診断リクエストDを発行するS11。次に、メモリ診断回路120は、診断リクエストDの応答時間を計測するS12。その後、メモリ診断回路120は、計測された応答時間が所定時間を超過しているか否かを判定するS13。ステップS13において応答時間が所定時間を超過していると判定した場合、メモリ診断回路120は、診断リクエストDの発行周期を長くするS14。このように、本発明の実施の形態1では、メモリ診断回路120により発行した診断リクエスト単位で応答時間を計測することで、少なくとも1回の診断リクエストの発行により主記憶アクセス経路の負荷が高まったことを検出できる。そして、主記憶アクセス経路の負荷を検出次第、診断リクエストの発行周期を長くする。これにより、主記憶アクセス経路の負荷が高いときに、メモリ診断アクセスの頻度を軽減することができる。よって、不要な負荷を減らし、メモリ診断アクセスに起因した性能低下を防ぐことができる。すなわち、特許文献1のように衝突率を算出するための時間や、そのサンプル数が溜まるまでの時間が不要となり、主記憶アクセス経路の負荷をリアルタイムに検出して、メモリパトロールリクエストの発行周期を柔軟に調整することができる。<発明の実施の形態2>図3は、本発明の実施の形態2にかかるメモリコントローラ12aを含むプロセッサシステム101の構成を示すブロック図である。プロセッサシステム101は、少なくともプロセッサ11がメモリ13にアクセスして動作する装置であり、例えば、コンピュータ等の情報処理装置である。プロセッサシステム101は、プロセッサシステム100と同様に、プロセッサ11と、メモリ13とを備えるが、メモリコントローラ12aが異なる。メモリコントローラ12aは、アクセスリクエストRや自己が発行する診断リクエストDによるメモリ13へのアクセスを制御する。メモリコントローラ12aは、リクエストキュー121と、検出回路122と、メモリ診断回路123とを備える。リクエストキュー121は、プロセッサ11からメモリ13へのアクセスリクエストRを保持する。検出回路122は、リクエストキュー121に、所定数以上のアクセスリクエストRが保持されている場合に、ビジー状態であると検出する。メモリ診断回路123は、検出回路122によりビジー状態であると検出された場合、メモリ13の状態を診断するための診断リクエストDの発行周期を長くする。図4は、本発明の実施の形態2にかかるメモリ診断処理の流れを示すフローチャートである。まず、検出回路122は、リクエストキュー121を監視し、アクセスリクエストRが所定数以上保持されているか否かを判定するS21。アクセスリクエストRが所定数以上保持されていると判定した場合、検出回路122は、ビジー状態であると検出しS21でYES、その旨、メモリ診断回路123へ通知する。そして、メモリ診断回路123は、検出回路122からのビジー状態との通知を受信すると、診断リクエストDの発行周期を長くするS22。このように、本発明の実施の形態2では、検出回路122がリクエストキュー121の負荷状態を監視してビジー状態を検出することで、主記憶アクセス経路の負荷が高まったことを検出できる。そして、メモリ診断回路123は、主記憶アクセス経路の負荷を検出次第、診断リクエストの発行周期を長くする。これにより、少なくともメモリ診断アクセスの頻度を軽減することで、不要な負荷を減らし、メモリ診断アクセスに起因した性能低下を防ぐことができる。すなわち、特許文献1のように主記憶アクセスとメモリ診断アクセスとの間で相当数の衝突を必要とせず、衝突が発生する前であっても、主記憶アクセス経路の負荷を検出できる。つまり、診断リクエストによる影響があるか否かに関わらず、衝突を未然に防ぎ、主記憶アクセス経路の負荷をリアルタイムに検出して、メモリパトロールリクエストの発行周期を柔軟に調整することができる。<発明の実施の形態3>図5は、本発明の実施の形態3にかかるメモリコントローラ22を含む情報処理装置200の構成を示すブロック図である。情報処理装置200は、上述したプロセッサシステム100及び101の主要な機能を共に採用した場合の一例である。情報処理装置200は、プロセッサ群21と、メモリコントローラ22と、主記憶装置23とを備える。情報処理装置200のその他の構成は、一般的なものであり、本発明の実施の形態3に影響しないため、図示及び説明を省略する。プロセッサ群21は、複数のプロセッサに相当する通常リクエスト発行部211及び212を含む。尚、通常リクエスト発行部211及び212は、例えば、CPUCentralProcessingUnit等の制御装置であるが、これに限定されない。また、通常リクエスト発行部211及び212の数は、少なくとも1以上であればよい。メモリコントローラ22は、メモリパトロール発行部221と、リクエスト調停部222と、リプライ振分け回路223とを備える。リクエスト調停部222は、リクエストキュー241及び242と、ビジー検出回路243及び244と、調停回路245とを備える。リクエストキュー241及び242のそれぞれは、通常リクエスト発行部211及び212から主記憶装置23への通常運用の主記憶アクセスリクエストを受け付け、所定数を保持する。ビジー検出回路243及び244は、それぞれリクエストキュー241及び242に格納された主記憶アクセスリクエストが一定の個数を超えた事を検出する。このとき、ビジー検出回路243及び244は、ビジー通知のフラグを1として主記憶アクセス経路負荷判定回路231へ通知する。例えば、ビジー検出回路243からのビジー通知のフラグが1のときは、リクエストキュー241に一定数以上の主記憶アクセスリクエストが格納され調停通過を待っていることを示す。また、ビジー検出回路243及び244は、それぞれリクエストキュー241及び242に、一定時間、主記憶アクセスリクエストが保持されていない場合に、無負荷状態であることを検出する。このとき、ビジー検出回路243及び244は、無負荷通知のフラグを1として主記憶アクセス経路負荷判定回路231へ通知する。例えば、ビジー検出回路243からの無負荷通知のフラグが1のときは、リクエストキュー241に一つも主記憶アクセスリクエストが格納されていない事を示す。調停回路245は、リクエストキュー241及び242からの2つの通常運用の主記憶アクセスリクエストのリクエストと、後述するパトロール発行回路233からの1つのメモリパトロールアクセスのリクエストとの3つを調停し、当該調停を経て主記憶アクセスリクエストを選択し、主記憶装置23へ出力する。尚、調停回路245による調停は、少なくとも通常運用の主記憶アクセスリクエストと、メモリパトロールのリクエストとの調停がなされるものであればよい。主記憶装置23は、調停回路245による調停を経て選択された主記憶アクセスリクエストについて、目的の処理を行い、リプライ振分け回路223へリプライを出力する。尚、主記憶装置23は、例えば、RAMRandomAccessMemory等の揮発性の記憶装置である。リプライ振分け回路223は、主記憶装置23からリプライを受け付け、当該リプライに対応する主記憶アクセスリクエストの発行元である通常リクエスト発行部211もしくは212又はメモリパトロール発行部221へ振り分けを行い、当該リプライを返却する。メモリパトロール発行部221は、主記憶アクセス経路負荷判定回路231と、発行タイミング生成回路232と、パトロール発行回路233とを備える。主記憶アクセス経路負荷判定回路231は、発行タイミング生成回路232からメモリパトロールリクエスト発行要求を受信し、また、リプライ振分け回路223からメモリパトロールリクエストに対するリプライを受信し、メモリパトロールリクエストの発行からメモリパトロールリクエストのリプライ受信までに掛かった時間を応答時間として計測する。そして、主記憶アクセス経路負荷判定回路231は、応答時間が所定時間より長い場合、発行タイミング生成回路232に対して、メモリパトロールリクエストの発行周期をより長くするように調整要求を出力する。これにより、少なくとも1回の診断リクエストの発行により、主記憶アクセス経路の負荷が高まったことを検出できる。また、主記憶アクセス経路負荷判定回路231には、ビジー検出回路243又は244からの上述したビジー通知又は無負荷通知が接続されている。そして、主記憶アクセス経路負荷判定回路231は、ビジー通知が1のときに主記憶アクセス経路の負荷が高いと判断して、発行タイミング生成回路232に対してメモリパトロールリクエストの発行周期をより長くするように調整要求を出力する。これにより、診断リクエストの発行がなくとも、主記憶アクセスリクエスト自体の増加による主記憶アクセス経路の負荷を検出できる。また、主記憶アクセス経路負荷判定回路231は、上記応答時間が所定時間より短く、かつ、無負荷通知が1のときに主記憶アクセス経路の負荷が低いと判断して、発行タイミング生成回路232に対してメモリパトロールリクエストの発行周期を初期値に比べて短くするように調整要求を出力する。これにより、主記憶アクセスリクエスト自体による主記憶アクセス経路の負荷が低い時に、つまり、主記憶装置23の処理能力に余裕があるときにより多くのメモリパトロールリクエストを発行することができ、主記憶に対するメモリパトロールの網羅性が向上し、ソフトエラーに対する主記憶の信頼性を改善できる。特に、主記憶アクセス経路負荷判定回路231は、主記憶アクセス経路の負荷が低いと判断する条件として、上記応答時間が所定時間より短く、かつ、無負荷通知が1のときであって、さらに一定時間、ビジー通知が1以外のときを加えるとよい。これにより、主記憶アクセス経路の負荷が低い場合をより精度良く検出できる。また、主記憶アクセス経路負荷判定回路231は、上記応答時間が所定時間より短く、かつ、一定時間、ビジー通知及び無負荷通知が1以外のときに、発行タイミング生成回路232に対してメモリパトロールリクエストの発行周期を初期値に戻すように調整要求を出力する。これにより、一時的に発行周期を初期値より長く又は短くした場合であっても、主記憶アクセス経路の負荷状態に応じてメモリパトロールリクエストを適切に発行させることができる。そのため、主記憶装置23の診断を妥当に行いつつ、性能を維持することができる。発行タイミング生成回路232は、メモリパトロールリクエストを周期的に発行するタイミング信号を生成するタイマ回路である。そして、発行タイミング生成回路232は、主記憶アクセス経路負荷判定回路231からの調整要求に応じて、メモリパトロールリクエストの発行周期を動的に延長又は短縮する。そして、発行タイミング生成回路232は、調整された発行周期に従ってパトロール発行回路233に対してメモリパトロールリクエストの発行指示を出力する。ここで、メモリパトロールリクエストは、情報処理装置200内で同時期に1つだけ存在するリクエストである。そのため、これを保証するために、たとえ次の発行周期が来てもメモリパトロール発行部221がメモリパトロールのリプライを受信するまでは発行を抑止する。尚、実際は、発行周期を1回スキップし、次回の発行タイミングまで待つ等の論理となっている。パトロール発行回路233は、発行タイミング生成回路232からの発行指示に応じて主記憶装置23の状態を診断するためのメモリパトロールリクエストを発行する。具体的には、パトロール発行回路233は、調停回路245へメモリパトロールリクエストを出力する。主記憶装置23は、パトロール発行回路233から発行されたメモリパトロールリクエストが調停回路245を経て入力された場合に、メモリ素子に対して読み出しおよびエラー訂正後再書き込みといったパトロール動作を行う。また、通常運用の主記憶アクセスリクエストは、通常リクエスト発行部211及び212からリクエスト調停部222に対して発行される。通常リクエスト発行部211又は212から発行された通常運用の主記憶アクセスリクエストは、リクエストキュー241又は242に格納され、調停回路245における調停に参加する。その後、調停回路245は、調停を経て選択したリクエストにより主記憶装置23にアクセスする。そのリプライは、リプライ振分け回路223を経て、発行元である通常リクエスト発行部211又は212に返却される。図6は、本発明の実施の形態3にかかる主記憶アクセス経路負荷判定処理の流れを示すフローチャートである。まず、主記憶アクセス経路負荷判定回路231は、ビジー検出回路243又は244からのビジー通知を監視し、いずれか1つのビジー通知のフラグが1であるか否かを判定するS31。ビジー検出回路243又は244からのビジー通知のフラグが、いずれも1以外である場合、主記憶アクセス経路負荷判定回路231は、メモリパトロールリクエストの発行からそのリプライの受信までの応答時間を計測し、計測した応答時間があらかじめ定めた時間を超過した否かを判定するS32。ステップS31又はS32のいずれかでYESと判定された場合、主記憶アクセス経路負荷判定回路231は、主記憶アクセス経路の負荷が高いと判断して、発行タイミング生成回路232に対してメモリパトロールリクエストの発行周期をより延長するように調整要求を出力するS34。また、ステップS31又はS32のいずれもNOと判定された場合、主記憶アクセス経路負荷判定回路231は、ビジー検出回路243及び244からの無負荷通知のフラグのいずれもが1であるか否かを判定するS33。いずれの無負荷通知のフラグも1であると判定された場合、主記憶アクセス経路負荷判定回路231は、主記憶アクセス経路の負荷が低いと判断して、発行タイミング生成回路232に対してメモリパトロールリクエストの発行周期を初期値に比べて短縮するように調整要求を出力するS35。これは、通常リクエスト発行部211及び212から通常運用の主記憶アクセスリクエストが全く行われていない状態を示す。また、ステップS33でNOと判定された場合、主記憶アクセス経路負荷判定回路231は、発行タイミング生成回路232に対してメモリパトロールリクエストの発行周期を初期化するように調整要求を出力するS36。これは、主記憶アクセス経路の負荷は高くないが、通常運用の主記憶アクセスリクエストが全く無い訳では無いので、メモリパトロールリクエストの発行周期を短くしたままであると通常運用の主記憶アクセスリクエストを必要以上に待たせてしまう事になるのを防ぐためである。尚、図6のステップS31及びS32の順序は逆であっても、並列に処理しても構わない。以上説明したように、本発明の実施の形態3においては、以下に記載するような効果を奏する。すなわち、第1の効果は、主記憶アクセス経路の負荷上昇に応じてメモリパトロールリクエスト発行周期を動的に延長しているので、主記憶アクセスリクエストの調停において通常運用の主記憶アクセスリクエストと競合して通常運用の主記憶アクセスリクエストが待たされてしまい、通常運用の主記憶アクセス性能が低下するのを軽減できることである。また、第2の効果は、通常運用の主記憶アクセスリクエストによる主記憶アクセス経路の負荷が低い時に、メモリパトロールリクエスト発行周期を動的に短縮しているので、主記憶に対するメモリパトロールの網羅性が向上し、ソフトエラーに対する主記憶の信頼性を改善できることである。<その他の発明の実施の形態>本発明のその他の実施の形態は、コンピュータ等、情報処理装置運用中の主記憶におけるメモリ素子のソフトエラーによる間欠障害を検出および訂正するメモリパトロール制御方式であり、メモリパトロール動作による主記憶アクセスリクエストと通常運用の主記憶アクセスリクエストの競合により通常運用の主記憶アクセスが待たされてしまい、通常運用の主記憶アクセス性能が低下してしまうのを軽減したことを特徴としている。本発明のその他の実施の形態の特徴は、主記憶アクセスを行う複数の通常運用リクエスト発行部とメモリパトロールリクエスト発行部からの各主記憶アクセスを調停し、以後通常運用の主記憶アクセスとメモリパトロールによる主記憶アクセスで主記憶アクセス経路を共有する情報処理装置において、通常運用リクエストによる主記憶アクセス経路の負荷に応じてメモリパトロールリクエストの発行周期を動的に調整し、通常運用リクエストによる主記憶アクセス性能への影響を軽減したことにある。これにより、通常運用リクエストによる主記憶アクセス経路の負荷が高い時には、メモリパトロールリクエストの発行周期を長くする事によりメモリパトロール動作の頻度を少なくして、両者の競合による通常運用リクエストの主記憶アクセス性能低下を軽減する。一方、通常運用リクエストによる主記憶アクセス経路への負荷が低い時には、メモリパトロールリクエストの発行周期を短くする事によりメモリパトロールの頻度を高くして、主記憶に保持しているデータの信頼性を高める事ができる。尚、図5において、メモリパトロール発行部221に含まれる主記憶アクセス経路負荷判定回路231は、発行したメモリパトロールリクエストに対するリプライが返ってくるまでの時間を計測し、主記憶アクセス経路の負荷状況を判定する。また、主記憶アクセス経路負荷判定回路231は、リクエスト調停部222に含まれるビジー検出回路243及び244から調停参加待ちの通常リクエストが多数存在する事を示すビジー信号を受け取る。そして、この状態でメモリパトロールリクエストを発行すると、競合により通常リクエストの主記憶アクセス性能が低下する状況である事を知ることができる。以上の情報を用いて発行タイミング生成回路232は、メモリパトロールリクエストの発行周期を調整する事で、通常リクエストの主記憶アクセス性能低下を軽減できる。図5において、通常リクエスト発行部211及び212から発行された通常運用の主記憶アクセスは、それぞれリクエストキュー241及び242に格納され調停に参加する。以後の主記憶アクセスも順次、リクエストキュー241又は242に格納され、ある一定の個数が格納されるとビジー検出回路243又は244から主記憶アクセス経路負荷判定回路231へのビジー通知が1となる。主記憶アクセス経路負荷判定回路231は、ビジー通知が1となった事を記憶し、発行タイミング生成回路232にメモリパトロールリクエストの発行周期を長くする要求を行う。また、主記憶アクセス経路負荷判定回路231は、発行タイミング生成回路232からメモリパトロール発行要求信号を、リプライ振分け回路223からメモリパトロールリプライをそれぞれ受信し、メモリパトロールリクエストの発行からリプライの返却までに掛かった時間を計測し、予め定めた時間よりも長い場合にも発行タイミング生成回路232にメモリパトロールリクエストの発行周期を長くする要求を行う。一方、ビジー検出回路243及び244は、リクエストキュー241及び242に通常運用の主記憶アクセスリクエストが一つも存在しない事を検出すると、主記憶アクセス経路負荷判定回路231への無負荷通知が1となる。主記憶アクセス経路負荷判定回路231は、ビジー通知が1となった履歴が無く、かつ無負荷通知が1であった場合に発行タイミング生成回路232にメモリパトロールリクエストの発行周期を短くする要求を行う。以上に述べた事象が一つも発生しなかった場合には、メモリパトロールリクエストの発行周期は、予め設定された値に戻る。以上のように主記憶アクセス経路の負荷に応じ動的にメモリパトロールリクエストの発行周期を調整するので、通常運用の主記憶アクセスリクエストがメモリパトロールにより待たされてしまう頻度が少なくなり、通常運用の主記憶アクセス性能低下を軽減できる。さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。付記1プロセッサからのアクセスリクエストに応答するメモリへ、当該メモリの状態を診断するための診断リクエストを発行し、前記診断リクエストの応答時間を計測し、当該計測された応答時間が所定時間より長い場合、前記診断リクエストの発行周期を長くするメモリ診断回路、を備えるメモリコントローラ。付記2前記アクセスリクエストを保持するためのリクエストキューに、所定数以上の前記アクセスリクエストが保持されている場合に、ビジー状態であると検出する検出回路をさらに備え、前記メモリ診断回路は、前記ビジー状態であると検出された場合、前記診断リクエストの発行周期を長くすることを特徴とする付記1に記載のメモリコントローラ。付記3プロセッサからメモリへのアクセスリクエストを保持するためのリクエストキューに、所定数以上の前記アクセスリクエストが保持されている場合に、ビジー状態であると検出する検出回路と、前記ビジー状態であると検出された場合、前記メモリの状態を診断するための診断リクエストの発行周期を長くするメモリ診断回路と、を備えるメモリコントローラ。付記4前記メモリ診断回路は、前記診断リクエストの応答時間を計測し、前記検出回路により前記ビジー状態であると検出されなかった場合であっても当該計測された応答時間が所定時間より長い場合、前記発行周期を長くすることを特徴とする付記3に記載のメモリコントローラ。付記5前記検出回路は、一定時間、前記アクセスリクエストが前記リクエストキューに保持されていない場合に、無負荷状態であると検出し、前記メモリ診断回路は、前記無負荷状態であると検出された場合、前記発行周期を初期値に比べて短くすることを特徴とする付記2、3又は4のいずれか1項に記載のメモリコントローラ。付記6前記メモリ診断回路は、前記無負荷状態であると検出された場合であって、一定時間、前記検出回路により前記ビジー状態であると検出されていない場合に、前記発行周期を初期値に比べて短くすることを特徴とする付記5に記載のメモリコントローラ。付記7前記メモリ診断回路は、一定時間、前記検出回路により前記ビジー状態及び前記無負荷状態のいずれも検出されていない場合、前記発行周期を前記初期値に戻すことを特徴とする付記5又は6に記載のメモリコントローラ。付記8プロセッサからのアクセスリクエストに応答するメモリへ、当該メモリの状態を診断するための診断リクエストを発行し、前記診断リクエストの応答時間を計測し、当該計測された応答時間が所定時間より長い場合、前記診断リクエストの発行周期を長くするメモリ診断方法。付記9前記アクセスリクエストを保持するためのリクエストキューに、所定数以上の前記アクセスリクエストが保持されている場合に、ビジー状態であると検出し、前記ビジー状態であると検出された場合、前記診断リクエストの発行周期を長くすることを特徴とする付記8に記載のメモリ診断方法。付記10プロセッサからメモリへのアクセスリクエストを保持するためのリクエストキューに、所定数以上の前記アクセスリクエストが保持されている場合に、ビジー状態であると検出し、前記ビジー状態であると検出された場合、前記メモリの状態を診断するための診断リクエストの発行周期を長くするメモリ診断方法。付記11前記診断リクエストの応答時間を計測し、前記ビジー状態であると検出されなかった場合であっても当該計測された応答時間が所定時間より長い場合、前記発行周期を長くすることを特徴とする付記10に記載のメモリ診断方法。付記12一定時間、前記アクセスリクエストが前記リクエストキューに保持されていない場合に、無負荷状態であると検出し、前記無負荷状態であると検出された場合、前記発行周期を初期値に比べて短くすることを特徴とする付記9、10又は11のいずれか1項に記載のメモリ診断方法。付記13前記無負荷状態であると検出された場合であって、一定時間、前記検出回路により前記ビジー状態であると検出されていない場合に、前記発行周期を初期値に比べて短くすることを特徴とする付記12に記載のメモリ診断方法。付記14一定時間、前記検出回路により前記ビジー状態及び前記無負荷状態のいずれも検出されていない場合、前記発行周期を前記初期値に戻すことを特徴とする付記12又は13に記載のメモリ診断方法。付記15メモリと、前記メモリへのアクセスリクエストを発行するプロセッサと、前記メモリの状態を診断するための診断リクエストを発行し、当該診断リクエストの応答時間を計測し、当該計測された応答時間が所定時間より長い場合、前記診断リクエストの発行周期を長くするメモリ診断回路と、を備えるプロセッサシステム。付記16前記アクセスリクエストを保持するためのリクエストキューと、前記リクエストキューに、所定数以上の前記アクセスリクエストが保持されている場合に、ビジー状態であると検出する検出回路とをさらに備え、前記メモリ診断回路は、前記ビジー状態であると検出された場合、前記メモリへの診断リクエストの発行周期を長くする、ことを特徴とする付記15に記載のプロセッサシステム。付記17メモリと、前記メモリへのアクセスリクエストを発行するプロセッサと、前記アクセスリクエストを保持するためのリクエストキューと、前記リクエストキューに、所定数以上の前記アクセスリクエストが保持されている場合に、ビジー状態であると検出する検出回路と、前記ビジー状態であると検出された場合、前記メモリの状態を診断するための診断リクエストの発行周期を長くするメモリ診断回路と、を備えるプロセッサシステム。付記18前記メモリ診断回路は、前記診断リクエストの応答時間を計測し、前記検出回路により前記ビジー状態であると検出されなかった場合であっても当該計測された応答時間が所定時間より長い場合、前記発行周期を長くすることを特徴とする付記17に記載のプロセッサシステム。付記19前記検出回路は、一定時間、前記アクセスリクエストが前記リクエストキューに保持されていない場合に、無負荷状態であると検出し、前記メモリ診断回路は、前記無負荷状態であると検出された場合、前記発行周期を初期値に比べて短くすることを特徴とする付記16、17又は18のいずれか1項に記載のプロセッサシステム。付記20前記メモリ診断回路は、前記無負荷状態であると検出された場合であって、一定時間、前記検出回路により前記ビジー状態であると検出されていない場合に、前記発行周期を初期値に比べて短くすることを特徴とする付記19に記載のプロセッサシステム。付記21前記メモリ診断回路は、一定時間、前記検出回路により前記ビジー状態及び前記無負荷状態のいずれも検出されていない場合、前記発行周期を前記初期値に戻すことを特徴とする付記19又は20に記載のプロセッサシステム。