"アナログ制御信号により発振信号の周波数が制御される発振器と、前記発振信号の位相情報を検出してディジタルの位相情報を出力するディジタル位相検出部と、前記ディジタルの位相情報を微分してディジタルの周波数情報を出力する第1の微分部と、前記発振周波数を設定する周波数設定コードと前記ディジタルの周波数情報とを比較してディジタルの周波数誤差情報を出力する比較部と、前記ディジタルの周波数誤差情報の高周波成分を除去するローパスフィルタ部と、高周波成分が除去された前記ディジタルの周波数誤差情報をアナログの周波数誤差情報に変換するD/A変換部と、前記アナログの周波数誤差情報を積分してアナログの位相誤差情報に変換し、該アナログの位相誤差情報を前記アナログ制御信号として出力する積分器とを具備した信号生成回路。前記周波数設定コードを微分する第2の微分部と、前記D/A変換部に入力される情報および前記第2の微分部が微分した前記周波数設定コードの微分値情報の比を演算する利得演算部と、高周波成分が除去された前記ディジタル周波数誤差情報に前記利得演算部の演算結果を乗算する乗算部とをさらに具備したことを特徴とする請求項1記載の信号生成回路。前記利得演算部は、前記周波数設定コードが示す変化量の変化の前後それぞれにおける前記D/A変換部に入力される情報および前記第2の微分部が微分した前記周波数設定コードの微分値情報に基づいて前記比を演算することを特徴とする請求項2記載の信号生成回路。前記周波数設定コードを生成して前記比較部に入力するコード生成部をさらに備えたことを特徴とする請求項1記載の信号生成部。請求項1ないし4のいずれか1項に記載の信号生成回路と、前記発振信号を送信信号として送信する送信部と、前記送信部が送信した送信信号が探知対象に反射して戻る受信信号および前記送信信号を乗算してビート信号を生成するミキサと、前記ビート信号を演算して前記探知対象までの距離データを生成する演算部とを具備したことを特徴とするレーダー装置。しかし、従来の方法では、電圧制御発振器の位相雑音の抑制やFMCW信号の線形性の維持が難しく、誤差を補正する手段が別途必要であるという問題があった。実施形態の信号生成回路、レーダー装置は、低雑音で高周波数精度かつ高線形なFMCW信号を得ることのできる信号生成回路、レーダー装置を提供することを目的としている。上記課題を解決するため、実施形態の信号生成回路は、アナログ制御信号により発振信号の周波数が制御される発振器を有している。この信号生成回路は、発振信号の位相情報を検出してディジタルの位相情報を出力するディジタル位相検出部と、ディジタルの位相情報を微分してディジタルの周波数情報を出力する第1の微分部と、発振周波数を設定する周波数設定コードとディジタルの周波数情報とを比較してディジタルの周波数誤差情報を出力する比較部と、ディジタルの周波数誤差情報の高周波成分を除去するローパスフィルタ部とを備えている。さらに、この信号生成回路は、高周波成分が除去されたディジタルの周波数誤差情報をアナログの周波数誤差情報に変換するD/A変換部と、アナログの周波数誤差情報を積分してアナログの位相誤差情報に変換し、該アナログの位相誤差情報をアナログ制御信号として出力する積分器とを備えている。第1の実施形態以下、図1~図3を参照して、第1の実施形態の信号生成回路について詳細に説明する。図1に示すように、第1の実施形態に係る信号生成回路1は、アナログの制御電圧に応じて発振周波数が変化する電圧制御発振器5VCO5と、VCO5の出力信号を所定の分周数Nで分周する分周器10と、分周器10の出力信号から位相情報を検出してディジタル位相情報を出力するディジタル位相検出器15と、ディジタル位相検出器15が出力したディジタル位相情報を微分してディジタル周波数情報に変換する微分器20とを備えている。また、実施形態の信号生成回路1は、所定の周波数設定コードを生成するコード生成部25と、微分器20が出力したディジタル周波数情報とコード生成部25が生成した周波数設定コードとを比較してディジタルの誤差情報を出力する比較器30減算器と、当該誤差情報に含まれる高周波成分を抑制するローパスフィルタ35LPF35と、ディジタルの誤差情報をアナログの誤差情報に変換してアナログ電流として出力する電流出力DA変換器50電流出力DAC50と、電流出力DAC50の出力電流を積分してVCO5の制御電圧を生成する積分器55とを備えている。なお、実施形態の信号生成回路1は、LPF35の出力を増幅または減衰する可変利得器40と、可変利得器40の出力と任意の値を乗算する乗算器45とを備えてもよい。VCO5は、制御電圧Vctrlに基づいて時間に対して周波数が直線的に増減する特性のFMCW信号を生成する。図2Aは、VCO5の発振信号の一例を示しており、時間に対して発振周波数がのこぎり状に増減している様子が表されている。VCO5の発振信号は、レーダーなどに用いられ、例えばミリ波帯などの非常に高い周波数を有している。分周器10は、VCO5の発振信号を所定の分周比Nで分周する。一般に、ディジタル位相検出器で信号の位相を直接検出できるのは、数GHz程度の周波数が限界となっている。そこで、分周器10は、VCO5の発振信号をディジタル位相検出器で位相検出可能な程度まで周波数を低くする作用をする。例えば、VCO5の発振信号が77GHz帯のミリ波レーダーのFMCW信号として用いられる場合、分周器10は、当該発振信号を32分周して2.4GHz程度の周波数の信号に変換する。ディジタル位相検出器15は、システムの基準信号Refの周期ごとに分周器10の出力信号の位相情報を検出し、ディジタルコードで出力する。ディジタル位相検出器15は、例えば、入力された信号のパルス数をカウントして出力するカウンタ回路や、入力された信号の立ち上がりエッジと基準信号Refの立ち上がりエッジとの時間差を検出してディジタルコードで出力する時間ディジタル変換器TDC:TimetoDigitalConverter、あるいはそれらを組み合わせることで実現することができる。微分器20は、ディジタル位相検出器15が出力したディジタルの位相情報を微分してディジタルの周波数情報に変換する。コード生成部25は、VCO5の発振信号の時間に対する周波数変化に対応した値を持つディジタル信号を生成して周波数設定コードとして出力する。周波数設定コードは、VCO5が発振すべき周波数変化に対応した値の変化を有し、例えば図2Bに示すように三角波やノコギリ波状に変化する。すなわち、図1に示される回路の負帰還ループの利得が十分高いとすれば、微分器20が出力する周波数情報は当該周波数設定コードに追従して変化するから、VCO5の出力周波数も周波数設定コードと同様に三角波やノコギリ波状に変化する。比較器30は、コード生成部25が生成した周波数設定コードと微分器20が出力した周波数情報との差分を演算し、誤差情報として出力する。LPF35は、誤差情報に含まれる高周波成分を除去するフィルタであり、PLL回路のLPFとして機能する。可変利得器40は、LPF35から出力された誤差情報の振幅成分を所定のレベルとなるように増幅減衰処理する。乗算器45は、必要に応じて所定の係数を誤差情報に乗算する機能を有する。可変利得器40および乗算器45は、第1の実施形態においては省略しても構わない。電流出力DAC50は、入力されたディジタルの誤差信号をアナログの誤差信号に変換し、アナログ電流として出力する。積分器55は、例えばキャパシタなどからなり、電流出力DAC50が出力する電流を電圧に変換する作用をする。積分器55により変換された電圧は、制御電圧VctrlとしてVCO5に与えられる。なお、電流出力DACは、電圧出力DACによっても実現することができる。この場合、積分器55は、オペアンプ回路、抵抗器、キャパシタで構成されるアナログ電圧積分器により構成し、その出力をVCO5の制御電圧とすればよい。比較器30が出力する誤差情報が一定かつ正の値である場合、積分器55をなすキャパシタには一定の電流が流れ込むから、時間に対して一定の割合で増加する制御電圧Vctrlを得ることができる。その結果、VCO5は、時間に対して単調に周波数が高くなる発振信号を生成する。ディジタル位相検出器15から電流出力DAC50までの各要素の演算は、ディジタル情報ディジタル信号の演算であり、ディジタル回路を用いて実現される。したがって、VCO5の発振周波数の線形性に影響を与える要素をディジタル処理により実現するから、抵抗器やキャパシタなどのアナログ受動素子が不要となり、回路やFMCW信号の安定性が向上する。また、受動素子の素子ばらつき等による誤差が発生しないため、高精度な演算を実現することができる。なお、積分器55までをディジタル回路で実現することもできる。この場合、積分したディジタルコードを電圧出力のDA変換器でアナログ制御電圧に変換するか、積分したディジタルコードを用いて直接ディジタル制御発振器DCO:DigitallyControlledOscillatorを制御する形態をとればよい。ただし、実施形態の信号生成回路1をFMCWレーダーに用いる場合、VCOの制御信号は時間に対してほぼ直線的に変化する必要がある。図1に示すように積分器55をキャパシタなどのアナログ回路で実現した場合、電流出力のディジタルアナログ変換器は時間に対してほぼ一定の電流を出力するように構成すればよいから、比較的低い動作速度で実現することが可能である。すなわち、VCOの制御電圧を電流出力DACおよびアナログの積分器の組み合わせにより生成する方が消費電力を削減し歪を抑え精度の高い発振信号を得ることができる。第1の実施形態の動作続いて、図3を参照して第1の実施形態の信号生成回路1の動作を説明する。図3は、図1に示した信号生成回路1の伝達関数を示している。図3において、φFMCWはFMCW信号の位相雑音、φRは基準信号Refの位相雑音、φnRは基準信号の位相雑音、Nは分周器10の分周数、φnTDCはディジタル位相検出器15で発生する量子化雑音、HLPFはLPF35の伝達関数、Dgainは可変利得器40の利得および乗算器45の利得の積、KDACは電流出力DAC50の利得、φnDACは電流出力DAC50で発生する量子化雑音、KSは積分器55の利得、frefは基準信号の周波数、KVCOはVCO5の利得、φnVCOはVCO5で発生する位相雑音である。図3における開ループ一巡伝達関数HOPは、数式1で表される。また、φnRから出力への雑音伝達関数NTFR、φnTDCから出力への雑音伝達関数NTFTDC、φnDACから出力への雑音伝達関数NTFDAC、φnVCOから出力への雑音伝達関数NTFVCOは、それぞれ数式2~5にて表される。すなわち、NTFR、NTFTDC、NTFDACはローパスフィルタの特性、NTFVCOはハイパスフィルタの特性になるため、基準信号Ref、ディジタル位相検出器15、電流出力DAC50で発生する雑音については高周波成分が抑制され、VCO5で発生する雑音については低周波成分が抑制されることがわかる。すなわち、信号生成回路1はPLLループを形成する。VCO5の発振信号の一部は、分周器10により分周されてディジタル位相検出器15に送られる。ディジタル位相検出器15は、分周された発振信号から位相情報を検出してディジタル位相情報を微分器20に送る。微分器20は、ディジタル位相情報をディジタル周波数情報に変換して比較器30に与える。比較器30は、コード生成部25が生成した周波数設定コードとディジタル周波数情報とを比較して誤差情報を出力する。誤差情報は、LPF35、可変利得器40、乗算器45を経て電流出力DAC50に送られる。電流出力DAC50は、ディジタルの誤差情報をアナログの誤差情報に変換してアナログ電流を積分器55に供給する。積分器55は、供給された電流を電圧に変換してVCO5に与える。前述の通り、信号生成回路1はPLLループを形成するから、VCO5は、コード生成部25が生成する周波数設定コードに従いFMCW信号を生成する。このように、この実施形態の信号生成回路によれば、ディジタル位相検出器から電流出力DACまでの演算を、ディジタル回路を用いて実現するので、演算部に抵抗器やキャパシタなどの受動素子が不要となり、回路やFMCW信号の安定性を向上することができる。また、受動素子の素子ばらつき等による誤差が発生しないため、回路規模を削減し高精度な演算を実現することができる。さらに、この実施形態の信号生成回路によれば、制御電圧を電流出力DACおよびキャパシタからなる積分器により生成するので、回路規模と消費電力を削減し歪を抑え精度の高い発振信号を得ることができる。第2の実施形態次に、図4、5A~5Dを参照して、第2の実施形態の信号生成回路について詳細に説明する。図4に示すように、第2の実施形態の信号生成回路2は、第1の実施形態の信号生成回路1に利得キャリブレーションの制御ループを追加したものである。以下の説明において、第1の実施形態の信号生成回路と共通する要素については共通の符号を付して示し、重複する説明を省略する。図4に示すように、第2の実施形態の信号生成回路2は、図1に示す信号生成回路1に加えて、コード生成部25が出力した周波数設定コードを微分処理する微分器60と、当該微分結果および電流出力DAC50に入力されるディジタルの誤差情報の比を演算して演算結果を乗算器45に与える利得演算部65とを備えている。乗算器45は、与えられた比を利得係数として誤差情報に乗算する。この実施形態の信号生成回路2では、利得キャリブレーション機能を提供する。図5A~5Dは、PLLが周波数設定コードに追従し三角波形状の信号を生成している場合の、第2の実施形態の信号生成回路2における信号情報の様子を示している。図5Aに示すように、コード生成部25は、例えば三角波形状で表される周波数設定コードを生成し、微分器60は、周波数設定コードを微分して図5Bに示すような波形の信号情報を出力する。図5Bに示すように、微分器60の出力は、周波数設定コードの傾きを表している。図5Cは、乗算器45が係数を誤差情報に乗算した乗算結果を示している。電流出力DAC50は、周波数設定コードの傾きに応じて値の異なる矩形波形状の信号情報図5Cをアナログ電流に変換する。アナログ電流に変換された矩形波形状の信号は積分器55により電圧に変換され、VCO5は図5Dに示される周波数特性の発振信号を出力する。利得キャリブレーションの作用プロセスがばらついた場合や信号生成回路の各要素の利得が未知な場合に、ループ帯域を一定に保ちつつ所望のループ帯域を得るためには、各要素の利得をプロセスに依らず一定の利得に正規化する必要がある。ディジタル回路は、プロセスに依存しない既知の利得を常に出力するから、実施形態の信号生成回路では、未知であるアナログ回路部の利得電流出力DAC50、積分器55、VCO5の利得KDACKSKVCOを、プロセスに依らない一定の値に正規化すればよい。この実施形態の信号生成回路2における利得キャリブレーションでは、時間に対して線形に変化する周波数設定コードの傾きと電流出力DAC50への入力情報とからKDACKSKVCOの積を利得として算出する。そして、算出した利得を用いて、電流出力DAC50への入力情報にNfref/KDACKSKVCOを乗算することで、図6に示すように、アナログ回路部全体の利得を等価的に基準信号周波数frefと分周比Nとにより決定されるプロセスに依存しない一定値に正規化することができる。すなわち、積分器60および利得演算部65により、信号生成回路2のアナログ回路部分を正規化することができ、信号生成回路2のPLLループを安定させることができる。図7は、実施形態の信号生成回路2のアナログ回路部の動作を示している。電流出力DAC50の入力情報として0より大きい固定値のOTWOscillatorTuningWordを印加すると、電流出力DAC50は常にOTWに比例した固定値の電流を積分器55に流す。したがって、積分器55の出力電圧もOTWに比例した傾きで増加するから、VCO5は、積分器55の出力電圧に応じて発振周波数を変化させ、出力信号の周波数は、積分器55の出力電圧の増加につれて高くなっていく。利得キャリブレーションにおいて求める信号生成回路2におけるアナログ回路部の利得とは、図7に示すように、ある時間で電流出力DAC50の入力情報であるOTWをΔOTWだけ微小に変化させたときに生じる、時間に対して線形に変化している出力周波数fFMCWの傾きの変化量であり、数式6にて表される。数式6からKDACKSKVCOを時間に依らない一定の値にするためには、出力周波数が時間に対して傾きが異なる線形特性となるように変化させる必要がある。負帰還ループの利得が十分高く、VCO5の出力周波数が周波数設定コードFCWに追従しているとき、信号生成回路2の出力はfFMCW=FCWNfrefという関係を満たしている。このため、出力周波数を時間に対して線形に変化させるには、周波数設定コードFCWを線形に変化させればよい。時間に対して線形に変化する周波数設定コードを周波数設定コードの傾きSCWと周波数変調を行う前のFCWの初期値FCWinitialで表現すると、数式7のようになる。よって、アナログ回路部の利得KDACKSKVCOは数式8のようになる。以上から、時間に対して線形に変化する周波数設定コードの傾きを変化させ、その傾きの変化量と傾きの変化によって生じる電流出力DAC50の入力情報の変化量を演算し、比を求めることで、アナログ回路部の利得を見積もることができる。また、時間で変化しない周波数設定コードをある時間から時間に対して線形に変化させたときの傾きと、周波数設定コードを時間に対して線形に変化させる前後に生じる電流出力DAC50の入力コードの変化量を演算することによっても、同様にアナログ回路部の利得を見積もることができる。利得キャリブレーションでは、周波数設定コードを時間に対して線形に変化させる必要があるが、実施形態の信号生成回路2では、周波数変調時に時間に対して線形に変化する周波数設定コードを用いているため、付加回路を必要としない。すなわち、第2の実施形態の信号生成回路2では、周波数設定コードを時間に対して線形に変化させ、微分器60により周波数設定コードの傾きを算出し、微分器60の微分結果を周波数設定コードの傾きとして用いることで、利得演算部65による利得キャリブレーションを実現している。なお、上記図7の説明では、電流出力DAC50の入力情報として0より大きい固定値のOTWを印加するものとしているが、これには限定されない。所定の固定値から0とする場合でも同様に説明することができる。第3の実施形態次に、図8を参照して、第3の実施形態の信号生成回路について説明する。図8に示すように、この実施形態の信号生成回路3は、第2の実施形態の信号生成回路2における利得キャリブレーションの制御ループを変更したものである。以下の説明において、第1および第2の実施形態の信号生成回路と共通する要素については共通の符号を付して示し、重複する説明を省略する。図8に示すように、第3の実施形態の信号生成回路3は、図1に示す信号生成回路1の要素に加えて、積分器70および加算器75を備えている。また、この実施形態の信号生成回路3は、コード生成部25に替えてコード生成部26を備えている。この実施形態の信号生成回路3におけるコード生成部26は、周波数設定コードの固定値および周波数設定コードの変化量情報を出力する。周波数設定コードの固定値は、時間に対して一定の値のコードである図8中a。一方、周波数設定コードの変化量情報は、周波数設定コードの変化量を正負の値で示したコードであり、周波数設定コードの傾きに相当する同b。積分器70は、コード生成部26が出力した周波数設定コードの変化量を積分して加算器75に与える。加算器75は、積分器70の積分結果とコード生成部26が出力する周波数設定コードの固定値とを加算する。加算器75の加算処理の結果、第1の実施形態のコード生成部25が出力する周波数設定コードと同様のコードが得られる同c。利得演算部65は、コード生成部26が出力する周波数設定コードの変化量情報と電流出力DAC50に入力されるディジタルの誤差情報との比を演算して演算結果を乗算器45に与える。その結果、乗算器45は、図8中dに示すような誤差情報を出力するので、VCO5は同eに示すような周波数特性の発振信号を出力することになる。すなわち、図8に示す信号生成回路3では、時間に対してパルス状に変化する周波数設定コードの変化量情報と積分器とを用いて時間に対して線形に変化する周波数設定コードを得ている。また、図8に信号生成回路3では、周波数設定コードの変化量を周波数設定コードの傾きとして利得演算部に与えることで、利得キャリブレーションを実現している。第3の実施形態の信号生成回路3においても、第2の実施形態と同様に、利得キャリブレーションを行うことでループ帯域を一定に保ち、変調帯域の確保や位相雑音の最適化を行うことができる。第4の実施形態次に、図9を参照して、第4の実施形態の信号生成回路について説明する。図9に示すように、この実施形態の信号生成回路4は、第2の実施形態の信号生成回路2における利得キャリブレーションの制御ループを変更したものである。以下の説明において、第1および第2の実施形態の信号生成回路と共通する要素については共通の符号を付して示し、重複する説明を省略する。図9に示すように、第4の実施形態の信号生成回路4は、図1に示す信号生成回路1に加えて、積分器70、加算器75、符号反転器80、セレクタ85および比較器90を備えている。また、この実施形態の信号生成回路4は、コード生成部25に替えてコード生成部27を備えている。この実施形態の信号生成回路4におけるコード生成部27は、周波数設定コードの固定値および周波数設定コードの変化量情報を出力する。周波数設定コードの固定値は、時間に対して一定の値のコードである図9中a。一方、周波数設定コードの変化量情報は、周波数設定コードの変化量の絶対値を示した時間に対して一定の値のコードであり、周波数設定コードの傾きの絶対値に相当する。符号反転器80は、周波数設定コードの変化量情報の符号を反転する。積分器70は、利得演算部65に入力される周波数設定コードの変化量情報図9中bを積分して加算器75に与える。加算器75は、コード生成部27が生成した周波数設定コードの固定値と積分器70の積分結果とを加算して周波数設定コードを生成する図9中c。加算器75は、加算結果を比較器30に与える。比較器90は、加算器75が出力する周波数設定コードを所定の第1の周波数設定情報fmaxおよび第2の周波数設定情報fminと比較する。セレクタ85は、比較器90の出力に基づいて符号反転器80の出力またはコード生成部27が生成した周波数設定コードの変化量のどちらかを選択する。セレクタ85は、選択した結果を積分器70および利得演算部65に与える。利得演算部65は、セレクタ85の出力および電流出力DAC50に入力されるディジタルの誤差情報の比を演算して演算結果を乗算器45に与える。すなわち、図9に示す第4の実施形態の信号生成回路4では、セレクタ85の出力を積分することで、時間に対して線形に変化する周波数設定コードを得ている図9中c。電流出力DAC50は、乗算器45の出力同dをアナログ電流に変換し、積分器55は当該アナログ電流を制御電圧に変換する。したがって、VCO5は、図9のeに示すような周波数特性の発振信号を出力する。セレクタ85の出力は、周波数設定コードの傾きに相当するから同b、利得演算部65は第2または第3の実施形態と同様にして、利得キャリブレーションを実現することができる。第4の実施形態の信号生成回路4においても、第2または第3の実施形態と同様に、利得キャリブレーションを行うことでループ帯域を一定に保ち、変調帯域の確保や位相雑音の最適化を行うことができる。キャリブレーションの動作例1ここで、図10を参照して、第2ないし第4の実施形態の信号生成回路2~4における利得キャリブレーション動作について詳細に説明する。図10は利得キャリブレーションの動作例を示すフローチャートである。以下、代表して図4に示す信号生成回路2を例に説明する。利得キャリブレーションに先だって、コード生成部25は、固定値の周波数設定コードを生成し比較器30に入力するステップ100。以下S100のように称する。。固定値の周波数設定コードは、LPF35、可変利得器40、乗算器45を経て電流出力DAC50に入力され、アナログ電流に変換される。積分器55は、変換されたアナログ電流を制御電圧に変換し、VCO5は当該制御電圧に基づいて発振する。このとき、周波数設定コードは固定値であるから、VCO5は所定の周波数で発振する。VCO5の発振信号は分周器10で分周されディジタル位相検出器15に入力される。ディジタル位相検出器15は、分周された発振信号から位相情報を抽出してディジタル位相情報を出力し、微分器20は、ディジタル位相情報をディジタル周波数情報に変換する。比較器30は、コード生成部25が出力する周波数設定コードとディジタル周波数情報とを比較するが、周波数設定コードが固定値であるから、誤差情報は徐々に収束していく。その結果、信号生成回路2は、所定の周波数でロックされ、VCO5の発振信号の周波数は周波数設定コードに対応した値となるS110。VCO5が所定の周波数にロックした後、コード生成部25は、時間に対して線形に変化する周波数設定コードを出力するS120。その結果、VCO5は、周波数設定コードに対応した周波数変化を伴う信号を出力し、ロックされる。すなわち、VCO5は、FMCW信号の発振を開始するS130。VCO5がFMCW信号の発振状態でロックすると、利得演算部65は、周波数設定コードの変化量情報と電流出力DAC50へ入力される誤差情報をそれぞれ保持するS140。利得演算部65がこれらの情報を保持し、平均した値を用いることでディジタル位相検出器15の量子化誤差によるキャリブレーション精度の劣化を抑えることができる。続いて、利得演算部65は、周波数設定コードの変化量傾きが1度変わったか否かを判定するS150。周波数設定コードの傾きが一度も変わっていない場合S150のNo、利得演算部65は、コード生成部25に周波数設定コードの傾きを変化させるS160。例えば、コード生成部25は、傾きが正だった周波数設定コードを負に変化させる。その結果、VCO5は、変化量が変化した周波数設定コードに対応した周波数変化を伴う信号を出力し、ロックされるS130。利得演算部65は、位相同期回路がロック後の周波数設定コードの変化量と電流出力DAC50への入力情報をそれぞれ保持するS140。周波数設定コードの傾きを1度変化させた場合S150のYes、利得演算部65は、傾きの変化前後に保持したそれぞれの変化量情報誤差情報の値を用いて周波数設定コードの傾きの変化量と電流出力DAC50に入力される情報の変化量をそれぞれ演算し、変化量同士の比を演算するS170。演算結果はNfref/KDACKSKVCOとなるため、乗算器45に演算結果を出力することで、アナログ部の利得を正規化することが可能となるS180。図10に示すキャリブレーション動作例では、利得演算部65が周波数設定コードの傾きの変化例えば正から負をコード生成部25に指示し、コード生成部25はその指示に応じて周波数設定コードの傾きを変化する。したがって、利得演算部65は、傾きの変化前後それぞれにおける周波数設定コードの変化量情報および電流出力DAC50へ入力される誤差情報を取得することができる。キャリブレーションの動作例2続いて、図11を参照して、第2ないし第4の実施形態の信号生成回路2~4における利得キャリブレーション動作の他の例について詳細に説明する。図11は利得キャリブレーションの動作例を示すフローチャートである。以下、代表して図4に示す信号生成回路2を例に説明する。なお、図11に示す動作例は、図10に示す動作例におけるステップの一部を変更したものであるから、共通する動作は共通の符号を付して示し、重複する説明を省略する。利得キャリブレーションに先だって、コード生成部25は、固定値の周波数設定コードを生成し比較器30に入力するS100。固定値の周波数設定コードは、LPF35、可変利得器40、乗算器45を経て電流出力DAC50に入力され、アナログ電流に変換される。積分器55は、変換されたアナログ電流を制御電圧に変換し、VCO5は当該制御電圧に基づいて発振する。このとき、周波数設定コードは固定値であるから、VCO5は所定の周波数で発振する。VCO5の発振信号は分周器10で分周されディジタル位相検出器15に入力される。ディジタル位相検出器15は、分周された発振信号から位相情報を抽出してディジタル位相情報を出力し、微分器20は、ディジタル位相情報をディジタル周波数情報に変換する。比較器30は、コード生成部25が出力する周波数設定コードとディジタル周波数情報とを比較するが、周波数設定コードが固定値であるから、誤差情報は徐々に収束していく。その結果、信号生成回路2は、所定の周波数でロックされ、VCO5の発振信号の周波数は周波数設定コードに対応した値となるS110。VCO5が所定の周波数にロックした後、コード生成部25は、時間に対して線形に変化するとともに所定の間隔でその傾きも変化する周波数設定コードを出力するS220。例えば、コード生成部25は、時間に対して三角波形状で表される値をもつ周波数設定コードを出力する。出力直後においては、コード生成部25は、例えば時間に対して線形に増加するようなコードを出力する。その結果、VCO5は、周波数設定コードに対応した周波数変化を伴う信号を出力し、ロックされる。すなわち、VCO5は、FMCW信号の発振を開始するS130。VCO5がFMCW信号の発振状態でロックすると、利得演算部65は、周波数設定コードの変化量情報と電流出力DAC50へ入力される誤差情報をそれぞれ保持するS140。コード生成部25は、所定の時間間隔で周波数設定コードの傾きを変化させるS245。例えば、当初出力していた周波数設定コードの変化量が正であれば、コード生成部25は、周波数設定コードの変化量を負に変化させる。なお、利得演算部65は、コード生成部25が生成する周波数設定コードの傾きを常に監視しており、傾きの変化が2回生じたか否かを判定するS250。1回しか変化していなければS250のNo、VCO5は、傾きが変化した周波数設定コードに対応した周波数変化を伴う信号を出力してロックされS130、利得演算部65は、位相同期回路がロック後の周波数設定コードの変化量と電流出力DAC50への入力情報をそれぞれ保持するS140。すなわち、傾きの変化が1回だけの場合、利得演算部65は傾きの変化前の情報しか保持していないから、VCO5がロックした後に変化量入力情報を再度保持する。傾きの変化が2回生じた場合S250のYes、利得演算部65は、傾きの変化前後のそれぞれの情報を既に取得しているから、利得演算部65は、傾きの変化前後に保持したそれぞれの変化量情報誤差情報の値を用いて周波数設定コードの傾きの変化量と電流出力DAC50に入力される情報の変化量をそれぞれ演算し、変化量同士の比を演算するS170。演算結果はNfref/KDACKSKVCOとなるため、乗算器45に演算結果を出力することで、アナログ部の利得を正規化することが可能となるS180。図11に示すキャリブレーション動作例では、コード生成部25が自ら三角波等のFMCW信号を生成し、利得演算部65が周波数設定コードの傾きの変化を検出するので、傾きの前後それぞれにおける周波数設定コードの変化量情報および電流出力DAC50へ入力される誤差情報を取得することができる。第5の実施形態次に、図12を参照して、第5の実施形態に係るレーダー装置について説明する。この実施形態に係るレーダー装置は、第1~第4の実施形態に係る信号生成回路1~4を利用したものである。そこで、第1~第4の実施形態と共通する要素は共通する符号を付して示し、共通する説明を省略する。図12に示すように、この実施形態に係るレーダー装置6は、第1~第4の実施形態に係る信号生成回路1-4、電力増幅部205、送信アンテナANT1、受信アンテナANT2、高周波増幅部210、結合器CPL、ミキサ215、ローパスフィルタ220、増幅部225、A/D変換部230ADC230、バンドパスフィルタ235BPF235、周波数変換部240、フーリエ変換部245を備えている。電力増幅部205は、信号生成回路1-4の発振信号を所定の電力まで増幅する送信用アンプである。送信アンテナANT1は、電力増幅部205が増幅した高周波信号を空間に放射する。受信アンテナANT2は、送信アンテナANT1から送信されレーダー装置6の探知あるいは計測対象物Xが反射した反射信号を受信する。高周波増幅部210は、受信アンテナANT2が受信した反射信号を所定のレベルまで増幅する。高周波増幅部210は、例えば、LNAなど高い周波数に適した増幅器を用いることが望ましい。結合器CPLは、信号生成回路1-4の出力信号電力増幅部105の入力の前段を分岐する。なお、結合器CPLに代えて、信号生成回路1-4の出力を直接分岐してもよい。ミキサ215は、高周波増幅部210が増幅した反射信号と結合器CPLが分岐した発振信号とを乗算する。反射信号の周波数をfr発振信号の周波数をftとすると、ミキサ215は、frftと|fr-ft|の信号を出力する。ローパスフィルタ220は、ミキサ215の出力のうち、|fr-ft|の周波数のビート信号のみを通過させる。併せて、ローパスフィルタ220は、後段のA/D変換の折り畳み周波数以上の信号を除去する作用もする。増幅部225は、後段のアナログデジタル変換に必要なレベルまでビート信号を増幅する。ADC230は、増幅部225が増幅したビート信号をA/D変換する。BPF235は、フリッカ雑音の雑音成分をディジタル的に除去するとともに、アナログ段階のローパスフィルタ120で除去し切れなかった高周波成分をディジタル的に除去する。その結果、BPF235は、ビート信号の信号成分のみを取り出すことになる。周波数変換部240は、得られたビート信号の信号成分をフーリエ変換に適した周波数に変換する。フーリエ変換部245は、ビート信号の信号成分から送信した発振信号と受信した反射信号との時間差を算出して探知対象までの距離を算出する演算を行う。この実施形態によれば、第1~第4の実施形態に係る信号生成回路を用いたので、低雑音で高周波数精度かつ高線形なFMCW信号を用いたレーダー装置を実現することができる。本発明のいくつかの実施形態を説明したが,これらの実施形態は,例として提示したものであり,発明の範囲を限定することは意図していない。これら新規な実施形態は,その他の様々な形態で実施されることが可能であり,発明の要旨を逸脱しない範囲で,種々の省略,置き換え,変更を行うことができる。これら実施形態やその変形は,発明の範囲や要旨に含まれるとともに,特許請求の範囲に記載された発明とその均等の範囲に含まれる。"