絶縁樹脂層と、前記絶縁樹脂層の一方の主表面に設けられた配線層と、前記配線層と電気的に接続され、前記配線層から前記絶縁樹脂層側に突出している突起電極と、を備え、前記突起電極の側面に凹凸が形成され、前記突起電極の頂部面、及び前記配線層の前記突起電極側の主表面よりも前記突起電極の側面の方が表面粗さが大きいことを特徴とする素子搭載用基板。前記凹凸は、前記側面上の任意の2点間の直線距離に対する、前記2点間の凹凸の表面に沿った道のりの割合が、1.22より大きいものであることを特徴とする請求項1に記載の素子搭載用基板。前記側面の表面粗さRmaxは、1.0~2.0μmであることを特徴とする請求項1に記載の素子搭載用基板。前記突起電極は、圧延金属からなることを特徴とする請求項1ないし3のいずれか1項に記載の素子搭載用基板。請求項1ないし4のいずれか1項に記載の素子搭載用基板と、前記突起電極に対向する素子電極が設けられた半導体素子と、を備え、前記突起電極が前記絶縁樹脂層を貫通し、前記突起電極と前記素子電極とが電気的に接続されていることを特徴とする半導体モジュール。突起電極が突設され、圧延金属からなる金属板を準備する工程と、前記突起電極の側面に凹凸を形成し、当該側面の表面粗さを前記突起電極の頂部面、及び前記金属板の前記突起電極側の主表面の表面粗さよりも大きくする粗化工程と、前記突起電極が形成された側の前記金属板の主表面に絶縁樹脂層を積層する工程と、前記金属板を選択的に除去して配線層を形成する工程と、を含むことを特徴とする素子搭載用基板の製造方法。突起電極が突設され、圧延金属からなる金属板を準備する工程と、前記突起電極の側面に凹凸を形成し、当該側面の表面粗さを前記突起電極の頂部面、及び前記金属板の前記突起電極側の主表面の表面粗さよりも大きくする粗化工程と、前記金属板と、前記突起電極に対応する素子電極が設けられた半導体素子とを、絶縁樹脂層を介して圧着し、前記突起電極が前記絶縁樹脂層を貫通することにより、前記突起電極と前記素子電極とを電気的に接続させる圧着工程と、前記金属板を選択的に除去して配線層を形成する工程と、を含むことを特徴とする半導体モジュールの製造方法。前記絶縁樹脂層は、加圧によって塑性流動を起こすことを特徴とする請求項7に記載の半導体モジュールの製造方法。しかしながら、一般に突起構造を構成する材料には導電性を有する銅などの金属が採用されるため、突起構造と絶縁樹脂層とでは熱膨張係数が異なる。そのため、熱処理や使用環境における温度変化によって突起構造と絶縁樹脂層の界面には熱応力が発生し、突起構造と絶縁樹脂層との間の密着性が低下してしまうおそれがあった。そして、これにより、突起構造と半導体素子の電極との間の接続信頼性が低下してしまうおそれがあった。本発明はこうした状況に鑑みてなされたものであり、その目的は、突起構造と半導体素子の電極とを接続する構造において、突起構造と半導体素子の電極との間の接続信頼性を向上させる技術の提供にある。上記課題を解決するために、本発明のある態様は素子搭載用基板である。この素子搭載用基板は、絶縁樹脂層と、絶縁樹脂層の一方の主表面に設けられた配線層と、配線層と電気的に接続され、配線層から絶縁樹脂層側に突出している突起電極と、を備え、突起電極の側面に凹凸が形成され、突起電極の頂部面よりも側面の方が表面粗さが大きい。この態様によれば、上記態様の素子搭載用基板に半導体素子が積層された場合に、突起電極と半導体素子の素子電極との間の接続信頼性が向上する。上記態様において、凹凸は、側面上の任意の2点間の直線距離に対する、2点間の凹凸の表面に沿った道のりの割合が、1.22より大きいものであってもよい。上記態様において、側面の表面粗さRmaxは、1.0~2.0μmであってもよい。上記態様において、突起電極は、圧延金属からなるものであってもよい。本発明の他の態様は、半導体モジュールである。この半導体モジュールは、上述したいずれかの態様の素子搭載用基板と、突起電極に対向する素子電極が設けられた半導体素子と、を備え、突起電極が絶縁樹脂層を貫通し、突起電極と前記素子電極とが電気的に接続されている。本発明のさらに他の態様は、携帯機器である。この携帯機器は、上述したいずれかの態様の半導体モジュールを搭載している。本発明のさらに他の態様は、素子搭載用基板の製造方法である。この素子搭載用基板の製造方法は、突起電極が突設され、圧延金属からなる金属板を準備する工程と、突起電極の側面に凹凸を形成する粗化工程と、突起電極が形成された側の金属板の主表面に絶縁樹脂層を積層する工程と、金属板を選択的に除去して配線層を形成する工程と、を含む。本発明のさらに他の態様もまた、素子搭載用基板の製造方法である。この素子搭載用基板の製造方法は、金属板の一方の主表面における所定の領域に金属層を形成する工程と、金属層をマスクとして、金属層が形成された側の金属板の主表面を選択的に除去して突起電極を形成する工程と、突起電極の側面に凹凸を形成する粗化工程と、突起電極が形成された側の金属板の主表面に絶縁樹脂層を積層する工程と、金属板を選択的に除去して配線層を形成する工程と、を含む。本発明のさらに他の態様は、半導体モジュールの製造方法である。この半導体モジュールの製造方法は、突起電極が突設され、圧延金属からなる金属板を準備する工程と、突起電極の側面に凹凸を形成する粗化工程と、金属板と、突起電極に対応する素子電極が設けられた半導体素子とを、絶縁樹脂層を介して圧着し、突起電極が絶縁樹脂層を貫通することにより、突起電極と素子電極とを電気的に接続させる圧着工程と、金属板を選択的に除去して配線層を形成する工程と、を含む。本発明のさらに他の態様もまた、半導体モジュールの製造方法である。この半導体モジュールの製造方法は、金属板の一方の主表面における所定の領域に金属層を形成する工程と、金属層をマスクとして、金属層が形成された側の金属板の主表面を選択的に除去して突起電極を形成する工程と、突起電極の側面に凹凸を形成する粗化工程と、金属板と、突起電極に対応する素子電極が設けられた半導体素子とを、絶縁樹脂層を介して圧着し、突起電極が絶縁樹脂層を貫通することにより、突起電極と素子電極とを電気的に接続させる圧着工程と、金属板を選択的に除去して配線層を形成する工程と、を含む。上記態様において、絶縁樹脂層は、加圧によって塑性流動を起こすものであってもよい。本発明によれば、突起構造と半導体素子の電極とを接続する構造において、突起構造と半導体素子の電極との間の接続信頼性を向上させることができる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。実施形態1図1は、実施形態1に係る素子搭載用基板10およびこれを用いた半導体モジュール30の構成を示す概略断面図である。半導体モジュール30は、素子搭載用基板10およびこれに搭載された半導体素子50を備える。素子搭載用基板10は、絶縁樹脂層12と、絶縁樹脂層12の一方の主表面に設けられた配線層14と、配線層14と電気的に接続され、配線層14から絶縁樹脂層12側に突出している突起電極16とを備える。絶縁樹脂層12は、絶縁性の樹脂からなり、たとえば加圧したときに塑性流動を引き起こす材料で形成されている。加圧したときに塑性流動を引き起こす材料としては、エポキシ系熱硬化型樹脂が挙げられる。絶縁樹脂層12に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度160°C、圧力8Mpaの条件下で、粘度が1kPasの特性を有する材料であればよい。また、このエポキシ系熱硬化型樹脂は、たとえば温度160°Cの条件下で、5~15Mpaで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約1/8に低下する。これに対して、熱硬化前のBステージのエポキシ樹脂は、ガラス転移温度Tg以下の条件下では、樹脂を加圧しない場合と同程度に、粘性がなく、加圧しても粘性は生じない。また、このエポキシ系熱硬化型樹脂は、約3~4の誘電率を有する誘電体である。配線層14は、絶縁樹脂層12の一方の主表面に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。配線層14には、絶縁樹脂層12側に突起電極16が突設されている。本実施例においては、配線層14と突起電極16とは一体的に形成されているが、特にこれに限定されない。配線層14の絶縁樹脂層12と反対側の主表面には、配線層14の酸化などを防ぐための保護層18が設けられている。保護層18としては、ソルダーレジスト層などが挙げられる。保護層18の所定の領域には開口部18aが形成されており、開口部18aによって配線層14の一部が露出している。開口部18aが形成された位置には外部接続電極としてのはんだバンプ20が形成され、はんだバンプ20と配線層14とが電気的に接続されている。はんだバンプ20を形成する位置、すなわち開口部18aの形成領域は、たとえば再配線を引き回した先の端部である。突起電極16は平面視で丸型であり、頂部に近づくにつれて径が細くなるように形成された側面を備えている。なお、突起電極16の形状は特に限定されず、たとえば、所定の径を有する円柱状であってもよい。また、平面視で四角形などの多角形であってもよい。また、突起電極16は、その側面に凹凸が形成されており、突起電極16の頂部面よりも側面の方が表面粗さが大きくなっている。ここで、側面の凹凸は、側面上の任意の2点間の直線距離に対する、2点間の凹凸の表面に沿った道のりの割合が、1.22より大きいことが好ましい。ここで、側面の凹凸が、側面上の任意の2点間の直線距離に対する2点間の凹凸の表面に沿った道のりの割合が1.22以下となる程度のものであった場合には、突起電極16と絶縁樹脂層12との間の密着性を向上させることができる所望のアンカー効果が得られにくくなる。そのため、凹凸は、2点間の距離に対する道のりの割合が1.22より大きいことが好ましい。また、突起電極16の側面の表面粗さRmaxは、1.0~2.0μmとなっている。ここで、側面の表面粗さがRmaxで1.0μmよりも小さい場合には、突起電極16と絶縁樹脂層12との間の密着性を向上させることができる所望のアンカー効果が得られにくく、2.0μmよりも大きい場合には絶縁樹脂層12が凹部内に入り込めずに、突起電極16と絶縁樹脂層12との間に空間ができてしまうおそれがある。そして、その空間の発達により、熱応力が生じた際に、そこから突起電極16と絶縁樹脂層12とが剥離しやすくなってしまう。そのため、凹凸は上記範囲内のものであることが好ましい。また所望のアンカー効果が得られる凹凸の程度は、実験によって求めることができる。突起電極16の表面には、たとえば電解めっき法あるいは無電解めっき法により形成された、ニッケルNi/金Auめっき層などの金属層17が被覆されている。なお、金属層17は設けなくてもよい。上述の構成を備えた素子搭載用基板10に半導体素子50が搭載されて半導体モジュール30が形成される。本実施形態の半導体モジュール30は、素子搭載用基板10の突起電極16と、半導体素子50の素子電極52とが絶縁樹脂層12を介して電気的に接続された構造である。半導体素子50は、突起電極16のそれぞれに対向する素子電極52を有する。また、絶縁樹脂層12に接する側の半導体素子50の主表面には、素子電極52が露出するように開口が設けられた素子保護層54が積層されている。素子電極52の表面には、Ni/Auめっき層などの金属層56が被覆されていている。なお、金属層56は設けなくてもよい。半導体素子50の具体例としては、集積回路IC、大規模集積回路LSIなどの半導体チップが挙げられる。素子保護層54の具体例としては、ポリイミド層が挙げられる。また、素子電極52には、たとえばアルミニウムAlが用いられる。本実施形態においては、絶縁樹脂層12が、素子搭載用基板10と半導体素子50との間に設けられ、素子搭載用基板10が絶縁樹脂層12の一方の主表面に圧着され、半導体素子50が他方の主表面に圧着されている。そして、突起電極16が、絶縁樹脂層12を貫通して、半導体素子50に設けられた素子電極52と電気的に接続されている。絶縁樹脂層12は、加圧により塑性流動を起こす材料からなるため、素子搭載用基板10、絶縁樹脂層12および半導体素子50がこの順で一体化された状態において、突起電極16と素子電極52との間に絶縁樹脂層12の残膜が介在することが抑制され、接続信頼性の向上が図られる。また、突起電極16および素子電極52の表面には、それぞれ金属層17および金属層56が被覆されている。そのため、突起電極16と素子電極52とは、互いの最表面に配置された金同士が接合金-金接合するため、突起電極16と素子電極52との接続信頼性がさらに向上する。素子搭載用基板および半導体モジュールの製造方法図2A~Gは、本実施形態における突起電極16の形成方法を示す工程断面図である。図2Aに示すように、少なくとも、突起電極16の高さと配線層14の厚さとの和より大きい厚さを有する金属板としての銅板13を用意する。ここで、銅板13は圧延銅からなるものである。次に、図2Bに示すように、リソグラフィ法により、銅板13の一方の主表面に突起電極16のパターンに合わせてレジスト70を選択的に形成する。具体的には、ラミネーター装置を用いて銅板13に所定膜厚のレジスト膜を貼り付け、突起電極16のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板13の上にレジスト70を選択的に形成する。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板13の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。次に、図2Cに示すように、レジスト70をマスクとして、銅板13に所定のパターンの突起電極16を形成する。具体的には、レジスト70をマスクとして銅板13をエッチングすることにより、所定のパターンを有する突起電極16を形成する。次に、図2Dに示すように、レジスト70を剥離剤を用いて剥離した後、突起電極16の頂部面よりも側面の方が表面粗さが大きくなるように、側面に凹凸を形成すべく突起電極16の表面に粗化処理を施す。粗化処理としては、たとえば、CZ処理登録商標などの薬液処理、プラズマ処理などが挙げられる。CZ処理では、たとえばギ酸と塩酸の混合液などからなる薬液に銅板13を浸漬し、突起電極16の表面をエッチングすることで突起電極16の表面を粗化する。本実施形態では、銅板13が圧延銅からなるため、突起電極16を形成する銅の結晶粒は、その長軸が突起電極16の頂部面に平行に、短軸が突起電極16の頂部面に略垂直となるように並んでいる。このため、突起電極16表面の粗化処理によって、突起電極16の側面に銅の結晶粒に応じた凹凸を形成するとともに、頂部面を略平坦に保つことができる。また、プラズマ処理の場合は、たとえば600Wの高周波出力、圧力が1.5Paの条件下で、銅板13を所定時間酸素40sccm、塩素60sccmからなるプラズマガス雰囲気に曝し、突起電極16の表面をエッチングすることで突起電極16の表面を粗化する。なお、プラズマ処理の場合には、突起電極16の頂部面を被覆して頂部面が粗化されないようにしておく。次に、図2Eに示すように、リソグラフィ法により、突起電極16の頂部面が露出するようにレジスト71を選択的に形成する。次に、図2Fに示すように、突起電極16の頂部面に、たとえば電解めっき法あるいは無電解めっき法により、ニッケルNi/金Auめっき層などの金属層17を形成する。前述のように、突起電極16表面の粗化処理によっても突起電極16の頂部面は略平坦に保たれているため、頂部面上に略平坦で厚さムラのない金属層17を形成することができる。次に、図2Gに示すように、レジスト71を剥離して除去する。以上説明した工程により、銅板13に突起電極16が形成される。突起電極16における基底部の径、頂部の径、高さは、たとえばそれぞれ、50~150μmφ、45~100μmφ、20μmである。また、金属層17のNi層およびAu層の厚さは、たとえばそれぞれ、3.0μm、0.5μmである。図3A~Fは、配線層14の形成方法、突起電極16と素子電極52との接続方法を示す工程断面図である。図3Aに示すように、突起電極16が絶縁樹脂層12側を向くようにして、銅板13を絶縁樹脂層12の一方の主表面側に配置する。また、突起電極16に対向する素子電極52が設けられた半導体素子50を、絶縁樹脂層12の他方の主表面に配置する。素子電極52には、たとえばNi/Auめっき層などの金属層56が被覆されている。絶縁樹脂層12の厚さは突起電極16の高さ程度であり、約20μmである。そして、プレス装置を用いて、銅板13と半導体素子50とを、絶縁樹脂層12を介して圧着する。プレス加工時の圧力および温度は、それぞれ約5Mpaおよび180°Cである。プレス加工により、絶縁樹脂層12が塑性流動を起こし、突起電極16が絶縁樹脂層12を貫通する。そして、図3Bに示すように、銅板13、絶縁樹脂層12および半導体素子50が一体化され、突起電極16と素子電極52とが圧着して、突起電極16と素子電極52とが電気的に接続される。突起電極16と素子電極52とにはそれぞれ金属層17および金属層56が被覆されているため、突起電極16と素子電極52とは金-金接合する。また、突起電極16は、その全体的な形状が先端に近づくにつれて径が細くなるような形状であるため、突起電極16が絶縁樹脂層12をスムースに貫通する。本実施形態では、銅板13を絶縁樹脂層12に圧着することで、突起電極16が形成された側の銅板13の主表面に絶縁樹脂層12を積層している。次に、図3Cに示すように、リソグラフィ法により、絶縁樹脂層12と反対側の銅板13の主表面に、配線層14のパターンに合わせてレジスト72を選択的に形成する。次に、図3Dに示すように、レジスト72をマスクとして銅板13の主表面をエッチングして、銅板13に所定のパターンの配線層14を形成する。その後、レジスト72を剥離する。本実施形態における配線層14の厚さは約20μmである。次に、図3Eに示すように、リソグラフィー法により、はんだバンプ20の形成位置に対応する領域に開口部18aを有する保護層18を、絶縁樹脂層12と反対側の配線層14の主表面に形成する。次に、図3Fに示すように、開口部18a内にはんだバンプ20を形成する。以上説明した製造工程により、半導体モジュール30が形成される。また、半導体素子50を搭載しなかった場合には、素子搭載用基板10が得られる。熱衝撃試験信頼性の評価上述の手順により形成した半導体モジュール30実施例と、突起電極の表面に粗化処理を施さなかった半導体モジュール比較例について、JISC0025に規定されている熱衝撃試験を行った結果を表1に示す。表1において、実施例および比較例における表面の凹凸の程度は、以下のようにして測定した。すなわち、まず突起電極の側断面のSEM走査型電子顕微鏡画像上で、突起電極の側面および頂部面について、それぞれ任意の10箇所に2点間の直線距離が5μmとなるように2点を設定した。そして、設定した2点間の突起電極表面に沿った道のりを実測した。そして、実測された道のりの値を5μmで除して凹凸の程度を求めた。熱衝撃試験を行った結果、比較例の突起電極では絶縁樹脂層12との間の剥離が見られたのに対し、実施例の突起電極16では絶縁樹脂層12との間の剥離は見られなかった。以上説明したように、本実施形態の素子搭載用基板10は、突起電極16の側面に粗化処理を施して凹凸を形成して、頂部面に対して側面の表面粗さを大きくしている。このため、凹凸によるアンカー効果によって、突起電極16と絶縁樹脂層12との間の密着性が向上する。これにより、半導体モジュール30の製造工程や、半導体モジュール30のプリント配線基板への実装工程、あるいは使用環境下などにおける温度変化によって熱応力が発生した場合であっても、突起電極16と絶縁樹脂層12との剥離を抑えることができる。その結果、素子搭載用基板10に半導体素子50を積層した場合において、突起電極16と素子電極52との間に断線が生じにくくなり、突起電極16と素子電極52との間の接続信頼性が向上する。また、突起電極16の位置決めが確実にできることからも、突起電極16と素子電極52との間の接続信頼性が向上する。さらに、突起電極16表面に粗化処理を施しても突起電極16の頂部面は平坦に保たれるため、突起電極16と素子電極52との間の接触性の低下を防ぐことができ、両者の接続信頼性が向上する。そして、突起電極16と素子電極52との間の接続信頼性が向上するため、半導体モジュール30をプリント配線基板に実装した場合に、半導体モジュール30のプリント配線基板への実装信頼性が向上する。実施形態2上述の実施形態1では、金属板として圧延銅からなる銅板13を用いたが、本実施形態では金属板として圧延金属だけでなく電解金属を用いることができる点が実施形態1と異なる。以下、本実施形態について説明する。なお、突起電極16と素子電極52の接続方法は実施形態1と同様であり、実施形態1と同一の構成については同一の符号を付し、その説明は省略する。図4A~Eは、実施形態2における突起電極16の形成方法を示す工程断面図である。図4Aに示すように、少なくとも、突起電極16の高さと配線層14の厚さとの和より大きい厚さを有する金属板としての銅板13を用意する。ここで、銅板13は圧延銅あるいは電解銅からなるものである。次に、図4Bに示すように、リソグラフィ法により、銅板13の一方の主表面に突起電極16の形成予定領域に開口部73aを有するレジスト73を選択的に形成する。次に、図4Cに示すように、開口部73aにおいて露出している銅板13の表面に、たとえば電解めっき法あるいは無電解めっき法により、ニッケルNi/金Auめっき層などの金属層17を形成する。銅板13の表面は、粗化処理前であるため略平坦に保たれている。そのため、銅板13の表面に平坦で厚さムラのない金属層17を形成することができる。次に、図4Dに示すように、レジスト73を剥離する。次に、図4Eに示すように、金属層17をマスクとして、銅板13に所定のパターンの突起電極16を形成する。続いて、突起電極16の頂部面よりも側面の方が表面粗さが大きくなるように、側面に凹凸を形成すべく突起電極16の表面に粗化処理を施す。ここで、銅板13として電解銅が用いられた場合、突起電極16を形成する銅の結晶粒は、突起電極16の頂部面に対して垂直に並んでいる。そのため、実施形態1と同様に金属層17を形成する前に突起電極16表面に粗化処理を施すと、頂部面にも凹凸が形成されてしまう。その結果、平坦な金属層17が形成されず、素子電極52との間の接続信頼性が低下してしまう。しかしながら、本実施形態では、粗化処理前に金属層17を形成しているため、銅板13が電解銅からなる場合であっても、突起電極16の頂部面を平坦に保つことができ、その結果、素子電極52との接触面が平坦に保たれる。以上説明した工程により、銅板13に突起電極16が形成される。本実施形態によれば、実施形態1の上述の効果に加えて、さらに次のような効果が得られる。すなわち、本実施形態では、突起電極16表面に粗化処理を施す前に、突起電極16の頂部面に金属層17を形成しているため、銅板13に電解銅を用いた場合であっても、突起電極16の頂部面を平坦に保つことができる。そのため、銅板13に電解銅を用いた場合であっても、突起電極16と絶縁樹脂層12との密着性を向上させつつ、突起電極16と素子電極52との接続信頼性を向上させることができる。また、金属層17を突起電極16形成時のマスクとして用いているため、素子搭載用基板10の製造工程数を削減することができる。実施形態3次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末PDA、デジタルビデオカメラDVC、及びデジタルスチルカメラDSCといった電子機器であってもよい。図5は本発明の実施形態に係る半導体モジュール30を備えた携帯電話の構成を示す図である。携帯電話111は、第1の筐体112と第2の筐体114が可動部120によって連結される構造になっている。第1の筐体112と第2の筐体114は可動部120を軸として回動可能である。第1の筐体112には文字や画像等の情報を表示する表示部118やスピーカ部124が設けられている。第2の筐体114には操作用ボタンなどの操作部122やマイク部126が設けられている。なお、本発明の各実施形態に係る半導体モジュール30はこうした携帯電話111の内部に搭載されている。図6は図5に示した携帯電話の部分断面図第1の筐体112の断面図である。本発明の各実施形態に係る半導体モジュール30は、はんだバンプ20を介してプリント基板128に搭載され、こうしたプリント基板128を介して表示部118などと電気的に接続されている。また、半導体モジュール30の裏面側はんだバンプ20とは反対側の面には金属基板などの放熱基板116が設けられ、たとえば、半導体モジュール30から発生する熱を第1の筐体112内部に篭もらせることなく、効率的に第1の筐体112の外部に放熱することができるようになっている。本発明の実施形態に係る素子搭載用基板10および半導体モジュール30によれば、半導体モジュール30のプリント配線基板への実装信頼性が向上する。そのため、こうした半導体モジュール30を搭載した本実施形態に係る携帯機器については、その信頼性が向上する。本発明は、上述の各実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。たとえば、上述の実施形態では、素子搭載用基板の配線層は単層であったが、これに限定されず、配線層はさらに多層化したものであってもよい。また、配線層の最外面にはんだバンプが形成されているが、これに限定されない。たとえば、配線層にMOSトランジスタを接着し、MOSトランジスタのソース電極、ドレイン電極およびゲート電極を配線層に電気的に接続してもよい。また、本発明の構成は、ウエハレベルCSPChipSizePackageプロセスと呼ばれる半導体パッケージの製造プロセスに適用することができる。これによれば、半導体モジュールの薄型化小型化を図ることができる。