第1の配線層を形成し、該第1の配線層を覆って第1の絶縁層を形成し、該第1の絶縁層上に半導体層を形成し、該半導体層上に導電膜を形成し、該導電膜に少なくとも2段階のエッチングを行って第2の配線層を離間させて形成し、前記2段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記半導体層に対するエッチングレートより高い条件により行う第1のエッチング工程と、前記導電膜及び前記半導体層に対するエッチングレートが、前記第1のエッチング工程よりも高い条件により行う第2のエッチング工程と、を有することを特徴とするトランジスタの作製方法。第1の配線層を形成し、該第1の配線層を覆って第1の絶縁層を形成し、該第1の絶縁層上に導電膜を形成し、該導電膜に少なくとも2段階のエッチングを行って第1の絶縁層及び第2の配線層を離間させて形成し、該第1の絶縁層及び該第2の配線層上に半導体層を形成し、前記2段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記第1の絶縁層に対するエッチングレートより高い条件により行う第1のエッチング工程と、前記導電膜及び前記第1の絶縁層に対するエッチングレートが、前記第1のエッチング工程よりも高い条件により行う第2のエッチング工程と、を有することを特徴とするトランジスタの作製方法。半導体層を形成し、該半導体層上に導電膜を形成し、該導電膜に少なくとも2段階のエッチングを行って半導体層及び第1の配線層を離間させて形成し、該第1の配線層及び前記半導体層を覆って絶縁層を形成し、該絶縁層上に半導体層と重畳して第2の配線層を形成し、前記2段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記半導体層に対するエッチングレートより高い条件により行う第1のエッチング工程と、前記導電膜及び前記半導体層に対するエッチングレートが、前記第1のエッチング工程よりも高い条件により行う第2のエッチング工程と、を有することを特徴とするトランジスタの作製方法。下地絶縁層を形成し、該下地絶縁層上に導電膜を形成し、該導電膜に少なくとも2段階のエッチングを行って下地絶縁層及び第1の配線層を離間させて形成し、該下地絶縁層及び該第1の配線層上に半導体層を形成し、該下地絶縁層、該半導体層及び該第1の配線層を覆って絶縁層を形成し、該絶縁層上に該半導体層と重畳して第2の配線層を形成し、前記2段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記下地絶縁層に対するエッチングレートより高い条件により行う第1のエッチング工程と、前記導電膜及び前記下地絶縁層に対するエッチングレートが、前記第1のエッチング工程よりも高い条件により行う第2のエッチング工程と、を有することを特徴とするトランジスタの作製方法。請求項1乃至請求項4のいずれか一において、前記第1のエッチングはSF6を用いて行い、前記第2のエッチングはBCl3とCl2の混合ガスを用いて行うことを特徴とするトランジスタの作製方法。本発明の一態様は、オン電流が十分に大きく、オフ電流が十分に小さいトランジスタを提供することを課題とする。オン電流が十分に大きく、オフ電流が十分に小さいトランジスタはスイッチング特性を良好なものとすることができる。ところで、トランジスタを各種製品に応用するに際して、トランジスタは高い信頼性を有することが好ましい。トランジスタの信頼性を調べるための手法の一つに、バイアス-熱ストレス試験以下、BT試験と呼ぶ。がある。BT試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、BT試験前後におけるトランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標となる。BT試験前後において、しきい値電圧の変化量が小さいほど信頼性が高い。具体的には、トランジスタが形成されている基板の温度を一定に維持し、トランジスタのソースとドレインを同電位とし、ゲートにはソース及びドレインとは異なる電位を一定時間与える。基板の温度は、試験目的に応じて適宜設定すればよい。なお、BT試験では、ゲートに与える電位がソース及びドレインの同電位よりも高く、-BT試験では、ゲートに与える電位がソース及びドレインの同電位よりも低い。BT試験の試験強度は、基板温度、ゲート絶縁層に加えられる電界強度及び電界印加時間により決定することができる。ゲート絶縁層中の電界強度は、ゲート、ソース及びドレイン間の電位差をゲート絶縁層の厚さで除して決定される。例えば、厚さが100nmのゲート絶縁層中の電界強度を2MV/cmとする場合には、該電位差を20Vとすればよい。なお、チャネル形成領域に酸化物半導体を用いたトランジスタにおいてもBT試験によるしきい値電圧の変化が確認される。そこで、本発明の一態様は、長期間の使用に際しても、しきい値電圧がシフトしにくく、信頼性の高いトランジスタを提供することを課題とする。従って、本発明の一態様として、好ましくは、スイッチング特性が良好で、且つ信頼性が高いトランジスタを提供することを課題とする。本発明の一態様である信頼性が高いトランジスタは、設けられる各層の被覆性を良好なものとすることで得ることができる。トランジスタに設けられる各層の被覆性を高めるために、特に、配線層のテーパ角を小さくする。本発明の一態様の好ましい形態として、具体的な構成を以下に説明する。本発明の一態様は、少なくとも第1のエッチングと第2のエッチングにより構成されるエッチング方法である。第1のエッチングには、エッチングされる膜に対するエッチングレートが該エッチングされる膜の下に接して設けられている層に対するエッチングレートより高く、且つ該エッチングを、マスクを後退させつつ行うことができるエッチング方法を採用する。第2のエッチングには、該エッチングされる膜の下に接して設けられている層に対するエッチングレート、及び該エッチングされる膜に対するエッチングレートが第1のエッチングよりも高い方法を採用することが好ましい。本発明の一態様において、第2のエッチングは第1のエッチングよりも短時間の工程であることが好ましい。本発明の一態様であるエッチング方法は、トランジスタの作製工程に適用することができる。特に、エッチングされる膜が導電膜である場合に、本発明の一態様であるエッチング方法を適用することが好ましい。BGTC構造において、エッチングされる膜がソース電極及びドレイン電極となる導電膜であり、該エッチングされる膜の下に接して設けられている層が半導体層である場合に、本発明の一態様であるエッチング方法を用いることが好ましい。BGBC構造において、エッチングされる膜がソース電極及びドレイン電極となる導電膜であり、該エッチングされる膜の下に接して設けられている層がゲート絶縁層である場合に、本発明の一態様であるエッチング方法を用いることが好ましい。ただし、これに限定されず、BGTC構造またはBGBC構造において、ゲート電極となる導電膜のエッチングに際して、本発明の一態様であるエッチング方法を適用してもよい。このとき、該エッチングされる膜の下に接して設けられている層は基板である。TGTC構造において、エッチングされる膜がソース電極及びドレイン電極となる導電膜であり、該エッチングされる膜の下に接して設けられている層が半導体層である場合に、本発明の一態様であるエッチング方法を用いることが好ましい。TGBC構造において、エッチングされる膜がソース電極及びドレイン電極となる導電膜であり、該エッチングされる膜の下に接して設けられている層が下地層である場合に、本発明の一態様であるエッチング方法を用いることが好ましい。ただし、これに限定されず、TGTC構造またはTGBC構造においても、ゲート電極となる導電膜のエッチングに際して、本発明の一態様であるエッチング方法を適用してもよい。このとき、該エッチングされる膜の下に接して設けられている層はゲート絶縁層である。本発明の一態様であるエッチング方法の一構成例を挙げる。例えば、エッチングされる膜がTi、W、Mo若しくはTa、またはこれらの窒化物膜であり、且つ該エッチングされる膜の下に接して設けられている層が酸化物半導体層である場合には、第1のエッチングはSF6を用いて行い、第2のエッチングはBCl3とCl2の混合ガスにより行うことが好ましい。なお、テーパ角とは、基板面と層の側面がなす内角の角度をいう。ここで、テーパ角は、0°より大きく180°より小さい。本発明の一態様によれば、配線層のテーパ角を小さくしつつ、半導体層の厚さを調整してトランジスタを得ることができる。そして、配線層のテーパ角が小さいため、配線層を覆って設けられる層の被覆性が良好なトランジスタを得ることができる。そして、半導体層の厚さを調整することで、半導体層のオン電流を十分に大きくし、オフ電流を十分に小さくすることができる。更には、エッチングに起因する基板面内における半導体層の厚さのばらつきを防ぎ、特性のばらつきをも抑制することができる。本発明の一態様によれば、BT試験におけるトランジスタの特性シフトが小さいトランジスタを得ることができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さないことがある。なお、以下の説明において、第1、第2などの序数は、説明の便宜上付したものであり、その数を限定するものではない。実施の形態1本実施の形態は、本発明の一態様であるトランジスタ及びその作製方法について説明する。図1及び図2を参照して説明する本実施の形態のトランジスタの作製方法は、第1の配線層102を形成し、第1の配線層102を覆って第1の絶縁層104を形成し、第1の絶縁層104上に半導体層105を形成し、半導体層105上に導電膜107を形成し、導電膜107に少なくとも2段階のエッチングを行って第2の配線層108を離間させて形成し、該2段階のエッチングが、少なくとも導電膜107に対するエッチングレートが半導体層105に対するエッチングレートより高い条件により行う第1のエッチング工程と、導電膜107及び半導体層105に対するエッチングレートが、第1のエッチング工程よりも高い条件により行う第2のエッチング工程と、を有することを特徴とする。図1及び図2は、本実施の形態のトランジスタの作製方法を説明する図である。まず、基板100上に第1の配線層102を選択的に形成し、第1の配線層102を覆って第1の絶縁層104を形成し、第1の絶縁層104上に半導体層105を選択的に形成する図1A。基板100は、絶縁性表面を有するものを用いればよい。例えば、ガラス基板、石英基板、表面に絶縁層が設けられた半導体基板、または表面に絶縁層が設けられたステンレス基板を用いればよい。第1の配線層102は、少なくともトランジスタのゲート電極を構成する。第1の配線層102は、導電性材料により形成すればよい。第1の絶縁層104は、少なくともトランジスタのゲート絶縁層を構成する。第1の絶縁層104は、酸化シリコン、窒化シリコン、酸化窒化シリコンなどにより形成すればよいが、スパッタリング法により形成することが好ましい。半導体層105に接する第1の絶縁層104からは、水分及び水素を極力除去しておくことが好ましいからである。なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometry及び水素前方散乱法HFS:HydrogenForwardScatteringを用いて測定した場合に、組成範囲として酸素が50~70原子、窒素が0.5~15原子、シリコンが25~35原子、水素が0.1~10原子の範囲で含まれるものをいう。なお、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、RBS及びHFSを用いて測定した場合に、組成範囲として酸素が5~30原子、窒素が20~55原子、シリコンが25~35原子、水素が10~30原子の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。半導体層105は、ここでは酸化物半導体により形成する。半導体層105を形成する酸化物半導体としては、不純物が除去され、酸化物半導体の主成分以外のキャリア供与体となる不純物が極力含まれないように高純度化することにより真性I型化または実質的に真性I型化された酸化物半導体を用いる。高純度化された酸化物半導体層中にはキャリアが極めて少なくゼロに近い、キャリア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満である。半導体層105を形成する酸化物半導体層中にキャリアが極めて少ないため、トランジスタのオフ電流を少なくすることができる。オフ電流は小さければ小さいほど好ましい。このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、第1の絶縁層104と半導体層105の界面は重要である。そのため高純度化された酸化物半導体に接する第1の絶縁層104は、高品質であることが好ましい。第1の絶縁層104は、例えば、μ波例えば周波数2.45GHzを用いた高密度プラズマCVDにより形成されることで、緻密で絶縁耐圧を高くできるため好ましい。高純度化された酸化物半導体と高品質なゲート絶縁層が密接するように形成されることにより、界面準位を低減し、界面特性を良好なものとすることができるからである。もちろん、第1の絶縁層104として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用してもよい。半導体層105を形成する酸化物半導体としては、四元系金属酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体や、In-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、当該酸化物半導体がSiO2を含んでもよい。ここで、例えば、In-Ga-Zn-O系酸化物半導体とは、In、GaまたはZnを有する酸化物膜という意味であり、その化学量論比はとくに問わない。また、InとGaとZn以外の元素を含んでもよい。半導体層105を形成する酸化物半導体には、化学式InMO3ZnOmm>0で表記されるものを用いることができる。ここで、Mは、Ga、Al、Mn及びCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。また、上記酸化物半導体がSiO2を含んでもよい。また、半導体層105を形成する酸化物半導体の薄膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の酸化物ターゲットを用い、In-Ga-Zn-O膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の酸化物ターゲットを用いてもよい。なお、ここで、例えば、In-Ga-Zn-O膜とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物膜、という意味であり、その化学量論比はとくに問わない。半導体層105を形成する酸化物半導体としてIn-Ga-Zn-O系酸化物ターゲットを用いてスパッタリング法により成膜する。また、半導体層105は、希ガス例えばアルゴン雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。なお、ここで、例えば、In-Ga-Zn-O膜とは、In、GaまたはZnを有する酸化物膜、という意味であり、その化学量論比はとくに問わない。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=15:1~1.5:1モル数比に換算するとIn2O3:ZnO=15:2~3:4とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。また、酸化物ターゲットの充填率は90以上100以下、好ましくは95以上99.9である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。次に、半導体層105に第1の加熱処理を行う。この第1の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400°C以上750°C以下、または400°C以上基板の歪み点未満とする。本実施の形態では、酸化物半導体層に対して窒素雰囲気下450°Cにおいて1時間の加熱処理を行った後酸化物半導体層を得る。なお、第1の加熱処理は酸化物半導体層の形成後であればよく、このタイミングに限定されない。更には、第1の加熱処理を行う雰囲気は、窒素雰囲気に限定されず、酸素と窒素の混合雰囲気でもよいし、酸素雰囲気でもよいし、水分が十分に除去された空気DryAirでもよい。第1の加熱処理後は、大気曝露を避けるなどして、酸化物半導体層への水や水素の再混入を防ぐことが好ましい。なお、半導体層105を形成する前に予備加熱を行うことで、脱水化または脱水素化してもよい。なお、半導体層105を形成する前に成膜室内の残留水分と水素を十分に除去することが好ましい。従って、半導体層の形成前に、吸着型の真空ポンプ例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いて排気を行うことが好ましい。次に、第1の絶縁層104及び半導体層105を覆って導電膜107を形成する図1B。導電膜107は、導電性材料により形成すればよい。導電性材料として、例えば、Ti、W、Mo若しくはTaまたはこれらの窒化物が挙げられる。次に、導電膜107上にレジストマスク109を選択的に形成する図1C。レジストマスク109は、フォトリソグラフィ法により形成すればよい。次に、導電膜107に対して第1のエッチングを行って第2の配線層108を形成する図1D。第2の配線層108は、少なくともトランジスタのソース電極及びドレイン電極を構成する。第1のエッチングは、導電膜107に対するエッチングレートが第1の絶縁層104及び半導体層105に対するエッチングレートより高く、且つレジストマスク109を縮小後退させつつ行う。第1のエッチングでは、導電膜107に対するエッチングレートが第1の絶縁層104及び半導体層105に対するエッチングレートより高いため、第1の絶縁層104及び半導体層105のエッチングを抑制しつつ、導電膜107をエッチングすることができる。このため、半導体層105の基板面内における膜厚分布のばらつきを低減することができる。そして、第1のエッチングでは、レジストマスク109は、エッチングが進行するにつれて縮小する。そのため、導電膜107のレジストマスク109と重畳する部分はエッチングの進行に従って次第に露出されていく。このように、エッチングの進行につれて導電膜107が次第に露出されていくことで、導電膜107の表面がエッチングガスに曝される時間が異なることになる。すなわち、早期に露出される部分レジストマスク109の外縁と重畳する部分の導電膜107は、エッチングガスに曝される時間が長いため、深くエッチングされる。そして、レジストマスク109の外縁と重畳する部分から内側に進むにつれて表面がエッチングガスに曝される時間が短くなるため、エッチングされる深さが小さい。従って、導電膜107は、レジストマスク109の外縁と重畳する部分から内側に進むにつれて徐々に厚さが増加するテーパ形状を有することになる。第1のエッチングを用いることで、テーパ形状を有する第2の配線層108が形成される。なお、レジストマスク109は、第1のエッチングにより縮小されてレジストマスク111となる図1D。第1のエッチングは、具体的には、SF6により行うことが好ましい。次に、第2のエッチングを行う。第2のエッチングを行うことで、半導体層105の少なくとも第2の配線層108と重畳していない部分がエッチングされて半導体層106が形成される図2A。第2のエッチングは、少なくとも半導体層105に対するエッチングレートを、第1のエッチングよりも高くして行うことが好ましい。更には、第2のエッチングでは、第1の絶縁層104に対するエッチングレートが低い条件を用いることが好ましい。ここで、第2のエッチングにおける半導体層105に対するエッチングレートを、第1のエッチングによるエッチングレートより高くすることで、半導体層105がエッチングされる。このとき、半導体層105のエッチングされる深さは、0nmより大きく、5nm以下であることが好ましい。このように行う第2のエッチングにより、大面積基板であっても半導体層106の第1の厚さと第2の厚さの差のばらつきが小さいものとなる。更に、第1のエッチングによる半導体層105表面の残渣を除去することができる。このため、トランジスタ特性を向上させることができる。なお、半導体層106のバックチャネル部におけるテーパ角は、半導体層105のエッチングレートに対する導電膜107のエッチングレートにより決まる。そして、第2の配線層108のテーパ角は、導電膜107のエッチングレートに対するレジストマスク109のエッチングレートにより決まる。なお、第2のエッチングは、レジストマスク111を用いて行ってもよいし、第1のエッチング後にレジストマスク111を除去して第2の配線層108をマスクとして用いて行ってもよい。第2のエッチングは、具体的には、BCl3とCl2の混合ガスにより行うことが好ましい。第1のエッチング及び第2のエッチングを行うことにより、テーパ角の小さい配線層108を形成することができ、さらに半導体層105の膜厚ばらつきを低減させ、トランジスタ特性を向上させることができる。このため、トランジスタ特性のバラツキも低減させることができる。以上説明したように、本実施の形態のトランジスタが完成する図2B。なお、図2Bに示すトランジスタは、基板100上に設けられており、第1の配線層102と、第1の配線層102を覆って設けられた第1の絶縁層104と、第1の絶縁層104上に設けられた半導体層106と、半導体層106を覆って設けられた第2の配線層108と、を有し、第2の配線層108と重畳していない部分の半導体層106の厚さここで、第1の厚さとする。は、第2の配線層108と重畳している部分の半導体層106の厚さここで、第2の厚さとする。よりも小さく、第1の厚さと第2の厚さの差は、0nmより大きく5nm以下であることを特徴とする。図2Bに示すトランジスタは、配線層のテーパ角が小さいため、上層に設けられる層の被覆性が良好である。そして、配線層のテーパ角が小さくなることで、上層に設けられる層の被覆性が向上し、第2の配線層108と第3の配線層112の間のリーク電流が抑えられる。ここで、第2の配線層108のテーパ角は、15°以上45°以下とすることが好ましい。更には、図2Bに示すトランジスタにおいて、半導体層106の厚さを調整することが可能であるため、トランジスタのオン電流は十分に大きく、オフ電流は十分に小さい。更には、基板100が大面積の基板であっても、エッチングに起因する基板面内における半導体層の厚さのばらつきが小さく、特性のばらつきも小さいトランジスタを得ることができる。半導体層106の厚さは、第1の絶縁層104の厚さとの関係で決定される。第1の絶縁層104の厚さが100nmの場合には、半導体層106は、概ね15nm以上とすればよい。半導体層106の厚さを25nm以上とすると、トランジスタの信頼性が向上する。半導体層106の厚さの好ましい範囲は、25nm以上50nm以下とする。ところで、図2Bに示すトランジスタには、更に第2の絶縁層110が形成されることが好ましい図2C。第2の絶縁層110は、酸化シリコン、窒化シリコン、酸化窒化シリコンなどにより形成すればよいが、スパッタリング法により形成することが好ましい。水分及び水素の再混入を防ぐことができるからである。特に、半導体層106と接する部分の第2の絶縁層110を酸化シリコンにより形成することが好ましい。または、第2の絶縁層110が複数の層が積層された構造である場合には、少なくとも、半導体層106に接する層を酸化シリコンにより形成し、酸化シリコン層上に有機樹脂層などを形成してもよい。次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理好ましくは200°C以上400°C以下、例えば250°C以上350°C以下を行う。例えば、窒素雰囲気下で250°C、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層の一部チャネル形成領域が第2の絶縁層110と接した状態で加熱される。なお、第2の加熱処理は第2の絶縁層110の形成後であればよく、このタイミングに限定されない。そして、更には、半導体層106のチャネル形成領域と重畳して第2の絶縁層110上に第3の配線層112が選択的に形成されることが好ましい図2D。第3の配線層112はバックゲートとして機能するため、導電性材料により形成すればよい。第3の配線層112は、電気的に独立した配線により引き回してもよいし、第1の配線層102と電気的に接続させてもよいし、または、フローティングにしてもよい。第3の配線層112が、電気的に独立した配線により引き回される場合には、第1の配線層102の電位に依存しないバックゲートとして機能させることができる。この場合、バックゲートにより、しきい値電圧の制御が可能となる。第3の配線層112が、第1の配線層102と電気的に接続されている場合には、第1の配線層102と同電位、または、第1の配線層102の電位に比例して変化する電位とすることができる。更には、トランジスタがオンしているときの単位面積あたりの電流を大きくすることができる。第3の配線層112が、フローティングである場合には、第3の配線層112をバックゲートとして機能させることはできないが、半導体層106の更なる保護層として機能させることは可能である。なお、高純度化された酸化物半導体層である半導体層106を適用したトランジスタは、オフ状態における電流値オフ電流値を、チャネル幅1μm当たり10zA/μm未満、85°Cにて100zA/μm未満レベルにまで低くすることができる。すなわち、測定限界近傍または測定限界近傍以下までオフ電流を下げることができる。実施の形態2本発明は、実施の形態1に示した形態に限定されない。例えば、本発明の一態様であるトランジスタとして、BGBC構造のトランジスタを形成してもよい。図3及び図4は、本実施の形態のトランジスタの作製方法を説明する図である。図3及び図4を参照して説明する本実施の形態のトランジスタの作製方法は、第1の配線層202を形成し、第1の配線層202を覆って第1の絶縁層203を形成し、第1の絶縁層203上に導電膜207を形成し、導電膜207に少なくとも2段階のエッチングを行って第1の絶縁層204及び離間した第2の配線層208を形成し、第1の絶縁層204及び第2の配線層208上に半導体層206を形成し、2段階のエッチングが、少なくとも導電膜207に対するエッチングレートが第1の絶縁層203に対するエッチングレートより高い条件により行う第1のエッチング工程と、導電膜207及び第1の絶縁層203に対するエッチングレートが、第1のエッチング工程よりも高い条件により行う第2のエッチング工程と、を有することを特徴とする。まず、基板200上に第1の配線層202を選択的に形成し、第1の配線層202を覆って第1の絶縁層203を形成する図3A。基板200は、実施の形態1の基板100と同様のものを用いればよい。第1の配線層202は、少なくともトランジスタのゲート電極を構成する。第1の配線層202は、実施の形態1の第1の配線層102と同様の材料及び形成方法により形成することができる。第1の絶縁層203は、実施の形態1の第1の絶縁層104と同様の材料及び形成方法により形成することができる。次に、第1の絶縁層203上に導電膜207を形成し、導電膜207上にレジストマスク209を選択的に形成する図3B。導電膜207は、実施の形態1の導電膜107と同様の材料及び形成方法により形成することができる。レジストマスク209は、実施の形態1のレジストマスク109と同様にフォトリソグラフィ法により形成することができる。次に、導電膜207に対して第1のエッチングを行って第2の配線層208を形成する図3C。第2の配線層208は、少なくともトランジスタのソース電極及びドレイン電極を構成する。第1のエッチングは、実施の形態1と同様に行えばよい。実施の形態1と同様に第1のエッチングを行うことで、テーパ形状を有する第2の配線層208が形成される。なお、レジストマスク209は、第1のエッチングにより縮小されてレジストマスク211となる図3C。次に、第2のエッチングを行う。第2のエッチングは、実施の形態1と同様に行えばよい。実施の形態1と同様に第2のエッチングを行うことで、第1の絶縁層203の少なくとも第2の配線層208と重畳していない部分がエッチングされて第1の絶縁層204が形成される図3D。第1の絶縁層204は、少なくともトランジスタのゲート絶縁層を構成する。次に、第2の配線層208及び第1の絶縁層204上に半導体層205を形成する図4A。半導体層205は、実施の形態1の半導体層105と同様の材料及び形成方法により形成することができる。次に、半導体層205を加工して半導体層206を形成する。このように、本実施の形態のトランジスタが完成する図4B。図4Bに示すトランジスタは、第1の配線層202と、第1の配線層202を覆って設けられた第1の絶縁層204と、第1の絶縁層204上に設けられた第2の配線層208と、第1の配線層202と重畳し、且つ第2の配線層208に接する半導体層206と、を有し、第2の配線層208と重畳していない部分の第1の絶縁層204の厚さここで、第1の厚さとする。は、第2の配線層208と重畳している部分の第1の絶縁層204の厚さここで、第2の厚さとする。よりも小さく、第1の厚さと第2の厚さの差は、0nmより大きく5nm以下であることを特徴とする。図4Bに示すトランジスタは、配線層のテーパ角が小さく、上層に設けられる層の被覆性が良好である。そして、配線層のテーパ角が小さくなることで、上層に設けられる層の被覆性が向上し、第2の配線層208と第3の配線層212の間のリーク電流が抑えられる。ここで、第2の配線層208のテーパ角は、15°以上45°以下とすることが好ましい。更には、図4Bに示すトランジスタにおいて、半導体層と重畳する第1の絶縁層の厚さは調整することが可能であるため、ゲート電極から半導体層までの距離を調整することができる。更には、基板200が大面積の基板であっても、エッチングに起因する基板面内における第1の絶縁層の厚さのばらつきが小さく、特性のばらつきも小さいトランジスタを得ることができる。ところで、図4Bに示すトランジスタには、更に第2の絶縁層210が設けられていることが好ましい図4C。第2の絶縁層210は、実施の形態1の第2の絶縁層110と同様の材料及び形成方法により形成することができる。そして、更には、半導体層206のチャネル形成領域と重畳して第2の絶縁層210上に第3の配線層212が選択的に形成されることが好ましい図4D。第3の配線層212が設けられることで、実施の形態1における第3の配線層112が設けられている場合と同様の効果を享受する。第3の配線層212は、実施の形態1の第3の配線層112と同様の材料及び形成方法により形成することができる。本実施の形態にて説明したように、半導体層の下に接して設けられる絶縁層の厚さを調整してBGBC構造のトランジスタを作製することができる。なお、図示していないが、半導体層205を加工することなく、チャネル形成領域を有する半導体層として用いてもよい。実施の形態3本発明は、実施の形態1及び実施の形態2に示した形態に限定されない。例えば、本発明の一態様であるトランジスタとして、TGTC構造のトランジスタを形成してもよい。図5及び図6は、本実施の形態のトランジスタの作製方法を説明する図である。図5及び図6を参照して説明する本実施の形態のトランジスタの作製方法は、半導体層305を形成し、半導体層305上に導電膜307を形成し、導電膜307に少なくとも2段階のエッチングを行って半導体層306及び離間した第1の配線層308を形成し、第1の配線層308及び半導体層306を覆って絶縁層310を形成し、絶縁層310上に半導体層306と重畳して第2の配線層312を形成し、2段階のエッチングが、少なくとも導電膜307に対するエッチングレートが半導体層305に対するエッチングレートより高い条件により行う第1のエッチング工程と、導電膜307及び半導体層305に対するエッチングレートが、第1のエッチング工程よりも高い条件により行う第2のエッチング工程と、を有することを特徴とする。まず、基板300上に好ましくは下地絶縁層304を形成し、下地絶縁層304上に半導体層305を選択的に形成する図5A。基板300は、実施の形態1の基板100と同様のものを用いればよい。下地絶縁層304は、実施の形態1の第1の絶縁層104などと同様の材料及び形成方法により形成することができる。半導体層305は、実施の形態1の半導体層105と同様の材料及び形成方法により形成することができる。次に、下地絶縁層304及び半導体層305上に導電膜307を形成し、導電膜307上にレジストマスク309を選択的に形成する図5B。導電膜307は、実施の形態1の導電膜107と同様の材料及び形成方法により形成することができる。レジストマスク309は、実施の形態1のレジストマスク109と同様にフォトリソグラフィ法により形成することができる。次に、導電膜307に対して第1のエッチングを行って第1の配線層308を形成する図5C。第1の配線層308は、少なくともトランジスタのソース電極及びドレイン電極を構成する。第1のエッチングは、実施の形態1と同様に行えばよい。実施の形態1と同様に第1のエッチングを行うことで、テーパ形状を有する第1の配線層308が形成される。なお、レジストマスク309は、第1のエッチングにより縮小されてレジストマスク311となる図5C。次に、第2のエッチングを行う。第2のエッチングは、実施の形態1と同様に行えばよい。実施の形態1と同様に第2のエッチングを行うことで、半導体層305の少なくとも第1の配線層308と重畳していない部分がエッチングされて半導体層306が形成される図5D。次に、第1の配線層308、半導体層306及び下地絶縁層304上に絶縁層310を形成する図6A。絶縁層310は、少なくともトランジスタのゲート絶縁層を構成する。絶縁層310は、実施の形態1の第1の絶縁層104と同様の材料及び形成方法により形成することができる。次に、絶縁層310上に、少なくとも半導体層306と重畳して第2の配線層312を選択的に形成する図6B。第2の配線層312は、少なくともトランジスタのゲート電極を構成する。このように、本実施の形態のトランジスタが完成する。図6Bに示すトランジスタは、半導体層306と、半導体層306上に離間して設けられた第1の配線層308と、第1の配線層308を覆って設けられた絶縁層310と、絶縁層310上に設けられた第2の配線層312と、を有し、第1の配線層308と重畳していない部分の半導体層306の厚さここで、第1の厚さとする。は、第1の配線層308と重畳している部分の半導体層306の厚さここで、第2の厚さとする。よりも小さく、第1の厚さと第2の厚さの差は、0nmより大きく5nm以下であることを特徴とする。図6Bに示すトランジスタは、配線層のテーパ角が小さく、上層に設けられる層の被覆性が良好である。そして、配線層のテーパ角が小さくなることで、上層に設けられる層の被覆性が向上し、第1の配線層308と第2の配線層312の間のリーク電流が抑えられる。ここで、第1の配線層308のテーパ角は、15°以上45°以下とすることが好ましい。更には、図6Bに示すトランジスタにおいて、半導体層306の厚さは調整することが可能であるため、トランジスタのオン電流は十分に大きく、オフ電流は十分に小さい。更には、基板300が大面積の基板であっても、エッチングに起因する基板面内における半導体層の厚さのばらつきが小さく、特性のばらつきも小さいトランジスタを得ることができる。半導体層306の厚さは、絶縁層310の厚さとの関係で決定される。絶縁層310の厚さが100nmの場合には、半導体層306は、概ね15nm以上とすればよい。半導体層306の厚さを25nm以上とすると、トランジスタの信頼性が向上する。半導体層306の厚さの好ましい範囲は、25nm以上50nm以下とする。本実施の形態にて説明したように、半導体層の厚さを調整してTGTC構造のトランジスタを作製することができる。なお、図示していないが、半導体層306と重畳して、下地絶縁層304と基板300の間にバックゲートを設けてもよい。バックゲートが設けられることで、実施の形態1における第3の配線層112が設けられている場合と同様の効果を享受する。実施の形態4本発明は、実施の形態1乃至実施の形態3に示した形態に限定されない。例えば、本発明の一態様であるトランジスタとして、TGBC構造のトランジスタを形成してもよい。図7及び図8は、本実施の形態のトランジスタの作製方法を説明する図である。図7及び図8を参照して説明する本実施の形態のトランジスタの作製方法は、下地絶縁層403を形成し、下地絶縁層403上に導電膜407を形成し、導電膜407に少なくとも2段階のエッチングを行って下地絶縁層404及び第1の配線層408を離間させて形成し、下地絶縁層404及び第1の配線層408上に半導体層406を形成し、下地絶縁層404、半導体層406及び第1の配線層408を覆って絶縁層410を形成し、絶縁層410上に半導体層406と重畳して第2の配線層412を形成し、2段階のエッチングが、少なくとも導電膜407に対するエッチングレートが下地絶縁層403に対するエッチングレートより高い条件により行う第1のエッチング工程と、導電膜407及び下地絶縁層403に対するエッチングレートが、第1のエッチング工程よりも高い条件により行う第2のエッチング工程と、を有することを特徴とする。まず、基板400上に下地絶縁層403を形成し、下地絶縁層403上に導電膜407を形成し、導電膜407上にレジストマスク409を選択的に形成する図7A。基板400は、実施の形態1の基板100と同様のものを用いればよい。下地絶縁層403は、実施の形態1の第1の絶縁層104と同様の材料及び形成方法により形成することができる。導電膜407は、実施の形態1の導電膜107と同様の材料及び形成方法により形成することができる。レジストマスク409は、実施の形態1のレジストマスク109と同様にフォトリソグラフィ法により形成することができる。次に、導電膜407に対して第1のエッチングを行って第1の配線層408を形成する図7B。第1の配線層408は、少なくともトランジスタのソース電極及びドレイン電極を構成する。第1のエッチングは、実施の形態1と同様に行えばよい。実施の形態1と同様に第1のエッチングを行うことで、テーパ形状を有する第1の配線層408が形成される。なお、レジストマスク409は、第1のエッチングにより縮小されてレジストマスク411となる図7B。次に、第2のエッチングを行う。第2のエッチングは、実施の形態1と同様に行えばよい。実施の形態1と同様に第2のエッチングを行うことで、下地絶縁層403の少なくとも第1の配線層408と重畳していない部分がエッチングされて下地絶縁層404が形成される図7C。次に、第1の配線層408及び下地絶縁層404上に半導体層405を形成する図7D。半導体層405は、実施の形態1の半導体層105と同様の材料及び形成方法により形成することができる。次に、半導体層405を加工して半導体層406を形成する図8A。次に、下地絶縁層404、第1の配線層408及び半導体層406を覆って絶縁層410を形成する図8B。絶縁層410は、少なくともトランジスタのゲート絶縁層を構成する。絶縁層410は、実施の形態1の第1の絶縁層104と同様の材料及び形成方法により形成することができる。次に、絶縁層410上に、少なくとも半導体層406と重畳して第2の配線層412を選択的に形成する図8C。第2の配線層412は、少なくともトランジスタのゲート電極を構成する。第2の配線層412は、実施の形態1の第3の配線層112と同様の材料及び形成方法により形成することができる。このように、本実施の形態のトランジスタが完成する図8C。図8Cに示すトランジスタは、下地絶縁層404と、下地絶縁層404上に離間して設けられた第1の配線層408と、下地絶縁層404及び第1の配線層408上に設けられた半導体層406と、半導体層406及び第1の配線層408を覆って設けられた絶縁層410と、絶縁層410上に半導体層406と重畳して設けられた第2の配線層412と、を有し、第1の配線層408と重畳していない部分の下地絶縁層404の厚さここで、第1の厚さとする。は、第1の配線層408と重畳している部分の下地絶縁層404の厚さここで、第2の厚さとする。よりも小さく、第1の厚さと第2の厚さの差は、0nmより大きく5nm以下であることを特徴とする。図8Cに示すトランジスタは、配線層のテーパ角が小さく、上層に設けられる層の被覆性が良好である。そして、配線層のテーパ角が小さくなることで、上層に設けられる層の被覆性が向上し、第1の配線層408と第2の配線層412の間のリーク電流が抑えられる。ここで、第1の配線層408のテーパ角は、15°以上45°以下とすることが好ましい。本実施の形態にて説明したように、下地の厚さを調整してTGBC構造のトランジスタを作製することができる。なお、図示していないが、半導体層406と重畳して、下地絶縁層404と基板400の間にバックゲートを設けてもよい。バックゲートが設けられることで、実施の形態1における第3の配線層112が設けられている場合と同様の効果を享受する。実施の形態5次に、本発明の一態様である電子機器について説明する。本発明の一態様である電子機器には、実施の形態1乃至実施の形態4で説明した素子の少なくとも一つを搭載させる。本発明の一態様である電子機器として、例えば、コンピュータ、携帯電話機携帯電話、携帯電話装置ともいう、携帯情報端末携帯型ゲーム機、音響再生装置なども含む、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置テレビ、またはテレビジョン受信機ともいうなどが挙げられる。図9Aは、ノート型のパーソナルコンピュータであり、筐体501、筐体502、表示部503、キーボード504などによって構成されている。筐体501と筐体502内には、実施の形態1乃至実施の形態4で説明した素子が設けられている。図9Aに示すノート型のパーソナルコンピュータに実施の形態1乃至実施の形態4で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。図9Bは、携帯情報端末PDAであり、本体511には、表示部513と、外部インターフェイス515と、操作ボタン514などが設けられている。更には、携帯情報端末を操作するスタイラス512などを備えている。本体511内には、実施の形態1乃至実施の形態4で説明した素子が設けられている。図9Bに示すPDAに上記の実施の形態1乃至実施の形態4で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。図9Cは、電子ペーパーを実装した電子書籍520であり、筐体521と筐体523の2つの筐体で構成されている。筐体521及び筐体523には、それぞれ表示部525及び表示部527が設けられている。筐体521と筐体523は、軸部537により接続されており、該軸部537を軸として開閉動作を行うことができる。そして、筐体521は、電源531、操作キー533、スピーカー535などを備えている。筐体521、筐体523の少なくとも一には、実施の形態1乃至実施の形態4で説明した素子が設けられている。図9Cに示す電子書籍に実施の形態1乃至実施の形態4で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。図9Dは、携帯電話機であり、筐体540と筐体541の2つの筐体で構成されている。さらに、筐体540と筐体541は、スライドし、図9Dのように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。そして、筐体541は、表示パネル542、スピーカー543、マイクロフォン544、ポインティングデバイス546、カメラ用レンズ547、外部接続端子548などを備えている。そして、筐体540は、携帯電話機の充電を行う太陽電池セル549、外部メモリスロット550などを備えている。なお、アンテナは、筐体541に内蔵されている。筐体540と筐体541の少なくとも一には、実施の形態1乃至実施の形態4で説明した素子が設けられている。図9Dに示す携帯電話機に実施の形態1乃至実施の形態4で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。図9Eは、デジタルカメラであり、本体561、表示部567、接眼部563、操作スイッチ564、表示部565、バッテリー566などによって構成されている。本体561内には、実施の形態1乃至実施の形態4で説明した素子が設けられている。図9Eに示すデジタルカメラに実施の形態1乃至実施の形態4で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。図9Fは、テレビジョン装置570であり、筐体571、表示部573、スタンド575などで構成されている。テレビジョン装置570の操作は、筐体571が備えるスイッチや、リモコン操作機580により行うことができる。筐体571及びリモコン操作機580には、実施の形態1乃至実施の形態4で説明した素子が搭載されている。図9Fに示すテレビジョン装置に実施の形態1乃至実施の形態4で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。本実施例は、実施の形態1のトランジスタ、すなわち、図2Cに示すトランジスタを用いた。なお、基板100と第1の配線層102の間には下地絶縁層を形成した。第1の配線層102は、Wにより形成した。厚さは150nmとした。第1の絶縁層104は、酸化窒化シリコンにより形成した。厚さは100nmとした。半導体層106は、In-Ga-Zn-O系酸化物半導体により形成した。厚さは50nmとした。第2の配線層108は、Tiにより形成した。厚さは150nmとした。第2の絶縁層110は、酸化シリコンにより形成した。厚さは300nmとした。ここで、3種類のサンプルを準備して比較した。第1のサンプルは、導電膜107を加工して第2の配線層108を形成するエッチングをBCl3とCl2の混合ガスのみで行ったものである。第2のサンプルは、導電膜107を加工して第2の配線層108を形成するエッチングを2段階で行い、第1のエッチングはBCl3とCl2の混合ガスで行い、第2のエッチングはSF6ガスのみで行ったものである。第3のサンプルは、導電膜107を加工して第2の配線層108を形成するエッチングをSF6ガスのみで行ったものである。第1のサンプルでは、第2の配線層108のテーパ角が約65°であり、半導体層106の第1の厚さと第2の厚さの差は、約25nmであった図10を参照。第2のサンプルでは、第2の配線層のテーパ角が約65°であるが、第2の配線層108の上面と側面の境界が削られ、丸みを帯びた形状である。この丸みを帯びた形状の曲率半径は約100nmである。半導体層106の第1の厚さと第2の厚さの差は、ほぼ0であった図11を参照。半導体層106の第1の厚さと第2の厚さの差がほぼ0であるため、サンプル1よりも好ましい形状といえる。第3のサンプルでは、第2の配線層108のテーパ角が約20°であり、半導体層106の第1の厚さと第2の厚さの差は、ほぼ0であった図12を参照。第2のサンプルと第3のサンプルを比較すると、第3のサンプルでは第2の配線層108のテーパ角が非常に小さい。第2の配線層108のテーパ角をこのように小さくすることで、第2の絶縁層110の被覆性が高まる。ただし、第3のサンプルはスイッチング特性が良好ではなかった。具体的にはオフ電流が大きかった。そのため、SF6ガスのみでエッチングを行った後にBCl3とCl2の混合ガスでわずかにエッチングを行うことで、オンオフ比が高い、すなわち、スイッチング特性が良好なトランジスタを得ることができた。なお、SF6ガスを用いることで、単に半導体層105に対する導電膜107の高選択比を取るのみならず、半導体層105にプラズマダメージが入ることを防ぐことが可能な程度の低バイアスパワーであってもレジストを後退させつつ第2の配線層108をテーパ形状にすることができる。