第2装置へのデータの送信又は該第2装置からのデータの受信のため第1装置を初期化する段階と、前記第1装置のインターフェイスを第1の複数のピンを含むパラレルインターフェイスの第1モードに切り換える段階と、前記第1の複数のピンを介して前記第1モードでパラレルデータを送信又は受信する段階と、前記第1装置のインターフェイスを、第2の複数のピンを含み且つ前記第1の複数のピン及び前記第2の複数のピンが共に重なり合うピンのセットを含むシリアルインターフェイスの第2モードに切り換える段階と、前記第2の複数のピンを介して前記第2モードでシリアルデータを送信又は受信する段階と、を含む方法。前記第1装置が、基準発振器回路を含む、請求項1に記載の方法。前記基準発振器回路が、位相ロックループPLL又は遅延ロックループDLL回路を含む、請求項2に記載の方法。前記基準発振器回路が、前記第2モードでイネーブルにされる、請求項2に記載の方法。前記基準発振器回路が、前記モードとは独立して制御される、請求項2に記載の方法。前記基準発振器回路は、前記第1装置が前記第1モードにある間はイネーブルにされる、請求項2に記載の方法。前記基準発振器回路をディスエーブルにするための信号又はレジスタを前記基準発振器回路に提供する段階を更に含み、前記基準発振器回路が、前記基準発振器回路をディスエーブルにするための信号又は設定が受信されない限り、イネーブルのままである、請求項2に記載の方法。前記基準発振器回路をイネーブルにするための信号又はレジスタを前記基準発振器回路に提供する段階を更に含み、前記基準発振器回路は、前記基準発振器回路をイネーブルにするための信号又は設定を受信したときにイネーブルになる、請求項2に記載の方法。前記基準発振器が通信の準備が整っていることを示す信号又はレジスタを前記基準発振器回路に提供する段階を更に含む、請求項2に記載の方法。前記インターフェイスを前記第1モードに切り換える段階が、前記基準発振器回路をディスエーブルにする段階を含む、請求項2に記載の方法。前記第1装置の基準発振器回路及び前記第2装置の基準発振器回路の両方が、前記第2モードで共用基準クロック信号を受信する、請求項2に記載の方法。前記第1モードのデータが同期して転送される、請求項11に記載の方法。前記基準クロックが、前記第1モードのデータ同期と前記第2モードの前記基準発振器との間で共用される、請求項12に記載の方法。前記基準クロックの周波数が、前記第1モード及び前記第2モードで同じである、請求項13に記載の方法。前記シリアルインターフェイスが、クロックデータリカバリCDR回路を含む、請求項1に記載の方法。前記CDR回路が、前記第2モードに対してイネーブルにされる、請求項15に記載の方法。前記CDR回路は、前記第1装置が前記第1モードにある間はイネーブルにされる、請求項15に記載の方法。前記CDR回路をディスエーブルにするための信号又はレジスタを前記CDR回路に提供する段階を更に含み、前記CDR回路をディスエーブルにするための信号又は設定が受信されない限り、前記CDR回路がイネーブルのままである、請求項15に記載の方法。前記CDR回路をイネーブルにするための信号又はレジスタを前記CDR回路に提供する段階を更に含み、前記CDR回路が、前記CDR回路をイネーブルにするための信号又は設定が受信されたときにイネーブルになる、請求項15に記載の方法。前記CDR回路が通信の準備が整っていることを示す信号又はレジスタを前記CDR回路に提供する段階を更に含む、請求項15に記載の方法。前記インターフェイスを前記第1モードに切り換える段階が、前記CDR回路をディスエーブルにする段階を含む、請求項15に記載の方法。前記第1モードのデータを捕捉するためにストローブ信号を送信又は受信する段階を更に含む、請求項1に記載の方法。前記ストローブ信号を送信又は受信する段階が、前記重なり合うピンのセットのうちのピンで前記ストローブ信号を送信又は受信する段階を含む、請求項22に記載の方法。前記第1モードの信号が、前記第2モードの信号とは異なるフォーマットで送信される、請求項1に記載の方法。前記第1モードの第1信号が、第1電圧電位で送信され、前記第2モードの信号が、第2電圧電位で送信され、前記第1電圧電位と前記第2電圧電位が異なる、請求項24に記載の方法。前記第1又は第2モードのいずれかの第1信号が、電圧信号として送信され、前記第1及び第2モードの残りのモードの第2信号が、電流信号として送信される、請求項24に記載の方法。前記第1モードにおいて重なり合うピンのセットの第1ピンを使用して第1方向に第1通信を転送する段階と、前記重なり合うピンのセットの第1ピンを使用して第2方向に第2通信を転送する段階とを更に含み、前記第2方向が、前記第1方向とは反対の方向である、請求項1に記載の方法。前記重なり合うピンのセットの第1ピンを使用して前記第1モードにおける双方向通信で第1通信を転送する段階と、前記重なり合うピンのセットの第1ピンを使用して前記第2モードにおける単方向通信で第2通信を転送する段階とを更に含む、請求項1に記載の方法。前記第1モードにおいて第1速度でデータを送信又は受信する段階と、前記第2モードにおいて第2速度でデータを送信又は受信する段階とを更に含み、前記第2速度が、前記第1速度よりも速い、請求項1に記載の方法。第2装置にパラレルデータを送信するため、又は第2装置からパラレルデータを受信するために第1の複数のピンに複数のパラレル通信回線を有するパラレルインターフェイスと、シリアルデータを送信又は受信するために、第2の複数のピンに複数のシリアル通信回線を有し、前記第1の複数のピン及び前記第2の複数のピンが重なり合うピンのセットを含むシリアルインターフェイスと、前記パラレルインターフェイスの第1モードと前記シリアルインターフェイスの第2モードとの間を切り換えるためのモード論理回路と、を含む装置。基準発振器構成要素を更に含む、請求項30に記載の装置。前記基準発振器構成要素が、位相ロックループPLL又は遅延ロックループDLL回路を含む、請求項31に記載の装置。前記装置が、前記第2モードに切り換える前記論理回路に応じて前記基準発振器構成要素をイネーブルにするよう構成されている、請求項31に記載の装置。前記装置が、前記第1モードに切り換える前記論理回路に応じて前記基準発振器構成要素をディスエーブルにするよう構成されている、請求項31に記載の装置。前記基準発振器が、前記モード論理回路から別個に制御される、請求項31に記載の装置。前記基準発振器構成要素をディスエーブルにする基準発振器構成要素信号を提供するための信号入力又はレジスタを更に含む、請求項31に記載の装置。前記基準発振器構成要素が、前記基準発振器構成要素信号又はレジスタによってディスエーブルにされるまでイネーブルのままである、請求項36に記載の装置。前記基準発振器構成要素が、前記第1モードの前記基準発振器構成要素信号又はレジスタによってイネーブルにされる、請求項36に記載の装置。前記基準発振器が通信の準備が整っていることを示す信号又はレジスタを更に含む、請求項36に記載の装置。前記基準発振器構成要素及び前記第2装置の基準発振器構成要素が共に、前記第2モードで共用基準クロックを受信する、請求項36に記載の装置。前記第1モードの前記データが、同期して転送される、請求項40に記載の装置。前記基準クロックが、前記第1モードのデータ同期と前記第2モードの基準発振器基準との間で共用される、請求項41に記載の装置。前記基準クロックの周波数が、前記第1モード及び前記第2モードで同じである、請求項42に記載の装置。前記シリアルインターフェイスが、クロックデータリカバリCDR構成要素を含む、請求項30に記載の装置。前記装置が、前記第2モードに対して前記CDR構成要素をイネーブルにするよう構成されている、請求項44に記載の装置。前記装置が、前記第1モードに対して前記CDR構成要素をディスエーブルにするよう構成されている、請求項44に記載の装置。前記CDRが、前記モード論理回路から別個に制御される、請求項44に記載の装置。前記CDR構成要素をディスエーブルにするCDR構成要素信号を提供するための信号入力又はレジスタを更に含む、請求項44に記載の装置。前記CDR構成要素が、前記CDR構成要素信号又はレジスタによってディスエーブルにされるまでイネーブルのままである、請求項48に記載の装置。前記CDR構成要素が、前記第1モードの前記CDR構成要素信号又はレジスタによってイネーブルにされる、請求項48に記載の装置。前記CDR構成要素が通信の準備が整っていることを示すCDR構成要素信号を提供するための信号出力又はレジスタを更に含む、請求項44に記載の装置。前記装置が、前記装置の初期化に応じて前記第1モード又は前記第2モードのいずれかに切り換えるよう構成されている、請求項30に記載の装置。1つ又はそれ以上のマルチプレクサを更に含み、前記モード論理回路が、前記パラレルインターフェイス用の前記第1の複数のピンをイネーブルにするために前記第1モード用の前記1つ又はそれ以上のマルチプレクサを切り換えるか、又は前記シリアルインターフェイス用の前記第2の複数のピンをイネーブルにするために前記第2モード用の前記1つ又はそれ以上のマルチプレクサを切り換える、請求項30に記載の装置。ピンが、前記第1又は第2モードで送信機として動作し、前記送信機ドライバが、前記第1及び第2モードの残りのモードに切り換える前にディスエーブルにされる、請求項30に記載の装置。ピンが、前記第1又は第2モードで受信機として動作し、前記受信機が、前記第1及び第2モードの残りのモードに切り換える前に切断される、請求項30に記載の装置。ピンが、前記第2モードで送信機又は受信機として動作し、前記第1モードに切り換える段階が、前記シリアルデータ転送の終了まで遅延される、請求項30に記載の装置。前記重なり合うピンのセットの第1ピンが、前記第1モードにおいて第1電圧電位で生じた信号を受信又は送信し、前記第2モードにおいて第2電圧電位で生じた信号を受信又は送信する、請求項30に記載の装置。前記第1電圧電位が、前記第2電圧電位よりも高く、前記装置が、前記第2モードの終端装置構成要素を更に含む、請求項57に記載の装置。前記装置が、前記第2モードから前記第1モードに切り換える前に、前記終端装置構成要素を取り除くよう構成されている、請求項58に記載の装置。前記第1モードのシリアルインターフェイスの各回線に対する位相回路を更に含み、前記重なり合うピンのセットに接続された各位相回路が、位相関係のない前記第2モードのデータと重なり合う、請求項30に記載の装置。命令のシーケンスを表すデータを格納したコンピュータ可読媒体であって、前記命令のシーケンスが、プロセッサによって実行されたときに、前記プロセッサに対して、第2装置へのデータの送信又は該第2装置からのデータの受信のため第1装置を初期化する段階と、前記第1装置のインターフェイスを第1の複数のピンを含むパラレルインターフェイスの第1モードに切り換える段階と、前記第1の複数のピンを介して前記第1モードでパラレルデータを送信又は受信する段階と、前記第1装置のインターフェイスを、第2の複数のピンを含み且つ前記第1の複数のピン及び前記第2の複数のピンが共に重なり合うピンのセットを含むシリアルインターフェイスの第2モードに切り換える段階と、前記第2の複数のピンを介して前記第2モードでシリアルデータを送信又は受信する段階と、を含む動作を実行させる、ことを特徴とするコンピュータ可読媒体。前記第1装置が、基準発振器回路を含む、請求項61に記載の媒体。前記基準発振器回路が、位相ロックループPLL又は遅延ロックループDLL回路を含む、請求項62に記載の媒体。前記基準発振器回路が、前記モードとは独立して制御される、請求項62に記載の媒体。前記プロセッサによって実行されたときに、前記プロセッサに対して、前記基準発振器回路をディスエーブルにするための信号又はレジスタを前記基準発振器回路に提供する段階を含む動作を実行させる命令を更に含み、前記基準発振器回路が、前記基準発振器回路をディスエーブルにするための信号又は設定が受信されない限り、イネーブルのままであるようにされる、ことを特徴とする請求項62に記載の媒体。前記プロセッサによって実行されたときに、前記プロセッサに対して、前記基準発振器回路をイネーブルにするための信号又はレジスタを前記基準発振器回路に提供する段階を含む動作を実行させる命令を更に含み、前記基準発振器回路が、前記基準発振器回路をイネーブルにする信号又は設定が受信されたときにイネーブルにされる、ことを特徴とする請求項62に記載の媒体。前記シリアルインターフェイスが、クロックデータリカバリCDR回路を含む、請求項61に記載の媒体。前記プロセッサによって実行されたときに、前記プロセッサに対して、前記CDR回路をディスエーブルにするための信号又はレジスタを前記CDR回路に提供する段階を含む動作を実行させる命令を更に含み、前記CDR回路が、前記CDR回路をディスエーブルにするための信号又は設定が受信されない限りイネーブルのままである、ことを特徴とする、請求項67に記載の媒体。前記プロセッサによって実行されたときに、前記プロセッサに対して、前記CDR回路をイネーブルにするための信号又はレジスタを前記CDR回路に提供する段階を含む動作を実行させる命令を更に含み、前記CDR回路が、前記CDR回路をイネーブルにするための信号又は設定が受信されたときにイネーブルになる、ことを特徴とする請求項67に記載の媒体。しかしながら、CDR及び基準発振器構成要素の起動時のレイテンシが許容可能でない可能性があり、起動時間の間に電力を浪費する可能性がある。装置の低電力モードでは、低周波数で回路を動作させるのが一般的であるが、このような低電力モードは、インターフェイスにおいてCDR構成要素を使用するときに有意な電力節減を結果としてもたらすことはない。本発明の実施形態は、一般にシリアル及びパラレル通信のためのハイブリッドインターフェイスに関する。本発明の第1の態様において、方法は、第2装置へのデータの送信又は第2装置からのデータの受信のため第1装置を初期化する段階と、第1装置のインターフェイスを第1の複数のピンを含むパラレルインターフェイスの第1モードに切り換える段階と、第1の複数のピンを介して第1モードでパラレルデータを送信又は受信する段階とを含む。本方法は更に、第1装置のインターフェイスを、第2の複数のピンを含み且つ第1の複数のピン及び第2の複数のピンが共に重なり合うピンのセットを含むシリアルインターフェイスの第2モードに切り換える段階と、第2の複数のピンを介して第2モードでシリアルデータを送信又は受信する段階と、を含む。本発明の第2の態様において、装置は、第2装置にパラレルデータを送信するため、又は第2装置からパラレルデータを受信するために第1の複数のピンに複数のパラレル通信回線を有するパラレルインターフェイスと、シリアルデータを送信又は受信するために第2の複数のピンに複数のシリアル通信回線を有し且つ第1の複数のピン及び第2の複数のピンが重なり合うピンのセットを含むシリアルインターフェイスと、を含む。本装置は更に、パラレルインターフェイスの第1モードとシリアルインターフェイスの第2モードとの間を切り換えるためのモード論理回路を含む。本発明の実施形態を同じ参照符号が同様の要素を示す添付図面の図において限定ではなく例証として示す。本発明の実施形態は、一般にシリアル及びパラレル通信のためのハイブリッドインターフェイスに関する。幾つかの実施形態において、方法、装置、又はシステムは、シリアル及びパラレル通信のためのハイブリッドインターフェイスを提供する。幾つかの実施形態において、ハイブリッドインターフェイスは、CDRスタイルのシリアルインターフェイスとビット単位のパラレルインターフェイスとの間など、インターフェイス間でのピンの共用を可能にする。ある実施構成では、パラレルインターフェイスは、シリアルインターフェイスよりも極めて低速で実行される場合があるが、パラレルインターフェイスは、シリアルインターフェイスに比べて無視できる程度の起動レイテンシを有し、CDR構成要素を使用しないため、電力消費が節減される。更に、パラレルインターフェイスは、付加的な基準発振器構成要素なしで動作することができ、電力が更に節減される。幾つかの実施形態において、通信レイテンシを、パラレル通信方式を採用するCDRによって必要とされる可能性があるビット単位のシリアル化、フレーミング、及びコーディング8b/10b8ビット記号を10ビット記号にマッピングする、17b/20b、又は64b/66bコーディングなどを排除することよって低減することができる。幾つかの実施形態において、CDRベースのシリアルインターフェイス要素が、ハイブリッド通信インターフェイスを提供するためにビット単位のパラレル同期/非同期インターフェイス要素と共に組み入れられる。幾つかの実施形態において、通信は、2つのインターフェイスモード間で動的に切り換えられる。幾つかの実施形態において、処理、装置、又はシステムは、シリアル及びパラレルインターフェイス間のピン共用、及び基準発振器バイパスタイミングを含むハイブリッドインターフェイスのクロック制御を含む。幾つかの実施形態において、ハイブリッドインターフェイスを利用して、従来のインターフェイスにおける不十分な電力利用の問題に対処することができる。ハイブリッドインターフェイスのパラレルインターフェイス用の回路は、CDR及び基準発振器回路が作動しない理由から、小さな絶対電力ビット当たりの電力の点では必ずしも小電力ではないがを利用することができる。幾つかの実施形態において、通信用のCDR構成要素の排除は更に、非シリアル化フレームサイズxビット率によって起こる通信レイテンシを低減し、CDR同期に必要なコーディング方式の排除によって帯域幅オーバヘッドを低減することができる。幾つかの実施形態において、ハイブリッドインターフェイスは更に、メモリDRAM、FLASH、その他及びシリアル周辺機器インターフェイスSPIなどの標準化された同期インターフェイスに対するサポートを提供する。幾つかの実施形態において、ハイブリッドインターフェイスの実施形態でのテストの実施は、低速度で標準的なパラレル動作であることに起因して簡素化することができる。幾つかの実施形態において、クロック切り換え法を利用して、基準発振器及びCDR起動レイテンシを隠し、低速度通信の間の電力を低下させることができる。複数のインターフェイスが利用可能である場合、装置又はシステムに対して許容可能な帯域幅及び低レイテンシを有するパラレルインターフェイスを構成することができる。クロックデータリカバリCDRベースのインターフェイスSERDESインターフェイスなどは、高周波数が必要とされるときにCDR回路自体の電力供給及びPLL周波数逓倍器などの基準発振器回路の電力供給に起因してかなりの電力量を使用する。SERDESが高周波数で動作しているときにはピンカウントが少ないことによって良好な電力利用が可能であるが、電力節減は低周波数では小さくなる。電力を節減するために、インターフェイスの電源を切るのが一般的であるが、これは、基準発振器及びCDRの許容可能でない起動レイテンシ1ナノ秒よりも遙かに小さいビット持続時間に対してマイクロ秒の範囲を結果として生じる可能性があり、更に起動時間中に電力を浪費する。低周波数でのCDRベースのインターフェイスの実行は、有意な量の電力を節減するものではない。CDR回路は、シングルビットストリームからデータサンプリングクロックを直接抽出するように動作する。この技術は、帯域外クロックが利用可能でない場合、及びデータ転送速度が速すぎてデータをサンプリングするためのクロックを効率的に分散できない場合の環境において重要である。独立クロック及びデータ回路の送信時間が一致しない場合、データが誤った時間にサンプリングされたときに送信エラーが発生する。これは、個々の回路の長さが回路媒体における光の速度の遅延に起因して一致が困難である場合に起こる。特定の好ましい実施形態において、CDR動作は、通常、限定ではないが、独立した発信器周波数及び位相をパルスコード変調PCM又はパルス幅変調PWMビットストリームにおける利用可能な遷移にロックすることによって実行される。このような発振器は、特にPCMケースにおけるクロック位相を識別するために遷移が利用できないときに、データストリームをサンプルするために使用されるローカルクロックを生成する。発振器は、かなりの電力量を消費することになり、各ビットストリームは、一般に、その固有の発振器を必要とする。特定の実施形態において、CDR発振器は、一般的に、PCMデータ用の位相ロックループPLL又は遅延ロックループDLLの形態を取ることになるが、これらの実施構成に限定されるものではない。電力及び信頼性を向上させるために、CDR発振器は、限定ではないが、付加的なPLL又はDLLを含む別の発振器を参照することができ、このような発振器は、以下では基準発振器と呼ばれる。幾つかの実施形態において、基準発振器は、複数のCDR回路間で共用することができる。低速パラレルインターフェイスは、通常、TTLトランジスタ-トランジスタ論理回路、可変電圧でのCMOS相補型金属酸化膜半導体、及びSSTLスタブシリーズ終端論理回路-スタイルのインターフェイスなどの規格を使用する、簡単な送信機及び受信機を有する。これらのインターフェイスは、一般に、容量回路特性に起因して総電力が周波数に比例して低減されるという特性を有する。電力はまた、電圧振幅を低減することによってもかなり低減されるが、低電圧は、電圧基準その精度が電圧振幅の大きさに依存する、或いは多くのピンを使用する差動信号のいずれかを必要とし、この両方は低電力回路においては回避される。これは、高周波数では不利益をもたらす可能性があるが、周波数が低いときには電力は無視できる程度になり、高速シリアルインターフェイスに関連付けられたCDR及び基準発振器電力が排除され、低減された帯域幅要件を備えた良好な代替形態を提供する。更に、中間基準発振器をバイパスすることによって、基準クロックは、自由に変更して、低レイテンシ性能-電力のトレードオフに影響を及ぼすことができる。高速CDRベースのインターフェイスは一般に、低電圧又は低電流を使用し、パラレルインターフェイスは高電圧を用いた簡素化された信号方式を使用するので、これら2つの電気特性は異なる可能性が極めて高い。幾つかの実施形態において、ハイブリッドインターフェイスは、1つ又はそれ以上のピンを共用するシリアルインターフェイスとパラレルインターフェイスの異なる電気特性を可能にする。MIPI登録商標モバイルインダストリプロセッサインターフェイスアライアンスからのM-PHYなどの幾つかのシリアルインターフェイスは、低速モードをサポートしているが、単一のインターフェイスの一次使用、分離されたACガルバニック又は光学インターフェイス、及びクロック接続の可能性のある欠如を企図している。更に、シリアルインターフェイスの多くの応用は単方向であり、レイテンシに影響を受けない。これらの場合における手法は、低速シリアル信号方式を使用して一定の電力を節減することであり、ここでは、電気特性が両方のモードに対して同じであり且つフレームがDC平衡及び非シリアル化例えば、8b10bに対する遷移コーディングによって高速モードにおける場合と同様に処理される。PWM信号方式は、低速でCDR電力を低減し、PLLなどの基準発振器構成要素を排除する。共用されるクロック及び同期動作例えば、基準発振器バイパスがあるときには、PCMモードがサポートされ、最小電力を使用するが、データは、コーディングされ且つ平衡化されたままであり、シリアルに伝送される。シングルトンインターフェイスサポートの要件、分離されたインターフェイス、及びクロック回路の欠如により、共用パラレルインターフェイスの実施構成を阻止することができる。シングルインターフェイス差動又は光学は、パラレルインターフェイスを実現するための十分な接続を有しておらず、インターフェイスは単独で帯域幅又はレイテンシのいずれも改善することはない。電気的に絶縁された接続は、伝送媒体の充電を避けるためにDC平衡化を必要とし、パラレルインターフェイスがDC平衡化されていないのでデータエラーを引き起こす。更に、パラレルインターフェイスは、クロック又はデータストローブなしでは有効ではない。低周波数でシリアルポートを実行するためのレイテンシは極めて大きい。例えば、高速モードで5ギガビット/秒で10ビットフレームの場合、シリアル化によるレイテンシは2nsである。低速シリアルモードでは、200メガビット/秒で同じフレームが50nsレイテンシメモリアクセスなどの多くの最新のアプリケーションに対しては許容可能でないを有する。200MHzでのパラレルインターフェイスのレイテンシは5nsであり、10倍速いが、同じデータを配信するために8回路シリアルインターフェイスに対して8b/10bコーディングを仮定を必要とする。8つの低速シリアル回路を用いて8パラレル回路データレートに一致させることができるが、これはレイテンシを改善することにはならない。図1は、CDRベースのシリアルインターフェイスの図である。この図では、CDR設計を簡素化するため、CDRベースのシリアルインターフェイスの実施例が共用周波数基準及び基準発振器を備えている。送信データは、その発振器をロックするのに必要な信号エッジを受信側CDRが確実に有するよう遷移コーディングされる。この図では、シリアル送信機装置100が、シリアル受信機装置150と結合されている。シリアル送信機100は、送信用の送信データフレーム105を受信するための遷移エンコーダ110と、シリアル受信機150との接続のシリアルピン145を介して送信用データをシリアル化するためのシリアライザ115とを含む。シリアル送信機100及びシリアル受信機150の両方は、周波数基準信号195を受信する。周波数基準信号は、シリアライザ115用のクロックを生成するために基準発振器構成要素130に提供される。周波数基準信号195又は基準発振器130の出力は更に、遷移エンコーダ110に提供され、ソースクロック140を提供する。シリアル受信機150は、データを非シリアル化してクロック信号190を回復するためのデシリアライザ/CDR165を含む。受信機150は更に、回復されたクロック信号190によってクロックされるようにデータを復号し受信されたデータフレーム155を生成するための遷移復号器160を含む。周波数基準信号195は、デシリアライザ/CDR構成要素165用のクロック信号を生成するために基準発振器構成要素180に提供される。図1では、発信パラレルデータが、CDR動作のための十分な振幅遷移を保証するために利用される遷移エンコーダ110に提示され、次いで、データは、パラレル送信よりも少ないピンを使用する高速送信用のシリアライザ115に渡される。幾つかの実施構成では、信頼性を向上させるために差動電気伝送媒体を利用することができる。次に、接続のシリアルピン145を介して受信されたデータは、CDR/デシリアライザ165rによって非シリアル化され、遷移復号器160を介して送られ、オリジナルパラレルデータストリームを再現する。このような回路の応用は、オリジナルデータフレームに比べて大幅に低減されたピンカウントこの実施例では4から1への低減を有するが、例えば、ソースクロックによって与えられるオリジナルデータ転送速度の10倍で送信される。このような高い信号速度による電力を節減するために、TTL又はCMOSなどの簡易的なデジタルインターフェイスに比べて低減された信号電力を使用することが一般的な方法である。これは、一般的には、寄生容量によって起こる動的電力を最小にするための低電圧電圧又は電流源のいずれかを使用しての抵抗的に終端された送信回線を含む。低電力であっても、差動信号方式が適用されたときに信号インテグリティは高速で維持される。幾つかの実施形態において、CDRベースのシリアルインターフェイス構成要素は、ハイブリッドインターフェイスを形成するためにパラレルインターフェイス要素と組み合わされる。図2は、パラレルインターフェイスの図である。この図では、同期送信機200が、シングルエンドガルバニックリンク245を介して同期受信機250に結合されている。送信機200は、送信のためレジスタ210に提供される送信データ205を受信する。この図では、送信機及び受信機250は周波数基準295を共用している。送信機200では、周波数基準295は、共用クロック240を生成するのに利用され、送信用のレジスタ210をクロックするため、及び送信されたパラレルデータをクロックするためのデータストローブ248を生成するために利用される。次いで、受信機250は、レジスタ265において保持しておくためリンク245を介してデータを受信する。レジスタ265は、シンクロナイザ260に結合されて受信データ255を生成し、該シンクロナイザ260は、周波数基準295によってクロック制御される。特定のパラレル通信は、特定の共用時間基準なしで動作し非同期動作、例えば、信号依存法を使用して有効データの時点を判定する。他のパラレル通信は、共用時間基準、又はクロックパルス同期動作を使用してデータが有効である時点を判定する。送信の周波数が媒体における光の速度に比べて相対的に高い場合、データに同期されたデータストローブを用いて、インターフェイス全体にわたり一致した伝播を使用してデータが有効である時点を示す。これは、ストローブ及びデータに対して、一致したバッファ増幅器並びに一致した回路長を使用して実行することができる。図2に示されるように、複数のデータビットが示され、データストローブ248に同期されている。周波数が低いときには、データストローブ248は必要ない。登録後、シンクロナイザ260は、同様に周波数基準に基づいて受信データを共用クロック240に再度時間調整する。図3は、ハイブリッドインターフェイスの実施形態を示すブロック図である。この図では、第1装置又は送信機310がインターフェイス350を介して第2装置又は受信機360に接続されており、インターフェイスは複数の回線又はピンを含む。幾つかの実施形態において、各装置が、ハイブリッドインターフェイスを含み、第1装置310は、パラレルインターフェイス314及びシリアルインターフェイス328を含みクロック信号326を受信し、送信用のデータのシリアル化のためのシリアライザ330を含む、更に第2装置360は、パラレルインターフェイス364及びシリアルインターフェイス378を含む受信データの非シリアル化及び受信データからのクロック信号376の回復のためのデシリアライザ/CDR構成要素380を含む受信。幾つかの実施形態において、各装置310及び360は、それぞれの装置が、パラレルインターフェイス314及び364を使用するパラレル動作の第1モードであるか、或いはシリアルインターフェイス328及び378を使用するシリアル動作の第2モードであるかを設定するためのモード制御第1装置用の318及び第2装置用の368を含む。幾つかの実施形態において、第1装置310は、パラレルインターフェイス314とシリアルインターフェイス328との間を切り換えるために1つ又はそれ以上のマルチプレクサ又は他の切り換え要素316を含むことができ、第2装置360は、パラレルインターフェイス364とシリアルインターフェイス378との間を切り換えるための1つ又はそれ以上のマルチプレクサ又は他の切り換え要素366を含むことができる。図示のように、第1装置310のパラレルインターフェイス314は、パラレルインターフェイス314を介してパラレル送信のデータ312を取得することができ、送信は、第2装置360のパラレルインターフェイス364を介して受信されて、受信データ362を提供する。更に、第1装置310のシリアルインターフェイス328は、シリアルインターフェイス328を介してシリアル送信のデータ324を取得することができ、送信は、第2装置360のシリアルインターフェイス378を介して受信されて、受信データ374を提供する。第1装置310及び第2装置360は各々、周波数逓倍位相ロックループによって具現化することができ、且つ制御信号又はレジスタ320及び370を提供する論理回路によって制御することができる基準発振器322及び372を含む。幾つかの実施形態において、基準発振器322及び372は、シリアルインターフェイス328及び378と共に使用するためにイネーブルにされる。パラレルインターフェイス314及び364がイネーブルである場合には、実施形態に応じて、基準発振器をイネーブル又はディスエーブルにすることができる。幾つかの実施形態において、第1装置310及び第2装置360は、第1装置310の基準発振器322と第2装置360の基準発振器372との間の基準信号354の共用を含めて、基準信号354を共用することができる。幾つかの実施形態において、第1及び第2装置は各々、装置間のリンク350において複数のピンを利用し、第1装置310は、通信回線用の第1の複数のピンを利用し、第2装置360は、通信回線用の第2の複数のピンを利用し、これらの装置は、第1及び第2の複数のピンの重なり合うピンのセットを共用する。リンクは、第1モードでデータの捕捉のためのストローブ352の送信用に1つ又はそれ以上のピンを含むことができる。幾つかの実施形態において、重なり合うピンのセットのピンは、限定ではないが、信号の種類、信号電圧、信号の方向、及び単方向又は両方向の信号送信における変動を含む、第1モード及び第2モードの異なる方式で利用することができる。図4は、ハイブリッドインターフェイスの実施形態における状態間の遷移を示す状態図である。この図では、システムを初期化することができ400、次に、パラレルデータに対する第1モード410とシリアルデータに対する第2モード460との間を遷移することができる。幾つかの実施形態において、本システムは、初期化時に第1モード410に初期設定することができるが、これは、全ての実施形態において必ずしも必須ではない。他の実施形態において、本システムは、第2モードに初期設定することができ、或いは、いずれのモードにも初期設定しなくてよい。本システムは、動作において第1モード410及び第2モード360間を切り換えることができ、第1モード410は低電力動作を提供し、第2モードは高速動作を提供する。この図では、第1モード設定420が、モード設定をパラレル422、並びにCDR設定424第1モードでのパラレル送信に対してディスエーブルにすることができる及び基準発振器設定実施構成に応じてイネーブル又はディスエーブルにすることができるに切り換える段階を含むことができる。更に、本システムは、例えば、第2モード460に比べて低速データ転送430を利用することができる。幾つかの実施形態において、データ送信の方向432、並びに信号方式の種類434例えば、特定の値の電圧又は電流信号を含む及びデータのクロッキングのためのデータストローブ436の利用可能性を設定することができる。第2モード設定470は、シリアル472にモード設定を切り換える段階、並びにCDRディスエーブルである場合をイネーブルにする段階474、及び基準発振器ディスエーブルである場合をイネーブルにする段階476を含むことができる。更に、本システムは、例えば、第1モード410に比べて高速のデータ転送480を利用することができる。幾つかの実施形態において、データ送信の方向482、並びに信号方式の種類484例えば、特定の値の電圧又は電流信号を含むを設定することができる。図5は、インターフェイスの実施形態のI/Oインターフェイスの図である。図5に示されたインターフェイス回路は、パラレルインターフェイスと共に利用することができ、パラレル動作のためのハイブリッドインターフェイスの実施形態に実装することができる。インターフェイス502非同期バッファ、504非同期入力、及び506非同期双方向バッファは、例えば、データストローブと共に使用することができる非登録インターフェイスである。インターフェイス508レジスタは、共用クロックを使用する汎用登録済み出力である。インターフェイス514登録済み入力は、508と同じインターフェイスであるが、付加的にデータストローブの送信を示している。インターフェイス510及び512は、データストローブが不必要なほど周波数が十分低い場合に共用基準クロックに同期された受信機を示す。510及び512と平行して、516及び518は、ソースクロック受信機を示している。これらの実施例では、任意選択的なシンクロナイザは示されておらず、これを含むかどうかは、受信機での機能回路のクロック関係に依存する。図506、512及び518は、インターフェイスの双方向形態を示す。図示された同期構成要素は、単一のデータ転送速度通信用のものであり、ダブルデータ転送速度も同様に処理される。図示のインターフェイスの全ては、他のインターフェイスに加えて、装置の実施形態のパラレル構成要素によってサポートすることができる。図6は、ハイブリッドシリアル-パラレルインターフェイスの実施形態を示すブロック図である。図を簡潔にするために、シリアル通信は、左送信機600から右受信機650に進むように示されているが、図示された装置の各々は、送信機と受信機の両方を含むことができる。更に、遷移コーディングは図6に示されておらず、このようなコーディングは、図の可読性を改善するために省略されている。送信機600及び受信機650は、インターフェイス645に対するリンクを介して接続されている。この図では、差動インターフェイスが提供され、このようなインターフェイスは、雑音放射を低減し、雑音注入を排除し、更に低電力低電圧での良好な信号受信をもたらすために、高速ガルバニックインターフェイスにおいて一般的に利用されている。加えて、差動インターフェイスは、シリアル送信に利用される電線の数が二倍になっており、従って、パラレルモードに対して二倍の数のパラレル回路を提供する。幾つかの実施形態において、送信機及び受信機は各々、パラレルインターフェイスモード又はシリアルインターフェイスモードのいずれかを選択するためにモード信号640及び690を受信することができる。図6では、送信機600用のシリアルインターフェイスは、送信フレーム610のシリアル化のための1つ又はそれ以上のシリアライザ615を含む。パラレルインターフェイスは、図5に示されたサブ回路及びシンクロナイザを含むことができる、データ送信620用のI/OIFブロック630を含む。これらの要素は、可読性を向上するために、それぞれのブロックにおいてカプセル化されているが、実施形態は、構成要素の図示の形式に限定されない。同様に、受信機は、受信されたデータから受信フレーム660及び回復クロック662を生成するためにデシリアライザ/CDR構成要素665を有するシリアルインターフェイスを含む。パラレルインターフェイスは、データ受信670用のI/OIFブロック680を含み、図5に示されたサブ回路及びシンクロナイザを含むことができる。幾つかの実施形態において、送信機600及び受信機650は各々、基準発振器625及び675をそれぞれ含む。基準発振器625及び675は、限定ではないが、PLL装置又はDLL装置を含むことができる。幾つかの実施形態において、基準発振器625又は675の出力は、送信機600用の各シリアライザ615に、或いは受信機650用の各デシリアライザ/CDR665にそれぞれ提供される。幾つかの実施形態において、基準発振器は、基準発振器制御信号626及び676によってイネーブル又はディスエーブルにされ、基準発振器は、基準発振器の状態を示すために基準発振器実行/作動可能信号627及び677を提供する。更に、各デシリアライザCDRは、CDRの動作を制御するためにCDR制御信号663を受信することができ、CDRの状態を示すためにCDR作動可能信号664を生成することができる。幾つかの実施形態において、共通周波数基準695が、装置のシリアル送信機、シリアル受信機、及びパラレルインターフェイスに使用される。しかしながら、共通周波数基準は、全ての実施形態に必要とされるものではない。このような周波数基準は、例えば、より少ない構成要素及びピンが要求される低電力システム及び低コストシステムにおいて利用される。クロックが受信機でのデータから完全に取得することができるので、シリアル構成要素間の共用基準は必要ではない。幾つかの実施形態において、パラレルインターフェイスの位相及び周波数は、シリアルインターフェイスとは関係なく使用され、従って、独立した基準を利用することができる。幾つかの実施形態において、パラレル受信機での有効データを示すためにデータストローブ又は信号関係が使用され、従って、基準は必要ではない。しかしながら、この議論は、実施形態の説明を簡単にするために共通の周波数基準の場合に簡略化されている。図6は、周波数基準を備えた共用クロック635及び685を含む、共用クロックを使用する環境におけるクロック管理を含む実施形態に関する。図6は、実施形態間のインターフェイス接続645に複数のシリアルインターフェイスを利用でき、従って広範囲のパラレルインターフェイス図では4ビットを提供する実施形態を示している。実施形態は、インターフェイスのいずれの特定の数にも限定されない。例えば、4シリアルリンクは、パラレル回路のための8ビット接続を可能にし、8シリアルリンクは、差動シリアルインターフェイスが共用されるときのパラレル回路のための16ビット接続を可能にする。幾つかの実施形態において、送信機600は、シリアルモードとパラレルモードとの間を切り換えるための複数のマルチプレクサ又は他のスイッチ605を含み、受信機650は、シリアルモードとパラレルモードとの間を切り換えるための複数のマルチプレクサ又は他のスイッチ655を含む。このようなスイッチを生成又は選択するための手法が存在し、これらは、本明細書では図示又は議論されていない。幾つかの実施形態において、パラレル及びシリアル通信に必要な異なる電気要件が存在すると仮定すると、スイッチは、インターフェイスへの不適切な信号の印加を阻止するために注意深く制御される。幾つかの実施形態において、マルチプレクサ制御はまた、シリアルデータ方向とは反対に流れるパラレルデータ、或いは、単一方向シリアル送信とは対照的に方向を双方向に変えるパラレルデータを管理する。幾つかの実施形態において、制御は、高性能及び低減された電力消費を提供するよう可能な限り小さなレイテンシで実行される。特定の実施例では、ピンは、50Ω終端装置によって100mVのシリアルモードで、及び1.2Vのパラレルモードで動作することができる。シリアルからパラレルモードへ切り換えるために、シリアル送信機をディスエーブルにする必要があり、終端装置を取り除く必要がある。そうでなければ、ピンはダブル駆動になり、最小のデータエラー及び送信機への可能性のある障害を引き起こす。終端装置が連結されると、回路は、予想される電力の100倍を上回って消費することが必要とされ0.2mW対29mW、場合によっては障害を起こす可能性がある。シリアル受信機は、このような高電圧に対して感度が高い場合があり、同様に障害を受ける可能性がある。幾つかの実施形態において、電力を節減しシリアル及びパラレルモード間のレイテンシを最小限にするためにクロック制御が利用される。幾つかの実施形態において、ピン及びシステムクロック電力を節減するために基準クロックをモード間で共用することができ、シリアル動作を準備する間の電力の浪費を阻止するために、まだパラレルモード動作の間にPLL構成要素を始動させることができる。図7及び図8は、ハイブリッドインターフェイス処理の実施形態を示すフロー図を示す。図7では、ハイブリッドシリアル-パラレルインターフェイスは、シリアル送信機オフ、シリアル受信機切断、基準発振器PLL又はDLL構成要素などオフ、パラレル送信機オフ、及びパラレル受信機切断によって初期化することができる702。本処理は、パラレルインターフェイスに対して初期化することができるが、これは、本処理の実施形態において必須ではない。幾つかの実施形態では、パラレル受信機を接続し704、パラレル送信機を電源オンにする706。幾つかの実施形態において、パラレルモードは、即座に利用可能にすることができ、シリアルインターフェイスが準備できるまで基準発振器が準備できるまでなど、シリアルモードへの切り換えの間利用可能状態を維持することができる708。図8に示されたクロッキング制御処理710は、シリアル通信を開始及び中止する際の電力とレイテンシとをトレードオフする機能を提供する。次に処理は、モード制御信号をモニタする段階712を提供する。モード制御信号は、パラレル通信が継続されるかどうか、或いはシリアル通信モードが要求されるかどうかを判定するための試験を行う714。シリアルモードへの実際の遷移の前に、基準クロックが動作し安定状態であることが要求される715。モードがパラレルである714場合、システムは、モードの変化のモニタリングを継続する710-712。モード信号がシリアルになった場合、基準発振器が実行されているかどうかを判定する716。実行されていない場合、基準発振器及びCDRを始動する718ある実施形態において、CDRはその基準発振器なしでは動作することができず、従って、基準発振器が停止した場合、CDRを停止しなくてはならない。基準発振器の始動に続いて、基準発振器の準備ができているかどうか720及びCDRの準備ができているかどうか722を判定する。基準発振器及びCDRの準備ができると、パラレル送信機をターンオフし、パラレル受信機を切断する724。パラレル切断を待機した726後、シリアル受信機を接続装置に対する終端をイネーブルにするなどし728、シリアル送信機をターンオンする730。シリアルインターフェイスが準備される例えば、CDRのロックを含む732。次に、処理は、モード制御信号のモニタリング段階734を提供する。モードがシリアルのままである場合、処理は、モードのモニタリングを継続する。モードがパラレルになった場合、現在のフレーム又はパケットの終了を待機することができ738、その後、シリアル送信機をターンオフし、シリアル受信機を切断する740。シリアル切断を待機した742後、処理は、パラレル受信機の接続704に戻る。図8は、幾つかの実施形態におけるクロッキング制御を示すフロー図を示す。この図において、基準発振器制御信号が読み取られる802。基準発振器停止条件が存在する804場合には、基準発振器及びCDRを停止する806。基準発振器始動条件がない808場合には、制御処理は完了する。基準発振器始動条件が存在する808場合には、基準発振器が始動されるまだ始動されていない場合810。関連装置がシリアル受信機を含まない812場合には、制御処理は完了する。装置がシリアル受信機を含む場合、処理によってCDR制御信号が提供され814、CDR停止条件が存在するかどうか816存在する場合には、CDRが停止される818、及びCDR始動条件が存在するかどうか820存在する場合、まだ停止されていない場合にはCDRが停止される822を判定し、クロッキング制御処理が完了する。幾つかの実施形態において、ハイブリッドインターフェイスは、基本的に2つの信号、すなわちモード制御及び基準発振器制御を使用して制御することができる。これらの制御を表す他の方法が存在するが、これは、処理を説明するための方法を提供する。これらの制御は、外部ピンを使用して明示的に制御することができ、インターフェイスを介したデータ転送を使用して制御することができるプログラム可能レジスタを使用して明示的に、或いは、通信制御リンク状態機械によって間接的に制御することができる。制御の選択肢に関して、基準発振器の制御は、シリアル通信が要求されたときに基準発振器をターンオンするのではなく、独立して達成することができる。基準発振器は、シリアル通信が終了したときに自動的に停止することができる。しかしながら、幾つかのシリアルインターフェイスアーキテクチャにおいて、シリアルポートをディスエーブルにし且つ基準発振器を実行状態のままにすることによって、幾らかでも電力を節減することができる。シリアルモードとパラレルモード間を迅速に切り換えたときに短時間基準発振器を実行させたままにすることが有利とすることができ、従って、独立した基準発振器制御が妥当なものとなる。幾つかの実施形態において、初期化時にパラレル通信を初期設定モードに指定することができる。幾つかの実施形態において、初期動作でモードなし又はシリアルモードを規定することができる。しかしながら、シリアルモードが最初に選択されている場合に基準発振器が始動している間、通信は遅延する。未使用時では、パラレルモードは、あまり多くの電力を使用せず、即座に動作を開始することができ、従って、初期設定としてパラレルインターフェイスを選択することによる実害はない。更に、いずれのシリアルインターフェイスパラメータを設定するため、及びモード設定を制御する個々のピン、プログラム可能レジスタ、又は取得された状態制御などによってために、パラレルモードを即座に効率的に使用することができる。図7及び8の説明を分かり易くするために、初期化の処理は、インターフェイスの両方の側での障害及び起動電力を最小限にするために、全てのインターフェイスがディスエーブル又はオフ状態で行われる。他の実施形態において、一方又は他方の状態の間にインターフェイスを初期化することが許容可能である。しなしながら、このような場合、インターフェイスモード間の不一致を確実に防ぐために、インターフェイスの両方の側の一貫性が必要である。上記の記載では、説明の目的で、本発明の完全な理解を提供するための多数の特定の詳細が記載されている。しなしながら、これらの特定の詳細の一部がなくても本発明を実施できることは当業者に明らかであろう。他の事例では、周知の構造及び装置は、ブロック図の形態で示されている。図示の構成要素間の中間構造が存在してもよい。本明細書で説明又は図示された構成要素は、図示又は説明されていない付加的な入力又は出力を有してもよい。図示の要素又は構成要素はまた、いずれかのフィールドの並べ換え又はフィールドサイズの修正を含む種々の配列又は順序で構成することができる。本発明は、種々の処理を含むことができる。本発明の処理は、ハードウェア構成要素によって実行することができ、或いは、命令によってプログラムされた汎用又は特定用途向けプロセッサ又は論理回路に処理を実行させるのに使用することができる、コンピュータ可読命令において具現化することができる。代替として、処理は、ハードウェア及びソフトウェアの組合せによって実行することができる。本発明の一部は、コンピュータプログラム製品として提供することができ、このコンピュータプログラム製品は、本発明による処理を実行するようコンピュータ又は他の電子装置をプログラムするために使用することができるコンピュータプログラム命令が格納されたコンピュータ可読媒体を含むことができる。コンピュータ可読媒体は、限定ではないが、フロッピーディスク、光学ディスク、CD-ROMコンパクトディスク読出し専用メモリ、及び磁気光学ディスク、ROM読出し専用メモリ、RAMランダムアクセスメモリ、EPROM消去可能プログラム可能読出し専用メモリ、EEPROM電気的消去可能プログラム可能読出し専用メモリ、磁気又は光学カード、フラッシュメモリ、又は電子命令を格納するのに適した他のタイプの媒体/コンピュータ可読媒体を含むことができる。更に、本発明はまた、コンピュータプログラム製品としてダウンロードすることができ、プログラムは、遠隔コンピュータから要求側コンピュータに転送することができる。本方法の多くは、その最も基本的な形態で説明しているが、本発明の基本的な範囲から逸脱することなく、方法のいずれかに処理を追加すること、又は方法のいずれかから処理を削除することができ、説明されたメッセージのいずれかに情報を追加すること、或いは説明されたメッセージのいずれかから情報を取り除くことができる。当業者であれば、多くの更なる修正及び適応を行い得ることは明らかであろう。特定の実施形態は、本発明を制限するためにではなく本発明を例証するために提供される。要素Aが要素Bに又は要素Bと結合されているとされる場合、要素Aは、要素Bに直接結合されるか、或いは、例えば要素Cを介して間接的に結合されてもよい。構成要素、特徴、構造、処理、又は特性Aが、構成要素、特徴、構造、処理、又は特性Bを生じさせると本明細書が記述している場合、AはBの少なくとも部分的な原因ではあるが、Bを生じさせるのを助ける少なくとも1つの他の構成要素、特徴、構造、処理、又は特性が存在してもよいことを意味する。本明細書が、構成要素、特徴、構造、処理、又は特性を含むことができる、含んでいてもよい、或いは含む可能性があると示す場合、その特定の構成要素、特徴、構造、処理、又は特性が必ずしも含まれることは必須ではない。本明細書が、1つのa又はan要素を示す場合、これは、説明される要素が1つだけ存在することを意味する訳ではない。実施形態は、本発明の実施構成又は実施例である。本明細書における実施形態、1つの実施形態、幾つかの実施形態、又は他の実施形態への言及は、実施形態に関して説明された特定の特徴、構造、又は特性が、少なくとも幾つかの実施形態に含まれるが、必ずしも全ての実施形態に含まれる訳ではないことを意味する。実施形態、1つの実施形態、又は幾つかの実施形態の種々の出現は、必ずしも全て同じ実施形態を示すものではない。本発明の例示的な実施形態の前述の説明において、本開示を簡素化し、本発明の種々の態様のうちの1つ又はそれ以上の理解を助ける目的で、本発明の種々の特徴は、本発明の単一の実施形態、図面、又は説明において互いにグループ化されることもあることを理解されたい。