"III-V族半導体によって形成された受光デバイスであって、III-V族半導体基板と、前記III-V族半導体基板の上に位置し、InAs/GaSbが繰り返し積層された多重量子井戸構造の受光層とを備え、前記III-V族半導体基板がInAs基板であることを特徴とする、受光デバイス。前記InAs/GaSb多重量子井戸構造の受光層の平均格子定数が、前記InAs基板の格子定数に対して、0.0010.1以内になるように、前記InAs/GaSb多重量子井戸構造に、GaAsが挿入されていることを特徴とする、請求項1に記載の受光デバイス。前記GaAsは、前記GaSb上に接して挿入され、前記InAs上に接して挿入されないことを特徴とする、請求項2に記載の受光デバイス。前記多重量子井戸構造の受光層上に接して窓層を備えることを特徴とする、請求項1~3のいずれか1項に記載の受光デバイス。複数の受光素子が配列されており、各受光素子において、前記多重量子井戸構造の受光層が、少なくとも、第1導電型不純物がドープされたInAs/GaSbの繰り返し積層体を含み、隣の受光素子どうし、前記多重量子井戸構造を隔てる溝で区分けされていることを特徴とする、請求項1~4のいずれか1項に記載の受光デバイス。複数の受光素子が配列されており、各受光素子において前記多重量子井戸構造の受光層に届くように第1導電型不純物が選択拡散されており、隣の受光素子どうし、選択拡散されていない領域で隔てられていることを特徴とする、請求項1~4のいずれか1項に記載の受光デバイス。赤外光を用いた検出装置であって、請求項1~6のいずれか1項に記載の受光デバイスを用いたことを特徴とする、検出装置。III-V族化合物半導体からなる半導体エピタキシャルウエハであって、InAs基板と、前記InAs基板の上に位置する、InAs/GaSbが繰り返し積層された多重量子井戸構造とを備えることを特徴とする、半導体エピタキシャルウエハ。前記多重量子井戸構造が、少なくとも、第1導電型不純物がドープされたInAs/GaSbの繰り返し積層体を含むことを特徴とする、請求項8に記載の半導体エピタキシャルウエハ。III-V族化合物半導体からなる半導体エピタキシャルウエハを製造する方法であって、InAs基板を準備する工程と、前記InAs基板の上に、InAs/GaSbを繰り返し積層して多重量子井戸構造を形成する工程とを備え、前記多重量子井戸構造を形成する工程において、少なくとも、第1導電型不純物がドープされたInAs/GaSbの繰り返し積層体を形成することを特徴とする、半導体エピタキシャルウエハの製造方法。III-V族半導体の受光デバイスの製造方法であって、InAs基板を準備する工程と、前記InAs基板の上に、InAs/GaSbを繰り返し積層して多重量子井戸構造を形成する工程と、前記多重量子井戸構造に対してエッチングを行って溝を設けて、隣の受光素子どうし該溝によって隔てる工程とを備え、前記多重量子井戸構造を形成する工程において、少なくとも、第1導電型不純物がドープされたInAs/GaSbの繰り返し積層体を形成することを特徴とする、受光デバイスの製造方法。III-V族半導体の受光デバイスの製造方法であって、InAs基板を準備する工程と、前記InAs基板の上に、InAs/GaSbを繰り返し積層して多重量子井戸構造を形成する工程と、前記多重量子井戸構造上に接して窓層を形成する工程と、前記窓層上に接して選択拡散マスクパターンを形成する工程と、前記選択拡散マスクパターンを用いて第1導電型不純物を前記多重量子井戸構造内に届くように選択拡散する工程とを備えることを特徴とする、受光デバイスの製造方法。しかし、GaSb基板を用いる場合、次の問題がある。GaSb基板の表面に酸化膜が残留しやすく、エピタキシャル成長するInAs/GaSbタイプ2MQWの品質に悪影響が生じる。また、MQWを成長時、GaSb成長後にInAs成長に切り替えるとき界面での組成の急峻性が得られにくく、MQWの品質が低下する。上記の酸化膜の残留の対策については、一応の対応はなされている。たとえばInAs/GaSbMQWをMBEMolecularBeamEpitaxy法で基板上に形成する前に、基板表面にある酸化膜を、MBE装置内で脱離しやすいV族元素を照射しながら熱処理することで除去するのが普通である。しかしながらGaSb基板の場合、GaSb基板表面に形成された酸化膜の除去が非常に難しい。このため、酸化膜が残留しやすく、平坦なエピタキシャル成長を困難にしている。要は、GaSb基板を用いた場合、酸化膜の残留が解消できず、平坦なエピタキシャル成長ができない。GaAs基板を用いた場合、GaAsと、GaSbと、InAsとの格子定数差が大きく、格子ミスマッチによる結晶欠陥転位が入り、受光デバイスの暗電流が増大する。すなわちGaAsの格子定数5.65Å、GaSbの格子定数6.10Å、InAsの格子定数6.06Åであり、GaAsの格子定数は他の2つの格子定数から7以上も小さい。これではミスマッチによる転位の高密度の発生は避けられない。InAs/GaSbのMQWの中にInSb層を挿入して、GaSb基板との格子定数差に適合させる場合、InSbをどこに挿入しても厚みの如何によらず、表面に残留しやすいSbがInAs中に混入することが避けられない。この結果、主要な構成要素であるGaSbとInAsのうち、InAsの組成が不安定になり、カットオフ波長を厳密に制御しにくくなる。本発明は、近赤外域~遠赤外域にわたって高い受光感度を持ち、製造が容易であり、安定して高品質が得られる、受光デバイス、半導体エピタキシャルウエハ、これらの製造方法、および検出装置を提供することを目的とする。本発明の受光デバイスは、III-V族半導体によって形成されている。この受光デバイスは、III-V族半導体基板と、III-V族半導体基板の上に位置し、InAs/GaSbが繰り返し積層された多重量子井戸構造の受光層とを備え、III-V族半導体基板がInAs基板であることを特徴とする。GaSb基板は、上述のように、酸化膜を完全に除去することが難しく、平坦なエピタキシャル成長をする上で障害になる。平坦なエピタキシャル積層体が形成できないと、表面に凹凸を生じて、暗電流の発生原因となる。暗電流は、受光波長が長くなると自ずと増大する傾向にある。本発明におけるInAs/GaSbタイプ2のMQWが対象とする赤外光のように長波長では、表面の凹凸に起因する暗電流の増大は避けなければならない。InAs基板は、Sbを含まないために酸化膜を比較的簡単に除去することができる。このため、平坦なエピタキシャル積層体を得ることができ、表面の平坦性による暗電流要因を改善することができる。格子ミスマッチについては、InAs/GaSbMQWは、InAsとGaSbとの繰り返し積層体なので、その平均格子定数は、InAsとGaSbの中間の格子定数となる。具体的には、GaSbの格子定数6.10Å、InAsの格子定数6.06Åであり、InAs/GaSbMQWの平均格子定数はその中間値となる。このため、個々の厚みが均一なMQWの場合、InAs基板を用いた場合、GaSb基板を用いた場合と同じ程度の格子ミスマッチとなる。上記より、InAs/GaSbMQWを形成する基板にInAs基板を用いることで、GaSb基板を用いた場合よりも、平坦なエピタキシャル積層体を安定して歩留まりよく形成することができ、しかも格子ミスマッチについてはGaSb基板を用いた場合と同等レベルを保つことができる。InAs/GaSb多重量子井戸構造の受光層の平均格子定数が、InAs基板の格子定数に対して、0.0010.1以内になるように、InAs/GaSb多重量子井戸構造に、GaAsを挿入することができる。InAs基板の格子定数に対して、InAs/GaSbMQWの平均格子定数は、少しだけであるが大きい。GaAsの格子定数は、InAsの格子定数よりも明確に小さい。GaAsを、適切な厚みだけ、InAs/GaSbMQWに挿入することにより、InAs基板と、GaAsを挿入したInAs/GaSbMQWとの格子ミスマッチを完全になくすことができる。この結果、格子欠陥密度を低減することができ、暗電流をさらに小さくすることができる。GaAsは、GaSb上に接して挿入され、InAs上に接して挿入されないようにするのがよい。GaSb中のSbは、成膜中、表面に移動して集積して悪影響を生じやすい。GaSb上に接してGaAsを成長させる場合、GaAsは比較的格子定数が小さく、Sbの移動に対して抵抗作用を及ぼすことができる。この結果、GaAsを挿入した、Sbの集積のないInAs/GaSbMQWを提供することができる。多重量子井戸構造の受光層上に接して窓層を備えることができる。これによって、表面に受光層を露出させることなく、窓層に電極をオーミック接触させながら、したがって受光層に損傷等を生じずに、配設することができる。この結果、暗電流を低減することができる。複数の受光素子が配列されており、各受光素子において、多重量子井戸構造の受光層が、少なくとも、第1導電型p型またはn型不純物がドープされたInAs/GaSbの繰り返し積層体を含み、隣の受光素子どうし、多重量子井戸構造を隔てる溝で区分けされているこれによって、受光素子の平面サイズを大きくすることができ、感度を向上することができる。なお、上記のように、第1導電型は、p型でもよいし、またn型でもよい。以下の説明でも同様である。複数の受光素子が配列されており、各受光素子において多重量子井戸構造の受光層に届くように第1導電型p型またはn型不純物が選択拡散されており、隣の受光素子どうし、選択拡散されていない領域で隔てられている構成をとることができる。これによって、結晶性の良好なプレーナ型受光素子の配列を提供することができる。本発明の検出装置は、赤外光を用いた検出装置であって、上記のいずれかの受光デバイスを用いたことを特徴とする。この構成によって、製造がしやすい受光デバイスを組み込んだ、近赤外域~遠赤外域にわたって高い受光感度を持つ検出装置を提供することができる。本発明の半導体エピタキシャルウエハは、III-V族化合物半導体からなる。この半導体エピタキシャルウエハは、InAs基板と、InAs基板の上に位置する、InAs/GaSbが繰り返し積層された多重量子井戸構造とを備えることを特徴とする。これによって、製造が容易であり、安定して高品質が得られる半導体エピタキシャルウエハを提供することができる。多重量子井戸構造が、少なくとも、第1導電型不純物がドープされたInAs/GaSbの繰り返し積層体を含むことができる。これによって、高感度の赤外光用の受光デバイスを形成することができる、半導体エピタキシャルウエハを提供することができる。本発明の半導体エピタキシャルウエハの製造方法では、III-V族化合物半導体からなる半導体エピタキシャルウエハを製造する。この製造方法は、InAs基板を準備する工程と、InAs基板の上に、InAs/GaSbを繰り返し積層して多重量子井戸構造を形成する工程とを備える。そして、多重量子井戸構造を形成する工程において、少なくとも、第1導電型不純物がドープされたInAs/GaSbの繰り返し積層体を形成することを特徴とする。この方法によって、製造が容易であり、安定して高品質が得られる半導体エピタキシャルウエハを製造することができる。本発明の受光デバイスの製造方法では、III-V族半導体の受光デバイスを製造する。この製造方法は、InAs基板を準備する工程と、InAs基板の上に、InAs/GaSbを繰り返し積層して多重量子井戸構造を形成する工程と、多重量子井戸構造に対してエッチングを行って溝を設けて、隣の受光素子どうし該溝によって隔てる工程とを備え、多重量子井戸構造を形成する工程において、少なくとも、第1導電型不純物がドープされたInAs/GaSbの繰り返し積層体を形成することを特徴とする。上記のInAs基板を用いることで、GaSb基板を用いた場合よりも、平坦なエピタキシャル積層体を安定して歩留まりよく形成することができ、しかも格子ミスマッチについてはGaSb基板と同等レベルを保つことができる。本発明の別の受光デバイスの製造方法では、III-V族半導体の受光デバイスを製造する。この別の製造方法は、InAs基板を準備する工程と、InAs基板の上に、InAs/GaSbを繰り返し積層して多重量子井戸構造を形成する工程と、多重量子井戸構造上に接して窓層を形成する工程と、窓層上に接して選択拡散マスクパターンを形成する工程と、選択拡散マスクパターンを用いて第1導電型不純物を前記多重量子井戸構造内に届くように選択拡散する工程とを備えることを特徴とする。これによって、結晶性の良好なプレーナ型受光素子の配列を提供することができる。本発明の受光デバイス等によれば、近赤外域~遠赤外域にわたって高い受光感度を持ち、製造が容易であり、安定して高品質が得られる。実施の形態1図1は、本発明の実施の形態1における半導体受光素子以下、受光素子と記すを示す図であり、aは画素が二次元配列された受光素子、bは単一画素の受光素子、を示す図である。どちらも本発明の受光素子であるが、二次元配列された画素をもつ受光素子の説明は、単一画素の受光素子の説明を包含するので、以下では、二次元配列された画素をもつ受光素子について説明する。図1aによれば、受光素子10は次のIII-V族半導体積層構造を備える。<InAs基板1/InAsバッファ層2/タイプ2InAs/GaSbMQW/窓層5>このうち、タイプ2のInAs/GaSbMQWが、受光層3である。カットオフ波長3μm以上であり、近赤外~中赤外たとえば波長3μm~12μmの光に受光感度をもつ。このMQWは、たとえば単一のInAs/GaSbを1ペアとして、100~300ペア程度形成されるのがよい。InAsおよびGaSbの厚みは、1nm~10nmの範囲、たとえば3nm程度とするのがよい。全体のMQWのうち、窓層5側の数十ペアのGaSbにはp型不純物たとえばBeをドープするのがよい。また、InAs基板1側の数十ペアをn型層とするためにSiなどのn型不純物をInAsにドープするのがよい。両方の中間の層は、iintrinsic型とするために不純物をドープしない。このようなMQW中の導電型分布の形成によって、pinフォトダイオードを得ることができる。pn接合またはpin接合は、上記の不純物ドープまたはアンドープにより、MQW3内に形成される。すなわち上記のpn接合またはpin接合は、成膜中の不純物ドープの有無または不純物種の切り換え、の界面により形成される。画素Pの電極画素電極11は、p型窓層5にオーミック接触するようにTi/Pt/Au合金等で形成するのがよい。またグランド電極12は、n型InAs基板1にオーミック接触するようにAu/Ge/Ni合金等で形成するのがよい。また、図1ではグランド電極12をInAs基板1にオーミック接触させているが、InAsバッファ層2のn型不純物を1E18cm-3程度の高濃度にして、InAsバッファ層2にオーミック接触させてもよい。また、窓層にはInAs層を用い、p型不純物濃度は、上記の画素電極11がオーミック接触するように1E18cm-3程度の高濃度にするのがよい。光は、InAs基板1の裏面から入射される。入射光の反射を防止するためにARAntireflection膜35がInAs基板1の裏面を被覆する。このInAs基板1の裏面に配置されたAR膜35は、基板側から入射するための構造といってよい。また画素Pの二次元配列自体、読み出し回路との接続に用いられるフリップチップ接合方式のため、基板側入射は必然であり、上記の基板側から入射するための構造といってよい。本実施の形態における特徴は、次の点にある。1InAs基板を用いて、その上に、InAs/GaSb多重量子井戸構造を形成している。InAs/GaSbMQWの平均格子定数は、d1×aInAsd2×aGaSb/d1d21式である。ここに、d1、aInAsは、それぞれInAsの厚み総厚みまたは個厚み、格子定数であり、d2、aGaSbは、GaSbの厚み総厚みまたは個厚み、格子定数である。たとえば、個々の厚みが均一なMQWの場合、上記1式は、aInAsaGaSb/2となる。すなわちInAs/GaSbMQWの平均格子定数は、InAsの格子定数とGaSbの格子定数の中間になる。具体的には、GaSbの格子定数6.10Å、InAsの格子定数6.06Åであり、InAs/GaSbMQWの平均格子定数は6.08Åとなる。このため、個々の厚みが均一なMQWの場合、InAs基板を用いた場合、GaSb基板を用いた場合と同じ程度の格子ミスマッチであり、0.3程度である。酸化膜の除去については、従来のようにGaSb基板を用いた場合、上述のように、酸化膜を完全に除去することが難しく、平坦なエピタキシャル成長をする上で大きな障害になる。平坦なエピタキシャル積層体が形成できないと、表面に凹凸を生じて、暗電流の発生原因となる。暗電流は、受光波長が長くなると自ずと増大するので、赤外域の受光素子にとっては大きな取り組み対象である。すなわち本発明におけるInAs/GaSbタイプ2のMQWが対象とする赤外光のような長波長では、表面の凹凸に起因する暗電流の増大は厳に避けなければならない。これに対して本発明のInAs基板1は、Sbを含まないために、GaAs半導体で培った技術を適用することで、酸化膜を比較的簡単に除去することができる。このため、再現性よく容易に、平坦なエピタキシャル積層体を得ることができ、表面の平坦性による暗電流要因を改善することができる。InAs基板1を用いることで、GaSb基板を用いた場合に比べて、製造歩留まりが格段に向上する。上記より、InAs/GaSbMQWを形成する基板にInAs基板を用いることで、GaSb基板を用いた場合よりも、平坦なエピタキシャル積層体を安定して歩留まりよく形成することができ、しかも格子ミスマッチについてはGaSb基板を用いた場合と同等レベルを保つことができる。2カットオフ波長3μm以上を、タイプ2のMQWで実現する場合、たとえばGaSb基板を用いるのが普通である。GaSbはバンドギャップエネルギが0.67eVなので、カットオフ波長3μm付近では吸収を生じない。しかし、GaSbは、中赤外域に自由電子による吸収帯を持つ。InAs基板1の場合、そのバンドギャップエネルギが0.36eVである。このバンドギャップは波長3.5μm弱に対応する。このため、受光層3が対象とする光に対して、短波長側に影響を受ける。しかしGaSbのように中赤外域では吸収帯がないので、大部分の波長域では、InAs/GaSbのタイプ2MQWが対象とする光は影響を受けない。波長3.5μm付近の光に対するInAs基板1の影響を避けるために、InAs基板の厚みを薄く減厚するのがよい。図2は、図1の受光素子10と、シリコンSiに形成された読み出し回路70とを接続したハイブリッド検出装置を示す図である。読み出し回路はCMOSComplimentaryMetalOxideSemiconductorである。画素電極11と読み出し電極71とは、それぞれのバンプ9,79を介在させて導電接続されている。またグランド電極12は、配線電極12eを保護膜43に沿って伝わらせて画素電極11の高さに揃えて、CMOSのグランド電極72と、バンプを介在させて導電接続させている。上記のようなバンプを介在させたフリップチップ接合方式の接続によれば、画素ピッチを小さくして高密度の画素としても、コンパクトな小型化した検出装置を得ることができる。また、画素受光素子P間を溝で区切っているので、各画素Pの平面サイズを目一杯溝に接するまで大きくできるので、感度を高めることができる。図3は、図1に示した受光素子10の変形例を示す図であり、aは画素が二次元配列された受光素子、bは単一画素の受光素子、を示す図である。どちらも本発明の受光素子である。各部分の導電型を逆にした点がポイントである。すなわち、図3では画素電極11がn部に設けられており、グランド電極12がp部に設けられている点で、図1の受光素子と相違する。その他の点では図1の受光素子と共通する図4は、図1の受光素子10を作製する途中の工程における半導体エピタキシャルウエハ1aを示す平面図である。半導体エピタキシャルウエハ1aは、InAs基板1上に、InAsバッファ層2/InAs/GaSbタイプ2のMQW3/InAs窓層5、が成長された状態である。格子ミスマッチは、InAs/GaSbMQW3で各層が同じ厚みの場合、InAs基板1との格子不整合度は、6.08-6.06/6.06であり、約0.30.003である。暗電流を小さくする上では、格子ミスマッチはもう少し小さいほうが望ましいが、実用上、問題のないレベルといってよい。このあと実施の形態2において示すように、GaSb上に接してGaAsを挿入して、格子不整合度をさらに低く、たとえば0.1以下にすることができる。受光素子10は、このあと、画素間を隔てるためにエッチングされてメサ構造とされ、電極11,12を形成されて仕上げられる。このあと、チップの輪郭が次第に明確になった状態で、半導体エピタキシャルウエハ1aから個片化される。図4は、InAs窓層5を形成した段階の図である。図5は、図1の受光素子10の製造方法を示すフローチャートである。まず、InAs基板1を準備して、たとえばMBEMolecularBeamEpitaxy成膜室、またはMOVPE成膜室で、熱処理などによって洗浄をする。InAs基板1では、この洗浄によって酸化物は除去される。何よりSbを含まないために、たとえばGaAs成長で培った技術をそのまま利用することができ、比較的簡単に酸化物のない平坦な表面、または鏡面のInAs基板1を得ることができる。熱処理による洗浄のあと、n型InAsバッファ層2を成長する。成長法は、とくに限定はないが、MBE法、MOVPEなどを用いることができる。n型不純物の濃度は、グランド電極12をオーミック接触する場合、1E18cm-3程度とするのがよい。InAsバッファ層2を形成したあと、タイプ2のInAs/GaSbMQWを成長する。タイプ2の遷移受光は、InAsとGaSbとの界面を挟んで行われるので、界面の数が多いほうが長波長側の受光感度を高くする。このため、長波長側の感度を重視する場合、全体で150ペア程度以上とするのがよい。受光層3すなわち上記のMQW内にpn接合を形成するために、MQW成長中に、InAs基板1に近い側のMQW50ペア程度のInAsにn型不純物Siをドープする。そのあとに形成するMQWは、アンドープとして真性半導体i型:intrinsicとする。その後、最終のMQW50ペア程度のGaSbにp型不純物Beをドープする。これによって、pin型またはnip型フォトダイオードを得ることができる。pin接合もpn接合の中の一種である。また、構造によっては受光層内にはpi接合しかない場合もあるが、電極が接触する領域まで考えれば、pin接合となる。これも受光層内に位置するpn接合と解釈することができる。次いで、ウエットエッチングによって、画素Pの間にトレンチを入れたメサ構造を形成する。これによって、各画素Pは周りの画素から独立して、クロストークなどを防ぐことができる。次いで、図1に示すように、メサ構造の表面を保護するパッシベーション膜43によって表面を被覆する。パッシベーション膜43には、SiO2膜などを用いるのがよい。このあと、フォトリソグラフィによって画素電極11およびグランド電極12を形成する。上記より、InAs/GaSbMQWを形成する基板にInAs基板を用いることで、GaSb基板を用いた場合よりも、平坦なエピタキシャル積層体を安定して歩留まりよく形成することができ、しかも格子ミスマッチについてはGaSb基板を用いた場合と同等レベルを保つことができる。実施の形態2図6は、本発明の実施の形態2の受光素子10における受光層3の内容を示す図である。InAs/GaSbの繰り返し積層体の中に、GaSb上に接するようにGaAsを挿入する。これによってGaSbの中のSbの悪影響を抑えながら、上記の格子不整合度0.3程度を0.1以下にすることができる。X線回折のMQWサテライトピークの半値幅はGaAsを挿入しない場合と比較して狭くなり約6割の狭さ、結晶品質が向上した。また、格子欠陥密度を低くでき、GaAsを挿入しない場合と比較して暗電流を半減することができた。実施の形態3図7は、本発明の実施の形態3における受光素子10を示す断面図である。この受光素子10では、画素Pは、SiN選択拡散マスクパターン36の開口部からp型不純物が選択拡散されたp型領域6およびそのp型領域6の先端に位置するpn接合15を、主要部分として備える。pn接合15は、受光層3の中に届いている。また上述のように、pi接合であってもよい。各画素Pは、周りの画素と選択拡散されていない領域によって隔てられている。なおp型領域6等は各部分の導電型を全体的に整合がとれるように逆にして、n型領域等としてもよい。その他のIII-V族化合物半導体の積層体の構成は、<InAs基板1/InAsバッファ層2/タイプ2のInAs/GaSbMQW/p型InAs窓層5>、であり、実施の形態1と同じである。本実施の形態では、各画素Pは、選択拡散されていない領域で隔てられ、結晶層はそのままの状態を保つ。このため、メサ構造のように画素の側壁が露出されることがないので、結晶が損傷されにくい。この結果、低い暗電流を実現しやすい。その他の構成および作用については、実施の形態1の説明がそのまま当てはまる。上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。"