"主スイッチング素子のスイッチング動作により入力電圧を直流の出力電圧に変換して出力するコンバータ回路と、前記主スイッチング素子を駆動する主スイッチング素子制御回路と、所定のデジタル演算処理を行うとともに、前記主スイッチング素子制御回路による前記主スイッチング素子のオンタイミングを規定するCPUと、外部から動作モード設定信号が入力される動作モード設定信号入力端子と、外部からクロック信号が入力できる同期クロック信号入力端子と、所定周波数の発振クロック信号を出力する発振回路と、前記動作モード設定信号入力端子の設定による前記CPUからの選択指令に基づき、前記同期クロック信号入力端子からの信号と前記発振クロック回路からの信号のうちいずれかの信号を選択して出力する選択回路と、前記選択回路が出力したいずれかの信号を逓倍数nnは自然数で逓倍したシステムクロック信号を出力する周波数逓倍回路と、前記周波数逓倍回路から出力された前記システムクロック信号を分周数mmは自然数で分周した駆動クロック信号を生成し、前記主スイッチング素子制御回路に向けて出力する第1分周回路と、が設けられた同期運転制御回路を備えたことを特徴とするスイッチング電源装置。前記周波数逓倍回路が、PLL回路を用いて構成されている請求項1記載のスイッチング電源装置。前記請求項1又は2記載のスイッチング電源装置を複数台備え、前記複数台のスイッチング電源装置は、互いに等しい前記定数nが付与されて接続され、前記複数台のスイッチング電源装置を、1台のマスター電源とその他のスレーブ電源とに区分して電源システムを構成し、前記マスター電源は、自己の前記同期運転制御回路に、前記システムクロック信号を分周数nで分周した同期クロック信号を発生する第2分周回路と、前記同期クロック信号を外部へ出力する同期クロック信号出力端子とが設けられ、前記動作モード設定信号入力端子には、前記選択回路から前記発振クロック信号を出力させる旨の動作モード設定信号が入力され、前記スレーブ電源は、前記動作モード設定信号入力端子に、前記選択回路から前記同期クロック信号を出力させる旨の前記動作モード設定信号が入力され、自己の同期クロック信号入力端子には、前記マスター電源の前記発振クロック信号に同期した前記同期クロック信号が入力されることを特徴とするスイッチング電源システム。前記マスター電源及び前記スレーブ電源の各同期運転制御回路に設けられ、相互接続することによって前記マスター電源が起動したことを前記スレーブ電源に伝達するための起動制御端子が設けられ、前記マスター電源の前記同期運転制御回路は、入力電源が投入されて自己の前記主スイッチング素子が動作を開始した旨の起動信号を、自己の前記起動制御端子を介して出力し、前記スレーブ電源の前記同期運転制御回路は、前記マスター電源の前記起動信号が自己の起動制御端子を介して入力されることにより、自己の主スイッチング素子の動作を開始させる請求項3記載のスイッチング電源システム。互いに等しい前記定数mが付与されている前記マスター電源及び前記スレーブ電源を使用し、前記各コンバータ回路の入力端が並列接続され、前記マスター電源の前記同期運転制御回路は、自己の主スイッチング素子がスイッチング開始タイミングの情報を含む前記起動信号を、自身の前記起動制御端子を介して出力し、前記スレーブ電源の同期運転制御回路に、前記マスター電源の前記主スイッチング素子のオンタイミングに対する自己の前記主スイッチング素子のオンタイミングの位相を設定するための位相設定信号が外部入力される位相設定信号入力端子が設けられ、前記スレーブ電源の前記CPUは、前記位相設定信号入力端子を介して自己の前記位相設定信号を受け、当該位相設定信号に規定された前記位相を実現する駆動制御信号を前記第1分周回路に出力する請求項4記載のスイッチング電源システム。前記マスター電源及び前記スレーブ電源は、前記各同期運転制御回路に、前記システムクロック信号を分周数nで分周した同期クロック信号を発生する第2分周回路と、前記同期クロック信号を外部出力可能にする同期クロック信号出力端子とが設けられ、前記スレーブ電源の前記CPUは、自己の前記選択回路から前記同期クロック信号を出力させる旨の前記動作モード設定信号を受けているとき、自己の前記第2分周回路の分周動作を停止させる請求項3乃至5のいずれか記載のスイッチング電源システム。前記複数のスレーブ電源のうちの一部のスレーブ電源は、自己の同期クロック信号入力端子が前記マスター電源の前記同期クロック信号出力端子に接続されるとともに、前記一部のスレーブ電源の前記同期クロック信号出力端子が、前記一部のスレーブ電源を除いた前記スレーブ電源のさらに一部の前記スレーブ電源の同期クロック信号入力端子に接続され、前記マスター電源から出力される前記同期クロック信号を中継する請求項3乃至5のいずれか記載のスイッチング電源システム。前記マスター電源、及び前記スレーブ電源は、自己の前記同期運転制御回路に、前記システムクロック信号を分周数nで分周した前記同期クロック信号を発生する第2分周回路と、前記同期クロック信号を外部出力可能にする同期クロック信号出力端子とが設けられ、前記マスター電源からの前記同期クロック信号を中継する前記スレーブ電源を除く前記スレーブ電源が有する前記CPUは、自己の前記選択回路から前記同期クロック信号を出力させる旨の前記各動作モード設定信号を受けているとき、自己の前記第2分周回路の分周動作を停止させる請求項7記載のスイッチング電源システム。特許文献1の電源装置の場合、使用するスイッチング電源の台数によらず、所定の信号発生手段を1台設けなければならない。例えば、7台のスイッチング電源を同期運転する能力のある多出力型の分周器等を備えた信号発生手段がある場合、1台又は2台のスイッチング電源で構成する電源装置に使用するとコストや性能の面で過剰になる。反対に、3台のスイッチング電源を同期運転する能力のある信号発生手段があっても、7台のスイッチング電源装置の同期運転を行うことができない。このように、特許文献1の電源装置は、使用するスイッチング電源の台数に応じて信号発生手段の構成を変更しなければならないので、汎用性に欠けるという問題がある。また、この電源装置は、1つの分周器から各スイッチング電源に向けて個別の分周信号を送信するため、各スイッチング電源と信号発生手段との間を1対1で結ぶ配線が必要になる。例えば、1枚のボード基板上にオンボードタイプのスイッチング電源を搭載して電源装置を構成する場合、各スイッチング電源は、ボード基板上に所定の間隔を空けて実装され、ボード基板上の限られたスペースの中でパワーライン及び各種信号ラインの配線が行われるので、スイッチング電源の台数が多くなるほど分周信号用の配線を行うのが難しくなる。また、信号発生手段から離れた位置にあるスイッチング電源への配線パターンが長くなることによって外来ノイズの影響を受けやすくなる問題も生じる。この配線の問題を解決するため、例えば、特許文献1の電源装置の回路構成を一部見直し、信号発生手段に設けていた多出力型分周器に代えて、各スイッチング電源内に個別に単出力型分周器を設け、信号発生手段内の発振器の発振信号1種類の信号を各分周器に分配し、各分周器で固有の分周数bに基づく分周信号を発生させるという方法が考えられる。このような構成にすれば、信号発生手段と各スイッチング電源との間を1本の配線パターンで数珠つなぎにする等のシンプルな接続が可能になり、比較的容易に配線を行うことができる。しかし、信号発生手段からスイッチング電源への配線パターンを通過する信号が、スイッチング周波数相当の分周信号から、スイッチング周波数に比べ非常に高い周波数を有する発振器の発振信号に置き換わる。従って、配線パターンのインピーダンスの影響を受けやすくなって新たな弊害が発生するおそれがある。例えば、上述した4台のスイッチング電源を使用した電源装置は、各スイッチング周波数が300k,300k,400k,500kHzなので、発振器の発振信号はその最小公倍数に相当する6MHzに設定される。そのうちの1台のスイッチング周波数を変更する事情が生じ、4台のスイッチング周波数を300k,300k,400k,550kHzにしたい場合、発振器の発振信号はその最小公倍数に相当する13.2MHzという非常に高い周波数に設定することになる。このような高周波の発振信号を長い配線パターンを介して伝送しようとすると、配線のインダクタンスやキャパシタンス等の影響で信号が減衰しやすくなる。従って、信号発生回路から最も離れたスイッチング電源装置であっても、長い配線パターンを通して発振信号が確実に伝達されるように、発振器出力を極めて低インピーダンス化したり、発振信号を大電力化したりする等の新たな措置が必要になる。また、スイッチング周波数は、そのスイッチング電源内部の磁性部品や平滑フィルタの小型化、主スイッチング素子等のパワー部品の低損失化などの要求をバランスよく実現するための重要なパラメータであるため、当該発振信号を低い周波数に抑えるためにスイッチング周波数の選択に一定の制約を設けると、スイッチング電源及び電源装置全体としての性能を低下させる可能性がある。この発明は、上記背景技術に鑑みて成されたもので、低周波のビートノイズの発生を防止する同期運転の機能を備え、様々な電源システムの形態に対応できる汎用性を備えたスイッチング電源装置及びそれを用いたスイッチング電源システムを提供することを目的とする。この発明は、主スイッチング素子のスイッチング動作により入力電圧を直流の出力電圧に変換して出力するコンバータ回路と、前記主スイッチング素子を駆動する主スイッチング素子制御回路と、所定のデジタル演算処理を行うとともに、前記主スイッチング素子制御回路による前記主スイッチング素子のオンタイミングを規定するCPUと、外部から動作モード設定信号が入力される動作モード設定信号入力端子と、外部からクロック信号が入力できる同期クロック信号入力端子と、所定周波数の発振クロック信号を出力する発振回路と、前記動作モード設定信号入力端子の設定による前記CPUからの選択指令に基づき、前記同期クロック信号入力端子からの信号と前記発振クロック回路からの信号のうちいずれかの信号を選択して出力する選択回路と、前記選択回路が出力したいずれかの信号を逓倍数nnは自然数で逓倍したシステムクロック信号を出力する周波数逓倍回路と、前記周波数逓倍回路から出力された前記システムクロック信号を分周数mmは自然数で分周した駆動クロック信号を生成し、前記主スイッチング素子制御回路に向けて出力する第1分周回路と、が設けられた同期運転制御回路を備えたスイッチング電源装置である。さらに、前記周波数逓倍回路が、PLLPhaseLockedLoop回路を用いて構成されているものである。またこの発明は、上記スイッチング電源装置を複数台備え、前記複数台のスイッチング電源装置は、互いに等しい前記定数nが付与されて接続され、前記複数台のスイッチング電源装置を、1台のマスター電源とその他のスレーブ電源とに区分して電源システムを構成し、前記マスター電源は、自己の前記同期運転制御回路に、前記システムクロック信号を分周数nで分周した同期クロック信号を発生する第2分周回路と、前記同期クロック信号を外部へ出力する同期クロック信号出力端子とが設けられ、前記動作モード設定信号入力端子には、前記選択回路から前記発振クロック信号を出力させる旨の動作モード設定信号が入力され、前記スレーブ電源は、前記動作モード設定信号入力端子に、前記選択回路から前記同期クロック信号を出力させる旨の前記動作モード設定信号が入力され、自己の同期クロック信号入力端子には、前記マスター電源の前記発振クロック信号に同期した前記同期クロック信号が入力されるスイッチング電源システムである。前記マスター電源及び前記スレーブ電源の各同期運転制御回路に設けられ、相互接続することによって前記マスター電源が起動したことを前記スレーブ電源に伝達するための起動制御端子が設けられ、前記マスター電源の前記同期運転制御回路は、入力電源が投入されて自己の前記主スイッチング素子が動作を開始した旨の起動信号を、自己の前記起動制御端子を介して出力し、前記スレーブ電源の前記同期運転制御回路は、前記マスター電源の前記起動信号が自己の起動制御端子を介して入力されることにより、自己の主スイッチング素子の動作を開始させるスイッチング電源システムである。また、互いに等しい前記定数mが付与されている前記マスター電源及び前記スレーブ電源を使用し、前記各コンバータ回路の入力端が並列接続され、前記マスター電源の前記同期運転制御回路は、前記起動信号を自身の前記起動制御端子を介して出力し、前記スレーブ電源の同期運転制御回路に、前記マスター電源の前記主スイッチング素子のオンタイミングに対する自己の前記主スイッチング素子のオンタイミングの位相を設定するための位相設定信号が外部入力される位相設定信号入力端子が設けられ、前記スレーブ電源の前記CPUは、前記位相設定信号入力端子を介して自己の前記位相設定信号を受け、当該位相設定信号に規定された前記位相を実現する駆動制御信号を前記第1分周回路に出力するものである。前記マスター電源及び前記スレーブ電源は、前記各同期運転制御回路に、前記システムクロック信号を分周数nで分周した同期クロック信号を発生する第2分周回路と、前記同期クロック信号を外部出力可能にする同期クロック信号出力端子とが設けられ、前記スレーブ電源の前記CPUは、自己の前記選択回路から前記同期クロック信号を出力させる旨の前記動作モード設定信号を受けているとき、自己の前記第2分周回路の分周動作を停止させるスイッチング電源システムである。さらに、前記複数のスレーブ電源のうちの一部のスレーブ電源は、自己の同期クロック信号入力端子が前記マスター電源の前記同期クロック信号出力端子に接続されるとともに、前記一部のスレーブ電源の前記同期クロック信号出力端子が、前記一部のスレーブ電源を除いた前記スレーブ電源のさらに一部の前記スレーブ電源の同期クロック信号入力端子に接続され、前記マスター電源から出力される前記同期クロック信号を中継するスイッチング電源システムでも良い。前記マスター電源からの前記同期クロック信号を中継する前記スレーブ電源を除く前記スレーブ電源が有する前記CPUは、自己の前記選択回路から前記同期クロック信号を出力させる旨の前記各動作モード設定信号を受けているとき、自己の前記第2分周回路の演算動作を停止させると良い。この発明のスイッチング電源装置は、複数台の当該電源装置を接続して電源システムを構成して同期運転を行うことができるだけでなく、当該電源装置を単体で使用することも可能であり、特許文献1の電源装置の信号発生手段のような集中制御装置を外部に設ける必要がない。また、複数台のスイッチング電源装置を用いて電源システムを構成する場合でも、低周波のビートノイズの発生を防止することができ、同期運転や起動制御のために各電源装置を相互接続する配線を極力短くすることができる。さらに、各電源装置の間を送受信される同期運転用の同期クロック信号を、取り扱いの容易な所定の周波数に同期させて固定し、配線のインピーダンス等による影響も最小限に抑えることができる。同様に、各電源装置のモード設定やスイッチング動作開始のタイミングを制御する信号についても、ハイレベルとローレベルが切り替わるような信号を用いることができ、設定が容易であるとともに、配線のインピーダンスの影響をほとんど受けないようにすることができる。さらに、複数台の当該電源装置を使用する電源システムにおいて、各電源装置に所定の位相設定信号を用いたインターリーブ動作機能を付加することによって、電源システムの前段の入力電源や入力コンデンサ等の負担を容易に軽減することができる。以下、この発明のスイッチング電源装置及びそれを用いたスイッチング電源システムの第一実施形態について、図1~図5に基づいて説明する。電源システム10は、図1に示すように、1つの入力電源12から電力の供給を受け、4つの負荷14ごとに所定の電圧及び電流を出力するシステムであり、この中に第一実施形態のスイッチング電源装置16が4台使用されている。スイッチング電源装置16は、入力電源12から受けた入力電圧を直流の出力電圧に変換して負荷14に供給する電力変換部18と、自身と他のスイッチング電源装置16とのスイッチング動作を同期させるための同期運転制御回路20とを備えている。図1では、説明の便宜のため、4台のスイッチング電源装置を161,162,163,164の符号を付して表わし、当該各電源装置に関係する各構成についても符号の末尾に1,2,3,4を付して区別してある。電力変換部18は、図2に示すように、コンバータ回路22、出力電圧検出部24、及び主スイッチング素子22aのスイッチング動作を制御し駆動する主スイッチング素子制御回路28で構成されている。コンバータ回路22は、例えば、絶縁型のON/ONコンバータやON/OFFコンバータ、あるいは被絶縁型の各種チョッパ回路などであって、入力側が入力電源12に、出力側が負荷14に接続され、オンオフして入力電圧を断続するFET等の主スイッチング素子22aを有している。ここでは入力電源12は直流電源であるが、交流電源の場合にはコンバータ回路22の入力段に整流回路が挿入される。出力電圧検出部24は、コンバータ回路22の出力電圧を検出し主スイッチング素子制御回路28へ出力電圧信号を出力する。主スイッチング素子制御回路28は、出力電圧検出部24から出力電圧信号を受けて所定の処理を行い、出力電圧が一定に保持されるように主スイッチング素子22aのオン時間及びオフ時間を設定し、設定したオン時間及びオフ時間で主スイッチング素子22aをオンオフさせる駆動パルスを生成し、主スイッチング素子22aの駆動端子に向けて出力する。同期運転制御回路20は、図3aに示すように、スイッチング電源装置16の外部接続端子となる動作モード設定信号入力端子A、同期クロック信号入力端子B及び同期クロック信号出力端子Cを有し、内部には、CPU26、発振回路30、選択回路32、周波数逓倍回路34、第1分周回路36、及び第2分周回路38を備えている。この同期運転制御回路20は、例えば1チップマイコンで構成され、装置をコンパクトにすることができる。動作モード設定信号入力端子Aは、外部からハイレベル又はローレベルの動作モード設定信号Saが固定的に入力される端子である。例えば、動作モード設定信号入力端子Aをハイレベルに固定したいときは、図3bに示すように、CPU26用の動作電源などである直流電源40にプルアップ抵抗42を介して接続する。また、ローレベルに固定したいときは、グランドに接続する。外部入力された動作モード設定信号Saは、デジタル入力ポートである第1入力ポート44を通してCPU26に送られる構成になっている。同期クロック信号入力端子Bは、外部から所定の同期クロック信号Sbが入力される端子である。図1の電源システム10では、スイッチング電源装置161の同期クロック信号入力端子B1には信号入力されないが、他の3台のスイッチング電源装置162,163,164は、所定の同期クロック信号Sbがそれぞれ入力され、選択回路32の一方の入力端に向けて送られる。この同期クロック信号Sbは、スイッチング電源装置161が出力したクロック信号であり、例えば周波数1MHz、時比率50でハイレベルとローレベルを繰り返す矩形パルスである。同期クロック信号Sbについては後で説明する。発振回路30は、一定周波数の発振クロック信号を発生させ選択回路32の他方の入力端に向けて出力する。ここでは、発振クロック信号は、例えば周波数1MHz、時比率50でハイレベルとローレベルを繰り返す矩形パルスである。選択回路32は、CPU26からの選択指令を受け、外部からの同期クロック信号Sbと発振回路30の発振クロック信号のうちのいずれかの信号を選択的に出力する。CPU26の選択指令は、動作モード設定信号Saのロジックハイレベルかローレベルかにより決定される。周波数逓倍回路34は、選択回路32が出力した発振クロック信号を受け、周波数をn倍したシステムクロック信号を出力する。定数nは自然数であり、ここでは、例えばn=40に設定されているとする。選択回路が出力するクロック信号はいずれが選択された場合でも1MHzなので、システムクロック信号の周波数は40MHzになる。周波数逓倍回路34は、例えば、図4に示すようなPLL回路46PhaseLockedLoop回路を使用することができる。PLL回路46は、位相比較器46a、ループフィルタ46b、電圧制御発振器46c及び分周器46dで構成されている。分周器46dは、電圧制御発振器46cが出力した矩形パルスを受け、周波数を1/n倍した矩形パルスに変換n分周して出力する。位相比較器46aは、分周器46dが出力する矩形パルスと、外部入力された所定周波数の矩形パルスとを比較し、位相差を表わすパルス状の位相差信号を出力する。ループフィルタ46bは、所定の時定数が付与された積分回路であって、位相比較器46aが出力したパルス状の信号をほぼ直流の位相差信号に変換して出力する。そして、電圧制御発振器46cは、ループフィルタから送られた位相差信号に基づいて自己の発振周波数を調整し、位相比較器46aに外部入力された矩形パルスをn逓倍した矩形パルスを出力する。従って、PLL回路46を図3の同期運転制御回路20に適用するときは、選択回路32から出力されたクロック信号をPLL回路46の位相比較器46aに入力し、当該クロック信号を正確にn逓倍したシステムクロック信号を電圧制御発振器46cの出力から取り出すようにする。第1分周回路36は、周波数逓倍回路34が出力したシステムクロック信号が入力され、周波数を1/m倍した駆動クロック信号に変換m分周して出力する。駆動クロック信号は、主スイッチング素子制御回路28に送られ、その周波数が主スイッチング素子22aのスイッチング周波数として取り扱われる。定数mは整数であって、ここでは、例えばm=100に設定されており、駆動クロック信号の周波数は400kHzとなる。例えば、第1分周回路36は、入力信号であるシステムクロック信号のパルスをカウントするカウンタに、第1レジスタ設定値として分周数の半分の50カウントが、第2レジスタ設定値として分周数と同じ100カウントが付与されている。そして、図5に示すように、カウンタのカウント数が第1レジスタ設定値に達するまでの間1~50カウントの間は出力信号である駆動クロック信号をハイレベルに保持し、カウント数が第1レジスタ設定値を超え第2レジスタ設定値に達するまでの間51~100カウントの間はローレベルに保持する。そして、100カウントを超えるとカウント数をリセットして1カウントに戻る。この動作を繰り返すことによって、時比率50の矩形パルスであるシステムクロック信号を、周波数が1/100で時比率50の矩形パルスである駆動クロック信号に変換100分周し、出力することができる。なお、ここでは、時比率50の矩形パルスである駆動クロック信号を発生させた例を示したが、時比率はスイッチング電源装置を構成する他の回路の構成を考慮して適宜選択することができる。また、第2分周回路38と同期クロック信号出力端子Cの間、および同期クロック信号入力端子Bと選択回路32の間に波形整形回路を挿入すれば、同期クロック信号は、サイン波パルスや三角波パルスとすることも可能である。第2分周回路38にも、周波数逓倍回路34が出力したシステムクロック信号が入力され、周波数を1/n倍した同期クロック信号に変換n分周し、同期クロック信号出力端子Cに向けて出力する。すなわち、第2分周回路38は、周波数逓倍回路34がn逓倍した信号が入力され、それをn分周して元の周波数に戻す動作を行う。ここではn=40に設定されているので、同期クロック信号の周波数は1MHzとなる。従って、同期運転制御回路20が出力する同期クロック信号Sbは、常に発振回路30の発振クロック信号と同期しているとともに、同一周波数に設定される。次に、上記のスイッチング電源装置16を4台使用した電源システム10について、図1に戻って説明する。電源システム10のパワーラインは、入力電源12の出力に電力変換部181~184の各入力が並列に配線され、負荷141~144が電力変換部181~184の各出力に個別に接続されている。信号ラインは、スイッチング電源装置161の同期クロック信号出力端子C1が他のスイッチング電源装置162,163,164の同期クロック信号入力端子B2,B3,B4に並列に配線されている。動作モード設定信号入力端子A1~A4は、図3bに示すような外部接続がされ、図3cに示す動作モード設定信号Sa1~Sa4が入力されている。スイッチング電源装置161の場合、動作設定モード設定信号Sa1がローレベルLに保持され、選択回路321は、常に発振回路301の方を選択してその発振クロック信号を出力する。従って、スイッチング電源装置161は、同期クロック信号Sbを使用しないので、同期クロック信号入力端子B1に外部信号は入力されない。一方、スイッチング電源装置162,163,164の動作モード設定信号入力端子A2~A4は、動作設定モード設定信号Sa2,Sa3,Sa4が、ハイレベルHに保持され、選択回路322,323,324は、常に同期クロック信号入力端子B2,B3,B4の方を選択する。これにより、スイッチング電源装置162,163,164の周波数逓倍回路34へは、同期運転制御回路201からの同期クロック信号Sbが出力される。同期クロック信号入力端子B2,B3,B4に入力した同期クロック信号Sbは、スイッチング電源装置162,163,164の周波数逓倍回路34へ入力し、第1、第2分周回路36,38を経て出力され、第1分周回路36の出力は、駆動クロック信号として各主スイッチング素子制御回路28へ出力される。第2分周回路38の出力は、スイッチング電源装置162,163,164では同期クロック信号Sbが使用されないので、同期クロック信号出力端子C2,C3,C4は開放されている。以上のように構成された電源システム10は、次のように動作する。スイッチング電源装置161は、自己の発振回路301が出力した1MHzの発振クロック信号が選択回路321を通過し、それを40逓倍してさらに100分周して生成した400kHzの駆動クロックにより、電力変換部181のスイッチング周波数が400kHzになる。従って、スイッチング電源装置161は、自己の発振クロック信号に基づいて自己のスイッチング周波数が決定されるマスター電源となる。一方、スイッチング電源装置162,163,164の場合、選択回路322,323,324からは、スイッチング電源装置161から出力された同期クロック信号Sbが出力される。同期クロック信号Sbは、スイッチング電源装置161の発振回路301の発振クロック信号を40逓倍してさらに40分周した信号であって、周波数は発振回路301の発振クロック信号の1MHzと正確に一致している。従って、スイッチング電源装置162,163,164の電力変換部182,183,184のスイッチング周波数は、マスター電源の発振回路301の1MHzの発振クロック信号を基に生成された駆動クロック信号と同期し、周波数の400kHzとなる。すなわち、スイッチング電源装置162,163,164は、マスター電源の発振クロック信号に基づいて自己のスイッチング周波数が決定されるスレーブ電源となる。この電源システム10は、各々のスイッチング電源装置161~164の発振回路301~304が個々に発生する発振クロック信号の周波数にばらつきがあったとしても、電力変換部181~184のスイッチング周波数は、いずれもマスター電源の発振回路301の発振クロック信号に基づいて生成された駆動クロック信号の400kHzになるので、4台のスイッチング周波数が正確に一致する。従って、スイッチング周波数の差の周波数による低周波ビートノイズの発生を防止することができる。このスイッチング電源装置16によれば、複数の当該電源装置16が互いに離れて配置される場合でも、同期運転用に各電源装置16を相互接続する信号ラインを、マスター電源にスレーブ電源群を並列にして配線することが可能であり、シンプルかつ短く配線することができる。また、スレーブ電源の台数が増えたりその他実装上の都合によって信号ラインの配線が比較的長くなった場合でも、その信号ラインを通じて送受信される同期クロック信号Sbの周波数を、比較的扱い易い周波数ここでは1MHzに設定することができるので、配線のインピーダンスによって信号が減衰する等の問題を容易に回避することができる。このスイッチング電源装置16によれば、生産工場で上記電源システム10を組み立てるとき、スイッチング電源装置として同一のものを4台用意すればよいので、資材の調達や在庫管理が容易である。ただ、スレーブ電源として使用されるスイッチング電源装置162,163,164は、機能的に必要のない第2分周回路38が定常的に動作することになるので、無駄な電力消費が生じ、制御回路全体の処理速度も低下させる可能性がある。そこで、少しでも不要な電力消費を抑え、処理速度を少しでも高速化したいときは、例えば、動作モード設定信号SaがハイレベルHのとき、CPU26の指令により第2分周回路38の分周動作を停止させるようするとよい。また、スイッチング電源装置の種類が2種類になる方法ではあるが、マスター電源としてはスイッチング電源装置16を使用し、スレーブ電源群としては当初から第2分周回路38を具備しないスイッチング電源装置16を使用することによって、制御回路の低損失化や高速化を図ることも可能である。さらに、このスイッチング電源装置16によれば、電源システム10のスイッチング電源装置161~164を互いに異なるスイッチング周波数に設定することも可能で、その場合、個々の第1分周回路36に設定する分周数mを個別に変更するだけでよい。例えば、電源システムの設計評価の過程で、特定のスイッチング電源装置16のスイッチング周波数を調整するためその分周数mを変更したとしても、各電源装置16の間で送受信されるクロック信号の周波数1MHzを変更する必要がないので、他のスイッチング電源装置16に影響が及ばない。従って、他のスイッチング電源装置16の設定を見直す手間がかからない等の利点がある。このスイッチング電源装置16は、周波数逓倍回路46として、図4のPLL回路48が使用されている。従って、例えば、外来ノイズ等が原因で選択回路32の出力のクロック信号にパルス抜けが生じ、そのクロック信号のもつ位相情報が周波数逓倍回路46に適正に入力されない状況が発生したとしても、その期間はPLL回路48の自走発振動作により所定のシステムクロック信号を出力し続けるので、自身又は他のスイッチング電源装置16の動作が停止するシステム障害を防止することができる。ただし、周波数逓倍回路46はPLL回路48のような構成に限定されるものではなく、上記のようなクロック信号のパルス抜け等の心配がないときは、周波数をn逓倍する機能のみを備えたシンプルな回路を使用することができる。このスイッチング電源装置16は、複数台を組み合わせて使用するだけでなく、単体で使用することも可能である。単体で使用するときは、動作モード設定信号Sa1を、上記スイッチング電源装置161のようにローレベルLに固定して、同期クロック信号出力端子A1を、上記スイッチング電源装置162のように開放状態にすればよい。特許文献1の電源装置に使用される信号発生手段のように、特別な装置を外部に設ける必要がない。次に、この発明のスイッチング電源装置及びスイッチング電源システムの第二実施形態について、図6、図7に基づいて説明する。ここで、上記第一実施形態のスイッチング電源装置16及び電源システム10と同様の構成は、同一の符号を付して説明を省略する。電源システム50は、図6に示すように、1つの入力電源12から電力の供給を受け、5つの負荷14ごとに所定の電圧及び電流を出力するシステムであり、この中に第二実施形態のスイッチング電源装置52が5台使用されている。スイッチング電源装置52は、入力電源12から受けた入力電圧を直流の出力電圧に変換して負荷14に供給する電力変換部18と、自身と他のスイッチング電源装置52とのスイッチング動作を同期させるための同期運転制御回路54とを備えている。同期運転制御回路54は、図7aに示すように、スイッチング電源装置54の外部接続端子となる動作モード設定信号入力端子A_1,A_2、同期クロック信号入力端子B、及び同期クロック信号出力端子Cを有し、内部には、CPU26、発振回路30、選択回路32、周波数逓倍回路34、第1分周回路36、及び第2分周回路38で構成されている。すなわち、動作モード設定信号入力端子を2つ有している点で上記の同期運転制御回路20と構成が異なる。動作モード設定信号入力端子A_1,A_2は、外部からハイレベル又はローレベルの動作モード設定信号Sa_1,Sa_2が固定的に入力される端子である。例えば、動作モード設定信号入力端子A_1,A_2をハイレベルに固定するときは、図7bに示すように、CPU26用の動作電源などである直流電源40にプルアップ抵抗42を介して接続する。また、ローレベルに固定する時は、グランドに接続する。外部入力された動作モード設定信号Sa_1,Sa_2は、デジタル入力ポートである第1及び第2入力ポート56,58を介してCPU26に送られる構成になっている。同期クロック信号入力端子Bは、上述したように、外部から所定の同期クロック信号Sbが入力され得る端子である。図6の電源システム50では、スイッチング電源装置521の同期クロック信号入力端子B1には信号入力されないが、他の4台のスイッチング電源装置522~525は、それぞれ所定の同期クロック信号Sbが入力され、選択回路32の一方の入力端に送られる。スイッチング電源装置522,523に入力される同期クロック信号Sbは、スイッチング電源装置521から出力された同期クロック信号Sbである。スイッチング電源装置524,525に入力される同期クロック信号Sbは、スイッチング電源装置523から出力された同期クロック信号Sbであり、それぞれ周波数1MHz、時比率50でハイレベルとローレベルを繰り返す矩形パルスである。選択回路32は、上述したように、CPU26からの選択指令を受け、同期クロック信号Sbと発振クロック信号のうちのいずれかの信号を選択的に出力する。ここでは、CPU26の選択指令は、動作モード設定信号Sa_1,Sa_2のロジックハイレベルかローレベルかの組み合わせにより決定される。次に、上記のスイッチング電源装置52を5台使用した電源システム50について、図6に戻って説明する。電源システム50のパワーラインは、入力電源12の出力に電力変換部181~185の各入力に並列に配線され、負荷141~145が電力変換部181~185の各出力に個別に接続されている。ここでは、スイッチング電源装置521,522,523が近いところに配置され、残りのスイッチング電源装置524,525がスイッチング電源装置521,522から離れた位置であって、スイッチング電源装置523に近いところに配置されている。信号ラインは、スイッチング電源装置521の同期クロック信号出力端子C1にスイッチング電源装置522,523の同期クロック信号入力端子B2,B3が並列に配線され、さらにスイッチング電源装置523の同期クロック信号出力端子C3にスイッチング電源装置524,525の同期クロック信号入力端子B4,B5が並列に配線されている。動作モード設定信号入力端子A11~A51,A12~A52は、図7bに示すような外部接続がされ、図7cに示す動作モード設定信号Sa11~Sa51,Sa12~Sa52が入力されている。スイッチング電源装置521の場合、動作設定モード設定信号Sa11,Sa12がローレベルLに保持されているので、CPU26が第1及び第2入力ポート56,58を通じてその状態を認識し、選択回路321に対して、常に発振回路301の方を選択してその発振クロック信号を出力する旨の選択指令を送る。従って、同期クロック信号入力端子B1には外部信号入力がされない。スイッチング電源装置522,524,525は、動作設定モード設定信号Sa21,Sa41,Sa51がハイレベルHに、動作設定モード設定信号Sa22,Sa42,Sa52がローレベルLに保持される。これにより、選択回路322,324,325は、常に同期クロック信号入力端子B2,B4,B5の方を選択し、スイッチング電源装置522の周波数逓倍回路34へは、同期運転制御回路541からの同期クロック信号Sbを出力し、スイッチング電源装置524,525の周波数逓倍回路34へは、後述するように、同期運転制御回路543からの同期クロック信号Sbを出力する。スイッチング電源装置523は、動作設定モード設定信号Sa31がローレベルL、Sa32がハイレベルHに保持され、選択回路323は、常に同期クロック信号入力端子B3の方に接続される。同期クロック信号入力端子B3に入力した同期クロック信号Sbは、スイッチング電源装置523の周波数逓倍回路34へ入力され、第2分周回路38を経て、同期クロック信号Sbとして出力される。そして、スイッチング電源装置523の同期クロック信号出力端子C3から出力された同期クロック信号Sbが、スイッチング電源装置524,525の同期クロック信号入力端子B4,B5に入力される。ここで、スイッチング電源装置522,524,525の第2分周回路38から出力される同期クロック信号Sbは使用されないので、同期クロック信号出力端子C2,C4,C5は開放されている。以上のように構成された電源システム50は、次のように動作する。スイッチング電源装置521は、自己の発振回路301が出力した1MHzの発振クロック信号が選択回路321を通過し、それを40逓倍してさらに100分周して生成した400kHzの駆動クロック信号により、電力変換部181のスイッチング周波数が400kHzになる。すなわち、スイッチング電源装置501は、自己の発振クロック信号に基づいて自身のスイッチング周波数が決定されるマスター電源となる。スイッチング電源装置522,523の場合、選択回路322,323から出力されるのは、電源装置521の同期クロック信号Sbである。同期クロック信号Sbは、スイッチング電源装置521の発振回路301の発振クロック信号を40逓倍してさらに40分周した信号であって、周波数は発振回路301の発振クロック信号の1MHzと正確に一致している。従って、スイッチング電源装置522,523の電力変換部182,183のスイッチング周波数は、発振回路301の1MHzの発振クロック信号を基に生成された駆動クロック信号の周波数である400kHzとなる。すなわち、スイッチング電源装置522,523は、マスター電源の発振クロック信号に基づいて自己のスイッチング周波数が決定されるスレーブ電源となる。また、スイッチング電源装置523は、第2分周回路38を経て、同期クロック信号出力端子C3から同期クロック信号Sbを出力する。同期クロック信号Sbは、スイッチング電源装置521の発振回路301の発振クロック信号を40逓倍してさらに40分周した同期クロック信号Sbを、もう一度同期して40逓倍してさらに40分周した信号であり、周波数は発振回路301の発振クロック信号の1MHzと正確に一致している。従って、スイッチング電源装置523は、マスター電源からの同期クロック信号を中継して出力するものであり、スイッチング電源装置524,525へ同期クロック信号Sbを中継する中継スレーブ電源である。そして、スイッチング電源装置524,525は、中継スレーブ電源の動作により、電力変換部184,185の各スイッチング周波数が、発振回路301の1MHzの発振クロック信号を基に生成された駆動クロック信号の周波数の400kHzとなる。従って、スイッチング電源装置524,525は、マスター電源の発振クロック信号に基づいて自己のスイッチング周波数が決定されるスレーブ電源となる。この電源システム50は、上記実施形態の電源システム10と同様に、スイッチング周波数の差の周波数による低周波ビートノイズの発生を防止することができる。また、このスイッチング電源装置52によれば、多数台の当該電源装置16が互いに大きく離れて配置される場合でも、それらをマスター電源、中継スレーブ電源を含むスレーブ電源群に分け、マスター電源にスレーブ電源群を多数並列に接続し、スレーブ電源群の一部を中継スレーブ電源として、さらにスレーブ電源群を並列接続することができる。これにより、信号ラインの相互接続を、シンプルかつ短く配線することができる。その他、スイッチング電源装置16と同様の優れた効果を得ることができる。なお、上記実施形態では、純粋にスレーブ電源として使用されるスイッチング電源装置522,524,525は、機能的に必要のない第2分周回路38が定常的に動作する。そこで、不要な電力消費を抑えたり制御回路全体の処理速度をより高速化するため、CPU26の選択指令により、不要な第2分周回路38の分周動作を停止させても良い。その場合、各スイッチング電源装置52のCPU26が、自身がマスター電源、スレーブ電源、中継スレーブ電源のどれに割り当てられているのか認識する必要があるあるが、ここでは、図7b,cのように、ハイレベルH又はローレベルLを示す動作モード設定信号Sa_1,Sa_2の組み合わせによって識別しているので、容易に可能である。この識別を行う構成は、同期運転制御回路54の構成に限定されない。例えば、図8aの同期運転制御回路60の場合、図8bに示すように、1つの動作モード設定信号入力端子Aに所定のアナログ電圧である動作モード設定信号Saが外部から入力され、アナログデジタル変換器であるADコンバータ62を通してCPU26に送られる。ここでは、図8cに示すように、動作モード電圧信号Saが0~Vcの範囲にあるときはマスター電源、Vc~2Vcの範囲にあるときはスレーブ電源、2Vc~3Vcの範囲にあるときは中継スレーブ電源、というように動作モードが選択される。さらにスレーブ電源のうち、中継スレーブ電源に接続されたスレーブ電源の識別も行いたいときは、電圧範囲の区分を4つにすればよい。次に、この発明のスイッチング電源装置及びスイッチング電源システムの第三実施形態について、図9~図11に基づいて説明する。ここで、上記第一実施形態のスイッチング電源装置16と同様の構成は、同一の符号を付して説明を省略する。電源システム70は、図9に示すように、1つの入力電源12から電力の供給を受け、3つの負荷14ごとに所定の電圧及び電流を出力するシステムであり、この中に第三実施形態のスイッチング電源装置72が4台使用されている。スイッチング電源装置72は、入力電源12から受けた入力電圧を直流の出力電圧に変換して負荷14に供給する電力変換部18と、自身と他のスイッチング電源装置72とのスイッチング動作を同期させると共に、入力投入時の起動タイミング及び主スイッチング素子がオンする位相を制御するための同期運転制御回路74とを備えている。同期運転制御回路74は、図3に示す同期運転制御回路20の構成に加え、図10aに示すように、スイッチング電源装置72の外部接続端子となる起動制御端子Dと位相設定信号入力端子Eを備えている。起動制御端子Dは、他のスイッチング電源装置の起動制御端子Dと相互接続され、自身がマスター電源のとき、CPU26から入出力ポート76を通じて送られる起動信号Sdを出力する。この起動信号Sdは、入力電源12が投入され、自己の電力変換部18がスイッチングを開始したタイミングを示す情報が含まれている。一方、自身がスレーブ電源のときは、マスター電源が出力した起動信号Sdを、自己の起動制御端子Dを介して受け、CPU26に送る。スレーブ電源のCPU26は、マスター電源からの起動信号Sdを受けて、マスター電源の駆動クロック信号に対して、自己の第1分周回路36の駆動クロック信号の位相を設定する。なお、自身がマスター電源かスレーブ電源かの判断は、図3cで説明したのと同様に、CPU26が、動作モード設定信号入力端子Aに入力する動作モード設定信号Saの状態に基づいて行う。位相設定信号入力端子Eは、外部から所定のアナログ電圧である位相設定信号Seが固定的に入力される端子である。例えば、図10bに示すように、位相設定信号入力端子Eに、CPU26用の動作電源などである直流電源40の電源電圧を所定の比率で抵抗分圧した位相設定信号Seが外部入力され、アナログデジタル変換器であるADコンバータ78を通してCPU26に送られる。この位相設定信号Seは、スイッチングの1周期の中で主スイッチング素子22aがオンに転じる位相を設定する信号であり、図10cに示すように、スイッチングの1周期を例えば4区分した位相となるように規定されている。次に、上記のスイッチング電源装置72を4台使用した電源システム70について、図9に戻って説明する。電源システム70のパワーラインは、入力電源12の出力に電力変換部181~184の各入力が並列に配線され、負荷142,144が電力変換部182,184の各出力に個別に接続され、負荷141が並列運転されている電力変換部181,183の出力に接続されている。信号ラインは、スイッチング電源装置721の同期クロック信号出力端子C1にスイッチング電源装置722,723,724の同期クロック信号入力端子B2,B3,B4が並列に配線されている。さらに、スイッチング電源装置721の起動制御端子D1がスイッチング電源装置722,723,724の起動制御端子D2,D3,D4に並列に配線されている。動作モード設定信号入力端子A1~A4の外部接続は、図3b,cと同様であり、スイッチング電源装置721がマスター電源に、スイッチング電源装置722,723,724がスレーブ電源になるように設定されている。以上のように構成された電源システム70は、次のように動作する。入力電源12が投入されると、スイッチング電源装置721のスイッチングが開始され、合わせてその旨を各スレーブ電源に伝えるための起動信号制御信号Sd1が出力される。スレーブ電源であるスイッチング電源装置722,723,724のCPU26は、起動信号Sdを受け、即時に又は一定時間後に、自己の主スイッチング素子22aを動作させる分周動作開始信号を第1分周回路36へ出力し、主スイッチング制御回路28を介して、所定のタイミング位相差で主スイッチング素子22aがスイッチングを開始する。このように、4台のスイッチング電源装置72は、あらかじめ設定されている起動シーケンスに従って正確に起動することができる。このときのスイッチング電源装置722,723,724のCPU26は、起動信号Sdからスイッチング電源装置721のスイッチングの1周期の開始タイミングを認識し、それに合わせて自己のスイッチングの1周期の開始タイミングを定める。従って、4台のスイッチング電源装置72は、スイッチング周波数が等しく、かつ、その1周期の位相が相対的に各々異なる。このスイッチングの1周期の中で主スイッチング素子22aがオンに転じる位相の設定は、基準となるマスター電源のスイッチング電源装置721の場合、図10cに示すように、位相設定信号Se1が0~Vcの範囲に規定され、CPU26は主スイッチング素子22aがオンに転じる位相が0度になるように、第1分周回路36へ駆動制御信号を出力する。また、マスター電源の場合は、位相設定信号Se1の値によらず、位相が0度になるように、第1分周回路36へ駆動制御信号を出力するように設定を固定しても良い。スイッチング電源装置722の場合は、位相設定信号Se2がVc~2Vcの範囲に規定され、スイッチング電源装置721のスイッチング動作に対して位相が90度に設定される。同様に、スイッチング電源装置723の場合は、位相設定信号Se3が2Vc~3Vcの範囲に規定され、位相が180度になるように、スイッチング電源装置724の場合は、位相設定信号Se4が3Vc~4Vcの範囲に規定され、位相が270度になるように、それぞれのCPU26が所定の分周動作開始信号を第1分周回路36へ出力する。具体的には、この実施形態では、位相設定信号Seにより規定された駆動制御信号を受けた第1分周回路36は、スイッチングの1周期がシステムクロック信号の100カウント分となっているので、例えば、スイッチング電源装置721のスイッチング開始の位相を0度として、位相を90度にするときは26カウント目で、主スイッチング素子22aのオンを開始するように、スイッチング電源装置722の第1分周回路36の駆動クロック信号の立ち上がりタイミングを設定する。同様に、位相を180度にするときは51カウント目で、位相を270度にするときは76カウント目で各主スイッチング素子22aのオンを開始するように、各スイッチング電源装置723,4の第1分周回路36の駆動クロック信号の立ち上がりタイミングを設定する。このように、4台のスイッチング電源装置72のスイッチング周波数が等しく、かつ各主スイッチング素子22aがオンに転じる位相が互いに90度ずれているので、図11aに示すように、スイッチング電源装置721~724のスイッチング電流I1~I4が流れるタイミングが1周期Tの中で分散するインターリーブ動作が行われる。その結果、図11cに示すように、入力コンデンサ80各スイッチング電源装置72に内蔵されている入力コンデンサを合成したコンデンサに相当するに流れる電流Icの振幅が小さくなるので、入力コンデンサ80の発熱やリップル電圧を大幅に低減することができる。また、出力が並列接続されたスイッチング電源装置721,723の出力平滑コンデンサに関しても、同様の効果が得られる。ここで、この入力コンデンサ80の電流Icについて、上述した図1の電源システム10と比較する。電源システム10には起動制御端子Dと位相制御端子Eを具備しない第一実施形態のスイッチング電源装置16が使用されており、各スイッチング電源装置16のスイッチング周波数は一致するが、各主スイッチング素子22aのオンタイミングは不定である。仮に、各主スイッチング素子22aがオンに転じる位相が、図11bに示すように一致したとすると、入力コンデンサ80に流れる電流Icの振幅が非常に大きくなり、相間コンデンサ80の発熱やリップル電圧が問題になる可能性がある。従って、特に大きな電力を出力する電源システムを構成する場合は、入力コンデンサ80の問題を回避するため、第三実施形態のスイッチング電源装置72を使用して適切なインターリーブ動作を行うことが好ましい。なお、電源システム70は、4台のスイッチング電源装置72を使用するので、主スイッチング素子22aがオンする位相を90度ずつずらしたが、使用台数によって設定を変更する。例えば、3台の場合は120度ずつ、6台の場合は60度ずつずらし、各スイッチング電源装置72のスイッチング電流が略均等にずれたタイミングで流れるようにすることが好ましい。なお、この発明のスイッチング電源装置の主スイッチング素子制御回路は、アナログ回路により制御されるものやCPUを用いてデジタル制御されるもの、両方を用いるもの等、適宜選択可能なものである。また、同期運転制御回路は、ワンチップマイコンを用いることが好ましいが、CPUやその他のデジタル素子をディスクリートに組み合わせたものでも良い。同期運転制御回路に入力する各種設定信号も、適宜の回路を用いて信号を入力可能なものであり、上記実施形態に限定されるものではない。"