高電位側電源と低電位側電源の間に設けられ、高電位側電源電圧の1/nの設定電圧ただし、n>1を生成し、前記設定電圧を第1の電流として変換する閾値生成部と、一端が検出端子に接続される第1の抵抗と、前記高電位側電源と前記低電位側電源の間に設けられ、前記第1の抵抗の他端に接続され、前記第1の電流が検出され、前記検出端子に印加される印加電圧が前記高電位側電源電圧の{11/n}倍以上のときに、前記検出端子側から前記第1の抵抗側へ一定な検出端子入力電流を流す検出部と、前記高電位側電源と前記低電位側電源の間に設けられ、前記検出部の出力信号が入力され、前記印加電圧が前記高電位側電源電圧の{11/n}倍未満のときに検出出力端子に第1の信号を出力し、前記印加電圧が前記高電位側電源電圧の{11/n}倍以上のときに前記検出出力端子に第2の信号を出力する検出出力部と、を具備することを特徴とする半導体装置。前記閾値生成部は第2乃至5の抵抗及び第1乃至4のトランジスタを有し、前記第2の抵抗は一端が前記高電位側電源に接続され、前記第3の抵抗は一端が前記第2の抵抗の他端に接続され、他端が前記低電位側電源に接続され、前記第2の抵抗と前記第3の抵抗とは抵抗分割回路を構成して前記第2の抵抗の両端間に前記高電位側電源電圧の1/nの前記設定電圧を発生し、前記第1のトランジスタは第1の端子が前記高電位側電源に接続され、制御端子が前記第2の抵抗の他端に接続され、前記第4の抵抗は一端が前記第1のトランジスタの第2の端子に接続され、他端が前記低電位側電源に接続され、前記第5の抵抗は一端が前記高電位側電源に接続され、前記第2のトランジスタは第1の端子が前記第5の抵抗の他端に接続され、制御端子が前記第1のトランジスタの第2の端子に接続され、前記第3のトランジスタは第1の端子が前記第2のトランジスタの第2の端子に接続され、第2の端子が前記低電位側電源に接続され、前記第4のトランジスタは第1の端子が前記高電位側電源に接続され、制御端子が前記第3のトランジスタの第1の端子に接続され、第2の端子が前記第3のトランジスタの制御端子に接続され、前記検出回路は第5乃至10のトランジスタを有し、前記第5のトランジスタは第1の端子が第1のダイオードを介して前記高電位側電源に接続され、制御端子が前記高電位側電源に接続され、前記第6のトランジスタは第1の端子が第2のダイオードを介して前記第1の抵抗の他端に接続され、前記第7のトランジスタは第1の端子が前記第5のトランジスタの第2の端子に接続され、制御端子が当該トランジスタの第2の端子に接続され、前記第8のトランジスタは第1の端子が前記第6のトランジスタの第2の端子に接続され、制御端子が前記第7のトランジスタの制御端子に接続され、前記第7のトランジスタとカレントミラー回路を構成し、前記第9のトランジスタは第1の端子が前記第7のトランジスタの第2の端子に接続され、制御端子が前記第3のトランジスタの制御端子に接続され、第2の端子が前記低電位側電源に接続され、前記第3のトランジスタとカレントミラー回路構成し、前記第10のトランジスタは第1の端子が前記第8のトランジスタの第2の端子に接続され、制御端子が前記第3のトランジスタの制御端子に接続され、第2の端子が前記低電位側電源に接続され、前記第3のトランジスタとカレントミラー回路構成することを特徴とする請求項1に記載の半導体装置。前記第1及び5の抵抗は、抵抗値が同一に設定されることを特徴とする請求項2に記載の半導体装置。前記第5及び第6のトランジスタは、パワーMOSトランジスタであることを特徴とする請求項2又は3に記載の半導体装置。一端が高電位側電源に接続される第1の抵抗と、カソードが前記第1の抵抗の他端に接続され、アノードが低電位側電源に接続される第1のダイオードとを有し、前記第1の抵抗の両端間に高電位側電源電圧の1/nの設定電圧を生成する閾値生成部と、一端が検出端子に接続される第2の抵抗と、前記高電位側電源と前記低電位側電源の間に設けられ、前記高電位側電源電圧から前記設定電圧だけ降圧された電圧が前記閾値生成部から入力され、前記第2の抵抗の他端に接続され、前記検出端子に印加される印加電圧が前記高電位側電源電圧の{11/n}倍以上のときに、前記検出端子側から前記第2の抵抗側へ一定な検出端子入力電流を流す検出部と、前記高電位側電源と前記低電位側電源の間に設けられ、前記検出部から出力される信号が入力され、前記印加電圧が前記高電位側電源電圧の{11/n}倍未満のときに検出出力端子に第1の信号を出力し、前記印加電圧が前記高電位側電源電圧の{11/n}倍以上のときに前記検出出力端子に第2の信号を出力する検出出力部と、を具備することを特徴とする半導体装置。前記検出部は第1及び第2のトランジスタ、第1及び第2の電流源、及びコンパレータを有し、前記第1のトランジスタは第1の端子が第2のダイオードを介して前記高電位側電源に接続され、制御端子が前記第1の抵抗の他端に接続され、前記第2のトランジスタは第1の端子が第3のダイオードを介して前記第2の抵抗の他端に接続され、制御端子が前記第1の抵抗の他端に接続され、前記第1の電流源は一端が第4のダイオードを介して前記第1のトランジスタの第2の端子に接続され、他端が前記低電位側電源に接続され、前記第2の電流源は一端が第5のダイオードを介して前記第2のトランジスタの第2の端子に接続され、他端が前記低電位側電源に接続され、前記コンパレータは前記第1の電流源の一端側から出力される信号と、前記第2の電流源の一端側から出力される信号とが入力され、比較増幅した信号を前記検出出力部に出力することを特徴とする請求項5に記載の半導体装置。出力ドライブ部、電圧検出回路、及び前記出力ドライブ部を制御する制御部を備え、前記出力ドライブ部から出力ドライブ信号を出力するECUであって、前記出力ドライブ部は、検出端子を介して制御対象部を動作する前記出力ドライブ信号を出力し、前記電圧検出回路は、高電位側電源と低電位側電源の間に設けられ、高電位側電源電圧の1/nの設定電圧ただし、n>1を生成し、前記設定電圧を第1の電流として変換する閾値生成部と、一端が前記検出端子に接続される第1の抵抗と、前記高電位側電源と前記低電位側電源の間に設けられ、前記第1の抵抗の他端に接続され、前記第1の電流が検出され、前記検出端子に印加される印加電圧が前記高電位側電源電圧の{11/n}倍以上のときに、前記検出端子側から前記第1の抵抗側へ一定な検出端子入力電流を流す検出部と、前記高電位側電源と前記低電位側電源の間に設けられ、前記検出部の出力信号が入力され、前記印加電圧が前記高電位側電源電圧の{11/n}倍未満のときに検出出力端子に第1の信号を出力し、前記印加電圧が前記高電位側電源電圧の{11/n}倍以上のときに前記検出出力端子に第2の信号を出力する検出出力部とを有し、前記制御部は前記検出出力端子を介して前記検出出力部から出力される信号が入力され、前記検出端子に印加された電圧が前記高電位側電源電圧前記設定電圧以上のときに前記出力ドライブ部の動作を停止する制御信号を出力することを特徴とするECU。エンジン、タイヤ、バッテリ或いは電池パック、ECU、及びECUによる制御対象部を有する、ECUを備えた自動車であって、前記ECUは出力ドライブ部、電圧検出回路、及び前記出力ドライブ部を制御する制御部を備え、前記出力ドライブ部は、検出端子を介して前記制御対象部を動作する前記出力ドライブ信号を出力し、前記電圧検出回路は、高電位側電源と低電位側電源の間に設けられ、高電位側電源電圧の1/nの設定電圧ただし、n>1を生成し、前記設定電圧を第1の電流として変換する閾値生成部と、一端が前記検出端子に接続される第1の抵抗と、前記高電位側電源と前記低電位側電源の間に設けられ、前記第1の抵抗の他端に接続され、前記第1の電流が検出され、前記検出端子に印加される印加電圧が前記高電位側電源電圧の{11/n}倍以上のときに、前記検出端子側から前記第1の抵抗側へ一定な検出端子入力電流を流す検出部と、前記高電位側電源と前記低電位側電源の間に設けられ、前記検出部の出力信号が入力され、前記印加電圧が前記高電位側電源電圧の{11/n}倍未満のときに検出出力端子に第1の信号を出力し、前記印加電圧が前記高電位側電源電圧の{11/n}倍以上のときに前記検出出力端子に第2の信号を出力する検出出力部とを有し、前記制御部は、前記検出出力端子から前記第1の信号が入力されたときに前記ドライブ部を動作する制御信号を出力し、前記検出出力端子から前記第2の信号が入力されたときに前記出力ドライブ信号の出力を停止する制御信号を前記出力ドライブ部に出力し、前記制御対象部の動作を停止することを特徴とするECUを備えた自動車。本発明は、天絡により検出端子電圧が高電位になったときに発生する検出端子入力電流を抑制することができる半導体装置、ECU、ECUを備えた自動車を提供することにある。一つの実施形態によれば、半導体装置は、閾値生成部、第1の抵抗、検出部、及び検出出力部が設けられる。閾値生成部は、高電位側電源と低電位側電源の間に設けられ、設定電圧を生成し、設定電圧を第1の電流として変換する。第1の抵抗は一端が検出端子に接続される。検出部は、高電位側電源と低電位側電源の間に設けられ、第1の抵抗の他端に接続され、第1の電流が検出され、検出端子に印加される印加電圧が高電位側電源電圧の所定倍以上のときに、検出端子側から第1の抵抗側へ一定な検出端子入力電流を流す。検出出力部は、高電位側電源と低電位側電源の間に設けられ、検出部の出力信号が入力され、検出端子の電圧が高電位側電源電圧の所定倍未満のときに検出出力端子に第1の信号を出力し、印加電圧が高電位側電源電圧の所定倍以上のときに検出出力端子に第2の信号を出力する。他の実施形態によれば、ECUは、出力ドライブ部、電圧検出回路、及び前記出力ドライブ部を制御する制御部が設けられる。ECUは、前記出力ドライブ部から出力ドライブ信号を出力する。出力ドライブ部は検出端子を介して制御対象部を動作する出力ドライブ信号を出力する。電圧検出回路は閾値生成部、第1の抵抗、検出部、及び検出出力部を有する。閾値生成部は高電位側電源と低電位側電源の間に設けられ、高電位側電源電圧よりも低い設定電圧を生成し、設定電圧を第1の電流として変換する。第1の抵抗は一端が検出端子に接続される。検出部は高電位側電源と低電位側電源の間に設けられ、第1の抵抗の他端に接続され、第1の電流が検出され、検出端子に印加される印加電圧が高電位側電源電圧設定電圧以上のときに、検出端子側から第1の抵抗側へ一定な検出端子入力電流を流す。検出出力部は高電位側電源と低電位側電源の間に設けられ、検出部の出力信号が入力され、印加電圧が高電位側電源電圧設定電圧未満のときに検出出力端子に第1の信号を出力し、印加電圧が高電位側電源電圧設定電圧以上のときに検出出力端子に第2の信号を出力する。制御部は検出出力端子を介して検出出力部から出力される信号が入力され、検出端子に印加された電圧が高電位側電源電圧設定電圧以上のときに出力ドライブ部の動作を停止する制御信号を出力する。他の実施形態によれば、ECUを備えた自動車は、エンジン、タイヤ、バッテリ或いは電池パック、ECU、及びECUによる制御対象部を有する。ECUは出力ドライブ部、電圧検出回路、及び前記出力ドライブ部を制御する制御部を有する。出力ドライブ部は検出端子を介して制御対象部を動作する出力ドライブ信号を出力する。電圧検出回路は高電位側電源と低電位側電源の間に設けられ、検出端子に印加される印加電圧が高電位側電源電圧設定電圧以上のときに、検出端子側から第1の抵抗側へ一定な検出端子入力電流を流し、検出出力端子から低電位側電源電圧を出力し、検出端子に印加される印加電圧が高電位側電源電圧設定電圧未満のときに、検出出力端子から第1の信号を出力する。制御部は検出出力端子から第1の信号が入力されたときに出力ドライブ部を動作する制御信号を出力し、検出出力端子から第2の信号が入力されたときに、出力ドライブ信号の出力を停止する制御信号を出力ドライブ部に出力し、制御対象部の動作を停止する。以下本発明の実施形態について図面を参照しながら説明する。第一の実施形態まず、実施形態に係る半導体装置、ECU、ECUを備えた自動車について、図9及び図10を参照して説明する。図9はECUを備えた自動車の概略構成を示す図である。図10はECU、制御対象部、ワイヤーハーネスを示す概略図である。図9に示すように、自動車200には、タイヤ21、エンジン22、電源23、ECU24、センサ31乃至34、スイッチ35、モータ36、モータ37、ミラー38、及びミラー39が設けられる。ECU24electroniccontrolunit自動車向け電子制御装置は、自動車200内での電子制御を行う。自動車200には、タイヤ21が通常4箇所配置される。電源23は、バッテリ或いは電池パックから構成される。バッテリでは12Vの高電位側電源が発生され、電池パックでは数十Vから数百Vの高電位側電源が発生される。エンジン22は、電源23から高電位側電源が供給され、ECU24により動作が制御される。センサ31乃至34、スイッチ35、モータ36、モータ37は、ECU24により動作が制御される。図10に示すように、ECU24には、レギュレータ51、ドライバ52、MCU53が設けられる。ECU24には、電源23から高電位側電源Vccが供給される。レギュレータ51は、電源23から高電位側電源Vccが入力され、降圧された高電位側電源Vddを生成する。レギュレータ51は、例えば同期整流型降圧スイッチングレギュレータである。半導体装置としてのドライバ52は、高電位側電源Vddが供給される。ドライバ52には、出力ドライブ部61及び電圧検出回路90が設けられる。出力ドライブ部61は、検出端子Pad1に接続される信号線SL1を介して出力ドライブ信号Sout2を出力する。出力ドライブ信号Sout2は、ECU24で制御される制御対象部42のモータ36及びモータ37に入力される。モータ36及びモータ37は、出力ドライブ信号Sout2により動作が制御される。モータ36及びモータ37は、例えばパワーウインド用モータ或いはミラー38及びミラー39の角度調整用モータなどであり、比較的低電圧で動作するモータである。高電位側電源Vcc、高電位側電源Vdd、低電位側電源接地電位Vssなどの各種電源線、及びECU24から出力される出力ドライブ信号Sout2を伝送する信号線SL1を含む各種信号線は、ECU24に接続されるワイヤーハーネス41を介して自動車200内の各種機器や回路に供給される。電圧検出回路90には、抵抗R1、検出端子Pad1、検出出力端子Pad2が設けられる。電圧検出回路90は、天絡したとき例えば、信号線SL1が高電位側電源Vccに接触したとき、その電圧を検出端子Pad1で検知し、検出出力端子Pad2から検出出力信号Sout1を出力する。電圧検出回路90は、天絡検出と回路保護の役目を行う。制御部としてのMCUmicrocontrollerunit53は、自動車200内の各種機器や回路を制御する比較的低電圧の制御信号を生成する。MCU53は、例えば検出出力端子Pad2を介して検出出力信号Sout1が入力され、制御信号Ssg1をドライバ52に出力する。MCU53は、電圧検知回路90で天絡が検知されたときにディセーブル状態の制御信号Ssg1をドライバ52に出力し、ドライバ52の動作を停止する。ドライバ52の動作の停止により、モータ36及びモータ37に出力ドライブ信号Sout2が入力されなくなる。そのため、モータ36及びモータ37の天絡による誤動作や内部回路の破壊等が防止される。MCU53は、電圧検知回路90で天絡が検知されない通常動作のときにイネーブル状態の制御信号Ssg1をドライバ52に出力し、ドライバ52を動作させる。次に、半導体装置としてのドライバ52に設けられる電圧検出回路について、図面を参照して説明する。図1は電圧検出回路の構成を示す回路図である。図2は比較例の電圧検出回路の構成を示す回路図である。本実施形態の電圧検出回路では、閾値生成部で設定電圧を生成した後に電流に変換し、検出部で検出端子に接続される抵抗の両端間の電圧差を制御することにより、天絡した場合に発生する検出端子入力電流を抑制している。図1に示すように、電圧検出回路90には、閾値生成部1、検出部2、検出出力部3、抵抗R1、検出端子Pad1、及び検出出力端子Pad2が設けられる。電圧検出回路90近傍には、高電位側電源Vccが供給される電源線が配置される。高電位側電源Vccは、電圧検知回路90に供給される高電位側電源Vddよりも高電位に設定される。電圧検出回路90は、例えば高電位側電源Vccの接触によるドライバの天絡等の電圧検出回路として使用される。電圧検出回路90は、高電位側電源Vccによる天絡発生のときに検出端子Pad1で高電位側電源Vccを検知し、検出出力端子Pad2から出力される検出出力信号Sout1を低電位側電源接地電位Vssレベルに設定してドライバ52や出力ドライブ電流Sout2で動作する制御対象部42などを保護する役目をする。このドライバは、ステッピングモータドライバ、Hブリッジドライバ、或いは出力ドライバなどである。閾値生成部1には、トランジスタTR1乃至4、抵抗R2乃至5が設けられる。閾値生成部1は、設定電圧を生成し、設定電圧を電流Iaに変換する。抵抗R2は、一端が高電位側電源Vddに接続され、他端がノードN1に接続される。抵抗R3は一端がノードN1に接続され、他端が低電位側電源接地電位Vssに接続される。抵抗R2及びR3は、抵抗分割回路として動作し、抵抗R2の両端間に高電位側電源Vdd電圧の1/nの設定電圧ただし、n>1を発生する。以降の説明においては、検出端子Pad1が天絡したと判断する場合を、一例として、検出端子Pad1の電圧が高電位側電源Vdd電圧の1.1倍{11/n}以上になった場合として説明するため、ここでは、抵抗R2と抵抗R3の抵抗値及び抵抗比を所定の値に設定することにより、nの値を10に設定し、抵抗R2の両端間に高電位側電源Vdd電圧の10の設定電圧を発生している。トランジスタTR1は、NPNトランジスタである。トランジスタTR1は、コレクタ第1の端子が高電位側電源Vddに接続され、ベース制御端子がノードN1に接続され、エミッタ第2の端子がノードN2に接続される。抵抗R4は、一端がノードN2に接続され、他端が低電位側電源接地電位Vssに接続される。抵抗R5は、一端が高電位側電源Vddに接続される。抵抗R5の一端から他端側に電流Iaが流れる。トランジスタTR2は、PNPトランジスタである。トランジスタTR2は、エミッタ第1の端子が抵抗R5の他端に接続され、ベース制御端子がノードN2に接続され、コレクタ第2の端子がノードN3に接続される。トランジスタTR3は、NPNトランジスタである。トランジスタTR3は、コレクタ第1の端子がノードN3に接続され、ベース制御端子がノードN4に接続され、エミッタ第2の端子が低電位側電源接地電位Vssに接続される。トランジスタTR4は、NPNトランジスタである。トランジスタTR4は、コレクタ第1の端子が高電位側電源Vddに接続され、ベース制御端子がノードN3に接続され、エミッタ第2の端子がノードN4に接続される。トランジスタTR3及びTR4は、カレントミラー回路を構成している。高電位側電源Vddが供給されると、トランジスタTR3及びTR4は動作する。トランジスタTR4は、電流増幅率hfeが増大した場合のベース電流の低下、アーリー電圧の低下によるベース電流のバラツキなどの補正を行い、一定なベース電流がノードN4に流れるようにする。ベースがコレクタに接続されるトランジスタTR3のみ用いた場合に比較し、安定したカレントミラー回路が実現できる。閾値生成部1は、抵抗R2の両端間の設定電圧をトランジスタTR1及びトランジスタTR2で折り返し、抵抗R5で設定電圧を電流Iaに変換している。抵抗R1は、一端が検出端子Pad1に接続され、他端が検出部2のノードN8に接続される。ここで、抵抗R1と閾値生成部1の抵抗R5は、同一な抵抗値に設定している。検出部2には、トランジスタTR5乃至10、ダイオードD1、及びダイオードD2が設けられる。検出部2は、天絡したときに、抵抗R1の両端間の電圧を抵抗R2の両端間の設定電圧と同じ値になるように設定している。ダイオードD1は、ベースがコレクタに接続されるNPNトランジスタから構成される。ダイオードD1は、高電位側電源VddとノードN5の間に設けられる。ダイオードD2は、ベースがコレクタに接続されるNPNトランジスタから構成される。ダイオードD2は、ノードN8とノードN9の間に設けられる。トランジスタTR5は、NchパワーMOSトランジスタである。トランジスタTR5は、ドレイン第1の端子がノードN5に接続され、ゲート制御端子が高電位側電源Vddに接続され、ソース第2の端子がノードN6に接続される。トランジスタTR5は、高電位側電源Vddが供給されているときオンする。トランジスタTR6は、NchパワーMOSトランジスタである。トランジスタTR6は、ドレイン第1の端子がノードN9に接続され、ゲート制御端子が高電位側電源Vddに接続され、ソース第2の端子がノードN10に接続される。トランジスタTR6は、高電位側電源Vddが供給され、検出端子Pad1が所定の電圧以上になるとオンする。ここで、パワーMOSトランジスタとは、DMOSやトレンチパワーMOSなどをいう。パワーMOSトランジスタは、比較的低電圧で動作するロジック系のMOSトランジスタと比較し、ゲート-ドレイン間耐圧、ゲート-ソース間耐圧、ゲート-基板間耐圧、及びドレイン-ソース間耐圧を高く設定することができる。このため、高電圧が印加されても素子の劣化や破壊を大幅に抑制することができる。トランジスタTR7は、PchMOSトランジスタである。トランジスタTR7は、ソース第1の端子がノードN6に接続され、ゲート制御端子がドレイン第2の端子及びノードN7に接続される。トランジスタTR8は、PchMOSトランジスタである。トランジスタTR8は、ソース第1の端子がノードN10に接続され、ゲート制御端子がトランジスタTR7のゲート制御端子に接続され、ドレイン第2の端子がノードN11に接続される。トランジスタTR7及びTR8は、カレントミラー回路を構成する。トランジスタTR7及びTR8には、MOSトランジスタの代わりに、MISトランジスタ或いはジャンクションFETを用いてもよい。ここでは、トランジスタTR7及びTR8は、従来の電圧検出回路に使用される検知コンパレータと同様な動作をする。従って、ベース電流が流れるNPNトランジスタやPNPトランジスタを使用するのは好ましくない。トランジスタTR9は、NPNトランジスタである。トランジスタTR9は、コレクタ第1の端子がノードN7に接続され、ベース制御端子がノードN4及びトランジスタTR3のベース制御端子に接続され、エミッタ第2の端子が低電位側電源接地電位Vssに接続される。トランジスタTR9は、トランジスタTR3とカレントミラー回路を構成し、低電位側電源接地電位Vss側に電流Ibを流す。トランジスタTR10は、NPNトランジスタである。トランジスタTR10は、コレクタ第1の端子がノードN11に接続され、ベース制御端子がノードN4及びトランジスタTR3のベース制御端子に接続され、エミッタ第2の端子が低電位側電源接地電位Vssに接続される。トランジスタTR10は、トランジスタTR3とカレントミラー回路を構成し、トランジスタTR6がオンすると低電位側電源接地電位Vss側に電流Icを流す。検出出力部3には、トランジスタTR11及びTR12、抵抗R6及びR7が設けられる。検出出力部3は、検出端子Pad1に印加される電圧が高電位側電源Vdd電圧の1.1倍{11/n、nが10のとき}未満のとき、高電位側電源Vdd電圧の検出出力信号Sout1を検出出力端子Pad2に出力する。検出出力部3は、電圧検出回路90が天絡を検知したとき[検出端子Pad1に印加される電圧が高電位側電源Vdd電圧の1.1倍{11/n、nが10のとき}以上のとき]、低電位側電源接地電位Vss電圧の検出出力信号Sout1を検出出力端子Pad2に出力する。トランジスタTR11は、NchMOSトランジスタである。トランジスタTR11は、ドレイン第1の端子が高電位側電源Vddに接続され、ゲート制御端子がノードN11に接続され、ソース第2の端子がノードN12に接続される。抵抗R6は、一端がノードN12に接続され、他端が低電位側電源接地電位Vssに接続される。抵抗R7は、一端が高電位側電源Vddに接続され、他端がノードN13に接続される。トランジスタTR12は、NPNトランジスタである。トランジスタTR12は、コレクタ第1の端子がノードN13に接続され、ベース制御端子がノードN12に接続され、エミッタ第2の端子が低電位側電源接地電位Vssに接続される。トランジスタTR12のドレイン側ノードN13側から検出出力信号Sout1が出力される。図2に示すように、比較例の電圧検出回路100には、電源5、コンパレータ6、抵抗Ra、抵抗Rb、ダイオードDa、検出端子Pad1、及び検出出力端子Pad2が設けられる。電圧検出回路100近傍には、高電位側電源Vccが供給される電源線が配置される。抵抗Raは、一端が検出端子Pad1に接続され、他端がノードNaに接続される。抵抗Rbは、一端がノードNaに接続され、他端が低電位側電源接地電位Vssに接続される。抵抗Ra及びRbは、抵抗分割回路として動作し、ノードNaから抵抗分割された電圧を出力する。ノードNaの電圧は、検出端子Pad1の電圧によって変化する。ダイオードDaは、カソードがノードNaに接続され、アノードが低電位側電源接地電位Vssに接続される。ダイオードDaは、電圧検出回路100が天絡されて例えば、検出端子Pad1が高電位側電源Vccになったとき、コンパレータ6に高電圧が印加されないようにノードNaが所定電圧以上の電圧になるのを防ぐダイオードクランプ回路として機能する。電源5は、コンパレータ6の入力側の-ポートと低電位側電源接地電位Vssの間に設けられ、基準電圧Vrefを発生する。検知コンパレータとしてのコンパレータ6は、高電位側電源Vddと低電位側電源接地電位Vssの間に設けられる。コンパレータ6は、入力側のポートがノードNaに接続され、入力側の-ポートに基準電圧Vrefが入力され、比較増幅した信号を検出出力信号Sout1として検出出力端子Pad2に出力する。検出端子Pad1が所定電圧未満のとき、コンパレータ6は比較増幅した検出出力信号Sout1を出力し、電圧検出回路100が天絡されて検出端子Pad1が所定電圧以上のとき、コンパレータ6は低電位側電源接地電位Vssの検出出力信号Sout1を出力する。このため、比較例の電圧検出回路100では、天絡されて検出端子Pad1の電圧が上昇するにつれて検出端子Pad1側から抵抗Ra側に流れる検出端子入力電流が増大する。例えば高電位側電源Vccが40Vの場合、検出端子入力電流として数十μA以上の電流が流れる。また、ダイオードクランプ回路であるダイオードDaが機能すると検出端子入力電流が更に増大する。次に、検出端子に接続する線が天絡した場合について図3乃至6を参照して説明する。図3は電源検出回路が天絡した場合を示す図である。図3に示すように、電圧検出回路90では、検出端子Pad1が高電位側電源Vccと接触すると、高電位側電源Vccと高電位側電源Vddの関係がVcc>>Vdd式1に設定されているので、電圧検出回路90で天絡が発生する。ここで、例えば高電位側電源Vddが5Vに設定され、高電位側電源Vccが40V電池パックに設定されている。電圧検出回路90が天絡されると、検出端子Pad1側から抵抗Ra側に検出端子入力電流Iinが流れ始める。トランジスタTR6がオンするとトランジスタTR3及びTR10から構成するカレントミラー回路が動作して検出端子入力電流Iinが電流Icレベルとなる。図4は電圧検出回路のトランジスタに高電圧が印加されるのを説明する図である。図4に示すように、電圧検出回路90が天絡されると、抵抗R1の一端が高電位側電源Vcc電圧となり、ノードN9トランジスタTR6のドレインに抵抗R1及びダイオードD2を介して高電圧が印加される。このとき、トランジスタTR6のドレイン-基板間、ドレイン-ソース間、及びドレイン-ゲート間に高電圧が印加される。ところが、トランジスタTR6には、NchパワーMOSトランジスタを用いているのでドレイン側に高電圧が印加されても、特性の劣化や破壊の発生を防止することが出来る。なお、Pb鉛バッテリの場合は高電位側電源Vccが12V、多段セルの電池パックの場合は高電位側電源Vccが144Vの場合などがある。いずれの場合でも、高電位側電源Vcc以上の耐圧を有する高耐圧のパワーMOSトランジスタをトランジスタTR6に用いることにより、トランジスタTR6の特性劣化や破壊の発生を防止することが出来る。図5は電源電圧と閾値の関係を説明する図である。図5に示すように、例えば高電位側電源Vdd電圧が5Vのときに、電圧検出回路90に供給される高電位側電源Vdd電圧が±10変化しても閾値の変化は非常に小さく、閾値は略1.1に設定されている。この設定は、天絡が発生して検出端子Pad1に閾値電圧5.5V以上の電圧が印加されたとき、検出出力端子Pad2から出力される検出出力電圧Vout1を低電位側電源接地電位Vssレベルに設定するためのものである。天絡された場合、抵抗R1の両端間には高電位側電源Vdd電圧の10が印加される。図6は検出端子電圧に対する特性変化を説明する図である。図6は、検出端子Pad1に直線的に電圧が昇圧される検出端子電圧Vpad1が印加された場合の特性図である。図中の第1の領域が通常動作領域である。図中の第2の領域が天絡の発生したときの動作領域である。図6に示すように、検出端子電圧Vpad1が第1の領域の低電圧領域では逆バイアスとなり、検出端子入力電流Iinは流れない。すなわち、検出出力端子Vpad1が高電位側電源Vddの1.1倍閾値5.5V未満の第1の領域では、検出出力部3のトランジスタTR11、TR12はオフであり、検出出力信号Sout1として出力される検出出力電圧Vout1は高電位側電源Vdd電圧5Vとなっている。検出端子電圧Vpad1が上昇し、閾値電圧5.5Vに近づくと検出端子入力電流Iinが流れ始める。検出部2の高電位側電源Vdd電圧とノードN7間の基準電圧Vref、電流ITR5は、VrefVfRon×IVth式2IVdd×r2/r5式3と表される。ここで、VfD1はダイオードD1の順方向電圧、RonTR5はトランジスタTR5のオン抵抗、ITR5はトランジスタTR5に流れる電流、VthTR7はトランジスタTR7の閾値電圧、r2は抵抗R2の抵抗値、r3は抵抗R3の抵抗値、r5は抵抗R5の抵抗値である。検出部2の高電位側電源Vdd電圧とノードN7間の電位差Vdn7が基準電圧Vrefに近づくと、検出端子入力電流Iinが流れ始める。ベース接地のダイオードD2に例えば電流Icの1/2の電流I1が流れるときの検出端子Pad1とノードN11の間の電位差Vpn11は、Vpn11Vf×I12Vth2式4と表される。例えば、高電位側電源Vccが40V、高電位側電源Vddが5V、天絡判断の閾値電圧が5.5Vに設定されたとき、ベース接地のダイオードD2は、電流Icが1/2になると順方向電圧Vfは電流Icのときよりも18mV低下する。このため、検出端子電圧Vpad1が閾値5.5Vから40mV低い電圧のときに、検出端子入力電流Iinである電流I1は電流Icの1/2だけ流れる。検出端子電圧Vpad1が高電位側電源Vddの1.1倍閾値電圧5.5Vになると、トランジスタTR6がオンし、トランジスタTR3及びTR10から構成されるカレントミラー回路が動作して検出出力部3から検出出力信号Sout1として出力される検出出力電圧Vout1は低電位側電源接地電位Vss電圧となる。検出端子電圧Vpad1が高電位側電源Vddの1.1倍閾値電圧5.5V以上になると、抵抗R5と抵抗R1が同一の抵抗値に設定されており、閾値生成部1と検出部2の動作により抵抗R1の両端間に高電位側電源Vddの10の一定な電圧が印加される。このため、高電位側電源Vddの1.1倍閾値電圧5.5V以上の第2の領域では、一定な電流値を有する検出端子入力電流Iinが流れ、検出出力部3のトランジスタTR11がオンし、ノードN12が低電位側電源接地電位Vssよりも昇圧されトランジスタTR12がオンするので、検出出力信号Sout1として出力される検出出力電圧Vout1が低電位側電源接地電位Vss電圧となる。一定な電流値として、例えば検出端子入力電流Iinが7μA流れる。この値は比較例と比べ大幅に小さな値である。第2の領域での検出端子入力電流Iinの電流値7μAは、比較例の電圧検出回路100に流れる検出端子入力電流Iinの電流値よりも大幅に低減することができる。また、比較例の電圧検出回路100では、天絡した場合に印加される高電圧値をその都度考慮する必要がある。従って、比較例の電圧検出回路100では、コンパレータ6を含め高電圧が印加される素子の設計をする再設計する必要が生じる。本実施形態の電圧検出回路90では、再設計は不要である。また、本実施形態の電圧検出回路90では、抵抗R1及びR5を同一な抵抗値に設定し、抵抗R1及びR5を適切な抵抗値に設定しているので、高電位側電源Vdd電圧の{11/n}倍という電圧を固定した閾値として設定することができる。天絡したときの高電圧値によらず閾値設定の見直しを行う必要がない。上述したように、本実施形態の半導体装置、ECU、ECUを備えた自動車では、タイヤ21、エンジン22、電源23、ECU24、センサ31乃至34、スイッチ35、モータ36、モータ37、ミラー38、及びミラー39が自動車200に設けられる。レギュレータ51、ドライバ52、MCU53がECU24に設けられる。ドライバ52には、閾値生成部1、検出部2、検出出力部3、抵抗R1、検出端子Pad1、及び検出出力端子Pad2が設けられる。閾値生成部1には、トランジスタTR1乃至4、抵抗R2乃至5が設けられる。検出部2には、トランジスタTR5乃至10、ダイオードD1、及びダイオードD2が設けられる。検出部2は、天絡したときに、抵抗R1の両端間の電圧を抵抗R2の両端間の設定電圧と同じ値になるように設定している。このため、天絡のときに発生する検出端子入力電流Iinを大幅に抑制することができる。検出端子入力電流Iinは天絡のときに印加される高電圧値によらず一定な値にすることができる。また、天絡時の高電圧による電圧検出回路90を構成する内部素子の劣化や破壊を防止することが出来る。従って、天絡を考慮した素子の再設計が不要となる。天絡時の高電圧によらず閾値設定の見直しが不要となる。また、天絡時には出力ドライブ部61が停止するのでドライバ52の劣化や破壊を防止することができ、高信頼性を有するECU24を提供することができる。また、天絡時にはECU24で制御される制御対象部42が動作を停止するので制御対象部42の劣化や破壊を防止でき、ECUを備えた自動車200の高信頼性化を達成することができる。なお、本実施形態では、閾値生成部1をバイポーラトランジスタで構成し、検出部2及び検出出力部3をBiCMOSで構成しているが必ずしもこれに限定されるものではない。例えば、閾値生成部1、検出部2、及び検出出力部3をCMOS構成ただし、パワーMOSトランジスタであるトランジスタTR5及びTR6を除くにしてもよい。また、本実施形態では、電圧検出回路90を車載用ドライバ52の電圧検出回路として使用しているが、必ずしもこれに限定されるものではない。産業用や民生用機器用出力ドライバの電圧検出回路として使用する場合、例えば複数の高電圧電源配線と隣接して配置される。第二の実施形態次に、本発明の第二の実施形態に係る半導体装置、ECU、ECUを備えた自動車について、図面を参照して説明する。図7は電圧検出回路の構成を示す回路図である。本実施形態では、検出部と検出出力部の構成を変更している。以下、第一の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。図7に示すように、電圧検出回路91には、閾値生成部1、検出部2a、検出出力部3a、抵抗R1、検出端子Pad1、及び検出出力端子Pad2が設けられる。電圧検出回路91近傍には、高電位側電源Vccが供給される電源線が配置される。電圧検出回路91は、第一の実施形態と同様に、自動車を電子制御するECUのドライバに設けられる。電圧検出回路91は、第一の実施形態の電圧検出回路90と同様な動作をしてドライバのバッテリ天絡等の電圧検出回路として使用される。検出部2aには、電流源13、トランジスタTR9、トランジスタTR10、トランジスタTR21乃至TR26、及びダイオードD22乃至25が設けられる。検出部2aは、第一の実施形態の検出部2と同様な動作をする。検出部2aは、天絡したとき検出端子Pad1が高電位側電源Vccに接するときに、抵抗R1の両端間の電圧を抵抗R2の両端間の設定電圧と同じ値になるように設定する。ダイオードD22は、ベースがコレクタに接続されるNPNトランジスタから構成される。ダイオードD22は、高電位側電源VddとノードN22の間に設けられる。ダイオードD23は、ベースがコレクタに接続されるNPNトランジスタから構成される。ダイオードD23は、抵抗R1とノードN25の間に設けられる。トランジスタTR21は、NchパワーMOSトランジスタである。トランジスタTR21は、ドレイン第1の端子がノードN22に接続され、ゲート制御端子が高電位側電源Vddに接続され、ソース第2の端子がノードN23に接続される。トランジスタTR21は、高電位側電源Vddが供給されているときオンする。トランジスタTR22は、NchパワーMOSトランジスタである。トランジスタTR22は、ドレイン第1の端子がノードN25に接続され、ゲート制御端子が高電位側電源Vddに接続され、ソース第2の端子がノードN26に接続される。トランジスタTR22は、高電位側電源Vddが供給され、検出端子Pad1が所定の電圧以上になるとオンする。ダイオードD24は、ベースがコレクタに接続されるNPNトランジスタから構成される。ダイオードD24は、ノードN23とノードN24及びトランジスタTR9のコレクタ第1の端子の間に設けられる。ダイオードD25は、ベースがコレクタに接続されるNPNトランジスタから構成される。ダイオードD25は、ノードN26とノードN27及びトランジスタTR10のコレクタ第1の端子の間に設けられる。トランジスタTR9は、第1の実施形態と同様に、低電位側電源接地電位Vss側に電流Ibを流す。トランジスタTR10は、第1の実施形態と同様に、低電位側電源接地電位Vss側に電流Icを流す。電流源13とトランジスタTR23乃至26は、コンパレータを構成する。このコンパレータは、ノードN24の電圧とノードN27の電圧を比較し、比較増幅した信号をノードN28から出力する。トランジスタTR23は、PNPトランジスタである。トランジスタTR23は、エミッタ第1の端子が高電位側電源Vddに接続され、ベース制御端子がノードN30に接続され、コレクタ第2の端子がノードN28に接続される。トランジスタTR24は、PNPトランジスタである。トランジスタTR24は、エミッタ第1の端子が高電位側電源Vddに接続され、ベース制御端子がトランジスタTR23のベース制御端子、コレクタ第2の端子、及びノードN30に接続される。トランジスタTR23及びTR24はカレントミラー回路を構成し、コンパレータの負荷として機能する。トランジスタTR25は、NPNトランジスタである。トランジスタTR25は、コレクタ第1の端子がノードN28に接続され、ベース制御端子がノードN24に接続され、エミッタ第2の端子がノードN29に接続される。トランジスタTR26は、NPNトランジスタである。トランジスタTR26は、コレクタ第1の端子がノードN30に接続され、ベース制御端子がノードN27に接続され、エミッタ第2の端子がノードN29に接続される。トランジスタTR25及びTR26は差動対をなす。電流源13は、一端がノードN29に接続され、他端が低電位側電源接地電位Vssに接続される。電流源13は、低電位側電源接地電位Vss側に電流を流す。電流源13とトランジスタTR23乃至26から構成されるコンパレータは、ノードN24の電圧がノードN27の電圧よりも大きなとき図6の第1の領域、ノードN28からLowレベルの信号を出力する。ノードN24の電圧がノードN27の電圧よりも小さなとき図6の第2の領域、ノードN28からHighレベルの信号を出力する。検出出力部3aには、電流源14、ヒステリシスコンパレータ15、インバータ16、及びトランジスタTR27が設けられる。検出出力部3aは、第一の実施形態と同様に、検出端子Pad1に印加される電圧が高電位側電源Vdd電圧の{11/n}倍未満のとき、高電位側電源Vdd電圧の検出出力信号Sout1を検出出力端子Pad2に出力する。検出出力部3aは、第一の実施形態と同様に、電圧検出回路91が天絡を検知したとき[検出端子Pad1に印加される電圧が高電位側電源Vdd電圧の{11/n}倍以上のとき]、低電位側電源接地電位Vss電圧の検出出力信号Sout1を検出出力端子Pad2に出力する。トランジスタTR27は、PNPトランジスタである。トランジスタTR27は、エミッタ第1の端子が高電位側電源Vddに接続され、ベース制御端子がノードN28に接続され、コレクタ第2の端子がノードN31に接続される。電流源14は、一端がノードN31に接続され、他端が低電位側電源接地電位Vssに接続される。電流源14は、低電位側電源接地電位Vss側に電流を流す。ヒステリシスコンパレータ15は、入力側がノードN31に接続され、出力側がノードN32に接続される。インバータ16は、入力側がノードN32に接続され、出力側が検出出力端子Pad2に接続される。このような第二の実施形態によれば、第一の実施形態と同様な閾値生成部1を有し、閾値設定に基づくノードN24の電圧と、検出端子Pad1の端子電圧に基づくノードN27の電圧との比較を行い、その比較結果に基づくノードN28の電圧に応じた検出出力信号Sout1が検出出力端子Pad2に出力される。ノードN24の電圧がノードN27の電圧よりも大きく、ノードN28がLowレベルのとき図6の第1の領域、トランジスタTR27はオンし、ノードN31が低電位側電源接地電位Vssよりも昇圧された電圧となる。ヒステリシスコンパレータ15の出力側のノードN32がLowレベルとなり、インバータ16で信号反転され、検出出力信号Sout1である検出出力電圧Vout1は高電位側電源Vdd電圧となる。ノードN27の電圧がノードN24の電圧よりも大きく、ノードN28がHighレベルのとき図6の第2の領域、トランジスタTR27はオフし、ノードN31が低電位側電源接地電位Vssレベルとなる。ヒステリシスコンパレータ15の出力側のノードN32がHighレベルとなり、インバータ16で信号反転され、検出出力信号Sout1である検出出力電圧Vout1は低電位側電源接地電位Vssとなる。このように、第二の実施形態における電圧検出回路91は、天絡を検知し、検出端子Pad1に印加される電圧が高電位側電源Vdd電圧の{11/n}倍以上のとき、第一の実施形態の電圧検出回路90と同様に、検出端子入力電流Iinの値を大幅に低減することができる。本実施形態の電圧検出回路91では再素子設計は不要であり、閾値生成部1の設定により高電位側電源Vdd電圧の{11/n}倍という電圧を固定した閾値として設定することができる。天絡したときの高電圧値によらず閾値設定の見直しを行う必要がない。上述したように、本実施形態の半導体装置、ECU、ECUを備えた自動車では、閾値生成部1、検出部2a、検出出力部3a、抵抗R1、検出端子Pad1、及び検出出力端子Pad2が自動車に搭載されるECUのドライバに設けられる。閾値生成部1には、トランジスタTR1乃至4、抵抗R2乃至5が設けられる。検出部2aには、電流源13、トランジスタTR9、トランジスタTR10、トランジスタTR21乃至TR26、及びダイオードD22乃至25が設けられる。検出部2aは、天絡したときに、抵抗R1の両端間の電圧を抵抗R2の両端間の設定電圧と同じ値になるように設定する。このため、天絡のときに発生する検出端子入力電流Iinを大幅に抑制することができる。検出端子入力電流Iinは天絡のときに印加される高電圧値によらず一定な値にすることができる。また、天絡時の高電圧による電圧検出回路91を構成する内部素子の劣化や破壊を防止することが出来る。従って、天絡を考慮した素子の再設計が不要となる。天絡時の高電圧によらず閾値設定の見直しが不要となる。また、天絡時に印加される高電位側電源電圧の値によらずドライバの破壊を防止することができるので高信頼性を有するECUを提供することができる。また、ECUで制御される制御対象部の劣化や破壊を防止でき、ECUを備えた自動車の高信頼性化を達成することができる。なお、本実施形態では、コンパレータをバイポーラトランジスタで構成しているが必ずしもこれに限定されるものではない。例えばCMOS構成やBiCMOS構成にしてもよい。第三の実施形態次に、本発明の第三の実施形態に係る半導体装置、ECU、ECUを備えた自動車について、図面を参照して説明する。図8は電圧検出回路の構成を示す回路図である。本実施形態では、閾値生成部で設定電圧を設定している。図8に示すように、電圧検出回路92には、閾値生成部1b、検出部2b、検出出力部3b、抵抗R22、検出端子Pad1、及び検出出力端子Pad2が設けられる。電圧検出回路92は、第一の実施形態と同様に、自動車を電子制御するECUのドライバに設けられる。電圧検出回路92近傍には、高電位側電源Vccが供給される電源線が配置される。電圧検出回路92は、第一の実施形態の電圧検出回路90と同様な動作をする。電圧検出回路92は、ドライバのバッテリ天絡等の電圧検出回路として使用される。閾値生成部1bには、抵抗R21及びダイオードD21が設けられる。閾値生成部1bは、抵抗R21の両端間に高電位側電源Vddの1/nの電圧である設定電圧を生成する。抵抗R21は、一端が高電位側電源Vddに接続され、他端がノードN21に接続される。ダイオードD21は、カソードがノードN21に接続され、アノードが低電位側電源接地電位Vssに接続される。抵抗R22は、一端が検出端子Pad1に接続され、他端が検出部2bのダイオードD23に接続される。抵抗R22の両端間に高電位側電源Vddの1/nの電圧である設定電圧が設定される。検出部2bには、電流源11乃至13、トランジスタTR21、トランジスタTR22、トランジスタTR25、トランジスタTR26、トランジスタTR41、抵抗R41、及びダイオードD22乃至25が設けられる。検出部2bは、天絡したときに、抵抗R22の両端間の電圧を抵抗R21の両端間の設定電圧と同じ値になるように設定する。ダイオードD22は、ベースがコレクタに接続されるNPNトランジスタから構成される。ダイオードD22は、高電位側電源VddとノードN22の間に設けられる。ダイオードD23は、ベースがコレクタに接続されるNPNトランジスタから構成される。ダイオードD23は、抵抗R22とノードN25の間に設けられる。トランジスタTR21は、NchパワーMOSトランジスタである。トランジスタTR21は、ドレイン第1の端子がノードN22に接続され、ゲート制御端子がノードN21に接続され、ソース第2の端子がノードN23に接続される。トランジスタTR21は、高電位側電源Vddが供給されているときオンする。トランジスタTR22は、NchパワーMOSトランジスタである。トランジスタTR22は、ドレイン第1の端子がノードN25に接続され、ゲート制御端子がノードN21に接続され、ソース第2の端子がノードN26に接続される。トランジスタTR22は、高電位側電源Vddが供給され、検出端子Pad1が所定の電圧以上になるとオンする。ダイオードD24は、ベースがコレクタに接続されるNPNトランジスタから構成される。ダイオードD24は、ノードN23とノードN24の間に設けられる。ダイオードD25は、ベースがコレクタに接続されるNPNトランジスタから構成される。ダイオードD25は、ノードN26とノードN27の間に設けられる。電流源11は、一端がノードN24に接続され、他端が低電位側電源接地電位Vssに接続される。電流源11は、低電位側電源接地電位Vss側に電流を流す。電流源12は、一端がノードN27に接続され、他端が低電位側電源接地電位Vssに接続される。電流源12は、低電位側電源接地電位Vss側に電流を流す。電流源13、トランジスタTR25、トランジスタTR26、トランジスタTR41、及び抵抗R41は、コンパレータを構成する。このコンパレータは、ノードN24の電圧とノードN27の電圧を比較し、比較増幅した信号をノードN42から出力する。抵抗R41は、一端が高電位側電源Vddに接続され、他端がノードN41及びトランジスタTR25のコレクタ第1の端子に接続される。抵抗R41は、負荷として機能する。トランジスタTR41は、PchMOSトランジスタである。トランジスタTR41は、ソース第1の端子が高電位側電源Vddに接続され、ゲート制御端子がドレイン第2の端子、ノードN42、及びトランジスタTR26のドレイン第1の端子に接続される。トランジスタTR25は、NPNトランジスタである。トランジスタTR25は、コレクタ第1の端子がノードN41に接続され、ベース制御端子がノードN24に接続され、エミッタ第2の端子がノードN29に接続される。トランジスタTR26は、NPNトランジスタである。トランジスタTR26は、コレクタ第1の端子がノードN42に接続され、ベース制御端子がノードN27に接続され、エミッタ第2の端子がノードN29に接続される。トランジスタTR25及びTR26は差動対をなす。電流源13は、一端がノードN29に接続され、他端が低電位側電源接地電位Vssに接続される。電流源13は、低電位側電源接地電位Vss側に電流を流す。ノードN24の電圧がノードN27の電圧よりも大きなとき図6の第1の領域、ノードN42はHighレベルとなる。ノードN24の電圧がノードN27の電圧よりも小さなとき図6の第2の領域、ノードN42はLowレベルとなる。検出出力部3bには、電流源14、ヒステリシスコンパレータ15、インバータ16、トランジスタTR42、トランジスタTR43、及び抵抗R42が設けられる。検出出力部3bは、第一の実施形態や第二の実施形態と同様に、検出端子Pad1に印加される電圧が高電位側電源Vdd電圧の{11/n}倍未満のとき、高電位側電源Vdd電圧の検出出力信号Sout1を検出出力端子Pad2に出力する。検出出力部3bは、第一の実施形態や第二の実施形態と同様に、電圧検出回路92が天絡を検知したとき[検出端子Pad1に印加される電圧が高電位側電源Vdd電圧の{11/n}倍以上のとき]、低電位側電源接地電位Vss電圧の検出出力信号Sout1を検出出力端子Pad2に出力する。トランジスタTR42は、PchMOSトランジスタである。トランジスタTR42は、ソース第1の端子が高電位側電源Vddに接続され、ゲート制御端子がトランジスタTR41のゲート制御端子及びノードN42に接続され、ドレイン第2の端子がノードN43に接続される。トランジスタTR42は、トランジスタTR41とカレントミラー回路を構成する。電流源14は、一端がノードN43に接続され、他端が低電位側電源接地電位Vssに接続される。電流源14は、低電位側電源接地電位Vss側に電流を流す。抵抗R42は、一端が高電位側電源Vddに接続され、他端がノードN44に接続される。トランジスタTR43は、NchMOSトランジスタである。トランジスタTR43は、ドレイン第1の端子がノード44及びヒステリシスコンパレータ15の入力側に接続され、ゲート制御端子がノードN43に接続され、ソース第2の端子が低電位側電源接地電位Vssに接続される。このような第三の実施形態によれば、閾値生成部1bによる閾値設定に基づくノードN24の電圧と、検出端子Pad1の端子電圧に基づくノードN27の電圧との比較を行い、その比較結果に基づくノードN28の電圧に応じた検出出力信号Sout1が検出出力端子Pad2に出力される。ノードN24の電圧がノードN27の電圧よりも大きく、ノードN42がHighレベルのとき図6の第1の領域、ノードN43がLowレベル、トランジスタTR43がオフ、ノードN44がHighレベル、ノードN32がLowレベルとなり、検出出力信号Sout1である検出出力電圧Vout1は高電位側電源Vdd電圧となる。ノードN27の電圧がノードN24の電圧よりも大きく、ノードN42がLowレベルのとき図6の第2の領域、ノードN43がHighレベル、トランジスタTR43がオン、ノードN44がLowレベル、ノードN32がHighレベルとなり、検出出力信号Sout1である検出出力電圧Vout1は低電位側電源接地電位Vssとなる。この第三の実施形態における電圧検出回路92においても、天絡を検知し、検出端子Pad1に印加される電圧が高電位側電源Vdd電圧の{11/n}倍以上のとき、第一の実施形態の電圧検出回路90や第二の実施形態の電圧検出回路91と同様に、検出端子入力電流Iinの値を大幅に低減することができる。本実施形態の電圧検出回路92では再素子設計は不要であり、閾値設定部1bの設定により高電位側電源Vdd電圧の{11/n}倍という電圧を固定した閾値として設定することができる。天絡したときの高電圧値によらず閾値設定の見直しを行う必要がない。上述したように、本実施形態の半導体装置、ECU、ECUを備えた自動車では、閾値生成部1b、検出部2b、検出出力部3b、抵抗R22、検出端子Pad1、及び検出出力端子Pad2が設けられる。閾値生成部1bには、抵抗R21及びダイオードD21が設けられる。検出部2bには、電流源11乃至13、トランジスタTR21、トランジスタTR22、トランジスタTR25、トランジスタTR26、トランジスタTR41、ダイオードD22乃至25、及び抵抗R41が設けられる。検出部2bは、天絡したときに、抵抗R22の両端間の電圧を抵抗R21の両端間の設定電圧と同じ値になるように設定する。このため、天絡のときに発生する検出端子入力電流Iinを大幅に抑制することができる。検出端子入力電流Iinは天絡のときに印加される高電圧値によらず一定な値にすることができる。また、天絡時の高電圧による電圧検出回路92を構成する内部素子の劣化や破壊を防止することが出来る。従って、天絡を考慮した素子の再設計が不要となる。天絡時の高電圧によらず閾値設定の見直しが不要となる。また、天絡時に印加される高電位側電源電圧の値によらずドライバの破壊を防止することができるので高信頼性を有するECUを提供することができる。また、ECUで制御される制御対象部の劣化や破壊を防止できるのでECUを備えた自動車の高信頼性化を達成することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。