"シリコンよりもバンドギャップが広い半導体材料からなる第1導電型の半導体基板と、前記半導体基板の第1の主面に設けられた制御電極と、前記半導体基板の第2の主面および側面に設けられ、当該半導体基板とのショットキー接合を形成する出力電極と、前記半導体基板の少なくとも外周端部に設けられ、少なくとも当該外周端部から生じる漏れ電流を低減する層と、を備えることを特徴とする半導体装置。前記漏れ電流を低減する層は、前記半導体基板の第1の主面の表面層に設けられた、前記出力電極に接する第2導電型の第1の半導体領域であることを特徴とする請求項1に記載の半導体装置。前記第1の半導体領域は、前記出力電極とのオーミック接合を形成することを特徴とする請求項2に記載の半導体装置。前記漏れ電流を低減する層は、前記半導体基板の第2の主面の表面層に設けられた、前記出力電極に接する第2導電型の第2の半導体領域であることを特徴とする請求項1に記載の半導体装置。前記漏れ電流を低減する層は、前記半導体基板の第1の主面を覆う絶縁膜であることを特徴とする請求項1に記載の半導体装置。前記漏れ電流を低減する層は、前記出力電極に電気的に接続された補助電極であることを特徴とする請求項1に記載の半導体装置。前記漏れ電流を低減する層は、前記半導体基板の第1の主面を覆う絶縁膜と、前記出力電極に接し、当該出力電極から前記絶縁膜の表面に跨って設けられた補助電極と、からなり、前記補助電極は、前記半導体基板の第1の主面に露出する前記第1の半導体領域に接することを特徴とする請求項2に記載の半導体装置。前記漏れ電流を低減する層は、さらに、前記半導体基板の第2の主面の表面層に設けられた、前記出力電極に接する第2導電型の第2の半導体領域を含むことを特徴とする請求項7に記載の半導体装置。前記出力電極は、前記半導体基板の第2の主面から第1の主面にかけて、第1の主面の外周端部に跨って設けられていることを特徴とする請求項1に記載の半導体装置。前記半導体基板は、炭化珪素または窒化ガリウムからなることを特徴とする請求項1~9のいずれか一つに記載の半導体装置。しかしながら、上述した特許文献1に示す技術では、チップ状に切断された半導体基板の切断面以下、側面とするに、例えばイオン注入およびアニールによって、当該半導体基板の導電型と異なる導電型の半導体領域を所望の幅や深さで形成することが困難である。このため、容易に逆方向耐圧を得ることのできる構成を有する半導体装置の開発が望まれる。また、上述した特許文献1に示す技術では、ドレイン電極に逆方向電圧が印加されたときに、半導体基板の外周部のおもて面側および裏面側に逆漏れ電流が増大する虞がある。逆漏れ電流が発生した場合、逆方向耐圧が低下するという問題がある。この発明は、上述した従来技術による問題点を解消するため、高い逆方向耐圧を有する半導体装置を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、漏れ電流を低減することができる半導体装置を提供することを目的とする。上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、シリコンよりもバンドギャップが広い半導体材料からなる第1導電型の半導体基板と、前記半導体基板の第1の主面に設けられた制御電極と、前記半導体基板の第2の主面および側面に設けられ、当該半導体基板とのショットキー接合を形成する出力電極と、前記半導体基板の少なくとも外周端部に設けられ、少なくとも当該外周端部から生じる漏れ電流を低減する層と、を備えることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記漏れ電流を低減する層は、前記半導体基板の第1の主面の表面層に設けられた、前記出力電極に接する第2導電型の第1の半導体領域であることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記第1の半導体領域は、前記出力電極とのオーミック接合を形成することを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記漏れ電流を低減する層は、前記半導体基板の第2の主面の表面層に設けられた、前記出力電極に接する第2導電型の第2の半導体領域であることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記漏れ電流を低減する層は、前記半導体基板の第1の主面を覆う絶縁膜であることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記漏れ電流を低減する層は、前記出力電極に電気的に接続された補助電極であることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記漏れ電流を低減する層は、前記半導体基板の第1の主面を覆う絶縁膜と、前記出力電極に接し、当該出力電極から前記絶縁膜の表面に跨って設けられた補助電極と、からなり、前記補助電極は、前記半導体基板の第1の主面に露出する前記第1の半導体領域に接することを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記漏れ電流を低減する層は、さらに、前記半導体基板の第2の主面の表面層に設けられた、前記出力電極に接する第2導電型の第2の半導体領域を含むことを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記出力電極は、前記半導体基板の第2の主面から第1の主面にかけて、第1の主面の外周端部に跨って設けられていることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板は、炭化珪素または窒化ガリウムからなることを特徴とする。上述した発明によれば、半導体基板からなるnドリフト領域と、半導体基板の裏面に設けられた出力電極との界面からだけでなく、nドリフト領域と、半導体基板の側面に設けられた出力電極との界面からも空乏層が伸びる。このため、従来のように半導体基板の側面にp型領域図14のp型領域208を形成することなく、逆方向耐圧を維持する構成の逆阻止型半導体装置を構成することができる。したがって、従来の半導体装置よりも容易に逆方向耐圧を有する半導体装置を構成することができる。また、半導体基板の外周部において、半導体基板のおもて面に露出するnドリフト領域を覆う漏れ電流を低減する層を備える。これにより、ドレイン電極に逆方向電圧が印加されたときに、逆漏れ電流を低減することができる。また、シリコンよりもバンドギャップが広い半導体材料以下、ワイドバンドギャップ半導体材料とするからなる半導体基板を用いることで、シリコンからなる半導体基板を用いる場合に比べて、nドリフト領域と出力電極とによるショットキー接合によって維持される逆方向耐圧を向上することができる。本発明にかかる半導体装置によれば、逆方向耐圧を向上することができるという効果を奏する。また、漏れ電流を低減することができるという効果を奏する。以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付すおよび-は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。実施の形態図1は、実施の形態にかかる半導体装置を示す断面図である。図1に示す半導体装置には、半導体装置がオン状態のときに電流が流れる活性領域10と、活性領域10を囲む耐圧構造部11とが設けられている。耐圧構造部11は、nドリフト領域1となるn型第1の導電型の半導体基板の外周部に設けられている。この耐圧構造部11は、図1に示す断面図でみて、活性領域10の左右に位置する。半導体基板は、シリコンよりもバンドギャップが広い半導体材料いわゆるワイドバンドギャップ半導体材料からなる。具体的には、半導体基板は、例えば、炭化珪素SiCや窒化ガリウムGaNからなるのが好ましい。ワイドバンドギャップ半導体材料からなる半導体基板を用いることで、シリコンからなる半導体基板を用いる場合に比べて、後述するショットキー接合によって維持される逆方向耐圧を向上することができる。また、ワイドバンドギャップ半導体材料からなる半導体基板を用いることで、シリコンからなる半導体基板を用いる場合に比べて、低損失で、かつ高効率な半導体装置を作製することができる。活性領域10において、半導体基板のおもて面第1の主面の表面層には、pウェル領域2が選択的に設けられている。pウェル領域2の表面層には、nソース領域3が選択的に設けられている。nドリフト領域1とnソース領域3との間で半導体基板のおもて面に露出するpウェル領域2の表面には、ゲート酸化膜4を介してゲート電極5が設けられている。ソース電極6は、pウェル領域2およびnソース領域3に接する。また、ソース電極6は、図示省略する層間絶縁膜によってゲート電極制御電極5と絶縁されている。このように、活性領域10において、半導体基板のおもて面には、pウェル領域2、nソース領域3、ゲート電極5およびソース電極6などからなるMOSゲート構造が設けられている。半導体基板の裏面第2の主面からチップ状に切断された半導体基板の切断面以下、側面とするにかけて、nドリフト領域1に接するドレイン電極出力電極7が設けられている。ドレイン電極7は、活性領域10から耐圧構造部11にかけて設けられ、半導体基板の裏面および側面の全面に設けられている。ドレイン電極7は半導体基板からなるnドリフト領域1とのショットキー接合を形成するように設けられており、半導体基板の裏面および側面の全面に、ドレイン電極7とnドリフト領域1とによるショットキー接合が形成されている。これにより、ドレイン電極7に逆方向電圧が印加されたときに、半導体基板の裏面および側面の、nドリフト領域1とドレイン電極7との界面から空乏層が伸びる。このため、半導体装置の逆方向耐圧を維持することができる。ドレイン電極7の側面は、例えば、裏面側ドレイン側からおもて面側ソース側に向かって半導体基板の幅が徐々に広くなるような斜度で傾いた構成テーパー状とすることができる。また、ドレイン電極7の側面は、例えば、おもて面側ソース側から裏面側ドレイン側に向かって半導体基板の幅が徐々に広くなるような斜度で傾いた構成テーパー状であってもよく、半導体基板のおもて面に対して垂直であってもよい。図1に示すように、耐圧構造部11として、半導体基板の少なくとも外周端部に、外周端部からの漏れ電流を低減する層以下、漏れ電流低減層とする20を設ける。図1に示す断面図でみて、漏れ電流低減層20は、耐圧構造部11の少なくとも左右の外周端部から活性領域10に至るまでの間に設ける。なお、耐圧構造部11の表面には、p型のガードリングやフィールドリミッティングリングを複数設けてもよい。これらp型のガードリングやフィールドリミッティングリングを設けることによって、耐圧構造部11の幅を狭めることができる。耐圧構造部11の外周端部から活性領域10に至るまでの間に漏れ電流低減層20を設けることで、耐圧構造部11において、半導体基板のおもて面にnドリフト領域1が露出しない。このため、ソース電位を基準としてドレイン電極7に負電圧逆方向電圧が印加されたときに、耐圧構造部11のnドリフト領域1の半導体基板おもて面側にキャリアが発生しない。これにより、逆方向電圧印加時の漏れ電流以下、逆漏れ電流とするを低減することができる。また、漏れ電流低減層20の外周端部20aは、ドレイン電極7の上端部7aに接するように設ける。漏れ電流低減層20の外周端部20aをドレイン電極7の上端部7aに接するように設けた場合、漏れ電流低減層20の外周端部20aとドレイン電極7の上端部7aとの間にnドリフト領域1が露出する隙間が生じない。これにより、ドレイン電極7に逆方向電圧が印加されたときに、半導体基板の外周端部近傍のnドリフト領域1にキャリアが発生しないため、逆方向電圧印加時の漏れ電流以下、逆漏れ電流とするを低減することができる。漏れ電流低減層20は、例えば、半導体基板のおもて面の表面を覆う層であってもよいし、半導体基板の内部に設けられた層であってもよい。図1では図示を省略するが、漏れ電流低減層20は活性領域10を囲んでいる。つぎに、図1を用いて説明した漏れ電流低減層20の各種構成例について、図2~図4を用いて説明する。図2~図4は、実施の形態にかかる半導体装置の別の一例を示す断面図である。図2,図4は、半導体基板のおもて面の表面に漏れ電流低減層20を設けた場合の一例である。図3は、漏れ電流低減層20を半導体基板のおもて面の表面層に設けた場合の一例である。以下、図2~図4に示す半導体装置の説明において示す漏れ電流低減層20は、図1に示す漏れ電流低減層20の一例である図5~図9に示す半導体装置についても同様に、半導体装置の説明において示す漏れ電流低減層20は、図1に示す漏れ電流低減層20である。図2に示す半導体装置において、漏れ電流低減層20は、半導体基板の外周部の少なくとも半導体基板のおもて面に露出するnドリフト領域1を覆う絶縁膜21である。外周部とは、活性領域10よりも外側の部分であり、耐圧構造部11を示す。図2に示す構成例では、絶縁膜21の外周端部21aとドレイン電極7の上端部7aとの間にnドリフト領域1が露出する隙間がない状態で設ける。図2においては、漏れ電流低減層20として絶縁膜21を設けた構成の半導体装置を示している。図2に示す半導体装置においては、他の構成であるnドリフト領域1、pウェル領域2、nソース領域3、ゲート酸化膜4、ゲート電極5、ソース電極6、ドレイン電極7は、図1に示す半導体装置と同様の配置で構成されている。このように、耐圧構造部11に漏れ電流低減層20として絶縁膜21を設けることにより、半導体基板のおもて面に露出するnドリフト領域1を少なくすることができる。これにより、ドレイン電極7に逆方向電圧が印加されたときに、半導体基板の外周部でのキャリアの発生を抑え、逆漏れ電流が増大することを防止することができる。図3に示す半導体装置では、漏れ電流低減層20は、半導体基板の外周部のおもて面の表面層に設けられ、かつ半導体基板の側面に設けられたドレイン電極7に接する第1のp型領域第2導電型の第1の半導体領域22である。第1のp型領域22は、半導体基板のおもて面の外周端部に露出するように設けられる。図3に示す構成例では、第1のp型領域22の外周端部22aとドレイン電極7の上端部7aとの間にnドリフト領域1が露出する隙間がない状態で設ける。半導体基板の外周部に第1のp型領域22を設けることによって、第1のp型領域22の突出が順バイアス時には、活性領域から耐圧構造部に向かって伸びる空乏層に対して逆方向となり、空乏層の拡がりを抑制し、チャネルストッパの働きをする。逆バイアス時には、ドレイン電極から活性領域に向かって伸びる空乏層に対して第1のp型領域22の突出が順方向となり、空乏層を拡げて電界強度の緩和を図ることができる。第1のp型領域22と、半導体基板の側面に設けられたドレイン電極7との接合は、ドレイン電極7の電位を安定させるためにオーミック接合となっているのが望ましい。図3に示す半導体装置においては、漏れ電流低減層20として第1のp型領域22を設けた構成であり、他の構成であるnドリフト領域1、pウェル領域2、nソース領域3、ゲート酸化膜4、ゲート電極5、ソース電極6、ドレイン電極7は、図1に示す半導体装置と同様の配置で構成されている。また、第1のp型領域22とpウェル領域2との間の半導体基板上には図示していない絶縁膜を設けてもよい。このように、第1のp型領域22を設けることにより、第1のp型領域22とnドリフト領域1とからなるpn接合部からも空乏層が伸びる。このため、ドレイン電極7に逆方向電圧が印加されたときに、逆漏れ電流が発生しやすい半導体基板のおもて面側の角部41から生じる逆漏れ電流を抑制することができる。半導体基板のおもて面に第1のp型領域22を設けた場合、半導体基板のおもて面側の角部41とは、半導体基板のおもて面側の外周端部における第1のp型領域22とドレイン電極7との界面部分である。図4に示す半導体装置では、半導体基板の側面から半導体基板のおもて面にかけて、おもて面の外周端部に跨るようにドレイン電極23を設けている。ドレイン電極23は、半導体基板の裏面および側面の全面、およびおもて面の一部に設けられている。ドレイン電極23が半導体基板のおもて面に跨る折り返し部23aの幅は、半導体装置の設計条件に合わせて種々変更可能であり、少なくとも半導体基板のおもて面側の角部41を覆うような幅であればよい。この場合、ドレイン電極23の、半導体基板のおもて面の外周部を覆う部分折り返し部23aが漏れ電流低減層20となる。図4に示す半導体装置においては、漏れ電流低減層20としてドレイン電極23の折り返し部23aを設けた構成であり、他の構成であるnドリフト領域1、pウェル領域2、nソース領域3、ゲート酸化膜4、ゲート電極5、ソース電極6、ドレイン電極23は、図1に示す半導体装置と同様の配置で構成されている。図4に示す半導体装置においては、ドレイン電極23の折り返し部23aを、半導体基板のおもて面の外周端部を含む外周部の一部を覆うように設けることが望ましい。また、ドレイン電極23の折り返し部23aとpウェル領域2との間の半導体基板上には図示していない絶縁膜を設けてもよい。また、半導体基板の外周部において、ドレイン電極23の折り返し部23aの活性領域10側の端部からpウェル領域2の耐圧構造部11側の端部にかけて、半導体基板のおもて面に露出するnドリフト領域1の幅が短くなるにしたがい、活性領域10の耐圧構造部11側の端部近傍の電界強度が高くなる。このため、ドレイン電極23の折り返し部23aの幅は、半導体装置の設計条件に合わせて種々変更するのがよい。ドレイン電極23の折り返し部23aを設けることにより、ドレイン電極23に逆方向電圧が印加されたときに、半導体基板のおもて面の、nドリフト領域1とドレイン電極23の折り返し部23aとの界面からも空乏層が伸びる。このため、ドレイン電極23に逆方向電圧が印加されたときに、逆漏れ電流が発生しやすい半導体基板のおもて面側の角部42から生じる逆漏れ電流を抑制することができる。半導体基板の外周部のおもて面全面にnドリフト領域1が露出する場合、半導体基板のおもて面側の角部42とは、半導体基板のおもて面側の外周端部におけるnドリフト領域1とドレイン電極7との界面部分である。また、漏れ電流低減層20は、上述した絶縁膜21、第1のp型領域22および、半導体基板の側面からおもて面の外周部に跨って設けられたドレイン電極23の折り返し部23aを種々組み合わせて備えていてもよい。図5~図9は、実施の形態にかかる半導体装置の別の一例を示す断面図である。図5に示す半導体装置において、漏れ電流低減層20は、半導体基板の外周部の少なくとも半導体基板のおもて面に露出するnドリフト領域1を覆う絶縁膜21、および半導体基板のおもて面の外周端部に露出する第1のp型領域22である。図5に示す半導体装置においては、半導体基板の外周部において、半導体基板のおもて面に、nドリフト領域1および第1のp型領域22が露出する。このため、絶縁膜21は、半導体基板のおもて面に露出するnドリフト領域1および第1のp型領域22を覆ってもよい。図5に示す構成例では、第1のp型領域22の外周端部22aをドレイン電極7の上端部7aとの間にnドリフト領域1が露出する隙間がない状態で設ける。絶縁膜21の外周端部21aをドレイン電極7の上端部7aとの間に第1のp型領域22が露出する隙間がない状態で設けてもよい。図5に示す半導体装置においては、漏れ電流低減層20として絶縁膜21および第1のp型領域22を設けた構成であり、他の構成であるnドリフト領域1、pウェル領域2、nソース領域3、ゲート酸化膜4、ゲート電極5、ソース電極6、ドレイン電極7は、図1に示す半導体装置と同様の配置で構成されている。図5に示す半導体装置においては、絶縁膜21および第1のp型領域22を設けることにより、絶縁膜21によって、半導体基板の外周部でのキャリアの発生を抑え、逆漏れ電流が増大することを防止することができる。また、第1のp型領域22によって、ドレイン電極7に逆方向電圧が印加されたときに、逆漏れ電流が発生しやすい半導体基板のおもて面側の角部41から生じる逆漏れ電流を抑制することができる。図6に示す半導体装置において、漏れ電流低減層20は、半導体基板のおもて面の外周端部に露出する第1のp型領域22および、半導体基板の側面からおもて面の外周部に跨るドレイン電極23の折り返し部23aである。図6に示す半導体装置においては、半導体基板の外周部において、半導体基板のおもて面に、nドリフト領域1および第1のp型領域22が露出する。このため、ドレイン電極23の、半導体基板のおもて面に設けられた部分折り返し部23aは、半導体基板のおもて面に露出する第1のp型領域22を覆う。図6に示す構成例では、第1のp型領域22の外周端部22aを、nドリフト領域1がドレイン電極23の折り返し部23aに接し、隙間がない状態で設ける。図6に示す半導体装置においては、漏れ電流低減層20として第1のp型領域22およびドレイン電極23の折り返し部23aを設けた構成であり、他の構成であるnドリフト領域1、pウェル領域2、nソース領域3、ゲート酸化膜4、ゲート電極5、ソース電極6、ドレイン電極23は、図1に示す半導体装置と同様の配置で構成されている。このように、第1のp型領域22およびドレイン電極23の折り返し部23aを設けることにより、第1のp型領域22によって、逆漏れ電流が発生しやすい半導体基板のおもて面側の角部41から生じる逆漏れ電流を抑制することができる。また、ドレイン電極23の折り返し部23aによって、ドレイン電極23に逆方向電圧が印加されたときに、逆漏れ電流が発生しやすい半導体基板のおもて面側の角部42から生じる逆漏れ電流を抑制することができる。図7に示す半導体装置において、漏れ電流低減層20は、半導体基板の外周部の少なくとも半導体基板のおもて面に露出するnドリフト領域1を覆う絶縁膜21、およびドレイン電極7に接する補助電極24である。図7に示す半導体装置においては、絶縁膜21は、少なくとも半導体基板のおもて面側の角部42を覆う。補助電極24は、ドレイン電極7に接し、かつドレイン電極7から絶縁膜21の表面に跨って絶縁膜21の一部を覆う。補助電極24は、nドリフト領域1に接していないため、ショットキー接合を形成しなくてもよい。図7に示す半導体装置においては、補助電極24は、フィールドプレートとして機能し、ドレイン電極7に逆方向電圧が印加されたときに、半導体基板のおもて面側の電界強度を弱める。これにより、半導体装置の逆方向耐圧を維持しやすくすることができる。図7に示す構成例では、絶縁膜21の外周端部21aをドレイン電極7の上端部7aとの間にnドリフト領域1が露出する隙間がない状態で設ける。補助電極24はドレイン電極7の上端部7aに接合するよう、これら補助電極24とドレイン電極7の上端部7aとの間に隙間がない状態で設ける。図7に示す半導体装置においては、漏れ電流低減層20として絶縁膜21および補助電極24を設けた構成であり、他の構成であるnドリフト領域1、pウェル領域2、nソース領域3、ゲート酸化膜4、ゲート電極5、ソース電極6、ドレイン電極7は、図1に示す半導体装置と同様の配置で構成されている。このように、絶縁膜21および補助電極24を設けることにより、絶縁膜21によって、半導体基板の外周部でのキャリアの発生を抑え、逆漏れ電流が増大することを防止することができる。また、補助電極24によって、ドレイン電極7に逆方向電圧が印加されたときに、半導体基板のおもて面の電界強度が低減される。このため、半導体装置の逆方向耐圧を維持しやすくすることができる。図8に示す半導体装置において、漏れ電流低減層20は、半導体基板の外周部の少なくとも半導体基板のおもて面に露出するnドリフト領域1を覆う絶縁膜21、半導体基板のおもて面の外周端部に露出する第1のp型領域22、およびドレイン電極7に電気的に接続された補助電極25である。図8に示す半導体装置においては、半導体基板の外周部において、半導体基板のおもて面に、nドリフト領域1および第1のp型領域22が露出する。図8に示す半導体装置においては、絶縁膜21は、第1のp型領域22の一部を覆ってもよい。補助電極25は、おもて面の外周端部から絶縁膜21の表面に跨って設けられている。絶縁膜21に覆われていない第1のp型領域22は、補助電極25によって覆われている。図8に示す半導体装置おいて、図7に示す半導体装置と異なる点は、第1のp型領域22を備える点と、半導体基板のおもて面に露出する第1のp型領域22に補助電極25が接する点である。補助電極25は、第1のp型領域22に接し、かつ第1のp型領域22から絶縁膜21の表面に跨って設けられることで、例えば段差状の断面形状を有する。補助電極25は、第1のp型領域22を介して、半導体基板の側面に設けられたドレイン電極7に電気的に接続されている。このため、補助電極25は、半導体基板の側面に設けられたドレイン電極7に直接接していてもよいし、接していなくてもよい。図8に示す構成例では、第1のp型領域22の外周端部をドレイン電極7の上端部7aとの間にnドリフト領域1が露出する隙間がない状態で設ける。図8に示す半導体装置においては、漏れ電流低減層20として絶縁膜21、第1のp型領域22および補助電極25を設けた構成であり、他の構成であるnドリフト領域1、pウェル領域2、nソース領域3、ゲート酸化膜4、ゲート電極5、ソース電極6、ドレイン電極7は、図1に示す半導体装置と同様の配置で構成されている。このように、図8に示す半導体装置においては、絶縁膜21、第1のp型領域22および補助電極25を設けることにより、絶縁膜21によって、半導体基板の外周部でのキャリアの発生を抑え、逆漏れ電流が増大することを防止することができる。また、図8に示す半導体装置においては、第1のp型領域22を設けることによって、逆漏れ電流が発生しやすい半導体基板のおもて面側の角部41から生じる逆漏れ電流を抑制することができる。また、図8に示す半導体装置においては、補助電極25を設けることによって、ドレイン電極7に逆方向電圧が印加されたときに、半導体基板のおもて面の電界強度を低減することができる。このように、図8に示す半導体装置によれば、半導体装置の逆方向耐圧を維持しやすくすることができる。また、図9に示す半導体装置は、図8に示す半導体装置の構成に加えて、漏れ電流低減層20として、さらに、半導体基板の裏面の表面層であって、かつ半導体基板の側面に設けられたドレイン電極7に接する第2のp型領域第2導電型の第2の半導体領域26を設けている。第2のp型領域26は、半導体基板の裏面側の角部43に設けられており、半導体基板の側面および裏面に設けられたドレイン電極7に接する。半導体基板の裏面側の角部43とは、第2のp型領域26を設けていない場合の、半導体基板の裏面側の外周端部におけるnドリフト領域1とドレイン電極7との界面部分である。図9に示す半導体装置は、漏れ電流低減層20として絶縁膜21、第1のp型領域22、補助電極25のほかに、さらに第2のp型領域26を設けた構成であり、他の構成であるnドリフト領域1、pウェル領域2、nソース領域3、ゲート酸化膜4、ゲート電極5、ソース電極6、ドレイン電極7は、図1に示す半導体装置と同様の配置で構成されている。このように、第2のp型領域26を設けることにより、第2のp型領域26とnドリフト領域1とからなるpn接合部からも空乏層が伸びる。このため、ドレイン電極7に逆方向電圧が印加されたときに、逆漏れ電流が発生しやすい半導体基板の裏面側の角部43から生じる逆漏れ電流を抑制することができる。上述した図5~図8に示す半導体装置は、図2~図4に示す半導体装置に漏れ電流低減層20として設けられた絶縁膜21、第1のp型領域22およびドレイン電極23の折り返し部23aのいずれかを2つ以上含む。このため、図5~図8に示す半導体装置は、図1~図4に示す半導体装置で得られるそれぞれの効果を複数組み合わせた効果を得ることができる。具体的には、それぞれの場合において、以下のような効果を得ることができる。半導体基板の外周部の少なくとも半導体基板のおもて面に露出するnドリフト領域1を覆う絶縁膜21を設けた場合図5,図7,図8には、ドレイン電極7に逆方向電圧が印加されたときに、半導体基板の外周部でのキャリアの発生を抑え、逆漏れ電流が増大することを防止することができる。半導体基板のおもて面の外周端部に露出する第1のp型領域22を設けた場合図5,図6,図8、および半導体基板の側面からおもて面の外周部に跨ってドレイン電極23の折り返し部23aを設けた場合図6には、それぞれ、第1のp型領域22とnドリフト領域1とからなるpn接合部、およびnドリフト領域1とドレイン電極23の折り返し部23aとの界面からも空乏層が伸びる。このため、ドレイン電極7に逆方向電圧が印加されたときに、半導体基板のおもて面側の角部41から生じる逆漏れ電流を抑制することができる。ドレイン電極7に電気的に接続された補助電極24,25を設けた場合図7,図8には、補助電極24,25によって、ドレイン電極7に逆方向電圧が印加されたときに、半導体基板のおもて面の電界強度を低減することができる。このため、半導体装置の逆方向耐圧を維持しやすくすることができる。また、上述した図1~図7に示す半導体装置は、図9に示す半導体装置に漏れ電流低減層20として設けられた、半導体基板の裏面側の角部43に第2のp型領域26を設けてもよい。半導体基板の裏面側の角部43に第2のp型領域26を設けた場合図9には、第2のp型領域26とnドリフト領域1とからなるpn接合部からも空乏層が伸びる。このため、ドレイン電極7に逆方向電圧が印加されたときに、半導体基板の裏面側の角部43から生じる逆漏れ電流を抑制することができる。ショットキー接合を形成する半導体基板のおもて面および裏面は、半導体基板表面から生じる逆漏れ電流を低減するために、平坦で清浄な面であることが好ましい。上述した各構成例における半導体基板の側面は、半導体基板のおもて面に垂直であってもよいし、テーパー状であってもよい。図1~図9に示した構成例では、半導体基板の側面が、裏面側ドレイン側からおもて面側ソース側に向かって半導体基板の幅が徐々に広くなるような斜度で傾いた構成とした。ショットキー電極が接触する半導体基板の界面は、平坦で清浄な面に加工されている必要がある。半導体基板の側面をテーパー状にした場合、半導体基板の側面がおもて面に対して垂直な場合に比べて、スパッタリング法や蒸着法によって、半導体基板の裏面および側面にドレイン電極7,23を形成しやすくなる。このため、半導体基板の側面をテーパー状にすることで、半導体基板の側面がおもて面に対して垂直な場合に比べて、半導体基板の側面の全面にドレイン電極7,23となる金属膜を均一に成膜しやすくなる。また、半導体基板の側面にドレイン電極7,23となる金属膜を成膜した後に、ドレイン電極7,23となる金属膜にアニール処理を均一に行うことができる。これにより、半導体基板の側面に制御性よくドレイン電極7,23を形成することができる。半導体基板の側面にドレイン電極7,23となる金属膜を均一に成膜しアニールすることができるのであれば、半導体基板の側面はおもて面に対して垂直であってもよい。また、半導体基板の側面にドレイン電極7,23によるショットキー接合を形成することができるのであれば、半導体基板の側面はおもて面に対して垂直であってもよい。実施の形態にかかる半導体装置の漏れ電流の大きさについて検証した。図10は、実施の形態にかかる半導体装置の電気的特性について示す特性図である。図10に、上述した図1~図9に示す半導体装置の逆漏れ電流波形を示す。図10の横軸は、ソース電位を基準としてドレインに印加する電圧Vsdである。図10の縦軸は、ドレインに電圧Vsdを印加したときに流れる漏れ電流Isdである。電圧Vsdは、ドレインに負電圧を印加した場合を正とする。漏れ電流Isdは、ソースからドレインに流れる電流を正とする。図10において、第1の曲線31は、漏れ電流低減層20を設けていない半導体装置の逆漏れ電流波形である。漏れ電流低減層20を設けていない半導体装置は、実施の形態にかかる半導体装置に設けられた漏れ電流低減層20による効果を検証するための半導体装置である。第2の曲線32は、図1~図8に示す半導体装置の逆漏れ電流波形である。第3の曲線33は、図9に示す半導体装置の逆漏れ電流波形である。図10に示すように、図1~図9に示す半導体装置第2の曲線32,第3の曲線33は、漏れ電流低減層20を設けていない半導体装置第1の曲線31に比べて逆漏れ電流が小さくなる。これにより、半導体基板の外周部や裏面側の角部43における逆漏れ電流の発生が抑制されていることを確認することができた。また、図9に示す半導体装置第3の曲線33は、図1~図8に示す半導体装置第2の曲線32に比べて逆漏れ電流が小さくなる。これにより、図9に示す半導体装置が半導体基板の裏面側の角部43における逆漏れ電流の発生を防止することができる分だけ、図1~図8に示す半導体装置よりも逆漏れ電流を低減することを確認することができた。以上、説明したように、実施の形態によれば、半導体基板の裏面から側面にかけてドレイン電極7が設けられている。ドレイン電極7は、半導体基板からなるnドリフト領域1とのショットキー接合を形成する。これにより、nドリフト領域1と、半導体基板の裏面に設けられたドレイン電極7との界面からだけでなく、nドリフト領域1と、半導体基板の側面に設けられたドレイン電極7との界面からも空乏層が伸びる。このため、従来のように半導体基板の側面にp型領域図14のp型領域208を形成することなく、逆方向耐圧を維持する構成の逆阻止型半導体装置を構成することができる。実施の形態の半導体装置は、従来の半導体装置のように半導体基板の側面にp型領域を形成する必要がない。したがって、例えばイオン注入およびアニールによって半導体基板の側面にp型領域を形成する従来の半導体装置に比べて、例えばスパッタ法や蒸着法によりドレイン電極7を形成するのみで逆阻止型半導体装置を容易に得ることができる。これにより、実施の形態によれば、従来の半導体装置図14参照を作製する場合に比べて、逆阻止型半導体装置を容易に作製することができる。また、実施の形態によれば、半導体基板の側面をテーパー状にすることで、さらにドレイン電極7を形成しやすい構成の逆阻止型半導体装置を作製することができる。また、実施の形態の半導体装置は、半導体基板の外周部において、半導体基板のおもて面に露出するnドリフト領域1を覆う漏れ電流低減層20を備える。これにより、ドレイン電極7に逆方向電圧が印加されたときに、逆漏れ電流を低減することができる。また、ワイドバンドギャップ半導体材料からなる半導体基板を用いることで、シリコンからなる半導体基板を用いる場合に比べて、nドリフト領域1とドレイン電極7とによるショットキー接合によって維持される逆方向耐圧を向上することができる。具体的には、シリコンからなる半導体基板を用いた場合、ショットキー接合によって維持される耐圧は200V程度である。一方、ワイドバンドギャップ半導体材料からなる半導体基板を用いた場合、ショットキー接合によって維持される耐圧を1200V程度とすることができる。以上において本発明では、上述した実施の形態に限らず、漏れ電流低減層となる絶縁膜、第1のp型領域、ドレイン電極の折り返し部および第2のp型領域を種々組み合わせ可能である。例えば、漏れ電流低減層として絶縁膜およびドレイン電極の折り返し部を設け、ドレイン電極の折り返し部が絶縁膜の表面の一部を覆うように設けてもよい。上述した実施の形態においては、第1導電型をn型とし、第2導電型をp型としたが、本発明は第1導電型をp型とし、第2導電型をn型としても同様の効果を得ることができる。"