"画素に含まれる光電変換素子が複数配置された第1基板に設けられた第1電極パッドと、前記画素の信号を読み出す読出し部を有する第2基板に設けられた第2電極パッドと、一端を前記第1電極パッドに接合し、他端を前記第2電極パッドに接合することで、前記第1電極パッドと前記第2電極パッドとを電気的に接続する接続部と、を有し、複数の前記画素を、単位画素セルまたは複数画素をまとめたセル毎に複数の領域に区分し、その区分された区分領域のそれぞれには、第1~第nの前記第1電極パッド、および第1~第mの前記第2電極パッドnとmは1以上の整数が割り当てられており、同一の前記区分領域に割り当てられた第1~第nの前記第1電極パッド、および第1~第mの前記第2電極パッドは、複数の前記接続部を介して電気的に接続されるよう構成されることを特徴とする固体撮像装置。前記第1基板には複数の前記第1電極パッドが設けられ、前記第2基板には、前記第1電極パッドの数と同数の前記第2電極パッドが設けられ、前記第1基板における複数の前記第1電極パッドの中間点の位置と、前記第2基板における複数の前記第2電極パッドの中間点の位置とは同一であり、複数の前記第1電極パッド同士の距離と、複数の前記第2電極パッド同士の距離とは異なることを特徴とする請求項1に記載の固体撮像装置。前記第1基板に設けられたn個nは3以上の整数の前記第1電極パッドは、前記第1基板上面からの射影図において正n角形となるように配置されており、前記第2基板に設けられたn個の前記第2電極パッドは、前記第2基板上面からの射影図において正n角形となるように配置されており、前記第1電極パッドが形成する前記正n角形の辺の長さと、前記第2電極パッドが形成する前記正n角形の辺の長さとは異なることを特徴とする請求項2に記載の固体撮像装置。前記第1基板上面からの射影図において正n角形となるように配置された前記第1電極パッドが形成する前記正n角形の中心位置と、前記第2基板上面からの射影図において正n角形となるように配置された前記第2電極パッドが形成する前記正n角形の中心位置とは同一であることを特徴とする請求項3に記載の固体撮像装置。前記第1電極パッドと前記第2電極パッドとの大きさは異なることを特徴とする請求項1に記載の固体撮像装置。同一の前記区分領域内において、前記第1電極パッドの数と前記第2電極パッドの数とは異なることを特徴とする請求項1に記載の固体撮像装置。同一の前記区分領域内において、前記第1電極パッドの数は前記第2電極パッドの数よりも多いことを特徴とする請求項6に記載の固体撮像装置。同一の前記区分領域内において、前記第1電極パッドの数は前記第2電極パッドの数よりも少ないことを特徴とする請求項6に記載の固体撮像装置。前記第1基板と前記第2基板とは積層されており、前記接続部の両端に接合された前記第1電極パッドおよび前記第2電極パッドからなる一組の電極パッドを前記第1基板面および前記第2基板面に平行な仮想水平面に射影した場合に、前記一組の電極パッドのうち一方の電極パッドの射影像が他方の電極パッドの射影像を包含するよう、前記第1電極パッドと前記第2電極パッドとを配置することを特徴とする請求項1に記載の固体撮像装置。前記一組の電極パッドは、一つの前記第1電極パッドと一つの前記第2電極パッドとの組み合わせにより構成されることを特徴とする請求項9に記載の固体撮像装置。前記一組の電極パッドは、複数の前記第1電極パッドと一つの前記第2電極パッドとの組み合わせにより構成されており、前記一方の電極パッドは、一つの第2電極パッドであり、前記他方の電極パッドは、複数の第1電極パッドであることを特徴とする請求項9に記載の固体撮像装置。前記一組の電極パッドは、一つの前記第1電極パッドと複数の前記第2電極パッドとの組み合わせにより構成されており、前記一方の電極パッドは、一つの第1電極パッドであり、前記他方の電極パッドは、複数の第2電極パッドであることを特徴とする請求項9に記載の固体撮像装置。前記画素は、前記第1基板に含まれる光電変換素子と、前記第2基板に含まれ、前記光電変換素子で発生し前記接続部を経由した信号を蓄積する信号蓄積回路と、前記信号蓄積回路に蓄積された信号を出力する出力回路と、を有することを特徴とする請求項1に記載の固体撮像装置。前記画素は、前記第2基板に含まれ、前記光電変換素子で発生した信号を蓄積する信号蓄積回路と、前記光電変換素子で発生した信号を増幅する増幅回路と、をさらに備え、前記信号蓄積回路は、前記増幅回路によって増幅された増幅信号を蓄積することを特徴とする請求項1に記載の固体撮像装置。前記画素は、前記増幅信号中のノイズを低減するノイズ低減回路をさらに備え、前記信号蓄積回路は、前記ノイズが低減された増幅信号を蓄積することを特徴とする請求項14に記載の固体撮像装置。前記増幅回路は、前記光電変換素子で発生した信号をゲートに受け、前記ゲートに受けた信号を増幅してソースおよびドレインの一方から増幅信号を出力する増幅トランジスタを含むことを特徴とする請求項15に記載の固体撮像装置。前記ノイズ低減回路は、前記増幅トランジスタから出力された前記増幅信号をクランプするクランプ容量と、前記クランプ容量でクランプされた前記増幅信号に応じた信号をソースおよびドレインの一方に受け、当該ソースおよびドレインの一方に受けた信号をサンプルホールドして前記信号蓄積回路に蓄積するトランジスタと、をさらに有することを特徴とする請求項16に記載の固体撮像装置。前記接続部は、前記光電変換素子から前記信号蓄積回路までの電気的に接続された経路において、前記光電変換素子と前記増幅トランジスタの間、前記増幅トランジスタと前記クランプ容量の間、前記クランプ容量と前記トランジスタの間、または前記トランジスタと前記信号蓄積回路の間に配置されることを特徴とする請求項17に記載の固体撮像装置。前記接続部はバンプであることを特徴とする請求項1に記載の固体撮像装置。前記接続部は、前記第1基板の表面に形成された第1の電極と、前記第2基板の表面に形成され、前記第1の電極と貼り合わされた第2の電極とを有することを特徴とする請求項1に記載の固体撮像装置。前記第2基板は、前記光電変換素子に入射する光が照射される前記第1基板の表面とは反対側の表面と接続されることを特徴とする請求項1に記載の固体撮像装置。前記光電変換素子をリセットする第1のリセット回路と、前記増幅回路の入力部をリセットする第2のリセット回路と、前記複数の光電変換素子のそれぞれで発生した信号を前記増幅回路の入力部に順次転送する転送回路と、前記信号蓄積回路に蓄積された前記増幅信号を増幅して第2の増幅信号を出力する第2の増幅回路と、前記第2の増幅回路の入力部をリセットする第3のリセット回路と、をさらに有することを特徴とする請求項14に記載の固体撮像装置。画素に含まれる光電変換素子が複数配置された第1基板に設けられた第1電極パッドと、前記画素の信号を読み出す読出し部を有する第2基板に設けられた第2電極パッドと、一端を前記第1電極パッドに接合し、他端を前記第2電極パッドに接合することで、前記第1電極パッドと前記第2電極パッドとを電気的に接続する接続部と、を有し、複数の前記画素を、単位画素セルまたは複数画素をまとめたセル毎に複数の領域に区分し、その区分された区分領域のそれぞれには、第1~第nの前記第1電極パッド、および第1~第mの前記第2電極パッドnとmは1以上の整数が割り当てられており、同一の前記区分領域に割り当てられた第1~第nの前記第1電極パッド、および第1~第mの前記第2電極パッドは、複数の前記接続部を介して電気的に接続されるよう構成されることを特徴とする撮像装置。画素に含まれる光電変換素子が複数配置された第1基板に設けられた第1電極パッドと、前記画素の信号を読み出す読出し部を有する第2基板に設けられた第2電極パッドと、一端を前記第1電極パッドに接合し、他端を前記第2電極パッドに接合することで、前記第1電極パッドと前記第2電極パッドとを電気的に接続する接続部と、を有し、複数の前記画素を、単位画素セルまたは複数画素をまとめたセル毎に複数の領域に区分し、その区分された区分領域のそれぞれには、第1~第nの前記第1電極パッド、および第1~第mの前記第2電極パッドnとmは1以上の整数が割り当てられており、同一の前記区分領域に割り当てられた第1~第nの前記第1電極パッド、および第1~第mの前記第2電極パッドは、複数の前記接続部を介して電気的に接続されるよう構成される固体撮像装置の前記画素から信号を読み出す信号読み出し方法であって、前記読み出し部が、前記第1基板に配置された前記光電変換素子で発生した信号を、前記第1電極パッドと、前記接続部と、前記第2電極パッドとを介して読み出す読み出しステップを有することを特徴とする信号読み出し方法。しかしながら、現在一般的にデジタルカメラに用いられている固体撮像素子の画素サイズは、大きい物で数μm角である。そのため、従来知られている、単位セル毎に配線層側にマイクロパッドを形成したMOSイメージセンサチップと、MOSイメージセンサチップのマイクロパッドに対応する位置の配線層側にマイクロパッドを形成した信号処理チップとをマイクロバンプによって接続してなる固体撮像装置では、電気的接続点を画素1つに相当する面積、又は複数個に相当する面積のような小さな面積に設けなければならない。従って、電気的接続を高品質に保つ事は非常に困難であり、接続不良の発生割合は非常に高くなってしまう。また、接続不良が生じた画素は、画素欠陥となる。その結果、得られる画質が劣化してしまうという問題がある。本発明は、上述した課題に鑑みてなされたものであって、より高品質の画像を得ることができ、信号品質の劣化を低減すると共にチップ面積の増大を抑制することを目的とする。本発明の一態様に係る固体撮像装置は、画素に含まれる光電変換素子が複数配置された第1基板に設けられた第1電極パッドと、前記画素の信号を読み出す読出し部を有する第2基板に設けられた第2電極パッドと、一端を前記第1電極パッドに接合し、他端を前記第2電極パッドに接合することで、前記第1電極パッドと前記第2電極パッドとを電気的に接続する接続部と、を有し、複数の前記画素を、単位画素セルまたは複数画素をまとめたセル毎に複数の領域に区分し、その区分された区分領域のそれぞれには、第1~第nの前記第1電極パッド、および第1~第mの前記第2電極パッドnとmは1以上の整数が割り当てられており、同一の前記区分領域に割り当てられた第1~第nの前記第1電極パッド、および第1~第mの前記第2電極パッドは、複数の前記接続部を介して電気的に接続されるよう構成されることを特徴とする。本発明の他の態様に係る撮像装置は、画素に含まれる光電変換素子が複数配置された第1基板に設けられた第1電極パッドと、前記画素の信号を読み出す読出し部を有する第2基板に設けられた第2電極パッドと、一端を前記第1電極パッドに接合し、他端を前記第2電極パッドに接合することで、前記第1電極パッドと前記第2電極パッドとを電気的に接続する接続部と、を有し、複数の前記画素を、単位画素セルまたは複数画素をまとめたセル毎に複数の領域に区分し、その区分された区分領域のそれぞれには、第1~第nの前記第1電極パッド、および第1~第mの前記第2電極パッドnとmは1以上の整数が割り当てられており、同一の前記区分領域に割り当てられた第1~第nの前記第1電極パッド、および第1~第mの前記第2電極パッドは、複数の前記接続部を介して電気的に接続されるよう構成されることを特徴とする。本発明の他の態様に係る信号読み出し方法は、画素に含まれる光電変換素子が複数配置された第1基板に設けられた第1電極パッドと、前記画素の信号を読み出す読出し部を有する第2基板に設けられた第2電極パッドと、一端を前記第1電極パッドに接合し、他端を前記第2電極パッドに接合することで、前記第1電極パッドと前記第2電極パッドとを電気的に接続する接続部と、を有し、複数の前記画素を、単位画素セルまたは複数画素をまとめたセル毎に複数の領域に区分し、その区分された区分領域のそれぞれには、第1~第nの前記第1電極パッド、および第1~第mの前記第2電極パッドnとmは1以上の整数が割り当てられており、同一の前記区分領域に割り当てられた第1~第nの前記第1電極パッド、および第1~第mの前記第2電極パッドは、複数の前記接続部を介して電気的に接続されるよう構成される固体撮像装置の前記画素から信号を読み出す信号読み出し方法であって、前記読み出し部が、前記第1基板に配置された前記光電変換素子で発生した信号を、前記第1電極パッドと、前記接続部と、前記第2電極パッドとを介して読み出す読み出しステップを有することを特徴とする。第1の実施形態以下、図面を参照し、本発明の第1の実施形態を説明する。以下の詳細な説明は、一例として特定の詳細な内容を含んでいる。以下の詳細な内容にいろいろなバリエーションや変更を加えたとしても、そのバリエーションや変更を加えた内容が本発明の範囲を超えないことは、当業者であれば当然理解できる。したがって、以下で説明する各種の実施形態は、権利を請求された発明の一般性を失わせることはなく、また、権利を請求された発明に対して何ら限定を加えることもない。図1は、本実施形態による撮像装置の構成を示している。本発明の一態様に係る撮像装置は、撮像機能を有する電子機器であればよく、デジタルカメラのほか、デジタルビデオカメラ、内視鏡等であってもよい。図1に示す撮像装置は、レンズ201と、固体撮像装置202と、画像処理部203と、表示部204と、駆動制御部205と、レンズ制御部206と、カメラ制御部207と、カメラ操作部208とを備えている。図1にはメモリカード209も示されているが、このメモリカード209を撮像装置に対して着脱可能に構成することによって、メモリカード209は撮像装置に固有の構成でなくても構わない。図1に示す各ブロックは、ハードウェア的には、コンピュータのCPU、メモリ等の電気回路部品や、レンズ等の光学部品、ボタン、スイッチ等の操作部品など各種部品で実現でき、ソフトウェア的にはコンピュータプログラム等によって実現できるが、ここではそれらの連携によって実現される機能ブロックとして描いている。したがって、これらの機能ブロックがハードウェア、ソフトウェアの組合せによって色々な形態で実現できることは、当業者であれば当然理解できる。レンズ201は、固体撮像装置202固体撮像素子の撮像面に被写体の光学像を結像するための撮影レンズである。固体撮像装置202は、複数の画素セルを備え、レンズ201によって結像された被写体の光学像を光電変換によりデジタルの画像信号に変換して出力する。画像処理部203は、固体撮像装置202から出力される画像信号に種々のデジタル的な画像処理を施す。表示部204は、画像処理部203により表示用に画像処理された画像信号に基づき画像を表示する。この表示部204は、静止画像を再生表示することができると共に、被撮像範囲の画像をリアルタイムに表示する動画ライブビュー表示を行うことができるようになっている。駆動制御部205は、カメラ制御部207からの指示に基づいて固体撮像装置202の動作を制御する。なお、駆動制御部205は、固体撮像装置202内に設けてもよい。レンズ制御部206は、カメラ制御部207からの指示に基づいて、レンズ201の絞りや焦点位置を制御する。カメラ制御部207は、撮像装置全体を制御する。カメラ制御部207の動作は、撮像装置が内蔵するROMに格納されているプログラムに規定されている。カメラ制御部207は、このプログラムを読み出して、プログラムが規定する内容に従って、各種の制御を行う。カメラ操作部208は、ユーザが撮像装置に対する各種の操作入力を行うための操作用の各種部材を有し、操作入力の結果に基づく信号をカメラ制御部207へ出力する。カメラ操作部208の具体例として、撮像装置の電源をオンオフするための電源スイッチ、静止画撮影を指示するためのレリーズボタン、静止画撮影モードを単写モードと連写モードの間で切り替えるための静止画撮影モードスイッチなどが挙げられる。メモリカード209は、画像処理部203により記録用に処理された画像信号を保存するための記録媒体である。図2は、固体撮像装置202の構成を示している。固体撮像装置202は、複数の画素セル30と垂直信号線電流源31とを有する画素アレイ部2と、垂直走査回路3と、列処理回路4と、水平走査回路5と、出力アンプ6とを有する。画素セル30は、複数の画素を有する。画素は、光電変換部とメモリとを有する。本実施形態では、光電変換部の数が固体撮像装置202の画素数にあたる。また、画素が出力する画素信号は、固体撮像装置202が画像を撮像する際にデジタル信号を抽出する単位区画の信号である。なお、図2に示す各回路要素の配置位置は実際の配置位置と必ずしも一致するわけではない。画素アレイ部2では、複数の画素セル30が2次元の行列状に配列されている。図2では、3行×3列の9個の画素セル30が配列されているが、図2に示す画素セル30の配列は一例であり、行数および列数は1以上であればよい。また、図2は、それぞれの画素セル30が行列状に配列されている様子を模式的に示した図であり、図2に示すようにそれぞれの画素セル30が分離して配置されているわけではない。また、本実施形態では、固体撮像装置202が有する全画素からなる領域を画素信号の読み出し対象領域とするが、固体撮像装置202が有する全画素からなる領域の一部を読み出し対象領域としてもよい。読み出し対象領域は、少なくとも有効画素領域の全画素を含むことが望ましい。また、読み出し対象領域は、有効画素領域の外側に配置されているオプティカルブラック画素常時遮光されている画素を含んでもよい。オプティカルブラック画素から読み出した画素信号は、例えば暗電流成分の補正に使用される。垂直走査回路3は、例えばシフトレジスタで構成されており、複数の画素を有する画素セル30を駆動制御し、画素が出力する信号である画素信号を垂直信号線9に出力させる。この駆動制御には、画素のリセット動作、蓄積動作、信号読み出し動作等が含まれる。この駆動制御を行うため、垂直走査回路3は、画素セル30毎に設けられている制御信号線8を介してそれぞれの画素セル30へ制御信号制御パルスを出力し、画素セル30を行毎に独立して制御する。なお、図示する例では、垂直走査回路3から1行の画素セル30への制御信号線8は1本で表現されているが、実際には複数本である。列処理回路4は、列毎の垂直信号線9に接続されており、画素セル30から出力された画素信号に対してノイズ除去や増幅等の信号処理を行う。水平走査回路5は、例えばシフトレジスタで構成されており、画素信号を読み出す画素セル30の列を選択して、選択した画素セル30の列に係る列処理回路4を順次選択し、列処理回路4から画素信号を順次出力アンプ6に対して出力することにより画素信号を読み出す。出力アンプ6は、水平走査回路5から入力された画素信号に対して信号処理を行い、出力端子11を介して外部へ画素信号を出力する。図3は固体撮像装置202の断面構造図3aおよび平面構造図3bを示している。固体撮像装置202は、画素セル30を構成する回路要素光電変換素子や、トランジスタ、容量等が配置された2枚の基板第1基板20、第2基板21が重なった構造を有する。画素セル30を構成する回路要素は第1基板20と第2基板21に分配して配置されている。第1基板20と第2基板21は、画素セル30の駆動時に2枚の基板間で電気信号を授受可能なように電気的に接続されている。第1基板20の2つの主面側面よりも相対的に表面積が大きい表面のうち、光Lが照射される側の主面側に光電変換素子が形成されており、第1基板20に照射された光は光電変換素子に入射する。第1基板20の2つの主面のうち、光Lが照射される側の主面とは反対側の主面には、第2基板21との接続用の電極である多数のマイクロパッド22第1電極パッドが形成されている。本実施形態では、1つの画素セル30毎に2つのマイクロパッド22が配置される。また、第2基板21の2つの主面のうち、第1基板20と対向する側の主面において、マイクロパッド22と対応する位置には、第1基板20との接続用の電極である多数のマイクロパッド23第2電極パッドが形成されている。マイクロパッド22とマイクロパッド23の間にはマイクロバンプ24接続部が形成されている。第1基板20と第2基板21は、マイクロパッド22とマイクロパッド23が互いに対向するように重ねて配置され、マイクロパッド22とマイクロパッド23間がマイクロバンプ24によって電気的に接続されるように一体化されている。第1基板20に配置されている光電変換素子で発生した信号電荷に基づく信号は、マイクロパッド22、マイクロバンプ24、マイクロパッド23を介して第2基板21へ出力される。第1基板20の2つの主面のうち、光Lが照射される側の主面とは反対側の主面の周辺部には、マイクロパッド22と同様の構造を有するマイクロパッド25が形成されている。第2基板21の2つの主面のうち、第1基板20と対向する側の主面において、マイクロパッド25と対応する位置には、マイクロパッド23と同様の構造を有するマイクロパッド26が形成されている。マイクロパッド25とマイクロパッド26の間にはマイクロバンプ27が形成されている。第1基板20に配置された回路要素、または第2基板21に配置された回路要素を駆動するための電源電圧等は、マイクロパッド25、マイクロバンプ27、マイクロパッド26を介して第1基板20から第2基板21へ、または第2基板21から第1基板20へ供給される。第2基板21の2つの主面のうち一方の主面の周辺部には、第1基板20、第2基板21以外の系とのインターフェースとして使用されるパッド28が形成されている。パッド28に代えて、第2基板21を貫通する貫通電極を設け、貫通電極を外部接続用の電極として使用してもよい。図3に示す例では第1基板20と第2基板21の主面の面積が異なるが、第1基板20と第2基板21の主面の面積が同じであってもよい。また、マイクロバンプを設けずに、第1基板20の表面に設けたマイクロパッド第1の電極と、第2基板21の表面に設けたマイクロパッド第2の電極とを直接貼り合わせることにより第1基板20と第2基板21を接続してもよい。画素セル30を構成する回路要素は第1基板20と第2基板21に分散して配置されている。画素セル30以外の垂直走査回路3、列処理回路4、水平走査回路5、出力アンプ6に関しては、それぞれ第1基板20と第2基板21のどちらに配置されていてもよい。また、垂直走査回路3、列処理回路4、水平走査回路5、出力アンプ6のそれぞれを構成する回路要素が第1基板20と第2基板21に分散して配置されていてもよい。画素セル30以外の構成についても第1基板20と第2基板21の間で信号の授受が必要となる場合があるが、画素セル30と同様にマイクロパッドとマイクロバンプを使用して第1基板20と第2基板21を接続したり、マイクロパッド同士を直接接続して第1基板20と第2基板21を接続したりすることが可能である。図4は、画素セル30の平面構造図4aおよび断面構造図4bを示している。図4aに示すように、各画素セル30の第1基板20には2つのマイクロパッド22が形成されており、各画素セル30の第2基板21には2つのマイクロパッド23が形成されている。本実施形態では、マイクロパッド22とマイクロパッド23との大きさは同一である。また、マイクロパッド22とマイクロパッド23とを第1基板20および第2基板21に平行な仮想水平面に射影した場合、同一の射影となる。図4bに示すように、マイクロパッド22とマイクロパッド23とは、マイクロバンプ24で電気的に接続されている。なお、図示する例ではマイクロバンプ24の形状は円柱状であるが、これに限らず、球状など、マイクロパッド22とマイクロパッド23とを電気的に接続することができればどのような形状でもよい。また、図示する例では、各画素セル30の第1基板20と第2基板21とに、2つのマイクロパッド22,23が形成されているが、これに限らず、3つ以上のマイクロパッド22,23を形成されていてもよい。図5は画素セル30の構成を示している。図示する例では、画素セル30は、光電変換部311-1~311-4と、マルチプレクサ321と、マイクロバンプ24-1,24-2と、デマルチプレクサ341と、メモリ351-1~351-4と、行選択回路361とを有する。光電変換部311-1~311-4と、マルチプレクサ321とは第1基板20に配置されている。また、デマルチプレクサ341と、メモリ351-1~351-4と、行選択回路361とは第2基板21に配置されている。光電変換部311-1~311-4は、例えばフォトダイオードなどから構成され、入射した光を電気信号に変換する。マルチプレクサ321は、光電変換部311-1~311-4が変換した電気信号を、マイクロバンプ24-1,24-2を介してデマルチプレクサ341に対して順次出力する。なお、本実施形態では、画素セル30は、マイクロバンプ24-1とマイクロバンプ24-2との2つのマイクロバンプ24を有する。そのため、例えば、マイクロバンプ24-1が接続不良となったとしても、マイクロバンプ24-2を介して、第1基板20のマルチプレクサ321から第2基板21のデマルチプレクサ341に電気信号を伝達することができる。デマルチプレクサ341は、マルチプレクサ321から入力された電気信号を、メモリ351-1~351-4に順次格納する。行選択回路361は、メモリ351-1~351-4に格納された電気信号を、順次垂直信号線9へと出力する。なお、画素セル30が有する各部は、図2に示した垂直走査回路3によって制御される。図6は図5に示した画素セル30の具体的な回路構成を示している。なお、図6に示した例では、図5中の各部に対応する構成を破線で囲んでいる。具体的には、フォトダイオードPD1~PD4が、光電変換部311-1~311-4に対応する。また、第1転送トランジスタ431~434と、フローティングディフィージョン451FDと、第1リセットトランジスタ439と、第1増幅トランジスタ461SF1とがマルチプレクサ321に対応する。また、クランプ容量425と、第2転送トランジスタ435~438とがデマルチプレクサ341に対応する。また、アナログメモリ421~424と、第2リセットトランジスタ440~443と、第2転送トランジスタ462~465がメモリ351-1~351-4に対応する。入射した光を電荷に変換するフォトダイオードPD1~PD4の一端は接地されている。また、フォトダイオードPD1~PD4の他端は、各々対応する4つの第1転送トランジスタ431~434のドレイン端子に接続されている。第1転送トランジスタ431~434のゲート端子は垂直走査回路3に接続されており、転送パルスΦTX1-1~ΦTX1-4が供給される。フローティングディフィージョン451の一端は、第1転送トランジスタ431~434のソース端子に接続されており、フローティングディフィージョン451の他端は接地されている。第1リセットトランジスタ439のドレイン端子は電源電圧VDDに接続されており、第1リセットトランジスタ439のソース端子は第1転送トランジスタ431~434のソース端子に接続されている。第1リセットトランジスタ439のゲート端子は垂直走査回路3に接続されており、リセットパルスΦRST1が供給される。第1増幅トランジスタ461のドレイン端子は電源配線VDDに接続されている。第1増幅トランジスタ461のゲート端子は第1転送トランジスタ431~434のソース端子に接続されている。第1増幅トランジスタ461のソース端子は、第1基板20に形成された第1基板20に形成されたマイクロパッド22に接続されている。第1基板20に形成されたマイクロパッド22と、第2基板21に形成されたマイクロパッド23とは、マイクロバンプ24-1、24-2によって接続されている。マイクロパッド23は、電流源491と、クランプ容量425の一端とに接続されている。この構成により、電流源491の一端と、クランプ容量425の一端と、第1増幅トランジスタ461のソース端子とは接続されている。電流源491の他端は接地されている。第2転送トランジスタ435~438のドレイン端子は、クランプ容量425の他端に接続されている。第2転送トランジスタ435~438のゲート端子は垂直走査回路3に接続されており、転送パルスΦTX2-1~ΦTX2-4が供給される。第2リセットトランジスタ440~443のドレイン端子は電源電圧VDDに接続されており、第2リセットトランジスタ440~443のソース端子は第2転送トランジスタ435~438のソース端子に接続されている。第2リセットトランジスタ440~443のゲート端子は垂直走査回路3に接続されており、リセットパルスΦRST2-1~ΦRST2-4が供給される。容量素子からなるアナログメモリ421~424の一端は、第2転送トランジスタ435~438のソース端子に接続されており、アナログメモリ421~424の他端は接地されている。第2増幅トランジスタ462~465のドレイン端子は電源電圧VDDに接続されている。第2増幅トランジスタ462~465の入力部を構成するゲート端子は、第2転送トランジスタ435~438のソース端子に接続されている。行選択トランジスタ471~474のドレイン端子は第2増幅トランジスタ462~465のソース端子に接続されており、行選択トランジスタ471~474のソース端子は垂直信号線9に接続されている。行選択トランジスタ471~474のゲート端子は垂直走査回路3に接続されており、選択パルスΦSEL1~ΦSEL4が供給される。上述した各トランジスタに関しては極性を逆にし、ソース端子とドレイン端子を上記と逆にしてもよい。フォトダイオードPD1~PD4は、入射した光に基づく信号電荷を生成発生し、生成発生した信号電荷を保持蓄積する。第1転送トランジスタ431~434は、フォトダイオードPD1~PD4に蓄積された信号電荷をフローティングディフィージョン451に転送するトランジスタである。第1転送トランジスタ431~434のオン/オフは、垂直走査回路3からの転送パルスΦTX1-1~ΦTX1-4によって制御される。フローティングディフィージョン451は、フォトダイオードPD1~PD4から転送された信号電荷を一時的に保持蓄積する容量である。第1リセットトランジスタ439は、フローティングディフィージョン451をリセットするトランジスタである。第1リセットトランジスタ439のオン/オフは、垂直走査回路3からのリセットパルスΦRST1によって制御される。第1リセットトランジスタ439と第1転送トランジスタ431~434を同時にオンにすることによって、フォトダイオードPD1~PD4をリセットすることも可能である。フローティングディフィージョン451/フォトダイオードPD1~PD4のリセットは、フローティングディフィージョン451/フォトダイオードPD1~PD4に蓄積されている電荷量を制御してフローティングディフィージョン451/フォトダイオードPD1~PD4の状態電位を基準状態基準電位、リセットレベルに設定することである。第1増幅トランジスタ461は、ゲート端子に入力される、フローティングディフィージョン451に蓄積されている信号電荷に基づく信号を増幅した増幅信号をソース端子から出力するトランジスタである。電流源491は、第1増幅トランジスタ461の負荷として機能し、第1増幅トランジスタ461を駆動する電流を第1増幅トランジスタ461に供給する。第1増幅トランジスタ461と電流源491はソースフォロワ回路を構成する。クランプ容量425は、第1増幅トランジスタ461から出力される増幅信号の電圧レベルをクランプ固定する容量である。第2転送トランジスタ435~438は、クランプ容量425の他端の電圧レベルをサンプルホールドし、アナログメモリ421~424に蓄積するトランジスタである。第2転送トランジスタ435~438のオン/オフは、垂直走査回路3からの転送パルスΦTX2-1~ΦTX2-4によって制御される。第2リセットトランジスタ440~443は、アナログメモリ421~424をリセットするトランジスタである。アナログメモリ421~424のリセットは、アナログメモリ421~424に蓄積されている電荷量を制御してアナログメモリ421~424の状態電位を基準状態基準電位、リセットレベルに設定することである。アナログメモリ421~424は、第2転送トランジスタ435~438によってサンプルホールドされたアナログ信号を保持蓄積する。アナログメモリ421~424の容量は、フローティングディフィージョン451の容量よりも大きな容量に設定される。アナログメモリ421~424には、単位面積当たりのリーク電流暗電流の少ない容量であるMIMMetalInsulatorMetal容量やMOSMetalOxideSemiconductor容量を使用することがより望ましい。これによって、ノイズに対する耐性が向上し、高品質な信号が得られる。第2転送トランジスタ462~465は、ゲート端子に入力される、アナログメモリ421~424に蓄積されている信号電荷に基づく信号を増幅した増幅信号をソース端子から出力するトランジスタである。第2転送トランジスタ462~465と、垂直信号線9に接続された、負荷となる電流源31とはソースフォロワ回路を構成する。行選択トランジスタ471~474は、画素を選択し、第2転送トランジスタ462~465の出力を垂直信号線9に伝えるトランジスタである。行選択トランジスタ471~474のオン/オフは、垂直走査回路3からの選択パルスΦSEL1~ΦSEL4によって制御される。図6に示した例では、第1基板20には、フォトダイオードPD1~PD4と、第1転送トランジスタ431~434と、フローティングディフィージョン451と、第1リセットトランジスタ439と、第1増幅トランジスタ461とが配置されている。第2基板21には、電流源491と、クランプ容量425と、第2転送トランジスタ435~438と、第2リセットトランジスタ440~443と、アナログメモリ421~424と、第2転送トランジスタ462~465と、行選択トランジスタ471~474とが配置されている。第1基板20の第1増幅トランジスタ461から出力された増幅信号は、マイクロパッド22、マイクロバンプ24-1,24-2、マイクロパッド23を介して第2基板21へ出力される。また、電源電圧VDDは、マイクロパッド25、マイクロバンプ27、マイクロパッド26を介して第1基板20と第2基板21の間で授受される。図6では、マイクロパッド22、マイクロバンプ24-1.24-2、マイクロパッド23が第1増幅トランジスタ461のソース端子と、電流源491の一端およびクランプ容量425の一端との間の経路に配置されているが、これに限らない。マイクロパッド22、マイクロバンプ24、マイクロパッド23は、フォトダイオードPD1~PD4からアナログメモリ421~424までの電気的に接続された経路上のどこに配置されていてもよい。次に、図7を参照し、固体撮像装置202の動作を説明する。図7は、垂直走査回路3から行毎に画素セル30に供給される制御信号を示している。以下では、1つの画素セル30が4つのフォトダイオードPD1~PD4を有する画素セル30の動作を説明する。なお、複数の画素セル30のそれぞれにおいて、動作の開始タイミング図7の期間T1の開始タイミングは同一である。[期間T1の動作]期間T1はリセット期間であり、この期間に各フォトダイオードPD1~PD4のリセットを行う。まず、リセットパルスΦRST1をハイにすると同時に、各画素セル30の転送パルスΦTX1-1をハイにする。これによって、フォトダイオードPD1の電圧を電源電圧と同電位となるようにリセットする。次に、転送パルスΦTX1-1をローにした後に転送パルスΦTX1-2をハイにする。これによって、フォトダイオードPD2の電位を電源電圧と同電位となるようにリセットする。同様に、転送パルスΦTX1-3、ΦTX1-4についても順番にハイにすることで、フォトダイオードPD3,PD4をリセットする。なお、期間T1のリセット期間中、リセットパルスΦRST1は、常にハイでも良いし、転送パルスΦTX1-1~ΦTX1-4がハイになるタイミングに合わせてハイにしても良い。このリセット動作が終了すると各フォトダイオードPD1~PD4は露光を開始する。[期間T2の動作]期間T2は、所望の露光期間経過後に行うクランプ動作とメモリ動作を行う期間である。所望の露光期間経過後、リセットパルスΦRST1,ΦRST2-1と、転送パルスΦTX2-1をハイにする。これによって、フローティングディフィージョン451がリセットされているときの電圧信号が、クランプ容量425にクランプされる。次に、リセットパルスΦRST1,ΦRST2-1をローにし、転送パルスΦTX1-1をハイにする。これによって、フォトダイオードPD1に蓄積された電荷に相当する信号電荷がフローティングディフィージョン451に転送される。フローティングディフィージョン451は、フォトダイオードPD1から転送された電荷を蓄積し、蓄積された電荷に対応する電圧を出力する。このとき、アナログメモリ421には、フローティングディフィージョン451に蓄積された電荷に対応する電圧がメモリされる。そして、転送パルスΦTX1-1をローにした後に転送パルスΦTX2-1をローにしてメモリ動作を終了する。転送パルスΦTX1-2,ΦTX2-2、リセットパルスΦRST2-2と、転送パルスΦTX1-3,ΦTX2-3、リセットパルスΦRST2-3と、転送パルスΦTX1-4,ΦTX2-4、リセットパルスΦRST2-4とについても同様の動作を行い、フォトダイオードPD2~PD4に蓄積された電荷に対応する電圧をそれぞれアナログメモリ422~424にメモリする。[期間T3の動作]期間T3は読み出し期間である。なお、電気信号を読み出す際には、同一行の画素セル30からは、同時に各列の垂直信号線9に電気信号が出力される。期間T3では、まず、行選択パルスΦSEL1をハイにし、垂直信号線9を介して、アナログメモリ421にメモリされている電圧に基づく信号を列処理回路4に入力する。そして、リセットパルスΦRST2-1をハイにし、垂直信号線9を介して、アナログメモリ421がリセットされているときの電圧に基づく信号を列処理回路4に入力する。列処理回路4は、入力された信号を用いて、フォトダイオードPD1に蓄積された信号電荷に基づいた電気信号であり、ノイズ抑圧などが行われた電気信号を生成する。また、列処理回路4は、生成した電気信号を水平走査回路5に対して入力する。水平走査回路5は、入力された電気信号を出力アンプ6に対して順次出力する。これにより、フォトダイオードPD1に蓄積された信号電荷に基づいた電気信号を読み出すことができる。行選択パルスΦSEL2、リセットパルスΦRST2-2と、行選択パルスΦSEL3、リセットパルスΦRST2-3と、行選択パルスΦSEL4、リセットパルスΦRST2-4とについても同様の動作を行い、フォトダイオードPD2~PD4に蓄積された信号電荷に基づいた電気信号を順次読み出す。これにより、固体撮像装置202は、信号品質の劣化を低減した画像を撮像することができる。上述したとおり、固体撮像装置202は、複数の画素を有する画素セル30を構成する回路要素を2枚の基板のそれぞれに配置し、1つの画素セル30で、2枚の基板を電気的に接続する複数の接続部マイクロバンプ24,24-1,24-2を共有する。この構成により、例えば、複数の接続部のうち、いずれかの接続部の接続が切断されたとしても、他の接続部が接続しているため、2枚の基板間の電気的接続は保たれる。従って、1つの画素セル30で複数の接続部を共有していることにより、接続部の微細化の技術の進歩を必要とせず、2枚の基板間の電気的接続の信頼性を向上させることができる。また、固体撮像装置202は、複数の画素を有する画素セル30を構成する回路要素を2枚の基板のそれぞれに配置し、2枚の基板を重ね合わせているため、チップ面積の増大を抑制することができる。従って、本実施形態における固体撮像装置202は、より高品質の画像を得ることができ、信号品質の劣化を低減すると共にチップ面積の増大を抑制することができる。第2の実施形態次に、図面を参照し、本発明の第2の実施形態を説明する。本実施形態における撮像装置の構成は、第1の実施形態における撮像装置の構成と同様の構成である。また、本実施形態における固体撮像装置202の構成は、第1の実施形態における固体撮像装置202と同様の構成である。本実施形態と第1の実施形態とで異なる点は、各画素セル30の第1基板20に形成されているマイクロパッド22の位置と、第2基板21に形成されているマイクロパッド23の位置との関係である。図8は、画素セル30の平面構造図8aおよび断面構造図8bを示している。図8aに示すように、各画素セル30の第1基板20には2つのマイクロパッド22が形成されており、各画素セル30の第2基板21には2つのマイクロパッド23が形成されている。本実施形態では、マイクロパッド22とマイクロパッド23との大きさは同一である。また、マイクロパッド22とマイクロパッド23とを第1基板20および第2基板21に平行な仮想水平面に射影した場合、一部が重なる射影となる。図8bに示す距離aは、画素セル30が有する2つのマイクロバンプ24の中間点から、第1基板20に形成された各マイクロパット22までの距離である。距離bは、画素セル30が有する2つのマイクロバンプ24の中間点から、第2基板21に形成された各マイクロパット23までの距離である。本実施形態では、距離aと距離bとが異なるようにマイクロパット22,23を形成する。なお、図示する例では、a>bであるが、b>aであってもよい。また、図8bに示すように、マイクロパッド22とマイクロパッド23とは、マイクロバンプ24で電気的に接続されている。なお、図示する例ではマイクロバンプ24の形状は球状であるが、これに限らず、円柱状など、マイクロパッド22とマイクロパッド23とを電気的に接続することができればどのような形状でもよい。図9は、本実施形態において、各画素セル30の第1基板20と第2基板21とに、3つのマイクロパッド22,23が形成されている場合における画素セル30の平面構造図9aおよび断面構造図9bを示している。図9aに示すように、各画素セル30の第1基板20には3つのマイクロパッド22が形成されており、各画素セル30の第2基板21には3つのマイクロパッド23が形成されている。本実施形態では、マイクロパッド22とマイクロパッド23との大きさは同一である。また、マイクロパッド22とマイクロパッド23とを第1基板20および第2基板21に平行な仮想水平面に射影した場合、一部が重なる射影となる。また、3つのマイクロパッド22と、3つのマイクロパッド23とは、それぞれ正三角形を構成するように形成されている。図9bに示す距離aは、画素セル30が有する3つのマイクロバンプ24の中間点から、第1基板20に形成された各マイクロパット22までの距離である。距離bは、画素セル30が有する3つのマイクロバンプ24の中間点から、第2基板21に形成された各マイクロパット23までの距離である。本実施形態では、距離aと距離bとが異なるようにマイクロパット22,23を形成する。なお、図示する例では、a>bであるが、b>aであってもよい。また、図9bに示すように、マイクロパッド22とマイクロパッド23とは、マイクロバンプ24で電気的に接続されている。なお、図示する例ではマイクロバンプ24の形状は球状であるが、これに限らず、円柱状など、マイクロパッド22とマイクロパッド23とを電気的に接続することができればどのような形状でもよい。なお、図示する例では、各画素セル30の第1基板20と第2基板21とに、3つのマイクロパッド22,23が形成されているが、これに限らず、4つ以上のn個のマイクロパッド22,23を形成されていてもよい。この場合、n個のマイクロパッド22と、n個のマイクロパッド23とは、それぞれ正n角形を構成するように形成されている。上述したとおり、本実形態によれば、画素セル30が有する2つ以上の複数のマイクロバンプ24の中間点から、第1基板20に形成された各マイクロパット22までの距離と、画素セル30が有する2つ以上の複数のマイクロバンプ24の中間点から、第2基板21に形成された各マイクロパット22までの距離とが異なる。この構成により、第1基板20と第2基板21とを接合する際に接合精度によって位置ずれが生じた場合にも、トータルの接続面積は変化しにくい。例えば、一方のマイクロパット22,23とマイクロバンプ24との接続面積が大きくなり、他方のマイクロパット22,23とマイクロバンプ24との接続面積が小さくなった場合においても、トータルの接続面積は変化しにくい。そのため、第1基板20と第2基板21との間の接続面積のばらつきを抑えることができる。従って、本実施形態における固体撮像装置202は、より高品質の画像を得ることができ、信号品質の劣化を低減すると共にチップ面積の増大を抑制することができる。第3の実施形態次に、図面を参照し、本発明の第3の実施形態を説明する。本実施形態における撮像装置の構成は、第1の実施形態における撮像装置の構成と同様の構成である。また、本実施形態における固体撮像装置202の構成は、第1の実施形態における固体撮像装置202と同様の構成である。本実施形態と第1の実施形態とで異なる点は、各画素セル30の第1基板20に形成されているマイクロパッド22の大きさと、第2基板21に形成されているマイクロパッド23の大きさとが異なる点である。図10は、画素セル30の平面構造図10aおよび断面構造図10bを示している。図10aに示すように、各画素セル30の第1基板20には2つのマイクロパッド22が形成されており、各画素セル30の第2基板21には2つのマイクロパッド23が形成されている。本実施形態では、マイクロパッド22とマイクロパッド23との大きさは異なる。また、マイクロパッド22とマイクロパッド23とを第1基板20および第2基板21に平行な仮想水平面に射影した場合、マイクロパッド22にマイクロパッド23が含まれる射影となる。なお、図示する例では、マイクロパッド22の大きさ>マイクロパッド23の大きさであるが、マイクロパッド23の大きさ>マイクロパッド22の大きさであってもよい。この場合、マイクロパッド22とマイクロパッド23とを第1基板20および第2基板21に平行な仮想水平面に射影した場合、マイクロパッド23にマイクロパッド22が含まれる射影となる。図10bに示すように、マイクロパッド22とマイクロパッド23とは、マイクロバンプ24で電気的に接続されている。なお、図示する例ではマイクロバンプ24の形状は球状であるが、これに限らず、球状など、マイクロパッド22とマイクロパッド23とを電気的に接続することができればどのような形状でもよい。また、図示する例では、各画素セル30の第1基板20と第2基板21とに、2つのマイクロパッド22,23が形成されているが、これに限らず、3つ以上のマイクロパッド22,23を形成されていてもよい。上述したとおり、本実形態によれば、マイクロパッド22の大きさとマイクロパッド23の大きさとが異なる。この構成により、第1基板20と第2基板21とを接合する際に接合精度によって位置ずれが生じた場合にも、接続面積は変化しない。そのため、第1基板20と第2基板21との間の接続面積のばらつきを抑えることができる。従って、本実施形態における固体撮像装置202は、より高品質の画像を得ることができ、信号品質の劣化を低減すると共にチップ面積の増大を抑制することができる。第4の実施形態次に、図面を参照し、本発明の第4の実施形態を説明する。本実施形態における撮像装置の構成は、第1の実施形態における撮像装置の構成と同様の構成である。また、本実施形態における固体撮像装置202の構成は、第1の実施形態における固体撮像装置202と同様の構成である。本実施形態と第1の実施形態とで異なる点は、各画素セル30の第1基板20に形成されているマイクロパッド22の大きさおよび個数が異なる点である。図11は、画素セル30の平面構造図11aおよび断面構造図11bを示している。図11aに示すように、各画素セル30の第1基板20には1つのマイクロパッド22が形成されており、各画素セル30の第2基板21には2つのマイクロパッド23が形成されている。本実施形態では、マイクロパッド22とマイクロパッド23との大きさは異なる。また、マイクロパッド22とマイクロパッド23とを第1基板20および第2基板21に平行な仮想水平面に射影した場合、1つのマイクロパッド22に2つのマイクロパッド23が含まれる射影となる。なお、図示する例では、マイクロパッド23が2つ形成されているが、3つ以上のマイクロパッド23が形成されていてもよい。また、図示する例では、マイクロパッド22が1つ形成されており、マイクロパッド23が2つ形成されており、マイクロパッド22の大きさ>マイクロパッド23の大きさであるが、マイクロパッド22が2つ以上形成されており、マイクロパッド23が1つ形成されており、マイクロパッド23の大きさ>マイクロパッド22の大きさであってもよい。この場合、マイクロパッド22とマイクロパッド23とを第1基板20および第2基板21に平行な仮想水平面に射影した場合、1つのマイクロパッド23に2つ以上のマイクロパッド22が含まれる射影となる。また、図11bに示すように、マイクロパッド22とマイクロパッド23とは、マイクロバンプ24で電気的に接続されている。なお、図示する例ではマイクロバンプ24の形状は球柱であるが、これに限らず、円柱状など、マイクロパッド22とマイクロパッド23とを電気的に接続することができればどのような形状でもよい。上述したとおり、本実形態によれば、マイクロパッド22とマイクロパッド23との個数が異なり、マイクロパッド22の大きさとマイクロパッド23の大きさとが異なる。また、マイクロパッド22とマイクロパッド23とを第1基板20および第2基板21に平行な仮想水平面に射影した場合、1つのマイクロパッド22に2つのマイクロパッド23が含まれる射影、または、マイクロパッド22とマイクロパッド23とを第1基板20および第2基板21に平行な仮想水平面に射影した場合、1つのマイクロパッド23に2つのマイクロパッド22が含まれる射影となる。この構成により、第1基板20と第2基板21とを接合する際に接合精度によって位置ずれが生じた場合にも、接続面積は変化しない。そのため、第1基板20と第2基板21との間の接続面積のばらつきを抑えることができる。また、大きなマイクロパッド22,23が形成された基板側では、基板の接合時にかかる応力が分散されるため、光電変換部311-1~311-4やトランジスタなどのデバイスへの影響が軽減される。従って、本実施形態における固体撮像装置202は、より高品質の画像を得ることができ、信号品質の劣化を低減すると共にチップ面積の増大を抑制することができる。なお、第1基板20側には光電変換部311-1~311-4が構成されているため、第1基板20側のマイクロパッド22を大きくすることが望ましい。以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、本実施形態に係る固体撮像装置は、2枚の基板がマイクロパッドおよびマイクロバンプにより接続されていてもよいし、3枚以上の基板がマイクロパッドおよびマイクロバンプにより接続されていてもよい。また、3枚以上の基板がマイクロパッドおよびマイクロバンプで接続される固体撮像装置の場合、そのうちの2枚の基板が請求項に係る第1基板と第2基板とに相当する。また、例えば、本発明の一態様に係る固体撮像装置は、画素に含まれる光電変換素子が複数配置された第1基板に設けられた第1電極手段と、前記画素の信号を読み出す読出し部を有する第2基板に設けられた第2電極手段と、一端を前記第1電極手段に接合し、他端を前記第2電極手段に接合することで、前記第1電極手段と前記第2電極手段とを電気的に接続する接続手段と、を有し、複数の前記画素を、単位画素セルまたは複数画素をまとめたセル毎に複数の領域に区分し、その区分された区分領域のそれぞれには、第1~第nの前記第1電極手段、および第1~第mの前記第2電極手段nとmは1以上の整数が割り当てられており、同一の前記区分領域に割り当てられた第1~第nの前記第1電極手段、および第1~第mの前記第2電極手段は、複数の前記接続手段を介して電気的に接続されるよう構成されることを特徴とする固体撮像装置。であってもよい。また、上述した各構成要素や各処理プロセスの任意の組合せを実現するコンピュータプログラムプロダクトも本発明の態様として有効である。コンピュータプログラムプロダクトとは、プログラムコードが記録された記録媒体DVD媒体,ハードディスク媒体、メモリ媒体など、プログラムコードが記録されたコンピュータ、プログラムコードが記録されたインターネットシステム例えば、サーバとクライアント端末を含むシステムなど、プログラムコードが組み込まれた記録媒体、装置、機器やシステムをいう。この場合、上述した各構成要素や各処理プロセスは各モジュールで実装され、その実装されたモジュールからなるプログラムコードがコンピュータプログラムプロダクト内に記録される。例えば、本発明の一態様に係るコンピュータプログラムプロダクトは、画素に含まれる光電変換素子が複数配置された第1基板に設けられた第1電極パッドと、前記画素の信号を読み出す読出し部を有する第2基板に設けられた第2電極パッドと、一端を前記第1電極パッドに接合し、他端を前記第2電極パッドに接合することで、前記第1電極パッドと前記第2電極パッドとを電気的に接続する接続部と、を有し、複数の前記画素を、単位画素セルまたは複数画素をまとめたセル毎に複数の領域に区分し、その区分された区分領域のそれぞれには、第1~第nの前記第1電極パッド、および第1~第mの前記第2電極パッドnとmは1以上の整数が割り当てられており、同一の前記区分領域に割り当てられた第1~第nの前記第1電極パッド、および第1~第mの前記第2電極パッドは、複数の前記接続部を介して電気的に接続されるよう構成される固体撮像装置の前記画素から信号を読み出す処理をコンピュータに実行させるためのプログラムコードが記録されたコンピュータプログラムプロダクトであって、前記読み出し部が、前記第1基板に配置された前記光電変換素子で発生した信号を、前記第1電極パッドと、前記接続部と、前記第2電極パッドとを介して読み出す読み出しステップを含むプログラムコードが記録されたコンピュータプログラムプロダクト。であってもよい。上述した実施形態による各構成要素や各処理プロセスの任意の組合せを実現するためのプログラムも本発明の態様として有効である。このプログラムを、コンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータに読み込ませ、実行させることで、本発明の目的を達成することができる。ここで、コンピュータは、WWWシステムを利用している場合であれば、ホームページ提供環境あるいは表示環境も含むものとする。また、コンピュータ読み取り可能な記録媒体とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータに内蔵されるハードディスク等の記憶装置のことをいう。さらにコンピュータ読み取り可能な記録媒体とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリRAMのように、一定時間プログラムを保持しているものも含むものとする。また、上述したプログラムは、このプログラムを記憶装置等に格納したコンピュータから、伝送媒体を介して、あるいは伝送媒体中の伝送波により他のコンピュータに伝送されてもよい。ここで、プログラムを伝送する伝送媒体は、インターネット等のネットワーク通信網や電話回線等の通信回線通信線のように、情報を伝送する機能を有する媒体のことをいう。また、上述したプログラムは、前述した機能の一部を実現するためのものであってもよい。さらに、前述した機能を、コンピュータに既に記録されているプログラムとの組合せで実現できるもの、いわゆる差分ファイル差分プログラムであってもよい。以上、本発明の好ましい実施形態を説明したが、上述した各構成要素や各処理プロセスとして、色々な代替物、変形物、等価物を用いることができる。本明細書に開示された実施形態において、1または複数の機能を実行するために、1つの部品を複数の部品と置き換えてもよいし、複数の部品を1つの部品で置き換えてもよい。このような置換が、本発明の目的を達成するために適切に作用しない場合を除き、このような置換は、本発明の範囲内である。したがって、本発明の範囲は、上記の説明を参照して決められるものではなく、請求項により決められるべきであり、均等物の全範囲も含まれる。請求項において、明示的に断らない限り、各構成要素は1またはそれ以上の数量である。請求項において~のための手段のような語句を用いて明示的に記載する場合を除いて、請求項がミーンズプラスファンクションの限定を含むものと解してはならない。本明細書に使用される用語は特定の実施形態を説明することのみを目的としており、本発明を制限しようとするものではない。本明細書においては、単数形で用語が使用されている場合でも、複数形を排除することが文脈で明確に示されていない限り、その用語は複数形をも同様に含む。"