"ゲート電極とエミッタ電極を持つ絶縁ゲート型バイポーラトランジスタが設けられたトランジスタ領域と、前記トランジスタ領域の周囲に配置された終端領域とを備え、前記トランジスタ領域において、N型ドリフト層の下に第1のN型バッファ層が設けられ、前記第1のN型バッファ層の下にP型コレクタ層が設けられ、前記終端領域において、前記N型ドリフト層の下に第2のN型バッファ層が設けられ、前記P型コレクタ層と前記第2のN型バッファ層にコレクタ電極が直接に接続され、前記第2のN型バッファ層の不純物濃度は前記コレクタ電極に近づくほど小さくなり、前記第2のN型バッファ層は、前記コレクタ電極とはオーミックコンタクトを構成していないことを特徴とする半導体装置。ゲート電極とエミッタ電極を持つ絶縁ゲート型バイポーラトランジスタが設けられたトランジスタ領域と、前記トランジスタ領域の周囲に配置された終端領域とを備え、前記トランジスタ領域及び前記終端領域において、N型ドリフト層の下にN型バッファ層が設けられ、前記トランジスタ領域において、前記N型バッファ層の下に第1のP型コレクタ層が設けられ、前記終端領域において、前記N型バッファ層の下に第2のP型コレクタ層が設けられ、前記第1及び第2のP型コレクタ層にコレクタ電極が接続され、前記第2のP型コレクタ層のピーク不純物濃度は、前記N型ドリフト層よりも高く、前記N型バッファ層より低いことを特徴とする半導体装置。前記トランジスタ領域と前記終端領域の間に配置されたPN接合領域を更に備え、前記PN接合領域において、前記N型ドリフト層上に第1のP型層が設けられ、前記第1のP型層上に絶縁膜を介してゲート配線が設けられ、前記ゲート配線は前記ゲート電極に接続されていることを特徴とする請求項1又は2に記載の半導体装置。前記第1のP型層上にN型層が設けられ、前記N型層は前記エミッタ電極に接続されていることを特徴とする請求項3に記載の半導体装置。前記N型層と前記エミッタ電極との間に第2のP型層が設けられていることを特徴とする請求項4に記載の半導体装置。しかし、従来の半導体装置では、IGBTが逆耐圧する時エミッタが高電位、コレクタが低電位、活性領域のP型ベース層と終端領域のN型バッファ層との間に順バイアスダイオードが形成される。このため、IGBTの逆耐圧耐量が低く、逆耐圧モードにおいてリーク電流が発生するという問題があった。本発明は、上述のような課題を解決するためになされたもので、その目的は逆耐圧モードでのリーク電流を抑制することができる半導体装置を得るものである。本発明に係る半導体装置は、ゲート電極とエミッタ電極を持つ絶縁ゲート型バイポーラトランジスタが設けられたトランジスタ領域と、前記トランジスタ領域の周囲に配置された終端領域とを備え、前記トランジスタ領域において、N型ドリフト層の下に第1のN型バッファ層が設けられ、前記第1のN型バッファ層の下にP型コレクタ層が設けられ、前記終端領域において、前記N型ドリフト層の下に第2のN型バッファ層が設けられ、前記P型コレクタ層と前記第2のN型バッファ層にコレクタ電極が直接に接続され、前記第2のN型バッファ層の不純物濃度は前記コレクタ電極に近づくほど小さくなり、前記第2のN型バッファ層は前記コレクタ電極とはオーミックコンタクトを構成していないことを特徴とする。本発明により、逆耐圧モードでのリーク電流を抑制することができる。本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。実施の形態1.図1は、本発明の実施の形態1に係る半導体装置を示す上面図である。この半導体装置は、IGBTを有する高耐圧600V以上のパワーデバイスである。活性領域の周囲に終端領域が配置されている。活性領域には、複数のトレンチゲート型IGBT構造が設けられたトランジスタ領域と、トランジスタ領域と終端領域の間に配置された抜き取り領域が含まれる。IGBTのオン時に、活性領域では主電流が流れるが、終端領域では主電流が流れない。また、IGBTのオフ時にコレクタエミッタ間に電圧が印加されると、終端領域で空乏層がデバイス横方向に伸びる。従って、終端領域を設けたことにより、耐圧を保持することができる。図2は、図1の領域Aを拡大した上面図である。図3は、図2のB-B ́に沿った断面図である。トランジスタ領域において、N-型ドリフト層1上にN型電荷蓄積層2が設けられ、その上にP型ベース層3が設けられている。P型ベース層3上の一部にP型コンタクト層4とN型エミッタ層5が設けられている。N型エミッタ層5、P型ベース層3及びN型電荷蓄積層2を貫通するようにトレンチが設けられ、その内部にゲート絶縁膜6を介してゲート電極7が設けられている。ゲート電極7上には層間絶縁膜8が設けられている。トランジスタ領域の全面にエミッタ電極9が設けられ、P型コンタクト層4に接続されている。P型ベース層3及びN型電荷蓄積層2を貫通するようにダミートレンチが設けられ、その内部にゲート絶縁膜6を介してゲート配線10が設けられている。ゲート配線10はエミッタ電極9に接続されている。この構成により、短絡時の発振の抑制などの効果が得られる。PN接合領域において、N-型ドリフト層1上にP型層11が設けられている。P型層11上に絶縁膜12を介してゲート配線13が設けられている。ゲート配線13は、トランジスタ領域外周に配置されており、ゲート電極7に接続されている。P型層11上にN型層14が設けられ、N型層14とエミッタ電極9との間にP型層15が設けられている。N型層14はP型層15を介してエミッタ電極9に接続されている。この構成は、MOSトランジスタとして動作せず、ターンオフ動作時に余剰のキャリアホールを抜き取る。なお、活性領域と終端領域の境界はP型層11の外端に位置する。終端領域において、N-型ドリフト層1上の一部にP型層16が設けられている。このP型層16は、高耐圧化のためのガードリングである。保持する耐圧に応じてP型層16の濃度,深さ,数などを設計する。トランジスタ領域の一部、PN接合領域、及び終端領域において、表面保護膜17がエミッタ電極9を覆っている。トランジスタ領域とPN接合領域において、N-型ドリフト層1の下にN型バッファ層18が設けられ、その下にP型コレクタ層19が設けられている。終端領域において、N-型ドリフト層1の下にN型バッファ層20が設けられている。P型コレクタ層19とN型バッファ層20にコレクタ電極21が直接に接続されている。図4は、図3のC-C ́及びD-D ́に沿った不純物濃度分布を示す図である。本実施の形態では、不純物注入によりN型バッファ層18,20を深く形成している。比較のために、N型バッファ層18,20を浅く形成した場合も示す。N型バッファ層20の不純物濃度はコレクタ電極21に近づくほど小さくなる。本実施の形態ではN型バッファ層20を深く形成したため、コレクタ電極21との界面付近でN型バッファ層20の不純物濃度が十分に小さくなる。従って、N型バッファ層20は、コレクタ電極21とはオーミックコンタクトを構成していない。続いて、実施の形態1の効果について比較例1~3と比較して説明する。比較例1,2は終端領域にP型コレクタ層を設け、さらに比較例1ではPN接合領域にN型層14とP型層15を設けない点が実施の形態1と異なる。比較例3は、N型バッファ層20が浅く形成され、コレクタ電極21とオーミックコンタクトを構成している点が実施の形態1と異なる。終端領域にP型コレクタ層を設けた比較例1,2の場合、活性領域と終端領域の境界において、ターンオフ動作時にエミッタ側のキャリア濃度が低下せず、電界強度が上昇する。そして、インパクトイオン化の促進により、エミッタ側の電流密度が増加する。この結果、局所的に温度が上昇して熱破壊が生じるため、電流遮断能力が低下する。これに対して、実施の形態1や比較例3では、終端領域においてP型コレクタ層を省略してN型バッファ層20をコレクタ電極21に直接接触させている。これにより、IGBTのターンオフ動作時に終端領域のコレクタ構造におけるキャリア発生が少なくなるため、P型層11からコレクタ側への空乏化が促進され、電界強度が低下する。この結果、IGBTのターンオフ動作時の電流遮断能力を向上させることができる。図5は、ターンオフ特性を評価する実験に用いた回路を示す図である。図6は、図5の回路を用いたターンオフ特性の評価結果を示す図である。実験では、耐圧4500VのIGBT構造のデバイスを用いている。電圧Vccは3400V、インダクタンスLsは2.47μH、温度Tjは423Kである。電流密度Jcを56A/cm2から、その1.5倍、2.0倍と上げていき、デバイスが破壊するまで評価を行った。図7は、図5の回路を用いて行ったターンオフ特性の評価結果を示す図である。実験では、耐圧4500VのIGBT構造のデバイスを用いている。電圧Vccは3400V、インダクタンスLsは2.47μH、温度Tjは398K、電流密度Jcは56A/cm2である。実施の形態1では、電流サージ現象がなくなるため、ターンオフロスが12減少した。IGBTがオンする時、終端領域のコレクタからのホールのPN接合領域での集中が抑制するため、ターンオフ時のキャリアの動きが緩和された。図8は、耐圧特性を評価する実験に用いた回路を示す図である。図9は、図8の回路を用いた耐圧特性の評価結果を示す図である。実験では、耐圧4500VのIGBT構造のデバイスを用いている。ゲート電圧VGEは0V、温度Tjは398K、ACModeである。実施の形態1ではリーク電流が比較例1より55減少した。これは、終端領域のN型バッファ層20がIGBTのターンオフ動作時にコレクタ側からのホール注入を抑制したためである。図10は、IGBTのターンオフ遮断能力に対するPコレクタ層の濃度依存性を示す図である。電源電圧Vccは3400V、ゲート電圧VGは±15V、温度は423Kである。IGBTのON電圧やターンオフ遮断能力はP型コレクタ層19の濃度に依存する。これに対して、実施の形態1は、P型コレクタ層19の濃度が変化してもターンオフ時の遮断能力を高く維持することができる。図11は、IGBTのターンオフ遮断時の安全動作領域を示す図である。温度は423Kである。実施の形態1は、ターンオフ遮断時の安全動作領域を拡大することもできる。また、本実施の形態では、N型バッファ層20は、コレクタ電極21とはオーミックコンタクトを構成していない。これにより、IGBTが逆耐圧する時エミッタが高電位、コレクタが低電位、活性領域のP型ベース層3と終端領域のN型バッファ層20との間に順バイアスダイオードが形成されるのを防ぐことができる。この結果、IGBTの逆耐圧耐量が向上し、逆耐圧モードでのリーク電流を抑制することができる。図12は、逆耐圧特性を評価する実験に用いた回路を示す図である。図13は、図12の回路を用いた逆耐圧特性の評価結果を示す図である。実験では、耐圧4500VのIGBT構造のデバイスを用いている。電圧Vccは-100V、ゲート電圧VGEは0V、温度Tjは298K、ACModeである。N型バッファ層20がコレクタ電極21とはオーミックコンタクトを構成していない実施の形態1では、はオーミックコンタクトを構成している比較例3と比べて、リーク電流が10以下まで減少した。これは、IGBTが逆耐圧する時にP型ベース層3とN型バッファ層20との間の順バイアスダイオードの形成が防止され、IGBTの逆耐圧耐量が向上し、逆耐圧モードでのリーク電流を抑制したためである。また、実施の形態1では、PN接合領域にN型層14とP型層15を設けている。この抵抗成分により、局所的な高電界を抑制し、高電界強度によるイオンインパクト現象を抑制することができる。この結果、局所的な温度上昇を抑制し、IGBTのターンオフ動作時の電流遮断能力を向上させることができる。図14は、比較例1,2と実施の形態1の電流遮断能力JCbreakを比較した図である。この図から分かるように、PN接合領域にN型層14とP型層15を設けた比較例2の電流遮断能力は、N型層14とP型層15を設けない比較例1の2倍である。さらに、実施の形態1の電流遮断能力は比較例1の3.5倍である。図15は、PN接合領域のN型層14とP型層15の影響を抵抗値に換算し、その値の許容範囲を示す図である。縦軸は、ターンオフ時にデバイスが破壊せずに遮断可能な最大の電流密度JCbreakを、比較例1の値JCbreak ́を基準として規格化した値である。比較例1が定格電流密度の電流遮断能力しか保有せず、電流遮断能力として定格電流密度の2倍以上保証する必要があると考えると、縦軸の値が2.0以上である必要がある。よって、PN接合領域の抵抗値を300Ω以上にする必要がある。図16は、本発明の実施の形態1に係る半導体装置の変形例1を示す断面図である。P型層15が無い点が実施の形態1とは異なる。この場合でも、N型層14の抵抗成分により、PN接合領域における局所的な高電界を抑制し、高電界強度によるイオンインパクト現象を抑制することができる。この結果、局所的な温度上昇を抑制し、IGBTのターンオフ動作時の電流遮断能力を向上させることができる。図17は、本発明の実施の形態1に係る半導体装置の変形例2を示す断面図である。N型層14とP型層15が無く、P型層11とエミッタ電極9のコンタクトが無い点が実施の形態1とは異なる。これにより、IGBTがオン状態の終端領域でのキャリア発生が少なくなり、ターンオフ時にエミッタ側のキャリア濃度が下がる。また、PN接合領域と終端領域の境界部の電界緩和により、コレクタ側への空乏化が促進し、局所的な温度上昇による熱破壊を抑制し、PN接合領域における電流密度の増加を抑制することができる。また、PN接合領域における電流の流れ経路を延長することで、抵抗成分を増加させる。これにより、PN接合領域における局所的な高電界を抑制し、高電界強度によるイオンインパクト現象を抑制することができる。この結果、局所的な温度上昇を抑制し、IGBTのターンオフ動作時の電流遮断能力を向上させることができる。なお、本実施の形態では、N型バッファ層18とN型バッファ層20の境界は、PN接合領域と終端領域の境界に位置している。ただし、これに限らず、その境界が、PN接合領域の内部、活性領域とPN接合領域の境界、終端領域内部に位置していてもよい。図18は、N型バッファ層の境界位置とターンオフ特性の関係を示す図である。図19は、N型バッファ層の境界位置とオン電圧特性の関係を示す図である。図18の縦軸は、ターンオフ時にデバイスが破壊せずに遮断可能な最大の電流密度JCbreakを、比較例1の値JCbreak ́を基準として規格化した値である。図19の縦軸は、オン電圧VCEsatを比較例1の値VCEsat ́を基準として規格化した値である。横軸は、PN接合領域と終端領域の境界を原点0、チップ端を1、チップ中心を-1としている。IGBTのオン状態への悪影響なく、ターンオフ遮断能力を向上するには、境界位置を-0.05以上とする必要がある。この位置は、トランジスタ領域内の最外周のトレンチゲートの外端部である。実施の形態2.図20は、本発明の実施の形態2に係る半導体装置を示す断面図である。トランジスタ領域及び終端領域において、N-型ドリフト層1の下にN型バッファ層22が設けられている。トランジスタ領域及びPN接合領域において、N型バッファ層22の下にP型コレクタ層23が設けられている。終端領域において、N型バッファ層22の下にP型コレクタ層24が設けられている。P型コレクタ層23,24にコレクタ電極21が接続されている。その他の構成は実施の形態1と同様である。図21は、図20のE-E ́及びF-F ́に沿った不純物濃度分布を示す図である。P型コレクタ層24のピーク不純物濃度は、N-型ドリフト層1よりも高く、N型バッファ層22より低い。P型コレクタ層24は、コレクタ電極21とはオーミックコンタクトを構成していない。続いて、実施の形態2の効果について説明する。実施の形態2では、IGBTが逆耐圧する時エミッタが高電位、コレクタが低電位、P型コレクタ層24とN型バッファ層22がPN接合を構成するため、逆耐圧を持ち、IGBTの逆耐圧耐量が向上し、逆耐圧モードでのリーク電流を抑制することができる。また、実施の形態2では、P型コレクタ層24のピーク不純物濃度は、N-型ドリフト層1よりも高く、N型バッファ層22より低い。これにより、IGBTのオン状態時に終端領域においてコレクタ側からホールが注入されないため、終端領域のキャリア濃度の向上を抑制することができる。この結果、局所的な温度上昇を抑制し、IGBTのターンオフ動作時の電流遮断能力を向上させることができる。図22は、本発明の実施の形態2に係る半導体装置の変形例1を示す断面図である。P型層15が無い点が実施の形態2とは異なる。この場合でも、N型層14の抵抗成分により、PN接合領域における局所的な高電界を抑制し、高電界強度によるイオンインパクト現象を抑制することができる。この結果、局所的な温度上昇を抑制し、IGBTのターンオフ動作時の電流遮断能力を向上させることができる。図23は、本発明の実施の形態2に係る半導体装置の変形例2を示す断面図である。N型層14とP型層15が無く、P型層11とエミッタ電極9のコンタクトが無い点が実施の形態2とは異なる。これにより、IGBTがオン状態の終端領域でのキャリア発生が少なくなり、ターンオフ時にエミッタ側のキャリア濃度が下がる。また、PN接合領域と終端領域の境界部の電界緩和により、コレクタ側への空乏化が促進し、局所的な温度上昇による熱破壊を抑制し、PN接合領域における電流密度の増加を抑制することができる。また、PN接合領域における電流の流れ経路を延長することで、抵抗成分を増加させる。これにより、PN接合領域における局所的な高電界を抑制し、高電界強度によるイオンインパクト現象を抑制することができる。この結果、局所的な温度上昇を抑制し、IGBTのターンオフ動作時の電流遮断能力を向上させることができる。なお、上記の実施の形態では4500Vの高耐圧の半導体装置について説明したが、耐圧に関わらず上記の効果を得ることができる。また、上記の実施の形態ではトランジスタ領域のIGBTがトレンチゲート構造の場合について説明したが、平面ゲート構造の場合でも上記の効果を得ることができる。また、終端領域にP型層16からなるガードリングを形成した場合について説明したが、耐圧を保持する他の構造でも上記の効果を得ることができる。また、上記の実施の形態に係る半導体装置は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでも、本実施の形態に記載の効果を得ることができる。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体装置を用いることで、この素子を組み込んだ半導体モジュールも小型化できる。また、半導体装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。"