"無線周波数信号を変調するよう構成されるスイッチングモジュールに対して、略定常状態の正電圧信号と、略定常状態の負電圧信号とを生成する装置であって、前記正電圧信号及び前記負電圧信号は、前記スイッチングモジュールのスイッチングイベントの間略安定なままである装置において、前記正電圧信号よりも低い電圧レベルを有する略定常状態の基準電圧信号を生成するバイアス信号生成モジュールと、前記正電圧信号を生成する正信号生成モジュールであって、第1のキャパシタを有し、該第1のキャパシタを用いて前記基準電圧信号に基づき前記正電圧信号の一部を生成する前記正信号生成モジュールと、前記負電圧信号を生成する負信号生成モジュールであって、第2のキャパシタを有し、該第2のキャパシタを用いて前記基準電圧信号に基づき前記負電圧信号の一部を生成する前記負信号生成モジュールとを有する装置。前記正信号生成モジュールは、少なくとも部分的に前記基準電圧信号に基づき正キャパシタ制御信号を生成し、前記第1のキャパシタを用いて少なくとも部分的に前記正キャパシタ制御信号に基づき前記正電圧信号の一部を生成し、及び/又は前記負信号生成モジュールは、少なくとも部分的に前記基準電圧信号に基づき負キャパシタ制御信号を生成し、前記第2のキャパシタを用いて少なくとも部分的に前記負キャパシタ制御信号に基づき前記負電圧信号の一部を生成する、請求項1に記載の装置。前記バイアス信号生成モジュールは、前記基準電圧信号が温度非依存である場合に該基準電圧信号を生成するよう部分的に共通シリコンオンインシュレータSOIウェハーに形成される第1のFET素子及び第2のFET素子を用いる、請求項1又は2に記載の装置。前記基準電圧信号の電圧の大きさに対する前記正電圧信号の電圧の大きさの比は約1.5から4であり、任意に、前記基準電圧信号の電圧の大きさに対する前記負電圧信号の大きさの比は約1.5から4である、請求項2に記載の装置。前記バイアス信号生成モジュールは、更に、第1のFETバイアス信号及び第2のFETバイアス信号を生成し、前記正信号生成モジュールは、少なくとも前記第1のFETバイアス信号を用い、前記負信号生成モジュールは、少なくとも前記第2のFETバイアス信号を用いる、請求項1乃至4のうちいずれか一項に記載の装置。前記正信号生成モジュールは、電流ドレインを生成するよう少なくとも部分的に前記第1のFETバイアス信号を用い、任意に、前記負信号生成モジュールは、電流ソースを生成するよう少なくとも部分的に前記第2のFETバイアス信号を用いる、請求項5に記載の装置。前記正信号生成モジュールは差動モジュールを有し、該差動モジュールは、前記電流ドレインを用い、前記正電圧信号の信号電圧レベルと前記基準電圧信号の電圧レベルとの間の差を決定し、任意に、前記負信号生成モジュールは差動モジュールを有し、該差動モジュールは、前記電流ソースを用い、前記負電圧信号の信号電圧レベルと前記基準電圧信号の電圧レベルとの間の差を決定する、請求項6に記載の装置。前記バイアス信号生成モジュールは、少なくとも部分的に前記第1のFETバイアス信号及び前記基準電圧信号に基づき略安定した内部電圧信号を生成する、請求項1乃至7のうちいずれか一項に記載の装置。前記正信号生成モジュールは、前記内部電圧信号により部分的に前記正電圧信号を生成し、任意に、前記負信号生成モジュールは、前記内部電圧信号により部分的に前記負電圧信号を生成する、請求項8に記載の装置。前記正信号生成モジュールは、前記正電圧信号の約半分の大きさの電圧レベルを生成するよう前記第1のキャパシタを用い、任意に、前記負信号生成モジュールは、前記負電圧信号の約半分の大きさの電圧レベルを生成するよう前記第2のキャパシタを用いる、請求項8に記載の装置。無線周波数信号を変調するよう構成されるスイッチングモジュールに対して、略定常状態の正電圧信号と、略定常状態の負電圧信号とを生成する方法であって、前記正電圧信号及び前記負電圧信号は、前記スイッチングモジュールのスイッチングイベントの間略安定なままである方法において、前記正電圧信号よりも低い電圧レベルを有する略定常状態の基準電圧信号を生成するステップと、第1のキャパシタを用いて、前記基準電圧信号に基づき前記正電圧信号の一部を生成するステップと、第2のキャパシタを用いて、前記基準電圧信号に基づき前記負電圧信号の一部を生成するステップとを有する方法。少なくとも部分的に前記基準電圧信号に基づき正キャパシタ制御信号を生成し、前記第1のキャパシタを用いて少なくとも部分的に前記正キャパシタ制御信号に基づき前記正電圧信号の一部を生成するステップを更に有し、任意に、少なくとも部分的に前記基準電圧信号に基づき負キャパシタ制御信号を生成し、前記第2のキャパシタを用いて少なくとも部分的に前記負キャパシタ制御信号に基づき前記負電圧信号の一部を生成するステップを更に有する、請求項11に記載の方法。前記基準電圧信号が温度非依存である場合に該基準電圧信号を生成するよう部分的に共通シリコンオンインシュレータSOIウェハーに形成される第1のFET素子及び第2のFET素子を用いるステップを更に有する、請求項11又は12に記載の方法。前記基準電圧信号の電圧の大きさに対する前記正電圧信号の電圧の大きさの比は約1.5から4であり、任意に、前記基準電圧信号の電圧の大きさに対する前記負電圧信号の大きさの比は約1.5から4である、請求項12に記載の方法。第1のFETバイアス信号及び第2のFETバイアス信号を生成するステップを更に有する、請求項11乃至14のうちいずれか一項に記載の方法。電流ドレインを生成するよう少なくとも部分的に前記第1のFETバイアス信号を用いるステップを更に有し、任意に、電流ソースを生成するよう少なくとも部分的に前記第2のFETバイアス信号を用いるステップを更に有する、請求項15に記載の方法。前記正電圧信号の信号電圧レベルと前記基準電圧信号の電圧レベルとの間の差を決定するよう部分的に前記電流ドレインを用いるステップを更に有する、請求項16に記載の方法。前記負電圧信号の信号電圧レベルと前記基準電圧信号の電圧レベルとの間の差を決定するよう部分的に前記電流ソースを用いるステップを更に有する、請求項16に記載の方法。少なくとも部分的に前記第1のFETバイアス信号及び前記基準電圧信号に基づき略安定した内部電圧信号を生成するステップを更に有する、請求項11乃至18のうちいずれか一項に記載の方法。前記内部電圧信号により部分的に前記正電圧信号を生成するステップを更に有し、任意に、前記内部電圧信号により部分的に前記負電圧信号を生成するステップを更に有する、請求項19に記載の方法。前記正電圧信号の約半分の大きさの電圧レベルを生成するよう前記第1のキャパシタを用いるステップを更に有し、任意に、前記負電圧信号の約半分の大きさの電圧レベルを生成するよう前記第2のキャパシタを用いるステップを更に有する、請求項11乃至20のうちいずれか一項に記載の方法。本発明は、上記のような信号を供給する装置及び方法を提供する。上記の課題を解消するよう、本発明は、無線周波数信号を変調するよう構成されるスイッチングモジュールに対して、略定常状態の正電圧信号と、略定常状態の負電圧信号とを生成する装置であって、前記正電圧信号及び前記負電圧信号は、前記スイッチングモジュールのスイッチングイベントの間略安定なままである装置において、前記正電圧信号よりも低い電圧レベルを有する略定常状態の基準電圧信号を生成するバイアス信号生成モジュールと、前記正電圧信号を生成する正信号生成モジュールであって、第1のキャパシタを有し、該第1のキャパシタを用いて前記基準電圧信号に基づき前記正電圧信号の一部を生成する前記正信号生成モジュールと、前記負電圧信号を生成する負信号生成モジュールであって、第2のキャパシタを有し、該第2のキャパシタを用いて前記基準電圧信号に基づき前記負電圧信号の一部を生成する前記負信号生成モジュールとを有する装置を提供する。また、上記の課題を解消するよう、本発明は、無線周波数信号を変調するよう構成されるスイッチングモジュールに対して、略定常状態の正電圧信号と、略定常状態の負電圧信号とを生成する方法であって、前記正電圧信号及び前記負電圧信号は、前記スイッチングモジュールのスイッチングイベントの間略安定なままである方法において、前記正電圧信号よりも低い電圧レベルを有する略定常状態の基準電圧信号を生成するステップと、第1のキャパシタを用いて前記基準電圧信号に基づき前記正電圧信号の一部を生成するステップと、第2のキャパシタを用いて前記基準電圧信号に基づき前記負電圧信号の一部を生成するステップとを有する方法を提供する。本発明の実施形態によれば、可変負荷デバイスへ安定した電圧及び電流信号を提供することが可能となる。図1は、様々な実施形態に従うバイアス信号生成アーキテクチャBSGA10の略ブロック図である。BSGA10は、ベースバイアス信号生成モジュールBBSGM100と、差動発振器モジュールDOM200と、正電圧電荷ポンプモジュールPVCPM300と、負電圧電荷ポンプモジュールNVCPM400と、正電圧クランピングモジュールPVCM15と、負電圧クランピングモジュールNVCM17と、電源モジュール18と、スイッチングモジュール22とを有する。電源モジュール18は、可変電源信号VDDを供給してよく、モジュール18は、1又はそれ以上のバッテリ、キャパシタ又は他の電気エネルギ生成素子を有してよい。PCM18は、所定の電圧又は電流レベルを有するVDD信号を供給するよう設計されてよい。エネルギ生成素子の性能は、温度、負荷、経年劣化、及び枯渇レベルの関数として変化しうる。例えば、単一のセルバッテリは、最初は約4ボルトの電圧レベルを有する信号を供給するが、バッテリが消耗し且つ温度又は負荷が変動するにつれて2ボルト以下にまで低下しうる。BSGA10は、スイッチングモジュール22のために1又はそれ以上のVDD_LS、VSSを生成する。VDD_LSは、正レール供給信号であってよく、VSSは、負レール供給信号であってよい。スイッチングモジュール22からの負荷は、概して、当該モジュールが1又はそれ以上のスイッチングイベントを行う場合に有意に変化する。例えば、無線周波数RFスイッチを有するスイッチングモジュール22は、スイッチングイベント間の公称負荷及びその場合に負荷ごとの高速な立ち上がり時間を有する有意な負荷IN_SIGNALを有してよい。BSGA10は、1又はそれ以上の電源モジュール18から可変供給信号VDDを受信する一方で、スイッチングモジュール22の負荷要求を満足することができなければならない。更に、BSGA10は、最小限のエネルギ効率的な電力消費によりそれらの機能を実行するとともに、負荷信号VDD_LS及びVSSに対してほとんど又は全く不要なノイズを与えないようにしなければならない。一実施形態において、ベースバイアス信号生成モジュールBBSGM100、差動発振器モジュールDOM200、正電圧電荷ポンプモジュールPVCPM300、負電圧電荷ポンプモジュールNVCPM400、正電圧クランピングモジュールPVCM15、及び負電圧クランピングモジュールNVCM17は、全体的に又は部分的に、PSM18からVDD信号を受け取って、信号VDD_LS及びVSSを有効に生成するよう動作する。BBSGM100は、PSM18から可変電圧信号を受け取って、複数の安定したバイアス信号BIASP1、BIASP2、BIASN1、BIASN2及び内部の正レール供給VDD_INTを生成してよい。一実施形態で、BBSGM100は、2.3ボルトから5.5ボルトの電圧レベルを有する受信VDD信号により機能してよい。然るに、BBSGM100は、電源モジュール18からの外部供給信号VDDを有効にレギュレートしてよい。図1に示されるように、PVCM15は、P形ダイオード11A、11Bと、抵抗12A、12B、12Cとを有してよい。一実施形態で、信号VDD_LSは、約3.4ボルトであるよう目標とされる。ダイオード11Aは、スイッチングイベントの間、ノードVDD_LSをノードVPOS正電圧電荷ポンプモジュール300の出力に密に結合する。ダイオード11Aは、スイッチングイベントの間、抵抗12A、12B、12C及びあらゆるキャパシタを有効にバイパスすることができる。一実施形態で、ダイオード11Aは、定常状態の間は電圧降下を有さないダイオード11Aにかかる電圧は0である。。VPOSは、正電圧信号をPVCM15へ供給する。抵抗12A、12B、12Cは、フィルタをかけてVPOSからの電流引き込みをVDD_LSに制限する。ダイオード11Aは、VPOSの電圧レベルがVDD_LSの電圧レベルよりも大きい場合に順方向バイアスをかけられる。ダイオード11Bは、信号VDD_INTの電圧レベルがVDD_LSの電圧レベルよりも大きい場合に順方向バイアスをかけられる。ダイオード11Bは、VDD_INTの電圧レベルが公称上2.3ボルトであるならば、VDD_LSを有効にクランプし又はVDD_LSにフロア値を与える。一実施形態で、ダイオード11A、11Bは、CMOS電界効果トランジスタFETであってよい。ダイオード11Aは、幅が約10ミクロン、長さが約0.4ミクロン、チャネル数mtが10であってよく、10/0.4/mt=10と表される。この用語を用いると、ダイオード11Bは、一実施形態において10/0.4/mt=5であってよい。抵抗12A、12B、12Cは、長さ及び幅がミクロンであり且つ抵抗がキロオームである場合に、幅/長さ/合成抵抗を有してよい。一実施形態においてこの用語を用いると、抵抗12A、12B、12Cは、夫々、約10.7/1.4/19.98、5.3/1.4/9.982、2.8/1.4/5.353であってよい。図2Aを参照して後述されるように、BBSGM100は、電圧レギュレータモジュールVRM110と、バンドギャップ基準モジュールBRM140と、基準電圧及び電流発生器モジュールRVCGM170と、起動及びスタンバイモジュールSSM190とを有してよい。VRM110は、可変電圧外部信号VDDを受け取って、安定した内部電圧信号VDD_INT_SBを生成してよい。BRM140は、内部信号VDD_INT_SBを受け取って、安定した基準信号VBGを生成してよい。基準電圧及び電流発生器モジュールRVCGM170は、VBG及びVDD_INT_SBを受け取って、P形デバイスBIASP1、BIASP2のための第1及び第2のバイアス信号と、N形デバイスBIASN1、BIASN2のための第1及び第2のバイス信号とを生成してよい。DOM200は、BBSGM100によって生成される安定したバイアス信号BIASP1、BIASP2、BIASN1、BIASN2及び内部正レール供給VDD_INTを受け取って、1又はそれ以上の発振又はクロック信号OSC1、OSC2を生成する。一実施形態で、DOM200は、図9Aに示されるような三段式差動インバータを容量結合されてよい。一実施形態で、各段203Aは、P-MOSデバイス204A及びN-MOSデバイス204F図9Bを参照を別個に駆動するようカップリングキャパシタを使用してよい。差動インバータなしで、出力段で差動変換に対してシングルエンドとすることで、他の実施形態も可能である。PVCPM300は、BBSGM100によって生成される安定したバイアス信号BIASP1、BIASP2、BIASN1、BIASN2及び内部正レール供給VDD_INTと、DOM200からのOSC1、OSC2とを受け取ってよい。PVCPM300は、正電圧信号出力VPOSを供給する。一実施形態で、スイッチングモジュール22は、3つの電圧信号、すなわち、接地GND、正電圧信号VDD_LS、及び負電圧信号VSSを受け取ってよい。PVCPM300のVPOS信号は、レギュレートされた正レール電圧VDD_LSを与える。一実施形態で、信号VDD_LSは、約3.4ボルトであるよう目標とされる。スイッチングモジュール22は、一般に、正確な時間フレーム範囲内一実施形態では、5マイクロ秒μs内で駆動されるべき大きなキャパシタンスを含む。一実施形態で、スイッチングイベント後のVSS信号回復時間は、OUT_SIGNALを生成するようスイッチングモジュール22によってスイッチングされる信号IN_SIGNALの高調波ニーポイントHKPに影響を及ぼしうる。一実施形態で、スイッチングイベント後のVDD_LS信号回復時間は、OUT_SIGNALを生成するようスイッチングモジュール22によってスイッチングされる信号IN_SIGNALの挿入損失に影響を及ぼしうる。VDD_LS信号の高速な整定時間は、スイッチングモジュール22によってスイッチングされる信号IN_SIGNALの挿入損失を減らしうる。NVCPM400は、負電圧信号VNEGを生成する。知られているように、NVCPM400は、理想的には、負荷イベント一実施形態では、スイッチングイベント後に直ちに落ち着くVNEG電圧レベルは所望レベルに戻る。。知られているように、信号整定時間は、スイッチングモジュール22のHKPに影響を及ぼしうる。図1に示されるように、NVCM17は、P形ダイオード11Cと、抵抗12D、12E、12Fとを有してよい。一実施形態で、信号VSSは、約-3.4ボルトであるよう目標とされる。ダイオード11Cは、スイッチングイベントの間、ノードVSSをノードVNEG負電圧電荷ポンプモジュール400の出力に密に結合してよい。ダイオード11Cは、抵抗12D、12E、12Fと、スイッチングイベントの間に生成されるあらゆるキャパシタンスとを有効にバイパスすることができる。一実施形態で、ダイオード11Cは、定常状態の間は電圧降下を有さないダイオード11Cにかかる電圧は0ボルトである。。VNEGは、負電圧信号をVSSに提供する。ダイオード11Cは、VNEGの電圧がVSSの電圧レベルよりも小さい場合に順方向バイアスをかけられる。一実施形態で、ダイオード11Cは、CMOS電界効果トランジスタFETであってよい。ダイオード11Cは、約10/0.4/mt=10であってよい。抵抗12D、12E、12Fは、夫々、約10.7/1.4/19.98、5.3/1.4/9.982、及び2.8/1.4/5.353の幅/長さ/合成抵抗を有してよい。図2Aは、様々な実施形態に従うベースバイアス信号生成モジュール100の略ブロック図である。知られているように、BBSGM100は、電圧レギュレータモジュールVRM110と、バンドギャップ基準モジュールBRM140と、基準電圧及び電流発生器モジュールRVCGM170と、起動及びスタンバイモジュールSSM190とを有してよい。VRM110は、外部の可変電圧信号VDDを受け取って、その電圧レベルを一実施形態では約2.3ボルトにレギュレートしてよい。VRM110は、レギュレートされた電圧VDD_INT_SBをBRM140及びRVCGM170へ供給する。BRM140は、基準電圧VDD_INT_SB信号を受け取って、一実施形態において約1.16ボルトのVBGバンドギャップ電圧信号を生成し、基準信号VBGをRVCGM170及びVRM110へ送る。VRM110は、VDD_INT_SBのレベルを決定し設定するためにVBG信号を使用してよい。一実施形態で、VBG信号レベルは、BRM140を含む抵抗結合及び物理的なダイオード素子構造の関数であってよい。RVCGM170は、VBG信号及びVDD_INT_SB信号を受け取って、一実施形態において約1.2マイクロアンペアμAの基準電流と、ゲートバイアス基準電圧BIASP1、BIASP2、BIASN1及びBIASN2とを生成する。図2Bは、様々な実施形態に従う電流ソースモジュール142の簡略図である。電流ソースCS-P142は、複数のカスケード接続されたP形電界効果トランジスタFET141A、141Bを有する。バイアス信号BIASP1及びBIASP2が安定している場合に、カスケード接続されたFET141A、141Bによって生成される電流も安定しており、一実施形態では約1.2μAで一定である。一実施形態で、バイアスゲート信号BIASP1は基本電流のレベルを設定する。BIASP2は、より高い出力インピーダンスをCS-P142へ提供する。一実施形態で、P-FET141A、141Bは、夫々、約4/2/mt=1、4/2/mt=1であってよい。図2Cは、様々な実施形態に従う電流シンクモジュールCS-N172の簡略図である。電流ソースCS-N172は、複数のカスケード接続されたN形電界効果トランジスタFET171A、171Bを有する。バイアス信号BIASN1及びBIASN2が安定している場合に、カスケード接続されたFET171A、171Bによって引き込まれる電流も安定しており、約1.2μAで一定である。一実施形態で、N-FET171A、171Bは、夫々、約4/2/mt=1であってよい。CS-P及びCS-N及び夫々のゲートバイアス信号BIASP1、BIASP2、BIASN1及びBIASN2の使用は、電流ソース及びシンクレベルを制御するための抵抗及びトランジスタの使用を減らしうる。一実施形態で、CS-P142及びCS-N172は、VRM110、BRM140、DOM200、PVCPM300、及びNVCPM400における演算増幅器OPAMP及び演算相互コンダクタンス増幅器OTAで使用される。RVCGM170は、VBG信号を受け取り、既知の抵抗を用いて既知の電流IREFにより信号を生成してよい。また、RVCGM170は、ゲートバイアス信号BIASP1、BIASP2、BIASN1及びBIASN2を生成する。一実施形態で、BBSGM100は、起動及びスタンバイ構成要素190、120、150、180を更に有してよい。知られているように、一実施形態で、VRM110、BRM140、及びRVCGM170は、基準信号を他のモジュールDOM200、PVCPM300、NVCPM400に供給してよい。同様に、BRM140は、基準信号をVRM110及びRVCGM170に供給する。スタンバイ状態及び起動の間、SSM190は、DOM200、PVCPM300、NVCPM400の各モジュールの動作を停止するようVDD_INT信号を抑制してよい。VDD_INT信号のそのような中断は、アーキテクチャ10の電力消費を低減しうる。BBSGM100は、スタンバイ及びウェイク信号を受け取って処理するために依然として動作してよい。図3は、様々な実施形態に従うPVCPM300のブロック図である。PVCPM300は、制御モジュール310及び電荷ポンプモジュール340を有してよい。制御モジュール310は、ゲートバイアス信号BIASP1、BIASP2、BIASN1、BIASN2、内部電圧信号VDD_INT、VBG及びVDD_LSを受け取って、所望の電圧信号レベルを表す制御信号POS_CP_VDDを生成してよい。電荷ポンプモジュール340は、POS_CP_VDD信号及びクロック信号OSC1、PSC2を受け取って、正電圧信号VPOSを生成してよい。図4は、様々な実施形態に従うNVCPM400のブロック図である。NVCPM400は、制御モジュール410及び電荷ポンプモジュール440を有してよい。制御モジュール410は、ゲートバイアス信号BIASP1、BIASN1、BIASN2、内部電圧信号VDD_INT、VBG及びVSSを受け取って、所望の電圧信号レベルを表す制御信号NEG_CP_VDDを生成してよい。電荷ポンプモジュール440は、NEG_CP_VDD信号及びクロック信号OSC1、OSC2を受け取って、負電圧信号VNEGを生成してよい。図5Aは、様々な実施形態に従う電圧及び電流調整モジュールVRM110のブロック図である。図5Aに示されるように、VRM110は、OTA114と、LDO124と、分圧器121と、シュミットトリガ112と、スタンバイ-起動モジュール130とを有してよい。分圧器121は、フィードバック信号として内部電圧信号VDD_INT_SBを受け取って、一実施形態において、内部電圧信号VDD_INT_SBの約2分の1の電圧信号1/2VDD_INTを生成してよい。OTA114は、外部電圧信号VDDと、内部バンドギャップ基準信号VBGと、内部電圧VDD_INT_SBの2分の1に等しい電圧基準1/2VDD_INTとを受け取ってよい。OTA114は、信号VBGと1/2VDD_INT_SBとの間の差を決定する。一実施形態で、VBG信号電圧レベルは、信号VDD_INT_SBの所望内部電圧の約2分の1である。然るに、OTA差分信号は、VDD_INT_SB信号の現在の電圧レベルと所望の電圧レベルとの間の差を表す。OTA114は、決定された電圧レベル差分信号の関数として信号が変化する場合にLDO制御信号を生成する。一実施形態で、低ドロップ出力LDOモジュール124は、VDD信号を受け取って、OTA114によって生成されるLDO制御信号に基づいて内部電圧信号VDD_INT_SBを生成する。シュミットトリガ112は、BIASP1が所望の電圧レベルに達する場合に作動するよう設定されてよい。BIASP1の所望の所定電圧レベルは、BBSGM100が起動又はスタンバイイベントの後に完全に動作していることを示すことができる。スタンバイ-起動モジュール130は、再起動又はスタンバイイベントの後にVRM110の動作ステータスを決定するためにトリガ112の信号を使用してよい。図5Bは、様々な実施形態に従う電圧及び電流調整モジュールVRM110の簡略図である。図5Bに示されるように、VRM110は、OTA114と、低ドロップ出力FETLDO124と、分圧器121と、抵抗122とを有してよい。OTA114は、一実施形態で、約1.2μAの電流シンクを生成するようCS-N172を有してよい。また、OTA114は、カスケード接続された内在するN形FET117A、厚膜標準タイプのP形FETTRP118A、及び標準タイプのN形FETRN116Aと、カスケード接続された内在するN形FET117B、標準タイプの薄膜P形FETTRP118V、及び標準タイプのN形FETRN116Bとを有する。FET118A、118B、116A、116Bは、116A、116Bのゲートにおける入力間の差を決定する相互インピーダンス増幅器を形成する。TIN117A、117Bは、それら各自のゲートにおいて結合されてよい。基準信号VBG一実施形態では、約1.16ボルトは、FET116Bのゲートで受信されてよい。他のトランジスタ116Aのゲートは、分圧器121によって分割された電圧信号1/2VDD_INT一実施形態では、内部電圧信号VDD_INT_SBの2分の1を受け取る。一実施形態で、TRP-FET118A、118Bは、夫々、約4/2/mt=1、4/2/mt=1であってよい。TIN-FET117A、117Bは、夫々、約4/1/mt=1、4/1/mt=1であってよい。RN-FET116A、116Bは、夫々、約4/2/mt=1、4/2/mt=1であってよい。カスケード接続された電流シンクN-FET115A、115Bは、上述されたように、夫々、約4/2/mt=1、4/2/mt=1であってよい。分圧器121は、複数の抵抗123A、123Bを有してよい。抵抗123A、123Bの抵抗が略等しい場合、FET116Aのゲートは、内部電圧信号VDD_INT_SBの約2分の1である。一実施形態で、抵抗123Aは、約604キロオームの抵抗を有してよく、夫々約13.5/1.4/50.34/ms=2及び13.5/1.4/553.7/ms=22である抵抗を含む複数の結合された抵抗を有してよい。抵抗123Bは、約604キロオームの抵抗を有してよく、夫々約13.5/1.4/25.17/ms=1、13.5/1.4/75.51/ms=3、13.5/1.4/302/ms=12及び13.5/1.4/201.4/ms=8である抵抗を含む複数の結合された抵抗を有してよい。LDO124は、OTA114からそのゲート信号を受信するTRPである。LDO124は、ゲート信号に基づいて内部電圧信号VDD_INT_SBを生成又はレギュレートする。一実施形態で、LDO124のTRPは、約10/0.5/mt=8であってよい。然るに、VRM110は、2.3から5.5ボルトの電圧範囲を有する外部信号VDDを受け取って、一実施形態において約2.3ボルトである内部電圧信号を供給してよい。カスケード接続されたTIN117A、117Bは、OTA114での出力電圧を生成するよう差動負荷118A、118Bから差動対116A、116Bのドレイン電圧を中断してよい。TRP対118A、118Bは、電流ミラー型差動負荷を形成してよい。一実施形態で、OTA114は、実際上、VDDが変動しうる場合に、より高い電圧を扱うことができる能動負荷を有する差動対であってよい。抵抗121A、121Bは、夫々、約9.5/1.4/35.52/ms=2及び50.9/1.4/377.7/ms=4であってよい。図6Aは、バンドギャップ基準モジュールBRM140のブロック図であり、図6Bは、様々な実施形態に従うBRM140の簡略図である。図6A及び図6Bに示されるように、BRM140は、OTAモジュール150と、バンドギャップモジュール160と、スタンバイ-起動モジュール164とを有してよい。バンドギャップモジュール160は、OTA150によって測定される電圧差を生成するよう異なったチャネル幅を有するダイオード162A、162B、162C及び抵抗161A、161B、161Bを有してよい。ダイオード162A、162B、162Cは、一実施形態において、夫々、約1.4/1.6/mp=1、34.2/1.6/mp=6、及び14.4/1.6/mp=1であってよい。OTA150は、基準電圧信号VBG一実施形態では、約1.16ボルトを生成するよう、決定された差を用いてよい。一実施形態で、ダイオード162A、162B、162Cはいずれも単一のCMOSウェハーに形成されてよく、チャネル長さが同じである一実施形態では、1.6μmことにより、温度及びウェハー処理による動作上の不一致は、ダイオード162A、162B、162Cの間の実効的な差バンドギャップを変化させない。従って、関連するダイオード162A、162B、162Cバンドギャップは、ウェハーごとに安定しており、温度非依存であってよい。一実施形態で、結果として得られるVBGレベルは、既知のダイオード特性ダイオード形成処理及び材料によって知られる。に基づいて、そのようにして知られる。スタンバイ-起動モジュール164は、START_FLAGの状態に基づいてダイオード162B、162CをバイパスするRNFET153Cを有する。RNFET153Cは、一実施形態で、約4/1/mt=1であってよい。述べられたように、バンドギャップモジュール160は、図6Bに示されるように、抵抗161A、161B及び161Cを更に有してよい。抵抗161B、161Cは、夫々、約13.4/1.4/199.8/ms=8及び13.4/1.4/224.8/ms=9であってよい。抵抗161Aは、直列な2つの抵抗を有してよく、それらの抵抗は、夫々、約13.4/1.4/424.7/ms=17及び13.4/1.4/24.98/ms=1であってよい。一実施形態で、OTA150は、カスケード接続されたFETRP151A、151B及び151C、151Dを夫々有する2つの電流ソースCS-P142を有してよい。FETRP151A、151B、151C、151Dは、夫々、約4/2/mt=1であってよい。一実施形態で、夫々のCS-P142は、約1.2μAの電流ソースを提供してよい。RP対152A、152B及びRN対153A、153Bは、増幅器を形成してよい。増幅器は、CS-PRP対151A、151Bによって形成からの定電流源と、ダイオード162A、162B及び抵抗161Cからの差動信号とを受け取ってよい。カスケード接続されたFETIN153F及びRN153Eは、第2の電流ソースCS-P142に結合されてよい。FET152A、152Bは、夫々、約10/2/mt=4であってよく、FET153A、153Bは、夫々、10/4/mt=2であってよく、FET153Fは、約7.5/0.5/mt=1であってよく、FET153Eは、約10/0.9/mt=1であってよい。OTA150は、FETIN153Dを更に有する。スタンバイ-起動モジュール164は、START_FLAGの状態に基づいてRNFET153BをバイパスするRNFET153Gを更に有してよい。RNFET153Gは、一実施形態において、約3/1/mt=1であってよい。バンドギャップ基準モジュール140は、スタンバイ-起動モジュール164を更に有してよい。起動モジュール164は、カスケード接続されたFETIN166A、FETRP166Bを有してよく、夫々のFETのゲートはVDD_INT_SU及びIREF_SU起動信号を受け取ってよく、更に、起動モジュール164は、出力バッファとして機能するFETIN153Dを有してよく、そのゲートは、FETRP166Bのドレインと、153E/F及び151C/Dから成る演算増幅器の第2の段増幅器の出力とに結合されている。FETIN166A、RP166B、IN153Dは、夫々、約4/1/mt=1、4/1/mt=1、及び14.6/0.5/mt=1であってよい。起動モジュール164は、VBG信号が適切な動作レベルに達することを確かにする。VDD_INT_SUはVDD_INTに基づき、IREF_SUはIREFに基づく。述べたように、スタンバイ-起動モジュール164は、RNFET153C及び153Gを更に有する。図7Aは、基準電圧及び電流発生器モジュールRVCGM170のブロック図であり、図7Bは、様々な実施形態に従うRVCGM170の簡略図である。図7A及び図7Bに示されるように、RVCGM170は、OTA180と、電流/バイアス電圧生成モジュールCBVGM192と、スタンバイ-起動モジュール188とを有してよい。OTA180は、カスケード接続されたTRN181A、181Bを有する電流シンクCS-N172を有してよい。FETTRN181A、181Bは、夫々、約4/2/mt=1、4/2/mt=1であってよい。一実施形態で、CS-N172は、約1.2μAの電流シンクを生成する。RN対182A、182B及びTRP対183A、183Bは、CS-N172TRN対181A、181Bから形成の一定電流シンクに結合される増幅器を形成する。FETTRP182A、182B、183A、183Bは、夫々、約4/2/mt=1であってよい。一実施形態で、OTA180は、LDO185及び抵抗186によって生成されるIVREF信号LDO185が電流ソースである場合に抵抗186を通る電流及びVBG信号の差を決定してよい。LDO185は、カスケード接続されたTRP184A、184Bを有する。一実施形態で、FETTRP184A、184Bは、夫々、約4/2/mt=2及び4/2/mt=2であってよいチャネルの数は電流ソース142の数の2倍であることに留意されたい。。従って、LDO185は、一実施形態において、BIASP1及びBIASP2が定常状態である場合に、約2.4μAの電流源を生成してよい。抵抗186は、一実施形態において、約494キロオームであってよい。LDO185が定常状態且つ494キロオームの抵抗で約2.4μAの電流を生成している場合に、信号又は点IVREFの電圧レベルは定常状態で約1.16ボルトであってよい。VBG信号の電圧レベルは、定常状態で約1.16ボルトであってよく、BRM140によって生成される。OTA180は、VBG基準信号及び有効に4つのゲートバイアス信号BIASP1、BIASP2、BIASN1及びBIASN2を用いてIVREF信号の生成をレギュレートする。一実施形態で、LDO185は、対応する電圧信号IVREFを生成するよう電流IREFを抵抗186へ供給してよい。CBVGM192は、ゲートバイアス信号BIASP1、BIASP2、BIASN1及びBIASN2を生成する。定常状態でIVREFの電圧レベルが185から2.4μAを受け取って約1.16ボルトである場合にBIASN1は、おおよそ、TRN187Bの閾レベル一実施形態では、0.7ボルトである。BIASN2は、カスケード接続されたTRN187A及びTRN189によりBIASN1よりも大きい一実施形態では約200mVだけ大きい。すなわち、0.9V。BIASP1は、供給レールVDD_INTよりもTRP186Aのおおよそ1閾値分だけ低い2.3Vよりも約0.7Vだけ低い。すなわち、1.6V。BIASP2は、TRP186EによりBIASP1よりも低い一実施形態では約200mVだけ低く、1.4V。TRP186A及びTRP186Bは、ゲートバイアス信号BIASP1及びBIASP2が定常状態一実施形態で、夫々、1.6ボルト及び1.4ボルトにある場合に1.2μAの定電流を生成する電流ソース186を形成することが知られる。TRP186Aは、物理的な構造が異なるために、TRP186Eとは異なったVgsゲート-ソース間電圧を有する。TRP186Aは約4/2ミクロン,mt=2の幅/長さを有してよく、TRP186Eは約2/8ミクロン,mt=1の長さ/幅を有してよく、TRP186Bは約4/2ミクロン,mt=1の幅/長さを有してよい。同様に、TRN189は、物理的な構造が異なるために、TRN187Bとは異なったVgsを有してよい。TRN187Bは、約4/2ミクロンの長さ/幅mt=1を有してよく、TRN189は約2/8ミクロンmt=1の幅/長さを有してよく、187Aは約4/2ミクロンmt=1の幅/長さを有してよい。CBVGM192は、TRN187C及びTRN187Dに結合されているTRP186C及びTRP186Dによって形成される電流ソース142を有してよく、夫々は一実施形態において約4/2/1であってよい。一実施形態で、BBSGM100は、定常状態で動作するよう、様々なモジュール110、140及び170によって生成されるゲートバイアス信号BIASP1、BIASP2、BIASN1及びBIASN2並びに基準信号VBGに依存する。アーキテクチャ10の残りのモジュールも、定常状態ゲートバイアス信号BIASP1、BIASP2、BIASN1及びBIASN2を必要とする。BBSGM100のモジュール110、140、170の間の相互依存を鑑み、起動又はスタンバイウェイク方法142図8が一実施形態において用いられてよく、BBSGM100が定常状態に達することを可能にする。更に、BBSGM100のコールドスタート又はスタンバイからの起動は、モジュールが方法又はアルゴリズム142を用いてよい場合に、上述されたように、付加的な起動/スタンバイモジュールによって制御されてよい。図8は、BBSGM100で用いられうる様々な実施形態に従う、BBSGM100のコールドスタート又はスタンバイからの作動のアルゴリズム142の簡略図である。コールドスタート又はスタンバイの間、BSGA10のキャパシタは放電されてよく、外部レール供給VDDは増大してよい。処理142で、VDD_INT_SB内部電圧スタンバイが、外部電圧VDDが増大するにつれて、プルアップされてよい動作141。一実施形態で、図5に示されたBBSGM100のVRM110は、VDDが増大する電流引き込みがOTA114で増大するにつれて電圧レベルを増大させるにつれてVDD_INT_SBをプルアップするスタンドアップモジュール122の抵抗121A、121Bを有してよい。VDD_INT_SBが増大し始めると、RVCGM170は機能して、ゲートバイアス信号BIASP1、BIASP2、BIASN1及びBIASN2を生成し始める。ゲートバイアス信号BIASP1、BIASP2、BIASN1及びBIASN2は、BRM140、RVCGM170、及びVRM110によって使用される動作143。一実施形態で、BRM140は、内部電圧信号VDD_INTがアクティブスタンバイ-起動モジュール164の閾値166A、166Bよりも大きくなるまで、定常状態バンドギャップ信号VBGを生成しない動作144、145。具体的に、FETIN166A、及びRP166Bは、起動の間VBGをVDD_INT_SUにプルアップするバルブを形成する。VDD_INT_SUは、起動時に接地GNDにあってよい。上述されたように、FETIN166A、RP166Bは、約4/1/mt=1、4/1/mt=1であってよく、166Aはより低い閾値、従って、より低い電圧降下を有してよい。定常状態で、信号VDD_INT_SU及びIREF_SUIの電圧レベルは同じであり、従って、バルブ166A、166Bは閉じられ、又は非アクティブ状態となりうる。その後、VBG信号は、BRM140が動作し始めると動作145、その公称レベル一実施形態では、約1.16Vまで増大する動作146。RVCGM170及びOTA180が動作し、次いで、VBG信号の電圧レベルと比較されるようIREF信号モニタされる電流レベル及び対応するIVREF信号モニタされる電圧レベルを生成する動作147。一実施形態で、アクティブ又は起動バルブ189A、189Bは、起動の間BIASP1及びBIASP2をプルアップしてよい。一実施形態で、起動バルブ189A、189Bは、夫々、カスケード接続されたFETTRN及びIPを有してよく、FETTRN及びIP固有P形は、夫々、約2/1/mt=1、2/1/mt=1であってよい。189A、189BのTRNゲートはVBG信号を受け取ってよく、189A、189BのIPゲートは信号IVREFに結合されてよい。定常状態で、信号IVREF及びVBGの電圧レベルは同じであり、従って、バルブ189A、189Bは閉じられ、又は非アクティブ状態となりうる。起動モジュール190、120、150及び180で使用される起動フラグstatupflagは、RVCGM170が定常状態に達する場合に動作147、それらのモジュールの終了動作に設定されてよい。ゲートバイアス信号BIASP1、BIASP2、BIASN1及びBIASN2が定常状態である場合、VRM110は、可変電圧レベル入力信号外部VDDから定常状態信号VDD_INTを有効に生成してよく、VDD_INT信号は、BSGA10の他のモジュールによって使用されてよい動作149。一実施形態で、シュミットトリガ112は、バイアス信号BIASP1、BIASP2を受け取って、トリガ112が始動されるまでOTA114及びLDO124の動作を制限してよい。次いで、VRM110は、可変電圧外部VDD信号からVDD_INT信号を有効に生成してよい。処理142が完了すると、ゲートバイアス信号BIASP1、BIASP2、BIASN1及びBIASN2、基準信号VBG、並びにVDD_INTは、BSGA10の他のモジュールによって使用される定常値を有してよい。この構成を鑑み、他のモジュールは、一定のゲートバイアス信号及び電圧供給信号の利用可能性に基づいて設計されてよい。述べられたように、BSGA10は、既知の定常電圧レベルを有する信号VDD_LS及びVSSをスイッチングモジュール22に供給してよい。BSGA10は、スイッチングイベントの間、信号VDD_LS、VSSの電圧レベルを保つよう要求されてよい。一実施形態で、BSGA10は、信号VDD_LS及びVSSの電圧レベルが負荷イベントの間一定なままであることを確かにするよう、電荷ポンプモジュール300、400正及び負を用いてよい。BSGA10は、一実施形態において電荷ポンプモジュール300、400の動作を制御するよう、差動発振器モジュール200を用いてよい。図9Aは、様々な実施形態に従う差動発振器モジュールDOM200の簡略図である。図9Aに示されるように、DOM200は、複数のリング発振器203Aと、発振器出力バッファ203Bと、抵抗201A、201Bと、キャパシタ202A~202Fとを有してよい。一実施形態で、DOM200は、BBSGM100によって生成されたゲートバイアス信号BIASP1、BIASP2、BIASN1及びBIASN2並びに内部電圧信号VDD_INTを受け取って、差動発振器又はクロック信号OSC1、OSC2を生成してよい。一実施形態で、DOM200は、三段式電流スターブAC結合発振器であってよい。一実施形態で、抵抗201A、201Bは、夫々、約96.2/1.4/356.6/ms=2及び144.3/1.4/267.4/ms=1であってよい。キャパシタ202A~202Fは、夫々、約18/8.9/941.6fF/mp=1、24.1/8.9/1.259pF/mp=1、0.800/6.9/37fF/mp=1、0.500/6.25/22.73fF/mp=1、17/9.6/958.7fF/mp=1、及び22.7/9.6/1.278pF/mp=1であってよい。スタンバイ又は起動の間、VDD_INT、BIASN1、BIASN2、BIASP1、及びBIASP2は接地GNDにあり、従って、DOM200は起動又はスタンバイの間は機能しない。一実施形態で、各リング発振器段203Aは、他の段203Aと逆位相で並んで結合されているシングルエンドインバータを有する。発振周波数を制御するよう、電流スターブ方式が用いられてよく、インバータは供給レールに直接に結合されず、電流ソース又は電流シンク図9Bの205A、206Aを介して共有レールに結合されている。図9Bは、様々な実施形態に従う差動発振器セル203Aの簡略図である。セル203Aは、TRP204E及びTRN204Fの組によって形成されるインバータ208Aを有し、インバータ208Aは、同じくTRP204E及びTRN204Fの組によって形成される他のインバータ208Bに逆位相インバータ209によって結合されている。逆位相インバータ209は、TRP204E及びTRN204Fの組によって形成されるインバータ209Aと、同じくTRP204E及びTRN204Fの組によって形成されるインバータ209Bとを有する。インバータ208A、208Bは、夫々、TRP対204Bによって形成される電流ソースCS-P205A及びTRN対204Aによって形成される電流シンクCS-N206Aに結合されている。インバータ208A、208Bの夫々の側におけるCS-P205A及びCS-N206Aの組み合わせは、インバータ208A、208Bから電流を奪う。また、インバータ209A及び209Bから形成される逆位相インバータ209は、TRP対204Dによって形成される電流ソースCS-P205B及びTRN対204Cによって形成される電流シンクCS-N206Bに結合されている。一実施形態で、CS-P205A及びCS-N206Aの電流引き込みは、夫々、CS-P205B及びCS-N206Bの電流引き込みよりも4倍大きい。FETTRP204B及びTRN204Aは、一実施形態において、約10/0.6/mt=1であってよい。電流ソース205Aは約1.2μAを生成してよく、電流ドレイン206Aは約1.2μAを引き込んでよい141A、141Bと同様。FETTRP204E及びTRN204Fは、一実施形態において、約1.6/0.35/mt=1であってよい。FETTRP204D及びTRN204Cは、一実施形態において、約2.5/0.6/mt=1であってよい。電流ソース205Bは約0.3μAを生成してよく、電流ドレイン206Bは約0.3μAを引き込んでよい。一実施形態で、TRP204Bの閾値は約0.7Vであり、これは、おおよそ、レールVDD_INT2.3VとBIASP11.6Vとの間の差である。一実施形態で、差動リングセル203Aは、ゲート信号BIASN2及びBIASP2を使用しない。動作において、信号のAC成分は、入力INP、INNを介してインバータゲート208A、208Bに送られる。ゲートバイアスがシフトするとき、P形及びN形デバイスTRN及びTRPは、発振を生じるよう動作を切り替えてよい。一実施形態で、キャパシタ211Aは約8.8/4.4/232.3fF/mp=1であってよく、従って、信号INP、INNのAC成分のみがインバータゲート208A、208Bのゲートへ送られる。DCバイアス信号はBIASP1及びBIASN1によって供給され、BIASP1、BIASN1における如何なるAC成分もアクティブ抵抗207によって除去される以下に記載。更に、CS-P205Aの1つが動作している場合に、TRP204B対は作動しており、夫々のTRN204A及びCS-N206Aは作動しておらず、電流は夫々の出力OUTN又はOUTPに供給される。同様に、CS-N206Aの1つが動作している場合に、TRN204A対は作動しており、夫々のTRP204B対及びCS-P205Aは作動しておらず、電流は夫々の出力OUTN又はOUTPに吸い込まれる。従って、アクティブリングセル203Aは台形波形線形な立ち上がり及び立ち下がりと、平坦な頂を有する。を生成することができる。述べられたように、逆位相又は逆並列インバータ209A、209Bは、1/4電流ソース及びシンク205B、205Aのために、208A、208Bによって形成されるインバータと比較して小さいインバータである。一実施形態で、インバータゲート208Aは、逆並列インバータ相補入力に結合されてよい。一実施形態で、DOM200の発振周波数は、他の実施形態における3.6MHzに対して、約8.2MHzである。FETTRP204B、204D及びTRN204A、204Cの長さは、他の実施形態における1.0μmに対して、DOM200の周波数を増大させるよう一実施形態において0.6μmであってよい。1.0μmから0.6μmへのFET長さの縮小は、一実施形態において、約66だけコアバイアス電流を増大させる。図9Cは、様々な実施形態に従う差動発振器バッファ203Bの簡略図である。図9Cに示されるように、バッファ203Bは、209C、209Dにより形成されるインバータと、電流ソースCS-P205C及び電流シンクCS-N206Cと、アクティブ抵抗207と、キャパシタ211Bとを有する。差動リングセル203Aと同様に、差動リングバッファ203BはAC結合され、INN及びINPでの受信信号はACとDCとの間で分割される。ABR207は、BIASP1及びBIASN1ゲートバイアス信号からTRP204G及びTRN204Hを駆動するようDCバイアスを生成し、一方、それらの信号に対して如何なるAC成分も伝えない。209C、209Dによって形成されるインバータは、2つの電流源と出力との間の電流ステアリングを行う。INNがINPを上回るとき、CS-N206CはOUTPからの電流を吸い込んでOUTPを下げ、CS-P205Cは電流をOUTNに供給してOUTNを高める。IPPがINNを上回るとき、CS-N206CはOUTNからの電流を吸い込んでOUTNを下げ、CS-P205CはOUTPに電流を供給してOUTPを高める。一実施形態で、電流シンクCS-N206C及びソースCS-P205Cは、シュートスルー電流を防ぐよう、CS-N206A及びCS-P205Aの電流の3倍を通す。図9Aに示されるキャパシタ202A~202Fは、BBSGM100への起こり得るフィードバックを防ぐ。FETTRP204J及びTRN204Iは、一実施形態において、約20/0.6/mt=2であってよい。電流ソース205Cは約3.6μAを生成してよく、電流ドレイン206Cは約3.6μAを引き込んでよい205A、206Aのレベルの3倍。FETTEP204G及びTRN204Hは、一実施形態で、約4/0.35/mt=1及び2/0.35/mt=1であってよい。一実施形態で、キャパシタ211Bは約10/4.3/257.7fF/mp=1であってよく、従って、信号INP、INNのAC成分のみがインバータ209C、209Dのゲートへ送られる。FETTRP204J及びTRN204Iの長さは、他の実施形態における0.8μmに対して、DOM200の周波数を増大させるよう一実施形態において0.6μmであってよい。0.8μmから0.6μmへのFET長さの縮小は、一実施形態において、約33だけコアバイアス電流を増大させる。図10は、様々な実施形態に従う対称形アクティブバイアス抵抗ABR207の簡略図である。ABR207は、入力信号からAC成分を除去して信号のDC成分を結合するために、大きな抵抗の代わりに使用されてよい。一実施形態で、ABR207は対称であり、何れの方向においても動作することができる。図10に示されるように、ABR207は、TIN213A、213B、TRN214A、214B、215A、215B、216A、216B、及びTIN217A、217Bを有してよい。TIN217A、217Bのソース及びドレインは、スイッチ可能キャパシタを有効に形成するよう結合されている。一実施形態で、TIN213A、213Bは約1.4/0.5/mt=1であってよく、TRN214A、214B、215A、215B、216A、216Bは約1.4/2/mt=1であってよく、TIN217A、217Bは同じく1.4/2/mt=1であってよい。動作において、NODEA及びNODEBは、NODEBの電圧レベルがNODEAの電圧レベルよりも低いか又は高いかの関数として有効に動作を切り換えてよい。一実施形態で、ABR207は、所与のDCバイアスでクロック信号にバイアスをかけるために使用されてよい。この実施形態では、NODEA又はNODEBはDCバイアスへ接続され、NODEA又はNODEBのうちの他方はクロックサイドに接続される。クロックサイド信号は、容量結合AC信号を含む。例えば、AC信号がNODEAに結合され、DCバイアスがNODEBに結合される場合に、NODEAはNODEBと同じDCバイアスを有する。ABR207は、例においてNODEAのAC成分に作用せず、NODEB信号からのDC成分のみをNODEAに送る。抵抗がDCバイアスを生成するために用いられる場合に一般的に存在するRC時定数遅延が存在しないならば、ABR207は極めて瞬時にNODEAとNODEBとの間のDCバイアスを追跡することが知られる。動作において、NODEAにおけるAC信号が立ち上がり、その電位がNODEBよりも大きいとき、ABR207の左側Aはアクティブであり、すなわち、動作する。しかし、NODEAにおけるAC信号が立ち下がり、その電位がNODEBよりも小さいときは、ABR207の右側Bがアクティブであり、すなわち、動作する。述べられたように、217A、217Bはキャパシタである。NODEAが立ち上がると、変位電流がTRN214Aへ送られ、更に、TRN215A、TIN213Aのゲートが、キャパシタ217Aを流れる変位電流によってプルアップされる。TIN213Aは一実施形態において任意であり、必要に応じて付加的なインピーダンスを提供する。この例では、AC経路は、NODEAからNODEBへと214A及び217Aを介して存在する。DC経路は、NODEAからNODEBへと213A及び215Aから形成される。TIN213A及びTRN215Aによって形成されるDC経路は、ABR207が即座にDCバイアスの変化を追跡することを可能にする。217A、217Bのキャパシタンスは電流追跡レートを調整する。一実施形態で、ABR207は、NODEA及びNODEBの夫々の電位レベルによってのみ影響を及ぼされる。NODEAの電位がNODEBの電位を下回る場合、ダイオード216Aはキャパシタ217Aを放電するよう動作してよいダイオード216Aは順方向バイアス状態となる。。従って、大きな抵抗と同様に小さい電流損失を生成するよう217A、217Bのキャパシタンスを小さくすることが望ましい。図11Aは、様々な実施形態に従うPバイアス電圧トラッカP-VT349Aの簡略図である。図11Bは、様々な実施形態に従うNバイアス電圧トラッカN-VT349Bの簡略図である。トラッカ349A、349Bは、クロック入力CLK_N及びCLK_Pを受け取り、夫々のダイオード接続FET348A、351Aの閾電圧と等しいVP-VT又はV-N-VTからDCオフセットを生成するスイッチキャパシタ回路として動作する。図11Aに示されるように、P-VT349Aは、TRPダイオード348A、RP348B、RN348C、及びキャパシタ347A、347Bを有する。P-VTは、クロック信号を受け取って、VとV-との間でDC信号を伝える。キャパシタ347A、347Bは、夫々、約0.500/1.4/5.362fF/mp=1及び約3.9/9/211.2fF/mp=1であってよい。TRP348A、348Bは、夫々、約5/0.5/mt=1及び約1.4/0.5/mt=1であってよい。RN348Cは約1.4/0.8/mt=1であってよい。RN351A、351Cは、夫々、約5/0.8/mt=1及び約1.4/0.5/mt=1であってよい。TRP351Bは約1.4/0.5/mt=1であってよい。図11Bに示されるように、N-VT349Bは、RNダイオード接続FET351Aと、TRP351Bと、RN351Cと、キャパシタ347A、347Bとを有する。N-VTは、クロック信号を受け取って、V-とVとの間でDC信号を伝える。P-VT349A及びN-VT349Bはダイオードとして動作する。残りの素子は、夫々のダイオードにバイアスをかけるようスイッチキャパシタ素子を形成する。N-VT349Bにおいては、DCバイアスはダイオード351Aの閾値をV-に足したものに等しく、P-VT349Aにおいては、DCバイアスはダイオード348Aの閾値をV-から引いたものに等しい。図12は、様々な実施形態に従う正電圧制御信号生成モジュールVCSGM310の簡略図である。図12に示されるように、VCSGM310は、OTA314と、分圧器312と、LDO317と、キャパシタ318とを有する。OTA314は、TRN316Bの対によって形成されるCS-N電流シンクと、TRP315Aの対及びTRN316Aの対によって形成される差動増幅器とを有する。OTA314は、基準信号VBGBBSGM100の出力と分圧後の電圧VDD_LSとの間の差を決定してよい。一実施形態で、VDD_LSは約3.4Vであり、VBGは約1.16Vである。分圧器312は、複数の抵抗311A、311Bを有し、それらの抵抗は、VDD_LSの公称値をVBGに略等しくするよう選択される一実施形態では、比1.16/3.4。一実施形態で、抵抗311Aは、約1074.96キロオームの総抵抗を有し、夫々約13.4/1.4/49.96/ms=2、13.4/1.4/499.6/ms=20、及び47.2/1.4/525.4/ms=6の少なくとも3つの直列な抵抗を有してよい。抵抗311Bは、約562.37キロオームの総抵抗を有し、夫々約47.2/1.4/175.1/ms=2、13.4/1.4/374.7/ms=15、及び3.3/1.4/6.278/ms=1の少なくとも3つの直列な抵抗を有してよい。従って、分圧器312は、VDD_LS信号を約65.65だけ低下させることができる一実施形態で、3.4Vが65.65だけ低下すると、1.16Vに等しい。。FETTRP317は、約12/0.4/1であってよい。キャパシタ318は、約9.65/5.6/321.9F/mp=1であってよい。FETTRP315A、TRN316A、及びTRN316Bは、夫々、約4/2/2、4/2/2、及び8/2/1であってよい。電流シンク316Cは、一実施形態において、約2.4μAを引き込んでよい。TRP317によって形成されるLDO低ドロップ出力レギュレータは、POS_CP_VDD制御信号の上限を制限又は設定する。一実施形態で、LDOTRP317のドレインは、ソース又は電源と同じ高さしかなく、すなわち、POS_CP_VDDの電圧レベルは、VDD_INTの電圧レベルすなわち、一実施形態で2.3ボルトと同じ大きさしか有さない。後述されるように、PVCPGM340は、POS_CP_VDDの電圧レベルの2倍の電圧レベルを有する信号VPOSを生成する。従って、スイッチングイベントの間、PVCPGM340から出力されるVPOS信号電圧レベルは、VDD_INT電圧レベルすなわち、一実施形態で4.6ボルトの2倍であってよい。そのような構成は、BBSGM100が、スイッチングイベント後に、より速く回復することを可能にし、BBSGM100の潜在的な挿入損失を低めることができる。キャパシタ318は、一実施形態において、POS_CP_VDD信号を安定させることができる。図13は、様々な実施形態に従う正電圧電荷ポンプ生成モジュールPVCPGM340の簡略図である。図13に示されるように、PVCPGM340は、P形電圧トラッカP-VT349Aと、N形電圧トラッカN-VT349Bと、ABR207と、キャパシタ341A、341B、341Cと、TRP353Aの対及びTRN353Bの対によって形成される上側インバータと、TRP535Cの対及びTRN353Dの対から形成される下側インバータとを有する。キャパシタ341A、341B、341Cは、一実施形態において、夫々、約4.5/16.45/441fF/mp=1、3.9/9.4/220.5fF/mp=1、3.9/9.1/213.5fF/mp=1であってよい。TRP353A、353Cは約12/0.4/mt=1であってよい。TRN353B、353Dは約6/0.4/mt=1であってよい。フライキャパシタ302A、302Bは、一実施形態において、約30/30/5.226pF/mp=1であってよい。PVCPGM340は、クロック信号OSC1、OSC2及び電圧信号POS_CP_VDDを受け取り、キャパシタ302A、302Bを夫々交互に充電及び放電して、信号VPOSを生成する。一実施形態で、各キャパシタ302A、302Bの下側プレートは、放電時には約1.7ボルトPOS_CP_VDDにあり、充電時には0ボルトにある。放電相の間、キャパシタ302A、302Bの上側プレートでの電圧は、信号POS_CP_VDDによって供給される下側プレート電圧レベル一実施形態では約1.7ボルトの約2倍、すなわち、一実施形態では約3.4ボルトであってよい。充電相の間、これらの上側プレートは約1.7ボルトPOS_CP_VDDにある。キャパシタ302A、302Bは、接続の極性が関連するMOSキャパシタであってよいことが知られる。また、PVCPGMは完全に対称であってよく、クロック信号OSC1、OSC2も完全に対称であってよいことが知られる。図13において述べられたように、P形電圧トラッカ349AのDCバイアス信号B1Aは、ABR207を通じて差動対353Aによって共有される。同様に、N形電圧トラッカ349BのDCバイアス信号B1Bは、ABR207を通じて差動対353Bによって共有される。同様に、FET対353C、353Dから形成される下側インバータでは、P形電圧トラッカ349AのDCバイアス信号B2Aは、ABR207を通じて差動対353Cによって共有される。同様に、N形電圧トラッカ349BのDCバイアス信号B2Bは、ABR207を通じて差動対353Dによって共有される。述べられたように、公称上、VPOSの電圧レベルは、POS_CP_VDDの電圧レベルの2倍に等しい。動作において、OSC1に対する入力信号がハイであり、且つ、OSC2に対する信号がローである場合に、TRP353A右側、TRN353B左側、TRP353C左側、TRN353D右側がオンされ、TRP353A左側、TRN353B右側、TRP353C右側、TRN353D左側がオフされる。同様に、OSC1に対する入力信号がローであり、且つ、OSC2に対する入力信号がハイである場合には、逆のことが起こる。夫々のキャパシタ302A、302BはPOS_CP_VDDのレベルに充電される。従って、VPOSは、2×POS_CP_VDDに等しい。一実施形態で、PVCPGM340は対称であり、従って、クロックDOM200は完全に対称な差動負荷を見る。図14A~14Dは、様々な実施形態に従う負電圧制御信号生成モジュールNCSGM410及び様々な構成要素の簡略図である。図15は、様々な実施形態に従う負電圧電荷ポンプ生成モジュールNVCPGM440の簡略図である。NCSGM410及びNVCPGM440は、2009年7月17日に出願されたLOWNOISEHIGHEFFICIENCYBIASGENERATIONCIRCUITSANDMETHODと題された、同一出願人によるPER-027-PCT同時係属する国際出願PCT/US2009/004149号明細書に記載されている。図14Aに示されるように、NCSGM410は、バッファ414と、分圧器412と、OTA420と、キャパシタバンク416と、キャパシタ418A、418B、418Cと、TRPP形FETLDO415Gと、N形FET416A及び416Bと、抵抗411A~Eとを有する。バッファ414は、TRP415A及び415Cの組並びにTRP415B及び415Dの組によって夫々形成されるCS-P電流ソースの対と、整合されたTRP415E及びTRP415Fの対とを有する。一実施形態で、抵抗411Aは、約587.53キロオームの総抵抗を有し、夫々約6.7/1.4/12.57/ms=1、13.4/1.4/49.96/ms=2、及び94.4/1.4/525/ms=3の少なくとも3つの直列な抵抗を有してよい。抵抗411Bは、約1700.87キロオームの総抵抗を有し、夫々約94.4/1.4/1575/ms=6、13.5/1.4/100.7/ms=4、及び13.5/1.4/25.17/ms=1の少なくとも3つの直列な抵抗を有してよい。FETTRP415A、415B、415C、415D、415E、415Fは、一実施形態において、約8/4/2であってよい。FETTRP415G、415Hは、夫々、約4/0.4/1及び4/1/1であってよい。FETTRN416A、416Bは、一実施形態において、約4/1/1であってよい。FETTRN417A、417B及び417Cは、夫々、約20/19.2/1、20/10/1、及び10/10/1であってよい。キャパシタ418A、418B及び418Cは、夫々、約7/7/292fF/mp=1、3/5.3/97.39fF/mp=1、及び4/9.6/230.7fF/mp=1であってよい。抵抗411C、411D及び411Eは、夫々、約62.6/1.4/232.2/ms=2、62.6/1.4/232.2/ms=2、及び28.3/1.4/630.8/ms=12であってよい。キャパシタバンク416は、4つのTIN形キャパシタ418A、418B、418C及び418Dを有してよい。キャパシタ418A、418B、418C及び418Dは、夫々、約20/19.2/mt=1、20/10/mt=1、10/10/mt=1及び5/10/mt=1であってよい。増大したキャパシタバンク416は、スイッチングイベント後の信号VSSの整定時間を短縮することができる。また、スイッチ416Bは、キャパシタバンク416が放電することを防ぐことができ、すなわち、その放電をスイッチングイベントの間制限する。スイッチ416Bは、更に、スイッチングイベント後の信号VSSの整定時間を短縮するのを助ける。図14Bは、図14Aに示されるNCSGM410で用いられる、様々な実施形態に従うOTA420及び様々な構成要素の簡略図である。図14Bに示されるように、OTA420は、OTAチューン460と、2つのOTA430と、クランプ422Aと、クランプ422Bと、キャパシタ427A及び427Bと、抵抗428A及び428Bとを有してよい。クランプ422Aは、FETTRP対423A、423Bを有するCS-P電流ソース142と、TRP423Cによって形成されるバッファと、ダイオード接続されたFETTRP423D及び423Eとを有する。クランプ422Bは、FETTRN対425A、425Bと、TRP423Gによって形成されるバッファと、ダイオード接続されたFETTRP423F及び423Hとを有する。FETTRP423A、423Bは約4/2/1であってよく、従って、CS-P142は、一実施形態において、約1.2μAの電流を供給してよい。FETTRP423C、423D、423H、423Gは、一実施形態において、約4/1.8/1であってよい。FETTRP423E、423Fは、一実施形態において、約4/0.4/1であってよい。キャパシタ427A、427Bは約10.5/4.9/307.1fF/mp=1であってよい。抵抗428A及び428Bは、夫々、約26.9/1.4/99.96/ms=2及び26.9/1.4/199.9/ms=4であってよい。図14Cは、図14Bで示されるOTA420で用いられる、様々な実施形態に従うOTAチューン460及び様々な構成要素の簡略図である。図14Cに示されるように、OTAチューン460は、第1の差動OTA462Aと、第2の差動OTA462Bと、TRP対465C、465Dと、TRP465Gとを有してよい。第1の差動OTA462Aは、ゲートバイアス信号BIASN1、BIASN2を受けるFETTRN対463A、463Bを有するCS-N電流シンク172と、TRP対465A、465B、TIN対464A、464B、及びTIN対464C、464Dによって形成される増幅器とを有してよい。第2の差動OTA462Bは、ゲートバイアス信号BIASN1、BIASN2を受けるFETTRN対463C、463Dを有するCS-N電流シンク172と、TRP対465E、465F、TIN対464E、464G、及びTIN対464F、464Hによって形成される増幅器とを有してよい。差動OTA462A、462Bは両方とも、相対する極性において、信号INP_BIASとINN_BIASとを及びINPとINNとを比較する。第1の差動OTA462Aは、TRP対465C、465D及びCM_TUNEによって制御されるフロアを有する信号OUTPを生成する。第2の差動OTA462Bは、TRP465C及び465G及びCM_TUNEによって制御されるフロアを有する信号OUTNを生成する。FETTRN463A、463B、463C、463Dは約8/2/1であってよく、従って、各CS-N172は、一実施形態において、約2.4μAの電流を引き込んでよい。FETTIN464C、464D、464F、464Hは、一実施形態において、約4/2/2であってよい。FETTIN464A、464B、464E、464Gは、一実施形態において、約4/1/1であってよい。FETTRP465A、465Eは、一実施形態において、約4/1/2であってよい。FETTRP465B、465Fは、一実施形態において、約4/1/1であってよい。FETTRP465D、465Gは、一実施形態において、約4/1/3であってよい。FETTRP465Cは、一実施形態において、約4/0.5/1であってよい。図14Dは、図14Bで示されるOTA420で用いられる、様々な実施形態に従うOTA430及び様々な構成要素の簡略図である。図14Dに示されるように、OTA430は、差動OTAであってよく、ゲートバイアス信号BIASN1、BIASN2を受けるFETTRN対434C、434Dを有するCS-N電流シンク172と、TRP対432A、432B及びTRN対434A、434Bによって形成される増幅器とを有してよい。差動OTA430は、信号INPとINNとを比較して、その差に基づいて信号OUTを生成してよい。FETTRN434C、434Dは約4/2/1であってよく、従って、CS-N172は、一実施形態において、約、1.2μAの電流を引き込んでよい。FETTRN434A、434Bは、一実施形態において、約4/2/1であってよい。FETTRP432A、432Bは、一実施形態において、約4/2/1であってよい。図15は、様々な実施形態に従う負電圧電荷ポンプ生成モジュールNVCPGM440の簡略図である。図15に示されるように、NVCPGM440は、P形電圧トラッカP-VT349Aと、N形電圧トラッカN-VT349Bと、ABR207と、キャパシタ441A、441B、441C、441D、441E、441Fと、TRP453Aの対及びTRN453Bの対から形成される上側インバータと、TRP453Cの対及びTRN453Dの対から形成される下側インバータと、TRP453E、453F、453G、453Iと、IP453H、453Jとを有する。外部フライキャパシタ402A、402B及び403Cは、インバータに結合されている。一実施形態で、キャパシタ441A、441B、441C、441D、441E、441Fは、一実施形態において、夫々、約10/12/706.6fF/mp=1、5.9/10.2/357.9fF/mp=1、6.9/6/247.5fF/mp=1、6.9/6/247.5fF/mp=1、14.8/12/2.084pF/mp=2、及び9.65/12/1.364pF/mp=2であってよい。TRP453A、453Cは約20/0.35/mt=1であってよい。TRN453B、453Dは約10/0.35/mt=1であってよい。フライキャパシタ402A、402B、402Cは、一実施形態において、約30/30/5.226pF/mp=1であってよい。TRP453E、453F、453G、453Iは約1.4/0.8/mt=1であってよい。IP453H、453Jは、一実施形態において、約1.4/0.8/mt=1であってよい。NVCPGM440は、クロック信号OSC1、OSC2及び電圧信号NEG_CP_VDDを受け取り、信号VNEGを生成するようキャパシタ402A及び402B、402C対を交互に充電及び放電する。動作において、OSC1での入力信号がハイであり、且つ、OSC2での入力信号がローである場合、TRN453B左側、453D右側、TRP453A右側、453C左側はオンされ、TRN453B右側、453D左側、TRP453A左側、453C右側はオフされる。同様に、OSC1での入力信号がローであり、且つ、OSC2での入力信号がハイである場合は、逆のことが起こる。キャパシタ402A、402B及び402CはNEG_CP_VDDのレベルに充電される。従って、VNEGは、-2×NEG_CP_VDD、すなわち、一実施形態では約-3.4ボルトに等しい。一実施形態で、NVCPGM440は対称であり、従って、クロックDOM200は完全に対称な差動負荷を見る。FETTRP453A、453C及びTRN453B、453Dの長さは、それらのデバイスでの降下を小さくするよう、他の実施形態における0.4μmに対して約0.35μmであってよい。一実施形態で、キャパシタ402Aは、結合された10個のキャパシタ30/30/5.226pF/mp=1を有してよく、キャパシタ402Bは、結合された8個のキャパシタ30/30/5.226pF/mp=1を有してよく、キャパシタ402Cは、結合された8個のキャパシタ30/30/5.226pF/mp=1を有してよい。他の実施形態で、キャパシタ402Aは、結合された4個のキャパシタ30/30/5.226pF/mp=1を有してよく、キャパシタ402Bは、結合された4個のキャパシタ30/30/5.226pF/mp=1を有してよく、キャパシタ402Cは、結合された4個のキャパシタ30/30/5.226pF/mp=1を有してよい。かかる構成は、スイッチングイベント後のVSS整定時間を短縮することができる。本明細書のための参照表:BSGAバイアス信号生成アーキテクチャ10BBSGMベースバイアス信号生成モジュール100DOM差動発振器モジュール200PVCPM正電圧電荷ポンプモジュール300NVCPM負電圧電荷ポンプモジュール400PVCM正電圧クランピングモジュール15NVCM負電圧クランピングモジュール17PSM電源モジュール18VRM電圧レギュレータモジュール110BRMバンドギャップ基準モジュール140RVCGM基準電圧及び電流発生器モジュール170SSM起動及びスタンバイモジュール190VDD外部電源信号VDD_LS正電圧供給VNEG負電圧供給GND接地BIASP1P形デバイスのための第1のバイアス信号BIASP2P形デバイスのための第2のバイアス信号BIASN1N形デバイスのための第1のバイアス信号BIASN2N形デバイスのための第2のバイアス信号VBGバンドギャップ電圧基準信号HKP高調波ニーポイントFET電界効果トランジスタCS_PP形電流ソースCS_NN形電流シンクOPAMP演算増幅器OTA演算相互コンダクタンス増幅器POS_CP_VDD正電荷ポンプ制御信号NEG_CP_VDD負電荷ポンプ制御信号LDO低ドロップ出力TIN厚膜内在性N形FETIN内在性N形FETTRP厚膜標準タイプP形FETTRN厚膜標準タイプN形FETRP標準タイプP形FETRN標準タイプN形FETIREF基準電流IVREF基準電流に基づく基準電圧CBVGM電流/バイアス電圧生成モジュール192ABRアクティブバイアス抵抗207VCSGM正電圧制御信号生成モジュール310PVCPGM正電圧電荷ポンプ生成モジュール340NCSGM負電圧制御信号生成モジュール410NVCPGM負電圧電荷ポンプ生成モジュール440P_VTP形電圧トラッカ349AN_VTN形電圧トラッカ349B。様々な実施形態の装置及びシステムは、セールスアーキテクチャ構成以外の他の用途において有用でありうる。それらは、ここで記載されている構成を使用する装置及びシステムの全ての要素及び特徴の完全な記載となるよう意図されない。バイアス信号生成アーキテクチャBSGA10は、様々な実施形態に従うシリコンオンサファイヤSOSを含むシリコンオンインシュレータSOIウェハー上で全体的に又は部分的に形成されてよいことが知られる。ベースバイアス信号生成モジュールBBSGM100、差動発振器モジュールDOM200、正電圧電荷ポンプモジュールPVCPM300、負電圧電荷ポンプモジュールNVCPM400、正電圧クランピングモジュールPVCM15、負電圧クランピングモジュールNVCM17、及びスイッチングモジュール22のいずれか又は全ては、様々な実施形態に従うシリコンオンサファイヤSOSを含むシリコンオンインシュレータSOIウェハー上で全体的に又は部分的に形成されてよい。様々な実施形態の新規な装置及びシステムを含みうる用途は、マルチレイヤマルチチップモジュールを含む、高速なコンピュータ、通信及び信号処理回路、モデム、シングル又はマルチプロセッサモジュール、単一又は複数の埋め込み型プロセッサ、データスイッチ、並びに特定用途向けモジュールにおいて使用される電子回路を有する。そのような装置及びシステムは、更に、例えば、テレビ受像機、携帯電話機、パーソナルコンピュータ例えば、ラップトップ型コンピュータ、デスクトップ型コンピュータ、携帯型コンピュータ、タブレット型コンピュータ、等、ワークステーション、ラジオ、ビデオプレーヤ、オーディオプレーヤ例えば、mp3プレーヤ、乗り物、医療装置例えば、心臓モニタ、血圧モニタ、等及び他といった様々な電子システム内のサブコンポーネントとして含まれてよい。幾つかの実施形態は多数の方法を有してよい。ここで記載される動作を、記載されている順序以外の順序で実行することが可能であってよい。ここで特定される方法に関して記載される様々な動作は、繰り返し、連続して、又は並行して、実行されてよい。ソフトウェアプログラムは、該ソフトウェアプログラムで定義される機能を実行するよう、コンピュータに基づくシステムにおいてコンピュータ可読媒体から起動されてよい。様々なプログラミング言語が、ここで開示される方法を実装及び実行するよう設計されるソフトウェアプログラムを作るために用いられてよい。プログラムは、Java又はC;;といったオブジェクト指向の元とを用いて、オブジェクト指向のフォーマットにおいて構築されてよい。代替的に、プログラムは、アセンブリ又はCといったプロシージャ言語を用いて、プロシージャ指向のフォーマットにおいて構築されてよい。ソフトウェアコンポーネントは、遠隔の手続呼出を含む、例えば、アプリケーションプログラムインターフェース又はプロセス間通信技術といった、当業者によく知られている多くのメカニズムを用いて通信を行ってよい。様々な実施形態の教示は、如何なる特定のプログラミング言語又は環境にも限定されない。本願の一部である添付の図面は、限定的ではない例として、対象が実行されうる特定の実施形態を示す。例示される実施形態は、当業者がここで開示される教示を実行することを可能にするほど十分に記載されている。他の実施形態が用いられ、構造上及び論理上の置換及び変更が本開示の適用範囲を逸脱しない範囲で行われるように、それらの実施形態から導き出されてよい。従って、この詳細な記載は、限定的な意味で捉えられるべきではなく、様々な実施形態の適用範囲は、特許請求の範囲によって定まる発明の技術的範囲によってのみ定義される。発明の対象に係るそのような実施形態は、1よりも多く実際に開示されているならば、本願の適用範囲を如何なる単一の発明又は発明概念にも自発的に限定することなしに、単に便宜上、ここでは個々に又は集合的に発明と呼ばれる。従って、特定の実施形態がここで記載及び図示されているが、同じ目的を達成すると思われる如何なる配置も、示される特定の実施形態に代用されてよい。本開示は、様々な実施形態のありとあらゆる適応又は変形をカバーするよう意図される。上記の実施形態の組み合わせ、及びここで具体的に記載されていない他の実施形態は、上記を読むことで当業者に明らかであろう。なお、要約書は、読み手が、技術的な開示の内容を短時間に確認することを可能にするために提供されるものであり、特許請求の範囲の適用範囲又は意義を解釈し又は制限するために使用されないという了解の下で提出される。上記の詳細な記載において、様々な特徴は、本開示を簡素化する目的で単一の実施形態にまとめられる。本開示の方法は、各請求項で明示的に挙げられている以外の更なる特徴を必要とすると解されるべきではない。むしろ、発明の対象は、単一の開示される実施形態の全てではない特徴において見受けられる。このように、特許請求の範囲は、各請求項が別個の実施形態として自立しながら、詳細な記載に組み込まれる。"