"複数の第1単位セルを有する第1読み出し集積回路ROIC;前記第1ROICの外側に備えられ、複数の第2単位セルを有する第2ROICであって、複数の導電性ビアが前記第2ROICを通って且つ少なくとも前記第1ROICの中に備えられている、第2ROIC;並びに前記第2ROICの外側に備えられ、高ダイナミックレンジ赤外光を検出するデュアルバンド検出器アレイであって、前記検出器アレイは複数の検出器画素を有し、各々の検出器画素は、光の検出に応答して電流を発生させて、第1単位セル及び第2単位セルに信号を送信するように構成されたビアに前記電流を流すように、構成されている、デュアルバンド検出器アレイ;を有する装置。前記第1ROIC又は前記第2ROICの一は、より高いフラックスの検出された光を捕捉するように前記電流を処理する高フラックスROICとして動作し;前記第1ROIC又は前記第2ROICの他は、より低いフラックスの検出された光を捕捉するように前記電流を処理する低フラックスROICとして動作する;請求項1に記載の装置。前記第1ROIC又は前記第2ROICの一は、より低い電力を用いて、より高いフラックスの検出された光を捕捉するように前記電流を処理する高フラックス低電力ROICとして動作し;前記第1ROIC又は前記第2ROICの他は、より高い電力を用いて、より高いフラックスの検出された光を捕捉するように前記電流を処理する低フラックス高電力ROICとして動作する;請求項1に記載の装置。前記第1ROICは、第1波長帯域の検出された光に関連する電流を処理し;前記第2ROICは、前記第1波長帯域と異なる第2波長帯域の検出された光に関連する電流を処理する;請求項1に記載の装置。前記検出器アレイに結合され、第1時間期間の間、前記第1ROICに前記電流を流し、前記第1時間期間の後の第2時間期間の間、前記第2ROICに前記電流を流すスイッチ;を更に有する、請求項1に記載の装置。前記検出器アレイに結合され、第1時間期間の間、高フラックスROICとして動作する前記第1ROIC又は前記第2ROICの一のROICに前記電流を流し、第2時間期間の間、低フラックスROICとして動作する前記第1ROIC又は前記第2ROICの他のROICに前記電流を流すスイッチ;を更に有し、前記第2時間期間は前記第1時間期間より長い、請求項1に記載の装置。前記第1ROICに結合され、前記第1ROICからの出力を増幅する1つ又はそれ以上の第1列アンプ;及び前記第2ROICに結合され、前記第2ROICからの出力を増幅する1つ又はそれ以上の第2列アンプ;を更に有する、請求項1に記載の装置。前記第1ROICに結合され、前記第1ROICからの出力をバッファリングする1つ又はそれ以上の第1バッファ;及び前記第2ROICに結合され、前記第2ROICからの出力をバッファリングする1つ又はそれ以上の第2バッファ;を更に有する、請求項1に記載の装置。前記第1ROICにより生成されたデータの1つ又はそれ以上の第1フレームを出力し;及び前記第2ROICにより生成されたデータの1つ又はそれ以上の第2フレームを出力する;請求項1に記載の装置。デュアルバンド検出器アレイの検出器画素により、高ダイナミックレンジ赤外光を検出するように光の検出に応答して電流を発生させるステップであって、前記検出器アレイは複数の検出器画素を有し、前記検出器アレイは第2読み出し集積回路ROICの外側に備えられている、ステップ;前記検出器画素により、前記第2ROICを通って且つ少なくとも第1ROICの中に備えられている複数の導電性ビアの1つのビアに前記電流を流すステップ;及び前記ビアにより、前記第1ROICの第1単位セルに及び前記第2ROICの第2単位セルに信号を送信するステップであって、前記第1ROICは複数の第1単位セルを有し、前記第2ROICは、前記第1ROICの外側に備えられ且つ複数の第2単位セルを有する、ステップ;を有する方法。より高いフラックスの検出された光を捕捉するように前記電流を処理するステップであって、該処理するステップは、高フラックスROICとして動作する前記第1ROIC又は前記第2ROICの一のROICにより実行される、ステップ;より低いフラックスの検出された光を捕捉するように前記電流を処理するステップであって、該処理するステップは、低フラックスROICとして動作する前記第1ROIC又は前記第2ROICの他のROICにより実行される、ステップ;を更に有する、請求項10に記載の方法。より低い電力を用いて、より高いフラックスの検出された光を捕捉するように前記電流を処理するステップであって、該処理するステップは、高フラックス低電力ROICとして動作する前記第1ROIC又は前記第2ROICの一のROICにより実行される、ステップ;より高い電力を用いて、より低いフラックスの検出された光を捕捉するように前記電流を処理するステップであって、該処理するステップは、低フラックス高電力ROICとして動作する前記第1ROIC又は前記第2ROICの他のROICにより実行される、ステップ;を更に有する、請求項10に記載の方法。前記第1ROICにより、第1波長帯域の検出された光に関連する電流を処理するステップ;前記第2ROICにより、第1波長帯域と異なる第2波長帯域の検出された光に関連する電流を処理するステップ;を更に有する、請求項10に記載の方法。前記検出器アレイに結合されたスイッチにより、第1時間期間の間、前記第1ROICに前記電流を流すステップ;前記スイッチにより、第1時間期間の後の第2時間期間の間、前記第2ROICに前記電流を流すステップ;を更に有する、請求項10に記載の方法。第1時間期間の間、前記検出器アレイに結合されたスイッチにより、高フラックスROICとして動作する前記第1ROIC又は前記第2ROICの一のROICに前記電流を流すステップ;及び第2時間期間の間、前記スイッチにより、低フラックスROICとして動作する前記第1ROIC又は前記第2ROICの他のROICに前記電流を流すステップ;を更に有し、前記第2時間期間は前記第1時間期間より長い、請求項10に記載の方法。前記第1ROICに結合された1つ又はそれ以上の第1列アンプにより、前記第1ROICからの出力を増幅するステップ;及び前記第2ROICに結合された1つ又はそれ以上の第2列アンプにより、前記第2ROICからの出力を増幅するステップ;を更に有する、請求項10に記載の方法。前記第1ROICに結合された1つ又はそれ以上の第1バッファにより、前記第1ROICからの出力をバッファリングするステップ;及び前記第2ROICに結合された1つ又はそれ以上の第2バッファにより、前記第2ROICからの出力をバッファリングするステップ;を更に有する、請求項10に記載の方法。前記第1ROICにより生成されたデータの1つ又はそれ以上の第1フレームを出力するステップ;及び前記第2ROICにより生成されたデータの1つ又はそれ以上の第2フレームを出力するステップ;を更に有する、請求項10に記載の方法。複数の第1単位セルを有する第1読み出し集積回路ROICであって、前記第1ROICは、より高いフラックスの検出された光を捕捉する電流を処理する高フラックスROICとして動作する、第1ROIC;前記第1ROICの外側に備えられ、複数の第2単位セルを有する第2ROICであって、前記第2ROICは、より低いフラックスの検出された光を捕捉する電流を処理する低フラックスROICとして動作し、複数の導電性ビアが前記第2ROICを通って且つ少なくとも前記第1ROICの中に備えられている、第2ROIC;並びに前記第2ROICの外側に備えられているデュアルバンド検出器アレイであって、前記検出器アレイは、高ダイナミックレンジ赤外光を検出し且つ複数の検出器画素を有し、各々の検出器画素は、光の検出に応答して電流を発生させて、第1単位セル及び第2単位セルに信号を送信するように構成されたビアに前記電流を流すように、構成されている、デュアルバンド検出器アレイ;並びに前記検出器アレイに結合され、第1時間期間の間、高フラックスROICとして動作する前記第1ROICに前記電流を流し、低フラックスROICとして動作する前記第2ROICに前記電流を流すスイッチであって、前記第2時間期間は前記第1時間期間より長い、スイッチ;を有する装置。前記第1ROICは、第1波長帯域の検出された光に関連する電流を処理し;前記第2ROICは、前記第1波長帯域と区別可能な第2波長帯域の検出された光に関連する電流を処理する;請求項19に記載の装置。本発明に従って、検出器電流を処理する従来技術に関連する短所及び課題を低減する又は排除することが可能である。特定の実施形態に従って、装置は、第1読み出し集積回路ROICと、第2ROICと、デュアルバンド検出器アレイとを有する。第1ROICは第1単位セルを有する。第2ROICは、第1ROICの外側に備えられ、第2単位セルを有する。導電性ビアが、第2ROICを通って且つ少なくとも第1ROICの中に備えられる。検出器アレイは、第2ROICの外側に備えられる。検出器アレイは、高ダイナミックレンジ赤外光を検出し、複数の検出器画素を有する。各々の検出器画素は、光の検出に応答して電流を発生させて、ビアにその電流を流す。ビアは、第2単位セル及び第1単位セルに信号を送信する。特定の実施形態に従って、方法は、検出器アレイの検出器画素により、光の検出に応答して電流を生成するステップを有する。検出器アレイは検出器画素を有し、第2読み出し集積回路ROICの外側に備えられる。電流が、第2ROICを通って且つ少なくとも第1ROICの中に備えられた複数の導電性ビアの1つのビアに検出器画素により流される。信号が、第2ROICの第2単位セルに且つ第1ROICの第1単位セルにビアにより送信される。第1ROICは複数の第1単位セルを有し、第2ROICは、第1ROICの外側に備えられ、複数の第2単位セルを有する。特定の実施形態に従って、装置は、第1読み出し集積回路ROIC、第2ROIC、検出器アレイ及びスイッチを有する。第1ROICは複数の第1単位セルを有し、高フラックス検出光ahigherfluxdetectedlightを捕捉するように電流を処理する高フラックスROICahighfluxROICとして動作する。第2ROICは、第1ROICの外側に備えられ、第2単位セルを有する。第2ROICは、低フラックス検出光alowfluxdetectedlightを捕捉するように電流を処理する。複数の導電性ビアが、第2ROICを通って且つ少なくとも第1ROICの中に備えられる。検出器アレイは第2ROICの外側に備えられ、複数の検出器画素を有する。各々の検出器画素は、光の検出に応答して電流を発生させて、ビアに電流を流す。ビアは、第2単位セル及び第1単位セルに信号を送信する。スイッチは検出器アレイに結合され、第1時間期間の間、高フラックスROICとして動作する第1ROICに電流を流し、第2時間期間の間、低フラックスROICとして動作する第2ROICに電流を流す。第2時間期間は第1時間期間より長い。特定の本発明の実施形態は1つ又はそれ以上の有利点を提供する。一実施形態の技術的有利点は、検出器システムが2つ又はそれ以上のROICを有することが可能であることである。異なるROICは異なる動作を実行することが可能である。実施例としては、一のROICはより高いフラックスfluxの光を捕捉するように電流を処理することが可能であり、他のROICは、より低いフラックスの光を捕捉するように電流を処理するように用いられることが可能である。他の実施例としては、一のROICは一の波長帯域の光に関連する電流を処理するように用いられることが可能であり、他のROICは、異なる波長帯域の光に関連する電流を処理するように用いられることが可能である。一実施形態の他の技術的有利点は、2つのROICが互いの上部に実質的に積層されることが可能であることである。ROICを積層することにより、基板領域のより有効な使用を可能にする。本発明の特定の実施形態は、上記の技術的有利点を有さない、上記の技術的有利点の一部を有する、又は全てを有することが可能である。1つ又はそれ以上の他の技術的有利点について、図、明細書及び同時提出の特許請求の範囲から当業者は容易に理解することが可能である。本発明、本発明の特徴及び有利点についての十分な理解のために、以下の詳細説明を、添付図と共に参照する。本発明の実施形態及び本発明の有利点は、図1乃至3を参照することにより十分に理解することができ、同様の参照番号は種々の図における同様に対応する部分について用いられている。図1は、検出器信号を処理する積層された複数のROICを有する装置の実施例を示している。特定の実施形態においては、複数のROICは異なる動作を実行することが可能である。特定の実施形態においては、複数のROICを積層することにより、基板領域のより有効な使用が可能になる。例示されている実施例においては、装置10は、図示しているように結合された、第1読み出し集積回路ROIC20と、第2ROIC22と、検出器アレイ24と、画像処理システム36とを有する。ROIC40及び42は、1つ又はそれ以上の列増幅器46及び48並びにバッファ30及び32をそれぞれ有する。ボンドパッド50及び52は、ROIC20及び22のそれぞれからの出力を提供する。例示としての実施例においては、第1ROICは第1単位セル40を有する。第2ROIC22は、第1ROIC20の外側に備えられ、第2単位セル42を有する。導電性鉛直方向相互接続アクセスビア50が、第2ROIC22を通って、且つ第1ROIC20の中に、恐らくそれを通って備えられる。検出器アレイ24は第2ROIC22の外側に備えられ、検出器画素38を有する。各々の検出器画素38は、光を検出することに応答して電流を発生し、ビア50にその電流を流し、そのビアは、第1単位セル40及び第2単位セル42にその信号を送信する。列アンプ46及び48は単位セル40及び42のそれぞれの出力を増幅する。ボンドパッド50及び52は、列アンプ46及び48のそれぞれからの増幅された出力を供給する。バッファ30及び32は、ROIC20及び22のそれぞれからの出力をバッファリングする。画像処理システム36は、バッファ30及び32から出力を受けて、画像の表示を開始するように用いられることが可能である出力から画像データを生成する。特定の実施形態においては、検出器画素38、単位セル40及び42の各々は、相補型金属酸化膜半導体CMOS回路が形成される異なる基板に対応する異なる機能回路を表し得る。装置10の断面図は、検出器画素38の1つの行並びに単位セル40及び42のみを示している。しかしながら、検出器アレイ24及びROIC20及び22は、検出器画素38並びに単位セル40及び42のそれぞれの行及び列の何れかの適切な数を有することが可能である。特定の実施形態においては、検出器アレイ24は検出器画素38のアレイを有する。その実施形態においては、検出器画素38は、単位セル40及び/又は42により操作されることが可能であるアナログ電気信号を検知し、そのアナログ電気信号に放射光を変換する光検出器を有する。検出器画素38は、何れかの適切な放射フラックスの光を検出することが可能である。例えば、検出器画素38は、より高いフラックス例えば、1015フォトン/cm2secの光及び/又はより低いフラックスの光例えば、1015フォトン/cm2secを検出することが可能である。検出器画素38は何れかの適切な波長帯域の光を検出することが可能である。波長帯域の例には、短波長の赤外線IRSWIR約1000乃至3000nm、中波長IRMWIR約3000乃至8000nm、長波長IRLWIR約7000乃至14,000nm及び超長波長IRVLWIR約12,000乃至30,000nm並びにIR帯域の長波長側又は短波長側の帯域がある。検出器画素38は、共通波長帯域に対して感応することが可能である、又は、1つの波長帯域に対して感応する画素の集合と、1つ又はそれ以上の他の波長帯域に対して感応する1つ又はそれ以上の画素の他の集合とを有することが可能である。第1波長帯域及び第2波長帯域は何れかの適切な波長帯域であることが可能である。例えば、第1波長帯域はSWIRであり、第2波長帯域はMWIRであることが可能である。検出器アレイ24は何れかの適切な輝度の光を検出することが可能である。特定の実施形態においては、検出器アレイ24は、輝度が広ダイナミックレンジである光例えば、赤外線を検出することが可能である。例えば、検出器アレイ24は、値xを有するダイナミックレンジを有することが可能であり、ここでは、xは60乃至90dB、90乃至120dB又は120dB以上の値である。特定の実施形態においては、ROIC20又は22は、検出器アレイ24と連結する電子回路マルチプレクサであり、アナログダイナミックレンジ管理回路として機能する。ROIC20又は22は、各々が検出器画素38にバイアスを掛ける単位セル40又は42のアレイを有する。単位セル40又は42は、検出器画素38から受けた電荷をコンデンサに充電する。第1ROIC20は第1単位セル40を有し、第2ROIC22は第2単位セル42を有する。単位セルの例については、図2を参照して説明する。特定の実施形態においては、ROIC20又は22は、シリコンに基づく基板により構成されることが可能である。CMOS回路は、材料の層のエッチング、成長及び処理により基板の外側に形成されることが可能である。検出器画素38のアレイは、ROIC20又は22に対してハイブリダイゼーションさせることが可能である。ROIC20又は22の特定の回路は検出器画素38と一体的に形成されることが可能である、又は検出器画素38と別個に形成されることが可能である。特定の実施形態においては、一のROIC第1又は第2ROICは高フラックス検知ROIC又は高フラックス検知低消費電力ROICとして機能することが可能であり、他のROIC第2又は第1ROICは低フラックス検知ROIC又は低フラックス検知高消費電力ROICとして機能することが可能である。例えば、第1ROIC20は高フラックス検知ROICとして機能し、第2ROIC22は低フラックス検知ROICとして機能することが可能である。高フラックスROICは、より高いフラックスの光を捕捉するように電流を処理することが可能である。特定の実施形態においては、高フラックスROICは、低フラックスROICより消費電力が低いROICであることが可能である。実施例は、直接注入DI単位セルを有する。特定の実施形態においては、サブフレーム平均化SFAが、より大きい容量性のバケットサイズをもたらすより長い全集積時間を可能にするために、複数の短いサブフレーム集積を平均化するように用いられることが可能である。低フラックスROICは、より低いフラックスの光により生成される光電流を処理することが可能である。特定の実施形態においては、低フラックスROICは、高フラックスROICより消費電力が高いROICであることが可能である。実施例においては、容量性トランスインピーダンスアンプCTIAと、バッファード直接注入BDI単位セルとを有する。特定の実施形態においては、マルチフレーム平均化MFA処理が、減少された入射フラックスを補償することが可能である複数のフレーム時間に亘って全集積時間を延長するように用いられることが可能である。特定の実施形態においては、第1ROIC20は、第1波長帯域の光と関連する電流を処理することが可能であり、第2ROIC22は、第1波長帯域と同じ又はそれとは異なることが可能である第2波長帯域の光と関連する電流を処理することが可能である。ROIC20及び22は、何れかの適切な波長帯域、例えば、上記の波長帯域を処理することが可能である。特定の実施形態においては、検出器アレイ24は、ROIC20及び22間で交替させることによりROIC20及び22に電流を流すことが可能である。例えば、検出器アレイ24は、第1時間期間の間、高フラックスROICとして機能する一のROICに、続いて、第2時間期間の間、低フラックスROICとして機能する他のROICに電流を流すことが可能である。第2時間期間は、第1時間期間より長い、短い、又はそれと等しいことが可能である。例えば、第2時間期間低フラックスROICは第1時間期間高フラックスROICのためのより長いことが可能である。特定の実施例においては、異なる波長帯域のフレーム間で時間的位置合わせを達成することが可能であるスケジュールに従って、電流がROIC20及び22に流されることが可能である。その実施例においては、電流は、第1波長帯域例えば、LWIR帯域を積分する第1ROIC20に、及び第2波長帯域例えば、MWIR帯域を積分する第2ROIC22に流されることが可能である。電流が第2ROIC22に流される第2時間期間の前に及び後に存在する第1時間期間の間、電流が第1ROIC20に流されることが可能である。第1時間期間及び第2時間期間は何れかの適切な持続時間を有することが可能であり、第1時間期間は第2時間期間より長い、短い又はそれと同じであることが可能である。例えば、第1時間期間は約1msecであることが可能であり、第2時間期間は約2乃至5msecであることが可能である。特定の実施形態においては、ROIC20及び22は、並列に処理して、完全なデータのアレイを出力することが可能である。完全なデータのアレイは、少なくとも殆どの又は全てのROICの単位セルからの出力を有するデータを参照することが可能である。完全なデータのアレイは、画像のフレームを生成するように用いられることが可能である。特定の実施形態においては、装置10は、第1ROIC20により生成されたデータの1つ又はそれ以上の第1フレームを出力し、続いて、第2ROIC22により生成されたデータの1つ又はそれ以上の第2フレームを出力することが可能である。特定の実施形態においては、1つ又はそれ以上の第1列アンプ46は第1ROIC20からの出力を増幅することが可能であり、1つ又はそれ以上の第2列アンプ48は第2ROIC22からの出力を増幅することが可能である。列アンプの実施例は、列当たりシングルエンド型CTIA又は差動型CTIAを、若しくは列アンプ当たり電圧モードアンプを有する。特定の実施形態においては、1つ又はそれ以上の第1バッファ30は、第1ROIC20からの出力をバッファリングすることが可能であり、1つ又はそれ以上の第2バッファ32は、第2ROIC22からの出力をバッファリングすることが可能である。バッファの例には、ボルテージフォロア、シングルエンド型アンプ又は差動型アンプ等の電圧モードアンプがある。特定の実施形態においては、画像処理システム36は、第1ROIC20により生成されたデータの1つ又はそれ以上の第1フレームと、第2ROIC22により生成されたデータの1つ又はそれ以上の第2フレームとを受けることが可能である。画像処理システム36は、何れかの適切な方法で画像を生成するようにデータの第1フレーム及び第2フレームを解析することが可能である。例えば、画像処理システムは、合成フレームデータを生成するように第1フレームデータ及び第2フレームデータを融合させて、その合成フレームデータから画像のフレームを生成することが可能である。図2は、単位システム60の実施例を示している。その実施例においては、単位システム60は、単位セル40と、単位セル42と、検出器画素38とを有する。ビア50は、検出器画素38を単位セル40及び/又は単位セル42に電気的に結合させ、検出器画素38から単位セル40及び/又は単位セル42に電流を流すことが可能である。特定の実施形態においては、ビア50は、孔内に備えられた導電性材料を有する孔開口又はアパーチャ等であることが可能である。何れかの適切な導電性材料、例えば、絶縁性酸化物材料が用いられることが可能である。ビア50は、スルーシリコンビアTSV等の適切なビアである。ビア50は何れかの適切な形状を有することが可能である。例えば、ビア50は、基板の反対面における開口を有する、1つの基板のみにおいて開口を有する、又は何れの面にも開口を有さないことが可能である。図3は、単位システム60をより詳細に示している。図示している実施例においては、単位システム60は、検出器画素38と、単位セル40及び42と、図示されたように結合されたビア50とを有する。各々の単位セル40及び42は、スイッチ70と、回路80と、コンデンサ84と、ストレージアレイ72とを有する。ストレージアレイ72は、ROIC20又は22の単位セル40又は42からの出力を蓄えるストレージ要素90を有する。動作の実施例においては、検出器画素38は、光を検出し、光の検出に応答して電流を出力する。スイッチ70は、電流を単位セル40の方に及び/又はビア50を介して電流を方向付ける。単位セル40及び42は、ストレージ要素90に蓄えられる出力を生成するように、その電流を処理する。特定の実施形態においては、単位セル40又は42は、ランプ回路及びアナログ/ディジタル変換器A/Dを有することが可能である回路80及びコンデンサ84を有することが可能である。コンデンサ84は、第1プレートと、反対側の第2プレートとを有することが可能である。ランプ回路は、コンデンサの第1プレートに電圧ランプを供給することが可能である。コンデンサの第2プレートは、検出器画素38から電流を受けることが可能である。A/Dは、コンデンサの第2プレートからアナログ出力を受け、ストレージ要素90にディジタル出力を供給する。カウンタが、単位セルのアレイの出力に対して並列に結合されることが可能であり、全体的な計数において各々のディジタルインバータからのディジタル出力を蓄積することが可能である。スイッチ70は、少なくとも一部の単位セルに備えられ、ビア50に対する制御された接続を提供することが可能である。特定の実施形態においては、スイッチ70は、ROIC20及び22間で交替させることによりROIC20及び22に電流を流すことが可能である。例えば、スイッチ70は、第1時間期間の間、高フラックスROICとして機能する一のROICに、続いて、第2時間期間の間、低フラックスROICとして機能する他のROICに電流を流すことが可能である。第2時間期間は、第1時間期間より長い、短い、又はそれと同じであることが可能である。例えば、第2時間期間低フラックスROICのためのは第1時間期間高フラックスROICのためのより長いことが可能である。特定の実施形態においては、スイッチ70は、第1時間期間の間、第1波長帯域のために用いられる一のROICに電流を流し、第2時間期間の間、第2波長帯域のために用いられる他のROICに電流を流すことが可能であり、第2波長帯域はより広い波長を有する。第2時間期間は、第1時間期間より長い、短い、又はそれと同じであることが可能である。例えば、第2時間期間広波長のためのは第1時間期間狭波長のためのより長いことが可能である。例えば、第1時間期間は1乃至100μsecの範囲内の値であることが可能であり、第2時間期間は1000乃至20000μsecの範囲内の値であることが可能である。単位セル40又は42は何れかの適切な大きさ、例えば、20μmx20μmの正方形より小さいことが可能である。単位セル40又は42は、何れかの適切なフレームレート、例えば、30Hz、60Hz又はそれより大きいフレームレートで動作することが可能である。修正、付加又は削除が、本発明の範囲から逸脱することなく、本明細書で開示されたシステム及び装置で行われることが可能である。それらのシステム及び装置の構成要素は、一体化される又は別個にされることが可能である。更に、システム及び装置の動作は、より多い、より少ない又は他の構成要素により実行されることが可能である。例えば、ROIC20又は22の動作は、2つ以上の構成要素により実行されることが可能である。更に、システム及び装置の動作は、ソフトウェア、ハードウェア及び/又は他のロジックを有する何れかの適切なロジックを用いて実行されることが可能である。本明細書で用いているように、表現各々においては、集合の各々のメンバー又は集合の副集合の各々のメンバーを引き合いに出す。修正、付加又は削除は、本発明の範囲から逸脱せずに、本明細書で開示されている方法に対して行われ得る。その方法は、より多い、少ないステップを、又は他のステップを有することが可能である。更に、ステップは、何れかの適切な順序で実行されることが可能である。本明細書において開示されているシステム及び装置の構成要素は、インタフェース、ロジック、メモリ及び/又は他の適切な要素を有することが可能である。インタフェースは入力を受信し、出力を送信し、その入力及び/又は出力を処理し、並びに/若しくは他の適切な動作を実行する。インタフェースはハードウェア及び/又はソフトウェアを有することが可能である。ロジックは、構成要素の動作を実行する、例えば、入力から出力を生成する命令を実行する。ロジックは、ハードウェア、ソフトウェア及び/又は他のロジックを有することが可能である。ロジックは、1つ又はそれ以上の有体媒体において符号化されることが可能である。プロセッサのような特定のロジックが構成要素の動作を管理することが可能である。プロセッサの例としては、1つ又はそれ以上のコンピュータ、1つ又はそれ以上のマイクロプロセッサ、1つ又はそれ以上のアプリケーション及び/又は他のロジックを有する。特定の実施形態においては、実施形態の動作は、コンピュータプログラム、ソフトウェア、コンピュータ実行可能命令及び/又はコンピュータにより実行されることが可能である命令により実行されることが可能である。特定の実施形態においては、実施形態の動作は、記憶される、コンピュータプログラムにより具現される及び/又は符号化される、並びに/若しくは記憶された及び/若しくは符号化されたコンピュータプログラムを有する、1つ又はそれ以上のコンピュータ読み出し可能媒体により実行されることが可能である。メモリは命令を記憶する。メモリは、1つ又はそれ以上の非一時的媒体、有体記憶媒体、コンピュータ読み出し可能記憶媒体及び/又はコンピュータ実行可能記憶媒体記憶を有することが可能である。メモリの例としては、コンピュータメモリ例えば、ランダムアクセスメモリRAM又は読み出し専用メモリROM、大容量媒体例えば、ハードディスク、取り外し可能記憶媒体例えば、コンパクトディスクCD又はディジタルビデオディスクDVD、データベース及び/又はネットワークストレージ例えば、サーバ並びに/若しくは他のコンピュータ読み出し可能媒体を有することが可能である。システム及び装置の構成要素は何れかの適切な通信ネットワークにより結合されることが可能である。通信ネットワークは、公衆交換電話網PSTN、公衆又は個人データネットワーク、ローカルエリアネットワークLAN、メトロポリタンエリアネットワークMAN、ワイドエリアネットワークWAN、ローカル、域内又はグローバル通信、又はインターネットのようなコンピュータネットワーク、有線又は無線ネットワーク、企業イントラネット、他の適切な通信リンク、若しくは上記の何れかの組み合わせ、の1つ又はそれ以上の全て又は一部を有することが可能である。本明細書においては、特定の実施形態について詳述しているが、それらの実施形態の代替及び置き換えが可能であることが当業者には理解できる。従って、上記の実施形態の詳述は本発明を制限するものではない。他の変形、置き換え及び修正が、本発明の趣旨及び範囲から逸脱することなく、可能であり、同時提出の特許請求の範囲によって規定されるものである。"