"デジタル映像信号に基づき、複数の発光素子を表示画面として映像表示する構成を備えた電飾装置において、前記デジタル映像信号を伝送する第1データラインと、前記第1データラインに複数接続され、前記デジタル映像信号から1水平期間分の信号を夫々に取り込んでシリアルなパケットデータに変換して出力する第1回路と、前記複数の第1回路に夫々接続されて前記パケットデータを伝送する複数の第2データラインと、各前記第2データラインに複数ずつ接続され、前記パケットデータから1画素分のデータを夫々に取り込んでドライブ信号に変換して出力する第2回路と、各前記第2回路に夫々接続され、対応する前記第2回路からの前記ドライブ信号により発光駆動させられる前記複数の発光素子と、を備える、ことを特徴とする電飾装置。前記複数の第1回路は、前記第1データラインにマルチドロップ接続されてなる、請求項1記載の電飾装置。前記複数の第1回路は、前段、後段の回路と通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備えてなる、請求項1又は2記載の電飾装置。前記複数の第2回路は、前記第2データラインにマルチドロップ接続されてなる、請求項1乃至3の何れか1項記載の電飾装置。前記複数の第2回路は、前段、後段の回路と通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備えてなる、請求項4記載の電飾装置。前記第1回路がデータ処理に用いるクロック周波数をfcy[Hz]とし、前記第2回路がデータ処理に用いるクロック周波数をfcx[Hz]とすると、fcy≧fcxの関係を満たすように構成されてなる、請求項1乃至5の何れか1項記載の電飾装置。デジタル映像信号に基づき、複数の発光素子を表示画面として映像表示する電飾方法において、第1データラインに前記デジタル映像信号を伝送する工程と、前記第1データラインに接続された複数の第1回路により、前記デジタル映像信号から1水平期間分の信号を夫々に取り込んでシリアルなパケットデータに変換して出力する工程と、各前記第1回路に夫々接続された第2データラインに前記パケットデータを伝送する工程と、前記第2データラインに接続された複数の第2回路により、前記パケットデータから1画素分のデータを夫々に取り込んでドライブ信号に変換して出力する回路と、前記複数の第2回路に夫々接続された前記複数の発光素子を前記ドライブ信号により発光駆動させる工程と、を含む、ことを特徴とする電飾方法。上述した特許文献1、2に記載の装置やシステムを含む電飾装置では、発光素子の点滅を基本動作とした単純な発光パターンでしか表現できず、演出能力に乏しかった。つまり、特許文献1の場合は、従来の電飾装置に比べて少しだけ複雑な動作はできるものの、結局はサブコントローラに組み込まれたプログラム以外の発光パターンを再生することはできなかった。また、特許文献2もまた、発光パターンのデータをサブシステムにあらかじめ記憶させておく方式であるため、基本構成としては特許文献1のイルミネーション装置と大きな違いはない。また、この電飾映像作成表示システムは、専用のCGシステムを必要とするため、コストアップが避けられないという問題もある。ところで、これら特許文献1及び2記載の装置やシステムに共通の問題点は、発光パターンのプログラムを記憶させたサブシステムの数を増やして、より複雑な発光パターンを実現しようとしていることである。このような場合、デバイスに内蔵できる記憶素子の容量は小さいため、複雑な発光パターンを得るにも限界がある。そもそも電飾装置とは、多数の発光素子をコントロールして、変化に富む発光パターンを演目プログラム、番組として再生する装置のことである。一方で、発光素子を自在にコントロールできる最も優れた信号は映像信号である。なぜなら、映像信号は、高速かつ高階調の動画を表現する輝度信号を基本として作られているからである。したがって、映像信号をリアルタイムに再生できる電飾装置があれば理想的な電飾装置と言えるのであるが、そのような電飾装置はまだ実現されていない。上記のような電飾装置が実現できない最大の理由は、映像信号のデータ量が大きすぎるデータの転送レートが速すぎるということである。映像信号を使用する場合、最終出力端である発光素子をドライブする直前の伝送ラインでは、信号の形態が映像ベースバンド信号になっている必要がある一般にベースバンド信号とは、変調されていないアナログ信号のことを指すが、ここでは、非変調かつ非圧縮のデジタル信号もベースバンド信号と呼ぶ。なぜなら、もしもベースバンド信号ではなく何らかの変調や圧縮を施した信号を伝送してしまうと、全ての発光デバイス側に復調回路やデコーダ回路が必要になるため、システム全体の回路規模が膨大になってしまうからである。映像ベースバンド信号は、転送レートが非常に高速であるため扱いが難しいという問題がある。例えば、解像度640×480、階調24bitカラー3色8bit、走査周波数垂直60Hz、水平31.5KHzのベースバンド信号を例にとり、3本3色独立の伝送ラインを持っているとして、1ライン当たりのデータ転送レートを単純計算すると、640×480×60Hz×8bit=147456000bpsすなわち、148Mbpsという高速な転送レートが必要になる。実際には、パケット信号のための付加情報などによってさらにデータ量が増えるため、その何倍もの転送レートでデータ伝送を行う。このように高速な転送レートで映像信号を伝送するために実用化されている装置として、パーソナルコンピュータ本体からモニターへ映像信号を伝送するDVIDigitalVisualInterface等の装置がある。しかし、DVIを使って電飾装置を構成することは困難である。なぜなら、DVI等の伝送ラインは直径が太く、高価であり、またこのように転送レートの速い電線路は数メートル程度のデータ伝送しかできないからである。したがって、多数本のDVIの束を長く引き回して例えば数10~数100メートル電飾装置を作ることは、事実上不可能といえる。このように、従来は、電飾装置によって単調な点滅パターンしか作れず、表現力、演出力、面白みに乏しく、複雑な点滅パターンを作ろうとしても配線が増えるため、限界があった。また、プログラムの作成、変更作業が煩雑で、手間がかかっていた。そこで本発明は、映像信号を用いた自由自在で複雑な発光パターンを実現することができ、配線を増大させずに発光パターン数の増加が可能で、プログラムの作成、変更作業が簡単な電飾装置及び電飾方法を提供することを目的とする。請求項1に係る本発明は例えば図1乃至図8参照、デジタル映像信号に基づき、複数の発光素子6を表示画面として映像表示する構成を備えた電飾装置7において、前記デジタル映像信号を伝送する第1データライン4と、前記第1データライン4に複数接続され、前記デジタル映像信号から1水平期間分の信号を夫々に取り込んでシリアルデータに変換して出力する第1回路Y1~Yneと、前記複数の第1回路Y1~Yneに夫々接続されて前記シリアルデータを伝送する複数の第2データライン5と、各前記第2データライン5に複数ずつ接続され、前記シリアルデータから1画素分のデータを夫々に取り込んでドライブ信号に変換して出力する第2回路X1~Xme1、X1~Xmen、X1~Xmeneと、各前記第2回路X1~Xme1、X1~Xmen、X1~Xmeneに夫々接続され、対応する前記第2回路からの前記ドライブ信号により発光駆動させられる前記複数の発光素子6と、を備える、ことを特徴とする電飾装置7にある。請求項2に係る本発明は例えば図1乃至図8参照、前記複数の第1回路Y1~Yneが、前記第1データライン4にマルチドロップ接続されてなる請求項1記載の電飾装置7にある。請求項3に係る本発明は例えば図1乃至図8参照、前記複数の第1回路Y1~Yneが、前段、後段の回路と通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備えてなる請求項1又は2記載の電飾装置7にある。請求項4に係る本発明は例えば図1乃至図9参照、前記複数の第2回路X1~Xme1、X1~Xmen、X1~Xmeneが、前記第2データライン5にマルチドロップ接続されてなる請求項1乃至3の何れか1項記載の電飾装置7にある。請求項5に係る本発明は例えば図1乃至図8参照、前記複数の第2回路X1~Xme1、X1~Xmen、X1~Xmeneが、前段、後段の回路と通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備えてなる請求項4記載の電飾装置7にある。請求項6に係る本発明は例えば図1乃至図8参照、前記第1回路Y1~Yneがデータ処理に用いるクロック周波数をfcy[Hz]とし、前記第2回路X1~Xme1、X1~Xmen、X1~Xmeneがデータ処理に用いるクロック周波数をfcx[Hz]とすると、fcy≧fcxの関係を満たすように構成されてなる請求項1乃至5の何れか1項記載の電飾装置7にある。請求項7に係る本発明は例えば図1乃至図8参照、デジタル映像信号に基づき、複数の発光素子6を表示画面として映像表示する電飾方法において、第1データライン4に前記デジタル映像信号を伝送する工程と、前記第1データライン4に接続された複数の第1回路Y1~Yneにより、前記デジタル映像信号から1水平期間分の信号を夫々に取り込んでシリアルデータに変換して出力する工程と、各前記第1回路Y1~Yneに夫々接続された第2データライン5に前記シリアルデータを伝送する工程と、前記第2データライン5に接続された複数の第2回路X1~Xme1、X1~Xmen、X1~Xmeneにより、前記シリアルデータから1画素分のデータを夫々に取り込んでドライブ信号に変換して出力する工程と、前記複数の第2回路X1~Xme1、X1~Xmen、X1~Xmeneに夫々接続された前記複数の発光素子6を前記ドライブ信号により発光駆動させる工程と、を含む、ことを特徴とする電飾方法にある。なお、上記カッコ内の符号は、図面と対照するためのものであるが、これは、発明の理解を容易にするための便宜的なものであり、特許請求の範囲の記載に何等影響を及ぼすものではない。請求項1に係る本発明によると、映像信号を用いたシリアル制御の電飾を実現することができ、映像信号を用いることにより色彩、明るさの制御がほぼ無限大になり、電飾で動画を再現することも可能になり、自由に引き回すこともできる。これにより、自由自在で複雑な発光パターンを実現でき、発光パターン数を増やしても配線を増大させることなく発光パターンがほぼ無限大、プログラムの作成、変更作業が簡単で映像ファイルを差し換えるだけでよい、映像信号と同等の高速、高階調の表示性能を備えた電飾装置を提供することができる。また、発光素子をマトリクスで駆動するのではなく、水平走査方向の独立したBUSラインで駆動することができる。従って、大型パネルディスプレイとして応用することもでき、例えば解像度640×480のフルカラーでの動画表示も可能になる。そして、曲面ディスプレイが簡単に作製でき、1ライン毎にフレキシブルに曲げることができ、丸めて持ち運びも可能になる。さらに、例えば上からぶら下げるだけでディスプレイになるので、壁や設置設備が不要になるという利点もある。このような構成により、第2データラインに伝送するデータ量を、映像信号全体の走査線数分の1に減らすことができ、その結果、ラインを長く引き伸ばせるようになり、第2データラインを電飾装置の電線路として有効に使用することができる。請求項2に係る本発明によると、複数の第1回路が、第1データラインにマルチドロップ接続されるので、第1回路は、第1データラインに伝送されているデジタル映像信号の中から必要なデータだけ例えば走査線の1ライン分1H分だけをマルチドロップ接続を介して取り込むことができる。請求項3に係る本発明によると、複数の第1回路が、前段、後段の回路と通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備えるので、第1回路は、前後のデバイスと簡単かつ確実に通信することができ、同一の第1データラインに接続されている他の第1回路と区別するための自己アドレス自己IDを決定することができる。請求項4に係る本発明によると、複数の第2回路が、第2データラインにマルチドロップ接続されるので、第2回路は、第2データラインに伝送されているシリアルデータパケットデータ、シリアル映像信号の中から必要なデータだけ例えば1画素1ピクセル分だけを取り込むことができる。請求項5に係る本発明によると、複数の第2回路が、前段、後段の回路と通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備えるので、第2回路は、前後の第2回路と通信することができ、第2データラインに接続されている他の第2回路と区別するための自己アドレス自己IDを簡単かつ確実に決定することができる。請求項6に係る本発明によると、第1回路がデータ処理に用いるクロック周波数をfcy[Hz]とし、第2回路がデータ処理に用いるクロック周波数をfcx[Hz]とすると、fcy≧fcxの関係を満たすように構成される。このため、例えば一本の第2データラインを一本の水平走査線に対応させる場合、第2データラインに伝送させる映像データの量が、映像ベースバンド信号全体の水平走査線数分の1となることで、第1データラインに比べて第2データラインの転送速度を落とす即ち、第2回路のクロック周波数を落とすことができ、従って、第2データラインを長く引き伸ばすことができるようになる。請求項7に係る本発明によると、映像信号を用いたシリアル制御の電飾を実現することができ、映像信号を用いることにより色彩、明るさの制御がほぼ無限大になり、電飾で動画を再現することも可能になり、自由に引き回すこともできる。これにより、自由自在で複雑な発光パターンを実現でき、発光パターン数を増やしても配線を増大させることなく発光パターンがほぼ無限大、プログラムの作成、変更作業が簡単で、映像信号と同等の高速、高階調の表示性能を有する電飾方法を提供することができる。また、発光素子をマトリクスで駆動するのではなく、水平走査方向の独立したBUSラインで駆動することができる。従って、大型パネルディスプレイとして応用でき、例えば解像度640×480のフルカラーでの動画表示も可能になる。また、第2データラインに伝送するデータ量を、映像信号全体の走査線数分の1に減らすことができ、その結果、ラインを長く引き伸ばせるようになり、第2データラインを電線路として有効に使用することができる。以下、本発明に係る電飾装置及び電飾方法に関する実施の形態について、図面を参照して説明する。まず図1を参照して、本発明の電飾装置に係る基本構成を第1の実施形態として説明するが、本発明に係る電飾方法は、電飾装置の説明を通して説明されるものとする。なお、図1は、本発明に係る電飾装置の基本構成を概念的に示す図である。<第1の実施形態>すなわち、図1に示すように、本発明に係る電飾装置7は、一般的なパーソナルコンピュータ1以下、PC1と記すに、該PC1から出力されるアナログ映像信号をアナログ/デジタル変換してデジタル映像信号にするアナログ/デジタル変換ボード3以下、アナデジ変換ボード3とも記すを介して接続されたYデータライン4第1データラインを備えている。さらに、電飾装置7は、Yデータライン4にマルチドロップ接続1つのラインに対して複数接続された複数のYデバイスY1~Yne第1回路と、これらYデバイスY1~Yneに夫々接続された複数のXデータライン5第2データラインと、各Xデータライン5にマルチドロップ接続されたXデバイスX1~Xme第2回路と、これらXデバイスX1~Xme第2回路に夫々接続された発光素子6とを備えている。つまり、主ラインであるYデータライン4第1データラインには、複数個1~ne個nは自然数のYデバイスY1~Yne第1回路がマルチドロップ接続されており、これらYデバイスY1~Yneから、分岐ラインであるXデータライン5第2データラインが夫々に引き伸ばされている。そして、各Xデータライン5には、複数個1~me個mは自然数のXデバイスX1~Xmeがマルチドロップ接続されている。つまり、図1のように、YデバイスY1から引き伸ばされたXデータライン5にはXデバイスX1~Xme1第2回路がマルチドロップ接続され、YデバイスYnから引き伸ばされたXデータライン5にはXデバイスX1~Xmen第2回路がマルチドロップ接続され、YデバイスYneから引き伸ばされたXデータライン5にはXデバイスX1~Xmene第2回路がマルチドロップ接続されている。さらに、XデバイスX1~Xme1の夫々には1つずつの発光素子6が接続されており、XデバイスX1~Xmenの夫々には1つずつの発光素子6が接続されており、XデバイスX1~Xmeneの夫々には1つずつの発光素子6が接続されている。これらYデータライン4、YデバイスY1~Yne、複数のXデータライン5、XデバイスX1~Xme1、XデバイスX1~Xmene、XデバイスX1~Xmene、及び複数の発光素子6により、本発明に係る電飾装置7が構成されている。なお、本実施形態では、発光素子6として、RGBRedGreenBlueのドライブ信号に応じて発光駆動するLEDを使用する。このLEDとしては、赤、緑、青の3種のLEDを1つのパッケージに封印したフルカラータイプのものや、赤、緑、青の3種のLEDを1つの基板に一体的に実装したタイプのものを用いることができる。また、発光素子6としては、これ以外にも電球等を使用することも可能である。本電飾装置7において、PC1のVGA端子から出力される映像信号矢印で示すVGA出力2を、アナデジ変換ボード3でデジタル信号に変換し、Yデータライン4に送信する。すると、YデバイスY1~Yneは夫々、この映像信号から1水平期間分の信号を取り込んでシリアルデータパケットデータ、シリアル映像信号に変換して、自身に接続されているXデータライン5に出力する。すると、XデバイスX1~Xme1の夫々、XデバイスX1~Xmenの夫々、XデバイスX1~Xmeneの夫々は、伝送されてきたシリアルデータから1画素分1ピクセル分のデータを取り込んで、対応する発光素子6を駆動するドライブ信号に変換し、そのドライブ信号を、各デバイス毎に接続された発光素子6に出力する。ここで使用されるデジタル映像信号の具体例として、解像度640×480、階調24bitカラー8bit×3色、走査周波数垂直60Hz、水平31.5kHzとする。また、映像信号VGA出力2としては、PC1から出力されるVGAアナログ映像信号を用いることができる。この場合、PC1から出力される映像信号VGA出力2は、アナデジ変換ボード3によってデジタルの映像信号に変換されて、1本のYデータライン4に出力される。つまり、VGA出力2VGAアナログ出力がアナデジ変換ボード3ADコンバータでデジタル変換され、このデジタル変換された映像信号が伝送される。このような、映像信号をアナログ/デジタル変換するアナデジ変換ボード3は、すでに市販されているものを用いることができ、特に技術的な問題はない。アナデジ変換ボード3でデジタル化された映像信号を伝送するYデータライン4では、その転送レートが極めて速いので、伝送可能な距離は数メートル以下である。従って、数メートルのラインの範囲内で複数のYデバイスY1~Yneをマルチドロップ接続し、それらYデバイスY1~Yneの夫々でデータ量を削減理論上では480分の1になるしたシリアルデータとし、各Yデバイスからその対応するXデータライン5にシリアルデータを出力する。複数のXデータライン5は夫々、長い距離例えば数10~数100mを引き延ばされ、そのライン上に、デコーダから成るXデバイスX1~Xme1、XデバイスX1~Xmen、XデバイスX1~Xmeneが夫々接続されており、これらXデバイスの夫々に、LED等の発光素子6が1つずつ接続される。このような電飾装置7では、PC1からアナデジ変換ボード3を経由して入力即ち外部から入力されるデジタルの映像信号を、多数の発光素子6で構成される表示画面にてリアルタイムに再生することができるため、映像信号を再生する演出効果の高い電飾装置7を実現することができる。次に、本電飾装置7のシステムによる映像信号処理について、図2、図3及び図4を用いて説明する。図2はYデバイスのシステムを詳細に示すブロック図であり、図3はXデバイスのシステムを詳細に示すブロック図であり、図4は映像データの伝送方法を示すフローチャート図である。図2に示すように、アナデジ変換ボード3図1参照から延びる1本のYデータライン4は、映像信号ライン4aR/G/B映像信号、同期信号ライン4bV/H同期信号、クロックライン4cCK、及び初期化信号ライン4dを含んで構成されている。このようなYデータライン4には、映像ベースバンド信号が転送速度Fy[bps]で伝送される。映像信号の、1垂直走査期間V期間には、480本の水平走査信号H信号が含まれている。本実施形態において、YデバイスY1~Yneの夫々は、固有のアドレスを持っている。ここで、自己アドレスがnのYデバイスをYnとし、Yデバイスを、アナデジ変換ボード3に近い方から順に、Y1、...、Yn、...、Yne、とする但し、1<n<ne。Ynデバイスは、Yデータライン4に伝送されている映像信号の中から、自己アドレスと同じn本目の水平映像信号Hnだけを取り込んで、それをシリアルデータに変換し転送速度を落として転送速度Fxで、対応するXデータライン5に出力する。Xデータライン5に伝送される映像データ中の1個のパケットデータは、1ピクセル画素分の映像データに対応し、1H分で640個ある。通常、パケットデータの構造は、ヘッダ部分とデータ部分とに分かれており、ヘッダ部分にはタイミング信号同期等やIDアドレスが含まれ、データ部分には映像データが含まれている。YデバイスY1~Yneは夫々、Vの先頭からHカウント開始するHカウント回路11と、自己アドレスを格納している自己アドレスメモリ12と、ラインを選別して1H期間のデータを取り込むデータ取込回路13と、パケットデータ化ヘッダ付加、シリアライズするパケットデータ化回路14と、クロック変換するクロック変換回路15とを有している。本実施形態では、YデバイスY1~Yneがデータ処理に用いるクロック周波数をfcy[Hz]とし、XデバイスX1~Xme1、XデバイスX1~Xmen、XデバイスX1~Xmeneがデータ処理に用いるクロック周波数をfcx[Hz]とすると、fcy≧fcxの関係を満たすように構成されている。Yデバイスのクロック変換回路15は、クロックライン4cを介して取り込んで自身が使用するクロック周波数fcy[Hz]のクロック信号CKを、後段のXデバイスが使用可能なクロック周波数fcx[Hz]のクロック信号CKxに変換して、Xデータライン5のライン5bに送信する。ここで、YデバイスY1~Yneに夫々接続されたXデータライン5は、シリアル映像信号が伝送されるライン5a、クロック信号CKxが伝送されるライン5b、及び、初期化信号ライン4dからの初期化信号が伝送される初期化信号ライン5cを含んで構成されている。YデバイスY1~Yneのパケットデータ化回路14からは、Xデータライン5のライン5aにシリアル映像信号が伝送され、クロック変換回路15からは、変換したクロック信号CKxがXデータライン5のライン5bに伝送され、また、Yデータライン4の初期化信号ライン4dから取り込まれた初期化信号がXデータライン5のライン5cに伝送される。次に、図3を参照して、Xデバイスについて説明する。ここで、Xデータライン5に接続されている自己アドレスmのXデバイスをXmとしmは自然数、YデバイスY1~Yneに近い方から順に、X1、...、Xm、...、Xme、とする但し、1<m<me。XデバイスX1~Xme1、XデバイスX1~Xmen、XデバイスX1~Xmeneは夫々、ピクセル選別回路17と、デシリアライザ18と、PWM制御回路19と、ドライバ20と、自己アドレスメモリ21と、自己アドレス決定回路22と、最後尾返信データ作成回路23と、後段検出回路24と、初期化信号変更回路25とを有している。図3では、自己アドレスmのXデバイスXmを中心に説明するが、その構成は他のXデバイスにおいても同様である。XデバイスXmは、水平映像信号Hnの中からm番目の画素信号ピクセルデータPmだけを取り込んで、それを、自身に接続されている発光素子6のRGBのドライブ信号に変換して該発光素子6に出力する。ピクセル選別回路17は、自己アドレスと一致するパケットデータのみをラッチする。デシリアライザ18は、ピクセル選別回路17でラッチされたパケットデータをデシリアライズ復元した映像信号としてPWM制御回路19に送信する。PWM制御回路19は、デシリアライザ18からの映像信号をPWM制御してドライバ20に送信する。ドライバ20は、PWM制御回路19からのRGBのドライブ信号を発光素子6に出力して該発光素子6を発光駆動制御する。自己アドレスメモリ21は、XデバイスXmとしての自己アドレスを格納して保持している。また、自己アドレス決定回路22は、前段のXデバイス又はYデバイスから送信された初期化信号に基づいて、自己アドレスを、例えばm-11=mのように演算することで決定する。ここで、初期化信号はヘッダ部とデータ部から構成されており、ヘッダ部にID、データ部に初期化命令を格納しているものとする。最後尾返信データ作成回路23は、自己アドレス決定回路22から送信された自己アドレス信号と、後段検出回路24から送信された後段有/無信号とに基づき、自身自分が最後尾であると認定したときのみ最後尾返信データを作成して、ORゲート26に送信する。後段検出回路24は、XデバイスXmの後段に他のXデバイスがあるか否かを検出して、後段有/無信号として、最後尾返信データ作成回路23に送信する。初期化信号変更回路25は、前段のXデバイス又はYデバイスから初期化信号を受信すると、初期化信号のヘッダから前段デバイスのアドレスm-1を読み取り、それに1する演算を実行し、演算結果のmを自己アドレスとして記憶し、初期化信号のIDアドレス部をmに書き換えて次段のXデバイスに送信する。従って、図3の場合、初期化信号変更回路25は、前段のXデバイスm-1から初期化信号ライン5cを介して受信し、書き換えた変更した初期化信号を、初期化信号ライン5cを介して次段のXデバイスm1に送信する。また、XデバイスX1~Xme1、XデバイスX1~Xmen、XデバイスX1~Xmeneには、最後尾返信データを伝送するデイジーチェーンのライン8が接続されている図5、図6を併せて参照。例えばXデバイスmでは、ライン8を介して、後段のXデバイスm1から取り込まれた最後尾返信データを後段検出回路24に取り込む。この最後尾返信データに基づいて、自身が最後尾の場合にのみ最後尾返信データ作成回路23から最後尾返信データを送出する。その場合、最後尾返信データ作成回路23から送信される最後尾返信データ、デイジーチェーンのライン8を介して転送された最後尾返信データが、ORゲート26を介して出力される。なお、デイジーチェーンのライン8については、後述する第2の実施形態において詳細に説明する。以上の映像信号処理の流れを、図4のフローチャートに沿って説明する。ここでは、YデバイスYnアドレス=nでの処理を中心に説明する。すなわち、処理がスタートすると、ステップS1において、PC1からのVGA出力2をアナデジ変換ボード3でアナログ/デジタル変換した映像信号がYデータライン4に伝送される。すると、ステップS2にて、Yデータライン4にマルチドロップ接続されたYデバイスYnが、Hカウント回路11により水平同期=Hをカウントする。そして、ステップS3にて、YデバイスYnのHカウント回路11が、自己アドレスメモリ12に格納している自己アドレスnと水平同期=Hとを比較し、H=nとH≠nの判定を行う。この判定の結果、H≠nであればステップS2を繰り返し、H=nと判定した時点でステップS4に進む。すると、ステップS4で、YデバイスYnのデータ取込回路13が、1H期間におけるn番目の水平信号を取り込み、パケットデータ化回路14に伝送する。これにより、パケットデータ化回路14が、ピクセル毎にIDを付けたパケットデータに変換してシリアルデータシリアル映像信号として、自身に接続された対応するXデータライン5に送信する。前述したように、上記パケットデータは、ヘッダ部分とデータ部分とに分かれており、ヘッダ部分にタイミング信号同期等やIDが含まれ、データ部分に映像データが含まれている。ここからは、XデバイスXmアドレス=mでの処理を中心に説明する。すなわち、YデバイスYnからシリアルデータを送信されたXデバイスXmは、ピクセル選別回路17により、パケットデータシリアルデータに付されたIDPを読み、ステップS7で、自己アドレスメモリ21に格納している自己アドレスmとIDPを比較し、P=mとP≠mの判定を行う。その判定の結果、P≠mであればステップS6を繰り返し、P=mと判定した時点でステップS8に進む。そしてステップS8で、ピクセル選別回路17は、自己アドレスと一致するIDを持ったパケットデータのみをラッチするID=Pのパケットを取り込む。ここで、パケットデータのIDを、Yデバイスに近い方から順に1~640とすれば、各Xデバイスは、自己アドレスと一致したIDを持つパケットデータだけを取り込めばよい。つまり、YデバイスYnは、対応するXデータライン5に対して1V期間に1H分のデータだけを伝送すればいいので、転送速度の大幅ダウンが実現できる。そしてステップS9で、デシリアライザ18が、ピクセル選別回路17でラッチされた、シリアライズされているパケットデータシリアル映像信号を、PWM制御回路19以降で扱うことが可能なデータ形式にデシリアライズ復元し、その映像信号を該PWM制御回路19に送信する。これにより、PWM制御回路19は、デシリアライズされた映像信号を、元のVGA出力2による階調等を発光素子6で再現し得るようにデューティをPWM制御した信号に変換して、ドライバ20に送信する。これにより、XデバイスXmに接続された発光素子6は、ドライバ20からのドライブ信号に応答して発光駆動する。以上の構成により、Xデータライン5を電飾装置7の配線として十分使える長さに延長することができる。また、ヘッダにIDデータがない場合には、水平同期信号を基準としてパケットの数をカウントし、そのカウント数1~640をパケットのIDとすることができる。これは、Yデータライン4上にマルチドロップ接続されたYデバイスY1~Yne第1回路においても同様である。ただし、YデバイスY1~Yneの場合は、垂直同期信号を基準として水平同期信号の数1~480をカウントすることになる。以上の本実施形態では、映像信号を利用したシリアル制御の電飾を実現することができ、映像信号を用いることにより色彩、明るさの制御がほぼ無限大になり、電飾で動画を再現することも可能になり、多数のXデータライン5を自由に引き回すこともできる。これにより、自由自在で複雑な発光パターンを実現でき、発光パターン数を増やしても配線を増大させることなく発光パターンがほぼ無限大、プログラムの作成、変更作業が簡単で、映像信号と同等の高速、高階調の表示性能を備えた電飾装置7を実現できる。また、発光素子6をマトリクスで駆動するのではなく、水平走査方向の独立したBUSラインで駆動することができ、大型パネルディスプレイとして応用することもでき、例えば解像度640×480のフルカラーで動画表示することも可能になる。また、曲面ディスプレイを簡単に作製することができ、1ライン毎にフレキシブルに曲げることができ、丸めて持ち運びすることも可能になる。さらに、多数のXデータライン5を上からぶら下げるように構成することができ、その場合、ディスプレイとして利用できるので、壁や設置設備が不要になる等の利点がある。そして、Xデータライン5に伝送するデータ量を映像信号全体の走査線数分の1に減らすことができ、その結果、Xデータライン5を長く引き伸ばせるようになり、Xデータライン5を電飾装置7の電線路として極めて有効に使用することができる。さらに、本実施形態では、YデバイスY1~YneをYデータライン4にマルチドロップ接続したので、YデバイスY1~Yneは、Yデータライン4に伝送されている映像信号の中から必要なデータだけ例えば1H分だけ走査線の1ライン分だけをマルチドロップ接続を介して取り込むことができる。また、XデバイスX1~Xme1、XデバイスX1~Xmen、XデバイスX1~Xmeneを、各Xデータライン5にマルチドロップ接続したので、Xデバイスは、各Xデータライン5に伝送されているシリアルデータシリアル映像信号の中から必要なデータだけ例えば1ピクセル分だけを取り込むことができる。また、本実施形態において、YデバイスY1~Yneがデータ処理に使用するクロック周波数をfcy[Hz]とし、XデバイスX1~Xme1、XデバイスX1~Xmen、XデバイスX1~Xmeneがデータ処理に使用するクロック周波数をfcx[Hz]とすると、fcy≧fcxの関係を満たすように構成されている。このため、例えば一本のXデータライン5を一本の水平走査線に対応させる場合、Xデータライン5に伝送させる映像データの量は、映像ベースバンド信号全体の水平走査線数分の1となる。これにより、Yデータライン4に比べてXデータライン5の転送速度を落とすXデバイスのクロック周波数fcx[Hz]を落とすことができるため、Xデータライン5を長く引き伸ばすことができるようになる。<第2の実施形態>次に、前述した図3と、図5及び図7とを参照して、第2の実施形態について説明する。図5は、前述した図1のシステムにおける、Xデバイス間のデイジーチェーン接続を明記した図であり、図7は、Xデバイスにおける初期化動作のフローチャート図である。なお、本実施形態においても、図2及び図3で説明したYデバイス及びXデバイス内の回路構成等は同様である。本実施形態では、主に、初期化動作によるXデバイス第2回路へのアドレスの自動割り当て方法を用いる構成例について示す。なお、この構成例では、Xデバイスのみにアドレスの自動割り当て機能を備え、Yデバイス第1回路にはその機能を備えないものとする。従って、Yデバイスには、固有のアドレスをあらかじめ与えている。まず、図5を参照して、本実施形態の特徴となる構成について説明する。図5では、自己アドレスnのYデバイスYnを中心に説明するが、その構成は他のYデバイスにおいても同様である。すなわち、図5に示すように、YデバイスYnからXデバイスX1~Xme群に対して、マルチドロップのラインであるXデータライン5と、デイジーチェーンのライン8図3も併せて参照とが出力される。Xデータライン5は、同一ライン上の全てのXデバイスX1~Xmeに接続されており、デイジーチェーンのライン8は、先頭のXデバイスX1に接続され、さらに、その後段のXデバイスX2以降にも順次接続される。これにより、XデバイスX1~Xmeは、前段、後段のXデバイスと通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備える。このデイジーチェーン接続では、装置群であるXデバイスX1~Xmeを一列に接続し、これら全ての装置が接続されているチャネルバスであるXデータライン5を使用する順番を管理して、使用する要求が競合しないようにすることができる。次に、初期化動作について説明する。まず、先頭のXデバイスX1が初期化命令初期化信号待ちのWAIT状態において図7のステップS11、YデバイスYnがデイジーチェーンのライン8を使ってXデバイスX1に対して初期化信号を発信する。この初期化信号は、初期化開始合図の領域とIDの領域とを含んでおり、YデバイスYnから発信される時のIDは0である。XデバイスX1~Xmeの夫々には、受信したIDに1をする演算機能がある。したがって、先頭のXデバイスX1は、前段であるYデバイスYnから初期化信号ID=0を受信すると、01=1と計算し、それを自己IDアドレス=1として記憶するステップS12。そして、次段のXデバイスX2にID=1と書き換えた初期化信号を送信するステップS13、S14。この処理は、図3においては、Xデバイスmの前段がXデバイスm-1であるため、初期化命令初期化信号の中から前段アドレスm-1を読み込み、前段アドレスm-1から、m-11=mの演算によって自己アドレスmを求めて、記録記憶することになる。上記処理を順番に繰り返して、m番目のIDはm、最終段のXデバイスのIDはme但し、1≦me<640とする。meは、このXデータライン5に接続されたXデバイスの総数でもある。そして、Xデバイスの数が分かったところで、次に最終段のXデバイスXmeはmeを記憶し、かつ、デイジーチェーンのライン8を使用して前段に向かってID=meを返信データとして返信する。これも順番に繰り返して、XデバイスX1まで返信データが戻ると、XデバイスX1~Xmeの全てのXデバイスはmeを記憶することになる。ステップS13において、後段検出回路24により先頭のXデバイスX1で後段のXデバイスの有無を判定後段検出し、後段のXデバイスが有ると判断した場合には、初期化信号変更回路25により初期化信号のIDを書き換えて、後段のXデバイスに送信するステップS14。一方、後段のXデバイスでは、後段からの返信データ待ちのWAIT状態においてステップS16、返信データmeを受信すると、それを記録記憶して前段のXデバイスへ転送するステップS18。一方、ステップS13において後段のXデバイスが無いと判断した場合、自身が最終段であると認識したXデバイスは、自己アドレスmを最後尾アドレスmeとしてme=m記録するステップS15。そして、最後尾返信データ作成回路23により、最後尾アドレスmeを書き込んだ返信データを作成し、前段のXデバイスへ送信するステップS19。ここまでで各Xデバイスは、自分の順番である自己アドレスmと、同一Xデータライン5上のXデバイスの総数meという二つの値を記憶している。これら二つの値を使うことにより、様々なアドレスを工夫することができる。例えば、me個のXデバイスを640個の画素データに均等に割り当てるアドレスをMとするなら、M=m×640/me1となる。以上がXデバイスのアドレス自動割り当て方法の一例である。以上の第2の実施形態によっても、前述した第1の実施形態と同様の効果を奏することができると共に、XデバイスX1~Xmeが夫々デイジーチェーン接続によって前段と後段のデバイスと通信し、自己アドレスを自動設定する機能を備えるので、Xデバイスは、前後のデバイスと通信することで、Xデータライン5に接続されている他のデバイスと区別するための自己アドレスを、極めて簡単に決定することができる。<第3の実施形態>次に、前述した図2及び図3を参照して、第3の実施形態について説明する。図6は、前述した図1のシステムにおける、Xデバイス間のデイジーチェーン接続を明記すると共に、Yデバイス間のデイジーチェーン接続を記載した図である。なお、本実施形態においても、図2及び図3で説明したYデバイス及びXデバイス内の回路構成等は同様である。本実施形態では、初期化動作によるXデバイス第2回路へのアドレスの自動割り当てと共に、初期化動作によるYデバイス第1回路へのアドレスの自動割り当てを行う。このYデバイスのアドレス自動割り当てについても、図7で説明したXデバイスのアドレス自動割り当てと同様の手法で行うことができる。本実施形態では、図6に示すように、YデバイスY1~Yneと、XデバイスX1~Xme1、XデバイスX1~Xmen、XデバイスX1~Xmeneとがともにデイジーチェーン接続とマルチドロップ接続の双方を施されている。つまり、アナデジ変換ボード3からYデバイスY1~Yne群に対して、マルチドロップのラインであるYデータライン4と、デイジーチェーンのライン9とが出力される。Yデータライン4には、全てのYデバイスY1~Yneにマルチドロップ接続されており、デイジーチェーンのライン9は、先頭のYデバイスY1から最後尾のYデバイスYneまで順番に通すように接続されている。これにより、YデバイスY1~Yneは、前段、後段のYデバイスと通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備える。このデイジーチェーン接続では、装置群であるYデバイスY1~Yneを一列に接続し、これら全ての装置が接続されているチャネルバスであるYデータライン4を使用する順番を管理して、使用する要求が競合しないようにすることができる。以上の第3の実施形態によっても、前述した第1の実施形態と同様の効果を奏することができると共に、YデバイスY1~Yneがライン9によるデイジーチェーン接続によって前段と後段のデバイスと通信し、自己アドレスを自動設定する機能を備えるので、Yデバイスは、前後のデバイスと通信することができ、同一のYデータライン4に接続されている他のデバイスと区別するための自己アドレスを、極めて簡単に決定することができる。<第4の実施形態>次に、図8a,bを参照して、第4の実施形態について説明する。図8a,bは、実際の製品に近い電飾装置7のイメージを表した図である。同図において、白丸の発光素子6は消灯状態を示し、黒丸の発光素子6は点灯又は点滅状態を示している。なお、図8a,bでは、Xデバイスを図示省略して発光素子6のみ示している。本実施形態では、図1、図5及び図6に示したYデバイスY1~Yneを、1つのボードに一体的に搭載したYデバイスボード27として構成している。このYデバイスボード27には、多数のXデータライン5に対応するだけの個数の出力ポート不図示が設けられている。これら出力ポートに、各Xデータライン5の先端のコネクタ不図示を差し込むことでYデバイスY1~Yneの対応するものに接続し、Xデータライン5をYデバイスボード27に極めて簡単にセットして図8a,bの状態にすることができる。そして、各Xデータライン5には、図5及び図6と同様、Xデバイスが複数個Xme個接続されており、発光素子6を発光駆動することにより、元のVGA出力2に対応した映像を再生することができる。ここで、図8aは、夫々に多数個の発光素子6が接続されている多数本のXデータライン5を整列させた状態で示す図であり、図8bは、図8aにおける多数本のXデータライン5を整列させずに自由状態で適宜配置した状態を示す図である。なお、図8a,bにおいて黒丸の発光素子6で表示される映像は、人間が走ったり或る動作を行ったりする映像でも、また、静止している映像でも良いことは勿論である。つまり、多数の発光素子6からなる表示画面に表示される映像は、PC1に入力されてVGA出力2としてアナデジ変換ボード3からYデバイスボード27つまり、YデバイスY1~Yneに送信されるデジタル映像信号に基づくものであるから、PC1に入力する映像を適宜選択すれば表示の可能性は無限に広がることになる。この構成例では、多数の発光素子6によって長方形の表示画面を形成しているが、Yデバイスボード27から引き延ばされたXデータライン5は各々が独立しているため、一本一本を自在に折り曲げることが可能である。したがって、表示画面を好きな形状に変形させたり、樹木や建物等の立体物の表面に沿って飾り付けたりできて、表示画面の設置時の自由度を大幅に向上させるものでありながら、従来タイプの電飾装置とほぼ同じように取り扱うことができる。以上、本発明をその好適な実施形態に基づいて説明したが、本発明の電飾装置及び電飾方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した電飾装置及び電飾方法も、本発明の範囲に含まれる。"