2ビット以上の所定ビット数の記憶容量のメモリセルを複数個有する不揮発性メモリと、前記メモリセルの書き換え回数を管理する書き換え回数管理テーブルと、ホストからの書き込み要求に応じたビット数で前記メモリセルに書き込みを行い、前記書き換え回数管理テーブルが管理する前記メモリセルの書き換え回数が所定の回数を超えた後は、前記メモリセルを前記記憶容量に依存したグループに分割し、ホストからの書き込み要求に応じたビット数の前記記憶容量に対応する前記グループの前記メモリセルに書き込みを行うコントローラと、を備えることを特徴とするメモリシステム。前記所定の回数が、前記メモリセルを前記所定ビット数で書き換えを繰り返した場合の書き換え制限回数より少ないことを特徴とする請求項1に記載のメモリシステム。前記グループは、1ビットの記憶容量のメモリセルからなるグループと、2ビットの記憶容量のメモリセルからなるグループを含むことを特徴とする請求項1または2に記載のメモリシステム。前記グループは、1ビットの記憶容量のメモリセルからなるグループと、それぞれ2ビット以上の互いに異なる記憶容量のメモリセルからなる複数のグループを含むことを特徴とする請求項1または2に記載のメモリシステム。前記グループは、前記所定ビット数の記憶容量のメモリセルからなるグループと、前記所定ビット数未満のビット数の記憶容量のメモリセルからなるグループを含むことを特徴とする請求項1または2に記載のメモリシステム。本発明の一つの実施形態は、書き換え回数制限下での実効的な書き換え容量を増大したメモリシステムを提供することを目的とする。本発明の一つの実施形態のメモリシステムは、2ビット以上の所定ビット数の記憶容量のメモリセルを複数個有する不揮発性メモリと、前記メモリセルの書き換え回数を管理する書き換え回数管理テーブルを備える。実施形態のメモリシステムは、ホストからの書き込み要求に応じたビット数で前記メモリセルに書き込みを行い、前記書き換え回数管理テーブルが管理する前記メモリセルの書き換え回数が所定の回数を超えた後は、前記メモリセルを前記記憶容量に依存したグループに分割し、ホストからの書き込み要求に応じたビット数の前記記憶容量に対応する前記グループの前記メモリセルに書き込みを行うコントローラを備える。たとえば、書き換え回数が多く、非常に小さなランダムデータなどを書き込むための領域を、小容量のSLC領域に割り当てて、書き換え回数が少ない比較的大きなデータを、大容量のMLC領域に割り当てるような場合がある。しかし、書き換え回数が多いデータはSLC領域に書き込む場合が多いので、SLC領域を小さく設定していると、SLC領域の書き換え回数が一定の制限に早々と達してしまうような問題があった。また、コードデータなどのデータは信頼性を高める必要があり、そのようなデータは大容量のSLC領域に書き込んで、読み出し専用データとするような場合がある。一方、書き換えが発生するデータは比較的小容量のMLC領域に書き換えを行うのであるが、その場合もMLC領域の書き換え回数が一定の制限を早々と越えてしまうようなケースも考えられ、問題となっていた。以下に添付図面を参照して、実施形態にかかるメモリシステムを詳細に説明する。なお、この実施形態により本発明が限定されるものではない。第1の実施形態図1は、第1の実施形態のメモリシステム1の構成を示すブロック図である。メモリシステム1は、図示するように、ホストHost7と接続され、ホスト7の外部記憶装置、例えばeMMCとして機能する。eMMCは、例えば、携帯型の音楽プレーヤーや、ゲーム機などに使用することができる。メモリシステム1がホスト7から受信する書き込み/読み出し要求は、LBALogicalBlockAddressで定義されたアクセス対象の先頭アドレスとアクセス対象の領域の範囲を示すデータサイズとが含まれている。メモリシステム1は、ユーザデータ及びアドレス変換テーブルを記憶する不揮発性半導体メモリとしてのNANDフラッシュメモリ2と、ホスト7とNANDフラッシュメモリ2との間でデータ転送制御を行うとともにメモリシステム1内の各構成要素を制御するコントローラ3と、上記アドレス変換テーブルの少なくとも一部を一時的に記憶する揮発性半導体メモリとしてのランダムアクセスメモリRAM4と、ホスト7との間の通信インタフェースの制御を実行するホストインタフェースコントローラであるホストコントローラ5とを備えて構成されている。複数のメモリセルを備えたNANDフラッシュメモリ2にはホスト7から書き込まれたユーザデータを記憶するユーザデータ領域20がある。ランダムアクセスメモリ4は、例えばDRAM又はSRAMで構成される。ランダムアクセスメモリ4は、ユーザデータ領域20のページ単位、またはブロック単位ごとの書き換え回数を管理する書き換え回数管理テーブル40を備えている。アドレス変換テーブルは、ホスト7が指定する論理アドレスとNANDフラッシュメモリ2内のデータの位置を指定する物理アドレスとの対応を示すものである。アドレス変換テーブルはNANDフラッシュメモリ2に記憶されており図示せず、メモリシステム1の起動時等の所定のタイミングでランダムアクセスメモリ4に展開される。コントローラ3は、データ書き込み等に伴い論理アドレスと物理アドレスとの対応関係が更新された場合、ランダムアクセスメモリ4に展開されたアドレス変換テーブルを更新する。メモリシステム1が外部仕様としてNANDフラッシュメモリ2にMLC領域を備えている場合、ユーザデータ領域20のメモリセルは物理的にはSLCとしてもMLCとしても書き込むことができる。MLCとしては、4値、8値等が考えられるが、本実施形態においては、ユーザデータ領域20のメモリセルは外部仕様として備えた最もレベル数が多いMLCとして書き込みが可能であるとする。eMMCなどのメモリシステム1においては、ホスト7が論理アドレスLBA空間に最初にパーティションを設定するなどしてSLC領域に対応するアドレス領域かMLC領域に対応するアドレス領域かを論理アドレスに応じて決定する。従って、ホスト7からメモリシステム1への書き込み要求がされる場合、当該書き込み要求に含まれるLBAに依存してSLC領域への書き込み要求であるか、MLC領域への書き込み要求であるかが決定される。本実施形態においては、図2に示したフローチャートに従ってコントローラ3が、NANDフラッシュメモリ2のユーザデータ領域20への書き込みを実行する。まず、ホスト7からの書き込み指示がくるとステップS101、その書き込みがMLC領域への書き込みか否かが判定されるステップS102。MLC領域への書き込みである場合ステップS102Yesは、ユーザデータ領域20のいずれかのメモリセルへMLマルチレベル、例えば図3に示すように2ビットでデータを書き込むステップS103。MLC領域への書き込みでない場合ステップS102No、即ちSLC領域への書き込みである場合は、ユーザデータ領域20のいずれかのメモリセルへSLシングルレベル、例えば図4に示すように1ビットでデータを書き込むステップS104。本実施形態においては、書き込みがマルチレベルかシングルレベルかに依存してユーザデータ領域20の固定領域を割り当てて書き分けることを当初は行わない。即ち、上記ステップS103、S104のいずれの書き込みの場合においても、当初は、ユーザデータ領域20に対してウエアレベリング技術を用いるなどして同一セル、同一ページ、同一物理ブロックへの集中的な書き換えが発生しないように、出来るだけ均等に書き込むようにする。即ち、メモリシステム1は外部仕様としてMLC領域およびSLC領域を備えているが、当初は、MLC領域およびSLC領域をユーザデータ領域20に固定的に割り付けることはしない。ステップS103、S104の後、書き換え回数管理テーブル40の書き込みが行われたページあるいはブロックの書き換え回数を1増加させるステップS105。その後、ステップS106にて、書き換え回数管理テーブル40の書き換え回数が全て所定の書き換え回数を超えたか否かを判定する。所定の書き換え回数は、あるページまたはブロックをMLマルチレベルで書き込みを繰り返したときの書き換え制限回数より小さい値とする。一般にMLマルチレベルで書き込みを繰り返したときの書き換え制限回数は、SLシングルレベルで書き込みを繰り返したときの書き換え制限回数より少ない。例えば、SLシングルレベルで書き込みを繰り返したときの書き換え制限回数が10000回で、MLマルチレベルで書き込みを繰り返したときの書き換え制限回数が1000回だとすると、所定の書き換え回数は例えば800回とする。書き換え回数管理テーブル40の書き換え回数で所定の書き換え回数を超えないものがある場合はステップS106No、そのまま書き込みを続けるステップS101。書き換え回数管理テーブル40の書き換え回数が全て所定の書き換え回数を超えた場合はステップS106Yes、図5に示すようにユーザデータ領域20にSLC領域21およびMLC領域22を固定的に割り当てるステップS107。ステップS107の後はステップS101へ進むが、以後のステップS103では固定的に割り当てられたMLC領域22に書き込み、ステップS104ではSLC領域21に書き込む。以上説明したように、本実施形態においては、ユーザデータ領域20の全てのページあるいはブロックが上記所定の書き換え回数を超えるまでは、SLC領域およびMLC領域について図5に示すようなメモリセルの記憶容量のビット数に対応した固定的な領域区分は行わないで書き込みを行い、ユーザデータ領域20の全てのページあるいはブロックが上記所定の書き換え回数を超えた後は、ユーザデータ領域20にSLC領域21およびMLC領域22を固定的に割り付けて、それぞれの制限回数まで書き換えを継続する。本実施形態による効果を、以下に簡易な数値例で説明する。本実施形態とは異なり、当初から図5に示すようにユーザデータ領域20をSLC領域21およびMLC領域22に固定的に割り当てておいた場合、例えば、SLC領域21がユーザデータ領域20のメモリセル全体の5で、書き換え制限回数が100回、MLC領域22が残りのユーザデータ領域20で、書き換え制限回数が15回であったとする。例えば、SLC領域21全てが、ラジオダウンロードデータを保持する用途などで毎日1回書き換えられるとすると、100日で書き換え制限回数に達するので、ここでSLC領域21は全て使用不能となる可能性がある。それに対して、本実施形態の場合、当初は図1に示すようにSLC領域およびMLC領域を区別しないでユーザデータ領域20を均等にシングルレベルで書き込む。そして、所定の書き換え回数をMLC領域の書き換え制限回数である15回より小さい10回とする。この場合、SLC領域21をユーザデータ領域20のメモリセル全体の5に固定的に割り付けて書き換えていた上記の場合に比べて、20倍の記憶領域にシングルレベルで書き込みを実行するので、所定の書き換え回数10回までシングルレベルで書き込むとしても、上記の場合に換算すると200日分のシングルレベルでの書き込みが可能である。ユーザデータ領域20全体の書き換え回数が10回を越えた後、図5のようにユーザデータ領域20をSLC領域21およびMLC領域22に固定的に割り当てるとしても、SLC領域21はまだ100-10=90回の書き換えが可能である。また、MLC領域22も書き換え制限回数の15回までは未だ書き換え可能である。以上の様に、本実施形態によれば、書き換え回数制限下での実効的な書き換え容量を増大したメモリシステムを提供することが可能となる。第2の実施形態第1の実施形態では、メモリシステム1が外部仕様としてNANDフラッシュメモリ2に一種類のMLC領域を備えている場合について説明したが、本実施形態においては、MLC領域が2ビットの記憶容量のメモリセルからなる第1MLC領域と3ビットの記憶容量のメモリセルからなる第2MLC領域を備えている。本実施形態においては、図6に示したフローチャートに従ってコントローラ3が、NANDフラッシュメモリ2のユーザデータ領域20への書き込みを実行する。まず、ホスト7からの書き込み指示がくるとステップS201、その書き込みがMLC領域への書き込みか否かが判定されるステップS202。MLC領域への書き込みである場合ステップS202Yesは、さらに3ビットでの書き込みか否かが判定されるステップS203。3ビットでの書き込みである場合ステップS203Yesは、ユーザデータ領域20のいずれかのメモリセルへ3ビットでデータを書き込むステップS204。3ビットでの書き込みでない場合ステップS203Noは、ユーザデータ領域20のいずれかのメモリセルへ2ビットでデータを書き込むステップS205。MLC領域への書き込みでない場合ステップS202No、即ちSLC領域への書き込みである場合は、ユーザデータ領域20のいずれかのメモリセルへSLシングルレベル、即ち1ビットでデータを書き込むステップS206。本実施形態においては、上記ステップS204、S205、S206のいずれの書き込みの場合においても、当初は、ユーザデータ領域20に対してウエアレベリング技術を用いるなどして同一セル、同一ページ、同一物理ブロックへの集中的な書き換えが発生しないように、出来るだけ均等に書き込むようにする。即ち、メモリシステム1は外部仕様として第1MLC領域、第2MLC領域、およびSLC領域を備えているが、当初は、図1に示すように第1MLC領域、第2MLC領域、およびSLC領域をユーザデータ領域20に固定的に割り付けることはしない。ステップS204、S205、S206の後、書き換え回数管理テーブル40の書き込みが行われたページあるいはブロックの書き換え回数を1増加させるステップS207。その後、ステップS208にて、書き換え回数管理テーブル40の書き換え回数が全て第1の所定の書き換え回数を超えたか否かを判定する。第1の所定の書き換え回数は、あるページまたはブロックを3ビットで書き込みを繰り返したときの書き換え制限回数より小さい値とする。例えば、1ビットシングルレベルで書き込みを繰り返したときの書き換え制限回数が10000回で、2ビットマルチレベルで書き込みを繰り返したときの書き換え制限回数が1000回で、3ビットマルチレベルで書き込みを繰り返したときの書き換え制限回数が500回だとすると、第1の所定の書き換え回数は例えば400回とする。書き換え回数管理テーブル40の書き換え回数で第1の所定の書き換え回数を超えないものがある場合はステップS208No、そのままユーザデータ領域20を区分けせずに書き込みを続けるステップS201。書き換え回数管理テーブル40の書き換え回数が全て第1の所定の書き換え回数を超えた場合はステップS208Yes、図7に示すようにユーザデータ領域20に3ビットで書き込むメモリセルのみからなる第2MLC領域24を固定的に割り当てるステップS209。ユーザデータ領域20の残りの領域はSLC及び第1MLC混在領域25とする。ステップS209の後、ステップS210においてSLC及び第1MLC混在領域25の書き換え回数が全て第2の所定の書き換え回数を超えたか否かが判定される。2ビットマルチレベルで書き込みを繰り返したときの書き換え制限回数が1000回だとした場合、第2の所定の書き換え回数は例えば800回とする。SLC及び第1MLC混在領域25の書き換え回数が全て第2の所定の書き換え回数を超えたのではない場合ステップS210:NoはステップS201へ進むが、以後のステップS204では固定的に割り付けられた第2MLC領域24に3ビットの書き換え制限回数の500回まで書き込み続け、ステップS205およびS206では書き込みビット数に応じた固定的な領域区分は行わないでSLC及び第1MLC混在領域25に均等に書き込み続ける。ステップS210において、書き換え回数管理テーブル40のSLC及び第1MLC混在領域25の書き換え回数が全て第2の所定の書き換え回数の800回を超えた場合はステップS210Yes、図8に示すようにSLC及び第1MLC混在領域25にSLC領域21および第1MLC領域23を固定的に割り当てるステップS211。ステップS211の後はステップS201へ進むが、以後のステップS205では第1MLC領域23に書き込み、ステップS206ではSLC領域21に書き込む。その後、2ビット書き込みステップS205は、制限回数の1000回まで書き換え可能である。また、1ビット書き込みステップS206は、制限回数の10000回まで書き換え可能である。以上説明したように、本実施形態においては、ユーザデータ領域20の全てのページあるいはブロックが第1の所定の書き換え回数の400回を超えるまでは、図1のユーザデータ領域20に示すようにメモリセルの記憶容量のビット数に対応した固定的な領域区分は行わないで書き込みを行い、ユーザデータ領域20の全てのページあるいはブロックが第1の所定の書き換え回数を超えた後は、図7に示すようにユーザデータ領域20に第2MLC領域24を固定的に割り付け、残りの領域はSLC及び第1MLC混在領域25とする。その後第2MLC領域24は、3ビットの記憶容量のメモリセル領域として、3ビットマルチレベルで書き込みを繰り返したときの書き換え制限回数である500回まで書き換えを継続する。SLC及び第1MLC混在領域25には、ステップS205およびS206の2ビットおよび1ビットの書き込みにおいて書き込みビット数に応じた固定的な領域区分は行わないで均等に書き込み続ける。さらにその後、SLC及び第1MLC混在領域25の書き換え回数が全て第2の所定の書き換え回数である800回を超えた場合はステップS210Yes、図8に示すようにSLC及び第1MLC混在領域25にSLC領域21および第1MLC領域23を固定的に割り付け、2ビット書き込みステップS205は、2ビットの書き換え制限回数である1000回まで書き換え可能である。また、1ビット書き込みステップS206は、1ビットの書き換え制限回数である10000回まで書き換え可能である。なお、上記説明では、図6に示したように2つの所定の書き換え回数を設けて、図7に示したように、ユーザデータ領域20に一旦第2MLC領域24を割り当ててから、最終的に図8に示すように、SLC領域21および第1MLC領域23も割り当てるとして説明した。しかし、書き換え回数が全て第1の所定の書き換え回数を超えた時点で、図8に示すように、ユーザデータ領域20をSLC領域21、第1MLC領域23、および第2MLC領域24に全て割り当てるようにしてもかまわない。以上説明したように、NAND型フラッシュメモリを備え、記憶素子メモリセル領域をSLC領域とMLC領域とに分けて書き込み、消去動作を行うシステムにおいて、ある所定の書き換え回数になるまで、SLC領域とMLC領域の合わせた全体の領域にわたってSLC領域かMLC領域かの区別をせずに書き換えを行う。ある一定の書き換え回数とは、書き換え回数が一般的に少ないMLCの書き換え回数制限よりも少ない値に設定する。書き換えを記憶素子領域全体に対して行うことで、SLC領域とMLC領域とを物理的に固定した場合に比べて、特定領域で偏った頻度の書き換えが起こるのを防ぐことができる。書き換え回数が設定回数を上回った場合は、SLC領域とMLC領域に書き換え領域を分けて書き換え動作を行う。NAND型フラッシュメモリの記憶素子に対する書き換えの範囲を、書き換え回数ごとに、またメモリセルあたりの記憶容量ビット数ごとに領域を変更することで、書き換え領域を当初からSLC領域、MLC領域と分けて書き換えしていた場合に比べて、特定領域の書き換え回数が急増するのを防ぎ、実効的な書き換え容量を増加させることが出来る。また、MLC領域の書き換え制限回数より少ない書き換え回数を所定の書き換え回数とし、その回数に達した時点で、SLCMLC個別に書き換え範囲を設定することで、MLC領域の書き換え回数が制限回数を超えないようにすることができる。このように、NAND型フラッシュメモリの使用方法において、SLC領域もしくはMLC領域のどちらかの書き換え回数が多い場合、SLC領域およびMLC領域で書き換えを平均化することで、ハイブリッドなデータ保持管理を行ないながら実効的な書き換え容量を増加させることが可能となる。なお、第2の実施形態でも説明したように、MLC領域がさらに複数種類のビット数の記憶容量のメモリセルを備えていてもよく、上記した2種類に限らずそれ以上でも上記実施形態と同様な書き換え回数に応じた領域分割を実施できることは言うまでもない。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。