"回路が形成された表面と前記表面に対向する裏面を有する半導体基板を備えた半導体装置の製造方法であって、前記半導体基板の前記裏面を鏡面に研磨し、前記半導体基板の前記鏡面にRIEReactiveIonEtchingを用いてダメージ層を形成する、ことを特徴とする半導体装置の製造方法。回路が形成された表面と前記表面に対向する裏面を有する半導体基板を備えた半導体装置の製造方法であって、前記半導体基板の前記裏面を鏡面に研磨し、前記半導体基板の前記鏡面にバイアススパッタリングを用いてダメージ層を形成する、ことを特徴とする半導体装置の製造方法。前記半導体基板の前記裏面を鏡面に研磨する工程の前に、前記半導体基板の前記裏面を裏面研削BackSideGrindingを用いて研削することを特徴とする請求項1または2に記載の半導体装置の製造方法。CMPChemicalMechanicalPolishingを用いて前記半導体基板の前記裏面を鏡面に研磨することを特徴とする請求項1乃至3のいずれかに記載の半導体装置の製造方法。前記ダメージ層は不純物を捕捉するゲッタリング層であることを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。マルチチップパッケージの組立工程におけるチップ割れと、半導体チップの裏面から不純物が半導体チップ中に拡散する不純物汚染を抑制できる半導体装置の製造方法を提供する。一実施態様の半導体装置の製造方法は、回路が形成された表面と前記表面に対向する裏面を有する半導体基板を備えた半導体装置の製造方法において、前記半導体基板の前記裏面を鏡面に研磨する工程と、前記半導体基板の前記鏡面にRIEReactiveIonEtchingを用いてダメージ層を形成する工程とを具備することを特徴とする。以下、図面を参照して実施形態の半導体装置の製造方法について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。ここでは、メモリ回路が形成された半導体メモリチップを例に取り説明するが、メモリ回路以外の回路が形成された半導体チップでも同様に実施可能である。[第1実施形態]第1実施形態の半導体装置の製造方法について説明する。図1~図4は、第1実施形態の半導体装置の製造方法を示す断面図である。ウエハ状態にある半導体メモリチップ以下、半導体基板11は、メモリ回路が形成された表面とこの表面に対向する裏面とを有する。半導体基板11には、例えばシリコン単結晶基板が用いられる。メモリ回路としては、例えばDRAMあるいはNANDフラッシュメモリ等を含む。まず、半導体基板11の裏面を裏面研削BSGを用いて研削し、半導体基板11を所望の厚さ例えば、50μmまで薄くし、図1に示す状態を得る。この状態では、半導体基板11の裏面に破砕層12が形成されている。破砕層12はBSGによって形成された条痕を有している。この条痕は、マルチチップパッケージの組立工程MCP組立工程において半導体メモリチップ11の割れの原因となる。続いて、CMPあるいはドライポリッシュを用いて半導体基板11の裏面の破砕層12を研磨し、半導体基板11の裏面を鏡面にする図2参照。次に、RIEReactiveIonEtchingを用いて半導体基板11裏面のシリコンを例えば10μmエッチングし、図3に示す状態を得る。RIEの条件は、例えば塩素ガスを用い、パワー1kW、エッチングレートは1μm/分とする。このとき、半導体基板11の裏面の表層には、RIEによるシリコンダメージ層例えば、厚さ数百Å13が形成される。詳述すると、前記RIE工程では、半導体基板11裏面のシリコンとプラズマ化したエッチングイオンとの間で化学反応が起こり、同時にプラズマによるスパッタリングが起きることでダメージ層13が形成される。このため、エッチングイオンの照射量を制御することによりダメージ層13の厚さを制御することができる。その後、MCP組立工程を行い、図4に示すように、マルチチップパッケージMCP10を形成する。MCP10の構造は以下のようになっている。下地基板としてのマルチチップパッケージ基板MCP基板14は、表面と裏面にCu配線15を有する。MCP基板14のCu配線15上には、Cu配線15を覆うようにソルダーレジスト16が形成されている。このような構造のMCP基板14上には、ダイシングを用いてチップ状に分離された半導体メモリチップ11がダイアタッチフィルムDAF17により接着されている。半導体メモリチップ11上には、さらに半導体メモリチップ18,19がダイアタッチフィルム21,22をそれぞれ介して積層される。MCP基板14上には、半導体メモリチップ11,18,19を覆うようにモールド材23が形成されている。さらに、MCP基板14の裏面には、外部に接続するための端子例えば、半田ボール24が形成されている。ここで、RIEを用いて形成された半導体メモリチップ11裏面のシリコンダメージ層13は、MCP基板14から侵入する不純物例えば、Cu配線15から拡散するCuイオンを捕捉するゲッタリング層として機能する。これにより、半導体メモリチップ11裏面から不純物例えば、Cuイオンがチップ11中に拡散することにより生じる半導体メモリチップの汚染を抑止することができる。なお、前述では、RIEによる半導体基板のエッチング量を10μmとしたが、これに限ることなく半導体メモリチップの所望の厚さが得られるように、エッチング量を決めることができる。第1実施形態によれば、シリコン半導体基板の裏面の鏡面研磨後に、RIEを用いて半導体基板の裏面をエッチングし半導体基板裏面の表層にシリコンダメージ層を形成することにより、半導体基板裏面に裏面研削にて生じた条痕をほとんど残さずにゲッタリング層を形成できる。これにより、MCP組立工程でのチップ割れを低減でき、半導体基板裏面からの不純物汚染を抑制できる半導体装置の製造方法を実現できる。また、RIEを用いて半導体基板の裏面をエッチングするため、半導体チップのチップ厚を極めて薄くすることができ、多数の半導体チップを積層してもパッケージ厚さの薄いマルチチップパッケージを実現できる。[第2実施形態]第2実施形態の半導体装置の製造方法について説明する。第1実施形態では、半導体メモリチップの裏面研削、鏡面研磨の後に、RIEを用いて半導体メモリチップの裏面にゲッタリング層を形成したが、第2実施形態ではバイアススパッタリングを用いて半導体メモリチップの裏面にゲッタリング層を形成する例を述べる。図5~図8は、第2実施形態の半導体装置の製造方法を示す断面図である。第1実施形態と同様に、半導体基板11の裏面をBSGを用いて研削し、半導体基板11を所望の厚さまで薄くする。この状態では、図5に示すように、半導体基板11の裏面に破砕層12が形成されている。続いて、CMPあるいはドライポリッシュを用いて半導体基板11の裏面の破砕層12を研磨し、半導体基板11の裏面を鏡面にする図6参照。次に、バイアススパッタリングを用いて、プラズマ化したイオンを堆積させた場合の厚さ100Åに相当する条件で半導体基板11裏面のシリコンをスパッタリングし、図7に示す状態を得る。バイアススパッタリングは、例えばプラズマ化したアルゴンガスを用い、パワー1kW、バイアス電圧1kVの条件で行われる。このとき、半導体基板11の裏面の表層には、バイアススパッタリングによるシリコンダメージ層例えば、厚さ数百Å25が形成される。詳述すると、前記バイアススパッタリング工程では、例えばアルゴンやクリプトンなどの不活性ガスをプラズマ化して半導体基板11裏面へスパッタし、ダメージ層25を形成する。なおこのとき、半導体基板11裏面へのプラズマ化したガスの衝突頻度を制御することは困難なため、ダメージ層25の厚さを制御するのはRIEを用いた場合の方が容易である。その後、MCP組立工程を行い、図8に示すように、マルチチップパッケージMCP20を形成する。MCP20では、MCP基板14上にチップ状の半導体メモリチップ11がダイアタッチフィルム17を用いて接着されている。ここで、バイアススパッタリングを用いて形成された半導体メモリチップ11裏面のシリコンダメージ層25は、MCP基板14から侵入する不純物例えば、Cuイオンを捕捉するゲッタリング層として機能する。これにより、半導体メモリチップ11裏面から不純物例えば、Cuイオンがチップ11中に拡散することにより生じる半導体メモリチップの汚染を抑止することができる。第2実施形態によれば、シリコン半導体基板の裏面の鏡面研磨後に、バイアススパッタリングを用いて半導体基板の裏面をエッチングし半導体基板裏面の表層にシリコンダメージ層を形成することにより、半導体基板裏面に裏面研削にて生じた条痕をほとんど残さずにゲッタリング層を形成できる。これにより、MCP組立工程でのチップ割れを低減でき、半導体基板裏面からの不純物汚染を抑止できる半導体装置の製造方法を実現できる。なお、第1,第2実施形態では、メモリ回路が形成された半導体メモリチップを例に取り説明したが、半導体メモリチップに限るわけではなく、半導体チップ裏面からの汚染が問題となる全ての半導体チップ半導体基板に対して本実施形態は適用できる。以上説明したように実施形態によれば、マルチチップパッケージの組立工程におけるチップ割れと、半導体チップの裏面から不純物が半導体チップ中に拡散する不純物汚染を抑制できる半導体装置の製造方法を提供することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"