InおよびOを含む酸化物半導体層と、Si、FおよびNを含む絶縁層と、を有する半導体素子。前記酸化物半導体層と前記絶縁層とが接している、請求項1に記載の半導体素子。前記絶縁層は、ゲート絶縁層およびパッシベーション層の少なくとも一方である、請求項1または2に記載の半導体素子。前記絶縁層における前記Fの含有量が0原子より大きく、30原子以下である、請求項1から3のいずれかに記載の半導体素子。前記絶縁層はHをさらに含み、前記絶縁層における前記Hの含有量が0原子より大きく7原子以下である、請求項1から4のいずれかに記載の半導体素子。前記絶縁層はOをさらに含み、前記絶縁層における前記Oの含有量が0原子より大きく25原子未満である、請求項1から5のいずれかに記載の半導体素子。前記絶縁層はゲート絶縁層であり、前記ゲート絶縁層と前記半導体層とが接する界面近傍の前記半導体層における酸素量Aと、前記界面近傍以外の前記半導体層における酸素量Bとの比A/Bが0.78よりも大きく、かつ1未満である、請求項1から6のいずれかに記載の半導体素子。前記比A/Bが0.8以上0.98以下である、請求項7に記載の半導体素子。前記絶縁層はパッシベーション層であり、前記パッシベーション層と前記半導体層とが接する界面近傍の前記半導体層における酸素量Cと、前記界面近傍以外の前記半導体層における酸素量Dとの比C/Dが1.05以上1.3以下である、請求項1から8のいずれかに記載の半導体素子。前記半導体層はN、Al、Si、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W、Sn、およびBiからなる群より選択される1種以上の添加元素をさらに含む、請求項1から9のいずれかに記載の半導体素子。前記半導体素子が薄膜トランジスタであることを特徴とする、請求項1から10のいずれかに記載の半導体素子。しかしながら、酸化物半導体層をチャネル層として用いたTFTにおいて、ゲート-ソース間、ソース-ドレイン間の電圧を±20V以上で使用する際、電圧が繰り返し掃引されることによって動作電圧の閾値以下、Vthともいう。が変化し易い傾向にあった。このため、酸化物半導体層を用いたTFTにおいて、Vthが安定せずに、ソース-ドレイン間に流れる電流値が変化するために、結果的に、TFTの特性が安定しないという問題があった。そこで、本発明は、酸化物半導体層を用いた半導体素子であって、Vthの変化が抑制された、特性の安定化した半導体素子を提供することを目的とする。本発明は、InインジウムおよびO酸素を含む酸化物半導体層と、Si珪素、Fフッ素およびN窒素を含む絶縁層と、を有する半導体素子である。上記半導体素子において、酸化物半導体層と絶縁層とが接していることが好ましい。上記半導体素子において、絶縁層は、ゲート絶縁層およびパッシベーション層の少なくとも一方であることが好ましい。上記半導体素子において、絶縁層におけるFの含有量が0原子より大きく、30原子以下であることが好ましい。上記半導体素子において、絶縁層はH水素をさらに含み、絶縁層におけるHの含有量が0原子より大きく7原子以下であることが好ましい。上記半導体素子において、絶縁層はOをさらに含み、絶縁層におけるOの含有量が0原子より大きく25原子未満であることが好ましい。上記半導体素子において、絶縁層はゲート絶縁層であり、ゲート絶縁層と半導体層とが接する界面近傍の半導体層における酸素量Aと、界面近傍以外の半導体層における酸素量Bとの比A/Bが0.78よりも大きく、かつ1未満であることが好ましい。さらに、上記比A/Bが0.8以上0.98以下であることがより好ましい。上記半導体素子において、絶縁層はパッシベーション層であり、パッシベーション層と半導体層とが接する界面近傍の半導体層における酸素量Cと、界面近傍以外の半導体層における酸素量Dとの比C/Dが1.05以上1.3以下であることが好ましい。上記半導体素子において、半導体層はN窒素、Alアルミニウム、Si、Tiチタン、Vバナジウム、Crクロム、Zrジルコニウム、Nbニオブ、Moモリブデン、Hfハフニウム、Taタンタル、Wタングステン、Snスズ、およびBiビスマスからなる群より選択される1種以上の元素をさらに含むことが好ましい。上記半導体素子ににおいて、半導体素子が薄膜トランジスタであることが好ましい。本発明によれば、Vthの変化が抑制された、特性の安定化した半導体素子を提供することができる。以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。本発明の半導体素子は、少なくとも、InおよびOを含む酸化物半導体層と、Si、FおよびNを含む絶縁層とを有する。本発明者らは、TFTからなる半導体素子が、上記酸化物半導体層と、上記酸化物半導体層と接する上記絶縁層とを有する場合に、Vthの変化を抑制できることを知見した。その理由は明確ではないが、たとえば、以下のことが理由の1つとして考えられる。すなわち、InおよびOを含む酸化物半導体層においては、その層中のO含有量、H含有量、N含有量、またこれらの化学結合状態が半導体特性に影響を与えることが知られている。この酸化物半導体層と接する絶縁層がSi、FおよびNを含む場合、酸化物半導体層中のO、H、およびNの含有量、化学結合状態などに与える影響が小さいために、酸化物半導体層と接する層が存在することに起因する酸化物半導体層の半導体特性に与える影響を抑制することができ、結果的に、TFTのVthの変化を抑制できる。なお、本発明者らは、種々の検討を重ねることにより、絶縁層にFが存在することが重要であることも知見している。以下、本発明についてより具体的に説明するために、実施の形態1~3において、TFTからなる半導体素子を用いて、本発明に係る実施の形態の一例を詳述する。≪実施の形態1≫実施の形態1として、半導体層の組成およびゲート絶縁層の組成に特徴を有するTFTについて説明する。<半導体素子>図1は、半導体素子の一例の概略的な断面図である。図1を参照し、半導体素子としてのTFTは、基板1上に、ゲート電極2、ゲート絶縁層3、チャネル層としての半導体層4とが順に積層され、該半導体層4上にソース電極5およびドレイン電極6が積層される。また、半導体層4のうち、ソース電極5およびドレイン電極6の間であって両電極に被覆されていない領域には、パッシベーション層7が積層されている。図1のTFTはいわゆるボトムゲート型のトランジスタであり、たとえば、液晶表示装置などのスイッチング素子として好適に用いることができる。基板1には、たとえば、プラスチックフィルム、ガラス基板などの絶縁性基板を用いることができる。ゲート電極2、ソース電極5およびドレイン電極6のそれぞれには、たとえば、Ti、Mo、Alなどの金属を用いることができる。また、各金属からなる層を積層した構成を有していてもよい。パッシベーション層7は、たとえば酸化シリコンSiO2、窒化シリコンSiN、酸化イットリウムY2O3、酸化アルミニウムAl2O3、酸化ハフニウムHf2O2、酸化チタンTiO2などからなる膜を用いることができる。本発明の半導体素子において、半導体層4の組成と、ゲート絶縁層3の組成とを特徴的な組成とすることによって、半導体素子のVthの変化を抑制することができる。以下、半導体層4およびゲート絶縁層3について詳細に説明する。半導体層半導体層4は、InおよびOを含む酸化物半導体層からなる。具体的には、半導体層4は、In-Ga-Zn-O、In-Al-Mg-O、In-Al-Zn-O、In-Hf-Zn-Oのいずれかからなることが好ましい。なお、In-Ga-Zn-Oの記載は、In、Ga、ZnおよびOを主成分として含む酸化物半導体を意味し、他の意図しない原子を半導体特性が変化しない程度に僅かに含んでいるものも含む。半導体層4の材料がIn-Ga-Zn-Oである場合、半導体層4に含まれるIn、GaおよびZnの含有量の総量に対するInの含有量の比In/GaZnInを35原子以上とすることによりVthの変化を抑制できる。さらに、上記Inの含有量の比を38原子以上43原子以下とすることにより、Vthの変化をさらに抑制することができる。また、半導体層4におけるOの含有量は60原子以上66原子以下であることが好ましい。なお、半導体層4における各元素の定量方法としては、ラザフォード後方散乱法およびICP質量分析法などを用いることができる。また、半導体層4において、N、Al、Si、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W、Sn、およびBiからなる群より選択された1種以上の添加元素をさらに含むことが、TFTのソース-ドレイン間に流れるON電流を高める点で好ましい。さらに、添加元素の濃度が0.01×1022atm/cc以下の場合は、ソース-ドレイン間に流れるON電流を効果的に高める傾向が低く、10×1021atm/ccを超える場合は、ソース-ドレイン間に流れるOFF電流が高くなる傾向にある。したがって、半導体層4における上記添加元素の濃度は0.1×1021atm/cc以上10×1021atm/cc以下であることが好ましい。なお、半導体層4における該添加元素の濃度atm/ccは、たとえば、二次イオン質量分析SIMS法によって測定することができる。また、半導体層4と後述するゲート絶縁層3とが接する界面近傍の半導体層4における酸素量Aと、界面近傍以外の半導体層4における酸素量Bとの比A/Bが0.78よりも大きく、かつ1未満であることが好ましい。これについて、図2を用いて説明する。図2は、図1の領域Aの概略的な拡大図である。図2を参照し、本実施の形態1において、半導体層4のうち、ゲート絶縁層3と接する界面20の近傍の領域4aの部分に位置する半導体層4の酸素量Aと、界面近傍以外の半導体層、すなわち、領域4a以外の部分に位置する半導体層4の酸素量Bとの比A/Bが0.78よりも大きくかつ1未満であることが好ましい。この場合、TFTのソース-ドレイン間に流れるON電流を大きくすることができる。一方、上記比A/Bが0.78の場合には、ソース-ドレイン間に流れるOFF電流が過剰に大きくなる傾向にあることを知見している。したがって、TFTの特性をより適切な条件で安定化させるという観点からは、上記比A/Bは0.8以上1未満であることが好ましく、0.8以上0.98以下であることがより好ましい。ここで、接する界面とは、二次イオン質量分析法において、ゲート絶縁層3中におけるFに起因するイオンのイオンカウント数と半導体層4中におけるInに起因するイオンのイオンカウント数が交差する点とし、界面近傍とは、接する界面から厚さ0.1nm以上20nm以下の領域4aを意味する。また、酸素量Aおよび酸素量Bは、各々、半導体層4の任意の位置における二次イオン質量分析による酸素イオンのカウント数である。なお、この領域4aのうちの少なくとも一部分における酸素量Aと、酸素量Bとの比A/Bが上記範囲であれば上記効果を発現することができる。すなわち、たとえば、半導体層4の領域4aのうちの界面20から0.1nm以上5nm以下の領域における酸素量Aと、酸素量Bとの比A/Bが上記範囲であればよい。また、界面近傍の領域4aのうちの少なくとも一部分で上記比A/Bを満たせば足りる。すなわち、図2を参照すれば、図中左右方向に延在する領域4aのうちの少なくとも一部分たとえば、領域4aの中央部分における酸素量Aと酸素量Bとが上記比A/Bの範囲を満たせばよい。ゲート絶縁層本実施の形態1において、ゲート絶縁層3は、Si、FおよびNを含む。TFTにおいて、上記半導体層4がInおよびOを含む酸化物半導体層からなり、さらにゲート絶縁層3がSi、FおよびNを含むことにより、Vthの変化を抑制することができる。ゲート絶縁層3における各元素の定量方法としては、走査型二次電子顕微鏡SEM付帯のエネルギー分散型ケイ光X線分析EDX法、透過型電子顕微鏡TEM付帯のエネルギー分散型ケイ光X線分析EDX法などを用いることができる。また、当然に元素の定性分析に用いられる他の公知の技術を用いてもよい。ゲート絶縁層3において、Fが含まれていない場合は、Vth変化量を低減させることができず、また、Fを30原子よりも多く含む場合は、ゲート絶縁層3の機械的強度が弱く、基板からの剥離などが発生することが分かった。このため、ゲート絶縁層3におけるFの含有量は0原子より大きくかつ30原子以下であることが好ましい。また、Fの含有量が3原子以上であることがより好ましく、5原子以上であることがさらに好ましい。特に、Fの含有量が10原子以上28原子以下の場合に、Vth変化量をより効率的に低減できる。なお、Siの含有量は、25原子以上および35原子以下であることが好ましく、Nの含有量は25原子以上および40原子以下であることが好ましい。また、ゲート絶縁層3は、Hをさらに含んでいてもよい。ゲート絶縁層3がHを含むことにより、Ionオン電流が上昇するという効果が期待される。ゲート絶縁層3におけるHの含有量が7原子よりも大きくなるとVth変化量が大きくなる傾向にあることから、Hの含有量は7原子以下であることが好ましい。また、Vth特性の変化をさらに抑制する点では、5原子以下であることがより好ましい。なお、ゲート絶縁層3におけるHの定量方法としては、たとえば、二次イオン質量分析法を用いることができる。具体的には、Hの含有量が既知の標準サンプルを用意し、毎秒あたりの二次イオンカウント数を測定サンプルと標準サンプルとで比較することにより、測定サンプルにおけるHの定量が可能となる。また、ラザフォード後方散乱法と弾性反跳粒子検出法とを併用することによってもHの含有量を定量することができる。また、ゲート絶縁層3は、Oをさらに含んでいてもよい。ゲート絶縁層3がOを含むことにより、Ionが上昇するという効果が期待される。ゲート絶縁層3におけるOの含有量が25原子以上の場合にVth変化量が大きくなる傾向にあることから、Oの含有量は25原子未満であることが好ましく、20原子以下であることがより好ましい。なお、ゲート絶縁層3におけるO原子の定量方法としては、ラザフォード後方散乱法、二次イオン質量分析法などを用いることができる。<半導体素子の製造方法>次に、図3a~dを用いて、図1のTFTの製造方法について説明する。ゲート電極の形成まず、図3aに示すように、ガラス基板からなる基板1を準備し、該基板1の表面1a上に、たとえばDCスパッタリングによってゲート電極2を形成する。ゲート絶縁層の形成次に、図3bに示すように、基板1の表面1a上およびゲート電極2を覆うようにゲート絶縁層3を形成する。本実施の形態において、ゲート絶縁層3はSi、FおよびNを含む。このようなゲート絶縁層3の作成方法としては、たとえば、プラズマCVD法を用いることができる。特に、内部アンテナ型ICPプラズマ源によるプラズマCVD法を好適に用いることができる。具体的には、プラズマ装置の真空槽内にゲート電極2が形成された基板1をセットし、真空槽内の真空排気を行った後、該真空槽内にSiF4およびN2などの原料ガスを導入する。そして、プラズマ源を用いて原料ガスを活性化することによって、Si、FおよびNを含むゲート絶縁層3を形成することができる。上記プラズマCVD法において、原料ガスの混合割合を調節することによって、ゲート絶縁層3におけるSi、FおよびNのそれぞれの含有量を調節することができる。また、原料ガスにHを含むガス、たとえば、H2ガスを混合させることによって、ゲート絶縁層3にHを含ませることができ、原料ガスにOを含むガス、たとえば、O2ガスを混合させることによって、ゲート絶縁層3にOを含ませることができる。半導体層の形成次に、図3cに示すように、ゲート絶縁層3上の一部分にチャネル層としての半導体層4を形成する。本実施の形態において、半導体層4はInおよびOを含む。このような半導体層4の作成方法には、たとえば、DC直流マグネトロンスパッタ法を用いることができる。具体的には、まず、ターゲットとして、酸化物半導体の原料となる導電性酸化物焼結体からなるターゲットを準備する。たとえば、In-Ga-Zn-Oからなる半導体層4を成膜する場合には、Vth変化量をより低減させることができる点で、ZnGa2O4結晶を含むターゲットを用いることが好ましい。次に、装置内の所定の位置にターゲットおよび上記基板1を配置し、DCマグネトロンスパッタ法によってターゲットをスパッタすることによって、ゲート絶縁層3上に半導体層を成膜する。次に、得られた半導体層が所定のチャネル幅、チャネル長さを得るように、半導体層上へのレジストの塗布、露光、現像を行い、所定の形状のレジストを形成する。そして、所定の形状のレジストが作成された基板1をエッチング水溶液に浸漬させて、露出する半導体層をエッチングすることにより、図3cに示すように、ゲート絶縁層3上の一部分に積層される半導体層4が形成される。ここで、半導体層4に、添加元素としてNをさらに含ませる場合には、たとえば、ターゲットをスパッタする際のスパッタリング装置内に導入するガスにN2ガスを混入させ、その混入割合を制御することによって、半導体層4におけるNの濃度を調節することができる。また、Al、Si、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W、Sn、およびBiからなる群より選択された1種以上の添加元素をさらに含ませる場合には、たとえば、上記ターゲット中にこれらの元素を予め含有させておけばよい。また、図2に示すように、半導体層4のうち、領域4aの少なくとも一部分における酸素量Aと、領域4a以外の領域における酸素量Bとの比A/Bを調節する場合には、半導体層4のうちの界面20近傍の領域4aの部分を形成する際のスパッタリング装置内に導入するO2ガスの混合割合を調節すればよい。ソース電極およびドレイン電極の形成次に、図3dに示すように、たとえばDCスパッタリングによって半導体層4上およびゲート絶縁層3上にソース電極5およびドレイン電極6を形成する。具体的には、まず、半導体層4上にレジストを塗布、露光、現像した後、レジストが形成されていない半導体層4上およびゲート絶縁層3上にDCスパッタリング法によって金属層からなるソース電極5およびドレイン電極6を形成する。そして、半導体層4上のレジストを剥離することによって、図3dに示すように、ソース電極5およびドレイン電極6が形成された基板1が形成される。パッシベーション層の形成次に、図1に示すように、ソース電極5およびドレイン電極6から露出する半導体層4上にパッシベーション層7を形成する。パッシベーション層7の作成には、たとえば、DCマグネトロンスパッタ法を用いることができる。以上詳述した実施の形態1によれば、半導体層4がInおよびOを含む酸化物半導体層からなり、ゲート絶縁層3がSi、FおよびNを含む絶縁層からなる。この構成を有するTFTによれば、ゲート-ソース間またはソース-ドレイン間の電圧を±20V以上で使用する際のVthの変化を抑制することができる。したがって、結果的に、TFTの特性を安定化させることができる。≪実施の形態2≫実施の形態2として、半導体層の組成およびパッシベーション層の組成に特徴を有するTFTについて説明する。<半導体素子>本実施の形態2のTFTは、図1に示す構成を有する。本実施の形態2において、半導体層4、ゲート絶縁層3、およびパッシベーション層7以外の構成は、実施の形態1と同様であるため、その説明は繰り返さない。また、本実施の形態2において、ゲート絶縁層3は、Si、FおよびNを含む絶縁層である必要はなく、たとえば、酸化シリコンSiOH、窒化シリコンSiNH、酸化イットリウムY2O3、酸化アルミニウムAl2O3、酸化ハフニウムHf2O2、酸化チタンTiO2などからなる従来用いられている絶縁層を用いることができる。以下、半導体層4およびパッシベーション層7ついて詳細に説明する。半導体層半導体層4は、InおよびOを含む酸化物半導体層からなる。具体的には、半導体層4は、In-Ga-Zn-O、In-Al-Mg-O、In-Al-Zn-O、In-Hf-Zn-Oのいずれかからなることが好ましい。また、半導体層4と後述するパッシベーション層7とが接する界面近傍の半導体層4における酸素量Cと、界面近傍以外の半導体層4における酸素量Dとの比C/Dが1.05以上1.3以下であることが好ましい。これについて、図4を用いて説明する。図4は、図1の領域Bの概略的な拡大図である。図4を参照し、本実施の形態2において、半導体層4のうち、パッシベーション層7と接する界面40の近傍の領域4bの部分に位置する半導体層4の酸素量Cと、界面近傍以外の半導体層、すなわち、領域4b以外の部分に位置する半導体層4の酸素量Dとの比C/Dが1.05以上であることが好ましい。この場合、TFTのソース-ドレイン間に流れるOFF電流を小さくすることができる。また、比C/Dが1.3を超える場合には、ソース-ドレイン間に流れるON電流が低くなりすぎる傾向にある。したがって、上記比C/Dは1.3以下であることが好ましい。ここで、接する界面とは、二次イオン質量分析法において、パッシベーション層7中におけるFに起因するイオンのイオンカウント数と半導体層4中におけるInに起因するイオンのイオンカウント数が交差する点とし、界面近傍とは接する界面から厚さ0.1nm以上20nm以下の領域4bを意味する。また、酸素量Cおよび酸素量Dは、各々、半導体層4の任意の位置における二次イオン質量分析による酸素イオンのカウント数である。なお、この領域4bのうちの少なくとも一部分における酸素量Cと、酸素量Dとの比C/Dが上記範囲であれば上記効果を発現することができること、また、界面近傍の領域4bのうちの少なくとも一部分で上記比C/Dを満たせば足りることは、実施の形態1と同様である。なお、上記以外の半導体層4の好ましい組成は、実施の形態1と同様であるため、その説明は繰り返さない。パッシベーション層本実施の形態2において、パッシベーション層7は、Si、FおよびNを含む。TFTにおいて、上記半導体層4がInおよびOを含む酸化物半導体層からなり、さらにパッシベーション層7がSi、FおよびNを含むことにより、Vthの変化を抑制することができる。パッシベーション層7の組成は、実施の形態1のゲート絶縁層3の組成と同様である。すなわち、パッシベーション層7におけるFの含有量は0原子より大きくかつ30原子以下であることが好ましく、Fの含有量が3原子以上であることがより好ましく、5原子以上であることがさらに好ましい。特に、Fの含有量が10原子以上28原子以下の場合に、Vth変化量をより効率的に低減できる。また、パッシベーション層7がHをさらに含む場合には、Hの含有量は7原子以下であることが好ましく、5原子以下であることがより好ましい。また、パッシベーション層7がOをさらに含む場合には、Oの含有量は25原子未満であることが好ましく、15原子以下であることがより好ましい。<半導体素子の製造方法>本実施の形態2におけるTFTの製造方法には、実施の形態1の製造方法と同様の方法を用いることができる。具体的には、本実施の形態2におけるパッシベーション層7の形成において、実施の形態1におけるゲート絶縁層3の形成方法を利用することができる。なお、本実施の形態2におけるゲート絶縁層3は、従来用いられている方法により形成することができる。また、半導体層4の形成方法においても、実施の形態1における半導体層4の形成方法を利用することができる。ただし、上記比C/Dを満たすように半導体層4を形成する場合には、パッシベーション層7と接する界面近傍における半導体層4を形成する際のスパッタリング装置内の酸素量を制御して、上記比C/Dを満たす半導体層4を形成する必要がある。以上詳述した実施の形態2によれば、半導体層がInおよびOを含む酸化物半導体層からなり、パッシベーション層がSi、FおよびNを含む絶縁層からなる。この構成を有するTFTによれば、ゲート-ソース間またはソース-ドレイン間の電圧を±20V以上で使用する際のVthの変化を抑制することができる。したがって、結果的に、TFTの特性を安定化させることができる。≪実施の形態3≫実施の形態3として、半導体層の組成、ゲート絶縁層の組成およびパッシベーション層の組成に特徴を有するTFTについて説明する。本実施の形態3のTFTは、図1に示す構成を有する。本実施の形態3において、半導体層4がInおよびOを含む酸化物半導体層からなり、ゲート絶縁層3およびパッシベーション層7のいずれもがSi、FおよびNを含む。すなわち、本実施の形態3において、ゲート絶縁層3は実施の形態1におけるゲート絶縁層3と同様の組成であり、パッシベーション層7は実施の形態2におけるパッシベーション層7と同様の組成である。この場合にも、実施の形態1および実施の形態2と同様に、ゲート-ソース間またはソース-ドレイン間の電圧を±20V以上で使用する際のVthの変化を抑制することができる。したがって、結果的に、TFTの特性を安定化させることができる。また、半導体層4において、ゲート絶縁層3と接する界面近傍の領域4a図2参照。およびパッシベーション層7と接する界面近傍の領域4b図3参照。の少なくともいずれか一方の領域において、実施の形態1および2で詳述した比A/BおよびC/Dを満たすことにより、OFF電流および/またはON電流を適切な数値に設計することができるため、結果的に、TFTの特性をさらに安定化させることができる。本発明による以下の種々の実施例および比較例において、図1に示すボトムゲート型のTFTを作製した。<実施例1~10>ゲート電極の形成まず、各実施例1~10において、25mm×25mm×0.5mmの無アルカリガラスからなる基板1を準備した。また、ゲート電極の原料となるAlからなるターゲット、およびMoからなるターゲットを準備した。なお、各ターゲットは直径3インチ76.2mm、厚み5.0mmの形状となるように加工した。各ターゲットの直径3インチの面がスパッタ面となるように、各ターゲットをスパッタリング装置内のターゲットホルダに配置し、スパッタリング装置内の基板ホルダに基板を配置した。このとき、ターゲットと基板の距離は100mmとした。次に、スパッタリング装置内を1×104Pa程度まで真空引きし、基板とターゲットとの間にシャッターを入れた状態で、装置内にAr2ガスを導入して装置内の圧力を0.5Paとし、さらにターゲットに150Wの直流電力を印加してスパッタリング放電することにより、各ターゲット表面のクリーニングプレスパッタを10分間行なった。次に、Moからなるターゲット、Alからなるターゲット、およびMoからなるターゲットの順にDCスパッタリングを行い、基板の表面上にMo層/Al層/Mo層の3層構造からなる金属層を形成した。なお、Mo層の膜厚は各々20nmであり、3層構造のゲート電極の膜厚は100nmとした。そして、金属層上にフォトレジストを塗布し、電極配線パターンを露光、現像した後、ドライエッチングを行うことにより、所望の配線パターンを有するゲート電極を作成した。ゲート絶縁層の形成次に、基板の露出する表面およびゲート電極の表面上にゲート絶縁層を形成した。実施例1においては、まず、プラズマ装置の真空槽内にゲート電極が形成された基板を配置し、真空槽内の圧力が105Pa以下となるまで真空排気を行った。続いて、原料ガスとしてSiF4、N2を真空槽内に導入し、該真空槽内の圧力を0.5Paとした。そして、基板1を150°Cに加熱するとともに、内部アンテナ型ICPプラズマ源で原料ガスを活性化することで、Si、FおよびNからなるゲート絶縁層を形成した。実施例2~4においては、原料ガスとしてSiF4、N2に加えさらにH2ガスを導入することによって、Si、F、N、およびHからなるゲート絶縁層を形成した。実施例5~10においては、原料ガスとしてSiF4、N2に加えさらにH2ガスおよびO2ガスを導入することによって、Si、F、N、HおよびOからなるゲート絶縁層を形成した。また、各実施例1~10において、ゲート絶縁層における各元素の含有量は異なるが、Fは、原料ガスにおけるSiF4とN2との比SiF4/N2を1/1~1/20の範囲で調整することにより、各実施例のゲート絶縁層中における含有量を調整した。また、Oは、原料ガスにおけるO2とN2との比O2/N2を0~1/10の範囲で調整することにより、各実施例のゲート絶縁層中における含有量を調整した。また、Hは、原料ガスにおけるH2とN2との比H2/N2との比を0~1/50の範囲で調整することにより、各実施例のゲート絶縁層中における含有量を調整した。半導体層の形成次に、各実施例1~10において、ゲート絶縁層上に半導体層を形成した。具体的には、まず、各半導体層の原料となる導電性酸化物焼結体をターゲットとして準備した。なお、ターゲットは直径3インチ76.2mm、厚み5.0mmの形状となるように加工した。ターゲットの直径3インチの面がスパッタ面となるように、ターゲットをスパッタリング装置内のターゲットホルダに配置し、スパッタリング装置内の水冷されている基板ホルダにゲート絶縁層が形成された基板を配置した。このとき、ターゲットと基板との距離を40mmとした。次に、スパッタリング装置内を1×104Pa程度まで真空引きし、基板とターゲットとの間にシャッターを入れた状態で、装置内にAr2ガスを導入して装置内の圧力を1Paとし、さらにターゲットに120Wの直流電力を印加してスパッタリング放電することにより、各ターゲット表面のクリーニングプレスパッタを10分間行なった。その後、Ar2ガスの体積とO2ガスの体積との比が93Ar2:7O2の混合ガスを装置内に導入して装置内の圧力を0.8Paとし、さらにターゲットに120Wのスパッタ直流電力を印加することにより、ゲート絶縁層上に70nmの厚みの酸化物半導体膜からなる半導体層を形成した。なお、基板ホルダは水冷するのみでバイアス電圧は印加しなかった。各実施例において、ターゲットとして用いた導電性酸化物焼結体は多結晶体であった。実施例1、2、5および6で用いたターゲットはIn:Ga:Zn=2:2:1の元素比で混合されており、In2Ga2ZnO7結晶相の他にZnGa2O4結晶相を一部に含んでいた。また、実施例3、4および7で用いたターゲットは、In:Ga:Zn=2:2:1の元素比で混合されており、In2Ga2ZnO7結晶相のみから形成されていた。また、実施例8で用いたターゲットはIn:Al:Zn=2:2:1の元素比で混合されており、In2Al2ZnO7結晶相の他にZnAl2O4結晶相を一部に含んでいた。また、実施例9で用いたターゲットはIn:Al:Mg=2:2:1の元素比で混合されており、In2Al2MgO7結晶相の他にMgAl2O4結晶相を一部に含んでいた。また、実施例10で用いたターゲットはIn:Hf:Zn=1:1:1の元素比で混合されており、InHfZnO4結晶相から構成されていた。そして、形成された半導体層を大気中において150°Cで1時間アニール処理した後、当該半導体層を所定のチャネル幅およびチャネル長さに加工するために、半導体層上に所定の形状のレジストを塗布、露光、現像した。そして、この基板を、リン酸:酢酸:水=4:4:100の比率に調整したエッチング水溶液に浸漬させることにより、所定のチャネル幅およびチャネル長さとなるように半導体層をエッチングして、図1に示す形状とした。なお、チャネル幅は20μmとし、チャネル長さは10μmとした。これにより、各実施例において表1に示す構成元素からなる半導体層が形成された。ソース電極およびドレイン電極の形成次に、上記アニール処理後に、半導体層上およびゲート絶縁層上のうちのソース電極およびドレイン電極が形成される部分のみが露出するように、半導体層上およびゲート絶縁層上にレジストを塗布、露光、現像した。次に、レジストを形成していない部分電極形成部に対し、スパッタリング法を用いてMoからなる金属層、Alからなる金属層、Moからなる金属層を、この順に形成することにより、Mo層/Al層/Mo層の3層構造からなるソース電極およびドレイン電極を形成した。なお、各3層構造の膜厚は100nmとした。その後、レジストを剥離した。そして、この基板を大気中において150°Cで1時間アニール処理した。パッシベーション層の形成次に、露出する半導体層上にパッシベーション層を形成した。実施例1~10におけるパッシベーション層の作成方法は各実施例におけるゲート絶縁層の形成方法と同様とした。したがって、実施例1~10の各々において、ゲート絶縁層の組成とパッシベーション層の組成とは同様となった。各実施例におけるパッシベーション層の膜厚は500nmとした。そして、パッシベーション層を形成した後、この構造体を窒素雰囲気中において150°Cで2時間のアニール処理し、TFTを完成させた。<実施例11~16>ゲート絶縁層の形成実施例11~16においては、原料ガスとしてSiF4、N2に加えさらにH2ガスおよびO2ガスを導入することによって、Si、F、N、HおよびOからなるゲート絶縁層を形成した。半導体層の形成実施例1~10においては、半導体層を形成する際のAr2ガスおよびO2ガスの混合比を一定としたが、実施例11~13においては、ゲート絶縁層と半導体層とが接する界面近傍の半導体層を形成する際に、Ar2ガスの体積とO2ガスの体積との比を100Ar2:0O2~95:5の範囲で制御した。これにより、実施例11~13においては、ゲート絶縁層と半導体層とが接する界面近傍において、所定の位置の半導体層内の界面近傍における二次イオン質量分析での酸素イオンのカウント数Aと、界面近傍以外の半導体層内の二次イオン質量分析における酸素イオンのカウント数Bの比A/Bは0.78~0.98となった。また、実施例14~16においては、半導体層とパッシベーション層とが接する界面近傍の半導体層を形成する際に、Ar2ガスの体積とO2ガスの体積との比を90Ar2:10O2~70:30の範囲で制御した。これにより、実施例14~16においては、パッシベーション層と半導体層とが接する界面近傍において、所定の位置の半導体層内の界面近傍における二次イオン質量分析での酸素イオンのカウント数Cと、界面近傍以外の半導体層内の二次イオン質量分析における酸素イオンのカウント数Dの比C/Dは1.05~1.35となった。なお、各実施例11~16における界面近傍の半導体層となる半導体層の厚さは、表1において界面層の厚さとして示している。また、実施例11、12、14および16で用いたターゲットはIn:Ga:Zn=2:2:1の元素比で混合されており、In2Ga2ZnO7結晶相のみから形成されていた。一方、実施例13および15で用いたターゲットはIn:Ga:Zn=2:2:1の元素比で混合されており、In2Ga2ZnO7結晶相の他にZnGa2O4結晶相を一部に含んでいた。パッシベーション層の形成実施例11~16におけるパッシベーション層の作成方法は各実施例におけるゲート絶縁層の形成方法と同様とした。したがって、実施例11~16の各々において、ゲート絶縁層の組成とパッシベーション層の組成とは同様となった。上記以外の工程については、実施例1~10と同様の方法を用いて、各実施例においてTFTを作製した。<実施例17~30>実施例17においては、半導体層の一部にNからなる添加元素が含まれるように、半導体層の成膜時のガスとして、スパッタリング装置内にAr2ガスおよびO2ガスからなる混合ガスに加えて、さらにN2ガスを導入した。なお、N2ガスの流量は総ガス流量に対して20体積とした。実施例18~30においては、半導体層4の一部にAl、Si、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W、Sn、およびBiからなる群より選択された1種以上の添加元素が各々含まれるように、原料であるターゲット中にこれらの元素を予め含有させて半導体層を形成した。また、実施例17~30において、半導体層を形成するためのターゲットとして、In:Ga:Zn=2:2:1の元素比で混合されており、In2Ga2ZnO7結晶相のみから形成されるターゲットを用いた。上記以外の工程については、実施例1~10と同様の方法を用いて、各実施例においてTFTを作製した。<比較例1~4>比較例1として、平行平板型のプラズマCVD装置を用いてSi、NおよびHからなるゲート絶縁層とパッシベーション層とを形成してTFTを作製した。比較例2としては、Si、OおよびHからなるゲート絶縁層とパッシベーション層とを形成してTFTを作製した。また、比較例3としては、Si、O、NおよびHからなるゲート絶縁層とパッシベーション層とを形成してTFTを作製した。また、比較例4としては、SiおよびNからなるゲート絶縁層とパッシベーション層とを形成してTFTを作製した。なお、ゲート絶縁層およびパッシベーション層の膜厚は各々100nmとした。また、比較例1および4において半導体層を形成する際に用いたターゲットは、In:Ga:Zn=2:2:1の元素比で混合されており、In2Ga2ZnO7結晶相のみから形成されていた。比較例2および3において半導体層を形成する際に用いたターゲットはIn:Ga:Zn=2:2:1の元素比で混合されており、In2Ga2ZnO7結晶相の他にZnGa2O4結晶相を一部に含んでいた。<TFTの特性評価>上記のようにして作製した各実施例および各比較例におけるTFTに対し、以下のようにしてVthの変化量を求めた。まず、TFTのソース電極およびドレイン電極の間に20Vの電圧を印加し、ソース電極とゲート電極との間に印加する電圧Vgsを-30Vから40Vに変化させて、そのときのソース-ドレイン間の電流Idsを計測した測定1。X軸をVgs、Y軸を√Idsとしてグラフを作成し、d√Ids/dVgsが最大の傾きとなる点から√Ids-Vgsの曲線に対して接線を引き、その接線とX軸Vgsの交点を求めた。本交点のVgsをVthと定義した。測定1実施直後に、各TFTのソース電極およびドレイン電極の間に20Vの電圧を印加し、ソース電極とゲート電極との間に印加する電圧Vgsを40Vとして、電圧の印加を2時間30分間連続して行った。電圧印加終了直後に、測定2としてTFTのソース電極およびドレイン電極の間に20Vの電圧を印加し、ソース電極とゲート電極との間に印加する電圧Vgsを-30Vから40Vに変化させて、そのときのソース-ドレイン間の電流Idsを計測し、前述と同様の方法でVthを算出した。そして、測定1でのVthと測定2でのVthの差をVthの変化量とした。なお、Ionは測定1の計測において、Vgsが10VであるときのIdsと定義し、Ioffは、Vgsが-5VであるときのIdsと定義した。以上の各実施例1~30、各比較例1~4における各層の組成の違いが明確となるように、各実施例および各比較例における各層の組成を表1~3に示した。また、各実施例および各比較例における評価結果を表4~6に示した。表1~6を参照することにより、半導体層がInおよびOを含み、ゲート絶縁層およびパッシベーション層の少なくとも一方がSi、FおよびNを含むことにより、TFTのVthの変化量が抑制されることがわかった。今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。