"透明絶縁基板上に形成された半導体層と、周囲に前記半導体発光素子をウェハーから切り出す際の切りしろとなったストリートラインとを備える半導体発光素子において、前記ストリートライン上に遮光部材を有することを特徴とする半導体発光素子。前記遮光部材は金属膜であることを特徴とする請求項1に記載の半導体発光素子。前記金属膜は少なくとも2分割していることを特徴とする請求項2に記載の半導体発光素子。前記金属膜はアルミニウムからなる反射層を含んでいることを特徴とする請求項2又は3に記載の半導体発光素子。電解メッキ法で形成した接続用の突起電極を備え、前記金属膜が前記突起電極のアンダーバンプメタル層と等しい材料からなっていることを特徴とする請求項2から4のいずれか一項に記載の半導体発光素子。前記半導体層を被覆する保護膜と該保護膜上に形成される中間配線を備え、前記金属膜が前記中間配線と等しい材料からなっていることを特徴とする請求項2から4のいずれか一項に記載の半導体発光素子。透明絶縁基板上に形成された半導体層と、周囲に前記半導体発光素子をウェハーから切り出す際の切りしろとなったストリートラインとを備える半導体発光素子の製造方法において、前記半導体発光素子が連結して配列したウェハーを準備する準備工程と、前記ウェハーの前記ストリートラインに遮光部材を配置する遮光部材配置工程と、前記ストリートラインに沿って前記ウェハーを切断し、前記半導体素子に個片化する個片化工程とを備えることを特徴とする半導体発光素子の製造方法。前記遮光部材配置工程が、共通電極膜を前記ウェハーに形成する共通電極膜形成工程と、突起電極を形成する領域に開口部を備えた第1のレジスト膜を前記共通電極膜上に形成する第1レジスト膜形成工程と、電解メッキ法により前記突起電極を形成するメッキ工程と、前記レジスト膜を剥離した後、前記ストリートライン上に第2のレジスト膜を形成する第2レジスト膜形成工程と、前記突起電極と前記第2のレジスト膜をエッチチングマスクとして前記共通電極膜をパターニングする共通電極パターニング工程とを備えることを特徴とする請求項7に記載の半導体発光素子の製造方法。前記遮光部材配置工程が、中間配線と前記ストリートライン上に配置する金属膜を同時に形成する中間配線パターニング工程と、前記中間配線と接続する突起電極を形成する突起電極形成工程とを備えることを特徴とする請求項7に記載の半導体発光素子の製造方法。しかしながら特許文献1に示された半導体発光素子11は、たとえAl層34でサブマウント13側に向う光をサファイア基板20側に反射したとしても、半導体発光素子11の電極面においてn型電極25及びp型電極26のない領域から光が漏れ出してしまう。半導体発光素子11は前述の反射層が接続用の電極と同じ形状で積層するLED素子に属するものであるが、これと同様に前述の反射層が発光層と同じ形で積層する構成のLED素子も電極面の周囲、すなわち反射層または接続電極のない領域から光が漏れ出してしまう。このように電極面の周辺部から光が洩れ出すとフリップチップ実装の場合、実装面に沿って強い発光が現れ好ましくない状況になることがある。そこで本発明は、上記の課題に鑑みてなされたものであり、簡便な構造及び方法で電極面の周辺部から漏れ出す光を減少させる半導体発光素子及びその製造方法を提供することを目的とする。上記目的を達成するため本発明の半導体発光素子は、透明絶縁基板上に形成された半導体層と、周囲に前記半導体発光素子をウェハーから切り出す際の切りしろとなったストリートラインとを備える半導体発光素子において、前記ストリートライン上に遮光部材を有することを特徴とする。本発明の半導体発光素子は周辺部をストリートラインで囲まれている。このストリートラインは半導体発光素子をウェハーから切り出す際の切りしろとなったものである。ストリートライン上に遮光部材を配置すると、発光層から電極面に向かう光線のうち周囲に達したものが遮光部材により電極面側に出射することを阻止される。前記遮光部材は金属膜であることが好ましい。前記金属膜は少なくとも2分割していることが好ましい。前記金属膜はアルミニウムからなる反射層を含んでいても良い。電解メッキ法で形成した接続用の突起電極を備え、前記金属膜が前記突起電極のアンダーバンプメタル層と等しい材料からなっていても良い。前記半導体層を被覆する保護膜と該保護膜上に形成される中間配線を備え、前記金属膜が前記中間配線と等しい材料からなっていても良い。上記目的を達成するため本発明の半導体発光素子の製造方法は、透明絶縁基板上に形成された半導体層と、周囲に前記半導体発光素子をウェハーから切り出す際の切りしろとなったストリートラインとを備える半導体発光素子の製造方法において、前記半導体発光素子が連結して配列したウェハーを準備する準備工程と、前記ウェハーの前記ストリートラインに遮光部材を配置する遮光部材配置工程と、前記ストリートラインに沿って前記ウェハーを切断し、前記半導体素子に個片化する個片化工程とを備えることを特徴とする。半導体発光素子の製造工程は、半導体層を形成するプロセスと接続用の電極を形成するプロセスに大きく二分される。前者のプロセスは、真空装置内での処理を中心に比較的薄い膜を積層し、発光素子としての一定の機能と信頼性を確保できるまでの工程であり、電気的接続をとるための開口部を備えた保護膜を形成して完了する。後者のプロセスは、電解メッキや塗布など大気中の処理を中心として、比較的厚い膜により接続対象とする基板にあわせて接続用の電極を形成する工程であり、最後にウェハーを切断し半導体発光素子に個片化する。本発明の半導体発光素子の製造方法では後者のプロセスのなかで遮光部材をストリートライン上に配置しているので取扱が簡便化する。前記遮光部材配置工程が、共通電極膜を前記ウェハーに形成する共通電極膜形成工程と、突起電極を形成する領域に開口部を備えた第1のレジスト膜を前記共通電極膜上に形成する第1レジスト膜形成工程と、電解メッキ法により前記突起電極を形成するメッキ工程と、前記レジスト膜を剥離した後、前記ストリートライン上に第2のレジスト膜を形成する第2レジスト膜形成工程と、前記突起電極と前記第2のレジスト膜をエッチチングマスクとして前記共通電極膜をパターニングする共通電極パターニング工程とを備えていても良い。前記遮光部材配置工程が、中間配線と前記ストリートライン上に配置する金属膜を同時に形成する中間配線パターニング工程と、前記中間配線と接続する突起電極を形成する突起電極形成工程とを備えていても良い。以上のように本発明の半導体発光素子及びその製造方法で得られる半導体発光素子は、簡便な構造及び方法でストリートライン上に遮光部材を配置できるため周辺部からの光漏れが減少する。以下、添付図1~9を参照して本発明の好適な実施形態について詳細に説明する。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。また説明のため部材の縮尺は適宜変更している。さらに特許請求の範囲に記載した発明特定事項との関係をカッコ内に記載している。第1実施形態添付図1~4を参照して本発明の第1実施形態を詳細に説明する。図1は本実施形態のLED素子10半導体発光素子の電極面を示す底面図である。LED素子10の電極面にはp側突起電極13とn側突起電極14がある。LED素子10の電極面の周囲には金属膜11,12遮光部材が存在する。金属膜11と金属膜12は四つのスリット18で分離している。なお金属膜12はn側突起電極14と接続している。またスリット18からはサファイア基板17透明絶縁基板が見える。p側突起電極13はp型半導体層15の占める領域内にあり、p型半導体層15の端部は金属膜11で覆われている。図中、p型半導体層15の右上隅に切りかけ部があり、ここからn型半導体層16が露出している。n型半導体層16には金属膜12の一部とn側突起電極14が積層している。なお図1では保護膜21図2参照を図示していない。図2によりLED素子10の積層構造を説明する。図2は図1のAA線に沿って描いたLED素子10の断面図である。p型半導体層15上にn型半導体層16とサファイア基板17が積層している。p型半導体層15及びn型半導体層16の露出部は保護膜21で被覆されている。保護膜21は2個の開口部があり、p型半導体層15が保護膜21から露出する開口部では金属膜22アンダーバンプメタル層を介してp側突起電極13が接続している。同様にn型半導体層16が保護膜21から露出する開口部では金属膜12の一部アンダーバンプメタル層を介してn側突起電極14が接続している。金属膜11は、サファイア基板17表面が現れたストリートライン23を覆い、さらに保護膜21を介してp型半導体層15の端部を覆っている。なお図1で省略していた保護膜21を図2では描き加えたため、金属膜11の右端とp型半導体層15の左端が水平方向で一致するようになっているが、実際のLED素子10では保護膜21とp型半導体層15の端部は重なる。またストリートライン23はLED素子10をウェハーから切り出す際の切りしろの残りであり、幅が10~15μm程度である。同様に金属膜12の一部はサファイア基板17の表面が現れたストリートライン23を覆い、さらに保護膜21を介してn型半導体層16の端部を覆っている。サファイア基板17は透明絶縁基板であり厚さが80~120μmである。n型半導体層16はGaNバッファ層とn型GaN層からなり厚さが5μm程度である。p型半導体層15は、反射や原子拡散防止などさまざまな機能に対応する金属多層膜とp型GaN層からなり厚みが1μm程度である。図示していないが発光層はp型半導体層15とn型半導体層16の境界部にあり、平面形状はp型半導体層15とほぼ等しい。保護膜21はSiO2やポリイミドからなり厚さが数100nm~1μm程度である。p側突起電極13及びn側突起電極14はAu又はCuをコアとするバンプであり、厚さが10~30μmである。金属膜11,12,22は、図の上側から高反射金属であるAl層、TiW層とAu層が積層している。Al層、TiW層及びAu層は厚さがそれぞれ100nm程度である。図3と図4により本実施形態のLED素子10の製造工程を説明する。図3,4はLED素子10の製造工程の説明図であり、a~gは各工程の特徴的な状態におけるウェハー31の電極面又はLED素子50の電極面を示している。aは、LED素子10が連結して配列したウェハー31を準備する準備工程であり、サファイア基板17上にp型半導体層15及びn型半導体層16からなる半導体層が島状に形成されている様子を示している。なお一枚のウェハー31には数万個のLED素子10が配列するが、図3,4では説明のため2個だけを示している。ウェハー31は、サファイア基板17上にp型半導体層15及びn型半導体層16からなる半導体層を備え、さらにその上に突起電極を形成する領域が開口した保護膜21図2参照を備えている。このウェハー31は、洗浄液、純水、ブラシなどで洗われる。bは、電解メッキ用の共通電極膜32をウェハー31に形成する共通電極膜形成工程であり、ウェハー31の全面に共通電極膜32が形成された状態を示している。共通電極膜32は、パターニング後金属膜11,12,22になるので、前述のようにAl層、TiW層、Au層からなる。そこでまずウェハー31の全面にAl層をスパッタリング法で形成し、同様にTiW層、Au層もスパッタリング法で形成する。cは、p側及びn側の突起電極13,14を形成する領域に開口部を備えた第1のレジスト膜33を共通電極膜32上に形成する第1レジスト膜形成工程であり、第1のレジスト膜33に開口部が形成された状態を示している。図中、開口部からは共通電極膜32が露出している。まず回転塗布法によりウェハー31表面全体にレジスト材料を塗布してから熱処理を行う。続いてp側及びn側の突起電極13,14を形成する領域が透明なマスクを使ってレジスト材料を露光現像し開口部を形成する。dは、電解メッキ法によりp側及びn側の突起電極13,14を形成するメッキ工程であり、開口部においてp側及びn側の突起電極13,14が形成された状態を示している。ウェハー31を金又は銅メッキ液に浸潤させ、Al層,TiW層,Au層からなる共通電極膜32をマイナス側にしてメッキ液に電流を流し、p側及びn側の突起電極13,14を成長させる。ここでp側及びn側の突起電極13,14を第1のレジスト膜33よりも薄くしておき、p側及びn側の突起電極13,14の上面にスパッタ法で厚さが1~2μm程度の金錫共晶層を形成しても良い。eは、第1のレジスト膜33を剥離した後、ストリートライン23図2参照上に第2のレジスト膜34を形成する第2レジスト膜形成工程であり、第2のレジスト膜34がストリートライン23上に配置された様子を示している。なお金錫共晶層を形成していれば、第1のレジスト膜33を除去したときにp側及びn側の突起電極13,14上に金錫共晶層が残る。第1のレジスト膜33を除去したらアルコールや純水で洗浄しスピン乾燥し、その後、スリット18形成領域を除くストリートライン23上及びその周辺部に第2のレジスト膜34を配置する。fは、p側及びn側の突起電極13,14と第2のレジスト膜34をエッチチングマスクとして共通電極膜32をパターニングする共通電極パターニング工程であり、金属膜11,12が見える状態を示している。まずヨウ素系のエッチング液で共通電極膜32のAu層を除去し、引き続き過酸化水素水でTiW層を除去し、次に酢酸系のエッチング液でAl層を除去する。最後に第2のレジスト膜34を除去する。この結果、p側及びn側の突起電極13,14の下と周辺部に金属膜11,12,22p側及びn側の突起電極13,14の下の金属膜22,12アンダーバンプメタル層は図2参照が残る。gは、ストリートライン23に沿ってウェハー31を切断し、LED素子10に個片化する個片化工程であり、連結していたLED素子10が分離した状態を示している。切断はダイサー等を使用する。LED素子10ではストリートライン23に設けた遮光部材が金属膜11,12であった。遮光部材はLED素子10の周辺部から洩れ出る光を遮れば良いので、金属膜に限られず、遮光性のある樹脂や絶縁物であっても良い。しかしながら遮光部材として金属を使うことにより加工しやすく、後述するように他の金属膜との兼用や反射機能の付加が行える。LED素子10では金属膜11,12にスリット18を設けていた。前述のように遮光部材としては、LED素子10の周辺部から洩れ出る光を遮れば良いのでスリット18が無くても良い。しかしながら保護膜21のピンホールによる金属膜11とp型半導体層15の短絡や、金属膜11とp側突起電極13との短絡などがあっても、スリット18があればLED素子10全体としてpn接合の短絡を回避することができる。LED素子10では金属膜11,12,22がサファイア基板17側にAlからなる反射層を備えていた。前述のように遮光部材としては、LED素子10の周辺部から洩れ出る光を遮れば良いので、金属膜11,12が反射層を備えていなくても良い。しかしながら金属膜11,12,22が反射層を備えることにより、金属膜11,12,22に向かってくる光線をサファイア基板17側に反射し輝度を向上させることができる。LED素子10では金属膜12がn側突起電極14と接続していた。前述のように遮光部材としては、LED素子10の周辺部から洩れ出る光を遮れば良いので、金属膜12をn側突起電極14に接続しなくても良い。しかしながらp型半導体層15には反射層が設けられているのに対しn型半導体層16の露出部には反射層がない。このため露出部から電極面側に向かう光が洩れたり、n側突起電極14で吸収されたりする。これに対し金属膜12をn側突起電極14と接続するようにしてn型半導体層16の露出部を覆わせるようにすると、前述の光がサファイア基板17側に戻るようになり、洩れ光による不具合も減り、さらに輝度が上昇する。LED素子10において金属膜11,12はもともとメッキ用共通電極膜32であった。前述のように遮光部材としては、LED素子10の周辺部から洩れ出る光を遮れば良いので、金属膜12を共通電極膜32から形成しなくても良い。しかしながら金属膜11,12として共通電極膜32を使うことで製膜の回数が減り製造し易くなる。LED素子10では、ウェハー状態で半導体層が島状に分離していた。ウェハー状態でn型半導体層が分離していなくても、p型半導体層が分離していれば切断時にp型半導体層とn型半導体層が短絡しないので良好なLED素子が得られる。このようなLED素子の電極面の周辺部、すなわちストリートライン上に遮光部材を設けても良い。しかしながら遮光部材に金属膜を使う場合、切断面でn型半導体層と金属膜の短絡が懸念される。これに対し半導体層を島状に形成し、半導体層の側面を保護膜で被覆すれば金属からなる遮光部材と半導体層との短絡が防げる。第2実施形態第1実施形態のLED素子10は、図1に示したようにn側突起電極14が電極面の角部にあった。しかしながらLED素子のサイズが大型化してくると電流分布の偏りをさけるためn型半導体層との電気的接続部を半導体層の中央部に移動したり、複数化したりすることがある。またLED素子を直接的にマザー基板へ実装する場合、マザー基板の配線ピッチに適合するよう、層間絶縁膜や中間配線を使ってLED素子の接続電極を配置し直すことがある。そこで第2実施形態として、n型半導体層との電気的接続部が半導体層の中央部にあり、接続電極を配置しなおしたLED素子50を図5~9を参照して説明する。図5は本実施形態のLED素子50半導体発光素子の電極面を示す底面図である。LED素子50の電極面にはp側突起電極53とn側突起電極54がある。p側突起電極53とn側突起電極54は同じ大きさの接続電極であり、マザー基板の配線ピッチに適合する。LED素子50の電極面の周囲には金属膜51,52遮光部材が存在する。金属膜51と金属膜52は二つのスリット58で分離している。なお金属膜51,52は保護膜62図6,7参照の下にあるが、位置関係を明確にするため図示した。図6と図7によりLED素子50の積層構造を説明する。図6は図5のBB線に沿って描いたLED素子50の断面図である。サファイア基板57透明絶縁基板の下面にn型半導体層56が形成され、さらにn型半導体層56の下面に3分割されたp型半導体層55が形成されている。なお三つのp型半導体層55は平面的には接続しており、分断されている領域はp型半導体層55の開口部である。この開口部でn型半導体層56が露出している。p型半導体層55の下面並びにp型半導体層55及びn型半導体層56の側面は保護膜61で覆われている。この保護膜61は層間絶縁膜としても機能する。p型半導体層55の開口部でn型半導体層56とn側の中間配線65が接続している。中間配線65は保護膜62で覆われ、保護膜62の開口部でn側突起電極54と接続している。なお図6ではp側突起電極53に電気的な接続はない。金属膜51はサファイア基板57の表面が現れたストリートライン63を覆い、さらに保護膜61の外側からp型半導体層55の端部を覆っている。なお図5で省略していた保護膜61を図6では描き加えたため、金属膜51の右端とp型半導体層55の左端が水平方向で一致するようになっているが、実際のLED素子50では金属膜51とp型半導体層55は重なっている。図の右側も同様に金属膜52がストリートライン63及びp型半導体層55の端部を覆っている。サファイア基板57、p型半導体層55、n型半導体層56、保護膜61、p側突起電極53及びn側突起電極54の部材及び厚さは、LED素子10のサファイア基板17、p型半導体層15、n型半導体層16、保護膜21、p側突起電極13及びn側突起電極14と同じである。金属膜51,52は、n側の中間配線65と同じくAlからなり厚さは1μm程度である。図7は図5のCC線に沿って描いたLED素子50の断面図である。図6との違いはp型半導体層55にn型半導体層56が同じサイズで積層していることと、保護膜61に3つの開口部があり、この開口部でp型半導体層55がp側の中間配線64と接続していることと、保護膜62の開口部でp側の中間配線64とp側突起電極53が接続していることである。なお図7ではn側突起電極54に電気的な接続はない。図8と図9により本実施形態のLED素子50の製造工程を説明する。図8,9はLED素子50の製造工程の説明図であり、a~eは各工程の特徴的な状態におけるウェハー81の電極面LED50素子の電極面に相当を示している。aは、LED素子50が連結して配列したウェハー81を準備する準備工程であり、サファイア基板57上に島状に保護膜61が形成されている様子を示している。なお一枚のウェハー81には数万個のLED素子50が配列するが、図8,9では説明のためウェハー81をLED素子50の1個分で示している。保護膜61には複数の開口部82,83があり、開口部82からはp型半導体層55図7参照、開口部83からはn型半導体層56図6参照が露出している。保護膜61の周囲にはサファイア基板57が見える。bとcは、複数の開口部82が同じ電位になるように開口部82間を低抵抗で接続するp側の中間配線64と、複数の開口部83が同じ電位になるように開口部83間を低抵抗で接続するn側の中間配線65と、並びにストリートライン63上に金属膜51,52とを同時に形成する中間配線パターニング工程である。bはウェハー81全面にAl層を形成した状態を示し、cはp側及びn側の中間配線64,65、並びに金属膜51,52がパターニングされた状態を示している。Al層84はスパッタ方で形成し、パターニングはホトリソグラフィ方で行う。なおcでは位置関係を明確にするため開口部82,83を点線で示した。dとeは、p側及びn側の中間配線64,65と接続するp側及びn側の突起電極53,54を形成する突起電極形成工程である。dはウェハー81に保護膜62を形成してから保護膜62に開口部85,86を形成した状態を示し、eは保護膜62上にp側及びn側の突起電極53,54を形成した状態を示している。保護膜62はスパッタ法又は塗布法でウェハー81全面にSiO2層又はポリイミド層を形成し、ホトリソグラフィ法で開口部85,86を形成する。dでは開口部85からp側の中間配線64の一部が露出し、同様に開口部86からn側の中間配線65の一部が露出している。p側及びn側の突起電極53,54は電解メッキ法とホトリソグラフィ法を組合せて形成する。最後にストリートライン63に沿ってウェハー81を切断しLED素子50に個片化する。"