"nnは2以上の整数個の蓄電セルを直列接続して構成される、第1の直列回路と、n-1個の蓄電セルを直列接続して構成される、第2,第3の直列回路と、第1,第2のスイッチ群とを備え、前記第1のスイッチ群に含まれる各々のスイッチをオンとすることにより、前記第1の直列回路を構成する第kkは2以上n以下の整数の蓄電セルと、前記第2の直列回路を構成する第k-1の蓄電セルと、が各々並列接続されることによりn-1個の並列回路が構成され、且つ、前記第1の直列回路を構成する第llは1以上n-1以下の整数の蓄電セルと、前記第3の直列回路を構成する第lの蓄電セルと、が各々並列接続されることによりn-1個の並列回路が構成される、第1の接続状態を実現し、前記第2のスイッチ群に含まれる各々のスイッチをオンとすることにより、前記第1の直列回路を構成する第lの蓄電セルと、前記第2の直列回路を構成する第lの蓄電セルと、が各々並列接続されることによりn-1個の並列回路が構成され、且つ、前記第1の直列回路を構成する第kの蓄電セルと、前記第3の直列回路を構成する第k-1の蓄電セルと、が各々並列接続されることによりn-1個の並列回路が構成される、第2の接続状態を実現し、前記第1,第2の接続状態間での切り替えによって、前記第1~第3の直列回路を構成する各々の蓄電セルの電圧を均等化するよう構成された、電圧均等化回路において、前記第1のスイッチ群は、前記第1の接続状態において構成される前記並列回路の各々が、該各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタ及び該各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタを含むよう、該各々の並列回路内にスイッチとしての電界効果トランジスタを配置してなり、前記第2のスイッチ群は、前記第2の接続状態において構成される前記並列回路の各々が、該各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタ及び該各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタを含むよう、該各々の並列回路内にスイッチとしての電界効果トランジスタを配置してなることを特徴とする、電圧均等化回路。前記第1,第2のスイッチ群に含まれる各々のスイッチはMOSFETMetal-Oxide-SemiconductorField-EffectTransistorであることを特徴とする、請求項1に記載の電圧均等化回路。前記第1のスイッチ群は、前記第1の接続状態において互いに並列接続される、前記第1の直列回路に含まれる蓄電セルと前記第2の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、該第1の直列回路に含まれる蓄電セルの電極側にソース電極が接続され、該第2の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続されたMOSFETが含まれるよう、MOSFETを配置し、前記第1の接続状態において互いに並列接続される、前記第1の直列回路に含まれる蓄電セルと前記第3の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、該第1の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続され、該第3の直列回路に含まれる蓄電セルの電極側にソース電極が接続されたMOSFETが含まれるよう、MOSFETを配置してなり、前記第2のスイッチ群は、前記第2の接続状態において互いに並列接続される、前記第1の直列回路に含まれる蓄電セルと前記第2の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、該第1の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続され、該第2の直列回路に含まれる蓄電セルの電極側にソース電極が接続されたMOSFETが含まれるよう、MOSFETを配置し、前記第2の接続状態において互いに並列接続される、前記第1の直列回路に含まれる蓄電セルと前記第3の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、該第1の直列回路に含まれる蓄電セルの電極側にソース電極が接続され、該第3の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続されたMOSFETが含まれるよう、MOSFETを配置してなることを特徴とする、請求項2に記載の電圧均等化回路。前記第1,第2のスイッチ群に含まれる各々のMOSFETのゲート電極に対して結合コンデンサが直列接続され、該各々のMOSFETのソース電極とゲート電極との間に抵抗が接続され、更に、該抵抗に対して並列に、該ソース電極から該ゲート電極へと向かう電流を遮断しないようダイオードが接続されており、該結合コンデンサを介して該ゲート電極へと入力される駆動信号の制御により各々のMOSFETのオン、オフを切り替えるよう構成されたことを特徴とする、請求項3に記載の電圧均等化回路。発光素子を備えた発光部と、前記発光素子の発光に応答して電気信号を発生する、受光素子と、該電気信号に応じて前記駆動信号を出力するプッシュプル回路と、を備え、前記発光素子に対して電気的に絶縁された、受光部とを備えた駆動信号出力回路が前記結合コンデンサの各々に接続され、該結合コンデンサを介してゲート電極へと入力される前記駆動信号の制御により各々のMOSFETのオン、オフを切り替えるよう構成されたことを特徴とする、請求項4に記載の電圧均等化回路。前記駆動信号出力回路として、前記第1のスイッチ群に含まれる各々のMOSFETのゲート電極へと直列接続された前記結合コンデンサの全てへと接続されて、該第1のスイッチ群に含まれるMOSFETのゲート電極の全てへと、該結合コンデンサの各々を介して駆動信号を出力する、第1の駆動信号出力回路と、前記第2のスイッチ群に含まれる各々のMOSFETのゲート電極へと直列接続された前記結合コンデンサの全てへと接続されて、該第2のスイッチ群に含まれるMOSFETのゲート電極の全てへと、該結合コンデンサの各々を介して駆動信号を出力する、第2の駆動信号出力回路とを備え、前記第1,第2の駆動信号出力回路から入力される各々の前記駆動信号の制御により、前記第1,第2のスイッチ群に含まれる各々のMOSFETのオン、オフを切り替えるよう構成されたことを特徴とする、請求項5に記載の電圧均等化回路。請求項5又は6に記載の電圧均等化回路において、前記駆動信号出力回路の各々が備える前記発光素子を発光素子駆動回路へと接続し、更に該発光素子駆動回路の各々を、前記第1~第3の直列回路に含まれる蓄電セルのいずれかへと接続することにより、該発光素子駆動回路の各々を動作させるための電源として該蓄電セルのいずれかを用いるよう構成し、且つ、前記駆動信号出力回路の各々が備える、前記プッシュプル回路を、前記第1~第3の直列回路に含まれる蓄電セルのいずれかへと接続することにより、該プッシュプル回路の各々を動作させるための電源として該蓄電セルのいずれかを用いるよう構成したことを特徴とする、無停電電源装置。直列数nがniである、請求項5に記載の電圧均等化回路として、1以上NNは2以上の整数以下の整数iに対してそれぞれ与えられるN個のモジュール以下、それぞれを第iのモジュールとする。を直列接続し、前記N個のモジュールのうち、直接接続される2つのモジュールにおける第2の直列回路間、及び第3の直列回路間に、それぞれ蓄電セルを接続することにより構成される、電圧均等化回路において、第iのモジュールに含まれるMOSFETのオン、オフを切り替えるための前記駆動信号出力回路、に含まれる前記プッシュプル回路の基準電位点を、該第iのモジュールに含まれるいずれかの蓄電セルに接続したことを特徴とする、電圧均等化回路。nnは2以上の整数個の蓄電セルを直列接続して各々が構成される、m個mは1以上の整数の直列回路と、n-1個の蓄電セルを直列接続して各々が構成される、m個又はm±1個であって複数個ただし並列数が4L-2個の場合は除く。Lは自然数の直列回路と、をそれぞれ交互に並列接続し、第1,第2のスイッチ群を更に設け、前記第1のスイッチ群に含まれる各々のスイッチをオンとすることにより、各々の直列回路に含まれる蓄電セルが、該蓄電セルを含む直列回路と並列接続された直列回路に含まれる、いずれか1以上の蓄電セルと並列接続されて並列回路を構成する、第1の接続状態を実現し、前記第2のスイッチ群に含まれる各々のスイッチをオンとすることにより、各々の直列回路に含まれる蓄電セルが、該蓄電セルを含む直列回路と並列接続された直列回路に含まれる、いずれか1以上の蓄電セルと並列接続されて、前記第1の接続状態において構成された並列回路とは異なる並列回路を構成する、第2の接続状態を実現し、前記第1,第2の接続状態間での切り替えによって、各々の直列回路を構成する蓄電セルの電圧を均等化するよう構成された、電圧均等化回路において、前記第1のスイッチ群は、前記第1の接続状態において構成される前記並列回路の各々が、該各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタと、該各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタと、を含むよう、該各々の並列回路内に電界効果トランジスタを配置してなり、前記第2のスイッチ群は、前記第2の接続状態において構成される前記並列回路の各々が、該各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタと、該各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタと、を含むよう、該各々の並列回路内に電界効果トランジスタを配置してなることを特徴とする、電圧均等化回路。以上の事情に鑑み、本発明は、先の特許発明に係る蓄電モジュールを構成するためのスイッチ群として従来よりも単純な構成を備えたスイッチ群を提供することにより、回路構成が単純なセル電圧均等化回路を提供すること、及び、従来よりも単純な構成の回路でそれらスイッチ群を駆動させることにより、システム全体としての単純化、低コスト化を達成することを課題とする。上記課題を解決するべく、本発明は、nnは2以上の整数個の蓄電セルを直列接続して構成される、第1の直列回路と、n-1個の蓄電セルを直列接続して構成される、第2,第3の直列回路と、第1,第2のスイッチ群とを備えた電圧均等化回路を提供する。当該電圧均等化回路は、第1のスイッチ群に含まれる各々のスイッチをオンとすることにより、第1の直列回路を構成する第kkは2以上n以下の整数の蓄電セルと、第2の直列回路を構成する第k-1の蓄電セルと、が各々並列接続されることによりn-1個の並列回路が構成され、且つ、第1の直列回路を構成する第llは1以上n-1以下の整数の蓄電セルと、第3の直列回路を構成する第lの蓄電セルと、が各々並列接続されることによりn-1個の並列回路が構成される、第1の接続状態を実現し、第2のスイッチ群に含まれる各々のスイッチをオンとすることにより、第1の直列回路を構成する第lの蓄電セルと、第2の直列回路を構成する第lの蓄電セルと、が各々並列接続されることによりn-1個の並列回路が構成され、且つ、第1の直列回路を構成する第kの蓄電セルと、第3の直列回路を構成する第k-1の蓄電セルと、が各々並列接続されることによりn-1個の並列回路が構成される、第2の接続状態を実現し、第1,第2の接続状態間での切り替えによって、第1~第3の直列回路を構成する各々の蓄電セルの電圧を均等化するよう構成される。特に、本発明の電圧均等化回路は、第1の接続状態において構成される並列回路の各々が、各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタ及び各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタを含むよう、各々の並列回路内にスイッチとしての電界効果トランジスタを配置することにより第1のスイッチ群を構成し、第2の接続状態において構成される並列回路の各々が、各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタ及び各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタを含むよう、各々の並列回路内にスイッチとしての電界効果トランジスタを配置することにより第2のスイッチ群を構成したことを特徴とする。本発明によれば、相互充放電をする蓄電セル同士が並列接続されてなる並列回路の各々に、一方の極性の電流を流しうる寄生ダイオードが生じた電界効果トランジスタと、他方の極性の電流を流しうる寄生ダイオードが生じた電界効果トランジスタと、をそれぞれ備えることによって各スイッチ群を構成して、これにより、オフ状態のスイッチを含んで構成される上記並列回路内で蓄電セル間に電流が流れることを、いずれの方向においても遮断することが可能となる。特に本発明は、その一態様として、先の特許発明に係る蓄電モジュールに用いるべき各々のスイッチを、ただ1つの電界効果トランジスタにより構成することを可能とする。既に述べたとおり、相互充放電を担う電流の方向は使用時の条件に依存するため、上記スイッチ群においては、オフとなったスイッチを通って蓄電セル間を流れる相互充放電電流を双方向において遮断しうることが要求されるのであり、このことに鑑みれば、オフ状態においても一方の極性の電流を流しうるような単独の電界効果トランジスタ構成はスイッチとして不十分であるようにも見えるが、このような単独の電界効果トランジスタ構成をとる場合においても、本発明の教示するとおり各スイッチ群を構成することにより、群として上記双方向の電流を遮断することが可能となる。本発明の電圧均等化回路において上記第1,第2のスイッチ群に含まれる各々のスイッチとしてはMOSFETを用いることができるが、これに限らず、駆動信号を用いた制御によりオン、オフを切り替え可能なトランジスタスイッチであれば任意のものを用いてよい。すなわち、種々の電界効果トランジスタ、任意のトランジスタにボディダイオードを接続してなるスイッチ、トランジスタのエミッタ-コレクタ間にダイオードを接続してなるスイッチをはじめとする、任意のトランジスタスイッチを用いることができる。ただし、ドロップ電圧を抑えるという観点からは、MOSFET等の電界効果トランジスタを用いることが好ましい。本発明の電圧均等化回路においては、第1の接続状態において互いに並列接続される、第1の直列回路に含まれる蓄電セルと第2の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、第1の直列回路に含まれる蓄電セルの電極側にソース電極が接続され、第2の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続されたMOSFETが含まれるよう、MOSFETを配置し、さらに、第1の接続状態において互いに並列接続される、第1の直列回路に含まれる蓄電セルと第3の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、第1の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続され、第3の直列回路に含まれる蓄電セルの電極側にソース電極が接続されたMOSFETが含まれるよう、MOSFETを配置することにより、上記第1のスイッチ群を構成することができる。また、第2の接続状態において互いに並列接続される、第1の直列回路に含まれる蓄電セルと第2の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、第1の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続され、第2の直列回路に含まれる蓄電セルの電極側にソース電極が接続されたMOSFETが含まれるよう、MOSFETを配置し、さらに、第2の接続状態において互いに並列接続される、第1の直列回路に含まれる蓄電セルと第3の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、第1の直列回路に含まれる蓄電セルの電極側にソース電極が接続され、第3の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続されたMOSFETが含まれるよう、MOSFETを配置することにより、上記第2のスイッチ群を構成することができる。上記のとおりMOSFETを配置することにより、本発明の電圧均等化回路に含まれるべき第1,第2のスイッチ群を具体的に構成することができる。ただし、各スイッチ群の構成は上記態様に限定されるわけではなく、オフとなったスイッチを通って蓄電セル間を流れる相互充放電電流を双方向において遮断しうるような任意の態様で各スイッチ群を構成することが可能である。また、本発明において各スイッチを駆動させるための駆動回路は、第1,第2のスイッチ群に含まれる各々のMOSFETのゲート電極に対して結合コンデンサを直列接続し、各々のMOSFETのソース電極とゲート電極との間に抵抗を接続し、更に、抵抗に対して並列に、ソース電極からゲート電極へと向かう電流を遮断しないようダイオードを接続することにより構成することができる。動作時においては、結合コンデンサを介してゲート電極へと入力される駆動信号の制御により各々のMOSFETのオン、オフを切り替えることにより、各スイッチを駆動させることができる。後述の実施例において説明するとおり、このような駆動回路を用いれば、任意の駆動信号出力回路から上記結合コンデンサを介してゲート電極へと電流を入力することによりゲート電極-ソース電極間に電圧を印加してMOSFETをオンとしこのとき、上記ダイオードの作用により、ゲート電極-ソース電極間を流れる電流はゲート電極に向かう方向へと整流される。、ゲート電極への電流の入力を停止することにより、オン状態においてゲート電極-ソース電極間に蓄えられていた電荷を解放して上記抵抗を通って、ゲート電極からソース電極へと電流が流れることにより、電荷は解放される。MOSFETをオフとする、という態様で各スイッチを駆動させることができる。ただし、本発明において各スイッチを駆動させるための駆動回路がこれらに限定されるわけではなく、任意の駆動信号に応じてゲート電極―ソース電極間の電圧を変更してスイッチのオン、オフを切り替えることができるような任意の駆動回路を用いることが可能である。本発明においては、発光素子を備えた発光部と、発光素子の発光に応答して電気信号を発生する受光素子、及び電気信号に応じて駆動信号を出力するプッシュプル回路を備え、発光素子に対して電気的に絶縁された受光部と、を備えた駆動信号出力回路を構成した上で、このような駆動信号出力回路を結合コンデンサの各々へと接続して、当該結合コンデンサを介してゲート電極へと入力される駆動信号の制御により各々のMOSFETのオン、オフを切り替えることが可能である。上記構成における発光素子としては発光ダイオードを、受光素子としてはフォトダイオードを、プッシュプル回路としては、NPN型トランジスタとPNP型トランジスタを接続して構成されるプッシュプル回路を用いることができるが、同様の機能を備えた別の素子及び回路を用いてもよい。このような構成においては、発光ダイオードに外部から電圧を印加して発光させ、その光を受光したフォトダイオードから発生された電流信号がNPN型トランジスタのベース-エミッタ間を流れることにより、プッシュプル回路の電源から当該NPN型トランジスタのコレクタ-エミッタ間を通って結合コンデンサへと駆動信号電流を流し、当該駆動信号電流によってMOSFETのゲート電極-ソース電極間に電圧を印加して当該MOSFETをオンとすることができる。また、発光ダイオードへの電圧印加を停止したときには上記プロセスによる駆動信号電流の出力も停止され、すなわちゲート電極への電流入力が停止されるため、既に述べたとおりゲート電極からソース電極へと電流が流れることにより両電極間の電荷が開放され、MOSFETはオフとされる。なお、ゲート電極からの電流は結合コンデンサを介してPNP型トランジスタのエミッタ-ベース間を流れるのであり、これによりゲート電極からの電流は当該PNP型トランジスタのエミッタ-コレクタ間にも流れ、プッシュプル回路の基準電位点に流れ込むこととなる。ただし、上記発光ダイオード等を用いた駆動信号出力回路の構成は単なる一例であり、MOSFETを駆動させるための駆動信号を出力することが可能な任意の駆動信号出力回路を用いて、本発明の電圧均等化回路を動作させることができる。また、本発明の電圧均等化回路の動作においては、駆動信号出力回路として、第1のスイッチ群に含まれる各々のMOSFETのゲート電極へと直列接続された結合コンデンサの全てへと接続されて、第1のスイッチ群に含まれるMOSFETのゲート電極の全てへと、結合コンデンサの各々を介して駆動信号を出力する、第1の駆動信号出力回路と、第2のスイッチ群に含まれる各々のMOSFETのゲート電極へと直列接続された結合コンデンサの全てへと接続されて、第2のスイッチ群に含まれるMOSFETのゲート電極の全てへと、結合コンデンサの各々を介して駆動信号を出力する、第2の駆動信号出力回路とを用い、これら2つの駆動信号出力回路から入力される各々の駆動信号の制御により、第1,第2のスイッチ群に含まれる各々のMOSFETのオン、オフを切り替えることが可能である。本発明の電圧均等化回路は、第1のスイッチ群に含まれる各々のスイッチをオンとする第1の接続状態と、第2のスイッチ群に含まれる各々のスイッチをオンとする第2の接続状態と、の間での切り替えにより蓄電セル電圧を均等化するという態様で動作しうるものであるため、駆動信号出力回路としては、第1のスイッチ群に含まれる全てのスイッチへ駆動信号を出力するための回路と、第2のスイッチ群に含まれる全てのスイッチへ駆動信号を出力するための回路と、の2つの回路を用意すれば十分である。ただし、各々のスイッチを個別に駆動させるべく、より多くの駆動信号出力回路を用いることも可能であるし、あるいは、2種類の駆動信号を出力可能なただ1つの回路を用いて、両スイッチ群の駆動を制御してもよい。本発明の電圧均等化回路の動作時において用いる駆動信号出力回路としては、上述のとおり発光素子を備えた発光部、及び受光素子とプッシュプル回路とを備えた受光部を備えた回路を用いることができるが典型的には、第1のスイッチ群に含まれるスイッチに駆動信号を供給するための回路と、第2のスイッチ群に含まれるスイッチに駆動信号を供給するための回路とである2つの回路が用いられる、このとき、当該駆動信号出力回路の各々が備える発光素子を発光素子駆動回路へと接続し、更に発光素子駆動回路の各々を、第1~第3の直列回路に含まれる蓄電セルのいずれかへと接続することにより、発光素子駆動回路の各々を動作させるための電源として蓄電セルのいずれかを用いるよう構成し、且つ、駆動信号出力回路の各々が備えるプッシュプル回路を、第1~第3の直列回路に含まれる蓄電セルのいずれかへと接続することにより、プッシュプル回路の各々を動作させるための電源として蓄電セルのいずれかを用いるよう構成すれば、駆動信号出力回路に対して外部から電力を供給することは不要となるため、本発明の電圧均等化回路を無停電電源装置として用いることが可能となる。無停電電源装置は非常用電源として用いられることが多く、その際には故障せず安定的に動作し続けることが要求される。これに関し、本発明の電圧均等化回路においてはスイッチ群、及びスイッチ群を駆動させるための駆動回路等の構成が従来よりも単純化されるため、故障のリスクが従来よりも低い非常用電源を提供することが可能となる。なお、後述の実施例において説明するとおり、上述の発光素子を備えた発光部、及び受光素子とプッシュプル回路とを備えた受光部を備えた駆動信号出力回路を用いて各スイッチ群を駆動させる場合特に、1つの駆動信号出力回路によって、第1,第2のスイッチ群のいずれかに含まれる全てのスイッチへと駆動信号を供給する場合には、電圧均等化回路における蓄電セルの直列数が増加するに伴い、高電位側の蓄電セル間に配置されたスイッチへと接続された結合コンデンサ、に対して高電圧が印加されることがある。そのような場合には、結合コンデンサの耐電圧に応じて蓄電セルの直列数に制限が生じうる。そのような問題は、本発明の電圧均等化回路をモジュール化することにより解決することが可能である。すなわち、直列数nがniであるような、上記駆動信号出力回路を用いて動作が制御される電圧均等化回路として、1以上NNは2以上の整数以下の整数iに対してそれぞれ与えられるN個のモジュール以下、それぞれを第iのモジュールとする。を直列接続し、N個のモジュールのうち、直接接続される2つのモジュールにおける第2の直列回路間、及び第3の直列回路間に、それぞれ蓄電セルを接続することにより、本発明の電圧均等化回路を構成した上で、第iのモジュールに含まれるMOSFETのオン、オフを切り替えるための駆動信号出力回路、に含まれるプッシュプル回路の基準電位点を、第iのモジュールに含まれるいずれかの蓄電セルに接続すれば、特定のモジュールに含まれる結合コンデンサは、全て同一モジュール内のいずれか2つの蓄電セル間に接続されることとなるため、モジュールあたりの直列数を適切に選択することにより、結合コンデンサに高負荷がかかることを避けつつ電圧均等化回路全体としての直列数を任意の大きさに選択することが可能となる。また、本発明は、nnは2以上の整数個の蓄電セルを直列接続して各々が構成される、m個mは1以上の整数の直列回路と、n-1個の蓄電セルを直列接続して各々が構成される、m個又はm±1個であって複数個ただし並列数が4L-2個の場合は除く。Lは自然数の直列回路と、をそれぞれ交互に並列接続し、第1,第2のスイッチ群を更に設けてなる電圧均等化回路を提供する。当該電圧均等化回路は、第1のスイッチ群に含まれる各々のスイッチをオンとすることにより、各々の直列回路に含まれる蓄電セルが、蓄電セルを含む直列回路と並列接続された直列回路に含まれる、いずれか1以上の蓄電セルと並列接続されて並列回路を構成する、第1の接続状態を実現し、第2のスイッチ群に含まれる各々のスイッチをオンとすることにより、各々の直列回路に含まれる蓄電セルが、蓄電セルを含む直列回路と並列接続された直列回路に含まれる、いずれか1以上の蓄電セルと並列接続されて、第1の接続状態において構成された並列回路とは異なる並列回路を構成する、第2の接続状態を実現し、第1,第2の接続状態間での切り替えによって、各々の直列回路を構成する蓄電セルの電圧を均等化するよう構成される。特に、上記電圧均等化回路は、第1の接続状態において構成される並列回路の各々が、各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタと、各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタと、を含むよう、各々の並列回路内に電界効果トランジスタを配置することにより第1のスイッチ群を構成し、第2の接続状態において構成される並列回路の各々が、各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタと、各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタと、を含むよう、各々の並列回路内に電界効果トランジスタを配置することにより第2のスイッチ群を構成したことを特徴とする。先の特許発明に係る蓄電モジュールが、並列接続されるべき直列回路数を4L-2Lは自然数以外の任意の数として構成可能であったことに鑑みれば、本発明の電圧均等化回路においても上記のとおり直列回路数を一般化できる。本発明によれば、蓄電セル間を接続するスイッチとしては寄生ダイオードが生じているただ1つの電界効果トランジスタを用いるにも関わらず、スイッチの群全体としてオフ時の相互充放電電流を遮断するよう各スイッチを配置することにより、従来よりも少ない素子数及び単純な回路構成で直並列切り替え式の電圧均等化回路を構成することが可能となる。さらに、本発明は、各スイッチを駆動させるための駆動回路、駆動信号出力回路として従来よりも単純な構成の回路を提供するものであり、これら駆動システムを採用することにより従来品に対する上述の優位性は更に高くなる。以下、図8~図16を参照しながら、本発明に係る電圧均等化回路の実施形態を説明する。なお、以下の各実施例において、各スイッチとしてはn型MOSFETを用いているが、既に述べたとおり駆動信号によりオン、オフを切り替え可能な電界効果トランジスタであればMOSFET以外の任意のトランジスタを用いてもよい。また、各直列回路を構成する蓄電セルとしては、キャパシタ、電気二重層キャパシタ、リチウムイオンキャパシタ、二次電池等、任意の蓄電素子を単独で用いてもよいし、あるいは、複数の蓄電素子を接続してなる蓄電モジュールとして、各蓄電セルを構成することもできる。各直列回路の直列数も任意に選択可能である。なお、以下の各実施例では、スイッチ切り替えにより実現される各々の接続状態において、各並列段を構成する蓄電セルの合成容量が全て等しくなるよう、各蓄電セル間の容量比が選択されているが、このような容量比の選択は電圧均等化のために必須ではない。電圧均等化回路1の構成図8に、本発明の第1実施形態に係る電圧均等化回路1の回路図を示す。ただし、各スイッチに接続される駆動回路部分は省略されている。電圧均等化回路1は、3個の蓄電セルC1A,C2A,C3Aを直列接続して構成される第1の直列回路と、2個の蓄電セルC1B,C2Bを直列接続して構成される第2の直列回路と、2個の蓄電セルC1C,C2Cを直列接続して構成される第3の直列回路と、MOSFETとしてのスイッチSa1~Sa6からなる第1のスイッチ群と、MOSFETとしてのスイッチSb1~Sb6からなる第2のスイッチ群とを備える。また、各蓄電セルは、蓄電セルC2A,C1B,C2B,C1C,C2Cの各々の容量と、蓄電セルC1A,C3Aの各々の容量と、の比が1:2となるよう選択されている。なお、図8中で-が付された端子には、電圧均等化動作に先立ってあらかじめ蓄電セルC1A,C2A,C3Aを充電する際、外部電源の正極と負極がそれぞれ接続される。また、各スイッチSa1~Sa6及びSb1~Sb6は、それらのオフ時に寄生ダイオードの作用によって流しうることとなる電流の方向を選択しつつ、各蓄電セル間に配置されている。一例として、スイッチSa1は、蓄電セルC2Aと蓄電セルC1Bとの高電位側電極間で、蓄電セルC2Aの高電位電極側にソース電極が接続され、蓄電セルC1Bの高電位電極側にドレイン電極が接続されるよう配置されている。また、スイッチSa2は、蓄電セルC2Aと蓄電セルC1Bとの低電位側電極間で、蓄電セルC2Aの低電位電極側にソース電極が接続され、蓄電セルC1Bの低電位電極側にドレイン電極が接続されるよう配置されている。このようにスイッチSa1,Sa2を配置すれば、これらがオンであるときには蓄電セルC2AとC1Bとが並列接続されて相互充放電する一方、オフであるときには両蓄電セル間を流れる電流を双方向において遮断することが可能となるため、スイッチSa1,Sa2として各々双方向スイッチを用いた場合と同様の態様で電圧均等化回路1を動作させることが可能となる。その他のスイッチも、蓄電セル間の充放電電流を同様に制御するべく、図8に示されるとおり配置されている。なお、図8においては省略されているが、各スイッチSa1~Sa6及びSb1~Sb6に対しては、それぞれ当該スイッチを駆動させるための駆動回路部分が備えられている。一例として、スイッチSa1に対して備えられた駆動回路部分の回路図を図9に示す。駆動回路部分2は、MOSFETであるスイッチSa1のゲート電極に対して接続された結合コンデンサCa1と、スイッチSa1のソース電極とゲート電極との間に接続された、抵抗Ra1と、これと並列に、スイッチSa1のソース電極からゲート電極へと向かう電流を遮断しないよう接続されたダイオードDa1とから構成される。後述のとおり、スイッチをオンとする際には充電電流が駆動信号出力回路からゲート電極へと流れ込む一方、スイッチをオフとする際には放電電流がゲート電極から駆動信号出力回路へと流れ出す。すなわち、スイッチと駆動信号出力回路との間を流れる電流は交流電流であり、図9に示すとおり結合コンデンサCa1を設けることにより、各々のスイッチの異なる直流電位に対し駆動信号のみを通過させることができ、単一の駆動信号で全てのスイッチ動作が可能となる。結合コンデンサCa1の一方の電極はスイッチSa1のゲート電極に接続され、もう一方の電極は、図9中でAが付された端子によって、駆動信号出力回路へと接続される。なお、ダイオードDa1は、スイッチSa1をオンとするときにゲート電位をソース電位に引き上げるために設けられている。また、抵抗Ra1は、スイッチSa1をオフとしたときにその動作を確実にするためゲート電極とソース電極のインピーダンスを下げる目的で設けられている。その他のスイッチに対しても、図9に示される駆動回路部分2と同様の駆動回路部分が備えられている。上記A端子によって結合コンデンサCa1に接続される、駆動信号出力回路の回路図を、図10に示す。駆動信号出力回路3は、発光ダイオードD1を備えた発光部と、フォトダイオードD2、及びNPN型トランジスタTNPNとPNP型トランジスタTPNPを接続して構成されるプッシュプル回路を備えた受光部と、から構成される。発光部と受光部とは電気的に絶縁されており、フォトカプラを構成している。動作時においては、任意の発光素子駆動回路図10中には、発光素子駆動電源V1、スイッチS1、及び任意の抵抗R1からなる発光素子駆動回路が描かれているが、発光ダイオードD1に対してオン、オフを切り替えつつ電圧を印加することが可能な回路であれば、どのような回路を用いてもよい。により印加された電圧に応答して発光ダイオードD1が発光し、この光を受光したフォトダイオードD2が電流信号を発生し、この電流信号に応じてプッシュプル回路から駆動信号電流が出力される。なお、図10の構成においては、発光素子駆動電源V1として電圧均等化回路1内の任意の蓄電セルを用いることが可能である。発光素子駆動電源V1の代りに電圧均等化回路1内の任意の蓄電セル、又は蓄電セル列の両端へと、発光素子駆動回路を接続し、併せてスイッチS1の駆動回路不図示も均等化回路1内の蓄電セル、又は蓄電セル列へと接続すれば、外部からの電力供給を受けることなく発光部を動作させることができる。同様に、プッシュプル回路の電源端子を電圧均等化回路1内の任意の蓄電セルへと接続すれば、プッシュプル回路の電源VCCとしても均等化回路1内の蓄電セルを用いることが可能となり、外部からの電力供給を受けることなく受光部を動作させることができる。このように、電圧均等化回路1内に蓄えられたエネルギーによって駆動信号出力回路3を動作させるならば、駆動信号出力回路3は外部から一切の電力供給を受けることなく動作可能である。電圧均等化回路1の動作に用いるべき全ての駆動信号出力回路を、同様に内部の蓄電セルを電源とするよう構成すれば、当該電圧均等化回路1を無停電電源として用いることが可能である。なお、スイッチSa1以外の各々のスイッチに対しても、対応する結合コンデンサを介して同様の駆動信号出力回路が接続されている。一実施態様として、第1スイッチ群に含まれる全てのスイッチSa1~Sa6を1つの駆動信号出力回路に接続し、第2スイッチ群に含まれる全てのスイッチSb1~Sb6を1つの駆動信号出力回路に接続すれば、各スイッチ群に含まれるスイッチを一括して駆動させることができる。電圧均等化回路1の動作次に、電圧均等化回路1による蓄電セル電圧の均等化動作を説明する。説明を単純にするため、以下において第1のスイッチ群に含まれるスイッチは全て、図10にて示される構成を備えた第1の駆動信号出力回路へと接続され、第2のスイッチ群に含まれるスイッチは全て、同様の構成を備えた第2の駆動信号出力回路へと接続されているものとする。均等化動作の開始時点において、各々の蓄電セルに蓄えられているエネルギーはそれぞれ任意であってよい。一例として、全てのセルが完全に放電を終えた状態においては、まず、図8に示される電圧均等化回路1中、が付された端子と-が付された端子との間に外部電源不図示を接続して蓄電セルC1A,C2A,C3Aをあらかじめ充電した状態から充電終了後、外部電源は取り外してよい。、均等化動作が開始される。均等化動作は、第1,第2の駆動信号出力回路の各々において、発光素子駆動回路により、発光ダイオードに対する電圧印加の有無を繰り返し切り替えることに応答して行われる。典型的には、第1の駆動信号出力回路内で発光ダイオードに対して電圧が印加されている期間中、第2の駆動信号出力回路内では発光ダイオードに対して電圧が印加されず、第2の駆動信号出力回路内で発光ダイオードに対して電圧が印加されている期間中、第1の駆動信号出力回路内では発光ダイオードに対して電圧が印加されないよう、両駆動信号出力回路内における上記切り替えは同期して行われる。なお、両駆動信号出力回路内における上記切り替えの同期が完全でない場合、電圧均等化回路1内においては、第1,第2のスイッチ群に属するスイッチが全てオンの状態と、それらスイッチが全てオフの状態と、が断続的に実現されることとなるが、本実施例においてはそのような状態の実現される期間が十分に短いものとし、それによる電圧均等化動作への影響は無視する。図11に、第1スイッチ群に含まれるスイッチSa1~Sa6への駆動信号出力を行う駆動信号出力回路3において、スイッチS1がオンとなり発光ダイオードD1に電圧が印加されたときの、受光部における電流の流れを示す。電圧を印加されることにより発光ダイオードD1は発光し、その光を受光したフォトダイオードD2から発生された電流信号がトランジスタTNPNのベース-エミッタ間を流れる。これにより、トランジスタTNPNのコレクタ-エミッタ間にも電流を流すことが可能となり、電源VCC任意の外部電源であってもよいし、既に述べたとおり電圧均等化回路1内の任意の蓄電セルをVCCとして用いてもよい。から端子Aを介してスイッチSa1~Sa6へと、各スイッチに接続された結合コンデンサを介して駆動信号電流が入力される。スイッチSa1~Sa6へと駆動信号電流が入力されることにより、ゲート電極-ソース電極間に電圧が印加されて、スイッチSa1~Sa6はオンとなる第1の接続状態。これにより、蓄電セルC2AとC1B,C3AとC2B,C1AとC1C,C2AとC2Cがそれぞれ並列接続されて、相互充放電によりそれら蓄電セル間のばらつきは解消される方向へと向かう。一定期間典型的には、スイッチS1の駆動回路内であらかじめ設定された期間が経過したのち、スイッチS1がオフとなり、発光ダイオードD1への電圧印加は停止される。このとき、スイッチSa1~Sa6のゲート電極からソース電極へと電流が流れることにより両電極間の電荷が開放され、スイッチSa1~Sa6はオフとなる。各ゲート電極からの放電電流はまた、各々の結合コンデンサを通って駆動信号出力回路3へと流れ込む。このときの電流の流れを、図12に示す。図示されるとおり、各ゲート電極からの放電電流が、トランジスタTPNPのエミッタ-ベース間を流れる。これにより、トランジスタTPNPのエミッタ-コレクタ間にも電流を流すことが可能となり、各ゲート電極から端子Aを介して基準電位点VGへと、放電電流が流れ込む。なお、基準電位点VGは外部へのアースにより定めてもよいし、電源VCCと同様に、電圧均等化回路内でいずれかの蓄電セルに接続することで定められたものであってもよいただし、電源VCCを接続する点よりも低電位側に基準電位点VGを設けることが必要である。。スイッチSa1~Sa6がオフとなっている期間中、オン時に行われていた蓄電セル間の相互充放電は、いずれも停止する。具体的に、例えば蓄電セルC2AとC1B間において、蓄電セルC2AからC1Bへと流れる方向の電流はオフとなっているスイッチSa2内に生じた寄生ダイオードの作用によって遮断されるし、蓄電セルC1BからC2Aへと流れる方向の電流も、オフとなっているスイッチSa1内に生じた寄生ダイオードの作用によって遮断される。同様に、第1の接続状態において相互充放電が行われていた蓄電セル間を流れる全ての電流は、スイッチSa1~Sa6のうちいずれかに生じた寄生ダイオードの作用により遮断される。一方で、この期間においては、第2スイッチ群に含まれるスイッチSb1~Sb6への駆動信号出力を行う駆動信号出力回路において、発光ダイオードに電圧が印加されるため、既に述べたものと同様の過程を経て、スイッチSb1~Sb6がオンとなる第2の接続状態。これにより、蓄電セルC1AとC1B,C2AとC2B,C2AとC1C,C3AとC2Cがそれぞれ並列接続されて、相互充放電によりそれら蓄電セル間のばらつきは解消される方向へと向かう。第1,第2の接続状態間での切り替えを繰り返すことにより、各々の蓄電セルは自己以外の全ての蓄電セルと直接的、又は間接的に他の蓄電セルを介して相互充放電をすることとなるため、蓄電セル電圧間のばらつきは解消される方向へと向かう。図13に、本発明の第2実施形態に係る電圧均等化回路1の回路図を示す。ただし、各スイッチに接続される駆動回路部分は省略されている。図13に示される回路は、図8の電圧均等化回路1において、第1の直列回路の直列数を6に増加させた構成として与えられる。第1の直列回路における直列数は任意であり、直列数を変更した場合であっても、本発明の電圧均等化回路は同様の原理で動作可能である。なお、各蓄電セルは、蓄電セルC1A,C6Aの各々の容量と、その他の蓄電セルの各々の容量と、の比が2:1となるよう選択されている。上記のとおり、第1の直列回路の直列数は任意に選択可能である。しかしながら、直列数の増加に伴い、高電位側に配置されたスイッチへと接続された結合コンデンサには大きな電圧が印加される場合があり、これにより、結合コンデンサの耐電圧に応じて蓄電セルの直列数に制限が生じることがある。一例として、第1スイッチ群に含まれるスイッチを、図10にて示される構成を備えた1つの駆動信号出力回路へと全て接続し、且つ、当該駆動信号出力回路の基準電位点VGを第1の直列回路内で最も低電位側にある蓄電セル図8の構成においては蓄電セルC3A、図13の構成においては蓄電セルC6Aの低電位側電極へと接続したならば、第1の直列回路内で最も高電位側にある蓄電セルC1Aの高電位側電極に接続されたスイッチ図8の構成においてはスイッチSb1,Sa4であり、図13の構成においてはスイッチSb11,Sa14である。のゲート電極へと接続された結合コンデンサには、第1の直列回路を構成する全ての蓄電セルの合計電圧と同程度の電圧が印加されうる。したがって、このような構成において直列数を増加させ続ければ、いずれは結合コンデンサに耐電圧以上の高電圧が印加されることとなるため、結合コンデンサの耐電圧に応じて直列数が制限される。このような問題は、以下に説明するとおりの回路のモジュール化によって解決される。すなわち、図13に示されるとおり、蓄電セルC1A~C3A,C1B,C2B,C1C,C2C、スイッチSa11~Sa16,Sb11~Sb16からなる第1のモジュールと、蓄電セルC4A~C6A,C4B,C5B,C4C,C5C、スイッチSa21~Sa26,Sb21~Sb26からなる第2のモジュールとを直列接続し、さらに、図13に示されるとおりの位置にて蓄電セルC3B,C3Cを両モジュール間に接続することにより本発明の電圧均等化回路1を構成した上で、第1のモジュールに含まれる各スイッチのオン、オフを切り替えるための駆動信号出力回路の基準電位点を、当該第1のモジュール内のいずれかの蓄電セルへと接続し図13にと示されるとおり、一例としては最も低電位側に配置されたセルの低電位側電極へと接続することができる。、第2のモジュールに含まれる各スイッチのオン、オフを切り替えるための駆動信号出力回路第1のモジュールに用いられた回路とは別の回路である。の基準電位点を、当該第2のモジュール内のいずれかの蓄電セルへと接続する一例としては、図13にと示されるとおりの点に接続する。ならば、各モジュール内の結合コンデンサに印加される電圧は、最大でも、第1の直列回路を構成する蓄電セルのうち各々のモジュール内に含まれる蓄電セル第1のモジュールにおいてはでC1A~C3Aであり、第2のモジュールにおいてはでC4A~C6Aである。の合計電圧程度に抑えられるため、結合コンデンサの耐電圧に応じてモジュールのサイズを適切に選択することにより、全体としての直列数に制限が加わることを回避できる。直列接続するモジュール数は2に限らず任意であるため、結合コンデンサの耐電圧に応じて各モジュールにおける第1の直列回路の直列数を適切に選択した上で多数のモジュールを直列接続すれば、全体として大きな直列数の均等化回路を構成することが可能である。このようにして構成した回路も、実施例1において既に説明したものと同様の態様で動作する。先の特許発明に係る蓄電モジュールは、n個nは2以上の整数の蓄電セル及び蓄電セル群を直列にしたm個の直列回路と、n-1個の蓄電セル及び蓄電セル群を直列にしたm個又はm±1個の複数個ただし並列数が4L-2個の場合は除く。Lは自然数の直列回路をそれぞれ交互に並列接続したものとして一般化されていた。これに鑑みれば、本発明の電圧均等化回路も、先の特許発明に係る蓄電モジュールに含まれる各スイッチを本発明の教示に従い第1,第2のスイッチ群として構成することにより一般化可能である。すなわち、図8に示される本発明の電圧均等化回路1は、n=3,m=1の場合の例であるといえる。また、他の例としては、図14の回路n=3,m=2の場合の例や、図15の回路n=3、m=3の場合の例を挙げることができる。このように一般化された電圧均等化回路においても、直列数が制限されることをモジュール化により回避すること、駆動信号出力回路を均等化回路内蓄電セルからの電力で動作させることにより無停電電源装置を構成すること等、既に述べたとおりのさまざまな改良が可能である。なお、並列数が4L-2の場合には、スイッチ切り替えにより実現される第1,第2の接続状態において、各並列段に含まれる蓄電セルの合成容量を全て等しくすることが不可能となる。これについて、以下に説明する。まず、並列数が4L-2ではない場合について、図15の回路を例として説明する。スイッチSa1~Sa14を全てオンとし、スイッチSb1~Sb14を全てオフとしたとき、第1の接続状態としては、蓄電セルC1D,C1A,C1C,C1Eが並列接続されてなる第1の並列段4並列と、蓄電セルC2D,C1B,C2A,C2C,C2Eが並列接続されてなる第2の並列段5並列と、蓄電セルC3D,C2B,C3A,C3Eが並列接続されてなる第3の並列段4並列と、が直列接続された状態が実現される。一方、スイッチSb1~Sb14を全てオンとし、スイッチSa1~Sa14を全てオフとしたとき、第2の接続状態としては、蓄電セルC1D,C1B,C1A,C1Eが並列接続されてなる第1の並列段4並列と、蓄電セルC2D,C2B,C2A,C1C,C2Eが並列接続されてなる第2の並列段5並列と、蓄電セルC3D,C3A,C2C,C3Eが並列接続されてなる第3の並列段4並列と、が直列接続された状態が実現される。このとき、第1,第2の接続状態間で切り替えを行っても、第1~第3の並列段の各々における並列数は不変である。蓄電セルC1A,C3Aの容量と、その他の各蓄電セルの容量と、の比を2:1と選択すれば、第1,第2の接続状態において構成される第1~第3の並列段に含まれる蓄電セルの合成容量を全て等しくすることができる蓄電セルC1A,C3A以外の各セルの容量をCとすれば、各並列段に含まれる蓄電セルの合成容量は5Cとなる。。次に、並列数が4L-2の場合について説明する。一例として、図15に示される回路中、C1D~C3Dからなる直列回路に対して、蓄電セルC1F,C2Fからなる直列回路図16を更に並列接続した場合について説明するこのときの並列数は、4×2-2=6である。。上記並列数が6の回路においては、蓄電セルC2DとC1Fとの高電位側電極間及び低電位側電極間が、Sb1~Sb14と同様にMOSFETであるスイッチSb15及びSb16を介して接続されスイッチSb15のソース電極は蓄電セルC2Dの高電位電極側に、ドレイン電極は蓄電セルC1Fの高電位電極側に接続され、スイッチSb16のソース電極は蓄電セルC2Dの低電位電極側に、ドレイン電極はC1Fの低電位電極側に接続される。このとき、Sb16のソース電極は蓄電セルC3Dの高電位電極側にも接続され、ドレイン電極は蓄電セルC2Fの高電位電極側にも接続される。、さらに蓄電セルC3DとC2Fとの低電位側電極間が、同様にMOSFETであるスイッチSb17によって接続されるソース電極は蓄電セルC3Dの低電位電極側に、ドレイン電極は蓄電セルC2Fの低電位電極側に接続されるものとする。さらに、当該並列数が6の回路においては、蓄電セルC1DとC1Fの高電位側電極間及び低電位側電極間が、Sa1~Sa14と同様にMOSFETであるスイッチSa15及びSa16を介して接続されスイッチSa15のソース電極は蓄電セルC1Fの高電位電極側に、ドレイン電極は蓄電セルC1Dの高電位電極側に接続され、スイッチSa16のソース電極は蓄電セルC1Fの低電位電極側に、ドレイン電極はC1Dの低電位電極側に接続される。、さらに蓄電セルC3Dの高電位側電極とC2Fの低電位側電極との間が、同様にMOSFETであるスイッチSa17によって接続されるソース電極は蓄電セルC2Fの低電位電極側に、ドレイン電極は蓄電セルC3Dの高電位電極側に接続されるものとする。このような構成において、スイッチSa1~Sa17を全てオンとし、スイッチSb1~Sb17を全てオフとしたとき、第1の接続状態としては、蓄電セルC1F,C1D,C1A,C1C,C1Eが並列接続されてなる第1の並列段5並列と、蓄電セルC2F,C2D,C1B,C2A,C2C,C2Eが並列接続されてなる第2の並列段6並列と、蓄電セルC3D,C2B,C3A,C3Eが並列接続されてなる第3の並列段4並列と、が直列接続された状態が実現される。一方、スイッチSb1~Sb17を全てオンとし、スイッチSa1~Sa17を全てオフとしたとき、第2の接続状態としては、蓄電セルC1D,C1B,C1A,C1Eが並列接続されてなる第1の並列段4並列と、蓄電セルC1F,C2D,C2B,C2A,C1C,C2Eが並列接続されてなる第2の並列段6並列と、蓄電セルC2F,C3D,C3A,C2C,C3Eが並列接続されてなる第3の並列段5並列と、が直列接続された状態が実現される。すなわち、第1~第3の並列段における各々の並列数は、上記第1,第2の接続状態間で切り替えにより、5並列-6並列-4並列と、4並列-6並列-5並列との間で変化する。したがって、例えば蓄電セルC1AとC3Aの容量を2Cとし、その他の蓄電セルの容量を全てCとした場合であっても、第1,第2の接続状態の各々において、各並列段に含まれる蓄電セルの合成容量は等しくならない。しかしながら、このような場合であっても、第1,第2の接続状態間での切り替えを繰り返すことにより、回路に含まれる全ての蓄電セルの電圧を均等化することは可能である。すなわち、各並列段に含まれる蓄電セルの合成容量を等しくするという要件を課さないのであれば、本発明の電圧均等化回路を、4L-2の並列数で構成することも可能である。なお、各スイッチを配置する際には、個々の蓄電セルがオフ状態のスイッチを介して放電しないよう留意する必要がある。電圧均等化回路に含まれる個々の蓄電セルにおいて、高電位側電極と低電位側電極とを結ぶ各々の経路上に、そのような放電を担う電流を遮断する寄生ダイオードが生じた電界効果トランジスタが少なくとも1つ含まれるよう、各スイッチ群を構成することにより、そのような放電を回避することができる。"