ボンドパッド構造を備えている装置であって、該ポンドパッド構造は、基板であって、高側面領域と低側面領域とを含む複数のプレーナー過電圧クランプデバイスを備え、各デバイスは、第1の方向に、該デバイスの幅に沿って伸長される、基板と、該基板の上に配置された第1のパターン化金属層であって、該第1のパターン化金属層は、i該第1の方向に伸長され、該高側面領域と整列させられ、該高側面領域に電気的に接続された少なくとも1つの伝導性の島と、ii該少なくとも1つの伝導性の島を囲み、該低側面領域に電気的に接続された伝導性のエリア面積とを備えている、第1のパターン化金属層と、第1のバスであって、該第1のバスは、該第1の方向に対して実質的に垂直に配向され、該少なくとも1つの伝導性の島を囲む該伝導性エリア面積の少なくとも一部分を含む、第1のバスとを備え、該プレーナー過電圧クランプデバイスは、過電圧条件の下で該少なくとも1つの伝導性の島から該第1のバスに電流を分流するように構成される、装置。前記第1のバスが電力リターンバスである、請求項1に記載の装置。少なくとも1つの第2の金属層をさらに備え、該少なくとも1つの第2の金属層は、前記第1の金属層の上に配置され、前記少なくとも1つの伝導性の島に電気的に接続される、請求項1に記載の装置。第2のバスをさらに備え、該第2のバスは、前記少なくとも1つの第2の金属層の少なくとも一部分を含む、請求項3に記載の装置。前記第2のバスが、電力供給バスまたは信号バスのうちの1つである、請求項4に記載の装置。前記第2のバスが前記第1の方向に実質的に平行に配向される、請求項4に記載の装置。上部金属層をさらに備え、該上部金属層は、前記少なくとも1つの第2の金属層の上に配置され、ワイヤに接着する接着エリア面積を含む、請求項3に記載の装置。前記少なくとも1つの第2の金属層が、下部パターン化金属層と、上部連続金属層とを含む、請求項3に記載の装置。前記下部パターン化金属層の少なくとも一部分を含む第2のバスと、前記上部連続金属層の少なくとも一部分を含む第3のバスとをさらに含む、請求項8に記載の装置。前記プレーナー過電圧クランプデバイスは、前記第1の方向において軸の周りに鏡面対称である、請求項1に記載の装置。前記基板が偶数のプレーナー過電圧クランプデバイスを含む、請求項1に記載の装置。前記プレーナー過電圧クランプデバイスがバイポーラ接合トランジスタを含む、請求項1に記載の装置。前記プレーナー過電圧クランプデバイスがMOS構造を含む、請求項1に記載の装置。前記MOS構造は、それぞれ、前記高側面領域における、第1の伝導率タイプの低くドープされた第1の深い領域と、前記低側面領域における、該第1の深い領域とは反対側の該第1の深い領域に隣接した、第2の伝導率タイプの低くドープされた第2の深い領域と、該第1の深い領域内に形成される、該第1の伝導率タイプの高くドープされた第1の浅いドレイン領域、および第1の浅い領域の反対側における該第2の伝導率タイプの高くドープされた第2の浅い領域と、該第2の深い領域の各々において形成される、該第1の伝導率タイプの高くドープされた第3の浅いソース領域とを備え、該第1、第2、第3の浅い領域は、該第1の方向に伸長される、請求項13に記載の装置。前記第2の浅い領域が前記少なくとも1つの伝導性の島に電気的に接続される、請求項14に記載の装置。前記第1の浅い領域が前記少なくとも1つの伝導性の島に電気的に接続される、請求項15に記載の装置。前記第3の浅い領域が前記少なくとも1つの伝導性の島を囲む前記伝導性のエリアに電気的に接続される、請求項14に記載の装置。プレーナーMOSクランプデバイスは、前記第2の深い領域内に形成される高くドープされた第4の浅い領域をさらに備え、前記第3の浅いソース領域は、前記第2の浅い領域と該第4の浅い領域との間に位置を定められる、請求項17に記載の装置。前記第4の浅い領域は、前記少なくとも1つの伝導性の島を囲む前記伝導性のエリアに電気的に接続される、請求項18に記載の装置。前記MOS構造がゲート構造をさらに備え、各ゲート構造は、絶縁層と、該絶縁層上に配置されたゲート電極とを備え、該ゲート構造の少なくとも複数の部分が前記第2の深い領域と重なり合う、請求項14に記載の装置。前記MOS構造が絶縁バリヤーをさらに備える、請求項14に記載の装置。前記第2の浅い領域、前記第1および第2の深い領域、ならびに前記第3の浅い領域は、集合的にサイリスタタイプの応答を有する、請求項14に記載の装置。ボンドパッド構造を備えている装置であって、該ボンドパッド構造は、a基板であって、該基板に一体化された電圧クランプとして動作する複数のプレーナーMOS構造を有し、各電圧クランプは、iゲート構造と、ii該ゲート構造の第1の側面上にある、第1の伝導率タイプの第1の高くドープされた領域と、iii該ゲート構造の第2の側面上にある、該第1の伝導率タイプの第2の高くドープされた領域であって、該第2の高くドープされた領域は、A第2の伝導率タイプの第3の高くドープされた領域と、およびBスペーシングまたはバラスティングのうちの少なくとも1つとによって該ゲート構造から分離される、第2の高くドープされた領域とを備えている、基板と、b該基板の上に配置された第1の金属層であって、該第1の金属層は、該第2の高くドープされた領域に電気的に接続された少なくとも1つの伝導性の島と、該少なくとも1つの伝導性の島を囲み、該第1の高くドープされた領域に電気的に接続される伝導性のエリアとを備えている、第1の金属層とを備えている、装置。少なくとも1つの第2の金属層をさらに備え、該少なくとも1つの第2の金属層は、前記第1の金属層の上に配置され、前記少なくとも1つの伝導性の島に電気的に接続される、請求項23に記載の装置。上部金属層をさらに備え、該上部金属層は、前記少なくとも1つの第2の金属層の上に配置され、該少なくとも1つの第2の金属層に電気的に接続される、請求項24に記載の装置。前記少なくとも1つの伝導性の島および前記プレーナーMOS構造の前記ドープされた領域は、第1の方向に伸長される、請求項23に記載の装置。電力リターンバスをさらに備え、該電力リターンバスは、前記第1の方向に対して実質的に垂直に配向され、前記少なくとも1つの伝導性の島を囲む前記伝導性のエリアの少なくとも一部分を含む、請求項26に記載の装置。前記プレーナーMOS構造は、過電圧条件の下で、前記少なくとも1つの伝導性の島から電力リターンバスに電流を分流するように構成される、請求項23に記載の装置。ボンドパッド構造を作製する方法であって、該方法は、基板を提供することであって、該基板は、高側面領域と低側面領域とを含む複数のプレーナー過電圧クランプデバイスを含み、各デバイスは、第1の方向に該デバイスの幅に沿って伸長される、ことと、該基板の上に第1のパターン化金属層を形成することであって、該第1のパターン化金属層は、i該第1の方向に伸長され、該高側面領域に整列させられ、該高側面領域に電気的に接続された少なくとも1つの伝導性の島と、ii該少なくとも1つの伝導性の島を囲み、該低側面領域に電気的に接続された伝導性のエリアとを含む、ことと、第1のバスを形成することであって、該第1のバスは、該第1の方向に対して実質的に垂直に配向され、該少なくとも1つの伝導性の島を囲む該伝導性のエリアの少なくとも一部分を含み、該プレーナー過電圧クランプデバイスは、過電圧条件の下で該少なくとも1つの伝導性の島から該第1のバスに電流を分流するように構成される、こととを包含する、方法。前記第1の金属層の上に少なくとも1つの第2の金属層を形成することをさらに包含し、該少なくとも1つの第2の金属層は、前記少なくとも1つの伝導性の島に電気的に接続されている、請求項29に記載の方法。前記少なくとも1つの第2の金属層の少なくとも一部分を含む第2のバスを形成することをさらに包含する、請求項30に記載の方法。前記第2のバスを形成することは、前記第1の方向に実質的に平行に配向された該第2のバスを形成することを包含する、請求項31に記載の方法。前記少なくとも1つの第2の金属層の上に上部金属層を形成することをさらに包含し、該上部金属層は、ワイヤに接着する接着エリア面積を含む、請求項30に記載の方法。前記少なくとも1つの第2の金属層を形成することは、下部パターン化金属層と、上部連続金属層とを形成することを包含する、請求項30に記載の方法。前記下部パターン化金属層の少なくとも一部分を含む第2のバスと、前記上部連続金属層の少なくとも一部分を含む第3のバスとを形成することをさらに包含する、請求項34に記載の方法。前記プレーナー過電圧クランプデバイスは、MOS構造を含む、請求項29に記載の方法。前記MOS構造は、それぞれ、前記高側面領域における、第1の伝導率タイプの低くドープされた第1の深い領域と、前記低側面領域における、該第1の深い領域の反対側にあり、該第1の深い領域に隣接した、第2の伝導率タイプの低くドープされた第2の深い領域と、該第1の深い領域内に形成された、該第1の伝導率タイプの高くドープされた第1の浅いドレイン領域と、第1の浅い領域の反対側における該第2の伝導率タイプの高くドープされた第2の浅い領域と、該第2の深い領域の各々内に形成された、該第1の伝導率タイプの高くドープされた第3の浅いソース領域とを含み、該第1、第2、第3の浅い領域は、該第1の方向に伸長される、請求項36に記載の方法。したがって、高電圧MOS用途のための効果的な小さなフットプリントの過電圧クランプ構造に対するニーズがあり、小さなフットプリントの過電圧クランプ構造は、好ましくは高電圧ボンドパッドにシームレスに一体化され、混合信号集積回路パッドリングの基本部分を形成する。概要本発明は、さまざまな実施形態において、小さなフットプリントと迅速なトリガリングとを組み合わせ、高電圧用途およびボンドパッドとの一体化に適している過電圧クランプ構造を提供する。いくつかの実施形態において、そのような過電圧クランプ構造は、修正されたプレーナー高電圧MOSデバイスを含み、修正されたプレーナー高電圧MOSデバイスは、寄生ラテラルバイポーラ接合全体に増加した伝導性変調を提供する追加のドープされた領域を特徴とする。増加した伝導性変調は、表面接合過熱を減少させ、ドレイン-ボディ接合における臨界電界のより良い制御を提供する。好ましい実施形態において、クランプ構造は、第1のスナップバック後、ソフトな故障の漏れを示さず、デバイス面積を有意に減少させながら、ESDロバストネスを大幅に延ばす。本明細書において用いられる場合、用語MOSは構造を含み、ここで、ゲートは金属に対してポリシリコンから作られ、かつ/または絶縁層は酸化物以外の材料である。特定の実施形態において、本発明は、一体化した過電圧クランプ構造を有するボンドパッド構造を提供する。ボンドパッドは、電力バスおよび/または信号バスにICを接続し得る。過電圧条件中に、過電圧クランプ構造は、電力リターンバスに電流を分流し得、電力リターンバスは、接地にボンドパッドを接続し得る。クランプ構造は、典型的には複数のトランジスタを含み以下にクランプデバイスまたは単にデバイスとも呼ばれる、複数のトランジスタはその幅に沿って平行に配列される。トランジスタの長さは、慣例的に、ソースからドレインまでのトランジスタ接合の全体の寸法を示し、本明細書において用語幅は、接合に平行な寸法すなわち、異なってドープされた領域間の境界をいい、接合に平行な寸法は、概して長さに対して垂直である。そのように定義された幅は、長さより長くなり得る。実際に、一体化構造の電流分流能力を最大にするために、クランプデバイスは、好ましくは、クランプの幅に沿って伸長され、クランプの幅が電力リターンバスに対して垂直に配向される。さらにクランプデバイスは、ボンドパッド構造に対称な態様で配列され得、ボンドパッド構造は、均一な電流分配、従って最適化された電流伝達能力に役立つ。第1の局面において、本発明は、様々な実施形態において、ボンドパッド構造を提供し、ポンドパッド構造は、複数のプレーナー過電圧クランプデバイスを有する基板と、基板の上に配置されたパターン化金属層と、バスとを含む。過電圧クランプデバイスは、特定の方向に過電圧クランプデバイスの幅に沿って伸長され、高側面領域すなわち、動作時、電力供給バス、またはより一般的にはより正の端子に接続され得る領域と、低側面領域すなわち、動作時、電力供給バス、またはより一般的にはより負の端子に接続され得る領域とを含む。パターン化金属層は、クランプデバイスの方向と同じ方向に伸長され、高側面領域に整列させられ、高側面領域に電気的に接続された1つ以上の伝導性の島を含む。さらに、パターン化金属層は、低側面領域に電気的に接続された単数または複数の伝導性の島を囲むエリアを含む。電力リターンバスであり得るバスは、クランプデバイスおよび単数または複数の伝導性の島を伸長する方向に対して実質的に垂直に例えば、85°~95°、好ましくは89°~91°の角度で配向され、単数または複数の伝導性の島を囲む伝導性のエリアの少なくとも一部分を含む。プレーナー過電圧クランプデバイスは、過電圧条件の下で単数または複数の伝導性の島からバスに電流を分流するように構成される。第2の金属層または、複数の層は、第1のパターン化金属層の上に配置され得、単数または複数の伝導性の島に電気的に接続され得る。いくつかの実施形態において、ボンドパッド構造は、単数または複数の第2の金属層の少なくとも一部分を含む第2のバス例えば、電源バスまたは信号バスを含む。第2のバスは、単数または複数の伝導性の島を伸長する方向に対して実質的に平行に例えば、-5°~5°、好ましくは-1°~1°の角度で配向され得る。特定の実施形態において、2つの金属層-下部パターン化金属層および上部連続金属層-は、第1のパターン化金属層の上に配置される。構造は、第2のバスと第3のバスとを有し得、第2のバスは、下部パターン化金属層の少なくとも一部分を含み、第3のバスは、上部連続金属層の少なくとも一部分を含む。ボンドパッド構造はまた、単数または複数の第2の金属層の上に配置され、ワイヤに接着する接着エリアを有する上部金属層を含み得る。いくつかの実施形態において、プレーナー過電圧クランプデバイスは、伝導性の島を伸長する方向に軸の周りに鏡面対称である。さらに特定の実施形態において、基板は、偶数のプレーナー過電圧クランプデバイスを含む。クランプデバイスは、バイポーラ整合トランジスタであり得るか、またはバイポーラ整合トランジスタを含み得る。あるいはまたはさらに、クランプデバイスは、MOS構造を含み得る。特定の実施形態において、クランプデバイスは、MOS構造を含み、MOS構造の各々は、i高側面領域において、第1の伝導率タイプの低くドープされた第1の深い領域と、ii低側面領域において、第1の深い領域の反対側で第1の深い領域に隣接した、第2の伝導率タイプの低くドープされた第2の深い領域と、iii第1の深い領域に形成される、第1の伝導率タイプの高くドープされた第1の浅いドレイン領域、および第1の浅い領域の反対側における第2の伝導率タイプの高くドープされた第2の浅い領域と、iv第2の深い領域の各々に形成される、第1の伝導率タイプの高くドープされた第3の浅いソース領域とを有する。第1、第2、第3の浅い領域は、伝導性の島の方向と同じ方向に伸長される。第2の浅い領域および任意選択で第1の浅い領域は、単数または複数の伝導性の島に電気的に接続され得る。さらに、第3の浅い領域は、伝導性の島を囲む伝導性のエリアに電気的に接続され得る。集合的に、第2の浅い領域、第1および第2の深い領域、および第3の浅い領域は、サイリスタタイプ応答を有し得る。プレーナーMOSクランプデバイスは、第2の深い領域に形成される高くドープされた第4の浅い領域と、第2の浅い領域と第4の浅い領域との間に位置を定められる第3の浅いソース領域とをさらに含み得る。第4の浅い領域はまた、単数または複数の伝導性の島を囲む伝導性のエリアに電気的に接続され得る。MOS構造はまた、ゲート構造を含み得、ゲート構造の各々は、絶縁層と、絶縁層に配置されるゲート電極とを含み得る。ゲート構造の少なくとも部分は、第2の深い領域と一部重なり合う。いくつかの実施形態において、MOS構造は、絶縁バリヤーをさらに含む。第2の局面において、様々な実施形態に従うボンドパッドは、a基板に一体化される電圧クランプとして動作可能な複数のプレーナーMOS構造を有する基板と、b基板の上に配置される1つ以上の伝導性の島を有する第1の金属層とを含む。各MOS電圧クランプは、iゲート構造と、iiゲート構造の1つの側面に、第1の伝導率タイプの第1の高くドープされた領域と、iiiゲート構造の第2の側面に、第1の伝導率タイプの第2の高くドープされた領域とを含む。第2の高くドープされた領域は、第2の伝導率タイプの第3の高くドープされた領域、およびスペーシングおよび/または安定化によってゲート構造から分離される。単数または複数の伝導性の島は、第2および任意選択で第3の高くドープされた領域に電気的に接続され、単数または複数の伝導性の島を囲む伝導性のエリアは、第1の高くドープされた領域に電気的に接続される。ボンドパッド構造は、第1の金属層の上に配置され、単数または複数の伝導性の島に電気的に接続される1つ以上の第2の金属層を含み得、単数または複数の第2の金属層の上に配置され、単数または複数の第2の金属層に電気的に接続される上部金属層をさらに有し得る。プレーナーのMOS構造の単数または複数の伝導性の島およびドープされた領域は、第1の方向に伸長され得、ボンドパッド構造は、第1の方向に対して実質的に垂直に配向される電力リターンバスを含み得る。電力リターンバスは、単数または複数の伝導性の島を囲む伝導性のエリアの少なくとも一部分を含み得る。プレーナーMOS構造は、過電圧状態の下で、単数または複数の伝導性の島から電力リターンバスに電流を分流するように構成され得る。上述の考察は、添付の図面に関連して解される場合、本発明の下記の詳細な説明からより容易に理解される。詳細な説明本発明は、さまざまな実施形態において、保護特性の向上した過渡過電圧クランプデバイスを提供する。図1A~図1Cは、例示的なプレーナーMOSの実施形態100a、100b、および100cを例示する。本発明のこれらの実施形態および他の実施形態は、標準の半導体デバイス製作技術シリコンエピタキシー、層堆積および層パターニング、イオン注入またはイオン拡散によるドーピング、ならびに、その後の金属相互接続を含むを用いて生成され得る。例示的な構造100a、100b、100cの各々は、半導体基板105例えば、シリコンと、基板105に埋め込まれ、交互になった伝導率タイプのドープされた深い井戸領域110、115とを備えている。例えば、中央井戸110は、負のドーパント例えば、リンまたはヒ素などのV族原子によってドープされ得、両側に隣接した井戸115は、したがって正のドーパント例えば、ホウ素などのIII族原子によってドープされ得る。深い井戸領域110と115との間において、冶金接合部が形成され、冶金接合部は、通常動作中の電流すなわち、降伏状態未満の電圧においてを遮断する。特定の実施形態において、図1Aに例示されるように、二重拡散領域117は、さらに主として中央井戸110に形成され得、隣接した井戸115に達し得る。この二重拡散領域117は、中央井戸110と同じ伝導率タイプであり、より高いドーパント濃度を有する。いくつかの実施形態において、深い井戸領域110、115は、過電圧条件に応答して構造の伝導特性を調整するために、互いから特定の距離において突き出るかbuttまたは形成され得る。深い井戸領域110、115の下に、絶縁注入層120が基板105に形成され得る。さらに、図1Bおよび図1Cに示されるように、エピタキシャル層125が絶縁注入物の下に形成され得る。基板105は、典型的には高いシート抵抗を有する。基板105は、正または負の伝導率タイプのドーパントで低くドープされ得る。いくつかの実施形態において、任意選択の絶縁層および/またはエピタキシャル層120、125は、基板とは反対の伝導率タイプである。代替の実施形態において、エピタキシャル層および基板は、同じ伝導率タイプである。基板特性は、MOSデバイス垂直伝導特性およびトリガ電圧を最適化するように選択され得る。MOS構造100a、100b、100cは、深い井戸領域110、115に形成される高くドープされた浅い領域をさらに含み、高くドープされた浅い領域のドーパント濃度は、比較的低い。参照を容易にするために、井戸領域110は、下記の考察において、負の伝導率タイプを有し、n-井戸と呼ばれ、隣接した井戸領域115は、p-井戸と呼ばれる。しかしながら、本発明の範囲は、また、正および負のドーパントがすべてのドープされた領域において交換される、すなわち、本明細書においてn-ドープと呼ばれる領域はp-ドープであり、その逆もまた同様であることは注意されるべきである。n-井戸110において、負にドープされたn浅い領域130と、その周囲の正にドープされたp浅い領域135とが形成される。p-井戸115は、負にドープされたn浅い領域140を含む。p-領域135、n-井戸110、p-井戸115、およびn-領域140は、集合的に、動作電圧で電流を遮断し、過電圧、すなわち、所定のトリガ電圧を超える電圧で電流を分流するように働くサイリスタタイプ導電率変調を提供する。p-領域135は、正孔多数キャリアを注入injectし、該正孔多数キャリアは、トリガ電圧に達した後、保持電圧を突然に降下させることを助け、それによって、熱誘引故障を避け、デバイスの過電圧ストレスハンドリング能力を改善する。n-領域130およびp-領域135は、固定され得る図1Aに示されるようにか、または間隔を空けて置かれ得る例えば、図1Cを参照されたい。図1Dは、MOS構造100aに固有の均等の寄生構成要素の概略図を示す。深い井戸の安定抵抗RAは、高くドープされた領域130、135間のスペーシングと、これらの領域と端子165との間の接触抵抗とに依存する。領域130、135間にスペーシングを加えることは、結果として、より高い安定抵抗RAをもたらし、このより高い安定抵抗RAは、同様に、寄生バイポーラトランジスタPNP1、PNP2におけるより高い抵抗、ならびにプレーナーMOS形成MOS1、MOS2におけるより高いドレイン抵抗を意味する。スペーシングは、高い過電圧クランピングロバストネスと低い漏れ電流との組み合わせを達成するように規定され得る。必須ではないが、典型的には、p-井戸115は、浅いp-領域145をさらに含む。これらの領域145は、酸化物のバラスティングballastingによってn-領域140から分離され得、酸化物を安定させることは、例えば、図1Aに示されるようなシリコン局所酸化LOCOSによってか、または図1Bおよび図1Cに例示されるようなシャロートレンチアイソレーションSTIによって実装され得る。このようにn-領域140とp-領域145とを分離することは、図1Dに示されるように、n-領域140エミッタ、p-井戸115ベース、およびn井戸110コレクタによって形成される寄生バイポーラ接合トランジスタNPN1、NPN2における抵抗を増加させるように働く。増加したベース抵抗は、次いで過渡過電圧中、寄生トランジスタNPN1、NPN2を急速にオンにすること、すなわち、スナップバック開始を引き起こすために必要とされるベース電圧を増大させることを助ける。いくつかの実施形態において、バラスティングはまた、n-井戸110に追加され得る。例えば、図1Bに示される実施形態100bは、n-井戸110とp-井戸115との間の接合部からp-領域135を分離するSTIトレンチ155を含み、図1Cに示される実施形態100cは、n-領域130とp-領域135との間にSTIトレンチ157を含む。第1の端子における井戸間絶縁157は、寄生PNPバイポーラのベース抵抗RAの増加に寄与し得図1Dに示される、漏れ電流を減少させ得る。さらに、井戸間絶縁157は、クランプ構造のオン状態においてより均一の電流分配を引き起こし得、シリコン基板の表面から離れるように、より深い領域に電流を転換し得る。構造は、p-井戸115に重なり合い、いくつかの実施形態においてはn-井戸110にも重なり合う領域において基板105上に配置されるMOSゲート160をさらに含む図1Bおよび図1Cを参照されたい。MOSゲートは、酸化物または高い誘電率を有する他の絶縁層と、絶縁層の上にポリシリコンまたは金属の接触層とを含み得る。ポリシリコンが用いられる場合、ポリシリコンは、高い濃度で正または負にドープされ得る。n-井戸110における浅い領域130、135は、例えば珪化物、アルミニウム、または銅などの導体材料によって互いにおよび第1の端子165に電気的に接続され得る。p-井戸115における浅い領域140、145は、同様に一緒に短絡され得、第2の端子170に接続される。第1の端子165はドレインとして動作し得、第2の端子170はソースとして動作し得、その逆もまた同様である。代替の実施形態において、浅い領域130、135、140、145は、個々のデバイス制御ピンを構成する別個の端子に接続され得る。クランプ実施形態100b、100cの場合のように、MOSゲート170と第1の端子165との間にトレンチ絶縁155を追加することは、クランプが安全に維持し得る、ゲート170と端子165との間の動作電圧を増加させ得る。高速過電圧保護デバイスの性能は、TLPトランスミッションラインパルステストによって特徴付けられ得る。この場合、高電流パルスは、所定の長さの伝送線例えば、同軸ケーブルを介して連続して高いレベルでテスト中のデバイスDUTに印加される。パルスは、人体モデルHBMを表す電流振幅および継続時間のパルスである。準静的デバイスの電圧および電流は、デバイスに対するTLP電流-電圧I-V曲線を展開する各パルスの実質的にフラットトップ中に測定される。さらに起り得る損傷は、各テストパルスに続く動作電圧で漏れ電流を測定することによって評価され得る。図2Aは、TLPテストに応答するクランプ構造100aのI-V特性を例示する。クランプは、42μm×58μmの寸法であり、典型的には、15V動作電圧および室温で用いるように設計されている。100-nsTLパルスは、4kV超HBMと同等である3Aの電流制限に対するこの寸法で規定されている。クランプは、約25Vの電圧でトリガをかけ、約2.5Vの保持電圧まで降下し、保持電圧は、その後のテストパルスにより増加する。通常の動作状態中、クランプは、安定しており、回路の機能性に影響しない。動作電圧とトリガ電圧との間の広い間隙は、クランプの偽トリガリングを避けるように働く。15Vでテストされた漏れ電流は、TLP電流に対して3nA未満から3Aまで安定している。したがって、このクランプ実施形態は、上昇したESDストレス状態を維持し得、高電圧の入力および出力を安全に保護する。このクランプ実施形態は、小さなフットプリントと、比較的低い漏れ電流とを有し、比較的低い漏れ電流は、結果として高いエネルギー効率をもたらす。比較のため、先行技術の標準MOSクランプデバイスのTLPI-V特性が図2Bに示され、標準MOSクランプデバイスは、図2Bに示され最適化されたドレイン-ゲートのスペーシングを有するが、ゲートに隣接した相補的浅い井戸領域135と適切な安定化とを欠いている。先行技術のデバイス自体は、図2Cに例示される。このクランプは、200mm×200mmの寸法であり、図2Aに関して説明されるものと同じTLPパラメータを用いてテストされる。約26Vのトリガ電圧で、0.5Aの電流に対応する約6Vの保持電圧へのスナップバックが起り、この保持電圧はクランプ構造100aに対するよりも有意に大きい。漏れ電流は、スナップバック直後にわずかに増加し、ソフトな故障を示す。ソフトな故障後、I-V曲線は同じ態様で再生されることが不可能であり、このことは、デバイスにおける長期の信頼性の問題を引き起こす。さらに、時間の経過にしたがい使用中に加熱する特定の電子システムにおいて典型的であるように、システムの消費電力は、時間の経過にしたがい劇的に増加する。1Aにおいて、漏れ電流における突然のスパイクによって明示されるように、デバイスは完全に故障する。スナップバックに続くソフトな故障に起因して、このデバイスは電圧クランプとして信頼性がない。特に、このデバイスは、無欠点IC用途のための実行可能な解決策ではない。本発明にしたがう様々なクランプの実施形態はまた、クランプのトリガ電圧が、入力信号の可変時間特性によって有意にシフトしないという点で有利である。例えば、クランプの実施形態100aのTLPテストは、パルス立ち上がり時間が10ns~200ps間で変化する場合、トリガ電圧が約25Vから約20Vにのみシフトすることを明らかにした。各ケースにおいて、トリガ電圧は動作電圧15Vより有意に高く、このことは通常の動作条件の下でクランプが起動されないことを確実にする。ESDストレス条件からIC回路を効果的に保護する電圧クランプの能力は、クランプの切換え速度にさらに依存する。それにもかかわらず、ESDストレスを満足のいくように維持する多くの遅いクランプデバイスは、十分に早くオンにならないので、回路を保護しない。本発明の実施形態は、数ナノ秒以内で-遮断行動からデバイスを通る全電流伝導への-全伝導率変調を受け得る。この所要時間は、概して、ICを保護するのに十分に短い。図3Aは、1.2ns、2nsおよび5nsの幅と、100psの立ち上がり時間とを有する75-Vパルスに対する時間の関数として、クランプ実施形態100aに対する過渡過電圧および過渡電流を例示する。すべてのパルス幅に対して、応答時間は2ns未満である。第1の電圧インパルスすなわち、電圧オーバーシュートは、45Vを超えない。一旦デバイスがトリガをかけると、保持電圧は、最初は高く、ラッチング状態が得られないことを保証し、クランプが高いストレスを継続して受けると時間の経過にしたがい降下する。この挙動は、クランプのロバストネスを劇的に拡張し、切換え用途に対するクランプの信頼性を高くする。図3Bは、トリガ点に近いさまざまなパルス電圧、すなわち、V1=26オフ、V2=27Vオフ、V3=28V開始ターンオン、V4=29より高いパルスに応答する高速ターンオン、およびV5=40Vフルターンオンに対するクランプ実施形態100aの電流および電圧の応答を示し、その形態におけるデバイスの安定性を例示する。トリガ点のすぐ下でクランプデバイスは、オフ状態のままであり、すなわち、いかなる実質的な電流も伝導しない。約28Vのわずかにより高いパルス電圧で、クランプは、最初にその電圧を維持するが、約4.5ns後にターンオンし、より低い保持電圧に降下し、電流を伝導する。ますます高くなるパルス電圧で、ターンオン点は時間内にTLパルスの開始の方に移り、応答特性は図3Aに示される応答特性にますます似てくる。上記に説明された実施形態のさまざまな機能的に有利な構造的特徴はまた、修正されたクランプ実施形態で実装され得る。例えば、図1A~図1Cに例示される実施形態などの位相幾何学的に対称なクランプ実施形態は特に有利なESD保護特性を有し得るが、本発明は、この好ましい実施形態に限定されない。図4Aは、1つのn-井戸410および1つのp-井戸415のみを含む一実施形態400を例示する。高くドープされたn-領域430およびp-領域435は、n-井戸410に注入され、同様に、高くドープされたn-領域440およびp-領域445は、p-井戸415に注入される。絶縁領域450は、p-井戸415における反対の伝導率タイプの高くドープされた領域440と445との間に形成され、絶縁領域457は、n-井戸410における反対の伝導率タイプの高くドープされた領域430と435との間に形成される。さらに絶縁領域455は、p-領域435とゲート構造160との間に形成される。図4Bおよび図4Cは、位相幾何学的におよび示されるように幾何学的にも対称のクランプ実装の上面図であり、図4Cは位相幾何学的におよび示されるように幾何学的にも非対称のクランプ実装の上面図である。両方の実装は外環outerring490を含み、外環490は外環の内部における電子構成要素を周囲の回路から絶縁するように働く。この外環490は、それぞれのクランプ構造の第2の端子170に電気的に接続される。図4Bに示される対称のクランプ実施形態100において、第2の端子170は、構造の中心における第1の端子165の周りにリングを形成し、第1の端子165を外環490から効果的に遮蔽する。この構成において、第1の端子165から第2の端子170への伝導は、望ましくない寄生電流経路を起動するリスクがなく行われる。対照的に、図4Cに示される非対称の実施形態400において、伝導経路495は、外環490と第1の端子165との間に存在し、第1の端子165は、片側においてのみ、第2の端子170によって外環から分離される。デバイスのターンオン中、この伝導経路490に沿う降伏を避けるために、第1の端子165と外環490との間のスペーシングΔxは特定の最小長を有する必要があり、特定の最小長は高電圧プロセスに対して10ミクロン超であり得る。さらに、対称の実施形態と比較して、非対称のデバイスのサイジングは、第1の端子165と第2の端子170との間で放射状の電流経路の欠如を補償し、片側の伝導を介してストレスレベルを維持するために調整される必要があり得る。さまざまな実施形態にしたがう過渡過電圧クランプは、例えば、映像、医療および産業のシステムのための混合信号高電圧アナログ回路など、高電圧二重拡散用途およびバイポーラ/CMOS/DMOS集積回路用途に用いられ得る。図5A~図5Dの回路図は、クランプがシステムオンチップsystems-on-a-chipのさまざまな電子回路および構成要素にどのように組み込まれ得るかを例示する。図5Aに示される回路500において、ESD保護クランプ502は、高電圧内部回路508の入力504および出力506に、ならびに電力レール510間において用いられる。図5Bは、低電圧制御CMOS/BiCMOS回路514によって制御される高電圧MOSFETS512を含む回路510を例示する。ここで従来の低電圧クランプ516は、制御回路514を保護するために組み込まれ、この場合、高電圧のクランプ実施形態502は、出力518および電力レール520間においてESD保護を提供する。図5Cは、低電圧または高電圧の入力制御回路532と、過電圧保護と共に高電圧n型出力ドライバ534とを有する回路530を例示する。入力-出力抵抗器538RIOと結合している過電圧保護クランプ536は、非常に高速の一時的変動中、高電圧出力ドライバ534を通過する有効電流を減少させる。さまざまな実施形態にしたがうクランプ構造の高速の応答により、さまざまなIC用途のために必要に応じて入力-出力抵抗器の抵抗が50Ω未満の値に限定されるとしても、非常に感受性のある高電圧MOSFET/DDMOS/DMOSデバイスの信頼性のある保護が達成され得る。図5Dは、デジタル画像化のための電荷結合回路540における複数の高電圧スイッチの例示的な実装を例示する。ここで、過電圧クランプ502は、高電圧ドライバ542および低電圧信号処理回路544と並列に接続される。高電圧クランプ542は、予測可能範囲において高電圧端子546VHと低電圧端子548VSUBとの電圧差を維持し、過渡過電圧ストレスに起因する高電圧絶縁寄生ダイオード560端子548VMと558VSUBにおける逆降伏による、高電圧スイッチデバイス550端子554VMと556VOUTとの間および高電圧スイッチデバイス552端子556VOUTと558VLとの間における破壊的故障を防ぐように働く。スイッチデバイス550、552はそれ自体、本発明のさまざまな実施形態にしたがう構造を用いて実装され得、結果として、回路動作中のゲート-バイアスの制御性と、過電圧クランピング特性とをもたらし得る。電圧クランプは、図6において概略上面図に例示されるように、ボンドパッドに隣接したICにおいて実装され得る。ボンドパッド600は、通常、ICチップの周囲602に配列されるボンドパッドのアレイのうちの1つである。各ボンドパッドは、接続ワイヤを接着する伝導性のエリア604を含み、接続ワイヤのもう一方の端部は、ICパッケージのピン例えば、入力/出力ピンまたは電源ピンに接続される。ボンドパッド600を介して、信号電流または電源電流は、ICに提供され得る。例示される実施形態において、ボンドパッド600は、ICの電源バス606に接続される。過電圧状態の下でICに対する損傷を防ぐために、高電圧クランプ608は、ボンドパッド600の隣に位置を定められ得、かつボンドパッド600に電気的に接続され得る。クランプ608は、電力リターンバス610の下に配列されるトランジスタを含み得る。ボンドパッド600における過電圧はトランジスタ接合部の降伏にトリガをかけ、過電流が電力リターンバス610に分流されることを可能にする。さまざまな実施形態において、過電圧クランピング機能は、ボンドパッドに一体化される。有利なことに、そのような配列は、ボンドパッドおよびESDクランプデバイスの総フットプリントを減少させる。例示的な実施形態は、図7および図8に示される。図7は、ESD保護を有するボンドパッド構造を断面で例示し、一方、図8は、ボンドパッド構造の上面図を提供する。図8における破線800は、図7に示される断面が取られる場所を示す。最初に図7を参照すると、ボンドパッド構造700は、半導体基板708の上に配置されたいくつかの金属層702、704a、704b、704c、706を含む。例示的な構造において、5つの金属層が示されるが、金属層の数は、変化し得、概して少なくとも2である。金属層702、704、706は、層間誘電体層によって、互いに分離され、半導体基板708から分離される。典型的には誘電体層は、約0.3μm~約1.0μmの範囲の厚さを有し、金属層は、約0.5μm~約1.0μmの範囲の厚さを有する。誘電体材料は、低k誘電体でありすなわち、低誘電率を有し得、かつ/または、接着およびボンドパッド接触の処理中、機械的ストレスに耐えるように選択され得る。ボンドパッド700の上部層702は、そのリム710に沿って不動態化され、リム710は、伝導性の接着エリア712図6におけるエリア604と同等を囲む。エリア712は、各側面に例えば70μmの寸法を有し得る。金属ビア714は、誘電体層を貫通し、金属層702、704、706を互いに接続し、半導体層708に接続する。示されるように、連続対の層間のビア714は横にずれ得る。この構成は、接着中に加えられる機械的ストレスの伝達を避けるかまたは減少させ、従って接着処理中、下にある構造を保護する。さらに、ビア714は、対称的態様で配列され、多層構造700全体に、より均一な電流密度を容易にし得る。ESD保護は、例えば、従来の高電圧CMOS製造技術を用いて半導体基板708において製造される埋め込みバイポーラクランプデバイスがMOSによって備え付けられる。例えば図1A~図1Dに関して上記に説明されたように、概して、クランプ構造は、交互に正および負にドープされる深い井戸110、115と、そこに埋め込まれ、交互に正および負にドープされる浅い井戸130、135、140、145安定化によって任意選択で分離されるとを含む。例示されるボンドパッド構造700において、ESD保護回路は、中央に位置を定められる深い井戸115と一部重なり合う、図1Cに描かれる対称的クランプ構造100cのうちの2つを含む。機能的には、構造は、矢印724によって指示されるように、出力高すなわち、ドレイン端子720から出力低すなわち、ソース端子722に電流を伝導するように適合される4つのデバイスを含む。概して、クランプ構造は、より多いかまたはより少ないデバイスを含み得る。ドープされた領域は、平行に配列され、好ましくは領域の幅に沿ってすなわち、異なってドープされた領域間の境界に平行でデバイス接合部を横切る方向に対して垂直な方向に長くなっている。分流電流をクランプ構造全体に均等に分配するために、対称的配列が好ましい。したがってクランプ構造は、典型的には少なくとも2つのデバイスを含む例えば1つの構造100c。より多い数のデバイスは、クランプ構造の総体の電流容量を改善するように働き得る。ドレイン端子720およびソース端子722は、半導体層708の上のパターン化された第1の金属層706M1において実装され得る。この層の上面図は、図8に示される。ドレイン端子720は、クランプデバイスのドレイン領域に整列させられる複数の狭い細長い伝導性の島または、構造100cなどの2つのみのクランプデバイスを有する構造が用いられる場合、単一の伝導性の島を形成する。伝導性の島は、それらに関連する相互接続ビア714のアレイを有する。典型的な幅は、30μm~100μmの範囲にあり、典型的な長さは、ほぼ数μm例えば、3~6である。ソース端子722は、ドレイン端子720の間およびドレイン端子720の周りに比較的大きい連続したエリアを占有し、電力リターンバス810に同化する。ドレイン端子720およびソース端子722は、誘電体材料によって分離される。トランジスタゲート160は、誘電体充填間隙空間において各ドレイン端子720の両側に位置を定められ、ドレイン端子720と同じ方向に長くなっている。ビア714は、ドレイン端子720を第2の金属層704cM2に接続する。通常の動作条件の下ですなわち、過電圧がない場合に、電力供給電流は、ボンドパッド上部層702から中間層704a、704bを通って、M2層704cに伝導され、M2層704cは、コア回路および/または隣接したボンドパッド構造に電流を伝える電力供給バスを含む。入力/出力ピンに接続されるボンドパッドの場合、M2層は、代わりにボンドパッドからコア回路に信号電流を伝える信号バスを含む。電力供給または信号バスにおけるコア回路への電流の流れは、電力リターンバスに対して垂直であり得るすなわち、図7においてページから出て来るかまたはページの中に入り、図8において上方または下方に流れる。あるいはまたはさらに、電流は、ICの周囲に電力リターンバスに平行な電力供給バスにおいて流れ得る。しかしながら、超過電圧が発生すると、電流は、M1層706における島720およびクランプトランジスタを通って電力リターンバス810に分流される。トランジスタ幅は大きいので、トランジスタの電流容量も同様に大きい。さらに、トランジスタ幅は、電力リターンバス810に対して垂直に向けられるので、分流電流は、電力リターンバス810を通って効果的に消散させられ得る。電力リターンバス810は、典型的には複数のボンドパッド間で共有される。例えば電力リターンバス810はチップの周囲全体に沿って進み得、それに沿って典型的にはボンドパッドが位置を定められる。電力供給バスは、同様にボンドパッド間で共有され得る。しかしながら、集積回路は、しばしば低電圧デバイスおよび高電圧デバイスの両方を組み込み、その結果、低電圧電力供給バスおよび高電圧電力供給バスの両方、ならびに低電圧接続および高電圧接続のためのボンドパッドを含む。この場合、低電圧電力供給バスは、低電圧ボンドパッドの周りに経路を定められ得、逆もまた同様である。電力リターンバスは、なおも低電圧構成要素と高電圧構成要素間で共有され得る。あるいは、IC空間を最適化し、信頼性を向上し、電力レールにおいて降下させられる電圧を最小限にし、生産コストを低下させるために、低電圧電力供給バスは、高電圧ボンドパッドを通って進み得る。高電圧ボンドパッドを通って低電圧電力高バスの経路を定めることを容易にするボンドパッドの実施形態が、図9および図10A~図10Cに例示される。図9に示されるように、この例示的ボンドパッド構造900の断面は、第2の金属層902M2の構造において図7に示されるボンドパッド構造700の断面とは異なり、第2の金属層902M2は、連続金属領域906によって囲まれる伝導性の島904を含む。ドレイン端子720すなわち、M1層706における伝導性の島は、M2層902における伝導性の島904を介してビア714によって第3の金属層704bM3に接続される。高電圧電源バスは、この実施形態においてM3層に位置を定められる。他方、伝導性のエリア902は、もう一方の金属層706、704に接続されていなく、低電圧電力高バスの一部分として働く。図10Aは第1の金属層706M1の上面図を示し、図10Bは第2の金属層902M2の上面図を示し、これらの図は電源バスの配列をさらに例示する。点線1000は、図9に示される断面が取られる場所を指示する。M1層706図10Aにおいて、ソース端子722は、電力リターンバス1002に接続される。しかしながら、接続は、図8に例示されるボンドパッド実施形態とは対照的に、ボンドパッド構造の幅の半分のみを取り上げる。M2層902図10Bにおいて、隣接した伝導領域906は低電圧電力リターンバス1004に同化し、低電圧電力リターンバス1004は同様にボンドパッドの幅の半分のみを取り上げる。伝導性の島720は、M1層706およびM2層902の両方から電気的に絶縁される。図10Cは、これらの2つの層706、906の重ね合わせを例示し、高電圧電力供給バス1006をさらに示し、高電圧電力供給バス1006は、M3層704bに置かれており、M3層704bに接続される。高電圧電力供給バス1006は、例示されるように伝導性の島に平行に配向され得る。本発明の特定の実施形態を説明したが、本明細書において開示される概念を具体化する他の実施形態が本発明の精神および範囲から逸脱することなく用いられ得ることは当業者に明らかである。したがって説明される実施形態は、すべての点において単に例示であり限定するものではないと考えられるべきである。