受信したトランスポートパケットを蓄積する受信バッファ手段と、前記受信バッファ手段に蓄積されたトランスポートパケットの転送時における時間間隔を復元する復元手段と、前記受信バッファ手段に蓄積されたトランスポートパケット転送の時間間隔を算出して前記復元手段におけるトランスポートパケットの転送を制御する制御手段と、前記復元手段から転送されたトランスポートパケットに基づいて映像信号を復号するデコード手段とを含み、前記制御手段は、前記受信バッファ手段におけるトランスポートパケットの蓄積量と所定値との差分値が0となるように、前記復元手段におけるトランスポートパケットの転送の速度を制御する、映像信号処理装置。受信したトランスポートパケットを蓄積するステップと、前記蓄積されたトランスポートパケットの転送時における時間間隔を算出するステップと、前記算出された時間間隔でトランスポートパケットを転送するステップと、前記転送されたトランスポートパケットに基づいて映像信号を復号するステップとを含み、前記転送するステップは、前記蓄積するステップで蓄積されたトランスポートパケットの蓄積量と所定値との差分値が0となるように、前記トランスポートパケットの転送の速度を制御するステップを含む、映像信号処理方法。IPパケットによってTSパケットを配信する場合、IPパケットに複数のトランスポートストリームを格納すること、符号装置側のIPパケット送出レートがばらつくことなどにより、復号装置側におけるTSパケットの受信時刻のばらつきが大きくなる。そのため、上述の復号装置のシステムクロックを用いて生成されたタイムスタンプ値と、符号装置から受信したPCR値とを比較して符号装置側のクロックをリカバリする方法では、到着時刻のばらつきジッタが大きいほど、制御の引き込みレンジを上げて、すなわちクロックの変化する範囲を広げて追従する必要がある。したがって、リカバリしたクロックの安定度が低く、リカバリしたクロックから生成される映像用の同期信号の変動が大きくなる。PCRを用いつつリカバリしたクロックの安定度を上げるためには、受信したTSパケットを一旦バッファに格納し、元の間隔でデコーダに送出する方法が用いられる場合もある。たとえば、符号装置側でTSパケットに別途送出時のタイムスタンプを格納し、復号装置側でそのタイムスタンプを参照し、そのタイミングでTSパケットを取り出す。このような方法を用いた場合、符号装置側でタイムスタンプを別途付加し、復号装置側で付加されたタイムスタンプを抽出してTSパケットを取り出すタイミングを制御する機構が必要となる。このようなタイムスタンプを別途付加することなく、リカバリしたクロックの安定度を上げることが望ましい。しかしながら、上述の特許文献1~3に開示された発明を用いたとしても、これを実現することは難しい。本発明は、上記問題点を解決するためになされたものであり、その目的は、クロックリカバリの安定度を向上させることが可能な映像信号処理装置および映像信号処理方法を提供することである。本発明のある局面に従えば、映像信号処理装置は、受信したトランスポートパケットを蓄積する受信バッファ手段と、受信バッファ手段に蓄積されたトランスポートパケットの転送時における時間間隔を復元する復元手段と、受信バッファ手段に蓄積されたトランスポートパケット転送の時間間隔を算出して復元手段におけるトランスポートパケットの転送を制御する制御手段と、復元手段から転送されたトランスポートパケットに基づいて映像信号を復号するデコード手段とを含む。制御手段は、受信バッファ手段におけるトランスポートパケットの蓄積量と所定値との差分値が0となるように、復元手段におけるトランスポートパケットの転送の速度を制御する。本発明の別の局面に従えば、映像信号処理方法は、受信したトランスポートパケットを蓄積するステップと、蓄積されたトランスポートパケットの転送時における時間間隔を算出するステップと、算出された時間間隔でトランスポートパケットを転送するステップと、転送されたトランスポートパケットに基づいて映像信号を復号するステップとを含む。転送するステップは、蓄積するステップで蓄積されたトランスポートパケットの蓄積量と所定値との差分値が0となるように、トランスポートパケットの転送の速度を制御するステップを含む。本発明のある局面によれば、制御手段が、受信バッファ手段に蓄積されたトランスポートパケット転送の時間間隔を算出して復元手段におけるトランスポートパケットの転送を制御するので、トランスポートパケットの転送速度をほぼ一定とすることができ、クロックリカバリの安定度を向上させることが可能となる。第1の実施の形態図1は、本発明の第1の実施の形態における映像信号処理装置の概略構成を示すブロック図である。この映像信号処理装置は、受信バッファ1と、GAP復元部2と、制御部3と、デコーダ4と、PCRクロックリカバリ部5と、映像信号制御部6とを含む。受信バッファ1は、インターネットなどのネットワークを介して受信したTSパケットを順次格納し、そのパケット蓄積量をバッファレベル値として制御部3に出力する。また、受信バッファ1は、TSパケットに含まれるPCRを抽出して制御部3に出力するとともに、PCR間に含まれるTSパケットの個数Nを算出して制御部3に出力する。また、受信バッファ1は、GAP復元部2からの要求に応じて蓄積したTSパケットを順次GAP復元部2を介してデコーダ4に転送する。GAP復元部2は、制御部3から出力されるpacketsgap値およびクロック信号を受け、受信バッファ1に蓄積されたTSパケットの転送タイミングを制御する。このGAP復元部2の詳細は後述する。制御部3は、受信バッファ1から受けたPCR値およびPCR間に含まれるTSパケットの個数からpacketsgap値を算出してGAP復元部2に出力する。このpacketsgap値とは、TSパケット1個分のPCRカウンタ値、すなわち各TSパケットの時間間隔が制御部3で生成されるクロックの何クロック分に相当するかを示す値であり、次式によって算出される。packetsgap値=1stPCR値-2ndPCR値/N...1また、制御部3は、受信バッファ1から受けたバッファレベル値を参照し、クロック信号を制御してGAP復元部2に出力する。この制御部3の詳細は後述する。デコーダ4は、PCRクロックリカバリ部5から出力されるシステムクロックに同期してTSパケットに含まれる映像信号および音声信号を復号して映像信号制御部6に出力する。PCRクロックリカバリ部5は、システムクロックを用いて生成されたタイムスタンプ値と、GAP復元部2から受けたPCRの値とを比較し、その差が0となるようにシステムクロックを制御してデコーダ4および映像信号制御部6に出力する。映像信号制御部6は、デコーダ4によって復号された映像信号を受け、PCRクロックリカバリ部5から出力されたシステムクロックに同期してCVBSCompositeVideoBasebandSignalの水平同期Hsync信号、垂直同期Vsync信号、ビデオS_video信号、HDMIHighDefinitionMultimediaInterfaceの各種制御信号を生成して出力する。図2は、図1に示すGAP復元部2の内部構成の一例を示す図である。GAP復元部2は、デクリメントカウンタ21と、ゲート22とを含む。デクリメントカウンタ21は、初期設定時に制御部3から与えられるpacketsgap値をロードし、制御部3からのclock信号に同期してデクリメントを開始する。このとき、ゲート22は閉じられている。デクリメントカウンタ21の値が0となったときに、ゲート22を開いて1個分のTSパケットをデコーダ4に転送するとともに、デクリメントカウンタ21に再度packetsgap値をロードしてデクリメントを開始する。以上の処理を繰り返して、packetsgap値に対応する周期でN個分のTSパケットを順次デコーダ4に転送する。図3は、図1に示す制御部3の内部構成の一例を示す図である。制御部3は、加算器31と、DACDigitalAnalogConverter32と、LPFLowPassFilter33と、VCOVoltageControlOscillator34とを含む。加算器31は、バッファレベル値と、-INIT_buf_level値とを加算することにより差分値を算出する。INIT_buf_level値は予め定められた値であり、たとえば受信バッファ1の容量の半分の値が設定される。受信バッファ1に常にこのINIT_buf_level値の分だけTSパケットが蓄積されるように制御が行なわれる。すなわち、加算器31によって算出された差分値が0となるようにclock信号の周波数が制御される。DAC32は、加算器31から出力される差分値に応じた電圧値のアナログ信号を生成してLPF33に出力する。たとえば、加算器31から出力される差分値が0のとき、DAC32は1Vの電圧を出力する。加算器31から出力される差分値が正の値のとき、DAC32はその値に応じて1Vよりも大きい電圧を出力する。また、加算器31から出力される差分値が負の値のとき、DAC32はその値に応じて1Vよりも小さい電圧を出力する。LPF33は、DAC32から出力されるアナログ信号の高周波成分を除去し、DAC32から出力されるアナログ信号の低周波成分のみを出力する。VCO34は、LPF33から出力されるアナログ信号の電圧値に応じた周波数のclock信号を生成して出力する。上述のように加算器31から出力される差分値が0のとき、DAC32から1Vの電圧が出力されるのであれば、そのときVCO34は所定周波数のclock信号を生成して出力する。DAC32から1Vよりも大きな値の電圧が出力されれば、その値に応じて所定周波数よりも大きな周波数のclock信号を生成して出力する。また、DAC32から1Vよりも小さな値の電圧が出力されれば、その値に応じて所定周波数よりも小さい周波数のclock信号を生成して出力する。このようにして、受信バッファ1の蓄積量が所定値よりも大きくなると、TSパケットの転送が速くなるようにclock信号の周波数を高くし、受信バッファ1の蓄積量が所定値よりも小さくなると、TSパケットの転送が遅くなるようにclock信号の周波数を低くして、TSパケットの転送速度がほぼ一定となるように制御を行なっている。以上説明したように、本実施の形態における映像信号処理装置によれば、制御部3がTSパケットに含まれるPCRの値に応じてpacketsgap値を算出してGAP復元部2に与え、受信バッファ1におけるTSパケットの蓄積量が一定となるようにclock信号を生成してGAP復元部2に出力するようにしたので、TSパケットの到着時刻のばらつきジッタを抑制することができ、PCRクロックリカバリ部5におけるクロックリカバリの安定度を向上させることが可能となった。第2の実施の形態本発明の第2の実施の形態における映像信号処理装置の概略構成およびGAP復元部の内部構成は、図1および図2に示す第1の実施の形態における映像信号処理装置の概略構成およびGAP復元部2の内部構成と同様である。したがって、重複する構成および機能の詳細な説明は繰り返さない。本発明の第1の実施に形態においては、packetsgap値を一定とし、clock信号の周波数を変化させることによりPCRクロックリカバリ部5におけるクロックリカバリの安定度を向上させるものであった。本発明の第2の実施の形態においては、clock信号の周波数を一定とし、packetsgap値を変化させることによりPCRクロックリカバリ部5におけるクロックリカバリの安定度を向上させるものである。図4は、本発明の第2の実施の形態における制御部3の内部構成の一例を示す図である。制御部3は、加算器31と、アップダウンカウンタ35とを含む。加算器31は、INIT_buf_level値と、-バッファレベル値とを加算することにより差分値を算出する。INIT_buf_level値は予め定められた値であり、たとえば受信バッファ1の容量の半分の値が設定される。受信バッファ1に常にこのINIT_buf_level値の分だけTSパケットが蓄積されるように制御が行なわれる。すなわち、加算器31によって算出された差分値が0となるようにアップダウンカウンタ35の値が増減される。アップダウンカウンタ35は、初期設定時に式1に示すpacketsgap値を設定する。そして、所定周期で以下のようにアップダウンカウンタ35の値が更新される。加算器31から出力される差分値が正の値のとき、アップダウンカウンタ35は保持している値をインクリメントする。また、加算器31から出力される差分値が負の値のとき、アップダウンカウンタ35は保持している値をデクリメントする。このようにして、受信バッファ1の蓄積量が所定値よりも大きくなると、TSパケットの転送が速くなるようにpacketsgap値を小さくし、受信バッファ1の蓄積量が所定値よりも小さくなると、TSパケットの転送が遅くなるようにpacketsgap値を大きくして、TSパケットの転送速度がほぼ一定となるように制御を行なっている。以上説明したように、本実施の形態における映像信号処理装置によれば、制御部3が受信バッファ1におけるTSパケットの蓄積量が一定となるようにpacketsgap値を増減してGAP復元部2に出力するようにしたので、TSパケットの到着時刻のばらつきジッタを抑制することができ、PCRクロックリカバリ部5におけるクロックリカバリの安定度を向上させることが可能となった。今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。