第1の基板と、前記第1の基板に対して所定の間隔で並設された第2の基板と、前記第1の基板と前記第2の基板の間に設けられた共通端子と、前記第1の基板と前記共通端子との間に設けられ、かつ前記共通端子側に第1素子電極が形成された第1の半導体素子と、前記第2の基板と前記共通端子との間に設けられ、かつ前記共通端子側に第2素子電極が形成された第2の半導体素子とを備え、前記共通端子は、前記第1素子電極と前記第2素子電極とを電気的に接続することを特徴とする半導体モジュール。前記第1の半導体素子は、前記共通端子を挟んで前記第2の半導体素子に少なくとも一部相対していることを特徴とする請求項1に記載の半導体モジュール。前記第1の基板と前記第1の半導体素子との間に設けられ、かつ前記第1の半導体素子に接続された第1の配線層と、前記第2の基板と前記第2の半導体素子との間に設けられ、かつ前記第2の半導体素子に接続された第2の配線層とをさらに備えることを特徴とする請求項1または2に記載の半導体モジュール。前記共通端子は、絶縁性の材料と、前記絶縁性の材料の両面に設けられた第1導電領域と、前記絶縁性の材料を貫通し、かつ前記第1導電領域に接続された第2導電領域とを備えることを特徴とする請求項3に記載の半導体モジュール。前記共通端子は、冷却媒体を循環させるための冷却管を内部に備えることを特徴とする請求項1から3のいずれかに記載の半導体モジュール。前記第1の基板は、第1の金属基板と、前記第1の金属基板のうち、前記共通端子側の面上に設けられた第1の絶縁層とを備え、前記第2の基板は、第2の金属基板と、前記第2の金属基板のうち、前記共通端子側の面上に設けられた第2の絶縁層とを備えることを特徴とする請求項1から5のいずれかに記載の半導体モジュール。半導体パワーモジュールには、特性の改善と小型化も望まれている。特性に関して、回路素子間等の接続にワイヤ使用されれば、回路素子間のインダクタンスによって効率が低下する。一方、小型化に関して、半導体パワーモジュールを小型化すれば、放熱が困難になる。本発明はこうした状況に鑑みてなされたものであり、その目的は、半導体パワーモジュールに対して、特性の改善と小型化とを実現させる技術を提供することにある。上記課題を解決するために、本発明のある態様の半導体モジュールは、第1の基板と、第1の基板に対して所定の間隔で並設された第2の基板と、第1の基板と第2の基板の間に設けられた共通端子と、第1の基板と共通端子との間に設けられ、かつ共通端子側に第1素子電極が形成された第1の半導体素子と、第2の基板と共通端子との間に設けられ、かつ共通端子側に第2素子電極が形成された第2の半導体素子とを備える。共通端子は、第1素子電極と第2素子電極とを電気的に接続する。本発明によれば、半導体パワーモジュールに対して、特性の改善と小型化とを実現できる。実施例1本発明を具体的に説明する前に、概要を述べる。本発明の実施例は、3相インバータ回路を実現するための半導体モジュールに関する。3相インバータ回路では、ふたつのパワー素子の組合せが3つ並列に接続されている。また、各組合せ中のふたつのパワー素子は、直列に接続されており、その間に出力端子が設けられている。特性の改善と小型化とを実現するために、本実施例に係る半導体モジュールでは、出力端子に対してふたつのパワー素子をスタックするように積層させる。さらに、各パワー素子の外側に配線層を積層するとともに、各配線層の外側に金属基板を積層させる。ここで、パワー素子は、出力端子および配線層に直接接合されるので、ワイヤが不要になって、インダクタンスによる効率の低下が抑制される。また、ふたつのパワー素子がスタックされるので、小型化が可能になる。さらに、上面と下面に金属基板が配置されるので、放熱性が向上し、小型化が可能になる。以下、図面を参照しながら、本発明の実施例について詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、以下の各図に示す各部の縮尺や形状は、説明を容易にするために便宜的に設定されており、特に言及がない限り限定的に解釈されるものではない。図1は、本発明の実施例1に係る半導体モジュール100の回路構成を示す。半導体モジュール100の一例として、ここでは3相インバータ回路を示す。半導体モジュール100は、パワー素子10と総称される第1パワー素子10a、第2パワー素子10b、第3パワー素子10c、第4パワー素子10d、第5パワー素子10e、第6パワー素子10f、出力端子28と総称される第1出力端子28a、第2出力端子28b、第3出力端子28c、電源12、コンデンサ14を含む。また、第1パワー素子10aは、第1ソース42a、第1ドレイン44a、第1ゲート46aを含み、第2パワー素子10bは、第2ソース42b、第2ドレイン44b、第2ゲート46bを含み、第3パワー素子10cは、第3ソース42c、第3ドレイン44c、第3ゲート46cを含み、第4パワー素子10dは、第4ソース42d、第4ドレイン44d、第4ゲート46dを含み、第5パワー素子10eは、第5ソース42e、第5ドレイン44e、第5ゲート46eを含み、第6パワー素子10fは、第6ソース42f、第6ドレイン44f、第6ゲート46fを含む。ここで、第1ソース42a、第2ソース42b、第3ソース42c、第4ソース42d、第5ソース42e、第6ソース42fは、ソース42と総称され、第1ドレイン44a、第2ドレイン44b、第3ドレイン44c、第4ドレイン44d、第5ドレイン44e、第6ドレイン44fは、ドレイン44と総称され、第1ゲート46a、第2ゲート46b、第3ゲート46c、第4ゲート46d、第5ゲート46e、第6ゲート46fは、ゲート46と総称される。各パワー素子10は、トランジスタにて形成されており、ソース42、ドレイン44、ゲート46を含む。また、ソース42とドレイン44との間には、ダイオードが接続されている。ここでは、説明を明瞭にするために、トランジスタとダイオードの組合せをパワー素子10とよぶ。なお、トランジスタだけをパワー素子10とよんでもよい。パワー素子10として、バイポーラトランシスタ、MOS-FETMetal-Oxide-SemiconductorField-EffectTransistor、サイリスタ、絶縁ゲートバイポーラトランジスタIGBT:Insulated-GateFETが使用される。第1パワー素子10aと第2パワー素子10bとの組合せがU相に相当し、第3パワー素子10cと第4パワー素子10dとの組合せがV相に相当し、第5パワー素子10eと第6パワー素子10fとの組合せがW相に相当する。U相において、第1パワー素子10aの第1ドレイン44aと第2パワー素子10bの第2ソース42bとが接続されることによって、第1パワー素子10aと第2パワー素子10bとが直列に接続される。また、第1ドレイン44aと第2ソース42bとが接続される位置において、第1出力端子28aも接続されている。このような第1出力端子28aは、U相出力端子である。また、V相とW相においても同様の構成がなされており、第2出力端子28bがV相出力端子に相当し、第3出力端子28cがW相出力端子に相当する。電源12、コンデンサ14については説明を省略する。図2は、半導体モジュール100の概略断面構造を示す断面図である。半導体モジュール100は、第1金属基板20、第1絶縁層22、第1配線層24、第1制御端子26、第1出力端子28a、第1ゲートワイヤ30a、トランスファーモールド32、第2制御端子34、第2配線層36、第2絶縁層38、第2金属基板40、第1パワー素子10a、第2パワー素子10bを含む。また、第1パワー素子10aは、第1ソース42a、第1ドレイン44a、第1ゲート46aを含み、第2パワー素子10bは、第2ソース42b、第2ドレイン44b、第2ゲート46bを含む。第1金属基板20は、図2の縦方向の最上段に形成される。以下では、図2の縦方向を厚み方向という。例えば、第1金属基板20は、銅Cu、アルミニウムAl等を主成分とする基板にて形成される。第1絶縁層22は、第1金属基板20のうちの下面側、つまり後述の第1出力端子28a側の面上に設けられる。第1絶縁層22には、エポキシ樹脂を主成分とする膜が採用される。第2金属基板40は、第1金属基板20に対して、厚み方向に所定の間隔で最下段に並設される。第2絶縁層38は、第2金属基板40のうちの上面側、つまり後述の第1出力端子28a側の面上に設けられる。第2金属基板40、第2絶縁層38を形成する材料は、第1金属基板20、第1絶縁層22と同様である。第1配線層24は、第1絶縁層22の下面側、つまり第1絶縁層22と第1パワー素子10aとの間に設けられる。第1配線層24の一部は、第1パワー素子10aの第1ソース42aにはんだによって接合されている。第1配線層24の別の一部は、第1パワー素子10aの第1ゲート46aにはんだによって接合されるとともに、第1制御端子26にもはんだによって接合される。第2配線層36は、第2絶縁層38の上面側、つまり第2絶縁層38と第2パワー素子10bとの間に設けられる。第2配線層36の一部は、第2パワー素子10bの第2ドレイン44bにはんだによって接合されている。第2配線層36の別の一部は、第2パワー素子10bの第2ゲート46bに第1ゲートワイヤ30aによって接続されるとともに、第2制御端子34にもはんだによって接合される。第1ゲートワイヤ30aには、金線、アルミニウム線、銅線などが採用されている。第1パワー素子10aは、前述のごとく、第1配線層24の下面側、つまり第1配線層24と後述の第1出力端子28aとの間に設けられる。第1パワー素子10aのうちの第1出力端子28a側に、第1ドレイン44aが形成されている。第1ドレイン44aは、第1出力端子28aにはんだによって接合される。第2パワー素子10bは、第2配線層36の上面側、つまり第2配線層36と第1出力端子28aとの間に設けられる。第2パワー素子10bのうちの第1出力端子28a側に、第2ソース42bが形成されている。第2ソース42bは、第1出力端子28aにはんだによって接合される。さらに、第1パワー素子10aは、第1出力端子28aを挟んで第2パワー素子10bに少なくとも一部相対している。特に、第1ドレイン44aと第2ソース42bとの距離が短い方が好ましい。例えば、両者の距離が第1出力端子28aの厚みに近くになることが望まれる。第1出力端子28aは、第1パワー素子10aと第2パワー素子10bとの間に設けられており、前述のごとく、はんだにて両者に接合されている。このようにして、第1出力端子28aは、第1パワー素子10aと第2パワー素子10bとを電気的に接続する。第1制御端子26は、前述のごとく、第1配線層24にはんだにて接合されている。第1制御端子26は、第1配線層24を介して、第1パワー素子10aの第1ゲート46aにゲート電圧を印加する。第2制御端子34は、前述のごとく、第2配線層36にはんだにて接合されている。第2制御端子34は、第2配線層36、第1ゲートワイヤ30aを介して、第2パワー素子10bの第2ゲート46bにゲート電圧を印加する。トランスファーモールド32は、第1配線層24と第2配線層36との間に埋入される。トランスファーモールド32は、モールド樹脂によって形成される。図3は、半導体モジュール100の下段部分の構造を示す上面図である。半導体モジュール100は、第2絶縁層38、第2配線層36、入力端子50、第2パワー素子10b、第4パワー素子10d、第6パワー素子10f、出力端子28と総称される第1出力端子28a、第2出力端子28b、第3出力端子28c、ゲートワイヤ30と総称される第1ゲートワイヤ30a、第2ゲートワイヤ30b、第3ゲートワイヤ30c、ソースワイヤ52と総称される第1ソースワイヤ52a、第2ソースワイヤ52b、第3ソースワイヤ52cを含む。ここで、図2は、図3のa-a線に沿った断面図に相当する。第2配線層36は、第2絶縁層38のうちの一部領域上に形成されている。3つのパワー素子10は、第2配線層36上に配置されている。第2配線層36に対して、入力端子50が図面の上の方向から接続されている。また、入力端子50とは異なった方向から出力端子28がパワー素子10に1対1で接続されている。出力端子28は、パワー素子10の一部分を覆うように配置されており、パワー素子10のうち、出力端子28によって覆われた部分に図示しないソース42が配置されている。一方、パワー素子10のうち、出力端子28によって覆われていない部分に、ゲート46が配置されるとともに、ゲートワイヤ30が接続されている。図4a-dは、半導体モジュール100の製造プロセスを説明するための断面図である。図4aでは、まず、第2金属基板40上に、エポキシ樹脂からなる膜を塗布することによって、第2絶縁層38を形成する。また、第2絶縁層38上に第2配線層36を形成する。次に、はんだによって第2パワー素子10bを第2配線層36上に装着する。これに続いて、第2パワー素子10bと第2配線層36とを電気的に接続するために、これらの間に第1ゲートワイヤ30aを接合する。さらに、第2制御端子34を第2配線層36にはんだにて実装する。これらの手順によって、図2のうち、第2パワー素子10bより下の部分以下、ローサイドというが生成される。図4bは、図2のうち、第1パワー素子10aより上の部分以下、ハイサイドというを上下逆向きに示す。まず、第1金属基板20上に第1絶縁層22を形成する。また、第1絶縁層22上に第1配線層24を形成する。次に、はんだによって第1パワー素子10aを第1配線層24上に装着するとともに、はんだによって第1パワー素子10aと第1配線層24とを接合する。さらに、第1制御端子26を第1配線層24にはんだにて実装する。これらの手順によって、ハイサイドが生成される。図4cでは、図4aに示されたローサイドのうち、第2パワー素子10b上に第1出力端子28aをはんだにて接合する。前述のごとく、図示しない第2ソース42bが第1出力端子28aに接合される。図4dでは、図4bに示されたハイサイドを逆向きにし、これを図4cに示されたローサイドに張り合わされる。その際、第1出力端子28a上に第1パワー素子10aをはんだにて接合する。特に、前述のごとく、第1ドレイン44aが第1出力端子28aに接合される。これに続いて、第1配線層24、第2配線層36との間にトランスファーモールド32を埋入させることによって、モールディングによる封止を実行する。本発明の実施例によれば、出力端子にふたつのパワー素子を接続するので、ワイヤを不要にできる。また、ワイヤが不要にされるので、ワイヤのインダクタンスを排除できる。また、ワイヤのインダクタンスが排除されるので、効率の低下を抑制できる。また、抑制の低下が抑制されるので、特性を向上できる。また、半導体モジュールをふたつの金属基板で挟んでいるので、放熱性を向上できる。また、放熱性が向上するので、半導体モジュールの小型化を実現できる。また、ふたつのパワー素子をスタック配置させるので、本道体モジュールの小型化を実現できる。また、ふたつのパワー素子をスタック配置させるので、ふたつのパワー素子間の接続距離を短縮できる。また、ふたつのパワー素子間の接続距離が短縮されるので、特性を向上できる。実施例2次に、実施例2を説明する。実施例2も、実施例1と同様の半導体モジュールに関する。実施例2では、半導体モジュールの放熱性をさらに向上させることを目的とする。実施例2に係る半導体モジュールでは、出力端子の内部に冷却管を設け、出力端子内を水冷する。このように構成することによって、外側に設けられたふたつの金属基板に加えて、内側からも冷却が可能になる。以下では、実施例1との差異を中心に説明する。図5は、本発明の実施例2に係る半導体モジュール100の概略断面構造を示す断面図である。ここでは、説明を明瞭にするために図2の断面図のうち、構成を明確にするための構成要素を示している。そのため、図2に示されたソース42等は省略されている。半導体モジュール100の第1出力端子28aは、第1冷却管60aを含む。第1出力端子28aは、冷却媒体を循環させるための第1冷却管60aを内部に備える。冷却媒体には、例えば水が使用される。第1冷却管60aは、半導体モジュール100の外部、つまり図5の左側において図示しない冷却装置に接続される。冷却装置は、熱交換を実行することによって、冷却媒体を冷却しながら第1冷却管60aに循環させる。このような冷却装置には公知の技術が使用されればよいので、ここでは説明を省略する。図6は、半導体モジュール100における第1出力端子28aの断面構造を示す断面図である。図示のごとく、第1出力端子28aには、ふたつの第1冷却管60aの断面が示される。これらは接続されており、一方には、冷却装置から半導体モジュール100に向かう方向の冷却媒体が通過し、他方には、半導体モジュール100から冷却装置に戻る方向の冷却媒体が通過する。図7は、半導体モジュール100の下段部分の構造を示す上面図である。第1出力端子28aは、第1冷却管60aを含み、第2出力端子28bは、第2冷却管60bを含み、第3出力端子28cは、第3冷却管60cを含む。冷却管60は、出力端子28の内部において矩形に折れ曲がっている。前述のごとく、冷却管60のうち、並行に配置されている部分の一方から冷却媒体が流入され、他方から冷却媒体が流出される。本発明の実施例によれば、出力端子内に冷却管を設けるので、内部から半導体モジュールを冷却できる。また、内部から半導体モジュールが冷却されるので、放熱性を向上できる。また、金属基板と冷却管によって、半導体モジュールと内部と外部とから冷却するので、放熱性をさらに向上できる。実施例3次に実施例3を説明する。実施例3も、これまでと同様の半導体モジュールに関する。実施例3では、半導体モジュールのインテリジェント化を目的とする。実施例3では、出力端子を樹脂基板等で形成するとともに、出力端子内にICIntegratedCircuit等を搭載させる。図8は、本発明の実施例3に係る半導体モジュール100の概略断面構造を示す断面図である。ここでも、説明を明瞭にするために図2の断面図のうち、構成を明確にするための構成要素を示している。半導体モジュール100は、基板70、導電領域72、駆動IC74を含む。基板70は、これまでの出力端子28の代わりに設けられる。基板70には、絶縁性の材料、例えば、樹脂、セラミックス、ガラスが採用される。基板70には、導電領域72が形成されている。導電領域72は、基板70の両面に設けられた第1部分と、基板70を貫通し、かつ第1部分に接続された第2部分とを含む。導電領域72の第1部分は、出力端子28と同様に、第1パワー素子10aの第1ドレイン44aに接続されるとともに、第2パワー素子10bの第2ソース42bにも接続される。そのため、導電領域72が、これまでの出力端子28の機能を有する。また、基板70のうち、導電領域72が形成されていない部分に、駆動IC74が実装される。駆動IC74は、例えば、保護回路、制御回路である。本発明の実施例によれば、絶縁性の材料を出力端子に使用するので、駆動ICを実装できる。また、駆動ICが実装されるので、インテリジェント化を実現できる。また、出力端子に駆動ICを実装するので、インテリジェント化を実現しながら、半導体モジュールのサイズの増大を抑制できる。以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。