"回路であって、電源端子に結合される第1電流電極、負荷に電流を供給するように結合される第2電流電極、および制御電極を有するスイッチと;制御信号を受け取るための入力、および前記スイッチの前記制御電極に結合される出力を有するドライバ回路と;ブートストラップコンデンサから電圧を受け取るように結合される第1端子、前記電源端子に結合される第2端子、および前記ドライバ回路に結合される制御端子を有する開回路検出器とを備え、前記開回路検出器は、開回路を検出し、それに応答して、前記ドライバ回路に前記スイッチを開かせるために前記制御端子において信号を提供する、回路。前記スイッチはさらに、電気モータを制御するためのハイサイドスイッチであることを特徴とする、請求項1に記載の回路。前記開回路が検出されるとき、前記開回路検出器は、前記ブートストラップコンデンサによって電力供給される、請求項1に記載の回路。前記開回路検出器は、前記電源端子に結合される第1端子、および第2端子を有する第1電流源と;前記電源端子に結合される第1端子、および第2端子を有する第2電流源と;前記第2電流源の前記第2端子に結合される第1端子、および第2端子を有する第1抵抗器と;前記第1抵抗器の前記第2端子に結合される第1電流電極、第2電流電極、および、前記第1電流源の前記第2端子に結合される制御電極を有する第1トランジスタと;前記第1トランジスタの前記制御電極に結合される第1端子、および前記第1トランジスタの前記第2電流電極に結合される第2端子を有する第2抵抗器とを備える、請求項1に記載の回路。前記開回路検出器はさらに、第1電流電極、前記スイッチの前記第2電流電極に結合される制御電極、および、前記第1抵抗器の前記第1端子に結合される第2電流電極を有する第2トランジスタと;前記第2トランジスタの前記第1電流電極に結合される入力、および、前記制御端子において前記信号を提供するための出力を有するカレントミラーとを備える、請求項4に記載の回路。前記第2トランジスタは、バイポーラトランジスタであることを特徴とする、請求項5に記載の回路。前記開回路検出器は、第1端子と第2端子とを有する第1電流源と;第1端子と、前記第2端子に結合される第2端子とを有する第2電流源と;前記第1電流源の前記第1端子に結合される第1平板電極と、前記第2電流源の前記第1端子に結合される第2平板電極とを有するコンデンサと;前記電源端子に結合される第1端子と、前記第2電流源の前記第1端子に結合される第2端子とを有する抵抗器と;第1電流電極と、前記コンデンサの前記第1平板電極に結合される制御電極と、前記電源端子に結合される第2電流電極とを有するトランジスタとを備える、請求項1に記載の回路。前記開回路検出器は、前記トランジスタの前記第1電流電極に結合される第1端子と、第2端子とを有する第1カレントミラーと;前記第1カレントミラーの前記第2端子に結合される入力と、前記開回路検出器の前記制御端子に前記信号を提供するための出力とを有するラッチと;前記ラッチに結合される遅延素子とを備え、前記遅延素子は、前記ラッチが所定の遅延の後まで前記信号を提供することを妨げる、請求項7に記載の回路。前記開回路は、接地の喪失である、請求項1に記載の回路。回路であって、電源端子に結合される第1電流電極と、負荷に電流を供給するように結合される第2電流電極と、制御電極とを有するパワートランジスタと;制御信号を受け取るための入力と、前記パワートランジスタの前記制御電極に結合される出力とを有するドライバ回路と;ブートストラップコンデンサから電圧を受け取るように結合される第1端子と、前記電源端子に結合される第2端子と、前記ドライバ回路に結合される制御端子とを有する開回路検出器とを備え、前記開回路検出器は、前記ドライバ回路における接地開放を検出し、それに応答して、前記ドライバ回路に前記パワートランジスタをオフにさせるために前記制御端子において信号を提供する、回路。前記開回路検出器は、前記ドライバ回路において前記接地開放を検出するのに応答して、接地までの代替の電流経路を提供する、請求項10に記載の回路。前記開回路検出器は、第1電流電極と、制御電極と、第2電流電極とを有する第1トランジスタと;第1端子と、前記第1トランジスタの前記第1電流電極に結合される第2端子とを有する第1抵抗器と;前記第1トランジスタの前記制御端子に結合される第1端子と、前記第1トランジスタの前記第2電流電極に結合される第2端子とを有する第2抵抗器と;第1電流電極と、前記パワートランジスタの前記第2電流電極に結合される制御電極と、前記第1抵抗器の前記第1端子に結合される第2電流電極とを有する第2トランジスタと;前記第2トランジスタの前記第1電流電極に結合される入力と、前記制御端子において前記信号を提供するための出力とを有するカレントミラーとを備える、請求項10に記載の回路。前記第2トランジスタはバイポーラトランジスタである、請求項12に記載の回路。前記開回路検出器は、第1電流電極、制御電極、および第2電流電極を有する第1トランジスタと;前記制御電極に結合される第1平板電極、および第2平板電極を有するコンデンサと;前記第1トランジスタの前記第1電流電極に結合される入力、および出力を有するカレントミラーと;前記カレントミラーの前記出力に結合される入力、および、前記制御端子において前記信号を提供するための出力を有するラッチと;所定の遅延の後まで前記ラッチが前記信号を提供することを妨げるように結合される遅延回路とを備える、請求項10に記載の回路。前記開回路検出器は、前記ドライバ回路において前記接地開放を検出するのに応答して、前記ブートストラップコンデンサから前記電源端子までの電流経路を提供する、請求項10に記載の回路。パワートランジスタの制御電極を駆動するための回路において、開回路を検出するための方法であって、前記方法は、前記開回路の検出に応答して代替の電流経路を提供することと;ブートストラップコンデンサによって蓄積されている電圧を使用して前記代替の電流経路に電流を供給することと;前記電流に応答して制御電圧を提供することであって、前記制御電圧は前記パワートランジスタをオフにさせる、制御電圧を提供することとを有する、方法。前記開回路を検出することはさらに、接地開放を検出することを有する、請求項16に記載の方法。前記制御電圧を前記提供することはさらに、ミラー電流を提供するために前記電流をミラーリングすることと;前記ミラー電流に応答して前記制御電圧をラッチすることとを有する、請求項16に記載の方法。前記方法はさらに、所定の期間にわたって前記ラッチを遅延させることを有する、請求項18に記載の方法。前記所定の期間は、コンデンサを放電するために必要とされる期間である、請求項19に記載の方法。しかしながら、これらのハイサイドドライバが結線の破断などに起因してそれらの接地接続を失う場合に、問題が生じる。接地接続の喪失の結果として、ハイサイドスイッチが意図せずオンになってしまい、従って、誘導負荷の動作が制御不可能になっててしまうおそれがある。それゆえ、開回路状態の場合に改善された安全性を有するハイサイドドライバ回路が必要とされている。或る実施形態では、回路は、電流を例えば電気モータのような負荷に供給するように結合される、ハイサイドスイッチを含む。ハイサイドドライバ回路は、制御信号を受け取る。ハイサイドドライバ回路は、ハイサイドスイッチのオンおよびオフを制御するために、ハイサイドスイッチに結合される出力を有する。回路はさらに、開回路検出器を含み、閉回路検出器は、開回路状態の検出に応答して、ハイサイドドライバ回路に、スイッチをオフにさせ、従って負荷例えば、モータが意図せず作動することを防止する。或る実施形態では、開回路状態は、ドライバ回路の接地接続の喪失に対応する。さらに、或る実施形態では、開回路検出器は、負荷に結合されるブートストラップコンデンサによって電源供給される。このブートストラップコンデンサは、開回路検出器が、開回路状態例えば、接地の喪失を検出し、ハイサイドドライバにスイッチをオフにさせることによって、負荷が意図せずオンにならないことを確実にする時間を有することを可能にする。アサートまたはセットおよびネゲートまたはアサート停止もしくはクリアという用語は、本明細書においては、信号、ステータスビット、または類似の装置をそれぞれ、その論理的に真または論理的に偽の状態にレンダリングすることを指す場合に使用される。論理的に真の状態が論理レベル1である場合、論理的に偽の状態は論理レベル0である。そして、論理的に真の状態が論理レベル0である場合、論理的に偽の状態は論理レベル1である。本明細書に記載される各信号は、正または負論理として設計されることができ、ここで、負論理は、信号名の上のバーまたは信号名に続くアスタリスクによって指示されることができる。負論理信号の場合、信号は、論理的真状態が論理レベル0に対応するアクティブローである。正論理信号の場合、信号は、論理的真状態が論理レベル1に対応するアクティブハイである。本明細書に記載される信号はいずれも負または正論理信号のいずれかとして設計されることができることに留意されたい。それゆえ、代替の実施形態では、正論理信号として記載される信号は、負論理信号として実装されてもよく、負論理信号として記載される信号は、正論理信号として実装されてもよい。さらに、本明細書において使用される場合、下記により詳細に説明されることになるスイッチ14のようなスイッチがオンであるとき、これは、導電状態にある、または開いているものとして参照されることができ、オフであるとき、これは、非導電状態にある、または閉じているものとして参照されることができる。本発明は、例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。図1は、本開示の或る実施形態による回路10を示す。回路10は、ブートストラップコンデンサCbs12と、ハイサイドスイッチ14一実施形態では、パワーNMOSトランジスタであってもよいと、モータ16代替の実施形態では、他のタイプの負荷であってもよいと、ドライバ回路18、開回路検出器20接地開放検出器20とも称される場合があると、高インピーダンス抵抗器58と、ダイオード54と、第1電源端子Vbat例えば、バッテリなどから第1の電圧供給を受け取ると、第2電源端子Vss例えば、接地であってもよいとを含む。ドライバ回路18は、ドライバ22或る実施形態では、インバータとして実装されてもよいと、プリドライバ回路19とを含む。プリドライバ回路19は、電流源24と、電流源26と、インバータ28とを含む。開回路検出器20は、PMOSトランジスタ30と、インバータ32と、カレントミラーPMOSトランジスタ34およびPMOSトランジスタ36を含むと、抵抗器38と、バイポーラトランジスタ40と、ダイオード42と、抵抗器48と、電流源46および44と、トランジスタ50と、抵抗器52と、回路ノード60とを含む。スイッチ14の第1電流電極は第1電源端子Vbatに接続され、制御電極はドライバ回路18の出力に接続され、第2電流電極はモータ16に電流を供給するためにモータ16の第1端子に接続される。モータ16の第2端子は、第2電源端子Vssに接続される。回路ノード62は、スイッチ14の第2電流電極において画定される。ドライバ22の出力は、スイッチ14の制御電極に接続されて、スイッチ14の制御電極にドライバ回路18の出力を提供する。ドライバ22の第1電源入力はCbsの第1平板電極に接続され、ドライバ22の第2電源入力は回路ノード62に接続され、この回路ノードはCbs12の第2平板電極にも接続される。電流源24の第1端子は、Cbs12の第1平板電極に接続され、電流源24の第2端子は、ドライバ22の入力に接続される。電流源の制御入力は、インバータ28の出力に接続される。電流源26の第1端子はドライバ22の入力に接続され、電流源26の第2端子はノード62に接続され、電流源26の制御端子は制御信号HSonを受け取るように結合される。HSonは、インバータ28の入力にも提供される。トランジスタ30は、Cbs12の第1平板電極に接続される第1電流電極と、ドライバ22の入力に接続される第2電流電極と、インバータ32の出力に結合される制御電極とを有する。インバータ32は、Cbs12の第1平板電極に接続される第1電源入力と、ノード62に接続される第2電源入力と、入力とを有する。PMOSトランジスタ34は、Cbs12の第1平板電極に接続される第1電流電極と、制御電極と、インバータ32の入力に接続されるとともに、抵抗器38の第1端子に接続される第2電流電極とを有する。抵抗器38は、ノード62に接続される第2端子を有する。PMOSトランジスタ36は、Cbs12の第1平板電極に接続される第1電流電極と、PMOSトランジスタ34の制御電極に接続される制御電極と、PMOSトランジスタ36の制御電極に接続されるとともにバイポーラデバイス40の第1電流電極に接続される第2電流電極とを有する。バイポーラデバイス40は、ノード62に接続される制御電極と、ダイオード42のアノードに接続される第2電流電極とを有する。電流源44および46の各々の第1端子は、第1電源端子Vbatに接続される。電流源44の第2端子は、ダイオード42のカソードおよび抵抗器48の第1端子に接続される。PMOSトランジスタ50は、抵抗器48の第2端子に接続される第1電流電極と、電流源46の第2端子および抵抗器52の第1端子に接続される制御電極と、ノード60に接続される第2電流電極とを有する。抵抗器52の第2端子はノード60に接続され、ノード60はダイオード54のアノードに接続される。ダイオード54のカソードは、ノード56に接続されて、大抵抗器58の第1端子に接続される。抵抗器58の第2端子は、第2電源端子Vssに接続される。或る実施形態では、ドライバ回路18および開回路検出器20は、スイッチ14とともにパッケージされる同じ集積回路上に配置される。或る実施形態では、Cbs12、抵抗器58、およびモータ16は、スイッチ14を含むパッケージや回路18および20の外部で電源供給される。代替の実施形態では、回路18および回路20を実装するために任意の数の集積回路が使用されることができ、それらはスイッチ14と同じパッケージにパッケージされてもよいし、されなくてもよい。或る実施形態では、ノード62およびノード56は、パッケージの入出力I/O端子に対応する。或る実施形態では、マイクロコントローラ図示せずは、ドライバ回路18および接地開放検出器20に結合され、このマイクロコントローラは、HSonを制御するために使用されることができる。或る実施形態では、回路10のノード56は、接地開放検出器20の任意の回路ノードまたは端子を表し、任意の回路ノードまたは端子は、マイクロコントローラのI/O端子またはVssに結合されることができる。ここで説明されている実施形態では、ノード56は、大抵抗器58例えば、およそ10Kオームの抵抗を有するによってマイクロコントローラのI/O端子またはVssに結合され、この結果としてノード56において高いインピーダンスがもたらされる。或る実施形態では、抵抗器58は、マイクロコントローラのI/Oを保護するためにドライバ回路とマイクロコントローラとの間に含まれる。或る実施形態では、ノード56から抵抗器58を通る経路は、マイクロコントローラ内の経路を通ってVssまで伸展する。代替的には、ノード56から抵抗器58を通る経路は、マイクロコントローラを通ることなくVssまで伸展する。自動車用途のような或る実施形態では、Vssは、シャーシ接続のような自動車の接地を表すことができる。ノード60は、浮動接地またはドライバ回路18および接地開放検出器20の接地ノードとして呼ばれる場合がある。ノード60がVssに結合される場合、回路10は通常通りに動作し、ドライバ22は下記により詳細に説明されるようにプリドライバ19によって制御される。しかしながら、ノード60がVssに結合されない場合、接地開放状態が存在する。接地開放状態の間、抵抗器58の抵抗が大きいことに起因して、ノード60はもはやVssに結合されていないため電流が流れるために高インピーダンス経路のみが利用可能である。ドライバ回路18および接地開放検出器20の接地ノードがノード60を介するなどしてVssに結合されている回路10の通常動作中、ドライバ22の入力は、プリドライバ回路19によって制御される。ここで説明される実施形態では、プリドライバ回路19は、電流源24,26およびインバータ28によって形成される。例えば、通常動作中、入力HSonが例えば、回路10に結合されるマイクロコントローラによって制御されるようにアサートされると、電流源26がイネーブルされインバータ28の出力がロー例えば、論理レベル0になり、それによって、電流源24がディセーブルされ、従って、ドライバ22の入力は、ロー例えば、論理レベル0にプルされる。ドライバ22の出力がハイ例えば、論理レベル1になり、従って、スイッチ14がオンになり、それによってモータ16は、オンになる。通常動作中、入力HSonがネゲートされると、電流源26がディセーブルされてインバータ28の出力がハイ例えば、論理レベル1になり、それによって、電流源24がイネーブルされて、従ってドライバ22の入力は、ハイ例えば、論理レベル1にプルされる。それゆえ、ドライバ22の出力がロー例えば、論理レベル0になり、従って、スイッチ14がオフになり、それによってモータ16は、オフになる。プリドライバ回路19の示されている実施態様は、説明を容易にするために簡略化されており、当該技術分野において既知の他のプリドライバ回路がプリドライバ回路19の機能を実施するために使用されてもよいことに留意されたい。さらに、通常動作中、ノード60がVssに結合される従って、接地開放状態が存在しないことに留意されたい。この場合、電流源46および44は、トランジスタ50をオフのままにするためにVbatおよびVssによって給電される。トランジスタ50がオフであることによって、電流は、トランジスタ50を通じても、トランジスタ34および36を通じても提供されない。それゆえ、インバータ32の入力はローであり例えば、論理レベル0にあり、インバータ32の出力はハイである例えば、論理レベル1にある。それゆえトランジスタ30は、オフである。このように、トランジスタ30がオフであることによって、接地開放検出器回路20は、ディセーブルされ、ドライバ22の入力は、接地開放検出器20の出力Vogではなくプリドライバ回路19によって制御される。接地開放状態ノード60がもはやVssに結合されていないの間、接地開放検出器回路20は、Cbs12内に蓄積されている電荷によって給電され、接地開放検出器回路20の出力Vog例えば、トランジスタ30の第2の電極に存在する信号は、ドライバ22の入力を制御するためにプリドライバ回路19をバイパスする。接地開放検出器20は、Cbs12から電圧Vbsを受け取るように結合される第1端子と、Vbatに結合される第2端子と、ドライバ22に結合される制御端子制御電圧または制御信号、例えば、Vogを提供するとを有する。接地開放が検出されると、トランジスタ30がオンになり、接地開放検出器回路20の出力におけるVogがハイ例えば、論理レベル1になる。それゆえ、ドライバ22の出力がロー例えば、論理レベル0になり、従って、スイッチ14がオフになり、同様にモータ16が確実にオフになる。ノード60が何らかの形でVssから接続を切られると、回路内の配線破断または他の不具合などに起因する接地開放状態が発生する。接地開放が発生すると、接地への経路が抵抗器58を通じてノード56を介してVssまで提供される高インピーダンス経路になる。この高インピーダンス経路は、例えば、上記のようにマイクロコントローラを通じて伸展する。この場合、Cbs12に蓄えられている電荷は、トランジスタ34および36によって形成されるカレントミラーに電圧Vbsを提供する。さらに、接地開放状態に起因して電流源46および44がディセーブルされ、トランジスタ50の制御電極がローにプルされ、従ってトランジスタ50は、オンになる。それゆえ、Vbsが接地開放検出器20に給電することによって、電流は、トランジスタ36、40、および50ならびにダイオード54および抵抗器58を通じて、Vssまで流れる。それゆえ、トランジスタ34は、トランジスタ36を通って存在する電流をミラーリングし、従ってインバータ32の入力をハイ例えば、論理レベル1にプルする。それゆえ、インバータ32の出力がロー例えば、論理レベル0になり、従って、トランジスタ30がオンになる。このように、ドライバ22の出力が強制的にローになり、従って、接地開放状態の検出に応答してスイッチ14は、オフになる。説明されている実施形態において、ダイオード54は、接地が喪失された接地開放状態にある場合、P基板とP基板の中に存在するNウェルとの間に存在する寄生ダイオードであることに留意されたい。さらに、説明されている実施形態では、トランジスタ40は、低インピーダンスが望まれるため、バイポーラトランジスタとして実装される。しかしながら、代替の実施形態では、MOSトランジスタのような他のタイプのトランジスタが使用されることができる。それゆえ、図1を参照して記載されているように、接地開放検出器20は、開回路状態を検出するために、Cbs12から抵抗器58を通るVssまでの経路を使用することが可能である。さらに、開回路状態は、どこにでも位置することができ、接地開放状態をもたらすことに留意されたい。或る実施形態では、図2を参照して下記に説明されるように、開回路状態の間、接地までの経路が存在しない場合がある。それゆえ、図2の開回路検出器102のような開回路検出器は、開回路検出器とVssとの間には高インピーダンス経路を含めて経路が存在しないため、Cbs12と供給電圧端子Vssとの間の電流経路とは反対にCbs12と供給電圧端子Vbatとの間の電流経路を使用することによって開回路状態を検出するために使用されることができる。図2は、本発明の代替の実施形態による、回路100を示す。回路100は、Cbs12と、スイッチ14と、モータ16と、ドライバ回路18と、開回路検出器102接地開放検出器102と称される場合もあると、第1電源端子Vbatと、第2電源端子Vssとを含む。図1および図2における同様の参照符号は、類似の要素を指す。それゆえ、Cbs12、スイッチ14、モータ16、およびドライバ回路18の接続性は、図1を参照して上述されたものと同じであることに留意されたい。開回路検出器102は、PMOSトランジスタ152、108、110、114、112、および136と、NMOSトランジスタ118、124、130、132、および141と、ダイオード126、138、および142と、抵抗器120、122、146、および140と、コンデンサ144と、電圧源134と、電流源148および150とを含む。ラッチ回路106は、トランジスタ108、110、114、および118と、抵抗器120および122とを含む。コア検出回路104は、トランジスタ136および141と、ダイオード138および142と、抵抗器140および146と、コンデンサ144と、電流源148および150とを含む。トランジスタ152は、Cbs12の第1平板電極に接続される第1電流電極と、ドライバ22の入力に接続される第2電流電極と、回路ノード154に結合される制御電極とを有する。トランジスタ108は、Cbs12の第1平板電極に接続される第1電流電極と、ノード154に接続される制御電極と、ノード154に結合される第2電流電極とを有する。トランジスタ110は、Cbs12の第1平板電極に接続される第1電流電極と、トランジスタ108の制御電極に接続される制御電極と、第2電流電極とを有する。トランジスタ112は、Cbs12の第1平板電極に接続される第1電流電極と、制御電極と、トランジスタ110の第2電流電極に接続される第2電流電極とを有する。トランジスタ136は、Cbs12の第1平板電極に接続される第1電流電極と、トランジスタ112の制御電極に接続される制御電極と、トランジスタ136の制御電極に接続される第2電流電極とを有する。トランジスタ118は、ノード154に接続される第1電流電極と、抵抗器122の第1端子に接続される制御電極と、抵抗器120の第1端子に接続される第2電流電極とを含む。抵抗器120の第2端子は、回路ノード151に接続される。抵抗器122の第2端子は、回路ノード151に接続される。トランジスタ114は、トランジスタ110の第2電流電極に接続される第1電流電極と、制御電極と、トランジスタ114の制御電極、抵抗器122の第1端子、およびトランジスタ118の制御電極に接続される第2電流電極とを有する。トランジスタ124は、トランジスタ114の第2電流電極に接続される第1電流電極と、制御電極と、ノード151に接続される第2電流電極とを有する。コンデンサ128は、トランジスタ124の制御電極に接続される第1平板電極と、回路ノード151に接続される第2平板電極とを有する。トランジスタ130は、コンデンサ128の第1平板電極に接続される第1電流電極と、制御電極と、ノード151に接続される第2電流電極とを有する。トランジスタ132は、トランジスタ130の制御電極に接続される第1電流電極と、トランジスタ130の制御電極に接続される制御電極と、ノード151に接続される第2電流電極とを有する。ダイオード126は、コンデンサ128の第1平板電極に接続されるカソードと、トランジスタ132の第1電流電極に接続されるアノードとを有する。電圧源134は、トランジスタ132の第1電流電極に接続される第1端子と、ノード151に接続される第2端子とを有する。トランジスタ116は、トランジスタ114の第1電流電極に接続される第1電流電極と、トランジスタ114の制御電極に接続される制御電極と、トランジスタ132の第1電流電極に接続される第2電流電極とを有する。ダイオード138は、トランジスタ136の第2電流電極に接続されるアノードと、抵抗器140の第1端子に接続されるカソードとを有する。抵抗器140の第2端子はトランジスタ141の第1電流電極に接続される。トランジスタ141は制御電極と、第1電源端子Vbatに接続される第2電流電極とを有する。ダイオード142は、トランジスタ141の第2電流電極に接続されるアノードと、トランジスタ141の制御電極に接続されるカソードとを有する。コンデンサ144は、トランジスタ141の制御電極に接続される第1平板電極と、第2平板電極とを有する。抵抗器146の第1端子はトランジスタ141の第2電流電極に接続され、抵抗器146の第2端子は電流源150の第1端子およびコンデンサ144の第2平板電極に接続される。電流源148の第1端子はコンデンサ144の第1平板電極に接続され、電流源148の第2端子はノード151に接続される。電流源150の第2端子は、ノード151に接続される。図1および図2における同様の参照符号が類似の要素を指すことに留意されたい。Cbs12、ハイサイドスイッチ14、モータ16、およびドライバ回路18の接続性および動作は、図1を参照して上述されたものと同じである。すなわち、例えば、通常動作中、ドライバ回路18のドライバ22は、例えば、上記のようにドライバ回路18に結合されることができるマイクロコントローラによって制御されうるHSonによって制御される。開回路検出器102は、開回路が検出されるとドライバ22を制御する出力Vogを提供する。自動車用途のような或る実施形態では、Vssは、シャーシ接続のような自動車の接地を表すことができる。ノード151は、浮動接地またはドライバ回路18および開回路検出器102の接地ノードとして参照される場合がある。ノード151がVssに結合される場合、回路100は通常通りに動作し、ドライバ22はプリドライバ19によって制御される。しかしながら、ノード151がVssに結合されない場合、接地開放状態が存在する。開回路が存在しない通常動作中、コンデンサ144は電流源148および150によって充電されることと、トランジスタ141はオフであることとに留意されたい。それゆえ、Cbs12からコア検出部104を通じては電流は提供されない。さらに、トランジスタ112がトランジスタ136とともにカレントミラーとして動作するため、これを通る電流は、存在しない。同様に、電圧源134はダイオード126を通じてコンデンサ128を充電し、従って、トランジスタ124がオンになり、トランジスタ118は、オフになる。それゆえ、トランジスタ108および110もオフになり、その制御電極がトランジスタ108および110によって形成されるカレントミラーのノード154に結合されるトランジスタ152も、同様にオフになる。このように、トランジスタ152がオフであることによって、開回路検出器102はディセーブルされ、ドライバ22の入力は、開回路検出器20の出力Vogではなくプリドライバ回路19によって制御される。図2の開回路状態の間、開回路検出器回路102の出力Vog例えば、トランジスタ152の第2電流電極に存在する信号はCbs12内に蓄積されている電荷によって給電され、ドライバ22の入力を制御するためにプリドライバ回路19をバイパスする。開回路検出器102は、Cbs12から電圧Vbsを受け取るように結合される第1端子と、Vbatに結合される第2端子と、ドライバ22に結合される制御端子制御電圧または制御信号、例えば、Vogを提供するとを有する。開回路が検出されると、トランジスタ152がオンになり、開回路検出器102の出力におけるVogがハイ例えば、論理レベル1になる。それゆえ、ドライバ22の出力がロー例えば、論理レベル0になり、従って、スイッチ14がオフになり、同様にモータ16が確実にオフになる。図2に示されている実施形態では、開回路状態は、ノード151が何らかの形で回路内の配線破断または他の不具合に起因するなどしてVssから接続を切られている接地開放状態に対応し得る。さらに示されている実施形態では、接地までの代替の経路は、存在しない。例えば、開回路検出器102の回路ノードノード151などとマイクロコントローラのI/Oピンとの間に大抵抗器が接続されたとしても図1の抵抗器58を参照して説明されたように、開回路状態は、マイクロコントローラ自体の中にも存在することになり、従って、あらゆる高インピーダンス経路を含む、Vssまでのあらゆる経路が存在することが妨げられる。この場合、開回路検出器102のノード151が接地を失うと接地までの代替の経路は存在しないため、Cbs12からVbatまでの電流が開回路の存在を検出するために使用される。さらに、接地までの代替の高インピーダンス経路が図1の場合のような高インピーダンス抵抗を介するなどして存在したとしても、開回路検出器102は依然としてCbs12からVbatまでの経路を使用して開回路の存在を検出することができる。図2の実施形態において開状態が発生するとき、Cbs12内に蓄積されている電荷は、トランジスタ112および136によって形成されるカレントミラーに電圧Vbsを提供する。さらに、接地開放状態に起因して電流源148および150は、ディセーブルされる。接地までの高インピーダンス経路が大抵抗器を介するなどしてノード151からVssまでに存在したとしても、電流引き込みは電流源148および150をイネーブルのままにするには十分でなく、それらは依然としてディセーブルされているオフになっていることに留意されたい。それゆえ、レジスタ146を通る電流は存在せず、一方でコンデンサ144はその電荷を維持する。トランジスタ141の制御電極に結合されるコンデンサ144の第1平板電極における電圧はここで開回路状態に起因して電圧Vbatよりも高くなるため、トランジスタ141がオンになる。電流は、ここでCbs12からトランジスタ136、ダイオード138、抵抗器140、トランジスタ141を通じてVbatまで流れる。すなわち、開回路状態の間、電流は、Cbs12からコア検出器104を通じてVbatまで流れる。トランジスタ112はトランジスタ136とともにカレントミラーとして動作するため、電流は、トランジスタ112を通じて流れる。この電流は、トランジスタ114および抵抗器122を通じて流れ、従ってトランジスタ110をオンにする。それゆえ、トランジスタ110とともにカレントミラーを形成するトランジスタ108もオンになる。しかしながら、トランジスタ118が直ちにオンにはならないため、トランジスタ108を通じて電流は、流れない。すなわち、コンデンサ128は、トランジスタ118がオンになるのを遅延させる遅延素子として動作し、これは、ラッチ回路106のラッチ機能を遅延させる。従って、開回路状態発生後、遅延期間までトランジスタ152はオンにならず、Vogは、ドライバ22を制御するためにプリドライバ回路19をバイパスしない。例えば、図2に示されているように、接地開放状態が発生すると、電圧源134はもはや動作可能でなく、電荷が蓄積されているコンデンサ128は、トランジスタ124が開回路状態の発生後であってもオンのままであることを可能にする。これは、翻ってトランジスタ118をオフのままにする従って、ラッチ106はまだイネーブルされない。開回路状態の発生に応答して、トランジスタ114および116によって形成されるカレントミラーと、トランジスタ130および132によって形成されるカレントミラーとは、コンデンサ128の放電を開始する。コンデンサ128が十分に放電されると、トランジスタ124はオフになり、その結果としてトランジスタ118は、オンになる。トランジスタ118がオンになるのに応答して、ラッチ回路106は電流をラッチし、トランジスタ152はオンになり、従ってVogがドライバ22を制御することを可能にする。すなわち、Vogはハイ例えば、論理レベル1にプルされ、これは、ドライバ22の出力Vghsを強制的にロー例えば、論理レベル0になるようにし、従ってモータ16を確実にオフにする。それゆえ、コンデンサ128は、所定の遅延すなわち、所定の遅延期間の後まで、ラッチ106が出力信号Vogを提供するのを妨げる遅延素子として動作する。開回路状態の発生からトランジスタ152がドライバ22を制御するためにオンになるまでの遅延時間は、例えば、コンデンサ128またはコンデンサ128を放電するために存在する回路トランジスタ114および116ならびにトランジスタ130および132によって形成されるカレントミラーなどを変更することによって、必要に応じて変更されうる。さらに別の代替の実施形態では、遅延回路は存在しなくてもよく、それによって、開回路状態の発生に応答して、一切さらに遅延することなくトランジスタ152がオンになる。この場合、トランジスタ112および112の第2電流電極はトランジスタ118の制御電極に直接接続されることができ、トランジスタ114、116、130、および132は、コンデンサ128、ダイオード126、および電圧源134とともに、存在しなくてもよい。ここまでで、開回路状態接地開放状態などを検出するとともに、それに応答してハイサイドスイッチを強制的にオフにすることが可能である回路が提供されたことが理解されるべきである。さらに、開回路状態を検出する検出回路は、ブートストラップコンデンサによって給電されることが可能であり、それゆえ、追加の電源が必要になることが回避される。このように、スイッチ14のようなハイサイドスイッチを使用する場合がある用途の安全性が向上されることができる。本発明を実装する装置は、大部分について、当業者に既知の電子部品および回路から成っているため、本発明の基礎となる概念の理解および評価のために、ならびに本発明の教示を分かりにくくせず当該教示から注意を逸らさせないために、回路の詳細は、上記で例示されているように必要と考えられる範囲を超えては説明されない。本発明は、特定の導電型または電位の極性に関して記載されているが、当業者には導電型および電位の極性は逆になってもよいことが理解される。その上、本明細書および特許請求の範囲における正面front、裏back、上部top、底bottom、上over、下underなどの用語は、存在する場合、説明を目的として使用されており、必ずしも永久的な相対位置を記述するために使用されてはいない。このように使用される用語は、本明細書に記載されている本発明の実施形態が例えば、本明細書において例示または他の様態で記載されている以外の方向で動作することが可能であるように、適切な状況下で置き換え可能であることが理解される。本明細書において、具体的な実施形態を参照して本発明を説明したが、添付の特許請求の範囲に明記されているような本発明の範囲から逸脱することなくさまざまな改変および変更を為すことができる。例えば、開回路状態は、CbsとVssとの間の経路またはCbsとVbatとの間の経路内の電流を検出することによって検出されることができる。従って、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。本明細書において使用される場合、結合されているという用語は、直接結合または機械的結合に限定されるようには意図されていない。さらに、本明細書において使用される場合、1つaoranという用語は、1つまたは2つ以上として定義される。さらに、特許請求の範囲における少なくとも1つのおよび1つまたは複数ののような前置きの語句の使用は、不定冠詞1つのaoranによる別の請求項要素の導入が、このように導入された請求項要素を含む任意の特定の請求項を、たとえ同じ請求項が前置きの語句1つまたは複数のまたは少なくとも1つのおよび1つのaoranのような不定冠詞を含む場合であっても、1つだけのこのような要素を含む発明に限定することを暗示するように解釈されるべきではない。同じことが、定冠詞の使用についても当てはまる。別途記載されない限り、第1のおよび第2ののような用語は、そのような用語が説明する要素間で適宜区別するように使用される。従って、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。以下は本発明のさまざまな実施形態である。項目1は、回路であって、電源端子に結合される第1電流電極、負荷に電流を供給するように結合される第2電流電極、および制御電極を有するスイッチと;制御信号を受け取るための入力、およびスイッチの制御電極に結合される出力を有するドライバ回路と;ブートストラップコンデンサから電圧を受け取るように結合される第1端子、電源端子に結合される第2端子、およびドライバ回路に結合される制御端子を有する開回路検出器とを備え、前記開回路検出器は、開回路を検出し、それに応答して、ドライバ回路にスイッチを開かせるために制御端子において信号を提供する、回路を含む。項目2は、スイッチがさらに、電気モータを制御するためのハイサイドスイッチであることを特徴とする、項目1の回路を含む。項目3は、開回路が検出されるとき、開回路検出器はブートストラップコンデンサによって電力供給される、項目1の回路を含む。項目4は、開回路検出器が、電源端子に結合される第1端子、および第2端子を有する第1電流源と;電源端子に結合される第1端子、および第2端子を有する第2電流源と;第2電流源の第2端子に結合される第1端子、および第2端子を有する第1抵抗器と;第1抵抗器の第2端子に結合される第1電流電極、第2電流電極、および、第1電流源の第2端子に結合される制御電極を有する第1トランジスタと;第1トランジスタの制御電極に結合される第1端子、および第1トランジスタの第2電流電極に結合される第2端子を有する第2抵抗器とを含む、項目1の回路を含む。項目5は、開回路検出器がさらに、第1電流電極、スイッチの第2電流電極に結合される制御電極、および、第1抵抗器の第1端子に結合される第2電流電極を有する第2トランジスタと;第2トランジスタの第1電流電極に結合される入力、および、制御端子において信号を提供するための出力を有するカレントミラーとを含む、項目4の回路を含む。項目6は、第2トランジスタがバイポーラトランジスタであることを特徴とする、項目5の回路を含む。項目7は、開回路検出器が、第1端子、および第2端子を有する第1電流源と;第1端子、および、上記第2端子に結合される第2端子を有する第2電流源と;第1電流源の第1端子に結合される第1平板電極、および、第2電流源の第1端子に結合される第2平板電極を有するコンデンサと;電源端子に結合される第1端子、および、第2電流源の第1端子に結合される第2端子を有する抵抗器と;第1電流電極、上記コンデンサの第1平板電極に結合される制御電極、および、電源端子に結合される第2電流電極を有するトランジスタとを含む、項目1の回路を含む。項目8は、開回路検出器が、トランジスタの第1電流電極に結合される第1端子、および第2端子を有する第1カレントミラーと;第1カレントミラーの第2端子に結合される入力、および、開回路検出器の制御端子に信号を提供するための出力を有するラッチと;ラッチに結合される遅延素子であって、この遅延素子は、ラッチが所定の遅延の後まで信号を提供することを妨げる、遅延素子とを含む、項目7の回路を含む。項目9は、開回路が接地の喪失である、項目1の回路を含む。項目10は、回路であって、電源端子に結合される第1電流電極、負荷に電流を供給するように結合される第2電流電極、および制御電極を有するパワートランジスタと;制御信号を受け取るための入力、および、パワートランジスタの制御電極に結合される出力を有するドライバ回路と;ブートストラップコンデンサから電圧を受け取るように結合される第1端子、電源端子に結合される第2端子、および、ドライバ回路に結合される制御端子を有する開回路検出器とを含み、この開回路検出器は、ドライバ回路における接地開放を検出し、それに応答して、ドライバ回路にパワートランジスタをオフにさせるために制御端子において信号を提供する、回路を含む。項目11は、開回路検出器が、ドライバ回路において接地開放を検出するのに応答して、接地までの代替の電流経路を提供する、項目10の回路を含む。項目12は、開回路検出器が、第1電流電極、制御電極、および第2電流電極を有する第1トランジスタと;第1端子、および、第1トランジスタの第1電流電極に結合される第2端子を有する第1抵抗器と;、第1トランジスタの制御端子に結合される第1端子、および、第1トランジスタの第2電流電極に結合される第2端子を有する第2抵抗器と;第1電流電極、パワートランジスタの第2電流電極に結合される制御電極、および、第1抵抗器の第1端子に結合される第2電流電極を有する第2トランジスタと;第2トランジスタの第1電流電極に結合される入力、および、制御端子において信号を提供するための出力を有するカレントミラーとを含む、項目10の回路を含む。項目13は、第2トランジスタがバイポーラトランジスタである、項目12の回路を含む。項目14は、開回路検出器が、第1電流電極、制御電極、および第2電流電極を有する第1トランジスタと;上記制御電極に結合される第1平板電極、および第2平板電極を有するコンデンサと;第1トランジスタの第1電流電極に結合される入力、および出力を有するカレントミラーと;カレントミラーの出力に結合される入力、および、制御端子において信号を提供するための出力を有するラッチと;所定の遅延の後までラッチが信号を提供することを妨げるように結合される遅延回路とを含む、項目10の回路を含む。項目15は、開回路検出器が、ドライバ回路において接地開放を検出するのに応答して、ブートストラップコンデンサから電源端子までの電流経路を提供する、項目10の回路を含む。パワートランジスタの制御電極を駆動するための回路において、項目16は、開回路を検出するための方法であって、開回路の検出に応答して代替の電流経路を提供することと;ブートストラップコンデンサによって蓄積されている電圧を使用して代替の電流経路に電流を供給することと;この電流に応答して制御電圧を提供することであって、この制御電圧はパワートランジスタをオフにさせる、制御電圧を提供することとを含む、方法を含む。項目17は、開回路を検出することがさらに、接地開放を検出することを含む、項目16の方法を含む。項目18は、制御電圧を提供することがさらに、ミラー電流を提供するために電流をミラーリングすることと;ミラー電流に応答して制御電圧をラッチすることとを含む、項目16の方法を含む。項目19はさらに、所定の期間にわたってラッチを遅延させることを含む、項目18の方法を含む。項目20は、所定の期間が、コンデンサを放電するために必要とされる期間である、項目19の方法を含む。"