"膜面に垂直方向の磁気異方性を有する強磁性層と、前記強磁性層上に設けられた第1の非磁性層と、前記第1の非磁性層上に設けられ、かつ膜面に垂直方向の磁気異方性を有するとともに前記強磁性層の磁化の向きと反平行の磁化を有し、かつ前記強磁性層の積層方向の膜厚の1/2.8以上1/1.5以下の膜厚を有する参照層と、前記参照層上に設けられた第2の非磁性層と、前記第2の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有しスピン偏極した電子の作用により磁化の方向が変化する記憶層と、を備えていることを特徴とする磁気抵抗効果素子。膜面に垂直方向の磁気異方性を有しスピン偏極した電子の作用により磁化の方向が変化する記憶層と、前記記憶層上に設けられた第1の非磁性層と、前記第1の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有する参照層と、前記参照層上に設けられた第2の非磁性層と、前記第2の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記参照層の磁化の向きと反平行の磁化を有し、かつ前記参照層の積層方向の膜厚の1.5倍以上2.8倍以下の膜厚を有する強磁性層と、を備えていることを特徴とする磁気抵抗効果素子。前記参照層の飽和磁化をMs1、膜厚をt1とし、前記強磁性層の飽和磁化をMs2、膜厚をt2とするとき、2.0≦Ms2×t2/Ms1×t1≦3.8の関係を満たすことを特徴とする請求項1または2記載の磁気抵抗効果素子。前記参照層のキュリー温度をT1、前記強磁性層のキュリー温度をT2とするとき、T1<T2の関係を満たすことを特徴とする請求項1乃至3のいずれかに記載の磁気抵抗効果素子。膜面に垂直方向の磁気異方性を有する第1の強磁性層と、前記第1の強磁性層上に設けられた第1の非磁性層と、前記第1の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記第1の強磁性層の磁化の向きと反平行の磁化を有し、かつ前記第1の強磁性層の積層方向の膜厚の1/2.8以上1/1.5以下の膜厚を有する第1の参照層と、前記第1の参照層上に設けられた第2の非磁性層と、前記第2の非磁性層上に設けられ、かつ膜面に垂直方向の磁気異方性を有しスピン偏極した電子の作用により磁化の方向が変化する記憶層と、前記記憶層上に設けられた第3の非磁性層と、前記第3の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記第1の参照層の磁化の向きと反平行の磁化を有する第2の参照層と、前記第2の参照層上に設けられた第4の非磁性層と、前記第4の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記第2の参照層の磁化の向きと反平行の磁化を有し、かつ前記第2の参照層の積層方向の膜厚の1.5倍以上2.8倍以下の膜厚を有する第2の強磁性層と、を備えていることを特徴とする磁気抵抗効果素子。前記第1および第2の参照層の飽和磁化をそれぞれMs11,Ms12、膜厚をそれぞれt11,t12とし、前記第1および第2の強磁性層の飽和磁化をそれぞれMs21,Ms22、膜厚をそれぞれt21,t22とするとき、2.0≦Ms21×t21/Ms11×t11≦3.8、および2.0≦Ms22×t22/Ms12×t12≦3.8の関係を満たすことを特徴とする請求項5記載の磁気抵抗効果素子。前記第1の参照層のキュリー温度をT1、前記第1の強磁性層のキュリー温度をT2、前記第2の参照層のキュリー温度をT3、前記第2の強磁性層のキュリー温度をT4とするとき、T1<T2、およびT3<T4の関係を満たすことを特徴とする請求項5または6記載の磁気抵抗効果素子。請求項1乃至7のいずれかに記載の磁気抵抗素子と、前記磁気抵抗素子に対して通電を行う第1及び第2の電極と、を含むメモリセルを備えていることを特徴とする磁気メモリ。前記第1の電極に電気的に接続された第1の配線と、前記第2の電極に電気的に接続された第2の配線と、前記第1の配線及び前記第2の配線に電気的に接続され、かつ前記磁気抵抗素子に双方向に電流を供給する書き込み回路と、をさらに具備することを特徴とする請求項8記載の磁気メモリ。前記磁気抵抗素子の前記第2の電極と前記第2の配線との間に接続される選択トランジスタと、前記選択トランジスタのオン/オフを制御する第3の配線と、をさらに備えていることを特徴とする請求項9記載の磁気メモリ。上述したように、MTJ素子を構成する記憶層および参照層は磁性材料から形成され、外部に対して磁界を発生している。一般に、垂直磁化型のMTJ素子では、参照層から発生する漏れ磁界が面内磁化型のそれに比べて大きい。また、参照層に比べて保磁力の小さい記憶層は、参照層からの漏れ磁界の影響を強く受ける。具体的には、参照層からの漏れ磁界の影響により、書き込みに必要な反転電流値が増加し、熱安定性を低下させる問題が発生する。垂直磁化型のMTJ素子において、記憶層にかかる、参照層からの漏れ磁界を低減する一つの施策として、SAF構造やデュアルピン構造等が提案されている。SAF構造については、膜厚差を付けることで記憶層にかかる漏れ磁界を低減させている。面内磁化型のSAF構造の場合には、膜厚差が1.2倍程度で記憶層にかかる漏れ磁界を低減することが可能である。しかしながら、後述するように、垂直磁化型のSAF構造の場合には、1.2倍程度の膜厚差では、記憶層にかかる漏れ磁界を十分に低減することはできないことを本発明者達は見いだした。また、デュアルピン構造についても記憶層にかかる漏れ磁界の垂直方向の大きさは低減されるが面内方向の漏れ磁界は逆に増加してしまうため、結果としてMRは低下し、書き込みに必要な反転電流値も増加してしまう。垂直磁化型のMTJ構成における漏れ磁界低減施策は上述したようにいくつか報告例があるが、記憶層にかかる漏れ磁界を低減するための具体的な手段は提案されていない。本発明は、上記事情を考慮してなされたものであって、記憶層にかかる漏れ磁界を可及的に低減することの可能な磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリを提供することを目的とする。本発明の第1の態様による磁気抵抗効果素子は、膜面に垂直方向の磁気異方性を有する強磁性層と、前記強磁性層上に設けられた第1の非磁性層と、前記第1の非磁性層上に設けられ、かつ膜面に垂直方向の磁気異方性を有するとともに前記強磁性層の磁化の向きと反平行の磁化を有し、かつ前記強磁性層の積層方向の膜厚の1/2.8以上1/1.5以下の膜厚を有する参照層と、前記参照層上に設けられた第2の非磁性層と、前記第2の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有しスピン偏極した電子の作用により磁化の方向が変化する記憶層と、を備えていることを特徴とする。また、本発明の第2の態様による磁気抵抗効果素子は、膜面に垂直方向の磁気異方性を有しスピン偏極した電子の作用により磁化の方向が変化する記憶層と、前記記憶層上に設けられた第1の非磁性層と、前記第1の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有する参照層と、前記参照層上に設けられた第2の非磁性層と、前記第2の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記参照層の磁化の向きと反平行の磁化を有し、かつ前記参照層の積層方向の膜厚の1.5倍以上2.8倍以下の膜厚を有する強磁性層と、備えていることを特徴とする。また、本発明の第3の態様による磁気抵抗効果素子は、膜面に垂直方向の磁気異方性を有する第1の強磁性層と、前記第1の強磁性層上に設けられた第1の非磁性層と、前記第1の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記第1の強磁性層の磁化の向きと反平行の磁化を有し、かつ前記第1の強磁性層の積層方向の膜厚の1/2.8以上1/1.5以下の膜厚を有する第1の参照層と、前記第1の参照層上に設けられた第2の非磁性層と、前記第2の非磁性層上に設けられ、かつ膜面に垂直方向の磁気異方性を有しスピン偏極した電子の作用により磁化の方向が変化する記憶層と、前記記憶層上に設けられた第3の非磁性層と、前記第3の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記第1の参照層の磁化の向きと反平行の磁化を有する第2の参照層と、前記第2の参照層上に設けられた第4の非磁性層と、前記第4の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記第2の参照層の磁化の向きと反平行の磁化を有し、かつ前記第2の参照層の積層方向の膜厚の1.5倍以上2.8倍以下の膜厚を有する第2の強磁性層と、を備えていることを特徴とする。また、本発明の第4の態様による磁気メモリは、第1乃至第3の態様のいずれかによる磁気抵抗素子と、前記磁気抵抗素子に対して通電を行う第1及び第2の電極と、を含むメモリセルを備えていることを特徴とする。本発明の実施形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。第1実施形態本発明の第1実施形態による磁気抵抗効果素子を図1に示す。本実施形態の磁気抵抗効果素子は、シングルピン構造のMTJ素子1である。本実施形態のMTJ素子1は、磁性層からなる磁化自由層記憶層2と、磁性層からなる参照層6と、磁性層からなる強磁性層10と、記憶層2と参照層6の間に挟まれた非磁性層4と、参照層6と強磁性層10の間に挟まれた非磁性層8と、を有する積層構造を備えている。すなわち、本実施形態のMTJ素子1は、強磁性層10、非磁性層8、参照層6、非磁性層4、および記憶層2が、この順序で積層された積層構造図1に示す順で形成された積層構造であってもよいし、記憶層2、非磁性層4、参照層6、非磁性層8、および強磁性層10が、この順序で積層された積層構造図1に示す順序とは逆の順で形成された積層構造であってもよい。そして、本実施形態のMTJ素子1は、記憶層2、参照層6、及び強磁性層10の磁化方向が膜面に対して垂直方向を向く、いわゆる垂直磁化型のMTJ素子である。すなわち、記憶層2、参照層6、及び強磁性層10は、膜面に垂直方向の磁気異方性を有している。ここで、膜面とは、各層の上面を意味する。記憶層2は、スピン偏極した電子の作用により、磁化の向きが反転することが可能となっている。参照層6及び強磁性層10は、磁化が互いに逆方向に向いた反平行の磁化配列である。参照層6は書き込みの前後の磁化のむきが不変となっている。このMTJ素子1は、非磁性層4が絶縁体の場合はTMR効果を有し、非磁性層4が金属の場合はGMR効果を有する。ここで、非磁性層4が絶縁体の場合はMgO酸化マグネシウム、AlO酸化アルミニウム、例えばAl2O3等が用いられ、非磁性層4が金属の場合はCu、Pt、Au等が用いられる。この構造では、強磁性層10の飽和磁化Msおよび膜厚tを参照層6と同じ大きさにすると、記憶層2に加わる参照層6からの漏れ磁界を完全に打ち消すことができない。そこで、本発明者達は、鋭意研究に努め、記憶層2に加わる漏れ磁界の膜面垂直成分Hzを打ち消すために必要なパラメータ間の条件を求めた。ここで、打ち消すとは、記憶層の上面と下面との間の中間の面にかかる漏れ磁界の膜面垂直成分Hzの面積平均が0となる場合を意味する。まず、図2に示す、直径サイズRがR=50nmの円柱形状のシングルピン構造のMTJ素子1の場合について、記憶層2に加わる漏れ磁界の膜面垂直成分Hzを打ち消すための強磁性層10の最適な膜厚を解析シミュレーションにより求めた。この解析に用いたパラメータの値は、記憶層2の飽和磁化Ms、磁気異方性定数Ku、膜厚tの大きさは、それぞれ、Ms=700emu/cm3、Ku=4.7×106erg/cm3、t=2nmとし、参照層6の飽和磁化Ms1、磁気異方性定数Ku1、膜厚t1の大きさは、それぞれ、Ms1=750emu/cm3、Ku1=20×106erg/cm3、t1=7nmとする。ここで、非磁性層4の厚さを1nmとし、非磁性層8の厚さを5nmとする。強磁性層10の飽和磁化Ms2、磁気異方性定数Ku2の大きさを、それぞれ、Ms2=1000emu/cm3、Ku2=20×106erg/cm3とする。この場合に、記憶層2にかかる参照層6からの漏れ磁界の膜面垂直成分Hzを打ち消すための強磁性層10の最適な膜厚をt2とすると、解析計算からt2=19.80nmであった。漏れ磁界の膜面垂直成分を打ち消す条件、即ち、強磁性層の膜厚t2=19.80nmの場合のMTJ素子1のM-Hループを図3のグラフg1に示す。横軸はMTJ素子に印加される外部磁界Hexを示し、縦軸は、飽和磁化Mを記憶層2の磁化Msで正規化した磁化を示す。なお、図3において、グラフg2は、図2に示すMTJ素子1から強磁性層10を削除した構造のMTJ素子のM-Hループを示す。漏れ磁界の膜面垂直成分Hzを打ち消すことでシフトが改善されるだけでなく、保磁力および角型も改善されていることがわかる。ここで、参照層6および非磁性層8の膜厚について検討する。参照層6の膜厚t1は、5nm以上であることが好ましい。参照層6の膜厚が5nmより薄くなると、結晶性が低下し垂直磁気異方性を維持できなくなる。また、参照層6の膜厚は7nm以下であることが好ましい。参照層6の膜厚が7nmを超えると、参照層6と非磁性層8との界面でのラフネスが増大する。これにより、非磁性層8を介して形成される強磁性層10の結晶性が低下し、垂直磁気異方性を維持できなくなる。したがって、参照層6の膜厚t1は、5nm≦t1≦7nmの関係を満たすことが望まれる。非磁性層8の膜厚は、1nm以上が好ましい。非磁性層8の膜厚が1nmより薄くなると、参照層6と強磁性層10との間の強磁性的な層間結合が強く、反平行結合状態を作りづらくしてしまう。また、非磁性層8の膜厚は、5nm以下であることが好ましい。非磁性層8の膜厚が5nmを超える膜厚になると、強磁性層10と非磁性層8との界面でのラフネスが増大する。これにより、強磁性層10の結晶性が低下し、垂直磁気異方性を維持するのが難しくなる。したがって、非磁性層8の膜厚t12は、1nm≦t12≦5nmの関係を満たすことが望まれる。次に、MTJ素子1に対して、参照層6の膜厚t1=5nm、6nm、7nmとした場合の、記憶層2にかかる漏れ磁界の膜面垂直成分Hzを打ち消すために必要な強磁性層10の膜厚t2を解析により求めた。at1=5nmに対して、t12=1nmの場合、t2=7.52nmが必要である。この場合の膜厚t2と膜厚t1との比=t2/t1の値は1.50となる。また、t1=5nmに対して、t12=3nmの場合、t2=8.96nmが必要である。この場合の膜厚t2と膜厚t1との比=t2/t1の値は1.79となる。また、t1=5nmに対して、t12=5nmの場合、t2=10.9nmが必要である。この場合の膜厚t2と膜厚t1との比=t2/t1の値は2.18となる。したがって、t1=5nmにおいては、膜厚t2と膜厚t1との比=t2/t1の値は1.50≦t2/t1≦2.18を満たす。bt1=6nmに対して、t12=1nmの場合、t2=9.75nmが必要である。この場合の膜厚t2と膜厚t1との比=t2/t1の値は1.63となる。また、t1=6nmに対して、t12=3nmの場合、t2=12.01nmが必要である。この場合の膜厚t2と膜厚t1との比=t2/t1の値は2.00となる。また、t1=6nmに対して、t12=5nmの場合、t2=14.76nmが必要である。この場合の膜厚t2と膜厚t1との比=t2/t1の値は2.46となる。したがって、t1=6nmにおいては、膜厚t2と膜厚t1との比=t2/t1の値は1.63≦t2/t1≦2.46を満たす。ct1=7nmに対して、t12=1nmの場合、t2=12.73nmが必要である。この場合の膜厚t2と膜厚t1との比=t2/t1の値は1.82となる。また、t1=7nmに対して、t12=3nmの場合、t2=15.84nmが必要である。この場合の膜厚t2と膜厚t1との比=t2/t1の値は2.26となる。また、t1=7nmに対して、t12=5nmの場合、t2=19.81nmが必要である。この場合の膜厚t2と膜厚t1との比=t2/t1の値は2.83となる。したがって、t1=7nmにおいては、膜厚t2と膜厚t1との比=t2/t1の値は1.82≦t2/t1≦2.83を満たす。この解析結果を図4に示す。図4においては、参照層6と強磁性層10との間の非磁性層8の膜厚t12をパラメータにとり、t12=1nm、3nm、5nmである場合について求めた。次に、非磁性層8の膜厚t12=1nm、3nm、5nmとしたMTJ素子について考察した結果を図5に示す。図5は、それぞれの場合において、記憶層2にかかる漏れ磁界の膜面垂直成分Hzを打ち消すために必要な、強磁性層10の磁化Ms2と強磁性層10の膜厚t2との積Ms2×t2と、参照層6の飽和磁化Ms1と参照層6の膜厚t1との積Ms1×t1との比Ms2×t2/Ms1×t1をプロットしたものである。なお、図5においては、参照層6の膜厚t1をパラメータにとり、t1=5nm、6nm、7nmである場合について求めた。以上のことから、記憶層2にかかる漏れ磁界の膜面垂直成分Hzを打ち消すためには、参照層6の膜厚t15nm≦t1≦7nmに対して強磁性層10の膜厚t2は、最低でも1.5倍以上2.8倍以下必要であることがわかる。さらに、これに対応する比Ms2×t2/Ms1×t1の値は、図5からわかるように、2.0≦Ms2×t2/Ms1×t1≦3.8の関係を満たすことが好ましい。また、記憶層2にかかる漏れ磁界の膜面垂直成分Hzを打ち消すためには、比Ms2×t2/Ms1×t1が、2.0以上3.8以下である条件を更に満たすことが好ましい。また、記憶層2にかかる漏れ磁界の膜面垂直成分Hzを打ち消すためには、参照層6のキュリー温度をT1、強磁性層10のキュリー温度T2とするとき、T1<T2の関係を更に満たすことが好ましい。これは、記憶層2にかかる漏れ磁界の膜面垂直成分Hzを低減するには、Ms1<Ms2の関係を満たすことが好ましい。さらには、強磁性層10のキュリー温度T2が参照層6のキュリー温度T1よりも大きければ、Ms1<Ms2の大小関係を常に維持することができる。よって、参照層6のキュリー温度T1と強磁性層10のキュリー温度T2との関係は、T1<T2の関係を更に満たすことが好ましい。第2実施形態次に、本発明の第2実施形態による磁気抵抗効果素子を図6に示す。本実施形態の磁気抵抗効果素子は、デュアルピン構造のMTJ素子1である。本実施形態のMTJ素子1は、強磁性層12と、非磁性層14と、参照層16と、非磁性層18と、記憶層20と、非磁性層22と、参照層24と、非磁性層26と、強磁性層28が、この順序で積層された積層構造を有している。また、図6に示す場合と逆に、本実施形態のMTJ素子1は、強磁性層28と、非磁性層26と、参照層24と、非磁性層22と、記憶層20と、非磁性層18と、参照層16と、非磁性層14と、強磁性層12とが、この順序で積層された積層構造を有していてもよい。そして、参照層16,24、強磁性層12,28、および記憶層20には、垂直磁気異方性を有した垂直磁化材料が用いられる。すなわち本実施形態のMTJ素子1は、記憶層20、参照層16,24、強磁性層12,28の磁化方向が膜面に対して垂直方向を向く、いわゆる垂直磁化型のMTJ素子である。すなわち、記憶層20、参照層16,24、及び強磁性層22,38は、膜面に垂直方向の磁気異方性を有している。ここで、膜面とは、各層の上面を意味する。記憶層20は、スピン偏極した電子の作用により、磁化の向きが反転することが可能となっている。また、デュアルピン構造の場合には、参照層16と参照層24の磁化は、互いに逆方向に向いた反平行の磁化配列である。強磁性層12と強磁性層28の磁化も同様に、互いに逆方向に向いた反平行の磁化配列である。参照層16と強磁性層12の磁化は、互いに逆方向に向いた反平行の磁化配列となっている。また、参照層24と強磁性層28の磁化も同様に、互いに逆方向に向いた反平行の磁化配列である。このMTJ素子1は、非磁性層18,22が絶縁体の場合はTMR効果を有し、非磁性層18,22が金属の場合はGMR効果を有する。ここで、非磁性層18,22が絶縁体の場合はMgO酸化マグネシウム、AlO酸化アルミニウム、例えばAl2O3等が用いられ、非磁性層18,22が金属の場合はCu、Pt、Au等が用いられる。この構造では、強磁性層12,28の飽和磁化Msおよび膜厚tを、参照層16,24とそれぞれ同じ大きさにすると、記憶層20にかかる参照層16,24からの漏れ磁界を完全に打ち消すことができない。そこで、本発明者達は、鋭意研究に努め、記憶層20に加わる漏れ磁界の膜面垂直成分Hzを打ち消すために必要なパラメータ間の条件を求めた。ここで、打ち消すとは、記憶層にかかる漏れ磁界の膜面垂直成分Hzの面積平均が0となる場合を意味する。まず、図7に示す、直径サイズRがR=50nmの円柱形状のデュアルピン構造のMTJ素子1の場合について、記憶層20に加わる漏れ磁界の膜面垂直成分Hzを打ち消すための強磁性層12,28の最適な膜厚を解析シミュレーションにより求めた。この解析に用いたパラメータの値は、記憶層20の飽和磁化Ms、磁気異方性定数Ku、膜厚の大きさは、それぞれ、Ms=700emu/cm3、Ku=4.7×106erg/cm3、t=2nmとし、参照層16,24の飽和磁化Ms11,Ms12、磁気異方性定数Ku11,Ku12、膜厚t11,t12の大きさは、それぞれMs11=Ms12=750emu/cm3、Ku11=Ku12=20×106erg/cm3、t11=t12=7nmとする。ここで、非磁性層18,22の厚さを1nmとし、非磁性層14,26の厚さを5nmとする。強磁性層12,28の飽和磁化Ms21,Ms22、磁気異方性定数Ku21,Ku22、膜厚t21,t22の大きさは、それぞれ、Ms21=Ms22=1000emu/cm3、Ku21=Ku22=20×106erg/cm3とする。この場合に、記憶層20にかかる参照層16,24からの漏れ磁界の膜面垂直成分Hzを打ち消すための強磁性層12、28の最適な膜厚t21およびt22は等しく、t21=t22=19.80nmである。以上の解析結果は、強磁性層12、非磁性層14、参照層16、非磁性層18、記憶層20が一つのMTJ素子を構成し、記憶層20、非磁性層22、参照層24、非磁性層26、強磁性層28が他の一つのMTJ素子を構成している場合と同じ結果となっている。このため、記憶層20にかかる漏れ磁界の膜面垂直成分Hzを打ち消すためには、第1実施形態と同様に、参照層16の膜厚t115nm≦t11≦7nmに対して強磁性層12の膜厚t21は、最低でも1.5倍以上2.8倍以下必要であり、参照層24の膜厚t125nm≦t12≦7nmに対して強磁性層28の膜厚t22は、最低でも1.5倍以上2.8倍以下必要となる。また、参照層16,24の飽和磁化をそれぞれMs11,Ms12、膜厚をt11,t12とし、強磁性層12,28の飽和磁化をそれぞれMs21,Ms22、膜厚をそれぞれt21,t22とするとき、2.0≦Ms21×t21/Ms11×t11≦3.8、および2.0≦Ms22×t22/Ms12×t12≦3.8の関係を更に満たすことが好ましい。また、記憶層20にかかる漏れ磁界の膜面垂直成分Hzを打ち消すためには、参照層16のキュリー温度をT1、強磁性層12のキュリー温度をT2、参照層24のキュリー温度をT3、強磁性層28のキュリー温度をT4とするとき、T1<T2、およびT3<T4の関係を更に満たしていてもよい。上記の条件を満たせば、記憶層20にかかる漏れ磁界の膜面垂直成分Hzを打ち消すことができる。第3実施形態次に、本発明の第3実施形態による磁気メモリMRAMについて図8乃至図9を参照して説明する。本実施形態のMRAMの回路図を図8に示す。本実施形態のMRAMは、第1実施形態或いは第2実施形態のMTJ素子1をメモリセルの記憶素子として用いている。このMRAMは、マトリクス状に配列された複数のメモリセルMCを有するメモリセルアレイ30を備えている。メモリセルアレイ30には、それぞれが列カラム方向に延在するように、複数のビット線対BL、/BLが配設されている。また、メモリセルアレイ30には、それぞれが行ロウ方向に延在するように、複数のワード線WLが配設されている。ビット線BLとワード線WLとの交差部分には、メモリセルMCが配置されている。各メモリセルMCは、MTJ素子1、及びnチャネルMOSトランジスタからなる選択トランジスタ31を備えている。MTJ素子1の一端は、ビット線BLに接続されている。MTJ素子10の他端は、選択トランジスタ31のドレイン端子に接続されている。選択トランジスタ31のゲート端子は、ワード線WLに接続されている。選択トランジスタ31のソース端子は、ビット線/BLに接続されている。ワード線WLには、ロウデコーダ32が接続されている。ビット線対BL、/BLには、書き込み回路34及び読み出し回路35が接続されている。書き込み回路34及び読み出し回路35には、カラムデコーダ33が接続されている。各メモリセルMCは、ロウデコーダ32及びカラムデコーダ33により選択される。メモリセルMCへのデータの書き込みは、以下のように行われる。先ず、データ書き込みを行うメモリセルMCを選択するために、このメモリセルMCに接続されたワード線WLが活性化される。これにより、選択トランジスタ31がオン状態となる。ここで、MTJ素子1には、書き込みデータに応じて、双方向の書き込み電流Iwが供給される。具体的には、MTJ素子1に、図8において左から右へ書き込み電流Iwを供給する場合、書き込み回路34は、ビット線BLに正の電圧を印加し、ビット線/BLに接地電圧を印加する。また、MTJ素子1に、図8において右から左へ書き込み電流Iwを供給する場合、書き込み回路34は、ビット線/BLに正の電圧を印加し、ビット線BLに接地電圧を印加する。このようにして、メモリセルMCにデータ0、或いはデータ1を書き込むことができる。次に、メモリセルMCからのデータ読み出しは、以下のように行われる。まず、データ読み出しを行うメモリセルMCを選択するために、このメモリセルMCに接続されたワード線WLが活性化される。これにより、選択されたメモリセルMCの選択トランジスタ31がオン状態となる。読み出し回路35は、MTJ素子1に、例えば図8において右から左へ流れる読み出し電流Irを供給する。そして、読み出し回路35は、この読み出し電流Irに基づいて、MTJ素子1の抵抗値を検出する。このようにして、MTJ素子1に記憶されたデータを読み出すことができる。次に、MRAMの構造について説明する。図9は、1個のメモリセルMCを中心に示したMRAMの構成を示す断面図である。p型半導体基板40の表面領域には、素子分離絶縁層41が設けられ、この素子分離絶縁層41が設けられていない半導体基板40の表面領域が素子を形成する素子領域activeareaとなる。素子分離絶縁層41は、例えばSTIShallowTrenchIsolationにより構成される。STIとしては、例えば酸化シリコンが用いられる。半導体基板40の素子領域に選択トランジスタ31が形成される。この選択トランジスタ31は、互いに離間したソース領域32a及びドレイン領域32bが設けられている。このソース領域32a及びドレイン領域32bはそれぞれ、半導体基板40内に高濃度のN型不純物を導入して形成されたn型拡散領域から構成される。ソース領域32a及びドレイン領域32b間のチャネル33となる半導体基板40の領域上には、ゲート絶縁膜34が形成され、このゲート絶縁膜34上にゲート電極35が設けられている。ゲート電極35は、ワード線WLとして機能する。ソース領域32a上には、コンタクト42を介して配線層43が設けられている。配線層43は、ビット線/BLとして機能する。ドレイン領域32b上には、コンタクト44を介して引き出し配線45が設けられている。引き出し配線45上には、下部電極36と、上部電極37に挟まれたMTJ素子1が設けられている。上部電極37上には、配線層47が設けられている。配線層47は、ビット線BLとして機能する。また、半導体基板40と配線層47との間は、例えば酸化シリコンからなる層間絶縁層46で満たされている。以上詳述したように本実施形態によれば、第1実施形態或いは第2実施形態のMTJ素子1を用いてMRAMを構成することができる。なお、MTJ素子1は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリにも使用することが可能である。次に、上記実施形態の垂直磁化を有する参照層および垂直磁化を有する強磁性層に用いられる磁性材料について説明する。本実施形態のMTJ素子に用いられる垂直磁化膜としては、Fe鉄、Coコバルト、Niニッケル及びMnマンガンのうち少なくとも1種類以上と、Pt白金、Pdパラジウム、Irイリジウム、Rhロジウム、Osオスミウム、Au金、Ag銀、Cu銅及びCrクロムのうち少なくとも1種類以上とを含むことを基本とする。さらには、飽和磁化の調整、結晶磁気異方性エネルギーの制御、結晶粒径及び結晶粒間結合の調整をするために、Bホウ素、C炭素、Siシリコン、Alアルミニウム、Mgマグネシウム、Taタンタル、Zrジルコニウム、Tiチタン、Hfハフニウム、Yイットリウム及び希土類元素から選ばれる少なくとも1種類以上の元素を添加してもよい。Coを主成分とする材料として、具体的には、HCPHexagonalClosestPacking構造を有するCo-Cr-Pt合金、Co-Cr-Ta合金、及び、Co-Cr-Pt-Ta合金などがあげられる。これらは、各元素の組成を調整することにより、1×105以上1×107erg/cc未満の範囲内で結晶磁気異方性エネルギーを調整することが可能である。ここで、記号-は合金を表す。Co-Pt合金は、Co50Pt50at原子付近の組成域において、L10-CoPt規則合金を形成する。この規則合金は、FCTFaceCenteredTetragonal構造を有する。非磁性層としてMgO100を用いる場合、001面配向したFCT-CoPt規則合金は、非磁性層との界面ミスフィットも小さくできるので好ましい。Feを主成分とする材料として、具体的には、Fe-Pt合金、或いは、Fe-Pd合金があげられる。中でも、Fe-Pt合金は、組成がFe50Pt50atにおいて規則化し、FCT構造を基本構造とするL10構造を有する。これにより、1×107erg/cc以上の大きな結晶磁気異方性エネルギーを発現することができる。Fe50Pt50合金は、規則化する前は、FCCFaceCenteredCubic構造を有する。この場合の結晶磁気異方性エネルギーは、1×106erg/cc程度である。従って、アニール温度、組成の調整、積層構成による規則度の制御、及び、添加物の添加により、5×105erg/cc以上5×108erg/cc以下の範囲内で結晶磁気異方性エネルギーを調整することができる。具体的には、Fe-Pt合金にCu或いはVバナジウムを添加することで、Fe-Pt合金の飽和磁化Ms及び結晶磁気異方性エネルギーKuを制御することが可能である。また、Vに関しては、スピン注入磁化反転において重要なダンピング定数磁化制動定数を下げる効果があり、反転電流を低減する効果がある。規則化したFe-Pt合金はFCT構造を有し、規則化する前はFCC構造を有する。従って、MgO100とは非常に整合性がよい。具体的には、MgO100面上に100面配向したBCCBodyCenteredCubic-Feを成長させ、その上にPt100を積層することで、MgO100上に100面優先配向成長したFe-Pt規則合金を形成することが可能である。また、Fe-Pt規則合金とMgO100との間にBCC-Crを形成すると、さらにFe-Pt規則合金の100面配向が優先的となり望ましい。また、Fe-Pt規則合金を形成する場合、Fe/Ptnnは整数の多層構造を形成すると理想的な規則に近いFe-Pt規則合金を形成できる。この場合、Fe及びPtの膜厚は、0.1nm以上1nm以下となるように設定されることが望ましい。これは、均一な組成状態を作り出すためには必須であり、それにより、Fe-Pt合金の規則化の場合、FCC構造からFCT構造へのマルテンサイト変態martensitictransformationを伴うため、この変態が促進されるので重要である。また、Fe-Pt合金の規則化温度は500度以上と高く、耐熱性に優れている。この点は、後工程でのアニール処理に対する耐性があることとなり、非常に好ましい。また、CuやVなどの添加元素により、その規則化温度を低下させることが可能である。さらに、上記実施形態のMTJ素子に用いられる垂直磁化膜としては、金属磁性相と絶縁相との混晶からなる強磁性体を用いてもよい。この場合、金属磁性相は、Fe、Co、Ni及びMnのうち少なくとも1種類以上と、Pt、Pd、Ir、Rh、Os、Au、Ag、Cu、Cr、Ta及び希土類元素のうち少なくとも1種類以上を含む強磁性体から構成される。絶縁相は、B、C、Si、Al、Mg、Ta、Cr、Zr、Ti、Hf、Y及び希土類元素から選ばれる少なくとも1種類以上の元素を含む酸化物、窒化物、及び、酸窒化物から構成される。金属磁性相と絶縁相との混晶からなる強磁性体は、導電性を有する金属磁性体部と非導電性の絶縁体部に分離しているため、金属磁性体部に電流が集中して通電面積が小さくなり、局所的な電流密度が上昇する。これにより、実質的に必要となる反転電流が小さくなる効果を有する。このような効果を得るためには、結晶性を制御する必要がある。2相分離構造としては、グラニュラー結晶粒分散型構造、アイランド島状型構造、及び、コラムナー柱状型構造がある。コラムナー型構造の場合は、磁性層中で金属磁性体部が上下に貫通しているので、電流狭窄効果が得られやすい。グラニュラー型構造及びアイランド型構造の場合は、電流はもっともトンネル障壁が小さいパスを通電することとなるので、コラムナー型構造と同様に電流狭窄効果が得られる。その他、上記実施形態のMTJ素子に用いられる垂直磁化膜としては、Mn系強磁性合金、或いはCr系強磁性合金があげられる。Mn系強磁性合金としては、Mn-Al合金、Mn-Au合金、Mn-Zn合金、Mn-Ga合金、Mn-Ir合金、及び、Mn-Pt3合金などがあり、これらは、規則格子を有する特徴がある。また、Cr系強磁性合金としては、Cr-Pt3合金などがあげられる。これも、規則格子を有する。"