"基板の表面に形成された第1導電型のベースと、前記ベースの表面に形成された第2導電型のエミッタと、前記ベースの表面において前記エミッタと離間して配置され、前記エミッタから第1の種類のキャリアを受け取るとともに、その第1の種類のキャリアを前記ベースへ注入する、第2導電型のドープ領域と、前記ベースを挟んで、前記エミッタおよび前記ドープ領域の反対側に形成された、第2導電型のコレクタとを備えた半導体デバイス。前記エミッタと前記ドープ領域の間のベースの表面上に、絶縁膜を介して形成されたゲート電極を備えた請求項1に記載の半導体デバイス。前記エミッタと前記ドープ領域の間のベースの表面には、動作時において、前記第1の種類のキャリアを伝えるチャネルが形成される請求項2に記載の半導体デバイス。前記エミッタと前記ドープ領域との間隔は、前記ベースにおける前記第1の種類のキャリアの拡散長よりも短い請求項1に記載の半導体デバイス。前記エミッタと前記ドープ領域とは、深さ方向に同じ不純物プロファイルを有する請求項1に記載の半導体デバイス。前記ドープ領域は、前記ベースの表面において、前記エミッタを取り囲むように形成されている請求項1に記載の半導体デバイス。前記ドープ領域は、一方向に延伸するように形成されるとともに、前記エミッタを挟んで2列に配置された請求項1に記載の半導体デバイス。前記ドープ領域の長辺は、前記エミッタの長辺よりも長い請求項7に記載の半導体デバイス。前記ベースの表面において、前記ドープ領域を挟んで前記エミッタの反対側に、前記ドープ領域と離間して配置され、前記ドープ領域から前記第1の種類のキャリアを受け取るとともに、その第1の種類のキャリアを前記ベースへ注入する、第2導電型の他のドープ領域をさらに備えた請求項1に記載の半導体デバイス。前記ドープ領域と前記他のドープ領域との間隔は、前記ベースにおける前記第1の種類のキャリアの拡散長よりも短い請求項9に記載の半導体デバイス。前記ベースの表面において、前記ドープ領域を挟んで前記エミッタの反対側に、前記ドープ領域と離間して配置され、前記ドープ領域から前記第1の種類のキャリアを受け取るとともに、その第1の種類のキャリアを前記ベースへ注入する、第2導電型の他のドープ領域をさらに備え、前記ドープ領域と前記他のドープ領域との間隔は、前記ベースにおける前記第1の種類のキャリアの拡散長よりも短い請求項2に記載の半導体デバイス。前記コレクタは、基板の内部における前記ベースの下に形成された請求項1に記載の半導体デバイス。前記ドープ領域の表面は、絶縁膜により覆われている請求項1に記載の半導体デバイス。前記第1の種類のキャリアは、前記エミッタおよび前記ドープ領域における多数キャリアである請求項1に記載の半導体デバイス。一般に、これらの電流増幅率とアーリー電圧との間には相関があり、高い電流増幅率と高いアーリー電圧は両立しにくい。すなわち、電流増幅率とアーリー電圧は、トレードオフの関係にある。よって、高い電流増幅率と高いアーリー電圧の両方を実現できるバイポーラトランジスタが望まれている。ところで、近年、例えば論理回路などにおいて、高い集積度を実現しつつ、消費電力を低減することができるMOSトランジスタがしばしば用いられる。その際、用途によっては、MOSトランジスタとバイポーラトランジスタを、同じチップに形成したい場合がある。その場合には、MOSトランジスタとバイポーラトランジスタの各製造工程を出来る限り共用し、より少ない工程により製造することが望まれている。しかしながら、特許文献1には、MOSトランジスタと同じチップに形成する場合についての記載は一切ない。本開示はかかる問題点に鑑みてなされたもので、その目的は、高い電流増幅率と高いアーリー電圧を両立することができ、また、CMOSトランジスタとともに製造する場合でもより少ない製造工程により製造することができる半導体デバイスを提供することにある。本開示の半導体デバイスは、ベースと、エミッタと、ドープ領域と、コレクタとを備えている。ベースは、基板の表面に形成された第1導電型のものである。エミッタは、ベースの表面に形成された第2導電型のものである。ドープ領域は、ベースの表面においてエミッタと離間して配置され、エミッタから第1の種類のキャリアを受け取るとともに、その第1の種類のキャリアをベースへ注入する、第2導電型のものである。コレクタは、ベースを挟んで、エミッタおよびドープ領域の反対側に形成された、第2導電型のものである。本開示の半導体デバイスでは、第1の種類のキャリアがエミッタからベースに注入され、そのキャリアがコレクタに到達してコレクタ電流になる。その際、第1の種類のキャリアは、エミッタからベースに直接注入されるとともに、エミッタからドープ領域を介してベースに注入される。本開示の半導体デバイスによれば、エミッタから第1の種類のキャリアを受け取るとともに、その第1の種類のキャリアをベースへ注入するドープ領域を設けるようにしたので、高い電流増幅率と高いアーリー電圧を両立することができ、また、CMOSトランジスタとともに製造する場合でもより少ない製造工程により製造することができる。以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.第1の実施の形態2.第2の実施の形態3.第3の実施の形態<1.第1の実施の形態>[構成例]全体構成例図1,2は、第1の実施の形態に係るバイポーラトランジスタの一構成例を表すものであり、図1は断面構成を示し、図2は平面構成を示す。図1は、図2におけるI-I矢視方向の断面構成を示すものである。バイポーラトランジスタ1は、P型基板P11上に形成された、いわゆる縦型VerticalのNPNトランジスタであり、通常のCMOS製造工程を用い、専用の工程の追加を行うことなく形成できるものである。図1,2に示したように、基板の表面に、素子を分離するための酸化膜16が形成されるとともに、その酸化膜16とP型基板P11の間に同様に素子を分離するためのPウェルP13が形成され、この酸化膜16およびPウェルP13によって囲まれた領域に、バイポーラトランジスタ1が形成される。バイポーラトランジスタ1は、NウェルN12と、PウェルP14と、NソースN23,N24と、ゲート電極MGと、ゲート酸化膜25とを備えている。NウェルN12は、N型拡散層であり、図1,2に示すように、P型基板P11の上に形成される。このNウェルN12は、バイポーラトランジスタ1のコレクタに対応するものである。このNウェル12の上には、PウェルP14およびNウェル15が、それぞれ異なる領域に形成されている。Nウェル15は、図2に示したように、PウェルP14を囲むように形成されている。このNウェル15は、N型拡散層であり、Nウェル12と電気的に接続されている。Nウェル15の表面には、NソースN21が形成されている。このNウェル15およびNソースN21は、後述するコレクタ電極MCとNウェル12との間で電位などを伝えるためのコレクタ取出領域として機能するものである。PウェルP14は、P型拡散層であり、バイポーラトランジスタ1のベースに対応するものである。PウェルP14は、PウェルP13と同じ工程によって同時に形成されるものである。PウェルP14の表面において、外側には、図2に示したように、P型拡散層であるPソースP22がリング状に形成されている。このPソースP22は、後述するベース電極MBとPウェルP14との間で電位などを伝えるためのベース取出領域として機能するものである。NソースN23は、PウェルP14の表面における中央付近に形成され、このNソースN23を取り囲むように、NソースN23と離間してNソースN24が形成されている。NソースN23およびNソースN24は、N型拡散層であり、この例では、NソースN21と同じ工程によって同時に形成されるものである。PウェルP14における、NソースN23とNソースN24の間の領域の表面上には、ゲート酸化膜25およびゲート電極MGがこの順に形成されている。ゲート電極MGには、例えば、電源電圧などの高い電圧が印加される。このNソースN23は、バイポーラトランジスタ1のエミッタとして機能するものである。また、NソースN24は、後述するように、第2のエミッタとして機能するものである。具体的には、後述するように、ゲート電極MG、ゲート酸化膜25、およびPウェルP14におけるゲート酸化膜25の下の部分がN型のMOS構造を構成しており、NソースN23とNソースN24との間を導通させる役割を果たすことにより、NソースN23からNソースN24に電子が供給され、その結果、NソースN24が第2のエミッタとして機能するようになっている。PウェルP14、NウェルN15、酸化膜16等の表面上には、フィールド酸化膜17が形成されている。このフィールド酸化膜17は、NソースN21、PソースP22、およびNソースN23に対応する領域が開口しており、その開口をコンタクト孔として、NソースN21、PソースP22、およびNソースN23が、それぞれコレクタ電極MC、ベース電極MB、およびエミッタ電極MEと電気的に接続されるようになっている。すなわち、このフィールド酸化膜17のNソースN24に対応する領域は開口しておらず、NソースN24は、電極と直接的に接続しないようになっている。コレクタ電極MC、ベース電極MB、およびエミッタ電極MEには、通常、ベースエミッタ間が順方向バイアスになり、ベースコレクタ間が逆方向バイアスになるような電圧が印加される。製造工程の観点からは、まずP型基板P11の上に酸化膜16が形成された後、NウェルN12が形成される。そして、その後に、PウェルP13,P14が同時に形成されるとともに、NウェルN15が形成される。PウェルP14の上には、ゲート酸化膜25およびゲート電極MGがパターニング形成される。そして、NウェルN15およびPウェルP14の表面に、NソースN21,N23,N24が同時に形成される。すなわち、NソースN21,N23,N24の不純物プロファイルは、互いに同じである。同様に、PウェルP14の表面に、PソースP22が形成される。そして、酸化膜16が形成された後、PウェルP14、NウェルN15、酸化膜16等の表面上にフィールド酸化膜17が形成される。その後、フィールド酸化膜17にコンタクト孔が形成され、コレクタ電極MC、ベース電極MB、およびエミッタ電極MEが形成される。バイポーラトランジスタ1は、通常のCMOS製造工程を用い、専用工程の追加を行うことなく形成できるものである。次に、バイポーラトランジスタ1と同じチップ上に形成されるMOSトランジスタについて説明する。図3は、MOSトランジスタの一構成例を表すものである。図3において、左側はNMOSトランジスタ8を示し、右側はPMOSトランジスタ9を示す。このNMOSトランジスタ8は、この例では、バックゲートがP型基板P11と電気的に分離しているものである。なお、図3では、バックゲートへ電圧を印加するための電極などについては、図示を省略している。NMOSトランジスタ8では、P型基板P11の上に、NウェルN81が形成され、その上にNMOSトランジスタ8のバックゲートとして機能するPウェルP83が形成される。このNウェルN81は、P型基板P11とPウェルP83とを電気的に分離する機能を有している。PウェルP83の表面には、NMOSトランジスタ8のソースおよびドレインとして機能するNソースN84およびNソースN85が互いに離間してそれぞれ形成される。PウェルP83における、NソースN84とNソースN85の間の領域の表面上には、ゲート酸化膜86およびゲート電極MGNがこの順に形成される。また、NソースN84およびNソースN85の上には、フィールド酸化膜17のコンタクト孔を介してソース電極MSNおよびドレイン電極MDNがそれぞれ形成される。PMOSトランジスタ9では、P型基板P11の上に、NウェルN93が形成される。NウェルN93の表面には、PMOSトランジスタ9のソースおよびドレインとして機能するPソースP94およびPソースP95が互いに離間してそれぞれ形成されている。NウェルN93における、PソースP94とPソースP95の間の領域の表面上には、ゲート酸化膜96およびゲート電極MGPがこの順に形成されている。また、PソースP94およびPソースP95の上には、フィールド酸化膜17のコンタクト孔を介してソース電極MSPおよびドレイン電極MDPがそれぞれ形成されている。図1,2に示したバイポーラトランジスタ1は、図3に示したNMOSトランジスタ8およびPMOSトランジスタ9と同じ製造工程により形成することができる。具体的には、バイポーラトランジスタ1のNウェルN12図1は、NMOSトランジスタ8のNウェルN81図3と同じ工程で形成される。バイポーラトランジスタ1のPウェルP14図1は、NMOSトランジスタ8のバックゲートとして機能するPウェルP83図3と同じ工程で形成される。バイポーラトランジスタ1のNウェルN15図1は、PMOSトランジスタ9のバックゲートとして機能するNウェルN93図3と同じ工程で形成される。バイポーラトランジスタ1のゲート電極MGおよびゲート酸化膜23図1は、NMOSトランジスタ8のゲート電極MGNおよびゲート酸化膜86や、PMOSトランジスタ9のゲート電極MGPおよびゲート酸化膜96図3と同じ工程で形成される。バイポーラトランジスタ1のNソースN21,N23,N24図1は、NMOSトランジスタ8のソースおよびドレインとして機能するNソースN84,N85図3と同じ工程で形成される。そして、バイポーラトランジスタ1のPソースP22図1は、PMOSトランジスタ9のソースおよびドレインとして機能するPソースP94,P95図3と同じ工程で形成される。ここで、NソースN23は、本開示におけるエミッタの一具体例に対応する。NソースN24は、本開示におけるドープ領域の一具体例に対応する。PウェルP14は、本開示におけるベースの一具体例に対応する。NウェルN12は、本開示におけるコレクタの一具体例に対応する。ゲート酸化膜25は、本開示における絶縁膜の一具体例に対応する。[動作および作用]続いて、本実施の形態のバイポーラトランジスタ1の動作および作用について説明する。基本動作図4は、バイポーラトランジスタ1のエネルギーバンド図を表すものである。バイポーラトランジスタ1は、伝導帯CBにおいて電子ELが移動するとともに、価電子帯VBにおいて正孔HLが移動する。この例では、コレクタ電極MC、ベース電極MB、およびエミッタ電極MEに、ベースエミッタ間が順方向バイアスになり、ベースコレクタ間が逆方向バイアスになるような電圧が印加されている。まず、図1,2,4を参照して、バイポーラトランジスタ1の基本動作を説明する。まず、NソースN23等エミッタは、多数キャリアである電子ELを放出し、それらの電子ELがPウェルP14ベースに注入される。PウェルP14ベースに注入された電子ELは、PウェルP14内を拡散する。その際、一部の電子ELは、このPウェルP14ベースにおいて、PウェルP14の多数キャリアである正孔HLと再結合する。そして、この再結合と、ベースからエミッタへの正孔HLの注入により、ベース電流Ibが生じる。一方、大部分の電子ELは、PウェルP14ベース内を拡散し、ベースコレクタ接合領域、すなわちPウェルP14ベースとNウェルN12コレクタとの境界付近に到達し、ベースコレクタ間の逆方向バイアスによりNウェルN12コレクタ側に流れる。このように、NソースN23等エミッタからPウェルP14ベースに注入された電子ELがNウェルN12コレクタに移動することにより、コレクタ電流Icがコレクタからエミッタへ流れる。ベース電流Ibとコレクタ電流Icとの間には、以下のような関係がある。hFE=Ic/Ib1ここで、hFEは電流増幅率である。このようにして、バイポーラトランジスタ1には、ベース電流Ibを電流増幅率hFEの分だけ増幅したコレクタ電流Icが流れるようになる。詳細動作バイポーラトランジスタ1では、PウェルP14ベースの表面において、NソースN23エミッタを取り囲むように、このNソースN23と離間してNソースN24が形成されている。これにより、このNソースN24は第2のエミッタとして機能するようになる。以下に、その詳細を説明する。図5は、バイポーラトランジスタ1の詳細動作を模式的に表すものであり、Aは電子の動きを示し、Bは正孔の動きを示す。この例では、図5に示したように、エミッタ電極MEは接地されるとともに、ベース電極MBには電圧Vbが印加され、これにより、ベースエミッタ間が順方向バイアスの状態になっている。さらに、コレクタ電極MCには、電圧Vbよりも大きい電圧Vcが印加され、これにより、ベースコレクタ間が逆方向バイアスの状態になっている。また、ゲート電極MGには、電圧Vbよりも大きい電圧Vgが印加されている。まず最初に、電子の動きについて説明する。バイポーラトランジスタ1では、図5Aに示したように、NソースN23エミッタが多数キャリアである電子ELを放出し、それらの電子ELがPウェルP14ベースに注入される。それと同時に、PウェルP14におけるゲート電極MGおよびゲート酸化膜25のすぐ下の領域にチャネルが形成され、NソースN23は、このチャネルを介してNソースN24に対して電子ELを供給する。すなわち、ゲート電極MG、ゲート酸化膜25、およびPウェルP14におけるゲート酸化膜25の下の部分はN型のMOS構造を構成しており、ゲート電極MGに電圧Vgが印加されることにより、チャネルが形成される。図6は、MOS構造のエネルギーバンド図を表すものである。ゲート電極MGに電圧Vgを印加することにより、PウェルP14におけるゲート酸化膜25の近傍では、バンドが湾曲し、伝導帯CBでは、この界面近傍に電子ELが集まる。すなわち、PウェルP14におけるゲート酸化膜25の近傍は、十分に高い電圧Vgをゲート電極MGに印加することにより強反転状態となり、電子ELを伝えるためのチャネルが形成される。そして、電子ELは、チャネルが形成されたPウェルP14における界面近傍を伝って、NソースN23とNソースN24の間を移動することができる。なお、このチャネルは界面近傍に形成されるため、このチャネルからPウェルP14の内部に向かって電子ELが移動することはない。このようにして、NソースN23エミッタは、チャネルを介してNソースN24に対して電子ELを供給する。このとき、NソースN23とNソースN24とは、チャネルが形成されて導通し、ほぼ同じ電位となるため、NソースN25エミッタとPウェルP14ベースとの間が順方向バイアスの状態であるのと同様に、NソースN24とPウェルP14ベースとの間も順方向バイアスの状態になる。これにより、バイポーラトランジスタ1では、図5Aに示したように、NソースN23エミッタだけでなく、NソースN24もまた電子ELを放出し、PウェルP14ベースにこの電子ELを注入する。すなわち、NソースN24は、第2にエミッタとして機能する。つまり、バイポーラトランジスタ1では、電子ELは、2つの経路によりPウェルP14ベースに注入される。すなわち、第1の経路は、電子ELが、NソースN23エミッタからPウェルP14ベースへ直接注入される経路である。そして、第2の経路は、電子ELが、NソースN23エミッタからチャネルを介してNソースN24第2のエミッタに供給され、その後にこのNソースN24からPウェルP14ベースへ注入される経路である。PウェルP14ベースに注入された電子ELの大部分は、PウェルP14内を拡散し、PウェルP14ベースとNウェルN12コレクタとの境界付近に到達した後、ベースコレクタ間の逆方向バイアスによりNウェルN12コレクタ側に流れる。このようにして、コレクタ電流Icが生じる。このように、バイポーラトランジスタ1では、NソースN23に加えてNソースN24を設けるとともに、NソースN23,N24間にN型のMOS構造を設け、NソースN23,N24間を導通させるチャネルを形成したので、NソースN23エミッタだけでなく、NソースN24からも電子ELを放出することができ、コレクタ電流Icを大きくすることができる。次に、正孔の動きについて説明する。NソースN23,N24からPウェルP14ベースに注入された電子ELの一部は、PウェルP14内を拡散する過程において、PウェルP14の多数キャリアである正孔HLと再結合する。また、正孔HLは、PウェルP14ベースからNソースN23エミッタに注入される。この再結合と、ベースからエミッタへの正孔HLの注入により、ベース電流Ibが生じる。言い換えれば、正孔HLは、PウェルP14ベースからNソースN24に向かって流れることはない。その理由は、NソースN23エミッタとNソースN24第2のエミッタとの間のMOS構造は、N型のMOS構造であり、図6に示したように、強反転により形成されたチャネルNチャネルは、電子ELを伝えることはできるものの、正孔HLを伝えることはできないからである。このように、NソースN23エミッタとNソースN24第2のエミッタとの間で正孔HLの移動が遮断されるため、正孔HLは、PウェルP14ベースからNソースN24を介してNソースN23に流れることができず、PウェルP14ベースから直接NソースN23に流れるようになる。このように、バイポーラトランジスタ1では、NソースN23とNソースN24との間にN型のMOS構造を設け、電子ELを伝えるチャネルを形成するようにしたので、このチャネルが正孔HLの移動を遮断するため、ベース電流Ibを小さくすることができる。以上に説明したように、バイポーラトランジスタ1では、コレクタ電流Icを大きくすることができる一方、ベース電流Ibを小さく抑えることができる。これにより、式1から明らかなように、電流増幅率hFEを大きくすることができる。特に、バイポーラトランジスタ1では、PウェルP14の表面の中央付近にNソースN23を小さく形成するとともに、そのNソースN23を取り囲むように、NソースN24を形成したので、効果的に電流増幅率hFEを大きくすることができる。すなわち、バイポーラトランジスタ1では、このように形成することにより、NソースN24第2のエミッタとPウェルP14ベースとの接合の面積を、NソースN23エミッタとPウェルP14ベースとの接合の面積よりも大きくすることができる。これにより、電子ELが、NソースN24第2のエミッタとPウェルP14ベースとの接合の面積が大きいため、多くの電子ELをNソースN24からPウェルP14に注入することができ、コレクタ電流Icを大きくすることができる。一方、NソースN23エミッタとPウェルP14ベースとの接合の面積が小さいため、PウェルP14ベースからNソースN23へ流れる正孔HLの数を少なくすることができる。このようにして、バイポーラトランジスタ1では、コレクタ電流Icを大きくする一方で、ベース電流Ibを小さく抑えることができ、電流増幅率hFEを大きくすることができる。次に、バイポーラトランジスタの重要な特性の1つであるアーリー効果について説明する。バイポーラトランジスタでは、ベース電流Ibによってコレクタ電流Icを制御する際、コレクタエミッタ間の電圧Vceによってコレクタ電流Icが変化しないことが望ましい。しかしながら、実際には、電圧Vceを大きくすると、アーリー効果によりコレクタ電流Icが変化してしまう。具体的には、例えば図1において、NウェルN12コレクタNソースN23エミッタ間の電圧Vceを大きくすると、PウェルP14ベースNウェルN12コレクタ間に大きい逆方向バイアスが印加される。このとき、この接合領域において、空乏層がPウェルP14側に広がる。これにより、いわゆるベース幅変調効果が生じて実効ベース幅が狭くなり、その結果、コレクタ電流Icが増加することとなる。アーリー効果の指標としては、しばしばアーリー電圧が用いられる。次に、アーリー電圧について説明する。図7は、バイポーラトランジスタの静特性を表すものである。図7は、いくつかのベース電流Ibを例に、コレクタ電流Icとコレクタエミッタ間の電圧Vceとの関係を示している。バイポーラトランジスタでは、電圧Vceが所定の電圧以上になると、電圧Vceが増すにつれてコレクタ電流Icがゆっくりと増加するようになる部分P。この部分の特性を電圧Vceの低い方向に外挿し、その外挿した線がコレクタ電流Ic=0の線横軸と交差するときの電圧Vceが、-VAである。ここで、VAはアーリー電圧である。アーリー電圧VAは、次式によって表すことができる。VA=-Vce1×Ic2-Vce2×Ic1/Ic2-Ic12ここで、Ic1は、図7に示したように、あるベース電流における、コレクタエミッタ間の電圧が電圧Vce1であるときのコレクタ電流であり、Ic2は、同じベース電流における、コレクタエミッタ間の電圧が電圧Vce2であるときのコレクタ電流である。このアーリー電圧VAは、高いほど望ましいものである。すなわち、図7に示したように、アーリー電圧VAが高いほど、部分Pの傾斜は少なくなり、電圧Vceによってコレクタ電流Icが変化しにくくなる。一般に、電流増幅率hFEとアーリー電圧VAとは相関がある。具体的には、例えば、アーリー電圧VAを高くするために、例えば不純物プロファイルを変更してベース側に空乏層が広がらないようにすると、ベース幅が広くなる。これにより、ベースにおける電子ELと正孔HLの再結合が生じやすくなり、ベース電流Ibが増加してしまうため、電流増幅率hFEが低下する。バイポーラトランジスタ1では、この関係を用いることにより、高い電流増幅率hFEと高いアーリー電圧VAを両立させることができる。すなわち、図1などに示す構成にしたことにより得られた高い電流増幅率hFEの一部を、アーリー電圧VAを高めるために利用することができる。具体的には、例えば、PウェルP14ベースにおける不純物プロファイルを変更することにより、電流増幅率hFEを若干減少させつつ、アーリー電圧VAを高めることができる。言い換えれば、本発明に係るバイポーラトランジスタ1は、電流増幅率hFEとアーリー電圧VAの積を大きくすることができるものである。すなわち、一般に、電流増幅率hFEとアーリー電圧VAには、上述したような相関があるため、例えば不純物プロファイルを変更するなどしても、これらの積であるhFEVA積を大きくしにくい。一方、バイポーラトランジスタ1では、図1などに示す構成にしたことにより、アーリー電圧VAを維持したまま電流増幅率hFEを高くすることができる。そして、この高くした電流増幅率hFEを、アーリー電圧VAを高めるために使用することができる。このように、バイポーラトランジスタ1では、hFEVA積自体を大きくすることができる。また、バイポーラトランジスタ1は、この例のように、通常のCMOS製造工程を用い、バイポーラトランジスタとMOSトランジスタ例えばNMOSトランジスタ8およびPMOSトランジスタ9を同じチップ上に形成する場合に、特に効果的である。すなわち、このような場合には、MOSトランジスタが寄生バイポーラ効果などにより誤動作しないようにするために、しばしば不純物プロファイルが調整される。この場合のプロセス条件は、バイポーラトランジスタにとっては必ずしも最適な条件ではないため、例えば、hFEVA積を大きくできない場合がある。このような場合でも、バイポーラトランジスタ1は、図1などに示す構成にすることにより、MOSトランジスタによる影響を抑えつつ、hFEVA積を大きくすることができる。比較例次に、比較例に係るバイポーラトランジスタ1Rについて説明するとともに、比較例と対比して本実施の形態の効果を説明する。バイポーラトランジスタ1Rは、一般的な縦型のNPNトランジスタである。図8は、本比較例に係るバイポーラトランジスタ1Rの断面構成を表すものである。バイポーラトランジスタ1Rは、本実施の形態に係るバイポーラトランジスタ1図1から、NソースN24、ゲート電極MG、ゲート酸化膜25を省いたものである。図9は、バイポーラトランジスタ1Rの詳細動作を模式的に表すものであり、Aは電子の動きを示し、Bは正孔の動きを示す。コレクタ、ベース、エミッタの各バイアス条件は、本実施の形態に係るバイポーラトランジスタ1の場合図4と同様である。本比較例に係るバイポーラトランジスタ1Rでは、図9Aに示したように、NソースN23エミッタは多数キャリアである電子を放出し、それらの電子がPウェルP14ベースに注入される。PウェルP14ベースに注入された電子の大部分は、PウェルP14内を拡散し、PウェルP14ベースとNウェルN12コレクタとの境界付近に到達した後、ベースコレクタ間の逆方向バイアスによりNウェルN12コレクタ側に移動する。このようにして、コレクタ電流Icが生じる。このとき、電子ELは、NソースN23のみから放出されるため、コレクタ電流Icは、それに応じて小さいものとなってしまう。一方、本実施の形態に係るバイポーラトランジスタ1では、NソースN23に加えてNソースN24を設けるとともに、NソースN23,N24間にN型のMOS構造を設け、NソースN23,N24間で電子ELを伝えるチャネルを形成した。これにより、図5Aに示したように、NソースN23エミッタだけでなく、NソースN24第2のエミッタもまた電子ELを放出することにより、コレクタ電流Icを大きくしつつ、図5Bに示したように、正孔HLがPウェルP14からNソースN23にのみ流れることにより、ベース電流Ibを小さく抑えることができる。このようにして、バイポーラトランジスタ1では、電流増幅率hFEを高くすることができ、hFEVA積自体を大きくすることができる。図10は、電流増幅率hFEとアーリー電圧VAの特性例を表すものである。図10において、実線で示した特性は、本実施の形態に係るバイポーラトランジスタ1の特性例を示し、破線で示した特性は、本比較例に係るバイポーラトランジスタ1Rの特性例を示す。この例では、本実施の形態に係るバイポーラトランジスタ1におけるhFEVA積は、本比較例に係るバイポーラトランジスタ1RにおけるhFEVA積に比べ、約3倍に高めることができる。このように、バイポーラトランジスタ1では、図1などに示したような構成にすることにより、電流増幅率hFEを高くすることができ、hFEVA積自体を大きくすることができる。これにより、電流増幅率hFEとアーリー電圧VAとの間で、特性の配分の自由度を高めることができる。[効果]以上のように本実施の形態では、NソースN24を設けるようにしたので、このNソースN24が第2のエミッタとして機能することによりコレクタ電流Icを大きくすることができ、電流増幅率を高くすることできる。また、本実施の形態では、NソースN23とNソースN24との間にN型のMOS構造を設けるようにしたので、電子を効率的に伝えるとともに、正孔を遮断することができ、電流増幅率を高くすることできる。また、本実施の形態では、NソースN23を取り囲むように、NソースN24を形成したので、効果的に電流増幅率を大きくすることができる。また、本実施の形態では、このような構成により電流増幅率を高くしたので、電流増幅率とアーリー電圧の積自体を大きくすることができ、高い電流増幅率と高いアーリー電圧とを両立することができる。また、本実施の形態では、不純物プロファイルの変更ではなく、このような構成により電流増幅率とアーリー電圧の積自体を大きくしたので、バイポーラトランジスタとMOSトランジスタを同じチップ上に形成する場合でも、MOSトランジスタの製造工程による影響を抑えつつ、電流増幅率とアーリー電圧の積自体を大きくすることができる。[変形例1-1]上記実施の形態では、第2のエミッタとして機能するNソースN24を設けたが、これに限定されるものではなく、このNソースN24を取り囲むように、さらに別のNソースを設けてもよい。以下に、その一例について詳細に説明する。図11,12は、本変形例に係るバイポーラトランジスタ1Bの一構成例を表すものであり、図11は断面構成を示し、図12は平面構成を示す。図11は、図12におけるXI-XI矢視方向の断面構成を示すものである。バイポーラトランジスタ1Bは、N型拡散層であるNソースN26を備えている。NソースN26は、PウェルP14の表面において、NソースN23を取り囲むNソースN24のさらに外側に、NソースN24を取り囲むように離間して形成されている。このNソースN26は、NソースN21,N23,N24と同じ工程によって同時に形成されるものである。PウェルP14における、NソースN24とNソースN26の間の領域の表面上には、ゲート酸化膜27およびゲート電極MG2がこの順に形成されている。ゲート電極MG2は、図示していないが、ゲート電極MGと接続され、例えば、電源電圧などの高い電圧が印加される。このNソースN26は、第3のエミッタとして機能するものである。具体的には、ゲート電極MG2、ゲート酸化膜27、およびPウェルP14におけるゲート酸化膜27の下の部分がN型のMOS構造を構成しており、NソースN24とNソースN26との間を導通させる役割を果たすことにより、NソースN24からNソースN26に電子が供給され、その結果、NソースN26が第3のエミッタとして機能する。この構成により、電子ELは、3つの経路によりPウェルP14ベースに注入される。すなわち、第1の経路は、従来のバイポーラトランジスタ1Rと同様に、電子ELが、NソースN23エミッタからPウェルP14ベースへ直接注入される経路である。第2の経路は、上記第1の実施の形態に係るバイポーラトランジスタ1と同様に、電子ELが、NソースN23エミッタからチャネルを介してNソースN24第2のエミッタに供給され、その後にこのNソースN24からPウェルP14ベースに注入される経路である。そして第3の経路は、電子ELが、このNソースN24第2のエミッタからさらにチャネルを介してNソースN26第3のエミッタに供給され、その後にこのNソースN26からPウェルP14ベースに注入される経路である。一方、NソースN23エミッタとNソースN24第2のエミッタとの間、およびNソースN24第2のエミッタとNソースN26第3のエミッタとの間で正孔HLの移動が遮断されるため、正孔HLは、PウェルP14ベースからNソースN24を介してNソースN23に流れることができず、また、PウェルP14ベースからNソースN26およびNソースN24を介してNソースN23に流れることができず、PウェルP14ベースから直接NソースN23に流れるようになる。これにより、バイポーラトランジスタ1Bでは、NソースN23エミッタだけでなく、NソースN24第2のエミッタおよびNソースN26第3のエミッタもまた電子ELを放出することにより、コレクタ電流Icを大きくしつつ、正孔HLはPウェルP14からNソースN23にのみ流れることにより、ベース電流Ibを小さく抑えることができる。このようにして、バイポーラトランジスタ1Bでは、電流増幅率hFEを高くすることができ、hFEVA積自体を大きくすることができる。なお、この例では、NソースN24を取り囲むようにNソースを1つだけ設けたが、これに限定されるものではなく、NソースN24を取り囲むように複数のNソースを設けてもよい。[変形例1-2]上記実施の形態では、バイポーラトランジスタ1はNPNトランジスタとしたが、これに限定されるものではなく、これに代えて、例えば、PNPトランジスタであってもよい。[変形例1-3]上記実施の形態では、バイポーラトランジスタ1を、通常のCMOS製造工程を用い、専用の工程の追加を行うことなく形成したが、これに限定されるものではなく、これに限定されるものではない。例えば、通常のCMOS製造工程に専用工程を追加し、例えば、NソースN23とNソースN24とを、異なる不純物プロファイルにより別々の工程により形成してもよいし、例えばベースやコレクタにおける不純物プロファイルをより最適なものに変更してもよい。また、MOSトランジスタとともに形成することに限定されるものではなく、例えば、バイポーラトランジスタの製造用に最適化されたバイポーラ製造工程を用いて形成するバイポーラトランジスタにも適用することができる。<2.第2の実施の形態>次に、第2の実施の形態に係るバイポーラトランジスタ2について説明する。本実施の形態は、MOS構造を用いずに、第2のエミッタを構成したものである。なお、上記第1の実施の形態に係るバイポーラトランジスタ1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。図13は、本実施の形態に係るバイポーラトランジスタ2の断面構成の一例を表すものである。バイポーラトランジスタ2は、N型拡散層であるNソースN31を備えている。NソースN31は、PウェルP14の表面において、NソースN23を取り囲むように離間して形成されている。NソースN31は、NソースN21,N23と同じ工程によって同時に形成されるものである。NソースN31とNソースN23との間隔、言い換えれば、PウェルP14のうちのNソースN31とNソースN23とに挟まれた部分の幅は、後述するように、NソースN23からPウェルP14に注入される電子のPウェルP14における拡散長よりも短くなっている。これにより、NソースN31は、後述するように、第2のエミッタとして機能する。すなわち、上記第1の実施の形態に係るバイポーラトランジスタ1では、MOS構造を設け、NソースN23とNソースN24との間にチャネルを形成することにより、NソースN24が第2のエミッタとして機能するようにしたが、本実施の形態に係るバイポーラトランジスタ2では、NソースN31とNソースN23との間隔を電子の拡散長よりも短い距離にすることにより、NソースN31が第2のエミッタとして機能するようにしている。なお、上記第1の実施の形態に係るバイポーラトランジスタ1と同様に、NソースN31第2のエミッタの上にはフィールド酸化膜17が形成され、NソースN31は、電極と直接的に接続しないようになっている。図14は、バイポーラトランジスタ2の詳細動作を模式的に表すものであり、Aは電子の動きを示し、Bは正孔の動きを示す。まず最初に、電子の動きについて説明する。バイポーラトランジスタ2では、図14Aに示したように、NソースN23エミッタは、多数キャリアである電子ELを放出し、それらの電子がPウェルP14ベースに注入される。PウェルP14ベースに注入された電子ELのうちの一部は、NソースN31の方向に拡散し、その拡散長よりも短い距離に配置されたNソースN31に到達する。このようにして、NソースN31は、NソースN23エミッタと導通し、NソースN31にエミッタの電位が伝わるため、NソースN23エミッタとPウェルP14ベースとの間が順方向バイアスの状態であるのと同様に、NソースN31とPウェルP14ベースとの間も順方向バイアスの状態になる。これにより、バイポーラトランジスタ2では、図14Aに示したように、NソースN23エミッタだけでなく、NソースN31からも電子ELが放出され、PウェルP14ベースに注入される。すなわち、NソースN31は、第2のエミッタとして機能する。PウェルP14ベースに注入された電子ELの大部分は、上記第1の実施の形態などの場合と同様に、PウェルP14内を拡散し、PウェルP14ベースとNウェルN12コレクタとの境界付近に到達した後、ベースコレクタ間の逆方向バイアスによりNウェルN12コレクタ側に移動する。このようにして、コレクタ電流Icが生じる。このように、バイポーラトランジスタ2では、NソースN23に加え、NソースN23から電子の拡散長よりも短い距離にNソースN31を設けたので、NソースN23エミッタだけでなく、NソースN31からも電子ELを放出することができ、コレクタ電流Icを大きくすることができる。次に、正孔の動きについて説明する。NソースN23,N31からPウェルP14ベースに注入された電子ELの一部は、PウェルP14内を拡散する過程において、PウェルP14の多数キャリアである正孔HLと再結合する。また、正孔HLは、PウェルP14ベースからNソースN23,N31に注入される。この再結合と、ベースからエミッタへの正孔HLの注入により、ベース電流Ibが生じる。その際、正孔HLの一部は、図14Bに示したように、PウェルP14ベースからNソースN31に向かって移動し、その後NソースN23に流れるものの、正孔HLの大部分は、図14Bに示したように、PウェルP14ベースからNソースN23エミッタに向かって流れる。これは、NソースN31は、NソースN23のように電極エミッタ電極MEに接続されておらず、NソースN23を介してエミッタ電極MEに接続されているためである。言い換えれば、NソースN31とNソースN23とが、電子ELの拡散により電気的に接続され、正孔HLにとっては、高いインピーダンスを介して接続されるためである。このように、NソースN23エミッタとNソースN31第2のエミッタとの間で正孔HLの移動が抑制されるため、正孔HLは、PウェルP14ベースからNソースN31を介してNソースN23に流れることが抑制され、その大部分がPウェルP14ベースから直接NソースN23に流れるようになり、これによりベース電流Ibを小さく抑えることができる。上述したように、バイポーラトランジスタ2では、コレクタ電流Icを大きくすることができるとともに、ベース電流Ibを小さく抑えることができる。これにより、式1から明らかなように、電流増幅率hFEを大きくすることができ、hFEVA積自体を大きくすることができる。以上のように本実施の形態では、NソースN23から、電子の拡散長よりも短い距離にNソースN31を設けるようにしたので、このNソースN31が第2のエミッタとして機能することによりコレクタ電流Icを大きくすることができ、電流増幅率を高くすることできる。また、本実施の形態では、NソースN23とNソースN31との間隔を、電子の拡散長よりも短くしたので、電子を効率的に伝えるとともに、正孔の移動を制限することができ、電流増幅率を高くすることできる。また、本実施の形態では、NソースN23から、電子の拡散長よりも短い距離にNソースN31を設け、外部から電圧を印加することなくNソースN31が第2のエミッタとして機能するようにしたので、簡易な構成で、電流増幅率を高めることができる。また、本実施の形態では、NソースN23を取り囲むように、NソースN31を形成したので、上記第1の実施の形態の場合と同様に、効果的に電流増幅率を大きくすることができる。また、本実施の形態では、このような構成により電流増幅率を高くしたので、電流増幅率とアーリー電圧の積自体を大きくすることができ、高い電流増幅率と高いアーリー電圧とを両立することができる。また、本実施の形態では、不純物プロファイルの変更ではなく、このような構成により電流増幅率とアーリー電圧の積自体を大きくしたので、バイポーラトランジスタとMOSトランジスタを同じチップ上に形成する場合でも、MOSトランジスタによる影響を抑えつつ、電流増幅率とアーリー電圧の積自体を大きくすることができる。[変形例2-1]例えば、本実施の形態に、上記第1の実施の形態の変形例1-1~1-3を適用してもよい。以下に、一例として、本実施の形態に変形例1-1を適用した場合について説明する。図15は、本変形例に係るバイポーラトランジスタ2Bの断面構成の一例を表すものである。バイポーラトランジスタ2Bは、N型拡散層であるNソースN32を備えている。NソースN32は、PウェルP14の表面において、NソースN23を取り囲むNソースN31のさらに外側に、NソースN31を取り囲むように離間して形成されている。このNソースN32は、この例では、NソースN21,N23,N31と同じ工程によって同時に形成されるものである。NソースN31とNソースN32との間隔は、電子のPウェルP14における拡散長よりも短くなっている。これにより、このNソースN32は、第3のエミッタとして機能する。これにより、バイポーラトランジスタ2Bでは、NソースN23エミッタだけでなく、NソースN31第2のエミッタおよびNソースN32第3のエミッタからも電子ELを放出することにより、コレクタ電流Icを大きくしつつ、大部分の正孔HLがPウェルP14からNソースN23に直接流れることにより、ベース電流Ibを小さく抑えることができる。このようにして、バイポーラトランジスタ2Bでは、電流増幅率hFEを高くすることができ、hFEVA積自体を大きくすることができる。<3.第3の実施の形態>次に、第3の実施の形態に係るバイポーラトランジスタ3について説明する。本実施の形態は、第1の実施の形態に係るバイポーラトランジスタ1において、第2のエミッタとして機能するNソースN24のさらに外側に、第2の実施の形態に係るNソースを設けたものである。なお、上記第1および第2の実施の形態に係るバイポーラトランジスタ1,2と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。図16は、本実施の形態に係るバイポーラトランジスタ3の断面構成の一例を表すものである。バイポーラトランジスタ3は、N型拡散層であるNソースN33を備えている。NソースN33は、PウェルP14の表面において、NソースN24第2のエミッタを取り囲むように離間して形成されている。NソースN33は、この例では、NソースN21,N23,N24と同じ工程によって同時に形成されるものである。NソースN33とNソースN24との間隔は、後述するように、NソースN24からPウェルP14に注入される電子のPウェルP14における拡散長よりも短くなっている。これにより、NソースN33は、後述するように、第3のエミッタとして機能する。なお、上記第2の実施の形態に係るバイポーラトランジスタ2と同様に、NソースN33第3のエミッタの上にはフィールド酸化膜17が形成され、NソースN33は、電極と直接的に接続しないようになっている。図17は、バイポーラトランジスタ3の詳細動作を模式的に表すものであり、Aは電子の動きを示し、Bは正孔の動きを示す。まず最初に、電子の動きについて説明する。バイポーラトランジスタ3では、図17Aに示したように、NソースN23エミッタは、多数キャリアである電子ELを放出し、その電子ELが、PウェルP14ベースに注入される。それと同時に、上記第1の実施の形態に係るバイポーラトランジスタ1と同様に、PウェルP14におけるゲート電極MGおよびゲート酸化膜25のすぐ下の領域にチャネルが形成され、NソースN24とNソースN23とが導通する。そして、NソースN23は、このチャネルを介してNソースN24に対して電子ELを供給し、その電子ELがこのNソースN24からPウェルP14ベースに注入される。すなわち、NソースN24は、第2のエミッタとして機能する。さらに、NソースN24第2のエミッタからPウェルP14ベースに注入された電子ELのうちの一部は、上記第2の実施の形態に係るバイポーラトランジスタ2と同様に、NソースN33の方向に拡散し、その拡散長よりも短い距離に配置されたNソースN33に到達することにより、NソースN33とNソースN24第2のエミッタとが導通する。このようにして、NソースN24は、NソースN33に対して電子ELを供給し、その電子ELがこのNソースN33からPウェルP14ベースに注入される。すなわち、NソースN33は、第3のエミッタとして機能する。つまり、バイポーラトランジスタ3では、電子ELは、3つの経路によりPウェルP14ベースに注入される。すなわち、第1の経路は、従来のバイポーラトランジスタ1Rと同様に、電子ELが、NソースN23エミッタからPウェルP14ベースへ直接注入される経路である。第2の経路は、上記第1の実施の形態に係るバイポーラトランジスタ1と同様に、電子ELが、NソースN23エミッタからチャネルを介してNソースN24第2のエミッタに供給され、その後にこのNソースN24からPウェルP14ベースに注入される経路である。そして第3の経路は、電子ELが、このNソースN24第2のエミッタからNソースN33第3のエミッタに供給され、その後にこのNソースN33からPウェルP14ベースに注入される経路である。PウェルP14ベースに注入された電子ELの大部分は、上記第1の実施の形態などの場合と同様に、PウェルP14内を拡散し、PウェルP14ベースとNウェルN12コレクタとの境界付近に到達した後、ベースコレクタ間の逆方向バイアスによりNウェルN12コレクタ側に移動する。このようにして、コレクタ電流Icが生じる。このように、バイポーラトランジスタ2では、NソースN23に加え、NソースN24,N33を設けたので、NソースN23エミッタだけでなく、NソースN31からも電子ELを放出することができ、コレクタ電流Icを大きくすることができる。次に、正孔の動きについて説明する。NソースN23,N24,N33からPウェルP14ベースに注入された電子ELの一部は、PウェルP14内を拡散する過程において、PウェルP14の多数キャリアである正孔HLと再結合する。また、正孔HLは、PウェルP14ベースからNソースN23エミッタに注入される。この再結合と、ベースからエミッタへの正孔HLの注入により、ベース電流Ibが生じる。その際、正孔HLは、図17Bに示したように、PウェルP14ベースからNソースN23エミッタにのみ向かって流れ、NソースN24第2のエミッタやNソースN33第3のエミッタに向かって流れることはない。すなわち、第1の実施の形態の場合と同様に、NソースN23エミッタとNソースN24第2のエミッタとの間のMOS構造は、N型のMOS構造であり、電子ELを伝えることはできるものの、正孔HLを伝えることはできない。これにより、NソースN23エミッタとNソースN24第2のエミッタおよびNソースN33第3のエミッタとの間で正孔HLの移動が遮断されるため、正孔HLは、PウェルP14ベースからNソースN23エミッタにのみ向かって流れることとなり、ベース電流Ibを小さく抑えることができる。上述したように、バイポーラトランジスタ3では、コレクタ電流Icを大きくすることができるとともに、ベース電流Ibを小さく抑えることができる。これにより、式1から明らかなように、電流増幅率hFEを大きくすることができ、hFEVA積自体を大きくすることができる。以上のように本実施の形態では、NソースN24から、電子の拡散長よりも短い距離にNソースN33を設けるようにしたので、このNソースN33が第3のエミッタとして機能することによりコレクタ電流Icを大きくすることができ、電流増幅率を高くすることできる。また、本実施の形態では、NソースN23とNソースN24との間にのみMOS構造を設けるようにしたので、より簡易な構造を実現することができる。その他の効果は、上記第1の実施の形態の場合と同様である。[変形例3-1]上記実施の形態では、第1の実施の形態に係るバイポーラトランジスタ1において、第2のエミッタとして機能するNソースN24のさらに外側に、第2の実施の形態に係るNソースを設けたが、これに限定されるものではない。例えば、これに代えて、第2の実施の形態に係るバイポーラトランジスタ2において、第2のエミッタとして機能するNソースN31のさらに外側に、第1の実施の形態に係るゲート酸化膜25、ゲート電極MG、NソースN24を設けてもよい。[変形例3-2]例えば、本実施の形態に、上記第1の実施の形態の変形例1-1~1-3を適用してもよい。以上、いくつかの実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。例えば、上記の各実施の形態では、第2のエミッタとして機能するNソースを矩形状に形成したが、これに限定されるものではなく、これに代えて、例えば、多角形状に形成してもよいし、円状に形成してもよい。また、例えば、上記各実施の形態では、エミッタとして機能するNソースN23を、基板面内において全方向から取り囲むように、第2のエミッタとして機能するNソースを形成したが、これに限定されるものではなく、これに代えて、例えば、3方向から取り囲むように、このNソースを形成してもよい。また、例えば、上記の各実施の形態では、エミッタとして機能するNソースN23を取り囲むように、第2のエミッタとして機能するNソースを形成したが、これに限定されるものではなく、これに代えて、例えば、第2のエミッタとして機能するNソースを、一方向に延伸するように形成してもよい。以下に、第1の実施の形態に係るバイポーラトランジスタ1に対して本変形例を適用した場合の一例について詳細に説明する。図18は、本変形例に係るバイポーラトランジスタ1Cの平面構成の一例を表すものである。図18におけるI2-I2矢視方向の断面構成は、図1に示したものと同様である。バイポーラトランジスタ1Cでは、図18に示したように、PウェルP14の表面において、第2のエミッタとして機能するNソースN24、PソースP22、NソースN21などが、図18の上下方向に延伸するように2本ずつ形成される。これらは、PウェルP14の表面の中央付近に形成されたNソースN23を挟んで、図18の左右にそれぞれ1つずつ配置される。具体的には、2つのNソースN24が、PウェルP14の表面の中央付近に形成されたNソースN23を挟むように、このNソースN23の左右に配置される。そして、2つのPソースP22が、これらの2本のNソースN24などを挟むように配置され、さらに、2つのNソースN21が、これらの2本のPソースP22をさらに挟むように配置される。NソースN23と、その両側に形成されたNソースN24の間の領域には、ゲート電極MG等が形成されている。また、この例では、NソースN24、PソースP22、NソースN21は、その延伸方向の長さが、NソースN23の同方向の長さよりも長くなるように形成されている。この構成により、バイポーラトランジスタ1Cでは、上記実施の形態に係るバイポーラトランジスタ1と同様に、電流増幅率hFEを高くすることができ、hFEVA積自体を大きくすることができる。また、例えば、上記の各実施の形態では、バイポーラトランジスタは、縦型のトランジスタとしたが、これに限定されるものではなく、これに代えて、例えば、横型のトランジスタにしてもよい。なお、本技術は以下のような構成とすることができる。1基板の表面に形成された第1導電型のベースと、前記ベースの表面に形成された第2導電型のエミッタと、前記ベースの表面において前記エミッタと離間して配置され、前記エミッタから第1の種類のキャリアを受け取るとともに、その第1の種類のキャリアを前記ベースへ注入する、第2導電型のドープ領域と、前記ベースを挟んで、前記エミッタおよび前記ドープ領域の反対側に形成された、第2導電型のコレクタとを備えた半導体デバイス。2前記エミッタと前記ドープ領域の間のベースの表面上に、絶縁膜を介して形成されたゲート電極を備えた前記1に記載の半導体デバイス。3前記エミッタと前記ドープ領域の間のベースの表面には、動作時において、前記第1の種類のキャリアを伝えるチャネルが形成される前記2に記載の半導体デバイス。4前記エミッタと前記ドープ領域との間隔は、前記ベースにおける前記第1の種類のキャリアの拡散長よりも短い前記1に記載の半導体デバイス。5前記エミッタと前記ドープ領域とは、深さ方向に同じ不純物プロファイルを有する前記1から4のいずれかに記載の半導体デバイス。6前記ドープ領域は、前記ベースの表面において、前記エミッタを取り囲むように形成されている前記1から5のいずれかに記載の半導体デバイス。7前記ドープ領域は、一方向に延伸するように形成されるとともに、前記エミッタを挟んで2列に配置された前記1から5のいずれかに記載の半導体デバイス。8前記ドープ領域の長辺は、前記エミッタの長辺よりも長い前記7に記載の半導体デバイス。9前記ベースの表面において、前記ドープ領域を挟んで前記エミッタの反対側に、前記ドープ領域と離間して配置され、前記ドープ領域から前記第1の種類のキャリアを受け取るとともに、その第1の種類のキャリアを前記ベースへ注入する、第2導電型の他のドープ領域をさらに備えた前記1から8のいずれかに記載の半導体デバイス。10前記ドープ領域と前記他のドープ領域との間隔は、前記ベースにおける前記第1の種類のキャリアの拡散長よりも短い前記9に記載の半導体デバイス。11前記コレクタは、基板の内部における前記ベースの下に形成された前記1から10のいずれかに記載の半導体デバイス。12前記ドープ領域の表面は、絶縁膜により覆われている前記1から11のいずれかに記載の半導体デバイス。13前記第1の種類のキャリアは、前記エミッタおよび前記ドープ領域における多数キャリアである前記1から12のいずれかに記載の半導体デバイス。"