"交流電圧を整流平滑し、所定の直流電圧に変換するスイッチング電源装置であって、前記スイッチング電源装置に備えられるトランスと、前記トランスには少なくとも1次巻線と2次巻線とが備えられ、前記2次巻線にはダイオードとコンデンサからなる2次側整流平滑回路と、前記2次側整流平滑回路の電圧を、抵抗を介して検出して前記所定の直流電圧に制御するための信号を送出するエラーアンプを備え、前記2次巻線には、前記2次巻線に発生するパルス電圧を整流し積分して電圧を検出する手段を備えた電圧切替回路を備え、前記電圧切替回路は前記積分した電圧が予め定められた電圧未満になった場合に、前記エラーアンプの検出抵抗値を変化させて、前記所定の直流電圧よりも低い待機電圧にすることを特徴とするスイッチング電源装置。前記スイッチング電源装置は、オンオフ方式のDC-DCコンバータから構成され、前記検出回路はスイッチングオフ時の前記2次巻線に発生するパルス電圧を整流し積分して電圧を検出することを特徴とする請求項1記載のスイッチング電源装置。交流電圧を整流平滑し、所定の直流電圧に変換するスイッチング電源装置であって、前記スイッチング電源装置に備えられるトランスと、前記トランスには少なくとも1次巻線と2次巻線とが備えられ、前記2次巻線にはダイオードとコンデンサからなる2次側整流平滑回路と、前記2次側整流平滑回路の電圧を出力電圧として負荷に供給し、前記2次側整流平滑回路の電圧を、抵抗を介して検出して前記所定の直流電圧に制御するための信号を送出するエラーアンプを備え、前記2次巻線には、前記2次巻線に発生するパルス電圧を整流し抵抗とコンデンサにより積分して時定数を検出する機能を備えた第1の電圧切替回路と、前記第1の電圧切替回路よりも時定数が短く設定された第2の電圧切替回路を備え、前記第1の電圧切替回路は前記2次巻線に発生するパルス電圧が予め定められた第1の時定数未満になった場合に、前記エラーアンプの検出抵抗値を変化させて、前記所定の直流電圧よりも低い待機電圧に切り換える手段を備え、前記第2の電圧切替回路は前記2次巻線に発生するパルス電圧が予め定められた第2の時定数未満になった場合に、前記エラーアンプの検出抵抗値を変化させて、前記所定の直流電圧よりも低く、かつ前記待機電圧より高い電圧に切り換える手段を備えたことを特徴とするスイッチング電源装置。前記スイッチング電源装置は、オンオフ方式のDC-DCコンバータから構成され、前記第1の電圧切替回路と前記第2の電圧切替回路はスイッチングオフ時の前記2次巻線に発生するパルス電圧を整流し積分して電圧を検出することを特徴とする請求項3記載のスイッチング電源装置。前記第1の電圧切替回路による出力電圧の切り替えは、2次側整流平滑回路の容量と出力端子に接続される負荷容量との総和と負荷電流とにより低下した出力電圧が第2の電圧切替回路による切替られた電圧に達する時間において、前記第1の電圧切替回路の時定数よりも長い場合に行われることを特徴とする請求項3乃至請求項4記載のスイッチング電源装置。しかし、特許文献1では出力に電流検出抵抗を配して出力電流を監視するため、常時、電流検出抵抗の損失が生じる。また、無負荷軽負荷~定格電流までを1つの検出抵抗で賄うには、少なくとも軽負荷時の出力電流を正確に検出できるだけの検出電圧が必要であり、電流検出抵抗値を前述の検出値に設定すると、定格電流が流れた時の抵抗損失が出力電流の2乗に比例するので甚大になってしまう問題がある。すなわち、無負荷軽負荷時の消費電力を改善できても、定格負荷時の消費電力を増大してしまうおそれがあった。そこで本発明では従来技術を鑑み、無負荷軽負荷時の検出を、トランスの2次巻線に生じるパルス電圧信号を基に判断し、出力電流を検出せずに無負荷軽負荷時の出力電圧を低電圧に切り換えて消費電力を削減することを提案する。交流電圧を整流平滑し、所定の直流電圧に変換するスイッチング電源装置であって、スイッチング電源装置に備えられるトランスと、トランスには少なくとも1次巻線と2次巻線とが備えられ、2次巻線にはダイオードとコンデンサからなる2次側整流平滑回路と、2次側整流平滑回路の電圧を、抵抗を介して検出して所定の直流電圧に制御するための信号を送出するエラーアンプを備え、2次巻線には、2次巻線に発生するパルス電圧を整流し積分して電圧を検出する手段を備えた電圧切替回路を備え、電圧切替回路は積分した電圧が予め定められた電圧未満になった場合に、エラーアンプの検出抵抗値を変化させて、所定の直流電圧よりも低い待機電圧にすることを特徴とする。また、前記スイッチング電源装置は、オンオフ方式のDC-DCコンバータから構成され、電圧切替回路はスイッチングオフ時の前記2次巻線に発生するパルス電圧を整流し積分して電圧を検出することを特徴とする。また、交流電圧を整流平滑し、所定の直流電圧に変換するスイッチング電源装置であって、スイッチング電源装置に備えられるトランスと、トランスには少なくとも1次巻線と2次巻線とが備えられ、2次巻線にはダイオードとコンデンサからなる2次側整流平滑回路と、2次側整流平滑回路の電圧を出力電圧として負荷に供給し、2次側整流平滑回路の電圧を、抵抗を介して検出して所定の直流電圧に制御するための信号を送出するエラーアンプを備え、2次巻線には、2次巻線に発生するパルス電圧を整流し抵抗とコンデンサにより積分して時定数を検出する機能を備えた第1の電圧切替回路と、第1の電圧切替回路よりも時定数が短く設定された第2の電圧切替回路を備え、第1の電圧切替回路は2次巻線に発生するパルス電圧が予め定められた第1の時定数未満になった場合に、エラーアンプの検出抵抗値を変化させて、所定の直流電圧よりも低い待機電圧に切り換える手段を備え、第2の電圧切替回路は2次巻線に発生するパルス電圧が予め定められた第2の時定数未満になった場合に、エラーアンプの検出抵抗値を変化させて、所定の直流電圧よりも低く、かつ待機電圧より高い電圧に切り換える手段を備えたことを特徴とする。また、スイッチング電源装置は、オンオフ方式のDC-DCコンバータから構成され、第1の電圧切替回路と第2の電圧切替回路はスイッチングオフ時の2次巻線に発生するパルス電圧を整流し積分して電圧を検出することを特徴とする。また、第1の電圧切替回路による出力電圧の切り替えは、2次側整流平滑回路の容量と出力端子に接続される負荷容量との総和と負荷電流とにより低下した出力電圧が第2の電圧切替回路による切替られた電圧に達する時間において、第1の電圧切替回路の時定数よりも長い場合に行われることを特徴とする。本発明によれば、無負荷軽負荷状態を電流検出抵抗により検出しないので、定格負荷状態における電流検出抵抗の電力損失と部品を無くし、無負荷~軽負荷における出力電圧の切り替え機能と定格負荷状態での効率向上とを両立し、負荷状態の全域で省エネ効果を得ることができる。次に、本発明による実施形態を、図面を参照して具体的に説明する。図1は、本発明の実施例1であるスイッチング電源装置1の回路構成を示した図である。図1は、フライバック方式スイッチング電源回路を示し、交流電源を整流器DB1と平滑コンデンサC1により整流平滑した電圧は、トランスTの1次巻線Pを介して接続されたスイッチング素子Q1のオンオフ動作により、前述のオフ期間にトランスTの2次巻線Sに出力される。2次巻線Sの電圧はダイオードD3及び平滑コンデンサC5により整流平滑された出力電圧が負荷に供給され、出力電圧は抵抗R4,R5により分圧された出力電圧がエラーアンプIC2に入力され、エラーアンプIC2に内蔵される図示しない基準電圧Vrと分圧された出力電圧とが比較され、その差分が誤差信号としてフォトカプラPC1-1、PC1-2を介して1次側の制御回路IC1にフィードバック制御される。1次側の制御回路IC1は、フォトカプラPC1-2のフィードバック信号に基づき、スイッチング素子Q1のオンオフ信号のパルス制御を行い、出力電圧が一定になるように制御する。ここで、制御回路IC1は、無負荷軽負荷状態において間欠発振する機能を持った制御回路である。制御回路IC1は、スイッチング素子であるMOSFETQ1に流れるドレイン電流を抵抗R2で検出し、または、フィードバック信号電圧を所定のしきい電圧と比較し、しきい値未満の場合、または、ドレイン電流の検出電流が所定の値以下の場合には、スイッチング発振周波数を間欠発振に切り換えて制御している。本発明では、2次巻線Sの端子間に無負荷軽負荷時の出力電圧を切り替える切替回路2を接続している。切替回路2は、ダイオードD4、コンデンサC6、抵抗R6~10、ツェナーダイオードZD1、NPNトランジスタQ2からなり、トランスTの2次巻線電圧を整流し積分して電圧信号を得て、無負荷軽負荷状態では間欠発振することによる前述の電圧信号の低下を検出して、出力電圧を切り替えるものである。切替回路2は、2次巻線Sの端子間にダイオードD4と抵抗R7、及びコンデンサC6と抵抗R8からなる並列回路とが直列に接続され、スイッチング素子Q1のオフ期間に生じる2次巻線Sに生じるパルス電圧を整流平滑及び積分する。コンデンサC6と抵抗R8からなる並列回路の両端子にはツェナーダイオードZD1と抵抗R9と抵抗R10の直列回路が接続され、抵抗R10の両端子にNPNトランジスタQ2のベースエミッタが接続される。NPNトランジスタQ2のコレクタ端子は、抵抗R6を介してエラーアンプIC2の出力電圧検出端子R及び抵抗R4、R5の接続点に接続されている。図2は実施例1の各部の信号を示すタイミングチャートである。図2に示す負荷電流ILは時刻t0から時刻t2にかけて徐々に負荷電流が減少していき、時刻t2~t5にかけて軽負荷状態が続く。また、切替回路2のコンデンサC6の電圧Vc6も負荷電流に比例して電圧が減少する。ここで、負荷電流が軽負荷電流となる時刻t1以降に、スイッチング素子Q1のドレインソース電圧Vdsは間欠発振状態になり、切替回路2のコンデンサC6の電圧Vc6にリップルが生じ、時刻t3において電圧Vc6はツェナーダイオードZD1のツェナー電圧とNPNトランジスタQ2のベースエミッタ電圧とを加算した電圧Vzよりも低下する。従って、時刻t3においてNPNトランジスタQ2はオフし、エラーアンプIC2の出力電圧検出端子とNPNトランジスタQ2のコレクタ間に接続されている抵抗R6が解放され、エラーアンプIC2の出力電圧検出端子は、上昇する。すなわち、NPNトランジスタQ2は定格負荷及び軽負荷を検出しない時刻t3までの負荷電流状態時にはオン動作している。NPNトランジスタQ2のコレクタ端子は、抵抗R6を介して2次側エラーアンプIC2の出力電圧検出端子に接続され、抵抗R5とR6が並列接続されている状態になって出力の定格電圧を検出している。従って、図2で示す時刻t3において軽負荷電流となると、NPNトランジスタQ2がオフする。NPNトランジスタQ2のオフにより、抵抗R6が解放されて2次側エラーアンプIC2の検出端子電圧は上昇するので、図示しない基準電圧Vrと抵抗R4とR5の分圧電圧とを比較して、差分の電圧に基づいて1次側の制御回路IC1へフィードバック制御される。即ち、抵抗R4とR5に基づく、時刻t3以前の定格電圧より低い待機電圧へ切り替わる。ここで、出力電圧の定格電圧と待機電圧は、以下の設定になる。Vr:2次側エラーアンプIC2の基準電圧定格電圧:Vr×R4R5R6/R5R6式1待機電圧:Vr×R4R5/R5式2出力電圧切替後の低出力電圧から定格電圧に戻るには、負荷電流ILを増やすことで2次巻線Sのパルス電圧幅は増加する。時刻t4から負荷電流は増加し、ともに切替回路2のコンデンサC6の電圧Vc6は上昇し、時刻t5に電圧Vzを超える。このため時刻t5においてNPNトランジスタQ2がオフからオン状態に切り替わり、時刻t6において式1に示される定格電圧に復帰する。以上により、負荷電流ILを電流検出抵抗で検出することなく、切替回路2により無負荷軽負荷を判定し、出力電圧の設定を定格電圧から待機電圧へ切り替える機能を備え、電流検出抵抗による損失を低減し、負荷電流が流れている場合の効率を向上することができる。図3に本発明の実施例2であるスイッチング電源装置1aの回路構成を示した図である。なお、図1と実質的に同一の部分には同一の参照符号を付してその説明を省略する。実施例2は、無負荷軽負荷時の待機電圧に移行する負荷電流値を確実に設定するため、第2の出力電圧切替回路3を追加する。第2の出力電圧切替回路3は、2次巻線Sの端子間にダイオードD5と、コンデンサC7とが直列接続され、スイッチング素子Q1のオフ期間に生じる2次巻線Sに生じるパルス電圧を整流平滑する。さらにコンデンサC7には抵抗R12、R13の直列回路が並列に接続され、抵抗R13の両端にはNPNトランジスタQ3のベースエミッタ端子が接続されている。NPNトランジスタQ3のコレクタ端子には抵抗R11を介して2次側エラーアンプIC2の出力電圧検出端子Rに接続され、抵抗R5とR6とR11が出力電圧検出端子RとGND間に並列接続されて、出力の定格電圧を検出している。図4は実施例2の各部の信号を示すタイミングチャートである。図4に示す負荷電流ILは時刻t10から時刻t12にかけて徐々に負荷電流が減少していき、時刻t12~t14にかけて軽負荷状態が続く。また、切替回路2のコンデンサC6の電圧Vc6も負荷電流に比例して電圧が減少する。ここで、負荷電流が軽負荷電流となる時刻t11以降に、スイッチング素子Q1のドレインソース電圧Vdsは間欠発振状態になり、切替回路2のコンデンサC6の電圧Vc6にリップルが生じ、時刻t12において電圧Vc6はツェナーダイオードZD1のツェナー電圧とNPNトランジスタQ2のベースエミッタ電圧とを加算した電圧Vzよりも低下する。従って、時刻t3においてNPNトランジスタQ2はオフし、エラーアンプIC2の出力電圧検出端子とNPNトランジスタQ2のコレクタ間に接続されている抵抗R6が解放され、エラーアンプIC2の出力電圧検出端子は、上昇する。従って、NPNトランジスタQ2のオンオフ動作による出力電圧切替は実施例1と同様であるが、出力電圧切替に至る細部は異なり、以下に説明する。図5は、図4に示す時刻t11~t13近傍を拡大した実施例2の各部の信号を示すタイミングチャートである。ここで、図5では、図4に示す2次側エラーアンプIC2の出力電圧検出端子Rの抵抗値に変えて、2次側エラーアンプIC2の出力電圧検出端子電圧に置き換えて示す。2次側エラーアンプIC2の出力電圧検出端子電圧は、図示しない2次側エラーアンプIC2の基準電圧Vr以上の電圧にあって、スイッチング素子Q1のオンオフに伴いリップル電圧が重畳されている。スイッチング素子Q1のオフ直後はコンデンサC5~C7及び負荷側のコンデンサC10への充電が行われ、2次側エラーアンプIC2の出力電圧検出端子電圧は微増する。次に第2の出力電圧切替回路3の時定数時間td2の期間は負荷電流とコンデンサC5及び負荷側のコンデンサC10の放電期間となり微減する。第2の出力電圧切替回路2の時定数時間td2はコンデンサC7及び抵抗R12、R13による放電時定数を示し、コンデンサC5~C7及び負荷側のコンデンサC10への充電後からNPNトランジスタQ3がオン状態からオフに移行するまでの時間を示す。時定数時間td2を経過するとNPNトランジスタQ3はオフするので、抵抗R11はGND端子から解放され、2次側エラーアンプIC2の出力電圧検出端子~GND間の抵抗値は抵抗R5とR6の並列抵抗値へと切り替わり、電圧の変化として、図で示すV2分上昇する。このため、2次側エラーアンプIC2の出力電圧検出端子が電圧V2上昇することにより、基準電圧Vrに達するまでの時間が延び、結果としてスイッチング素子Q1のスイッチングオンするタイミングは延長される。ここで、スイッチング素子Q1のスイッチング周期Tsが、第1の出力電圧切替回路2の時定数時間td1を超えると、第1の出力電圧切替回路2のNPNトランジスタQ2はオフし、2次側エラーアンプIC2の出力電圧検出端子~GND間の抵抗値は、抵抗R5単体の抵抗値へと切り替わる。この時の2次側エラーアンプIC2の出力電圧検出端子電圧は、電圧の変化として、図で示すV1電圧分が上昇する。すなわち、出力電圧の設定は定格電圧から待機電圧へ切り替わることになる。ここで、実施例2の出力電圧は下記の設定となる。定格電圧を出力している状態は、第1の出力電圧切替回路2及び第2の出力電圧切替回路3のNPNトランジスタQ2,Q3はオン状態にあるので、式3となる。定格電圧:Vref×R11/R11式3次に、軽負荷時にはスイッチング素子Q1のスイッチングが間欠発振状態となって、第2の出力電圧切替回路3が時定数td2後にオフ状態になると、次回のスイッチング開始する出力電圧は下記の式になる。定格電圧td1後:Vref×/式4従って、実施例2の定格電圧は抵抗R11で決められたヒステリシス電圧を持って式3~式4の電圧が出力されることになる。実施例2の間欠発振周期のスイッチングオフ期間は、式3の電圧から式4の電圧に低下するまでの期間に相当するが、ヒステリシス電圧分下がるパラメータは、2次側エラーアンプIC2の回路電流負荷電流ILの合計値と出力平滑コンデンサC5及び負荷コンデンサC10との容量の合計値との時定数による。ここで、2次側エラーアンプIC2の回路電流と出力平滑コンデンサC5及び負荷コンデンサC10の容量は固定されているので、間欠発振周期のオフ期間は負荷電流に反比例することになる。ここで、出力電圧が定格電圧から待機電圧に切り替わる条件は下記の式になる。出力平滑コンデンサC5及び負荷コンデンサC10との容量を各々c5、c10とし、2次側エラーアンプIC2の回路電流をIEとする。CV=itの関係式から、V2>ILIE×td1/c5c10式5これを整理して、待機電圧へ切り替える負荷電流に表示を置き換えると、IL<{V2×c5c10/td1}-IE式6従って、出力電圧切替を行いたい負荷電流ILを、第1の出力電圧切替回路2の時定数td1と第2の出力電圧切替回路3の抵抗R11で決められたヒステリシス電圧V2から設定することが可能になる。なお、待機電圧から定格電圧への復帰は、実施例1と同様に、コンデンサC6の充電電圧がしきい値Vzを超えることにより行われる。また、第2の出力電圧切替回路3は、無負荷軽負荷時の出力電圧を、V2のヒステリシス電圧分の微小な変化を得るため、出力電圧精度を超えない範囲に設定する。以上、本発明を実施形態で具体的に説明したが、本発明は上記実施形態に限定されないことは言うまでもなく、本発明の主旨を逸脱しない範囲で変形して実施できる。"