第1入力端子及び出力端子と、反転入力端子と非反転入力端子とを有する演算増幅器と、上記第1入力端子と上記演算増幅器の上記反転入力端子との間に設けられる第1入力抵抗回路と、上記出力端子と上記演算増幅器の上記反転入力端子との間に設けられる帰還抵抗回路とを有し、上記演算増幅器の非反転入力端子は基準電位に接続され、上記第1入力抵抗回路は、互いに温度係数の異なる第1抵抗とMOSトランジスタを含む第2抵抗とが直列接続され、上記帰還抵抗回路は、互いに温度係数の異なる第3抵抗とMOSトランジスタを含む第4抵抗とが直列接続され、上記第2抵抗のMOSトランジスタのソースドレイン経路は、上記第1抵抗と上記演算増幅器の反転入力端子との間に設けられ、上記第4抵抗のMOSトランジスタのソースドレイン経路は、上記第3抵抗と上記演算増幅器の反転入力端子との間に設けられ、上記第2抵抗及び上記第4抵抗のMOSトランジスタの基板電位は、上記演算増幅器の反転入力端子の電位とされる演算増幅回路。請求項1において、制御回路を有し、上記第2抵抗及び上記第4抵抗はそれぞれ、並列接続される複数のMOSトランジスタを有し、上記制御回路は、上記第2抵抗回路及び上記第4抵抗それぞれの複数のMOSトランジスタのオン/オフを制御する演算増幅回路。請求項2において、上記第2抵抗及び上記第4抵抗はそれぞれ、複数のMOSトランジスタと該MOSトランジスタのソースドレイン経路に直列接続される抵抗とが並列接続されており、上記第2抵抗及び上記第4抵抗のMOSトランジスタのソースドレイン経路は、該MOSトランジスタに上記直列接続される抵抗と上記演算増幅器の反転入力端子との間に設けられた演算増幅回路。請求項1において、制御回路を有し、上記制御回路は上記第2抵抗及び上記第4抵抗のMOSトランジスタのゲートに印加するアナログ電圧を制御することで、該MOSトランジスタのオン抵抗を制御する演算増幅回路。請求項1において、上記第1抵抗及び上記第3抵抗は配線層に形成する薄膜金属抵抗である演算増幅回路。請求項1において、第2入力端子と、上記第2入力端子と上記演算増幅器の上記反転入力端子との間に設けられる第2入力抵抗回路とを有し、上記第2入力抵抗回路は、互いに温度係数の異なる第5抵抗とMOSトランジスタを含む第6抵抗とが直列接続され、上記第6抵抗のMOSトランジスタのソースドレイン経路は、上記第5抵抗と上記演算増幅器の反転入力端子との間に設けられ、上記第6抵抗のMOSトランジスタの基板電位は、上記演算増幅器の反転入力端子の電位とされ、上記第2入力端子には所定の基準電圧が印加される演算増幅回路。請求項6において、制御回路を有し、上記第2抵抗、上記第4抵抗及び上記第6抵抗とは、それぞれ並列接続される複数のMOSトランジスタを有し、上記制御回路は、上記第2抵抗回路、上記第4抵抗及び上記第6抵抗それぞれの複数のMOSトランジスタのオン/オフを制御する演算増幅回路。請求項6において、制御回路を有し、上記制御回路は上記第2抵抗、上記第4抵抗及び上記第6抵抗のMOSトランジスタのゲートに印加するアナログ電圧を制御することで、該MOSトランジスタのオン抵抗を制御する演算増幅回路。請求項6において、上記第1抵抗、上記第3抵抗及び上記第5抵抗は配線層に形成する薄膜金属抵抗である演算増幅回路。複数のデジタル-アナログ-コンバーターと、上記複数のデジタル-アナログ-コンバーター共通に所定の基準電圧を与える基準電圧バッファとを有し、上記複数のデジタル-アナログ-コンバーターの出力は演算増幅回路を介して出力され、上記演算増幅回路は、制御回路と、上記デジタル-アナログ-コンバーターの出力を受ける入力端子と、出力端子と、反転入力端子と非反転入力端子とを有する演算増幅器と、上記入力端子と上記演算増幅器の上記反転入力端子との間に設けられる入力抵抗回路と、上記出力端子と上記演算増幅器の上記反転入力端子との間に設けられる帰還抵抗回路とを有し、上記演算増幅器の非反転入力端子は基準電位に接続され、上記入力抵抗回路は、互いに温度係数の異なる第1抵抗とMOSトランジスタを含む第2抵抗とが直列接続され、上記帰還抵抗回路は、互いに温度係数の異なる第3抵抗とMOSトランジスタを含む第4抵抗とが直列接続され、上記第2抵抗のMOSトランジスタのソースドレイン経路は、上記第1抵抗と上記演算増幅器の反転入力端子との間に設けられ、上記第4抵抗のMOSトランジスタのソースドレイン経路は、上記第3抵抗と上記演算増幅器の反転入力端子との間に設けられ、上記第2抵抗及び上記第4抵抗のMOSトランジスタの基板電位は、上記演算増幅器の反転入力端子の電位とされ、上記第2抵抗及び上記第4抵抗のMOSトランジスタは、上記制御回路により制御される半導体集積回路装置。請求項10において、上記第2抵抗及び上記第4抵抗とは、それぞれ並列接続される複数のMOSトランジスタを有し、上記制御回路は、上記第2抵抗回路及び上記第4抵抗それぞれの複数のMOSトランジスタのオン/オフを制御する半導体集積回路装置。請求項11において、上記制御回路はデジタル-アナログ-コンバーターの温度依存性を相殺するように、上記第2抵抗回路及び上記第4抵抗それぞれの複数のMOSトランジスタのオン/オフを制御する半導体集積回路装置。請求項10において、上記制御回路は上記第2抵抗及び上記第4抵抗のMOSトランジスタのゲートに印加するアナログ電圧を制御することで、該MOSトランジスタのオン抵抗を制御する半導体集積回路装置。請求項13において、上記制御回路はデジタル-アナログ-コンバーターの温度依存性を相殺するように、上記第2抵抗及び上記第4抵抗のMOSトランジスタのゲートに印加するアナログ電圧を制御する半導体集積回路装置。一般的に、回路は素子の特性に起因する温度依存性を持つ。温度依存性を低減するために、その比で特性が決まる回路や差動回路を使用する方法が知られているが、そのような回路においても製造誤差による非対称性から温度依存性を持つ誤差が発生する。温度依存性を低減する方法として、面積の大きな素子を使用することで製造誤差を低減する方法が知られているが、回路の大型化の副作用を伴う。他の方法として、温度依存性を持つ電流を使用して相殺する方法が知られているが、消費電力増加の副作用を伴う。例えば、特許文献1の例ではスイッチのオン抵抗が演算増幅回路の入力電圧に依存して変化し、増幅率が入力電圧に依存して変化するという課題がある。特許文献2の例では、特許文献1同様、オン抵抗が電圧依存性を持つMOSスイッチを使用した場合、入力信号に依存してスイッチのオン抵抗が変化し、増幅率が入力電圧に依存して変化するという課題がある。演算増幅回路を、第1入力端子及び出力端子と、反転入力端子と非反転入力端子とを有する演算増幅器と、第1入力端子と演算増幅器の反転入力端子との間に設けられる第1入力抵抗回路と、出力端子と演算増幅器の反転入力端子との間に設けられる帰還抵抗回路とを有し、演算増幅器の非反転入力端子は基準電位に接続され、第1入力抵抗回路は、互いに温度係数の異なる第1抵抗とMOSトランジスタを含む第2抵抗とが直列接続され、帰還抵抗回路は、互いに温度係数の異なる第3抵抗とMOSトランジスタを含む第4抵抗とが直列接続され、第2抵抗のMOSトランジスタのソースドレイン経路は、第1抵抗と演算増幅器の反転入力端子との間に設けられ、第4抵抗のMOSトランジスタのソースドレイン経路は、第3抵抗と演算増幅器の反転入力端子との間に設けられ、第2抵抗及び第4抵抗のMOSトランジスタの基板電位は、演算増幅器の反転入力端子の電位とされるよう構成する。演算増幅回路の温度依存性を調整する。以下、本発明の一実施形態を示す。以下で示される演算増幅回路は半導体チップ半導体集積回路装置に作りこまれ、信号を増幅するアンプとして用いられる。このような演算増幅回路の用途として、例えばデジタル-アナログ-コンバーターDACにおいて、アナログ信号を増幅して出力する用途がある。図1は、実施例1に関わる演算増幅回路の回路図である。この図に示されるように、演算増幅回路は、演算増幅器10、入力抵抗回路20、帰還抵抗回路30を備えて構成されている。演算増幅器10は反転入力端子-と非反転入力端子との2つの入力端子を有している。反転入力端子-は、入力抵抗回路20を介して入力端子と、帰還抵抗回路30を介して出力端子と接続されている。非反転入力端子は基準電位グランドが接続されている。入力電圧Vinの増幅率は入力抵抗回路20及び帰還抵抗回路30により定められる。入力抵抗回路20は抵抗R1とトリミング抵抗RT1とが直列に接続されている。本発明では、入力抵抗回路および/または帰還抵抗回路を、それぞれ温度係数の異なる2つの抵抗を直列接続して構成することにより、演算増幅回路の増幅率の温度依存性を制御する。入力抵抗回路20において、抵抗R1とトリミング抵抗RT1とは温度係数が異なっていればよいが、トリミング容易性の観点から望ましくは、抵抗R1は温度係数が比較的小さい金属で構成し、トリミング抵抗RT1は、温度係数が比較的大きい抵抗とMOSスイッチの直列接続が並列に接続されるような構成をとる。抵抗R1を構成するためには、配線層に形成する薄膜金属抵抗を用いることができる。例えば、薄膜金属抵抗としてはTaNなどが可能である。抵抗R1の温度係数が無視しうる程小さく、抵抗RT1の温度係数が1次で近似できる場合には、入力抵抗回路20の抵抗値R20は、式1により表現される。R20R1RT1×...式1ここで、R1は抵抗R1の抵抗値、RT1は基準温度における抵抗RT1の抵抗値、C1は抵抗RT1の1次の温度係数、ΔTは基準温度に対する温度差である。帰還抵抗回路30は、入力抵抗回路20と同様に温度係数の異なる抵抗R2とトリミング抵抗RT2とが直列に接続されている。同様に、抵抗R2を温度係数が比較的小さい金属で構成し、トリミング抵抗RT1は温度係数を比較的大きく構成することが望ましい。抵抗R2の温度係数が無視しうる程小さく、抵抗RT2の温度係数が1次で近似できる場合には、入力抵抗回路30の抵抗値R30は、式2により表現される。R30R2RT2×...式2ここで、R2は抵抗R2の抵抗値、RT2は基準温度における抵抗RT2の抵抗値、C2は抵抗RT2の1次の温度係数、ΔTは基準温度に対する温度差である。図1に示す接続関係にある演算増幅回路は反転増幅動作となり、反転入力端子-の電位が0V基準電位となる。このため、入力信号電圧Vinと出力信号電圧Voutとの間に、式3の関係が成立する。Vout=0-×R30=-×Vin...式3よって、Vout/Vin-R30/R20-R2RT2×/R1RT1×...式4と表される。このように増幅率はΔTの関数となり、増幅率の温度依存性を調整することができる。例えば、R2R1、C1=C2=C、R1RT1の場合には、式4は、式5に近似できる。VoutVin=-R1RT2×/R1RT1×-R1RT1××/R1RT1×-1×/R1RT1×~-1ΔRT×/R1...式5但し、ΔRTRT2-RT1このように、増幅率はVoutVinはΔTの1次式で近似される。この式5からは、さらに、R1の値が大きいことが望ましいといえる。なぜなら、増幅率に|ΔRT/R1|の大きさのオフセットが生じるためである。したがって、抵抗R1は、温度係数は小さく、抵抗値を大きくすることが望ましい。また、抵抗RT1の温度係数Cは大きくすることが望ましい。ΔTに対する感度が高まるためである。トリミング抵抗RT1、トリミング抵抗RT2を具体的に示した回路が図2である。トリミング抵抗RT1はMOSトランジスタS10~S13に対して、それぞれ温度係数の大きい抵抗R10~R13を直列接続したものを並列接続している。同様に、トリミング抵抗RT2はMOSトランジスタS20~S23に対して、それぞれ温度係数の大きい抵抗R20~R23を直列接続したものを並列接続している。なお、トリミング抵抗として並列接続する数は4に限られないことはいうまでもない。また、MOSトランジスタはそのオン抵抗の温度依存性が大きいので、図3に示すようにMOSスイッチのオン抵抗そのものを抵抗として使用してもよい。制御回路40は、トリミング抵抗RT1、トリミング抵抗RT2のオンするMOSトランジスタの数を変化させる。これらの抵抗R10~R13、R20~R23、またはMOSトランジスタS10~S13、S20~S23はそれぞれ同一の素子を適用することが望ましい。これにより、製造に起因するばらつきを小さくすることができる。制御回路40は、オンさせるMOSトランジスタの数を変化させることで演算増幅回路の増幅率の温度依存性を制御する。ここで、図2または図3の構成において、MOSトランジスタS10~13、S20~23は、そのソースドレイン経路が抵抗Rと演算増幅器10の反転入力端子-との間に設けられるとともに、その基板は演算増幅器10の反転入力端子-に接続されている。一般に、MOSスイッチでは図4に示すように、そのオン抵抗Rは入力電圧や基板電圧に依存して変化する。そこで、トリミング抵抗を構成するMOSトランジスタの基板及びソースを電圧変化の無い演算増幅器10の反転入力端子-に接続する。これにより、MOSトランジスタのオン抵抗が入力電圧に依存して変動することが防止でき、引いては演算増幅回路の増幅率が入力電圧に依存して変化することを防止することができる。制御回路40は、所望の演算増幅回路の温度依存性が得られるような合成抵抗を与えるよう、トリミング抵抗のMOSトランジスタのオンオフを制御する。具体的には、複数温度での出力電圧を測定し、その測定結果から温度依存性が最適となる抵抗値を計算する。制御回路40には、MOSトランジスタのオンオフを制御するための記憶素子が含まれている。記憶素子としては、ポリシリコンやアルミのFUSE、プログラマブルROMやフラッシュメモリのような不揮発性メモリを採用することができる。記憶素子として、書き換え可能なメモリを採用すれば、計算した値を設定、測定し、測定結果からより最適な値を再計算し、再設定、再測定することで素子の特性の製造誤差を含めた真の最適値を見つけることができ、より詳細な調整をすることが可能である。なお、制御回路40は詳細な調整が必要でない場合には省略することも可能である。また、図5に示すように制御回路41の出力部にデジタル-アナログ-コンバーターDAC50、51を付加し、それぞれMOSトランジスタS15、S25のゲートに印加するアナログ電圧を制御するように構成することも可能である。1つのMOSトランジスタが複数のオン抵抗値を持つことができることにより、入力抵抗回路及び帰還抵抗回路それぞれについて一つのMOSトランジスタにより温度依存性を調整することができる。この場合も、MOSトランジスタの基板及びソースが電圧変化の無い演算増幅器10の反転入力端子-に接続されるように、MOSトランジスタSは、そのソースドレイン経路が抵抗Rと演算増幅器10の反転入力端子-との間に設けられるとともに、その基板が演算増幅器10の反転入力端子-に接続される。図6は実施例1の構成に対して、第2の入力抵抗回路60を追加し、Vin1とVin2との2つの入力端子を備えたものである。入力電圧と出力電圧の関係は以下となる。Vout=0-×R30=-×Vin1-×Vin2...式6ここで、R20は第1の入力抵抗回路20の抵抗値、R60は第2の入力抵抗回路60の抵抗値、R30は帰還抵抗回路30の抵抗値である。また、各抵抗回路の抵抗値は、実施例1の場合と同様に、以下のように表わされる。R20R1RT1×...式7R30R2RT2×...式8R60R3RT3×...式9なお、Rii123、以下同様は抵抗Riの抵抗値、RTiは基準温度における抵抗RTiの抵抗値、Ciは抵抗RTiの1次の温度係数、ΔTは基準温度に対する温度差である。Vout-×Vin1-×Vin2-R2RT2×/R1RT1××Vin1-R2RT2/R3RT3×Vin2ここで、C1C2C3C、R2R1R3、R1RT1×、R3RT3×とする場合には以下のように近似される。Vout~-×Vin1-×Vin2...式10但し、ΔRT1RT2-RT1、ΔRT3RT2-RT3実施例2の演算増幅器では、Vin1の増幅率とVin1の増幅率に依存しない初期電圧であるオフセットとの両方の温度依存性を調整したい場合には、Vin2に所定の電位を有する固定の基準電圧を与え、トリミング抵抗値RT1、RT2、RT3を調整することで、増幅率とオフセットの両方の温度依存性を独立に調整することが可能になる。図示しないが、図6の第1の入力抵抗回路20、第2の入力抵抗回路60、帰還抵抗回路30のトリミング抵抗は、実施例1の図2、図3、図5のように構成され、制御される。図7は、デジタル-アナログ-コンバーター以下DACと略記100の出力部に本発明の演算増幅回路図では実施例2の形態であるが、実施例1の形態でも同様であるを接続することで、所望の温度依存性を持つDACを構成することが可能である。また、前段のDACが温度依存性を持つ場合に本発明の演算増幅回路で相殺し、温度依存性の小さいDAC出力を得ることも可能である。図7では、複数のDACを1つの半導体チップに集積する場合において、回路規模縮小を目的として、DACの基準電圧を与えるバッファ70~71のような共通の回路を複数のDACで共用する構成とする場合がある。この場合、バッファ70~71と個別のDAC100のどちらも温度依存性を持つ場合がある。図7に示す構成では、演算増幅回路の取り付け位置を出力部とし、両方の温度依存性が加算された信号が入力される出力部で温度依存性を調整することで、バッファ70~71と個別のDAC100の両方の温度依存性を考慮して温度依存性を調整することが可能である。これにより、回路を共通化することによる回路規模の縮小が容易という特徴をもつ。また、本発明の演算増幅回路を取り付けることで、DACの温度依存性を小さくすることが必須では無くなる。このため、例えば、製造誤差によるDACの温度依存性を小さくするためにDACを大きな素子で構成するといったことが不要になり、この点においても全体の回路規模を小さくすることが可能になる。また、出力バッファにトリミング抵抗と制御回路とを付加するだけで構成することができるため、本回路を追加することによる回路規模の増加が少なく、電流源の追加による電流増加も無い。小回路規模、低電力で適用可能である。