"走査線で駆動対象となる画素を選択し、選択した前記画素に書き込む信号データをデータ線から供給して前記画素を駆動するアクティブマトリクス型ディスプレイの画素回路であって、前記データ線から供給された前記信号データが書き込まれ、書き込まれた前記信号データを保持する保持容量と、前記データ線と前記保持容量との間に接続され、前記信号データを書き込む前記保持容量を選択する選択手段とを有し、該選択手段は、複数のダイオードから構成されることを特徴とするアクティブマトリクス型ディスプレイの画素回路。前記選択手段は、第1のダイオード及び第2のダイオードを含み、前記第1のダイオードの一端が前記データ線に接続され、前記第1のダイオードの他端が前記保持容量の一端及び前記第2のダイオードの一端に接続され、前記保持容量の他端が前記走査線に接続され、前記第2のダイオードの他端は、前記保持容量を初期化するためのリセット線に接続されたことを特徴とする請求項1に記載のアクティブマトリクス型ディスプレイの画素回路。前記画素内に設けられた有機エレクトロルミネッセンス素子を駆動する駆動トランジスタを更に有し、前記第1のダイオードとの他端、前記第2のダイオードの一端及び前記保持容量の一端は、前記駆動トランジスタのゲートに接続され、前記駆動トランジスタのソースは前記走査線に接続され、前記駆動トランジスタのドレインは前記有機エレクトロルミネッセンス素子の一端に接続され、前記有機エレクトロルミネッセンス素子の他端は電源線に接続されたことを特徴とする請求項1又は2に記載のアクティブマトリクス型ディスプレイの画素回路。前記駆動トランジスタはp型トランジスタであり、前記第1のダイオードの一端はカソード、他端はアノードであり、前記第2のダイオードの一端はカソード、他端はアノードであることを特徴とする請求項3に記載のアクティブマトリクス型ディスプレイの画素回路。前記駆動トランジスタはn型トランジスタであり、前記第1のダイオードの一端はアノード、他端はカソードであり、前記第2のダイオードの一端はアノード、他端はカソードであることを特徴とする請求項3に記載のアクティブマトリクス型ディスプレイの画素回路。前記画素内には液晶素子が設けられ、該液晶素子の一端には、前記第1のダイオードの他端、前記第2のダイオードの一端及び前記保持容量の一端が接続され、前記液晶素子の他端には、前記保持容量の他端及び前記走査線が接続されたことを特徴とする請求項2に記載のアクティブ型マトリクスディスプレイの画素回路。前記ダイオードは、有機材料から構成されたことを特徴とする請求項1乃至6のいずれか一項に記載のアクティブマトリクス型ディスプレイの画素回路。前記ダイオードは、有機エレクトロルミネセンス材料から構成されたことを特徴とする請求項7に記載のアクティブマトリクス型ディスプレイの画素回路。走査線で駆動対象となる画素を選択し、選択した前記画素に書き込む信号データをデータ線から供給して前記画素を駆動するアクティブマトリクス型ディスプレイの駆動方法であって、前記データ線から供給された前記信号データが書き込まれ、書き込まれた前記信号データを保持する保持容量と、前記データ線と前記保持容量との間に設けられ、前記信号データを書き込む前記保持容量を選択する第1のダイオードと第2のダイオードとを含む選択手段とを有し、前記第1のダイオードの一端が前記データ線に接続され、前記第1のダイオードの他端が前記保持容量の一端及び前記第2のダイオードの一端に接続され、前記保持容量の他端が前記走査電極に接続され、前記第2のダイオードの他端がリセット線に接続された構成を有する画素回路を使用して、前記走査線と前記リセット線との間の電位を調整して前記保持容量に蓄えられた電荷を初期化する初期化ステップと、前記走査線と前記データ線との間の電位を調整して前記保持容量に前記信号データの書き込みを行う書き込みステップと、を有することを特徴とするアクティブマトリクス型ディスプレイの画素回路の駆動方法。前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以下にし、前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以下で、かつ前記リセット線の電位以上とし、前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以下にすることを特徴とする請求項9に記載のアクティブマトリクス型ディスプレイの画素回路の駆動方法。前記アクティブマトリクス型ディスプレイは、前記画素が有機エレクトロルミネセンスダイオードを含む有機エレクトロルミネセンスディスプレイであり、前記有機エレクトロルミネセンスダイオードの一端は電源線に接続されており、前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以下にし、前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以下で、かつ前記リセット線の電位以上とし、前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以下で、かつ前記電源線の電位以上にすることを特徴とする請求項9に記載のアクティブマトリクス型ディスプレイの画素回路の駆動方法。前記書き込みステップの後であって、前記初期化ステップを開始する前に、前記走査線の電位を前記電源線の電位と同電位にする非表示ステップを更に有することを特徴とする請求項11に記載のアクティブマトリクス型ディスプレイの画素回路の駆動方法。前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以上にし、前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以上で、かつ前記リセット線の電位以下とし、前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以上にすることを特徴とする請求項9に記載のアクティブマトリクス型ディスプレイの画素回路の駆動方法。前記アクティブマトリクス型ディスプレイは、前記画素が有機エレクトロルミネセンスダイオードを含む有機エレクトロルミネセンスディスプレイであり、前記有機エレクトロルミネセンスダイオードの一端は電源線に接続されており、前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以上にし、前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以上で、かつ前記リセット線の電位以下とし、前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以上で、かつ前記電源線の電位以下にすることを特徴とする請求項9に記載のアクティブマトリクス型ディスプレイの画素回路の駆動方法。前記書き込みステップの後であって、前記初期化ステップを開始する前に、前記走査線の電位を前記電源線の電位と同電位にする非表示ステップを更に有することを特徴とする請求項14に記載のアクティブマトリクス型ディスプレイの画素回路の駆動方法。しかしながら、有機TFTは、現状ではシリコンや酸化物の半導体を用いたTFTに比べてキャリア移動度が低く、得られる電流は小さなものとなっている。よって、上述の従来の液晶デシィスプレイや有機ELディスプレイに有機TFTを用いた場合にも、得られる電流が小さくなり、十分な速度や輝度で画像表示を行うことができないという問題があった。例えば、有機ELディスプレイの場合、各画素に設けられた有機EL素子を駆動する駆動用TFTにおいては、現状の有機半導体の性能においても画像表示が可能である。一方、選択用TFTにおいては、ディスプレイの行数、つまり走査ライン数が少ない場合には画像表示が可能であるが、ディスプレイの行数、つまり走査ライン数が増加して、例えば、走査ライン数が4000本を超すような多画素のディスプレイを駆動することは困難となる。そこで、本発明は、上記課題に鑑み、画素選択のためにTFTを用いることなく、高速に画素にデータを書き込むことができるアクティブマトリクス型ディスプレイの画素回路及びその駆動方法を提供することを目的とする。上記目的を達成するため、本発明の一態様に係るアクティブマトリクス型ディスプレイの画素回路は、走査線で駆動対象となる画素を選択し、選択した前記画素に書き込む信号データをデータ線から供給して前記画素を駆動するアクティブマトリクス型ディスプレイの画素回路であって、前記データ線から供給された前記信号データが書き込まれ、書き込まれた前記信号データを保持する保持容量と、前記データ線と前記保持容量との間に接続され、前記信号データを書き込む前記保持容量を選択する選択手段とを有し、該選択手段は、複数のダイオードから構成されることを特徴とする。また、前記選択手段は、第1のダイオード及び第2のダイオードを含み、前記第1のダイオードの一端が前記データ線に接続され、前記第1のダイオードの他端が前記保持容量の一端及び前記第2のダイオードの一端に接続され、前記保持容量の他端が前記走査線に接続され、前記第2のダイオードの他端は、前記保持容量を初期化するためのリセット線に接続されてもよい。また、前記画素内に設けられた有機エレクトロルミネッセンス素子を駆動する駆動トランジスタを更に有し、前記第1のダイオードとの他端、前記第2のダイオードの一端及び前記保持容量の一端は、前記駆動トランジスタのゲートに接続され、前記駆動トランジスタのソースは前記走査線に接続され、前記駆動トランジスタのドレインは前記有機エレクトロルミネッセンス素子の一端に接続され、前記有機エレクトロルミネッセンス素子の他端は電源線に接続されてもよい。また、前記駆動トランジスタはp型トランジスタであり、前記第1のダイオードの一端はカソード、他端はアノードであり、前記第2のダイオードの一端はカソード、他端はアノードであってもよい。また、前記駆動トランジスタはn型トランジスタであり、前記第1のダイオードの一端はアノード、他端はカソードであり、前記第2のダイオードの一端はアノード、他端はカソードであってもよい。また、前記画素内には液晶素子が設けられ、該液晶素子の一端には、前記第1のダイオードの他端、前記第2のダイオードの一端及び前記保持容量の一端が接続され、前記液晶素子の他端には、前記保持容量の他端及び前記走査線が接続されてもよい。また、前記ダイオードは、有機材料から構成されてもよい。また、前記ダイオードは、有機エレクトロルミネセンス材料から構成されてもよい。本発明の他の態様に係るアクティブマトリクス型ディスプレイの画素回路の駆動方法は、走査線で駆動対象となる画素を選択し、選択した前記画素に書き込む信号データをデータ線から供給して前記画素を駆動するアクティブマトリクス型ディスプレイの駆動方法であって、前記データ線から供給された前記信号データが書き込まれ、書き込まれた前記信号データを保持する保持容量と、前記データ線と前記保持容量との間に設けられ、前記信号データを書き込む前記保持容量を選択する第1のダイオードと第2のダイオードとを含む選択手段とを有し、前記第1のダイオードの一端が前記データ線に接続され、前記第1のダイオードの他端が前記保持容量の一端及び前記第2のダイオードの一端に接続され、前記保持容量の他端が前記走査電極に接続され、前記第2のダイオードの他端がリセット線に接続された構成を有する画素回路を使用して、前記走査線と前記リセット線との間の電位を調整して前記保持容量に蓄えられた電荷を初期化する初期化ステップと、前記走査線と前記データ線との間の電位を調整して前記保持容量に前記信号データの書き込みを行う書き込みステップと、を有することを特徴とする。また、前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以下にし、前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以下で、かつ前記リセット線の電位以上とし、前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以下にしてもよい。また、前記アクティブマトリクス型ディスプレイは、前記画素が有機エレクトロルミネセンスダイオードを含む有機エレクトロルミネセンスディスプレイであり、前記有機エレクトロルミネセンスダイオードの一端は電源線に接続されており、前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以下にし、前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以下で、かつ前記リセット線の電位以上とし、前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以下で、かつ前記電源線の電位以上にしてもよい。また、前記書き込みステップの後であって、前記初期化ステップを開始する前に、前記走査線の電位を前記電源線の電位と同電位にする非表示ステップを更に有してもよい。また、前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以上にし、前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以上で、かつ前記リセット線の電位以下とし、前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以上にしてもよい。また、前記アクティブマトリクス型ディスプレイは、前記画素が有機エレクトロルミネセンスダイオードを含む有機エレクトロルミネセンスディスプレイであり、前記有機エレクトロルミネセンスダイオードの一端は電源線に接続されており、前記初期化ステップにおいて、前記走査線と前記リセット線との間の電位は、前記走査線の電位を前記リセット線の電位と同電位以上にし、前記書き込みステップにおいて、前記信号データの供給開始タイミングよりも遅い時刻に、前記走査線の電位を前記信号データがとり得る最小電位以上で、かつ前記リセット線の電位以下とし、前記信号データの供給終了タイミングよりも早い時刻に、前記走査線の電位を前記信号データがとり得る最大電位以上で、かつ前記電源線の電位以下にしてもよい。また、前記書き込みステップの後であって、前記初期化ステップを開始する前に、前記走査線の電位を前記電源線の電位と同電位にする非表示ステップを更に有してもよい。本発明によれば、アクティブマトリクス型のディスプレイにおいて、簡素な構造で高速に画素に信号データを書き込むことが可能となり、走査ライン数が増加した多画素ディスプレイにおいても、高画質な画像表示を実現することが可能となる。以下、図面を参照して、本発明を実施するための形態の説明を行う。実施形態1図1は、本発明の実施形態1に係るアクティブマトリクス型ディスプレイの画素回路の一例を示した図である。実施形態1に係るアクティブマトリクス型ディスプレイの画素回路においては、アクティブマトリクス型ディスプレイを有機ELディスプレイとして構成した例について説明する。図1において、実施形態1に係る有機ELディスプレイの画素回路は、走査線10Siと、データ線20Gjと、選択手段30と、保持容量Cs1と、駆動用TFT40と、リセット線R1と、電源カソード線C1とを備える。また、図1において、画素回路により駆動される発光素子として、有機EL素子50が示されている。画素回路と、有機EL素子50とで、1つの画素60を構成する。図1において、走査線10Siとデータ線20Gjは、交差するように配置され、各交差に対応して各画素が配置される。走査線10Siには、保持容量Cs1の一端と、駆動用TFT40のソースが接続される。また、保持容量Cs1の他端と駆動用TFT40のゲートとが接続されている。駆動用TFT40のドレインには、有機EL素子50のアノードが接続され、有機EL素子のカソードは電源ラインC1に接続される。データ線20Gjと保持容量Cs1との間には、選択手段30が挿入接続されて設けられている。選択手段30は、第1のダイオードD1と第2のダイオードD2を有し、複数のダイオードD1、D2から構成される。第1のダイオードD1のカソードはデータ線20Gjに接続され、第1のダイオードD1のアノードは保持容量Cs1、駆動用TFT40のゲート及び第2のダイオードD2のカソードに接続されている。また、第2のダイオードD2のアノードは、リセット線R1に接続されている。実施形態1においては、駆動用TFT40はp型であり,ゲート電位をソース電位に対して負電圧とすることにより駆動用TFT40がON状態になることとして説明する。また、駆動用TFT40の閾値電圧は0Vとして説明する。本画素回路では、従来設けていた選択用のTFTはなく、これに代えて2つのダイオードD1、D2を設けている。上述のように、第1のダイオードD1の陰極は、画像信号を印加するデータ電極20GjJ=1,2,,nに、陽極は駆動用TFTD-TFT40のゲート電極、保持容量Cs1、及び第2のダイオードD2の陰極に接続されている。保持容量Cs1の他端は、従来と同様に駆動用TFT40のソース電極に接続されるが、電源ラインに接続するのではなく、その行を選択する走査線10Sii=1,2,,mに接続する。また、ダイオードD2の陽極は、リセット線R1に接続する。駆動用TFT40のドレイン電極は従来と同様に有機EL素子50に接続するとともに、有機EL素子50の他端は電源カソード線C1に接続する。図2は、図1に示した画素60をマトリクス上に配置したディスプレイの構成を示した図である。各画素60は、走査線10Siとデータ線20Gjの交点に対応してマトリクス状に配置される。同一列上に配置した各画素回路のデータ線20Gji=1,2,,mは各画素をすべて接続し、n本のデータ電線20Gjはそれぞれデータ線駆動部G-DRIVE80に接続される。同一行上に配置した各画素回路の走査線10Sii=1,2,,nは、各画素を総て接続し、m本の走査線10Siはそれぞれ走査線駆動部S-DRIVE70に接続される。総ての画素回路の電源カソード線C1同士は接続され、電源カソード線駆動部C-DRIVE100に接続される。また、すべての画素回路のリセット線R1同士は接続され、リセット線駆動部R-DRIVE90に接続される。図3は、本発明の実施形態1に係る有機ELディスプレイの画素回路の駆動方法の一例を示した図である。図3Aは、実施形態1に係る有機ELディスプレイの画素回路の1画素分についての電圧波形の一例を示した図である。図3Aにおいて、リセット期間Tr、書込期間Tw及び保持期間Tsにおけるデータ線20Gjに印加する信号電圧V20Gjと、走査線10Siに印加する走査電圧V10Siと、リセット線R1に印加するリセット電圧Vr1と、電源線C1に印加する電源電圧Vc1の波形が示されている。また、信号電圧又はデータ電圧V20Gjは、とり得る最大値がVGmaxであり、とり得る最小値がVGminであるとする。また、図3Aにおいて、データ線20Gjに印加する信号V20Gjは、従来の駆動方法におけるデータ信号と同様である。また、電源カソード線C1に一定電圧Vc1を印加することも同様である。実施形態1に係る有機ELディスプレイの画素回路の駆動方法では、書込期間Twの直前にリセット期間Trを設ける。このリセット期間Trでは、走査線10Siの電位V10Siを、リセット線R1に供給する電位Vr1と同電位とする。このとき、リセット線R1に供給する電位Vr1は、データ線20Gjに供給するデータ信号V20Gjが取り得る最小電位VGminよりも低い電位とする。これにより、図1に示した画素回路において、各画素60の画素回路は、第1のダイオードD1によりデータ線20Gjから切り離された状態になるとともに、保持容量Cs1の電極間の電位差はゼロとなるので、保持容量Cs1が蓄える電荷はゼロになり、蓄電電荷がリセットされる。次に、書込期間Twでは、走査線10Siの電位V10Siを、データ線20Gjに印加するデータ信号V20Gjが取り得る最大電位VGmaxに設定する。そうすると、データ線20Gjがとり得る最大電位VGmaxと実際のデータ信号V20Gjとの電位差が生じ、第1のダイオードD1を介して電流が流れ、保持容量Cs1に電位差分の電荷が蓄えられる。また、この後、有機EL素子50に一定の電流を流し続けるための保持期間Tsでは、走査線10Siに供給する電位V10Siを、データ線20Gjに印加するデータ信号V20Gjが取り得る最小電位VGminよりも低い電位とし、Vu>0となるようにする。これにより、画素回路は第1のダイオードD1によりデータ線20Gjから切り離される。このとき、リセット線R1の電位Vr1と同電位の状態からデータ線20Gjに供給するデータ信号V20Gjが取り得る最大電位VGmaxへの遷移タイミングリセット期間Trから書込期間Twへの遷移点を、この走査線10Si上の画素60に書き込むべきデータDATAi,jの供給開始タイミングよりも遅らせ、Tfp>0となるようにする。また、データ線20Siに印加するデータ信号V20Siが取り得る最大電位VGmaxから保持のための電位への遷移タイミング書込期間Twから保持期間Tsへの遷移点は、この走査線20Si上の画素60に書き込むべきデータDATAi,jの供給終了タイミングよりも早くし、Tbp>0となるようにする。これにより、保持容量Cs1にデータ信号V20Siを正しく書き込むことが可能となる。この動作を、走査線20Si毎に、書込期間Twが重ならないように、全走査線20Siに対して行う。図3Bは、実施形態1に係る有機ELディスプレイの画素回路のマトリクス駆動時の電圧波形の一例を示した図である。図3Bにおいて、図3Aで示した走査線10Si-1、Si、Si1の電圧波形が、示されている。マトリクス駆動においては、走査線10Siが順次選択され、各走査線10Si毎に図3Aで説明した電圧の印加が行われる。図4は、実施形態1に係る有機ELディスプレイの画素回路の駆動方法の一例を示した図である。図4においては、データ線20Gjに供給された電位がVsigであると仮定し、駆動用TFT40がどのような動作を行うかについて詳細に説明する。図4において、リセット期間Trでは、走査線10Siの電位V10Siは、リセット線R1に供給する電位と同電位である。リセット期間Trの直前では、後に述べるように、駆動用TFT40のゲート電位Vgは走査線10Siの電位V10Siよりも低くなっている。リセット期間Trにおいて、走査線10Siをリセット線R1に印加する電位Vr1と同電位に遷移させる際に、駆動用TFT40のゲート電位Vgも保持容量Cs1を通して電位が下げられ、リセット線R1に印加する電位Vr1よりも低い電位になる方向に向かうが、第2のダイオードD2により、走査線10Siの電位はリセット線R1に印加する電位Vr1と同一となる。次に、この走査線10Si上の画素60に書き込むべきデータDATAi,jの供給開始タイミングよりも遅い時刻に、走査線10Siの電位V10Siを、データ線20Gjに印加するデータ信号V20Gjが取り得る最大電位VGmaxに設定する。その際、駆動用TFTのゲート電位Vgも保持容量Cs1を通して電位が引き上げられるが、データ線20Gjに印加された画像データDATAi,jの値に応じて、走査線10Si→保持容量Cs1→ダイオードD1を通して電流が流れ、保持容量Cs1に信号電圧Vsigが書き込まれる。この後、走査線10Si上の画素60に書き込むべきデータDATAi,jの供給終了タイミングよりも早い時刻に、走査線10Siの電位を保持のための電位へ設定する。この時、駆動用TFTのゲート電位Vgも保持容量Cs1を通して電位が引き下げられ、駆動用TFT40のゲート電位Vgは走査線10Si、つまり駆動用TFT40のソース電極よりも、保持容量Cs1に書き込まれた信号電圧Vsigだけ低い電位となり保持される。このため、保持期間Tsにおいて電源カソード線C1を走査線20Si、つまり駆動用TFT40のソース電位よりも低い電位とし、駆動用TFT40と有機EL素子50とに電圧Velをかけておくことにより、保持期間Tsでは駆動用TFT40により一定の電流を有機EL素子50に流すことができる。本実施形態に係る有機ELディスプレイの画素回路によれば、画素60の選択にTFTを用いた場合よりも、高速に各画素60の保持容量Cs1に信号を書込むことができる。特に、有機半導体を用いたTFTのキャリア移動度は、シリコンや酸化物半導体を用いたTFTよりも大幅に小さいため、画素60選択のための選択用TFTに有機半導体を用いたディスプレイにおいては、短い書込時間で信号電圧を保持容量に書き込むことができない。つまり、走査線10Si数が増加して書込み時間が短くなった場合には、正しい表示を行うことができない。一方、本実施形態に係る有機ELディスプレイの画素回路では、画素60の選択を複数のダイオードD1、D2を用いて行っているため、短い書込時間Twで保持容量Cs1に信号電圧Vsigを書き込むことができる。本実施形態に係る有機ELディスプレイの画素回路におけるダイオードD1、D2は、どのような材料によるものでも同様の結果が得られるが、駆動TFT40に有機半導体を用いた場合には、ダイオードD1、D2にも、例えば非特許文献2のような有機材料を用いることにより、ディスプレイ作製プロセスが容易になる。また、ダイオードD1、D2に発光材料である有機EL材料を用いることにより、ディスプレイ作製プロセス数を減らすことができ、さらに有効である。実施形態2近年、アクティブマトリクス型ディスプレイにおける動画解像度改善手法として、1フレーム全期間にわたって画素を発光させるのではなく、1フレーム内の一部に画素を発光させない期間を設定する、つまり一部区間を黒表示とする手法がとられている。本発明の実施形態2に係るアクティブマトリクス型ディスプレイの画素回路の駆動方法においては、黒挿入表示を行う場合の駆動方法を説明する。なお、実施形態に係るアクティブマトリクス型ディスプレイの画素回路の構成は、実施形態1に係る画素回路と同様でよいので、実施形態1と同様の構成要素には同一の参照符号を付し、その説明を省略する。図5は、実施形態2に係るアクティブマトリクス型ディスプレイの画素回路の駆動方法を説明するための図であり、各構成要素に印加される電圧波形を示している。図5において、データ線20Gj、リセット線R1、電源カソード線C1に印加する電圧V20Gj、Vr1及びVc1は図4で説明した場合と同様であるが、走査線10Siへ印加する電圧V10Siの波形が異なっている。リセット期間Tr、書込期間Twにおいては、走査線10Siへ印加する電圧V10Siの波形も実施形態1と同様である。しかしながら、実施形態2に係る有機ELディスプレイの画素回路の駆動方法は、図4において保持期間Tsであった部分を、保持期間Tsと非表示期間Tndの2つに分割する。保持期間Tsの電圧は図4と同様にVelであるが、非表示期間Tndには、走査線10Siの電位V10Siは、電源カソード線C1に印加する電位Vc1又はそれ以下の電位に設定する。これにより、駆動用TFT40及び有機EL素子OLED50に電圧が印加されなくなり、非表示期間Tndには有機EL素子OLED50に電流が流れることなく画素60を非表示にすることができる。このように、実施形態2に係る有機ELディスプレイの画素回路の駆動方法によれば、走査線20Siの電位を変化させることにより非表示期間Tndを設けることができ、簡素な電位操作で確実に非表示期間Tndを設けることができる。実施形態3図6は、本発明の実施形態3に係る有機ELディスプレイの画素回路の駆動方法を説明するための図である。実施形態3に係る有機ELディスプレイの画素回路の駆動方法においては、実施形態2に係る有機ELディスプレイの画素回路の駆動方法と異なる非表示期間を設けた駆動方法について説明する。なお、実施形態3においても、有機ELディスプレイの画素回路の構成自体は実施形態1に係る有機ELディスプレイの画素回路と同様でよいので、実施形態1と同様の構成要素には同一の参照符号を付し、その説明を省略するものとする。図6においては、データ線20Gj、リセット線R1、走査線20Siに印加する電圧は図4の場合と同様であるが、電源カソード線C1に印加する電圧波形が異なっている。リセット期間Tr、書込期間Twにおいては、電源カソード線C1に印加する電圧波形も図4の場合と同様である。また、図4において保持期間Tsであった部分を、保持期間Tsと非表示期間Tndの2つに分割する点は、実施形態3に係る画素回路の駆動方法と同様である。実施形態3に係る有機ELディスプレイの画素回路の駆動方法においては、走査線10Siの保持期間Tsの電圧は図4と同様であるが、非表示期間Tndには、電源カソード線C1は走査線10Siに供給される電位又はそれ以上の電位に設定される。これにより、駆動用TFT及び有機EL素子OLED50に電圧が印加されなくなり、非表示期間Tndには有機EL素子OLED50には電流は流れず、画素60を非表示にすることができる。このように、実施形態3に係る有機ELディスプレイの画素回路の駆動方法によれば、電源線C1の電位を変化させることにより、容易に非表示期間Tndを設けることができる。実施形態4図7は、本発明の実施形態4に係る有機ELディスプレイの画素回路の駆動方法を説明するための図である。実施形態4に係る有機ELディスプレイの画素回路の駆動方法においては、駆動用TFT40の閾値が0Vではなく、シフトしている場合の駆動方法について説明する。なお、実施形態4に係る有機ELディスプレイの画素回路の駆動方法においても、有機ELディスプレイの画素回路の構成自体は実施形態1と同様でよいので、実施形態1と同様の構成要素には同一の参照符号を付し、その説明を省略する。また、実施形態4においては、図1に示したp型の駆動用TFT40の閾値が正方向にVshだけシフトしているものとして説明を行う。図7において、データ線20Gj、リセット線R1及び電源カソード線C1に印加する電圧V20Gj、Vr1及びVc1は実施形態1の場合と同様であるが、走査線10Siに供給する電位が実施形態1と異なっている。具体的には、実施形態4においては、保持期間Tsの電位は実施形態1と同様であるが、リセット期間Trと書込期間Twにおける電位が、実施形態1の図4に比較してVshだけ低い電位に設定されている点で異なっている。これにより、リセット期間Trには、保持容量Cs1にVshの電圧が印加され、駆動用TFT40のゲート電極がソース電極よりもVshだけ高い電位となる。その後、この走査線10Si上の画素60に書き込むべきデータDATAi,jの供給開始タイミングよりも遅い時刻に、走査線10Siの電位V10Siを、データ線20Gjに供給するデータ信号が取り得る最大電位VGmaxよりもVshだけ低い電位に設定する。その際、駆動用TFT40のゲート電位Vgも保持容量Cs1を通して電位が引き上げられ、駆動用TFT40のゲート電位Vgはデータ信号V10Siが取り得る最大電位VGmaxと等しくなる方向に向かう。データ線20Gjに印加された画像データDATAi,jの電位が取り得る最大電位の場合、つまり黒信号レベルの場合には、保持容量Cs1にVshの電圧が印加されたままとなり、駆動用TFT40のゲート電極がソース電極よりもVshだけ高い電位となる。走査線10Siの電位V10Siが、データ線20Gjに印加された画像データDATAi,jの電位V20Gjが取り得る最大電位VGmaxよりも低い場合には、画像データDATAi,jの値に応じて、走査線10Si→保持容量Cs1→ダイオードD1を通して電流が流れ、保持容量Cs1に信号電圧に相当した電圧Vsig-Vshが書き込まれる。この後、この走査線10Si上の画素60に書き込むべきデータDATAi,jの供給終了タイミングよりも早い時刻に、走査線10Siの電位V10Siを保持のための電位へ設定する。この時、駆動用TFTのゲート電位Vgも保持容量Cs1を通して電位が引き下げられ、駆動用TFTのゲート電位Vgは、走査線10Si、つまり駆動用TFT40のソース電極よりも、保持容量Cs1に書き込まれた信号電圧Vsig-Vshだけ低い電位Vsig<Vshの場合には、Vsh-Vsigだけ高い電位となり保持される。このため、保持期間Tsにおいて電源カソード線C1を、走査線10Siつまり駆動用TFTのソース電位よりも低い電位とし、駆動用TFT40及び有機EL素子OLED50に電圧Velを印加しておくことにより、保持期間Tsでは駆動用TFT40により、一定の電流を有機EL素子50に流すことができる。このように、駆動TFT40の閾値がOVではなくシフトしている場合においても、本駆動方法を適用することができる。実施形態5図8は、本発明の実施形態5に係る有機ELディスプレイの画素回路の駆動方法を説明するための図である。実施形態1~4においては、リセット期間Trと書込期間Twの両方の期間を1画素60に対するデータ長1H内でほぼ行っていたが、実施形態5においては、書込期間Twを1画素60に対するデータ長1Hに近くとった場合の駆動方法の一例を示す。なお、画素回路の構成については、実施形態1と同様であるので、実施形態1と同様の参照符号を付すものとする。図8において、書込期間Twの開始時を、走査線10Si上の画素60に書き込むべきデータDATAi,jの供給開始タイミングよりも僅かに遅らせTfp>0、また、終了時を走査線10Si上の画素60に書き込むべきデータDATAi,jの供給終了タイミングよりも僅かに早くTbp>0してデータ長1Hに近い時間で書き込みを行っており、リセット期間Trはその前に配置している。このように、リセット線R1の電位Vr1と同電位の状態からデータ線20Gjに印加するデータ信号V20Gjが取り得る最大電位VGmaxへの遷移タイミングを、走査線10Si上の画素60に書き込むべきデータDATAi,jの供給開始タイミングよりも遅らせTfp>0、かつ、データ線20Gjに印加するデータ信号V20Gjが取り得る最大電位VGmaxから保持のための電位への遷移タイミングをこの走査線10Si上の画素60に書き込むべきデータDATAi,jの供給終了タイミングよりも早くするTbp>0という条件を満たす限り、書込期間Twをデータ長1Hの範囲内で最大限とることが可能である。これにより、走査線10Si数が多くなり、データ長1Hが短くなった場合にも十分な書き込みが実現可能となる。また、リセット期間Trを十分長くとることによって、実施形態2、3の図5、6に示したような走査線10Siと電源カソード線C1とを同電位とする操作を行うことなく、リセット期間Trを有機EL素子50に電流が流れない黒表示期間とすることができ、非表示期間Tndを容易に作ることが可能となる。実施形態5に係る有機ELディスプレイの画素回路の駆動方法によれば、書込期間Twをデータ長1Hに近似した期間とすることにより、ディスプレイが大画面化して走査線数が増加した場合であっても、十分な書込期間Twを確保することができる。実施形態6図9は、本発明の実施形態6に係るアクティブマトリクス型ディスプレイの画素回路の一例を示した図である。実施形態1~5においては、有機ELディスプレイの画素回路及びその駆動法の例を示したが、液晶ディスプレイについても同様の回路が適用可能である。実施形態6に係るアクティブマトリクス型ディスプレイの画素回路においては、アクテチィブマトリクス型ディスプレイを液晶ディスプレイとして構成した例について説明する。図9において、実施形態9に係る液晶ディスプレイの画素回路は、走査線11Siと、データ線21Gjと、選択手段31と、保持容量Cs2とを備える。選択手段31は、2つのダイオードD3、D4から構成される。また、関連構成要素として、画素回路の駆動対象である表示素子として、液晶素子51が設けられる。画素回路及び液晶素子51で1つの画素61を構成する。図9を図1と比較すると、有機ELディスプレイ50における駆動用TFT40と有機EL素子50が液晶素子51に置き換えられており、保持容量Cs2と液晶素子50が並列に配置されている点で、図1と異なっている。実施形態6においては、有機EL素子50に接続していた電源カソード線C1も不要である。ダイオードD3のカソードはデータ線21Gjに接続され、アノードは保持容量Cs2及び液晶素子51の一端に接続されるとともに、ダイオードD4のカソードと接続されている。ダイオードD4のアノードは、リセット線R2に接続されている。保持容量Cs2及び液晶素子51の他端は、ともに走査線11Siに接続されている。なお、ダイオードD3、D4は、種々のダイオードを用いることができるが、例えば、有機材料からなる有機ダイオードや、有機EL材料からなる有機ELダイオードが用いられてもよい。また、通常のシリコン等からなるダイオードを用いてもよい。図10は、実施形態6に係る液晶ディスプレイの画素回路と全体構成を示した図である。図10において、走査線11Sii=1,2,,mとデータ線21Gjj=1,2,,nとの交点に対応して画素61が設けられ、走査線11Siは各々が走査線駆動部71に接続され、データ線21Gjは各々がデータ線駆動部81に接続される点は、実施形態1~5と同様である。また、リセット線R2は、総てリセット線駆動部91に接続されている点も、実施形態1~5と同様である。しかしながら、画素回路から、電源線C1が不要となったことに対応し、電源線駆動部100が消滅した点で、実施形態1~5とは異なっている。図11は、実施形態6に係る液晶ディスプレイの画素回路の駆動方法を説明するための図である。図11において、リセット期間Tr、書込期間Tw及び保持期間Tsにおける1画素のデータ線21Gj、走査線11Si及びリセット線R2に印加される電圧波形V21Gj、V11Si、Vr2が示されている。図11に示す液晶ディスプレイの駆動方法の電圧波形を、図3に示す有機ELディスプレイに対する駆動方法の電圧波形と比較すると、電源カソード線C1に印加する電圧Vc1がないことと、リセット期間Trの走査線11Siの電位V11Siがリセット電極R2に供給する電位Vr2よりも低くなっている点が異なっている。リセット期間Trの走査線11Siの電位V11Siを、リセット線R2に供給する電位Vr2よりも低くすることにより、液晶素子51にかかる電圧の極性を1フレーム内で反転させることができる。これにより、通常行われているフレーム反転やライン反転等の極性反転駆動を行うことなく、容易に液晶素子51へ印加する電圧の極性を反転させることができる。このように、本発明の駆動方法は液晶ディスプレイにも適応可能である。図9及び図11を用いて、具体的に、本実施形態に係る液晶ディスプレイの画素回路の駆動方法を説明する。まず、リセット期間Trにおいては、走査線11Siの電位V11Siが、リセット線R2のリセット電位Vr2よりも低く設定される。これにより、リセット線R2からダイオードD4を通り保持容量Cs2を介して走査線11Siの方に向かって電流が流れる。液晶素子51には、負電圧が印加される。書込期間Twにおいては、データ線21Gjがとり得る最高電位VGmaxまで電位が上げられ、データ線21Gjのデータ電圧V21Gjとの電位差に応じて走査線11Siから保持容量Cs2を介してダイオードD3を通過してデータ線21Gjに電流が流れる。液晶素子51には、正電圧が印加される。保持期間Tsにおいては、走査電圧V11Siをリセット電圧Vr2よりも高く、データ電圧V21Gjがとり得る最小電位VGminよりも小さい電位とし、保持容量Cs2の電位を維持する。このように、実施形態6に係るアクティブマトリクス型ディスプレイの画素回路及びその駆動方法によれば、液晶ディスプレイの場合においても、複数のダイオードD3、D4からなる選択手段を用いて高速書込を行うことができる。実施形態7図12は、本発明の実施形態7に係るアクティブマトリクス型ディスプレイの画素回路の一例を示した図である。実施形態7に係るアクティブマトリクス型ディスプレイの画素回路は、有機EL素子52を発光素子として用いる点は実施形態1~5に係る画素回路と同様であるが、駆動用TFT42がn型TFTである点で、実施形態1~5に係る画素回路と異なっている。図12において、実施形態7に係る有機ELディスプレイの画素回路は、走査線12Siと、データ線22Gjと、選択手段32と、保持容量Cs3と、駆動用TFT42と、リセット線R3と、電源アノード線A1とを備える。選択手段32は、複数のダイオードD5、D6を備え、具体的には2つのダイオードD5、D6から構成される。また、画素回路の駆動対象である有機EL素子52が関連構成要素として示されている。画素回路と発光素子である有機EL素子52とで、画素62を構成する。図12において、ダイオードD5のアノードはデータ線22Gjに接続され、カソードは保持容量Cs3の一端、駆動用TFT42のゲート及びダイオードD6のアノードに接続されている。また、ダイオードD6のカソードは、リセット線R3に接続されている。駆動用TFTのソース及び保持容量Cs3は、走査線12Siに並列に接続されている。また、駆動用TFT42のドレインは、有機EL素子OLED52のカソードに接続され、有機EL素子OLEDのアノードは電源線A1に接続されている。駆動用TFT42がn型TFTになったことに伴い、有機EL素子52の極性、ダイオードD5、D6の極性が実施形態1~5の図1と反対の構成となっている。なお、全体構成は、画素62内の構成を除けば、実施形態1~5の図2と同様であるので、図示を省略する。図13は、実施形態7に係る有機ELディスプレイの画素回路の駆動方法を説明するための図である。図13において、リセット期間Tr、書込期間Tw及び保持期間Tsにおける走査線12Si、データ線22Gj、リセット線R3及び電源線A1の電圧波形V12Si、V22Gj、Vr3、Va1が示されている。リセット期間Trにおいては、走査線12Siの電位V12Siは、リセット電圧Vr3と同電位とされる。これにより、保持容量Cs3の電荷はゼロとなる。書込期間Twにおいては、走査線12Siの電位V12Siは、データ線22Gjがとり得る最小電位VGminと同電位とされる。これにより、データ線22GjからダイオードD5を通って電流が流れ、保持容量Cs3に電荷が蓄えられる。保持期間Tsにおいては、走査線12Siの電位V12Siは、データ線22Gjがとり得る最大電位VGmaxよりも高く、リセット線R3の電位Vr3よりも低く設定される。これにより、画素回路はダイオードD5によりデータ線22Gjと切り離され、ダイオードD6によりリセット線R3と切り離される。保持容量Cs3に蓄えられた電荷により、駆動用TFT42のゲートに正電圧が印加され、駆動用TFT42はONし、ソースとドレインが導通する。電源アノード線A1から有機EL素子52に電流が流れ、保持容量Cs3に蓄えられた電荷に応じた発光を行わせることができる。このように、本発明に係るアクティブマトリクス型ディスプレイの画素回路及びその駆動方法は、n型の駆動用TFTを用いた場合にも適用することができる。なお、実施形態1~5、8に係る有機ELディスプレイの駆動方法に関しては、駆動トランジスタに、有機半導体以外のシリコン半導体や酸化物半導体を用いたものに対しても適用できる。以上、本発明の好ましい実施形態について詳説したが、本発明は、上述した実施形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。"