基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された第3の半導体層と、前記第3の半導体層の上に形成されたゲート電極と、前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、を有し、前記第3の半導体層には、半導体材料にp型不純物元素がドープされており、前記第3の半導体層において、前記ゲート電極の直下にはp型領域が形成されており、前記p型領域を除く領域は、前記p型領域よりも抵抗の高い高抵抗領域が形成されていることを特徴とする半導体装置。前記第3の半導体層において、前記高抵抗領域における水素の濃度は、前記p型領域における水素の濃度よりも高いことを特徴とする請求項1に記載の半導体装置。前記第3の半導体層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする請求項1または2に記載の半導体装置。前記第3の半導体層において、前記高抵抗領域における厚さは、前記p型領域における厚さよりも薄いことを特徴とする請求項1から3のいずれかに記載の半導体装置。前記第1の半導体層、前記第2の半導体層及び前記第3の半導体層は、窒化物半導体により形成されているものであることを特徴とする請求項1から4のいずれかに記載の半導体装置。基板の上に、第1の半導体層、第2の半導体層及びp型の不純物元素が含まれている第3の半導体層を順次形成する工程と、前記第3の半導体層を形成した後、窒素雰囲気において熱処理を行なう工程と、前記第3の半導体層上において、ゲート電極が形成される領域に誘電体マスクを形成する工程と、前記誘電体マスクを形成した後、水素またはアンモニア雰囲気中で熱処理を行なう工程と、前記誘電体マスクを除去し、前記誘電体マスクの形成されていた領域にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。水素またはアンモニア雰囲気中で熱処理を行なう工程の後、前記第3の半導体層の上に、絶縁体膜を形成する工程と、前記絶縁体膜を介し前記誘電体マスクの形成されていた領域にゲート電極を形成する工程と、を有することを特徴とする請求項6に記載の半導体装置の製造方法。前記誘電体マスクを形成する工程の後、前記誘電体マスクの形成されていない領域における前記第3の半導体層の一部を除去する工程を有し、前記第3の半導体層の一部を除去する工程の後、水素またはアンモニア雰囲気中で熱処理を行なう工程を行なうことを特徴とする請求項6または7に記載の半導体装置の製造方法。基板の上に、第1の半導体層、第2の半導体層及びp型の不純物元素が含まれている第3の半導体層を順次形成する工程と、前記第3の半導体層を形成した後、窒素雰囲気において熱処理を行なう工程と、前記第3の半導体層上にゲート電極を形成する工程と、前記ゲート電極を形成した後、水素またはアンモニア雰囲気中で熱処理を行なう工程と、を有することを特徴とする半導体装置の製造方法。前記p型の不純物元素は、Mgであることを特徴とする請求項6から9のいずれかに記載の半導体装置の製造方法。ところで、図1に示されるような構造のHEMTを製造する際は、図2に示される工程により作製される。最初に、図2aに示すように、SiC等の基板911上にバッファ層912、電子走行層913、電子供給層914、p-GaN膜915aを成膜する。次に、図2bに示すように、p-GaN膜915aの表面に、ゲート電極921が形成される領域にレジストパターン931を形成し、ドライエッチングを行なう。次に、図2cに示すように、ドライエッチングによりレジストパターン931の形成されていない領域におけるp-GaN膜915aを除去し、更に、レジストパターン931を除去する。これにより、電子供給層914上において、ゲート電極921が形成される領域に、p-GaN層915を形成する。このようにp-GaN層915を形成することにより、電子走行層913における電子供給層914と電子走行層913との界面近傍には、p-GaN層915の直下における領域913bにおいて、電子が消失している2DEG913aを形成することができる。次に、図3に示すように、p-GaN層915の上にゲート電極921を形成し、電子供給層914上に、ソース電極922及びドレイン電極923を形成する。このような製造工程においては、図2bに示されるように、レジストパターン931が形成されていない領域のp-GaN膜915aのみをドライエッチングより完全に除去することは極めて困難である。即ち、図4aに示すように、ゲート電極921の直下を除く領域において、p-GaN膜915bが薄く残る場合や、図4bに示すように、ゲート電極921の直下を除く領域において電子走行層914の一部がエッチングにより除去されてしまう場合がある。図4aに示されるように、ゲート電極921の直下を除く領域において、薄いp-GaN膜915bが残る場合には、残っている薄いp-GaN膜915bにより、2DEG913aにおける電子の密度が低くなるためオン抵抗が高くなる。また、図4bに示されるように、ゲート電極921の直下を除く領域において、電子走行層914の一部まで除去されてしまうと、電子走行層914の厚さが薄くなり、2DEG913aにおける電子の密度が低くなるためオン抵抗が高くなる。従って、GaNを用いたHEMTでは、ゲート電極921の直下にp-GaN層915を形成した場合において、オン抵抗を増加させることなく、ノーマリーオフを実現することは困難である。このため、半導体材料としてGaN等の窒化物半導体を用いた半導体装置において、オン抵抗を増加させることなく、ノーマリーオフにすることのできる半導体装置及び半導体装置の製造方法が求められている。本実施の形態の一観点によれば、基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された第3の半導体層と、前記第3の半導体層の上に形成されたゲート電極と、前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、を有し、前記第3の半導体層には、半導体材料にp型不純物元素がドープされており、前記第3の半導体層において、前記ゲート電極の直下にはp型領域が形成されており、前記p型領域を除く領域は、前記p型領域よりも抵抗の高い高抵抗領域が形成されていることを特徴とする。また、本実施の形態の他の一観点によれば、基板の上に、第1の半導体層、第2の半導体層及びp型の不純物元素が含まれている第3の半導体層を順次形成する工程と、前記第3の半導体層を形成した後、窒素雰囲気において熱処理を行なう工程と、前記第3の半導体層上において、ゲート電極が形成される領域に誘電体マスクを形成する工程と、前記誘電体マスクを形成した後、水素またはアンモニア雰囲気中で熱処理を行なう工程と、前記誘電体マスクを除去し、前記誘電体マスクの形成されていた領域にゲート電極を形成する工程と、を有することを特徴とする。また、本実施の形態の他の一観点によれば、基板の上に、第1の半導体層、第2の半導体層及びp型の不純物元素が含まれている第3の半導体層を順次形成する工程と、前記第3の半導体層を形成した後、窒素雰囲気において熱処理を行なう工程と、前記第3の半導体層上にゲート電極を形成する工程と、前記ゲート電極を形成した後、水素またはアンモニア雰囲気中で熱処理を行なう工程と、を有することを特徴とする。開示の半導体装置及び半導体装置の製造方法によれば、半導体材料としてGaN等の窒化物半導体を用いた半導体装置において、オン抵抗を増加させることなく、ノーマリーオフにすることができる。実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。第1の実施の形態半導体装置図5に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、基板11上に、窒化物半導体であるバッファ層12、電子走行層13、電子供給層14が形成されており、電子供給層14上には、p型の不純物材料がドープされた窒化物半導体層であるMgドープGaN層15が形成されている。ゲート電極21は、MgドープGaN層15の上に形成されており、ソース電極22及びドレイン電極23は電子供給層14上に形成されている。また、MgドープGaN層15、ソース電極22及びドレイン電極23の上には、SiN等により形成されるパッシベーション膜16が形成されている。尚、本実施の形態における半導体装置では、基板11の表層部分から、バッファ層12、電子走行層13、電子供給層14、MgドープGaN層15において、各々の素子ごとに分離するための素子分離領域32が形成されている。MgドープGaN層15には、p型領域となるp-GaN領域15aと高抵抗領域15bとが形成されており、p-GaN領域15aはゲート電極21の直下に形成される。MgドープGaN層15において、p-GaN領域15aでは、後述するように水素濃度を低くすることにより、ドープされたMgによりp型に活性化しているが、高抵抗領域15bでは、水素濃度が高く、MgがHと結合しているため高抵抗となる。これにより、電子走行層13において、電子走行層13と電子供給層14との界面近傍には、2DEG13aが形成されるが、高抵抗領域15bの直下においては電子の密度を低下させることなく、p-GaN領域15aの直下のみ電子を消失させることができる。即ち、ゲート電極21が形成されていない領域の直下において電子の密度を低下させることなく、ゲート電極21の直下のみ電子が消失している2DEG13aを形成することができる。よって、本実施の形態における半導体装置では、オン抵抗を増加させることなく、ノーマリーオフにすることができる。尚、本実施の形態では、p-GaN領域15aの直下とは、電子供給層14等を介した下の領域も含むものであり、ゲート電極21の直下とは、p-GaN領域15a及び電子供給層14等を介した下の領域も含むものである。よって、上述のとおり、本実施の形態における半導体装置では、MgドープGaN層15においては、p-GaN領域15aよりも高抵抗領域15bの方が水素の密度が高く、また、p-GaN領域15aよりも高抵抗領域15bの方が電気抵抗は高い。半導体装置の製造方法第1の実施の形態における半導体装置の製造方法について、図6~図8に基づき説明する。最初に、図6aに示すように、基板11上に、バッファ層12、電子走行層13、電子供給層14及びMgドープGaN層15の窒化物半導体層をMOVPEMetalOrganicVaporPhaseEpitaxy法によりエピタキシャル成長させることにより形成する。本実施の形態では、バッファ層12はAlNにより形成されており、電子走行層13はGaNにより形成されており、電子供給層14はAlGaNにより形成されている。これら窒化物半導体層をMOVPEにより成膜する際には、Alの原料ガスにはTMAトリメチルアルミニウムが用いられ、Gaの原料ガスにはTMGトリメチルガリウムが用いられ、Nの原料ガスにはNH3アンモニアが用いられる。また、Mgの原料ガスにはCp2Mgシクロペンタジエニルマグネシウムが用いられる。尚、これらの原料ガスは、水素H2をキャリアガスとしてMOVPE装置の反応炉に供給される。また、窒化物半導体層を形成する際に供給されるアンモニアガスは、100~10000sccmの流量で供給され、窒化物半導体層を形成する際の成長圧力は50Torr~300Torrであり、成長温度は1000°C~1200°Cである。また、これらの窒化物半導体層は、MOVPEに代えてMBEMolecularBeamEpitaxy:分子線エピタキシーにより形成してもよい。基板11は、例えば、サファイア基板、Si基板、SiC基板を用いることができる。本実施の形態では、基板11は、SiC基板が用いられている。バッファ層12は、膜厚が0.1μmのAlNにより形成されている。電子走行層13は、膜厚が2μmのGaNにより形成されている。電子供給層14は、膜厚が20nmのAlGaNにより形成されており、AlXGa1-XNと表わした場合に、Xの値が0.1~0.3になるように形成されている。電子供給層14、i-AlGaNであっても、n-AlGaNであってもよい。n-AlGaNを形成する場合には、不純物元素としてSiがドープされており、Siの濃度が1×1018cm-3~1×1020cm-3、例えば、1×1019cm-3となるようにSiがドープされている。この際、Siの原料ガスとしては、例えば、SiH4等が用いられる。MgドープGaN層15は、膜厚が5nm~150nmであって、不純物濃度が、5×1018cm-3~5×1020cm-3となるように不純物元素としてMgがドープされたGaNにより形成されている。尚、本実施の形態においては、MgドープGaN層15は、膜厚が50nmであって、不純物濃度が、1×1019cm-3となるように不純物元素としてMgがドープされている。これら窒化物半導体層をMOVPEにより成膜した後に、例えば、窒素雰囲気中において、400°C~1000°Cに加熱することにより熱処理を行なう。これにより、MgドープGaN層15を活性化させる。このように、窒素雰囲気中において加熱することにより、MgドープGaN層15に含まれていた水素成分が放出され活性化されるため、MgドープGaN層15はp型となる。次に、図6bに示すように、MgドープGaN層15の表面において、ゲート電極21が形成される領域に誘電体マスク31を形成する。具体的には、MgドープGaN層15の表面に、SiNまたはSiO2等の誘電体膜を成膜し、この誘電体膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極21が形成される領域に不図示のレジストパターンを形成する。この後、フッ酸等を用いたウェットエッチングにより、レジストパターンの形成されていない領域の誘電体膜を除去することにより、SiNまたはSiO2等により形成される誘電体マスク31を形成する。この後、レジストパターンは、有機溶剤等により除去する。次に、図6cに示すように、H2またはNH3の雰囲気中において、400°C以上の温度で熱処理を行なう。これにより、誘電体マスク31が形成されていない、MgドープGaN層15が露出している領域において、MgドープGaN層15内に、H2またはNH3におけるHが入り込み拡散する。このように、MgドープGaN層15において、誘電体マスク31が形成されていない領域では、Hが拡散し、拡散したH水素がMgと結合してMg-Hとなるため、Mgがアクセプタとして働かなくなり高抵抗化する。よって、MgドープGaN層15においては、誘電体マスク31が形成されていない高抵抗化された高抵抗領域15bと、誘電体マスク31が形成されており、Hが侵入することなく活性化された状態が維持されているp-GaN領域15aとが形成される。このように、MgドープGaN層15に高抵抗領域15bを形成することにより、高抵抗領域15bの直下においては電子密度を低下させることなく、電子走行層13における電子走行層13と電子供給層14の界面近傍に2DEG13aを形成することができる。尚、このように形成された2DEG13aにおいては、MgドープGaN層15のp-GaN領域15aの直下においては電子が消失している。次に、図7aに示すように、誘電体マスク31を除去した後、素子分離領域32を形成する。具体的には、誘電体マスク31を除去した後、MgドープGaN層15の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域32が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域における窒化物半導体層にArをイオン注入することにより、窒化物半導体層及び基板11の表層部分に素子分離領域32を形成することができる。この後、レジストパターンは、有機溶剤等により除去する。次に、図7bに示すように、ソース電極22及びドレイン電極23が形成される領域のMgドープGaN層15を除去し、開口部33及び34を形成する。具体的には、MgドープGaN層15の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部33及び34が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、RIEReactiveIonEtching等のドライエッチングによりレジストパターンの形成されていない領域における、MgドープGaN層15を除去し、開口部33及び34を形成する。この際行なわれるドライエッチングでは、エッチングガスとしてCl2等の塩素系のガスを用いて、レジストパターンが形成されていない領域のMgドープGaN層15を完全に除去し、更には、電子走行層14の表面の一部まで除去してもよい。この後、レジストパターンは、有機溶剤等により除去する。次に、図7cに示すように、開口部33及び34に、ソース電極22及びドレイン電極23を形成する。具体的には、開口部33及び34が形成されているMgドープGaN層15上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極22及びドレイン電極23が形成される領域に開口を有する不図示のレジストパターンを形成する。このレジストパターンは、レジストパターンの開口に、開口部33及び34が位置するように、位置合せを行い形成する。この後、真空蒸着により、Ti/Alによる積層金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターン上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、Ti/Alが積層されたソース電極22及びドレイン電極23を形成する。尚、Ti/Alによる積層金属膜は、Tiの厚さが約20nm、Alの厚さが約200nmとなるように成膜する。この後、例えば、窒素雰囲気中において、約550°Cの温度で熱処理を行なうことにより、ソース電極22及びドレイン電極23を電子供給層14とオーミックコンタクトさせる。次に、図8aに示すように、MgドープGaN層15の上に、パッシベーション膜16を形成する。パッシベーション膜16は、厚さ200nmのSiNをCVDChemicalVaporDepositionにより成膜することにより形成する。次に、図8bに示すように、ゲート電極21が形成される領域のパッシベーション膜16を除去し、開口部35を形成する。この開口部35は、ゲート電極21が形成される領域に形成される。具体的には、パッシベーション膜16の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部35が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、RIE等のドライエッチング、または、バッファードフッ酸等によるウェットエッチングにより、レジストパターンの形成されていない領域におけるパッシベーション膜16を除去し、開口部35を形成する。この後、レジストパターンは、有機溶剤等により除去する。形成される開口部35は、p-GaN領域15aと略一致していることが好ましいが、p-GaN領域15aよりも大きくてもよく、また、小さくてもよい。次に、図8cに示すように、ゲート電極21を形成する。具体的には、開口部35が形成されているパッシベーション膜16の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極21が形成される領域に開口を有する不図示のレジストパターンを形成する。このレジストパターンは、レジストパターンの開口に、開口部35、即ち、p-GaN領域15aが位置するように、位置合せを行い形成する。この後、真空蒸着により、Ni/Auによる積層金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターン上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、Ni/Auによる積層金属膜によるゲート電極21を形成する。このようにして、MgドープGaN層15におけるp-GaN領域15a上にゲート電極21を形成する。尚、Ni/Auの積層金属膜は、Niの厚さが約30nm、Auの厚さが約400nmとなるように成膜する。以上により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置では、MgドープGaN層15において、p-GaN領域15aと高抵抗領域15bとが形成される。MgドープGaN層15において、高抵抗領域15bでは、活性化しておらず高抵抗であるため、高抵抗領域15bの直下においては2DEG13aにおける電子の密度が低下することはない。また、MgドープGaN層15において、ゲート電極21の直下となるp-GaN領域15aでは、p型に活性化しているため、p-GaN領域15aの直下においては、2DEG13aの電子を消失させることができる。即ち、本実施の形態においては、ゲート電極21の直下においては、2DEG13aの電子を消失させることができる。これにより、本実施の形態における半導体装置では、オン抵抗を増加させることなく、ノーマリーオフにすることができる。尚、本実施の形態における半導体装置では、MgドープGaN層15において、高抵抗領域15bでは、膜中に含まれるHとMgとが結合して高抵抗化されており、p-GaN領域15aは膜中に含まれるHを放出することによりp型となっている。従って、膜中の水素の濃度は、p-GaN領域15aよりも高抵抗領域15bの方が高く、また、p-GaN領域15aよりも高抵抗領域15bの方が電気抵抗は高い。第2の実施の形態半導体装置次に、第2の実施の形態における半導体装置について図9に基づき説明する。本実施の形態における半導体装置は、基板11上に、窒化物半導体であるバッファ層12、電子走行層13、電子供給層14が形成されており、電子供給層14上には、p型の不純物材料がドープされた窒化物半導体層であるMgドープGaN層15が形成されている。ソース電極22及びドレイン電極23は電子供給層14上に形成されており、MgドープGaN層15、ソース電極22及びドレイン電極23の上には、SiN等により形成されるパッシベーション膜16が形成されている。パッシベーション膜16には、ゲート電極21が形成される領域には開口部が設けられており、パッシベーション膜16及び開口部におけるMgドープGaN層15の上には、ゲート絶縁膜となる絶縁膜117が設けられている。ゲート電極21は、この絶縁膜117を介し、MgドープGaN層15におけるp-GaN領域15aの上に形成されている。即ち、MgドープGaN層15には、p型領域となるp-GaN領域15aと高抵抗領域15bとが形成されており、絶縁膜117を介しp-GaN領域15aはゲート電極21の直下に形成される。尚、本実施の形態における半導体装置では、基板11の表層部分から、バッファ層12、電子走行層13、電子供給層14、MgドープGaN層15において、各々の素子ごとに分離するための素子分離領域32が形成されている。MgドープGaN層15において、p-GaN領域15aでは、後述するように水素濃度を低くすることにより、ドープされたMgによりp型に活性化しているが、高抵抗領域15bでは、水素濃度が高く、MgがHと結合しているため高抵抗となる。これにより、電子走行層13において、電子走行層13と電子供給層14との界面近傍には、2DEG13aが形成されるが、高抵抗領域15bの直下においては電子の密度を低下させることなく、p-GaN領域15aの直下のみ電子を消失させることができる。即ち、ゲート電極21が形成されていない領域の直下においては電子の密度を低下させることなく、ゲート電極21の直下においてのみ電子が消失している2DEG13aを形成することができる。よって、本実施の形態における半導体装置では、オン抵抗を増加させることなく、ノーマリーオフにすることができる。従って、本実施の形態における半導体装置では、絶縁膜117を形成することによりゲートリーク電流を抑制することができ、ゲート電極21における順方向の耐圧を高くすることができる。よって、オン動作時にゲート電極21に印加される電圧を高くすることができ、ドレイン電流をより一層多く流すことができる。尚、上述したように、本実施の形態における半導体装置では、MgドープGaN層15においては、p-GaN領域15aよりも高抵抗領域15bの方が水素の密度が高く、また、p-GaN領域15aよりも高抵抗領域15bの方が電気抵抗は高い。半導体装置の製造方法次に、本実施の形態における半導体装置の製造方法について図10に基づき説明する。本実施の形態における半導体装置の製造方法は、第1の実施の形態における半導体装置の製造方法の図6a~図8bに示す工程までは同じである。よって、図8bに示す工程以降の工程について説明する。尚、図10aに示すものは、図8bに示すものと同じものである。図10bでは、図10aに示されるもののパッシベーション膜16及び開口部35において露出しているMgドープGaN層15の上にゲート絶縁膜となる絶縁膜117を形成する。絶縁膜117は、例えば、ALDAtomicLayerDepositionにより絶縁膜を成膜することにより形成される。本実施の形態では、絶縁膜117は、膜厚が30nmの酸化アルミニウム膜により形成されている。次に、図10cに示すように、ゲート電極21を形成する。具体的には、絶縁膜117の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極21が形成される領域に開口を有する不図示のレジストパターンを形成する。このレジストパターンは、レジストパターンの開口に、絶縁膜117を介して、下にp-GaN領域15aが位置するように、位置合せを行い形成する。この後、真空蒸着により、Ni/Auによる積層金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターン上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、Ni/Auによる積層金属膜によるゲート電極21を形成する。このようにして、誘電体マスク31が形成されていたMgドープGaN層15におけるp-GaN領域15a上に絶縁膜117を介しゲート電極21を形成する。尚、Ni/Auの積層金属膜は、Niの厚さが約30nm、Auの厚さが約400nmとなるように成膜する。以上により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置では、ゲート絶縁膜となる絶縁膜117が形成されているため、ゲートリーク電流を減らすことができる。尚、上記以外の内容については、第1の実施の形態と同様である。第3の実施の形態次に、第3の実施の形態について説明する。本実施の形態は、第1の実施の形態における半導体装置の製造方法であって、第1の実施の形態とは異なる製造方法である。第3の実施の形態における半導体装置の製造方法について、図11~図13に基づき説明する。最初に、図11aに示すように、基板11上に、バッファ層12、電子走行層13、電子供給層14及びMgドープGaN層15の窒化物半導体層をMOVPE法によりエピタキシャル成長させることにより形成する。本実施の形態では、バッファ層12はAlNにより形成されており、電子走行層13はGaNにより形成されており、電子供給層14はAlGaNにより形成されている。これら窒化物半導体層をMOVPEにより成膜する際には、Alの原料ガスにはTMAトリメチルアルミニウムが用いられ、Gaの原料ガスにはTMGトリメチルガリウムが用いられ、Nの原料ガスにはNH3アンモニアが用いられる。また、Mgの原料ガスにはCp2Mgシクロペンタジエニルマグネシウムが用いられる。尚、これらの原料ガスは、水素H2をキャリアガスとしてMOVPE装置の反応炉に供給される。また、窒化物半導体層を形成する際に供給されるアンモニアガスは、100~10000sccmの流量で供給され、窒化物半導体層を形成する際の成長圧力は50Torr~300Torrであり、成長温度は1000°C~1200°Cである。また、これらの窒化物半導体層は、MOVPEに代えてMBEにより形成してもよい。基板11は、例えば、サファイア基板、Si基板、SiC基板を用いることができる。本実施の形態では、基板11は、SiC基板が用いられている。バッファ層12は、膜厚が0.1μmのAlNにより形成されている。電子走行層13は、膜厚が2μmのGaNにより形成されている。電子供給層14は、膜厚が20nmのAlGaNにより形成されており、AlXGa1-XNと表わした場合に、Xの値が0.1~0.3になるように形成されている。電子供給層14、i-AlGaNであっても、n-AlGaNであってもよい。n-AlGaNを形成する場合には、不純物元素としてSiがドープされており、Siの濃度が1×1018cm-3~1×1020cm-3、例えば、1×1019cm-3となるようにSiがドープされている。この際、Siの原料ガスとしては、例えば、SiH4等が用いられる。MgドープGaN層15は、膜厚が5nm~150nmであって、不純物濃度が、5×1018cm-3~5×1020cm-3となるように不純物元素としてMgがドープされたGaNにより形成されている。尚、本実施の形態においては、MgドープGaN層15は、膜厚が50nmであって、不純物濃度が、1×1019cm-3となるように不純物元素としてMgがドープされている。これら窒化物半導体層をMOVPEにより成膜した後に、例えば、窒素雰囲気中において、400°C~1000°Cに加熱することにより熱処理を行なう。これにより、MgドープGaN層15を活性化させる。このように、窒素雰囲気中において加熱することにより、MgドープGaN層15に含まれていた水素成分が放出され活性化されるため、MgドープGaN層15はp型となる。次に、図11bに示すように、素子分離領域32を形成する。具体的には、MgドープGaN層15の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域32が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域における窒化物半導体層にArをイオン注入する。これにより、窒化物半導体層及び基板11の表層部分に素子分離領域32が形成される。この後、レジストパターンは、有機溶剤等により除去する。次に、図11cに示すように、ソース電極22及びドレイン電極23が形成される領域のMgドープGaN層15を除去し、開口部33及び34を形成する。具体的には、MgドープGaN層15の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部33及び34が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、RIE等のドライエッチングによりレジストパターンの形成されていない領域における、MgドープGaN層15を除去し、開口部33及び34を形成する。この際行なわれるドライエッチングでは、エッチングガスとしてCl2等の塩素系のガスを用いて、レジストパターンが形成されていない領域のMgドープGaN層15を完全に除去し、更には、電子走行層14の表面の一部まで除去してもよい。この後、レジストパターンは、有機溶剤等により除去する。次に、図12aに示すように、開口部33及び34に、ソース電極22及びドレイン電極23を形成する。具体的には、開口部33及び34が形成されているMgドープGaN層15上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極22及びドレイン電極23が形成される領域に開口を有する不図示のレジストパターンを形成する。このレジストパターンは、レジストパターンの開口に、開口部33及び34が位置するように、位置合せを行い形成する。この後、真空蒸着により、Ti/Alによる積層金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターン上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、Ti/Alが積層されたソース電極22及びドレイン電極23が形成される。尚、Ti/Alによる積層金属膜は、Tiの厚さが約20nm、Alの厚さが約200nmとなるように成膜する。この後、例えば、窒素雰囲気中において、約550°Cの温度で熱処理を行なうことにより、ソース電極22及びドレイン電極23を電子供給層14とオーミックコンタクトさせる。次に、図12bに示すように、ゲート電極21を形成する。具体的には、MgドープGaN層15の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極21が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着により、Ni/Auによる積層金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターン上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、Ni/Auによる積層金属膜によるゲート電極21を形成する。尚、Ni/Auの積層金属膜は、Niの厚さが約30nm、Auの厚さが約400nmとなるように成膜する。次に、図12cに示すように、H2またはNH3の雰囲気中において、400°C以上の温度で熱処理を行なう。これにより、ゲート電極21が形成されていない、MgドープGaN層15が露出している領域において、MgドープGaN層15内に、H2またはNH3におけるHが入り込み拡散する。このように、MgドープGaN層15が露出しているゲート電極21が形成されていない領域では、Hが拡散し、拡散したH水素がMgと結合してMg-Hとなるため、Mgがアクセプタとして働かなくなり高抵抗化する。よって、MgドープGaN層15においては、ゲート電極21が形成されていない高抵抗化された高抵抗領域15bと、ゲート電極21が形成されており、Hが侵入することなく活性化された状態が維持されているp-GaN領域15aとが形成される。このように、MgドープGaN層15に高抵抗領域15bを形成することにより、高抵抗領域15bの直下においては電子密度を低下させることなく、電子走行層13における電子走行層13と電子供給層14の界面近傍に2DEG13aを形成することができる。尚、このように形成された2DEG13aにおいては、MgドープGaN層15のp-GaN領域15aの直下においては電子が消失している。次に、図13に示すように、MgドープGaN層15の上に、パッシベーション膜16を形成する。パッシベーション膜16は、厚さ200nmのSiNをCVDにより成膜することにより形成する。以上により、本実施の形態における半導体装置を製造することができる。尚、上記以外の内容については、第1の実施の形態と同様である。第4の実施の形態半導体装置次に、第4の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図14に示されるように、電子走行層14の上にMgドープGaN層215が形成されている。MgドープGaN層215には、p型領域となるp-GaN領域215aと高抵抗領域215bとが形成されており、p-GaN領域215aはゲート電極21の直下に形成される。MgドープGaN層215において、p-GaN領域215aでは、水素濃度を低くすることにより、ドープされたMgによりp型に活性化しているが、高抵抗領域215bでは、水素濃度が高く、MgがHと結合しているため高抵抗となる。これにより、電子走行層13において、電子走行層13と電子供給層14との界面近傍には、2DEG13aが形成されるが、高抵抗領域215bの直下においては電子の密度を低下させることなく、p-GaN領域215aの直下のみ電子を消失させることができる。即ち、ゲート電極21が形成されていない領域の直下において電子の密度を低下させることなく、ゲート電極21の直下のみ電子が消失している2DEG13aを形成することができる。よって、本実施の形態における半導体装置では、オン抵抗を増加させることなく、ノーマリーオフにすることができる。尚、本実施の形態における半導体装置では、基板11の表層部分から、バッファ層12、電子走行層13、電子供給層14、MgドープGaN層15において、各々の素子ごとに分離するための素子分離領域32が形成されている。本実施の形態では、MgドープGaN層215において、高抵抗領域215bは、p-GaN領域215aよりも薄く形成されている。高抵抗領域215bを薄くすることにより、高抵抗領域215bを高抵抗化するための時間を短くすることができるとともに、p-GaN領域215aにおける水素の拡散を抑制することができるため、製造される半導体装置の歩留りを高めることができる。尚、上述のとおり、本実施の形態における半導体装置では、MgドープGaN層215においては、p-GaN領域215aよりも高抵抗領域215bの方が水素の密度が高く、また、p-GaN領域215aよりも高抵抗領域215bの方が電気抵抗は高い。半導体装置の製造方法次に、第4の実施の形態における半導体装置の製造方法について、図15~図18に基づき説明する。最初に、図15aに示すように、基板11上に、バッファ層12、電子走行層13、電子供給層14及びMgドープGaN層215の窒化物半導体層をMOVPE法によりエピタキシャル成長させることにより形成する。本実施の形態では、バッファ層12はAlNにより形成されており、電子走行層13はGaNにより形成されており、電子供給層14はAlGaNにより形成されている。これら窒化物半導体層をMOVPEにより成膜する際には、Alの原料ガスにはTMAトリメチルアルミニウムが用いられ、Gaの原料ガスにはTMGトリメチルガリウムが用いられ、Nの原料ガスにはNH3アンモニアが用いられる。また、Mgの原料ガスにはCp2Mgシクロペンタジエニルマグネシウムが用いられる。尚、これらの原料ガスは、水素H2をキャリアガスとしてMOVPE装置の反応炉に供給される。また、窒化物半導体層を形成する際に供給されるアンモニアガスは、100~10000sccmの流量で供給され、窒化物半導体層を形成する際の成長圧力は50Torr~300Torrであり、成長温度は1000°C~1200°Cである。また、これらの窒化物半導体層は、MOVPEに代えてMBEにより形成してもよい。基板11は、例えば、サファイア基板、Si基板、SiC基板を用いることができる。本実施の形態では、基板11は、SiC基板が用いられている。バッファ層12は、膜厚が0.1μmのAlNにより形成されている。電子走行層13は、膜厚が2μmのGaNにより形成されている。電子供給層14は、膜厚が20nmのAlGaNにより形成されており、AlXGa1-XNと表わした場合に、Xの値が0.1~0.3になるように形成されている。電子供給層14、i-AlGaNであっても、n-AlGaNであってもよい。n-AlGaNを形成する場合には、不純物元素としてSiがドープされており、Siの濃度が1×1018cm-3~1×1020cm-3、例えば、1×1019cm-3となるようにSiがドープされている。この際、Siの原料ガスとしては、例えば、SiH4等が用いられる。MgドープGaN層215は、膜厚が5nm~150nmであって、不純物濃度が、5×1018cm-3~5×1020cm-3となるように不純物元素としてMgがドープされたGaNにより形成されている。尚、本実施の形態においては、MgドープGaN層215は、膜厚が50nmであって、不純物濃度が、1×1019cm-3となるように不純物元素としてMgがドープされている。これら窒化物半導体層をMOVPEにより成膜した後に、例えば、窒素雰囲気中において、400°C~1000°Cに加熱することにより熱処理を行なう。これにより、MgドープGaN層215を活性化させる。このように、窒素雰囲気中において加熱することにより、MgドープGaN層215に含まれていた水素成分が放出され活性化されるため、MgドープGaN層215はp型となる。次に、図15bに示すように、素子分離領域32を形成する。具体的には、MgドープGaN層215の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域32が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域における窒化物半導体層にArをイオン注入することにより、窒化物半導体層及び基板11の表層部分に素子分離領域32が形成される。この後、レジストパターンは、有機溶剤等により除去する。次に、図15cに示すように、MgドープGaN層215の表面において、ゲート電極21が形成される領域に誘電体マスク31を形成する。具体的には、MgドープGaN層215の表面に、SiNまたはSiO2等の誘電体膜を成膜し、この誘電体膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極21が形成される領域に不図示のレジストパターンを形成する。この後、フッ酸等を用いたウェットエッチングにより、レジストパターンの形成されていない領域の誘電体膜を除去することにより、SiNまたはSiO2等により形成される誘電体マスク31を形成する。この後、レジストパターンは、有機溶剤等により除去する。次に、図16aに示すように、RIE等のドライエッチングにより、誘電体マスク31が形成されていない領域におけるMgドープGaN層215を一部除去し、この領域におけるMgドープGaN層215の厚さを薄くする。この際、誘電体マスク31が形成されていない領域におけるMgドープGaN層215は、誘電体マスク31が形成されている領域におけるMgドープGaN層215の厚さの約半分程度となるように、エッチングを行なう。次に、図16bに示すように、H2またはNH3の雰囲気中において、400°C以上の温度で熱処理を行なう。これにより、誘電体マスク31が形成されていない、MgドープGaN層215が露出している領域において、MgドープGaN層215内に、H2またはNH3におけるHが入り込み拡散する。このように、MgドープGaN層15において、誘電体マスク31が形成されていない領域では、Hが拡散し、拡散したH水素がMgと結合してMg-Hとなるため、Mgがアクセプタとして働かなくなり高抵抗化する。よって、MgドープGaN層215においては、誘電体マスク31が形成されていない高抵抗化された高抵抗領域215bと、誘電体マスク31が形成されており、Hが侵入することなく活性化された状態が維持されているp-GaN領域215aとが形成される。このようにMgドープGaN層215に高抵抗領域215bを形成することにより、高抵抗領域215bの直下においては電子密度を低下させることなく、電子走行層13における電子走行層13と電子供給層14の界面近傍に2DEG13aを形成することができる。尚、このように形成された2DEG13aは、MgドープGaN層215のp-GaN領域215aの直下においては電子が消失している。次に、図16cに示すように、誘電体マスク31を除去した後、ソース電極22及びドレイン電極23が形成される領域のMgドープGaN層215を除去し、開口部33及び34を形成する。具体的には、MgドープGaN層215の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部33及び34が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、RIE等のドライエッチングによりレジストパターンの形成されていない領域における、MgドープGaN層215を除去し、開口部33及び34を形成する。この際行なわれるドライエッチングでは、エッチングガスとしてCl2等の塩素系のガスを用いて、レジストパターンが形成されていない領域のMgドープGaN層215を完全に除去し、更には、電子走行層14の表面の一部まで除去してもよい。この後、レジストパターンは、有機溶剤等により除去する。次に、図17aに示すように、開口部33及び34に、ソース電極22及びドレイン電極23を形成する。具体的には、開口部33及び34が形成されているMgドープGaN層215上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極22及びドレイン電極23が形成される領域に開口を有する不図示のレジストパターンを形成する。このレジストパターンは、レジストパターンの開口に、開口部33及び34が位置するように、位置合せを行い形成する。この後、真空蒸着により、Ti/Alによる積層金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターン上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、Ti/Alが積層されたソース電極22及びドレイン電極23を形成する。尚、Ti/Alによる積層金属膜は、Tiの厚さが約20nm、Alの厚さが約200nmとなるように成膜する。この後、例えば、窒素雰囲気中において、約550°Cの温度で熱処理を行なうことにより、ソース電極22及びドレイン電極23を電子供給層14とオーミックコンタクトさせる。次に、図17bに示すように、MgドープGaN層215の上に、パッシベーション膜16を形成する。パッシベーション膜16は、厚さ200nmのSiNをCVDにより成膜することにより形成する。次に、図17cに示すように、ゲート電極21が形成される領域のパッシベーション膜16を除去し、開口部35を形成する。この開口部35は、ゲート電極21が形成される領域に形成される。具体的には、パッシベーション膜16の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部35が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、RIE等のドライエッチング、または、バッファードフッ酸等によるウェットエッチングにより、レジストパターンの形成されていない領域におけるパッシベーション膜16を除去し、開口部35を形成する。この後、レジストパターンは、有機溶剤等により除去する。形成される開口部35は、p-GaN領域215aと略一致していることが好ましいが、p-GaN領域215aよりも大きくてもよく、また、小さくてもよい。次に、図18に示すように、ゲート電極21を形成する。具体的には、開口部35が形成されているパッシベーション膜16の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極21が形成される領域に開口を有する不図示のレジストパターンを形成する。このレジストパターンは、レジストパターンの開口に、開口部35が位置するように、位置合せを行い形成する。この後、真空蒸着により、Ni/Auによる積層金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターン上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、Ni/Auによる積層金属膜によるゲート電極21を形成する。このようにして、MgドープGaN層215におけるp-GaN領域215a上にゲート電極21を形成する。尚、Ni/Auの積層金属膜は、Niの厚さが約30nm、Auの厚さが約400nmとなるように成膜する。以上により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置では、MgドープGaN層215において、p-GaN領域215aよりも薄く高抵抗領域215bが形成されており、高抵抗領域215bにおいて水素が拡散している。よって、p-GaN領域215aには殆ど水素が拡散しないため、均一性が高く歩留りの高い半導体装置を得ることができる。第5の実施の形態次に、第5の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。本実施の形態における半導体デバイスは、第1から第4の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図19に基づき説明する。尚、図19は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第1から第4の実施の形態に示されているものとは、異なっている。最初に、第1から第4の実施の形態において製造された半導体装置をダイシング等により切断することにより、GaN系の半導体材料のHEMTの半導体チップ410を形成する。この半導体チップ410をリードフレーム420上に、ハンダ等のダイアタッチ剤430により固定する。尚、この半導体チップ410は、第1から第4の実施の形態におけるいずれかの半導体装置に相当するものである。次に、ゲート電極411をゲートリード421にボンディングワイヤ431により接続し、ソース電極412をソースリード422にボンディングワイヤ432により接続し、ドレイン電極413をドレインリード423にボンディングワイヤ433により接続する。尚、ボンディングワイヤ431、432、433はAl等の金属材料により形成されている。また、本実施の形態においては、ゲート電極411はゲート電極パッドであり、第1から第4の実施の形態における半導体装置のゲート電極21と接続されている。また、ソース電極412はソース電極パッドであり、第1から第4の実施の形態における半導体装置のソース電極22と接続されている。また、ドレイン電極413はドレイン電極パッドであり、第1から第4の実施の形態における半導体装置のドレイン電極23と接続されている。次に、トランスファーモールド法によりモールド樹脂440による樹脂封止を行なう。このようにして、GaN系の半導体材料を用いたHEMTのディスクリートパッケージされている半導体デバイスを作製することができる。次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第1から第4の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。最初に、図20に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置460は、高圧の一次側回路461、低圧の二次側回路462及び一次側回路461と二次側回路462との間に配設されるトランス463を備えている。一次側回路461は、交流電源464、いわゆるブリッジ整流回路465、複数のスイッチング素子図20に示す例では4つ466及び一つのスイッチング素子467等を備えている。二次側回路462は、複数のスイッチング素子図20に示す例では3つ468を備えている。図20に示す例では、第1から第4の実施の形態における半導体装置を一次側回路461のスイッチング素子466及び467として用いている。尚、一次側回路461のスイッチング素子466及び467は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路462において用いられているスイッチング素子468はシリコンにより形成される通常のMISFETmetalinsulatorsemiconductorfieldeffecttransistorを用いている。次に、図21に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器470は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器470は、ディジタルプレディストーション回路471、ミキサー472、パワーアンプ473及び方向性結合器474を備えている。ディジタルプレディストーション回路471は、入力信号の非線形歪みを補償する。ミキサー472は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ473は、交流信号とミキシングされた入力信号を増幅する。図21に示す例では、パワーアンプ473は、第1から第4の実施の形態における半導体装置を有している。方向性結合器474は、入力信号や出力信号のモニタリング等を行なう。図21に示す回路では、例えば、スイッチの切り替えにより、ミキサー472により出力信号を交流信号とミキシングしてディジタルプレディストーション回路471に送出することが可能である。以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。上記の説明に関し、更に以下の付記を開示する。付記1基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された第3の半導体層と、前記第3の半導体層の上に形成されたゲート電極と、前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、を有し、前記第3の半導体層には、半導体材料にp型不純物元素がドープされており、前記第3の半導体層において、前記ゲート電極の直下にはp型領域が形成されており、前記p型領域を除く領域は、前記p型領域よりも抵抗の高い高抵抗領域が形成されていることを特徴とする半導体装置。付記2前記高抵抗領域においては、前記p型不純物元素と水素とが結合していることを特徴とする付記1に記載の半導体装置。付記3前記第3の半導体層において、前記高抵抗領域における水素の濃度は、前記p型領域における水素の濃度よりも高いことを特徴とする付記1または2に記載の半導体装置。付記4前記p型不純物元素は、Mgであることを特徴とする付記1から3のいずれかに記載の半導体装置。付記5前記第3の半導体層におけるMgの濃度は、5×1018cm-3~5×1020cm-3であることを特徴とする付記1から4のいずれかに記載の半導体装置。付記6前記第3の半導体層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする付記1から5のいずれかに記載の半導体装置。付記7前記第3の半導体層において、前記高抵抗領域における厚さは、前記p型領域における厚さよりも薄いことを特徴とする付記1から6のいずれかに記載の半導体装置。付記8前記第1の半導体層、前記第2の半導体層及び前記第3の半導体層は、窒化物半導体により形成されているものであることを特徴とする付記1から7のいずれかに記載の半導体装置。付記9前記第3の半導体層における半導体材料は、GaNを含む材料であることを特徴とする付記1から8のいずれかに記載の半導体装置。付記10前記第1の半導体層は、GaNを含む材料により形成されていることを特徴とする付記1から9のいずれかに記載の半導体装置。付記11前記第2の半導体層は、AlGaNを含む材料により形成されていることを特徴とする付記1から10のいずれかに記載の半導体装置。付記12付記1から11のいずれかに記載の半導体装置を有することを特徴とする電源装置。付記13付記1から11のいずれかに記載の半導体装置を有することを特徴とする増幅器。付記14基板の上に、第1の半導体層、第2の半導体層及びp型の不純物元素が含まれている第3の半導体層を順次形成する工程と、前記第3の半導体層を形成した後、窒素雰囲気において熱処理を行なう工程と、前記第3の半導体層上において、ゲート電極が形成される領域に誘電体マスクを形成する工程と、前記誘電体マスクを形成した後、水素またはアンモニア雰囲気中で熱処理を行なう工程と、前記誘電体マスクを除去し、前記誘電体マスクの形成されていた領域にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。付記15水素またはアンモニア雰囲気中で熱処理を行なう工程の後、前記第3の半導体層の上に、絶縁体膜を形成する工程と、前記絶縁体膜を介し前記誘電体マスクの形成されていた領域にゲート電極を形成する工程と、を有することを特徴とする付記14に記載の半導体装置の製造方法。付記16前記誘電体マスクを形成する工程の後、前記誘電体マスクの形成されていない領域における前記第3の半導体層の一部を除去する工程を有し、前記第3の半導体層の一部を除去する工程の後、水素またはアンモニア雰囲気中で熱処理を行なう工程を行なうことを特徴とする付記14または15に記載の半導体装置の製造方法。付記17基板の上に、第1の半導体層、第2の半導体層及びp型の不純物元素が含まれている第3の半導体層を順次形成する工程と、前記第3の半導体層を形成した後、窒素雰囲気において熱処理を行なう工程と、前記第3の半導体層上にゲート電極を形成する工程と、前記ゲート電極を形成した後、水素またはアンモニア雰囲気中で熱処理を行なう工程と、を有することを特徴とする半導体装置の製造方法。付記18前記p型の不純物元素は、Mgであることを特徴とする付記14から17のいずれかに記載の半導体装置の製造方法。付記19前記第1の半導体層、前記第2の半導体層及び前記第3の半導体層は、MOVPEにより形成されるものであることを特徴とする付記14から18のいずれかに記載の半導体装置の製造方法。付記20前記第2の半導体層に接してソース電極及びドレイン電極を形成する工程を有することを特徴とする付記14から19のいずれかに記載の半導体装置の製造方法。