"ダイオード領域とIGBT領域が同一半導体基板に形成されている半導体装置であって、ダイオード領域は、半導体基板の表面に露出している第1導電型のアノード層と、アノード層の裏面側に形成されている第1導電型のダイオードボディ層と、ダイオードボディ層の裏面側に形成されている第2導電型のダイオードドリフト層と、ダイオードドリフト層の裏面側に形成されており、ダイオードドリフト層より第2導電型の不純物濃度が高い、第2導電型のカソード層と、半導体基板の表面側からダイオードドリフト層に達するダイオードトレンチ内に埋め込まれた第1層と、第1層内に埋設されており、その下端がダイオードボディ層とダイオードドリフト層との境界よりも深い深さに位置している第2層と、を備えており、IGBT領域は、半導体基板の表面に露出している第2導電型のエミッタ層と、エミッタ層の側方および裏面側に形成されており、その一部が半導体基板の表面に露出している第1導電型のIGBTボディ層と、IGBTボディ層の裏面側に形成されている第2導電型のIGBTドリフト層と、IGBTドリフト層の裏面側に形成されている第1導電型のコレクタ層と、半導体基板の表面側からIGBTボディ層を貫通し、IGBTドリフト層に達するIGBTゲートと、を備えており、第2層は、第1層をダイオードトレンチの内側から外側に向かって押圧しており、ダイオードドリフト層には、少なくとも第2層の下端の深さにライフタイム制御領域が形成されており、ライフタイム制御領域内の結晶欠陥密度は、ライフタイム制御領域外の結晶欠陥密度よりも高い、半導体装置。第2層の材料となる第2材料は、第1層の材料となる第1材料の酸化物である、請求項1に記載の半導体装置。請求項1または2に記載の半導体装置の製造方法であって、ダイオードトレンチ内に、ボイドを有する状態で第1層の材料である材料となる第1材料を充填する工程と、充填された第1材料のボイド内に、第2層の材料となる第2材料を充填するとともに膨張させる工程とを含む、製造方法。第2材料は、第1材料の酸化物であり、膨張させる工程では、ボイド内で第1材料を酸化して膨張させる、請求項3に記載の製造方法。マスクを用いて軽イオン等を照射する場合、ダメージ層の位置とダイオード領域の位置を合わせるアライメント調整が必要となる。アライメント精度が不十分であり、マスクを形成する位置が適切でない場合には、ダメージ層がIGBT領域にも形成される。ダメージ層がIGBT領域に形成されると、IGBTのオン抵抗が上昇し損失が増大する等、IGBT特性が低下することがある。本願は、マスクを用いて軽イオン等を照射することなく、選択的にダイオード領域にダメージ層を形成することが可能な半導体装置の構成、およびその製造方法を提供することを目的とする。本明細書は、ダイオード領域とIGBT領域が同一半導体基板に形成されている半導体装置を開示する。ダイオード領域は、半導体基板の表面に露出している第1導電型のアノード層と、アノード層の裏面側に形成されている第1導電型のダイオードボディ層と、ダイオードボディ層の裏面側に形成されている第2導電型のダイオードドリフト層と、ダイオードドリフト層の裏面側に形成されており、ダイオードドリフト層より第2導電型の不純物濃度が高い、第2導電型のカソード層と、半導体基板の表面側からダイオードドリフト層に達するダイオードトレンチ内に埋め込まれた第1層と、第1層内に埋設されており、下端がダイオードボディ層とダイオードドリフト層との境界よりも深い深さに位置している第2層と、を備えている。IGBT領域は、半導体基板の表面に露出している第2導電型のエミッタ層と、エミッタ層の側方および裏面側に形成されており、その一部が半導体基板の表面に露出している第1導電型のIGBTボディ層と、IGBTボディ層の裏面側に形成されている第2導電型のIGBTドリフト層と、IGBTドリフト層の裏面側に形成されている第1導電型のコレクタ層と、半導体基板の表面側からIGBTボディ層を貫通し、IGBTドリフト層に達するIGBTゲートと、を備えている。第2層は、第1層をダイオードトレンチの内側から外側に向かって押圧している。ダイオードドリフト層には、少なくとも第2層の下端の深さにライフタイム制御領域が形成されており、ライフタイム制御領域内の結晶欠陥密度は、ライフタイム制御領域外の結晶欠陥密度よりも高い。上記の半導体装置によれば、第2層が第1層をダイオードトレンチの内側から外側に向かって押圧する。従って、第2層が形成された範囲では第1層が押圧され、第2層が形成されていない範囲では、第1層が押圧されない。その結果、半導体基板の少なくとも第2層の下端の深さ近傍に結晶欠陥密度が高いライフタイム制御領域が形成される。第2層の下端がダイオードボディ層とダイオードドリフト層との境界よりも深い深さに位置しているため、ライフタイム制御領域は、ダイオードドリフト層内に形成される。マスクを用いて軽イオン等を照射することなく、選択的にダイオード領域にダメージ層を形成することが可能な半導体装置を提供することができる。ダイオードトレンチの位置に対応してライフタイム制御領域が形成されるため、アライメント調整が不要であり、再現性に優れている。アライメント調整や軽イオン等の照射が不要となるため、製造工程が簡略化されるとともに、精度よくライフタイム制御領域を形成することが可能な半導体装置を提供することができる。上記の半導体装置では、第2層の材料となる第2材料は、第1層の材料となる第1材料の酸化物であってもよい。本願は、上記の半導体装置の製造方法を提供することもできる。この製造方法は、ダイオードトレンチ内に、ボイドを有する状態で第1層の材料となる第1材料を充填する工程と、充填された第1材料のボイド内に、第2層の材料となる第2材料を充填するとともに膨張させる工程とを含む。さらに、第2材料は、第1材料の酸化物であり、膨張させる工程では、ボイド内で第1材料を酸化して膨張させてもよい。本明細書は、ダイオード領域とIGBT領域が同一半導体基板に形成されている半導体装置を開示する。ダイオード領域においては、半導体基板の表面側からダイオードドリフト層に達する、縦型のダイオードトレンチが形成されている。ダイオードトレンチ内には、第1層が埋め込まれており、第1層内には、第2層が埋設されている。第2層の下端は、ダイオードボディ層とダイオードドリフト層との境界よりも深い深さに位置している。第2層は、第1層をダイオードトレンチの内側から外側に向かって押圧している。ダイオードドリフト層にライフタイム制御領域が形成されている。ライフタイム制御領域は、第2層の下端近傍に形成されている。より具体的には、ライフタイム制御領域は、少なくとも第2層の下端の深さに形成されており、さらに、第2層の下端の深さの上方半導体基板の表面側または下方半導体基板の裏面まで広がっていてもよい。第1層には、IGBT領域に形成されたゲート電極と同じ材料が用いられていてもよい。第1層の材料となる第1材料として、IGBT領域のゲート電極と同じ材料を用いれば、第1層を形成する工程と、ゲート電極を形成する工程を共通化することができる。第1材料としては、限定されないが、ポリシリコン、シリコン窒化物SiNx、シリコンゲルマニウムSiGe、炭化ケイ素SiC等を好適に用いることができる。第1層は、半導体基板の表面に形成されている表面電極例えば、エミッタ電極と、絶縁膜によって隔離されていてもよい。または、第1層と表面電極が電気的に接続されていてもよい。第2層は、第1層内に埋設されており、第1層をダイオードトレンチの内側から外側に向かって押圧するものであればよい。例えば、第2層は、熱処理によって体積膨張する材料を第1層のボイド内に充填することによって形成されてもよい。もしくは、第2層は、熱処理を行うことによって、第1層のボイド内に生成し、体積膨張する材料によって形成されていてもよい。第2層が熱処理によって生成または体積膨張することによって、第2層が第1層をダイオードトレンチの内側から外側に押圧する。第2層の材料となる第2材料は、半導体装置の製造工程において通常行われる熱処理例えば、表面絶縁膜等のシリコン酸化膜形成工程や、不純物イオンの注入を行った後のアニール処理における熱処理によって、生成または体積膨張するものが好ましい。第2層は、第1層を酸化することによって形成された、酸化物であることが好ましい。この場合、まず、第1層がボイドを有している状態で形成され、次に、第1層のボイドに面する部分が酸化されて、ボイド内で第1層の表面に酸化膜を成長させることによって、第2層を形成することが好ましい。半導体装置の製造工程において通常行われる熱処理を利用して、第2層を形成する工程を行うことが可能となる。なお、本明細書では、第1層がボイドを有していることは、ダイオードトレンチ内で第1層の表面同士が空間を介して離間されていること、または、第1層の表面同士が接した状態となっていることを意味する。第2層は、その形成工程において少なくともボイドを充填できればよく、ボイドの体積を超えて膨張することが好ましい。なお、本願に係る半導体装置は、ドリフト層の裏面に接してバッファ層を備えており、バッファ層の裏面に接してコレクタ層、カソード層が形成されていてもよい。また、第1層および第2層は、表面電極と隔離されていてもよく、接していてもよい。本願が開示する半導体装置は、従来の半導体装置の製造方法を利用して、容易に製造することができる。複雑な製造工程を追加することなく、ダイオード領域に形成されたトレンチ内に、第1層および第2層を形成する一方で、IGBT領域内に形成されたトレンチ内には、ボイドのない状態でゲート電極を充填することができる。特に、第1層とゲート電極が同じ材料である場合や、これに加えてさらに第2層が第1層を熱処理することによって生成される酸化物である場合には、ゲート電極や表面絶縁膜等を形成する工程を利用して、同時にダイオード領域の第1層および第2層を形成することが可能となり、工程がより少なくなる。例えば、ダイオードゲートのトレンチ幅トレンチの長手方向に垂直な方向の幅をIGBTゲートのトレンチ幅よりも広くすることによって、ダイオードトレンチ内にはボイドを有する状態の第1層を形成するとともに、IGBTトレンチ内にはボイドのない状態でゲート電極を充填することができる。また、IGBTゲートのトレンチ幅が、半導体基板の表面側から裏面側に向かって狭くなるように傾斜させる一方で、ダイオードゲートのトレンチ幅は半導体基板の深さ方向に一定となるように設計することによっても、同様に第1層およびゲート電極を形成することができる。また、第2層が形成されることによってライフタイム制御領域が形成される場合には、従来の荷電粒子を照射する場合と比較して、ライフタイム制御領域を形成する位置についての再現性に優れている。本願によれば、予め実験やシミュレーションによって第2層等の位置とライフタイム制御領域との位置の関係を調べることによって、ライフタイム制御領域を適切な位置に再現性よく形成することができる。再現性が確保できるため、製造ばらつきを考慮して、IGBT領域とダイオード領域との間隔を広くする必要がない。このため、IGBT領域とダイオード領域との間隔を従来よりも狭く設計しても、ライフタイム制御領域がIGBT領域内に形成されないようにすることができる。半導体装置図1に示す半導体装置10は、IGBTとダイオードが同一の半導体基板100に形成されたRC-IGBTである。半導体装置10は、半導体基板100と、半導体基板100の表面側に形成された絶縁ゲート130,ダミーゲート140および表面絶縁膜150と、半導体基板100の表面に接する表面電極102と、半導体基板100の裏面に接する裏面電極103とを備えている。半導体基板100は、IGBT領域11と、ダイオード領域12とを備えている。絶縁ゲート130とダミーゲート140は、それぞれ略一定の間隔で半導体基板100に形成されている。半導体基板100は、n型のエミッタ層114と、p型のボディコンタクト層115と、p型のアノード層125と、p型のボディ層113と、n型のドリフト層112と、p型のコレクタ層111およびn型のカソード層121とを備えている。エミッタ層114、ボディコンタクト層115およびアノード層125は、半導体基板100の表面に露出しており、表面電極102に接している。ボディ層113は、エミッタ層114、ボディコンタクト層115およびアノード層125の裏面に形成されている。ドリフト層112は、ボディ層114の裏面に形成されている。コレクタ層111およびカソード層121は、ドリフト層112の裏面に形成されている。コレクタ層111,ボディコンタクト層115およびアノード層125は、ボディ層114よりも、p型の不純物濃度が高い。エミッタ層114およびカソード層121は、ドリフト層112よりもn型の不純物濃度が高い。半導体装置10では、ダイオードドリフト層とIGBTドリフト層が1つの層ドリフト層112として形成されている。ドリフト層112のうち、IGBT領域11に含まれる部分がIGBTドリフト層であり、ダイオード領域12に含まれる部分がダイオードドリフト層である。また、半導体装置10では、ダイオードボディ層の一部とIGBTボディ層が1つの層ボディ層113として形成されている。ボディ層113のうち、IGBT領域11に含まれる部分がIGBTボディ層であり、ダイオード領域12に含まれる部分がダイオードボディ層である。IGBTボディ層は、さらに、ボディコンタクト層115を含んでいる。IGBT領域11では、半導体基板100の表面側からボディ層113を貫通し、ドリフト層112に達する絶縁ゲート130が形成されている。絶縁ゲート130は、半導体基板100の表面側に形成されたトレンチ131の内壁に形成されたゲート絶縁膜132と、ゲート絶縁膜132に覆われてトレンチ131内に充填されているゲート電極133とを備えている。絶縁ゲート130は、エミッタ層114とドリフト層112とを隔離する部分のボディ層113に接している。ゲート電極133は、表面絶縁膜150によって、表面電極102と隔離されている。ダイオード領域12では、半導体基板100の表面側からボディ層113を貫通し、ドリフト層112に達するダミーゲート140が形成されている。ダミーゲート140は、トレンチ141の内壁に形成されたダミーゲート絶縁膜142と、ダミーゲート絶縁膜142に覆われてトレンチ141内に充填されている第1層143と、第1層143内に埋設された第2層144とを備えている。ダミーゲート140は、ボディ層113に接している。第1層143は、表面絶縁膜150によって、表面電極102と隔離されている。ダミーゲート140のトレンチ幅D12は、絶縁ゲート130のトレンチ幅D11よりも広い。第2層144は、ダミーゲート140の長手方向に沿って伸びている。また、第2層144の下端144aは、ボディ層113とドリフト層112との境界よりも深い深さに位置している。半導体基板100の深さ方向に沿って、第2層144が形成された範囲では、第2層144が第1層143をトレンチ141の内側から外側に向かって押圧している。第2層144が形成されていない範囲では、第1層143が押圧されていない。第2層144は、半導体基板100の裏面方向、ダミーゲートの長手方向およびトレンチ幅方向短手方向において第1層143に接している。また、第2層144は、半導体基板100の表面方向において、表面絶縁層153に接している。ゲート電極133と第1層143は、同じ材料ポリシリコンで形成されている。第2層は、第1層143の酸化物シリコン酸化物を材料としている。ダイオード領域52内のドリフト層112にライフタイム制御領域127が形成されている。ライフタイム制御領域127は、IGBT領域51とダイオード領域52の境界コレクタ層111とカソード層121との境界に一致するまで延びているが、IGBT領域51内には形成されていない。ライフタイム制御領域127は、第2層144の下端144aの深さおよびその近傍に形成されており、この深さにおいて、半導体基板100の平面方向に広がっている。ライフタイム制御領域127内の結晶欠陥密度は、ライフタイム制御領域127外のドリフト層112内の結晶欠陥密度よりも高い。ダイオード領域51にライフタイム制御領域127が形成されていることによって、キャリアのライフタイムが低減され、ダイオード特性例えば、リカバリ特性を向上させることができる。一方、IGBT領域51内にはライフタイム制御領域127は形成されていないため、IGBT特性が損われる例えば、IGBTのオン抵抗が増大することがない。半導体装置の製造方法半導体装置10の製造方法について、絶縁ゲート130およびダミーゲート140の製造工程を中心に説明する。既に説明したとおり、第1層143の材料となる第1材料はポリシリコンであり、第2層144の材料となる第2材料は、第1材料の酸化物であるシリコン酸化物である。まず、半導体ウェハ500を準備する。半導体ウェハ500は、n型のシリコンウェハである。図2に示すように、半導体ウェハ500の表面にパターニングされたレジスト601を形成し、シリコンウェハのエッチングを行う。これによって、IGBT領域51にトレンチ531を形成し、ダイオード領域52にトレンチ541を形成する。図1と同様に、トレンチ531の幅はD11であり、トレンチ541の幅はD12であるD11<D12。なお、レジスト601に換えて、シリコン窒化膜を用いることもできる。次に、レジスト601を除去し、エッチング処理時のダメージ層を除去する処理ケミカルドライエッチング、犠牲酸化等を行った後で、表面酸化処理を行う。これによって、図3に示すように、半導体ウェハ500の表面およびトレンチ531,541の内壁に絶縁膜である酸化物層602を形成する。次に、図4に示すように、ポリシリコン層630を成膜する。ポリシリコン層630は、トレンチ531の内部に充填されるとともに、トレンチ541の内壁に沿って成膜される。トレンチ541の内壁に沿って成膜されたポリシリコン層630は、離間面631において空間ボイド544を介して対面するとともに離間されており、接触面632において互いに接している。離間面631の下端すなわち、ボイド544の下端は、後述する工程でボディ層を形成した際に、ボディ層とドリフト層との境界よりも深い深さに位置するように調整されている。トレンチ531は、トレンチ541よりも幅が狭いため、トレンチ531内にはボイドが無い状態でポリシリコン層630が充填されると同時に、トレンチ541内にはボイド544を有する状態でポリシリコン層630が形成される。トレンチ531の幅D11、トレンチ541の幅D12およびポリシリコン層630の厚さPについて、D11<2P<D12を満たすように調整することによって、トレンチ531およびトレンチ541の内部のポリシリコン層630を図4に示す状態にすることが可能である。トレンチ531内に充填されたポリシリコン層630は、ゲート電極133となる。トレンチ541内に形成されたポリシリコン層630は、第1層143となる。次に、図5に示すように、ポリシリコン層630の不要部分をドライエッチング等の方法を用いて除去する。ダイオード領域52では、ポリシリコン層630の上部632が除去され、離間面631が露出する。なお、この工程では、離間面631が広がり過ぎないように、反応性イオンエッチング等の方法を用いて異方性エッチングを行うことが好ましい。次に、図6に示すように、ポリシリコン層630の表面酸化処理を行う。これによって、図5において露出していたポリシリコン層630の表面および酸化物層602の表面に酸化物層640を形成する。酸化物層640は、ポリシリコン層630の離間面631の表面にも形成され、トレンチ541内のボイド544が酸化物層640によって充填される。ボイドに充填された酸化物層640の一部であるボイド酸化物層641は、ポリシリコン層630に埋設されている。ボイド酸化物層641は、ボイド544の体積よりも大きく膨張するため、半導体基板500の深さ方向に沿って、ボイド酸化物層641が形成された範囲では、ボイド酸化物層641が第1層143をトレンチ541の内側から外側に向かって押圧する。ボイド酸化物層641が形成されていない範囲では、ポリシリコン層630を押圧しない。従って、ボイド酸化物層641が形成されることによって、ダイオード領域52では、図6の矢印に示すように、ボイド酸化物層641が形成された範囲において半導体ウェハ500に作用する応力が生じる。この応力によって、図7に示すように、半導体ウェハ500に結晶欠陥領域527が形成される。結晶欠陥領域527は、ボイド酸化物層641の下端を起点として形成されるため、ボイド酸化物層641の下端の深さもしくは、ボイド544の下端の深さを調整することによって、結晶欠陥領域527が形成される位置深さを調整することができる。次に、図8に示すように、コレクタ層511、カソード層512、ボディ層513、エミッタ層514、ボディコンタクト層515、アノード層525等の半導体層が半導体ウェハ500内に形成される。さらに、表面絶縁膜550、表面電極502、裏面電極503等が半導体ウェハ500の表面または裏面に形成される。結晶欠陥領域527は、ダイオード領域52のドリフト層512内に位置しており、キャリアのライフタイムを低減するライフタイム制御領域として機能する。図8に示す半導体ウェハ500をダイシング等することによって、図1に示す半導体装置10を製造することができる。上記のとおり、実施例1に係る半導体装置10では、第2層144の材料となる第2材料は、第1層143の材料となる第1材料を酸化することによって形成された酸化物である。第2層144は、半導体装置の製造工程において通常行う熱処理によって形成される。第2層144となるボイド酸化物層641が形成され、その体積が膨張し、第2層144となるボイド酸化物層641が、第1層143となるポリシリコン層630をダイオードトレンチの内側から外側に向かって押圧することによって、トレンチ541周辺の半導体層に結晶欠陥領域527が形成される。酸化膜層641の下端がボディ層531とドリフト層512との境界よりも深い深さに位置しているため、ライフタイム制御領域は、ダイオードドリフト層内に形成される。一方、IGBTトレンチ内にはボイドのない状態でゲート電極を充填することができるため、結晶欠陥領域527が形成されない。マスクを用いて軽イオン等を照射することなく、選択的にダイオード領域にのみダメージ層を形成することが可能な半導体装置を提供することができる。ダイオードトレンチの位置に対応してライフタイム制御領域が形成されるため、アライメント調整が不要であり、再現性に優れている。実施例1によれば、製造工程が簡略化されるとともに、精度よくライフタイム制御領域を形成することが可能である。変形例ダイオードトレンチ内に形成される、ボイドを有する状態の第1層の形態は、図4等に示すトレンチ541に限られない。例えば、図9に示すように、接触面632aを有するが、離間面を有さないポリシリコン層630aがトレンチ541の内部に形成されるように設計してもよい。ポリシリコン層630aに表面酸化処理を行うことによって接触面632aの表面に酸化膜が形成され、図6および7と同様に、酸化膜が生成する際の応力によって結晶欠陥領域が形成される。これに対して、図10に示すように、離間面631bを有するが、接触面を有さないポリシリコン層630bがトレンチ541の内部に形成されるように設計してもよい。ポリシリコン層630bに表面酸化処理を行うことによって、図11に示すように離間面631bの表面に酸化膜640bが形成される。図10に示す、対面する離間面631bの距離dが、図11に示す酸化膜640bの厚さaに対して、2a>dの関係を有するように設計すれば、図6および7と同様に、第2層が生成する際の応力によって結晶欠陥領域が形成される。図12に示す半導体装置30は、IGBTとダイオードが同一の半導体基板300に形成されたRC-IGBTである。半導体装置30は、IGBT領域31に形成された絶縁ゲート330およびダイオード領域32に形成されたダミーゲート340の形状が、半導体装置10と異なっている。絶縁ゲート330では、半導体基板300の表面側から裏面側に向かって、トレンチ331のトレンチ幅が狭くなっている。ダミーゲート340では、トレンチ341のトレンチ幅は、半導体基板300の表面側からトレンチ341の底面近傍まで、ほぼ一定である。ダミーゲート340のトレンチ幅D32は、絶縁ゲート330のトレンチ幅D31よりも狭い。その他の構成は、図1に示す半導体装置10と同様であるため、図1の参照番号の100番台を図12の300番台に読み替えることによって重複説明を省略する。半導体装置30では、半導体基板300の表面側から裏面側に向かって、絶縁ゲート330のトレンチ331のトレンチ幅が狭くなっている。このため、半導体装置30の製造工程において、ゲート電極333となるポリシリコン等を充填する際に、ボイドが発生しにくい。一方、ダミーゲート340のトレンチ341のトレンチ幅は、半導体基板300の深さ方向に略一定であるから、ゲート電極333の充填と同時に第1層343を形成すると、第1層343内にボイドが発生し易い。トレンチ331を図12に示すような形状にすれば、ダミーゲート340のトレンチ幅D32を、絶縁ゲート330のトレンチ幅D31よりも狭くしても、トレンチ341内にはボイドを有する状態の第1層343を形成するとともに、トレンチ331内にはボイドのない状態でゲート電極333を充填することができる。その後、実施例1と同様に、半導体装置の製造工程において通常行う熱処理によって第2層を形成するとともに、ライフタイム制御領域327を形成することができる。半導体装置30の製造方法について説明する。まず、n型の半導体ウェハ700シリコンウェハを準備し、図13に示すように、半導体ウェハ700のIGBT領域71の表面にパターニングされたマスク811を形成し、ダイオード領域72の表面にパターニングされたマスク801を形成する。マスク801は、シリコン窒化膜を材料としており、マスク811は、シリコン酸化膜を材料としている。マスク801,811が形成された状態で選択的にシリコンをエッチングするエッチング液例えば、KOH、水酸化テトラメチルアンモニウム水溶液TMAH、またはプラズマ例えば、SF6、HBr、O2を混合したプラズマ等を用いて、エッチング処理を行う。これによって、図13に示すように、IGBT領域71にトレンチ731を形成し、ダイオード領域72にトレンチ732を形成する。トレンチ731およびトレンチ732のトレンチ幅は、半導体ウェハ700の表面側からトレンチ731,741の底面近傍まで、ほぼ一定である。次に、選択的にシリコン酸化物をエッチングするエッチング溶液例えば、フッ酸等を用いて、エッチング処理を行う。これによって、図14に示すように、マスク811が一部除去され、トレンチ731の近傍において半導体ウェハ700の表面が露出する。次に、再度、選択的にシリコンをエッチングするエッチング溶液、またはプラズマ等を用いて、エッチング処理を行う。これによって、図15に示すように、半導体ウェハ700のトレンチ731の近傍の露出した部分およびトレンチ731の内壁の部分が除去され、トレンチ751が形成される。トレンチ751は、半導体ウェハ700の表面側から裏面側に向かって、トレンチ幅が狭くなっている。なお、トレンチ741についても、内壁の部分が除去され、トレンチ761が形成される。トレンチ761のトレンチ幅は、半導体基板700の深さ方向に略一定である。その後、マスク801およびマスク811の双方を除去し、実施例1において説明した図3~図8と同様の工程を行うと、図12に示す半導体装置30を形成することができる。ゲート電極333および第1層343となるポリシリコンを同一工程で同時に形成した場合に、図4と同様に、トレンチ751内にはポリシリコンを充填させることができ、トレンチ761内には、ボイドを有した状態のポリシリコンを形成することができる。その後、図5~6と同様に、ポリシリコンを一部除去した後に熱酸化処理を行えば、トレンチ761内に第2層344となる酸化膜が形成され、図7と同様に、トレンチ761の近傍で応力が発生して結晶欠陥領域が形成される。さらに、図8と同様に、図12に示す半導体装置30のその他の構成を形成した後でダイシングを行う。上記の実施例1,2および変形例を例示して説明したが、ダイオードゲートの第1層および第2層を形成する際に、他の方法を用いてもよい。例えば、ボイドを有する状態の第1層を形成した後に、熱処理によって膨張する材料を第2層としてボイドに充填してもよい。また、例えば、第1層とゲート電極が同じ材料でなくてもよい。上記の実施例等で説明したとおり、第1層とゲート電極に同じ材料を用いると、同一工程で同時に形成することができるため、半導体装置の製造工程の工数をより少なくすることができる点において好ましい。以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。"