"半導体基板内に設けられ、画素の一部を構成すると共に、入射光を光電変換する、複数のフォトダイオードと、前記フォトダイオードに隣接して前記半導体基板内に設けられると共に、前記フォトダイオード間を分離する第1導電型の第1不純物拡散層と、前記第1不純物拡散層上に設けられ、前記画素の一部を構成すると共に、前記フォトダイオードに接続された第1トランジスタと、前記半導体基板内に設けられ、その底部の深さが前記第1不純物拡散層の底部の深さに一致する第1導電型の第2不純物拡散層と、前記第2不純物拡散層上の第3不純物拡散層上に設けられ、前記画素の一部を構成すると共に、前記第1トランジスタに接続された第2トランジスタとを具備し、前記第2不純物拡散層内の不純物の濃度勾配は、前記第1不純物拡散層内の不純物の濃度勾配と等しいことを特徴とする固体撮像装置。前記半導体基板内において、前記第2不純物拡散層と前記第3不純物拡散層との間に設けられた第1導電型の第4不純物拡散層を更に備え、前記第4不純物拡散層内の不純物の濃度勾配は、前記第2不純物拡散層の前記濃度勾配よりも大きいことを特徴とする請求項1記載の固体撮像装置。前記第1不純物拡散層の幅は、前記第2不純物拡散層の幅と等しいことを特徴とする請求項1または2記載の固体撮像装置。前記第1トランジスタは、電流経路の一端が前記フォトダイオードに接続され、前記フォトダイオードにおける前記光電変換で得られた信号を読み出す読み出しトランジスタであり、前記第2トランジスタは、ゲートが前記第1トランジスタの前記電流経路の他端に接続され、前記第1トランジスタで読み出された前記信号を増幅する増幅トランジスタであることを特徴とする請求項1乃至3いずれか1項記載の固体撮像装置。入射光を光電変換する複数のフォトダイオードと該フォトダイオードに接続された複数のトランジスタとを含む複数の画素を備えた固体撮像装置の製造方法であって、第1導電型の半導体基板中に第1導電型の不純物を注入して、同じ深さを有する第1導電型の第1不純物拡散層と第2不純物拡散層とを同時に形成することと、前記半導体基板中に不純物を注入して、前記第1不純物拡散層によって分離される複数の前記フォトダイオードを形成することと、前記第2不純物拡散層上に、第1導電型の第3不純物拡散層を形成することと、前記第1、第3不純物拡散層上に前記トランジスタを形成することとを具備し、前記第2不純物拡散層内の不純物の濃度勾配は、前記第1不純物拡散層内の不純物の濃度勾配に等しいことを特徴とする固体撮像装置の製造方法。前記第1、第2不純物拡散層を形成した後、前記第2不純物拡散層に第1導電型の不純物を注入して、前記第1、第2不純物拡散層の前記濃度勾配よりも大きい濃度勾配を有する第1導電型の第4不純物拡散層を形成することを更に備え、前記第4不純物拡散層の底部の位置は、前記第2不純物拡散層の底部の位置よりも浅く、前記第4不純物拡散層を形成するために前記不純物を注入する際の印加電圧は、前記第1、第2不純物拡散層を形成するために前記不純物を注入する際の印加電圧よりも小さいことを特徴とする請求項5記載の固体撮像装置の製造方法。この発明は、製造コストの低減に対して有利な固体撮像装置およびその製造方法を提供する。この発明の一態様によれば、複数のフォトダイオードと、第1導電型の第1、第2不純物拡散層と、第1、第2トランジスタとを具備する固体撮像装置が提供される。フォトダイオードは、半導体基板内に設けられ、画素の一部を構成すると共に、入射光を光電変換する。第1不純物拡散層は、前記フォトダイオードに隣接して前記半導体基板内に設けられると共に、前記フォトダイオード間を分離する。第1トランジスタは、前記第1不純物拡散層上に設けられ、前記画素の一部を構成すると共に、前記フォトダイオードに接続される。第2不純物拡散層は、前記半導体基板内に設けられ、その底部の深さが前記第1不純物拡散層の底部の深さに一致する。第2トランジスタは、前記第2不純物拡散層上の第3不純物拡散層上に設けられ、前記画素の一部を構成すると共に、前記第1トランジスタに接続される。前記第2不純物拡散層内の不純物の濃度勾配は、前記第1不純物拡散層内の不純物の濃度勾配と等しい。以下、実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。[第1の実施形態]<1.構成例>まず、図1乃至図3を用いて、この発明の第1の実施形態に係る固体撮像装置の構成例を説明する。1-1.全体構成例図1を用いて、本例に係る固体撮像装置の全体構成例を説明する。図示するように、本例に係る固体撮像装置イメージセンサは、撮像領域Pixelregion10、タイミング発生回路11、第1周辺ロジック領域Pウェル領域12、垂直シフトレジスタ13、および第2周辺ロジック領域Nウェル領域14を備えている。撮像領域Pixelregion10は、マトリクス状に配置された複数の単位画素Pixelを備える。タイミング発生回路11は、撮像領域10や垂直シフトレジスタ13等に、タイミングを制御する制御信号を送信する。第1周辺ロジック領域Pウェル領域12は、カラム方向に沿って撮像領域10に隣接して配置され、後述するように、例えば、単位画素を構成する増幅トランジスタ等が配置されるものである。垂直シフトレジスタ13VerticalShiftregisterは、所定の信号を撮像領域10に出力し、単位画素を行毎に選択する選択部として機能するものである。また、選択された行の単位画素からはそれぞれ、入射された光の量に応じたアナログ信号Vsigが垂直信号線VSLを介して水平シフトレジスタ14に出力される。第2周辺ロジック領域Nウェル領域14には、水平シフトレジスタが配置される。水平シフトレジスタは、選択パルスを撮像領域10中の水平選択トランジスタの制御端子に出力することにより、所定の垂直信号線VSLを選択する。1-2.撮像領域の等価回路例次に、図2を用いて、本例に係る撮像領域の等価回路例について説明する。図示するように、撮像領域10には、マトリクス状に配置された複数の単位画素PXPixelが配置されている。単位画素PXのそれぞれは、光電変換のためのフォトダイオード11-1-1,1-1-2,~,1-3-3、その信号を読み出す読み出しトランジスタ22-1-1,2-1-2,~,2-3-3、読み出した信号電荷を増幅する増幅トランジスタ33-1-1,3-1-2,~,3-3-3、信号を読み出すラインを選択する垂直選択トランジスタ44-1-1,4-1-2,~4-3-3、信号電荷をリセットするリセットトランジスタ55-1-1,5-1-2,~,5-3-3を備える。尚、実際にはこれより多くの単位画素PXが配列される。垂直シフトレジスタ13から水平方向に配線されている水平アドレス線77-1,~,7-3は垂直選択トランジスタ4のゲートに結線され、信号を読み出すラインを決めている。リセット線88-1,~,8-3はリセットトランジスタ5のゲートに結線されている。増幅トランジスタ3のソースは垂直信号線99-1,~,9-3に結線され、その一端には負荷トランジスタ1010-1,~,10-3が設けられている。垂直信号線9VSLの他端は、水平シフトレジスタ12から供給される選択パルスにより選択される水平選択トランジスタ1111-1,~,11-3を介して水平信号線13に結線されている。また、負荷トランジスタ1010-1,~,10-3のゲートは選択信号線SFに接続され、ドレインは増幅トランジスタ3のソースに接続され、ソースは制御信号線DCに接続されている。1-3.断面構成例次に、図3を用いて、本例に係る固体撮像装置の断面構成例について説明する。本例では、図1中のIII-III線に沿った断面構成を一例に挙げて、以下説明する。尚、この説明において、ソースドレイン拡散層や、層間絶縁膜200中に配置される配線層等の詳細な図示を省略している。図示するように、P型半導体基板204Psubは、その表面に設けられた拡散層領域201、およびこの拡散層領域201以外の基板領域202を有する。そして、カラム方向に沿って、P型半導体基板204の拡散層領域201に、撮像領域10、第1周辺ロジック領域Pウェル領域12、および第2周辺ロジック領域Nウェル領域14が順次配置されている。撮像領域10は、破線で囲って示すように複数の単位画素PXPixelを備える。単位画素PXのそれぞれは、P型半導体基板204の拡散層領域201に設けられる画素間分離用の拡散層P-型ウェル層206-10、N-型ウェル層205-10、P型ウェル層211、N型ウェル層212、ゲート電極213-10、およびマイクロレンズMLを備えている。画素間分離用の拡散層P-型ウェル層206-10は、拡散層領域201中の最も深い位置D1から表面上までカラム方向に沿った画素ピッチの間隔で設けられる。また、画素分離用拡散層206-10のP型不純物の濃度勾配は、co2程度である。N-型ウェル層205-10は、半導体基板204の最も深い位置に、半導体基板204と単位画素間とを電気的に分離するために設けられる。P型ウェル層211およびN型ウェル層212は、破線で囲って示すようにPN接合され、上記単位画素を構成するフォトダイオード1-1を形成する。ゲート電極213-10および図示しないソースドレイン拡散層は、上記単位画素を構成する読み出しトランジスタ2-1を形成する。上記フォトダイオード、読み出しトランジスタ上を覆うように層間絶縁膜200が設けられ、フォトダイオード上に対応する層間絶縁膜200上にマイクロレンズMLがそれぞれ設けられる。このマイクロレンズMLで集められた光が、フォトダイオードにて光電変化され、読み出しトランジスタにてそれぞれ読み出される。第1周辺ロジック領域Pウェル領域12は、半導体基板204上に設けられた、第1ディープ拡散層P-型拡散層206-12、第2ディープ拡散層P型拡散層207、N型拡散層209、P型拡散層210、およびゲート電極213-12を備えている。第1ディープ拡散層P-型拡散層206-12は、拡散層領域201の最も深い位置D1に設けられ、半導体基板204と増幅トランジスタ3-1等の第1周辺ロジック領域12とを電気的に接続するために設けられる。さらに、第1ディープ拡散層206-12は、後述するように、上記の画素分離用拡散層206-10と同時に形成できるため、画素分離用拡散層206-10と共通の第1濃度勾配co1=co2を有する。また、本例の場合、第1ディープ拡散層206-12が設けられる拡散層領域201の最も深い位置D1は、例えば、2.7ミクロン[μm]程度である。第2ディープ拡散層P型拡散層207は、半導体基板204中の前記第1ディープ拡散層上の位置に設けられ、第1濃度勾配co1よりも高い第2濃度勾配co3を有する濃度勾配:co1<co3。N型拡散層209は、第2ディープ拡散層207上の半導体基板204表面近傍に設けられる。P型拡散層210は、第2ディープ拡散層207上の半導体基板204表面近傍に設けられる。ゲート電極213-12は、N型拡散層209上およびP型拡散層210上に設けられ、例えば、図示しないソースドレイン拡散層と共に上記単位画素PXを構成する増幅トランジスタ3-1等を形成する。第2周辺ロジック領域Nウェル領域14は、半導体基板204上に設けられた、N-型拡散層205-14、N型拡散層208、N型拡散層209、P型拡散層210、およびゲート電極213-14を備えている。N-型拡散層205-14は、拡散層領域201の最も深い位置D1に設けられ、半導体基板204とゲートを有するトランジスタ等の第2周辺ロジック領域14とを電気的に分離するために設けられる。N型拡散層208は、半導体基板204中の上記N-型拡散層205-14上の位置に設けられる。ゲート電極213-14は、N型拡散層209上およびP型拡散層210上に設けられ、例えば、図示しないソースドレイン拡散層と共に上記水平シフトレジスタを構成するトランジスタ回路等を形成する。<2.製造方法>次に、図4乃至図8を用いて、本例に係る固体撮像装置の製造方法について説明する。尚、この明細書の説明において、高エネルギーイオン注入工程とは、印加電圧が、1MeV1000keV以上のイオン注入工程であると定義する。まず、図4に示すように、P型半導体基板Psub204の拡散層領域201の最も深い位置D1本例では、2.7ミクロン[μm]程度まで、例えば、エピタキシャル成長工程を用いて、リンPやヒ素As等のN型の不純物を注入し、N-型拡散層205を形成する。続いて、図5に示すように、N-拡散層205上にフォトレジスト51を塗布し、上記フォトレジスト51に露光および現像を行って、画素領域10の画素分離領域上および第1周辺ロジック領域12上が露出する開口53を有するパターンを形成する。このパターン形成工程において、フォトレジスト51の高さH1は、例えば、4~6μm程度であり、画素領域10のハーフピッチHPは、例えば、0.7μm程度である。このように、高いフォトレジスト51が必要なのは、次の工程にて、拡散層領域201の最も深い位置D1まで、イオン注入を行う必要があるからである。続いて、上記パターンのフォトレジスト51をマスクにして拡散層領域201の最も深い位置D1まで、例えば、印加電圧V1本例では、2000KeV程度の高エネルギーにて、ホウ素BやインジウムIN等のP型のイオン55を注入することにより、画素分離用拡散層206-10および第1ディープ拡散層P-型拡散層206-12を同時に形成する。このように、本例では、画素分離用拡散層206-10および第1ディープ拡散層206-12を同時に形成できることにより、高エネルギーイオン注入工程を共通化することができる。その結果、後述する比較例に比べて、少なくとも高エネルギーイオン注入工程を2回から1回に削減することができ、製造コストの低減に対して有利である。さらに、同時に形成でき高エネルギーイオン注入工程を共通化できることから、画素分離用拡散層206-10および第1ディープ拡散層206-12の拡散層領域201の最も深い位置D1の近傍の濃度勾配は、それぞれ等しく形成されるco1=co2。続いて、図6に示すように、上記フォトレジストを除去した後、所定のマスクパターンをマスクとして図示せず、拡散層領域201の最も深い位置D1よりも浅い位置D2まで、例えば、印加電圧本例では、800KeV程度にて、ホウ素BやインジウムIN等のP型のイオンを注入して、先に形成したP-型拡散層206-12と重ね打ちすることにより、第2ディープ拡散層P型拡散層207を形成する。このように、第2ディープ拡散層207は、先に形成した第1ディープ拡散層P-型拡散層206-14とイオン注入を重ね打ちにて形成できるため、このイオン注入工程207を、例えば、800KeV程度の加速エネルギーで済ますことができる。また、結果として、第2ディープ拡散層P型拡散層のP型不純物の濃度勾配co3は、第1ディープ拡散層よりも大きくなるco3>co1。続いて、画素領域10および第2周辺ロジック領域14における半導体基板204の位置D2まで、上記と同様の製造工程を用いて、N型拡散層208、212を形成する。続いて、図7に示すように、画素領域10、第1周辺ロジック領域12、および第2周辺ロジック領域14における半導体基板204の位置D3まで、上記と同様の製造工程を用いて、P型拡散層211、210を形成する。この工程において、画素領域10に、フォトダイオード1-1を形成する。続いて、図8に示すように、第1周辺ロジック領域12および第2周辺ロジック領域14におけるN型拡散層209上およびP型拡散層210上に、周知の製造工程を用いて、シリコン酸化膜およびポリシリコンを順次形成し、ゲート電極213を形成する。続いて、上記ゲート電極213をマスクとして、不純物を注入し熱拡散することにより、N型拡散層209中およびP型拡散層210中に、ゲート電極213を挟むように隔離して配置されるソースドレイン拡散層図示せずを形成する。続いて、画素領域10において、周知の製造工程を用いて、読み出しトランジスタ等を形成する。続いて、画素領域10、および第1、第2周辺ロジック領域10、14上を覆うように、例えば、CVDChemicalVaporDeposition法等を用いてシリコン酸化膜等を堆積することにより、層間絶縁膜を形成する図示せず。最後に、画素領域10において、周知の製造工程を用いて、マイクロレンズを形成し、図3に示す固体撮像装置イメージセンサを製造する。<3.この実施形態に係る効果>この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも下記1の効果が得られる。1高エネルギーイオン注入工程を共通化して製造工程を削減できるため、製造コストの低減に対して有利である。上記のように、本例に係る固体撮像装置は、底部が画素領域10における拡散層領域201の最も深い位置D1に設けられるP-型の画素分離用の拡散層206-10と、第1周辺ロジック領域12における拡散層領域201の最も深い位置D1に半導体基板204と第1周辺ロジック領域12とを電気的に接続するために設けられ、画素分離用の拡散層206-10と共通の第1濃度勾配co1=co2を有する第1ディープ拡散層P-型拡散層206-12とを具備する。このように、上記構成によれば、画素分離用拡散層206-10および第1ディープ拡散層206-12を同時に形成できるため、高エネルギーイオン注入工程を共通化することができる。そのため、例えば、後述する比較例に比べて、少なくとも高エネルギーイオン注入工程を2回から1回に削減することができる。このように、高エネルギーイオン注入工程を共通化して製造工程を削減できるため、製造コストの低減に対して有利である。さらに、図6に示したように、第2ディープ拡散層207を、先に形成した第1ディープ拡散層P-型拡散層206-14とイオン注入を重ね打ちにて形成することができる。そのため、この第2ディープ拡散層207を形成するイオン注入工程を、例えば、800KeV程度の加速エネルギーで済ますことができる点で、製造コストの低減に対して有利である。[第2の実施形態ディープ拡散層が画素ピッチと等しい一例]次に、第2の実施形態に係る固体撮像装置およびその製造方法について、図9乃至図14を用いて説明する。この実施形態は、画素領域の画素ピッチと第1周辺ロジック領域に配置される第1ディープ拡散層のピッチとが共通配置である一例に関するものである。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。<断面構成例>まず、図9を用いて、本例に係る固体撮像装置の断面構成例について説明する。図示するように、画素領域10の画素ピッチPPXと第1周辺ロジック領域12に配置される第1ディープ拡散層306-12のピッチP306とが共通であるPPX=P306点で上記第1の実施形態と相違している。換言すると、画素分離用拡散層306と第1ディープ拡散層306-12とが同じピッチ一例として1.4ミクロン程度で配置されている。さらに、本例では、第1周辺ロジック領域12の拡散層領域201の最も深い位置D1にN-型拡散層305が配置されているが、第1ディープ拡散層306-12が同様に最も深い位置D1に配置されているため、P型半導体基板304と第1周辺ロジック領域12との電気的な接続は確保されている。<製造方法>次に、図10乃至図14を用いて、本例に係る固体撮像装置の製造方法について説明する。まず、図10に示すように、P型半導体基板Psub204中の拡散層領域201の最も深い位置D1本例では、2.7ミクロン[μm]程度まで、例えば、エピタキシャル成長工程を用いて、リンPやヒ素As等のN型の不純物を注入し、N-型拡散層305を形成する。続いて、図11に示すように、N-拡散層205上にフォトレジスト51を塗布し、上記フォトレジスト51に露光および現像を行って、画素領域10の画素分離領域上および第1周辺ロジック領域12上が露出する開口54を有するパターンを形成する。このパターン形成工程において、画素領域10の画素ピッチPPXと第1周辺ロジック領域12に配置される第1ディープ拡散層306-12のピッチP306とが共通であるPPX=P306ように、開口54を形成する。また、上記と同様に、このパターン形成工程において、フォトレジスト51の高さH1は、例えば、4~6μm程度であり、画素領域10および第1周辺ロジック領域12のハーフピッチHPは、例えば、0.7μm程度である。このように、高いフォトレジスト51が必要なのは、次の工程にて、拡散層領域201の最も深い位置D1まで、イオン注入を行う必要があるからである。続いて、上記パターンのフォトレジスト51をマスクにして、拡散層領域201の最も深い位置D1まで、例えば、印加電圧V1本例では、2000KeV程度の高エネルギーにて、ホウ素BやインジウムIN等のP型のイオン55を注入することにより、画素分離用拡散層306-10および第1ディープ拡散層P-型拡散層306-12を同時に形成する。このように、本例では、画素分離用拡散層306-10および第1ディープ拡散層306-12を同時に形成できるため、後述する比較例に比べて、少なくとも高エネルギーイオン注入工程を2回から1回に削減することができ、製造コストの低減に対して有利である。さらに、同時に形成できることから、画素分離用拡散層306-10および第1ディープ拡散層306-12の拡散層領域201の最も深い位置D1の近傍の濃度勾配をそれぞれ等しく形成するco1=co2。続いて、図12に示すように、上記フォトレジストを除去した後、所定のマスクパターンをマスクとして図示せず、拡散層領域201の最も深い位置D1よりも浅い位置D2まで、例えば、印加電圧本例では、800KeV程度にて、ホウ素BやインジウムIN等のP型のイオンを注入してP-型拡散層306-12と重ね打ちすることにより、第2ディープ拡散層P型拡散層307を形成する。このように、第2ディープ拡散層307は、先に形成した第1ディープ拡散層P-型拡散層306-12とイオン注入を重ね打ちにて形成できるため、このイオン注入工程307を、例えば、800KeV程度の加速エネルギーで済ますことができる。また、結果として、第2ディープ拡散層P型拡散層307のP型不純物の濃度勾配co3は、第1ディープ拡散層306-12よりも大きくなるco3>co1。続いて、画素領域10および第2周辺ロジック領域14における半導体基板304の位置D2まで、上記と同様の製造工程を用いて、N型拡散層308、312を形成する。続いて、図13に示すように、画素領域10、第1周辺ロジック領域12、および第2周辺ロジック領域14における半導体基板304の表面近傍の位置まで、上記と同様の製造工程を用いて、P型拡散層311、310を形成する。この工程において、画素領域10に、フォトダイオード1-1を形成する。続いて、図14に示すように、第1周辺ロジック領域12および第2周辺ロジック領域14におけるN型拡散層309上およびP型拡散層310上に、周知の製造工程を用いて、シリコン酸化膜およびポリシリコンを順次形成し、ゲート電極313を形成する。続いて、上記ゲート電極313をマスクとして、不純物を注入し熱拡散することにより、N型拡散層309中およびP型拡散層310中に、ゲート電極313を挟むように隔離して配置されるソースドレイン拡散層図示せずを形成する。続いて、周知の製造工程を用いて、マイクロレンズ等を形成し、図9に示す固体撮像装置イメージセンサを製造する。<本例に係る効果>上記のように、この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも上記1と同様の効果が得られる。さらに、本例では、少なくとも下記2の効果が得られる。2アスペクト比が大きい等の難易度が高い場合であっても、容易に製造でき、信頼性の向上に対して有利である。上記のように、本例に係る固体撮像装置では、画素領域10の画素ピッチPPXと第1周辺ロジック領域12に配置される第1ディープ拡散層306-12のピッチP306とが共通であるPPX=P306点で上記第1の実施形態と相違している。換言すると、画素分離用拡散層306と第1ディープ拡散層306-12とが同じピッチ一例として1.4ミクロン程度で配置されている。この構成では、図11に示したように、フォトレジスト51の高さH1は、例えば、4~6μm程度であり、画素領域10および第1周辺ロジック領域12のハーフピッチHPは、例えば、0.7μm程度であり、アスペクト比が大きく、かつ拡散層領域201の最も深い位置D1まで、所定の濃度勾配の不純物を注入する必要がある難易度の高い工程の際においても、画素領域10および第1周辺ロジック領域12のパターンを同様にすることができるため、製造工程を容易化することができる。さらに、この製造工程において、第2周辺ロジック領域14には、開口54が形成されていない。このように、本例では、いろいろなパターンやピッチが混在するようなランダムパターンを低減できるため、画素アレイ領域内の分離イオン注入工程と周辺ロジック領域内の分離イオン注入工程とを共通化できる。従って、本例のように、アスペクト比が大きく、かつ拡散層領域201の最も深い位置D1まで、所定の濃度勾配の不純物を注入する必要があるような難易度の高い工程の際においても、容易に画素分離用拡散層306-10および第1ディープ拡散層306-12を形成することができ、信頼を向上できる点で有利である。尚、本例の場合に限らず、例えば、画素領域10と第2周辺ロジック領域14とが隣接し、第1、第2周辺ロジック領域12、14が隣接する場合であっても、同様に適用でき、同様の上記効果2を得ることができる。これは、上記のようなアスペクト比が大きく、かつ拡散層領域201の最も深い位置D1まで、所定の濃度勾配の不純物を注入する必要がある難易度の高い工程では、ランダムパターンがないマスクされる第2周辺ロジック領域14は、その影響が低減されるからである。[第3の実施形態基板との接続が第1ディープ拡散層のみで構成される一例]次に、第3の実施形態に係る固体撮像装置およびその製造方法について、図15乃至図20を用いて説明する。この実施形態は、第1周辺ロジック領域12において、半導体基板と第1周辺ロジック領域12との電気的接続が、第1ディープ拡散層のみで構成される一例に関するものである。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。<断面構成例>まず、図15を用いて、本例に係る固体撮像装置の断面構成例について説明する。図示するように、拡散層領域201の最も深い位置D1に第1ディープ拡散層406-12が設けられ、第1周辺ロジック領域12において、半導体基板204との電気的接続が第1ディープ拡散層406-12のみで構成される点で上記第1の実施形態と相違する。換言すれば、第2ディープ拡散層がない点で上記の実施形態と相違している。<製造方法>次に、図16乃至図20を用いて、本例に係る固体撮像装置の製造方法について説明する。まず、図16に示すように、拡散層領域201の最も深い位置D1本例では、2.7ミクロン[μm]程度まで、例えば、エピタキシャル成長工程を用いて、リンPやヒ素As等のN型の不純物を注入し、N-型拡散層405を形成する。続いて、図17に示すように、N-拡散層405上にフォトレジスト51を塗布し、上記フォトレジスト51に露光および現像を行って、画素領域10の画素分離領域上および第1周辺ロジック領域12上が露出する開口53を有するパターンを形成する。また、上記と同様に、このパターン形成工程において、フォトレジスト51の高さH1は、例えば、4~6μm程度であり、画素領域10および第1周辺ロジック領域12のハーフピッチHPは、例えば、0.7μm程度である。続いて、上記パターンのフォトレジスト51をマスクにして、拡散層領域201の最も深い位置D1まで、例えば、印加電圧V1本例では、2000KeV程度の高エネルギーにて、ホウ素BやインジウムIN等のP型のイオン55を注入することにより、画素分離用拡散層406-10および第1ディープ拡散層P-型拡散層406-12を同時に形成する。このように、本例では、画素分離用拡散層406-10および第1ディープ拡散層406-12を同時に形成できるため、後述する比較例に比べて、少なくとも高エネルギーイオン注入工程を2回から1回に削減することができ、製造コストの低減に対して有利である。さらに、同時に形成できることから、画素分離用拡散層406-10および第1ディープ拡散層406-12の拡散層領域201の最も深い位置D1の近傍の濃度勾配をそれぞれ等しく形成するco1=co2。続いて、図18に示すように、画素領域10および第2周辺ロジック領域14における半導体基板204の位置D2まで、上記と同様の製造工程を用いて、N型拡散層408、412を形成する。続いて、図19に示すように、画素領域10、第1周辺ロジック領域12、および第2周辺ロジック領域14における半導体基板204の表面近傍の位置まで、上記と同様の製造工程を用いて、P型拡散層411、410を形成する。この工程において、画素領域10に、フォトダイオード1-1を形成する。続いて、図20に示すように、第1周辺ロジック領域12および第2周辺ロジック領域14におけるN型拡散層409上およびP型拡散層410上に、周知の製造工程を用いて、シリコン酸化膜およびポリシリコンを順次形成し、ゲート電極413を形成する。続いて、上記ゲート電極413をマスクとして、不純物を注入し熱拡散することにより、N型拡散層409中およびP型拡散層410中に、ゲート電極413を挟むように隔離して配置されるソースドレイン拡散層図示せずを形成する。続いて、周知の製造工程を用いて、マイクロレンズ等を形成し、図15に示す固体撮像装置イメージセンサを製造する。<本例に係る効果>上記のように、この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも上記1と同様の効果が得られる。さらに、本例では、少なくとも下記3の効果が得られる。3製造コストの低減に対して有利である。上記のように、本例では、第2ディープ拡散層を形成する必要がない。そのため、上記第1、第2の実施形態のような拡散層領域201の最も深い位置D1よりも浅い位置D2まで、例えば、印加電圧本例では、800KeV程度にて、ホウ素BやインジウムIN等のP型のイオンを注入してP-型拡散層と重ね打ちすることにより、第2ディープ拡散層P型拡散層307を形成する製造工程を削除することができる。そのため、第2ディープ拡散層を形成するイオン注入工程印加電圧:800KeV程度を削除できる点で、製造コストの低減に対して有利である。[比較例画素分離用拡散層と第1ディープ拡散層とを独立に形成する一例]次に、上記第1乃至第3の実施形態に係る固体撮像装置およびその製造方法と比較するために、比較例に係る固体撮像装置の製造方法について、図21乃至図25を用いて説明する。この比較例は、画素分離用拡散層と第1ディープ拡散層とを独立に形成する一例に関するものである。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。<製造方法>図21乃至図25を用いて、本例に係る固体撮像装置の製造方法について説明する。まず、図21に示すように、P型半導体基板Psub104中の拡散層領域201の最も深い位置D11本例では、2.7ミクロン[μm]程度まで、例えば、エピタキシャル成長工程を用いて、リンPやヒ素As等のN型の不純物を注入し、N-型拡散層105を形成する。続いて、図22に示すように、N-拡散層105上にフォトレジスト151を塗布し、上記フォトレジスト151に露光および現像を行って、画素領域10の画素分離領域上および第1周辺ロジック領域12上が露出する開口153を有するパターンを形成する。このパターン形成工程において、フォトレジスト151の高さH11は、例えば、4~6μm程度であり、画素領域10および第1周辺ロジック領域12のハーフピッチHPは、例えば、0.7μm程度である。続いて、上記パターンのフォトレジスト151をマスクにして、拡散層領域201の最も深い位置D11まで、例えば、印加電圧V11本例では、2000KeV程度の高エネルギーにて、ホウ素BやインジウムIN等のP型のイオン155を注入することにより、画素分離用拡散層106を独立に形成する。続いて、図23に示すように、上記と同様に第1周辺ロジック領域12上が露出するようなマスクパターンをマスクとして、拡散層領域201の最も深い位置D11よりも浅い位置D22まで、例えば、印加電圧が1600KeV程度1.6MeV程度の高エネルギーにて、ホウ素BやインジウムIN等のP型のイオンを注入することにより、第1ディープ拡散層107を独立に形成する。このように、本比較例では、画素分離用拡散層106および第1ディープ拡散層107を同時に形成できず、別個独立に形成する。そのため、上記の実施形態に比べて、少なくとも高エネルギーイオン注入工程が2回に増大するため、製造コストが増大する点で不利である。また、同時に形成できないことから、画素分離用拡散層106および第1ディープ拡散層107の拡散層領域201の最も深い位置D11の近傍の濃度勾配は、それぞれ等しく形成されないco11≠co12。続いて、画素領域10および第2周辺ロジック領域14における拡散層領域201の位置D11よりも浅い位置に、上記と同様の製造工程を用いて、N型拡散層108、112を形成する。続いて、図24に示すように、画素領域10、第1周辺ロジック領域12、および第2周辺ロジック領域14における半導体基板104の表面近傍の位置に、上記と同様の製造工程を用いて、P型拡散層111、110を形成する。この工程において、画素領域10に、フォトダイオードを形成する。続いて、図25に示すように、第1周辺ロジック領域12および第2周辺ロジック領域14におけるN型拡散層109上およびP型拡散層110上に、周知の製造工程を用いて、シリコン酸化膜およびポリシリコンを順次形成し、ゲート電極113を形成する。続いて、上記ゲート電極113をマスクとして、不純物を注入し熱拡散することにより、N型拡散層409中およびP型拡散層110中に、ゲート電極113を挟むように隔離して配置されるソースドレイン拡散層図示せずを形成する。続いて、周知の製造工程を用いて、マイクロレンズ等を形成し、比較例に係る固体撮像装置イメージセンサを製造する。上記のように、本比較例では、画素分離用拡散層106および第1ディープ拡散層107を同時に形成できず、別個独立に形成する。そのため、上記の実施形態に比べて、少なくとも高エネルギーイオン注入工程が2回に増大するため、製造コストが増大する点で不利である。また、同時に形成できないことから、画素分離用拡散層106および第1ディープ拡散層107の拡散層領域201の最も深い位置D11の近傍の濃度勾配は、それぞれ等しく形成されないco11≠co12。以上、第1乃至第3の実施形態、および比較例を用いて本発明の説明を行ったが、この発明は上記各実施形態および比較例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。"