第1半導体チップを含むウェハの上に複数個の分離された第2半導体チップを提供する段階と、前記第2半導体チップの上面の少なくとも一部と接触する放熱膜を形成する段階と、前記放熱膜を形成する段階の後、前記ウェハから複数個の前記第1半導体チップを個別に分離し、複数個の分離された前記第2半導体チップが各々対応する分離された前記第1半導体チップの上に積層された複数個のチップ積層体を形成する段階と、を含むことを特徴とする半導体パッケージの製造方法。前記放熱膜はポリマーを包含しないことを特徴とする請求項1に記載の半導体パッケージの製造方法。圧縮金型を利用して前記第1半導体チップ及び前記第2半導体チップを覆うモールディング膜を形成する段階と、前記モールディング膜の少なくとも一部を除去して複数個の前記第2半導体チップの上面を露出させる段階と、をさらに含むことを特徴とする請求項1に記載の半導体パッケージの製造方法。前記放熱膜は、第1金属膜及び前記第1金属膜の上に形成された第2金属膜を含むことを特徴とする請求項1に記載の半導体パッケージの製造方法。接着膜により複数個の前記第1半導体チップをキャリヤに接着する段階をさらに含むことを特徴とする請求項1に記載の半導体パッケージの製造方法。前記放熱膜を形成する段階は、電気鍍金、化学気相蒸着、物理気相蒸着、原子層蒸着ALD又はソフトリソグラフィの中で選択された技術を利用することを特徴とする請求項1に記載の半導体パッケージの製造方法。前記放熱膜を形成する段階は、シード膜を形成する段階と、前記シード膜の上にナノチューブ膜を形成する段階と、を含むことを特徴とする請求項1に記載の半導体パッケージの製造方法。圧縮金型を利用して前記第1半導体チップ及び前記第2半導体チップを覆うモールディング膜を形成する段階と、前記モールディング膜を平坦化し、複数個の前記第2半導体チップの上面全体を露出させる段階と、をさらに含み、前記放熱膜は、平坦化された前記モールディング膜の上面及び側面と接触することを特徴とする請求項1に記載の半導体パッケージの製造方法。製造された半導体チップが含むウェハを提供する段階と、前記ウェハの上に前記半導体チップの上面と接触する放熱膜を形成する段階と、前記放熱膜を形成する段階の後、前記ウェハから前記半導体チップを分離する段階と、を含むことを特徴とする半導体パッケージの製造方法。第1半導体チップ各々の上に第2半導体チップを提供する段階と、前記第2半導体チップの上面及び側壁と接触する放熱膜を形成する段階と、を含むことを特徴とする半導体パッケージの製造方法。第1半導体チップの少なくとも一部を貫通するように形成される複数個の貫通ビアを含む前記第1半導体チップを覆う第2半導体チップを提供する段階と、前記第1半導体チップ及び前記第2半導体チップを覆うモールディング膜を形成する段階と、前記第2半導体チップの上面が露出するように前記モールディング膜を平坦化し、平坦化された前記モールディング膜の上面と前記第2半導体チップの上面とが同一面となるように形成する段階と、前記第2半導体チップの露出する上面及び平坦化された前記モールディング膜の上面と直接接触する放熱膜を形成する段階と、を含むことを特徴とする半導体パッケージの製造方法。第1半導体チップと、前記第1半導体チップを覆う第2半導体チップと、前記第2半導体チップを覆い、前記第2半導体チップの上面を露出する平坦化されたモールディング膜と、前記第2半導体チップの露出する上面、及び平坦化された前記モールディング膜に直接接触する放熱膜と、を含み、平坦化された前記モールディング膜の上面は、前記第2半導体チップの上面と同一面であることを特徴とする半導体パッケージ。第1半導体チップの上に配置された第2半導体チップと、前記第2半導体チップの上面及び側壁と直接接触する放熱膜と、前記放熱膜を覆い、前記放熱膜の上面を露出する平坦化されたモールディング膜と、を含み、平坦化された前記モールディング膜の上面は、前記放熱膜の上面と同一面であることを特徴とする半導体パッケージ。第1半導体チップの上に配置された第2半導体チップと、前記第1半導体チップ及び前記第2半導体チップを覆い、前記第2半導体チップの上面を露出する平坦化されたモールディング膜と、前記第2半導体チップの上面、平坦化された前記モールディング膜の上面、及び平坦化された前記モールディング膜の側壁と直接接触する放熱膜と、を備え、平坦化された前記モールディング膜の上面は、前記第2半導体チップの上面と同一面であることを特徴とする半導体パッケージ。第1半導体チップと、前記第1半導体チップを覆う第2半導体チップと、前記第2半導体チップを覆い、前記第2半導体チップの上面を露出する平坦化されたモールディング膜と、前記第2半導体チップの露出する上面及び平坦化された前記モールディング膜と接着膜無しで接触する放熱膜と、を備え、平坦化された前記モールディング膜の上面は、前記第2半導体チップの上面と同一面であることを特徴とする半導体パッケージ。メモリコントローラと、前記メモリコントローラに隣接するメモリと、を備え、前記メモリコントローラ及び前記メモリの中で少なくともいずれか1つは第1半導体チップと、前記第1半導体チップを覆う第2半導体チップと、前記第2半導体チップを覆い、前記第2半導体チップの上面を露出する平坦化されたモールディング膜と、前記第2半導体チップの露出する上面及び平坦化された前記モールディング膜と接着膜無しで接触する放熱膜と、を備え、平坦化された前記モールディング膜の上面は、前記第2半導体チップの上面と同一面であることを特徴とするシステム。本発明の目的は、信頼性を向上可能な半導体パッケージ及びその製造方法を提供することにある。本発明によると、半導体パッケージの製造方法は、第1半導体チップを含むウェハの上に複数個の分離された第2半導体チップを提供する段階と、少なくとも第2半導体チップの上面の一部と接触する放熱膜を形成する段階と、放熱膜を形成する段階の後、ウェハから複数個の第1半導体チップを個別に分離して複数個の分離された第2半導体チップが各々対応される分離された第1半導体チップの上に積層される複数個のチップ積層体を形成する段階と、を包含できる。また、本発明によると、放熱膜はポリマーを包含しないこともあり得る。また、本発明によると、圧縮金型を利用して第1半導体チップ及び第2半導体チップを覆うモールディング膜を形成する段階と、少なくともモールディング膜の一部を除去して複数個の第2半導体チップの上面を露出させる段階と、をさらに含むことができる。また、本発明によると、複数個の第2半導体チップの上面を露出させる段階は、モールディング膜と第2半導体チップを同時に研磨する段階を包含できる。また、本発明によると、第2半導体チップの上面を露出させる段階は、実質的に第2半導体チップの全体上面を露出させることを包含できる。また、本発明によると、放熱膜は第1金属膜と第1金属膜の上に形成された第2金属膜を包含できる。また、本発明によると、第1金属膜は、Ti、Cr、Ta、Ni、TiW、これらの組合又はこれらの合金の中で選択された物質を含み、第2金属膜はCuを包含できる。また、本発明によると、放熱膜は第2金属膜を覆う第3金属膜をさらに含み、第3金属膜はNi又はNi/Auを包含できる。また、本発明によると、第1金属膜は第2半導体チップの幅を横切る実質的に連続する膜から形成され、第2金属膜は第2半導体チップの幅に沿って第2金属膜の断片の間にギャップを有するように形成され得る。また、本発明によると、第2金属膜は第2半導体チップの幅を横切る実質的に連続された膜形態で形成され、第2金属膜はモールディング膜の上に形成される第2金属膜の断片の間にギャップを有するように形成され得る。また、本発明によると、接着膜として複数個の第1半導体チップをキャリヤキャリヤに付着することをさらに含むことができる。また、本発明によると、放熱膜を形成することは電気鍍金、化学気相蒸着、物理気相蒸着、原子層蒸着ALD又はソフトリソグラフィの中で選択された技術を利用することができる。また、本発明によると、放熱膜を形成する段階は、シード膜を形成し、シード膜の上にナノチューブ膜を形成する段階を包含できる。また、本発明によると、圧縮金型を利用して第1半導体チップ及び第2半導体チップを覆うモールディング膜を形成する段階と、モールディング膜を平坦化し、実質的に複数個の第2半導体チップの全体上面を露出させる段階と、をさらに含み、放熱膜は、平坦化されたモールディング膜の上面及び側面と接触することができる。また、本発明によると、貫通ビアを有するパッケージ基板を提供する段階をさらに含み、第1半導体チップ及び第2半導体チップはパッケージ基板の上に配置され、放熱膜はパッケージ基板の上面に接触し、貫通ビアは放熱膜の一部と連結されて放熱膜はパッケージ基板の上面に接触することができる。本発明によると、半導体パッケージの製造方法は製造された半導体チップが含まれたウェハを提供する段階と、ウェハの上に半導体チップの上面と接触する放熱膜を形成する段階と、放熱膜を形成する段階の後、ウェハから半導体チップを分離する段階と、を包含できる。また、本発明によると、放熱膜は半導体チップとの間に接着膜無しで形成され得る。また、本発明によると、放熱膜は金属から形成される。また、本発明によると、放熱膜はバリア膜とバリア膜の上に形成される導電膜とを備え、導電膜はバリア膜の上にシード膜を形成し、シード膜を覆う金属膜を形成することによって形成され得る。また、本発明によると、シード膜と金属膜とは銅を包含できる。また、本発明によると、シード膜と金属膜とは金を包含できる。本発明によると、半導体パッケージの製造方法は、第1半導体チップ各々の上に第2半導体チップを提供する段階と、第2半導体チップの上面と側壁に接続する放熱膜を形成する段階と、を包含できる。また、本発明によると、放熱膜を含む結果構造物を覆うモールディング膜を形成する段階をさらに含むことができる。また、本発明によると、モールディング膜を平坦化して放熱膜の上面を露出させ得る。また、本発明によると、放熱膜の上面は平坦化されたモールディング膜の上面と実質的に同一面を成し得る。また、本発明によると、第2半導体チップを貫通し放熱膜と連結される貫通ビアを形成する段階をさらに含むことができる。また、本発明によると、放熱膜は第1半導体チップの上面と直接接触することができる。また、本発明によると、第1半導体チップの各々を貫通する貫通ビアを形成する段階をさらに含み、貫通ビアは第1半導体チップの各々の上面と接触する放熱膜の一部と連結する。また、本発明によると、放熱膜は第2半導体チップの側壁と直接接触することができる。本発明によると、半導体パッケージの製造方法は、第1半導体チップの少なくとも一部を貫通して伸張される複数個の貫通ビアを含む第1半導体チップを覆う第2半導体チップを提供する段階と、第1半導体チップ及び第2半導体チップを覆うモールディング膜を形成する段階と、第2半導体チップの上面が露出するようにモールディング膜を平坦化して、平坦化されたモールディング膜の上面が第2半導体チップの上面と実質的に同一面となるようにする段階と、第2半導体チップの露出された上面と平坦化されたモールディング膜の上面と直接接触する放熱膜を形成する段階と、を包含できる。また、本発明によると、断面で見るとき、放熱膜は、直線状に延びて、平坦化されたモールディング膜と、第2半導体チップの界面で第2半導体チップの上面と、を横切ることがあり得る。また、本発明によると、第2半導体チップは第2半導体チップを貫通し、放熱膜と連結する複数個の貫通ビアを包含できる。本発明によると、半導体パッケージは第1半導体チップと、第1半導体チップを覆う第2半導体チップと、第2半導体チップを覆い、第2半導体チップの上面を露出させる平坦化されたモールディング膜と、第2半導体チップの露出された上面と平坦化されたモールディング膜と直接接触する放熱膜と、を備え、平坦化されたモールディング膜の上面は第2半導体チップの上面と実質的に同一面となる。また、本発明によると、断面で見るとき、放熱膜は、直線状に延びて、平坦化されたモールディング膜と、第2半導体チップの界面で第2半導体チップの上面と、を横切ることがあり得る。また、本発明によると、第2半導体チップは第2半導体チップの少なくとも一部を貫通する貫通ビアを備え、貫通ビアは放熱膜と接触することができる。また、本発明によると、第2半導体チップを覆う第3半導体チップをさらに含み、第1半導体チップはロジック装置であり、第2半導体チップ及び第3半導体チップはメモリ装置であり得る。本発明によると、半導体パッケージは第1半導体チップの上に配置された第2半導体チップと、第2半導体チップの上面及び側壁と直接接触する放熱膜と、放熱膜を覆い、放熱膜の上面を露出させる平坦化されたモールディング膜と、を備え、平坦化されたモールディング膜の上面は放熱膜の上面と実質的に同一面となる。また、本発明によると、放熱膜は第1半導体チップの上面と接触することができる。また、本発明によると、第1半導体チップは第1半導体チップを貫通し放熱膜と連結する貫通ビアを包含できる。また、本発明によると、第2半導体チップは第2半導体チップの少なくとも一部を貫通して伸張される複数個の貫通ビアを含み、複数個の貫通ビアは放熱膜と連結する。本発明によると、半導体パッケージは第1半導体チップの上に配置された第2半導体チップと、第1及び第2半導体チップを覆い、第2半導体チップの上面を露出させる平坦化されたモールディング膜と、第2半導体チップの上面、平坦化された上面、そして平坦化されたモールディング膜の側壁と直接接触する放熱膜と、を備え、平坦化された上面は第2半導体チップの上面と実質的に同一面となる。また、本発明によると、第1半導体チップ及び第2半導体チップは半導体パッケージ基板の上に順に実装され得る。また、本発明によると、パッケージ基板の内に配置された貫通ビアをさらに含み、放熱膜はパッケージ基板の上面と接触し、貫通ビアはパッケージ基板の上面と接触する放熱膜の一部と連結され得る。本発明によると、半導体パッケージは、第1半導体チップと、第1半導体チップを覆う第2半導体チップと、第2半導体チップを覆い、第2半導体チップの上面を露出させる平坦化されたモールディング膜と、第2半導体チップの露出された上面及び平坦化されたモールディング膜と接着膜無しで接触する放熱膜と、を備え、平坦化されたモールディング膜の上面は第2半導体チップの上面と実質的に同一面となる。本発明によると、システムはメモリコントローラと、メモリコントローラに隣接するメモリと、を備え、メモリコントローラ及びメモリの中で少なくともいずれか1つは第1半導体チップと、第1半導体チップを覆う第2半導体チップと、第2半導体チップを覆い、第2半導体チップの上面を露出させる平坦化されたモールディング膜と、第2半導体チップの露出された上面及び平坦化されたモールディング膜と接着膜無しで接触された放熱膜と、を備え、平坦化されたモールディング膜の上面は第2半導体チップの上面と実質的に同一面となる。本発明では、半導体チップと直接接触する放熱板を形成することによって、放熱板を接着剤で付着する従来に比べて半導体チップと放熱板との接着力の弱化、熱放出効率性の低下、熱膨張係数の不一致による歪み現状warpageを除去できるので、半導体パッケージの熱的及び機械的耐久性を向上させることができる効果がある。さらに、接着膜を介しないで半導体チップの上面に放熱板を形成するので、パッケージの全体厚さを任意に設定でき、半導体パッケージのフォームファクタを縮小することができる効果がある。また、本発明によれば、半導体パッケージの製造段階において、ウェハレベル工程を適用できるので、製造費用を節約でき、これにより、価格競争力を確保できる効果がある。本発明は半導体チップのフリップチップボンディングやワイヤーボンディング方式に関わらず汎用的に活用できる。以下、本発明による半導体パッケージ及びその製造方法を添付した図面を参照して詳細に説明する。本発明と従来技術と比較した長所は添付された図面を参照した詳細な説明と特許請求の範囲とを通じて明確になり得る。特に、本発明は特許請求の範囲で明確に請求される。しかし、本発明は添付された図面と関連して次の詳細な説明を参照することによって最もよく理解できる。図面において、同一な参照符号は多様な図面を通じて同一な構成要素を示す。第1実施形態図1Aから図1Kまでは、本発明の第1実施形態による半導体パッケージの製造方法を示した断面図である。図1Lは、本発明の第1実施形態による半導体パッケージの製造方法において放熱膜を示した斜視図である。図1Aを参照すれば、第1半導体チップ100の上に第2半導体チップ200を積層できる。第1半導体チップ100及び第2半導体チップ200をハンドリングする場合、より容易にハンドリングするだけでなく、曲がったり、破損したりすることを減らすためにキャリヤ90を提供できる。一例として、キャリヤ90の上に接着膜95を介在して第1半導体チップ100を実装し、その第1半導体チップ100の上に第2半導体チップ200を積層できる。キャリヤ90はシリコン、金属、ガラス等で構成され得る。第1半導体チップ100と第2半導体チップ200とは、同種チップ或いは異種チップであり得る。一例として、第1半導体チップ100はロジックチップであり、第2半導体チップ200はメモリチップ、或いはその逆であり得る。第1半導体チップ100はウェハレベル、即ち単一チップで分離されなかったウェハに含まれた半導体チップであり得る。そのため、半導体チップが単一チップで分離される前にウェハに含まれた場合、半導体チップ100はウェハレベルと称される。一方、第2半導体チップ200はチップレベル、即ち単一チップで分離された半導体チップ、もしくはダイスと称される。本実施形態によれば、ウェハレベルの第1半導体チップ100の上に複数個のチップレベルの第2半導体チップ200を積層できる。KGDKnowngooddieと判定された第2半導体チップ200を第1半導体チップ100の上に提供すれば、全体の収率が向上され得る。第1半導体チップ100にソルダボール110のような外部端子が提供され得る。ソルダボール110はロジック及びメモリチップ100、200を電気的装置、例えば印刷回路基板図1Jの80に電気的に連結することができる。第1半導体チップ100と第2半導体チップ200とは、ソルダボール210のような伝導性バンプ或いは伝導性ボールを介して、図1B又は1Cを参照して後述するように、電気的に連結され得る。応用例では、第1半導体チップ100と第2半導体チップ200との間にソルダボール210を囲むアンダーフィル膜250を形成してソルダボール210のソルダ接合信頼性を向上させ得る。図1Bを参照すれば、第1半導体チップ100はロジック回路100cが設けられた活性面100fは上に向かい、その反対面である非活性面100bは下に向かうフェイスアップ状態で提供され得る。ソルダボール110は第1半導体チップ100の非活性面100bに付着され得る。第1半導体チップ100はソルダボール110とロジック回路100cとを電気的に連結する例えば、貫通シリコン電極ThroughSiliconVia:TSVのような貫通ビア102を包含できる。図1Bで、貫通ビア102はロジック回路100cと直接連結される。しかし、貫通ビア102とロジック回路100cとの間には付加的な伝導性パターンが形成されていることもあり得る。本実施形態によれば、第1半導体チップ100はソルダボール210とロジック回路100cとを電気的に連結する例えば、金属配線、ビア及び/又はボンディングパッドのような連結パターン103を包含できる。他の例として、第1半導体チップ100は活性面100fが下に向かい、非活性面100bは上に向かって第2半導体チップ200を向かうようにフェイスダウンされ得る。第2半導体チップ200はフリップチップ技術のような多様な連結方法によって第1半導体チップ100に電気的に連結され得る。例えば、第2半導体チップ200はメモリ回路200cが形成された活性面200fは下に向かって第1半導体チップ100の活性面100fを向かい、その反対面である非活性面200bは上に向かう状態で第1半導体チップ100の上に積層され得る。メモリ回路200cと電気的に連結されたソルダボール210が第1半導体チップ100の連結パターン103と接続されることによって、第1半導体チップ100と第2半導体チップ200とが電気的に連結され得る。図1Cを参照すれば、フェイスアップ、或いはフェイスダウンされて提供された第1半導体チップ100の上に第2半導体チップ200がフェイスアップ状態で積層され得る。例えば、第2半導体チップ200は活性面200fが上に向かい、非活性面200bは下に向かうことがあり得る。第2半導体チップ200はメモリ回路200cをソルダボール210に電気的に連結する貫通シリコンビアTSVのようなビア202を包含できる。図1Dを参照すれば、第2半導体チップ200の上面200sを露出する平坦化されたモールディング膜350を形成できる。例えば、エポキシモールディングコンパウンドEMCのようなモールディング物質として第2半導体チップ200を覆うのに十分な厚さを有するモールディング膜300図1D中の点線を形成できる。モールディング膜300は第1及び第2半導体チップ100、200を覆う圧縮モールドcompressionmoldを利用して形成できる。その次、モールディング膜300は第2半導体チップ200の上面200sが露出されるまで平坦化されて第2半導体チップ200の全体上面200sを実質的に開放させる平坦化されたモールディング膜350で形成され得る。他の例として、モールディング膜300と第2半導体チップ200とは同時に研磨されて複数個の第2半導体チップ200の上面が露出され得る。他の例として、モールディング膜300は第2半導体チップ200の上面200sが露出されるまで平坦化されることによって、平坦化されたモールディング膜350の上面が第2半導体チップ200の上面200sと実質的に同一面となる。ここではモールディング膜300とモールディング膜350とを区別するために、モールディング膜300は樹脂膜と称する。言及されたように平坦化されたモールディング膜350の上面は第2半導体チップ200の上面200sと実質的に同一な面を成し得る。上面200sは、図1Bに示したように第2半導体チップ200がフェイスダウンの状態であれば、非活性面200bであり、そして図1Cに示したように第2半導体チップ200がフェイスアップの状態であれば、活性面200fであり得る。本実施形態によれば、第2半導体チップ200は第1半導体チップ100に例えば、フリップチップボンディングされ、その上面200sは非活性面200bであり得る。他の例として、第2半導体チップ200がフェイスアップの状態であれば、上面200sは活性面200fであり得る。樹脂膜300を平坦化して平坦化されたモールディング膜350を形成する場合、活性面200fは絶縁膜によって保護されて損傷されない。他方、樹脂膜300の研磨が過度に進行されれば、活性面200fが損傷される可能性があり得る。このような損傷防止のために、上面200sは活性面200fに生じる研磨損傷から保護できる保護膜をさらに包含できる。図1Eを参照すれば、第1金属膜410を形成し、その第1金属膜410の上にマスクパターン500を形成できる。第1金属膜410は第2半導体チップ200及び平坦化されたモールディング膜350の幅を横切る実質的に連続的な膜形態で形成され得る。マスクパターン500はフォトレジストの塗布及びパターニング工程で不連続的な膜形態で形成され、その膜は第2半導体チップ200を覆わなくて平坦化されたモールディング膜350の一部を覆うことができる。ウェハの上での効率的な切断工程のためにマスクパターン500はスクライブレーン600と重畳されるように形成され得る。第1金属膜410は第2半導体チップ200の電気的特性を劣化させる銅Cuのような物質の拡散を抑制するチタンTi、クロムCr、タンタルTa、ニッケルNi、チタンタングステンTiW、これらの組合、或いはこれらを含む合金のような物質で形成されたバリア膜であり得る。マスクパターン500を形成した後、第1金属膜410を形成しなくて第2金属膜420を形成できる。場合によっては、第2金属膜420と半導体チップ200との間と、そして第2金属膜4200と平坦化されたモールディング膜350との間の結合力が弱くなって、結局第2金属膜420が剥離され得る。第1金属膜410は第2半導体チップ200から第2金属膜420が剥離されることを減少させることができるので、第2金属膜420を形成する前に第1金属膜410を形成できる。第1金属膜410は無電解鍍金工程、化学気相蒸着、物理気相蒸着、或いはステンシルプリンティング工程、スクリーンプリンティング工程、インクジェットプリンティング工程、インプリンティング工程、オフセットプリンティング工程でなされたグループから選択されたソフトリソグラフィ技術を利用して形成できる。第1金属膜410は約1μm以下の薄い厚さ、例えば0.5からμmの厚さで形成できる。第1金属膜410は金属例:銅拡散防止膜の役割を果たす単一膜構造で形成できる。他の例として、第1金属膜410は拡散防止膜の上にシード膜が積層された多重膜構造で形成できる。図1Fを参照すれば、銅Cu或いは金Auのような伝導性物質で第2金属膜420を形成できる。第2金属膜420を銅Cuで形成する場合、銅シード膜Cuseedlayerを形成した後、電気鍍金や無電解鍍金のような鍍金工程を利用して銅膜Culayerを形成することによって第2金属膜420を形成できる。本実施形態において、ワイヤーボンディングパッド或いはボールパッドを形成するために金Au/ニッケルNi或いはニッケルNiを含む膜を第2金属膜420の上にさらに形成できる。しかし、再配線膜が形成された場合、金Au/ニッケルNi或いはニッケルNiを含む膜は必要としないこともあり得る。他の例として、金シード膜Auseedlayerを蒸着した後、鍍金工程で金シード膜の上に金膜Aulayerを形成して第2金属膜420を形成できる。本発明の第1実施形態によれば、第2金属膜420は物理気相蒸着PVD技術、化学気相蒸着CVD技術、原子層蒸着ALD技術、或いはステンシルプリンティング工程、スクリーンプリンティング工程、インクジェットプリンティング工程、インプリンティング工程、オフセットプリンティング工程でなされたグループから選択されたソフトリソグラフィ技術のような薄膜蒸着工程を通じて金属を蒸着して形成できる。第2金属膜420は数μmから数十μmの厚さ、例えば大略50μmの厚さで形成できる。他の例として、第1金属膜410を形成しなくてマスクパターン500を形成した後第2金属膜420を形成できる。第2金属膜420の形態は、マスクパターン500の形態に依存する。例えば、第2半導体チップ200の幅の横切る実質的に連続された膜形態で、そして平坦化されたモールディング膜350を覆う第2金属膜420の断片の間にギャップを有するように形成され得る。第1金属膜410と第2金属膜420とは半導体チップ200の上面200sと直接接触する放熱膜401heatsinklayerを成し得る。他の例として、第1金属膜410を形成しなければ、放熱膜401は第2金属膜420で構成され得る。本実施形態によれば、放熱膜401は平坦化されたモールディング膜350の上面351と、第2半導体チップ200の露出された上面200sと直接接触することができる。本実施形態によれば、断面から見るとき、放熱膜401は、直線状に延びて、平坦化されたモールディング膜350を横切り、さらに第2半導体チップ200の界面で第2半導体チップ200の上面200sを横切ることがあり得る。図1Gを参照すれば、マスクパターン500を例えばアッシング工程で除去できる。第1金属膜410がスクライブレーン600に沿って分離されれば、後続切断工程が容易になる。第1金属膜410の分離は例えばエッチング工程によって行われる。他の例として、第1金属膜410が切断工程を困難になる程度に厚くなければ、第1金属膜410の分離工程をスキップできる。その他の例として、マスクパターン500の形成工程をスキップして第2金属膜420を第1金属膜410と実質的に同一に連続的な膜形態で形成できる。この場合、切断工程を容易に進行するためにスクライブレーン600に沿って第2金属膜420と第1金属膜410とをエッチング工程で予め分離できる。これにしたがって、ウェハレベルの放熱膜401は分離されて各半導体パッケージの上に実装される個別の放熱膜に区分され得る。図1Hを参照すれば、スクライブレーン600に沿って切断工程を進行することができる。例えば、ウェハレベルの平坦化されたモールディング膜350、第1半導体チップ100、接着膜95及びキャリヤ90がスクライブレーン600に沿って分離されてウェハからチップ単位の第1半導体チップ100が形成され得る。切断工程は例えば切断ホィールやレーザーを利用することができる。図1Iを参照すれば、接着膜95とキャリヤ90とを分離したり、取り出したりすることができる。これによって、第1半導体チップ100の上に第2半導体チップ200が積層され、平坦化されたモールディング膜350によって露出された第2半導体チップ200の上面200sと直接接触する放熱膜401とが形成されたチップ積層体10を形成できる。平坦化されたモールディング膜350はチップ100、200を支持できるので、切断工程の時、キャリヤ90の必要性が少なくなる。したがって、平坦化されたモールディング膜350を形成した後、接着膜95とキャリヤと90を除去し、切断工程を進行する。図1Jを参照すれば、チップ積層体10をパッケージ基板80の上に実装して半導体パッケージ1を形成できる。パッケージ基板80は印刷回路基板PCBであり得る。パッケージ基板80に半導体パッケージ1を外部電気装置に電気的に連結するソルダボールのような1つ或いはその以上の外部端子82をさらに付着できる。チップ積層体10とパッケージ基板80とは第1半導体チップ100とパッケージ基板80との間に配置された1つ或いはその以上のソルダボール110を媒介に電気的に連結され得る。ソルダボール110のソルダ接合信頼性SJRを向上させるために第1半導体チップ100とパッケージ基板80との間にソルダボール110を囲むアンダーフィル膜85を選択的に形成できる。本実施形態によれば、半導体パッケージ1は第2半導体チップ200の上面200sと直接接触する放熱膜401を包含するので、第2半導体チップ200及び第1半導体チップ100で発生した熱が放熱膜401を通じて容易に放出され得る。したがって、このような半導体パッケージ1の構造を有すれば、効率的な放熱がなされ得る。放熱膜401は、図1Lに示したように平らなプレート形態を有することができる。他の例として、放熱膜401を凸凹形状を有するようにさらにパターニングすることによって図2G又は2Hで後述するように拡大された表面積を有する放熱膜402を形成できる。半導体パッケージ1は、異なる第1半導体チップ100と、第2半導体チップ200とが積層されたシステム-イン-パッケージSiP構造であり得る。半導体パッケージ1は、一般的に高い消費電力を必要とするので、過渡な熱が発生する。しかし、多様な実施形態の原理によれば、第1半導体チップ100、および第2半導体チップ200と直接接触する放熱膜401は、効果的な放熱を提供できる。本実施形態によれば、第2半導体チップ200と放熱膜401との間に、例えば、モールディング膜/接着膜/熱放熱膜TIM等のような様々な素材の膜を形成する必要がないことがあり得る。したがって、半導体パッケージ1において、異種物質の間の熱膨張係数の不一致CTEmismatchによる接着力が弱化される現状が実質的に減らし得る。その上に、第2半導体チップ200と放熱膜401との間の強い接着力、放熱膜401の強性によって半導体パッケージ1の歪み現状warpageが最小化になり得る。本実施形態によれば、放熱膜401を直接形成することによって、放熱膜401の厚さ調節にしたがって半導体パッケージ1の高さを任意に設定できるので、小さいフォームファクタsmallformfactorを具現することができる。さらに、ウェハレベル工程で半導体パッケージ1を形成するので、チップレベル工程に比べて製造費用を低くすることができる。半導体パッケージ1は多様に変形され得る。一例として、図1Kに示したように、半導体パッケージ1aは放熱膜401と連結された熱ビア又は貫通シリコンビア又は貫通ビア220を有する第2半導体チップ200を包含できる。貫通ビア220はメモリ回路200cと電気的に連結されないこともあり得る。したがって、貫通ビア220はメモリ回路200cで発生した熱を放熱膜401へ伝達するダミービアであり得る。本実施形態によれば、第2半導体チップ200が第1半導体チップ100に例えば、フリップチップボンディングされているので、主に熱が発生するメモリ回路200cが放熱膜401より第1半導体チップ100により隣接しても、貫通ビア220を通じて放熱膜401へ熱が直接的に速やかに伝達され得る。例えば、図1Mに示したように、本発明による第1実施形態によれば、チップ積層体乃至半導体積層パッケージ10は、ウェハレベルの第1半導体チップ100を含むウェハの上に複数個の分離された第2半導体チップ200を提供しS101、第2半導体チップ200の上面200sの中で少なくとも一部と接触する放熱膜401を形成してS102製造することができる。次に、ウェハから複数個の第1半導体チップ100を分離して複数個の分離された第2半導体チップ200が対応される分離された第1半導体チップ100の上に積層された複数個のチップ積層体を形成することによって、半導体積層パッケージ10を形成できるS103。本実施形態において、放熱膜401は樹脂、或いはポリマーを包含しないこともあり得る。本発明の原理は積層形パッケージのみでなく非積層形パッケージ、例えばチップの上に他のチップが積層されない半導体パッケージにも適用され得る。このような半導体パッケージは製造された半導体チップが含まれたウェハを提供し、ウェハの上に半導体チップの上面と接触する放熱膜を形成し、以後にウェハから半導体チップを分離して形成できる。第1実施形態の変形例によれば、シード膜を形成した後、シード膜の上にナノ-チューブ膜を形成して放熱膜401を形成できる。第1実施形態によれば、図1Nに示したように、第3半導体チップ300が第2半導体チップ200の上に置かれて半導体積層パッケージ20が形成され得る。この場合、第1半導体チップ100はロジック素子であり、第2及び第3半導体チップ200、300はメモリ素子であり得る。第2半導体チップ200と第3半導体チップ300とは導電性バンプ、ソルダボール、或いは他の所定のチップ連結部310によって連結され得る。放熱膜410は第3半導体チップ300の上面300sに形成された第1金属膜410と第2金属膜420とを包含できる。第1実施形態において、貫通ビア320が形成されて貫通ビア220に連結され、また放熱膜410に連結され得る。本発明の第1実施形態によれば、第3半導体チップ300の構成は、第2半導体チップ200の構成と同一であるか、或いは類似であり得る。しかし、本発明概念はこの特定の構造に限定されない。例えば、第1半導体チップ100及び第2半導体チップ200は、貫通ビア220、320によって連結され得るが、第1半導体チップ100及び第2半導体チップ200は、ワイヤーボンディングや他の均等な連結方法のような連結方法を通じても連結され得る。このような側面で、開示された特定例による半導体パッケージの一部又は全ての構成要素はここに開示された他の実施形態にも適用され得る。さらに、開示されたアンダーフィル膜460又は平坦化されたモールディング膜450のような一部又は全ての構成要素は応用例に依存して或いは選択的に代替され得る。第2実施形態図2Aから図2Fは本発明の第2実施形態による半導体パッケージの製造方法を示した断面図である。図2G及び図2Hは本発明の第2実施形態による半導体パッケージの製造方法において放熱膜を示した斜視図である。図2Aを参照すれば、キャリヤ90の上に接着膜95を介在して第1半導体チップ100を実装し、第1半導体チップ100の上に第2半導体チップ200を積層できる。第1半導体チップ100と第2半導体チップ200との間には導電性バンプ又はソルダボール210を囲むアンダーフィル膜250を形成できる。点線で図示された樹脂膜300を形成しこれを平坦化して第2半導体チップ200の上面200sを露出させる平坦化されたモールディング膜350を形成できる。第2半導体チップ200の上面200sは図1Bに示したように非活性面200bであるか、又は図1Cに示したように活性面200fであり得る。図2Bを参照すれば、第1金属膜410とマスクパターン502とを形成できる。第1金属膜410は第2半導体チップ200及び平坦化されたモールディング膜350の幅を横切る連続的な膜形態で形成できる。これと異なりに、マスクパターン502は第2半導体チップ200及び平坦化されたモールディング膜350の一部を覆う不連続的な膜形態で形成できる。図2Cを参照すれば、第2金属膜422を形成できる。例えば、金属を無電解或いは電気鍍金してマスクパターン502によってその形態が依存される第2金属膜422を形成できる。第2金属膜422は第2半導体チップ200の上面200sに沿って不連続的な膜形態で形成され得る。言い換えれば、第1金属膜410は第2半導体チップ200の幅を横切る実質的に連続的な膜形態で形成でき、そして第2金属膜422は第2半導体チップ200の幅に沿って第2金属膜422の断片の間にギャップを有する形態で形成できる。他の例として、第2金属膜422は蒸着技術や上述したソフトリソグラフィ技術を利用して形成できる。第1金属膜410を形成しなくてマスクパターン502を形成した後、第2金属膜422を形成することもできる。第2実施形態によれば、第1金属膜410と第2金属膜422とを含むか、或いは第2金属膜422を含むウェハレベルの放熱膜402を形成できる。図2Dを参照すれば、マスクパターン502を除去し、例えば切断ホィールやレーザーを利用してスクライブレーン600に沿って第1金属膜410、平坦化されたモールディング膜350、第1半導体チップ100、接着膜95及びキャリヤ90を分離する切断工程を進行することができる。切断工程を進行する前に、エッチング工程を利用して第1金属膜410をスクライブレーン600に沿って予め分離できる。前記工程によると、放熱膜402は別個の半導体パッケージの各々に含まれた個別の放熱膜に分離され得る。図2Eを参照すれば、接着膜95とキャリヤ90とが分離されたチップ積層体20が形成され得る。チップ積層体20において、第1半導体チップ100の上に第2半導体チップ200が積層され、そして第2半導体チップ200と直接接触する放熱膜402が形成される。他の例として、接着膜95とキャリヤ90とを除去した後、切断工程を進行してチップ積層体20を形成できる。図2Fを参照すれば、チップ積層体20を印刷回路基板のようなパッケージ基板80の上に実装して半導体パッケージ2を形成できる。パッケージ基板80に外部端子82を付着することができる。第2実施形態によれば、第1半導体チップ100とパッケージ基板80との間に1つ或いはその以上のソルダボール110を囲むアンダーフィル膜85をさらに形成できる。効率的な放熱のために第2半導体チップ200は放熱膜402と連結されて第2半導体チップ200から放熱膜402への熱伝達経路を提供する貫通ビア或いは熱ビア220をさらに包含できる。本実施形態によれば、放熱膜402は図2Gに示したようにフィン形状、或いは図2Hに示したように柱形状で形成され得る。フィン形状又は柱形状の放熱膜402は、平らな形態に比べて大きい表面積を有するので、さらに効果的に熱を放出することができる。第3実施形態図3Aから図3Eは本発明の第3実施形態による半導体パッケージの製造方法を示した断面図である。図3Aを参照すれば、キャリヤ90の上に接着膜95を介在して第1半導体チップ100を実装し、第1半導体チップ100の上に第2半導体チップ200を積層できる。第1半導体チップ100と第2半導体チップ200との間にはソルダボール210を囲むアンダーフィル膜250を形成できる。第3実施形態において、アンダーフィル膜250は第2半導体チップ200の側面207の一部を覆うことができる。図3Bを参照すれば、第2半導体チップ200の上面と側面とを囲み、そして第1半導体チップ100の上面100sへ延長された放熱膜403を形成できる。したがって、放熱膜403は第2半導体チップ200の上面200sと側面200tとを覆い、第1半導体チップ100の上面100sを覆うことができる。放熱膜403は第2半導体チップ200の上面200s及び/又は側面200tと直接接触することができる。第3実施形態において、放熱膜405は第2半導体チップ200の上面200sの実質的な全体を、そして第2半導体チップ200の側面200tの大部分を覆うことができる。第1半導体チップ100の上面100sは図1B又は1Cに示したように活性面100f、或いは非活性面100bであり得る。放熱膜403は第2金属膜423を含むか、或いは第1金属膜413と第2金属膜423とを包含できる。第1金属膜413は応用例による拡散防止膜であり得る。図3Cを参照すれば、第2半導体チップ200の上に樹脂膜300を形成した後、これを平坦化して放熱膜403の上面423sと実質的に同一なレベルを有する平坦化されたモールディング膜353を形成できる。言い換えれば、放熱膜403の上面423sは平坦化されたモールディング膜353の上面358と実質的に同一面となる。平坦化されたモールディング膜353は放熱膜403を露出させるので、放熱膜403は効率的に放熱することができる。他の例として、樹脂膜300を第2半導体チップ200の上に残留して放熱膜403を覆うことができる。この場合、工程の数は減少し、その結果、製造費用が減少され得る。樹脂膜300を形成する前に、放熱膜403をスクライブレーン600に沿って分離することができる。第1金属膜413の厚さ、例えば約1μmと、第2金属膜423の厚さ、例えば約50μmと、の和が大きすぎると、切断工程が難しくなり得る。したがって、切断工程の前に、例えばエッチング工程で第2金属膜423を予め分離する工程を或いは第2金属膜423と第1金属膜413を予め分離する工程をさらに進行して後続切断工程を容易にすることができる。樹脂膜300或いは平坦化されたモールディング膜353を形成した後に、スクライブレーン600に沿って樹脂膜300又は平坦化されたモールディング膜353、第1半導体チップ100、接着膜95及びキャリヤ90を分離する切断工程を進行することができる。図3Dを参照すれば、接着膜95とキャリヤ90とを分離して、第1半導体チップ100の上に第2半導体チップ200が積層され、放熱膜403が第2半導体チップ200と直接接触し、第1半導体チップ100の上面へ拡大された放熱膜チップ積層体30を形成できる。或いは、接着膜95とキャリヤ90とを除去した後、切断工程を進行してチップ積層体30を形成できる。図3Eを参照すれば、チップ積層体30を印刷回路基板のようなパッケージ基板80の上に実装して半導体パッケージ3を形成できる。パッケージ基板80に1つ或いはその以上の外部端子82をさらに付着でき、第1半導体チップ100とパッケージ基板80との間に1つ或いはその以上のソルダボール110を囲むアンダーフィル膜85をさらに形成できる。第2半導体チップ200は放熱膜403と連結された貫通ビア220をさらに包含できる。放熱膜403は第1半導体チップ100の上面100sまで延長されるので、第1半導体チップ100は放熱膜403と連結されて第1半導体チップ100で発生された熱を放熱膜403へ直接伝達する貫通ビア120をさらに包含できる。言い換えれば、貫通ビア120は対応される第1半導体チップ100の上面100sと接触する放熱膜403の一部と連結され得る。本実施形態によれば、第1半導体チップ100まで延長された放熱膜403は第2半導体チップ200のみでなく第1半導体チップ100から熱を効果的に放出することができる。第4実施形態図4Aから図4Gは、本発明の第4実施形態による半導体パッケージの製造方法を示した断面図である。図4Aを参照すれば、キャリヤ90の上に接着膜95を介して第1半導体チップ100を付着し、その第1半導体チップ100の上に接着膜240を介して第2半導体チップ200を積層できる。第2半導体チップ200はボンディングワイヤー260を通じて第1半導体チップ100と電気的に連結され得る。図4Bを参照すれば、第2半導体チップ200の上面200sを露出する平坦化されたモールディング膜354を形成できる。一例として第2半導体チップ200を覆う樹脂膜300を形成できる。その次、例えばエッチング工程で樹脂膜300の一部を除去して第2半導体チップ200の上面200sの中で実質的なセンター領域を露出させるリセス領域302を有する平坦化されたモールディング膜354を形成できる。平坦化されたモールディング膜354はボンディングワイヤー260が接続される第2半導体チップ200の上面200sの縁領域を覆うことができる。第2半導体チップ200の上面200sは活性面であり得る。活性面は大体に絶縁膜によって保護されるので、エッチング工程の時、活性面は損傷を受けないことがあり得る。他の例として、上面200sは第2半導体チップ200の活性面を覆う保護膜230をさらに包含でき、これにしたがって第2半導体チップ200の活性面はエッチング工程の時、損傷から保護され得る。図4Cを参照すれば、平坦化されたモールディング膜354及び第2半導体チップ200の上に第1金属膜414を、例えば、無電解鍍金や蒸着技術を利用して形成し、第1金属膜414の上にマスクパターン504を形成できる。マスクパターン504は平坦化されたモールディング膜354の領域の上に選択的に形成され得る。又は、マスクパターン504は図2Bに示したように第2半導体チップ200の上面200sと平坦化されたモールディング膜354の一部を覆うように形成できる。第1金属膜414は拡散防止膜であり得る。図4Dを参照すれば、第1金属膜414の上に第2金属膜424を形成してウェハレベルの放熱膜404を形成できる。第2金属膜424は第1金属膜414をシードとして活用する電気鍍金、蒸着、或いはプリンティング工程を利用して金属のような導電体で形成できる。放熱膜404は平坦化されたモールディング膜354のプロフィールに対応するリセスされた形態を有することができる。したがって、放熱膜404は第2半導体チップ200の上面200sの中でセンター領域とは直接接触するが、ボンディングワイヤー260と接続される縁領域とは開放モールディング膜354によって離隔され得る。図4Eを参照すれば、マスクパターン504を除去し、スクライブレーン600に沿って切断工程を進行することができる。切断工程を進行する前に放熱膜404をスクライブレーン600に沿って分離する工程をさらに進行することができる。分離工程によって放熱膜404はウェハレベルでチップレベルに分離され得る。図4Fを参照すれば、接着膜95とキャリヤ90とを分離して、第1半導体チップ100の上に第2半導体チップ200がワイヤーボンディングされ、第2半導体チップ200に直接接触する放熱膜404を含むチップ積層体40を形成できる。他の例として、チップ積層体40は接着膜95とキャリヤ90とを除去した後、切断工程を進行して形成できる。図4Gを参照すれば、チップ積層体40をパッケージ基板80の上に実装して半導体パッケージ4を形成できる。外部端子82とアンダーフィル膜85とをさらに形成できる。第2半導体チップ200は放熱膜404と連結された貫通ビア220をさらに包含できる。本実施形態によれば、ボンディングワイヤー260を覆うが、第2半導体チップ200を露出させる平坦化されたモールディング膜354を形成することによって、第2半導体チップ200と直接接触して効果的な放熱特性を有する放熱膜404を形成できる。第5実施形態図5Aから図5Eは、本発明の第5実施形態による半導体パッケージの製造方法を示した断面図である。図5Aを参照すれば、キャリヤ90の上に接着膜95を介在して第1半導体チップ100を付着し、その第1半導体チップ100の上に第2半導体チップ200を積層できる。第1半導体チップ100と第2半導体チップ200との間にはソルダボール210を囲むアンダーフィル膜250を形成できる。第5実施形態において、アンダーフィル膜250は第2半導体チップ200の側壁207の一部を覆うことができる。次に、樹脂膜300を形成しこれを平らに研磨して平坦化されたモールディング膜350を形成できる。平坦化されたモールディング膜350は第2半導体チップ200の上面200sを露出させ得る。第5実施形態において、第2半導体チップ200の実質的な全体上面200sは平坦化工程以後に露出され得る。続いて、スクライブレーン600に沿って切断工程を進行して平坦化されたモールディング膜350、第1半導体チップ100、接着膜95及びキャリヤ90を分離することができる。図5Bを参照すれば、接着膜95とキャリヤ90とを分離して、第1半導体チップ100の上に第2半導体チップ200が積層され、第2半導体チップ200が平坦化されたモールディング膜350を通じて露出されたチップ積層体50を形成できる。他の例として、チップ積層体50は接着膜95とキャリヤ90とを除去した後、切断工程を進行して形成できる。図5Cを参照すれば、チップ積層体50をパッケージ基板80の上に実装することができる。パッケージ基板80に1つ或いはその以上の外部端子82をさらに付着でき、第1半導体チップ100とパッケージ基板80との間にソルダボール110を囲むアンダーフィル膜85をさらに形成できる。図5Dを参照すれば、第2金属膜425を含む放熱膜405を形成できる。放熱膜405はチップ積層体50を囲みパッケージ基板80の上面80sを覆うことができる。したがって、放熱膜405は平坦化されたモールディング膜350の上面350aと側壁350bと接触することができる。第2金属膜425の形成の前に、拡散防止膜として第1金属膜415をさらに形成して放熱膜405を形成できる。本実施形態によれば、放熱膜405はパッケージ基板80の上面80sまで拡張されているので、チップ積層体50で発生した熱のみでなくパッケージ基板80で発生するか、或いはチップ積層体50からパッケージ基板80へ伝達された熱を効果的に放出することができる。半導体パッケージ5は図5Eを参照して後述するように放熱特性がさらに改善されるように変形され得る。図5Eを参照すれば、放熱膜405と連結されて熱の放出経路を提供する貫通ビア220、84をさらに形成して半導体パッケージ5aを形成できる。一例として、第2半導体チップ200に貫通ビア220をさらに形成できる。放熱膜405がパッケージ基板80の上面80sまで拡大されているので、パッケージ基板80に貫通ビア84をさらに形成できる。本実施形態によれば、半導体パッケージ5aで発生された熱は放熱膜405のみでなく貫通ビア220、84を通じてさらに効果的に放出され得る。したがって、本発明の実施形態によれば、パッケージ基板80はパッケージ基板80を貫通する貫通ビア84を包含できる。第1半導体チップ100及び第2半導体チップ200は実質的にパッケージ基板80の上に配置され得る。放熱膜405はパッケージ基板80の上面80sに接触することができる。貫通ビア84はパッケージ基板80の上面80sに接触する放熱膜405の一部と結合され得る。応用例図6Aは本発明の多様な実施形態による半導体パッケージを具備するメモリカードを示したブロック図である。図6Bは本発明の多様な実施形態による半導体パッケージを応用した情報処理システムを示したブロック図である。図6Aを参照すれば、上述した本発明の多様な実施形態によって製造された半導体パッケージの中で1つ或いはその以上を含む半導体メモリ1210はメモリカード1200に応用され得る。一例として、メモリカード1200はホスト1230とメモリ1210とのの諸般データ交換を制御するメモリコントローラ1220を包含できる。SRAM1221は中央処理装置1222の動作メモリとして使用され得る。ホストインターフェイス1223はメモリカード1200と接続されるホスト1230のデータ交換プロトコルを具備することができる。誤謬修正コード1224はメモリ1210から読出されたデータに含まれる誤謬を検出及び訂正できる。メモリインターフェイス1225はメモリ1210とインターフェイシングする。中央処理装置1222はメモリコントローラ1220のデータを交換するための諸般制御動作を遂行する。図6Bを参照すれば、情報処理システム1300は本発明の実施形態による半導体パッケージを具備するメモリシステム1310を包含できる。情報処理システム1300はモバイル機器やコンピューター等を包含できる。一例として、情報処理システム1300はメモリシステム1310と各々システムバス1360に電気的に連結されたモデム1320、中央処理装置1330、RAM1340、ユーザーインターフェイス1350を包含できる。メモリシステム1310は、メモリ1311とメモリコントローラ1312とを含み、図6Aのメモリカード1200と実質的に同一に構成され得る。このようなメモリシステム1310には中央処理装置1330によって処理されたデータ又は外部で入力されたデータが格納され得る。情報処理システム1300は、メモリカード、半導体ディスク装置SolidStateDisk、カメライメージプロセッサーCameraImageSensor及びその他の応用チップセットApplicationChipsetに提供され得る。一例として、メモリシステム1310は、半導体ディスク装置で構成でき、情報処理システム1300は、大容量のデータをメモリシステム1310に、安定的、かつ信頼性あるように格納できる。システム1300はメモリ1311を必要とする多様な電子制御システムで具体化でき、例えばモバイルフォン、MP3プレーヤー、ナビゲーション装置、ソリッドステートディスク/ドライブSSD、又は家庭用品に使用され得る。図6Cは、本発明の実施形態によるメモリカード900を示したブロック図である。図6Cを参照すれば、メモリカード900はハウジング930の内に収容されるコントローラ910とメモリ920とを包含できる。コントローラ910とメモリ920とは電気信号を交換することができる。例えば、メモリ920とコントローラ910とはコントローラ910の命令によってデータを交換することができる。したがって、メモリカード900はメモリ920にデータを格納でき、及び/又はメモリ920からデータを出力することができる。例えば、メモリ920及び/又はコントローラ910は前述した半導体パッケージの中でいずれか1つに包含され得る。メモリカード900は多様な携帯用装置でデータ格納媒体に使用され得る。例えば、メモリカード900は、マルチメディアカードMMC登録商標又はSDカードであり得る。本発明の実施形態は、ASICs、PLDs/GateArray、DSPs、グラフィック及びコンピューターチップセットを形成するのに使用され得る。さらに、本発明の実施形態は、ノートブック型コンピューターコンピューター、企業のサブノートブック型コンピューター、ウルトラモバイルコンピューターUMPC、そしてタブレットコンピューターの格納装置を形成するのに使用され得る。以上の発明の詳細な説明は開示された実施状態で本発明を制限しようとすることでなく、本発明の要旨を逸脱しない範囲の内で多様な他の組み合わせ、変更及び環境で使用することができる。添付された請求の範囲は他の実施状態も含むこととして解析しなければならない。