"MOSFETを含み、前記MOSFETのゲート電極およびソース電極が形成された表面と、前記表面とは反対側に位置し、前記MOSFETのドレイン電極が形成された裏面と、を有する半導体チップと、前記半導体チップが搭載された上面と、前記上面とは反対側に位置する下面と、を有するヘッダと、前記ヘッダと電気的に接続されたドレインリードと、前記半導体チップの前記ゲート電極と電気的に接続されたゲートリードと、前記半導体チップの前記ソース電極と電気的に接続されたソースリードと、前記半導体チップの前記ゲート電極と前記ゲートリードとを電気的に接続する第1導電性ワイヤと、前記半導体チップの前記ソース電極と前記ソースリードとを電気的に接続する第2導電性ワイヤと、前記半導体チップ、前記ヘッダの一部、前記ドレインリードの一部、前記ゲートリードの一部、前記ソースリードの一部、第1導電性ワイヤ、および第2導電性ワイヤを封止する封止体と、を有し、前記半導体チップの裏面と前記ヘッダの上面とが対向するように前記半導体チップが前記ヘッダの上面に搭載されていることにより、前記半導体チップの前記ドレイン電極と前記ヘッダとは電気的に接続されており、平面視において、前記ソース電極の一部が前記ゲート電極と前記ソースリードとの間に位置するように前記ソース電極は前記半導体チップの表面に配置されており、前記ゲート電極と前記第1導電ワイヤとが接続している部分は、前記ソース電極と前記第2導電ワイヤとが接続している部分よりも前記ソースリードから遠い位置にあることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記第2導電性ワイヤは複数本であることを特徴とする半導体装置。請求項2に記載の半導体装置において、前記複数の第2導電性ワイヤは、第1ワイヤと第2ワイヤとを含み、平面視において、前記ソース電極と前記第1ワイヤとが接続している部分は、前記ソース電極と前記第2ワイヤとが接続している部分よりも前記ゲート電極と前記第1導電ワイヤとが接続している部分に近い位置にあることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記ソースリードは、前記ゲートリードと前記ドレインリードとの間に配置されていることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記ドレインリードは、前記ゲートリードと前記ソースリードとの間に配置されていることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記半導体チップの表面の一部には絶縁膜が形成され、平面視において前記ゲートおよびソース電極上に位置する部分がそれぞれ開口されており、前記第1および第2導電性ワイヤは、前記絶縁膜の前記開口している部分を介して前記ゲートおよびソース電極にそれぞれ電気的に接続されていることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記半導体チップは矩形状であって、前記ゲート電極は、前記半導体チップの中心よりも角部に近くなるように配置されていることを特徴とする半導体装置。請求項7に記載の半導体装置において、前記角部は、前記ソースリードから最も遠い位置にある角部であることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記ゲートリードは、前記第1導電性ワイヤが接続されるゲートリードポスト部を有し、前記ソースリードは、前記第2導電性ワイヤが接続されるソースリードポスト部を有し、前記ソースリードポスト部の前記ソースリードが延びる方向と直交する方向の幅は、前記ゲートリードポスト部の前記ゲートリードが延びる方向と直交する方向の幅よりも広いことを特徴とする半導体装置。MOSFETを含み、前記MOSFETのゲート電極およびソース電極が形成された表面と、前記表面とは反対側に位置し、前記MOSFETのドレイン電極が形成された裏面と、を有する半導体チップと、前記半導体チップが搭載された上面と、前記上面とは反対側に位置する下面と、を有するヘッダと、前記ヘッダと電気的に接続されたドレインリードと、前記半導体チップの前記ゲート電極と電気的に接続されたゲートリードと、前記半導体チップの前記ソース電極と電気的に接続されたソースリードと、前記半導体チップの前記ゲート電極と前記ゲートリードとを電気的に接続する導電性ワイヤと、前記半導体チップの前記ソース電極と前記ソースリードとを電気的に接続する金属板と、前記半導体チップ、前記ヘッダの一部、前記ドレインリードの一部、前記ゲートリードの一部、前記ソースリードの一部、導電性ワイヤ、および金属板を封止する封止体と、を有し、前記半導体チップの裏面と前記ヘッダの上面とが対向するように前記半導体チップが前記ヘッダの上面に搭載されていることにより、前記半導体チップの前記ドレイン電極と前記ヘッダとは電気的に接続されており、平面視において、前記ソース電極の一部が前記ゲート電極と前記ソースリードとの間に位置するように前記ソース電極は前記半導体チップの表面に配置されており、前記ゲート電極と前記導電ワイヤとが接続している部分は、前記ソース電極と前記金属板とが接続している部分よりも前記ソースリードから遠い位置にあることを特徴とする半導体装置。MOSFETを含み、前記MOSFETのゲート電極およびソース電極が形成された表面と、前記表面とは反対側に位置し、前記MOSFETのドレイン電極が形成された裏面と、を有する半導体チップと、前記半導体チップが搭載された上面と、前記上面とは反対側に位置する下面と、を有するヘッダと、前記ヘッダと電気的に接続されたドレインリードと、前記半導体チップの前記ゲート電極と電気的に接続されたゲートリードと、前記半導体チップの前記ソース電極と電気的に接続されたソースリードと、前記半導体チップの前記ゲート電極と前記ゲートリードとを電気的に接続する第1導電性ワイヤと、前記半導体チップの前記ソース電極と前記ソースリードとを電気的に接続する第2導電性ワイヤと、前記半導体チップ、前記ヘッダの一部、前記ドレインリードの一部、前記ゲートリードの一部、前記ソースリードの一部、第1導電性ワイヤ、および第2導電性ワイヤを封止する封止体と、を有し、前記半導体チップの裏面と前記ヘッダの上面とが対向するように前記半導体チップが前記ヘッダの上面に搭載されていることにより、前記半導体チップの前記ドレイン電極と前記ヘッダとは電気的に接続されていることを特徴とする半導体装置。TO220型の半導体装置パッケージ90は、図23及び図24に示すような外観形状をしている。図23はパッケージの平面図であり、図24はパッケージの側面図である。ヘッダと呼称される金属製の支持基板91の上面側は絶縁性樹脂からなる封止体92によって被われ、この封止体92の一端から三本のリード93~95が平行に突出している。リード93~95はゲートGリード,ドレインDリード,ソースSリードとなっている。また、中央のリード94は封止体92の内部でオフセットされ、ヘッダ91と一体に形成されている。図示はしないが、ヘッダ91の上面にはMOSFETが形成された半導体チップが固定されている。半導体チップの裏面はドレイン電極となり、ヘッダ91と電気的に接続されている。また、半導体チップの上面にはゲート電極パッド及びソース電極パッドが設けられている。これらゲート電極パッド及びソース電極パッドと、ゲートリード93,ソースリード95のワイヤ接続部リードポストは導電性のワイヤで各々接続されている。図25及び図26は本発明に先立って検討したTO220型の半導体装置である。図25は樹脂封止体を取り除いた場合の模式的平面図、図26は図25に対応する断面図である。図25及び図26において、各部の符号は図23及び図24と共通な構成は、その参照番号をそのまま使用する。ヘッダ91はパッケージ90を実装基板に固定するため使用する取付孔96を有する。半導体チップ97は矩形リング状に形成されたV溝枠98の内側の領域に接着材を介して固定されている。半導体チップ97の上面第1主面には、ゲート電極パッド99及びソース電極パッド100が設けられている。ゲート電極パッド99とゲートリード93のワイヤ接続部リードポスト93aは導電性のワイヤ101で接続され、ソース電極パッド100とソースリード95のワイヤ接続部95aは導電性のワイヤ102で接続されている。オン抵抗を低減するため、ソース電極パッド100とソースリード95を接続するワイヤ102は2本使用される。このワイヤ102はゲート電極パッド99とゲートリード93を接続するワイヤ101例えば、直径125μmのアルミニウム線に比較して、各々が太く例えば直径300~500μmのアルミニウム形成される。半導体チップ97の上面には絶縁性の保護膜が形成されているが、この保護膜を部分的に除去した開口部の底にそれぞれ電極が露出し、この露出部分がゲート電極パッド99、ソース電極パッド100となる。ソース電極パッド100は2本のワイヤを接続するため幅広に形成されている。即ち、リードの延在方向に直交する方向に長く形成されている。ソース電極パッド100は半導体チップ97の略中央に形成されている。ゲート電極パッド99は細いワイヤを接続することから、ソース電極パッド100に比較して充分小さい。また、特許文献2にも示されているように、ゲート電極パッド99は、半導体チップ97の隅コーナで、かつゲートリード93の先端のリードポスト93aに近接した位置に設けられている。即ち、ゲート電極パッド99はソース電極パッド100よりもリード93,95のリードポスト93a,95a側に近接している。換言するならば、ゲートリードポスト93aとソース電極パッド100との間にゲート電極パッド99が位置している。しかし、このようにゲート電極パッド99がリードポストに近い半導体チップ97のコーナ側に配置される構成の場合、半導体チップのチップサイズが大きくなると、ゲート電極パッド99とリードポスト93aが更に近接することになる。このため、パッケージの製造工程におけるワイヤボンディング時、リード段差部にボンディングツールが接触し、ボンディングが困難になる。即ち、ワイヤボンディングはウエッジボンディングツールを用いた超音波ボンディングであるため、第1ボンディングとしてゲート電極パッド99にワイヤの一端を接続する際、ワイヤを保持するボンディングツールキャピラリがゲートリードポスト93aに接触し、超音波振動をワイヤ接合部に効果的に加えられなくなり、信頼性の高いワイヤボンディングが困難になる。また、ソースリード95は、パッケージの外側に配置され、一方、ソース電極パッド100は、パッケージの中央側に配置されているため、ソース用ワイヤ102は、リードの延びる方向に対して交差する方向に延びる。従って、ソース用ワイヤ102をリードの延びる方向に延ばして形成した場合に比べて、ソース用ワイヤ102間のピッチを広く設定する必要があり、多数本のソース用ワイヤ102の形成が困難になる。更に、ソース電極パッド100に接続するワイヤ102は、前述のように300~500μm直径の太いワイヤが使用されることから、ソース電極パッド及びリードポスト95aに接続するワイヤの本数も制限され、パッケージの低ON抵抗化にも限度がある。本発明の一つの目的は、低オン抵抗の半導体装置を提供することにある。本発明の一つの目的は、支持基板上により大きいサイズの半導体チップを固定できる半導体装置を提供することにある。本発明の一つの目的は、電気的信頼性の高い半導体装置の製造方法を提供することにある。本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。1本発明の半導体装置は、絶縁性樹脂からなる封止体によって少なくとも一部が被われ下面が前記封止体から露出しかつ第1電極になる金属製の支持基板と、前記支持基板に連なり前記封止体の一側面から突出する第1電極リードと、前記封止体の前記一側面から突出し、前記第1電極リードと並んで延在する第2電極リード及び制御電極リードと、前記封止体に被われるとともに下面に第1電極を有し上面に第2電極パッドと制御電極パッドを有し下面が導電性の接合材を介して前記支持基板に固定される半導体チップと、前記封止体内に位置し前記第2電極パッドと前記第2電極リードを電気的に接続する接続手段と、前記封止体内に位置し前記制御電極パッドと前記制御電極リードを電気的に接続する接続手段とを有し、前記制御電極リード及び前記第2電極リードに対して、前記第2電極パッドは近い位置にあり、前記制御電極パッドは遠い位置にあることを特徴とする。前記半導体チップには電界効果トランジスタが組み込まれ、前記第1電極リードはドレインリード、前記制御電極リードはゲートリード、前記第2電極リードはソースリードである。四角形からなる半導体チップの1辺がゲートリード及びソースリードのリードポストに対面し、対面した辺の反対側の辺に連なる半導体チップの1コーナ部分にゲート電極パッドが位置している。ゲート電極パッドとゲートリードは1本のワイヤで接続され、ソース電極パッドとソースリードは複数本のワイヤで接続され、該複数本のワイヤはゲート電極パッドとゲートリードを接続するワイヤよりも太くかつ短い。2前記手段1の構成において、ソース電極パッド及びソースリードは幅が広くなり、ソース電極パッドとソースリードは、可撓性のリボンストラップや所定形状に成形された金属板からなる幅広の導体板で接続されている。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。1低オン抵抗の半導体装置を提供することができる。2支持基板上により大きいサイズの半導体チップを固定できる半導体装置を提供することができ、高出力の半導体装置を提供することができる。以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。実施形態1図1乃至図8は本発明の一実施形態実施形態1である半導体装置に係わる図である。図1は樹脂封止体を取り除いた半導体装置の模式的平面図、図2は半導体装置の断面図、図3は半導体装置に組み込まれる半導体チップの模式的平面図、図4は図3のA-A線に沿う断面図、図5はゲート電極パッドをチップのコーナに配置した状態を示すチップの一部を示す平面図、図6はゲート電極パッドをチップの辺の途中に配置した状態を示すチップの一部を示す平面図である。本実施形態1では、本発明を縦型パワートランジスタ半導体装置1に適用した例について説明する。即ち、第1電極としてドレインD電極、第2電極としてソースS電極、制御電極としてゲートG電極となる電界効果トランジスタを組み込んだ半導体チップが、半導体装置1に組み込まれている。パワートランジスタ1は、図1および図2に示すように、絶縁性樹脂からなる封止体2と、前記封止体2によって少なくとも一部が被われ下面が前記封止体2から露出しかつ第1電極になる金属製の支持基板ヘッダ3と、前記支持基板3に連なり前記封止体2の一端面から突出しかつ途中で一段階段状に屈曲する第1電極リードドレインリード4と、前記封止体2の前記一端面から並んで突出する第2電極リードソースリード5および制御電極リードゲートリード6を有している。ソースリード5及びゲートリード6はドレインリード4と同じ高さになっている。支持基板3は厚く、リードは薄くなり、これらは部分的に厚さが異なる異型材から製造される。また、前記封止体パッケージ2内には半導体チップ7が配置されている。この半導体チップ7には、図4に示すように縦型パワーMOSFETが形成され下面に第1電極ドレイン電極10を有し、図3及び図1に示すように、主面上面には第2電極ソース電極パッド11と制御電極ゲート電極パッド12を有した構造になっている。ドレイン電極はTiNiAuによって形成されている。また、ソース電極パッド11及びゲート電極パッド12はAlで形成されている。半導体チップ7は、図2に示すように、図示しない下面のドレイン電極が導電性の接合材図示せずを介して前記支持基板ヘッダ3に固定されている。また、前記封止体2内に延在するソースリード5及びゲートリード6の先端は幅広になるリードポスト5a,6aとなっている。これらリードポスト5a,6aは、ワイヤ14,15を介して半導体チップ7のソース電極パッド11及びゲート電極パッド12にそれぞれ接続されている。ゲートリード6のリードポスト6aとゲート電極パッド12を接続するワイヤ15は直径が、例えば、125μmと細いAl線である。ソースリード5のリードポスト5aとソース電極パッド11は複数本のワイヤ14で接続されている。図では2本になっているが、オン抵抗を低減するためにさらに多くてもよい。このワイヤ14は直径が300~500μm程度、例えば500μmとなり、ワイヤ15に比較して太い。このワイヤ15もAl線である。また、オン抵抗の低減を図るため、ワイヤ14の接続長さは5mm以内となっている。また、いずれのワイヤも超音波によくこすり付けによって接続される。従って、半導体チップ7の主面の電極パッドにワイヤボンディングを行うときは、ワイヤを保持するボンディングツールが一段高い位置にあるリードポストに接触しないようにして行う必要がある。本実施形態1では、図1に示すように、ゲート電極パッド12はリードポストから遠い位置にあり、ソース電極パッド11は大きく、ワイヤ14はこのソース電極パッド11の中心線に沿う位置にそれぞれボンディングされることから、ボンディングツールがリードポストに接触することがなく、確実なワイヤボンディングが可能になる。ここで、簡単に半導体チップ7について説明する。半導体チップ7は図3に示すように、平面的に見て四角形である。ソース電極パッド11は幅広長方形となるとともに、チップの一方の辺側に偏った位置に設けられている。ソース電極パッド11に近接する辺図3では下縁になる辺が、支持基板3に固定されるときリードポストに対面する辺である。そして、この対面する辺の反対側の辺図3では上縁になる辺に連なるチップの1コーナ部分図3では左側のコーナにゲート電極パッド12が位置している。図1に示すように、ソース電極パッド11の中心線からゲート電極パッド12は距離eずれている。半導体チップ7は、特に限定はされないが、1辺が8~9mmの大きさである。そして、ゲート電極パッド12はワイヤ15の太さが125μm直径であることから、その大きさは一辺が0.3~0.5mm程度となる正方形である。これに対して、ソース電極パッド11は、例えば、ソース電極パッド11の中心線に沿って複数本のワイヤ14を接続することから、例えば、縦4mm、横幅7mm程度である。図4は図3のA-A線に沿う一部の拡大断面図である。半導体チップ7は、主面にn-型のエピタキシャル層21を有するn型のシリコン半導体基板20を基に形成されている。パワートランジスタ1は縦型MOSFETであり、平面的に見て多数のセルトランジスタが整列配置されている。この例では、各トランジスタセルはトレンチ構成になっている。エピタキシャル層21の所定領域には、p-型のチャネルch層22が形成されるとともに、その外周にはガードリングとなるp-型のウエル層23が形成されている。また、チャネルch層22を貫通するようにセル形成領域には多数のトレンチ溝25が形成される。このトレンチ25はウエル層23にも設けられる。ウエル層23に設けられるトレンチと、その内側の最外周に位置するセルを構成するトレンチとの間の領域は、セルとして使用されない無効領域fとなる。この無効領域fは、図3では二点鎖線で示される2本線に挟まれた領域である。無効領域fで囲まれた領域はセルが形成される有効領域hになる。この有効領域hが広い程セルの数を多くでき、パワートランジスタ1の出力増大を図ることができる。本実施形態1では、ゲート電極パッド12は半導体チップ7の1隅コーナに設けられ、無効領域fで囲まれる領域有効領域hの外側に位置している。図6に示すように、リードポストに対面したチップの辺に連なりかつこの対面した辺に直交するチップの辺の途中部分にゲート電極パッド12を位置させることも可能である。ゲートリード6のリードポスト6aに対応するため、ゲート電極パッド12はチップの左側の辺の途中に配置してある。ゲート電極パッド12をチップの一辺の途中部分に設けると、図6に示すように、無効領域fはゲート電極パッド12の三辺に沿って現れるが、ゲート電極パッド12を半導体チップ7のコーナに配置すると、図5に示すように、無効領域fはゲート電極パッド12の二辺に現れるだけである。従って、ゲート電極パッド12をコーナに設ければ、無効領域fの面積を減らすことができ、その減らした分だけ有効領域hの面積が増大することから、セル数の増大を図ることができる。本実施形態1の場合、例えば、セルの大きさは一辺が3~5μmとなる正方形状である。ゲート電極パッド12の一辺は300~500μmであることから、ゲート電極パッド12をコーナに設けることによってより多くのセルを形成することができる。トレンチ25内にはゲート電極となるポリシリコンゲート層26が設けられ、この層の下にはゲート絶縁膜27が設けられている。そして、トレンチに囲まれたチャネル層22の中央表層部分にはp領域28が形成されている。セル部分のチャネル層22においては、p領域28の外側からトレンチに到る領域に亘ってn型からなるソース領域29が設けられている。トレンチ部分、即ち、ゲート絶縁膜27及びポリシリコンゲート層26は絶縁膜32で被われ、この絶縁膜32上にはソース電極33が形成されている。このソース電極33は絶縁膜32が設けられない開口部分でp領域28及びソース領域29と電気的に接続されている。無効領域fの外側に位置するトレンチ25部分では、ゲート絶縁膜27に連なって厚い絶縁膜LOCOS34が設けられている。この厚い絶縁膜34はウエル層23の外周を超えて延在している。無効領域fの外側に位置するトレンチ25に埋め込まれたポリシリコンゲート層26は厚い絶縁膜34上の途中部分にまで延在して周辺ゲート配線35を形成している。また、この周辺ゲート配線35及び厚い絶縁膜34も絶縁膜32で被われている。この絶縁膜32部分上にはゲート電極配線36が設けられている。このゲート電極配線36は絶縁膜32に部分的に設けられた開口を通してポリシリコンゲート層26に電気的に接続されている。図4に示すように、絶縁膜32は半導体チップ7の周縁まで到達しない状態となっている。また、絶縁膜32から外れたエピタキシャル層21の表面はわずかにエッチングされて一段低くなっている。そしてこの低くなった部分において、絶縁膜32の周縁はドレイン電極と同電位となるガードリング37で被われている。ガードリング37の下のエピタキシャル層21の表層には、p型からなるガードリングコンタクト層HCNT38が設けられている。このガードリングコンタクト層HCNT38は半導体チップ7の縁にまで延在している。また、ガードリング37の内側のエピタキシャル層21の表層部分には、n型からなるチャネルストッパ層S39が設けられている。ガードリングコンタクト層HCNT38はガードリングの電位をとるためで、チャネルストッパ層S39は、空乏層の進行をガードする効果がある。半導体チップ7の主面は、図4に示すように、絶縁膜40で被われて保護されている。また、この絶縁膜40は選択的に開口されている。この開口部分が、図3及び図1に示すソース電極パッド11及びゲート電極パッド12になる。一方、半導体チップ7から外れる封止体2の中央部分には、パワートランジスタ1を実装基板等に取り付ける際利用する取付用孔8が設けられている。この取付用孔8が設けられる支持基板3には、この取付用孔8と同心円からなるとともに、取付用孔8よりも大きな孔9が設けられている。また、支持基板3の主面には四角枠状にV溝が形成されている。このV溝枠41のV溝内にも封止体2を形成する樹脂が充填される。このV溝枠41の存在によって、支持基板3と封止体2との界面における水分の浸入もし難くなる。また、支持基板3の両側はそれぞれ2箇所に亘って押し潰し部分42が設けられている。この押し潰し部分42の上下には封止体2を形成する樹脂が位置し、支持基板3から封止体2が剥離し難くなっている。これによりパワートランジスタ1の耐湿性が向上する。つぎに、本実施形態1の半導体装置パワートランジスタ1の製造方法について、図7及び図8を参照しながら説明する。図7はパワートランジスタの製造において、チップを固定したリードフレームを示す平面図であり、図8はワイヤを接続したリードフレームを示す平面図である。パワートランジスタ1の製造においては、図7に示すようにリードフレーム45が用意される。このリードフレーム45は複数個のパワートランジスタ1を製造するように、1個のパワートランジスタ1を製造する単位リードフレーム46が、並列に複数繋がる短冊形状になっている。単位リードフレーム46は、図1で説明した3本のリード6,4,5を所定長さ長く延在させるパターンになるとともに、これら3本のリード6,4,5を支持するようにリードに直交する方向に延在する細いダム47と、3本のリード6,4,5の先端部分を接続する枠片48とを有する。ダム47は封止体2に近接した位置に設けられている。単位リードフレーム46は、これらダム47及び枠片48によって繋がっている。また、支持基板ヘッダ3の先端側部も隣接するヘッダに連結部50で繋がる構造になっている。単位リードフレーム46を3個並列にした状態が図7である。また、支持基板3は各リードよりも一段低くなる図2参照。枠片48にはガイド孔49が設けられている。ガイド孔49はリードフレーム45を移送したり、リードフレーム45の位置決め時に使用される。リードフレーム45は、一側が所定の幅で厚くなる帯状の銅合金等からなる金属板異形材を精密プレスで打ち抜いてパターニングするとともに、薄い一部で屈曲させて薄い部分を厚い部分よりも一段高くした構造段差は1.8mmになっている。厚い部分が前記支持基板3であり1.26mmの厚さになり、薄い部分がゲートリード6,ドレインリード4,ソースリード5であり0.6mmの厚さになっている。ソースリード5及びゲートリード6の先端は幅広のリードポスト5a,6aになっている。このようなリードフレーム45の各支持基板3上の所定位置に半導体チップ7を接着材を介して固定する。この際、リードポスト5a,6aに近い位置にソース電極パッド11が位置し、リードポスト5a,6aから遠い位置にゲート電極パッド12が位置する状態で半導体チップ7の固定を行う図7参照。つぎに、図8に示すように、ソース電極パッド11とソースリード5のリードポスト5aを、500μm直径のAlワイヤで電気的に接続する。ソース電極パッド11とソースリード5は2本のワイヤ14で接続する。ワイヤ14は超音波ワイヤボンディングによって接続される。つぎに、ゲート電極パッド12とゲートリード6のリードポスト6aを、125μmのAlワイヤ15で接続する。ワイヤ15は超音波ワイヤボンディングによって接続される。ゲート電極パッド12にワイヤ15の先端を超音波ボンディングしても、ゲート電極パッド12がリードポスト6aから遠い位置にあることから、ボンディングツールがリードポスト6aに接触することがなく、確実なワイヤボンディングができる。このため、半導体チップ7をリードポスト5a,6aに近づけるようにして支持基板3に固定することができる。これは、支持基板3の長さを短くしたり、あるいは固定する半導体チップ7のサイズの大型化が図れることになり、パワートランジスタ1の小型化やチップ大型化による出力増大が可能になる。つぎに、図8の点線で示すように、トランスファモールディング等によって絶縁性樹脂によって封止体2を形成する。つぎに、各リード間のダム47及び連結部50を切断除去し、ついで各リードを切断して図1及び図2に示すパワートランジスタ1を複数製造する。つぎに、必要に応じて封止体2から突出するリード表面に半田メッキ処理を行い、リードや支持基板3の所定箇所に図示しない実装用の半田メッキ膜を形成する。本実施形態1のパワートランジスタ1は、例えば、自動車の制御系のスイッチとしても使用できる。例えば、出力は10~15W電源電圧が10~20Vのものである。本実施形態1によれば、以下の効果を奏する。1ゲート電極パッド12がゲートリード6のリードポスト6aから遠い位置にあることから、ワイヤボンディング時、ワイヤを保持するボンディングツールがゲートリード6のリードポスト6aに接触しなくなる。この結果、支持基板ヘッダ3に固定する半導体チップ7をゲートリード6のリードポスト6a側に近接させて配置することができるため、その分支持基板3を小さくでき、パワートランジスタ半導体装置1の小型化が可能になる。2上記1により、支持基板3に固定する半導体チップ7をゲートリード6のリードポスト6a側に近接させて配置することができるため、支持基板3により大きいサイズの半導体チップ7を固定することができる。この結果、パワートランジスタ1の出力増大を図ることができる。3ソース電極パッド11をソースリード5に近づけることができるため、ソース電極パッド11とソースリード5を接続するワイヤ14の長さを短くでき、オン抵抗の低減を図ることができる。実施形態2図9は本発明の他の実施形態実施形態2である半導体装置の樹脂封止体を取り除いた模式的平面図、図10は半導体装置の断面図である。本実施形態2は実施形態1のパワートランジスタ1において、ソース電極パッド11とソースリード5を導体板52で接続した例である。この実施形態では、導体板52として、厚さ150~250μm程度の可撓性のAl箔からなるリボンストラップ53を使用する。本実施形態では、導体板52による接続がしやすいようにするため、図9に示すように、ソースリード5が中央に位置させている。ソースリード5の左側にゲートリード6が位置し、右側にドレインリード4が位置している。ソースリード5のリードポスト5aは、導体板52を接続できるように他のリードの幅よりも広くなり、例えば、ソース電極パッド11と略同じ幅となっている。このため、幅広いリボンストラップを接続することができる。リボンストラップ53は可撓性のAl箔からなり、超音波ボンディングによってソース電極パッド11やソースリード5のリードポスト5aに接続される。即ち、パワートランジスタ1の製造においては、最初に、図7に示すようなリードフレーム45が用意される。このリードフレーム45は、パターニングされかつ一部で1段屈曲させた一枚の金属板からなり、第1電極ドレイン電極を構成するとともに半導体チップが固定される支持基板と、支持基板を先端に支持する第1電極リードドレインリード4と、第1電極リードと並んで延在する第2電極リードソースリード5及び制御電極リードゲートリード6を有する。また、下面に第1電極ドレイン電極を有し上面に第2電極パッドソース電極パッド11と制御電極パッドゲート電極パッド12を有する四角形の半導体チップ7が用意される。つぎに、半導体チップ7をその第1電極部分ドレイン電極で導電性の接合材を介して支持基板3上に固定する。つぎに、半導体チップ7のソース電極パッド11とソース電極パッド11を接続手段で電気的に接続するとともに、半導体チップ7のゲート電極パッド12とゲートリード6を接続手段で電気的に接続する。ゲート電極パッド12とゲートリード6は直径125μmのAlワイヤ15で接続するが、ソース電極パッド11とソース電極パッド11は前述のリボンストラップ53で接続する。この場合、図9に示すように、ワイヤ15はリボンストラップ53の角部を横切るため、リボンストラップ53の接続が終了した後、ゲート電極パッド12とゲートリード6のリードポスト6aをワイヤ15で接続する必要がある。つぎに、半導体チップ7,接続手段であるワイヤ15及びリボンストラップ53,ソースリード5及びゲートリード6の一部を絶縁性樹脂で封止して封止体2で被う。つぎに、実施形態1と同様にリードフレーム45の不要部分を切断除去するとともにリードを所定長さで切断する。本実施形態によれば、幅広いのリボンストラップ53を用いることから、さらにオン抵抗の低減が可能になる。本実施形態2のパワートランジスタ1も実施形態1のパワートランジスタ1と同様の効果を有する。実施形態3図11は本発明の他の実施形態実施形態3である半導体装置の樹脂封止体を取り除いた模式的平面図、図12は半導体装置の断面図である。本実施形態では、実施形態2と同様にソース電極パッド11とソースリード5を導体板52で接続するが、本例では、導体板52として、所定形状に成形した金属板54を使用する。金属板54は、例えば銅板からなっている。図11に示すように、成形された金属板54は、ソース電極パッド11及びソースリード5のリードポスト5aに接着材55によって電気的に接続される。接着材55は導電性樹脂や半田等を使用する。ただし、この場合、ソース電極パッド11の表面にアンダーバリアメタル加工が必要である。これは、Al表面酸化膜によって導通阻害を防止するためである。アンダーバリアメタル層は、例えば、Alパッド表面にNi層を形成し、最上部はNiの酸化を防止するAuまたはAgからなっている。本実施形態3においてもオン抵抗の低減が図れる。また、接着材55を用いて金属板54を接続することから,作業が容易になる。本実施形態3のパワートランジスタ1も実施形態2のパワートランジスタ1と同様の効果を有する。実施形態4図13は本発明の他の実施形態実施形態4である半導体装置の樹脂封止体を取り除いた模式的平面図である。本実施形態4は、実施形態1のパワートランジスタ1におけるソース電極パッド11を、ソース電極パッド11a,bの2本で構成し、それぞれのソース電極パッド11a,bとソースリード5のリードポスト5aをそれぞれワイヤ14で接続したものである。そして、この例においても、リードポスト5a,6aに近いソース電極パッド11aの中心線から距離g程ゲート電極パッド12はリードポスト5a,6aから遠ざかる構造になっている。図13においては、封止体2は省略してある。本実施形態4のパワートランジスタ1も実施形態1と同様にゲート電極パッド12がゲートリード6のリードポスト6aから遠い位置にあることから、ワイヤボンディングに支障を来さない。また、ソース電極パッド11aの中心線部分は、半導体チップ7のソースリード5のリードポスト5a寄りの辺から、例えば、2mm程度となり、かつこの部分に第1ボンディングとしてワイヤ14が接続されるため、ボンディングツールがリードポスト5aに接触することもなく良好なワイヤボンディングが可能になる。このようにワイヤボンディングを支障を来さない位置となるならば、ソース電極パッド11を3本,4本と多くしても問題はない。本実施形態4の構成では、ソース電極パッド11を複数本としたことから、ワイヤを接続する場所が多くなり、さらに多い本数のワイヤボンディングが可能になり、オン抵抗の低減が可能になる。本実施形態4のパワートランジスタ1も実施形態1のパワートランジスタ1と同様の効果を有する。実施形態5図14は本発明の他の実施形態実施形態5である半導体装置の樹脂封止体を取り除いた模式的平面図、図15は半導体装置の断面図、図16は半導体装置の製造で使用するリードフレームの平面図である。本実施形態5は、実施形態4と同様にソース電極パッド11を複数設け、かつ各ソース電極パッド11とソースリード5をワイヤ等の接続手段で電気的に接続する技術思想のものである。本実施形態5では、図14に示すように、ソース電極パッド11をゲート電極パッド12と同じ大きさの四角形とし、各リードの延在方向に交差する方向に支持基板3の幅方向沿って千鳥足跡状に複数設けた構造になっている。そして、ワイヤボンディングを効果的に行うため、ソースリード5を中央に配列させている。図16は本実施形態5のパワートランジスタ1を製造する際用いるリードフレーム45aである。このリードフレーム45aは、実施形態1のリードフレーム45において、リードの配列が異なる。また、ソースリード5のリードポスト5aの幅長さが他のリード、即ち、ゲートリード6よりも広い点等においても異なる。即ち、本実施形態1のパワートランジスタ1は、図14に示すように、ソースリード5を中央に位置させ、ソースリード5の一側左側にゲートリード6を位置させ、ソースリード5の他側右側にドレインリード4を位置させている。そして、ソースリード5の幅、即ち、ソースリード5のリードポスト5aの幅を、他のリードの幅ゲートリード6のリードポスト6aの幅よりも広く形成している。即ち、千鳥足跡状に配列した各ソース電極パッド11に接続するワイヤ14の全てに接続するに充分な幅長さになっている。そして、図15にも示すように、各ソース電極パッド11とソースリード5のリードポスト5aはワイヤ14によって接続されている。本実施形態5においても、千鳥足跡状配列のソース電極パッド11よりも遠い位置にゲート電極パッド12が配置され、ゲート電極パッド12へのワイヤボンディング時、ボンディングツールがリードポスト5aに接触しないようになっている。千鳥足跡状配列のソース電極パッド11においてもソースリード5のリードポスト5aから充分離れていることから、ソース電極パッド11へのワイヤボンディング時、ボンディングツールがソースリード5のリードポスト5aに接触することもなく、確実なワイヤボンディングが可能になる。本実施形態5のパワートランジスタ1においても、6本と多数のワイヤ14でソース電極パッド11とソースリード5を接続するため、オン抵抗の低減を図ることができる。本実施形態5のパワートランジスタ1も実施形態4のパワートランジスタ1と同様の効果を有する。実施形態6図17は本発明の他の実施形態実施形態6である半導体装置の樹脂封止体を取り除いた模式的平面図、図18は半導体装置の断面図である。本実施形態6は実施形態5において、ソース電極パッド11を千鳥足跡状配列とせず、実施形態4のように、平行に延在する2本の長いソース電極パッド11a,11bとしたものである。そして、複数のワイヤ14のうちの各ワイヤは、図18に示すように、ソース電極パッド11a,11bとソースリード5のリードポスト5aに接続されるものである。本実施形態6におけるワイヤボンディングにおいては、ボンディングツールで保持したワイヤの先端を、第1ボンディング点として半導体チップ7のリードポスト5aから遠い位置にあるソース電極パッド11aに接続し、その後ボンディングツールでワイヤを引き回し、その途中部分を半導体チップ7のソース電極パッド11bに接続し、さらにソースリード5のリードポスト5aに接続し、その後リードポスト5aの接続部分近傍でワイヤを切断して1張りのワイヤボンディングを終了する。即ち、本実施形態6ではステッチボンディングによってワイヤ14の接続を行うものである。このステッチボンディングによってソース電極パッド11a,11bとソースリード5のリードポスト5aを複数のワイヤ14で接続する。図19には7本のワイヤ14が使用された例が示されている。本実施形態6の場合においても、ソース電極パッド11a,11bとソースリード5を接続する複数のワイヤ14のうち、ゲート電極パッド12とゲートリード6を接続するワイヤ15に近い側のワイヤ14のワイヤボンディング時、ワイヤ15と接触してショート不良を発生させることも考えられるので、ソース電極パッド11a,11bとソースリード5のワイヤボンディングを終了した後にゲート電極パッド12とゲートリード6とのワイヤボンディングを行う必要がある。本実施形態6においても、ソース電極パッド11a,11bよりも遠い位置にゲート電極パッド12が配置され、ゲート電極パッド12へのワイヤボンディング時、ボンディングツールがリードポスト5aに接触しないようになっている。また、ソース電極パッド11a,11bとソースリード5とのワイヤボンディングにおいては、ソースリード5が中央に位置し、ソースリード5のリードポスト5aとソース電極パッド11a,11bは同じ幅で対面していることから、ワイヤボンディングは他のリードポスト等に接触することもなく、良好なワイヤボンディングが可能になる。この結果、大きな半導体チップ7を支持基板3に固定することも可能になる。本実施形態6のパワートランジスタ1においても、7本と多数のワイヤ14でソース電極パッド11とソースリード5を接続するため、オン抵抗の低減を図ることができる。本実施形態6のパワートランジスタ1も実施形態5のパワートランジスタ1と同様の効果を有する。実施形態7図19は本発明の他の実施形態実施形態7である半導体装置の樹脂封止体を取り除いた模式的平面図、図20は半導体装置の断面図である。本実施形態7は、実施形態6において、中央のソースリード5を太くしたものである。ソースリード5のリードポスト5aは多数のワイヤ14を接続するため当然にして幅広であるが、リードポスト5aから外れた封止体2から外部に突出する部分をも含み全体を他のリードドレインリード4,ゲートリード6よりも幅広としてある。これにより、封止体2内の半導体チップ7で発生する熱を多数のワイヤ14を介在させて太いソースリード5から外部に放散することができ、パワートランジスタ1の安定動作が可能になる。本実施形態7のパワートランジスタ1も実施形態6のパワートランジスタ1と同様の効果を有する。実施形態8図21は本発明の他の実施形態実施形態8である半導体装置の樹脂封止体を取り除いた模式的平面図である。本実施形態8は、実施形態1等と同様に制御電極リードゲートリード及び第2電極リードソースリードのリードポストに対して、第2電極パッドソース電極パッドは近い位置にあり、制御電極パッドゲート電極パッドは遠い位置にあるという技術思想のものである。そして、さらに第2電極パッドを複数設けた場合、複数の第2電極パッドにおいて、リードポスト寄りの第2電極パッドは、リードポストに対して、制御電極パッドよりも近い位置にあるという技術思想のものである。本実施形態8のパワートランジスタ1は、実施形態4のパワートランジスタ1において、ゲート電極パッド12を四角形からなる半導体チップ7の左側の辺の途中部分に配置したものである。辺の途中にゲート電極パッド12を設けるため、並列配置されるソース電極パッド11a,11bはその分短くなっている。換言するならば、四角形からなる半導体チップ7の1辺はゲートリード6及びソースリード5の先端のリードポスト5a,6aに対面している。そこで、この対面した辺に連なりかつ前記対面した辺に直交する左辺の途中部分にゲート電極パッド12を位置させる。図21に示すように、リードポスト5a,6aに近いソース電極パッド11aの中心線からゲート電極パッド12は距離m程遠い位置に配置されている。しかし、この例では、リードポスト5a,6aから遠い位置にあるソース電極パッド11bに比較して、ゲート電極パッド12はリードポスト5a,6aに近くなっている。これにより、本実施形態8のパワートランジスタ1も実施形態1のパワートランジスタ1と同様の効果を有する。実施形態9図22は本発明の他の実施形態実施形態9である半導体装置の模式的断面図である。本実施形態9は、実施形態1のパワートランジスタ1において、封止体2の端面から突出するドレインリード4,ソースリード5,ゲートリード6の3本のリードを、途中で折れ曲がるように成形し、先端は支持基板3の下面と略同じ高さに位置させて延在させた構造になっている。この先端の延在部分60は、パワートランジスタ1を実装基板等に支持基板3を固定する際、3本のリードの先端の延在部分60は実装基板に設けた配線との接続部分になる。実施形態9のパワートランジスタ1は面実装構造になっている。なお、ドレインリード4は支持基板3と同じ電位になることから、封止体2から突出する付け根部分で切断して実装基板には接続しない構造としてもよい。本実施形態8のパワートランジスタ1も実施形態1のパワートランジスタ1と同様の効果を有する。以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施形態では、第1電極,第2電極,制御電極をそれぞれ電極とするパワーMOSFETを半導体チップに組み込んだ例を示したが、組み込む素子としてはパワーバイポーラトランジスタ,IGBT等のトランジスタ、あるいはトランジスタを含むICでもよい。本発明は少なくともTO-220構造の半導体装置には適用できる。"