タイリング可能な検出器アレイを形成する方法において、検出器モジュールを形成するステップであって、第1の面と第2の面とを有し、センサアレイの第2の面上に配置された第1の複数の接触パッドを備える前記センサアレイを設けるステップと、第1の面と第2の面とを有し、再配線層の第1の面上に配置された第2の複数の接触パッドを備える前記再配線層と、集積回路の第1の面が前記再配線層の第2の面に作用的に結合されていて、複数の貫通ビアが貫設されている前記集積回路と、を備える相互接続層上にセンサアレイを配置するステップであって、前記センサアレイの前記第2の面上の第1の複数の接触パッドが、前記再配線層の前記第1の面上の第2の複数の接触パッドと位置合わせされるように、前記センサアレイを前記相互接続層上に配置するステップと、前記センサアレイの前記第2の面上の第1の複数の接触パッドを、前記再配線層の前記第1の面上の第2の複数の接触パッドに作用的に結合して、センサ積層体を形成するステップと、前記センサ積層体を第1の基板に結合して、前記検出器モジュールを形成するステップと、第2の基板上に複数の前記検出器モジュールをタイリングして、前記タイリング可能な検出器アレイを形成するステップとを含む方法。前記センサアレイの前記第2の面上の前記第1の複数の接触パッドを、前記再配線層の前記第1の面の前記第2の複数の接触パッドに作用的に結合する前記ステップが、高温フリップチップ接着工程を用いて、前記センサ積層体を形成するステップを含む、請求項1に記載の方法。前記複数の検出器モジュールをタイリングするステップが、フリップチップ接着工程を用いて、前記複数の検出器モジュールを前記第2の基板に接着するステップを含む、請求項1に記載の方法。複数のはんだボール、複数のピン、又はその組み合わせを前記第2の基板の第2の面上に配置して、プラグ接続可能な検出器モジュールを形成するステップを更に含む、請求項1に記載の方法。複数のプラグ接続可能な検出器モジュールを第3の基板上に配置して、現場交換可能なユニットを形成するステップを更に含む、請求項4に記載の方法。処理回路を前記第2の基板の第2の面に結合するステップを更に含み、前記処理回路が制御電子素子、フロントエンド電子素子、又は制御電子素子とフロントエンド電子素子の両方を備える、請求項1に記載の方法。タイリング可能な検出器アレイ170において、第1の面と第2の面とを有する第1の基板162と、前記第1の基板162の第1の面上に配置された複数の検出器モジュール160であって、複数の検出器モジュール160の各々が、第1の面と第2の面とを有していて、第1の複数の接触パッド20がセンサアレイ14の第2の面上に配置されている前記センサアレイ14と、相互接続層22であって、第1の面と第2の面とを有し、再配線層24の前記第1の面上に配置された第2の複数の接触パッド28を備える前記再配線層24と、集積回路26の第1の面が前記再配線層24の前記第2の面に作用的に結合され、複数の貫通ビア30が貫設されている前記集積回路26と、を備え、前記センサアレイ14の前記第2の面上の前記第1の複数の接触パッド20が、前記再配線層24の前記第1の面上の前記第2の複数の接触パッド28と位置合わせされるように、前記センサアレイ14が前記相互接続層22上に配置され、前記センサアレイ14の前記第2の面上の前記第1の複数の接触パッド20が、前記再配線層24の前記第2の複数の接触パッド28に作用的に結合され、且つ、前記集積回路26の第2の面上に配置された結合手段154を備える前記相互接続層22と、を備える前記複数の検出器モジュール160とを備え、前記複数の検出器モジュール160が、前記集積回路26の前記第2の面上に配置された前記結合手段154を介して前記第1の基板162の前記第1の面に結合される、タイリング可能な検出器アレイ。プラグ接続可能な検出器モジュールを形成するため、前記基板の前記第2の面上に配置された複数のピン、複数のはんだボール、又はこれらの組み合わせを更に備える、請求項7に記載のタイリング可能な検出器アレイ170。1つ又は複数のプラグ接続可能な検出器モジュールに作用的に結合され、現場交換可能なユニットを形成する第2の基板を更に備える、請求項7に記載のタイリング可能な検出器アレイ170。検出器モジュールを形成する方法であって、第1の面と第2の面とを有し、センサアレイの前記第2の面上に配置された第1の複数の接触パッドを備える前記センサアレイを設けるステップと、第1の面と第2の面とを有し、インターポーザの前記第1の面上に配置された第1組の接触パッドと、前記インターポーザの前記第2の面上に配置された第2組の接触パッドとを備える前記インターポーザを設けるステップと、第1の支持構造を前記インターポーザの前記第2の面に固定するステップと、前記センサアレイの前記第2の面上に配置された前記第1の複数の接触パッドを、前記インターポーザの前記第1の面上に配置された前記第1組の接触パッドに固定することによって、前記センサアレイを前記インターポーザの前記第1の面に結合して、前記センサアレイと前記インターポーザとの積層体を形成するステップと、第2の支持構造を前記インターポーザの第1の面に固定するステップと、前記第1の支持構造を切断するステップと、前記センサアレイとインターポーザとの積層体を相互接続層に固定して、センサ積層体を形成するステップと、前記センサ積層体を基板に結合して前記検出器モジュールを形成するステップと、を含む方法。以下に詳細に記載するように、検出器モジュールの形成方法、及び検出器モジュールの様々な実施形態が提供される。以下に記載の検出器モジュールの形成方法、及び検出器モジュールを使用することによって、二次元2Dの高密度タイリング可能な大面積検出器アレイを形成し得る。以下に示す例示的実施形態は、超音波撮像システムなどの医用撮像システムについて記載するが、それらに限定されないが、X線撮像システム、コンピュータ断層CT撮像システム、磁気共鳴MR撮像システム、ポジトロン断層PET撮像システム、SPECT撮像システム、光音響トモグラフィ撮像システムなどの別の撮像システムも本発明に関連して考えられることを理解されたい。更に、装置の診断や検査、手荷物検査、セキュリティの用途などの別の用途に検出器モジュールを使用することも考えられる。次に図面の図1を参照すると、それらに限定されないが、超音波スキャナ、X線検出器、又はCT撮像システムなどのシステムで使用されるセンサモジュールの形成方法を図示した例10が示されている。このように形成されたセンサモジュールは複数の入力信号を検出するために利用し得る。本明細書で用いるセンサモジュールという用語は、相互接続層に結合されるセンサアレイの積層体を意味する。更に、本明細書で用いるセンサアレイという用語は、1つ又は複数のセンサ又はセンサ素子の配列を意味する。図1に示すように、方法は、図1aに示すようにセンサアレイ14を設けるステップを含む。このセンサアレイ14は、複数のセンサ図示せずを含み得る。センサは、音響、温度、圧力、光、又はその他の信号を電子信号に変換し、又はこれらを電子信号から変換するために一般に使用されるデバイスである。図1に示す例示的実施形態では、センサアレイ14は、複数の入力信号を検出するように構成された複数の個々のセンサ図示せずを含む。例えば、センサアレイ14を構成するセンサには、それらに限定されないが、フォトダイオード、背面照射型フォトダイオード、音響センサ、温度センサ、又は電磁放射センサなどの複数のセンサデバイスが含まれる。また、センサには、限定されないが静電容量型微細加工超音波トランスデューサcMUTなどの微小電気機械システムMEMが含まれても良い。更に、センサアレイ14は、第1の面16と第2の面18とを有する。一実施形態では、センサアレイ14の第1の面16は、入力信号を受信するように構成される。一例として、超音波撮像システムでは、センサアレイ14の第1の面16は入力音響信号を受信するように構成される。また、第1の複数の接触パッド20が、センサアレイ14の第2の面18上に配置される。これらの接触パッド20は、センサアレイ14を他の電子素子に結合し易くするように構成される。センサアレイ14の長さは、約3mm~約12cmの範囲にあることにも留意されたい。また、センサアレイ14の厚さは、約50μm~約1mmである。更に、ステップ12で、センサアレイ14が相互接続層22に隣接して配置される。本発明の態様によれば、相互接続層22は互いに作用的に結合された再配線層24と集積回路26とを含む。再配線層24は、センサアレイ14のインターフェースを集積回路26のインターフェースと適合させるように構成される。特に、再配線層24は、集積回路26のセルアレイをセンサアレイ14のセンサ配列に接続する外部接続端子ファンアウトを設ける。更に、再配線層24は、第1の面と第2の面とを有する。また、再配線層24は、再配線層24の第1の面上に配置された第2の複数の接触パッド28を含む。具体的には、第2の複数の接触パッド28は、第2の複数の接触パッド28の配置がセンサアレイ14の第2の面上に配置された第1の複数の接触パッド20の配置と適合するように、再配線層24の第1の面上に配置される。これらの接触パッド28は、集積回路26に入力を提供するように構成される。一例として、第2の複数の接触パッド28は、センサアレイ14の出力を処理するために、集積回路26への入力として通信し易くするように構成される。薄膜技術、又は厚膜技術を用いて再配線層24を形成しても良いことに留意されたい。薄膜技術を用いて製造された再配線層24の厚さは、約0.1μm~約2.0μmの範囲である。あるいは、厚膜技術を用いて製造された再配線層24の厚さは、約2.0μm~約25μmである。また、再配線層24の長さは、センサ及び特定用途向け集積回路ASICコンポーネントの幅に適合するように、約10mm~約50mmである。ある実施形態では、集積回路26には特定用途向け集積回路ASICが含まれる。ASIC26は、ASICの機能性を促進する処理回路図示せずを含んでも良い。また、本発明の態様によれば、集積回路26は貫設された1つ又は複数の貫通ビア30を含む。更に、一実施形態では、貫通ビア30には貫通シリコンビアTSVが含まれる。理解されるように、貫通シリコンビアは、シリコンウェーハ又はダイを完全に貫通し、パッケージの底面積を縮減しつつパッケージ内のデバイス間の結合を補助するように構成された垂直の接続部である。本実施形態では、集積回路26内のTSV30によって、電力信号、接地信号、アナログ信号、及び/又はデジタル信号を、センサアレイ14からTSV30を経てダイの真下まで直接送ることが可能になる。ある実施形態では更に、集積回路26内のTSV30の数は32~512の範囲である。更に、第3の複数の接触パッド32が、集積回路26の第1の面上に配置される。これらの接触パッド32は集積回路26への入力である。ある実施形態では、接触パッド32には金属パッドが含まれる。前述のように、第2の複数の接触パッド28は、第1の複数の接触パッド20と第3の複数の接触パッド32との間の接続の配線をし易くする。一例として、第1の複数の接触パッド20は、ピッチが約0.150mmの32x32の電極アレイで配置される。同様に、第3の複数の接触パッド32は、例えばピッチが約0.125mmの32x32のASICセルアレイなどの定められたパターンで配置されても良い。従って、第2の複数の接触パッド28は、第1の複数の接触パッド20のパターンを第3の複数の接触パッド32のパターンに適合させるインターフェースを設けるように構成される。また、金属線34が、第2の複数の接触パッド28を第3の複数の接触パッド32に作用的に結合する。具体的には、これらの金属線34は、センサアレイ14と集積回路26内の処理回路との間で、電圧及び/又は電流を伝送するように構成される。ステップ12を引き続き参照すると、センサアレイ14は、センサアレイ14の第2の面18上の第1の複数の接触パッド20が再配線層24の第1の面上の第2の複数の接触パッド28と位置合わせされるように相互接続層22に隣接して配置される。その後、センサアレイ14が相互接続層22に作用的に結合され、センサ積層体40が形成される。本発明の態様によれば、センサアレイ14は、高温接着工程を用いて相互接続層22に作用的に結合される。本明細書で用いる高温接着工程という用語は、約160°C~約230°Cの温度範囲で動作中に、センサアレイ14と相互接続層22とを接合する接合工程を意味する。従って、高融点のはんだ合金が使用される。このはんだ合金を使用することで、後のはんだ組み立て工程中に、センサアレイのこのような相互接続のリフローが確実になくなる。一例として、この結合には約217°Cで融解する従来のSn-3.0Ag-0.5Cu305SAC合金が使用される。あるいは、エポキシなどの高温接着材中に分散された導電性粒子として配合された異方性の導電性接着材の使用を高温接着工程に組み込んでも良く、この場合、導通は一方向のみで達成される。更に、一実施形態では、センサアレイ14を相互接続層22に作用的に結合するために、高温はんだフリップチップ接合工程が用いられる。理解されるように、フリップチップ工程は、チップ接合パッド上の導電性バンプによって基板、回路板又はその他の担体へのフェースダウン型電子部品を電気的に直接接続し易くなる。そのため、センサアレイ14を相互接続層22に作用的に結合し易くするように構成された接着手段36が、第1の複数の接触パッド20の各々の上に、且つ/又は第2の複数の接触パッド28の各々の上に配置される。一実施形態では、接着手段36には導電性バンプが含まれ、この導電性バンプには、融点が比較的高い金属合金を用いて形成されたはんだバンプが含まれる。例えば、はんだバンプは、融点が約250°C~320°Cの範囲にある高融点の鉛Pb含有率が高いはんだ合金を用いて形成される。別のある実施形態では、約320°Cで融解する組成がPb97-Sn3であるPb含有率が高いはんだバンプを使用する。そのため、例えば第2の複数の接触パッド28上に合金を堆積し、次いでリフローしてPb含有率が高いバンプ構成を生成する、標準的なめっき工程が用いられる。そして、Pb含有率が高いバンプ付き相互接続層22がセンサアレイ14上の接触パッド20と接触して配置され、リフローされる。あるいは、SnAgCu又はAg-Sn合金などの鉛を含まないバンプを使用しても良い。また、別のある実施形態では、蒸着、ステンシル印刷、射出成形、電気めっき、スクリーン印刷、はんだペースト、又はニードル堆積法を用いて、導電性バンプ36を接触パッド20又は接触パッド28上に堆積する。一例として、一実施形態では、はんだバンプ36を接触パッド28上に堆積して、バンプ付き相互接続層を形成する。その後、はんだバンプ36を用いて接触パッド20を接触パッド28に接着し、アセンブリを加熱してはんだ接続によって接合することによって、バンプ付き相互接続層がセンサ層14に作用的に結合される。このアセンブリは、センサ積層体40と呼ばれる。更に、用途に応じて、接着手段36には、めっきバンプ又は接着バンプも含まれる。更に、別のある実施形態では、接着手段36には銅ピラーが含まれる。更に別の実施形態では、液相拡散接合TLP法による接合工程を用いて、センサアレイ14を相互接続層22に作用的に結合する。センサ積層体40が形成されると、本発明の態様によれば、センサ積層体40は基板42に作用的に結合され、図1bに示すようにセンサモジュールが形成される。基板42は、セラミックなどの剛性の安定材料、又はテフロン商標ポリテトラフルオロエチレンPTFEなどの有機材料を用いて形成される。一実施形態では、基板42は、両側にロジャース2800テフロン商標がビルドアップ積層された、銅インバー銅メタルコアを有するニューヨーク州エンディコットのエンディコットインターコネクト株式会社製の低い熱膨張率CTEで処理されたインターポーザを含む。定格CTEが11ppm/°Cの11層基板が作製され、これが標準のFR4基板に組み立てられると極めて信頼性の高いフリップチップとBGAはんだとの相互接続がなされることが実証されている。この基板には、エンディコットインターコネクト社によりHyperBGAの商標が付されている。センサ積層体40を基板42に結合するため、1つ又は複数の金属パッド44が相互接続層22の第2の面上に堆積される。次いで、はんだバンプ46又はその他の接着手段が1つ又は複数の金属パッド44の各々の上に堆積される。更に、1組の金属パッド48が基板42上に堆積される。はんだバンプ48は、センサ積層体40を基板42に結合することを補助する。具体的には、これらの金属パッド48は、金属パッド48のパターンが相互接続層22上の金属パッド44のパターンに適合するように基板42上に配置される。はんだバンプ48が形成されると、本発明の態様によれば、低温接着工程を用いてセンサ積層体40が基板42に結合され、図1cに示すようなセンサモジュール52が形成される。一実施形態では、約130°C~約200°Cの範囲の温度で動作中に、センサ積層体40を基板42上に接着するためにフリップチップはんだ工程を用いる。具体的には、センサ積層体40を基板42に結合するために、融点温度がセンサアレイ14を相互接続層22に結合するために用いられる合金の融点温度よりも低いPb合金が用いられる。一例として、相互接続層22上のはんだバンプ46を基板42上に結合するために、約138°Cで融解する低融点の共晶Sn-Bi合金が用いられる。また、高温接着工程を用いて、センサ積層体40を基板42に結合するために使用される接着手段46の融点よりも融点が高い接着手段36を使用して、センサアレイ14を相互接続層22に結合することで、センサ積層体40が基板42に接着される際の二次リフローが有利に避けられる。図1に示すセンサモジュール52の実施形態では、センサアレイ14は相互接続層22に直接接着される。本発明の更に別の態様によれば、代わりにセンサアレイ14を相互接続層22に間接的に接着する。そのため、間接的な結合をし易くするためインターポーザを使用しても良い。次に図2を参照すると、センサモジュールの別の実施形態60が示されている。図2に示す実施形態では、センサアレイ62はインターポーザ64に作用的に結合される。理解されるように、インターポーザは一方の接続と他方の接続との間をルーティングする電気的インターフェースである。具体的には、インターポーザの目的は、接続を別の異なるピッチに広げ、又は接続を別の接続へとリルートすることである。ある実施形態では、インターポーザ64は剛性インターポーザを含み、一方、ある別の実施形態では、インターポーザ64は可撓性インターポーザを含むことに留意されたい。一例として、剛性インターポーザにはFR4材料が含まれ、一方、可撓性インターポーザにはポリイミドが含まれる。また、インターポーザ64には、セラミック材料又は有機材料が含まれる。現在考えられている構成では、センサアレイ62の第2の面はインターポーザ64の第1の面に結合され、センサアレイとインターポーザとの積層体63を形成する。また、第1の複数の接触パッド66がインターポーザ64の第2の面上に配置され、接触パッド66は、センサアレイとインターポーザとの積層体63を他の電子素子に結合し易くするように構成される。例えば、センサアレイとインターポーザとの積層体63は、相互接続層68に結合される。本発明の態様によれば、相互接続層68は互いに作用的に結合された再配線層70と集積回路72とを含む。図2の実施形態では、再配線層70は、センサアレイとインターポーザとの積層体63のインターフェースを集積回路72のインターフェースに適合させるように構成される。具体的には、再配線層70は、再配線層70の第1の面上に配置された第2の複数の接触パッド74を含む。第2の複数の接触パッド74は、第2の複数の接触パッド74の配置がインターポーザ64の第2の面上に配置された第1の複数の接触パッド66の配置と適合するように、再配線層70の第1の面上に配置される。集積回路72は、貫設された1つ又は複数の貫通ビア76を含む。電力信号、接地信号、アナログ信号、及び/又はデジタル信号がセンサアレイ62からTSV76を経てダイの真下まで直接送られる。更に、第3の複数の接触パッド78が集積回路72の第1の面上に配置される。また、金属線80が第2の複数の接触パッド74を第3の複数の接触パッド78に作用的に結合し、この金属線はセンサアレイ62と集積回路72の処理回路との間で電圧及び/又は電流を伝送する。更に、センサアレイとインターポーザとの積層体63は相互接続層68に作用的に結合され、センサ積層体81を形成する。具体的には、センサアレイとインターポーザとの積層体63は高温接着工程を用いて相互接続層68に作用的に結合され、センサ積層体81を形成する。一実施形態では、センサアレイとインターポーザとの積層体63を相互接続層68に作用的に結合するため、高温はんだフリップチップ接着工程が用いられる。そのため、センサアレイとインターポーザとの積層体63を相互接続層68に作用的に結合し易くするように構成された接着手段82が、第1の複数の接触パッド66の各々の上に、且つ/又は第2の複数の接触パッド74の各々の上に配置される。前述の通り、接着手段82は、はんだ球、銅ピラー、又は液相拡散接合TLP材料を含んでも良い。その後、センサ積層体81が基板84に作用的に結合され、センサモジュール60を形成する。この結合を達成するため、1つ又は複数の金属パッド86が相互接続層72の第2の面上に配置される。その後、はんだバンプ88が1つ又は複数の金属パッド86上に配置される。更に、基板84を相互接続層68の第2の面に結合し易くするために1組の金属パッド90が基板84上に配置される。具体的には、本発明の態様によれば、基板84は、低温接着工程を用いて相互接続層68の第2の面に結合され、センサモジュール60を形成する。図3~6は、図1の集積回路26などの集積回路の様々な実施形態を示す。具体的には、図3に示す第1の実施形態100では、貫設された2面TSV104を有する集積回路102が示されている。図1の貫通シリコンビアTSV30などの複数の貫通ビア104が、集積回路102の第1の面と第2の面の上に配置される。ある実施形態では、集積回路102の第1の面上のTSVの配置は、集積回路102の第2の面上のTSVの配置とは異なることに留意されたい。しかし、ある別の実施形態では、集積回路102の第1の側面と第2の側面の両方へのTSVの配置は概ね同じで良い。次に図4を参照すると、集積回路112上に部分アレイで配置された複数のTSV114を有する集積回路112の実施形態110が示されている。図5に示す実施形態120も、集積回路122の周囲に沿って配置されたTSV124の配置を示す。本明細書で用いる部分アレイとは、ダイの全領域にTSVの二次元2DアレイをタイリングしないTSVのアレイを意味する。また、集積回路132上にフルアレイで配置された複数のTSV134を有する集積回路132の実施形態130が、図6に示されている。本明細書で用いるフルアレイとは、ダイの全領域にTSVの2DアレイをタイリングするTSVのアレイを意味する。前述の通り、従来のパッケージ技術を用いて大型のセンサアレイを作製することは困難である。従って、大面積の検出器モジュールを構築することができるセンサ積層体の設計を開発することが望まれる。タイリングは、大面積センサモジュールの構築に関連する問題に対する魅力的な解決策をもたらすアプローチである。本発明によれば、センサ積層体40図1を参照などの個々のセンサモジュールをタイリングして、大面積のX、Y検出器モジュールを形成することによって例示的な検出器モジュールを構築しても良い。本発明の一実施形態によれば、複数のセンサ積層体40が製造される。一例として、複数のセンサ積層体40を有するウェーハを製造しても良い。次いで、ウェーハはダイシングされ、個々のセンサ積層体が形成される。そして、個々のセンサ積層体が検査され、大面積の検出器モジュールを構築するために有利に使用される、良好であると判明したセンサ積層体が特定される。次に図7を参照すると、例示的な検出器モジュールの一実施形態150が示されている。複数のセンサ積層体40図1を参照が基板152の第1の面上に定められたパターンで配置され、検出器モジュールを形成する。典型的に、基板152はシリコンなどの半導体材料、又はポリイミドなどの可撓性材料を含み得るが、同様の特性を有する別の種類の材料を用いても良い。基板152は更に、それに限定されないが個別電子部品などの別のコンポーネントを含んでも良い。本発明の態様によれば、フリップチップはんだ接着工程を用いて高密度のタイリング可能な検出器積層体40を作製するために、複数のセンサ積層体40が基板152に接着される。より具体的には、フリップチップはんだ接着工程を用いることで、基板152上にセンサ積層体40を正確に配置し、極めて密なチップ間の間隔で極めて高密度の検出器モジュール150を形成することが可能になる。具体的には、本発明の態様により、センサ積層体40間の間隙が大幅に小さくなるように複数のセンサ積層体40を配置し得る。一例として、隣接して配置されたセンサ積層体40間の間隙は、約5μm~約5200μmの範囲である。ある実施形態では、隣接して配置されたセンサ積層体40間の間隙は、約5μm~約50μmの範囲である。更に、プラグ接続可能な検出器モジュールを形成するため、基板152は検出器モジュール150の第2の面上に配置されたピンを有する。従って、結合手段154が基板152の第2の面上に配置され、この結合手段154は検出器モジュール150を別の電子素子に結合し易くする。そのため、複数の金属パッド156が、基板152の第2の面上に配置される。結合手段154は、金属パッド156の上に配置される。現在考えられている構成では、結合手段154は1つ又は複数の銅ピラーを含む。従って、銅ピラー154は各々の金属パッド156の上に配置される。複数のセンサ積層体40と、基板152の第2の面上に配置された結合手段154を有する基板152との組み合わせが、プラグ接続可能な検出器モジュール150を形成する。図8は、例示的な大面積の検出器モジュールの別の実施形態160を示す。図7を参照して前述した通り、複数のセンサ積層体40が定められたパターンで基板162の第1の面上に配置され、大面積の検出器モジュールを形成する。より具体的には、複数のセンサ積層体40は、基板162に接着されて極めて密なチップ間の間隔を有する極めて高密度の検出器モジュール160を形成するフリップチップはんだである。この場合も、結合手段164は基板162の第2の面上に配置され、結合手段164は検出器モジュール160を別の電子素子に結合し易くする。具体的には、複数の金属パッド166が基板162の第2の面上に配置される。結合手段164は金属パッド166上に配置される。また、図8の構成では、結合手段164はボールグリッドアレイBGAを含む。一実施形態では、ボールグリッドアレイ164は、検出器モジュール160を次のレベルのパッケージにはんだ付けし易くする複数のはんだボールを含む。具体的には、ボールグリッドアレイ内のはんだボールを各々の金属パッド166上に配置して、パッケージ内の別の電子素子にはんだ付け可能な検出器モジュール160を形成しても良い。本発明の更に別の態様によれば、図7のプラグ接続可能な個々の検出器モジュール150をタイリングして、より大型のタイリング可能な検出器アレイを形成する。次に図9を参照すると、このような大面積検出器アレイの実施形態170が示されている。現在考えられている構成では、プラグ接続可能な複数の検出器モジュール150が定められたパターンで配置され、より大型の検出器アレイを形成する。具体的には、プラグ接続可能な個々の検出器モジュール150をマザーボード172にプラグ接続して、図9に示すような大型のMxNタイリング可能なアレイを作製しても良い。理解されるように、マザーボード172は、それらに限定されないが、高電圧のフィールドプログラマブルグリッドアレイFPGA、電力調整回路、調整器、直流DC電源などの別のコンポーネントを含んでも良い。参照番号174は全体として、プラグ接続可能な検出器モジュール150をマザーボード172に結合し易くする、マザーボード172上に配置されたソケットを表している。また、図8の検出器モジュール160を用いて大型MxNのタイリング可能なアレイが形成される場合は、個々の検出器モジュール160はソケット174を介してマザーボード172にはんだ付けされることに留意されたい。大面積検出器アレイ170の設計によって各々の検出器モジュールが交換可能になり、それによって、不良の検出器モジュールを容易に取り外して交換できる現場交換可能ユニットFRUが作製される。また、本発明の更に別の態様によれば、デジタル及びアナログ信号がローカル処理されるタイリングされた大面積アレイを実現し得る。図10は、タイリングされた大面積検出器アレイの断面図180を示す。具体的には、図10に示す実施形態では、検出器モジュール160図8を参照などの複数のタイリング可能な検出器モジュールが定められたパターンで並置され、大面積検出器アレイを形成する。具体的には、複数の検出器モジュール160が第2の基板182上に配置され、図10に示すような大型MxNのタイリング可能なアレイが作製される。第2の基板182は、一般に共通システム基板と呼ばれる。図8を参照して前述したように、各々のタイリング可能な検出器モジュール160は、第1の基板162図8を参照上に配置された一連のタイリングされたセンサ積層体40から構成される。本発明の態様によれば、検出器モジュール160は付加的に、基板162の第2の面上に配置された処理回路を含む。処理回路は、制御電子素子184及び/又はその他のフロントエンド電子素子188を含む。制御電子素子184は、ある実施形態では、はんだバンプ186を使用することにより第1の基板162の第2の面に作用的に結合される。同様に、フロントエンド電子素子188も、はんだバンプ190を使用することにより、第1の基板162の第2の面に作用的に結合される。制御電子素子184及び/又はフロントエンド電子素子188を含む処理回路は、信号のローカル処理及び制御機能を実行するために使用される。ある実施形態では、信号のローカル処理及び制御機能には、それらに限定されないがそれぞれのセンサ積層体の構成データの記憶、それぞれのセンサ積層体内のASICのプログラミング及び動作のタイミング及び制御、センサ積層体から受信した信号を処理するための振幅、可変利得制御、及びアナログ‐デジタル変換器、電圧調整器、電源デカップリング、並びに受信したデータを更なる処理のためにシステムバスにバッファするために、適宜の信号調整及び送信/受信手段が含まれる。送信/受信手段の性質は、電子素子例えば低電圧差分信号処理LVDS、光通信、又は無線周波数RFである。更に、第2の基板182は標準的なプリント基板材料例えばFR4、シリコン基板、セラミック基板、剛性の支持基板を有する可撓性回路例えばカプトン、ガラス、又はその他の材料を含む。第2の基板182は平坦でも良く、又は別の形状のものでも良い。一例として、第2の基板182は湾曲していることで、腹部撮像用に使用する湾曲したアレイの形成を補助する。また、第2の基板182は、電力及び接地を提供するための、且つタイリング可能な個々のモジュール160に、又は個々のモジュール160から信号送信するための適宜の信号ルーティングを含む。更に、第2の基板182は、タイリング可能なモジュール160の物理的な支持体としての役割を果たし、タイリング可能なモジュール160間の相互接続は、コネクタを介して各々のタイリング可能なモジュール160に取り付けられる可撓性回路などの補助手段で達成されても良い。更に、はんだボール、スタッドバンプ、又はポストを用いて、タイリング可能なモジュール160を第2の基板182に接着しても良い。更に、タイリング可能な検出器アレイの平面図200が図11に示されている。具体的には、図11に示すように、タイリング可能な検出器モジュール160図8を参照などの複数のタイリング可能な検出器モジュールを、相互間の空隙を最小限にして2xNの構成でタイリングする。参照番号201及び202は、第1のタイリング可能な検出器モジュールと第2のタイリング可能な検出器モジュールとをそれぞれ表している。図11の実施形態では、図示のようにアレイ203の能動領域の上下でタイリング可能なモジュール201と202との間の信号接続を達成する。参照番号204は全体として信号接続を表している。また、フルにタイリングされた2Dアレイでは、図10の断面図に示すように信号接続の経路をアレイの真後ろにルーティングしても良い。図12は、センサモジュールの別の実施形態206の概略図である。図12に示す実施形態では、センサアレイ207はインターポーザ208を介して間接的に集積回路214に結合される。従って、センサアレイ207はインターポーザ208に作用的に結合される。前述のように、インターポーザ208は、1つの接続から別の接続へとルーティングする電気インターフェースである。ある実施形態では、インターポーザ208は剛性インターポーザを含み、一方、別のある実施形態では、インターポーザ208は可撓性インターポーザを含む。一例として、剛性インターポーザにはFR4材料が含まれ、一方、可撓性インターポーザにはポリイミドが含まれる。また、インターポーザ208には、セラミック材料又は有機材料が含まれていても良い。現在考えられている構成では、センサアレイ207の第2の面はインターポーザ208の第1の面に結合され、センサアレイとインターポーザとの積層体を形成する。この結合を行い易くするため、第1の複数の接触パッド209がセンサアレイ207の第2の面上に配置され、この接触パッド209は、センサアレイ207をインターポーザ208に結合し易くするように構成される。また、第2の複数の接触パッド211がインターポーザ208の第1の面上に配置され、一方、第3の複数の接触パッド212がインターポーザ208の第2の面上に配置される。第2の複数の接触パッド211は、センサアレイ207のインターポーザ208への結合を補助する。具体的には、インターポーザ208の第1の面上に配置された第2の複数の接触パッド211は、一実施形態では、第2の複数の接触パッド211の配置がセンサアレイ207の第2の面上に配置された第1の複数の接触パッド209の配置と適合するようにインターポーザ208の第1の面上に配置される。また、金属線213は、第2の複数の接触パッド211を第3の複数の接触パッド212に作用的に結合し、この金属線は、電圧及び/又は電流をセンサアレイ207と集積回路214内の処理回路との間で伝送するように構成される。更に、本発明の態様によれば、センサアレイ207は高温接着工程を用いてインターポーザ208に作用的に結合される。一実施形態では、センサアレイ207をインターポーザ208に作用的に結合するために、高温はんだフリップチップ接着工程が用いられる。そのため、センサアレイ207をインターポーザ208に作用的に結合し易くするように構成された接着手段210は、各々の第1の複数の接触パッド209、又は各々の第2の複数の接触パッド211上に配置される。前述の通り、接着手段210には、はんだボール、銅ピラー、又は液相拡散接合TLP材料が含まれていても良い。本発明の更に別の態様によれば、集積回路214はインターポーザ208の第2の面に作用的に結合される。この結合を達成するため、1つ又は複数の接触パッド215が集積回路214の第1の面上に配置される。具体的には、一実施形態では、集積回路214の第1の面上に配置される1つ又は複数の接触パッド215は、1つ又は複数の接触パッド215の配置がインターポーザ208の第2の面上に配置された第3の複数の接触パッド212の配置と適合するように集積回路214の第1の面上に配置される。また、結合手段216が、インターポーザ208の第2の面上の第3の複数の接触パッド212上に、又は集積回路214の第1の面上の1つ又は複数の接触パッド215上に配置される。結合手段216は、集積回路214をインターポーザ208に作用的に結合することを補助するように構成される。この場合も、接着手段216には、はんだボール、銅ピラー、又は液相拡散接合TLP材料が含まれる。更に、高温接着工程を用いて集積回路214をインターポーザ208に結合しても良い。更に、1組の金属パッド217がインターポーザ208の第2の面上に配置される。これらの金属パッド217は、センサアレイ207、インターポーザ208、及び集積回路214を含む積層体を基板220に結合することを補助する。具体的には、基板220はインターポーザ208の第2の面上に配置される。また、金属パッド219が基板220の第1の面上に配置される。結合手段218は、金属パッド217又は金属パッド219上に配置される。結合手段218は、基板220をインターポーザ208の第2の面に結合することを補助する。具体的には、本発明の態様によれば、基板220は、低温接着工程を用いてインターポーザ208の第2の面上に結合され、センサモジュール206を形成する。次に図13を参照すると、タイリングされた大面積検出器アレイの断面図222が示されている。具体的には、図13に示す実施形態では、タイリング可能な複数の検出器モジュール223が定められたパターンで配置され、大面積検出器アレイが形成される。具体的には、図13に示すように、複数の検出器モジュール223が第2の基板226上に配置され、大型のMxNタイリング可能なアレイが作製される。第2の基板226は、一般に共通システム基板と呼ばれる。各々のタイリング可能な検出器モジュール223は、第1の基板220上に配置された一連のタイリングされたセンサ積層体206から構成される図12を参照。本発明の態様によれば、検出器モジュール223は、付加的に基板220の第2の面上に配置された処理回路を含んでも良い。処理回路は、制御電子素子227及び/又はその他のフロントエンド電子素子229を含む。制御電子素子227は、ある実施形態では、はんだバンプ228を使用することにより、第1の基板220の第2の面に作用的に結合される。同様に、フロントエンド電子素子229も、はんだバンプ231を使用することにより、第1の基板220の第2の面に作用的に結合される。前述のように、制御電子素子227及び/又はフロントエンド電子素子229を含む処理回路は、信号のローカル処理及び制御機能を実行するために使用される。また、第2の基板226は、標準的なプリント基板材料例えばFR4、シリコン基板、セラミック基板、剛性の支持基板を有する可撓性回路例えばカプトン、ガラス、又はその他の材料を含む。第2の基板226は平坦でも良く、又は別の形状のものでも良い。更に、結合手段225を用いて、タイリング可能な検出器モジュール223を第2の基板226上に接着する。結合手段225には、はんだボール、スタッドバンプ、又はポストが含まれる。参照番号224は全体として、基板220の第2の面上に配置される金属パッドを表している。タイリング可能な複数の検出器モジュール223を第2の基板226に結合することを補助するため、結合手段225をこれらの金属パッド224上に配置しても良い。本発明の態様によれば、タイリング可能な複数の検出器モジュール223は、低温接着工程を用いて第2の基板226に結合される。更に、図2に示すように、インターポーザを使用してセンサアレイを間接的に相互接続相に結合しても良い。図14は、図2のセンサモジュール60を形成する方法の概略図230を示している。図14aに示すように、この方法には、図2のインターポーザ64のようなインターポーザ232を設けるステップが含まれる。インターポーザ232は、第1の面234と第2の面236とを有する。現在考えられている構成では、インターポーザ232は有機インターポーザが含まれる。同様の特性を有する別の材料を用いてインターポーザを形成しても良いことに留意されたい。更に、本発明の態様によれば、インターポーザ232は1つ又は複数の貫通ビア238を含み、1つ又は複数の貫通ビア238にはセンサアレイの性能を最適化するように構成されたエポキシが充填される。また、第1組の接触パッド240がインターポーザ232の第1の面234に沿って貫通ビア238上に配置され、一方、第2組の接触パッド242はインターポーザ232の第2の面236に沿って貫通ビア238上に配置される。第1組の接触パッド240は、センサアレイをインターポーザ232の第1の面234に結合するために役立ち、一方、第2組の接触パッド242は、インターポーザ232、又はASICなどの別の電子素子の第2の面に結合するために役立つ。また、第1の補強材244がインターポーザ232の第2の面236上に配置される。また、一実施形態では、第1の補強材をインターポーザ232の第2の面236の一部に接着する。一例として、一実施形態では、第1の補強材244をインターポーザ232の第2の面236の周囲に沿って取り付ける。第1の補強材244は、インターポーザ232の剛性と平坦さを保つために、インターポーザ232を支持するように構成される。ステンレス鋼又はセラミック部材を用いて第1の補強材244を形成しても良い。ステンレス鋼のCTE値は11ppm/°Cであり、これは基板のCTE値と概ね一致するので、第1の補強材244を形成するためにステンレス鋼が使用されることに留意されたい。更に、第1の補強材244は、リング形、ボックス形、円形、方形などの形状のもので良い。その後、図14bに示すように、センサ層246が設けられる。具体的には、センサ層246はインターポーザ232の第1の面234上に配置され、センサアレイとインターポーザとの積層体256を形成する。このセンサ層246は、センサアレイと支持層250とを含む。また、センサアレイ248の厚さは、約50μm~約3000μmの範囲である。ある実施形態では、支持層250はセンサアレイ248を支持するように構成される。更に、センサアレイ248が超音波トランスデューサアレイを含む場合は、超音波反射板として機能するように支持層250を構成しても良い。一例として、超音波プローブのように、支持層250は炭化タングステンWCによって形成され、超音波エネルギを外向き方向に推進する役割を果たす。更に、図14bに示されるように、センサアレイ248をダイシングして、センサアレイとインターポーザとの積層体256を別の電子素子に取り付ける前に、複数のセンサ素子252を形成しても良い。参照番号254は、全体として切り口を表している。センサアレイとインターポーザとの積層体256を形成した後であるが、センサアレイとインターポーザとの積層体256を別の電子素子に結合する前に、センサアレイ248をダイシングしてセンサ素子252を形成することで、ASICなどの敏感な電子素子が激しい振動に晒され、ダイシング工程中に粉塵が発生することが回避される。また、インターポーザ232を使用することで、センサアレイ形成工程がセンサアレイとインターポーザとの積層体256を、ASICに取り付けるために用いられるより清浄なマイクロエレクトロニクス取り付け工程と分離することが可能になる。センサアレイ248が超音波トランスデューサを含む場合、一実施形態では、超音波トランスデューサアレイ248はcMUTを含んでも良いことに留意されたい。このような場合、複数のセンサ素子を形成するための図14bのダイシングステップを省いても良い。更に、図14cに示すように、第2の補強材258がインターポーザ232の第1の面234上に配置される。第2の補強材258は、ステンレス鋼又はセラミック材料を用いて形成される。具体的には、第2の補強材258は高弾性率の材料を用いて形成される。更に、第2の補強材258は、典型的には弾性率が比較的低い材料を用いて形成されるインターポーザ232を支持するように構成される。また、第2の補強材258は、第1の面234上のインターポーザ232の構造的に強固な支持体を提供することによって、スクリーン印刷やその他の工程を可能にする平坦な遮られない表面を備えるように構成される。一実施形態では、第2の補強材258をインターポーザ232の第1の面234に取り付けるために、低温工程が用いられる。また、図14dに示すように、第1の補強材244は切断され、その結果、接点242への微細ピッチの低温エポキシ堆積層をステンシル印刷することを可能にするセンサ積層体の構成が得られる。この場合、センサ層246の製造中に構造を支えるために第1の補強材244が用いられる。しかし、接触パッド242上で別の動作を実行できるようにするため、第1の補強材244は次いで除去される。更に、図14eに示すように、センサ積層体260が形成される。このセンサ積層体260は、1つ又は複数のASICを含み得る相互接続層の第1の面に取り付けられる。図15は、図2のセンサモジュール60などのセンサモジュールの一実施形態270を示す。図15では、センサ積層体図14を参照は相互接続層272に作用的に結合される。前述のように、相互接続層272は、再配線層274と、ASICなどの集積回路276を含む。具体的には、センサ積層体246を相互接続層272に結合するため、一実施形態では、複数のスタッドバンプ278を第2組の金属パッド242図14を参照上に配置する。ある実施形態では、スタッドバンプ278には金Auのスタッドバンプが含まれる。金のスタッドバンプを第2組の金属パッド242に取り付けるために、エポキシ塗布工程が用いられる。この金のスタッドバンプ278は、センサ積層体246と相互接続層272との間の均一の高さを保つことを補助する。低温工程を用いてセンサ積層体272を相互接続層272に取り付けて、センサモジュール270を形成しても良い。第2の補強材258をインターポーザ232の第1の面234に取り付ける工程と、センサアレイとインターポーザとの積層体256を相互接続層232に取り付ける工程の両方の工程とも比較的低温例えば100°C未満で実行されるため、センサモジュール270は損傷を受けない。例えば、超音波トランスデューサ材料を低温で処理することは、材料の圧電特性を確保するために材料をリポールする必要がないことを意味する。また、放射線検出器の場合、材料は高い抵抗性と良好な電荷収集効率を保つ。更に、ある種のセンサモジュールは温度に敏感である。具体的には、一般に使用されているチタン酸ジルコン酸鉛PZTは、温度が特性温度Tc、すなわちキュリー温度に近付くとその圧電特性を失う。1つの共通式PZT-5Hの場合、キュリー温度は190°Cである。T≪Tcで相互接続層を処理できることは、材料の圧電作用を再生するために必要とされる追加の処理ステップが回避されるので有利である。理解されるように、この工程はリポールである。本発明の態様によれば、図15の金のスタッドバンプ278の代わりに、又はこれと組み合わせて、銅ピラーを用いてセンサ積層体246を相互接続層272に作用的に結合しても良い。図16は、図2のセンサモジュール60などのセンサモジュールの別の実施形態280を示している。具体的には、図16では、センサモジュール図15を参照は銅ピラー282を使用して相互接続層272図15を参照などの相互接続層に作用的に結合される。従って、センサ積層体246を相互接続層272に結合することを補助するため、銅ピラー282が第2組の金属パッド242上に配置される。本発明の態様によれば、上述の検出器モジュールの様々な実施形態を超音波撮像システムなどの医用撮像システムに使用できる。図17は、超音波撮像システム290の実施形態のブロック図である。更に、超音波撮像システム290は収集サブシステム292と処理サブシステム294とを含むものとして図示されている。収集サブシステム292は、トランスデューサアセンブリ306を含んでも良い。また、収集サブシステム292は、送信/受信T/R切り換え回路308、送信機310、受信機312、及びビームフォーマ314を含む。一実施形態では、トランスデューサアセンブリ306を超音波プローブなどの画像収集装置内に配置する。また、ある実施形態では、トランスデューサアセンブリ306は典型的に、例えば一次元又は二次元トランスデューサアレイなどのトランスデューサアレイを形成するために間隔を隔てて配置される複数のトランスデューサ素子図示せずを含む。現在考えられている構成では、検出器モジュール150、160、170、及び180をトランスデューサアセンブリ306内で使用しても良い。また、トランスデューサアセンブリ306は、トランスデューサアレイを、それに限定されないがケーブルアセンブリ又は関連する電子素子などの外部装置図示せずに作用的に結合し易くするように構成された相互接続構造図示せずを含む。相互接続構造は、トランスデューサアレイをT/R切り換え回路308に結合するように構成される。処理サブシステム294は、制御プロセッサ316、復調器318、撮像モードプロセッサ320、スキャンコンバータ322、及びディスプレープロセッサ324を含む。ディスプレープロセッサ324は更に、画像を表示するためにディスプレーモニタ300に結合される。ユーザーインターフェース302は、制御プロセッサ316及びディスプレー300と相互作用する。制御プロセッサ316を、ウェブサーバ328及びリモート接続インターフェース330を含むリモート接続サブシステム326に結合しても良い。処理サブシステム294を更に、超音波画像データを受けるように構成されたデータリポジトリ298に結合しても良い。データリポジトリ298は、画像ワークステーション334と相互作用する。前述のコンポーネントは、デジタル信号プロセッサを有する回路板などの専用ハードウェア素子でも良く、又は商用オフザシェルフパーソナルコンピュータPCなどの汎用コンピュータ又はプロセッサで実行されるソフトウェアであっても良い。本発明の様々な実施形態に応じて、様々なコンポーネントを組み合わせたり分離したりしても良い。従って、超音波撮像システムは例示的に提示されたものであり、本発明は特定のシステム構成に決して限定されないことが当業者には理解されよう。収集サブシステム292で、トランスデューサアセンブリ306は患者332と接触する。トランスデューサアセンブリ306は、送信/受信T/R切り換え回路308に結合される。また、T/R切り換え回路308は、送信機310の出力及び受信機312の入力と作用に関連する。受信機312の出力は、ビームフォーマ314の入力である。また、ビームフォーマ314は更に、送信機310の入力、及び復調器318の入力に結合される。ビームフォーマ314はまた、図17に示すように制御プロセッサ316に作用的に結合される。処理サブシステム294で、復調器318の出力は撮像モードプロセッサ320の入力と作用的に関連する。また、制御プロセッサ316は撮像モードプロセッサ320、スキャンコンバータ322、及びディスプレープロセッサ324と相互作用する。撮像モードプロセッサ320の出力は、スキャンコンバータ322の入力に結合される。また、スキャンコンバータ322の出力は、ディスプレープロセッサ324の入力に作用的に結合される。ディスプレープロセッサ324の出力は、ディスプレー300に結合される。超音波システム290は、超音波エネルギを患者332に伝送し、患者332からの後方散乱超音波信号を受信し、且つ処理して画像を生成し、表示する。超音波エネルギの透過ビームを生成するため、制御プロセッサ316はコマンドデータをビームフォーマ314に送り、送信パラメータを作成して、所望の操舵角でトランスデューサアセンブリ306の表面のあるポイントから発する所望の形状のビームを生成する。送信パラメータは、ビームフォーマ314から送信機310に送られる。送信機310は、送信パラメータを利用して、T/R切り換え回路308を経てトランスデューサアセンブリ306に送られる予定の送信信号を適切にエンコードする。送信信号は、相互にあるレベル及び位相に設定され、トランスデューサアセンブリ306の個々のトランスデューサ素子に提供される。送信信号はトランスデューサ素子を励起して、同じ位相及びレベル関係で超音波を投射させる。その結果、トランスデューサアセンブリ306が、例えば超音波ゲルを用いて患者332に音響結合されると、走査線に沿って超音波エネルギの透過ビームが患者332の体内に形成される。この工程は電子スキャンとして知られている。一実施形態では、トランスデューサアセンブリ306は2方向トランスデューサである。超音波が患者332の体内に透過されると、超音波は患者332の組織及び血液サンプルから後方散乱する。トランスデューサアセンブリ306は、後方散乱波がそこから戻るまでの距離、及びトランスデューサアセンブリ306の表面に対する角度に応じて異なるタイミングで後方散乱波を受信する。トランスデューサ素子は、後方散乱波からの超音波エネルギを電気信号に変換する。次いで、電気信号は、T/R切り換え回路308を経て受信機312に送られる。受信機312は、受信した信号を増幅し、且つデジタル化し、利得補償などの別の機能を提供する。異なるタイミングで各々のトランスデューサ素子によって受信された後方散乱波に対応するデジタル化された受信信号は、組織を通る音響経路の長さによって左右される。また、デジタル化された受信信号は後方散乱波の振幅及び位相の情報を保存する。デジタル化された信号はビームフォーマ314に送られる。制御プロセッサ316は、コマンドデータをビームフォーマ314に送る。ビームフォーマ314はコマンドデータを利用して、典型的には走査線に沿って透過された以前の超音波ビームのポイントと操舵角とに対応する操舵角でトランスデューサアセンブリ306の表面上のポイントから発された受信ビームを形成する。ビームフォーマ314は、制御プロセッサ316からのコマンドデータの命令に従って時間遅延及び集束を行うことによって、適宜の受信信号で動作して、患者322の体内の走査線に沿ったサンプル値に対応する受信ビーム信号を生成する。受信ビーム信号を生成するため、様々なトランスデューサ素子から受信した信号の位相、振幅、及びタイミング情報が利用される。受信ビーム信号は処理サブシステム294に送られる。復調器318は受信ビーム信号を復調して、走査線に沿ったサンプル値に対応する一対のI及びQ復調データ値を生成する。復調は、受信ビーム信号の位相及び振幅を基準周波数と比較することによって達成される。I及びQ復調データ値は、受信信号の位相及び振幅情報を保存する。復調データは撮像モードプロセッサ320に伝送される。撮像モードプロセッサ320はパラメータ評価技術を用いて、復調データから走査シーケンスフォーマットで撮像パラメータ値を生成する。撮像パラメータには、例えばBモード、カラー音速モード、スペクトルドップラーモード、及び組織速度撮像モードなどの可能な様々な撮像モードに対応するパラメータが含まれていても良い。撮像パラメータ値はスキャンコンバータ322に送られる。スキャンコンバータ322は、走査シーケンスフォーマットからディスプレーフォーマットへの変換を行うことによって、パラメータデータを処理する。変換には、パラメータデータに補間動作を行ってディスプレーフォーマットでディスプレーピクセルデータを生成することも含まれる。走査変換ピクセルデータはディスプレープロセッサ324に送られ、これは走査変換ピクセルデータにいずれかの最終的又は暫定的なフィルタリングを行って、走査変換ピクセルデータにグレースケール又はカラーを指定し、且つディスプレー300に表示するためにデジタルピクセルデータをアナログデータに変換する。ディスプレー300に表示されたデータに基づいて、ユーザーが超音波撮像システム290とインターフェース連絡できるように、ユーザーインターフェース302が制御プロセッサ316に結合される。更に、撮像システム290、収集サブシステム292、及び/又は処理サブシステム294によって実行し得るような前述の実施例、説明内容及び工程ステップを、汎用又は専用コンピュータなどのプロセッサベースシステムで適宜のコードにより実施しても良い。更に、本発明の異なる実装形態が、本明細書に記載のステップの一部又は全部を異なる順序で、又は概ね同時に、すなわち並行して実行しても良いことにも留意されたい。更に、諸機能は、それらに限定されないがC又はJava商標を含む多様なプログラミング言語で実装される。このようなコードは、プロセッサベースのシステムによりアクセスして保存されたコードを実行し得る、データレジストリチップ、ローカル又はリモートハードディスク、光ディスクすなわちCD又はDVD、メモリ、又はその他の媒体などの1つ又は複数の有形の機械読取り可能媒体に保存され、又は格納されるように構成される。有形媒体は命令がプリントされた紙、又はその他の適宜の媒体であっても良いことに留意されたい。例えば、命令を紙又はその他の媒体の光学走査により電子的に取り込み、次いでコンパイル、解読、又は必要ならば適宜の方法で処理し、その後データレジストリ298又はメモリに保存する。上述の検出器モジュール形成方法、及び検出器モジュールの様々な実施形態は、二次元高密度のタイリング可能なセンサアレイを形成する能力を劇的に高める。具体的には、ASIC内に貫通シリコンビアTSVを使用することで、電力信号、接地信号、アナログ信号、及び/又はデジタル信号をダイの真下にルーティングすることが可能になる。また、上述の方法によって、高温接着工程を用いてASICの上部にセンサアレイを接着し、センサ積層体を形成することが可能になる。また、貫設されたTSVを有するASICの上部にセンサを直接積層することで、フリップチップダイと同様に取り扱い可能なタイリング可能な素子を形成することが可能になる。更に、複数のセンサ積層体は、基板に接着してチップ間の間隔が極めて密な超高密度検出器モジュールを製造するためのフリップチップはんだであっても良い。また、これらの検出器モジュールをプラグ接続可能な検出器モジュールとして形成することができる。そしてこれらのプラグ接続可能な検出器モジュールを、より大型のタイリング可能なアレイを作製するために使用できる。このパッケージ概念により、積層体全体が取り付けられる場合に相互接続がリフローしないように高密度検出器アレイを作製可能になる。また、検出器モジュールを基板にプラグ接続するか、又ははんだ付けすることによって、FRU検出器モジュールを形成可能である。また、この方法はセンサ積層体をインターポーザ上に作製し、この積層体をASIC上に結合するのに役立つ。更に、携帯システムで使用する輪郭が極めて小さい小型パッケージを作製するためにこのパッケージ概念を利用できる。本明細書では、本発明のある特定の特徴を図示し、記載したが、当業者には多くの修正や変更が考えられよう。従って、このような修正や変更は、本発明の真の趣旨に含まれることを意図するものである。