第1マクロと、第1パッドと、第1バッファと、第2マクロと、第2パッドと、第2バッファとを具備し、前記第1バッファは、前記第1マクロに接続される信号入力端子と、前記第1パッドに接続される信号出力端子とを備え、前記第1バッファは、前記第1マクロが出力する第1バッファ制御信号に基づいて、前記信号入力端子に入力される信号を前記信号出力端子から出力する動作状態と前記信号入力端子に入力される信号を前記信号出力端子から出力しない非動作状態とが切り替わり、前記第2バッファは、前記第1バッファ制御信号に基づいて、前記第2パッドと前記第2マクロとを接続する第2マクロ接続状態と前記第2パッドとグラウンド電位とを接続するグラウンド電位接続状態とが切り替わる半導体集積回路。前記第1バッファ制御信号に基づいて第2バッファ制御信号を出力するコントロール回路を更に具備し、前記第2バッファは、前記第2バッファ制御信号に基づいて前記第2マクロ接続状態と前記グラウンド電位接続状態とが切り替わる請求項1の半導体集積回路。前記第1パッドに接続された第1チップ配線と、前記第2パッドに接続された第2チップ配線とを更に具備し、前記第2チップ配線は前記第1チップ配線に隣接して設けられ、前記第1バッファは、前記動作状態において前記第1チップ配線と前記第1マクロとを低インピーダンスで接続し、前記非動作状態において前記第1チップ配線と前記第1マクロとを高インピーダンスで接続し、前記第2バッファは、前記第2マクロ接続状態において前記第2チップ配線と前記第2マクロとを接続し、前記グラウンド電位接続状態において前記第2チップ配線と前記グラウンド電位とを接続する請求項1又は2の半導体集積回路。前記第2チップ配線の配線幅は前記第1チップ配線の配線幅より太い請求項3の半導体集積回路。半導体集積回路と、前記半導体集積回路を搭載するBGAパッケージ基板とを具備し、前記半導体集積回路は、第1マクロと、第1パッドと、第1バッファと、第2マクロと、第2パッドと、第2バッファとを具備し、前記第1バッファは、前記第1マクロに接続される信号入力端子と、前記第1パッドに接続される信号出力端子とを備え、前記第1バッファは、前記第1マクロが出力する第1バッファ制御信号に基づいて、前記信号入力端子に入力される信号を前記信号出力端子から出力する動作状態と前記信号入力端子に入力される信号を前記信号出力端子から出力しない非動作状態とが切り替わり、前記第2バッファは、前記第1バッファ制御信号に基づいて、前記第2パッドと前記第2マクロとを接続する第2マクロ接続状態と前記第2パッドとグラウンド電位とを接続するグラウンド電位接続状態とが切り替わり、前記BGAパッケージ基板は、第1半田ボールと、第2半田ボールと、第1基板配線と、前記第1基板配線に隣接して設けられた第2配線とを備え、前記第1パッドは前記第1基板配線を介して前記第1半田ボールに接続され、前記第2パッドは前記第2基板配線を介して前記第2半田ボールに接続されるBGAパッケージ。前記第2基板配線の配線幅は前記第1基板配線の配線幅より太い請求項5のBGAパッケージ。そのため、本発明者は、クロストークの発生を抑制するために半田ボールをGND電位に割り当ててしまうと、信号用端子として使用できる半田ボールの数がその分減ってしまい、顧客が使用する信号やテスターテスト用信号を割り当てるべき半田ボールを確保することが難しくなると認識するにいたった。本発明者は、半導体集積回路及びBGAパッケージにおいて、実使用時におけるクロストークの発生の抑制と、試作評価、テスターテスト、及びクレーム解析のような実使用時以外における信号用端子の確保とを半田ボールを増加させずに実現することが必要であると認識するにいたった。以下に、発明を実施するための形態で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、特許請求の範囲の記載と発明を実施するための形態との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。本発明の一の観点による半導体集積回路10は、第1マクロ11と、第1パッド21と、第1バッファ15と、第2マクロ12、17と、第2パッド22と、第2バッファ16、18とを具備する。前記第1バッファは、前記第1マクロに接続される信号入力端子15aと、前記第1パッドに接続される信号出力端子15bとを備える。前記第1バッファは、前記第1マクロが出力する第1バッファ制御信号41に基づいて、前記信号入力端子に入力される信号を前記信号出力端子から出力する動作状態と前記信号入力端子に入力される信号を前記信号出力端子から出力しない非動作状態とが切り替わる。前記第2バッファは、前記第1バッファ制御信号に基づいて、前記第2パッドと前記第2マクロとを接続する第2マクロ接続状態と前記第2パッドとグラウンド電位14とを接続するグラウンド電位接続状態とが切り替わる。本発明の他の観点によるBGAパッケージは、半導体集積回路10と、前記半導体集積回路を搭載するBGAパッケージ基板50とを具備する。前記半導体集積回路は、第1マクロ11と、第1パッド21と、第1バッファ15と、第2マクロ12、17と、第2パッド22と、第2バッファ16、18とを備える。前記第1バッファは、前記第1マクロに接続される信号入力端子15aと、前記第1パッドに接続される信号出力端子15bとを備える。前記第1バッファは、前記第1マクロが出力する第1バッファ制御信号41に基づいて、前記信号入力端子に入力される信号を前記信号出力端子から出力する動作状態と前記信号入力端子に入力される信号を前記信号出力端子から出力しない非動作状態とが切り替わる。前記第2バッファは、前記第1バッファ制御信号に基づいて、前記第2パッドと前記第2マクロとを接続する第2マクロ接続状態と前記第2パッドとグラウンド電位14とを接続するグラウンド電位接続状態とが切り替わる。前記BGAパッケージ基板は、第1半田ボール71と、第2半田ボール72と、第1基板配線61と、前記第1基板配線に隣接して設けられた第2配線62とを備える。前記第1パッドは前記第1基板配線を介して前記第1半田ボールに接続される。前記第2パッドは前記第2基板配線を介して前記第2半田ボールに接続される。本発明によれば、実使用時におけるクロストークの発生の抑制と、試作評価、テスターテスト、及びクレーム解析のような実使用時以外における信号用端子の確保とを半田ボールを増加させずに実現することが可能な半導体集積回路及びBGAパッケージが提供される。添付図面を参照して、本発明による半導体集積回路及びBGAパッケージを実施するための形態を以下に説明する。第1の実施形態図1を参照して、本発明の第1の実施形態に係るBGABallGridArrayパッケージは、半導体集積回路のチップ10と、BGAパッケージ基板50とを備える。チップ10はBGAパッケージ基板50に搭載される。チップ10は、高速動作マクロ11と、ハードマクロ12と、コントロール回路13と、グラウンドリングGNDリング14と、イネーブル機能付き高速動作バッファ15と、切り替え機能付きバッファ16と、パッド21~23と、信号配線31~33と、兼用配線34と、グラウンド配線GND配線35と、グラウンドシールド配線GNDシールド配線36とを備える。GNDリング14はグラウンド電位GND電位に設定される。高速動作マクロ11の信号出力端子とバッファ15の信号入力端子15aとが信号配線31を介して接続される。バッファ15の信号出力端子15bとパッド21とが信号配線32を介して接続される。ハードマクロ12の信号出力端子とバッファ16の信号入力端子16aとが信号配線33を介して接続される。バッファ16の信号出力端子16bとパッド22とが兼用配線34を介して接続される。兼用配線34は、状況に応じて信号配線又はGNDシールド配線として機能する。バッファ16のグラウンド端子GND端子とGNDリング14とがGND配線35を介して接続される。パッド23とGNDリング14とがGNDシールド配線36を介して接続される。兼用配線34及びGNDシールド配線36が信号配線32に隣接して信号配線32の隣に設けられ、兼用配線34及びGNDシールド配線36の間に信号配線32が配置される。兼用配線34、GND配線35、及びGNDシールド配線36の配線幅は、信号配線31~33の配線幅より太いことが好ましい。高速動作マクロ11の制御信号出力端子がバッファ15の制御端子及びコントロール回路13の制御信号入力端子に接続されている。コントロール回路13の制御信号出力端子がバッファ16の制御端子に接続されている。BGAパッケージ基板50は、ステッチ51~53と、半田ボール71~73と、信号配線61と、兼用配線62と、グラウンドシールド配線GNDシールド配線63とを備える。ステッチ51~53は、チップ10を搭載する面としてのBGAパッケージ基板50の上面に配置される。ステッチ51~53は、それぞれ、ボンディングワイヤ81~83を介してパッド21~23に接続される。半田ボール71~73は、上面の反対側の面としてのBGAパッケージ基板50の下面に配置される。ステッチ51と半田ボール71とが信号配線61を介して接続される。ステッチ52と半田ボール72とが兼用配線62を介して接続される。兼用配線62は、状況に応じて信号配線又はGNDシールド配線として機能する。ステッチ53と半田ボール73とがGNDシールド配線63を介して接続される。信号配線61、兼用配線62、及びGNDシールド配線63は、BGAパッケージ基板50が備える同一配線層に設けられる。兼用配線62及びGNDシールド配線63が信号配線61に隣接して信号配線61の隣に設けられ、兼用配線62及びGNDシールド配線63の間に信号配線61が配置される。信号配線61、兼用配線62、及びGNDシールド配線63は互いに平行である。兼用配線62、及びGNDシールド配線63の配線幅は、信号配線61の配線幅より太いことが好ましい。次に、実使用時におけるBGAパッケージの動作を説明する。実使用時において、高速動作マクロ11は通常動作状態をとる。高速動作マクロ11の通常動作状態において、高速動作マクロ11の信号出力端子から高速動作信号が出力され、高速動作マクロ11の制御信号出力端子から通常動作状態を示す制御信号41が出力される。バッファ15は、通常動作状態を示す制御信号41に基づいて、信号配線31と信号配線32とを低インピーダンスで接続する。したがって、バッファ15は、高速動作マクロ11の通常動作状態において、信号入力端子15aに入力される信号を信号出力端子15bから出力する動作状態をとる。したがって、高速動作マクロ11が出力した高速動作信号が信号配線32及び61によって伝送される。コントロール回路13は、通常動作状態を示す制御信号41に基づいて、グラウンド電位接続状態を指示する制御信号42を出力する。バッファ16は、グラウンド電位接続状態を指示する制御信号42に基づいて、兼用配線34とGND配線35とを低インピーダンスで接続するグラウンド電位接続状態をとる。これにより、兼用配線34及び62がGND電位とされているGNDリング14に接続され、兼用配線34及び62がGNDシールド配線として機能する。したがって、兼用配線34及びGNDシールド配線36は高速動作マクロ11が出力した高速動作信号を伝送する信号配線32に対するリターンパス経路を提供し、兼用配線62及びGNDシールド配線63は高速動作マクロ11が出力した高速動作信号を伝送する信号配線61に対するリターンパス経路を提供する。次に、試作評価、テスターテスト、及びクレーム解析のような実使用時以外におけるBGAパッケージの動作を説明する。実使用時以外において、高速動作マクロ11はスタンバイ動作状態をとる。高速動作マクロ11のスタンバイ動作状態において、高速動作マクロ11の制御信号出力端子からスタンバイ動作状態を示す制御信号41が出力される。バッファ15は、スタンバイ動作状態を示す制御信号41に基づいて、信号配線31と信号配線32とを高インピーダンスで接続する。したがって、バッファ15は、高速動作マクロ11のスタンバイ動作状態において、信号入力端子15aに入力される信号を信号出力端子15bから出力しない非動作状態をとる。コントロール回路13は、スタンバイ動作状態を示す制御信号41に基づいて、ハードマクロ接続状態を指示する制御信号42を出力する。バッファ16は、ハードマクロ接続状態を指示する制御信号42に基づいて、兼用配線34と信号配線33とを接続するハードマクロ接続状態をとる。ハードマクロ接続状態において、バッファ16は、信号入力端子16aに入力される信号を信号出力端子16bから出力する。これにより、兼用配線34及び62がハードマクロ12に接続され、兼用配線34及び62がハードマクロ12の出力する信号を伝送する信号配線として機能する。例えば、試作評価において、半田ボール72をハードマクロ12の評価のための信号用端子として利用可能である。上述のように、バッファ15は、高速動作マクロ11が出力する制御信号41に基づいて、動作状態と非動作状態とが切り替わる。バッファ16は、制御信号41に基づいて、ハードマクロ接続状態とグラウンド電位接続状態とが切り替わる。したがって、実使用時において、GNDシールド配線として機能する兼用配線34とGND配線36とによって信号配線32に関するクロストークが防止され、GNDシールド配線として機能する兼用配線62とGND配線63とによって信号配線61に関するクロストークが防止される。実使用時以外において、半田ボール72を信号用端子として利用することができる。すなわち、実使用時におけるクロストークの発生の抑制と、実使用時以外における信号用端子の確保とを半田ボールを増加させずに実現することが可能である。更に、高速動作マクロ11がバッファ15を制御するために出力する制御信号41に基づいてバッファ16を制御するコントロール回路13を設けることで、外部から制御することなくバッファ16のハードマクロ接続状態とGND電位接続状態とを切り替えることが可能である。更に、兼用配線34及びGNDシールド配線36の配線幅が信号配線32の配線幅より太い場合、信号配線32に関するクロストークがより確実に防止され、兼用配線62及びGNDシールド配線63の配線幅が信号配線61の配線幅より太い場合、信号配線61に関するクロストークがより確実に防止される。上述した本実施形態による効果をより明らかにするために、図2を参照して比較例に係るBGAパッケージを説明する。比較例に係るBGAパッケージは、半導体集積回路のチップ110と、BGAパッケージ基板150とを備える。チップ110はBGAパッケージ基板150に搭載される。チップ110は、高速動作マクロ111と、イネーブル機能付き高速動作バッファ115と、パッド121~123と、信号配線131、132と、グラウンドブロックGNDブロック127、128とを備える。GNDブロック127及び128は、それぞれパッド122及び123をグラウンド電位GND電位に常時接続する。高速動作マクロ111の信号出力端子とバッファ115の信号入力端子115aとが信号配線131を介して接続される。バッファ115の信号出力端子115bとパッド121とが信号配線132を介して接続される。高速動作マクロ111の制御信号出力端子がバッファ115の制御端子に接続されている。BGAパッケージ基板150は、ステッチ151~153と、半田ボール171~173と、信号配線161と、グラウンドシールド配線GNDシールド配線162、163とを備える。ステッチ151~153は、チップ110を搭載する面としてのBGAパッケージ基板150の上面に配置される。ステッチ151~153は、それぞれ、ボンディングワイヤ181~183を介してパッド121~123に接続される。半田ボール171~173は、上面の反対側の面としてのBGAパッケージ基板150の下面に配置される。ステッチ151と半田ボール171とが信号配線161を介して接続される。ステッチ152と半田ボール172とがGNDシールド配線162を介して接続され、ステッチ153と半田ボール173とがGNDシールド配線163を介して接続される。信号配線161、GNDシールド配線162、及びGNDシールド配線163は、BGAパッケージ基板150が備える同一配線層に設けられる。GNDシールド配線162及び163が信号配線161に隣接して信号配線161の隣に設けられ、GNDシールド配線162及び163の間に信号配線161が配置される。比較例に係るBGAパッケージの実使用時において、高速動作マクロ111は通常動作状態をとる。高速動作マクロ111の通常動作状態において、高速動作マクロ111の信号出力端子から高速動作信号が出力され、高速動作マクロ111の制御信号出力端子から通常動作状態を示す制御信号141が出力される。バッファ115は、通常動作状態を示す制御信号141に基づいて、信号配線131と信号配線132とを低インピーダンスで接続する。したがって、バッファ115は、信号入力端子115aに入力される信号を信号出力端子115bから出力する動作状態をとる。したがって、高速動作マクロ111が出力した高速動作信号が信号配線132及び161によって伝送される。グラウンド電位に接続されたGNDシールド配線162及び163は、高速動作マクロ111が出力した高速動作信号を伝送する信号配線161に対するリターンパス経路を提供する。比較例に係るBGAパッケージの実使用時以外において、高速動作マクロ111はスタンバイ動作状態をとる。高速動作マクロ111のスタンバイ動作状態において、高速動作マクロ111の制御信号出力端子からスタンバイ動作状態を示す制御信号141が出力される。バッファ115は、スタンバイ動作状態を示す制御信号141に基づいて、信号配線131と信号配線132とを高インピーダンスで接続する。したがって、バッファ115は、高速動作マクロ111のスタンバイ動作状態において、信号入力端子115aに入力される信号を信号出力端子115bから出力しない非動作状態をとる。したがって、比較例に係るBGAパッケージによれば、実使用時においてGNDシールド配線162及び163によって信号配線161に関するクロストークが防止されるが、実使用時以外において半田ボール172及び173のいずれも信号用端子として利用することができない。第2の実施形態図3を参照して、本発明の第2の実施形態に係るBGAパッケージは以下に説明する点を除いて第1の実施形態に係るBGAパッケージと同様である。本実施形態において、チップ10は、ハードマクロ12の代わりにハードマクロ17を備え、出力バッファとしてのバッファ16の代わりに入力バッファとしての切り替え機能付きバッファ18を備える。ハードマクロ17の信号入力端子とバッファ18の信号出力端子18bとが信号配線33を介して接続される。バッファ18の信号入力端子18aとパッド22とが兼用配線34を介して接続される。バッファ18のグラウンド端子GND端子とGNDリング14とがGND配線35を介して接続される。コントロール回路13の制御信号出力端子がバッファ18の制御端子に接続されている。バッファ18は、グラウンド電位接続状態を指示する制御信号42に基づいて、兼用配線34とGND配線35とを低インピーダンスで接続するグラウンド電位接続状態をとる。バッファ18は、ハードマクロ接続状態を指示する制御信号42に基づいて、兼用配線34と信号配線33とを接続するハードマクロ接続状態をとる。ハードマクロ接続状態において、バッファ18は、信号入力端子18aに入力される信号を信号出力端子18bから出力する。これにより、兼用配線34及び62がハードマクロ17に接続され、兼用配線34及び62が外部からハードマクロ17に入力される信号を伝送する信号配線として機能する。本実施形態においても、第1の実施形態と同様の効果が得られる。以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されず、上記実施形態に様々な変更を行ったものも本発明に含まれる。例えば、GNDシールド配線36及び63を状況に応じて信号配線又はGNDシールド配線として機能させるために切り替え機能付きバッファ及びハードマクロを追加してもよい、また、コントロール回路13を設けずに、高速動作マクロ11の出力する制御信号41に直接基づいてバッファ16又は18がハードマクロ接続状態とGND電位接続状態とを切り替えるようにしてもよい。