"複数の電気光学装置が形成される電気光学装置用基板において、前記複数の電気光学装置のうち一の電気光学装置は、データ線駆動回路と、走査線駆動回路と、第1端子と前記データ線駆動回路とを電気的に接続し、所定電位が供給される第1定電位配線と、第2端子と前記走査線駆動回路とを電気的に接続し、前記所定電位が供給される第2定電位配線と、前記第1定電位配線に電気的に接続された第1静電気保護回路と、前記第2定電位配線に電気的に接続された第2静電気保護回路と、前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第1端子と前記第2端子とを電気的に接続する短絡配線と、を備えたことを特徴とする電気光学装置用基板。請求項1に記載の電気光学装置用基板であって、前記一の電気光学装置は、複数の配線層を有し、前記短絡配線は、前記複数の配線層のうち前記基板に最も近い配線層で接続されていることを特徴とする電気光学装置用基板。請求項1又は請求項2に記載の電気光学装置用基板であって、前記一の電気光学装置は、第3端子と前記データ線駆動回路とを電気的に接続し、前記所定電位とは異なる第2所定電位が供給される第3定電位配線と、第4端子と前記走査線駆動回路とを電気的に接続し、前記第2所定電位が供給される第4定電位配線と、前記第3定電位配線に電気的に接続された第3静電気保護回路と、前記第4定電位配線に電気的に接続された第4静電気保護回路と、前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第3端子及び前記第4端子とを電気的に接続する第2短絡配線と、を備えたことを特徴とする電気光学装置用基板。請求項1乃至請求項3のいずれか一項に記載の電気光学装置用基板を用いて形成されることを特徴とする電気光学装置。複数の電気光学装置が形成される電気光学装置用基板から電気光学装置を製造する製造方法において、前記複数の電気光学装置のうち一の電気光学装置に対応する基板上に、データ線駆動回路と、走査線駆動回路と、第1端子と前記データ線駆動回路とを電気的に接続し、所定電位が供給される第1定電位配線と、第2端子と前記走査線駆動回路とを電気的に接続し、前記所定電位が供給される第2定電位配線と、前記第1定電位配線に電気的に接続された第1静電気保護回路と、前記第2定電位配線に電気的に接続された第2静電気保護回路と、前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第1端子と前記第2端子とを電気的に接続する短絡配線と、を形成する工程と、前記短絡配線を切断する工程と、を備えたことを特徴とする電気光学装置の製造方法。請求項1乃至請求項4のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。しかしながら、特許文献1に記載のようなショートリングを用いる方法だけでなく、製造過程における周辺回路を含めた電源系の静電気保護回路の機能を強化したいという要望があった。本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。[適用例1]本適用例に係る電気光学装置用基板は、複数の電気光学装置が形成される電気光学装置用基板において、前記複数の電気光学装置のうち一の電気光学装置は、データ線駆動回路と、走査線駆動回路と、第1端子と前記データ線駆動回路とを電気的に接続し、所定電位が供給される第1定電位配線と、第2端子と前記走査線駆動回路とを電気的に接続し、前記所定電位が供給される第2定電位配線と、前記第1定電位配線に電気的に接続された第1静電気保護回路と、前記第2定電位配線に電気的に接続された第2静電気保護回路と、前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第1端子と前記第2端子とを電気的に接続する短絡配線と、を備えたことを特徴とする。この構成によれば、同じ所定電位が供給される第1端子と第2端子とを短絡配線によって電気的に接続することにより、一方の駆動回路にショートリングを設ける場合に比べて、静電気保護回路としての機能を強化することができる。具体的には、互いを接続する短絡配線によって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、製造過程において発生した静電気が一部分に集中することを防ぐことが可能となり、データ線駆動回路及び走査線駆動回路に対する静電気保護回路の機能を強化することができる。例えば、データ線駆動回路及び走査線駆動回路の中に備えられたトランジスター、半導体素子、ダイオードが静電気によって破壊されることを防ぐことができる。加えて、同じ所定電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。なお、定電位配線とは、一定の電位が与えられる配線であって、基準の電圧が与えられる配線VssやGND配線などの異なる電位が与えられる配線を含むものである。[適用例2]上記適用例に係る電気光学装置用基板において、前記一の電気光学装置は、複数の配線層を有し、前記短絡配線は、前記複数の配線層のうち前記基板に最も近い配線層で接続されていることが好ましい。この構成によれば、短絡配線を基板に近い配線層で接続する、つまり、製造過程において早い段階で短絡配線を形成することになるので、それ以降に形成される配線や回路を静電気から保護することができる。[適用例3]上記適用例に係る電気光学装置用基板において、前記一の電気光学装置は、第3端子と前記データ線駆動回路とを電気的に接続し、前記所定電位とは異なる第2所定電位が供給される第3定電位配線と、第4端子と前記走査線駆動回路とを電気的に接続し、前記第2所定電位が供給される第4定電位配線と、前記第3定電位配線に電気的に接続された第3静電気保護回路と、前記第4定電位配線に電気的に接続された第4静電気保護回路と、前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第3端子及び前記第4端子とを電気的に接続する第2短絡配線と、を備えたことが好ましい。この構成によれば、データ線駆動回路及び走査線駆動回路に静電気保護回路が接続されており、更に短絡配線を形成することによって、静電気保護回路の機能を強化することができる。よって、データ線駆動回路や走査線駆動回路に含まれるトランジスターを静電気から保護することができる。[適用例4]本適用例に係る電気光学装置は、上記に記載の電気光学装置用基板を用いて形成されることを特徴とする。この構成によれば、同じ電位である定電位配線同士が短絡配線によって接続されているので、電位を固定することができ、同じ電位の配線によって静電気を分散させることが可能となる。よって、一部分に電荷が集中することを防ぐことができ、トランジスターなどが静電気によって破壊されることを防ぐことができる。[適用例5]本適用例に係る電気光学装置の製造方法は、複数の電気光学装置が形成される電気光学装置用基板から電気光学装置を製造する製造方法において、前記複数の電気光学装置のうち一の電気光学装置に対応する基板上に、データ線駆動回路と、走査線駆動回路と、第1端子と前記データ線駆動回路とを電気的に接続し、所定電位が供給される第1定電位配線と、第2端子と前記走査線駆動回路とを電気的に接続し、前記所定電位が供給される第2定電位配線と、前記第1定電位配線に電気的に接続された第1静電気保護回路と、前記第2定電位配線に電気的に接続された第2静電気保護回路と、前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第1端子と前記第2端子とを電気的に接続する短絡配線と、を形成する工程と、前記短絡配線を切断する工程と、を備えたことを特徴とする。この方法によれば、同じ所定電位が供給される第1端子と第2端子とを短絡配線によって電気的に接続することにより、静電気保護回路としての機能を強化することができる。具体的には、互いを接続する短絡配線によって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、製造過程において発生した静電気が一部分に集中することを防ぐことが可能となり、データ線駆動回路及び走査線駆動回路を含む周辺回路に対する静電気保護回路の機能を強化することができる。例えば、データ線駆動回路及び走査線駆動回路の中に備えられたトランジスター、半導体素子、ダイオードが静電気によって破壊されることを防ぐことができる。加えて、同じ所定電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。[適用例6]本適用例に係る電子機器において、上記に記載の電気光学装置を備えたことを特徴とする。この構成によれば、製造過程における静電気対策が強化され、歩留まりよく製造可能な電気光学装置を備えているので、高いコストパフォーマンスを有する電子機器を提供することができる。以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。<マザー基板の構成>図1は、電気光学装置用基板としてのマザー基板の構成を示す模式平面図である。図2は、図1に示すマザー基板のA部を拡大して示す拡大平面図である。以下、マザー基板の構成を、図1及び図2を参照しながら説明する。図1に示すように、マザー基板100は、例えば、液晶装置11図3参照を製造する際に用いられるものであり、液晶装置11を構成する一対の基板のうち一方の基板例えば、素子基板が複数個分、マトリクス状に面付けされる。マザー基板100の大きさは、例えば、8インチである。マザー基板100の厚みは、例えば、1.2mmである。マザー基板100の材質は、例えば、石英である。なお、マザー基板100は、平面的に円形であることに限定されず、円周の一部が切り欠かれたオリフラを有する形状であってもよい。図2に示すように、各液晶装置11には、表示領域19の周辺に、周辺回路としてのデータ線駆動回路22、走査線駆動回路24、及び外部接続用端子23が形成されている。データ線駆動回路22及び走査線駆動回路24と外部接続用端子23とは、互いに信号配線29によって、電気的に接続されている。以下、マザー基板100に処理を施し、最終的に形成される液晶装置11の構造について説明する。<電気光学装置の構成>図3は、電気光学装置としての液晶装置の構造を示す模式平面図である。図4は、図3に示す液晶装置のC-C線に沿う模式断面図である。以下、液晶装置の構造を、図3及び図4を参照しながら説明する。図3及び図4に示すように、液晶装置11は、例えば、薄膜トランジスター以下、TFTThinFilmTransistor素子と称する。を画素のスイッチング素子として用いたTFTアクティブマトリクス方式の液晶装置である。液晶装置11は、一対の基板を構成する素子基板200と対向基板300とが、平面視略矩形枠状のシール材14を介して貼り合わされている。素子基板200を構成する第1基板12及び対向基板300を構成する第2基板13は、例えば、ガラスや石英などの透光性材料から構成されている。液晶装置11は、シール材14に囲まれた領域内に液晶層15が封入された構成になっている。なお、シール材14には液晶を注入するための注入口16が設けられ、注入口16は封止材17により封止されている。液晶層15としては、例えば、正の誘電率異方性を有する液晶材料が用いられる。液晶装置11は、シール材14の内周近傍に沿って遮光性材料からなる平面視矩形枠状の額縁遮光膜18が第2基板13に形成されており、この額縁遮光膜18の内側の領域が表示領域19となっている。額縁遮光膜18は、例えば、遮光性材料であるアルミAlで形成されており、第2基板13側の表示領域19の外周を区画するように設けられている。表示領域19内には、画素領域21がマトリクス状に設けられている。画素領域21は、表示領域19の最小表示単位となる1画素を構成している。シール材14の外側の領域には、データ線駆動回路22及び外部接続用端子23が第1基板12の一辺図3における下側に沿って形成されている。また、シール材14の内側の領域には、この一辺に隣接する二辺に沿って走査線駆動回路24がそれぞれ形成されている。第1基板12の残る一辺図1における上側には、検査回路25が形成されている。第2基板13側に形成された額縁遮光膜18は、例えば、第1基板12上に形成された走査線駆動回路24及び検査回路25に対向する位置言い換えれば、平面的に重なる位置に形成されている。一方、対向基板300の各角部例えば、シール材14のコーナー部の4箇所には、素子基板200と対向基板300との間の電気的導通をとるための上下導通端子26が配設されている。また、図4に示すように、第1基板12の液晶層15側には、複数の画素電極27が形成されており、これら画素電極27を覆うように第1配向膜28が形成されている。画素電極27は、ITOIndiumTinOxide等の透明導電材料からなる導電膜である。一方、第2基板13の液晶層15側には、格子状の遮光膜BM:ブラックマトリクス図示せずが形成され、その上に平面ベタ状の共通電極31が形成されている。そして、共通電極31上には、第2配向膜32が形成されている。共通電極31は、ITO等の透明導電材料からなる導電膜である。液晶装置11は透過型であって、素子基板200及び対向基板300における光の入射側と出射側とにそれぞれ偏光板図示せず等が配置されて用いられる。なお、液晶装置11の構成は、これに限定されず、反射型や半透過型の構成であってもよい。図5は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の電気的な構成を、図5を参照しながら説明する。図5に示すように、液晶装置11は、表示領域19を構成する複数の画素領域21を有している。各画素領域21には、それぞれ画素電極27が配置されている。また、画素領域21には、TFT素子33が形成されている。TFT素子33は、画素電極27へ通電制御を行うスイッチング素子である。TFT素子33のソース側には、データ線34が電気的に接続されている。データ線34には、例えば、データ線駆動回路22図3参照から画像信号S1,S2,...,Snが供給されるようになっている。また、TFT素子33のゲート電極35は、走査線41に電気的に接続されている。走査線41には、例えば、走査線駆動回路24図3参照から所定のタイミングでパルス的に走査信号G1,G2,...,Gmが供給されるようになっている。また、TFT素子33のドレイン側には、画素電極27が電気的に接続されている。走査線41から供給された走査信号G1,G2,...,Gmにより、スイッチング素子であるTFT素子33が一定期間だけオン状態となることで、データ線34から供給された画像信号S1,S2,...,Snが、画素電極27を介して画素領域21に所定のタイミングで書き込まれるようになっている。画素領域21に書き込まれた所定レベルの画像信号S1,S2,...,Snは、画素電極27と共通電極31図4参照との間で形成される液晶容量で一定期間保持される。なお、保持された画像信号S1,S2,...,Snがリークするのを防止するために、画素電極27と容量線36との間に蓄積容量37が形成されている。このように、液晶層15に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層15に入射した光が変調されて、画像光が生成されるようになっている。図6は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図6を参照しながら説明する。なお、図6は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。また、図6は、液晶装置を構成する素子基板及び対向基板のうち素子基板のみを示している。図6に示すように、液晶装置11は、素子基板200と、図示しない対向基板300とを有する。素子基板200の第1基板12上には、TiチタンやCrクロム等からなる走査線下側遮光膜41が形成されており、上記したようにゲート電極35にコンタクトホールを介して電気的に接続され走査線として機能している。走査線41は、平面的にストライプ状にパターニングされており、各画素領域21の開口領域の一部を規定している。第1基板12及び走査線41上には、シリコン酸化膜等からなる下地絶縁膜42が形成されている。下地絶縁膜42上には、TFT素子33及びゲート電極35等が形成されている。TFT素子33は、例えば、LDDLightlyDopedDrain構造を有しており、ポリシリコン等からなる半導体層43と、半導体層43上に形成されたゲート絶縁膜44と、ゲート絶縁膜44上に形成されたポリシリコン膜等からなるゲート電極35とを有する。上記したように、ゲート電極35は、走査線41に電気的に接続されている。また、走査線41と同層には、後述する、外部接続用端子23間を接続する短絡配線66が接続されている。半導体層43は、チャネル領域43aと、低濃度ソース領域43bと、低濃度ドレイン領域43cと、高濃度ソース領域43dと、高濃度ドレイン領域43eとを備えている。チャネル領域43aは、ゲート電極35からの電界によりチャネルが形成される。ゲート絶縁膜44上には、シリコン酸化膜等からなる第1層間絶縁膜45が形成されている。TFT素子33の高濃度ソース領域43dは、第1層間絶縁膜45上に形成された中継層46と、コンタクトホール47を介して電気的に接続されている。一方、高濃度ドレイン領域43eは、中継層46と同層に形成された中継層51に、コンタクトホール52を介して電気的に接続されている。中継層46は、第2層間絶縁膜53上に形成されたデータ線34と、コンタクトホール54を介して電気的に接続されている。一方、中継層51は、データ線34と同層に形成された中継層55に、コンタクトホール56を介して電気的に接続されている。中継層55は、更に、コンタクトホール56を介して、後述する容量電極57と同層に設けられた中継層58と電気的に接続されている。また中継層58は、コンタクトホール59を介して、画素電極27と電気的に接続されている。即ち、TFT素子33の高濃度ドレイン領域43eと画素電極27とは、中継層51、中継層55、及び中継層58を順に介して、電気的に中継接続されている。データ線34及び中継層55の上層側には、第3層間絶縁膜61を介して蓄積容量62が形成されている。蓄積容量62を液晶容量に並列に電気的に接続することで、画素電極27の電圧を、実際に画像信号が印加されている時間よりも、例えば3桁も長い時間だけ保持することが可能となり、液晶素子の保持特性が改善されるため、高コントラスト比を有する液晶装置11を実現することができる。容量電極57は、液晶容量に電気的に並列に接続された蓄積容量62の片方の電極として機能すると共に、固定電位に保持されている。容量電極57は、例えばITO等の透明電極によって構成されている。このため、容量電極57を、開口領域を含む表示領域19に重なるように形成しても、開口領域における光透過率が低下することを抑えることができる。容量電極57上には、誘電体膜63が形成されている。誘電体膜63は、容量電極57上を覆うようにベタ状に形成されている。尚、誘電体膜63は透明な誘電性材料である窒化シリコン等で構成されるため、誘電体膜63を、開口領域を含む表示領域19に広く形成しても、開口領域における光透過率が低下することを抑えることができる。尚、誘電体膜63の膜厚が薄いほうが、蓄積容量62の容量値を高めるためにはより好ましい。また容量電極57上には、蓄積容量62を画素間で分離するための容量分離膜64が形成されている。蓄積容量62の容量値は、容量分離膜64の面積を増減させることによって、調整することができる。容量分離膜64上には、画素電極27が形成されている。画素電極27は、データ線34及び走査線35によってマトリクス状に区分けされた画素毎に、島状に形成されている。尚、ここでの図示は省略しているが、画素電極27上には、液晶層15図4参照に含まれる液晶分子の配向状態を規制するための第1配向膜28図4参照が形成されている。蓄積容量62は、各々が透明な容量電極57、誘電体膜63及び画素電極27によって構成されているため、開口領域を狭めることもなく、画素のうち開口領域が占める割合である開口率を低下させることもない。加えて、このような蓄積容量62によれば、開口領域に蓄積容量62を形成可能であるため、非開口領域にのみ蓄積容量を形成する場合に比べてその容量値を増大させることが可能である。図示しないが、対向基板300における第2基板13の液晶層15に面する側には、アルミニウム等からなるブラックマトリクスBM:図示せずが形成されており、その上には、シリコン酸化膜SiO2が形成されている。更に、シリコン酸化膜上には、透明な共通電極31図4参照が全面に形成されており、ITOなどからなる共通電極31を覆って第2配向膜32図4参照が形成されている。図7は、図2におけるマザー基板のB部外部接続用端子の周辺を拡大して示す模式平面図である。図8は、静電気保護回路の例を示す等価回路図である。以下、外部接続用端子の周辺の構造、及び静電気保護回路の構造を、図7及び図8を参照しながら説明する。図7に示すように、外部接続用端子23は、複数の外部接続用端子23を有し、表示領域19の周辺に設けられた周辺回路データ線駆動回路22や走査線駆動回路24などと信号配線29によって、電気的に接続されている。信号配線29の一部は、一定の電位所定電位が与えられる電源配線である。電源配線は、例えば、GNDレベルのVssx及びVssyと、15V電位のVddx及びVddyとに接続されている。以下、GNDレベルのVssx及びVssyを例に説明する。複数の外部接続用端子23は、第1端子としての第1外部接続用端子23aVssxと第2端子としての第2外部接続用端子23bVssyとを有する。第1外部接続用端子23aは、例えば、データ線駆動回路22の第1定電位配線に接続されている。また、第2外部接続用端子23bは、例えば、走査線駆動回路24の第2定電位配線に接続されている。なお、上記したVddxは、データ線駆動回路22に電気的に接続されている。また、Vddyは、走査線駆動回路24に電気的に接続されている。第1外部接続用端子23aとデータ線駆動回路22とを接続する第1定電位配線には、図8に示すような、静電気保護回路71a第1静電気保護回路が電気的に接続されている。第2外部接続用端子23bと走査線駆動回路24とを接続する第2定電位配線には、同じく図8に示すような、静電気保護回路71b第2静電気保護回路が電気的に接続されている。データ線駆動回路22に供給される各種信号シフトレジスターのスタートパルスであるDXやシフトレジスターのシフト方向を制御するDIRXなどについて、VddxとVssxとに接続された静電気保護回路71aを備えている。走査線駆動回路24に供給される各種信号DYやDIRYなどについて、VddyとVssyとに接続された静電気保護回路71bを備えている。なお、データ線駆動回路22に接続される電源配線と走査線駆動回路24に接続される電源配線とが異なる2つの端子である第1外部接続用端子23aと第2外部接続用端子23bとに分かれて設けられているのは、液晶装置11が動作する際に、同じ電位であっても外部から別々に電源供給されることでデータ線駆動回路22と走査線駆動回路24の動作ノイズが相互に影響を及ぼさないようにするためである。そして、同じ電位である第1外部接続用端子23aと第2外部接続用端子23bとは、スクライブライン65より外側電気光学装置と電気光学装置との間において、静電気から保護するための配線として用いられる短絡配線66によって電気的に接続されている。具体的には、短絡配線66は、マザー基板100から複数の液晶装置11に切り出す際のスクライブライン65より外側を跨いで繋がっている。つまり、マザー基板100を複数の液晶装置11に分断することにより、短絡配線66によって接続されている第1外部接続用端子23aと第2外部接続用端子23bとが、電気的に遮断されることになる。短絡配線66は、例えば、アルミニウムやポリシリコンなどの低抵抗配線である。このように、マザー基板100を分断する前の液晶装置11を製造する工程において、同じ電位が印加される第1外部接続用端子23aと第2外部接続用端子23bとが、短絡配線66によって電気的に接続されていることにより、静電気保護回路の機能を強化することが可能となる。すなわち、データ線駆動回路22に接続される電源配線に設けられた静電気保護回路と、走査線駆動回路24に接続される電源配線に設けられた静電気保護回路とが合わさることで、より効果的に機能する。よって、配線やコンタクトホールなどを形成する際に静電気が発生したとしても、同電位の配線によって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、静電気が一部分の配線に集中することを防ぐことが可能となり、データ線駆動回路22及び走査線駆動回路24に対する静電気保護回路の機能を強化することができる。例えば、データ線駆動回路22及び走査線駆動回路24の中に備えられたTFT素子トランジスターが静電気によって破壊されることを防ぐことができる。また、同電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。<電気光学装置の製造方法>図9は、電気光学装置としての液晶装置の製造方法を工程順に示すフローチャートである。図10は、液晶装置の製造方法のうち一部の工程を示す模式平面図である。以下、液晶装置の製造方法を、図9及び図10を参照しながら説明する。最初に、素子基板200側の製造方法を説明する。ステップS11では、石英基板などからなる第1基板12上にTFT素子33等を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第1基板12上にTFT素子33などを形成する。更に、図10a、bに示すように、上記したTFT素子33などの形成と同時に、第1外部接続用端子23aと第2外部接続用端子23bとを電気的に接続するために短絡配線66を形成する。具体的には、短絡配線66は、例えば、走査線41と同層に形成する。これにより、静電気保護回路の機能を強化することが可能となり、この後に配線やコンタクトホール図6参照などを形成することによって発生する静電気によって、周辺回路としてのデータ線駆動回路22や走査線駆動回路24に含まれるTFT素子などが静電気破壊することを抑えることができる。また、短絡配線66を第1基板12により近い配線層好ましくは、最も近い配線層で接続することが望ましい。このようにすることにより、製造過程において早い段階で短絡配線66を形成するので、それ以降に形成する配線やコンタクトホールなどに対して静電気から保護することができる。ステップS12では、画素電極27を形成する。具体的には、TFT素子33等の形成と同様に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第1基板12上のTFT素子33の上方に画素電極27を形成する。ステップS13では、画素電極27の上方に第1配向膜28を形成する。第1配向膜28の製造方法としては、例えば、酸化シリコンSiO2などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、素子基板200側が完成する。次に、対向基板300側の製造方法を説明する。まず、ステップS21では、石英基板等の透光性材料からなる第2基板13上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、共通電極31を形成する。ステップS22では、共通電極31上に第2配向膜32を形成する。第2配向膜32の製造方法は、第1配向膜28と同様であり、例えば、斜方蒸着法を用いる。以上により、対向基板300側が完成する。次に、素子基板200と対向基板300とを貼り合わせる方法を説明する。ステップS31では、素子基板200上にシール材14を塗布する。詳しくは、素子基板200とディスペンサー吐出装置でも可能との相対的な位置関係を変化させて、素子基板200における表示領域19の周縁部に表示領域19を囲むようにシール材14を塗布する。ステップS32では、素子基板200と対向基板300とを貼り合わせる。具体的には、素子基板200に塗布されたシール材14を介して素子基板200と対向基板300とを貼り合わせる。より具体的には、互いの基板12,13の平面的な縦方向や横方向の位置精度を確保しながら行う。ステップS33では、注入口16図3参照から構造体の内部に液晶を注入し、その後、注入口16を封止する。封止には、例えば、樹脂等の封止材17が用いられる。ステップS34では、マザー基板100から複数の液晶装置11に分断する。具体的には、図10cに示すように、スクライブライン65に沿って分断することにより、複数の液晶装置11に切り出されると共に、短絡配線66が配線66aと配線66bとに切断され、第1外部接続用端子23aと第2外部接続用端子23bとが電気的に遮断される。これにより、第1外部接続用端子23aと第2外部接続用端子23bとの間で、一方の端子から他方の端子にノイズがのることを抑えることができる。以上により、液晶装置11が完成する。<電子機器の構成>図11は、上記した液晶装置を備えた電子機器の一例として液晶プロジェクターの構成を示す模式図である。以下、液晶装置を備えた液晶プロジェクターの構成を、図11を参照しながら説明する。図11に示すように、液晶プロジェクター901は、上記した液晶装置11が採用された液晶モジュールを3つ配置し、それぞれRGB用のライトバルブ911R,911G,911Bとして用いた構造となっている。詳しくは、メタルハイドロランプ等の白色光源のランプユニット912から投射光が発せられると、3枚のミラー913及び2枚のダイクロイックミラー914によって、RGBの三原色に対応する光成分R,G,Bに分けられ、各色に対応するライトバルブ911R,911G,911Bにそれぞれ導かれる。特に光成分Bは、長い光路による光損失を防ぐために、入射レンズ915、リレーレンズ916、出射レンズ917からなるリレーレンズ系918を介して導かれる。ライトバルブ911R,911G,911Bによりそれぞれ変調された三原色に対応する光成分R,G,Bは、ダイクロイックプリズム919により再度合成された後、投射レンズ920を介して、スクリーン921にカラー画像として投射される。なお、上記したように、3つの液晶モジュールを配置した液晶プロジェクター901に限定されず、例えば、1つの液晶モジュールを配置した液晶プロジェクターに適用するようにしてもよい。このような構成の液晶プロジェクター901は、上記した液晶装置11が採用された液晶モジュールを介すことによって、かかるコストを抑え、効率よく組み立てることができる。なお、液晶装置11を備えた電子機器は、上記した液晶プロジェクター901の他、高精細EVFElectricViewFinder、携帯電話機、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、テレビ、ディスプレイ、車載機器、オーディオ機器、照明機器などの各種電子機器に用いることができる。以上詳述したように、本実施形態の液晶装置11、液晶装置11の製造方法、及び電子機器によれば、以下に示す効果が得られる。1本実施形態の液晶装置11によれば、データ線駆動回路22と走査線駆動回路24の電源配線第1外部接続用端子23a及び第2外部接続用端子23bを短絡配線66によって電気的に接続することにより、静電気保護回路としての機能を強化することができる。具体的には、互いに接続された第1外部接続用端子23a及び第2外部接続用端子23bによって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、製造過程において発生した静電気が一部分に集中することを防ぐことが可能となり、データ線駆動回路22及び走査線駆動回路24に対する静電気保護回路の機能を強化することができる。例えば、データ線駆動回路22及び走査線駆動回路24の中に備えられたトランジスター、半導体素子、ダイオードが静電気によって破壊されることを防ぐことができる。加えて、電源配線のような同電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。2本実施形態の液晶装置11によれば、短絡配線66を第1基板12に近い配線層例えば、走査線35と同層で接続する、つまり、製造過程において早い段階で短絡配線66を形成することになるので、それ以降に形成される配線や回路を静電気から保護することができる。3本実施形態の液晶装置11の製造方法によれば、電源配線信号配線29、第1外部接続用端子23a及び第2外部接続用端子23bを短絡配線66によって電気的に接続することにより、静電気保護回路としての機能を強化することができる。具体的には、互いに接続された電源配線信号配線29によって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、製造過程において発生した静電気が一部分に集中することを防ぐことが可能となり、データ線駆動回路22及び走査線駆動回路24を含む周辺回路に対する静電気保護回路の機能を強化することができる。例えば、データ線駆動回路22及び走査線駆動回路24の中に備えられたトランジスター、半導体素子、ダイオードが静電気によって破壊されることを防ぐことができる。加えて、電源配線のような同電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。4本実施形態の電子機器によれば、製造過程における静電気対策が強化され、歩留まりよく製造可能な液晶装置11を備えているので、高いコストパフォーマンスを有する電子機器を提供することができる。なお、実施形態は上記に限定されず、以下のような形態で実施することもできる。変形例1上記したように、短絡配線66は、データ線駆動回路22及び走査線駆動回路24の電源配線の一つであるGNDに接続することに代えて、電源配線のうち所定電位とは異なる第2所定電位15V程度が与えられる配線Vddx、Vddy同士を接続するようにしてもよい。具体的には、データ線駆動回路22の配線Vddx、第3定電位配線と走査線駆動回路24の配線Vddy、第4定電位配線とが、それぞれの外部接続用端子23第3端子、第4端子を介して電気的に接続されている。第3端子とデータ線駆動回路22とを接続する第3定電位配線には、第3静電気保護回路が電気的に接続されている。第4端子と走査線駆動回路24とを接続する第4定電位配線には、第4静電気保護回路が電気的に接続されている。そして、同じ所定電位の第3端子と第4端子とが、第2短絡配線によって電気的に接続されている。これによれば、同じ電位である電源配線同士を接続するので、電位を固定することができ、同じ電位の配線によって静電気を分散させることが可能となる。よって、一部分に電荷が集中することを防ぐことができ、トランジスターなどが静電気によって破壊されることを防ぐことができる。変形例2上記したように、静電気から保護する対象は、データ線駆動回路22及び走査線駆動回路24に備えられたTFT素子トランジスターに限定されず、駆動回路内に設けられた半導体素子やダイオードなども含まれる。"