上位バッファから出力されるクロック信号を伝搬する複数のクロックパスの遅延値を算出する遅延値算出手段と、前記遅延値算出手段により算出された前記遅延値に基づいて、前記上位バッファと複数の下位バッファとを接続する複数のクロック信号線が非等長となるように、前記上位バッファを移動させるバッファ移動手段と、を備えるレイアウト装置。前記遅延値算出手段により算出された前記遅延値に基づいて、前記複数のクロックパス間のスキュー値を算出するスキュー値算出手段と、前記バッファ移動手段が、前記上位バッファを移動させた状態で、前記スキュー値算出手段により算出されたスキュー値に基づいて、前記複数のクロック信号線に隣接する隣接配線のレイアウトを変更するレイアウト変更手段と、をさらに備える請求項1に記載のレイアウト装置。前記クロック信号線における配線長と遅延値とが対応付けられた第1のパラメータテーブルと、所定の距離離れた前記隣接配線が設けられた状態の前記クロック信号線における配線長と遅延値とが対応付けられた第2のパラメータテーブルと、を格納する記憶手段をさらに備え、前記遅延値算出手段は、前記第1及び第2のパラメータテーブルを参照して、前記遅延値を算出する請求項2に記載のレイアウト装置。前記バッファ移動手段は、前記複数のクロック信号線が等長である状態における前記遅延値に基づいて、前記複数のクロック信号線が等長である状態から、前記複数のクロック信号線が非等長となるように、前記上位バッファを移動させる請求項1~3のいずれか一項に記載のレイアウト装置。上位バッファから出力されるクロック信号を伝搬する複数のクロックパスの遅延値を算出し、算出した前記遅延値に基づいて、前記上位バッファと当該上位バッファの下位側に位置する複数の下位バッファとを接続する複数のクロック信号線の距離が非等長となるように、前記上位バッファを移動させるレイアウト方法。特許文献1及び2に記載の技術は、いずれもシールド配線がクロック配線に与える影響のみを用いて遅延値を調整している。具体的には、一番遅いクロックパスの遅延値に他のクロックパスの遅延値を合わせるように、シールド配線の配線パタンを変更し、スキュー値を調整している。つまり、他のクロックパスの遅延値を遅くすることでしかスキュー値の調整ができず、遅延調整の範囲が限られてしまうという問題があった。本発明にかかるレイアウト装置は、上位バッファから出力されるクロック信号を伝搬する複数のクロックパスの遅延値を算出する遅延値算出手段と、前記遅延値算出手段により算出された前記遅延値に基づいて、前記上位バッファと複数の下位バッファとを接続する複数のクロック信号線が非等長となるように、前記上位バッファを移動させるバッファ移動手段と、を備えるものである。このような構成により、上位バッファと下位バッファとの配線長を変更できる。その結果、クロックパスの遅延値の調整において、遅延値を長くするだけでなく、短くすることもでき、広範な範囲で遅延値を調整することができる。本発明にかかるレイアウト方法は、上位バッファから出力されるクロック信号を伝搬する複数のクロックパスの遅延値を算出し、算出した前記遅延値に基づいて、前記上位バッファと当該上位バッファの下位側に位置する複数の下位バッファとを接続する複数のクロック信号線の距離が非等長となるように、前記上位バッファを移動させるものである。このような構成により、上位バッファと下位バッファとの配線長を変更できる。その結果、クロックパスの遅延値の調整において、遅延値を長くするだけでなく、短くすることもでき、広範な範囲で遅延値を調整することができる。本発明によれば、広範な範囲で遅延値を調整可能なレイアウト装置及びレイアウト方法を提供することができる。以下、図面を参照して本発明の実施の形態について説明する。本実施の形態にかかるシステム構成例を図1に示す。図1に示すシステムは、レイアウト装置1と、サーバ2と、を備える。レイアウト装置1と、サーバ2とは、インターネット3を介して接続される。サーバ2には、ROMReadOnlyMemoryやRAMRandomAccessMemory等の記録媒体4が設けられており、CAD設計ツールが格納されている。レイアウト装置1は、インターネット3を介して、サーバ2からCAD設計ツールをインストールすることにより、半導体集積回路のレイアウト設計を行うための機能を備える。図1に示すように、レイアウト装置1は、記憶部11と、遅延値算出部12と、スキュー値算出部13と、バッファ移動部14と、配線レイアウト変更部15と、を備える。これらの機能ブロックは、レイアウト装置1内のCPU図示省略と接続されている。そして、当該CPUは、記憶部11に格納されたプログラムに応じて、上記の各機能部に対して各種の処理動作の実行を指示する。記憶部11は、例えば、RAM等であり、遅延値を算出するためのパラメータを格納している。遅延値算出部12は、記憶部11に格納されたパラメータを参照して、クロックパスの遅延値を算出する。スキュー値算出部13は、遅延値算出部12が算出した遅延値に基づいて、クロックパス間のスキュー値を算出する。バッファ移動部14は、遅延値算出部12が算出した遅延値に基づいて、上位CTSバッファと複数の下位CTSバッファとを接続する複数のクロック信号線が非等長となるように、上位CTSバッファの配置位置を移動させる。配線レイアウト変更部15は、スキュー値算出部13により算出されたスキュー値に基づいて、上位CTSバッファに接続された複数のクロック信号線に対する隣接配線のレイアウトを変更する。続いて、図2に示すフローチャートを参照して、レイアウト装置1の動作を説明する。図2のフローチャートは、レイアウト設計全体のフローを示すフローチャートである。まず、レイアウト装置1のユーザが、ネット情報、チップサイズ等の製品情報、及びセル情報等のレイアウト設計に必要なデータをレイアウト装置1に入力するステップS101。次に、レイアウト装置1は、入力されたデータに基づいて、F/Fや論理回路等のセルを配置しステップS102、CTSバッファを配置するステップS103。そして、レイアウト装置1は、配置したセル及びCTSバッファを配線するステップS104。なお、ステップS101のデータ入力、ステップS102のセルの配置、及びステップS104の配線処理は、当業者に広く知られている処理であるため、詳細な説明を省略する。すなわち、本発明は、ステップS103のCTSバッファの配置に特徴を有する。ステップS103の詳細な処理について、図3に示すフローチャート及び図5のクロックツリーの構成例を参照して説明する。まず、上位CTSバッファ100の下位側が一定の負荷容量となるように、下位CTSバッファをグル―プ分けするステップS201。図5においては、下位CTSバッファ10、20、30、及び40が一つのグループとしてまとめられている。なお、下位CTSバッファ10~40とは、上位CTSバッファ100と接続され、上位CTSバッファ100よりも下位側クロックツリーの末端側に位置するバッファである。次に、上位CTSバッファ100から下位CTSバッファ10~40までの各クロック信号線101~104が等長配線となるように、上位CTSバッファ100を配置するステップS202。図5に示す例では、各クロック信号線101~104が等長配線となる配置位置98に上位CTSバッファ100を配置する。配置位置98に上位CTSバッファ100が配置された状態で、遅延値算出部12は、クロック信号線101~104を通るクロックパスの遅延値を算出するステップS203。つまり、遅延値算出部12は、F/F50から上位CTSバッファ100までの遅延値を算出する。このとき、遅延値算出部12は、記憶部11に格納されたパラメータAを用いて、クロック信号線101~104を通るクロックパスの遅延値を算出する。なお、パラメータAとは、クロック信号線に隣接してシールド配線300が設けられている状態における、クロック信号線の配線長とその遅延値とが対応付けられて格納されたパラメータテーブル第2のパラメータテーブルである図6参照。図5において、上位CTSバッファ100が配置位置98に配置されている場合、各クロック信号線101~104の長さは等長であり、それぞれの配線長は0.75mmとする。遅延値算出部12は、パラメータAを参照して、クロック信号線101~104の遅延値は5nsと算出する。さらに、図5において、下位CTSバッファ10、30の遅延値を3nsとし、下位CTSバッファ20、40の遅延値を1nsとする。すると、上位CTSバッファ100から下位CTSバッファ10、30を通るクロックパスの遅延値は、それぞれ5ns3ns=8nsとなる。一方、上位CTSバッファ100から下位CTSバッファ20、40を通るクロックパスの遅延値は、それぞれ5ns1ns=6nsとなる。スキュー値算出部13は、遅延値算出部12が算出した各クロックパスの遅延値に基づいて、各クロックパス間の最大スキュー値を算出する。そして、スキュー値算出部13は、算出した最大スキュー値が要求スキュー値半導体集積回路の設計上、要求されるスキュー値以下となるか否かを判定するステップS204。なお、最大スキュー値は、各クロックパスの遅延値の最大値と最小値との差分の値である。算出した最大スキュー値が要求スキュー値以下である場合ステップS204:Yes、ステップS103のCTSバッファの配置工程を終了する。すなわち、レイアウト装置1は、上位CTSバッファ100の現在の位置等長配線となる配置位置98を上位CTSバッファ100の配置位置として確定する。一方、算出した最大スキュー値が要求スキュー値を超える場合ステップS204:No、バッファ移動部14は、上位CTSバッファ100を移動させる処理を行うステップS205。なお、図3に示したフローは、CTSバッファ1段分の配置位置を決めるフローであり、CTSバッファが複数段ある場合、その段数分だけ図3のフローを繰り返す。本実施の形態においては、要求スキュー値が1nsとする。図5における最大スキュー値は、最大遅延値8nsと最小遅延値6nsとの差分であるため2nsとなる。そのため、最大スキュー値が要求スキュー値を超えるため、ステップS205に進み、上位CTSバッファ100の移動処理が行われる。ここで、ステップS205における上位CTSバッファ100の移動処理について、図4のフローチャートを参照して詳細に説明する。図4に示すフローチャートは、ステップS205の詳細なフローである。まず、バッファ移動部14が、遅延値算出部12が算出した各クロックパスの遅延値に基づいて、クロック信号線101~104が非等長となるように、上位CTSバッファ100を移動させるステップS301。具体的には、バッファ移動部14は、最大遅延値のクロックパスの配線上において、上位CTSバッファ100を下位CTSバッファの配置方向下位側に移動させる。図5においては、最大遅延値のクロックパスは、クロック信号線101及び下位CTSバッファ10を通るクロックパスと、クロック信号線103及び下位CTSバッファ30を通るクロックパスである。そのため、バッファ移動部14は、クロック信号線101またはクロック信号線103上で、上位CTSバッファ100を下位側に移動させる。図5においては、バッファ移動部14は、下位CTSバッファ10の方向、つまり、配置位置98から配置位置99へと上位CTSバッファ100を移動させている。これにより、上位CTSバッファ100は下位CTSバッファ10に近づくように移動する。言い換えると、上位CTSバッファ100は、下位CTSバッファ102~104から遠ざかるように移動する。なお、上位CTSバッファ100の移動距離は、レイアウト設計時に要求される調整間隔等により適宜設定される。図5においては、上位CTSバッファ100を下位CTSバッファ10に向けて0.25mmだけ移動させるものとする。上位CTSバッファ100が移動すると、レイアウト装置1は、移動後の上位CTSバッファ100から下位バッファ10~40までのクロック信号線101~104の配線長を算出するステップS302。そして、遅延値算出部12は、クロック信号線101~104の配線長に基づいて、パラメータAを参照し、各クロックパスの遅延値を算出するステップS303。クロック信号線101の配線長が、上位CTSバッファ100が移動したことにより、0.75mmから0.50mmに変化したとすると、クロック信号線101の遅延値は4nsとなる。下位CTSバッファ10の遅延値は、上記と同様に3nsとすると、クロック信号線101を通るクロックパスの遅延値は4ns3ns=7nsとなる。クロック信号線102、104の配線長が、上位CTSバッファ100が移動したことにより、0.75mmから1.00mmに変化したとすると、クロック信号線102、104の遅延値は6nsとなる。下位CTSバッファ20、40の遅延値は、上記と同様に1nsとすると、クロック信号線102、104を通るクロックパスの遅延値は6ns1ns=7nsとなる。クロック信号線103の配線長が、上位CTSバッファ100が移動したことにより、0.75mmから1.00mmに変化したとすると、クロック信号線103の遅延値は6nsとなる。下位CTSバッファ30の遅延値は、上記と同様に3nsとすると、クロック信号線103を通るクロックパスの遅延値は6ns3ns=9nsとなる。このように、各クロックパスの遅延値に基づいて、クロック信号線101~104が非等長となるように、上位CTSバッファ100を移動させることにより、最も遅いクロックパスにおけるクロック信号線を短くすることができる。これにより、最も遅いクロックパスの遅延値を早くことができる。つまり、上位CTSバッファ100を移動させることにより、遅延が短いクロックパスの遅延値を長くするだけでなく、遅延が長いクロックパスの遅延値を短くすることができる。したがって、広範な範囲で遅延値を調整することができる。各クロックパスの遅延値が算出されると、スキュー値算出部13が、最大スキュー値を算出する。そして、スキュー値算出部13は、最大スキュー値が要求スキュー値以下であるか否かを判定するステップS304。算出した最大スキュー値が要求スキュー値以下である場合ステップS304:Yes、ステップS103のCTSバッファの配置工程を終了する。すなわち、レイアウト装置1は、上位CTSバッファ100の現在の位置非等長配線となる配置位置99を上位CTSバッファ100の配置位置として確定する。一方、算出した最大スキュー値が要求スキュー値を超える場合ステップS304:No、遅延値算出部12は、上位CTSバッファ100が配置位置99に配置された状態で、パラメータBを参照して、一部のクロックパスの遅延値を再度算出するステップS305。なお、パラメータBとは、シールド配線無しのクロック信号線の配線長とその遅延値とが対応付けられて格納されたパラメータテーブル第1のパラメータテーブルである図7参照。図5においては、最大スキュー値は、最大遅延値9nsと最小遅延値7nsとの差分であるため2nsとなり、要求スキュー値の1nsを超える。そのため、遅延値算出部12は、パラメータBを参照して、各クロックパスのうち、一番遅いクロックパスクロック信号線103を通るクロックパスの遅延値を算出する。当該一番遅いクロックパスの遅延値は、配線長1.00mmのクロック信号線103の遅延値5nsと、下位CTSバッファ30の遅延値3nsとの合計により、8nsとなる。スキュー値算出部13は、最大スキュー値を算出する。具体的には、最大スキュー値は、最大遅延値のクロックパスの遅延値8nsと、最小遅延値のクロックパスの遅延値7nsとの差分の1nsとなる。スキュー値算出部13は、最大スキュー値が要求スキュー値以下であるか否かを判定するステップS306。具体的には、スキュー値算出部13は、クロック信号線101~104のうち、クロック信号線103のみシールド配線を無しにした状態において、最大スキュー値が要求スキュー値以下となるか否かを判定する。算出した最大スキュー値が要求スキュー値以下である場合ステップS306:Yes、ステップS103のCTSバッファの配置工程を終了する。すなわち、レイアウト装置1は、上位CTSバッファ100の移動後の位置を上位CTSバッファ100の配置位置として確定する。また、配線レイアウト変更部15は、パラメータAを参照して遅延値を算出したクロック信号線には、隣接配線としてシールド配線300が設けられ、パラメータBを参照して遅延値を算出したクロック信号線は、シールド無しの配線となるように隣接配線を配置しないように、シールド配線300のレイアウトを確定する。図5においては、上記の通り、最大スキュー値は1nsであり、要求スキュー値以下であるためステップS306:Yes、レイアウト装置1は、上位CTSバッファ100の移動後の位置配置位置99に上位CTSバッファ100を配置する。また、配線レイアウト変更部15は、クロック信号線101、102、104には、隣接配線としてシールド配線300が設けられ、クロック信号線103は、スペース200シールド配線及び信号線を含む配線を配置しない領域を設けてシールド無しの配線となるように、シールド配線300のレイアウトを変更する。一方、最大スキュー値が要求スキュー値を超える場合ステップS306:No、バッファ移動部14は、最大遅延値のクロックパスにおけるクロック信号線の方向に、上位CTSバッファ100を再度移動させるステップS301。つまり、配線レイアウト変更部15は、上位CTSバッファ100を移動させた状態においても、最大スキュー値が要求スキュー値を超える場合に、シールド配線300のレイアウトを変更することによって、最大スキュー値を調整する。そして、配線レイアウト変更部15によるシールド配線300のレイアウト変更処理を行っても、なお最大スキュー値が要求スキュー値を超える場合には、バッファ移動部14が、上位CTSバッファ100をさらに移動させることにより、スキュー値を調整する。なお、シールド配線300は、クロック信号線101~104に隣接する信号線の影響によって生じるノイズを防止するために設けられるものであるが、シールド無しとする場合には、クロック信号線103の周囲に所定のスペース200を設けることにより、シールド配線を配置した場合と同様に、上記ノイズの影響を防止できる。以上のように、本実施の形態にかかるレイアウト装置1の構成によれば、バッファ移動部14が、上位CTSバッファ100から出力されるクロック信号を伝搬する複数のクロックパスの遅延値に基づいて、上位CTSバッファ100に接続されたクロック信号線101~104が非等長となるように上位CTSバッファ100を移動させる。そのため、クロック信号線101~104の配線長が変わる。これにより、クロックパスの遅延調整において、クロックパスの遅延を遅くするだけでなく、早くすることもできる。その結果、広範な範囲でクロックパスの遅延値を調整することができる。加えて、上位CTSバッファ100を移動させて、最大遅延のクロックパスの遅延値を短くすることによって、クロックツリー全体としての絶対遅延時間も短くすることができる。さらに、配線レイアウト変更部15が、上位CTSバッファ100の移動後に、シールド配線の配置レイアウトを変更する。これにより、クロック信号線101~104全体の遅延値を変更させた後に、クロック信号線101~104のそれぞれに対して、個別に遅延調整することができる。その結果、各クロックパスの遅延値をより細かく調整することができ、スキュー値調整が容易となる。上記したレイアウト装置1の各処理部遅延値算出部12、スキュー値算出部13、バッファ移動部14、及び配線レイアウト変更部15の処理は、任意のコンピュータ内で動作するプログラムとして実現することが可能である。プログラムは、様々なタイプの非一時的なコンピュータ可読媒体nontransitorycomputerreadablemediumを用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体tangiblestoragemediumを含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ、光磁気記録媒体例えば光磁気ディスク、CD-ROMReadOnlyMemory、CD-R、CD-R/W、半導体メモリ例えば、マスクROM、PROMProgrammableROM、EPROMErasablePROM、フラッシュROM、RAMrandomaccessmemoryを含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体transitorycomputerreadablemediumによってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更及び組み合わせをすることが可能である。例えば、下位CTSバッファやF/F、シールド配線のレイアウト等は、図5に示す構成に限られない。