電力変換器のための制御装置であって、前記電力変換器の出力信号に従ってエネルギー貯蔵素子の第1の端子における第1の増幅された信号を生成するための第1の増幅ステージと、前記第1の増幅ステージに連結されると共に、前記エネルギー貯蔵素子の第2の端子における第2の増幅された信号を生成し、前記出力信号における変化に応答して、前記第2の増幅された信号を変化させ、前記第1の増幅された信号に基づいて、前記第2の増幅された信号の変化を減少させるための第2の増幅ステージとを備えることを特徴とする制御装置。前記制御装置が、前記第2の増幅された信号に従って、前記出力信号を制御するための複数のスイッチを制御することを特徴とする請求項1に記載の制御装置。前記第1の増幅ステージが、第1の端部及び第2の端部を有すると共に、前記第2の端部において前記第1の増幅された信号を提供する抵抗素子と、前記抵抗素子に連結されると共に、前記第1の端部を基準レベルに維持する増幅器とを備えることを特徴とする請求項1に記載の制御装置。前記出力信号を示す電流が、前記第1の増幅された信号を生成するために、前記抵抗素子を通って流れることを特徴とする請求項3に記載の制御装置。前記制御装置が、前記基準レベルによって決定される事前に設定されたレベルに向けて、前記出力信号を調整することを特徴とする請求項3に記載の制御装置。前記第2の増幅ステージが、前記エネルギー貯蔵素子の充電及び放電を制御するために、前記第1の増幅された信号を基準信号と比較するための増幅器を備えることを特徴とする請求項1に記載の制御装置。前記第1の増幅された信号と前記基準信号との間の差異が指定されたレベルより大きいならば、前記増幅器が、前記第2の増幅された信号の前記変化を減少させることを特徴とする請求項6に記載の制御装置。前記増幅器が、前記第2の増幅された信号に基づいて、前記第1の増幅された信号を前記基準信号に向けて調整することを特徴とする請求項6に記載の制御装置。前記エネルギー貯蔵素子が、コンデンサを含むことを特徴とする請求項1に記載の制御装置。出力信号を制御する方法であって、前記出力信号に従ってエネルギー貯蔵素子の第1の端子における第1の増幅された信号を生成する段階と、前記エネルギー貯蔵素子の第2の端子における第2の増幅された信号を生成する段階と、前記出力信号における変化に応答して、前記第2の増幅された信号を変化させる段階と、前記第1の増幅された信号に基づいて、前記第2の増幅された信号の変化を減少させる段階とを含むことを特徴とする方法。前記第1の増幅された信号を生成する前記段階が、前記出力信号を示す電流を生成するために抵抗素子の第1の端部を基準レベルに維持する段階と、前記電流を前記抵抗素子を通して伝導することによって前記抵抗素子の第2の端部において前記第1の増幅された信号を生成する段階とを含むことを特徴とする請求項10に記載の方法。前記第2の増幅された信号を生成する前記段階が、前記エネルギー貯蔵素子の充電及び放電を制御するために前記第1の増幅された信号を基準信号と比較する段階を含むことを特徴とする請求項10に記載の方法。前記第2の増幅された信号の前記変化を減少させる前記段階が、前記第1の増幅された信号と前記基準信号との間の差異が指定されたレベルより大きいならば、前記第2の増幅された信号の前記変化を減少させる段階を含むことを特徴とする請求項12に記載の方法。電力変換器のための制御装置であって、前記電力変換器の出力信号を制御するための制御信号を生成する制御回路と、前記制御回路に連結されると共に、前記出力信号に従ってエネルギー貯蔵素子の第1の端子における第1の増幅された信号を生成し、前記制御信号のデューティサイクルを制御するために、前記エネルギー貯蔵素子の第2の端子における第2の増幅された信号を生成し、前記第2の増幅された信号に基づき、前記出力信号における変化に応答して、前記デューティサイクルを変化させ、前記第1の増幅された信号に基づいて、前記デューティサイクルの変化を減少させる増幅回路とを備えることを特徴とする制御装置。前記制御信号が、複数のスイッチを制御することによって前記出力信号を制御するためのパルス信号を含むことを特徴とする請求項14に記載の制御装置。前記増幅回路が、第1の端部及び第2の端部を有すると共に、前記第2の端部において前記第1の増幅された信号を提供する抵抗素子と、前記抵抗素子に連結されると共に、前記第1の端部を基準レベルに維持する増幅器とを備えることを特徴とする請求項14に記載の制御装置。前記出力信号を示す電流が、前記第1の増幅された信号を生成するために、前記抵抗素子を通って流れることを特徴とする請求項16に記載の制御装置。前記制御装置が、前記基準レベルによって決定される事前に設定されたレベルに向けて、前記出力信号を調整することを特徴とする請求項16に記載の制御装置。前記増幅回路が、前記エネルギー貯蔵素子の充電及び放電を制御するために、前記第1の増幅された信号を基準信号と比較するための増幅器を備えることを特徴とする請求項14に記載の制御装置。前記第1の増幅された信号と前記基準信号との間の差異が指定されたレベルより大きいならば、前記増幅器が、前記第2の増幅された信号の前記変化を減少させることを特徴とする請求項19に記載の制御装置。前記増幅器が、前記第2の増幅された信号に基づいて、前記第1の増幅された信号を前記基準信号に向けて調整することを特徴とする請求項19に記載の制御装置。増幅回路の応答速度を増加させる従来の方法は、増幅回路の帯域幅を広くすることを含む。しかしながら、増幅回路の帯域幅が広くされる場合に、更に多くのノイズが、制御装置102に転送される可能性がある。制御装置は、出力電圧VOUTにおける不要なノイズに対して敏感であり得ると共に、従って、出力電圧VOUTが安定しない可能性がある。従来の解決方法は、出力電圧VOUTの安定性を拡張することとひきかえに、増幅回路の利得を減少させることである。しかしながら、もし増幅回路の利得が減少するならば、出力電圧VOUTの正確度に悪影響が及ぶ。電力変換器のための制御装置は、第1の増幅ステージと、前記第1の増幅ステージに連結される第2の増幅ステージとを備える。前記第1の増幅ステージは、前記電力変換器の出力信号に従ってエネルギー貯蔵素子の第1の端子における第1の増幅された信号を生成する。前記第2の増幅ステージは、前記エネルギー貯蔵素子の第2の端子における第2の増幅された信号を生成し、前記出力信号における変化に応答して、前記第2の増幅された信号を変化させる。前記第2の増幅ステージは、更に、前記第1の増幅された信号に基づいて、前記第2の増幅された信号の変化を減少させる。請求項に記載された主題の実施例の特徴及び利点は、以下の詳細な説明の進行、及び、同等の参照符号が同等の構成要素を描写する図面の参照によって、明白になるであろう。本発明の実施例に対する参照が、ここから詳細に行われることになる。本発明がこれらの実施例と共に説明されることになる一方、それらが本発明をこれらの実施例に限定することを意図していないということが理解されることになる。これに反して、本発明は、添付された請求項によって定義されたように、本発明の精神及び範囲の中に含まれ得る代替物、修正物、及び等価物をカバーすることを意図している。更に、本発明の以下の詳細な説明において、本発明の完全な理解を行うために、多数の特定の詳細が説明される。しかしながら、本発明はこれらの特定の詳細なしで実行され得るということが当業者によって認識されることになる。他の例では、周知の方法、手続き、構成要素、及び回路は、本発明の特徴を不必要に不明瞭にしないように、詳細に説明されなかった。本発明による実施例は、DC-DC変換器のような電力変換器のための制御装置を提供する。その制御装置は、DC-DC変換器の出力信号を制御するために、増幅された信号を生成するための増幅回路を備える。増幅された信号は、DC-DC変換器の出力信号のフィードバックに従って生成される。有利に、増幅された信号は、比較的速く、DC-DC変換器の出力信号に応答する。更に、出力信号の調整を滑らかにするために、増幅回路は、増幅された信号の変化を滑らかにし得る。従って、出力信号が更に安定する。更に、増幅された信号の変化が滑らかにされるので、増幅された信号は、出力信号に存在する可能性がある不要なノイズに対してあまり敏感ではなくなる。従って、増幅回路は、更に正確に出力信号を調整するために、比較的高い利得を有することができる。更に、一実施例において、増幅回路の利得は、フィードバック回路によって決定され得る。従って、DC-DC変換器の周波数挙動frequencybehavior、例えば帯域幅及び応答速度は、同様に、フィードバック回路によって決定され得る。フィードバック回路におけるパラメータを制御することによって、DC-DC変換器の周波数挙動及び増幅回路の利得が調整され得る。図2は、本発明の一実施例による入力電圧VINを出力電圧VOUTに変換するDC-DC変換器200の一例の構成図を例証する。DC-DC変換器200は、制御装置202と、フィードバック回路260と、エネルギー貯蔵素子、例えば誘導子inductor206と、フィルタコンポーネント、例えばコンデンサ208とを備える。フィードバック回路260は、DC-DC変換器200の出力電圧VOUTを受け取ると共に、制御装置202に対して出力電圧VOUTを示すフィードバック電流IFBを生成する。制御装置202は、フィードバック電流IFBに従って、出力電圧VOUT、及び誘導子206を流れる誘導子電流ILを制御する。一実施例において、誘導子206を流れる誘導子電流ILは、リップル電流ripplecurrentである。コンデンサ208は、DC-DC変換器200の出力端子において、DC出力、例えばDC電流またはDC電圧VOUTを提供するために、誘導子電流ILをフィルタ処理filter:ろ過することができる。制御装置202は、入力電圧VINを受け取るための入力端子VIN、出力電圧VOUTを制御するための制御端子LX、そしてフィードバック回路260によって供給されたフィードバック電流IFBを受け取るためのフィードバック端子FBを備える。一実施例において、制御装置202は、入力端子VINと制御端子LXとの間に連結された高電位側スイッチ210、及び制御端子LXとグランドground:アースとの間に連結された低電位側スイッチ212を備える。代替実施例において、低電位側スイッチ212は、制御端子LXに連結されたカソードとグランドに連結されたアノードを有するダイオードと交換され得る。制御装置202は、更に、制御回路、例えばスイッチ210及びスイッチ212に連結されるパルス幅変調PWM回路220を備えると共に、フィードバック端子FBとPWM回路220との間に連結される増幅回路240を備える。一実施例において、増幅回路240は、増幅された信号VEA2を生成するために、フィードバック電流IFBを受け取る。PWM回路220は、増幅された信号VEA2を受け取り、そして出力信号、例えばDC-DC変換器200の出力電圧または出力電流を制御するために、増幅された信号VEA2に従って、スイッチ210及びスイッチ212を制御する。一例として、PWM回路220は、スイッチ210及びスイッチ212をターンオンまたはターンオフするために、PWM信号のような制御信号を生成する。DC-DC変換器200の出力信号は、PWM信号のデューティサイクルによって決定され得る。PWM回路220は、更に、増幅された信号VEA2に従って、PWM信号のデューティサイクルを制御する。更に具体的には、一実施例において、PWM信号が論理ハイlogichighである場合に、高電位側スイッチ210はオンであり、そして低電位側スイッチ212はオフである。制御端子LXは、入力端子VINに連結され、従って誘導子電流ILは増加する。PWM信号が論理ローlogiclowである場合に、高電位側スイッチ210はオフであり、そして低電位側スイッチ212はオンである。制御端子LXは、グランドに連結され、従って誘導子電流ILは減少する。従って、DC-DC変換器200の出力電流、例えば誘導子電流ILの平均電流は、PWM信号のデューティサイクルを増加させることによって増加し得ると共に、PWM信号のデューティサイクルを減少させることによって減少し得る。DC-DC変換器200の出力電圧VOUTは、同様に、PWM信号のデューティサイクルを増加させることによって増加し得ると共に、PWM信号のデューティサイクルを減少させることによって減少し得る。増幅された信号VEA2がPWM信号のデューティサイクルを制御するので、DC-DC変換器200の出力電圧または出力電流は、増幅された信号VEA2を制御することによって、目標レベルに調整され得る。有利に、増幅された信号VEA2は、比較的速く、DC-DC変換器200の出力信号に応答し得る。例えば、もし出力電圧VOUTに変動が発生するならば、増幅回路240は、それに応じて比較的速く増幅された信号VEA2を変化させ得る。更に、増幅回路240は、DC-DC変換器の出力信号の調整を滑らかにするために、増幅された信号VEA2の変化を減少させ得る。従って、出力信号の調整と同様に、増幅された信号VEA2は更に安定することになる。図3は、本発明の一実施例によるDC-DC変換器300の一例の回路図を例証する。図2における参照符号と同じ参照符号を付けられた構成要素は、同様の機能を有している。図3において示されたように、PWM回路220は、ランプ信号生成器rampsignalgenerator324以下ではRSG324と表すと、フィードバック比較器322以下ではFBC比較器322と表すとを備える。RSG324は、ランプ信号rampsignalVRP、例えば実質的に一定のリップルの大きさを有しているリップル電圧を生成する。FBC比較器322は、RSG324が提供するランプ信号VRP、及び増幅回路240が提供する増幅された信号VEA2を受け取ると共に、ランプ信号VRPを増幅された信号VEA2と比較することによって、PWM信号を生成する。図3の例において、もし増幅された信号VEA2がランプ信号VRPより大きいならば、PWM信号は論理ハイであり、そして増幅された信号VEA2がランプ信号VRPより小さいならば、PWM信号は論理ローである。従って、増幅された信号VEA2は、PWM信号のデューティサイクルを制御する。例えば、PWM信号のデューティサイクルは、増幅された信号VEA2が増加すると増加し、増幅された信号VEA2が減少すると減少する。増幅回路240は、第1の増幅ステージ352、及び第2の増幅ステージ354を備える。第1の増幅ステージ352は、誤差増幅器342以下ではEA1342と表すと、抵抗素子、例えば抵抗器301とを備える。第2の増幅ステージ354は、誤差増幅器344以下ではEA2344と表すと、エネルギー貯蔵素子、例えばコンデンサ348とを備える。一実施例において、第1の増幅ステージ352は、DC-DC変換器300の出力信号に従って、コンデンサ348の第1の端子において第1の増幅された信号VEA1を生成する。第2の増幅ステージ354は、第1の増幅された信号VEA1に従って、コンデンサ348の第2の端子において第2の増幅された信号VEA2を生成する。更に、増幅回路240は、DC-DC変換器300の出力信号の変化に応答して、第2の増幅された信号VEA2を変化させる。更に具体的には、図3において示されたように、フィードバック回路260は、抵抗分割器、例えば直列に連結された抵抗器302及び抵抗器303を備える。第1の増幅ステージ352における抵抗器301は、抵抗器302と抵抗器303との間のノードに連結された第1の端部を有すると共に、コンデンサ348に連結された第2の端部を有する。一実施例において、EA1342は、抵抗器301の第1の端部を基準信号VREFの基準レベルに維持する演算増幅器operationalamplifierである。一例として、EA1342は、その反転入力端子によって抵抗器301の第1の端部における電圧VFBを受け取ると共に、その非反転入力端子によって基準電圧VREFを受け取る。従って、次の等式が獲得される。VFB=VREF1更に、フィードバック電流IFBが以下によって与えられ得る。IFB=VOUT-VREF/R302-VREF/R3032ここで、R302及びR303は、それぞれ、抵抗器302及び抵抗器303の抵抗を表す。従って、フィードバック電流IFBは、出力電圧VOUTに比例する。フィードバック電流IFBは、増幅された信号VEA1を生成するために、抵抗器301を通って流れる。すなわち、抵抗器301は、その第2の端部において増幅された信号VEA1を提供する。増幅された信号VEA1は、以下によって与えられ得る。VEA1=VREF-IFB×R3013ここで、R301は、抵抗器301の抵抗を表す。式2及び式3によれば、増幅された信号VEA1は、以下によって与えられ得る。VEA1=1R301/R302R301/R303×VREF-R301/R302×VOUT4従って、次の等式が獲得される。ΔVEA1=-R301/R302×ΔVOUT5ここで、ΔVOUTは、出力電圧VOUTにおける変化を表し、ΔVEA1は、出力電圧VOUTにおける変化ΔVOUTに応答する、増幅された信号VEA1における変化を表す。従って、第1の増幅ステージ352、及びフィードバック回路260を含む結合された回路の利得g1は、-R301/R303に等しい。増幅された信号VEA1は、出力電圧VOUTが減少すると増加し得ると共に、出力電圧VOUTが増加すると減少し得る。更に、一実施例において、EA2344は、コンデンサ348の充電及び放電を制御するために、増幅された信号VEA1を基準信号VREFと比較する、オペレーショナルトランスコンダクタンスアンプである。具体的に、EA2344は、基準信号VREFと増幅された信号VEA1との間の差異に比例する制御電流ICOMPを生成し、例えばICOMP∝VREF-VEA1である。一実施例において、もし増幅された信号VEA1が基準信号VREFより小さいならば、EA2344は、増幅された信号VEA2を増加させるために、EA2344の出力端子からコンデンサ348に流れる制御電流ICOMPを生成する。もし増幅された信号VEA1が基準信号VREFより大きいならば、EA2344は、増幅された信号VEA2を減少させるために、コンデンサ348からEA2344の出力端子に流れる制御電流ICOMPを生成する。もし増幅された信号VEA1が基準信号VREFに等しいならば、増幅された信号VEA2を維持するために、制御電流ICOMPはゼロに等しくなり得る。一実施例において、増幅回路240は安定状態で動作する。安定状態において、EA2344の入力電圧は相互に等しく、例えばVEA1=VREFである。式3によれば、安定状態において、フィードバック電流IFBはゼロに等しい。更に、増幅された信号VEA2は、レベルVSPに維持されると共に、出力電圧VOUTは、目標レベルVTARGETになる。式4によれば、電圧VOUTの目標レベルVTARGETは、以下によって与えられ得る。VTARGET=1R302/R303×VREF6従って、制御装置202は、基準信号VREF、及び抵抗R303に対する抵抗R302の比率によって決定される事前に設定されたレベルVTARGETに向けて、出力電圧VOUTを調整し得る。図3の例において、EA1342、及びEA2344は、同じ基準信号VREFを受け取る。しかしながら、本発明は、そのように限定されない。別の実施例において、EA1342、及びEA2344は、異なる基準信号を受け取ることができる。一実施例において、抵抗器302及び抵抗器301は、同じ抵抗Rを有しており、例えばR302=R301=Rである。従って、式5は、以下のように書き直される。ΔVEA1=-ΔVOUT7そのような一実施例において、もし出力電圧VOUTが目標レベルVTARGETから増分ΔVOUTだけ増加するならば、増幅された信号VEA1は、基準信号VREFから減分ΔVOUTだけ減少する。増幅された信号VEA2は、同様に、レベルVSPから減分ΔVOUTだけ減少する。従って、PWM信号のデューティサイクルは、出力電圧VOUTを減少させるために、減少する。同様に、もし出力電圧VOUTが目標レベルから減分ΔVOUTだけ減少するならば、増幅された信号VEA1は、基準信号VREFから増分ΔVOUTだけ増加すると共に、増幅された信号VEA2は、レベルVSPから増分ΔVOUTだけ増加する。従って、PWM信号のデューティサイクルは、出力電圧VOUTを増加させるために、増加する。結果的に、第2の増幅された信号VEA2に基づいて、EA2344は、第1の増幅された信号VEA1を基準信号VREFに向けて調整すると共に、出力電圧VOUTを目標レベルVTARGETに向けて調整する。有利に、EA1342と抵抗器302、303、及び301の結合された回路の帯域幅が比較的大きいので、増幅された信号VEA1は、比較的速く出力電圧VOUTに応答する。コンデンサの両端の電圧348は突然変わらないので、増幅された信号VEA2は、同様に、比較的速く出力電圧VOUTに応答する。すなわち、増幅回路240は、比較的速い応答速度を有している。従って、図1における従来の制御装置102と比較すると、図2における制御装置202は、出力電圧VOUTの変化に応答してPWM信号のデューティサイクルを変化させるのに、比較的少ない時間を費やす。更に、もし増幅された信号VEA1と基準信号VREFとの間の差異が指定されたレベル、すなわち例えばゼロより大きいならば、EA2344は、増幅された信号VEA2の変化、及びPWM信号のデューティサイクルの変化を、減少させる。指定されたレベルは、EA2344の本来の特性によって決定される。一例として、もし増幅された信号VEA1が基準信号VREFから減分ΔVOUTだけ減少するならば、増幅された信号VEA2をレベルVSPに向けて増加させるために、EA2344は、制御電流ICOMPをコンデンサ348に出力する。同様に、もし増幅された信号VEA1が基準信号VREFから増分ΔVOUTだけ増加するならば、増幅された信号VEA2をレベルVSPに向けて減少させるために、EA2344は、制御電流ICOMPをコンデンサ348から吸収し得る。従って、EA2344は、増幅された信号VEA2の変化を減少させる。すなわち、出力電圧VOUTを目標レベルVTARGETに調整する処理は、滑らかにされ得る。増幅された信号VEA1を基準信号VREFに調整する処理は、同様に滑らかにされ得る。たとえ増幅回路240が比較的速い応答速度を有しているとしても、有利に、出力電圧VOUTは、比較的安定している。更に、EA2344は、増幅された信号VEA1が更に正確に基準信号VREFに調整され得るように、比較的高い利得を有することができる。従って、出力電圧VOUTは、同様に、更に正確に目標レベルVTARGETに調整され得る。一実施例において、DC-DC変換器300の周波数挙動frequencybehavior、例えば帯域幅及び応答速度は、フィードバック回路260によって決定され得る。更に具体的には、フィードバック回路260及び増幅回路240を含む結合された回路は、利得帯域幅積gainbandwidthproduct:GBWPを有している。結合された回路のGBWPは、以下によって与えられ得る。GBWP=G×BW8ここで、G及びBWは、それぞれ結合された回路の利得及び帯域幅を表す。フィードバック回路260及び増幅回路240の結合された回路のGBWPは、入力電圧VIN及び出力電圧VOUTによって決定され得る最大限度を有している。従って、結合された回路の帯域幅BWは、結合された回路の利得Gを減少させることによって増加し得ると共に、利得Gを増加させることによって減少し得る。式5によれば、第1の増幅ステージ352及びフィードバック回路260を含む結合された回路の利得g1は、-R301/R302に等しい。従って、利得g1は、抵抗比率R301/R302を調整することによって制御され得る。フィードバック回路260及び増幅回路240の結合された回路の利得Gは、同様に、抵抗比率R301/R302を調節することによって制御され得る。その結果、フィードバック回路260及び増幅回路240の結合された回路の帯域幅BWは、抵抗比率R301/R302を調整することによって制御され得る。一実施例において、利得G及び帯域幅BWが外部から制御できるように、フィードバック回路260は、制御装置202の外部に実装され得る。図4は、PWM信号、ランプ信号VRP、増幅された信号VEA2、増幅された信号VEA1、及び出力電圧VOUTの波形に関するプロットの例を例証する。図4は、図2及び図3と組み合わせて説明される。図4において示されたように、安定状態、例えば時刻tiから時刻tjまでの間、出力電圧VOUTは、目標レベルVTARGETにあると共に、増幅された信号VEA1は、基準信号VREFに等しい。増幅された信号VEA2は、比較的安定しているレベルVSPにあると共に、従ってPWM信号は、比較的安定したデューティサイクルを有している。一実施例において、レベルVSPは、DC-DC変換器300の出力端子に連結される負荷回路に供給された電力によって決定される。一例として、もし負荷回路がDC-DC変換器300から更に多くの電力を奪うならば、レベルVSPは、出力電圧VOUTを維持するために、PWM信号のデューティサイクルを増加するように増加し得る。もし負荷回路が比較的少ない電力を奪うならば、レベルVSPは、出力電圧VOUTを維持するために、PWM信号のデューティサイクルを減少させるように減少し得る。図4において示されたように、ランプ信号VRPは、最大レベルVH及び最小レベルVLを有している。ランプ信号VRPは、最大レベルVHと最小レベルVLとの間で、一定の比率で増加し、そして一定の比率で減少する。従って、ランプ信号VRPは、VRP_AVE=VHVL/2によって与えられた平均レベルVRP_AVEを有している。一実施例において、ランプ信号VRPの平均レベルVRP_AVEは、DC-DC変換器300の入力電圧VINによって決定され得ると共に、例えば平均レベルVRP_AVEは、DC-DC変換器300の入力電圧VINに比例している。例えば、もし入力電圧VINが増加するならば、PWM信号のデューティサイクルを減少させるために、ランプ信号VRPの平均レベルVRP_AVEは増加し得る。もし入力電圧VINが減少するならば、PWM信号のデューティサイクルを増加させるために、ランプ信号VRPの平均レベルVRP_AVEは減少し得る。従って、入力電圧VINにおける変化は、出力電圧VOUTに対する影響をあまり引き起こさない。すなわち、たとえ入力電圧VINが変化するとしても、出力電圧VOUTは、安定した状態を維持する。一実施例において、例えば時刻tmにおいて、出力電圧VOUTが目標レベルVTARGETより大きい場合に、増幅された信号VEA1は、基準信号VREFより小さいと共に、増幅された信号VEA2は、レベルVSPより小さい。従って、PWM信号のデューティサイクルは、出力電圧VOUTを減少させるために、減少する。時刻tnから時刻tmの間、出力電圧VOUTは、滑らかに減少して目標レベルVTARGETになり得ると共に、増幅された信号VEA1は、滑らかに増加して基準信号VREFになり得る。一実施例において、出力電圧VOUTの増加は、負荷回路によって吸収された電力の減少によって引き起こされ得る。そのような一実施例において、増幅された信号VEA2は、レベルVSPより小さいレベルに増加し得ると共に、安定状態に入り得る。同様に、例えば時刻tsにおいて、出力電圧VOUTが目標レベルVTARGETより小さい場合に、増幅された信号VEA1は、基準信号VREFより大きいと共に、増幅された信号VEA2は、レベルVSPより大きい。従って、PWM信号のデューティサイクルは、出力電圧VOUTを増加させるために、増加する。時刻tsから時刻tpの間、出力電圧VOUTは、滑らかに増加して目標レベルVTARGETになり得ると共に、増幅された信号VEA1は、滑らかに減少して基準信号VREFになり得る。一実施例において、出力電圧VOUTの減少は、負荷回路によって吸収される電力の増加によって引き起こされ得る。そのような一実施例において、増幅された信号VEA2は、レベルVSPより大きいレベルに減少し得ると共に、安定状態に入り得る。図5は、本発明の一実施例によるDC-DC変換器500の一例の回路図を例証する。図2及び図3における参照符号と同じ参照符号を付けられた構成要素は、同様の機能を有している。図5の例において、PWM回路220は、更に、RSG324と、増幅回路240と、FBC比較器322とに連結される減算器526を備える。減算器526は、RSG324が提供するランプ信号VRPと、EA2344が提供する増幅された信号VEA2とを受け取り、FBC比較器322に対して、ランプ信号VRPから増幅されたシグナルVEA2が減算されたものに等しいランプ信号VRP526を生成する。FBC比較器322は、ランプ信号VRP526を所定レベルVPREと比較すると共に、比較に従ってPWM信号のデューティサイクルを調整する。一実施例において、もし出力電圧VOUTが目標レベルVTARGETより大きいならば、増幅された信号VEA2は、ランプ信号VRP526の平均レベルを増加させるために、減少し得る。従って、出力電圧VOUTは減少する。もし出力電圧VOUTが目標レベルVTARGETより小さいならば、増幅された信号VEA2は、ランプ信号VRP526の平均レベルを減少させるために、増加し得る。従って、出力電圧VOUTは増加する。その結果、出力電圧VOUTは、目標レベルVTARGETに調整され得る。図6は、本発明の一実施例によるDC-DC変換器600の一例の回路図を例証する。図2及び図3における参照符号と同じ参照符号を付けられた構成要素は、同様の機能を有している。図6の例において、制御装置202は、更に、検知抵抗器604を備える。PWM回路220は、更に、電流検知増幅器634以下ではCSA増幅器634と表すと、加算器628とを備える。一実施例において、高電位側スイッチ210がオンであり、そして低電位側スイッチ212がオフである場合に、誘導子電流ILを示す検知信号、例えば検知抵抗604を横断する電圧をCSA増幅器634に対して提供するために、誘導子電流ILが検知抵抗604を通って流れる。CSA増幅器634は、検知信号と比例する、増幅された信号VCSを生成する。加算器628は、ランプ信号VRPに増幅された信号VCSを加えたものに等しいランプ信号V’RPを生成し得る。従って、誘導子電流ILの平均レベルが増加すると、ランプ信号V’RPの平均レベルは増加し得ると共に、誘導子電流ILの平均レベルが減少すると、ランプ信号V’RPの平均レベルは減少し得る。FBC比較器322は、ランプ信号V’RPを増幅された信号VEA2と比較することによって、PWM信号を制御する。従って、もしDC-DC変換器600の出力電流が増加するならば、FBC比較器322は、出力電流を減少させるために、PWM信号の平均デューティサイクルを減少し得る。もしDC-DC変換器600の出力電流が減少するならば、FBC比較器322は、出力電流を増加させるために、PWM信号の平均デューティサイクルを増加し得る。従って、DC-DC変換器600の出力電流及び出力電圧は、更に安定することができる。図6の例において、EA2344の出力端子は、FBC比較器322の非反転入力端子に連結される。しかしながら、本発明は、そのように限定されない。図5の実例と類似した別の実施例において、EA2344の出力端子は、図5における減算器526を介して、FBC比較器322の反転入力端子に連結され得る。そのような一実施例において、減算器526は、加算器628とFBC322との間に、またはRSG324と加算器628との間に、連結され得る。FBC322の非反転入力端子は、所定レベルVPREを受け取ることができる。FBC322の反転入力端子は、ランプ信号VRPに増幅された信号VCSを加算し、そして増幅された信号VEA2を減算したものに等しいランプ信号を受信し得る。図7は、本発明の一実施例による、DC-DC変換器200、300、500、または600によって実行される動作の例のフローチャート700を例証する。図7は、図2、図3、図5、及び図6と組み合わせて説明される。ブロック702において、第1の増幅ステージ352は、出力信号、例えばDC-DC変換器の出力電圧VOUTに従って、エネルギー貯蔵素子、例えばコンデンサ348の第1の端子における第1の増幅された信号VEA1を生成する。ブロック704において、第2の増幅ステージ354は、エネルギー貯蔵素子、例えばコンデンサ348の第2の端子における第2の増幅された信号VEA2を生成する。ブロック706において、第2の増幅ステージ354は、出力信号、例えばDC-DC変換器の出力電圧VOUTにおける変化に応答して、第2の増幅された信号VEA2を変化させる。一例として、式7によれば、もし出力電圧VOUTが目標レベルVTARGETから増分ΔVOUTだけ増加するならば、第1の増幅された信号VEA1及び第2の増幅された信号VEA2は、基準信号VREFから減分ΔVOUTだけ減少する。もし出力電圧VOUTが目標レベルVTARGETから減分ΔVOUTだけ減少するならば、第1の増幅された信号VEA1及び第2の増幅された信号VEA2は、基準信号VREFから増分ΔVOUTだけ増加する。ブロック708において、第2の増幅ステージ354は、第1の増幅された信号VEA1に基づいて、第2の増幅された信号VEA2の変化を減少させる。一例として、もし第1の増幅された信号VEA1が基準信号VREFから減分ΔVEA1だけ減少するならば、第2の増幅された信号VEA2は、同様に、減分ΔVEA1だけ減少し得る。EA2344は、第2の増幅された信号VEA2を増加させるために、制御電流ICOMPをコンデンサ348に出力することができる。もし第1の増幅された信号VEA1が基準信号VREFから増分ΔVEA1だけ増加するならば、第2の増幅された信号VEA2は、同様に、増分ΔVEA1だけ増加し得る。EA2344は、第2の増幅された信号VEA2を減少させるために、コンデンサ348から制御電流ICOMPを吸収し得る。図8は、本発明の一実施例による、DC-DC変換器によって実行される動作の例のフローチャート800を例証する。図8は、図2、図3、図5、及び図6と組み合わせて説明される。ブロック802において、EA1342は、同じ電圧レベルを有するように、EA1342の反転入力端子、及びEA1342の非反転入力端子を制御する。ブロック804において、EA1342の反転入力端子に連結される抵抗器301は、DC-DC変換器200、300、または500の出力電圧VOUTをフィードバック電流IFBに従って制御するために、増幅された信号VEA1を提供する。ブロック806において、EA1342の反転入力端子を経由して抵抗器301に連結される抵抗器302は、フィードバック電流IFBを抵抗器301に提供する。ブロック808において、抵抗器302は、DC-DC変換器200、300、または500の帯域幅を、抵抗器302の抵抗R302に基づいて制御する。本発明による実施例は、DC-DC変換器のための制御装置を提供する。制御装置は、DC-DC変換器の出力電圧を制御する増幅された信号を生成するための増幅回路を備える。増幅回路は、比較的広い帯域幅及び比較的速い応答速度を有する第1の増幅ステージ、例えば抵抗器ベースresistorbasedの増幅回路を備えると共に、比較的高い利得を有する第2の増幅ステージ、例えばコンデンサベースcapacitorbasedの増幅回路を備える。従って、制御装置は、比較的速く出力電圧に応答すると共に、更に正確に、そして更に安定的に、出力電圧を制御する。更に、制御装置の利得及び帯域幅は、制御装置に連結されたフィードバック回路における抵抗パラメータを制御することによって、制御され得る。DC-DC変換器は、電源システムのような様々なアプリケーションに使用され得る。上述の説明および図面は本発明の実施形態を表すが、添付の請求項によって定義された本発明の原理の精神および範囲から逸脱することなしに、様々な追加、修正、及び置換がこれらの実施形態に加えられる可能性があることが、理解されるであろう。当業者は理解することであろうが、本発明の実施において、形、構造、配列、割合、材料、要素、およびコンポーネント、及びその他についての多くの修正が使用された状態で、本発明が使用され得ると共に、これらの多くの修正は、本発明の原理から逸脱することなしに、特に、特定の環境および動作要件に適合されている。したがって、ここで開示された実施形態は、全ての点において例示的であり限定的でないと共に、添付の請求項、及びそれらの法律上の等価物によって示された発明の範囲内にあると考えられるべきであり、上述の説明に限定されない。