"複数のセル110で構成される半導体トランジスタ1,101と、前記半導体トランジスタ1,101の温度に関する温度情報を検出する検出回路10,144とを備え、前記半導体トランジスタ1,101は、前記複数のセル110のうち、負荷Lに電流を供給するためのセルを含む主セル群2,102と、前記温度情報を検出するためのセルを含むセンスセル群3,104とを有し、前記主セル群2,102と前記センスセル群3,104とは、前記半導体トランジスタ1,101の温度の変化に対する電気的特性の変化を示す温度特性が異なり、前記検出回路10,144は、前記センスセル群3,104に流れるセンス電流の値に基づいて、前記温度情報を検出することを特徴とする半導体装置20,21,100。前記検出回路10は、前記主セル群2,102に流れる主電流の値と、前記センス電流の値とに基づいて、前記温度情報を検出することを特徴とする請求項1に記載の半導体装置20,21。前記主電流に関する主電流情報を検出する主電流情報検出手段9と、前記センス電流に関するセンス電流情報を検出するセンス電流情報検出手段5,6,8,12,13とをさらに備え、前記検出回路10は、前記主電流の値と、前記センス電流の値と、前記半導体トランジスタ1の温度との関係を表す関係情報を予め取得しておき、前記主電流情報検出手段9によって検出される前記主電流情報から前記主電流の値を求めるとともに、前記センス電流情報検出手段5,6,8,12,13によって検出される前記センス電流情報から前記センス電流の値を求め、求めた前記主電流の値および前記センス電流の値と、前記関係情報とに基づいて、前記温度情報として、前記半導体トランジスタ1の温度を検出することを特徴とする請求項2に記載の半導体装置20,21。前記センスセル群3,104は、前記主セル群2,102よりも、閾値電圧が高く設定されていることを特徴とする請求項1に記載の半導体装置20,21,100。前記主セル群2,102と前記センスセル群3,104とは、異なるチャネル構造を有することを特徴とする請求項1に記載の半導体装置20,21,100。前記主セル群2,102と前記センスセル群3,104とは、前記半導体トランジスタ1,101を構成するチャネル領域119の不純物濃度が異なることを特徴とする請求項5に記載の半導体装置20,21,100。前記半導体トランジスタ101は、前記半導体トランジスタ101の温度情報の検出に用いられる他のセンスセル群103をさらに有し、前記他のセンスセル群103は、前記複数のセルのうち、前記主セル群102および前記センスセル群104に含まれるセルを除く他のセルの少なくとも一部を含み、前記センスセル群104と前記他のセンスセル群103とは、前記半導体トランジスタ101の温度の変化に対する電気的特性の変化を示す温度特性が異なり、前記検出回路144は、前記センスセル群104に流れるセンス電流の値と、前記他のセンスセル群103に流れる他のセンス電流の値とに基づいて、前記温度情報を検出することを特徴とする請求項1に記載の半導体装置100。前記センスセル群104と前記他のセンスセル群103とは、異なるチャネル構造を有することを特徴とする請求項7に記載の半導体装置100。前記主セル群102と前記他のセンスセル群103とは、同一のチャネル構造を有し、前記検出回路144は、前記他のセンスセル群103に流れる前記他のセンス電流の値に基づいて、前記主セル群102に流れる主電流の値を検出する機能をさらに備えることを特徴とする請求項7に記載の半導体装置100。前記検出回路144は、前記温度情報として、前記センス電流の値に対する前記他のセンス電流の値の比であるセンス電流比を検出することを特徴とする請求項7に記載の半導体装置100。前記検出回路10,144によって検出される前記温度情報に基づいて、前記半導体トランジスタ1,101を制御する制御回路11,145をさらに備えることを特徴とする請求項1に記載の半導体装置20,21,100。前記半導体トランジスタ1,101は、シリコンよりもバンドギャップが広いワイドバンドギャップ半導体を用いて形成されることを特徴とする請求項1に記載の半導体装置20,21,100。前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項12に記載の半導体装置20,21,100。前述の特許文献1および特許文献2に開示されるように、半導体トランジスタの温度を検出可能な従来技術の半導体装置としては、トランジスタ上またはその近辺に、ダイオードまたは抵抗などの温度検出用素子を設置して、温度検出用素子の特性の温度依存性から、トランジスタの温度を検出する半導体装置がある。この半導体装置では、発熱部であるトランジスタ内部と、ダイオードまたは抵抗などの温度検出用素子が設置される温度検出部との間には、空間的な隔たりがある。したがって、トランジスタ内部の温度を迅速かつ正確に検出することが困難であり、トランジスタの急激な温度上昇による破壊を防ぐことが困難であるという問題がある。たとえば、特許文献1に開示される半導体装置では、温度検出に用いられるダイオード以下温度検出ダイオードという場合があると、発熱部であるトランジスタ内部以下トランジスタ発熱部という場合があるとの間には、空間的な隔たりがあるので、温度検出ダイオードとトランジスタ発熱部との間で温度差が生じる。この温度差を解消するために、特許文献1に開示される半導体装置では、温度検出ダイオードで検出された温度を、電流センス用エミッタから流れるセンス電流値を用いて補正している。しかし、温度検出ダイオードとトランジスタ発熱部との間の空間的な隔たりが無くなるわけではないので、特許文献1に開示される半導体装置には、トランジスタ発熱部の急激な温度上昇に対して、正確な温度を即座に検出することが困難であるという問題がある。前述の非特許文献1に開示される半導体装置では、トランジスタを構成する一部のセル群であるセンスセル群を電流検出用素子として使用する。このセンスセル群を温度検出用素子として使用すれば、温度を検出する部分と発熱部との間の空間的な隔たりの問題は解消される。しかし、センスセル群は、そもそもトランジスタに流れる電流を正確に検出することを目的にしているので、主セル群と同一の特性を示すことが望まれている。したがって、非特許文献1に開示される技術をそのまま適用しても、トランジスタ内部の急激な温度の上昇を迅速かつ正確に検出することは困難である。前述の特許文献2に開示される半導体装置では、温度検出用のPNダイオードは、絶縁膜上に形成されているので、電流が流れている半導体トランジスタの正確な温度を検出するまでに時間がかかる。したがって、半導体トランジスタの温度上昇から、その温度上昇が温度検出用のPNダイオードによって検出されるまでには、若干の遅れが発生する。これによって、過温度状態からの保護が遅れ、半導体トランジスタが破壊されるおそれがある。また、特許文献2に開示される半導体装置は、以下のようにして製造される。まず、半導体基体に、半導体トランジスタを構成するドレイン領域などの各領域を形成した後、半導体基体上に絶縁膜を形成し、絶縁膜上に多結晶半導体を堆積させる。そして、温度検出用のPNダイオードを形成するために、マスクを用いて部分的にイオン注入を行う。次に、多結晶半導体層をパターニングして、半導体トランジスタのゲート電極と温度センス用のPNダイオードを形成する。最後にソース電極などを形成することで、半導体装置を得る。このように、特許文献2に開示される半導体装置では、温度検出用のPNダイオードを形成するために、製造における工程数以下製造工程数という場合があるが増えるので、製造コストの上昇につながるという問題がある。また特許文献1~3および非特許文献1には、温度検出用素子と電流検出用素子との両方を内蔵する半導体装置については開示されていない。温度検出用素子と電流検出用素子との両方を内蔵する半導体装置を実現するためには、たとえば、特許文献2に記載の技術と特許文献3に記載の技術とを組み合わせることが考えられる。この場合、温度検出用ダイオードのアノード電極およびカソード電極と、電流検出用セルのソース電極とを半導体トランジスタ上に形成する必要があるので、半導体トランジスタの有効面積が小さくなるおそれがある。本発明の目的は、内蔵する半導体トランジスタの温度に関する情報を迅速かつ正確に検出することができる半導体装置を提供することである。本発明の半導体装置は、複数のセルで構成される半導体トランジスタと、前記半導体トランジスタの温度に関する温度情報を検出する検出回路とを備え、前記半導体トランジスタは、前記複数のセルのうち、負荷に電流を供給するためのセルを含む主セル群と、前記温度情報を検出するためのセルを含むセンスセル群とを有し、前記主セル群と前記センスセル群とは、前記半導体トランジスタの温度の変化に対する電気的特性の変化を示す温度特性が異なり、前記検出回路は、前記センスセル群に流れるセンス電流の値に基づいて、前記温度情報を検出することを特徴とする。本発明の半導体装置によれば、半導体トランジスタは、複数のセルで構成され、複数のセルのうち、負荷に電流を供給するためのセルを含む主セル群と、半導体トランジスタの温度に関する温度情報を検出するためのセルを含むセンスセル群とを有する。主セル群とセンスセル群とは、半導体トランジスタの温度の変化に対する電気的特性の変化を示す温度特性が異なる。センスセル群に流れるセンス電流の値に基づいて、検出回路によって半導体トランジスタの温度情報が検出される。主セル群とセンスセル群とは、温度特性が異なるが、共に同一の半導体トランジスタの内部に組み込まれているので、同一の温度を呈する。このように主セル群とセンスセル群とは同一の温度を呈するので、主セル群とセンスセル群との温度特性の相違は、主セル群に流れる主電流の値と、センスセル群に流れるセンス電流の値との相違となって現れる。したがって、検出回路によってセンス電流の値に基づいて半導体トランジスタの温度情報を検出することによって、半導体トランジスタの温度情報を迅速かつ正確に検出することができる。たとえば、検出回路によって主電流の値とセンス電流の値とに基づいて半導体トランジスタの温度情報を検出することによって、半導体トランジスタの温度情報を迅速かつ正確に検出することができる。半導体トランジスタの温度情報は、たとえば、半導体トランジスタの温度、または、主電流の値およびセンス電流の値である。この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。<第1の実施の形態>図1は、本発明の第1の実施の形態である半導体装置20の構成を示す電気回路図である。本実施の形態の半導体装置20は、内蔵する半導体トランジスタの温度に関する情報である温度情報を検出する機能を備える。より詳細には、本実施の形態の半導体装置20は、内蔵する半導体トランジスタの温度情報を検出して、半導体トランジスタを制御する機能を備える。半導体トランジスタの温度情報は、たとえば、半導体トランジスタの温度、または、主電流の値およびセンス電流の値である。本実施の形態では、半導体装置20は、半導体トランジスタの温度情報として、半導体トランジスタの温度、具体的には半導体トランジスタの内部の温度を検出する。本実施の形態では、半導体トランジスタ内部の急峻な温度の上昇を迅速かつ正確に検出して、半導体トランジスタを迅速に制御することができる半導体装置20を提供することを目的として、以下に示す構成を採用している。半導体装置20は、半導体トランジスタである金属-酸化物-半導体型の電界効果トランジスタMetalOxideSemiconductorFieldEffectTransistor;略称:MOSFET1、ドレイン端子4、ソース端子5、センス端子6、ゲート端子7、センス抵抗8、ホール電流センサ9、温度検出回路10およびゲート制御回路11を備えて構成される。半導体装置20は、負荷Lに接続され、負荷Lに電力を供給する。温度検出回路10は、検出回路に相当する。ゲート制御回路11は、制御回路に相当する。MOSFET1は、主セル群2と、センスセル群3とを備えて構成される。より詳細には、MOSFET1は、複数のセルで構成される。複数のセルは、同一の基板に形成され、並列接続される。主セル群2は、MOSFET1を構成する複数のセルのうち、負荷Lに電流を供給するためのセルを含む。センスセル群3は、MOSFET1を構成する複数のセルのうち、MOSFET1の温度情報を検出するためのセルを含む。図1では、理解を容易にするために、主セル群2を構成する1つのセルと、センスセル群3を構成する1つのセルとが並列接続される場合を示しているが、実際には、主セル群2およびセンスセル群3は、それぞれ複数のセルを含み、これら複数のセルが並列接続されている。センスセル群3に含まれるセルの個数は、1つでもよいし、複数でもよい。主セル群2は、負荷Lを駆動するために充分な電流を負荷Lに供給する必要があるので、センスセル群3に比べて、セルの個数が多くなっている。センスセル群3は、MOSFET1の温度情報、具体的には温度を検出するために設けられているものであり、温度の検出に充分な電流が得られればよいので、主セル群2に比べて、セルの個数が少なくなっている。これによって、主セル群2には相対的に大きい電流が流れ、センスセル群3には相対的に小さい電流が流れる。主セル群2に含まれるセルの個数以下主セル数という場合があると、センスセル群3に含まれるセルの個数以下センスセル数という場合があるとの比は、たとえば1000:1である。主セル数とセンスセル数との比は、これに限定されない。主セル群2とセンスセル群3とは、温度特性が異なる。より詳細には、主セル群2を構成するセルと、センスセル群3を構成するセルとは、温度特性が異なる。温度特性は、MOSFET1の温度、具体的にはMOSFET1の接合温度の変化に対する電気的特性の変化を示す。電気的特性は、たとえば、閾値電圧、ドレイン電流とドレイン電圧との関係を示す電流-電圧特性である。ここで、MOSFET1の接合温度とは、MOSFET1が通電およびスイッチング動作によって発熱しているときのMOSFET1の内部の温度をいう。MOSFET1を構成する複数のセルは、それぞれドレイン電極、ソース電極およびゲート電極を備える。主セル群2を構成するセルのドレイン電極以下主セル群2のドレイン電極という場合があると、センスセル群3を構成するセルのドレイン電極以下センスセル群3のドレイン電極という場合があるとは、電気的に接続されており、共通のドレイン端子4に接続されている。ドレイン端子4は、たとえば不図示の電源に接続されている。主セル群2を構成するセルのゲート電極以下主セル群2のゲート電極という場合があると、センスセル群3を構成するセルのゲート電極以下センスセル群3のゲート電極という場合があるとは、電気的に接続されており、共通のゲート端子7に接続されている。主セル群2を構成するセルのソース電極以下主セル群2のソース電極という場合があるは、ソース端子5に接続されている。センスセル群3を構成するセルのソース電極以下センスセル群3のソース電極という場合があるは、センス端子6に接続されている。ソース端子5とセンス端子6とは、センス抵抗8を介して電気的に接続されている。ソース端子5は、負荷Lに接続されている。負荷Lは、グランドに接続されている。すなわちソース端子5は、負荷Lを介して、グランドに接続されている。負荷Lは、たとえばモータなどである。ホール電流センサ9は、温度検出回路10およびゲート制御回路11に接続されている。またソース端子5およびセンス端子6は、それぞれ温度検出回路10に接続されている。温度検出回路10とゲート制御回路11とは、互いに接続されている。ゲート制御回路11は、ゲート端子7に接続されている。ホール電流センサ9は、主セル群2に流れる電流以下主電流という場合があるIm、具体的には、ドレイン端子4から主セル群2を通ってソース端子5へ流れるドレイン電流Imを検出する。主電流Imの値は、主セル群2に含まれる全てのセルに流れる電流の値を合算したものである。ホール電流センサ9によって検出された主電流Imの値以下主電流値という場合があるを含む主電流信号は、ホール電流センサ9から温度検出回路10およびゲート制御回路11に与えられる。ホール電流センサ9は、主電流情報検出手段に相当し、主電流値は、主電流に関する主電流情報に相当する。温度検出回路10は、センス端子6とソース端子5との間に接続されているセンス抵抗8の電圧降下値に基づいて、センスセル群3に流れる電流以下センス電流という場合があるの値を求める。センス抵抗8の電圧降下値は、センス電流に関するセンス電流情報に相当し、ソース端子5、センス端子6およびセンス抵抗8は、センス電流情報検出手段に相当する。温度検出回路10は、センス抵抗8の電圧降下値に基づいて求めたセンス電流の値以下センス電流値という場合があるに基づいて、MOSFET1の温度を検出する。より詳細には、温度検出回路10は、ホール電流センサ9から与えられる主電流信号に含まれる主電流値と、センス抵抗8の電圧降下値に基づいて求めたセンス電流値とに基づいて、MOSFET1の温度を検出する。MOSFET1の温度は、具体的には、MOSFET1の接合温度である。温度検出回路10によって検出されたMOSFET1の接合温度を含む接合温度信号は、温度検出回路10からゲート制御回路11に与えられる。ゲート制御回路11は、外部から与えられる駆動信号Sdに基づいて、MOSFET1を制御する。具体的には、ゲート制御回路11は、外部から与えられる駆動信号Sdに基づいて、MOSFET1を駆動させるためのゲート電圧を含む駆動信号をゲート端子7に与えて、MOSFET1を駆動する。MOSFET1は、ゲート端子7を介してゲート制御回路11から与えられた駆動信号に含まれるゲート電圧に基づいて動作する。このようにしてMOSFET1がオンすると、不図示の電源からドレイン端子4を介して与えられる電流が、主セル群2に流れ、ソース端子5を介して負荷Lに流れる。これによって、負荷Lを駆動することができる。またゲート制御回路11は、温度検出回路10で検出され、温度検出回路10から与えられる接合温度信号に含まれるMOSFET1の接合温度に基づいて、MOSFET1を制御する。具体的には、ゲート制御回路11は、温度検出回路10から与えられる接合温度信号に含まれる接合温度と、予め定める接合温度用閾値とを比較し、接合温度が接合温度用閾値を超えた場合、MOSFET1の動作を遮断する遮断信号をゲート端子7に与える。ゲート端子7に遮断信号が与えられることによって、MOSFET1の動作が遮断される。またゲート制御回路11は、ホール電流センサ9から与えられる主電流信号に含まれる主電流値に基づいて、MOSFET1を制御する。具体的には、ゲート制御回路11は、ホール電流センサ9から与えられる主電流信号に含まれる主電流値と、予め定める主電流用閾値とを比較し、主電流値が主電流用閾値を超えた場合、MOSFET1の動作を遮断する遮断信号をゲート端子7に与える。ゲート端子7に遮断信号が与えられることによって、MOSFET1の動作が遮断される。接合温度が接合温度用閾値以下である場合および主電流値が主電流値用閾値以下である場合には、ゲート端子7に遮断信号は与えられないので、MOSFET1は、前記ゲート電圧に基づいて動作する。温度検出回路10によるMOSFET1の接合温度の検出は、主セル群2の温度特性とセンスセル群3の温度特性とが異なることによって実現されるものである。つまり、主セル群2の温度特性とセンスセル群3の温度特性とを異ならせることによって、温度検出回路10において、MOSFET1の接合温度を検出することができる。温度特性が異なる主セル群2とセンスセル群3とは、たとえば、チャネル構造を異ならせることによって形成される。具体的には、温度特性が異なる主セル群2とセンスセル群3とは、MOSFET1を構成するチャネル領域の不純物濃度以下ドーパント濃度という場合があるを異ならせることによって形成される。すなわち、センスセル群3のチャネル領域のドーパント濃度を、主セル群2のチャネル領域のドーパント濃度と異ならせることによって、異なる温度特性を有する主セル群2およびセンスセル群3を形成することができる。この方法は、たとえば、チャネル領域のドーパント濃度を異ならせることで閾値電圧スレッシュホルド電圧Vthの温度変化率を相違させることによって達成できる参考文献1参照。参考文献1:S.M.Sze,PhysicsofSemiconductorDevices,2ndEdition、JOHNWiLEYSONS、1981、p.451-453本実施の形態では、主セル群2とセンスセル群3とは、異なるチャネル構造を有するので、閾値電圧が異なる。本実施の形態では、センスセル群3は、主セル群2よりも、閾値電圧が高く設定されている。具体的には、センスセル群3の閾値電圧は、主セル群2の閾値電圧よりも1.6V~1.8V程度高く設定されている。次に、MOSFET1の接合温度の検出原理について説明する。図2は、MOSFET1の接合温度と、主電流/センス換算電流比との関係を示すグラフである。図2において、横軸は、MOSFET1の接合温度以下MOSFET接合温度という場合があるであり、縦軸は、主電流/センス換算電流比である。主セル群2とセンスセル群3とは、共に同一のトランジスタであるMOSFET1の内部に組み込まれているので、同一の接合温度を呈する。したがって、図2の縦軸のMOSFET接合温度は、主セル群2およびセンスセル群3の双方の接合温度である。図2の縦軸の主電流/センス換算電流比は、センス換算電流に対する主電流Imの比率、すなわち主電流Imの値である主電流値をセンス換算電流の値で割った値である。ここで、センス換算電流は、以下の式1によって求められる。センス換算電流=センス抵抗電圧降下値×主セル数÷センスセル数÷センス抵抗値...1式1において、センス抵抗電圧降下値は、センス抵抗8の電圧降下値であり、主セル数は、主セル群2に含まれるセルの個数であり、センスセル数は、センスセル群3に含まれるセルの個数であり、センス抵抗値は、センス抵抗8の抵抗値である。式1における主セル数、センスセル数、センス抵抗値は、いずれも定数であり、設計者が設定可能な値である。式1の右辺において、センス抵抗電圧降下値をセンス抵抗値で除算して得られる値は、センス電流値に相当する。このセンス電流値をセンスセル数で除算して得られる値は、1セル当たりのセンス電流値に相当する。この1セル当たりのセンス電流値に主セル数を乗算したものが、式1で示されるセンス換算電流の値である。つまり、式1で示されるセンス換算電流の値は、測定されたセンス電流値に基づいて算出された主電流値である。したがって、前述の主電流/センス換算電流比は、センス電流値に基づいて算出された主電流値に対する、測定された主電流値の比率を表す。図2では、代表例として、主電流値が30A、50A、70Aである場合の特性を示している。主電流値が30Aである場合を符号31で示し、主電流値が50Aである場合を符号32で示し、主電流値が70Aである場合を符号33で示している。図2において、各グラフの紙面に向かって左端における接合温度は、室温に等しく、たとえば25°Cであり、右端における接合温度は、125°Cである。図2から、主電流Imが一定であれば、主電流/センス換算電流比から、MOSFET1の接合温度が一義的に決定できることが判る。つまり、主電流/センス換算電流比と、そのときの主電流値とが判ると、MOSFET1の接合温度を一義的に検出することができる。したがって、温度検出回路10は、具体的には、主電流/センス換算電流比と、そのときの主電流値とに基づいて、MOSFET1の接合温度を求める。主電流/センス換算電流比と、そのときの主電流値とは、センス抵抗8の電圧降下値と、ホール電流センサ9によって検出された値以下ホール電流センサ9の検出値という場合があるとから求めることができる。したがって、温度検出回路10は、さらに具体的には、センス抵抗8の電圧降下値と、ホール電流センサ9の検出値である主電流値とに基づいて、主電流/センス換算電流比を求め、求めた主電流/センス換算電流比と、主電流値とに基づいて、MOSFET1の接合温度を求める。たとえば、センス抵抗8の電圧降下値とホール電流センサ9の検出値とから求められた主電流/センス換算電流比がY1であり、主電流値が70Aであれば、MOSFET1の接合温度は、X1°Cとなる。図2では、主電流値の一例として、30A、50A、70Aの場合の特性を示しているが、これ以外の主電流値の場合についても、MOSFET1の接合温度を求めることができる。たとえば、一定の接合温度に対して主電流Imが増大すると、主電流/センス換算電流比も単調に増大することから、図2に示すグラフを所望の温度分解能および主電流/センス換算電流比分解能でマトリックス化して、各マトリックスに実験から求めた主電流値を割り振ることによって、正確な接合温度を検出することができる。温度検出回路10は、たとえば、主電流値、主電流/センス換算電流比およびMOSFET1の接合温度がマトリックス化されたテーブルを、温度検出回路10に内蔵される不図示のメモリに予め記憶しておき、温度検出回路10の中の集積回路ICによって、マトリックス化されたテーブルを参照して、MOSFET1の接合温度を導出する。マトリックス化されたテーブルを記憶するメモリは、温度検出回路10の外部に設けられてもよい。マトリックス化されたテーブルは、主電流値と、センス電流値と、MOSFET1の温度との関係を表しており、関係情報に相当する。以下では、関係情報を温度関係情報という場合がある。このように温度検出回路10は、マトリックス化されたテーブルなどの温度関係情報を、メモリから読み出すことなどによって予め取得しておく。そして温度検出回路10は、ホール電流センサ9から与えられる主電流信号から主電流値を求めるとともに、ソース端子5およびセンス端子6から与えられるセンス抵抗8の電圧降下値に基づいてセンス電流値を求める。温度検出回路10は、求めた主電流値およびセンス電流値と、マトリックス化されたテーブルなどの温度関係情報とに基づいて、MOSFET1の温度、具体的にはMOSFET1の接合温度を検出する。以上のように本実施の形態の半導体装置20では、温度検出回路10によって、センスセル群3に流れるセンス電流の値であるセンス電流値に基づいて、MOSFET1の接合温度を検出する。具体的には、温度検出回路10によって、主セル群2に流れる主電流Imの値である主電流値と、センスセル群3に流れるセンス電流の値であるセンス電流値とに基づいて、MOSFET1の接合温度を検出する。主セル群2とセンスセル群3とは、温度特性が異なるが、共に同一のトランジスタであるMOSFET1の内部に組み込まれているので、同一の接合温度を呈する。このように主セル群2とセンスセル群3とは同一の接合温度を呈するので、主セル群2とセンスセル群3との温度特性の相違は、主電流値とセンス電流値との相違となって現れる。したがって、前述のように温度検出回路10によって、センス電流値に基づいてMOSFET1の接合温度を検出することによって、具体的には主電流値とセンス電流値とに基づいてMOSFET1の接合温度を検出することによって、MOSFET1の接合温度を迅速かつ正確に検出することができる。また温度検出回路10で接合温度の検出に用いられるセンス電流は、接合温度を検出すべき主セル群2と同一のトランジスタ内部を流れるので、主セル群2の接合温度の上昇を、遅延なく反映する。換言すれば、センス電流の値は、接合温度の上昇に対する信号の遅延がない、すなわち温度信号遅延のない電流値である。この温度信号遅延のない電流値から、温度検出回路10によってMOSFET1の接合温度を求めるので、MOSFET1内部に急激な温度の上昇があった場合でも、MOSFET1の内部の急激な温度の上昇を迅速かつ正確に検出することができる。このように迅速かつ正確に検出されるMOSFET1の接合温度に基づいて、ゲート制御回路11によってMOSFET1を制御するので、MOSFET1を迅速に制御することができる。たとえば、MOSFET1内部に急激な温度の上昇があった場合には、ゲート制御回路11によってゲート端子7に遮断信号を与えて、MOSFET1の動作を迅速に遮断することができるので、MOSFET1の急激な温度上昇による破壊を防ぐことができる。本実施の形態では、このようにして温度検出回路10で検出されたMOSFET1の接合温度が接合温度用閾値を超えると、ゲート制御回路11によってゲート端子7に遮断信号が与えられ、MOSFET1の動作が遮断される。これによって、MOSFET1の温度上昇による破壊が防止され、MOSFET1が保護される。このように本実施の形態では、温度検出回路10とゲート制御回路11とは、温度検出保護回路として機能する。また本実施の形態では、半導体装置20は、主電流情報検出手段に相当するホール電流センサ9と、センス電流情報検出手段に相当するソース端子5、センス端子6およびセンス抵抗8とを備える。温度検出回路10は、マトリックス化されたテーブルなどの温度関係情報を予め取得しておき、ホール電流センサ9から与えられる主電流信号から主電流値を求めるとともに、ソース端子5およびセンス端子6から与えられるセンス抵抗8の電圧降下値に基づいてセンス電流値を求める。そして温度検出回路10は、求めた主電流値およびセンス電流値と、マトリックス化されたテーブルなどの温度関係情報とに基づいて、MOSFET1の温度、具体的にはMOSFET1の接合温度を検出する。このような構成にすることによって、MOSFET1の接合温度を検出可能な温度検出回路10を実現することができる。また本実施の形態では、主セル群2とセンスセル群3とは、異なるチャネル構造を有する。具体的には、主セル群2とセンスセル群3とは、MOSFET1を構成するチャネル領域の不純物濃度が異なる。このような構成にすることによって、温度特性が異なる主セル群2とセンスセル群3とを実現することができる。主セル群2とセンスセル群3との温度特性の差は、たとえば前述の図2に示す主電流/センス換算電流比とMOSFET接合温度とのプロットに関して、主電流/センス換算電流比が、MOSFET接合温度に対して、0.1[/K]以上の変化率があれば十分である。また本実施の形態では、センスセル群3は、主セル群2よりも、閾値電圧が高く設定されている。したがって、MOSFET1のスイッチング動作時に、センスセル群3は、主セル群2よりも遅く立ち上がり、速く立ち下がる。これによって、スイッチング時のノイズが軽減されるので、MOSFET1の温度情報、たとえばMOSFET1の温度を正確に検出することができる。したがって、たとえばMOSFET1の過温度の誤検出を防ぐことができる。<第2の実施の形態>図3は、本発明の第2の実施の形態である半導体装置21の構成を示す電気回路図である。本実施の形態の半導体装置21は、前述の図1に示す第1の実施の形態の半導体装置20と構成が類似しているので、対応する部分には同一の参照符を付して、共通する説明を省略する。図3では、図1と同様に、理解を容易にするために、主セル群2を構成する1つのセルと、センスセル群3を構成する1つのセルとが並列接続される場合を示しているが、実際には、主セル群2およびセンスセル群3は、それぞれ複数のセルを含み、これら複数のセルが並列接続されている。本実施の形態の半導体装置21は、MOSFET1、ドレイン端子4、ソース端子5、ゲート端子7、ホール電流センサ9、温度検出回路10、ゲート制御回路11、オペアンプ12および増幅用抵抗13を備えて構成される。半導体装置21は、前述の第1の実施の形態の半導体装置20と同様に、負荷Lに接続され、負荷Lに電力を供給する。本実施の形態では、センスセル群3のソース電極は、増幅用抵抗13の一端およびオペアンプ12の反転入力端子に接続されている。増幅用抵抗13の他端は、オペアンプ12の出力端子に接続されている。またオペアンプ12の出力端子は、温度検出回路10に接続されている。オペアンプ12の非反転入力端子は、ソース端子5に接続されている。前述の図1に示す第1の実施の形態の半導体装置20では、センス換算電流を求めるために、センス抵抗8を用いている。本実施の形態の半導体装置21では、図3に示すようにオペアンプ12を用いている点が、第1の実施の形態の半導体装置20と異なる。本実施の形態のようにオペアンプ12を用いても、センス抵抗8を用いる場合と同様に、センス換算電流を求めることができる。オペアンプ12は、増幅用抵抗13とともに、電流-電圧変換回路を構成する。オペアンプ12は、センス電流値と増幅用抵抗13の抵抗値とを乗じた値以下増幅電圧値という場合があるを出力する。増幅電圧値は、センス電流情報に相当し、第1の実施の形態におけるセンス抵抗8の電圧降下値に相当する。オペアンプ12および増幅用抵抗13は、センス電流情報検出手段に相当する。オペアンプ12から出力される増幅電圧値を含む増幅電圧信号は、温度検出回路10に与えられる。温度検出回路10は、オペアンプ12から与えられる増幅電圧信号に含まれる増幅電圧値に基づいて、センスセル群3に流れるセンス電流を検出する。温度検出回路10は、ホール電流センサ9から与えられる主電流信号に含まれる主電流値と、増幅電圧値に基づいて検出したセンス電流値とに基づいて、第1の実施の形態と同様にして、MOSFET1の接合温度を検出する。前述のように、MOSFET1の接合温度は、主電流/センス換算電流比と、そのときの主電流値とから、一義的に検出することができる。本実施の形態では、主電流/センス換算電流比と、そのときの主電流値とは、オペアンプ12から与えられる増幅電圧信号に含まれる増幅電圧値と、ホール電流センサ9の検出値とから求めることができる。具体的には、主電流値は、ホール電流センサ9の検出値から求めることができる。主電流/センス換算電流比は、センス換算電流に対する主電流Imの比率であり、主電流Imの値である主電流値をセンス換算電流の値で割った値である。本実施の形態では、センス換算電流は、前述の式1のセンス抵抗電圧降下値を、オペアンプ12から与えられる増幅電圧信号に含まれる増幅電圧値に置き換え、前述の式1のセンス抵抗値を、増幅用抵抗13の抵抗値以下増幅抵抗値というで置き換えた以下の式2によって求められる。センス換算電流=増幅電圧値×主セル数÷センスセル数÷増幅抵抗値...2本実施の形態においても、一定の接合温度に対して主電流Imが増大すると、主電流/センス換算電流比も単調に増大することから、前述の図2に示すような複数の主電流値に対するグラフを所望の温度分解能および主電流/センス換算電流比分解能でマトリックス化して、各マトリックスに実験から求めた主電流値を割り振ることによって、種々の主電流値の場合のMOSFET1の接合温度を検出することができる。温度検出回路10は、たとえば、第1の実施の形態と同様に、主電流値、主電流/センス換算電流比およびMOSFET1の接合温度がマトリックス化されたテーブルを予めメモリに記憶しておき、温度検出回路10の中のICによって、マトリックス化されたテーブルを参照して、MOSFET1の接合温度を導出する。以上のように本実施の形態においても、第1の実施の形態と同様に、温度検出回路10によって、主セル群2に流れる主電流Imの値である主電流値と、センスセル群3に流れるセンス電流の値であるセンス電流値とに基づいて、MOSFET1の接合温度を検出するので、第1の実施の形態と同様の効果を得ることができる。以上に述べた第1および第2の実施の形態では、主電流Imを検出するセンサ以下主電流検出センサという場合があるとして、ホール電流センサ9を用いる場合を説明したが、本発明の他の実施の形態では、シャント抵抗を用いてもよい。シャント抵抗を用いた場合でも、第1および第2の実施の形態と同様の効果を得ることができる。シャント抵抗を用いる場合、シャント抵抗は、ソース端子5と負荷Lとの間に介在され、ソース端子5および負荷Lにそれぞれ電気的に接続される。また第1および第2の実施の形態では、主電流Imを検出する方法として、MOSFET1の外部に、ホール電流センサ9などの主電流検出センサを設置して検出する場合を説明したが、主電流Imを検出する方法は、これに限定されない。たとえば、主セル群2と温度特性が相違するセンスセル群3とは別に、主セル群2と温度特性が一致する他のセンスセル群を設け、他のセンスセル群に流れるセンス電流の値以下他のセンスセル群のセンス電流値という場合があるから主電流値を求めてもよい。このように他のセンスセル群のセンス電流値から主電流値を求めた場合でも、第1および第2の実施の形態と同様の効果を得ることができる。この場合、他のセンスセル群は、センス電流情報検出手段に相当する。また第1および第2の実施の形態では、半導体トランジスタとしてMOSFET1を備える半導体装置20,21について説明したが、半導体トランジスタは、MOSFETに限定されない。半導体トランジスタは、たとえば絶縁ゲート型バイポーラトランジスタInsulatedGateBipolarTransistor;略称:IGBTであってもよい。半導体トランジスタがIGBTである場合でも、第1および第2の実施の形態と同様の効果を得ることができる。第1および第2の実施の形態において、図1に示すMOSFET1などの半導体トランジスタの主材料である半導体材料としては、シリコンSiを用いてもよいが、Siに比べてバンドギャップが大きいワイドバンドギャップ半導体を用いることが好ましい。ワイドバンドギャップ半導体としては、たとえば、炭化珪素SiC、窒化ガリウムGaNなどの窒化ガリウム系材料およびダイヤモンドが挙げられる。ワイドバンドギャップ半導体を用いて形成された半導体トランジスタ以下ワイドバンドギャップ半導体トランジスタという場合があるは、Siを用いて形成された半導体トランジスタ以下Siトランジスタという場合があるに比べて、耐電圧性が高く、許容電流密度も高いので、半導体トランジスタの小型化が可能である。このように小型化された半導体トランジスタを用いることによって、これらの半導体トランジスタを素子として組み込んだ半導体装置である半導体モジュールの小型化が可能となる。またワイドバンドギャップ半導体は、Siに比べて、電力損失が小さいので、ワイドバンドギャップ半導体を用いることによって、半導体トランジスタの高効率化が可能であり、ひいては半導体モジュールの高効率化が可能になる。またワイドバンドギャップ半導体トランジスタは、Siトランジスタに比べて、より高い接合温度まで動作が可能である。たとえば、SiCを主材料として用いて形成されたSiCトランジスタは、以下に示す参考文献2第1034頁、図8に記載されるように、接合温度が200°C以上でも動作が可能である。参考文献2:エイロステッターA.Lostetter、外11名、集積化されたパワーモジュールにおける高温シリコンカーバイトおよびシリコンオンインシュレータHighTemperatureSiliconCarbideandSilicononInsulatorBasedIntegratedPowerModules、VPPC‘09、IEEE,2009、vol.2、p.1032-1035また第1および第2の実施の形態では、前述のように温度検出回路10とゲート制御回路11とで構成される温度検出保護回路によって、MOSFET1の内部の急激な温度の上昇を迅速かつ正確に検出してMOSFET1を迅速に制御し、MOSFET1を保護することができる。このような半導体装置のトランジスタとして、SiCトランジスタなどのワイドバンドギャップ半導体トランジスタを用いて、温度検出回路10によってトランジスタの温度特性を測定して、ゲート制御回路11で制御すれば、トランジスタの接合温度が200°C以上となっても、安全に動作させることが可能である。したがって、温度検出保護回路を備える半導体装置の安全動作温度範囲を広げることができる。換言すれば、より広い安全動作温度範囲を有する半導体装置を実現することができる。<第3の実施の形態>図4は、本発明の第3の実施の形態である半導体装置100を示す平面図である。本実施の形態の半導体装置100は、第1および第2の実施の形態の半導体装置20と同様に、内蔵する半導体トランジスタの温度に関する情報である温度情報を検出する機能を備える。本実施の形態では、半導体装置100は、内蔵する半導体トランジスタに流れる電流に関する情報である電流情報を検出する機能をさらに備える。すなわち、本実施の形態の半導体装置100は、半導体トランジスタの温度情報および電流情報を検出可能に構成されており、半導体トランジスタの過温度および過電流を検出する機能を備える。本実施の形態では、半導体装置100は、半導体トランジスタの温度情報として、半導体トランジスタの温度、具体的には半導体トランジスタの内部の温度を検出する。本実施の形態では、製造工程数の増加を抑えて、半導体トランジスタの内部の温度に関する情報を迅速かつ正確に検出する機能を実現することができる半導体装置100を提供すること、および半導体トランジスタの有効面積の縮小を抑えて、半導体トランジスタの過温度および過電流を検出することができる半導体装置を提供することを目的として、以下に示す構成を採用している。図5は、図4に示す主セル群102を、図4の切断面線S1-S1から見て示す断面図である。図6は、図4に示す第1のセンスセル群103を、図4の切断面線S2-S2から見て示す断面図である。図7は、図4に示す第2のセンスセル群104を、図4の切断面線S3-S3から見て示す断面図である。本実施の形態の半導体装置100は、ワイドバンドギャップ半導体である炭化珪素SiC半導体を用いた半導体装置である。半導体装置100は、電力用半導体装置として好適に用いられる。半導体装置100は、半導体基板である炭化珪素SiC基板121上に、MOSFET101が形成されている。半導体装置100は、実際には、後述する図34に示すように、MOSFET101に検出回路144およびゲート駆動回路145などが接続されて構成されるが、図4では、理解を容易にするために、MOSFET101以外の構成は、記載を省略している。図4は、SiC基板121の厚み方向一方側から見た平面図である。図5~図7に示す断面構成は、SiC基板121の厚み方向に平行な断面構成である。MOSFET101は、主セル群102、第1のセンスセル群103および第2のセンスセル群104を有する。主セル群102、第1のセンスセル群103および第2のセンスセル群104は、同一の半導体基板であるSiC基板121に形成される。具体的には、MOSFET101は、複数のセル110で構成される。複数のセル110は、同一の半導体基板であるSiC基板121に形成され、並列接続される。図5~図7に示すように、ウェルコンタクト領域120の中心間の領域が、1つのセル110を構成する。このセル110が、SiC基板121の厚み方向に垂直な方向である幅方向、図5~図7では紙面に向かって左右方向、ならびに紙面奥側および手前側に繰返し配置されて、MOSFET101が構成される。各セル110は、1つのゲート領域111を含む。以下、SiC基板121の厚み方向をZで表し、厚み方向Zの一方をZ1で表し、厚み方向Zの他方をZ2で表す。本実施の形態では、SiC基板121は矩形状、具体的には正方形状である。SiC基板121の厚み方向Zに垂直であって、SiC基板121の一側部に平行な方向を第1方向Xと定義し、第1方向Xの一方をX1で表し、第1方向Xの他方をX2で表す。またSiC基板121の厚み方向Zに垂直であって、かつ第1方向Xに垂直な方向を第2方向Yと定義し、第2方向Yの一方をY1で表し、第2方向Yの他方をY2で表す。第2方向Yは、SiC基板121の第1方向Xに平行な側部に直交する側部に平行な方向である。本実施の形態では、図4の紙面に向かって上下方向を第1方向Xとし、図4の紙面に向かって左右方向を第2方向Yとする。主セル群102は、MOSFET101を構成する複数のセル110の一部のセルを含んで構成される。主セル群102には、相対的に大きい電流が流れる。本実施の形態では、MOSFET101に導通する殆どの電流が、主セル群102に流れる。第1および第2のセンスセル群103,104は、それぞれ、MOSFET101を構成する複数のセル110の他の一部のセルを含んで構成される。より詳細には、第1のセンスセル群103は、MOSFET101を構成する複数のセル110のうち、主セル群102および第2のセンスセル群104に含まれるセルを除く他のセルの少なくとも一部を含む。第1のセンスセル群103は、他のセンスセル群に相当し、第2のセンスセル群104は、センスセル群に相当する。第1および第2のセンスセル群103,104には、相対的に小さい電流が流れる。第1および第2のセンスセル群103,104は、温度検出用または電流検出用として用いられる一部のセル群である。第1および第2のセンスセル群103,104は、たとえば温度検出用として用いられ、MOSFET101の内部の温度の検出に用いられる。主セル群102、第1のセンスセル群103および第2のセンスセル群104は、それぞれ複数のセル110を含んで構成される。第1のセンスセル群103は、主セル群102とチャネル構造が同一である。第2のセンスセル群104は、主セル群102とチャネル構造が異なる。すなわち、第1のセンスセル群103と第2のセンスセル群104とは、異なるチャネル構造を有する。したがって、第1のセンスセル群103と第2のセンスセル群104とは、温度特性が異なる。より詳細には、第1のセンスセル群103を構成するセルと、第2のセンスセル群104を構成するセルとは、温度特性が異なる。温度特性は、前述のようにMOSFET101の温度、具体的にはMOSFET101の接合温度の変化に対する電気的特性の変化を示す。MOSFET101は、本実施の形態では、nチャネル型MOSFETである。主セル群102は、n型のSiC基板121と、n型の炭化珪素ドリフト層122と、p型のベース領域117と、n型のソース領域118と、チャネル領域119と、p型のウェルコンタクト領域120と、ゲート絶縁膜123と、ゲート領域111と、層間絶縁膜124と、主ソース電極106と、ドレイン電極115とを備える。第1のセンスセル群103は、主ソース電極106に代えて、第1のセンスソース電極107を備えること以外は、主セル群102と同様の構成を有する。すなわち、第1のセンスセル群103は、SiC基板121と、炭化珪素ドリフト層122と、ベース領域117と、ソース領域118と、チャネル領域119と、ウェルコンタクト領域120と、ゲート絶縁膜123と、ゲート領域111と、層間絶縁膜124と、第1のセンスソース電極107と、ドレイン電極115とを備える。第2のセンスセル群104は、主ソース電極106に代えて、第2のセンスソース電極108を備えること、およびチャネル領域119を備えないこと以外は、主セル群102と同様の構成を有する。すなわち、第2のセンスセル群104は、SiC基板121と、炭化珪素ドリフト層122と、ベース領域117と、ソース領域118と、ウェルコンタクト領域120と、ゲート絶縁膜123と、ゲート領域111と、層間絶縁膜124と、第2のセンスソース電極108と、ドレイン電極115とを備える。主セル群102、第1のセンスセル群103および第2のセンスセル群104の各ゲート領域111は、共通のゲート電極105に接続されている。主セル群102は、主ソース電極106を介して、主ソース端子112に接続されている。第1のセンスセル群103は、第1のセンスソース電極107を介して、第1のセンスソース端子113に接続されている。第2のセンスセル群104は、第2のセンスソース電極108を介して、第2のセンスソース端子114に接続されている。主ソース電極106は、SiC基板121の厚み方向一方Z1側から見て、図4の紙面に向かって左右方向である第2方向Yの中央部分が、図4の紙面に向かって上下方向である第1方向Xの上側、すなわち第1方向一方X1に突出する凸状に形成される。第1および第2のセンスソース電極107,108は、SiC基板121の厚み方向一方Z1側から見て、矩形状、具体的には長方形状に形成され、主ソース電極106の突出している部分以下突出部分というの両側方にそれぞれ配置される。第1および第2のセンスソース電極107,108は、主ソース電極106の突出部分よりも、図4の紙面に向かって上側、すなわち第1方向一方X1に突出して設けられる。主ソース電極106の突出部分と対向する部分であって、第1および第2のセンスソース電極107,108との間の位置に、ゲート電極105の外部出力パッドとして機能する矩形状の部分以下パッド部という場合がある151が配置される。ゲート電極105は、パッド部151と、パッド部151に電気的に接続され、主セル群102、第1のセンスセル群103および第2のセンスセル群104を囲繞するように設けられる囲繞部152とを備える。ゲート電極105の囲繞部152は、より詳細には、主ソース電極106、第1のセンスソース電極107および第2のセンスソース電極108を囲繞するように設けられる。ゲート電極105は、主ソース電極106、第1のセンスソース電極107および第2のセンスソース電極108の周囲において、囲繞部152を介してゲート領域111に電気的に接続され、ゲート領域111の外部出力電極として機能する。主ソース電極106、第1のセンスソース電極107および第2のセンスソース電極108は、それぞれコンタクトホールを介して、ソース領域118およびウェルコンタクト領域120に電気的に接続される。主ソース電極106、第1のセンスソース電極107および第2のセンスソース電極108は、それ自体が外部出力電極として機能する。主セル群102、第1のセンスセル群103および第2のセンスセル群104を構成する全てのセル110に対してドレイン電極115は共通であり、ドレイン端子116に接続されている。ドレイン電極115は、SiC基板121の厚み方向他方Z2側の表面全体にわたって形成される。ドレイン電極115は、それ自体が外部出力電極として機能する。主セル群102、第1のセンスセル群103および第2のセンスセル群104を構成する全てのセル110は、ベース領域117、ソース領域118およびウェルコンタクト領域120を有しており、MOSFET101としてのスイッチング動作を実現している。また、主セル群102および第1のセンスセル群103は、チャネル領域119を有しており、第2のセンスセル群104よりも、閾値電圧が小さくなっている。前述の第1および第2の実施の形態におけるMOSFET1は、他のセンスセル群に相当する第1のセンスセル群103を備えないこと以外は、本実施の形態におけるMOSFET101と同様の構成を有する。具体的には、第1および第2の実施の形態におけるMOSFET1の主セル群2は、本実施の形態におけるMOSFET101の主セル群102と同様の構成を有する。また第1および第2の実施の形態におけるMOSFET1のセンスセル群3は、本実施の形態におけるMOSFET101の第2のセンスセル群104と同様の構成を有する。次に、本発明の実施の一形態における半導体装置100の製造方法について説明する。図8~図31は、本発明の実施の一形態における半導体装置100の製造方法を説明するための図である。図8~図31では、図5~図7と同様に、SiC基板121の厚み方向に平行な断面構成を示す。図8は、炭化珪素ドリフト層122の形成が終了した段階の状態を示す断面図である。まず、炭化珪素SiC基板121の厚み方向一方側の表面に、炭化珪素ドリフト層122を形成する。炭化珪素ドリフト層122は、SiC基板121の厚み方向一方側の表面の全体にわたって形成される。すなわち炭化珪素ドリフト層122は、主セル群102を形成する領域として予め定められる領域以下主セル群形成領域という102A、第1のセンスセル群103を形成する領域として予め定められる領域以下第1のセンスセル群形成領域という103A、および第2のセンスセル群104を形成する領域として予め定められる領域以下第2のセンスセル群形成領域という104Aにわたって形成される。図8に示す状態は、主セル群形成領域102A、第1のセンスセル群形成領域103Aおよび第2のセンスセル群形成領域104Aの各領域の状態に相当する。SiC基板121としては、n型で低抵抗のSiC基板が用いられる。炭化珪素ドリフト層122は、炭化珪素から成るn型の半導体層として形成される。炭化珪素ドリフト層122は、たとえば化学気相堆積ChemicalVaporDeposition;略称:CVD法を用いて、エピタキシャル成長によって形成される。炭化珪素ドリフト層122におけるn型の不純物の濃度は、たとえば1×1015cm3~1×1017cm3である。炭化珪素ドリフト層122の厚み寸法以下厚さという場合があるは、たとえば5μm~50μmである。図9は、ベース領域117の形成が終了した段階の状態を示す断面図である。図9に示す状態は、主セル群形成領域102A、第1のセンスセル群形成領域103Aおよび第2のセンスセル群形成領域104Aの各領域の状態に相当する。炭化珪素ドリフト層122の形成後は、図9に示すように、炭化珪素ドリフト層122のSiC基板121と接する側とは反対側の表面、すなわち厚み方向一方側の表面に、第1のマスク131を形成する。そして、第1のマスク131が形成された炭化珪素ドリフト層122の表面に、SiC基板121の厚み方向一方側から、p型の不純物以下p型不純物という場合がある、具体的にはアルミニウムAlをイオン注入する。これによって、第1のマスク131で覆われていない部分の炭化珪素ドリフト層122の表面に、p型不純物がイオン注入される。炭化珪素ドリフト層122において、p型不純物がイオン注入された領域は、p型になる。このp型になった領域が、ベース領域117となる。ベース領域117は、主セル群形成領域、第1のセンスセル群形成領域および第2のセンスセル群形成領域の各領域に形成される。p型不純物のイオン注入の深さ、すなわちベース領域117の厚さは、炭化珪素ドリフト層122の厚さを超えない程度、具体的には0.5μm~3μm程度とする。また、イオン注入されたp型不純物の濃度以下p型不純物濃度という場合がある、すなわちベース領域117のp型不純物濃度は、たとえば、1×1017cm3~1×1019cm3の範囲内で、かつ炭化珪素ドリフト層122のp型不純物濃度よりも高いものとする。図10は、ソース領域118の形成が終了した段階の状態を示す断面図である。図10に示す状態は、主セル群形成領域102A、第1のセンスセル群形成領域103Aおよび第2のセンスセル群形成領域104Aの各領域の状態に相当する。ベース領域117の形成後は、第1のマスク131を除去する。その後、図10に示すように、炭化珪素ドリフト層122の厚み方向一方側の表面に、新たに第2のマスク132を形成する。そして、第2のマスク132が形成された炭化珪素ドリフト層122の表面、具体的にはベース領域117の表面の一部分に、SiC基板121の厚み方向一方側から、n型の不純物以下n型不純物という場合がある、具体的には窒素Nをイオン注入する。これによって、第2のマスク132で覆われていない部分の炭化珪素ドリフト層122の表面、具体的にはベース領域117の表面の一部分に、n型不純物がイオン注入される。炭化珪素ドリフト層122においてn型不純物がイオン注入された領域、具体的にはベース領域117においてn型不純物がイオン注入された領域は、n型になる。このn型になった領域が、ソース領域118となる。ソース領域118は、主セル群形成領域102A、第1のセンスセル群形成領域103Aおよび第2のセンスセル群形成領域104Aの各領域に形成される。n型不純物のイオン注入の深さ、すなわちソース領域118の厚さは、ベース領域117の厚さよりも小さいものとする。換言すれば、ソース領域118は、ベース領域117よりも浅く形成される。また、イオン注入されたn型不純物の濃度以下n型不純物濃度という場合がある、すなわちソース領域118のn型不純物濃度は、たとえば、1×1018cm3~1×1021cm3の範囲内で、かつベース領域117のp型不純物濃度を超える、すなわちベース領域117のp型不純物濃度よりも高いものとする。図11~図13は、チャネル領域119の形成が終了した段階の状態を示す断面図である。図11は、チャネル領域119の形成が終了した段階の主セル群形成領域102Aの状態を示す断面図である。図12は、チャネル領域119の形成が終了した段階の第1のセンスセル群形成領域103Aの状態を示す断面図である。図13は、チャネル領域119の形成が終了した段階の第2のセンスセル群形成領域104Aの状態を示す断面図である。ソース領域118の形成後は、第2のマスク132を除去する。その後、図11~図13に示すように、炭化珪素ドリフト層122の厚み方向一方側の表面に、新たに第3のマスク133を形成する。第3のマスク133は、図11に示す主セル群形成領域102Aおよび図12に示す第1のセンスセル群形成領域103Aの炭化珪素ドリフト層122を覆わずに露出させ、図13に示すように、第2のセンスセル群形成領域104Aの炭化珪素ドリフト層122の表面を覆うように形成される。第3のマスク133が形成された炭化珪素ドリフト層122の表面に、SiC基板121の厚み方向一方側から、n型不純物、具体的にはNをイオン注入する。これによって、第3のマスク133で覆われていない部分の炭化珪素ドリフト層122の表面、具体的には、図11に示す主セル群形成領域102Aおよび図12に示す第1のセンスセル群形成領域103Aの炭化珪素ドリフト層122の表面に、n型不純物がイオン注入される。炭化珪素ドリフト層122のうち、イオン注入前にn型でなかった領域は、n型不純物のイオン注入によってn型になる。炭化珪素ドリフト層122のn型不純物がイオン注入された領域のうち、もともとn型でなかった領域、すなわち図11に示す主セル群形成領域102Aおよび図12に示す第1のセンスセル群形成領域103Aの炭化珪素ドリフト層122のうち、もともとn型であったソース領域118を除く残余の領域は、n型になる。このn型になった領域が、チャネル領域119となる。n型不純物のイオン注入の深さ、すなわちチャネル領域119の厚さは、ソース領域118よりも小さいものとする。換言すれば、チャネル領域119は、ソース領域118よりも浅く形成される。また、イオン注入されたn型不純物の濃度、すなわちチャネル領域119のn型不純物濃度は、たとえば1×1017cm3~1×1019cm3の範囲内とする。図14~図16は、ウェルコンタクト領域120の形成が終了した段階の状態を示す断面図である。図14は、ウェルコンタクト領域120の形成が終了した段階の主セル群形成領域102Aの状態を示す断面図である。図15は、ウェルコンタクト領域120の形成が終了した段階の第1のセンスセル群形成領域103Aの状態を示す断面図である。図16は、ウェルコンタクト領域120の形成が終了した段階の第2のセンスセル群形成領域104Aの状態を示す断面図である。チャネル領域119の形成後は、第3のマスク133を除去する。その後、図14~図16に示すように、炭化珪素ドリフト層122の厚み方向一方側の表面に、新たに第4のマスク134を形成する。第4のマスク134は、炭化珪素ドリフト層122に形成されたソース領域118のうち、ウェルコンタクト領域120を形成する領域として予め定められる領域以下ウェルコンタクト形成領域という場合があるで開口され、その他の領域の炭化珪素ドリフト層122を覆うように形成される。第4のマスク134が形成された炭化珪素ドリフト層122の表面に、SiC基板121の厚み方向一方側から、p型不純物、具体的にはAlをイオン注入する。これによって、第4のマスク134で覆われていない部分の炭化珪素ドリフト層122の表面、すなわちソース領域118のウェルコンタクト形成領域に、p型不純物がイオン注入される。炭化珪素ドリフト層122において、p型不純物がイオン注入された領域、すなわちソース領域118のウェルコンタクト形成領域は、イオン注入前はn型であるが、p型不純物のイオン注入によってp型になる。このp型になった領域が、ウェルコンタクト領域120となる。p型不純物のイオン注入の深さ、すなわちウェルコンタクト領域120の厚さは、図14~図16ではソース領域118と等しい厚さで記載しているが、実際には、ソース領域118よりも大きく、かつベース領域117よりも小さいものとする。換言すれば、ウェルコンタクト領域120は、ソース領域118よりも深く、かつベース領域117よりも浅く形成される。また、イオン注入されたp型不純物の濃度は、たとえば1×1019cm3~1×1021cm3の範囲内で、かつソース領域118のn型不純物濃度を超える、すなわちソース領域118のn型不純物濃度よりも大きいものとする。次に第4のマスク134を除去して、熱処理装置によって、アルゴンArガスなどの不活性ガス雰囲気中でアニールを行う。アニールは、たとえば、1300°C~1900°Cの温度で、30秒間~1時間行う。このアニールによって、イオン注入されたNなどのn型不純物およびAlなどのp型不純物を活性化させる。図17~図19は、ゲート絶縁膜123の形成が終了した段階の状態を示す断面図である。図17は、ゲート絶縁膜123の形成が終了した段階の主セル群形成領域102Aの状態を示す断面図である。図18は、ゲート絶縁膜123の形成が終了した段階の第1のセンスセル群形成領域103Aの状態を示す断面図である。図19は、ゲート絶縁膜123の形成が終了した段階の第2のセンスセル群形成領域104Aの状態を示す断面図である。ウェルコンタクト領域120の形成後のアニール後は、図17~図19に示すように、ベース領域117、ソース領域118、チャネル領域119およびウェルコンタクト領域120を含む炭化珪素ドリフト層122の表面を熱酸化して、所望の厚みのゲート絶縁膜123を形成する。図20~図22は、ゲート用導電膜111Aの形成が終了した段階の状態を示す断面図である。図20は、ゲート用導電膜111Aの形成が終了した段階の主セル群形成領域102Aの状態を示す断面図である。図21は、ゲート用導電膜111Aの形成が終了した段階の第1のセンスセル群形成領域103Aの状態を示す断面図である。図22は、ゲート用導電膜111Aの形成が終了した段階の第2のセンスセル群形成領域104Aの状態を示す断面図である。ゲート絶縁膜123の形成後は、図20~図22に示すように、ゲート絶縁膜123上に、たとえば減圧CVD法によって、ゲート領域111となるゲート用導電膜111A、具体的には、導電性を有するポリシリコン膜を形成する。図23~図25は、ゲート領域111の形成が終了した段階の状態を示す断面図である。図23は、ゲート領域111の形成が終了した段階の主セル群形成領域102Aの状態を示す断面図である。図24は、ゲート領域111の形成が終了した段階の第1のセンスセル群形成領域103Aの状態を示す断面図である。図25は、ゲート領域111の形成が終了した段階の第2のセンスセル群形成領域104Aの状態を示す断面図である。ゲート用導電膜111Aの形成後は、図23~図25に示すように、ゲート用導電膜111Aおよびゲート絶縁膜123をパターニングすることによって、ゲート領域111を形成する。ゲート用導電膜111Aおよびゲート絶縁膜123は、ウェルコンタクト領域120およびウェルコンタクト領域120の周囲のソース領域118を覆う部分が除去されて開口され、その開口を通して、ウェルコンタクト領域120およびウェルコンタクト領域120の周囲のソース領域118が露出するようにパターニングされる。図26~図28は、層間絶縁膜124の形成が終了した段階の状態を示す断面図である。図26は、層間絶縁膜124の形成が終了した段階の主セル群形成領域102Aの状態を示す断面図である。図27は、層間絶縁膜124の形成が終了した段階の第1のセンスセル群形成領域103Aの状態を示す断面図である。図28は、層間絶縁膜124の形成が終了した段階の第2のセンスセル群形成領域104Aの状態を示す断面図である。ゲート領域111の形成後は、ゲート領域111とソース領域118とを分離するために、図26~図28に示すように、CVD法によって層間絶縁膜124を形成する。層間絶縁膜124は、ゲート領域111およびゲート絶縁膜123、ならびにゲート領域111およびゲート絶縁膜123の開口を通して露出するソース領域118およびウェルコンタクト領域120を覆うように形成される。図29~図32は、ソースコンタクトホール125およびゲートコンタクトホール126の形成が終了した段階の状態を示す図である。図29は、ソースコンタクトホール125およびゲートコンタクトホール126の形成が終了した段階の主セル群形成領域102Aの状態を示す断面図である。図30は、ソースコンタクトホール125およびゲートコンタクトホール126の形成が終了した段階の第1のセンスセル群形成領域103Aの状態を示す断面図である。図31は、ソースコンタクトホール125およびゲートコンタクトホール126の形成が終了した段階の第2のセンスセル群形成領域104Aの状態を示す断面図である。図32は、ソースコンタクトホール125およびゲートコンタクトホール126の形成が終了した段階の状態を示す平面図である。層間絶縁膜124の形成後は、図29~図32に示すように、ソース領域118およびゲート領域111とのコンタクトが取れるように、層間絶縁膜124を開口して、ソースコンタクトホール125およびゲートコンタクトホール126を形成する。これによって、ソースコンタクトホール125を通して、ウェルコンタクト領域120およびウェルコンタクト領域120の周囲のソース領域118が露出する状態となる。またゲートコンタクトホール126を通して、ゲート領域111が露出する状態となる。ソースコンタクトホール125は、図32では、理解を容易にするために記載を省略しているが、図29~図31に示すように、主セル群形成領域102A、第1のセンスセル群形成領域103Aおよび第2のセンスセル群形成領域104Aの各領域にそれぞれ形成される。次いで、前述の図5~図7に示すように、主ソース電極106、第1のセンスソース電極107および第2のセンスソース電極108を形成する。主ソース電極106、第1のセンスソース電極107および第2のセンスソース電極108は、ソースコンタクトホール125を充填して、層間絶縁膜124、ならびにソースコンタクトホール125を通して露出するソース領域118およびウェルコンタクト領域120を覆うように形成される。次いで、前述の図4に示すようにゲート電極105を形成する。ゲート電極105は、ゲートコンタクトホール126を充填して、層間絶縁膜124および、ゲートコンタクトホール126を通して露出するゲート領域111を覆うように形成される。次いで、図5~図7に示すように、SiC基板121の厚み方向他方Z2側の表面にドレイン電極115を形成する。これによって、図4~図7に示す縦型MOSFET101が完成する。このようにして形成されたMOSFET101に、後述する図34に示すように検出回路144およびゲート駆動回路145などを接続することによって、半導体装置100を得る。次に、本実施の形態の半導体装置100におけるMOSFET101の動作について説明する。前述のように、主セル群102および第1のセンスセル群103と、第2のセンスセル群104とは、異なるチャネル構造を有する。具体的には、主セル群102と第1のセンスセル群103とには、第2のセンスセル群104と同様の構造に加えて、n型のチャネル領域119が形成されている。したがって、主セル群102および第1のセンスセル群103は、第2のセンスセル群104よりも、閾値電圧が低くなっている。この閾値電圧の違いが、温度特性の違いとなって現れる。温度特性は、MOSFET101の温度の変化、具体的にはMOSFET101の内部の温度の変化に対する電気的特性の変化、すなわち電気的特性の温度依存性を示す。電気的特性は、たとえば、ドレイン電流とドレイン電圧との関係を示す電流-電圧特性である。すなわち、主セル群102および第1のセンスセル群103と、第2のセンスセル群104とは、たとえば、電流-電圧特性の温度依存性が異なる。第1のセンスセル群103と第2のセンスセル群104とは、共通のゲート電極105およびドレイン電極115を有しているので、MOSFET101の駆動と同時に、第1のセンスセル群103の電気的特性と、第2のセンスセル群104の電気的特性とを比較することによって、MOSFET101内部の温度の検出を行うことができる。具体的には、第1のセンスセル群103と第2のセンスセル群104とは、同一の半導体トランジスタであるMOSFET101の内部に組み込まれているので、同一の温度を呈する。また、前述のように第1のセンスセル群103と第2のセンスセル群104とは、たとえば電流-電圧特性の温度依存性が異なる。この第1のセンスセル群103と第2のセンスセル群104とにおける電流-電圧特性の温度依存性は、第1のセンスセル群103に流れる電流以下第1のセンス電流という場合があるの値と、第2のセンスセル群104に流れる電流以下第2のセンス電流という場合があるの値との相違となって現れる。したがって、第1のセンス電流の値と第2のセンス電流の値とに基づいて、MOSFET101の温度、具体的にはMOSFET101内部の温度を検出することができる。また、主セル群102と第1のセンスセル群103とはセル構造が同一であるので、第1のセンスセル群103に流れる第1のセンス電流の値と、主セル群102と第1のセンスセル群103とのセル数比とから、主セル群102に流れる電流以下主電流という場合があるの検出を行うことができる。図33は、MOSFET101の動作中における第1のセンス電流と第2のセンス電流との比の温度依存性の一例を示すグラフである。図33の縦軸は、第1のセンス電流と第2のセンス電流との比、具体的には、第1のセンス電流を第2のセンス電流で割った値第1のセンス電流/第2のセンス電流、すなわち第2のセンス電流の値に対する第1のセンス電流の値の比以下センス電流比という場合があるである。図33の横軸は、MOSFET101の内部の温度である。主セル群102、第1のセンスセル群103および第2のセンスセル群104は、同一の半導体トランジスタであるMOSFET101の内部に組み込まれているので、同一の内部温度を呈する。したがって、図33の縦軸に示すMOSFET101の内部の温度は、主セル群102、第1のセンスセル群103および第2のセンスセル群104の各群における内部温度となる。図33に示すグラフから、MOSFET101の内部の温度と、センス電流比第1のセンス電流/第2のセンス電流とは、比例関係にあることが判る。したがって、第1のセンス電流の値と第2のセンス電流の値とが判れば、MOSFET101の内部の温度を検出することが可能である。図33に示すグラフによれば、たとえば、センス電流比第1のセンス電流/第2のセンス電流の値を、後述する図34に示す検出回路144による演算から導出し、導出したセンス電流比に基づいて、ゲート駆動回路145でMOSFET101の駆動を制御することによって、MOSFET101を過温度状態から保護することができる。この場合、ゲート駆動回路145は、保護回路として機能する。具体的には、センス電流比の値が、たとえば0.8以下になったときを過温度として、保護回路が働くように、すなわちゲート駆動回路145がMOSFET101の駆動を遮断するように設計することで、MOSFET101を過温度状態から保護することができる。図33に示すグラフの直線の傾きおよびセンス電流比の値は、第1のセンスセル群103のセル数と第2のセンスセル群104のセル数との比を変えて設計することによって、容易に制御することができる。図34は、本発明の実施の一形態である半導体装置100の構成を示す電気回路図である。本実施の形態の半導体装置100は、MOSFET101、主ソース端子112、第1のセンスソース端子113、第2のセンスソース端子114、ドレイン端子116、ゲート端子141、第1のセンス抵抗142、第2のセンス抵抗143、検出回路144およびゲート駆動回路145を備えて構成される。ゲート駆動回路145は、制御回路に相当する。MOSFET101は、主セル群102、第1のセンスセル群103および第2のセンスセル群104を有する。半導体装置100は、ドレイン端子116を介して負荷Lに接続され、負荷Lを駆動する。図34では、理解を容易にするために、主セル群102を構成する1つのセルと、第1のセンスセル群103を構成する1つのセルと、第2のセンスセル群104を構成する1つのセルとが並列接続される場合を示しているが、実際には、主セル群102、第1のセンスセル群103および第2のセンスセル群104は、それぞれ複数のセルを含み、これら複数のセルが並列接続されている。主セル群102は、負荷Lを駆動するために充分な電流が電源147から負荷Lに供給されるようにする必要があるので、第1および第2のセンスセル群103,104に比べて、含まれるセルの個数、すなわちセル数が多くなっている。第1および第2のセンスセル群103,104は、MOSFET101の内部の温度を検出するために設けられているものであり、温度の検出に充分な電流が得られればよいので、主セル群102に比べて、セル数が少なくなっている。これによって、主セル群102には相対的に大きい電流が流れ、第1および第2のセンスセル群103,104には相対的に小さい電流が流れることになる。主セル群102に含まれるセルの個数以下主セル数という場合があると、第1のセンスセル群103に含まれるセルの個数以下第1のセンスセル数という場合があると、第2のセンスセル群104に含まれるセルの個数以下第2のセンスセル数という場合があるとの比は、たとえば1000:1:1である。主セル数と第1のセンスセル数と第2のセンスセル数との比は、これに限定されない。図34および前述の図4~図7に示すように、主セル群102のドレイン電極115と、第1のセンスセル群103のドレイン電極115と、第2のセンスセル群104のドレイン電極115とは、電気的に接続されており、共通のドレイン端子116に接続されている。ドレイン端子116は、負荷Lの一端と、還流用ダイオード146のアノードとに接続されている。負荷Lおよび還流用ダイオード146は、互いに並列に接続されている。負荷Lの他端および還流用ダイオード146のカソードは、電源147に接続されている。負荷Lは、たとえば電力変換装置の電力変換回路である。負荷Lは、これに限定されるものではなく、たとえばモータなどであってもよい。還流用ダイオード146は、MOSFET101がオフ状態であるときに、負荷に流れる負荷電流を還流させる機能を有する。主セル群102のゲート電極105と、第1のセンスセル群103のゲート電極105と、第2のセンスセル群104のゲート電極105とは、電気的に接続されており、共通のゲート端子141に接続されている。主セル群102のソース電極である主ソース電極106は、主ソース端子112に接続されている。第1のセンスセル群103のソース電極である第1のセンスソース電極107は、第1のセンスソース端子113に接続されている。第2のセンスセル群104のソース電極である第2のセンスソース電極108は、第2のセンスソース端子114に接続されている。主ソース端子112は、グランドに接続されている。第1のセンスソース端子113は、第1のセンス抵抗142の一端に接続されている。第1のセンス抵抗142の他端は、グランドに接続されている。第2のセンスソース端子114は、第2のセンス抵抗143の一端に接続されている。第2のセンス抵抗143の他端は、グランドに接続されている。第1のセンスソース端子113および第2のセンスソース端子114は、検出回路144にそれぞれ接続されている。検出回路144は、ゲート駆動回路145に接続されている。ゲート駆動回路145は、ゲート端子141に接続されている。検出回路144は、第1のセンス抵抗142の電圧降下の値に基づいて、第1のセンスセル群103に流れる電流である第1のセンス電流を検出する。また検出回路144は、第2のセンス抵抗143の電圧降下の値に基づいて、第2のセンスセル群104に流れる電流である第2のセンス電流を検出する。検出回路144は、第1のセンス電流の値以下第1のセンス電流値という場合があるに基づいて、主セル群102に流れる電流である主電流の値以下主電流値という場合があるを検出する。検出回路144によって検出された主電流値を含む主電流信号は、検出回路144からゲート駆動回路145に与えられる。また検出回路144は、第1のセンス電流の値と、第2のセンス電流の値とを比較して、MOSFET101の内部の温度に関する情報である内部温度情報を検出する。内部温度情報は、温度情報に相当する。内部温度情報は、MOSFET101の内部の温度そのものでもよく、たとえば、第2のセンス電流の値に対する第1のセンス電流の値の比であるセンス電流比であってもよい。検出回路144によって検出された内部温度情報を含む内部温度信号は、検出回路144からゲート駆動回路145に与えられる。ゲート駆動回路145は、外部から与えられる駆動信号に基づいて、MOSFET101の駆動を制御する。具体的には、ゲート駆動回路145は、外部から与えられる駆動信号に基づいて、MOSFET101を駆動させるためのゲート電圧を含む駆動信号をゲート端子141に与えて、MOSFET101を駆動する。MOSFET101は、ゲート端子141を介してゲート駆動回路145から与えられた駆動信号に含まれるゲート電圧に基づいて動作する。このようにしてMOSFET101がオンすると、電源147から負荷Lに電流が流れ、ドレイン端子116を介して主セル群102、第1のセンスセル群103および第2のセンスセル群104に電流が流れる。またゲート駆動回路145は、検出回路144で検出され、検出回路144から与えられる内部温度信号に含まれる内部温度情報に基づいて、MOSFET101の駆動を制御する。ゲート駆動回路145は、検出回路144から与えられる内部温度信号に含まれる内部温度情報が、予め定める条件を満足すると、MOSFET101の駆動を遮断する遮断信号をゲート端子141に与えて、MOSFET101の駆動を遮断する。たとえば、内部温度情報がセンス電流比である場合、ゲート駆動回路145は、検出回路144から与えられる内部温度信号に含まれるセンス電流比の値と、予め定める内部温度用閾値とを比較する。そして、センス電流比の値が内部温度用閾値以下である場合、ゲート駆動回路145は、MOSFET101の駆動を遮断する遮断信号をゲート端子141に与えて、MOSFET101の駆動を遮断する。前述のようにMOSFET101の内部の温度とセンス電流比とが前述の図33に示す比例関係にあるとき、内部温度用閾値は、たとえば0.8に選ばれる。この場合、ゲート駆動回路145は、センス電流比の値が0.8以下であると判断すると、遮断信号をゲート端子141に与えて、MOSFET101の駆動を遮断する。またゲート駆動回路145は、検出回路144から与えられる主電流信号に含まれる主電流値に基づいて、MOSFET101の駆動を制御する。具体的には、ゲート駆動回路145は、検出回路144から与えられる主電流信号に含まれる主電流値と、予め定める主電流用閾値とを比較する。そして、主電流値が主電流用閾値を超えた場合、ゲート駆動回路145は、MOSFET101の駆動を遮断する遮断信号をゲート端子141に与えて、MOSFET101の駆動を遮断する。このようにゲート端子141に遮断信号が与えられることによって、MOSFET101の駆動が遮断される。内部温度情報が、予め定める条件を満足する場合、たとえばセンス電流比の値が内部温度用閾値以下である場合、および主電流値が主電流用閾値以下である場合には、ゲート端子141に遮断信号は与えられないので、MOSFET101は、前記ゲート電圧に基づいて駆動される。以上のように本実施の形態の半導体装置100は、検出回路144によって、第1のセンスセル群103に流れる第1のセンス電流の値と、第2のセンスセル群104に流れる第2のセンスセル電流の値とに基づいて、MOSFET101の内部の温度に関する内部温度情報を検出する。このように第1および第2のセンスセル群103,104は、MOSFET101の内部の温度を検出するための温度センス用素子として機能する。第1のセンスセル群103と第2のセンスセル群104とは、異なるチャネル構造を有するので、閾値電圧が異なる。本実施の形態では、第2のセンスセル群104は、第1のセンスセル群103よりも、閾値電圧が高く設定されている。具体的には、第2のセンスセル群104の閾値電圧は、第1のセンスセル群103の閾値電圧よりも1.6V~1.8V程度高く設定されている。閾値電圧が異なると、前述のように電流-電圧特性の温度依存性が異なる。その反面、第1のセンスセル群103と第2のセンスセル群104とは、同一の半導体トランジスタであるMOSFET101の内部に組み込まれているので、同一の内部温度を呈する。以上のことから、第1のセンスセル群103と第2のセンスセル群104とにおける電流-電圧特性の温度依存性の相違は、第1のセンス電流の値と第2のセンス電流の値との相違となって現れる。したがって、前述のように検出回路144によって第1センス電流の値と第2センス電流の値とに基づいてMOSFET101の内部の温度に関する内部温度情報を検出することによって、MOSFET101の内部の温度に関する内部温度情報を迅速かつ正確に検出することができる。また第1および第2のセンスセル群103,104は、主セル群102と同一の半導体トランジスタであるMOSFET101の内部に組み込まれているので、絶縁膜上の温度センス用ダイオードを用いて温度を検出する従来技術と比較して、より正確にかつ迅速に、MOSFET101の内部の温度に関する内部温度情報を検出することができる。また本実施の形態の半導体装置100において、主セル群102および第1のセンスセル群103と、第2のセンスセル群104とは、チャネル構造が異なることによって温度特性が異なるだけであり、チャネル構造以外は同一の構造を有するので、同時に作製することができる。つまり、本実施の形態の半導体装置100の製造には、従来技術とは異なり、温度センス用のダイオードを形成するための追加のプロセス、たとえば堆積プロセスおよびエッチングプロセスは不要である。したがって本実施の形態によれば、製造工程数の増加を抑えて、前述のようにMOSFET101の内部の温度に関する内部温度情報を迅速かつ正確に検出する機能を実現することができる。これによって、半導体装置100の製造に要するコストおよび時間を削減することができる。また本実施の形態では、第1のセンスセル群103と第2のセンスセル群104とは、異なるチャネル構造を有する。このような構成にすることによって、前述のように温度特性が異なる第1のセンスセル群103と第2のセンスセル群104とを実現することができる。また、本実施の形態では、第2のセンスセル群104は、第1のセンスセル群103よりも、閾値電圧が高く設定されている。より詳細には、前述のように、主セル群102および第1のセンスセル群103は、第2のセンスセル群103よりも、閾値電圧が低くなっている。したがって、MOSFET101のスイッチング動作時に、第2のセンスセル群103は、他のセル群、すなわち主セル群102および第1のセンスセル群103よりも遅く立ち上がり、速く立ち下がる。これによって、スイッチング時のノイズが軽減されるので、過温度の誤検出を防ぐことができる。また本実施の形態では、主セル群102と第1のセンスセル群103とは、同一のチャネル構造を有しており、半導体装置100は、検出回路144によって、第1のセンスセル群103に流れる第1のセンス電流の値に基づいて、主セル群102に流れる主電流の値を検出する。この場合、第1のセンスセル群103は、電流を検出するための電流センス用素子として機能する。また前述のように、第1および第2のセンスセル群103,104は、MOSFET101の内部の温度を検出するための温度センス用素子として機能する。つまり、本実施の形態の半導体装置100は、温度センス用素子と電流センス用素子との両方を内蔵する半導体装置に相当し、温度検出と電流検出との両方の機能を有する。したがって、本実施の形態の半導体装置100では、第1および第2のセンスセル群103,104を用いて、MOSFET101の過温度状態を検出することができるとともに、第1のセンスセル群103を用いて、MOSFET101の過電流状態を検出することができる。従来技術で温度センス用素子と電流センス用素子との両方を内蔵する半導体装置を実現するために、たとえば前述の特許文献1に記載の技術と特許文献2に記載の技術とを組み合わせる場合、温度センス用ダイオードのアノード電極およびカソード電極と、電流センス用セルのソース電極とを半導体トランジスタ上に形成する必要がある。したがって、従来技術では、半導体トランジスタの有効面積が小さくなるおそれがある。これに対し、本実施の形態の半導体装置100において温度検出と電流検出とを実現するためには、主セル群102に加えて、2つのセンスセル群、すなわち第1および第2のセンスセル群103,104を設ければよい。このとき、主セル群102と、2つのセンスセル群103,104とは、ドレイン電極115およびゲート電極105を共通とすることができるので、本実施の形態では、従来技術に比べて、半導体トランジスタであるMOSFET101の電極の数を少なくすることができる。これによって、従来技術に比べて、半導体トランジスタの有効面積を大きくすることが可能である。したがって、本実施の形態では、半導体トランジスタの有効面積を小さくすることなく、温度センス用素子と電流センス用素子との両方を内蔵する半導体装置、具体的には、温度検出と電流検出との両方の機能を有する半導体装置100を実現することができる。また前述のように、主セル群102と第1および第2のセンスセル群103,104とは同時に作製することができるので、従来技術とは異なり、本実施の形態の半導体装置100の製造には、温度センス用のダイオードを形成するための追加のプロセス、たとえば堆積プロセスおよびエッチングプロセスは不要である。したがって、従来技術に比べて少ない製造工程数で、温度検出と電流検出との両方を実現可能な半導体装置100を製造することができる。また本実施の形態の半導体装置100は、内部温度情報として、第2のセンス電流の値に対する第1のセンス電流の値の比であるセンス電流比を検出回路144によって検出し、検出されたセンス電流比に基づいて、ゲート駆動回路145によってMOSFET101の駆動を制御する。この場合、検出回路144は、第1のセンス電流の値および第2のセンス電流の値からセンス電流比を求めるだけでよく、MOSFET101の内部の温度を求める必要がないので、MOSFET101の内部の温度を求める場合に比べて、検出回路144における演算処理を単純化することができる。これによって、簡単な構成で検出回路144を実現することができるので、半導体装置100の構成を簡単化することができる。以上に述べた本実施の形態では、主セル群102のチャネル構造と第1のセンスセル群103のチャネル構造とが同一であり、第2のセンスセル群104のチャネル構造が主セル群102のチャネル構造と異なる構成のMOSFET101について説明したが、MOSFETは、必ずしもこのような構成に限定されるものではない。MOSFETは、第1のセンスセル群103のチャネル構造と第2のセンスセル群104のチャネル構造とが異なっていればよい。これらの第1および第2のセンスセル群103,104に流れる電流値を比較演算することによって、MOSFET101の内部の温度を正確に検出することが可能である。このとき、主セル群102のチャネル構造を限定する必要はない。また本実施の形態では、半導体トランジスタとしてMOSFET101を備える半導体装置100について説明したが、半導体トランジスタは、MOSFETに限定されない。半導体トランジスタは、たとえば絶縁ゲート型バイポーラトランジスタInsulatedGateBipolarTransistor;略称:IGBTであってもよい。半導体トランジスタがIGBTである場合でも、本実施の形態と同様の効果を得ることができる。本実施の形態では、MOSFET101などの半導体トランジスタの主材料である半導体材料として、シリコンSiに比べてバンドギャップが大きいワイドバンドギャップ半導体、具体的には炭化珪素SiCを用いた半導体装置について説明したが、これに限定されない。具体的には、半導体材料としては、ワイドバンドギャップ半導体に限定されず、Siを用いてもよいが、本実施の形態のようにワイドバンドギャップ半導体を用いることが好ましい。またワイドバンドギャップ半導体はSiCに限定されない。SiC以外のワイドバンドギャップ半導体としては、たとえば、窒化ガリウムGaNなどの窒化ガリウム系材料およびダイヤモンドが挙げられる。ワイドバンドギャップ半導体を用いて形成された半導体トランジスタ以下ワイドバンドギャップ半導体トランジスタという場合があるは、Siを用いて形成された半導体トランジスタ以下Siトランジスタという場合があるに比べて、耐電圧性が高く、許容電流密度も高いので、ワイドバンドギャップ半導体を用いることによって、半導体トランジスタの小型化が可能である。このように小型化された半導体トランジスタを用いることによって、これらの半導体トランジスタを素子として組み込んだ半導体装置である半導体モジュールの小型化が可能となる。またワイドバンドギャップ半導体は、Siに比べて、電力損失が低いので、ワイドバンドギャップ半導体を用いることによって、半導体トランジスタの高効率化が可能であり、ひいては半導体モジュールの高効率化が可能になる。またワイドバンドギャップ半導体トランジスタは、Siトランジスタに比べて、より高い内部温度まで動作が可能である。たとえば、SiCを主材料として用いて形成されたSiCトランジスタは、内部温度が200°C以上でも動作が可能である。前述のように本実施の形態では、検出回路144によってMOSFET101の内部温度情報を迅速かつ正確に検出するとともに、検出された内部温度情報に基づいてMOSFET1の駆動を迅速に制御し、MOSFET101を保護することができる。このような半導体装置のトランジスタとして、SiCトランジスタなどのワイドバンドギャップ半導体トランジスタを用いれば、半導体トランジスタの内部の温度が200°C以上となっても、安全に動作させることが可能である。したがって、保護回路としてゲート駆動回路145を備える半導体装置100の安全動作温度範囲を広げることができる。換言すれば、より広い安全動作温度範囲を有する半導体装置100を実現することができる。この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。"