"ガラス基板の成膜面にEUV光線を反射する反射層、および、EUV光線を吸収する吸収層を少なくともこの順に形成されたEUVリソグラフィEUVL用反射型マスクブランクの製造方法であって、前記ガラス基板として、下記式1,2を満たすTiO2を含有するシリカガラス基板を選択するEUVL用反射型マスクブランクの製造方法。Texp-k1/dα/dT≦T01αpat×Tpat-αexp×Texpk2/αpat-αexp≦T0≦αpat×Tpat-αexp×Texp-k2/αpat-αexp2上式中、Tpatはレジスト膜への電子線描画時と同一条件における前記ガラス基板の温度°Cであり、T0は前記ガラス基板のクロスオーバー温度°Cであり、TexpはEUVリソグラフィ実施時と同一条件における前記ガラス基板の温度°Cであり、αpatは前記Tpatにおけるガラス基板の線熱膨張係数ppb/°Cであり、αexpは前記Texpにおけるガラス基板の線熱膨張係数ppb/°Cであり、dα/dTは前記T0における前記ガラス基板の線熱膨張係数の温度依存性ppb/°C/°Cであり、k1はEUVリソグラフィ実施時におけるマスクパターンの位置変化の許容範囲に応じて選択される定数であり、k2はレジスト膜への電子線描画時と、EUVリソグラフィ実施時と、の温度変化によるマスクパターンの位置変化の許容範囲に応じて選択される定数である。前記k1が20である、請求項1に記載のEUVL用反射型マスクブランクの製造方法。前記k1が10である、請求項1に記載のEUVL用反射型マスクブランクの製造方法。前記k1が5である、請求項1に記載のEUVL用反射型マスクブランクの製造方法。前記k2が400である、請求項1に記載のEUVL用反射型マスクブランクの製造方法。前記k2が200である、請求項1に記載のEUVL用反射型マスクブランクの製造方法。前記k2が100である、請求項1に記載のEUVL用反射型マスクブランクの製造方法。請求項1~7のいずれかに記載のEUVL用反射型マスクブランクの製造方法により、EUVL用反射型マスクブランクを得て、該マスクブランクの前記吸収層上にレジスト膜を形成し、該レジスト膜に電子線描画し、現像によりレジストパターンを形成した後、ドライエッチングプロセスにより前記吸収層にマスクパターンを形成するEUVL用反射型マスクの製造方法。特許文献1に記載の低膨張性ガラス基板の場合、EUVL実施時における露光パターンに位置ずれの防止を意図していることから、EUVL実施時におけるEUVL用反射型マスクの温度、より具体的には、該EUVL用反射型マスクの基材をなすガラス基板の温度で、線熱膨張係数が0に近くなるように、ガラス基板を選択する。EUVL用反射型マスクおよび光リソグラフィ用透過型マスクは、EUVL用反射型マスクブランクあるいは光リソグラフィ用透過型マスクブランクの吸収層上にレジスト膜を形成した後、該レジスト膜に所定のマスクパターンを電子線描画した後、現像によりレジストパターンを形成し、さらにドライエッチングプロセスで該吸収層を部分的に除去することで形成される。該吸収層に形成されるマスクパターンの位置精度オーバーレイ精度は、半導体技術ロードマップTheInternationalTechnologyRoadmapforSemiconductorsの2009年版によれば、現状±13nm以下と非常に高い精度が要求されており、将来的には±2nmとさらに高い精度が要求されている。ここで、該吸収層に形成されるマスクパターンの位置精度は、レジスト膜に電子線描画する際の電子線描画装置の描画位置精度、及びEUVL用反射型マスクブランクあるいは光リソグラフィ用透過型マスクブランクの温度変動に依存するが、レジスト膜への描画に使用される電子線は、EUVL実施時に使用されるEUV光線に比べてエネルギーが低いため、電子線描画時のEUVL用反射型マスクブランクあるいは光リソグラフィ用透過型マスクブランクの温度上昇は軽微である。たとえば、レジスト膜の電子線描画を室温下で実施した場合、該EUVL用反射型マスクブランクあるいは光リソグラフィ用透過型マスクブランクの温度、より具体的には、該EUVL用反射型マスクブランクあるいは光リソグラフィ用透過型マスクブランクの基材をなすガラス基板の温度は、ほぼ室温と同じ温度に、例えば23°C±0.1~±0.2°Cの範囲内に、厳密に制御されている。したがって、レジスト膜への電子線描画時の光リソグラフィ用透過型マスクブランクの温度と、光リソグラフィ実施時の光リソグラフィ用透過型マスクの温度とは実質的に同一となるように制御されているが、レジスト膜への電子線描画時のEUVL用反射型マスクブランクの温度と、EUVL実施時のEUVL用反射型マスクの温度と、は異なる。これは、上述したようにEUVL実施時に、高エネルギーのEUV光線を使用することによるEUVL用反射型マスクの温度上昇に起因する。このため、両者の基材をなすガラス基板の温度は、レジスト膜への電子線描画時と、EUVL実施時と、で異なる。そうすると、上述したように、EUVL実施時におけるEUVL用反射型マスクの温度で、線熱膨張係数が0に近くなるように、該反射型マスクの基材をなすガラス基板を選択することから、両者の温度差によっては、レジスト膜への電子線描画時には該反射型マスクブランクの基材をなすガラス基板の線熱膨張係数が0に近い状態とはならない場合がある。すなわち、両者の温度差によっては、レジスト膜への電子線描画時と、EUVL実施時では、EUVL用反射型マスクブランクおよびEUVL用反射型マスクの基材をなすガラス基板の線熱膨張係数が異なる場合がある。そして、レジスト膜への電子線描画時と、EUVL実施時と、のガラス基板の線熱膨張係数の違いにより、EUVL用反射型マスクの吸収層に形成されたマスクパターンの位置に変化が生じ、EUVL実施時にウェハ上の所望の位置にパターンを転写できない場合がある。ところが、このような、レジスト膜への電子線描画時と、EUVL実施時と、の温度差によって生じる、EUVL用反射型マスクブランクおよびEUVL用反射型マスクの基材をなすガラス基板の伸縮、マスクパターンの位置変化、については全く検討されていなかった。マスクパターンについては、微細化および高集積化が常に求められているため、このようなマスクパターンの位置が変化する影響により、微細化および高集積化を阻害する問題となると考えられる。本発明は、上記した従来技術における問題点を解決するため、レジスト膜への電子線描画時と、EUVL実施時と、の温度差によるマスクパターンの位置変化を所定の変化量以下に抑制できる、EUVL用反射型マスクブランクの製造方法、および、EUVL用反射型マスクの製造方法の提供を目的とする。上記した目的を達成するため、本発明は、ガラス基板の成膜面にEUV光線を反射する反射層、および、EUV光線を吸収する吸収層を少なくともこの順に形成されたEUVリソグラフィEUVL用反射型マスクブランクの製造方法であって、前記ガラス基板として、下記式1,2を満たすTiO2を含有するシリカガラス基板を選択するEUVL用反射型マスクブランクの製造方法を提供する。Texp-k1/dα/dT≦T01αpat×Tpat-αexp×Texpk2/αpat-αexp≦T0≦αpat×Tpat-αexp×Texp-k2/αpat-αexp2上式1,2中、Tpatはレジスト膜への電子線描画時と同一条件における前記ガラス基板の温度°Cであり、T0は前記ガラス基板のクロスオーバー温度°Cであり、TexpはEUVリソグラフィ実施時と同一条件における前記ガラス基板の温度°Cであり、αpatは前記Tpatにおけるガラス基板の線熱膨張係数ppb/°Cであり、αexpは前記Texpにおけるガラス基板の線熱膨張係数ppb/°Cであり、dα/dTは前記T0における前記ガラス基板の線熱膨張係数の温度依存性ppb/°C/°Cであり、k1はEUVリソグラフィ実施時におけるマスクパターンの位置変化の許容量に応じて選択される定数であり、k2はレジスト膜への電子線描画時と、EUVリソグラフィ実施時と、の温度変化によるマスクパターンの位置変化の許容量に応じて選択される定数である。本発明のEUVL用反射型マスクブランクの製造方法の第1態様では、前記k1が20である。本発明のEUVL用反射型マスクブランクの製造方法の第2態様では、前記k1が10である。本発明のEUVL用反射型マスクブランクの製造方法の第3態様では、前記k1が5である。本発明のEUVL用反射型マスクブランクの製造方法の第4態様では、前記k2が400である。本発明のEUVL用反射型マスクブランクの製造方法の第5態様では、前記k2が200である。本発明のEUVL用反射型マスクブランクの製造方法の第6態様では、前記k2が100である。また、本発明は、本発明のEUVL用反射型マスクブランクの製造方法により、EUVL用反射型マスクブランクを得て、該マスクブランクの前記吸収層上にレジスト膜を形成し、該レジスト膜に電子線描画し、現像によりレジストパターンを形成した後、ドライエッチングプロセスにより前記吸収層にマスクパターンを形成するEUVL用反射型マスクの製造方法を提供する。本発明によれば、レジスト膜への電子線描画時と、EUVL実施時と、の温度差によるマスクパターンの位置変化を所定の変化量以下に抑制できる。以下、図面を参照して本発明を説明する。図1は、EUVL用反射型マスクブランクの基本構成を示した模式図である。図1に示すマスクブランクは、ガラス基板1の成膜面にEUV光線を反射する反射層2、および、EUV光線を吸収する吸収層3がこの順に形成されている。ここで、反射層2としては、低屈折層と高屈折層とを交互に積層させた多層反射膜が示されている。なお、図1は、EUV用反射型マスクブランクの基本構成を示したものであり、本発明の方法によって製造されるEUV用反射型マスクブランクは、上記以外の各種機能層を有してもよい。このような機能層の具体例としては、反射層2の表面の酸化を防止する目的で反射層2上に必要に応じて形成される反射層2の保護層、パターニングの際に反射層2がダメージを受けるのを防止する目的で反射層2と吸収層3との間に必要に応じて形成されるバッファ層、マスクパターンの検査時のコントラストを向上させる目的で吸収層3上に必要に応じて形成されるマスクパターンの検査光に対する低反射層が挙げられる。本発明の方法によって製造されるEUV用反射型マスクブランクは、反射層2、吸収層3以外に、図1のガラス基板1において、反射層2が形成されている側とは反対側の面すなわち、成膜面に対する裏面に施される裏面膜4を施してもよい。裏面膜4は、例えば、特表2003-501823号公報に記載のように、基板の静電チャッキングを促すために、基板の裏面側に施される導電性コーティングが挙げられる。このような目的でガラス基板の裏面に施す導電性コーティングは、シート抵抗が100Ω/□以下となるように、構成材料の電気伝導率と厚さを選択する。図1に示すEUVL用反射型マスクブランクから、EUVL用反射型マスクを作製する際は、以下の手順で吸収層3にマスクパターンを形成する。1吸収層3上にレジスト膜を形成する。2レジスト膜に所定のマスクパターンを電子線描画する。3現像によりレジストパターンを形成する。4ドライエッチングプロセスにより吸収層を部分的に除去してマスクパターンを形成する。ここで、吸収層に形成されるマスクパターンの位置精度は、レジスト膜に電子線を描画する描画装置の位置精度に依存するほか、レジスト膜に電子線描画する際のEUVL用反射型マスクブランクの温度、より具体的には、該EUVL用反射型マスクブランクの基材をなすガラス基板1の温度と線熱膨張係数、に依存する。上述したように、レジスト膜への電子線描画時のEUVL用反射型マスクブランクの温度と、EUVL実施時のEUVL用反射型マスクの温度と、は異なり、両者の基材をなすガラス基板の温度は、レジスト膜への電子線描画時と、EUVL実施時と、で異なる。EUVL実施時には、EUVL用反射型マスクの吸収層に形成されたマスクパターンがその形成位置や寸法含めて忠実にウェハに転写されることが望ましい。ところが、レジスト膜への電子線描画時と、EUVL実施時と、のガラス基板の温度及び線熱膨張係数の違いにより、レジスト膜への電子線描画時とEUVL実施時とでは、EUVL用反射型マスクの吸収層に形成されたマスクパターンの位置が異なり、EUVL実施時には、EUVL用反射型マスクの吸収層に形成されたマスクパターンがウェハ上の所定の位置に転写されない場合が生じる。本発明のEUVL用反射型マスクブランクの製造方法では、EUVL用反射型マスクブランクの基材をなすガラス基板として、下記式1,2を満たす、TiO2-SiO2ガラス基板を選択する。Texp-k1/dα/dT≦T01αpat×Tpat-αexp×Texpk2/αpat-αexp≦T0≦αpat×Tpat-αexp×Texp-k2/αpat-αexp2上記式1,2中、Tpatはレジスト膜への電子線描画時と同一条件におけるガラス基板の温度°Cであり、T0はガラス基板のクロスオーバー温度°Cであり、TexpはEUVリソグラフィ実施時と同一条件におけるガラス基板の温度°Cであり、αpatはTpatにおけるガラス基板の線熱膨張係数ppb/°Cであり、αexpはTexpにおけるガラス基板の線熱膨張係数ppb/°Cであり、dα/dTはT0におけるガラス基板の線熱膨張係数の温度依存性ppb/°C/°Cであり、k1はEUVリソグラフィ実施時におけるマスクパターンの位置変化の許容範囲に応じて選択される定数であり、k2はレジスト膜への電子線描画時と、EUVリソグラフィ実施時と、の温度変化によるマスクパターンの位置変化の許容範囲に応じて選択される定数である。また、クロスオーバー温度Cross-overTemperature;COTとは、ガラス基板の線熱膨張係数CTEが0ppb/°Cとなる温度である。EUVL用反射型マスクブランクの基材をなすガラス基板として、TiO2-SiO2ガラス基板を選択するのは、αpatおよびαexpが0に近く、かつ、ガラス基板のTiO2含有量や、塩素やフッ素などのハロゲン含有量、あるいは、ガラス基板の仮想温度によってT0を調節できる、非晶質であるため研磨により非常に平滑な表面が得られ易い等の利点があるからである。上記式2中のTpatは、レジスト膜への電子線描画時と同一条件におけるガラス基板の温度°Cである。ここで、レジスト膜への電子線描画時と同一条件におけるとしているのは、レジスト膜への電子線描画を実施する環境によって、ガラス基板の温度が異なるからである。Tpatは、通常は、10~30°Cの範囲で設定され、特に15~25°Cの範囲、さらには20~23°Cの範囲で設定されることが多い。上記式1,2中のTexpはEUVリソグラフィ実施時と同一条件におけるガラス基板の温度°Cである。ここで、EUVリソグラフィ実施時と同一条件におけるとしているのは、EUVL実施時には、EUVL用反射型マスクブランクではなく、該マスクブランクから作製したEUVL用反射型マスクが用いられるからであり、また、EUVLを実施する環境によって、ガラス基板の温度が異なるからである。Texpは、Tpat以上であり、具体的には23~70°Cの範囲である。上記式1,2中のT0、αpat、αexpおよびdα/dTは、ガラス基板の線熱膨張係数CTEを公知の方法、例えば、レーザー干渉式熱膨張計を用いて測定して、CTEと温度の関係をプロットすることにより求められる。αpatは、レジスト膜への電子線描画時時の温度変動によるマスクパターンの位置変動を小さくできるように、なるべく0に近いことが求められる。αpatは、光リソグラフィ用透過型マスク或いは透過型マスクブランクの基材である合成石英ガラスと同程度の0±500ppb/°Cの範囲内が好ましく、より好ましくは0±200ppb/°Cの範囲内、さらに好ましくは0±100ppb/°Cの範囲内である。αexpは、EUVL実施時の温度変動によるマスクパターンの位置変動を小さくできるように、なるべく0に近いことが求められ、0±20ppb/°Cの範囲内が好ましく、より好ましくは0±10ppb/°Cの範囲内、さらに好ましくは0±5ppb/°Cの範囲内である。dα/dTは、αpatとαexpの両者が、上記範囲内になるとともに0ppb/°Cに近い値を容易に得るため、±3ppb/°C/°Cの範囲内が好ましく、特に±2.5ppb/°C/°Cの範囲内が好ましい。上記式1中、k1はEUVリソグラフィ実施時におけるマスクパターンの位置変化の許容範囲に応じて選択される定数である。EUVリソグラフィ実施時におけるマスクパターンの位置変化の許容範囲は、αexpの許容可能な上限値に相当し、EUVL用反射型マスクに対する要求特性によって異なる。現在のαexpに対する要求値は、EUVL用反射型マスクに用いる基板材料に関して規定したSEMIスタンダードP-37によれば、4段階あり、最も緩いクラスDは0±30ppb/°C、最も厳しいクラスAは0±5ppb/°C、残る2つのクラスBとクラスCは、クラスAとクラスDの間に位置し、クラスBは0±10ppb/°C、クラスCは0±20ppb/°Cである。ここでは、マスクパターンの位置変化の許容範囲について、将来的に高い特性が要求されるので、クラスC、クラスBおよびクラスAに対応するk1について示す。EUVリソグラフィ実施時におけるマスクパターンの寸法変化の許容範囲αexpの許容可能な上限値が0±20ppb/°Cの場合クラスCは、k1は20である。EUVリソグラフィ実施時におけるマスクパターンの寸法変化の許容範囲αexpの許容可能な上限値が0±10ppb/°Cの場合クラスBは、k1は10である。EUVリソグラフィ実施時におけるマスクパターンの寸法変化の許容範囲αexpの許容可能な上限値が0±5ppb/°Cの場合クラスAは、k1は5である。上記式2中、k2はレジスト膜への電子線描画時と、EUVリソグラフィ実施時と、の温度変化によるマスクパターンの位置変化の許容範囲に応じて選択される定数である。レジスト膜への電子線描画時と、EUVリソグラフィ実施時と、の温度変化によるマスクパターンの位置変化量は、Tpat~Texp間におけるガラス基板の平均線熱膨張係数αaveppb/°Cと、温度Tpat~Texp間の温度差Texp-Tpat°Cと、の積αave×Texp-Tpatに相当する。例えば、レジスト膜への電子線描画時と、EUVリソグラフィ実施時と、の温度変化によるマスクパターンの最大位置変化量は、100×100mmの正方形の領域内にマスクパターンを形成し、αave×Texp-Tpatの積が200ppbの場合は20nmに、同積が100ppbの場合は10nmに、同積が50ppbの場合は5nmに相当する。このため、αave×Texp-Tpatの積を適切な値となるように基材を選択することにより、上述の半導体技術ロードマップTheInternationalTechnologyRoadmapforSemiconductorsの2009年版の要求値±13nm以下レンジで26nm以下とできる。ここで、レジスト膜への電子線描画時と、EUVリソグラフィ実施時と、の温度変化によるマスクパターンの寸法変化の許容範囲αave×Texp-Tpatの許容可能な上限値が0±200ppbの範囲内の場合は、k2は400である。また、レジスト膜への電子線描画時と、EUVリソグラフィ実施時と、の温度変化によるマスクパターンの寸法変化の許容範囲αave×Texp-Tpatの許容可能な上限値が0±100ppbの範囲内の場合は、k2は200である。さらに、レジスト膜への電子線描画時と、EUVリソグラフィ実施時と、の温度変化によるマスクパターンの寸法変化の許容範囲αave×Texp-Tpatの許容可能な上限値が0±50ppbの範囲内の場合は、k2は100である。また、本発明のEUVL用反射型マスクブランクの製造方法において、上記式1,2を満たすTiO2-SiO2ガラス基板を選択する手段の一態様としては、例えば、上記式1,2を満たすように、T0、すなわち、ガラス基板のクロスオーバー温度を調節することが考えられる。TiO2-SiO2ガラス基板の場合、ガラス基板のクロスオーバー温度COTT0は、例えば、ガラス基板のTiO2含有量によって調節できる。この場合、例えば、T0を20~50°Cの範囲に調整するために設定されるガラス基板のTiO2含有量は、3~10質量が好ましく、5~9質量がより好ましい。また、T0は、ガラス基板の仮想温度によっても調節できる。なお、ガラス基板の仮想温度によって、dα/dtも調節できる。ガラス基板の仮想温度は、公知の方法により調節できる。一例としては、TiO2-SiO2ガラス基板の製造時におけるアニール処理が挙げられる。また、別の一例としては、TiO2-SiO2ガラス基板へのフッ素などのハロゲン元素の添加が挙げられる。この場合、例えば、dα/dTを±3ppb/°C/°Cの範囲内に調整するために設定されるガラス基板の仮想温度は、1200°C以下が好ましく、1100°C以下がより好ましく、1000°C以下がさらに好ましい。このように、本発明のEUVL用反射型マスクブランクの製造方法では、EUVリソグラフィ実施時におけるマスクパターンの位置変化の許容範囲αexpの許容可能な上限値に応じてk1を選択し、レジスト膜への電子線描画時と、EUVリソグラフィ実施時と、の温度変化によるマスクパターンの位置変化の許容範囲aave×Texp-Tpatの許容可能な上限値に応じてk2を選択する。そして、選択したk1およびk2に応じて上記1,2に満たすTiO2-SiO2ガラス基板を選択することで、EUVL実施時におけるマスクパターンの位置変化を許容範囲内に抑制でき、かつ、レジスト膜への電子線描画時と、EUVL実施時と、の温度差によるマスクパターンの位置変化を許容範囲内に抑制できる。以下、本発明の方法により製造されるEUVL用反射型マスクブランクの構成例を示す。EUVL用反射型マスクブランクの基材をなすガラス基板1は、平滑性、平坦度に優れ、さらには、EUVL用反射型マスクブランクやEUVL用反射型マスクの洗浄等に用いる洗浄液への耐性に優れたものが好ましい。TiO2-SiO2ガラス基板は、EUVL用反射型マスクブランクやEUVL用反射型マスクの洗浄等に用いる洗浄液への耐性に優れている。平滑性および平坦度に関して、ガラス基板1は、0.15nmrms以下の平滑な表面と100nm以下の平坦度を有していることが、EUVL用反射型マスクとした際に、EUV光線に対する高反射率および転写精度が得られるために好ましい。ガラス基板1の大きさや厚さなどはマスクの設計値等により適宜決定される。一例を挙げると、外形152mm角で、厚さ6.35mmのガラス基板である。また、ガラス基板1の成膜面には欠点が存在しないことが好ましい。しかし、存在している場合であっても、凹状欠点および/または凸状欠点によって位相欠点が生じないように、凹状欠点の深さおよび凸状欠点の高さが2nm以下であり、かつこれら凹状欠点および凸状欠点の半値幅は60nm以下が好ましい。EUVL用反射型マスクブランクの反射層2に特に要求される特性は、高EUV光線反射率である。具体的には、EUV光の波長領域の光線を反射層2表面に入射角度6度で照射した際の、波長13.5nm付近の光線反射率の最大値は、60以上が好ましく、63以上がより好ましく、65以上がさらに好ましい。EUVL用反射型マスクブランクの反射層2としては、EUV波長域において高反射率を達成できる、高屈折率膜と低屈折率膜とを交互に複数回積層させた多層反射膜が広く用いられている。多層反射膜の具体例としては、高屈折率膜としてのSi膜と、低屈折率膜としてのMo膜とを交互に複数回積層させたMo/Si多層反射膜が挙げられる。Mo/Si多層反射膜の場合に、EUV光線反射率の最大値が60以上の反射層2とするには、膜厚2.3±0.1nmのMo層と、膜厚4.5±0.1nmのSi層とを繰り返し単位数が30~60になるように積層させればよい。なお、Mo/Si多層反射膜を構成する各層は、乾式成膜法、具体的にはマグネトロンスパッタリング法、イオンビームスパッタリング法などのスパッタリング法を用いて所望の厚さに成膜すればよい。例えば、イオンビームスパッタリング法を用いてMo/Si多層反射膜を形成する場合、ターゲットとしてMoターゲットを用い、スパッタリングガスとしてArガスガス圧1.3×102Pa~2.7×102Paを使用して、イオン加速電圧300~1500V、成膜速度0.03~0.30nm/secで厚さ2.3nmとなるようにMo層を成膜し、次に、ターゲットとしてSiターゲットを用い、スパッタリングガスとしてArガスガス圧1.3×102Pa~2.7×102Paを使用して、イオン加速電圧300~1500V、成膜速度0.03~0.30nm/secで厚さ4.5nmとなるようにSi層を成膜することが好ましい。これを1周期として、Mo層およびSi層を30~60周期積層させることによりMo/Si多層反射膜が成膜される。吸収層3に特に要求される特性は、EUV光線反射率が極めて低いことである。具体的には、EUV光の波長領域の光線を吸収層3表面に照射した際の、波長13.5nm付近の最大光線反射率は、2.0以下が好ましく、1.0以下がより好ましい。上記の特性を達成するため、EUV光線の吸収係数が高い材料で構成されることが好ましい。EUV光線の吸収係数が高い材料の具体例としては、タンタルTaを主成分とする材料が挙げられる。タンタルTaを主成分とする材料で構成される吸収層の具体例としては、Taおよび窒素Nを以下に述べる比率原子比率:at、と略す。で含有する吸収層TaN膜が挙げられる。Taの含有率好ましくは10~95at、より好ましくは60~90atNの含有率好ましくは5~50at、より好ましくは10~40atTaとNとの原子組成比Ta:N8:1~1:5上記組成の吸収層3TaN膜は、その結晶状態はアモルファスであり、表面の平滑性に優れている。上記組成の吸収層3TaN膜であれば、吸収層3表面の表面粗さを0.5nmrms以下にできる。吸収層3表面の表面粗さが大きいと、EUVL用反射型マスクを作製する際に、吸収層3に形成されるパターンのエッジラフネスが大きくなり、パターンの寸法精度が悪くなる。パターンが微細になるに従いエッジラフネスの影響が顕著になるため、吸収層3表面は平滑であることが要求される。吸収層3表面の表面粗さが0.5nmrms以下であれば、吸収層3表面が十分平滑であるため、EUVL用反射型マスクを作製する際に、エッジラフネスの影響によってパターンの寸法精度が悪化するおそれがない。また、吸収層3の厚さは、波長13.5nm付近における所望の最大光線反射率を実現するために、5nm以上が好ましく、20nm以上がより好ましく、30nm以上がさらに好ましく、50nm以上が特に好ましい。一方、吸収層3の膜厚が大きすぎると、該吸収層3に形成するパターンの精度が低下するおそれがあるため、100nm以下が好ましく、90nm以下がより好ましく、80nm以下がさらに好ましい。上記組成の吸収層3TaN膜は、乾式成膜法、具体的にはマグネトロンスパッタリング法、イオンビームスパッタリング法などのスパッタリング法を用いて形成できる。マグネトロンスパッタリング法を用いる場合、Taターゲットを使用し、Arで希釈した窒素N2雰囲気中でターゲットを放電させて吸収層3TaN膜を形成する。上記例示した方法で吸収層3TaN膜を形成するには、具体的には以下の成膜条件で実施すればよい。スパッタリングガス:ArとN2の混合ガスN2ガス濃度3~80vol、好ましくは5~30vol、より好ましくは8~15vol。ガス圧0.5×101Pa~10×101Pa、好ましくは0.5×101Pa~5×101Pa、より好ましくは0.5×101Pa~3×101Pa。投入電力各ターゲットについて:30~1000W、好ましくは50~750W、より好ましくは80~500W成膜速度:2.0~60nm/min、好ましくは3.5~45nm/min、より好ましくは5~30nm/min本実施例では、複数のTiO2-SiO2ガラス基板を準備して、TpatおよびTexpが下記表に示す数値の場合における、αpat、αexp、T0およびdα/dTを求めた。結果を下記表に示す。なお、例1~例21については、TiO2含有量を6.7~7.0質量の範囲内、仮想温度を1140°C~700°Cの範囲内において、調整して、上記パラメータを決定した。次に、これらのパラメータを式1、2に適用して、これらの式を満たすか否かを確認した。また、各TiO2-SiO2ガラス基板について、αexpおよびαave×Texp-Tpatが許容可能な上限値を満たしているか否かを確認した。k1=20、k2=400の場合判定基準としては、式1、式2の左辺、そして、式2の右辺を満たす場合は、下表にてそれぞれ‘○’を示し、それを満たさない場合は、それぞれ‘×’を示す。なお、式2の左辺とは、αpat×Tpat-αexp×Texpk2/αpat-αexp≦T0を満足するかどうか、を判定し、式2の右辺とは、T0≦αpat×Tpat-αexp×Texp-k2/αpat-αexpを満足するかどうか、を判定した。また、同表において、αexp≦20ppb/°C、|αave×Texp-Tpat|≦200ppbである場合、それぞれ‘○’を示し、それを満たさない場合は、それぞれ‘×’を示す。この場合、例1、4、9、10、15、19、21が比較例である。k1=10、k2=200の場合判定基準としては、式1、式2の左辺、そして、式2の右辺を満たす場合は、下表にてそれぞれ‘○’を示し、それを満たさない場合は、それぞれ‘×’を示す。また、同表において、αexp≦10ppb/°C、|αave×Texp-Tpat|≦100ppbである場合、それぞれ‘○’を示し、それを満たさない場合は、それぞれ‘×’を示す。この場合、例1、2、4~6、8~15、19~21が比較例である。k1=5、k2=100の場合判定基準としては、式1、式2の左辺、そして、式2の右辺を満たす場合は、下表にてそれぞれ‘○’を示し、それを満たさない場合は、それぞれ‘×’を示す。また、同表において、αexp≦5ppb/°C、|αave×Texp-Tpat|≦50ppbである場合、それぞれ‘○’を示し、それを満たさない場合は、それぞれ‘×’を示す。この場合、例1、2、4~16、18~21が比較例である。以上の結果から明らかなように、選択したk1およびk2に応じて上記1,2に満たすTiO2-SiO2ガラス基板を選択することで、EUVL実施時におけるマスクパターンの位置変化を許容範囲内に抑制でき、かつ、レジスト膜への電子線描画時と、EUVL実施時と、の温度差によるマスクパターンの位置変化を許容範囲内に抑制できる。"