"金属元素を含む第1電極と、n型半導体を含む第2電極と、前記第1電極と前記第2電極との間に配置され、前記第1電極が含む前記金属元素から構成される導体部を有する半導体元素を含む層とを具備し、前記半導体元素を含む層が有する前記導体部は前記第2電極との間に離間を有していることを特徴とする不揮発性抵抗変化素子。金属元素を含む第1電極と、第2電極と、前記第1電極と前記第2電極との間に配置された半導体層とを備え、前記第1電極と前記第2電極間に印加するリセット電圧により、低抵抗状態から高抵抗状態へ遷移するリセット動作が行われ、前記第1電極と前記第2電極間に0Vから前記リセット電圧まで電圧を掃引したときに、1前記リセット電圧の10分の1の電圧と前記リセット電圧との間の電流変化量の最大値が1桁以内、20Vと前記リセット電圧の2分の1の電圧との間の電流変化量の最大値が、前記リセット電圧の2分の1の電圧と前記リセット電圧との間の電流変化量の最大値に比べて小さいにおいて、前記1、2のいずれかを満たすことを特徴とする不揮発性抵抗変化素子。前記第2電極はn型半導体を含むことを特徴とする請求項2に記載の不揮発性抵抗変化素子。前記半導体層と前記第2電極との間に配置され、前記導体部の侵入を抑制する第1の層をさらに具備することを特徴とする請求項1に記載の不揮発性抵抗変化素子。前記第1の層は、高誘電率を持つ材料を含むことを特徴とする請求項4に記載の不揮発性抵抗変化素子。前記第1の層は、シリコン酸化膜、シリコン酸窒化膜、及びシリコン窒化膜のいずれかを含むことを特徴とする請求項4に記載の不揮発性抵抗変化素子。前記第1の層は、前記半導体層と同じ材料を含み、前記半導体層と比べて密度、ダングリングボンド数、欠陥数のいずれかが異なることを特徴とする請求項4に記載の不揮発性抵抗変化素子。前記第2電極が含むn型半導体の不純物濃度は、1×1018cm-3以下であることを特徴とする請求項1、3乃至7のいずれかに記載の不揮発性抵抗変化素子。前記第2電極の抵抗値は、0.01Ω以上であることを特徴とする請求項1乃至8のいずれかに記載の不揮発性抵抗変化素子。前記半導体層は、アモルファスシリコン、多結晶シリコン、シリコン酸化膜、及びシリコン窒化膜のいずれかを含むことを特徴とする請求項1乃至9のいずれかに記載の不揮発性抵抗変化素子。前記第1電極が含む金属元素は、Ag、Co、Ni、Ti、Cu、Alのいずれかであることを特徴とする請求項1乃至10のいずれかに記載の不揮発性抵抗変化素子。第1配線層と、前記第1配線層と交差するように配置され、少なくとも前記第1配線層側にn型半導体層が配置された第2配線層と、前記第1配線層と前記第2配線層との間に配置され、金属元素を含む第1電極と、前記第1電極と前記第2配線層との間に配置され、前記第1電極が含む前記金属元素から構成される導体部を有する半導体元素を含む層とを具備し、前記半導体元素を含む層が有する前記導体部は前記第2配線層との間に離間を有していることを特徴とする不揮発性抵抗変化素子。デバイス特性の劣化やバラツキを低減でき、整流機能を有する不揮発性抵抗変化素子を提供する。一実施態様の不揮発性抵抗変化素子は、金属元素を含む第1電極と、n型半導体を含む第2電極と、前記第1電極と前記第2電極との間に配置され、前記第1電極が含む前記金属元素から構成される導体部を有する半導体元素を含む層とを具備し、前記半導体元素を含む層が有する前記導体部は前記第2電極との間に離間を有していることを特徴とする。以下、図面を参照して実施形態の不揮発性抵抗変化素子について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。[基本概念]実施形態の不揮発性抵抗変化素子は、第1電極と、第1電極に対向する第2電極と、第1電極と第2電極との間に配置された抵抗変化層とを備える。第1電極は金属元素を含み、第2電極はn型半導体を含む。抵抗変化層は半導体層から形成される。抵抗変化層は、第1電極が含む金属元素から構成される導体部以下、フィラメントと記すを有する。抵抗変化層が有するフィラメントは、第2電極との間に離間を有している。また、抵抗変化層と第2電極との間に拡散防止層を配置してもよい。拡散防止層は、フィラメントが抵抗変化層から第2電極へ拡散するのを防止する。これにより、フィラメントと第2電極との間に離間が形成される。抵抗変化層では第1電極からフィラメントが出し入れされることにより、抵抗変化層の抵抗が可逆的に変化可能である。抵抗変化層が有するフィラメントと第2電極との離間は、第1電極と第2電極の電気的制御、もしくは抵抗変化層と第2電極間への拡散防止層の挿入によって形成される。以下に、実施形態の不揮発性抵抗変化素子拡散防止層ありの構造とそのバンド図について述べる。図1a及び図2aは、実施形態の不揮発性抵抗変化素子の構造を示し、図1aは高抵抗状態を、図2aは低抵抗状態を示す。図1a及び図2aに示すように、第1電極1と第2電極2との間には抵抗変化層3が配置され、抵抗変化層3と第2電極2との間には拡散防止層4が配置される。図1aに示す高抵抗状態では、抵抗変化層3にフィラメントが形成されておらず、不揮発性抵抗変化素子は高抵抗状態に設定されている。図2aに示す低抵抗状態では、抵抗変化層3内に第1電極1から拡散防止層4に達するフィラメント3aが形成され、不揮発性抵抗変化素子は低抵抗状態に設定されている。ここでは、第1電極1は金属から形成され、第2電極2はn型シリコンSiから形成されている。図1b~図1eに、図1aに示した高抵抗状態におけるバンド図を示し、図2b~図2eに図2aに示した低抵抗状態におけるバンド図を示す。図1aに示すフィラメントが形成されていない高抵抗状態では、イオン供給源である第1電極1に正の電圧が印加されると、第2電極2のn型Siは蓄積状態となる図1b。逆に、第1電極1に負の電圧を印加すると、第2電極2には空乏層が形成され図1d、さらなる負の高電圧を印加すると反転状態となる図1e。図2aに示すフィラメント3aが形成された低抵抗状態でも、第1電極1に負の電圧を印加すると、拡散防止層4を有することにより、フィラメント3aを構成する金属と第2電極2のn型Siとが直接結合せず、高抵抗状態と同じように空乏層が形成される図2d。空乏層が形成された状態では電流が流れない。よって、低抵抗状態でも空乏層が形成される構造にすることにより、電流-電圧曲線が非対称性となる整流効果が得られる。さらに、第1電極1に負の高電圧を印加すると、反転状態となり、抵抗変化層3にも十分な電圧が加わり低抵抗状態から高抵抗状態に遷移するリセット動作が起こる図2e。一方、抵抗変化層3と第2電極2との間に拡散防止層を配置せず、フィラメント3aと第2電極2間に離間を形成しない場合のバンド図は以下のようになる。図3aに示すフィラメントが形成されていない高抵抗状態では、イオン供給源である第1電極1に正の電圧が印加されると、第2電極2のn型Siは蓄積状態となる図3b。逆に、第1電極1に負の電圧が印加されると、第2電極2には空乏層が形成され図3d、負の高電圧を印加すると反転する図3e。しかし、図4aに示すフィラメントが形成された低抵抗状態では、第1電極1に負の電圧が印加されると、第1電極1フィラメント3aを構成する金属と第2電極2のn型Siとの直接結合となる。特に、第1電極1の金属の仕事関数がn型Siの仕事関数より小さい場合はオーミック接触となり、第1電極1に負の電圧が印加されても空乏層は形成されず、整流効果は全く得られない図4d。第2電極にn型半導体を用い、かつ抵抗変化層が有するフィラメントと第2電極との間に離間を形成するという組み合わせにより、従来構造に比べて、デバイス特性の劣化やバラツキが小さく、かつ整流機能を備える不揮発性抵抗変化素子を形成できる。[第1実施形態][1]不揮発性抵抗変化素子の構造図5は、第1実施形態に係る不揮発性抵抗変化素子の構造を示す断面図である。図示するように、不揮発性抵抗変化素子10は、上部電極第1電極1、下部電極第2電極2、及び抵抗変化層半導体層3を有する。抵抗変化層3は、上部電極1と下部電極2との間に配置される。抵抗変化層3内には、上部電極1が含む金属元素から構成されたフィラメントが形成される。抵抗変化層3に形成されるフィラメントは、下部電極2との間に離間を有している。換言すると、抵抗変化層3が有するフィラメントは下部電極2と離隔している。上部電極1は金属を含む電極である。上部電極1として適用可能な材料は、例えばAg、Co、Ni、Ti、Cu、Al、Au、Fe、Cr、W、Hf、Ta、Pt、Ru、Zr、Irやそれらの窒化物、炭化物、酸化物、シリサイドなどである。さらに、ここで挙げた金属を含む合金材料を上部電極1として用いてもよい。下部電極2は、例えばn型半導体層から形成される。n型半導体層のn型不純物濃度は、n型半導体の空乏化が顕著になる10-18cm-3以下が望ましい。また、下部電極2の抵抗値は、0.01Ω以上であることが望ましい。さらに、下部電極2には、不純物を高濃度ドープしたシリコンを用いてもよい。抵抗変化層3は、例えば半導体層から形成される。半導体層が含む半導体元素は、例えば、Si、Ge、SiGe、GaAs、InP、GaP、GaInAsP、GaN、SiCなどから選択することができる。また、抵抗変化層3は、非晶質半導体であってもよいし、多晶質半導体あるいは単晶質半導体であってもよい。例えば、抵抗変化層3には、アモルファスシリコン、多結晶シリコンあるいは単結晶シリコンを用いることができる。また、抵抗変化層3が含む半導体元素に窒素Nまたは酸素Oが添加されていてもよく、例えば、シリコン窒化膜SiNまたはシリコン酸化膜SiO2などであってもよい。また、抵抗変化層3の膜厚は、典型的には1nm~300nmである。抵抗変化素子10の微細化を考慮すれば、膜厚はより薄い方がよいが、薄すぎると均質な膜とはならないため、2nm~50nmがより好ましい。抵抗変化層3の最適な膜厚は、抵抗変化層の材料とその抵抗値によって決定されるものである。下部電極2とは、可変抵抗層3を形成するときの下地となる電極のことであり、上部電極1とは、可変抵抗層3を形成した後に形成される電極のことである。[2]不揮発性抵抗変化素子の製造方法次に、第1実施形態に示した不揮発性抵抗変化素子の製造方法について説明する。まず、半導体基板、例えば、シリコン単結晶基板にリンPイオンを加速電圧30keV、ドーズ量4×1013cm-2で注入する。その後、シリコン基板に活性化アニールを施して、下部電極2としてのn型シリコン層を形成する。次に、化学気相成長法ChemicalVaporDeposition:CVDにより、抵抗変化層3としてのアモルファスシリコンを下部電極2上に堆積する。本実施形態の場合、アモルファスシリコンは、プラズマCVD法を用い、成膜温度が250°Cで形成される。次に、例えばスパッタ法により、抵抗変化層3上に上部電極1としてのAgを形成する。以上により、図5に示した不揮発性抵抗変化素子10が製造される。[3]不揮発性抵抗変化素子の特性上述した製造方法により製造された抵抗変化素子10のスイッチング原理を、図6a及び図6bを用いて説明する。図6aは、図5に示した不揮発性抵抗変化素子10の低抵抗状態を示す断面図である。抵抗変化層3に形成されるフィラメント3aの成長過程は以下のようになる。上部電極1が下部電極2よりも高電位になるように設定することにより、上部電極1にセット電圧を印加する。上部電極1にセット電圧が印加されると、上部電極1内の金属元素がイオン化され、図6aに示すように、イオン化された金属元素金属イオン3bが抵抗変化層3に侵入する。また同時に、電子が下部電極2を介して抵抗変化層3に供給される。そして、抵抗変化層3において、金属イオン3bと電子とが結合することにより、上部電極1の金属元素から構成されたフィラメント3aが抵抗変化層3内に成長する。フィラメント3aは下部電極2側へ抵抗変化層3内を成長するが、下部電極2には達せず、フィラメント3aは下部電極2との間に離間を有する構造となる。これにより、上部電極1と下部電極2間の抵抗が小さくなることにより、不揮発性抵抗変化素子10が低抵抗状態にセットされる。図6bは、図5に示した不揮発性抵抗変化素子10の高抵抗状態を示す断面図である。抵抗変化層3に形成されたフィラメント3aの消滅過程は以下のようになる。上部電極1が下部電極2よりも低電位になるように設定することにより、上部電極1にリセット電圧を印加する。上部電極1にリセット電圧が印加されると、下部電極2を介してホールが抵抗変化層3に供給されて、抵抗変化層3内でフィラメント3aを構成する金属元素がイオン化される。そして、フィラメント3aの金属元素が上部電極1に回収され、抵抗変化層3内のフィラメント3aが消滅する。これにより、不揮発性抵抗変化素子10が高抵抗状態にリセットされる。上述した低抵抗状態及び高抵抗状態は、電圧印加の極性により可逆制御が可能である。このとき、高抵抗状態をオフ状態、低抵抗状態をオン状態に対応させる。そして、ある電圧を印加したときに、不揮発性抵抗変化素子10に流れる電流値を読み取り、オン状態とオフ状態を区別することによりメモリとして動作させることができる。また、高抵抗状態と低抵抗状態間の遷移は電圧印加時にしか生じないため、不揮発性メモリを実現することができる。なお、図6a及び図6bに示したように、抵抗変化層3内におけるフィラメント3aの成長及び消滅により、低抵抗状態及び高抵抗状態が形成される例を説明したが、抵抗変化層3内の全体に上部電極1の金属元素が拡散することによって低抵抗状態及び高抵抗状態が形成されるようにしてもよい。また、図7は、図5に示した不揮発性抵抗変化素子10における電流-電圧特性を示す図であり、不揮発性抵抗変化素子10のスイッチング特性を表している。本実施形態では、フィラメント3aと下部電極2との間に離間を設けるために、DC測定で上限電流制限を設定することで電気的に制御を行った。ここで、コンプライアンス電流は500nAとした。フィラメント3aの制御としては、上限電流制限に限らず、パルス制御でもよい。パルス制御方法としては、例えば、パルス幅、パルス時間、印加パルス回数の最適化による制御方法が挙げられる。図7に示すように、不揮発性抵抗変化素子の上部電極1に与える電圧を正方向に増大させると、高抵抗状態から低抵抗状態へ遷移する。一方、低抵抗状態の不揮発性抵抗変化素子に対して上部電極1に与える電圧を負方向に掃引すると、1V程度まで電流があまり流れない領域があり、さらなる負への電圧掃引により電流が急激に減少し、低抵抗状態から高抵抗状態へ遷移する。そして、高抵抗状態では、上部電極1に与える電圧がリセット電圧Vresetよりある程度大きい範囲では、その電圧に対して電流がほとんど流れなくなる。この状態からさらに上部電極1に与える電圧を正方向へ掃引すると、高抵抗状態から低抵抗状態へ遷移する。すなわち、この不揮発性抵抗変化素子は、高抵抗状態と低抵抗状態との間で可逆的に遷移し、1ビット分のデータを記憶することができる。また、図7の電流-電圧特性から、上部電極1と下部電極2間に0Vからリセット電圧まで電圧を掃引したときに、0Vとリセット電圧の2分の1の電圧との間の電流変化量の最大値が、リセット電圧の2分の1の電圧とリセット電圧との間の電流変化量の最大値に比べて小さいことがわかる。図8は、他の不揮発性抵抗変化素子における電流-電圧特性を示す図である。図示するように、イオン供給源である上部電極に0Vから正に電圧を掃引することで抵抗変化層内にフィラメントが形成され、不揮発性抵抗変化素子は高抵抗状態から低抵抗状態に遷移する矢印A。このとき、抵抗変化素子が低抵抗状態となり、大電流が流れることによる素子破壊を防ぐために、測定機器の電流上限機能を用いて設定電流以上は流れないようにした。次に、正電圧から0Vに掃引を行った矢印B。さらに、0Vから負電圧を印加した後矢印C、負電圧から0Vに掃引を行った矢印D。負電圧印加時には、下部電極に空乏層が形成されるため、上部電極と下部電極間に流れる電流が抑えられている。この電流-電圧曲線では、空乏層が形成された状態で低抵抗状態から高抵抗状態に遷移するリセット動作が起こっている。このような電流-電圧特性を持つ不揮発性抵抗変化素子でも、高抵抗状態と低抵抗状態との間で素子の抵抗状態が可逆的に遷移し、1ビット分のデータを記憶することができる。また、図8の電流-電圧特性から、上部電極1と下部電極2間に0Vからリセット電圧まで電圧を掃引したときに、リセット電圧の10分の1の電圧とリセット電圧との間の電流変化量の最大値が1桁以内であることがわかる。本実施形態の不揮発性抵抗変化素子では、フィラメント3aと下部電極2との間に離間があり、かつ下部電極2にn型半導体を用いている。この組み合わせにより、上部電極1に正の電圧が印加されるとn型半導体は蓄積状態となり、逆に上部電極1に負の電圧が印加されるとn型半導体に空乏層が形成され、高電圧印加で反転する。電圧の極性及び電圧の大きさの違いにより、下部電極2であるn型半導体の状態が変化する。このn型半導体を電極として不揮発性抵抗変化素子自身に組み込むことで、極性により素子自身の電流-電圧特性に非対称性が生まれ、整流作用もつ不揮発性抵抗変化素子が実現する。また、オン状態のときに、フィラメント3aが下部電極2に直接接触せず、下部電極2内に侵入しない。このため、下部電極2内に金属が拡散し、それらが再結合中心を形成して、上部電極1に負の電圧を印加した時に電流が増加しデバイス劣化を引き起こすことも防ぐことができる。[第2実施形態]第2実施形態の不揮発性抵抗変化素子は、抵抗変化層3と下部電極2との間に拡散防止層4を備える。その他の構成は第1実施形態と同様である。[1]不揮発性抵抗変化素子の構造図9は、第2実施形態に係る不揮発性抵抗変化素子の構造を示す断面図である。図示するように、不揮発性抵抗変化素子20は、上部電極第1電極1、下部電極第2電極2、抵抗変化層半導体層3、及び拡散防止層第1の層4を有する。抵抗変化層3は、上部電極1と下部電極2との間に配置される。拡散防止層4は、抵抗変化層3と下部電極2との間に配置されている。抵抗変化層3内には、上部電極1が含む金属元素から構成されたフィラメントが形成される。拡散防止層4は、フィラメントが下部電極2に拡散するのを防止する。換言すると、抵抗変化層3と下部電極2間には、抵抗変化層3が有するフィラメントと下部電極2との間に離間を設けるために拡散防止層4が配置されている。拡散防止層4は、フィラメントを形成している金属の拡散係数が、抵抗変化層3よりも小さい材料で形成することが望ましい。また、同金属がイオン化した状態での移動の容易さが抵抗変化層3と比べて小さい材料が好ましい。また、拡散防止層4には、例えば高誘電率high-kを持つ材料が用いられる。また、拡散防止層4には、例えばシリコン酸化膜SiO2、シリコン酸窒化膜SiONあるいはシリコン窒化膜SiNが用いられる。例えば、Ag、Ni、Coに対する拡散防止層としては、シリコン酸化膜やシリコン窒化膜を用いると良い。抵抗変化層3は、例えば半導体層から形成される。抵抗変化層3の材料としては、例えば、Si、Ge、SiGe、GaAs、InP、GaP、GaInAsP、GaN、SiCやそれらの酸化物、窒化物、酸窒化物、炭化物が挙げられる。さらに、これらは非晶質多晶質、単晶質のいずれでもよく、例えば、アモルファスシリコン、多結晶シリコンあるいは単結晶シリコンを用いることができる。拡散防止層4と抵抗変化層3では同じ組成の材料も用いられるため、拡散防止層4と抵抗変化層3の材料は両者の組み合わせによって決められるものである。[2]不揮発性抵抗変化素子の製造方法次に、第2実施形態に示した不揮発性抵抗変化素子の製造方法について説明する。まず、半導体基板、例えば、シリコン単結晶基板にリンPイオンを加速電圧30keV、ドーズ量4×1013cm-2で注入する。その後、シリコン基板に活性化アニールを施して、下部電極2としてのn型シリコン層を形成する。次に、CVD法により、拡散防止層4、例えばシリコン窒化膜を下部電極2上に堆積する。さらに、CVD法により、抵抗変化層3としてのアモルファスシリコンを拡散防止層4上に堆積する。本実施形態の場合、アモルファスシリコンは、プラズマCVD法を用い、成膜温度が250°Cで形成される。次に、例えばスパッタ法により、抵抗変化層3上に上部電極1としてのAgを形成する。以上により、図9に示した不揮発性抵抗変化素子10が製造される。[3]不揮発性抵抗変化素子の特性図10aは図9に示した不揮発性抵抗変化素子20の低抵抗状態を示す断面図である。下部電極2と抵抗変化層3との間に、フィラメント3aが抵抗変化層3よりも移動及び拡散しにくい材料で形成された拡散防止層4を有する。これにより、上部電極1にセット電圧を印加した時に、フィラメント3aの成長が拡散防止層4と抵抗変化層3の界面あるいは拡散防止層4の内部で止まる。これにより、下部電極2にn型半導体を用い、かつ抵抗変化層3にフィラメント3aが形成されていても、フィラメント3aと下部電極2との間に離間を設けることができる。拡散防止層4に絶縁性材料を用いることにより、フィラメント3a、拡散防止層4及び下部電極n型半導体2にてMIS構造となる。このようにMIS構造になることで、上部電極1に正の電圧を印加すると、下部電極2であるn型半導体は蓄積状態となる。一方、上部電極1に負の電圧を印加すると、下部電極2のn型半導体は空乏化し、さらなる高い負の電圧で反転状態となる。空乏状態では電流はほとんど流れないため、上部電極1に電位を与えたときと下部電極2に電位を与えた時とでは、上部電極1と下部電極2間に流れる電流値に違いが生じ、抵抗変化素子20にダイオードを加えることなく整流機能が得られる。本実施形態の不揮発性抵抗変化素子では、このようにフィラメント3aと下部電極2との間に拡散防止層絶縁体4による離間があり、かつ下部電極2にn型半導体を用いている。この組み合わせにより、上部電極1に正の電圧が印加されるとn型半導体は蓄積状態となり、逆に上部電極1に負の電圧が印加されるとn型半導体に空乏層が形成され、高電圧印加で反転する。電圧の極性及び電圧の大きさの違いにより、下部電極2であるn型半導体の状態が変化する。このn型半導体を電極として不揮発性抵抗変化素子自身に組み込むことで、極性により素子自身の電流-電圧特性に非対称性が生まれ、整流作用もつ不揮発性抵抗変化素子が実現する。[第3実施形態]第3実施形態の不揮発性抵抗変化素子は、抵抗変化層3として成膜条件の異なる2種類のアモルファスシリコンを備える。その他の構成は第1実施形態と同様である。[1]不揮発性抵抗変化素子の構造図11は、第3実施形態に係る不揮発性抵抗変化素子の構造を示す断面図である。図示するように、不揮発性抵抗変化素子30は、上部電極第1電極1、下部電極第2電極2、及び抵抗変化層半導体層3を有する。抵抗変化層3は、第1抵抗変化層3-1と第2抵抗変化層3-2を有する。第1,第2抵抗変化層3-1,3-2は、下部電極2と上部電極1との間の下部電極2上に、第1抵抗変化層3-1、第2抵抗変化層3-2の順で積層されている。第2抵抗変化層3-2内には、上部電極1が含む金属元素から構成されたフィラメントが形成される。第1抵抗変化層3-1は、フィラメントが下部電極2に拡散するのを防止する。換言すると、第2抵抗変化層3-2と下部電極2間には、第2抵抗変化層3-2が有するフィラメントと下部電極2との間に離間を設けるために第1抵抗変化層3-1が配置されている。ここでは、下部電極2としてn型Si層を用い、抵抗変化層3として成膜条件の異なる2種類のアモルファスシリコンを、上部電極1としてAgを用いた場合を例にとる。[2]不揮発性抵抗変化素子の製造方法次に、本実施形態に示した不揮発性抵抗変化素子の製造方法について説明する。まず、半導体基板、例えば、シリコン単結晶基板にリンPイオンを加速電圧30keV、ドーズ量4×1013cm-2で注入する。その後、シリコン基板に活性化アニールを施して、下部電極2としてのn型シリコン層を形成する。次に、CVD法により、第1抵抗変化層3-1としての第1アモルファスシリコン層と第2抵抗変化層3-2としての第2アモルファスシリコン層を下部電極2上に堆積する。すなわち、LP-CVD法を用い、成膜温度400°Cで、下部電極2上に第1アモルファスシリコン層3-1を成膜する。続いて、PE-CVD法を用い、成膜温度250°Cで、第1アモルファスシリコン層3-1上に第2アモルファスシリコン層3-2を成膜する。第1アモルファスシリコン層3-1は、第2アモルファスシリコン層3-2と同じ元素を含むが、第2アモルファスシリコン層3-2とは密度、ダングリングボンド数、あるいは欠陥数が異なる。同じアモルファスシリコンでも成膜条件により膜質が異なると、抵抗変化素子30におけるスイッチング特性が異なる。例えば、第1アモルファスシリコン層3-1は、第2アモルファスシリコン層3-2に比べて、密度が高く、ダングリングボンド数が多く、欠陥数が多いと好ましい。[3]不揮発性抵抗変化素子の特性図12aは図11に示した不揮発性抵抗変化素子30の低抵抗状態を示す断面図であり、フィラメントが成長した状態を示す。図12bは不揮発性抵抗変化素子30の高抵抗状態を示しており、フィラメントが消滅した状態を示す。図12aに示すように、フィラメント3aの成長時に、第1アモルファスシリコン層3-1はフィラメント3aの拡散防止層としての機能を果す。その結果として、フィラメント3aと下部電極2との間に離間を設けることができる。これにより、第2実施形態と同様の効果を得ることができる。[第4実施形態]第4実施形態では、実施形態の不揮発性抵抗変化素子が適用されるメモリセルアレイについて説明する。図13aは、第4実施形態に係るメモリセルアレイの構成を示す平面図である。図13b及び図13cは、図13aに示すメモリセルアレイのクロスポイント部分の構造を示す断面図である。図13aに示すように、メモリセルアレイ11には、下部配線12と、下部配線12に交差する上部配線13が形成されている。下部配線12と上部配線13とのクロスポイント部分には、第1~第3実施形態で示した不揮発性抵抗変化素子10または20,30が配置されている。すなわち、図13bに示すように、下部電極12と上部電極13との間に不揮発性抵抗変化素子10または20,30が配置されている。また、図13cは図13aに示すクロスポイント部分の他の構造を示す断面図であり、クロスポイント部分は図13cに示すような構造を有していても良い。下部配線12上に抵抗変化層3あるいは拡散防止層4及び抵抗変化層3が形成され、抵抗変化層3上に上部電極1が形成されている。さらに、上部電極1上に上部配線13が形成されている。この構造では、下部配線12がn型半導体層を含み、下部配線12、抵抗変化層3あるいは拡散防止層4及び抵抗変化層3、及び上部電極1により不揮発性抵抗変化素子40が構成される。不揮発性抵抗変化素子40は、第1~第3実施形態で記載した不揮発性抵抗変化素子と同様の特性を備える。なお、下部配線12にn型半導体層を用いたときには、このn型半導体層に形成される空乏層の厚さよりn型半導体層の厚さを十分に厚くして、下部配線12の導電性を保つ必要がある。例えば、下部配線12の厚さは50nm以上にするのがよい。また、下部配線12を積層構造としてもよい。具体的には、抵抗変化層3あるいは拡散防止層4に接する下部配線12を下層、中間層、及び上層の3層構造とし、下層及び上層にn型半導体層を用い、中間層に金属層を用いても良い。この場合、n型半導体層と金属層の抵抗率は数桁異なり、ほとんどの電流は金属層を流れる。このため、n型半導体層が完全に空乏化しても電流を流すことができる。また、図13bにおいて、上部配線13と下部配線12が交差しており、下部電極n型半導体2および上部電極1が上部配線13と下部配線12のクロスポイント部に形成されているならば、抵抗変化層及び拡散防止層は全面の平坦膜でもよい。ただし、上部配線13間の距離及び下部配線12間の距離よりも、抵抗変化層と拡散防止層の積層膜厚は薄いことが望ましい。図13cにおいて、上部配線13と下部配線n型半導体12が交差しており、上部電極1が上部配線13と下部配線12のクロスポイント部に形成されているならば、抵抗変化層及び拡散防止層は全面の平坦膜でもよい。ただし、上部配線13間の距離及び下部配線12間の距離よりも、抵抗変化層と拡散防止層の積層膜厚は薄いことが望ましい。図14は、図13aに示したメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。図14に示すように、メモリセルアレイ11の周辺には、下部配線12及び上部配線13に電位を与えるための制御部14,15がそれぞれ設けられている。選択セル10へ書き込みを行う場合、選択セル10に接続されている上部配線13にセット電圧Vsetを印加し、それ以外の上部配線にはセット電圧Vsetの1/2の電圧を印加する。一方、選択セル10に接続されている下部配線12には0Vを印加し、それ以外の下部配線12にはセット電圧Vsetの1/2の電圧を印加する。この結果、選択セル10にはセット電圧Vsetが印加され、書き込みが行われる。一方、上部配線13および下部配線12の非選択ラインと選択ラインで指定される半選択セルには、セット電圧Vsetの1/2の電圧が印加され、書き込みが禁止される。また、上部配線13および下部配線12の非選択ラインで指定される非選択セルには0Vが印加され、書き込みが禁止される。図15は、図13aに示したメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。図15に示すように、選択セル10の読み出しを行う場合、選択セル10に接続される上部配線13にリード電圧Vreadの1/2の電圧を印加し、それ以外の上部配線に0Vを印加する。また、選択セル10に接続される下部配線12にリード電圧Vreadの-1/2の電圧を印加し、それ以外の下部配線に0Vを印加する。この結果、選択セル10にはリード電圧Vreadが印加され、読み出しが行われる。一方、上部配線13および下部配線12の非選択ラインと選択ラインで指定される半選択セルには、リード電圧Vreadの1/2の電圧が印加され、読み出しが禁止される。また、上部配線13および下部配線12の非選択ラインで指定される非選択セルには0Vが印加され、読み出しが禁止される。図16は、図13aに示したメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。図16に示すように、選択セル10の消去を行う場合、選択セル10に接続される上部配線13にリセット電圧Vresetを印加し、それ以外の上部配線にリセット電圧Vresetの1/2の電圧を印加する。また、選択セル10に接続される下部配線12に0Vを印加し、それ以外の下部配線にリセット電圧Vresetの1/2の電圧を印加する。この結果、選択セル10にはリセット電圧Vresetが印加され、消去が行われる。一方、上部配線13および下部配線12の非選択ラインと選択ラインで指定される半選択セルには、リセット電圧Vresetの1/2の電圧が印加され、消去が禁止される。また、上部配線13および下部配線12の非選択ラインで指定される非選択セルには0Vが印加され、消去が禁止される。選択セル10への書き込み、読み出し、及び消去時には、上部配線13および下部配線12の選択ラインと非選択ラインの電位差によって、半選択セルと非選択セルを経由した回りこみ電流が発生する。しかし、本実施形態の不揮発性抵抗変化素子では、第1~第3実施形態で示したように、整流機能を有しているため、このような回り込み電流を防ぐことができる。また、本実施形態はメモリセル単体の技術にかかわり、そのメモリセルの接続方法には依存せず、どのような回路であっても本実施形態は適用可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"