"所定の入力電圧を、スイッチング素子をオンオフ制御することにより出力電圧に変換し、上記出力電圧に対応する出力電力を負荷に供給するスイッチング電源装置のための半導体装置であって、上記半導体装置は、上記スイッチング素子がオンオフ動作する発振期間と、上記オンオフ動作が停止する停止期間とが所定の間欠発振周波数で交互に繰り返されるように、上記発振期間の開始タイミング及び終了タイミングを表す間欠発振制御信号を用いて、上記スイッチング素子の動作を制御する制御回路を備え、上記制御回路は、所定の周期信号周波数を有する周期信号を用いて発生される変化信号を用いて上記間欠発振周波数を変化させ、上記変化信号が上記周期信号であり、かつ上記周期信号が、上記周期信号の各周期期間内の周波数と、振幅の極大値と、振幅の極小値とがそれぞれ一定であるように生成されたとき、上記周期信号周波数は上記間欠発振周波数よりも低い周波数に設定され、もしくは、上記間欠発振周波数よりも高くかつ上記間欠発振周波数の整数倍以外の周波数に設定され、上記変化信号の上記間欠発振制御信号に対する位相差は、上記間欠発振周波数の分布が分散するように設定され、上記変化信号が上記周期信号であり、かつ上記周期信号が、a上記周期信号の各周期期間内の振幅の極大値と、振幅の極小値とがそれぞれ一定であり、かつb上記周期信号の各周期期間において上記間欠発振周波数の半分又は整数倍の互いに異なる周波数を有する複数の信号が順次生成されるように生成されたとき、上記各周期期間内の複数の信号間の位相差は、上記間欠発振周波数の分布が分散するように設定されることを特徴とする半導体装置。上記制御回路は、上記変化信号を用いて上記スイッチング素子に流れる電流のピーク値を変化させることにより、上記間欠発振周波数を変化させることを特徴とする請求項1記載の半導体装置。上記制御回路は、上記スイッチング素子に流れる電流に対応する電流検出信号を用いて発生される第1の信号の電圧レベルが、上記出力電力に対応したフィードバック制御信号を用いて発生される第2の信号の電圧レベルを超えたときに、上記スイッチング素子をターンオフさせるターンオフ制御信号を発生するターンオフ制御回路を備え、上記ターンオフ制御回路は、上記変化信号を用いて、上記ターンオフ制御信号を発生するタイミングを変化させることにより、上記スイッチング素子に流れる電流のピーク値を変化させることを特徴とする請求項2記載の半導体装置。上記第2の信号は、上記変化信号に従って上記フィードバック制御信号を変調することにより発生されることを特徴とする請求項3記載の半導体装置。上記フィードバック制御信号は、上記ピーク値の下限値を設定する所定の限界値を有し、上記第2の信号は、上記変化信号に従って上記限界値を変調することにより発生されることを特徴とする請求項3記載の半導体装置。上記第1の信号は、上記変化信号に従って上記電流検出信号を変調することにより発生されることを特徴とする請求項3記載の半導体装置。上記ターンオフ制御回路は、上記ターンオフ制御信号を所定の遅延時間だけ遅延させて出力する遅延回路を備え、上記ターンオフ制御回路は、上記変化信号に従って上記遅延時間を変調することにより、上記ターンオフ制御信号を発生するタイミングを変化させることを特徴とする請求項3記載の半導体装置。上記制御回路は、上記間欠発振制御信号と、所定の三角波周波数を有する第1の三角波信号を用いて発生される第3の信号と、上記出力電力に対応したフィードバック制御信号を用いて発生される第4の信号とを用いて、上記発振期間における上記スイッチング素子のオン期間の開始タイミング及び終了タイミングを表すスイッチング制御信号を発生するスイッチング制御回路を備え、上記スイッチング制御回路は、上記変化信号を用いて、上記スイッチング制御信号を発生するタイミングを変化させることにより、上記スイッチング素子に流れる電流のピーク値を変化させることを特徴とする請求項2記載の半導体装置。上記第4の信号は、上記変化信号に従って上記フィードバック制御信号を変調することにより発生されることを特徴とする請求項8記載の半導体装置。上記フィードバック制御信号は、上記ピーク値の下限値を設定する所定の限界値を有し、上記第4の信号は、上記変化信号に従って上記限界値を変調することにより発生されることを特徴とする請求項8記載の半導体装置。上記スイッチング制御回路は、上記変化信号に従って、上記第1の三角波信号の上限値及び下限値のうちの少なくとも一方を変調することにより、上記スイッチング制御信号を発生するタイミングを変化させることを特徴とする請求項8記載の半導体装置。上記スイッチング制御回路は、上記変化信号に従って上記第1の三角波信号の時間に対する電圧変化率を変調することにより、上記スイッチング制御信号を発生するタイミングを変化させることを特徴とする請求項8記載の半導体装置。上記スイッチング制御回路は、上記スイッチング制御信号における上記スイッチング素子のオン期間の開始タイミングを所定の遅延時間だけ遅延させて出力する遅延回路を備え、上記スイッチング制御回路は、上記変化信号に従って上記遅延時間を変調することにより上記スイッチング制御信号を発生するタイミングを変化させることを特徴とする請求項8記載の半導体装置。上記スイッチング制御回路は、上記スイッチング制御信号における上記スイッチング素子のオン期間の終了タイミングを所定の遅延時間だけ遅延させて出力する遅延回路を備え、上記スイッチング制御回路は、上記変化信号に従って上記遅延時間を変調することにより上記スイッチング制御信号を発生するタイミングを変化させることを特徴とする請求項8記載の半導体装置。上記スイッチング素子に流れる電流のピーク値の変化量は、上記出力電力が大きくなるほど小さくなるように制御されることを特徴とする請求項2から14までのうちのいずれか1つに記載の半導体装置。上記スイッチング素子に流れる電流のピーク値は、上記発振期間の開始タイミングから、上記スイッチング素子が所定の回数だけオンオフ制御されるタイミングまでの期間において変化されることを特徴とする請求項2から14までのうちのいずれか1つに記載の半導体装置。上記制御回路は、上記変化信号を用いて上記間欠発振制御信号を変化させることにより、上記間欠発振周波数を変化させることを特徴とする請求項1記載の半導体装置。上記制御回路は、上記出力電力に対応したフィードバック制御信号を用いて発生される第5の信号の電圧レベルが所定の第1のしきい値電圧未満になったときに上記発振期間を終了し、上記停止期間において上記第5の信号の電圧レベルが上記第1のしきい値電圧より高い所定の第2のしきい値電圧を超えたときに上記発振期間を開始するための上記間欠発振制御信号を発生する間欠発振制御回路を備えたことを特徴とする請求項17記載の半導体装置。上記第5の信号は、上記変化信号に従って上記フィードバック制御信号を変調することにより発生されることを特徴とする請求項18記載の半導体装置。上記間欠発振制御回路は、上記変化信号に従って上記第1のしきい値電圧を変調することにより、上記間欠発振制御信号を変化させることを特徴とする請求項18記載の半導体装置。上記間欠発振制御回路は、上記間欠発振制御信号における上記発振期間の終了タイミングを所定の遅延時間だけ遅延させて出力する遅延回路を備え、上記間欠発振制御回路は、上記変化信号に従って上記遅延時間を変調することにより上記間欠発振制御信号を変化させることを特徴とする請求項18記載の半導体装置。上記間欠発振制御回路は、上記変化信号に従って上記第2のしきい値電圧を変調することにより、上記間欠発振制御信号を変化させることを特徴とする請求項18記載の半導体装置。上記間欠発振制御回路は、上記間欠発振制御信号における上記発振期間の開始タイミングを所定の遅延時間だけ遅延させて出力する遅延回路を備え、上記間欠発振制御回路は、上記変化信号に従って上記遅延時間を変調することにより上記間欠発振制御信号を変化させることを特徴とする請求項18記載の半導体装置。上記間欠発振制御信号は、所定の第1の発振信号を用いて発生されることを特徴とする請求項17記載の半導体装置。上記第1の発振信号は第2の三角波信号であり、上記間欠発振制御回路は、上記変化信号に従って上記第2の三角波信号の上限値及び下限値のうちの少なくとも一方を変調することにより、上記間欠発振制御信号を変化させることを特徴とする請求項24記載の半導体装置。上記第1の発振信号は第2の三角波信号であり、上記間欠発振制御回路は、上記変化信号に従って上記第2の三角波信号の時間に対する電圧変化率を変調することにより、上記間欠発振制御信号を変化させることを特徴とする請求項24記載の半導体装置。上記変化信号は、所定の変調パターン設定信号に従って上記周期信号の周波数又は位相を変調することにより発生されることを特徴とする請求項1から26までのうちのいずれか1つに記載の半導体装置。上記変化信号及び上記変調パターン設定信号のうちの少なくとも1つは、上記スイッチング素子がオンされるタイミングのカウント値を用いて発生されることを特徴とする請求項1から27までのうちのいずれか1つに記載の半導体装置。上記変化信号及び上記変調パターン設定信号のうちの少なくとも1つは、上記発振期間の開始タイミング及び上記停止期間の開始タイミングのうちの少なくとも一方のカウント値を用いて発生されることを特徴とする請求項1から27までのうちのいずれか1つに記載の半導体装置。上記変化信号及び上記変調パターン設定信号のうちの少なくとも1つは、上記間欠発振制御信号に従って所定の第2の発振信号を周波数変調することにより発生されることを特徴とする請求項1から27までのうちのいずれか1つに記載の半導体装置。上記変化信号及び上記変調パターン設定信号のうちの少なくとも1つは、交流電源からの所定の交流周波数を有する交流電圧信号を用いて発生されることを特徴とする請求項1から27までのうちのいずれか1つに記載の半導体装置。上記スイッチング素子をさらに備えたことを特徴とする請求項1から31までのうちのいずれか1つに記載の半導体装置。請求項1から32までのうちのいずれか1つに記載の半導体装置を備えたことを特徴とするスイッチング電源装置。しかしながら、特許文献1記載のDC-DCコンバータでは、間欠発振制御における発振再開時にスイッチング素子に流れる電流のピーク値を制限するので、スイッチング回数が増加してしまう。また、間欠発振周波数は制御回路内部で設定された所定の周波数に偏よるため、間欠発振制御時のトランス音と電源効率とのトレードオフを大きく改善することは難しい。また、特許文献2記載のスイッチング電源では、スイッチング素子の基本発振周波数に基づいて、間欠発振中のスイッチング再開期間内のスイッチング回数を制御することにより、間欠発振周期の最小周期が決定される。つまり、特許文献2記載のスイッチング電源は、間欠発振周波数の上限を設定し、トランス音が大きくなる周波数領域で動作させないことで、トランス音を低減しようとするものである。しかしながら、間欠発振周波数の高調波の周波数が可聴周波数領域内に入ることでトランス音が問題になる場合があり、その場合には高調波の周波数を考慮して間欠発振周波数の上限を可聴周波数領域下限よりも十分に小さく設定する必要がある。また、動作できない間欠発振周波数帯域が広がるとフィードバック制御の観点から、スイッチング電源の動作が不安定になる傾向があるため、安易に間欠発振周波数の上限を小さく設定することは望ましくない。よって、間欠発振周波数の上限の設定に対する自由度が低く、幅広いスイッチング電源に応用することは難しい。本発明の目的は以上の問題点を解決し、従来技術に比較して電源効率を悪くすることなく、トランス及びセラミックコンデンサなどの部品から発生する音を低減できるスイッチング電源装置及びスイッチング電源装置のための半導体装置を提供することにある。第1の発明に係る半導体装置は、所定の入力電圧を、スイッチング素子をオンオフ制御することにより出力電圧に変換し、上記出力電圧に対応する出力電力を負荷に供給するスイッチング電源装置のための半導体装置であって、上記半導体装置は、上記スイッチング素子がオンオフ動作する発振期間と、上記オンオフ動作が停止する停止期間とが所定の間欠発振周波数で交互に繰り返されるように、上記発振期間の開始タイミング及び終了タイミングを表す間欠発振制御信号を用いて、上記スイッチング素子の動作を制御する制御回路を備え、上記制御回路は、所定の周期信号周波数を有する周期信号を用いて発生される変化信号を用いて上記間欠発振周波数を変化させ、上記変化信号が上記周期信号であり、かつ上記周期信号が、上記周期信号の各周期期間内の周波数と、振幅の極大値と、振幅の極小値とがそれぞれ一定であるように生成されたとき、上記周期信号周波数は上記間欠発振周波数よりも低い周波数に設定され、もしくは、上記間欠発振周波数よりも高くかつ上記間欠発振周波数の整数倍以外の周波数に設定され、上記変化信号の上記間欠発振制御信号に対する位相差は、上記間欠発振周波数の分布が分散するように設定され、上記変化信号が上記周期信号であり、かつ上記周期信号が、a上記周期信号の各周期期間内の振幅の極大値と、振幅の極小値とがそれぞれ一定であり、かつb上記周期信号の各周期期間において上記間欠発振周波数の半分又は整数倍の互いに異なる周波数を有する複数の信号が順次生成されるように生成されたとき、上記各周期期間内の複数の信号間の位相差は、上記間欠発振周波数の分布が分散するように設定されることを特徴とする。上記半導体装置において、上記制御回路は、上記変化信号を用いて上記スイッチング素子に流れる電流のピーク値を変化させることにより、上記間欠発振周波数を変化させることを特徴とする。また、上記半導体装置において、上記制御回路は、上記スイッチング素子に流れる電流に対応する電流検出信号を用いて発生される第1の信号の電圧レベルが、上記出力電力に対応したフィードバック制御信号を用いて発生される第2の信号の電圧レベルを超えたときに、上記スイッチング素子をターンオフさせるターンオフ制御信号を発生するターンオフ制御回路を備え、上記ターンオフ制御回路は、上記変化信号を用いて、上記ターンオフ制御信号を発生するタイミングを変化させることにより、上記スイッチング素子に流れる電流のピーク値を変化させることを特徴とする。さらに、上記半導体装置において、上記第2の信号は、上記変化信号に従って上記フィードバック制御信号を変調することにより発生されることを特徴とする。またさらに、上記半導体装置において、上記フィードバック制御信号は、上記ピーク値の下限値を設定する所定の限界値を有し、上記第2の信号は、上記変化信号に従って上記限界値を変調することにより発生されることを特徴とする。また、上記半導体装置において、上記第1の信号は、上記変化信号に従って上記電流検出信号を変調することにより発生されることを特徴とする。さらに、上記半導体装置において、上記ターンオフ制御回路は、上記ターンオフ制御信号を所定の遅延時間だけ遅延させて出力する遅延回路を備え、上記ターンオフ制御回路は、上記変化信号に従って上記遅延時間を変調することにより、上記ターンオフ制御信号を発生するタイミングを変化させることを特徴とする。またさらに、上記半導体装置において、上記制御回路は、上記間欠発振制御信号と、所定の三角波周波数を有する第1の三角波信号を用いて発生される第3の信号と、上記出力電力に対応したフィードバック制御信号を用いて発生される第4の信号とを用いて、上記発振期間における上記スイッチング素子のオン期間の開始タイミング及び終了タイミングを表すスイッチング制御信号を発生するスイッチング制御回路を備え、上記スイッチング制御回路は、上記変化信号を用いて、上記スイッチング制御信号を発生するタイミングを変化させることにより、上記スイッチング素子に流れる電流のピーク値を変化させることを特徴とする。また、上記半導体装置において、上記第4の信号は、上記変化信号に従って上記フィードバック制御信号を変調することにより発生されることを特徴とする。さらに、上記半導体装置において、上記フィードバック制御信号は、上記ピーク値の下限値を設定する所定の限界値を有し、上記第4の信号は、上記変化信号に従って上記限界値を変調することにより発生されることを特徴とする。またさらに、上記半導体装置において、上記スイッチング制御回路は、上記変化信号に従って、上記第1の三角波信号の上限値及び下限値のうちの少なくとも一方を変調することにより、上記スイッチング制御信号を発生するタイミングを変化させることを特徴とする。また、上記半導体装置において、上記スイッチング制御回路は、上記変化信号に従って上記第1の三角波信号の時間に対する電圧変化率を変調することにより、上記スイッチング制御信号を発生するタイミングを変化させることを特徴とする。さらに、上記半導体装置において、上記スイッチング制御回路は、上記スイッチング制御信号における上記スイッチング素子のオン期間の開始タイミングを所定の遅延時間だけ遅延させて出力する遅延回路を備え、上記スイッチング制御回路は、上記変化信号に従って上記遅延時間を変調することにより上記スイッチング制御信号を発生するタイミングを変化させることを特徴とする。またさらに、上記半導体装置において、上記スイッチング制御回路は、上記スイッチング制御信号における上記スイッチング素子のオン期間の終了タイミングを所定の遅延時間だけ遅延させて出力する遅延回路を備え、上記スイッチング制御回路は、上記変化信号に従って上記遅延時間を変調することにより上記スイッチング制御信号を発生するタイミングを変化させることを特徴とする。また、上記半導体装置において、上記スイッチング素子に流れる電流のピーク値の変化量は、上記出力電力が大きくなるほど小さくなるように制御されることを特徴とする。さらに、上記半導体装置において、上記スイッチング素子に流れる電流のピーク値は、上記発振期間の開始タイミングから、上記スイッチング素子が所定の回数だけオンオフ制御されるタイミングまでの期間において変化されることを特徴とする。またさらに、上記半導体装置において、上記制御回路は、上記変化信号を用いて上記間欠発振制御信号を変化させることにより、上記間欠発振周波数を変化させることを特徴とする。また、上記半導体装置において、上記制御回路は、上記出力電力に対応したフィードバック制御信号を用いて発生される第5の信号の電圧レベルが所定の第1のしきい値電圧未満になったときに上記発振期間を終了し、上記停止期間において上記第5の信号の電圧レベルが上記第1のしきい値電圧より高い所定の第2のしきい値電圧を超えたときに上記発振期間を開始するための上記間欠発振制御信号を発生する間欠発振制御回路を備えたことを特徴とする。さらに、上記半導体装置において、上記第5の信号は、上記変化信号に従って上記フィードバック制御信号を変調することにより発生されることを特徴とする。またさらに、上記半導体装置において、上記間欠発振制御回路は、上記変化信号に従って上記第1のしきい値電圧を変調することにより、上記間欠発振制御信号を変化させることを特徴とする。また、上記半導体装置において、上記間欠発振制御回路は、上記間欠発振制御信号における上記発振期間の終了タイミングを所定の遅延時間だけ遅延させて出力する遅延回路を備え、上記間欠発振制御回路は、上記変化信号に従って上記遅延時間を変調することにより上記間欠発振制御信号を変化させることを特徴とする。さらに、上記半導体装置において、上記間欠発振制御回路は、上記変化信号に従って上記第2のしきい値電圧を変調することにより、上記間欠発振制御信号を変化させることを特徴とする。またさらに、上記半導体装置において、上記間欠発振制御回路は、上記間欠発振制御信号における上記発振期間の開始タイミングを所定の遅延時間だけ遅延させて出力する遅延回路を備え、上記間欠発振制御回路は、上記変化信号に従って上記遅延時間を変調することにより上記間欠発振制御信号を変化させることを特徴とする。また、上記半導体装置において、上記間欠発振制御信号は、所定の第1の発振信号を用いて発生されることを特徴とする。さらに、上記半導体装置において、上記第1の発振信号は第2の三角波信号であり、上記間欠発振制御回路は、上記変化信号に従って上記第2の三角波信号の上限値及び下限値のうちの少なくとも一方を変調することにより、上記間欠発振制御信号を変化させることを特徴とする。またさらに、上記半導体装置において、上記第1の発振信号は第2の三角波信号であり、上記間欠発振制御回路は、上記変化信号に従って上記第2の三角波信号の時間に対する電圧変化率を変調することにより、上記間欠発振制御信号を変化させることを特徴とする。また、上記半導体装置において、上記変化信号は、所定の変調パターン設定信号に従って上記周期信号の周波数又は位相を変調することにより発生されることを特徴とする。さらに、上記半導体装置において、上記変化信号及び上記変調パターン設定信号のうちの少なくとも1つは、上記スイッチング素子がオンされるタイミングのカウント値を用いて発生されることを特徴とする。またさらに、上記半導体装置において、上記変化信号及び上記変調パターン設定信号のうちの少なくとも1つは、上記発振期間の開始タイミング及び上記停止期間の開始タイミングのうちの少なくとも一方のカウント値を用いて発生されることを特徴とする。また、上記半導体装置において、上記変化信号及び上記変調パターン設定信号のうちの少なくとも1つは、上記間欠発振制御信号に従って所定の第2の発振信号を周波数変調することにより発生されることを特徴とする。さらに、上記半導体装置において、上記変化信号及び上記変調パターン設定信号のうちの少なくとも1つは、交流電源からの所定の交流周波数を有する交流電圧信号を用いて発生されることを特徴とする。第2の発明に係る半導体装置は、上記スイッチング素子をさらに備えたことを特徴とする。第3の発明に係るスイッチング電源装置は、上記半導体装置を備えたことを特徴とする。本発明に係る半導体装置及びスイッチング電源装置によれば、制御回路は、所定の周期信号周波数を有する周期信号を用いて発生される変化信号を用いて間欠発振周波数を変化させるので、パルス幅変調制御、パルス周波数変調制御及び擬似共振制御などの制御方式によらずに、間欠発振制御を行うスイッチング電源装置において、従来技術に比較して電源効率を悪くすることなく、トランス及びセラミックコンデンサなどの部品から発生する音を低減できる。以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。第1の実施形態.図1は、本発明の第1の実施形態に係る制御回路200を備えたスイッチング電源装置の構成を示すブロック図である。また、図2は、図1のフィードバック信号制御回路201の回路図であり、図3は、図1の間欠発振制御回路202の回路図であり、図4は、図1のターンオン制御回路203の回路図である。さらに、図5は、図1のターンオフ制御回路205aの回路図であり、図6は、図1の周期信号発生回路207aの回路図である。図1のスイッチング電源装置はフライバック型のスイッチング電源装置である。詳細後述するように、本実施形態及び以下の各実施形態に係るスイッチング電源装置は、軽負荷時に発振期間と停止期間とを交互に繰り返す間欠発振動作を行う。図1のスイッチング電源装置は、例えばパワーMOS電界効果トランジスタであるスイッチング素子2と、ドレイン電流検出抵抗3と、入力端子Ti1及びTi2と、入出力変換回路10と、出力端子To1及びTo2と、出力電圧検出回路4と、スイッチング素子2のオンオフ動作を制御する半導体装置である制御回路200とを備えて構成される。また、入出力変換回路10は、互いに逆極性の一次巻線1a及び二次巻線1bを備えた電力変換用のトランス1と、整流ダイオード5a及びコンデンサ5bを備えた出力電圧発生回路5とを備えて構成される。ここで、商用交流電源からの交流電圧は、例えばダイオードブリッジなどの整流器により整流された後に、入力コンデンサを用いて平滑化され、直流の入力電圧Vinとして、入力端子Ti1及びTi2間に出力される。入力端子Ti1及びTi2のうちの低電位側の入力端子Ti1は、ドレイン電流検出抵抗3を介してスイッチング素子2のソース及び制御回路200の電流検出端子ISに接続されると共に、制御回路200の接地端子GNDに接続される。また、入力端子Ti1及びTi2のうちの高電位側の入力端子Ti2は一次巻線1aの一端に接続される。さらに、一次巻線1aの他端はスイッチング素子2のドレインに接続される。また、図1において、二次巻線1bの一端は整流ダイオード5aを介してコンデンサ5bの一方の電極及び出力端子To2に接続される一方、二次巻線1bの他端はコンデンサ5bの他方の電極及び出力端子To1に接続される。そして、スイッチング素子2のスイッチング動作により二次巻線1bに誘起された交流電圧は、出力電圧発生回路5により整流されかつ平滑化されて直流の出力電圧Voutに変換される。さらに、出力電圧Vout及び出力端子To2に流れる出力電流Ioutに対応する出力電力は、出力端子To1及びTo2を介して負荷6に印加されて供給される。さらに、図1において、出力電圧検出回路4は、例えばフォトカプラ及びツェナーダイオードなどから構成され、出力電圧Voutの電圧レベルを検出し、検出された出力電圧Voutが所定のしきい値電圧以上であるとき、出力電圧Voutに対応するフィードバック端子流出電流IFBが制御回路200のフィードバック信号入力端子FBから流出するように、フィードバック信号SFBを発生してフィードバック信号入力端子FBに出力する。制御回路200は、詳細後述するように、フィードバック端子流出電流IFBと、スイッチング素子2に流れるドレイン電流IDに対応する電圧を有する電流検出端子ISの電圧とを用いて、出力電圧Voutが所定のしきい値電圧になるように、スイッチング素子2のオン期間の開始タイミング及び終了タイミングを表すスイッチング制御信号SCを発生して、スイッチング制御信号出力端子OUTを介してスイッチング素子2のゲートに出力する。また、制御回路200は、詳細後述するように、後述する間欠発振制御を行わない通常動作中は、電流モードのパルス幅変調PulseWidthModulationPWM制御を行う。図1において、制御回路200は、フィードバック信号制御回路201と、周期信号発生回路207aと、ドレイン電流検出回路206と、ターンオフ制御回路205aと、間欠発振制御回路202と、ターンオン制御回路203と、スイッチング制御回路204と、入力端子Ti1及び接地電位に接続された接地端子GNDと、電流検出端子ISと、スイッチング制御信号出力端子OUTと、フィードバック信号入力端子FBとを備えて構成される。なお、制御回路200は、制御回路200に電源電圧VDDを供給するための図示しない電源電圧端子などを備える。図2において、フィードバック信号制御回路201は、所定の定電流I11を出力する定電流源11と、所定の定電流I12を出力する定電流源12と、Pチャネル型MOS電界効果トランジスタ以下、pMOSトランジスタという。13及び14と、Nチャネル型MOS電界効果トランジスタ以下、nMOSトランジスタという。15,16及び17と、定電圧源18と、電流電圧変換回路2011とを備えて構成される。また、電流電圧変換回路2011は、nMOSトランジスタ19と、抵抗値R0を有する抵抗20と、所定の定電圧VR0を出力する定電圧源22と、npnバイポーラトランジスタ21とを備えて構成される。ここで、pMOSトランジスタ13及び14と、nMOSトランジスタ16及び19とは、それぞれカレントミラー回路を構成する。また、定電流源11及び12は、フィードバック信号入力端子FBが接地端子GNDとショートしたときに、制御回路200に流れる電流を所定の電流値に制限するために設けられる。図2において、フィードバック信号入力端子FBから流出するフィードバック端子流出電流IFBは、上述した2つのカレントミラー回路により折り返され、フィードバック端子流出電流IFBに対応する電流I0がnMOSトランジスタ19及び抵抗20に流れる。そして、電流I0は、次式で表される電圧レベルVEAOを有するフィードバック制御信号EAOに変換され、フィードバック制御信号EAOは間欠発振制御回路202及びターンオフ制御回路205aに出力される。VEAO=VR0-Vbe-R0×I01ここで、電圧Vbeは、npnバイポーラトランジスタ21のベースエミッタ間電圧である。式1から明らかなように、抵抗20に流れる電流I0が大きいほど電圧レベルVEAOは低下する一方、抵抗20に流れる電流I0が小さいほど電圧レベルVEAOは上昇する。すなわち、フィードバック制御信号EAOは、負荷6への出力電圧に対応している。図3において、間欠発振制御回路202は、所定の定電流I1及びI2をそれぞれ出力する定電流源31及び32と、抵抗値R1を有する抵抗33と、比較器34と、pMOSトランジスタ35とを備えて構成される。フィードバック制御信号EAOは、入力信号S34nとして比較器34の非反転入力端子に入力される。また、比較器34の反転入力端子は抵抗33を介して接地される。さらに、比較器34の反転入力端子と抵抗33との間の接続点に、定電流源31と、定電流源32及びpMOSトランジスタ35の直列接続回路とが並列に接続される。そして、比較器34からの出力信号は、間欠発振制御信号Enableとしてターンオン制御回路203に出力されるとともに、pMOSトランジスタ35のゲートに出力される。図3において、比較器34の反転入力端子34に入力される基準電圧VRはヒステリシスを有している。具体的には、入力信号S34nであるフィードバック制御信号EAOの電圧レベルVEAOが基準電圧VRより高いとき、間欠発振制御信号Enableの電圧レベルはハイレベルであるので、pMOSトランジスタ35はオフ状態であり、基準電圧VRは以下のしきい値電圧VR1となる。VR1=R1×I12一方、図3において、入力信号S34nであるフィードバック制御信号EAOの電圧レベルVEAOが基準電圧VR未満であるとき、間欠発振制御信号Enableの電圧レベルはローレベルであるので、pMOSトランジスタ35はオン状態であり、基準電圧VRは以下のしきい値電圧VR2となる。VR2=R1×I1I23すなわち、間欠発振制御回路202は、負荷6への出力電力に対応したフィードバック制御信号EAOの電圧レベルが、しきい値電圧VR1未満になったときにローレベルの間欠発振制御信号Enableを発生し、ローレベルの間欠発振制御信号Enableを発生しているときにフィードバック制御信号EAOの電圧レベルがしきい値電圧VR1より高いしきい値電圧VR2を超えたとき、ハイレベルの間欠発振制御信号Enableを発生する。図4において、ターンオン制御回路203は、所定の周波数を有するクロックパルスであるターンオン信号を発生するオンパルス生成回路61と、インバータ62及び63と、ノアゲート64とを備えて構成される。ターンオン信号はインバータ62を介してノアゲート64の第1の入力端子に入力され、間欠発振制御信号Enableはインバータ63を介してノアゲート64の第2の入力端子に入力される。そして、ノアゲート64からの出力信号は、スイッチング素子2をオンするためのターンオン制御信号ONとしてスイッチング制御回路204に出力される。すなわち、図4のターンオン制御回路203は、間欠発振制御信号Enableの電圧レベルがハイレベルであるときターンオン信号をターンオン制御信号ONとして出力する一方、間欠発振制御信号Enableの電圧レベルがローレベルであるときローレベルのターンオン制御信号ONを出力する。なお、ターンオン制御回路203によって発生されるターンオン信号の周波数は、固定周波数であってもよく、可変周波数であってもよい。さらに、オンパルス生成回路61からのターンオン信号に代えて、擬似共振制御において、スイッチング素子2のドレイン電圧のボトムタイミングを検出することにより得られるターンオン信号を用いてもよい。図1において、スイッチング素子2に流れるドレイン電流IDは、スイッチング素子2と接地端子GNDとの間に接続されたドレイン電流検出抵抗3によってドレイン電流IDに対応する電圧に変換され、当該電圧は電流検出端子ISに印加される。ドレイン電流検出回路206は、電流検出端子ISの電圧を検出することによりドレイン電流IDを検出し、検出されたドレイン電流IDの大きさに比例する電流検出信号VISを発生して、ターンオフ制御回路205に出力する。なお、ドレイン電流検出回路206は、スイッチング素子2のドレイン電圧を用いてドレイン電流IDを検出してもよい。図6において、周期信号発生回路207aは、所定の周期信号周期TCを有する三角波信号S2071を発生する低周波発振回路2071と、三角波信号S2071を電圧電流変換して電流信号である周期信号PSに変換してターンオフ制御回路205aに出力する電圧電流変換回路2072とを備えて構成される。ここで、低周波発振回路2071は、所定の定電流I3,I4及びI5をそれぞれ出力する定電流源101,107及び108と、インバータ106と、比較器110と、抵抗値R2を有する抵抗109と、容量C0を有するコンデンサ111と、pMOSトランジスタ102,103及び112と、カレントミラー回路を構成するnMOSトランジスタ104及び105とを備えて構成される。図6の低周波発振回路2071において、比較器110の反転入力端子の電圧Vaは、抵抗値R2と、定電流I4と、定電流I5とにより決定される。具体的には、pMOSトランジスタ112がオフしているときは、電圧VaはI4×R2になり、pMOSトランジスタ112がオンしているときは、電圧VaはI4I5×R2となる。図6において、比較器110の出力信号の電圧レベルがローレベルであるとき、pMOSトランジスタ103及び112がオン状態となる。さらに、比較器110の出力信号はインバータ106を介してpMOSトランジスタ102のゲートに入力されるので、pMOSトランジスタ102はオフ状態となる。従って、電圧Vaは、I4I5×R2となる。また、pMOSトランジスタ103がオン状態となっているため、定電流源101からの定電流I3は、pMOSトランジスタ103を介してコンデンサ111に流れ込む。これに伴って、比較器110の非反転入力端子の電圧Vbは上昇し、電圧Vbが電圧Va=I4I5×R2を超えたとき、比較器110の出力信号はハイレベルに切り換り、それに伴いpMOSトランジスタ103及び112がオフ状態となる。このとき、電圧VaはI4×R2に切り換る。また、pMOSトランジスタ102はオン状態に切り換り、定電流源101からの定電流I3はpMOSトランジスタ102を介してnMOSトランジスタ104に流れる。例えば、nMOSトランジスタ104及び105により構成されるカレントミラー回路のミラー比が1の場合、nMOSトランジスタ105に流れる電流も定電流I3となる。従って、コンデンサ111に蓄えられた電荷は、この定電流I3により引き抜かれ、この結果、電圧Vbは低下する。そして、電圧Vbが電圧Va=I4×R2未満になると、比較器110の出力信号は再びローレベルになる。以上説明した動作を繰り返すことにより、図6の低周波発振回路2071は、電圧値I4×R2から電圧値I4I5×R2までの電圧範囲I5×R2を、次式で表される周期信号周期TCで連続的に変化する三角波信号S2071を発生する。TC=2×C0×I5×R2/I34また、図6において、電圧電流変換回路2072は、カレントミラー回路を構成するpMOSトランジスタ115及び116と、npnバイポーラトランジスタ113と、抵抗値R3を有する抵抗114とを備えて構成される。三角波信号S2071はnpnバイポーラトランジスタ113のベースに入力され、npnバイポーラトランジスタ113のエミッタに接続された抵抗114によって三角波信号S2071の電圧レベルに対応する電流に変換され、変換後の電流は、pMOSトランジスタ115及び116によって折り返されて周期信号PSとしてターンオフ制御回路205aに出力される。例えば、図6において、pMOSトランジスタ115及び116によって構成されるカレントミラー回路のミラー比が1である場合、周期信号PSの電流値Iftは、時間である。は、npnバイポーラトランジスタ113のベースエミッタ間電圧をVbeと、三角波信号S2071の電圧Vftとを用いて、次式で表される。If=Vf-Vbe/R35従って、周期信号PSの電流値Iftは、三角波信号S2071と同様に、所定の第1の電流値から所定の第2の電流値までの電流範囲内で、周期信号周期TCで連続的に変化する。図7において、aは、図6の周期信号発生回路207aによって発生される周期信号PSを示すグラフである。図7aに示すように、周期信号発生回路207aには、三角波信号である規則的なパターン信号を周期信号周波数fC=1/TCで繰り返すことにより、周期信号PSの各周期期間内の周波数と、振幅の極大値及び極小値がそれぞれ一定であるように周期信号PSを発生する。図5において、ターンオフ制御回路205aは、インピーダンス変換器として動作するオペアンプ71と、抵抗72と、比較器73とを備えて構成される。ここで、電流検出信号VISは、入力信号S73naとして比較器73の非反転入力端子に出力される。また、フィードバック制御信号EAOは、オペアンプ71によりインピーダンス変換されて抵抗72に出力される。一方、周期信号PSは、電流信号として抵抗72に流れる。従って、フィードバック制御信号EAOに対応する信号に、周期信号PSが加算され、加算結果の信号は比較器73の反転入力端子に入力信号S73iaとして入力される。比較器73は、入力信号S73naの電圧レベルが入力信号S73iaの電圧レベルを超えたとき、ハイレベルのターンオフ制御信号OFFを発生する一方、入力信号S73naの電圧レベルが入力信号S73iaの電圧レベル未満であるとき、ローレベルのターンオフ制御信号OFFを発生し、スイッチング制御回路204に出力する。図1において、スイッチング制御回路204は、RSフリップフロップなどで構成され、ターンオン制御回路203から入力されたターンオン制御信号ONの電圧レベルがローレベルからハイレベルに変化したときにスイッチング素子2をオンし、スイッチング素子2がオンしているときに、ターンオフ制御回路205からのハイレベルのターンオフ制御信号OFFに応答して、スイッチング素子2をオフするように、スイッチング制御信号SCを発生して、出力端子OUTを介してスイッチング素子2のゲートに出力する。すなわち、スイッチング制御信号SCは、スイッチング素子2のオン期間の開始タイミング及び終了タイミングを表す。次に、図1のスイッチング電源装置の動作を説明する。まず始めに、入力電圧Vinが入力端子Ti1及びTi2に供給されると、制御回路200に、当該制御回路200の起動電流供給端子図1には、簡略化のために図示せず。を介して起動電流が供給される。そして、制御回路200は、動作可能な状態になると、スイッチング素子2のオンオフ制御を開始する。起動時は、出力電圧Voutは出力電圧検出回路4において設定されている所定のしきい値電圧未満であるので、出力電圧検出回路4はフィードバック信号SFBを制御回路200に出力しない。従って、フィードバック信号入力端子FBからフィードバック端子流出電流IFBは流出せず、フィードバック制御信号EAOの電圧レベルは、フィードバック端子流出電流IFBの流出時に比較して高い。このため、フィードバック制御信号EAO及び周期信号PSを用いて発生されるターンオフ制御回路205の比較器73の入力信号73iaの電圧レベルも、フィードバック端子流出電流IFBの流出時に比較して高く設定されている。図1のスイッチング電源装置の起動後、フィードバック制御信号EAOの電圧レベルが式3で表されるしきい値電圧VR2より高い通常動作時、制御回路200は以下のように動作する。通常動作時は、フィードバック制御信号EAOの電圧レベルが式3で表されるしきい値電圧VR2より高いので、間欠発振制御信号Enableの電圧レベルはハイレベルである。このため、ターンオン制御回路203は、オンパルス生成回路61からのターンオン信号をそのままターンオン制御信号ONとしてスイッチング制御回路204に出力する。一旦、スイッチング素子2がオンすると、スイッチング素子2にドレイン電流IDが流れ、ドレイン電流IDの大きさに比例する電流検出信号VISが比較器73の非反転入力端子に入力される。電流検出信号VISの電圧レベルが入力信号S73iaよりも高くなると、比較器73はハイレベルのターンオフ制御信号OFFを発生してスイッチング制御回路204に出力し、これに応答して、スイッチング素子2はオフする。また、スイッチング素子2がオフした後、ターンオン制御信号ONの電圧レベルがローレベルからハイレベルに変化すると、スイッチング素子2は再びオンする。以上説明したように、通常動作時において、スイッチング素子2のスイッチング動作が繰り返されて、出力電圧Voutは上昇していく。そして、出力電圧Voutが出力電圧検出回路4において設定されている所定のしきい値電圧以上になると、出力電圧検出回路4は、出力電圧Voutに対応するフィードバック信号SFBを制御回路200に出力する。従って、フィードバック信号入力端子FBから、出力電圧Voutに対応するフィードバック端子流出電流IFBが流出し、フィードバック信号制御回路201の電流電圧変換回路2011からのフィードバック制御信号EAOの電圧レベルは低下する。このため、フィードバック制御信号EAO及び周期信号PSを用いて発生されるターンオフ制御回路205の比較器73の入力信号73iaの電圧レベルも低下する。この結果、ターンオフ制御信号OFFに応答して、スイッチング素子2のオン期間が短くなり、スイッチング素子2に流れるドレイン電流IDは減少する。以上説明したように、通常動作時において、スイッチング素子2のオンデューティは、出力電圧Voutが出力電圧検出回路4において設定されている所定のしきい値電圧になるように、制御される。つまり、スイッチング素子2は、ターンオン制御回路203からのターンオン制御信号ONに含まれるターンオン信号に応答してオンされる一方、スイッチング素子2に流れるドレイン電流IDに対応する電流検出信号VISが、フィードバック端子流出電流IFBに対応するフィードバック制御信号EAOと周期信号PSとを用いて発生される入力信号S72iaを超えたときにローレベルからハイレベルに変化ターンオフ制御信号OFFに応答してオフされる。以上説明したように、出力電圧Voutが上昇するとすなわち、負荷6が軽くなると、フィードバック端子流出電流IFBは大きくなり、フィードバック制御信号EAOの電圧レベルは低くなる。これに応答して、スイッチング素子2のオン期間は短くなるように制御され、ドレイン電流IDは小さくなる。一方、出力電圧Voutが低下するとすなわち、負荷6が重くなると、フィードバック端子流出電流IFBは小さくなり、フィードバック制御信号EAOの電圧レベルは高くなる。これに応答して、スイッチング素子2のオン期間は長くなるように制御され、ドレイン電流IDは大きくなる。これにより、スイッチング電源装置の負荷6に供給される電力に応じて、スイッチング素子2に流れる電流が制御される。図1において、フィードバック制御信号EAOの電圧レベルが式3で表されるしきい値電圧VR2より低いとき、制御回路200は以下のように間欠発振制御を行う。フィードバック制御信号EAOの電圧レベルがしきい値電圧VR2未満まで低下した後に、しきい値電圧VR1未満にさらに低下すると、間欠発振制御信号Enableの電圧レベルはハイレベルからローレベルに切り換わる。これに応答して、ターンオン制御信号ONの電圧レベルはローレベルに固定される。従って、スイッチング素子2はオンしないように制御され、スイッチング素子2のオンオフ動作が停止される停止期間になる。その後、フィードバック制御信号EAOの電圧レベルがしきい値電圧VR2より高くなると、間欠発振制御信号Enableの電圧レベルはローレベルからハイレベルへと切り換わる。これに応答して、ターンオン信号がターンオン制御信号ONとして出力されるので、スイッチング素子2がオンオフ動作する発振期間となる。以上説明したように、制御回路200は、間欠発振制御時は、スイッチング素子2の発振期間と停止期間とが交互に繰り返されるようにスイッチング素子2の動作を制御する。これにより、通常動作時に比較してスイッチング素子2のスイッチング回数が減少し、消費電力が低減される。ここで、間欠発振制御時の発振期間と停止期間との繰り返し周期を間欠発振周期TIと定義し、間欠発振周期TIに対応する周波数を間欠発振周波数fIと定義する。図8において、aは、図1の出力電流Ioutを示すグラフであり、bは、図1の出力電圧Voutを示すグラフであり、cは、図1のフィードバック端子流出電流IFBを示すグラフであり、dは、図3の間欠発振制御回路202の比較器34の非反転入力端子に入力信号S34nとして入力されるフィードバック制御信号EAOと、図3の間欠発振制御回路202の比較器34の反転入力端子に入力されるしきい値電圧VR1及びVR2と、図5のターンオフ制御回路205aの比較器73の反転入力端子に入力される入力信号S73iaとを示すグラフであり、eは、図1の間欠発振制御信号Enableを示すグラフであり、fは、図5のターンオフ制御回路205aの比較器73への入力信号S73na及びS73iaを示すグラフである。図8において、出力電圧Voutが定格電圧でありかつ出力電流Ioutが定格電流である定格負荷状態の期間タイミングt0からタイミングt1までの期間において、間欠発振制御信号Enableの電圧レベルはハイレベルであり、制御回路200は上述した通常動作を行う。次に、タイミングt1からタイミングt2までの期間において、負荷6の状態が変動し、負荷6に出力される出力電圧が大きくなり負荷6が軽くなり、フィードバック制御信号EAOの電圧レベルがVR1未満まで低下すると、間欠発振制御信号Enableの電圧レベルはローレベルになり、スイッチング素子2のスイッチング動作は停止する。その後、出力電圧Voutは徐々に低下するため、フィードバック端子流出電流IFBが徐々に減少し、間欠発振制御信号Enableの電圧レベルはローレベルからハイレベルに反転する。これに応答して、スイッチング素子2のスイッチング動作が再開される。ここで、図5に示すように、ターンオフ制御回路205aの比較器73の反転入力端子に入力される入力信号S73iaは、フィードバック制御信号EAOに周期信号PSを加算することにより得られる。すなわち、入力信号S73iaは、周期信号PSに従ってフィードバック制御信号EAOを変調することにより得られる。一方、従来技術に係るスイッチング電源装置のターンオフ制御回路は、図5のターンオフ制御回路205aに比較して、フィードバック制御信号EAOそのものを入力信号S73iaとして用いるので、待機状態において負荷6の変動がないと、スイッチング素子2の発振期間と停止期間とからなる間欠発振周期TIは一定の値に固定される。このとき、一定の間欠発振周期TIが可聴域内に入るとトランス音が発生するという課題があった。本実施形態によれば、図5のターンオフ制御回路205aは、電流検出信号VISを、周期信号PSに従ってフィードバック制御信号EAOを変調することにより得られる入力信号S73iaと比較することにより、スイッチング素子2をターンオフさせるターンオフ制御信号OFFを発生するので、ターンオフ制御信号OFFを発生するタイミングは、待機状態において負荷6の変動がなくても、周期信号PSに従って変化する。この結果、図8fの電流検出信号VISに示すように、ドレイン電流IDのピーク値は変化する。従って、待機状態において負荷6の変動がなくても、スイッチング素子2の各発振期間における出力電圧Voutの上昇量が変化し、この結果、各間欠発振周期TI1、TI2及びTI3が互いに異なるTI1≠TI2≠TI3。図7において、aは、図6の周期信号発生回路207aによって発生される周期信号PSを示すグラフであり、bは、図3の間欠発振制御回路202によって発生される間欠発振制御信号Enableを示すグラフであり、cは、図5のターンオフ制御回路205aの非反転入力端子に入力される入力信号S73naと、反転入力端子に入力される入力信号S73iaとを示すグラフである。図7において、電流検出信号VISの変化を明確に示すために、フィードバック端子流出電流IFB及び間欠発振周期TIがそれぞれ一定であると仮定している。図7dに示すように、各発振期間において、電流検出信号VISのピーク値すなわち、ドレイン電流IDのピーク値は、周期信号PSを用いて変化されている。次に、本実施形態に係るスイッチング電源装置によるトランス音の低減効果を説明する。間欠発振制御時に負荷6に供給されるエネルギーEは、一次巻線1aのインダクタンスLaと、スイッチング素子2に流れるドレイン電流IDのピーク値IDP以下、ドレイン電流ピーク値IDPという。と、間欠発振周波数fIと、電源効率入力電圧Vinと出力電圧Voutとの比をηとを用いて、次式で表される。E=La×IDP2×fI×η/26ただし、ここでは説明の簡略化のために、電源効率ηは一定であり、間欠発振制御回路202の比較器34に入力される基準電圧VRにはヒステリシスがなく、間欠発振周波数fIはスイッチング素子2の発振周波数すなわち、図4のターンオン信号61の周波数と同一であると仮定した。さらに、負荷6の変動が比較的小さく、エネルギーEが一定であると仮定し、定数k=2E/La×ηを用いて式6を変形すると、間欠発振周波数fIは次式で表される。fI=2E/La×η×IDP2=k/IDP27すなわち、式7により、間欠発振周波数fIは、ドレイン電流ピーク値IDPの2乗に反比例することがわかる。図9は、図1のスイッチング素子2に流れるドレイン電流IDのピーク値IDPと、間欠発振周波数fIとの関係を示すグラフである。図9から明らかなように、ドレイン電流ピーク値IDPがIDP1からIDP2までの間で変化すると、間欠発振周波数fIは、周波数fI1から周波数fI2までの間で変化する。図10は、図1の制御回路200の間欠発振周波数fIと、トランス1の音圧強度との関係を示すグラフである。図10に示すように、本実施形態によれば、従来技術に比較して間欠発振周波数fIの分布は分散し、かつトランス1の音圧強度のピーク値は低下する。従って、従来技術に比較してトランス音が低減される。次に、図11A~図11Hを参照して、周期信号周期TCに対応する周期信号周波数fCの設定方法を説明する。図11Aは、図1の周期信号発生回路207を備えない比較例に係るスイッチング電源装置の、間欠発振周波数fIの時間変化を示すグラフと、間欠発振周波数fIに対するトランス1の音圧強度を示すグラフである。なお、比較例に係るスイッチング電源装置のターンオフ制御回路は、例えば、反転入力端子にフィードバック制御信号EAOを入力する一方、非反転入力端子に電流検出信号VISを入力する比較器73を備えた図34のターンオフ制御回路605である。また、図11B~図11Hは、図1のスイッチング電源装置において、周期信号周波数fCが間欠発振周波数fIに対して以下のように設定されたときの、間欠発振周波数fIの時間変化を示すグラフと、間欠発振周波数fIに対するトランス1の音圧強度を示すグラフである。図11B:周期信号周波数fCが間欠発振周波数fIと等しく設定されたとき;図11C:周期信号周波数fCが間欠発振周波数fIの3/2倍に設定されたとき;図11D:周期信号周波数fCが間欠発振周波数fIの2倍に設定されたとき;図11E:周期信号周波数fCが間欠発振周波数fIの1/2倍に設定されたとき;図11F:周期信号周波数fCが間欠発振周波数fIの1/2倍に設定され、かつ周期信号PSの位相が図11Eの周期信号PSの位相から移相量πだけ移相されたとき;図11G:周期信号周波数fCが間欠発振周波数fIの1/4倍に設定されたとき;図11H:周期信号周波数fCが間欠発振周波数fIの1/8倍に設定されたとき。なお、図11A~図11Hにおいて、黒丸で示した各タイミングは、例えば、間欠発振制御信号Enableの電圧レベルがローレベルからハイレベルに変化するタイミングであり、当該各タイミングにおいて、ドレイン電流IDは実質的にピーク値になると仮定した。図11A~図11Hにおいて、説明の簡略化のために、黒丸の間隔すなわち、間欠発振周期TIは一定であるとした。また、各図11A~図11Hにおいて、黒丸のタイミングにおける間欠発振周波数fIの頻度を、トランス1の音圧強度として示した。なお、実際には、ドレイン電流ピーク値IDPが一旦変化すると、フィードバック信号SFBが変化し、間欠発振周波数fIも変化するため、図11A~図11Hの黒丸で示したタイミングからずれたタイミングでドレイン電流IDはピーク値になる。図11Aに示すように、比較例に係るスイッチング電源装置によれば、ドレイン電流ピーク値IDPは一定の値になるので、間欠発振周波数fIは一定の周波数Fになる。また、図11B及び図11Dに示すように、周期信号周波数fCが間欠発振周波数fIの整数倍に設定されたときも、間欠発振周波数fIは一定の周波数Fになる。さらに、図11Cに示すように、周期信号周波数fCが間欠発振周波数fIの3/2倍に設定されたとき、間欠発振周波数fIの分布は分散する。また、図11Eに示すように、周期信号周波数fCが間欠発振周波数fIの1/2倍に設定されたとき、間欠発振周波数fIの分布は分散していないが、図11Fに示すように周期信号PSの位相を図11Eの周期信号PSの位相から移相量πだけ移相させることにより、間欠発振周波数fIの分布を分散させることができる。またさらに、図11G及び図11Hに示すように、周期信号周波数fCが間欠発振周波数fIより低いほど、間欠発振周波数fIの分布は分散する。例えば、図11Gに示すように、周期信号周波数fCが間欠発振周波数fIの1/4倍に設定された場合、間欠発振周波数fIがFであるときのスペクトル強度は、図11Aの場合の半分まで小さくなり、周波数F-ΔFから周波数FFまでの範囲内で分散する。すなわち、図11Gにおいて、周期信号PSの振幅に従って間欠発振周波数fIは変調される。従って、図11A~図11Hにより、トランス1の音圧強度のピーク値を小さくするためには、周期信号周波数fCを、間欠発振周波数fIよりも低い周波数に設定し例えば、図11G及び図11H参照。、もしくは、間欠発振周波数fIよりも高くかつ上記間欠発振周波数fIの整数倍以外の周波数に設定し例えば、図11C参照。、周期信号PSの間欠発振制御信号Enableに対する位相差を、間欠発振周波数fIの分布が分散するように設定すればよいことがわかる。好ましくは、周期信号周波数fCを、間欠発振周波数fIよりも低く設定する。実際は、負荷6の変動に従って間欠発振周波数fIは変化するので、周期信号周波数fCを、間欠発振周波数fIが取り得る値の最小値よりも低く設定することが好ましい。すなわち、図6の周期信号発生回路207aの低周波発振回路2071の各素子値を、周期信号周波数fCが、間欠発振周波数fIが取り得る値の最低値よりも低くなるように設定することが好ましい。具体的には、周期信号周期TCは、1ミリ秒~数十ミリ秒程度であることが好ましい。以上説明したように周期信号周波数fC及び周期信号PSの間欠発振制御信号Enableに対する位相差を設定することにより、負荷6のより広い変動範囲で間欠発振周波数fIの分布を分散させることができる。以上説明したように、本実施形態に係る制御回路200によれば、電流検出信号VISを、周期信号PSに従ってフィードバック制御信号EAOを変調することにより発生した入力信号S73iaと比較することにより、ターンオフ制御信号OFFを発生するターンオフ制御回路205aを備えた。従って、周期信号PSを用いて、ターンオフ制御信号OFFを発生するタイミングを変化させることにより、スイッチング素子2に流れる電流のピーク値IDPを変化させる変調することができ、これにより、間欠発振周波数fIの分布を従来技術に比較して分散させることができる。従って、間欠発振制御時に負荷6の変動が比較的小さくても、間欠発振周波数fIの分布は分散し、従来技術に比較して、トランス1からのトランス音が低減される。さらに、図10に示すように、本実施形態に係るスイッチング電源装置における間欠発振周波数fIの平均値は、従来技術に係るスイッチング電源装置における間欠発振周波数fIの平均値と等しいので、従来技術に比較して電源効率は低下しない。なお、周期信号PSの周期信号PSの間欠発振制御信号Enableに対する位相差を制御するために、周期信号発生回路207aの低周波発振回路2071の充放電タイミングを、間欠発振制御信号Enableを利用して制御してもよい。また、本実施形態において、周期信号PSを用いてスイッチング素子2に流れる電流のピーク値を変化させることにより間欠発振周波数fIを変化させたが、本発明はこれに限られない。詳細後述する第5の実施形態及びその変形例、第6の実施形態及びその変形例並びに第8の実施形態のように、周期信号PSを用いて間欠発振制御信号Enableを変化させることにより間欠発振周波数fIを変化させてもよい。この場合も、周期信号PSが、周期信号PSの各周期期間内の周波数と、振幅の極大値と、振幅の極小値とがそれぞれ一定であるように生成されたときは、本実施形態と同様に、周期信号周波数fCを、間欠発振周波数fIよりも低い周波数に設定し、もしくは、間欠発振周波数fIよりも高くかつ上記間欠発振周波数fIの整数倍以外の周波数に設定し、周期信号PSの間欠発振制御信号Enableに対する位相差を、間欠発振周波数fIの分布が分散するように設定すればよい。第1の実施形態の第1の変形例.図12は、本発明の第1の実施形態の第1の変形例に係るターンオフ制御回路205bの回路図である。また、図13は、図12のターンオフ制御回路205bを備えたスイッチング電源装置のフィードバック端子流出電流IFBと、ドレイン電流ピーク値IDPとの関係を示すグラフである。図12において、ターンオフ制御回路205bは、所定の定電流I74及びI75をそれぞれ出力する定電流源74及び75と、抵抗76と、比較器73及び77と、インバータ78と、例えばnMOSトランジスタ又はトランスミッションゲート回路であるスイッチ79及び80とを備えて構成される。電流検出信号VISは、入力信号S73nbとして比較器73の非反転入力端子に入力される。また、周期信号PSに定電流I74及びI75を加算した電流に抵抗76の抵抗値を乗じた電圧VJは、比較器77の非反転入力端子に入力されるとともに、スイッチ79に出力される。さらに、フィードバック制御信号EAOは、比較器77の非反転入力端子に入力されるとともに、スイッチ80に出力される。比較器77からの出力信号は、スイッチ79の制御端子に出力されるとともに、インバータ78を介してスイッチ80の制御端子に出力される。そして、スイッチ79又は80を介して、比較器73の反転入力端子に入力信号S73ibが入力され、比較器73はターンオフ制御信号OFFを発生して出力する。従って、電圧VJがフィードバック制御信号EAOの電圧レベルより高いときは、比較器73において電流検出信号VISは電圧VJと比較される一方、電圧VJがフィードバック制御信号EAOの電圧レベルより低いときは、比較器73において電流検出信号VISはフィードバック制御信号EAOと比較される。ここで、定電流I74及びI75ならびに抵抗76の抵抗値は、通常動作時にスイッチ80がオンするように設定される。具体的には、定電流I74及びI75の和を、図3の間欠発振制御回路202の定電流源31及び32から出力される定電流I1及びI2の和以上の値に設定することが好ましい。本変形例によれば、通常動作時は、スイッチ80がオンし、比較器73において電流検出信号VISはフィードバック制御信号EAOと比較されるので、ターンオフ制御回路205bは、周期信号PSの影響を受けることなく、従来技術に係るターンオフ制御回路と同様に動作する。このため、第1の実施形態に比較して、通常動作時のドレイン電流ピーク値IDPは周期信号PSの影響を受けないので、通常動作時にフィードバック制御が不安定になる可能性がない。また、間欠発振制御時は、スイッチ79がオンし、比較器73において電流検出信号VISは電圧VJと比較される。従って、電流検出信号VISの電圧レベルの下限値限界値である。は電圧VJに設定され、これにより、図13に示すように、ドレイン電流ピーク値IDPには電圧VJに対応する下限値IDPminが設定される。さらに、電圧VJは周期信号PSと同様に変化するすなわち、周期信号PSに従って電圧VJは変調されるので、周期信号PSに従ってドレイン電流ピーク値IDPの下限値IDPminは変調される。従って、本変形例によれば、周期信号PSに従って間欠発振制御時のスイッチング素子2のドレイン電流ピーク値IDPの下限値IDPminが変調されるので、例えば、スイッチング電源装置の待機状態において負荷6の変動が小さいときにも第1の実施形態と同様に間欠発振周波数fIの分布は分散し、従来技術に比較して電源効率を悪化させることなくトランス1からのトランス音を低減できる。さらに、第1の実施形態に比較して、通常動作時のドレイン電流ピーク値IDPは周期信号PSの影響を受けないので、通常動作時にフィードバック制御が不安定になる可能性がない。第1の実施形態の第2の変形例.図14は、本発明の第1の実施形態の第2の変形例に係るターンオフ制御回路205cの回路図である。図14において、ターンオフ制御回路205cは、インピーダンス変換器として動作するオペアンプ2051と、抵抗2052と、比較器73とを備えて構成される。フィードバック制御信号EAOは、入力信号S73icとして比較器73の非反転入力端子に入力される。また、電流検出信号VISは、オペアンプ2051によりインピーダンス変換されて抵抗2052に出力される。一方、周期信号PSは、電流信号として抵抗2052に流れる。従って、電流検出信号VISに対応する信号に、周期信号PSが加算され、加算結果の信号は比較器73の非反転入力端子に入力信号S73ncとして入力される。比較器73は、入力信号S73ncの電圧レベルが入力信号S73icの電圧レベルを超えたとき、ハイレベルのターンオフ制御信号OFFを発生する一方、入力信号S73ncの電圧レベルが入力信号S73icの電圧レベル未満であるとき、ローレベルのターンオフ制御信号OFFを発生し、スイッチング制御回路204に出力する。従って、本変形例によれば、ターンオフ制御回路205cの比較器73の非反転入力端子に入力される入力信号S73ncは、電流検出信号VISに周期信号PSを加算することにより得られる。すなわち、入力信号S73ncは、周期信号PSに従って電流検出信号VISを変調することにより得られる。これにより、ターンオフ制御信号OFFを発生するタイミングは、周期信号PSに従って変化する。この結果、第1の実施形態と同様に、ドレイン電流IDのピーク値は変化する。本変形例は、第1の実施形態と同様の効果を奏する。第1の実施形態の第3の変形例.図15は、本発明の第1の実施形態の第3の変形例に係るターンオフ制御回路205dの回路図である。図15において、ターンオフ制御回路205dは、比較器73と、インバータ81及び87と、カレントミラー回路を構成するnMOSトランジスタ88及び89と、遅延回路2053とを備えて構成される。さらに、遅延回路2053は、所定の定電流I82を出力する定電流源82と、pMOSトランジスタ83と、nMOSトランジスタ84と、インバータ86と、コンデンサ85とを備えて構成される。電流検出信号VISは入力信号S73ndとして比較器73の非反転入力端子に入力される一方、フィードバック制御信号EAOは入力信号S73idとして比較器73の反転入力端子に入力される。比較器73からの出力信号はインバータ81を介して遅延回路2053に出力される。また、図15において、遅延回路2053において、pMOSトランジスタ83は、定電流源82を介して電源電圧VDDに接続されたソースと、nMOSトランジスタ84のドレインに接続されたドレインと、インバータ81の出力端子に接続されたゲートとを有する。また、nMOSトランジスタ84は、接地されたソースと、インバータ81の出力端子に接続されたゲートとを有する。nMOSトランジスタ84とpMOSトランジスタ83の各ドレイン間の接続点は、コンデンサ85を介して接地されるとともに、インバータ86を介してインバータ87に接続される。さらに、インバータ87からの出力信号は、ターンオフ制御信号OFFとして出力される。さらに、図15において、周期信号PSは、nMOSトランジスタ88及び89からなるカレントミラー回路により折り返され、周期信号PSに対応する電流がnMOSトランジスタ84とpMOSトランジスタ83の各ドレイン間の接続点に流れる電流から減算される。次に、ターンオフ制御回路205dの動作を説明する。電流検出信号VISの電圧レベルがフィードバック制御信号EAOの電圧レベルより高くなると、比較器73からハイレベルの出力信号がインバータ81に出力される。従って、pMOSトランジスタ83がオンし、定電流I82から周期信号PSに対応する電流を減算した充電電流がコンデンサ85に流れ、インバータ86からの出力信号が反転すると、ハイレベルのターンオフ制御信号OFFが出力される。すなわち、スイッチング素子2に流れるドレイン電流IDがフィードバック制御信号EAOに対応する値に達して比較器73からハイレベルの出力信号された後、コンデンサ85の容量及び充電電流に対応する遅延時間だけ遅延した後に、ハイレベルのターンオフ制御信号OFFが出力され、これに応答してスイッチング素子2はオフする。図15において、コンデンサ85の充電電流は周期信号PSに従って変化するので、遅延回路2053の遅延時間も周期信号PSに従って変化する。すなわち、周期信号PSに従って、遅延回路2053の遅延時間は変調されており、これにより、ターンオフ制御信号OFFを発生するタイミングは、周期信号PSに従って変化する。この結果、第1の実施形態と同様に、ドレイン電流IDのピーク値は変化する。本変形例は、第1の実施形態と同様の効果を奏する。第1の実施形態の第4の変形例.図16は、本発明の第1の実施形態の第4の変形例に係るターンオフ制御回路205eの回路図である。図16のターンオフ制御回路205eは、図5のターンオフ制御回路205aに比較して、周期信号PSから、フィードバック制御信号EAOの電圧レベルに対応する電流を減算する電流減算回路2055をさらに備えたことを特徴としている。図16において、図5と同様に、電流検出信号VISは入力信号S73neとして比較器73の非反転入力端子に入力される。また、電流源算回路2055は、電圧電流変換回路2054と、カレントミラー回路を構成するnMOSトランジスタ94及び95とを備えて構成される。さらに、電圧電流変換回路2054は、カレントミラー回路を構成するpMOSトランジスタ92及び93と、npnバイポーラトランジスタ90と、抵抗91とを備えて構成される。図16において、電圧電流変換回路2054は、フィードバック制御信号EAOの電圧レベルに対応する電流を出力する。電圧電流変換回路2054から出力された電流は、nMOSトランジスタ94及び95からなるカレントミラー回路により折り返され、周期信号PSから減算される。そして、減算後の周期信号PSは、電流信号として抵抗72に流れる。一方、フィードバック制御信号EAOは、オペアンプ71によりインピーダンス変換されて抵抗72に出力される。従って、フィードバック制御信号EAOに対応する信号に、上記減算後の周期信号PSが加算され、加算結果の信号は比較器73の反転入力端子に入力信号S73ieとして入力される。図17は、図16のターンオフ制御回路205eを備えたスイッチング電源装置のフィードバック端子流出電流IFBと、ドレイン電流ピーク値IDPとの関係を示すグラフである。本変形例によれば、周期信号PSから、フィードバック制御信号EAOの電圧レベルに対応する電流が減算される。このため、負荷6が重く、出力電圧Voutが低く、フィードバック端子流出電流IFBが小さく、フィードバック制御信号EAOの電圧レベルが高いほど、フィードバック制御信号EAOに対応する信号に加算される信号のレベルは低くなる。このため、ドレイン電流ピーク値IDPの変化量は小さくなる。一方、負荷6が軽く、出力電圧Voutが高く、フィードバック端子流出電流IFBが大きく、フィードバック制御信号EAOの電圧レベルが低いほど、フィードバック制御信号EAOに対応する信号に加算される信号のレベルは高くなる。このため、ドレイン電流ピーク値IDPの変化量は大きくなる。すなわち、本変形例によれば、スイッチング素子2に流れる電流のピーク値IDPの変化量は、出力電圧が低くなるほどすなわち、出力電力が大きくなるほど、小さくなるように制御される。本変形例は、第1の実施形態と同様の効果を奏する。さらに、負荷6が重くなり出力電圧が低いほどすなわち、出力電力が大きいほどドレイン電流ピーク値IDPの変化量は小さくなるので、第1の実施形態に比較して、通常動作時のドレイン電流ピーク値IDPに対する周期信号PSの影響は間欠発振制御時に比較して小さくなり、フィードバック制御が不安定になる可能性が小さい。第1の実施形態の第5の変形例.図18は、本発明の第1の実施形態の第5の変形例に係る周期信号発生回路207bの回路図である。また、図19において、aは、図18の周期信号発生回路207bによって発生される周期信号PSを示すグラフであり、bは、図3の間欠発振制御回路202によって発生される間欠発振制御信号Enableを示すグラフであり、cは、図5のターンオフ制御回路205aの非反転入力端子に入力される入力信号S73naと、反転入力端子に入力される入力信号S73iaとを示すグラフである。図19において、電流検出信号VISの変化を明確に示すために、フィードバック端子流出電流IFB及び間欠発振周期TIがそれぞれ一定であると仮定している。図18において、周期信号発生回路207bは、低周波発振回路2071と、カウントアップ回路2073と、互いに異なる所定の定電流I121及びI123例えば、I121:I123=1:2に設定される。をそれぞれ出力する定電流源121及び123と、pMOSトランジスタ122及び124とを備えて構成される。また、カウントアップ回路2073は、Dフリップフロップ118及び120と、インバータ117及び118とを備えて構成される。比較器110からの出力信号は、Dフリップフロップ118のクロック入力端子に入力されるとともに、インバータ117を介してDフリップフロップ118の反転クロック入力端子に入力される。また、Dフリップフロップ118の反転Q出力端子からの出力信号はD入力端子に入力される。さらに、Dフリップフロップ118のQ出力端子からの出力信号は、Dフリップフロップ120のクロック入力端子に入力されるとともに、インバータ119を介してDフリップフロップ120の反転クロック入力端子に入力される。またさらに、Dフリップフロップ120の反転Q出力端子からの出力信号はD入力端子に入力される。また、図18において、pMOSトランジスタ122は、定電流源121を介して電源電圧VDDに接続されたソースと、Dフリップフロップ118のQ出力端子に接続されたゲートとを有し、pMOSトランジスタ123は、定電流源123を介して電源電圧VDDに接続されたソースと、Dフリップフロップ120のQ出力端子に接続されたゲートとを有する。さらに、pMOSトランジスタ122及び124に流れる各電流は加算され、加算後の電流は周期信号PSとして出力される。図6の周期信号発生回路207aは、低周波発振回路2071からの三角波信号S2071を周期信号PSに電圧電流変換して出力した。従って、周期信号PSの周期信号周期TCは、三角波信号S2071の周期と同一である。これに対して、本変形例に係る周期信号発生回路207bは、三角波信号S2071が上限値に達する回数をカウントアップ回路2073によってカウントし、そのカウント値に対応する電流を周期信号PSとして出力する。すなわち、図19aに示すように、周期信号発生回路207bから出力される周期信号PSの周期信号周期TCは、三角波信号S2071の周期の整数倍になる。周期信号発生回路207aは、図19aの1周期分の規則的なパターン信号を所定の周期信号周波数fCで繰り返すことにより、周期信号PSの各周期期間内の周波数と、振幅の極大値及び極小値がそれぞれ一定であるように周期信号PSを発生する。なお、第1の実施形態と同様に、周期信号周波数fCは、間欠発振周波数fIよりも低い周波数に設定され、もしくは、間欠発振周波数fIよりも高くかつ上記間欠発振周波数fIの整数倍以外の周波数に設定され、周期信号PSの間欠発振制御信号Enableに対する位相差は、間欠発振周波数fIの分布が分散するように設定される。本変形例によれば、三角波信号S2071の周期より長い周期信号周期TCを有する周期信号PSを、カウントアップ回路2073を用いて容易に発生できる。従って、間欠発振周期TIより十分に長い周期信号周期TCを有する周期信号PSを容易に発生できる。さらに、低周波発振回路2071のコンデンサ111の容量C0を第1の実施形態に比較して小さく設定できるので、第1の実施形態に比較して制御回路200の半導体チップサイズを小さくできる。なお、本変形例では、コンデンサ111を低周波発振回路2071内に設けたが、本発明はこれに限られず、制御回路200の外部に設けてもよい。これにより、スイッチング電源装置の仕様に応じて、周期信号周期TCを制御回路200の外部で調整できる。第2の実施形態.図20は、本発明の第2の実施形態に係る制御回路300を備えたスイッチング電源装置の構成を示すブロック図であり、図21は、図20の周期信号発生回路307の回路図である。また、図22においてaは、図21の周期信号発生回路307によって発生される周期信号PSを示すグラフであり、bは、図20の間欠発振制御回路202によって発生される間欠発振制御信号Enableを示すグラフであり、cは、図20のターンオフ制御回路205aの非反転入力端子に入力される入力信号S73naと、反転入力端子に入力される入力信号S73ia図5参照。とを示すグラフである。なお、図22において、電流検出信号VISの変化を明確に示すために、フィードバック端子流出電流IFB及び間欠発振周期TIがそれぞれ一定であると仮定している。図20において、本実施形態に係るスイッチング電源装置は、第1の実施形態に係るスイッチング電源装置に比較して、制御回路200に代えて制御回路300を備えたことを特徴としている。また、制御回路300は、制御回路200に比較して、周期信号発生回路207aに代えて周期信号発生回路307を備えた点が異なる。図21において、周期信号発生回路307は、カウントアップ回路2073と、所定の定電流I121及びI123をそれぞれ出力する定電流源121及び123と、pMOSトランジスタ122及び124とを備えて構成される。周期信号発生回路307は、図18の周期信号発生回路207bに比較して、カウントアップ回路2073にターンオン制御信号ONを入力した点が異なる。本変形例に係る周期信号発生回路307は、ターンオン制御信号ONをカウントアップ回路2073によってカウントし、そのカウント値に対応する電流を周期信号PSとして出力する。通常動作時は、ターンオン制御信号ONはオンパルス生成回路61図4参照。からの周期的なターンオン信号であるため、周期信号PSも周期的な信号になる。しかしながら、図22aに示すように、間欠発振制御時は、間欠発振制御回路202からの間欠発振制御信号Enableがローレベルとなる停止期間において、周期信号PSのレベルは変化しない。周期信号発生回路307は、図22aの1周期分の規則的なパターン信号を周期信号周波数fCで繰り返すことにより、周期信号PSの各周期期間内の周波数と、振幅の極大値及び極小値がそれぞれ一定であるように周期信号PSを発生する。なお、第1の実施形態と同様に、周期信号周波数fCは、間欠発振周波数fIよりも低い周波数に設定され、もしくは、間欠発振周波数fIよりも高くかつ上記間欠発振周波数fIの整数倍以外の周波数に設定され、周期信号PSの間欠発振制御信号Enableに対する位相差は、間欠発振周波数fIの分布が分散するように設定される。本実施形態によれば、周期信号発生回路307からの周期信号PSの周期信号周期TCは、間欠発振周期TIよりも長くなり、かつ、ランダムに近くなるので、第1の実施形態に比較して間欠発振周波数fIの分布をより分散させることができる。なお、図21のカウントアップ回路2073は2ビットのカウント値を出力したが、カウントアップ回路2073のカウント値の最大値は、間欠発振制御時の発振期間内のスイッチング素子2のスイッチング回数より大きい値に設定する方が好ましい。例えば、図22cに示した例では、上述したカウント値の最大値は4であり、間欠発振制御時の発振期間内のスイッチング素子2のスイッチング回数は3回である。これにより、周期信号周期TCを、間欠発振周期TIよりも長くできる。また、カウントアップ回路2073からのカウント値のビット数を大きく設定するほど、ドレイン電流ピーク値IDPの分布の分散度を大きくできる。これにより、トランス1のトランス音のピークをより広くすることができるので、トランス音をより低減できる。また、本実施形態に係る周期信号発生回路307は、ターンオン制御信号ONを用いて、スイッチング素子2がオンされるタイミングのカウント値を用いて周期信号PSを発生したが、本発明はこれに限られず、ターンオフ制御信号OFFを用いて、スイッチング素子2がオフされるタイミングのカウント値を用いて周期信号PSを発生してもよい。これにより、本実施形態と同様の効果が得られる。第3の実施形態.図23は、本発明の第3の実施形態に係る制御回路400を備えたスイッチング電源装置の構成を示すブロック図であり、図24は、図23の周期信号発生回路407aの回路図である。また、図25において、aは、図24の周期信号発生回路407aによって発生される周期信号PSを示すグラフであり、bは、図23の間欠発振制御回路202によって発生される間欠発振制御信号Enableを示すグラフであり、cは、図23のターンオフ制御回路205aの非反転入力端子に入力される入力信号S73naと、反転入力端子に入力される入力信号S73ia図5参照。とを示すグラフである。なお、図25において、電流検出信号VISの変化を明確に示すために、フィードバック端子流出電流IFB及び間欠発振周期TIがそれぞれ一定であると仮定している。図23において、本実施形態に係るスイッチング電源装置は、第2の実施形態に係るスイッチング電源装置に比較して、制御回路300に代えて制御回路400を備えたことを特徴としている。また、制御回路400は、制御回路300に比較して、周期信号発生回路307に代えて周期信号発生回路407aを備えた点が異なる。さらに、図24において、周期信号発生回路407aは、図21の周期信号発生回路307に比較して、ターンオン制御信号ONに代えて間欠発振制御信号Enableを入力した点のみが異なる。本実施形態に係る周期信号発生回路407aは、間欠発振制御信号Enableをカウントアップ回路2073によってカウントし、そのカウント値に対応する電流を周期信号PSとして出力する。図25bに示すように、間欠発振制御信号Enableの電圧レベルは、発振期間の再開タイミングにおいてローレベルからハイレベルに変化する。従って、図24のカウントアップ回路2073は発振期間の開始タイミングのカウント値を用いて周期信号PSを発生するので、周期信号PSの周期信号周期TCを、間欠発振周期TIよりも十分に長く設定できる。また、図25cに示すように、間欠発振制御時に、発振期間毎にターンオフ制御回路205a図5参照の反転入力端子に入力される入力信号S73iaのレベルを変化させることができ、確実に間欠発振周波数fIを変化させることができる。周期信号発生回路307は、図25aの1周期分の規則的なパターン信号を周期信号周波数fCで繰り返すことにより、周期信号PSの各周期期間内の周波数と、振幅の極大値及び極小値がそれぞれ一定であるように周期信号PSを発生する。本実施形態によれば、周期信号発生回路407aは、発振期間の開始タイミングのカウント値を用いて周期信号PSを発生するので、周期信号周期TCは、間欠発振周期TIよりも長くなる。また、本実施形態によれば、第2の実施形態に比較して、発振期間内でのスイッチング素子2の発振回数と、図24のカウントアップ回路2073のカウント値の最大値との間の関係に制約はない。ただし、第2の実施形態と同様に、カウントアップ回路2073からのカウント値のビット数を大きく設定するほど、ドレイン電流ピーク値IDPの分布の分散度を大きくできる。これにより、トランス1のトランス音のピークをより広くすることができるので、トランス音をより低減できる。さらに、本実施形態では、発振期間の開始タイミングのカウント値を用いて周期信号PSを発生したが、本発明はこれに限られず、発振期間の開始タイミング及び停止期間の開始タイミングのうちの少なくとも一方のカウント値を用いて周期信号PSを発生すればよい。第3の実施形態の第1の変形例.図26は、本発明の第3の実施形態の第1の変形例に係る制御回路400Aを備えたスイッチング電源装置の構成を示すブロック図であり、図27は、図26の周期信号発生回路407bの回路図である。また、図28において、aは、図27の周期信号発生回路407bによって発生される周期信号PSを示すグラフであり、bは、図23の間欠発振制御回路202によって発生される間欠発振制御信号Enableを示すグラフであり、cは、図23のターンオフ制御回路205aの非反転入力端子に入力される入力信号S73naと、反転入力端子に入力される入力信号S73ia図5参照。とを示すグラフである。なお、図28において、電流検出信号VISの変化を明確に示すために、フィードバック端子流出電流IFB及び間欠発振周期TIがそれぞれ一定であると仮定している。図26において、本変形例に係るスイッチング電源装置は、第3の実施形態に係るスイッチング電源装置に比較して、制御回路400に代えて制御回路400Aを備えたことを特徴としている。また、制御回路400Aは、制御回路400Aに比較して、周期信号発生回路407aに代えて周期信号発生回路407bを備えた点が異なる。図27の周期信号発生回路407bは、図6の周期信号発生回路207aに比較して、低周波発振回路2071に代えて低周波発振回路2074を備えたことを特徴としている。さらに、低周波発振回路2074は、低周波発振回路2071に比較して、pMOSトランジスタ102及び103の接続点と定電流源101との間に挿入されたスイッチ148をさらに備えたことを特徴としている。ここで、スイッチ148は、ハイレベルの間欠発振制御信号Enableに応答してオンされる一方、ローレベルの間欠発振制御信号Enableに応答してオフされる。なお、発振期間内でのスイッチング素子2の発振回数に制約はない。図27において、周期信号発生回路407bは、間欠発振制御信号Enableに従って三角波信号S2071図6参照。を周波数変調することにより、周期信号PSを発生する。周期信号発生回路307は、図28aの1周期分の規則的なパターン信号を周期信号周波数fCで繰り返すことにより、周期信号PSの各周期期間内の周波数と、振幅の極大値及び極小値がそれぞれ一定であるように周期信号PSを発生する。なお、第1の実施形態と同様に、周期信号周波数fCは、間欠発振周波数fIよりも低い周波数に設定され、もしくは、間欠発振周波数fIよりも高くかつ上記間欠発振周波数fIの整数倍以外の周波数に設定され、周期信号PSの間欠発振制御信号Enableに対する位相差は、間欠発振周波数fIの分布が分散するように設定される。図6の周期信号発生回路207aは、定電流源101からの定電流I3に対応する充放電電流と、コンデンサ111の容量C0と、定電流源108からの定電流I5と、抵抗109の抵抗値R2とによって設定される周期信号周期TC式4参照。を有する周期信号PSを発生した。これに対して、本変形例1に係る周期信号発生回路407bでは、定電流I3は、停止期間においてコンデンサ111に供給されない。このため、図28aに示すように、周期信号発生回路407bからの周期信号PSの周期信号周期TCは、停止期間の期間長に依存し一定とはならない。本変形例によれば、周期信号発生回路407bは、間欠発振制御信号Enableに従って三角波信号S2071図6参照。を周波数変調することにより、周期信号PSを発生するので、周期信号周期TCは、間欠発振周期TIよりも長くなりかつランダムに近くなる。従って、第1の実施形態に比較して、ドレイン電流ピーク値IDPの分布の分散度を大きくできる。これにより、トランス1のトランス音のピークをより広くすることができるので、トランス音をより低減できる。このとき、低周波発振回路2074を構成する各素子の素子値により、ドレイン電流ピーク値IDPの分布の分散度を制御できる。第4の実施形態.図29は、本発明の第4の実施形態に係る制御回路500を備えたスイッチング電源装置の構成を示すブロック図であり、図30は、図29の周期信号発生回路507の回路図である。また、図31において、aは、図29の電圧電流変換回路5071に入力される全波整流信号SLSと、図29の周期信号発生回路507によって発生される周期信号PSを示すグラフであり、bは、図28の間欠発振制御回路202によって発生される間欠発振制御信号Enableを示すグラフであり、cは、図28のターンオフ制御回路205aの非反転入力端子に入力される入力信号S73naと、反転入力端子に入力される入力信号S73iaとを示すグラフである。なお、図31において、電流検出信号VISの変化を明確に示すために、フィードバック端子流出電流IFB及び間欠発振周期TIがそれぞれ一定であると仮定している。図29において、本実施形態に係るスイッチング電源装置は、第1の実施形態に係るスイッチング電源装置に比較して、制御回路200に代えて制御回路500を備えたことを特徴としている。また、制御回路500は、制御回路200に比較して、周期信号発生回路207aに代えて周期信号発生回路507を備え、全波整流信号入力端子LSをさらに備えたことを特徴としている。図29において、商用の交流電源7からの交流電圧は、例えばブリッジダイオード8により整流された後に、入力コンデンサ9を用いて平滑化され、直流の入力電圧Vinとして、入力端子Ti1及びTi2間に出力される。また、交流電源7からの交流電圧は、ダイオード151及び153と、抵抗152、154及び155とを用いて全波整流された後、全波整流信号SLSとして、全波整流信号入力端子LSを介して周期信号発生回路507に入力される。図30において、周期信号発生回路507は、インバータ130、141及び147と、パルス発生器5072及び5073と、RSフリップフロップ135及び140と、遅延回路5074と、電圧電流変換回路5071と、スイッチ129とを備えて構成される。ここで、パルス発生器5072は、縦続接続されたインバータ131,132及び133と、ノアゲート134とを備えて構成され、パルス発生器5073は、縦続接続されたインバータ136,137及び138と、ノアゲート139とを備えて構成される。また、電圧電流変換回路5071は、カレントミラー回路を構成するpMOSトランジスタ127及び128と、npnバイポーラトランジスタ125と、抵抗126とを備え、図6の電圧電流変換回路2072と同様に構成される。さらに、遅延回路5074は、所定の定電流I142を出力する定電流源142と、pMOSトランジスタ143と、nMOSトランジスタ144と、インバータ146と、コンデンサ145とを備え、図15の遅延回路2053と同様に構成される。図30において、全波整流信号SLSは、電圧電流変換回路5071により電流信号に変換され、当該電流信号はスイッチ129に出力される。また、間欠発振制御信号Enableは、インバータ130を介してパルス発生器5072のインバータ131及びノアゲート5072の第1の入力端子に入力されるとともに、パルス発生器5073のインバータ136及びノアゲート139の第1の入力端子に入力される。パルス発生器5072において、インバータ131に入力された信号は、インバータ132及び133を介してノアゲート134の第2の入力端子に入力され、ノアゲート134からの出力信号は、RSフリップフロップ135のセット入力端子に入力される。また、パルス発生器5073において、インバータ136に入力された信号は、インバータ137及び138を介してノアゲート139の第2の入力端子に入力され、ノアゲート139からの出力信号は、RSフリップフロップ144のセット入力端子に入力される。図30において、ターンオン制御信号ONは、RFフリップフロップ140のセット入力端子に入力され、RSフリップフロップ140からの出力信号は、インバータ141を介して遅延回路5074に入力され、遅延時間5074により、コンデンサ145の容量及び定電流I142に対応する所定の遅延時間だけ遅延された後、インバータ147を介してRSフリップフロップ135のリセット入力端子にリセット信号として入力される。さらに、RFフリップフロップ135からの出力信号は、スイッチ129の制御端子に出力される。次に、周期信号発生回路507の動作を説明する。図30において、周期信号発生回路507は、スイッチ129がオンしている期間は、全波整流信号SLSに対応する電流信号を周期信号PSとして出力する。また、図30において、パルス発生器5073は、間欠発振制御信号Enableの電圧レベルがハイレベルからローレベルに反転するタイミングでパルス信号を生成し、RSフリップフロップ140のリセット入力端子に出力する。従って、RSフリップフロップ135のリセット入力端子には、間欠発振制御時に発振が再開される毎に、再開から所定の遅延時間だけ遅れて、インバータ147からリセット信号が入力される。一方、パルス発生器5072は、間欠発振制御信号Enableの電圧レベルがローレベルからハイレベルに変化するタイミングでパルス信号を生成し、RSフリップフロップ135のセット入力端子に出力する。従って、RSフリップフロップ135からの出力信号の電圧レベルは、間欠発振制御時に発振期間の開始タイミングにおいてハイレベルになり、これに応答してスイッチ129はオンする。また、発振期間の開始タイミングから所定の遅延時間経過後に、RSフリップフロップ135からの出力信号の電圧レベルはローレベルに変化し、これに応答してスイッチ129はオフする。一般に、商用の交流電源7からの交流電圧の周期は、間欠発振周期TIよりも十分に長い。従って、本実施形態によれば、発振回路又はカウンタ回路を設けることなく、比較的簡単な回路構成で、間欠発振周期TIよりも十分に周期が長い周期信号周期TCを有する周期信号PSを発生できる。ここで、周期信号発生回路507によって発生される周期信号PSは、図31aの1周期分の規則的なパターン信号を所定の周期信号周波数fCで繰り返すように生成される。図31aの1周期分のパターン信号において、振幅の極大値及び極小値がそれぞれ一定ではない。従って、本実施形態に係る周期信号PSを用いる場合、周期信号周波数fC及び周期信号PSの間欠発振制御信号Enableに対する位相差に対して制約を設けることなく、間欠発振周波数fIの分布を分散させ、従来技術に比較してトランス1からのトランス音を低減できる。また、本実施形態によれば、図31aに示すように、周期信号PSは、間欠発振制御時に発振期間の開始タイミングから、遅延回路5074によって設定される所定の遅延時間の間にのみ出力される。従って、スイッチング素子2に流れる電流のピーク値IDPは、発振期間の開始タイミングから、所定の遅延時間の間にのみ変化される。すなわち、周期信号PSは間欠発振動作のみに影響を与え、通常動作時にフィードバック制御が不安定になる可能性がない。なお、本実施形態において、スイッチング素子2に流れる電流のピーク値IDPを、発振期間の開始タイミングから、所定の時間期間において変化させたが、本発明はこれに限られない。例えば、スイッチング素子2に流れる電流のピーク値IDPを、発振期間の開始タイミングから、スイッチング素子2が所定の回数だけオンオフ制御されるタイミングまでの期間において変化してもよい。具体的には、図30において、遅延回路5074に代えて、ターンオン制御信号ONをカウントアップするカウントアップ回路を設け、間欠発振制御時に、発振期間の開始タイミングからスイッチング素子2が少なくとも1回の所定の回数だけオンオフ制御されるタイミングまでの期間において、スイッチ129をオンするように制御すればよい。また、本実施形態において全波整流信号SLSを用いて周期信号PSを発生したが、本発明はこれに限られず、交流電源7からの交流電圧を半波整流して得られる信号などの、交流電源7からの交流周波数を有する交流電圧信号を用いて周期信号PSを発生すればよい。第5の実施形態.図32は、本発明の第5の実施形態に係る制御回路600を備えたスイッチング電源装置の構成を示すブロック図である。また、図33は、図32の間欠発振制御回路602aの回路図であり、図34は、図32のターンオフ制御回路605の回路図である。図32において、本実施形態に係るスイッチング電源装置は、図1の第1の実施形態に係るスイッチング電源装置に比較して、制御回路200に代えて制御回路600を備えたことを特徴としている。また、制御回路600は、制御回路200に比較して、間欠発振制御回路202に代えて間欠発振制御回路602aを備え、ターンオフ制御回路205aに代えてターンオフ制御回路605を備えたことを特徴としている。図34において、ターンオフ制御回路605は比較器73を備えて構成される。電流検出信号VISは比較器73の非反転入力端子に入力され、フィードバック制御信号EAOは比較器73の反転入力端子に入力される。そして、比較器73はターンオフ制御信号OFFを発生してスイッチング制御回路204に出力する。図33において、間欠発振制御回路602aは、図3の間欠発振制御回路202に比較して、インピーダンス変換器として動作するオペアンプ37と抵抗36とをさらに備えたことを特徴としている。フィードバック制御信号EAOは、オペアンプ37によりインピーダンス変換されて抵抗36に出力される。一方、周期信号PSは、電流信号として抵抗36に流れる。従って、フィードバック制御信号EAOに対応する信号に、周期信号PSが加算され、加算結果の信号は比較器34の非反転入力端子に入力信号S34naとして入力される。すなわち、入力信号S34naは、周期信号PSに従ってフィードバック制御信号EAOを変調することにより得られる。図35において、aは、図32の出力電流Ioutを示すグラフであり、bは、図32の出力電圧Voutを示すグラフであり、cは、図32のフィードバック端子流出電流IFBを示すグラフであり、dは、図33のオペアンプ37に入力されるフィードバック制御信号EAOと、図33の比較器34の反転入力端子に入力されるしきい値電圧VR1及びVR2と、図33の比較器34の非反転入力端子に入力される入力信号S34naとを示すグラフであり、eは、図33の間欠発振制御回路602aによって発生される間欠発振制御信号Enableを示すグラフであり、fは、図34のターンオフ制御回路605の非反転入力端子に入力される電流検出信号VISと、反転入力端子に入力されるフィードバック制御信号EAOとを示すグラフである。図35eに示すように、本実施形態に係る間欠発振制御回路602aによれば、第1の実施形態に比較して、間欠発振制御信号Enableの電圧レベルが反転するタイミングは、周期信号PSに従って変化する。従って、間欠発振制御時に、発振期間の開始タイミング及び終了タイミングが、周期信号PSに従って変化するので、間欠発振周期TIは、周期信号PSに従って変化する例えば、図35において、3個の間欠発振周期TI1,TI2及びTI3は互いに異なる。。本実施形態によれば、第1の実施形態と同様に、従来技術に比較して間欠発振周波数fIは分散し、ドレイン電流IDのピーク値は変化し、かつトランス1の音圧強度のピーク値は低下する。従って、従来技術に比較してトランス音が低減される。さらに、本実施形態によれば、周期信号PSを用いて間欠発振制御信号Enableを変化させるので、周期信号PSは間欠発振動作のみに影響を与える。従って、第1の実施形態に比較して、通常動作時にフィードバック制御が不安定になる可能性がない。第5の実施形態の第1の変形例.図36は、本発明の第5の実施形態の第1の変形例に係る間欠発振制御回路602bの回路図である。図36において、本実施形態に係る間欠発振制御回路602bは、第5の実施形態に係る間欠発振制御回路602aに比較して、フィードバック制御信号EAOを入力信号S34nbとして比較器34の非反転入力端子に入力し、定電流源31とpMOSトランジスタ35との間の接続点と抵抗33との間に、周期信号PSを出力した点が異なる。従って、抵抗33に流れる電流I1又は電流I1I2に対して電流信号である周期信号PSが加算されるので、周期信号PSに従って、比較器34の反転入力端子に入力されるしきい値電圧VR1及びVR2は変調される。このため、間欠発振制御時に、発振期間の開始タイミング及び終了タイミングが周期信号PSに従って変化するので、間欠発振周期TIは、周期信号PSに従って変化する。本変形例は第5の実施形態と同様の効果を奏する。なお、本変形例において、周期信号PSに従って、比較器34の反転入力端子に入力されるしきい値電圧VR1及びVR2を変調したが、本発明はこれに限られず、しきい値電圧VR1のみを変調してもよい。具体的には、しきい値電圧VR1を設定するための定電流源及び抵抗の第1の直列接続回路と、しきい値電圧VR2を設定するための定電流源及び抵抗の第2の直列接続回路と、比較器34からの出力信号に応答してしきい値電圧VR1又はしきい値電圧VR2を比較器34の反転入力端子に入力するためのスイッチ回路とを設け、第1の直列接続回路の定電流源と抵抗との間の接続点に周期信号PSを出力すればよい例えば、図45の比較器54の反転入力端子に接続された回路は、以上説明した構成と同様の構成を有する。。第5の実施形態の第2の変形例.図37は、本発明の第5の実施形態の第2の変形例に係る間欠発振制御回路602cの回路図である。図37において、本変形例に係る間欠発振制御回路602cは、図2の第1の実施形態に係る間欠発振制御回路202に比較して、遅延回路6021をさらに備え、遅延回路6021に周期信号PSを出力したことを特徴としている。図37において、フィードバック制御信号EAOは、入力信号S34ncとして比較器34の非反転入力端子に入力される。また、遅延回路6021は、所定の定電流I38を出力する定電流源38と、pMOSトランジスタ39と、nMOSトランジスタ40と、インバータ42と、コンデンサ41とを備え、図15の遅延回路2053と同様に構成される。比較器34からの出力信号は、pMOSトランジスタ39及びnMOSトランジスタ40の各ゲートに出力され、インバータ42からの出力信号は間欠発振制御信号Enableとして出力される。さらに、定電流源38からの定電流I38に周期信号PSが加算されてpMOSトランジスタ39のソースに出力される。次に、間欠発振制御回路602cの動作を説明する。比較器34から、発振期間を終了するためのローレベルの出力信号が出力されると、pMOSトランジスタ39がオンし、定電流I82に周期信号PSに対応する電流を加算した充電電流がコンデンサ41に流れ、インバータ42からの出力信号が反転すると、ローレベルの間欠発振制御信号Enableが出力される。すなわち、比較器34からの出力信号の電圧レベルがハイレベルからローレベルに変化した後、コンデンサ41の容量及び充電電流に対応する遅延時間だけ遅延した後に、ローレベルの間欠発振制御信号Enableが出力される。このため、フィードバック制御信号EAOの電圧レベルが基準電圧VR未満になった後、上述した遅延時間だけ発振期間が継続した後、スイッチング素子2のスイッチング動作が停止される。図37において、コンデンサ41の充電電流は周期信号PSに従って変化するので、遅延回路6021の遅延時間も周期信号PSに従って変化する。すなわち、周期信号PSに従って遅延回路6021の遅延時間は変調される。従って、間欠発振制御時に、発振期間の終了タイミングが周期信号PSに従って変化するので、間欠発振周期TIは、周期信号PSに従って変化する。本変形例は第5の実施形態と同様の効果を奏する。さらに、本変形例によれば、発振期間の開始タイミングは周期信号PSの影響を受けないので、間欠発振制御時に負荷6が急変しても、出力電圧Voutが急変し、スイッチング素子2のスイッチング動作を速やかに再開できる。第5の実施形態の第3の変形例.図38は、本発明の第5の実施形態の第3の変形例に係る間欠発振制御回路602dの回路図である。本変形例に係る間欠発振制御回路602dは、第5の実施形態の第2の変形例に係る間欠発振制御回路602b図36参照。に比較して、周期信号PSを、定電流源32とpMOSトランジスタ35との間に出力した点が異なる。従って、pMOSトランジスタ35がオンしているときに抵抗33に流れる電流I1I2に対して、電流信号である周期信号PSが加算されるので、周期信号PSに従って、比較器34の反転入力端子に入力されるしきい値電圧VR1及びVR2のうち、しきい値電圧VR2のみが変調される。このため、間欠発振制御時に、発振期間の開始タイミングが周期信号PSに従って変化するので、間欠発振周期TIは、周期信号PSに従って変化する。本変形例は第5の実施形態と同様の効果を奏する。第5の実施形態の第4の変形例.図39は、本発明の第5の実施形態の第4の変形例に係る間欠発振制御回路602eの回路図である。本変形例に係る間欠発振制御回路602eは、第5の実施形態の第2の変形例に係る間欠発振制御回路602c図37参照。に比較して、比較器34と遅延回路6021との間に挿入されたインバータ43と、遅延回路6021とpMOSトランジスタ35との間に挿入されたインバータ44とをさらに備えた点が異なる。次に、間欠発振制御回路602eの動作を説明する。比較器34から、発振期間を開始するためのハイレベルの出力信号が出力されると、pMOSトランジスタ39がオンし、定電流I82に周期信号PSに対応する電流を加算した充電電流がコンデンサ41に流れ、インバータ42からの出力信号が反転すると、ローレベルの間欠発振制御信号Enableが出力される。すなわち、比較器34からの出力信号の電圧レベルがローレベルからハイレベルに変化した後、コンデンサ41の容量及び充電電流に対応する遅延時間だけ遅延した後に、ハイレベルの間欠発振制御信号Enableが出力される。このため、フィードバック制御信号EAOの電圧レベルが基準電圧VRを超えた後、上述した遅延時間だけ停止期間が継続した後、スイッチング素子2のスイッチング動作が開始される。図39において、コンデンサ41の充電電流は周期信号PSに従って変化するので、遅延回路6021の遅延時間も周期信号PSに従って変化する。すなわち、周期信号PSに従って遅延回路6021の遅延時間は変調される。従って、間欠発振制御時に、発振期間の開始タイミングが周期信号PSに従って変化するので、間欠発振周期TIは、周期信号PSに従って変化する。本変形例は第5の実施形態と同様の効果を奏する。第6の実施形態.図40は、本発明の第6の実施形態に係る制御回路900を備えたスイッチング電源装置の構成を示すブロック図であり、図41は、図40の間欠発振制御回路602fの回路図である。図40において、本実施形態に係るスイッチング電源装置は、図32の第5の実施形態に係るスイッチング電源装置に比較して、制御回路600に代えて制御回路900を備えたことを特徴としている。また、制御回路900は、制御回路200に比較して、間欠発振制御回路602aに代えて間欠発振制御回路602fを備えたことを特徴としている。図41において、間欠発振制御回路602fは、第1の実施形態に係る間欠発振制御回路202に比較して、三角波信号OSCを発生する低周波発振回路6023と、nMOSトランジスタ57と、ノアゲート58と、インバータ59とをさらに備えた点が異なる。ここで、低周波発振回路6023は、所定の定電流I45,I51及びI52をそれぞれ出力する定電流源45,51及び52と、インバータ50と、比較器54と、抵抗53と、コンデンサ55と、pMOSトランジスタ46,47及び56と、カレントミラー回路を構成するnMOSトランジスタ48及び49とを備え、図6の低周波発振回路2071と同様に構成される。また、三角波信号OSCはnMOSトランジスタ57のドレインに出力される。さらに、nMOSトランジスタ57のソースは接地され、ゲートは比較器34の出力端子に接続される。図41において、比較器54及び比較器34からの各出力信号はノアゲート58に入力され、ノアゲート58からの出力信号はインバータ59に出力される。そして、インバータ59からの出力信号は間欠発振制御信号Enableとして出力される。また、周期信号PSは、定電流源51からの定電流I51に加算される。上述した各実施形態及びその変形例に係る間欠発振制御回路202,602a,602b,602c,602d及び602eは、フィードバック制御信号EAOを用いて発生される所定の信号の電圧レベルが、しきい値電圧VR1未満になったときに上記発振期間を終了し、停止期間において上述した所定の信号の電圧レベルがしきい値電圧VR2を超えたときに発振期間を開始するための上記間欠発振制御信号Enableを発生していた。これに対して、本実施形態に係る間欠発振制御回路602fは、フィードバック制御信号EAOの電圧レベルが基準電圧VR未満であるとき、低周波発振回路6023の比較器54からの出力信号を間欠発振制御信号Enableとして出力する。すなわち、間欠発振制御回路602fは、間欠発振制御時に、フィードバック制御信号EAOではなく三角波信号OSCを用いて間欠発振制御信号Enableを発生する。図41において、周期信号PSは定電流源51からの定電流I51に加算されるので、pMOSトランジスタ56がオンしているとき及びオフしているときに比較器54の反転入力端子に入力される電圧は、周期信号PSに従って変化する。この結果、周期信号PSに従って三角波信号OSCの上限値及び下限値は変化する。すなわち、周期信号PSに従って、三角波信号OSCの上限値及び下限値は変調される。図42において、aは、図40の出力電流Ioutを示すグラフであり、bは、図40の出力電圧Voutを示すグラフであり、cは、図40のフィードバック端子流出電流IFBを示すグラフであり、dは、図41の間欠発振制御回路602fの比較器34の非反転入力端子に入力されるフィードバック制御信号EAOと、図41の比較器34の反転入力端子に入力されるしきい値電圧VR1及びVR2とを示すグラフであり、eは、図41の低周波発振回路6023によって発生される三角波信号OSCを示すグラフであり、fは、図41の間欠発振制御回路602fによって発生される間欠発振制御信号Enableを示すグラフであり、gは、図40のターンオフ制御回路605の非反転入力端子に入力される電流検出信号VISと、反転入力端子に入力されるフィードバック制御信号EAO図34参照。とを示すグラフである。図42eに示すように、三角波信号OSCの上限値Va2及び下限値Va1は、周期信号PSに従って変化している。これに伴って、図42fに示すように、間欠発振制御信号Enableのハイレベルの期間長発振期間の期間長とローレベルの期間長停止期間の期間長とが変化する。従って、間欠発振周期TIは、周期信号PSに従って変化する例えば、図42において、3個の間欠発振周期TI1,TI2及びTI3は互いに異なる。。本実施形態によれば、第5の実施形態と同様に、従来技術に比較して間欠発振周波数fIの分布は分散し、ドレイン電流IDのピーク値は変化し、かつトランス1の音圧強度のピーク値は低下する。従って、従来技術に比較してトランス音が低減される。なお、本実施形態では、コンデンサ55を低周波発振回路6023内に設けたが、本発明はこれに限られず、制御回路900の外部に設けてもよい。これにより、スイッチング電源装置の仕様に応じて、間欠発振周波数fIを制御回路900の外部で調整できる。また、本実施形態では、間欠発振制御時に、低周波発振回路6023からの三角波信号OSCを用いて間欠発振制御信号Enableを発生したが、本発明はこれに限られず、カウントアップ回路からの離散的な発振信号などの任意の発振信号を用いて間欠発振制御信号Enableを発生すればよい。第6の実施形態の第1の変形例.図43は、本発明の第6の実施形態の第1の変形例に係る間欠発振制御回路602gの回路図である。図43において、本変形例に係る間欠発振制御回路602gは、第6の実施形態に係る間欠発振制御回路602fに比較して、周期信号PSを定電流I45に加算したことを特徴としている。従って、コンデンサ55の充放電電流が周期信号PSに従って変化するので、三角波信号OSCの傾きが周期信号PSに従って変化する。すなわち、間欠発振制御回路602gは、周期信号PSに従って三角波信号OSCの時間に対する電圧変化率を変調する。このため、間欠発振制御信号Enableのハイレベルの期間長発振期間の期間長とローレベルの期間長停止期間の期間長とが変化する。本変形例は、第6の実施形態と同様の効果を奏する。第6の実施形態の第2の変形例.図44は、本発明の第6の実施形態の第2の変形例に係る間欠発振制御回路602hの回路図である。図44において、本変形例に係る間欠発振制御回路602hは、第6の実施形態に係る間欠発振制御回路602fに比較して、周期信号PSを定電流I52に加算したことを特徴としている。従って、pMOSトランジスタ56がオンしているときに比較器54の反転入力端子に入力される電圧は周期信号PSに従って変化する。この結果、周期信号PSに従って三角波信号OSCの上限値は変化する。すなわち、周期信号PSに従って、三角波信号OSCの上限値は変調される。本変形例は、第6の実施形態と同様の効果を奏する。第6の実施形態の第3の変形例.図45は、本発明の第6の実施形態の第3の変形例に係る間欠発振制御回路602iの回路図である。図45において、本変形例に係る間欠発振制御回路602hは、第6の実施形態に係る間欠発振制御回路602fに比較して、低周波発振回路6023に代えて低周波発振回路6023Aを備えた点が異なる。低周波発振回路6023Aは、低周波発振回路6023に比較して、nMOSトランジスタ161及び163と、インバータ162と、抵抗160とをさらに備え、pMOSトランジスタ56を備えていない点が異なる。図45において、nMOSトランジスタ163は、定電流源51と抵抗53との間の接続点と、比較器54の反転入力端子との間に接続される。また、nMOSトランジスタ161は、定電流源52と接地された一端を有する抵抗160との間の接続点と、比較器54の反転入力端子との間に接続される。さらに、比較器54からの出力信号はnMOSトランジスタ161のゲートに出力されるとともに、インバータ162を介してnMOSトランジスタ163のゲートに出力される。そして、周期信号PSは定電流I52に加算される。ここで、定電流源51と抵抗53との間の接続点の電圧は、定電流源52と抵抗160との間の接続点の電圧より高くなるように設定されている。従って、本変形例によれば、nMOSトランジスタ161がオンしているときに比較器54の反転入力端子に入力される電圧は周期信号PSに従って変化する。この結果、周期信号PSに従って三角波信号OSCの下限値は変化する。すなわち、周期信号PSに従って、三角波信号OSCの下限値は変調される。本変形例は、第6の実施形態と同様の効果を奏する。第7の実施形態.図46は、本発明の第7の実施形態に係る制御回路700を備えたスイッチング電源装置の構成を示すブロック図であり、図47は、図46のスイッチング制御回路204aの回路図である。図46において、本実施形態に係るスイッチング電源装置は、第1の実施形態に係るスイッチング電源装置に比較して、制御回路200に代えて制御回路700を備え、ドレイン電流検出抵抗3を備えない点が異なる。上述した各実施形態において、制御回路200,300,400,400A,500,600及び900は、出力電圧Vout及びドレイン電流IDに基づいてスイッチング素子2のスイッチング動作を制御する電流モードのパルス幅変調制御を行った。これに対して、本実施形態に係る制御回路700は、出力電圧Voutに基づいてスイッチング素子2のスイッチング動作を制御する電圧モードのパルス幅変調制御を行う。図46において、制御回路700は、フィードバック信号制御回路201と、周期信号発生回路207aと、間欠発振制御回路202と、スイッチング制御回路204aとを備えて構成される。フィードバック信号制御回路201は、第1の実施形態と同様にフィードバック制御信号EAOを発生して間欠発振制御回路202及びスイッチング制御回路204aに出力する。また、間欠発振制御回路202は、第1の実施形態と同様に間欠発振制御信号Enableを発生してスイッチング制御回路204aに出力する。さらに、周期信号発生回路207aは、第1の実施形態と同様に周期信号PSを発生してスイッチング制御回路204aに出力する。また、図47において、スイッチング制御回路204aは、三角波信号S7071を発生する発振回路7071と、オペアンプ71と、抵抗72と、比較器750と、アンドゲート751とを備えて構成される。発振回路7071は、所定の定電流I701,I707及びI708をそれぞれ出力する定電流源701,707及び708と、インバータ706と、比較器710と、抵抗709と、コンデンサ711と、pMOSトランジスタ702,703及び712と、カレントミラー回路を構成するnMOSトランジスタ704及び705とを備え、図6の低周波発振回路2071と同様に構成される。三角波信号S7071は、入力信号S750iaとして比較器750の反転入力端子に入力される。また、フィードバック制御信号EAOは、オペアンプ71によりインピーダンス変換されて抵抗72に出力される。一方、周期信号PSは、電流信号として抵抗72に流れる。従って、フィードバック制御信号EAOに対応する信号に、周期信号PSが加算され、加算結果の信号は比較器750の非反転入力端子に入力信号S750naとして入力される。さらに、図47において、間欠発振制御信号Enableはアンドゲート751の第1の入力端子に入力され、比較器750からの出力信号はアンドゲート751の第2の入力端子に入力される。そして、アンドゲート751からの出力信号は、スイッチング制御信号SCとして出力端子OUTを介してスイッチング素子2のゲートに出力される。従って、本実施形態によれば、スイッチング制御回路204aは、周期信号PSに従ってフィードバック制御信号EAOを変調することにより入力信号S750naを発生することにより、スイッチング制御信号SCを発生するタイミングを変化させる。その結果、スイッチング素子2に流れる電流のピーク値IDPが変化するので、間欠発振周波数fIの分布を分散させることができる。従って、間欠発振制御時に負荷6の変動が比較的小さくても、間欠発振周波数fIの分布は分散し、従来技術に比較して、トランス1からのトランス音が低減される。第7の実施形態の第1の変形例.図48は、本発明の第7の実施形態の第1の変形例に係るスイッチング制御回路204bの回路図である。図48において、本変形例に係るスイッチング制御回路204bは、第7の実施形態に係るスイッチング制御回路204aに比較して、比較器750の非反転入力端子に入力される入力信号S705nbの発生方法が異なる。図48において、スイッチング制御回路204bは、発振回路7071と、比較器750と、アンドゲート751と、所定の定電流I74及びI75をそれぞれ出力する定電流源74及び75と、抵抗76と、比較器77と、インバータ78と、例えばnMOSトランジスタ又はトランスミッションゲート回路であるスイッチ79及び80とを備えて構成される。ここで、比較器750の非反転入力端子に接続された回路は、図12の比較器73の反転入力端子に接続された回路と同一であり、図12の比較器73の反転入力端子に入力される入力信号S73ibと同一の入力信号S750nbが比較器750の非反転入力端子に入力される。本変形例によれば、通常動作時は、スイッチ80がオンし、比較器750において三角波信号S7071はフィードバック制御信号EAOと比較されるので、スイッチング制御回路204bは、周期信号PSの影響を受けることなく、スイッチング制御信号SCを発生する。このため、第7の実施形態に比較して、通常動作時のドレイン電流ピーク値IDPは周期信号PSの影響を受けないので、フィードバック制御が不安定になる可能性がない。また、間欠発振制御時は、スイッチ79がオンし、比較器750において三角波信号S7071は、周期信号PSに定電流I74及びI75を加算した電流に抵抗76の抵抗値を乗じた電圧VJと比較される。従って、比較器750の非反転入力端子に入力される入力信号S750nbの電圧レベルの下限値限界値である。は電圧VJに設定され、これにより、ドレイン電流ピーク値IDPには電圧VJに対応する下限値が設定される。さらに、電圧VJは周期信号PSと同様に変化するすなわち、周期信号PSに従って電圧VJは変調されるので、周期信号PSに従ってドレイン電流ピーク値IDPの下限値は変調される。従って、本変形例によれば、周期信号PSに従って間欠発振制御時のスイッチング素子2のドレイン電流ピーク値IDPの下限値が変調されるので、例えば、スイッチング電源装置の待機状態において負荷6の変動が小さいときにも第1の実施形態と同様に間欠発振周波数fIの分布は分散し、従来技術に比較して電源効率を悪化させることなくトランス1からのトランス音を低減できる。さらに、第7の実施形態に比較して、通常動作時のドレイン電流ピーク値IDPは周期信号PSの影響を受けないので、フィードバック制御が不安定になる可能性がない。第7の実施形態の第2の変形例.図49は、本発明の第7の実施形態の第2の変形例に係るスイッチング制御回路204cの回路図である。図49において、本変形例に係るスイッチング制御回路204cは、第7の実施形態に係るスイッチング制御回路204aに比較して、フィードバック制御信号EAOを入力信号S750ncとして比較器750の非反転入力端子に入力し、周期信号PSを定電流I707に加算した点が異なる。図49において、周期信号PSは定電流源707からの定電流I707に加算されるので、pMOSトランジスタ712がオンしているとき及びオフしているときに比較器710の反転入力端子に入力される電圧は、周期信号PSに従って変化する。この結果、周期信号PSに従って三角波信号S7071の上限値及び下限値は変化する。すなわち、周期信号PSに従って、三角波信号S7071の上限値及び下限値は変調される。従って、スイッチング制御信号SCのハイレベルの期間長スイッチング素子2がオンする期間の期間長とローレベルの期間長スイッチング素子2がオフする期間の期間長とが変化する。従って、間欠発振周期TIは、周期信号PSに従って変化する。本実施形態は、第7の実施形態と同様の効果を奏する。なお、本実施形態において、スイッチング制御回路204cは、周期信号PSに従って、三角波信号S7071の上限値及び下限値を変調したが、本発明はこれに限られない。例えば、周期信号PSを定電流I708に加算することにより、周期信号PSに従って、三角波信号S7071の上限値のみを変調してもよい。また、周期信号PSに従って、三角波信号S7071の下限値のみを変調してもよい。この場合、比較器710の反転入力端子に入力される第1の基準電圧を設定するための定電流源及び抵抗の第1の直列接続回路と、第1の基準電圧より高い第2の基準電圧を設定するための定電流源及び抵抗の第2の直列接続回路と、比較器710からの出力信号に応答して第1の基準電圧又は第2の基準電圧を比較器710の反転入力端子に入力するためのスイッチ回路とを設け、第1の直列接続回路の定電流源と抵抗との間の接続点に周期信号PSを出力すればよい例えば、図45の比較器54の反転入力端子に接続された回路は、以上説明した構成と同様の構成を有する。。第7の実施形態の第3の変形例.図50は、本発明の第7の実施形態の第3の変形例に係るスイッチング制御回路204dの回路図である。図50において、本変形例に係るスイッチング制御回路204dは、第7の実施形態に係るスイッチング制御回路204aに比較して、フィードバック制御信号EAOを入力信号S750ndとして比較器750の非反転入力端子に入力し、周期信号PSを定電流I701に加算した点が異なる。従って、コンデンサ711の充放電電流が周期信号PSに従って変化するので、三角波信号S7071の傾きが周期信号PSに従って変化する。すなわち、スイッチング制御回路204dは、周期信号PSに従って三角波信号S7071の時間に対する電圧変化率を変調する。こ従って、スイッチング制御信号SCのハイレベルの期間長スイッチング素子2がオンする期間の期間長とローレベルの期間長スイッチング素子2がオフする期間の期間長とが変化する。従って、間欠発振周期TIは、周期信号PSに従って変化する。本実施形態は、第7の実施形態と同様の効果を奏する。第7の実施形態の第4の変形例.図51は、本発明の第7の実施形態の第4の変形例に係るスイッチング制御回路204eの回路図である。本変形例に係るスイッチング制御回路204eは、第7の実施形態に係るスイッチング制御回路204aに比較して、フィードバック制御信号EAOを入力信号S750neとして比較器750の非反転入力端子に出力し、比較器750とアンドゲート751との間に遅延回路6021を挿入した点が異なる。図51において、スイッチング制御回路204eは、発振回路7071と、比較器750と、遅延回路6021と、インバータ43及び44と、アンドゲート751とを備えて構成される。ここで、発振回路7071からの三角波信号S7071は、入力信号S750ieとして比較器750の反転入力端子に入力され、フィードバック制御信号EAOは入力信号S750neとして比較器750の非反転入力端子に入力される。比較器750からの出力信号は、インバータ43と、図37の遅延回路6021と同様に構成された遅延回路6021と、インバータ44とを介してアンドゲート751に出力される。また、定電流源38からの定電流I38に周期信号PSが加算されてpMOSトランジスタ39のソースに出力される。次に、スイッチング制御回路204eの動作を説明する。比較器750から、スイッチング素子2をオンするためのハイレベルの出力信号が出力されると、pMOSトランジスタ39がオンし、定電流I82に周期信号PSに対応する電流を加算した充電電流がコンデンサ41に流れ、インバータ42からの出力信号が反転すると、ハイレベルの出力信号がインバータ74から出力される。すなわち、間欠発振制御信号Enableの電圧レベルがハイレベルのとき、比較器750からの出力信号の電圧レベルがローレベルからハイレベルに変化した後、コンデンサ41の容量及び充電電流に対応する遅延時間だけ遅延した後に、ハイレベルのスイッチング制御信号SCが出力される。このため、三角波信号S7071の電圧レベルがフィードバック制御信号EAOの電圧レベル未満になった後、上述した遅延時間だけスイッチング素子2のオフ状態が継続した後、スイッチング素子2はオンする。図51において、コンデンサ41の充電電流は周期信号PSに従って変化するので、遅延回路6021の遅延時間も周期信号PSに従って変化する。すなわち、周期信号PSに従って遅延回路6021の遅延時間は変調される。従って、間欠発振制御時に、スイッチング素子2のオン期間の開始タイミングが周期信号PSに従って変化するので、間欠発振周期TIは、周期信号PSに従って変化する。本変形例は第7の実施形態と同様の効果を奏する。第7の実施形態の第4の変形例.図52は、本発明の第7の実施形態の第5の変形例に係るスイッチング制御回路204fの回路図である。図52において、本実施形態に係るスイッチング制御回路204fは、第7の実施形態の第4の変形例に係るスイッチング制御回路204eに比較して、インバータ43及び44を削除した点が異なる。図52において、比較器750から、スイッチング素子2をオフするためのローレベルの出力信号が出力されると、pMOSトランジスタ39がオンし、定電流I82に周期信号PSに対応する電流を加算した充電電流がコンデンサ41に流れ、インバータ42からの出力信号が反転すると、ハイレベルの出力信号がインバータ74から出力される。すなわち、間欠発振制御信号Enableの電圧レベルがハイレベルのとき、比較器750からの出力信号の電圧レベルがハイレベルからローレベルに変化した後、コンデンサ41の容量及び充電電流に対応する遅延時間だけ遅延した後に、ローレベルのスイッチング制御信号SCが出力される。このため、三角波信号S7071の電圧レベルがフィードバック制御信号EAOの電圧レベルより高くなった後、上述した遅延時間だけスイッチング素子2のオン状態が継続した後、スイッチング素子2はオフする。図52において、コンデンサ41の充電電流は周期信号PSに従って変化するので、遅延回路6021の遅延時間も周期信号PSに従って変化する。すなわち、周期信号PSに従って遅延回路6021の遅延時間は変調される。従って、間欠発振制御時に、スイッチング素子2のオン期間の終了タイミングが周期信号PSに従って変化するので、間欠発振周期TIは、周期信号PSに従って変化する。本変形例は第7の実施形態と同様の効果を奏する。第8の実施形態.図53は、本発明の第8の実施形態の第5の変形例に係る制御回路800を備えたスイッチング電源装置の構成を示すブロック図である。図53において、本実施形態に係るスイッチング電源装置は、第7の実施形態に係るスイッチング電源装置図46参照。に比較して、制御回路700に代えて制御回路800を備えた点が異なる。また。制御回路800は、制御回路700に比較して、スイッチング制御回路204aに代えてスイッチング制御回路204gを備え、間欠発振制御回路202に代えて第5の実施形態及びその変形例に係る間欠発振制御回路602a,602b,602c,602d又は602eを備えたことを特徴とする。図53において、スイッチング制御回路204gは、三角波信号S7071を発生する発振回路7071と、比較器750と、アンドゲート751とを備えて構成される。フィードバック制御回路201は、フィードバック制御信号EAOを発生して間欠発振制御回路路602a,602b,602c,602d又は602eと、比較器750の非反転入力端子とに出力する。また、発振回路7071は、三角波信号S7071を比較器750の反転入力端子に出力する。比較器750からの出力信号は、アンドゲート751の第1の入力端子に出力される。一方、周期信号発生回路207aは、周期信号PSを発生して間欠発振制御回路602a,602b,602c,602d又は602eに出力する。そして、間欠発振制御回路602a,602b,602c,602d又は602eは、間欠発振制御信号Enableを発生してアンドゲート751の第2の入力端子に出力する。アンドゲート751からの出力信号は、スイッチング制御信号SCとして出力端子OUTを介してスイッチング素子2のゲートに出力される。本実施形態は、第5の実施形態及びその各変形例と同様の効果を奏する。なお、第1の実施形態の第4の変形例において、スイッチング素子2に流れる電流のピーク値IDPの変化量を、出力電圧が低くなるほどすなわち、出力電力が大きくなるほど、小さくなるように制御したが、第1の実施形態の他の変形例、第2~第4の実施形態及びその変形例、ならびに第7の実施形態及びその変形例において、スイッチング素子2に流れる電流のピーク値IDPの変化量を、出力電圧が低くなるほどすなわち、出力電力が大きくなるほど、小さくなるように制御してもよい。また、第4の実施形態において、スイッチング素子2に流れる電流のピーク値IDPを、発振期間の開始タイミングから所定の遅延時間の間にのみ変化したが、本発明はこれに限られず、第1~第3、第7の実施形態及びその変形例において、スイッチング素子2に流れる電流のピーク値IDPを、発振期間の開始タイミングから所定の遅延時間の間にのみ変化してもよい。もしくは、第1~第3、第7の実施形態及びその変形例において、スイッチング素子2に流れる電流のピーク値IDPを、発振期間の開始タイミングから、スイッチング素子2が所定の回数だけオンオフ制御されるタイミングまでの期間において変化してもよい。さらに、以上説明した第1~第3の実施形態及び各変形例並びに第5の実施形態~第8の実施形態及び各変形例において、所定のパターン信号を周期信号周波数fCで繰り返すことにより、各周期期間内の周波数と、振幅の極大値と、振幅の極小値とがそれぞれ一定であるように周期信号PSを発生する周期信号発生回路207a,207b,307,407a,又は407bを用いたが、本発明はこれに限られず、周期信号発生回路207a,207b,307,407a,407b及び507のうちのいずれか1つの周期信号発生回路を用いればよい。このとき、第1の実施形態において説明したように、周期信号発生回路207a,207b,307,407a,又は407bを用いる場合は、周期信号周波数fCは間欠発振周波数fIよりも低い周波数に設定され、もしくは、間欠発振周波数fIよりも高くかつ間欠発振周波数fIの整数倍以外の周波数に設定され、周期信号PSの間欠発振制御信号Enableに対する位相差は、間欠発振周波数fIの分布が分散するように設定される。また、第4の実施形態に係る周期信号発生回路507を用いる場合には、周期信号周波数fC及び周期信号PSの間欠発振制御信号Enableに対する位相差に対する制約はない。第9の実施形態.図54は、本発明の第9の実施形態に係る周期信号発生回路607aの回路図である。以上説明した第1~第8の実施形態及びその変形例において、周期信号発生回路207a,207b,307,407a,407b又は507に代えて、本実施形態に係る周期信号発生回路607aを用いてもよい。図54において、周期信号発生回路607aは、所定の定電流I6072,I6073,I6074,I6075及びI6076をそれぞれ出力する定電流源6072,6073,6074,6075,6076と、定電流源6072,6073,6074,6075,6076にそれぞれ接続されたソースを有するpMOSトランジスタ6092,6093,6094,6095,6096と、互いに直列に接続されたDフリップフロップFF0,FF1,FF2及びFF3と、セレクタ6071とを備えて構成される。図54において、間欠発振制御信号Enableは、DフリップフロップFF0のクロック入力端子に入力され、DフリップフロップFF0からの出力信号は、DフリップフロップFF1のクロック入力端子と、pMOSトランジスタ6092及び6094の各ゲートに出力される。また、DフリップフロップFF1からの出力信号は、DフリップフロップFF2のクロック入力端子と、pMOSトランジスタ6093及び6095の各ゲートに出力される。さらに、DフリップフロップFF2からの出力信号は、DフリップフロップFF3のクロック入力端子と、pMOSトランジスタ6096のゲートに出力される。またさらに、DフリップフロップFF2からの出力信号はセレクタ6071に出力される。pMOSトランジスタ6092及び6093に流れる電流は加算され、加算後の電流信号Iaはセレクタ6071に出力される。また、pMOSトランジスタ6094,6095及び6096に流れる電流は加算され、加算後の電流信号Ibはセレクタ6072に出力される。セレクタ6071は、DフリップフロップFF3からの出力信号に従って、電流信号Ia及びIbのうちの一方の電流を選択し、選択された電流信号Ia又はIbを周期信号PSとして出力する。なお、電流比I6072:I6073:I6074:I6075:I6076は、電流信号Ia及びIbの各周波数が間欠発振周波数fIの半分及び整数倍以外の周波数になるように設定される。従って、周期信号発生回路607aは、所定の規則的なパターン信号を所定の周期信号周波数fCで繰り返すことにより振幅の極大値及び極小値がそれぞれ一定な状態であるように周期信号PSを発生する。具体的には上述したパターン信号は、増加して減少する電流信号Iaに対応する第1の周期パターンと、増加して減少する電流信号Ibに対応する第2の周期パターンとを含み、第1の周期パターンの期間長と第2の周期パターンの期間長とは互いに異なる。すなわち、周期信号PSの各周期期間内において、周波数は変化する。従って、本実施形態によれば第1の周期パターンに対応する信号を用いて間欠発振周波数fIの分布を分散させ、かつ第2の周期パターンに対応する信号を用いて間欠発振周波数fIの分布を分散させることができる。このため、周期信号周波数fC及び周期信号PSの間欠発振制御信号Enableに対する位相差に対して制約を設けることなく、間欠発振周波数fIの分布を分散させ、従来技術に比較してトランス1からのトランス音を低減できる。なお、電流信号Iaの周波数と電流信号Ibの周波数がともに間欠発振周波数fIの半分又は整数倍であり、かつ電流信号Ia及びIb間の位相差が間欠発振周波数fIの分布分散させることができる位相差ではない場合は、間欠発振周波数fIの分布を分散させることはできないので、電流比I6072:I6073:I6074:I6075:I6076は、電流信号Ia及びIbの各周波数及び位相差がこの場合に該当しないように設定される。例えば、本実施形態において、電流比I6072:I6073:I6074:I6075:I6076は、1:2:0.5:1:2に設定される。また、本実施形態において、周期信号発生回路607aは間欠発振制御信号Enableを用いて周期信号PSを発生したが、本発明はこれに限られず、間欠発振制御信号Enableの分周信号、ターンオン制御信号ON、ターンオン制御信号ONの分周信号、図27の低周波発振回路2074からの出力電圧Vb、当該出力電圧Vbの分周信号、図29の全波整流信号SLS又は全波整流信号SLSの分周信号を用いて、周期信号PSを発生してもよい。ただし、出力電圧Vb、出力電圧Vbの分周信号、図29の全波整流信号SLS又は全波整流信号SLSの分周信号を用いる場合は、例えば図64の回路構成のように、バッファ8091及び8092を用いてデジタル信号に変換し、当該デジタル信号を周期信号発生回路607aに入力する。第10の実施形態.図55は、本発明の第10の実施形態に係る周期信号発生回路607bの回路図である。以上説明した第1~第8の実施形態及びその変形例において、周期信号発生回路207a,207b,307,407a,407b又は507に代えて、本実施形態に係る周期信号発生回路607bを用いてもよい。図55において、周期信号発生回路607bは、擬似ランダムパターン発生回路8073と、所定の定電流I6077,I6078,I6079及びI6080をそれぞれ出力する定電流源6077,6078,6079及び6080と、定電流源6077,6078,6079及び6080にそれぞれ接続されたソースを有するpMOSトランジスタ6081,6082,6083及び6084とを備えて構成される。ここで、I6077:I6078:I6079:I6080は、例えば、1:2:4:8に設定される。また、擬似ランダムパターン発生回路8073は、DフリップフロップDFF0,DFF1,DFF2及びDFF3と、エクスクルシブオアゲート8075とを備えて構成され、間欠発振制御信号Enableを入力し、入力された間欠発振制御信号Enableの周期の15倍の周期を有する4ビットの擬似ランダムパターンを発生する。また、図55において、擬似ランダムパターン発生回路8073からの擬似ランダムパターンの各ビットに対応する信号は、pMOSトランジスタ6081,6082,6083及び6084の各ゲートに出力され、pMOSトランジスタ6081,6082,6083及び6084に流れる各電流の和の電流は、周期信号PSとして出力される。従って、周期信号発生回路607bによって発生される周期信号PSは、入力される信号の周期の15倍の周期信号周期TCを有する擬似ランダムパターン信号である。すなわち、周期信号発生回路607bは、擬似ランダムパターン発生回路8073によって発生される所定のランダムパターンを所定の周期信号周波数fCで繰り返すことにより振幅の極大値及び極小値がそれぞれ一定ではない状態で変化するように周期信号PSを発生する。従って、擬似ランダムパターン発生回路8073によって発生される所定のランダムパターンを用いて間欠発振周波数fIの分布を分散させるので、周期信号周波数fC及び周期信号PSの間欠発振制御信号Enableに対する位相差に対して制約を設けることなく、間欠発振周波数fIの分布を分散させ、従来技術に比較してトランス1からのトランス音を低減できる。なお、本実施形態において、周期信号発生回路607bは間欠発振制御信号Enableを用いて周期信号PSを発生したが、本発明はこれに限られず、間欠発振制御信号Enableの分周信号、ターンオン制御信号ON、ターンオン制御信号ONの分周信号、図27の低周波発振回路2074からの出力電圧Vb、当該出力電圧Vbの分周信号、図29の全波整流信号SLS又は全波整流信号SLSの分周信号を用いて、周期信号PSを発生してもよい。ただし、出力電圧Vb、出力電圧Vbの分周信号、図29の全波整流信号SLS又は全波整流信号SLSの分周信号を用いる場合は、例えば図64の回路構成のように、バッファ8091及び8092を用いてデジタル信号に変換し、当該デジタル信号を周期信号発生回路607aに入力する。なお、本実施形態において、擬似ランダムパターン発生回路8073にターンオン制御信号ON、間欠発振制御信号Enable、ターンオン制御信号ONの分周信号又は間欠発振制御信号Enableの分周信号を入力したが、本発明はこれに限られず、図21の周期信号発生回路307又は図24の周期信号発生回路407a等の発振回路からの出力信号を入力してもよい。第11の実施形態.以上説明した第1~第8の実施形態及びその変形例において、周期信号発生回路207a,207b,307,407a,407b又は507からの周期信号PSに代えて、以下に説明する本実施形態及びその変形例に係る変化信号発生回路807a,807b,807c,807d又は807eからの変化信号Jitterを用いてもよい。この場合、詳細後述するように、周期信号周波数fC及び周期信号PSの間欠発振制御信号Enableに対する位相差に対して制約を設けることなく、間欠発振周波数fIの分布を分散させ、従来技術に比較してトランス1からのトランス音を低減できる。図56は、本発明の第11の実施形態に係る変化信号発生回路807aの回路図であり、図57は、図56の変化信号発生回路807aの動作を示すタイミングチャートである。図56において、変化信号発生回路807aは、設定信号発生回路8070aと、セレクタ8074と、パターン信号発生回路8076とを備えて構成される。ここで、パターン信号発生回路8076は、図24の周期信号発生回路407aと同様に構成される。また、設定信号発生回路8070aは、DフリップフロップFF0~FF2を備えた分周回路8071と、DフリップフロップFF3及びFF4を備えた規則パターン発生回路8074とを備えて構成される。ここで、DフリップフロップFF0~FF4は互いに直列に接続される。図56において、間欠発振制御信号Enableは、分周回路8071及びセレクタ8074に出力される。また、分周回路8071は、入力される間欠発振制御信号Enableを分周して、間欠発振制御信号Enableの2倍の周期を有する分周信号Enable2と、間欠発振制御信号Enableの4倍の周期を有する分周信号Enable4と、間欠発振制御信号Enableの8倍の周期を有する分周信号Enable8とを発生し、分周信号Enable2,Enable4及びEnable8をセレクタ8074に出力するとともに、分周信号Enable8を擬似ランダムパターン発生回路8073に出力する。また、規則パターン発生回路8074は、分周信号Enable8を分周して、間欠発振制御信号Enableの16倍の周期を有する変調パターン設定信号sel0と、間欠発振制御信号Enableの32倍の周期を有する変調パターン設定信号sel1とを発生して、セレクタ8074に出力する。セレクタ8074は、変調パターン設定信号sel0及びsel1に従って、間欠発振制御信号Enable、分周信号Enabl2,Enabla4及びEnable8のうちの1つの信号を選択し、選択された信号を周波数制御信号SSとしてパターン信号発生回路8076に出力する。そして、パターン信号発生回路8076は、周波数制御信号SSを用いて変化信号Jitterを発生する。図57に示すように、1対の変調パターン設定信号sel0及びsel1は、間欠発振制御周期TIの32倍の周期を有する周期的な設定信号である。従って、本実施形態に係る変化信号発生回路807aは、周期的な1対の変調パターン設定信号sel0及びsel1に従って、パターン信号発生回路8076によって発生される規則的なパターン信号図25aの周期信号PSに対応する。の周波数を変調することにより、変化信号Jitterを発生する。本実施形態によれば、間欠発振制御周期TIの32倍の各期間内において、変調パターン設定信号sel0及びsel1に従って変化信号Jitterの周波数が変化し、発振期間図57の間欠発振制御信号Enableの電圧レベルがハイレベルの期間毎に変化信号Jitterの振幅が変化するので、間欠発振周波数fIの分布を分散させ、従来技術に比較してトランス1からのトランス音を低減できる。第11の実施形態の第1の変形例.図58は、本発明の第11の実施形態の第1の変形例に係る変化信号発生回路807bの回路図であり、図59は、図58の変化信号発生回路807bの動作を示すタイミングチャートである。図58において、変化信号発生回路807bは、変化信号発生回路807aに比較して、設定信号発生回路8070aに代えて設定信号発生回路8070bを備えたことを特徴としている。図58において、設定信号発生回路8070bは、分周回路8071と、擬似ランダムパターン発生回路8073とを備えて構成される。図58において、間欠発振制御信号Enableは、分周回路8071及びセレクタ8074に出力される。分周回路8071は、入力される間欠発振制御信号Enableを分周して、間欠発振制御信号Enableの2倍の周期を有する分周信号Enable2と、間欠発振制御信号Enableの4倍の周期を有する分周信号Enable4と、間欠発振制御信号Enableの8倍の周期を有する分周信号Enable8とを発生し、分周信号Enable2,Enable4及びEnable8をセレクタ8074に出力するとともに、分周信号Enable8を擬似ランダムパターン発生回路8073に出力する。また、擬似ランダムパターン発生回路8073は、入力された分周信号Enable8の周期の15倍の周期を有する4ビットの擬似ランダムパターンを発生し、DフリップフロップDFF0からの出力信号を変調パターン設定信号sel0としてセレクタ8074に出力するとともに、DフリップフロップDFF1からの出力信号を変調パターン設定信号sel1としてセレクタ8074に出力する。セレクタ8074は、変調パターン設定信号sel0及びsel1に従って、間欠発振制御信号Enable、分周信号Enabl2,Enabla4及びEnable8のうちの1つの信号を選択し、選択された信号を周波数制御信号SSとしてパターン信号発生回路8076に出力する。そして、パターン信号発生回路8076は、周波数制御信号SSを用いて変化信号Jitterを発生する。図59に示すように、1対の変調パターン設定信号sel0及びsel1は、擬似ランダムな設定信号である。すなわち、本変形例に係る変化信号発生回路807bは、擬似ランダムな1対の変調パターン設定信号sel0及びsel1に従って、パターン信号発生回路8076によって発生される規則的なパターン信号の周波数を変調することにより、変化信号Jitterを発生する。本変形例によれば、発振期間図59の間欠発振制御信号Enableの電圧レベルがハイレベルの期間毎に変化信号Jitterの振幅が変化するので、間欠発振周波数fIの分布を分散させ、従来技術に比較してトランス1からのトランス音を低減できる。第11の実施形態の第2の変形例.図60は、本発明の第11の実施形態の第2の変形例に係る変化信号発生回路807cの回路図であり、図61は、図60の変化信号発生回路807cの動作を示すタイミングチャートである。図60において、変化信号発生回路807cは、変化信号発生回路807aに比較して、パターン信号発生回路8076に代えてランダム信号発生回路8072を備えたことを特徴としている。図60において、ランダム信号発生回路8072は、擬似ランダムパターン発生回路8073と、所定の定電流I8076及びI8077をそれぞれ出力する定電流源8076及び8077と、定電流源8076及び8077にそれぞれ接続されたソースを有するpMOSトランジスタ8088及び8099とを備えて構成される。ここで、電流比I8076:I8077は、例えば、1:2に設定される。擬似ランダムパターン発生回路8073は、セレクタ8074からの周波数設定信号SSを用いて4ビットの擬似ランダムパターンを発生し、DフリップフロップDFF0からの出力信号をpMOSトランジスタ8088のゲートに出力するとともに、DフリップフロップDFF1からの出力信号をpMOSトランジスタ8089のゲートに出力する。pMOSトランジスタ8088及び8089に流れる各電流は加算されて、加算後の電流は変化信号Jitterとして出力される。図61に示すように、1対の変調パターン設定信号sel0及びsel1は、間欠発振制御周期TIの32倍の周期を有する周期的な設定信号である。従って、本変形例に係る変化信号発生回路807aは、周期的な1対の変調パターン設定信号sel0及びsel1に従って、ランダム信号発生回路8072によって発生されるランダム信号の周波数を変調することにより、変化信号Jitterを発生する。本変形例によれば、間欠発振制御周期TIの32倍の各期間内において、発振期間図61の間欠発振制御信号Enableの電圧レベルがハイレベルの期間毎に変化信号Jitterの振幅が変化するので、間欠発振周波数fIの分布を分散させ、従来技術に比較してトランス1からのトランス音を低減できる。第11の実施形態の第3の変形例.図62は、本発明の第11の実施形態の第3の変形例に係る変化信号発生回路807dの回路図である。図62において、変化信号発生回路807dは、変化信号発生回路807aに比較して、設定信号発生回路8070aに代えて設定信号発生回路8070cを備えたことを特徴としている。図62において、設定信号発生回路8070cは、分周回路8071と、A/D変換器8090とを備えて構成される。間欠発振制御信号Enableと、分周回路8071からの分周信号Enable2,Enable4及びEnable8とは、セレクタ8074に出力される。また、A/D変換器8090は、図27の低周波発振回路2074からの出力電圧Vb又は図29の全波整流信号SLSを2ビットのデジタル信号に変換し、当該デジタル信号の各ビット値を変調パターン設定信号sel0及びsel1としてセレクタ8074に出力する。従って、1対の変調パターン設定信号sel0及びsel1は、出力電圧Vb又は全波整流信号SLSの周期と同一の周期を有する周期的な設定信号である。従って、本変形例に係る変化信号発生回路807dは、周期的な1対の変調パターン設定信号sel0及びsel1に従って、パターン信号発生回路8076によって発生される規則的なパターン信号の周波数を変調することにより、変化信号Jitterを発生する。本変形例によれば、間欠発振制御周期TIの32倍の各期間内において、発振期間毎に変化信号Jitterの振幅が変化するので、間欠発振周波数fIの分布を分散させ、従来技術に比較してトランス1からのトランス音を低減できる。第11の実施形態の第4の変形例.図63は、本発明の第11の実施形態の第4の変形例に係る変化信号発生回路807eの回路図である。図63において、変化信号発生回路807eは、変化信号発生回路807dに比較して、パターン信号発生回路8076に代えてランダム信号発生回路8072を備えたことを特徴としている。従って、本変形例に係る変化信号発生回路807eは、周期的な1対の変調パターン設定信号sel0及びsel1に従って、ランダム信号発生回路8072によって発生されるランダム信号の周波数を変調することにより、変化信号Jitterを発生する。本変形例によれば、発振期間毎に変化信号Jitterの振幅が変化するので、間欠発振周波数fIの分布を分散させ、従来技術に比較してトランス1からのトランス音を低減できる。第11の実施形態の第5の変形例.図64は、本発明の第11の実施形態の第5の変形例に係る設定信号発生回路807dの回路図である。図64において、設定信号発生回路8070dは、インバータ8091及び8092と、互いに直列に接続されたDフリップフロップFF5及びFF6とを備えて構成される。図27の低周波発振回路2074からの出力電圧Vb又は図29の全波整流信号SLSは、インバータ8091及び8092を介してDフリップフロップFF5のクロック入力端子に入力される。そして、DフリップフロップFF5からの出力信号は変調パターン設定信号sel0として出力されるとともに、DフリップフロップFF6のクロック入力端子に入力される。さらに、DフリップフロップFF6からの出力信号は変調パターン設定信号sel1として出力される。本変形例によれば、図27の低周波発振回路2074からの出力電圧Vb又は図29の全波整流信号SLを用いて、周期的に変化する1対の変調パターン設定信号sel0及びsel1を発生できる。なお、DフリップフロップFF5及びFF6からの出力信号を、図63のDフリップフロップDFF0及びDFF1からの出力信号と同様に、pMOSトランジスタ8088及び8089の各ゲートに出力するように構成してもよい。これにより、擬似ランダムな1対の変調パターン設定信号sel0及びsel1を発生できる。第11の実施形態の第6の変形例.図65は、本発明の第11の実施形態の第6の変形例に係る変化信号発生回路807eの回路図であり、図66は、図65の可変遅延回路8091aの回路図である。図65において、本変形例に係る変化信号発生回路807eは、図24の周期信号発生回路407eに比較して、設定信号発生回路8070a,8070b,8070c又は8070dと、Dフリップフロップ118とpMOSトランジスタ122のゲートとの間に挿入された可変遅延回路8091aと、Dフリップフロップ120とpMOSトランジスタ124のゲートとの間に挿入された可変遅延回路8091bとをさらに備えたことを特徴としている。図66において、可変遅延回路8091aは、互いに直列に接続されたDフリップフロップDFF10~DFF15と、セレクタ8074aとを備えて構成される。間欠発振制御信号Enableは、DフリップフロップDFF10~DFF15の各クロック入力端子に入力される。また、Dフリップフロップ118からの出力信号はDフリップフロップDFF10のデータ入力端子と、セレクタ8074aとに入力される。そして、各DフリップフロップDFF10~DFF14からの出力信号は、後段のDフリップフロップDFF11~DFF15のデータ入力端子に入力される。さらに、DフリップフロップDFF11,DFF13,及びDFF15からの各出力信号は、セレクタ8074aに出力される。ここで、DフリップフロップDFF11,DFF13及びDFF15からの各出力信号は、Dフリップフロップ118からの出力信号を、互いに異なる所定の遅延時間だけ遅延させた信号である。セレクタ8074aは、設定信号発生回路8070a,8070b,8070c又は8070dからの変調パターン設定信号sel0及びsel1に従って、Dフリップフロップ118からの出力信号と、DフリップフロップDFF11,DFF13及びDFF15からの各出力信号とのうちの1つの信号を選択し、選択された信号をpMOSトランジスタ122のゲートに出力する。なお、可変遅延回路8091bは、上述した可変遅延回路8091aと同様に構成される。従って、本変形例に係る変化信号発生回路807eは、設定信号発生回路8070a,8070b,8070c又は8070dからの1対の変調パターン設定信号sel0及びsel1に従って、カウントアップ回路2073と、定電流源121及び123と、pMOSトランジスタ122及び124とで構成される周期信号発生回路からの周期信号図25aの周期信号PS参照。の位相を変調することにより、変化信号Jitterを発生する。本変形例は、第11の実施形態の上述した各変形例と同様の効果を奏する。なお、変化信号Jitterの発生回路は、上述した変化信号発生回路807a~807eに限られない。例えば、設定信号発生回路8070a,8070b,8070c又は8070dからの1対の変調パターン設定信号sel0及びsel1に従って、所定のランダム信号の位相を変調することにより、変化信号Jitterを発生してもよい。また、図54の周期信号発生回路607aにおいて、DフリップフロップFF0とpMOSトランジスタ6094との間、DフリップフロップFF1とpMOSトランジスタ6095との間、及びDフリップフロップFF2とpMOSトランジスタ6096との間に、それぞれ図66の可変遅延回路8091aを挿入してもよい。これにより、設定信号発生回路8070a,8070b,8070c又は8070dからの1対の変調パターン設定信号sel0及びsel1に従って、周期信号発生回路607aによって発生される周期信号PSの位相を変調することにより、変化信号Jitterを発生できる。さらに、図55の周期信号発生回路607bにおいて、DフリップフロップDFF0とpMOSトランジスタ6081との間、DフリップフロップDFF1とpMOSトランジスタ6082との間、DフリップフロップDFF2とpMOSトランジスタ6083との間、及びDフリップフロップDFF3とpMOSトランジスタ6084との間に、それぞれ図66の可変遅延回路8091aを挿入してもよい。これにより、設定信号発生回路8070a,8070b,8070c又は8070dからの1対の変調パターン設定信号sel0及びsel1に従って、周期信号発生回路607bによって発生される周期信号PSの位相を変調することにより、変化信号Jitterを発生できる。またさらに、以上説明した第11の実施形態及びその変形例に係る変化信号発生回路807a,807b,807c,807d及び807eは、間欠発振制御信号Enableを用いて変化信号Jitterを発生したが、本発明はこれに限られず、ターンオン制御信号ONを用いて変化信号Jitterを発生してもよい。また、図66の可変遅延回路8091aを、第1~第3の実施形態及び各変形例並びに第5の実施形態~第8の実施形態及び各変形例において、周期信号PSの間欠発振制御信号Enableに対する位相差の制御のために用いてもよい。第12の実施形態.図67は、本発明の第12の実施形態に係る周期信号発生回路907の回路図である。以上説明した第1~第8の実施形態及びその変形例において、周期信号発生回路207a,207b,307,407a,407b又は507に代えて、本実施形態に係る周期信号発生回路607bを用いてもよい。図67において、周期信号発生回路607aは、図54の周期信号発生回路607aに比較して、逓倍器8083と、シフトレジスタ8080,8081,8082とをさらに備えた点が異なる。ここで、電流比I6072:I6073:I6074:I6075:I6076は、例えば、1:2:0.5:1:2に設定される。逓倍器8083は、間欠発振制御信号Enableの周波数を8逓倍することによりクロック信号S8083を発生し、DフリップフロップFF0のクロック入力端子及びシフトレジスタ8080~8082の各クロック入力端子に入力する。図67において、DフリップフロップFF0からの出力信号は、DフリップフロップFF1のクロック入力端子と、pMOSトランジスタ6092のゲートと、シフトレジスタ8080とに出力される。また、DフリップフロップFF1からの出力信号は、DフリップフロップFF2のクロック入力端子と、pMOSトランジスタ6093のゲートと、シフトレジスタ8081とに出力される。さらに、DフリップフロップFF2からの出力信号は、DフリップフロップFF3のクロック入力端子と、シフトレジスタ8082とに出力される。またさらに、DフリップフロップFF2からの出力信号はセレクタ6071に出力される。シフトレジスタ8080,8081及び8082はそれぞれ、DフリップフロップFF0,FF1及びFF2から入力される信号の位相をクロック信号S8083に従って所定の移相量だけ移相して、pMOSトランジスタ6094,6095及び6096の各ゲートに出力する。ここで、シフトレジスタ8080,8081及び8082における移相量は、クロック信号S8083の4クロック分に対応する。pMOSトランジスタ6092及び6093に流れる電流は加算され、加算後の電流信号Iaはセレクタ6071に出力される。また、pMOSトランジスタ6094,6095及び6096に流れる電流は加算され、加算後の電流信号IbAはセレクタ6072に出力される。セレクタ6071は、DフリップフロップFF3からの出力信号に従って、電流信号Ia及びIbAのうちの一方の電流を選択し、選択された電流信号Ia又はIbAを周期信号PSとして出力する。図68は、図67の周期信号発生回路907の動作を示すタイミングチャートである。図68には、参考のために、シフトレジスタ8080~8082がないときの電流信号IbAも示した。図68に示すように、電流信号Iaは間欠発振制御周期TIの2倍の周波数を有し、電流信号IbAは間欠発振制御周期TIと同一の周波数を有する。第1の実施形態において図11B及び図11Dを参照して説明したように、周期信号PSが、周期信号PSの各周期期間内の周波数と、振幅の極大値と、振幅の極小値とがそれぞれ一定であるように生成されたときは、周期信号周波数fCを間欠発振周波数fIの整数倍に設定すると、間欠発振周波数fIの分布は分散しない。例えば、図68の電流信号Ia又はIbAを周期信号PSとして用いると、間欠発振制御信号Enableの各立ち上がりタイミングにおける周期信号PSの振幅が一定になるので、間欠発振周波数fIは一定になり分散しない。同様に、図67においてシフトレジスタ8080~8082がないときの電流信号IbAを周期信号PSとして用いると、間欠発振制御信号Enableの各立ち上がりタイミングにおける周期信号PSの振幅が一定になるので、間欠発振周波数fIは一定になり分散しない。一方、本実施形態によれば、電流信号Iaと電流信号IbAとの間の位相差をシフトレジスタ8080~8082を用いて調整するので、間欠発振制御信号Enableの各立ち上がりタイミングにおける周期信号PSの振幅が変化し、その結果ドレイン電流ピーク値IDPが変化し、間欠発振周波数fIの分布を分散させることができる。なお、本実施の形態において、周期信号PSは、周期信号PSの各周期期間内の振幅の極大値と、振幅の極小値とがそれぞれ一定であり、かつ周期信号PSの各周期期間において間欠発振周波数fIと同一の周波数を有する電流信号IbAと間欠発振周波数fIの2倍の周波数を有する電流信号Iaとが順次生成されるように生成されたが、本発明はこれに限られない。周期信号PSが、周期信号PSの各周期期間内の振幅の極大値と、振幅の極小値とがそれぞれ一定であり、かつ周期信号PSの各周期期間において間欠発振周波数fIの半分又は整数倍の互いに異なる周波数を有する複数の信号が順次生成されるように生成されたとき、上記各周期期間内の複数の信号間の位相差を、間欠発振周波数fIの分布が分散するように設定すればよい。第13の実施形態.図69は、本発明の第13の実施形態に係るスイッチング電源装置の構成を示すブロック図である。図69において、本実施形態に係るスイッチング電源装置は、図1の第1の実施形態に係るスイッチング電源装置に比較して、入出力変換回路10に代えて入出力変換回路10Aを備え、出力電圧検出回路4に代えて出力電圧検出回路4Aを備えたことを特徴としている。図69において、入出力変換回路10Aは、トランス1Aと、出力電圧発生回路5とを備えて構成される。また、トランス1Aは、一次巻線1aと、二次巻線1bと、補助巻線1cとを備えて構成される。出力電圧検出回路4Aは、補助巻線1cに誘起された交流電圧を整流した後に平滑化する。ここで、平滑化後の電圧は、出力電圧Voutに対応して変化する。出力電圧検出回路4Aは、平滑化後の電圧に基づいて、出力電圧Voutが所定のしきい値電圧以上であることを検出したとき、出力電圧Voutに対応するフィードバック端子流出電流IFBが制御回路200のフィードバック信号入力端子FBから流出するように、フィードバック信号SFBを発生してフィードバック信号入力端子FBに出力する。本実施形態に係るスイッチング電源装置は、第1の実施形態に係るスイッチング電源装置と同様の効果を奏する。なお、図69において、制御回路200に代えて、他の実施形態及びその変形例に係る制御回路300,400,400A,500,600,700,800,900を用いてもよい。以上説明した実施形態及びその変形例に係るスイッチング電源装置は、フライバック型の入出力変換回路10又は10Aを備えたが、本発明はこれに限られない。図70は、本発明の第1の実施形態に係る制御回路200を降圧チョッパー型のスイッチング電源装置、昇圧チョッパー型のスイッチング電源装置及び極性反転チョッパー型のスイッチング電源装置に適用したときの各構成を示す表である。図70において、各スイッチング電源装置は、インダクタLとコンデンサCとダイオードDとをそれぞれ含む降圧チョッパー型の入出力変換回路10B、昇圧チョッパー型の入出力変換回路10C、又は極性反転チョッパー型の入出力変換回路10Dを備えて構成され、第1の実施形態に係るスイッチング電源装置と同様の効果を奏する。なお、図70の各スイッチング電源装置において、制御回路200に代えて、他の実施形態及びその変形例に係る制御回路300,400,400A,500,600,700,800,900を用いてもよい。また、上記各実施形態及びその変形例において、スイッチング素子2は制御回路200,400,400A,500,600,700,800及び900の外部に設けられたが、本発明はこれに限られない。スイッチング素子2を各制御回路200,400,400A,500,600,700,800及び900の内部に設け、制御回路200,400,400A,500,600,700,800又は900の半導体基板上に集積化してもよい。さらに、上述した各実施形態及びその変形例に係るスイッチング電源装置は軽負荷時に発振期間と停止期間とを交互に繰り返す間欠発振動作を行った。しかしながら、本発明はこれに限られず、パルス幅変調方式、パルス周波数変調方式及び擬似共振方式などのスイッチング制御方式、及び負荷の状態によらずに、間欠発振動作を行うスイッチング電源装置に適用できる。本発明に係るスイッチング電源装置について、実施の形態及びその変形例に基づいて説明したが、本発明は、上述した各実施形態及びその変形例に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。"