第1の変換索引バッファを管理する方法であって、メモリ命令の実行の開始に応答して、前記第1のTLBのエントリに関連付けられた第1のフィールドを、前記エントリの使用を示すようにセットし、第2のフィールドを、前記第1のTLB中の前記エントリが第2のTLB中の対応するエントリに一致することを示すようにセットするステップを含む方法。前記第1のTLB中の前記エントリが、前記第2のTLB中の前記対応するエントリに一致しないことを示すように、前記第2のフィールドをクリアするステップをさらに含む、請求項1に記載の方法。前記メモリ命令の実行を開始した後、前記第2のフィールドがクリアされているとき、前記第1のTLB中の前記エントリを使って変換を実施するステップをさらに含む、請求項1に記載の方法。前記第1のフィールドがセットされている間、前記第1のTLB中の前記エントリが、前記第2のTLB中の前記対応するエントリに一致するように同期されるのを防ぐステップをさらに含む、請求項1に記載の方法。割込みの受取り、前記メモリ命令の前記実行の完了、および前記メモリ命令の前記実行の破棄の少なくとも1つに応答して、前記第1のフィールドをクリアするステップをさらに含む、請求項1に記載の方法。前記第1のフィールドがクリアされており前記第2のフィールドがクリアされているとき、前記第1のTLB中の前記エントリを、前記第2のTLB中の前記対応するエントリに一致するように同期させるステップをさらに含む、請求項1に記載の方法。前記第1のTLBが、前記エントリに関連付けられた複数の第1のフィールドを含み、前記複数の第1のフィールドの各第1のフィールドが、超長命令語パケットの特定のスロットが前記エントリを使っているかどうかを示し、前記VLIWパケットが複数のスロットを含む、請求項1に記載の方法。前記VLIWパケットの第1のスロットが第1のメモリ命令を含み、第2のスロットが第2のメモリ命令を含む、請求項7に記載の方法。前記第1のメモリ命令および前記第2のメモリ命令の一方が実行を完了しないとき、前記第1のメモリ命令および前記第2のメモリ命令の他方が、実行を完了するのを防ぐステップをさらに含む、請求項8に記載の方法。前記第1のメモリ命令および前記第2のメモリ命令がアーキテクチャ上不可分である、請求項8に記載の方法。前記複数の第1のフィールドの少なくとも1つの第1のフィールドが、前記第1のTLB中の前記エントリが前記VLIWパケットの特定の命令によって使われていることを示す場合、前記第1のTLB中の前記エントリの、前記第2のTLB中の前記対応するエントリとの同期を防ぐステップをさらに含む、請求項7に記載の方法。前記第1のフィールドがセットされているときに前記メモリ命令がやり直されると、メモリ命令アドレスと前記第1のTLBの前記エントリとの比較を防ぐステップをさらに含む、請求項1に記載の方法。前記比較を防ぐステップが、前記メモリ命令アドレスと、前記第1のTLB内の仮想アドレスとの比較を防ぐステップを含む、請求項12に記載の方法。前記比較を防ぐステップが、前記仮想アドレスからの仮想アドレスの読出しを防ぐステップをさらに含む、請求項13に記載の方法。少なくとも前記第1のフィールドの値を表す符号化ベクトルを使って前記メモリ命令アドレスを変換することをさらに含む、請求項12に記載の方法。前記対応するエントリを更新し、前記第1のTLBの特定のエントリを識別して、前記対応するエントリに一致するように同期させるステップをさらに含む、請求項1に記載の方法。前記エントリが、前記第1のTLB中の前記特定のエントリを前記第2のTLB中の前記対応するエントリにマップするインデックス番号に基づいて識別される、請求項16に記載の方法。第1の変換索引バッファであって、TLBエントリと、前記TLBエントリに対応する第1のフィールドであって、前記TLBエントリが使用中であるかどうかを示す第1のフィールドと、前記TLBエントリに対応する第2のフィールドであって、前記TLBエントリが第2のTLB中の対応するエントリに一致するかどうかを示す第2のフィールドとを含む第1の変換索引バッファを備える装置。メモリ命令を実行するプロセッサをさらに備え、前記プロセッサが前記第1のTLBを含む、請求項18に記載の装置。前記プロセッサが、第1のスレッドおよび第2のスレッドを処理するように構成されたマルチスレッドプロセッサである、請求項19に記載の装置。前記TLBエントリが前記第1のスレッドに対応し、前記マルチスレッドプロセッサが、前記第1のスレッドに、前記TLBエントリを改変させ、前記第2のスレッドが前記TLBエントリを改変するのを防ぐ、請求項20に記載の装置。前記プロセッサが、前記メモリ命令の実行の開始に応答して、前記第1のフィールドおよび前記第2のフィールドをセットする、請求項19に記載の装置。前記第1のフィールドがセットされるのに応答して、仮想アドレスの読込みを抑制する回路をさらに備える、請求項22に記載の装置。前記プロセッサが、前記メモリ命令の前記実行が完了するまで、前記第1のTLB中の前記TLBエントリが別のメモリ命令に割り振られるのを防ぐ、請求項22に記載の装置。前記プロセッサが、前記第1のフィールドがセットされているとき、前記TLBエントリについての置換え要求をリルートする、請求項22に記載の装置。前記第2のエントリに関連付けられた第1のフィールドがクリアされるのに応答して、前記置換え要求が、前記第1のTLB中の第2のエントリにリルートされる、請求項25に記載の装置。前記第2のTLBがジョイントTLBである、請求項19に記載の装置。前記第1のTLBがマイクロTLBである、請求項19に記載の装置。第1のアドレスを第2のアドレスに変換するための第1の変換情報を記憶するための手段と、前記第1の変換情報を記憶するための前記手段が使用中であるかどうかを示すための手段と、前記第1の変換情報を記憶するための前記手段が、第2の変換情報を記憶するための手段に一致するかどうかを示すための手段とを備える装置。前記第1のアドレスが仮想アドレスであり、前記第2のアドレスがメモリ中の物理アドレスである、請求項29に記載の装置。マイクロTLBエントリを、ジョイントTLB中の対応するエントリに一致するように同期させるマイクロTLBについて説明する。マイクロTLBは、第1のフィールドおよび第2のフィールドを含む。第1のフィールドは、特定のスレッドが、命令の実行中にマイクロTLBエントリを使っているかどうかを示し、第2のフィールドは、マイクロTLBエントリが、ジョイントTLB中の対応するエントリに一致するかどうかを示す。命令の実行中に、第2のフィールドは、ジョイントTLBエントリが変更されているかどうか、およびマイクロTLBエントリがもはやジョイントTLBエントリに一致しないことを示すようにクリアされ得る。ただし、マイクロTLB中のエントリが使用中であるであるとき、第1のフィールドは、マイクロTLBエントリが、更新されたジョイントTLBエントリに一致するように直ちに同期されるのを防ぐようにセットされ得る。命令が実行を完了した後、第1のフィールドは、マイクロTLBエントリがもはや使用されていないことを示すようにクリアすることができ、マイクロTLBが次いで、マイクロTLBエントリを、対応するジョイントTLBエントリに一致するように同期させることを可能にする。特定の実施形態では、第1の変換索引バッファを管理する方法が開示される。この方法は、メモリ命令の実行の開始に応答して、第1のTLBのエントリに関連付けられた第1のフィールドを、エントリの使用を示すようにセットすること、および第2のフィールドを、第1のTLB中のエントリが第2のTLB中の対応するエントリに一致することを示すようにセットすることを含む。第1のTLBはマイクロTLBでよく、第2のTLBは共有TLBでよい。特定の実施形態では、装置は、第1の変換索引バッファを含む。第1のTLBは、TLBエントリを含み、TLBエントリに対応する第1のフィールドおよび第2のフィールドを含む。第1のフィールドは、TLBエントリが使用中であるかどうかを示し、第2のフィールドは、TLBエントリが第2のTLB中の対応するエントリに一致するかどうかを示す。開示する実施形態の少なくとも1つによって与えられる1つの特定の利点は、命令が実行を完了する前にマイクロTLBエントリが変更されることなく、プロセッサがマイクロTLB中の変換エントリに基づいて命令を実行できることである。マイクロTLBエントリは、命令の実行中は不変のままなので、プロセッサは、マイクロTLB中のTLBエントリにアクセスするとき、ミスを受け取ることなく、命令の実行を完了することができる。プロセッサはしたがって、変換を必要とするVLIWパケット中の命令すべてに関して第1のフィールドがセットされた後、消失TLBエントリエラーを受け取ることなく、複数の命令すべての実行が完了されるという要件を有する複数の命令を含む超長命令語パケットを受け取り、処理することができる。開示する実施形態の少なくとも1つによって与えられる別の特定の利点は、メモリ命令が、変換の別の出力を求めるとき、マイクロTLBが、メモリ命令のアドレスと、マイクロTLBの変換エントリとの新たな比較を実施することなく、変換を出力し得ることである。この場合、マイクロTLBは、メモリ命令の変換中に比較をスキップすることによって、電力消費を削減し得る。本開示の他の態様、利点、および特徴は、以下のセクション、すなわち、図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む、本出願全体の検討後に明らかになろう。図1を参照すると、変換索引バッファを同期させるシステム100が示されている。システム100は、第1の変換索引バッファ108および第2のTLB106を含むプロセッサ102を含む。第2のTLB106は、プロセッサ102の複数のスレッドによって共有されるエントリを含むジョイントTLBでよい。第1のTLB108は、特定のスレッドの独占的使用のために第2のTLB106からコピーされたエントリを含むマイクロTLBでよい。たとえば、プロセッサ102は、各スレッド用にマイクロTLBを含み得る。プロセッサ102は、第1のTLB108中の変換エントリ112を、第2のTLB106中の対応する変換エントリ110に一致するように同期させることができる。第1のTLB108は、変換エントリ112が使用中であるかどうかを示す第1のフィールド114と、変換エントリ112が、第2のTLB106中の対応する変換エントリ110に一致するかどうかを示す第2のフィールド116とを含む。プロセッサ102は、第1のアドレス140を受け取り、メモリ104の第2のアドレス142に変換するように構成され得る。たとえば、第1のアドレス140は仮想ページ番号でよく、第2のアドレス142は物理ページ番号でよい。変換を実施するのに使われる情報は、ジョイントTLB中に変換エントリとして記憶することができる。たとえば、変換エントリ110は、特定のVPNを対応するPPNにマップすることができる。プロセッサ102は、マイクロTLBが変換エントリ110のコピーを含むかどうか判断するように構成され得る。この判断に基づいて、プロセッサ102は、第1のTLB108の変換エントリ112を、第2のTLB106の変換エントリ110に一致するように同期させることができる。プロセッサ102は、第1のTLB108の変換エントリ112を使って、第1のアドレス140から第2のアドレス142への変換を実施するように構成され得る。たとえば、特定のスレッドがメモリ命令118を実行中であるとき、プロセッサ102は、特定のスレッドに対応するマイクロTLBを使って、変換を実施することができる。プロセッサ102は、第1のTLB108の変換エントリ112が使用中かどうかを追跡するように構成され得る。プロセッサ102が変換エントリ112を使って第1のアドレス140の変換を実施済みであり、メモリ命令118の実行を開始済みであるが、メモリ命令118の実行を完了していないとき、変換エントリ112は使用中であり得る。この場合、第1のTLB108の第1のフィールド114は、プロセッサ102の特定のスレッドが変換エントリ112を使用中であることを示すように、プロセッサ102によってセットされ得る。メモリ命令118が実行を完了すると、プロセッサ102は、第1のTLB108の変換エントリ112がもはや使用中でないことを示すように、第1のフィールド114をクリアすることができる。さらに、第1のフィールド114は、メモリ命令118の実行が破棄され、またはメモリ命令118の実行中にプロセッサ102が割込み160を受け取ったときにクリアされ得る。プロセッサ102は、第1のTLB108の変換エントリ112が、メモリ命令118の実行が完了するまで別のメモリ命令に割り振られるのを防ぐように構成され得る。たとえば、第1のフィールド114がセットされているとき、プロセッサ102は、変換エントリ112が別のメモリ命令に専用になるのを防げばよい。この場合、第1のフィールド114がセットされている間にプロセッサ102が変換エントリ112についての置換え要求を受け取ると、プロセッサ102は、置換え要求を、第1のTLB108中の第2のエントリにリルートする。第2のエントリは、セットされていない対応する第1のフィールドを有し得る。したがって、変換エントリ112が特定のメモリ命令に割り振られると、変換エントリ112は、メモリ命令118が実行を完了するまで、変更を防止され得る。プロセッサ102は、メモリ命令118が実行中の間、第2のTLB106の変換エントリ110を更新または削除するように構成され得る。たとえば、メモリ命令118の実行中にプロセッサ102の第2のスレッドが第1のTLB変換エントリ112を使っている間、プロセッサ102の第1のスレッドは、第2のTLB106の変換エントリ110を更新することができる。この場合、第1のTLB108の変換エントリ112は、第2のTLB106中の対応する変換エントリ110と一致しないはずである。プロセッサ102は、変換エントリ112が第2のTLB106中の対応するエントリ110に一致するかどうかを追跡するように構成され得る。たとえば、変換エントリ110が第2のTLB106から第1のTLB108の変換エントリ112にコピーされると、プロセッサ102は、2つの変換エントリ110、112が一致することを示すように第2のフィールド116をセットすることができる。対応する変換エントリ110が更新され、削除され、または他のやり方で変更されると、プロセッサ102は、2つのエントリ110、112が一致しないことを示すように第2のフィールド116をクリアしてよい。プロセッサ102は、第1のTLB108の第1のフィールド114および第2のフィールド116に基づいて、第1のTLB108の変換エントリ112を、第2のTLB106の変換エントリ110に一致するように同期させるように構成され得る。たとえば、命令を実行中の特定のスレッドによって第1のTLB108の変換エントリ112が使用されていることを第1のフィールド114が示すとき、プロセッサ102は、エントリ110、112が一致しないことを第2のフィールド116が示すかどうかに関わらず、変換エントリ112が変更されるのを防ぐように構成され得る。別の例として、第1のTLB108の変換エントリ112が使用されていないことを第1のフィールド114が示すとき、プロセッサ102は、エントリ110、112が一致しないことを第2のフィールド116が示すかどうかに基づいて、変換エントリ112を第2のTLB106中の対応する変換エントリ110と同期させるように構成され得る。第1のフィールド114および第2のフィールド116に基づいて第1のTLB108内の特定のエントリを同期させることによって、プロセッサ102は、変換エントリの使用が完了した後、第1のTLB108中の変換エントリの同期を実施する。第1のTLBエントリ112は、メモリ命令118が実行を完了した後に更新されるので、第1のTLBエントリ112は、メモリ命令118の実行の間、第1のTLB108中に留まる。したがって、第1のTLB変換エントリ112を使用中である、プロセッサ102の特定のスレッドは、メモリ命令118の実行中はTLBミスエラーを受け取らない。TLBミスエラーを防ぐことにより、プロセッサ102およびメモリ104の性能が向上し得る。図2を参照すると、図1の第1の変換索引バッファ108を含むシステム200の特定の実施形態が示されている。第1のTLB108は、1つまたは複数のアドレスが第1のTLB108中の変換エントリに一致するかどうか判断するように構成された比較回路要素240を含み得る。たとえば、第1のTLB108は、超長命令語パケット201からの複数のアドレスを変換するように構成され得る。この場合、第1のTLB108のエントリは、VLIWパケット201の第1のスロット中の第1の命令203およびVLIWパケット201の第2のスロット中の第2の命令207など、VLIWパケット201中の複数の命令に対応し得る。第1の命令203は第1のアドレス205を有し、第2の命令207は第2のアドレス209を有し得る。たとえば、第1の命令203は、第1のアドレス205に記憶されたデータをロードするための命令でよい。アドレスの少なくとも1つが変換エントリ112に一致するという、比較回路要素240による判断に応答して、第1のTLB108は、変換エントリ112を使って、変換アドレス242を生成することができる。この場合、第1のフィールド114は、変換エントリ112が特定の命令によって使用中であることを示すようにセットされ得る。たとえば、第1のフィールド114の第1のスロット260は、変換エントリ112が第1の命令203によって使用中であるかどうかを示し、第1のフィールド114の第2のスロット262は、変換エントリ112がVLIWパケット201の第2の命令207によって使用中であるかどうかを示し得る。第1のスロット260および第2のスロット262の一方が、変換エントリ112が使用中であることを示す場合、変換エントリ112は、第1の命令203、第2の命令207、または両方が実行を完了するまで、第1のTLB108中で不変のままでよい。たとえば、第1のフィールド114のスロットの少なくとも1つが、変換エントリ112が使用中であることを示す場合、変換エントリ112は、更新することができない。変換エントリ112は、たとえば、特定の命令が実行を完了せず、したがってやり直されるとき、使用され続けてよい。この場合、命令に関連付けられたアドレスが第1のTLB108中の変換エントリに一致するかどうかの判断は、迂回してよい。たとえば、第1のフィールド114の第1のスロット260が、変換エントリ112が使用中であることを示すようにセットされているとき、比較回路要素240は、第1のアドレス205を変換エントリ112と比較するのを、252で防止され得る。この場合、第1のTLB108は、第1のフィールド114の第1のスロット260を表す符号化ベクトルを250で使って、第1のアドレス205を変換アドレス242に変換することができる。第1のアドレス205と第1のTLB108中のエントリとの比較を迂回し、代わりに第1のフィールド114を表すベクトルに依拠することによって、第1のTLB108によるアドレスの変換は、より速く、より少ない電力消費で実施することができる。図3は、比較回路要素240の特定の実施形態を含み、比較回路要素240が、メモリアドレスが第1のTLB108内のエントリに一致するかどうか判断し、または判断するのを防止され得る条件についてさらに説明する。図3を参照すると、第1のフィールドおよび第2のフィールドに基づいてアドレスの変換を実施する第1の変換索引バッファ108の特定の実施形態が示されている。第1のTLB108は、複数のスレッドに対応するエントリを含み得る。たとえば、第1のTLB108は、第1のスレッドに関連付けられた第1のエントリ302および第2のエントリ306と、第2のスレッドに関連付けられた第1のエントリ304および第2のエントリ308とを含む。各エントリ302、304、306、308は、第2のフィールド、複数の第1のフィールド、およびメモリアドレスを変換するのに使われる他の情報を含み得る。第1のTLB108は、変換エントリに基づいてメモリアドレスの変換を実施する回路要素を含む。たとえば、第1のTLB108は、第1のTLB108内のエントリの仮想ページ番号を出力するように構成された第1のマルチプレクサ357および第3のマルチプレクサ359を含む。第1のTLB108は、比較回路要素も含む。特定の実施形態では、比較回路要素は、第1の比較器365、第2の比較器366、第3の比較器367、および第4の比較器368を含み得る。比較器365~368は、第1のTLB108中のエントリのVPNを、超長命令語パケット201のアドレスと比較するように構成され得る。第1のTLB108は、VLIWパケット201の特定のアドレスが第1のTLB108のエントリのVPNに一致するとき、物理ページ番号を選択し出力するように構成された第2のマルチプレクサ358、第4のマルチプレクサ360、第5のマルチプレクサ361、第6のマルチプレクサ362、第7のマルチプレクサ363、および第8のマルチプレクサ364をさらに含む。図2で論じたように、第1のTLB108のエントリは、VLIWパケット201の第1のスロット中の第1の命令203およびVLIWパケット201の第2のスロット中の第2の命令207など、VLIWパケット201中の複数の命令に対応し得る。エントリの第1のスロットの第1のフィールドは、特定のエントリが第1のメモリ命令203によって使用中であるかどうかを示し、特定のエントリの第2のスロットの第1のフィールドは、どこでエントリがVLIWパケット201の第2のメモリ命令207によって使用中であるかを示し得る。第1のTLB108の各エントリは、第2のフィールドも含み得る。第2のフィールドは、特定のエントリが、別のTLB中の対応するエントリに一致するかどうかを示し得る。たとえば、第1のTLB108のエントリは、ジョイントTLBのエントリに対応し得る。この場合、ジョイントTLBの特定のエントリが更新または削除されると、第2のフィールドは、第1のTLB108中の対応するエントリが、ジョイントTLB中の対応するエントリに一致するかどうかを示すようにセットまたはクリアされ得る。たとえば、特定のエントリ用の第2のフィールドがセットされているとき、第1のTLB108中のエントリは、対応するジョイントTLBエントリに一致し得る。あるいは、特定のエントリ用の第2のフィールドがクリアされると、ジョイントTLBエントリは変化している可能性があり、したがって、第1のTLB108中のエントリに一致しない。第2のフィールドがクリアであるという判断に応答して、プロセッサは、第1のTLB108中の特定のエントリを、対応するジョイントTLBエントリに一致するように選択的に同期させ得る。第1のTLB108の各エントリは、仮想ページ番号、マスク、キャッシュ可能属性、物理ページ番号、および1つまたは複数の許可を含み得る。VPNは、プログラム中のメモリ命令によって使われるアドレスでよい。マスクは、VPNとともに、VPNに対応するメモリ中のPPNを判断するのに使われ得る。キャッシュ可能属性は、特定のエントリがキャッシュされ得るかどうかを示し得る。許可は、読込み許可インジケータ、書込み許可インジケータ、およびユーザ許可インジケータを含むことができ、これらはそれぞれ、特定のエントリが、読み込み、または書き込むのに使われ得るかどうか、およびエントリに関連付けられた特定のユーザが、エントリを使う許可を受けているかどうかを示す。TLB中のエントリは、第2のTLBのインデックス番号も含み得る。インデックス番号は、図1の第2のTLB106など、別のTLB中の対応するエントリを示し得る。この場合、第2のTLB106中の対応するエントリが更新されると、対応するエントリのインデックス番号は、同期のために第1のTLB108中のエントリを識別するのに使われ得る。第1のスレッドの第1のエントリ302は、第2のフィールド310、第1のスロットの第1のフィールド311、第2のスロットの第1のフィールド312、VPN314、マスク316、キャッシュ可能属性318、PPN319、読込み許可インジケータ320、書込み許可インジケータ321、ユーザ許可インジケータ322、および第2のTLBからのエントリのインデックス番号323などの変形情報を含み得る。第1のTLB108は、第1のスレッドに対応する第2のエントリも含み得る。この場合、第1のスレッドに関連付けられた第2のエントリ306は、変換情報335~345を含み得る。別の例として、第2のスレッドは、変換情報324~334を含む第1のエントリおよび変換情報346~356を含む第2のエントリに関連付けられ得る。比較器365~368は、スレッド選択シグナル383に基づいて、第1のTLB108中のエントリのVPNを出力するように構成され得る。スレッド選択シグナル383は、特定のスレッドがプロセッサによって現在選択されているかどうかを示し得る。たとえば、スレッド選択シグナル383が、第1のスレッドがプロセッサによって実行中であることを示すとき、第1のマルチプレクサ357の出力387は、第1のスレッドの第1のエントリ302のVPN314でよく、第3のマルチプレクサ359の出力388は、第1のスレッドの第2のエントリ306のVPN338でよい。代替的に、スレッド選択シグナル383が、第2のスレッドがプロセッサによって実行中であることを示すとき、第1のマルチプレクサ357の出力387は、第2のスレッドの第1のエントリ304のVPN327でよく、第3のマルチプレクサ359の出力388は、第2のスレッドの第2のエントリ308のVPN349でよい。第1のマルチプレクサ357の出力387は、第1の比較器365および第3の比較器367に送信され得る。第3のマルチプレクサ359の出力388は、第2の比較器366および第4の比較器368に送信され得る。各比較器365~368は、エントリを、VLIWパケット201のアドレスの特定のスロットと比較するように構成され得る。たとえば、第1の比較器365は、第1のTLB108の第1のエントリのアドレスを、VLIWパケット201の第2のメモリ命令207の第2のアドレス209と比較することができる。第2の比較器366は、第1のTLB108の第2のエントリのアドレスを、VLIWパケット201の第2のメモリ命令207の第2のアドレス209と比較することができる。第3の比較器367は、第1のTLB108の第1のエントリのアドレスを、VLIWパケット201の第1のメモリ命令203の第1のアドレス205と比較することができる。第4の比較器368は、第1のTLB108の第2のエントリのアドレスを、VLIWパケット201の第1のメモリ命令203の第1のアドレス205と比較することができる。特定の比較器において一致を検出したことに応答して、比較器の出力が一致を示し得る。たとえば、第1のマルチプレクサ357の出力387がVLIWパケット201の第2のアドレス209に一致すると第1の比較器365が判断すると、第1の比較器365の出力391は論理1になり得る。この場合、第2の比較器366は、第3のマルチプレクサ359の出力388が第2のアドレス209に一致しないので、第2の比較器366の出力392は論理0であり得ると判断し得る。別の例として、第1のマルチプレクサ357の出力387がVLIWパケット201の第1のアドレス205に一致すると第3の比較器367が判断すると、第3の比較器367の出力393は論理1になり得る。この場合、第4の比較器368は、第3のマルチプレクサ359の出力388が第1のアドレス205に一致しないので、第4の比較器368の出力394は論理0であり得ると判断し得る。第5のマルチプレクサ361は、第1のスロットインジケータ386に基づいて、第1のTLB108中のどのエントリが第1のアドレス205に一致するかを示す出力395を生成するように構成され得る。出力395は2ビットでよく、ここで第1のビットは、第1のエントリが選択されているかどうかを示し、第2のビットは、第2のエントリが選択されているかどうかを示す。第1のスロットインジケータ386は、2ビットを含み得る。図3に示す実施形態において、第1のスロットインジケータ386の第1のビットは、第1のエントリ中の第1のスロットの第1のフィールドに対応し、第1のスロットインジケータ386の第2のビットは、第2のエントリ中の第1のスロットの第1のフィールドに対応し得る。第1のビットは、第5のマルチプレクサ361に、第1のエントリの第1のスロットが使用中であるときは論理1の値を選択させ、第1のエントリの第1のスロットが使用中でないときは出力393を選択させ得る。第2のビットは、第5のマルチプレクサ361に、第2のエントリの第1のスロットが使用中であるときは論理1の値を選択させ、第2のエントリの第1のスロットが使用中でないときは出力394を選択させ得る。同様に、出力391および出力392は、2ビット復号化選択を形成する。たとえば、出力391が論理0であり出力392が論理1であるとき、第2のエントリが第8のマルチプレクサ364において選択され得る。代替的に、出力391が論理1であり出力392が論理0であるとき、第1のエントリが第8のマルチプレクサ364において選択され得る。どちらの比較器365、366も第2のアドレス209を第1のエントリまたは第2のエントリ中のVPNに一致させない場合、出力391、392の2ビット復号化選択は00でよく、第1のTLB108に、別のTLBから変換を取り出すことを要求させ得る。出力391、392の11という2ビット復号化選択の組合せは起こり得ない。第6のマルチプレクサ362は、第2のスロットインジケータ385に基づいて、第1のTLB108中のどのエントリが第2のアドレス207に一致するかを示す2ビット出力396を生成するように構成され得る。出力396は2ビットでよく、ここで第1のビットは、第1のエントリが選択されているかどうかを示し、第2のビットは、第2のエントリが選択されているかどうかを示す。第1のスロットインジケータ386は、第1のエントリ中の第2のスロットの第1のフィールドに対応する第1のビットと、第2のエントリ中の第1のスロットの第1のフィールドに対応する第2のビットとを含み得る。第1のビットは、第5のマルチプレクサ361に、第1のエントリの第1のスロットが使用中であるときは論理1の値を選択させ、第1のエントリの第1のスロットが使用中でないときは出力393を選択させ得る。第2のビットは、第5のマルチプレクサ361に、第2のエントリの第1のスロットが使用中であるときは論理1の値を選択させ、第2のエントリの第1のスロットが使用中でないときは出力394を選択させ得る。同様に、出力393および出力394は、2ビット復号化選択を形成する。たとえば、出力393が論理0であり出力394が論理1であるとき、第2のエントリが第7のマルチプレクサ363において選択され得る。代替的に、出力393が論理1であり出力394が論理0であるとき、第1のエントリが第7のマルチプレクサ363において選択され得る。どちらの比較器367、368も第1のアドレス205を第1のエントリまたは第2のエントリ中のVPNに一致させない場合、出力393、394の2ビット復号化選択は00でよく、第1のTLB108に、別のTLBから変換を取り出すよう要求させ得る。出力393、394の11という2ビット復号化選択の組合せは起こり得ない。あるいは、第1のスロットインジケータ386および第2のスロットインジケータ385は、符号化された形をして、エントリ302~308の外に記憶されてよい。たとえば、第1のスロットインジケータ386の第1のビットは、第1のスロットが使用中であるかどうかを示し、第1のスロットインジケータ386の第2のビットは、どのエントリまたは第2のエントリが、使用中である第1のスロットを有するかを示し得る。第1のスロットインジケータ386の第1のビットが、第1のスロットが使用中であることを示し、第2のビットが、使用中である第1のスロットを第1のエントリ302が有することを示すとき、第5のマルチプレクサ361は、出力395の第1のビットとして、1という入力を選択すればよい。この場合、第1のスロットインジケータ386の第2のビットが、第1のエントリの第1のスロットが使用中であることを示すとき、出力395は、第1のエントリが使用中であることも第7のマルチプレクサ363に対して示し得る。代替的に、第1のスロットインジケータ386の第2のビットが、第2のエントリの第1のスロットが使用中であることを示すとき、出力395は、第2のエントリが使用中であることも第7のマルチプレクサ363に対して示し得る。たとえば、第5のマルチプレクサ361は、出力395の第2のビットとして、1という入力を選択すればよい。第5のマルチプレクサ361の出力395は、第7のマルチプレクサ363への入力を選択するのに使うことができる。第7のマルチプレクサ363は、第2のマルチプレクサ358の出力389および第4のマルチプレクサ360の出力390を受け取るように構成され得る。第2のマルチプレクサ358の出力389は、特定のスレッドについての第1のエントリのPPN319、330であり得る。第4のマルチプレクサ360の出力390は、特定のスレッドについての第2のエントリのPPN341、352であり得る。たとえば、第5のマルチプレクサ361の出力395が、第1のスレッドの第1のエントリ302が選択されていることを示すとき、第7のマルチプレクサ363は、第1のスレッドの第1のエントリ302のPPN319を出力397として選択する。別の例として、第5のマルチプレクサ361の出力395が、第2のスレッドの第2のエントリ308が選択されていることを示すとき、第7のマルチプレクサ363は、第2のスレッドの第2のエントリ308のPPN352を選択する。第7のマルチプレクサ363は、選択されたPPNを、さらに処理するためにパイプラインへの出力397として送信するように構成され得る。第6のマルチプレクサ362の出力396は、第8のマルチプレクサ364への入力を選択するのに使うことができる。第8のマルチプレクサ364は、第2のマルチプレクサ358の出力389および第4のマルチプレクサ360の出力390を受け取るように構成され得る。たとえば、第6のマルチプレクサ362の出力396が、第1のスレッドの第1のエントリ302が選択されていることを示すとき、第8のマルチプレクサ364は、第1のスレッドの第1のエントリ302のPPN319を出力398として選択する。別の例として、第6のマルチプレクサ362の出力396が、第2のスレッドの第2のエントリ308が選択されていることを示すとき、第8のマルチプレクサ364は、第2のスレッドの第2のエントリ308のPPN352を選択する。第8のマルチプレクサ364は、選択されたPPNを、さらに処理するためにパイプラインへの出力398として送信するように構成され得る。図1で説明したように、第1のTLB108は、特定のエントリを、第1のTLB108の第1のフィールドおよび第2のフィールドに基づいて、別のTLBの対応するエントリと同期させるように構成され得る。第1のTLB108は、第1のスロットの第1のフィールド311、325、336、347を、それぞれ、入力374、375、376、378に応答してセットし、クリアするように構成され得る。たとえば、第1のエントリ302の第1のスロットの第1のフィールド311は、入力374において高論理シグナルによってセットすることができる。第1のTLB108は、第2のスロットの第1のフィールド312、326、337、348を、それぞれ、入力379~382に応答してセットし、クリアするように構成され得る。たとえば、第1のエントリ302の第2のスロットの第1のフィールド312は、入力379において高論理シグナルによってセットすることができる。第1のTLB108は、第2のフィールド310、324、335、346を、それぞれ、入力370~373に応答してセットし、クリアするように構成され得る。たとえば、対応するエントリ110が第1のエントリ302にコピーされると、第1のTLB108は、入力370において高論理シグナルを適用することによって、第2のフィールド310をセットするように構成され得る。別の例として、第1のエントリ302に対応する第2のTLB106中のエントリ110が変更されると、第2のフィールド310は、入力370において低論理シグナルによってクリアされ得る。動作中に、特定のスレッドが第1のメモリ命令203の実行を始めると、第1のTLB108は、第1のメモリ命令203に関連付けられた第1のアドレス205の変換が、第1のTLB108のエントリに含まれるかどうか判断することができる。第1のTLB108は、第1のアドレス205をエントリのVPNと比較することによって、判断を実施する。第1のTLB108が、エントリが変換を含まないと判断した場合、変換は、図1の第2のTLB106またはメモリ104から取り出され、第1のTLB108のエントリの1つにロードされ得る。たとえば、図1で説明したように、対応するエントリ110は、第2のTLB106から第1のTLB108中の変換エントリ112にコピーされ得る。比較器367~368が、エントリのVPNと第1のメモリアドレス205との間の一致を検出すると、図1のプロセッサ102は、特定のエントリについての第1のスロットの対応する第1のフィールドをセットし得る。たとえば、第1のエントリのVPN314が第1のメモリアドレス205に一致するとき、図1のプロセッサ102は、第1のエントリ302の第1のスロットの第1のフィールド311をセットする。図1のプロセッサ102は、第2のフィールド310も、第2のTLB106の特定の対応するエントリに一致する変換情報を第1のエントリ302が含むことを示すようにセットすることができる。比較器367~368の出力393~394は、第1のメモリアドレス205の変換を実施するのに使うことができる。たとえば、出力393~394が、VPN314が第1のメモリアドレス205に一致することを示すとき、PPN319は、第7のマルチプレクサ363によって図1のプロセッサ102に出力され得る。この場合、プロセッサ102は、PPN319を使って、メモリ104のアドレスにアクセスすることができる。第1のメモリ命令203が実行の完了に失敗した場合、第1のメモリ命令203のやり直し中に、第1のTLB108は、第1のメモリアドレス205の変換を再度実施すればよい。この場合、第1のTLB108は、変換情報を含むエントリがすでに識別されていると判断し得る。したがって、第1のメモリアドレス205と第1のTLB108のVPNとの比較はスキップしてよい。たとえば、第1のTLB108は、第1のエントリ302の第1のスロットの第1のフィールド311がセットされているとき、第1のメモリアドレス205と、第1のTLB108中のアドレスとの比較を防ぐことができる。比較を防ぐことは、VPNの読出しを防ぐことによって、第1のメモリアドレス205が第1のTLB108のVPNと比較されるのを防ぐことができる。たとえば、第1のマルチプレクサ357は、第1のフィールドがセットされたことに応答して、仮想アドレスの読込みを抑制するように構成され得る。この場合、第1のTLB108は、第1のメモリアドレス205とエントリのVPNとの比較を実施するのに使われる比較器367~368をオフにすることができる。変換を実施するために、第1のTLB108は、第1のスロットインジケータ386を使えばよい。たとえば、第1のスロットインジケータ386は、第1のメモリアドレス205の変換である特定のPPNをどのエントリが含むかを示し得る。この場合、特定のPPNは、図1の第2のTLB106またはメモリ104中の変換の比較もルックアップも実施せずに、生成され、プロセッサ102に与えられ得る。メモリアドレスを、TLBのエントリ内のアドレスと比較することによる変換の実施は、スロットインジケータ385~386を使う変換よりも、実施するのに多くの電力を使い、長い時間がかかる場合がある。したがって、プロセッサ102は、第1のフィールドおよび第2のフィールドに基づいて第1のTLB108を管理してメモリ命令実行中のアドレス比較を選択的にスキップすることによって、電力消費を削減することができる。メモリ命令203の実行中に、第2のTLB106中の対応するエントリが更新され、または変更された場合、この変更の指示は、第1のTLB108に与えられ得る。この場合、第1のTLB108は、更新された第2のTLBエントリに対応するエントリを識別することができる。たとえば、第1のTLB108は、第1のエントリ302を、第2のTLB中の対応するエントリにマップするインデックス番号323を使って、第2のTLB106中の変更済みのエントリに第1のエントリ302が対応すると判断することができる。この場合、図1のプロセッサ102は、第1のエントリ302の第2のフィールド310をクリアすればよい。第1のTLB108は、第1のエントリ302を、第1のフィールド311、312および第2のフィールド310に基づいて、第2のTLB106中の更新された対応するエントリに一致するように同期させればよい。たとえば、第1のフィールド311、312のいずれかがセットされている場合、第1のTLB108は、エントリ302が第2のTLB106中の対応するエントリに一致しないことを第2のフィールド310が示していても、第1のエントリ302を変更することはできない。したがって、VLIWパケット201の両方のメモリ命令203、207が実行を完了するまで、第1のTLB108中の特定のエントリは更新され、削除され、または他のやり方で変更されない。両方のメモリ命令203、207が実行を完了した後にのみ特定の変換エントリへの変更を実施するように第1のTLB108を構成することによって、プロセッサ102は、実行を一緒に完了しなければならない命令を含むVLIWパケット201を受け取ることができる。たとえば、図1のプロセッサ102は、第1のメモリ命令および第2のメモリ命令の一方が実行を完了しないとき、第1のメモリ命令および第2のメモリ命令の他方が実行を完了するのを防ぐことができる。第1のメモリ命令203および第2のメモリ命令207は、アーキテクチャ上に不可分でよい。この場合、第1のTLB108は、両方の命令が実行を完了するまではエントリを更新することができないので、命令によって使われている特定のTLBエントリは、他の命令が実行を完了するまでは変化しない。したがって、プロセッサ102は、メモリ命令118の実行中にミスTLBエントリエラーを受け取るのを避けることができる。図4を参照すると、変換索引バッファを管理する特定の方法400が示されている。方法400は、ブロック402で、メモリ命令の実行の開始に応答して、第1のTLBのエントリに関連付けられた第1のフィールドを、エントリの使用を示すようにセットすること、および第2のフィールドを、第1のTLB中のエントリが第2のTLB中の対応するエントリに一致することを示すようにセットすることを含む。たとえば、メモリ命令118の実行の開始に応答して、図1のプロセッサ102は、第1のTLB108の変換エントリ112に関連付けられた第1のフィールド114を、変換エントリ112の使用を示すようにセットし、第2のフィールド116を、第1のTLB108の変換エントリ112が第2のTLB106中の対応する変換エントリ110に一致することを示すようにセットする。方法400は、ブロック404で、第1のTLB中のエントリが、第2のTLB中の対応するエントリに一致しないことを示すように、第2のフィールドをクリアすることも含む。たとえば、図1では、対応するエントリ110が更新され、または変更された場合、プロセッサ102は、第1のTLB108に変更を知らせることができる。この場合、図1のプロセッサ102は、変換エントリ112が第2のTLB106中の対応するエントリ110に一致しないことを示すように、変換エントリ112の第2のフィールド116をクリアするように構成され得る。方法400は、ブロック406で、メモリ命令の実行を開始した後、第2のフィールドがクリアされているとき、第1のTLB中のエントリを使って変換を実施することを含む。たとえば、図1では、エントリ112、110が一致しないことを示すように第2のフィールド116がクリアされているとき、第1のTLB108は、変換エントリ112を使って、メモリ命令118の第1のアドレス140の変換を実施し続けることができる。方法400は、ブロック408で、第1のフィールドがセットされている間、第1のTLB中のエントリが、第2のTLB中の対応するエントリに一致するように同期されるのを防ぐことも含む。たとえば、図1のプロセッサ102は、第1のフィールド114がセットされている間、第1のTLB108の変換エントリ112が、第2のTLB106中の対応するエントリ110に一致するように同期されるのを防ぐ。同期を防ぐことにより、第1のTLBは、メモリ命令118の実行を通して変換エントリ112を使い続けることが可能になる。方法400は、ブロック410で、割込みの受取り、メモリ命令の実行の完了、およびメモリ命令の破棄の少なくとも1つに応答して、第1のフィールドをクリアすることも含む。たとえば、図1のプロセッサ102は、割込み160の受取、メモリ命令118の実行の完了、およびメモリ命令118の破棄の少なくとも1つに応答して、第1のフィールド114をクリアすることができる。方法400は、ブロック412で、第1のフィールドがクリアされており第2のフィールドがクリアされているとき、第1のTLB中のエントリを、第2のTLB中の対応するエントリに一致するように同期させることをさらに含む。たとえば、図1のプロセッサ102は、第1のフィールド114がクリアされており第2のフィールド116がクリアされているとき、第1のTLB108の変換エントリ112を、第2のTLB106中の対応するエントリ110に一致するように同期させる。第1のフィールド114がクリアされているとき、メモリ命令はもはや変換エントリ112を使っていない。この場合、変換エントリ112は、メモリ命令118が実行を完了した後に同期される。メモリ命令118が実行を完了するまで変換エントリ112を同期させるのを待つことによって、メモリ命令118の実行の間、変換エントリ112中の同じ変換情報がプロセッサ102にとって利用可能である。したがって、プロセッサ102は、メモリ命令118の実行中にミスTLBエントリエラーを受け取るのを避けることができる。図5を参照すると、変換索引バッファを管理する特定の方法500が示されている。方法500は、ブロック502で、メモリ命令の実行の開始に応答して、第1のTLBのエントリに関連付けられた第1のフィールドを、エントリの使用を示すようにセットすること、および第2のフィールドを、第1のTLB中のエントリが第2のTLB中の対応するエントリに一致することを示すようにセットすることを含む。第1のフィールドは、第1のTLB中のエントリに関連付けられた複数の第1のフィールドを含み得る。複数の第1のフィールドの各第1のフィールドは、超長命令語パケットの特定のスロットがエントリを使っているかどうかを示し得る。たとえば、図2では、第1のフィールド114の第1のスロット260は、VLIWパケット201の第1の命令203が変換エントリ112を使っていることを示すようにセットすることができ、第1のフィールド114の第2のスロット262は、VLIWパケット201の第2の命令207が変換エントリ112を使っていることを示すようにセットすることができる。方法500は、ブロック504で、第1のフィールドがセットされているとき、メモリ命令がやり直されると、メモリ命令アドレスと第1のTLBのエントリとの比較を防ぐことも含む。比較を防ぐことは、仮想アドレスからの仮想アドレスの読出しを防ぐことによって、メモリ命令アドレスと、第1のTLB内の仮想アドレスとの比較を防ぐことを含み得る。方法500は、第1のメモリ命令および第2のメモリ命令の一方が実行を完了しないとき、第1のメモリ命令および第2のメモリ命令の他方が、実行を完了するのを防ぐことも含み得る。たとえば、図2では、第1のフィールド114の第1のスロット260がセットされているとき、図1のプロセッサ102は、252で、図2の比較回路要素240が、第1のアドレス203を変換エントリ112と比較するのを防ぐことができる。方法500は、ブロック506で、少なくとも第1のフィールドの値を表す符号化ベクトルを使ってメモリ命令アドレスを変換することを含む。たとえば、図2では、変換エントリ112が使用中であるとき、第1のTLB108は、250で、第1のフィールド114を表す符号化ベクトルを使って、第1のアドレス140を変換することができる。メモリアドレスを、TLBのエントリ内のアドレスと比較することによる変換の実施は、スロットインジケータ285~286を使う変換よりも、実施するのに多くの電力を使い、長い時間がかかる場合がある。したがって、プロセッサ102は、第1のフィールドおよび第2のフィールドに基づいて第1のTLB108を管理してメモリ命令実行中のアドレス比較をスキップすることによって、電力消費を削減することができる。図6は、第1のフィールドおよび第2のフィールドを有する変換索引バッファ108を含むワイヤレス通信デバイス600の実施形態のブロック図である。第1のフィールドは、TLB108中のエントリが使用中であるかどうかを示すことができ、第2のフィールドは、TLB108中のエントリが別のTLB中の対応するエントリに一致するかどうか示すことができる。ワイヤレス通信デバイス600は、メモリ632に結合された、デジタルシグナルプロセッサのようなプロセッサ610を含む、携帯式のワイヤレス電子デバイスとして、実装され得る。ある特定の実施形態では、ディスプレイコントローラ626が、プロセッサ610およびディスプレイデバイス628に結合される。コーダデコーダ634も、プロセッサ610に結合され得る。スピーカー636およびマイクロフォン638がコーデック634に結合され得る。ワイヤレスコントローラ640が、プロセッサ610およびワイヤレスアンテナ642に結合され得る。ある特定の実施形態では、デジタルシグナルプロセッサ610、ディスプレイコントローラ626、メモリ632、コーデック634、およびワイヤレスコントローラ640は、システムインパッケージデバイスまたはシステムオンチップデバイス622に含まれる。特定の一実施形態では、入力デバイス630および電源644が、システムオンチップデバイス622に結合される。さらに、ある特定の実施形態では、図6に示されるように、ディスプレイデバイス628、入力デバイス630、スピーカー636、マイクロフォン638、ワイヤレスアンテナ642、および電源644は、システムオンチップデバイス622の外部にある。しかしながら、ディスプレイデバイス628、入力デバイス630、スピーカー636、マイクロフォン638、ワイヤレスアンテナ642、および電源644の各々は、インターフェースまたはコントローラのような、システムオンチップデバイス622のコンポーネントに結合され得る。前述の開示されたデバイスおよび機能は、コンピュータ可読媒体に記憶されるコンピュータファイルになるように、設計かつ構成され得る。そのようなファイルの一部またはすべてが、そのようなファイルに基づいてデバイスを製造する製造担当者に与えられ得る。得られる製品は半導体ウエハを含み、このようなウエハは次いで、半導体ダイに切り分けられ、半導体チップとしてパッケージングされる。そして、このチップが、上で説明されたデバイスで利用される。さらに、本明細書で開示した実施形態に関して説明した様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを、当業者は諒解されよう。様々な例示的なコンポーネント、ブロック、構成、モジュール、回路、およびステップが、全般にそれらの機能に関して、上で説明されてきた。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈すべきではない。本明細書で開示する実施形態に関して説明する方法またはアルゴリズムのステップは、直接ハードウェアで実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその2つの組合せで実施され得る。ソフトウェアモジュールは、ランダムアクセスメモリ、フラッシュメモリ、読取り専用メモリ、プログラマブル読取り専用メモリ、消去可能プログラマブル読取り専用メモリ、電気消去可能プログラマブル読取り専用メモリ、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ、または当技術分野で知られている任意の他の形態の記憶媒体中に存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。プロセッサおよび記憶媒体は、特定用途向け集積回路に存在し得る。ASICは、コンピューティングデバイスまたはユーザ端末に存在し得る。代替として、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末の中に、個別部品として存在し得る。開示される実施形態の上記の説明は、当業者が、開示された実施形態を実現または利用するのを可能にするようになされている。これらの実施形態への様々な修正が、当業者には容易に明らかであり、本明細書で定義される原理は、本開示の範囲から逸脱することなく、他の実施形態に適用され得る。したがって、本開示は、本明細書で示される実施形態に限定されることは意図されず、以下の特許請求の範囲で定義されるような原理および新規の特徴と矛盾しない、可能な最大の範囲を認められるべきである。