"電源とグランドとの間に第1ゲージ抵抗21と第2ゲージ抵抗22とが直列接続されて成る第1ハーフブリッジ回路20、及び、電源とグランドとの間に第3ゲージ抵抗31と第4ゲージ抵抗32とが直列接続されて成る第2ハーフブリッジ回路30を有するフルブリッジ回路10と、前記第1ゲージ抵抗21と前記第2ゲージ抵抗22との間の第1中点、及び、前記第3ゲージ抵抗31と前記第4ゲージ抵抗32との間の第2中点が入力端子に接続される主オペアンプ41と、前記第1中点、及び、前記グランド若しくは前記電源が入力端子に接続される第1オペアンプ42と、前記第2中点、及び、前記グランド若しくは前記電源が入力端子に接続される第2オペアンプ43と、前記主オペアンプ41、前記第1オペアンプ42、及び、前記第2オペアンプ43それぞれの出力端子が入力端子54~56に接続され、前記第1オペアンプ42、及び、前記第2オペアンプ43それぞれの出力信号に基づいて、前記第1ハーフブリッジ回路20、及び、前記第2ハーフブリッジ回路30それぞれの故障を判定する判定部50と、を有し、前記判定部50は、前記第1ハーフブリッジ回路20、及び、前記第2ハーフブリッジ回路30が故障していないと判定した場合、前記主オペアンプ41の出力信号を出力し、前記第1ハーフブリッジ回路20が故障していると判定した場合、前記第2オペアンプ43の出力信号を出力し、前記第2ハーフブリッジ回路30が故障していると判定した場合、前記第1オペアンプ42の出力信号を出力することを特徴とする圧力センサ。前記判定部50は、前記第1ハーフブリッジ回路20に故障が生じていない場合に、前記第1オペアンプ42から出力されることが期待される第1期待値、及び、前記第2ハーフブリッジ回路30に故障が生じていない場合に、前記第2オペアンプ43から出力されることが期待される第2期待値が記憶された記憶部51と、前記第1期待値と前記第1オペアンプ42の出力信号とを比較し、前記第2期待値と前記第2オペアンプ43の出力信号とを比較する比較部52と、該比較部52の出力信号に基づいて、前記主オペアンプ41、前記第1オペアンプ42、前記第2オペアンプ43の出力信号のいずれかを出力する出力部53と、を有することを特徴とする請求項1に記載の圧力センサ。前記判定部50は、前記主オペアンプ41の出力端子が接続される主入力端子54、前記第1オペアンプ42の出力端子が接続される第1入力端子55、前記第2オペアンプ43の出力端子が接続される第2入力端子56、及び、出力端子57を有し、前記出力部53は、前記主入力端子54と前記出力端子57との間に設けられた主スイッチ58、前記第1入力端子55と前記出力端子57との間に設けられた第1スイッチ59、及び、前記第2入力端子56と前記出力端子57との間に設けられた第2スイッチ60を有し、前記主スイッチ58、前記第1スイッチ59、及び、前記第2スイッチ60それぞれのON/OFF状態は、前記比較部52の出力信号によって制御されることを特徴とする請求項2に記載の圧力センサ。前記比較部52は、前記第1オペアンプ42の出力信号が前記第1期待値と同一であり、第2オペアンプ43の出力信号が前記第2期待値と同一の場合、前記主スイッチ58にON信号を出力し、前記第1オペアンプ42の出力信号が前記第1期待値と異なり、第2オペアンプ43の出力信号が前記第2期待値と同一の場合、前記第2スイッチ60にON信号を出力し、前記第1オペアンプ42の出力信号が前記第1期待値と同一であり、第2オペアンプ43の出力信号が前記第2期待値と異なる場合、前記第1スイッチ59にON信号を出力することを特徴とする請求項3に記載の圧力センサ。前記第1期待値及び前記第2期待値は、グランド電位よりも大きく、電源電位よりも小さい値であることを特徴とする請求項2~4いずれか1項に記載の圧力センサ。常圧時における、前記第1~第4ゲージ抵抗21,22,31,32それぞれの抵抗値は、同一であり、αを、電源電位の半分の値よりも小さい値とすると、前記第1期待値及び前記第2期待値は、αよりも大きく、電源電位からαを引いた値よりも小さい値であることを特徴とする請求項5に記載の圧力センサ。前記フルブリッジ回路10は、第1半導体基板に形成され、前記主オペアンプ41、前記第1オペアンプ42、前記第2オペアンプ43、及び、前記判定部50は、前記第1半導体基板とは異なる第2半導体基板に形成されていることを特徴とする請求項1~6いずれか1項に記載の圧力センサ。前記フルブリッジ回路10、前記主オペアンプ41、前記第1オペアンプ42、前記第2オペアンプ43、及び、前記判定部50は、第1半導体基板に形成されていることを特徴とする請求項1~6いずれか1項に記載の圧力センサ。前記第1半導体基板には、局所的に厚さの薄くなった薄肉部11が形成されており、該薄肉部11上に前記フルブリッジ回路10が形成されていることを特徴とする請求項7又は請求項8に記載の圧力センサ。前記第1ゲージ抵抗21及び前記第4ゲージ抵抗32は、圧力の印加によって抵抗値が上昇する性質を有し、前記第2ゲージ抵抗22及び前記第3ゲージ抵抗31は、圧力の印加によって抵抗値が減少する性質を有することを特徴とする請求高1~9いずれか1項に記載の圧力センサ。前記第2ゲージ抵抗22及び前記第3ゲージ抵抗31は、圧力の印加によって抵抗値が上昇する性質を有し、前記第1ゲージ抵抗21及び前記第4ゲージ抵抗32は、圧力の印加によって抵抗値が減少する性質を有することを特徴とする請求高1~9いずれか1項に記載の圧力センサ。通常、圧力を検出する場合、ダイヤフラム上に、4つのゲージ抵抗から成るフルブリッジ回路が設けられる。このフルブリッジ回路は、2つのハーフブリッジ回路から構成され、圧力の検出は、2つのハーフブリッジ回路の中点電圧の差分に基づいて行われる。もちろん、1つのハーフブリッジ回路の中点電圧は、圧力印加に応じて変動するので、この中点電圧のみによっても、圧力を検出することはできる。しかしながら、感度を上げるために、2つのハーフブリッジ回路の中点電圧の差分に基づいて、圧力の検出が行われる。ところで、特許文献1に示される圧力センサでは、センサ出力の故障を検出することはできるが、フルブリッジ回路を構成する2つのハーフブリッジ回路のいずれに不具合が生じたのかは検出することができない。そのため、2つのハーフブリッジ回路の内、1つのハーフブリッジ回路のみが故障している場合、もう1つの正常なハーフブリッジ回路の中点電圧を活用することができず、感度が落ちるとは言え、故障に依存せずに圧力を検出することができなかった。そこで、本発明は上記問題点に鑑み、フルブリッジ回路を構成する2つのハーフブリッジ回路の内、1つのハーフブリッジ回路が故障している場合においても、故障に依存せずに圧力を検出できる圧力センサを提供することを目的とする。上記した目的を達成するために、請求項1に記載の発明は、電源とグランドとの間に第1ゲージ抵抗21と第2ゲージ抵抗22とが直列接続されて成る第1ハーフブリッジ回路20、及び、電源とグランドとの間に第3ゲージ抵抗31と第4ゲージ抵抗32とが直列接続されて成る第2ハーフブリッジ回路30を有するフルブリッジ回路10と、第1ゲージ抵抗21と第2ゲージ抵抗22との間の第1中点、及び、第3ゲージ抵抗31と第4ゲージ抵抗32との間の第2中点が入力端子に接続される主オペアンプ41と、第1中点、及び、グランド若しくは電源が入力端子に接続される第1オペアンプ42と、第2中点、及び、グランド若しくは電源が入力端子に接続される第2オペアンプ43と、主オペアンプ41、第1オペアンプ42、及び、第2オペアンプ43それぞれの出力端子が入力端子54~56に接続され、第1オペアンプ42、及び、第2オペアンプ43それぞれの出力信号に基づいて、第1ハーフブリッジ回路20、及び、第2ハーフブリッジ回路30それぞれの故障を判定する判定部50と、を有し、判定部50は、第1ハーフブリッジ回路20、及び、第2ハーフブリッジ回路30が故障していないと判定した場合、主オペアンプ41の出力信号を出力し、第1ハーフブリッジ回路20が故障していると判定した場合、第2オペアンプ43の出力信号を出力し、第2ハーフブリッジ回路30が故障していると判定した場合、第1オペアンプ42の出力信号を出力することを特徴とする。このように本発明によれば、フルブリッジ回路10を構成する2つのハーフブリッジ回路20,30それぞれの故障が判定部50によって判定される。そして、正常な故障していないハーフブリッジ回路の中点の電圧を活用している。これによれば、2つのハーフブリッジ回路20,30の内、1つのハーフブリッジ回路が故障している場合においても、故障に依存せずに圧力を検出することができる。判定部50の具体的な構成としては、請求項2に記載のように、判定部50は、第1ハーフブリッジ回路20に故障が生じていない場合に、第1オペアンプ42から出力されることが期待される第1期待値、及び、第2ハーフブリッジ回路30に故障が生じていない場合に、第2オペアンプ43から出力されることが期待される第2期待値が記憶された記憶部51と、第1期待値と第1オペアンプ42の出力信号とを比較し、第2期待値と第2オペアンプ43の出力信号とを比較する比較部52と、該比較部52の出力信号に基づいて、主オペアンプ41、第1オペアンプ42、第2オペアンプ43の出力信号のいずれかを出力する出力部53と、を有する構成を採用することができる。判定部50の更に具体的な構成としては、請求項3に記載のように、判定部50は、主オペアンプ41の出力端子が接続される主入力端子54、第1オペアンプ42の出力端子が接続される第1入力端子55、第2オペアンプ43の出力端子が接続される第2入力端子56、及び、出力端子57を有し、出力部53は、主入力端子54と出力端子57との間に設けられた主スイッチ58、第1入力端子55と出力端子57との間に設けられた第1スイッチ59、及び、第2入力端子56と出力端子57との間に設けられた第2スイッチ60を有し、主スイッチ58、第1スイッチ59、及び、第2スイッチ60それぞれのON/OFF状態は、比較部52の出力信号によって制御される構成を採用することができる。これによれば、主オペアンプ41、第1オペアンプ42、及び、第2オペアンプ43それぞれの出力信号のいずれか1つが判定部50から出力されることが実現される。請求項4に記載のように、比較部52は、第1オペアンプ42の出力信号が第1期待値と同一であり、第2オペアンプ43の出力信号が第2期待値と同一の場合、主スイッチ58にON信号を出力し、第1オペアンプ42の出力信号が第1期待値と異なり、第2オペアンプ43の出力信号が第2期待値と同一の場合、第2スイッチ60にON信号を出力し、第1オペアンプ42の出力信号が第1期待値と同一であり、第2オペアンプ43の出力信号が第2期待値と異なる場合、第1スイッチ59にON信号を出力する構成が良い。これによれば、2つのハーフブリッジ回路20,30が故障していない場合に主オペアンプ41の出力信号が出力され、第1ハーフブリッジ回路20が故障している場合に第2オペアンプ43の出力信号を出力され、第2ハーフブリッジ回路30が故障している場合に第1オペアンプ42の出力信号が出力されることが実現される。なお、第1期待値及び第2期待値はそれぞれ幅を有する値である。したがって、請求項4に記載の出力信号が期待値と同一とは、期待値の範囲内に、出力信号の値があることを示し、出力信号が期待値と異なるとは、期待値の範囲外に、出力信号の値があることを示している。請求項5に記載のように、第1期待値及び第2期待値は、グランド電位よりも大きく、電源電位よりも小さい値である構成が好ましい。例えば、第1ゲージ抵抗21が断線した場合、第1中点の電圧以下、単に第1中点電圧と示すは、グランド電位に固定される。これとは反対に、第2ゲージ抵抗22が断線した場合、第1中点電圧は、電源電位に固定される。同様にして、第3ゲージ抵抗31が断線した場合、第2中点の電圧以下、単に第2中点電圧と示すは、グランド電位に固定され、第4ゲージ抵抗32が断線した場合、第2中点電圧は、電源電位に固定される。これらに対して、第1~第4ゲージ抵抗21,22,31,32が断線していない場合、中点電圧は、電源電位よりも小さく、且つ、グランド電位よりも大きい値であることが期待される。したがって、請求項5に記載のように、期待値が、グランド電位よりも大きく電源電位よりも小さい値と定めておき、請求項2に記載のように、各中点電圧と期待値とを比較することで、各ゲージ抵抗21,22,31,32に断線が生じているか否かを判別することができる。すなわち、各ハーフブリッジ回路20,30に故障が生じているか否かを判別することができる。請求項6に記載のように、常圧時における、第1~第4ゲージ抵抗21,22,31,32それぞれの抵抗値は、同一であり、αを、電源電位の半分の値よりも小さい値とすると、第1期待値及び第2期待値は、αよりも大きく、電源電位からαを引いた値よりも小さい値である構成が好ましい。これによれば、常圧時において、各ハーフブリッジ回路20,30に故障が生じていない場合、各中点電圧は、グランド電位と電源電位との間の電圧以下、電源電圧と示すの半分の値となる。したがって、圧力の印加によって、各中点電圧は、電源電圧の半分の値を中心として、変動することとなる。しかしながら、各ゲージ抵抗21,22,31,32の抵抗値が傷などによって変動すると、常圧時において、各中点電圧は電源電圧の半分の値からずれ、圧力印加時において、各中点電圧の変動が実際の値から大きくずれる虞がある。このずれをどれほどまで許し、どれほどまで圧力の検出精度を要求するのかは、設計者それぞれが定める値であり、設計事項である。その設定値は、請求項6に記載のαに相当する。このαを定めることで、圧力の検出精度、及び、故障の検出精度が決定される。請求項7に記載のように、フルブリッジ回路10は、第1半導体基板に形成され、主オペアンプ41、第1オペアンプ42、第2オペアンプ43、及び、判定部50は、第1半導体基板とは異なる第2半導体基板に形成された構成が良い。これによれば、フルブリッジ回路10、主オペアンプ41、第1オペアンプ42、第2オペアンプ43、及び、判定部50それぞれが同一の半導体基板に形成された構成とは異なり、主オペアンプ41、第1オペアンプ42、第2オペアンプ43、判定部50の設定を保った状態で、フルブリッジ回路10を設定変更することができる。逆に言えば、フルブリッジ回路10の設定を保った状態で、主オペアンプ41、第1オペアンプ42、第2オペアンプ43、判定部50を設定変更することができる。そのため、汎用性が向上される。請求項8に記載のように、フルブリッジ回路10、主オペアンプ41、第1オペアンプ42、第2オペアンプ43、及び、判定部50は、第1半導体基板に形成された構成が良い。これによれば、主オペアンプ41、第1オペアンプ42、第2オペアンプ43、及び、判定部50が、フルブリッジ回路10が形成された半導体基板とは異なる半導体基板に形成された構成と比べて、圧力センサ100の体格の増大が抑制される。請求項9に記載のように、第1半導体基板には、局所的に厚さの薄くなった薄肉部11が形成されており、該薄肉部11上にフルブリッジ回路10が形成された構成が良い。これによれば、厚さの均一な半導体基板にフルブリッジ回路が形成された構成と比べて、圧力の印加によって第1半導体基板に形成された薄肉部11が歪み易く、その歪みがフルブリッジ回路10の構成要素であるゲージ抵抗21,22,31,32に印加され易くなる。そのため、圧力印加に応じて、フルブリッジ回路10の出力信号各ハーフブリッジ回路20,30の中点電圧が変動し易くなるので、圧力の検出精度が向上される。請求項10に記載のように、第1ゲージ抵抗21及び第4ゲージ抵抗32は、圧力の印加によって抵抗値が上昇する性質を有し、第2ゲージ抵抗22及び第3ゲージ抵抗31は、圧力の印加によって抵抗値が減少する性質を有する構成が良い。これによれば、第1中点電圧は減少し易く、第2中点電圧は減少し難くなる。そのため、両者の差分は大きくなり、主オペアンプ41の出力信号の電圧レベルが上昇する。この結果、圧力の検出精度が向上される。請求項11に記載の発明の作用効果は、請求項10に記載の発明の作用効果と同等なので、その記載を省略する。以下、本発明の実施の形態を図に基づいて説明する。第1実施形態図1は、第1実施形態に係る圧力センサの概略構成を示すブロック図である。なお、図1では、後述する薄肉部11を破線で示している。図1に示すように、圧力センサ100は、要部として、フルブリッジ回路10と、オペアンプ40と、判定部50と、を有する。フルブリッジ回路10は、第1半導体基板図示略に形成され、オペアンプ40と判定部50とは、第1半導体基板とは異なる第2半導体基板図示略に形成されている。フルブリッジ回路10は、2つのハーフブリッジ回路20,30を有し、各ハーフブリッジ回路20,30の中点が、オペアンプ40の入力端子に接続されている。そして、オペアンプ40の出力端子が、判定部50の入力端子に接続され、判定部50の出力端子が外部素子図示略に接続されている。後述するように、オペアンプ40は、3つのオペアンプ41~43を有するが、これら3つのオペアンプ41~43の内の1つのオペアンプの出力信号が、判定部50の出力端子から外部に出力される。フルブリッジ回路10は、電源とグランドとの間に第1ゲージ抵抗21と第2ゲージ抵抗22とが直列接続されて成る第1ハーフブリッジ回路20、及び、電源とグランドとの間に第3ゲージ抵抗31と第4ゲージ抵抗32とが直列接続されて成る第2ハーフブリッジ回路30を有する。第1半導体基板には、局所的に厚さの薄くなった薄肉部11が形成されており、この薄肉部11上に、フルブリッジ回路10が形成されている。圧力印加によって薄肉部11に歪みが生じると、その歪みに応じて、ゲージ抵抗21,22,31,32の抵抗値が変動し、第1ゲージ抵抗21と第2ゲージ抵抗22との間の第1中点の電圧以下、第1中点電圧と示す、及び、第3ゲージ抵抗31と第4ゲージ抵抗32との間の第2中点の電圧以下、第2中点電圧と示すが変動する。本実施形態では、ゲージ抵抗21,32は、圧力の印加によって抵抗値が上昇する性質を有し、ゲージ抵抗22,31は、圧力の印加によって抵抗値が減少する性質を有する。そのため、第1中点電圧は、圧力の印加によって減少する性質を有し、第2中点電圧は、圧力の印加によって上昇する性質を有する。なお、常圧例えば、1気圧時における、各ゲージ抵抗21,22,31,32の抵抗値は同一となっている。そのため、2つの中点電圧は、常圧時において等しくなっている。オペアンプ40は、第1中点及び第2中点が入力端子に接続される主オペアンプ41と、第1中点及びグランドが入力端子に接続される第1オペアンプ42と、第2中点及びグランドが入力端子に接続される第2オペアンプ43と、を有する。本実施形態では、主オペアンプ41の非反転入力端子が第1中点に接続され、主オペアンプ41の反転入力端子が第2中点に接続されている。そして、第1オペアンプ42の非反転入力端子が第1中点に接続され、第1オペアンプ42の反転入力端子がグランドに接続されている。また、第2オペアンプ43の非反転入力端子が第2中点に接続され、第2オペアンプ43の反転入力端子がグランドに接続されている。判定部50は、オペアンプ42,43それぞれの出力信号に基づいて、ハーフブリッジ回路20,30それぞれの故障を判定するものである。判定部50は、2つのハーフブリッジ回路20,30が正常である故障していないと判定した場合、主オペアンプ41の出力信号を出力し、第1ハーフブリッジ回路20のみが故障していると判定した場合、第2オペアンプ43の出力信号を出力し、第2ハーフブリッジ回路30のみが故障していると判定した場合、第1オペアンプ42の出力信号を出力する。判定部50は、ハーフブリッジ回路20,30に故障が生じていない場合に、オペアンプ42,43から出力されることが期待される期待値が記憶された記憶部51と、期待値とオペアンプ42,43の出力信号とを比較する比較部52と、該比較部52の出力信号に基づいて、3つのオペアンプ41~43の出力信号のいずれか1つを出力する出力部53と、を有する。図1に示すように、判定部50は、各オペアンプ41~43の出力端子と接続される入力端子54~56と出力端子57を有する。主入力端子54に主オペアンプ41の出力端子が接続され、第1入力端子55に第1オペアンプ42の出力端子が接続され、第2入力端子56に第2オペアンプ43の出力端子が接続されている。記憶部51には、上記した期待値として、第1ハーフブリッジ回路20に故障が生じていない場合に第1オペアンプ42から出力されることが期待される第1期待値、及び、第2ハーフブリッジ回路30に故障が生じていない場合に第2オペアンプ43から出力されることが期待される第2期待値が記憶されている。例えば、第1ゲージ抵抗21が断線した場合、第1中点電圧は、グランド電位に固定される。これとは反対に、第2ゲージ抵抗22が断線した場合、第1中点電圧は、電源電位に固定される。同様にして、第3ゲージ抵抗31が断線した場合、第2中点電圧は、グランド電位に固定され、第4ゲージ抵抗32が断線した場合、第2中点電圧は、電源電位に固定される。これらに対して、ゲージ抵抗21,22,31,32が断線していない場合、中点電圧は、電源電位よりも小さく、且つ、グランド電位よりも大きい値であることが期待される。したがって、第1期待値及び第2期待値は、グランド電位よりも大きく、電源電位よりも小さい値となっている。αを電源電位の半分の値よりも小さい値とすると、本実施形態の第1期待値及び第2期待値は、αよりも大きく、電源電位からαを引いた値よりも小さい値となっている。上記したように、常圧時における、各ゲージ抵抗21,22,31,32の抵抗値は同一となっている。そのため、2つの中点電圧は、常圧時において等しくなることが期待され、その値は、グランド電位と電源電位との間の電圧以下、電源電圧と示すの半分の値である。したがって、圧力の印加によって、各中点電圧は、電源電圧の半分の値を中心として、変動することとなる。しかしながら、各ゲージ抵抗21,22,31,32の抵抗値が傷などによって変動すると、常圧時において、各中点電圧は電源電圧の半分の値からずれ、圧力印加時において、各中点電圧の変動が実際の値から大きくずれる虞がある。このずれをどれほどまで許し、どれほどまで圧力の検出精度を要求するのかは、設計者それぞれが定める値であり、設計事項である。その設定値は、上記したαに相当する。このαを定めることで、圧力の検出精度、及び、故障の検出精度が決定される。本実施形態のαは、電源電圧の4分の1となっている。比較部52は、第1期待値と第1オペアンプ42の出力信号とを比較し、第2期待値と第2オペアンプ43の出力信号とを比較し、その比較結果に基づいた信号を、出力部53に出力するものである。図1に示すように、比較部52は、2つの入力端子55,56と電気的に接続され、記憶部51と電気的に接続されている。比較部52は、各入力端子55,56から入力されるオペアンプ42,43の出力信号と、記憶部51から読み出した期待値とを比較し、その比較結果に基づいた制御信号を出力部53に出力する。出力部53は、主入力端子54と出力端子57との間に設けられた主スイッチ58、第1入力端子55と出力端子57との間に設けられた第1スイッチ59、及び、第2入力端子56と出力端子57との間に設けられた第2スイッチ60を有する。これらスイッチ58~60それぞれのON/OFF状態が、比較部52の出力信号制御信号によって制御される。比較部52は、第1オペアンプ42の出力信号が第1期待値と同一であり、第2オペアンプ43の出力信号が第2期待値と同一の場合、ハーフブリッジ回路20,30は正常であると判断して、主スイッチ58にON信号を出力する。これにより、主オペアンプ41によって差動増幅された、故障に依存しないハーフブリッジ回路20,30の出力信号中点電圧が外部素子に出力される。また、比較部52は、第1オペアンプ42の出力信号が第1期待値と異なり、第2オペアンプ43の出力信号が第2期待値と同一の場合、第1ハーフブリッジ回路20は故障していると判断して、第2スイッチ60にON信号を出力する。これにより、第2オペアンプ43によって差動増幅された、故障に依存しない第2ハーフブリッジ回路30の出力信号第2中点電圧が外部素子に出力される。そして、比較部52は、第1オペアンプ42の出力信号が第1期待値と同一であり、第2オペアンプ43の出力信号が第2期待値と異なる場合、第2ハーフブリッジ回路30は故障していると判断して、第1スイッチ59にON信号を出力する。これにより、第1オペアンプ42によって差動増幅された、故障に依存しない第1ハーフブリッジ回路20の出力信号第1中点電圧が外部素子に出力される。更に言えば、比較部52は、オペアンプ42,43それぞれの出力信号が期待値と異なる場合、2つのハーフブリッジ回路20,30フルブリッジ回路10は故障していると判断して、その旨を含む故障信号を、図示しない外部端子を介して外部素子に出力する。これにより、フルブリッジ回路10圧力センサ100の故障がユーザーに報知される。ちなみに、比較部52は、3つのオペアンプ41~43のいずれの出力信号が外部素子に出力されたかの旨を含む報知信号を、図示しない外部素子を介して、外部素子に出力する。これにより、3つのオペアンプ41~43のいずれの出力信号が外部素子に入力されたのかが外部素子に報知される。なお、上記したように、第1期待値及び第2期待値は、αよりも大きく、電源電位からαを引いた値よりも小さい値であって、幅を有する値である。したがって、上記したオペアンプの出力信号が期待値と同一とは、期待値の範囲内に、出力信号の値があることを示し、オペアンプの出力信号が期待値と異なるとは、期待値の範囲外に、出力信号の値があることを示している。次に、本実施形態に係る圧力センサ100の作用効果を説明する。上記したように、フルブリッジ回路10を構成する2つのハーフブリッジ回路20,30それぞれの故障が判定部50によって判定される。そして、正常な故障していないハーフブリッジ回路の中点電圧を活用している。これによれば、2つのハーフブリッジ回路20,30の内、1つのハーフブリッジ回路が故障している場合においても、故障に依存せずに圧力を検出することができる。フルブリッジ回路10は、第1半導体基板に形成され、オペアンプ40及び判定部50は、第1半導体基板とは異なる第2半導体基板に形成されている。これによれば、フルブリッジ回路、オペアンプ、及び、判定部それぞれが同一の半導体基板に形成された構成とは異なり、オペアンプ40及び判定部50の設定を保った状態で、フルブリッジ回路10を設定変更することができる。逆に言えば、フルブリッジ回路10の設定を保った状態で、オペアンプ40及び判定部50を設定変更することができる。そのため、汎用性が向上される。局所的に厚さの薄くなった薄肉部11上にフルブリッジ回路10が形成されている。これによれば、厚さの均一な半導体基板にフルブリッジ回路が形成された構成と比べて、圧力の印加によって薄肉部11が歪み易く、その歪みがフルブリッジ回路10の構成要素であるゲージ抵抗21,22,31,32に印加され易くなる。そのため、圧力印加に応じて、フルブリッジ回路10の出力信号各ハーフブリッジ回路20,30の中点電圧が変動し易くなるので、圧力の検出精度が向上される。ゲージ抵抗21,32は、圧力の印加によって抵抗値が上昇する性質を有し、ゲージ抵抗22,31は、圧力の印加によって抵抗値が減少する性質を有する。これによれば、第1中点電圧は減少し易く、第2中点電圧は減少し難くなる。そのため、両者の差分は大きくなり、主オペアンプ41の出力信号の電圧レベルが上昇する。この結果、圧力の検出精度が向上される。以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。本実施形態では、フルブリッジ回路10が第1半導体基板に形成され、オペアンプ40及び判定部50が第1半導体基板とは異なる第2半導体基板に形成された例を示した。しかしながら、フルブリッジ回路10、オペアンプ40、及び、判定部50が第1半導体基板に形成された構成を採用することもできる。これによれば、本実施形態で示した構成と比べて、圧力センサ100の体格の増大が抑制される。本実施形態では、ゲージ抵抗21,32は、圧力の印加によって抵抗値が上昇する性質を有し、ゲージ抵抗22,31は、圧力の印加によって抵抗値が減少する性質を有する例を示した。しかしなら、これとは反対に、ゲージ抵抗21,32は、圧力の印加によって抵抗値が減少する性質を有し、ゲージ抵抗22,31は、圧力の印加によって抵抗値が上昇する性質を有する構成を採用することもできる。また、全てのゲージ抵抗21,22,31,32が、圧力の印加によって抵抗値が上昇する性質を有する構成を採用することもできるし、圧力の印加によって抵抗値が減少する性質を有する構成を採用することもできる。本実施形態では、常圧時における、各ゲージ抵抗21,22,31,32の抵抗値は同一となっている例を示した。しかしながら、常圧時における、各ゲージ抵抗21,22,31,32の抵抗値は異なっていても良い。本実施形態では、主オペアンプ41の非反転入力端子が第1中点に接続され、主オペアンプ41の反転入力端子が第2中点に接続された例を示した。しかしながら、主オペアンプ41の非反転入力端子が第2中点に接続され、主オペアンプ41の反転入力端子が第1中点に接続された構成を採用することもできる。本実施形態では、第1オペアンプ42の非反転入力端子が第1中点に接続され、第1オペアンプ42の反転入力端子がグランドに接続された例を示した。しかしながら、これとは反対に、第1オペアンプ42の非反転入力端子がグランドに接続され、第1オペアンプ42の反転入力端子が第1中点に接続された構成を採用することもできる。また、第1オペアンプ42の非反転入力端子が第1中点に接続され、第1オペアンプ42の反転入力端子が電源に接続された構成を採用することもできる。更に言えば、第1オペアンプ42の非反転入力端子が電源に接続され、第1オペアンプ42の反転入力端子が第1中点に接続された構成を採用することもできる。本実施形態では、第2オペアンプ43の非反転入力端子が第2中点に接続され、第2オペアンプ43の反転入力端子がグランドに接続された例を示した。しかしながら、これとは反対に、第2オペアンプ43の非反転入力端子がグランドに接続され、第2オペアンプ43の反転入力端子が第2中点に接続された構成を採用することもできる。また、第2オペアンプ43の非反転入力端子が第2中点に接続され、第2オペアンプ43の反転入力端子が電源に接続された構成を採用することもできる。更に言えば、第2オペアンプ43の非反転入力端子が電源に接続され、第2オペアンプ43の反転入力端子が第2中点に接続された構成を採用することもできる。本実施形態では、αが電源電圧の4分の1である例を示した。しかしながら、αの値としては、上記例に限定されず、電源電圧の半分以下であれば良い。例えば、αの値として、3分の1を採用することもできる。"