"半導体層上に、被エッチング層、第1のマスク層および第2のマスク層を順に積層する工程と、上記第1のマスク層および上記第2のマスク層のそれぞれに開口部を、上記第1のマスク層の開口が上記第2のマスク層の開口よりも大きくなるように、形成する工程と、上記第1のマスク層の上記開口部および上記第2のマスク層の上記開口部から上記被エッチング層を異方性ドライエッチングによってエッチングして、上記被エッチング層に、テーパ状の開口部を、上記第1のマスク層側の開口が上記半導体層側の開口よりも大きくなるように、形成する工程と、上記第1のマスク層および上記第2のマスク層の内の少なくとも上記第1のマスク層を残した状態で、上記被エッチング層の上記テーパ状の開口部に金属膜を積層して、この金属膜からなる電極を上記半導体層上に形成する工程とを備えることを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法において、上記第1のマスク層の上記開口部の内面と上記第2のマスク層の上記開口部の内面との間の、上記第1のマスク層の厚み方向に直交する方向の距離は、上記被エッチング層の厚みと等しいことを特徴とする半導体装置の製造方法。請求項1または2に記載の半導体装置の製造方法において、上記第1のマスク層および上記第2のマスク層は、それぞれ、レジスト膜であることを特徴とする半導体装置の製造方法。請求項1または2に記載の半導体装置の製造方法において、上記第1のマスク層は、絶縁膜であり、上記第2のマスク層は、レジスト膜であることを特徴とする半導体装置の製造方法。請求項1から4の何れか一つに記載の半導体装置の製造方法において、上記被エッチング層に上記開口部を形成する工程の後でかつ上記金属膜を積層する工程の前に、上記被エッチング層の上記開口部をウェットエッチングによってエッチングして、上記被エッチング層の上記開口部の上記第1のマスク層側の内面を、上記第1のマスク層に重なるようにすることを特徴とする半導体装置の製造方法。半導体層上に、被エッチング層およびマスク層を順に積層する工程と、上記マスク層に、逆メサ状の開口部を、上記被エッチング層側の開口が上記被エッチング層と反対側の開口よりも大きくなるように、形成する工程と、上記マスク層の上記開口部から上記被エッチング層を異方性ドライエッチングによってエッチングして、上記被エッチング層に、テーパ状の開口部を、上記マスク層側の開口が上記半導体層側の開口よりも大きくなるように、形成する工程と、上記マスク層を残した状態で、上記被エッチング層の上記テーパ状の開口部に金属膜を積層して、この金属膜からなる電極を上記半導体層上に形成する工程とを備えることを特徴とする半導体装置の製造方法。請求項6に記載の半導体装置の製造方法において、上記マスク層の上記開口部の上記被エッチング層側の内面と上記マスク層の上記開口部の上記被エッチング層と反対側の内面との間の、上記マスク層の厚み方向に直交する方向の距離は、上記被エッチング層の厚みと等しいことを特徴とする半導体装置の製造方法。請求項6または7に記載の半導体装置の製造方法において、上記マスク層は、レジスト膜であることを特徴とする半導体装置の製造方法。請求項6または7に記載の半導体装置の製造方法において、上記マスク層は、絶縁膜であることを特徴とする半導体装置の製造方法。請求項6から9の何れか一つに記載の半導体装置の製造方法において、上記被エッチング層に上記開口部を形成する工程の後でかつ上記金属膜を積層する工程の前に、上記被エッチング層の上記開口部をウェットエッチングによってエッチングして、上記被エッチング層の上記開口部の上記マスク層側の内面を、上記マスク層に重なるようにすることを特徴とする半導体装置の製造方法。そこで、この発明の課題は、工程を簡素化して歩留まりを向上すると共に、安定した形状の電極を再現性よく得ることができる半導体装置の製造方法を提供することにある。上記課題を解決するため、この発明の半導体装置の製造方法は、半導体層上に、被エッチング層、第1のマスク層および第2のマスク層を順に積層する工程と、上記第1のマスク層および上記第2のマスク層のそれぞれに開口部を、上記第1のマスク層の開口が上記第2のマスク層の開口よりも大きくなるように、形成する工程と、上記第1のマスク層の上記開口部および上記第2のマスク層の上記開口部から上記被エッチング層を異方性ドライエッチングによってエッチングして、上記被エッチング層に、テーパ状の開口部を、上記第1のマスク層側の開口が上記半導体層側の開口よりも大きくなるように、形成する工程と、上記第1のマスク層および上記第2のマスク層の内の少なくとも上記第1のマスク層を残した状態で、上記被エッチング層の上記テーパ状の開口部に金属膜を積層して、この金属膜からなる電極を上記半導体層上に形成する工程とを備えることを特徴としている。この発明の半導体装置の製造方法によれば、上記第1のマスク層と、上記第1のマスク層の開口よりも小さな開口を有する上記第2のマスク層とを用いて、上記被エッチング層を異方性ドライエッチングによってエッチングして、上記被エッチング層に上記テーパ状の開口部を形成し、その後、上記被エッチング層の上記テーパ状の開口部に電極を形成するので、被エッチング層のテーパ状の開口部の内面に接触する電極の側面が、半導体層に対向する電極の底面に対して、鈍角を有しかつ直線的に傾斜するように、電極を形成できる以下、鈍角電極という。また、上記第1のマスク層と、上記第1のマスク層の開口よりも小さな開口を有する上記第2のマスク層とを用いて、上記被エッチング層を異方性ドライエッチングによってエッチングして、上記被エッチング層に上記テーパ状の開口部を形成するので、半導体層を斜めに設置し直して被エッチング層をエッチングする必要がなく、半導体層を水平に設置したまま被エッチング層をエッチングすることができ、工程を簡素化できる。また、上記被エッチング層を異方性ドライエッチングによってエッチングしているので、ウェットエッチングに比べて、エッチングの再現性がよく、安定した形状の鈍角電極を得ることができる。また、等方性ドライエッチングに比べて、鈍角電極の側面を直線状に形成できる。したがって、工程を簡素化して歩留まりを向上すると共に、安定した形状の電極を再現性よく得ることができる。また、一実施形態の半導体装置の製造方法では、上記第1のマスク層の上記開口部の内面と上記第2のマスク層の上記開口部の内面との間の、上記第1のマスク層の厚み方向に直交する方向の距離は、上記被エッチング層の厚みと等しい。この実施形態の半導体装置の製造方法によれば、上記第1のマスク層の上記開口部の内面と上記第2のマスク層の上記開口部の内面との間の距離は、上記被エッチング層の厚みと等しいので、被エッチング層をエッチングするとき、被エッチング層の開口部の第1のマスク層側の内面を、第1のマスク層の開口部の内面に一致させるように、エッチングすることができる。この結果、被エッチング層の開口部の内面と、被エッチング層の半導体層に対向する底面との成す内角を、45°に形成することができる。また、一実施形態の半導体装置の製造方法では、上記第1のマスク層および上記第2のマスク層は、それぞれ、レジスト膜である。この実施形態の半導体装置の製造方法によれば、上記第1のマスク層および上記第2のマスク層は、それぞれ、レジスト膜であるので、第1のマスク層および第2のマスク層のリフトオフを簡単に行える。また、一実施形態の半導体装置の製造方法では、上記第1のマスク層は、絶縁膜であり、上記第2のマスク層は、レジスト膜である。この実施形態の半導体装置の製造方法によれば、上記第1のマスク層は、絶縁膜であるので、第1のマスク層の開口部を精度良く形成できる。上記第2のマスク層は、レジスト膜であるので、第2のマスク層のリフトオフを簡単に行える。また、一実施形態の半導体装置の製造方法では、上記被エッチング層に上記開口部を形成する工程の後でかつ上記金属膜を積層する工程の前に、上記被エッチング層の上記開口部をウェットエッチングによってエッチングして、上記被エッチング層の上記開口部の上記第1のマスク層側の内面を、上記第1のマスク層に重なるようにする。この実施形態の半導体装置の製造方法によれば、上記被エッチング層に上記開口部を形成する工程の後でかつ上記金属膜を積層する工程の前に、上記被エッチング層の上記開口部をウェットエッチングによってエッチングして、上記被エッチング層の上記開口部の上記第1のマスク層側の内面を、上記第1のマスク層に重なるようにするので、被エッチング層の開口部の第1のマスク層側の大きさを、第1のマスク層の開口部の大きさよりも、大きくできる。このため、被エッチング層の開口部に金属膜を積層して電極を形成したとき、電極の幅方向の大きさを大きくできる。また、この発明の半導体装置の製造方法は、半導体層上に、被エッチング層およびマスク層を順に積層する工程と、上記マスク層に、逆メサ状の開口部を、上記被エッチング層側の開口が上記被エッチング層と反対側の開口よりも大きくなるように、形成する工程と、上記マスク層の上記開口部から上記被エッチング層を異方性ドライエッチングによってエッチングして、上記被エッチング層に、テーパ状の開口部を、上記マスク層側の開口が上記半導体層側の開口よりも大きくなるように、形成する工程と、上記マスク層を残した状態で、上記被エッチング層の上記テーパ状の開口部に金属膜を積層して、この金属膜からなる電極を上記半導体層上に形成する工程とを備えることを特徴としている。この発明の半導体装置の製造方法によれば、上記逆メサ状の開口部を有する上記マスク層を用いて、上記被エッチング層を異方性ドライエッチングによってエッチングして、上記被エッチング層に上記テーパ状の開口部を形成し、その後、上記被エッチング層の上記テーパ状の開口部に電極を形成するので、被エッチング層のテーパ状の開口部の内面に接触する電極の側面が、半導体層に対向する電極の底面に対して、鈍角を有しかつ直線的に傾斜するように、電極を形成できる以下、鈍角電極という。また、上記逆メサ状の開口部を有する上記マスク層を用いて、上記被エッチング層を異方性ドライエッチングによってエッチングして、上記被エッチング層に上記テーパ状の開口部を形成するので、半導体層を斜めに設置し直して被エッチング層をエッチングする必要がなく、半導体層を水平に設置したまま被エッチング層をエッチングすることができ、工程を簡素化できる。また、上記被エッチング層を異方性ドライエッチングによってエッチングしているので、ウェットエッチングに比べて、エッチングの再現性がよく、安定した形状の鈍角電極を得ることができる。また、等方性ドライエッチングに比べて、鈍角電極の側面を直線状に形成できる。したがって、工程を簡素化して歩留まりを向上すると共に、安定した形状の電極を再現性よく得ることができる。また、一実施形態の半導体装置の製造方法では、上記マスク層の上記開口部の上記被エッチング層側の内面と上記マスク層の上記開口部の上記被エッチング層と反対側の内面との間の、上記マスク層の厚み方向に直交する方向の距離は、上記被エッチング層の厚みと等しい。この実施形態の半導体装置の製造方法によれば、上記マスク層の上記開口部の上記被エッチング層側の内面と上記マスク層の上記開口部の上記被エッチング層と反対側の内面との間の距離は、上記被エッチング層の厚みと等しいので、被エッチング層をエッチングするとき、被エッチング層の開口部のマスク層側の内面を、マスク層の開口部の被エッチング層側の内面に一致させるように、エッチングすることができる。この結果、被エッチング層の開口部の内面と、被エッチング層の半導体層に対向する底面との成す内角を、45°に形成することができる。また、一実施形態の半導体装置の製造方法では、上記マスク層は、レジスト膜である。この実施形態の半導体装置の製造方法によれば、上記マスク層は、レジスト膜であるので、マスク層のリフトオフを簡単に行える。また、一実施形態の半導体装置の製造方法では、上記マスク層は、絶縁膜である。この実施形態の半導体装置の製造方法によれば、上記マスク層は、絶縁膜であるので、マスク層の開口部を精度良く形成できる。また、一実施形態の半導体装置の製造方法では、上記被エッチング層に上記開口部を形成する工程の後でかつ上記金属膜を積層する工程の前に、上記被エッチング層の上記開口部をウェットエッチングによってエッチングして、上記被エッチング層の上記開口部の上記マスク層側の内面を、上記マスク層に重なるようにする。この実施形態の半導体装置の製造方法によれば、上記被エッチング層に上記開口部を形成する工程の後でかつ上記金属膜を積層する工程の前に、上記被エッチング層の上記開口部をウェットエッチングによってエッチングして、上記被エッチング層の上記開口部の上記マスク層側の内面を、上記マスク層に重なるようにするので、被エッチング層の開口部のマスク層側の大きさを、マスク層の開口部の大きさよりも、大きくできる。このため、被エッチング層の開口部に金属膜を積層して電極を形成したとき、電極の幅方向の大きさを大きくできる。この発明の半導体装置の製造方法によれば、上記第1のマスク層と、上記第1のマスク層の開口よりも小さな開口を有する上記第2のマスク層とを用いて、上記被エッチング層を異方性ドライエッチングによってエッチングして、上記被エッチング層に上記テーパ状の開口部を形成するので、工程を簡素化して歩留まりを向上すると共に、安定した形状の電極を再現性よく得ることができる。この発明の半導体装置の製造方法によれば、上記逆メサ状の開口部を有する上記マスク層を用いて、上記被エッチング層を異方性ドライエッチングによってエッチングして、上記被エッチング層に上記テーパ状の開口部を形成するので、工程を簡素化して歩留まりを向上すると共に、安定した形状の電極を再現性よく得ることができる。以下、この発明を図示の実施の形態により詳細に説明する。第1の実施形態図1は、この発明の半導体装置の製造方法の第1実施形態である断面図を示している。この発明の半導体装置の製造方法を説明すると、まず、図1Aに示すように、半導体層としてのGaN層1上に、被エッチング層としてのSiO2絶縁膜10、第1のマスク層としての第1のレジスト膜11、および、第2のマスク層としての第2のレジスト膜12を順に積層する。第1のレジスト膜11の性質と第2のレジスト膜12の性質とは、互いに異なる。第1のレジスト膜11として、例えばPMGIを用い、第2のレジスト膜12として、例えばPFIを用いる。例えば、上記GaN層1の厚みは、500μmであり、上記SiO2絶縁膜10の厚みは、0.2μmであり、上記第1のレジスト膜11の厚みは、1.2μmであり、上記第2のレジスト膜12の厚みは、1.0μmである。その後、図1Bに示すように、上記第1のレジスト膜11の開口が上記第2のレジスト膜12の開口よりも大きくなるように、第1のレジスト膜11および第2のレジスト膜12のそれぞれに開口部111,121を形成する。具体的に述べると、上記第1のレジスト膜11の開口部111および上記第2のレジスト膜12の開口部121を、フォトリソグラフィ工程およびエッチング工程により、形成する。例えば、第2のレジスト膜12を、波長365nmで所望パターンに露光し現像を行い、さらに、第1のレジスト膜11を、第2のレジスト膜12が感光しない波長13.6nmで所望パターンに露光し現像を行う。このようにして、第1のレジスト膜11の開口部111の開口幅を、第2のレジスト膜12の開口部121の開口幅よりも、大きくできる。例えば、第1のレジスト膜11の開口部111の開口幅を、1.4μmとし、第2のレジスト膜12の開口部121の開口幅を1.0μmとする。このとき、上記第1のレジスト膜11の開口部111の内面と上記第2のレジスト膜12の開口部121の内面との間の、第1のレジスト膜11の厚み方向に直交する方向の距離Aは、SiO2絶縁膜10の厚みBと等しい。その後、図1Cに示すように、上記第1のレジスト膜11の開口部111および上記第2のレジスト膜12の開口部121からSiO2絶縁膜10を異方性ドライエッチングによってエッチングして、SiO2絶縁膜10にテーパ状の開口部101を形成する。このテーパ状の開口部101は、第1のレジスト膜11側の開口がGaN層1側の開口よりも大きくなるように、形成される。このとき、上記第1のレジスト膜11の開口部111の内面と上記第2のレジスト膜12の開口部121の内面との間の距離Aは、SiO2絶縁膜10の厚みBと等しいので、SiO2絶縁膜10をエッチングするとき、SiO2絶縁膜10の開口部101の第1のレジスト膜11側の内面を、第1のレジスト膜11の開口部111の内面に一致させるように、エッチングすることができる。この結果、SiO2絶縁膜10の開口部101の内面と、SiO2絶縁膜10のGaN層1に対向する底面102との成す内角αを、45°に形成することができる。例えば、プラズマの入射角度を9~10度、入射量を1/2とし、異方性ドライエッチング処理を行うことによって、SiO2絶縁膜10の開口部101の内面を、SiO2絶縁膜10の底面102に対して、45°の角度を有しかつ直線的に傾斜するように、形成できる。なお、SiO2絶縁膜10の開口部101のテーパ形状は、第1のレジスト膜11の厚みによってプラズマの入射角度、入射量を調整することにより、コントロールすることが可能である。また、上記距離Aを上記厚みBよりも大きくすることで、上記内角αを小さくすることができる。その後、図1Dに示すように、上記第1のレジスト膜11および上記第2のレジスト膜12を除去せずに残した状態で、SiO2絶縁膜10のテーパ状の開口部101に金属膜14を積層する。この金属膜14は、例えば、Ti、Al、Ni、Cu、Au、W、Ptなどの金属材料を蒸着して、形成される。なお、この金属膜14は、複数の上記金属材料を積層した構造であってもよく、また、上記金属材料と上記金属材料の窒化物とを積層した構造例えば、W/WNであってもよい。そして、上記第2のレジスト膜12上に形成された金属膜14を、上記第1のレジスト膜11および上記第2のレジスト膜12とともに、アセトンやリムバーなどの薬液を用いて、リフトオフにより除去して、図1Eに示すように、上記金属膜14からなる電極としてのゲート電極15をGaN層1上に形成する。上記方法により得られた上記ゲート電極15は、SiO2絶縁膜10の開口部101の内面に接触する側面151と、GaN層1に対向する底面152とを有する。この側面151は、上記底面152に対して、鈍角を有し、かつ、直線的に傾斜している。具体的に述べると、側面151と底面152との成す第1の内角θ1は、135°である。上記ゲート電極15は、例えば特開2007-180510号公報に開示されたゲート電極と同じである。ゲート電極15は、例えば、WN/Auを積層して作製される金属電極であってもよく、Ptを主原料とする金属電極の一例としてのTi/Pt/Au膜としてもよく、Ti/Au膜であってもよい。ゲート電極15は、非オーミック電極であり、この場合、ショットキー電極である。上記ゲート電極15の一方図中右側の側面151の側方図中右側には、図示しないドレイン電極がGaN層1上に設けられており、このドレイン電極は、オーミック電極である。また、ゲート電極15の他方図中左側の側面151の側方図中左側には、図示しないソース電極がGaN層1上に設けられている。上記ゲート電極15では、オーミック電極であるドレイン電極側の第1の内角θ1が90°を超えている。これにより、ゲート電極15とドレイン電極との間の電界が、ゲート電極15の第1の内角θ1を構成する角部に集中することを抑制できるので、電極間の耐圧を向上できる。なお、上記ゲート電極15の第1の内角θ1に隣接する第2の内角θ2は、鈍角であり、例えば、この実施形態では135°である。また、ゲート電極15の第2の内角θ2に隣接する第3の内角θ3は、鋭角であり、例えば、この実施形態では45°である。上記構成の半導体装置の製造方法によれば、第1のレジスト膜11と、第1のレジスト膜11の開口よりも小さな開口を有する第2のレジスト膜12とを用いて、SiO2絶縁膜10を異方性ドライエッチングによってエッチングして、SiO2絶縁膜10にテーパ状の開口部101を形成するので、GaN層1を斜めに設置し直してSiO2絶縁膜10をエッチングする必要がなく、GaN層1を水平に設置したままSiO2絶縁膜10をエッチングすることができ、工程を簡素化できる。また、SiO2絶縁膜10を異方性ドライエッチングによってエッチングしているので、ウェットエッチングに比べて、エッチングの再現性がよく、安定した形状の鈍角のゲート電極15を得ることができる。ウェットエッチングでは、自然現象を利用しているので、エッチングの再現性が悪い。また、SiO2絶縁膜10を異方性ドライエッチングによってエッチングしているので、等方性ドライエッチングに比べて、鈍角ゲート電極15の側面を直線状に形成できる。等方性ドライエッチングでは、SiO2絶縁膜10の開口部101の内面は、弧を描いた傾斜面となる。したがって、工程を簡素化して歩留まりを向上すると共に、安定した形状のゲート電極15を再現性よく得ることができる。なお、上記第1のマスク層として、第1のレジスト膜11の代わりに、絶縁膜を用い、上記第2のマスク層として、第2のレジスト膜12の代わりに、レジスト膜を用いてもよい。このとき、第1のマスク層は、絶縁膜であるので、第1のマスク層の開口部を精度良く形成できる。第2のマスク層は、レジスト膜であるので、第2のマスク層のリフトオフを簡単に行える。上記第1のマスク層として、例えば、SiO2やSiNxなどの絶縁膜や、タンタルオキサイドやハフニウムオキサイドなどの高誘電絶縁膜を用いてもよい。また、上記被エッチング層として、SiO2絶縁膜10の代わりに、例えば、SiNxやSOGなどの絶縁膜や、タンタルオキサイドやハフニウムオキサイドなどの高誘電絶縁膜を用いてもよい。上記半導体層として、GaN層1の代わりに、例えば、GaAs層やSiC層などを用いてもよい。また、図1Cに示す上記SiO2絶縁膜10に開口部101を形成する工程の後で、かつ、図1Dに示す上記金属膜14を積層する工程の前に、SiO2絶縁膜10の開口部101をウェットエッチングによってオーバーエッチングして、SiO2絶縁膜10の開口部101の第1のレジスト膜11側の内面を、第1のレジスト膜11に重なるようにしてもよい。したがって、SiO2絶縁膜10の開口部101の第1のレジスト膜11側の大きさを、第1のレジスト膜11の開口部111の大きさよりも、大きくできる。このため、SiO2絶縁膜10の開口部101に金属膜14を積層してゲート電極15を形成したとき、ゲート電極15の幅方向の大きさを大きくできる。第2の実施形態図2は、この発明の半導体装置の製造方法の第2の実施形態を示している。上記第1の実施形態と相違する点を説明すると、この第2の実施形態では、金属膜を積層する前の工程が相違する。なお、上記第2の実施形態では、上記第1の実施形態と同一の符号は、上記第1の実施形態と同じ構成であるため、その説明を省略する。この第2の実施形態の製造方法では、上記第1の実施形態の図1Aから図1Cまでの工程が同じで、その後、図2Aに示すように、第2のレジスト膜12を除去し第1のレジスト膜11を残す。そして、図2Bに示すように、SiO2絶縁膜10のテーパ状の開口部101に金属膜14を積層してから、上記第1のレジスト膜11上に形成された金属膜14を、上記第1のレジスト膜11とともに、アセトンやリムバーなどの薬液を用いて、リフトオフにより除去して、図2Cに示すように、上記金属膜14からなる電極としてのゲート電極15をGaN層1上に形成する。第3の実施形態図3は、この発明の半導体装置の製造方法の第3の実施形態を示している。上記第1の実施形態と相違する点を説明すると、この第3の実施形態では、MIS電極を含む半導体装置を製造する。なお、上記第3の実施形態では、上記第1の実施形態と同一の符号は、上記第1の実施形態と同じ構成であるため、その説明を省略する。この第3の実施形態の製造方法では、まず、図3Aに示すように、GaN層1上に、中間絶縁膜16、SiO2絶縁膜10、第1のレジスト膜11および第2のレジスト膜12を順に積層する。上記中間絶縁膜16としては、例えば、SiO2やSiNxなどの絶縁膜や、タンタルオキサイドやハフニウムオキサイドなどの高誘電絶縁膜を用いてもよい。また、中間絶縁膜16の厚みは、例えば0.01μmである。その後、図3Bに示すように、上記第1のレジスト膜11の開口が上記第2のレジスト膜12の開口よりも大きくなるように、第1のレジスト膜11および第2のレジスト膜12のそれぞれに開口部111,121を形成する。その後、図3Cに示すように、上記第1のレジスト膜11の開口部111および上記第2のレジスト膜12の開口部121からSiO2絶縁膜10を異方性ドライエッチングによってエッチングして、SiO2絶縁膜10にテーパ状の開口部101を形成する。その後、図3Dに示すように、上記第1のレジスト膜11および上記第2のレジスト膜12を除去せずに残した状態で、SiO2絶縁膜10のテーパ状の開口部101に金属膜14を積層する。そして、上記第2のレジスト膜12上に形成された金属膜14を、上記第1のレジスト膜11および上記第2のレジスト膜12とともに、アセトンやリムバーなどの薬液を用いて、リフトオフにより除去して、図3Eに示すように、上記金属膜14からなる電極としてのゲート電極15をGaN層1上に形成する。上記方法により得られた上記ゲート電極15は、MISMetalInsulatorSemiconductor電極となる。第4の実施形態図4は、この発明の半導体装置の製造方法の第4の実施形態を示している。上記第3の実施形態と相違する点を説明すると、この第4の実施形態では、金属膜を積層する前の工程が相違する。なお、上記第4の実施形態では、上記第3の実施形態と同一の符号は、上記第3の実施形態と同じ構成であるため、その説明を省略する。この第4の実施形態の製造方法では、上記第3の実施形態の図3Aから図3Cまでの工程が同じで、その後、図4Aに示すように、第2のレジスト膜12を除去し第1のレジスト膜11を残す。そして、図4Bに示すように、SiO2絶縁膜10のテーパ状の開口部101に金属膜14を積層してから、上記第1のレジスト膜11上に形成された金属膜14を、上記第1のレジスト膜11とともに、アセトンやリムバーなどの薬液を用いて、リフトオフにより除去して、図4Cに示すように、上記金属膜14からなる電極としてのゲート電極15をGaN層1上に形成する。第5の実施形態図5は、この発明の半導体装置の製造方法の第5の実施形態を示している。上記第1の実施形態と相違する点を説明すると、上記第1の実施形態では、2層のマスク層を用いて被エッチング層をエッチングしていたのに対して、この第5の実施形態では、1層のマスク層を用いて被エッチング層をエッチングする。なお、上記第5の実施形態では、上記第1の実施形態と同一の符号は、上記第1の実施形態と同じ構成であるため、その説明を省略する。この第5の実施形態の製造方法では、まず、図5Aに示すように、GaN層1上に、SiO2絶縁膜10、および、マスク層としてのレジスト膜21を順に積層する。レジスト膜21として、例えばSIPRを用いる。レジスト膜21の厚みは、例えば2.0μmである。なお、GaN層1およびSiO2絶縁膜10の材料や厚みは、上記第1の実施形態と同じであるため、その説明を省略する。その後、図5Bに示すように、上記レジスト膜21に、逆メサ状の開口部211を、上記SiO2絶縁膜10側の開口が上記SiO2絶縁膜10と反対側の開口よりも大きくなるように、形成する。具体的に述べると、上記レジスト膜21を、所望パターンに露光し現像を行い、さらに、現像後0分後に150度で5分の熱処理を行う。このようにして、レジスト膜21の開口部211を、断面逆テーパ状に形成できる。例えば、レジスト膜21の開口部211のSiO2絶縁膜10側の開口幅を、1.4μmとし、レジスト膜21の開口部211のSiO2絶縁膜10と反対側の開口幅を、1.0μmとする。このとき、上記レジスト膜21の開口部211のSiO2絶縁膜10側の内面と上記レジスト膜21の開口部211のSiO2絶縁膜10と反対側の内面との間の、上記レジスト膜21の厚み方向に直交する方向の距離A’は、上記SiO2絶縁膜10の厚みB’と等しい。その後、図5Cに示すように、上記レジスト膜21の開口部211からSiO2絶縁膜10を異方性ドライエッチングによってエッチングして、SiO2絶縁膜10にテーパ状の開口部101を形成する。このテーパ状の開口部101は、レジスト膜21側の開口がGaN層1側の開口よりも大きくなるように、形成される。このとき、上記レジスト膜21の開口部211のSiO2絶縁膜10側の内面と上記レジスト膜21の開口部211のSiO2絶縁膜10と反対側の内面との間の距離A’は、上記SiO2絶縁膜10の厚みB’と等しいので、SiO2絶縁膜10をエッチングするとき、SiO2絶縁膜10の開口部101のレジスト膜21側の内面を、レジスト膜21の開口部211のSiO2絶縁膜10側の内面に一致させるように、エッチングすることができる。この結果、SiO2絶縁膜10の開口部101の内面と、SiO2絶縁膜10のGaN層1に対向する底面102との成す内角αを、45°に形成することができる。その後、図5Dに示すように、上記レジスト膜21を除去せずに残した状態で、SiO2絶縁膜10のテーパ状の開口部101に金属膜14を積層する。そして、上記レジスト膜21上に形成された金属膜14を、上記レジスト膜21とともに、アセトンやリムバーなどの薬液を用いて、リフトオフにより除去して、図5Eに示すように、上記金属膜14からなる電極としてのゲート電極25をGaN層1上に形成する。上記方法により得られた上記ゲート電極25は、SiO2絶縁膜10の開口部101の内面に接触する側面251と、GaN層1に対向する底面252とを有する。この側面251は、上記底面252に対して、鈍角を有し、かつ、直線的に傾斜している。具体的に述べると、側面251と底面252との成す第1の内角θ1’は、135°である。上記ゲート電極25は、例えば特開2007-180510号公報に開示されたゲート電極と同じである。ゲート電極25は、非オーミック電極であり、この場合、ショットキー電極である。上記ゲート電極25の一方図中右側の側面251の側方図中右側には、図示しないドレイン電極がGaN層1上に設けられており、このドレイン電極は、オーミック電極である。また、ゲート電極25の他方図中左側の側面251の側方図中左側には、図示しないソース電極がGaN層1上に設けられている。上記ゲート電極25では、オーミック電極であるドレイン電極側の第1の内角θ1’が90°を超えている。これにより、ゲート電極25とドレイン電極との間の電界が、ゲート電極25の第1の内角θ1’を構成する角部に集中することを抑制できるので、電極間の耐圧を向上できる。なお、上記ゲート電極25の第1の内角θ1’に隣接する第2の内角θ2’は、鈍角であり、ゲート電極25の第2の内角θ2’に隣接する第3の内角θ3’は、鋭角である。上記構成の半導体装置の製造方法によれば、上記逆メサ状の開口部211を有する上記レジスト膜21を用いて、SiO2絶縁膜10を異方性ドライエッチングによってエッチングして、SiO2絶縁膜10にテーパ状の開口部101を形成するので、GaN層1を斜めに設置し直してSiO2絶縁膜10をエッチングする必要がなく、GaN層1を水平に設置したままSiO2絶縁膜10をエッチングすることができ、工程を簡素化できる。また、SiO2絶縁膜10を異方性ドライエッチングによってエッチングしているので、ウェットエッチングに比べて、エッチングの再現性がよく、安定した形状の鈍角のゲート電極25を得ることができる。ウェットエッチングでは、自然現象を利用しているので、エッチングの再現性が悪い。また、SiO2絶縁膜10を異方性ドライエッチングによってエッチングしているので、等方性ドライエッチングに比べて、鈍角ゲート電極25の側面を直線状に形成できる。等方性ドライエッチングでは、SiO2絶縁膜10の開口部101の内面は、弧を描いた傾斜面となる。したがって、工程を簡素化して歩留まりを向上すると共に、安定した形状のゲート電極25を再現性よく得ることができる。なお、上記マスク層として、レジスト膜21の代わりに、絶縁膜を用いてもよく、マスク層の開口部を精度良く形成できる。上記マスク層として、例えば、SiO2やSiNxなどの絶縁膜や、タンタルオキサイドやハフニウムオキサイドなどの高誘電絶縁膜を用いてもよい。また、図5Cに示す上記SiO2絶縁膜10に開口部101を形成する工程の後で、かつ、図5Dに示す上記金属膜14を積層する工程の前に、SiO2絶縁膜10の開口部101をウェットエッチングによってオーバーエッチングして、SiO2絶縁膜10の開口部101のレジスト膜21側の内面を、レジスト膜21に重なるようにしてもよい。したがって、SiO2絶縁膜10の開口部101のレジスト膜21側の大きさを、レジスト膜21の開口部211の大きさよりも、大きくできる。このため、SiO2絶縁膜10の開口部101に金属膜14を積層してゲート電極25を形成したとき、ゲート電極25の幅方向の大きさを大きくできる。第6の実施形態図6は、この発明の半導体装置の製造方法の第6の実施形態を示している。上記第5の実施形態と相違する点を説明すると、この第6の実施形態では、MIS電極を含む半導体装置を製造する。なお、上記第6の実施形態では、上記第5の実施形態と同一の符号は、上記第5の実施形態と同じ構成であるため、その説明を省略する。この第6の実施形態の製造方法では、まず、図6Aに示すように、GaN層1上に、中間絶縁膜16、SiO2絶縁膜10およびレジスト膜21を順に積層する。上記中間絶縁膜16としては、例えば、SiO2やSiNxなどの絶縁膜や、タンタルオキサイドやハフニムオキサイドなどの高誘電絶縁膜を用いてもよい。また、中間絶縁膜16の厚みは、例えば0.01μmである。その後、図6Bに示すように、上記レジスト膜21に、逆メサ状の開口部211を、上記SiO2絶縁膜10側の開口が上記SiO2絶縁膜10と反対側の開口よりも大きくなるように、形成する。その後、図6Cに示すように、上記レジスト膜21の開口部211からSiO2絶縁膜10を異方性ドライエッチングによってエッチングして、SiO2絶縁膜10にテーパ状の開口部101を形成する。その後、図6Dに示すように、上記レジスト膜21を除去せずに残した状態で、SiO2絶縁膜10のテーパ状の開口部101に金属膜14を積層する。そして、上記レジスト膜21上に形成された金属膜14を、上記レジスト膜21とともに、アセトンやリムバーなどの薬液を用いて、リフトオフにより除去して、図6Eに示すように、上記金属膜14からなる電極としてのゲート電極25をGaN層1上に形成する。上記方法により得られた上記ゲート電極25は、MISMetalInsulatorSemiconductor電極となる。なお、この発明は上述の実施形態に限定されない。例えば、上記第1から上記第6の実施形態のそれぞれの特徴点を様々に組み合わせてもよい。例えば、上記第1から上記第6の実施形態のそれぞれの部材の材料や大きさを同じにしてもよい。また、本発明の半導体装置としては、例えば、GaN系半導体を用いたFET、GaAs系半導体を用いたFETでもよく、その他の半導体を用いたFETでもよい。上記実施形態では、特に、ゲート耐圧が求められるGaNヘテロ接合電界効果トランジスタとした場合に特に有効である。"