チャネルを介してドレイン領域に結合されたソース領域と、前記チャネルの少なくとも一部分の上に重なるゲート構造体と、少なくとも部分的に前記チャネル内に配置されたハロー注入であって、前記ドレイン領域より前記ソース領域の近くに配置されたハロー注入と、前記チャネルに結合されたボディタイとを含む、非対称P型電界効果トランジスタ。前記非対称N型電界効果トランジスタが対称N型電界効果トランジスタとして作用するように動作可能である、請求項1記載の非対称P型電界効果トランジスタ。前記ハロー注入が部分的に前記ソース領域内に配置されている、請求項1記載の非対称P型電界効果トランジスタ。前記ハロー注入が角度付き注入手順によって形成される、請求項1記載の非対称P型電界効果トランジスタ。前記角度付き注入手順が前記ドレイン領域の少なくとも一部分をマスクするために前記ゲート構造体を使用する、請求項4記載の非対称P型電界効果トランジスタ。前記ボディタイが、Hゲート、Tゲート、ショットキー構造体、およびボディソースタイのうちの少なくとも1つを含む、請求項1記載の非対称P型電界効果トランジスタ。前記非対称N型電界効果トランジスタが非対称シリコンオンインシュレータN型電界効果トランジスタを含む、請求項1記載の非対称P型電界効果トランジスタ。複数の非対称P型電界効果トランジスタを含み、前記複数の非対称P型電界効果トランジスタのそれぞれが、チャネルを介してドレイン領域に結合されたソース領域と、前記チャネルの少なくとも一部分の上に重なるゲート構造体と、少なくとも部分的に前記チャネル内に配置されたハロー注入と、前記チャネルに結合されたボディタイとを含み、前記ハロー注入が前記ドレイン領域より前記ソース領域の近くに配置されている、半導体デバイス。前記複数の非対称P型電界効果トランジスタのうちの少なくとも1つが対称P型電界効果トランジスタとして作用するように動作可能である、請求項8記載の半導体デバイス。前記半導体デバイスが対称電界効果トランジスタを含まない、請求項8記載の半導体デバイス。前記ハロー注入が、前記ドレイン領域の少なくとも一部分をマスクするために前記ゲート構造体を使用する角度付き注入手順によって形成される、請求項8記載の半導体デバイス。前記ボディタイが、Hゲート、Tゲート、ショットキー構造体、およびボディソースタイのうちの少なくとも1つを含む、請求項8記載の半導体デバイス。前記複数の非対称P型電界効果トランジスタが複数の非対称シリコンオンインシュレータP型電界効果トランジスタを含む、請求項8記載の半導体デバイス。ソース領域と、ドレイン領域と、N型チャネルと、少なくとも部分的に前記チャネル内に配置されたハロー注入と、ゲート構造体と、ボディタイとを含み、前記ハロー注入が前記ドレイン領域より前記ソース領域の近くに配置され、前記非対称P型電界効果トランジスタが前記ボディタイおよび非対称ハロー注入のために対称P型電界効果トランジスタとして作用するように動作可能である、非対称P型電界効果トランジスタ。前記ハロー注入が部分的に前記ソース領域内に配置されている、請求項14記載の非対称P型電界効果トランジスタ。前記ボディタイが、Hゲート、Tゲート、ショットキー構造体、およびボディソースタイのうちの少なくとも1つを含む、請求項14記載の非対称P型電界効果トランジスタ。前記非対称N型電界効果トランジスタが非対称シリコンオンインシュレータN型電界効果トランジスタを含む、請求項14記載の非対称P型電界効果トランジスタ。ソース拡張注入およびドレイン拡張注入をさらに含む、請求項14記載の非対称P型電界効果トランジスタ。前記角度付きハロー注入がヒ素および燐のうちの少なくとも1つを含む、請求項14記載の非対称P型電界効果トランジスタ。非対称P型電界効果トランジスタを形成するための方法であって、チャネルを介してそれに結合されたソース領域およびドレイン領域を形成することと、前記チャネルの少なくとも一部分の上に重なるゲート構造体を形成することと、角度付き注入を実行して、少なくとも部分的に前記チャネル内に配置されたハロー注入であって、前記ドレイン領域より前記ソース領域の近くに配置されたハロー注入を形成することと、前記チャネルに結合されたボディタイを形成することを含む、方法。前記非対称P型電界効果トランジスタが対称P型電界効果トランジスタとして作用するように動作可能である、請求項20記載の方法。前記ハロー注入が部分的に前記ソース領域内に配置されている、請求項20記載の方法。前記ボディタイが、Hゲート、Tゲート、ショットキー構造体、およびボディソースタイのうちの少なくとも1つを含む、請求項20記載の方法。前記ソース領域、ドレイン領域、およびチャネルが埋設酸化物層の上に重なり、前記埋設酸化物層がシリコン基板の上に重なっている、請求項20記載の方法。前記非対称P型電界効果トランジスタが非対称シリコンオンインシュレータP型電界効果トランジスタを含む、請求項20記載の方法。しかし、45nm技術およびそれ以上のものに関連する基本原則に応じてこれらの非対称デバイスをスケーリングする際に問題が発生する。これらのデバイスは典型的に浮動ボディ制御およびミラーキャパシタンス低減の両方によって大幅なパフォーマンスの向上たとえば、約7~15をもたらすので、将来のCMOS技術についてこのパフォーマンスが潜在的に失われると、将来の開発にとって重大な妨げになる。本発明の模範的な一実施形態では、非対称P型電界効果トランジスタは、チャネルを介してドレイン領域に結合されたソース領域と、チャネルの少なくとも一部分の上に重なるゲート構造体と、少なくとも部分的にチャネル内に配置されたハロー注入であって、ドレイン領域よりソース領域の近くに配置されたハロー注入と、チャネルに結合されたボディタイbodytieとを含む。本発明の他の模範的な実施形態では、半導体デバイスは複数の非対称P型電界効果トランジスタを含み、複数の非対称P型電界効果トランジスタのそれぞれは、チャネルを介してドレイン領域に結合されたソース領域と、チャネルの少なくとも一部分の上に重なるゲート構造体と、少なくとも部分的にチャネル内に配置されたハロー注入と、チャネルに結合されたボディタイとを含み、ハロー注入はドレイン領域よりソース領域の近くに配置されている。本発明の他の模範的な実施形態では、非対称P型電界効果トランジスタは、ソース領域と、ドレイン領域と、N型チャネルと、少なくとも部分的にチャネル内に配置されたハロー注入と、ゲート構造体と、ボディタイとを含み、ハロー注入はドレイン領域よりソース領域の近くに配置され、非対称P型電界効果トランジスタはボディタイおよび非対称ハロー注入のために対称P型電界効果トランジスタとして作用するように動作可能である。本発明の他の模範的な実施形態では、非対称P型電界効果トランジスタを形成するための方法は、チャネルを介してそれに結合されたソース領域およびドレイン領域を形成することと、チャネルの少なくとも一部分の上に重なるゲート構造体を形成することと、角度付き注入を実行して、少なくとも部分的にチャネル内に配置されたハロー注入であって、ドレイン領域よりソース領域の近くに配置されたハロー注入を形成することと、チャネルに結合されたボディタイを形成することを含む。本発明の諸実施形態の上記その他の諸態様は、添付図面に併せて読んだときに以下の詳細な説明でより明白なものになる。本発明の模範的な諸実施形態は、ボディタイド非対称SOIPFETを使用することにより密度問題に対処するものである。ボディタイド非対称デバイスはもはや非対称的に実行するのではなく、その代わりに、通常の対称デバイスとして作用するものと判断されてきた。ボディタイはある程度の面積を消費すると思われるが、レイアウトは、たとえば、スタックの向きを変更することにより、圧縮することができるであろう。高密度回路では、たとえば、基本原則の間隔では本来、たとえば、同じシリコンアイランド内で通常の対称デバイスに対応できない場合に、ボディタイド非対称PFETデバイスを使用して対称デバイスを作成することができる。いくつかの模範的な実施形態では、ソースはオーバラップの程度がより大きく、ドレインは小さいすなわち、ドレインはアンダラップしている。1つの非制限的例として、これは、角度付き拡張注入を使用するたとえば、少なくとも部分的にドレインをマスクするためにゲート構造体を使用することによって達成することができる。ソース側がアンダラップしている場合と同じように、ドレインのアンダラップは、実質的な抵抗の不利益なしに実効デバイスミラーキャパシタンスを低下させることになる。注入の最適化次第で、オーバラップソースは全デバイス抵抗を低下させることができるであろう。いくつかの模範的な実施形態では、角度付き注入は、垂直軸に対して、半導体デバイスの通常の表面全体に垂直な軸に対して1~89°の角度、好ましくは、約たとえば、おおよそ、実質的に10~30°の角度、さらに好ましくは、約たとえば、おおよそ、実質的に20°の角度で、実行される。他の模範的な諸実施形態では、この注入はゼロ度の注入と角度付きの追加注入とを含む。本発明の模範的な諸実施形態の場合、任意の適切なボディタイ構造体を使用することができる。非制限的例としては、ボディタイは、Hゲート、Tゲート、ショットキー、あるいはボディソースタイbodysourcetie、またはこれらの組み合わせのうちの少なくとも1つを有することができる。同様に、非制限的例として、ヒ素、燐、ホウ素、あるいはインジウム、またはこれらの組み合わせを含むハロー注入など、任意の適切な非対称注入またはドーピングを使用することができる。図1は、本発明の模範的な諸実施形態による模範的なボディタイド非対称P型FET100の上面図を示している。FET100は、FET100の活性領域110内に位置するソース接点104を備えたソース領域SR102とドレイン接点108を備えたドレイン領域DR106とを有する。SR102とDR106はチャネル112を介して相互に結合されている。これはP型FETであるので、チャネル112はN型チャネルである。ゲート構造体ゲート114はチャネル112の少なくとも一部分の上に重なっている。従来のFETと同様に、チャネル112を通る電流はゲート114の下の横電界によって制御される。FET100はボディタイ用のボディ接点116も含む。ボディ接点116はチャネル112に結合されている。ハロー注入図3のハロー124を参照はDR106よりSR102に近いチャネル112内に配置されている。この非対称ドーピングは、少なくとも部分的にDR106をマスクするためにゲート114を使用する角度付き注入たとえば、角度付きハロー注入によって達成することができる。ボディタイはたとえば、ボディ接点116を介して、ボディ電位たとえば、チャネル/浮動ボディ内に蓄積した電荷の蓄積あるいは放電またはその両方を制御するために任意の所望のバイアスを加えるために使用することができる。1つの非制限的例として、ボディタイはアースに接続することができる。FET100は、任意選択で、ソースあるいはドレインまたはその両方の拡張注入を含むことができる。これらについては図3に関連して以下により詳細に説明する。図2は、図1に示されている模範的なボディタイド非対称P型FET100の線A-A’における断面図を示している。FET100は浅いトレンチ分離STI118も含む。さらに、FET100は埋設酸化物層120の上に重なっているたとえば、上に配置されている。埋設酸化物層120は基板122たとえば、シリコン基板の上に重なっている。図3は、図1に示されている模範的なボディタイド非対称P型FET100の線B-B’における断面図を示している。この図では、ハロー注入ハロー124は明らかに見えている。ハロー124は、少なくとも部分的にチャネル112内に位置するたとえば、配置することができる。1つの非制限的例として、ハロー124は角度付きハロー注入126を使用して形成することができる。他の1つの非制限的例として、角度付きハロー注入126は、垂直軸に対して、FET100の通常の表面全体に垂直な軸に対して1~89°の角度、好ましくは、約たとえば、おおよそ、実質的に10~30°の角度、さらに好ましくは、約たとえば、おおよそ、実質的に20°の角度にすることができる。図3で分かるように、角度付きハロー注入126は、角度付きハロー注入126から少なくとも部分的にDR106をマスクするためにゲート114を使用することができる。ハロー124はDR106よりSR102の近くに配置されるので、この結果、FET100は非対称になる。図3に示されているように、FET100は、任意選択で、ソースあるいはドレインまたはその両方の拡張注入それぞれ、SE128およびDE130を含むことができる。これらの拡張注入は、角度付き注入たとえば、垂直軸に対して、FET100の通常の表面全体に垂直な軸に対して1~89°の角度のものを使用して形成することができる。1つの非制限的例として、このような角度付き注入は、角度付き注入たとえば、126から少なくとも部分的にDR106をマスクするためにゲート114を使用することができる。図3に示されているSE128およびDE130はたとえば、サイズあるいはドーピングまたはその両方において対称的であることに留意されたい。ハロー124は完全にチャネル112内に配置されていることにさらに留意されたい。ソース/ドレイン拡張注入たとえば、SE128およびDE130が対称的である場合、これらは角度付き注入とは対照的な垂直注入を使用して形成することができる。図4は、本発明の模範的な諸実施形態による他の模範的なボディタイド非対称P型FET200を描写している。FET200は、非対称拡張注入ならびに異なる配置のハロー注入を有する。FET200では、ソース拡張注入SE228はドレイン拡張注入DE230より大きい。SE228はゲート114にオーバラップすると言われる場合があり、DE230はゲート114にアンダラップする。さらに、ハロー注入ハロー224は部分的にSR102内に配置されている。一般に、1つの非制限的例として、最も模範的な諸実施形態は、図3のFET100とは対照的に、図4に示されているFET200に似ているものになる可能性があるか、あるいはそれが好ましいか、またはその両方になる。本発明の他の模範的な実施形態は、ハロー注入が完全にチャネル内に配置された非対称ソース/ドレイン拡張注入を含むことができる。同様に、本発明のさらに他の模範的な実施形態は、ハロー注入が部分的にソース領域内に配置された対称ソース/ドレイン拡張注入を含むことができる。本発明の模範的な諸実施形態に併せて、その特徴、位置、および配置構成の任意の適切な組み合わせを使用することができる。非制限的例として、ハロー注入はAsおよびPのうちの1つまたは複数を含むたとえば、ドープすることができる。非制限的例として、ソース/ドレイン領域はBおよびBF2のうちの1つまたは複数を含むたとえば、ドープすることができる。非制限的例として、ソース/ドレイン拡張注入はBおよびBF2のうちの1つまたは複数を含むたとえば、ドープすることができる。図1~図4に関して上述した模範的なボディタイド非対称P型FET100の1つの特徴は、FET100がドーピングにより非対称であるが、FET100が対称FETとして作用することである。これは、ボディタイおよび非対称ドーピングすなわち、ハロー注入124によるものである。非対称FET100の対称的な動作はいくつかの利点を提供する。たとえば、基本原則の間隔では本来、たとえば、同じシリコンアイランド内で通常の対称デバイスに対応できない場合に、非対称FET100を使用して対称デバイスを作成することができる。さらに、他の例として、半導体デバイスは、対称FETも含む必要性なしに複数の非対称FET100を含むことができる。したがって、たとえば、非対称FET上で動作を実行している間にもはや対称FETをマスクしている必要がない逆もまた同様であるので、半導体デバイスのパターン形成および構成は単純化することができるたとえば、マスク数の削減、動作数の削減。この結果、コストの節約および効率の向上たとえば、少なくとも生産および生産コストに関するものがもたらされる。本発明の様々な非制限的かつ模範的な実施形態について以下にさらに説明する。下記の模範的な諸実施形態には、明瞭にするために個別に番号が付けられている。1つまたは複数の模範的な実施形態の諸態様は1つまたは複数の他の態様または模範的な実施形態に併せて実践できるので、この番号付けは様々な模範的な実施形態を完全に分離するものと解釈してはならない。1模範的な一実施形態では、非対称P型電界効果トランジスタFETは、チャネルを介してドレイン領域に結合されたソース領域と、チャネルの少なくとも一部分の上に重なるゲート構造体と、少なくとも部分的にチャネル内に配置されたハロー注入であって、ドレイン領域よりソース領域の近くに配置されたハロー注入と、チャネルに結合されたボディタイとを含む。非対称N型電界効果トランジスタが対称P型電界効果トランジスタとして作用するように動作可能である、上記のようなFET。ハロー注入が部分的にソース領域内に配置されている、上記のいずれかのようなFET。少なくともソース領域、ドレイン領域、およびチャネルの下にあるインシュレータ層をさらに含む、上記のいずれかのようなFET。少なくともインシュレータ層の下にある基板をさらに含む、上記のいずれかのようなFET。インシュレータ層が埋設酸化物層を含む、上記のいずれかのようなFET。基板がシリコンを含む、上記のいずれかのようなFET。ハロー注入が角度付き注入手順によって非対称P型電界効果トランジスタ内に形成される、上記のいずれかのようなFET。角度付き注入手順がドレイン領域の少なくとも一部分をマスクするためにゲート構造体を使用する、上記のいずれかのようなFET。角度付き注入手順が、垂直軸非対称N型電界効果トランジスタの水平表面に垂直である軸から実質的におおよそ20度の角度で角度付き注入を実行することを含む、上記のいずれかのようなFET。チャネルがN型チャネルを含む、上記のいずれかのようなFET。ボディタイが、Hゲート、Tゲート、ショットキー構造体、およびボディソースタイのうちの少なくとも1つを含む、上記のいずれかのようなFET。ハロー注入がヒ素および燐のうちの少なくとも1つを含む、上記のいずれかのようなFET。非対称P型電界効果トランジスタが非対称シリコンオンインシュレータP型電界効果トランジスタを含む、上記のいずれかのようなFET。ソース拡張注入たとえば、ソース領域からチャネル内に延びるものをさらに含む、上記のいずれかのようなFET。ドレイン拡張注入たとえば、ドレイン領域からチャネル内に延びるものをさらに含む、上記のいずれかのようなFET。ソース拡張注入およびドレイン拡張注入が対称的であるたとえば、同様のサイズあるいは同様のドーピングまたはその両方を有する、上記のいずれかのようなFET。ソース拡張注入およびドレイン拡張注入が非対称であるたとえば、異なるサイズあるいは異なるドーピングまたはその両方を有する、上記のいずれかのようなFET。ソース拡張注入がゲート構造体にオーバラップし、ドレイン拡張注入がゲート構造体にアンダラップする、上記のいずれかのようなFET。ソース拡張注入およびドレイン拡張注入のうちの少なくとも1つにIn、B、およびBF2のうちの少なくとも1つをドープする、上記のいずれかのようなFET。ソース領域およびドレイン領域のうちの少なくとも1つにBおよびBF2のうちの少なくとも1つをドープする、上記のいずれかのようなFET。ハロー注入にAsおよびPのうちの少なくとも1つをドープする、上記のいずれかのようなFET。本明細書にさらに詳細に記載されている本発明の模範的な諸実施形態の1つまたは複数の態様をさらに含む、上記のいずれかのようなFET。2他の模範的な実施形態では、半導体デバイスは複数の非対称P型電界効果トランジスタを含み、複数の非対称P型電界効果トランジスタのそれぞれは、チャネルを介してドレイン領域に結合されたソース領域と、チャネルの少なくとも一部分の上に重なるゲート構造体と、少なくとも部分的にチャネル内に配置されたハロー注入と、チャネルに結合されたボディタイとを含み、ハロー注入はドレイン領域よりソース領域の近くに配置されている。半導体デバイスが対称電界効果トランジスタを含まない、上記のような半導体デバイス。複数の非対称P型電界効果トランジスタのうちの少なくとも1つが対称P型電界効果トランジスタとして作用するように動作可能である、上記のいずれかのような半導体デバイス。本明細書にさらに詳細に記載されている本発明の模範的な諸実施形態の1つまたは複数の態様をさらに含む、上記のいずれかのような半導体デバイス。3他の模範的な実施形態では、非対称P型電界効果トランジスタFETは、ソース領域と、ドレイン領域と、N型チャネルと、少なくとも部分的にチャネル内に配置されたハロー注入と、ゲート構造体と、ボディタイとを含み、ハロー注入はドレイン領域よりソース領域の近くに配置され、非対称P型電界効果トランジスタはボディタイおよび非対称ハロー注入のために対称P型電界効果トランジスタとして作用するように動作可能である。本明細書にさらに詳細に記載されている本発明の模範的な諸実施形態の1つまたは複数の態様をさらに含む、上記のいずれかのようなFET。4他の模範的な実施形態では、図5に描写されているように、非対称P型電界効果トランジスタを形成するための方法は、チャネルを介してそれに結合されたソース領域およびドレイン領域を形成すること501と、チャネルの少なくとも一部分の上に重なるゲート構造体を形成すること502と、角度付き注入を実行して、少なくとも部分的にチャネル内に配置されたハロー注入であって、ドレイン領域よりソース領域の近くに配置されたハロー注入を形成すること503と、チャネルに結合されたボディタイを形成すること504を含む。ソース領域、ドレイン領域、およびチャネルが埋設酸化物層の上に重なり、埋設酸化物層がシリコン基板の上に重なる、上記のような方法。本明細書にさらに詳細に記載されている本発明の模範的な諸実施形態の1つまたは複数の態様をさらに含む、上記のいずれかのような方法。少なくとも1つの他の角度付き注入を実行して、ソース拡張注入およびドレイン拡張注入のうちの少なくとも1つを形成することをさらに含む、上記のいずれかのような方法。垂直注入を実行して、ソース領域およびドレイン領域のうちの少なくとも1つにドープすることをさらに含む、上記のいずれかのような方法。角度付き注入が、少なくとも部分的にドレイン領域をマスクするためにゲート構造体の少なくとも一部分を使用する、上記のいずれかのような方法。図5に示されているブロックはさらに、1つまたは複数のコンポーネント、回路、チップ、装置、プロセッサ、コンピュータプログラム、あるいは機能ブロック、またはこれらの組み合わせによって実行される1つまたは複数の機能あるいは動作またはその両方に対応するものと見なすことができる。上記のいずれかあるいは全部またはその両方は、本明細書に記載されている本発明の模範的な諸実施形態による動作を可能にする任意の実施可能な解決策または配置構成で実現することができる。加えて、図5に描写されているブロックの配置構成は、単に模範的かつ比制限的なものであると見なすべきである。本発明の模範的な諸実施形態のうちの1つまたは複数を実現するために、図5に示されているブロックは、任意の順序たとえば、任意の適切な順序、実施可能な順序、あるいは実行可能な順序、またはこれらの組み合わせである順序で、あるいは同時に、またはその両方で実行可能な1つまたは複数の機能あるいは動作またはその両方に対応することができることを認識されたい。加えて、本発明の1つまたは複数の他の模範的な実施形態を実現するために、図5に示されているものに併せて、1つまたは複数の追加の機能、動作、あるいはステップ、またはこれらの組み合わせを使用することができる。すなわち、図5に示されている本発明の模範的な諸実施形態は、任意の組み合わせたとえば、任意の適切な組み合わせ、実施可能な組み合わせ、あるいは実行可能な組み合わせ、またはこれらの組み合わせである組み合わせで1つまたは複数の他の態様に併せて、使用、実現、または実践することができ、図5に示されているステップ、ブロック、動作、あるいは機能、またはこれらの組み合わせのみに限定されるわけではない。当業者であれば、本明細書で識別されたコンポーネントを形成するための様々な方法および技法を認識するであろう。非制限的例として、このような形成は、様々な材料および層の付着あるいはエッチングまたはその両方を伴う可能性がある。他の1つの非制限的例として、このような形成は、1つまたは複数のマスクたとえば、ハードマスク、ソフトマスク、感光材料たとえば、フォトレジスト、反射防止コーティング、および平坦化層などのフォトリソグラフィの材料あるいは技法またはその両方を使用することができる。材料を付着させることは、化学的気相堆積CVD、低圧CVDLPCVD、プラズマエンハンスCVDPECVD、減圧CVDSACVD、高密度プラズマCVDHDPCVD、急熱CVDRTCVD、超高真空CVDUHVCVD、限定反応処理CVDLRPCVD、有機金属CVDMOCVD、スパッタリング蒸着、イオンビーム蒸着、電子ビーム蒸着、レーザアシスト付着、熱酸化、熱窒化、スピンオン法、物理的気相堆積法PVD、原子層付着ALD、化学酸化、分子線エピタキシMBE、メッキ、または蒸着を含むがこれらに限定されない、付着すべき材料に適した現在既知であるかまたは今後開発される任意の技法を含むことができる。当業者であれば、さらに、上記の模範的な半導体のエリア、領域、ゾーン、要素、部分、あるいはコンポーネント、またはこれらの組み合わせについて鮮明な描写が存在しない場合が多いことを認識するであろう。図面たとえば、図1~図4に描写されている境界が定められた領域および要素は、本発明の模範的な諸実施形態の制限としてではなく、例証のために示されている。接続されたconnectedあるいは結合されたcoupledという用語またはこれらの変形の使用は、直接または間接を問わず、識別された要素間のこのような接続または結合を示すものと解釈しなければならない。1つの非制限的例として、結合された要素間に1つまたは複数の中間要素が存在する場合もある。識別された要素間の接続または結合は、非制限的例として、上記の模範的な諸実施形態により、物理的なもの、電気的なもの、磁気的なもの、論理的なもの、またはこれらの任意の適切な組み合わせにすることができる。非制限的例として、この接続または結合は、1つまたは複数のプリントされた電気接続、ワイヤ、ケーブル、媒体、またはこれらの任意の適切な組み合わせを含むことができる。一般に、本発明の様々な模範的な実施形態は、ソフトウェア、ハードウェア、ロジック、特殊目的回路、またはこれらの任意の組み合わせなど、種々の媒体で実現することができる。1つの非制限的例として、いくつかの態様はコンピューティングデバイス上で実行可能なソフトウェアで実現することができ、その他の態様はハードウェアで実現することができる。上記の説明は、模範的かつ非制限的例として、本発明を実施するために発明者によって現在企図されている最良の方法および装置の完全かつ有益な説明を提供している。しかし、様々な変更例および適応例は、添付図面および特許請求の範囲に併せて読んだときに、上記の説明を考慮して当業者にとって自明なものになる可能性がある。当業者であれば、さらに、その様々な材料、層、コンポーネント、および配置構成が単に模範的なものであり、本発明の模範的な諸実施形態の教示を逸脱せずにその他のまたは異なる材料、層、コンポーネント、および配置構成が使用可能であることを認識するであろう。しかし、このような変更例および同様の変更例はいずれも依然として本発明の模範的な諸実施形態の教示の範囲内に含まれることになる。さらに、本発明の好ましい諸実施形態の特徴の一部は、それに対応してその他の特徴を使用せずに有利に使用することができるであろう。このため、上記の説明は、その制限としてではなく、単に本発明の原理の例証と見なすべきである。