それぞれが参照信号とアナログ信号とを比較する複数の比較器と、時間に対して変化する前記参照信号を、前記複数の比較器に供給する参照信号供給部と、第1クロック信号を計数してカウント信号を出力するカウンター回路と、を有し、さらに、前記第1クロック信号に基づいて、第2クロック信号を生成する第2クロック信号生成部と、カウント開始信号を前記第2クロック信号に同期して出力するクロック同期化部と、を有し、前記カウンター回路は、前記第2クロックに同期した前記カウント開始信号に応じて前記計数を行うことを特徴とするAD変換器。各々が、対応する前記比較器の出力に応じて前記カウント信号を記憶する、記憶部を複数有することを特徴とする、請求項1に記載のAD変換器。複数の前記カウンター回路を有し、前記複数のカウンター回路の各々は前記複数の比較器の各々に対応して設けられ、対応する前記比較器の出力に応じて前記計数を停止することを特徴とする、請求項1に記載のAD変換器。前記第2クロック信号生成部は、前記第1クロック信号を分周する分周器を含むことを特徴とする、請求項1~3のいずれかに記載の光電変換装置。前記第2クロック信号生成部は、前記第1クロック信号の周波数を、前記クロック信号の周波数の1/NNは自然数にすることを特徴とする、請求項1~4のいずれかに記載の光電変換装置。請求項1~5のいずれかに記載のAD変換器と、画素が複数列設けられた画素アレイと、を有し、前記複数の比較器の各々は、前記列に対応して設けられたことを特徴とする光電変換装置。前記画素から出力された信号を増幅して、前記アナログ信号として対応する前記比較器に供給する増幅器をさらに有することを特徴とする請求項6に記載の光電変換装置。前記増幅器は、反転増幅器であることを特徴とする請求項7に記載の光電変換装置。前記増幅器は、増幅率が可変の増幅器であることを特徴とする請求項7または8に記載の光電変換装置。請求項2に記載のAD変換器と、画素が複数列設けられた画素アレイと、信号処理部と、を有し、前記複数の比較器の各々は、前記列に対応して設けられ、前記記憶部は、第1記憶部と第2記憶部とを備え、前記信号処理部は、前記第1および第2記憶部に保持された前記カウント信号の差分処理を行うことを特徴とする光電変換装置。前記第2クロック信号生成部は、第2のカウンター回路を有することを特徴とする、請求項6~10のいずれかに記載の光電変換装置。前記第2のカウンター回路は、同期式カウンター回路を含むことを特徴とする請求項11に記載の光電変換装置。前記第2のカウンター回路は、非同期式カウンター回路を含むことを特徴とする請求項11に記載の光電変換装置。前記画素アレイは複数行の前記画素を含み、前記複数行を選択する1垂直同期期間に、前記第2のカウンター回路をリセットすることを特徴とする請求項11~13のいずれかに記載の光電変換装置。前記画素アレイは複数行の前記画素を含み、1の前記行を選択する1水平同期期間に、前記第2のカウンター回路をリセットすることを特徴とする請求項11~13のいずれかに記載の光電変換装置。請求項6~15のいずれかに記載の撮像装置と、前記画素アレイに像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する映像信号処理部と、をさらに備えたことを特徴とする撮像システム。ランプ型ADCにおいては、カウンター回路を用いて、参照信号が変化を開始してから、参照信号とアナログ信号との大小関係が逆転するまでの時間を計測する。カウンター回路は、カウント動作信号によって、クロック信号をカウントするか否かが制御される。つまり、カウンター回路にはクロック信号とカウント動作信号とが入力されるが、両者のタイミングが管理されていないと、AD変換の際にカウント開始および終了時刻が、目的のタイミングからずれる可能性がある。特に、光電変換装置においては、同じ入射光量に基づく信号であっても、異なるデジタル値として変換されるため、得られる画像の劣化を招く。本発明は、上述した問題に鑑みて、カウンター回路の動作を精度良く制御することを目的とする。本発明に係るAD変換器は、それぞれが参照信号とアナログ信号とを比較する複数の比較器と、時間に対して変化する前記参照信号を、前記複数の比較器に供給する参照信号供給部と、第1クロック信号を計数してカウント信号を出力するカウンター回路と、を有し、さらに、前記第1クロック信号に基づいて、第2クロック信号を生成する第2クロック信号生成部と、カウント開始信号を前記第2クロック信号に同期して出力するクロック同期化部と、を有し、前記カウンター回路は、前記第2クロックに同期した前記カウント開始信号に応じて前記計数を行うことを特徴とする。本発明によれば、カウンター回路の動作を精度良く制御することが可能となる。実施例1図面を参照しながら、本発明に係る実施例を説明する。本実施例では、AD変換器を光電変換装置のカラムADCとして用いたものを例示する。図1は、本実施例に係る光電変換装置の構成例を示したブロック図である。光電変換装置100は、画素アレイ1、列読み出し部2、タイミング信号生成部5、参照信号供給部6、第1クロック信号生成部7、カウント信号生成部8、および信号処理部9を含む。画素アレイ1は、複数列の画素を含み、列読み出し部2は、それぞれ画素の列に対応して設けられる。列読み出し部2は、対応する列の画素に基づくアナログ信号をデジタル信号に変換するAD変換器としての機能を有し、比較器3と記憶部4とを含んで構成される。本実施例においては、記憶部4は、第1記憶部4nと第2記憶部4sとを含む。また、本実施例では、画素アレイ1から出力された信号を増幅する増幅器AMPを更に設けている。増幅器AMPは、反転増幅器としても良いし、増幅率が可変の増幅器としても良い。タイミング生成部5は、光電変換装置100の動作を制御する各種の信号を生成する。本実施例では参照信号供給部6に対して、ランプ制御信号RMP_ENを供給する。タイミング生成部5はさらに、カウント信号生成部8に対してカウント開始信号CNT_ENとリセット信号RSTとを供給する。参照信号供給部6は、参照信号であるランプ信号を複数の比較器3に供給する。ランプ信号は、時間の経過に対して信号レベルが単調に変化する信号である。単調に変化するとは、例えば、単調減少であれば、時間の経過に対して信号レベルが増大することなく減少することを意味し、信号レベルがステップ状に減少することも含む。参照信号供給部6は、タイミング生成部5から与えられるランプ制御信号RMP_ENに応じて参照信号の変化の開始および終了が制御される。第1クロック信号生成部7は、第1クロック信号CLK1をカウント信号生成部8に与える。カウント信号生成部8は、カウント開始信号CNT_EN、リセット信号RST、ランプ制御信号RMP_ENを受けて、カウント信号CNT_OUTを記憶部4に供給する。信号処理部9は、記憶部4から出力されたデジタル信号を処理する回路である。処理の一例は、第1記憶部4nと第2記憶部4sとから出力された2つの信号に対する差分処理である。図1においては、画素アレイの行を選択する垂直走査部や、記憶部4を選択する水平走査部は省略した。次に、カウント信号生成部8について、図2を参照しながら説明を行う。カウント信号生成部8は、第2クロック信号生成部31、クロック同期化部32と、カウンター回路33と、を含む。第2クロック信号生成部31には、第1クロック信号CLK1とリセット信号RSTとが入力される。第2クロック信号生成部31は、第1クロック信号CLK1に基づいて第2クロック信号CLK2を出力する。第2クロック信号は、第1クロック信号CLK1に対して位相を遅延させたり、周波数を変化させたりした信号である。第2クロック信号生成部31は、リセット信号RSTがHレベルである期間は、HまたはLレベルに固定された第2クロック信号を出力する。また、クロック同期化部32は、カウント開始信号CNT_ENと第2クロック信号CLK2とを受けて、カウント開始信号CNT_ENを第2クロック信号CLK2に同期させた内部カウント開始信号CNT_ENIを出力する。また、カウンター回路33は、第1クロック信号CLK1と内部カウント開始信号CNT_ENIとを受けて、Hレベルの内部カウント開始信号CNT_ENIが入力されている期間に、第1クロック信号CLK1をカウントするカウント動作を行う。次に、図3のタイミング図を参照して、光電変換装置100のAD変換動作の概略を説明する。図3は、ある行の画素に基づく信号をAD変換する動作を抜き出している。図3において、MSEL_Nは、比較器3の出力によってカウント信号を第1記憶部4nに保持させるか否かを選択する信号であって、MSEL_NがHレベルである期間に比較器3の出力がHレベルになると、比較器3の出力がHレベルに遷移したタイミングのカウント信号が第1記憶部4nに保持される。同様に、MSEL_Sは、比較器3の出力によってカウント信号を第1記憶部4sに保持させるか否かを選択する信号であって、MSEL_SがHレベルである期間に比較器3の出力がHレベルになると、比較器3の出力がHレベルに遷移したタイミングのカウント信号が第1記憶部4sに保持される。Vinは、比較器3のアナログ信号が入力される側の入力端子の電位を表す。まず、リセット信号RSTが時刻t10から一時的にHレベルになると、第2クロック信号生成部31がリセットされる。その後、時刻t11に信号CNT_ENがHレベルになりN信号のAD変換期間が開始される。N信号変換期間では、信号MSEL_NがHレベルで、信号MSEL_SがLレベルである。ここでN信号とは、画素をリセットしたことによって生じる信号のことであって、ノイズやオフセットを主成分とする信号である。一例として、光電変換部で生じた電荷量に応じて信号を出力する画素増幅器を備える画素であれば、画素増幅器の入力部をリセットしたことに起因する成分を含みうる。また、増幅器AMPを備える構成であれば、N信号は、増幅器AMPで生じるオフセットを含みうる。N信号期間には、ランプ制御信号RAMP_ENがHレベルになり、参照信号の電位が時間の経過に比例して変化する。N信号AD変換期間中の時刻t12に、Vinとランプ信号との大小関係が反転すると、この反転を受けて、カウンター回路33の出力が第1記憶部4nに保持される。時刻t13にN信号AD変換期間が終了し、時刻t14からS信号AD変換期間が開始する。S信号変換期間では、信号MSEL_SがHレベルで、信号MSEL_NがLレベルである。ここで、S信号とは、光電変換部で生じた電荷に基づく信号である。上で例示した画素増幅器を備える画素であれば、N信号に対して光電変換部で生じた電荷量に対応する分だけ信号振幅が大きくなる。すなわち、この場合には、S信号にはN信号が含まれる。したがって、S信号とN信号との差分を取ることで、ノイズやオフセットを低減することができる。図1に示した構成では、第1および第2記憶部に保持された信号を信号処理部9で差分処理することで、ノイズやオフセットを低減することができる。S信号AD変換期間中の時刻t15に、Vinとランプ信号との大小関係が反転すると、この反転を受けて、カウンター回路33の出力が第2記憶部4sに保持される。以上により、N信号とS信号とが、AD変換されて記憶部4に保持される。この後、不図示の水平走査部によって、記憶部4に保持された信号が信号処理部9へと転送されて、1行の動作が終了する。そして、この動作を繰り返すことにより、1フレームの変換が完了する。次に、図4のタイミング図を参照して、カウント信号生成部8の動作を説明する。ここでは、第2クロック信号生成部32が、第1クロック信号を1/2倍ずつ、2段階に分周することで第2クロック信号CLK2を生成する場合を例にとって説明する。第1クロック信号を1/2倍に分周したクロック信号をCLKINとする。また、初期状態において、カウンター回路33の出力は0であるとする。カウンターはnビットのデジタル信号でカウント動作を行うもので、バイナリカウンターであってもグレイカウンターであっても、また、他のいかなる形式のカウンターであっても良い。図4では、理解を容易にするために、カウント値を10進数で示している。時刻t0において、リセット信号RSTがHレベルに遷移する。リセット信号RSTがHレベルである期間は、第2クロック信号生成部31は、第2クロック信号を出力しないため、CLKINも第2クロック信号CLK2もLレベルとなる。なお、リセット信号RSTは、第1クロック信号CLK1と同期していなくても良い。時刻t0では、カウント開始信号CNT_ENがローレベルであるために、内部カウント開始信号CNT_ENIもLレベルである。従って、カウンター回路33はカウント動作を行わずに、その出力は0を維持する。リセット信号RSTがLレベルに遷移した後、時刻t1に、第1クロック信号CLK1の立ち上がりに同期して、第2クロック信号生成部31は動作を開始する。中間クロック信号CLKINは、第1クロック信号CLK1の立ち上がりに同期してレベルが遷移する。一方、第2クロック信号CLK2は、中間クロック信号CLKINの立ち下がりに同期してレベルが遷移する。時刻t2に、カウント開始信号CNT_ENがHレベルに遷移する。カウント開始信号CNT_ENは、クロック同期化部32によって第2クロック信号CLK2と同期した内部カウント開始信号CNT_ENIとして出力される。そのため、カウンター回路33は、時刻t3よりも遅れた時刻t3にからカウント動作を開始する。カウンター回路33は、第1クロック信号CLK1に同期して計数していくので、時刻t4以降も、内部カウント開始信号CNT_ENIがHレベルである期間は、第1クロック信号CLK1と同じ周波数で動作する。以上が、カウンター回路33の動作の概要である。本実施例の効果を説明するために、カウンター回路33が、カウント開始信号CNT_ENによってカウント動作の開始を制御される場合を考える。その場合には、カウンター回路33は、いずれのクロック信号にも同期しないカウント開始信号CNT_ENによってカウント動作が制御されることになる。図4に示した動作では、画素アレイの行を選択する毎に第2クロック信号生成部31がリセットされる。すなわち、1水平同期期間に1回、第2のカウンター回路をリセットする。しかしながら、各水平同期期間に第2のカウンター回路をリセットするのではなく、1フレーム、すなわち1垂直同期期間内に少なくとも1回第2のカウンター回路をリセットすれば良い。なお、水平同期期間を規定する水平同期信号や、垂直同期期間を規定する垂直同期信号は、タイミング信号生成部5で生成したり、外部から与えられたりするものである。この構成で生じうる問題を、図5を用いて説明する。カウント開始信号CNT_ENおよび比較器出力は、図5aおよびbの両者に共通するものとする。aで示した例とbで示した例とでは、カウント開始信号CNT_ENの立ち上がりに対する第1クロック信号CLK1の位相差が異なっている。aの場合、カウント開始信号CNT_ENが立ち上がる時刻tAでは、第1クロック信号CLK1はHレベルである。そして、カウンター回路33が出力するカウント信号CNT_OUTは、時刻tCに、0から1に遷移する。一方、bの場合には、カウント開始信号CNT_ENが立ち上がる時刻tAでは、第1クロック信号CLK1はLレベルである。aの第1クロック信号CLK1に対して、位相が遅れているため、カウンター回路33が出力するカウント信号CNT_OUTは、時刻tCよりも早い時刻tBに、0から1に遷移する。仮に、カウント信号CNT_OUTを記憶部4に保持させる、比較器3の出力が時刻tDに変化したとすると、時刻tAから時刻tDまでの期間は同じであるにもかかわらず、aとbとで異なる値が記憶部4に書き込まれてしまう。言い換えると、AD変換されるアナログ信号が同じであるにも関わらず、得られるデジタル信号は異なる値となってしまう。図1に示すような、行毎に制御される光電変換装置では、一様光を照射しても、行ごとに異なる値のデジタル信号に変換されてしまうため、得られる画像には横縞として現れる。ランダムに発生するノイズに比べて、線として現れるノイズは視認されやすいため、画質の劣化は顕著になる。上述の構成に対して、本実施例では、第1クロックに基づいて生成された第2クロック信号に、カウント開始信号を同期させた内部カウント開始信号を用いてカウンター回路33のカウント動作を制御するため、図2に示した例では第1クロック信号CLK1に対して4周期までのずれが許容される。つまり、時刻t5~t3までの期間の、どのタイミングでカウント開始信号CNT_ENIが立ち上がったとしても、内部カウント開始信号CNT_ENIは時刻t3で立ち上がるため、カウンター回路33の動作を精度良く制御することができる。第2クロック信号生成部31およびクロック同期化部32の構成例を図6に示す。第2クロック信号生成部31は、第2のカウンター回路として動作するもので、2段のフリップフロップ63と、排他的論理和回路XOR回路61とから構成される同期式カウンター回路である。リセット信号RSTは、インバータ回路62によって反転され、信号RSTbとしてフリップフロップ63に入力される。フリップフロップ63-1のQ端子は、XOR回路61の一方の入力端子に与えられる。また、Q端子出力の反転信号を出力するQB端子は、D端子と接続される。一方、フリップフロップ63-2は、Q端子がXOR回路61の他方の入力端子と接続されるとともに、フリップフロップ63-3のCK端子に与えられる。XOR回路61の出力端子は、フリップフロップ63-2のD端子と接続される。この構成により、第1クロック信号CLK1に同期され、かつ、周波数が第1クロック信号CLK1の1/4となる第2クロック信号CLK2を生成できる。クロック同期化部32は、1段のフリップフロップ63-3で上記動作を実現できる。第2クロック信号CLK2と、カウント開始信号CNT_ENとがフリップフロップ63-3に入力されると、第2クロック信号CLK2に同期したカウント動作信号CNT_ENIがクロック同期化部32から出力される。また、同期化部32のフリップフロップ63-3は、光電変換装置の電源起動時に一回リセット信号RSTを与えればよいが、第2クロック信号生成部31のフリップフロップ63に入力されるRSTbを与えてもよい。また、第2クロック信号生成部31およびクロック同期化部32は、図6に示したもの以外にも図7のように構成しても良い。図7に示す構成では、第1クロック信号CLK1が、インバータ62’を介してフリップフロップ63-1、63-2に与えられる。この場合には、図4のタイミング図において、CLK1の立ち下がりに同期して分周されたクロック信号CLKINおよび第2クロック信号CLK2が立ち上がる動作となる。図6では、第2クロック信号生成部31を、同期カウンター回路を用いて構成する例を示した。しかし、第2クロック信号生成部31は、図8に示すような非同期式カウンター回路を用いても構成できる。図6に示した構成と異なるのは、フリップフロップ63-1のQ端子出力がフリップフロップ63-2のCK入力端子に与えられている点と、フリップフロップ63-2の反転出力であるQB出力がフリップフロップ63-2のD入力端子に与えられる点である。つまり、図6の構成例では、2段のフリップフロップがともに第1クロック信号CLK1に同期して動作するのに対し、図8の構成例では、フリップフロップ63-1のみが第1クロック信号CLK1に同期して動作する。上記の説明では、第1クロック信号CLK1を1/4倍に分周して第2クロック信号CLK2を生成する分周器とした構成を例示したが、Nを自然数として、第1クロック信号CLK1を1/N倍に分周してもよい。以上で説明したように、本実施例では、第1クロック信号CLK1に基づいて生成された第2クロック信号に、カウンター開始信号CNT_ENを同期させた内部カウンター開始信号CNT_ENIによってカウンター回路33のカウント動作を制御する。この構成により、カウンター回路のカウント開始時刻がずれることを低減できるので、カウンター回路の動作を精度良く制御することができる。さらに、光電変換装置においては、得られる画像に筋状のノイズが生じることを低減できる。実施例2本発明に係る別の実施例を説明する。図9は、本実施例に係る光電変換装置の構成例を示したブロック図である。実施例1に係る光電変換装置と共通する要素は同じ符号を付して、その説明は省略する。光電変換装置100’においては、記憶部4に換えて記憶部40を有し、カウント信号生成部8に換えてクロック信号供給部80を有する点で、光電変換装置100とは相違する。記憶部40は、アップダウンカウンターを含んで構成され、クロック信号供給部80からカウントクロック信号CNT_CLKを、タイミング信号生成部5からはアップ/ダウン選択信号UD_SELおよびカウンターリセット信号CNT_RSTが与えられる。また、比較器3の出力も記憶部40に与えられる。アップ/ダウン選択信号UD_SELは、アップダウンカウンターがカウントクロック信号をカウントする際に、カウント値を増大させるアップカウントを行うのか、カウント値を減少させるダウンカウントを行うのかを選択するための信号である。複数の記憶部40に対して、これらの信号は共通に与えられる。クロック信号供給部80には、第1クロック信号生成部7から第1クロック信号を、そしてタイミング信号生成部5からカウント開始信号CNT_ENおよびリセット信号RSTが与えられる。実施例1では、カウント信号生成部8に含まれるカウンター回路33が、複数の列の記憶部に対して共通に設けられていたが、本実施例では、画素アレイ1の各列にカウンター回路が設けられている点で異なる。次に、図10を参照しながら、本実施例に係る光電変換装置100’の動作を説明する。実施例1と同様に、N信号AD変換期間とS信号AD変換期間の動作を示している。カウントクロック信号CNT_CLKは、カウント開始信号CNT_ENがHレベルである期間にカウント動作を行うものとする。図10に示す動作では、N信号AD変換期間にアップ/ダウン選択信号UD_SELがHレベルとなることで、アップダウンカウンターはダウンカウントを行い、S信号AD変換期間にアップ/ダウン選択信号UD_SELがLレベルとなることで、アップダウンカウンターはダウンカウントを行う。アップダウンカウンターは、各AD変換期間に比較器3の出力がLレベルからHレベルに遷移したことを受けてカウント動作を停止する。そして、N信号変換期間からS信号AD変換期間までにアップダウンカウンターをリセットしないので、S信号AD変換期間が終了すると、各列のアップダウンカウンターは、S信号とN信号との差分に相当するデジタルデータを保持する。この構成によれば、画素アレイ1の各列に第1および第2記憶部4n、4sを設けなくとも、S信号とN信号との差分を得ることができる。図11に、クロック信号供給部80の構成例を示す。クロック信号供給部は、第2クロック信号生成部31と、クロック同期化部32と、AND回路91とを含む。図3に示したカウント信号供給部8との違いは、カウンター回路33に換えて、AND回路91が設けられた点である。この構成においても、カウント信号供給部8と同様に、第1クロック信号CLK1に基づいて生成された第2クロック信号CLK2に、カウント開始信号CNT_ENが同期された内部カウント開始信号CNT_ENIが生成される。そして、第1クロック信号CLK1と内部カウント信号CNT_ENIの論理積が、カウントクロック信号CNT_CLKとして、複数の記憶部40に供給される。次に、図12を参照しながら、クロック信号供給部80の動作を説明する。図12において、第2クロック信号生成部32の入力端子のうち、第1クロック信号CLK1が与えられる入力端子には、インバータが設けられている。図12には、クロック信号供給部80に供給される第1クロック信号CLK1とリセット信号RST、カウント開始信号CNT_ENに加えて、第2クロック信号生成部31で生成される内部カウント信号CLKINおよび第2クロック信号CLK2、クロック同期化部32で生成される内部カウント動作信号CNT_ENI、さらに、クロック信号供給部80が出力するカウントクロック信号CNT_CLKとが示されている。本実施例においても、第2クロック信号生成部31は、第1クロック信号CLK1を1/2倍に分周した内部カウント信号CLKINを生成し、さらに内部カウント信号CLKINを1/2倍に分周した第2クロック信号を生成するものとする。時刻t0に、Hレベルのリセット信号RSTが第2クロック信号生成部32に与えられると、第2クロック信号生成部32は第2クロック信号CLK2の生成を停止する。リセット信号RSTがLレベルに遷移した後、第1クロック信号CLK1がLレベルに遷移する時刻t1から、第2クロック信号生成部32はカウント動作を開始する。時刻t1以降、第1クロック信号CLK1の立下りに同期して内部クロック信号CLKINが立ち上がり、内部クロック信号CLKINの立下りに同期して第2クロック信号CLK2が立ち上がる。時刻t2に、カウント開始信号CNT_ENがHレベルになる。クロック同期化部32は、カウント開始信号CNT_ENを第2クロック信号CLK2と同期させた内部カウント開始信号CNT_ENIを出力する。そのため、内部カウント開始信号CNT_ENIは、時刻t3に、第2クロック信号CLK2の立ち上がりと同期してHレベルに遷移する。AND回路91は、内部カウント開始信号CNT_ENIを第1クロック信号CLK1に同期させる。そのため、内部カウント信号CNT_ENIがHレベルである期間中に、第1クロック信号CLK1の立ち上がりに同期してAND回路91は、カウントクロック信号CNT_CLKを出力する。このようにして生成されたカウントクロック信号CNT_CLKと第1クロック信号CLK1とを受けて、各列のカウンター回路はカウント動作を行う。なお、クロック信号供給部80のうち、第2クロック信号生成部31およびクロック同期化部32は、図7に示した構成で実現することができる。上述の通り、本実施例ではカウント開始信号CNT_ENを、第1クロック信号に基づいて生成された第2クロック信号に同期させた内部カウント開始信号CNT_ENIによってカウンター回路を動作させる。この構成により、カウンター回路のカウント開始時刻がずれることを低減できるので、カウンター回路の動作を精度よく制御することができる。特に、光電変換装置においては、筋状のノイズが生じることを低減できる。実施例3次に、本実施形態に係る撮像システムの概略を、図13を用いて説明する。撮像システム800は、例えば、光学部810、光電変換装置1000、映像信号処理回路部830、記録通信部840、タイミング制御回路部850、システムコントロール回路部860、および再生表示部870を含む。光電変換装置1000は、先述の各実施例で説明した光電変換装置が用いられる。ここでは、図1や図9に示したタイミング信号生成部5が、光電変換装置ではなく、タイミング制御回路部850に含まれる場合を例示している。レンズなどの光学系である光学部は810、被写体からの光を光電変換装置1000の、複数の画素が2次元状に配列された画素アレイに結像させ、被写体の像を形成する。光電変換装置1000は、タイミング制御回路部850からの信号に基づくタイミングで、画素アレイに結像された光に応じた信号を出力する。光電変換装置1000から出力された信号は、映像信号処理部である映像信号処理回路部830に入力され、映像信号処理回路部830が、プログラムなどによって定められた方法に従って、ノイズ低減やゲイン調整などの処理を行う。映像信号処理回路部での処理によって得られた信号は画像データとして記録通信部840に送られる。記録通信部840は、画像を形成するための信号を再生表示部870に送り、再生表示部870に動画や静止画像が再生表示させる。記録通信部は、また、映像信号処理回路部830からの信号を受けて、システムコントロール回路部860とも通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。システムコントロール回路部860は、撮像システムの動作を統括的に制御するものであり、光学部810、タイミング制御回路部850、記録通信部840、および再生表示部870の駆動を制御する。また、システムコントロール回路部860は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラムなどが記録される。また、システムコントロール回路部860は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内で供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらしなどである。タイミング制御回路部850は、制御部であるシステムコントロール回路部860による制御に基づいて光電変換装置1000および映像信号処理回路部830の駆動タイミングを制御する。映像信号処理回路部830は、先述の各実施例で説明した補正係数を保持し、光電変換装置1000から出力された信号に対して補正処理を行う。以上で説明した各実施例は、本発明を実施するための例示的なものであって、本発明の技術的思想を逸脱しない範囲で様々に変更あるいは組み合わせることが可能である。