第1のコイルが出力する送信用信号を電磁誘導により受信する第2のコイルと、前記第2のコイルの誘導起電力と第1の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が高いときパルス信号を出力する第1のコンパレータと、前記第2のコイルの誘導起電力と第2の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が低いときパルス信号を出力する第2のコンパレータと、前記第1のコンパレータからパルス信号が出力されたとき第1の受信用矩形波信号を出力し、前記第1のコンパレータからパルス信号が連続して2回以上出力されたとき第1のエラー信号を出力し、前記第2のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第1の信号処理回路と、前記第2のコンパレータからパルス信号が出力されたとき第2の受信用矩形波信号を出力し、前記第2のコンパレータからパルス信号が連続して2回以上出力されたとき第2のエラー信号を出力し、前記第1のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第2の信号処理回路と、を有する電子回路。第1のコイルが出力する送信用信号を電磁誘導により受信する第2のコイルと、前記第2のコイルの誘導起電力と第1の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が高いときパルス信号を出力する第1のコンパレータと、前記第2のコイルの誘導起電力と第2の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が低いときパルス信号を出力する第2のコンパレータと、前記第1のコンパレータからパルス信号が出力されたとき第1の受信用矩形波信号を出力し、前記第1のコンパレータからパルス信号が連続して2回以上出力されたとき第1のエラー信号を出力し、前記第2のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第1の信号処理回路と、前記第2のコンパレータからパルス信号が出力されたとき第2の受信用矩形波信号を出力し、前記第2のコンパレータからパルス信号が連続して2回以上出力されたとき第2のエラー信号を出力し、前記第1のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第2の信号処理回路と、を有し、前記第1の信号処理回路は、第1のD型フリップフロップおよび第2のD型フリップフロップを有し、前記第1のD型フリップフロップおよび前記第2のD型フリップフロップは、クロック端子、出力端子、反転出力端子、データ入力端子およびリセット端子を有し、前記第2の信号処理回路は、第3のD型フリップフロップおよび第4のD型フリップフロップを有し、前記第3のD型フリップフロップおよび前記第4のD型フリップフロップは、クロック端子、出力端子、反転出力端子、データ入力端子およびリセット端子を有し、前記第1のコンパレータから出力されたパルス信号は、前記第1のD型フリップフロップのクロック端子、前記第3のD型フリップフロップのリセット端子および前記第4のD型フリップフロップのリセット端子に入力され、前記第1のD型フリップフロップの出力端子から出力される前記第1の受信用矩形波信号の反転出力は、前記第1のD型フリップフロップのデータ入力端子および前記第2のD型フリップフロップのクロック端子に入力され、前記第2のD型フリップフロップの出力端子から出力される前記第1のエラー信号の反転出力信号は、前記第2のD型フリップフロップのデータ入力端子に入力され、前記第2のコンパレータから出力されたパルス信号は、前記第3のD型フリップフロップのクロック端子、前記第1のD型フリップフロップのリセット端子および前記第2のD型フリップフロップのリセット端子に入力され、前記第3のD型フリップフロップの出力端子から出力される前記第2の受信用矩形波信号の反転出力信号は、前記第3のD型フリップフロップのデータ入力端子および前記第4のD型フリップフロップのクロック端子に入力され、前記第4のD型フリップフロップの出力端子から出力される前記第2のエラー信号の反転出力信号は、前記第4のD型フリップフロップのデータ入力端子に入力される電子回路。第1のコイルが出力する送信用信号を電磁誘導により受信する第2のコイルと、前記第2のコイルの誘導起電力と第1の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が高いときパルス信号を出力する第1のコンパレータと、前記第2のコイルの誘導起電力と第2の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が低いときパルス信号を出力する第2のコンパレータと、前記第1のコンパレータからパルス信号が出力されたとき第1の受信用矩形波信号を出力し、前記第1のコンパレータからパルス信号が連続して2回以上出力されたとき第1のエラー信号を出力し、前記第2のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第1の信号処理回路と、前記第2のコンパレータからパルス信号が出力されたとき第2の受信用矩形波信号を出力し、前記第2のコンパレータからパルス信号が連続して2回以上出力されたとき第2のエラー信号を出力し、前記第1のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第2の信号処理回路と、前記第2のコンパレータと前記第1の信号処理回路との間に第1のインバーター回路と、前記第1のコンパレータと前記第2の信号処理回路との間に第2のインバーター回路と、を有し、前記第1の信号処理回路は、第1のT型フリップフロップおよび第2のT型フリップフロップを有し、前記第1のT型フリップフロップおよび前記第2のT型フリップフロップは、カウント入力端子、出力端子、反転出力端子および反転リセット端子を有し、前記第1のコンパレータから出力されたパルス信号は、前記第1のT型フリップフロップのカウント入力端子および前記第2のインバーター回路に入力され、前記第1のT型フリップフロップの出力端子から出力される前記第1の受信用矩形波信号は、前記第2のT型フリップフロップのカウント入力端子に入力され、前記第2の信号処理回路は、第3のT型フリップフロップおよび第4のT型フリップフロップを有し、前記第3のT型フリップフロップおよび前記第4のT型フリップフロップは、カウント入力端子、出力端子、反転出力端子および反転リセット端子を有し、前記第2のコンパレータから出力されたパルス信号は、前記第3のT型フリップフロップのカウント入力端子および前記第1のインバーター回路に入力され、前記第3のT型フリップフロップの出力端子から出力される前記第2の受信用矩形波信号は、前記第4のT型フリップフロップのカウント入力端子に入力される電子回路。互いに積層または隣接している少なくとも一の信号送信用のICチップおよび信号受信用のICチップを有し、前記信号送信用のICチップは、第1のコイルが設けられた送信用回路を含み、前記信号受信用のICチップは、受信用回路を含み、前記受信用回路は、前記第1のコイルが出力する送信用信号を電磁誘導により受信する第2のコイルと、前記第2のコイルの誘導起電力と第1の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が高いときパルス信号を出力する第1のコンパレータと、前記第2のコイルの誘導起電力と第2の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が低いときパルス信号を出力する第2のコンパレータと、前記第1のコンパレータからパルス信号が出力されたとき第1の受信用矩形波信号を出力し、前記第1のコンパレータからパルス信号が連続して2回以上出力されたとき第1のエラー信号を出力し、前記第2のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第1の信号処理回路と、前記第2のコンパレータからパルス信号が出力されたとき第2の受信用矩形波信号を出力し、前記第2のコンパレータからパルス信号が連続して2回以上出力されたとき第2のエラー信号を出力し、前記第1のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第2の信号処理回路と、を有する半導体装置。互いに積層または隣接している少なくとも一の信号送信用のICチップおよび信号受信用のICチップを有し、前記信号送信用のICチップは、第1のコイルが設けられた送信用回路を含み、前記信号受信用のICチップは、受信用回路を含み、前記受信用回路は、前記第1のコイルが出力する送信用信号を電磁誘導により受信する第2のコイルと、前記第2のコイルの誘導起電力と第1の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が高いときパルス信号を出力する第1のコンパレータと、前記第2のコイルの誘導起電力と第2の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が低いときパルス信号を出力する第2のコンパレータと、前記第1のコンパレータからパルス信号が出力されたとき第1の受信用矩形波信号を出力し、前記第1のコンパレータからパルス信号が連続して2回以上出力されたとき第1のエラー信号を出力し、前記第2のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第1の信号処理回路と、前記第2のコンパレータからパルス信号が出力されたとき第2の受信用矩形波信号を出力し、前記第2のコンパレータからパルス信号が連続して2回以上出力されたとき第2のエラー信号を出力し、前記第1のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第2の信号処理回路と、を有し、前記第1の信号処理回路は、第1のD型フリップフロップおよび第2のD型フリップフロップを有し、前記第1のD型フリップフロップおよび前記第2のD型フリップフロップは、クロック端子、出力端子、反転出力端子、データ入力端子およびリセット端子を有し、前記第2の信号処理回路は、第3のD型フリップフロップおよび第4のD型フリップフロップを有し、前記第3のD型フリップフロップおよび前記第4のD型フリップフロップは、クロック端子、出力端子、反転出力端子、データ入力端子およびリセット端子を有し、前記第1のコンパレータから出力されたパルス信号は、前記第1のD型フリップフロップのクロック端子、前記第3のD型フリップフロップのリセット端子および前記第4のD型フリップフロップのリセット端子に入力され、前記第1のD型フリップフロップの出力端子から出力される前記第1の受信用矩形波信号の反転出力信号は、前記第1のD型フリップフロップのデータ入力端子および前記第2のD型フリップフロップのクロック端子に入力され、前記第2のD型フリップフロップの出力端子から出力される前記第1のエラー信号の反転出力信号は、前記第2のD型フリップフロップのデータ入力端子に入力され、前記第2のコンパレータから出力されたパルス信号は、前記第3のD型フリップフロップのクロック端子、前記第1のD型フリップフロップのリセット端子および前記第2のD型フリップフロップのリセット端子に入力され、前記第3のD型フリップフロップの出力端子から出力される前記第2の受信用矩形波信号の反転出力信号は、前記第3のD型フリップフロップのデータ入力端子および前記第4のD型フリップフロップのクロック端子に入力され、前記第4のD型フリップフロップの出力端子から出力される前記第2のエラー信号の反転出力信号は、前記第4のD型フリップフロップのデータ入力端子に入力される半導体装置。互いに積層または隣接している少なくとも一の信号送信用のICチップおよび信号受信用のICチップを有し、前記信号送信用のICチップは、第1のコイルが設けられた送信用回路を含み、前記信号受信用のICチップは、受信用回路を含み、前記受信用回路は、前記第1のコイルが出力する送信用信号を電磁誘導により受信する第2のコイルと、前記第2のコイルの誘導起電力と第1の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が高いときパルス信号を出力する第1のコンパレータと、前記第2のコイルの誘導起電力と第2の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が低いときパルス信号を出力する第2のコンパレータと、前記第1のコンパレータからパルス信号が出力されたとき第1の受信用矩形波信号を出力し、前記第1のコンパレータからパルス信号が連続して2回以上出力されたとき第1のエラー信号を出力し、前記第2のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第1の信号処理回路と、前記第2のコンパレータからパルス信号が出力されたとき第2の受信用矩形波信号を出力し、前記第2のコンパレータからパルス信号が連続して2回以上出力されたとき第2のエラー信号を出力し、前記第1のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第2の信号処理回路と、前記第2のコンパレータと前記第1の信号処理回路との間に第1のインバーター回路と、前記第1のコンパレータと前記第2の信号処理回路との間に第2のインバーター回路と、を有し、前記第1の信号処理回路は、第1のT型フリップフロップおよび第2のT型フリップフロップを有し、前記第1のT型フリップフロップおよび前記第2のT型フリップフロップは、カウント入力端子、出力端子、反転出力端子および反転リセット端子を有し、前記第1のコンパレータから出力されたパルス信号は、前記第1のT型フリップフロップのカウント入力端子および前記第2のインバーター回路に入力され、前記第1のT型フリップフロップの出力端子から出力される前記第1の受信用矩形波信号は、前記第2のT型フリップフロップのカウント入力端子に入力され、前記第2の信号処理回路は、第3のT型フリップフロップおよび第4のT型フリップフロップを有し、前記第3のT型フリップフロップおよび前記第4のT型フリップフロップは、カウント入力端子、出力端子、反転出力端子および反転リセット端子を有し、前記第2のコンパレータから出力されたパルス信号は、前記第3のT型フリップフロップのカウント入力端子および前記第1のインバーター回路に入力され、前記第3のT型フリップフロップの出力端子から出力される前記第2の受信用矩形波信号は、前記第4のT型フリップフロップのカウント入力端子に入力される半導体装置。請求項4乃至請求項6のいずれか一に記載の半導体装置を含む電子機器。以上のようなICチップにおける無線通信は、複数のコイルのペアを設けることで、同時多発的に行うことが想定される。また、この際、信号を送受信するために、一定の周期でHigh-Lowを繰り返すクロック同期回路を必要とする。しかしながら、この場合、ICチップ間で複数の無線で通信される信号が送受信されることになるため、積層するICチップの他の意図しない信号を誤って認識することやノイズの影響により、正確な信号の送受信が行われない可能性が生じてしまう。図13は、誘導起電力VRにノイズが重畳され、転送する信号に誤りが生じた場合のタイミングチャートを示している。図13Aは、送信用矩形波信号TXDATA、図13Bはコイル21の両端に生じる電位差誘導起電力VR、図13Cは第1の受信用矩形波信号RXDATAの、時間に対する電圧の推移をそれぞれ示している。図13BにおけるNOISE1の電圧は、第2の基準電圧VLより低いため、このノイズにより、第1の受信用矩形波信号RXDATAは誤った位置でLowレベル電圧となってしまっている。また、NOISE2の電圧は、誘導起電力VRの本来の立ち下がりパルスを打ち消すように発生したため、誘導起電力VRの立ち下がりパルスが検出されず、第1の受信用矩形波信号RXDATAはHighレベル電圧のままとなってしまっている図13C参照。そこで、本発明の一態様は、積層または隣接するICチップの不要な信号やノイズの影響をエラーとして検出する電子回路を提供することを課題の一とする。また、該電子回路を有する半導体装置を提供することを課題の一とする。本発明の一態様は、第1のコイルが出力する送信用信号を電磁誘導により受信する第2のコイルと、第2のコイルの誘導起電力と第1の基準電位を比較して、第2のコイルの誘導起電力の方が高いときパルス信号を出力する第1のコンパレータと、第2のコイルの誘導起電力と第2の基準電位を比較して、第2のコイルの誘導起電力の方が低いときパルス信号を出力する第2のコンパレータと、第1のコンパレータからパルス信号が出力されたとき第1の受信用矩形波信号を出力し、第1のコンパレータからパルス信号が連続して2回以上出力されたとき第1のエラー信号を出力し、第2のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第1の信号処理回路と、第2のコンパレータからパルス信号が出力されたとき第2の受信用矩形波信号を出力し、第2のコンパレータからパルス信号が連続して2回以上出力されたとき第2のエラー信号を出力し、第1のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第2の信号処理回路と、を有する電子回路である。また、本発明の他の一態様は、第1のコイルが出力する送信用信号を電磁誘導により受信する第2のコイルと、第2のコイルの誘導起電力と第1の基準電位との電圧を比較して、第2のコイルの誘導起電力の方が高いときパルス信号を出力する第1のコンパレータと、第2のコイルの誘導起電力と第2の基準電位との電圧を比較して、第2のコイルの誘導起電力の方が低いときパルス信号を出力する第2のコンパレータと、第1のコンパレータからパルス信号が出力されたとき第1の受信用矩形波信号を出力し、第1のコンパレータからパルス信号が連続して2回以上出力されたとき第1のエラー信号を出力し、第2のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第1の信号処理回路と、第2のコンパレータからパルス信号が出力されたとき第2の受信用矩形波信号を出力し、第2のコンパレータからパルス信号が連続して2回以上出力されたとき第2のエラー信号を出力し、第1のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第2の信号処理回路と、を有し、第1の信号処理回路は第1のD型フリップフロップおよび第2のD型フリップフロップを有し、第1のD型フリップフロップおよび第2のD型フリップフロップは、それぞれクロック端子、出力端子、反転出力端子、データ入力端子およびリセット端子を有し、第2の信号処理回路は第3のD型フリップフロップおよび第4のD型フリップフロップを有し、第3のD型フリップフロップおよび第4のD型フリップフロップは、それぞれクロック端子、出力端子、反転出力端子、データ入力端子およびリセット端子を有し、第1のコンパレータから出力されたパルス信号は、第1のD型フリップフロップのクロック端子、第3のD型フリップフロップのリセット端子および第4のD型フリップフロップのリセット端子に入力され、第1のD型フリップフロップの出力端子から出力される第1の受信用矩形波信号の反転出力信号は、第1のD型フリップフロップのデータ入力端子および第2のD型フリップフロップのクロック端子に入力され、第2のD型フリップフロップの出力端子から出力される前記第1第1のエラー信号の反転出力信号は、第2のD型フリップフロップのデータ入力端子に入力され、第2のコンパレータから出力されたパルス信号は、第3のD型フリップフロップのクロック端子、第1のD型フリップフロップのリセット端子および第2のD型フリップフロップのリセット端子に入力され、第3のD型フリップフロップの出力端子から出力される第2の受信用矩形波信号の反転出力信号は、第3のD型フリップフロップのデータ入力端子および第4のD型フリップフロップのクロック端子に入力され、第4のD型フリップフロップの出力端子から出力される第2のエラー信号の反転出力信号は、第4のD型フリップフロップのデータ入力端子に入力される電子回路である。また、本発明の他の一態様は、第1のコイルが出力する送信用信号を電磁誘導により受信する第2のコイルと、第2のコイルの誘導起電力と第1の基準電位との電圧を比較して、第2のコイルの誘導起電力の方が高いときパルス信号を出力する第1のコンパレータと、第2のコイルの誘導起電力と第2の基準電位との電圧を比較して、第2のコイルの誘導起電力の方が低いときパルス信号を出力する第2のコンパレータと、第1のコンパレータからパルス信号が出力されたとき第1の受信用矩形波信号を出力し、第1のコンパレータからパルス信号が連続して2回以上出力されたとき第1のエラー信号を出力し、第2のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第1の信号処理回路と、第2のコンパレータからパルス信号が出力されたとき第2の受信用矩形波信号を出力し、第2のコンパレータからパルス信号が連続して2回以上出力されたとき第2のエラー信号を出力し、第1のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第2の信号処理回路と、第2のコンパレータと第1の信号処理回路との間に第1のインバーター回路と、第1のコンパレータと第2の信号処理回路との間に第2のインバーター回路と、を有し、第1の信号処理回路は、第1のT型フリップフロップおよび第2のT型フリップフロップを有し、第1のT型フリップフロップおよび第2のT型フリップフロップは、それぞれカウント入力端子、出力端子、反転出力端子および反転リセット端子を有し、第1のコンパレータから出力されたパルス信号は、第1のT型フリップフロップのカウント入力端子および第2のインバーター回路に入力され、第1のT型フリップフロップの出力端子から出力される第1の受信用矩形波信号は、第2のT型フリップフロップのカウント入力端子に入力され、第2の信号処理回路は、第3のT型フリップフロップおよび第4のT型フリップフロップを有し、第3のT型フリップフロップおよび第4のT型フリップフロップは、それぞれカウント入力端子、出力端子、反転出力端子および反転リセット端子を有し、第2のコンパレータから出力されたパルス信号は、第3のT型フリップフロップのカウント入力端子および第1のインバーター回路に入力され、第3のT型フリップフロップの出力端子から出力される第2の受信用矩形波信号は、第4のT型フリップフロップのカウント入力端子に入力される電子回路である。また、本発明の他の一態様は、互いに積層または隣接している少なくとも一の信号送信用のICチップおよび信号受信用のICチップを有し、信号送信用のICチップは、第1のコイルが設けられた送信用回路を含み、信号受信用のICチップは、受信用回路を含む半導体装置である。また、本発明の他の一態様は、上記半導体装置を用いている電子機器である。本発明の一態様によれば、信号の送受信をコントロールする回路は、エラー信号が検出された際には、再度送受信を行うことにより、安定した信号送受信が可能となり、信頼性の高い電子回路を提供することができる。また、該電子回路を用いることで信頼性の高い半導体装置を提供することができる。本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面において示す各構成の、位置、大きさ、範囲などは、理解を容易にするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲などに限定されない。なお、本明細書等における第1、第2、第3などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。実施の形態1本実施の形態では、本発明の一態様の受信回路について図1乃至図4を用いて説明する。<回路構成例>まず、本実施の形態で説明する送信用回路110および受信用回路120の回路構成について図1を用いて説明する。図1は、送信用回路の構成の一部と、本実施の形態で示す第1の信号処理回路および第2の信号処理回路にD型フリッププロップ以後、D-FF:Delayed-FlipFlopと呼ぶを用いた受信用回路の構成の一例を示す回路図である。送信用回路110は、コイルを用いて送信用矩形波信号TXDATAを送信する機能を有する回路である。本実施の形態の送信用回路110はコイル111を有し、コイル111の一方の端子は接地電位線に接続され、他方の端子には送信用矩形波信号TXDATAが入力される。なお、本実施の形態では、コイル111の一方の端子を接地する構成としているが、これに限定されず、他の機能素子や回路などと接続していても良い。また、この構成に限定されることはなく、送信用矩形波信号TXDATAにより、コイルに流れる電流の変化が分かる構成を採用しても良い。本発明の一態様に係る受信用回路120は、コイル121、第1のコンパレータ123a、第2のコンパレータ123b、第1の信号処理回路125および第2の信号処理回路126を有し、第1の信号処理回路125は、第1のD-FF125aおよび第2のD-FF125bを有し、第2の信号処理回路126は、第3のD-FF126aおよび第4のD-FF126bを有する。コイル121は、送信用回路110内のコイル111が出力する信号に応じて、電磁誘導現象により両端に電位差誘導起電力VRが生じる。本実施の形態では、コイル121の一方の端子が接地電位線と接続され、コイル121の他方の端子が第1のコンパレータ123aの端子および第2のコンパレータ123bの-端子と接続されている。ここで、コイル111とコイル121との位置関係を明確にするため、図1に示すそれぞれのコイルの一方の端子には黒丸を記している。具体的には、結合係数が正の場合、それぞれの黒丸を記した一方の端子に対して、コイル111の流す電流の向きと、コイル121の流す電流の向きとが一致するとする。なお、本実施の形態では、コイル間の結合係数は正であるとする。本実施の形態の以下の説明では、図1に示す受信用回路120において、第1のコンパレータ123aと、後で説明する第1のD-FF125aのクロック端子と、第3のD-FF126aのリセット端子および第4のD-FF126bのリセット端子と、の接続により構成されるノードを、nodeAとする。また、第2のコンパレータ123bと、後で説明する第3のD-FF126aのクロック端子と、第1のD-FF125aのリセット端子および第2のD-FF125bのリセット端子と、の接続により構成されるノードを、nodeBとする。第1のコンパレータ123aは、コイル121から生じる誘導起電力VRと第1の基準電圧VHとを比較し、この結果に基づく信号をnodeAに出力する機能を有する。第1の基準電圧VHには0Vより高い電圧を用いる。本実施の形態では、第1のコンパレータ123aの端子には誘導起電力VRが入力され、-端子には第1の基準電圧VHが入力される構成とした。第1のコンパレータ123aは、この構成に限定されることはなく、少なくとも上記目的を果たす構成であれば何を用いても良い。第2のコンパレータ123bは、コイル121から生じる誘導起電力VRと第2の基準電圧VLとを比較し、この結果に基づく信号をnodeBに出力する機能を有する。第2の基準電圧VLには0V未満の電圧を用いる。本実施の形態では、第2のコンパレータ123bの端子には第2の基準電圧VLが入力され、-端子には誘導起電力VRが入力される構成とした。第2のコンパレータ123bは、この構成に限定されることはなく、少なくとも上記目的を果たす構成であれば何を用いても良い。第1のD-FF125a、第2のD-FF125b、第3のD-FF126aおよび第4のD-FF126bは、クロック端子>、データ入力端子D、リセット端子R、出力端子Qおよび反転出力端子/Qを有する。第1のD-FF125aの出力端子Qは、第1の受信用矩形波信号RXDATAを出力し、第2のD-FF125bの出力端子Qは、第1のエラー信号Error1を出力し、第3のD-FF126aの出力端子Qは、第2の受信用矩形波信号/RXDATAを出力し、第4のD-FF126bの出力端子Qは、第2のエラー信号Error2を出力する。エラー信号の検出が本発明の一態様の目的であるため、エラー信号の種類を区別する必要はないが、本実施の形態では、構成要素の混同を避けるためにエラー信号を第1のエラー信号Error1および第2のエラー信号Error2と区別している。第1の受信用矩形波信号RXDATAの反転出力信号は、第1のD-FF125aのデータ入力端子および第2のD-FF125bのクロック端子に入力される。第1のエラー信号Error1の反転出力信号は、第2のD-FF125bのデータ入力端子に入力される。第2の受信用矩形波信号/RXDATAの反転出力信号は、第3のD-FF126aのデータ入力端子および第4のD-FF126bのクロック端子に入力される。第2のエラー信号Error2の反転出力信号は、第4のD-FF126bのデータ入力端子に入力される。第1のコンパレータ123aの出力は、第1のD-FF125aのクロック端子、第3のD-FF126aおよび第4のD-FF126bのリセット端子にそれぞれ入力される。第2のコンパレータ123bの出力は、第3のD-FF126aのクロック端子、第1のD-FF125aおよび第2のD-FF125bのリセット端子に入力される。<回路動作例>次に、図1に加えて図2を用いて、受信時の回路動作について説明する。図2は信号を送受信する際のタイミングチャートの一例である。図2Aは、送信用回路110のコイル111に入力される送信用矩形波信号TXDATA、図2Bは誘導起電力VR、図2Cは図2BにおけるnodeAのパルス信号、図2Dは図2BにおけるnodeBのパルス信号、図2Eは第1の受信用矩形波信号RXDATAの、時間に対する電圧の推移をそれぞれ示している。まず、各D-FFの初期状態について説明する。なお、D-FFは、二値の信号高レベルHighレベル、低レベルLowレベルによって動作する論理回路であり、D-FFのクロック端子がHighレベルになると、データ入力端子の信号が出力端子から出力されるように動作する。第1のD-FF125a、第2のD-FF125bおよび第4のD-FF126bの初期状態は、出力端子QがLowレベル電圧、反転出力端子/QがHighレベル電圧であり、第3のD-FF126aの初期状態は、出力端子QがHighレベル電圧、反転出力端子/QがLowレベル電圧である。また、各D-FFは、クロック信号が立ち上がるタイミングでデータ入力端子の情報が出力端子の情報として出力されるが、このタイミングに限られる必要はない。図2に示す送信用矩形波信号TXDATAがLowレベル電圧からHighレベル電圧に推移した期間51について説明する。送信用矩形波信号TXDATAがHighレベル電圧に推移する間、コイル111に電流が流れ、電磁誘導現象によりコイル121の両端に電位差誘導起電力VRが生じる。上記で説明したとおり、コイル111とコイル121との間の結合係数は正であるため、図2Bに示したように誘導起電力VRは正の値のパルス的な波形を示す。本実施の形態では、送信用矩形波信号TXDATAのLowレベル電圧を0V、Highレベル電圧を3V、初期状態の誘導起電力VRは0Vであるが、これに限られる必要はない。図2CのA1に示すように、受信用回路120のコイル121から出力される正の値のパルスが入力されると、第1のコンパレータ123aにより、誘導起電力VRと第1の基準電圧VHを比較し、誘導起電力VRが第1の基準電圧VHより高くなるとこの変化に応じてnodeAがLowレベル電圧からHighレベル電圧に変化する。その後、nodeAはLowレベル電圧に収束する。第1のD-FF125aのクロック端子にnodeAのパルスが入力されると、nodeAのパルスが立ち上がるタイミングで第1のD-FF125aのデータ入力端子の情報が第1の受信用矩形波信号RXDATAとして出力される。ここで、初期状態において第1のD-FF125aのデータ入力端子はHighレベル電圧である。つまり、第1の受信用矩形波信号RXDATAとしてHighレベル電圧3Vが出力される。一方、同時に第3のD-FF126aのリセット端子および第4のD-FF126bのリセット端子にnodeAの電圧Highレベル電圧が入力される。これにより、初期状態において第2の受信用矩形波信号/RXDATAはHighレベル電圧3Vであった情報がリセットされ、第3のD-FF126aおよび第4のD-FF126bはデフォルト状態出力端子がLowレベル電圧、反転出力端子がHighレベル電圧になり、第2の受信用矩形波信号/RXDATAとして、Lowレベル電圧0Vが出力される。以上により、期間51では、送信用矩形波信号TXDATAがLowレベル電圧0VからHighレベル電圧3Vに推移すると、第1の受信用矩形波信号RXDATAが0V初期状態から3Vに変化し図2E参照、第2の受信用矩形波信号/RXDATAは3V初期状態から0Vデフォルト状態に変化する図示しない。続いて、図2に示す送信用矩形波信号TXDATAがHighレベル電圧からLowレベル電圧に推移した期間52について説明する。送信用矩形波信号TXDATAがHighレベル電圧からLowレベル電圧に推移する間、上記で説明したとおり、コイル111とコイル121との間の結合係数は正であるため、電磁誘導現象によりコイル121には上記とは逆向きの電位差誘導起電力VRが生じる。つまり、誘導起電力VRは負の値のパルス的な波形を示す。図2DのB1に示すように、受信用回路120のコイル121から出力される負の値のパルスが入力されると、上記と同様、第2のコンパレータ123bにより、誘導起電力VRと第2の基準電圧VLをそれぞれ比較し、誘導起電力VRが第2の基準電圧VLより低くなるとこの変化に応じてnodeBがLowレベル電圧からHighレベル電圧に変化する。その後、nodeBはLowレベル電圧に収束する。第1のD-FF125aのリセット端子および第2のD-FF125bのリセット端子にnodeBの電圧Highレベル電圧が入力されて、期間51において第1の受信用矩形波信号RXDATAはHighレベル電圧3Vであった情報がリセットされる。第1のD-FF125aおよび第2のD-FF125bは、デフォルト状態出力端子がLowレベル電圧、反転出力端子がHighレベル電圧になり、第1の受信用矩形波信号RXDATAは、Lowレベル電圧0Vが出力される。一方、同時に期間51の処理により、第2の受信用矩形波信号/RXDATAはLowレベル電圧0Vである。そして、第2の受信用矩形波信号/RXDATAの反転出力信号により第3のD-FF126aのデータ入力端子はHighレベル電圧である。第3のD-FF126aのクロック端子にnodeBのパルスが入力され、nodeBのパルスが立ちあがるタイミングでHighレベル電圧である第3のD-FF126aのデータ入力端子の情報が第2の受信用矩形波信号/RXDATAとなり、Highレベル電圧3Vが出力される。以上により、期間52では、送信用矩形波信号TXDATAがHighレベル電圧3VからLowレベル電圧0Vに推移すると、第1の受信用矩形波信号RXDATAは3V期間51から0Vデフォルト状態に変化し図2E参照、第2の受信用矩形波信号/RXDATAが0Vから3Vに変化する図示しない。以上のように、ノイズが生じていない場合、送信用矩形波信号TXDATAが第1の受信用矩形波信号RXDATAに反映されることによって、情報の送受信が正常に行われている。nodeAのパルスとnodeBのパルスが交互に発生するため、nodeAのパルスにより第3のD-FF126aおよび第4のD-FF126bの情報がリセットされるので、エラー信号が立ち上がることはない。また、nodeBのパルスにより第1のD-FF125aおよび第2のD-FF125bの情報がリセットされるので、エラー信号が立ち上がることはない。続いて、送信用矩形波信号TXDATAがHighレベル電圧からLowレベル電圧に推移する間にノイズNOISE1が生じた期間53について説明する。図3は図2の期間53について詳しく示している。図3Aは、期間53における送信用回路110のコイル111に出力される送信用矩形波信号TXDATA、図3Bは期間53における誘導起電力VR、図3Cは期間53におけるnodeBのパルス信号、図3Dは期間53における第1の受信用矩形波信号RXDATA、図3Eは期間53における第2の受信用矩形波信号/RXDATA、図3Fは期間53における第2の受信用矩形波信号/RXDATAの反転出力信号/Q、図3Gは期間53における第2のエラー信号Error2の、時間に対する電圧の推移をそれぞれ示している。ノイズNOISE1が生じていない本来の信号は、図3Dの破線で示すように第1の受信用矩形波信号RXDATAがHighレベル電圧3VからLowレベル電圧0Vに推移するが、ノイズNOISE1が生じてしまった信号は、図3Dの実線で示すように第1の受信用矩形波信号RXDATAがHighレベル電圧3VからLowレベル電圧0Vに推移してしまい、転送する信号に誤りが生じている。図3CのノイズNOISE1に示すように、受信用回路120のコイル121から出力される負の値のパルスが入力されると、第2のコンパレータ123bにより、誘導起電力VRと第2の基準電圧VLをそれぞれ比較し、誘導起電力VRが第2の基準電圧VLより低くなるとこの変化に応じてnodeBがLowレベル電圧からHighレベル電圧に変化する。その後、nodeBはLowレベル電圧に収束する。図3Eに示すように、期間53のはじめの段階では、第2の受信用矩形波信号/RXDATAはLowレベル電圧0Vである。そして、第2の受信用矩形波信号/RXDATAの反転出力信号により第3のD-FF126aのデータ入力端子はHighレベル電圧である。従って、ノイズNOISE1によって、第3のD-FF126aのクロック端子にnodeBのパルスが入力され、nodeBのパルスが立ち上がるタイミングでHighレベル電圧である第3のD-FF126aのデータ入力端子の情報が第2の受信用矩形波信号/RXDATAとなり、Highレベル電圧3Vが出力される。さらに加えて、図3CのB2に示すように、受信用回路120のコイル121に適切なタイミングで負の値のパルスが入力されると、再度、第2のコンパレータ123bにより、nodeBがLowレベル電圧からHighレベル電圧に変化し、第3のD-FF126aのクロック端子にnodeBのパルスが入力される。そして、ノイズNOISE1が生じた後の状態において第3のD-FF126aのデータ入力端子がLowレベル電圧である。上記パルスが立ち上がるタイミングで第2の受信用矩形波信号/RXDATAは、Highレベル電圧3VからLowレベル電圧0Vに推移する。同時に、図3Fに示すように第2の受信用矩形波信号/RXDATAの反転出力信号はLowレベル電圧0VからHighレベル電圧3Vに推移することになる。第4のD-FF126bは、第2の受信用矩形波信号/RXDATAの反転出力信号がLowレベル電圧0VからHighレベル電圧3Vに立ち上がる直前においてデフォルト状態出力端子がLowレベル電圧、反転出力端子がHighレベル電圧である。図3Gに示すように、第4のD-FF126bのクロック端子がLowレベル電圧からHighレベル電圧に立ち上がるタイミングでHighレベル電圧である第4のD-FF126bのデータ入力端子の情報が第2のエラー信号Error2となり、第2のエラー信号Error2が立ち上がる。このエラー信号をエラーSignalErrorとして検出する。エラーが検出された際には、エラーとして検出された期間本実施の形態では、期間53であり、具体的には、ノイズNOISE1が生じる直前からB2のパルスが入力された直後について再度送受信を行うことにより、安定した信号送受信が可能となる。従って、信頼性の高い電子回路を提供することができる。また、該電子回路を用いることで信頼性の高い半導体装置を提供することができる。続いて、送信用矩形波信号TXDATAがHighレベル電圧からLowレベル電圧に推移する際にノイズNOISE2がLowレベル電圧を打ち消すように生じた期間54について説明する。図4は図2の期間54について詳しく示している。図4Aは、期間54における送信用回路110のコイル111に出力される送信用矩形波信号TXDATA、図4Bは期間54における誘導起電力VR、図4Cは期間54におけるnodeAのパルス信号、図4Dは期間54における第1の受信用矩形波信号RXDATA、図4Eは期間54における第1の受信用矩形波信号RXDATAの反転出力信号/Q、図4Fは期間54における第1のエラー信号Error1の、時間に対する電圧の推移をそれぞれ示している。ノイズNOISE2が生じていない本来の信号は、図4Dの破線で示すように第1の受信用矩形波信号RXDATAがHighレベル電圧3VからLowレベル電圧0Vに推移し、さらに図4Dの破線で示すように第1の受信用矩形波信号RXDATAがLowレベル電圧0VからHighレベル電圧3Vに推移するが、ノイズNOISE2が生じてしまった信号は、図4Dの実線で示すように第1の受信用矩形波信号RXDATAがHighレベル電圧3Vのまま推移しており、転送する信号に誤りが生じている。図4Bに示す期間54は、ノイズNOISE2によって誘導起電力VRのLowレベル電圧を打ち消したため、その時の誘導起電力VRが第1の基準電圧VHよりも低く、かつ、第2の基準電圧VLよりも高いため、正負どちらのパルスも立ち上がらない。図4CのA2に示すように、受信用回路120のコイル121から出力される正の値のパルスが入力されると、第1のコンパレータ123aにより、誘導起電力VRと第1の基準電圧VHをそれぞれ比較し、誘導起電力VRが第1の基準電圧VHより高くなるとこの変化に応じてnodeAがLowレベル電圧からHighレベル電圧に変化する。その後、nodeAはLowレベル電圧に収束する。図4Dに示すように期間54のはじめの段階では、第1の受信用矩形波信号RXDATAはLowレベル電圧0Vである。第1の受信用矩形波信号RXDATAの反転出力信号により第1のD-FF125aのデータ入力端子はHighレベル電圧である。第1のD-FF125aのクロック端子にnodeAのパルスが入力され、nodeAのパルスが立ち上がるタイミングでHighレベル電圧である第1のD-FF125aのデータ入力端子の情報が第1の受信用矩形波信号RXDATAとなり、Highレベル電圧3Vが出力される。さらに加えて、図4CのA3に示すように、受信用回路120のコイル121に適切なタイミングで正の値のパルスが入力されると、再度、第1のコンパレータ123aにより、nodeAがLowレベル電圧からHighレベル電圧に変化し、第1のD-FF125aのクロック端子にnodeAのパルスが入力される。そして、図4CのA2に示すパルスの後の状態において第1のD-FF125aのデータ入力端子がLowレベル電圧である。上記パルスが立ち上がるタイミングで第1の受信用矩形波信号RXDATAは、Highレベル電圧3VからLowレベル電圧0Vに推移する。同時に、図4Eに示すように第1の受信用矩形波信号RXDATAの反転出力信号は、Lowレベル電圧0VからHighレベル電圧3Vに推移することになる。第2のD-FF125bは、第1の受信用矩形波信号RXDATAの反転出力信号がLowレベル電圧0VからHighレベル電圧3Vに立ち上がる直前においてデフォルト状態出力端子がLowレベル電圧、反転出力端子がHighレベル電圧である。図4Fに示すように、第2のD-FF125bのクロック端子がLowレベル電圧からHighレベル電圧に立ち上がるタイミングでHighレベル電圧である第2のD-FF125bのデータ入力端子の情報が第1のエラー信号Error1となり、第1のエラー信号Error1が立ち上がる。このエラー信号をエラーSignalErrorとして検出する。エラーが検出された際には、エラーとして検出された期間本実施の形態では、期間54であり、具体的には、A2のパルスが入力される直前からA3のパルスが入力された直後について再度送受信を行うことにより、安定した信号送受信が可能となる。従って、信頼性の高い電子回路を提供することができる。また、該電子回路を用いることで信頼性の高い半導体装置を提供することができる。本実施の形態の一態様は、本明細書で例示する他の実施の形態と適宜組み合わせて実施することができる。実施の形態2本実施の形態では、本発明の一態様の受信回路について図5乃至図8を用いて説明する。<回路構成例>まず、本実施の形態で説明する送信用回路110、および受信用回路220の回路構成について図5を用いて説明する。図5は、送信用回路の構成の一部と、本実施の形態で示す第1の信号処理回路および第2の信号処理回路にT型フリッププロップ以後、T-FF:Toggle-FlipFlopまたはTriggered-FlipFlopと呼ぶを用いた受信用回路の構成の一例を示す回路図である。送信用回路110は、コイルを用いて送信用矩形波信号TXDATAを送信する機能を有する回路である。本実施の形態の送信用回路110はコイル111を有しており、実施の形態1で示したものと同じ構成である。受信用回路220は、コイル221、第1のコンパレータ223a、第2のコンパレータ223b、第1の信号処理回路225および第2の信号処理回路226、第1のインバーター回路227aおよび第2のインバーター回路227bを有する。本実施の形態に示す構成における実施の形態1との相違点は、第1の信号処理回路125および第2の信号処理回路126を第1の信号処理回路225および第2の信号処理回路226に置き換え、第2のコンパレータ223bと第1の信号処理回路225との間に第1のインバーター回路227aと、第1のコンパレータ223aと第2の信号処理回路226との間に第2のインバーター回路227bとを有している点である。コイル221はコイル121と、第1のコンパレータ223aは第1のコンパレータ123aと、第2のコンパレータ223bは第2のコンパレータ123bとそれぞれ同様のものを用いることができる。第1の信号処理回路225は、第1のT-FF225aおよび第2のT-FF225bを有し、第2の信号処理回路226は、第3のT-FF226aおよび第4のT-FF226bを有する。本実施の形態の以下の説明では、図5に示す受信用回路220において、第1のコンパレータ223aと、後で説明する第1のT-FF225aのカウント入力端子と、の接続により構成されるノードを、nodeAとする。また、第2のコンパレータ223bと、後で説明する第3のT-FF226aのカウント入力端子と、の接続により構成されるノードを、nodeBとする。第1のT-FF225a、第2のT-FF225b、第3のT-FF226aおよび第4のT-FF226bは、カウント入力端子T、反転リセット端子/R、出力端子Qおよび反転出力端子/Qを有する。第1のT-FF225aの出力端子Qは、第1の受信用矩形波信号RXDATAを出力し、第2のT-FF225bの出力端子Qは、第1のエラー信号Error1を出力し、第3のT-FF226aの出力端子Qは、第2の受信用矩形波信号/RXDATAを出力し、第4のT-FF226bの出力端子Qは、第2のエラー信号Error2を出力する。エラー信号の検出が目的であるため、エラー信号の種類を区別する必要はないが、本実施の形態では、構成要素の混同を避けるためにエラー信号を第1のエラー信号Error1および第2のエラー信号Error2と区別している。第1の受信用矩形波信号RXDATAは、第2のT-FF225bのカウント入力端子に入力される。第2の受信用矩形波信号/RXDATAは、第4のT-FF226bのカウント入力端子に入力される。第1のインバーター回路227aの出力は、第1のT-FF225aおよび第2のT-FF225bの反転リセット端子にそれぞれ入力される。第2のインバーター回路227bの出力は、第3のT-FF226aおよび第4のT-FF226bの反転リセット端子にそれぞれ入力される。<回路動作例>次に、図5に加えて図6を用いて、受信時の回路動作について説明する。図6は信号を送受信する際のタイミングチャートの一例である。図6Aは、送信用回路110のコイル111に入力される送信用矩形波信号TXDATA、図6Bは誘導起電力VR、図6Cは図6BにおけるnodeAのパルス信号、図6Dは図6BにおけるnodeBのパルス信号、図6Eは第1の受信用矩形波信号RXDATAの、時間に対する電圧の推移をそれぞれ示している。図6と実施の形態1で用いた図2との相違点は、第1の受信用矩形波信号RXDATAがLowレベル電圧からHighレベル電圧に立ち上がるタイミングが本実施の形態では、パルス信号が立ち下がる際、実施の形態1ではパルス信号が立ち上がる際であるかの点である。まず、各T-FFの初期状態について説明する。なお、T-FFは、二値の信号高レベルHighレベル、低レベルLowレベルによって動作する論理回路であり、T-FFのカウント入力端子がHighレベルになると、出力端子の信号と反転出力端子の信号が交互に入れ替わるように動作する。第1のT-FF225a、第2のT-FF225bおよび第4のT-FF226bの初期状態は、出力端子QがLowレベル電圧、反転出力端子/QがHighレベル電圧であり、第3のT-FF226aの初期状態は、出力端子QがHighレベル電圧、反転出力端子/QがLowレベル電圧である。また、各T-FFは、クロック信号が立ち下がるタイミングで出力端子がLowレベル電圧ならHighレベル電圧、出力端子がHighレベル電圧ならLowレベル電圧が出力されるが、このタイミングに限られる必要はない。図6に示す送信用矩形波信号TXDATAがLowレベル電圧からHighレベル電圧に推移した期間61について説明する。送信用矩形波信号TXDATAがHighレベル電圧に推移する間、コイル111に電流が流れ、電磁誘導現象によりコイル221の両端に電位差誘導起電力VRが生じる。上記で説明したとおり、コイル111とコイル221との間の結合係数は正であるため、図6Bに示したように誘導起電力VRは正の値のパルス的な波形を示す。本実施の形態では、送信用矩形波信号TXDATAのLowレベル電圧を0V、Highレベル電圧を3V、初期状態の誘導起電力VRは接地されている0Vが、これに限られる必要はない。図6CのA1に示すように、受信用回路220のコイル221から出力される正の値のパルスが入力されると、第1のコンパレータ223aにより、誘導起電力VRと第1の基準電圧VHを比較し、誘導起電力VRが第1の基準電圧VHより高くなるとこの変化に応じてnodeAがLowレベル電圧からHighレベル電圧に変化する。その後、nodeAはLowレベル電圧に収束する。ここで、初期状態において、第1の受信用矩形波信号RXDATAはLowレベル電圧である。第1のT-FF225aのカウント入力端子にnodeAのパルスが入力されると、nodeAのパルスが立ち下がるタイミングで第1の受信用矩形波信号RXDATAは、Lowレベル電圧0VからHighレベル電圧3Vに変化し、Highレベル電圧3Vが出力される。一方、同時に第3のT-FF226aの反転リセット端子および第4のT-FF226bの反転リセット端子に第2のインバーター回路227bの出力Lowレベル電圧が入力される。これにより、初期状態において第2の受信用矩形波信号/RXDATAはHighレベル電圧3Vであった情報がリセットされ、デフォルト状態出力端子がLowレベル電圧、反転出力端子がHighレベル電圧になり、第2の受信用矩形波信号/RXDATAは、Lowレベル電圧0Vが出力される。以上により、期間61では、送信用矩形波信号TXDATAがLowレベル電圧0VからHighレベル電圧3Vに推移すると、第1の受信用矩形波信号RXDATAが0V初期状態から3Vに変化し図6E参照、第2の受信用矩形波信号/RXDATAは3V初期状態から0Vデフォルト状態に変化する図示しない。続いて、図6に示す送信用矩形波信号TXDATAがHighレベル電圧からLowレベル電圧に推移した期間62について説明する。送信用矩形波信号TXDATAがHighレベル電圧からLowレベル電圧に推移する間、上記で説明したとおり、コイル111とコイル221との間の結合係数は正であるため、電磁誘導現象によりコイル221には上記とは逆向きの電位差誘導起電力VRが生じる。つまり、誘導起電力VRは負の値のパルス的な波形を示す。図6DのB1に示すように、受信用回路220のコイル221から出力される負の値のパルスが入力されると、上記と同様、第2のコンパレータ223bにより、誘導起電力VRと第2の基準電圧VLをそれぞれ比較し、誘導起電力VRが第2の基準電圧VLより低くなるとこの変化に応じてnodeBがLowレベル電圧からHighレベル電圧に変化する。その後、nodeBはLowレベル電圧に収束する。第1のT-FF225aの反転リセット端子および第2のT-FF225bの反転リセット端子に第1のインバーター回路227aの出力Lowレベル電圧が入力されて、期間61において第1の受信用矩形波信号RXDATAはHighレベル電圧3Vであった情報がリセットされる。第1のT-FF225aおよび第2のT-FF225bは、デフォルト状態出力端子QがLowレベル電圧、反転出力端子/QがHighレベル電圧になり、第1の受信用矩形波信号RXDATAは、Lowレベル電圧0Vが出力される。一方、同時に期間61の処理により、第2の受信用矩形波信号/RXDATAはLowレベル電圧0Vである。そして、第3のT-FF226aのカウント入力端子にnodeBのパルスが入力され、nodeBのパルスが立ち下がるタイミングで第2の受信用矩形波信号/RXDATAは、Lowレベル電圧0VからHighレベル電圧3Vに変化し、Highレベル電圧3Vが出力される。以上により、期間62では、送信用矩形波信号TXDATAがHighレベル電圧3VからLowレベル電圧0Vに推移すると、第1の受信用矩形波信号RXDATAは3V期間61から0Vデフォルト状態に変化し図6E参照、第2の受信用矩形波信号/RXDATAが0Vから3Vに変化する図示しない。以上のように、ノイズが生じていない場合、送信用矩形波信号TXDATAが第1の受信用矩形波信号RXDATAに反映されることによって、情報の送受信が正常に行われている。nodeAのパルスとnodeBのパルスが交互に発生するため、nodeAのパルスによる第2のインバーター回路227bの出力により第3のT-FF226aおよび第4のT-FF226bの情報がリセットされてエラー信号が立ち上がることはない。また、nodeBのパルスによる第1のインバーター回路227aの出力により第1のT-FF225aおよび第2のT-FF225bの情報がリセットされてエラー信号が立ち上がることはない。続いて、送信用矩形波信号TXDATAがHighレベル電圧からLowレベル電圧に推移する間にノイズNOISE1が生じた期間63について説明する。図7は図6の期間63について詳しく示している。図7Aは、期間63における送信用回路110のコイル111に出力される送信用矩形波信号TXDATA、図7Bは期間63における誘導起電力VR、図7Cは期間63におけるnodeBのパルス信号、図7Dは期間63における第1の受信用矩形波信号RXDATA、図7Eは期間63における第2の受信用矩形波信号/RXDATA、図7Fは期間63における第2のエラー信号Error2の、時間に対する電圧の推移をそれぞれ示している。図7と実施の形態1で用いた図3との相違点は、第1の受信用矩形波信号RXDATAがLowレベル電圧からHighレベル電圧に立ち上がるタイミングが本実施の形態では、パルス信号が立ち下がる際、実施の形態1ではパルス信号が立ち上がる際であるかの点である。ノイズNOISE1が生じていない本来の信号は、図7Dの破線で示すように第1の受信用矩形波信号RXDATAがHighレベル電圧3VからLowレベル電圧0Vに推移するが、ノイズNOISE1が生じてしまった信号は、図7Dの実線で示すように第1の受信用矩形波信号RXDATAがHighレベル電圧3VからLowレベル電圧0Vに推移してしまい、転送する信号に誤りが生じている。図7CのノイズNOISE1に示すように、受信用回路220のコイル221から出力される負の値のパルスが入力されると、第2のコンパレータ223bにより、誘導起電力VRと第2の基準電圧VLをそれぞれ比較し、誘導起電力VRが第2の基準電圧VLより低くなるとこの変化に応じてnodeBがLowレベル電圧からHighレベル電圧に変化する。その後、nodeBはLowレベル電圧に収束する。図7Eに示すように、期間63のはじめの段階では、第2の受信用矩形波信号/RXDATAはLowレベル電圧0Vである。そして、第3のT-FF226aのカウント入力端子にnodeBのパルスが入力され、nodeBのパルスが立ち下がるタイミングで第2の受信用矩形波信号/RXDATAは、Lowレベル電圧0VからHighレベル電圧3Vに変化し、Highレベル電圧3Vが出力される。また、同時に第4のT-FF226bのカウント入力端子Tは、Lowレベル電圧0VからHighレベル電圧3Vに立ち上がる。さらに加えて、図7CのB2に示すように、受信用回路220のコイル221に適切なタイミングで負の値のパルスが入力されると、再度、第2のコンパレータ223bにより、nodeBがLowレベル電圧からHighレベル電圧に変化し、第3のT-FF226aにクロック信号としてnodeBのパルスが入力される。そして、ノイズNOISE1が生じた後の状態において第3のT-FF226aの第2の受信用矩形波信号/RXDATAがHighレベル電圧であり、上記パルスが立ち下がるタイミングで第2の受信用矩形波信号/RXDATAは、Highレベル電圧3VからLowレベル電圧0Vに推移する。同時に、図7Fに示すように、第4のT-FF226bのカウント入力端子は、Highレベル電圧3VからLowレベル電圧に立ち下がり、第2のエラー信号Error2はLowレベル電圧0VからHighレベル電圧3Vに立ち上がることになる。このエラー信号をエラーSignalErrorとして検出する。エラーが検出された際には、エラーとして検出された期間本実施の形態では、期間63であり、具体的には、ノイズNOISE1が生じる直前からB2のパルスが入力された直後について再度送受信を行うことにより、安定した信号送受信が可能となる。従って、信頼性の高い電子回路を提供することができる。また、該電子回路を用いることで信頼性の高い半導体装置を提供することができる。続いて、送信用矩形波信号TXDATAがHighレベル電圧からLowレベル電圧に推移する際にノイズNOISE2がLowレベル電圧を打ち消すように生じた期間54について説明する。図8は図6の期間64について詳しく示している。図8Aは、期間64における送信用回路110のコイル111に出力される送信用矩形波信号TXDATA、図8Bは期間64における誘導起電力VR、図8Cは期間64におけるnodeAのパルス信号、図8Dは期間64における第1の受信用矩形波信号RXDATA、図8Eは期間64における第1のエラー信号Error1の、時間に対する電圧の推移をそれぞれ示している。図8と実施の形態1で用いた図4との相違点は、第1の受信用矩形波信号RXDATAがLowレベル電圧からHighレベル電圧に立ち上がるタイミングが本実施の形態では、パルス信号が立ち下がる際、実施の形態1ではパルス信号が立ち上がる際であるかの点である。ノイズNOISE2が生じていない本来の信号は、図8Dの破線で示すように第1の受信用矩形波信号RXDATAがLowレベル電圧0VからHighレベル電圧3Vに二度推移するが、ノイズNOISE2が生じてしまった信号は、図8Dの実線で示すように第1の受信用矩形波信号RXDATAがHighレベル電圧3Vのまま推移しており、転送する信号に誤りが生じている。図8Bに示す期間64は、ノイズNOISE2によって誘導起電力VRのLowレベル電圧を打ち消したため、その時の誘導起電力VRが第1の基準電圧VHよりも低く、かつ、第2の基準電圧VLよりも高いため、正負どちらのパルスも立ち上がらない。図8CのA2に示すように、受信用回路220のコイル221から出力される正の値のパルスが入力されると、第1のコンパレータ223aにより、誘導起電力VRと第1の基準電圧VHをそれぞれ比較し、誘導起電力VRが第1の基準電圧VHより高くなるとこの変化に応じてnodeAがLowレベル電圧からHighレベル電圧に変化する。その後、nodeAはLowレベル電圧に収束する。図8Dに示すように、期間64のはじめの段階では、第1の受信用矩形波信号RXDATAはLowレベル電圧0Vである。第1のT-FF225aのカウント入力端子にnodeAのパルスが入力され、nodeAのパルスが立ち下がるタイミングで第1の受信用矩形波信号RXDATAは、Lowレベル電圧0VからHighレベル電圧3Vに変化し、Highレベル電圧3Vが出力される。また、同時に第2のT-FF225bのカウント入力端子は、Lowレベル電圧0VからHighレベル電圧3Vに立ち上がる。さらに加えて、図8CのA3に示すように、受信用回路220のコイル221に適切なタイミングで正の値のパルスが入力されると、再度、第1のコンパレータ223aにより、nodeAがLowレベル電圧からHighレベル電圧に変化し、第1のT-FF225aにクロック信号としてnodeAのパルスが入力される。そして、図8CのA2に示すパルスの後の状態において第1のT-FF225aの第1の受信用矩形波信号RXDATAがHighレベル電圧であり、上記パルスが立ち下がるタイミングで第1の受信用矩形波信号RXDATAは、Highレベル電圧3VからLowレベル電圧0Vに推移する。同時に、図8Eに示すように、第2のT-FF225bのカウント入力端子は、Highレベル電圧3VからLowレベル電圧に立ち下がり、第1のエラー信号Error1はLowレベル電圧0VからHighレベル電圧3Vに立ち上がることになる。このエラー信号をエラーSignalErrorとして検出する。エラーが検出された際には、エラーとして検出された期間本実施の形態では、期間64について再度送受信を行うことにより、安定した信号送受信が可能となる。従って、信頼性の高い電子回路を提供することができる。また、該電子回路を用いることで信頼性の高い半導体装置を提供することができる。本実施の形態の一態様は、本明細書で例示する他の実施の形態と適宜組み合わせて実施することができる。実施の形態3本実施の形態では、本発明の一態様の受信用回路および送信用回路を搭載したLSIチップICチップの一例について図9を用いて説明する。図9は、積層した3個のLSIチップにおいて、それぞれの構成と信号のやりとりを説明するための模式図である。図9に示すLSIチップ301乃至LSIチップ303は、それぞれ受信用回路と送信用回路とを複数個具備し、図9中の矢印は、送信用回路から受信用回路へ送信される信号の向きを示している。LSIチップ間の信号の送受信は、それぞれのLSIチップに搭載された一対の送信用回路および受信用回路を用いて行われる。そのため、LSIチップを積層した際、一対の送信用回路と受信用回路とのそれぞれの有するコイル同士がほぼ重なるようにして配置すると、コイル間の結合係数を高めることができるため好ましい。送信用回路および受信用回路が有するコイルのサイズや形状は、LSIのチップサイズや積層した際のLSIチップ間距離によって適宜設定すればよいが、例えば、対角10μm~数100μmのコイルを用いればよい。それぞれのLSIチップには、電源電圧を供給する電源線が接続される。また、電源線に接続されたLSIチップから電力を供給するための正弦波などの信号を送信し、他のLSIチップがこれを受信した後、整流回路や定電圧回路等を用いて電源電圧を生成してもよい。また、それぞれのLSIチップには、それぞれのLSIチップの動作を同期させるためのクロック信号を入力する配線が接続される。また、LSIチップからこのようなクロック信号を送信し、他のLSIチップがこれを受信することにより、LSIチップ間の動作を同期させる構成としてもよい。LSIチップ301とLSIチップ302の間では、送信用回路312aから受信用回路312b、および送信用回路321aから受信用回路321bに信号が送信される。また、LSIチップ302とLSIチップ303の間では、送信用回路323aから受信用回路323b、および送信用回路332aから受信用回路332bに信号が送受信される。さらに、LSIチップ301とLSIチップ303の間では、送信用回路313aから受信用回路313b、および送信用回路331aから受信用回路331bに信号が送信される。また、図9に示すように、LSIチップ302の送信用回路324aから送信された信号を、受信用回路324bと受信用回路324cとがそれぞれ受信することにより、LSIチップ301とLSIチップ303とが同じ信号を受信することもできる。このように、複数のLSIチップを、受信用回路と送信用回路とが重なるように積層することにより、LSIチップ間に他のLSIチップが挟まれた状態でも配線を引き回すことなく通信が可能となる。本実施の形態ではLSIチップを3層積層した形態としたが、これに限られる必要はなく、2層でも良いし、4層以上積層しても良い。ここでLSIチップを4層以上積層した場合、コイルの形状の異なる2対以上の送信用回路と受信用回路の対を重ねて配置することにより、チップサイズの増大を抑制することができる。例えば、一方のコイルは1つのループを持つように形成し、もう一方は2つのループを持ち、かつそれぞれのループの発生する磁界を磁界強度が等しく位相が逆になるように形成する。このような2種類のコイルは重ねても、それぞれの発生する磁界に干渉されることがないため、2対以上の受信用回路と送信用回路の対を重ねて配置しても誤動作せずに通信することができる。なお、LSIチップの形態として薄い樹脂膜などの薄膜上に形成した薄膜トランジスタを用いた構成としても良い。このような構成のLSIチップは、厚さを数μm~数十μm程度と薄くできるため、これに受信用回路と送信用回路を設けることによりコイル間の結合係数を高めることができる。したがってコイルサイズを小さくできるほか、低消費電力での無線通信が可能となるため好ましい。このような薄膜のLSIチップは、例えば耐熱性の樹脂基板上に直接設ける、または、剥離層を設けたガラス基板上にLSIチップを作製し、その後これを剥離して樹脂などの薄膜に転置して形成することができる。以上のようなLSIチップに搭載する受信用回路および送信用回路に、上記実施の形態に示した受信用回路および送信用回路を適用することにより、エラーが検出された際には、再度送受信を行うことにより、安定した信号送受信が可能となる。従って、信頼性の高い半導体装置を提供することができる。また、チップサイズが縮小された、無線通信可能なLSIチップの積層とすることができる。さらに、上記受信用回路および送信用回路をLSIチップに複数設けることにより、効果的にLSIチップサイズを縮小することができる。本実施の形態は、本明細書で例示する他の実施の形態と適宜組み合わせて実施することができる。実施の形態4本実施の形態では、本発明の一態様の受信用回路および送信用回路を搭載した記憶媒体の一例として、メモリカードの構成例について図10を用いて説明する。図10Aは、本実施の形態で例示するメモリカード350の模式図である。メモリカード350は、2つの受信用回路受信用回路351a、受信用回路351bと一つの送信用回路送信用回路352を有する。受信用回路351aは、電源電圧を生成するための信号を受信する。一方、受信用回路351bは、電子機器からの情報信号を受信する。送信用回路352は、メモリカードに書き込まれた情報などを電子機器に送信する。メモリカード350は、図示しない制御回路を有し、当該制御回路は受信用回路351a、受信用回路351bおよび送信用回路352と接続されている。当該制御回路は、受信用回路351a、受信用回路351bで受信した信号にしたがって後に説明する記憶素子への書き込み、読み出し等の動作を制御し、必要に応じて送信用信号を送信用回路352から出力するよう制御する。メモリカード350は記憶素子を有しており、電子機器からの書き込み信号にしたがって、情報を書き込むことができる。また、電子機器からの読み出し信号にしたがって、メモリカード350に書き込まれた情報を読み出すことができる。メモリカード350が有する記憶素子には、フラッシュメモリ、強誘電体メモリ、磁気抵抗メモリ、相変化メモリ、抵抗変化型メモリなどの書き込み、消去が可能なメモリや、一度だけ書き込みが可能なOTPOneTimeProgrammableメモリなどの不揮発性のメモリが挙げられる。また、メモリカード内に電池などの電源が搭載されている場合は、SRAMやDRAMなどの揮発性メモリも搭載してもよい。図10Bは、電子機器360によってメモリカード350と送受信を行う際の断面模式図であり、図10Aに示す鎖線X-Yの断面に対応する。電子機器360は、受信用回路361、および送信用回路362と、図示しない送信用回路を有する。また、メモリカード350の受信用回路351a、受信用回路351b、および送信用回路352と、電子機器360の送信用回路362、図示しない送信用回路、および受信用回路361とが、通信可能な範囲で重畳するようにメモリカード350が設置されるよう、電子機器360には窪みが設けられている。このようなメモリカードと、電子機器を用いることにより、接触電極の露出部をなくすことで大幅な面積縮小が可能となり、メモリカードの更なる小型化が可能となる。さらに、露出する電極が不要となるため、樹脂等で覆うことによる完全防水化や、電子機器側のカードを挿入するスロットを無くすことができるなどの効果を奏する。なお、本実施の形態では、メモリカードに2つの受信用回路と1つの送信用回路とを備えた構成としたが、この数に限られる必要はない。例えば、受信用回路を複数設置し、並行して信号を受信する構成とすることにより、信号の送受信の速度を速めることができる。また、本実施の形態では、メモリカードおよび電子機器の備える送信用回路、受信用回路を並べて配置する構成としたが、実施の形態3で説明した場合と同様、コイル形状を異ならせることによりこれらを積層しても良い。また、本実施の形態では、メモリカードと電子機器との位置を合わせるために電子機器に窪みを設ける構成としたが、これらの位置がずれないのであれば、どのような構成としてもよい。例えば、メモリカード側に窪みを設け、これとはまり合うような形状の凸部を電子機器に設けても良い。また、本実施の形態では、メモリカードの表裏や向きを明瞭化するため一端に切り欠き部を設けているが、その表裏や向きが明瞭であれば、どのような構成としても良い。例えばメモリカード表面に凹凸を設けたり、文字や印を用いたりしても良い。以上のようなメモリカードに搭載する受信用回路および送信用回路に、上記実施の形態に示した受信用回路および送信用回路を適用することにより、エラーが検出された際には、再度送受信を行うことにより、安定した信号送受信が可能となる。従って、信頼性の高い半導体装置を提供することができる。また、従来のメモリカードに比べてサイズの縮小された、無線通信可能なメモリカードとすることができる。また、電子機器の受信用回路および送信用回路にも適用することにより、電子機器のサイズも小さくすることができる。さらに上記受信用回路および送信用回路を複数設けることにより、効果的にメモリカードまたは電子機器のサイズを縮小することができる。本実施の形態は、本明細書で例示する他の実施の形態と適宜組み合わせて実施することができる。