"オープンドレイン型またはオープンコレクタ型のコンパレータと、一端が前記コンパレータの出力端子に電気的に接続されたプルアップ抵抗と、反転入力端子が前記コンパレータの出力端子に電気的に接続され、出力端子が前記プルアップ抵抗の他端に電気的に接続され、非反転入力端子にハイレベル出力電圧となる基準電圧が印加される増幅回路と、を備えたことを特徴とするコンパレータ回路。前記増幅回路は、その反転利得と非反転利得とが等しい請求項1記載のコンパレータ回路。前記増幅回路は、その反転利得と非反転利得が100以上である請求項2記載のコンパレータ回路。ローレベル出力時の前記増幅回路の出力電圧を制限するための電圧制限素子をさらに備えた請求項1~3いずれかに記載のコンパレータ回路。前記電圧制限素子は、ツェナーダイオードからなる請求項4記載のコンパレータ回路。ここで、図7の従来のコンパレータ回路71の出力端子5を外部回路に接続する場合を考える。外部回路は、通常、入力側からみた抵抗値が有限となっている。コンパレータ回路71からみた外部回路の抵抗をRL2とすると、図8に示すように、コンパレータ回路71の出力端子5に外部回路を接続した場合には、等価的に、コンパレータ2の出力端子5にさらに抵抗RL2の一端を接続し、その抵抗RL2の他端を接地したあるいは第2の正電源V2以外の他の電源に接続した状態となる。したがって、ハイレベル出力時には、第2の正電源V2が抵抗RL,RL2により抵抗分割されるようなかたちとなり、ハイレベル出力電圧VoutHighは、上述のように第2の正電源V2と等しくはならず、下式VoutHigh=V2RL2/RLRL2となる。したがって、従来のコンパレータ回路71では、抵抗RL,RL2の値が変化すると、ハイレベル出力電圧VoutHighが変化してしまう。より具体的には、図9aに示すように、コンパレータ2としてリニアテクノロジー社のLTC1841を用い、V1とV2を共に5V、Vを0V接地、Vaを2.0V、Vbを1.5Vとし、プルアップ抵抗RLを10kΩとした場合、抵抗RL2を10kΩから1000kΩの範囲で変化させたときのハイレベル出力電圧VoutHighのシミュレーション結果は図9bのようになる。図9bに示すように、従来のコンパレータ回路71では、抵抗RL2を10kΩから1000kΩの範囲で変化させたときのハイレベル出力電圧VoutHighの変動幅は、約2.5Vと大きく、ハイレベル出力電圧VoutHighは、抵抗RL2が変化するに従い大きく変化していることが分かる。このように、従来のコンパレータ回路71では、ハイレベル出力電圧VoutHighが、抵抗RL,RL2の値により大きく変化してしまうという問題がある。そのため、接続する外部回路の抵抗RL2によっては、ハイレベル出力電圧VoutHighが意図した電圧から大きく外れてしまうおそれがあり、誤動作の原因となることが考えられる。特に近年では、省電力化の要求により正電源電圧V1、V2が低電圧化してきており、ローレベルと識別するしきい値電圧とハイレベルと識別するしきい値電圧が近い値になってきているため、ハイレベル出力電圧VoutHighが意図せず低くなると、ハイレベル出力電圧VoutHighが出力されているにも拘わらずローレベルと認識され誤動作してしまう可能性が大きくなっている。本発明は上記事情に鑑み為されたものであり、プルアップ抵抗の抵抗値や接続する外部回路に依存せず、ハイレベル出力電圧を所望の電圧に精度よく設定することが可能なコンパレータ回路を提供することにある。本発明は上記目的を達成するために創案されたものであり、オープンドレイン型またはオープンコレクタ型のコンパレータと、一端が前記コンパレータの出力端子に電気的に接続されたプルアップ抵抗と、反転入力端子が前記コンパレータの出力端子に電気的に接続され、出力端子が前記プルアップ抵抗の他端に電気的に接続され、非反転入力端子にハイレベル出力電圧となる基準電圧が印加される増幅回路と、を備えたコンパレータ回路である。前記増幅回路は、その反転利得と非反転利得とが等しいとよい。前記増幅回路は、その反転利得と非反転利得が100以上であるとよい。ローレベル出力時の前記増幅回路の出力電圧を制限するための電圧制限素子をさらに備えてもよい。前記電圧制限素子は、ツェナーダイオードからなってもよい。本発明によれば、プルアップ抵抗の抵抗値や接続する外部回路に依存せず、ハイレベル出力電圧を所望の電圧に精度よく設定することが可能なコンパレータ回路を提供できる。以下、本発明の実施の形態を添付図面にしたがって説明する。図1は、本実施の形態に係るコンパレータ回路の構成図である。図1に示すように、コンパレータ回路1は、オープンドレイン型のコンパレータ2と、プルアップ抵抗負荷RLと、を備えている。RL2は、出力端子5に外部回路を接続した際に、コンパレータ回路1からみた外部回路の抵抗を表している。ここでは、出力端子5が抵抗RL2を介して接地されている場合について説明する。コンパレータ2の正電源端子3は、第1の正電源V1に電気的に接続され、負電源端子4は、負電源Vに電気的に接続される。コンパレータ2の非反転入力端子6と反転入力端子7には、比較対象となる信号が入力される。ここでは、非反転入力端子6に入力される信号の電圧をVa、反転入力端子7に入力される信号の電圧をVbとする。プルアップ抵抗RLは、一端がコンパレータ2の出力端子5に電気的に接続されている。抵抗RL2は、一端がコンパレータ2の出力端子5に電気的に接続され、他端が接地0Vに接続されている。コンパレータ2は、出力段トランジスタとしてFET8を備えている。なお、図1では、説明を容易とするため、コンパレータ2の内部回路のうちFET8のみを分けて描いている。FET8のドレイン端子は、出力端子5に電気的に接続され、FET8のソース端子は、出力段トランジスタ用負電源端子9に電気的に接続されている。なお、コンパレータ2として、FET8のソース端子がコンパレータ2の内部で負電源端子4に電気的に接続されており、負電源端子4が共通となっているものFET8とそれ以外の回路の負電源端子がコンパレータ2内で既に接続されているものを用いてもよい。さて、本実施の形態に係るコンパレータ回路1では、反転入力端子11がコンパレータ2の出力端子5に電気的に接続され、出力端子12がプルアップ抵抗RLの他端に電気的に接続され、非反転入力端子13にハイレベル出力電圧VoutHighとなる基準電圧V0が印加される増幅回路増幅器10をさらに備えている。換言すれば、コンパレータ回路1は、反転入力端子11と非反転入力端子13を有する増幅回路10の反転入力端子11へ、コンパレータ2の出力端子5を接続し、増幅回路10の出力端子12を、プルアップ抵抗RLの出力端子5へ接続した電極とは異なる電極へ接続し、増幅回路10の出力電圧Vdを第2の正電圧V2として用いるように構成されている。増幅回路10の非反転入力端子13には、ハイレベル出力電圧VoutHighとして出力する電圧である基準電圧V0が印加される。本実施の形態では、増幅回路10として、その反転利得Aと非反転利得Bとが等しいものを用いる。これにより、増幅回路10の非反転入力端子13に印加された基準電圧V0と略等しい電圧が、ハイレベル出力電圧VoutHighとして出力されることになる。この理由については後述する。増幅回路10の反転利得Aと非反転利得Bは、できるだけ大きい値に設定されることが望ましく、100以上、好ましくは1000以上とすることが望ましい。これは、反転利得Aと非反転利得Bを大きくするほど、ハイレベル出力電圧VoutHighを基準電圧V0に近づけることができるためである。ここで、増幅回路10の具体的な回路構成について図2を用いて説明しておく。なお、以下に説明する増幅回路10の回路構成は、あくまで一例であり、増幅回路10の回路構成はこれに限定されるものではない。図2aに示す増幅回路10aは、1つのオペアンプ31と2つの抵抗R1,R2を用いて構成される。オペアンプ31の反転入力端子32は、抵抗R2を介して、増幅回路10aの反転入力端子11に電気的に接続され、オペアンプ31の非反転入力端子33は、増幅回路10aの非反転入力端子13に電気的に接続され、オペアンプ31の出力端子34は、増幅回路10aの出力端子12に電気的に接続され、さらに、オペアンプ31の反転入力端子32と出力端子34とが、抵抗R1を介して電気的に接続される。この増幅回路10aにおける反転利得Aは、増幅回路10aに電気的に接続されたプルアップ抵抗RL1と抵抗RL2を考慮すると、下式1A=R1/R’1となり、非反転利得Bは下式2B=R1R’/R’2但し、R’=R2RLRL2/RLRL2となる。図2bに示す増幅回路10bは、2つのオペアンプ3131a,31bと2つの抵抗R1,R2を用いて構成される。一方のオペアンプ31aの非反転入力端子33は、増幅回路10bの反転入力端子11に電気的に接続され、一方のオペアンプ31aの反転入力端子32と出力端子34とは、抵抗R2を介して他方のオペアンプ31bの反転入力端子32に電気的に接続される。他方のオペアンプ31bの非反転入力端子33は増幅回路10bの非反転入力端子13に、他方のオペアンプ31bの出力端子34は、増幅回路10bの出力端子12に電気的に接続され、さらに、他方のオペアンプ31bの反転入力端子32と出力端子34とが、抵抗R1を介して電気的に接続される。この増幅回路10bにおける反転利得Aは、下式3A=R1/R23となり、非反転利得Bは、下式4B=R1R2/R24となる。図2cに示す増幅回路10cは、図2bの増幅回路10bにおいて、非反転入力端子13に入力される電圧基準電圧V0を抵抗R3,R4で抵抗分割し、その抵抗分割した電圧をオペアンプ31bの非反転入力端子33に入力するよう構成したものである。この増幅回路10cにおける反転利得Aは、下式5A=R1/R25となり、非反転利得Bは、下式6B={R1R2R4}/{R2R3R4}6となる。R1:R2=R4:R3とすると、式6は、下式7B=R1/R2=A7となり、反転利得Aと非反転利得Bが等しくなる。図2dに示す増幅回路10dは、図2bの増幅回路10bにおいて、一方のオペアンプ31aの反転入力端子32を、抵抗R4を介して接地すると共に、抵抗R3を介して一方のオペアンプ31aの出力端子34と電気的に接続するように構成したものである。この増幅回路10dにおける反転利得Aは、下式8A=R1/R2R3R4/R48となり、非反転利得Bは、下式9B=R1R2/R29となる。増幅回路10として増幅回路10a~10dのいずれを用いるかは、用いるオペアンプ31の特性等に応じて、適宜選択することができる。次に、コンパレータ回路1でハイレベル出力電圧VoutHighを基準電圧V0と略等しくできる理由について説明する。第2の正電源V2は、増幅回路10の出力電圧Vdと等しくなるので、下式10V2=Vd=-AVoutHighBV0=A{V0-VoutHigh}10但し、A≒Bとなる。他方、ハイレベル出力電圧VoutHighは、第2の正電源V2を抵抗RL,RL2で抵抗分割したものであるから、下式11VoutHigh=V2RL2/RLRL211となる。式11に式10を代入すると、下式12VoutHigh={V0-VoutHigh}A/C12但し、C=RLRL2/RL2となり、式12をVoutHighについて整理すれば、下式13VoutHigh=V0A/AC13となる。式13より、A>>C例えばA=100、C=2とすることにより、VoutHigh≒V0にできること、すなわち、ハイレベル出力電圧VoutHighを基準電圧V0と略等しい電圧に設定できることが分かる。なお、このとき、V2=V0Cとなる。このように、A>>Cとすることにより、抵抗RL,RL2による影響を抑制し、プルアップ抵抗RLの抵抗値や接続する外部回路による抵抗RL2に依存せず、ハイレベル出力電圧VoutHighを所望の電圧V0に精度よく設定することが可能となる。なお、ハイレベル出力電圧VoutHighを非反転入力端子13に印加する基準電圧V0と略等しくするためには、増幅回路10の反転利得Aと非反転利得Bを略等しくする必要があるが、本発明はこれに限定されるものではない。つまり、反転利得Aと非反転利得Bが異なる場合であっても、本発明は適用可能である。この場合、非反転入力端子13に印加する基準電圧V0を適宜調整することより、ハイレベル出力電圧VoutHighを、所望の電圧に設定することが可能である。より具体的には、反転利得Aと非反転利得Bが等しくない場合、ハイレベル出力電圧VoutHighは、基準電圧V0の係数倍ここではB/A倍と略等しくなる。よって、増幅回路10の反転利得Aと非反転利得Bが異なる場合は、この係数を考慮して、ハイレベル出力電圧VoutHighが所望の電圧となるように、非反転入力端子13に印加する基準電圧V0を調整すればよい。例えば、所望の電圧をVxとすると、V0=VxA/Bとすれば、VoutHigh≒Vxに設定できることになる。次に、本実施の形態に係るコンパレータ回路1のハイレベル出力電圧VoutHighのシミュレーション結果について説明する。図1のコンパレータ回路1において、増幅回路10として図2bの増幅回路10bを用いた場合のハイレベル出力電圧VoutHighのシミュレーションを行った。シミュレーションを行う際の各パラメータは図3aのように設定した。すなわち、コンパレータ2としてリニアテクノロジー社のLTC1841を用い、V1を5V、Vaを2.0V、Vbを1.5Vとし、プルアップ抵抗RLは10kΩとした。さらに、増幅回路10bのオペアンプ31a,31bとしてリニアテクノロジー社のLT1022を用い、LT1022には電源として±5Vを供給した。また、増幅回路10bの抵抗R2は1kΩとし、抵抗R1を100kΩA=100、1MΩA=1000とした場合についてシミュレーションを行った。シミュレーション結果を図3bに示す。図3bに示すように、抵抗RL2を10kΩから1000kΩの範囲で変化させたときのハイレベル出力電圧VoutHighの変動幅は、抵抗R1を100kΩとした場合増幅回路10の反転利得Aを100とした場合で約40mV、抵抗R1を1MΩとした場合増幅回路10の反転利得Aを1000とした場合で約4mVと、増幅回路10を挿入しない従来のコンパレータ回路図9参照と比較して非常に小さくなっており、ハイレベル出力電圧VoutHighが、抵抗RL2にほとんど依存せず基準電圧V0と略等しい電圧となっていることが分かる。本実施の形態では、抵抗RL2が接地されている場合について説明したが、抵抗RL2が接地されず、別の電源に接続されている場合にも、同様の効果を得ることが可能である。図4aに示すように、抵抗RL2を5V電源に接続して同様のシミュレーションを行った。シミュレーション結果を図4bに示す。図4bに示すように、抵抗RL2を10kΩから1000kΩの範囲で変化させたときのハイレベル出力電圧VoutHighの変動幅は、抵抗R1を100kΩとした場合で約10mV、抵抗R1を1MΩとした場合で約1mVであり、抵抗RL2を接地した場合と同様に、ハイレベル出力電圧VoutHighの変動幅はわずかであった。以上説明したように、本実施の形態に係るコンパレータ回路1では、反転入力端子11がコンパレータ2の出力端子5に電気的に接続され、出力端子12がプルアップ抵抗RLの他端に電気的に接続され、非反転入力端子13にハイレベル出力電圧VoutHighとなる基準電圧V0が印加される増幅回路10を備えている。増幅回路10を備えることにより、抵抗RL,RL2の影響を抑制してハイレベル出力電圧VoutHighを基準電圧V0と略等しい電圧とすることが可能となり、プルアップ抵抗RLの抵抗値や接続する外部回路に依存せず、ハイレベル出力電圧VoutHighを所望の電圧基準電圧V0に精度よく設定することが可能となる。なお、本発明のコンパレータ回路1では、ローレベル出力時には、増幅回路10の出力電圧Vdが最も高くなり、第2の正電源V2も最も高い電圧となる。このとき、コンパレータ2のFET8はオン状態であり、出力端子5と出力段トランジスタ用負電源端子9が導通している状態となっているので、増幅回路10を挿入しない従来のコンパレータ回路と比較して、プルアップ抵抗RLに流れる電流が増えてしまう場合がある。そこで、プルアップ抵抗RLに流れる電流が問題となる場合には、図5aに示すように、ローレベル出力時の増幅回路10の出力電圧Vdを制限するためのつまり第2の正電源V2を制限するための電圧制限素子51をさらに備えるようにしてもよい。電圧制限素子51としては、例えばツェナーダイオードを用いることができる。図5aでは、電圧制限素子51を、増幅回路10の反転入力端子11と出力端子12の間に設ける場合を示しているが、図5bに示すように、電圧制限素子51を増幅回路10内に設けることも可能である。図5bでは、増幅回路10として図2bの増幅回路10bを用いる場合を示しているが、この場合、オペアンプ31bの反転入力端子32と出力端子34との間に、抵抗R1と並列に電圧制限素子51図示例ではツェナーダイオード52を設けるようにすればよい。電圧制限素子51を挿入することにより、第2の正電源V2の上昇を抑え、プルアップ抵抗RLに流れる電流が過大となることを抑制できる。本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。例えば、上記実施の形態では、コンパレータ2としてオープンドレイン型のコンパレータを用いる場合を説明したが、コンパレータ2として、オープンコレクタ型のコンパレータを用いる場合においても、本発明は適用可能である。この場合、図6に示すコンパレータ回路61のように、増幅回路10の出力端子12を、出力段トランジスタ62のエミッタ端子に電気的に接続するように構成すればよい。"