"物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの画素信号に対してADAnalogtoDigital変換を行うAD変換部と、レジスタに記憶されているレジスタ値に基づいて、前記AD変換部を制御する制御部とを備え、前記制御部は、前記画素信号を処理するためのクロック周波数に応じて、前記レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報を設定する固体撮像装置。前記制御部は、前記クロック周波数が所定の閾値より大きい場合、前記AD変換部によるAD変換の出力ビット数を小さくするように、前記出力ビット情報を設定する請求項1に記載の固体撮像装置。前記所定の閾値は、そのときの出力ビット数でのAD変換にかかる時間で得られるフレームレートの最大値に対応する前記クロック周波数である請求項2に記載の固体撮像装置。前記AD変換部によるAD変換により得られたデジタルの画像信号に対して所定の信号処理を施す信号処理部をさらに備え、前記制御部は、前記信号処理部に、前記出力ビット情報の設定により出力ビット数が小さくされた前記画像信号に対するレンジ調整を行わせ、小さくされる前の出力ビット数の前記画像信号を出力させる請求項2に記載の固体撮像装置。前記信号処理部は、前記画像信号に対して、黒レベルを調整する黒レベル調整処理を施し、前記制御部は、前記信号処理部において調整される前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、黒レベルを調整するための黒レベル調整情報を設定する請求項4に記載の固体撮像装置。前記信号処理部は、前記画像信号のシェーディングの補正を行い、前記制御部は、前記信号処理部において調整される前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、前記シェーディングの補正を行うためのシェーディング補正情報を設定する請求項4に記載の固体撮像装置。前記制御部は、前記画素アレイ部周辺のアナログ回路についてのパラメータが、前記信号処理部の前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、前記アナログ回路についての前記パラメータを設定するためのパラメータ設定情報を設定する請求項4に記載の固体撮像装置。前記クロック周波数は、処理の最小単位となる画素数の画素の前記画素信号を処理するためのクロック周波数である請求項1に記載の固体撮像装置。物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの画素信号に対してADAnalogtoDigital変換を行うAD変換部と、レジスタに記憶されているレジスタ値に基づいて、前記AD変換部を制御する制御部とを備える固体撮像装置のAD変換出力ビット数制御方法であって、前記制御部が、前記画素信号を処理するためのクロック周波数に応じて、前記レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報を設定するステップを含むAD変換出力ビット数制御方法。物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの画素信号に対して、所定の出力ビットでADAnalogtoDigital変換を行うAD変換部を備え、クロック周波数に応じて、前記出力ビットを変更する固体撮像装置。しかしながら、AD変換の出力ビット数は、固体撮像装置の動作モードに応じて設定されるレジスタのレジスタ値によって決まるが、高フレームレートに対応するために、AD変換の出力ビット数が小さく設定されてしまうと、動作に余裕のある低フレームレート時であっても、出力される画像の画質が低下してしまう。本技術は、このような状況に鑑みてなされたものであり、フレームレートに応じた出力ビット数でAD変換を行うことができるようにするものである。本技術の第1の側面の固体撮像装置は、物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの画素信号に対してADAnalogtoDigital変換を行うAD変換部と、レジスタに記憶されているレジスタ値に基づいて、前記AD変換部を制御する制御部とを備え、前記制御部は、前記画素信号を処理するためのクロック周波数に応じて、前記レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報を設定する。前記制御部には、前記クロック周波数が所定の閾値より大きい場合、前記AD変換部によるAD変換の出力ビット数を小さくするように、前記出力ビット情報を設定させることができる。前記所定の閾値は、そのときの出力ビット数でのAD変換にかかる時間で得られるフレームレートの最大値に対応する前記クロック周波数とすることができる。前記固体撮像装置には、前記AD変換部によるAD変換により得られたデジタルの画像信号に対して所定の信号処理を施す信号処理部をさらに設け、前記制御部には、前記信号処理部に、前記出力ビット情報の設定により出力ビット数が小さくされた前記画像信号に対するレンジ調整を行わせ、小さくされる前の出力ビット数の前記画像信号を出力させることができる。前記信号処理部には、前記画像信号に対して、黒レベルを調整する黒レベル調整処理を施させ、前記制御部には、前記信号処理部において調整される前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、黒レベルを調整するための黒レベル調整情報を設定させることができる。前記信号処理部には、前記画像信号のシェーディングの補正を行わせ、前記制御部には、前記信号処理部において調整される前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、前記シェーディングの補正を行うためのシェーディング補正情報を設定させることができる。前記制御部には、前記画素アレイ部周辺のアナログ回路についてのパラメータが、前記信号処理部の前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、前記アナログ回路についての前記パラメータを設定するためのパラメータ設定情報を設定させることができる。前記クロック周波数は、処理の最小単位となる画素数の画素の前記画素信号を処理するためのクロック周波数とすることができる。本技術の第1の側面のAD変換出力ビット数制御方法は、物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの画素信号に対してADAnalogtoDigital変換を行うAD変換部と、レジスタに記憶されているレジスタ値に基づいて、前記AD変換部を制御する制御部とを備える固体撮像装置のAD変換出力ビット数制御方法であって、前記制御部が、前記画素信号を処理するためのクロック周波数に応じて、前記レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報を設定するステップと含む。本技術の第2の側面の固体撮像装置は、物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの画素信号に対して、所定の出力ビットでADAnalogtoDigital変換を行うAD変換部を備え、クロック周波数に応じて、前記出力ビットを変更する。本技術の第1の側面においては、1画素の画素信号を処理するためのクロック周波数に応じて、レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報が設定される。本技術の第2の側面においては、クロック周波数に応じて、出力ビットが変更される。本技術の第1および第2の側面によれば、フレームレートに応じた出力ビット数でAD変換を行うことが可能となる。以下、本技術の実施の形態について図を参照して説明する。<1.第1の実施の形態>[固体撮像装置の構成例]図1は、本技術を適用した固体撮像装置の第1の実施の形態の構成例を示している。図1の固体撮像装置11は、CMOSComplementaryMetalOxideSemiconductorイメージセンサとして構成され、画素アレイ部21、カラムADCAnalogtoDigitalConverter22、DACDigitaltoAnalogConverter23、水平転送部24、レジスタ25、制御部26、タイミング生成部27、および信号処理部28を有する。画素アレイ部21は、行列状に2次元に配置された、可視光の光量に応じた信号電荷を物理量として検知する光電変換素子としての画素を有し、そこに入射された可視光が光電変換されることで、アナログの画素信号が、画素列毎に読み出される。カラムADC22は、画素アレイ部21から読み出された画素列毎の画素信号に対して、所定のビット数でAD変換を行い、得られた所定のビット数のデジタル信号画素信号を水平転送部24に供給する。DAC23は、タイミング生成部27からのタイミング信号に基づいて、時間とともに電圧値が変化するランプ波形の参照電圧を発生し、カラムADC22に入力する。カラムADC22においては、画素信号と参照電圧とを比較する比較時間に応じたビット数のデジタル信号が得られる。水平転送部24は、カラムADC22からの画素列毎の画素信号デジタル信号を、順次、信号処理部28に出力する。レジスタ25乃至信号処理部28は、1つのLSILargeScaleIntegration上に構成される。レジスタ25は、固体撮像装置11の動作に関する情報レジスタ値を記憶する。レジスタ25に記憶されているレジスタ値は、制御部26によって、適宜設定される。制御部26は、固体撮像装置11の各部の動作を制御する。制御部26による各部の動作の制御は、必要に応じて、レジスタ25のレジスタ値に基づいて行われる。タイミング生成部27は、制御部26の制御の下、レジスタ25のレジスタ値に基づいて、タイミング信号を生成する。信号処理部28は、水平転送部24からの所定のビット数の画素信号画像信号に対するレンジを調整する。また、信号処理部28は、水平転送部24からの画像信号に対して所定の信号処理を施し、図示せぬ表示装置や記憶装置等に出力する。具体的には、信号処理部28は、画像信号のゼロレベル黒レベルを調整する黒レベル調整処理、画像信号の明るさ輝度レベルを調整するゲイン処理、画素アレイ部21の画素における感度のばらつきによって生じるシェーディングを補正するシェーディング補正処理等を、水平転送部24からの画像信号に対して施す。さて、制御部26は、内部クロック算出部41、ADC出力ビット数設定部42、レンジ調整制御部43、黒レベル調整制御部44、およびパラメータ設定部45を備えている。内部クロック算出部41は、レジスタ25のレジスタ値に基づいて、画素に対する処理の最小単位となる画素数の画素の画素信号を処理するためのクロック信号の周波数である内部クロック周波数を算出する。具体的には、例えば、画素を2パスで処理する場合2画素並列処理を行う場合には、内部クロック周波数は、2画素の画素信号を処理するためのクロック信号の周波数となり、画素を4パスで処理する場合には、内部クロック周波数は、4画素の画素信号を処理するためのクロック信号の周波数となる。ADC出力ビット数設定部42は、内部クロック算出部41により算出された内部クロック周波数と所定の閾値とを比較する。比較の結果、内部クロック周波数が所定の閾値より大きい場合、ADC出力ビット数設定部42は、レジスタ25の、カラムADC22のAD変換の出力ビット数AD変換の分解能を設定するためのレジスタ値である出力ビット数情報を、AD変換の出力ビット数を小さくするように設定する。言い換えると、固体撮像装置11は、内部クロック周波数に応じて、カラムADC22のAD変換の出力ビット数を変更する。これにより、カラムADC22からは、出力ビット数が小さくなったデジタル信号画像信号が出力され、その画像信号は、水平転送部24を介して、信号処理部28に供給されるようになる。レンジ調整制御部43は、信号処理部28の画像信号に対するレンジの調整を制御する。具体的には、レンジ調整制御部43は、小さくなる前の出力ビット数の画像信号を出力するように、信号処理部28に、ADC出力ビット数設定部42の設定により出力ビット数が小さくなった画像信号に対するレンジを調整させる。黒レベル調整制御部44は、レジスタ25の、黒レベルを調整するための黒レベル調整情報を、信号処理部28において調整される画像信号に対するレンジに応じた値となるように設定する。パラメータ設定部45は、レジスタ25の、固体撮像装置11内部の、画素アレイ部21周辺の図示せぬアナログ回路についての各種のパラメータを設定するためのレジスタ値であるパラメータ設定情報を、アナログ回路についての各種のパラメータが信号処理部28における画像信号のレンジに応じた値となるように設定する。なお、画素アレイ部21乃至信号処理部28は、1つのチップ上に構成されるようにしてもよい。[AD変換出力ビット数制御処理について]次に、図2のフローチャートを参照して、固体撮像装置11のAD変換出力ビット数制御処理について説明する。ここでは、レジスタ25のレジスタ値のうちの出力ビット数情報により、カラムADC22のAD変換の出力ビット数AD変換の分解能は10ビットに設定されているものとする。ステップS11において、内部クロック算出部41は、レジスタ25のレジスタ値に基づいて、内部クロック周波数を算出する。ステップS12において、ADC出力ビット数設定部42は、内部クロック算出部41により算出された内部クロック周波数が所定の閾値より大きいか否かを判定する。[内部クロック周波数に対する閾値について]ここで、内部クロック周波数に対する閾値について説明する。上述したように、出力される画像信号のフレームレートは、AD変換にかかる時間、すなわちAD変換の出力ビット数によって決定される。また、図3に示されるように、内部クロック周波数fとフレームレートRとは比例関係にある。このとき、要求されるフレームレートRが、10ビットAD出力ビット数が10ビットのAD変換で間に合わない場合、すなわち、要求されるフレームレートRが、10ビットADで処理可能な最大フレームレートRmaxを超える場合、AD変換の出力ビット数を小さくする9ビットにする必要がある。言い換えると、図3に示される関係から、内部クロック周波数fが、10ビットADで処理可能な最大フレームレートRmaxに対応する周波数fpcを超える場合、AD変換の出力ビット数を9ビットにする必要がある。したがって、内部クロック周波数fに対する閾値は、そのときの出力ビットのAD変換にかかる時間で得られる最大フレームレートRmaxに対応する内部クロック周波数fpcとして与えられる。図2のフローチャートに戻り、ステップS12において、内部クロック周波数が所定の閾値より大きいと判定された場合、ステップS13において、ADC出力ビット数設定部42は、レジスタ25の、レジスタ値のうちの出力ビット数情報を、AD変換の出力ビット数を小さくする9ビットにするように設定する。これにより、タイミング生成部27は、レジスタ25の出力ビット数情報に応じたタイミング信号を生成し、DAC23は、そのタイミング信号に応じた参照電圧を発生する。結果として、カラムADC22は、その参照電圧に応じたビット数9ビットのデジタル信号を出力するようになる。ステップS14において、レンジ調整制御部43は、小さくなる前の出力ビット数の画像信号を出力させるように、信号処理部28に、ADC出力ビット数設定部42の設定により出力ビット数が小さくなった画像信号に対するレンジを調整させる。これにより、信号処理部28は、9ビットのデジタル信号画像信号に対してレンジ調整を行い、10ビットの画像信号を出力するようになる。なお、このレンジ調整は、信号処理部28において、黒レベル調整処理を行う前か、黒レベル調整処理を行った後のいずれかのタイミングで行われる。ステップS15において、黒レベル調整制御部44は、レジスタ25のレジスタ値のうちの黒レベル調整情報を、信号処理部28において調整される画像信号に対するレンジに応じた値となるように設定する。具体的には、信号処理部28において、黒レベル調整処理が行われる前にレンジ調整が行われる場合、黒レベル調整処理は、10ビットの画像信号に対して行われるので、黒レベル調整制御部44は、10ビットの画像信号に応じた黒レベル調整情報を設定する。また、信号処理部28において、黒レベル調整処理が行われた後にレンジ調整が行われる場合、黒レベル調整処理は、9ビットの画像信号に対して行われるので、黒レベル調整制御部44は、9ビットの画像信号に応じた黒レベル調整情報を設定する。これにより、信号処理部28は、画像信号に対するレンジに応じた黒レベル調整処理を行うようになる。ステップS16において、パラメータ設定部45は、レジスタ25のレジスタ値のうちのパラメータ設定情報を、画素アレイ部21周辺のアナログ回路についての各種のパラメータが信号処理部28の画像信号に対するレンジに応じた値となるように設定する。これにより、画素アレイ部21周辺のアナログ回路は、信号処理部28の画像信号に対するレンジに応じた動作をするようになる。以上の処理によれば、内部クロック周波数が所定の閾値より大きい場合に、AD変換の出力ビット数を小さくするように、レジスタ値の出力ビット情報が設定されるので、そのときの出力ビット数のAD変換では間に合わないフレームレートが要求された場合でも、そのフレームレートに応じた出力ビット数でAD変換を行うことが可能となる。以上においては、信号処理部28の画像信号に対するレンジに応じて、信号処理部28に、黒レベル調整処理を適応的に行わせるようにしたが、シェーディング補正処理を適応的に行わせるようにしてもよい。<2.第2の実施の形態>[固体撮像装置の構成例]図4は、本技術を適用した固体撮像装置の第2の実施の形態の構成例を示している。なお、図4の固体撮像装置61において、図1の固体撮像装置11に設けられたものと同様の機能を備える構成については、同一名称および同一符号を付するものとし、その説明は、適宜省略するものとする。すなわち、図4の固体撮像装置61において、図1の固体撮像装置11と異なるのは、黒レベル調整制御部44に代えて、シェーディング補正制御部81を設けた点である。シェーディング補正制御部81は、レジスタ25の、シェーディングを補正するためのレジスタ値であるシェーディング補正情報を、信号処理部28の画像信号に対するレンジに応じた値となるように設定する。[AD変換出力ビット数制御処理について]次に、図5のフローチャートを参照して、図4の固体撮像装置61のAD変換出力ビット数制御処理について説明する。なお、図5のフローチャートのステップS61乃至S64,S66の処理は、図2のフローチャートのステップS11乃至S14,S16の処理とそれぞれ同様であるので、その説明は省略する。すなわち、ステップS65において、シェーディング補正制御部81は、レジスタ25の、レジスタ値のうちのシェーディング補正情報を、信号処理部28において調整される画像信号に対するレンジに応じた値となるように設定する。なお、信号処理部28において、レンジ調整は、シェーディング補正処理を行う前に行われるので、シェーディング補正処理は、10ビットの画像信号に対して行われる。したがって、シェーディング補正制御部81は、10ビットの画像信号に応じたシェーディング補正情報を設定する。これにより、信号処理部28は、画像信号に対するレンジに応じたシェーディング補正処理を行うようになる。図5のフローチャートで示されるAD変換出力ビット数制御処理によっても、図2のフローチャートで示されるAD変換出力ビット数制御処理と同様の作用効果を奏することができる。なお、以上においては、AD変換の出力ビット数を10ビットから9ビットに変更する処理について説明したが、あるビット数からより小さいビット数に変更されればよく、例えば、AD変換の出力ビット数を10ビットから8ビットに変更するようにしてもよい。また、以上においては、要求されるフレームレートが上がった場合の処理について説明したが、要求されるフレームレートが下がった場合には、内部クロック周波数が所定の閾値より小さくなったときに、AD変換の出力ビット数を大きくするように、出力ビット数が調整されるようになる。この場合、所定の閾値は、大きくする出力ビット数でのAD変換にかかる時間で得られるフレームレートの最大値に対応する内部クロック周波数となる。なお、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本技術はCMOSイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム処理部を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置物理量分布検知装置全般に対して適用可能である。なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。さらに、本技術は以下のような構成をとることができる。1物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの画素信号に対してADAnalogtoDigital変換を行うAD変換部と、レジスタに記憶されているレジスタ値に基づいて、前記AD変換部を制御する制御部とを備え、前記制御部は、前記画素信号を処理するためのクロック周波数に応じて、前記レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報を設定する固体撮像装置。2前記制御部は、前記クロック周波数が所定の閾値より大きい場合、前記AD変換部によるAD変換の出力ビット数を小さくするように、前記出力ビット情報を設定する1に記載の固体撮像装置。3前記所定の閾値は、そのときの出力ビット数でのAD変換にかかる時間で得られるフレームレートの最大値に対応する前記クロック周波数である2に記載の固体撮像装置。4前記AD変換部によるAD変換により得られたデジタルの画像信号に対して所定の信号処理を施す信号処理部をさらに備え、前記制御部は、前記信号処理部に、前記出力ビット情報の設定により出力ビット数が小さくされた前記画像信号に対するレンジ調整を行わせ、小さくされる前の出力ビット数の前記画像信号を出力させる2または3に記載の固体撮像装置。5前記信号処理部は、前記画像信号に対して、黒レベルを調整する黒レベル調整処理を施し、前記制御部は、前記信号処理部において調整される前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、黒レベルを調整するための黒レベル調整情報を設定する4に記載の固体撮像装置。6前記信号処理部は、前記画像信号のシェーディングの補正を行い、前記制御部は、前記信号処理部において調整される前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、前記シェーディングの補正を行うためのシェーディング補正情報を設定する4に記載の固体撮像装置。7前記制御部は、前記画素アレイ部周辺のアナログ回路についてのパラメータが、前記信号処理部の前記画像信号に対する前記レンジに応じた値となるように、前記レジスタ値のうちの、前記アナログ回路についての前記パラメータを設定するためのパラメータ設定情報を設定する4乃至6のいずれかに記載の固体撮像装置。8前記クロック周波数は、処理の最小単位となる画素数の画素の前記画素信号を処理するためのクロック周波数である1乃至7のいずれかに記載の固体撮像装置。9物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの画素信号に対してADAnalogtoDigital変換を行うAD変換部と、レジスタに記憶されているレジスタ値に基づいて、前記AD変換部を制御する制御部とを備える固体撮像装置のAD変換出力ビット数制御方法であって、前記制御部が、前記画素信号を処理するためのクロック周波数に応じて、前記レジスタ値のうちの、AD変換の出力ビット数を設定するための出力ビット情報を設定するステップを含むAD変換出力ビット数制御方法。10物理量を検知する画素が行列状に2次元に配置されてなる画素アレイ部と、前記画素アレイ部から読み出したアナログの画素信号に対して、所定の出力ビットでADAnalogtoDigital変換を行うAD変換部を備え、クロック周波数に応じて、前記出力ビットを変更する固体撮像装置。"