格子状に配置された複数の素子に画像を表示する表示素子領域と、前記表示素子領域外に前記表示素子領域から、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って並べて設けられる所定数の素子を備えるテスト領域と、を備え、前記テスト領域の素子には、前記テスト領域と並べて設けられている前記表示素子領域の素子に供給される制御信号と同じ制御信号が、前記テスト領域と前記表示素子領域とをともに駆動する第1の駆動部から供給され、前記テスト領域と並べて設けられている前記表示素子領域の素子に供給されるテスト信号と同じテスト信号が、前記テスト領域と前記表示素子領域とをともに駆動する第2の駆動部から供給されることを特徴とする画像表示装置。前記テスト領域の素子に表示する前記テスト信号を生成するテスト信号生成部と、前記テスト領域の素子に表示する前記テスト信号と、前記表示素子領域に表示する画像信号とを切り替える信号切替部と、前記テスト領域の素子と前記同じ制御信号が供給される前記表示素子領域の素子に、前記テスト信号を供給するように前記信号切替部を制御する制御部と、を備えることを特徴とする請求項1に記載の画像表示装置。前記テスト領域の素子は、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って前記素子のゲートを制御するゲート制御信号を供給するゲート制御線と、前記ゲート制御線と直交し、前記素子に表示するテスト信号を供給するソース線とを、前記同じ制御信号と前記同じテスト信号が供給される前記表示素子領域の素子と共用することを特徴とする請求項2に記載の画像表示装置。前記テスト信号は、前記テスト領域の素子に表示する輝度を切り替える信号であることを特徴とする請求項1から請求項3のいずれか1項に記載の画像表示装置。前記テスト領域は、前記表示素子領域に隣接するように配置されるとともに前記表示素子領域の行方向に沿って所定数の素子が格子状に並べて設けられ、前記テスト領域の素子のゲート制御線は、前記表示素子領域内の素子であって前記テスト領域の素子に隣接する素子のゲート制御線に接続され、前記テスト領域の素子のソース線は、前記テスト領域内の素子に隣接するとともに同じ列に並べて配置されている前記表示素子領域の素子のソース線に接続されることを特徴とする請求項1から請求項4のいずれか1項に記載の画像表示装置。前記テスト領域は、前記表示素子領域に隣接するように配置されるとともに前記表示素子領域の列方向に沿って所定数の素子が格子状に並べて設けられ、前記テスト領域の素子のゲート制御線は、前記テスト領域の素子に隣接するとともに前記テスト領域の素子と同じ行に並べて配置されている前記表示素子領域の素子のゲート制御線に接続され、前記テスト領域の素子のソース線は、前記表示素子領域内の素子であって前記テスト領域の素子に隣接する素子のソース線に接続されることを特徴とする請求項1から請求項4のいずれか1項に記載の画像表示装置。表示素子領域が格子状に配置された複数の素子に画像を表示する過程と、テスト領域が前記表示素子領域外に前記表示素子領域から、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って並べて設けられる所定数の素子を備える過程と、を含み、前記テスト領域の素子には、前記テスト領域と並べて設けられている前記表示素子領域の素子に供給される制御信号と同じ制御信号が、前記テスト領域と前記表示素子領域とをともに駆動する第1の駆動部から供給され、前記テスト領域と並べて設けられている前記表示素子領域の素子に供給されるテスト信号と同じテスト信号が、前記テスト領域と前記表示素子領域とをともに駆動する第2の駆動部から供給される過程を含むことを特徴とする表示画像検査方法。図6は、表示素子領域22Aとテスト領域23Bの構成について示す図である。この図6に示すように、テスト領域23Bは、通常の画像信号を表示する表示素子領域22Aの外側この例では最上部に、この表示素子領域22Aに隣接するようにして設けられている。この図に示すように、表示素子領域22Aは、行方向にn個、列方向にm個の素子以下画素とも呼ぶを格子マトリクス状に配置して構成される。より具体的には、スイッチング素子TFTのゲートに接続されるゲート制御線GL1~GLnと、このゲート制御線GL1~GLnに交差するように列方向に配列されたソース線信号線SL1~SLmと、のそれぞれの交点にn×m個の画素PD及びスイッチング素子TFTが配置される。この表示素子領域22A内の各画素PDは、ゲート制御線GL1~GLnと、ソース線SL1~SLmを通して、駆動部15により駆動される。この駆動部15には、ゲート駆動回路15Aと、ソース駆動回路15Bとが含まれる。ゲート駆動回路15Aは、ゲート制御線GL1~GLnにゲート制御信号ゲート線選択信号を出力する回路である。また、ソース駆動回路15Bは、ソース線信号線SL1~SLmに画像の表示信号通常の画像信号或いはテスト信号を出力する回路である。このゲート駆動回路15Aとソース駆動回路15Bにより、ゲート制御線GL1~GLnとソース線SL1~SLmとの各交点に配されたスイッチング素子TFTを選択し、この選択したスイッチング素子TFTに繋がる画素PDに画像の表示信号を供給する。また、テスト領域23Bは4つの画素PDt1、PDt2、PDt3、PDt4で構成されている。より具体的には、ゲート制御線GLx1及びGLx2と、ソース線SLr及びSLr1とのそれぞれの交点に、スイッチング素子TFT及び画素PDt1~PDt4とが配置されている。そして、テスト領域駆動部16は、テスト領域23B内の画素PDt1~PDt4を駆動するための駆動回路であり、このテスト領域駆動部16内のテスト領域ゲート駆動回路16Aによりゲート制御線GLx1及びGLx2に出力されるゲート制御信号が生成される。このテスト領域23Bとテスト領域駆動部16の構成により、テスト領域23B内の画素PDt1~PDt4に対して、テスト領域駆動部16からゲート制御線GLx1及びGLx2を通してゲート制御信号が送られ、また、ソース駆動回路15Bからソース線SLr及びSLr1を通してテスト信号が送られる。以上説明したように、画像表示装置1Aにおいては、テスト領域23Bを設けるとともに、このテスト領域23B内の画素PDt1~PDt4に表示される画像をセンサ部25により検出する。制御部12は、センサ部25からテスト領域23Bの画像の検出信号が供給され、この検出信号を基に、映像信号処理部11において映像信号がDICOMガンマ特性に従って正しく変換されるように、当該映像信号処理部11における変換動作を制御する。しかしながら、画像表示装置1Aにおいては、表示素子領域22Aを駆動する駆動部15に加えて、さらにテスト領域23Bを駆動するためのテスト領域駆動部16を追加する必要がある。すなわち、テスト領域23B内の画素PDt1~PDt4を駆動するためのテスト領域ゲート駆動回路16A等が必要になる。さらには、テスト領域23B内のスイッチング素子TFTを駆動するためのゲート制御線GLx1及びGLx2テスト領域駆動部16からテスト領域23Bに至るまでの信号線を表示部21より正確には液晶パネル上に追加する必要がある。このため、画像表示装置1Aにおける回路構成が複雑化し、また、テスト領域23B内の画素PDt1~PDt4を駆動するための制御が複雑化する。このため、画像表示装置1Aの製造コストが上昇するという問題があった。このように、解決する課題は、表示素子領域の外側に表示画像検査用のテスト領域を配置する際に、このテスト領域内の画素を駆動するための専用の駆動部を不要とし、画像表示装置における回路構成を簡略化することができるとともに、テスト領域にテスト信号を表示する際の制御を簡略化できる、画像表示装置、及び表示画像検査方法を提供することにある。本発明の画像表示装置は、格子状に配置された複数の素子に画像を表示する表示素子領域と、前記表示素子領域外に前記表示素子領域から、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って並べて設けられる所定数の素子を備えるテスト領域と、を備え、前記テスト領域の素子には、前記テスト領域と並べて設けられている前記表示素子領域の素子に供給される制御信号と同じ制御信号が、前記テスト領域と前記表示素子領域とをともに駆動する第1の駆動部から供給され、前記テスト領域と並べて設けられている前記表示素子領域の素子に供給されるテスト信号と同じテスト信号が、前記テスト領域と前記表示素子領域とをともに駆動する第2の駆動部から供給されることを特徴とする。本発明の画像表示装置においては、画像を表示する複数の素子が格子状に配列された表示素子領域の外側に、この表示素子領域の一の方向に沿って並べて設けられる所定数の素子を備えるテスト領域を設ける。このテスト領域の素子には、このテスト領域と並べて設けられている表示素子領域の素子に供給される制御信号と同じ制御信号を供給し、また、テスト領域の素子には、このテスト領域と並べて設けられている表示素子領域の素子に供給されるテスト信号と同じテスト信号を供給する。これにより、表示素子領域の外側に表示画像の検査用のテスト領域を配置する際に、このテスト領域の素子を駆動するための専用の駆動部を省略することができ、回路構成を簡略化することができる。また、テスト領域にテスト信号を表示する際の制御を簡略化できる。以下、本発明の実施の形態を、添付図面を参照して説明する。図1は、本発明の実施形態に係わる画像表示装置の構成を示すブロック図である。図1に示す画像表示装置1は、上述したDICOM規格に合致したグレースケール再現性を実現するアクティブマトリクス駆動型の液晶表示装置である。図1に示すように、画像表示装置1は、映像信号処理部11と、制御部12と、テスト信号生成部13と、信号切替部14と、駆動部15と、バックライト駆動部17と、表示部21と、を有して構成される。この表示部21は、液晶表示パネルであり、通常の画像信号画質検査用のテスト信号と対比する意味での画像信号を表示する表示素子領域22と、テスト信号を表示するテスト領域23と、バックライト24と、センサ部25と、を有している。なお、図1に示す画像表示装置1は、図5に示す画像表示装置1Aと比較して、図1に示す信号切替部14が新たに追加され、また、図5に示すテスト領域駆動部16を削除した点が異なる。また、図1に示すテスト領域23内の画素の駆動方法が、図5に示すテスト領域23B内の画素の駆動方法と異なる。他の構成については、図1に示す画像表示装置1と図5に示す画像表示装置1Aとは同様な構成のものであり、このため、同一の構成部分には同一の符号を付している。図1に示す画像表示装置1において、映像信号処理部11は、外部接続された映像信号発生装置等図示せずから映像信号が供給され、この供給された映像信号に対して必要な信号処理例えば、データフォーマット変換や、色変換等を施す。また、この映像信号処理部11は、DICOMガンマ特性に従って、供給された映像信号のビデオレベルを変換して駆動部15に出力する。この映像信号処理部11は、供給された映像信号による入力画像のデータをDICOMガンマ特性に準じて変換させる元データとして、DICOMガンマ特性に準じた出力輝度値と、入力画像の入力輝度値とを対応付けたLUTルックアップテーブル11Aを有しており、このLUTルックアップテーブル11Aを参照して、供給された映像信号のビデオレベルを変換する。制御部12は、画像表示装置1内の各処理部を統括して制御し、画像表示装置1に必要とされる処理機能を実現する。テスト信号生成部13は、制御部12により制御され、テスト領域23に画像表示させるテスト信号例えば、グレースケール信号等を生成する。信号切替部14は、供給される映像信号とテスト信号とのいずれかの信号を選択し、この選択した信号を駆動部15に出力する。この信号切替部14は、表示部21内の表示素子領域22に通常の画像信号を表示するタイミングにおいては映像信号を選択し、表示部21内のテスト領域23にテスト信号を表示するタイミングにおいてはテスト信号を選択して駆動部15に出力する。駆動部15は、ゲート駆動回路15Aと、ソース駆動回路15Bを有しており、ゲート駆動回路15Aにより、表示素子領域22及びテスト領域23内の画素に対してゲート制御信号を出力し、ソース駆動回路15Bにより、表示素子領域22及びテスト領域23内の画素に対してソース信号画素に表示する信号を出力する。表示部21は、通常の画像信号を表示する表示素子領域22と、画質検査用のテスト信号を表示するテスト領域23と、バックライト24と、フロントセンサとなるセンサ部25とを有している。表示素子領域22は、図2に示すように、n×m個の画素が格子マトリクス状に配列されて構成される画素領域であり、通常の画像信号が表示される画素領域である。なお、より正確には、後述するように一部の画素にテスト信号が表示される。テスト領域23は、表示素子領域22の外側に、一の方向例えば、図2に示すX行方向に沿って格子状に配置される所定個数例えば、4個や、16個等の素子で形成される画素領域であり、このテスト領域23内の画素にはテスト信号が表示される。また、センサ部25がテスト領域23の前面に設けられ、このセンサ部25によりテスト領域23内に表示される画像テスト信号に対応する画像を検出し、センサ部25は、この検出信号を制御部12に出力する。なお、テスト領域23内の画素より正確には表示素子領域22内の一部の画素を含むとセンサ部25とは、表示素子領域22の外周部を覆うように設けられた筐体の外枠の内部に配置されている。それゆえ、テスト領域23内の画素と表示素子領域22内の一部の画素とセンサ部25とは、表示部21の正面、すなわち表示画面が表示されている側に位置するユーザ側からは見えないように隠されている。バックライト24は、制御部12により制御されるバックライト駆動部17により駆動され、このバックライト駆動部17は、制御部12の指示に応じた輝度で発光するようにバックライト24を駆動する。上記構成において、制御部12は、テスト信号生成部13に制御指令を送り、このテスト信号生成部13によりテスト信号を生成させる。このテスト信号は、例えば、全白信号や、複数段階のグレースケール信号等である。そして、このテスト信号をテスト領域23に画像として表示させる際には、1画面分1フレームの画像を表示する走査期間中において、このテスト領域23にテスト信号を表示するタイミングに合わせて、信号切替部14が、テスト信号生成部13により生成されたテスト信号を選択する。信号切替部14は、この選択したテスト信号を駆動部15に出力し、駆動部15は、このテスト信号をテスト領域23に表示する。センサ部25は、テスト領域23に表示されたテスト信号の画像例えば、グレースケール画像の輝度を検出し、センサ部25は、この画像の検出信号を制御部12に出力する。制御部12は、センサ部25からテスト領域23に表示された画像の検出信号が供給され、この検出信号を基に、表示部21に表示された映像信号がDICOMガンマ特性に従って正しく変換されているか否かを判定する。そして、その映像信号がDICOMガンマ特性に従って正しく変換されていない場合は、映像信号がDICOMガンマ特性に従って正しく変換されるように、すなわちグレースケール再現性が確保されるようにLUT11Aに保持されるテーブル値を補正する。これにより、画像表示装置1は、DICOM規格に合致したグレースケール再現性が確保されるように、映像信号処理部11の動作を制御することができる。また、画像表示装置1は、センサ部25から供給された検出信号を基に、バックライト24における輝度の経年変化についても補正することができる。なお、画像表示装置1は、CPU、ROM、RAM、タイマ、及びカウンタ等を有するマイクロコントローラやマイクロコンピュータ等を有しており、この画像表示装置1において行われる処理の過程は、プログラムの形式でROM等に記憶されており、このプログラムをCPUが読み出して実行することによって、画像表示装置1に必要な処理機能が実現される。すなわち、映像信号処理部11、制御部12、テスト信号生成部13、信号切替部14、駆動部15、バックライト駆動部17、及び表示部21等において行われる各処理の全部または1部の処理は、CPUがROM等から上記プログラムを読み出して、情報の加工、演算処理を実行することにより、実現されるものである。また、図2は、表示素子領域とテスト領域の構成を示す図である。この図2に示すように、テスト領域23は、通常の画像信号を表示する表示素子領域22の最上部側Y方向側に付加された形状で形成される。表示素子領域22は、行方向にn個、列方向にm個の画素PD合計n×m個の画素PDを格子状に配置して形成される。すなわち、表示素子領域22は、ゲート制御線GL1~GLnと、このゲート制御線GL1~GLnに交差するように列方向に配列されたソース線信号線SL1~SLmとのそれぞれの交点に画素PDを配置して形成される。ゲート駆動回路15Aは、ゲート制御線GL1~GLnにゲート制御信号ゲート選択信号を出力する回路である。また、ソース駆動回路15Bは、ソース線SL1~SLmに画像の表示信号通常の画像信号或いはテスト信号を出力する回路である。このゲート駆動回路15Aとソース駆動回路15Bとにより、ゲート制御線GL1~GLnとソース線SL1~SLmの各交点に配されたスイッチング素子TFTを選択し、この選択したスイッチング素子TFTに繋がる画素PDに画像の表示信号通常の画像信号或いはテスト信号を供給する。また、テスト領域23は、4つの画素PDt1、PDt2、PDt3、PDt4を格子状に配列して構成されている。このテスト領域23内において、各画素PDt1、PDt2、PDt3、PDt4のスイッチング素子TFTのゲートは共通接続されるとともに、表示素子領域22内のゲート制御線GL1に接続されている。すなわち、各画素PDt1、PDt2、PDt3、PDt4のゲート制御線は、テスト領域23に隣接する画素PDx1、PDx2のゲート制御線GL1に共通接続されている。また、同じ列Y方向に並ぶ2つの画素PDt1及びPDt2のソース線は共通接続されるとともに、表示素子領域22内のソース線SLrに接続されている。すなわち、2つの画素PDt1及びPDt2のソース線は、テスト領域23に隣接する表示素子領域22内の画素PDx1のソース線に共通接続されている。また、同じ列Y方向に並ぶ2つの画素PDt3及びPDt4のソース線は共通接続されるとともに、表示素子領域22内のソース線SLr1に接続される。すなわち、画素PDt3及びPDt4のソース線は、テスト領域23に隣接する表示素子領域22内の画素PDx2のソース線に共通接続されている。従って、テスト領域23内の同じ列Y方向に並ぶ画素PDt1及びPDt2と、この画素PDt1及びPDt2と同じ列Y方向に並ぶ表示素子領域22内の画素PDx1とは、同じゲート制御線GL1からの信号によりスイッチング素子TFTが制御され、また同じソース線SLrにより画像の表示信号ここではテスト信号が供給される。すなわち、テスト領域23内の画素PDt1及びPDt2には、表示素子領域22内の画素PDx1と同じテスト信号が表示される。同様にして、テスト領域23内の同じ列Y方向に並ぶ画素PDt3及びPDt4と、この画素PDt3及びPDt4と同じ列に並ぶ表示素子領域22内の画素PDx2とは、同じゲート制御線GL1からの信号によりスイッチング素子TFTが制御され、また同じソース線SLr1により画像の表示信号ここではテスト信号が供給される。すなわち、テスト領域23内の画素PDt3及びPDt4には、表示素子領域22内の画素PDx2と同じテスト信号が表示される。従って、テスト信号生成部13により生成されたテスト信号をテスト領域23に画像として表示させる際には、1画面表示1フレームの画像を表示する走査期間中において、表示素子領域22内の画素PDx1及びPDx2のそれぞれが選択されるタイミングにおいて、当該画素PDx1及びPDx2にテスト信号を画像として表示させることにより、テスト領域23内の画素に同じテスト信号を画像として表示させることができる。すなわち、表示素子領域22内の最上部の2つの画素PDx1、PDx2を利用して、テスト領域23内の画素PDt1、PDt2、PDt3、PDt4にテスト信号を表示することができる。これにより、テスト領域23内の画素PDt1、PDt2、PDt3、PDt4を駆動するための専用の駆動部例えば、図5に示すテスト領域駆動部16が不要になり、回路構成を簡略化できる。また、画素PDt1、PDt2、PDt3、PDt4を駆動する信号線ゲート制御線及びソース線を、表示素子領域22内の画素PDx1、PDx2の信号線と共用化でき、テスト領域23内の画素PDt1、PDt2、PDt3、PDt4に接続される信号配線を簡略化できるとともに、テスト領域23内の画素PDt1、PDt2、PDt3、PDt4にテスト信号を表示させる際の制御が簡単になる。なお、テスト領域23内の画素PDt1、PDt2、PDt3、PDt4と、表示素子領域22内の画素PDx1、PDx2と、センサ部25とは、表示素子領域22の外周部を覆うように設けられた筐体の内部以下表示素子領域22の外枠内という。に配置されており、表示画面の前面側ユーザからは隠されて見えないようにして配置されている。すなわち、図2に示す態様では、テスト領域23内の画素PDt1、PDt2、PDt3、PDt4と、表示素子領域22内の画素PDx1、PDx2との合計6個の画素が見えないように隠される。また、図2に示す態様では、テスト領域23内に配置される画素が4つの場合を示しているが、より多数の画素を配置することができる。例えば、後述する図3に示すように16個の画素を格子状に配置することができ、また、例えば、16×16個の画素を格子状に配置することもできる。また、図3は、テスト領域及び表示素子領域におけるテスト信号の表示態様を示す図である。図3Aに示すように、テスト信号をテスト領域23に画像として表示させる際には、1画面表示1フレームの画像を表示する走査期間T垂直同期信号により規定される走査期間おいて、前述の表示素子領域22内の画素テスト信号の表示に利用される画素のそれぞれの画素が選択されるタイミングにおいて、テスト領域23にテスト信号の画像を表示させる。また、図3Bは、図3Aに示すテスト領域23の部分を拡大して示した図である。但し、この図3Bでは、テスト領域23内に4×4個の画素合計16個の画素を格子状に配置した例を示している。この図3Bに示すように、テスト信号の表示に使用される表示素子領域22内の画素破線aで囲まれる画素のそれぞれが選択されるタイミングにおいて、当該表示素子領域22内の画素にテスト信号を表示破線a内の左側の素子から順番にテスト信号を表示することにより、これに合わせて、テスト領域23内の16個の画素にテスト信号を表示左側の列から4個ずつ順番にテスト信号を表示することができる。なお、前述したように、テスト領域23内の画素と、表示素子領域22内の画素破線aで囲まれる画素とは、表示素子領域22の外枠内に隠れるようにして配置されており、図3に示す例では、合計20個の画素とセンサ部25とが外枠内に隠される。また、図4は、テスト領域の他の実施態様を示す図である。前述した図2に示す例では、表示素子領域22の最上部側Y方向側にテスト領域23を配置する例を示したが、図4に示すように、表示素子領域22の最端部側X方向側にテスト領域23Aを配置することもできる。この図4に示すように、テスト領域23Aは、通常の画像信号を表示する表示素子領域22の最端部側X方向側に付加された形状で形成される。このテスト領域23Aは、4つの画素PDt1、PDt2、PDt3、PDt4を格子状に配列して構成されている。このテスト領域23内において、各画素PDt1、PDt2、PDt3、PDt4のソース線は共通接続されるとともに、表示素子領域22内のソース線SLmに接続される。そして、同じ行X方向に並ぶ2つの画素PDt1及びPDt2のスイッチング素子TFTのゲートは共通接続されるとともに、表示素子領域22内のゲート制御線GLrに接続される。また、同じ行X方向に並ぶ2つの画素PDt3及びPDt4のスイッチング素子TFTのゲートは共通接続されるとともに、ゲート制御線GLr1に接続される。従って、テスト領域23A内の同じ行X方向に並ぶ画素PDt1及びPDt2と、同じ行X方向に並ぶ表示素子領域22内の画素PDx1とは、同じゲート制御線GLrでスイッチング素子TFTが制御され、また同じソース線SLmにより画像の表示信号ここではテスト信号が与えられる。すなわち、テスト領域23A内の画素PDt1及びPDt2には、表示素子領域22内の画素PDx1が駆動されるタイミングにおいて、この画素PDx1と同じテスト信号が表示される。同様にして、テスト領域23A内の同じ行X方向に並ぶ画素PDt3及びPDt4と、同じ行X方向に並ぶ表示素子領域22内の画素PDx2とは、同じゲート制御線GLr1により供給される制御信号によりスイッチング素子TFTが制御され、また同じソース線SLmにより画像の表示信号ここではテスト信号が供給される。すなわち、テスト領域23A内の画素PDt3及びPDt4には、表示素子領域22内の画素PDx2が駆動されるタイミングにおいて、この画素PDx2と同じテスト信号が表示される。従って、テスト信号をテスト領域23Aに画像として表示させる際には、1画面表示1フレームの画像を表示する走査期間中において、表示素子領域22内の画素PDx1及びPDx2のそれぞれが選択されるタイミングにおいて、当該画素PDx1及びPDx2にテスト信号の画像を表示させることにより、テスト領域23A内の画素PDt1、PDt2、PDt3、PDt4についても同じテスト信号の画像を表示させることができる。なお、テスト領域23A内の画素PDt1、PDt2、PDt3、PDt4と、表示素子領域22内の画素PDx1、PDx2と、センサ部25とは、表示素子領域22の外枠内に配置されており、表示素子領域22の前面側ユーザからは隠れて見えないようにされている。以上説明したように、上記実施形態の画像表示装置1においては、表示素子領域22の外側に表示画像の画質を検査するためのテスト領域23または23Aを配置する際に、このテスト領域内の画素PDt1、PDt2、PDt3、PDt4を駆動するための専用の駆動回路例えば、図5に示すテスト領域駆動部16を省略することができ、回路構成を簡略化することができる。また、テスト領域23内の画素PDt1、PDt2、PDt3、PDt4を駆動する信号線ゲート制御線およびソース線として、表示素子領域22内の画素テスト領域23に隣接し、テスト信号の表示に利用される画素PDx1、PDx2を駆動する信号線ゲート制御線およびソース線を用いることができるため、テスト領域23内の画素に接続される信号配線を簡略化できる。また、テスト領域23及び23A内の画素PDt1、PDt2、PDt3、PDt4にテスト信号を表示させる際の制御を簡略化できる。なお、ここで、本発明と上述した実施形態との対応関係について補足して説明しておく。上記実施形態において、本発明における画像表示装置は、画像表示装置1が対応する。また、本発明における表示素子領域は、表示部21内の表示素子領域22が対応する。また、本発明におけるテスト領域は、表示部21内のテスト領域23及びテスト領域23Aが対応する。また、本発明における第1の駆動部は、駆動部15内のゲート駆動回路15Aが対応し、本発明における第2の駆動部は、ソース駆動回路15Bが対応する。また、本発明におけるテスト信号生成部は、テスト信号生成部13が対応し、本発明における信号切替部は、信号切替部14が対応し、また、本発明における制御部は、制御部12が対応する。また、本発明における表示素子領域内の画像を表示する素子は、表示素子領域22内の画素画素PD、画素PDx1、PDx2が対応し、本発明におけるテスト領域の素子は、テスト領域23及び23A内の画素画素PDt1、PDt2、PDt3、PDt4が対応する。また、本発明における表示素子領域の素子は、表示素子領域22内の画素画素PD、PDx1、PDx2が対応する。1そして、上記実施形態において、本発明の画像表示装置1は、格子状に配置された複数の素子に画像を表示する表示素子領域22と、表示素子領域22外に表示素子領域22から、上記格子状に配列された表示素子領域22の素子の一の配列方向例えば、図2に示すX方向に沿って並べて設けられる所定数の素子を備えるテスト領域23と、を備え、テスト領域23の素子画素PDt1、PDt2、PDt3、PDt4には、テスト領域23と並べて設けられている上記表示素子領域22の素子画素PDx1、PDx2に供給される制御信号と同じ制御信号ゲート制御信号が、テスト領域23と表示素子領域22とをともに駆動する第1の駆動部ゲート駆動回路15Aから供給され、テスト領域23と並べて設けられている上記表示素子領域22の素子画素PDx1、PDx2に供給されるテスト信号と同じテスト信号が、テスト領域23と表示素子領域22とをともに駆動する第2の駆動部ソース駆動回路15Bから供給される。このような構成の画像表示装置1においては、表示素子領域22の外側に一の配列方向例えば、図2に示すX方向に沿って所定数の素子画素PDt1、PDt2、PDt3、PDt4が配列されるテスト領域23を設ける。そして、テスト領域23内の素子画素PDt1~PDt4には、このテスト領域23内の素子画素PDt1~PDt4と並べて設けられている表示素子領域22内の素子画素PDx1、PDx2に供給される制御信号と同じ制御信号ゲート信号を供給し、また、同じ表示素子領域22内の素子画素PDx1、PDx2に供給されるテスト信号画素PDx1、PDxの表示信号としてテスト信号を与える場合の当該テスト信号と同じテスト信号を供給する。これにより、表示素子領域22の外側に表示画像の検査用のテスト領域23を配置する際に、このテスト領域23内の素子画素PDt1~PDt4を駆動するための専用の駆動部例えば、図5に示すテスト領域駆動部16を省略することができ、回路構成を簡略化することができる。また、テスト領域23内の素子画素PDt1~PDt4を駆動する信号線ゲート制御線およびソース線として、表示素子領域22内の素子画素PDx1、PDx2を駆動する信号線ゲート制御線および信号線ソース線を用いることができるため、テスト領域23内の素子画素PDt1~PDt4に接続される信号配線を簡略化できるとともに、テスト領域23内の素子画素PDt1~PDt4にテスト信号を表示する際の制御を簡略化できる。2また、上記実施形態において、本発明の画像表示装置1は、テスト領域23の素子画素PDt1~PDt4に表示するテスト信号を生成するテスト信号生成部13と、テスト領域23の素子画素PDt1~PDt4に表示するテスト信号と、表示素子領域22に表示する画像信号とを切り替える信号切替部14と、テスト領域23の素子画素PDt1~PDt4と同じ制御信号ゲート信号が供給される表示素子領域22の素子画素PDx1、PDx2に、テスト信号を供給するように信号切替部14を制御する制御部12と、を備える。このような構成の画像表示装置1においては、テスト信号生成部13により、テスト領域23に表示するテスト信号を生成する。このテスト信号は、例えば、全白信号や、複数段階のグレースケール信号等である。そして、制御部12は、1画面表示1フレームの画面表示の走査期間中に、表示素子領域22の素子画素PDx1及びPDx2が選択されるタイミングにおいて、当該表示素子領域22の素子画素PDx1及びPDx2にテスト信号を表示させるように信号切替部14を制御する。これにより、表示素子領域22の素子画素PDx1及びPDx2にテスト信号を表示させることにより、同時にテスト領域23内の素子画素PDt1~PDt4にテスト信号を表示させることができる。3また、上記実施形態において、テスト領域23の素子画素PDt1~PDt4は、格子状に配列された表示素子領域22の素子の一の配列方向例えば、図2に示すX方向に沿って素子画素PDt1~PDt4のゲートスイッチング素子TFTを制御するゲート制御信号を供給するゲート制御線と、このゲート制御線と直交し、素子画素PDt1~PDt4に表示するテスト信号を供給するソース線とを、同じ制御信号と同じテスト信号が供給される表示素子領域22の素子画素PDx1、PDx2と共用する。このような構成の画像表示装置1においては、テスト領域23の素子画素PDt1~PDt4は、ゲート制御信号を供給するゲート制御線と、テスト信号を供給するソース線とを、同じゲート制御信号と同じテスト信号が供給される表示素子領域22の素子画素PDx1、PDx2と共用する。これにより、テスト領域23内の素子画素PDt1~PDt4を駆動する信号線ゲート制御線およびソース線として、表示素子領域22内の素子画素PDx1、PDx2を駆動する信号線ゲート制御線およびソース線を用いることができる。このため、テスト領域23内の素子画素PDt1~PDt4への信号線の配線を簡略化できる。4また、上記実施形態において、上記テスト信号は、テスト領域23の素子画素PDt1~PDt4に表示する輝度を切り替える信号である。これにより、テスト信号を、全白信号や、グレースケール信号等の輝度を切り替える信号とし、このテスト信号により表示される画像をセンサ部25により検出することにより、制御部12は、映像信号処理部11において映像信号がDICOMガンマ特性に従って正しく変換されるように、当該映像信号処理部11を制御することができる。このため、画像表示装置1は、供給される映像信号を表示部に表示する際に、DICOM規格に合致したグレースケール再現性を確保することができる。5また、上記実施形態において、テスト領域23は、表示素子領域22に隣接するように配置されるとともに表示素子領域22の行方向図2に示すX方向に沿って所定数の素子画素PDt1~PDt4が格子状に並べて設けられ、テスト領域23の素子画素PDt1~PDt4のゲート制御線は、表示素子領域22内の素子であってテスト領域23の素子画素PDt1~PDt4に隣接する素子画素PDx1、PDx2のゲート制御線に接続され、テスト領域23の素子画素PDt1~PDt4のソース線は、テスト領域23内の素子画素PDt1~PDt4に隣接するとともに同じ列に並べて配置されている表示素子領域22の素子画素PDx1、PDx2のソース線に接続される。これにより、表示素子領域22の外側に表示画像の検査用のテスト領域23を行方向図2に示すX方向に並べて配置する際に、このテスト領域23内の素子画素PDt1~PDt4を駆動するための専用の駆動部例えば、図5に示すテスト領域駆動部16を省略することができ、回路構成を簡略化することができる。また、テスト領域23内の素子画素PDt1~PDt4を駆動する信号線ゲート制御線およびソース線として、表示素子領域22内の素子画素PDx1、PDx2を駆動する信号線ゲート制御線をソース線を用いることができるため、テスト領域23内の素子画素PDt1~PDt4に接続される信号配線を簡略化できるとともに、テスト領域23内の素子画素PDt1~PDt4にテスト信号を表示する際の制御を簡略化できる。6また、上記実施形態において、テスト領域23Aは、表示素子領域22に隣接するように配置されるとともに表示素子領域22の列方向図4に示すY方向に沿って所定数の素子画素PDt1~PDt4が格子状に並べて設けられ、テスト領域23Aの素子画素PDt1~PDt4のゲート制御線は、テスト領域23Aの素子画素PDt1~PDt4に隣接するとともにテスト領域23Aの素子画素PDt1~PDt4と同じ行に並べて配置されている表示素子領域22の素子画素PDx1、PDx2のゲート制御線に接続され、テスト領域23Aの素子画素PDt1~PDt4のソース線は、表示素子領域22内の素子であってテスト領域23Aの素子画素PDt1~PDt4に隣接する素子画素PDx1、PDx2のソース線に接続される。これにより、表示素子領域22の外側に表示画像の検査用のテスト領域23Aを列方向図4に示すY方向に並べて配置する際に、このテスト領域23A内の素子画素PDt1~PDt4を駆動するための専用の駆動部例えば、図5に示すテスト領域駆動部16を省略することができ、回路構成を簡略化することができる。また、テスト領域23A内の素子画素PDt1~PDt4を駆動する信号線ゲート制御線およびソース線として、表示素子領域22内の素子画素PDx1、PDx2を駆動する信号線ゲート制御線をソース線を用いることができるため、テスト領域23A内の素子画素PDt1~PDt4に接続される信号配線を簡略化できるとともに、テスト領域23A内の素子画素PDt1~PDt4にテスト信号を表示する際の制御を簡略化できる。以上、本発明の実施の形態について説明したが、本発明の画像表示装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。