一次的に半導体チップを有機インターポーザにはんだ接合し、二次的にその有機インターポーザをマザーボードにはんだ接合する方法であって、第1のはんだバンプであって、相対的に融点の低いはんだ材料の上に相対的に融点の高いはんだ材料が積層されて構成されている第1のはんだバンプを、有機インターポーザの上に提供するステップと、相対的に融点の低いはんだ材料は溶融するものの、相対的に融点の高いはんだ材料は溶融しない第1の温度において、第1のはんだバンプを加熱するステップと、半導体チップと有機インターポーザとの間のギャップ空間をアンダーフィル材料によって封止するステップと、その有機インターポーザをマザーボードにはんだ接合するにあたって、相対的に融点の高いはんだ材料が溶融する第2の温度において、第1のはんだバンプを加熱するステップとを有する、方法。相対的に融点の高いはんだ材料が溶融する第2の温度において、第1のはんだバンプを加熱するステップの前に、さらなるステップとして、第2の温度において溶融する第2のはんだバンプBGAを、マザーボードの上に提供するステップとを有する、請求項1に記載の方法。相対的に融点の低いはんだ材料が、Sn、Bi、Inのうちの少なくとも1の元素を含む材料であり、相対的に融点の高いはんだ材料が、SnAg、SnCu、SnAgCu、または少なくともSnを含む合金から選択される材料である、請求項1に記載の方法。半導体チップと、提供される第1のはんだバンプとの間に、Low-K層が配されている、請求項1に記載の方法。第1のはんだバンプを構成している相対的に融点の低いはんだ材料の融点が、140°Cであり、第1のはんだバンプを構成している相対的に融点の高いはんだ材料の融点が、220°Cであり、アンダーフィル材料による封止が、110°Cで塗布して、120°Cですくなくとも予備硬化させることによって実行され、第2のはんだバンプの融点が、220°Cである、請求項2に記載の方法。請求項1~5の何れかの方法によって形成される、半導体チップ、有機インターポーザ、および、マザーボード、がはんだ接合された、3次元積層アセンブリ。背景技術の課題を解決するべく、エレクトロマイグレーションEMの耐性があり、ハイエンドの半導体チップにも採用できるようなプロセスとして、また半導体チップを3次元積層アセンブリへと多段に形成していく、はんだ接合プロセスが求められる。電気接合部に異なる融点をもつ2種のはんだを用い、3次元積層アセンブリを作成するにあたって、チップ積層時一次は低温はんだのみを溶融して積層接合して、アンダーフィルによって封止する。マザーボードへの二次実装時においてもそのギャップとバンプ形状を保持し、すなわち、多段積層時二次に加熱加圧接合によって加えられる荷重と熱によって接合部が潰れることなく、高融点はんだの高さに準じた任意の高さを保つことができる。このバンプはすでにアンダーフィルで封止されているため、高融点はんだ部分が溶融してもチップが大きくずれたり、溶融した高融点はんだ層がつぶれてしまうことがない。低融点はんだの融点より低温でアンダーフィルを塗布硬化させることによってチップ間のギャップおよびバンプ形状を固定し、基板への実装時に3次元積層構造の適切な基板間および電極間のクリアランスを保持したまま実装が可能となる。低コストでストレスの集中が少なく信頼性の高い3次元積層半導体アセンブリが実現できる。また、電気接合部のはんだは接合後もその全体が金属間化合物になることなく残存するため、適度な柔軟性を有し、相対的に少ない量の低融点はんだが高融点はんだに拡散し、高融点はんだ成分が主体となるため、EM耐性の観点からも優れたバンプとなる。さらには、二次実装では荷重をかけず加熱と自重のみによるリフロー接合が適用できるため、多段チップ積層時に加えられた貫通電極付き極薄チップに残留する大きな応力が高融点はんだが溶融することにより開放できる。図4は、通常のプロセスAと本発明のプロセスBとを比較して説明する図である。通常のプロセスAにおいては、はんだバンプの溶融のために220°C付近まで加熱される。ここで、チップの熱膨張係数CTEに比較して、有機インターポーザの熱膨張係数CTEの方が大きいため、これらの間の差ΔCTE約15ppmの分だけ、有機インターポーザが膨張する基板膨張。次に、溶融されたはんだを冷却してはんだ接合を完了するために温度を下げるが、この温度変化のプロセスにおいて、有機インターポーザが収縮する基板収縮。通常のプロセスAに比較して、本発明のプロセスBでは低温はんだのみを溶融させれば済むため、プロセスAに比較して温度が変化する落差が小さい分、接合完了後の基板収縮が小さくて済む。プロセスBでは、電気接合部に異なる融点をもつ2種のはんだを積層させて構成しておき、3次元積層アセンブリの基板積層時は、低温はんだのみを溶融して積層接合する。このことで、多段積層時に加熱加圧接合によって加えられる荷重と熱によって接合部が潰れることなく、高融点はんだの高さに準じた任意の高さを保つ。すなわち、3次元チップのチップ積層接合時には低融点のバンプのみで積層接合し、その際、高融点のはんだは溶融せず、チップ間のギャップを保持するスペーサーの役割をする。続いて、アンダーフィルを塗布および硬化あるいは半硬化する。アンダーフィルによる封止である。ただし、その塗布硬化cureの温度は低融点はんだの融点よりも低い温度を採用することが好ましい。もっとも、2段ステップの本硬化プロセスの場合、アンダーフィルの流動性が十分に低くなった時点以降であれば、硬化温度が低融点はんだの融点を超えてもよい。あるいは、流動性が十分に低くなれば、半硬化の状態で2次実装を行ってもよい。アンダーフィルの適用方法は、接合完了後のキャピラリー工法等に限定されるものではなく、接合と同時に樹脂硬化を行う、事前塗布工法などの手法であってもよい。その後、積層チップの2次実装時にアンダーフィルに封止されたバンプのうち高融点はんだ部分も溶融し、接合部全体が概ね高融点半田成分で均質化される。また、高融点はんだの溶融を通じて、チップの多段積層の接合時の荷重および熱履歴、あるいはバンプの高さばらつきに起因する積層チップ内の残留応力を開放することが可能となり、3次元半導体デバイス固有の貫通電極を持つ極薄チップに残留する機械ストレスを緩和し、3次元積層アセンブリの信頼性を向上する。2次実装時に積層チップ間の高融点はんだが溶融することにより、電極部の大部分を占める高融点はんだが残存する少量の低融点はんだと共融し、高融点はんだの物性に近い高信頼性のはんだ接続が形成される。図5は、本発明のプロセスBに用いるところの、低融点はんだと高融点はんだとを積層させた構成を説明する図である。第1のはんだバンプとしては、相対的に融点の低いはんだ材料低融点はんだの上に相対的に融点の高いはんだ材料高融点はんだが積層されて構成されている。有機インターポーザの上に低融点はんだが提供されていればよく、低融点はんだが例1のように高融点はんだに付随して提供されてもよく、低融点はんだが高融点はんだから分離されて例2のように有機インターポーザの側から提供されてもよい。3次元多段積層基板間に用いる2種のはんだ材料の成分として、高融点はんだとしてはSnAg、SnAgCu、あるいは少なくともSnを含み、2次実装時に溶融するために、2次実装において接合を行う電極材料と同等あるいはそれ以下の融点を有するものを用いる。これにより、有機基板に搭載した際に、基板の熱膨張などにより積層チップに加えられるストレスを緩和できる。また、低融点はんだとしてはSn、Bi、Inのうち少なくとも1種を含み、前記高融点はんだより20度以上融点が低いように設定する。図6は、本発明を実際に適用したはんだバンプの断面図である。第1のはんだバンプを構成している相対的に融点の低いはんだ材料の融点が、140°Cであり、第1のはんだバンプを構成している相対的に融点の高いはんだ材料の融点が、220°Cであり、アンダーフィル材料による封止が、110°Cで塗布して、120°Cで予備硬化、150°Cで本硬化させることによって実行され、第2のはんだバンプの融点が第1のはんだバンプの高融点成分と同じ220°Cであり、2次実装を想定したリフロー温度である250°Cを経たという条件において実験されたものである。この実施例により、高温リフロー後も、はんだバンプの高さ/ギャップが良好に維持されていることを確認している。本発明は、特定の狭い絶対的な温度条件でしか適用できないものではなく、融点、塗布温度、硬化温度、接合温度、を相対的な関係において工夫して設定すれば、本発明の技術的思想を具現化させることができる。本発明は、半導体チップ、有機インターポーザ、マザーボードという3種類の基板に対するはんだ接合として説明してきたが、本発明の技術的思想は、解決すべき課題の共通性があれば、これら3種類の基板に限られることなく、広く適用することができる。半導体有機マザーという表現に限定的な意味はなく、相対的に異なる性質の基板であることを示し、別個の役割を担うべき基板として、説明の便宜上に採用しているにすぎない。