"交流電源から供給され交流入力電圧を異なるレベルの交流出力電圧に変換して負荷に供給する電力変換装置であって、前記交流電源の一端を接続する交流入力端子と、前記負荷の一端を接続する交流出力端子と、前記交流電源の他端及び前記負荷の他端を接続する共通端子と、第1及び第2スイッチが直列接続された第1直列回路と、第3及び第4スイッチが直列接続され前記第1直列回路に並列接続された第2直列回路と、第5及び第6スイッチが直列接続され前記第1及び第2直列回路に並列接続された第3直列回路と、前記第1乃至第3直列回路に並列接続されたコンデンサと、リアクトルと、前記第1乃至第6スイッチを制御する制御手段とを有し、前記第1及び第2スイッチの接続点が前記交流入力端子に接続され、前記第3及び第4スイッチの接続点が前記共通端子に接続され、前記第5及び第6スイッチの接続点が前記交流出力端子に接続され、前記リアクトルは、前記交流入力端子と前記第1及び第2スイッチの接続点との間に接続された第1リアクトルと、前記第5及び第6スイッチの接続点及び前記交流出力端子間に接続された第2リアクトルと、前記第3及び第4スイッチの接続点及び前記共通端子間に接続された第3リアクトルとから任意に選択された少なくとも2つからなり、前記制御手段は、前記交流入力端子又は前記第1及び第2スイッチの接続点及び前記共通端子間の第1電圧と前記交流出力端子又は前記第5及び第6スイッチの接続点及び前記共通端子間の第2電圧とを略等しくする第1モードの時に前記第1及び第2スイッチと前記第5及び第6スイッチとを第1周期でオンオフ制御し且つ前記第3及び第4スイッチを前記第1周期よりも短い第2周期でオンオフ制御する第1機能と、前記第2電圧を前記第1電圧よりも低くする第2モードの時に前記第1及び第2スイッチを前記第1周期でオンオフ制御し且つ前記第3及び第4スイッチと前記第5及び第6スイッチとを前記第2周期でオンオフ制御する第2機能と、前記第2電圧を前記第1電圧よりも高くする第3モードの時に前記第1及び第2スイッチと前記第3及び第4スイッチとを前記第2周期でオンオフ制御し且つ前記第5及び第6スイッチを前記第1周期でオンオフ制御する第3機能との少なくとも2つの機能を得るために、前記第1及び第2スイッチの接続点及び前記共通端子間の第1電圧を所望値にする第1指令値Vrcを前記交流入力電圧に同期して発生する第1指令値発生手段と、前記第5及び第6のスイッチの接続点及び前記共通端子間の第2電圧を所望値にする第2指令値Vriを前記交流入力電圧に同期して発生する第2指令値発生手段と、前記第1周期を有して最大バイアス電圧値Vsと最小バイアス電圧値-Vsとが交互に配置された方形波又は近似方形波のバイアス電圧Vsを発生するバイアス電圧発生器と、前記第1指令値発生手段と前記第2指令値発生手段と前記バイアス電圧発生器とに接続され、Vrc-VriVsを第1最大リミッタ値と第1最小リミッタ値との間に制限した第1値とVri-VrcVsを示す第2値Vr3とVr3-Vri又はVs-Vrc又はVs-Vriを第1最大リミッタ値と第1最小リミッタ値との間に制限した第3値とを出力する第1演算手段と、前記交流入力電圧に同期し且つ前記モード切換近傍で発生する出力波形歪を低減するための補償電圧を発生する補償波形発生器と、前記第1演算手段からの前記第1値乃至第3値の夫々の値から前記補償波形発生器からの補償電圧を減算することにより、第4値乃至第6値を得る第2演算手段と、前記第2演算手段と前記第1乃至第6スイッチに接続され、前記第2演算手段から得られた前記第4乃至第6値に基づき前記第1乃至第6スイッチをオンオフ制御するための第1乃至第6の制御信号を形成する制御信号形成手段と、を有することを特徴とする電力変換装置。前記補償波形発生器は、前記交流入力電圧を第2最大リミッタ値と第2最小リミッタ値との間に制限した第7値を出力するリミッタと、前記交流入力電圧から前記リミッタからの第7値を減算することにより前記補償電圧を得る第3演算回路と、を有することを特徴とする請求項1記載の電力変換装置。前記第1演算手段は、前記第1指令値発生手段と前記第2指令値発生手段と前記バイアス電圧発生器とに接続され、Vrc-VriVsを演算して前記第1値を出力する第1演算回路と、前記第1指令値発生手段と前記第2指令値発生手段と前記バイアス電圧発生器とに接続され、Vri-VrcVsを演算して前記第2値を出力する第2演算回路と、前記第2指令値発生手段と前記第2演算回路とに接続され、Vr3-Vriを演算して前記第3値を出力する第3演算回路と、前記第1演算回路に接続され,前記第1演算回路の出力を、前記最大バイアス電圧値Vsに等しい又はVsよりも所定値だけ低く設定された最大リミッタ値VLと前記最小バイアス電圧値-Vsに等しい又は-Vsの絶対値よりも所定値だけ低い絶対値を有している前記最小リミッタ値-VLとの間に制限する第1リミッタと、前記第2演算回路に接続され,前記第2演算回路の出力を、前記最大バイアス電圧値Vsに等しい又はVsよりも所定値だけ低く設定された最大リミッタ値VLと前記最小バイアス電圧値-Vsに等しい又はVsの絶対値よりも所定値だけ低い絶対値を有している前記最小リミッタ値-VLとの間に制限する第2リミッタとを有することを特徴とする請求項1又は請求項2記載の電力変換装置。前記第1演算手段は、前記第1指令値発生手段と前記第2指令値発生手段とに接続され、前記第2指令値Vriから前記第1指令値Vrcを減算して△V=Vri-Vrcを演算する第1演算回路と、前記第1演算回路と前記バイアス電圧発生器とに接続され、△V>0の時、前記第1値としてVr1=Vs-△Vが前記最大リミッタ値VLと前記最小リミッタ値-VLとの間に制限された値及び前記第3値としてVr3=Vsが前記最大リミッタ値VLと前記最小リミッタ値-VLとの間に制限された値を出力し、△V=0の時、前記第1値としてVr1=Vsが前記最大リミッタ値VLと前記最小リミッタ値-VLとの間に制限された値、及び前記第3値としてVr3=Vsが前記最大リミッタ値VLと前記最小リミッタ値-VLとの間に制限された値を出力し、△V<0の時、前記第1値としてVr1=Vsが前記最大リミッタ値VLと前記最小リミッタ値-VLとの間に制限された値、及び前記第3値としてVr3=Vs△Vが前記最大リミッタ値VLと前記最小リミッタ値-VLとの間に制限された値を出力する第2演算回路と、前記第1指令値発生手段と前記第2演算回路とに接続され、Vr2=Vr1-Vrcを演算する第3演算回路と、を有することを特徴とする請求項1又は請求項2記載の電力変換装置。前記第1演算手段は、前記第1指令値発生手段と前記第2指令値発生手段とに接続され、ΔV1=Vrc-Vriを演算する第1演算回路と、前記第1指令値発生手段と前記第2指令値発生手段とに接続され、Vri-Vrcを演算する第2演算回路と、前記第1指令値発生手段と前記第2指令値発生手段とに接続され、第1演算回路から得られた前記ΔV1が0の時及び前記ΔV1が0より大きい時にVrcを出力し、前記ΔV1が0より小さい時にVriを出力する選択回路と、前記第1演算回路と前記バイアス電圧発生器とに接続され、VsVrc-Vriから成る第1値を出力する第1加算器と、前記第2演算回路と前記バイアス電圧発生器とに接続され、VsVri-Vrcから成る第2値を出力する第2加算器と、前記選択回路と前記バイアス電圧発生器とに接続され、Vs-Vrc又はVs-Vriから成る第3値を出力する減算器と、前記第1加算器に接続され,前記第1加算器の出力を、前記最大バイアス電圧値Vsよりも所定値だけ低く設定された最大リミッタ値VLと前記最小バイアス電圧値-Vsの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値-VLとの間に制限する第1リミッタと、前記第2加算器に接続され,前記第2加算器の出力を、前記最大バイアス電圧値Vsよりも所定値だけ低く設定された最大リミッタ値VLと前記最小バイアス電圧値-Vsの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値-VLとの間に制限する第2リミッタと、前記減算器に接続され,前記減算器の出力を、前記最大バイアス電圧値Vsよりも所定値だけ低く設定された最大リミッタ値VLと前記最小バイアス電圧値-Vsの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値-VLとの間に制限する第3リミッタと、を有していることを特徴とする請求項1又は請求項2記載の電力変換装置。前記第1演算手段は、前記第1指令値発生手段と前記第の指令値発生手段とに接続され、ΔV1=Vrc-Vriを演算する演算回路と、前記第1指令値発生手段と前記第2指令値発生手段と前記演算回路とに接続され、前記演算回路から得られた前記ΔV1が0の時及び前記ΔV1が0より大きい時にVrcを出力し、前記ΔV1が0より小さい時にVriを出力する選択回路と、前記演算回路と前記バイアス電圧発生器とに接続され、VsVrc-Vriから成る第1値を出力する加算器と、前記演算回路と前記バイアス電圧発生器とに接続され、Vs-Vrc-Vriから成る第2値を出力する第1減算器と、前記選択回路と前記バイアス電圧発生器とに接続され、Vs-Vrc又はVs-Vriから成る第3値を出力する第2減算器と、前記加算器に接続され,前記加算器の出力を、前記最大バイアス電圧値Vsよりも所定値だけ低く設定された最大リミッタ値VLと前記最小バイアス電圧値-Vsの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値-VLとの間に制限する第1リミッタと、前記第1減算器に接続され,前記第1減算器の出力を、前記最大バイアス電圧値Vsよりも所定値だけ低く設定された最大リミッタ値VLと前記最小バイアス電圧値-Vsの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値-VLとの間に制限する第2リミッタと、前記第2減算器に接続され,前記第2減算器の出力を、前記最大バイアス電圧値Vsよりも所定値だけ低く設定された最大リミッタ値VLと前記最小バイアス電圧値-Vsの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値-VLとの間に制限する第3リミッタと、を有していることを特徴とする請求項1又は請求項2記載の電力変換装置。従来技術では、入出力電圧の大小関係により3つのモードに分けて各モードをソフトに切り替えているが、動作モード切換領域の境界ギリギリである場合、デッドタイムの影響が現われ易く、特に出力電流変化率di/dtが大きい負荷を接続した場合などには出力波形が歪んでしまい、リアクトルから磁歪音がしたり制御ゲインを低く抑えなければならなかったりする。例えば、図14の状態になる境界ギリギリのVin≒Voutである場合、スイッチQ1,Q2、スイッチQ5,Q6が基本波スイッチング半周期オン/オフになる直前であり、スイッチQ1,Q2,Q5,Q6のゲート信号に、幅の細いゲート信号が出力されることになる図20、図21。このとき、信号幅がデッドタイムの幅以下であると、オフパルスは出力されるが、オンパルスは出力されない。さらに、電力変換装置の負荷がコンデンサインプット型整流器のように出力電流変化率di/dtが大きい場合、急峻に変化する出力電流に対してオンパルスが出力されない場合があるため、出力波形が歪む原因となる。なお、実際には波形の歪みや揺らぎにより1周期内であっても部分的にモードが異なっている場合もあり、1周期内の一部のみ境界ギリギリとなり同様の理由により出力波形が歪む場合もある。本発明の課題は、動作モード切替近傍において、デッドタイムの影響による出力波形歪を低減することができる電力変換装置を提供することにある。上記課題を解決するために、本発明は、交流電源から供給され交流入力電圧を異なるレベルの交流出力電圧に変換して負荷に供給する電力変換装置であって、前記交流電源の一端を接続する交流入力端子と、前記負荷の一端を接続する交流出力端子と、前記交流電源の他端及び前記負荷の他端を接続する共通端子と、第1及び第2スイッチが直列接続された第1直列回路と、第3及び第4スイッチが直列接続され前記第1直列回路に並列接続された第2直列回路と、第5及び第6スイッチが直列接続され前記第1及び第2直列回路に並列接続された第3直列回路と、前記第1乃至第3直列回路に並列接続されたコンデンサと、リアクトルと、前記第1乃至第6スイッチを制御する制御手段とを有し、前記第1及び第2スイッチの接続点が前記交流入力端子に接続され、前記第3及び第4スイッチの接続点が前記共通端子に接続され、前記第5及び第6スイッチの接続点が前記交流出力端子に接続され、前記リアクトルは、前記交流入力端子と前記第1及び第2スイッチの接続点との間に接続された第1リアクトルと、前記第5及び第6スイッチの接続点及び前記交流出力端子間に接続された第2リアクトルと、前記第3及び第4スイッチの接続点及び前記共通端子間に接続された第3リアクトルとから任意に選択された少なくとも2つからなり、前記制御手段は、前記交流入力端子又は前記第1及び第2スイッチの接続点及び前記共通端子間の第1電圧と前記交流出力端子又は前記第5及び第6スイッチの接続点及び前記共通端子間の第2電圧とを略等しくする第1モードの時に前記第1及び第2スイッチと前記第5及び第6スイッチとを第1周期でオンオフ制御し且つ前記第3及び第4スイッチを前記第1周期よりも短い第2周期でオンオフ制御する第1機能と、前記第2電圧を前記第1電圧よりも低くする第2モードの時に前記第1及び第2スイッチを前記第1周期でオンオフ制御し且つ前記第3及び第4スイッチと前記第5及び第6スイッチとを前記第2周期でオンオフ制御する第2機能と、前記第2電圧を前記第1電圧よりも高くする第3モードの時に前記第1及び第2スイッチと前記第3及び第4スイッチとを前記第2周期でオンオフ制御し且つ前記第5及び第6スイッチを前記第1周期でオンオフ制御する第3機能との少なくとも2つの機能を得るために、前記第1及び第2スイッチの接続点及び前記共通端子間の第1電圧を所望値にする第1指令値Vrcを前記交流入力電圧に同期して発生する第1指令値発生手段と、前記第5及び第6のスイッチの接続点及び前記共通端子間の第2電圧を所望値にする第2指令値Vriを前記交流入力電圧に同期して発生する第2指令値発生手段と、前記第1周期を有して最大バイアス電圧値Vsと最小バイアス電圧値-Vsとが交互に配置された方形波又は近似方形波のバイアス電圧Vsを発生するバイアス電圧発生器と、前記第1指令値発生手段と前記第2指令値発生手段と前記バイアス電圧発生器とに接続され、Vrc-VriVsを第1最大リミッタ値と第1最小リミッタ値との間に制限した第1値とVri-VrcVsを示す第2値Vr3とVr3-Vri又はVs-Vrc又はVs-Vriを第1最大リミッタ値と第1最小リミッタ値との間に制限した第3値とを出力する第1演算手段と、前記交流入力電圧に同期し且つ前記モード切換近傍で発生する出力波形歪を低減するための補償電圧を発生する補償波形発生器と、前記第1演算手段からの前記第1値乃至第3値の夫々の値から前記補償波形発生器からの補償電圧を減算することにより、第4値乃至第6値を得る第2演算手段と、前記第2演算手段と前記第1乃至第6スイッチに接続され、前記第2演算手段から得られた前記第4乃至第6値に基づき前記第1乃至第6スイッチをオンオフ制御するための第1乃至第6の制御信号を形成する制御信号形成手段とを有することを特徴とする。本発明によれば、Vrc-VriVsを第1最大リミッタ値と第1最小リミッタ値との間に制限した第1値とVri-VrcVsを示す第2値Vr3とVr3-Vri又はVs-Vrc又はVs-Vriを第1最大リミッタ値と第1最小リミッタ値との間に制限した第3値との夫々の値から、交流入力電圧波形に同期した補償電圧を減算して第4乃至第6値を得て、第4乃至第6値に基づき第1乃至第6スイッチをオンオフ制御するので、基本波スイッチング部分の一部を故意にスイッチさせることができる。このため、モード切換近傍において、デッドタイムの影響による出力波形歪を低減することができる。次に、図面を参照して本発明の実施形態の電力変換装置を図面を参照しながら詳細に説明する。第1の実施形態本発明の第1の実施形態の電力変換装置は、基本波スイッチングさせるはずの領域の一部を故意にスイッチングさせてデッドタイムの影響を低減することを特徴とする。即ち、電力変換装置の入力線間電圧と出力線間電圧とを保持しつつ各レグに共通の任意の補償電圧Vcmを加えることで、基本波スイッチング部分の一部を故意にスイッチさせる。図1は、本発明の第1の実施形態の電力変換装置内の制御回路を示す回路図である。図1に示す制御回路2は、入力電圧検出回路41、直流電圧検出回路42、出力電圧検出回路43、指令値発生手段44,45、バイアス電圧発生器46、演算回路47,48,49、リミッタ50,51、三角波発生器52、コンパレータ53,54,55、NOT回路56,57,58、補償波形発生器30、演算回路31,32,33を有する。入力電圧検出回路41は、ライン18、19により交流入力端子4と共通端子5とに接続され電源3の電圧Vinを検出し基準正弦波を発生する。直流電圧検出回路42はライン21、22によりコンデンサCの両端に接続され、コンデンサCの電圧Vcを示す検出信号を出力する。出力電圧検出回路43はライン20,19により交流出力端子6と共通端子7に接続され、出力電圧V0を示す検出信号を出力する。各検出回路41,42,43は、電源電圧Vin、コンデンサ電圧Vc、出力電圧V0の実際の値よりも低い電圧を出力するが、ここでは実際の電圧と同一の値が出力される。第1指令値発生手段44は、直流基準電圧源59、減算器60,63と、比例積分PI回路61,64と、乗算器62とからなる。減算器60は基準電圧源59の基準電圧と直流電圧検出回路42の検出出力の差を示す誤差信号を出力する。この誤差信号は比例積分回路61を介して乗算器62に入力し、入力電圧検出回路41から得られた交流信号、例えば50Hzの基準正弦波例えば実効値100Vの正弦波に乗算される。乗算器62の出力はコンデンサCの電圧Vcを一定に保つための入力電流指令値である。減算器63は乗算器62の出力入力電流指令値と電流検出器23に接続されたライン24の検出値検出電流値との差を示す信号を出力する。減算器63の出力は比例積分回路64を介して出力される。比例積分回路64の出力は第1指令値Vrcとなる。第1指令値Vrcは、スイッチQ1,Q2の相互接続点8とスイッチQ3、Q4の相互接続点9との間の基本波の電圧Vconvを所望値にするための指令値である。ここで、基本波とは電源電圧Vinと同一の周波数の信号である。なお、第1指令値Vrcは電源電圧Vinに同期した正弦波又は正弦波に近似した波形であり、コンデンサCの電圧を所定値に制御するための情報と入力の力率を改善するための情報とを含む。第2指令値発生手段45は、基準出力電圧指令値発生器66と、減算器67と、比例積分微分PID回路68とから成る。この具体例では、交流入力電圧Vinが一定の状態において交流出力電圧Voを変えることができるように第2指令値発生手段45が構成されている。このために、基準出力電圧指令値発生器66は可変構成であって、非変換モード、降圧モード及び昇圧モードに応じて異なる値の基準出力電圧指令値を発生させることができる。基準出力電圧指令値発生器66は、非変換モード時には入出力電圧が等しいこと即ちVo=Vinであることを示す第1基準出力電圧指令値Vo1を発生し、降圧モード時には、出力電圧Voが交流入力電圧Vinよりもaボルト低いこと即ちVo=Vin-aを示す第2基準出力電圧指令値Vo2を発生し、昇圧モード時には、出力電圧Voが交流入力電圧Vinよりもbボルト高いこと即ちVo=Vinbを示す第3基準出力電圧指令値Vo3を発生する。基準出力電圧指令値発生器66は入力電圧検出回路41に接続され、交流入力電圧Vinに同期して第1周波数を有する正弦波又は正弦波に近似した波形を有する出力を形成する。なお、非変換モードと降圧モードと昇圧モードとの全てが要求されず、3つのモ-ドの内の任意の2つのモードのみが要求される場合には、3つのモードから選択された2つのモードのための2つの基準出力電圧指令値を出力するように基準出力電圧指令値発生器66を構成する。減算器67は基準出力電圧指令値発生器66の出力と出力電圧検出回路43の出力との差を示す信号を出力する。この減算器67の出力は比例積分微分PID回路68を介して出力され、第2指令値Vriとなる。第2指令値VriはスイッチQ3,Q4の相互接続点9とスイッチQ5,Q6の相互接続点10との間の基本波の電圧Vinvを所望値にするための指令値であり、交流入力電圧Vinに同期した第1周波数を有する正弦波又は正弦波に近似した波形から成る。第2指令値発生手段45から発生する第2指令値Vriは、交流入力電圧Vinが一定の場合には、非変換モード時に第1指令値Vrcに等しい値、降圧モード時に第1指令値Vrcよりも低い値、昇圧モード時に第1指令値Vrcよりも高い値になる。交流出力電圧Voを常に一定に保つ時には、基準出力電圧指令値発生器66の出力が一定に保たれる。即ち、交流入力電圧Vinが例えば100Vの場合と例えば200Vの場合とのいずれであっても、一定の交流出力電圧Vo例えば100Vを得る時には、基準出力電圧指令値発生器66の出力が一定に保たれる。このように基準出力電圧指令値発生器66の出力が一定あっても、交流入力電圧Vinが変化すると、入力電圧検出回路41の出力が変化し、第1指令値発生手段44から得られる第1指令値Vrcが変化し、交流出力電圧Voを一定に保つ制御が生じる。なお、基準出力電圧指令値発生器66の出力を変えるか否かは、使用者により選択される。交流出力電圧Voまたは交流入力電圧Vinの変化に基づくスイッチQ1~Q6の制御モードの切り換えは後述する演算手段により自動的に行われる。制御回路2は、降圧モード、昇圧モ-ド、及び非変換モ-ドを選択的に設定するためのバイアス電圧発生器46と演算回路47,48,49とを有する。バイアス電圧発生器46は、増幅器69とリミッタ70とからなる。増幅器69は入力電圧検出回路41から得られる50Hzの基準正弦波Vfをピークが200Vよりも十分に高い電圧に増幅する。リミッタ70は、三角波発生器52の出力三角波の最大値に等しいか又はほぼ等しいリミッタ50、51の最大リミッタ値VLに等しいか又はVLよりも所定値Va例えば2V高い最大バイアス電圧値Vs例えば202Vと三角波の最小値に等しい又はほぼ等しいリミッタ50、51の最小リミッタ値-VLに等しいか又は-VLよりも所定値Vb例えばVaと同一の2Vだけ低い最小バイアス電圧値-Vs例えば-202Vとの間に増幅器69の出力を制限し、Vs即ち高レベルと-Vs即ち低レベルとを交互に有する方形波状バイアス電圧Vsを電源電圧Vinと同一の周波数、同一周期で発生する。バイアス電圧発生器46から発生するバイアス電圧Vsの-VsからVs及びこの逆の転換区間は、完全に垂直にならずに微小の傾きを有しているが、三角波電圧Vtの第2周期よりも短いので、この傾きを無視できる。従って、バイアス電圧Vsを方形波電圧又は近似方形波電圧と呼ぶことができ、バイアス電圧発生器46を方形波発生器と呼ぶこともできる。演算回路47は、指令値発生手段44,45、及びバイアス電圧発生器46に接続され、第1指令値Vrcに方形波バイアス電圧Vsを加算した値から第2指令値Vriを減算する。演算回路48は指令値発生手段44,45とバイアス電圧発生器46とに接続され、第2指令値Vriに方形波バイアス電圧Vsを加算した値からコンバータ電圧指令値即ち第1指令値Vrcを減算する。リミッタ50は、演算回路47の出力を三角波発生器52から第2周波数、第2周期で出力される三角波電圧Vtの最大値と同一又はこの近傍の値を有する最大リミッタ値VLと三角波電圧Vtの最小値と同一又はこの近傍の値を有する最小リミッタ値-VLとの間に制限して第1指令値Vr1を演算回路31に出力する。リミッタ51は演算回路48の出力をリミッタ50と同一又は実質的に同一の最大リミッタ値VLと最小リミッタ値-VLとの間に制限して第3指令値Vr3を演算回路33に出力する。演算回路49は第2指令値発生手段45とリミッタ51とに接続され、第3指令値Vr3から第2指令値Vriを減算して第2指令値Vr2を発生し、第2指令値Vr2を演算回路32に出力する。演算回路47,48,49とリミッタ50,51とから成る演算手段から得られる出力Vr1,Vr2,Vr3に基づいて、スイッチQ1~Q6の制御信号VQ1~VQ6を形成する手段として、補償波形発生器30と演算回路31,32,33と三角波発生器52とコンパレータ53,54,55とNOT回路56、57、58とが設けられている。補償波形発生器30は、スイッチQ1,Q2のレグ、スイッチQ3,Q4のレグ、スイッチQ5,Q6のレグのそれぞれに共通の任意な補償電圧Vcmを発生する。演算回路31は、リミッタ50からの第1指令値Vr1から補償波形発生器30で発生した補償電圧Vcmを減算してその減算出力をコンパレータ53に出力する。演算回路32は、演算回路49からの第2指令値Vr2から補償波形発生器30で発生した補償電圧Vcmを減算してその減算出力をコンパレータ54に出力する。演算回路33は、リミッタ51からの第3指令値Vr3から補償波形発生器30で発生した補償電圧Vcmを減算してその減算出力をコンパレータ55に出力する。三角波発生器52は電源3の電圧Vinの第1周波数50Hzの2倍よりも高い第2周波数例えば20kHzの三角波電圧Vtを発生する。三角波電圧Vtの最大値はリミッタ50,51の最大リミッタ値VLと同一又はこれよりも少し低い値に設定される。三角波電圧Vtの最小値は、リミッタ50,51の最小リミッタ値-VLと同一又はこれよりも少し高く設定される。コンパレータ53は演算回路31と三角波発生器52とに接続され、第1指令値Vr1から補償電圧Vcmを減算して得られた値Vr1 ́と三角波電圧Vtとを比較してスイッチQ1のオンオフ制御信号VQ1をライン12に出力する。コンパレータ54は演算回路32と三角波発生器52とに接続され、第2指令値Vr2から補償電圧Vcmを減算して得られた値Vr2 ́と三角波電圧Vtとを比較してスイッチQ3のオンオフ制御信号VQ3をライン14に出力する。コンパレータ55は演算回路33と三角波発生器52とに接続され、第3指令値Vr3から補償電圧Vcmを減算して得られた値Vr3 ́と三角波電圧Vtとを比較してスイッチQ5のオンオフ制御信号VQ5をライン16に出力する。NOT回路56はコンパレータ53に接続され、スイッチQ1のオンオフ制御信号VQ1の逆相信号から成るスイッチQ2のオンオフ制御信号VQ2をライン13に出力する。NOT回路57は、コンパレータ54に接続され、スイッチQ3のオンオフ制御信号VQ3の逆相信号から成るスイッチQ4のオンオフ制御信号VQ4をライン15に出力する。NOT回路58は、コンパレータ55に接続され、スイッチQ5のオンオフ制御信号VQ5の逆相信号から成るスイッチQ6のオンオフ制御信号VQ6をライン17に出力する。図2に電力変換装置の概略図を示す。スイッチQ1,Q2は第1指令値Vr1で動作し、スイッチQ3,Q4は第2指令値Vr2で動作し、スイッチQ5,Q6は第3指令値Vr3で動作する。図3に電力変換装置の動作概念図を示す。図3では、各レグを電圧源Vr1~Vr3に置き換えている。本発明の補償電圧は図3においてVcmである。図1に示す各レグ電圧指令Vr1~Vr3から補償電圧Vcmを減算すると、図3に示すように、各レグ電圧から補償電圧Vcmが減算されるが、各レグの補償電圧Vcmが打ち消し合って入力線間電圧、出力線間電圧に変化がないことがわかる。図1に示す電力変換装置では、電圧Vsは入力電圧検出回路41の出力から生成しているが、入力電圧に同期した正弦波であれば入力電圧検出値を直接利用しなくても良い。図1の電力変換装置の電圧関係を以下の式に示す。図1のリミッタ50,51により非変換モード、降圧モード、昇圧モードの3モードに分けられる。ここで、Vrcは入力線間電圧指令、Vriは出力線間電圧指令、Vsは基本波スイッチングさせるための印加電圧とする。aVin>VoutのときVr1=Vs-VcmVr2=Vs-Vrc-VcmVr3=Vs-Vrc-Vri-VcmVin=Vrc=Vr1-Vr2Vout=Vri=Vr3-Vr2bVin<VoutVr1=VsVrc-Vri-VcmVr2=Vs-Vri-VcmVr3=Vs-VcmVin=Vrc=Vr1-Vr2Vout=Vri=Vr3-Vr2cVin=VoutVr1=Vs-VcmVr2=Vs-Vri-VcmVr3=Vs-VcmVin=Vrc=Vr1-Vr2Vout=Vri=Vr3-Vr2上記のことから全てのモードにおいて、入出力線間電圧に補償電圧Vcmは関係ないことがわかる。図5は、図1の制御回路の最適実施例を示す図である。補償波形発生器30は、リミッタ34、演算回路35、係数器36からなる。リミッタ34は、入力電圧検出回路41からの交流入力電圧図4Aに示す正弦波電圧を最大リミット値と最小リミット値との間の電圧に制限して演算回路35に出力する。演算回路35は、入力電圧検出回路41からの交流入力電圧から、リミッタ34からの最大リミット値と最小リミット値との間の電圧に制限された交流入力電圧を減算する。係数器36は、演算回路35からの電圧に係数Kを乗算し乗算出力を図4Bに示す補償電圧Vcmとして演算回路31~33に出力する。演算回路31は、リミッタ50からの第1指令値Vr1から補償波形発生器30で発生した補償電圧Vcmを減算してその減算出力をコンパレータ53に出力する。演算回路32は、演算回路49からの第2指令値Vr2から補償波形発生器30で発生した補償電圧Vcmを減算してその減算出力をコンパレータ54に出力する。演算回路33は、リミッタ51からの第3指令値Vr3から補償波形発生器30で発生した補償電圧Vcmを減算してその減算出力をコンパレータ55に出力する。図6に、入力電圧Vinと出力電圧Voutとが略同一レベル時のゲート波形を示す。図7に、入力電圧Vinと出力電圧Voutとが略同一レベル時のPWM指令値を示す。図7Aからもわかるように、第1値Vr1 ́は、補償電圧Vcmの減算で中央部付近が凹んでいる。中央部付近が凹んでいる第1値Vr1 ́と三角波電圧とをコンパレータ53が比較することで、図6に示すスイッチQ1,Q2の電圧VQ1,VQ2が中央部付近で高周波でスイッチングされる。図7Cからもわかるように、第3値Vr3 ́は、補償電圧Vcmの減算で中央部付近が凹んでいる。中央部付近が凹んでいる第3値Vr3 ́と三角波電圧とをコンパレータ55が比較することで、図6に示すスイッチQ5,Q6の電圧VQ5,VQ6が中央部付近で高周波でスイッチングされる。このように、第1の実施形態の電力変換装置によれば、補償電圧Vcmにより出力電流変化率di/dtが大きい負荷が接続された場合に、出力波形が歪む部分を故意にスイッチングさせつつそれ以外の部分はスイッチングさせないことで効率低下を抑えつつモード切換付近でのデッドタイムの影響による出力波形歪の低減が図れる。第2の実施形態次に、図8を参照して第2の実施形態の電力変換装置を説明する。但し、図8において図1と実質的に同一の部分には、同一の符号を付してその説明を省略する。また、第2の実施形態においても必要に応じて図1~図7を参照する。第2の実施形態の電圧変換装置は、図1の制御回路2を図8に示す制御回路2aに変形し、この他は図1と同一に構成している。図8の制御回路2aは、図1の制御回路2の演算回路47,48,49を変形した演算回路47a,48a,49aを設け、この他は図1と同一に形成したものである。図8の演算回路47aは、指令値発生手段44,45に接続され、次式の演算を行い、差信号ΔVを出力する。ΔV=Vri-Vrc演算回路48aは演算回路47aとバイアス電圧発生器46とに接続され、次の演算を行う。もしΔV>0ならVr1=Vs-ΔVVr3=VsもしΔV=0ならVr1=VsVr3=VsもしΔV<0ならVr1=VsVr3=VsΔVなお、上記の値Vr1、Vr3は図1のリミッタ50、51と同様なもので制限されている。演算回路49aは指令値発生手段44と演算回路48aとに接続され、次の演算を行う。Vr2=Vr1-Vrc図8の非変換モード、降圧モード及び昇圧モードで演算回路48a,49aから得られるVr1,Vr2,Vr3は、図1で同一符号で示すものと同一である。従って、第2の実施形態においても、第1の実施形態と同一の効果を得ることができる。第3の実施形態次に、図9を参照して第3の実施形態の電圧変換装置の制御回路2bを説明する。但し、図9において図1と実質的に同一の部分には、同一の符号を付してその説明を省略する。図9の制御回路2bは、図1の制御回路2の演算回路47,48,49を変形した演算回路47b,48bと選択回路49bとを設け、更に、加算器71、73と減算器72と、リミッタ74を設け、この他は図1と同一に形成したものである。図9の演算回路47bは、指令値発生手段44,45に接続され、Vrc-Vriの減算を行い、差信号ΔV1を出力する。演算回路48bは、指令値発生手段44,45に接続され、Vri-Vrcの減算を行い、差信号ΔV2を出力する。選択回路49bは、指令値発生手段44,45と演算回路47bとに接続され、演算回路47bの出力ΔV1に基づいて次の演算を行う。もしΔV1=0ならVrcを選択する。もしΔV1>0ならVrcを選択する。もしΔV1<0ならVriを選択する。加算器71は、演算回路47bとバイアス電圧発生器46とに接続され、これらの出力を加算する。従って,図9の演算回路47bと加算器71との組み合せは図1の演算回路47と等価である。減算器72は、選択回路49bとバイアス電圧発生器76とに接続され、方形波電圧Vsから選択回路49bの出力を減算し、図1の演算回路49の出力と実質的に同じ信号を出力する。従って、図9の選択回路49bと減算器72との組み合せは図1の演算回路49と等価である。加算器73は、第2演算回路48bとバイアス電圧発生器76とに接続され、これらの出力を加算する。従って,図9の演算回路48bと加算器72との組み合せは図1の演算回路48と等価であり、Vri―VrcVsを出力する。リミッタ74は減算器72とコンパレータ54との間に接続され、減算器72の出力を最大リミッタ値VLと最小リミッタ値-VLとの間に制限する。非変換、降圧及び昇圧のモードにおいて、図9のリミッタ50,51,74から得られるVr1,Vr2,Vr3は、図1で同一符号で示すものと同一である。従って、第3の実施形態も第1の実施形態と同一の効果を得ることができる。第4の実施形態次に、図10を参照して第4の実施形態の電圧変換装置の制御回路2cを説明する。但し、図10において図1及び図9と実質的に同一の部分には、同一の符号を付してその説明を省略する。図10の制御回路2cは、図9の制御回路2bの演算回路48bを省き、図9の加算器73を減算器73 ́に変形し、この他は図9と同一に形成したものである。図10の減算器73 ́は、演算回路47bとバイアス電圧発生器46とに接続され、バイアス電圧Vsから演算回路47bの出力を減算し、Vs―Vrc―Vri=Vs―VrcVriを出力する。従って,図10の減算器73 ́から図9の加算器73と同じ出力を得ることができる。非変換、降圧及び昇圧モードにおいて、図10のリミッタ50,51,74から得られるVr1,Vr2,Vr3は、図1及び図9で同一符号で示すものと同一である。従って、第4の実施形態も、第1及び第3の実施形態と同一の効果を得ることができる。第5の実施形態図11に示す第5の実施形態の制御回路2dは、図1の制御回路2のNOT回路56,57,58の代りに、コンパレータ56’、57’、58’を設け、この他は図1と同一に形成したものである。コンパレータ56’、57’、58’の負入力端子は、リミッタ50と、演算回路49と、リミッタ51とにそれぞれ接続され、Vr1,Vr2,Vr3の供給を受ける。コンパレータ56’、57’、58’の正入力端子は三角波発生器52に接続されている。コンパレータ56’、57’、58’は、コンパレータ53,54,55から出力される制御信号VQ1,VQ3,VQ5に対して逆位相の制御信号VQ2,VQ4,VQ6を形成してライン13,15,17に送出する。この図11の制御回路2dにより図1の制御回路2と同一の効果を得ることができる。なお、図8,図9及び図10のNOT回路56,57,58を図11のコンパレータ56’、57’58’と同様なものに置き換えることができる。"