"交流電力が入力される入力端子と、直流電力を出力する正極端子及び負極端子と、前記入力端子に入力される交流電力を整流する整流回路と、前記整流回路に接続されるインダクタと、前記正極端子と前記負極端子との間に接続されるキャパシタと、前記インダクタの出力端子と前記正極端子との間に接続され、前記インダクタの出力端子から前記正極端子に向かう整流方向を有する第1整流素子と、前記第1整流素子の入力端子と前記負極端子との間に接続される第1スイッチング素子と、前記第1スイッチング素子に並列に接続される第2スイッチング素子、及びトランスと、前記第2スイッチング素子と前記トランスとの接続部と、前記正極端子との間に接続され、前記接続部から前記正極端子に向かう整流方向を有する第2整流素子と、前記トランスと前記正極端子との間に接続され、前記トランスから前記正極端子に向かう整流方向を有する第3整流素子とを有することを特徴とする電源装置。さらに、前記第1スイッチング素子のゲートをPWM制御する制御部を有することを特徴とする請求項1に記載の電源装置。前記制御部は、前記第1スイッチング素子のゲートをオンする前に、前記第2スイッチング素子のゲートをオンすることを特徴とする請求項2に記載の電源装置。前記第1スイッチング素子は、GaN-HEMTであることを特徴とする請求項1乃至3のいずれか1項に記載の電源装置。前記第1スイッチング素子は、ソース-ドレイン間に寄生容量を有することを特徴とする請求項1乃至3のいずれか1項に記載の電源装置。前記第2スイッチング素子のソースに前記トランスが接続されることを特徴とする請求項1乃至5のいずれか1項に記載の電源装置。前記第2スイッチング素子のドレインに前記トランスが接続されることを特徴とする請求項1乃至5のいずれか1項に記載の電源装置。前記トランスは、一次側と二次側で位相が逆となるフライバックトランスであること特徴とする請求項6または7に記載の電源装置。電源装置の出力効率をさらに向上させるためには、例えば、使用するスイッチング素子スイッチング用トランジスタで消費される電力を減らす必要がある。このスイッチング用トランジスタで電力が消費される原因は、トランジスタのオン抵抗と呼ばれるトランジスタがオンした状態でのソースドレイン間の抵抗成分によるもの、並びに、いわゆるスイッチングロスといわれるトランジスタのオンオフの切り替え時の過渡状態で生じるものにあると考えられている。まず、トランジスタのオン抵抗に起因した問題は、トランジスタがオン状態の時に生じる。すなわち、トランジスタのオン抵抗は、トランジスタをオン状態にして、トランジスタに電流を流したとき、オームの法則によって、そのオン抵抗および電流によりトランジスタの電流の流れる端子間に電圧を発生させる。ここで、トランジスタで消費される電力は、トランジスタに流れる電流と、トランジスタに電流が流れる両端子間に生じる電圧の積となるため、この電力は、スイッチング電源の出力として取り出せるものでは無く、トランジスタで熱に変換されて電力損失となる。次に、スイッチングロスといわれるオンオフの過渡状態で発生する損失は、オンオフの切り替え時に、スイッチング時間と呼ばれる電流電圧ともにゼロでない時間が存在するために発生する。過渡状態での電流電圧の変化を近似的に時間の一関数であるとすると、スイッチングロスは、電流×電圧×スイッチング時間/2であらわすことができるため、スイッチング損失を減らすためには、トランジスタのドライブ能力を高く、つまりスイッチング速度を速くする必要がある。そこで、上述した電力損失を低減するためには、オン抵抗が小さく、スイッチング速度が速いスイッチング素子を用いるのが望ましい。その両方の特性を満足する、シリコンではない化合物半導体材料を用いたスイッチング電源用トランジスタが開発されている。すなわち、化合物半導体の多くはシリコンに比べて電子の移動度が大きく相互コンダクタンスが大きいため、オン抵抗を小さくすることができ、また、トランジスタの各端子間に見える容量も小さい。次に、図3を用いて、化合物半導体の一例として、窒素ガリウムGaNを用いた高電子移動度トランジスタHEMT:HighElectronMobilityTransistorについて説明する。以下、このトランジスタをGaN-HEMTと称する。GaN-HEMTは、ドレイン、ソース、ゲートを有する三端子トランジスタである。例えば、ソースを接地し、ソース-ドレイン間に所定の正電圧を印加し、ソース-ゲート間に印加する電圧を閾値以上にすると、ソースドレイン間が導通するオンになる。ソース-ゲート間に印加する電圧の閾値は、例えば、-10V~10Vである。GaN-HEMTは、動作を含めてMOSFETと同様に取り扱うことができる。図3Aは、GaN-HEMTの断面を示す。GaN-HEMTは、サファイア、SiC、GaN、Si等の基板90上に、GaN層91、AlGaN層92を結晶成長し、その上にn-GaN層94を挟んで、ソース81、ドレイン82が形成されている。ゲート80は、n-GaN層94上に形成されている。GaN-HEMTにおいては、GaN層91とAlGaN層92間の二次元電子ガス層93を電子走行層としている。高速動作するGaNデバイスを作製するためには、寄生容量を制限するため、基板には半絶縁性SiC基板を用いるのが望ましい。しかし、半絶縁性単結晶SiC基板の価格は非常に高く、汎用品のGaN-HEMTには安価に入手できる導電性Si基板が用いられる。図3Bは、基板を導電性Si基板95としたGaN-HEMTの断面図を示す。導電性Si基板95上に半導体デバイスを作成すると、ソース81-ドレイン82間が寄生的に結合して寄生容量ができてしまう。図4は、ソース-ドレイン間に寄生容量があるスイッチング素子の素子損失について説明するための図である。図4Aは、スイッチング素子の素子損失をシミュレーションするための回路図である。図4Bは、図4Aのシミュレーシュン回路図におけるスイッチング素子の電流、電圧及び損失をシミュレーションした結果である。スイッチング素子のソース-ドレイン間に所定の正電圧V1を印加し、ソース-ゲート間に印加する電圧V2を閾値以上にすると、ソース-ドレイン間が導通する。シミュレーションにおいては、ソース-ドレイン間に600pFの寄生容量Cossを設定し、ドレイン側に0.01Ωの配線抵抗RPを設定している。ソース-ゲート間に印加する電圧V2を閾値以上にすると、ソース-ドレイン間が導通するオンになる。このとき、スイッチング素子の外部の負荷抵抗ROには、4A程度の電流IOLしか流れない。しかしながら、スイッチング素子のドレイン-ソース間には、負荷容量Cossにチャージされた電荷の放流電流ICも合わさって、約15Aもの電流IPが流れることになる。よって、電圧と電流の関で表わされる損失は、瞬間的には4.0KWにもなる。このように、図1に示す電源装置のPFC回路20内のスイッチング素子22を、図3Bに示すソース-ドレイン間に寄生容量があるGaN-HEMTなど、ソース-ドレイン間に大きな寄生容量を有するスイッチング素子に置き換えようとすると、かえって電力損失が増えてしまう。本技術は、上記に鑑み、ソース-ドレイン間に寄生容量を有するスイッチング素子をPFC回路に適用する場合に、寄生容量による損失を低減することが可能な電源装置を提供することを目的とする。開示の電源装置によれば、交流電力が入力される入力端子と、直流電力を出力する正極端子及び負極端子と、前記入力端子に入力される交流電力を整流する整流回路と、前記整流回路に接続されるインダクタと、前記正極端子と前記負極端子との間に接続されるキャパシタと、前記インダクタの出力端子と前記正極端子との間に接続され、前記インダクタの出力端子から前記正極端子に向かう整流方向を有する第1整流素子と、前記第1整流素子の入力端子と前記負極端子との間に接続される第1スイッチング素子と、前記第1スイッチング素子に並列に接続される第2スイッチング素子及びトランスと、前記第2スイッチング素子と前記トランスの接続部と、前記正極端子との間に接続され、前記接続部から前記正極端子に向かう整流方向を有する第2整流素子と、前記トランスと前記正極端子との間に接続され、前記トランスから前記正極端子に向かう整流方向を有する第3整流素子とを有する電源装置が提供される。開示の電源装置によれば、PFC回路内のスイッチング素子がオンする前に、ソース-ドレイン間の電位をゼロにすることによって、スイッチング素子の寄生容量による電力損失を低減するという効果を奏する。以下に図面を参照して、本開示の技術にかかる好適な実施の形態を詳細に説明する。図5は、開示の技術を適用した第1の実施形態の電源装置を示す回路図である。図5において、図1に示す電源装置と同一又は同等の構成要素には同一符号を付し、その説明を省略する。電源装置は、入力端子2A、2B、整流回路10、PFC回路30、制御部50、出力端子3A、3B、及びDC-DCコンバータ60を含む。交流電源1から入力端子2A、2Bに、交流電力が入力される。出力端子3Aは、直流電力を出力する正極端子であり、出力端子3Bは、直流電力を出力する負極端子である。出力端子3A、3Bは、DC-DCコンバータ60の入力側に接続されており、DC-DCコンバータ60は、例えば、電圧が385Vの直流電力を電圧が12Vの直流電力に変換して負荷回路70に出力する。PFC回路30は、T字型に接続された、インダクタ21、第1ダイオード23、メインスイッチング素子31を含む。前記メインスイッチング素子31には、フライバックトランス34の一次巻線L1とサブスイッチング素子32とが直列に接続されたものが、並列に接続される。また、前記メインスイッチング素子31には、平滑用キャパシタ33が並列に接続される。前記サブスイッチング素子32とフライバックトランス34の一次巻線L1との接続部には、平滑用キャパシタ40の方向の整流方向を有する第2ダイオード35が接続され、前記フライバックトランス34の二次巻線L2側には、平滑用キャパシタ40の方向の整流方向を有する第3ダイオード36が接続される。メインスイッチング素子31には、本実施形態では、GaN-HEMTを用いる。GaN窒化ガリウムで作成したHEMTは、シリコン製のMOSFETよりも高速動作が可能で、オン抵抗も小さいという特性を有する。GaN-HEMTは、ドレイン、ソース、ゲートを有する三端子トランジスタである。例えば、ソースを接地し、ソース-ドレイン間に所定の正電圧を印加し、ソース-ゲート間に印加する電圧を閾値以上にすると、ソース-ドレイン間が導通するオンになる。ソース-ゲート間に印加する電圧の閾値は、例えば、-10V~10Vである。GaN-HEMTは、動作を含めてMOSFETと同様に取り扱うことができる。メインスイッチング素子31は、制御部50からゲートにパルス状のゲート電圧が印加されることによってオン/オフが行われ、PWM駆動される。制御部50は、整流回路10から出力される全波整流された電力の電圧値Vin、メインスイッチング素子31に流れる電流の電流値I2、平滑用キャパシタ40の出力側の電圧値Voutに基づいてゲート電圧のデューティ比を決定し、メインスイッチング素子31のゲートに印加する。メインスイッチング素子31に並列に接続されるフライバックトランス34、サブスイッチング素子32は、メインスイッチング素子31をオンする時に発生するサージ電流の発生を抑制し、メインスイッチング素子31でのスイッチング損失を減らす働きを有する。ここで、メインスイッチング素子31に流れるドレイン-ソース間電流をI2、ダイオード23に流れる電流をI3、フライバックトランス34の一次巻線L1に流れる電流をI4、フライバックトランス34の二次巻線L2側に流れる回生電流をI5、サブスイッチング素子32に流れるドレイン-ソース間電流をI6、第2ダイオード35から平滑用キャパシタ40に流れる回生電流をI7とする。図6は、本実施形態の電源装置のメインスイッチング素子31とサブスイッチング素子32の動作を説明するための波形を示す。図6Aは、サブスイッチング素子32のゲート信号を示し、図6Bは、サブスイッチング素子32のドレイン電圧Vd2及びドレイン-ソース間電流I6を示し、図6Cは、サブスイッチング素子32におけるスイッチング損失を示す。図6Dは、メインスイッチング素子31のゲート信号を示し、図6Eは、メインスイッチング素子31のドレイン電圧Vd1及びドレイン-ソース間電流I2を示し、図6Fは、メインスイッチング素子31におけるスイッチング損失を示す。図6Gは、フライバックトランス34から第3のダイオード36に流れる回生電流I5を示す。図6Aにおいて、メインスイッチング素子31をオンにする前に、制御部50によりT1のタイミングでサブスイッチング素子32のゲート信号をオンにする。図5に戻って、サブスイッチング素子32がオンされると、インダクタ21からフライバックトランス34の一次巻線L1を経てサブスイッチング素子32に電流が流れるため、電流I4、I6が流れることになる。サブスイッチング素子32がオンの間は、フライバックトランス34の一次巻線L1に流れる電流I4は、ダイオード35には流入せず、すべてサブスイッチング素子32に流れ、フライバックトランス34の一次巻線L1に流れる電流I4と、サブスイッチング素子32のドレイン-ソース間に流れる電流I6の値は等しくなる。また、図6Eを参照して、メインスイッチング素子31のドレイン電圧Vd1はゼロになる。T2のタイミングで、メインスイッチング素子31のゲート信号をオンしても、サブスイッチング素子32は、まだオンのままなので、図6Eに示す通り、メインスイッチング素子31にはドレイン-ソース間電流I2は流れない。図6Fを参照して、T2の時点では、ドレイン電圧Vd1がゼロなので、電圧と電流の関で表わされる損失もゼロとなり、メインスイッチング素子31での素子ロスは無くなる。図6Bを参照して、メインスイッチング素子31のゲート信号をオンしたあと、T3のタイミングで、サブスイッチング素子32のゲート信号をオフすると、サブスイッチング素子22を流れる電流I6は0Aになる。図6Eを参照して,その後、メインスイッチング素子31に流れる電流I2が徐々に増えていく。サブスイッチング素子32がオンしている間にフライバックトランス34の一次巻線L1に流れる電流I4によって、フライバックトランス34のコアが磁化される。サブスイッチング素子32がオフになると、フライバックトランス34の一次巻線L1には電流I4が流れなくなる。このとき、フライバックトランス34の一次側で発生した磁界を打ち消す方向に、フライバックトランス34の二次巻線L2に回生電流I5が流れる。回生電流I5は、第3のダイオード36を経て平滑用キャパシタ40に回生される。このため、図6Gに示すように、サブスイッチング素子32をオフしたタイミングT3の直後に、回生電流I5が流れ始め、コアの磁化が弱まるにつれて、回生電流I5の値は0Aに近づいていく。また、サブスイッチング素子32をオフした直後に、フライバックトランス34の漏れインダクタンスに溜まったエレルギーも、第2のダイオード35を流れるI7によって、平滑用キャパシタ40に回生される。もし、第2のダイオード35が無いと、フライバックトランス34の漏れインダクタンスに溜まったエネルギーにより、サブスイッチング素子32をオフした直後に大きなサージ電圧が発生し、サブサブスイッチング素子32が破壊してしまう恐れがある。そのためサブスイッチング素子32をより耐圧の高いトランジスタにしなければならなくなる。次いで、図7を用いて、第1の実施の形態の電源装置におけるスイッチング素子の損失効果について説明する。図7は、一例とした電源装置と本実施形態の電源回路において、それぞれスイッチング素子をMOSFETとGaN-HEMTにした場合の素子損失をシミュレーションした結果を表わす。条件は、Vinを100VAC、Voutを380VDC、出力を150Wとした場合での、それぞれの電源装置のスイッチング素子の損失をシミュレーションした。棒グラフの左から、一例とした電源装置でスイッチング素子をMOSFETにした場合の素子損失、次いで、前記電源装置のMOSFETをGaN-HEMTにした場合の素子損失、次いで、第1の実施形態の電源装置のメインスイッチング素子31をMOSFETとした場合の第1、第2のスイッチング素子の素子損失の和、右端は、第1の実施形態の電源装置のメインスイッチング素子31をGaN-HEMTとした場合の第1、第2のスイッチング素子の素子損失の和を表わす。シミュレーション結果の一番左の棒グラフとその隣の棒グラフとを比較すると、発明が解決しようとする課題でも述べたが、単にPFC回路内のMOSFETをGaN-HEMTに置き換えただけでは、GaN-HEMTには寄生容量があるので、かえって損失が増えてしまうという結果になった。シミュレーション結果によると、右端の本実施形態の電源装置のPFC回路におけるスイッチング素子の損失は、左端の一例としたMOSFETを用いた電源装置のスイッチング素子の損失の約1/3程度に減少することがわかる。また、右端から2番目の本実施形態の電源装置におけるスイッチング素子をGaN-HEMTでなく、MOSFETのままでも多少の効果があることがわかる。次いで、図8を用いて、本実施形態の電源装置におけるPFC回路の効率について説明する。図8は、一例とした電源装置のPFC回路と本実施形態の電源装置のPFC回路において、それぞれPFC効率を測定した実験結果を表わす。実験した条件は、Vinを200VAC、Voutを380VDC、スイッチング周波数を100kHzとして、それぞれの電源装置のPFC回路の効率を測定した。図8に示すように、負荷が少なく出力が100W以下では、一例とした電源装置におけるPFC回路の効率は、90以下である。しかし、本実施形態の電源装置におけるPFC回路の効率は90~98にまで効率が良くなる。素子損失は、出力電力によらず一定なので、低出力側で、特に著しく効率が改善されることがわかる。図9は、第2の実施形態の電源装置を示す回路図である。第2の実施形態の電源装置は、第1の実施形態のPFC回路30内のメインスイッチング素子31に並列に接続されたサブスイッチング素子32と、フライバックトランス34の位置を入れ換えている。図6Gで示したように、第一の実施形態では、フライバックトランス34にはメインスイッチング素子31のオフ時にもダイオード35を通じて電流が流れる。この電流は出力の上昇とともに大きくなるため大出力の電源回路で使用する場合には、それに合わせて比較的高電流容量のフライバックトランスを使用する必要がある。一方、本第2の実施形態では、メインスイッチング素子31のオフ時にはすでにサブスイッチング素子32はオフになっているため、フライバックトランス34には電流が流れず、フライバックトランス34への負荷を軽減できる。この結果、フライバックトランス34を第1の実施形態のフライバックトランス34よりも小さくすることができる。一般的にトランスは、実装面積をとるので、フライバックトランスも小さくできれば、実装効率を向上できるという利点がある。以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。"