"所定の書き込み単位であるページおよび前記所定の書き込み単位よりも大きいデータ消去単位であるブロックによりデータの読み書きが行えるとともに、前記ページのサイズを単位とした分割データおよび当該分割データの格納場所を管理する複数のエントリを有する論理/物理アドレス変換テーブルを備える不揮発性メモリと、データの読み出しおよびデータの書き込みが行えるとともに、前記論理/物理アドレス変換テーブルの一部を一時的に記録する論理/物理アドレス変換テーブルキャッシュ、および、前記分割データを一時的に記録するデータキャッシュを有するキャッシュメモリと、前記不揮発性メモリおよび前記キャッシュメモリそれぞれに対する読出処理および書込処理を行うメモリコントローラとを有する記憶装置であって、前記メモリコントローラは、外部からデータの読み出し要求を受け付け、前記データキャッシュ上に前記読み出し要求データに対応するエントリが無く、かつ、前記データキャッシュ上に空きエントリが無かったならば、前記データキャッシュ上の分割データのうち、対応する前記論理/物理アドレス変換テーブルのエントリが前記論理/物理アドレス変換テーブルキャッシュ上に有るものを優先的に前記不揮発性メモリに退避して前記データキャッシュに空きエントリを作成し、当該空きエントリに当該読み出し要求データを読み出す処理部を備える、ことを特徴とする記憶装置。前記メモリコントローラは、外部からのデータの書き込み要求を受けたとき、前記データキャッシュ上に当該書き込み要求データに対応するエントリが無く、かつ、前記データキャッシュ上に空きエントリが無かったならば、前記データキャッシュ上の分割データのうち、対応する前記論理/物理アドレス変換テーブルのエントリが前記論理/物理アドレス変換テーブルキャッシュ上に有るものを優先的に前記不揮発性メモリに退避して前記データキャッシュに空きエントリを作成し、当該空きエントリに当該書き込み要求データを書き込む、ことを特徴とする請求項1に記載の記憶装置。前記論理/物理アドレス変換テーブルキャッシュは、前記不揮発性メモリの前記所定の書き込み単位である複数の分割変換テーブルに分割されており、前記キャッシュメモリは、前記分割変換テーブルが前記論理/物理アドレス変換テーブルキャッシュに存在するか否かを管理する分割変換テーブル管理情報を有し、前記メモリコントローラは、前記データキャッシュ上の分割データに対応する前記論理/物理アドレス変換テーブルのエントリが前記論理/物理アドレス変換テーブルキャッシュに有るか否かを、前記分割変換テーブル管理情報に基いて判断する、ことを特徴とする請求項1または請求項2に記載の記憶装置。前記メモリコントローラは、選択方式設定レジスタを有し、当該データキャッシュから退避する分割データを選択するとき、前記選択方式設定レジスタの値に基いて、前記データキャッシュ上の分割データのうち、対応する前記論理/物理アドレス変換テーブルのエントリが前記論理/物理アドレス変換テーブルキャッシュ上に有るものを優先的に前記不揮発性メモリに退避するか否かを切り替える、ことを特徴とする請求項1ないし請求項3のいずれか1項に記載の記憶装置。前記キャッシュメモリは更に、テーブルキャッシュ管理情報を有し、前記テーブルキャッシュ管理情報は、前記分割変換テーブルが前記論理/物理アドレス変換テーブルに記憶されている情報と同一か否かを示す第1の更新フラグを含み、前記メモリコントローラは、前記第1の更新フラグに基き、前記論理/物理アドレス変換テーブルに記憶されている情報と同一である分割変換テーブルが有ったならば、当該分割変換テーブルを破棄することにより、前記論理/物理アドレス変換テーブルキャッシュに空きエントリを作成する、ことを特徴とする請求項3または請求項4に記載の記憶装置。前記キャッシュメモリは更に、データキャッシュ管理情報を有し、前記データキャッシュ管理情報は、前記データキャッシュ上の分割データが前記不揮発性メモリに記憶されている分割データと同一か否かを示す第2の更新フラグを含み、前記メモリコントローラは、前記第2の更新フラグに基き、前記不揮発性メモリに記憶されている分割データと同一である前記データキャッシュ内の分割データが有ったならば、当該分割データを破棄することにより、前記データキャッシュに空きエントリを作成する、ことを特徴とする請求項1ないし請求項5のいずれか1項に記載の記憶装置。前記キャッシュメモリは、不揮発性RAMRandomAccessMemoryである、ことを特徴とする請求項1ないし請求項6のいずれか1項に記載の記憶装置。所定の書き込み単位であるページおよび前記所定の書き込み単位よりも大きいデータ消去単位であるブロックによりデータの読み書きが行えるとともに、前記ページのサイズを単位とした分割データおよび当該分割データの格納場所を管理する複数のエントリを有する論理/物理アドレス変換テーブルを備える不揮発性メモリと、データの読み出しおよびデータの書き込みが行えるとともに、前記論理/物理アドレス変換テーブルの一部を一時的に記録する論理/物理アドレス変換テーブルキャッシュ、および、前記分割データを一時的に記録するデータキャッシュを有するキャッシュメモリと、前記不揮発性メモリおよび前記キャッシュメモリそれぞれに対する読出処理および書込処理を行うメモリコントローラとを有する記憶装置を搭載した計算機であって、前記メモリコントローラは、外部からデータの読み出し要求を受け付け、前記データキャッシュ上に前記読み出し要求データに対応するエントリが無く、かつ、前記データキャッシュ上に空きエントリが無かったならば、前記データキャッシュ上の分割データのうち、対応する前記論理/物理アドレス変換テーブルのエントリが前記論理/物理アドレス変換テーブルキャッシュ上に有るものを優先的に前記不揮発性メモリに退避して前記データキャッシュに空きエントリを作成し、当該空きエントリに当該読み出し要求データを読み出す処理部を備える、ことを特徴とする計算機。特許文献1に記載の発明では、ホストCPUから与えられた論理アドレスとフラッシュメモリの物理アドレスを対応させる論理/物理アドレス変換テーブルをフラッシュメモリの冗長領域に格納し、その一部をDRAM上のシステム領域に保持している。しかし、特許文献1に記載の発明は、データを読み書きする際、データに対応する論理/物理アドレス変換テーブルがDRAM上のシステム領域に保持されていないならば、フラッシュメモリとDRAMの間で論理/物理アドレス変換テーブルの読み出しおよび書き込みを行う必要がある。そのため、特許文献1に記載の発明は、データのみを読み書きする場合に比べて処理速度が低下し、フラッシュメモリの消去回数が損なわれる虞がある。そこで、本発明は、キャッシュメモリのデータ退避処理に伴う、論理/物理アドレス変換テーブルの書込回数を削減することを課題とする。前記課題を解決するために、以下のように構成した。すなわち、本発明の請求項1に記載の発明では、所定の書き込み単位であるページおよび前記所定の書き込み単位よりも大きいデータ消去単位であるブロックによりデータの読み書きが行えるとともに、前記ページのサイズを単位とした分割データおよび当該分割データの格納場所を管理する複数のエントリを有する論理/物理アドレス変換テーブルを備える不揮発性メモリと、データの読み出しおよびデータの書き込みが行えるとともに、前記論理/物理アドレス変換テーブルの一部を一時的に記録する論理/物理アドレス変換テーブルキャッシュ、および、前記分割データを一時的に記録するデータキャッシュを有するキャッシュメモリと、前記不揮発性メモリおよび前記キャッシュメモリそれぞれに対する読出処理および書込処理を行うメモリコントローラとを有する記憶装置であって、前記メモリコントローラは、外部からデータの読み出し要求を受け付け、前記データキャッシュ上に前記読み出し要求データに対応するエントリが無く、かつ、前記データキャッシュ上に空きエントリが無かったならば、前記データキャッシュ上の分割データのうち、対応する前記論理/物理アドレス変換テーブルのエントリが前記論理/物理アドレス変換テーブルキャッシュ上に有るものを優先的に前記不揮発性メモリに退避して前記データキャッシュに空きエントリを作成し、当該空きエントリに当該読み出し要求データを読み出す処理部を備える、ことを特徴とする記憶装置とした。その他の手段については、発明を実施するための形態のなかで説明する。本発明によれば、キャッシュメモリのデータ退避処理に伴う、論理/物理アドレス変換テーブルの書込回数を削減することができる。以降、本発明を実施するための形態を、図を参照して詳細に説明する。第1の実施形態の構成図1は、第1の実施形態に於ける計算機を示す概略の構成図である。計算機100は、記憶装置10と、命令処理装置40と、主記憶メモリ50と、入出力制御装置60と、ネットワーク制御装置70と、表示装置80と、データバス90とを備えている。記憶装置10と、命令処理装置40と、主記憶メモリ50と、入出力制御装置60と、ネットワーク制御装置70と、表示装置80とは、相互にデータバス90を介して接続されている。命令処理装置40は、記憶装置10または/および主記憶メモリ50に格納されている命令に基いてデータを処理し、入出力制御装置60と、ネットワーク制御装置70と、表示装置80とを制御するものである。記憶装置10と主記憶メモリ50は、命令処理装置40からの処理に従い、データの書き込みと、書き込んだデータの読み出しとを行うものである。入出力制御装置60は、命令処理装置40がデータバス90を介して外部機器不図示とのデータの入出力を制御する装置である。入出力制御装置60を介してデータを入出力する外部機器は、例えば、キーボード、マウス、外付けの記憶装置10などである。ネットワーク制御装置70は、命令処理装置40がデータバス90を介してネットワーク不図示とのデータの入出力を制御する装置である。表示装置80は、命令処理装置40の制御によってデータの表示を行う装置である。記憶装置10は、I/Fインターフェース制御部11と、メモリコントローラ12と、キャッシュメモリ20と、1つ以上の不揮発性メモリ30とを有している。I/F制御部11は、命令処理装置40とメモリコントローラ12との間に於けるデータの入出力制御を行う。メモリコントローラ12は、キャッシュメモリ20と、不揮発性メモリ30とを制御するものである。メモリコントローラ12は、データキャッシュ制御部13と不揮発性メモリ制御部15とを有している。データキャッシュ制御部13は、命令処理装置40からの命令に従い、データキャッシュ管理情報14を用いて、データキャッシュ21のデータ入出力を制御する。データキャッシュ制御部13は更に、不揮発性メモリ制御部15を制御して、データキャッシュ21と不揮発性メモリ30の間でデータの読み書きを行い、データキャッシュ21から不揮発性メモリ30へ退避するデータを選択する。データキャッシュ管理情報14は、データキャッシュ制御部13がデータキャッシュ21のデータ入出力制御を行う際に、データキャッシュ21内の空き領域空きエントリや格納されているデータの論理アドレスなどの情報を提供する。第1の実施形態のデータキャッシュ管理情報14は、データキャッシュ制御部13の内部に保存されている。しかし、これに限られず、データキャッシュ管理情報14は、キャッシュメモリ20内部に保存されていてもよい。データキャッシュ管理情報14は、後記する図3にて詳細に説明する。不揮発性メモリ制御部15は、データキャッシュ制御部13からの指示によって、不揮発性メモリ30内のデータの読み出しおよび書き込みを行う。また、不揮発性メモリ制御部15は、前記読出処理と前記書込処理に付随して、キャッシュメモリ20内の論理/物理アドレス変換テーブルキャッシュ22の更新処理、または/および、不揮発性メモリ30とキャッシュメモリ20の間で、論理/物理アドレス変換テーブル32の一部を読み書きする処理を行う。不揮発性メモリ30は、データ31、および、論理/物理アドレス変換テーブル32を格納している。第1の実施形態の不揮発性メモリ30は、所定の書き込み単位と、書き込み単位より大きい消去単位とを有し、データを書き換える場合には、書き込みの前に消去動作を必要とする。不揮発性メモリ30は、後記する図2にて詳細に説明する。データ31は、この不揮発性メモリ30が記憶するデータ本体である。論理/物理アドレス変換テーブル32は、データおよび各データの格納場所を管理する複数のエントリを有しており、後記する図4にて詳細に説明する。キャッシュメモリ20には、データキャッシュ21と論理/物理アドレス変換テーブルキャッシュ22、テーブルキャッシュ管理情報23、分割変換テーブル管理情報24を格納する。データキャッシュ21は、命令処理装置40から読み出し/書き込みを指示されたデータを一時的に保持記録するものである。論理/物理アドレス変換テーブルキャッシュ22は、不揮発性メモリ30に保存している論理/物理アドレス変換テーブル32の一部を一時的に保持記録するものである。テーブルキャッシュ管理情報23は、後記する図5にて詳細に説明する。分割変換テーブル管理情報24は、後記する図6にて詳細に説明する。このキャッシュメモリ20は、MRAMMagneticRAMのような不揮発性のメモリであっても、SRAMStaticRAMやDRAMDynamicRAMのような揮発性メモリであってもよい。ただし、不揮発性のメモリを用いる場合には、データ書き換えの際に消去動作を必要としない不揮発性のメモリである必要がある。また、このキャッシュメモリ20はメモリコントローラ12の内部にあってもよい。図2は、第1の実施形態に於ける不揮発性メモリを示す概略の構成図である。不揮発性メモリ30図1は1つ以上の消去単位から構成され、この消去単位をブロック30Bと呼ぶ。このブロック30Bは1つ以上の書き込み単位から構成され、これをページ30Pと呼ぶ。このページ30Pをさらに細かくしたものをセクタ30Sと呼ぶ。記憶装置10に対するデータの読み出しおよび書き込みの最小単位は、このセクタ30Sの単位である。第1の実施形態の不揮発性メモリ30は、ブロック数がLブロック、1ブロック当たりのページ数がMページ、1ページあたりのセクタ数がNセクタである。不揮発性メモリ30図1内の論理/物理アドレス変換テーブル32図4およびデータ31図1は、ページ30Pのサイズを単位に分割して格納されることになる。以降、このページ30Pのサイズを単位に分割された論理/物理アドレス変換テーブル32図1を、分割変換テーブル32p図4と呼ぶ。この分割変換テーブル32pは、後記する図4で詳細に説明する。以降、ページ30Pのサイズを単位に分割されたデータ31を、分割データと呼ぶ。本実施形態の分割変換テーブル32p図4と分割データとは、それぞれページ30Pのサイズを単位に、当該サイズの整数倍に分割して格納されている。分割データと分割変換テーブル32p図4とは、物理ブロック番号と物理ページ番号の組み合わせである物理アドレスに基いて、不揮発性メモリ30図1の読出処理と書込処理とが行われる。図3は、第1の実施形態に於けるデータキャッシュ管理情報を示す概略の構成図である。データキャッシュ制御部13図1は、データキャッシュ21図1を分割データごとに分けて管理し、各分割データにデータキャッシュエントリ番号14aを割り当てている。データキャッシュ制御部13図1は、各データキャッシュエントリ番号14aに対し、論理ページアドレス14bと、有効セクタフラグ14cとを保持している。データキャッシュ管理情報14は、データキャッシュエントリ番号14aと、論理ページアドレス14bと、有効セクタフラグ14cとを有している。データキャッシュエントリ番号14aは、データキャッシュ21図1を分割データに分けて管理するための番号であり、本実施形態ではCd個のエントリを有している。論理ページアドレス14bは、命令処理装置40図1が指定した分割データの論理アドレスを、セクタ30S図2単位からページ30P図2単位に変換したものである。当該変換は、1ページあたりのセクタ数N図2から、セクタ数Nを示す下位のビット数Nを計算し、命令処理装置40図1が指定した論理アドレスの下位Nビットを切り捨てることで行われる。例えば、セクタ数N=16とすると、下位4ビットがセクタ数Nを示す。このとき、命令処理装置40図1が指定した論理アドレスの下位4ビットを切り捨てた値が、論理ページアドレス14bとなる。有効セクタフラグ14cは、該当するデータキャッシュエントリ番号14aに格納されている分割データをセクタ30S図2単位で見た場合に、どのセクタ部分が有効であるかを示す情報である。有効であるセクタは1で示される。無効であるセクタは0で示される。データキャッシュ管理情報14は更に、分割データにアクセスされた時刻を示すアクセス時刻欄不図示を有している。このアクセス時刻欄により、いずれの分割データが、もっとも古くにアクセスされたかを判断可能である。図4は、第1の実施形態に於ける論理/物理アドレス変換テーブルを示す概略の構成図である。論理/物理アドレス変換テーブル32は、論理ページアドレス32bに対応する分割データの格納先の物理アドレス32cdを管理するテーブルである。論理/物理アドレス変換テーブル32は、テーブル管理番号32aと、論理ページアドレス32bと、物理アドレス32cdとを有している。物理アドレス32cdは、物理ブロック番号32cと物理ページ番号32dの組み合わせによって表わされる。テーブル管理番号32aは、論理/物理アドレス変換テーブル32をページ30Pのサイズに分けて管理するための番号であり、本実施形態ではT個の分割変換テーブル32p-0~32p-T-1を管理する番号が格納されている。論理ページアドレス32bは、命令処理装置40図1が指定した論理アドレスをデータキャッシュ管理情報14図3に於ける論理ページアドレス14b図3と同様の方法で変換したものである。論理ページアドレス32bには、当該エントリに係る分割データの論理ページのアドレスを示す情報が格納されている。物理アドレス32cdには、当該エントリに係る分割データの物理アドレスを示す情報が格納されている。テーブル管理番号32aが同一のエントリ、かつ、図の右側に括弧で示した部分は、分割変換テーブル32p-0~32p-T-1である。以下、それぞれの分割変換テーブル32p-0~32p-T-1を区別しない場合には、単に、分割変換テーブル32pという。分割変換テーブル32pのサイズは、ページ30P図2のサイズと同一である。論理/物理アドレス変換テーブル32は、分割変換テーブル32pの単位で退避処理と読出処理とが行われる。テーブル管理番号32aは、論理/物理アドレス変換テーブル32を分割変換テーブル32pごとに区切って管理するための番号である。例えば、論理/物理アドレス変換テーブル32の1行分の情報量は4バイトであり、ページ30P図2に格納できる情報量が4キロバイトとする。このとき、ページ30P図2には、論理/物理アドレス変換テーブル32の1024エントリ分の情報が格納できる。この場合には、論理ページアドレス32bが0~1023の部分を1つの分割変換テーブル32p-0とし、この分割変換テーブル32pにテーブル管理番号32aとして0を割り振る。同様に、論理ページアドレス32bが1024~2047の部分を1つの分割変換テーブル32p-1とし、この分割変換テーブル32pにテーブル管理番号32aとして1を割り振る。このように、不揮発性メモリ30図1および論理/物理アドレス変換テーブルキャッシュ22図1に於ける論理/物理アドレス変換テーブル32の管理は、ページ30P図2単位に分割した分割変換テーブル32pと、各分割変換テーブル32pに割り振ったテーブル管理番号32aによって行う。図4に示す論理/物理アドレス変換テーブル32では、論理ページアドレス32bが昇順で並んでいる。しかし実際に論理/物理アドレス変換テーブル32は、分割変換テーブル32pごとに保存されるため、このようなきれいな並びとは限らない。同様に、論理/物理アドレス変換テーブルキャッシュ22図1は、論理/物理アドレス変換テーブル32と論理/物理アドレス変換テーブルキャッシュ22図1との間でテーブル情報の入れ替えが発生する。そのため、論理/物理アドレス変換テーブルキャッシュ22図1の論理ページアドレス32bは、このようなきれいな並びとは限らない。図5は、第1の実施形態に於けるテーブルキャッシュ管理情報を示す概略の構成図である。テーブルキャッシュ管理情報23は、テーブルキャッシュエントリ番号23aと、有効フラグ23bと、テーブル管理番号23cとを備えている。テーブルキャッシュエントリ番号23aには、テーブルキャッシュ管理情報23の各エントリを識別するエントリ番号が格納されている。テーブルキャッシュ管理情報23のエントリ数はCt個である。テーブルキャッシュエントリ番号23aは、後記するテーブルキャッシュエントリ番号24dと同一の意味を有する情報が格納されている。有効フラグ23bには、当該エントリに対応する分割変換テーブル32p図4が有効であるか否かを示す情報が格納されている。この値が1のとき、当該エントリに対応する分割変換テーブル32p図4は有効である。この値が0のとき、当該エントリに対応する分割変換テーブル32p図4は無効空きである。テーブル管理番号23cは、当該エントリに対応する分割変換テーブル32p図4に割り振られたテーブル管理番号32aと同一の情報が格納されている。テーブルキャッシュ管理情報23は更に、分割変換テーブル32p図4にアクセスされた時刻を示すアクセス時刻欄不図示を有している。このアクセス時刻欄を参照することにより、もっとも古くにアクセスされた分割変換テーブル32p図4を判断可能である。図6は、第1の実施形態に於ける分割変換テーブル管理情報を示す概略の構成図である。分割変換テーブル管理情報24は、各分割変換テーブル32p図4をテーブル管理番号24aによって管理している。分割変換テーブル管理情報24は、各テーブル管理番号24aに対し、保存フラグ24b、キャッシュ有無フラグ24c、テーブルキャッシュエントリ番号24d、物理アドレス24efの情報を保持している。更に物理アドレス24efは、物理ブロック番号24eの情報と物理ページ番号24fの情報とを有している。本実施形態のテーブル管理番号24aは、0からT-1までの値を取り得ることが示されている。保存フラグ24bは、対象の分割変換テーブル32p図4が不揮発性メモリ30図1内に保存されているか否かを示す情報である。対象の分割変換テーブル32p図4が既に不揮発性メモリ30図1内に保存されている場合には1が格納され、保存されていない場合には0が格納される。キャッシュ有無フラグ24cは、対象の分割変換テーブル32p図4が、論理/物理アドレス変換テーブルキャッシュ22図1に保持されているか否かを示す情報である。キャッシュ有無フラグ24cは、当該テーブル管理番号24aが示す分割変換テーブル32p図1が論理/物理アドレス変換テーブルキャッシュ22図1に保持されている場合は1が格納され、論理/物理アドレス変換テーブルキャッシュ22図1に保持されていない場合には0が格納される。このキャッシュ有無フラグ24cにより、論理/物理アドレス変換テーブルキャッシュ22図1内部の情報を検索しなくても、対象の分割変換テーブル32p図4が論理/物理アドレス変換テーブルキャッシュ22図1に存在するか否かを、高速に判断することができる。テーブルキャッシュエントリ番号24dは、対象の分割変換テーブル32p図4の論理/物理アドレス変換テーブルキャッシュ22図1上での保存先を示す情報である。テーブルキャッシュエントリ番号24dに基いて、テーブルキャッシュ管理情報23のテーブルキャッシュエントリ番号23a図5を検索することにより、有効フラグ23b図5とテーブル管理番号23c図5とを参照することができる。物理アドレス24efである物理ブロック番号24eと物理ページ番号24fとは、分割変換テーブル32p図4の不揮発性メモリ30図1上での保存先を示す情報である。第1の実施形態の動作データ読出処理図7は、第1の実施形態に於けるデータ読出処理を示すフローチャートである。命令処理装置40図1から記憶装置10図1にデータ読み出し要求が入力されると、記憶装置10図1は、データ読出処理を開始する。データ読出処理を開始すると、ステップS10に於いて、記憶装置10のメモリコントローラ12図1は、I/F制御部11図1を介して、読出セクタの論理アドレスとセクタサイズを受け付ける。ステップS11に於いて、記憶装置10のメモリコントローラ12図1は、受け付けた論理アドレスを論理ページアドレスに変換して、データキャッシュ管理情報14の論理ページアドレス14b図3を検索する。ステップS12に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ管理情報14図3内に、変換した論理ページアドレスに該当する論理ページアドレス14b図3を有するエントリが有るか否かを判断する。記憶装置10のメモリコントローラ12図1は、当該判断条件が成立しないと判断したならばNo、ステップS13の処理を行い、当該判断条件が成立すると判断したならばYes、ステップS16の処理を行う。ステップS13に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ管理情報14図3に基き、データキャッシュ21図1の中に空きエントリがあるか否かを判断する。すなわち、記憶装置10のメモリコントローラ12図1は、データキャッシュ管理情報14の有効セクタフラグ14c図3がすべて0であったならば、データキャッシュ21図1内の当該有効セクタフラグ14c図3に係るエントリが空いていると判断する。記憶装置10のメモリコントローラ12図1は、当該判断条件が成立すると判断したならばYes、ステップS17の処理を行い、当該判断条件が成立しないと判断したならばNo、ステップS14の処理を行う。ステップS14に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ21図1から不揮発性メモリ30図1へのデータ退避処理を行う。ステップS14のデータ退避処理は、後記する図8で詳細に説明する。ステップS15に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ21図1のデータ退避部分を空きエントリに設定し、ステップS17の処理を行う。ステップS16に於いて、記憶装置10のメモリコントローラ12図1は、ステップS12で抽出した該当エントリの読出セクタ部分の有効セクタフラグ14c図3が1であるか否かを判断する。記憶装置10のメモリコントローラ12図1は、当該判断条件が成立しないと判断したならばNo、ステップS17の処理を行い、当該判断条件が成立すると判断したならばYes、該当エントリに係るデータを読出セクタとしてステップS18の処理を行う。ステップS17に於いて、記憶装置10のメモリコントローラ12図1は、不揮発性メモリ30図1からデータキャッシュ21図1への、該当エントリまたは空きエントリへのデータ読出処理を行う。ステップS17のデータ読出処理は、後記する図10で詳細に説明する。ステップS18に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ21図1から命令処理装置40図1に読出セクタを転送し、図7の処理を終了する。以上がデータ読み出し時の処理である。図8は、第1の実施形態に於ける不揮発性メモリへのデータ退避処理を示すフローチャートである。ステップS20に於いて、記憶装置10のメモリコントローラ12図1は、退避対象データの選択処理を行う。ステップS20の退避対象データの選択処理は、後記する図9で詳細に説明する。ステップS21に於いて、記憶装置10のメモリコントローラ12図1は、選択した退避対象データに対応するデータキャッシュ管理情報14の有効セクタフラグ14c図3が全て1であるか否かを確認する。記憶装置10のメモリコントローラ12図1は、当該判断条件が成立すると判断したならばYes、ステップS24の処理を行い、当該判断条件が成立しないと判断したならばNo、ステップS22の処理を行う。ステップS22に於いて、記憶装置10のメモリコントローラ12図1は、退避対象データに係る不揮発性メモリ30図1からデータキャッシュ21図1へのデータ読出処理を行う。この読出処理は、データキャッシュ21図1と不揮発性メモリ30図1とが整合していないデータキャッシュ管理情報14の有効セクタフラグ14c図3が0のセクタに、不揮発性メモリ30のデータ31図1に格納されている該当部分のセクタデータを読み出し、全ての有効セクタフラグ14c図3を1にするために行う。ステップS22の不揮発性メモリ30図1からデータキャッシュ21図1へのデータ読出処理は、後記する図10で詳細に説明する。ステップS23に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ21図1上の退避対象データのデータキャッシュ管理情報14の有効セクタフラグ14c図3が0の部分に、データ読出処理で取得したデータを書き込む。この処理により、データキャッシュ管理情報14の有効セクタフラグ14c図3は全て1となる。ステップS24に於いて、記憶装置10のメモリコントローラ12図1は、退避対象データを、不揮発性メモリ30図1の空きページ30P図2に書き込む。ステップS25に於いて、記憶装置10のメモリコントローラ12図1は、退避対象データに対応するデータキャッシュ管理情報14の有効セクタフラグ14c図3を全て0に設定し、退避対象データが格納されていた部分を空きエントリに設定する。ステップS26に於いて、記憶装置10のメモリコントローラ12図1は、当該退避対象データに対応する論理/物理アドレス変換テーブル32図4のエントリ更新処理を行う。ステップS26の論理/物理アドレス変換テーブル32図4のエントリ更新処理は、後記する図12で詳細に説明する。記憶装置10のメモリコントローラ12図1は、ステップS26の処理が終了すると、図8の処理を終了する。図9は、第1の実施形態に於ける退避対象データの選択処理を示すフローチャートである。処理を開始すると、ステップS31に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ21図1上の分割データであって、対応する論理/物理アドレス変換テーブル32図4のエントリが論理/物理アドレス変換テーブルキャッシュ22図1に在るものを全て抽出する。すなわち、記憶装置10のメモリコントローラ12図1は、分割データの論理ページアドレスで論理/物理アドレス変換テーブルキャッシュ22図1の論理ページアドレス32b図4を検索して、対応するテーブル管理番号32a図4を取得し、取得したテーブル管理番号32aで分割変換テーブル管理情報24のテーブル管理番号24a図6を検索して、対応するキャッシュ有無フラグ24c図6が1であるか否かを判断して抽出する。ステップS32に於いて、記憶装置10のメモリコントローラ12図1は、退避対象の分割データの抽出個数を判断する。記憶装置10のメモリコントローラ12図1は、抽出個数が0のとき、ステップS33の処理を行い、抽出個数が1のとき、ステップS34の処理を行い、抽出個数が2以上のとき、ステップS35の処理を行う。ステップS33に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ21図1上の分割データのデータキャッシュ管理情報14のアクセス時刻欄不図示によって、アクセスされた時間が最も古い分割データを退避対象として選択する。ステップS34に於いて、記憶装置10のメモリコントローラ12図1は、抽出した分割データを退避対象に決定する。ステップS35に於いて、記憶装置10のメモリコントローラ12図1は、退避対象の分割データの候補が複数見つかった場合には、抽出した分割データのデータキャッシュ管理情報14のアクセス時刻欄不図示によって、アクセスされた時間が最も古い分割データを退避対象として選択する。すなわち、記憶装置10のメモリコントローラ12図1は、外部からデータの読み出し要求を受けたとき、データキャッシュ21を管理するデータキャッシュ管理情報14に読み出し要求データに該当するエントリが無く、かつ、データキャッシュ管理情報14に空きエントリが無かったならば、データキャッシュ21上のデータのうち、対応する論理/物理アドレス変換テーブル32のエントリが、論理/物理アドレス変換テーブルキャッシュ22に有るものを優先的に不揮発性メモリ30に退避して空きエントリを作成している。第1の実施形態の記憶装置10のメモリコントローラ12図1は、ステップS35に於いて、既存のLRULeastRecentlyUsedアルゴリズムに基き、抽出した分割データのうち、アクセスされた時間が最も古い分割データに係るエントリを退避対象に決定している。しかし、これに限られず、記憶装置10のメモリコントローラ12図1は、既存の他のエントリ選択アルゴリズム、例えばFIFOFirstInFirstOutなどによって退避対象の分割データを決定してもよい。図10は、第1の実施形態に於ける不揮発性メモリからのデータ読出処理を示すフローチャートである。ステップS40に於いて、記憶装置10のメモリコントローラ12図1は、読出対象データの論理ページアドレスから、テーブル管理番号を算出する。すなわち、記憶装置10のメモリコントローラ12図1は、読出対象データ分割データの論理ページアドレスで論理/物理アドレス変換テーブルキャッシュ22図1の論理ページアドレス32b図4を検索して、対応するテーブル管理番号32a図4を取得する。ステップS41に於いて、記憶装置10のメモリコントローラ12図1は、テーブル管理番号32a図4で分割変換テーブル管理情報24のテーブル管理番号24a図6を検索し、対応するキャッシュ有無フラグ24c図6が1であるか否かを判断する。キャッシュ有無フラグ24c図6が1ならば、対応する分割変換テーブル32p図4が論理/物理アドレス変換テーブルキャッシュ22図1内にあることを示している。記憶装置10のメモリコントローラ12図1は、当該判断条件が成立すると判断したならばYes、ステップS46の処理を行い、当該判断条件が成立しないと判断したならばNo、ステップS42の処理を行う。ステップS42に於いて、記憶装置10のメモリコントローラ12図1は、テーブルキャッシュ管理情報23の有効フラグ23b図5が0のエントリが有るか否かを判断することにより、論理/物理アドレス変換テーブルキャッシュ22図1に空きエントリが有るか否かを判断する。すなわち、記憶装置10のメモリコントローラ12図1は、読出対象データに対応するテーブルキャッシュ管理情報23の有効フラグ23b図5に基き、無効となっているテーブルキャッシュエントリ番号23a図5があるか否かを判断する。記憶装置10のメモリコントローラ12図1は、当該判断条件が成立すると判断したならばYes、ステップS45の処理を行い、当該判断条件が成立しないと判断したならばNo、ステップS43の処理を行う。ステップS43に於いて、記憶装置10のメモリコントローラ12図1は、分割変換テーブル32p図4の選択/退避処理を行う。ステップS43の分割変換テーブル32p図4の選択/退避処理は、後記する図11で詳細に説明する。ステップS44に於いて、記憶装置10のメモリコントローラ12図1は、論理/物理アドレス変換テーブルキャッシュ22図1上に於ける退避した分割変換テーブル32p図4の部分を、論理/物理アドレス変換テーブル32図4の空きエントリに設定する。すなわち、記憶装置10のメモリコントローラ12図1は、退避部分に対応する分割変換テーブル管理情報24の保存フラグ24b図6を1に書き換え、キャッシュ有無フラグ24c図6を0に書き換え、退避部分に対応する分割変換テーブル管理情報24のテーブルキャッシュエントリ番号24d図6で、テーブルキャッシュ管理情報23のテーブルキャッシュエントリ番号23a図5を検索し、対応する有効フラグ23b図5を0に書き換える。ステップS44の処理により、分割変換テーブル32p図4を格納していたテーブルキャッシュ管理情報23のテーブルキャッシュエントリ番号23a図5の領域は、空きエントリに設定される。ステップS45に於いて、記憶装置10のメモリコントローラ12図1は、論理/物理アドレス変換テーブル32図4の空きエントリに、読出対象データのエントリを含む分割変換テーブル32p図4を、不揮発性メモリ30図1から読出して格納する。この空きエントリは、ステップS42で検索した空きエントリ、または、ステップS44で設定した空きエントリである。読出対象データのエントリを含む分割変換テーブル32p図4を空きエントリに格納した後、記憶装置10のメモリコントローラ12図1は、読出対象データを格納したエントリに対応するテーブルキャッシュ管理情報23の有効フラグ23b図5を1に書き換え、テーブル管理番号23c図5を分割変換テーブル32pのテーブル管理番号32a図4で更新する。また、記憶装置10のメモリコントローラ12図1は、読み出した分割変換テーブル32pのテーブル管理番号32a図4で分割変換テーブル管理情報24のテーブル管理番号24a図6を検索し、対応するキャッシュ有無フラグ24c図6を1に変更する。同様に、記憶装置10のメモリコントローラ12図1は、分割変換テーブル管理情報24のテーブルキャッシュエントリ番号24d図6を、テーブルキャッシュ管理情報23のテーブルキャッシュエントリ番号23a図5で更新する。ステップS46に於いて、記憶装置10のメモリコントローラ12図1は、読出対象データの論理ページアドレスで、論理/物理アドレス変換テーブルキャッシュ22図1内の分割変換テーブル32pの論理ページアドレス32bを検索し、対応する物理アドレス32cdを取得する。更に、記憶装置10のデータキャッシュ制御部13は、取得した物理アドレス32cdによって、不揮発性メモリ30から分割データを読み出し、データキャッシュ21に格納する。その後、図10の処理を終了する。ステップS46で分割データをデータキャッシュ21に格納する際、ステップS12の判断がYesであり、読出対象データの論理ページアドレスに対応するデータキャッシュ管理情報14のデータキャッシュエントリ番号14a図3があると判断した場合には、そのエントリ部分に分割データを格納する。ただし、格納先エントリの有効セクタフラグ14cが1の部分には新しい分割データが入っている。そのため、この部分には読出対象データを格納せず、有効セクタフラグ14cが0の領域にのみ読出対象データを格納する。ステップS12の判断がNoであり、読出対象データの論理ページアドレスに対応するデータキャッシュ管理情報14のデータキャッシュエントリ番号14a図3が存在しなかった場合には、ステップS13もしくはステップS15で設定した空きエントリに読出対象データを格納する。図11は、第1の実施形態に於ける分割変換テーブルの選択/退避処理を示すフローチャートである。処理を開始すると、ステップS52に於いて、記憶装置10のメモリコントローラ12図1は、論理/物理アドレス変換テーブルキャッシュ22図1上の分割変換テーブル32p図4のうち、アクセスされた時間が最も古いものを、退避対象の分割変換テーブル32p図4に選択する。更に、記憶装置10のメモリコントローラ12図1は、退避対象である分割変換テーブル32pに係るテーブル管理番号32a図4で、分割変換テーブル管理情報24のテーブル管理番号24a図6を検索し、対応するテーブルキャッシュエントリ番号24dを取得する。しかし、これに限られず、記憶装置10のメモリコントローラ12図1は、他のエントリ選択アルゴリズム、例えばFIFOなどを用いて、退避対象エントリを決定してもよい。ステップS53に於いて、記憶装置10のメモリコントローラ12図1は、選択した分割変換テーブル32p図4を、不揮発性メモリ30図1に書き込み退避し、当該書込先アドレスを分割変換テーブル管理情報24の物理アドレス24ef図6に設定し、図11の処理を終了する。図12は、第1の実施形態に於ける論理/物理アドレス変換テーブルのエントリ更新処理を示すフローチャートである。ステップS60に於いて、記憶装置10のメモリコントローラ12図1は、退避対象データの論理ページアドレス32b図4から対応するテーブル管理番号32a図4を取得し、取得したテーブル管理番号32aに対応する分割変換テーブル管理情報24のテーブル管理番号24a図6を検索する。ステップS61に於いて、記憶装置10のメモリコントローラ12図1は、検索したテーブル管理番号24a図6に対応するキャッシュ有無フラグ24c図6が1であるか否かを判定する。すなわち、記憶装置10のメモリコントローラ12図1は、退避対象データのエントリを含む分割変換テーブル32p図4が、論理/物理アドレス変換テーブルキャッシュ22図1に有るか否かを判定する。記憶装置10のメモリコントローラ12図1は、当該判断条件が成立しないと判断したならばNo、ステップS62の処理を行い、当該判断条件が成立すると判断したならばYes、ステップS68の処理を行う。ステップS62に於いて、記憶装置10のメモリコントローラ12図1は、テーブルキャッシュ管理情報23の有効フラグ23b図5が0のエントリが有るか否かを判断する。すなわち、記憶装置10のメモリコントローラ12図1は、論理/物理アドレス変換テーブルキャッシュ22図1に空きエントリが有るか否かを判断する。記憶装置10のメモリコントローラ12図1は、当該判断条件が成立しないと判断したならばNo、ステップS63の処理を行い、当該判断条件が成立すると判断したならばYes、ステップS65の処理を行う。ステップS63に於いて、記憶装置10のメモリコントローラ12図1は、分割変換テーブル32p図4の選択/退避処理図11を行う。ステップS64に於いて、記憶装置10のメモリコントローラ12図1は、論理/物理アドレス変換テーブルキャッシュ22図1上に於ける退避した分割変換テーブル32p図4の部分を、論理/物理アドレス変換テーブル32図4の空きエントリに設定する。ステップS65に於いて、記憶装置10のメモリコントローラ12図1は、退避対象データに対応する分割変換テーブル32p図4に係る保存フラグ24b図6が1であるか否かを判断する。記憶装置10のメモリコントローラ12図1は、当該判断条件が成立しないと判断したならばNo、ステップS66の処理を行い、当該判断条件が成立すると判断したならばYes、ステップS67の処理を行う。ステップS66に於いて、記憶装置10のメモリコントローラ12図1は、論理/物理アドレス変換テーブルキャッシュ22図1の空きエントリに、新しい分割変換テーブル32p図4を作成する。すなわち、記憶装置10のメモリコントローラ12図1は、退避した分割データの論理ページアドレスで、分割変換テーブル32p図4の論理ページアドレス32bを検索し、対応する物理アドレス32cdに、退避した分割データの書込先アドレスを設定する。新しい分割変換テーブル32p図4の作成後、記憶装置10のメモリコントローラ12図1は、ステップS62またはステップS64で設定した空きエントリのテーブルキャッシュエントリ番号23a図5を検索し、対応する有効フラグ23b図5を1に書き換えると共にテーブル管理番号23c図5を更新する。記憶装置10のメモリコントローラ12図1は、作成した分割変換テーブル32pに対応するテーブル管理番号32aで、分割変換テーブル管理情報24のテーブル管理番号24a図6を検索し、対応するキャッシュ有無フラグ24c図6を1に変更し、テーブルキャッシュエントリ番号24d図6を、テーブルキャッシュエントリ番号23a図5の値に設定する。ステップS66の処理を終了すると、記憶装置10のメモリコントローラ12図1は、図12の処理を終了する。ステップS67に於いて、記憶装置10のメモリコントローラ12図1は、論理/物理アドレス変換テーブル32図4の空きエントリに、不揮発性メモリ30図1から退避対象データのエントリを含む分割変換テーブル32p図4を読み出す。ステップS68に於いて、記憶装置10のメモリコントローラ12図1は、退避対象データのエントリを更新し、図12の処理を終了する。データ書込処理図13は、第1の実施形態に於けるデータ書込処理を示すフローチャートである。命令処理装置40図1より記憶装置10図1にデータ書き込み要求が入力されると、記憶装置10図1は、データ書込処理を開始する。データ書込処理を開始すると、ステップS70に於いて、記憶装置10のメモリコントローラ12図1は、命令処理装置40図1よりI/F制御部11図1を介して、書込セクタの論理アドレスとセクタサイズと、書込要求データとを受け付ける。ステップS71に於いて、記憶装置10のメモリコントローラ12図1は、書込セクタの論理アドレスを論理ページアドレスに変換して、データキャッシュ管理情報14の論理ページアドレス14b図3を検索する。ステップS72に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ管理情報14図3内に、書込セクタの論理ページアドレスに該当する論理ページアドレス14b図3を有するエントリが有るか否かを判断する。記憶装置10のメモリコントローラ12図1は、当該判断条件が成立しないと判断したならばNo、ステップS73の処理を行い、当該判断条件が成立すると判断したならばYes、ステップS76の処理を行う。ステップS73に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ管理情報14図3に基き、データキャッシュ21図1に空きエントリが有るか否かを判断する。すなわち、記憶装置10のメモリコントローラ12図1は、データキャッシュ管理情報14の有効セクタフラグ14c図3が全て0であったならば、データキャッシュ21図1内の当該有効セクタフラグ14c図3に係るエントリが空いていると判断する。記憶装置10のメモリコントローラ12図1は、当該判断条件が成立しないと判断したならばNo、ステップS74の処理を行い、当該判断条件が成立すると判断したならばYes、ステップS76の処理を行う。ステップS74に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ21図1から不揮発性メモリ30図1へのデータ退避処理を行う。ステップS74のデータ退避処理図8は、ステップS14のデータ退避処理と同様である。ステップS75に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ21図1のデータ退避部分を空きエントリに設定し、ステップS76の処理を行う。ステップS76に於いて、記憶装置10のメモリコントローラ12図1は、命令処理装置40図1から受け付けた書込要求データを、データキャッシュ21図1の該当エントリまたは空きエントリに格納する。書込要求データの格納後、記憶装置10のメモリコントローラ12図1は、書込要求データに対応する有効セクタフラグ14c図3のうち、書き込んだ領域に対応する部分を1に変更する。例えば、記憶装置10のメモリコントローラ12図1は、1ページ分のデータを格納したならば、有効セクタフラグ14c図3をすべて1に変更し、1セクタのみデータを格納したならば、有効セクタフラグ14c図3の格納したセクタ部分の1ビットのみを1に変更する。ステップS77に於いて、記憶装置10のメモリコントローラ12図1は、I/F制御部11図1を介して、命令処理装置40図1に、データ書き込み完了の応答を報告し、図13の処理を終了する。電源OFF時の処理図14は、第1の実施形態に於ける電源OFF時の処理を示すフローチャートである。例えば記憶装置10図1の電源スイッチをOFFすることによって、電源OFF時の処理が開始する。当該処理は、電源OFFによってキャッシュメモリ20図1上のデータが失われるため、不揮発性メモリ30図1内にデータを退避して保護することを目的としている。電源OFF時の処理を開始すると、ステップS80に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ21上の有効な分割データのうち、対応するデータ更新フラグ14dが1であるものを、すべて不揮発性メモリ30に書き込む退避する。すなわち、記憶装置10のメモリコントローラ12図1は、データキャッシュ管理情報14の有効セクタフラグ14c図3がすべて0ではないエントリに対応する分割データを、不揮発性メモリ30図1に書き込む退避する。ステップS81に於いて、記憶装置10のメモリコントローラ12図1は、論理/物理アドレス変換テーブルキャッシュ22図1に格納されているすべての分割変換テーブル32p図4を、不揮発性メモリ30図1に書き込む退避する。ステップS81の処理が終了すると、記憶装置10のデータキャッシュ制御部13は、図14の処理を終了する。具体例次に、具体例を用いて、第1の実施形態の動作を説明する。この具体例では、データキャッシュ21図1のエントリ数を3、論理/物理アドレス変換テーブルキャッシュ22図1のエントリ数を2としている。更に、不揮発性メモリ30図1の1ページあたりのセクタ数を8としている。図15は、第1の実施形態に於けるデータキャッシュ管理情報とテーブルキャッシュ管理情報の例を示す図である。図15a-1は、具体例の初期状態に於けるデータキャッシュ管理情報14を示している。図15a-2は、具体例の初期状態に於けるテーブルキャッシュ管理情報23を示している。データキャッシュ21図1には、論理ページアドレス14bがD0,A1,C0である分割データエントリが、それぞれ格納されている。論理/物理アドレス変換テーブルキャッシュ22図1には、テーブル管理番号23cがAの分割変換テーブル32pと、テーブル管理番号23cがBの分割変換テーブル32pとが格納されている。初期状態であるステップS70図13に於いて、書き込み要求と共に、命令処理装置40図1から論理ページアドレスがB1であるデータが8セクタ分入力された場合を例とする。データキャッシュ管理情報14には、論理ページアドレス14bがB1であるエントリが無く、かつ、空きエントリも無い。ステップS72図13に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ管理情報14には、論理ページアドレス14bがB1であるエントリが無いことによりNoと判断し、ステップS73図13の処理を行う。ステップS73図13に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ管理情報14には、空きエントリが無いことによりNoと判断し、ステップS74図13の処理を行う。ステップS74図13に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ21図1から不揮発性メモリ30図1へのデータ退避処理図8を呼び出し、データキャッシュエントリ番号14a=1のエントリに対応するデータキャッシュ21図1の分割データの部分を、不揮発性メモリ30図1の空きページに書き込む退避する。ステップS75図13に於いて、記憶装置10のメモリコントローラ12図1は、データキャッシュ21図1の退避部分を空きエントリに設定する。図15b-1は、ステップS75図13に於けるデータキャッシュ管理情報14を示している。図15b-2は、ステップS75図13に於けるテーブルキャッシュ管理情報23を示している。不揮発性メモリ30へのデータ退避処理図8によって、データキャッシ管理情報14には、データキャッシュエントリ番号14a=1のエントリが空いている。ここに、命令処理装置40図1から送られた書込データを格納する。図15c-1は、ステップS77図13の処理後のデータキャッシュ管理情報14を示している。図15c-2は、ステップS77図13の処理後のテーブルキャッシュ管理情報23を示している。図16は、第1の実施形態に於ける分割変換テーブルの例を示す図である。図16aは、具体例の初期状態に於けるテーブル管理番号32aがAの分割変換テーブル32pの内容を示したものである。ここで、テーブル管理番号Aの分割変換テーブル32pは、論理ページアドレスA0から論理ページアドレスA1023までの論理/物理アドレス変換テーブル32の情報を有している。図16bは、具体例の更新後に於けるテーブル管理番号32aがAの分割変換テーブル32pの内容を示したものである。論理ページアドレス32bがA1であるデータの物理アドレス32cdが更新されている。既存のエントリ選択アルゴリズムを用い、論理ページアドレスD0のエントリを退避対象エントリにした場合を考える。書込対象データの論理ページアドレスに対応する分割変換テーブル32pは、論理/物理アドレス変換テーブルキャッシュ22図1には存在せず、論理/物理アドレス変換テーブルキャッシュ22図1に空きエントリは存在しない。そのため、不揮発性メモリ30図1への分割変換テーブル32p図16の書き込み退避が発生する。その結果、不揮発性メモリ30図1の消去回数を消耗することになる。第1の実施形態の記憶装置10図1によれば、このような不揮発性メモリ30図1の消去回数の消耗を防止することができる。第1の実施形態の効果以上説明した第1の実施形態では、次のAのような効果がある。A記憶装置10は、データキャッシュ21上の分割データを退避する際、退避する当該分割データに係る論理/物理アドレス変換テーブル32のエントリが、論理/物理アドレス変換テーブルキャッシュ22に格納されているものを優先的に退避している。これにより、論理/物理アドレス変換テーブルキャッシュ22の退避処理書込と読出処理の回数を減らし、外部装置によるデータの読み込みとデータの書き込みを高速化し、不揮発性メモリ30の消去回数の消耗を防止して寿命を延ばすことができる。第2の実施形態の構成図17は、第2の実施形態に於ける計算機を示す概略の構成図である。第1の実施形態の計算機100図1と同一の要素には同一の符号を付与している。第2の実施形態の記憶装置10Aは、第1の実施形態の記憶装置10のメモリコントローラ12図1とは異なるメモリコントローラ12Aを有している他は、第1の実施形態の記憶装置10図1と同様に構成されている。第2の実施形態のメモリコントローラ12Aは、第1の実施形態のメモリコントローラ12図1と同様の構成に加えて更に、選択方式設定レジスタ16を有している。選択方式設定レジスタ16は、不揮発性メモリ30への退避対象データを選択する際に、その選択アルゴリズムを切り替えるものである。選択方式設定レジスタ16の値は、製造時にのみ設定が可能なようにしてもよく、任意に外部から変更できるようにしてもよい。外部からの変更方法としては、例えば命令処理装置40から変更指示を与えてもよく、記憶装置10に搭載しているスイッチによって切り替えるようにしてもよい。第2の実施形態に於いて選択方式設定レジスタ16は、メモリコントローラ12の内部に設けられたレジスタである。しかし、これに限られず、選択方式設定レジスタ16は、メモリコントローラ12の外部であってもよく、更に、スイッチやピンなどであってもよい。第2の実施形態の動作第2の実施形態のデータ読出処理は、第1の実施形態のデータ読出処理図7と同様である。第2の実施形態の不揮発性メモリ30図17へのデータ退避処理は、第1の実施形態の不揮発性メモリ30図1へのデータ退避処理図8と同様である。図18は、第2の実施形態に於ける退避対象データの選択処理を示すフローチャートである。第1の実施形態の退避対象データの選択処理図9と同一の要素には同一の符号を付与している。退避対象データの選択処理を開始すると、記憶装置10Aのメモリコントローラ12A図17は、選択方式設定レジスタ16図17が1であるか否かを判断する。記憶装置10Aのメモリコントローラ12A図17は、当該判断条件が成立すると判断したならばYes、ステップS33の処理を行い、当該判断条件が成立しないと判断したならばNo、ステップS31の処理を行う。ステップS31~S35の処理は、第1の実施形態の退避対象データの選択処理図9と同一である。この第2の実施形態に於ける退避対象データの選択処理により、記憶装置10Aのメモリコントローラ12A図17は、選択方式設定レジスタ16図17の設定により、データキャッシュ21図17上の分割データを、第1の実施形態のアルゴリズムを用いるか否かを選択し、従来のLRUアルゴリズムなどを用いて退避させることが可能となる。第2の実施形態の不揮発性メモリ30図17からのデータ読出処理は、第1の実施形態の不揮発性メモリ30図1からのデータ読出処理図10と同様である。第2の実施形態の分割変換テーブル32p図4の選択/退避処理は、第1の実施形態の分割変換テーブル32p図4の選択/退避処理図11と同様である。第2の実施形態の論理/物理アドレス変換テーブル32図4のエントリ更新処理は、第1の実施形態の論理/物理アドレス変換テーブル32図4のエントリ更新処理図12と同様である。第2の実施形態のデータ書込処理は、第1の実施形態のデータ書込処理図13と同様である。第2の実施形態の電源OFF時の処理は、第1の実施形態の電源OFF時の処理図14と同様である。第2の実施形態の効果以上説明した第2の実施形態では、次のBのような効果がある。B記憶装置10Aのメモリコントローラ12A図17は、選択方式設定レジスタ16図17の設定値に基いて、第1の実施形態のアルゴリズムを用いるか否かを選択することができる。第3の実施形態の構成第3の実施形態の記憶装置10B不図示は、第1の実施形態の記憶装置10のデータキャッシュ管理情報14図1とは異なるデータキャッシュ管理情報14B図19を有し、第1の実施形態の記憶装置10のテーブルキャッシュ管理情報23図1とは異なるテーブルキャッシュ管理情報23B図20を有している他は、第1の実施形態の記憶装置10図1と同様に構成されている。図19は、第3の実施形態に於けるデータキャッシュ管理情報を示す概略の構成図である。第3の実施形態のデータキャッシュ管理情報14Bは、第1の実施形態のデータキャッシュ管理情報14図3と同様の構成に加えて更に、データ更新フラグ14dを有している。データ更新フラグ14dは、データキャッシュ21図1の対応する分割データが更新され、不揮発性メモリ30の格納内容と相違したか否かを示す情報である。データ更新フラグ14dは、対応する分割データが更新されているならば1が格納され、対応する分割データが更新されていないならば0が格納されている。図20は、第3の実施形態に於けるテーブルキャッシュ管理情報を示す概略の構成図である。第3の実施形態のテーブルキャッシュ管理情報23Bは、第1の実施形態のテーブルキャッシュ管理情報23図5と同様の構成に加えて更に、テーブル更新フラグ23dを有している。テーブル更新フラグ23dは、当該テーブル更新フラグ23dに対応する分割変換テーブル32p図4が更新され、不揮発性メモリ30の格納内容と相違したか否かを示す情報である。テーブル更新フラグ23dは、対応する分割変換テーブル32p図4が更新されているならば1が格納され、対応する分割変換テーブル32p図4が更新されていないならば0が格納されている。第3の実施形態の動作第3の実施形態のデータ読出処理は、第1の実施形態のデータ読出処理図7と同様である。図21は、第3の実施形態に於ける不揮発性メモリへのデータ退避処理を示すフローチャートである。第1の実施形態の不揮発性メモリ30へのデータ退避処理図8と同一の要素には同一の符号を付与している。不揮発性メモリ30へのデータ退避処理を開始すると、ステップS90に於いて、記憶装置10Bのメモリコントローラ12は、データキャッシュ21上の分割データのうち、データ更新フラグ14d図19が0であるものを退避対象として、全て抽出する。ステップS91に於いて、記憶装置10Bのメモリコントローラ12は、退避対象の分割データの抽出個数を判断する。記憶装置10Bのメモリコントローラ12は、抽出個数が0のとき、ステップS20の処理を行い、抽出個数が1のとき、ステップS92の処理を行い、抽出個数が2以上のとき、ステップS93の処理を行う。ステップS20~S26の処理は、図8に示すステップS20~S26の処理と同様である。ステップS26の処理が終了すると、記憶装置10Bのメモリコントローラ12は、図21の処理を終了する。ステップS92に於いて、記憶装置10Bのメモリコントローラ12は、抽出された分割データを選択し、ステップS94の処理を行う。ステップS93に於いて、記憶装置10Bのメモリコントローラ12は、抽出された分割データのうち、アクセスされた時間が最も古いものを選択する。ステップS94に於いて、記憶装置10Bのメモリコントローラ12は、選択された分割データの有効セクタフラグ14c図19を全て0に設定し、図21の処理を終了する。図22は、第3の実施形態に於ける分割変換テーブルの選択/退避処理を示すフローチャートである。第1の実施形態の分割変換テーブル32pの選択/退避処理図9と同一の要素には同一の符号を付与している。分割変換テーブル32pの選択/退避処理を開始すると、ステップS50に於いて、記憶装置10のデータキャッシュ制御部13は、論理/物理アドレス変換テーブルキャッシュ22上の分割変換テーブル32pのうち、対応するテーブル更新フラグ23d図20が0であるものを全て抽出する。ステップS51に於いて、記憶装置10のデータキャッシュ制御部13は、分割変換テーブル32pの抽出個数を判断する。記憶装置10のデータキャッシュ制御部13は、抽出個数が0のとき、ステップS52の処理を行い、抽出個数が1のとき、ステップS53の処理を行い、抽出個数が2以上のとき、ステップS53の処理を行う。ステップS52~S53の処理は、図9に示すステップS52~S53の処理と同様である。ステップS53の処理が終了すると、記憶装置10のデータキャッシュ制御部13は、図22の処理を終了する。ステップS54に於いて、記憶装置10のデータキャッシュ制御部13は、抽出された分割変換テーブル32pを、退避対象の分割変換テーブル32pとして選択し、図22の処理を終了する。ステップS55に於いて、記憶装置10のデータキャッシュ制御部13は、抽出された分割変換テーブル32pのうち、アクセスされた時間が最も古いものを、退避対象の分割変換テーブル32pとして選択し、図22の処理を終了する。記憶装置10のメモリコントローラ12図1は、テーブルキャッシュ管理情報23のアクセス時刻欄不図示によって、分割変換テーブル32pのアクセス時間を判断する。第2の実施形態の不揮発性メモリ30からのデータ読出処理は、第1の実施形態の不揮発性メモリ30図1からのデータ読出処理図10と同様である。第2の実施形態の分割変換テーブル32pの選択/退避処理は、第1の実施形態の分割変換テーブル32p図4の選択/退避処理図11と同様である。第2の実施形態の論理/物理アドレス変換テーブル32のエントリ更新処理は、第1の実施形態の論理/物理アドレス変換テーブル32図4のエントリ更新処理図12と同様である。第2の実施形態のデータ書込処理は、第1の実施形態のデータ書込処理図13と同様である。図23は、第3の実施形態に於ける電源OFF時の処理を示すフローチャートである。第1の実施形態の電源OFF時の処理図14と同一の要素には同一の符号を付与している。電源OFF時の処理を開始すると、ステップS80Aに於いて、記憶装置10Bのメモリコントローラ12は、データキャッシュ21上の有効な分割データのうち、対応するデータ更新フラグ14d図19が1であるものを、すべて不揮発性メモリ30に書き込む退避する。すなわち、記憶装置10Bのメモリコントローラ12は、データキャッシュ管理情報14の有効セクタフラグ14c図20がすべて0ではないエントリに対応する分割データのうち、対応するデータ更新フラグ14d図20が1であるものを、不揮発性メモリ30に書き込む退避する。ステップS81Aに於いて、記憶装置10Bのメモリコントローラ12は、論理/物理アドレス変換テーブルキャッシュ22に格納されている分割変換テーブル32pのうち、テーブルキャッシュ管理情報23のテーブル更新フラグ23d図20が1となっている分割変換テーブル32pのみを書き込んでいる退避している。ステップS81Aの処理が終了すると、記憶装置10Bのメモリコントローラ12は、図23の処理を終了する。第3の実施形態の効果以上説明した第3の実施形態では、次のC~Fのような効果がある。C記憶装置10Bのメモリコントローラ12は、データキャッシュ21に空きエントリを作成する際、データ更新フラグ14dに基き、更新されていない分割データを優先的に選択して、選択したエントリに係る分割データを破棄し、これを空きエントリとしている。これにより、不揮発性メモリ30への退避処理書込処理をすることなく、データキャッシュ21の空きエントリを高速に作成することができると共に、不揮発性メモリ30の書込回数を減らして寿命を長くすることができる。D記憶装置10Bのメモリコントローラ12は、論理/物理アドレス変換テーブルキャッシュ22に空きエントリを作成する際、テーブル更新フラグ23dに基き、更新されていない分割変換テーブル32pを優先的に選択して、選択したエントリに係る分割変換テーブル32pを破棄し、これを空きエントリとしている。これにより、不揮発性メモリ30への退避処理書込処理をすることなく、論理/物理アドレス変換テーブルキャッシュ22の空きエントリを高速に作成することができると共に、不揮発性メモリ30の書込回数を減らして寿命を長くすることができる。E記憶装置10Bのメモリコントローラ12は、電源OFFの際、データ更新フラグ14dに基き、更新された分割データのみを退避している。これにより、データキャッシュ21を高速に退避することができると共に、不揮発性メモリ30の書込回数を減らして寿命を長くすることができる。F記憶装置10Bのメモリコントローラ12は、電源OFFの際、テーブル更新フラグ23dに基き、更新された分割変換テーブル32pのみを退避している。これにより、論理/物理アドレス変換テーブルキャッシュ22を高速に退避することができると共に、不揮発性メモリ30の書込回数を減らして寿命を長くすることができる。変形例本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能である。この利用形態や変形例としては、例えば、次のa~dのようなものがある。a第1~第3の実施形態に於けるキャッシュメモリ20は、例えばバッテリーバックアップした不揮発性RAMとして構成してもよい。これにより、電源OFF時の処理が不要となる。b第1~第3の実施形態に於ける各構成、機能、処理部、処理手段などは、それらの一部または全部を、例えば集積回路などのハードウェアで実現してもよい。c第1~第3の実施形態に於ける各構成、機能、処理部、処理手段などは、それらの一部または全部を、例えば、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによるソフトウェアで実現してもよい。d第1~第3の実施形態に於けるデータキャッシュ管理情報14、テーブルキャッシュ管理情報23、分割変換テーブル管理情報24などは、別の項目を有する管理情報で実現してもよい。"