反転増幅器の入出力間に帰還抵抗を接続した第1の増幅回路と、前記第1の増幅回路と実質的に同様な構成を備え、前記第1の増幅回路のバイアス電流を供給する第2の増幅回路と、アノードが前記第1の増幅回路の入力に接続され、カソードが前記第2の増幅回路の入力に接続されるフォトダイオードと、前記第2の増幅回路の出力と、前記第1の増幅回路の入力との間に接続される第1の抵抗と、を有する受光回路。前記第2の増幅回路の出力と、前記第1の増幅回路の入力との間に接続されるキャパシタを更に有する請求項1に記載の受光回路。前記第1の増幅回路及び第2の増幅回路のそれぞれの入力トランジスタ及び出力トランジスタがバイポーラトランジスタで構成され、前記第2の増幅回路から前記第1の増幅回路へのバイアス電流を前記第1の増幅回路の入力トランジスタのベース電流より小さい値とする請求項1または請求項2に記載の受光回路。前記第1の抵抗は、前記第1の増幅回路の帰還抵抗及び前記第2の増幅回路の帰還抵抗よりも大きな抵抗値を有する請求項3に記載の受光回路。前記第1、第2の増幅回路の反転増幅器は、それぞれ入力トランジスタである第1のトランジスタ、及び、出力トランジスタである第2のトランジスタと、第2、第3の抵抗とを有し、前記第2の抵抗は、一方の端子が第1の電源端子、他方の端子が第1のノードに接続され、前記第1のトランジスタは、一方の端子が前記第1のノード、他方の端子が第2の電源端子、制御端子が当該第1の増幅回路の入力に接続され、前記第2のトランジスタは、一方の端子が前記第1の電源端子、他方の端子が当該第1の増幅回路の出力、制御端子が前記第1のノードに接続され、前記第3の抵抗は、一方の端子が当該第1の増幅回路の出力、他方の端子が前記第2の端子に接続される請求項3に記載の受光回路。前記第1の増幅回路の帰還抵抗の抵抗値と、前記第2の増幅回路の帰還抵抗の抵抗値とが実質的に同様であり、前記第2の増幅回路の反転増幅器の第2の抵抗が、前記第1の増幅回路の反転増幅器の第2の抵抗より大きい抵抗値を有する請求項5に記載の受光回路。前記第1の抵抗は、前記第1の増幅回路の帰還抵抗及び前記第2の増幅回路の帰還抵抗よりも大きな抵抗値を有する請求項6に記載の受光回路。請求項1~請求項7のいずれか1項に記載の受光回路と、前記受光回路の出力に応じて、オン状態、オフ状態が制御される出力トランジスタと、を有する受光増幅回路。請求項8に記載の受光増幅回路と、電気信号を入力し、前記電気信号に応じた光信号を前記フォトダイオードに出力する入力段を備えるフォトカプラ。ここで、従来技術の図8で示したように、フォト電流ipdが入力される素子がバイポーラトランジスタQ401のベースである場合、このフォト電流ipdがベース電流として消費されてしまう。このため、見かけ上、任意の強度の光に対して、フォトダイオードPD301から発生するフォト電流ipdが少なくなる。このことで、閾値Vthが高くなってしまい、最悪の条件では、受光アンプ回路300がオンしなくなる虞がある。このため、フォトダイオードPD301のアノードと、その入力であるバイポーラトランジスタQ401のベースとの接続点に、ベース電流補正リファレンスアンプ303からベース電流を相殺する電流を加えている。しかし、近年、フォトカプラを含めたチップコスト削減の要求が強くなり、回路規模の縮小が求められている。このため、可能な限り回路構成を削減する必要があるが、ベース電流補正リファレンスアンプ303を削減した場合、上述したように受光アンプ回路300がオンしなくなる問題が発生する。本発明は、反転増幅器の入出力間に帰還抵抗を接続した第1の増幅回路と、前記第1の増幅回路と実質的に同様な構成を備え、前記第1の増幅回路のバイアス電流を供給する第2の増幅回路と、アノードが前記第1の増幅回路の入力に接続され、カソードが前記第2の増幅回路の入力に接続されるフォトダイオードと、前記第2の増幅回路の出力と、前記第1の増幅回路の入力との間に接続される第1の抵抗と、を有する受光回路。本発明は、第1の増幅回路の入力と、第2の増幅回路の出力とを第1の抵抗で接続する。このことにより、フォトダイオードに光入射が無い場合において、第1の増幅回路から第2の増幅回路に補正用の電流供給が可能となり、補正用の電流供給回路を特別に用意する必要が無い。本発明によれば、回路規模を削減することが可能となる。発明の実施の形態以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明をフォトカプラに適用したものである。図1に本実施の形態のフォトカプラ100の出力側受光アンプ回路のブロック構成を示す。なお、フォトカプラ100は、入力電気信号を光信号に変換し、後述のフォトダイオードPD101に出力する入力側の回路ブロックも当然有するが図面の簡略化のためここでは省略する。図1に示すように、フォトカプラ100は、電流電圧変換回路I/V変換回路101と、バイアス設定回路104と、電圧増幅アンプ102と、出力トランジスタQ101と、フォトダイオードPD101と、抵抗R101~R105、R107と、キャパシタC101と、出力端子OUTとを有する。なお、フォトカプラ100はオープンコレクタ出力回路であり、図示しないが出力端子OUTと電源端子との間に外付けのプルアップ抵抗を接続する。フォトダイオードPD101は、アノードがノードN101、カソードがノードN105に接続される。出力トランジスタQ101は、コレクタが出力端子OUT、エミッタが接地端子GND、ベースがノードN109に接続される。キャパシタC101は、ノードN101とN106との間に接続される。なお、このキャパシタC101は、従来技術のキャパシタC301と同様、フォトカプラ100の耐ノイズ特性と高速応答性を両立させる機能を有する。抵抗R101がノードN101とN102との間に接続される。抵抗R102がノードN102とN103との間に接続される。抵抗R103がノードN103とN104との間に接続される。抵抗R104がノードN104とN109との間に接続される。抵抗R105がノードN105とN106との間に接続される。抵抗R107がノードN101とN106との間に接続される。なお、抵抗R101、R103、R105は、同一定数とする。I/V変換回路101は、入力がノードN101、出力がノードN102に接続される。電圧増幅アンプ102は、入力がノードN103、出力がノードN104に接続される。バイアス設定回路104は、入力がノードN105、出力がノードN106に接続される。なお、抵抗R101、R103、R105は、それぞれI/V変換回路101、電圧増幅アンプ102、バイアス設定回路104の帰還抵抗である。I/V変換回路101、電圧増幅アンプ102、バイアス設定回路104は、基本的に同様の構成を有した反転増幅器である。このため、抵抗R101とI/V変換回路101、抵抗R103と電圧増幅アンプ102、抵抗R105とバイアス設定回路104は、それぞれ入力した電圧を反転増幅する増幅回路を構成する。なお、I/V変換回路101、バイアス設定回路104、フォトダイオードPD101、抵抗R101、R105、R107、キャパシタC101で受光回路を構成する。図2にフォトダイオードPD101の周辺回路の詳細な構成及びその接続関係を示す。図2に示すように、I/V変換回路101は、抵抗R201、R202と、NPNバイポーラトランジスタ以後、単にトランジスタと称すQ201、Q202とを有する。抵抗R201は、電源端子VccとノードN201との間に接続される。トランジスタQ201は、コレクタがノードN201、エミッタが接地端子GND、ベースがノードN101に接続される。トランジスタQ202は、コレクタが電源端子Vcc、エミッタがノードN102、ベースがノードN201に接続される。抵抗R202は、ノードN102と接地端子GNDとの間に接続される。バイアス設定回路104は、抵抗R203、R204と、トランジスタQ203、Q204とを有する。抵抗R203は、電源端子VccとノードN202との間に接続される。トランジスタQ203は、コレクタがノードN202、エミッタが接地端子GND、ベースがノードN105に接続される。トランジスタQ204は、コレクタが電源端子Vcc、エミッタがノードN106、ベースがノードN202に接続される。抵抗R204は、ノードN106と接地端子GNDとの間に接続される。また、ノードN101とN106との間に、キャパシタC101と抵抗R107が並列に接続されている。なお、電圧増幅アンプ102の詳細な構成は記載しないが、基本的にI/V変換回路101、バイアス設定回路104と同様の構成となっている。フォトダイオードPD101に光が入射されない場合、光電流ipdが流れない。ここで、各回路ブロックI/V変換回路101と、電圧増幅アンプ102と、バイアス設定回路104の回路構成と、帰還抵抗である抵抗R101、R105及び抵抗R107の抵抗値が同じであると仮定して受光アンプ回路100の動作を考える。I/V変換回路101の入力であるトランジスタQ201のベース電流は、抵抗R107を介してバイアス設定回路104から供給される。このため、抵抗R101には電流が流れず、I/V変換回路101の出力電圧ノードN102の電圧は入力電圧ノードN101の電圧と同じ、つまり、トランジスタQ201のベース電圧と同じになる。次に、I/V変換回路101の出力電圧が、電圧増幅アンプ102に入力されるが、抵抗R101に電流が流れないため、電圧増幅アンプ102での電圧増幅は行われない。このため、電圧増幅アンプ102の出力電圧ノードN103の電圧もトランジスタQ201のベース電圧と同じになる。そうすると、出力トランジスタQ101がオン状態となるスレッショルド電圧もトランジスタのベース電圧となるので、両者が近い電圧となる。このため、フォトダイオードPD101に光が入射されない状態でも出力トランジスタQ101がオン状態となる危険性がある。よって、このような上記出力トランジスタQ101がオン状態となる危険性を除去するため、オフセットを持たせる必要がある。このため本実施の形態では、所定の強度の光入力がないと出力トランジスタQ101がオン状態とならないように、抵抗R107の値を抵抗R101、R105と同値でなく、より大きい抵抗値とする。こうすることで、I/V変換回路101への供給電流をトランジスタQ201のベース電流より小さくし、電圧増幅アンプ102の出力電圧を出力トランジスタQ101がオン状態となるスレッショルド電圧より低い値に設定する。ここで、その抵抗R107に流れる電流をIR107とし、トランジスタQ201のベース電流をIBQ201とすると、以下の式が成り立つ。そして、I/V変換回路101の出力電圧Vo101は、以下のような式となる。次に、フォトダイオードPD101に光が入射されると、その光強度に応じた光電流ipdがカソードからアノードに向かって流れる。その光電流ipdがI/V変換回路101に入力される。この光電流ipdが十分大きい場合、以下のような式となる。このようになると、抵抗R101が帰還抵抗となり、I/V変換回路101の出力としては、ipd=0の状態から以下の値分だけ下がった電圧Vo101が発生する。その電圧Vo101が電圧増幅アンプ102に入力される。ここでは抵抗R102、R103の関係により、ipd=0の状態からVo101×R103/R102分高い電圧値のVo102が電圧増幅アンプ102から出力される。その電圧Vo102が出力トランジスタQ101のスレッショルド電圧Vth以上となると、出力トランジスタQ101がオン状態となり、出力端子OUTのレベルがロウレベルとなる。ここで、光入射がある場合と無い場合とで、図8の従来技術のI/V変換回路301の出力電圧Vo301を図3に示す。また、図3に示すように、フォトカプラの出力がロウレベルからハイレベルに切り替わるために必要なI/V変換回路301の出力電圧をVthとする。つまり、I/V変換回路301の出力電圧がVth以上ではフォトカプラ300の出力はハイレベルとなり、Vth以下ではフォトカプラの出力はロウレベルとなる。まず、光入射が無い場合において、I/V変換回路301とベース電流補正回路303とに注目する。I/V変換回路301とベース電流補正回路303との回路構成、及び、帰還抵抗である抵抗R301、R306の抵抗値が同じとする。この場合、ベース電流補正回路303の入力部であるトランジスタQ405のベース電圧をVBQ405、ベース電流をIBQ405とすると、ベース電流補正回路303の出力部であるトランジスタQ406のエミッタ電圧Vo303は、以下のような式となる。I/V変換回路301の入力部であるトランジスタQ401のベース電圧をVBQ401、ベース電流をIBQ401とする。ここで、抵抗R307に流れる電流IR307は、抵抗R307の両端の電圧Vo303とVin301とから以下のような値となる。ここで、R307>R306=R301とすると、以下のような式で表せる。Vo301は、Vthより、以下の値だけ高くなり、フォトカプラ300の出力がハイレベルとなる。次に、フォトダイオードPD301に光入射がある場合でのIR307の動作については、光入射が無い場合とほぼ同様であるが、フォトダイオードPD101からI/V変換回路301の入力に対してipdが発生することを考慮する。そのため、Vo301はVthより、以下の値だけ低い値となり、フォトカプラ300の出力がロウレベルとなる。次に、本実施の形態について以下に説明する。光入射がある場合と無い場合とにおける、図1のI/V変換回路101の出力電圧を図4に示す。図4に示すように、フォトカプラ100の出力がロウレベルからハイレベルに切り替わるために必要なI/V変換回路101の出力電圧をVthとする。つまり、I/V変換回路101の出力電圧がVth以上ではフォトカプラ100の出力はハイレベルとなり、Vth以下ではフォトカプラ100の出力はロウレベルとなる。まず、フォトダイオードPD101に光入射がない場合において、R107>R105=R101とすると、従来回路と同様、Vo101は、Vthよりも以下の値だけ高い値となり、フォトカプラ100の出力がハイレベルとなる。次に、フォトダイオードPD101に光入射がある場合では、ipdが抵抗R105に流れるため、バイアス設定回路104の出力電圧Vo104は、以下のような式で表せる。なお、トランジスタQ203のベース電圧をVBQ203、ベース電流をIBQ203とする。抵抗R107を流れる電流IR107は、抵抗R107の両端の電圧Vo104とVin101I/V変換回路101の入力電圧とから以下のような値となる。Vo101は、Vthより以下の値だけ低い値となり、フォトカプラ100の出力がロウレベルとなる。ここで、従来回路の補正電流IR307と本実施の形態の補正電流IR107とを比較すると以下の値分だけ電流値が増加する。また、I/V変換回路101の出力Vo101とI/V変換回路301の出力Vo301とを比較しても、Vo101の方がVo301よりも、以下の値分だけVthより低くすることができる。このように、同じ光入射であっても、従来技術に比べて、本実施の形態のI/V変換回路101の出力変動幅が広くなる。このことから、本実施の形態の方が、見かけ上感度が高くなったことと同じ働きとなる。すなわち、従来技術のVo301と、本実施の形態のVo101とを比較すると、以下のような差があることが分かる。これまでの説明では、オフセット電圧を持たせるため、R107、R307を調整していたが、上記式からR107、R307に流れる電流IR107、IR307をそれぞれIBQ201、IBQ401より少なくすればよいことがわかる。つまり、従来回路においては、ベース電流補正リファレンスアンプ303を構成する回路の定数、本実施の形態においては、バイアス設定回路104を構成する回路の定数を調整すればよい。例えば、I/V変換回路101とバイアス設定回路104におけるそれぞれの抵抗R201、R203について、抵抗R203をR201よりも大きくする。このことで、バイアス設定回路104の出力とI/V変換回路101の入力との間に接続される抵抗R107の値を帰還抵抗である抵抗R101、R105と同じ値とした場合であっても、バイアス設定回路104からI/V変換回路101へ入力されるベース電流の補正値が、I/V変換回路101の入力トランジスタのベース電流値よりも少なく設定できる。以上のように、本実施の形態では、従来技術で必要としていたベース電流補正リファレンスアンプ303に相当する回路規模を削減しつつ、フォトカプラの誤作動も同時に防止することが可能である。また、スレッショルド電圧と信号電圧のレベルの差に依存するフォトカプラ特有の特性として、瞬時同相除去電圧CMRがある。近年では、フォトカプラの特性向上が期待され、このCRM特性の改善も同時に求められる。また更に、フォトカプラの要求特性の1つとして、帰還抵抗値に依存する高速化も求められている。しかし、CRMを改善するため、スレッショルド電圧と信号電圧レベルの差を広くするとIFHLが高くなるが、高速化対応のため帰還抵抗値を小さくすると更にIFHLが高くなってしまう問題があった。以下に、瞬時同相除去電圧CMRについて、図5、図6を用いて説明する。図5は、従来技術のI/V変換回路301の出力電圧波形と、フォトカプラ300の出力波形であり、図6は、本実施の形態のI/V変換回路101の出力電圧波形と、フォトカプラ100の出力波形である。まず、図5に示すように、従来技術では、何らかの原因で、I/V変換回路301にノイズが入力されると、I/V変換回路301の出力が変動する。そして、その変動がVthを超えた場合、フォトカプラ300の出力も誤作動する。しかし、図6に示すように、本実施の形態では、I/V変換回路101の出力ダイナミックレンジが広いため、Vthを調整することで、I/V変換回路101の出力の変動がVthを超えないように設定できる。このような設定を行うことで、フォトカプラ100の出力も誤作動を防ぐことができ、瞬時同相除去電圧CMRを改善することが可能となる。以下に、上述した説明を定量的に行う。なお、説明を容易にするため、本実施の形態と従来技術のI/V変換回路の出力電圧Vo301、Vo101を簡略化する。まず、従来技術において、IBQ401=IBQ405、R306≒R307とすると、Vo301=ipd×R301となる。次に、本実施の形態において、IBQ201=IBQ203、R105≒R107とすると、Vo101=2×ipd×R101となる。帰還抵抗の値を従来技術と本実施の形態とで同じ値とすると、同一光強度の光入射で、本実施の形態の方が、従来技術よりも2倍の光電流ipdがI/V変換回路に入力されることになり、従来技術と本実施の形態とで同じI/V変換回路の出力と設定すると帰還抵抗である抵抗R101の値が従来技術のR301の1/2でよいことになる。このため、回路規模の縮小が可能となる。更に、本実施の形態において、I/V変換回路の応答速度は、フォトダイオードの寄生容量と帰還抵抗とで決定されるCR時定数で決まる。上述したように、帰還抵抗の抵抗値が1/2とできることは、I/V変換回路の応答速度の高速化する効果がある。よって、光入力レベルIFHLに影響を与えることなく、瞬時同相除去電圧CMRを改善しつつ、回路動作の高速化が可能になる。なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。