絶縁表面上に設けられたnチャネル型TFTを有する半導体装置であって、前記nチャネル型TFTは半導体膜および導電膜を有し、前記半導体膜は引っ張り応力を受けており、前記導電膜は不純物元素が導入されていることを特徴とする半導体装置。絶縁表面上に設けられたpチャネル型TFTを有する半導体装置であって、前記pチャネル型TFTは半導体膜および導電膜を有し、前記半導体膜は圧縮応力を受けており、前記導電膜は不純物元素が導入されていることを特徴とする半導体装置。請求項1又は請求項2において、前記導電膜における前記不純物元素のピークの濃度は、1×1017~1×1022/cm3の範囲であることを特徴とする半導体装置。絶縁表面上に設けられたnチャネル型TFTとpチャネル型TFTとを有する半導体装置であって、前記nチャネル型TFTは、第1の半導体膜と、前記第1の半導体膜上に形成された第1の導電膜とを有し、前記pチャネル型TFTは、第2の半導体膜と、前記第2の半導体膜上に形成された第2の導電膜とを有し、前記第1の半導体膜は引っ張り応力を受けており、前記第2の半導体膜は圧縮応力を受けており、前記第1の導電膜および前記第2の導電膜は不純物元素が導入されていることを特徴とする半導体装置。絶縁表面上に設けられたnチャネル型TFTとpチャネル型TFTとを有する半導体装置であって、前記nチャネル型TFTは、第1の半導体膜と、前記第1の半導体膜上に形成された第1の導電膜とを有し、前記pチャネル型TFTは、第2の半導体膜と、前記第2の半導体膜上に形成された第2の導電膜とを有し、前記第1の半導体膜の受ける応力は前記第2の半導体膜の受ける応力より強い引っ張り応力であり、前記第1の導電膜および前記第2の導電膜は不純物元素が導入されていることを特徴とする半導体装置。絶縁表面上に設けられたnチャネル型TFTとpチャネル型TFTとを有する半導体装置であって、前記nチャネル型TFTは、第1の半導体膜と、前記第1の半導体膜上に形成された第1の導電膜とを有し、前記pチャネル型TFTは、第2の半導体膜と、前記第2の半導体膜上に形成された第2の導電膜とを有し、前記第2の半導体膜の受ける応力は前記第1の半導体膜の受ける応力より強い圧縮応力であり、前記第1の導電膜および前記第2の導電膜は不純物元素が導入されていることを特徴とする半導体装置。請求項4乃至請求項6のいずれか一において、前記第1の導電膜または前記第2の導電膜における前記不純物元素のピークの濃度は、1×1017~1×1022/cm3の範囲であることを特徴とする半導体装置。請求項4乃至請求項7のいずれか一において、前記第1の導電膜に導入される不純物元素の濃度と前記第2の導電膜に導入される不純物元素の濃度は異なることを特徴とする半導体装置。nチャネル型TFTを有する半導体装置であって、前記nチャネル型TFTは半導体膜およびゲート電極不純物が導入された多結晶シリコン膜でなるゲート電極を除くを有し、前記半導体膜は引っ張り応力を受けており、前記ゲート電極は不純物元素が導入されていることを特徴とする半導体装置。pチャネル型TFTを有する半導体装置であって、前記pチャネル型TFTは半導体膜およびゲート電極不純物が導入された多結晶シリコン膜でなるゲート電極を除くを有し、前記半導体膜は圧縮応力を受けており、前記ゲート電極は不純物元素が導入されていることを特徴とする半導体装置。請求項9又は請求項10において、前記ゲート電極における前記不純物元素のピークの濃度は、1×1017~1×1022/cm3の範囲であることを特徴とする半導体装置。nチャネル型TFTとpチャネル型TFTとを有する半導体装置であって、前記nチャネル型TFTは、第1の半導体膜と、前記第1の半導体膜上に形成された第1のゲート電極不純物が導入された多結晶シリコン膜でなるゲート電極を除くとを有し、前記pチャネル型TFTは、第2の半導体膜と、前記第2の半導体膜上に形成された第2のゲート電極不純物が導入された多結晶シリコン膜でなるゲート電極を除くとを有し、前記第1の半導体膜は引っ張り応力を受けており、前記第2の半導体膜は圧縮応力を受けており、前記第1のゲート電極および前記第2のゲート電極は不純物元素が導入されていることを特徴とする半導体装置。nチャネル型TFTとpチャネル型TFTとを有する半導体装置であって、前記nチャネル型TFTは、第1の半導体膜と、前記第1の半導体膜上に形成された第1のゲート電極不純物が導入された多結晶シリコン膜でなるゲート電極を除くとを有し、前記pチャネル型TFTは、第2の半導体膜と、前記第2の半導体膜上に形成された第2のゲート電極不純物が導入された多結晶シリコン膜でなるゲート電極を除くとを有し、前記第1の半導体膜の受ける応力は前記第2の半導体膜の受ける応力より強い引っ張り応力であり、前記第1のゲート電極および前記第2のゲート電極は不純物元素が導入されていることを特徴とする半導体装置。nチャネル型TFTとpチャネル型TFTとを有する半導体装置であって、前記nチャネル型TFTは、第1の半導体膜と、前記第1の半導体膜上に形成された第1のゲート電極不純物が導入された多結晶シリコン膜でなるゲート電極を除くとを有し、前記pチャネル型TFTは、第2の半導体膜と、前記第2の半導体膜上に形成された第2のゲート電極不純物が導入された多結晶シリコン膜でなるゲート電極を除くとを有し、前記第2の半導体膜の受ける応力は前記第1の半導体膜の受ける応力より強い圧縮応力であり、前記第1のゲート電極および前記第2のゲート電極は不純物元素が導入されていることを特徴とする半導体装置。請求項12乃至請求項14のいずれか一において、前記第1の導電膜に導入される不純物元素の濃度と前記第2の導電膜に導入される不純物元素の濃度は異なることを特徴とする半導体装置。請求項1乃至請求項15のいずれか一において、前記不純物元素は、n型を付与する不純物元素、p型を付与する不純物元素および希ガス元素から選ばれた一種または複数種の元素であることを特徴とする半導体装置。請求項1乃至請求項16のいずれか一において、前記半導体装置は、液晶表示装置または発光装置であることを特徴とする半導体装置。請求項1乃至請求項16のいずれか一において、前記半導体装置は、携帯電話、ビデオカメラ、デジタルカメラ、プロジェクター、ゴーグル型ディスプレイ、パーソナルコンピュータ、DVDプレーヤー、電子書籍、または携帯型情報端末であることを特徴とする半導体装置。上述のように、TFTの配線も薄膜により形成されている。そのため、前記配線も内部応力を有し、該内部応力が強いとピーリングが発生する場合があった。また、配線と同一材料で形成されるゲート電極は、絶縁膜を介して半導体膜上に形成されている。前記ゲート電極の内部応力は半導体膜にまで作用し、前記絶縁膜と前記半導体膜との界面や、前記半導体膜に歪みを与えることによって、しきい値電圧や電界効果移動度に代表される電気的特性に悪影響を及ぼす場合がある。本発明はこのような問題点を解決するための技術であり、配線を有するアクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、半導体装置の動作特性および信頼性を向上させ、歩留まりの向上を実現することを目的としている。本発明は、TFTの配線に不純物元素を導入したり、不純物元素の導入と熱処理の両方を行うことで、前記配線を所望の内部応力に制御することを可能とする。特に本発明を、ゲート電極に適用することは極めて有効である。また、所望の領域のみに不純物元素を導入したり、熱処理を行って所望の内部応力に制御することも可能とする。例えば、本発明を適用して、nチャネル型TFTにおけるチャネル形成領域が受ける応力を引っ張り応力とし、pチャネル型TFTにおけるチャネル形成領域が受ける応力を圧縮応力とすることも可能である。また、nチャネル型TFTにおけるチャネル形成領域の方が、pチャネル型TFTにおけるチャネル形成領域よりも相対的に引っ張り応力を強くすることも、pチャネル型TFTにおけるチャネル形成領域の方が、nチャネル型TFTにおけるチャネル形成領域よりも相対的に圧縮応力を強くすることも可能である。このようにすることで、TFTの電気的特性を良好なものとし、さらに半導体装置の動作特性も大幅に向上することが可能となる。不純物元素の導入の方法は、プラズマドーピング法、イオン注入法、イオンシャワードーピング法などにより行えばよい。このような不純物元素の導入の方法において、薄膜へ打ち込まれるイオンのエネルギーは、薄膜を形成する元素の結合エネルギーと比較して非常に大きい。そのため、前記薄膜へ打ち込まれるイオンは、前記半導体膜を形成する原子を格子点から弾き飛ばして格子位置に存在するようになったり、打ち込まれるイオンや格子点から弾き飛ばされた原子は格子間位置に存在するようになる。このようにして薄膜が伸張するので、薄膜が圧縮応力を有している場合、前記圧縮応力は増大し、薄膜が引っ張り応力を有している場合、前記引っ張り応力は緩和される。また、熱処理により、格子間位置に存在していた原子が格子位置に戻るので、原子の配列の規則性は向上する。そのため、薄膜が収縮するので、薄膜が引っ張り応力を有している場合、前記引っ張り応力は増大し、薄膜が圧縮応力を有している場合、前記圧縮応力は緩和される。さらに、熱処理を行ってから不純物元素の導入を行うと、原子配列の規則性が向上した膜中に加速されたイオンが打ち込まれるので、前記イオンは結晶格子の隙間に沿って衝突を起すことなく深いところまで進入することが可能となる。チャネリングそのため、内部応力を制御するための不純物元素の導入において、ドーズ量は少なくて済み、また、低加速度の電圧で行うことが可能となる。また、不純物元素を導入してから熱処理を行うと、薄膜中に薄膜を形成する原子よりも多くの原子が導入されているので、格子間位置に存在していた原子が格子位置に戻る以上に原子が存在することになる。そのため、不純物元素の導入を行わない場合よりも薄膜の収縮が小さいので、引っ張り応力の増加量も小さくなる。つまり、後工程で熱処理を行うことが分かっている場合は、予め不純物元素を導入しておけば、内部応力の変化量を小さくすることが可能となる。このように、不純物元素の導入、もしくは不純物元素の導入および熱処理の両方を行うことで、所望の内部応力に制御することが可能となる。もちろん、不純物の導入や熱処理は1回に限らず、複数回行ってもよい。本発明はこれらの特性を配線に適用し、該配線の応力を制御することで、半導体装置の動作特性および信頼性を向上させるものである。特に、TFTのゲート電極における内部応力が制御されることで、半導体膜が受ける応力を制御することが可能となる。そのため、しきい値電圧や電界効果移動度に代表される電気的特性を向上させることが可能となる。また、個々のゲート電極の応力を制御することも可能であることから、電気的特性のばらつきを抑えることも可能となる。本明細書で開示する本発明の作製方法は、導電膜に不純物元素を導入して、前記導電膜における内部応力を±1GPa以下とすることを特徴としている。また、本発明の他の作製方法は、導電膜に不純物元素を導入し、前記導電膜に熱処理を行って、前記導電膜における内部応力を±1GPa以下とすることを特徴としている。また、本発明の他の作製方法は、導電膜に熱処理を行って、前記導電膜に不純物元素を導入して、前記導電膜における内部応力を±1GPa以下とすることを特徴としている。上記各作製方法において、前記不純物元素の導入の方法は、プラズマドーピング法、イオン注入法、イオンシャワードーピング法などにより行うことができる。また、上記各作製方法において、前記不純物元素に特に限定はないが、n型を付与する不純物元素、p型を付与する不純物元素、および希ガス元素から選ばれた一種または複数種の元素であることが望ましい。n型を付与する不純物元素やp型を付与する不純物元素はソース領域やドレイン領域を形成する上で欠かすことのできない不純物元素である。そのため、新たに他の不純物元素を用意する必要がなく経済的である。特に、ゲート電極に不純物元素を導入する場合、ソース領域およびドレイン領域に前記不純物元素を導入する工程と同時に導入することが可能であるため、工程数を増やすことなく導入できるため好ましい。また、希ガス元素は不活性元素であるため、TFTの電気的特性に影響を及ぼさないため好ましい。また、不純物元素の導入量が多いほど、薄膜における内部応力が圧縮応力である場合は、前記圧縮応力は増大し、薄膜における内部応力が引っ張り応力である場合は、前記引っ張り応力が緩和したのち、圧縮応力を有するようになることもある。つまり、不純物元素の導入量によって、薄膜における内部応力が圧縮応力となる場合もあれば、引っ張り応力となる場合もある。また、上記各作製方法において、前記導電膜におけ内部応力の値は、±1GPa以下となることが望ましい。導電膜の内部応力が強いとピーリングを発生することが知られており、一般にピーリングの発生を抑制することのできる目安は±1GPa以下となっている。もちろん、ピーリングの発生は、導電膜が形成される条件等に大きく影響する。また、上記各作製方法において、前記導電膜は、単層に限らず、2層以上の積層構造であっても良い。また、上記各作製方法において、前記熱処理は、RTA法、レーザアニール法、ファーネスアニール炉を用いた熱アニール法等を適用することができる。また、前記熱処理は、時間や温度によって、薄膜における内部応力の変化に大きく影響する。熱処理の時間が長いほど、また熱処理の温度が高いほど、薄膜における内部応力が引っ張り応力である場合は、前記引っ張り応力は増大し、薄膜における内部応力が圧縮応力である場合は、前記圧縮応力が緩和したのち、引っ張り応力を有するようになることもある。つまり、熱処理の条件によって、薄膜における内部応力が圧縮応力となる場合もあれば、引っ張り応力となる場合もある。また、本発明の構成を以下に示す。nチャネル型TFTを有する半導体装置であって、前記nチャネル型TFTは半導体膜および導電膜を有し、前記半導体膜は引っ張り応力を受けており、前記導電膜は不純物元素が導入されていることを特徴としている。pチャネル型TFTを有する半導体装置であって、前記pチャネル型TFTは半導体膜および導電膜を有し、前記半導体膜は圧縮応力を受けており、前記導電膜は不純物元素が導入されていることを特徴としている。nチャネル型TFTとpチャネル型TFTとを有する半導体装置であって、前記nチャネル型TFTは、第1の半導体膜と、前記第1の半導体膜上に形成された第1の導電膜とを有し、前記pチャネル型TFTは、第2の半導体膜と、前記第2の半導体膜上に形成された第2の導電膜とを有し、前記第1の半導体膜は引っ張り応力を受けており、前記第2の半導体膜は圧縮応力を受けており、前記第1の導電膜および前記第2の導電膜は不純物元素が導入されていることを特徴としている。上記各構成において、前記不純物元素に特に限定はないが、n型を付与する不純物元素、p型を付与する不純物元素、および希ガス元素から選ばれた一種または複数種の元素であることが望ましい。n型を付与する不純物元素やp型を付与する不純物元素はソース領域やドレイン領域を形成する上で欠かすことのできない不純物元素である。そのため、新たに他の不純物元素を用意する必要がなく経済的である。特に、ゲート電極に不純物元素を導入する場合、ソース領域およびドレイン領域に前記不純物元素を導入する工程と同時に導入することが可能であるため、工程数を増やすことなく導入できるため好ましい。また、希ガス元素は不活性元素であるため、TFTの電気的特性に影響を及ぼさないため好ましい。また、上記各構成を備えたTFTを用いて液晶表示装置や発光装置に代表される半導体装置を形成することを特徴としている。本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。a従来の作製プロセスに適合した、簡単な方法である。b所望の内部応力を有する配線の形成を実現できる。そのため、他の膜における応力をも低減することができる。また、配線のパターニング処理も良好に行うことができる。c以上の利点を満たした上で、アクティブマトリクス型の液晶表示装置に代表される半導体装置において、半導体装置の動作特性および信頼性を向上させ、歩留まりの向上を実現することができる。[実施の形態1]本発明の実施形態について、図1を用いて説明する。本実施形態では、本発明をTFTのゲート電極に適用した場合について説明する。まず、基板10上に下地絶縁膜11を形成する。基板10としては、ガラス基板や石英基板や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。また、下地絶縁膜11としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地絶縁膜11を形成する。ここでは下地膜11として単層構造を用いた例を示したが、前記絶縁膜を2層以上積層させた構造としても良い。なお、下地絶縁膜11を形成しなくてもよい。次いで、下地絶縁膜11上に半導体膜12を形成する。半導体膜12は、非晶質構造を有する半導体膜を公知の手段スパッタ法、LPCVD法、またはプラズマCVD法等により成膜した後、公知の結晶化処理レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等を行って結晶質半導体膜を形成する。この半導体膜12の厚さは25~200nm好ましくは30~100nmで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウムSiGe合金などで形成すると良い。次いで、半導体膜12上に絶縁膜13を形成する。絶縁膜13はプラズマCVD法、スパッタ法等を用い、厚さを40~150nmとして珪素を含む絶縁膜の単層または積層構造で形成する。なお、この絶縁膜13はゲート絶縁膜となる。次いで、絶縁膜13上にスパッタ法、プラズマCVD法等を用い、膜厚250~600nmの導電膜14を形成する。ここでは、導電膜14として単層構造を用いた例を示したが、前記導電膜を2層以上積層させた構造としても良い。しかしながら、CVD法により形成されると、前記導電膜14は引っ張り応力15が強い場合がある。そのため、不純物元素の導入を行って、前記導電膜14における内部応力を緩和させ、所望の内部応力にする。不純物元素の導入は、プラズマドーピング法、イオン注入法、またはイオンシャワードーピング法などにより行えば良い。また、導入する不純物元素は、n型を付与する不純物元素、p型を付与する不純物元素、および希ガス元素から選ばれた一種または複数種の元素を用い、加速電圧30~120keV、ドーズ量を1×1012~9×1016/cm2とし、ピークの濃度が1×1017~1×1022/cm3となるように行う。図1Cもちろん、最適な不純物元素の導入条件は、導電膜の状態や所望とする内部応力によっても異なる。また、レジストからなるマスクを用いて、所望の領域のみに不純物元素を導入すれば、前記所望の領域のみの内部応力を変化させることも可能である。このようにして形成された導電膜が有する内部応力は所望の内部応力となり、半導体膜に及ぼす応力が低減できる。そして、このような導電膜を用いてTFTを作製すると、その電気的特性は良好なものとなり、半導体装置の動作特性も大幅に向上し得る。[実施の形態2]本発明の実施形態について、図1を用いて説明する。本実施形態では、不純物元素を導入した後、熱処理を行うことにより内部応力を制御する場合について説明する。まず、実施の形態1にしたがって、不純物元素の導入まで行う。続いて熱処理を行って、前記導電膜14における内部応力が引っ張り応力であるなら増大し、圧縮応力であるなら緩和する。熱処理は、ファーネスアニール炉を用いた熱アニール法、レーザアニール法、RTA法等、公知の方法により行えばよい。例えば、ファーネスアニール炉を用いた熱アニール法を行うのであれば、温度500~1000°C程度の窒素雰囲気中に3分~12時間程度曝せばよい。もちろん、最適な熱処理の条件は、導電膜の状態や所望とする内部応力によっても異なる。また、長時間の熱処理は、TFTの作製工程における半導体膜の結晶化や不純物元素の活性化と同時に行えば、新たに工程を増加させることなく行うことができ、効率が良い。また、レーザアニール法等により所望の領域のみに熱処理を行えば、前記所望の領域のみの内部応力を変化させることも可能である。このようにして形成された導電膜が有する内部応力は所望の内部応力となり、半導体膜に及ぼす応力が低減できる。そして、このような導電膜を用いてTFTを作製すると、その電気的特性は良好なものとなり、半導体装置の動作特性も大幅に向上し得る。[実施の形態3]本発明の実施形態について、図2を用いて説明する。本実施形態では、不純物元素を導入した後、熱処理を行うことにより内部応力を制御する場合について説明する。まず、実施の形態1にしたがって、絶縁膜13の形成まで行う。次いで、絶縁膜13上にスパッタ法、プラズマCVD法等を用い、膜厚250~600nmの導電膜17を形成する。ここでは、導電膜17として単層構造を用いた例を示したが、前記導電膜を2層以上積層させた構造としても良い。しかしながら、スパッタ法により形成される前記導電膜17は圧縮応力15が強い場合がある。そのため、熱処理を行って、前記導電膜17における内部応力を変化させる。熱処理は、ファーネスアニール炉を用いる熱アニール法、RTA法、レーザアニール法等、公知の方法を用いれば良い。図2B続いて熱処理を行えば、前記導電膜14における内部応力が引っ張り応力であるなら増大し、圧縮応力であるなら緩和する。図2C熱処理は、ファーネスアニール炉を用いた熱アニール法、レーザアニール法、RTA法等、公知の方法により行えばよい。例えば、ファーネスアニール炉を用いた熱アニール法を行うのであれば、温度500~1000°C程度の窒素雰囲気中に3分~12時間程度曝せばよい。もちろん、最適な熱処理の条件は、導電膜の状態や所望とする内部応力によっても異なる。さらに、不純物元素の導入を行って、内部応力を変化させる。不純物元素の導入は、プラズマドーピング法、イオン注入法、またはイオンシャワードーピング法などにより行えば良い。また、導入する不純物元素は、n型を付与する不純物元素、p型を付与する不純物元素、および希ガス元素から選ばれた一種または複数種の元素を用い、加速電圧30~120keV、ドーズ量を1×1012~9×1016/cm2とし、ピークの濃度が1×1017~1×1022/cm3となるように行う。図2Dまた、熱処理を行った後に不純物元素を導入することで、チャネリングにより、少ないドーズ量や低加速度の電圧で内部応力を変化させることができる。このようにして形成された導電膜が有する内部応力は所望の内部応力となり、半導体膜に及ぼす応力が低減できる。そして、このような導電膜を用いてTFTを作製すると、その電気的特性は良好なものとなり、半導体装置の動作特性も大幅に向上し得る。以上の構成でなる本発明について、以下に示す実施例によりさらに詳細な説明を行うこととする。以下に本発明の実施例を説明するが、特にこれらの実施例に限定されないことはもちろんである。本発明の有効性を示すために行った実験について説明する。なお、本実施例では導電膜にWタングステンを、不純物元素としてArを用いたが、本発明は特にこれらに限定されるものではない。まず、合成石英基板10上にスパッタ法によりWを膜厚300nmで形成した。次いで、CVD法により膜厚70nmの窒化酸化珪素膜組成比Si=32.8、O=63.7、H=3.5を形成した後、950°Cで30分の熱処理を行った。そして、窒化酸化珪素膜を除去した。W上に窒化酸化珪素膜を形成したのは、熱処理によってWがピーリングを起すことを防止するためである。不純物元素の導入はイオンシャワードーピング法により行い、その条件は表1に示す。また、不純物元素の導入は、熱処理前、熱処理後、窒化酸化珪素膜を除去後の3つの条件において行った。その結果を図3に示す。ここでは、内部応力の変化が引っ張り応力の増加であるときはとし、圧縮応力の増加であるときは―としている。図3より、Arを導入すると、どの条件においても内部応力は圧縮応力の方向へ変化していることが分かる。熱処理後に不純物元素を導入すると、熱処理によって結晶性が向上するため、不純物元素が膜中深くまで導入しやすくなり、内部応力は圧縮応力の方向へ大きく変化する。しかしながら、窒化酸化珪素膜を介してArを導入すると、Wにおける実質的なArの導入量が少ないため、圧縮応力の方向への変化も小さい。続いて、図4に上記の実験における熱処理前後での内部応力の変化を示す。また、不純物元素を導入せず、熱処理のみを行った場合についても内部応力の変化を調べた。図4より、加速電圧30keVでは、不純物元素を導入しない場合よりも引っ張り応力の増加が大きい。これは、不純物元素の導入によって圧縮応力が増大した分、熱処理による引っ張り応力も増大したと考えられる。また、80keVでは引っ張り応力の方向への変化が小さいことから、加速電圧が高いと、膜中に十分深くまで不純物元素が導入されるため、熱処理による影響を受けにくいと考えられる。このように、不純物元素の導入によって内部応力は圧縮応力が増加し、熱処理によって内部応力は引っ張り応力が増加することが確認できた。つまり、不純物元素の導入、もしくは不純物元素の導入および熱処理の両方を行うことにより、内部応力を制御することが可能となり、所望の内部応力を有する導電膜を得ることができる。本実施例では、本発明をTFTのゲート電極に適用する場合について、図6を用いて説明する。まず、基板10上に下地絶縁膜11を形成する。基板10としては、ガラス基板や石英基板や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いてもよい。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。また、下地絶縁膜11としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地絶縁膜11を形成する。ここでは下地絶縁膜11として単層構造を用いる例を示しているが、前記絶縁膜の2層以上積層させた構造を用いても良い。なお、下地絶縁膜を形成しなくてもよい。本実施例では、膜厚150nmの酸化窒化珪素膜11組成比Si=32、O=27、N=24、H=17を形成する。次いで、下地絶縁膜11上に半導体膜を形成した後エッチングを行って半導体層20、21を得る。ここで、半導体層20はnチャネル型TFTを形成するものとし、半導体層21はpチャネル型TFTを形成するものとする。半導体膜は、非晶質構造を有する半導体膜を公知の手段スパッタ法、LPCVD法、またはプラズマCVD法等により成膜した後、公知の結晶化処理レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等を行って結晶質半導体膜を形成する。この半導体膜12の厚さは25~200nm好ましくは30~100nmで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウムSiGe合金などで形成すると良い。本実施例では、レーザ光を照射して結晶構造を有する半導体膜を形成し、パターニングを行って半導体層20、21を形成する。そして、半導体層12を覆う絶縁膜22を形成する。絶縁膜22はプラズマCVD法またはスパッタ法を用い、厚さを40~150nmとして珪素を含む絶縁膜の単層または積層構造で形成する。なお、この絶縁膜13はゲート絶縁膜となる。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜組成比Si=32、O=59、N=7、H=2で形成する。続いて、絶縁膜22上にスパッタ法、プラズマCVD法等を用い、膜厚250~600nmの導電膜23を形成する。ここでは、導電膜23として単層構造を用いる例を示したが、前記導電膜23を2層以上積層させた構造としても良い。また、導電膜としてはTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素を導入した多結晶珪素膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。本実施例では、スパッタ法により、膜厚400nmのTa膜を形成する。また、スパッタ法で形成される膜は圧縮応力を有することが多い。次いで、フォトリソグラフィ法を用いたパターニング処理により、前記導電膜23にエッチング処理を行って、第1の導電膜24および第2の導電膜25を形成する。図6Bそして、第1の不純物元素の導入を行って、半導体膜に不純物領域27を形成する。不純物元素の導入は、プラズマドーピング法、イオン注入法、イオンシャワードーピング法などにより行えばよい。本実施例ではn型を付与する不純物元素として、Asを用いる。また、第1の不純物元素の導入では、第2の不純物元素の導入で導入される不純物元素の量より、第1の不純物元素の導入での導入量を多くしておく。第1の不純物元素の導入を行うことで、nチャネル型TFTとして機能するための不純物領域27が形成されるが、第1の導電膜24および第2の導電膜25にもAsが導入され、圧縮応力15は増大する。続いて、第2の不純物元素の導入を行って、半導体膜に不純物領域28を形成する。このとき、nチャネル型TFTを形成する半導体層20はレジストから成るマスク26bによって覆われているため、不純物元素は導入されない。本実施例ではp型を付与する不純物元素として、Bを用いる。第2の不純物元素の導入を行うことで、pチャネル型TFTとして機能するための不純物領域28が形成されるが、第2の導電膜25にもBが導入され、前記第2の導電膜25の圧縮応力15はさらに増大する。このようにして、不純物領域が形成され、また、前記第2の導電膜25には前記第1の導電膜24よりも不純物元素が多く導入されている。続いて、熱処理を行うと、半導体膜の結晶性の回復および不純物元素の活性化が行われる。また、前記熱処理により、第1の導電膜24および第2の導電膜25における内部応力も変化する。しかしながら、前記第1の導電膜24および前記第2の導電膜25に導入された不純物元素の量が異なるため、熱処理後の内部応力も異なる。第1の導電膜24は不純物元素の導入量が少ないため、熱処理によって、引っ張り応力の増加の方向16へ大きく変化し、前記第1の導電膜24における内部応力は引っ張り応力となる。そのため、nチャネル型TFTを形成する半導体膜が受ける応力は引っ張り応力となる。また、第2の導電膜25は不純物元素の導入量が多いため、熱処理によって、内部応力はあまり変化せず、前記第2の導電膜25における内部応力は圧縮応力となる。そのため、nチャネル型TFTを形成する半導体膜が受ける応力は圧縮応力となる。このようにして、導電膜の内部応力を制御して、nチャネル型TFTを形成する半導体膜が受ける応力を引っ張り応力とし、pチャネル型TFTを形成する半導体膜が受ける応力を圧縮応力とすることができる。そして、このような半導体膜を用いてTFTを作製すると、その電気的特性は良好なものとなり、半導体装置の動作特性も大幅に向上し得る。本実施例では、本発明をTFTの配線に適用した場合について、図7を用いて説明する。基板上に下地絶縁膜を形成し、前記下地絶縁膜上に半導体層を形成し、前記半導体層を覆って絶縁膜を形成し、前記半導体層上に前記絶縁膜を介して導電層を形成した後、該導電層をマスクとして前記半導体膜に不純物元素を導入する。また、実施例2で示す方法に従ってもよい。続いて、無機絶縁膜材料または有機絶縁物材料から成る層間絶縁膜29を形成する。本実施例では、層間絶縁膜29を単層構造としているが、2層以上の積層構造としても良い。そして、各不純物領域とそれぞれ電気的に接続する導電膜を形成する。導電膜は引っ張り応力が強い場合がある。そのため、不純物元素を導入して、前記導電膜の内部応力を圧縮応力の増加の方向へ変化させる。このような方法で内部応力を制御し、±1GPa以下の内部応力を有する導電膜を形成することができ、パターニングを行って配線31~33を形成するときに、配線パターンがずれることを防ぐ。また、このようにして形成された導電層が有する内部応力は±1GPa以下のものとなり、層間絶縁膜や半導体膜に及ぼす応力を低減することが可能となる。そして、このような導電層を用いてTFTを作製すると、その電気的特性は良好なものとなり、半導体装置の動作特性も大幅に向上し得る。本実施例では、実施例2とは異なる構造のTFTのゲート電極に本発明を適用した場合について、図8を用いて説明する。まず、基板10上に導電膜35を形成する。基板10としては、ガラス基板や石英基板や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いてもよい。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。また、導電膜35としては、スパッタ法、プラズマCVD法等を用い、膜厚250~600nmの導電膜20を形成した後、フォトリソグラフィ法によりパターニング処理を行って形成する。ここでは、導電膜35として単層構造を用いる例を示したが、前記導電膜を2層以上積層させた構造としても良い。また、導電膜としてはTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素を導入した多結晶珪素膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。本実施例では、スパッタ法により、膜厚400nmのAl-Ti膜を形成する。続いて、不純物元素を導入して、導電膜における内部応力を圧縮応力の増加の方向15へ変化させる。これは後工程における熱処理によって、導電膜における内部応力が引っ張り応力の増加の方向へ変化するので、前記内部応力を緩和させるために予め行っておく処理である。そして、導電膜35を覆う絶縁膜36を形成する。絶縁膜36はプラズマCVD法またはスパッタ法を用い、厚さを40~150nmとして珪素を含む絶縁膜の単層または積層構造で形成する。なお、この絶縁膜36はゲート絶縁膜となる。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜組成比Si=32、O=59、N=7、H=2で形成する。次いで、絶縁膜36上に半導体膜37を形成する。半導体膜37は、非晶質構造を有する半導体膜を公知の手段スパッタ法、LPCVD法、またはプラズマCVD法等により成膜した後、公知の結晶化処理レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等を行って結晶質半導体膜を形成する。この半導体膜37の厚さは25~200nm好ましくは30~100nmで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウムSiGe合金などで形成すると良い。本実施例では、プラズマCVD法を用い、55nmの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させる。この非晶質珪素膜に脱水素化500°C、1時間を行った後、熱結晶化550°C、4時間を行う。熱処理によって半導体膜37は結晶構造を有する半導体膜となる。また、予め不純物元素が導入してあるため、導電膜35における内部応力の変化量は小さくてすむ。このようにして形成された導電膜が有する内部応力は所望の内部応力となり、半導体膜に及ぼす応力が低減できる。そして、このような導電膜を用いてTFTを作製すると、その電気的特性は良好なものとなり、半導体装置の動作特性も大幅に向上し得る。本実施例では、本発明を絶縁ゲート型電界効果トランジスタMOSFETまたはIGFETに適用してCMOS回路を構成した場合の例について図21~図23を用いて説明する。まず、単結晶シリコン基板401を用意し、不純物元素を注入してP型ウェル402、N型ウェル403を形成する。単結晶シリコン基板はP型であってもN型であっても良い。この様な構成はいわゆるツインタブ構造であり、ウェル濃度は1×1018/cm3以下代表的には1×1016~5×1017/cm3で形成される。次に、公知のLOCOS法などにより選択酸化を行い、フィールド酸化膜404を形成した後、熱酸化工程によってシリコン表面に30nm厚の酸化膜後のゲート絶縁膜405を形成する。図21A次に、第1のゲート電極406および第2のゲート電極407を形成する。本実施例ではゲート電極を構成する材料として導電性を有するシリコン膜を用いるが、他にもTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料を用いることができる。前記第1のゲート電極406および前記第2のゲート電極407の形成後、pチャネル型MOSFETとなる領域図面向かって右側をレジストマスク408で覆い、単結晶シリコン基板401に対してn型を付与する不純物元素を導入する。図21B不純物元素の導入の方法は、レーザドーピング法、プラズマドーピング法、イオン注入法およびイオンシャワードーピング法のいずれかの方法を用い、濃度が5×1018~1×1019/cm3となる様に導入する。本実施例では、n型を付与する不純物元素として、Asを用いる。こうして形成される不純物領域410、411の一部チャネル形成領域と接する側の端部は後にnチャネル型MOSFETのLDD領域として機能する。次に、nチャネル型MOSFETとなる領域をレジストマスク412で覆う。そして、単結晶シリコン基板401に対してp型を付与する不純物元素を導入する。図21C本実施例では、n型を付与する不純物元素として、Bボロンを用いる。このようにして、後にpチャネル型MOSFETのLDD領域として機能する不純物領域414、415を形成する。図21Cの状態が得られたら、次に酸化珪素膜図示せずを堆積してエッチバックを行い、サイドウォール416、417を形成する。図22A次に、再びpチャネル型MOSFETとなる領域をレジストマスク418で覆い、n型を付与する不純物元素を1×1020/cm3の濃度で導入する。こうしてソース領域419、ドレイン領域420が形成され、サイドウォール416の下にはLDD領域421が形成される。図22B同様に、nチャネル型MOSFETとなる領域をレジストマスク422で覆い、p型を付与する不純物元素を1×1020/cm3の濃度で導入する。こうしてドレイン領域423、ソース領域424が形成され、サイドウォール417の下にはLDD領域425が形成される。図22Cさらに、レジストマスク422で覆ったまま、希ガス元素から選ばれた一種または複数種の元素を導入する。このようにして、第2のゲート電極407に第1のゲート電極406よりも不純物元素を多量に導入する。これにより、前記第2のゲート電極407の圧縮応力は前記第1のゲート電極406より強く、pチャネル型MOSFETにおけるチャネル形成領域が受ける圧縮応力も、nチャネル型MOSFETにおけるチャネル形成領域が受ける応力よりも強くなる。図22Cの状態が得られたら、第1の熱処理を行い、導入した不純物元素の活性化を行う。続いて、チタン膜を成膜して第2の熱処理を行い、ソース領域、ドレイン領域およびゲート電極の表面にチタンシリサイド層426を形成する。勿論、他の金属膜を用いた金属シリサイドを形成することもできる。シリサイド層を形成した後、チタン膜は除去する。前記第1の熱処理および前記第2の熱処理により、第1のゲート電極406および第2のゲート電極407の内部応力も変化するが、第2のゲート電極407は第1のゲート電極406より不純物元素の導入量が多いため、内部応力の変化は小さい。そのため、第2のゲート電極407の圧縮応力は第1のゲート電極406より強く、pチャネル型MOSFETにおけるチャネル形成領域が受ける圧縮応力も、nチャネル型MOSFETにおけるチャネル形成領域が受ける応力よりも強い。次に、層間絶縁膜427を形成し、コンタクトホールを開けてソース電極428、429、ドレイン電極430を形成する。勿論、電極形成後に水素化を行うことも有効である。以上の様な工程によって、図23に示す様なCMOS回路を得ることができる。ゲート電極の内部応力が制御されたCMOS回路の電気的特性は、良好なものとなり、半導体装置の動作特性も大幅に向上し得る。本実施例ではアクティブマトリクス基板の作製方法について図9~図8を用いて説明する。本明細書ではCMOS回路、及び駆動回路と、画素TFT、保持容量とを有する画素部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。まず、本実施例ではコーニング社の7059ガラスや1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板501を用いる。なお、基板501としては、石英基板や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。本実施例では合成石英ガラス基板を用いる。次いで、石英基板501上に下部遮光膜を形成する。まず、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る膜厚10~150nm好ましくは50~100nmの下地膜を形成する。そして、本実施例の処理温度に耐え得るTa、W、Cr、Mo等の導電性材料およびその積層構造により300nm程度の膜厚で下部遮光膜を形成する。前記下部遮光膜はゲート配線としての機能も有する。本実施例では膜厚75nmの結晶質珪素膜を形成し、続いて膜厚150nmのWSixx=2.0~2.8を成膜した後、不要な部分をエッチングして下部遮光膜503を形成する。なお、本実施例では、下部遮光膜503として単層構造を用いるが、前記絶縁膜を2層以上積層させた構造を用いても良い。そして基板501および下部遮光膜503上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る膜厚10~650nm好ましくは50~600nmの下地膜504を形成する。本実施例では下地膜504として単層構造を用いるが、前記絶縁膜を2層以上積層させた構造を用いても良い。本実施例では、下地膜504としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される膜厚580nmの酸化窒化珪素膜504組成比Si=32、O=27、N=24、H=17を350°Cにて形成する。次いで、下地膜504上に半導体膜505を形成する。半導体膜505は、非晶質構造を有する半導体膜を公知の手段スパッタ法、LPCVD法、またはプラズマCVD法等により、25~80nm好ましくは30~60nmの厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウムSiGe合金などで形成すると良い。そして、ニッケルなどの触媒を用いた熱結晶化法を行って、半導体膜を結晶化する。また、ニッケルなどの触媒を用いた熱結晶化法の他に、公知の結晶化処理レーザ結晶化法、熱結晶化法等を組み合わせて行ってもよい。本実施例では、酢酸ニッケル溶液重量換算濃度10ppm、体積5mlをスピンコートにより膜上全面に塗布して金属含有層405を形成し、温度600度の窒素雰囲気中に12時間曝す。また、レーザ結晶化法も適用する場合には、パルス発振型または連続発光型のエキシマレーザやYAGレーザ、YVO4レーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数300Hzとし、レーザーエネルギー密度を100~800mJcm2とする。また、YAGレーザを用いる場合にはその第2高調波を用いパルス発振周波数1~300Hzとし、レーザーエネルギー密度を300~1000mJcm2とすると良い。そして幅100~1000μm、例えば400μmで線状に集光したレーザビームを基板全面に渡って照射し、この時の線状レーザビームの重ね合わせ率オーバーラップ率を50~98として行ってもよい。続いて、活性領域となる半導体層から、結晶化を助長するために用いた金属元素を除去または低減するために、ゲッタリングを行う。ゲッタリングについては特開平10-270363号公報に開示している方法を適用すればよい。本実施例では、マスクとして、膜厚50nmの酸化珪素膜を形成し、パターニングを行って、所望の形状の酸化珪素膜506a~506dを得る。そして、半導体膜に選択的に15族に属する元素代表的にはPリンを導入し、熱処理を行うことで、半導体層から金属元素を除去または半導体特性に影響しない程度にまで低減することができる。このようにして作製した活性領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。そして、結晶質半導体膜にエッチングを行って、半導体層507a~510aを形成する。図9D次に、マスク506a~506dを除去し、新たに絶縁膜511を形成して半導体膜の結晶性を向上させるために熱処理を行って、半導体層の上部を熱酸化させるのが望ましい。本実施例では、減圧CVD装置で20nmの酸化珪素膜を成膜した後、ファーネスアニール炉で熱処理を行う。この処理により、半導体層507a~510aの上部は酸化される。そして、酸化珪素膜および半導体層の酸化した部分をエッチングすると、結晶性の向上した半導体層507b~510bが得られる。半導体層507b~510bを形成した後、TFTのしきい値を制御するために微量な不純物元素ボロンまたはリンを導入してもよい。次いで、半導体層507b~510bを覆う第1のゲート絶縁膜511を形成する。第1のゲート絶縁膜511はプラズマCVD法またはスパッタ法を用い、厚さを20~150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により35nmの厚さで酸化窒化珪素膜組成比Si=32、O=59、N=7、H=2で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を用いても良い。また、酸化珪素膜を用いる場合には、プラズマCVD法でTEOSTetraethylOrthosilicateとO2とを混合し、反応圧力40Pa、基板温度300~400°Cとし、高周波13.56MHz電力密度0.5~0.8Wcm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後400~500°Cの熱アニールによりゲート絶縁膜として良好な特性を得ることができる。そして、前記ゲート絶縁膜を部分的にエッチングして、保持容量の電極の一方となる半導体層510aを露出させ、該半導体層510aに不純物元素を導入する。図10Bこのとき、他の領域にはレジスト513が形成されており、不純物元素は導入されない。本実施例では、不純物元素としてPリンを用い、加速電圧10keV、ドーズ量5×1014cm2として不純物元素を導入する。続いて、第2のゲート絶縁膜512を形成する。第2のゲート絶縁膜512はプラズマCVD法またはスパッタ法を用い、厚さを20~150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により50nmの厚さで酸化窒化珪素膜組成比Si=32、O=59、N=7、H=2で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を用いても良い。そして、下部遮光膜と接続するコンタクトを形成した後、膜厚20~100nmの第1の導電膜515と、膜厚100~400nmの第2の導電膜516aとを積層形成する。本実施例では、膜厚30nmのTaN膜からなる第1の導電膜515と、膜厚370nmのW膜からなる第2の導電膜516aを積層形成する。TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、W膜は、Wのターゲットを用いたスパッタ法で形成する。その他に6フッ化タングステンWF6を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。なお、本実施例では、第1の導電膜515をTaN、第2の導電膜516aをWとしているが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素を導入した結晶質珪素膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。また、第1の導電膜をタンタルTa膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化チタンTiN膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタルTaN膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜を窒化タンタルTaN膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。ここで、第2の導電膜516aにおける内部応力を所望のものとするために、第3の不純物元素の導入を行う。不純物元素の導入はプラズマドーピング法、イオン注入法、またはイオンシャワードーピング法で行えば良い。これにより、圧縮応力の増加の方向へ変化し、所望の内部応力を有する第2の導電膜516bを形成することができる。図10D本実施例では、加速電圧70keVとし、Arを用いて不純物元素を導入する。次に、フォトリソグラフィ法を用いてレジストからなるマスク図示せずを形成し、電極及び配線を形成するためのエッチング処理を行う。本実施例ではエッチング条件として、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10sccmとし、1Paの圧力でコイル型の電極に500WのRF1356MHz電力を投入してプラズマを生成してエッチングを行った。基板側試料ステージにも150WのRF1356MHz電力を投入し、実質的に負の自己バイアス電圧を印加する。そして、第4の不純物元素の導入を行い、半導体層にn型を付与する不純物元素を導入する。図11A不純物元素を導入するときの条件は1×1013~5×1014cm2とし、加速電圧を30~80keVとして行う。本実施例ではドーズ量を1.5×1013/cm2とし、加速電圧を60keVとして行う。n型を付与する不純物元素として15族に属する元素、典型的にはリンPまたは砒素Asを用いるが、ここではリンPを用いる。この場合、導電層517~521がn型を付与する不純物元素に対するマスクとなり、自己整合的に低濃度不純物領域523~524が形成される。低濃度不純物領域523~524には1×1018~1×1020cm3の濃度範囲でn型を付与する不純物元素を添加する。ここで、pチャネル型TFTを形成する半導体層にはレジストによるマスク522が形成されており、n型を付与する不純物元素は導入されない。次いで、レジストからなるマスクを除去し、新たにマスクを形成して、図11Bに示すように、第5の不純物元素の導入を行う。不純物元素を導入しするときの条件はドーズ量を1×1013~1×1015cm2とし、加速電圧を30~120keVとして行う。このとき、pチャネル型TFTを形成する半導体層にn型を付与する不純物元素を導入しないためにマスク525bを形成し、また、nチャネル型TFTを形成するための半導体層に選択的に高濃度不純物領域を形成するためにマスク525a、525cを形成する。本実施例ではドーズ量を2×1015/cm2とし、加速電圧を50keVとして行った。こうして、高濃度不純物領域526、529が形成される。次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク532aおよび532bを形成して、図11Cに示すように、第6の不純物元素の導入を行う。この第6の不純物元素の導入により、pチャネル型TFTの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域533を形成する。第2の導電層518を不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域533はジボランB2H6を用いたイオンシャワードーピング法で形成する。イオンシャワードーピング法の条件はドーズ量を1×1013~1×1014cm2とし、加速電圧を30~120keVとして行う。この第6の不純物元素の導入の際には、nチャネル型TFTを形成する半導体層はレジストからなるマスク532aおよび532bで覆われている。次いで、レジストからなるマスクを除去し、新たにマスクを形成して、図12Aに示すように、第7の不純物元素の導入を行う。不純物元素を導入するときの条件はドーズ量を1×1013~1×1015cm2とし、加速電圧を20~120keVとして行う。このとき、nチャネル型TFTを形成する半導体層にp型を付与する不純物元素を導入しないためにマスク534a、534cを形成し、また、pチャネル型TFTを形成するための半導体層に選択的に高濃度不純物領域を形成するためにマスク534bを形成する。本実施例ではドーズ量を1×1015/cm2とし、加速電圧を40keVとして行う。こうして、高濃度不純物領域535が形成される。以上までの工程で、それぞれの半導体層に高濃度不純物領域および低濃度不純物領域が形成される。次いで、レジストからなるマスク534を除去して第1の層間絶縁膜538を形成する。この第1の層間絶縁膜538としては、プラズマCVD法またはスパッタ法を用い、厚さを100~200nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化珪素膜を形成した。もちろん、第1の層間絶縁膜538は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。次いで、図12Bに示すように、熱処理を行って、半導体層の結晶性の回復、それぞれの半導体層に添加された不純物元素の活性化を行う。この熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400~700°C、代表的には500~550°Cで行えばよく、本実施例では550°C、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法RTA法を適用することができる。また、第1の層間絶縁膜を形成する前に熱処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜珪素を主成分とする絶縁膜、例えば窒化珪素膜を形成した後で熱処理を行うことが好ましい。そして、熱処理300~550°Cで1~12時間の熱処理を行うと水素化を行うことができる。この工程は第1の層間絶縁膜461に含まれる水素により半導体層のダングリングボンドを終端する工程である。もちろん、第1の層間絶縁膜の存在に関係なく半導体層を水素化することもできる。水素化の他の手段として、プラズマ水素化プラズマにより励起された水素を用いるや、3~100の水素を含む雰囲気中で300~450°Cで1~12時間の熱処理を行っても良い。次いで、第1の層間絶縁膜538上に無機絶縁膜材料または有機絶縁物材料から成る第2の層間絶縁膜539を形成する。本実施例では、膜厚1μmの窒化酸化珪素膜を形成する。そして、駆動回路555において、各不純物領域とそれぞれ電気的に接続する配線540~542を形成する。また、画素部556においては、ソース配線543、545、ドレイン電極544を形成する。なお、これらの配線は、膜厚50nmのTi膜と、膜厚500nmの合金膜AlとTiとの合金膜との積層膜をパターニングして形成する。図13にここまで作製された状態の上面図を示す。なお、図9~図12に対応する部分には同じ符号を用いている。図12C中の鎖線A-A’は図13中の鎖線A―A’で切断した断面図に対応している。また、図12C中の鎖線B-B’は図13中の鎖線B―B’で切断した断面図に対応している。次いで、第2の層間絶縁膜539上に無機絶縁膜材料または有機絶縁物材料から成る第3の層間絶縁膜560を形成する。本実施例では、膜厚1.8μmの窒化酸化珪素膜を形成する。第3の層間絶縁膜539上にAl、Ti、W、Cr、または黒色樹脂等の高い遮光性を持つ膜を所望の形状にパターニングして遮光膜561、562を形成する。この遮光膜561、562は画素の開口部以外を遮光するように網目状に配置する。さらに、この遮光膜117を覆うように第4の層間絶縁膜563を無機絶縁材料により形成する。そして、接続配線544に通じるコンタクトホールを形成し、ITO等の透明導電膜を100nm厚形成し、所望の形状にパターニングすることで画素電極564、565を形成する。以上の様にして、nチャネル型TFT551とpチャネル型TFT552を有する駆動回路555と、画素TFT553、保持容量554とを有する画素部556が同一基板上に形成されたアクティブマトリクス基板が完成する。このようにして形成されたゲート電極が有する内部応力は所望の内部応力となり、半導体膜に及ぼす応力が低減できる。そして、このようなゲート電極を用いてTFTを作製すると、その電気的特性は良好なものとなり、半導体装置の動作特性も大幅に向上し得る。なお、本実施例は実施例2または実施例3と自由に組み合わせることが可能である。もちろん、実施例4で形成するTFTや実施例5で形成するMOSFETを用いてアクティブマトリクス基板を作製することも可能である。本実施例では、実施例6で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図15を用いる。まず、実施例6に従い、図14Bの状態のアクティブマトリクス基板を得た後、前記アクティブマトリクス基板上、少なくとも画素電極564、565上に配向膜567を形成しラビング処理を行う。なお、本実施例では配向膜567を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ572を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。次いで、対向基板569を用意する。次いで、対向基板569上に着色層570、平坦化膜573を形成する。次いで、平坦化膜573上に透明導電膜からなる対向電極576を少なくとも画素部に形成し、対向基板の全面に配向膜574を形成し、ラビング処理を施した。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材568で貼り合わせる。シール材568にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料575を注入し、封止剤図示せずによって完全に封止する。液晶材料575には公知の液晶材料を用いれば良い。このようにして図15に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板図示しないを貼りつけた。そして、公知の技術を用いてFPCを貼りつけた。以上のようにして作製される液晶表示装置は、ゲート電極の内部応力が所望のものに制御されていることから、半導体膜に及ぼす応力も低減することが可能となり、前記液晶表示装置の動作特性も大幅に向上し得る。そして、このような液晶表示装置は各種電子機器の表示部として用いることができる。なお、本実施例は実施例2または実施例3または実施例6と自由に組み合わせることが可能である。本実施例では、本発明を用いて発光装置を作製した例について説明する。本明細書において、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにICIntegratedCircuitを実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンスElectroLuminescenceが得られる有機化合物を含む層発光層と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光蛍光と三重項励起状態から基底状態に戻る際の発光リン光があり、これらのうちどちらか、あるいは両方の発光を含む。図16は本実施例の発光装置の断面図である。図16において、基板700上に設けられた駆動回路は図16のCMOS回路を用いて形成される。従って、構造の説明はnチャネル型TFT551とpチャネル型TFT552の説明を参照すれば良いが、nチャネル型TFT551とpチャネル型TFT552のゲート電極にArを導入することで内部応力を制御しており、半導体膜に及ぼす応力を低減してある。そのため、TFTの電気的特性を向上させることが可能となっている。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。基板700上に設けられたスイッチングTFT603は図12Cのnチャネル型TFT551を用いて形成される。したがって、構造の説明はnチャネル型TFT551の説明を参照すれば良いが、nチャネル型TFT551のゲート電極にArを導入することで内部応力を制御しており、半導体膜に及ぼす応力を低減してある。そのため、TFTの電気的特性を向上させることが可能となっている。なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、配線701、703はCMOS回路のソース配線、702はドレイン配線として機能する。また、配線704はソース配線図示せずとスイッチングTFTのソース領域とを電気的に接続する配線として機能し、配線705はドレイン配線図示せずとスイッチングTFTのドレイン領域とを電気的に接続する配線として機能する。なお、電流制御TFT604は図12Cのpチャネル型TFT552を用いて形成される。従って、構造の説明はpチャネル型TFT552の説明を参照すれば良いが、pチャネル型TFT552のゲート電極にArを導入することで内部応力を制御しており、半導体膜に及ぼす応力を低減してある。そのため、TFTの電気的特性を向上させることが可能となっている。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。また、配線706は電流制御TFTのソース配線電流供給線に相当するであり、画素電極711と電気的に接続する電極である。また、711は、透明導電膜からなる画素電極発光素子の陽極である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。画素電極711は、上記配線を形成する前に平坦な層間絶縁膜710上に形成する。本実施例においては、樹脂からなる平坦化膜710を用いてTFTによる段差を平坦化することは非常に重要である。後に形成される発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。配線701~707を形成後、図16に示すようにバンク712を形成する。バンク712は100~400nmの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。なお、バンク712は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク712の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は1×106~1×1012Ωm好ましくは1×108~1×1010Ωmとなるようにカーボン粒子や金属粒子の添加量を調節すれば良い。画素電極711の上には発光層713が形成される。なお、図16では一画素しか図示していないが、本実施例ではR赤、G緑、B青の各色に対応した発光層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として20nm厚の銅フタロシアニンCuPc膜を設け、その上に発光層として70nm厚のトリス-8-キノリノラトアルミニウム錯体Alq3膜を設けた積層構造としている。Alq3にキナクリドン、ペリレンもしくはDCM1といった蛍光色素を添加することで発光色を制御することができる。但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて発光層発光及びそのためのキャリアの移動を行わせるための層を形成すれば良い。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、高分子系有機発光材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。次に、発光層713の上には導電膜からなる陰極714が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のMgAg膜マグネシウムと銀との合金膜を用いても良い。陰極材料としては、周期表の1族もしくは2族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。この陰極714まで形成された時点で発光素子715が完成する。なお、ここでいう発光素子715は、画素電極陽極711、発光層713及び陰極714で形成されたダイオードを指す。発光素子715を完全に覆うようにしてパッシベーション膜716を設けることは有効である。パッシベーション膜716としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にDLCダイヤモンドライクカーボン膜を用いることは有効である。DLC膜は室温から100°C以下の温度範囲で成膜可能であるため、耐熱性の低い発光層713の上方にも容易に成膜することができる。また、DLC膜は酸素に対するブロッキング効果が高く、発光層713の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層713が酸化するといった問題を防止できる。さらに、パッシベーション膜716上に封止材717を設け、カバー材718を貼り合わせる。封止材717としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材718はガラス基板や石英基板やプラスチック基板プラスチックフィルムも含むの両面に炭素膜好ましくはダイヤモンドライクカーボン膜を形成したものを用いる。こうして図16に示すような構造の発光装置が完成する。なお、バンク712を形成した後、パッシベーション膜716を形成するまでの工程をマルチチャンバー方式またはインライン方式の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材718を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、D/Aコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。さらに、発光素子を保護するための封止または封入工程まで行った後の本実施例の発光装置について図17を用いて説明する。なお、必要に応じて図16で用いた符号を引用する。図17Aは、発光素子の封止までを行った状態を示す上面図、図17Bは図17AをC-C’で切断した断面図である。点線で示された801はソース側駆動回路、806は画素部、807はゲート側駆動回路である。また、901はカバー材、902は第1シール材、903は第2シール材であり、第1シール材902で囲まれた内側には封止材907が設けられる。なお、904はソース側駆動回路801及びゲート側駆動回路807に入力される信号を伝送するための配線であり、外部入力端子となるFPCフレキシブルプリントサーキット905からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基板PWBが取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。次に、断面構造について図17Bを用いて説明する。基板700の上方には画素部806、ゲート側駆動回路807が形成されており、画素部806は電流制御TFT604とそのドレインに電気的に接続された画素電極711を含む複数の画素により形成される。また、ゲート側駆動回路807はnチャネル型TFT601とpチャネル型TFT602とを組み合わせたCMOS回路図16参照を用いて形成される。画素電極711は発光素子の陽極として機能する。また、画素電極711の両端にはバンク712が形成され、画素電極711上には発光層713および発光素子の陰極714が形成される。陰極714は全画素に共通の配線としても機能し、接続配線904を経由してFPC905に電気的に接続されている。さらに、画素部806及びゲート側駆動回路807に含まれる素子は全て陰極714およびパッシベーション膜567で覆われている。また、第1シール材902によりカバー材901が貼り合わされている。なお、カバー材901と発光素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第1シール材902の内側には封止材907が充填されている。なお、第1シール材902、封止材907としてはエポキシ系樹脂を用いるのが好ましい。また、第1シール材902はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材907の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。発光素子を覆うようにして設けられた封止材907はカバー材901を接着するための接着剤としても機能する。また、本実施例ではカバー材901を構成するプラスチック基板901aの材料としてFRPFiberglassReinforcedPlastics、PVFポリビニルフロライド、マイラー、ポリエステルまたはアクリルを用いることができる。また、封止材907を用いてカバー材901を接着した後、封止材907の側面露呈面を覆うように第2シール材903を設ける。第2シール材903は第1シール材902と同じ材料を用いることができる。以上のような構造で発光素子を封止材907に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等の発光層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。以上のようにして作製される発光装置は、ゲート電極の内部応力が所望のものに制御されていることから、半導体膜に及ぼす応力も低減することが可能となり、前記発光装置の動作特性も大幅に向上し得る。そして、このような発光装置は各種電子機器の表示部として用いることができる。なお、本実施例は実施例2または実施例3または実施例6と自由に組み合わせることが可能である。本発明を適用して形成されたCMOS回路や画素部は様々な電気光学装置アクティブマトリクス型液晶表示装置、アクティブマトリクス型EC表示装置、アクティブマトリクス型発光装置に用いることが出来る。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施出来る。その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイゴーグル型ディスプレイ、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末モバイルコンピュータ、携帯電話または電子書籍等などが挙げられる。それらの一例を図18、図19及び図20に示す。図18Aはパーソナルコンピュータであり、本体3001、画像入力部3002、表示部3003、キーボード3004等を含む。本発明を表示部3003に適用することができる。図18Bはビデオカメラであり、本体3101、表示部3102、音声入力部3103、操作スイッチ3104、バッテリー3105、受像部3106等を含む。本発明を表示部3102に適用することができる。図18Cはモバイルコンピュータモービルコンピュータであり、本体3201、カメラ部3202、受像部3203、操作スイッチ3204、表示部3205等を含む。本発明は表示部3205に適用できる。図18Dはゴーグル型ディスプレイであり、本体3301、表示部3302、アーム部3303等を含む。本発明は表示部3302に適用することができる。図18Eはプログラムを記録した記録媒体以下、記録媒体と呼ぶを用いるプレーヤーであり、本体3401、表示部3402、スピーカ部3403、記録媒体3404、操作スイッチ3405等を含む。なお、このプレーヤーは記録媒体としてDVDDigtialVersatileDisc、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行なうことができる。本発明は表示部3402に適用することができる。図18Fはデジタルカメラであり、本体3501、表示部3502、接眼部3503、操作スイッチ3504、受像部図示しない等を含む。本発明を表示部3502に適用することができる。図19Aはフロント型プロジェクターであり、投射装置3601、スクリーン3602等を含む。本発明は投射装置3601の一部を構成する液晶表示装置3808やその他の駆動回路に適用することができる。図19Bはリア型プロジェクターであり、本体3701、投射装置3702、ミラー3703、スクリーン3704等を含む。本発明は投射装置2702の一部を構成する液晶表示装置3808やその他の駆動回路に適用することができる。なお、図19Cは、図19A及び図19B中における投射装置3601、3702の構造の一例を示した図である。投射装置3601、3702は、光源光学系3801、ミラー3802、3804~3806、ダイクロイックミラー3803、プリズム3807、液晶表示装置3808、位相差板3809、投射光学系3810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図19C中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。また、図19Dは、図19C中における光源光学系3801の構造の一例を示した図である。本実施例では、光源光学系3801は、リフレクター3811、光源3812、レンズアレイ3813、3814、偏光変換素子3815、集光レンズ3816で構成される。なお、図19Dに示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。ただし、図19に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。図20Aは携帯電話であり、本体3901、音声出力部3902、音声入力部3903、表示部3904、操作スイッチ3905、アンテナ3906等を含む。本発明を表示部3904に適用することができる。図20Bは携帯書籍電子書籍であり、本体4001、表示部4002、4003、記憶媒体4004、操作スイッチ4005、アンテナ4006等を含む。本発明は表示部4002、4003に適用することができる。図20Cはディスプレイであり、本体4101、支持台4102、表示部4103等を含む。本発明は表示部4103に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上特に30インチ以上のディスプレイには有利である。以上の様に、本発明の適用範囲は極めて広く、さまざまな分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例2~7のどのような組み合わせからなる構成を用いても実現することができる。また、実施例8を図18および図20における電子機器に適用することも可能である。