複数の行および複数の列を有するマトリクス状に配列された複数の画素を有し、4個以上の偶数個の画素がカラー表示画素を構成する液晶表示装置であって、列方向に延びる複数のソースバスラインを有し、前記偶数個の画素は、相対的に大きな面積を有する大画素と、相対的に小さな面積を有する小画素とを含み、前記複数のソースバスラインのそれぞれから信号電圧を供給される画素のセットの総面積が略同一である液晶表示装置。前記偶数個の画素のうちの半分は前記大画素であり、残りの半分は前記小画素である請求項1に記載の液晶表示装置。前記画素のセットは、前記大画素と前記小画素とを同じ個数含む請求項2に記載の液晶表示装置。前記複数の画素は、前記大画素から構成される画素列と、前記小画素から構成される画素列とが表示領域内で交互に並ぶように配置されている請求項3に記載の液晶表示装置。前記複数の画素のそれぞれは、前記複数のソースバスラインのうちの対応する1本のソースバスラインに接続されたスイッチング素子を有し、前記複数のソースバスラインのうちの任意の1本のソースバスラインに接続されたスイッチング素子は、前記任意の1本のソースバスラインに隣接する1対の画素列のうちの一方の画素列の画素のスイッチング素子と、他方の画素列の画素のスイッチング素子とを同じ個数含む請求項4に記載の液晶表示装置。前記複数の画素は、表示を行わないダミー画素を含み、前記複数の画素は、前記ダミー画素から構成される画素列が表示領域外に位置するように配置されており、前記複数のソースバスラインのうちの行方向における両端に位置する2本のソースバスラインのそれぞれに接続されたスイッチング素子は、表示領域内の画素列の画素のスイッチング素子と、表示領域外の画素列の画素のスイッチング素子とを同じ個数含む請求項5に記載の液晶表示装置。前記偶数個の画素は、p行q列p、qは2以上の整数に配置されている請求項5または6に記載の液晶表示装置。前記偶数個の画素は、1行r列rは4以上の偶数に配置されている請求項5または6に記載の液晶表示装置。前記偶数個の画素は、p行q列p、qは2以上の整数に配置されており、前記偶数個の画素は、さらに、前記p行のうちの任意の行において異なる面積を有する画素が混在しないように配置されている請求項1に記載の液晶表示装置。前記偶数個の画素のうちの半分は前記大画素であり、残りの半分は前記小画素である請求項9に記載の液晶表示装置。前記画素のセットは、前記大画素と前記小画素とを同じ個数含む請求項10に記載の液晶表示装置。前記複数の画素は、前記大画素から構成される画素行と、前記小画素から構成される画素行とが交互に並ぶように配置されている請求項11に記載の液晶表示装置。行方向に延びる複数のゲートバスラインをさらに有し、前記複数のゲートバスラインのそれぞれから走査電圧を供給される画素のセットの総面積が略同一である請求項12に記載の液晶表示装置。前記複数のゲートバスラインのそれぞれから走査電圧を供給される画素のセットは、前記大画素と前記小画素とを同じ個数含む請求項13に記載の液晶表示装置。行方向に延びる複数のゲートバスラインをさらに有し、前記複数の画素のそれぞれは、前記複数のゲートバスラインのうちの対応する1本のゲートバスラインに接続されたスイッチング素子を有し、前記複数のゲートバスラインのうちの任意の1本のゲートバスラインに接続されたスイッチング素子は、前記任意の1本のゲートバスラインに隣接する1対の画素行のうちの一方の画素行の画素のスイッチング素子と、他方の画素行の画素のスイッチング素子とを同じ個数含む請求項12から14のいずれかに記載の液晶表示装置。前記複数の画素は、表示を行わないダミー画素を含み、前記複数の画素は、前記ダミー画素から構成される画素行が表示領域外に位置するように配置されており、前記複数のゲートバスラインのうちの列方向における両端に位置する2本のソースバスラインのそれぞれに接続されたスイッチング素子は、表示領域内の画素行の画素のスイッチング素子と、表示領域外の画素行の画素のスイッチング素子とを同じ個数含む請求項15に記載の液晶表示装置。前記偶数個の画素は、少なくとも赤画素、緑画素および青画素を含む請求項1から16のいずれかに記載の液晶表示装置。前記偶数個の画素は、黄画素をさらに含む請求項17に記載の液晶表示装置。前記赤画素および前記青画素は、前記大画素であり、前記緑画素および前記黄画素は、前記小画素である請求項18に記載の液晶表示装置。前記偶数個の画素は、4個の画素である請求項1から19のいずれかに記載の液晶表示装置。前記偶数個の画素は、6個の画素である請求項1から19のいずれかに記載の液晶表示装置。しかしながら、特許文献2に開示されている画素配置を採用すると、図13に示されているように、相対的に大きな面積を有する赤画素Rおよび青画素Bから構成される画素列と、相対的に小さな面積を有する緑画素Gおよび黄画素Yから構成される画素列とが交互に並ぶ。従って、前者の画素列に対応するソースバスラインと、後者の画素列に対応するソースバスラインとでは、接続されている画素の総面積が異なってしまい、容量負荷が異なってしまう。そのため、列方向に延びる表示ムラ縦縞が視認されるおそれがある。なお、この表示ムラは、図13に示したように赤画素Rおよび青画素Bの面積が相対的に大きく、緑画素Gおよび黄画素Yの面積が相対的に小さい構成においてのみ発生するわけではない。カラー表示画素を構成する複数の画素が、相対的に大きな面積を有する大画素と相対的に小さな面積を有する小画素とを含む構成においては、上述したような表示ムラが発生するおそれがある。本発明は、上記問題に鑑みてなされたものであり、その目的は、カラー表示画素を構成する複数の画素が大画素と小画素とを含む液晶表示装置において、列方向に延びる表示ムラの発生を抑制することにある。本発明による液晶表示装置は、複数の行および複数の列を有するマトリクス状に配列された複数の画素を有し、4個以上の偶数個の画素がカラー表示画素を構成する液晶表示装置であって、列方向に延びる複数のソースバスラインを有し、前記偶数個の画素は、相対的に大きな面積を有する大画素と、相対的に小さな面積を有する小画素とを含み、前記複数のソースバスラインのそれぞれから信号電圧を供給される画素のセットの総面積は略同一である。ある好適な実施形態において、前記偶数個の画素のうちの半分は前記大画素であり、残りの半分は前記小画素である。ある好適な実施形態において、前記画素のセットは、前記大画素と前記小画素とを同じ個数含む。ある好適な実施形態において、前記複数の画素は、前記大画素から構成される画素列と、前記小画素から構成される画素列とが表示領域内で交互に並ぶように配置されている。ある好適な実施形態において、前記複数の画素のそれぞれは、前記複数のソースバスラインのうちの対応する1本のソースバスラインに接続されたスイッチング素子を有し、前記複数のソースバスラインのうちの任意の1本のソースバスラインに接続されたスイッチング素子は、前記任意の1本のソースバスラインに隣接する1対の画素列のうちの一方の画素列の画素のスイッチング素子と、他方の画素列の画素のスイッチング素子とを同じ個数含む。ある好適な実施形態において、前記複数の画素は、表示を行わないダミー画素を含み、前記複数の画素は、前記ダミー画素から構成される画素列が表示領域外に位置するように配置されており、前記複数のソースバスラインのうちの行方向における両端に位置する2本のソースバスラインのそれぞれに接続されたスイッチング素子は、表示領域内の画素列の画素のスイッチング素子と、表示領域外の画素列の画素のスイッチング素子とを同じ個数含む。ある好適な実施形態において、前記偶数個の画素は、p行q列p、qは2以上の整数に配置されている。ある好適な実施形態において、前記偶数個の画素は、1行r列rは4以上の偶数に配置されている。ある好適な実施形態において、前記偶数個の画素は、p行q列p、qは2以上の整数に配置されており、前記偶数個の画素は、さらに、前記p行のうちの任意の行において異なる面積を有する画素が混在しないように配置されている。ある好適な実施形態において、前記偶数個の画素のうちの半分は前記大画素であり、残りの半分は前記小画素である。ある好適な実施形態において、前記画素のセットは、前記大画素と前記小画素とを同じ個数含む。ある好適な実施形態において、前記複数の画素は、前記大画素から構成される画素行と、前記小画素から構成される画素行とが交互に並ぶように配置されている。ある好適な実施形態において、本発明による液晶表示装置は、行方向に延びる複数のゲートバスラインをさらに有し、前記複数のゲートバスラインのそれぞれから走査電圧を供給される画素のセットの総面積が略同一である。ある好適な実施形態において、前記複数のゲートバスラインのそれぞれから走査電圧を供給される画素のセットは、前記大画素と前記小画素とを同じ個数含む。ある好適な実施形態において、本発明による液晶表示装置は、行方向に延びる複数のゲートバスラインをさらに有し、前記複数の画素のそれぞれは、前記複数のゲートバスラインのうちの対応する1本のゲートバスラインに接続されたスイッチング素子を有し、前記複数のゲートバスラインのうちの任意の1本のゲートバスラインに接続されたスイッチング素子は、前記任意の1本のゲートバスラインに隣接する1対の画素行のうちの一方の画素行の画素のスイッチング素子と、他方の画素行の画素のスイッチング素子とを同じ個数含む。ある好適な実施形態において、前記複数の画素は、表示を行わないダミー画素を含み、前記複数の画素は、前記ダミー画素から構成される画素行が表示領域外に位置するように配置されており、前記複数のゲートバスラインのうちの列方向における両端に位置する2本のソースバスラインのそれぞれに接続されたスイッチング素子は、表示領域内の画素行の画素のスイッチング素子と、表示領域外の画素行の画素のスイッチング素子とを同じ個数含む。ある好適な実施形態において、前記偶数個の画素は、少なくとも赤画素、緑画素および青画素を含む。ある好適な実施形態において、前記偶数個の画素は、黄画素をさらに含む。ある好適な実施形態において、前記赤画素および前記青画素は、前記大画素であり、前記緑画素および前記黄画素は、前記小画素である。ある好適な実施形態において、前記偶数個の画素は、4個の画素である。ある好適な実施形態において、前記偶数個の画素は、6個の画素である。本発明によると、カラー表示画素を構成する複数の画素が大画素と小画素とを含む液晶表示装置において、列方向に延びる表示ムラの発生を抑制することができる。本発明による液晶表示装置は、複数の行および複数の列を有するマトリクス状に配列された複数の画素と、列方向に延びる複数のソースバスラインとを有する。本発明による液晶表示装置では、4個以上の偶数個の画素がカラー表示画素を構成し、これら偶数個の画素は、相対的に大きな面積を有する画素大画素と称する。と、相対的に小さな面積を有する画素小画素と称する。とを含む。本発明による液晶表示装置では、上述したように、1個のカラー表示画素中に、大画素と小画素とが混在しているが、複数のソースバスラインのそれぞれに接続されているつまり各ソースバスラインから信号電圧を供給される画素のセットの総面積が略同一であるので、列方向に延びる表示ムラの発生を抑制することができる。以下、図面を参照しながら本発明の実施形態を説明する。なお、本発明は以下の実施形態に限定されるものではない。実施形態1図1に、本実施形態における液晶表示装置100を示す。液晶表示装置100は、図1に示すように、液晶表示パネル1と、液晶表示パネル1に駆動信号を供給するゲートドライバ走査線駆動回路2およびソースドライバ信号線駆動回路3とを備える。液晶表示パネル1は、複数の行および複数の列を有するマトリクス状に配列された複数の画素を有する。2行2列に配置された4個の画素が、カラー表示画素Pを構成する。カラー表示画素Pを構成する4個の画素は、具体的には、赤を表示する赤画素R、緑を表示する緑画素G、青を表示する青画素Bおよび黄を表示する黄画素Yである。つまり、互いに異なる色を表示する4種類の画素によって、1個のカラー表示画素Pが構成されている。本実施形態では、赤画素Rおよび青画素Bの面積が相対的に大きく、緑画素Gおよび黄画素Yの面積が相対的に小さい。つまり、赤画素Rおよび青画素Bが大画素であり、緑画素Gおよび黄画素Yが小画素である。このように、カラー表示画素Pを構成する4個偶数個の画素のうちの半分2個の画素が大画素であり、残りの半分残り2個の画素が小画素である。図1に示す例では、各カラー表示画素P内で、4個の画素は、左上から反時計回りに、赤画素R、青画素B、黄画素Y、緑画素Gの順に配置されている。従って、複数の画素によって構成される画素列を左側から順に1番目、2番目、3番目と呼ぶことにしたとき、奇数番目の画素列は、赤画素Rおよび青画素Bから構成されており、偶数番目の画素列は、緑画素Gおよび黄画素Yから構成されている。言い換えると、液晶表示装置100の複数の画素は、大画素から構成される画素列と、小画素から構成される画素列とが表示領域内で交互に並ぶように配置されている。上述したように、本実施形態における液晶表示装置100では、1個のカラー表示画素P中に、大画素と小画素とが混在している。以下、図2を参照しながら、液晶表示装置100のより具体的な構成を説明する。液晶表示装置100は、図2に示すように、行方向に延びる複数のゲートバスライン走査線12と、列方向に延びる複数のソースバスライン信号線13とを有する。複数のゲートバスライン12は、ゲートドライバ2に接続されている。複数のソースバスライン13は、ソースドライバ3に接続されており、より具体的には、ソースドライバ3の複数の出力端子3aに一対一で接続される。個々の出力端子3aからは、正極性または負極性の階調電圧信号電圧が出力される。また、液晶表示装置100の複数の画素は、図2に示すように、スイッチング素子としての薄膜トランジスタTFT14と、TFT14に電気的に接続された画素電極11とを有する。TFT14は、複数のゲートバスライン12のうちの対応する1本のゲートバスライン12および複数のソースバスライン13のうちの対応する1本のソースバスライン13に接続されている。ここでは図示していないが、液晶表示装置100の液晶表示パネル1は、アクティブマトリクス基板TFT基板と、アクティブマトリクス基板に対向する対向基板カラーフィルタ基板と、これらの間に設けられた液晶層とを有しており、上述したゲートバスライン12、ソースバスライン13、TFT14および画素電極11はアクティブマトリクス基板に設けられている。対向基板には、画素電極11に対向する対向電極これも不図示が設けられており、画素電極11、対向電極およびこれらの間に位置する液晶層によって、各画素の液晶容量が構成される。なお、表示モードとしてIPSモードやFFSモードを用いる場合には、対向電極もアクティブマトリクス基板に形成される。本実施形態の液晶表示装置100では、各ソースバスライン13に対するTFT14の配置関係が、一般的な液晶表示装置とは異なっている。図2に示されているように、各ソースバスライン13に対し、列方向に沿って、その右側の画素列の画素のTFT14と、その左側の画素列の画素のTFT14とが、交互に接続されている。具体的には、その左側に緑画素Gおよび黄画素Yの画素列が位置し、その右側に赤画素Rおよび青画素Bの画素列が位置するソースバスライン13に着目すると、このソースバスライン13には、赤画素RのTFT14と黄画素YのTFT14とが交互に接続されている。一方、その左側に赤画素Rおよび青画素Bの画素列が位置し、その右側に緑画素Gおよび黄画素Yの画素列が位置するソースバスライン13に着目すると、このソースバスライン13には、緑画素BのTFT14と青画素BのTFT14とが交互に接続されている。このように、各ソースバスライン13に対し、複数のTFT14が千鳥状に配置されている。従って、複数のソースバスライン13のうちの任意の1本のソースバスライン13に接続された複数のTFT14は、そのソースバスライン13に隣接する1対の画素列のうちの一方の画素列の画素のTFT14と、他方の画素列の画素のTFT14とを同じ個数含む。そのため、各ソースバスライン13から信号電圧を供給される画素のセットは、大画素と小画素とを同じ個数含むので、上記画素のセット1本のソースバスライン13に接続されている画素セットの総面積は、略同一である。その結果、本実施形態の液晶表示装置100では、列方向に延びる表示ムラ縦縞の発生が抑制される。なお、各ソースバスライン13に接続されている画素のセットの総面積は、厳密に同一である必要はないが、表示ムラの発生をより確実に抑制する観点からは、できるだけ近い値であることが好ましく、具体的には、そのばらつきが±15以下であることが好ましい。本願明細書において、各ソースバスライン13に接続されている画素のセットの総面積が略同一であるとは、そのばらつきが±15以下であることを指す。また、本実施形態の液晶表示装置100は、複数のソースバスライン13のうちの行方向における両端つまりもっとも外側に位置する2本のソースバスライン13についても、それらに接続されている画素のセットの総面積が略同一になるような構成を有している。図3を参照しながら、この構成を説明する。図3は、左端のソースバスライン13L近傍の構造および右端のソースバスライン13R近傍の構造を示す図である。図3に示すように、液晶表示装置100の複数の画素は、表示を行わないダミー画素Dを含んでおり、ダミー画素Dから構成される画素列ダミー画素列が表示領域外非表示領域内に位置している。左端のソースバスライン13L近傍のダミー画素Dは、緑画素Gおよび黄画素Yと同じ面積を有する小画素である。これに対し、右端のソースバスライン13R近傍のダミー画素Dは、赤画素Rおよび青画素Bと同じ面積を有する大画素である。複数のダミー画素Dのそれぞれには、画素電極11が設けられており、さらに、一部のダミー画素DにはTFT14も設けられている。図3に示されているように、両端のソースバスライン13Lおよび13Rに対しても、列方向に沿って、その右側の画素列の画素のTFT14と、その左側の画素列の画素のTFT14とが、交互に接続されている。具体的には、左端のソースバスライン13Lには、赤画素RのTFT14とダミー画素DのTFT14とが交互に接続されている。一方、右端のソースバスライン13Rには、ダミー画素DのTFT14と黄画素YのTFT14とが交互に接続されている。このように、両端のソースバスライン13Lおよび13Rに対しても、複数のTFT14が千鳥状に配置されている。従って、両端に位置する2本のソースバスライン13Lおよび13Rのそれぞれに接続された複数のTFT14は、表示領域内の画素列の画素のTFT14と、表示領域外の画素列つまりダミー画素列の画素のTFT14とを同じ個数含む。そのため、両端のソースバスライン13Lおよび13Rについても、それらに接続されている画素のセットの総面積を、他のソースバスライン13に接続されている画素のセットの総面積と略同一にすることができる。なお、TFT14の設けられていないダミー画素Dの画素電極11は、必ずしも設ける必要はなく、省略してもよい。ただし、TFT14の設けられていないダミー画素Dの画素電極11は、対向電極共通電極と呼ばれることもあると同じ電位を与えられるつまり対向電極と電気的に接続されていることがより好ましい。また、本実施形態では、各ソースバスライン13に対し、その右側の画素列のTFT14と、その左側の画素列のTFT14とが、列方向に沿って1行ごとに交互に接続されているが、本発明はこのような構成に限定されるものではない。各ソースバスライン13に対しては、その右側の画素列のTFT14と、その左側の画素列のTFT14とが同じ個数接続されていればよい。例えば、図4に示すように、各ソースバスライン13に対し、その右側の画素列のTFT14と、その左側の画素列のTFT14とが列方向に沿って2行ごとに接続されていてもよい。なお、本実施形態では、赤画素Rおよび青画素Bが大画素であり、緑画素Gおよび黄画素Yが小画素であるが、いずれの画素を大画素あるいは小画素としてもよい。ただし、色再現性の観点からは、赤画素Rおよび青画素Bが大画素であることが好ましい。実施形態2図5に、本実施形態における液晶表示装置200を示す。実施形態1における液晶表示装置100では、2行2列に配置された4個の画素がカラー表示画素Pを構成する図1および図2参照。これに対し、本実施形態の液晶表示装置200では、図5に示すように、1行4列に配置された4個の画素赤画素R、緑画素G、青画素Bおよび黄画素Yがカラー表示画素Pを構成する。つまり、液晶表示装置200では、カラーフィルタの配列がストライプ配列である。本実施形態においても、赤画素Rおよび青画素Bの面積が相対的に大きく、緑画素Gおよび黄画素Yの面積が相対的に小さい。つまり、赤画素Rおよび青画素Bが大画素であり、緑画素Gおよび黄画素Yが小画素である。図5に示す例では、各カラー表示画素P内で、4個の画素は、左側から右側に向かって赤画素R、緑画素G、青画素B、黄画素Yの順に配置されている。従って、nを0以上の整数としたとき、4n1番目の画素列は、赤画素Rから構成されており、4n2番目の画素列は、緑画素Gから構成されている。また、4n3番目の画素列は、青画素Bから構成されており、4n4番目の画素列は、黄画素Yから構成されている。従って、本実施形態においても、大画素から構成される画素列と、小画素から構成される画素列とが表示領域内で交互に並んでいる。本実施形態の液晶表示装置200においても、図5に示されているように、各ソースバスライン13に対し、列方向に沿って、その右側の画素列の画素のTFT14と、その左側の画素列の画素のTFT14とが、交互に接続されている。具体的には、黄画素Yの画素列と赤画素Rの画素列との間に位置するソースバスライン13には、赤画素RのTFT14と黄画素YのTFT14とが交互に接続されており、赤画素Rの画素列と緑画素Gの画素列との間に位置するソースバスライン13には、緑画素GのTFT14と赤画素RのTFT14とが交互に接続されている。また、緑画素Gの画素列と青画素Bの画素列との間に位置するソースバスライン13には、青画素BのTFT14と緑画素GのTFT14とが交互に接続されており、青画素Bの画素列と黄画素Yの画素列との間に位置するソースバスライン13には、黄画素YのTFT14と青画素BのTFT14とが交互に接続されている。このように、各ソースバスライン13に対し、複数のTFT14が千鳥状に配置されている。従って、複数のソースバスライン13のうちの任意の1本のソースバスライン13に接続された複数のTFT14は、そのソースバスライン13に隣接する1対の画素列のうちの一方の画素列の画素のTFT14と、他方の画素列の画素のTFT14とを同じ個数含む。そのため、各ソースバスライン13から信号電圧を供給される画素のセットは、大画素と小画素とを同じ個数含むので、上記画素のセット1本のソースバスライン13に接続されている画素セットの総面積は、略同一である。その結果、本実施形態の液晶表示装置200においても、列方向に延びる表示ムラ縦縞の発生が抑制される。また、本実施形態の液晶表示装置200においても、図6に示すように、両端の2本のソースバスライン13Lおよび13Rの近傍にダミー画素Dが設けられている。左端のソースバスライン13L近傍のダミー画素Dは、緑画素Gおよび黄画素Yと同じ面積を有する小画素である。これに対し、右端のソースバスライン13R近傍のダミー画素Dは、赤画素Rおよび青画素Bと同じ面積を有する大画素である。図6に示されているように、両端のソースバスライン13Lおよび13Rに対しても、列方向に沿って、その右側の画素列の画素のTFT14と、その左側の画素列の画素のTFT14とが、交互に接続されている。具体的には、左端のソースバスライン13Lには、赤画素RのTFT14とダミー画素DのTFT14とが交互に接続されている。一方、右端のソースバスライン13Rには、ダミー画素DのTFT14と黄画素YのTFT14とが交互に接続されている。このように、両端のソースバスライン13Lおよび13Rに対しても、複数のTFT14が千鳥状に配置されている。従って、両端に位置する2本のソースバスライン13Lおよび13Rのそれぞれに接続された複数のTFT14は、表示領域内の画素列の画素のTFT14と、表示領域外の画素列つまりダミー画素列の画素のTFT14とを同じ個数含む。そのため、両端のソースバスライン13Lおよび13Rについても、それらに接続されている画素のセットの総面積を、他のソースバスライン13に接続されている画素のセットの総面積と略同一にすることができる。なお、実施形態1の液晶表示装置100について説明したのと同様に、TFT14の設けられていないダミー画素Dの画素電極11を省略してもよい。また、TFT14の設けられていないダミー絵素Dの画素電極11は、対向電極と同じ電位を与えられるつまり対向電極と電気的に接続されていることがより好ましい。実施形態3図7に、本実施形態における液晶表示装置300を示す。図7には、複数のゲートバスライン12および複数のソースバスライン13に加え、複数のCsバスライン補助容量線15も示されている。また、液晶容量CLCと、液晶容量CLCに電気的に並列に接続された補助容量CCSも示されている。本実施形態の液晶表示装置300では、2行2列に配置された4個の画素赤画素R、緑画素G、青画素Bおよび黄画素Yがカラー表示画素Pを構成する。本実施形態においても、赤画素Rおよび青画素Bの面積が相対的に大きく、緑画素Gおよび黄画素Yの面積が相対的に小さい。つまり、赤画素Rおよび青画素Bが大画素であり、緑画素Gおよび黄画素Yが小画素である。図7に示す例では、各カラー表示画素P内で、4個の画素は、左上から反時計回りに、赤画素R、緑画素G、黄画素Y、青画素Bの順に配置されている。従って、奇数番目の画素列は、赤画素Rおよび緑画素Gから構成されており、偶数番目の画素列は、青画素Bおよび黄画素Yから構成されている。また、複数の画素によって構成される画素行を上側から順に1番目、2番目、3番目と呼ぶことにしたとき、奇数番目の画素行は、赤画素Rおよび青画素Bから構成されており、偶数番目の画素行は、緑画素Gおよび黄画素Yから構成されている。言い換えると、液晶表示装置300の複数の画素は、大画素から構成される画素行と、小画素から構成される画素行とが交互に並ぶように配置されている。本実施形態では、カラー表示画素Pを構成する4個の画素2行2列に配置されているは、図7に示されているように、カラー表示画素P内のつまり2行のうちの任意の行において異なる面積を有する画素が混在しないように配置されている。そのため、各ソースバスライン13から信号電圧を供給される画素のセットは、大画素と小画素とを同じ個数含むので、上記画素のセット1本のソースバスライン13に接続されている画素セットの総面積は、略同一である。その結果、本実施形態の液晶表示装置300では、列方向に延びる表示ムラ縦縞の発生が抑制される。なお、図7に示した構成では、奇数番目の画素行赤画素Rおよび青画素Bから構成されるに対応するゲートバスライン12と、偶数番目の画素行緑画素Gおよび黄画素Yから構成されるに対応するゲートバスライン12とでは、接続されている画素の総面積が異なってしまい、容量負荷が異なってしまう。複数のゲートバスライン12の容量負荷を揃える観点からは、図8に示す構成を採用することが好ましい。図8に示す構成では、各ゲートバスライン12に対するTFT14の配置関係が、一般的な液晶表示装置とは異なっている。図8に示されているように、各ゲートバスライン12に対し、行方向に沿って、その上側の画素行の画素のTFT14と、その下側の画素行の画素のTFT14とが、交互に接続されている。具体的には、その上側に赤画素Rおよび青画素Bの画素行が位置し、その下側に緑画素Gおよび黄画素Yの画素行が位置するゲートバスライン12に着目すると、このゲートバスライン12には、赤画素RのTFT14と黄画素YのTFT14とが交互に接続されている。一方、その上側に緑画素Gおよび黄画素Yの画素行が位置し、その下側に赤画素Rおよび青画素Bの画素行が位置するゲートバスライン12に着目すると、このゲートバスライン12には、緑画素BのTFT14と青画素BのTFT14とが交互に接続されている。このように、各ゲートバスライン12に対し、複数のTFT14が千鳥状に配置されている。従って、複数のゲートバスライン12のうちの任意の1本のゲートバスライン12に接続された複数のTFT14は、そのゲートバスライン12に隣接する1対の画素行のうちの一方の画素行の画素のTFT14と、他方の画素行の画素のTFT14とを同じ個数含む。そのため、各ゲートバスライン12から走査電圧を供給される画素のセットは、大画素と小画素とを同じ個数含むので、上記画素のセット1本のゲートバスライン12に接続されている画素のセットの総面積は、略同一具体的にはそのばらつきが±15以下である。その結果、複数のゲートバスライン12の容量負荷を揃えることができる。なお、図8に示した構成を採用する場合には、複数のゲートバスライン12のうちの列方向における両端つまりもっとも外側に位置する2本のゲートバスライン12について、それらに接続されている画素のセットの総面積を略同一にするために、表示を行わないダミー画素から構成される画素行ダミー画素行を表示領域外非表示領域内に設けることが好ましい。ダミー画素行を設けることによって、両端のゲートバスライン12に対しても、複数のTFT14を千鳥状に配置することができるので、両端に位置する2本のゲートバスライン12のそれぞれに接続された複数のTFT14に、表示領域内の画素行の画素のTFT14と、表示領域外の画素行つまりダミー画素行の画素のTFT14とを同じ個数含ませることができる。そのため、両端のゲートバスライン12についても、それらに接続されている画素のセットの総面積を、他のゲートバスライン12に接続されている画素のセットの総面積と略同一にすることができる。なお、TFT14の設けられていないダミー画素の画素電極11は、省略してもよい。ただし、TFT14の設けられていないダミー絵素の画素電極11は、対向電極と同じ電位を与えられるつまり対向電極と電気的に接続されていることがより好ましい。また、本実施形態では、各ゲートバスライン12に対し、その上側の画素行のTFT14と、その下側の画素行のTFT14とが、行方向に沿って1列ごとに交互に接続されているが、このような構成に限定されるものではない。各ゲートバスライン13に対しては、その上側の画素行のTFT14と、その下側の画素列のTFT14とが同じ個数接続されていればよい。例えば、図9に示すように、各ゲートバスライン12に対し、その上側の画素行のTFT14と、その下側の画素行のTFT14とが行方向に沿って2列ごとに接続されていてもよい。なお、上記実施形態1、2および3では、カラー表示画素Pが赤画素R、緑画素G、青画素Bおよび黄画素Yによって構成される例を説明したが、カラー表示画素Pを構成する画素の種類組み合わせは、この例に限定されるものではない。例えば、赤画素R、緑画素Gおよび青画素Bと、シアンを表示するシアン画素とによってカラー表示画素Pが構成されてもよいし、赤画素R、緑画素Gおよび青画素Bと、マゼンタを表示するマゼンタ画素によってカラー表示画素Pが構成されてもよい。あるいは、特開平11-295717号公報に開示されているように、赤画素R、緑画素Gおよび青画素Bと、白を表示する白画素とによってカラー表示画素Pが構成されてもよい。この場合、追加された原色が白であるため、色再現範囲を広くするという効果は得られないが、カラー表示画素P全体の表示輝度を向上させることができる。また、カラー表示画素Pを構成する複数の画素は、4個の画素に限定されるものではない。本発明は、カラー表示画素Pが、4個以上の偶数個の画素によって構成される液晶表示装置に広く用いられる。カラー表示画素Pを構成する偶数個の画素は、カラー表示画素P内でp行q列p、qは2以上の整数に配置されていてもよいし、1行r列rは4以上の偶数に配置されていてもよい。例えば、カラー表示画素Pは、6個の画素によって構成されてもよい。カラー表示画素Pが6個の画素によって構成される場合、これら6個の画素は、赤画素R、緑画素G、青画素Bおよび黄サブ画素Yを含むことが好ましい。残り2個の画素としては、例えば、シアン画素およびマゼンタ画素を用いることができる。なお、カラー表示画素Pを構成する偶数個の画素は、必ずしも互いに異なる色を表示する必要はなく、互いに同じ色を表示する2つ以上の画素を含んでいてもよい。例えば、国際公開第2007/034770号に開示されているように、カラー表示画素Pを構成する6個の画素が、赤画素Rを2つ含んでいてもよい。また、マルチ画素構造を採用することも好ましい。マルチ画素構造とは、個々の画素が、ある中間調を表示するときに、表示すべき中間調よりも高い輝度を呈する明副画素と、表示すべき中間調よりも低い輝度を呈する暗副画素を有する構造を言う。マルチ画素構造を導入することによって、γ特性の視角依存性を改善することができる。マルチ画素構造として、例えば特開2006-133577号公報に記載されている構造を採用することができる。参考のために、特開2006-133577号公報の開示内容の全てを本明細書に援用する。図10を参照しながら、マルチ画素構造を有する液晶表示装置の構成と動作を説明する。図10は、実施形態3の液晶表示装置300に、特開2006-133577号公報に記載のマルチ画素構造を適用した場合の構成を示す図である。図10に示す構成では、赤画素R、緑画素G、青画素Bおよび黄画素Yのそれぞれが副画素Saと副画素Sbとを有している。ここでは、副画素Saが明副画素、副画素Sbが暗副画素となる例を示す。明副画素Saと暗副画素Sbは、各画素を列方向に2分割して形成されている。副画素Saと副画素Sbとの面積比は図示している例に限られず、適宜変更され得る。明副画素Saは、液晶容量CLC1と補助容量CCS1とを含み、暗副画素Sbは、液晶容量CLC2と補助容量CCS2とを含む。各画素は、2つのTFT14aおよび14bを有している。一方のTFT14aに明副画素Saが接続されており、他方のTFT14bに暗副画素Sbが接続されている。TFT14aおよび14bのゲートは共通のゲートバスライン12に接続されており、TFT14aおよび14bのソースは共通のソースバスライン13に接続されている。すなわち、副画素Sa、Sbはそれぞれ、画素電極11に対応する副画素電極を有し、副画素Sa、Sbの副画素電極は、それぞれ対応するTFT14a、14bのドレインに接続されており、TFT14a、14bを介して共通のソースバスライン13に接続されている。各画素は、さらに3つ目のTFT14cを有している。このTFT14cは、図10に示すように、暗副画素Sbの画素容量=CLC2CCS2と、それに電気的に並列に接続されたバッファ容量Cbとの間の電気的な接続をスイッチングする。このTFT14cのゲートは、次段のゲートバスライン図中では参照符号12’を付して示しているに接続されているか、あるいは、別途に設けられたゲートドライバから次段の信号と同期してオン信号が入力されるように構成されており、次段、すなわち列方向に隣接するカラー表示画素PのTFT14a、14bと同じタイミングでオン状態となる。この第3のTFT14cをオン状態とすることによって、副画素Sbの輝度が副画素Saの輝度よりも低くなる。特開2006-133577号公報に記載のマルチ画素構造は、1つの画素に複数の液晶ドメイン典型的には少なくとも液晶層に電圧を印加したときに、液晶ドメインのディレクタの方位角右方向、時計の文字盤の3時方向を0°とし、反時計回りを正とするが、45°、135°、225°、315°となる4つの液晶ドメインを含むが形成される、ノーマリーブラックモードで表示を行う垂直配向型の液晶表示装置に好適に用いられる。本発明の液晶表示装置に適用できる他のマルチ画素構造として、本出願人による特開2004-62146号公報米国特許第6958791号明細書に開示されているものを挙げることができる。このマルチ画素構造は、1つの画素内の複数の副画素ごとに補助容量を設け、補助容量を構成する補助容量対向電極Csバスラインに接続されているを副画素ごとに電気的に独立とし、補助容量対向電極に供給する電圧補助容量対向電圧という。を変化させることによって、容量分割を利用して、複数の副画素の液晶層に印加される実効電圧を異ならせる。特開2004-62146号公報米国特許第6958791号明細書の開示内容の全てを参考のために本明細書に援用する。特開2006-133577号公報には、垂直配向型の表示装置として、いわゆるMVAモードの液晶表示装置が記載されている。MVAモードの液晶表示装置は、電極に形成された直線状のスリットや電極の液晶層側に形成された直線状の誘電体突起リブを、液晶層を介して対向する一対の基板に、基板の法線方向から見たときに、平行且つ交互になるように配置することによって、電圧印加時に形成される液晶ドメインのディレクタの方位を規制する。液晶ドメインの方位は、直線状のスリット又は誘電体突起これらを総称して直線状構造体ということにする。の延びる方位に直交する方向になる。MVAモードの液晶表示装置は、現在液晶テレビ用に広く用いられている。しかしながら、MVAモードの液晶表示装置においては、直線状構造体からの配向規制力で、液晶ドメインのディレクタの方位を規制するので、直線状構造体の近傍の液晶分子の応答は速く配向方向の変化が速く、直線状構造体から離れた位置の液晶分子の応答が遅いという問題がある。MVAモードの液晶表示装置よりも応答特性に優れた垂直配向型の液晶表示装置として、PSAモードの液晶表示装置が知られている。PolymerSustainedAlignmentTechnology以下、PSA技術というは、例えば、特開2002-357830号公報、特開2003-177418号公報、特開2006-78968号公報、KHanaokaetalANewMVALCDbyPolymerSustainedAlignmentTechnologySID04DIGEST12001203に開示されている。これら4つの文献の開示内容の全てを参考のために本明細書に援用する。PSA技術は、液晶材料中に少量の重合性化合物例えば光重合性モノマまたはオリゴマを混入しておき、液晶セルを組み立てた後、液晶層に所定の電圧を印加した状態で重合性材料に活性エネルギー線例えば紫外線を照射し、生成される重合体によって、液晶分子のプレチルト方向を制御する技術である。重合体が生成されるときの液晶分子の配向状態が、電圧を取り去った後電圧を印加しない状態においても維持記憶される。重合体で形成される層を、ここでは配向維持層ということにする。配向維持層は、配向膜の表面液晶層側に形成されるが、配向膜の表面を覆う膜の形態をとる必要は必ずしも無く、重合体の粒子が離散的に存在する形態であってもよい。PSA技術は、液晶層に形成される電界等を制御することによって、液晶分子のプレチルト方位およびプレチルト角度を調整することができるという利点を有している。また、配向維持層によって、液晶層に接するほぼ全ての面で配向規制力を発現するので、MVAモードの液晶表示装置よりも応答特性に優れるという特徴を有している。本発明による実施形態のPSAモードの液晶表示装置は、例えば、液晶表示パネル1の画素電極11として、図11に示す画素電極11Aを用い、上述のPSA技術を適用することによって得られる。画素電極11Aは、一対の偏光板の偏光軸と重なるように配置された十字形状の幹部11t1、11t2と、十字形状の幹部11t1、11t2から略45°方向に延びる複数の枝部11b1、11b2、11b3、および11b4とを有している。幹部は、行方向水平方向に延びる幹部11t1と、列方向垂直方向に延びる幹部11t2とを有している。複数の枝部は、表示面の右方向時計の文字盤の3時方向の方位角を0°とすると、幹部から45°方位に延びる第1群枝部11b1と、135°方位に延びる第2群枝部11b2と、225°方位に延びる第3群枝部11b3と、315°方位に延びる第4群枝部11b4とを有している。垂直配向型の液晶層の液晶分子誘電異方性が負は、幹部および枝部からの斜め電界により、それぞれの枝部が延びる方位に傾斜する。これは、互いに平行に延びる枝部からの斜め電界は枝部が延びる方向に垂直な方位に液晶分子を傾斜させるように作用し、幹部からの斜め電界はそれぞれの枝部の延びる方位に液晶分子を傾斜させるように作用するからである。PSA技術を用いると、液晶層に電圧を印加した際に形成される、液晶分子の上記の配向を安定化させることができる。