トランジスタを製造する方法であって、基板のドープ領域の上のポリシリコンゲートを除去することと、前記基板の上にマスク層を形成して、前記ドープ領域が前記マスク層内で孔を通して露出されるようにすることと、前記マスク層の上面及び側面上、並びに、前記孔を通して露出される前記ドープ領域の上面上に界面層を堆積させることと、前記界面層上に、前記トランジスタの閾値電圧の低減及び前記トランジスタの反転層の厚さの低減の1つ又は複数に適合された層を堆積させることと、前記マスク層の前記孔内に導電性プラグを形成することと、を含み、前記界面層、前記界面層上の前記層、及び前記導電性プラグが合わせて前記トランジスタの置換ゲートとなる、方法。前記界面層上に前記層を堆積させることは、前記界面層上に金属層又は金属酸化物層を堆積させることであって、前記金属層又は前記金属酸化物層からの金属は前記界面層内に拡散させるためのものである、堆積させることと、前記金属層又は前記金属酸化物層上に高k誘電体層を堆積させることと、を含む、請求項1に記載の方法。前記界面層上に前記層を堆積させることは、前記界面層上に高k誘電体層を堆積させることと、前記高k誘電体層上に金属層又は金属酸化物層を堆積させることであって、前記金属層又は前記金属酸化物層からの金属は前記界面層内に拡散させるためのものである、堆積させることと、を含む、請求項1に記載の方法。前記界面層上に前記層を堆積させることは、前記界面層上に、金属が混合された高k誘電体層を堆積させることであって、前記金属は前記界面層内に拡散させるためのものである、堆積させること、を含む、請求項1に記載の方法。前記界面層上に前記層を堆積させることにより、金属が前記界面層内に拡散し、前記金属は、ランタン、ルテチウム及びアルミニウムの1つを含む、請求項1に記載の方法。前記マスク層の前記孔内に前記導電性プラグを形成することは、前記マスク層の前記孔内に仕事関数金属を堆積させることと、前記マスク層の前記孔内の前記仕事関数金属の上にもう1つの金属を堆積させることと、を含む、請求項1に記載の方法。基板のp-ドープ領域の上の第1のポリシリコンゲートを除去することと、前記基板のn-ドープ領域の上の第2のポリシリコンゲートを除去することと、前記基板の上にマスク層を形成し、前記p-ドープ領域及び前記n-ドープ領域が前記マスク層内で孔を通して露出されるようにすることと、前記マスク層内で前記n-ドープ領域を露出させる前記孔を第1の一時層で覆うことと、前記マスク層内で前記n-ドープ領域を露出させる前記孔を前記第1の一時層で覆う間、前記マスク層の上面及び側面上、及び、前記孔を通して露出される前記p-ドープ領域の上面上に第1の界面層を堆積させ、前記第1の界面層上に、前記トランジスタの閾値電圧の低減及び前記トランジスタの反転層の厚さの低減の1つ又は複数に適合された第1の層を堆積させることと、前記第1の一時層を除去することと、前記マスク層内で前記p-ドープ領域を露出させる前記孔を前記第2の一時層で覆う間、前記マスク層の上面及び側面上、及び、前記孔を通して露出される前記n-ドープ領域の上面上に第2の界面層を堆積させ、前記第2の界面層上に、前記トランジスタの閾値電圧の低減及び前記トランジスタの反転層の厚さの低減の1つ又は複数に適合された第2の層を堆積させることであって、前記第2の層は前記第1の層とは異なる、堆積させることと、前記第2の一時層を除去することと、前記マスク層の各孔内に導電性プラグを形成することと、を含み、前記第1の界面層、前記第1の界面層上の前記第1の層、及び前記p-ドープ領域を露出させる前記孔内の導電性プラグは、前記トランジスタの前記p-ドープ領域のための第1の置換ゲートであり、前記第2の界面層、前記第2の界面層上の前記第2の層、及び前記n-ドープ領域を露出させる前記孔内の導電性プラグは、前記トランジスタの前記n-ドープ領域のための第2の置換ゲートである、請求項1に記載の方法。前記第1の層はアルミニウムを含み、前記第2の層はランタン及びルテチウムの1つを含む、請求項7に記載の方法。前記第1の界面層上に前記第1の層を堆積させることは、前記第1の界面層上に金属層又は金属酸化物層を堆積させることであって、前記金属層又は前記金属酸化物層からの金属は前記第1の界面層内に拡散させるためのものである、堆積させることと、前記金属層又は金属酸化物層上に高k誘電体層を堆積させることと、を含む、請求項7に記載の方法。前記第1の界面層上に前記第1の層を堆積させることは、前記第1の界面層上に高k誘電体層を堆積させることと、前記高k誘電体層上に金属層又は金属酸化物層を堆積させることであって、前記金属層又は前記金属酸化物層からの金属は前記第1の界面層内に拡散させるためのものである、堆積させることと、を含む、請求項7に記載の方法。前記第1の界面層上に前記第1の層を堆積させることは、前記第1の界面層上に、金属が混合された高k誘電体層を堆積させることであって、前記金属は前記第1の界面層内に拡散させるためのものである、堆積させることを含む、請求項7に記載の方法。前記第2の界面層上に前記第2の層を堆積させることは、前記第2の界面層上に金属層又は金属酸化物層を堆積させることであって、前記金属層又は前記金属酸化物層からの金属は前記第2の界面層内に拡散させるためのものである、堆積させることを含む、請求項7に記載の方法。前記第2の界面層上に前記第2の層を堆積させることは、前記第2の界面層上に高k誘電体層を堆積させることと、前記高k誘電体層上に金属層又は金属酸化物層を堆積させることであって、前記金属層又は前記金属酸化物層からの金属は前記第2の界面層内に拡散させるためのものである、堆積させることと、を含む、請求項7に記載の方法。前記第2の界面層上に前記第2の層を堆積させることは、前記第2の界面層上に、金属が混合された高k誘電体層を堆積させることであって、前記金属は前記第2の界面層内に拡散させるためのものである、堆積させることを含む、請求項7に記載の方法。トランジスタを製造する方法であって、基板のドープ領域の上のポリシリコンゲートの側面上に垂直スペーサを形成することと、前記ドープ領域の上面で始まる各垂直スペーサの側における前記ドープ領域の一部分をシリサイドに置き換えることと、前記基板の上及び前記ポリシリコンゲートの上に、窒化物を含むマスク層を形成することと、前記マスク層をエッチングして前記ポリシリコンゲートを露出させることと、前記ポリシリコンゲートを除去することと、前記マスク層の上面及び側面上、並びに、前記孔を通して露出される前記ドープ領域の上面上に界面層を堆積させることと、前記界面層上に、前記トランジスタの閾値電圧の低減及び前記トランジスタの反転層の厚さの軽減の1つ又は複数に適合された層を堆積させることと、前記マスク層の前記孔内に仕事関数金属を堆積させることと、前記マスク層の前記孔内の前記仕事関数金属の上にもう1つの金属を堆積させることであって、前記仕事関数金属及び前記もう1つの金属は導電性プラグである、堆積させることと、を含み、前記界面層、前記界面層上の前記層、及び前記導電性プラグは合わせて前記トランジスタの置換ゲートとなる、方法。前記界面層上に前記層を堆積させることは、前記界面層上に金属層又は金属酸化物層を堆積させることであって、前記金属層又は前記金属酸化物層からの金属は前記界面層内に拡散するためのものである、堆積させることと、前記金属層又は前記金属酸化物層上に高k誘電体層を堆積させることと、を含む、請求項15に記載の方法。前記界面層上に前記層を堆積させることは、前記界面層上に高k誘電体層を堆積させることと、前記高k誘電体層上に金属層又は金属酸化物層を堆積させて、前記金属層又は前記金属酸化物層からの金属が前記界面層内に拡散させるようにすることと、を含む、請求項15に記載の方法。前記界面層上に前記層を堆積させることは、前記界面層上に、金属が混合された高k誘電体層を堆積させて、前記金属が前記界面層内に拡散するようにすることと、を含む、請求項15に記載の方法。前記界面層上に前記層を堆積させることにより、金属が前記界面層内に拡散し、前記金属は、ランタン、ルテチウム及びアルミニウムの1つを含む、請求項15に記載の方法。基板と、前記基板内の、前記基板から露出されるドープ領域と、前記基板の上のマスク層と、前記マスク層内及び前記ドープ領域の上の置換金属ゲートと、を含む半導体トランジスタデバイスであって、前記置換金属ゲートは、前記マスク層の側面及び前記ドープ領域の上面に隣接した界面層と、前記トランジスタの閾値電圧の低減及び前記半導体トランジスタデバイスの反転層の厚さの低減の1つ又は複数のために、前記界面層内に少なくとも部分的に拡散された層と、を含む、半導体トランジスタデバイス。前記層は、金属層又は金属酸化物層と、高k誘電体層と、を含む、請求項20に記載の半導体トランジスタデバイス。前記金属層はアルミニウム層、ルテチウム層及びランタン層のうちの1つであり、前記金属酸化物層は酸化アルミニウム層、酸化ルテチウム層及び酸化ランタン層の1つであり、高k誘電体層は酸化ハフニウム層、酸化チタン層、酸化チタン層及び酸化ジルコニウム層のうちの1つである、請求項21に記載の半導体トランジスタデバイス。前記層は、金属が混合された高k誘電体材料を含む、請求項20に記載の半導体トランジスタデバイス。前記金属はアルミニウム、ルテチウム及びランタンのうちの1つであり、前記高k誘電体材料は酸化ハフニウム、酸化チタン及び酸化ジルコニウムのうちの1つである、請求項23に記載の半導体トランジスタデバイス。基板と、前記基板内の、前記基板から露出されるp-ドープ領域と、前記基板内の、前記基板から露出されるn-ドープ領域と、前記基板の上のマスク層と、を含む半導体トランジスタデバイスであって、前記トランジスタの閾値電圧の減少及び前記半導体トランジスタデバイスの反転層の厚さの減少の1つ又は複数のための、前記マスク層の側面及び前記p-ドープ領域の上面に隣接する第1の界面層、及び前記第1の界面層内に少なくとも部分的に拡散された第1の層を含む、前記マスク層内及び前記p-ドープ領域の上の第1の置換金属ゲートと、前記トランジスタの閾値電圧の減少及び前記半導体トランジスタデバイスの反転層の厚さの減少の1つ又は複数のための、前記マスク層の側面及び前記n-ドープ領域の上面に隣接する第2の界面層、及び前記第2の界面層内に少なくとも部分的に拡散される第2の層を含む、前記マスク層内及び前記n-ドープ領域の上の第2の置換金属ゲートと、を含み、前記第2の層は前記第1の層とは異なる、半導体トランジスタデバイス。置換金属ゲートを有するトランジスタ及びその製造方法を提供する。本発明の実施形態の方法は、トランジスタを製造するためのものである。この方法は、基板のドープ領域の上のポリシリコンゲートを除去し、基板の上にマスク層を形成して、ドープ領域が前記マスク層内の孔を通して露出されるようにする。この方法は、マスク層の上面及び側面上、並びに、孔を通して露出されるドープ領域の上面上に界面層を堆積させる。この方法は、トランジスタの閾値電圧の低減及びトランジスタの反転層の厚さの低減の1つ又は複数に適合された層を堆積させる。この方法は、マスク層の孔内に導電性プラグを形成する。界面層、界面層上の層、及び導電性プラグは合わせてトランジスタの置換ゲートとなる。本発明の別の実施形態の方法もまた、トランジスタを製造するためのものである。この方法は、基板のp-ドープ領域の上の第1のポリシリコンゲートを除去し、基板のn-ドープ領域の上の第2のポリシリコンゲートを除去し、基板の上にマスク層を形成して、p-ドープ領域及びn-ドープ領域がマスク層内で孔を通して露出されるようにする。この方法は、マスク層内でn-ドープ領域を露出させる孔を第1の一時層で覆う。マスク層内でn-ドープ領域を露出させる孔が第1の一時層で覆われる間、この方法は、マスク層の上面及び側面上、並びに、孔を通して露出されるp-ドープ領域の上面上に第1の界面層を堆積させる。マスク層内でn-ドープ領域を露出させる孔が第1の一時層で覆われる間、この方法はまた、第1の界面層上に、トランジスタの閾値電圧の低減及びトランジスタの反転層の厚さの低減の1つ又は複数に適合された第1の層も堆積させる。この方法は、第1の一時層を除去し、マスク層内でp-ドープ領域を露出させる孔を第2の一時層で覆う。マスク層内でp-ドープ領域を露出させる孔が第2の一時層で覆われる間、この方法は、マスク層の上面及び側面上、並びに、孔を通して露出されるn-ドープ領域の上面上に第2の界面層を堆積させる。マスク層内でp-ドープ領域を露出させる孔が第2の一時層で覆われる間、この方法はまた、第2の界面層上に、トランジスタの閾値電圧の低減及びトランジスタの反転層の厚さの低減の1つ又は複数に適合された第2の層を堆積させる。この方法は、第2の一時層を除去し、マスク層の各孔内に導電性プラグを形成する。第1の界面層、第1の界面層上の第1の層、及びp-ドープ領域を露出させる孔内の導電性プラグは、トランジスタのp-ドープ領域のための第1の置換ゲートとなる。第2の界面層、第2の界面層上の第2の層、及びn-ドープ領域を露出させる孔内の導電性プラグは、トランジスタのn-ドープ領域のための第2の置換ゲートとなる。本発明のさらに別の方法もまた、トランジスタを製造するためのものである。この方法は、ドープ領域の上のポリシリコンゲートの側面上に垂直スペーサを形成する。この方法は、ドープ領域の上面で始まる各垂直スペーサの側におけるドープ領域の一部分をシリサイドに置き換える。この方法は、基板の上及びポリシリコンゲートの上に、窒化物を含むマスク層を形成する。この方法は、マスク層をエッチングしてポリシリコンゲートを露出させ、ポリシリコンゲートを除去する。この方法は、マスク層の上面及び側面上、並びに孔を通して露出されるドープ領域の上面上に界面層を堆積させる。この方法は、界面層上に、トランジスタの閾値電圧の低減及びトランジスタの反転層の厚さの軽減の1つ又は複数に適合された層を堆積させる。この方法は、マスク層の孔内に仕事関数金属を堆積させ、マスク層の孔内の仕事関数金属の上に第2の金属を堆積させる。仕事関数金属及び第2の金属は導電性プラグである。界面層、界面層上の層、及び導電性プラグは合わせてトランジスタの置換ゲートとなる。本発明の実施形態の半導体トランジスタデバイスは、基板と、基板内の、これを通して露出されるドープ領域と、基板の上のマスク層と、マスク層内及びドープ領域の上の置換金属ゲートとを含む。置換金属ゲートは、マスク層の側面及びドープ領域の上面に隣接した界面層を含む。置換金属ゲートはまた、トランジスタの閾値電圧の低減及び半導体トランジスタデバイスの反転層の厚さの低減の1つ又は複数のために、界面層内に少なくとも部分的に拡散された層も含む。本発明の別の実施形態の半導体トランジスタデバイスは、基板と、基板内の基板を通して露出されるp-ドープ領域と、基板内の基板を通して露出されるn-ドープ領域と、基板の上のマスク層とを含む。半導体トランジスタデバイスはまた、マスク層内及びp-ドープ領域の上の第1の置換金属ゲートと、マスク層内及びn-ドープ領域の上の第2の置換金属ゲートとも含む。第1の置換金属ゲートは、トランジスタの閾値電圧の減少及び半導体トランジスタデバイスの反転層の厚さの減少の1つ又は複数のための、マスク層の側面及びp-ドープ領域の上面に隣接する第1の界面層と、第1の界面層内に少なくとも部分的に拡散される第1の層とを含む。第2の置換金属ゲートは、トランジスタの閾値電圧の減少及び半導体トランジスタデバイスの反転層の厚さの減少の1つ又は複数のための、マスク層の側面及びn-ドープ領域の上面に隣接する第2の界面層と、第2の界面層内に少なくとも部分的に拡散される第2の層とを含む。第2の層は第1の層とは異なる。ここで、本発明の実施形態を、単なる例として、添付図面を参照して説明する。本発明の例示的な実施形態の以下の詳細な説明において、その一部を形成する添付図面が参照され、ここにおいて、本発明を実施することができる特定の例示的な実施形態が例証として示される。これらの実施形態は、当業者が本発明を実施することができるように十分に詳細に説明される。他の実施形態を利用することもでき、本発明の思想又は範囲から逸脱することなく、論理的変更、機械的変更、及びその他の変更をなすこともできる。従って、以下の詳細な説明は限定する意味で受けとられるべきものではなく、本発明の範囲は添付の特許請求の範囲によってのみ定められる。背景セクションにおいて述べられるように、最近では、ポリシリコンゲートの代わりに金属ゲートを有するトランジスタが製造され始めている。金属ゲートを有するトランジスタの製造は、一般に、ポリシリコンゲートを有するトランジスタの製造よりも困難である。より特定的には、置換金属ゲートを有するトランジスタの製造は、ポリシリコンゲートを有するトランジスタの製造より困難である。本発明の実施形態は、置換金属ゲートを有するトランジスタの製造に向けられる。本発明の実施形態は、結果として得られるトランジスタの閾値電圧、及び、結果として得られるトランジスタの反転層の厚さの両方が低減される、こうした製造プロセスを提供する。従って、本発明のトランジスタを用いる集積回路は、消費電力がより少なく、既存のトランジスタを用いる相当する集積回路よりも高い周波数で動作する。図1及び図2は、それぞれ、本発明の実施形態による、半導体トランジスタデバイスを製造するための方法100の第1の部分及び第2の部分を示す。内部にp-ドープ領域及びn-ドープ領域があり、上にポリシリコンゲートがある基板を準備する102。一実施形態においては、基板自体がポリシリコンであってもよい。ゲートは、トランジスタのためのものである。ドープ領域と、ドープ領域の上のポリシリコンゲートとを含む基板は、通常の方法で形成することができる。一実施形態においては、ゲートと基板との間にエッチング停止層がさらに存在する。図3は、本発明の実施形態による、部分102を実施した後の代表的なトランジスタ200の一部分を示す。トランジスタ200は、半導体トランジスタデバイスと呼ぶこともできる。トランジスタ200は、基板202と、基板202内のp-ドープ領域204及びn-ドープ領域206とを含む。p-ドープ領域204の上にポリシリコンゲート208があり、n-ドープ領域206の上にポリシリコンゲート210がある。さらに、ポリシリコンゲート208及び210と基板202との間にはエッチング停止層211がある。一実施形態において、エッチング停止層211は、酸化シリコン又は窒化シリコンとすることができる。再び図1を参照すると、基板からポリシリコンゲートを除去し、基板の上にマスク層を形成し、ドープ領域がマスク層内で対応する孔を通して露出されるようにする104。一実施形態において、部分104は、次のように実施することができる。ポリシリコンゲートの側面上に垂直スペーサを形成する106。垂直スペーサは、窒化シリコン、酸窒化シリコン、酸化シリコン、又は別の材料とすることができるが、垂直スペーサ及びエッチング停止層は、異なる材料のものにしなければならない。垂直スペーサは、基板及びポリシリコンゲートの上に層を堆積させ、その層をエッチングして、ポリシリコンゲートの側面上の層だけが残るようにすることによって形成することができる。スペーサの両側において、ドープ領域の一部分をシリサイドに置き換える108。シリサイドの目的は、トランジスタのソース及びドレインと後で形成されるコンタクトとの間の接触抵抗を低くすることである。部分108では、露出されたドープ領域をエッチングし、生成されたスペーサ内にシリサイドを堆積させることができる。次に、基板の上及びポリシリコンゲートの上にマスク層を形成し110、形成されたトランジスタに化学機械平坦化CMPを施して、ポリシリコンゲートの上面からマスク層を除去する112。マスク層は、酸化シリコン又は窒化シリコンとすることができる。次に、ポリシリコンゲート及びエッチング停止層を除去する114。図4は、本発明の実施形態による、部分106、108及び110が実施された後のトランジスタ200の一部分を示す。垂直スペーサ212が、ポリシリコンゲート208及び210の側面上に形成された。スペーサ212の側におけるp-ドープ領域204及びn-ドープ領域206の部分がシリサイドに置き換えられた。窒化物などのマスク層216が、基板202及びポリシリコンゲート208及び210の上に堆積された。図5は、本発明の実施形態による、部分112及び114が実施された後のトランジスタ200の一部分を示す。トランジスタ200にCMPを施して、ポリシリコンゲート210を露出させ、エッチング停止層211に達するまでエッチングなどにより、ポリシリコンゲート208及び210を除去した。ポリシリコンゲート208及び210があった場所に孔218及び220を形成する。孔218は、p-ドープ領域204に対応し、マスク層216を通してp-ドープ領域204を露出させ、孔220は、n-ドープ領域206に対応し、マスク層216を通してn-ドープ領域206を露出させる。もはやエッチング停止層211を必要としないので、孔218及び220内に露出されたエッチング停止層211を除去する。再び図1を参照すると、マスク層内でn-ドープ領域を露出させる孔を第1の一時層temporarylayerで覆う116。次に、第1の界面層が、マスク層の上面及び側面上、並びに、その対応する孔を通して露出されるp-ドープ領域の上面上に形成される118。界面層は、酸化シリコン、酸窒化シリコン、又は別の材料とすることができる。界面層は、熱酸化、プラズマ窒化又は堆積のような基板表面処理プロセスの際に形成することができる。次に、第1の界面層上に第1の層が堆積される119。部分119において、3つの異なる方法で、第1の界面層上に第1の層を堆積させることができる。最初に、第1の界面層上に、金属層又は金属酸化物層、続いて高k誘電体層を堆積させることができる。金属層又は金属酸化物層及び高k誘電体層は合わせて、第1の界面層上に堆積される第1の層とみなされる。金属層又は金属酸化物層は、他の金属及び他の金属酸化物の中でも、ランタン、ルテチウム、酸化ランタン、又は酸化ルテチウムとすることができ、高k誘電体層は、他の高k誘電体の中でも、酸化ハフニウム、酸化チタン、又は酸化ジルコニウムとすることができる。第2に、第1の界面上に、高k誘電体層、続いて金属層又は金属酸化物層を堆積させることができる、高k誘電体層及び金属層又は金属酸化物層は合わせて、第1の界面層上に堆積される第1の層とみなされる。既に述べたように、金属層又は金属酸化物層は、他の金属及び他の金属酸化物の中でも、ランタン、ルテチウム、酸化ランタン、又は酸化ルテチウムとすることができ、高k誘電体層は、他の高k誘電体の中でも、酸化ハフニウム、酸化チタン、又は酸化ジルコニウムとすることができる。第3に、第1の界面上に、金属が混合された高k誘電体層を堆積させることができる。既に述べたように、金属は、他の金属の中でも、ランタン又はルテチウムとすることができ、金属が混合される高k誘電体層は、他の高k誘電体の中でも、酸化ハフニウム、酸化チタン、又は酸化ジルコニウムとすることができる。この3つの方法全てにおいて、金属は第1の界面層内に拡散する。第1の界面層内に拡散される金属は、結果として得られるより低い閾値電圧及びより薄い反転層を有する半導体トランジスタデバイスをもたらす。第1の界面層の上に金属層を堆積させること又は第1の界面層の上に金属酸化物層を堆積させることによって、金属が界面層内に拡散し、結果として得られる金属含浸界面層は、半導体デバイスの閾値電圧及び反転層の厚さが低減されたものとなる。図6は、本発明の実施形態による、部分116、118及び119が実施された後のトランジスタ200の一部分を示す。孔220は、酸化シリコンとすることができる第1の一時層222で覆われる。層224は、第1の界面層、及び第1の界面層上に堆積された第1の層の両方を表す。従って、層224は、金属が内部に拡散された界面層、並びに高k誘電体層を含む。図2を参照すると、エッチングなどによって、第1の一時層が除去され126、マスク層内でp-ドープ領域を露出させる孔が、第2の一時層で覆われる128。次に、第2の界面層が、マスク層の上面及び側面上、並びにその対応する孔を通して露出されるn-ドープ領域の上面上に堆積される130。第2の界面層は、部分118に関連して上述されたような、第1の界面層と同じ材料から、これと同じ方法で形成することができる。次に、第2の界面層上に第2の層が堆積される132。上述されたように、部分119において第1の界面層上に第1の層を堆積させることができる同じ3つの異なる方法のいずれかで、部分132において、第2の界面上に第2の層を堆積させることができる。従って、第2の界面層上に、第1の金属層又は金属酸化物層、続いて高k誘電体層を堆積させることができる。金属層又は金属酸化物層、及び高k層は合わせて、第2の界面層上に堆積された第2の層とみなされる。金属層又は金属酸化物層は、他の金属及び他の金属酸化物の中でも、アルミニウム又は酸化アルミニウムとすることができ、高k誘電体層は、他の高k誘電体の中でも、酸化ハフニウム、酸化チタン、又は酸化ジルコニウムとすることができる。第2に、第2の界面層上に、高k誘電体層、続いて金属層又は金属酸化物層を堆積させることができる、高k誘電体層及び金属層又は金属酸化物層は合わせて、第2の界面層上に堆積された第2の層とみなされる。既に述べたように、金属層又は金属酸化物層は、他の金属及び他の金属酸化物の中でも、アルミニウム又は酸化アルミニウムとすることができ、高k誘電体層は、他の高k誘電体の中でも、酸化ハフニウム、酸化チタン、又は酸化ジルコニウムとすることができる。第3に、第2の界面上に、金属が混合された高k誘電体材料の層を堆積させることができる。既に述べたように、金属は、他の金属の中でもアルミニウムとすることができ、金属が混合される高k誘電体層は、他の高k誘電体の中でも、酸化ハフニウム、酸化チタン、又は酸化ジルコニウムとすることができる。この3つの方法全てにおいて、金属は第2の界面層内に拡散する。部分132において第2の界面上に堆積された第2の層の部分である金属は、部分119において第1の界面上に堆積された第1の層の部分である金属とは異なることに留意されたい。例えば、p-ドープ領域の上の第1の界面層上に堆積される金属は、ランタン又はルテニウムとすることができ、n-ドープ領域の上の第2の界面層上に堆積される金属はアルミニウムとすることができる。これは、n-電界効果トランジスタn-FET及びp-FETは、その閾値電圧を低減させるために反対の電荷極性をもたなければならないためである。図7は、本発明の実施形態による、部分126、128、130及び132が実施された後のトランジスタ200の一部分を示す。第1の一時層222が除去され、孔218が、酸化シリコンとすることができる第2の一時層226で覆われている。層228は、部分130において堆積された第2の界面層及び部分132において第2の界面上に堆積された第2の層の両方を表す。従って、層228は、金属が内部に拡散された界面層、並びに高k誘電体層を含む。図2を参照すると、第2の一時層が除去され140、各々のドープ領域の上の孔内に導電性プラグが形成される142。一実施形態において、各々の孔内に仕事関数金属を堆積させること144、次いで仕事関数金属の上に、アルミニウムなどの金属を堆積させること146によって、各々の孔内に導電性プラグが形成される。部分144と部分146との間に、反応性イオンエッチング又は別のタイプのエッチングを実施することができる。部分146の後で、化学機械研磨などによって、半導体トランジスタデバイスを平坦化することができる。仕事関数金属は窒化チタンとすることができ、仕事関数金属の上に堆積される金属はアルミニウムとすることができる。仕事関数金属の目的は、n-FET及びp-FETについての閾値電圧を調整することである。仕事関数金属の結果もたらされる閾値電圧の調整が、界面層内の金属拡散の結果もたらされる閾値電圧の調整に付加される。導電性プラグは、界面層、並びに界面層上に堆積された第1の層及び第2の層と共に、方法100により形成される半導体トランジスタデバイスの置換ゲートを構成する。上述したように、界面層上に第1及び第2の層を堆積した結果として、界面層内に拡散された金属の存在は、半導体トランジスタデバイスに特定の特性をもたらす。これらの特性とは、すなわち、低減した閾値電圧及び低減した反転層の厚さである。図8は、本発明の実施形態による、部分140及び142が実施された後のトランジスタ200を示す。第2の一時層226が除去されている。p-ドープ領域204の上の孔218内に、導電性プラグ230が形成されている。同様に、n-ドープ領域206の上の孔220内に、導電性プラグ232が形成されている。2つの金属置換ゲートを有する半導体トランジスタデバイスを製造する方法100が説明された。しかしながら、本発明の他の実施形態においては、1つだけの置換ゲートを有する半導体トランジスタを製造することができる。つまり、上に置換ゲートがある2つのドープ領域を有する代わりに、上に置換ゲートがある1つだけのドープ領域が存在し得る。最後に、特定の実施形態がここで示され、説明されたが、同じ目的を達成するために考えられるいずれの構成も、示される特定の実施形態と置き換え得ることが、当業者により理解されるであろう。従って、本出願は、本発明の実施形態のいずれの適合又は変形もカバーすることが意図される。従って、本発明は、特許請求の範囲及びその均等物によってのみ制限されることが明白に意図される。