改善されたヒステリシス及び経年劣化特性を有する角速度センサであって、前記センサが、1次センサ素子と2次センサ素子を備え、前記センサが、前記1次素子と前記2次素子に接続された1次チャネルと2次チャネルをさらに備え、前記1次チャネルが、前記1次素子において共振振動を起こし維持するための1次ドライバ手段を備え、前記2次チャネルが、前記センサの動きに応答して前記2次素子によって生成された信号を検出するための検出手段を備え、前記検出手段が、前記センサの動きに依存した出力信号を生成し、センサ材料の劣化が前記1次チャネルと前記2次チャネルの利得に影響しないように、前記センサの前記1次素子と前記2次素子が、意図的に、異なる体積の材料から形成される、センサ。前記1次トランスデューサ素子のキャパシタンスが、前記1次トランスデューサ素子が形成される材料の体積が増大していることで、前記2次トランスデューサ素子のキャパシタンスに対して変えられる、請求項1に記載のセンサ。前記トランスデューサ素子が、任意の適切な圧電性材料から形成されている、請求項1又は2に記載のセンサ。前記圧電性材料が、ジルコン酸チタン酸鉛PZTである、請求項3に記載のセンサ。トランスデューサ材料における体積の変化が、1次チャネルの電子機器と2次チャネルの電子機器における不整合を補償する、請求項2から4のいずれか一項に記載のセンサ。前記センサが、リング型である、請求項1から5のいずれか一項に記載のセンサ。センサ内部の1次トランスデューサにおける材料の体積を、前記センサ内部の2次トランスデューサにおける材料の体積に対して増大させるステップを含む、センサトランスデューサ材料におけるヒステリシスと経年劣化を克服する方法。添付図面を参照して本明細書で上記に記載されたセンサまたは方法。典型的には、MEMSリング型構造体は、結晶シリコンから形成され、ジルコン酸チタン酸鉛PZT材料から形成されたトランスデューサを組み込んでいる。PZT材料は、低コストMEMSセンサ用途においてトランスデューサ技術として使用される場合、信号レベルしたがって、信号対雑音比のレベルの点で、著しい利点を有する。しかし、PZTは、他の誘導性、容量性トランスデューサ技術と比較して、根本的な経年劣化と温度ドリフトの問題をかかえる。温度の影響による利得の変動は、速度センサのスケールファクタを変化させる原因となりえて、この誤差は、個別の温度センサを使用して補償することができるが、経年劣化は、通常、制限要因である。加えて、トランスデューサの位相精度は、要求される速度信号に対して90度電気的の位相にあり、典型的には3桁大きい非常に大きな直角位相バイアス信号の存在による全体的な速度センサのバイアスゼロオフセットを決定する際の主要な誤差である。位相は、PZT材料特性、特にキャパシタンスによって影響を受け、また、大きな温度と経年劣化に関連するドリフトにも支配される。これらすべての問題点の結果として、MEMSセンサにおけるPZTトランスデューサの使用が制限され、PZTが、一般に低性能用途において、または短いタイムスケールで安定性が要求される、例えば、GPSで支援されたナビゲーションシステムにおいてのみ使用されることになる。本発明によると、改善されたヒステリシス及び経年劣化特性を有する角速度センサが提供され、このセンサは、1次センサ素子と2次センサ素子を備え、このセンサは、前記1次素子と2次素子に接続された1次チャネルと2次チャネルをさらに備え、1次チャネルが、1次素子において共振振動を起こし維持するための1次ドライバ手段を備え、2次チャネルが、センサの動きに応答して2次素子によって生成された信号を検出するための検出手段を備え、検出手段が、センサの動きに依存した出力信号を生成し、センサ材料の劣化が1次チャネルと2次チャネルの利得に影響しないように、センサの1次素子と2次素子が、意図的に、異なる体積の材料から形成される。本発明のさらなる態様によれば、センサトランスデューサ材料におけるヒステリシスと経年劣化を克服する方法であって、センサ内の1次トランスデューサにおける材料の体積を、センサ内の2次トランスデューサにおける材料の体積に対して増加させるステップを含む方法が提供される。次に、本発明が、添付図面を参照して説明される。図1に示されるように、角速度センサのMEMSリング構造体1は、共通軸のまわりに延在する内側周辺部inner2と外側周辺部outer3を備え、したがって、駆動部とピックオフ部が差動で動作する。本発明は、個々の駆動部とピックオフトランスデューサが差動であることには依存しておらず、1次ピックオフ部と2次ピックオフ部が同一ということだけであることが理解されるであろう。センサを支持体図示せず上で振動させる圧電1次駆動手段4が設けられている。支持体は、センサを支持し、センサが圧電1次駆動手段の入力に応じて、実質的に不減衰振動モードで振動することができるように複数の弾性支持体梁図示せずを含んでよい。これによって、共振器がセンサを含むシステムの回転速度に応じて支持手段に対して動くことができる。一連の信号6がセンサから入力される検出回路5が設けられている。センサによって出力される信号は、1次ピックオフ信号6aと2次ピックオフ信号6bを含み、これらの信号が差動形態となるようにトランスデューサプレートが配置されている。これらの信号は、センサの第1と第2の部分から出力される。1次ピックオフ差動トランスデューサ信号は、搬送周波数で低雑音の差動の正弦波出力信号を供給するために高レベルの利得を提供する差動の電荷増幅器1次ピックオフ増幅器7を含む1次チャネルへ入力される。次いで、この信号は、同期検出器8と適切なフィルタリングを通り、1次ピックオフ増幅器出力が制御された固定レベルにあることを確実するために、MEMSに印加される駆動レベルを設定する1次ドライバ回路1に制御信号を供給する。また、1次ピックオフ増幅器7の出力は、同期検出器8にクロックを供給するために、ピックオフ信号をロックする1次位相ロックループPLLと電圧制御発振器VCO10にも印加される。また、1次ピックオフ増幅器7の出力は、信号を2倍に増幅し、差動信号の位相を90°シフトする1次位相シフト回路11にも印加される。位相シフト回路11の出力は、1次ドライバ回路1に印加され、この1次ドライバ回路1が、位相シフト回路11の差動正弦波出力にAGC制御信号を掛け合わせて、差動のMEMSドライバ波形を生成する。2次ピックオフの差動トランスデューサ信号は、速度チャネル同期検波器14を含む2次チャネルへ入力される。同期検波器は、2次応答差動信号の振幅に関連するオフセットを出力し、このオフセットは、次にフィルタされ、速度出力信号上のシングルエンドのオフセットに変換され、ADC15へ入力される。ADCは、センサの動きを表す信号を出力する。このシステムアーキテクチャにおいて、速度測定チャネル2次ピックオフ部6bにおけるいかなる誤差も、1次ピックオフチャネル6aと7における同様の誤差によって相殺することができる。したがって、経年劣化とヒステリシスの影響を除去することができる。図2は、実施形態を最適化する際に次に考慮されなければならない機能を示す。図3aは、2次速度検知チャネルの利得と1次励起チャネルの利得が同一である理想的に整合された状態を示す。MEMSトランスデューサまたは電子構成部品におけるいかなる変動も、完全に特に、高度に集積化されたASIC/MEMS実施形態においては非常によく一致する可能性が高い。残念ながら、現実のいかなる用途においても、利得は、通常、2次チャネルと1次チャネル間で非常に異なり150:1、このことが整合を極めて困難にしている。図3bと3cは、MEMSトランスデューサの利得をスケーリングする図3b、または電子増幅器の利得をスケーリングする図3cことによって、これらの利得差を実現する2つの極端なケースを示す。これらはいずれも、MEMSトランスデューサの高いキャパシタンスが、電子機器の性能がMEMSによって影響を受け、その逆もまた同様であるということを意味するため、実際的な解決策を提示しない。図3dは、利得差がMEMSトランスデューサと電子増幅器との間で共有される時により実際的な解決策を示す。主要な誤差は、依然として、トランスデューサ利得と同様に経年劣化と温度変動を受けるトランスデューサ圧電性材料のキャパシタンスの不整合であるが、この誤差は、直接、電子増幅器の性能に影響し、したがって、さらなる誤差を生成する。使用において、1次素子上の動きの振幅は、2次素子よりもはるかに大きく、したがって、1次圧電性トランスデューサの利得は、かなり小さい必要があり、これは、1次圧電性トランスデューサを物理的により小さくすることによって達成されるが、通常厚さおよび幅を整合することによって達成される。ジャイロスコープのスケールファクタは、角速度に比例する2次の動きがあるオープンループセンサに対して、1次ピックオフ信号に対する2次ピックオフ信号との比に依存する。したがって、1次的には、スケールファクタは、1次と2次のトランスデューサの同様の利得変動には無関係である。使用される材料の性質により可能性があるように、1次と2次のトランスデューサが異なって経年劣化する場合に、スケールファクタにおいて正味の変動があるであろう。電子機器においてはある利得差があり、2次の利得が1次の利得より高い。しかし、フロントエンドの電子機器の利得は、トランスデューサのソースキャパシタンスに依存する。したがって、圧電性キャパシタンスが1次と2次との間で整合されている場合は、実効的な電子機器の利得は、1次と2次の圧電性トランスデューサの利得差が存在する状態で1次チャネルと2次チャネル間で整合させることができる。本発明の一形態で説明されるように、このことは、いかなる利得も付加せずに、キャパシタンスのみを付加する、1次トランスデューサにおける追加のパディングキャパシタンスpaddingcapacitanceによって達成することができる。したがって、1次と2次のキャパシタンスは、電子機器の利得が2つのチャネル間で追随するように、利得差が存在する状態で整合させることができる。同様に、利得の比が一定のままにとどまるため、圧電体が経年劣化するとともに、圧電性トランスデューサが追随する。このように、オープンループ振動ジャイロスコープのスケールファクタは、以下でより詳細に説明されるように、圧電性材料の経年劣化とヒステリシスに対して安定させることができる。本発明の一形態によると、図3eで示されるように、この解決策は、トランスデューサを非常に小さくして典型的にはKS/10、次に、機械的ストレスを受けない領域上に、追加のPZT材料でトランスデューサキャパシタンスをパッド当てするpaddingことによって、1次利得Kpをまず最小限にすることである。これは、信号を生成することにはならないがしたがって、Kp<<KS、キャパシタンスを等しくしCS=Cp、そのため、同じソースインピーダンスが電子増幅器に提示される。トランスデューサの初期のキャパシタンスが、このようにして整合され、より重要なことには、キャパシタンスの経年劣化特性もまた整合する。したがって、電子増幅器に対する影響もまた、整合され、他の誤差の導入を防止する。基本的な電子性能の不整合を最小限にするために、異なる利得を有する増幅器を最適化する要求が依然としてあり、これはMEMS誤差とは無関係に行うことができる。次に、信号処理電子機器は、全体の利得をKS=150KPとするように異なる利得を有することができる。次に、電子機器の位相と利得精度は、増幅器の開ループの利得比を閉ループの利得比に整合させることによって整合させることができ、容量の変化または増幅器利得の変化の感度を両方のトランスデューサに対して整合させる。このようにして、MEMS速度ジャイロスコープにおける経年劣化するPZTの経年劣化と温度ヒステリシスの影響が克服される。本発明は、上記のタイプのPZT圧電トランスデューサを使用する角速度センサに関して説明されているが、本発明が、PZT以外の圧電性材料に等しく適用されうることが理解されるであろう。さらに、全体的なセンサがセンサの基本的な動作点を設定するために使用される同様のトランスデューサを必要とする場合、容量性、又は誘導性などの他の形態の変換が使用されうる。さらに、上記した実施形態は、リング型センサ素子を有するセンサを開示しているが、上記したように素子にパッド当てすることができる任意の形態のセンサに適用されうることが理解されるであろう。さらに説明したトランスデューサが差動である必要はなく図1に示されるように、任意の適切な形態であってよいことが理解されるであろう。さらに、上記の実施形態は、1次チャネルと2次チャネル間で1/150の利得を詳述しているが、これは実際のシステムで要求される差異の単なる一例にすぎず、理論的なモデルではないことが理解されるであろう。本発明は、利得が1:1でない任意のシステムに適合し、利得差が大きい場合に、特に重要である。さらにまた、例えば圧電抵抗性などの、変換に使用される任意のバルク材料も、上記の発明から恩恵を得るであろう。