半導体基板上に半導体デバイスを形成する方法であって、前記半導体基板上にバッファ層を形成するステップと、前記バッファ層上に窒化アルミニウムスペーサ層を形成するステップと、前記窒化アルミニウムスペーサ層上にインジウム窒化アルミニウムバリア層を形成するステップと、前記インジウム窒化アルミニウムバリア層内に凹部を形成するステップと、前記凹部を通して、少なくともその一部が前記窒化アルミニウムスペーサ層上に配置されるようにゲート構造を形成するステップと、を備えることを特徴とする方法。前記バッファ層は窒化ガリウムを含むことを特徴とする請求項1に記載に方法。前記凹部は側壁を有し、前記ゲート構造を形成するステップはさらに、前記凹部を通して配置される少なくともその一部が前記側壁と接触しないように前記ゲート構造を形成するステップを備えることを特徴とする請求項1に記載の方法。前記ゲート構造を形成するステップはさらに、前記インジウム窒化アルミニウムバリア層に接触しないようにゲート構造を形成するステップを備えることを特徴とする請求項1に記載の方法。前記バッファ層上に、ソース構造およびドレイ構造を形成するステップをさらに備えることを特徴とする請求項1に記載の方法。前記ソース構造は、前記窒化アルミニウムスペーサ層および前記インジウム窒化アルミニウムバリア層と直接接触し、前記ドレイン構造は、前記窒化アルミニウムスペーサ層および前記インジウム窒化アルミニウムバリア層と直接接触していることを特徴とする請求項5に記載の方法。前記半導体デバイスは、エンハンスメント型高電子移動度トランジスタHEMTを備えることを特徴とする請求項1に記載の方法。前記半導体基板上で前記エンハンスメント型HEMTと一体化されるようにデプレション型HEMTを形成するステップをさらに備えることを特徴とする請求項7に記載の方法。前記ゲート構造は第1のゲート構造であり、前記デプレション型HEMTを形成するステップはさらに、前記インジウム窒化アルミニウムバリア層上に第2のゲート構造を形成するステップを備えることを特徴とする請求項8に記載の方法。前記エンハンスメント型HEMTが、第1のソース構造と第1のドレイン構造と前記第1のゲート構造と、を備えるように、前記バッファ層上に前記第1のソース構造と前記第1のドレイン構造を形成するステップと、前記デプレション型HEMTが、第2のソース構造と第2のドレイン構造と前記第2のゲート構造と、を備えるように、前記バッファ層上に前記第2のソース構造と前記第2のドレイン構造を形成するステップと、をさらに備えることを特徴とする請求項9に記載の方法。前記第1のソース構造を前記第2のソース構造と一体化するステップをさらに備えることを特徴とする請求項10に記載の方法。半導体基板と、前記半導体基板上に形成された窒化ガリウムGaN層と、前記GaN層上に形成された窒化アルミニウムAlN層と、前記AlN層上に形成されたインジウム窒化アルミニウムInAlN層と、を備え、前記InAlN層は、その層内に貫通穴を形成する凹部と、前記凹部を通して、少なくともその一部が前記AlN層上に配置されたゲート構造と、を有することを特徴とする高電子移動度トランジスタHEMT。前記凹部は側壁を有し、前記凹部を通して配置された前記ゲート構造の一部は前記側壁とは接触していないことを特徴とする請求項12に記載のHEMT。前記GaN層上に形成されたソース構造と、前記GaN層上のドレイン構造と、をさらに備えることを特徴とする請求項12に記載のHEMT。前記半導体基板は炭化ケイ素を含むことを特徴とする請求項12に記載のHEMT。前記InAlN層上に形成された第2のゲート構造を備えるデプレション型HEMTと一体化されたエンハンスメント型HEMTを備えることを特徴とする請求項12に記載のHEMT。窒化アルミニウムスペーサ層に形成され、凹部を有するインジウム窒化アルミニウムバリア層と、前記窒化アルミニウムスペーサ層と直接接触するように、少なくとも一部分が前記凹部を通して配置された第1のゲート構造と、を備えるエンハンスメント型高電子移動度トランジスタHEMTと、前記インジウム窒化アルミニウムバリア層上に配置された第2のゲート構造を備えるデプレション型HEMTと、を備える半導体デバイス。前記第1のゲート構造は、前記インジウム窒化アルミニウムバリア層と直接接触していないことを特徴とする請求項17に記載の半導体デバイス。前記エンハンスメント型HEMTのソース構造が前記デプレション型HEMTのソース構造に隣接するか、あるいは一体化されるように前記エンハンスメント型HEMTと前記デプレション型HEMTを一体化することを特徴とする請求項17に記載の半導体デバイス。その上に前記窒化アルミニウムスペーサ層が形成される窒化ガリウムバッファ層をさらに備えることを特徴とする請求項17に記載の半導体デバイス。当業者に共通的に使用されている用語を用いて実施形態の種々の態様を説明し、発明の本質を当業者に伝える。しかしながら、ここで説明した態様の一部だけを用いて、代替となる実施形態が可能なことは当業者には明白であろう。説明の目的のために、特定のデバイスおよび構成は実施形態が完全に理解されるように記載されている。しかしながら、こうした特定の詳細な記載なくても代替となる実施形態が可能なことは当業者には明白であろう。他の事例では、実施形態を不明瞭にしないために、周知の特長は省略あるいは簡略化している。また、種々の操作は、本開示の理解に最も有効な方法で、複数の別個の操作として順番に記載される。しかしながら、これらの操作は必ず順番に依存していると意味するように記載の順番を解釈すべきではない。これらの操作は、特に提示された順序で行なう必要はない。種々の実施形態においての表現は繰り返し使用される。該表現は一般に同じ実施形態に言及しないが、同じ実施形態に言及してもよい。文脈上そうでないことが示されない限り、備える、有するおよび含むの用語は同じ意味を有する。種々の実施形態に関連して用いられる言語にある明確な文脈を与える際に、AおよびまたはBの表現は、A、BまたはAおよびBであることを示し、また、A、BおよびまたはCの表現は、A、B、C、AおよびB、AおよびC、BおよびCまたはA、BおよびCであることを意味する。本明細書では、と結合したの用語がその派生用語と共に用いられる。結合したは以下の1つまたは複数を意味する。結合したは、複数の要素が直接物理的または電気的に接触していることを意味する。しかしながら、結合したは、複数の要素が互いに間接的に接触していることも意味し、さらに、互いに協働あるいは相互作用することも意味し、1つまたは複数の他の要素が、互いに結合したと言われる要素間で結合または接続していることも意味する。種々の実施形態において、第2の層上に形成された第1の層との表現は、第1の層が第2の層上に形成されることを意味し、第1の層の少なくとも一部が第2の層の少なくとも一部と直接接触例えば、直接物理的およびまたは電気的接触しているか、あるいは間接接触例えば、第1の層と第2の層間に1つまたは複数の他の層を有するしていることを意味する。図1は、本開示の種々の実施形態による半導体デバイス100の概略断面を示す。種々の実施形態において、半導体デバイス100は、例えばHEMT例えばエンハンスメント型HMETであってもよい。半導体デバイス100以下、デバイス100とも言うは基板104上に形成されてもよい。種々の実施形態において、基板104は、適切な材料、例えば炭化ケイ素で形成されていてもよい。デバイス100は、基板104上に形成されたバッファ層108を備える。バッファ層108は、任意の他の材料で形成されてもよいが、例えば窒化ガリウムGaNを含んでいてもよい。バッファ層108は、デバイス100の基板104と他の要素間に適切な結晶構造転移を与え、それによって、デバイス100の基板104と他の要素間のバッファ層あるいは分離層として作用する。バッファ層108の厚さは1.2μmであってもよいが、他の種々の実施形態において任意であってもよい。種々の実施形態において、デバイス100は、バッファ層108上に形成されたスペーサ層112も備える。スペーサ層112は、図1で示されるように、バッファ層108の上層の一部上にのみ形成されてもよい。スペーサ層112は、例えば窒化アルミニウムAlNを含む任意の適切な材料例えばスペーサ層に好適な適切な広バンドギャップ材料で形成されていてもよい。種々の実施形態において、スペーサ層112の厚さは10.15Åであってもよいが、他の種々の実施形態においては任意例えば10~30Åであってもよい。デバイス100は、スペーサ層112上に形成されたバリア層116も備える。バリア層116は、例えばインジウム窒化アルミニウムInAlNを含む任意の適切な材料例えばバリア層に好適な適切な広バンドギャップ材料で形成されていてもよい。バリア層112の厚さは、前記スペーサ層より比較的厚くてもよい。種々の実施形態において、バリア層112の厚さは50.150Åであってもよいが、他の種々の実施形態においては任意であってもよい。種々の実施形態において、バッファ層108のバンドギャップは、スペーサ層112およびまたはバンドギャップ層116のバンドギャップと比較してより低くてもよい。デバイス100の種々の層のバンドギャップの差により、デバイス100のヘテロ接合が作られる。種々の実施形態において、凹部118がバリア層116に形成されていてもよい。凹部118周囲のバリア層116によって側壁120が形成されてもよい。凹部118は、バリア層116を貫通してスルーホールを形成し、スペーサ層112の少なくとも一部を露出させてもよい。このように、凹部118下のスペーサ層112の露出部の上にはバリア層116がなくてもよい。種々の実施形態において、凹部118は、バリア層116の一部をエッチングして形成されてもよい。該エッチング処理中例えばバリア層16に凹部118を形成中、スペーサ層112をエッチング停止層としてもよい。デバイス100はゲート構造140を備えていてもよい。種々の実施形態において、ゲート構造140の少なくとも一部が、凹部118を通してスペーサ層112上に配置されていてもよい。このように、ゲート構造140の少なくとも一部は、スペーサ層112と直接接触例えば、直接物理的およびまたは電気的に接触していてもよい。種々の実施形態において、凹部118を通して配置されたゲート構造140の一部は、凹部118の側壁120とは直接接触していなくてもよい。凹部118を通して配置されたゲート構造140の一部と側壁120間のスペースは空隙であっても、あるいは適切な材料例えば、バリア層116、ゲート構造140およびまたはスペーサ層112とは異なる適切な材料で充填されていてもよい。種々の実施形態において、ゲート構造140は、バリア層116とは直接接触していなくてもよい。デバイス100は、バッファ層108のそれぞれの部分上に形成されたソース構造144およびドレイン構造148を備えていてもよい。種々の実施形態において、ソース構造144およびドレイン構造148は、図1で示されるように、スペーサ層112およびバリア層116と直接接触していてもよい。種々の実施形態において、ゲート構造140下およびまたは凹部118下のスペーサ層112およびまたはバッファ層108によって、デバイス100の動作中、比較的高い電流を維持しながら、デバイス100のエンハンスメント型動作を可能としてもよい。また、ソースアクセス領域およびドレインアクセス領域によって、比較的低いアクセス抵抗を可能としてもよい。種々の実施形態において、デバイス100のバッファ層108、スペーサ層112およびバリア層116をそれぞれGaN、AlNおよびInAlNで形成し、また、ゲート構造140の少なくとも一部を凹部118内およびスペーサ層112上に形成する図1に示すようにことにより、比較的優れた例えば望ましい動作特性例えば従来のデバイスと比較してを有するデバイス100のエンハンスメント型動作を可能としてもよい。例えば、バリア層116の少なくとも一部例えば凹部118が形成される領域中を完全にエッチングし、スペーサ層112と直接接触するようにゲート構造140を形成することによって、デバイス100に正閾値電圧を生じさせ、デバイス100のエンハンスメント型動作を可能としてもよい。種々の実施形態において、例えば図1のデバイス100例えば特定の寸法の種々の層を備えたのピンチオフ電圧は、約200ミリボルトmV、相互コンダクタンス例えば比較的高いあるいは最大相互コンダクタンスは約890ミリジーメンス/ミリメートルmS/mm、電流密度例えば比較的高いあるいは最大電流密度は約2アンペア/ミリメートルA/mmであってもよい。このように、比較的高い相互コンダクタンス値例えば約890mS/mmおよび比較的高い電流密度値例えば約2A/mmを維持しながら、比較的深いエンハンスメント型特性例えば比較的高いピンチオフ電圧が約200mVであるをデバイス100で実現してもよい。別の実施例では、デバイス100で、約800mS/mmの相互コンダクタンス例えば比較的高いあるいは最大相互コンダクタンスおよび約1.9A/mmの電流密度例えば比較的高いあるいは最大電流密度と共に、約600mVのピンチオフ電圧をデバイス100で実現してもよい。他の種々の実施形態では、他の種々の値のピンチオフ電圧、相互コンダクタンスおよびまたは電流密度を実現してもよい。種々の実施形態において、デバイス100の種々の層の構造および寸法を変えることによって、種々の値のピンチオフ電圧、相互コンダクタンスおよびまたは電流密度を実現してもよい。図2は、本開示の種々の実施形態による他の半導体デバイス200の概略断面を示す。半導体デバイス200以下、デバイス200とも言うは、デプレション型HEMT200bと一体化されたエンハンスメント型HEMT200aを備える。図2では、エンハンスメント型HEMT200aとデプレション型HEMT200bが別個のボックス点線で示す内に示されている。種々の実施形態において、デバイス200は、例えば炭化ケイ素などの適切な基板材料を含む共通の基板104-A上に、エンハンスメント型HEMT200aとデプレション型HEMT200bの両方を一体化して形成される。種々の実施形態において、エンハンスメント型HEMT200aは、少なくとも部分的には図1のデバイス100と同様である。例えば、エンハンスメント型HEMT200aのバッファ層108-A、スペーサ層112-A、バリア層116-A、バリア層116-A上に形成された凹部118-A、ゲート構造140-1その一部は、凹部118-Aを通してスペーサ層112-A上に形成されていてもよい、ソース構造144-1およびドレイン構造148-1は、図1のデバイス100の対応する要素と同様であってもよい。種々の実施形態において、デプレション型HEMT200bは、バッファ層108-A、スペーサ層112-Aおよびバリア層116-Aをエンハンスメント型HEMT200aと共有していてもよい。すなわち、エンハンスメント型HEMT200aおよびデプレション型HEMT200bは、共通の基板104-A、共通のバッファ層108-A、共通のスペーサ層112-Aおよび共通のバリア層116-Aを備えていてもよい。しかしながら、本開示の発明原理はこの態様に限定されるものではない。例えば、図2には示されていないが、種々の実施形態においては、エンハンスメント型HEMT200aとデプレション型HEMT200bは、別個の基板上に形成されてもよく、およびまたは別個のバッファ層、別個のスペーサ層およびまたは別個のバリア層を備えていてもよい。また、デプレション型HEMT200bは、ゲート構造140-2、ソース構造144-2およびドレイン構造148-2を備えていてもよく、それらは少なくとも部分的にはエンハンスメント型HEMT200aと同様であってもよい。しかしながら、エンハンスメント型HEMT200aと異なり、バリア層116-Aは、ゲート構造140-2用の貫通する凹部を備えていなくてもよい。代わりに、デプレション型HEMT200bのゲート構造140-2はバリア層116-2上に形成されていてもよい。図2には示されていないが、種々の実施形態において、エンハンスメント型HEMT200aのソース構造144-1をデプレション型HEMT200bのソース構造144-2と結合させて、エンハンスメント型HEMT200aとデプレション型HEMT200bの両方に共通のソース構造としてもよい。デバイス100と同様に、種々の実施形態において、デバイス200のバッファ層108-A、スペーサ層112-Aおよびバリア層116-AをそれぞれGaN、AlNおよびInAlNで形成してもよい。エンハンスメント型HEMT200aのゲート構造140-1は、凹部118-Aを通してスペーサ層112-A上に形成されるので、エンハンスメント型HEMT200aの生成閾値電圧は正となり図1のデバイス100と同様、エンハンスメント型HEMT200aのエンハンスメント型動作が得られる。一方、デプレション型HEMT200aのゲート構造140-2はバリア層116-A上に形成されるので、デプレション型HEMT200bの生成閾値電圧は負となり、デプレション型HEMT200bのデプレション型動作が得られる。種々の実施形態において、エンハンスメント型HEMT200aは、上記で議論した図1のデバイス100の特性と少なくとも部分的には同様の特性を示す。種々の実施形態において、デプレション型HEMT200bも、比較的優れた例えば望ましい動作特性例えば従来のデプレション型HEMTデバイスと比較してを示してもよい。例えば、種々の層の特定の寸法に対して、デプレション型HEMT200bの、比較的高い相互コンダクタンス例えば最大相互コンダクタンスは約600mS/mmであり、比較的高い電流密度例えば最大電流密度は約2A/mmを上回っていてもよい。図1のデバイスの種々の特性上記で議論および図2の一体化したエンハンスメント型HEMTおよびデプレション型HEMTにより、これらのトランジスタは、例えばマイクロ波とミリ波周波数で動作する低ノイズ増幅器での応用を含めた種々の用途に用いられてもよい。これらのHEMTは、個別トランジスタとして高出力高周波数トランジスタとして、およびまたは、宇宙、軍事および商業用途で使用されるマイクロ波モノリシック集積回路MMIC、混合信号エレクトロニクス、ミキサー、直接ディジタルシンセサイザ、アナログ変換器に対するパワーディジタルなどの集積回路に使用されてもよい。図3は、本開示の種々の実施形態による、半導体基板上に半導体デバイス例えばエンハンスメント型HEMTを製造する方法300を示す。図1および図3において、方法300は種々の実施形態において、半導体基板例えば基板104上にバッファ層例えばバッファ層108を形成するステップを含んでいてもよいブロック304。種々の実施形態において、該バッファ層はGaNを、該基板は炭化ケイ素を含んでいてもよい。方法300はさらに、該バッファ層の第1部分例えば図1で示されるもの上にスペーサ層例えばスペーサ層112を形成するステップを含んでいてもよいブロック308。種々の実施形態において、該スペーサ層はAlNを含んでいてもよい。方法300はさらに、該スペーサ層上にバリア層例えばバリア層116を形成するステップを含んでいてもよいブロック312。種々の実施形態において、該バリア層はInAlNを含んでいてもよい。該バリア層に凹部例えば凹部118が形成されてもよいブロック316。種々の実施形態において、該凹部は該バリア層内に貫通穴を形成してもよい。方法300はさらに、その一部が該凹部を通して該スペーサ層上に配置されるゲート構造例えばゲート構造140を形成するステップを含んでいてもよいブロック320。種々の実施形態において、該凹部は側壁を有し、該凹部を通して配置され、少なくともその一部が該側壁と接触しないようにゲート構造を形成してもよい。種々の実施形態において、該ゲート構造は該バリア層に接触していなくてもよい。種々の実施形態において、該ゲート構造は該スペーサ層と直接接触していてもよい。方法300はさらに、該バッファ層の第2の部分および第3の部分上にソース構造例えばソース構造144およびドレイン構造例えば、ドレイン構造148をそれぞれ形成する例えば図1に示すようにステップを含んでいてもよいブロック324。種々の実施形態において、図1に示すように、該ソース構造は該スペーサ層およびバリア層と直接接触していてもよく、該ドレイン構造も該スペーサ層およびバリア層と直接接触していてもよい。種々の実施形態において、ブロック324の操作例えばソース構造およびドレイン構造の形成を、方法300の1つ以上前の操作前に、その操作中にまたはその操作後に実行してもよい。例えば、ブロック324の操作を、ブロック316およびまたは320例えば該凹部およびまたはゲート構造の形成の1つ以上前の操作前に、その操作中にまたはその操作後に実行してもよい。本開示を上記の実施形態を基に説明したが、同じ目的を達成するために算出される広範な代替となるおよびまたは等価な実施により、本開示の範囲から逸脱することなく、提示された特定の実施形態の置換が可能であることは当業者には理解されるであろう。当業者であれば、本開示の教示が広範囲の実施形態で実施され得ることを容易に理解するであろう。本明細書は、限定することなく、説明のためのものであると見なされるように意図される。