"制御部、送信部および受信部を有する2台以上の制御装置がネットワークを介して接続され、前記制御装置の内の1台がタイミングの基準を生成し、所定の通信周期の下で前記制御装置間でシリアル通信によるデータ通信を行う制御システムで使用される制御装置において、前記送信部は、他の制御装置に送信するデータを記憶するメモリと、前記メモリから取得した前記データと、前記他の制御装置の前記受信部のバッファメモリにおける前記データの格納位置を示すメモリ格納情報と、を含むフレームを生成する送信制御手段と、を備え、前記受信部は、前記フレームから前記メモリ格納情報と前記データとを抽出する受信制御手段と、抽出された前記データを記憶するバッファメモリと、抽出された前記データを、前記メモリ格納情報で指定される前記バッファメモリのアドレスに格納するデータ格納処理手段と、を備え、前記メモリ格納情報は、前記フレームの宛先となる制御装置ごとに定められ、前記制御部は、他の制御装置からのデータを、前記バッファメモリの前記他の制御装置ごとに固定して定められたアドレスから毎回読み出すことを特徴とする制御装置。前記送信制御手段は、前記データのエラー検出に使用されるフレーム検査データを前記フレームに含めて生成し、前記受信制御手段は、前記データと前記メモリ格納情報に加えて前記フレーム検査データを抽出するとともに、抽出した前記データについて前記フレーム検査データを用いてエラー検出を行い、前記データ格納処理手段は、前記メモリ格納情報で指定される前記バッファメモリのアドレスに、前記データとともに前記受信制御手段で行われたエラー検出結果である受信データ状態を格納することを特徴とする請求項1に記載の制御装置。前記受信部は、自装置が受信するはずのメモリ格納情報である受信格納情報と、前記受信格納情報を前記メモリ格納情報に有する前記フレーム内のデータの前記バッファメモリ内の格納位置を示す格納アドレス情報と、の間の関係を定義したメモリ配置変換情報に基づいて、前記受信制御手段で抽出された前記メモリ格納情報に対応する前記格納アドレス情報を取得する変換テーブル手段をさらに備え、前記データ格納処理手段は、前記変換テーブル手段から出力される前記格納アドレス情報で指定される前記バッファメモリのアドレスに抽出された前記データを格納し、前記メモリ配置変換情報は、複数の前記受信格納情報が1つの前記格納アドレス情報に対応付けられていることを特徴とする請求項1または2に記載の制御装置。前記受信部は、自装置が受信するはずのメモリ格納情報である受信格納情報と、前記メモリ格納情報から所定の情報を取得する第1のマスクと、前記受信格納情報を前記メモリ格納情報に有する前記フレーム内のデータの前記バッファメモリ内の格納位置の算出に用いるアドレス算出情報と、を対応づけたメモリ配置変換情報を格納するメモリ配置変換情報格納手段と、前記受信格納情報に前記第1のマスクをして得られた値と、前記メモリ格納情報に前記第1のマスクをして得られた値とが一致する場合に、前記メモリ格納情報に前記第1のマスクをビット反転させた第2のマスクをして得られた値に前記アドレス算出情報を加算したものを、前記メモリ格納情報を有する前記フレーム内の前記データの格納先とする格納アドレス情報として前記データ格納処理手段に出力する格納先アドレス生成手段と、を有する変換テーブル手段をさらに備え、前記データ格納処理手段は、前記変換テーブル手段から出力される前記格納アドレス情報で指定される前記バッファメモリのアドレスに、抽出された前記データを格納することを特徴とする請求項1または2に記載の制御装置。制御部、送信部および受信部を有し、モータを駆動する制御装置と、制御部、送信部および受信部を有し、前記制御装置を制御する全体制御装置と、がネットワークを介して接続され、前記制御装置と前記全体制御装置のうちの1台がタイミングの基準を生成し、所定の通信周期の下で前記全体制御装置と前記制御装置との間でシリアル通信によってデータ通信を行う制御システムにおいて、前記制御装置の前記送信部は、前記全体制御装置に送信するデータを記憶するメモリと、前記メモリから取得した前記データと、前記全体制御装置の前記受信部のバッファメモリにおける前記データの格納位置を示すメモリ格納情報と、を含むフレームを生成する送信制御手段と、を備え、前記全体制御装置の前記受信部は、前記フレームから前記メモリ格納情報と前記データとを抽出する受信制御手段と、抽出された前記データを記憶するバッファメモリと、抽出された前記データを、前記メモリ格納情報で指定される前記バッファメモリのアドレスに格納するデータ格納処理手段と、を備え、前記メモリ格納情報は、前記ネットワークに接続される前記制御装置ごとに異なる値が設定され、前記全体制御装置の前記制御部は、前記制御装置からのデータを、前記バッファメモリの前記制御装置ごとに固定して定められたアドレスから毎回読み出すことを特徴とする制御システム。前記制御装置の前記送信制御手段は、前記データのエラー検出に使用されるフレーム検査データを前記フレームに含めて生成し、前記全体制御装置の前記受信制御手段は、前記データと前記メモリ格納情報に加えて前記フレーム検査データを抽出するとともに、抽出した前記データについて前記フレーム検査データを用いてエラー検出を行い、前記全体制御装置の前記データ格納処理手段は、前記メモリ格納情報で指定される前記バッファメモリのアドレスに、前記データとともに前記受信制御手段で行われたエラー検出結果である受信データ状態を格納し、前記全体制御装置の前記制御部は、前記データとともに前記受信データ状態も前記バッファメモリから読み出すことを特徴とする請求項5に記載の制御システム。前記全体制御装置の前記受信部は、自装置が受信するはずのメモリ格納情報である受信格納情報と、前記受信格納情報を前記メモリ格納情報に有する前記フレーム内のデータの前記バッファメモリ内の格納位置を示す格納アドレス情報と、の間の関係を定義したメモリ配置変換情報に基づいて、前記受信制御手段で抽出された前記メモリ格納情報に対応する前記格納アドレス情報を取得する変換テーブル手段をさらに備え、前記全体制御装置の前記データ格納処理手段は、前記変換テーブル手段から出力される前記格納アドレス情報で指定される前記バッファメモリのアドレスに抽出された前記データを格納し、前記メモリ配置変換情報は、複数の前記受信格納情報が1つの前記格納アドレス情報に対応付けられていることを特徴とする請求項5または6に記載の制御システム。前記全体制御装置の前記受信部は、自装置が受信するはずのメモリ格納情報である受信格納情報と、前記メモリ格納情報から所定の情報を取得する第1のマスクと、前記受信格納情報を前記メモリ格納情報に有する前記フレーム内のデータの前記バッファメモリ内の格納位置の算出に用いるアドレス算出情報と、を対応づけたメモリ配置変換情報を格納するメモリ配置変換情報格納手段と、前記受信格納情報に前記第1のマスクをして得られた値と、前記メモリ格納情報に前記第1のマスクをして得られた値とが一致する場合に、前記メモリ格納情報に前記第1のマスクをビット反転させた第2のマスクをして得られた値に前記アドレス算出情報を加算したものを、前記メモリ格納情報を有する前記フレーム内の前記データの格納先とする格納アドレス情報として前記データ格納処理手段に出力する格納先アドレス生成手段と、を有する変換テーブル手段をさらに備え、前記全体制御装置の前記データ格納処理手段は、前記変換テーブル手段から出力される前記格納アドレス情報で指定される前記バッファメモリのアドレスに、抽出された前記データを格納することを特徴とする請求項5または6に記載の制御システム。制御部、送信部および受信部を有し、モータを駆動する制御装置と、制御部、送信部および受信部を有し、前記制御装置を制御する全体制御装置と、がネットワークを介して接続され、前記制御装置と前記全体制御装置のうちの1台がタイミングの基準を生成し、所定の通信周期の下で前記全体制御装置と前記制御装置との間でシリアル通信によってデータ通信を行う制御システムでの通信方法において、前記制御装置は、前記全体制御装置に送信するデータと、前記全体制御装置の前記受信部のバッファメモリにおける前記データの格納位置を示すメモリ格納情報と、を含むフレームを生成するフレーム生成工程と、前記制御装置は、前記フレームを前記全体制御装置に送信するフレーム送信工程と、前記全体制御装置は、前記フレームから前記メモリ格納情報と前記データとを抽出する抽出工程と、前記全体制御装置は、抽出された前記データを、前記メモリ格納情報で指定されるバッファメモリのアドレスに格納するデータ格納工程と、前記全体制御装置は、前記制御装置からのデータを、前記バッファメモリの前記制御装置ごとに固定して定められたアドレスから毎回読み出すデータ読み出し工程と、を含み、前記メモリ格納情報は、前記ネットワークに接続される前記制御装置ごとに異なる値が設定されることを特徴とする通信方法。前記フレーム生成工程で、前記制御装置は、前記データのエラー検出に使用されるフレーム検査データを前記フレームに含めて生成し、前記抽出工程では、前記全体制御装置は、前記データと前記メモリ格納情報に加えて前記フレーム検査データを抽出するとともに、抽出した前記データについて前記フレーム検査データを用いてエラー検出を行い、前記データ格納工程では、前記全体制御装置は、前記メモリ格納情報で指定される前記バッファメモリのアドレスに、前記データとともに前記エラー検出の結果である受信データ状態を格納し、前記データ読み出し工程では、前記全体制御装置は、前記データとともに前記受信データ状態も前記バッファメモリから読み出すことを特徴とする請求項9に記載の通信方法。前記抽出工程の後で前記データ格納工程の前に、前記全体制御装置は、自装置が受信するはずのメモリ格納情報である受信格納情報と、前記受信格納情報を前記メモリ格納情報に有する前記フレーム内のデータの前記バッファメモリ内の格納位置を示す格納アドレス情報と、の間の関係を定義したメモリ配置変換情報に基づいて、前記抽出工程で抽出された前記メモリ格納情報に対応する前記格納アドレス情報を取得するアドレス変換工程をさらに含み、前記データ格納工程では、前記全体制御装置は、前記アドレス変換工程で出力される前記格納アドレス情報で指定される前記バッファメモリのアドレスに抽出された前記データを格納し、前記メモリ配置変換情報は、複数の前記受信格納情報が1つの前記格納アドレス情報に対応付けられていることを特徴とする請求項9または10に記載の通信方法。前記全体制御装置は、自装置が受信するはずのメモリ格納情報である受信格納情報と、前記メモリ格納情報から所定の情報を取得する第1のマスクと、前記受信格納情報を前記メモリ格納情報に有する前記フレーム内のデータの前記バッファメモリ内の格納位置の算出に用いるアドレス算出情報と、を対応づけたメモリ配置変換情報を有し、前記抽出工程の後で前記データ格納工程の前に、前記全体制御装置は、前記受信格納情報に前記第1のマスクをして得られた値と、前記メモリ格納情報に前記第1のマスクをして得られた値とが一致するか判定する判定工程と、前記判定工程で両者が一致した場合に、前記メモリ格納情報に前記第1のマスクをビット反転させた第2のマスクをして得られた値に前記アドレス算出情報を加算したものを、前記メモリ格納情報を有する前記フレーム内の前記データの格納先とする格納アドレス情報とするアドレス変換工程と、をさらに含み、前記全体制御装置の前記データ格納工程は、前記アドレス変換工程で得られる前記格納アドレス情報で指定される前記バッファメモリのアドレスに、抽出された前記データを格納することを特徴とする請求項9または10に記載の通信方法。上記のような従来の駆動制御用シリアル通信では、一般的には受信データはバッファメモリに順番に蓄えられていくが、複数の受信データを保持する場合にはバッファメモリのどこに受信データを格納し、どこからどの受信データを取り出したらよいか処理する受信データ処理部を必要としていた。また、受信データと受信データ状態が別々に保持されており、特に複数の受信データを保持する場合には、受信データと受信データ状態の組合せを明らかにさせる必要がある。通信フレームの欠落がない正常な受信の場合には、受信データと受信データ状態の組み合わせの判断は、比較的容易であるが、通信フレームの欠落がある場合には、欠落した通信フレームを特定し、受信データと受信データ状態とを組み合わせる処理に時間を要してしまうという問題点があった。この発明は上記に鑑みてなされたもので、駆動制御用シリアル通信において、複数の受信データが格納されるバッファメモリから受信データを簡潔に取り出すことができる制御装置、制御システムおよび通信方法を得ることを目的とする。上記目的を達成するため、この発明にかかる制御装置は、制御部、送信部および受信部を有する2台以上の制御装置がネットワークを介して接続され、前記制御装置の内の1台がタイミングの基準を生成し、所定の通信周期の下で前記制御装置間でシリアル通信によるデータ通信を行う制御システムで使用される制御装置において、前記送信部は、他の制御装置に送信するデータを記憶するメモリと、前記メモリから取得した前記データと、前記他の制御装置の前記受信部のバッファメモリにおける前記データの格納位置を示すメモリ格納情報と、を含むフレームを生成する送信制御手段と、を備え、前記受信部は、前記フレームから前記メモリ格納情報と前記データとを抽出する受信制御手段と、抽出された前記データを記憶するバッファメモリと、抽出された前記データを、前記メモリ格納情報で指定される前記バッファメモリのアドレスに格納するデータ格納処理手段と、を備え、前記メモリ格納情報は、前記フレームの宛先となる制御装置ごとに定められ、前記制御部は、他の制御装置からのデータを、前記バッファメモリの前記他の制御装置ごとに固定して定められたアドレスから毎回読み出すことを特徴とする。この発明によれば、受信データがフレーム内のメモリ格納情報に従ってバッファメモリの特定のアドレスに格納されるので、受信部側でバッファメモリ内での受信データの格納位置を管理する情報を保持する必要がなく、受信時の処理時間を短縮することができる。また、受信処理に必要な処理時間が短縮されるので、制御装置間のデータ更新周期を高速化することができ、制御装置が接続されるネットワーク全体の性能を向上させることができるという効果を有する。以下に添付図面を参照して、この発明の実施の形態にかかる制御装置、制御システムおよび通信方法の好適な実施の形態を詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。実施の形態1.図1は、この発明の実施の形態1によるシリアル通信でネットワーク構成されたモータ駆動制御システムの一例を模式的に示す図である。このモータ駆動制御システムは、制御対象であるサーボモータやインダクションモータなどの複数のモータ11-1~11-3と、それぞれのモータ11-1~11-3を制御するモータ駆動装置12-1~12-3と、モータ駆動装置12-1~12-3全体の動作制御を行うコントローラ13と、を備える。また、コントローラ13とモータ駆動装置12-1~12-3とは、シリアル通信線21で接続されデータ通信を行う。各モータ駆動装置12-1~12-3と各モータ11-1~11-3とは、それぞれ動力線22と検出器ケーブル23で接続される。モータ駆動装置12-1~12-3は、動力線22を介してモータ駆動電力をモータ11-1~11-3へ伝達し、モータ11-1~11-3は、モータ11-1~11-3の回転角度を検出する図示しない検出器によって取得されるモータ角度情報を、検出器ケーブル23を介してモータ駆動装置12-1~12-3へ伝達する。モータ駆動装置12-1~12-3ではモータ駆動電力とモータ角度情報から、コントローラ13からの指令に応じてモータ角度を制御する。この実施の形態1では、モータ駆動制御においてモータ角度情報を使用する例を示しているが、モータ駆動制御において必ずしもモータ角度情報は必要ではなく、モータ角度情報を使用せず、他の情報を使用してモータ駆動制御を行ってもよい。コントローラ13と各モータ駆動装置12-1~12-3は、制御部、送信部および受信部を有し、シリアル通信線21によってデータ通信を行い、コントローラ13から各モータ駆動装置12-1~12-3へは、位置、速度、トルク等の移動指令やその他の制御信号が伝達される。各モータ駆動装置12-1~12-3の制御部がコントローラ13からの移動指令でモータ11-1~11-3を指令された位置、速度、トルクで制御することによって、コントローラ13はモータ駆動装置12-1~12-3全体を制御することができる。また、各モータ駆動装置12-1~12-3からコントローラ13へは、モータ11-1~11-3の位置、速度、駆動電流や各種制御信号、異常状態が伝達される。コントローラ13の制御部は必要に応じて制御状態をフィードバックし次回の指令を制御したり、モータ制御が異常と判断した場合にはモータ駆動装置12-1~12-3に停止指令を発行したりする。なお、コントローラ13は、制御装置または全体制御装置を構成し、モータ駆動装置12-1~12-3は、制御装置を構成している。コントローラ13と各モータ駆動装置12-1~12-3は、モータ11-1~11-3の運転を安定に行うために所定の間隔で通信を行う。より具体的には、コントローラ13と各モータ駆動装置12-1~12-3の内の1台がタイミングの基準を生成し、規定の通信周期の下で通信を行う。図2は、コントローラから各モータ駆動装置へ送信するデータの送信タイミングの一例を示す図である。一定間隔の通信は、通信周期Tで規定される。ここで、コントローラ13からモータ駆動装置12-1へ送信されるデータはフレーム101であり、コントローラ13からモータ駆動装置12-2,12-3へ送信されるそれぞれのデータはフレーム102,103であるものとする。この図に示されるように、コントローラ13は、第1通信周期でモータ駆動装置12-1への指令データを含むフレーム101とモータ駆動装置12-2への指令データを含むフレーム102を送信し、次の第2通信周期でモータ駆動装置12-3への指令データを含むフレーム103を送信している。また、コントローラ13は、第3通信周期でモータ駆動装置12-1への次の指令データを含むフレーム101とモータ駆動装置12-2への次の指令データを含むフレーム102を送信し、第4通信周期でモータ駆動装置12-3への次の指令データを含むフレーム103を送信している。このように一定の間隔で更新される指令データが、コントローラ13から各モータ駆動装置12-1~12-3に送信されることによって、コントローラ13はモータ制御を行うことができる。図3は、各モータ駆動装置からコントローラへ送信するデータの送信タイミングの一例を示す図である。この例でも、一定間隔の通信は通信周期Tで規定される。通信周期Tは図2のコントローラ13からモータ駆動装置12-1~12-3へのデータ送信時の通信周期Tと同じであってもよいし、同じでなくてもよい。ここで、モータ駆動装置12-1からコントローラ13へ送信するデータはフレーム111であり、モータ駆動装置12-2,12-3からコントローラ13へ送信するデータはそれぞれフレーム112,113であるものとする。この図3に示されるように、第1通信周期では、モータ駆動装置12-1から状態データを含むフレーム111と、モータ駆動装置12-2から状態データを含むフレーム112とが送信され、次の第2通信周期では、モータ駆動装置12-3から状態データを含むフレーム113が送信される。また、第3通信周期では、モータ駆動装置12-1,12-2から次の状態データを含むフレーム111,112がそれぞれ送信され、第4通信周期では、モータ駆動装置12-3から次の状態データを含むフレーム113が送信される。このように指令データと同様に、一定の間隔で更新されるモータ駆動装置12-1~12-3の各種状態がコントローラ13に送信される。これによって、コントローラ13は各モータ駆動装置12-1~12-3の状態に応じた制御をシステム全体に対して行ったり、各モータ駆動装置12-1~12-3の状態把握を逐次行いシステム全体が危険な状態であればモータ11-1~11-3を停止させるといった処置を行ったりすることができる。図2と図3に示されるようなデータ送信をコントローラ13と各モータ駆動装置12-1~12-3との間で行う場合には、最低2本のシリアル通信線21を各ユニットコントローラ13、モータ駆動装置12-1~12-3間に接続することで実現できる。図4は、コントローラと各モータ駆動装置との間で送信されるデータの送信タイミングの一例を示す図である。この例では、一定間隔は通信周期Tで規定されており、コントローラ13から各モータ駆動装置12-1~12-3へ送信するデータと、各モータ駆動装置12-1~12-3からコントローラ13へ送信するデータのそれぞれの送信タイミング例である。なお、図2~図3と同じフレームには同じ符号を付している。図4に示されるように、第1通信周期では、コントローラ13からモータ駆動装置12-1~12-3へそれぞれ指令データを含むフレーム101~103が送信され、モータ駆動装置12-1,12-2からコントローラ13へそれぞれ状態データを含むフレーム111,112が送信される。第2通信周期では、モータ駆動装置12-3からコントローラ13へ状態データを含むフレーム113が送信される。この例では第1通信周期と第2通信周期で、1回分の指令データと状態データの送受信が行われ、次の第3通信周期と第4通信周期で更新された1回分の指令データと状態データが送受信される。つまり、図2と図3の例と同様に一定の間隔で指令データと状態データが更新される。図4に示されるようなデータ送信をコントローラ13と各モータ駆動装置12-1~12-3との間で行う場合には、最低1本のシリアル通信線21を各ユニット間に接続することで実現できる。なお、図2~図4では、2通信周期でモータ駆動制御システム全体の通信を行う場合が示されているが、モータ駆動制御システム全体の通信を、1通信周期または3通信周期以上の通信周期で行ってもよい。このようなモータ駆動制御システムを構成する各ユニットは、データを他のユニットに送信する送信部と、他のユニットからのデータを受信する受信部と、を有する。図5は、実施の形態1によるユニット内に設けられる送信部の機能構成を模式的に示すブロック図である。送信部30は、送信制御部31と、送信起動信号生成部32と、メモリ33と、変換部34と、送信バッファ35と、を備える。送信制御部31は、送信起動信号生成部32からの起動信号によって動作を開始し、通信プロトコルで規定されるフレームとして送信データを生成し、送信全体の制御を行う。図6は、実施の形態で使用されるフレームの構成の一例を示す図である。この図に示されるように、フレーム130は、送信すべきデータ以外に受信部がシリアルデータを解析する際に必要な各種フラグを付加したデータ構造を有し、フレームヘッダ部131、フレームデータ部134およびフレームフッタ部137を有する。フレームヘッダ部131は、フレーム130の先頭を識別するスタートフラグ132と、通信フレーム固有の情報を格納するメモリ格納情報133と、を有する。フレームデータ部134は、各ユニットが送信するデータを格納するデータ135と、受信したフレーム130が正常なデータであるかを判断するCRCCyclicRedundancyCheck情報やチェックサム情報などのフレーム検査データ136と、を有する。フレーム検査データ136は、たとえばフレームヘッダ部131のスタートフラグ132からフレームデータ部134のデータ135までを検査対象とすることができるが、これに限定されるものではない。フレームフッタ部137は、フレームの最後を識別するエンドフラグ138を有する。この実施の形態1では、メモリ格納情報133に、フレームデータ部134のデータ135が格納される受信側制御装置のバッファメモリ内のアドレスが定義される。たとえば、図2~図4に示した一定の周期で送信されるフレーム101~103,111~113の種類ごとに、受信側制御装置のバッファメモリ内で格納されるアドレスが決められており、宛先に応じてメモリ格納情報133に受信側制御装置のバッファメモリ内のアドレスが格納される。送信制御部31は、スタートフラグ生成部311、メモリ格納情報生成部312、送信データ取得部313、フレーム検査データ生成部314およびエンドフラグ生成部315を有する。フレーム130は、図6に示されるように先頭からスタートフラグ132、メモリ格納情報133、データ135、フレーム検査データ136およびエンドフラグ138の順番で構成されるが、これらはそれぞれスタートフラグ生成部311、メモリ格納情報生成部312、送信データ取得部313、フレーム検査データ生成部314、エンドフラグ生成部315で生成される。スタートフラグ生成部311は、通信プロトコル固有の特定ビットパターンをスタートフラグ132として生成する。メモリ格納情報生成部312は、宛先のユニットの受信部で受信されるフレーム130をそのユニットのバッファメモリのどのアドレスに格納すべきかの情報をメモリ格納情報133としてフレーム毎に生成する。生成の際には、たとえば宛先となるユニットと、データ135を格納する受信側ユニットのバッファメモリ内のアドレスと、を対応付けた図示しないフレーム-受信先バッファ内アドレス関連付け情報を参照する。送信データ取得部313は、メモリ33から送信すべきデータを読み出し、データ135とする。フレーム検査データ生成部314は、フレームデータのCRC情報やチェックサム情報を演算し、フレーム検査データ136として付加する。エンドフラグ生成部315は、スタートフラグ132と同様に通信プロトコル固有の特定ビットパターンをエンドフラグ138として生成する。このように送信制御部31の各処理部で生成された情報が順に付加されていき、図6に示されるフレーム130が生成される。送信起動信号生成部32は、一定周期の送信データを出力するために規定の送信タイミングに従って、送信制御部31に対して送信起動信号を生成する。これによって図2~図4で示したような一定通信周期で一定の間隔で更新される送信データが送信される。メモリ33は、モータ駆動制御システムを構成する他のユニットに送信するデータを記憶する。メモリ33に記憶されるデータは、CPU等によって周期的に書換えられており、送信データの逐次更新が実現される。変換部34は、送信制御部31が送信データとして出力するパラレルデータをシリアルデータに変換する。送信バッファ35は、シリアルデータを送信する。図7は、実施の形態1によるユニット内に設けられる受信部の機能構成を模式的に示すブロック図である。受信部40は、受信バッファ41と、変換部42と、受信制御部43と、データ格納処理部44と、バッファメモリ45と、を備える。受信バッファ41は、シリアルデータのフレームを受信する。変換部42は、受信したシリアルデータを逐次パラレルデータに変換する。受信制御部43は、受信したフレーム130を解析する処理部であり、スタートフラグ検出部431、メモリ格納情報抽出部432、送信データ抽出部433、フレーム検査データ抽出部434、エンドフラグ抽出部435およびフレーム検査処理部436を有する。受信制御部43は、変換部42でパラレルデータに変換されたフレーム130の先頭であるスタートフラグ132を逐次検出しており、スタートフラグ132を検出した時点から通信プロトコルで規定されたフレーム130の情報であるスタートフラグ132、メモリ格納情報133、データ135、フレーム検査データ136およびエンドフラグ138をフレーム130から抽出していく。スタートフラグ検出部431は、変換部42から出力されるパラレルデータを逐次スタートフラグパターンと比較し、一致検出を行う。そして、スタートフラグパターンと一致した時点でスタートフラグ検出信号を出力し、メモリ格納情報抽出部432を起動させる。メモリ格納情報抽出部432は、スタートフラグ132とメモリ格納情報133が通常一定の長さのデータとして規定されていることを利用して、スタートフラグ132の検出時点から規定の長さのデータをメモリ格納情報133として抽出する。メモリ格納情報133の抽出が完了すると、メモリ格納情報133の抽出完了を示す完了信号を送信データ抽出部433に出力する。送信データ抽出部433は、メモリ格納情報抽出部432の完了信号を受けて、データ135の抽出を開始する。データ135の抽出においては、データ135の先頭はメモリ格納情報133の次からであるが、フレーム130によってデータ135の長さが異なるので、データ135を抽出することは困難である。ところで、データ135の次に配置されているフレーム検査データ136とエンドフラグ138は通信プロトコルによって所定の長さのデータとして規定される。そこで、送信データ抽出部433は、これを利用して、エンドフラグ138を識別した時点から、エンドフラグ138とフレーム検査データ136の長さ分だけさかのぼってデータ135の最後を識別する。すなわち、フレーム130内のデータ135は、データ135の先頭と最後を識別することによって抽出される。データ135の抽出が完了するとデータ抽出を示す完了信号をフレーム検査データ抽出部434に出力する。フレーム検査データ抽出部434は、送信データ抽出部433の完了信号を受けて、フレーム130からフレーム検査データ136を抽出する。フレーム検査データ136はデータ135の次に配置されているため、データ135の最後の識別と同様に、エンドフラグ138を識別した時点でエンドフラグ138の長さ分だけさかのぼってフレーム検査データ136を抽出する。エンドフラグ抽出部435は、変換部42から出力されるパラレルデータがエンドフラグパターンと一致した場合にフレーム130の最後であると識別し、フレーム検査処理部436を起動する。フレーム検査処理部436は、受信したフレーム130のCRCまたはチェックサムなどのフレーム検査の計算を行い、フレーム130内から抽出されたフレーム検査データ136と比較することで受信したフレーム130が正常であるかを判別する。データ格納処理部44は、受信制御部43で抽出されたメモリ格納情報133を基に、抽出されたデータ135をバッファメモリ45に受信データとして格納する。バッファメモリ45は、受信されたデータを格納する。このバッファメモリ45でのデータ格納位置は、送信元のユニットによって定められており、ここではメモリ格納情報133によって指定されたアドレスにデータ135が格納される。図8は、コントローラのバッファメモリの状態の一例を模式的に示す図である。この例では、バッファメモリ45のアドレス0100h、0200h、0300hに各モータ駆動装置12-1~12-3から受信したフレーム111~113から抽出されたデータが格納されている。各フレーム111~113内のデータを格納するアドレスは、それぞれフレーム111~113から抽出されたメモリ格納情報から決定される。すなわち、モータ駆動装置12-1によって送信されるフレーム111のメモリ格納情報にはデータを格納する受信先のユニットのバッファメモリ45のアドレスとして0100hが設定される。また、モータ駆動装置12-2,12-3によって送信されるフレーム112,113のメモリ格納情報にはデータを格納する受信先のユニットのバッファメモリ45のアドレスとしてそれぞれ0200h、0300hが設定される。なお、コントローラ13は、バッファメモリ45のアドレスとそのアドレスに格納されるデータを送信したモータ駆動装置12-1~12-3とを対応づけて管理している。このときバッファメモリ45のアドレスはモータ駆動装置12-1~12-3に対して固定されている。そのため、コントローラ13はデータが更新される度に、バッファメモリ45のモータ駆動装置12-1~12-3ごとに固定されたアドレスからそれぞれのモータ駆動装置12-1~12-3に対応するデータを読み出すことによって、各モータ駆動装置12-1~12-3のモータ位置、モータ速度、駆動電流や各種制御信号や異常状態といった状態データを取得することができる。図9と図10は、一般的な受信部のバッファメモリの状態の一例を模式的に示す図であり、図9は、正常にフレームを受信した場合の一般的な受信部のバッファメモリの状態の一例を模式的に示す図であり、図10は、正常にフレームを受信できなかった場合の一般的な受信部のバッファメモリの状態の一例を模式的に示す図である。ここでも、図1に示されるモータ駆動制御システムのコントローラ13のバッファ状態を示している。一般的なモータ駆動制御システムでは、図6のようなフレームを用いた通信ではなく、メモリ格納情報133を有さないフレームで通信が行われる。そのため、図9に示されるように、一般的なユニットの受信部では、受信したデータをバッファメモリ45の上先頭アドレスから受信した順番に配置する。一方、シリアルデータが通信経路で壊れ受信すべきフレームのいずれかが受信されなかった場合には、図10に示されるように、バッファメモリ45に格納されるデータの配置が変わってしまう。図10では2回目に受信するはずのフレーム112が受信されなった場合のバッファメモリ45の状態が示されている。一般的な場合において、コントローラ13がバッファメモリ45からデータを読み出す際に、図9に示されるように正常に受信した場合はそのままバッファメモリ45から順にデータを読み出しても問題ないが、図10に示されるように一部のフレームが受信できなかった場合にはそのままバッファメモリ45から順にデータを読み出してしまうと問題が発生する。そのため、一般的な場合では、コントローラ13に受信データ異常解析部を設け、バッファメモリ45から受信したデータを読み出した後で、データからフレームの種別を判断している。このフレームの種別の判断には時間を要してしまうという問題点があった。これに対して、実施の形態1による方法では、モータ駆動装置12-1~12-3ごとにコントローラ13の受信部40のバッファメモリ45に格納する領域を予め設定し、そこにデータを格納するようにしたので、通信異常でフレームを受信できなかった場合には、その領域にはデータが格納されないことになる。そのため、コントローラ13では各モータ駆動装置12-1~12-3からのデータを読み込むことができるとともに、受信データ異常解析部で受信データのフレームの種別を解析することなく、各モータ駆動装置12-1~12-3からのデータの受信の有無を判断することができる。次に、各ユニットにおけるフレームの送信処理と受信処理について説明する。図11は、実施の形態1によるフレームの送信処理の手順の一例を示すフローチャートである。まず、スタートフラグ生成部311は、フレーム作成タイミングとなったかを判定するステップS11。フレーム作成タイミングは、送信起動信号生成部32からの起動信号の受信の有無によって判定される。フレーム作成タイミングでない場合ステップS11でNoの場合には、フレーム作成タイミングとなるまで待ち状態となる。一方、送信起動信号生成部32からの起動信号を受信し、フレーム作成タイミングとなった場合ステップS11でYesの場合には、スタートフラグ生成部311は、スタートフラグ132を生成するステップS12。スタートフラグ生成部311は、使用する通信プロトコルで規定されている特定のビットパターンをスタートフラグ132として生成する。ついで、メモリ格納情報生成部312は、送信するデータに関して受信先のユニットの受信部40のバッファメモリ45内の格納位置アドレスを示すメモリ格納情報133を生成するステップS13。たとえばシステムの設計時に、各ユニットに対してフレーム-受信先バッファ内アドレス関連付け情報が設定されており、このフレーム-受信先バッファ内アドレス関連付け情報に基づいてメモリ格納情報133は生成される。生成されたメモリ格納情報133は、スタートフラグ132に付加される。その後、送信データ取得部313は、メモリ33から送信すべきデータ135を取得しステップS14、メモリ格納情報133の後に付加する。ついで、フレーム検査データ生成部314は、フレームデータについてのフレーム検査データ136を生成するステップS15。ここでは、スタートフラグ132、メモリ格納情報133およびデータ135についてのCRC情報やチェックサム情報などを演算し、付加する。その後、エンドフラグ生成部315は、使用する通信プロトコルで規定されている特定のビットパターンをエンドフラグ138として生成するステップS16。エンドフラグ138は、フレーム検査データ136の後に付加される。以上によって、パラレルデータのフレーム130が生成される。ついで、変換部34は、生成されたパラレルデータのフレーム130をシリアルデータのフレーム130に変換しステップS17、送信バッファ35に格納されるステップS18。そして、所定のタイミングでフレーム130が送出されステップS19、フレーム130の送信処理が終了する。図12は、実施の形態1によるフレームの受信処理の手順の一例を示すフローチャートである。まず、受信部40は受信したシリアルデータのフレーム130を受信バッファ41に格納しステップS31、変換部42は受信されたシリアルデータのフレーム130をパラレルデータのフレーム130に変換するステップS32。ついで、スタートフラグ検出部431は、変換部42から出力されるデータについて、逐次スタートフラグパターンと比較してスタートフラグ132の検出を行うステップS33。スタートフラグ132が検出されない場合ステップS33でNoの場合には、スタートフラグ132が検出されるまで検出を行う。一方、スタートフラグ132が検出されるとステップS33でYesの場合、スタートフラグ検出部431は、スタートフラグ132を検出したことを示すスタートフラグ検出信号を出力し、メモリ格納情報抽出部432を起動する。メモリ格納情報抽出部432は、スタートフラグ132の検出時点からメモリ格納情報133を抽出するステップS34。スタートフラグ132とメモリ格納情報133は長さが決まっているので、スタートフラグ132の検出時点から所定の長さのデータを取得し、スタートフラグ132分の長さを先頭から除くことでメモリ格納情報133が取得される。メモリ格納情報抽出部432は、メモリ格納情報133の抽出後、メモリ格納情報の抽出が完了したことを示す完了信号を出力する。ついで、送信データ抽出部433は、完了信号を受けると、データ135の抽出を行うステップS35。ここでは、メモリ格納情報133の次から抽出を開始するが、フレームのエンドフラグ138を識別した時点からさかのぼって、一定の長さのフレーム検査データ136とエンドフラグ138とを除くことによってデータ135を抽出する。送信データ抽出部433は、データの抽出が完了すると、データ抽出の完了を示す完了信号を出力する。その後、フレーム検査データ抽出部434は、完了信号を受けると、フレーム検査データ136をフレームから抽出するステップS36。ここでは、データ135の最後から抽出を開始し、エンドフラグ138を識別した時点でさかのぼって一定の長さのエンドフラグ138を除くことによってフレーム検査データ136が抽出される。ついで、エンドフラグ抽出部435は、エンドフラグ138を検出するステップS37。エンドフラグ138の検出は、変換部42からのデータがエンドフラグパターンと一致するかを判定することによって行われ、エンドフラグパターンと一致することでフレームの最後が識別される。エンドフラグパターンが検出されると、エンドフラグ抽出部435は、フレーム検査処理部436を起動する。フレーム検査処理部436は、受信したフレーム130の検査を行うステップS38。たとえば受信したフレーム130のCRCまたはチェックサムなどのフレーム検査の計算を行い、フレーム130内から抽出されたフレーム検査データ136と比較することで、受信したフレーム130が正常であるかを判別する。そして、データ格納処理部44は、メモリ格納情報抽出部432で抽出されたメモリ格納情報133に基づいて、送信データ抽出部433で抽出されたデータをバッファメモリ45に格納するステップS39。メモリ格納情報133には、データ135のバッファメモリ45内での格納位置アドレスが規定されているので、その格納位置にデータ135を格納する。以上によって、受信処理が終了する。この実施の形態1によれば、データ135がフレーム130内のメモリ格納情報133に従ってバッファメモリ45の特定のアドレスに格納されるので、従来必要とした受信データ異常解析部を省略することが可能であると共に、受信時の処理時間を短縮させることが可能となる。その結果、受信データ処理を簡潔にすることができる。また、受信データ処理を簡潔にすることによって受信処理に必要な処理時間を短縮させ、より短い周期の通信周期も実現可能とする。駆動制御用シリアル通信においては、通信周期をより短くできることで、装置間のデータ更新周期が高速化されデータ伝達時間が短くなり制御装置全体の性能を向上させることができるという効果も有する。さらに、複数の受信データを保持する際に周期的に受信されるフレームのある1つが受信されなくても、次に正常受信するフレームはメモリ格納情報133によってバッファメモリ45の特定のアドレスに格納されるため、受信データ処理部でのバッファメモリ45から受信データを探す処理を削除することができる。実施の形態2.図13は、実施の形態2による受信部の構成を模式的に示すブロック図である。実施の形態2の受信部40Aのデータ格納処理部44Aは、受信制御部43でフレームから抽出されたメモリ格納情報に基づいて、フレームから抽出されたデータをバッファメモリ45に格納する際に、受信制御部43のフレーム検査処理部436Aからのフレームが正常に受信されたかどうかを示す受信データ状態も取得して、データと合せて受信データとしてバッファメモリ45に格納する機能を有する。なお、実施の形態1と同一の構成要素には実施の形態1と同一の符号を付してその説明を省略している。また、送信部30の構成も実施の形態1と同様であるのでその説明を省略する。図14は、実施の形態2によるコントローラのバッファメモリの状態の一例を模式的に示す図である。この例では、バッファメモリ45のアドレス0100h、0200h、0300hには、各モータ駆動装置12-1~12-3から受信したフレーム111~113から抽出されたデータと共に、各フレーム111~113の受信データ状態が格納されている。ここでは、メモリ格納情報で規定されるアドレスにデータ受信状態が格納され、その後の領域にデータが格納されている。コントローラ13は、データが更新される度に、バッファメモリ45内のこれらの固定アドレスからそれぞれのモータ駆動装置12-1~12-3に対応する受信データ状態とデータを読み出す。そして、受信データ状態から受信した各フレーム111~113が正常かどうかを判断し、正常に受信されている場合には、データから各モータ駆動装置12-1~12-3のモータ位置、モータ速度、駆動電流や各種制御信号や異常状態といった状態データを取得する。また、正常に受信されていない場合には、モータ駆動装置12-1~12-3からの状態データを取得しない。一方、図9と図10で示したように、一般的な構成の受信部の場合には、バッファメモリにフレームが順番に格納されるため、図10のようにフレームのいずれかが受信されなかった場合には、受信データ読み出し後に受信データ異常解析部でフレームの欠落を判断するとともに、別途受信部に保持される受信データ状態をフレームの欠落を考慮して検査する必要があった。この実施の形態2によれば、受信データがフレーム内のメモリ格納情報に従ってバッファメモリ45の特定のアドレスに、受信データ状態とフレームから抽出されたデータとを格納するようにしたので、データの読み込みと同時に受信データ状態を取得し、データが異常であるか否かを判断することができる。そして、受信データ状態を得るのに要する時間を従来に比して短縮することができるという効果を実施の形態1の効果に加えて得ることができる。また、受信データ状態が受信データと一緒にバッファメモリ45の特定のアドレスに格納されているため、周期的に受信されるフレームのある1つが受信されない場合には、フレームの欠落を容易に判定することができる。その結果、従来のように受信データ処理部で通信データ情報と受信データの組合せ処理を行う必要がない。実施の形態3.図15は、実施の形態3による受信部の構成を模式的に示すブロック図である。実施の形態3の受信部40Bは、実施の形態2の構成に加えて、フレームから抽出されたメモリ格納情報をバッファメモリ45のデータを格納する格納先アドレスに変換する変換テーブル部46をさらに備える。また、データ格納処理部44Bは、変換テーブル部46によって出力されるアドレスに受信制御部43で抽出されたデータと受信データ状態とを格納する。なお、実施の形態1,2と同一の構成要素には実施の形態1,2と同一の符号を付してその説明を省略している。また、送信部30の構成も実施の形態1と同様であるのでその説明を省略する。図16は、実施の形態3による変換テーブル部の構成の一例を模式的に示す図である。変換テーブル部46は、フレームのメモリ格納情報とバッファメモリ45の格納先アドレスである格納アドレス情報との間の関係を示すテーブル461と、受信データのバッファメモリ45内の格納位置である格納アドレスを生成する複数の格納先アドレス生成部462-1,462-2,と、複数の格納先アドレスを選択するアドレス選択部463と、を備える。テーブル461は、自身が受信すべきメモリ格納情報を示す受信格納情報と、そのメモリ格納情報を持ったフレーム内のデータをバッファメモリ45のどのアドレスに格納するかを決定する格納アドレス情報と、の間の関係を定義するメモリ配置変換情報であり、受信格納情報と格納アドレス情報を一対にして格納先アドレス生成部462-1,462-2,の数だけ出力する。図17は、テーブルの構成の一例を模式的に示す図である。上記したようにテーブル461の受信格納情報は、自装置受信部40が受信するはずのメモリ格納情報である。一方の格納アドレス情報は、受信格納情報に対して割り当てられる実際のバッファメモリ45内のアドレスである。たとえば、格納アドレス情報A100hには、受信格納情報0100hと0700hとが対応付けられており、格納アドレス情報A200hには、受信格納情報0200hと0800hとが対応付けられており、格納アドレス情報A300hには受信格納情報0300hが対応付けられている。このように、複数の受信格納情報が同じ1つのバッファメモリ45のアドレスに対応づけられている。ただし、バッファメモリ45の1つのアドレスに対して複数の受信格納情報を関連付ける際に、コントローラ13の1周期で通信されるデータが同じバッファメモリ45のアドレスに格納されることがないように、たとえば図3や図4で第1通信周期のフレーム111のデータの格納先とフレーム112のデータの格納先とが同じバッファメモリ45のアドレスに格納されることがないように、バッファメモリ45のアドレスと受信格納情報とが関連付けされる。そして、テーブル461内のそれぞれの受信格納情報が異なる格納先アドレス生成部462-1,462-2,へと出力される。格納先アドレス生成部462-1,462-2,は、フレームのメモリ格納情報とテーブル461から参照される受信格納情報とを比較する比較部4621を有する。それぞれの格納先アドレス生成部462-1,462-2,では、受信制御部43でフレームから抽出されたメモリ格納情報とテーブル461から参照される受信格納情報とを比較部4621で比較し、両者が一致した場合には一致信号を生成し、テーブル461から参照された格納アドレス情報を一致信号とともにそれぞれアドレス選択部463へと出力する。格納先アドレス生成部462-1,462-2,は、たとえばテーブル461のエントリ数だけ設けられる。アドレス選択部463は、複数の格納先アドレス生成部462-1,462-2,のうち一致信号を出力している格納先アドレス生成部462-1,462-2,からの格納アドレス情報を選択して、バッファメモリ45への格納先アドレスとしてデータ格納処理部44へ出力する。図18は、実施の形態3によるコントローラのバッファメモリの状態の一例を模式的に示す図である。この例では、バッファメモリ45のアドレスA100h、A200h、A300hに各モータ駆動装置12-1~12-3から受信したフレーム111~113から抽出されたデータと共に、各フレーム111~113の受信データ状態が格納されている。ここでは、変換テーブル部46で変換されたアドレスにデータ受信状態が格納され、その後の領域にデータが格納されている。ここで、変換テーブル部46での格納先アドレス生成処理について図16を参照しながら説明する。変換テーブル部46には、メモリ格納情報抽出部432からメモリ格納情報が入力される。メモリ格納情報は、変換テーブル部46のすべての格納先アドレス生成部462-1,462-2,内の比較部4621へと入力される。また、テーブル461内のすべての受信格納情報が異なる格納先アドレス生成部462-1,462-2,内の比較部4621へと入力される。たとえば、テーブル461内の第1受信格納情報は格納先アドレス生成部462-1へと入力され、第2の受信格納情報は、格納先アドレス生成部462-2へと入力され、というように、テーブル461内の1つの受信格納情報が1つの格納先アドレス生成部462-1,462-2,へと入力される。その後、格納先アドレス生成部462-1,462-2,の比較部4621では、入力されたメモリ格納情報と受信格納情報とを比較して両者が一致するかを判定する。そして、一致した場合に比較部4621はアドレス選択部463に一致信号を出力するとともに、テーブル461から参照された格納アドレス情報を出力する。たとえば、格納先アドレス生成部462-1でメモリ格納情報と第1受信格納情報とが一致し、他の格納先アドレス生成部462-2,ではメモリ格納情報と受信格納情報とが一致しなかった場合には、格納先アドレス生成部462-1の比較部4621のみが一致信号を出力する。また、格納先アドレス生成部462-1,462-2,は、テーブル461からの格納アドレス情報をアドレス選択部463へと出力する。アドレス選択部463では、一致信号を出力している格納先アドレス生成部462-1,462-2,からの格納アドレス情報を選択し、選択した格納アドレス情報をバッファメモリ45への格納先アドレスとしてデータ格納処理部44へと出力する。たとえば上記の例では、格納先アドレス生成部462-1が一致信号を出力しているので、アドレス選択部463は格納先アドレス生成部462-1から出力される格納アドレス情報を格納先アドレスとして選択する。以上によって、格納先アドレス生成処理が終了する。実施の形態1,2の方式では、複数のメモリ格納情報を含むフレームを受信した場合に、全てのメモリ格納情報133の範囲を包含するサイズを有するバッファメモリ45を用意しなければならない。しかし、この実施の形態3によれば、変換テーブル部46によってバッファメモリ45の格納先をフレーム毎に変換し、バッファメモリ45の1つのアドレスに対して異なる通信周期でやり取りされるデータを1以上複数格納できるようにしたので、より少ないバッファメモリ45のサイズで全てのフレームを受信することが可能となる。実施の形態4.実施の形態4では、受信部のバッファメモリサイズを小さくする他の実施の形態について説明する。各ユニットにおける送信部は、実施の形態1の図5と同様の構成を有し、各ユニットの受信部は実施の形態3の図15と同様の構成を有するため、その説明を省略する。ただし、実施の形態4では、受信部40の変換テーブル部46の構成が実施の形態3とは異なる。図19は、実施の形態4による変換テーブル部の構成の一例を模式的に示す図である。変換テーブル部46は、フレームのメモリ格納情報とバッファメモリ45の格納先アドレスとの間の関係を示すテーブル461Aと、受信データのバッファメモリ45内の格納位置である格納アドレスを生成する複数の格納先アドレス生成部462A-1,462A-2,と、複数の格納先アドレスを選択するアドレス選択部463と、を有する。テーブル461Aは、自身が受信すべきメモリ格納情報を示す受信格納情報と、メモリ格納情報と受信格納情報の比較する範囲を決定する比較範囲情報と、メモリ格納情報を有するフレーム内のデータのバッファメモリ45内のアドレスの算出に使用するアドレス算出情報と、の間の関係を定義するテーブルであり、受信格納情報、比較範囲情報およびアドレス算出情報を一対にした情報の数だけ格納先アドレス生成部462A-1,462A-2,に出力する。図20は、テーブルの構成の一例を模式的に示す図である。テーブル461Aの受信格納情報は、自装置受信部40が受信するはずのフレームのメモリ格納情報であり、受信したフレームのメモリ格納情報と比較される。比較範囲情報は、受信したフレームのメモリ格納情報アドレスと受信格納情報アドレスに対して比較を行う範囲を定めるマスクの機能を有する。アドレス算出情報は、受信格納情報に対して割り当てられる実際のバッファメモリ45内のアドレスである。この例では、受信格納情報0100hには、比較範囲情報FF00hとアドレス算出情報A100hが対応づけられて登録されている。格納先アドレス生成部462A-1,462A-2,は、メモリ格納情報の比較範囲を決定するAND部4622と、受信格納情報の比較範囲を決定するAND部4623と、比較範囲が決定されたメモリ格納情報とテーブル461Aから参照され、比較範囲が決定された受信格納情報とを比較する比較部4621と、比較範囲情報を反転させるビット反転部4624と、アドレス算出情報に加算する値をメモリ格納情報から決定するAND部4625と、AND部4625で決定された値とテーブル461Aから参照されるアドレス算出情報とを加算してフレーム内のデータの格納先アドレスを生成する加算部4626と、を備える。具体的には、AND部4622,4623と比較部4621とによって、比較範囲情報で比較範囲が決定されたメモリ格納情報と受信格納情報とが一致するかが比較され、一致する場合には一致信号が出力される。また、ビット反転部4624とAND部4625と加算部4626とによって、比較範囲情報で比較範囲とされなかった、すなわち比較範囲情報でマスクされた部分のメモリ格納情報と、アドレス算出情報とを加算することでバッファメモリ45へのデータの格納アドレスが生成される。アドレス選択部463は、複数の格納先アドレス生成部462A-1,462A-2,のうち一致信号を出力している格納先アドレス生成部462A-1,462A-2,で生成された格納アドレスを選択し、これをバッファメモリ45への格納アドレスとしてデータ格納処理部44へ出力する。ここで、変換テーブル部46での格納アドレス生成処理について図19を参照しながら説明する。変換テーブル部46には、メモリ格納情報抽出部432からメモリ格納情報が入力される。メモリ格納情報は、変換テーブル部46のすべての格納先アドレス生成部462A-1,462A-2,内のAND部4622,4623へと入力される。また、テーブル461A内の受信格納情報、比較範囲情報およびアドレス算出情報を一対として異なる情報の組みが異なる格納先アドレス生成部462A-1,462A-2,へと出力される。それぞれの格納先アドレス生成部462A-1,462A-2,において、受信格納情報がAND部4623へと入力され、比較範囲情報がAND部4622,4623とビット反転部4624へと入力され、アドレス算出情報が加算部4626へと入力される。格納先アドレス生成部462A-1,462A-2,のAND部4622では、受信制御部43でフレームから抽出されたメモリ格納情報と、テーブル461Aから参照される比較範囲情報との論理積をとったものを第1メモリ格納情報とする。また、AND部4623では、テーブル461Aから参照される受信格納情報と、テーブル461Aから参照される比較範囲情報との論理積をとったものを比較受信格納情報とする。比較部4621では、AND部4622とAND部4623からそれぞれ出力される第1メモリ格納情報と比較受信格納情報とを比較し、両者が一致した場合には一致信号を出力する。またこのとき、AND部4625では、比較範囲情報をビット反転部4624でビット反転した反転比較範囲情報とメモリ格納情報133との論理積をとり、これを第2メモリ格納情報とする。そして、加算部4626で、第2メモリ格納情報と、テーブル461Aから参照される一対の情報のうちのアドレス算出情報とを加算し、これを格納アドレスとする。この格納アドレスは、一致信号と共にアドレス選択部463へ出力される。アドレス選択部463では、一致信号を出力している格納先アドレス生成部462A-1,462A-2,からの格納アドレスを選択し、バッファメモリ45への格納先アドレスとしてデータ格納処理部44へと出力し、格納先アドレス生成処理が終了する。図20に示されるテーブルを用いて格納先アドレス生成処理が行われる場合について説明する。フレームから抽出されるメモリ格納情報は、格納先アドレス生成部462A-1,462A-2,のAND部4622でテーブル461Aから参照された比較範囲情報FF00hと論理積を取られるため、比較部4621に入力されるメモリ格納情報133の下位1バイトは必ず00hとなる。また、テーブル461Aから参照される受信格納情報0100hも格納先アドレス生成部462A-1,462A-2,のAND部4623で比較範囲情報FF00hと論理積を取られるため、比較部4621に入力される受信格納情報の下位1バイトは必ず00hとなる。このように、図20に示されるテーブルによれば、0100h~01FFhの範囲のメモリ格納情報を持ったフレームが全て受信されることになる。次に、テーブル461Aから参照される比較範囲情報FF00hを格納先アドレス生成部462A-1,462A-2,のビット反転部4624で反転すると00FFhという反転比較範囲情報となる。これを格納先アドレス生成部462A-1,462A-2,のAND部4625で、受信したメモリ格納情報との論理積をとると、受信したメモリ格納情報の下位1バイトが出力される。これと、テーブル461Aから取得されるアドレス算出情報A100hと、を加算部4626で加算すると、アドレス算出情報の上位1バイトと受信したメモリ格納情報の下位1バイトとを加算したA100h~A1FFhの範囲のアドレスが格納アドレスとして生成される。このように、実施の形態4では、たとえば図20のテーブル内の一対の受信格納情報、比較範囲情報およびアドレス算出情報で、0100h~01FFhの範囲のメモリ格納情報133を、A100h~A1FFhの範囲の格納アドレスに変換することができる。つまり、テーブルの容量を少なくしながら、より多くのアドレス変換を可能にすることができる。メモリ格納情報133として0100h、0120h、0160hを有するフレームを受信した場合を例に挙げると、AND部4622で出力される上位1バイトはそれぞれ01hとなり、AND部4623で出力される上位1バイトはそれぞれ01hとなる。その結果、比較部4621では、上記すべてのフレームについて一致信号を出力することになる。一方、AND部4625で出力される下位1バイトはそれぞれ00h、20h、60hとなる。加算部4626では、これらとテーブル461Aのアドレス算出情報A100hとが加算され、格納アドレスとしてそれぞれA100h、A120h、A160hが得られ、アドレス選択部463ではこれらのアドレスにそれぞれの受信データ状態とフレーム内のデータとを格納する。図21は、実施の形態4によるコントローラのバッファメモリの状態の一例を模式的に示す図である。この例では、メモリ格納情報として0100h、0120h、0160hを有するそれぞれのフレームを受信した場合のコントローラ13のバッファメモリ45内の状態を示している。上記したように、メモリ格納情報0100hを有するフレームのデータは、バッファメモリ45のアドレスA010hに、その受信データ状態とともに格納される。同様に、メモリ格納情報0120h、0160hを有するフレームのデータは、それぞれバッファメモリ45のアドレスA0120h、A0160hに、その受信データ状態とともに格納される。実施の形態1の場合のように、メモリ格納情報133からバッファメモリ45の格納先を決めるテーブルでは、複数の通信フレームを受信する場合に、受信すべき通信フレームの数だけテーブルデータを増やす必要がある。しかし、この実施の形態4によれば、メモリ格納情報133の一部をバッファメモリ45の格納アドレスの付加情報として使用することによって、複数のフレームをバッファメモリ45に格納する際に変換テーブル部46内のテーブル461Aに登録するデータ量を必要最小限に抑えることが可能となり、格納先アドレス生成部462A-1,462A-2,が1つまたは少数でも複数のフレームを受信し格納先アドレスを生成することが可能となる。つまり、バッファメモリ45の格納先を決めるテーブル461Aの必要な情報量を削減することが可能となる。その結果、格納先アドレス生成部462A-1,462A-2,を回路で実現した場合には回路規模を削減でき、また、ソフトウェアで実現した場合には少ないプログラムで格納先アドレス生成部462A-1,462A-2,を実現できるという効果が得られる。なお、上述した実施の形態では、コントローラ13とモータ駆動装置12-1~12-3はデイジーチェーン接続されている場合を示したが、ネットワークトポロジとしてスター接続やリング接続とした場合でも、各装置間で上記と同じようにデータを送受信可能であり、上述した実施の形態と同じ効果を得ることができる。"