第1導電型を有する半導体層の上部に形成され、第1導電型とは反対導電型の第2導電型を有する第1不純物領域と、前記第1不純物領域を貫通し、前記第1導電型を有する半導体層に達するトレンチと、前記トレンチの内面に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチの内部に埋め込まれたゲート電極と、互いに隣接する前記トレンチの間の前記第1不純物領域に重なるように形成され、第2導電型の不純物の拡散を抑制する元素を含む拡散抑制元素ドープ領域と、前記第1不純物領域内に設けられ、前記拡散抑制元素ドープ領域に包含されると共に、前記第1不純物領域の、前記トレンチ近傍における第2導電型不純物濃度より高い第2導電型不純物濃度を有する第2不純物領域と前記第1不純物領域の表面部に形成され、第1導電型を有する第3不純物領域と、を備えたことを特徴とする半導体装置。前記拡散抑制元素ドープ領域は、前記トレンチの側壁から離間して形成され、その幅は前記互いに隣接するトレンチの間隔より小さいことを特徴とする請求項1に記載の半導体装置。前記トレンチの側壁と前記拡散抑制元素ドープ領域との距離は60nm以上であることを特徴とする請求項2に記載の半導体装置。前記互いに隣接するトレンチの間の前記第3不純物領域に形成されると共に前記第1不純物領域に接続し、前記第2不純物領域の第2導電型不純物濃度より高い第2導電型不純物濃度を有し、前記拡散抑制元素ドープ領域に包含されるように形成された第4不純物領域をさらに備えていることを特徴とする請求項1~3のいずれかに記載の半導体装置。前記第4不純物領域の幅が前記拡散抑制元素ドープ領域の幅と実質的に同一であることを特徴とする請求項4に記載の半導体装置。前記拡散抑制元素ドープ領域は、前記互いに隣接するトレンチの側壁の両方に接するとともに、前記トレンチの側壁の一方から他方に至る間に連続的に形成されていることを特徴とする請求項1に記載の半導体装置。前記互いに隣接するトレンチの間の前記第3不純物領域に形成されると共に前記第1不純物領域に接続し、前記第2不純物領域の第2導電型不純物濃度より高い第2導電型不純物濃度を有し、前記拡散抑制元素ドープ領域に包含されるように形成された第4不純物領域をさらに備えていることを特徴とする請求項6に記載の半導体装置。前記第2導電型の不純物の拡散を抑制する元素は、炭素、フッ素、窒素のうちの少なくとも一つであることを特徴とする請求項1~7のいずれかに記載の半導体装置。前記第2導電型の不純物の拡散を抑制する元素が炭素であり、前記拡散抑制元素ドープ領域中の炭素の平均濃度は、1.5×1020/cm3~4.5×1020/cm3であることを特徴とする請求項2~5のいずれかに記載の半導体装置。前記拡散抑制元素ドープ領域は、前記第1不純物領域より深い部分を有することを特徴とする請求項1~9のいずれかに記載の半導体装置。第1導電型を有する半導体層の上部に、第1導電型とは反対導電型の第2導電型を有する第1不純物領域を形成する工程aと、前記半導体層の、前記第1不純物領域が形成される領域に、前記第1不純物領域より深いトレンチを形成する工程bと、前記トレンチの内面にゲート絶縁膜を形成する工程cと、前記ゲート絶縁膜を介して前記トレンチの内部にゲート電極を埋め込む工程dと、互いに隣接する前記トレンチの間となる領域の、前記第1不純物領域が形成される領域に重なるように、第2導電型の不純物の拡散を抑制する元素を含む拡散抑制元素ドープ領域を形成する工程eと、前記拡散抑制元素ドープ領域が形成される領域に包含されるように、前記第1不純物領域の、前記トレンチ近傍における第2導電型不純物濃度より高い第2導電型不純物濃度を有する第2不純物領域を、前記第1不純物領域が形成される領域内に形成する工程fと、前記第1不純物領域の表面部に、第1導電型を有する第3不純物領域を形成する工程gとを含むことを特徴とする半導体装置の製造方法。前記工程eを行った後、前記工程cを行うことを特徴とする請求項11に記載の半導体装置の製造方法。前記工程eおよび前記工程fを行った後、前記工程cを行うことを特徴とする請求項11に記載の半導体装置の製造方法。前記拡散抑制元素ドープ領域は、前記トレンチの側壁から離間して選択的に形成されることを特徴とする請求項11~13のいずれかに記載の半導体装置の製造方法。前記工程eは、前記拡散抑制元素ドープ領域が、前記トレンチの側壁から離間して選択的に形成される工程であり、前記工程aおよび前記工程eを行った後、前記工程cを行うことによって前記工程fが実施されることを特徴とする請求項11に記載の半導体装置の製造方法。前記拡散抑制元素ドープ領域は、前記互いに隣接する前記トレンチ間となる領域の全面に亘って形成されることを特徴とする請求項11~13のいずれかに記載の半導体装置の製造方法。前記工程cを行った後、前記工程eおよび前記工程fを行うことを特徴とする請求項11に記載の半導体装置の製造方法。前記工程eは、前記第1不純物領域が形成される領域上に形成したマスク層を用いて前記第2導電型の不純物の拡散を抑制する元素を導入し、前記拡散抑制元素ドープ領域を形成する工程と、前記マスク層をマスクとして第2導電型の不純物を導入し、前記第2不純物領域より第2導電型不純物の濃度が高い第4不純物領域を形成する工程とを含むことを特徴とする請求項14に記載の半導体装置の製造方法。前記第2導電型の不純物の拡散を抑制する元素は、炭素、フッ素、窒素のうちの少なくとも一つであることを特徴とする請求項11~18のいずれかに記載の半導体装置の製造方法。前記第2導電型の不純物の拡散を抑制する元素が炭素であり、前記拡散抑制元素ドープ領域中の炭素の平均濃度は、1.5×1020/cm3~4.5×1020/cm3であることを特徴とする請求項14、15または18に記載の半導体装置の製造方法。前記拡散抑制元素ドープ領域の深さを前記第1不純物領域より深く形成することを特徴とする請求項11~20のいずれかに記載の半導体装置の製造方法。半導体層に形成されたトレンチの内部にゲート電極が埋め込まれ、当該ゲート電極によって電気信号を制御する半導体装置以下トレンチゲート半導体装置というの重要な基本特性は、上に述べたように低オン抵抗と高破壊耐量である。そのうちの低オン抵抗を実現するために広く用いられている手段の一つは、半導体層の単位表面積当たりに形成すべきトレンチの数あるいは周縁長を大きくして、チャネル幅を実効的に増大させることである。これはトレンチの間隔を縮小することを意味する。またトレンチゲート半導体装置のチップサイズを小さくする小型化する時も同様にトレンチ間隔を縮小する。特許文献1に示されるような従来のトレンチゲート半導体装置では図10参照、トレンチ間隔を小さくすると破壊耐量を確保するために必要な高濃度領域34高濃度領域35、35Bも同様などの高不純物濃度P型領域がトレンチゲート28近傍のボディ領域30具体的にはチャネル領域に接近し、半導体装置の閾値電圧への影響が大きくなる具体的には閾値電圧が高くなったり、バラツキが大きくなったりする。従って高濃度領域34を、トレンチゲート28から一定距離だけ離すと共に、縮小されたトレンチ間のボディ領域30に小さい寸法で形成する必要がある。しかしながら従来から知られている製造方法を用いて、トレンチゲート半導体装置の閾値電圧に悪影響を及ぼすことなく高濃度領域34を精度よく形成することは以下の理由で困難であった。すなわち1高濃度領域34をボディ領域30中に形成するための、例えば不純物導入用レジストマスクパターンの寸法精度、位置合わせ精度に限界がある、2不純物導入にイオン注入を用いた場合の、注入イオンの水平方向散乱、3導入した不純物の熱処理による横方向への拡散横方向広がり、等が重なって生じる。本発明は上記の課題に鑑みてなされたものであって、低オン抵抗の確保やチップサイズの小型化等のためにトレンチ間隔を縮小しても、高い破壊耐量を維持し、加えて設計通りの所定の動作特性を示す半導体装置、およびその半導体装置の製造方法を提供することを目的とする。上記課題を解決するための本発明に係る半導体装置は、第1導電型を有する半導体層の上部に形成され、第1導電型とは反対導電型の第2導電型を有する第1不純物領域と、前記第1不純物領域を貫通し、前記第1導電型を有する半導体層に達するトレンチと、前記トレンチの内面に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチの内部に埋め込まれたゲート電極と、互いに隣接する前記トレンチの間の前記第1不純物領域に重なるように形成され、第2導電型の不純物の拡散を抑制する元素を含む拡散抑制元素ドープ領域と、前記第1不純物領域内に設けられ、前記拡散抑制元素ドープ領域に包含されると共に、前記第1不純物領域の、前記トレンチ近傍における第2導電型不純物濃度より高い第2導電型不純物濃度を有する第2不純物領域と前記第1不純物領域の表面部に形成され、第1導電型を有する第3不純物領域とを備える。本発明に係るこの半導体装置の構成要素は様々な構造に具体化することができる。その一形態では、前記拡散抑制元素ドープ領域は、前記トレンチの側壁から離間して形成され、その幅は前記互いに隣接するトレンチの間隔より小さい。その場合、望ましくは前記トレンチの側壁と前記拡散抑制元素ドープ領域との距離を60nm以上とする。あるいはまた、前記拡散抑制元素ドープ領域は、前記互いに隣接するトレンチの側壁の両方に接するとともに、前記トレンチの側壁の一方から他方に至る間に連続的に形成される。他の一形態では、前記互いに隣接するトレンチ間の前記第3不純物領域に形成されると共に前記第1不純物領域に接続し、前記第2不純物領域の第2導電型不純物濃度より高い第2導電型不純物濃度を有し、前記拡散抑制元素ドープ領域に包含されるように形成された第4不純物領域をさらに備えている。この場合、第4不純物領域の幅を前記拡散抑制元素ドープ領域の幅と実質的に同一としてもよい。前記第2導電型の不純物の拡散を抑制する元素は具体的に、炭素、フッ素、窒素のうちの少なくとも一つである。前記第2導電型の不純物の拡散を抑制する元素が炭素である時、前記拡散抑制元素ドープ領域中の炭素の代表的平均濃度は、1.5×1020/cm3~4.5×1020/cm3である。これは拡散抑制元素ドープ領域がトレンチの側壁から離間して形成され、その幅が互いに隣接するトレンチ間の間隔より小さい場合に好適である。また前記拡散抑制元素ドープ領域は、前記第1不純物領域より深い部分を有することが望ましい。次に、上記課題を解決するための本発明に係る半導体装置の製造方法は、第1導電型を有する半導体層の上部に、第1導電型とは反対導電型の第2導電型を有する第1不純物領域を形成する工程aと、前記半導体層の、前記第1不純物領域が形成される領域に、前記第1不純物領域より深いトレンチを形成する工程bと、前記トレンチの内面にゲート絶縁膜を形成する工程cと、前記ゲート絶縁膜を介して前記トレンチの内部にゲート電極を埋め込む工程dと、互いに隣接する前記トレンチの間となる領域の、前記第1不純物領域が形成される領域に重なるように、第2導電型の不純物の拡散を抑制する元素を含む拡散抑制元素ドープ領域を形成する工程eと、前記拡散抑制元素ドープ領域が形成される領域に包含されるように、前記第1不純物領域の、前記トレンチ近傍における第2導電型不純物濃度より高い第2導電型不純物濃度を有する第2不純物領域を、前記第1不純物領域が形成される領域内に形成する工程fと、前記第1不純物領域の表面部に、第1導電型を有する第3不純物領域を形成する工程gとを含む。本発明に係る半導体装置の製造方法に含まれる主要工程は、次のように様々な順番で実施される。1前記工程eを行った後、前記工程cを行う。2前記工程eおよび前記工程fを行った後、前記工程cを行う。3前記工程eが、前記拡散抑制元素ドープ領域が前記トレンチの側壁から離間して選択的に形成される工程であり、前記工程aおよび前記工程eを行った後、前記工程cを行うことによって前記工程fが実施される。4前記工程cを行った後、前記工程eおよび前記工程fを行う。本発明に係る半導体装置の製造方法の上記3以外の一形態でも、前記拡散抑制元素ドープ領域が、前記トレンチの側壁から離間して選択的に形成される。あるいはこれに代えて他の形態では、前記拡散抑制元素ドープ領域が、前記互いに隣接する前記トレンチの間となる領域の全面に亘って形成される。本発明に係る製造方法のさらに他の形態では、前記工程eは、前記第1不純物領域が形成される領域上に形成したマスク層を用いて前記第2導電型の不純物の拡散を抑制する元素を導入し、前記拡散抑制元素ドープ領域を形成する工程と、同一の前記マスク層をマスクとして第2導電型の不純物を導入し、前記第2不純物領域より第2導電型不純物の濃度が高い第4不純物領域を形成する工程とを含む。本発明に係る製造方法においても、前記第2導電型の不純物の拡散を抑制する元素は、炭素、フッ素、窒素のうちの少なくとも一つである。そして前記第2導電型の不純物の拡散を抑制する元素が炭素である時、前記拡散抑制元素ドープ領域中の炭素の代表的な平均濃度は、1.5×1020/cm3~4.5×1020/cm3である。前記拡散抑制元素ドープ領域は前記第1不純物領域より深く形成されることが望ましい。以上のように本発明によれば、互いに隣接するトレンチの間となる領域にあって、第2導電型を有する第1不純物領域が形成される領域に重なるように、第2導電型の不純物の拡散を抑制する元素を含む拡散抑制元素ドープ領域を形成する。これにより、ゲート絶縁膜形成工程等のような高温熱処理を伴う工程が行われても、第1不純物領域中の不純物が拡散抑制元素ドープ領域から外側へほとんど拡散しない。従って例えばトレンチ側壁から離間して第1不純物領域に拡散抑制元素ドープ領域を形成した場合は、その領域内に第2導電型不純物濃度が相対的に高く、寸法の小さい第2不純物領域を自動的に形成することができる。また本発明によれば、トレンチ近傍における第2導電型不純物濃度より高い第2導電型不純物濃度を有する第2不純物領域を拡散抑制元素ドープ領域が形成される領域に包含されるように、故意に形成する。この時もゲート絶縁膜形成工程等のような高温熱処理を伴う工程が行われても、拡散抑制元素ドープ領域により第2導電型不純物がほとんど拡散せず、第2不純物領域が拡大しない。このようにしてトレンチ間隔を縮小しても、第2不純物領域の第2導電型不純物が半導体装置の閾値電圧を決定するトレンチ側壁近傍のチャネル領域などに悪影響を及ぼすことなく、当該第2不純物領域により破壊耐量を向上させることができる。以下、本発明の実施形態について図面を参照しながら詳細に説明する。実施形態1図1~図3は、本発明の第1の実施形態に係る半導体装置の製造方法を示す工程断面図である。本実施形態において例示する半導体装置はトレンチゲート半導体装置であって、少なくとも縦型のNチャネルMOS型トランジスタを含む。各図は当該MOS型トランジスタの部分を示し、以下その製造方法を説明する。まず図1aに示すように、高不純物濃度6×1019/cm3のN型単結晶シリコン基板半導体基板101上に低不純物濃度2×1016/cm3のN型シリコンエピタキシャル層102を例えば厚さ3μmに成長させる。ただしエピタキシャル層102に代えて、この層をN型低不純物濃度の半導体基板自体とし、同じ機能を担わせるようにすることも可能である。これに基づき、上記エピタキシャル層102とそれに代わる低不純物濃度の半導体基板を以下必要に応じて半導体層と呼ぶ。これは第2の実施形態においても同じである。また高不純物濃度の半導体基板101および低不純物濃度のエピタキシャル層102はこのトランジスタのドレイン領域となるべき領域である。次に図1bに示すように、エピタキシャル層102上に薄い保護用のシリコン酸化膜103を成長させ、シリコン酸化膜103を通してエピタキシャル層102にP型不純物、例えばボロンをイオン注入する。イオン注入条件は例えば、エネルギー190keV、ドーズ量1.5×1013/cm2である。これにより不純物濃度プロファイルのピーク位置がエピタキシャル層102の表面から0.32μm、ピーク濃度が7×1017/cm3を有する、MOS型トランジスタのP型ボディ領域104が形成される。次に図1cに示すように、シリコン酸化膜103上に、所定の領域に開口パターンを有するフォトレジスト膜105を形成する。開口パターンは、後の工程においてエピタキシャル層102に形成される互いに隣接するトレンチの間の領域に設けられている。この後フォトレジスト膜105をマスク層とし、シリコン酸化膜103を通じてエピタキシャル層102に形成したボディ領域104に炭素イオン注入を行い炭素ドープ領域106を選択的に形成する。そしてフォトレジスト膜105を除去する。炭素イオン注入条件は、例えばエネルギー230keV、ドーズ量1.5×1016/cm2であり、この場合深さ0.33μmにおける炭素ドープ領域106の炭素濃度は約5×1020/cm3である。本実施形態においては炭素ドープ領域106の存在範囲を、後に説明するこの領域が有すべき効果に基づき5×1019/cm3以上の炭素濃度を有する領域とする図1cの点線の領域を参照。この定義により、図1cに示す炭素ドープ領域106の場合深さは0.45μm程度である。炭素ドープ領域106は、ボディ領域104より若干深くなるように形成され、また炭素濃度のピーク位置がボディ領域104中のボロン濃度のピーク位置より深く設定されることが好ましい。炭素イオンのドーズ量を標準1.5×1016/cm2としているが、8×1015/cm2~2.0×1016/cm2、炭素ドープ領域106の平均炭素濃度として1.5×1020/cm3~4.5×1020/cm3とすることが好ましい。次に図2aを参照して、例えばシリコン酸化膜103図1cに表示上にフォトレジストパターン図示せずを形成し、このフォトレジストパターンをマスクとしてシリコン酸化膜を選択的にエッチングする。次いでこのフォトレジストパターンとシリコン酸化膜103をマスク層として選択的なエッチングにより、ボディ領域104を貫通してエピタキシャル層102のN型部に達するトレンチを形成する。その後上記フォトレジストパターンとシリコン酸化膜103を除去する。トレンチの深さは例えば約1μmである。次に図2bに示すように、例えば960°C、30分間の熱酸化を行い、トレンチ内面に厚さ50nmのゲート絶縁膜107を成長させる。さらに高温、例えば1100°Cを用いる場合は酸化処理時間を2分とする。この工程は熱処理と見なされるので、注入不純物であるボロンはボディ領域104全体にわたって電気的に活性化される。このように本実施形態による製造方法では、ゲート絶縁膜107の形成工程とボロンなどの不純物活性化熱処理とを兼ねている。それと同時に炭素ドープ領域106の外部にあるボロンはN型のエピタキシャル層102中を下方に向かって拡散し、これによってトレンチ側壁に形成されたゲート絶縁膜107と接するボディ領域104の部位においてボロン濃度は低下し、また同時にボディ領域104の深さは約0.5μmに増加する。一方、炭素領域106内では上記熱酸化の高温下でも炭素はほとんど拡散しないので炭素ドープ領域106の大きさもほとんど変化しない。これに加えて、炭素の存在によりボロン拡散が抑制される。特に熱酸化工程中シリコン単結晶内の置換位置に入った一部の炭素のボロンの拡散阻止能は大きく、拡散の抑制に寄与している。こうして炭素ドープ領域106からその外部へのボロン拡散量が大幅に減少するので、炭素ドープ領域106内のボロン濃度はその外部に比べて高く維持される。換言すればボディ領域104中に、トレンチ側壁近傍におけるボディ領域104のボロン不純物濃度と比較して高い不純物濃度の領域が形成される。また炭素ドープ領域106と重なるボディ領域104の部分の深さは、それ以外の領域より浅いままとなる。その結果ボディ領域104の底面すなわちN型エピタキシャル層102とのPN接合は炭素ドープ領域106へ向かって上方に凸形状となる。本実施形態のように炭素の平均濃度が3×1020/cm3前後の高濃度である場合、ボロン拡散はほとんど起こらず、炭素ドープ領域106内のボロン濃度はほぼゲート酸化膜107形成前の値を維持する。また炭素ドープ領域106と重なる部分では、ボディ領域104の深さも炭素ドープ領域106より浅い状態を維持する。次に図2cに示すように、公知の方法を用いてトレンチ内部にN型多結晶シリコンを埋め込みゲート電極108を形成する。ゲート電極108の上面をボディ領域104の上面より低く形成することによって生じたトレンチの凹部にはシリコン酸化膜などの絶縁膜109をさらに埋め込み形成する。ここでゲート電極108の材料となる多結晶シリコンの膜は減圧CVD法により600°C~650°C程度の温度で、また絶縁膜109は300°C~750°C程度の温度で堆積する。しかしこれらの堆積工程はゲート絶縁膜107の形成工程と比較してかなり低温であるので、ボディ領域104を構成するボロンの拡散にはほとんど影響を及ぼさない。次に図3aに示すように、ボディ領域104の表面部に例えばリンをエネルギー70keV、ドーズ量4×1015/cm2でイオン注入しN型のソース領域110を形成する。ソース領域110の不純物濃度プロファイルのピーク位置は、ソース領域110の表面から90nm、ピーク濃度は4×1020/cm3である。さらに図示していないがフォトレジスト膜をマスク層として、炭素ドープ領域106の内側に、例えばボロンをエネルギー5keV、ドーズ量4×1015/cm2でイオン注入し、P型の高不純物濃度領域以下P型ウェル領域という111を形成する。このP型ウェル領域111の不純物濃度プロファイルにおけるピーク位置は、P型ウェル領域111の表面から20nm、ピーク濃度は1×1021/cm3となる。このようなイオン注入条件によれば、P型ウェル領域111を構成するボロンがソース領域110のN型不純物濃度を相殺すると共にP型ウェル領域111がソース領域110より深くなり、ボディ領域104と接続する。この後ソース領域110およびP型ウェル領域111を活性化するために、例えば1075°C、6秒の短時間熱処理を行う。P型ウェル領域111を構成するボロンは、高濃度であるにもかかわらず熱処理が短時間であることと、炭素ドープ領域106内に形成されていることにより垂直方向にも水平方向にも拡散が阻止される。従ってP型ウェル領域111が著しく拡大し、トレンチ側壁に沿ったこのMOS型トランジスタのチャネル領域近傍において、ボディ領域104の不純物濃度を変動させることはない。最後に図3bに示すように、MOS型トランジスタが形成されている領域全面に、例えばTi/TiNバリアメタルとアルミニウム合金膜からなる電極112を形成する。P型ウェル領域111は電極112とのコンタクト領域として作用し、これによってボディ領域104がトランジスタの動作中、一定の電位に保たれる。またソース領域110とボディ領域104とはP型ウェル領域111を介して短絡し、ソース領域110とゲート電極108とはゲート絶縁膜107と絶縁膜109とによって電気的に絶縁される。以上のようにして本実施形態によるMOS型トランジスタを含むトレンチゲート半導体装置を製造することができる。本実施形態によるトレンチゲート半導体装置の製造方法は、ボディ領域104の一部に炭素ドープ領域106を重ねて形成すると共に図1cの工程、炭素ドープ領域106をトレンチから離間するように設ける図2aの工程を参照工程を備えている。上に述べたように炭素ドープ領域106と重なるボディ領域104内の不純物P型不純物:ボロンは、ゲート絶縁膜107の成長工程における高温熱処理を受けても炭素により拡散が抑制される。その結果炭素ドープ領域106内に周囲より不純物濃度の高い領域がトレンチ側壁に沿ったチャネル領域から離間して自動的に形成できる。ボディ領域中に形成される上記高不純物濃度領域は、後に詳細に説明するように縦型のトレンチゲート半導体装置MOS型トランジスタのアバランシェ破壊耐量を向上させる役目を果たす領域であり、その不純物濃度が高いほど、また抵抗が低いほどその効果が大きい。図8は、MOS型トランジスタのP型ボディ領域を構成するボロンの、トレンチ間における濃度分布を数値シミュレーションした結果を示す一例の図であり、図8aは炭素ドープ領域を形成しない場合、図8bは炭素ドープ領域を形成した場合である。このシミュレーションの対象となったMOS型トランジスタの寸法はトレンチ間隔を含め両者同一である。またシミュレーションにおける製造工程条件は、炭素ドープ領域形成工程の有無を除き、基本的に本実施形態の図1a~図2cにおけるゲート電極形成までの製造フローに従うものであり、図8a、bに対して同一である。ただしシミュレーションに対するイオン注入条件等具体的条件は本実施形態に説明した条件とは異なる。図8a、bには矢印でボロン濃度約2×1017/cm3の等濃度線を示しているが、これを基準として図を見ると、図8bの方がトレンチ間のボディ領域中央部に、より高い不純物濃度領域が形成されていることがわかる。炭素ドープ領域を形成しない図8aにおいてもトレンチ間の中央からトレンチに近づくにつれてボロン濃度が減少する分布が見られる。しかしながらこれはトレンチ側壁にゲート絶縁膜を熱酸化で形成する際に、ボディ領域のボロンの一部がゲート絶縁膜中に取り込まれる偏析に起因するものであり、炭素に関係するものではない。本実施形態に係る製造方法によれば、炭素ドープ領域がボディ領域中の不純物の水平拡散を強く抑制する。このためボディ領域中に従来より高不純物濃度の領域を容易に形成できるだけでなく、高不純物濃度領域を、近傍にチャネル領域が存在するトレンチ側壁から十分離間して形成することができる。従ってトレンチ間隔を縮小しても、閾値電圧等の電気的特性における設計値からのズレやバラツキ等を生じることなくトレンチゲート半導体装置を製造することができる。このようにして破壊耐量を高く維持しつつトレンチゲート半導体装置の低オン抵抗化や小型化が容易に実現できる。従来、例えば耐圧が数十Vのトレンチゲートを有する縦型MOSトランジスタにおいてはトレンチのピッチが約1μm前後、トレンチ幅が300nmに設定されるので、トレンチ間のボディ領域を形成すべき領域幅は約700nmである。例えばボディ領域の中央部に特許文献1に記載され、高破壊耐量を確保するための高濃度領域34図10を参照を従来の方法で形成する場合、トランジスタの製造工程中に実施される種々の熱処理によって生じる不純物拡散とそれによる高濃度領域34のサイズの拡大を考慮すること、および高濃度領域34から拡散した不純物がトランジスタの設定閾値電圧を変化させないように、トレンチ側壁に沿うチャネル領域から高濃度領域34を十分離すことが特に必要となる。具体的に、例えばトレンチ側壁から250nm程度の十分大きな距離だけ離して高濃度領域34用イオン注入層を形成すると仮定した時、高濃度領域34の幅を200nmにしなければならない。しかしボディ領域の幅約700nmと比較して200nmという幅は相対的に狭いこと、また高濃度領域34から外方への不純物拡散によりこの領域中の不純物濃度が低下すること、等のため、この領域の抵抗を十分なアバランシェ破壊耐量を得ることができるほど低くできない。さらに従来の製造方法においては、高濃度領域34を形成するためのイオン注入マスク寸法の変動やマスクの位置合わせ誤差に起因して生ずる高濃度領域34とトレンチ側壁との距離変動に対して、トランジスタの閾値電圧の変動やバラツキが敏感である。高濃度領域34の幅はイオン注入直後で狭くても熱処理後拡大するからである。これに対して耐圧が数十Vの本実施形態によるMOS型トランジスタにおいては、例えばトレンチのピッチを0.9μm、トレンチ幅を300nm、ボディ領域幅を600nm、炭素ドープ領域幅を200nmと設定する。これにより炭素ドープ領域すなわち炭素ドープ領域の端部とトレンチ側壁間の距離は200nmとなる。この200nmという距離は、炭素が高温熱処理雰囲気下でもほとんど拡散しないという理由で、トレンチ側壁に沿うMOS型トランジスタのチャネル領域や、チャネル領域とゲート絶縁膜との界面に炭素が電気的悪影響を及ぼさない距離である。そしてボディ領域中に形成される前述の高不純物濃度領域もまた、高温熱処理を経てもほぼ炭素ドープ領域内から外方へ拡大しないのでトレンチ側壁と十分離間した状態を維持し、トレンチ側壁近傍のチャネル領域等に電気的悪影響を及ぼすことはない。このため、本実施形態では炭素ドープ領域を形成するためのイオン注入マスク図1cのフォトレジスト膜105に多少の寸法変動や位置合わせ誤差があってもほとんどトランジスタ特性を劣化させるに至らない。もし炭素ドープ領域中の平均炭素濃度が2×1020/cm3程度以上であれば炭素ドープ領域の幅をさらに大きくし、トレンチ側壁との距離を60nm程度まで縮めることができる。このようにした場合はボディ領域中の高不純物濃度領域をトレンチ側壁に同じ距離だけ近づけることができ、従って幅を大きくできる。このようにして高不純物濃度領域がより低抵抗となるので破壊耐量の向上には有利である。次にアバランシェ破壊耐量について説明する。図9はトレンチゲートを有するMOS型トランジスタのアバランシェ破壊特性について、数値シミュレーションした結果を示すグラフである。図中の本発明は図3bに示した断面構造を有するMOS型トランジスタに相当し、炭素ドープ領域を有する。従来は本発明のMOS型トランジスタから炭素ドープ領域が除去されていることを除いて、本発明の基本断面構造を有するトランジスタに相当し、各部の寸法は本発明と同一である。シミュレーションにおけるMOS型トランジスタのバイアス条件は、ソース領域上に形成された電極およびゲート電極が0V、ドレイン領域に接続する電極の電圧ドレイン電圧:VDが可変である。図の横軸はドレイン電圧VD、縦軸はドレイン電流IDである。図9に示すシミュレーション結果は図3bに示すMOS型トランジスタを基本とした結果であるから、便宜的に図3bを参照して図9の電流-電圧特性を簡単に説明する。最初にVDを0Vから上昇させていくと高不純物濃度のN型半導体基板101に正電圧が印加される。そしてエピタキシャル層102のN型領域とボディ領域104とのPN接合は逆方向にバイアスされてこの両者に空乏層が広がるがこの状態ではIDはほとんど0である。図3bに示すような縦型のトランジスタでは、上記PN接合の耐圧は基本的にエピタキシャル層102のN型領域の厚さと不純物濃度で決まる。VDをこの耐圧を超えてさらに上昇させると空乏層はトレンチの底部を取り囲むように広がり、電界強度が最大となるトレンチ底部のコーナー部でキャリアのインパクトイオン化が生じてIDが流れ始める。インパクトイオン化によるキャリアの増倍現象が大きくなるとIDが増加していき、ボディ領域104内では熱平衡状態での濃度を超える過剰キャリアが蓄積する。さらにボディ領域104を流れるIDとIDの経路に沿うボディ領域104の抵抗によってボディ領域104の電位が上昇し、ソース領域110の電位障壁を超えるようになると急激にIDが増加し負性抵抗状態に入る。このようにしてドレイン領域半導体基板101およびN型エピタキシャル層102をコレクタ、ボディ領域104をベース、ソース領域110をエミッタとする寄生NPNバイポーラトランジスタが動作し、場合によってはMOS型トランジスタ本体がジュール熱によって破壊されるに至る。そこでアバランシェ破壊耐量を図9の電流-電圧特性が負性抵抗状態に移行するポイントにおけるIDおよびVDで代表させると、このID、VDが高いほどアバランシェ破壊耐量が大きいといえる。図9に本発明および従来に対するアバランシェ破壊耐量代表点をそれぞれ矢印aおよびbで示してある。本発明のMOS型トランジスタのアバランシェ破壊耐量をIDだけで見て、従来より約10向上できたことが分かる。本実施形態による製造方法によれば、例えば図8を用いて説明したように、ボディ領域に炭素ドープ領域を重ねて形成することによって炭素ドープ領域内の不純物濃度を特に高くすることができる。その結果ボディ領域のこの部分が低抵抗となった、すなわち寄生NPNバイポーラトランジスタのベース抵抗が低減されたために寄生動作し難くなったものと考えられる。アバランシェ破壊耐量の向上効果は、前述の従来のMOS型トランジスタの具体例トレンチピッチ:約1μm、トレンチ幅:300nm、ボディ領域幅:約700nmと本実施形態によるMOS型トランジスタの具体例トレンチピッチ:0.9μm、トレンチ幅:300nm、ボディ領域幅:600nmとの比較においても同様であり、前者を約10上回るアバランシェ破壊耐量が後者に対して得られた。本実施形態による製造方法の好ましい工程フローは図1~図3に示した通りであるが、この工程フローの一部は変更することができる。図4は本実施形態の製造方法における変形工程を示す工程断面図である。この工程は図1cに示した工程に代えて実施する。図1bに示す工程と同条件でP型ボディ領域104を形成した後、図4に示すように、シリコン酸化膜103上に、所定の領域に開口パターンを有するフォトレジスト膜105を形成する。開口パターンは、後の工程においてエピタキシャル層102に形成されるトレンチの間の領域に設けられている。この後フォトレジスト膜105をマスク層とし、シリコン酸化膜103を通じてエピタキシャル層102に形成したボディ領域104に、図1cの工程と同条件で炭素イオン注入を行い炭素ドープ領域106を選択的に形成する。これに連続してフォトレジスト膜105をマスク層とし、ボディ領域104にボロンをイオン注入し、P型の高不純物濃度領域以下P型ウェル領域という113を形成する。このP型ウェル領域113は図3aの工程で形成したP型ウェル領域111に相当する領域であり、従ってこれと同一イオン注入条件で形成する。その後フォトレジスト膜105を除去する。次に図2a~cに示した工程を行う。特にゲート絶縁膜107の形成工程図2b参照では最初の実施形態と同様に、炭素の存在によりP型ウェル領域113が炭素ドープ領域106から外部へほとんど拡大しない。またP型ウェル領域113の直下に位置するボディ領域104の部分はP型不純物ボロン濃度が高い領域に変化する。この工程変形例では、図3に対応する工程では基本的にP型ウェル領域111を形成する必要はないが、特に必要ならば形成しても良い。図4の工程の前に行う工程は図1a、cの工程と同一であり、図3aの後に行う工程は図3bの工程と同一である。なお、図4の工程で炭素ドープ領域106とP型ウェル領域113の形成順を逆にすることも可能である。また本変形工程を採用した場合は、P型ウェル領域113が図2の工程でゲート絶縁膜形成に伴う高温熱処理を受けることもあり、P型ウェル領域113のボロンの拡散を抑制するために、ボロン濃度ピーク位置を炭素ドープ領域106の炭素濃度ピーク位置より予め浅くしておくことが好ましい。Pウェル領域113や111は本来ボディ領域104と電極112図3b参照との良好な電気的接触を得るためのものであるが、アバランシェ破壊耐量の向上にも部分的に寄与している。従って本変形工程を採用すればP型ウェル領域113を炭素ドープ領域106と実質的にほぼ同一幅に形成でき、Pウェル領域111よりは幅広でより一層低抵抗となる。これによってアバランシェ破壊耐量を改善できる。その他本実施形態による半導体装置の製造方法では、炭素ドープ領域を形成する炭素イオン注入、およびP型ウェル領域を形成するP型不純物イオン注入を、それぞれ異なる注入エネルギーを用いて複数回ボディ領域の同一場所に実施しても良い。この方法を用いて炭素ドープ領域およびP型ウェル領域を深く形成し、それらの表面から深部に至るまでの不純物濃度を高くすることができる。特にP型ウェル領域は炭素ドープ領域より深くならない範囲でボディ領域の底面まで達する深さに形成しても良い。このようにするとP型ウェル領域だけでもアバランシェ破壊耐量を向上させることができる。実施形態2図5~図7は、本発明の第2の実施形態に係る半導体装置の製造方法を示す工程断面図である。本実施形態において例示する半導体装置も第1の実施形態と同様にトレンチゲート半導体装置であり、少なくとも縦型のNチャネルMOS型トランジスタを含む。そして各図は当該MOS型トランジスタの主要部を示している。まず図5aに示すように、高不純物濃度6×1019/cm3のN型単結晶シリコン基板半導体基板121上に低不純物濃度2×1016/cm3のN型シリコンエピタキシャル層122を例えば厚さ3μmに成長させる。次に図5bに示すように、エピタキシャル層122上に薄い保護用のシリコン酸化膜123を成長させ、シリコン酸化膜123を通してエピタキシャル層122にP型不純物、例えばボロンをイオン注入する。この後必要に応じて高温熱処理を施し、深さ約0.5μmとしてMOS型トランジスタのP型ボディ領域124を形成する。さらにシリコン酸化膜123を通じてMOS型トランジスタとなるべき領域のエピタキシャル層122全面に炭素イオン注入を行い炭素ドープ領域125を形成する。炭素ドープ領域125はボディ領域124より少し深く形成する。本実施形態における炭素ドープ領域125の範囲は炭素濃度5×1018/cm3以上の領域とする。図5に示すように炭素ドープ領域125はボディ領域124全体をその内部に包含している。次に図5cに示すように、シリコン酸化膜123上に、所定の領域に開口パターンを有するフォトレジスト膜126を形成する。開口パターンは、第1の実施形態と同じく後の工程においてエピタキシャル層122に形成されるトレンチの間の領域に設けられている。この後フォトレジスト膜126をマスク層としてボロンをエピタキシャル層122にイオン注入し、P型の不純物領域127を選択的に形成する。P型不純物領域127の不純物濃度はボディ領域124よりも高いが1×1020/cm3未満である。またP型不純物領域127の深さはボディ領域124と同程度あるいはそれより少し深いが炭素ドープ領域125より浅い。P型不純物領域127のボロンイオン注入条件はこのような条件を満足するように適宜設定される。P型不純物領域127の形成後フォトレジスト膜105を除去する。次に図6aに示すように、第1の実施形態と同様な方法を用い、選択的なエッチングにより、ボディ領域124を貫通してエピタキシャル層122のN型部に達するトレンチを形成する。トレンチの深さは例えば約1μmである。次に図6bに示すように、例えば960°C、30分間の熱酸化を行い、トレンチ内面に厚さ50nmのゲート絶縁膜128を成長させる。この工程による高温熱処理を受けて、P型注入不純物であるボロンはボディ領域124およびP型不純物領域127全体にわたって電気的に活性化される。炭素ドープ領域125は本MOS型トランジスタの形成領域全面に形成されたので、トレンチ側壁のゲート絶縁膜128に沿うチャネル領域ボディ領域124とゲート絶縁膜128との界面とゲート絶縁膜128の近傍にも炭素ドープ領域125が重なって形成されている。このため炭素ドープ領域125はチャネル領域の電気特性を劣化させない程度の低炭素濃度に設定する。その結果ゲート絶縁膜128の成長中、ボディ領域124を構成するP型不純物ボロンの拡散は抑制されるが完全には抑制されないので、ある程度のボロン拡散が生じボディ領域124の深さはゲート絶縁膜128との界面において約0.6μmに増加する。これに対して炭素はほとんど拡散しないのでボディ領域124の深さはこの工程以後図6bに示すように炭素ドープ領域125より僅かに深くなる。またP型不純物領域127のボロン濃度がボディ領域124より高いので、P型不純物領域127の直下においてより多くのP型不純物が下方へ拡散し、この領域でボディ領域124は下方へ僅かに凸となった形状を示す。しかしながら実質的にP型不純物は炭素によって拡散が抑制されるのでP型不純物領域127を形成するためにイオン注入されたボロンは、本MOS型トランジスタの閾値電圧などの特性を変化させるほど水平方向に拡散することがない。なお、P型不純物領域127の深さは炭素ドープ領域125と同等以下の状態で留まっており、このようにすることが望ましい。次に図6cに示すように、第1の実施形態と同様にしてトレンチ内部にN型多結晶シリコンを埋め込みゲート電極129を形成する。さらにゲート電極129の上部に生じたトレンチの凹部にシリコン酸化膜などの絶縁膜130をさらに埋め込み形成する。この工程においてもゲート電極129の材料となる多結晶シリコン膜や絶縁膜130の堆積工程における温度は、ボディ領域124およびP型不純物領域127中のボロン拡散にほとんど影響を及ぼさない。次に図7に示すように、第1の実施形態と同様にしてボディ領域124の表面部に例えばリンをエネルギー70keV、ドーズ量4×1015/cm2でイオン注入しN型のソース領域131を形成する。さらに図示していないがフォトレジスト膜をマスク層として、P型不純物領域127の内側に、例えばボロンをエネルギー5keV、ドーズ量4×1015/cm2でイオン注入し、P型の高不純物濃度領域P型ウェル領域132を形成する。このP型ウェル領域132の不純物濃度はP型不純物領域127よりも高い。この後ソース領域131およびP型ウェル領域132を活性化するために、例えば1075°C、6秒の短時間熱処理を行う。しかしながらこのような短時間熱処理を行っても、ボディ領域124には炭素がドープされているのでP型ウェル領域132が著しく拡大してトレンチ側壁に沿うチャネル領域近傍のボディ領域124の不純物濃度を変動させることはない。最後に第1の実施形態と同様に全面に、例えばTi/TiNバリアメタルとアルミニウム合金膜からなる電極133を形成する。以上に説明したように、本実施形態に係る半導体装置の製造方法は、特にトレンチ間のボディ領域124に重ねて炭素ドープ領域を形成する工程、およびボディ領域124よりP型不純物濃度が高いP型不純物領域127を炭素ドープ領域125内に形成する工程を備えている。P型不純物領域127はその高い不純物濃度によって寄生NPNバイポーラトランジスタの動作を防止し、アバランシェ破壊耐量を向上させる能力を有する。そしてP型不純物領域127は炭素ドープ領域125中に設けられるので、ゲート絶縁膜形成時のような高温熱処理などを施してもP型不純物領域127中のP型不純物の拡散が効率的に抑制される。従ってこのP型不純物がトレンチ側壁近傍のチャネル領域等に到達して特性を劣化させることがない。本実施の形態によれば、トレンチ間隔を縮小しても電気的特性を劣化させることなく不純物濃度の高いP型不純物領域によりボディ領域の抵抗を低減して所定の破壊耐量を維持でき、半導体装置の低オン抵抗化やチップサイズの縮小が実現できる。上記第1および第2の実施形態において示した熱酸化工程を伴うゲート絶縁膜形成、ボディ領域形成、炭素ドープ領域形成、高不純物濃度のP型不純物領域形成等を行う工程順は一例である。トレンチゲート半導体装置の製造工程においては、ゲート絶縁膜形成工程を高温且つ比較的長時間で行わざるを得ず、そのために不純物拡散の程度はこの工程によって決定されるといえる。従ってゲート絶縁膜形成工程と他の工程との工程順は制限を受ける。しかしながらゲート絶縁膜形成工程と、ボディ領域形成、炭素ドープ領域形成、P型不純物領域形成等の各工程は第1および第2の実施形態にかかわらず、製造工程フロー中の種々の工程位置に入れて工程順を変更することが可能である。第1の実施形態による製造方法を変更してゲート絶縁膜形成工程を炭素ドープ領域形成前に行う場合は、ボディ領域形成をゲート絶縁膜形成後に行う。ゲート絶縁膜形成工程を炭素ドープ領域形成後に行う場合は基本的にボディ領域形成をどの時点で行ってもよい。例えばボディ領域形成をゲート絶縁膜形成後に行う場合は、新たな熱処理を追加すればボディ領域中に不純物濃度の高い領域を形成することができる。また第1の実施形態の上記変形例のような高不純物濃度領域図4の113参照、あるいは第2の実施形態におけるP型不純物領域図5cの127参照に相当する不純物領域でもよいを追加した上で製造方法を変更し、ゲート絶縁膜形成工程を炭素ドープ領域形成前に行う場合は、少なくとも前記高不純物濃度領域形成をゲート絶縁膜形成後に行う。ゲート絶縁膜形成工程を炭素ドープ領域形成後に行う場合は基本的に高不純物濃度領域形成をどの時点で行ってもよい。第2の実施形態による製造方法の変更についても同様である。ゲート絶縁膜形成工程を炭素ドープ領域形成前に行う場合は、少なくとも高不純物濃度領域図5cの127参照形成をゲート絶縁膜形成後に行う。ゲート絶縁膜形成工程を炭素ドープ領域形成後に行う場合は基本的に高不純物濃度領域形成をどの時点で行ってもよい。本発明の実施形態では、ボロン等の導電型決定不純物の、半導体層中における拡散速度を抑制する拡散抑制元素として炭素を示したが、これ以外にフッ素、窒素等も使用可能である。またトレンチゲート半導体装置としてNチャネルMOS型トランジスタを含むものを示したが、ドレイン領域、ボディ領域、ソース領域、P型不純物領域、P型ウェル領域の導電型を反転させたPチャネルMOS型トランジスタを含むデバイスであってよい。さらにMOS型トランジスタの他、IGBTにも本発明を適用することができる。