"入力された光バースト信号のレベルの閾値を、切り替え可能な時定数で検出する閾値検出回路と、前記光バースト信号の入力を検出する入力検出回路と、前記光バースト信号のレベルを検出するレベル検出回路と、前記入力検出回路によって前記入力が検出されてから、前記レベル検出回路によって検出されたレベルに応じた時間が経過したときに前記時定数を切り替える切替回路と、前記閾値検出回路によって検出された閾値を出力する出力回路と、を備えることを特徴とする検出装置。前記切替回路は、前記時定数を切り替える前においては前記時定数を第1時定数にし、前記時定数を切り替えるときに、前記時定数を前記第1時定数より大きい第2時定数に切り替えることを特徴とする請求項1に記載の検出装置。前記閾値検出回路は、前記光バースト信号のレベルの平均値を前記閾値として検出することを特徴とする請求項1または2に記載の検出装置。入力された光バースト信号を光電変換する光電変換器を備え、前記閾値検出回路は、前記光電変換器によって電気信号に変換されたバースト信号の閾値を検出し、前記入力検出回路は、前記バースト信号の入力を検出し、前記レベル検出回路は、前記バースト信号のレベルを検出することを特徴とする請求項1~3のいずれか一つに記載の検出装置。前記切替回路は、前記レベルが高いほど前記時間を長くすることを特徴とする請求項1~4のいずれか一つに記載の検出装置。前記レベル検出回路は、前記光バースト信号のピークレベルを検出することを特徴とする請求項1~5のいずれか一つに記載の検出装置。前記レベル検出回路は、前記光バースト信号のボトムレベルを検出することを特徴とする請求項1~5のいずれか一つに記載の検出装置。前記レベル検出回路は、前記光バースト信号のレベルの平均値を検出することを特徴とする請求項1~5のいずれか一つに記載の検出装置。前記閾値検出回路は、前記光バースト信号のレベルの平均値を、切り替え可能な時定数によって積分する積分回路によって実現されることを特徴とする請求項1~6のいずれか一つに記載の検出装置。前記入力検出回路は、前記入力が検出されると立ち上がる入力検出信号を出力し、前記切替回路は、前記入力検出回路によって出力される入力検出信号を、前記レベル検出回路によって検出されたレベルに応じて切り替え可能な時定数によって積分する積分回路によって実現されることを特徴とする請求項1~9のいずれか一つに記載の検出装置。前記切替回路は、前記光バースト信号が入力されるごとに、前記光バースト信号の入力前に入力される所定信号を取得し、前記所定信号を取得した場合に前記時定数を前記第1時定数に切り替えることを特徴とする請求項2に記載の検出装置。入力された光バースト信号のレベルの閾値を、切り替え可能な時定数で検出する閾値検出回路と、前記光バースト信号の入力を検出する入力検出回路と、前記光バースト信号のレベルを検出するレベル検出回路と、前記入力検出回路によって前記入力が検出されてから、前記レベル検出回路によって検出されたレベルに応じた時間が経過したときに前記時定数を切り替える切替回路と、前記閾値検出回路によって検出された閾値に基づいて前記光バースト信号が示すデータを判定する判定回路と、前記判定回路によって判定されたデータを出力する出力回路と、を備えることを特徴とする光受信装置。入力された光バースト信号のレベルの閾値を、切り替え可能な時定数で検出し、前記光バースト信号の入力を検出し、前記光バースト信号のレベルを検出し、前記入力を検出してから、検出した前記レベルに応じた時間が経過したときに前記時定数を切り替え、検出した前記閾値を出力する、ことを特徴とする検出方法。入力された光バースト信号のレベルの閾値を、切り替え可能な時定数で検出し、前記光バースト信号の入力を検出し、前記光バースト信号のレベルを検出し、前記入力を検出してから、検出した前記レベルに応じた時間が経過したときに前記時定数を切り替え、検出した前記閾値に基づいて前記光バースト信号が示すデータを判定し、判定した前記データを出力する、ことを特徴とする光受信方法。しかしながら、上述した従来技術では、信号入力の検出にかかる時間検出速度は信号レベルにより変化するため、信号レベルによって時定数の切り替えタイミングがばらつく。このため、閾値が変動して受信品質が劣化するという問題がある。本発明は、上述した従来技術による問題点を解消するため、受信品質を向上させることができる検出装置、光受信装置、検出方法および光受信方法を提供することを目的とする。上述した課題を解決し、目的を達成するため、本発明の一側面によれば、入力された光バースト信号のレベルの閾値を、切り替え可能な時定数で検出し、前記光バースト信号の入力を検出し、前記光バースト信号のレベルを検出し、前記入力を検出してから、検出した前記レベルに応じた時間が経過したときに前記時定数を切り替え、検出した前記閾値を出力する検出装置、光受信装置、検出方法および光受信方法が提案される。本発明の一側面によれば、受信品質を向上させることができるという効果を奏する。以下に添付図面を参照して、本発明にかかる検出装置、光受信装置、検出方法および光受信方法の実施の形態を詳細に説明する。実施の形態1図1は、実施の形態1にかかる検出装置の構成例を示す図である。図1に示すように、実施の形態1にかかる検出装置100は、バースト受信信号のレベルの閾値を検出する検出装置である。検出装置100は、光電変換器110と、閾値検出回路120と、入力検出回路130と、レベル検出回路140と、切替回路150と、出力回路160と、を備えている。光電変換器110は、検出装置100へ入力された光バースト信号を光電変換する。光電変換器110は、光電変換により電気信号に変換したバースト信号を、閾値検出回路120、入力検出回路130およびレベル検出回路140へ出力する。閾値検出回路120は、光電変換器110から出力されたバースト信号の閾値を検出する。これにより、検出装置100へ入力された光バースト信号の閾値を検出することができる。たとえば、閾値検出回路120は、バースト信号のレベルの平均値を、バースト信号の閾値として検出する。閾値検出回路120は、検出した閾値を出力回路160へ出力する。また、閾値検出回路120における閾値の検出の時定数は、切替回路150によって切り替え可能である。たとえば、閾値検出回路120の時定数は、第1時定数高速と、第1時定数より大きい第2時定数低速と、に切り替え可能である。入力検出回路130は、光電変換器110から出力されたバースト信号に基づいて、検出装置100への光バースト信号の入力を検出すなわち入力の有無を判定する。入力検出回路130は、判定結果を切替回路150へ通知する。入力検出回路130は、たとえば、バースト信号のレベルを検出する検出部を備え、検出部によって検出したレベルが閾値を超えた場合に光バースト信号が入力されたと判定する。この場合は、バースト信号のレベルを検出する検出部としてレベル検出回路140を用いてもよい。レベル検出回路140は、光電変換器110から出力されたバースト信号のレベルを検出する。これにより、検出装置100へ入力された光バースト信号のレベルを検出することができる。レベル検出回路140は、検出したレベルを切替回路150へ通知する。切替回路150は、入力検出回路130からの通知に基づいて、入力検出回路130によって光バースト信号の入力が検出されてから所定の時間が経過したときに出力回路160の時定数を切り替える。また、切替回路150は、レベル検出回路140から通知されたレベルに応じて、光バースト信号の入力が検出されてから出力回路160の時定数を切り替えるまでの所定の時間を変化させる。たとえば、切替回路150は、通知されたレベルが高いほど、光バースト信号の入力が検出されてから出力回路160の時定数を切り替えるまでの所定の時間を長くする。たとえば、切替回路150は、光バースト信号の入力が検出されてから所定の時間が経過する前においては出力回路160の時定数を第1時定数高速にする。また、切替回路150は、光バースト信号の入力が検出されてから所定の時間が経過したときに出力回路160の時定数を第1時定数高速から第2時定数低速に切り替える。これにより、光バースト信号の立ち上がり部分の閾値を高速な時定数で検出するとともに、光バースト信号の立ち上がり部分より後の部分の閾値を低速な時定数で検出することができる。出力回路160は、閾値検出回路120から出力された閾値を出力する。たとえば、出力回路160は、出力回路160が出力する閾値と、光電変換器110から出力されたバースト信号と、に基づいてバースト信号が示すデータを判定する判定回路へ閾値を出力する。図1においては、検出装置100へ入力された光バースト信号を光電変換器110によって光電変換したバースト信号を閾値検出回路120、入力検出回路130およびレベル検出回路140へ出力する構成について説明したが、このような構成に限らない。たとえば、検出装置100へ入力された光バースト信号を分岐して閾値検出回路120、入力検出回路130およびレベル検出回路140へ出力する構成も可能である。この場合は、閾値検出回路120、入力検出回路130およびレベル検出回路140のそれぞれの前段に光電変換器110を設けて光バースト信号を光電変換する。このように、実施の形態1にかかる検出装置100においては、バースト信号の入力信号入力を検出してから閾値検出の時定数を切り替えるたとえば低下させるまでの時間を、バースト信号のレベル信号レベルに応じて変化させる。バースト信号の入力の検出の遅延時間遅延速度はバースト信号のレベルにより変化するため、バースト信号の入力の検出の遅延時間の変化による閾値の変動を抑えることができる。これにより、バースト信号と閾値との比較たとえば差動増幅により得られる信号のデューティ比の変動を抑えることができる。このため、受信した光バースト信号が示すデータを精度よく判定し、受信品質を向上させることができる。実施の形態2光受信装置の構成例図2は、実施の形態2にかかる光受信装置の構成例を示す図である。図2に示す光受信装置200は、図1に示した検出装置100を適用した光受信装置である。光受信装置200は、光バースト信号を受信する光受信装置である。光受信装置200は、たとえばPONのOLT側の光受信器に適用することができる。光受信装置200は、PD210と、TIA220と、ポストアンプ230と、タイミング制御回路240と、ATC回路250と、CDR回路260と、を備えている。<PDおよびTIAについて>PD210は、光受信装置200へ入力された光バースト信号を光電変換し、電気信号に変換したバースト信号をTIA220へ出力する。PD210は、たとえば、PIN-PDやアバランシェPDなどである。TIA220TransImpedanceAmplifier:インピーダンス変換増幅器は、PD210から出力されたバースト信号を電圧信号に変換増幅する。TIA220は、変換増幅したバースト信号をポストアンプ230、タイミング制御回路240およびATC回路250へ出力する。<ポストアンプについて>ポストアンプ230は、TIA220から出力されたバースト信号の振幅を一定にして出力する等化増幅回路である。具体的には、ポストアンプ230は、信号検出回路231と、アンプ232と、を備えている。信号検出回路231は、TIA220から出力されたバースト信号に基づいて、光受信装置200への光バースト信号の入力を検出する。たとえば、信号検出回路231は、バースト信号のレベルを検出する検出部を備え、検出部によって検出したレベルが閾値を超えた場合に光バースト信号が入力されたと判定する。信号検出回路231は、光バースト信号の入力を検出すると、タイミング制御回路240へ入力検出信号を出力する。入力検出信号は、たとえば、バースト信号の入力が検出されると立ち上がり、バースト信号の入力が検出されなくなると立ち下がる信号である。アンプ232には、TIA220から出力されたバースト信号と、ATC回路250から出力された閾値と、が入力される。アンプ232は、入力されたバースト信号と閾値との差分を所定の係数差動利得で増幅する差動増幅を行う差動増幅回路である。アンプ232は、差動増幅により得られた正転信号Qoutおよび反転信号XQoutをCDR回路260へ出力する。なお、アンプ232は、正転信号Qoutおよび反転信号XQoutのいずれか一方をCDR回路260へ出力してもよい。ここで、信号検出回路231の検出速度、すなわち実際にバースト信号が入力されてからバースト信号の入力が信号検出回路231によって検出されるまでの遅延時間は、バースト信号のレベルによって変化する。具体的には、バースト信号のレベルが小さいほど、信号検出回路231によるバースト信号の入力検出までに時間がかかる。<タイミング制御回路について>タイミング制御回路240は、入力レベル検出回路241と、遅延量制御回路242と、を備えている。入力レベル検出回路241は、TIA220から出力されたバースト信号の入力レベルを検出する。入力レベル検出回路241は、検出した入力レベルを示すレベル検出信号を遅延量制御回路242へ出力する。遅延量制御回路242は、ポストアンプ230から出力された入力検出信号と、入力レベル検出回路241から出力されたレベル検出信号と、に基づいて、ATC回路250の時定数の切替のタイミングの遅延量を制御する。具体的には、遅延量制御回路242は、ポストアンプ230から入力検出信号が出力されてから所定の時間が経過したときに、高速な時定数から低速な時定数への切替を指示する切替信号をATC回路250へ出力する。また、遅延量制御回路242は、入力レベル検出回路241から出力されたレベル検出信号が示すレベルが大きいほど、ポストアンプ230から入力検出信号が出力されてから切替信号を出力するまでの時間を長くする。<ATC回路について>ATC回路250は、TIA220から出力されたバースト信号のレベルの変動に応じて、ポストアンプ230におけるレベル検出のための閾値を追従して変化させるATC自動閾値調整を行う。具体的には、ATC回路250は、TIA220から出力されたバースト信号の閾値を検出し、検出した閾値をポストアンプ230へ出力する。また、ATC回路250は、バースト信号の平均値を算出することによってバースト信号の閾値を検出する平均値検出型のATC回路である。また、ATC回路250は、バースト信号の閾値の検出の時定数を切り替え可能である。つぎに、ATC回路250の構成について説明する。ATC回路250は、アナログスイッチ251と、高速閾値検出回路252と、低速閾値検出回路253と、を備えている。アナログスイッチ251には、TIA220から出力されたバースト信号が入力される。アナログスイッチ251は、入力されたバースト信号を高速閾値検出回路252へ出力する経路と、入力されたバースト信号を低速閾値検出回路253へ出力する経路と、に切り替え可能な経路スイッチである。アナログスイッチ251は、タイミング制御回路240から出力される切替信号に基づいて経路を切り替える。高速閾値検出回路252は、アナログスイッチ251から出力されたバースト信号の閾値を低速閾値検出回路253より小さな時定数第1時定数によって検出する。具体的には、高速閾値検出回路252は、バースト信号のレベルの平均値を、低速閾値検出回路253より小さな時定数によって検出する。高速閾値検出回路252は、検出した閾値をポストアンプ230へ出力する。低速閾値検出回路253は、アナログスイッチ251から出力されたバースト信号の閾値を高速閾値検出回路252より大きな時定数第2時定数によって検出する。具体的には、低速閾値検出回路253は、バースト信号のレベルの平均値を、高速閾値検出回路252より大きな時定数によって検出する。低速閾値検出回路253は、検出した閾値をポストアンプ230へ出力する。低速閾値検出回路253における時定数は、たとえばITU-TInternationalTelecommunicationUnion-Telecommunicationsector:国際電信電話諮問委員会において規定された72[bit]以上の同符号連続に耐えうる時定数に設定する。<CDR回路について>CDR回路260は、ポストアンプ230から出力された信号たとえば正転信号Qoutおよび反転信号XQoutからクロックを抽出し、光受信装置200へ入力された光バースト信号が示すデータを判定する。具体的には、CDR回路260は、ポストアンプ230から出力された信号をデジタル信号に変換し、変換した信号の波形整形reshaping、タイミング再生retiming、識別再生regeneratingなどを行う。CDR回路260は、判定したデータを出力する。アンプ232およびCDR回路260は、ATC回路250によって検出された閾値に基づいて、バースト信号が示すデータを判定する判定回路である。また、CDR回路260は、判定されたデータを出力する出力回路である。<光受信装置の各回路について>図1に示した光電変換器110は、たとえばPD210およびTIA220によって実現することができる。図1に示した閾値検出回路120および出力回路160は、たとえばATC回路250によって実現することができる。図1に示した入力検出回路130は、たとえば信号検出回路231によって実現することができる。図1に示したレベル検出回路140は、たとえば入力レベル検出回路241によって実現することができる。図1に示した切替回路150は、たとえば遅延量制御回路242によって実現することができる。なお、アンプ232およびCDR回路260を光受信装置200の外部に設け、光受信装置200を閾値の検出装置として構成してもよい。入力レベルと遅延時間の関係図3は、入力レベルと遅延時間との関係の一例を示す図である。図3において、横軸は、信号検出回路231へバースト信号が入力されてから、信号検出回路231によるバースト信号の入力検出の遅延時間を示している。また、横軸は、信号検出回路231から入力検出信号が出力されてから遅延量制御回路242が切替信号を出力するまでの遅延時間を示している。縦軸は、入力レベル検出回路241によって検出されるバースト信号の入力レベルを示している。関係301は、バースト信号の入力レベルと、信号検出回路231によるバースト信号の入力検出の遅延時間と、の関係を示している。関係301に示すように、バースト信号の入力レベルが小さいほど、信号検出回路231によるバースト信号の入力検出の遅延時間が長くなる。関係302は、バースト信号の入力レベルと、遅延量制御回路242が切替信号を出力するまでの遅延時間と、の関係を示している。関係302に示すように、遅延量制御回路242は、バースト信号の入力レベルが小さいほど、切替信号を出力するまでの遅延時間を短くする。これにより、信号検出回路231によるバースト信号の入力検出の遅延時間が長い場合ほど、切替信号を出力するまでの遅延時間を短くすることができる。したがって、バースト信号の入力レベルが変動し、信号検出回路231によるバースト信号の入力検出の遅延時間が変動しても、ATC回路250の時定数を切り替えるタイミングの変動を小さくすることができる。このため、信号検出回路231によるバースト信号の入力検出の遅延時間の変動による閾値の変動を抑えることができる。また、変動を抑えた閾値を用いることで、アンプ232から出力される信号のデューティ比の変動を抑えることができる。このため、CDR回路260によってデータを精度よく判定し、受信品質を向上させることができる。時定数の切替動作図4-1は、光受信装置の時定数の切替動作の一例を示すフローチャートである。図2に示した光受信装置200は、時定数の切替動作として、たとえば図4-1に示す各ステップのように動作する。まず、遅延量制御回路242が、アナログスイッチ251へ切替信号を出力することにより、ATC回路250における閾値の検出の時定数を高速な時定数に設定するステップS411。ステップS411においては、たとえば、アナログスイッチ251の経路を高速閾値検出回路252と接続された経路に切り替えることで高速な時定数が設定される。また、入力レベル検出回路241が、バースト信号の入力レベルの検出を開始するステップS412。つぎに、遅延量制御回路242が、時定数の切替タイミングを導出するステップS413。つぎに、遅延量制御回路242が、ステップS413によって導出された切替タイミングまで待機するステップS414。切替タイミングになるまでに、高速閾値検出回路252から出力される閾値が十分に立ち上がって安定する。切替タイミングになると、遅延量制御回路242が、アナログスイッチ251へ切替信号を出力することにより、ATC回路250における閾値の検出の時定数を低速な時定数に設定しステップS415、一連の切替動作を終了する。図4-2は、光受信装置の時定数の切替動作の一例を示すフローチャートである。図2に示した光受信装置200は、時定数の切替動作として、たとえば図4-2に示す各ステップのように動作する。まず、遅延量制御回路242が、アナログスイッチ251へ切替信号を出力することにより、ATC回路250における閾値の検出の時定数を高速な時定数に設定するステップS421。ステップS421においては、たとえば、アナログスイッチ251の経路を高速閾値検出回路252と接続された経路に切り替えることで高速な時定数が設定される。また、入力レベル検出回路241が、バースト信号の入力レベルの検出を開始するステップS422。つぎに、信号検出回路231がバースト信号の入力を検出するとステップS423、遅延量制御回路242が、入力レベル検出回路241によって検出された入力レベルに応じた遅延時間を導出するステップS424。つぎに、遅延量制御回路242が、ステップS424によって導出された遅延時間に基づいて、時定数の切替タイミングを導出するステップS425。ステップS425において、遅延量制御回路242は、たとえば、現在時点から遅延時間が経過した時点を切替タイミングとして導出する。つぎに、遅延量制御回路242が、ステップS425によって導出された切替タイミングまで待機するステップS426。切替タイミングになるまでに、高速閾値検出回路252から出力される閾値が十分に立ち上がって安定する。切替タイミングになると、遅延量制御回路242が、アナログスイッチ251へ切替信号を出力することにより、ATC回路250における閾値の検出の時定数を低速な時定数に設定しステップS427、一連の切替動作を終了する。ステップS427においては、たとえば、アナログスイッチ251の経路を低速閾値検出回路253と接続された経路に切り替えることで低速な時定数が設定される。光受信装置の動作タイミング図5は、光受信装置の動作タイミングの一例を示す図である。図5において、横軸は時間を示している。縦方向は各信号のレベルを示している。バースト信号511は、TIA220から出力された比較的レベルが小さいバースト信号小信号を示している。バースト信号521は、TIA220から出力された比較的レベルが大きいバースト信号大信号を示している。バースト信号511,521は、ここでは1010...の交番信号であるとする。<小信号について>検出レベル512は、バースト信号511が入力された場合に信号検出回路231において検出されるバースト信号511のレベルを示している。入力信号検出閾値513は、信号検出回路231に設定された閾値を示している。入力検出信号514は、バースト信号511が入力された場合に信号検出回路231が出力する入力検出信号を示している。信号検出回路231は、検出レベル512が入力信号検出閾値513を超えると、入力検出信号514を出力するLowからHighにする。<大信号について>検出レベル522は、バースト信号521が入力された場合に信号検出回路231において検出されるバースト信号521のレベルを示している。入力検出信号524は、バースト信号521が入力された場合に信号検出回路231が出力する入力検出信号を示している。信号検出回路231は、検出レベル522が入力信号検出閾値513を超えると、入力検出信号524を出力するLowからHighにする。<切替信号について>切替信号530は、遅延量制御回路242が出力する切替信号を示している。切替信号530が出力されない場合Lowになった場合はアナログスイッチ251が高速閾値検出回路252への経路に切り替わるとする。また、切替信号530が出力された場合Highになった場合はアナログスイッチ251が低速閾値検出回路253への経路に切り替わるとする。TIA220からバースト信号511が出力される場合に、遅延量制御回路242は、入力検出信号514が出力されてからHighになってから、遅延時間T11が経過した時点t1までの期間T31においては切替信号530を出力しないLowにする。また、遅延量制御回路242は、時点t1の後の期間T32においては切替信号530を出力するHighにする。TIA220からバースト信号521が出力される場合に、遅延量制御回路242は、入力検出信号524が出力されてからHighになってから、遅延時間T21が経過した時点t1までの期間T31においては切替信号530を出力しないLowにする。また、遅延量制御回路242は、時点t1の後の期間T32においては切替信号530を出力するHighにする。このように、バースト信号521大信号が入力された場合の遅延時間T21が、バースト信号511小信号が入力された場合の遅延時間T11より長くなるようにする。これにより、バースト信号511,521のそれぞれの場合において遅延量制御回路242が切替信号530を出力する時点を一致時点t1させることができる。このため、入力されるバースト信号のレベルの変動による、ATC回路250の時定数の切替タイミングの変動を抑えることができる。たとえば、バースト信号511小信号が入力された場合の遅延時間T11を短くすることで、ATC回路250の出力高速閾値検出回路出力が立ち上がって安定した後もATC回路250の時定数が高速のままになることを回避することができる。このため、同符号連続による閾値の変動を抑制し、デューティ比が変動することを回避することができる。また、バースト信号521大信号が入力された場合の遅延時間T21を長くすることで、ATC回路250の出力高速閾値検出回路出力が立ち上がって安定する前にATC回路250の時定数が低速に切り替わることを回避することができる。このため、閾値が低いままとなってデューティ比が高くなってしまうことを回避することができる。なお、バースト信号511,521のそれぞれの場合において遅延量制御回路242が切替信号530を出力する時点が一致する場合について説明したが、完全に一致していなくてもよい。すなわち、ATC回路250の出力高速閾値検出回路出力が立ち上がって、安定した後にATC回路250の時定数を高速時定数から低速時定数に切り替えればよい。入力されるバースト信号のレベルが大きいほど切替信号の遅延時間を短くすることで、バースト信号511,521のそれぞれの場合において遅延量制御回路242が切替信号530を出力する時点の差を小さくすることができる。このため、入力されるバースト信号のレベルの変動による、ATC回路250の時定数の切替タイミングの変動を抑えることができる。閾値の変動とデューティ比の変動との関係図6は、閾値の変動とデューティ比の変動との関係の一例を示す図である。図6において、横軸はATC回路250から出力される閾値を示している。縦軸はアンプ232から出力される信号のデューティ比を示している。関係601は、ATC回路250から出力される閾値と、アンプ232から出力される信号のデューティ比と、の関係を示している。関係601に示すように、ATC回路250から出力される閾値が高いほど、アンプ232から出力される信号正転信号Qoutの場合のデューティ比が低くなる。入力レベル検出回路の具体例図7は、入力レベル検出回路の具体例1を示す図である。図7において、図2に示した部分と同様の部分については同一の符号を付して説明を省略する。図7に示すように、図2に示した入力レベル検出回路241は、たとえばピーク検出回路701によって実現することができる。ピーク検出回路701は、TIA220から出力されたバースト信号の振幅のピークレベルを検出する。ピーク検出回路701は、検出したピークレベルを示すレベル検出信号を遅延量制御回路242へ出力する。ピーク検出回路701は、たとえばオペアンプ、ダイオードおよびコンデンサなどを用いて実現することができる。図8は、入力レベル検出回路の具体例2を示す図である。図8において、図2に示した部分と同様の部分については同一の符号を付して説明を省略する。図8に示すように、図2に示した入力レベル検出回路241は、たとえばボトム検出回路801によって実現することができる。TIA220は、電気信号に変換したバースト信号を、正転のバースト信号outおよび反転のバースト信号xoutとして出力するとする。正転のバースト信号outはポストアンプ230へ出力される。反転のバースト信号xoutは、タイミング制御回路240およびATC回路250へ出力される。ボトム検出回路801は、TIA220から出力された反転のバースト信号xoutの振幅のボトムレベルを検出する。ボトム検出回路801は、検出したボトムレベルを示すレベル検出信号を遅延量制御回路242へ出力する。ボトム検出回路801は、たとえばオペアンプ、ダイオードおよびコンデンサなどを用いて実現することができる。図9は、入力レベル検出回路の具体例3を示す図である。図9において、図2に示した部分と同様の部分については同一の符号を付して説明を省略する。図9に示すように、図2に示した入力レベル検出回路241は、たとえば平均値検出回路901によって実現することができる。平均値検出回路901は、TIA220から出力されたバースト信号の振幅レベルの平均値を検出する。平均値検出回路901は、検出した平均値を示すレベル検出信号を遅延量制御回路242へ出力する。平均値検出回路901は、たとえば、抵抗およびコンデンサなどを用いたRC回路Resistor-Capacitorcircuitによって実現することができる。ATC回路の構成例図10は、ATC回路の構成例を示す図である。図10に示すように、ATC回路250の高速閾値検出回路252は、たとえば、抵抗1011およびコンデンサ1012を含む積分回路RC回路によって実現することができる。抵抗1011は、一端がアナログスイッチ251に接続され、他端がコンデンサ1012およびATC回路250の出力部に接続されている。コンデンサ1012は、一端が抵抗1011およびATC回路250の出力部に接続され、他端が接地されている。低速閾値検出回路253は、たとえば、抵抗1021およびコンデンサ1022を含む積分回路RC回路によって実現することができる。抵抗1021は、一端がアナログスイッチ251に接続され、他端がコンデンサ1022およびATC回路250の出力部に接続されている。コンデンサ1022は、一端が抵抗1021およびATC回路250の出力部に接続され、他端が接地されている。高速閾値検出回路252の時定数は、抵抗1011の抵抗値およびコンデンサ1012の容量値によって設定することができる。低速閾値検出回路253の時定数は、抵抗1021の抵抗値およびコンデンサ1022の容量値によって設定することができる。たとえば、抵抗1011の抵抗値を抵抗1021の抵抗値よりも小さくすることで、高速閾値検出回路252の時定数を低速閾値検出回路253の時定数より小さくすることができる。このように、ATC回路250閾値検出回路120は、バースト信号のレベルを、切り替え可能な時定数によって積分する積分回路アナログスイッチ251、抵抗1011,1021およびコンデンサ1012,1022によって実現することができる。図11は、ATC回路の変形例を示す図である。図11において、図10に示した部分と同様の部分については同一の符号を付して説明を省略する。図11に示すように、ATC回路250は、アナログスイッチ251と、抵抗1011,1021と、コンデンサ1012と、によって実現してもよい。抵抗1011は、一端がアナログスイッチ251に接続され、他端がコンデンサ1012およびATC回路250の出力部に接続されている。抵抗1021は、一端がアナログスイッチ251に接続され、他端がコンデンサ1012およびATC回路250の出力部に接続されている。コンデンサ1012は、一端が抵抗1011,1021およびATC回路250の出力部に接続され、他端が接地されている。たとえば、抵抗1011の抵抗値を抵抗1021の抵抗値よりも小さくする。この場合は、アナログスイッチ251の経路を抵抗1011に接続した場合は、アナログスイッチ251の経路を抵抗1021に接続した場合よりも、ATC回路250の時定数が小さくなる。これにより、図10に示したATC回路250と同様に、アナログスイッチ251の切り替えにより、ATC回路250の時定数を切り替えることができる。また、図10に示したコンデンサ1022を省いた構成にすることができる。このように、ATC回路250閾値検出回路120は、バースト信号のレベルを、切り替え可能な時定数によって積分する積分回路アナログスイッチ251、抵抗1011,1021およびコンデンサ1012によって実現することができる。遅延量制御回路の構成例図12は、遅延量制御回路の構成例を示す図である。遅延量制御回路242は、たとえば、図12に示すように、電流源1210と、バッファ1220と、積分回路1230と、シュミットトリガバッファ1240と、を備えている。電流源1210は、入力レベル検出回路241から出力されたレベル検出信号に応じた制御電流を積分回路1230へ出力する。バッファ1220には、信号検出回路231から出力された入力検出信号が入力される。バッファ1220は、入力された入力検出信号を一定の時間遅延させて積分回路1230へ出力する。積分回路1230は、バッファ1220から出力された入力検出信号を、電流源1210から出力された制御電流に応じた時間だけ遅延させてシュミットトリガバッファ1240へ出力する。積分回路1230は、抵抗1231とコンデンサ1232とを含むRC回路によって実現されている。抵抗1231は、一端がバッファ1220に接続され、他端がコンデンサ1232、電流源1210およびシュミットトリガバッファ1240に接続されている。コンデンサ1232は、一端が抵抗1231、電流源1210およびシュミットトリガバッファ1240に接続され、他端が接地されている。シュミットトリガバッファ1240は、積分回路1230から出力された信号を整形し、整形した信号を切替信号としてATC回路250へ出力する。具体的には、シュミットトリガバッファ1240は、信号に対する閾値を第1閾値および第2閾値第1閾値>第2閾値を有し、信号レベルが第1閾値を超えると出力信号を立ち上げ、信号レベルが第2閾値を下回ると出力信号を立ち下げる。このように、遅延量制御回路242切替回路150は、入力検出信号を、入力レベル検出回路241レベル検出回路140によって検出されたレベルに応じて切り替え可能な時定数によって積分する積分回路1230によって実現することができる。具体的には、遅延量制御回路242は、電流源1210と積分回路1230とによって実現することができる。電流源1210は、入力レベル検出回路241によって検出されたレベルに応じた制御電流を出力する。積分回路1230は、電流源1210によって出力された制御に応じて変化する時定数によって入力検出信号を積分する。図13は、遅延量制御回路における各信号の一例を示す図である。図13において、横軸は時間を示している。縦方向は各信号のレベルを示している。バースト信号1310は、TIA220から出力されたバースト信号を示している。図13では図12に示した遅延量制御回路242における各信号について説明する。入力検出信号1320は、信号検出回路231から出力された入力検出信号を示している。入力検出信号1320は、Lowのときはバースト信号の入力を検出していないことを示し、Highのときはバースト信号の入力を検出していることを示している。積分回路出力1331は、バースト信号1310のレベルが比較的小さい場合小信号に積分回路1230から出力される信号を示している。切替信号1332は、バースト信号1310のレベルが比較的小さい場合小信号にシュミットトリガバッファ1240から出力される切替信号を示している。積分回路出力1331および切替信号1332に示すように、シュミットトリガバッファ1240は、積分回路出力1331が閾値THを超えると切替信号1332をLowからHighに切り替える。積分回路出力1341は、バースト信号1310のレベルが比較的大きい場合大信号に積分回路1230から出力される信号を示している。切替信号1342は、バースト信号1310のレベルが比較的大きい場合大信号にシュミットトリガバッファ1240から出力される切替信号を示している。積分回路出力1341および切替信号1342に示すように、シュミットトリガバッファ1240は、積分回路出力1341が閾値THを超えると切替信号1342をLowからHighに切り替える。入力検出信号1320の立ち上がりLowからHighへの切り替わりに対する切替信号1332の立ち上がりの遅延時間を遅延時間T1とする。入力検出信号1320の立ち上がりに対する切替信号1342の立ち上がりの遅延時間を遅延時間T2とする。バースト信号1310のレベルが比較的大きい場合は、バースト信号1310のレベルが比較的小さい場合よりも電流源1210からの制御電流が大きくなるため、積分回路出力1341は、積分回路出力1331よりも立ち上がりが遅くなる。このため、切替信号1342の遅延時間T2は、切替信号1332の遅延時間T1よりも長くなる。したがって、バースト信号1310のレベルが比較的大きい場合は、バースト信号1310のレベルが比較的小さい場合よりも、入力検出信号1320が出力されてからATC回路250へ切替信号を出力するまでの遅延時間を長くすることができる。なお、積分回路出力1331および切替信号1332に示すように、シュミットトリガバッファ1240は、積分回路出力1331が閾値THより低い閾値を下回ると切替信号1332をHighからLowに切り替える。積分回路出力1341および切替信号1342に示すように、シュミットトリガバッファ1240は、積分回路出力1341が閾値THより低い閾値を下回ると切替信号1342をHighからLowに切り替える。図14は、遅延量制御回路の他の構成例を示す図である。遅延量制御回路242は、たとえば、図14に示すように、MPU1410と、バッファ1420と、積分回路1430と、を備えている。MPU1410MicroProcessingUnitは、入力レベル検出回路241から出力されたレベル検出信号に応じて積分回路1430の時定数を制御する。具体的には、MPU1410は、デジタル変換器1411と、メモリ1412と、制御部1413と、を備えている。デジタル変換器1411A/D:Analog/Digitalは、入力レベル検出回路241から出力されたレベル検出信号をデジタル信号に変換する。デジタル変換器1411は、デジタル信号に変換したレベル検出信号を制御部1413へ出力する。メモリ1412は、レベル検出信号が示すレベルと、積分回路1430の可変抵抗1431の抵抗値と、の対応情報が記憶されている。対応情報は、たとえば、レベル検出信号が示すレベルと、可変抵抗1431の抵抗値と、を対応付けるテーブルである。または、対応情報は、レベル検出信号が示すレベルに基づいて、可変抵抗1431の抵抗値を算出する数式などでもよい。制御部1413は、メモリ1412に記憶された対応情報に基づいて、デジタル変換器1411から出力されたレベル検出信号が示すレベルに対応する抵抗値を取得し、可変抵抗1431を、取得した抵抗値となるように制御する。バッファ1420には、信号検出回路231から出力された入力検出信号が入力される。バッファ1420は、入力された入力検出信号を一定の時間遅延させて積分回路1430へ出力する。積分回路1430は、バッファ1420から出力された入力検出信号を遅延させて遅延量制御回路242の後段へ出力する。積分回路1430における入力検出信号の遅延時間は、MPU1410によって制御される。具体的には、積分回路1430は、可変抵抗1431とコンデンサ1432とを含むRC回路によって実現されている。可変抵抗1431は、一端がバッファ1420に接続され、他端がコンデンサ1432および遅延量制御回路242の出力部に接続されている。また、可変抵抗1431の抵抗値は、MPU1410によって制御されるデジタル可変抵抗である。コンデンサ1432は、一端が可変抵抗1431および遅延量制御回路242の出力部に接続され、他端が接地されている。積分回路1430の出力部から出力された信号は、切替信号としてATC回路250へ出力される。メモリ1412の対応情報においては、たとえば、高いレベルほど、大きな抵抗値が対応付けられている。これにより、バースト信号のレベルが高いほど、積分回路1430の時定数が大きくなる。このため、バースト信号のレベルが比較的大きい場合は、バースト信号のレベルが比較的小さい場合よりも、入力検出信号が出力されてからATC回路250へ切替信号を出力するまでの遅延時間を長くすることができる。このように、遅延量制御回路242切替回路150は、入力検出信号を、入力レベル検出回路241レベル検出回路140によって検出されたレベルに応じて切り替え可能な時定数によって積分する積分回路によって実現することができる。デューティ比の改善効果図15は、デューティ比の改善効果の一例を示す図である。図15において、横軸は時間を示している。縦方向は各信号のレベルを示している。バースト信号1510は、TIA220から出力されるバースト信号を示している。図15においては、バースト信号1510のレベルが比較的大きい場合について説明する。振幅Aは、バースト信号1510の振幅を示している。図15に示す例では、バースト信号1510の振幅Aは100[mV]であるとする。閾値Bは、ATC回路250からアンプ232へ出力される閾値である。閾値1512~1514は、それぞれ50,40,10[mV]の閾値Bである。切替信号1521~1523は、遅延量制御回路242から出力される切替信号である。遅延時間τ1~τ3は、それぞれ切替信号1521~1523の出力立ち上がりの遅延時間である。遅延時間τ1は、遅延時間τ1~τ3の中で最も短い遅延時間である。遅延時間τ3は、遅延時間τ1~τ3の中で最も長い遅延時間である。閾値1531~1533は、ATC回路250から出力される閾値であって、それぞれ切替信号1521~1523に対応する。ATC回路250へ切替信号1521が入力される場合は、ATC回路250が検出する閾値が10[mV]のときにタイミング制御回路240の時定数が高速から低速に切り替わるため、ATC回路250が検出する閾値は閾値1531のようになる。ATC回路250へ切替信号1522が入力される場合は、ATC回路250が検出する閾値が40[mV]のときにタイミング制御回路240の時定数が高速から低速に切り替わるため、ATC回路250が検出する閾値は閾値1532のようになる。ATC回路250へ切替信号1523が入力される場合は、ATC回路250が検出する閾値が50[mV]のときにタイミング制御回路240の時定数が高速から低速に切り替わるため、ATC回路250が検出する閾値は閾値1533のようになる。アンプ232からCDR回路260へ出力される信号正転信号Qoutのデューティ比の変動量は、たとえば50-B/A100によって示すことができる。したがって、仮に、閾値1531のように、閾値Bが10[mV]の状態でATC回路250の時定数が高速から低速に切り替わると、デューティ比の変動は50-10/100100=40となる。これに対して、閾値1532のように、閾値Bが40[mV]の状態でATC回路250の時定数が高速から低速に切り替わると、アンプ232から出力される信号のデューティ比の変動は、50-40/100100=10となる。また、閾値1533のように、閾値Bが50[mV]の状態でATC回路250の時定数が高速から低速に切り替わると、アンプ232から出力される信号のデューティ比の変動は50-50/100100=0となる。光受信装置200によれば、バースト信号1510のレベルが比較的大きい場合に、遅延量制御回路242から出力される切替信号の遅延時間を比較的長くすることができるたとえば遅延時間τ2や遅延時間τ3。このため、アンプ232から出力される信号のデューティ比の変動を抑えることができるたとえば10や0。このように、実施の形態2にかかる光受信装置200によれば、実施の形態1にかかる検出装置100を適用することで、閾値の変動を抑えることができる。これにより、バースト信号と閾値との比較たとえば差動増幅により得られる信号のデューティ比の変動を抑えることができる。このため、受信した光バースト信号が示すデータを精度よく判定し、受信品質を向上させることができる。実施の形態3図16は、実施の形態3にかかる光受信装置の構成例を示す図である。図16において、図2に示した部分と同様の部分については同一の符号を付して説明を省略する。図16に示すように、実施の形態3にかかる光受信装置200のタイミング制御回路240は、図2に示した構成に加えて切替制御回路1601を備えている。遅延量制御回路242は、切替信号を切替制御回路1601へ出力する。切替制御回路1601には、外部リセット信号と、遅延量制御回路242からの切替信号と、が入力される。外部リセット信号は、たとえば光受信装置200をPONのOLT側に適用した場合に、光受信装置200へ光バースト信号が入力される直前に光受信装置200へ入力される。すなわち、外部リセット信号は、光バースト信号が入力されるごとに、光バースト信号の入力前に外部上位装置から入力される所定信号である。切替制御回路1601は、ATC回路250の時定数の切り替えを制御する。具体的には、切替制御回路1601は、遅延量制御回路242から出力された切替信号をATC回路250へ出力することで、ATC回路250の時定数を高速から低速へ切り替える。そして、切替制御回路1601は、外部リセット信号が入力されると、ATC回路250へ切替信号を出力することで、ATC回路250の時定数を低速から高速へ切り替える。なお、アンプ232およびCDR回路260を光受信装置200の外部に設け、光受信装置200を閾値の検出装置として構成してもよい。図17は、光受信装置の動作の一例を示すフローチャートである。図16に示した光受信装置200は、時定数の切替動作として、たとえば図17に示す各ステップのように動作する。まず、切替制御回路1601に対して外部リセット信号が入力されるとステップS1701、切替制御回路1601が、アナログスイッチ251へ切替信号を出力することにより、ATC回路250における閾値の検出の時定数を高速な時定数に設定するステップS1702。図17に示すステップS1702~S1708は、図4-2に示したステップS421~S427と同様である。たとえば、光受信装置200は、図17に示す各ステップを繰り返す。このように、バースト信号が入力される前の外部リセット信号の入力を契機として、ATC回路250の時定数を高速な時定数に切り替える。これにより、バースト信号が入力される前はATC回路250の時定数を高速な時定数にしておき、バースト信号の立ち上がり部分の閾値を高速な時定数で検出することができる。これにより、バースト信号の立ち上がり部分の閾値を精度よく検出することができる。図18は、タイミング制御回路の構成例を示す図である。図18に示すように、図16に示したタイミング制御回路240の切替制御回路1601は、フリップフロップ回路1801,1802を備えている。フリップフロップ回路1801,1802のそれぞれは、CCLOCK端子の立ち上がりエッジでD入力の値がQ出力として保持されるD型のフリップフロップ回路である。フリップフロップ回路1801のCCLOCK端子には、信号検出回路231から出力された入力検出信号が入力される。フリップフロップ回路1801のD入力にはHighHが印加される。フリップフロップ回路1801のCLR端子には遅延量制御回路242からの切替信号が入力される。フリップフロップ回路1801のXQ出力反転出力は、遅延した入力検出信号として遅延量制御回路242へ出力される。フリップフロップ回路1802のCCLOCK端子には、外部リセット信号が入力される。フリップフロップ回路1802のD入力にはLowLが印加される。フリップフロップ回路1802のCLR端子には遅延量制御回路242からの切替信号が入力される。フリップフロップ回路1802のXQ出力反転出力は切替信号としてATC回路250へ出力される。図19は、遅延量制御回路における各信号の一例を示す図である。図19において、横軸は時間を示している。縦方向は各信号のレベルを示している。図19では図18に示したタイミング制御回路240における各信号について説明する。バースト信号1911,1912は、TIA220から出力されたバースト信号を示している。バースト信号1912は、バースト信号1911の後に出力されるバースト信号である。外部リセット信号1920は、光受信装置200の外部から、フリップフロップ回路1802のCCLOCK端子へ入力される外部リセット信号である。外部リセット信号1920は、バースト信号1911が入力される前の時点t11と、バースト信号1912が入力される前の時点t12と、に入力される立ち上がる。入力検出信号1931は、信号検出回路231から出力され、フリップフロップ回路1801のCCLOCK端子へ入力される入力検出信号である。入力検出信号1931は、バースト信号1911,1912の立ち上がりに対して一定時間遅延して立ち上がる。また、入力検出信号1931は、バースト信号1911,1912の立ち下がりに対して一定時間遅延して立ち下がる。遅延量制御回路出力1932は、遅延量制御回路242からフリップフロップ回路1801,1802のCLR端子へ入力される切替信号である。遅延量制御回路出力1932は、バースト信号1911,1912の立ち上がりに対して、入力レベル検出回路241から出力されるレベル検出信号に応じた時間だけ遅延して立ち下がる。切替信号1940は、フリップフロップ回路1802のXQ出力反転出力からATC回路250へ出力される切替信号である。切替信号1940は、外部リセット信号1920が立ち上がると立ち下がる。これにより、切替信号1940は、バースト信号1911,1912の立ち上がりの前に立ち下がる。また、切替信号1940は、遅延量制御回路出力1932が立ち下がると立ち上がる。これにより、切替信号1940は、バースト信号1911,1912の立ち上がりに対して、入力レベル検出回路241から出力されるレベル検出信号に応じた時間だけ遅延して立ち上がる。したがって、ATC回路250の時定数を、バースト信号1911,1912の立ち上がりの前に高速に切り替えることができる。また、ATC回路250の時定数を、バースト信号1911,1912の立ち上がり対して、入力レベル検出回路241から出力されるレベル検出信号に応じた時間だけ遅延してから低速に切り替えることができる。これにより、バースト信号1911,1912の立ち上がり部分の閾値を高速な時定数で検出し、バースト信号1911,1912の立ち上がりの後の部分の閾値を低速な時定数で検出することができる。このように、実施の形態3にかかる光受信装置200においては、光バースト信号が入力されるごとに、光バースト信号の入力前に入力される所定信号リセット信号を取得する。そして、リセット信号を取得した場合にATC回路250の時定数を高速の時定数第1時定数にしておくことで、入力されたバースト信号の立ち上がり部分の閾値を高速な時定数で検出することができる。このため、バースト信号の立ち上がり部分の閾値を精度よく検出することができる。実施の形態4図20は、実施の形態4にかかる光受信装置の構成例を示す図である。図20において、図2に示した部分と同様の部分については同一の符号を付して説明を省略する。図20に示すように、実施の形態4にかかる光受信装置200のタイミング制御回路240は、図2に示した構成に加えて入力判定回路2001を備えている。入力レベル検出回路241は、検出したレベルを示すレベル検出信号を遅延量制御回路242および入力判定回路2001へ出力する。入力判定回路2001は、入力レベル検出回路241から出力されたレベル検出信号に基づいてバースト信号の入力の有無を検出する。具体的には、入力判定回路2001は、レベル検出信号が示すレベルが閾値を超えた場合に光バースト信号が入力されたと判定する。信号検出回路231は、光バースト信号の入力を検出すると、遅延量制御回路242へ入力検出信号を出力する。この場合は、ポストアンプ230の信号検出回路231を省いた構成にしてもよい。このように、バースト信号の入力を検出する構成は、ポストアンプ230の信号検出回路231を用いる構成に限らず、ポストアンプ230の外部の回路を用いてもよい。なお、ポストアンプ230およびCDR回路260を光受信装置200の外部に設け、光受信装置200を閾値の検出装置として構成してもよい。このように、実施の形態4にかかる光受信装置200によれば、実施の形態2にかかる光受信装置200と同様の効果を得ることができるとともに、ポストアンプ230の外部の入力判定回路2001によってバースト信号の入力を検出することができる。このため、たとえば、バースト信号のレベルを検出する構成をポストアンプ230から省くことができるため、回路規模の縮小が可能になる。以上説明したように、検出装置、光受信装置、検出方法および光受信方法によれば、受信品質を向上させることができる。"