少なくとも1つの第1の光学コネクタと、前記第1の光学コネクタ内に内蔵された光電子モジュールとを含む装置。前記光電子部品は、垂直キャビティ面発光レーザVCSELを含む請求項1に記載の装置。前記光電子部品は、フォトダイオードPDを含む請求項1に記載の装置。前記光学コネクタをボードにフリップチップ実装する目的で、前記光学コネクタの表面上にはんだバンプを更に含む請求項1に記載の装置。第2の光学コネクタと、前記第2の光学コネクタ内に内蔵された第2の光電子モジュールと、前記第1の光学コネクタ及び前記第2の光学コネクタを接続するファイバ光学接続コードとを更に含む請求項1に記載の装置。基板と、前記基板上の第1のグループのはんだバンプと、前記第1のグループのはんだバンプと電気的に接続される、前記基板の底面に設けられた第2のグループのはんだバンプと、前記第1のグループのはんだバンプにフリップチップ接続された光電子デバイスと、前記基板を格納する光学コネクタハウジングと、前記第2のグループのはんだバンプと電気的に接続される、前記光学コネクタの底面に設けられたはんだバンプとを含む光学コネクタ。コンプリメンタリ光学コネクタのアラインメントピンと結合する、前記光学コネクタハウジング内のアラインメントホールを更に含む請求項6に記載の光学コネクタ。前記基板はガラスを含む請求項6に記載の光学コネクタ。前記光電子部品は、垂直キャビティ面発光レーザVCSELアレイモジュールを含む請求項6に記載の光学コネクタ。前記光電子部品は、フォトダイオードPDアレイモジュールを含む請求項6に記載の光学コネクタ。前記光学コネクタハウジングは、メカニカルトランスファブルMTコネクタを含む請求項6に記載の光学コネクタ。第1の電子チップに実装された第1の光学コネクタハウジング内にパッケージングされたレーザと、第2の電子チップに実装された第2の光学コネクタハウジング内にパッケージングされたフォトダイオードと、前記第1の電子チップと前記第2の電子チップを光学的に接続する目的で、前記第1の光学コネクタハウジングと前記第2の光学コネクタハウジングを結合する、どちらかの端面に設けられたコンプリメンタリ光学コネクタを含む光学ファイバコードとを含むシステム。前記レーザに電気的に接続されたトランスミッタ回路と、前記フォトダイオードに電気的に接続されたレシーバ回路とを更に含む請求項12に記載のシステム。前記第1の電子チップ及び前記第2の電子チップは、中央処理ユニットCPUパッケージの一部を含む請求項13に記載のシステム。前記第1の電子チップは、周辺機器モジュール内に設けられる請求項13に記載のシステム。前記第2の電子チップは、周辺機器モジュール内に設けられる請求項13に記載のシステム。前記周辺機器モジュールはメモリを含む請求項16に記載のシステム。第1の表面実装SMTコネクタ内にレーザを内蔵する工程と、第1の電子チップに前記第1のSMTコネクタをフリップチップ接続する工程と、第2のSMTコネクタ内にフォトダイオードPDを内蔵する工程と、第2の電子チップに前記第2のSMTコネクタをフリップチップ接続する工程と、前記第1のSMTコネクタ及び前記第2のSMTコネクタにプラグで接続される光学コードを介して前記第1の電子チップを前記第2の電子チップに光学的に接続する工程とを含む方法。前記第1の電子チップ及び前記第2の電子チップは、中央処理ユニットCPUパッケージ内に設けられる請求項18に記載の方法。前記第1の電子チップは、電子パッケージ内に設けられ、前記第2の電子チップは、周辺機器デバイス内に設けられる請求項18に記載の方法。前記第2の電子チップは、電子パッケージ内に設けられ、前記第2の電子チップは、周辺機器デバイス内に設けられる請求項18に記載の方法。図1に、メカニカルトランスファブル、すなわちMT型コネクタの一例を示す。MTがマルチターミナルコネクタを表すこともある。MTコネクタは、スモールフォームファクタSFFコネクタとして知られるものの一種である。MTコネクタは、1つのフェルールに配列されたファイバホールのアレイ構造を含む高密度コネクタパッケージにおいて、高いファイバカウントをもたらすので、パラレル光学データ通信に良く利用される。2個から24個までの接続ポイントを有するMTコネクタが市販されており、将来はその数の何倍もの接続ポイントを有するMTコネクタが市販されるであろう。図1及び2に、MT型コネクタの一例を示す。図1に、コネクタのメス部分100及びオス部分102を示す。図2に、メス部分100のより詳細な平面図を示す。メス側入力部101及びオス側入力部103は、それぞれの光学的な接続を目的とする光学ファイバ又は導波路アレイを含んでも良い。メス部分100及びオス部分102の双方が、フェルール108及び110に、互いに対応して露出された光学接続ポイント104及び106から成るアレイを保持する。接続ポイント104及び106は、オス部102の端面において、メス部分100上のガイドホール114と結合する一組の金属ガイドピン112によって位置決めされても良い。MTコネクタはプッシュクリック機構によってロックされても良く、メス部分100の端面116とオス部分102の端面118の間を挟む留め具図示せずを含んでも良い。図3に、MT型コネクタ302及び304を活用する光学トランシーバ300の側面図を示す。図に示すとおり、フリップチップボール/グリッドアレイFC-BGA基板306は、プリント回路基板PCB308上に実装されても良い。FC-PGA基板306には、垂直キャビティ面発光レーザVCSELアレイモジュール312を駆動する回路、及びフォトダイオードPDアレイモジュール314から信号を受け取る受信回路を含む相補型金属酸化膜半導体CMOSトランシーバ310が取り付けられても良い。トランシーバ310、VCSELモジュール312及びPDモジュール314ははんだボールアレイ316を介してFC-PGA基板306にフリップチップ接続されても良い。第1のポリマ導波路アレイ318は、入射光信号をMT型コネクタ302からPDモジュール318まで導く。PDモジュール318は、入射光信号をトランシーバ310に供給する電気信号に変換する。同様に、トランシーバ310から転送される電気信号はVCSELモジュール312に供給される。第2のポリマ導波路アレイ320は、VCSELモジュール312から出力される光信号をMT型コネクタ304に導く。第1及び第2のポリマ導波路アレイ318及び320のそれぞれの一端は、第1の内部全反射TIRミラー322及び第2のTIRミラー324を形成する目的で、45°の角度に構成され、反射性材料でコーティングされる。例えば、マイクロトミング又はレーザ切断法を用いて導波路アレイ318又は320を45°の角度でカッティング又はスライスすることによって、これを達成しても良い。このようにして、MT型コネクタ302から入射した光信号は第1の導波路318を通過して、TIRミラー322によって、90°上方に反射してPDモジュール314に達する。同様にして、VCSELモジュール312の底面から出射した、PCB308に対して垂直な光は、TIRミラー324によって90°の角度反射して、第2の導波路320の中に入ってMT型コネクタ304に達する。導波路アレイ318及び320は、FC-BGA基板306上のバンプに正確に揃えられて取り付けられるべきである。この構造とともに、VCSELモジュール312及びPDモジュール314等の光電子チップの位置合わせには、視覚的なアラインメントを用いても良い。本発明の1つの形態では、VCSELモジュール312又はPDモジュール314等の光電子チップをそのままMT型コネクタ内にパッケージングすることによって、視覚的なアラインメントを取り除いても良い。図4に、図3で示したトランシーバ300と同様の光学トランシーバ400を示す。図4では、導波路318及び320、及びTIRミラー322及び324が取り除かれ、光学コネクタ412及び416のそれぞれの中にPDモジュール410及びVCSELモジュール414がそのまま組み入れられている。図4の光学トランシーバ400は、プリント回路基板404上にFC-BGA基板402を含んでも良い。FC-BGA基板402は、層間を結ぶ導電性ビアよってそれぞれの層を接続された、複数の電気トレースを有する多層有機基板を含んでも良い図示せず。CMOSトランシーバ406は、はんだボールアレイ408を介してFC-BGA基板402とフリップチップ接続されても良い。図で示すとおり、光学トランシーバ400は、例えば、高速の12チャンネルパラレル光学トランシーバパッケージであっても良く、マイクロプロセッサパッケージテクノロジと互換性があり、低コスト、ハイパフォーマンス光学部品の一体化を可能にするものであっても良い。CMOSトランシーバ406は、0.18μmCMOSプロセス技術において製造されても良いし、VCSELドライバ、トランスインピーダンスアンプTIA及びリミットアンプLIA等の光学リンク通信において使用されるあらゆる回路を含んでも良く、中央処理ユニットCPUパッケージの一部を形成しても良い。0.18μmCMOSプロセス技術を一例として提示したが、他のプロセス技術を用いても良い。フォトダイオードPDアレイモジュール410は又、MT型フォトダイオードPDパッケージ412を形成する目的で、MT型コネクタの中にパッケージングされても良い。同様に垂直キャビティ面発光レーザVCSELアレイモジュール414も又、MT型VCSELパッケージ416を形成する目的で、MT型コネクタの中にパッケージングされても良い。MT型PDパッケージ412及びMT型VCSELパッケージ416は、はんだボールアレイ418及び420を用いて、FC-PGA基板402にフリップチップ実装される表面実装SMTデバイスであっても良い。422及び424によって図示したもの等である、導電トレースをMT型PDパッケージ412及びMT型VCSELパッケージ416をCMOSトランシーバ406と電気的に接続する目的で用いても良い。図に示すとおり、MT型PDパッケージ412及びMT型VCSELパッケージ416は、メスMT型コネクタの形でパッケージングされる。オスMT型コネクタ426及び428は、アラインメントピン430及び432を含み、アラインメントピンは外部の導波路又はファイバアレイ434及び436との直接のバットカップリングを可能にする。勿論、この形態は逆転しても良く、PDパッケージ412及びMT型VCSELパッケージ416は、FC-BGA基板402に実装されたオスMT型コネクタの形でパッケージングされても良く、コネクタ426及び428がメスMT型コネクタであっても良い。このようにして、本実施形態は、OEチップをそのままMT型ファイバ光学コネクタ内にパッケージングすることによって、PDモジュール410、VCSELモジュール414及び外部導波路又はファイバアレイ434及び436等の光電子OEチップのセルフアラインメントを可能にする。MT型コネクタはアラインメントピン430及び432を含み、アラインメントピンはあらゆるMTコネクタ規格フライング導波路又はファイバアレイに差し込むことができる。光電子アレイチップ及び導波路アレイの光軸は揃えられているので、そのままバットカップリングすることができる。反射ミラーもオンパッケージの導波路も用いることは無い。1つの形態によれば、VCSELアレイは、電気コンタクトとして用いられる電極及びバンプをパターンに持つガラス基板上にフリップチップ実装されても良い。概して、ガラス基板のサイズは、アレイチップのサイズよりも大きい。その組み合わせられたユニットは、プラスチックパッケージに対して位置が合わせられている。図5A、5B及び5Cに、MTコネクタ内に光電子アレイチップを組み込むためのプロセスフローの一例を示す。図5Aに示すとおり、電極500、及びはんだバンプ502及び504はガラス基板506上にパターン化されても良い。この例では、はんだバンプ502の上側の列、及びはんだバンプ504の下側の列は図のとおり、電極500によって接続される。電極500及びはんだバンプ502及び504は、既存の半導体製造技術を用いてパターン化されても良い。アラインメントマーク505を、ガラス基板506上に設けても良い。図5Bに示すとおり、VCSELアレイモジュール等の光電子OEモジュール414は、はんだバンプ502の上側の列にフリップチップ接続されても良い。アラインメントマーク505は、ガラス基板506に対するOEモジュール414の位置合わせを促進する目的で用いられても良い。1つの形態では、VCSELアレイモジュール414は、10個の開口部508によって示されているとおり、10個のVCSELを含んでも良い。しかしながら、VCSELアレイモジュール414内のVCSELの数は用途によって多くしても少なくしても良い。VSCELアレイモジュール414について述べてきたが、図4に示したフォトダイオードアレイ410等のあらゆる光電子チップにも、同様にこの事を容易に適用できるであろう。図4に示したMT型コネクタ416の正面図を図5Cに示す。基板506はMT型コネクタハウジング416でパッケージングされても良く、MT型コネクタハウジングは、アパーチャ512を露出させるための通常は長方形状である開口部512を含んでも良い。ハウジング416は、例えばプラスチックを含んでも良い。この場合も、アライメイントマーク505は、ハウジング416内における基板の位置合わせを促進する目的で用いられも良い。はんだバンプ504の下側の列は、アレイモジュール414に対して電気信号の入力及び出力、及び電力の供給を行うパッケージの底面のはんだバンプ420に対応しても良い。ガイドホール516を、コンプリメンタリMT型コネクタ428のガイドピン図4の432との結合ができるよう設けても良い。中央処理ユニットCPUパッケージの形で用いられる場合のような、チップ間光学相互接続に用いられる本発明の形態を図6に示す。ここでは、2つ以上のチップ600及び602は、共通基板又はパッケージ604上に設けられても良い。第1のチップ600は、トレース608によってVCSELアレイモジュール612を内蔵したコネクタ610に電気的に接続されるトランシーバ606を含んでも良い。同様に、第2のチップ602は、トレース618によってトランシーバ620に電気的に接続されるフォトダイオードPDアレイモジュール616を内蔵するコネクタ614を含んでも良い。このようにして、オス―オスコネクタ622等のファイバ光学コネクタコードを用いることによって、チップ間光学相互接続を実現しても良い。選択として、それぞれのチップ600及び602は又、コンプリメンタリトランシーバ部品を含んでも良い。例えば、1つの形態では、パッケージ604内の他のチップ図示せず、又はメモリ又はルータ等の周辺機器635又は外部チップ等の外部ソースから外部光学信号を受信する目的で、チップ600はコネクタ632に内蔵されたPDアレイモジュール630を含んでも良い。同様に、チップ602は、パッケージ604内又は外部のチップに設けられたほかのチップ、又は周辺デバイス646に光学信号644を送信する目的で、コネクタ642に内蔵されたVCSELアレイモジュール640を含んでも良い。本発明の形態によれば、光電子部品及びファイバ、又は導波路アレイの光軸の位置合わせが容易にできるため、光電子部品から/への光のカップリングを促進できる。コネクタ内に光電子モジュールをパッケージングすることにより、ミラー等の他の助けを用いることなく、直接のカップリングができる。システムの光学損失に関わる予算を減らすことで生じる、反射ミラーに起因する過剰な損失をトランスミッタ及びレシーバインターフェースの双方において取り除けるであろう。更に、本発明の形態は、OEモジュール及びガラス基板の配置及びアセンブリをウェハレベルで行ってもよいため、大量生産HVMにも対応できるであろう。要約の記載を含む、本発明の実施形態を説明した上記の記載は、本発明を網羅しておらず、又、本発明を開示されたそのものの形式に限定してもいない。ここでは、説明の目的で、本発明の特定の実施形態及び用例を記してきたが、本発明の範囲を逸脱しない範囲において、これらに相当した多様な改良をすることができることは、当業者であれば認識できるであろう。これら改良を、上記詳細な記載に照らして、本発明に対して行うことができる。以下の請求項で用いた用語は、本発明を明細書及び請求項で記載された特定の実施形態に限定するものではない。むしろ、本発明の範囲は、以下の請求項全体によって決定されるべきであり、その請求項は、確立された請求項解釈の原則に基づいて解釈されるべきである。