負荷7への電流供給ライン5、6に備えられ、制御端子41への定電流の供給に伴って前記電流供給ライン5、6に接続される出力端子43と基準電圧端子42との間のオンオフを制御することで前記負荷7への電流供給を制御するパワー素子4と、前記パワー素子4をオンさせる際に、前記パワー素子4の前記制御端子41に対して、前記定電流として第1定電流と該第1定電流よりも小さな第2定電流とを切り替えて供給する定電流供給回路3と、前記パワー素子4をオンさせる際に前記パワー素子4の前記制御端子41の電圧が所定のクランプ電圧に達すると、該クランプ電圧にクランプするクランプ動作を行うクランプ回路8と、前記定電流供給回路3による前記定電流の切り替えを制御し、前記パワー素子4の前記制御端子41への前記定電流の供給開始から前記クランプ回路8による前記クランプ動作開始まで、および、前記クランプ動作開始から所定の遅延時間経過まで前記第1定電流を前記制御端子41に供給し、前記遅延時間経過後に前記第2定電流に切り替えて前記制御端子41に供給する保持回路10と、を備えていることを特徴とする負荷駆動装置。前記クランプ回路8は、前記パワー素子4の前記制御端子41の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させ、前記保持回路10は、前記クランプ回路8が前記制御端子41の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させたときに、当該出力信号をタイマによって遅延させるフィルタ回路を有し、該フィルタ回路にて遅延させた出力信号に基づいて前記定電流を前記第1定電流から前記第2定電流に切り替えることを特徴とする請求項1に記載の負荷駆動装置。前記フィルタ回路は、CMOS回路によって構成されたカウンタ回路10aを有し、前記クランプ回路8が前記制御端子41の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させたときに、この信号を前記カウンタ回路10aによって所定カウント分のディレイを設けて出力するものであることを特徴とする請求項2に記載の負荷駆動装置。前記カウンタ回路10aのカウントに用いられるクロックには、前記保持回路10が形成されるICの内部クロックが用いられていることを特徴とする請求項3に記載の負荷駆動装置。前記フィルタ回路は、CR回路によるディレイ回路によって構成され、前記クランプ回路8が前記制御端子41の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させたときに、この信号を前記ディレイ回路によって所定のディレイを設けて出力するものであることを特徴とする請求項2に記載の負荷駆動装置。前記保持回路10は、前記クランプ動作開始に伴って前記パワー素子4の前記制御端子41の電圧がオーバーシュートしてからダウンシュートに向かうときのダウンエッジを検出するダウンエッジ検出回路10cを有し、該ダウンエッジ検出回路10cにて前記ダウンエッジが検出されてから所定の遅延時間を設け、この遅延時間経過後に前記定電流を前記第1定電流から前記第2定電流に切り替えることを特徴とする請求項1に記載の負荷駆動装置。前記保持回路10は、該保持回路10を構成する素子の応答に基づいて、ダウンエッジ検出回路10cにて前記ダウンエッジが検出されてからの前記遅延時間を設けていることを特徴とする請求項6に記載の負荷駆動装置。上記したようにゲートへ定電流を供給する定電流回路とゲート電圧をクランプするクランプ回路とを用いてパワー素子の制御を実施する回路構成を採用した場合、パワー素子のオン動作中に、一旦クランプ状態によるハーフオン状態を経由してから、フルオン状態にすることができる。このため、過電流を判定してからゲート電圧をクランプする場合と比較して、高速にクランプ動作を実施することが可能となるが、定電流を大量に供給した状態でクランプ回路に電流を吸収させると、クランプ回路での電力損失が大きくなる。クランプ回路での電力損失は、クランプ回路に流れる電流をI、クランプ電圧をVとすると、I×Vによって算出され、電流Iが大きくなるほど大きくなる。これに対して、パワー素子のゲート電圧がクランプ電圧以上になったときに、クランプ動作に入ったと認識する制御回路を構成することで、定電流回路の供給電流量を削減し、上記電力損失を削減することが可能となる。しかしながら、クランプ回路はパワー素子のゲート電圧を検知してゲート端子の電流を吸い込む構成になるため、電圧状態が安定化する前に供給電流を削減すると、急激なアンダーシュート波形を生成し、発振状態による不安定な動作を引き起こすという問題を発生させる。本発明は上記点に鑑みて、定電流回路で生成する定電流をパワー素子のゲートに供給することでパワー素子のオン動作を制御しつつ、クランプ回路によってゲート電圧をクランプすることで過電流による破壊を抑制し、かつ、急激なアンダーシュート波形が生成されることにより発振状態になって不安定な動作を引き起こすことを防止することを目的とする。上記目的を達成するため、請求項1に記載の発明では、パワー素子4をオンさせる際に、パワー素子4の制御端子41に対して、定電流として第1定電流と該第1定電流よりも小さな第2定電流とを切り替えて供給する定電流供給回路3と、パワー素子4をオンさせる際にパワー素子4の制御端子41の電圧が所定のクランプ電圧に達すると、該クランプ電圧にクランプするクランプ動作を行うクランプ回路8と、定電流供給回路3による定電流の切り替えを制御し、パワー素子4の制御端子41への定電流の供給開始からクランプ回路8によるクランプ動作開始まで、および、クランプ動作開始から所定の遅延時間経過まで第1定電流を制御端子41に供給し、遅延時間経過後に第2定電流に切り替えて制御端子41に供給する保持回路10と、を備えていることを特徴としている。このように、パワー素子4をオンさせる際に、パワー素子4の制御端子41に比較的大きな第1定電流を供給することで制御端子41の電圧を比較的大きな勾配で上昇させつつ、制御端子41の電圧がクランプ電圧に至ってから電圧状態が安定化するまでは、保持回路10にて制御端子41への比較的大きな第1定電流の供給を保持するようにしている。そして、制御端子41の電圧状態が安定化した後に、制御端子41への電流供給が比較的小さな第2定電流にて行われるようにしている。このような動作を行えば、定電流供給回路3で生成する定電流をパワー素子4の制御端子41に供給することでパワー素子4のオン動作を制御しつつ、クランプ回路8によってゲート電圧をクランプすることで過電流による破壊を抑制し、かつ、急激なアンダーシュート波形が生成されることにより発振状態になって不安定な動作を引き起こすことを防止することができる。例えば、請求項2に記載したように、クランプ回路8は、パワー素子4の制御端子41の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させ、保持回路10は、クランプ回路8が制御端子41の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させたときに、当該出力信号をタイマによって遅延させるフィルタ回路を有し、該フィルタ回路にて遅延させた出力信号に基づいて定電流を第1定電流から第2定電流に切り替えるように構成される。そして、フィルタ回路については、請求項3に記載したように、CMOS回路によって構成されたカウンタ回路10aを有した構成にでき、クランプ回路8が制御端子41の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させたときに、この信号をカウンタ回路10aによって所定カウント分のディレイを設けて出力するように構成することができる。このように、CMOS回路によってカウンタ回路10aを構成すれば、製造工程のバラツキによるタイマ時間誤差を少なくできる。この場合、請求項4に記載したように、カウンタ回路10aのカウントに用いられるクロックには、保持回路10が形成されるICの内部クロックが用いられるようにすると好ましい。このように、カウンタ回路10bでのカウントをIC内に内蔵された内部クロックによって実施できるようにすればカウント用の周辺回路部品が必要なくなるため、部品点数の削減により安価に構成することができる。また、フィルタ回路を、請求項5に記載したように、CR回路によるディレイ回路によって構成することもでき、クランプ回路8より制御端子41の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させたときに、この信号をディレイ回路によって所定のディレイを設けて出力するように構成することもできる。このようなCR回路によるディレイ回路によってフィルタ回路を構成すれば、コンデンサと抵抗という容易な回路構成によってフィルタ回路を構成できる。請求項6に記載の発明では、保持回路10は、クランプ動作開始に伴ってパワー素子4の制御端子41の電圧がオーバーシュートしてからダウンシュートに向かうときのダウンエッジを検出するダウンエッジ検出回路10cを有し、該ダウンエッジ検出回路10cにてダウンエッジが検出されてから所定の遅延時間を設け、この遅延時間経過後に定電流を第1定電流から第2定電流に切り替えることを特徴としている。このように、ダウンエッジ検出回路10cを備えるようにし、ダウンエッジ検出回路10cによって制御端子41の電圧のオーバーシュート後のダウンエッジに基づいて定電流の切り替えを行うこともできる。この場合、例えば、請求項7に記載したように、保持回路10は、該保持回路10を構成する素子の応答に基づいて、ダウンエッジ検出回路10cにてダウンエッジが検出されてからの遅延時間を設けるようにすることができる。このように、素子の応答を利用することで、遅延回路が必要なくなり、回路構成の簡略化を図ることが可能となる。なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。第1実施形態本発明の第1実施形態について説明する。図1は、本実施形態にかかるクランプ回路を備えた負荷駆動装置のブロック構成例を示した図である。また、図2は、このクランプ回路を備えた負荷駆動装置の具体的な回路構成例を示した図である。ただし、図2では、負荷駆動装置の一部のみを抽出して図示してある。これらの図を参照して、本実施形態のクランプ回路を備えた負荷駆動装置について説明する。図1に示す負荷駆動装置は、図示しないマイコンなどの制御手段から入力されるIN信号制御信号に基づいて駆動される。この負荷駆動装置には、IN信号に基づいてオンオフ制御されるスイッチ部1と、スイッチ部1がオンされると電源2からの電力供給に基づいて定電流を発生させる定電流供給回路3と、定電流供給回路3から制御端子41への定電流供給に基づいて制御端子41に駆動電圧が入力されるとオンされるパワー素子4とを有している。この負荷駆動装置では、定電流供給回路3から供給される定電流に基づいてパワー素子4をオンさせることで、電流供給ラインのうちの高圧出力線5側に接続されるパワー素子4の出力端子43と所定電位とされる基準電源ライン6側に接続される基準電圧端子42との間のインピーダンスを制御する。これにより、例えば高圧出力線5に接続された負荷7への電力供給を行っている。本実施形態の定電流供給回路3は、定電流の大きさを調整できる機能を有しており、パワー素子4の制御端子41を急速充電するときには比較的大きな定電流第1定電流を発生させ、急速充電が必要ないときには比較的小さな定電流第2定電流を発生させられるようになっている。また、負荷駆動装置には、クランプ回路8が備えられている。このクランプ回路8により、制御端子41を所定電圧以下、クランプ電圧というにクランプするというクランプ動作を行っている。このクランプ回路8を備えることにより、パワー素子4のオン動作中に、一端クランプ状態によるハーフオン状態を経由して、フルオン状態にすることができる。このため、過電流を判定してからゲート電圧をクランプする場合と比較して、高速にクランプ動作を実施しつつ、過電流保護が図れ、過電流によるパワー素子4の破壊防止が可能とされている。さらに、本実施形態の負荷駆動装置には、第1、第2保持回路9、10が備えられている。第1保持回路9は、IN信号を入力し、IN信号としてスイッチ部1をオンさせてパワー素子4の駆動を行わせることを示す信号以下、IN信号のオン指令というが入力されると、その信号を受けてから所定期間中、クランプ回路8にクランプ動作を許可することを指示する信号を出力する。第2保持回路10は、第1保持回路9の出力とクランプ回路8によるクランプ動作の状態に基づいて、定電流供給回路3を制御するものである。すなわち、第2保持回路10は、クランプ回路8によるクランプ動作開始後にも所定期間中は定電流供給回路3で比較的大きな定電流を発生させ、それからクランプ動作終了までは定電流供給回路に比較的小さな定電流を発生させるようにし、その後、クランプ動作が終了すると再び定電流供給回路に比較的大きな定電流を発生させることを指示する。具体的には、定電流供給回路3は、スイッチ部1と電源2と間において並列的に接続された第1、第2定電流回路31、32と、電源2から第2定電流回路32への電力供給のオンオフ制御するスイッチ部33とを有した構成とされている。定電流供給回路3は、スイッチ部1をオンすると電源2からの電力供給に基づいて定電流を発生させ、スイッチ部33がオンされているときには第1、第2定電流回路31、32の両方で生成される定電流を足し合わせた比較的大きな定電流を発生させ、スイッチ部33がオフされているときには第1定電流回路31のみで生成される比較的小さな定電流を発生させる。例えば、図2に示すように、定電流回路31は、カレントミラー接続された第1、第2PchMOSFET31a、31bおよび定電流源31cにて構成される。また、定電流回路32も、カレントミラー接続された第1、第2PchMOSFET32a、32bおよび定電流源32cにて構成される。そして、スイッチ部1がオンされると、第1PchMOSFET31aが定電流源31cで規定される定電流を流すと共に、それに対してカレントミラー接続された第2PchMOSFET31bも同様の定電流を流す。これがパワーMOSFET4の制御端子41に供給される。また、スイッチ部33がオンされているときには、定電流回路32でも同様の動作を行い、定電流回路32の定電流もパワー素子4の制御端子41に供給される。このような構成により、定電流供給回路3を構成することができる。パワー素子4は、例えば、図2に示すように、絶縁ゲート型バイポーラトランジスタ以下、IGBTというで構成される。パワー素子4がIGBTで構成される場合には、例えば駆動電圧が15V程度とされる。ただし、パワー素子4のドライブ時において、オン動作のときに電源と負荷7とが短絡した状態になると過電流状態になり、その過電流が素子耐量を超える安全動作領域外の大きさに達すると素子破壊に至る可能性がある。このため、パワー素子4をフルオン状態にする前にハーフオン状態を作り出し、過電流が流れることによる素子破壊を防止している。例えば、パワー素子4がIGBTで構成される場合、ハーフオン状態の際には駆動電圧が8V程度とされる。なお、パワー素子4の制御端子41と定電流供給回路3やクランプ回路8との間に備えられているのはゲート抵抗4a、4bである。クランプ回路8は、第1、第2スイッチ部81、82と比較器83とを備えた構成とされている。第1スイッチ部81は、制御端子41とパワー素子4の基準電圧端子42との間に備えられており、比較器83の出力信号に基づいてオンオフ制御される。この第1スイッチ部81がオフされているときには定電流供給回路3から供給される定電流のほぼすべてがパワー素子4の制御端子41に供給される。そして、第1スイッチ部81がオンされると定電流が第1スイッチ部81を通じて基準電源ライン6側に引抜かれることで制御端子41をクランプ電圧にクランプするというクランプ動作を行う。第2スイッチ部82は、比較器83への電源印加を制御することでクランプ動作を行わせるものである。第2スイッチ部82は、第1保持回路9の出力信号に基づいてオンオフ制御される。具体的には、第1保持回路9は、IN信号のオン指令が入力されると、その信号を受けてから所定期間中、クランプ回路8にクランプ動作を許可することを指示する出力信号を出される。この出力信号が出されている期間中、第2スイッチ部82がオンされて比較器83への電力供給を行い、比較器83を作動させる。比較器83は、パワー素子4の制御端子41の電圧と参照電圧REFとを大小比較し、その比較結果に応じた出力信号を発生させる。すなわち、比較器83は、パワー素子4の制御端子41の電圧がクランプ電圧に達したか否かの判定を行っており、パワー素子4の制御端子41の電圧がクランプ電圧未満のときには第1スイッチ部81をオフする信号ローレベルを出力し、パワー素子4の制御端子41の電圧がクランプ電圧に達すると第1スイッチ部81をオンする信号ハイレベルを出力する。また、この比較器83の出力信号は、第2保持回路10に入力されるようになっている。第1保持回路9は、IN信号を入力し、IN信号のオン指令が入力されると、一定期間中は第2スイッチ部82をオンする出力信号を発生させる。第1保持回路9が第2スイッチ部82をオンする出力信号を発生させる期間は、パワー素子4の制御端子41の電圧をクランプ電圧にクランプする期間であり、図示しない過電流検出回路が過電流検出を行うのに必要な時間よりも長く設定されている。また、第1保持回路9の出力信号は、第2保持回路10にも伝えられるようにしてある。第2保持回路10は、定電流供給回路3におけるスイッチ部33のオンオフを制御する制御信号を発生させる。第2保持回路10の制御信号は、第1保持回路9の出力信号とクランプ回路8における比較器83の出力信号とに基づいて生成されている。基本的には、第2保持回路10は、比較器83の出力信号が第1スイッチ部81をオフすることを示す信号のときに、出力信号として定電流供給回路3におけるスイッチ部33をオンさせる信号を発生させる。ただし、第2保持回路10は、比較器83の出力信号が第1スイッチ部81をオンすることを示す信号に切り替わっても、スイッチ部33をオンさせる出力信号を一定期間中保持してスイッチ部33をオンさせるようにしている。また、第2保持回路10は、クランプ期間が終了すると、第1保持回路9の出力信号に基づいて再びスイッチ部33をオンさせる信号を出力信号として発生させるという動作を行う。例えば、第2保持回路10は、フィルタ回路によって構成され、フィルタ回路によるタイマによって、比較器83の出力信号が第1スイッチ部81をオンすることを示す信号に切り替わっても、スイッチ部33をオンさせる出力信号が一定期間中保持されるようにしている。フィルタ回路としては、例えば、図2に示すようなカウンタ回路10aを採用することができる。カウンタ回路10aは、負荷駆動装置の各素子が作り込まれるIC内に内蔵された内部クロックCLKに基づいてカウントが行えるように構成され、比較器83の出力信号を入力して、比較器83の出力信号に対して所定カウント分のディレイを設けている。これにより、比較器83の出力信号が第1スイッチ部81をオンすることを示す信号に切り替わっても、スイッチ部33をオンさせる出力信号が一定期間中保持されるようにできる。このようなカウンタ回路10aは、例えばCMOS回路などによって構成できる。CMOS回路によってカウンタ回路10aを構成すれば、製造工程のバラツキによるタイマ時間誤差を少なくできる。また、カウンタ回路10aでのカウントをIC内に内蔵された内部クロックによって実施できるようにすればカウント用の周辺回路部品が必要なくなるため、部品点数の削減により安価に構成することができる。なお、カウンタ回路10aをCMOS回路などで構成する場合、その回路で用いられる電圧まで降圧することが望ましい。その場合には、図2中に示したように、バッファ10bにて比較器83の出力信号の電位レベルを降圧させてからカウンタ回路10aに比較器83の出力信号が入力されるようにすると良い。また、フィルタ回路としては、CR回路によるディレイ回路を採用することもできる。例えば、比較器83の出力端子と基準電源ライン6との間に抵抗とコンデンサを直列接続し、これら抵抗とコンデンサの間の電位がコンパレータに入力されるようにする。比較器83の出力信号によってコンデンサが所定の時定数で充電され、コンパレータの出力が比較器83の出力信号に対してディレイを有して追従することになる。このような構成により、比較器83の出力信号が第1スイッチ部81をオンすることを示す信号に切り替わっても、スイッチ部33をオンさせる出力信号が一定期間中保持されるようにできる。このようなCR回路によるディレイ回路によってフィルタ回路を構成すれば、コンデンサと抵抗という容易な回路構成によってフィルタ回路を構成できる。以上のような回路構成により、本実施形態にかかる負荷駆動装置が構成されている。次に、このように構成された本実施形態の負荷駆動装置の動作について説明する。図3は、本実施形態の負荷駆動装置の動作を表したタイミングチャートである。また、図4は、比較例として、図1に示す負荷駆動装置のうちの第2保持回路10をなくして、スイッチ部33が比較器83の出力信号に基づいて直接オンオフ制御される形態とした場合の動作を示したタイミングチャートである。これらの図を参照して説明する。まず、IN信号のオン指令が入力される前より、第2保持回路10の出力に基づいてスイッチ部33がオン状態にされている。このときには、第1、第2定電流回路31、32の双方で生成される定電流を足し合わせた分の定電流が定電流供給回路3から出力できる状態になっているが、まだスイッチ部1がオンされていないため、パワー素子4の制御端子41には電流供給が行われていない状況になっている。そして、時点T0において、IN信号のオン指令が入力されると、素子特性によって決まるオン遅延があった後の時点T1においてスイッチ部1がオン状態となる。これにより、定電流供給回路3から、第1、第2定電流回路31、32の双方で生成される定電流を足し合わせた分の定電流がパワー素子4の制御端子41に供給される。そして、パワー素子4の制御端子41が第1、第2定電流回路31、32の双方で生成される定電流を足し合わせた比較的大きな電流に基づいて急速充電されていく。この後、パワー素子4の制御端子41の電圧が比較的大きな勾配で徐々に上昇し、時点T2においてミラー電圧V1まで達する。この状態が所定期間続いたのち、再びパワー素子4の制御端子41の電圧が上昇する。この電圧が時点T3においてクランプ電圧に相当する参照電圧REFを超えるとクランプ回路8によるクランプ動作に基づいて、パワー素子4の制御端子41の電圧がクランプ電圧V2にクランプされる。このとき、パワー素子4の制御端子41の電圧が一旦オーバーシュートしてからクランプ電圧で一定になって電圧状態が安定化することになる。このため、図4に示した例のように、電圧状態が安定化する前に定電流供給回路3からの電流を削減すると、急激なアンダーシュート波形を生成し、クランプ電圧を下回ることで比較器83の信号が反転することにより、スイッチ部33を再びオンするため、発振状態による不安定な動作を引き起こすことになる。これに対して、本実施形態のように、第2保持回路10を備えることで、比較器83の出力信号が第1スイッチ部81をオンする信号に切り替わった後でも、第2保持回路10にて時点T4までの所定期間中はスイッチ部33をオンさせる信号を保持することができる。つまり、パワー素子4の制御端子41の電圧状態が安定化するまでスイッチ部33をオンさせたままとし、第1、第2定電流回路31、32の双方で生成される定電流を足し合わせた分の定電流がパワー素子4の制御端子41に供給されるようにできる。したがって、急激なアンダーシュート波形が生成されないようにでき、発振状態による不安定な動作が引き起こされることを防止できる。この後は、時点T5において、クランプ回路8によるクランプ動作が完了すると、第1保持回路9が第2スイッチ部82をオフして比較器83の駆動を停止することになるため、第1保持回路9から第2保持回路10にクランプ期間の終了が伝えられる。この第1保持回路9の出力信号に基づいて、再び第2保持回路10からスイッチ部33をオンさせる出力信号が発生させられ、スイッチ部33がオンされる。これにより、パワー素子4の制御端子41に第1、第2定電流回路31、32の双方で生成される定電流を足し合わせた分の定電流が供給され、再びパワー素子4の制御端子41が比較的大きな電流に基づいて急速充電されていく。そして、パワー素子4のゲート電圧が電源電圧V3まで上昇し、パワー素子4がフルオン状態となる。この後は、IN信号としてスイッチ部1をオフしてパワー素子4の駆動を止めることを示す信号以下、IN信号のオフ指令というが入力されると、スイッチ部1がオフされる。このとき、第2保持回路10の出力信号に基づいてスイッチ部33がオンされたままの状態になるが、スイッチ部1がオフされるため、定電流供給回路3からパワー素子4の制御端子41への電流供給は行われない。以上説明したように、本実施形態の負荷駆動装置では、パワー素子4をオンさせる際に、パワー素子4の制御端子41に比較的大きな電流を供給することで制御端子41の電圧を比較的大きな勾配で上昇させつつ、制御端子41の電圧がクランプ電圧に至ってから電圧状態が安定化するまでは、制御端子41への比較的大きな電流の供給を保持するようにしている。そして、制御端子41の電圧状態が安定化した後に、制御端子41への電流供給が定電流回路31のみから為されるようにし、比較的小さな電流が制御端子41に供給されるようにしている。このような動作を行えば、定電流供給回路3で生成する定電流をパワー素子4の制御端子41に供給することでパワー素子4のオン動作を制御しつつ、クランプ回路8によって制御端子41の電圧をクランプすることで過電流による破壊を抑制し、かつ、急激なアンダーシュート波形が生成されることにより発振状態になって不安定な動作を引き起こすことを防止することができる。第2実施形態本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して第2保持回路10の具体的な構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。図5は、本実施形態にかかる負荷駆動装置の具体的な回路構成を示したものである。ただし、図5では、負荷駆動装置の一部のみを抽出して図示してあり、図示していない部分については第1実施形態と同様である。図5に示すように、本実施形態では、第2保持回路10は、パワー素子4の制御端子41の電圧のダウンエッジを検出するダウンエッジ検出回路10cと、比較器83とダウンエッジ検出回路10cの検出結果に基づいてスイッチ部33のオンオフを制御するアンド回路10dとを有した構成とされている。ダウンエッジ検出回路10cは、パワー素子4の制御端子41の電圧がオーバーシュートした後にアンダーシュートに向かうときのダウンエッジを検出するものであり、例えばサンプリング周期毎に前回周期と今回周期での制御端子41の電圧を比較し、今回周期の方が前回周期よりも小さければダウンエッジを検出してハイレベルを出力する。このような構成において、アンド回路10dの出力がローレベルのときにスイッチ部33がオンし、ハイレベルのときにスイッチ部33がオンするようにしてある。図6は、本実施形態にかかる負荷駆動装置の動作を示したタイミングチャートである。まず、時点T0において、IN信号のオン指令が入力されると、素子特性によって決まるオン遅延があった後の時点T1においてスイッチ部1がオン状態となる。これにより、時点T1~T3において、第1実施形態と同様の動作が行われ、パワー素子4の制御端子41の電圧が上昇していく。そして、パワー素子4の制御端子41がクランプ電圧に達する前の状態では比較器83の出力信号がローレベルとなる。また、この期間中にはダウンエッジも検出されていないため、ダウンエッジ検出回路10cの出力もローレベルになる。したがって、アンド回路10dの出力がローレベルとなり、スイッチ部33がオンされ、パワー素子4の制御端子41に第1、第2定電流回路31、32の双方で生成される定電流を足し合わせた分の定電流が供給される。そして、時点T3において、パワー素子4の制御端子41の電圧がクランプ電圧に達すると、比較器83の出力がハイレベルに切り替わる。しかし、このときにはまだダウンエッジが検出されないため、ダウンエッジ検出回路10cの出力はローレベルとなる。したがって、アンド回路10dの出力はローレベルのままで、スイッチ部33もオンが保持され、パワー素子4の制御端子41に第1、第2定電流回路31、32の双方で生成される定電流を足し合わせた分の定電流が供給される。その後、クランプ回路8のクランプ動作によって、パワー素子4の制御端子41の電圧がオーバーシュート後に低下していくと、時点T4においてダウンエッジが検出され、ダウンエッジ検出回路10cの出力がハイレベルに切り替わる。これにより、比較器83とダウンエッジ検出回路10cの両方の出力がハイレベルになるため、アンド回路10dの出力もハイレベルに切り替わる。したがって、スイッチ部33がオフされ、パワー素子4の制御端子41に第1定電流回路31のみで生成される定電流が供給される。このときのスイッチ部33のオフへの切り替えは、ダウンエッジ検出回路10cやアンド回路10dを構成する素子の応答などによってダウンエッジ検出タイミングから遅れることから、パワー素子4の制御端子41の電圧状態が安定化してから制御端子41に供給される電流の削減を行うことが可能となる。この後は、クランプ回路8によるクランプ動作の終了時に、第2スイッチ部82がオフされて比較器83への電力供給がオフされるため、比較器83の出力がローレベルになる。このため、アンド回路10dの出力がローレベルになってスイッチ部33が再びオンし、パワー素子4の制御端子41に第1、第2定電流回路31、32の双方で生成される定電流を足し合わせた分の定電流が供給される。したがって、再びパワー素子4の制御端子41が比較的大きな電流に基づいて急速充電されるようにできる。このように、本実施形態では、ダウンエッジ検出回路10cを備えるようにし、ダウンエッジ検出回路10cによって制御端子41の電圧のオーバーシュート後のダウンエッジに基づいてスイッチ部33のオンオフ切り替えを行うようにしている。そして、第2保持回路9を構成する素子の応答に基づいて、パワー素子4の制御端子41の電圧状態が安定化してから制御端子41に供給される電流の削減を行うことが可能となる。したがって、第1実施形態と同様の効果を得ることができる。なお、ここでは素子の応答に基づいてパワー素子4の制御端子41の電圧状態が安定化してからスイッチ部33がオフされるようにしたが、遅延回路を設けて行っても良い。ただし、素子の応答を利用することで、遅延回路が必要なくなり、回路構成の簡略化を図ることが可能となる。他の実施形態上記実施形態では、負荷駆動装置の回路構成の一例を示したが、同様の動作を行うことが可能な他の回路構成とされていても構わない。例えば、上記各実施形態では、負荷7をパワー素子4のハイサイド側に配置する場合について説明したが、ローサイド側に配置することも可能である。図7は、図1に対して負荷7の接続場所を変更した場合を示した図であり、図8は、その場合の負荷駆動装置の具体的な回路構成を示した図である。図7に示すように、パワー素子4の基準電圧端子42側に負荷7が接続される形態としても良い。勿論、負荷駆動装置を構成する各素子を上記実施形態で説明した素子と異なる素子で構成しても良い。例えば、パワー素子4としてIGBTを例に挙げて説明したがパワーMOSFETであっても構わない。