基材と、前記基材の上に形成されたソース電極と、前記基材の上に形成され、前記ソース電極に重なる開口を備えた第1の絶縁膜と、前記開口の横の前記第1の絶縁膜の上に形成されたゲート電極と、前記開口の側面に形成されたゲート絶縁膜と、前記第1の絶縁膜の上に形成され、前記開口に繋がる凹部を備えた第2の絶縁膜と、前記開口と前記凹部のそれぞれの内側と前記第2の絶縁膜の上に形成され、酸化物半導体を材料とするチャネルと、前記凹部の横の前記チャネルの上に形成されたドレイン電極と、を有することを特徴とする縦型電界効果トランジスタ。前記凹部は、前記基材に向かって直径が小さくなることを特徴とする請求項1に記載の縦型電界効果トランジスタ。前記凹部内における前記チャネルの断面積は、前記基材から離れるにつれて大きくなることを特徴とする請求項1又は請求項2に記載の縦型電界効果トランジスタ。前記基材は、配線基板又は電気機器の筐体であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の縦型電界効果トランジスタ。配線基板と筐体のいずれかを含む基材と、前記基材の上に形成されたソース電極と、前記基材の上に形成され、前記ソース電極に重なる開口を備えた第1の絶縁膜と、前記開口の横の前記第1の絶縁膜の上に形成されたゲート電極と、前記開口の側面に形成されたゲート絶縁膜と、前記第1の絶縁膜の上に形成され、前記開口に繋がる凹部を備えた第2の絶縁膜と、前記開口と前記凹部のそれぞれの内側と、前記第2の絶縁膜の上に形成され、酸化物半導体を材料とするチャネルと、前記凹部の横の前記チャネルの上に形成されたドレイン電極と、を備えた縦型電界効果トランジスタを有することを特徴とする電子機器。基材の上にソース電極を形成する工程と、前記基材と前記ソース電極のそれぞれの上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜の上であって、平面視で前記ソース電極と重なる部分に、ゲート電極を形成する工程と、前記第1の絶縁膜と前記ゲート電極のそれぞれの上に第2の絶縁膜を形成する工程と、前記ゲート電極の上方の前記第2の絶縁膜に凹部を形成する工程と、前記第2の絶縁膜、前記ゲート電極、及び前記第1の絶縁膜に開口を形成することにより、該開口内に前記ソース電極を露出させる工程と、前記開口内に露出した前記ゲート電極の側面にゲート絶縁膜を形成する工程と、前記開口と前記凹部のそれぞれの内側と前記第2の絶縁膜の上に、酸化物半導体を材料とするチャネルを形成する工程と、前記凹部の横の前記チャネルの上にドレイン電極を形成する工程と、を有することを特徴とする縦型電界効果トランジスタの製造方法。前記凹部を形成する工程は、前記第2の絶縁膜の上に、窓を備えたレジストパターンを形成する工程と、前記窓を通じて前記第2の絶縁膜をウエットエッチングすることにより、前記凹部を形成する工程とを含むことを特徴とする請求項6に記載の縦型電界効果トランジスタの製造方法。縦型電界効果トランジスタとその製造方法及び電子機器において、チャネルの下地の材料の選択の幅を広げると共に、縦型電界効果トランジスタのオン抵抗が上昇するのを抑制することを目的とする。以下の開示の一観点によれば、基材と、前記基材の上に形成されたソース電極と、前記基材の上に形成され、前記ソース電極に重なる開口を備えた第1の絶縁膜と、前記開口の横の前記第1の絶縁膜の上に形成されたゲート電極と、前記開口の側面に形成されたゲート絶縁膜と、前記第1の絶縁膜の上に形成され、前記開口に繋がる凹部を備えた第2の絶縁膜と、前記開口と前記凹部のそれぞれの内側と前記第2の絶縁膜の上に形成され、酸化物半導体を材料とするチャネルと、前記凹部の横の前記チャネルの上に形成されたドレイン電極とを有する縦型電界効果トランジスタが提供される。また、その開示の他の観点によれば、配線基板と筐体のいずれかを含む基材と、前記基材の上に形成されたソース電極と、前記基材の上に形成され、前記ソース電極に重なる開口を備えた第1の絶縁膜と、前記開口の横の前記第1の絶縁膜の上に形成されたゲート電極と、前記開口の側面に形成されたゲート絶縁膜と、前記第1の絶縁膜の上に形成され、前記開口に繋がる凹部を備えた第2の絶縁膜と、前記開口と前記凹部のそれぞれの内側と、前記第2の絶縁膜の上に形成され、酸化物半導体を材料とするチャネルと、前記凹部の横の前記チャネルの上に形成されたドレイン電極とを備えた縦型電界効果トランジスタを有する電子機器が提供される。更に、その開示の別の観点によれば、基材の上にソース電極を形成する工程と、前記基材と前記ソース電極のそれぞれの上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜の上であって、平面視で前記ソース電極と重なる部分に、ゲート電極を形成する工程と、前記第1の絶縁膜と前記ゲート電極のそれぞれの上に第2の絶縁膜を形成する工程と、前記ゲート電極の上方の前記第2の絶縁膜に凹部を形成する工程と、前記第2の絶縁膜、前記ゲート電極、及び前記第1の絶縁膜に開口を形成することにより、該開口内に前記ソース電極を露出させる工程と、前記開口内に露出した前記ゲート電極の側面にゲート絶縁膜を形成する工程と、前記開口と前記凹部のそれぞれの内側と前記第2の絶縁膜の上に、酸化物半導体を材料とするチャネルを形成する工程と、前記凹部の横の前記チャネルの上にドレイン電極を形成する工程とを有する縦型電界効果トランジスタの製造方法が提供される。以下の開示によれば、アモルファス状態でも高い移動度を維持できる酸化物半導体をチャネルの材料に使用するので、チャネルと基材との格子整合を図る必要がなくなり、基材として使用できる材料の選択の幅が広がる。また、凹部の内側にチャネルを形成するので、チャネルの断面積が基材から離れるにつれて大きくなる。そのため、縦型電界効果トランジスタの高耐圧化に伴ってソース電極とドレイン電極とが大きく離れ、これによりソース電極からドレイン電極に延在するチャネルの延在距離が長くなっても、チャネルの抵抗が増大するのを抑制でき、オン抵抗の上昇を抑制できる。第1実施形態第1実施形態に係る縦型電界効果トランジスタについて、その製造工程を追いながら説明する。図1~図5は、本実施形態に係る縦型電界効果トランジスタの製造途中の断面図であり、図6~図10はその平面図である。最初に、図1aに示すように、銅を材料とする基材1の上に、蒸着法又はスパッタ法によりチタン膜と金膜とをこの順に形成した後、これらの膜をリフトオフ法によりパターニングしてソース電極2とする。なお、ソース電極2として形成されるチタン膜と金膜の厚さは特に限定されない。チタン膜は、金膜と基材1との密着性を高める密着膜としての機能を有し、約10nm程度の厚さに形成される。また、金膜は、ソース電極2の大部分を占めるものであって、約300nm程度の厚さに形成される。図6は、本工程を終了後の平面図であり、先の図1aは図6のI-I線に沿う断面図に相当する。図6に示すように、ソース電極2は平面視で概略円形状に形成される。次に、図1bに示すように、基材1とソース電極2のそれぞれの上にポリイミドの塗膜を形成し、それを熱硬化させることにより厚さが0.1μm~100μmの第1の絶縁膜3を形成する。続いて、図2aに示すように、第1の絶縁膜3の平坦面上にチタン膜と金膜とをこの順に形成した後、リフトオフ法によりこれらの膜をパターニングしてゲート電極6を形成する。上記したチタン膜は例えば約10nm程度の厚さに形成され、その上の金膜は例えば300nm程度の厚さに形成される。図7は、本工程を終了後の平面図であり、先の図2aは図7のII-II線に沿う断面図に相当する。図7に示すように、ゲート電極6は、平面視でソース電極2に重なるように形成される。次いで、図2bに示すように、第1の絶縁膜3とゲート電極6のそれぞれの上にポリイミドの塗膜を形成し、それを熱硬化させることにより、第2の絶縁膜8を形成する。第2の絶縁膜8の膜厚は、後述のようにゲート-ドレイン間の耐圧を高めるために第1の絶縁膜3よりも厚くするのが好ましく、本実施形態では1μm~100μm程度とする。続いて、図3aに示すように、第2の絶縁膜8の上にフォトレジストを塗布し、それを露光、現像することで、ゲート電極6の上方に窓11aを備えたレジストパターン11を形成する。その後に、図3bに示すように、窓11aを通じて第2の絶縁膜8をウエットエッチングすることにより、ゲート電極6の上方の第2の絶縁膜8に凹部8aを形成する。ウエットエッチングは、等方性のエッチングであるため、基材1の主面1aに平行な方向にも進行する。そのため、このウエットエッチングで形成された凹部8aは、基材1に向かって直径Lが小さくなるテーパー状の断面形状を有することになる。その直径Lは特に限定されない。本実施形態では、凹部8aにおける直径Lの最大値を数μm程度とする。更に、このウエットエッチングで使用するエッチング液も特に限定されない。本実施形態のように第2の絶縁膜8としてポリイミド膜を形成する場合には、ヒドラジン又は東レ株式会社製のTPE3000をエッチング液として使用し得る。次いで、図4aに示すように、上記のレジストパターン11を引き続きマスクとして使用しながら、窓11aを通じて第1の絶縁膜3、第2の絶縁膜8、及びゲート電極6をドライエッチングすることにより、凹部8aに繋がる開口12を形成する。本工程のエッチングは膜毎に異なる条件で行われる。例えば、ゲート電極6のエッチングは、Arガスを用いるイオンミリングにより行われる。そして、第1の絶縁膜3と第2の絶縁膜8として形成されたポリイミド膜のエッチングには、フロン系のガスと酸素ガスとの混合ガスをエッチングガスとするドライエッチングが採用される。また、上記のように各絶縁膜3、8とゲート電極6とを一括してドライエッチングすると、ゲート電極6の側面6xと開口12の側面が連続した同一面内に位置するようになる。この後に、レジストパターン11は除去される。図8は、本工程を終了後の平面図であり、先の図4aは図8のIII-III線に沿う断面図に相当する。図8に示すように、開口12はソース電極2に重なるように形成され、開口12内にソース電極2が露出する。また、上記の開口12を形成した後では、上記のレジストパターン11とは別のレジストパターンを用いるフォトリソグラフィにより第2の絶縁膜8がパターニングされ、ゲート電極6を電気的に引き出すためのコンタクトホール18が形成される。次に、図4bに示すように、基材1の上側全面にゲート絶縁膜16として酸化ハフニム膜をALD法により約50nm程度の厚さに形成する。ALD法で形成されたゲート絶縁膜16は、スパッタ法等の他の成膜方法で成膜された場合と比較して段差被覆性が良好なため、開口12の側面においてゲート絶縁膜16の厚さは均一となる。その後に、ドライエッチングによりゲート絶縁膜16を異方的にエッチングすることで、ソース電極2と第2の絶縁膜8の各々の上面からゲート絶縁膜16を除去すると共に、凹部8aの内面と開口12の側面にゲート絶縁膜16を残す。なお、そのドライエッチングで使用し得るエッチングガスとしては、例えば、BCl3ガスと酸素ガスとの混合ガスがある。次に、図5aに示すように、基材1の上側全面にチャネル17を10nm~100nm程度の厚さに形成する。そして、リフトオフ法によりそのチャネル17をパターニングすることで、凹部8aの周囲の第2の絶縁膜8の上面と、凹部8aと開口12の各々の内側にチャネル17を残す。チャネル17の材料の材料として使用する半導体材料は特に限定されない。但し、シリコンは、単結晶状態の場合と比較してアモルファス状態や多結晶状態における移動度が大きく低下するので、高い移動度を維持するために単結晶状態に成膜しなければならず、結晶状態が限定されてしまうという点で不利である。そこで、本実施形態では、アモルファス状態や多結晶状態でも単結晶状態と同程度の移動度を維持できる酸化物半導体をチャネル17の材料として使用し、アモルファス状態にチャネル17を成膜する。このようにアモルファス状態で成膜したチャネル17は、下地との格子整合を図る必要がないため、成膜の対象となる下地が限定されないという利点がある。更に、アモルファス状態であればチャネル17の格子欠陥を懸念する必要もないので、格子欠陥の原因である下地とチャネル17との熱膨張率差を許容できる。これらにより、本実施形態では、ソース電極2、第2の絶縁膜8、及びゲート絶縁膜16の材料を選ばずに、これらの上に高い移動度を有するチャネル17を形成することができる。上記した酸化物半導体は特に限定されない。本実施形態では、酸化亜鉛ZnO膜をチャネル17として形成する。酸化亜鉛膜は、成膜ガスとしてジエチルジンクDEZnと水とを気化してなるガスを使用するALD法により形成し得る。このようにして形成した酸化亜鉛膜は、10cm2Vs~100cm2Vs程度の高い移動度を有する。また、酸化亜鉛に代えて、酸化インジウムガリウム亜鉛IGZO、アルミニウムドープ酸化亜鉛AZO、及び酸化インジウム亜鉛IZOのいずれかも酸化物半導体として使用し得る。図9は、本工程を終了後の平面図であり、先の図5aは図9のIV-IV線に沿う断面図に相当する。図9に示すように、チャネル17は、平面視で概略円形状に形成される。続いて、図5bに示すように、凹部8aの横のチャネル17の上にドレイン電極19を形成する。ドレイン電極19の形成方法は特に限定されないが、本実施形態では第2の絶縁膜8とチャネル17の上にチタン膜と金膜とをこの順に形成した後、リフトオフ法によりこれらの膜をパターニングしてドレイン電極19を形成する。ドレイン電極19の厚さも特に限定されず、チタン膜は例えば約10nm程度の厚さに形成され、その上の金膜は例えば300nm程度の厚さに形成される。以上により、本実施形態に係る縦型電界効果トランジスタ20の基本構造が完成する。図10は、その縦型電界効果トランジスタ20の平面図であり、先の図5bは図10のV-V線に沿う断面図に相当する。図10に示すように、平面視におけるドレイン電極19の形状は、凹部8aを内側に含むリング状である。図5bに示した縦型電界効果トランジスタ20では、ソース電極2からチャネル17を通じてドレイン電極19にキャリアが流れる。そして、ゲート電極6に印加するゲート電圧を制御することで、ゲート電極6の横のチャネル領域R点線円内参照におけるキャリアの流れを制御することができ、これにより縦型電界効果トランジスタ20のオンオフを制御することができる。そして、チャネル領域Rの厚みがゲート長となるため、ゲート長がゲート電極6の厚さと実質的に等しくなる。よって、ゲート長の短縮化のためにフォトリソグラフィでゲート電極を微細加工する必要がなく、ゲート電極6を薄厚化するだけで簡単にサブミクロンオーダーのゲート長を実現でき、縦型電界効果トランジスタ20の高速化を図ることができる。更に、チャネル17の材料として使用する酸化物半導体がアモルファス状態でも高い移動度を維持できるので、単結晶状態のチャネル17を形成する必要がない。これにより、プロセスコストの増大を伴うエピタキシャル成長法でチャネル17を形成する必要が無くなると共に、チャネル17の下地として使用し得るソース電極2等の材料の選択の幅が広がる。また、基材1の材料として、銅等のように熱伝導性の高い導電性材料を使用すると、縦型電界効果トランジスタ20で発生した熱が基材1から外部に速やかに放熱され、縦型電界効果トランジスタ20の放熱効果を高めることができる。導電性材料を使用した基材1としては、例えば、電子機器の金属性の筐体がある。本実施形態に従えば、その金属製の筐体に縦型電界効果トランジスタ20を直接形成することができ、筐体に縦型電界効果トランジスタ20を取り付ける組み立てコストを大幅に削減できる。なお、金属製の筐体を備えた電子機器の例としては、AC-ACコンバータ、DC-DCコンバータ、及びAC-DCコンバータ等がある。また、可撓性フィルムを基材1として使用してもよく、可撓性フィルムを利用した新規な構造の縦型電界効果トランジスタ20を作製することもできる。基材1として使用し得る可撓性フィルムとしては、例えば、TABテープに使用されるポリイミドフィルムがある。しかも、第2の絶縁膜8の厚みを利用してゲート電極6とドレイン電極19とを隔てることで、これらゲート電極6とドレイン電極19との間の耐圧を高めることができる。特に、第1の絶縁膜3よりも厚く第2の絶縁膜8を形成することで、ゲート電極6とドレイン電極19とが大きく隔てられ、これらの電極6、19間の耐圧が高められる。ところで、このように耐圧を高めるべくゲート電極6とドレイン電極19とを隔てると、ソース電極2からドレイン電極19に延在するチャネル17の延在距離も延びることになる。このようにチャネル17が延びても、本実施形態では以下のようにして縦型電界効果トランジスタ20のオン抵抗が増大するのを抑制できる。オン抵抗は、縦型電界効果トランジスタ20がオン状態におけるソース電極2とドレイン電極19との間の抵抗であって、これらの電極2、19の間に延在する部分のチャネル17の抵抗に依存する。そのチャネル17の抵抗は、基材1の主面1aに平行な切断面Pでチャネル17を切断したとき、その切断面Pに現れるチャネル17の断面積が大きいほど小さくなる。以下では、そのようなチャネル17の断面積をチャネル断面積と呼ぶ。チャネル断面積は、切断面Pと主面1aとの間隔Dに応じて異なる大きさとなる。その間隔がD1の場合とそれよりも広いD2の場合の各々について以下に説明する。図11aは、切断面Pと主面1aとの間隔がD1の場合のチャネル断面積S1を模式的に示す平面図である。そして、図11bは、切断面Pと主面1aとの間隔がD2の場合のチャネル断面積S2を模式的に示す平面図である。図11bに示されるように、そのチャネル断面積S2は、図11aのチャネル断面積S1よりも大きくなる。このように、凹部8aをテーパー状に形成すると、切断面Pが基材1から離れるにつれてチャネル断面積を大きくすることができる。よって、図5bのように第2の絶縁膜8の厚みを利用してゲート電極8とドレイン電極19との間隔を広め、これに伴いチャネル17の延在距離が長くなっても、ソース電極2とドレイン電極19との間のチャネル17の抵抗が増大し難くなる。その結果、ソース電極2とドレイン電極19の間のオン抵抗の上昇が抑制され、縦型電界効果トランジスタ20のスイッチング速度が低下するのを防止できる。図12は、比較例に係る縦型電界効果トランジスタ21の断面図である。なお、図12において、本実施形態に係る縦型電界効果トランジスタ20におけるのと同じ要素には同じ符号を付してある。この比較例では、本実施形態とは異なり、第2の絶縁膜8に凹部8aを設けずに、第1の絶縁膜3と第2の絶縁膜8の各々に開口12のみを設けてある。開口12の側面は基材1の主面1aに対して垂直なため、この縦型電界効果トランジスタ21では、開口12内におけるチャネル17の断面積が基材1からの高さによらずに一定である。また、この比較例においては、ソース電極2とドレイン電極19の形成順序を本実施形態とは逆にして、基材1から近い順にドレイン電極19とソース電極2とを形成している。図13は、本実施形態に係る縦型電界トランジスタ20と比較例に係る縦型電界効果トランジスタ21の各々の特性を定性的に示すグラフである。そのグラフの横軸は、ゲート電極6とドレイン電極19との間の耐圧を示す。また、グラフの横軸は、ソース電極2とドレイン電極19との間のオン抵抗を示す。図13に示されるように、本実施形態では、比較例よりもグラフの傾きが緩やかとなり、耐圧の向上に伴うオン抵抗の上昇が抑制される。このように、本実施形態によれば、縦型電界効果トランジスタ20の耐圧を向上させながらオン抵抗が上昇するのを抑制し、オン抵抗の上昇が原因で縦型電界効果トランジスタ20のスイッチング速度が低下するのを防止できる。また、この縦型電界効果トランジスタ20では、図5bのように凹部8aをテーパー状にした。そのため、主面1aに垂直な方向に沿って測ったゲート電極6の点Qとチャネル17との間隔yが、当該点Qが開口12から離れるにつれ徐々に大きくなる構造となる。この構造により、ゲート電極6から発生する電界が、開口12から離れた部分のチャネル17にも及ぶようになるため、その電界が開口12内のチャネル17に集中するのが抑制される。そのような構造は、いわゆるフィールドプレート構造に類似しており、開口12内における衝突イオン化を抑えて縦型電界効果トランジスタ20の高耐圧化を図ることができる。第2実施形態図14は、本実施形態に係る縦型電界効果トランジスタ30の断面図である。なお、図14において、第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。本実施形態では、基材1として、絶縁性コア基板31と導体部32とを備えた配線基板を使用する。このうち、絶縁性コア基材31の材料としては、ガラスエポキシ等の有機材料やセラミックを使用し得る。また、ポリイミドフィルムのような可撓性フィルムをコア基材31として使用してもよい。一方、導体部32は、例えば、絶縁性コア基板31の貫通孔31aに埋め込まれた銅を材料とするビア充填体である。このような配線基板は、例えば、電子機器内において半導体パッケージの一部として使用されるものである。第1実施形態で説明したように、チャネル17として形成される酸化物半導体は、成膜の下地を選ばないため、このように導体部32上に直接形成することができる。これにより、配線基板上にチャネル17を直接形成してなる新規な構造の縦型電界効果トランジスタ30を提供することができる。