"薄膜トランジスタと、容量素子と、を有し、前記薄膜トランジスタは、絶縁表面に形成されたゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記絶縁膜上に形成された第1の非晶質半導体膜と、前記第1の非晶質半導体膜上に形成されたn型を付与する不純物元素を含む第2の非晶質半導体膜と、を有する半導体装置であって、前記第2の非晶質半導体膜には、ソース領域及びドレイン領域が形成され、前記第2の非晶質半導体膜のソース領域及びドレイン領域の一方は、前記絶縁膜上の第1の金属配線によりソース配線と電気的に接続され、前記第2の非晶質半導体膜のソース領域及びドレイン領域の他方は、前記絶縁膜上の第2の金属配線により画素電極と電気的に接続され、前記容量素子の一方の電極は、前記第2の非晶質半導体膜のソース領域及びドレイン領域の他方と電気的に接続され、前記容量素子の他方の電極は、容量配線と電気的に接続され、前記第1の金属配線と前記第2の金属配線と前記容量配線とは、同一の金属から形成され、前記ソース配線は、前記絶縁膜下に形成され、前記ソース配線と前記ゲート電極とは、同一平面上に形成され、且つ同一の金属から形成されていることを特徴とする半導体装置。薄膜トランジスタと、容量素子と、を有し、前記薄膜トランジスタは、絶縁表面に形成されたゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記絶縁膜上に形成された第1の非晶質半導体膜と、前記第1の非晶質半導体膜上に形成されたn型を付与する不純物元素を含む第2の非晶質半導体膜と、を有する半導体装置であって、前記第2の非晶質半導体膜には、ソース領域及びドレイン領域が形成され、前記第2の非晶質半導体膜のソース領域及びドレイン領域の一方は、前記絶縁膜上の第1の金属配線によりソース配線と電気的に接続され、前記第2の非晶質半導体膜のソース領域及びドレイン領域の他方は、前記絶縁膜上の第2の金属配線により画素電極と電気的に接続され、前記容量素子の一方の電極は、前記第2の非晶質半導体膜のソース領域及びドレイン領域の他方と電気的に接続され、前記容量素子の他方の電極は、容量配線と電気的に接続され、前記ゲート電極は、第3の金属配線と電気的に接続され、前記第1の金属配線と前記第2の金属配線と前記第3の金属配線と前記容量配線とは、同一の金属から形成され、前記ソース配線は、前記絶縁膜下に形成され、前記ソース配線と前記ゲート電極とは、同一平面上に形成され、且つ同一の金属から形成されていることを特徴とする半導体装置。薄膜トランジスタと、容量素子と、端子部と、を有し、前記薄膜トランジスタは、絶縁表面に形成されたゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記絶縁膜上に形成された第1の非晶質半導体膜と、前記第1の非晶質半導体膜上に形成されたn型を付与する不純物元素を含む第2の非晶質半導体膜と、を有する半導体装置であって、前記第2の非晶質半導体膜には、ソース領域及びドレイン領域が形成され、前記第2の非晶質半導体膜のソース領域及びドレイン領域の一方は、前記絶縁膜上の第1の金属配線によりソース配線と電気的に接続され、前記第2の非晶質半導体膜のソース領域及びドレイン領域の他方は、前記絶縁膜上の第2の金属配線により画素電極と電気的に接続され、前記容量素子の一方の電極は、前記第2の非晶質半導体膜のソース領域及びドレイン領域の他方と電気的に接続され、前記容量素子の他方の電極は、容量配線と電気的に接続され、前記ゲート電極は、第3の金属配線により前記端子部と電気的に接続され、前記第1の金属配線と前記第2の金属配線と前記第3の金属配線と前記容量配線とは、同一の金属から形成され、前記ソース配線は、前記絶縁膜下に形成され、前記ソース配線と前記ゲート電極と前記端子部とは、同一平面上に形成され、且つ同一の金属から形成されていることを特徴とする半導体装置。請求項2又は請求項3において、前記第3の金属配線は、前記薄膜トランジスタ上に形成されていることを特徴とする半導体装置。請求項1乃至請求項4のいずれか一項において、前記ソース配線は、前記画素電極と重なっていることを特徴とする半導体装置。請求項1乃至請求項5のいずれか一項において、前記画素電極は、透明導電膜からなることを特徴とする半導体装置。請求項1乃至請求項6のいずれか一項において、前記ソース配線は、金属皮膜を表面に有することを特徴とする半導体装置。請求項1乃至請求項7のいずれか一項において、前記第2の非晶質半導体膜上に第1の層間絶縁膜が形成されていることを特徴とする半導体装置。従来の5インチ程度の画面サイズの半導体装置ならば、半導体表示装置の配線抵抗は問題にならなかった。しかし、画面サイズが大画面化するとゲート配線とソース配線の長さが増加して、特にTaN/Wの金属材料でできているソース配線の配線抵抗が高くなる問題が発生し、消費電力の増大を引き起こしていた。そこで、配線材料としてAlを選択する手段もあるが、熱処理によりヒロックやウィスカー等の突起物の形成や、Al原子のチャネル形成領域への拡散により、TFTの動作不良やTFT特性の低下を引き起こし、半導体装置のパネル表示において線欠陥や点欠陥等の表示不良の原因に繋がり、歩留まり及び信頼性の低下を招いていた。そこで本発明は、大画面化しても低消費電力、歩留まり及び信頼性の向上を実現するための半導体装置の構造及びその作製方法を提供することを課題としている。本発明は、低抵抗な材料代表例としてCu、Ag、Au、Cr、Fe、Ni、Ptまたはそれらの合金でメッキされたソース配線と、逆スタガ型の画素部のTFTと、保持容量と、及び端子部を有する半導体装置を作製することである。尚、画面サイズが大画面化する際に形状が大きくなるのは画素部のみであるために、画素部以外のところには金属被膜をメッキする必要がない。つまり、画素部のソース配線のみに金属被膜がメッキされれば良い。ソース配線のみに金属被膜をメッキする方法を図8に基づいて説明する。メッキを行うための電極であるメッキ処理用電極805を取り付けた配線パターンを基板に形成する。この配線パターンにはゲート配線側駆動回路に接続される端子部808と、ソース配線側駆動回路に接続される端子部809が形成されている。また、前記配線パターンは図8のようにソース配線になるパターンが形成されている。尚、金属被膜をメッキする部分は画素部のソース配線のみなので、ソース配線になるパターンはソース配線側駆動回路に接続される端子部とは接続されていない。この配線パターンを用いてメッキを行うことにより画素部のソース配線のみに金属被膜をメッキすることができる。よって、画面サイズを大画面化しても低消費電力を実現できる半導体装置を作製することができる。本発明は、アクティブマトリクス型の液晶表示装置に代表される半導体装置において、半導体装置のソース配線上に電気抵抗のより低い金属被膜をメッキ法で成膜することで、画面サイズを大画面化しても低消費電力を実現することが可能となる。よって、対角40インチや対角50インチの大画面の半導体装置にも本発明は対応することができる。実施形態1本発明を実施した透過型の半導体装置を以下に説明する。まず、基板上に導電膜を全面に成膜し、第1のフォトリソグラフィー工程により所望の形状に導電膜を形成する。次に、ソース配線に接続しているメッキ処理用電極805から、メッキに適した電流を流し金属被膜をソース配線にメッキする。この際、図8で示したような形状に導電膜を形成しているために、基板に電極を取り付けることでソース配線のみに金属被膜をメッキすることができる。尚、本明細書における金属被膜とは、Cu、Ag、Au、Cr、Fe、Ni、Pt、またはこれらの合金のことを示す。また、上記各作製方法において、前記メッキを施す工程において、前記画素部のソース配線は、同電位となるように配線でつなげられていることを特徴としている。また、前記同電位となるようにつなげられた配線は、メッキ処理後にレーザー光CO2レーザー等で分断してもよいし、メッキ処理後に前記基板と同時に分断してもよい。また、これらの配線パターンでショートリングを形成しても良い。次に、全面に絶縁膜を成膜する。絶縁膜上に第1の非晶質半導体膜と一導電型n型またはp型の不純物元素を含有する第2の非晶質半導体膜を積層する。これらの積層膜を第2のフォトリソグラフィー工程により不要な部分をエッチングで除去し、ソース配線、ゲート電極、保持容量を所望の形状に形成する。次に、第2のフォトリソグラフィー工程のレジストマスクを除去した後に、第3のフォトリソグラフィー工程により一導電型n型またはp型の不純物元素を含有する第2の非晶質半導体膜の一部を除去して、ゲート電極のソース領域とドレイン領域を形成する。次に、第3のフォトリソグラフィー工程のレジストマスクを除去した後、第1の層間絶縁膜をソース配線、画素部のTFT、保持容量、及び端子部を覆うように成膜する。次に、第1の層間絶縁膜上にアクリル樹脂から成る有機絶縁材料である第2の層間絶縁膜を成膜する。その後、第4のフォトリソグラフィー工程を行い、レジストマスクを形成して、その後ドライエッチング工程により、コンタクトホールを形成する。ここではゲート電極の一導電型n型またはp型の不純物元素を含有する第2の非晶質半導体膜に達するコンタクトホールと、保持容量の一導電型n型またはp型の不純物元素を含有する第2の非晶質半導体膜に達するコンタクトホールと、ソース配線に達するコンタクトホールを形成する。また同時に、端子部の余分な第1の層間絶縁膜と第2の層間絶縁膜をエッチングして、端子部を形成する。次に、第5のフォトリソグラフィー工程により、一導電型n型またはp型の不純物元素を含有する第2の非晶質半導体膜ドレイン領域と保持容量を電気的に接続するための透明画素電極を形成する。次に、低抵抗な金属材料から成る金属配線を形成し、第6のフォトリソグラフィー工程によりゲート配線、ソース配線と一導電型n型またはp型の不純物元素を含有する第2の非晶質半導体膜とを接続する電極、及び端子部と電気的に接続する金属配線を形成する。本発明において、ゲート配線は層間絶縁膜に設けられたコンタクトホールを通じて第1のゲート電極または第2のゲート電極と電気的に接続されている。また、ソース配線は層間絶縁膜に設けられたコンタクトホールを通じてソース配線と一導電型n型またはp型の不純物元素を含有する第2の非晶質半導体膜ソース領域と電気的に接続されている。また、画素電極は、層間絶縁膜に設けられたコンタクトホールを通じて一導電型n型またはp型の不純物元素を含有する第2の非晶質半導体膜ドレイン領域と電気的に接続されている。このように合計6回のフォトリソグラフィー工程により、金属被膜メッキを施したソース配線と、逆スタガ型の画素部のTFT、保持容量と、及び端子部で構成された透過型の半導体表示装置を作製することができる。実施形態2本発明を実施した透過型の半導体装置を以下に説明する。反射型の半導体装置は透過型の半導体装置を作製する第4のフォトリソグラフィー工程までは同じ工程で作製することができる。第5のフォトリソグラフィー工程により、ゲート配線、ソース配線と一導電型n型またはp型の不純物元素を含有する第2の非晶質半導体膜ソース領域とを接続する電極、画素電極、及び端子部と電気的に接続する金属配線を形成する。尚、この金属配線の材料は、画素電極を構成するため反射性の高い金属材料が好ましく、代表的にはAl、またはAgを主成分とする材料を用いる。上記の際、画素電極を金属配線と同様の元素で作製することにより、第5のフォトリソグラフィー工程の時に画素電極を同時に形成することができる。このように合計5回のフォトリソグラフィー工程により、金属被膜メッキを施したソース配線と、逆スタガ型の画素部のTFT、保持容量と、及び端子部で構成された反射型の半導体表示装置を作製することができる。本発明の実施例を図1~図3、図7に基づいて説明する。本実施例では液晶表示装置の作製方法を示し、基板上に画素部のTFTを逆スタガ型で作製し、前記TFTに接続する保持容量を作製する方法について工程に従って詳細に説明する。また、図1~図3には、前記基板の端部に設けられた他の基板に設けた回路の配線と電気的に接続するための端子部を作製工程に同時に示した。尚、図1~図3の断面図は図7のA~A’の断面である。最初に、透光性有する基板100を用いて半導体表示装置を作成する。用いることのできる基板として、コーニング社の7059ガラスや1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。更に他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。上記基板100上に導電層を基板全面に形成した後、第1のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極ソース配線102、ゲート電極103,104、保持容量105、及び端子101を形成する。図1A上記の配線及び電極の材料としては、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択し、それを積層することもできる。次に、ソース配線102及び端子部101にCu被膜106及び110をメッキ法により形成する。図1B従来の5インチ程度の画面サイズであるならば、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成しても配線抵抗は問題にならなかったが、画面サイズが大画面化するとそれぞれの配線の長さが増加して、配線抵抗が高くなる問題が発生し、消費電力の増大を引き起こす。よって、Cu被膜106をソース配線のみにメッキすることで配線抵抗を下げることが可能となり、低消費電力を実現することができる。本実施例では金属被膜にCuを使用したが、他にも、Ag、Au、Cr、Fe、Ni、Ptまたはこれらの合金を用いることもできる。また、上記各作製方法において、前記メッキを施す工程において、前記画素部のソース配線は、同電位となるように配線でつなげられていることを特徴としている。また、前記同電位となるようにつなげられた配線は、メッキ処理後にレーザー光CO2レーザー等で分断してもよいし、メッキ処理後に前記基板と同時に分断してもよい。また、これらの配線パターンでショートリングを形成しても良い。次に、絶縁膜107を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を50~200nmとし、好ましくは150nmの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。図1C次に、絶縁膜107上に、50~200nm好ましくは100~150nmの膜厚で第1の非晶質半導体膜108を、プラズマCVD法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコンa-Si膜を100nmの膜厚で成膜する。図1C次に、一導電型n型またはp型の不純物元素を含有する第2の非晶質半導体膜109を20~80nmの厚さで成膜する。一導電型n型またはp型を付与する不純物元素を含む第2の非晶質半導体膜109は、プラズマCVD法やスパッタ法などの公知の方法で全面に成膜する。本実施例ではリンが添加されたシリコンターゲットを用いてn型の不純物元素を含有する第2の非晶質半導体膜109を成膜した。図1C次に、第2のフォトリソグラフィー工程によりレジストマスク205,206を形成し、エッチングにより不要な部分を除去してソース配線311を形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。図2Aこのエッチング工程で、レジストマスク205,206以外の場所は第2の非晶質半導体膜109、及び第1の非晶質半導体膜108を順次エッチングしていき、画素部のTFT312は第2の非晶質半導体膜203、及び第1の非晶質半導体膜201が形成される。また保持容量313は第2の非晶質半導体膜204、及び第1の非晶質半導体膜202が形成される。次に、レジストマスク205,206を除去した後、第3のフォトリソグラフィー工程を行い、レジストマスク207を形成して、エッチングにより不要な部分を除去して第1の非晶質半導体膜208、第2の非晶質半導体膜209,210,211を形成する。図2B次に、上記レジストマスク207を除去した後、プラズマCVD法により150nm厚の酸化窒化シリコン膜から成る第1の層間絶縁膜213をソース配線311、画素部のTFT312、及び保持容量313を覆うように成膜する。図2C次に、酸化窒化シリコン膜から成る第1の層間絶縁膜213上に、1.6μm厚のアクリル樹脂から成る有機絶縁材料である第2の層間絶縁膜302を成膜する。本実施例では第2の層間絶縁膜にアクリル樹脂から成る有機絶縁材料を選択したが、有機材料としてはポリイミド等でも良く、更に無機材料を選択しても良い。その後、第4のフォトリソグラフィー工程を行い、レジストマスク301を形成して、その後ドライエッチング工程により、ソース配線311と第2の非晶質半導体膜209を電気的に接続するためのコンタクトホールを形成する。また、同時に保持容量313と第2の非晶質半導体膜211を電気的に接続するためのコンタクトホールを形成する。また、ゲート配線と端子部310を電気的に接続するためのコンタクトホールを端子部分に形成する。図3A次に、ITOIndium-Ti-Oxide等の透明電極膜を110nmの厚さで成膜する。その後、第5のフォトリソグラフィー工程とエッチング工程を行うことにより、透明画素電極309を形成する。図3B次に、金属配線を形成するために、第6のフォトリソグラフィー工程とエッチング工程を行う。ソース配線311と第2の非晶質半導体膜209を電気的に接続するために金属配線303を形成する。また、第2の非晶質半導体膜211と透明画素電極309を電気的に接続する金属配線305を形成する。また、透明画素電極309と保持容量313を電気的に接続する金属配線306を形成する。また、ゲート電極と端子部310を電気的に接続するための金属配線308を形成する。尚、金属配線材料としては、50nm厚のTi膜と500nm厚のAl-Ti合金膜の積層膜を使用することができる。図3C実施例1に示した半導体表示装置の作製方法は、ITO等の透明画素電極を形成した後に金属配線を形成したが、金属配線を形成した後にITO等の透明画素電極を形成した半導体表示装置の作製全体のフォトリソグラフィー工程数も同一である。よって、金属配線とITO等の透明画素電極はどちらを先に形成しても良い。以上のような6回のフォトリソグラフィー工程により、Cuメッキを施したソース配線311と、逆スタガ型の画素部のTFT312及び保持容量313と、端子部310で構成された透過型の半導体表示装置を作製することができる。尚、本実施例により得られる非晶質半導体膜で活性層を形成したTFTは、電界効果移動度が小さく1cm2/Vsec程度しか得られていない。そのために、画像表示を行うための駆動回路はICチップで形成され、TABTapeAutomatedBonding方式やCOGChiponglass方式で実装されている。実施例1では反射型の半導体表示装置を6回のフォトリソグラフィー工程で作製することができることを示したが、本実施例では5回のフォトリソグラフィー工程で反射型の半導体表示装置を作製する方法を図4に示す。本実施例は実施例1の図3Aの状態まで同一の工程であるので、異なる工程についてのみ以下に示す。尚、図3Aに対応する箇所は同一の符号を用いた。まず、実施例1に従って図3Aの状態を得た後、第5のフォトリソグラフィー工程とエッチング工程を行うことにより、ソース配線311と第2の非晶質半導体膜209を電気的に接続するために金属配線402を形成する。また、同時に画素電極401を形成する。さらに、端子部と電気的に接続する金属配線405を同時に形成する。図4Bこのように合計5回のフォトリソグラフィー工程により、金属被膜メッキを施したソース配線311と、逆スタガ型の画素部のTFT312、保持容量313と、及び端子部310で構成された反射型の半導体表示装置を作製することができる。実施例1及び実施例2では、メッキ工程を第1のフォトリソグラフィー工程の後に行ったが、本実施例では第4のフォトリソグラフィー工程の後にメッキ工程を行うことを図9~図11に基づいて説明する。最初に、透光性有する基板900を用いて半導体表示装置を作成する。用いることのできる基板として、コーニング社の7059ガラスや1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。更に他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。上記基板上に導電層を基板全面に形成した後、第1のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極ソース配線902、ゲート電極903,904、保持容量905、及び端子901を形成する。図9A上記の配線及び電極の材料としては、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択し、それを積層することもできる。次に、絶縁膜906を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を50~200nmとし、好ましくは150nmの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。図9B次に、絶縁膜906上に、50~200nm好ましくは100~150nmの膜厚で第1の非晶質半導体膜907を、プラズマCVD法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコンa-Si膜を100nmの膜厚で成膜する。図9B次に、一導電型n型またはp型の不純物元素を含有する第2の非晶質半導体膜908を20~80nmの厚さで成膜する。一導電型n型またはp型を付与する不純物元素を含む第2の非晶質半導体膜908は、プラズマCVD法やスパッタ法などの公知の方法で全面に成膜する。本実施例ではリンが添加されたシリコンターゲットを用いてn型の不純物元素を含有する第2の非晶質半導体膜908を成膜した。図9B次に、第2のフォトリソグラフィー工程によりレジストマスク909,910を形成し、エッチングにより不要な部分を除去してソース配線1111を形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。図9Cこのエッチング工程で、レジストマスク909,910以外の場所は第2の非晶質半導体膜908、及び第1の非晶質半導体膜907を順次エッチングしていき、画素部のTFT1112は第2の非晶質半導体膜913、及び第1の非晶質半導体膜911が形成される。また保持容量1113は第2の非晶質半導体膜914、及び第1の非晶質半導体膜912が形成される。次に、レジストマスク909,910を除去した後、第3のフォトリソグラフィー工程を行い、レジストマスク1001を形成して、エッチングにより不要な部分を除去して第1の非晶質半導体膜1002、第2の非晶質半導体膜1003,1004,1005を形成する。図10A次に、上記レジストマスク1001を除去した後、プラズマCVD法により150nm厚の酸化窒化シリコン膜から成る第1の層間絶縁膜1006をソース配線1111、画素部のTFT1112、及び保持容量1113を覆うように成膜する。図10B次に、酸化窒化シリコン膜から成る第1の層間絶縁膜1006上に、1.6μm厚のアクリル樹脂から成る有機絶縁材料である第2の層間絶縁膜1008を成膜する。本実施例では第2の層間絶縁膜にアクリル樹脂から成る有機絶縁材料を選択したが、有機材料としてはポリイミド等でも良く、更に無機材料を選択しても良い。その後、第4のフォトリソグラフィー工程を行い、レジストマスク1007を形成して、その後ドライエッチング工程により、ソース配線1111上と端子部1110上の第1の層間絶縁膜と第2の層間絶縁膜を取り除く。また、保持容量1113と第2の非晶質半導体膜1005を電気的に接続するためのコンタクトホールを形成する。図10C次に、ソース配線1110及び端子部1111にCu被膜1101及び1102をメッキ法により形成する。図11Aここで用いる金属被膜は実施例1と同様にAg、Au、Cr、Fe、Ni、Ptまたはこれらの合金を用いることもできる。また、実施例1と同様に上記各作製方法において、前記メッキを施す工程において、前記画素部のソース配線は、同電位となるように配線でつなげられていることを特徴としている。また、前記同電位となるようにつなげられた配線は、メッキ処理後にレーザー光CO2レーザー等で分断してもよいし、メッキ処理後に前記基板と同時に分断してもよい。また、これらの配線パターンでショートリングを形成しても良い。次に、ITOIndium-Ti-Oxide等の透明電極膜を110nmの厚さで成膜する。その後、第5のフォトリソグラフィー工程とエッチング工程を行うことにより、透明画素電極1103を形成する。図11B次に、金属配線を形成するために、第6のフォトリソグラフィー工程とエッチング工程を行う。ソース配線1111と第2の非晶質半導体膜1003を電気的に接続するために金属配線1105を形成する。また、第2の非晶質半導体膜1005と透明画素電極1103を電気的に接続する金属配線1107を形成する。また、透明画素電極1103と保持容量1113を電気的に接続する金属配線1108を形成する。また、ゲート電極と端子部1110を電気的に接続するための金属配線1104を形成する。尚、金属配線材料としては、50nm厚のTi膜と500nm厚のAl-Ti合金膜の積層膜を使用することができる。図11C実施例3に示した半導体表示装置の作製方法は、ITO等の透明画素電極を形成した後に金属配線を形成したが、金属配線を形成した後にITO等の透明画素電極を形成した半導体表示装置の作製全体のフォトリソグラフィー工程数も同一である。よって、金属配線とITO等の透明画素電極はどちらを先に形成しても良い。以上のような6回のフォトリソグラフィー工程により、Cuメッキを施したソース配線1111と、逆スタガ型の画素部のTFT1112及び保持容量1113と、端子部1110で構成された透過型の半導体表示装置を作製することができる。また、画素電極に金属配線と同じ金属を用いれば5回のフォトリソグラフィー工程で反射型の半導体装置を作製することができる。尚、本実施例も実施例1と同様に画像表示を行うためにICチップで形成された駆動回路を実装している。実施例1~実施例3までは、画素部のTFTがチャネルエッチ型の半導体装置であったが、本実施例では、画素部のTFTがチャネルストップ型の半導体装置の実施例を図12~図14に基づいて説明する。最初に、透光性有する基板1200を用いて半導体表示装置を作成する。用いることのできる基板として、コーニング社の7059ガラスや1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。更に他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。上記基板上に導電層を基板全面に形成した後、第1のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極ソース配線1202、ゲート電極1203,1204、保持容量1205、及び端子1201を形成する。図12A上記の配線及び電極の材料としては、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択し、それを積層することもできる。次に、ソース配線1202及び端子部1201にCu被膜1206及び1209をメッキ法により形成する。図12B従来の5インチ程度の画面サイズであるならば、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成しても配線抵抗は問題にならなかったが、画面サイズが大画面化するとそれぞれの配線の長さが増加して、配線抵抗が高くなる問題が発生し、消費電力の増大を引き起こす。よって、Cu膜1206をソース配線のみにメッキすることで配線抵抗を下げることが可能となり、低消費電力を実現することができる。本実施例では金属被膜にCuを使用したが、他にも、Ag、Au、Cr、Fe、Ni、Ptまたはこれらの合金を用いることもできる。また、実施例1と同様に上記各作製方法において、前記メッキを施す工程において、前記画素部のソース配線は、同電位となるように配線でつなげられていることを特徴としている。また、前記同電位となるようにつなげられた配線は、メッキ処理後にレーザー光CO2レーザー等で分断してもよいし、メッキ処理後に前記基板と同時に分断してもよい。また、これらの配線パターンでショートリングを形成しても良い。次に、絶縁膜1207を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を50~200nmとし、好ましくは150nmの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。図12C次に、絶縁膜1207上に、50~200nm好ましくは100~150nmの膜厚で非晶質半導体膜1208を、プラズマCVD法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコンa-Si膜を100nmの膜厚で成膜する。図12C次に、第2のフォトリソグラフィー工程によりレジストマスク1301,1302を形成し、エッチングにより不要な部分を除去してソース配線1411を形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。図13Aこのエッチング工程で、レジストマスク1301,1302以外の場所は非晶質半導体膜1208をエッチングしていき、画素部のTFT1412は非晶質半導体膜1304が形成される。また保持容量1413は非晶質半導体膜1304が形成される。図13A次に、非晶質半導体層1303上に酸化シリコンまたは窒化シリコンから成る絶縁膜を100~200nmの厚さに形成する。図13Aは、ゲート電極をマスクとする裏面からの露光プロセスにより、自己整合的にチャネル保護膜とする第2の絶縁層1305,1306を半導体層1303上に形成する。次に、nチャネル型TFTのLDDLightlyDopedDrain領域を形成するためのドーピング工程を行う。ドーピングの方法はイオンドープ方法もしくはイオン注入法で行う。n型の不純物としてリンを添加し、第2の絶縁層1305,1306をマスクとして形成される不純物領域1307~1309を形成する。この領域のドナー濃度は1×1016~1×1017/cm3の濃度とする。図13B次に、プラズマCVD法により150nm厚の酸化窒化シリコン膜から成る第1の層間絶縁膜1311をソース配線1411、画素部のTFT1412、及び保持容量1413を覆うように成膜する。図13C次に、酸化窒化シリコン膜から成る第1の層間絶縁膜1311上に、1.6μm厚のアクリル樹脂から成る有機絶縁材料である第2の層間絶縁膜1402を成膜する。本実施例では第2の層間絶縁膜にアクリル樹脂から成る有機絶縁材料を選択したが、有機材料としてはポリイミド等でも良く、更に無機材料を選択しても良い。その後、第4のフォトリソグラフィー工程を行い、レジストマスク1401を形成して、その後ドライエッチング工程により、ソース配線1411と非晶質半導体膜1307を電気的に接続するためのコンタクトホールを形成する。また、同時に保持容量1413と非晶質半導体膜1309を電気的に接続するためのコンタクトホールを形成する。また、ゲート配線と端子部1410を電気的に接続するためのコンタクトホールを端子部分に形成する。図14A次に、ITOIndium-Ti-Oxide等の透明電極膜を110nmの厚さで成膜する。その後、第5のフォトリソグラフィー工程とエッチング工程を行うことにより、透明画素電極1403を形成する。図14B次に、金属配線を形成するために、第6のフォトリソグラフィー工程とエッチング工程を行う。ソース配線1411と非晶質半導体膜1307を電気的に接続するために金属配線1405を形成する。また、非晶質半導体膜1309と透明画素電極1403を電気的に接続する金属配線1407を形成する。また、透明画素電極1403と保持容量1413を電気的に接続する金属配線1408を形成する。また、ゲート電極と端子部1410を電気的に接続するための金属配線1404を形成する。尚、金属配線材料としては、50nm厚のTi膜と500nm厚のAl-Ti合金膜の積層膜を使用することができる。図14C実施例4に示した半導体表示装置の作製方法は、ITO等の透明画素電極を形成した後に金属配線を形成したが、金属配線を形成した後にITO等の透明画素電極を形成した半導体表示装置の作製全体のフォトリソグラフィー工程数も同一である。よって、金属配線とITO等の透明画素電極はどちらを先に形成しても良い。以上のような6回のフォトリソグラフィー工程により、Cuメッキを施したソース配線1411と、逆スタガ型の画素部のTFT1412及び保持容量1413と、端子部1410で構成された透過型の半導体表示装置を作製することができる。また、画素電極を金属配線と同じ金属を用いれば5回のフォトリソグラフィー工程で反射型の半導体装置を作製することができる。尚、本実施例も実施例1と同様に画像表示を行うためにICチップで形成された駆動回路を実装している。本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。上記の様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクターリア型またはフロント型、ヘッドマウントディスプレイゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末モバイルコンピュータ、携帯電話または電子書籍等などが挙げられる。それらの一例を図5および図6に示す。図5Aはパーソナルコンピュータであり、本体501、画像入力部502、表示部503、キーボード504等を含む。本発明を表示部503に適用することができる。図5Bはモバイルコンピュータであり、本体505、表示部506、カメラ部507、受像部508、操作スイッチ509等を含む。本発明は表示部に適用できる。図5Cはプログラムを記録した記録媒体以下、記録媒体と呼ぶを用いるプレーヤーであり、本体510、表示部511、スピーカー部512、記録媒体513、操作スイッチ514等を含む。なお、このプレーヤーは記録媒体としてDVDDigtialVersatileDisc、CD等を用い音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部511に適用することができる。図6Aは携帯書籍電子書籍であり、本体601、表示部602,603、記憶媒体604、操作スイッチ605、アンテナ606等を含む。本発明は表示部602,603に適用することができる。図6Bはディスプレイであり、本体607、表示部608、支持台609等を含む。本発明は表示部608に適用することができる。以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態1、実施形態2、実施例1~実施例5のどのような組み合わせからなる構成を用いても実現することができる。"