ホスト装置と記憶装置を含むシステムであって、前記記憶装置は、不揮発性の記憶部と、前記不揮発性の記憶部に対する読み出し又は書き込みのアクセス制御を行うアクセス制御部と、ホスト側電源端子に接続される電源端子及び、ホスト側グランド端子に接続されるグランド端子の少なくとも一方のフローティング状態を検出する検出回路と、を有し、前記ホスト装置は、前記ホスト側電源端子に供給する電源電圧、及び前記ホスト側グランド端子に供給するグランド電圧のうちの前記フローティング状態が検出される検出対象電圧の供給非供給を切り換える切り換え回路と、前記検出対象電圧が非供給に設定された場合の前記記憶装置からの信号に基づいて前記検出回路が正常であるか非正常であるかを判定する判定部と、を有することを特徴とするシステム。請求項1において、前記アクセス制御部は、前記検出回路により前記フローティング状態が検出された場合に、前記アクセス制御を停止し、前記判定部は、前記検出対象電圧が非供給に設定された場合に、前記アクセス制御が停止された前記アクセス制御部からの信号に基づいて前記検出回路が正常に前記フローティング状態を検出したか否かを判定することを特徴とするシステム。請求項2において、前記ホスト装置は、前記アクセス制御部との間の通信制御を行う通信制御部を有し、前記通信制御部は、前記アクセス制御部を介して前記不揮発性の記憶部に対する前記アクセス制御を行い、前記アクセス制御に応じた前記アクセス制御部からの送信データを受信し、前記判定部は、受信された前記送信データと、前記アクセス制御が停止されたか否かを判定するための判定用データとを比較して前記正常非正常の判定を行うことを特徴とするシステム。請求項2または3において、前記判定部は、前記検出対象電圧が供給される場合において前記アクセス制御が正常か否かの判定を行い、正常と判定した場合には、前記検出対象電圧が非供給に設定された場合における前記アクセス制御が停止されたか否かの判定を行い、停止されたと判定した場合に、前記検出回路が正常であると判定することを特徴とするシステム。請求項4において、前記判定部は、前記検出対象電圧が供給される場合において前記アクセス制御が非正常であると判定した場合には、前記検出対象電圧が非供給に設定された場合における判定を行わないことを特徴とするシステム。請求項1乃至5のいずれかにおいて、前記記憶装置は、前記ホスト装置からの第1の信号が供給される第1のホスト側信号端子に接続される第1の信号端子と、前記第1の信号端子と前記電源端子との間に設けられる第1のダイオード素子と、を有し、前記電源端子が前記フローティング状態である場合、前記電源端子には、前記第1の信号のハイレベルの電圧が前記第1のダイオード素子を介して供給されることを特徴とするシステム。請求項6において、前記第1の信号は、リセット信号であり、前記リセット信号は、前記アクセス制御部が前記アクセス制御を行う場合にハイレベルに設定されることを特徴とするシステム。請求項1乃至7のいずれかにおいて、前記記憶装置は、前記ホスト装置からの第2の信号が供給される第2のホスト側信号端子に接続される第2の信号端子と、前記第2の信号端子と前記グランド端子との間に設けられる第2のダイオード素子と、を有し、前記グランド端子が前記フローティング状態である場合、前記グランド端子には、前記第2の信号のローレベルの電圧が前記第2のダイオード素子を介して供給されることを特徴とするシステム。記憶装置の不揮発性の記憶部に対する読み出し又は書き込みのアクセス制御を行うとともに、ホスト装置のホスト側電源端子に接続される前記記憶装置の電源端子及び、前記ホスト装置のホスト側グランド端子に接続される前記記憶装置のグランド端子の少なくとも一方のフローティング状態を検出する場合に、前記ホスト側電源端子に供給する電源電圧、及び前記ホスト側グランド端子に供給するグランド電圧のうちの前記フローティング状態が検出される検出対象電圧の供給非供給を切り換え、前記検出対象電圧が非供給に設定された場合の前記記憶装置からの信号に基づいて前記検出回路が正常であるか非正常であるかを判定することを特徴とするエラー検出方法。切り換え回路と、判定部と、を含み、ホスト装置からの電源電圧とグランド電圧が供給される記憶装置は、不揮発性の記憶部と、前記不揮発性の記憶部に対する読み出し又は書き込みのアクセス制御を行うアクセス制御部と、ホスト側電源端子に接続される電源端子及び、ホスト側グランド端子に接続されるグランド端子の少なくとも一方のフローティング状態を検出する検出回路と、を有し、前記切り換え回路は、前記ホスト側電源端子に供給する前記電源電圧、及び前記ホスト側グランド端子に供給する前記グランド電圧のうちの前記フローティング状態が検出される検出対象電圧の供給非供給を切り換える切り換え回路と、前記判定部は、前記検出対象電圧が非供給に設定された場合の前記記憶装置からの信号に基づいて前記検出回路が正常であるか非正常であるかを判定することを特徴とするホスト装置。しかしながら、記憶装置の電源に異常が生じた場合に、データのリード/ライトが正常に行われないことで、不揮発性メモリーに記憶されたデータが破壊される可能性がある。例えば、インクカートリッジの記憶装置とプリンターは一般に端子の接触により接続され、その端子を介してプリンターから記憶装置に電源が供給される。このとき、不揮発性メモリーへのアクセス中に電源端子が接触不良になると、リード/ライトにより不揮発性メモリーに記憶されたデータが破壊される可能性がある。例えば特許文献2~5には、ICカードとリーダー/ライターが端子の接触により接続されるシステムにおいて、ICカード側が端子の接触不良を検出する手法が開示されている。この特許文献2~5では、リーダー/ライターは、接触不良が検出されたことを認識した場合にそれに応じた処理を行う。しかしながら、この手法では、ICカードの故障等により接触不良が検出されない場合は考慮されていない。例えば、電源端子の接触不良を検出する回路が故障している場合、電源端子の接触不良があっても他の信号端子から電源が回り込み、一見正常動作しているように見える可能性がある。この状態でメモリーへのアクセスが行われると、例えば不揮発性メモリーでは記憶データのリテンションデータ化けが起きる可能性がある。本発明の幾つかの態様によれば、端子の接触不良を検出する回路の故障を検出可能なシステム、ホスト装置及びエラー検出方法等を提供できる。本発明の一態様は、ホスト装置と記憶装置を有するシステムであって、前記記憶装置は、不揮発性の記憶部と、前記不揮発性の記憶部に対する読み出し又は書き込みのアクセス制御を行うアクセス制御部と、ホスト側電源端子に接続される電源端子及び、ホスト側グランド端子に接続されるグランド端子の少なくとも一方のフローティング状態を検出する検出回路と、を有し、前記ホスト装置は、前記ホスト側電源端子に供給する電源電圧、及び前記ホスト側グランド端子に供給するグランド電圧のうちの前記フローティング状態が検出される検出対象電圧の供給非供給を切り換える切り換え回路と、前記検出対象電圧が非供給に設定された場合の前記記憶装置からの信号に基づいて前記検出回路が正常であるか非正常であるかを判定する判定部と、を有するシステムに関係する。本発明の一態様によれば、電源端子及びグランド端子の少なくとも一方のフローティング状態が検出され、電源電圧及びグランド電圧のうちのフローティング状態が検出される検出対象電圧の供給非供給が切り換えられる。そして、検出回路が正常に動作している場合には、検出対象電圧が非供給に設定されると記憶装置からの信号が非正常となるため、検出回路が正常に動作しているかをホスト装置において判定できる。これにより、端子の接触不良を検出する回路の故障を検出することが可能になる。また本発明の一態様では、前記アクセス制御部は、前記検出回路により前記フローティング状態が検出された場合に、前記アクセス制御を停止し、前記判定部は、前記検出対象電圧が非供給に設定された場合に前記アクセス制御が停止された前記アクセス制御部からの信号に基づいて前記検出回路が正常に前記フローティング状態を検出したか否かを判定してもよい。このようにすれば、アクセス制御部からの信号に基づいてアクセス制御が停止されたか否かを判定することが可能になるため、検出回路が正常であるか非正常であるかを判定できる。また本発明の一態様では、前記ホスト装置は、前記アクセス制御部との間の通信制御を行う通信制御部を有し、前記通信制御部は、前記アクセス制御部を介して前記不揮発性の記憶部に対する前記アクセス制御を行い、前記アクセス制御に応じた前記アクセス制御部からの送信データを受信し、前記判定部は、受信された前記送信データと、前記アクセス制御が停止されたか否かを判定するための判定用データとを比較して前記正常非正常の判定を行ってもよい。このようにすれば、アクセス制御が停止されたか否かを、アクセス制御部からの送信データに基づいて判定でき、その判定結果に基づいて検出回路が正常であるか非正常であるかを検出できる。また本発明の一態様では、前記判定部は、前記検出対象電圧が供給される場合において前記アクセス制御が停止されたか否かの判定を行い、停止されていないと判定した場合には、前記検出対象電圧が非供給に設定された場合における前記アクセス制御が停止されたか否かの判定を行い、停止されたと判定した場合に前記検出回路が正常であると判定してもよい。また本発明の一態様では、前記判定部は、前記検出対象電圧が供給される場合において前記アクセス制御が停止されたと判定した場合には、前記検出対象電圧が非供給に設定された場合における判定を行わなくてもよい。このようにすれば、検出対象電圧の供給状態においてフローティング状態が検出されないことを、正常非正常の判定の条件にすることができる。また、供給状態においてアクセス制御が非正常である場合、非供給状態における判定を省略できる。また本発明の一態様では、前記記憶装置は、前記ホスト装置からの第1の信号が供給される第1のホスト側信号端子に接続される第1の信号端子と、前記第1の信号端子と前記電源端子との間に設けられる第1のダイオード素子と、を有し、前記電源端子が前記フローティング状態である場合、前記電源端子には、前記第1の信号のハイレベルの電圧が前記第1のダイオード素子を介して供給されてもよい。また本発明の一態様では、前記第1の信号は、リセット信号であり、前記リセット信号は、前記アクセス制御部が前記アクセス制御を行う場合にハイレベルに設定されてもよい。また本発明の一態様では、前記記憶装置は、前記ホスト装置からの第2の信号が供給される第2のホスト側信号端子に接続される第2の信号端子と、前記第2の信号端子と前記グランド端子との間に設けられる第2のダイオード素子と、を有し、前記グランド端子が前記フローティング状態である場合、前記グランド端子には、前記第2の信号のローレベルの電圧が前記第2のダイオード素子を介して供給されてもよい。このようにすれば、電源端子やグランド端子がフローティング状態の場合にも、電圧ドロップした電源電圧やグランド電圧が記憶装置に供給されるため、検出回路が非正常の場合、不揮発性の記憶部に一見正常にアクセスできる可能性がある。本発明の一態様によれば、検出回路の正常非正常を判定できるため、フローティング状態でのメモリーアクセスを抑止できる。また本発明の他の態様は、不揮発性の記憶部に対する読み出し又は書き込みのアクセス制御を行うとともに、ホスト側電源端子に接続される電源端子及び、ホスト側グランド端子に接続されるグランド端子の少なくとも一方のフローティング状態を検出する場合に、前記ホスト側電源端子に供給する電源電圧、及び前記ホスト側グランド端子に供給するグランド電圧のうちの前記フローティング状態が検出される検出対象電圧の供給非供給を切り換え、前記検出対象電圧が非供給に設定された場合の前記アクセス制御部からの信号に基づいて前記検出回路が正常であるか非正常であるかを判定するエラー検出方法に関係する。また本発明の他の態様は、切り換え回路と、判定部と、を含み、ホスト装置からの電源電圧とグランド電圧が供給される記憶装置は、不揮発性の記憶部と、前記不揮発性の記憶部に対する読み出し又は書き込みのアクセス制御を行うアクセス制御部と、ホスト側電源端子に接続される電源端子及び、ホスト側グランド端子に接続されるグランド端子の少なくとも一方のフローティング状態を検出する検出回路と、を有し、前記切り換え回路は、前記ホスト側電源端子に供給する前記電源電圧、及び前記ホスト側グランド端子に供給する前記グランド電圧のうちの前記フローティング状態が検出される検出対象電圧の供給非供給を切り換える切り換え回路と、前記判定部は、前記検出対象電圧が非供給に設定された場合の前記アクセス制御部からの信号に基づいて前記検出回路が正常であるか非正常であるかを判定するホスト装置に関係する。以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。1.構成図1に本実施形態のシステムの構成例を示す。システムは、ホスト装置10、記憶装置20を含む。なお以下では、ホスト装置10はインクジェット方式のプリンター本体であり、記憶装置20はインクカートリッジに設けられた記憶装置である場合を例に説明するが、本実施形態はこれに限定されない。例えば、ホスト装置10はメモリーカードのリーダー/ライターであってもよく、記憶装置20はメモリーカードであってもよい。ホスト装置10は、端子を介して記憶装置20と接続され、記憶装置20との間の通信制御や記憶装置20の検出回路32の故障検出等を行う。具体的にはホスト装置10は、電源回路40、切り換え回路50、判定部70、通信制御部80、ホスト側電源端子TVH、ホスト側グランド端子TGH、ホスト側クロック端子TKH、ホスト側データ端子TDH、ホスト側リセット端子TRHを含む。電源回路40は、電源電圧VDD広義には高電位側電源電圧やグランド電圧VSS低電位側電源電圧を発生し、発生した電圧VDD、VSSをホスト装置10や記憶装置20に対して供給する。切り換え回路50は、電源電圧VDD広義には高電位側電源電圧やグランド電圧VSSを記憶装置20に対して供給するか非供給にするかを切り換える。非供給にする場合、電源端子TVHと電源回路40の間やグランド端子TGHと電源回路40の間を切断し、電源端子TVHやグランド端子TGHをフローティング状態にする。このフローティング状態により端子の非接触をシミュレートする。通信制御部80は、クロック端子TKHやデータ端子TDH、リセット端子TRHを介して記憶装置20との間の通信を行う。例えば、通信制御部80は、記憶装置20に対するリード/ライト読み出し又は書き込みの制御や、リードデータの受信、ライトデータの送信、データと通信フォーマットとの間の変換処理、記憶装置20を制御するためのコマンド発行、通信エラーの検出処理等を行う。また通信制御部80は、切り換え回路50の制御を行う。判定部70は、記憶装置20からの受信データに基づいて記憶装置20の検出回路32が正常であるか非正常故障であるかを判定する。具体的には判定部70は、VDDやVSSの供給状態における通信結果と非供給状態における通信結果に基づいて判定を行う。記憶装置20からの受信データは、記憶装置20の不揮発性メモリー60から読み出されたデータに限らず、通信制御に用いられるデータやビットであってもよい。記憶装置20は、端子を介してホスト装置10に接続され、ホスト装置10からの制御に従ったメモリーアクセスや端子接触不良の検出等を行う。具体的には記憶装置20は、検出回路32、アクセス制御部36、不揮発性メモリー60広義には不揮発性の記憶部、電源端子TV、グランド端子TG、クロック端子TK、データ端子TD、リセット端子TRを含む。なお以下では、不揮発性の記憶部が不揮発性メモリー60である場合を例に説明するが、本実施形態ではこれに限定されない。例えば、不揮発性の記憶部は、ハードディスクドライブ等の磁気ドライブやDVD等の光学ドライブであってもよい。電源端子TV、グランド端子TG、クロック端子TK、データ端子TD、リセット端子TRは、それぞれホスト装置10のホスト側電源端子TVH、ホスト側グランド端子TGH、ホスト側クロック端子TKH、ホスト側データ端子TDH、ホスト側リセット端子TRHに電気的に接続される。例えば、各端子は金属製の端子で構成され、その端子が物理的に接触することで電気的に接続される。端子が接続されている場合、電源端子TV、グランド端子TG、クロック端子TK、データ端子TD、リセット端子TRには、それぞれホスト装置10からの電源電圧VDD、グランド電圧VSS、システムクロックSCK、データ信号SDA、リセット信号XRSTが供給される。検出回路32は、記憶装置20に供給される電源の異常を検出し、検出信号検出結果の情報をアクセス制御部36に出力する。具体的には、検出回路32は、電源端子TVのフローティング状態オープン状態、非接触状態や、グランド端子TGのフローティング状態を検出する。フローティング状態は、例えば端子間への異物挿入や端子間の接触不良等により生じる。検出回路32は、電源端子TVやグランド端子TGからの電圧に基づいて、これらのフローティング状態を検出する。なお検出回路32は、さらに電源電圧VDDの電圧低下を検出してもよい。アクセス制御部36は、不揮発性メモリー60に対するアクセス制御や、ホスト装置10との間のデータ送受信データ通信等を行う。具体的にはアクセス制御部36は、システムクロックSCKに同期して、不揮発性メモリー60の各アドレスに記憶されたデータのリード動作読み出し動作や、不揮発性メモリー60の各アドレスに対するデータのライト動作書き込み動作を行う。なお、アクセス制御部36は、不揮発性メモリー60に対してシーケンシャルアクセスを行ってもよく、ランダムアクセスを行ってもよい。またアクセス制御部36は、検出回路32により端子のフローティング状態が検出された場合、不揮発性メモリー60へのアクセスやホスト装置10とのデータ送受信を停止する。これにより、不確実なメモリーアクセスにより記憶データが破壊されることを抑止している。不揮発性メモリー60は、例えばFERAM強誘電体メモリーや、フラッシュメモリー等のEEPROMにより構成される。この不揮発性メモリー60は、メモリーアレイ、カラム選択回路、ロー選択回路を含むことができる。不揮発性メモリー60は、製造時に書き込まれたID、製造情報や、ホスト装置10から書き込まれた情報を記憶する。例えばインクカートリッジの場合、不揮発性メモリー60は、製造情報として製造日の情報、インクの色の情報などを記憶し、ホスト装置10から書き込まれる情報としてインクの残量の情報などを記憶する。2.ホスト装置図2に、上述のホスト装置10の詳細な構成例を示す。このホスト装置は、電源回路40、切り換え回路50、判定部70、メモリー71記憶部、データ比較部72、通信制御部80、端子TVH、TGH、TKH、TDH、TRHを含む。切り換え回路50は、第1のスイッチ素子SW1、第2のスイッチ素子SW2、スイッチ制御部55を含む。スイッチ素子SW1は、電源回路40のVDD出力ノードと電源端子TVHとの間に設けられる。スイッチ素子SW2は、電源回路40のVSS出力ノードとグランド端子TGHとの間に設けられる。スイッチ素子SW1、SW2がオフになることで、端子TVH、TGHがフローティング状態になる。スイッチ制御部55は、通信制御部80からのオンオフ制御信号に基づいて、スイッチ素子SW1、SW2のオンオフ制御を行う。具体的にはスイッチ制御部55は、ホスト装置10が記憶装置20の検出回路32の故障検出動作を行う場合にはスイッチ素子SW1、SW2のオンオフ切り換えを行い、ホスト装置10が通常動作を行う場合にはスイッチ素子SW1、SW2を常時オンにする。メモリー71は、不揮発性メモリー60に書き込まれるライトデータや不揮発性メモリー60から読み出されたリードデータを記憶する。またメモリー71は、不揮発性メモリー60へのアクセスが正常に行われたか否かを判定するための判定用データを記憶する。例えば判定用データとして、インクカートリッジのIDやシリアル番号を記憶する。あるいは判定用データとしてライトデータや、SOF等の通信制御データ、それらの論理反転データを用いてもよい。データ比較部72は、通信制御部80により受信されたデータと判定用データ狭義には既知データとの比較を行い、その比較結果を判定部70に出力する。判定部70は、比較結果に基づいて判定を行う。3.動作次に、検出回路32の故障判定を行う場合におけるシステムの動作について説明する。故障判定は、例えばインクジェットプリンターに電源を投入した後の初期動作時や、インクカートリッジの交換時等に行われる。図3にフローチャートの例を示す。図3に示すように、故障判定動作を開始すると、スイッチ素子SW1、SW2をオンにし、記憶装置20に対して電圧VDD、VSSを供給するS1。不揮発性メモリー60へデータライトを行い、ライトしたデータを不揮発性メモリー60からリードするS2。ホスト装置の判定部70は、ライトデータと、記憶装置20から通信制御部80を介して受信されたリードデータとの比較を行うS3。ライトデータとリードデータが一致しない場合S4、NOには、通信エラーと判定し、処理を終了する。ライトデータとリードデータが一致する場合S4、YESには、スイッチ素子SW1、SW2をオフにし、電圧VDD、VSSをフローティング状態にするS5。不揮発性メモリー60へデータライトを行い、ライトしたデータを不揮発性メモリー60からリードするS6。ホスト装置の判定部70は、ライトデータと、記憶装置20から通信制御部80を介して受信されたリードデータとの比較を行うS7。ライトデータとリードデータが不一致の場合S8、YESには、検出回路32によりフローティング状態が正常に検出されており、検出回路32が故障していないと判定するS9。ライトデータとリードデータが一致する場合S8、NOには、検出回路32が故障していると判定する。なお、上記ではライトデータのベリファイにより故障判定を行う場合について説明したが本実施形態はこれに限定されない。例えば、不揮発性メモリー60の書き換え禁止領域に記憶されたID等をリードするリード動作のみ行い、そのリードしたIDが正しいか否かを判定してもよい。あるいは、不揮発性メモリー60に対してライト動作のみ行い、アクセス制御部36がホスト装置10に対して、ライトデータに付随するOK/NGフラグ後述を返信し、そのビットが正しいか否かを判定してもよい。例えば、検出回路32が故障していない場合、検出回路32がフローティング状態を検出するとアクセス制御部36から通信制御部80へのデータ送受信が停止し、アクセス制御部36からの信号は例えばオールゼロデータとなる。この場合、通信制御部80がIDをリードするとゼロデータとなる。また通信制御部80がライトすると、アクセス制御部36から返信されるOK/NGフラグはローレベルNGとなる。これにより、検出回路32が故障していないとわかる。また本実施形態では、判定用データとしてオールゼロデータを用いてもよい。例えば電源非供給において受信データがオールゼロであれば、検出回路32は正常であると判定できる。ここで、上記ではフローティング状態を検出するとアクセス制御部36のデータ送受信を停止する場合を例に説明したが、本実施形態はこれに限定されない。例えば、フローティング状態を検出した場合に、アクセス制御部36が何らかの通知信号をホスト装置10に送信してもよい。以上によれば、図1に示すように、本実施形態のシステムはホスト装置10と記憶装置20を含む。記憶装置20は、不揮発性の記憶部不揮発性メモリー60と、アクセス制御部36と、検出回路32を有する。アクセス制御部36は、不揮発性の記憶部に対する読み出し又は書き込みリード/ライトのアクセス制御を行う。検出回路32は、ホスト側電源端子TVHに接続される電源端子TV及び、ホスト側グランド端子TGHに接続されるグランド端子TGの少なくとも一方のフローティング状態を検出する。ホスト装置10は、切り換え回路50と、判定部70を有する。切り換え回路50は、ホスト側電源端子TVHに供給する電源電圧VDD、及びホスト側グランド端子TGHに供給するグランド電圧VSSのうちのフローティング状態が検出される検出対象電圧の供給非供給を切り換える。判定部70は、検出対象電圧が非供給に設定された場合の記憶装置20からの信号に基づいて検出回路32が正常であるか非正常であるかを判定する。このようにすれば、端子の接触不良を検出する検出回路32の故障を検出可能になる。即ち、切り換え回路50が検出対象電圧を非供給にすることで、端子のフローティング状態を作ることができる。そして、その非供給状態において検出回路32が正常動作しているか否かを検出できる。例えば、電源端子TVの接触不良が検出されず、図15等で後述するように信号ラインからの回り込みによりVDDがドロップした状態でライト動作が行われると、ライトされたデータが時間の経過とともにリテンションデータ化けを起こす可能性がある。この点、本実施形態によれば、検出回路32の故障を検出できるため、接触不良状態でのメモリーアクセスを抑止できる。なお本実施形態では、検出回路32は、端子TV及びTGの一方のみのフローティング状態を検出してもよい。この場合検出対象電圧は、その一方の端子に供給される電圧である。あるいは、検出回路32は、端子TV及びTGの両方のフローティング状態を検出してもよい。この場合検出対象電圧は、電圧VDD、VSSの両方である。また本実施形態では、アクセス制御部36は、検出回路32によりフローティング状態が検出された場合に、アクセス制御を停止する。判定部70は、検出対象電圧が非供給に設定された場合にアクセス制御が停止された前記アクセス制御部からの信号に基づいて、検出回路32が正常にフローティング状態を検出したか否かを判定する。このようにすれば、アクセス制御部36からの信号に基づいてアクセス制御が停止されたか否かを判定可能になる。即ち、アクセス制御が停止されていないと判定された場合に、検出回路32が故障していると判定することができる。なお本実施形態では、アクセス制御部36からの信号XRST、SCK、SDA以外の信号に基づいて故障検出を行ってもよい。例えば、記憶装置20が図示しない他の制御端子を有し、VDD非供給状態におけるその制御端子からの信号の信号レベルに基づいて故障検出を行ってもよい。また本実施形態では、ホスト装置10は、アクセス制御部36との間の通信制御を行う通信制御部80を有する。通信制御部80は、アクセス制御部を介して不揮発性の記憶部に対するアクセス制御を行い、そのアクセス制御に応じたアクセス制御部からの送信データを受信する。判定部70は、受信された送信データと、アクセス制御が停止されたか否かを判定するための判定用データとを比較して正常非正常の判定を行う。例えば図3に示すように、ライトアクセスの場合、送信データはリードデータであり、判定用データはライトデータである。あるいは図10に示すように、IDデータのリードアクセスの場合、送信データはIDデータであり、判定用データは同じIDデータである。あるいは図13に示すように、ライトアクセスの場合、送信データはOKNGフラグであり、判定用データはOKフラグに対応する1又はNGフラグに対応する0である。このようにすれば、アクセス制御が停止されたか否かをアクセス制御部からの送信データに基づいて判定でき、その判定結果に基づいて検出回路32の故障を検出できる。また本実施形態では、図3のS1~S4に示すように、判定部70は、検出対象電圧が供給される場合においてアクセス制御が正常か否かの判定を行う。S5~S8に示すように、正常と判定した場合には、検出対象電圧が非供給に設定された場合におけるアクセス制御が停止されたか否かの判定を行う。S9に示すように、停止されたと判定した場合に、検出回路32が正常であると判定する。また本実施形態では、S4に示すように、判定部70は、検出対象電圧が供給される場合においてアクセス制御が非正常であると判定した場合には、検出対象電圧が非供給に設定された場合における判定を行わない。このようにすれば、検出対象電圧の供給状態においてフローティング状態を検出していないことを、故障判定の条件にすることができる。また、供給状態においてアクセス制御が異常である場合、非供給状態における判定を省略してエラー判定できる。4.記憶装置図4に上述の記憶装置20の詳細な構成例を示す。記憶装置は、検出回路32、アクセス制御部36、不揮発性メモリー60、端子TV、TG、TK、TD、TRを含む。アクセス制御部36は、マスク処理部34、送受信部38受信部または、送信部を含む。マスク処理部34は、検出回路32からの検出信号に基づいてシステムクロックSCKのマスク処理を行う。ここで、システムクロックSCKは、記憶装置20の制御に用いられるクロックである。例えば、SCKは、不揮発性メモリーのリード/ライトのアクセス制御等のためのクロックを生成したり、ホスト装置10と記憶装置20とのデータ送受信を行うためのクロックである。なおシステムクロックSCKは、ホスト装置10から供給されてもよく、記憶装置20の内部で生成されてもよい。検出回路32により電源異常が検出された場合には、マスク処理部34はクロック端子TKからのシステムクロックSCKをマスクする。すなわち、アクセス制御部36や送受信部38等に対して、システムクロックSCKを非供給にする。例えば、マスク処理後のシステムクロックをローレベル第1の論理レベルやハイレベル第2の論理レベルに固定することで、SCKを非供給にする。この場合、記憶装置20の動作は停止する。すなわち、不揮発性メモリー60に対するリード動作/ライト動作や、ホスト装置10との間のデータ送受信は行われない。一方、検出回路32により電源異常が検出されない場合には、マスク処理部34はシステムクロックSCKをマスクせず、記憶装置20の構成要素に対してSCKを供給する。この場合、記憶装置20は通常動作を行う。送受信部38は、マスク処理部34からのシステムクロックに基づいて、ホスト装置10と記憶装置20の間のデータ送受信を行う。そして、送受信部38は受信したデータをアクセス制御部36に対して出力し、アクセス制御部36は、そのデータを不揮発性メモリー60に書き込む。また、送受信部38は、アクセス制御部36により不揮発性メモリー60から読み出されたデータをホスト装置10に送信する。より具体的には、送受信部38は、データ端子TDを介してホスト装置10からのデータ信号SDAを受信する。受信されるデータ信号SDAには、例えば、リードコマンドやライトコマンド等のコマンド、アドレス信号、データ信号が含まれる。また、送受信部38は、アクセス制御部36により不揮発性メモリー60から読み出されたデータを、データ端子TDを介してホスト装置10に対して送信する。図5を用いて、電源端子TVがフローティング状態となった場合の本実施形態の動作例について説明する。図5には、フローティング状態が検出された後にホスト装置10がメモリーアクセスを開始する場合の例を示す。なおグランド端子TGがフローティング状態となった場合についても同様である。図5のB1に示すように、電源端子TVがフローティング状態になると、B2に示すように、検出回路32からの検出信号FLTOがローレベルになる。B3に示すように、リセット信号XRSTが解除された後にシステムクロックSCKが入力され、B4に示すように、SCKの最初の立ち下がりエッジでマスク信号QMSがローレベルになる。マスク信号QMSは、マスク処理部34の内部信号である。B5に示すように、マスク処理後の内部システムクロックMSCKには、SCKの最初の立ち下がりエッジまでSCKが出力され、その後はローレベルが出力される。内部システムクロックMSCKは、記憶装置20の内部信号である。B6に示すように、リセット信号XRSTによりリセットされると、B7に示すように、マスク信号QMSの保持状態が解除され、QMSがハイレベルになる。このようにして、電源端子TVがフローティング状態になるとアクセス制御部36や送受信部38に供給される内部システムクロックMSCKがマスクされ、メモリーアクセスやデータ送受信が禁止される。なお、電源端子TVとグランド端子TGがフローティング状態でない場合には、検出信号FLTOとマスク信号QMSはローレベルにならず、内部システムクロックMSCKはマスクされない。即ち、ホスト装置10からのシステムクロックSCKがアクセス制御部36や送受信部38に供給され、通常動作が行われる。5.液体容器、基板次に、上述の記憶装置20が設けられた基板と、その基板が設けられた液体容器について説明する。なお以下では、ホスト装置がインクジェット方式のプリンターであり、液体容器がインクカートリッジであり、基板が、インクカートリッジに設けられた回路基板である場合を例に説明するが、本実施形態はこれに限定されない。例えば、ホスト装置はメモリーカードのリーダー/ライターであってもよく、基板はメモリーカードに設けられた回路基板であってもよい。図6にインクカートリッジの詳細な構成例を示す。図6に示すインクカートリッジ200広義には液体容器の内部には、インクを収容するための図示しないインク室が形成される。また、インクカートリッジ200には、インク室に連通するインク供給口240が設けられる。このインク供給口240は、インクカートリッジ200がプリンターに装着されたときに、印刷ヘッドユニットにインクを供給するためのものである。インクカートリッジ200は、センサー210、回路基板220広義には基板を含む。センサー210は、インク室内のインク残量を検出するためのものである。センサー210は、例えば圧電素子により構成され、インクカートリッジ200の内部に固定される。回路基板220には、本実施形態の記憶装置20が設けられる。回路基板220は、例えばプリント基板により実現され、インクカートリッジ200の表面に設けられる。回路基板220には、電源端子TV等の端子が設けられる。そして、インクカートリッジ200がプリンターに装着されたときに、それらの端子とプリンター側の端子が接触することで、電源やデータのやりとりが行われる。図7A、図7Bに、回路基板220の詳細な構成例を示す。図7Aに示すように、回路基板220の表面プリンターと接続される面には、複数の端子を有する端子群が設けられる。この端子群は、グランド端子TG、電源端子TV、第1のセンサー駆動用端子TSN、リセット端子TR、クロック端子TK、データ端子TD、第2のセンサー駆動用端子TSPを含む。各端子は、例えば矩形状略矩形状に形成された金属端子により実現される。そして、各端子は、回路基板220に設けられた図示しない配線パターン層やスルーホールを介して、記憶装置20またはセンサー210に接続される。図7Bに示すように、回路基板220の裏面プリンターと接続される面の裏側の面には、本実施形態の記憶装置20が設けられる。記憶装置20は、例えば、強誘電体メモリーを有する半導体記憶装置により実現できる。この記憶装置20には、インクまたはインクカートリッジ200に関連する種々のデータが格納され、例えば、インクの消費量やインクの色等のデータが格納される。インク消費量のデータは、インクカートリッジ200内に収容されたインクについて、印刷の実行等に伴い消費されるインク量の累計を示すデータである。このインク消費量のデータは、インクカートリッジ200内のインク量を示す情報であってもよく、消費したインク量の割合を示す情報であってもよい。6.システムの詳細な構成例図8に、プリンターシステムの詳細な構成例を示す。プリンターシステムは、プリンター10ホスト装置、インクカートリッジ200液体容器を含む。プリンター10は、主制御部300、サブ制御部310を含む。インクカートリッジ200は、記憶装置20、センサー210を含む。なお、以下では、1つのインクカートリッジがプリンターに装着される場合を例に説明するが、本実施形態では、複数のインクカートリッジがプリンターに装着されてもよい。サブ制御部310は、電源電圧VDD、グランド電圧VSSを記憶装置20に供給する。また、サブ制御部310は、記憶装置20に対するデータのリード/ライトや、センサー210を用いたセンサー処理を行う。具体的には、サブ制御部310は、切り換え回路50、通信処理部312、センサー処理部314を含む。通信処理部312は、記憶装置20及び主制御部300との間の通信処理を行う。具体的には、リセット信号XRST、システムクロックSCK、データ信号SDAを記憶装置20に供給し、これらの信号により記憶装置20とのシリアル通信処理を行う。なお本実施形態では、通信処理部312と記憶装置20とがパラレル通信処理を行ってもよい。また、通信処理部312は、バスBSを介してコマンドやデータ信号をやりとりすることで、主制御部300との通信処理を行う。例えば、通信処理部312は、インクカートリッジ200とプリンター10の接続または非接続や、記憶装置20との通信エラーを判定し、これらの判定結果を主制御部300に送信する。また通信処理部312は、インクカートリッジ200の検出回路32の故障検出や、切り換え回路50の制御を行う。具体的には、通信処理部312は、図2等で上述の判定部70、メモリー71、データ比較部72を含む。センサー処理部314は、センサー210によるインク残量の判定処理を行う。センサー処理部314は、主制御部300からのセンサー駆動信号DSを、センサー駆動用端子TSNHまたはTSPHを介してセンサー210の電極に印加する。センサー処理部314は、センサー駆動信号DSをセンサー210に印加することで得られた信号に基づいて、インクの残量が閾値以上であるか閾値以下であるかを判定する。この判定結果は、通信処理部312を介して主制御部300に送信される。主制御部300は、プリンター10の制御を行う。例えば、メモリーアクセスを制御したり、サブ制御部310に対して電源電圧VDHやグランド電圧VSHを供給したり、インク残量の判断算出処理を行ったりする。より具体的には、主制御部300は、制御回路302、駆動信号生成回路304を含む。制御回路302は、バスBSを介して通信処理部312にコマンドやデータを送信し、通信処理部312と記憶装置20との間の通信処理を制御する。具体的には、通信処理部312によりインクカートリッジ200の接続が検出された場合に、記憶装置20に記憶されたインク残量等のデータを読み出し、そのデータに基づいて新たに算出したインク残量等のデータを記憶装置20に書き込む。また、制御回路302は、駆動信号生成回路304を制御してセンサー駆動信号DSをセンサー210に供給する。そして、制御回路302は、センサー処理部314からのインク残量の判定結果や、印刷によるインク消費推定量に基づいて、インク残量を判断する。インク切れと判断した場合には、図示しない表示部にインク切れの情報を表示してもよい。次にインクカートリッジ200の記憶装置20について説明する。記憶装置20は、メモリー制御回路30制御部、強誘電体メモリー60広義には不揮発性メモリーを含む。メモリー制御回路30は、検出回路32、マスク処理部34、ID比較部41、コマンド解釈部42、アドレスカウンター44、リード/ライト制御部46、データ送受信部38送受信部、カウンター制御部48、複製データ生成部51、反転データ生成部52、データ判定部54を含む。なお、図4等で前述した構成要素と同一の構成要素には同一の符号を付し、適宜説明を省略する。ID比較部41は、サブ制御部310から受信したIDデータ識別データと、記憶装置20に割り当てられているID番号例えば、インクの色に応じた番号とを比較して、自身がアクセスの対象であるか否かを判定する。コマンド解釈部42は、サブ制御部310から受信したSOF通信開始データ、コマンドデータ、EOF通信終了データを解釈して、アクセス開始、リードやライト等のアクセスの種類、アクセス終了を判断する。アドレスカウンター44は、システムクロックSCKをカウントして、強誘電体メモリー60のアドレス例えば、ワード線を指定するためのカウント値を出力する。リード/ライト制御部46は、コマンド解釈部42により解釈されたアクセスの種類や、アドレスカウンター44のカウント値に基づいて、強誘電体メモリー60に対するリード/ライトの制御を行う。カウンター制御部48シーケンサーは、システムクロックSCKをカウントし、そのカウント値とコマンド解釈部42によるコマンド解釈に基づいて、メモリーアクセスを制御する。複製データ生成部51は、強誘電体メモリー60から読み出した原データをコピーして、ミラーデータ複製データを生成する。反転データ生成部52は、強誘電体メモリー60から読み出した原データの各ビット値を反転例えば、0を1に、1を0に反転して、反転データを生成する。データ判定部54は、原データ及びミラーデータのパリティーチェックや、原データと反転データの排他的論理和の演算を行って、データの整合性を判定する。強誘電体メモリー60強誘電体メモリーセルアレイは、ワード線及びビット線に沿って配列された複数の強誘電体メモリーセルにより構成される。強誘電体メモリー60は、図示しないローアドレスデコーダー、カラムアドレスデコーダー、センスアンプ等を含むことができる。7.通信処理リード制御記憶装置20は、電源端子TV等のフローティング状態を検出するとメモリーアクセスを停止する。プリンター10は、フローティング状態が検出されたことを直接には認識できないため、記憶装置20との通信処理を通じて認識する。この通信処理は、検出回路32の故障検出や、通常動作における接触不良検出において行われる。図9~図14を用いて、この通信処理について詳細に説明する。図9には、記憶装置20からデータを読み出す場合の信号波形例を模式的に示す。なお以下では、データ送受信の方向を矢印で示す。すなわち、HからCに向かう矢印は、サブ制御部310が送信側で記憶装置20が受信側であることを示し、CからHに向かう矢印は、記憶装置20が送信側でサブ制御部310が受信側であることを示す。図9のA1に示すように、通信処理が開始されると、リセット信号がローレベルからハイレベルにされる。A2に示すように、システムクロックSCKが記憶装置20に供給される。そして、A3に示すように、データ信号SDAとして最初にSOFStartOfFrameデータが記憶装置20に送信される。A4に示すように、オペレーションコードとして、IDデータとリードコマンドデータが記憶装置20に送信される。記憶装置20には、IDデータとして、原IDデータIDと、原IDデータの各ビット値を反転した反転IDデータ/ID以下、反転データをスラッシュ記号/で示すが送信される。コマンドデータとして、原コマンドデータCMと反転コマンドデータ/CMが送信される。A5に示すように、記憶装置20からのリードデータがサブ制御部310に送信される。リードデータとして、16ビットの原データの上位8ビットUD1、その反転データ/UD1、原データの下位8ビットLD1、その反転データ/LD1が送信される。また、UD1のミラーデータUd1、その反転ミラーデータ/Ud1、LD1のミラーデータLd1、その反転ミラーデータ/Ld1が送信される。UD1、LD1、Ud1、Ld1は、記憶装置20から読み出されたデータである。一方、これらの反転データである/UD1、/LD1、/Ud1、/Ld1は、反転データ生成部52により生成されたデータである。A6に示すように、上記の単位リードデータの読み出しと送信が繰り返される。A8に示すように、リードデータの送信が終了すると、リセット信号がローレベルにされる。以上のように原データと反転データによりデータを多重化することで、記憶装置20が誤って動作することを抑制できる。例えば、通信障害によって誤ったコマンドを受信し、不揮発性メモリーに対して誤った書き込みや読み出しが行われることで、不揮発性メモリーのデータが破壊されることを防止できる。また、電源端子TV等のフローティング状態が検出された場合、リード/ライト制御やデータ送受信が行われなくなる。このとき、プリンター10に送信されるリードデータとして、例えばローレベルが出力される。プリンター10は、このローレベルを検出することで検出回路32が正常動作しているか判定できる。また、電源端子TV等のフローティング状態が検出されると原データと反転データが論理反転の関係ではなくなる。プリンター10側は、この反転データを検証することで検出回路32が正常動作しているか判定してもよい。図10に、プリンター10のリード処理のフローチャート例を示す。図10に示すように、読み出し処理を開始すると、SOFデータを送信しS50、IDデータを送信しS51、リードコマンドを送信しS52、単位リードデータを受信するS53。単位リードデータのデータ判定処理を行い、データ判定の結果がエラーの場合にはS54、NO、エラー処理を行いS55、通信処理を終了する。データ判定の結果が正常の場合にはS54、YES、リードデータが全て受信されたかを確認するS56。全て受信されている場合にはS56、YES、エラー処理を行いS57、通信処理を終了する。全て受信されていない場合にはS56、NO、単位リードデータを受信するS53。なお、データ判定処理S54では、例えば原データと反転データの排他的論理和や、ミラーデータと反転ミラーデータの排他的論理和、原データと反転ミラーデータの排他的論理和が演算される。読み出しまたはデータ送受信が正常に行われた場合、これらの排他的論理和の各ビットは1となる。データ判定処理では、この演算結果に基づいて、通信エラーやメモリーセルエラーを判断する。また、エラー処理S55では、故障検出におけるVDD、VSS供給状態の場合と通常動作の場合において、例えばインクカートリッジ200の再セットや交換を促すエラー表示を行う。エラー処理S57では、故障検出におけるVDD、VSS非供給状態の場合にエラー表示を行う。通常動作では、正常であるためエラー表示しない。図11には、記憶装置20のアクセス制御処理のフローチャート例を示す。図11に示すように、通信処理が開始されるとSOFデータを受信しS102、IDデータを受信するS104。受信したIDデータが正常か否かを判定し、異常の場合には通信処理を終了するS106、NO。正常の場合にはS106、YESIDデータの一致、不一致を判定するS108。不一致の場合には通信処理を終了するS108、NO。一致の場合にはS108、YES、コマンドデータを受信するS110。そして、受信したコマンドデータが正常か否かを判定し、異常の場合にはS112、NO、通信処理を終了する。正常の場合にはS112、YES、コマンドの種別を判定するS114。リードコマンドである場合にはリード処理を行いS120、通信処理を終了する。リード処理では、原データ等の読み出しと送信や、反転データの生成と送信を行う。ライトコマンドである場合には、図14等で後述するライト処理を行うS116。ライトロックコマンドである場合には、ライトロック処理を行うS118。ライトロック処理では、強誘電体メモリー60の書き換え可能領域のうちの一部または全部の領域を書き込み不可能な領域に設定する処理を行う。具体的には、ライトロックコマンドに続いてアドレスデータを受信する。そして、受信したアドレスデータにより指定された領域をライトロック領域に設定する。例えば、ライトロック領域は、制御レジスターにライトフラグを設定することで強誘電体メモリー60の行単位で設定される。8.通信処理ライト制御図12には、記憶装置20に対してデータを書き込む場合の信号波形例を模式的に示す。図12のD1に示すように、SOFデータ、IDデータID、反転IDデータ/ID、ライトコマンドデータCM、反転ライトコマンドデータ/CMが記憶装置20に送信される。そして、D2に示すように、ライトデータとして、16ビットの原データの上位8ビットUD1、その反転データ/UD1、原データの下位8ビットLD1、その反転データ/LD1が送信される。また、UD1のミラーデータUd1、その反転ミラーデータ/Ud1、LD1のミラーデータLd1、その反転ミラーデータ/Ld1が記憶装置20に送信される。D3に示すように、送信されたデータが正常であるか否かが記憶装置20により判定され、その判定結果に基づいてOK/NGフラグがプリンター10に送信される。例えば、データが正常であると判定された場合には、ハイレベルのOKフラグが送信され、データが異常であると判定された場合には、ローレベルのNGフラグが送信される。そして、D4に示すように、上述のライトデータ単位ライトデータの送信と、OK/NGフラグの送信が繰り返される。D5に示すように、ライトデータの送信が終了すると、EOFEndOfFrameデータが記憶装置20に送信される。本実施形態では、電源端子TV等のフローティング状態が検出された場合、記憶装置20は、データ信号SDAとして例えばローレベルを出力する。これにより、プリンター10は、OK/NGフラグとしてローレベルNGを受信することになり、検出回路32が正常動作しているか判定できる。図13には、プリンター10のライト処理のフローチャート例を示す。図13に示すように、書き込み処理を開始すると、SOFデータを送信しS202、IDデータを送信しS204、ライトコマンドデータを送信するS206。そして、単位ライトデータを送信する処理を行いS208、OK/NGフラグを受信するS210。受信したOK/NGフラグがOKフラグであるかNGフラグであるかを判定し、NGフラグの場合にはS212、NO、エラー処理を行って通信処理を終了するS214。OKフラグの場合にはS212、YES、ライトデータを全て送信したか否かを判定し、全て送信した場合にはS216、YESEOFデータを送信するS218。エラー処理を行いS220、通信処理を終了する。全て送信していない場合にはS216、NO、単位ライトデータを送信する処理を行うS208。なお、エラー処理S214では、故障検出におけるVDD、VSS供給状態の場合と通常動作の場合において、例えばインクカートリッジ200の再セットや交換を促すエラー表示を行う。エラー処理S220では、故障検出におけるVDD、VSS非供給状態の場合にエラー表示を行う。通常動作では、正常であるためエラー表示しない。図14には、記憶装置20のライト処理の詳細なフローチャート例を示す。ライト処理を開始すると、単位ライトデータを受信する処理を行うS302。受信したライトデータが正常か否かを判定し、異常の場合にはS304、NO、NGフラグを送信して通信処理を終了するS306。正常の場合にはS304、YES、OKフラグを送信しS308、不揮発性メモリー60の対象領域にライトデータを書き込むS310。EOFデータを受信したか否かを判定し、受信した場合にはS312、YES通信処理を終了し、受信していない場合にはS302、NO単位ライトデータを受信する処理を行うS302。9.検出回路図15に、端子のフローティング状態を検出する検出回路32の詳細な構成例を示す。図15に示す記憶装置20は、入力セルICEL1、ICEL2、検出回路32、アクセス制御部36、不揮発性メモリー60を含む。検出回路32は、VDDが供給される電源ラインNVのフローティング状態及び、VSSが供給されるグランドラインNGのフローティング状態の少なくとも一方を検出する。具体的には、検出回路32は、VSS検出回路134、VDD検出回路135を含む。VSS検出回路134は、システムクロックSCK広義には第1の信号の電圧をリファレンス電圧として、NGのフローティング状態を検出する。一方、VDD検出回路135は、リセット信号XRST広義には第2の信号の電圧をリファレンス電圧として、NVのフローティング状態を検出する。システムの動作中においてXRSTはハイレベルに設定される。入力セルICEL1は、リセット信号XRSTをバッファリングしてアクセス制御部に供給する。ICEL1は、抵抗素子RS1、ダイオード素子DD1、DS1、バッファBF2を含む。入力セルICEL2は、データ信号SDAをバッファリングしてアクセス制御部に供給する。ICEL2は、抵抗素子RS2、ダイオード素子DD2、DS2、バッファBF2を含む。これらの抵抗素子やダイオード素子は、内部回路を静電破壊から保護するためのものである。なお、SCKに入力セルが設けられてもよい。さて、グランド端子TGが異物の挿入等によりフローティング状態となったとする。端子TDにローレベルが供給されると、ダイオード素子DS2を介してグランドラインNGから端子TDに電流が流れる。NGの電圧は、VSSからダイオード素子DS2の順方向電圧だけ上昇した電圧となる。VSS検出回路134は、この電圧上昇を検出する。一方、電源端子TVが異物の挿入等によりフローティング状態となったとする。端子TRにはハイレベルが供給され、ダイオード素子DD1を介して端子TRから電源ラインNVに電流が流れる。そのため、NVの電圧は、VDDからダイオード素子DD1の順方向電圧だけ降下した電圧となる。VDD検出回路135は、この電圧降下を検出する。図16A~図16Cを用いて、VSS検出回路134の詳細な構成例について説明する。VSS検出回路134は、N型トランジスターNT1~NT3広義には、第1導電型トランジスター、P型トランジスターPT1、PT2広義には、第2導電型トランジスター、インバーターINV1、INV2を含む。ここで、イネーブル信号ENは、例えばリセット信号XRSTであり、通常動作時においてハイレベルに設定される。図16Aに示すように、グランド端子TGにグランド電圧VSSが供給されている場合には、トランジスターPT1のドレイン電流Id1とトランジスターPT2のドレイン電流Id2が等しくなる。ノードN1の電圧がインバーターINV1のロジカルスレショルド以下となるように、即ちINV1がハイレベルを出力するように差動対を設計しておくことで、出力信号Q2はローレベルとなる。図16Bに示すように、グランド端子TGがフローティング状態であり、データ信号SDA広義には第3の信号がローレベルであるとする。このとき、上述のようにグランドラインNGの電圧が上昇するため、Id1>Id2となり、ノードN1の電圧が上昇する。そのため、インバーターINV2の出力信号Q2はハイレベルとなる。一方、図16Cに示すように、SDAがハイレベルであるとする。このとき、グランドラインNGからVSSへの電流パスがなくなるため、NGの電圧は上昇する。そのため、インバーターINV2の出力信号Q2はハイレベルとなる。なおVDD検出回路134についても同様に構成できる。即ち、トランジスターのN型とP型を入れ替え、VDDとVSSを入れ替えた構成となる。以上によれば、図15に示すように、記憶装置20は、ホスト装置10からの第1の信号リセット信号XRSTが供給される第1のホスト側信号端子ホスト側リセット端子TRHに接続される第1の信号端子リセット端子TRと、第1の信号端子と電源端子TVとの間に設けられる第1のダイオード素子DD1と、を有する。電源端子TVがフローティング状態である場合、電源端子TVには、第1の信号のハイレベルの電圧VDDが第1のダイオード素子DD1を介して供給される。また本実施形態では、第1の信号はリセット信号XRSTである。リセット信号XRSTは、アクセス制御部がアクセス制御を行う場合にハイレベルに設定される。また本実施形態では、記憶装置20は、ホスト装置10からの第2の信号データ信号SDAが供給される第2のホスト側信号端子ホスト側データ端子TDHに接続される第2の信号端子データ端子TDと、第2の信号端子とグランド端子TGとの間に設けられる第2のダイオード素子DS2と、を有する。グランド端子TGがフローティング状態である場合、グランド端子TGには、第2の信号のローレベルの電圧VSSが第2のダイオード素子DS2を介して供給される。本実施形態によれば、電源端子TVやグランド端子TGが接触不良の場合にもVDDやVSSが記憶装置20に供給されるため、検出回路32が故障していると不揮発性メモリー60に一見正常にアクセスできてしまう。ダイオード素子によりVDD等はドロップしているため、アクセス不良や記憶データの破壊を起こす可能性がある。この点、本実施形態によれば、検出回路32の故障を検出できるため、接触不良状態でのメモリーアクセスを禁止できる。10.強誘電体メモリー図17A、図17Bを用いて、上述の強誘電体メモリーについて詳細に説明する。図17Aに、強誘電体メモリーセルの構成例を示す。この強誘電体メモリーセルは、強誘電体キャパシターCS、N型トランスファートランジスターTT広義には第1導電型トランジスターを含む。強誘電体キャパシターCSの一端にはノードNCが接続され、他端にはプレート線PLが接続される。トランジスターTTのゲート電極にはワード線WLが接続され、ソース電極ドレイン電極にはビット線BLが接続され、ドレイン電極ソース電極にはノードNCが接続される。なお、この1T1C1Transistor1Capacitor型に限定されず、2T2C2Transistor2Capacitor型や、FET型等であってもよい。図17Bに、強誘電体メモリーセルに対するライト動作についての説明図を示す。図17Bに示すように、メモリーセルに論理1を書き込む場合には、ワード線WLに選択電圧を印加し、ビット線BLに電源電圧VCC例えばVDDの電圧を印加し、プレート線PLに0V例えばVSSを印加する。これにより、強誘電体キャパシターCSの残留分極が負になる。このように、残留分極が負である状態を、例えば論理1が記憶されている状態と定義できる。一方、メモリーセルに論理0を書き込む場合には、ワード線WLに選択電圧を印加し、ビット線BLに0Vを印加し、プレート線PLにVCCを印加する。これにより、強誘電体キャパシターCSの残留分極が正になる。このように、残留分極が正である状態を、例えば論理0が記憶されている状態と定義できる。なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。またホスト装置、記憶装置等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。