"基板の上の絶縁層であって、側壁および底部を有するビアを含む、前記絶縁層と、前記ビアの前記側壁と、前記底部の少なくとも一部とに重なる第1の電極と、前記第1の電極に重なる第1のhigh-k誘電体材料層と、前記第1のhigh-k誘電体材料層上の第1の導電性プレートと、前記第1の導電性プレートに重なり、前記ビアの残りの部分は未充填のままにするよう形成された第2のhigh-k誘電体材料層と、前記ビアの前記残りの部分に形成された第2の電極であって、前記第1の導電性プレートは、前記第1の電極に対して実質的に平行であり、前記第1および第2の電極に接触していない、前記第2の電極と、を含むコンデンサ。前記第2のhigh-k誘電体材料層と、前記第2の電極との間に、第2の導電性プレートおよび第3のhigh-k誘電体材料層をさらに含み、前記第2の導電性プレートは、前記第1の電極に対して実質的に平行であり、前記第1および第2の電極ならびに前記第1の導電性プレートに接触していない、請求項1に記載のコンデンサ。前記基板と、前記絶縁層との間の下部相互接続レベルであって、中に埋め込まれた第1の導電性機構を有する第1の誘電体層を含む、前記下部相互接続レベルと、前記絶縁層の上方にある上部相互接続レベルであって、中に埋め込まれた第2の導電性機構を有する第2の誘電体層を含む、前記上部相互接続レベルであって、前記第1の電極は、前記第2の導電性機構に接触し、前記第2の電極は、前記第1の導電性機構に接触している、前記上部相互接続レベルと、をさらに含む、請求項1に記載のコンデンサ。前記ビアは、前記第1の導電性機構の一部まで延在するビアガウジングを有し、前記ビアガウジングは、前記第2の電極の材料で充填されている、請求項3に記載のコンデンサ。前記下部相互接続レベルと、前記絶縁層との間に位置する第1の誘電被覆層をさらに含む、請求項3に記載のコンデンサ。前記上部相互接続レベルと、前記第2の電極との間に位置する第2の誘電被覆層をさらに含む、請求項3に記載のコンデンサ。前記上部相互接続レベルと、前記絶縁層との間に位置するハードマスク層をさらに含む、請求項3に記載のコンデンサ。前記第1の電極と、前記絶縁層との間に位置する障壁ライナ層をさらに含む、請求項1に記載のコンデンサ。前記第1の電極は、前記基板に対して実質的に垂直な第1の部分と、前記基板に対して実質的に平行な第2の部分とを有する、請求項1に記載のコンデンサ。前記第1の部分の高さの、前記第2の部分の長さに対する比は、2倍より大きい、請求項9に記載のコンデンサ。前記第1の電極は、Ta、Ru、Co、Pt、W、Rh、Ir、Au、AlもしくはTiまたは前述の材料のうちの2つ以上の合金を含む、請求項1に記載のコンデンサ。前記第1および第2のhigh-k誘電体材料層は、同じ誘電体材料から形成され、前記誘電体材料は、酸化物-窒化物-酸化物、SiO2、TaO5、PSiNx、Si3N4、SiON、SiC、TaO2、ZrO2、HfO2、HfSiO2もしくはAl2O3または前述の材料のうちの2つ以上の任意の組み合わせを含む、請求項1に記載のコンデンサ。前記誘電体材料は、5~60の範囲の誘電率を有する、請求項12に記載のコンデンサ。前記第2の電極は、Cu、Al、W、Ru、Rh、IrもしくはCoまたは前述の材料のうちの2つ以上を含む合金を含む、請求項1に記載のコンデンサ。前記第1の導電性プレートは、Ta、Ru、Co、Pt、W、Rh、Ir、Au、AlもしくはTiまたは前述の材料のうちの2つ以上の合金を含む、請求項1に記載のコンデンサ。請求項3に記載の第1のコンデンサを有する第1のチップの上に結合された第2のチップであって、請求項3に記載の第2のコンデンサを有する、前記第2のチップを含む、コンデンサの配列。前記配列は、前記第2のチップの上に結合され第3のコンデンサを有する第3のチップをさらに含み、前記第3のコンデンサは、前記第1および第2のコンデンサと実質的に同じ構造を有し、前記第3のコンデンサの前記第1の導電性機構は、前記第2のコンデンサの前記第2の導電性機構に接触し、前記第3のコンデンサの前記第2の導電性機構は、第2の導体により前記第2のコンデンサの前記第1の導電性機構に接続されている、請求項16に記載の配列。コンデンサを形成する方法であって、中に埋め込まれた第1の導電性機構を有する第1の誘電体層を含む下部相互接続レベルと、前記下部相互接続レベルの上の第1の誘電被覆層と、前記第1の誘電被覆層の上の絶縁層と、前記絶縁層の上にあり上面を有する、パターニングされたハードマスク層とを有する基板を準備するステップであって、前記絶縁層は、前記第1の誘電被覆層の一部まで延在するビアを有し、前記ビアは、側壁および底部を有する、前記ステップと、前記ビアの前記側壁および前記底部ならびに前記ハードマスク層の前記上面上に第1の電極層を形成するステップと、前記第1の電極層上に第1のhigh-k誘電体材料層を形成するステップと、前記第1のhigh-k誘電体材料層上に第1の導電性プレート層を形成するステップと、前記第1の導電性プレート層の一部、前記第1のhigh-k誘電体材料層の一部、前記第1の電極層の一部、前記第1の誘電被覆層の一部および前記第1の導電性機構の一部を除去することによって、前記ビアの前記底部にビアガウジングを形成するステップであって、前記ビアガウジングは、側壁および底部を有し、前記第1の導電性機構の一部まで延在する、前記ステップと、前記第1の導電性プレート層上ならびに前記ビアガウジングの前記側壁および前記底部上に、第2のhigh-k誘電体材料層を形成するステップと、前記ビアガウジングの前記底部と、側壁の下部とにある前記第2のhigh-k誘電体材料層を選択的に除去するステップと、前記ビアおよび前記ビアガウジングを第2の電極材料で充填するステップと、前記ビアの上端に凹部を形成するために、前記第2の電極材料を一部除去するステップと、前記凹部内に第2の誘電被覆層を形成するステップと、中に埋め込まれた第2の導電性機構を有する第2の誘電体層を含む上部相互接続レベルを、前記絶縁層上に形成するステップであって、第2の導電性機構は、前記第1の導電性プレート層に接触する、前記ステップと、を含む方法。前記基板を準備する前記ステップは、前記下部相互接続レベルを形成するために、前記第1の誘電体層内に前記第1の導電性機構を形成するステップと、前記下部相互接続レベルの上に前記第1の誘電被覆層を形成するステップと、前記第1の誘電被覆層の上に前記絶縁層を形成するステップと、ビアパターンを有するパターニングされたハードマスク層を前記絶縁層の上に形成するステップと、前記ビアパターンを、前記絶縁層と、前記第1の誘電被覆層の一部とに転写するステップと、を含む、請求項18に記載の方法。前記第1の電極層を形成する前記ステップより前に、前記ビアの前記側壁および前記底部ならびに前記ハードマスク層の前記上面上に障壁ライナ層を形成するステップをさらに含む、請求項18に記載の方法。前記ビアガウジングを形成する前記ステップは、ガス源を用いた指向性スパッタリングを含む、請求項18に記載の方法。前記ガス源は、Ar、He、Xe、Ne、Kr、Rn、N2、NH3またはH2を含む、請求項21に記載の方法。前記第1の電極層を形成する前記ステップは、物理気相堆積PVD、化学気相堆積CVD、プラズマ強化化学気相堆積PECVD、原子層堆積ALDプロセスまたはプラズマ強化原子層堆積PEALDを含む、請求項18に記載の方法。前記第1の電極層は、Ta、Ru、Co、Pt、W、Rh、Ir、Au、Al、Tiまたは前述の材料のうちの2つ以上の合金を含む、請求項23に記載の方法。前記第1のhigh-k誘電体材料層を形成する前記ステップおよび前記第2のhigh-k誘電体材料層を形成する前記ステップは、化学気相堆積CVD、プラズマ強化化学気相堆積PECVD、原子層堆積ALDプロセスまたはプラズマ強化原子層堆積PEALDを含む、請求項18に記載の方法。前記第1のhigh-k誘電体材料層および前記第2のhigh-k誘電体材料層は、同じ誘電体材料から形成され、前記誘電体材料は、酸化物-窒化物-酸化物、SiO2、TaO5、PSiNx、Si3N4、SiON、SiC、TaO2、ZrO2、HfO2、Al2O3または前述の材料のうちの2つ以上の任意の組み合わせを含む、請求項25に記載の方法。前記第1の導電性プレート層を形成する前記ステップは、物理気相堆積PVD、化学気相堆積CVD、プラズマ強化化学気相堆積PECVD、原子層堆積ALDプロセスまたはプラズマ強化原子層堆積PEALDを含む、請求項18に記載の方法。前記第1の導電性プレート層は、Ta、Ru、Co、Pt、W、Rh、Ir、Au、Al、Tiまたは前述の材料のうちの2つ以上の合金を含む、請求項27に記載の方法。前記ビアおよび前記ビアガウジングを前記第2の電極材料で充填する前記ステップは、化学気相堆積CVD、プラズマ強化化学気相堆積PECVD、スパッタリング、化学溶液堆積またはめっきを含む、請求項18に記載の方法。前記第2の電極材料は、Cu、Al、W、Ru、Rh、Ir、Coまたは前述の材料のうちの2つ以上を含む合金を含む、請求項29に記載の方法。前記第2の電極材料を一部除去する前記ステップは、ウェットエッチングプロセスを含む、請求項18に記載の方法。前記ウェットエッチングプロセスは、HF、HCl、H2SO4または前述の材料のうちの2つ以上の任意の組み合わせを含む薬品を使用して実行される、請求項31に記載の方法。コンデンサの一例は、金属-絶縁体-金属MIM:metal-insulator-metalコンデンサである。典型的にはMIMコンデンサは、基板の上に第1の金属プレートを形成し、第1の金属プレート上に誘電体材料の層を形成し、続いて誘電体材料の層上に第2の金属プレートを形成することによって作製される。従来のMIMコンデンサは2次元2D:two-dimensionalであり、すなわち、対向する2つの金属プレートは、平らであり、互いに対しても基板に対しても実質的に平行である。MIMコンデンサの静電容量は、対向する2つの金属プレートの表面積と、誘電体材料の誘電率および2つのプレート間の間隔などのほかのパラメータとの関数である。したがって、MIMコンデンサの静電容量を増加させる主な手段の1つは、金属プレートのサイズを大きくすることである。しかし、これにより基板の表面積がより多く消費される。したがって、コンデンサの静電容量を犠牲にすることなく、コンデンサにより占有される基板上の表面積を小さくする必要がある。さらに、電力増幅器および微小電子機械システムMEMS:microelectromechanicalsystemの減結合コンデンサなど、一部の用途では、高電圧での動作がコンデンサには要求される。従来のコンデンサの信頼性は、高動作電圧のもとでは大きく低下する。したがって、信頼性が改善されたコンデンサを製作する必要性もある。本発明は、上記の従来のMIMコンデンサよりも小さな基板空間要件と、改善された信頼性とを有する3次元3D:three-dimensionalビアコンデンサを提供する。本発明は、そのようなコンデンサを形成する方法も提供する。一実施形態によれば、本発明は、基板の上の絶縁層であって、側壁および底部を有するビアを含む、絶縁層と、ビアの側壁と、底部の少なくとも一部とに重なる第1の電極と、第1の電極に重なる第1のhigh-k誘電体材料層high-kdielectricmateriallayerと、第1のhigh-k誘電体材料層上の第1の導電性プレートと、第1の導電性プレートに重なり、ビアの残りの部分は未充填のままにするよう形成された第2のhigh-k誘電体材料層と、ビアの残りの部分に形成された第2の電極であって、第1の導電性プレートは、第1の電極に対して実質的に平行であり、第1および第2の電極に接触していない、第2の電極とを含むコンデンサを提供する。別の実施形態によれば、本発明は、第1のコンデンサを有する第1のチップの上に結合され、第2のコンデンサを有する第2のチップを含む、コンデンサの配列を提供する。第1および第2のコンデンサは、実質的に同じ構造を有する。第1および第2のコンデンサはそれぞれ、基板の上の絶縁層であって、側壁および底部を有するビアを含む、絶縁層と、ビアの側壁と、底部の少なくとも一部とに重なる第1の電極と、第1の電極に重なる第1のhigh-k誘電体材料層と、第1のhigh-k誘電体材料層上の第1の導電性プレートと、第1の導電性プレートに重なり、ビアの残りの部分は未充填のままにするよう形成された第2のhigh-k誘電体材料層と、ビアの残りの部分に形成された第2の電極であって、第1の導電性プレートは、第1の電極に対して実質的に平行であり、第1および第2の電極に接触していない、第2の電極と、基板と、絶縁層との間の下部相互接続レベルlowerinterconnectlevelであって、中に埋め込まれた第1の導電性機構conductivefeatureを有する第1の誘電体層を含む、下部相互接続レベルと、絶縁層の上方にある上部相互接続レベルupperinterconnectlevelであって、中に埋め込まれた第2の導電性機構を有する第2の誘電体層を含む、上部相互接続レベルであって、第1の電極は、第2の導電性機構に接触し、第2の電極は、第1の導電性機構に接触している、上部相互接続レベルとを含む。第2のコンデンサの第1の導電性機構は、第1のコンデンサの第2の導電性機構に接触し、第2のコンデンサの第2の導電性機構は、導体により第1のコンデンサの第1の導電性機構に接続されている。さらに別の実施形態によれば、本発明は、コンデンサを形成する方法であって、中に埋め込まれた第1の導電性機構を有する第1の誘電体層を含む下部相互接続レベルと、下部相互接続レベルの上の第1の誘電被覆層dielectriccappinglayerと、第1の誘電被覆層の上の絶縁層と、絶縁層の上にあり上面を有する、パターニングされたハードマスク層とを有する基板を含む初期構造を準備するステップであって、絶縁層は、第1の誘電被覆層の一部まで延在するビアを有し、ビアは、側壁および底部を有する、ステップと、ビアの側壁および底部ならびにハードマスク層の上面上に第1の電極層を形成するステップと、第1の電極層上に第1のhigh-k誘電体材料層を形成するステップと、第1のhigh-k誘電体材料層上に第1の導電性プレート層conductiveplatelayerを形成するステップと、第1の導電性プレート層の一部、第1のhigh-k誘電体材料層の一部、第1の電極層の一部、第1の誘電被覆層の一部および第1の導電性機構の一部を除去することによって、ビアの底部にビアガウジングviagougingを形成するステップであって、ビアガウジングは、側壁および底部を有し、第1の導電性機構の一部まで延在する、ステップと、第1の導電性プレート層上ならびにビアガウジングの側壁および底部上に、第2のhigh-k誘電体材料層を形成するステップと、ビアガウジングの底部と、側壁の下部とにある第2のhigh-k誘電体材料層を選択的に除去するステップと、ビアおよびビアガウジングを第2の電極材料で充填するステップと、ビアの上端に凹部を形成するために、第2の電極材料を一部除去するステップと、凹部内に第2の誘電被覆層を形成するステップと、中に埋め込まれた第2の導電性機構を有する第2の誘電体層を含む上部相互接続レベルを、絶縁層上に形成するステップであって、第2の導電性機構は、第1の導電性プレート層に接触する、ステップとを含む方法を提供する。添付の図面は、本発明のさらなる理解をもたらすために含まれているものであり、本明細書に組み込まれてその一部を構成する。図面は、本発明の実施形態を示し、本記載とともに本発明の原理を説明するのに役立つ。当然のことながら、説明を簡潔かつ明瞭にするために、図面に示されている構成要素は必ずしも一定の縮尺で描かれてはいない。例えば、明瞭にするために、一部の構成要素の寸法がほかの構成要素に比べて拡大されていることもある。以下、本発明について、本発明の好適な実施形態が示されている添付の図面を参照しながら、ここでさらに詳しく説明する。なお、本発明は、異なる多数の形態で具現化でき、本願明細書に記載の、説明される実施形態に限定されると解釈されてはならない。むしろこれらの実施形態は、本開示が、完全かつ完結したものとなり、本発明の範囲を十分に当業者に伝えるように提供される。同じ数字は、全体にわたって同じ特徴を指す。当然のことながら、層などの構成要素が、別の構成要素の上にあるまたは別の構成要素上にあるという場合、その構成要素は、別の構成要素の上に直接あってもよく、介在する構成要素がさらに存在してもよい。対照的に、構成要素が別の構成要素の上に直接あるまたは別の構成要素上に直接あるという場合、介在する構成要素は存在しない。本発明は、2つの電極間に浮遊する少なくとも1つのフローティング導電性プレートを有する3次元3Dビアコンデンサを提供する。3Dという用語は、ビアコンデンサの2つの電極の少なくとも一部分が、コンデンサが構築される基板に対して実質的に垂直であることを指す。この垂直構造は、従来のMIMコンデンサよりも小さい基板空間要件につながる。この少なくとも1つのフローティング導電性プレートは、2つの電極のうちの少なくとも1つに対して実質的に平行である。少なくとも1つのフローティング導電性プレートが存在することにより、本発明のコンデンサは、上記の従来のMIMコンデンサよりも改善された信頼性を有する。本発明は、さらに信頼性が改善された、上記の3Dビアコンデンサの配列も提供する。一実施形態において、本発明のコンデンサは、基板の上の絶縁層であって、側壁および底部を有するビアを含む、絶縁層と、ビアの側壁と、底部の少なくとも一部とに重なる第1の電極と、第1の電極に重なり、ビアの残りの部分は未充填のままにするよう形成されたhigh-k誘電体材料層と、ビアの残りの部分に形成された第2の電極と、high-k誘電体材料層内に埋め込まれた第1の導電性プレートとを含む。第1の導電性プレートは、第1の電極に対して実質的に平行であり、第1および第2の電極に接触しない。図1を参照する。構造100が準備されている。構造100は、下部相互接続レベル102、下部相互接続レベル102上の絶縁層110および絶縁層110上のパターニングされたハードマスク層112を含む。下部相互接続レベル102は、1つ以上の半導体デバイスを含む半導体基板図示せずの上に位置するとよい。下部相互接続レベル102は、誘電体層104と、誘電体層104に埋め込まれた導電性機構106とを含む。下部相互接続レベル102はさらに、導電性機構106を誘電体層104から隔てる拡散障壁層図示せずを含むことが好ましい。図1の絶縁層110は、その中に位置するビア114を有する。ビア114は、第1の導電性機構106の上方にある。初期構造100は、下部相互接続レベル102と、絶縁層110との間に位置する誘電被覆層108を有することが好ましい。ここでは、ビア114は、誘電被覆層108の一部まで延在し、誘電被覆層108のうち、第1の導電性機構106の真上に位置する部分を露出させる。ビア114は、円柱、立方体または直方体の形であるとよい。パターニングされたハードマスク112は、絶縁層110内にビア114を形成するためのエッチマスクとして使用される。図1に示されている構造は、単一のビア114を示すが、本発明は、絶縁層110内に任意数の上記ビアを形成することを考慮している。構造100は、当業者には周知の従来の技術によって作製されるとよい。例えば構造100は、まず、誘電体層104を基板図示せずの表面に塗布することによって形成できる。基板は、半導体材料、絶縁材料、導電材料または前述の材料のうちの2つ以上の組み合わせとされ得る。基板が半導体材料から成る場合、Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InPなどの半導体材料またはIII/V族もしくはII/VI族のほかの半導体材料が使用されてもよい。これらの列挙された半導体材料の種類に加えて、本発明はさらに、基板が、例えばSi/SiGe、Si/SiC、シリコンオンインシュレータSOI:silicon-on-insulatorまたはシリコンゲルマニウムオンインシュレータSGOI:silicongermanium-on-insulatorなどの層状半導体である場合も考慮している。基板が半導体材料である場合、その上に、例えば相補型金属酸化膜半導体CMOS:complementarymetaloxidesemiconductorデバイスなどの1つ以上の半導体デバイスが製作され得る。基板が絶縁材料である場合、その絶縁材料は、有機絶縁体、無機絶縁体または有機絶縁体と無機絶縁体との組み合わせとすることができる。基板は、単層または多層とすることができる。基板が導電材料である場合、基板は、例えばポリシリコン、元素金属、元素金属の合金、金属シリサイド、窒化金属または前述の材料のうちの2つ以上の組み合わせを含み得る。基板は、単層または多層とすることができる。下部相互接続レベル102の誘電体層104は、無機誘電体または有機誘電体を含む任意の層間または層内誘電体としてよい。誘電体層104は、多孔質または非多孔質としてよい。誘電体層104として使用できる適切な誘電体の例には、SiO2、またはシルセスキオキサン、またはSi、C、OおよびHの原子を含むCドープ酸化物すなわち有機シリケート、または熱硬化性ポリアリーレンエーテルまたはそれらの多層があるが、これらに限定はされない。ポリアリーレンという用語は、本願では、結合、縮合環または例えば酸素、硫黄、スルホン、スルホキシド、カルボニルおよび同様のものなどの不活性結合基によって互いに結合されているアリール部分または置換アリール部分を意味するよう使用される。誘電体層104の誘電率は、約4.0以下であることが好ましい。誘電体層104の誘電率は、約2.8以下であることがより好ましい。これらの誘電体は、一般に、誘電率が4.0より高い誘電体材料に比べて、より低い寄生クロストークを有する。本願明細書で言及する誘電率は、真空中で測定される。誘電体層104の厚さは、使用される誘電体材料ならびに下部相互接続レベル102内の誘電体層の正確な数によって異なり得る。典型例、および通常の相互接続構造の場合では、誘電体層104の厚さは約200nm~約450nmである。下部相互接続レベル102の導電性機構106は、リソグラフィによって形成されてもよい。例えば、誘電体層104の表面にフォトレジスト層が塗布される。フォトレジスト層は、所望のパターンの放射線に露光される。露光されたフォトレジスト層は、従来のレジスト現像液を利用して現像される。パターニングされたフォトレジスト層は、パターンを誘電体層104へ転写するためのエッチマスクとして使用される。続いて、誘電体層104のエッチングされた領域が、導電性機構106を形成するために導電性材料で充填される。導電性機構106は、ポリシリコン、導電性金属、2つ以上の導電性金属の合金、導電性金属シリサイドおよび前述の材料のうちの2つ以上の組み合わせを含むがこれらに限定はされない材料から形成され得る。導電性機構106は、Cu、W、Al、Ti、Ta、Auまたは前述の金属の合金などの導電性金属であることが好ましい。導電性機構106は、CuまたはCu合金AlCuなどであることがより好ましい。導電性機構106は、化学気相堆積CVD:chemicalvapordeposition、プラズマ強化化学気相堆積PECVD:plasmaenhancedchemicalvapordeposition、スパッタリング、化学溶液堆積またはめっきを含むがこれらに限定はされない従来の堆積プロセスを使用して、誘電体層104のエッチングされた領域に充填される。堆積の後、誘電体層104の上部表面と実質的に同一平面上にある上部表面を導電性機構106が有する構造をもたらすために、例えば化学機械研磨CMP:chemicalmechanicalpolishingなどの従来の平坦化プロセスを使用可能である。導電性機構106は、拡散障壁層図示せずによって誘電体層104から隔てられていることが好ましい。拡散障壁層は、Ta、TaN、Ti、TiN、Ru、RuTaN、RuTa、W、WNまたはそのほか導電性材料が誘電体材料層内に拡散することを防ぐ障壁としての機能を果たすことができる任意の材料を含んでよく、これらに限定はされない。拡散障壁層は、例えば原子層堆積ALD:atomiclayerdeposition、CVD、PECVD、物理気相堆積PVD、スパッタリング、化学溶液堆積またはめっきなどの堆積プロセスによって形成され得る。拡散障壁層はさらに、例えばTaNなどの金属窒化物の下部層と、例えばTaなどの上部金属層とを含む、二層構造を含んでもよい。誘電体層104内に導電性機構106を形成した後、下部相互接続レベル102の表面上に誘電被覆層108が形成される。誘電被覆層108は、例えばCVD、PECVD、化学溶液堆積または蒸着などの従来の堆積プロセスにより形成される。誘電被覆層108は、SiC、Si4NH3、SiO2、炭素ドープ酸化物、窒素および水素ドープ炭化ケイ素SiCN,Hまたはそれらの多層を含むがこれらに限定はされない、任意の適切な誘電被覆材料であるとよい。誘電被覆層108の厚さは、堆積プロセスの正確な手段ならびに用いられる材料によって異なってよい。典型的には、誘電被覆層108の厚さは約15nm~約55nmであり、約25nm~約45nmの厚さがより典型的である。次に、絶縁層110が、誘電被覆層108の露出した上部表面上に形成される。絶縁層110は、誘電体層104のものと同じまたは異なる誘電体材料とされ得る。絶縁層110は、第1の誘電体層104の誘電体材料と同じ誘電体材料であることが好ましい。絶縁層110として使用できる適切な誘電体の例には、SiO2、またはシルセスキオキサン、またはSi、C、OおよびHの原子を含むCドープ酸化物すなわち有機シリケート、または熱硬化性ポリアリーレンエーテルまたはそれらの多層があるが、これらに限定はされない。絶縁層110の誘電率は、約4.0以下であることが好ましい。絶縁層110の誘電率は、約2.8以下であることがより好ましい。誘電体層104の処理技術および厚さ範囲を、ここで絶縁層110にも適用可能である。絶縁層110は、2つの異なる材料、すなわち第1に1つの誘電体材料の堆積、続いて別の誘電体材料の堆積を含むこともできる。本発明の一実施形態では、絶縁層110は、多孔質lowk誘電体材料および密なすなわち非多孔質のlowk誘電体材料など、2つの異なるlowk誘電体材料を含む。そのような実施形態では、多孔質lowk誘電体の誘電率は、約2.8以下であり、密な非多孔質lowk誘電体の誘電率は、約4.0以下である。次に、まずパターニングされたハードマスク層112を絶縁層110の上部表面の上に形成することによって、ビア114が絶縁層110内に形成される。ハードマスク層112は、酸化物、窒化物、酸窒化物または前述の材料のうちの2つ以上の組み合わせを含む。ハードマスク層112は、単層または多層構造を有し得る。ハードマスク層112は、SiO2などの酸化物またはSi3N4などの窒化物であることが好ましい。ハードマスク層112は、例えばCVD、PECVD、化学溶液堆積または蒸着などの従来の堆積プロセスを利用して形成される。堆積されたままのハードマスク層112の厚さは、形成されるハードマスク材料の種類、ハードマスク層112を構成する層の数およびそれを形成するのに使用される堆積技術によって異なり得る。典型的には、堆積されたままのハードマスク層112の厚さは約10nm~約80nmであり、約20nm~約60nmの厚さがより典型的である。ハードマスク層112は、リソグラフィプロセスによってパターニングされる。フォトレジスト図示せずが、例えばスピンオンコーティングまたは化学溶液堆積など、従来の堆積プロセスによってハードマスク層112の上に形成される。フォトレジストは、ポジ型またはネガ型フォトレジストとされ得る。続いてフォトレジストは、放射線のパターンにフォトレジストを露光して、露光されたレジストを従来のレジスト現像液を利用して現像することを含む、リソグラフィプロセスにかけられる。リソグラフィステップによって、ハードマスク層112の上にパターニングされたフォトレジストがもたらされ、これがビア114の幅を画定する。ビアのパターンは、ハードマスク層112に、続いてその後、絶縁層110および誘電被覆層108に、1つ以上のエッチングプロセスを利用して転写される。パターニングされたフォトレジストは、ビアのパターンがハードマスク層112に転写された後すぐに、従来の除去プロセスを利用して除去され得る。あるいは、パターニングされたフォトレジストは、ビアのパターンが絶縁層110および誘電被覆層108に転写された後に除去され得る。ビアパターンを転写するのに使用されるエッチングは、ドライエッチングプロセス、ウェット化学エッチングプロセスまたはその組み合わせを含み得る。本願明細書では、ドライエッチングという用語は、反応性イオンエッチング、イオンビームエッチング、プラズマエッチングまたはレーザアブレーションなどのエッチング技術を意味するよう使用される。図2および3を参照する。第1の電極層118が、ビア114の側壁および底部上ならびにハードマスク層112の上面上に形成されている。第1の電極層118は、導電性材料であることが好ましい。第1の電極層118に適した導電性材料には、Ta、Ru、Co、Pt、W、Rh、Ir、Au、Al、Tiおよび前述の材料のうちの2つ以上の合金があるが、これらに限定はされない。第1の電極層118は、例えばPVD、CVD、PECVD、原子層堆積ALDプロセスまたはプラズマ強化原子層堆積PEALD:plasmaenhancedatomiclayerdepositionなどの従来の堆積プロセスを利用して形成され得る。典型的には、第1の電極層118の厚さは約1nm~約50nmであり、約2nm~約20nmの厚さがより典型的である。続いて、第1のhigh-k誘電体材料層120が、第1の電極層118上に形成される。第1のhigh-k誘電体層120に適した材料には、酸化物-窒化物-酸化物、SiO2、TaO5、PSiNx、Si3N4、SiON、SiC、TaO2、ZrO2、HfO2、HfSiO2、Al2O3および前述の材料のうちの2つ以上の任意の組み合わせがあるが、これらに限定はされない。第1のhigh-k誘電体材料層120の誘電率は、約5~約60であることが好ましい。第1のhigh-k誘電体材料層120の誘電率は、約8~約40であることがより好ましい。本願明細書で言及する誘電率は、真空中で測定される。第1のhigh-k誘電体材料層120は、例えばCVD、PECVD、ALDまたはPEALDなどの従来の堆積プロセスを利用して形成され得る。典型的には、第1のhigh-k誘電体材料層120の厚さは約1nm~約40nmであり、約2nm~約10nmの厚さがより典型的である。第1の電極層118が形成される前に、障壁ライナ層barrierlinerlayer116が、ビア114の側壁および底部上ならびにハードマスク層112の上面上に形成されることが好ましい図3。続いて、第1の電極層118が障壁ライナ層116上に形成される。障壁ライナ層116は、絶縁層110と第1の電極層118との接着を強化する。さらに障壁ライナ層116は、ビア内の任意の金属材料が絶縁層110へと拡散することを防ぐ。障壁ライナ層116は、金属、絶縁または両方の組み合わせとされ得る。障壁ライナ層116に適した材料には、TaN、TiN、WN、SiO2、Si3N4およびSiCが含まれるが、これらに限定はされない。障壁ライナ層116は、例えばPVD、CVD、PECVD、ALDまたはPEALDなどの従来の堆積プロセスを利用して形成され得る。典型的には、障壁ライナ層116の厚さは約2nm~約30nmであり、約3nm~約10nmの厚さがより典型的である。図4では、第1の導電性プレート層122が、第1のhigh-k誘電体材料層120上に形成されている。第1の導電性プレート層122は、Ta、Ru、Co、Pt、W、Rh、Ir、Au、Al、Tiまたは前述の材料のうちの2つ以上の合金を含む材料から形成され得る。図4に示されているように、第1の導電性プレート層122は、第1の電極層118に対し実質的に平行である。第1の導電性プレート層122は、例えばPVD、CVD、PECVD、ALDまたはPEALDなどの従来の堆積プロセスを利用して形成され得る。典型的には、第1の導電性プレート層122の厚さは約1nm~約50nmであり、約2nm~約30nmの厚さがより典型的である。図5および6では、第1の導電性プレート層122の一部、第1のhigh-k誘電体材料層120の一部、第1の電極層118の一部、障壁ライナ層116の一部、第1の誘電被覆層108の一部および第1の導電性機構106の一部が、ビア114の底部にビアガウジング124を形成するために除去されている。ビアガウジング124は、第1の導電性機構106の一部まで延在する。ビアガウジング124の形成には指向性スパッタリングプロセスが用いられる。指向性スパッタリングプロセスは、Ar、He、Xe、Ne、Kr、Rn、N2、NH3またはH2を含むがこれらに限定はされないガス源を用いて行われる。さらに、ビアガウジング124を作るために使用される指向性スパッタリングプロセスは、ビア114の外側およびハードマスク層112の上面上方のフィールド領域から、第1の導電性プレート層122を除去する。さらに、ビア114の上端に近い第1の導電性プレート層122の一部も除去される。結果として、第1の導電性プレート層122の上端部は、ハードマスク層112の上面より低くなる。指向性プロセス後の第1の導電性プレート層122の高さは、ガウジング機構を作るために使用される指向性スパッタリングの量により制御される。一実施形態では、指向性スパッタリングプロセスの後、第1の導電性プレート層122の上端部は、ハードマスク層112の上面と底面との間にある図5。別の実施形態では、第1の導電性プレート層122の上端部は、ハードマスク層112の底面より下にある図6。図7では、第2のhigh-k誘電体材料層126が、第1の導電性プレート層122上およびビアガウジング124の側壁および底部上に形成されている。第2のhigh-k誘電体層126に適した材料には、酸化物-窒化物-酸化物、SiO2、TaO5、PSiNx、Si3N4、SiON、SiC、TaO2、ZrO2、HfO2、HfSiO2、Al2O3および前述の材料のうちの2つ以上の任意の組み合わせがあるが、これらに限定はされない。第2のhigh-k誘電体材料層126は、第1のhigh-k誘電体材料層120と同じ材料から形成されることが好ましい。第2のhigh-k誘電体材料層126の誘電率は、約5~約60であることが好ましい。第2のhigh-k誘電体材料層126の誘電率は、約8~約40であることがより好ましい。本願明細書で言及する誘電率は、真空中で測定される。第2のhigh-k誘電体材料層126は、例えばCVD、PECVD、ALDまたはPEALDなどの従来の堆積プロセスを利用して形成され得る。典型的には、第2のhigh-k誘電体材料層126の厚さは約1nm~約40nmであり、約2nm~約10nmの厚さがより典型的である。わずかな指向性エッチング/スパッタリングプロセスが使用されて、ビアガウジング124の底部と、側壁の下部とから、第2のhigh-k誘電体材料層126が選択的に除去される図8。このわずかな指向性スパッタリングプロセスは、フィールド領域から、少量の第2のhigh-k誘電体層126も除去する。このプロセスの主目的は、コンデンサと、下にある相互接続レベル102との電気的接触を作ることである。このわずかな指向性スパッタリングプロセスは、Ar、He、Xe、Ne、Kr、Rn、N2、NH3またはH2を含むがこれらに限定はされないガス源を用いて行われる。図9では、ビア114の残りの部分と、ビアガウジング124とが、第2の電極128で充填されている。第2の電極128は、Cu、Al、W、Ru、Rh、Ir、Coまたは前述の金属のうちの2つ以上を含む合金であることが好ましい。第2の電極128は、CuまたはAlCu合金であることがより好ましい。第2の電極は、CVD、PECVD、スパッタリング、化学溶液堆積またはめっきによって形成され得る。図のように、第2の電極128は、第1の導電性機構106に接触している。任意選択の接着/めっきシード層図示せずが、ビア114およびビアガウジング124を第2の電極128で充填する前に形成されてもよい。この任意選択の接着/めっきシード層は、元素周期表のVIIIA族からの金属または金属合金から成る。接着/めっきシード層に適切なVIIIA族の元素の例には、Ru、TaRu、Ir、Rh、Pt、Pd、Coおよびその合金があるが、これらに限定はされない。一部の実施形態では、接着/めっきシード層としてRu、Ir、CoまたはRhを使用することが好ましい。接着/めっきシード層は、例えばCVD、PECVD、ALD、めっき、スパッタリングおよびPVDを含む、従来の堆積プロセスにより形成される。接着/めっきシード層の厚さは、例えば接着/めっきシード層の構成材料およびそれを形成するのに使用された技術を含む、いくつかの要素によって異なり得る。典型的には、接着/めっきシード層の厚さは約0.5nm~約10nmであり、約0.5nm~約6nmの厚さがより典型的である。図10では、フィールド領域およびビア114の上端近くの第2の電極材料128が除去され、凹部130が形成されている。凹部130は、化学機械研磨CMPプロセスもしくは研削プロセスまたはその両方によって、まずビア114の外側の第2の電極材料を除去することによって形成されてもよい。続いて、第2の電極材料のうち、ビア114の上端に近い部分がウェットエッチングプロセスによって除去される。ウェットエッチングプロセスは、HF、HCl、H2SO4または前述の前記材料のうちの2つ以上の任意の組み合わせを含む薬品を使用して実行されることが好ましい。第2の誘電被覆層132が、凹部130を充填するよう形成される図11。誘電被覆層108のように、第2の誘電被覆層132は、例えばCVD、PECVD、化学溶液堆積または蒸着などの従来の堆積プロセスにより形成可能である。第2の誘電被覆層132は、SiC、Si4NH3、SiO2、炭素ドープ酸化物、窒素および水素ドープ炭化ケイ素SiCN,Hまたはそれらの多層を含むがこれらに限定はされない、任意の適切な誘電被覆材料であるとよい。次に、フィールド領域に残っている様々な層を除去するために、図11に示されている構造が研磨プロセスにかけられる。一実施形態では、研磨プロセスは、ハードマスク層112上で停止する図12。別の実施形態では、第1の導電性プレート層122の上端部がハードマスク層112の底面より下にあれば、研磨プロセスは、ハードマスク層112全体が除去されると停止する図13。図14では、上位相互接続レベル134が絶縁層110上に形成されている。上位相互接続レベル134は、第2の誘電体層136を有し、第2の誘電体層136内に第2の導電性機構138が埋め込まれている。第2の誘電体層136は、無機誘電体または有機誘電体を含む任意の層間または層内誘電体としてよい。第2の誘電体層136は、多孔質または非多孔質としてよい。第2の誘電体層136として使用できる適切な誘電体の例には、SiO2、またはシルセスキオキサン、またはSi、C、OおよびHの原子を含むCドープ酸化物すなわち有機シリケート、または熱硬化性ポリアリーレンエーテルまたはそれらの多層があるが、これらに限定はされない。第2の誘電体層136の誘電率は、約4.0以下であることが好ましい。第2の誘電体層136の誘電率は、約2.8以下であることがより好ましい。本願明細書で言及する誘電率は、真空中で測定される。第2の誘電体層136の厚さは、使用される誘電体材料ならびに上部相互接続レベル134内の誘電体層の正確な数によって異なり得る。典型例、および通常の相互接続構造の場合では、第2の誘電体層136の厚さは約200nm~約450nmである。第2の導電性機構138は、導電性機構106と同じようにリソグラフィによって形成され得る。第2の導電性機構138は、ポリシリコン、導電性金属、2つ以上の導電性金属の合金、導電性金属シリサイドおよび前述の材料のうちの2つ以上の組み合わせを含むがこれらに限定はされない材料から形成され得る。第2の導電性機構138は、Cu、W、Alまたは前述の金属の合金などの導電性金属であることが好ましい。第2の導電性機構138は、CuまたはCu合金AlCuなどであることがより好ましい。第2の誘電体層136の上部表面と実質的に同一平面上にある上部表面を第2の導電性機構138が有する構造をもたらすために、例えばCMPなどの従来の平坦化プロセスが使用され得る。第2の導電性機構138は、拡散障壁層図示せずによって第2の誘電体層136から隔てられていることが好ましい。拡散障壁層は、Ta、TaN、Ti、TiN、Ru、RuTaN、RuTa、W、WNまたはそのほか導電性材料が誘電体材料層内に拡散することを防ぐ障壁としての機能を果たす任意の材料を含んでよく、これらに限定はされない。拡散障壁層は、例えば原子層堆積ALD、CVD、PECVD、物理気相堆積PVD、スパッタリング、化学溶液堆積またはめっきなどの堆積プロセスによって形成され得る。拡散障壁層はさらに、例えばTaNなどの金属窒化物の下部層と、例えばTaなどの上部金属層とを含む、二層構造を含んでもよい。図14に示されているように、この段階で、第1の電極層118は、下部相互接続レベル102および下の基板図示せずに対して実質的に垂直な第1の部分118aを有する。第1の電極層118はさらに、下部相互接続レベル102および下の基板に対して実質的に平行な第2の部分118bを有する。第1の部分118aの高さの、第2の部分118bの長さに対する比は、2倍より大きいことが好ましい。第1の部分118aの高さの、第2の部分118bの長さに対する比は、4倍より大きいことがより好ましい。第1の導電性プレート122は、第1のhigh-k誘電体材料層120および第2のhigh-k誘電体材料層126によって囲まれている。第1の導電性プレート122は、第1の電極層118および第2の電極128に接触していない。なお、第2の電極128を形成する前に、第2のhigh-k誘電体材料層126を、第2の導電性プレート層および第3のhigh-k誘電体材料層で覆うことができる。これは、2つの電極間に2つのフローティング導電性プレートを備えるコンデンサの形成につながる。第2の導電性プレートおよび第3のhigh-k誘電体材料層は、第2のhigh-k誘電体材料層126と、第2の電極128との間にある。第2の導電性プレートは、第1の電極層118に対して実質的に平行であり、第1および第2の電極118および128ならびに第1の導電性プレート122に接触しない。第2の導電性プレート層は、上記のように、第1の導電性プレート層122を形成するのに使用される材料および技術により形成され得る。同じく、第3のhigh-k誘電体材料層は、上記のように、第1および第2のhigh-k誘電体材料層120および126を形成するのに使用される材料および技術により形成され得る。図14に示されているコンデンサ構造の信頼性をさらに改善するために、上記のコンデンサの配列が形成される。図15に示されているコンデンサの配列200は、2つのチップチップ1および2を互いに結合することにより形成される。チップ1は、第1のコンデンサを含む。チップ2は、第2のコンデンサを含む。第1および第2のコンデンサは、実質的に同じ構造を有する。チップ1は、チップ1上の第1のコンデンサの第1の導電性機構206が、チップ2上の第2のコンデンサの第2の導電性機構338に接触するように、チップ2の上に結合される。続いて、導体240が、チップ2上の第2のコンデンサの第1の導電性機構306と、チップ1上の第1のコンデンサの第2の導電性機構238とを接続するよう形成される。導体240は、導電性金属、2つ以上の導電性金属の合金、導電性金属シリサイドおよび前述の材料のうちの2つ以上の組み合わせとされ得る。導体240は、Cu、W、Alまたは前述の金属の合金などの導電性金属であることが好ましい。導体240は、CuまたはCu合金AlCuなどであるとより好ましい。図16では、3つのコンデンサの配列300を形成するために、図15に示された構造に第3のチップチップ3が結合されている。チップ3は、チップ1および2それぞれの第1および第2のコンデンサと実質的に同じ構造を有する第3のコンデンサを有する。チップ3は、チップ3上の第3のコンデンサの第2の導電性機構438が、チップ2上の第2のコンデンサの第1の導電性機構306に接触するように、チップ1および2の配列に結合される。続いて、第2の導体242が、チップ3上の第3のコンデンサの第1の導電性機構406と、チップ2上の第2のコンデンサの第2の導電性機構338とを接続するよう形成される。同じく、導体242は、導電性金属、2つ以上の導電性金属の合金、導電性金属シリサイドおよび前述の材料のうちの2つ以上の組み合わせとされ得る。導体242は、Cu、W、Alまたは前述の金属の合金などの導電性金属であることが好ましい。導体242は、CuまたはCu合金AlCuなどであるとより好ましい。本発明は、好適な実施形態に関して詳しく示され、記載されたが、当業者には当然のことながら、形態および細部における前述の変更およびほかの変更が、本発明の意図および範囲から逸脱することなく加えられ得る。したがって、本発明は、記載および説明されたとおりの形態および細部に限定されず、添付の特許請求の範囲に記載の範囲内に入ることが意図される。"