高周波チップと、前記高周波チップとの間に中空部分を形成しつつ前記高周波チップを覆う絶縁性のキャップ部と、前記キャップ部の前記高周波チップと対向する第1の面と前記キャップ部の第1の面と反対側の第2の面とを通る貫通電極と、前記キャップ部上に設けられ、前記貫通電極と接続された配線と、前記キャップ部上に設けられ、前記配線の間を充填する絶縁層と、を備える半導体モジュール。前記キャップ部の材質が、絶縁ガラス材料、あるいは高抵抗シリコン、のうちの少なくとも1種類以上により構成されている請求項1に記載の半導体モジュール。前記絶縁層は、少なくとも一部が有機樹脂により構成されている請求項2に記載の半導体モジュール。前記配線は、ストリップライン、マイクロストリップライン、コプレーナーライン、同軸ライン、の少なくとも一種を有する請求項3に記載の半導体モジュール。前記配線の一部と前記絶縁層の一部はキャパシタ、インダクタ、またはレジスタの少なくともいずれか1つを形成する請求項4に記載の半導体モジュール。前記中空部分の高さが10μm以上である請求項5に記載の半導体モジュール。貫通孔および溝を有する絶縁性のウエハの前記溝に電極を形成する工程と、前記溝を介して前記ウエハと高周波チップを対向させる工程と前記高周波チップを第1の樹脂中に設ける工程と、前記ウエハ上に第2の樹脂を形成する工程と、前記第2の樹脂中に前記貫通電極と接続された配線を形成する工程と、を有する半導体モジュールの製造方法。前記高周波チップと前記ウエハとの間にある前記溝の高さが10μm以上である請求項6に記載の半導体モジュールの製造方法。本発明が解決しようとする課題は、挿入損失を改善した半導体モジュールおよびその製造方法を提供することにある。本発明の一実施態様による半導体モジュールは、高周波チップと、前記高周波チップとの間に中空部分を形成しつつ前記高周波チップを覆う絶縁性のキャップ部と、前記キャップ部の前記高周波チップと対向する第1の面と前記キャップ部の第1の面と反対側の第2の面とを通る貫通電極と、前記キャップ部上に設けられ、前記貫通電極と接続された配線と、前記キャップ部上に設けられ、前記配線の間を充填する絶縁層と、を備える。本発明の一実施態様による半導体モジュールの製造方法は、貫通孔および溝を有する絶縁性のウエハの前記溝に電極を形成する工程と、前記溝を介して前記ウエハと高周波チップを対向させる工程と前記高周波チップを第1の樹脂中に設ける工程と、前記ウエハ上に第2の樹脂を形成する工程と、前記第2の樹脂中に前記貫通電極と接続された配線を形成する工程と、を有する。以下に、各実施の形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。なお、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。図1は、半導体モジュール製造プロセスの流れを示す断面図である。図2は、半導体モジュール製造プロセスの流れを示す断面図である。図3は、半導体モジュール製造プロセスの流れを示す断面図である。図4は、半導体モジュールの一断面を示す拡大図である。図5は、半導体モジュールを示す斜視図である。半導体モジュールの構成について図4、図5を使って説明する。半導体モジュール100は、高周波チップ10と、高周波チップ10との間に中空部分30を形成しつつ高周波チップ10を覆う絶縁性のキャップ部20と、キャップ部20の高周波チップ10と対向する第1の面21とキャップ部20の第1の面21と反対側の第2の面22とを通る貫通電極40と、キャップ部20上に設けられ貫通電極40と接続された入出力配線70と、キャップ部20上に設けられ入出力配線70の間を充填する第3の樹脂3絶縁層と、を備える。高周波チップ10およびキャップ部20は、第1の樹脂1に埋め込まれている。また、第1の樹脂1およびキャップ部20は第2の樹脂2に覆われている。第2の樹脂2の貫通電極40上は開口が形成されており、開口に電極パッド60が設けられている。第2の樹脂2上に第3の樹脂3が設けられている。第3の樹脂3の一部には開口が形成されており、開口には入出力配線70が形成されている。入出力配線70は、電極パッド60と接続されている。第3の樹脂3および電極パッド60上には更に第4の樹脂4絶縁層が形成されており、第4の樹脂4に形成された開口に入出力配線71が形成されている。入出力配線71は電極パッド60と接続されている。入出力配線71上には、リードパッド80が設けられている。本実施形態においては、入出力配線層70、71と樹脂層第3の樹脂3、第4の樹脂4が2層に形成されていることとしたが、1層以上であれば良い。電極パッド60上の一部には誘電膜91が設けられている。上層の入出力配線71とその上に設けられたリードパッド80と、入出力配線71の下に設けられた誘電膜91および電極パッド61は、MIMキャパシタ90を形成している。高周波チップ10は、例えばGaAsベース等の500MHz以上のMMICチップで、高周波信号の経路切り替えを行うスイッチ素子として機能している。MMICチップは、例えば100Ωcm以上の高抵抗シリコンのキャップ部20によりパッケージされている。パッケージの小型化に関しては、今回は従来のセラミックパッケージ等に替って、キャップ部20と貫通電極40により実現する。キャップ部20としては、ガラス基板、高抵抗シリコン基板、等が考えられる。この際、高周波チップ10の表面に接するキャップ部10の面積を極力小さくすることが、渦電流損による高周波信号の損失を抑制するために実効的と考えられるため、中空キャップ構造を採用することが有効である。半導体モジュール100の製造方法について説明する。まず、パッケージプロセスについて説明する。高抵抗シリコンウエハにD-RIEDeepReactiveIonEtchingを施して中空部分30と貫通電極40を形成する場合に関して述べる。貫通電極40の形成に関しては、シリコンウエハをキャップ部20の出発材料として用いる場合、D-RIEを用いた深堀りドライエッチングし、スパッタ、CVD、メッキ等により金属層を作製することにより形成可能となる。また、ガラス系絶縁材料をキャップ部20の出発材料として用いる場合には、シリコンウエハの場合と同様のRIEによる加工か、あるいは機械加工が考えられるが、いずれも100μm程度の深さまでのエッチング、及び穴あけ加工が可能である。ここではシリコンウエハを用いることとする。図1Aに示すように、シリコンウエハは、中空部分30のための溝31と貫通電極40のための貫通孔41を有しており、共にD-RIEにて形成する。D-RIEは通常のリソグラフィーを用いてレジストをパタニングした後、SF6/C4F8系のガスを交互にマスフローコントローラからプロセスチェンバーに流しながらシリコンウエハをプラズマ処理する、いわゆるボッシュ法によって行う。シリコンウエハは低効率1000Ωcmの高抵抗シリコンウエハを用い、厚みは100μmとする。中空部分30のための溝31の高さエッチング深さは、50μm、貫通電極40のための貫通孔41の高さはシリコンウエハの厚みと同様になるので、100μmとする。エッチング後、シリコンウエハは、レジスト、及びフッ化物パシベーション膜を除去した後、更に貫通電極40との間の絶縁性を高めるため、水蒸気酸化装置により1μmの熱酸化膜をシリコンウエハ全面に形成する。次に、図1Bに示すように、貫通電極40をCu電解メッキにより形成する。電解メッキには、メッキ層を形成するため、シリコンウエハの必要部分に金属層を形成する必要があり、シリコンウエハ表裏面全体に、1μmのCu層をスパッタ法にて形成する。その後、Cu電解メッキにて約100μmの厚みのCuが形成され、シリコンウエハ表裏面の余分なCu層は、研削、及びリソグラフィーとエッチングプロセスを経て、パッド部分を残し除去される。また、電解メッキの付着性の向上や形状制御のため、Cuのスパッタ層の上部に、CuあるいはNiの無電解メッキを施す方法もある。これは、貫通電極30の最上部の開口部では、電解メッキ層が開口部を閉鎖する様に形成されてしまい、更に内部へのメッキ充填が不可能になる場合に対応するための技術である。無電解メッキを用いる場合、貫通電極30最上部の開口部での閉鎖が無くなり、貫通電極30の深さが深い場合でも、貫通電極30を形成することが可能となる。上記のプロセスは、ガラス基板に関しても、RIE、及び熱酸化の部分が異なるのみで、他に関しては同様のプロセス技術を用いて実施可能である。次に、図1Cに示すように、キャップ部20のCuパッド表面の酸化防止のため、バンプ電極42を形成する前にNiを電解、あるいは無電界メッキにて約1μm形成し、更にその上部にAuをフラッシュメッキにて約0.2μm形成する。その後、Cuパッド部分にSn-Ag系低融点ハンダのバンプ電極42を形成した後、リフロー炉によるプロセスを経る。その後、図1Dに示すように、フリップチップボンダーにてMMICチップと100°C~200°Cの範囲の温度にて接合する。他に接合用として用いるメタル層の選択肢として、AuとAu-Sn共晶系合金、AuとAg-Sn-Cu系ハンダ、Au-Auの直接接合、導電性高分子による接合、またSiとSiO2間の陽極接合、等により一般的に形成可能である。上記のプロセスは、ガラスのキャップを用いた場合でも、同様のプロセス技術を用いて実施可能である。次に、図1Eに示すように、3インチシリコンウエハをダイシング装置に導入し、ダイアモンドブレード等を用いて所定のサイズへとダイシング加工し、パッケージを個片化する。このプロセスには、他にレーザーダイシング、超音波ダイシング、等も一般的に用いることが出来、いずれの装置でも、パッケージを所定のサイズへダイシング加工可能である。上記のプロセスは、ガラスのキャップを用いた場合でも、同様のプロセス技術を用いて実施可能である。続いて、大型ウェアへ再構築するプロセスを説明する。真空印刷法を用いてこれらのパッケージを樹脂に封入することにより1枚の樹脂ウエハの形状に再度形成し直し、半導体プロセスの前工程で一般的に用いられるプロセス技術や設備に対応可能にする。パッケージされたMMICチップは、他品種のチップと同時に、第1の樹脂1により3インチから6インチの範囲の樹脂ウエハ120へと再構築される。図2に示すように、樹脂ウエハ120は複数のモジュール部101を有しており、それぞれのモジュール部101は複数のパッケージ110からなっている。なお、図2においてはバンプ電極42は省略して示している。一般的に、第1の樹脂1としては、エポキシ樹脂、ポリイミド樹脂、フッ素系樹脂、等の低誘電率樹脂を用いることが望ましい。パッケージ100は位置合わせを経て樹脂1に埋め込み、上部にショートを防止するための第2の樹脂2を形成する。樹脂ウエハ120は、100°Cから200°Cの範囲の温度にて焼結する。その後、厚みを整えるために、研削機あるいはCMP装置により樹脂1を研削あるいは研磨し、以降のプロセスに相応しい厚みへと更に調整する。また、次のリソグラフィープロセスに備え、樹脂ウエハ120表面のエポキシ残渣、及び埋め込み配列時の貼り付け用基板由来の残渣等は、アセトン等による有機洗浄にて除去される。その後、第2の樹脂2にリソグラフィーを施し、キャップ部のパッド上に入出力配線70用の孔をパタニングする。この孔に電極パッド60を設け、貫通電極40と接触させる。このようにして樹脂ウエハ120への再構築のプロセスが完了する。このプロセスによると、特別な設備や実装プロセスを経ずに半導体モジュールまでを完成させることができる。当該プロセスは、キャップ部20の材質に関わらず、同様のプロセス技術を用いて実施可能である。続いて入出力配線を形成するプロセスについて説明する。図3に示すように、再構築された樹脂ウエハ120上に、入出力配線70を形成する。入出力配線70は、外部とのインピーダンス整合を取ることが、高周波回路にとって重要である。入出力配線70のインピーダンス整合を取るには、入出力配線70間の絶縁層3の誘電率、その厚み、及び入出力配線70自体の厚み、幅、がパラメータとなる。これらの構造設計を最適化した後、マスク設計、回路設計を行う。図3A、Bに示すように、樹脂ウエハ120上の電極パッド60側に第3の樹脂3を塗布し、リソグラフィーによりパタニングし、入出力配線70用の孔を開口する。開口後の表面には、酸化物による絶縁性の高い層や有機物の残渣が付着しているため、次に形成される膜の付着率の低下、またコンタクト抵抗の増大を招くことになる。これを避けるため、フッ素系ドライエッチング装置による短時間のエッチング処理、及び酸処理により表面改質を施す。その上に入出力配線70をスパッタ等により成膜する。例えば、配線抵抗を低下させるため、Cu、Au等の金属材料を、Tiアドヒージョン層密着させるための層を介して数μm程度の厚みで成膜する方法が一般的である。成膜後、これらの金属層は、リソグラフィーからエッチングを施し、入出力配線70として所定の形状にパタニングする。図3Cに示すように、入出力配線および樹脂層を多層に形成する場合には、下層の入出力配線70の上に電極パッド60を形成した後、同様に第4の樹脂層4および入出力配線71を形成する。最後に最上層の入出力配線71の上に、実装用のパッドを兼ねたリードパッド80を、スパッタ法、あるいはメッキにて約数μm程度形成し、同様の半導体プロセスにてパタニングする。更に、入出力配線70、71を形成するプロセスを活用した技術として、受動部品の内蔵化が考えられる。受動部品は従来、主に電気特性上の品質確保のため、チップ型のキャパシタ、インダクタ、抵抗器、フィルタ、等の個別部品を、ハンダバンプ等を用いてプリント基板上に他の部品と併行して実装することにより形成されていた。この際の問題点は、実装部品点数が多くなること、位置精度の良い実装にはフリップチップボンダー等、高価な設備を必要とすること、各部品間の配線長が必然的に長くなり、抵抗値、容量値、インダクタンス値、がインピーダンス整合性に影響を与えるため設計マージが狭くなること、等が挙げられる。これを解決するためには、入出力配線70、71を活用して、受動部品を内蔵型の形で導入する方法が有効と考えられる。実際には、キャパシタ容量、インダクタコイル、レジスタ抵抗器を第3の樹脂3または第4の樹脂4上、あるいは第3の樹脂3と第4の樹脂4間の入出力配線70、71を用いて作製する方法が有効である。例えば、図4に示すように、第3の樹脂3上の電極パッド61の上に絶縁性ペーストタイプ樹脂をキャパシタの誘電膜91として設け、この上下を入出力配線70、71層で挟んだMIMMetalInsulationMetalキャパシタ90を形成する。このように、受動部品は、一般的な半導体プロセスで形成できる。第3の樹脂3および第4の樹脂4中への埋め込み型のため、実装面積の増大は実質的に極めて小さく出来、且つ配線長さが短いため、配線抵抗による損失の影響を受けず、Q値の高いキャパシタが作製可能である。同様に、スパイラルインダクタは、入出力配線70、71の引き回しと貫通電極20の一部活用により形成が可能であり、こちらも高いQ値が実現可能となる。また、レジスタは、NiCr系合金、あるいはNi-Cr-Al-Si系合金等を樹脂上にスパッタ等により成膜し、パタニングすることにより、形成可能である。更に上記受動部品には、レーザー照射によるトリミング技術を用いた高精度化が可能であるため、チップ部品の実装と比較して同様の精度の持つ素子値バラツキを達成することが可能である。これらの技術により、実装部品点数の大幅削減と同時に、電気特性的にもチップ部品と比較して大きく異ならない品質の確保が可能となるものである。入出力配線70、71の形成後、ウエハ状態にて、入出力インピーダンと挿入損失を、インピーダンスアナライザにて評価し、適合製品を選別する。ウエハ状態であるため、全数検査が可能となる等、品質管理にも多大な効果が得られる。また本方法によるモジュールの場合、表面にリードパッド80があるものの、第3の樹脂層3および第4の樹脂層4は透明であるため、表面からのアラインメンと精度の確認や、配線形成の状態の確認、等を随時行うことが可能であり、故障モードの発見につながる情報を収集し易いことが特長の一つとなる。最後に、選別された3インチウエハを、ダイシング装置により所定の大きさのモジュールへとダイシングして、図5に示すような半導体モジュールを得る。以上の方法は、3インチウエハプロセスという、一般的な半導体プロセス装置を用いて製造している点、受動部品の内蔵化によりフリップチップボンダー等のコストの高い設備の使用頻度が低減されている点、全体を樹脂埋め込みすることにより実装工程数やコストを低減している点、歩留まり評価をウエハ状態で実施している点、等の利点が挙げられる。実施例1実施例1では、様々な抵抗率を持つシリコン、およびガラス基板によりキャップを形成し、且つ低誘電率比誘電率εr=2.9を持つポリイミド樹脂により入出力配線を形成したX帯周波数対応MMICチップGaAs系FETスイッチのモジュール作製例を示す。本実施例のプロセス工程は、上述の説明と同様である。図6に、出来上がった半導体モジュールの平面図Bを、従来の半導体モジュールAの平面図と比較して示す。実施例1の半導体モジュールは、高周波チップ10とIC11を有する。従来のモジュールは、セラミックパッケージ130の中に、配線で接続された高周波チップ10とIC11を有する。実施例1による半導体モジュールの大きさは4.5mm×3.5mm×0.5mmであった。一方、従来の半導体モジュールの大きさは、例えば11mm×10mm×2mmであった。半導体モジュール全体の体積は、従来の約十分の一以下に低減出来ていることが分かる。また、図7に、入出力端子間の10GHz信号挿入損失の、キャップ部抵率依存性を示す。図7Aは挿入損失30dB以下について示す図であり、図3Bは、図3Aの挿入損失が2dB以下の部分を拡大して示す図である。同図より、シリコンキャップの抵抗率が、100Ωcm以上で、挿入損失が0.5dB以下となり、良好な電気特性を示すことが分かる。実施例2図8に、配線部の特性インピーダンスを50Ωに設定した場合における、配線幅および挿入損失の樹脂厚み依存性を示す。樹脂厚み増大に伴い、配線幅も増大するが、いずれの場合も通常の成膜、リソグラフィー、エッチング技術を用いて形成可能な範囲の構造であることが分かる。また、挿入損失は、配線幅の増大に伴い減少する。この挿入損失減少は、配線幅の増大による配線抵抗の低下によるものと考えられる。図9Aに0から100μmの範囲で中空部分の高さを変化させた場合の挿入損失の変化の様子を示す。図9Bは、半導体モジュールの一部断面を示す拡大図であり、両矢印32は中空部分の高さを示す。Siキャップ部の抵抗率は、実施例1で最も損失の低かった1000Ωcmのものを用いている。配線厚みは1μmとしている。同図より、中空部分が0μmの場合、すなわち、キャップ部と高周波チップが接触している場合、挿入損失が0.6dBと比較的増大しているが、中空部分の実質的な高さが10μm以上では挿入損失が0.5dB以下となり、良好であることが分かる。実施例3実施例3では、実施例1と同様の構造において、様々な誘電率を持つ有機樹脂により、入出力配線を形成した例を示す。表1に樹脂の物性比較を示す。また、図10には、実施例1同様の方法にて評価した挿入損失の、比誘電率への依存性を示す。同図より、比誘電率が変化しても、特に大きな挿入損失の低下は見られない。入出力配線の比誘電率が2から4の範囲では、半導体モジュールの製造に問題が無いことが分かる。また、図11には、入出力配線をインピーダンス整合させる場合の挿入損失の、第3の樹脂3と第4の樹脂4の厚みの和への依存性を示す。入出力配線は、誘電率2.9とし、厚み1μmのAuを用いている。入出力インピーダンスを50Ωに整合させるためには、第3の樹脂、第4の樹脂4と入出力配線70、71の厚み、幅、の相関関係を設計に取り入れる必要があることが分かる。また、第3の樹脂3、第4の樹脂4の厚みが減少すると、入出力配線幅が減少し抵抗が増大するため、挿入損失は増大していることが分かる。但し、第3の樹脂、第4の樹脂の厚みが一般的なリソグラフィー技術で形成可能なレベルである、5~40μmの範囲では、挿入損失が0.2dB以下であり、いずれの厚み、幅の場合でも、入出力配線を形成可能なことが分かる。実施例4実施例4では、入出力配線の様々な形状にて実施した例を示す。樹脂層5中のそれぞれの入出力配線72の形状の平面図および断面図を図12に示す。図12Aはストリップラインを示し、図12Bはマイクロストリップラインを示し、図12Cは同軸線を示し、図12DはGSGラインを示す。なお、樹脂層5の主面の法線方向を矢印140で表す。それぞれの形状についての実際の特性インピーダンス、挿入損失の値を表2に示す。いずれの配線形態においても、ほぼ50Ωのインピーダンス整合を形成することが可能となっており、且つ実際の挿入損失も0.1dB程度と良好であることが分かる。なお、表2における単位Ω/□は面抵抗を表す。また。100um□は、一片が100ミクロンの長さの正方形を表す。実施例5実施例5では、入出力配線の一部に、配線用メタルと樹脂の一部を活用する形で内蔵型受動部品を形成する場合の半導体モジュール100の例を示す。図13は、受動部品を内蔵した入出力配線形成の例を示す斜視図である。例では、内蔵型キャパシタ容量92と、内蔵型インダクタコイル93、および内蔵型レジスタ抵抗94を示している。キャパシタ92は、第3の樹脂3の上に形成されたリードパッド80の上に、絶縁性ペーストタイプの樹脂を塗布、パタニング後に低温焼結したものを誘電膜91として設けて形成している。インダクタ93は、第4の樹脂4上に更にリードパッド80の材料を用いてコイル状のインダクタを形成し、第4の樹脂4の貫通孔を介してキャパシタ92の電極とメタルコンタクトすることにより、マッチング回路を形成している。レジスタ94は、第3の樹脂3上の電極パッド61上にNi系合金層、あるいは導電性有機樹脂層を設けて形成している。また第4の樹脂層4上には接地用のGND95も形成されている。表3に、それぞれの受動部品の設計値と評価値を示す。同表より、設計値と同等の値を持つ受動素子が形成されており、受動部品の点数削減と品質向上に効果を持つことが分かる。上記実施例以外にも、絶縁性キャップ部、メッキ材料、封止用樹脂材料、入出力配線形成用樹脂材料、及び入出力配線用メタル材料、の選択は数多く、他の構成を持つ多層膜や、導電性有機樹脂材料、傾斜機能材料等においても、それぞれ設計上の用件を満足する半導体モジュールの形成が可能であると考えられる。また、材料選択によっては、各種導電性膜をダマシンプロセス等によっても形成可能であり、本発明の適用範囲の広範性により、高周波素子のみならず、ロジックデバイス、メモリーデバイス、パワーデバイス、光デバイス、MEMSデバイス、センサデバイス等、各種半導体素子への幅広い応用が可能であるものと考えられる。以上のように、本実施形態によれば半導体モジュールの挿入損失を低減することができる。また、本実施形態によれば、実施例記述の高周波デバイスのモジュールにおいて、電気特性を確保した上での、著しい小型化、低価格化、製品開発期間の短縮化、といった効果が得られている。それのみならず、外付けの整合回路が不要となるなど、実装部品点数の削減等の効果も得られ、更なる低価格化に対する効果が確認できた。また、一般的な半導体プロセス装置を用いて製造が可能であるのみならず、歩留まり評価をウエハ状態で行うことが出来、全数評価の短時間化も可能となるため、全体として不良品率を著しく低下させることが出来ることになる。これらの特長により、高周波素子に限らず、パワー系半導体モジュール、MEMSモジュール、センサモジュール等への適用性が広がり、電子デバイス分野の更なる多機能化へ貢献するものと考えられる。以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。その他、本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。