"第1状態を示す第1電圧値と、第2状態を示し前記第1電圧値より低い第2電圧値とが交互に含まれる入力信号を二値化する回路であって、前記入力信号が入力される配線と第1の基準電位の配線との間に順方向接続された第1のダイオード、及び前記第1のダイオードのカソードと前記第1の基準電位の配線との間に直列に接続された第1のコンデンサを有するピークホールド回路部と、前記入力信号が入力される配線と第2の基準電位の配線との間に順方向接続された第2のダイオード、及び前記第2のダイオードのアノードと前記第2の基準電位の配線との間に直列に接続された第2のコンデンサを有するボトムホールド回路部と、前記第1のコンデンサと前記第1のダイオードとの間のノードにおける電圧、及び前記第2のコンデンサと前記第2のダイオードとの間のノードにおける電圧の平均と前記入力信号の電圧とを比較することによって前記入力信号を二値化する比較回路部と、前記第1のコンデンサと前記第1のダイオードとの間のノードにおける電圧、及び前記第2のコンデンサと前記第2のダイオードとの間のノードにおける電圧の平均に比例する電圧を出力する基準電圧生成回路部とを備え、前記ボトムホールド回路部は、前記基準電圧生成回路部から出力された電圧を前記第2の基準電位として用いることを特徴とする、二値化回路。前記第1のコンデンサと前記第1のダイオードとの間のノードにおける電圧、及び前記第2のコンデンサと前記第2のダイオードとの間のノードにおける電圧の平均電圧を出力する平均化回路部を更に備え、前記比較回路部は、前記平均化回路部からの出力電圧と前記入力信号の電圧とを比較することによって前記入力信号を二値化し、前記基準電圧生成回路部は、前記平均化回路部からの出力電圧を増幅する増幅回路を含むことを特徴とする、請求項1に記載の二値化回路。前記ピークホールド回路部は、前記第1のダイオードと、前記第1のコンデンサと、前記第1のコンデンサに対し並列に接続された第1の抵抗とから成り、前記ボトムホールド回路部は、前記第2のダイオードと、前記第2のコンデンサと、前記第2のコンデンサに対し並列に接続された第2の抵抗とから成ることを特徴とする、請求項1または2に記載の二値化回路。前記ピークホールド回路部は、前記第1のコンデンサに対し並列に接続された第1の抵抗を更に有し、前記ボトムホールド回路部は、前記第2のコンデンサに対し並列に接続された第2の抵抗を更に有し、前記基準電圧生成回路部は、前記第1のコンデンサと前記第1のダイオードとの間のノードにおける電圧、及び前記第2のコンデンサと前記第2のダイオードとの間のノードにおける電圧の平均電圧を増幅する非反転増幅回路を含み、前記第1の抵抗の抵抗値R1、前記第2の抵抗の抵抗値R2、前記非反転増幅回路の帰還抵抗値R3、及び前記非反転増幅回路における増幅器の反転入力端子と基準電位との間の抵抗値R4が、次の関係式R2:R1=R3:R4を満たすことを特徴とする、請求項1に記載の二値化回路。ハイレベル及びローレベルといった二値を含む光信号を電気信号に変換する回路では、フォトダイオード等の受光素子によって光信号の強度に応じた光電流を生成したのち、この光電流を電圧信号に変換する。このとき、光信号に含まれるハイレベルの時間とローレベルの時間との比デューティ比の変動にかかわらず電圧信号のハイレベル及びローレベルを正確に判定する方法として、電圧信号のピーク電圧及びボトム電圧を保持し、ピーク電圧とボトム電圧との平均電圧中心電圧を生成し、この平均電圧を基準として電圧信号のハイレベル及びローレベルを判定する方法がある。この方法によれば、光信号のデューティ比の変動によらず安定した二値ハイレベル及びローレベルの出力を行うことができる。通常、ピーク電圧を保持するピークホールド回路やボトム電圧を保持するボトムホールド回路には、ダイオード及びコンデンサが用いられる。すなわち、ピークホールド回路では、電圧信号が入力される入力端子にダイオードのアノードが接続され、ダイオードのカソードと基準電位線との間にコンデンサが接続される。これにより、コンデンサの両端に電圧信号のピーク電圧が保持される。また、ボトムホールド回路では、電圧信号が入力される入力端子にダイオードのカソードが接続され、ダイオードのアノードと基準電位線との間にコンデンサが接続される。これにより、コンデンサの両端に電圧信号のボトム電圧が保持される。しかしながら、上述した構成のピークホールド回路やボトムホールド回路では、ダイオードの電圧降下が問題となる。すなわち、上述したピークホールド回路及びボトムホールド回路において、コンデンサの両端には、本来のピーク電圧又はボトム電圧からダイオードの電圧降下量を減じた電圧が保持され、これらの電圧がピーク電圧及びボトム電圧として出力される。したがって、ピークホールド回路が有するダイオードの電圧降下量と、ボトムホールド回路が有するダイオードの電圧降下量とが大きく異なる場合、これらの回路から出力されたピーク電圧とボトム電圧との平均電圧中心電圧は、本来の平均電圧からずれてしまう。それ故、ハイレベル及びローレベルの判定精度が低下してしまう。なお、図6に示されるように、特許文献1に記載されたピークホールド部103及びボトムホールド部104は、オペアンプ103a及び104aを含む帰還回路を備えることによって、ダイオード103b及び104bにおける電圧降下を補償し、上述した問題を解決しようとしている。しかしながら、オペアンプを含む帰還回路をピークホールド回路やボトムホールド回路に設けると、回路の動作が遅くなるという別の問題が生じてしまう。本発明は、このような問題点に鑑みてなされたものであり、動作速度の低下を抑えつつ、ハイレベル及びローレベルの判定精度を高めることができる二値化回路を提供することを目的とする。上述した課題を解決するために、本発明による二値化回路は、第1状態を示す第1電圧値と、第2状態を示し第1電圧値より低い第2電圧値とが交互に含まれる入力信号を二値化する回路であって、入力信号が入力される配線と第1の基準電位の配線との間に順方向接続された第1のダイオード、及び第1のダイオードのカソードと第1の基準電位の配線との間に直列に接続された第1のコンデンサを有するピークホールド回路部と、入力信号が入力される配線と第2の基準電位の配線との間に順方向接続された第2のダイオード、及び第2のダイオードのアノードと第2の基準電位の配線との間に直列に接続された第2のコンデンサを有するボトムホールド回路部と、第1のコンデンサと第1のダイオードとの間のノードにおける電圧、及び第2のコンデンサと第2のダイオードとの間のノードにおける電圧の平均と入力信号の電圧とを比較することによって入力信号を二値化する比較回路部と、第1のコンデンサと第1のダイオードとの間のノードにおける電圧、及び第2のコンデンサと第2のダイオードとの間のノードにおける電圧の平均に比例する電圧を出力する基準電圧生成回路部とを備え、ボトムホールド回路部は、基準電圧生成回路部から出力された電圧を第2の基準電位として用いることを特徴とする。この二値化回路では、ボトムホールド回路部の第2の基準電位として、第1のコンデンサと第1のダイオードとの間のノードにおける電圧、及び第2のコンデンサと第2のダイオードとの間のノードにおける電圧の平均以下、平均電圧というに比例する電圧が用いられている。これにより、ピークホールド回路部の第1のダイオードの電圧降下量とボトムホールド回路部の第2のダイオードの電圧降下量とが互いにキャンセルされるか、或いはこれらの電圧降下量の影響が相互に軽減される。故に、上記平均電圧は、これらのダイオードの電圧降下にかかわらず、第1電圧値と第2電圧値との正確な平均値中心値に近づくこととなる。したがって、この二値化回路によれば、比較回路部における第1状態例えばハイレベル及び第2状態例えばローレベルの判定精度を高めることができる。また、この二値化回路によれば、特許文献1に記載されたようなオペアンプによる帰還回路を設けなくても、比較回路部における判定精度を高めることができる。したがって、特許文献1に記載された回路と比較して、動作速度の低下を抑えることができる。また、二値化回路は、第1のコンデンサと第1のダイオードとの間のノードにおける電圧、及び第2のコンデンサと第2のダイオードとの間のノードにおける電圧の平均電圧を出力する平均化回路部を更に備え、比較回路部が、平均化回路部からの出力電圧と入力信号の電圧とを比較することによって入力信号を二値化し、基準電圧生成回路部が、平均化回路部からの出力電圧を増幅する増幅回路を含むことを特徴としてもよい。これにより、上述した二値化回路を好適に構成することができる。また、二値化回路は、ピークホールド回路部が、第1のダイオードと、第1のコンデンサと、第1のコンデンサに対し並列に接続された第1の抵抗とから成り、ボトムホールド回路部が、第2のダイオードと、第2のコンデンサと、第2のコンデンサに対し並列に接続された第2の抵抗とから成ることを特徴としてもよい。このような構成によれば、ピークホールド回路部及びボトムホールド回路部が、特許文献1に記載されたオペアンプによる帰還回路を含まないので、動作速度の低下を効果的に抑えることができる。また、二値化回路は、ピークホールド回路部が、第1のコンデンサに対し並列に接続された第1の抵抗を更に有し、ボトムホールド回路部が、第2のコンデンサに対し並列に接続された第2の抵抗を更に有し、基準電圧生成回路部が、第1のコンデンサと第1のダイオードとの間のノードにおける電圧、及び第2のコンデンサと第2のダイオードとの間のノードにおける電圧の平均電圧を増幅する非反転増幅回路を含み、第1の抵抗の抵抗値R1、第2の抵抗の抵抗値R2、非反転増幅回路の帰還抵抗値R3、及び非反転増幅回路における増幅器の反転入力端子と基準電位との間の抵抗値R4が、次の関係式R2:R1=R3:R4を満たすことが好ましい。本発明による二値化回路によれば、動作速度の低下を抑えつつ、ハイレベル及びローレベルの判定精度を高めることができる。以下、添付図面を参照しながら本発明による二値化回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。図1は、本発明の一実施形態に係る二値化回路を備える受光回路10の構成を示す回路図である。図1に示されるように、この受光回路10は、二値化回路20、受光素子80、及びプリアンプ82を備えている。また、二値化回路20は、ピークホールド回路部30、ボトムホールド回路部40、平均化回路部50、基準電圧生成回路部60、及び比較回路部70を含んで構成されている。受光素子80は、例えばフォトダイオードであり、受光回路10に入射した信号光Lを受けてその光強度に応じた電流光電流Idを生成する。受光素子80の一端例えばフォトダイオードのカソードは電源電位Vccにバイアスされ、受光素子80の他端例えばフォトダイオードのアノードはプリアンプ82に接続される。プリアンプ82は、入力端82a及び出力端82bを有する。プリアンプ82は、入力端82aに電流を受け、この電流の大きさに応じた電圧を出力端82bから出力する電流電圧変換回路である。プリアンプ82は、受光素子80から出力された光電流Idを入力端82aに受けて、この光電流Idの大きさに応じた電圧信号を生成し、該電圧信号を出力端82bから二値化回路20へ出力する。すなわち、この電圧信号は二値化回路20への入力信号Vinとなる。図2は、入力信号Vinの時間波形の一例を示す図であり、横軸は時間を表し、縦軸は電圧値を表している。入力信号Vinには、図2に示されるように、ハイ状態第1状態を示す第1電圧値VHと、ロー状態第2状態を示し第1電圧値VHより低い第2電圧値VLとが交互に含まれる。また、第1電圧値VHおよび第2電圧値VLの時間間隔の比デューティ比は、信号光Lに含まれる第1状態の時間と第2状態の時間との比によって変動する。二値化回路20のピークホールド回路部30は、第1電圧値VHを保持する回路である。ピークホールド回路部30は、入力信号Vinの第1電圧値VHの電位と、第1電圧値VHの電位より低い基準電位例えば接地電位との電位差を保持することによって、第1電圧値VHに相当する電圧を保持する。ピークホールド回路部30は、保持した第1電圧値VHに相当する電圧を、平均化回路部50へ出力する。なお、後述するように、ピークホールド回路部30はダイオードを含んで構成される。したがって、平均化回路部50へ出力される電圧値は、図2に示されるように、入力信号Vinの第1電圧値VHからダイオードの電圧降下Vfを差し引いた値図中のΔEHとなる。二値化回路20のボトムホールド回路部40は、第2電圧値VLを保持する回路である。ボトムホールド回路部40は、入力信号Vinの第2電圧値VLの電位と、第2電圧値VLの電位より高い基準電位本実施形態では、基準電圧生成回路部60からの出力電位VSとの電位差を保持することによって、第2電圧値VLに相当する電圧を保持する。ボトムホールド回路部40は、保持した第2電圧値VLに相当する電圧を、平均化回路部50へ出力する。なお、ボトムホールド回路部40もまたダイオードを含んで構成されるので、平均化回路部50へ出力される電圧値は、図2に示されるように、入力信号Vinの第2電圧値VLにダイオードの電圧降下Vfを加えた値図中のΔELとなる。二値化回路20の平均化回路部50は、ピークホールド回路部30から出力された電圧ΔEHと、ボトムホールド回路部40から出力された電圧ΔELとの平均電圧ΔEHΔEL/2に相当する電圧VAを出力する。この電圧VAは、基準電圧生成回路部60及び比較回路部70へ提供される。二値化回路20の基準電圧生成回路部60は、増幅回路を含む。好適には、この増幅回路は、オペアンプを含む非反転増幅回路である。基準電圧生成回路部60は、平均化回路部50から提供された電圧VAに比例する電圧VS=k×VAを出力する。このとき、比例係数kすなわち増幅率は1より大きく、例えば1.5~4.0といった値であり、2が最も好ましい。基準電圧生成回路部60において生成された電圧VSは、ボトムホールド回路部40に提供され、ボトムホールド回路部40において基準電位として用いられる。二値化回路20の比較回路部70は、平均化回路部50から提供された電圧VAと入力信号Vinの電圧とを比較することによって、入力信号Vinを二値化する回路である。比較回路部70では、入力信号Vinが電圧VAより大きい区間図2に示される区間T1では、第1状態を示す信号Soutが生成される。また、入力信号Vinが電圧VAより小さい区間図2に示される区間T2では、第2状態を示す信号Soutが生成される。信号Soutは、受光回路10の外部へ出力される。ここで、図3は、本実施形態に係る二値化回路20の具体的な構成例を示す回路図である。図3に示されるように、本実施形態のピークホールド回路部30は、ダイオード31と、コンデンサ32と、抵抗33とを含んで構成されており、好適には、ダイオード31、コンデンサ32及び抵抗33のみから成る。ダイオード31は、本実施形態における第1のダイオードであり、入力信号Vinが入力される配線と、基準電位GNDの配線との間に順方向接続されている。コンデンサ32は、本実施形態における第1のコンデンサであり、ダイオード31のカソードと基準電位GNDの配線との間に直列に接続されて電圧ΔEHを保持する。抵抗33は、本実施形態における第1の抵抗であり、コンデンサ32に対し並列に接続されている。ピークホールド回路部30において、ダイオード31とコンデンサ32との間のノードN1における電位が、平均化回路部50に提供される。また、本実施形態のボトムホールド回路部40は、ダイオード41と、コンデンサ42と、抵抗43とを含んで構成されており、好適には、ダイオード41、コンデンサ42及び抵抗43のみから成る。ダイオード41は、本実施形態における第2のダイオードであり、入力信号Vinが入力される配線と、基準電位VSの配線との間に順方向接続されている。コンデンサ42は、本実施形態における第2のコンデンサであり、ダイオード41のアノードと基準電位VSの配線との間に直列に接続されて電圧ΔELを保持する。抵抗43は、本実施形態における第2の抵抗であり、コンデンサ42に対し並列に接続されている。ボトムホールド回路部40において、ダイオード41とコンデンサ42との間のノードN2における電位が、平均化回路部50に提供される。平均化回路部50は、2つの抵抗51,52を含んで構成されている。抵抗51の一端はピークホールド回路部30のノードN1に接続されており、抵抗52の一端はボトムホールド回路部40のノードN2に接続されている。抵抗51及び52の各他端は互いに接続されており、また、抵抗51と抵抗52との間のノードN3は、基準電圧生成回路部60及び比較回路部70に接続されている。好ましくは、抵抗51の抵抗値と抵抗52の抵抗値とは互いに等しく設定される。ノードN3における電圧は、平均電圧ΔEHΔEL/2に相当する電圧VAとして基準電圧生成回路部60及び比較回路部70に提供される。基準電圧生成回路部60は、平均化回路部50からの出力電圧VAを増幅する増幅回路として、オペアンプ増幅器61、帰還抵抗62、及び接地抵抗63を含む非反転増幅回路を有する。具体的には、オペアンプ61の非反転入力端子が平均化回路部50のノードN3に接続されており、また、オペアンプ61の反転入力端子は、接地抵抗63を介して基準電位GNDの配線に接続されるとともに、帰還抵抗62を介してオペアンプ61の出力端子に接続されている。この増幅回路の増幅率kは帰還抵抗62の抵抗値と接地抵抗63の抵抗値との比によって決定され、オペアンプ61の出力端子における電圧VSは、ボトムホールド回路部40の基準電圧として使用される。前述したように、この増幅回路における増幅率kの好適な値は、1.5以上4.0以下であり、最も好適な値は2.0である。なお、ピークホールド回路部30の抵抗33の抵抗値R1と、ボトムホールド回路部40の抵抗43の抵抗値R2と、基準電圧生成回路部60の帰還抵抗62の抵抗値R3と、接地抵抗63の抵抗値R4とは、次の関係式R2:R1=R3:R4を満たすことが好ましい。換言すれば、抵抗値R1と抵抗値R2との比R2/R1と、抵抗値R3と抵抗値R4との比R3/R4とは、互いに等しいことが好ましい。なお、本実施形態では、オペアンプ61の出力端子とボトムホールド回路部40との間に、フィルタ回路90を構成する抵抗91及びコンデンサ92が更に設けられている。このフィルタ回路90は、ボトムホールド回路部40に提供される基準電圧VSの電位を安定化する。また、オペアンプ61の非反転入力端子と基準電位GNDの配線との間には、コンデンサ94が設けられている。このコンデンサ94は、基準電圧生成回路部60に提供される電圧VAの電位を安定化する。以上の構成を備える二値化回路20によって得られる作用効果について説明する。この二値化回路20では、ボトムホールド回路部40の基準電位VSとして、ピークホールド回路部30により保持された電圧ΔEHと、ボトムホールド回路部40により保持された電圧ΔELとの平均電圧ΔEHΔEL/2に比例する電圧が用いられている。ここで、平均化回路部50から出力される電圧VAは次の数式1によって表される。また、電圧ΔEH及びΔELは、次の数式2、3によって表される。但し、VHは入力信号Vinの第1電圧値であり、VLは入力信号Vinの第2電圧値であり、Vfはダイオード31及び41それぞれの電圧降下である。また、基準電圧生成回路部60における増幅率kを2としているすなわち、VS=2×VA。上の数式2、3を数式1に代入すると、となり、ダイオード31及び41の電圧降下Vfがキャンセルされることがわかる。このように、本実施形態によれば、ボトムホールド回路部40において平均電圧ΔEHΔEL/2に比例する電圧VSを基準電位として用いるので、比例係数k=2の場合、ピークホールド回路部30のダイオード31の電圧降下量Vfと、ボトムホールド回路部40のダイオード41の電圧降下量Vfとが互いにキャンセルされる。また、比例係数kが2とは異なる値であっても、これらの電圧降下量Vfの影響が相互に軽減される。したがって、平均化回路部50において生成される電圧VAは、これらのダイオード31,41の電圧降下にかかわらず、第1電圧値VHと第2電圧値VLとの正確な平均値中心値に近づくことができる。したがって、本実施形態の二値化回路20によれば、比較回路部70における第1状態例えばハイレベル及び第2状態例えばローレベルの判定精度を高めることができる。図4は、一実施例として、平均電圧ΔEHΔEL/2のシミュレーション結果を示すグラフである。図4において、グラフG11は、ボトムホールド回路部40の基準電位VSを電圧VAの2倍すなわち増幅率k=2とした場合の平均電圧を示しており、グラフG12は、比較例としてボトムホールド回路の基準電位を一定値2.0Vとした場合の平均電圧を示している。なお、グラフG13は、本実施例における入力信号Vinの波形を示しており、第1電圧値VHの時間間隔が、第2電圧値VLの時間間隔と比較して極めて小さくすなわち、デューティ比が小さくなっている。グラフG12に示されるように、ボトムホールド回路の基準電位を一定値とした場合には、平均電圧の値が、入力信号Vinの第1電圧値VHと第2電圧値VLとの中間値から大きく離れてしまうことがわかる。これに対し、本実施形態を適用したグラフG11では、平均電圧の値が、入力信号Vinの第1電圧値VHと第2電圧値VLとの中間値に極めて近いか、若しくは一致している。また、図5は、他の実施例として、本実施形態における平均電圧ΔEHΔEL/2のシミュレーション結果を示すグラフである。図5において、グラフG21~G24それぞれは、比例係数増幅率kをそれぞれ1.5倍、2倍、3倍、及び4倍とした場合の平均電圧を示している。なお、グラフG25は、本実施例における入力信号Vinの波形を示しており、図4と同様に、第1電圧値VHの時間間隔が、第2電圧値VLの時間間隔と比較して極めて小さくすなわち、デューティ比が小さくなっている。図5に示されるように、比例係数増幅率kが1.5以上4.0以下の範囲内であれば、平均電圧の値が、入力信号Vinの第1電圧値VHと第2電圧値VLとの中間値から大きく離れることはなく、比較回路部70において二値化の基準となり得る実用的な数値となることがわかる。また、この図からも、比例係数増幅率kが2に近いほど、第1電圧値VHと第2電圧値VLとの中間値に近づくことがわかる。以上の実施例からも明らかなように、本実施形態の二値化回路20によれば、平均電圧を、第1電圧値VHと第2電圧値VLとの正確な平均値中心値に近づけることができる。したがって、比較回路部70における第1状態例えばハイレベル及び第2状態例えばローレベルの判定精度を高めることができる。また、この二値化回路20では、ピークホールド回路部30及びボトムホールド回路部40が、特許文献1に記載されたようなオペアンプによる帰還回路を備えていない。本実施形態によれば、このようにオペアンプによる帰還回路をピークホールド回路部30及びボトムホールド回路部40に設けなくても、比較回路部70における判定精度を高めることができる。したがって、特許文献1に記載された回路と比較して、動作速度の低下を抑えることができる。また、この二値化回路20では、前述したように、ピークホールド回路部30の抵抗33の抵抗値R1と、ボトムホールド回路部40の抵抗43の抵抗値R2と、基準電圧生成回路部60の帰還抵抗62の抵抗値R3と、接地抵抗63の抵抗値R4とが、次の関係式R2:R1=R3:R4を満たすことが好ましい。換言すれば、抵抗値R1と抵抗値R2との比R2/R1と、抵抗値R3と抵抗値R4との比R3/R4とは、互いに等しいことが好ましい。比R3/R4が比R2/R1より大きいすなわち増幅回路60の増幅率が高いか、或いは比R2/R1より小さいすなわち増幅回路60の増幅率が低いと、ボトムホールド回路40に提供される電圧VSが大きく若しくは小さくなり、ダイオード41に流れる電流が大きく若しくは小さくなる。したがって、ダイオード41の電圧降下Vfがダイオード31の電圧降下Vfとが異なる値となってしまう。これに対し、比R2/R1と比R3/R4とが互いに等しいことにより、ダイオード31及び41の電圧降下Vfを等しくすることができるので、これらの電圧降下量Vfを効果的にキャンセルすることができる。本発明による二値化回路は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態ではピークホールド回路部およびボトムホールド回路部がダイオード、コンデンサ及び抵抗から成る場合を例示しているが、これらの回路部には他の電気要素が付加されてもよい。また、上述した実施形態では受光回路の一部としての二値化回路が例示されているが、本発明に係る二値化回路は、受光回路以外の様々な回路に適用されることができる。"