入力信号から予め定められたカットオフ周波数よりも低い周波数の信号成分を除去して出力するハイパスフィルタ処理を実行する信号処理手段と、前記ハイパスフィルタ処理を前記信号処理手段に実行させる場合には、当該ハイパスフィルタ処理に用いるフィルタ係数の初期値として前記予め定められたカットオフ周波数よりも高い周波数に対応するフィルタ係数を前記信号処理手段に与えて処理を開始させ、当該ハイパスフィルタ処理の実行過程において前記予め定められたカットオフ周波数に対応するものに徐々に近づくように前記信号処理手段に与えるフィルタ係数を更新する信号処理制御手段とを有することを特徴とする信号処理装置。前記信号処理制御手段は、前記信号処理手段に与えるフィルタ係数を前記入力信号のサンプリング周期の整数倍の時間が経過する毎に更新するとともに、各更新タイミングにおいて前記信号処理手段に与えるフィルタ係数を補間演算により算出することを特徴とする請求項1に記載の信号処理装置。前記補間演算は、線形補間または対数補間であることを特徴とする請求項2に記載の信号処理装置。ところで、一般にハイパスフィルタは、カットオフ周波数が低いほどDC成分がカットされるまでの時間が長くなる例えば、特許文献1の発明が解決しようとする課題参照。そのため、DCカットに数100msかかり、CPUやマイコンをその時間の間、待機状態にしておく必要がある。そのため、信号処理装置の起動に時間がかかり、リアルタイム性を要求されるシステムでは制御上問題となっていた。本発明は上記課題に鑑みて為されたものであり、DC近傍の低周波領域の成分の除去を行う信号処理装置において、DC近傍の低周波領域の成分を除去するまでの所要時間を従来よりも短くする技術を提供することを目的とする。上記課題を解決するために本発明は、入力信号から予め定められたカットオフ周波数よりも低い周波数の信号成分を除去して出力するハイパスフィルタ処理を実行する信号処理手段と、前記ハイパスフィルタ処理を前記信号処理手段に実行させる場合には、当該ハイパスフィルタ処理に用いるフィルタ係数の初期値として前記予め定められたカットオフ周波数よりも高い周波数に対応するフィルタ係数を前記信号処理手段に与えて処理を開始させ、当該ハイパスフィルタ処理の実行過程において前記予め定められたカットオフ周波数に対応するものに徐々に近づくように前記信号処理手段に与えるフィルタ係数を更新する信号処理制御手段とを有することを特徴とする信号処理装置、を提供する。本出願人の行った実験によれば、ハイパスフィルタ処理において前記予め定められたカットオフ周波数よりも高い周波数に対応するフィルタ係数を用いてフィルタ処理演算を開始し、信号処理手段に与えるフィルタ係数を上記カットオフ周波数に対応するものに徐々に近づけてゆくことで、最初から当該カットオフ周波数に対応するフィルタ係数を信号処理手段に与える場合よりも、DC近傍の低周波領域の成分を除去するまでの所要時間が短くなることが判明した。つまり、本発明の信号処理装置によれば、DC近傍の低周波領域の成分を除去するまでの所要時間を従来よりも短くすることが可能になるのである。より具体的には、前記信号処理制御手段は、前記信号処理手段に与えるフィルタ係数を前記入力信号のサンプリング周期の整数倍の時間が経過する毎に更新するとともに、各更新タイミングにおいて前記信号処理手段に与えるフィルタ係数を前記初期値と前記予め定められたカットオフ周波数に対応するフィルタ係数とから所定の補間演算により算出することを特徴とする。なお、上記記補間演算の具体例としては、線形補間または対数補間が挙げられる。また、本発明の別の態様としては、入力信号から予め定められたカットオフ周波数よりも低い周波数成分を除去して出力するハイパスフィルタであって、前記カットオフ周波数よりも高い周波数に対応するフィルタ係数を用いて前記入力信号に対するフィルタ処理演算を開始し、前記カットオフ周波数に対応するものに徐々に近づくようにフィルタ係数を更新しつつ当該フィルタ処理演算を継続することを特徴とするハイパスフィルタを提供する態様や、入力信号から予め定められたカットオフ周波数よりも高い周波数成分を除去して出力するローパスフィルタであって、前記カットオフ周波数よりも低い周波数に対応するフィルタ係数を用いて前記入力信号に対するフィルタ処理演算を開始し、前記カットオフ周波数に対応するものに徐々に近づくようにフィルタ係数を更新しつつ当該フィルタ処理演算を継続することを特徴とするローパスフィルタを提供する態様も考えられる。以下、図面を参照しつつ本発明を実施するための形態について説明する。図1は、本発明の一実施形態の信号処理装置10の構成例を示すブロック図である。図1の信号処理装置10は、DSPDigitalSignalProcessorであり、入力信号Xに対して以下の式1に示すIIRフィルタ処理を施して出力信号Yを生成するように予めプログラムされている。式1において、xnは、入力信号Xを所定のサンプリング周期Tでサンプリングして得られるサンプルであり、xn-1はxnを1サンプル周期分だけ遅延させたサンプルである。また、式1の左辺のynは出力信号Yのサンプルであり、yn-1はynを1サンプル周期分だけ遅延させたサンプルである。式1のα1、α2およびα3の各々はIIRフィルタ処理のフィルタ係数である。yn=α1xnα2xn-1-α3yn-1...1図1に示すように、信号処理装置10は、データパス部100、係数記憶部200、インタフェース300、および信号処理制御部400を有している。データパス部100は、信号処理制御部400による制御の下で式1に示す演算を実行する装置である。図1に示すように、データパス部100は演算器110とワークRAMRandomAccessMemory120を有している。演算器110は、式1に示す演算に含まれる係数乗算演算を実行する乗算器111と同加算演算を実行する加算器112とを各々1個ずつ有する。ワークRAM120は、同式1のxn-1やyn-1を生成するための遅延処理を実行する際に利用される。係数記憶部200は、例えばEEPROMErasableProgrammableReadOnlyMemoryなどのデータの書き換えが可能な不揮発性メモリである。この係数記憶部200には、信号処理装置10をハイパスフィルタとして機能させるためのフィルタ係数が予め記憶されている。より詳細に説明すると、係数記憶部200には、複数種類の周波数図1では、fa、fbおよびfcの3種類、ただし、fa>fb>fcの各々に対応付けて、それら各周波数をカットオフ周波数とするハイパスフィルタ処理のフィルタ係数が格納されている。例えば、カットオフ周波数をfaとするハイパスフィルタ処理をデータパス部100に実行させる場合には、当該周波数faに対応付けて係数記憶部200に記憶されているフィルタ係数aii=1~3を読出し、αi=aiとしてデータパス部100に式1に示す演算を実行させるようにすれば良い。インタフェース300は、信号処理装置10の外部の装置との間で信号の授受を行う装置である。信号処理装置10は、インタフェース300により、入力信号Xのサンプルxnを外部から取得し、ハイパスフィルタ処理により得られる出力信号Yのサンプルynを外部へ出力する。信号処理制御部400は、図1に示す信号処理装置10全体の制御を行う。図1では詳細な図示を省略したが、信号処理制御部400は、CPUCentralProcessingUnitと、信号処理装置10全体の制御をCPUに実行されるためのプログラムが記憶されたROMReadOnlyMemoryと、作業用のRAMとを含んでいる。信号処理制御部400は、係数記憶部200からフィルタ係数を読み出してデータパス部100の乗算器111に設定し、データパス部100に対する時分割制御によって乗算器111や加算器112を時間を区切って作動させることにより、式1に示す演算をサンプリング周期T毎にデータパス部100に実行させる。これにより、入力信号に対するハイパスフィルタ処理が実現されるのである。本実施形態の特徴は、信号処理制御部400によるデータパス部100へのフィルタ係数の設定の仕方にある。従来の信号処理装置では、IIRフィルタ処理のカットオフ周波数としてある値例えば、fcが指定された場合には、当該カットオフ周波数に対応するフィルタ係数すなわち、図1のc1、c2およびc3を係数記憶部200から読出し、αi=cii=1~3となるように乗算器111に対するフィルタ係数の設定を行っていた。これに対して本実施形態では、カットオフ周波数として指定された周波数fcよりも高い周波数fa>fcに対応するフィルタ係数を初期値としてフィルタ処理を開始させ、そのフィルタ処理演算の実行過程で当該カットオフ周波数fcに対応するものに徐々に近づくようにフィルタ係数を更新する制御を信号処理制御部400に実行させるようにした点に特徴がある。例えば、ハイパスフィルタ処理のカットオフ周波数としてfcが指定された場合には、信号処理制御部400は、上記カットオフ周波数faに対応するフィルタ係数a1、a2およびa3を初期値としてフィルタ処理を開始させ、当該フィルタ処理の実行過程で上記カットオフ周波数fcに対応するものすなわち、c1、c2およびc3に徐々に近づくようにデータパス部100に与えるフィルタ係数を更新する制御を実行するのである。より詳細に説明すると、信号処理制御部400は、図2に示すように、入力信号Xのサンプリング周期TのMMは1以上の整数倍の時間SS=M×T:Mの好適な値については適宜実験を行って定めるようにすれば良いが経過する毎に、上記初期値と目標とするカットオフ周波数に対応するフィルタ係数とからその更新タイミングにおけるフィルタ係数を補間演算により算出する。例えば、NNは1以上の整数:Nの好適な値については適宜実験を行って定めるようにすれば良い。回の更新によりフィルタ係数を上記初期値から上記目標とするカットオフ周波数に対応した値に徐々に近付けてゆく態様においては、信号処理制御部400は、kk=1~N番目の更新タイミングにおけるフィルタ係数αiki=1~3を以下の式2に示す線形補間演算によって算出し、次の更新タイミングまでαi=αikとして前掲式1に示す演算をサンプリング周期T毎にデータパス部100に実行させる。αik=aici-ai×k/N...2本実施形態では、式2に示す線形補間演算によりk番目の更新タイミングにおけるフィルタ係数αikを算出したが、式3に示す対数補間演算によりフィルタ係数αikを算出しても勿論良い。αik=αik-1ci-αik-1/Nk≧1、αi0=ai...3線形補間による態様では対数補間による態様に比較してDC成分がカットされるまでの時間が短くなると期待され、対数補間による態様では線形補間による態様に比較して出力波形或いはフィルタの周波数特性に乱れが生じ難いと期待される。補間演算として線形補間を採用するのか、それとも対数補間を採用するのかについては、DC成分がカットされるまでの時間の短縮を優先するのか、それとも出力波形等の安定を優先するのかに応じて定めるようにすれば良い。各更新タイミングにおけるフィルタ係数αikを算出するための補間の態様は線形補間や対数補間に限定されるものではなく、エルミート補間やスプライン補間など所謂補間多項式を用いた補間演算であっても勿論良い。また、本実施形態では、各更新タイミングにおけるフィルタ係数αikを初期値と目標とするカットオフ周波数に対応するフィルタ係数とから補間により算出したが、初期値に対応するカットオフ周波数と目標とするカットオフ周波数との間の周波数に対応するフィルタ係数以下、中間フィルタ係数も利用するようにしても良い。具体的には、フィルタ係数の初期値ai→補間→中間フィルタ係数bi→補間→目標のカットオフ周波数に対応するフィルタ係数ciといった具合にフィルタ係数を更新するのである。また、中間フィルタ係数は1種類には限定されず、フィルタ係数の初期値ai→補間→第1の中間フィルタ係数→補間→第2の中間フィルタ係数→補間→目標のカットオフ周波数に対応するフィルタ係数ciといった具合にフィルタ係数を更新しても良い。ここで留意しなければならない点は、式2または式3に示す補間演算には除算が含まれており、除算による切り捨て等に起因してαiNがciに等しくなるとは限らない、という点である。αiN≠ciとなった場合には、αiNをそのまま用いても良いが、αiNの代わりにciを用いても良い。また、Aαikk=1~Nのうち、ciに最も近い値を有するものをαiNに換えて用いる態様や、Bciに最も近づいたαikを新たな初期値とし、ファイルタ係数更新の時間間隔Sの長さを適宜調整しつつ、目標とするフィルタ係数ciと等しい値が得られるまでフィルタ係数の更新を継続する、といった態様も考えられる。図3および図4は、本実施形態の効果を説明するための図である。図3にて実線、破線および二点鎖線で描画した各グラフは、各々実現方法の異なる3種類のDCカットフィルタカットオフ周波数=5Hzとしたハイパスフィルタの挙動を表すグラフである。上記3種類のグラフの各々は、DCオフセット=1を加えた振幅=1の正弦波周波数=500Hzを上記各DCカットフィルタに入力した場合の出力波形を表すグラフである。より詳細に説明すると、図3において実線で描画されたグラフG1は本実施形態の信号処理装置10により実現されたDCカットフィルタカットオフ周波数=200Hzに対応するフィルタ係数を初期値としハイパスフィルタ処理を開始し、その開始から5ミリ秒が経過するまでに等間隔に16回の更新により、カットオフ周波数=5Hzに対応するフィルタ係数に近付けることにより実現されたハイパスフィルタの挙動を表すグラフである。同図3にて破線で描画されたグラフG2はフィルタ係数を1回だけ更新カットオフ周波数=200Hzに対応するフィルタ係数を初期値としてフィルタ処理を開始し、その開始から5ミリ秒経過時点でカットオフ周波数=5Hzに対応するフィルタ係数に更新した場合のDCカットフィルタの挙動を表すグラフである。そして、同図3にて二点鎖線で描画されたグラフG3はフィルタ係数をカットオフ周波数=5Hzに対応したものに固定したDCカットフィルタの挙動を表すグラフである。図3を参照すれば明らかように、グラフG1およびグラフG2はグラフG3に比較して出力波形の収束が早まっていることが判る。また、図3のグラフG2においてはフィルタ係数の更新タイミングフィルタ処理の開始から5ミリ秒経過した時点において出力波形の振幅が増加に転じている更新タイミングで出力波形に乱れが生じているが、同グラフG1にはこのような乱れは生じていない。このことから、DCカットフィルタとしてカットオフ周波数=5Hzのハイパスフィルタを実現する場合には、フィルタ係数の初期値としてカットオフ周波数200Hzに対応するものを用い、少なくともN=16、S=5/16ミリ秒とすれば、出力波形に大きな乱れが生じることを回避しつつ、DC成分がカットされるまでの時間を従来すなわち、フィルタ係数をカットオフ周波数=5Hzに対応したものに固定した場合よりも短くすることができると結論付けられる。図4Aは従来のDCカットフィルタ図3の場合と同様、カットオフ周波数を5Hzに固定したハイパスフィルタの周波数特性を示すグラフであり、図4Bおよび図4Cは本実施形態の信号処理装置10により実現されたDCカットフィルタの周波数特性を示す図である。より詳細には、図4Bは補間演算として式2の線形補間を採用したDCカットフィルタの出力特性を示すグラフであり、図4Cは補間演算として式3の対数補間を採用したDCカットフィルタの出力特性を示すグラフである。なお、上記各周波数特性は、各DCカットフィルタにフィルタ処理を開始させてから4096サンプル分の出力サンプル約80ミリ秒分の出力波形に相等にFFTを施して得られたものである。図4A、図4Bおよび図4Cを対比すれば明らかように、本実施形態のDCカットフィルタのほうがより良くDC成分を除去でてきていることが判る。また、図4Bと図4Cとを対比すれば明らかように、対数補間を採用した場合のほうが線形補間を採用した場合よりもフィルタの周波数特性の振動が少なくなっていることが判る。このように、本実施形態の信号処理装置10によれば、DC近傍の低周波領域の成分を除去するまでの所要時間を従来よりも短くすることが可能になる。また、本実施形態の信号処理装置10を用いてDCカットフィルタを実現し、上記補間態様として対数補間を採用するようにすれば、フィルタの周波数特性に振動等の乱れが生じることを回避しつつ、従来よりも良好にDC成分の除去を行うことができる、といった効果も期待される。以上、本発明の一実施形態について説明したが、かかる実施形態に以下に述べる変形を加えても勿論良い。1上述した実施形態では、DCカットフィルタハイパスフィルタ処理への本発明の適用例を説明したが、入力信号を構成する各周波数成分のうちカットオフ周波数よりも高い周波数を有する周波数成分を除去するローパスフィルタ処理に本発明を適用することも考えられる。ローパスフィルタ処理に本発明を適用するには、信号処理装置10の信号処理制御部400に以下に述べる処理を実行させるようにすれば良い。まず、ローパスフィルタ処理にて用いるフィルタ係数の初期値として目標とするカットオフ周波数よりも低い周波数に対応するフィルタ係数をデータパス部100に与えて当該ローパスフィルタ処理を開始させ、そのフィルタ処理の実行過程でデータパス部100に与えるフィルタ係数を前述した補間演算によって当該カットオフ周波数に対応するものに徐々に近づけてゆく制御を信号処理制御部400に行わせるようにすれば良い。また、上述した実施形態では、IIRフィルタへの本発明の適用例を説明したが、FIRフィルタへの適用も考えられる。2上述した実施形態では、本実施形態の特徴を顕著に示すフィルタ係数の更新処理を信号処理制御部400のCPUに実行させるプログラムが同信号処理制御部400のROMに予め書き込まれていたが、例えばCD-ROMCompactDiskReadOnlyMemoryに上記プログラムを書き込んで配布するとしても良く、また、インターネットなどの電気通信回線経由のダウンロードにより上記プログラムを配布しても良い。加算器と乗算器とを各々少なくとも1個ずつ備えたDSPを、上記のようにして配布されるプログラムにしたがって動作させることによって、そのDSPを本発明に係る信号処理装置として機能させることが可能になるからである。