スイッチング素子を制御回路によりオンオフ制御することで、所定電圧Vosを出力するDC/DCコンバータを備え、前記制御回路は、前記所定電圧Vosを出力するための前記スイッチング素子のオンオフにおける時比率Dが時比率閾値Dsより小さければ、前記スイッチング素子のオン回数Cが所定オン回数Nに至るごとに、前記スイッチング素子のオン動作を停止するようにした電源装置。前記制御回路は、前記時比率Dが前記時比率閾値Dsより小さい状態が継続するほど前記所定オン回数Nを小さくし、前記時比率Dが前記時比率閾値Ds以上の状態が継続するほど前記所定オン回数Nを大きくするようにした請求項1に記載の電源装置。直列、または並列に接続された複数の前記DC/DCコンバータを備え、前記制御回路は、それぞれの前記DC/DCコンバータにおける前記スイッチング素子のオン動作が同時に停止しないように制御するようにした請求項1に記載の電源装置。上記した図7のDC/DCコンバータによると、確かに所定電圧の直流電源出力Voutを生成できるのであるが、負荷115が小さくなると、駆動用スイッチング素子117のオン時間が短くなる。しかし、スイッチング回数は変わらないので、僅かなオン時間の場合でも、スイッチングをする毎に発生するスイッチング損失が変わらないという課題があった。本発明は、前記従来の課題を解決するもので、スイッチング損失を低減することができる電源装置を提供することを目的とする。前記従来の課題を解決するために、本発明の電源装置は、スイッチング素子を制御回路によりオンオフ制御することで、所定電圧Vosを出力するDC/DCコンバータを備え、前記制御回路は、前記所定電圧Vosを出力するための前記スイッチング素子のオンオフにおける時比率Dが時比率閾値Dsより小さければ、前記スイッチング素子のオン回数Cが所定オン回数Nに至るごとに、前記スイッチング素子のオン動作を停止するようにしたものである。本発明の電源装置によれば、時比率Dが時比率閾値Dsより小さければ、スイッチング素子のオン回数Cが所定オン回数Nに至るごとに、スイッチング素子のオン動作を停止するので、その間のスイッチング素子による損失を低減することができるという効果を奏する。以下、本発明を実施するための形態について図面を参照しながら説明する。実施の形態1図1は、本発明の実施の形態1における電源装置のブロック回路図である。図2は、本発明の実施の形態1における電源装置の基本動作を示すフローチャートである。図3は、本発明の実施の形態1における電源装置のスイッチング動作を示す波形図である。なお、図1において、太線は電力系配線を、細線は信号系配線をそれぞれ示す。図1において、電源装置は、スイッチング素子第1スイッチング素子11、第2スイッチング素子13、第3スイッチング素子15、および第4スイッチング素子17を制御回路19によりオンオフ制御することで、所定電圧Vosを出力するDC/DCコンバータ21を備え、制御回路19は、所定電圧Vosを出力するためのスイッチング素子のオンオフにおける時比率Dが時比率閾値Dsより小さければ、スイッチング素子のオン回数Cが所定オン回数Nに至るごとに、スイッチング素子のオン動作を停止するよう制御する。これにより、時比率Dが時比率閾値Dsより小さければ、スイッチング素子のオン回数Cが所定オン回数Nに至るごとに、スイッチング素子のオン動作を停止するので、その間のスイッチング素子による損失を低減することができる。以下、より具体的に本実施の形態1の構成、動作について説明する。なお、図1に示すように、本実施の形態1では、電源装置は制御回路19を含む1つのDC/DCコンバータ21からなる。また、以下の説明で、単にスイッチング素子と記載した場合は、第1スイッチング素子11、第2スイッチング素子13、第3スイッチング素子15、および第4スイッチング素子17の全体を指すものとする。図1において、DC/DCコンバータ21の正極入力端子23と負極入力端子25には、図示しない直流電圧源が接続される。そして、DC/DCコンバータ21の正極出力端子27と負極出力端子29には、図示しない負荷が接続される。従って、DC/DCコンバータ21は、直流電圧源の電圧を負荷に適した電圧に変換して出力する機能を有する。なお、直流電圧源は例えば発電機太陽電池や燃料電池を含むや二次電池等が適用できる。また、正極出力端子27と負極出力端子29には蓄電装置等が接続されてもよいし、蓄電装置やインバータを介して負荷が接続される構成としてもよい。さらに、インバータの出力に負荷とともに商用系統電源が接続される構成でもよい。ここでは、蓄電装置、インバータ、商用系統電源や、それらに接続される負荷も含めて、全体として負荷と呼ぶ。次に、DC/DCコンバータ21の詳細構成について説明する。まず、正極入力端子23と負極入力端子25にはフィルタ用コンデンサ31が電気的に接続される。さらに、負極入力端子25はグランドとも電気的に接続される。また、正極入力端子23と負極入力端子25の間には、第1スイッチング素子11と第3スイッチング素子15とからなる直列回路と、第2スイッチング素子13と第4スイッチング素子17とからなる直列回路が、それぞれ電気的に接続される。そして、第1スイッチング素子11と第3スイッチング素子15との接続点、および第2スイッチング素子13と第4スイッチング素子17との接続点には、トランス33の一次側コイルが電気的に接続される。トランス33の二次側コイルには、整流回路35、およびフィルタ回路37がこの順に電気的に接続される。そして、フィルタ回路37が正極出力端子27と負極出力端子29に電気的に接続される。第1スイッチング素子11、第2スイッチング素子13、第3スイッチング素子15、および第4スイッチング素子17は、信号系配線で制御回路19と接続される。また、制御回路19は正極出力端子27とも信号系配線で接続される。制御回路19はマイクロコンピュータとメモリ等の周辺回路いずれも図示せずで構成される。従って、制御回路19は、正極出力端子27と負極出力端子29との間の電圧以下、出力電圧Voというを検出するとともに、第1スイッチング素子11、第2スイッチング素子13、第3スイッチング素子15、および第4スイッチング素子17に対して、それぞれ第1スイッチング信号SW1、第2スイッチング信号SW2、第3スイッチング信号SW3、および第4スイッチング信号SW4を出力する。これにより、制御回路19は出力電圧Voが所定電圧Vosになるように、第1スイッチング素子11、第2スイッチング素子13、第3スイッチング素子15、および第4スイッチング素子17を制御する。なお、以下の説明で第1スイッチング信号SW1、第2スイッチング信号SW2、第3スイッチング信号SW3、および第4スイッチング信号SW4をまとめて述べる際には、単にスイッチング信号という。ここで、制御回路19はマイクロコンピュータに内蔵されたA/Dコンバータにより出力電圧Voの値を読み込む構成としている。また、第1スイッチング信号SW1、第2スイッチング信号SW2、第3スイッチング信号SW3、および第4スイッチング信号SW4は、制御回路19に内蔵した絶縁回路図示せずを介して出力される。従って、正極入力端子23における入力電圧Viが高電圧であっても、制御回路19のマイクロコンピュータに直接高電圧が印加されることがなくなり、高信頼性が得られる。なお、絶縁回路としては、例えば発光ダイオードとフォトトランジスタの組合せが適用できる。制御回路19は第1スイッチング素子11、第2スイッチング素子13、第3スイッチング素子15、および第4スイッチング素子17のオンオフ動作を行うときに、第1スイッチング素子11と第4スイッチング素子17、および第2スイッチング素子13と第3スイッチング素子15が同じ動作を行うように制御する。そして、第1スイッチング素子11と第4スイッチング素子17がオンの時は、第2スイッチング素子13と第3スイッチング素子15がオフとなり、第1スイッチング素子11と第4スイッチング素子17がオフの時は、第2スイッチング素子13と第3スイッチング素子15がオンとなるように制御される。この動作を繰り返すことにより、出力電圧Voが所定電圧Vosになるように制御される。なお、第1スイッチング素子11、第2スイッチング素子13、第3スイッチング素子15、および第4スイッチング素子17のオンオフ動作は上記の動作に限定されるものではなく、例えば、制御回路19は、オンオフ周期Tの中で第1スイッチング素子11と第4スイッチング素子17が同時にオフになり、第2スイッチング素子13と第3スイッチング素子15が同時にオンになる期間を有する動作を行うように制御してもよいし、この逆の動作を行うように制御してもよい。ここで、以下の説明で、スイッチング素子のオン動作と記載した場合は、第1スイッチング素子11と第4スイッチング素子17がオンとなり、第2スイッチング素子13と第3スイッチング素子15がオフとなる動作であると定義する。従って、時比率Dは、オンオフ周期Tにおける第1スイッチング素子11と第4スイッチング素子17がオンになる期間の割合となる。なお、スイッチング素子のオン動作における定義は上記と逆であってもよい。すなわち、第1スイッチング素子11と第4スイッチング素子17がオフとなり、第2スイッチング素子13と第3スイッチング素子15がオンとなる動作をスイッチング素子のオン動作と定義してもよい。次に、このような電源装置の動作について、図2を用いて説明する。制御回路19はメモリに記憶された図示しないメインルーチンから、オンオフ周期Tの最初のタイミングで図2のフローチャートに示すサブルーチンを実行する。図2のサブルーチンが実行されると、制御回路19は、出力電圧Voを読み込むステップ番号S11。次に、制御回路19は、出力電圧Voを所定電圧Vosとするための時比率Dを計算するS13。ここで、所定電圧Vosは負荷の仕様等によって決定される電圧値で、予めメモリに記憶してある。次に、制御回路19はS13で求めた時比率Dと時比率閾値Dsとを比較するS15。ここで、時比率閾値Dsは後述するスイッチング素子のオン動作を停止しても、出力電圧Voに発生する電圧リップルが負荷の動作にほとんど影響を与えない時比率Dのことで、予めメモリに記憶してある。ここでは、時比率閾値Dsを50とした。もし、時比率Dが時比率閾値Ds以上であればS15のNo、スイッチング素子のオン動作を停止してしまうと、出力電圧Voの電圧リップルが大きくなり、負荷の動作に影響を与える可能性があるので、制御回路19はスイッチング素子のオン動作を停止しない。そして、後述するS27の動作を行う。一方、時比率Dが時比率閾値Dsより小さければS15のYes、制御回路19はメモリに定義した変数であるオン回数Cの値を1だけ加算するS17。ここで、S17に示すように、C=C1と記載した場合は、右辺の値を左辺の変数に代入するものと定義する。また、オン回数Cは制御回路19がスイッチング素子をオンにした回数であり、時比率Dが時比率閾値Dsより小さい場合に、初期値0からスイッチング素子がオンになるごとに、S17でオン回数Cが1ずつ大きくなる。次に、制御回路19は、オン回数Cと所定オン回数Nとを比較するS21。ここで、所定オン回数Nとは、オン回数Cが何回ごとにスイッチング素子のオン動作を停止するかを決める値であり、予めメモリに記憶してある。ここで、所定オン回数Nは、大きすぎるとスイッチング素子のオン動作の停止がなかなか行われなくなるので、スイッチング損失の低減効果が小さくなる。一方、所定オン回数Nが小さすぎると、スイッチング素子のオン動作の停止頻度が高まり、フィルタ回路37の性能にもよるが、出力電圧Voの電圧リップルが大きくなる傾向となる。そこで、所定オン回数は、スイッチング損失に対する効果と、フィルタ回路37の性能、負荷の耐電圧リップル性を考慮して適宜最適な値に決定すればよい。本実施の形態1では、所定オン回数Nを30回とした。従って、もしオン回数Cが所定オン回数N以下であればS21のNo、オン回数Cは、まだスイッチング素子のオン動作を停止する回数に至っていない。従って、後述するS27の動作を行う。一方、オン回数Cが所定オン回数Nより大きくなればS21のYes、オン回数Cが、スイッチング素子のオン動作を停止する回数に至ったことになる。そこで、制御回路19は、オン回数Cに初期値の0を代入するS23。そして、制御回路19は、スイッチング信号の出力を停止するS25。具体的には、制御回路19は、スイッチング信号の出力許可フラグメモリ上の1変数を0にする。これにより、制御回路19は、メインルーチンにスイッチング素子のオン動作を停止させることができる。その後、図2のサブルーチンを終了してメインルーチンに戻る。ここで、S15でNoの場合、またはS21でNoの場合は、制御回路19はスイッチング信号の出力を許可するS27。具体的には、制御回路19は、スイッチング信号の出力許可フラグを1にする。これにより、制御回路19は、メインルーチンにスイッチング素子のオン動作を行わせることができる。その後、図2のサブルーチンを終了してメインルーチンに戻る。メインルーチンは、出力許可フラグの内容を判断し、出力許可フラグが1であれば、図2のS13で求められた時比率Dとオンオフ周期Tの積で求められる期間、スイッチング素子のオン動作を行う。一方、出力許可フラグが0であれば、オンオフ周期Tの間、スイッチング素子のオン動作を行わない。このような動作により、スイッチング素子のオンオフ動作がオンオフ周期Tの間、停止するので、その間のスイッチング損失が発生せず、電源装置の効率が向上する。スイッチング素子のオン動作が停止すると、その周期において出力電圧Voを所定電圧Vosに制御する動作が行われない。その結果、出力電圧Voは低下する。その後、次のオンオフ周期Tの最初のタイミングで図2のサブルーチンが実行されると、出力電圧Voが所定電圧Vosに比べ差が大きくなっているので、図2のS13で時比率Dが大きくなるように計算される。この詳細について、図3のスイッチング信号の波形図の例を用いて説明する。まず、図2のS21の時点でオン回数Cが29、30の場合、図3に示すように、時比率Dが時比率閾値Ds=50より小さい状態で、出力電圧Voが所定電圧Vosとなり安定しているとする。次に、オン回数Cが31になると、所定オン回数N=30より大きくなるので、制御回路19はスイッチング信号の出力を停止する。従って、オン回数Cが31の時は、オンオフ周期Tに対するオン期間が0となり、図3に示すようにスイッチング信号はオフのままとなる。ここで、オン回数Cは図2のS23で初期値0になっているので、次の周期ではS21の時点でオン回数Cは0となる。そして、この段階では、出力電圧Voが所定電圧Vosに比べ差が大きくなっているので、図3に示すように、時比率Dが大きくなり、オンオフ周期Tに対するオン期間が長くなる。これにより、DC/DCコンバータ21は出力電圧Voが所定電圧Vosに近づくように制御される。そして、この時の時比率Dは時比率閾値Dsより大きいので、オン回数Cの値は0のままとなる。次の周期になると、出力電圧Voは所定電圧Vosに比べ差が縮まっているものの、まだ十分に安定していない。そこで、制御回路19は、さらに出力電圧Voが所定電圧Vosに近づくように時比率Dを計算する。その結果、図3に示すように、オンオフ周期Tに対するオン期間は上記より短くなるものの、安定時に比べればまだ長い。従って、この時も時比率Dは時比率閾値Dsより大きくなる。その結果、DC/DCコンバータ21は出力電圧Voが所定電圧Vosにさらに近づくように制御され、オン回数Cの値は0のままとなる。さらに次の周期になると、ようやく出力電圧Voは所定電圧Vosに近づく。従って、時比率Dはオン回数Cの値が29や30の時とほぼ同じになる。これにより、出力電圧Voは所定電圧Vosに制御され安定化する。そして、時比率Dは時比率閾値Dsより小さくなるので、この時点からオン回数Cの値が1だけ加算される。以後、同様の動作を繰り返すことにより、制御回路19は、オン回数Cの値が所定オン回数Nより大きくなるごとに、スイッチング信号の出力を停止し、スイッチング損失を低減する。そして、制御回路19は、スイッチング信号の出力を停止したことにより変動した出力電圧Voが所定電圧Vosになるように制御することで、電圧リップルをできるだけ小さくする。以上の構成、動作により、時比率Dが時比率閾値Dsより小さければ、スイッチング素子のオン回数Cが所定オン回数Nに至るごとに、スイッチング素子のオン動作を停止するので、その間のスイッチング素子による損失を低減することが可能な電源装置を実現できる。なお、本実施の形態1で述べた時比率閾値Dsや所定オン回数の値は一例であり、電源装置として要求される仕様等に応じて適宜決定すればよい。また、本実施の形態1では、DC/DCコンバータ21にトランス33を用いた絶縁型について説明したが、これは図7に示す非絶縁型に適用してもよい。これによっても同等の効果が得られる。また、本実施の形態1の構成は、電圧リップルを許容できる範囲で、あえて発生させることによりスイッチング素子の損失低減を図っているので、負荷として電圧リップルの許容範囲が広いものに対する低損失な電源装置として適する。また、負荷に蓄電装置や商用系統電源が接続される用途であれば、これらが大容量のフィルタの役割を果たすので、電圧リップルがほとんど影響しない構成とすることができる。従って、本実施の形態1の電源装置は、例えば蓄電装置や商用系統電源と接続するパワーコンディショナに内蔵される用途に好適である。実施の形態2図4は、本発明の実施の形態2における電源装置の基本動作を示すフローチャートである。本実施の形態2における電源装置の構成は、図1と同じであるので、詳細な説明を省略する。本実施の形態2における特徴となる動作は、次の通りである。制御回路19は、時比率Dが時比率閾値Dsより小さい状態が継続するほど所定オン回数Nを小さくし、時比率Dが時比率閾値Ds以上の状態が継続するほど所定オン回数Nを大きくするようにした点である。これにより、負荷の状況が変わっても、それに応じて所定オン回数Nが変化するので、負荷の状況に合わせたスイッチング素子の損失低減制御が可能になるという効果が得られる。以下、より具体的に本実施の形態2の動作について説明する。図4は、オンオフ周期の最初のタイミングでメインルーチンから実行されるサブルーチンである。なお、図4において、図2と同じ動作には同じステップ番号を付して、詳細な説明を省略する。図4のサブルーチンが実行されると、制御回路19は、S11からS21までの動作を行う。なお、S15でNoの場合は、後述するS59以降の動作を行う。S21でオン回数Cが所定オン回数N以下であればS21のNo、S27の動作を行う。この動作は図2のS27と同じである。一方、S21でオン回数Cが所定オン回数Nより大きければS21のYes、制御回路19は、まずオン回数Cに初期値の0を代入する。この動作は図2のS23と同じである。加えて、本実施の形態2では、制御回路19はメモリ上の変数iの値を1だけ加算する以上、S50。ここで、変数iについて説明する。変数iはS21でYesとなった回数をカウントするものである。ここで、S21でYesの場合は、その後、S25でスイッチング信号の出力停止を行うので、換言すれば、変数iはスイッチング信号の出力停止を行った回数を示す。次に、制御回路19は、変数iと所定停止回数Mとを比較するS51。ここで、所定停止回数Mについて説明する。本実施の形態2では、上記したように、制御回路19は、時比率Dが時比率閾値Dsより小さい状態が継続するほど所定オン回数Nを小さくする。この、時比率Dが時比率閾値Dsより小さい状態が継続すると、制御回路19はスイッチング信号の出力停止を行うので、制御回路19は、スイッチング信号の出力停止を行った回数、すなわち変数iの値により、どれだけ時比率Dが時比率閾値Dsより小さい状態が継続したかを知ることができる。そして、所定停止回数Mは定数であるので、制御回路19は、変数iと所定停止回数Mを比較することで、時比率Dが時比率閾値Dsより小さい状態の継続有無を判断している。具体的には、所定停止回数Mを10回としているので、制御回路19は、変数iスイッチング信号の出力停止を行った回数が10回を超えれば、時比率Dが時比率閾値Dsより小さい状態が継続していると判断している。この所定停止回数Mはメモリに記憶されている。なお、所定停止回数Mは10回に限定されるものではなく、10回よりも大きくても小さくてもよい。但し、所定停止回数Mが大きすぎると、負荷変動に応じた所定オン回数Nの変化における追従性が悪くなる。また、所定停止回数Mが小さすぎる場合、時比率Dが時比率閾値Dsより小さい状態が少しでも続くと、所定オン回数Nが小さくなっていくので、スイッチング信号の出力停止頻度が上がり、電圧リップルの影響が大きくなる。従って、負荷の仕様に応じて、適宜、所定停止回数Mを決定すればよい。ここで、S51に戻り、もし変数iが所定停止回数M以下であればS51のNo、所定オン回数Nを変化させる状態には至っていないので、制御回路19はS25の動作、すなわちスイッチング信号の出力停止を行う。この動作は図2のS25と同じである。一方、変数iが所定停止回数Mより大きければS51のYes、制御回路19は変数iに0を代入してクリアするとともに、時比率Dが時比率閾値Dsより小さい状態が継続したと判断したので、所定オン回数Nの値を1だけ減算するS53。これにより、負荷の状態により時比率Dが時比率閾値Dsより小さくなり続けると、制御回路19は所定オン回数Nを小さくすることで、スイッチング信号の出力停止を行う頻度を上げることができ、その分のスイッチング損失を低減することが可能となる。次に、制御回路19は、所定オン回数Nと下限所定オン回数Rとを比較するS55。ここで、下限所定オン回数Rとは、これ以上所定オン回数Nを小さくすると、スイッチング信号の出力停止頻度が多くなりすぎ、負荷への電圧リップルの影響が大きくなる所定オン回数のことである。ここでは、下限所定オン回数Rを5回とした。なお、下限所定オン回数Rは5回に限定されるものではなく、負荷の許容する電圧リップルの大きさ等により、適宜決定すればよい。もし、所定オン回数Nが下限所定オン回数R以上であればS55のNo、S53で求めた所定オン回数Nでの制御が可能なので、制御回路19は、上記したS25の動作を行う。一方、所定オン回数Nが下限所定オン回数Rより小さければS55のYes、S53で求めた所定オン回数Nが小さくなりすぎた状態であるので、制御回路19は、所定オン回数Nに下限所定オン回数Rを代入するS57。これにより、所定オン回数Nは下限所定オン回数Rより小さくなることがなくなる。その後、上記したS25の動作を行って、図4のサブルーチンを終了し、メインルーチンに戻る。ここで、S15に戻り、時比率Dが時比率閾値Ds以上であればS15のNo、制御回路19はスイッチング信号を出力し続けるが、その前に、まずメモリ上の変数jを1だけ加算するS59。ここで、変数jは時比率Dが時比率閾値Ds以上となった回数をカウントするものである。次に、制御回路19は、変数jと、時比率大の所定回数Pとを比較するS61。ここで、時比率大の所定回数Pとは、所定オン回数Nを変更するための、S15でNoであった回数変数jのことであり、ここでは、時比率大の所定回数Pを10回とした。従って、制御回路19は、変数jが時比率大の所定回数P10回を超えるごとに、時比率Dが時比率閾値Ds以上の状態が継続したと判断し、所定オン回数Nが大きくなるように変更する。なお、時比率大の所定回数Pは10回に限定されるものではない。但し、時比率大の所定回数Pが大きいと、所定オン回数Nがなかなか大きくならず、スイッチング信号の出力停止頻度が高いままとなる。その結果、負荷変動の追従性が悪くなり電圧リップルが発生しやすくなる。一方、時比率大の所定回数Pが小さい場合、S15でNoの状態が継続すると、所定オン回数Nがすぐに大きくなる。従って、スイッチング信号の出力停止頻度が低下し、スイッチング損失の低減が不十分となる可能性がある。ゆえに、時比率大の所定回数Pは、負荷の仕様とスイッチング損失低減効果を考慮して適宜決定すればよい。もし、変数jが時比率大の所定回数P以下であればS61のNo、制御回路19は、スイッチング信号の出力許可を行うS27。この動作は図2のS27と同じである。これにより、DC/DCコンバータ21は通常のスイッチング動作を行う。一方、変数jが時比率大の所定回数Pより大きければS61のYes、制御回路19は、変数jに0を代入してクリアするとともに、時比率Dが時比率閾値Ds以上の状態が継続したと判断したので、所定オン回数Nの値を1だけ加算するS63。これにより、負荷の状態により時比率Dが時比率閾値Ds以上になり続けると、制御回路19は所定オン回数Nを大きくすることで、所定オン回数Nを初期値ここでは実施の形態1と同様に30回としたに近づけることができ、電圧リップルの低減が可能となる。次に、制御回路19は、所定オン回数Nと上限所定オン回数Qとを比較するS65。ここで、上限所定オン回数Qとは、所定オン回数Nの初期値30回のことである。なお、上限所定オン回数Qは所定オン回数Nの初期値に限定されるものでも、30回に限定されるものでもない。但し、上限所定オン回数Qが小さいと、スイッチング信号の出力停止頻度が増えるので電圧リップルが大きくなる傾向となり、上限所定オン回数Qが大きいと、スイッチング信号の出力停止頻度が減るのでスイッチング損失の低減が不十分となる可能性がある。従って、上限所定オン回数Qは、負荷の許容する電圧リップルの大きさや、スイッチング損失低減効果を考慮して、適宜決定すればよい。もし、所定オン回数Nが上限所定オン回数Q以下であればS65のNo、S63で求めた所定オン回数Nでの制御が可能なので、制御回路19は、上記したS27の動作を行う。一方、所定オン回数Nが上限所定オン回数Qより大きければS65のYes、S63で求めた所定オン回数Nが大きくなりすぎた状態であるので、制御回路19は、所定オン回数Nに上限所定オン回数Qを代入するS67。これにより、所定オン回数Nは上限所定オン回数Qより大きくなることがなくなる。その後、上記したS27の動作を行って、図4のサブルーチンを終了し、メインルーチンに戻る。以上の構成、動作により、負荷の状況により、制御回路19は、時比率Dが時比率閾値Dsより小さい状態が継続するほど、所定オン回数Nを小さくしてスイッチング損失を低減し、時比率Dが時比率閾値Ds以上の状態が継続するほど、所定オン回数Nを大きくして電圧リップルを低減する動作を行う。従って、負荷の状況に合わせて、電圧リップルを低減しつつ、スイッチング素子の損失低減制御が可能になるという効果が得られる。実施の形態3図5は、本発明の実施の形態3における電源装置のブロック回路図である。図6は、本発明の実施の形態3における電源装置の他のブロック回路図である。なお、図5、図6において、太線は電力系配線を、細線は信号系配線を、それぞれ示す。本実施の形態3における特徴となる構成、動作は、直列、または並列に接続された複数のDC/DCコンバータを備え、制御回路19は、それぞれのDC/DCコンバータにおけるスイッチング素子のオン動作が同時に停止しないように制御する点である。これにより、複数のDC/DCコンバータが同時にオン動作を停止することによる電圧リップルの増大を抑制することができ、かつスイッチング素子の損失低減制御が可能になるという効果が得られる。以下、より具体的に本実施の形態3の構成、動作について説明する。図5において、電源装置40は、複数のDC/DCコンバータ、すなわち、第1DC/DCコンバータ41と、第2DC/DCコンバータ43を内蔵する。第1DC/DCコンバータ41と第2DC/DCコンバータ43の内部回路構成は、それぞれ図1と同じであるので、その詳細な説明を省略する。電源装置40において、電源装置正極入力端子45は、電力系配線で、第1DC/DCコンバータ41と第2DC/DCコンバータ43の正極入力端子に、それぞれ電気的に接続される。同様に、電源装置負極入力端子47は、電力系配線で、第1DC/DCコンバータ41と第2DC/DCコンバータ43の負極入力端子に、それぞれ電気的に接続される。なお、電源装置40の外部には、電源装置正極入力端子45と電源装置負極入力端子47を介して直流電圧源図示せずが接続される。第1DC/DCコンバータ41と、第2DC/DCコンバータ43の二次側出力は直列接続される。すなわち、第2DC/DCコンバータ43の二次側出力の正極と第1DC/DCコンバータ41の二次側出力の負極が電力系配線で電気的に接続される。そして、第1DC/DCコンバータ41の二次側出力の正極が電源装置正極出力端子49と電力系配線で電気的に接続されるとともに、第2DC/DCコンバータ43の二次側出力の負極が電源装置負極出力端子51と電力系配線で電気的に接続される。従って、電源装置40から出力される電圧は、第1DC/DCコンバータ41の二次側出力電圧と、第2DC/DCコンバータ43の二次側出力との合計電圧となる。なお、電源装置正極出力端子49と電源装置負極出力端子51との間には、平滑コンデンサ53が電気的に接続される。また、電源装置正極出力端子49と電源装置負極出力端子51には外部の負荷図示せずが電気的に接続される。第1DC/DCコンバータ41と第2DC/DCコンバータ43には、それぞれ制御回路が内蔵されるが、両者の制御回路間は信号系配線で接続される。そして、相互の動作状況を制御信号contにより送受信する相互通信機能を備える。次に、このような電源装置40の動作について説明する。第1DC/DCコンバータ41と第2DC/DCコンバータ43の制御回路は、相互に制御信号contを送受信することにより、電源装置正極入力端子45と電源装置負極入力端子47との間の入力電圧を、電源装置正極出力端子49と電源装置負極出力端子51との間の所定出力電圧となるように制御する。ここで、第1DC/DCコンバータ41と第2DC/DCコンバータ43は直列接続されているので、その合計電圧が所定出力電圧になるように、制御回路間で制御信号contを送受信することにより制御される。このような基本動作において、各制御回路は、実施の形態1、2で説明した図2、図4のいずれかの動作に基いて、スイッチング素子のオン動作を停止する。この際、各制御回路が独立してスイッチング素子のオン動作を停止すると、タイミングによっては、第1DC/DCコンバータ41と第2DC/DCコンバータ43の両方が同時にオン動作を停止する可能性がある。両方のオン動作が停止すると、電圧リップルが大きくなり、負荷に対する電圧の安定性が低下する。そこで、本実施の形態3では、オン動作の停止状況を制御回路間で制御信号contにより送受信する。そして、もし、両方のオン動作が停止する状況であれば、優先順位の高い制御回路が内蔵されたDC/DCコンバータ、例えば第1DC/DCコンバータ41がスイッチング素子のオン動作を停止し、優先順位の低い制御回路が内蔵された第2DC/DCコンバータ43はスイッチング素子のオン動作を継続する。そして、第2DC/DCコンバータ43は、次の周期でスイッチング素子のオン動作を停止する。これらの結果、一方のDC/DCコンバータのオン動作のみが停止するので、電圧リップルを低減することができる。さらに、タイミングがずれた状態で、第1DC/DCコンバータ41、第2DC/DCコンバータ43ともスイッチング素子のオン動作を停止するので、それによるスイッチング損失の低減を図ることができる。なお、上記の動作では、第1DC/DCコンバータ41と第2DC/DCコンバータ43における両方のオン動作が停止する状況であれば、第1DC/DCコンバータ41がオン動作を停止した次の周期で第2DC/DCコンバータ43のオン動作を停止しているが、このような動作に限定されるものではなく、第1DC/DCコンバータ41のオン動作停止と同時でなければ、第2DC/DCコンバータ43はいつオン動作を停止してもよい。また、上記した第1DC/DCコンバータ41と第2DC/DCコンバータ43の制御回路における優先順位は、逆であってもよい。次に、第1DC/DCコンバータ41と第2DC/DCコンバータ43が並列接続された場合について説明する。この場合のブロック回路図を図6に示す。なお、図6において、図5と同じ構成要素には同じ符号を付して詳細な説明を省略する。すなわち、図6の電源装置40における特徴となる構成は、第1DC/DCコンバータ41と第2DC/DCコンバータ43の二次側出力の接続方法である。図6に示すように、第1DC/DCコンバータ41と第2DC/DCコンバータ43の二次側出力の正極同士は電力系配線で電気的に接続され、その接続点は電源装置正極出力端子49と電気的に接続される。同様に、第1DC/DCコンバータ41と第2DC/DCコンバータ43の二次側出力の負極同士は電力系配線で電気的に接続され、その接続点は電源装置負極出力端子51と電気的に接続される。従って、第1DC/DCコンバータ41と第2DC/DCコンバータ43は並列接続される構成となる。その他の構成は図5と同じである。このような構成であっても、スイッチング素子のオン動作の停止時には、各制御回路は図5と同様の制御、すなわち、スイッチング素子のオン動作が同時に停止しないような制御を行なう。その結果、図5の構成と同様に、電圧リップルの増大を抑制することができ、かつスイッチング素子の損失低減制御が可能になる。以上の構成、動作により、第1DC/DCコンバータ41と第2DC/DCコンバータ43が同時にオン動作を停止することによる電圧リップルの増大を抑制することができ、かつスイッチング素子の損失低減制御が可能になる電源装置40を実現できる。なお、本実施の形態3では、第1DC/DCコンバータ41と第2DC/DCコンバータ43のそれぞれに制御回路を内蔵する構成としたが、これは制御回路を1つに集約する構成としてもよい。この場合は、相互通信機能が不要となるので制御回路が簡易な構成になるとともに、通信結果に応じた制御も不要となるので、その分、制御ソフトウエアも簡易化できる。また、本実施の形態3では、2つのDC/DCコンバータを用いた構成について説明したが、それに限定されるものではなく、3つ以上のDC/DCコンバータからなる構成に適用してもよい。この場合も、スイッチング素子のオン動作が任意の2つ以上のDC/DCコンバータで同時に停止しないように制御することで、電圧リップルの抑制とスイッチング素子の損失低減制御が可能となる。