データを記憶する不揮発メモリと、前記不揮発メモリへのデータの退避を制御する制御プロセッサと、外部電源の障害時に当該計算機に電力を供給するバッテリと、を備えた計算機であって、前記制御プロセッサは、前記バッテリに蓄えられた充電量を確認し、確認された前記充電量に基づいて、外部電源の障害時に前記バッテリによって前記不揮発メモリに退避可能なデータ量を算出し、前記不揮発メモリに退避すべきデータのうち、前記退避可能なデータ量を除いたデータ量のデータを、予め前記不揮発メモリに退避することを特徴とする計算機。前記制御プロセッサは、当該計算機が備えるトランスレーションルックアサイドバッファTLBのダーティビットを用いて、前記不揮発メモリに退避すべきデータのデータ量を算出することを特徴とする請求項1に記載の計算機。当該計算機を制御するプロセッサと、前記不揮発メモリに退避すべきデータを記憶する揮発メモリと、を備え、前記制御プロセッサは、前記プロセッサによって発行された前記揮発メモリへの書込み命令に基づいて、前記揮発メモリから前記不揮発メモリに退避すべきデータのデータ量を算出することを特徴とする請求項1に記載の計算機。前記バッテリはコンデンサであることを特徴とする請求項1に記載の計算機。前記バッテリは、前記制御プロセッサ及び前記不揮発メモリと同一のシャーシ内に格納されることを特徴とする請求項1に記載の計算機。前記退避すべきデータに含まれるデータ毎に優先度が設定され、前記制御プロセッサは、前記優先度の高いデータの順に前記不揮発メモリに退避することを特徴とする請求項1に記載の計算機。前記優先度は、当該データを使用するアプリケーションプログラム毎に付与される重要度に応じて設定されることを特徴とする請求項6に記載の計算機。前記優先度は、当該データを使用するアプリケーションプログラム毎の使用頻度に応じて設定されることを特徴とする請求項6に記載の計算機。データを記憶する不揮発メモリと、前記不揮発メモリへのデータの退避を制御する制御プロセッサと、外部電源の障害時に当該計算機に電力を供給するバッテリと、を備えた計算機におけるデータ退避方法であって、前記制御プロセッサが、前記バッテリに蓄えられた充電量を確認する手順と、確認された前記充電量に基づいて、外部電源の障害時に前記バッテリによって前記不揮発メモリに退避可能なデータ量を算出する手順と、前記不揮発メモリに退避すべきデータのうち、前記退避可能なデータ量を除いたデータ量のデータを、予め前記不揮発メモリに退避する手順と、を含むことを特徴とするデータ退避方法。しかしながら、従来のUPSを用いたシステムでは、UPSに用いられるバッテリのコストや設置コストが高くなる問題があった。また、自家発電装置を備えない場合や、電力供給が長時間停止することが想定される場合において、安全にシステムを停止できない場合があった。本発明は、上述した課題を考慮したものであって、低コストに且つ安全にシステムを停止できる計算機を提供することを目的とする。上記課題を解決するために、例えば特許請求の範囲に記載の構成を採用する。本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、データを記憶する不揮発メモリと、前記不揮発メモリへのデータの退避を制御する制御プロセッサと、外部電源の障害時に当該計算機に電力を供給するバッテリと、を備えた計算機であって、前記制御プロセッサは、前記バッテリに蓄えられた充電量を確認し、確認された前記充電量に基づいて、外部電源の障害時に前記バッテリによって前記不揮発メモリに退避可能なデータ量を算出し、前記不揮発メモリに退避すべきデータのうち、前記退避可能なデータ量を除いたデータ量のデータを、予め前記不揮発メモリに退避することを特徴とする。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、低コストに且つ安全にシステムを停止することができる。以下、本発明の実施の形態について図面を参照して説明する。なお、実施の形態を説明するための全図において、同一の構成要素には原則として同一の符号を付し、重複する説明は省略する。図1は、本発明の実施形態の情報処理装置計算機1の構成の一例を示す図である。情報処理装置1は、マザーボード100及び電源装置170を同一のシャーシ10上に備える。マザーボード100には、CPUCentralProcessingUnit110、PCPeripheralController120、HDDHardDiskDrive130、DRAMDynamicRandomAccessMemory140、制御用プロセッサ150及び不揮発メモリ160等が搭載される。CPU110は、不図示のレジスタやキャッシュメモリを備えた演算処理装置である。PC120は、周辺機器図1ではHDD130との通信制御を実行する制御装置である。HDD130は、各種情報を記録する不揮発性の記憶装置である。DRAM140は、揮発性の記憶装置である。制御プロセッサ150は、本発明の実施形態のデータ退避処理及びデータ復旧処理を実行する演算処理装置である。不揮発メモリ160は、フラッシュメモリFlashMomory等の不揮発性の記憶装置である。なお、以下、HDD130及び不揮発メモリ160を総称する場合、不揮発性の記憶装置という。また、CPU110のレジスタやキャッシュメモリ及びDRAM140を総称する場合、揮発性の記憶装置という。電源装置170は、後述するバッテリ250図2参照を搭載し、外部電源180からの電力供給が遮断された場合、すなわち停電時において、マザーボード100に電力を供給する。この電源装置170については、図2を用いて詳細に後述する。外部電源180は、電源装置170を介してマザーボード100に給電する外部の電源である。図2は、本発明の実施形態の電源装置170の構成の一例を示す図である。電源装置170は、電源制御用プロセッサ200、AC/DCコンバータ210、211、212、スイッチ220、221、A/Dコンバータ230、キャパシタ240、バッテリ250、DC/DCコンバータ260、ダイオード270、271及び配線等を備える。電源制御プロセッサ200は、電源装置170の全体を制御する。具体的には、AC/DCコンバータ210の動作、スイッチ220、221のオンオフの切替え、DC/DCコンバータ260のオンオフの切替え及びキャパシタ240又はバッテリ250の充電状態をA/Dコンバータ230の出力信号に基づいて確認する動作等を実行する。AC/DCコンバータ210~212は、外部電源180から入力された交流電力を直流電力に変換する。スイッチ220、221は、電流のオンオフを切り替える。例えばスイッチ220がオンである場合、AC/DCコンバータ211から出力される直流電力はキャパシタ240に入力される。すなわちキャパシタ240は充電される。A/Dコンバータ230は、アナログ量で示される電圧値をデジタル量で示される電圧値に変換する。キャパシタ240は、瞬停対応の小容量のコンデンサである。バッテリ250は、小容量の蓄電池又はキャパシタ240よりも大容量のコンデンサである。DC/DCコンバータ260は、入力された直流電力を電圧の異なる直流電力に変換する。ダイオード270、271は、整流作用電流を一定方向にしか流さない作用を持つ電子素子である。通常運転時、電源装置170には外部電源180からの交流電力が供給される。供給された交流電力は、AC/DCコンバータ210で直流電力に変換された後、ダイオード270を介してマザーボード100に給電される。また、AC/DCコンバータ211で直流電力に変換された後、スイッチ220を通ってキャパシタ240に給電される。さらに、AC/DCコンバータ212で直流電力に変換された後、スイッチ221を通ってバッテリ250に給電される。ここで、外部電源180からの電力供給が瞬停瞬断、すなわち数マイクロ秒程度断たれた場合には、キャパシタ240に蓄えられた電力がマザーボード100に給電される。一方、外部電源180からの電力供給が数マイクロ秒を超える停電が発生した場合、電源制御プロセッサ200は、A/Dコンバータ230の出力値具体的には、A/Dコンバータ230に入力されたAC/DCコンバータ211の出力電圧値に基づいて停電の発生を確認する。その後、停電が発生した旨を制御プロセッサ150に通知する。加えて、DC/DCコンバータ260を起動する。これにより、バッテリ250に蓄えられた電力がダイオード271を介してマザーボード100に給電される。また電源制御プロセッサ200は、A/Dコンバータ230の出力値具体的には、A/Dコンバータ230に入力されたキャパシタ240やバッテリ250の出力電圧、温度情報及び充放電電流の情報等に基づいて、キャパシタ240やバッテリ250の充電状況や故障状態を判定する。その後、キャパシタ240やバッテリ250の充電状況や故障状態を制御プロセッサ150に通知する。なお、制御プロセッサ150内の記憶領域にデータを書き込むことによって通知してもよいし、制御プロセッサ150が読み込むことが可能な外部記憶領域にデータを書き込むことによって通知してもよい。図3は、本発明の実施形態の転送可能データ情報テーブル300の一例を示す図である。転送可能データ情報テーブル300では、バッテリ250の充電量充電残量と、このバッテリ250の充電量を用いて不揮発メモリ160へ転送可能なデータ量との対応関係を示す情報が格納される。この転送可能データ情報テーブル300は、予め生成され、不揮発メモリ160図1参照に格納される。図3に示す例では、バッテリ250の充電量単位:ワットと、DRAM140から不揮発メモリ160へ転送可能なデータ量単位:メガバイトと、CPU110厳密には、CPU110内のレジスタやキャッシュメモリから不揮発メモリ160へ転送可能なデータ量単位:メガバイトとが対応付けられている。なお、CPU110から不揮発メモリ160へ転送可能なデータ量は、CPU110内のレジスタやキャッシュメモリの種類、転送方法毎に異なっていてもよい。また、転送可能データ情報テーブル300には、図3に示す各具体値に代えて、計算式のパラメータ値が格納されてもよい。例えば図3に示す例では、バッテリ250の充電量をXとする場合、DRAM140から不揮発メモリ160へ転送可能なデータ量は5X500で示される。同様に、CPU110から不揮発メモリ160へ転送可能なデータ量は25X2500で示される。そのため、これらの各計算式のパラメータ値を格納してもよい。この場合には、制御プロセッサ150は、格納されたパラメータ値を用いた計算式とバッテリ250の充電量とに基づいて、不揮発メモリ160へ転送可能なデータ量を算出する。図4は、本発明の実施形態のバッテリ250の充電量に応じたデータの退避動作を示すフローチャートである。ここでは、情報処理装置1が通常運転時非停電時に、バッテリ250の充電量残量に応じて、データを不揮発メモリ160に予め退避させる動作について説明する。まずステップ410において、電源制御プロセッサ200は、バッテリ250の充電量を確認するS410。バッテリ250の充電量は、A/Dコンバータ230の出力値具体的には、A/Dコンバータ230に入力されるバッテリ250の出力電圧、温度情報及び充放電電流の情報等と、バッテリ250の特性データとを比較することによって求められる。その後、求められたバッテリ250の充電量の情報を制御プロセッサ150に通知する。なお、電源制御プロセッサ200は、バッテリ250の充電量を定期的に確認する。次にステップ420において、制御プロセッサ150は、ステップ410で求められたバッテリ250の残量と、転送可能データ情報テーブル300図3参照とに基づいて、停電時にバッテリ250によって不揮発メモリ160へ転送可能退避可能なデータ量を求めるS420。その後ステップ430において、制御プロセッサ150は、バックアップデータと、現状データとの差分データのデータ量を求めるS430。バックアップデータとは、直近に揮発性の記憶装置から不揮発性の記憶装置へバックアップ退避されたデータである。現状データとは、揮発性の記憶装置に現に格納されているデータである。すなわち差分データとは、バックアップデータに対して更新されたデータ以下、更新データという。であり、又は不揮発性の記憶装置に退避すべきデータであると言い換えることができる。なお、制御プロセッサ150は、CPU110内のTLBTranslationLookasideBufferのダーティビットを確認することによって、更新データのデータ量を求めてもよい。ここでTLBとは、CPU110内のキャッシュであって、CPU110がプログラムの実行時に利用する仮想アドレスと、DRAM140上の物理アドレスとの対応関係を示すマッピング情報を、例えばページ又はブロックと呼ばれるサイズ単位で管理する変換テーブルである。このTLBは、情報処理装置1に搭載されたOSOperatingSystemによって管理され、DRAM140上のページテーブルによって管理されるマッピング情報の一部を保持している。またTLBは、各ページ内のデータが書き換えられたか否かを示すダーティビットダーティフラグを管理する。そのため、所定のページに対応するダーティビットがダーティである1が設定されている場合、当該所定のページに対応する仮想アドレスのデータCPU110内のキャッシュメモリ上のデータが書き換えられている。一方、当該所定のページに対応する物理アドレスのデータDRAM140上のデータは書き換えられてない。すなわち当該所定のページに対応する仮想アドレスのデータと、物理アドレスのデータとが上記の更新データとなる。なお、ステップ430において、制御プロセッサ150は、CPU110によって発行されたDRAM140への書込み命令に基づいて、書込み対象のアドレス及び書込みデータのサイズを取得し、上記の更新データのデータ量を求めてもよい。また、ステップ430において、制御プロセッサ150は、更新データ情報テーブル500図5を用いて後述にエントリを追加し、更新データのアドレス、データサイズ、優先度及び更新時刻を、それぞれ更新アドレスバックアップ元のアドレス501、データサイズ503、優先度506及び更新時刻507に書き込む。各属性の詳細については図5を用いて後述する。その後ステップ440において、制御プロセッサ150は、ステップ430で求められた差分データ更新データのデータ量と、ステップ420で求められた停電時に転送可能なデータ量とを比較するS440。差分データのデータ量が停電時に転送可能なデータ量よりも小さい場合S440でNo、停電時においても差分データを退避可能であり、予め退避させる必要がない。そのため、処理を終了する。一方、差分データのデータ量が停電時に転送可能なデータ量よりも大きい場合S440でYes、制御プロセッサ150は、差分データのデータ量が停電時に転送可能なデータ量よりも小さくなるように、予め不揮発性の記憶装置にデータを退避させるS450。例えば差分データのデータ量が3000MBであって、停電時に転送可能なデータ量が1000MBである場合、差分データ3000MBのうち、1000MBを除いた差し引いた2000MBのデータを予め不揮発性の記憶装置に退避させる。これにより、停電時において残りの1000MBの差分データを確実に退避させることができる。その後、処理を終了する。なお、ステップ450では、制御プロセッサ150は、差分データに設定されている優先度506図5参照を参照し、優先度506の高いデータの順に退避させてもよい。また、制御プロセッサ150は、ステップ450においてデータを退避させる際、退避先のアドレスを、更新データ情報テーブル500図5参照中の当該データに対応するバックアップ先アドレス502に書き込む。また、退避が完了した旨を示す退避完了フラグを、退避フラグ504又は505に書き込む。すなわち退避先がHDD130である場合には退避フラグ505に1を設定する。一方、退避先が不揮発メモリ160である場合には退避フラグ504に1を設定する。以上に示すように、情報処理装置1が通常運転時に、制御プロセッサ150が、バッテリ250の充電量に応じて、不揮発メモリ160に予め更新データを退避させる。なお、CPU110ではなく制御プロセッサ150が一連の処理を実行することにより、CPU110の処理低下を防ぐことができる。図5は、本発明の実施形態の更新データ情報テーブル500の一例を示す図である。更新データ情報テーブル500では、不揮発性の記憶装置に退避すべき更新データに関する情報が格納される。この更新データ情報テーブル500は、不揮発メモリ160図1参照に格納される。図5に示す例では、更新アドレス501、バックアップ先アドレス502、データサイズ503、不揮発メモリへの退避フラグ504、HDDへの退避フラグ505、優先度506及び更新時刻507が対応付けられた情報が、更新データに関する情報として格納される。更新アドレス501は、更新データのバックアップ元のアドレスDRAM140又はCPU110のキャッシュメモリ上の配置を示す先頭アドレスである。バックアップ先アドレス502は、更新データのバックアップ先の不揮発性の記憶装置上の配置を示す先頭アドレスである。データサイズ503は、更新データのデータサイズである。すなわち更新アドレス501で示す先頭アドレスから、データサイズ503で示すサイズだけオフセットしたアドレスまでのデータが更新データである。不揮発メモリへの退避フラグ504は、更新データの退避先が不揮発メモリ160であるか否かを示すフラグである。更新データが不揮発メモリ160に退避された場合に、退避フラグ504には1が設定される。それ以外の場合には0が設定される。HDDへの退避フラグ505は、更新データの退避先がHDD130であるか否かを示すフラグである。更新データがHDD130に退避された場合に、退避フラグ505には1が設定される。それ以外の場合には0が設定される。優先度506は、各更新データのデータ退避に係る優先度を示す情報である。データ退避の際には、優先度506が高い更新データが優先して退避される。この優先度506は、更新データを使用するアプリケーションプログラムの種類や使用頻度に応じて付与される。例えばユーザによって予め設定されたアプリケーションプログラム毎の重要度に応じて、重要度の高いアプリケーションプログラムほど更新データの優先度を高くする。また、使用頻度の高いアプリケーションプログラムほど更新データの優先度を高くする。これにより、万が一完全なデータ退避を実行できない場合であっても、優先度の高い更新データを退避させることができる。更新時刻507は、更新データの更新時刻を示す情報である。この更新時刻507は、図4のステップ403の処理後や更新データの退避が実行された場合に記録される。停電復旧時には、この更新時刻507の古い順にデータ復旧を実行することにより、データ退避前のデータ構成を復元することができる。以上説明してきた更新データ情報テーブル500では、更新データが不揮発メモリ160に退避された場合、更新データのバックアップ元のアドレス、不揮発メモリ160内のバックアップ先アドレスが、それぞれ更新アドレス501、バックアップ先アドレス502に記録され、不揮発メモリへの退避フラグ504に1が設定される。その後HDD130に退避された場合、不揮発メモリへの退避フラグ504が0に変更され、HDDへの退避フラグ505に1が設定される。また、DRAM140内の更新データがHDD130に退避された場合、退避元のDRAM140のアドレスと退避先のHDD130上のアドレスとが、それぞれ更新アドレス501、バックアップ先アドレス502に記録され、HDDへの退避フラグ505に1が設定される。図6は、本発明の実施形態の停電時における電源制御プロセッサ200のデータ退避処理の制御ロジックを示すフローチャートの一例である。ここでは、外部電源180からの電力供給が停止し、いわゆる停電状態になった場合のデータ退避処理について説明する。まずステップ610において、電源制御プロセッサ200は、外部電源180の状態を確認するS610。具体的には、A/Dコンバータ230の出力値に基づいて、外部電源180からの電力供給を監視する。なお、電源制御プロセッサ200は、外部電源180からの電力供給を定期的に確認する。次にステップ620において、電源制御プロセッサ200は、A/Dコンバータ230の出力値に基づいて、外部電源180からの電力供給が停止しているか否かを判定するS620。外部電源180からの電力供給が停止していない場合S620でNo、停電時におけるデータ退避処理は必要ないので、処理を終了するS650。一方、外部電源180からの電力供給が停止していた場合S620でYes、電源制御プロセッサ200は、DC/DCコンバータ260を起動し、バッテリ250による給電に基づいてマザーボード100を駆動するよう切り替えるS630。ステップ630では、バッテリ250による給電に切り替えるまでの間は、キャパシタ240による給電に基づいてマザーボード100を駆動する。その後ステップ640において、電源制御プロセッサ200は、バッテリ250による給電に切り替わった旨を制御プロセッサ150に通知し、制御プロセッサ150はデータ退避を実行するS640。制御プロセッサ150によるデータ退避については図7を用いて後述する。その後、処理を終了するS650。以上に示す処理により、電源制御プロセッサ200は、外部電源180からの電力供給が停止し、いわゆる停電状態になった場合にデータ退避を実行する。図7は、本発明の実施形態の停電時における制御プロセッサ150のデータ退避処理の制御ロジックを示すフローチャートの一例である。ここでは、図6のステップ640の処理の詳細について説明する。まずステップ710において、制御プロセッサ150は、更新データ情報テーブル500図5参照に登録されている各更新データのうち、不揮発性の記憶装置に記録されていない更新データを確認するS710。具体的には、更新データ情報テーブル500において退避フラグ504、505がいずれも0である更新データを確認する。次にステップ720及び730において、制御プロセッサ150は、それぞれCPU110のレジスタ値、DRAM140内のページテーブルを不揮発メモリ160に退避するS720、S730。その後ステップ740において、制御プロセッサ150は、CPU110内のキャッシュメモリ上のデータのうちの、ダーティビットがダーティであるページのデータすなわちダーティデータをDRAM140に書き戻すライトバックするS740。ここでいうダーティデータとは、CPU110内のキャッシュメモリ上のデータであって、CPU110による書込み動作によってDRAM140内のデータと内容が非同一に更新されたデータである。その後ステップ750において、制御プロセッサ150は、DRAM140内の更新データを、各更新データに設定された優先度506の高い順に不揮発メモリ160に退避するS750。ここでいうDRAM140内の更新データとは、ステップ740の書き戻し後のDRAM140内のデータと、直近にDRAM140から不揮発性の記憶装置にバックアップされたデータとの差分データである。その後ステップ760において、制御プロセッサ150は、データの退避が完了した旨を示す退避完了フラグを、不揮発メモリ160上の特定の領域に記録するS760。なお、データ退避に失敗した場合には、失敗した旨の情報を記録してもよい。以上に示す処理により、制御プロセッサ150は、停電時にデータ退避を実行する。なお、ステップ720~730の処理は、ステップ740~750の処理の後に実行してもよい。また、ステップ740及び750の処理により、CPU110内のキャッシュメモリ上のダーティデータをDRAM140に一旦書き戻した後に、DRAM140内の更新データを不揮発メモリ160に退避させているが、この場合には限らない。例えば、DRAM140への書き戻しを実行せずに、CPU110内のキャッシュメモリ上のダーティデータ及びDRAM140内の更新データの両方を不揮発メモリ160に退避させてもよい。図8は、本発明の実施形態の停電復旧時におけるデータ復旧処理の制御ロジックを示すフローチャートの一例である。ここでは、外部電源180からの電力供給が復旧した場合、いわゆる通常状態に復旧した場合のデータ復旧処理について説明する。まずステップ810において、電源制御プロセッサ200は、外部電源180の状態を確認するS810。具体的には、A/Dコンバータ230の出力値に基づいて、外部電源180からの電力供給を監視する。なお、電源制御プロセッサ200は、復旧された外部電源180やその他の電源による供給電力によって動作するものとする。また、電源制御プロセッサ200は、外部電源180からの電力供給を定期的に確認する。外部電源180からの電力供給が復旧していない場合S820でNo、電源制御プロセッサ200は、データ復旧処理を実行できないので、処理を終了する。その後、一定時間経過した後に、図8に示す制御ロジックを再度繰り返す。一方、外部電源180からの電力供給が復旧した場合S820でYes、電源制御プロセッサ200は、外部電源180からの電力供給が復旧した旨を制御プロセッサ150に通知するS830。その後ステップ840において、制御プロセッサ150は、前回の停止停電時の情報処理装置1のシャットダウンが通常停止であったか否かを確認するS840。具体的には、不揮発メモリ160に退避完了フラグ図7のステップ760参照を読み込むことによって、前回の停止が通常停止であったか否かを確認する。通常停止でなかった場合S840でNo、すなわち退避完了フラグに1が設定されている場合、制御プロセッサ150は、不揮発メモリ160に退避されたデータを、元の位置CPU110内のレジスタやキャッシュメモリ、DRAM140に転送することによってデータを復旧するS860。ステップ860では、更新データ情報テーブル500を参照し、更新時刻507図5参照が古い順にデータを転送する。これは、更新アドレス501が重複するデータについての整合性を確保するためである。通常停止であった場合S840でYes、すなわち退避完了フラグに0が設定されている場合、制御プロセッサ150は、HDD130に格納されているブートプログラムに基づいて、通常のブート処理を実行するS850。なお、不揮発メモリ160にブートプログラムが格納されている場合には、不揮発メモリ160に格納されているブートプログラムに基づいて、通常のブート処理を実行してもよい。以上に示す処理により、情報処理装置1では、外部電源180からの電力供給が復旧した場合、いわゆる通常状態に復旧した場合にデータ復旧処理を実行する。以上説明してきたように、本発明の実施形態の情報処理装置1によれば、小型且つ小容量のバッテリ250を用いて、低コスト且つ安全にシステムの停止及び復旧を実現することができる。以上、本発明の実施形態について説明したが、上記実施形態は本発明の適用例の一つを示したものであり、本発明の技術的範囲を上記実施形態の具体的構成に限定する趣旨ではない。本発明の要旨を逸脱しない範囲において種々変更可能である。