ゲート配線と、ソース配線と、液晶分子の初期配向方向に対して左回りに鋭角に交差する第1交差線方向に沿って延出した帯状の第1主電極及び前記初期配向方向に対して右回りに鋭角に交差する第2交差線方向に沿って延出した帯状の第2主電極を含む画素電極と、前記画素電極を覆う第1配向膜と、を備えた第1基板と、前記第1主電極の直上の位置を挟んで両側に配置され前記第1交差線方向に沿って延出した帯状の第3主電極及び前記第2主電極の直上の位置を挟んで両側に配置され前記第2交差線方向に沿って延出した帯状の第4主電極を含む対向電極と、前記対向電極を覆う第2配向膜と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置。前記初期配向方向と前記第1交差線方向とのなす角度θ1、及び、前記初期配向方向と前記第2交差線方向とのなす角度θ2は、0°より大きく45°より小さいことを特徴とする請求項1に記載の液晶表示装置。前記初期配向方向と前記第1交差線方向とのなす角度θ1は、前記初期配向方向と前記第2交差線方向とのなす角度θ2と同一角度であることを特徴とする請求項1または2に記載の液晶表示装置。前記画素電極が配置される一画素内において、前記第1主電極と前記第3主電極との間に形成された第1開口部の面積は、前記第2主電極と前記第4主電極との間に形成された第2開口部の面積と略同一であることを特徴とする請求項1乃至3のいずれか1項に記載の液晶表示装置。前記画素電極は、前記ゲート配線を覆うとともに前記ゲート配線と平行に延出した帯状の第1副電極を含み、前記対向電極は、前記第1副電極の直上に配置され前記第1副電極と平行に延出した帯状の第2副電極を含むことを特徴とする請求項1乃至4のいずれか1項に記載の液晶表示装置。前記ゲート配線は、画素の略中央に配置されたことを特徴とする請求項1乃至5のいずれか1項に記載の液晶表示装置。第3方向に沿って延出した前記第1主電極及び前記第3主電極の組み合わせ、及び、第4方向に沿って延出した前記第2主電極及び前記第4主電極の組み合わせを単位構成体としたとき、一画素が一方向に並んだ第1単位構成体及び第2単位構成体を含むことを特徴とする請求項1乃至6のいずれか1項に記載の液晶表示装置。前記第1単位構成体における前記第1主電極と前記第3主電極との間隔が前記第2単位構成体における前記第1主電極と前記第3主電極との間隔と異なり、前記第1単位構成体における前記第2主電極と前記第4主電極との間隔が前記第2単位構成体における前記第2主電極と前記第4主電極との間隔と異なることを特徴とする請求項7に記載の液晶表示装置。さらに、前記第1基板は、補助容量線と、前記第1補助容量線の直上に配置され且つ前記画素電極と電気的に接続された容量部と、を備えたことを特徴とする請求項1乃至8のいずれか1項に記載の液晶表示装置。前記第1配向膜の第1ラビング方向及び前記第2配向膜の第2ラビング方向は、とともに前記初期配向方向と平行であることを特徴とする請求項1乃至9のいずれか1項に記載の液晶表示装置。本実施形態の目的は、表示品位の良好な液晶表示装置を提供することにある。本実施形態によれば、ゲート配線と、ソース配線と、液晶分子の初期配向方向に対して左回りに鋭角に交差する第1交差線方向に沿って延出した帯状の第1主電極及び前記初期配向方向に対して右回りに鋭角に交差する第2交差線方向に沿って延出した帯状の第2主電極を含む画素電極と、前記画素電極を覆う第1配向膜と、を備えた第1基板と、前記第1主電極の直上の位置を挟んで両側に配置され前記第1交差線方向に沿って延出した帯状の第3主電極及び前記第2主電極の直上の位置を挟んで両側に配置され前記第2交差線方向に沿って延出した帯状の第4主電極を含む対向電極と、前記対向電極を覆う第2配向膜と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、本実施形態における液晶表示装置1の構成を概略的に示す図である。すなわち、液晶表示装置1は、アクティブマトリクスタイプの液晶表示パネルLPN、液晶表示パネルLPNに接続された駆動ICチップ2及びフレキシブル配線基板3、液晶表示パネルLPNを照明するバックライト4などを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された図示しない液晶層と、を備えて構成されている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている但し、m及びnは正の整数である。バックライト4は、図示した例では、アレイ基板ARの背面側に配置されている。このようなバックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオードLEDを利用したものや冷陰極管CCFLを利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。図2は、図1に示した液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。液晶表示パネルLPNは、アクティブエリアACTにおいて、n本のゲート配線GG1~Gn、n本の補助容量線CC1~Cn、m本のソース配線SS1~Smなどを備えている。ゲート配線G及び補助容量線Cは、第1方向Xに沿ってそれぞれ延出している。また、ゲート配線G及び補助容量線Cは、第1方向Xに直交する第2方向Yに沿って交互に並列配置されている。ソース配線Sは、ゲート配線G及び補助容量線Cと交差する第2方向Yに沿ってそれぞれ延出している。また、ソース配線Sは、第1方向Xに沿って並列配置されている。ここに示した例では、ゲート配線G及び補助容量線Cと、ソース配線Sとは、略直交している。各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。各画素PXは、スイッチング素子SW、画素電極PE、対向電極CEなどを備えている。保持容量Csは、例えば補助容量線Cと画素電極PEとの間に形成される。なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で対向電極CEが対向基板CTに形成された構成であり、これらの画素電極PEと対向電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと対向電極CEとの間に形成される電界は、アレイ基板ARの主面あるいは対向基板CTの主面にほぼ平行な横電界あるいは、基板主面に対してわずかに傾いた斜め電界である。スイッチング素子SWは、例えば、nチャネル薄膜トランジスタTFTによって構成されている。このスイッチング素子SWは、ゲート配線G及びソース配線Sと電気的に接続されている。アクティブエリアACTには、m×n個のスイッチング素子SWが形成されている。画素電極PEは、スイッチング素子SWに電気的に接続されている。アクティブエリアACTには、m×n個の画素電極PEが形成されている。対向電極CEは、例えばコモン電位であり、液晶層LQを介して複数の画素電極PEに対して共通に配置されている。この対向電極CEは、図示しない導電部材を介して、アレイ基板ARに形成された給電部VSと電気的に接続されている。補助容量線Cは、補助容量電圧が印加される電圧印加部VCSと電気的に接続されている。以下に、本実施形態の基本構成例について説明する。図3は、一画素PXにおける最小の単位構成体を概略的に示す平面図である。画素電極PEは、第1主電極PA及び第2主電極PBを含んでいる。第1主電極PA及び第2主電極PBは、図示を省略したゲート配線が延出する第1方向X及び図示を省略したソース配線が延出する第2方向Y、さらには、後述する液晶分子の初期配向方向とは異なる方向に延出している。以下に、より具体的に説明する。ここでは、初期配向方向が第1方向Xに相当し、初期配向方向に対して左回りに鋭角に交差する第1交差線方向が第3方向D3に相当し、初期配向方向に対して右回りに鋭角に交差する第2交差線方向が第4方向D4に相当する場合を例に説明する。第1主電極PAは、第1交差線方向つまり第3方向D3に沿って延出した帯状である。第2主電極PBは、第2交差線方向つまり第4方向D4に沿って延出した帯状である。これらの第1主電極PA及び第2主電極PBは、それぞれの端部で繋がっている。このため、画素電極PEは、概略V字形状である。対向電極CEは、第1方向X及び第2方向Yとは異なる方向に延出した第3主電極CA及び第4主電極CBを含んでいる。第3主電極CAは、第1交差線方向つまり第3方向D3に沿って延出した帯状である。第4主電極CBは、第2交差線方向つまり第4方向D4に沿って延出した帯状である。これらの第3主電極CA及び第4主電極CBは、それぞれの端部で繋がっている。このため、対向電極CEは、画素電極PEと同様の概略V字形状である。なお、図示した第3主電極CAは第1方向Xに沿って2本並んでおり、以下では、これらを区別するために、図中の左側の第3主電極をCA1と称し、図中の右側の第3主電極をCA2と称する。同様に、第4主電極CBも第1方向Xに沿って2本並んでおり、以下では、これらを区別するために、図中の左側の第4主電極をCB1と称し、図中の右側の第4主電極をCB2と称する。第3主電極CA1と第4主電極CB1とが繋がっており、第3主電極CA2と第4主電極CB2とが繋がっている。これらの第3主電極CA1及びCA2、及び、第4主電極CB1及びCB2は、すべて電気的に接続されている。つまり、対向電極CEは、櫛歯状に形成されている。隣接する第3主電極CA1及びCA2の間には、1本の第1主電極PAが位置している。つまり、第3主電極CA1及びCA2は、1本の第1主電極PAを挟んで両側に配置されている。このため、第1方向Xに沿って、第3主電極CA1、第1主電極PA、及び、第3主電極CA2と交互に配置されている。これらの第1主電極PA及び第3主電極CA1及びCA2は、互いに平行に配置されている。また、第3主電極CA1と第1主電極PAとの距離は、第3主電極CA2と第1主電極PAとの距離と略同等である。隣接する第4主電極CB1及びCB2の間には、1本の第2主電極PBが位置している。つまり、第4主電極CB1及びCB2は、1本の第2主電極PBを挟んで両側に配置されている。このため、第1方向Xに沿って、第4主電極CB1、第2主電極PB、及び、第4主電極CB2と交互に配置されている。これらの第2主電極PB及び第4主電極CB1及びCB2は、互いに平行に配置されている。また、第4主電極CB1と第2主電極PBとの距離は、第4主電極CB2と第2主電極PBとの距離と略同等である。ここで、初期配向方向と第1交差線方向とのなす角度、つまり、第1方向Xと第3方向D3とのなす角度θ1、及び、初期配向方向と第2交差線方向とのなす角度、つまり、第1方向Xと第4方向D4とのなす角度θ2は、0°より大きく45°より小さい角度であることが望ましい。また、なす角度θ1がなす角度θ2と同一角度であっても良い。この場合、第1主電極PAの長さと第2主電極PBの長さが同一であるとき、画素電極PEは、第1方向Xに沿った第1主電極PAと第2主電極PBとの境界線に対して線対称の形状となる。また、この場合、第3主電極CA1の長さと第4主電極CB1の長さが同一であり、また、第3主電極CA2の長さと第4主電極CB2の長さが同一であるとき、対向電極CEは、第1方向Xに沿った第3主電極CAと第4主電極CBとの境界線に対して線対称の形状となる。図4は、図3に示した単位構成体のうち、第1主電極PA、第3主電極CA1及びCA2、及び、スイッチング素子SWを含む液晶表示パネルLPNの断面を概略的に示す断面図である。ここでは、第1主電極PAと第3主電極CA1及びCA2との間に電位差が形成された状態での等電位線が図示されている。アレイ基板ARは、例えば、ガラス基板やプラスチック基板などの光透過性を有する第1絶縁基板SUB1を用いて形成されている。このアレイ基板ARは、第1絶縁基板SUB1の対向基板CTに対向する側に、スイッチング素子SW、画素電極PE、第1配向膜AL1などを備えている。スイッチング素子SWは、トップゲート型であっても良いし、ボトムゲート型であっても良く、詳述しないが、ポリシリコンやアモルファスシリコンなどによって形成された半導体層を備えている。図示した例では、スイッチング素子SWは、絶縁層ISによって覆われている。画素電極PEは、図示した第1主電極PA、及び、図示しない第2主電極PBを含んでいる。このような画素電極PEは、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどの光透過性を有する導電材料によって形成されている。図示した例では、画素電極PEは、絶縁層ISの上に形成されており、絶縁層ISに形成されたコンタクトホールを介してスイッチング素子SWに電気的に接続されている。第1配向膜AL1は、アレイ基板ARの対向基板CTと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第1配向膜AL1は、画素電極PEを覆っている。このような第1配向膜AL1は、水平配向性を示す材料によって形成されている。この第1配向膜AL1は、第1ラビング方向RB1にラビング処理されている。一方、対向基板CTは、例えば、ガラス基板やプラスチック基板などの光透過性を有する第2絶縁基板SUB2を用いて形成されている。この対向基板CTは、第2絶縁基板SUB2のアレイ基板ARに対向する側に、対向電極CE、第2配向膜AL2などを備えている。なお、この対向基板CTには、図示は省略するが、各画素PXを区画するブラックマトリクスや各画素PXに対応して配置されたカラーフィルタ層、カラーフィルタ層の表面の凹凸の影響を緩和するオーバーコート層などが配置されても良い。対向電極CEは、図示した第3主電極CA1及びCA2、及び、図示しない第4主電極CB1及びCB2を含んでいる。このような対向電極CEは、例えば、ITOやIZOなどの光透過性を有する導電材料によって形成されている。図示したように、第3主電極CA1及びCA2は、第1主電極PAの直上からずれた位置に配置されている。すなわち、第3主電極CA1及びCA2のそれぞれは、第1主電極PAの直上の位置を挟んだ両側に配置されており、第1主電極PAとは対向しないように配置されている。同様に、図示しないが、第4主電極CB1及びCB2のそれぞれは、第2主電極PBの直上の位置を挟んだ両側に配置されており、第2主電極PBとは対向しないように配置されている。第2配向膜AL2は、対向基板CTのアレイ基板ARと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第2配向膜AL2は、対向電極CEを覆っている。このような第2配向膜AL2は、水平配向性を示す材料によって形成されている。この第2配向膜AL2は、第2ラビング方向RB2にラビング処理されている。第1配向膜AL1の第1ラビング方向RB1及び第2配向膜AL2の第2ラビング方向RB2は、ともに初期配向方向と平行であって、図示した例では、第1方向Xに平行である図3に示した例では、第1ラビング方向RB1と第2ラビング方向RB2とは平行且つ互いに逆向きの方向である。上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のギャップ、例えば3~7μmのセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で図示しないシール材によって貼り合わせられている。液晶層LQは、アレイ基板ARと対向基板CTとの間に形成されたセルギャップに保持され、第1配向膜AL1と第2配向膜AL2との間に配置されている。液晶層LQは、図示しないが液晶分子を含んでいる。このような液晶層LQは、ポジ型の液晶材料によって構成されている。アレイ基板ARの外面、つまり、アレイ基板ARを構成する第1絶縁基板SUB1の外面には、第1偏光軸を有する第1偏光板PL1が接着剤などにより貼付されている。また、対向基板CTの外面、つまり、対向基板CTを構成する第2絶縁基板SUB2の外面には、第2偏光軸を有する第2偏光板PL2が接着剤などにより貼付されている。本実施形態においては、第1偏光板PL1の第1偏光軸と、第2偏光板PL2の第2偏光軸とが直交する位置関係にあり、一方の偏光板は、その偏光軸が液晶分子の長軸方向つまり第1ラビング方向RB1あるいは第2ラビング方向と平行つまり、第1方向Xと平行または直交つまり第2方向と平行するように配置されている。これにより、ノーマリーブラックモードを実現している。すなわち、液晶層LQに電圧が印加されていない状態つまり画素電極PEと対向電極CEとの間に電位差が形成されていない無電界時OFF時には、液晶層LQの液晶分子LMは、第1ラビング方向RB1及び第2ラビング方向RB2に平行な方向に配向している。このようなOFF時の液晶分子LMの配向方向が初期配向方向に相当する。ここでは、第1ラビング方向RB1及び第2ラビング方向RB2は、ともに第1方向Xと平行であり且つ逆向きの方向である。このため、液晶分子LMは、図3の破線で示したように、その長軸が第1方向Xと平行となるように配向する。つまり、液晶分子LMの初期配向方向は、第1方向Xとなる。しかも、このとき、液晶分子LMは、第1配向膜AL1の近傍、第2配向膜AL2の近傍、及び、液晶層LQの中間部において略均一なプレチルト角を持って配向しているホモジニアス配向。なお、第1ラビング方向RB1及び第2ラビング方向RB2がともに第1方向Xと平行であり且つ同じ向きの方向である場合には、液晶分子LMは、その長軸が第1方向Xと平行となるように配向する。しかも、このとき、液晶分子LMは、液晶層LQの中間部において略水平プレチルト角が略ゼロに配向し、ここを境界として第1配向膜AL1の近傍及び第2配向膜AL2の近傍において対称となるようなプレチルト角を持って配向するスプレイ配向。バックライト4からのバックライト光は、その一部が第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光の偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態によって異なる。OFF時においては、液晶層LQを通過した光は、第2偏光板PL2によって吸収される黒表示。一方、画素電極PEと対向電極CEとの間に電位差が形成された状態ON時では、図4に示したように、第1主電極PAと第3主電極CA1との間、及び、第1主電極PAと第3主電極CA2との間に、それぞれ基板と略平行な横電界が形成される。同様に、図示しないが、第2主電極PBと第4主電極CB1との間、及び、第2主電極PBと第4主電極CB2との間に、それぞれ基板と略平行な横電界が形成される。これにより、液晶分子LMは、その長軸が電界の向きと略平行となるように基板主面と略平行な平面内で回転する。図3に示した例では、第1主電極PAと第3主電極CA1との間の液晶分子LMは、第1主電極PAと第3主電極CA1との間の横電界に沿って時計回りに回転し、第1方向Xに対して図中の左上を向くように配向する。第1主電極PAと第3主電極CA2との間の液晶分子LMは、第1主電極PAと第3主電極CA2との間の横電界に沿って時計回りに回転し、第1方向Xに対して図中の右下を向くように配向する。また、第2主電極PBと第4主電極CB1との間の液晶分子LMは、第2主電極PBと第4主電極CB1との間の横電界に沿って反時計回りに回転し、第1方向Xに対して図中の左下を向くように配向する。第2主電極PBと第4主電極CB2との間の液晶分子LMは、第2主電極PBと第4主電極CB2との間の横電界に沿って反時計回りに回転し、第1方向Xに対して図中の右上を向くように配向する。このように、各画素PXにおいて、画素電極PEと対向電極CEとの間に横電界が形成された状態では、液晶分子LMの配向方向が4方向に分かれ、それぞれの配向方向でドメインが形成される。つまり、各画素PXには、4つのドメインが形成される。液晶表示パネルLPNに入射した一部のバックライト光は、これらの第1主電極PAと第3主電極CA1との間、第1主電極PAと第3主電極CA2との間、第2主電極PBと第4主電極CB1との間、及び、第2主電極PBと第4主電極CB2との間を通過した際に、その偏光状態が変化する。このようなON時においては、液晶層LQを通過した光は、第2偏光板PL2を透過する白表示。つまり、第1主電極PAと第3主電極CA1との間、第1主電極PAと第3主電極CA2との間、第2主電極PBと第4主電極CB1との間、及び、第2主電極PBと第4主電極CB2との間のそれぞれが表示に寄与する開口部あるいは透過部となる。このような本実施形態によれば、一画素内に4つのドメインを形成することが可能となるため、4方向での視野角を光学的に補償することができ、広視野角化が可能となるとともに、階調反転の発生を抑制することが可能となる。したがって、表示品位の良好な液晶表示装置を提供することが可能となる。本実施形態において、液晶分子LMがOFF時に第1方向Xに配向している構成つまり、第1ラビング方向RB1及び第2ラビング方向RB2が第1方向Xに平行の構成では、画素電極PEの第1主電極PA及び対向電極CEの第3主電極CAが延出する第3方向D3と第1方向Xとのなす角度θ1、及び、画素電極PEの第2主電極PB及び対向電極CEの第4主電極CBが延出する第4方向D4と第1方向Xとのなす角度θ2は、ともに0°より大きく45°より小さいことが望ましい。θ1及びθ2が45°以上となると、画素電極PEと対向電極CEとの間に電界が形成された際に、液晶分子LMが各領域で上記の方向に一様に回転しにくくなり、配向の乱れが生じやすくなる。一方で、θ1及びθ2が45°より小さい鋭角である場合、画素電極PEと対向電極CEとの間の電界の強度が比較的小さくても、液晶分子LMが各領域で上記の方向に一様に回転し、安定的に4つのドメインを形成することが可能となる。なお、画素電極及び対向電極の延出方向とラビング方向とのなす角度については、5°~25°程度、より望ましくは10°前後とすることが液晶分子の配向制御の観点で極めて有効である。また、なす角度θ1がなす角度θ2と同一角度である場合には、ON時において、第1主電極PAと第3主電極CAとの間の液晶分子LMの配向方向が第2主電極PBと第4主電極CBとの間の液晶分子LMの配向方向と線対称となる。また、画素電極PEが配置される一画素内において、第1主電極PAと第3主電極CAとの間に形成された開口部の面積は、第2主電極PBと第4主電極CBとの間に形成された開口部の面積と略同一であることが望ましい。この場合、さらに、第1主電極PAと第3主電極CA1との間に形成された開口部の面積が第1主電極PAと第3主電極CA2との間に形成された開口部の面積と略同一であり、且つ、第2主電極PBと第4主電極CB1との間に形成された開口部の面積が第2主電極PBと第4主電極CB2との間に形成された開口部の面積と略同一であることがより望ましい。これにより、各ドメインの透過率が略同等となる。このため、それぞれの開口部を透過した光が互いに光学的に補償し合い、広い視野角範囲に亘って均一な表示を実現することが可能となる。なお、ON時には、画素電極PEの第1主電極PA付近及び第2主電極PB付近、また、対向電極CEの第3主電極CA付近及び第4主電極CB付近では、横電界がほとんど形成されないあるいは、液晶分子LMを駆動するのに十分な電界が形成されないため、液晶分子LMは、OFF時と同様に、第1方向Xからほとんど動かない。このため、画素電極PE及び対向電極CEは、光透過性の導電材料によって形成されているが、これらの領域ではバックライト光がほとんど透過せず、ON時において表示にほとんど寄与しない。したがって、画素電極PE及び対向電極CEは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀などの導電材料を用いて形成しても良い。また、アレイ基板ARと対向基板CTとの合わせずれが生じた際に、画素電極PEを挟んだ両側の対向電極CEとの距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素PXに共通に生じるため、画素PX間での電界分布に相違はなく、画像の表示に影響を及ぼさない。次に、本実施形態の第1構成例について説明する。この第1構成例は、一画素PXが1つの単位構成体からなる場合に相当する。図5は、第1構成例における液晶表示パネルLPNの画素PXを対向基板CTの側から見たときのアレイ基板ARの構造を概略的に示す平面図である。ゲート配線G1、補助容量線C1及びC2は、それぞれ第1方向Xに沿って延出している。ソース配線S1及びS2は、それぞれ第2方向Yに沿って延出している。ゲート配線G1は、補助容量線C1と補助容量線C2との間に位置し、図示した例では、画素PXの略中央に配置されている。図示した例では、画素PXは、図中の破線で示したように、補助容量線C1及びC2とソース配線S1及びS2とが成すマス目の領域に相当し、第1方向Xに沿った長さよりも第2方向Yに沿った長さの方が長い長方形状である。図示した画素PXにおいて、補助容量線C1は上側端部に配置され、補助容量線C2は下側端部に配置され、ソース配線S1は左側端部に配置され、ソース配線S2は右側端部に配置されている。画素電極PEは、図示を省略したスイッチング素子に電気的に接続されている。この画素電極PEは、第1主電極PA1乃至PA3、第2主電極PB1乃至PB3、第1副電極PC、及び、容量部PDを含んでいる。これらの第1主電極PA1乃至PA3、第2主電極PB1乃至PB3、第1副電極PC、及び、容量部PDは、一体的に形成されており、互いに電気的に接続されている。なお、図示した例では、一画素PXに配置された画素電極PEのみが図示されているが、図示を省略した他の画素についても同一形状の画素電極が配置されている。また、図示した例では、第1主電極の本数及び第2主電極の本数がそれぞれ3本であるが、この例に限らない。第1主電極PA1乃至PA3は、それぞれ第3方向D3に沿って直線的に延出した帯状に形成されている。また、これらの第1主電極PA1乃至PA3は、第1副電極PCと容量部PDあるいは補助容量線C1との間における画素PXの上側半分に配置され、略等間隔に並んでおり、互いに略平行である。第2主電極PB1乃至PB3は、それぞれ第4方向D4に沿って直線的に延出した帯状に形成されている。また、これらの第2主電極PB1乃至PB3は、第1副電極PCと補助容量線C2との間における画素PXの下側半分に配置され、略等間隔に並んでおり、互いに略平行である。第1主電極PA1乃至PA3のそれぞれは、画素PXの略中央に配置された第1副電極PCを挟んで、第2主電極PB1乃至PB3のそれぞれと略線対称である。第1副電極PCは、ゲート配線G1と平行に延出した帯状に形成されている。図示した例では、第1副電極PCは、第1方向Xに沿って直線的に延出した帯状に形成されている。この第1副電極PCは、画素PXの略中央部に配置され、ソース配線S1とソース配線S2との間のゲート配線G1を覆っている。このような第1副電極PCの第1方向Xに沿った長さは、ソース配線S1とソース配線S2との間のゲート配線G1の第1方向Xに沿った長さと同等以上である。また、第1副電極PCの第2方向Yに沿った幅は、ゲート配線G1の第2方向Yに沿った幅と同等以上である。このため、ソース配線S1とソース配線S2との間において、ゲート配線G1は、第1副電極PCから露出していない。容量部PDは、第1方向Xに沿って直線的に延出した帯状に形成されている。この容量部PDは、補助容量線C1の直上に配置されている。なお、この容量部PDは、図示したように、画素電極PEの一部つまり、第1主電極PAなどと同一材料により一体的に形成されているであっても良いが、画素電極PEに電気的に接続された他の部材、例えば、スイッチング素子の半導体層やソース配線と同一部材によって形成されても良い。このような容量部PDの第1方向Xに沿った長さは、例えば、ソース配線S1とソース配線S2との間の補助容量線C1の第1方向Xに沿った長さと同等以下である。なお、図中のRB1は、アレイ基板ARの表面に配置された第1配向膜AL1の第1ラビング方向を示し、また、図中のRB2は、図示しない対向基板CTの表面に配置された第2配向膜AL2の第2ラビング方向を示している。これらの第1ラビング方向RB1及び第2ラビング方向RB2は、互いに平行且つ逆向きである。これらの第1ラビング方向RB1及び第2ラビング方向RB2は、第1方向Xと略平行な方向である。図6は、第1構成例における液晶表示パネルLPNの対向基板CTにおける画素PXの構造を概略的に示す平面図である。なお、対向電極CEと画素電極PEとの位置関係を説明するために、画素電極PEを破線で図示している。対向電極CEは、第3主電極CA1及びCA2、第4主電極CB1及びCB2、及び、第2副電極CCを含んでいる。これらの第3主電極CA1及びCA2、第4主電極CB1及びCB2、及び、第2副電極CCは、一体的に形成されており、互いに電気的に接続されている。なお、図示した例では、第3主電極の本数及び第4主電極の本数はそれぞれ4本であるが、画素電極PEの形状に合わせて適宜変更可能である。第3主電極CA1及びCA2は、それぞれ第3方向D3に沿って直線的に延出した帯状に形成されている。また、これらの第3主電極CA1及びCA2は、画素PXの上側半分に配置され、略等間隔に並んでおり、互いに略平行である。また、これらの第3主電極CA1及びCA2は、第1主電極PA1乃至PA3と略平行である。このような第3主電極CA1及びCA2は、第1主電極PA1乃至PA3と重なることはなく、略一定の間隔を置いて交互に並んでいる。すなわち、第3主電極CA1は、第1主電極PA1と第1主電極PA2との間の略中間の位置している。第3主電極CA2は、第1主電極PA2と第1主電極PA3との間の略中間の位置している。第4主電極CB1及びCB2は、それぞれ第4方向D4に沿って直線的に延出した帯状に形成されている。また、これらの第4主電極CB1及びCB2は、画素PXの下側半分に配置され、略等間隔に並んでおり、互いに略平行である。第4主電極CB1及びCB2のそれぞれは、画素PXの略中央に配置された第2副電極CCを挟んで、第2主電極CA1及びCA2のそれぞれと略線対称である。また、これらの第4主電極CB1及びCB2は、第2主電極PB1乃至PB3と略平行である。このような第4主電極CB1及びCB2は、第2主電極PB1乃至PB3と重なることはなく、略一定の間隔を置いて交互に並んでいる。すなわち、第4主電極CB1は、第2主電極PB1と第2主電極PB2との間の略中間の位置している。第4主電極CB2は、第2主電極PB2と第2主電極PB3との間の略中間の位置している。第2副電極CCは、第1副電極PCと平行に延出した帯状に形成されている。図示した例では、第2副電極CCは、第1方向Xに沿って直線的に延出した帯状に形成されている。この第2副電極CCは、画素PXの略中央部に配置され、第1副電極PCの直上に延出している。このような画素PXのうち、主として表示に寄与する開口部は、画素電極PEの第1主電極PA1乃至PA3と対向電極CEの第3主電極CA1及びCA2との間、及び、画素電極PEの第2主電極PB1乃至PB3と対向電極CEの第4主電極CB1及びCB2との間に形成される。画素電極PEと対向電極CEとの間に電界が形成された状態では、各開口部における液晶分子LMの主な配向方向は、図中の矢印A1乃至A4のいずれかで示した方向である。つまり、一画素PXにおいて、4分割配向されている。本実施形態の第1構成例によれば、上記の基本構成例で述べた効果に加えて、ゲート配線G1の直上には、第1副電極PCが配置されているため、ゲート配線G1からの電界が第2副電極PCによって遮蔽される。このため、ゲート配線G1から液晶層LQに対して不所望なバイアスが印加されることを抑制することができ、光抜けや焼きツキなどの表示不良の発生を抑制することが可能となる。したがって、表示品位の良好な液晶表示装置を提供することができる。また、この第1構成例によれば、画素電極PEの第1副電極PCと、対向電極CEの第2副電極CCとが平行に且つ液晶層LQを介して重なるように配置されているため、画素電極PEと対向電極CEとの間に電位差が形成された際には、これらの間に縦電界が形成される。このような縦電界は、画素PXの上側半分と下側半分とを仕切り、液晶分子を基板に対して略垂直に配向させる。このような縦電界の作用により、画素PXの上側半分において矢印A1または矢印A2の方向に液晶分子を配向させた状態を保持できるとともに、画素PXの下側半分において矢印A3または矢印A4の方向に液晶分子を配向させた状態を保持することが可能となる。このため、1画素PXにおいて、液晶分子の配向が異なる4つの領域のそれぞれの占める割合も略同等に維持することが可能となる。これにより、液晶表示パネルLPNに対して押圧するような応力が加わったとしても、1画素PX内において液晶分子の配向乱れの発生が抑制でき、瞬時に元の配向状態に復帰することが可能となる。次に、本実施形態の第2構成例について説明する。この第2構成例は、一画素PXが複数の単位構成体からなる場合に相当する。この単位構成体とは、上記の通り、第3方向D3に沿って延出した第1主電極PA及び第3主電極CAの組み合わせ、及び、第4方向D4に沿って延出した第2主電極PB及び第4主電極CBの組み合わせを合わせたものである。ここでは、一画素PXが一方向に並んだ第1単位構成体UA1及び第2単位構成体UA2を含む場合、特に、第2方向Yに並んだ第1単位構成体UA1及び第2単位構成体UA2を含む場合について説明するが、単位構成体UA1及び第2単位構成体UA2が並ぶ方向は第2方向Y以外の方向であってもよい。なお、この第2構成例において、第1構成例と同一の構成については同一の参照符号を付して詳細な説明を省略する。図7は、第2構成例における液晶表示パネルLPNの画素PXを対向基板CTの側から見たときのアレイ基板ARの構造を概略的に示す平面図である。詳細な説明は省略するが、画素電極PEは、画素PXの上側半分には、第1単位構成体UA1をなす第1主電極PA1乃至PA3及び第2主電極PB1乃至PB3を含み、画素PXの下側半分には、第2単位構成体UA2をなす第1主電極PA1乃至PA3及び第2主電極PB1乃至PB3を含んでいる。第1単位構成体UA1においては、第1主電極PA1乃至PA3は、それぞれ第3方向D3に沿って直線的に延出し、略等しい間隔L11をおいて並んでいる。また、第2主電極PB1乃至PB3は、それぞれ第4方向D4に沿って直線的に延出し、略等しい間隔L21をおいて並んでいる。第2単位構成体UA2においては、第1主電極PA1乃至PA3は、それぞれ第3方向D3に沿って直線的に延出し、略等しい間隔L12をおいて並んでいる。なお、第2単位構成体UA2における第1主電極PA1乃至PA3のそれぞれの間隔L12は、第1単位構成体UA1における第1主電極PA1乃至PA3のそれぞれの間隔L11とは異なっている。ここでは、間隔L12は間隔L11よりも大きい。また、第2単位構成体UA2において、第2主電極PB1乃至PB3は、それぞれ第4方向D4に沿って直線的に延出し、略等しい間隔L22をおいて並んでいる。なお、第2単位構成体UA2における第2主電極PB1乃至PB3のそれぞれの間隔L22は、第1単位構成体UA1における第2主電極PB1乃至PB3のそれぞれの間隔L21とは異なっている。ここでは、間隔L22は間隔L21よりも大きい。また、画素電極PEは、第1単位構成体UA1と第2単位構成体UA2との間に配置された第1副電極PC、及び、画素の一端側に配置された容量部PDを含んでいる。第1副電極PCは、画素PXの略中央を横切るゲート配線Gの直上に配置されている。容量部PDは、補助容量線C1の直上に配置されている。第1単位構成体UA1をなす第1主電極PA1乃至PA3及び第2主電極PB1乃至PB3、第2単位構成体UA2をなす第1主電極PA1乃至PA3及び第2主電極PB1乃至PB3、第1副電極PC、及び、容量部PDは、互いに電気的に接続されている。図8は、第2構成例における液晶表示パネルLPNの対向基板CTにおける画素PXの構造を概略的に示す平面図である。なお、対向電極CEと画素電極PEとの位置関係を説明するために、画素電極PEを破線で図示している。対向電極CEは、画素PXの上側半分には、第1単位構成体UA1をなす第3主電極CA1及びCA2、及び、第4主電極CB1及びCB2を含み、画素PXの下側半分には、第2単位構成体UA2をなす第3主電極CA1及びCA2、及び、第4主電極CB1及びCB2を含んでいる。第1単位構成体UA1においては、第3主電極CA1及びCA2のそれぞれは第3方向D3に沿って直線的に延出し、第4主電極CB1及びCB2のそれぞれは第4方向D4に沿って直線的に延出している。第2単位構成体UA2においても同様に、第3主電極CA1及びCA2のそれぞれは第3方向D3に沿って直線的に延出し、第4主電極CB1及びCB2のそれぞれは第4方向D4に沿って直線的に延出している。第1単位構成体UA1及び第2単位構成体UA2のそれぞれにおいて、第3主電極CA1及びCA2は、第1主電極PA1乃至PA3と重なることはなく、略一定の間隔を置いて交互に並んでいる。すなわち、第3主電極CA1は、第1主電極PA1と第1主電極PA2との間の略中間の位置している。第3主電極CA2は、第1主電極PA2と第1主電極PA3との間の略中間の位置している。同様に、第4主電極CB1及びCB2は、第2主電極PB1乃至PB3と重なることはなく、略一定の間隔を置いて交互に並んでいる。すなわち、第4主電極CB1は、第2主電極PB1と第2主電極PB2との間の略中間の位置している。第4主電極CB2は、第2主電極PB2と第2主電極PB3との間の略中間の位置している。また、対向電極CEは、第1単位構成体UA1と第2単位構成体UA2との間に配置された第2副電極CCを含んでいる。この第2副電極CCは、画素PXの略中央を横切るゲート配線Gの直上に配置されている。この第2構成例においては、第1単位構成体UA1における第1主電極PAと第3主電極CAとの間隔が第2単位構成体UA2における第1主電極PAと第3主電極CAとの間隔と異なっている。また、第1単位構成体UA1における第2主電極PBと第4主電極CBとの間隔が第2単位構成体UA2における第2主電極PBと第4主電極CBとの間隔と異なっている。画素PXの上側半分においては、第1単位構成体UA1により、画素電極PEの第1主電極PA1乃至PA3と対向電極CEの第3主電極CA1及びCA2との間、及び、画素電極PEの第2主電極PB1乃至PB3と対向電極CEの第4主電極CB1及びCB2との間にそれぞれ開口部が形成される。このような第1単位構成体UA1では、画素電極PEと対向電極CEとの間に電界が形成された状態では、各開口部における液晶分子LMの主な配向方向は、図中の矢印A1乃至A4のいずれかで示した方向である。画素PXの下側半分においては、第2単位構成体UA2により、画素電極PEの第1主電極PA1乃至PA3と対向電極CEの第3主電極CA1及びCA2との間、及び、画素電極PEの第2主電極PB1乃至PB3と対向電極CEの第4主電極CB1及びCB2との間にそれぞれ開口部が形成される。このような第2単位構成体UA2では、各開口部を形成する主電極間隔が第1単位構成体UA1のそれとは異なるため、画素電極PEと対向電極CEとの間に電界が形成された状態では、各開口部における液晶分子LMの主な配向方向は、図中の矢印A5乃至A8のいずれかで示した方向となる。これらの矢印A5乃至A8で示した方向は、矢印A1乃至A4で示した方向とは異なる。したがって、このような第2構成例においては、一画素PXにおいて、8分割配向されていることになる。このような第2構成例によれば、上記の第1構成例で述べた効果に加えて、より多くの視角方向を光学的に補償することができ、階調表示を行った際の視角依存性をより低減することが可能となる。なお、上記の本実施形態においては、液晶分子の初期配向方向が第1方向Xに相当する場合について説明したが、初期配向方向は第2方向Yであっても良いし、第1方向X及び第2方向Yとは異なる方向であっても良い。いずれの場合であっても、第1主電極及び第3主電極が延出する第1交差線方向、及び、第2主電極及び第4主電極が延出する第2交差線方向は、初期配向方向を基準として適宜設定される。以下に、上記の第1構成例に対応した実施例1及び第2構成例に対応した実施例2についてそれぞれ説明する。≪実施例1≫図5に示したような形状の画素電極PEを備えたアレイ基板ARを用意した。画素電極PEを構成する第1主電極PA及び第2主電極PBのそれぞれの幅は7μmとした。このようなアレイ基板ARについては、画素電極PEを覆う70μmの膜厚の水平配向性を示す第1配向膜AL1を形成し、第1方向Xに沿ってラビング処理した。一方で、図6に示したような形状の対向電極CEを備えた対向基板CTを用意した。対向電極CEを構成する第3主電極CA及び第4主電極CBのそれぞれの幅は7μmとした。このような対向基板CTについては、対向電極CEを覆う70μmの膜厚の水平配向性を示す第2配向膜AL2を形成し、第1方向Xに沿ってラビング処理した。但し、第1配向膜AL1の第1ラビング方向RBは、第2配向膜AL2の第2ラビング方向RB2とは逆向きとした。また、第1主電極PA及び第3主電極CAが延出する第3方向D3と第1方向Xとのなす角度θ1、及び、第2主電極PB及び第4主電極CBが延出する第4方向D4と第1方向Xとのなす角度θ2は、それぞれ20°とした。このようなアレイ基板ARと対向基板CTとの間に4.0μmのセルギャップを形成し、アレイ基板ARと対向基板CTとを貼り合わせた。このとき、画素電極PEの各主電極と対向電極CEの各主電極との間隔は10μmに設定した。これらのアレイ基板ARと対向基板CTとの間には、メルク社製ポジ型液晶材料を注入して画素ピッチ50μmの液晶表示パネルLPNを作製した。このような実施例1によれば、一画素PXが4ドメイン化され、4方向に対して視角を補償することができた。また、この実施例1によれば、一画素PXが2ドメイン化された比較例の表示品位と比較したとき、広視野角化され、階調反転の発生を抑制できることが確認された。さらに、この実施例1によれば、各画素PXで黒表示を行った際に、ゲート配線Gの近傍で、光抜けが発生しないことが確認された。≪実施例2≫図7に示したような形状の画素電極PEを備えたアレイ基板ARを用意した。画素電極PEを構成する第1主電極PA及び第2主電極PBのそれぞれの幅は7μmとした。このようなアレイ基板ARについては、画素電極PEを覆う70μmの膜厚の水平配向性を示す第1配向膜AL1を形成し、第1方向Xに沿ってラビング処理した。一方で、図8に示したような形状の対向電極CEを備えた対向基板CTを用意した。対向電極CEを構成する第3主電極CA及び第4主電極CBのそれぞれの幅は7μmとした。このような対向基板CTについては、対向電極CEを覆う70μmの膜厚の水平配向性を示す第2配向膜AL2を形成し、第1方向Xに沿ってラビング処理した。但し、第1配向膜AL1の第1ラビング方向RBは、第2配向膜AL2の第2ラビング方向RB2とは逆向きとした。また、第1主電極PA及び第3主電極CAが延出する第3方向D3と第1方向Xとのなす角度θ1、及び、第2主電極PB及び第4主電極CBが延出する第4方向D4と第1方向Xとのなす角度θ2は、それぞれ20°とした。このようなアレイ基板ARと対向基板CTとの間に4.0μmのセルギャップを形成し、アレイ基板ARと対向基板CTとを貼り合わせた。このとき、画素PXの上側半分の第1単位構成体UA1においては、画素電極PEの各主電極と対向電極CEの各主電極との間隔は10μmに設定した。また、画素PXの下側半分の第2単位構成体UA2においては、画素電極PEの各主電極と対向電極CEの各主電極との間隔は13μmに設定した。これらのアレイ基板ARと対向基板CTとの間には、メルク社製ポジ型液晶材料を注入して画素ピッチ50μmの液晶表示パネルLPNを作製した。このような実施例2によれば、一画素PXにおいて、実施例1よりもさらに多くのドメインが形成され、より多くの方向での視角を補償することができた。また、この実施例2によれば、実施例1の表示品位と比較したとき、階調表示を行った際の視角依存性をより低減できることが確認された。さらに、この実施例2によれば、各画素PXで黒表示を行った際に、ゲート配線Gの近傍で、光抜けが発生しないことが確認された。以上説明したように、本実施形態によれば、表示品位の良好な液晶表示装置を提供することができる。なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。