誘電体を含むセラミック素体と、前記セラミック素体の内部に配置され、かつ、前記セラミック素体の表面に一部が露出する内部電極と、前記セラミック素体の表面に配置された端子電極と、を含み、前記端子電極は、第1の導電性材料と第1の樹脂とを含み、かつ前記セラミック素体の前記内部電極が露出する表面側に配置される第1の樹脂層と、第2の樹脂を含むとともに、前記第1の樹脂層の少なくとも一部と接触し、かつ前記第1の樹脂層よりもヤング率が低い第2の樹脂層と、を含むことを特徴とするチップ型電子部品。前記第1の樹脂層は、前記内部電極の露出した部分及び前記内部電極が露出している前記セラミック素体の表面を覆う請求項1に記載のチップ型電子部品。前記第2の樹脂層は、第2の導電性材料を含む請求項1又は2に記載のチップ型電子部品。前記第1の導電性材料は、第1の導電性粒子と、前記第1の導電性粒子よりも粒径が小さい第2の導電性粒子とを含む請求項1又は2に記載のチップ型電子部品。前記第1の導電性粒子の粒径は1μm以上10μm以下であり、前記第2の導電性粒子の粒径は0.1μm以下である請求項4に記載のチップ型電子部品。前記第1の導電性粒子は、前記内部電極の厚みよりも粒径が小さい請求項4又は5に記載のチップ型電子部品。前記第1の導電性粒子は、前記内部電極の厚みよりも粒径が大きい請求項4から6のいずれか1項に記載のチップ型電子部品。前記第2の樹脂層は、第2の導電性材料の粒子を含む請求項4から7のいずれか1項に記載のチップ型電子部品。前記第1の樹脂層に含まれる前記第1の導電性粒子と前記第2の導電性粒子との平均粒径は、前記第2の導電性材料の粒子の平均粒径よりも小さい請求項8に記載のチップ型電子部品。前記第1の樹脂層及び前記第2の樹脂層は、いずれもガラスフリットを含有しない請求項1から9のいずれか1項に記載のチップ型電子部品。前記第1の導電性材料及び前記第2の導電性材料は、Cu又はNiを含む請求項3、8又は9のいずれか1項に記載のチップ型電子部品。さらに、前記第2の樹脂層の表面を覆うめっき層を有する請求項3、8又は9のいずれか1項に記載のチップ型電子部品。前記第2の樹脂層は前記第1の樹脂層の表面を、その一部を残して覆うとともに、前記第1の樹脂層の一部と前記めっき層の一部とが接触する請求項12に記載のチップ型電子部品。前記端子電極は、前記第2の樹脂層が最外層となり、かつ前記第2の導電性材料はSnを含む請求項3、8又は9のいずれか1項に記載のチップ型電子部品。表面に内部電極の一部が露出した引出部を有するセラミック素体を準備する工程と、前記引出部及び前記セラミック素体の前記引出部が露出した表面に、第1の樹脂と第1の導電性材料とを含む第1混合物を塗布して硬化させることにより、第1の樹脂層を形成する第1樹脂層形成工程と、前記第1の樹脂層の表面に、第2の樹脂と第2の導電性材料とを含む第2混合物を塗布して硬化させることにより、第2の樹脂層を形成する第2樹脂層形成工程と、を含み、前記第1樹脂層形成工程及び前記第2樹脂層形成工程においては、前記第1の樹脂層のヤング率よりも、前記第2の樹脂層のヤング率の方が小さくなるように熱処理することを特徴とするチップ型電子部品の製造方法。前記第2樹脂層形成工程において、前記第2混合物を加熱する時間は、前記第1樹脂層形成工程において、前記第1混合物を加熱する時間よりも短い請求項15に記載のチップ型電子部品の製造方法。前記第2樹脂層形成工程において、前記第2混合物を加熱する温度は、前記第1樹脂層形成工程において、前記第1混合物を加熱する温度よりも低い請求項15又は16に記載のチップ型電子部品の製造方法。チップ型電子部品は、端子電極を回路基板の端子にはんだ付けすることによって回路基板に実装される。例えば、チップ型電子部品を実装した回路基板が急激な温度変化によって伸縮した場合、チップ型電子部品及び回路基板は、それぞれ伸縮する。このとき、両者の熱膨張係数が異なることに起因して両者の伸縮量が異なる結果、チップ型電子部品は、回路基板から応力を受けて、クラックを発生することがある。特許文献1には、チップ型電子部品が回路基板から受ける応力については考慮されておらず、改善の余地がある。本発明は、チップ型電子部品が外部から受ける応力を緩和して、チップ型電子部品に発生するクラックを抑制することを目的とする。本発明は、誘電体を含むセラミック素体と、前記セラミック素体の内部に配置され、かつ、前記セラミック素体の表面に一部が露出する内部電極と、前記セラミック素体の表面に配置された端子電極と、を含み、前記端子電極は、第1の導電性材料と第1の樹脂とを含み、かつ前記セラミック素体の前記内部電極が露出する表面側に配置される第1の樹脂層と、第2の樹脂を含むとともに、前記第1の樹脂層の少なくとも一部と接触し、かつ前記第1の樹脂層よりもヤング率が低い第2の樹脂層と、を含むことを特徴とするチップ型電子部品である。このチップ型電子部品は、第1の樹脂層及び第2の樹脂層を有する端子電極を備える。このため、第1の樹脂層及び第2の樹脂層が、チップ型電子部品の外部から受ける応力外部応力を緩和することができる。特に、第2の樹脂層のヤング率が第1の樹脂層のヤング率よりも低いので、外部応力を効果的に緩和することができる。その結果、このチップ型電子部品は、外部から受ける応力に起因して発生するクラックが抑制されて、耐久性低下が抑制される。本発明において、前記第1の樹脂層は、前記内部電極の露出した部分及び前記内部電極が露出している前記セラミック素体の表面を覆うことが好ましい。このように、第1の樹脂層が、内部電極の露出した部分及び内部電極が露出しているセラミック素体の表面を直接覆うことにより、内部電極と接続するための焼付け層が不要になる。その結果、焼付け層を形成するための高温の熱処理が不要になるので、端子電極のクラックを抑制して、耐久性低下を抑制できる。本発明において、前記第2の樹脂層は、第2の導電性材料を含むことが好ましい。このようにすれば、第2の樹脂層を回路基板の端子電極に直接接続することができる。また、第2の樹脂層の表面に、電解めっき等を用いてめっき層を形成して、回路基板の端子との接続の信頼性を向上させることができる。本発明において、前記第1の導電性材料は、第1の導電性粒子と、前記第1の導電性粒子よりも粒径が小さい第2の導電性粒子とを含むことが好ましい。このようにすると、第2の導電性粒子の方が第1の導電性粒子よりも先に溶融するので、第1の樹脂層を加熱により硬化させる際には、第2の導電性粒子がまず溶融する。そして、第2の導電性粒子が、内部電極と第1の導電性粒子とを接続するとともに、第1の導電性粒子同士を接続して、これらの導電性が確保される。また、第1の導電性粒子は、第1の導電性粒子同士の接触抵抗を低減したり、第1の樹脂の収縮を抑制することにより第1の樹脂層に作用する応力を緩和してクラックの発生を抑制したりする。さらに、第1の導電性粒子は、第2の樹脂層及びセラミック素体との密着性を向上させることができる。本発明において、前記第1の導電性粒子の粒径は1μm以上10μm以下であり、前記第2の導電性粒子の粒径は0.1μm以下であることが好ましい。第1の導電性粒子及び第2の導電性粒子の粒径を上述した範囲とすることにより、上述した導電性の確保及びクラックの抑制等の効果をより確実に得ることができる。本発明において、前記第1の導電性粒子は、前記内部電極の厚みよりも粒径が小さいことが好ましい。このようにすれば、第1の樹脂層に含まれる第2の導電性粒子が内部電極と第1の導電性粒子とをより確実に接続して、両者の導電性を確保することができる。本発明において、前記第1の導電性粒子は、前記内部電極の厚みよりも粒径が大きいことが好ましい。このようにすれば、第1の樹脂層に含まれる第1の導電性粒子による接触抵抗を低減する効果及び第1の樹脂の収縮を抑制する作用によるクラックの発生を抑制する効果をより確実に得ることができる。また、第1の導電性粒子が、第2の樹脂層及びセラミック素体との密着性を向上させる効果をより確実に得ることができる。本発明において、前記第2の樹脂層は、第2の導電性材料の粒子を含むことが好ましい。このようにすれば、第2の樹脂層を回路基板の端子電極に直接接続することができる。また、第2の樹脂層の表面に、電解めっき等を用いてめっき層を形成して、回路基板の端子との接続の信頼性を向上させることができる。本発明において、前記第1の樹脂層に含まれる前記第1の導電性粒子と前記第2の導電性粒子との平均粒径は、前記第2の導電性材料の粒子の平均粒径よりも小さいことが好ましい。このようにすれば、第1の樹脂層と内部電極とを確実に接続して、両者間の導電性をより確実に確保することができる。また、第1の樹脂層と第2の樹脂層との固着強度を向上させることができる。本発明において、前記第1の樹脂層及び前記第2の樹脂層は、いずれもガラスフリットを含有しないことが好ましい。このようにすれば、第1の樹脂層及び第2の樹脂層の導電性が向上する。本発明において、前記第1の導電性材料及び前記第2の導電性材料は、Cu又はNiを含むことが好ましい。このようにすれば、内部電極と第1の樹脂層との密着性を向上させて、両者の導電性を向上させることができる。また、端子電極の外部からはんだの成分がセラミック素体の内部へ入り込む現象を抑制できる。本発明において、さらに、前記第2の樹脂層の表面を覆うめっき層を有することが好ましい。このようにすれば、めっき層によりはんだの濡れ性が向上するので、回路基板の端子と端子電極とを確実に接続して、信頼性を向上させることができる。本発明において、前記第2の樹脂層は前記第1の樹脂層の表面を、その一部を残して覆うとともに、前記第1の樹脂層の一部と前記めっき層の一部とが接触することが好ましい。このようにすれば、相対的に導電性の高い第1の樹脂層とめっき層とが直接電気的に接続するため、端子電極の等価直列抵抗を低減することができる。本発明において、前記端子電極は、前記第2の樹脂層が最外層となり、かつ前記第2の導電性材料はSnを含むことが好ましい。このようにすれば、めっき層を用いなくても端子電極を回路基板の端子にはんだ付けすることができるので、めっき層を設けないことによるチップ型電子部品の製造コストの低減及び生産性の向上を図ることができる。本発明は、表面に内部電極の一部が露出した引出部を有するセラミック素体を準備する工程と、前記引出部及び前記セラミック素体の前記引出部が露出した表面に、第1の樹脂と第1の導電性材料とを含む第1混合物を塗布して硬化させることにより、第1の樹脂層を形成する第1樹脂層形成工程と、前記第1の樹脂層の表面に、第2の樹脂と第2の導電性材料とを含む第2混合物を塗布して硬化させることにより、第2の樹脂層を形成する第2樹脂層形成工程と、を含み、前記第1樹脂層形成工程及び前記第2樹脂層形成工程においては、前記第1の樹脂層のヤング率よりも、前記第2の樹脂層のヤング率の方が小さくなるように熱処理することを特徴とするチップ型電子部品の製造方法である。このチップ型電子部品の製造方法は、第1の樹脂層及び第2の樹脂層をセラミック素体に形成して端子電極とするので、焼付け層を形成するような高温に第1の樹脂層及び第2の樹脂層をさらす必要はない。その結果、熱応力によって端子電極に発生するクラックを抑制することができる。また、第2の樹脂層のヤング率を第1の樹脂層のヤング率よりも小さくするにあたって、熱処理の条件を変更すればよいので、比較的容易にヤング率を調整することができる。本発明において、前記第2樹脂層形成工程において、前記第2混合物を加熱する時間は、前記第1樹脂層形成工程において、前記第1混合物を加熱する時間よりも短いことが好ましい。このチップ型電子部品の製造方法は、第2の樹脂層のヤング率を第1の樹脂層のヤング率よりも小さくするにあたって、熱処理における加熱の時間を変更すればよいので、比較的容易に、かつ確実にヤング率を調整することができる。本発明において、前記第2樹脂層形成工程において、前記第2混合物を加熱する温度は、前記第1樹脂層形成工程において、前記第1混合物を加熱する温度よりも低いことが好ましい。このチップ型電子部品の製造方法は、第2の樹脂層のヤング率を第1の樹脂層のヤング率よりも小さくするにあたって、熱処理における加熱の温度を変更すればよいので、比較的容易に、かつ確実にヤング率を調整することができる。本発明は、チップ型電子部品が外部から受ける応力を緩和して、チップ型電子部品に発生するクラックを抑制することができる。本発明を実施するための形態以下、実施形態というにつき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に開示した構成は適宜組み合わせることが可能である。さらに、下記実施形態で開示した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。実施形態1図1は、実施形態1に係るチップ型電子部品の斜視図である。図2は、実施形態1に係るチップ型電子部品の断面図である。図3は、実施形態1に係るチップ型電子部品が有する端子電極の拡大図である。本実施形態において、チップ型電子部品10はセラミックコンデンサであるが、これに限定されるものではない。例えば、チップ型電子部品10は、バリスタ、コイル等のインダクタ素子又は抵抗素子等であってもよい。本実施形態において、チップ型電子部品10は、6個の平面、より具体的には、対向して配置され、かつ平面視が略正方形形状の2個の平面端面13、14と、2個の端面13、14同士を連結する4個の平面側面12とを有する直方体形状をしているが、チップ型電子部品10の形状はこれに限定されるものではない。チップ型電子部品10は、セラミック素体11と、内部電極17、18と、端子電極20、30とを含む。セラミック素体11は、誘電体15を含む。内部電極17、18は、セラミック素体11の内部に配置され、かつセラミック素体11の表面に一部が露出する。より具体的には、内部電極17は、セラミック素体11の端面13の表面に一部が露出し、内部電極18は、セラミック素体11の端面14の表面に一部が露出する。端子電極20、30は、セラミック素体11の表面に配置される。より具体的には、端子電極20は、内部電極17が露出しているセラミック素体11の端面13の表面に配置され、端子電極30は、内部電極18が露出しているセラミック素体11の端面14の表面に配置される。チップ型電子部品10の長手方向、すなわち、一対の端面13、14と直交する方向をY軸とし、Y軸に直交する軸をそれぞれX軸、Z軸とする。端子電極20、30の端面端子端面20T、30Tの辺の長さは、X軸方向がLa、Z軸方向がLbである。チップ型電子部品10の端面13、14は略正方形形状であるので、チップ型電子部品10が有する端子電極20、30の端子端面20T、30Tも、略正方形形状である。本実施形態において、端子端面20T、30Tは正方形に近い形状なので、La≒Lbである。チップ型電子部品10のY軸方向の長さ、すなわち、チップ型電子部品10の長手方向の長さはLcである。Lcは、一対の端子端面20T、30T間の最短距離である。チップ型電子部品10は、上述したように略直方体形状であるので、平面視Z軸又はX軸方向から見た状態は矩形の形状側面12の形状が矩形である。このため、チップ型電子部品10は、平面視において、長手方向Y軸方向と短手方向X軸又はZ軸方向とがある。本実施形態のチップ型電子部品10は、寸法は問わない。次に、図1、図2を参照して、チップ型電子部品10の内部構造について、簡単に説明する。図2は、チップ型電子部品10を、端子電極20、30の端子端面20T、30T及び内部電極17、18と直交する平面で切った断面を示している。チップ型電子部品10が有するセラミック素体11は、内部電極17、18と誘電材料の誘電体15とを含む。内部電極17、18は、例えば、パラジウムPd、銀Ag/パラジウム合金、ニッケルNi、銅Cu等である。誘電体15は、例えば、チタン酸バリウムBaTiO3等である。本実施形態において、セラミック素体11は、誘電体15と内部電極17、18とが交互に積層される。本実施形態において、誘電体15は誘電体層に相当する。セラミック素体11は、セラミックグリーンシート未焼成セラミックシートを複数枚積層した積層体を加熱し、圧着することにより一体化した後、切断し、脱脂し、焼成することにより得られた直方体状の焼結体である。そして、セラミック素体11は、内部電極17に端子電極20が電気的に接続され、かつ内部電極18に端子電極30が電気的に接続されてチップ型電子部品10となる。チップ型電子部品10が有するセラミック素体11は、内部電極と絶縁体とを有していれば、本実施形態の構造に限定されるものではない。セラミック素体11の端面13、14には、それぞれ内部電極17、18が露出している。上述したように、一対の端子電極20、30は、それぞれ端面13、14を別々に覆うとともに、複数の内部電極17、18が電気的に接続される。このように、セラミック素体11の端面13、14は、端子電極20、30が形成される端子電極形成面となる。本実施形態において、端子電極20、30は、端子端面20T、30Tと電気的に接続される側面端子側面20S、30Sを有する。端子側面20S、30Sは、端子端面20T、30Tからセラミック素体11の4個の側面12のうち少なくとも1つに延出し、一部を覆う。本実施形態において、端子側面20S、30Sは、セラミック素体11の4個の側面12すべてに延出している。次に、端子電極20、30の構造を説明する。図2に示すように、端子電極20、30は、第1の樹脂層21、31と、第2の樹脂層22、32とを含む。図3に示すように、第1の樹脂層21は、第1の導電性材料41と第1の樹脂51とを含み、かつセラミック素体11の内部電極17、18が露出する表面、すなわちセラミック素体11の端面13、14側に配置される。第2の樹脂層22、32は、第2の樹脂52を含むとともに、第1の樹脂層21、31の少なくとも一部と接触し、かつ第1の樹脂層21、31よりもヤング率が低い。端子電極20、30は、チップ型電子部品10の内部電極17、18と回路基板の実装部とを電気的に接続する。このため、端子電極20、30は、導電性を有する。後述するように、本実施形態では、端子電極20、30が有する第1の樹脂層21、31及び第2の樹脂層22、32の両方が導電性を有する。第1の樹脂層21、31は第1の導電性材料41により、第2の樹脂層22、32は第2の導電性材料42により、それぞれ導電性を有する。本実施形態において、第1の導電性材料41及び第2の導電性材料42は、それぞれ一種類であってもよいし、2種類以上であってもよい。例えば、第1の導電性材料41又は第2の導電性材料42は、単一の種類の材料から得られた単一種類の粒子であってもよいし、異なる種類の材料から得られた複数種類の粒子であってもよい。本実施形態において、第1の導電性材料41及び第2の導電性材料42は、いずれも金属、より具体的には金属の粒子であるが、これに限定されない。例えば、第1の導電性材料41及び第2の導電性材料42は、炭素の粒子等であってもよい。第1の導電性材料41及び第2の導電性材料42は、同じ種類であってもよいし、異なる種類であってもよいが、後者のようにすれば、第1の樹脂層21、31に必要な機能及び特性と第2の樹脂層22、32に必要な機能及び特性とを実現しやすくなる。本実施形態において、第1の導電性材料41及び第2の導電性材料42は、いずれも金属の粒子である。より具体的には、第1の導電性材料41は、Cuの粒子であり、第2の導電性材料42は、第1粒子42Aの少なくとも一部が被覆材料42Sで被覆された形態の粒子である。この例では、第1粒子42AはNiの粒子であり、被覆材料42SはSnスズである。しかし、第1の導電性材料41及び第2の導電性材料42の種類及び形態は、上述したものに限定されない。端子電極20、30は、回路基板の実装部とはんだによって電気的に接続される。このとき、端子電極20、30の外側からはんだに含まれるSn等がセラミック素体11の内部に入り込む、はんだ喰われと呼ばれる現象が発生することがある。上述したように、第1の導電性材料41及び第2の導電性材料42が、Niを含むようにすると、はんだ喰われを抑制できるので好ましい。また、第1の樹脂層21、31がNi又はCuを含むと、内部電極17、18と第1の樹脂層21、31とをより確実に接続して、信頼性を向上させることができる。本実施形態において、第1の樹脂層21、31及び第2の樹脂層22、32は、いずれも端子電極20、30となる。本実施形態では、第1の樹脂層21、31が内部電極17、18と電気的に接続されるとともに、第2の樹脂層22、32が回路基板の実装部と電気的に接続される。したがって、内部電極17、18は、第1の樹脂層21、31と第2の樹脂層22、32とを介して、前記回路基板の実装部と電気的に接続される。このため、第1の樹脂層21、31及び第2の樹脂層22、32は、いずれも導電性が必要である。第1の導電性材料41及び第2の導電性材料42は、粒径が1μm以上10μm以下であることが好ましい。この範囲であれば、第1の樹脂層21、31及び第2の樹脂層22、32は、十分な導電性を有することができる。第1の樹脂51と第2の樹脂52とは、同じ種類であっても異なる種類であってもよい。本実施形態では、第1の樹脂51と第2の樹脂52とが同じ種類である。第1の樹脂51と第2の樹脂52とを同一の種類とすることにより、複数の樹脂を用意する必要がなくなるので、チップ型電子部品10の製造コストを低減することができる。また、第1の樹脂51と第2の樹脂52とを異ならせることによって、第1の樹脂層21、31に要求される特性及び第2の樹脂層22、32に要求される特性を実現しやすくなる。本実施形態において、第1の樹脂51及び第2の樹脂52は、エポキシ樹脂である。本実施形態においては、硬化温度が100°Cから200°C程度のエポキシ樹脂が用いられる。しかし、第1の樹脂51及び第2の樹脂52は、エポキシ樹脂に限定されるものではない。例えば、ポリイミド、フェノール等を第1の樹脂51及び第2の樹脂52に用いてもよい。第1の樹脂層21、31は、第1の樹脂51に第1の導電性材料41が分散している。また、第2の樹脂層22、32は、第2の樹脂52に第2の導電性材料42が分散している。このため、本実施形態において、第1の樹脂層21、31及び第2の樹脂層22、32は、いずれも導電性を有している。本実施形態においては、少なくとも第1の樹脂層21、31が導電性を有していればよく、第2の樹脂層22、32は、必ずしも導電性を有していなくてもよい。この点については、本実施形態以降の実施形態で説明する。第1の導電性材料41が第1の樹脂層21、31の全体積に占める割合及び第2の導電性材料42が第2の樹脂層22、32の全体積に占める割合は、30体積以上60体積以下であることが好ましい。この範囲であれば、第1の樹脂層21、31及び第2の樹脂層22、32は、十分な導電性を有することができる。チップ型電子部品10は、セラミック素体11側に配置される第1の樹脂層21、31と、第1の樹脂層21、31に接触し、かつ第1の樹脂層21、31よりもセラミック素体11から離れた位置に配置される第2の樹脂層22、32を含む端子電極20、30を介して、回路基板の実装部に実装される。このように、チップ型電子部品10は、第1の樹脂層21、31及び第2の樹脂層22、32を有する端子電極20、30がセラミック素体11と回路基板の実装部との間に介在する。その結果、チップ型電子部品10は、回路基板からチップ型電子部品10へ伝達される外部からの機械的な応力及び2つの端子電極20、30がセラミック素体11を回路基板に固定した状態でチップ型電子部品10が発熱することにより発生する熱応力が端子電極20、30によって緩和される。そして、チップ型電子部品10は、セラミック素体11又は端子電極20、30へクラックが発生することを抑制することができるので、耐久性低下が抑制される。端子電極20、30は、第1の樹脂層21、31をセラミック素体11の端面13、14に設けられて、内部電極17、18と電気的に接続する。また、端子電極20、30は、内部電極17、18が露出するセラミック素体11の表面、すなわち、端面13、14を被覆する。このため、本実施形態において、セラミック素体11側に配置されて内部電極17、18と電気的に接続される第1の樹脂層21、31は、内部電極17、18と確実に接続する機能及びセラミック素体11の表面に対して強固に密着する機能が求められる。したがって、本実施形態において、第1の樹脂層21、31は、ヤング率を高くして硬度を高くしてある。第1の樹脂層21、31のヤング率が高く、硬度が高い場合にも、チップ型電子部品10が回路基板に実装された際において、外部からの機械的な応力及びチップ型電子部品10の熱応力を効果的に緩和するため、端子電極20、30は、第1の樹脂層21、31よりもヤング率の低い第2の樹脂層22、32を含む。すなわち、チップ型電子部品10の端子電極20、30は、第1の樹脂層21、31よりもチップ型電子部品10の表面から離れた位置に、第1の樹脂層21、31の少なくとも一部と接触し、かつ第1の樹脂層21、31よりもヤング率が低く、硬度が低い第2の樹脂層22、32を含む。そして、第2の樹脂層22、32は、回路基板の端子とはんだ等によって電気的に接続される。このような構造により、チップ型電子部品10は、外部からの機械的な応力及び熱応力をより効果的に緩和することができるとともに、端子電極20、30と内部電極17、18及び端面13、14とが確実に接続される。このように、チップ型電子部品10は、ヤング率が第2の樹脂層22、32よりも大きい第1の樹脂層21、31が、チップ型電子部品10の内部電極17、18及び端面13、14と強固に密着して、これらと確実に接続される。そして、第1の樹脂層21、31と接触し、かつ第1の樹脂層21、31よりもヤング率の低い第2の樹脂層22、32は、外部からの機械的な応力及びチップ型電子部品10の発熱に起因する熱応力をより効果的かつ確実に緩和する。また、回路基板に実装されたチップ型電子部品10は、誘電体15に発生する電歪現象に起因した音鳴りが発生したり、セラミック素体11にクラックが発生したりすることがある。端子電極20、30は、第1の樹脂層21、31及び第2の樹脂層22、32を有するので、電歪現象によるチップ型電子部品10の変形を吸収して、前記音鳴り及び前記クラックを抑制することもできる。特に、端子電極20、30は、ヤング率が第1の樹脂層21、31よりも低い第2の樹脂層22、32を有するので、電歪現象によるチップ型電子部品10の変形を吸収して、前記音鳴り及び前記クラックをより効果的かつ確実に抑制することができる。このように、チップ型電子部品10は、誘電体15を有する場合には、第1の樹脂層21、31及び第2の樹脂層22、32を含む端子電極20、30が音鳴り及びクラックを抑制できるという利点がある。チップ型電子部品10は、誘電体15を有していなくてもよく、この場合は、端子電極20、30が外部からの応力及び熱応力を緩和するという効果が得られる。本実施形態において、第1の樹脂層21、31のヤング率は第2の樹脂層22、32のヤング率よりも高く、2GPa以上6GPa以下が好ましい。また、第2の樹脂層22、32のヤング率は、0.1GPa以上3GPa以下とすることが好ましく、1GPa以下とすることが特に好ましい。第1の樹脂層21、31のヤング率と第2の樹脂層22、32のヤング率とを上述した範囲とすることにより、第1の樹脂層21、31とチップ型電子部品10の内部電極17、18及び端面13、14とを確実に密着させ、かつチップ型電子部品10に作用する外的な応力及び熱応力を確実に緩和することができる。また、チップ型電子部品10の第1の樹脂層21、31及び第2の樹脂層22、32は、誘電体15の電歪現象に起因した音鳴り及びクラックを抑制することもできる。第2の樹脂層22、32のヤング率を第1の樹脂層21、31のヤング率よりも小さくするために、例えば、端子電極20、30をセラミック素体11の端面13、14に形成するにあたって、第1の樹脂層21、31の熱処理と第2の樹脂層22、32の熱処理とを異ならせる方法がある。例えば、第1の樹脂層21、31が有する第1の樹脂51及び第2の樹脂層22、32が有する第2の樹脂52にエポキシ樹脂を用いる場合、第2の樹脂52の熱硬化時間を第1の樹脂51の熱硬化時間よりも短くする方法がある。また、第2の樹脂52の熱硬化温度を第1の樹脂51の熱硬化温度よりも低くする方法もある。熱処理を異ならせる他にも、第1の樹脂層21、31に含まれる第1の導電性材料41の含有量と第2の樹脂層22、32に含まれる第2の導電性材料42の含有量とを異ならせる方法もある。例えば、第2の樹脂層22、32の全体積に対する第2の導電性材料42の体積比率を、第1の樹脂層21、31の全体積に対する第1の導電性材料41の体積比率よりも小さくする。さらに、第1の樹脂51の種類と第2の樹脂52の種類とを異ならせたり、第1の樹脂51と第2の樹脂52とで樹脂の成分割合を異ならせたりする方法もある。上述した方法を単独で又は組み合わせて用いることにより、第2の樹脂層22、32のヤング率を第1の樹脂層21、31のヤング率よりも低くすることができる。よりヤング率の高い第1の樹脂層21、31は、セラミック素体11の端面13、14の全体へ強固に固着してこれを覆うので、端面13、14の強度が向上する。また、第1の樹脂層21、31は、セラミック素体11の内部へめっき液等が浸入することを効果的に抑制する。本実施形態において、第1の樹脂層21、31及び第2の樹脂層31、32は、ガラスフリットを有しないことが好ましい。このようにすれば、第1の樹脂層21、31及び第2の樹脂層31、32の導電性が向上するので、端子電極20、30の等価直列抵抗EquivalentSeriesResistance:ESRの増加を抑制することができる。また、端子電極20、30は、ガラスと導電性材料とを含む焼付け層を内部電極17、18が露出する端面13、14に設ける必要はない。焼付け層が不要になるので、焼付け層を形成するための高温での加熱が不要になる。その結果、チップ型電子部品10は、端子電極20、30の発生するクラックを低減できる。端子電極の変形例図4、図5は、実施形態1に係るチップ型電子部品が有する端子電極の変形例を示す拡大図である。本変形例に係る端子電極20a、30a及び端子電極20b、30bは、上述した端子電極20、30と同様であるが、第1の樹脂層21a、31aが有する第1の導電性材料41a及び第2の樹脂層22a、32aが有する第2の導電性材料42a又は第2の樹脂層22b、32bが有する第2の導電性材料42bの形態が異なる。第1の導電性材料41aは、第1の導電性粒子41Aと、第1の導電性粒子41Aの粒径よりも粒径が小さい第2の導電性粒子41Bとを含む。第1の導電性粒子41Aの粒径はd1であり、第2の導電性粒子41Bの粒径はd2である。粒径d1、d2は、第1の樹脂層21a、31aに含まれる第1の導電性粒子41A及び第2の導電性粒子41BのSEMScanningElectronMicroscope:走査型電子顕微鏡像等から求めた平均粒径を用いればよい。例えば、第1の樹脂層21a、31aを研磨して撮像したSEM像に現れている複数の第1の導電性粒子41A又は第2の導電性粒子41Bの粒径から平均粒径を求める。第1の導電性粒子41A等のSEM像から平均粒径を求める手法は、これに限定されるものではない。例えば、第1の導電性粒子41A等のSEM像に幅及び長さが既知の直線を描き、この直線に含まれる第1の導電性粒子41A等から平均粒径を求めてもよい。このようにすることで、第1の導電性粒子41Aよりも粒径が小さい第2の導電性粒子41Bは、第1の導電性粒子41Aよりも低い温度で溶融する。第1の樹脂層21a、31aが含む第1の樹脂51を熱硬化させる際には、第1の導電性粒子41Aが溶融する温度よりも低い温度100°Cから150°C程度で第2の導電性粒子41Bが溶融して、第1の導電性粒子41A同士及び第1の導電性粒子41Aと内部電極17、18とを電気的に接続する。すなわち、熱硬化後における第1の樹脂層21a、31aにおいては、第2の導電性粒子41Bを介して、内部電極17、18と第1の導電性粒子41Aとが電気的に接続され、かつ第1の導電性粒子41A同士が電気的に接続されることになる。このような構造により、第1の樹脂層21a、31aと内部電極17、18との導電性が確保される。また、第1の樹脂層21a、31aは、第1の導電性粒子41Aが接触抵抗の低減を実現するとともに、第1の樹脂層21a、31aの収縮を低減することにより、第1の樹脂層21a、31aに発生するクラックが緩和される。さらに、第1の樹脂層21a、31aは、第1の導電性粒子41Aが、第2の樹脂層22a、32aとの密着性を向上させる。第1の導電性粒子41Aの粒径d1は1μm以上10μm以下であり、第2の導電性粒子41Bの粒径d2は0.5μm以下とすることが好ましく、0.1μm以下とすることがさらに好ましい。このようにすることで、第1樹脂51を熱硬化させる際に、第2の導電性粒子41Bが確実に溶融して第1の導電性粒子41A同士及び内部電極17、18と第1の導電性粒子41Aとの電気的な接続を確実に実現できる。また、粒径d1及び粒径d2を上述の範囲とすることにより、第1の樹脂層21a、31aに発生するクラックをより効果的に緩和できるとともに、第1の樹脂層21a、31aと第2の樹脂層22a、32aとの密着性をより向上させることができる。また、第1の導電性粒子41Aの粒径d1を上述した範囲とすることにより、第1の導電性粒子41A同士の接触抵抗を低減する効果及び第1の樹脂51の収縮を抑制することにより第1の樹脂層21a、31aに作用する応力を緩和してクラックの発生を抑制する効果をより確実に得ることができる。さらに、第1の導電性粒子41Aの粒径d1を上述した範囲とすることにより、第2の樹脂層22a、32a及びセラミック素体11との密着性をより向上させることができる。本変形例において、第1の導電性粒子41AはNiであり、第2の導電性粒子41BはCuであるが、両者は同じ材料例えば、Cuであってもよい。第2の導電性粒子41Bの粒径d2は、内部電極17、18の厚みtよりも小さいことが好ましい。このようにすることで、第2の導電性材料42aが、内部電極17、18と第1の導電性粒子41Aとをより確実に接続して、両者間の導電性をより確実に確保することができる。また、第1の導電性粒子41Aの粒径d1は、内部電極17、18の厚みtよりも大きいことが好ましい。このようにすることで、第1の導電性粒子41Aは、第1の導電性粒子41A同士の接触抵抗をより確実に低減するとともに、第1の樹脂層21a、31aの収縮をより確実に抑制して、第1の樹脂層21a、31aのクラックをより効果的に緩和できる。また、第1の導電性粒子41Aは、第1の樹脂層21a、31aとセラミック素体11及び第2の樹脂層22a、32aとの固着強度をより向上させ、密着性をより向上させることができる。本変形例において、第2の導電性材料42aは、第2の導電性材料42aの粒子として、第1粒子42A、第2粒子42B及び第3粒子42Cを含む。本変形例において、第1粒子42Aと第2粒子42Bと第3粒子42Cとは、それぞれ順にNi、Cu、Snである。また、図5に示す端子電極20b、30bの第2の樹脂層22b、32bは、第2の導電性材料42bの粒子として、第1粒子42A及び第2粒子42Bを含む。第1粒子42Aと第2粒子42Bとは、それぞれ順にSn、Cuである。このように、本変形例において、第1粒子42Aと第2粒子42Bと第3粒子42Cとは、異なる3種類の材料であるが、図5に示す第3の第1粒子42A及び第2粒子42Bのように、異なる2種類の材料であってもよい。さらに、第2の導電性材料42a、42bの粒子は、同一の材料の粒子であってもよいし、異なる4種類以上の材料の粒子であってもよい。第1の樹脂層21a、31aに含まれる第1の導電性粒子41Aの平均粒径と第2の導電性粒子41Bの平均粒径とは、第2の樹脂層22a、32aに含まれる第2の導電性材料42aの粒子の平均粒径又は第2の樹脂層22b、32bに含まれる第2の導電性材料42bの粒子の平均粒径よりも小さいことが好ましい。このようにすることで、第1の樹脂層21a、31aと内部電極17、18との導電性をさらに向上させることができる。また、第1の樹脂層21a、31aと第2の樹脂層22a、32a又は第2の樹脂層22b、32bとの固着強度をより向上させることができる。本実施形態において、第1の導電性粒子41Aの平均粒径、第2の導電性粒子41Bの平均粒径及び第2の導電性材料42a、42bの粒子の平均粒径は、第1の導電性粒子41A及び第2の導電性粒子41B等のSEM像観察から求めた。チップ型電子部品の製造方法図6は、実施形態1に係るチップ型電子部品の製造方法のフローチャートである。図7-1から図7-4は、実施形態1に係るチップ型電子部品の製造方法の説明図である。ここでは、図2に示すチップ型電子部品10を製造する方法の一例を説明する。チップ型電子部品10を製造するにあたり、ステップS11で、表面に内部電極17、18の一部が露出した引出部17L、18Lを有するセラミック素体11を準備する。図7-1に示すように、引出部17L、18Lは、セラミック素体11の端面13、14に引き出されている。次に、ステップS12で示される第1樹脂層形成工程に進む。第1樹脂層形成工程は、図7-2に示すように、引出部17L、18L及びセラミック素体11の引出部17L、18Lが露出した表面、すなわち端面13、14に、第1の樹脂51と第1の導電性材料41とを含む第1混合物21P、31Pを塗布して硬化させることにより、第1の樹脂層21、31を形成する工程である。次に、第1樹脂層形成工程をより詳細に説明する。第1樹脂層形成工程では、図7-2に示すように、まず、セラミック素体11の端面13、14に、液体状の第1の樹脂51に第1の導電性材料41を分散させたペースト状の第1混合物21P、31Pを、例えば、ディップ法等により塗布するステップS121。次に、第1混合物21P、31Pを熱処理第1の熱処理することにより硬化させるステップS122。本実施形態において、第1の樹脂51は、例えば、エポキシ樹脂のような熱硬化性樹脂を用いるので、第1混合物21P、31Pを加熱することにより硬化させる。ステップS122での第1の熱処理によってセラミック素体11の端面13、14に第1の樹脂層21、31が形成されたら、ステップS12の第1樹脂層形成工程が終了する。次に、ステップS12で示される第2樹脂層形成工程に進む。第2樹脂層形成工程は、図7-3に示すように、第1の樹脂層21、31の表面に、第2の樹脂52と第2の導電性材料42とを含む第2混合物22P、32Pを塗布して硬化させることにより、第2の樹脂層22、32を形成する工程である。次に、第2樹脂層形成工程をより詳細に説明する。第2樹脂層形成工程では、図7-3に示すように、まず、第1の樹脂層21、31の表面に、液体状の第2の樹脂52に第2の導電性材料42を分散させたペースト状の第2混合物22P、32Pを、例えば、ディップ法等により塗布するステップS131。次に、第2混合物21P、32Pを熱処理第2の熱処理することにより硬化させるステップS132。本実施形態において、第2の樹脂52は、第1の樹脂51と同様に、例えば、エポキシ樹脂のような熱硬化性樹脂を用いるので、第2混合物22P、32Pを加熱することにより硬化させる。本実施形態において、第1樹脂層形成工程ステップS12及び第2樹脂層形成工程ステップS13においては、第1の樹脂層21、31のヤング率よりも、第2の樹脂層22、32のヤング率の方が小さくなるように熱処理される。例えば、第2樹脂層形成工程、より具体的には、第2の熱処理ステップS132において第2混合物22P、32Pを加熱する時間を、第1樹脂層形成工程、より具体的には、第1の熱処理ステップS122において第1混合物21P、31Pを加熱する時間よりも短くする。このようにすれば、第1の樹脂層21、31の方がより硬化するため、相対的に第2の樹脂層22、32のヤング率を低くすることができる。また、第2樹脂層形成工程、より具体的には、第2の熱処理ステップS132において第2混合物22P、32Pを加熱する温度を、第1樹脂層形成工程、より具体的には、第1の熱処理ステップS122において第1混合物21P、31Pを加熱する温度よりも低くしてもよい。このようにしても、第1の樹脂層21、31の方がより硬化するため、相対的に第2の樹脂層22、32のヤング率を低くすることができる。このように、本実施形態に係るチップ型電子部品に製造方法は、熱処理の条件を変更するので、比較的容易に、かつ確実に、第2の樹脂層22、32のヤング率を低くすることができる。図7-4に示すように、第1の樹脂層21、31の表面に第2の樹脂層22、32が形成されたら、セラミック素体11の表面に端子電極20、30を有するチップ型電子部品10が完成する。本実施形態では、第1の熱処理及び第2の熱処理の条件を調整することにより、第2の樹脂層22、32のヤング率を第1の樹脂層21、31のヤング率よりも低くすることができるので、比較的容易に第2の樹脂層22、32及び第1の樹脂層21、31のヤング率を調整することができる。なお、第2の樹脂層22、32及び第1の樹脂層21、31のヤング率は、例えば、第1樹脂51及び第2樹脂52の種類並びに第1の導電性材料41及び第2の導電性材料42の種類を変更したり、第1樹脂51と第1の導電性材料41との比率等を調整したり、これらと熱処理とを併用したりすることによって調整してもよい。以上、本実施形態に係るチップ型電子部品は、第1の樹脂層及び第2の樹脂層を有する端子電極を備える。このため、第1の樹脂層及び第2の樹脂層が、外部応力及び熱応力を効果的に緩和することができるので、外部応力及び熱応力に起因するセラミック素体又は端子電極のクラックの発生を抑制することができる。本実施形態の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態の構成を備えるものは、本実施形態と同様の作用、効果を奏する。実施形態2図8は、実施形態2に係るチップ型電子部品の断面図である。図9は、実施形態2に係るチップ型電子部品が有する端子電極の拡大図である。実施形態2に係るチップ型電子部品10Aは、実施形態1に係るチップ型電子部品10と同様であるが、第2の樹脂層22、32の表面を覆うめっき層33を有するとともに、第2の樹脂層22、32は第1の樹脂層21、31の表面を、その一部を残して覆うとともに、第1の樹脂層21、31の一部とめっき層の一部とが接触する点が異なる。チップ型電子部品10Aの端子電極20A、30Aは、第1の樹脂層21、31と、第2の樹脂層22c、32cと、めっき層23、33とを含む。第1の樹脂層21、31は、実施形態1のチップ型電子部品10が有する第1の樹脂層21、31と同様である。チップ型電子部品10Aが有する第2の樹脂層22c、32cは、第2の樹脂52と、第2の導電性材料42cとを含む。第2の樹脂層22c、32cは、第1の樹脂層21、31の一部を残して第1の樹脂層21、31を覆っている。めっき層33は、第2の樹脂層22c、32cよりもセラミック素体11から離れた位置に配置されるとともに、第2の樹脂層22c、32cを覆い、かつ第1の樹脂層21、31の一部と接触する。すなわち、めっき層23、33は、第1の樹脂層21、31のうち、第2の樹脂層22c、32cが覆っていない部分と接触してこれを覆う。めっき層23、33は、Snめっき又はNi-Snめっきである。端子電極20A、30Aは、このような材料のめっき層23、33を有することにより、回路基板に実装される際には、はんだとの濡れ性が向上する。その結果、端子電極20A、30Aは確実に回路基板の端子電極と接続されるので、信頼性が向上する。なお、Snめっきでめっき層23、33が形成される場合、めっき層23、33は、1層である。Ni-Snめっきでめっき層23、33が形成される場合、めっき層23、33は、Niめっきの層の表面にSnめっきの層が設けられた2層のめっき層になる。めっき層23、33は、第2の樹脂層22c、32cの表面に設けられる。めっき層23、33は、電解めっきにより設けられるので、第2の樹脂層22c、32cは導電性が必要である。このため、第2の樹脂層22c、32cは、図9に示すように、第2の樹脂52に第2の導電性材料42cを分散させることにより導電性が確保される。なお、本実施形態において、第2の導電性材料42cは金属の粒子であり、本実施形態ではCuである。また、第1の樹脂層21、31が含む第1の導電性材料41も金属の粒子であり、本実施形態ではCuである。第1の樹脂層21、31及び第2の樹脂層22c、32cは、いずれも導電性を有していればよいので、第1の導電性材料41及び第2の導電性材料42cの種類及び形態は上述したものに限定されない。例えば、上述した実施形態1又はその変形例に係る第1の導電性材料41、41a又は第2の導電性材料42、42a、42b等を、チップ型電子部品10Aの端子電極20A、20Bに適用してもよい。この場合、上述した実施形態1又はその変形例における作用、効果を得ることができる。特に、第1の導電性材料41、41a及び第2の導電性材料42、42a、42b、42cは、Cu以外では、Niが好ましい。一般に、導電性樹脂は、導体と比較して電気抵抗が大きい。本実施形態において、端子電極20A、30Aは、導電性を有する第1の樹脂層21、31と、同じく導電性を有する第2の樹脂層22c、32cがと積層されている。このため、端子電極20A、30Aは、等価直列抵抗が増加する傾向がある。特に、本実施形態では、第1の樹脂層21、31よりも第2の樹脂層22c、32cの方がヤング率は低いので、第2の樹脂層22c、32cの方が第1の樹脂層21、31よりも電気抵抗が高くなる傾向がある。結果として、端子電極20A、30Aの等価直列抵抗が増加する傾向が大きい。このため、本実施形態では、第2の樹脂層22c、32cが、第1の樹脂層21、31を、その一部残して覆う。同時に、めっき層23、33が、第2の樹脂層22c、32cから露出した第1の樹脂層21、31すなわち第2の樹脂層22に覆われていない第1の樹脂層21、31と、第2の樹脂層22c、32cとを覆う。このような構造により、チップ型電子部品10Aは、めっき層23、33と第1の樹脂層21、31とが電気的に接続されるので、導電性の低いすなわち電気抵抗が高い第2の樹脂層21、31による端子電極20A、30Aの導電性の低下を抑制することができる。その結果、チップ型電子部品10Aは、端子電極20A、20Bの等価直列抵抗の増加を抑制することができる。このように、端子電極20A、30Aの構造は、2つの導電性の樹脂層と最外層に金属めっきの層とを有するものに対して好適である。チップ型電子部品10Aが回路基板に実装される場合、そして、めっき層23、33が回路基板の端子と電気的に接続される。この場合、チップ型電子部品10Aは、第2の樹脂層22c、32cよりも導電性の高いすなわち電気抵抗が低い第1の樹脂層21、31及びめっき層23、33を介して内部電極17、18が回路基板の端子と電気的に接続される。すなわち、チップ型電子部品10Aは、導電性の低い第2の樹脂層22c、23cを介さずに、内部電極17、18を回路基板の端子と電気的に接続できる。その結果、チップ型電子部品10Aの内部電極17、18と回路基板の端子とが、低抵抗で電気的に接続される。また、チップ型電子部品10Aは、めっき層23、33が回路基板の端子と電気的に接続されるので、はんだと端子電極20A、30Aとのの濡れ性が向上する。その結果、チップ型電子部品10Aは、回路基板へ実装されたときの信頼性が向上する。本実施形態において、チップ型電子部品10Aの端子電極20A、30Aが有するめっき層23、33の代わりに、第3の導電性材料を含む第3の樹脂層を用いてもよい。この場合、第3の樹脂層と第1の樹脂層21、31と一部とが電気的に接続する。第3の樹脂層は、第3の導電性材料を含む樹脂を第1の樹脂層21、31の表面に塗布した後、加熱により硬化させて形成することができる。このため、第2の樹脂層22c、32cに導電性は不要であるので、第2の樹脂層22c、32cは、第2の導電性材料42cを含まなくてもよい。めっき層23、33の代わりに第3の樹脂層を用いる場合、第3の樹脂層が回路基板の端子と電気的に接続されるため、第3の樹脂層はSnを含むことが好ましい。このようにすれば、はんだと第3の樹脂層との濡れ性が向上するので、端子電極20A、30Aと回路基板の端子との接続の信頼性が向上する。端子電極の変形例図10は、実施形態2に係るチップ型電子部品が有する端子電極の第1変形例を示す拡大図である。本変形例に係る端子電極20Aa、30Aaは、上述した端子電極20A、30Aと同様であるが、第2の樹脂層22b、32bが有する第2の導電性材料42bが、上述した端子電極20A、30Aとは異なる。本変形例において、第2の樹脂層22b、32bは、上述した実施形態1の変形例図5参照と同様である。すなわち、第2の樹脂層22b、32bは、第2の導電性材料42bの粒子として、第1粒子42A及び第2粒子42Bを含む。第1粒子42AはNiの粒子であり、第2粒子42BはCuの粒子である。そして、めっき層23、33が第2の樹脂層22b、32bの表面を覆う。図11は、実施形態2に係るチップ型電子部品が有する端子電極の第2変形例を示す拡大図である。本変形例に係る端子電極20Ab、30Abは、上述した端子電極20A、30Aと同様であるが、第2の樹脂層22d、32dが有する第2の導電性材料42dが、上述した端子電極20A、30Aとは異なる。本変形例において、第2の樹脂層22d、32dが含む第2の導電性材料42dは、第1粒子42Aの少なくとも一部が被覆材料42Sで被覆された形態の粒子である。そして、めっき層23、33が第2の樹脂層22d、32dの表面を覆う。この例では、第1粒子42AはNiの粒子であり、被覆材料42SはCuである。しかし、第1粒子42A及び被覆材料42Sの種類は、上述したものに限定されない。チップ型電子部品の製造方法図12は、実施形態2に係るチップ型電子部品の製造方法のフローチャートである。図13-1から図13-6は、実施形態2に係るチップ型電子部品の製造方法の説明図である。ここでは、図8に示すチップ型電子部品10Aを製造する方法の一例を説明する。チップ型電子部品10Aを製造するにあたり、ステップS21及びステップS22図13-1、図13-2は、実施形態1で説明したステップS11及びステップS12と同様なので説明を省略する。ステップS22の第1樹脂層形成工程が終了し、セラミック素体11の表面に第1の樹脂層21、31が形成されたら、ステップS23に進む。ステップS23は、第1樹脂層被覆工程である。第1樹脂層被覆工程は、第1の樹脂層21、31の一部が被覆材MSで被覆される工程である。これは、第1の樹脂層21、31の一部を第2の樹脂層22、32で被覆しないで、上述しためっき層23、33と第1の樹脂層21、31の一部とを電気的に接続させるためである。本実施形態では、図13-3に示すように、第1の樹脂層21、31と側面12との境界から端面13、14に向かう途中の部分まで、第1の樹脂層21、31の一部が被覆材MSで被覆される。被覆材MSは、例えば、レジスト等の樹脂である。第1の樹脂層21、31の一部が被覆材MSで被覆されたら、ステップS24で示される第2樹脂層形成工程に進む。ステップS24の第2樹脂層形成工程は、実施形態1で説明したステップS13の第2樹脂層形成工程と同様であるが、図13-4に示すように、第1の樹脂層21、31及び被覆材MSの表面に、第2混合物22P、32Pが塗布される。また、第2混合物22P、32Pは、図9に示す第2の導電性材料42cを含む。その他は、実施形態1と同様である。ステップS24の第2樹脂層形成工程が終了し、第1の樹脂層21、31及び被覆材MSの表面に第2の樹脂層22、32が形成されたら、ステップS25に進む。ステップS25は、被覆材除去工程である。被覆材除去工程は、被覆材MSが除去される工程である。被覆材MSがレジスト等の樹脂である場合、これを溶解させる溶媒を用いて被覆材MSを除去する。被覆材MSが除去されると、図13-5に示すように、第1の樹脂層21、31と側面12との境界から端面13、14に向かう途中の部分までは、第1の樹脂層21、31が第2の樹脂層22、32で覆われない。被覆材MSが除去されたら、ステップS26に進み、第1の樹脂層21、31の表面の一部及び第2の樹脂層22、32の表面に、めっき層23、33が形成される。めっき層23、33は、例えば、電解めっきが用いられる。このようにして、図13-6に示すように、セラミック素体11の表面に端子電極20A、30Aを有するチップ型電子部品10Aが完成する。なお、被膜材MSを用いなくても、ペースト状の第2混合物22P、32Pにセラミック素体11の第1の樹脂層21、31を浸漬する際に、浸漬の深さを調整することで、第1の樹脂層21、31を一部露出させてもよい。本実施形態では、第1の熱処理及び第2の熱処理の条件を調整することにより、第1の樹脂層21、31のヤング率は、第2の樹脂層22、32のヤング率よりも高くなっている。このため、セラミック素体11の端面13、14に、硬度の高い第1の樹脂層21、31が強固に密着している。このため、めっき層23、33を形成する際にめっき液がセラミック素体11の内部に浸入するおそれを低減できる。その結果、本実施形態に係るチップ型電子部品の製造方法は、めっき層23、33を有するチップ型電子部品10Aの信頼性を向上させることができる。また、第2の樹脂層22、32は、図9に示す第2の導電性材料42cを有するので、電解めっきを用いてめっき層23、33を形成することができる。めっき層23、33を確実に形成することができるように、めっき層23、33を形成する前に、第2の樹脂層22、32を研磨することがある。チップ型電子部品10Aは、第2の樹脂層22、32のヤング率は、第1の樹脂層21、31のヤング率よりも低いので、めっき層23、33を形成する前の研磨を容易かつ確実に行うことができるとともに、研磨に要する時間を短縮して生産性を向上させることもできる。以上、本実施形態に係るチップ型電子部品は、第1の樹脂層及び第2の樹脂層を有するので、実施形態1に係るチップ型電子部品と同様の作用、効果を奏する。さらに、本実施形態に係るチップ型電子部品は、第1の樹脂層の一部及び第2の樹脂層と電気的に接続されるめっき層を有する。このめっき層により、チップ型電子部品が回路基板へ実装されたときの信頼性が向上する。また、導電性が高い第1の樹脂層とめっき層とが電気的に接続されるため、端子電極の等価直列抵抗が低下する。本実施形態の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態の構成を備えるものは、本実施形態と同様の作用、効果を奏する。実施形態3図14は、実施形態3に係るチップ型電子部品の断面図である。実施形態3に係るチップ型電子部品10Bは、実施形態1に係るチップ型電子部品10と同様であるが、第1の樹脂層21、31とセラミック素体11との間に、焼付け層20G、30Gを有する点が異なる。他の構造は、実施形態1と同様である。チップ型電子部品10Bが有する端子電極20B、30Bは、焼付け層20G、30Gと、第1の樹脂層21、31と、第2の樹脂層22、32とを含む。本実施形態において、第2の樹脂層22、32は、第1の樹脂層21、31の表面全体を覆い、これと接触する。焼付け層20G、30Gは、セラミック素体11の内部電極17、18が露出している表面、すなわち端面13、14に設けられて、内部電極17、18と電気的に接続している。焼付け層20G、30Gは、例えば、ガラスフリットと導電性材料例えば、Cu又はNi等の金属の粒子とを混合したペーストを端面13、14に塗布し、850°C程度の温度で焼成することにより形成される。焼付け層20G、30Gの表面に、第1の樹脂層21、31と第2の樹脂層22、32とがこの順で形成される。このように、第1の樹脂層21、31とセラミック素体11との間には、第1の樹脂層21、31とは異なる層本実施形態では焼き付け層20G、30Gが配置されていてもよい。第2の樹脂層22、32は、第1の樹脂層21、31をすべて覆っていてもよいし、一部を残して覆ってもよい。チップ型電子部品10Bは、第2の樹脂層22、32が回路基板の端子と電気的に接続される。このため、第2の樹脂層22、32は、第2の導電性材料として、Snを含むことが好ましい。このようにすれば、はんだとの濡れ性が向上するので、端子電極20B、30Bと回路基板の端子との電気的な接続の信頼性が向上する。チップ型電子部品10Bは、焼付け層20G、30Gの表面に第1の樹脂層21、31及び第2の樹脂層22、32が形成された端子電極20B、30Bを有する。このため、チップ型電子部品10Bは、実施形態1のチップ型電子部品10と同様に、第1の樹脂層21、31及び第2の樹脂層22、32が、回路基板からの外部応力及びチップ型電子部品10の発熱に起因する熱応力を緩和してクラックの発生を抑制するとともに、音鳴りを抑制する。特に、第2の樹脂層22、32のヤング率が第1の樹脂層21、31のヤング率よりも低いため、外部応力及び熱応力を効果的に緩和することができる。本実施形態の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態の構成を備えるものは、本実施形態と同様の作用、効果を奏する。実施形態4図15は、実施形態4に係るチップ型電子部品の断面図である。実施形態4に係るチップ型電子部品10Cは、実施形態1に係るチップ型電子部品10と同様であるが、第2の樹脂層22、32よりもセラミック素体11から離れた位置に、第3の樹脂層24、34を有する点が異なる。他の構造は、実施形態1と同様である。チップ型電子部品10Cが有する端子電極20C、30Cは、第1の樹脂層21、31と、第2の樹脂層22、32と、第3の樹脂層24、34とを含む。本実施形態において、第2の樹脂層22、32は、第1の樹脂層21、31の表面全体を覆い、これと接触する。第3の樹脂層24、34は、第2の樹脂層22、32の表面に設けられる。第3の樹脂層24、34は、第3の樹脂と、第3の導電性材料とを含む。また、第2の樹脂層22、32は、第1の樹脂層21、31と第3の樹脂層24、34とを電気的に接続するため、第2の導電性材料を含む。第3の樹脂は、第1の樹脂層21、31又は第2の樹脂層22、32の樹脂と同様のものを用いることができる。本実施形態において、第3の樹脂層24、34は、回路基板の端子とはんだで接合されるので、少なくともSnを含むことが好ましい。第3の樹脂層24、34は、第1の樹脂層21、31及び第2の樹脂層22、32と同様に形成することができる。第3の樹脂層24、34のヤング率は、特に限定されるものではないが、例えば、第2の樹脂層22、32のヤング率よりも大きくすれば、端子電極20C、30Cの最外層に配置される第3の樹脂層24、34の傷付き等を低減することができる。チップ型電子部品10Cは、実施形態1のチップ型電子部品10図2参照と比較して、第3の樹脂層24、34をさらに有している。このため、チップ型電子部品10Cは、実施形態1のチップ型電子部品10よりも、回路基板からの外部応力及びチップ型電子部品10の発熱に起因する熱応力を緩和してクラックの発生を抑制する効果及び音鳴りを抑制する効果が高い。また、第3の樹脂層24、34のヤング率を第2の樹脂層22、32のヤング率よりも低くすれば、さらに外部応力及び熱応力を効果的に緩和する効果及び音鳴りを抑制する効果が得られる。また、本実施形態の構成を備えるものは、本実施形態と同様の作用、効果を奏する。