シーンからのゲーテッド光及びアンゲーテッド光を同じフレーム期間中に取り込むように感光面を制御するためのシステムであって、画像センサーの感光面と、前記感光面の第1の画像取り込み領域と、前記同じ感光面の第2の画像取り込み領域と、前記フレーム期間内のゲーテッド期間中の前記第1の画像取り込み領域によるゲーテッド光の画像データとしての取り込みを制御するための制御回路とを備え、前記第2の画像取り込み領域は、前記ゲーテッド期間中、画像データが取り込まれないオフ状態であり、前記制御回路は、前記同じフレーム期間内のアンゲーテッド期間中の前記第2の画像取り込み領域によるアンゲーテッド光の画像データとしての取り込みを制御し、前記第1の画像取り込み領域は、前記アンゲーテッド期間中、画像データが取り込まれないオフ状態である、システム。前記ゲーテッド期間とアンゲーテッド期間は、前記同じフレーム期間中にインターリーブされる、請求項1に記載のシステム。前記ゲーテッド期間は1つ又は複数の短い取り込み期間を含み、各々の短い取り込み期間は100ナノ秒未満の光パルスのパルス幅程度持続し、前記制御回路は、前記第1の画像取り込み領域を、画像データが各々の短い取り込み期間中に取り込まれるオン状態と画像データが取り込まれない前記オフ状態間でゲーティングすることによって、前記第1の画像取り込み領域による取り込みを制御し、前記アンゲーテッド期間は1つ又は複数の長い取り込み期間を含み、各々の長い取り込み期間は、前記ゲーテッド期間中に取り込まれた前記画像データの正規化のためにシーンからより多くの反射された光を取り込むため、各々の短い取り込み期間より長く、各々の長い取り込み期間は100ナノ秒未満を持続し、前記制御回路は、前記第2の画像取り込み領域を、各々の長い取り込み期間の前記オン状態と前記オフ状態間でゲーティングすることによって、前記第2の画像取り込み領域による取り込みを制御することをさらに含む、請求項2に記載のシステム。前記第1の画像取り込み領域はピクセルの交互のラインの領域を備え、前記第2の画像取り込み領域はピクセルの異なる交互のラインの領域を備える、請求項3に記載のシステム。前記感光面は、電荷結合素子CCD、又は、相補型金属酸化物シリコンCMOS装置から構成されるグループの1つである、請求項1に記載のシステム。シーンからのインターリーブされたゲーテッド光及びアンゲーテッド光を同じフレーム期間中に同じ感光面上に取り込むための方法であって、画像センサーの感光面の第1の画像取り込み領域によってフレーム期間内のゲーテッド期間中にゲーテッド光を画像データとして取り込む工程と、前記同じ感光面の第2の画像取り込み領域によって前記同じフレーム期間内のアンゲーテッド期間中にアンゲーテッド光を画像データとして取り込む工程と、前記第2の画像取り込み領域を、前記ゲーテッド期間中に前記第2の画像取り込み領域によって画像データが取り込まれないオフ状態にする工程と、前記第1の画像取り込み領域を、前記アンゲーテッド期間中に前記第1の画像取り込み領域によって画像データが取り込まれないオフ状態にする工程と、前記同じ感光面上での、ゲーテッド光を取り込む前記工程とアンゲーテッド光を取り込む前記工程が、2マイクロ秒未満内に交互にする工程とを含む、方法。前記ゲーテッド期間が1つ又は複数の短い取り込み期間を含み、各々の短い取り込み期間は持続時間が50ナノ秒未満であり、第1の画像取り込み領域によって前記フレーム期間内のゲーテッド期間中に画像データとしてゲーテッド光を取り込む前記工程が、前記第1の画像取り込み領域を、画像データが取り込まれる各々の短い取り込み期間中のオン状態と画像データが取り込まれない前記オフ状態間でゲーティングする工程を備え、前記アンゲーテッド期間が、1つ又は複数の長い取り込み期間を含み、各々の長い取り込み期間は、各々の短い取り込み期間より長く、持続時間が100ナノ秒未満であり、第2の画像取り込み領域によって前記同じフレーム期間内のアンゲーテッド期間中に画像データとしてアンゲーテッド光を取り込む前記工程が、前記第2の画像取り込み領域を、各々の長い取り込み期間中の前記オン状態と前記オフ状態間でゲーティングする工程を備えることをさらに含む、請求項6に記載の方法。第1の画像取り込み領域によって前記フレーム期間内のゲーテッド期間中に画像データとしてゲーテッド光を取り込む工程は、前記フレームの各々のゲーテッド期間中の前記1つ又は複数の短い取り込み期間中に、前記第1の画像取り込み領域に関係付けられた画像記憶媒体内に画像データを格納する工程をさらに含み、前記第2の画像取り込み領域によって前記フレーム期間内の前記アンゲーテッド期間中に画像データとしてアンゲーテッド光を取り込む工程は、前記フレームの各々のアンゲーテッド期間中の前記1つ又は複数の長い取り込み期間中に、前記第2の画像取り込み領域に関係付けられた画像記憶媒体内に画像データを格納する工程をさらに含む、請求項6に記載の方法。三次元3D飛行時間カメラシステム内の、同じフレーム期間中にシーンからのゲーテッド光及びアンゲーテッド光を取り込むように感光面を制御するためのシステムであって、前記同じ感光面が、前記フレーム期間内のゲーテッド期間中に画像データとしてゲーテッド光を取り込むための、フォトピクセルのラインの第1の組及び画像データ記憶媒体を備える第1の画像取り込み領域、並びに、前記同じフレーム期間内のアンゲーテッド期間中に画像データとしてアンゲーテッド光を取り込むための、フォトピクセルのラインの第2の組及び画像データ記憶媒体を備える第2の画像取り込み領域を備え、前記画像取り込み領域に電気的に接続された制御回路が、前記ゲーテッド期間中、前記フォトピクセルのラインの第1の組によって感知された画像データの前記第1の取り込み領域のそれぞれの画像データ記憶媒体への格納を生じさせ、前記第2の画像取り込み領域を、前記ゲーテッド期間全体の間、前記フォトピクセルのラインの第2の組に関して画像データが前記それぞれの画像データ記憶媒体内に格納されないオフ状態にし、前記アンゲーテッド期間中、前記フォトピクセルのラインの第2の組によって感知された画像データの前記第2の取り込み領域のそれぞれの画像データ記憶媒体への格納を生じさせ、前記第1の画像取り込み領域を、前記アンゲーテッド期間全体の間、前記フォトピクセルのラインの第1の組に関して画像データが前記それぞれの画像データ記憶媒体内に格納されないオフ状態にすることを含む、システム。前記ゲーテッド期間とアンゲーテッド期間は、前記同じフレーム期間中にインターリーブされる、請求項9に記載のシステム。0004移動する物体までの距離を決定するために、互いに近い時間のゲーテッド光及びアンゲーテッド光を取り込むことは、距離測定の精度を向上させる。従来は、遅延時間を低減するために、2つの感光面が使用されていた。一方の感光面はゲーテッド光を取得し、他方の感光面は実質的に同時にアンゲーテッド光を取得する。他の例では、ゲーテッド光及びアンゲーテッド光は、同じ感光面の異なるフレームで取り込まれ、少なくともフレーム読み出し時間に等しい遅延時間を生じさせる。シーン内の動いている物体に関して、ゲーテッド光及びアンゲーテッド光のフレームの取得時間間の遅延は、結果として不整合を生じ、感光面の同じ感光性ピクセルが、同じ物体ではなくシーン内の異なる物体からの、又は、カメラから異なる距離の同じ物体からのゲーテッド光及びアンゲーテッド光を取り込む。不整合は、ピクセルが提供する画像から決定される距離測定の誤差を発生させる。0005シーンからのゲーテッド光及びアンゲーテッド光を感光面の同じフレーム期間内に取り込むように画像センサーの感光面を制御する技術が提供される。技術の一実施形態は、表面上の少なくとも第1の画像取り込み領域及び同じ感光面上の少なくとも第2の画像取り込み領域を含む画像センサーの感光面を備えるシステムを提供する。ゲーテッド光が取り込まれているゲーテッド期間中、第2の画像取り込み領域は、画像データが受信されず格納されないという意味で取り込まれないオフ状態である。制御回路が、この期間中の第1の画像取り込み領域によるゲーテッド光の取り込みを制御する。アンゲーテッド光が取り込まれているアンゲーテッド期間中、第1の画像取り込み領域はオフ状態であり、制御回路は、この期間中の第2の画像取り込み領域によるアンゲーテッド光の取り込みを制御する。他のシステム実施形態では、画像取り込み領域は、以後フォトピクセルと呼ばれる光検知ピクセル要素のラインの個々の組、及び、フォトピクセルによって検知された光を画像データとして格納するための個々の画像データ記憶媒体を含む。0006典型的には、ゲーテッド期間とアンゲーテッド期間は、同じフレーム期間中にインターリーブされ、これは、シーン内の移動中の同じ物体に関するゲーテッド光及びアンゲーテッド光間の取得遅延をさらに最小にする。技術の他の実施形態は、シーンからのインターリーブされたゲーテッド光及びアンゲーテッド光を、同じ感光面上で同じフレーム期間中に取り込む方法を提供する。方法の一実施形態では、ゲーテッド光は、第2の画像取り込み領域がオフ状態にされる10マイクロ秒以下の持続時間を有するゲーテッド期間中に第1の画像取り込み領域によって取り込まれる。同様に、方法は、10マイクロ秒以下の持続時間を有するアンゲーテッド期間中に、第2の画像取り込み領域によってアンゲーテッド光を取り込む。感光面は、1又は2マイクロ秒以内にゲーテッド光の取り込み及びアンゲーテッド光の取り込みを交互にするように制御される。0007技術の実施形態は、また、感光面の個々の取り込み領域を、領域が個々のゲーテッド又はアンゲーテッド期間内に光を取り込んでいる間、オン状態及びオフ状態間でゲートする。上述したように、シーンを照明するために光パルスの列が使用されてもよい。ゲーテッド期間は、ゲートとも呼ばれる1つ又は複数の短い取り込み期間を含む。一実施形態では、各々の短い取り込み期間は、光パルスのパルス幅に関して最後に設定される。一例のパルス幅は10又は20ナノ秒であってもよい。同様に、アンゲーテッド期間は1つ又は複数の長い取り込み期間を含み、各々の長い取り込み期間は各々の短い取り込み期間より長い。アンゲーテッド期間中、アンゲーテッド光のための画像取り込み領域は、ゲーテッド光画像データの正規化のためのアンゲーテッド画像取り込み領域に到達するシーンによってパルスから反射された光のすべてを取り込もうとする。短い取り込み期間の10ナノ秒パルス幅の例では、対応する長い取り込み期間は約30ナノ秒であってもよい。同様に、20ナノ秒パルス幅の例に関して、対応する長い取り込み期間は約60ナノ秒であってもよい。0008技術は、3Dカメラ、例えば、3D飛行時間カメラ内で動作することができる。0009この要約は、以下の詳細な説明でさらに説明される単純化された形態での概念の選択を紹介するために提供される。この要約は、特許請求された主題の基本的な特徴又は本質的な特徴を特定することを意図しておらず、特許請求された主題の範囲を決定する助けとして使用されることも意図していない。0010本明細書によるシーンからのゲーテッド光及びアンゲーテッド光を同じフレーム期間中に取り込むために感光面を制御するための技術は、添付図面を参照してさらに説明される。0025感光面は、同じフレーム期間中にその表面の異なる取り込み領域上でゲーテッド光及びアンゲーテッド光の両方を取り込む。以下の実施形態に示すように、ゲーテッド光を撮像する期間とアンゲーテッド光を撮像する期間間の時間遅延は、1フレームを取得するために必要とされる時間より実質的に短い。例えば、いくつかの実施形態では、遅延は約1マイクロ秒程度であり、フレーム期間は約数ミリ秒ms程度である。例えば、典型的なフレーム周期は25から30msであり、ゲーテッド期間とアンゲーテッド期間間の遷移遅延は約1又は2マイクロ秒である可能性があり、各々のゲーテッド及びアンゲーテッド期間は約10マイクロ秒である。0026感光面は、少なくとも2つの画像取り込み領域、ゲーテッド光を取り込むための1つ、及び、アンゲーテッド光を取り込むための1つを備える。画像取り込み領域は、多くの形状及び形態をとることができる。例えば、画像取り込み領域は、インターライン型CCD内の一組のラインであってもよい。他の実施形態では、取り込み領域は異なる形状、例えば、六角形、正方形、長方形、等をとることができる。00273D内の移動する目標を追跡することは、ゲーテッド3Dカメラの典型的な用途である。図1は、本技術によって提供される高速ゲーティング感光面が有用であり得る文脈上の例を提供する。図1は、ゲーテッド光及びアンゲーテッド光を同じフレーム期間中に取り込むために感光面を制御する技術的実施形態が動作することができる目標認識、解析、及び追跡システム10の例示的な実施形態を示す。目標認識、解析、及び追跡システム10は、ユーザー18のような人間の目標を認識、解析、及び/又は追跡するために使用されてもよい。目標認識、解析、及び追跡システム10の実施形態は、ゲーム又は他のアプリケーションを実行するためのコンピューティング環境12、並びに、ゲーム又は他のアプリケーションから聴覚的及び視覚的表現を提供するための視聴覚装置16を含む。システム10は、コンピューティング環境12が受信し、解釈し、ゲーム又は他のアプリケーションを制御するために使用する3D内でユーザーによって行われる位置及び運動を取り込むための取り込み装置20をさらに含む。0028例示的な実施形態では、コンピューティング環境12上で実行するアプリケーションは、ユーザー18が行ってもよいボクシングゲームのような実時間相互作用するゲームであってもよい。例えば、コンピューティング環境12は、ボクシングの相手15の視覚的表現をユーザー18に提供するために視聴覚装置16を使用してもよい。コンピューティング環境12は、ユーザー18が彼又は彼女の動きによって制御することができるプレーヤアバター13の視覚的表現を提供するために視聴覚装置16を使用することもできる。例えば、ユーザー18は、プレーヤアバター13にゲーム空間内でパンチを打たせるように、物理的空間内でパンチを打つことができる。したがって、例示的な実施形態によれば、取り込み装置20は、本明細書に記載される技術を使用して物理的空間内のパンチの3D表現を取り込む。取り込み装置内のプロセッサー図2参照、並びに、目標認識、解析、及び追跡システム10のコンピューティング環境12は、物理的空間内のユーザー18のパンチがゲーム空間内の実時間のプレーヤアバター13のジェスチャー又はゲーム制御として解釈され得るように、パンチを認識及び解析するために使用されてもよい。0029図2は、目標認識、解析、及び追跡システム10内で使用され得る取り込み装置20の一例のブロック図を示す。例示的な実施形態では、取り込み装置20は、例えば、飛行時間、構造化光structuredlight、ステレオ画像、等を含む任意の適切な技術によって、深度値を有することができる深度画像を有する映像を取り込むように構成されてもよい。一実施形態によれば、取り込み装置20は、計算された深度情報をZ層、すなわち、深度カメラからその光軸に沿って延在するZ軸に垂直な層内に組織化してもよい。0030図2に示すように、例示的な実施形態によれば、画像取り込み装置20は画像カメラ構成要素22を備え、画像カメラ構成要素22は、IR光構成要素24、3次元3Dカメラ26、及びシーンの深度画像を得るために使用されてもよいRGBカメラ28を含むことができる。例えば、RGBカメラはコントラスト画像を取り込むことができる。飛行時間解析では、取り込み装置20のIR光構成要素24は、シーン上に赤外光パルスを放射することができ、次に、深度画像を得るためにシーン内の1つ又は複数の目標及び物体の表面からの後方散乱光を検出するために、カメラ26の感光面上のセンサを使用することができる。0031例示的な実施形態では、取り込み装置20は、画像カメラ構成要素22と作動的に通信することができるプロセッサー32をさらに含んでもよい。プロセッサー32は、深度画像を受信し、適切な目標が深度画像内に含まれ得るかどうかを決定し、適切な目標の画像を目標の骨格表現若しくはモデルに変換する命令、又は、任意の他の適切な命令を実行することができる標準プロセッサー、専用プロセッサー、マイクロプロセッサー、等を含んでもよい。加えて、図3に示すように、プロセッサー32は、ハードウェア、ファームウエア、又はソフトウェア信号であってもよいフレームメッセージの開始及び終了を送信することができる。0032取り込み装置20は、プロセッサー32によって実行され得る命令、3Dカメラ若しくはRGBカメラによって取り込まれた画像若しくは画像のフレーム、又は、他の適切な情報、画像、等を格納することができるメモリ構成要素34をさらに含むことができる。例示的な実施形態によれば、メモリ構成要素34は、ランダムアクセスメモリRAM、読み出し専用メモリROM、キャッシュ、フラッシュメモリ、ハードディスク、又は任意の他の適切な記憶構成要素を含むことができる。図2に示すように、一実施形態では、メモリ構成要素34は、画像カメラ構成要素22及びプロセッサー32と通信する別個の構成要素であってもよい。他の実施形態によれば、メモリ構成要素34は、プロセッサー32及び/又は画像カメラ構成要素22内に組み込まれてもよい。0033図2に示すように、取り込み装置20は、通信リンク36を介してコンピューティング環境12と通信することができる。通信リンク36は、例えば、USB接続、FireWire接続、イーサネット登録商標ケーブル接続、等を含む有線接続、及び/又は、無線802.11b、g、a、若しくはn接続のような無線接続であってもよい。0034加えて、取り込み装置20は、例えば、3Dカメラ26及びRGBカメラ28によって取り込まれた深度情報及び画像、並びに、取り込み装置20によって発生することができる骨格モデルを、通信リンク36を介してコンピューティング環境12に提供することができる。取り込み装置20によって検出された目標又は物体が人間の目標に対応するかどうかを決定するための種々の既知の技術が存在する。次にユーザーの骨組上の種々の身体の部分を決定するために、骨組マッピング技術が使用されてもよい。他の技術は、画像を人間の身体モデル表現に変換すること、及び、画像を人間のメッシュモデル表現に変換することを含む。0035骨格モデルは、次に、コンピューティング環境が骨格モデルを追跡し、骨格モデルに関連付けられたアバターをレンダリングすることができるように、コンピューティング環境12に提供されてもよい。ジェスチャー認識エンジンソフトウェア190の制御の下で、コンピューティング環境12はさらに、例えば、骨格モデルの一部の3次元の動きから認識されたユーザーのジェスチャーに基づいて、コンピューティング環境上で実行しているアプリケーション内でどの制御を行うのかを決定することができる。0036図3は、物体131及び132によって概略的に表される物体を有するシーン130までの距離を測定するために使用され得るゲーテッド3D画像カメラ構成要素22の一実施形態を概略的に示す。概略的に表されるカメラ構成要素22は、レンズ121によって表されるレンズシステム、レンズシステムがシーンを撮像する少なくとも2つの取り込み領域を有する感光面300、及び、適切な光源24を備える。異なる画像取り込み領域の実施形態が、図4でCCDの実施形態に関して、及び、図7でCMOSの実施形態に関して示され、以下に説明される。適切な光源のいくつかの例は、制御回路124によって光のパルスでシーン130を照明するように制御可能な、レーザー若しくはLED、又は、レーザー及び/若しくはLEDのアレイである。0037光源24のパルス化及び感光面300の異なる画像取り込み領域のゲーティングは、制御回路124によって同期され、制御される。一実施形態では、制御回路124は、クロック論理回路を備え、又は、同期のために必要なタイミングを生成するためにクロックへのアクセスを有する。制御回路124は、例えば、電源24を予め決められたパルス幅で駆動させるために電気回路を駆動する電流又は電圧を使用するレーザー又はLED駆動回路を備える。制御回路124は、電源図示せず及び必要に応じて異なる電圧レベルを生成するための論理回路へのアクセスも有する。制御回路124は、加えて又は代わりに、異なる電圧レベルへのアクセス、並びに、個々の画像取り込み領域をオン及びオフにするための異なる電圧レベルを印加するタイミング及び導電路を決定するための論理回路へのアクセスを有してもよい。0038シーン130の3D画像を取得するために、制御回路124は、シーン130を照明するために、パルス幅を有する方形光パルスの列140によって概略的に表される光パルスの列を放射するように光源124を制御する。物体までの十分な距離測定を提供するために光パルスからカメラに戻る十分な光がシーン内の物体によって反射されるようには光源が単一の光パルスで十分なエネルギーを提供しない可能性があるため、光パルスの列が典型的に使用される。光パルスの強度、及び光パルス列内のそれらの数は、列内のすべての光パルスからの取り込まれる反射光の量がシーン内の物体までの許容し得る距離測定を提供するのに十分であるように設定される。一般的に、放射される光パルスは、赤外IR又は近赤外NIR光パルスである。0039ゲーテッド期間中、短い取り込み期間はパルス幅に略等しい持続時間を有してもよい。一例では、短い取り込み期間は10~15ナノ秒であってもよく、パルス幅は約10ナノ秒であってもよい。長い取り込み期間は、この例では30~45ナノ秒であってもよい。他の例では、短い取り込み期間は20ナノ秒であってもよく、長い取り込み期間は約60ナノ秒であってもよい。これらの期間は例としてのみのものであり、実施形態での期間は、これらの範囲及び値以外で変化してもよい。0040各光パルス141の放射時間後の予め決められた時間経過又は遅延Tに続いて、制御回路124は、ゲーテッド又はアンゲーテッド期間が開始しているかどうかに基づいて、感光面300の個々の画像取り込み領域をターンオン又はゲートオンする。例えば、ライン304及びライン305は、画像取り込み領域の1つを形成する交互のラインの同じ組に含まれてもよい。例えば、図7を参照されたい。他の例では、ライン304及びライン305は異なるラインの組内であってもよく、各々のラインの組は異なる画像取り込み領域を形成する。例えば、図4を参照されたい。画像取り込み領域がゲートオンされると、フォトピクセルのような光感受性又は光検知素子が光を取り込む。光の取り込みは、光を受信し、その電気的表現を格納することをいう。0041一例では、ゲーテッド期間の各パルスについて、制御回路124は、持続時間が光パルス幅に等しくなるように短い取り込み期間を設定する。光パルス幅、短い取り込み期間、及び遅延時間Tは、最小及び最大境界距離によって境界づけられたシーン130の空間的撮像スライスを画定する。カメラは、下限距離と上限距離間に位置するシーンの物体に対してのみゲーテッド取り込み期間中にシーンから反射された光を取り込む。アンゲーテッド期間中、カメラは、ゲーテッド光画像データの正規化のために、カメラに到達するシーンによってパルスから反射される光のすべてを取り込もうとする。0042光パルス141からシーン130内の物体によって反射される光は、シーン130のいくつかの領域131及び132に関する光パルス146の列145によって概略的に表される。撮像スライス内に位置するシーン130内の物体から反射された光パルス146は、レンズシステム121によって集束され、感光面300のゲートオンされた領域の光感受性ピクセル又は、フォトピクセル302上に結像される。反射されたパルス列145からの光の量は、感光面300のフォトピクセル302上に結像され、シーンの3D画像を提供するためにシーン130の物体までの距離を決定する際に使用するために取り込み期間中に格納される。0043この例では、制御回路124は、フレームタイミング及びフレーム転送に関するメッセージを通信するために、画像取り込み装置20のプロセッサー32に通信するように結合される。フレーム取り込み期間が終了すると、感光面300によって取り込まれ格納された画像データは、例えば、図2に示す目標認識、解析、及び追跡システム10のプロセッサー32及びコンピューティング環境12等によるさらなる処理のために、メモリ34内のフレームバッファーに読み出される。0044図4は、交互のラインの組として少なくとも2つの画像取り込み領域を含むインターライン型CCD感光面400を制御するためのシステムの一例を示す。このシステムは、図3に示すシステムで使用されてもよい。この実施形態では、CCD感光面400は、線形アレイ内で格納ピクセル403と整列された光感受性ピクセル又はフォトピクセル402を含む。この例では、領域は、フォトピクセル416及びそれらに付随する格納ピクセル417の奇数番目のラインを含むアンゲーテッド取り込み領域、並びに、フォトピクセル418及びそれらに付随する格納ピクセル419の偶数番目のラインを含むゲーテッド取り込み領域である。0045フォトピクセル402は光を感知し、感光面の取り込み期間中、感光面に入射する光は、フォトピクセル内に光電荷を生成する。格納ピクセルは光に感受性がなく、感光面に入射する光は、格納ピクセル内に光電荷を生成しない。格納ピクセルは、感光面の取り込み期間中にフォトピクセル内に形成された光電荷を蓄積し、格納するために使用される。この実施形態では、格納ピクセル403の各ラインは、垂直レジスタとみなされてもよい。格納ピクセル403は、水平シフトレジスタ404へのアクセスを有し、水平シフトレジスタ404は、フレームバッファー34に転送するための格納ピクセルの各ラインを連続的に読み出す。0046格納ピクセルの各ライン、及びフォトピクセルの各ラインは、それ自体の電極を備える図6A及び6Bの631及び641を参照。フォトピクセル及び格納ピクセルの機能は、それらの個々の電極への電圧を制御することによって制御される。制御回路124は、光源24により光パルス141を生成する。制御回路124は、この例では、電圧例えば、Vevenl428、Vevens426、Voddl427、Vodds425、及びVsub424を使用し、ゲーテッド期間422中にある画像取り込み領域にパルス141からの反射光を取り込ませ、アンゲーテッド取り込み期間420中に他の画像取り込み領域にパルス141からの反射光146を取り込ませる。この実施形態では、制御回路124は、制御回路124は、半導体装置用基板電圧Vsub424、奇数番目のライン内のフォトピクセル用電極に接続された電圧値Voddl427、奇数番目のライン内の格納ピクセル用電極に接続された電圧値Vodds425、偶数番目のライン内のフォトピクセル用電極に接続された電圧値Vevenl428、及び、偶数番目のライン内の格納ピクセル用電極に接続された電圧値Vevens426を制御する。制御回路124は、感光面400及び光源24を制御するための別個の制御領域を具体化することができるが、感光面内のピクセルの取り込み能力のターンオン及びオフは、距離測定のためのデータを取り込むための光パルスの放射に同期されるべきである。0047図4は、さらに、それぞれ光パルス141からの反射光146を取り込むゲーテッド取り込み期間422及びアンゲーテッド取り込み期間420を示す。例示的なアンゲーテッド取り込み期間420内に見られるように、光パルス141からの反射光146は、背景光のような他の光源からの反射光と共にCCD感光面400に戻って伝わる比較的長い取り込み期間410を有する。一方、例示的なゲーテッド取り込み期間422に関して、偶数番目のライン418及び419は、列145内の光パルス141から感光面に戻るように反射される光146を取り込むために、比較的短い取り込み期間408を有する。上述したように、例えば、短い取り込み期間408がレーザーからの20ナノ秒nsパルス幅に対して20ナノ秒である場合、長い取り込み期間410は40から60ナノ秒であってもよい。他の例では、短い取り込み期間408が10~15ナノ秒である場合、長い取り込み期間410は20~45ナノ秒である。これらの取り込み期間は例としてのみのものであり、アンゲーテッド取り込み期間420内の長い取り込み期間410が、ゲーテッド取り込み期間422内の短い取り込み期間408又はゲート中に取り込まれた正規化光に適した光を取り込むのに十分な長さであるという条件で、他の実施形態では変化してもよい。0048シーンからカメラに到達する反射光の量が1フレーム内の許容し得る距離測定を提供するのに十分であるように、1000もの又はそれより多くの光パルスが光パルス列内に必要とされる可能性がある。撮像時間、及び/又は起こり得る画像ぼけを許容し得るレベルに低減するために、光パルス繰返し率、及び対応する取り込み期間の繰返し率は、有利には、1秒当たり少なくとも107以上と高くなる可能性があり、したがって、約10ナノ秒以下の繰返し周期を有する。さらに、光パルス幅、及び短い取り込み期間の持続時間は、約30ナノ秒以下であってもよい。動作取り込みカメラの典型的なフレームレートは、1秒につき30フレームであり、短い及び長い取り込み期間がより短くなると、感光面がその画像取り込み領域を同様に速くターンオン及びオフすることができる場合、より多くのゲーテッド及びアンゲーテッド期間が取り込まれ得る。0049ゲーテッド期間内の各々の繰り返す短い取り込み期間中、ピクセルの偶数番目のライン内の格納ピクセル及びフォトピクセルの両方のピクセルは、オン状態412になるように制御される。オン状態の間、フォトピクセル402は、それらが蓄積する電荷を感光面400内のそれらの個々の格納ピクセル403に転送する。奇数番目のピクセル行内のピクセルは、フォトピクセルが感光面内のそれらの個々の格納ピクセルに電荷を転送するのを抑制するために、ゲーテッド期間全体の間、オフ状態になるように制御される。アンゲーテッド期間内の各々の繰り返す長い取り込み期間中、奇数番目の行内のフォトピクセル402は、オン状態414になるように制御され、オン状態414では、フォトピクセル402は、それらが蓄積する電荷をそれらの個々の格納ピクセル403に転送する。偶数番目の行内のピクセルは、アンゲーテッド期間全体の間の電荷の転送を抑制するために、オフ状態になるように制御される。0050感光面の異なる実施形態が以下に説明され、この感光面は、同じフレーム内のゲーテッド期間及びアンゲーテッド期間の両方の間、ゲートオン及びオフされ得る。どの形式の技術でも、例えば、CCD又はCMOSセンサ図7参照が使用され、いずれも図5に説明した実施形態のような動作の方法を使用することができる。0051図5は、シーンからのインターリーブされたゲーテッド光及びアンゲーテッド光を同じフレーム期間内に同じ感光面上で取り込むための方法500の一実施形態のフローチャートである。図5は、前の実施形態に関して例示の目的のみのために説明され、それらの限定ではない。方法の実施形態500は、ステップ502で、制御回路124が取り込み装置20のプロセッサー32から受信することができるフレーム通知の開始により開始する。ステップ504では、制御回路124は、ゲーテッド光期間を開始する。ステップ506では、制御回路124は、感光面の第1の画像取り込み領域をターンオン及びオフし、フレーム期間内のゲーテッド期間の各々の短い取り込み期間中にゲーテッド光を取り込むための光パルスの生成と同期して、短い取り込み期間を生成する。図3及び4に関して上述したように、制御回路124は、光源24、並びに、感光面300又は400の異なる取り込み領域を制御し、そして回路は、制御信号を同期して提供することができる。ステップ510のゲーテッド期間422の終了時に、制御回路124はステップ512で第1の画像取り込み領域をターンオフする。いくつかの実施形態では、制御回路124は、ゲーテッド期間の終了時に、第1の画像取り込み領域から取り込まれた画像データの、取り込み装置20のメモリ34のようなメモリへの転送を引き起こす。他の実施形態では、フレームのゲーテッド期間中に取り込まれた画像データは、フレームの終了時に、フレームバッファーメモリ34に転送される。0052ステップ516では、同じフレーム期間内のアンゲーテッド期間が制御回路124によって開始され、制御回路124は、ステップ518で、感光面の第2の画像取り込み領域をターンオン及びオフし、アンゲーテッド期間の各々の長い取り込み期間中にアンゲーテッド光を取り込むための光パルスの生成と同期して、長い取り込み期間を生成する。0053ステップ522でのアンゲーテッド光期間の終了に関して、制御回路はステップ524で第2の画像取り込み領域をターンオフする。再びいくつかの実施形態では、制御回路124は、アンゲーテッド期間の終了時に、第2の画像取り込み領域から取り込まれた画像データの、メモリ34のようなメモリへの転送を引き起こす。再び他の実施形態では、フレームのアンゲーテッド期間中に取り込まれた画像データは、フレームの終了時に、フレームバッファーメモリ34に転送される。0054制御回路は、ステップ526で、フレームの終わりが生じているかどうかを決定することができる。決定は、プロセッサー36からの割り込み信号に基づいてもよく、又は他の例では、制御回路がフレームクロックを監視してもよい。フレームの終わりが生じていなければ、制御回路124は、再びステップ504で他のゲーテッド光期間の開始を続ける。フレームの終わりが生じた場合、制御回路124は、ステップ502で新たなフレームを開始し、再びゲーテッド及びアンゲーテッド期間のインタリービング又は交替を開始する。新たなフレームの開始について、一例ではフレーム番号の更新及びフレームクロックの開始のようないくつかの処理が存在し得る。0055ゲーテッド及びアンゲーテッド期間のインタリービングは、図5の実施形態ではゲーテッド期間で開始するが、他の実施形態では順序は逆にされてもよい。0056図6A及び6Bの実施形態は、例示の目的のみのために図4の実施形態の文脈で説明され、それらの限定を意図するものではない。図6Aの例では、図示の動作の現在の状態は、ゲーテッド期間の短い取り込み期間中である。この例に関して、偶数番目のライン402e、403eは、ゲーテッド期間中に活性化され、ピクセルの奇数番目のライン402o、403oは、ゲーテッド期間全体でターンオフされる。アンゲーテッド期間中、ピクセルの奇数番目のライン402o、403oは、ピクセルの偶数番目のラインと同じように動作されることになる。他の例では、奇数番目のラインは、ゲーテッド期間中に使用される指定された組であってもよく、偶数番目のラインはアンゲーテッド期間中である。説明を簡単にするために、偶数ピクセルへの言及は、偶数番目のライン内の格納ピクセル又はフォトピクセルを意味し、奇数ピクセルへの言及は、奇数番目のライン内の格納ピクセル又はフォトピクセルを意味する。0057図6Aは、インターライン型CCD感光面400の一実施形態の一部のきわめて単純化された断面図を概略的に示す。この部分は、以下のような2組の典型的なフォトピクセル及び格納ピクセル、すなわち、感光面400のそれぞれ偶数番目のライン418及び419のフォトピクセル402e及び403e、並びに、それぞれ奇数番目のライン416及び417のフォトピクセル402o及び403oを示す。垂直の破線によって示すように、いずれの形式の各ピクセルも種々の層で構成され、種々の層内では、感光面内の領域の電気的特性及びサイズは、動作中に変化することになる。破線は、異なる形式のピクセル間の正確な境界ではないが、図面を見る人が異なるピクセルに関係付けられた感光面の領域を識別するのを助けることが意図されている。0058インターライン型CCD400は、提示の便宜上、入射光によって生成される電子-正孔対から正孔ではなく電子、以後光電子を取り込むようなドーピングアーキテクチャで構成されているものとして仮定される。他の実施形態では、CCD400には、入射光によって生成される電子-正孔対から正孔を取り込むドーピングアーキテクチャが提供されてもよい。0059この例示的な実施形態では、CCD感光面400は、pドープされたシリコン基板621、pドープされたエピタキシャル層622、及びnドープされた層623を備える。層623は、二酸化シリコン絶縁層624で覆われる。導電性電極631、この例ではポリシリコンが、np接合部638を有するフォトピクセル402を備えるCCD感光面の領域上に形成される。この例では、ポリシリコン電極641も、np接合部648を有する格納ピクセル403を備えるCCD400の領域上に形成される。格納ピクセルにマスキング層644が重ねられているため、光は格納ピクセルに入るのを阻止されるため、格納ピクセル403に向かって伝播する光60は、格納ピクセル内に光電子を形成しない。マスキング層644のための材料の一例は金属であり、金属は、光60に対して不透明であり、格納ピクセル電極641の下の領域の光60への露出を阻止する。いくつかの実施形態では、電極641は、光60に対して不透明な導電性材料から形成され、電極は、マスキング層644の代わりに格納ピクセル403のマスキングを提供し、又は、マスキング層によって提供されるマスキングを強化する。0060この例では、各フォトピクセル402は、その右の格納ピクセル403に関係付けられ、その左の格納ピクセル403から電気的に絶縁される。フォトピクセルのその左の格納ピクセル403からの絶縁は、例えば、適切なドーパントを注入することによって、又は、斜線領域647によって概略的に示されるように、浅溝分離領域shallowtrenchisolationregionを形成することによって達成されてもよい。0061以下に具体的な例で説明されるように、一般的には、長い又は短い取り込み期間中にオン電圧値が印加されているとき、シーンからの光によってフォトピクセル内に生成された光電荷がフォトピクセルの格納ピクセルに急速に移動し、そこに蓄積され、格納されるように、フォトピクセル電極631及び格納ピクセル電極641は、互いに対してバイアスされる。オフ電圧値がフォトピクセル電極631に印加されているとき、シーンからの光によってフォトピクセル内に生成された光電子は、基板に流れ、フォトピクセルから移動せず、格納ピクセル内に蓄積しない。格納ピクセル電極に対するフォトピクセル電極のバイアスは、感光面の取り込み期間中及び非取り込み期間中、実質的に同じに維持される。0062制御回路124は、ピクセルが電気的に接続される導電路例えば、金属線上のVevenl428、Vevens426、Voddl427、及びVodds425に関するオン又はオフ電圧値を提供する。偶数格納ピクセル403eは経路419上の電圧Vevens426を受け、偶数フォトピクセル402eは経路418上の電圧Vevenl428を受ける。同様に、奇数格納ピクセル403oは経路417上の電圧Vodds425を受け、奇数フォトピクセル402oは経路416上の電圧Voddl427を受ける。制御回路124は、基準電圧Vsub424を基板621に提供し、基板621は、光電子又は光電荷によって表される画像データの格納及び非格納のために望まれるようにピクセルをバイアスするために電位電圧差を形成するようにオン及びオフ電圧で使用されることになる。0063図6Aでは、偶数フォトピクセル402eは、ゲーテッド期間内の短い取り込み期間中、偶数格納ピクセル403eのようにターンオンされる。電圧Vsub424、Vevenl428及びVevens426は、フォトピクセル402e及び格納ピクセル403e内のそれぞれ電極631e及び641eの下のnp接合部638e及び648eをバックバイアスする電圧差を提供する。電圧は、フォトピクセル402e及び格納ピクセル403e内に個々のポテンシャル井戸632e及び642eを生成する。格納ピクセル電極641eの下のポテンシャル井戸642eは、フォトピクセル電極631eの下のポテンシャル井戸632eより深い。0064ポテンシャル井戸632e及び642eの深さの差の結果として、フォトピクセル402eとその対応する格納ピクセル403e間に電界が形成され、電界は、矢印によって示されるように、フォトピクセル内に生成された光電子を格納ピクセルへと駆動する。ドープ領域647は、フォトピクセル、例えば、402e内に形成された電子が、左にドリフトし、左にある格納ピクセル、例えば、403o内にドリフトするのを防ぐポテンシャル障壁として作用する。フォトピクセル402e上に入射する光60によって生成された光電子は、黒丸650によって表され、フォトピクセル402eからフォトピクセルの関係付けられた格納ピクセル403e内に連続的且つ急速に移動され、その中に蓄積され格納される。0065電界は、光電子650を、フォトピクセル402e内でのそれらの形成時に、実質的にすぐにその関連付けられた格納ピクセル403eに移動させる。光電荷が生成されるフォトピクセル内の位置から格納ピクセルまで光電荷が移動するために要する時間は、光電荷のドリフト速度、及び、光電子が生成される位置から格納ピクセルまでの距離によって決定される。ドリフト速度は、光電子に作用する電界の強度の関数であり、電界の強度は、ポテンシャル障壁632eと642eとの間の電位差の関数である。数ボルトの典型的な電位差、及び、約100ミクロン以下のピクセルピッチに関して、光電子は、数ナノ秒より短いか略等しく、又は、1ナノ秒より短いか略等しい可能性がある時間で格納ピクセルに移動する。0066np接合部638e及び648eをバックバイアスする一例では、Vsub424は、基板層621によって受けられる制御回路124からのオン電圧を受ける。偶数フォトピクセル402e用の電極631eは、導電路418を介して制御回路124によってVevenl428用のオン電圧に帯電される。Vevenl428はVsubよりも正である。格納ピクセル403eの上の電極641eは、導電路419を介してVevens426用のオン電圧値に帯電される。Vevens426は実質的に電圧Vsub424より正である。Vsub424用のオン電圧の一例は10ボルトであり、偶数フォトピクセル402e用のオン電圧は15ボルトであり、偶数格納ピクセル403e用のオン電圧は30ボルトである。0067図6Aでは、奇数ピクセル402o及び403oはオフ状態であり、オフ状態では画像取り込みが禁止される。奇数フォトピクセル402oは、Vsub424とVoddl427との間の電圧差を有し、この電圧差は、フォトピクセル402o内のnp接合部638oを順方向バイアスするのに十分である、例えば、Vsub424が10ボルトの場合、Voddl427は15ボルトであってもよい。しかしながら、Vsub424とVodds425との間の電圧差は、格納ピクセル403o内のnp接合部648oを順方向バイアスするのに十分ではない。例えば、Vsub424が10ボルトの場合、Vodds425は0ボルト又は負の5ボルトに設定されてもよい。結果として、格納ピクセル403o内のポテンシャル障壁642oは、減少された電圧差によって深さが減少され得る一方で、それらは、長い取り込み期間の前のアンゲーテッド期間中に奇数格納ピクセル403oがアクティブであったときの間にそれらが蓄積した光電荷を維持するために十分な深さを維持する。奇数フォトピクセルのnp接合部638oの順方向バイアスは、フォトピクセルから電荷を排出し、フォトピクセル402oに入射する光60によって生成された光電子は、格納ピクセル403oへの移動を停止するが、基板621に引きつけられ吸収される。0068奇数ピクセルに関して、アンゲーテッド期間中に格納された光電子650が、各アンゲーテッド期間後、又は、フレーム期間内のすべてのアンゲーテッド期間後のどちらでフレームデータのために転送されるかにかかわらず、奇数ピクセルラインがゲーテッド期間全体の間でゲートオフされているとき、制御回路124は、電圧値Voddl427及びVodds425を制御する。例えば、Vsub424が10ボルトに設定され、Voddl427は15ボルトに設定されてもよく、Vodds425は0ボルトに設定されてもよい。各アンゲーテッド期間からの光電子650が蓄積され、すべてがフレーム毎に一度転送される場合、Vodds425は、CCD400の奇数番目のピクセルライン416及び417がゲートオンされていたときの間にそれらが蓄積した光電荷を維持するために十分な深さを維持するために、ポテンシャル障壁642oに関するVsubの現在の値に対して十分に正である。0069各アンゲーテッド期間に関する光電子650が、長い取り込み期間の各アンゲーテッド期間後にフレームバッファーに転送される場合、ゲーテッド期間中に蓄積された電荷を維持することは問題ではない。0070図6Bでは、偶数格納ピクセル403eは、ゲーテッド期間内の短い取り込み期間間の期間中にターンオフされる。オフ状態では、偶数フォトピクセル402e及び格納ピクセル403eは、奇数フォトピクセル402o及び格納ピクセル403oと同じ状態である。フォトピクセル402eは基板621に流れており、ポテンシャル障壁642eは、電荷を受け入れないが、ゲーテッド期間の前の短い取り込み期間408中にフォトピクセル402eによって転送された光電子650の格納を維持するために十分に深い。一例では、図6Bの格納ピクセル403eのポテンシャル障壁642eが、光電子650の格納を維持するが、それらをそれ以上受け入れない深さである間、基板電圧Vsub424はオフ電圧を有し、このオフ電圧は、Vsub424のためのオン電圧より十分に正に形成され、結果として、順方向バイアスされたnp接合部638eに基板621を介して光電子650を放電させる。この例では、導電路416及び417上のVoddl427及びVodds425によって制御される奇数ピクセル402o、403o上の電圧は、導電路418及び419上の電圧Vevenl428及びVevens426と同じであってもよい。Vsub424オフ電圧の一例は30ボルトであり、Voddl427、Vodds425、Vevenl428、及びVevens426は15ボルトに設定される。0071他の例では、Vsub424は、ゲーテッド及びアンゲーテッド期間の両方の間で維持される基準電圧例えば、15ボルトであってもよく、奇数及び偶数ピクセル導電路上のオン及びオフ電圧は、ピクセルの個々のラインをゲート又はターンオン及びオフするように変更されてもよい。短い取り込み期間408の間に偶数ピクセル402e、403eをターンオンするために、偶数フォトピクセル402e用の電極631eはVevenl428例えば20ボルトによって帯電され、Vevenl428はVsub424例えば、15ボルトより正であり、偶数格納ピクセル403e用の電極641eは電圧Vevens426例えば、30ボルトに帯電され、電圧Vevens426は実質的に電圧Vevenl428より正である。0072この同じゲーテッド期間中、上述したように、同じVsub424例えば、15ボルトが基板621に印加されており、基板621上には、奇数フォトピクセル及び奇数格納ピクセルが、偶数ピクセルと同様に形成される。奇数番目のラインのフォトピクセル402o及び格納ピクセル403oに関して、Voddl427はVevenl428と同じ例えば、20ボルトであってもよく、又は、奇数フォトピクセル402o内のnp接合部638oを順方向バイアスするのに十分であり得るが、必要に応じてそれ未満であってもよい。しかしながら、Vodds425は、Vevens426例えば、30ボルトより低い電圧値例えば、0ボルトに設定され、このより低い電圧値は、ポテンシャル障壁、特に、格納ピクセル403oのポテンシャル障壁642oのサイズに影響するより小さい電圧差を生成する。Vodds425の値は、Vevens426が受けているオン値より正ではなく、結果として、奇数格納ピクセル403oに関するnp接合部648oを順方向バイアスしない。ゲーテッド期間中に奇数ピクセルをオフ状態に保持する同じ電圧値Voddl427及びVodds425が、ゲーテッド期間内の短い取り込み期間408間の期間中に偶数フォトピクセル402e及び格納ピクセル403eをそれぞれターン又はゲートオフするための電圧値Vevenl428及びVevens426のために使用されてもよい。0073上述したように、フォトピクセル402o及び格納ピクセル403oの奇数番目のラインは、短い取り込み期間中であるか又はそれらの間であるかにかかわらず、ゲーテッド期間全体の間、オフである。したがって、奇数フォトピクセル402oは、偶数フォトピクセルがゲーテッド期間422内の短い取り込み期間408以外の期間中にVevenl428に受けたのと同じ、Voddl427上でオフである電圧値を受ける。同様に、Vodds425は、ゲーテッド期間422内の短い取り込み期間408以外の期間中のVevens426と同じである。0074奇数416、417及び偶数418、419電圧導電路上のオン及びオフ電圧値Voddl427、Vodds425、Vevenl428、Vevens426は、CCD400を電子的にシャッタするために、迅速に変更されてもよい。特にCCD400が、追加の外部高速シャッタを持つ必要なく、シーン内の物体までの距離を測定するためにゲーテッド3Dカメラで使用されるのに十分なほど速く電気的にゲートされ得るように、シャッタリングは十分に迅速である。一実施形態では、オン及びオフ電圧値は、100ナノ秒以下の持続時間を有する長い410及び短い408取り込み期間中にCCDをゲートオンするように切り替えられる。任意に、短い又は長い取り込み期間は、70ナノ秒以下の持続時間を有する。いくつかの実施形態では、短い取り込み期間は35ナノ秒未満の持続時間を有する。いくつかの実施形態では、短い取り込み期間408は20ナノ秒以下の持続時間を有する。0075技術の実施形態の実施は、インターライン型CCD感光面、及びインターライン型CCD感光面を備えるカメラに限定されないことに留意されたい。例えば、感光面は、CCD技術でなくCMOS技術に基づいてもよい。0076図7は、2つの画像取り込み領域を含むCMOS感光面700を制御するためのシステム実施形態を示し、2つの画像取り込み領域は、この例では奇数及び偶数ラインであり、一方はゲーテッド期間中に使用するためのものであり、他方はアンゲーテッド期間中に使用するためのものである。この例では、格納ピクセルの別個のラインは必要とされない。一例では、各々の光感受性CMOSピクセル702に関係付けられた制御及び読み出し回路は、半導体感光面の個々のピクセルの領域内であってもよい。他の例では、ピクセルのライン又は領域全体のための制御及び読み出し回路が、感光面のラインの一部内に配置されてもよい。CMOSレイアウトの他の例が他の実施形態で使用されてもよい。0077図4のCCD感光面の実施形態400でのように、制御回路124は、光源24を制御し、光パルス141を生成する。この実施形態では、加えて、CMOS感光面装置700のためのソース電圧Vdd724、導電路718を介する偶数ライン電圧728、及び、導電路716を介する奇数ライン電圧727を提供する。電圧は、それぞれアンゲーテッド又はゲーテッド期間中にラインの適切な組をゲートするように設定される。この例では、奇数ピクセルラインは、奇数ピクセルラインオン714によって示されるように、ゲーテッド期間422中アクティブであり、偶数ピクセルラインは、偶数ピクセルラインオン712によって示されるように、アンゲーテッド期間420中アクティブである。上述したように、ピクセルの奇数番目のラインは、同様に容易にアンゲーテッド期間中に使用するために指定されていてもよく、ピクセルの偶数番目のラインは、ゲーテッド期間中に使用するために指定されていてもよい。0078図7のもののような実施形態で使用され得るCMOSピクセル技術の一例が図8Aに示され、図8Aは、CMOSフォトゲート技術の基本単位セルの一実施形態820を示す。基本単位セル820は、チャネルインプラント内に形成された2つのフローティングディフュージョンfloatingdiffusion822a及び822bを含み、フローティングディフュージョン822a及び822bは、それらの転送ゲートであり転送ゲートリングと呼ばれるリング状構造862a及び826bによって取り囲まれる。形状が電荷転送のための実質的に均一な360度の電界分布を提供する限り、転送ゲートはリングである必要はなく、例えば、六角形又は他の取り囲む形状であってもよい。フローティングディフュージョン及びその関連する転送ゲートリングの複合体は、以後、電荷感知素子と呼ばれる。0079以下の図面に関する基本単位セル820の構造及び動作の説明に加えて、このCMOS例の詳細な情報を、参照により本明細書に組み込まれる2009年7月17日出願のCMOSPhotogate3DCameraSystemHavingImprovedChargeSensingCellandPixelGeometry電荷感知セルおよび画素の幾何形状が改良された、CMOSフォトゲート3Dカメラシステムという名称のPCT出願PCT/IB2009/053113に見ることができる。0080PCT/IB2009/053113によれば、これらのセルに形成されたフォトピクセルは、低い静電容量によって特徴づけられ、したがって、電荷蓄積の小さい変化に対する改善された感度を提供することができる。同時に、フォトゲートに印加される電圧によって形成される電界は、検出素子の周囲で実質的に方位角的に対称であり、帯電されたフォトゲート本体によって画定される電荷蓄積領域からチャネルを経てフローティングディフュージョンまで移動する電子は、進行方向の関数としての障害を実質的に経験しないことが見出されている。これは結果として改善された転送特性を生じ得る。0081電荷感知素子で形成されたフォトピクセル及びピクセルアレイは、実質的に改善された充填率も示す。60以上の充填率が達成可能である。0082図8Aは平面図で、図8B及び8Cは断面図で、基本単位セル820のアーキテクチャを示し、基本単位セル820から、ある形式のフォトピクセル、フォトゲートピクセルが、技術の実施形態によって形成される。図8Aの上面図では、単位セル820は、3つの実質的に円形のNフローティングディフュージョン822a、822b、及び822dを備える。転送ゲート826a、826b、及び826dは、ディフュージョン822a、822b、及び822dをそれぞれ取り囲むリングの形態である。0083フローティングディフュージョン822a及び転送ゲート826a、並びに、フローティングディフュージョン822b及び転送ゲート826bは、それぞれ、第1及び第2の電荷感知素子832a及び832bを形成する。フローティングディフュージョン822d及び転送ゲート826dは、背景照明打ち消しを提供する背景電荷排出素子832dを形成する。電荷排出素子に関連する転送ゲートは、照明パルスの放射間の間隔中に作動される。いくつかの実施形態では、背景電荷排出素子832dが含まれない。出力ドライバ回路が、背景電荷排出を行うために代わりに使用されてもよい。0084全体的に円形の開口部836a、836b、及び836dが、検出素子832a及び832b、並びに、背景電荷排出素子832dと整列される。開口部863a、863b、及び863dは、便利な配線アクセスのためにこれらの素子を露出させるため、及び、電荷転送のための実質的に均一の360度の電界分布を提供するために、適切なクリアランスを提供する。多結晶シリコンフォトゲート834も、セル820の上面の領域全体を実質的に覆う連続的な全体的に平面状の層として形成される。0085図8Bは、図8A中のX-X線を横切る電荷感知素子832aの断面図であり、図8Cは、図8A中のY-Y線を横切る電荷感知素子832aの断面図である。図8B及び8Cに関連して、電荷感知素子823a及びフォトゲート834の形状のみが示されているが、電荷感知素子832b及び電荷排出素子832dは本質的に同じであることが理解されるであろう。フローティングディフュージョン822a及び822bが適切な出力回路図示せずに接続され、フローティングディフュージョン822dがドレインバイアス電位Vddに接続されることも理解されるであろう。図では、排出素子もDとラベル付けされ、電荷感知素子はA及びBによってラベル付されるこの実施形態では、単位セル820の電荷感知素子832a及び823b、背景電荷排出素子832d、並びに、フォトゲート834以外の部分の基本的な構造は、従来のCMOS構造のものであってもよい。ユニットは、例えば、P-エピタキシャル層838の上部にN-埋込みチャネルインプラント824を備え、P-エピタキシャル層838は、必要な金属ドレイン及びソース面、並びに配線図示せずと共に、Pシリコン基板840上に重ねられる。代わりに、任意の他の適切且つ所望のアーキテクチャが用いられてもよい。0086多結晶シリコン転送ゲート826aは、N-埋込みチャネルインプラント824上に形成された酸化物層828上に配置される。多結晶シリコンフォトゲート834も、酸化物層828上に、セル820の上面の領域全体を実質的に覆う連続的な全体的に平面状の層として形成される。上述したように、開口部836aは、チャネルインプラント層824を介する電荷転送のための実質的に均一な360度電界分布を提供する。0087実質的に円形のNフローティングディフュージョン822aが、N-埋込みチャネルインプラント824内に形成される。多結晶シリコンリング状転送ゲート826aが、酸化物層828上に配置される。フローティングディフュージョンは、埋込みチャネルインプラント824内に配置され、したがって、酸化物層の上の取り囲む転送ゲートは、境界を定める縁ではなく、輪haloと見なされ得るものを形成する。しかしながら、単純さのために、用語取り囲むは、電荷感知素子配置と関連して使用される。0088動作中、フォトゲート834は、出て行く照明、例えば、図3の光パルス141に関連する既知の時間に、適切な電圧の印加によって作動され、設定された電荷収集間隔の間、作動されて保たれる。フォトゲート834に印加された電圧から結果として生じる電界は、埋込みチャネルインプラント層824内に電荷蓄積領域を形成し、撮像されている被写体からフォトゲート834を通過してチャネルインプラント層824内に反射された光子は、電子をそこに開放させることができる。0089リング状転送ゲート826aは、次に、予め決められた積算間隔の間に作動され、積算間隔中、収集された電荷がチャネル824を経てフローティングディフュージョン822aに転送される。この電荷は、ピクセル702によって撮像された被写体の部分までの距離を決定するために測定され使用され得る電圧を誘起する。次に、飛行時間は、フローティングディフュージョン822a上の電荷によって誘起された電圧、フォトゲート834及び伝送ゲート826aの既知の活性化のタイミング、並びに、光の速度から決定される。したがって、フローティングディフュージョン822aは、CMOSフォトゲート感知ピクセルの感知ノードである。0090図8Cは、さらに、酸化物層828の下でP-障壁837の上部に重なる、チャネル層824内に形成されたP拡散領域835を備えるストップチャネル構造又はチャネルストップを示す。活性化された転送ゲートから最も遠いチャネル824の端から転送された電荷は、チャネルが鋭く終端されていない場合、制御されないか、ノイジーになる可能性がある。チャネルストップは、チャネル層824の端部に良好に画定された終端を提供し、フローティングディフュージョン822aへの制御された電荷転送を促進するのを助ける。0091図8Dは、基本単位セルと共に使用するためのセル制御及び読み出し回路の一例を示す。他の従来のCMOS制御及び読み出し回路設計が同様に使用されてもよい。フォトゲートバイアス842、転送ゲートA844a、及び転送ゲートB844bのための信号経路は、フォトゲート834、並びに、転送ゲートA及びB例えば、図8A中の826a及び826bをそれぞれ作動させる。0092出力回路846a及び出力回路846bは、それぞれ、個々の電荷感知素子832a及び832bのフローティングディフュージョン822a及び822b上の電荷によって誘起された電圧の出力部A845及び出力部B847の読み出し電圧を提供する。これらの読み出し回路846a、846bは、基本単位セル820と共に集積回路チップ上に形成されてもよい。選択信号経路848及びリセット信号経路850が、出力回路846a及び846bのために設けられる。0093パルス照明を用いるシステムでは、背景照明が、照明パルス間の間隔中に感知セル832a、832b内に荷電蓄積を生じる可能性がある。このような照明パルス間の荷電蓄積を排出することは、有利になる可能性がある。TOFカメラピクセルセルに関する背景照明打ち消しの使用についての詳細に関しては、Kawahitoら、ACMOSTime-of-FlightRangeImageSensorCMOS飛行時間範囲画像センサー、IEEESensorsJournal、2007年12月、1578ページを参照されたい。フローティングディフュージョン822dは、放電経路を提供するためにVdd849に接続され、信号経路D844dは、電荷の蓄積の放電を活性化するために、照明パルスの放射間の間隔中に転送ゲートD例えば、図8B中の826dを作動させる。0094基本単位セル180は、特定の用途のための集光能力を提供するために必要とされるように組み合わされてもよい。図9は、2つの基本単位セルを備える基本フォトピクセル構成ブロックの一実施形態の概略図である。ゲート制御及び読み出し回路、並びに、他の従来の特徴は、明確さのために省略される。0095図9は、破線によって境界が画定されるような2つの基本セル852及び854を備える基本マルチセル構成ブロック850の一実施形態を示す。セル852は、感知素子856a及び856b、並びに、背景電荷排出素子856dを含む。セル854は、感知素子858a及び858b、並びに、背景電荷排出素子858dを含む。見られるように、構成ブロック850には、電荷感知素子及び背景電荷排出素子を露出させる開口部862を有する単一の連続的なフォトゲート860が形成される。0096PCT出願PCT/IB2009/053113によれば、その発明者らによって行われたシミュレーション研究に基づいて、3.3ボルトの最大ゲート励起、0.18ミクロンのCMOS製造技術、及び、70オングストロームのゲート酸化膜厚を仮定して、適切なおおよそのセル構成要素寸法は、以下の範囲、すなわち、フォトゲート穿孔間隔チャネル長:1.0~6.0μ例えば、3.0μ;転送ゲートランド幅:0.3~1.0μm例えば、0.6μm;フォトゲート穿孔対転送ゲートのクリアランス:0.25~0.4μm例えば、0.25μm;フローティングディフュージョンの直径:0.6~1.5μm例えば、0.6μmであってもよいことが決定されている。しかしながら、当業者には明らかなように、適切な寸法は、用途、製造技術の進歩、及び他の要因に依存する可能性があること、及び、上述したパラメータは限定であることが意図されないことが理解されるべきである。0097図10は、別個の背景電荷排出素子を使用する背景打ち消しを提供する本明細書に記載の基本単位セルに関する例示的なタイミング図である。ラインaは照明サイクルを示す。ラインb及びcは、ナノ秒範囲でのA及びBフローティングディフュージョンに関する積算時間を示し、これらの時間は個々のA及びB転送ゲートに関する活性化時間によって規定される。ラインdは、電荷排出素子転送ゲートに関する活性化時間によって規定されるような背景打ち消し間隔を示す。図10に示されるタイミングは、背景打ち消しなしの動作にも適用可能であり、又は、背景電荷排出を活性化するために電荷感知素子転送ゲート及び/又はフォトゲートが使用される実施形態にも適用可能である。0098技術は、インターライン型CCD又はCMOS感光面のものと異なる非線形構造を有することができる感光面の実施形態でも動作することができる。撮像領域の他の構成又は形状が使用されてもよい。例えば、行の代わりに列が使用されている可能性がある。制御及び読み出し回路の配置に応じて、1つ置きのピクセルが1つの組内であり、他の画素が別の組であってもよい。加えて、必要に応じて2つより多くの画像領域が指定されてもよい。0099主題は、構造的特徴及び/又は方法論的行為に特定の言語で記載されてきたが、添付の特許請求の範囲で定義された主題は、上述した特定の特徴又は行為に必ずしも限定されないことが理解されるべきである。むしろ、上述した特定の特徴又は行為は、特許請求の範囲を実施する形態の例として開示される。