第1のカメラから第1のバッファへの第1のセットの入力フレームを受領し、第2のカメラから第2のバッファへの第2のセットの入力フレームを受領するステップと、1つ以上の処理パラメータを使用して第1のフレームバッファからの前記第1のセットの入力フレームを処理し、第1のビデオストリームを生成するステップと、1つ以上の処理パラメータを使用して第2のフレームバッファからの前記第2のセットの入力フレームを処理し、第2のビデオストリームを生成するステップと、前記第1のビデオストリーム及び前記第2のビデオストリームをメモリモジュールに格納するステップとを有する方法。第1のカメラから第1のバッファへの第1のセットの入力フレームを受領することは、第1のカメラから第1のカメラ受信機への第1のセットの入力フレームを受領することを有し、前記方法は、前記第1のカメラ受信機から前記第1のバッファへの前記第1のセットの入力フレームのダイレクトメモリアクセス読み取りを実行するステップを更に有する、請求項1に記載の方法。第2のカメラから第2のバッファへの第2のセットの入力フレームを受領することは、第2のカメラから第2のカメラ受信機への第2のセットの入力フレームを受領することを有し、前記方法は、前記第2のカメラ受信機から前記第2のバッファへの前記第2のセットの入力フレームのダイレクトメモリアクセス読み取りを実行するステップを更に有する、請求項2に記載の方法。第1のメモリに格納された1つ以上の処理パラメータを使用して第1のフレームバッファからの前記第1のセットの入力フレームを処理し、第1のビデオストリームを生成することは、1つ以上の生フレームを1つ以上のYUVビデオフレームに変換することを有する、請求項1に記載の方法。第2のメモリに格納された1つ以上の処理パラメータを使用して第2のフレームバッファからの前記第2のセットの入力フレームを処理し、第2のビデオストリームを生成することは、1つ以上の生フレームを1つ以上のYUVビデオフレームに変換することを有する、請求項4に記載の方法。前記第1のビデオストリーム及び前記第2のビデオストリームをメモリモジュールに格納することは、前記第1のビデオストリーム及び前記第2のビデオストリームから合成画像を生成することを有し、前記方法は、前記合成画像を電子デバイスの表示デバイスに提示するステップを更に有する、請求項1に記載の方法。第1のカメラ及び第2のカメラと、前記第1のカメラからの第1のセットの入力フレームを受領する第1のバッファ及び前記第2のカメラからの第2のセットの入力フレームを受領する第2のバッファと、前記第1のバッファ及び前記第2のバッファに結合され、第1のメモリに格納された1つ以上の処理パラメータを使用して第1のフレームバッファからの前記第1のセットの入力フレームを処理し、第1のビデオストリームを生成し、第2のメモリレジスタに格納された1つ以上の処理パラメータを使用して第2のフレームバッファからの前記第2のセットの入力フレームを処理し、第2のビデオストリームを生成する単一の画像信号プロセッサと、前記第1のビデオストリーム及び前記第2のビデオストリームを格納するメモリモジュールとを有する電子デバイス。第1のカメラからの第1のセットの入力フレームを受領する第1のカメラ受信機と、前記受信機から前記フレームバッファへの前記第1のセットの入力フレームのダイレクトメモリアクセス読み取りを実行するダイレクトメモリエンジンとを更に有する、請求項7に記載の電子デバイス。第2のカメラからの第2のセットの入力フレームを受領する第2のカメラ受信機と、前記受信機から前記フレームバッファへの前記第2のセットの入力フレームのダイレクトメモリアクセス読み取りを実行するダイレクトメモリエンジンとを更に有する、請求項8に記載の電子デバイス。前記画像プロセッサは、前記第1のセットの入力フレームからの1つ以上の生フレームを対応する数のYUVビデオフレームに変換する、請求項7に記載の電子デバイス。前記画像プロセッサは、前記第2のセットの入力フレームからの1つ以上の生フレームを1つ以上のYUVビデオフレームに変換する、請求項10に記載の電子デバイス。前記メモリは、前記第1のビデオストリーム及び前記第2のビデオストリームから生成された合成画像を格納する、請求項7に記載の電子デバイス。前記合成画像を提示するディスプレイを更に有する、請求項12に記載の電子デバイス。第1のメモリレジスタに格納された1つ以上の処理パラメータを使用して第1の受信機からの第1のセットの入力フレームを処理し、第1のビデオストリームを生成し、第2のメモリレジスタに格納された1つ以上の処理パラメータを使用して第2のフレームバッファからの第2のセットの入力フレームを処理し、第2のビデオストリームを生成するロジックを有する単一の画像信号プロセッサを有する装置。第1のカメラからの第1のセットの入力フレームを受領する第1のカメラ受信機と、前記受信機から前記フレームバッファへの前記第1のセットの入力フレームのダイレクトメモリアクセス読み取りを実行するダイレクトメモリエンジンとを更に有する、請求項14に記載の装置。第2のカメラからの第2のセットの入力フレームを受領する第2のカメラ受信機と、前記受信機から前記フレームバッファへの前記第2のセットの入力フレームのダイレクトメモリアクセス読み取りを実行するダイレクトメモリエンジンとを更に有する、請求項15に記載の装置。前記画像プロセッサは、前記第1のセットの入力フレームからの1つ以上の生フレームを対応する数のYUVビデオフレームに変換する、請求項15に記載の装置。前記画像プロセッサは、前記第2のセットの入力フレームからの1つ以上の生フレームを対応する数のYUVビデオフレームに変換する、請求項16に記載の装置。前記第1のビデオストリーム及び前記第2のビデオストリームから生成された合成画像を格納するメモリモジュールを更に有する、請求項14に記載の装置。前記合成画像を提示するディスプレイを更に有する、請求項19に記載の装置。電子デバイスに複数のカメラを備える技術は有用になる可能性がある。添付図面を参照して詳細な説明を行う。ここでは、画像信号処理の多重のための例示的なシステム及び方法が記載される。以下の説明では、様々な実施例の完全な理解を提供するために、複数の特定の詳細が示されている。しかし、様々な実施例は特定の詳細なしに実施されてもよいことが当業者により分かる。他の場合にも、特定の実施例を曖昧にしまいように、周知の方法、手順、構成要素及び回路は詳細には図示又は記載されていない。或る実施例では、ここに記載の対象は、電子デバイスが独立した画像信号処理のチャネルを必要とせずに、複数のカメラを備えることを可能にする。従って、ここに記載のシステム及び方法は、電子デバイスが単一の画像処理パイプラインを通じて複数のカメラからの画像信号を多重することを可能にする。画像信号は、メモリに格納されてもよく、及び/又は表示デバイスに表示されてもよい。図1は、或る実施例による画像信号処理の多重の際に使用される電子デバイスの概略図である。図1を参照すると、或る実施例では、電子デバイス110は、移動電話、パーソナルデジタルアシスタントPDA:personaldigitalassistant等として具現されてもよい。電子デバイス110は、RF信号を送受信するRFトランシーバ150と、RFトランシーバ150により受信された信号を処理する信号処理モジュール152とを含んでもよい。RFトランシーバは、例えば、Bluetooth登録商標或いは80211X、IEEE80211a、b又はgに準拠したインタフェース例えば、IEEEStandardforITTelecommunicationsandinformationexchangebetweensystemsLANMANPartIIWirelessLANMediumAccessControlandPhysicalLayerspecificationsAmendment4FurtherHigherDataRateExtensioninthe24GHzBand80211G2003参照のようなプロトコルを介してローカル無線接続を実施してもよい。無線インタフェースの他の例は、GPRSgeneralpacketradioserviceインタフェース例えば、GuidelinesonGPRSHandsetRequirementsGlobalSystemforMobileCommunicationsGSMAssociationVer301December2002参照である。電子デバイス110は、1つ以上のプロセッサ154と、メモリモジュール156とを更に含んでもよい。ここで使用されるプロセッサという用語は、マイクロプロセッサ、マイクロコントローラ、複雑命令セットコンピュータCISC:complexinstructionsetcomputingマイクロプロセッサ、縮小命令セットRISC:reducedinstructionsetマイクロプロセッサ、超長命令語VLIW:verylonginstructionwordマイクロプロセッサ、又は他の種類のプロセッサ若しくは処理回路に限定されず、このような如何なる種類の計算エレメントをも意味する。或る実施例では、プロセッサ154は、SantaClaraCaliforniaのIntelCorporationから入手可能なIntelPXA27xプロセッサの系列の1つ以上のプロセッサでもよい。或いは、IntelのItanium、XEON及びCeleronプロセッサのような他のCPUが使用されてもよい。また、他の製造者からの1つ以上のプロセッサが利用されてもよい。更に、プロセッサは、単一コア又は複数コアの設計を有してもよい。或る実施例では、メモリモジュール156は、ランダムアクセスメモリRAM:randomaccessmemoryを有してもよいが、メモリモジュール156は、ダイナミックRAMDRAM:dynamicRAM、シンクロナスDRAMSDRAM:synchronousDRAM等のような他のメモリ種別を使用して実装されてもよい。電子デバイス110は、例えば、キーパッド158及び1つ以上のディスプレイ160のような1つ以上の入出力インタフェースを更に有してもよい。或る実施例では、電子デバイス110は、2つ以上のカメラ162と、画像信号プロセッサ164とを有する。限定ではなく一例として、第1のカメラ162は、電子デバイス110の前面に配置されてもよく、第2のカメラは、電子デバイス110の背面に配置されてもよい。カメラ及び画像信号プロセッサ164並びに関連するパイプラインの態様について、図2~4を参照して以下に詳細に説明する。図2は、或る実施例による画像信号処理ISP:imagesignalprocessorの多重の際に使用される構成要素の概略図である。図2を参照すると、或る実施例では、ISPモジュール164は、集積回路若しくはその構成要素として、チップセットとして、又はシステムオンチップSOC:SystemOnaChip内のモジュールとして実装されてもよい。別の実施例では、ISPモジュール164は、プログラム可能デバイス例えば、フィールドプログラマブルゲートアレイFPGA:fieldprogrammablegatearrayに符号化されたロジックとして、又は汎用プロセッサの論理命令若しくは専用プロセッサデジタルシグナルプロセッサDSP:DigitalSignalProcessor若しくは単一命令多重データSIMD:SingleInstructionMultipleDataベクトルプロセッサ等の論理命令として実装されてもよい。図2に示す実施例では、ISPモジュール164は、画像信号プロセッサ212と、タスクマネージャ220と、第1のカメラ受信機222と、第2のカメラ受信機224と、ダイレクトメモリアクセスDMA:directmemoryaccessエンジン226と、メモリ管理ユニットMMU:memorymanagementunit228とを有する。ISPモジュール164はメモリモジュール156に結合される。メモリモジュール156は、第1のレジスタ230と、第2のレジスタ232と、フレームバッファA240と、フレームバッファA’242と、フレームバッファB250と、フレームバッファB’252とを維持管理する。各カメラの3A自動ホワイトバランスAutowhitebalance、自動焦点Autofocus、自動露光Autoexposure400A及び400Bの2つのスレッドは、ホストCPUで動作する。ホストCPUは、図1に示すプロセッサ154に対応してもよい。電子デバイスの動作について、図2~4を参照して説明する。或る実施例では、第1のカメラ162Aからの画像は、第1の受信機222に入力され動作410、第2のカメラ162Bからの画像は、第2の受信機224に入力される動作415。或る実施例では、カメラ162A及び162Bここでは場合によって併せて参照符号162により示されるは、画像取得デバイス例えば、電荷結合素子CCD:chargecoupleddeviceに結合された光学素子配置例えば、1つ以上のレンズを有してもよい。電荷結合素子の出力は、Bayerフレームのフォーマットでもよい。CCD又はCMOSデバイスからのBayerフレームの出力は、一連のBayerフレームを生成するために時間でサンプリングされてもよい。一連のBayerフレームは、受信機222、224に向けられる。これらの未処理の画像フレームは、ここでは場合によって生フレームと呼ばれることがある。当業者は、生画像フレームがデータ値の配列又は行列として具現されてもよいことを認識する。或る実施例では、焦点とホワイトバランスと露光とを調整する制御プログラムは、処理スレッド3A400A及び400Bにおいて実施されてもよい。動作420図4において、生フレームは、フレームバッファに格納される。図2及び3を参照すると、第1のカメラ162からの画像は、受信機222、224に入力される。或る実施例では、ダイレクトメモリアクセスエンジン220は、受信機A216から画像フレームを取得し、画像フレームをフレームバッファ240に格納する。同様に、DMAエンジン220は、受信機B218から画像フレームを取得し、画像フレームをフレームバッファB250に格納する。動作425440は、フレームバッファ240、250の生フレームがビデオストリームのフォーマットに処理されるループを規定している。或る実施例では、フレーム処理は、フレーム処理がインターリーブされるように、各カメラのソースから一度に1つのフレームだけ行われる。従って、動作425において、フレームバッファAの内容は、画像信号処理インタフェース214を通じて画像信号プロセッサ212に入力される。画像信号処理インタフェース214は、フレームバッファAの内容を画像信号処理パイプライン216に供給する。図3に示すように、フレームバッファAの内容は、例えばフレームバッファ240の内容を生Bayerフレームから適切なビデオフォーマット例えば、対応する数のYUVビデオフレームに変換することにより、パイプライン216で処理される。画像信号プロセッサ212は、フレームバッファAからのパラメータをスレッド3A400Aで渡してもよい。処理スレッド3A400Aは、カメラ162で適切な設定を行うために、これらのパラメータを使用してもよい。3Aパラメータ及びフレームバッファAでフレームを処理するためのパラメータは、まずレジスタAに格納することにより渡されてもよい。動作430において、ダイレクトメモリアクセスDMAエンジン226は、YUVビデオフレームをメモリ156のメモリバッファ242に格納する。動作435において、フレーム処理が終了していない場合、制御は動作425に戻り、フレームバッファの更なる生フレームがインターリーブされるようにビデオストリームフォーマットに処理される。一例として、2つ以上のカメラが利用される実施例では、フレームバッファBの内容は、画像信号処理インタフェース214を通じて画像信号プロセッサに入力される。画像信号処理インタフェース214は、フレームバッファBの内容を画像信号処理パイプライン216に供給する。フレームバッファBの内容は、例えばフレームバッファの内容を生Bayerフレームから適切なビデオフォーマット例えば、対応する数のYUVビデオフレームに変換することにより、パイプラインで処理される。3A400フレームBは、レジスタBを通じて渡されたパラメータに基づいて処理される。動作430において、バッファの生ビデオフレームから生成されたビデオストリームは、メモリに格納される。或る実施例では、DMAエンジン226は、フレームバッファB240から生成されたビデオストリームをメモリ156の第2のフレームバッファB’252に格納する。或る実施例では、ビデオストリームは、ピクチャインピクチャpicturewithinapictureビューに格納されてもよい。或る実施例では、ビデオストリームは、ビデオストリームがいずれかの対象のデバイスで表示可能なように、マルチビデオコーダ/デコーダコーデックを通じて2つのストリームとして符号化及び保持されてもよい。再び動作435において、フレーム処理が終了していない場合、制御は動作440に進み、処理は受信機Bから受信機Aに切り戻される。従って、動作425435は、複数のカメラからの生フレームがビデオストリームに多重され、電子デバイスのメモリに格納されるループを規定している。これに対して、動作435において、フレームバッファが処理を終了した場合、制御は動作445に進み、ビデオストリームはディスプレイに合わせられる。或る実施例では、ビデオストリームは、ピクチャインピクチャ画面に結合される。動作450において、ビデオストリームは、ディスプレイで提示されてもよい。ここに記載の論理命令という用語は、1つ以上の論理動作を実行する1つ以上の機械により理解し得る表現に関する。例えば、論理命令は、1つ以上のデータオブジェクトで1つ以上の動作を実行するプロセッサコンパイラにより解釈可能な命令を有してもよい。しかし、これは機械可読命令の単なる例であり、実施例はこの点に限定されない。ここに記載のコンピュータ可読媒体という用語は、1つ以上の機械により認識可能な表現を維持可能な媒体に関する。例えば、コンピュータ可読媒体は、コンピュータ可読命令又はデータを格納する1つ以上の記憶デバイスを有してもよい。このような記憶デバイスは、例えば、光、磁気又は半導体記憶媒体のような記憶媒体を有してもよい。しかし、これはコンピュータ可読媒体の単なる例であり、実施例はこの点に限定されない。ここに記載のロジックという用語は、1つ以上の論理演算を実行する構成に関する。例えば、ロジックは、1つ以上の入力信号に基づいて1つ以上の出力信号を提供する回路を有してもよい。このような回路は、デジタル入力を受信し、デジタル出力を提供する有限状態機械、又は1つ以上のアナログ入力信号に応じて1つ以上のアナログ出力信号を提供する回路を有してもよい。このような回路は、特定用途向け集積回路ASIC:applicationspecificintegratedcircuit又はフィールドプログラマブルゲートアレイFPGA:fieldprogrammablegatearrayで提供されてもよい。また、ロジックは、機械可読命令を実行する処理回路と共にメモリに格納された機械可読命令を有してもよい。しかし、これらはロジックを提供し得る構成の単なる例であり、実施例はこの点に限定されない。ここに記載の方法のいくつかは、コンピュータ可読媒体の論理命令として具現されてもよい。プロセッサで実行された場合、論理命令は、プロセッサを、記載の方法を実施する特殊用途機械としてプログラムさせるようにする。プロセッサは、ここに記載の方法を実行する論理命令により構成された場合、記載の方法を実行する構成を構成する。或いは、ここに記載の方法は、例えば、フィールドプログラマブルゲートアレイFPGA、特定用途向け集積回路ASIC等のロジックにされてもよい。詳細な説明及び特許請求項において、結合及び接続という用語がその波形と共に使用されることがある。特定の実施例では、接続は、2つ以上の要素が相互に直接の物理的又は電気的接触にあることを示すために使用されてもよい。結合は、2つ以上の要素が直接の物理的又は電気的接触にあることを意味してもよい。しかし、結合はまた、2つ以上の要素が相互に直接的接触にないことがあるが、依然として相互に協力又は相互作用し得ることを意味してもよい。明細書において一実施例又は実施例への言及は、実施例に関して記載される特定の特徴、構成又は特徴が少なくとも1つの実装に含まれることを意味する。明細書の様々な場所に一実施例という用語が現れることは、全て同じ実施例を示してもよく、示さなくてもよい。実施例について構成の機能及び/又は方法の動作に特有の用語で説明したが、特許請求の範囲の対象は、記載の特定の機能又は動作に限定されなくてもよいことが分かる。むしろ、特定の機能及び動作は、特許請求の範囲の対象を実施する例示的な形式として開示される。