基板上に搭載され、ボンディングワイヤによって前記基板と接続された第1のチップと、前記第1のチップ上に積層される様に前記基板上に搭載され、前記第1のチップよりも大きい第2のチップとを有する半導体装置の製造方法であって、前記第2のチップの、前記第1のチップとの接着面の前記ボンディングワイヤが形成される部分と対応する部分にインクジェット法を用いて絶縁層を塗布し、前記絶縁層の塗布後に第1の加熱処理を行い、前記第2のチップの前記接着面に接着層を形成し、前記接着層の形成後に第2の加熱処理を行い、前記基板と前記第2のチップとを貼り合わせ、前記第2のチップを貼り合わせた後に第3の加熱処理を行う事を特徴とする半導体装置の製造方法。基板上に搭載され、ボンディングワイヤによって前記基板と接続された第1のチップと、前記第1のチップ上に積層される様に前記基板上に搭載され、前記第1のチップよりも大きい第2のチップとを有する半導体装置の製造方法であって、前記第2のチップの、前記第1のチップとの接着面の前記ボンディングワイヤが形成される部分と対応する部分に絶縁層を塗布し、前記第2のチップの前記接着面に接着層を形成し、前記基板と前記第2のチップとを貼り合わせる事を特徴とする半導体装置の製造方法。前記絶縁層はインクジェット法を用いて塗布する事を特徴とする請求項2記載の半導体装置の製造方法。前記絶縁層を塗布した後前記接着層を貼りつける前に第1の加熱処理を行い、前記接着層を貼りつけた後前記第2のチップを貼り合わせる前に第2の加熱処理を行う事を特徴とする請求項2または3記載の半導体装置の製造方法。基板上に搭載され、複数のボンディングワイヤによって前記基板と接続された第1のチップと、前記第1のチップ上に積層される様に前記基板上に搭載され、前記第1のチップよりも大きい第2のチップとを有し、前記第2のチップの、前記第1のチップとの接着面の前記ボンディングワイヤが形成された部分と対応する部分に絶縁層を塗布し、前記第2のチップの前記接着面に接着層を貼り付け、前記第1のチップと前記第2のチップとを貼り合わせる事によって製造された半導体装置。基板上に搭載され、複数のボンディングワイヤによって前記基板と接続された第1のチップと、前記第1のチップ上に積層される様に前記基板上に搭載され、前記第1のチップよりも大きい第2のチップとを有し、前記第1のチップにはメモリを用い、前記第2のチップには前記メモリを制御するためのコントローラを用い、前記第2のチップの、前記第1のチップとの接着面の前記ボンディングワイヤが形成される部分と対応する部分に絶縁層を塗布し、前記第2のチップの前記接着面に接着層を貼り付け、前記第1のチップと前記第2のチップとを貼り合わせる事によって製造された記憶装置。本発明の実施形態は、製造コストの安い記憶装置、半導体装置及び半導体装置の製造方法を提供することを目的としている。実施形態に係る半導体装置の製造方法は、基板上に搭載され、ボンディングワイヤによって基板と接続された第1のチップと、第1のチップ上に積層される様に基板上に搭載され、第1のチップよりも大きい第2のチップとを有する半導体装置の製造方法であって、第2のチップの、第1のチップとの接着面のボンディングワイヤが形成される部分と対応する部分に絶縁層を塗布し、第2のチップの接着面に接着層を形成し、基板と第2のチップとを貼り合わせる事を特徴とする。[第1の実施の形態][全体構成]図1は第1の実施形態に係る半導体装置の構成例を示す平面図、図2は同半導体装置の側面図である。本実施形態に係る半導体装置は、基板1と、ボンディングワイヤ2によって基板1と接続された第1のチップ3と、第1のチップ3全体を覆う接着層4と、接着層4を介して基板1と接続された積層体5を有している。積層体5は、接着層4を介して基板1及び第1のチップ3に接着された第2のチップ51と、第2のチップ51表面に積層された複数のチップ52を有している。第2のチップ51及び複数のチップ52は、積層体用のボンディングワイヤ53によって基板1に接続されている。又、第2のチップ51の第1のチップ3との接着面のうち、第1のチップ3に設けられたボンディングワイヤ2と対向する部分には絶縁層6が形成されている。第2のチップ51には例えば半導体メモリ、第1のチップ3には第2のチップ51を制御するためのメモリコントローラを用いる事ができる。半導体メモリの面積をメモリコントローラの面積よりも大きくすると、記憶容量を増大させることができるため、本実施の形態を用いた記憶装置に好適である。[製造方法]次に、本実施形態に係る半導体装置の製造方法について説明する。図3は、本実施形態に係る半導体装置の製造方法を示すフローチャートである。本実施形態に係る半導体装置の製造方法においては、図4に示す通り、まず第2のチップ51となるシリコンウェハ51Aの接着面に絶縁層6となる絶縁樹脂6Aを例えば5~10μmの厚みで塗布するステップS1。本実施形態においては、絶縁樹脂6Aとして熱硬化性のエポキシ系の絶縁樹脂を使用しているが、熱以外の方法によって硬化する絶縁体を使用することも可能である。絶縁樹脂6Aは、後にシリコンウェハ51Aから切り出されて複数の第2のチップ51となる部分毎に、複数の同一パターンを描画する様に塗布される。パターンとしては例えば第1のチップ3の周囲を覆う2~3mm幅のパターン等が適用可能である。絶縁樹脂6Aの塗布には、例えばインクジェット法等の手段を用いることが可能である。次に、図5に示す通り、絶縁樹脂6Aが塗布されたシリコンウェハ51Aに例えば90°C、1時間程度の第1の加熱処理を行い、絶縁樹脂6Aの粘度を高めて絶縁樹脂6BとするステップS2。次に、図6に示す通り、シリコンウェハ51Aの接着面にシート状の接着剤4Aを張り付けステップS3、シリコンウェハ51Aを複数の第2のチップ51に切り分けるステップS4。接着剤4Aとしては熱可塑性の接着剤が適用可能であり、アクリル系、ポリイミド系の接着剤等を用いることも可能である。次に、第2のチップ51に対して第2の加熱処理を行うステップS5。第2の加熱処理によって接着剤4Aの粘度は下がり、接着剤4Bとなる。第2の加熱処理は、例えばあらかじめ加熱された図示しない平板に第2のチップ51を数秒間載置させたり、あらかじめ加熱された後述するコレット7を用いて第2のチップ51を移動したり、あらかじめ加熱された基板1から伝達する熱を利用することにより行う。これにより接着剤4Aを加熱することができる。図7に示す様にコレット7によって第1のチップ3上に第2のチップ51を張り付けるステップS6。接着剤4Bは第2の加熱処理において低粘度化している。第1のチップ3と第2のチップ51の貼り付けの際に、基板1の一部表面、ボンディングワイヤ2及び第1のチップ3は、第2のチップ51の接着面に形成された接着層4Bに埋め込まれる。又、第2のチップ51の接着面のうち、ボンディングワイヤ2と対向する部分には絶縁層6Bが形成されており、ボンディングワイヤ2と第2のチップ51との接触を防いでいる。上記方法を実現する為には、絶縁層6Bを、ボンディングワイヤ2が貫通しないように、一定以上高粘度化する必要がある。必要な粘度はボンディングワイヤ2の直径や、絶縁層6Bの厚み等によって適宜調整することが可能であるが、例えば直径30μm以下のボンディングワイヤ2を使用した場合、粘度を100000Pas程度にすれば、絶縁層6Bの厚みを15μm以下に抑えることが可能である。次に、図8に示すように、半導体装置を例えば100~150°C、1時間程度の雰囲気において、第3の加熱処理を行うステップS7。第3の加熱処理によって硬化し、絶縁樹脂6Bの粘度は更に上がり、絶縁層6となる。同様に、接着剤4Bも硬化し接着剤4となる。その後、第2のチップ51に複数のチップ52を積層し、積層体5を形成し、ボンディングワイヤ53等、各種コンタクト配線等を形成することによって、半導体装置が製造される。上記製造方法においては、第2のチップ51の接着面に絶縁層を設けることによって第2のチップ51とボンディングワイヤ2との絶縁を行っている。従って、接着層4の厚みが第1のチップ3の表面から突き出ているボンディングワイヤ2の高さより薄い場合であっても、第1のチップ3と第2のチップ51とを絶縁することが可能である。上記方法は、第1のチップ3の表面から突き出ているボンディングワイヤ2の高さまで接着層を形成する手段と比較して、接着層の材料コストが抑えられ、または第1のチップ3の表面から突き出ているボンディングワイヤ2の高さの加工バラつきに対するマージンが向上し、更に半導体装置の微細化を図ることが可能となる。又、第2のチップ51の接着面全面に絶縁層を設けるのではなく、ボンディングワイヤ2と対面する部分にのみ絶縁層6を設けているため、絶縁層6の材料コストが抑えられる。更に、絶縁樹脂6Aの塗布をインクジェット法によって行った場合、高精度に絶縁樹脂6Aの塗布を行うことが可能であるため、更に絶縁層6の材料コストが抑えられる。[その他の実施形態]本発明の実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。