"第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、をそれぞれ重み付けして加算または減算した信号を出力する演算部と、前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部と、を備えることを特徴とする信号整形回路。前記分岐部から出力されて前記第二入力部へ入力される信号の所定の低周波成分を減衰させるフィルタを備えることを特徴とする請求項1に記載の信号整形回路。入力された信号を分岐し、分岐した各信号に遅延差を与え、遅延差を与えた各信号を前記第一入力部へ入力する分岐遅延回路を備え、前記演算部は、前記分岐遅延回路によって前記第一入力部へ入力された各信号と、前記フィルタによって前記低周波成分が減衰した第二信号と、を加算または減算することを特徴とする請求項2に記載の信号整形回路。第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、をそれぞれ重み付けして加算または減算した信号を出力する演算部と、前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部と、前記分岐部によって分岐された各信号の他方によって強度変調した信号光を出射する発光素子と、を備えることを特徴とする光送信装置。第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、を加算または減算して出力する演算部と、前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号に対して、所定比率を乗じて遅延させる遅延部と、前記遅延部の前記所定比率を調整可能にする調整部と、を備えることを特徴とする信号整形回路。第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、を加算または減算した信号を出力する演算部と、前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、前記分岐部から出力されて前記第二入力部へ入力される信号の所定の低周波成分を減衰させるフィルタと、を備えることを特徴とする信号整形回路。入力された信号を分岐し、分岐した各信号に遅延差を与え、遅延差を与えた各信号を前記第一入力部へ入力する分岐遅延回路を備え、前記演算部は、前記分岐遅延回路によって前記第一入力部へ入力された各信号と、前記フィルタによって前記低周波成分が減衰した第二信号と、を加算または減算することを特徴とする請求項6に記載の信号整形回路。しかしながら、上述した従来技術では、実現可能なエンファシスの強さが小さいため、要求される信号波形に応じて柔軟な信号整形を行うことが困難であるという問題がある。本発明は、上述した従来技術による問題点を解消するため、柔軟な信号整形を行うことができる信号整形回路および信号整形回路を用いた光送信装置を提供することを目的とする。上述した課題を解決し、目的を達成するため、本発明の一側面によれば、第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、をそれぞれ重み付けして加算または減算した信号を出力する演算部と、前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部と、を備える信号整形回路および信号整形回路を用いた光送信装置が提案される。また、本発明の別の側面によれば、第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、を加算または減算して出力する演算部と、前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号に対して、所定比率を乗じて遅延させる遅延部と、前記遅延部の前記所定比率を調整可能にする調整部と、を備える信号整形回路および信号整形回路を用いた光送信装置が提案される。また、本発明の別の側面によれば、第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、を加算または減算した信号を出力する演算部と、前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、前記分岐部から出力されて前記第二入力部へ入力される信号の所定の低周波成分を減衰させるフィルタと、を備える信号整形回路および信号整形回路を用いた光送信装置が提案される。本発明の一側面によれば、柔軟な信号整形を行うことができるという効果を奏する。以下に添付図面を参照して、本発明にかかる信号整形回路および光送信装置の実施の形態を詳細に説明する。実施の形態1信号整形回路の構成図1-1は、実施の形態1にかかる信号整形回路の構成例を示す図である。図1-1に示す信号整形回路110は、入力された信号を整形して出力する信号整形回路である。たとえば、信号整形回路110は、VCSELVerticalCavitySurfaceEmittingLaser:垂直共振器面発光レーザなどの発光素子へ入力する駆動信号を整形する。ただし、信号整形回路110による整形対象の信号は発光素子の駆動信号に限らない。図1-1に示すように、信号整形回路110は、入力部111と、演算回路112と、分岐部113と、遅延回路114と、バッファ回路115と、出力部116と、を備えている。入力部111には、整形対象の信号が入力される。入力部111へ入力される信号は、たとえば正相信号および逆相信号を含む差動信号である。入力部111は、入力された信号を入力信号Data1として演算回路112へ出力する。演算回路112は、第一入力部と第二入力部を有する。演算回路112の第一入力部には、入力部111から出力された入力信号Data1第一信号が入力される。演算回路112の第二入力部には、バッファ回路115から出力された帰還信号Data2第二信号が入力される。演算回路112は、入力された入力信号Data1と帰還信号Data2をそれぞれ重み付けして加算または減算する演算部である。そして、演算回路112は、加算または減算した信号を出力信号Data3として分岐部113へ出力する。分岐部113は、演算回路112から出力された出力信号Data3を分岐する。そして、分岐部113は、分岐した出力信号Data3の一方を出力部116へ出力する。また、分岐部113は、分岐した出力信号Data3の他方を帰還信号Data2として遅延回路114へ出力する。遅延回路114は、分岐部113から出力された帰還信号Data2を遅延させる遅延部である。そして、遅延回路114は、遅延させた帰還信号Data2をバッファ回路115へ出力する。バッファ回路115は、遅延回路114から出力された帰還信号Data2を出力調整する。そして、バッファ回路115は、出力調整した信号を帰還信号Data2として演算回路112へ出力する。演算回路112へ出力された帰還信号Data2は、演算回路112の第二入力部へ入力される。このように、遅延回路114、バッファ回路115および出力部116は、分岐部113から出力された帰還信号Data2を演算回路112の第二入力部へ帰還させる帰還部である。出力部116は、分岐部113から出力された出力信号Data3を信号整形回路110の後段へ出力する。これにより、出力信号Data3を帰還信号Data2として帰還させて入力信号Data1に加算または減算するIIR方式によって入力信号Data1を信号整形し、信号整形した信号を出力信号Data3として出力することができる。たとえば、入力信号Data1の特定の高周波成分を強調エンファシスしたり、入力信号Data1の特定の高周波成分を抑制したりすることができる。以下、信号整形回路110が、入力信号Data1の特定の高周波成分を強調エンファシスする例について主に説明する。図1-1においては、バッファ回路115を遅延回路114の後段に設ける構成について図示したが、バッファ回路115を遅延回路114の前段に設ける構成とすることもできる。また、遅延回路114を分岐部113の後段かつバッファ回路115の前段に設ける構成について図示したが、遅延回路114を演算回路112の後段かつ分岐部113の前段に設ける構成とすることもできる。また、バッファ回路115を分岐部113の後段かつ遅延回路114の後段に設ける構成について図示したが、バッファ回路115を演算回路112の後段かつ分岐部113の前段に設ける構成とすることもできる。FIR方式の信号整形回路の構成例図1-2は、FIR方式の信号整形回路の構成例を参考として示す図である。図1-2に示すように、FIR方式の信号整形回路120は、入力部121と、分岐部122と、遅延回路123と、バッファ回路124,125と、演算回路126と、出力部127と、を備えている。入力部121には、整形対象の信号が入力される。入力部121は、入力された信号を分岐部122へ出力する。分岐部122は、入力部121から出力された信号を分岐する。そして、分岐部122は、分岐した各信号の一方を分岐信号D1としてバッファ回路124へ出力する。また、分岐部122は、分岐した各信号の他方を分岐信号D2として遅延回路123へ出力する。遅延回路123は、分岐部122から出力された分岐信号D2を遅延させる。そして、遅延回路123は、遅延させた分岐信号D2をバッファ回路125へ出力する。遅延回路123における遅延時間τは、たとえば図1-1に示した遅延回路114における遅延時間τと同じである。バッファ回路124は、分岐部122から出力された分岐信号D1を出力調整する。そして、バッファ回路124は、出力調整した分岐信号D1を演算回路126へ出力する。バッファ回路125は、遅延回路123から出力された分岐信号D2を出力調整する。そして、バッファ回路125は、出力調整した分岐信号D2を演算回路126へ出力する。演算回路126は、バッファ回路124から出力された分岐信号D1と、バッファ回路125から出力された分岐信号D2と、を加算または減算する。そして、演算回路126は、加算または減算した信号を出力信号D3として出力部127へ出力する。演算回路126における加算または減算の重み付け加算比は、たとえば図1-1に示した演算回路112と同じである。出力部127は、演算回路126から出力された信号出力信号D3を出力する。各方式の信号整形回路における信号図2は、各方式の信号整形回路における信号の一例を示す図である。図2において、横軸は時間を示している。波形211~213は、図1-1に示したIIR方式の信号整形回路110における入力信号Data1、帰還信号Data2および出力信号Data3の各波形を示している。図2では、演算回路112が、入力信号Data1から帰還信号Data2を減算した結果を出力信号Data3として出力する例を示している。波形221~223は、図1-2に示したFIR方式の信号整形回路120における分岐信号D1、分岐信号D2および出力信号D3の各波形を参考として示している。なお、図2では、演算回路126が、分岐信号D1から分岐信号D2を減算した結果を出力信号D3として出力する例を示している。波形211~213および波形221~223に示すように、図1-1に示したIIR方式の信号整形回路110は、図1-2に示したFIR方式の信号整形回路120よりもより高周波成分の強度の大きいエンファシスを信号にかけることができる。これにより、たとえば信号の立ち上がり部分などをより急峻に強調することができる。各方式の信号整形回路におけるエンファシス特性図3は、各方式の信号整形回路におけるエンファシス特性の一例を示す図である。図3において、横軸は信号の周波数[GHz]を示している。縦軸は信号の強度を示している。エンファシス特性301は、図1-1に示したIIR方式の信号整形回路110から出力される出力信号Data3の周波数に対する強度の特性を示している。エンファシス特性302は、図1-2に示したFIR方式の信号整形回路120から出力される出力信号D3の周波数に対する強度の特性を参考として示している。エンファシス特性301,302に示すように、図1-1に示したIIR方式の信号整形回路110は、FIR方式の信号整形回路120よりも特定の高周波成分たとえば22[GHz]付近の成分を強調したエンファシス信号を得ることができる。演算回路の構成図4は、図1に示した演算回路の構成例を示す図である。図4に示した演算回路112は、たとえば図4に示す演算回路400によって実現することができる。演算回路400は、入力部411,412と、トランジスタ421,422と、電流源431,432と、グランド440と、を備えている。また、演算回路400は、入力部451,452と、トランジスタ461,462と、抵抗471,472と、電源480と、出力部481,482と、を備えている。入力部411,412IN1P,IN1Nは、それぞれ入力部111から出力された入力信号Data1の正相信号および逆相信号が入力される第一入力部である。入力部411は、トランジスタ421のゲートに接続されている。入力部412は、トランジスタ422のゲートに接続されている。トランジスタ421のゲートは入力部411に接続されている。トランジスタ421のソースは電流源431に接続されている。トランジスタ421のドレインは抵抗471および出力部482に接続されている。トランジスタ422のゲートは入力部412に接続されている。トランジスタ422のソースは電流源431に接続されている。トランジスタ422のドレインは抵抗472および出力部481に接続されている。電流源431は、一端がトランジスタ421,422の各ソースに接続され、他端がグランド440VSSに接続されている。入力部451,452IN2P,IN2Nは、それぞれバッファ回路115から出力された帰還信号Data2の正相信号および逆相信号が入力される第二入力部である。入力部451は、トランジスタ461のゲートに接続されている。入力部452は、トランジスタ462のゲートに接続されている。トランジスタ461のゲートは入力部451に接続されている。トランジスタ461のソースは電流源432に接続されている。トランジスタ461のドレインは抵抗471および出力部482に接続されている。トランジスタ462のゲートは入力部452に接続されている。トランジスタ462のソースは電流源432に接続されている。トランジスタ462のドレインは抵抗472および出力部481に接続されている。電流源432は、一端がトランジスタ461,462の各ソースに接続され、他端がグランド440VSSに接続されている。抵抗471は、一端がトランジスタ421,461の各ドレインに接続され、他端が電源480VDDに接続されている。抵抗472は、一端がトランジスタ422,462の各ドレインに接続され、他端が電源480VDDに接続されている。出力部481OUTPは、トランジスタ422,462からの信号を正相信号として出力する。出力部482OUTNは、トランジスタ421,461からの信号を逆相信号として出力する。これにより、入力部111から出力された入力信号Data1と、バッファ回路115から出力された帰還信号Data2と、を加算した信号を出力信号Data3として出力することができる。また、正相信号と逆相信号とを入れ替えることで、入力信号Data1と帰還信号Data2とを減算することもできる。たとえば、入力部451に帰還信号Data2の逆相信号を入力し、入力部452に帰還信号Data2の正相信号を入力することで、入力信号Data1から帰還信号Data2を減算することができる。また、加算または減算における入力信号Data1の重みは、たとえば電流源431の電流値などによって決まる。また、加算または減算における帰還信号Data2との重みは、たとえば電流源432の電流値などによって決まる。トランジスタ421,422,461,462のそれぞれはたとえばFETFieldEffectTransistor:電界効果トランジスタである。遅延回路およびバッファ回路の構成図5は、図1に示した遅延回路およびバッファ回路の構成例を示す図である。図4に示した遅延回路114およびバッファ回路115のそれぞれは、たとえば図5に示す遅延バッファ回路500によって実現することができる。遅延バッファ回路500は、入力部511,512と、トランジスタ521,522と、電流源530と、グランド540と、抵抗551,552と、電源560と、出力部571,572と、を備えている。入力部511,512INP,INNには、それぞれ遅延バッファ回路500へ入力された帰還信号Data2の正相信号および逆相信号が入力される。入力部511は、トランジスタ521のゲートに接続されている。入力部512は、トランジスタ522のゲートに接続されている。トランジスタ521,522のそれぞれはたとえばFETである。トランジスタ521のゲートは入力部511に接続されている。トランジスタ521のソースは電流源530に接続されている。トランジスタ521のドレインは抵抗551および出力部572に接続されている。トランジスタ522のゲートは入力部512に接続されている。トランジスタ522のソースは電流源530に接続されている。トランジスタ522のドレインは抵抗552および出力部571に接続されている。電流源530は、一端がトランジスタ521,522の各ソースに接続され、他端がグランド540VSSに接続されている。抵抗551は、一端がトランジスタ521のドレインに接続され、他端が電源560VDDに接続されている。抵抗552は、一端がトランジスタ522のドレインに接続され、他端が電源560に接続されている。出力部571は、トランジスタ522からの信号を正相信号として出力する。出力部572は、トランジスタ521からの信号を逆相信号として出力する。これにより、遅延バッファ回路500へ入力された帰還信号Data2に遅延と利得を与えて出力することができる。遅延バッファ回路500による帰還信号Data2の利得は、たとえば電流源530における電流の大きさによって決まる。光送信装置の構成図6は、実施の形態1にかかる光送信装置の構成例を示す図である。図6に示す光送信装置600は、入力された駆動信号に基づく信号光を送信する。具体的には、光送信装置600は、図1-1に示した信号整形回路110と、発光素子610と、を備えている。信号整形回路110は、光送信装置600へ入力された駆動信号を整形し、整形した駆動信号を発光素子610へ出力する。発光素子610は、たとえばVCSELなどのLDLaserDiode:レーザダイオードである。発光素子610は、一端が信号整形回路110に接続され、他端が接地されている。発光素子610は、信号整形回路110から出力された駆動信号に基づいて強度変調直接変調した信号光を出射する。これにより、光送信装置600は、入力された駆動信号に基づく信号光を送信することができる。このように、実施の形態1にかかる信号整形回路110によれば、出力信号を分岐して帰還させた信号を入力信号に加算または減算するIIRフィルタを用いることで、より柔軟な信号整形が可能になる。また、実施の形態1にかかる光送信装置600によれば、信号整形回路110によって駆動信号を柔軟に整形することができる。このため、要求される信号光の波形や発光素子610の特性に応じて駆動信号を柔軟に整形し、品質の高い信号光を送信することができる。実施の形態2実施の形態2について、実施の形態1と異なる部分について説明する。信号整形回路の構成図7は、実施の形態2にかかる信号整形回路の構成例を示す図である。図7において、図1-1に示した部分と同様の部分については同一の符号を付して説明を省略する。図7に示すように、実施の形態2にかかる信号整形回路110は、図1-1に示した演算回路112に代えて可変演算回路701を備えている。可変演算回路701は、図1-1に示した演算回路112に、加算または減算における入力信号Data1第一信号および帰還信号Data2第二信号の各重みの少なくとも一方を調整可能にする調整部を設けた演算回路たとえば図8-1,図8-2参照である。たとえば、可変演算回路701は、入力信号Data1に第一比率を乗じた信号と、帰還信号Data2に第二比率を乗じた信号と、を加算また減算した信号を出力し、第一比率および第二比率の少なくとも一方を調整可能にした演算回路である。演算回路の構成図8-1は、図7に示した演算回路の構成例を示す図である。図8-1において、図4に示した部分と同様の部分については同一の符号を付して説明を省略する。図8-1に示すように、実施の形態2にかかる可変演算回路701は、図4に示した電流源432に代えて、可変電流源811,812および可変抵抗813を備えている。可変電流源811,812は、それぞれ電流の大きさが可変の電流源である。可変電流源811は、一端がトランジスタ461のソースに接続され、他端がグランド440に接続されている。可変電流源812は、一端がトランジスタ462のソースに接続され、他端がグランド440に接続されている。これにより、トランジスタ461,462のソース電流を可変にすることができる。可変抵抗813は、抵抗値が可変の抵抗である。また、可変抵抗813は、一端がトランジスタ461のソースに接続されており、一端がトランジスタ462のソースに接続されている。ここで、演算回路400のエンファシス加算利得帰還信号Data2の加算または減算の重みは、たとえばGm×Ra/1Gm×Rbによって示すことができる。Gmはトランジスタ461,462のコンダクタンスである。Raは抵抗471,472の抵抗値である。Rbはトランジスタ461,462のソースの合成インピーダンス可変抵抗813の抵抗値である。したがって、エンファシス加算利得は、差動回路のトランジスタ461,462のソースの合成インピーダンスRbおよびトランジスタ461,462のコンダクタンスGmの大きさに依存する。そして、コンダクタンスGmはトランジスタ461,462のソース電流に依存する。このため、可変電流源811,812によってトランジスタ461,462のソース電流を可変にすることでエンファシス加算利得を調整することができる。また、可変抵抗813によりトランジスタ461,462のソースの合成インピーダンスRbを可変にすることでエンファシス加算利得を調整することができる。たとえば、可変抵抗813の抵抗値Rbを大きくすればエンファシス加算利得が小さくなり、抵抗値Rbを小さくすればエンファシス加算利得が大きくなる。図8-2は、図7に示した演算回路の変形例を示す図である。図8-2において、図8-1に示した部分と同様の部分については同一の符号を付して説明を省略する。図8-2に示すように、実施の形態2にかかる可変演算回路701は、図8-1に示した電流源431に代えて、可変電流源821,822および可変抵抗823を備えている。可変電流源821,822は、それぞれ電流の大きさが可変の電流源である。可変電流源821は、一端がトランジスタ421のソースに接続され、他端がグランド440に接続されている。可変電流源822は、一端がトランジスタ422のソースに接続され、他端がグランド440に接続されている。これにより、トランジスタ421,422のソース電流を可変にすることができる。可変抵抗823は、抵抗値が可変の抵抗である。また、可変抵抗823は、一端がトランジスタ421のソースに接続されており、一端がトランジスタ422のソースに接続されている。これにより、帰還信号Data2の加算または減算の重みだけでなく、入力信号Data1の加算または減算の重みも調整することができる。また、演算回路400は、図4に示した構成において、電流源431に代えて、可変電流源821,822および可変抵抗823を備える構成としてもよい。この場合は、入力信号Data1の加算または減算の重みを調整することができる。このように、実施の形態2にかかる可変演算回路701は、加算または減算における入力信号Data1および帰還信号Data2の各重みの少なくとも一方を調整可能である。信号整形回路の変形例1図9は、実施の形態2にかかる信号整形回路の変形例1を示す図である。図9に示すように、実施の形態2にかかる信号整形回路110は、図1-1に示した遅延回路114に代えて利得可変遅延回路901を備えている。利得可変遅延回路901は、図1-1に示した遅延回路114に、帰還信号Data2に対する利得を調整可能にする調整部を設けた演算回路たとえば図10参照である。たとえば、利得可変遅延回路901は、帰還信号Data2に対して、所定比率を乗じて遅延させて出力し、所定比率を調整可能にした遅延回路である。また、バッファ回路115に代えて、帰還信号Data2に対する利得を調整可能にする調整部を設けたバッファ回路を設けてもよい。遅延回路およびバッファ回路の構成図10は、図9に示した遅延回路およびバッファ回路の構成例を示す図である。図10において、図5に示した部分と同様の部分については同一の符号を付して説明を省略する。図9に示した利得可変遅延回路901は、図10に示す遅延バッファ回路500によって実現することができる。図10に示す遅延バッファ回路500は、図5に示した電流源530に代えて、可変電流源1011,1012、可変抵抗1021,1022およびスイッチ1030を備えている。可変電流源1011,1012のそれぞれは、電流の大きさが可変の電流源である。可変電流源1011は、一端がトランジスタ521のソースに接続され、他端がグランド540に接続されている。可変電流源1012は、一端がトランジスタ522のソースに接続され、他端がグランド540に接続されている。可変抵抗1021,1022のそれぞれは、抵抗値が可変の抵抗である。可変抵抗1021は、一端がトランジスタ521のソースに接続され、他端がトランジスタ522のソースに接続されている。可変抵抗1022は、一端がスイッチ1030に接続され、他端がトランジスタ522のソースに接続されている。スイッチ1030は、オン状態においては可変抵抗1022と可変電流源1011とを接続し、オフ状態においては可変抵抗1022と可変電流源1011とを切断する。可変電流源1011,1012の電流を変化させることで、遅延バッファ回路500における帰還信号Data2への利得を調整することができる。また、スイッチ1030のオン/オフを切り替えることによっても遅延バッファ回路500における帰還信号Data2への利得を調整することができる。なお、遅延バッファ回路500において、可変抵抗1021,1022およびスイッチ1030に代えて、抵抗値が固定の抵抗を設けてもよい。この場合も、可変電流源1011,1012の電流を変化させることで、遅延バッファ回路500における帰還信号Data2への利得を調整することができる。また、遅延バッファ回路500において、可変電流源1011,1012に代えて、電流の大きさが固定の電流源を設けてもよい。この場合も、スイッチ1030のオン/オフを切り替えることによっても遅延バッファ回路500における帰還信号Data2への利得を調整することができる。遅延バッファ回路の調整前の入出力特性図11-1は、図10に示した遅延バッファ回路の調整前の入出力特性の一例を示す図である。図11-1において、横軸は、遅延バッファ回路500への入力信号1101の振幅入力振幅を示している。縦軸は、遅延バッファ回路500からの出力信号1102の振幅出力振幅を示している。入出力特性1110は、遅延バッファ回路500における入力振幅に対する出力振幅の特性を示している。入出力特性1110は、入力振幅の増加に対して出力振幅がほぼ線形に増加する線形領域1111を有する。また、入出力特性1110における線形領域1111よりそれぞれ低振幅側および高振幅側の非線形領域1112,1113は、入力振幅の増加に対して出力振幅がほぼ一定となる領域である。このように、遅延バッファ回路500には、出力する信号の振幅に上限がある。線形領域1111における利得入力振幅に対する出力振幅の変化量は、たとえば可変電流源1011,1012の電流の大きさやスイッチ1030のオン/オフの状態によって決まる。図11-1に示す例では、線形領域1111における利得が比較的大きく設定されている。この場合は、線形領域1111の幅が相対的に小さくなる。このため、入力信号1101の振幅が線形領域1111に収まらなくなっている。したがって、入力信号1101の高周波成分が非線形領域1112,1113に現れてリミッタがかかり、出力信号1102には高周波成分が含まれなくなる。このように、入力信号1101の振幅に対して線形領域1111が狭い場合は、出力信号1102帰還信号Data2の高周波成分が失われ、エンファシスが十分に効かなくなる。一方、線形領域1111における利得が小さくなり過ぎると、入力信号1101の振幅は線形領域1111に収まるが、出力信号1102の振幅が小さくなる。このため、たとえば、入力信号Data1に対する帰還信号Data2の加算または減算の比率が小さくなり、十分なエンファシスの強度が得られなくなる。また、たとえば、出力信号Data3の信号強度振幅を十分に大きくすることができなくなる。図11-1においては、遅延バッファ回路500について説明したが、演算回路400にも同様に出力する信号の振幅に上限がある。したがって、演算回路400においても、たとえば帰還信号Data2が線形領域1111に収まらなくなると、十分なエンファシスの強度が得られなくなったり、出力信号Data3の信号強度振幅を十分に大きくすることができなくなったりする。なお、従来の無線通信装置でバンドパスフィルタとして用いられるIIR方式のフィルタにおいては、フィルタとして用いられているため、エンファシスの強度や出力信号の強度を調整することが求められない。このため、従来のIIR方式のフィルタにおいては、たとえば、演算回路や遅延回路が入出力特性の線形領域のみで動作するように設計すればよく、上記のような信号が線形領域に収まらなくなるという問題がなかった。遅延バッファ回路の調整前の信号図11-2は、図10に示した遅延バッファ回路の調整前の信号の一例を示す図である。図11-2において、図2に示した部分と同様の部分については同一の符号を付して説明を省略する。図11-1に示したように入力信号1101の振幅が線形領域1111に収まっていない場合は、波形212に示すように出力信号1102帰還信号Data2の高周波成分が失われる。このため、波形213に示すように、出力信号Data3に対してエンファシスが十分に効かなくなることがある。このように、IIR方式のフィルタをエンファシスに用いた場合においては、エンファシス信号を遅延して帰還させる際、演算回路112、遅延回路114、バッファ回路115などの出力のリミッタにより高周波成分が失われることがある。その結果、IIR方式ならではの特定の周波数で急峻なエンファシス信号たとえば図2に示した波形213が得られないことがある。これに対して、実施の形態2にかかる信号整形回路110は、演算回路400や遅延バッファ回路500における利得等を可変にする。遅延バッファ回路の調整後の入出力特性図12-1は、図10に示した遅延バッファ回路の調整後の入出力特性の一例を示す図である。図12-1において、図11-1に示した部分と同様の部分については同一の符号を付して説明を省略する。実施の形態2にかかる遅延バッファ回路500は、たとえば可変電流源1011,1012の電流の大きさやスイッチ1030の状態によって、線形領域1111における利得を調整することができる。図12-1に示す例では、線形領域1111における利得が図11-1の場合より小さく設定されている。この場合は、線形領域1111の幅が相対的に大きくなる。これにより、入力信号1101の振幅が線形領域1111に収まっている。したがって、入力信号1101の高周波成分が線形領域1111に含まれるためリミッタがかからず、出力信号1102に高周波成分が含まれるようになる。このように、可変電流源1011,1012の電流の大きさやスイッチ1030の状態によって、入力信号1101の振幅が線形領域1111に収まるようにすることで、出力信号1102帰還信号Data2の高周波成分を維持することができる。このため、信号に対して強いエンファシスをかけることができる。たとえば、入力信号1101の振幅が線形領域1111の90程度の振幅になるように調整することで、効率よく信号にエンファシスをかけることができる。また、可変電流源1011,1012の電流の大きさやスイッチ1030の状態によって、線形領域1111における利得が小さくなり過ぎないようにすることで、出力信号1102の振幅が小さくなり過ぎることを回避することができる。このため、十分なエンファシスの強度が得られなかったり、信号強度振幅を十分に大きくすることができなかったりすることを回避することができる。遅延バッファ回路の調整後の信号図12-2は、図10に示した遅延バッファ回路の調整後の信号の一例を示す図である。図12-2において、図2に示した部分と同様の部分については同一の符号を付して説明を省略する。図12-1に示したように入力信号1101の振幅が線形領域1111に収まっている場合は、波形212に示すように出力信号1102帰還信号Data2の高周波成分が維持される。このため、波形213に示すように、出力信号Data3に対して強いエンファシスが効くようになる。信号整形回路の変形例2図13は、実施の形態2にかかる信号整形回路の変形例2を示す図である。図13において、図1-1に示した部分と同様の部分については同一の符号を付して説明を省略する。図13に示すように、実施の形態2にかかる信号整形回路110は、図1-1に示したバッファ回路115に代えて、スイッチ1311およびバッファ回路1321,1322を備えていてもよい。遅延回路114は、遅延させた信号をスイッチ1311へ出力する。スイッチ1311は、遅延回路114から出力された信号をバッファ回路1321へ出力する第一状態と、遅延回路114から出力された信号をバッファ回路1322へ出力する第二状態と、に切替可能な経路切替スイッチである。バッファ回路1321,1322のそれぞれは、スイッチ1311から出力された信号を出力調整して演算回路112へ出力する。また、バッファ回路1321,1322は、互いに異なる利得によって信号を増幅する。バッファ回路1321,1322の各構成例は、たとえば図5に示した遅延バッファ回路500と同様である。これにより、スイッチ1311の切替により、帰還信号Data2に対する出力を変化させることができる。調整前の各信号のシミュレーション結果図14-1は、調整前の帰還信号のシミュレーション結果の一例を示す図である。図14-2は、調整前の出力信号のシミュレーション結果の一例を示す図である。図14-1,図14-2において、横軸は時間[ns]を示し、縦軸は信号の強度を示している。図14-1に示す波形1411は、可変演算回路701や利得可変遅延回路901における利得の調整前の帰還信号Data2の波形である。図14-2に示す波形1412は、可変演算回路701や利得可変遅延回路901における利得の調整前の出力信号Data3の波形である。波形1411,1412に示すように、可変演算回路701や利得可変遅延回路901における利得の調整前は、帰還信号Data2および出力信号Data3の高周波成分が小さくなっていることが分かる。調整後の各信号のシミュレーション結果図15-1は、調整後の帰還信号のシミュレーション結果の一例を示す図である。図15-2は、調整後の出力信号のシミュレーション結果の一例を示す図である。図15-1,図15-2において、横軸は時間[ns]を示し、縦軸は信号の強度を示している。図15-1に示す波形1511は、可変演算回路701や利得可変遅延回路901における利得の調整後の帰還信号Data2の波形である。図15-2に示す波形1512は、可変演算回路701や利得可変遅延回路901における利得の調整後の出力信号Data3の波形である。波形1511,1512に示すように、可変演算回路701や利得可変遅延回路901における利得の調整後は、帰還信号Data2および出力信号Data3の高周波成分が大きくなり、強いエンファシスがかかっていることが分かる。このように、実施の形態2にかかる信号整形回路110によれば、IIRフィルタの加算器等の利得を調整可能にすることで、加算器等のリミッタによる高周波成分の減衰を抑えつつ、要求されるエンファシス強度や信号強度を実現することが可能になる。これにより、より柔軟な信号整形を行うことができる。実施の形態3実施の形態3について、実施の形態1,2と異なる部分について説明する。信号整形回路の構成図16は、実施の形態3にかかる信号整形回路の構成例を示す図である。図16において、図1-1に示した部分と同様の部分については同一の符号を付して説明を省略する。図16に示すように、実施の形態3にかかる信号整形回路110は、図1-1に示した構成に加えてハイパスフィルタ1601HPF:HighPassFilterを備えている。ハイパスフィルタ1601は、たとえば分岐部113と遅延回路114との間に設けられている。ハイパスフィルタ1601は、分岐部113から出力された帰還信号Data2の所定の周波数以下の低周波成分を減衰させるフィルタである。ハイパスフィルタ1601は、低周波成分を減衰させた帰還信号Data2を遅延回路114へ出力する。遅延回路114は、ハイパスフィルタ1601から出力された帰還信号Data2を遅延させる。なお、図16においてはハイパスフィルタ1601を分岐部113と遅延回路114との間に設ける構成を図示したが、ハイパスフィルタ1601を遅延回路114とバッファ回路115の間に設ける構成としてもよい。また、ハイパスフィルタ1601をバッファ回路115と演算回路112との間に設ける構成としてもよい。ハイパスフィルタの構成図17は、図16に示したハイパスフィルタの構成例を示す図である。図17に示すように、ハイパスフィルタ1601は、たとえば、入力部1701と、コンデンサ1702と、抵抗1703と、グランド1704と、出力部1705と、を備えている。入力部1701には、分岐部113から出力された出力信号Data3が入力される。入力部1701INには、ハイパスフィルタ1601へ入力された帰還信号Data2が入力される。コンデンサ1702は、一端が入力部1701に接続され、他端が抵抗1703および出力部1705に接続されている。抵抗1703は、一端が出力部1705に接続され、他端がグランド1704VSSに接続されている。出力部1705OUTは、入力された信号をハイパスフィルタ1601の後段へ出力する。これにより、入力部1701へ入力された帰還信号Data2に含まれる低周波成分を減衰させ、低周波成分を減衰させた帰還信号Data2を出力することができる。遅延バッファ回路の入出力特性図18は、図16に示すハイパスフィルタ通過後の信号を遅延バッファ回路に入力した場合の遅延バッファ回路の入出力特性の一例を示す図である。図18において、図11-1に示した部分と同様の部分については同一の符号を付して説明を省略する。図16に示したように、ハイパスフィルタ1601によって帰還信号Data2の低周波成分を減衰させることで、帰還信号Data2の振幅が小さくなる。このため、図18に示すように、入力信号1101帰還信号Data2の高周波成分が線形領域1111に収まりやすくなる。このため、入力信号1101の高周波成分が線形領域1111に収まるようにしつつ、線形領域1111の利得をより大きくすることが可能になる。このように、ハイパスフィルタ1601を設けることで、線形性の高い線形領域1111に高周波エンファシス信号を割り当てることができるため、入力信号1101の振幅依存および出力信号1102の振幅依存が小さくなる。このため、効率よく高周波エンファシス成分を遅延させて帰還させることができる。調整後の帰還信号のシミュレーション結果図19は、調整後の帰還信号のシミュレーション結果の一例を示す図である。図20は、調整後の出力信号のシミュレーション結果の一例を示す図である。図19,図20において、横軸は時間[ns]を示し、縦軸は信号の強度を示している。図19に示す波形1901は、可変演算回路701や利得可変遅延回路901における利得の調整後の帰還信号Data2の波形である。図20に示す波形2001は、可変演算回路701や利得可変遅延回路901における利得の調整後の出力信号Data3の波形である。波形1901,2001に示すように、ハイパスフィルタ1601を設けることで、図15-1,図15-2に示した例よりも帰還信号Data2および出力信号Data3の高周波成分がさらに大きくなり、より強いエンファシスがかかっていることが分かる。このように、実施の形態3にかかる信号整形回路110によれば、帰還信号Data2の低周波成分を減衰させるハイパスフィルタ1601を設けることで、帰還信号Data2の振幅を小さくすることができる。これにより、帰還信号Data2の振幅が加算回路等の入出力特性の線形領域に収まりやすくなり、より柔軟な信号整形が可能になる。さらに、実施の形態3にかかる信号整形回路110において、実施の形態2にかかる信号整形回路110のように、IIRフィルタの演算回路112、遅延回路114、バッファ回路115などの利得等を調整可能にしてもよい。これにより、加算器等のリミッタによる高周波成分の減衰を抑えつつ、要求されるエンファシス強度や信号強度を実現することがより容易になる。実施の形態4実施の形態4について、実施の形態1~3と異なる部分について説明する。図21-1は、実施の形態4にかかる信号整形回路の構成例を示す図である。図21-1において、図16に示した部分と同様の部分については同一の符号を付して説明を省略する。図21-1に示すように、実施の形態4にかかる信号整形回路110は、図16に示した構成に加えて、分岐部2101と、バッファ回路2102と、遅延回路2103と、を備えている。分岐部2101、バッファ回路2102、遅延回路2103および演算回路112は、FIRフィルタになっている。したがって、実施の形態4にかかる信号整形回路110は、IIR方式の信号整形回路の前段にFIRフィルタを設けた構成となっている。具体的には、分岐部2101、バッファ回路2102および遅延回路2103は、入力された信号を分岐し、分岐した各信号に遅延差を与え、遅延差を与えた各信号を演算回路112の第一入力部へ入力する分岐遅延回路である。分岐部2101は、入力部111から出力された信号を分岐する。そして、分岐部2101は、分岐した各信号の一方を分岐信号data1としてバッファ回路2102へ出力する。また、分岐部2101は、分岐した各信号の他方を分岐信号data2として遅延回路2103へ出力する。バッファ回路2102は、分岐部2101から出力された分岐信号data1を出力調整する。バッファ回路2102は、出力調整した分岐信号data1を演算回路112へ出力する。遅延回路2103は、分岐部2101から出力された分岐信号data2を遅延させる。遅延回路2103は、遅延させた分岐信号data2を演算回路112へ出力する。演算回路112は、バッファ回路2102から出力された分岐信号data1と、バッファ回路2102から出力された分岐信号data2と、バッファ回路115から出力された帰還信号data3と、を加算または減算する。演算回路112は、加算または減算した信号を出力信号data4として分岐部113へ出力する。分岐部113は、演算回路112から出力された出力信号data4を分岐し、分岐した出力信号data4の一方を出力部116へ出力する。また、分岐部113は、分岐した出力信号data4の他方を帰還信号data3としてハイパスフィルタ1601へ出力する。ハイパスフィルタ1601は、分岐部113から出力された帰還信号data3の低周波成分を減衰させて遅延回路114へ出力する。遅延回路114は、ハイパスフィルタ1601から出力された帰還信号data3を遅延させてバッファ回路115へ出力する。バッファ回路115は、遅延回路114から出力された帰還信号data3を出力調整して演算回路112へ出力する。信号整形回路からハイパスフィルタを省いた構成図21-2は、図21-1に示した信号整形回路からハイパスフィルタを省いた構成を参考として示す図である。図21-2に参考として示す信号整形回路110は、図21-1に示した信号整形回路110においてハイパスフィルタ1601を省いた構成である。IIR方式でハイパスフィルタなしの信号整形回路の位相特性図22-1は、図1-1に示した信号整形回路の出力信号のアイパターンの一例を示す図である。図22-2は、図1-1に示した信号整形回路の出力信号を用いて発光素子を駆動した場合の光出力のアイパターンの一例を示す図である。図22-1,図22-2において、横軸は繰り返しの時間[ns]を示し、縦軸は信号の強度を示している以下のアイパターンの図でも同様。図22-1に示すアイパターン2210は、図1-1に示した信号整形回路110IIR方式,ハイパスフィルタなしにおける出力信号Data3のアイパターンを示している。図22-2に示すアイパターン2220は、図1-1に示した信号整形回路110IIR方式,ハイパスフィルタなしにおける出力信号Data3を用いて発光素子を駆動した場合の光出力のアイパターンを示している。IIR方式でハイパスフィルタありの信号整形回路の位相特性図23-1は、図16に示した信号整形回路の出力信号のアイパターンの一例を示す図である。図23-2は、図16に示した信号整形回路の出力信号を用いて発光素子を駆動した場合の光出力のアイパターンの一例を示す図である。図23-1に示すアイパターン2310は、図16に示した信号整形回路110IIR方式,ハイパスフィルタありにおける出力信号Data3のアイパターンを示している。図23-2に示すアイパターン2320は、図16に示した信号整形回路110IIR方式,ハイパスフィルタありにおける出力信号Data3を用いて発光素子を駆動した場合の光出力のアイパターンを示している。FIR方式とIIR方式でハイパスフィルタなしの信号整形回路の位相特性図24-1は、図21-2に示した信号整形回路の出力信号のアイパターンの一例を参考として示す図である。図24-2は、図21-2に示した信号整形回路の出力信号を用いて発光素子を駆動した場合の光出力のアイパターンの一例を参考として示す図である。図24-1に示すアイパターン2410は、図21-2に示した信号整形回路110FIRIIR方式,ハイパスフィルタなしにおける出力信号data4のアイパターンを参考として示している。図24-2に示すアイパターン2420は、図21-2に示した信号整形回路110FIRIIR方式,ハイパスフィルタなしにおける出力信号data4を用いて発光素子を駆動した場合の光出力のアイパターンを参考として示している。FIR方式とIIR方式でハイパスフィルタありの信号整形回路の位相特性図25-1は、図21-1に示した信号整形回路の出力信号のアイパターンの一例を示す図である。図25-2は、図21-1に示した信号整形回路の出力信号を用いて発光素子を駆動した場合の光出力のアイパターンの一例を示す図である。図25-1に示すアイパターン2510は、図21-1に示した信号整形回路110FIRIIR方式,ハイパスフィルタありにおける出力信号data4のアイパターンを示している。図25-2に示すアイパターン2520は、図21-1に示した信号整形回路110FIRIIR方式,ハイパスフィルタありにおける出力信号data4を用いて発光素子を駆動した場合の光出力のアイパターンを示している。図22-1,図22-2と図23-1,図23-2とを比較すると、IIR方式の信号整形回路110においてハイパスフィルタ1601を設けても、出力信号Data3および出力信号Data3を用いて発光素子を駆動した場合の光出力の位相特性は特に向上しない。一方、図24-1,図24-2と図25-1,図25-2とを比較すると、FIR方式とIIR方式を組み合わせた信号整形回路110においては、ハイパスフィルタ1601を設けることで各信号の位相特性が向上することが分かる。具体的には、出力信号data4および出力信号data4を用いて発光素子を駆動した場合の光出力の位相特性が向上する。このように、実施の形態4にかかる信号整形回路110によれば、FIR方式とIIR方式を組み合わせ、帰還信号data3の低周波成分を減衰させるフィルタを設ける構成とすることができる。これにより、出力信号data4を用いて発光素子を駆動した場合の光出力の位相特性を向上させることができる。また、実施の形態4にかかる光送信装置600によれば、発光素子610の出力信号の位相特性を向上させることができるため、発光素子610によって送信される信号光の品質をさらに向上させることができる。さらに、実施の形態4にかかる信号整形回路110において、実施の形態2にかかる信号整形回路110のように、IIRフィルタの演算回路112、遅延回路114、バッファ回路115などの利得等を調整可能にしてもよい。これにより、出力信号data4の位相特性を向上させつつ、要求されるエンファシス強度や信号強度を実現することが容易になる。以上説明したように、信号整形回路および光送信装置によれば、柔軟な信号整形を行うことができる。上述した各実施の形態に関し、さらに以下の付記を開示する。付記1第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、をそれぞれ重み付けして加算または減算した信号を出力する演算部と、前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部と、を備えることを特徴とする信号整形回路。付記2前記分岐部から出力されて前記第二入力部へ入力される信号の所定の低周波成分を減衰させるフィルタを備えることを特徴とする付記1に記載の信号整形回路。付記3入力された信号を分岐し、分岐した各信号に遅延差を与え、遅延差を与えた各信号を前記第一入力部へ入力する分岐遅延回路を備え、前記演算部は、前記分岐遅延回路によって前記第一入力部へ入力された各信号と、前記フィルタによって前記低周波成分が減衰した第二信号と、を加算または減算することを特徴とする付記2に記載の信号整形回路。付記4前記分岐部から出力された信号によって強度変調した信号光を出射する発光素子へ前記各信号の他方を入力することを特徴とする付記1~3のいずれか一つに記載の信号整形回路。付記5前記演算部は、出力する信号の振幅に上限があることを特徴とする付記1~4のいずれか一つに記載の信号整形回路。付記6第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、をそれぞれ重み付けして加算または減算した信号を出力する演算部と、前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部と、前記分岐部によって分岐された各信号の他方によって強度変調した信号光を出射する発光素子と、を備えることを特徴とする光送信装置。付記7第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、を加算または減算して出力する演算部と、前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号に対して、所定比率を乗じて遅延させる遅延部と、前記遅延部の前記所定比率を調整可能にする調整部と、を備えることを特徴とする信号整形回路。付記8前記遅延部は、出力する信号の振幅に上限があることを特徴とする付記7に記載の信号整形回路。付記9第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、を加算または減算した信号を出力する演算部と、前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、前記分岐部から出力されて前記第二入力部へ入力される信号の所定の低周波成分を減衰させるフィルタと、を備えることを特徴とする信号整形回路。付記10前記演算部は、前記第一信号と前記第二信号とをそれぞれ重み付けして加算または減算し、前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部を備えることを特徴とする付記9に記載の信号整形回路。付記11前記遅延部は、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号に対して、所定比率を乗じて遅延させ、前記遅延部の前記所定比率を調整可能にする調整部を備えることを特徴とする付記9に記載の信号整形回路。付記12入力された信号を分岐し、分岐した各信号に遅延差を与え、遅延差を与えた各信号を前記第一入力部へ入力する分岐遅延回路を備え、前記演算部は、前記分岐遅延回路によって前記第一入力部へ入力された各信号と、前記フィルタによって前記低周波成分が減衰した第二信号と、を加算または減算することを特徴とする付記9~11のいずれか一つに記載の信号整形回路。"