"複数のスイッチを有し、入力された直流電圧をスイッチングにより交流電圧に変換するブリッジ回路と、該ブリッジ回路が変換した交流電圧が一次コイルに印加され、変圧した電圧を二次コイルの中間タップから出力する変圧器と、該二次コイルの両端をそれぞれ固定電位に接離する為の2つの第2スイッチと、前記中間タップから出力された電圧を平滑化する平滑回路とを備え、前記第2スイッチが前記スイッチングに同期した各制御信号によりそれぞれオン/オフすることにより、整流した直流電圧を前記中間タップから出力し、前記平滑回路が平滑化した直流電圧を出力するスイッチング電源において、前記二次コイルの両端にそれぞれ接続され、該両端からの電流をそれぞれ通流させる2つのダイオードと、該ダイオードがそれぞれ通流させた電流を蓄電するコンデンサと、該コンデンサ及び前記中間タップ間に接続された第3スイッチとを備え、該第3スイッチが前記スイッチングに同期した第2制御信号によりオンすることにより、前記コンデンサから前記平滑回路へ放電するように構成してあることを特徴とするスイッチング電源。前記第2制御信号は、前記各制御信号の切替わり部分に基づき作成するように構成してある請求項1記載のスイッチング電源。複数のスイッチを有し、入力された直流電圧をスイッチングにより交流電圧に変換するブリッジ回路と、該ブリッジ回路が変換した交流電圧が一次コイルに印加され、変圧した電圧を二次コイルの中間タップから出力する変圧器と、該二次コイルの両端にカソードが、固定電位にアノードがそれぞれ接続された2つのダイオードと、前記中間タップから出力された電圧を平滑化する平滑回路とを備え、該平滑回路が平滑化した直流電圧を出力するスイッチング電源において、前記二次コイルの両端にそれぞれ接続され、該両端からの電流をそれぞれ通流させる2つの第2ダイオードと、該第2ダイオードがそれぞれ通流させた電流を蓄電するコンデンサと、該コンデンサ及び前記中間タップ間に接続された第2スイッチとを備え、該第2スイッチが前記スイッチングに同期してオンすることにより、前記コンデンサから前記平滑回路へ放電するように構成してあることを特徴とするスイッチング電源。前記平滑回路は、前記中間タップからの電流を平滑化するコイルを有し、前記第2スイッチは、該コイルの両端電圧によりオンするように構成してある請求項3記載のスイッチング電源。上述したようなスイッチング電源装置では、スナバ回路6によりサージ電圧を抑制することで、整流回路5のダイオード51,52が破損されるのを防止している。しかし、このようなスイッチング電源装置を、大電流を扱うDC/DCコンバータに適用した場合、サージ電圧の原因となるトランス3の二次コイルのインダクタンスが大きい為、スナバ回路6の回生用インダクタ63に流れる電流が大きく、回生用インダクタ63での損失が大きいという問題がある。本発明は、上述したような事情に鑑みてなされたものであり、低損失で部品数が少なく、サージ電圧を抑制することができるスイッチング電源を提供することを目的とする。第1発明に係るスイッチング電源は、複数のスイッチを有し、入力された直流電圧をスイッチングにより交流電圧に変換するブリッジ回路と、該ブリッジ回路が変換した交流電圧が一次コイルに印加され、変圧した電圧を二次コイルの中間タップから出力する変圧器と、該二次コイルの両端をそれぞれ固定電位に接離する為の2つの第2スイッチと、前記中間タップから出力された電圧を平滑化する平滑回路とを備え、前記第2スイッチが前記スイッチングに同期した各制御信号によりそれぞれオン/オフすることにより、整流した直流電圧を前記中間タップから出力し、前記平滑回路が平滑化した直流電圧を出力するスイッチング電源において、前記二次コイルの両端にそれぞれ接続され、該両端からの電流をそれぞれ通流させる2つのダイオードと、該ダイオードがそれぞれ通流させた電流を蓄電するコンデンサと、該コンデンサ及び前記中間タップ間に接続された第3スイッチとを備え、該第3スイッチが前記スイッチングに同期した第2制御信号によりオンすることにより、前記コンデンサから前記平滑回路へ放電するように構成してあることを特徴とする。このスイッチング電源では、複数のスイッチを有するブリッジ回路が、入力された直流電圧をスイッチングにより交流電圧に変換し、ブリッジ回路が変換した交流電圧が一次コイルに印加される変圧器が、変圧した電圧を二次コイルの中間タップから出力する。2つの第2スイッチが、二次コイルの両端をそれぞれ固定電位に接離し、平滑回路が、中間タップから出力された電圧を平滑化する。第2スイッチが、ブリッジ回路のスイッチングに同期した各制御信号でそれぞれオン/オフすることにより、整流した直流電圧を二次コイルの中間タップから出力し、平滑回路が平滑化した直流電圧を出力する。二次コイルの両端にそれぞれ接続された2つのダイオードが、二次コイルの両端からの電流をそれぞれ通流させ、コンデンサが、2つのダイオードがそれぞれ通流させた電流を蓄電する。コンデンサ及び二次コイルの中間タップ間に接続された第3スイッチが、ブリッジ回路のスイッチングに同期した第2制御信号によりオンすることにより、コンデンサから平滑回路へ放電する。第2発明に係るスイッチング電源は、前記第2制御信号は、前記各制御信号の切替わり部分に基づき作成するように構成してあることを特徴とする。このスイッチング電源では、第3スイッチをオン/オフする第2制御信号は、第2スイッチの各制御信号の切替わり部分に基づき作成する。第3発明に係るスイッチング電源は、複数のスイッチを有し、入力された直流電圧をスイッチングにより交流電圧に変換するブリッジ回路と、該ブリッジ回路が変換した交流電圧が一次コイルに印加され、変圧した電圧を二次コイルの中間タップから出力する変圧器と、該二次コイルの両端にカソードが、固定電位にアノードがそれぞれ接続された2つのダイオードと、前記中間タップから出力された電圧を平滑化する平滑回路とを備え、該平滑回路が平滑化した直流電圧を出力するスイッチング電源において、前記二次コイルの両端にそれぞれ接続され、該両端からの電流をそれぞれ通流させる2つの第2ダイオードと、該第2ダイオードがそれぞれ通流させた電流を蓄電するコンデンサと、該コンデンサ及び前記中間タップ間に接続された第2スイッチとを備え、該第2スイッチが前記スイッチングに同期してオンすることにより、前記コンデンサから前記平滑回路へ放電するように構成してあることを特徴とする。このスイッチング電源では、複数のスイッチを有するブリッジ回路が、入力された直流電圧をスイッチングにより交流電圧に変換し、ブリッジ回路が変換した交流電圧が一次コイルに印加される変圧器が、変圧した電圧を二次コイルの中間タップから出力する。2つのダイオードが、二次コイルの両端にカソードが、固定電位にアノードがそれぞれ接続され、平滑回路が、二次コイルの中間タップから出力された電圧を平滑化し、平滑化した直流電圧を出力する。二次コイルの両端にそれぞれ接続された2つの第2ダイオードが、二次コイルの両端からの電流をそれぞれ通流させ、コンデンサが、第2ダイオードがそれぞれ通流させた電流を蓄電する。コンデンサ及び二次コイルの中間タップ間に接続された第2スイッチが、ブリッジ回路のスイッチングに同期してオンすることにより、コンデンサから平滑回路へ放電する。第4発明に係るスイッチング電源は、前記平滑回路は、前記中間タップからの電流を平滑化するコイルを有し、前記第2スイッチは、該コイルの両端電圧によりオンするように構成してあることを特徴とする。このスイッチング電源では、平滑回路は、コイルが二次コイルの中間タップからの電流を平滑化し、第2スイッチは、コイルの両端電圧によりオンする。本発明に係るスイッチング電源によれば、低損失で部品数が少なく、サージ電圧を抑制することができるスイッチング電源を実現することができる。以下に、本発明をその実施の形態を示す図面に基づき説明する。実施の形態1図1は、本発明に係るスイッチング電源の実施の形態1の要部構成を示す回路図である。このスイッチング電源は、4つのNチャネルMOS型FETFieldEffectTransistor、スイッチM1~M4により構成され、与えられた直流電圧を交流電圧に変換するH型ブリッジ回路13を備えている。H型ブリッジ回路13は、変圧器14の一次コイルL1により橋絡され、変圧器14の二次コイルは、中間タップにより分けられた2つのコイルL2,L3により構成されている。コイルL2,L3の各一方の端部は、中間タップで接続され、コイルL2,L3の各他方の端部は、NチャネルMOS型FETである整流素子第2スイッチM6,M5のドレインにそれぞれ接続されている。整流素子M6のソースは接地され、ゲートは、抵抗R3を通じて接地され、抵抗R4を通じて定電圧源V1に接続されている。整流素子M5のソースは接地され、ゲートは、抵抗R2を通じて接地され、抵抗R5を通じて定電圧源V2に接続されている。コイルL2,L3の各他方の端部は、また、ダイオードD1,D2のアノードにそれぞれ接続され、ダイオードD1,D2のカソードは、コンデンサC2の一方の端子に共通接続されている。コンデンサC2の他方の端子は接地されている。コンデンサC2の一方の端子は、また、NチャネルMOS型FET第3スイッチM7のドレインに接続され、FETM7のソースは、変圧器14の二次コイルL2,L3の中間タップに接続されている。ダイオードD1,D2、コンデンサC2及びFETM7は、変圧器14の二次コイルL2,L3から発生するサージを吸収するスナバ回路を構成する。変圧器14の二次コイルの中間タップは、また、チョークコイルコイルL5の一方の端子に接続され、チョークコイルL5の他方の端子は、コンデンサC1の一方の端子に接続されている。コンデンサC1の他方の端子は接地されている。チョークコイルL5及びコンデンサC1は、平滑回路を構成し、平滑回路が平滑化した直流電圧は、このスイッチング電源の出力電圧として、コンデンサC1の両端子から出力される。FETM1~M4及び整流素子M5,M6の各ゲートは、制御部10から各制御信号を与えられる。整流素子M5,M6の制御部10からの各制御信号は、制御信号作成部11へも与えられ、制御信号作成部11は、与えられた各制御信号に基づきFETM7の制御信号を作成し、FETM7のゲートへ与える。以下に、このような構成のスイッチング電源の動作例を、それを示す図2の説明図、及び図3のタイミングチャートを参照しながら説明する。H型ブリッジ回路13は、制御部10からの各制御信号により、所定周期でFETM1,M4とFETM2,M3とのオン/オフが切替わる。これにより、変圧器14の一次コイルL1に所定周期の交流電圧電流が発生し、二次コイルL2,L3に巻線比に応じた交流電圧が誘起される。ここで、二次コイルL2,L3の中間タップ側でない各端部の電圧がそれぞれマイナスになるタイミングで、整流素子M6,M5をそれぞれオンにすると、接地側から二次コイルL2,L3へ電流が流れ、二次コイルL2,L3の各端部の電圧はそれぞれ略0Vに維持される。その為、中間タップの電圧は、各端部の電圧がそれぞれマイナスになるべきであった電圧分上昇し、中間タップには、全波整流された直流電圧が発生する。そのときの例えばプラス電圧側の整流素子M5のドレインソース間電圧Vdsには、FETM1,M4とFETM2,M3とのオン/オフが切替わり、一次コイルL1の電流の向きが切替わるタイミングで、図3Aに示すように、サージ電圧が発生する。ここで、二次コイルL2,L3に流れる電流をI、二次コイルL2,L3の合成インダクタンスをL、合成キャパシタンスをCとすると、サージ電圧はI×√L/Cとなる。尚、二次コイルL2,L3の中間タップの電圧VLは、図3Cに示すように、整流素子M5のドレインソース間電圧Vds=Vt図3Aの1/2である。サージ電圧が発生したとき、ダイオードD2を通じて、サージ電圧分を含む電流がコンデンサC2に蓄積され、コンデンサC2の充電電圧VCは、図3Bに示すように変化する。コンデンサC2は、即座に満充電状態になり、以後は放電する迄充電されない。コンデンサC2は、次に一次コイルL1の電流の向きが切替わり、プラス電圧側になる整流素子M6のドレインソース間電圧Vdsにサージ電圧が発生する迄に、放電する必要がある。その為、二次コイルL2,L3の中間タップの電圧VL図3Cが立ち下がるときに、図3Dに示すように、制御信号作成部11がFETM7の駆動信号Vgを作成してゲートに与える。FETM7は、ソース電圧中間タップの電圧VLが立ち下がって、ゲート電圧Vgよりも低いときにオンになる。これにより、図2の矢印aに示すように、コンデンサC2が、FETM7、チョークコイルL5を通じて放電し、図3Eに示すように、その放電電流IdM1が流れる。これは、コンデンサC2が蓄えたサージ電圧のエネルギーを、チョークコイルL5の還流時に、スイッチング電源の出力として放出しており、損失の増加を防止しつつ、サージ電圧を抑制している。FETM7は、次に一次コイルL1の電流の向きが切替わり、プラス電圧側になる整流素子M6のドレインソース間電圧Vdsにサージ電圧が発生するときには、既にオフになっており、サージ電圧分を含む電荷がコンデンサC2に蓄積される。図4は、制御信号作成部11の構成例を示すブロック図である。制御信号作成部11は、整流素子M5の制御信号Vgs5がカソードに与えられるダイオードD3と、整流素子M6の制御信号Vgs6がカソードに与えられるダイオードD4とを備えている。制御信号作成部11は、また、ダイオードD3,D4のアノードが共通接続され、電源電圧Vccにより抵抗R1を通じてプルアップされた入力端子を有するアンプ12を備えており、アンプ12の出力端子より、FETM7の制御信号Vgs7Vgを出力する。図5は、制御信号作成部11の動作例を示すタイミングチャートである。整流素子M5,M6の制御信号駆動信号Vgs5,Vgs6は、図5A,Bに示すように、互いに約半周期ずれてオン/オフを繰り返しているが、オン信号の先端部及び後端部が互いに重なっている。ダイオードD5,D6及び抵抗R1は、論理積回路を構成しており、制御信号Vgs5,Vgs6の何れかがオフのとき、抵抗R1による電圧降下により、アンプ12の入力信号は、図5Cに示すようにオフである。制御信号Vgs5,Vgs6の両方がオンVccであり、オン信号の先端部及び後端部が互いに重なっているとき、抵抗R1による電圧降下は生じず、アンプ12の入力信号は、図5Cに示すようにオンVccである。アンプ12は、図5Dに示すように、このオン信号を所定時間遅延させて、FETスイッチデバイスM7の制御信号駆動信号Vgs7として出力する。図6は、図1に示すスイッチング電源の実際の動作例を示す説明図であり、図7は、この動作例を示す波形図である。尚、この際の、ブリッジ回路13への入力電圧は288V、スイッチング電源からの出力電流は100Aである。図7Aに示すように、整流素子M5のドレインソース間電圧Vdsにサージ電圧が発生するとき、FETM7の制御信号Vgs7図7Cは、二次コイルL2,L3の中間タップの出力電圧VLFETM7のソース電圧図7Bより低いので、FETM7はオフになっている。従って、整流素子M5のドレインソース間電圧Vdsにサージ電圧が発生する際には、ダイオードD2を通じて、サージ電圧分を含む電流Id図7FがコンデンサC2に流れて蓄積され、コンデンサC2の充電電圧VC図7Dが上昇する。ブリッジ回路13図1のスイッチングに同期して、整流素子M5のドレインソース間電圧Vds図7Aが立ち下がるとき、FETM7の制御信号Vgs7図7Cはオンになり上昇する。この為、制御信号Vgs7図7Cは、二次コイルL2,L3の中間タップの出力電圧VLFETM7のソース電圧図7Bより高くなり、FETM7はオンになる。FETM7がオンになると、コンデンサC2が放電し、その放電電流Ifet図7Eは、FETM7を通じてチョークコイルL5へ流れる。これにより、コンデンサC2の充電電圧VC図7Dが下降する。FETM7の制御信号Vgs7図7Cがオフになり、二次コイルL2,L3の中間タップの出力電圧VLFETM7のソース電圧図7Bより低くなると、FETM7はオフになる。以下、整流素子M6側においても、上述した整流素子M5における動作と同様に実行され、整流素子M5,6における動作が交互に実行される。上述したように、ダイオードD2を通じて、サージ電圧分を含む電流Id図7FがコンデンサC2に流れて蓄積されることにより、図7Aに示すように、サージ電圧を68V程度に抑制することができる。ダイオードD1,D2及びコンデンサC2を備えない場合のサージ電圧は、図8に示すように108V程度に達する。実施の形態2図9は、本発明に係るスイッチング電源の実施の形態2の要部構成を示す回路図である。このスイッチング電源は、4つのNチャネルMOS型FETスイッチM1~M4を有するH型ブリッジ回路13図1、図示省略から入力された交流電圧が、変圧器14の一次コイルL1図1、図示省略に印加され、変圧器14が変圧した電圧は二次コイルL2,L3の中間タップから出力される。コイルL2,L3の各一方の端部は、中間タップで接続され、コイルL2,L3の各他方の端部は、整流素子M6,M5図1に代えて、ダイオードD6,D5のカソードがそれぞれ接続され、ダイオードD6,D5のアノードはそれぞれ接地されている。FET第2スイッチM7のゲートは、制御信号作成部11図1に代えて、チョークコイルL5の出力側端子に接続され、FETM7は、ゲート-ソース間電圧VgsチョークコイルL5の両端電圧によりオン/オフする。このスイッチング電源のその他の構成は、実施の形態1で説明したスイッチング電源図1の構成と同様であるので、同一部分には同一符号を付して、説明を省略する。以下に、このような構成のスイッチング電源の動作を、それを示す図10のタイミングチャートを参照しながら説明する。H型ブリッジ回路13図1が、所定周期でFETM1,M4とFETM2,M3とのオン/オフを切替え、変圧器14の一次コイルL1に所定周期の交流電圧を発生させ、二次コイルL2,L3に巻線比に応じた交流電圧が誘起されるのは、実施の形態1で説明したスイッチング電源と同様である。ここで、二次コイルL2,L3の中間タップ側でない各端部の電圧がそれぞれマイナスになると、ダイオードD6,D5を通じて、接地側から二次コイルL2,L3へ電流が流れ、二次コイルL2,L3の各端部の電圧はそれぞれ略0Vに維持される。その為、中間タップの電圧は、各端部の電圧がそれぞれマイナスになるべきであった電圧分上昇するので、中間タップには、全波整流された直流電圧が発生する。そのときの例えばプラス電圧側のダイオードD5の両端電圧Vdsには、FETM1,M4とFETM2,M3図1とのオン/オフが切替わり、変圧器14の一次コイルL1の電流の向きが切替わるタイミングで、図10Aに示すように、サージ電圧が発生する。ここで、二次コイルL2,L3に流れる電流をI、二次コイルL2,L3の合成インダクタンスをL、合成キャパシタンスをCとすると、サージ電圧はI×√L/Cとなる。また、二次コイルL2,L3の中間タップの電圧VLは、図10Cに示すように、ダイオードD5の両端電圧Vds=Vt図10Aの1/2である。このとき、ダイオード第2ダイオードD2を通じて、サージ電圧分を含む電流がコンデンサC2に蓄積され、コンデンサC2の充電電圧VCは、図10Bに示すように変化する。コンデンサC2は、即座に満充電状態になり、以後は放電する迄充電されない。コンデンサC2は、次に一次コイルL1の電流の向きが切替わり、プラス電圧側になるダイオードD6の両端電圧Vdsにサージ電圧が発生する迄に、放電する必要がある。その為には、図10Cに示すように、二次コイルL2,L3の中間タップの電圧VLが立ち下がるタイミングで、FETM7がオンになり、コンデンサC2が放電すれば良い。二次コイルL2,L3の中間タップの電圧VL図10Cは、上述したように、周期的に立ち下がるが、この電圧VLは、平滑回路のチョークコイルL5及びコンデンサC1により、図10Dに示すように平滑され、中間タップの電圧VL=Vt/2より低い出力電圧Voutとして出力される。この出力電圧VoutチョークコイルL5の出力端子電圧をFETM7のゲートに与えるので、FETM7のソース電圧中間タップの電圧VLが立ち下がる際に、FETM7のゲートソース間電圧VgsチョークコイルL5の両端電圧=Vout-VLは、図10Eに示すようにプラスになる。ゲートソース間電圧Vgsがプラスになることにより、FETM7がオンになり、コンデンサC2が、FETM7及びチョークコイルL5を通じて放電する。これは、コンデンサC2が蓄えたサージ電圧のエネルギーを、チョークコイルL5の還流時に、スイッチング電源の出力として放出しており、損失の増加を防止しつつ、サージ電圧を抑制している。次に、一次コイルL1の電流の向きが切替わり、プラス電圧側になるダイオードD6の両端電圧Vdsにサージ電圧が発生するときには、FETM7は、ゲートソース間電圧Vgsが0以下になり、既にオフになっているので、サージ電圧分を含む電荷がコンデンサC2に蓄積される。"