堆積性ガスを含む雰囲気中で連続放電を行うことによりプラズマを発生させて複数の結晶核を生成させる第1の工程と、前記堆積性ガスを含む雰囲気中でパルス放電を行うことによりプラズマを発生させて前記複数の結晶核の間を埋める第2の工程と、を有し、前記第2の工程は前記第1の工程の後に行い、前記第2の工程の後に、前記第1の工程を更に行い、その後前記第2の工程を更に行うことを特徴とする微結晶半導体膜の作製方法。堆積性ガスを含む雰囲気中で連続放電を行うことによりプラズマを発生させて複数の結晶核を生成させる第1の工程と、前記堆積性ガスを含む雰囲気中でパルス放電を行うことによりプラズマを発生させて前記複数の結晶核の間を埋める第2の工程と、を有し、前記第2の工程は前記第1の工程の後に行い、前記第2の工程の後に、前記第1の工程と前記第2の工程をこの順に更に複数回行うことを特徴とする微結晶半導体膜の作製方法。請求項1または請求項2において、前記堆積性ガスがシリコンまたはゲルマニウムを含むことを特徴とする微結晶半導体膜の作製方法。ゲート電極層を形成し、前記ゲート電極層を覆ってゲート絶縁層を形成し、前記ゲート絶縁層上に請求項1乃至請求項3のいずれか一に記載の微結晶半導体膜の作製方法により微結晶半導体膜を形成し、該微結晶半導体膜上にソース及びドレインを形成することを特徴とする半導体装置の作製方法。連続放電のみによって作製した結晶性が高い微結晶半導体膜は、そのまま結晶成長させるとエピタキシャル成長する。しかし、微結晶半導体膜の成膜では、堆積性ガスの希釈率を極めて高くすなわち、成膜ガス中において、希釈ガスの流量に対する堆積性ガスの流量を極めて小さくすることが一般的であり、堆積性ガスの希釈率が十分でない場合には、膜が非晶質化しやすい。そのため、成膜ガスの希釈率を調整することは、微結晶半導体膜の成膜において重要である。しかしながら、希釈率の高い成膜ガスにより微結晶半導体膜を成膜すると、結晶を成長させるのに十分な堆積性ガスが供給されず、微結晶半導体膜中の結晶が疎になってしまう複数の結晶の間に隙間鬆を生じるという問題がある。これは、微結晶半導体膜の厚さが増加するにつれ、顕著である。一方で、パルス放電では、結晶核の生成に要する十分なエネルギーを供給することが難しい。パルス放電のみによる微結晶半導体膜の作製では、パルス放電をオフにする時間が長くなるほど作製される微結晶半導体膜の結晶性が低下する。なお、本明細書において、パルス放電とは、上部電極と下部電極の間に短い時間だけ電圧を加えることで起こす放電をいう。ここで、短い時間は、概ね1.0×10-4秒以上1.0秒以下とすればよい。例えば、電源周波数13.56MHzで正弦波交流波形の周波数を1kHzとした場合、デューティ比20以上30以下であるときには、2.0×10-4秒以上1.0秒以下とするとよい。または、デューティ比10であるときには、1.0×10-4秒以上1.0秒以下とするとよい。なお、本明細書において、デューティ比とは、パルス周期を基準とした上部電極に電圧が加えられている時間上部電極に電力が供給されている時間の比率をいう。すなわち、デューティ比が100になると連続放電である。本発明の一態様は、良質な微結晶半導体膜を形成することが可能な複数の結晶核を生成させ、該複数の結晶核を成長させる微結晶半導体膜の作製方法を提供することを課題とする。本発明の一態様は、良質な微結晶半導体膜を厚く形成することが可能な微結晶半導体膜の作製方法を提供することを課題とする。本発明の一態様は、連続放電とパルス放電を交互に組み合わせた微結晶半導体膜の作製方法である。該微結晶半導体膜は、半導体装置に適用することができる。本発明の一態様は、堆積性ガスを含む雰囲気中で連続放電を行うことによりプラズマを発生させて複数の結晶核を生成させる第1の工程と、前記堆積性ガスを含む雰囲気中でパルス放電を行うことによりプラズマを発生させて前記複数の結晶核の間を埋める第2の工程と、を有し、前記第2の工程は前記第1の工程の後に行うことを特徴とする微結晶半導体膜の作製方法である。本発明の一態様は、堆積性ガスを含む雰囲気中で連続放電を行うことによりプラズマを発生させて複数の結晶核を生成させる第1の工程と、前記堆積性ガスを含む雰囲気中でパルス放電を行うことによりプラズマを発生させて前記複数の結晶核の間を埋める第2の工程と、を有し、前記第2の工程は前記第1の工程の後に行い、前記第2の工程の後に、前記第1の工程を行い、その後前記第2の工程を更に行うことを特徴とする微結晶半導体膜の作製方法である。本発明の一態様は、堆積性ガスを含む雰囲気中で連続放電を行うことによりプラズマを発生させて複数の結晶核を生成させる第1の工程と、前記堆積性ガスを含む雰囲気中でパルス放電を行うことによりプラズマを発生させて前記複数の結晶核の間を埋める第2の工程と、を有し、前記第2の工程は前記第1の工程の後に行い、前記第2の工程の後に、前記第1の工程と前記第2の工程をこの順に更に複数回行うことを特徴とする微結晶半導体膜の作製方法である。なお、最後の工程が第1の工程であってもよい。即ち、第1の工程と第2の工程は少なくとも1回行えばよく、第1の工程と第2の工程の順に交互に行い、最後の工程は第1の工程であっても第2の工程であってもよい。本発明の一態様は、ゲート電極層を形成し、前記ゲート電極層を覆ってゲート絶縁層を形成し、前記ゲート絶縁層上に前記いずれか一態様の微結晶半導体膜の作製方法により微結晶半導体膜を形成し、該微結晶半導体膜上にソース及びドレインを形成することを特徴とする半導体装置の作製方法である。なお、本明細書において、膜とは、CVD法プラズマCVD法などを含む。またはスパッタリング法などにより、被形成面の全面に形成されたものをいう。一方で、層とは、膜が加工されたもの、または被形成面の全面に形成された状態で加工を要しないものをいう。ただし、膜と層を特に区別することなく用いることがあるものとする。なお、本明細書において、成膜とは、膜を形成する工程をいう。なお、本明細書において、ソースと表記する場合には、ソース電極とソース領域の双方を含むものとする。ドレインと表記する場合には、ドレイン電極とドレイン領域の双方を含むものとする。なお、ソース領域は、不純物半導体膜により設けられたソース電極と接する部分を指し、ドレイン領域は、不純物半導体膜により設けられたドレイン電極と接する部分を指す。本発明の一態様を適用することによって、良質な微結晶半導体膜を作製することが可能な複数の結晶核を生成させ、良質な微結晶半導体膜を作製することができる。本発明の一態様によれば、良質な微結晶半導体膜を厚く形成することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。また、便宜上、絶縁層は上面図には表さない場合がある。なお、各図面において示す各構成の、大きさ、層の厚さ、または領域は、明瞭化のために誇張して表記されている場合がある。従って、必ずしもそのスケールに限定されるものではない。実施の形態1本実施の形態は、本発明の一態様である半導体膜の作製方法について図1乃至図7を参照して説明する。図1は、本実施の形態にて説明する、プラズマCVD法を用いた半導体膜の作製方法の一例を説明する概念図である。まず、基板100上に複数の結晶核を生成させ、該複数の結晶核を成長させて第1の半導体膜102を成膜する。ここで、第1の半導体膜102の成膜に用いるプラズマは、連続放電により生じさせる。第1の半導体膜102は、結晶核が概略等方的に成長したものであるため、結晶間に隙間が多く存在し、表面に凹凸を有する図1A。図2A及びBは、連続放電のみを行ったときの半導体膜のSEMScanningElectronMicroscope像の一例であって、図2Aは10万倍に拡大したものであり、図2Bは20万倍に拡大したものである。このように連続放電のみにより結晶核を生成させて成長させると、表面に大きな凹凸を有することになる。次に、第1の半導体膜102の凹部を埋めるように第1の半導体膜102上に第2の半導体膜104を成膜する。ここで、第2の半導体膜104の成膜に用いるプラズマは、パルス放電により生じさせる図1B。本実施の形態の半導体膜の成膜は、連続放電により第1の半導体膜102を成膜し、パルス放電により第2の半導体膜104を成膜することを特徴の一とする。ここで、基板100上に結晶性半導体膜として第1の半導体膜102のみを成膜して作製した薄膜トランジスタの電界効果移動度μFE=0.35と、基板100上に結晶性半導体膜として第2の半導体膜104のみを成膜して作製した薄膜トランジスタのId-VgカーブμFE=0.32と、基板100上に結晶性半導体膜として上記したように第1の半導体膜102と第2の半導体膜104を積層して作製した薄膜トランジスタのId-VgカーブμFE=0.39を示す。これらを比較すると、基板100上に結晶性半導体膜として第1の半導体膜102と第2の半導体膜104を積層して作製した薄膜トランジスタの電界効果移動度が最も高い。ここで、これらの薄膜トランジスタは、後の実施の形態2にて説明するものを用いた。本実施の形態の半導体膜の成膜は、第1の工程及び第2の工程を各々一回のみ行ってもよいが、その後同様の工程を更に一回または複数回行うことが好ましい。ここで、本実施の形態の半導体膜の成膜方法の更に好ましい形態は、連続放電により第1の半導体膜102を成膜し、パルス放電により第2の半導体膜104を成膜し、連続放電により第3の半導体膜106を成膜図1Cし、パルス放電により第4の半導体膜108を成膜する図1Dことを特徴とする。ここで、第1の工程と第2の工程を行った後に、更に第1の工程と第2の工程を行って作製第4の半導体膜108まで形成された図1Dの概念図の状態した薄膜トランジスタのId-Vgカーブを図3に示す。ここで、この薄膜トランジスタは、後の実施の形態2にて説明するものを用いた。なお、Id-Vgカーブとは、ドレイン電圧を一定とし、ゲート電圧Vgに対するドレイン電流Idを測定して得られる曲線をいう。ゲート電圧とは、ソースの電位に対するゲートの電位との電位差をいい、ドレイン電流とは、ソースとドレインの間に流れる電流をいい、ドレイン電圧とは、ソースの電位に対するドレインの電位との電位差をいう。ここで、連続放電のみにより成膜した第1の半導体膜102と第3の半導体膜106は、結晶性が高い半導体膜である。一方で、パルス放電のみにより成膜した第2の半導体膜104と第4の半導体膜108には、結晶が含まれてはいるが、第1の半導体膜102及び第3の半導体膜106と比較すると結晶性が低い半導体膜である。第1の半導体膜102及び第3の半導体膜106のように、連続放電のみによって作製した結晶性が高い微結晶半導体膜は、そのまま結晶成長させるとエピタキシャル成長する。しかし、微結晶半導体膜の成膜では、堆積性ガスの希釈率を極めて高くすなわち、成膜ガス中において、希釈ガスの流量に対する堆積性ガスの流量を極めて小さくすることが一般的であり、堆積性ガスの希釈率が十分でない場合には、膜が非晶質化しやすい。そのため、成膜ガスの希釈率を調整することは、微結晶半導体膜の成膜において重要である。しかしながら、希釈率の高い成膜ガスにより微結晶半導体膜を成膜すると、結晶を成長させるのに十分な堆積性ガスが供給されず、微結晶半導体膜中の結晶が疎になってしまう複数の結晶の間に隙間鬆を生じるという問題がある。これは、膜の厚さが増加するにつれ、顕著である。ここで、基板100上に下地膜として窒化シリコン膜を成膜し、該窒化シリコン膜上に第1の半導体膜102を成膜したもののSTEMScanningTransmissionElectronMicroscope像明視野像を図4Aに示す。なお、第1の半導体膜102上にはSTEM像観察のためFIB加工のために設けられた炭素膜が形成されている。ここで、両矢印で示す部分の厚さは54.2nmであった。図4Aより、第1の半導体膜102は窒化シリコン膜に近い側の結晶が密であり、窒化シリコン膜から遠ざかるほど結晶が疎であることがわかる。一方で、パルス放電では、結晶核の生成に要する十分なエネルギーを供給することが難しい。パルス放電のみによる微結晶半導体膜の作製では、パルス放電をオフにする時間が長くなるほど作製される微結晶半導体膜の結晶性が低下する。ここで、基板100上に下地膜として窒化シリコン膜を成膜し、該窒化シリコン膜上に第2の半導体膜104を成膜したもののSTEM像明視野像を図4Bに示す。なお、第2の半導体膜104上にはSTEM像観察のためFIB加工のために設けられた炭素膜が形成されている。ここで、両矢印で示す部分の厚さは55.6nmであった。連続放電による成膜を行った後にパルス放電による成膜を行うと、連続放電により成膜された微結晶半導体膜の結晶性を引きずることのない半導体膜が堆積した結晶性半導体膜を成膜することができる。従って、第2の半導体膜104のように微結晶半導体膜の結晶性を引きずらない半導体膜を堆積することで、膜全体としての結晶が疎になることを防止することができる半導体膜を形成することができる。なお、本実施の形態の半導体膜は、半導体装置に含まれる薄膜トランジスタのチャネル形成領域を含む半導体膜として用いることができる。本実施の形態の半導体膜は、結晶性が高い第1の半導体膜102と第3の半導体膜106の間に、第1の半導体膜102及び第3の半導体膜106よりも結晶性が低い第2の半導体膜104を有するが、半導体膜を薄膜トランジスタのチャネル形成領域として用いる場合には、電流は該半導体膜の面内方向すなわち、基板100の表面と平行な方向を流れるため、結晶性が比較的低い半導体膜を間に有していてもキャリア移動度及びオン電流の低下は最小限に抑えられる。本実施の形態においては、結晶性が低い半導体膜を間に介することによるキャリア移動度及びオン電流の低下よりも、半導体膜中の結晶の隙間を結晶性が低い半導体膜にて埋めることによるキャリア移動度及びオン電流の向上のほうが、メリットが大きい。そのため、本実施の形態の半導体膜を用いることで電界効果移動度が高く、オン電流が大きい薄膜トランジスタを得ることができる。図5は、本実施の形態にて説明する半導体膜の作製に際して、放電のタイミングを示す図である。横軸は時間を示し、縦軸は放電のオンオフを示す。図5Aは連続放電を示す。図5Bはパルス放電を示す。図5Cは連続放電とパルス放電を併用した放電を示す。本実施の形態の半導体膜の作製に際しては、図5Aのオン状態で結晶核を生成させ、その後放電をオフさせるとほぼ同時に、図5Bに示すパルス放電で該結晶核の間を埋めるように半導体膜を作製する。なお、図5Aに示す連続放電のみで半導体膜を作製すると、複数の結晶核が粗大化し、粗大化した一部の結晶同士が接し、これらの結晶間の隙間を埋めることが難しく、作製される微結晶半導体膜のキャリア移動度を向上させることが難しい。図5Bに示すパルス放電のみで半導体膜を作製すると、成膜速度が遅くなるばかりか十分な大きさを有する結晶核を生じさせることが困難なため、作製される膜中に非晶質成分が多く含まれ、結晶性が低い。従って、作製される半導体膜のキャリア移動度を十分に高いものとすることは困難である。従って、図5Cに示すように、連続放電とパルス放電を併用することで、結晶性が高い微結晶半導体膜を成膜することができる。なお、反応ガスとしては、H2ガスとArアルゴン。以下、Arと表す。ガスの一方または双方によってモノシランを150倍~750倍に希釈したガスを用いればよく、成膜条件は、チャンバー内の圧力を40Pa~2000Pa、電源周波数を13.56MHz~100MHz、電源電力を15W~1000W電力密度を概ね35mW/cm2~243mW/cm2、上部電極表面と被成膜基板の間隔を7mm~25mm、基板温度を50°C~400°Cとすればよい。好ましくは、成膜条件は、チャンバー内の圧力を350Pa~1300Pa、電源周波数を13.56MHz~27.12MHz、電源電力を20W~200W、上部電極表面と被成膜基板の間隔を7mm~15mm、基板温度を200°C~300°Cとする。このような成膜条件とすることで、スループットを向上させることができる。連続放電を行う期間T1は、作製される半導体膜の厚さが10nm程度となるように行うとよい。例えば、反応ガスとしては、H2ガスとArガスの一方または双方によってモノシランを約300倍に希釈したガスを用いて、チャンバー内圧力を約350Pa、電源周波数を13.56MHz、電源電力を約60W電力密度を約146mW/cm2、上部電極表面と被成膜基板の間隔を約25mm、基板温度を約250°Cとする場合、連続放電を行う期間T1は約2分~3分程度であることが好ましい。パルス放電を行う際には、連続放電と同様の条件で行えばよく、放電方法のみを適宜設定すればよい。パルス放電では、電極間に短い時間だけ電圧を加える上部電極に電力を供給することで放電させるが、この時間は、概ね1.0×10-4秒以上1.0秒以下とすればよく、例えば電源周波数13.56MHzで正弦波交流波形の周波数を1kHzとした場合、デューティ比20以上30以下であるときには、2.0×10-4秒以上1.0秒以下とするとよい。または、デューティ比10であるときには、1.0×10-4秒以上1.0秒以下とすればよい。なお、デューティ比とは、パルス周期を基準とした上部電極に電圧が加えられている時間上部電極に電力が供給されている時間の比率をいう。すなわち、パルス放電でオンになる期間図5における期間tは、例えば1.0×10-3秒程度とすればよい。デューティ比が100になると連続放電になる。図5における期間T1ただし、本発明の一態様である微結晶半導体膜の作製方法では、期間T2の終了により成膜を終了してもよいし、期間T4まで成膜を行ってもよい。さらには、期間T4の後に更に連続放電とパルス放電を一回または複数回繰り返してもよい。なお、形成する半導体膜が薄膜トランジスタのチャネル形成領域となる場合には、薄く11nm以上50nm以下、好ましくは11nm以上25nm以下で形成することが好ましい。このとき、第1の半導体膜102は10nm以上20nm以下とし、第2の半導体膜104は1nm以上5nm以下とするとよい。ただし、半導体膜の厚さが20nmを越えた場合であっても、パルス放電期間T2の満了までは成膜を行うものとする。なお、上記した成膜条件の説明において、第1の半導体膜102、第2の半導体膜104、第3の半導体膜106及び第4の半導体膜108の成膜条件を区別して記載していない。これは、第1の半導体膜102から第4の半導体膜108の成膜までは、プラズマの放電方法連続放電かパルス放電かのみを変化させ、他の成膜条件を変化させることなく成膜を行うからである。従って、ガス流量や基板温度などを変化させつつ行う、従来の複数工程による成膜方法と比べると、操作が簡便であり、反復継続性も高いという利点がある。なお、上記の記載に限定されず、連続放電期間T3の満了により成膜を終了してもよい。または、パルス放電期間T2の満了により成膜を終了してもよい。ここで、上記した微結晶半導体膜の作製に用いることのできるプラズマCVD装置の一例について図6を参照して説明する。図6は、プラズマCVD装置の一構成例を示す。反応室150のチャンバー壁はアルミニウムまたはステンレスなどの剛性のある素材で形成され、内部を真空排気できるように構成されている。本実施の形態で示す反応室150は、アルミチャンバーを採用している。また、ステンレスなどの剛性のある素材で形成されたチャンバーの場合には、メンテナンスのために分解が可能なチャンバー構成とし、定期的に再度のアルミニウム溶射を施すことが可能な構成とするとよい。反応室150には第1の電極151上部電極とも呼ぶ。と、第1の電極151に対向する第2の電極152下部電極とも呼ぶ。が備えられている。第1の電極151には高周波電力供給手段153が連結されている。第2の電極152は接地され、基板を載置できるように構成されている。第1の電極151は絶縁材166により反応室150と絶縁分離されることで、高周波電力が漏洩しないように構成されている。絶縁材166として、例えばセラミック材料を用いる場合には、上部電極のシールにナイフエッジ型メタルシールフランジを用いることが困難であるため、Oリングシールを用いるとよい。なお、図6では、第1の電極151と第2の電極152を有する容量結合型平行平板型の構成を示しているが、これに限定されない。高周波電力を供給して反応室150の内部にグロー放電プラズマを発生させることができるものであれば、誘導結合型など他の構成を適用してもよい。第1の電極151は、凸部181及び凹部183が規則的に、好ましくは等間隔で配置された凹凸電極である。即ち、凸部181を構成する凸状の構造体が規則的に、好ましくは等間隔で配置されている。また、第1の電極151の凸部181には、ガス供給手段158に接続された中空部182が設けられており、第1の電極151の凹部183には、ガス供給手段158に接続された中空部184が設けられている。即ち、ガス供給口が設けられる共通平面が凹部183である。このような構造とすることにより、凸部181と凹部183から反応室150に供給されるガス種を異ならせることができる。なお、ここでは、第2の電極152の表面との距離が近いガス供給口を有する領域を凸部181とし、第2の電極152の表面との距離が遠いガス供給口を有する領域を凹部183として示す。ここで、中空部182と中空部184から流すガスの種類は適宜決定すればよい。例えば、中空部182から堆積性ガスを流し、中空部184からH2ガスを流してもよい。または、中空部182からH2ガスを流し、中空部184から堆積性ガスを流してもよい。または、中空部182から堆積性ガスとH2ガスの混合ガスを流し、中空部184から堆積性ガスを流してもよい。または、中空部182から堆積性ガスを流し、中空部184から堆積性ガスとH2ガスの混合ガスを流してもよい。または、中空部182から堆積性ガスとH2ガスの混合ガスを流し、中空部184からH2ガスを流してもよい。最も好ましくは、中空部182からH2ガスを流し、中空部184から堆積性ガスとH2ガスの混合ガスを流すことである。中空部182からH2ガスを流し、中空部184から堆積性ガスとH2ガスの混合ガスを流すことで、形成される微結晶半導体膜の結晶性を向上させることができる。なお、成膜途中でガスの流量比を変えてもよい。例えば、成膜初期には堆積性ガスの流量比を高くし、成膜後期には希釈率を高くすることで、結晶性を向上させることができる。ここで、中空部182は、ガスライン185を介してガス供給手段158のシリコンまたはゲルマニウムを含む堆積性ガスもしくは希釈ガスが充填されたシリンダ160a及びH2ガスが充填されたシリンダ160bに接続されている。中空部184は、ガスライン186を介してガス供給手段158のH2ガスが充填されたシリンダ160b及びシリコンまたはゲルマニウムを含む堆積性ガスもしくは希釈ガスが充填されたシリンダ160cに接続されている。ガス供給手段158は、ガスが充填された複数のシリンダ160シリンダ160a、160b、160c、複数の圧力調整弁161、複数のストップバルブ162、複数のマスフローコントローラ163などで構成されている。なお、シリンダ160cは、必ずしも設けられていなくてもよい。シリンダ160a及び/又はシリンダ160cに充填されたシリコンまたはゲルマニウムを含む堆積性ガスとして、例えば、モノシランSiH4ガス、ジシランSi2H6ガス、ゲルマンGeH4ガス、ジゲルマンGe2H6ガスなどがあるが、他の堆積性ガスを用いることもできる。シリンダ160a及び/又はシリンダ160cに充填された希釈ガスとしては、Ar、Xeキセノン、Krクリプトンなどが挙げられる。ヒータコントローラ165により温度が制御される基板加熱ヒータ164は、第2の電極152内に設けられている。基板加熱ヒータ164が第2の電極152内に設けられている場合、熱伝導加熱方式が採用される。基板加熱ヒータ164は、例えばシーズヒータで構成される。高周波電力供給手段153には、高周波電源154、整合器156、高周波カットフィルタ179が含まれている。高周波電源154から供給される高周波電力は、第1の電極151に供給される。高周波電源154は、60MHz以下の高周波で発振して電力を供給する。また、第2の電極152上に載置される基板が第7世代以上の大面積基板の場合には、高周波電源154として、波長が概ね10m以上の高周波で発振することが好ましい。例えば、13.56MHz以下、例えば3MHz以上13.56MHz以下の周波数で発振することが好ましい。高周波電源154が、前記範囲の周波数で発振することで、第7世代以上の大面積基板を第2の電極152上に載置してグロー放電を行っても表面定在波の影響を受けることなく均一なプラズマを発生させることができるため、基板が大面積であっても基板全体に均質で良質な膜を形成することができる。また、高周波電源154として周波数13.56MHzで発振する電源を用いる場合、高周波カットフィルタ179として10pF~100pFの可変コンデンサを用いるとよい。また、高周波カットフィルタ179として、更にコイルを用いて、コイルと可変コンデンサとを用いる並列共振回路を構成してもよい。反応室150に接続されている排気手段159は、真空排気する機能と、反応ガスを流す際に反応室150内を所定の圧力に保持するように調整する機能が含まれている。排気手段159の構成としては、バタフライバルブ167、バタフライバルブ168、ストップバルブ169~174、ターボ分子ポンプ175、ターボ分子ポンプ176、ドライポンプ177などが含まれる。なお、ターボ分子ポンプ176はストップバルブ174を介してドライポンプ177と連結されている。反応室150内を真空排気する場合には、まず、粗引き用のストップバルブ169と粗引き用のストップバルブ171を開き、反応室150内をドライポンプ177で排気する。その後、ストップバルブ169を閉じて、バタフライバルブ167、ストップバルブ170を開き、真空排気を行う。さらに、反応室150内を10-5Paよりも低い圧力の超高真空まで排気する場合には、反応室150内をドライポンプによって排気した後、バタフライバルブ167、ストップバルブ170及びストップバルブ171を閉じ、バタフライバルブ168、ストップバルブ172~174、ターボ分子ポンプ175及び176を開き、直列接続されたターボ分子ポンプ175、ターボ分子ポンプ176及びドライポンプ177による排気を行って真空排気する。また、真空排気を行った後に、反応室150内を加熱処理して内壁からの脱ガス処理を行うことが好ましい。第1の電極151と第2の電極152の間隔ギャップ間隔とも呼ぶは適宜変更できるように構成されている。このギャップ間隔の調節は、反応室150内で第2の電極152の高さの調整により行うことができる。ベローズ157を用いることで、反応室150内を真空に保持しつつ、ギャップ間隔の調節を行うことができる。また、第1の電極151は、複数の拡散板を有してもよい図7を参照。図7では、ガスライン185から供給されたガスは、拡散板191で拡散した後、拡散板191の貫通孔193を通過して、凸部181に設けられる中空部182の導入口から、反応室150に供給される。また、ガスライン186から供給されたガスは、拡散板192で拡散した後、拡散板192の貫通孔194を通過して、凹部183に設けられた中空部184の導入口から、反応室150に供給される。図7に示すように、第1の電極151は拡散板191及び拡散板192を有することにより、ガスライン185及びガスライン186から導入されたガスが第1の電極151内で十分に拡散し、均質なガスを反応室150に供給することができるため、基板上に均質で良質な膜を形成することができる。なお、本発明の一態様である微結晶半導体膜の作製方法に用いるプラズマCVD装置は、図6及び図7に示す構成に限定されるものではない。例えば、ガス供給口は、凸部と凹部のいずれか一方にのみ設けられていてもよい。または、第1の電極151は凸部と凹部を有していなくてもよい。すなわち、平行平板型の電極であってもよい。以上説明したように、微結晶半導体膜を作製することができる。実施の形態2本実施の形態では、本発明の一態様である半導体装置の作製方法について説明する。本実施の形態にて作製する半導体装置には、実施の形態1にて説明した微結晶半導体膜の作製方法を適用する。なお、本実施の形態にて説明する半導体装置としては、薄膜トランジスタを例示する。本実施の形態の薄膜トランジスタは、結晶性半導体を有する。一般に、結晶性半導体を有するn型薄膜トランジスタは、結晶性半導体を有するp型薄膜トランジスタよりもキャリア移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができる。そのため、ここでは、n型の薄膜トランジスタの作製方法について説明する。ただし、これに限定されるものではない。まず、基板200上にゲート電極層202を形成する図8Aを参照。基板200は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラスなどのフュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度以上の耐熱性を有するプラスチック基板などを用いることができる。または、金属基板ステンレス合金基板などの表面に絶縁層を設けた基板を用いてもよい。すなわち、基板200としては、絶縁性表面を有していればよく、特定のものに限定されない。ゲート電極層202は、導電性材料により形成すればよい。導電性材料としては、例えば、Mo、Ti、Cr、Ta、W、Al、Cu、Nd若しくはScなどの金属材料またはこれらを主成分とする合金材料を用いることができる。または、一導電型を付与する不純物元素を添加した結晶性シリコンを用いてもよい。ゲート電極層202は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Al層若しくはCu層上にTi層若しくはMo層が積層された二層の積層構造、またはAl層若しくはCu層をTi層若しくはMo層により挟持した三層の積層構造とすることが好ましい。または、Tiに代えて窒化チタンを用いてもよい。なお、本明細書において、Moはモリブデン、Tiはチタン、Crはクロム、Taはタンタル、Wはタングステン、Alはアルミニウム、Cuは銅、Ndはネオジム、Scはスカンジウム、Agは銀、Auは金を表す。ゲート電極層202は、スパッタリング法または真空蒸着法により基板200上に導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法などによりレジストマスクを形成し、該レジストマスクを用いて導電膜をエッチングして形成することができる。または、Ag、Au若しくはCuなどの導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極層202と基板200との密着性を向上させ、ゲート電極層202を構成する材料が下地へと拡散することを防ぐバリアメタルとして、前記金属材料の窒化物層を基板200とゲート電極層202の間に設けてもよい。ここでは、基板200上に導電膜を形成し、フォトマスクを用いて形成したレジストマスクにより該導電膜をエッチングして形成する。なお、ゲート電極層202は、テーパー形状に加工することが好ましい。ゲート電極層202上には、後の工程で少なくとも半導体層及びソース配線信号線を形成するためである。また、この工程でゲート配線走査線も同時に形成することができる。なお、走査線とは、画素を選択する配線をいう。次に、ゲート電極層202を覆ってゲート絶縁層204を形成する図8Bを参照。ゲート絶縁層204は、CVD法またはスパッタリング法などを用いて、例えば、窒化シリコンにより形成することができる。または、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンを用いることもできるが、少なくともゲート絶縁層204の表面は窒化シリコンにより形成する。ゲート絶縁層204は、50nm以上、好ましくは50nm以上400nm以下、より好ましくは150nm以上300nm以下の厚さとなるように形成する。ただし、これに限定されず、作製するトランジスタの特性に応じて、ゲート絶縁層204の厚さは適宜調整してもよい。なお、周波数が高い例えば1GHz以上のプラズマCVD装置を用いてゲート絶縁層204を形成すると、緻密な窒化シリコン層を形成することができ、好ましい。なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometry及び水素前方散乱法HFS:HydrogenForwardscatteringSpectrometryを用いて測定した場合に、組成範囲として酸素が50~70原子、窒素が0.5~15原子、シリコンが25~35原子、水素が0.1~10原子の範囲で含まれるものをいう。なお、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、RBS及びHFSを用いて測定した場合に、組成範囲として酸素が5~30原子、窒素が20~55原子、シリコンが25~35原子、水素が10~30原子の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子としたとき、窒素、酸素、シリコン及び水素の含有比率が前記範囲内に含まれるものとする。次に、ゲート絶縁層204上に第1の半導体膜206A、第2の半導体膜208A、及び不純物半導体膜210Aを形成する図8Cを参照。ここで、ゲート絶縁層204、第1の半導体膜206A、第2の半導体膜208A及び不純物半導体膜210Aは、大気に曝すことなく、同一の反応室内で連続して成膜するとよい。ただし、これに限定されず、例えば第1の半導体膜206Aの形成前に、ゲート絶縁層204を大気雰囲気に曝してもよい。さらには、ゲート絶縁層204を大気雰囲気に曝した後にプラズマ処理を行ってもよい。マルチチャンバ方式のプラズマCVD装置の構成の概略図の一例を図11に示す。上記したように連続して成膜する場合であっても、大気に曝す場合であっても、図11に示すマルチチャンバ方式のプラズマCVD装置を用いることが可能である。図11は、複数の反応室を備えたマルチチャンバプラズマCVD装置の一例の概略図を示す。この装置は、共通室270、ロード/アンロード室271、第1の反応室250a、第2の反応室250b、第3の反応室250c及び第4の反応室250dを備えている。ロード/アンロード室271は、カセットに装填される基板が共通室270の搬送機構274によって各反応室に搬出入される枚葉式の構成である。共通室270と各室の間にはゲートバルブ273が備えられ、各反応室で行われる処理が、相互に干渉しないように構成されている。なお、第2の反応室250bは、図6に示す反応室150と同様のものであることが好ましい。すなわち、上部電極に凹部または凸部が設けられていることが好ましい。なお、図6に示すように上部電極に凹部または凸部が設けられているプラズマCVD装置は、ゲート絶縁層の形成にも用いることができる。図6に示す上部電極に凹部または凸部が設けられているプラズマCVD装置をゲート絶縁層の形成に用いると、均質で良質なゲート絶縁層204を形成することができ、信頼性の高い薄膜トランジスタを作製することができる。図11に示す複数の反応室を備えたマルチチャンバプラズマCVD装置は、形成する薄膜の種類によって区分されている。勿論、反応室の数はこれに限定されるものではなく、適宜、増減させることができる。なお、一の反応室で一の膜を成膜する構成としてもよいし、一の反応室で複数の膜を成膜する構成としてもよい。図11に示すマルチチャンバプラズマCVD装置の各反応室には、排気手段259が接続されている。排気手段259は図11に示す真空ポンプの組み合わせに限定されるものではなく、概略10-5Paから10-1Paの真空度にまで排気できるものであれば他の真空ポンプを適用してもよい。なお、ロード/アンロード室271に超高真空まで真空排気が可能なクライオポンプ275を連結してもよい。クライオポンプ275を用いることで、ロード/アンロード室271の圧力を10-5Paよりも低い圧力の超高真空とすることができ、反応室中の基板に堆積される膜に含まれる大気成分などを少なくすることができる。また、クライオポンプ275は、ターボ分子ポンプ及びドライポンプと比較して排気速度が速いため、開閉頻度の高いロード/アンロード室271にクライオポンプ275を設けることで、スループットを向上させることができる。ガス供給手段258は、ガスが充填されたシリンダ260、圧力調整弁261、ストップバルブ262、マスフローコントローラ263などで構成されている。ここでは図示しないが、ガスが充填されたシリンダは、シリコンまたはゲルマニウムを含む堆積性ガスが充填されたシリンダ、H2ガスが充填されたシリンダ、希釈ガスが充填されたシリンダ、反応性ガス酸化性ガス、窒化性ガス、ハロゲンガスなどが充填されたシリンダまたは一導電型を付与する不純物元素を含むガスが充填されたシリンダなどを有する。図11に示すマルチチャンバプラズマCVD装置の各反応室には、プラズマを生成させるための高周波電力供給手段が連結されている。高周波電力供給手段には、少なくとも高周波電源254と整合器256が含まれる。図11に示すマルチチャンバプラズマCVD装置の各反応室は、成膜する薄膜の種類によって使い分けることが可能である。それぞれの薄膜は最適な成膜温度があるので、反応室を個別に分けておくことで成膜温度を形成する膜ごとに管理することが容易となる。さらに、同じ種類の膜を繰り返し成膜することができるので、前に形成された膜に起因する残留物の影響を排除することができる。薄膜トランジスタのチャネル形成領域として機能する第1の半導体膜206Aには、p型を付与する不純物元素例えば、ボロンを形成と同時に、または形成した後に添加して閾値電圧Vthを調整してもよい。p型を付与する不純物元素としては、例えば、ボロンがあり、B2H6またはBF3などの不純物元素を含むガスを1ppm~1000ppm、好ましくは1ppm~200ppmの割合で水素化シリコンに混入させることができる。そして、第1の半導体膜206Aにおけるボロンの濃度は、例えば1×1014atoms/cm3~6×1016atoms/cm3とするとよい。ここで、第2の半導体膜208Aは高抵抗領域として機能するため、薄膜トランジスタのオフ電流を低減させ、スイッチング特性を向上させることができる。スイッチング特性の高い薄膜トランジスタを、例えば液晶表示装置のスイッチング素子として用いると、液晶表示装置のコントラストを向上させることができる。なお、第2の半導体膜208AはNH基またはNH2基を含むことが好ましい。第2の半導体膜208AにNH基またはNH2基を含ませることで、ダングリングボンドを架橋することができ、オフ電流を抑制しつつオン電流を向上させることができる。なお、第2の半導体膜208AにNH基またはNH2基を含ませるためには、形成に用いるガス中にNH3アンモニアガスを含ませればよい。第2の半導体膜208Aは、好ましくは、非晶質構造を含み、微小結晶粒を有する。第2の半導体膜208Aは、従来の非晶質半導体と比較して、CPMConstantPhotocurrentMethodやフォトルミネッセンス分光測定で測定されるUrbach端のエネルギーが小さく、欠陥吸収スペクトル量が少ない。すなわち、従来の非晶質半導体と比較して欠陥が少なく、価電子帯のバンド端移動度端における準位のテイル裾の傾きが急峻である秩序性の高い半導体層であるといえる。このような半導体層は、結晶性半導体層の形成と同様の条件を用いて、且つ形成ガスに窒素を含ませることで形成することができる。ただし、第2の半導体膜208Aはこれに限定されず、非晶質半導体により形成してもよい。第2の半導体膜208Aは、少なくとも第1の半導体膜206Aよりもキャリア移動度の低い材料により設ければよい。また、第2の半導体膜208Aを非晶質半導体により形成する場合であっても、NH基またはNH2基が含まれていてもよい。なお、第1の半導体膜206Aは、実施の形態1にて説明したように、11nm以上50nm以下、好ましくは11nm以上25nm以下の厚さで形成するとよい。なお、第2の半導体膜208Aは、10nm以上500nm以下の厚さで形成するとよい。これらの厚さは、例えば、堆積性ガスの流量と形成時間により調整することができる。なお、第2の半導体膜208Aには、リンやボロンなどの一導電型を付与する不純物元素が含まれていないことが好ましい。または、第2の半導体膜208Aにリンやボロンなどが含まれる場合であっても、リンやボロンなどの濃度がSIMS二次イオン質量分析法における検出下限以下となるように調整するとよい。例えば、第1の半導体膜206Aにボロンを含み、且つ第2の半導体膜208Aにリンを含む場合には、第1の半導体膜206Aと、第2の半導体膜208Aとの間にPN接合が形成されてしまう。また、第2の半導体膜208Aにボロンを含み、且つソース領域及びドレイン領域210にリンを含む場合には、第2の半導体膜208Aと、ソース領域及びドレイン領域210との間にPN接合が形成されてしまう。または、第2の半導体膜208Aに、ボロンとリンの双方が混入することで再結合中心を生じ、リーク電流を生じさせる一因となるためである。また、ソース領域及びドレイン領域210となる不純物半導体膜210Aと、第1の半導体膜206Aとの間に、リン及びボロンなどの不純物元素を含まない第2の半導体膜208Aを有することで、チャネル形成領域となる第1の半導体膜206Aへの不純物元素の侵入を防止することができる。不純物半導体膜210Aは、後に加工されてソース領域及びドレイン領域210を形成する。ソース領域及びドレイン領域210は、第2の半導体層208とソース電極及びドレイン電極層212をオーミック接触させることを目的として設ける層である。このような不純物半導体膜210Aは、形成ガスに一導電型を付与する不純物元素を含ませることで形成することができる。導電型がn型の薄膜トランジスタを形成する場合には、例えば、不純物元素としてリンを添加すればよく、水素化シリコンにPH3ホスフィンなどのn型の導電型を付与する不純物元素を含むガスを加えて形成することができる。導電型がp型の薄膜トランジスタを形成する場合には、例えば、不純物元素としてボロンを添加すればよく、水素化シリコンにB2H6ジボランなどのp型の導電型を付与する不純物元素を含むガスを加えて形成することができる。なお、ソース領域及びドレイン領域210となる不純物半導体膜210Aは結晶性であってもよいし、非晶質であってもよいが、結晶性半導体により設けられていることが好ましい。ソース領域及びドレイン領域210を結晶性半導体により形成すると、オン電流が大きくなるからである。なお、ソース領域及びドレイン領域210は、2nm以上60nm以下の厚さで形成するとよい。このように、ゲート絶縁層204からソース領域及びドレイン領域210となる不純物半導体膜210Aまでを形成することができる。次に、不純物半導体膜210A上にレジストマスク220を形成する図9Aを参照。レジストマスク220は、フォトリソグラフィ法により形成することができる。または、インクジェット法などにより形成してもよい。次に、レジストマスク220を用いて第1の半導体膜206A、第2の半導体膜208A及び不純物半導体膜210Aをエッチングすることで素子毎に分離して、第1の半導体層206、第2の半導体層208B及び不純物半導体層210Bを有する積層体222が形成される図9Bを参照。その後、レジストマスク220を除去する。なお、このエッチング処理では、第1の半導体層206、第2の半導体層208B及び不純物半導体層210Bを有する積層体222の側面は、テーパー形状となるようにエッチングを行うことが好ましい。ここで、テーパー角は30°以上90°以下、好ましくは40°以上80°以下とする。側面をテーパー形状とすることで、後の工程でこれらの上に形成される層例えば、配線層の被覆性を向上させることもできる。従って、段差に起因する配線切れなどを防止することができる。次に、不純物半導体層210B及びゲート絶縁層204上に導電膜212Aを形成する図9Cを参照。導電膜212Aは、後に加工されてソース電極及びドレイン電極層212を形成するものであり、導電性材料であれば特に限定されない。導電性材料として、例えば、Mo、Ti、Cr、Ta、W、Al、Cu、Nd若しくはScなどの金属材料またはこれらを主成分とする合金材料を用いることができる。または、一導電型を付与する不純物元素を添加した結晶性シリコンを用いてもよい。また、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Al層またはCu層上にTi層またはMo層が積層された二層の積層構造、またはAl層またはCu層をTi層またはMo層により挟持した三層の積層構造とすることが好ましい。または、Ti層に代えて窒化チタン層を用いてもよい。導電膜212Aは、スパッタリング法または真空蒸着法などを用いて形成する。または、導電膜212Aは、Ag、AuまたはCuなどの導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法などを用いて吐出し、焼成することで形成してもよい。次に、導電膜212A上にレジストマスク224を形成する図9Cを参照。レジストマスク224は、レジストマスク220と同様にフォトリソグラフィ法またはインクジェット法により形成する。次に、レジストマスク224を用いて導電膜212Aをエッチングし、ソース電極及びドレイン電極層212を形成する図10Aを参照。ここではエッチングにドライエッチングを用いたが、ウエットエッチングを用いてもよい。このソース電極及びドレイン電極層212は薄膜トランジスタのソース電極及びドレイン電極のみならず、信号線も構成する。次に、レジストマスク224が形成された状態で、不純物半導体層210B及び第2の半導体層208Bをエッチングしてソース領域及びドレイン領域210とバックチャネル部に凹部を有する第2の半導体層208を形成する図10Aを参照。ここで、エッチングはO2を含んだガスによるドライエッチングを行うとよい。O2を含んだガスにより、レジストマスクを後退させつつ不純物半導体層210Bと第2の半導体層208Bをエッチングすることができ、ソース領域及びドレイン領域210と第2の半導体層208をテーパー形状にすることができる。エッチングガスとしては、例えば、4フッ化メタンCF4ガスに酸素O2ガスを含ませたエッチングガスまたは塩素Cl2ガスにO2ガスを含ませたエッチングガスを用いるとよい。ソース領域及びドレイン領域210の側面と、第2の半導体層208をテーパー形状にすることで電界の集中を防ぎ、オフ電流を低減させることができる。一例として、CF4とO2の流量比を45:55sccmとし、チャンバー内の圧力を2.5Pa、チャンバー側壁の温度を70°Cにして、コイル型の電極に500WのRF13.56MHz電力を投入してプラズマを生成し、基板側に200WのRF13.56MHz電力を投入し、実質的に負のバイアスパワーを加え、自己バイアス電圧を生成することでエッチングを行うことができる。第2の半導体層208は、一部がエッチングされて凹部バックチャネル部が設けられているが、バックチャネル部と重畳する第2の半導体層208の少なくとも一部を残存させることが好ましい。ソース領域及びドレイン領域210と重畳する部分の第2の半導体層208は、ソース領域及びドレイン領域210の形成プロセスにおいてエッチングされないが、この部分の厚さは概ね80nm以上500nm以下であり、好ましくは150nm以上400nm以下であり、更に好ましくは200nm以上300nm以下である。上記したように、第2の半導体層208を十分に厚くすることで、第1の半導体層への大気成分などの侵入を防止することができる。このように、第2の半導体層208は、第1の半導体層206の保護層としても機能する。次に、レジストマスク224を除去する図10Aを参照。なお、バックチャネル部にはエッチング工程により生じた副生成物、レジストマスクの残渣、及びレジストマスクの除去に用いる装置内の汚染源となりうる物質、剥離液の成分物質などが付着し、または堆積などするが、これらがオフ電流増大の一因となっている。そのため、これらの除去を目的として、低ダメージ条件でのエッチング、好ましくは無バイアスのドライエッチングを行うことが好ましい。または、バックチャネル部に対してプラズマ処理を行ってもよいし、洗浄を行ってもよい。または、これらの工程を組み合わせて用いてもよい。以上の工程により、薄膜トランジスタを作製することができる。なお、上記説明した薄膜トランジスタは表示装置の画素トランジスタとして用いることができる。以下に、その後の工程について説明する。まず、上記のように作製した薄膜トランジスタを覆って絶縁層214を形成する図10Bを参照。絶縁層214は、ゲート絶縁層204と同様に形成することができるが、窒化シリコンにより形成することが特に好ましい。特に、大気中に浮遊する有機物や金属、水蒸気などの汚染源となりうる物質の侵入を防ぐことができるよう、緻密な窒化シリコン層とすることが好ましい。高周波具体的には13.56MHz以上のプラズマCVD法により窒化シリコン層を形成することで緻密な窒化シリコン層を形成することができる。なお、絶縁層214はソース電極及びドレイン電極層212に達する開口部216を有し、ソース電極及びドレイン電極層212の一方が、絶縁層214に設けられた開口部216を介して画素電極層218に接続されている図10Cを参照。画素電極層218は、透光性を有する導電性高分子導電性ポリマーともいう。を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極層218は、シート抵抗が10000Ω/□以下であり、且つ波長550nmにおける透光率が70以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.1Ωcm以下であることが好ましい。なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはアニリン、ピロール及びチオフェンの2種以上の共重合体若しくはその誘導体などがあげられる。画素電極層218は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物以下、ITOと示す。、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することができる。画素電極層218は、ソース電極及びドレイン電極層212などと同様に、全面に形成した後にレジストマスクなどを用いたエッチングを行って形成すればよい。なお、図示していないが、絶縁層214と画素電極層218との間に、スピンコーティング法などにより形成した有機樹脂により形成される絶縁層を有していてもよい。なお、上記した説明では、ゲート電極と走査線が同一の工程で形成され、ソース電極及びドレイン電極と信号線が同一の工程で形成される場合について説明したが、これに限定されない。電極と、該電極に接続される配線を異なる工程により形成してもよい。なお、本実施の形態の薄膜トランジスタの作製方法は上記の説明に限定されない。例えば、多階調マスクにより厚さの異なる複数の領域を有するレジストマスク凹凸を有するレジストマスクを形成し、これを用いてもよい。この場合について、以下に簡単に説明する。なお、多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、例えば、露光領域、半露光領域及び未露光領域の3段階の光量で露光を行うものをいう。多階調マスクを用いることで、一度の露光及び現像工程によって、複数例えば、二種類の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。多階調マスクとしては、半露光領域が回折格子部により構成されるグレートーンマスク、または半露光領域が半透過膜により構成されるハーフトーンマスクを用いることができる。まず、基板300上に設けられたゲート電極層302を覆ってゲート絶縁層304を形成し、ゲート絶縁層304上に第1の半導体膜306A、第2の半導体膜308A及び不純物半導体膜310Aを形成する。そして、不純物半導体膜310A上に導電膜312Aを形成し、導電膜312A上に厚さの異なる複数の領域を有するレジストマスク320を形成する図12Aを参照。レジストマスク320において、ソース電極及びドレイン電極層312が形成される領域には凸部厚い部分が形成され、ソース電極及びドレイン電極層312を有さず半導体層が露出して形成される領域には凹部薄い部分が形成される。次に、レジストマスク320を用いてパターニングを行い、第1の半導体層306、第2の半導体層308B、不純物半導体層310B及び導電層312Bを形成する図12Bを参照。次に、レジストマスク320を後退縮小させることで、レジストマスク324を形成する図12Bを参照。レジストマスク320を後退縮小させるには、酸素プラズマによるアッシングなどを行えばよい。エッチング条件などは、実施の形態1と同様である。次に、レジストマスク324を用いて導電層312Bをエッチングしてソース電極及びドレイン電極層312を形成する図12Cを参照。ここではエッチングにはドライエッチングを用いたが、ウエットエッチングを用いてもよい。その後、不純物半導体層310B及び第2の半導体層308Bの一部をエッチングすることで、ソース領域及びドレイン領域310及びバックチャネル部に凹部を有する第2の半導体層308を形成する図13Aを参照。その後、レジストマスク324を除去し、開口部を有する絶縁層314と画素電極層318を形成することで画素トランジスタとすることができる図13Bを参照。以上説明したように、多階調マスクを用いることで、使用するフォトマスクの枚数を減らすことができる。以上、本実施の形態にて説明したように、本発明の一態様である表示装置のアレイ基板を作製することができる。従って、本実施の形態にて作製した表示装置のアレイ基板を用いて表示パネルまたは発光パネルを作製し、表示装置に組み込むことができる。実施の形態3実施の形態1及び実施の形態2にて説明した薄膜トランジスタ及び表示装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、またはテレビジョン受信機ともいう、コンピュータ用のモニタ、電子ペーパー、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。実施の形態2にて説明した表示装置は、例えば電子ペーパーに適用することができる。電子ペーパーは、情報を表示するあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍電子ブック、ポスター、電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適用することができる。図14Aは、電子書籍の一例を示している。図14Aに示す電子書籍は、筐体400及び筐体401で構成されている。筐体400及び筐体401は、蝶番404により連結され、開閉させることができ、紙の書籍と同様に扱うことができる。筐体400には表示部402が組み込まれ、筐体401には表示部403が組み込まれている。表示部402及び表示部403は、一の画面を分割して表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば、右側の表示部図14Aでは表示部402に文章を表示し、左側の表示部図14Aでは表示部403に画像を表示することができる。表示部402及び表示部403は、実施の形態2で説明した表示装置を適用することができる。図14Aでは、筐体400に、電源入力端子405、操作キー406及びスピーカ407などが備えられている。操作キー406は、例えば頁を送る機能を備えていてもよい。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備えていてもよいし、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、及びUSBケーブルなどの各種ケーブルと接続可能な端子などまたは記録媒体挿入部などを備えていてもよい。なお、図14Aに示す電子書籍は、さらには、無線で情報を送受信できる構成を備えていてもよい。図14Bは、デジタルフォトフレームの一例を示している。図14Bに示すデジタルフォトフレームは、筐体411に表示部412が組み込まれた構成である。表示部412は、実施の形態2で説明した表示装置を適用することができる。なお、図14Bに示すデジタルフォトフレームは、操作部、外部接続用端子USB端子、USBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成とするとよい。これらの構成は、表示部と同一面に備えられていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部412に表示させることができる。なお、図14Bに示すデジタルフォトフレームは、無線で情報を送受信出来る構成としてもよい。図14Cは、テレビジョン装置の一例を示している。図14Cに示すテレビジョン装置は、筐体421に表示部422が組み込まれ、スタンド423により筐体421が支持されている。表示部422は、実施の形態2で説明した表示装置を適用することができる。図14Cに示すテレビジョン装置の操作は、筐体421が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の調整を行うことができ、表示部422に表示される映像を選択することができる。また、リモコン操作機自体に、当該リモコン操作機から出力する情報を表示する表示部が設けられていてもよい。なお、図14Cに示すテレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、更にモデムを介して有線または無線による通信ネットワークに接続することで、片方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことも可能である。図14Dは、携帯電話機の一例を示している。図14Dに示す携帯電話機は、筐体431に組み込まれた表示部432の他、操作ボタン433、操作ボタン437、外部接続ポート434、スピーカ435、及びマイク436などを備えている。表示部432は、実施の形態2で説明した表示装置を適用することができる。図14Dに示す携帯電話機は、表示部432がタッチパネルであってもよい。この場合、電話の発信、或いはメールの作成などは、表示部432をタッチパネルとして使用することで行うことができる。表示部432の画面は、主として3つのモードがある。第1のモードは、画像の表示を主とする表示モードであり、第2のモードは、文字などの情報の入力を主とする入力モードである。第3のモードは表示モードと入力モードの2つのモードが混合した表示/入力モードである。例えば、電話の発信、或いはメールを作成する場合には、表示部432を、文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合には、表示部432の画面の大部分を使用してキーボードまたは番号ボタンを表示させることが好ましい。図14Dに示す携帯電話機の内部に、ジャイロ、加速度センサなどの傾きを検出するセンサを備えた検出装置を設けることで、携帯電話機の向き縦または横に応じて、表示部432の表示情報を自動的に切り替える構成とすることもできる。画面モードの切り替えは、表示部432への接触、または筐体431の操作ボタン437の操作により行われる構成としてもよいし、表示部432に表示される画像の種類によって切り替わる構成としてもよい。入力モードにおいて、表示部432の光センサで検出される信号を検知し、表示部432のタッチ操作が一定期間行われていない場合に、画面のモードを入力モードから表示モードに切り替える構成としてもよい。表示部432は、イメージセンサとして機能させることもできる。例えば、表示部432を掌や指で触れ、掌紋及び指紋などをイメージセンサで撮像することで、本人認証を行うことができる。表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。以上説明したように、実施の形態1及び実施の形態2にて説明した薄膜トランジスタ及び表示装置は様々な電子機器に適用することができる。