摂取した自然エネルギに応じてその出力電圧である発電電圧が変化する発電手段と、前記発電手段に並列に接続すると共に制御信号によって前記発電電圧を放電するように動作するスイッチ回路と、を有し、前記スイッチ回路の両端の電圧を直接又は逆流防止手段を介して回路システムの電源電圧を出力する発電機能を有する機器用の電子回路であって、前記発電電圧又は前記電源電圧が、前記回路システムが動作できる動作電圧以上であり前記回路システムが破壊する破壊電圧以下となる所定の電圧閾値に達したときに前記制御信号を出力する制御回路を備え、前記制御回路は、前記所定の電圧閾値と前記発電電圧又は前記電源電圧との差分に応じて前記スイッチ回路が放電する量を変え、前記電源電圧を所定の収束電圧値に収束させることを特徴とする発電機能を有する機器用の電子回路。前記制御回路は、前記発電電圧又は前記電源電圧が前記所定の電圧閾値より小さいときに前記スイッチ回路の動作を停止させることを特徴とする請求項1に記載の発電機能を有する機器用の電子回路。前記スイッチ回路は、前記発電電圧又は前記電源電圧が前記所定の電圧閾値より大きいときに動作を開始することを特徴とする請求項1又は2に記載の発電機能を有する機器用の電子回路。前記制御回路は、一方の入力に前記所定の電圧閾値を上限値とする一定電圧を入力し、他方の入力に前記発電電圧又は前記電源電圧を上限値とする所定の電圧を入力し、これら2つの入力の差分に応じた前記制御信号を出力する差動増幅器を備えることを特徴とする請求項1から3のいずれか1つに記載の発電機能を有する機器用の電子回路。前記電源電圧が前記所定の電圧閾値より低下したとき、前記スイッチ回路を切り離す切り離し回路を設けることを特徴とする請求項1から4のいずれか1つに記載の発電機能を有する機器用の電子回路。しかしながら、図18に示した構成は、デプレッション型のトランジスタが必要なことから製造工程の増加に伴いプロセスコストを上げてしまうという問題があるが、それ以上に、回路システムを劣化または破壊してしまうことがあることがわかった。以下、その状況を図18及び図19を用いて説明する。まず、前提条件を説明する。二次電池3の平滑用に設けている安定化コンデンサ5は、その容量値が二次電池3の容量に比べ遥かに小さい。例えば、数μFである。このような容量の小さな安定化コンデンサ5であっても、仮に二次電池3が外れていたりすると時計回路システム100は、これを等価電源として動作する。そして、電圧検出回路7は電流消費が大きいため、二次電池3の消耗を防ぐ目的で間欠動作している。この動作をサンプリング動作と呼び、例えば、2secのサンプリング周期で電圧検出を実行し、数百μsecのサンプリング期間の間に検出結果をラッチし、ラッチした結果で各制御を確定している。次に、二次電池3が接続され時計回路システム100が通常動作をしている状態から二次電池3を取り外した状態について図19を用いて説明する。図19は横軸に時刻を表し、縦軸方向に図18に示した信号や電源の状態を示す波形図である。図中、一点鎖線は発電電圧VSCの電圧、実線は電源VSSの電圧を示している。時刻T1において、二次電池3を取り外した直後は、時計回路システム100の電源VSSは安定化コンデンサ5に二次電池3と同等の電圧が充電されているので動作を継続する。ソーラーセル2の発電が無ければ回路消費により、図19の点線で示すように、安定化コンデンサ5の電圧は低下していくが、ソーラーセル2が発電している場合は、安定化コンデンサ5の電圧は低容量二次電池3に比較してであるため、急激に電源VSSの端子電圧が上昇する。次に、時刻T2において、電源VSSをサンプリングするタイミングとなると、時計回路1はサンプリング信号P1を電圧検出回路7に送り、電圧検出を実行する。電圧検出回路7により電源VSSが過充電電圧閾値を上回ったと判断し、電圧検出回路7の出力である電圧検出結果P2を検出状態Hiとして過充電防止スイッチ11をオンする。過充電防止スイッチ11がオンすることにより、ソーラーセル2の接続端子は基準電源VDDに短絡され、発電電圧VSCはほぼ0V=GNDとなり充電が禁止される。その後、回路消費により安定化コンデンサ5の電荷が消費され電源VSSは徐々に低下する。次に、時刻T3において、電圧検出回路7が再び電源VSSをサンプリングするタイミングとなると、電圧検出回路7により電源VSSが過充電電圧閾値を下回ったと判断し、電圧検出回路7の出力である電圧検出結果P2を非検出状態Loとして過充電防止スイッチ11をオフする。過充電防止スイッチ11がオフすることにより、ソーラーセル2の接続端子は基準電源VDDとの接続を開放されて発電電圧VSCが上昇し、発電電圧は再度安定化コンデンサ5に充電される。時刻T3から次に電源VSSをサンプリングする時刻T4に至る過程で安定化コンデンサ5への充電が進行し電源VSSは上昇するが、ソーラーセル2が高照度で発電したとすると、安定化コンデンサ5の電圧は、ソーラーセル2の開放電圧に向かって急激に上昇する。近年、電子機器の低消費電力化の流れに沿い、回路システムを半導体装置で構成することが主流である。時計回路システム100も半導体装置で構成することが一般的である。このようなとき、図19に示した時刻T3から時刻T4の期間では、半導体装置で構成された時計回路システム100にあっては、半導体装置の絶対最大定格を越えた電圧が充電されてしまうことになる。さらに耐圧が規定される負荷4に対しても絶対最大定格を超えた電圧が印加されてしまう可能性がある。時刻T4で再び電圧検出回路7が過充電電圧を検出すれば、ソーラーセル2は基準電源VDDに短絡され、半導体回路の絶対最大定格を超える電圧印加は解消されるが、発電が継続されていれば、電圧検出のサンプリング周期に応じて周期的に半導体回路の絶対最大定格を超えた電源VSSが発生してしまい、半導体装置の劣化、及び負荷の劣化を加速するだけでなく、破壊に至らしめる危険性がある。ソーラーセル2に高照度の光が照射されるか否かは、周囲の環境によるから、避けようがない。すでに説明したように、電圧検出回路7は所定の時間間隔例えば、2secでサンプリング動作をしているから、上述の状況を回避するには、このサンプリング時間を短くすればよいはずである。しかし、このサンプリング時間を短くすると、時計回路システム100の消費電力が大幅に上昇してしまう。これでは電子機器の低消費電力化に逆行してしまうため採用できない。上述の状況は、二次電池3が取り付けられた状況では起こりえないが、例えば、二次電池組み込み前の製造工程や、アフターサービスでの修理時などで二次電池を取り外した状態で発電する状況が時間の長短に関わらず生じたときに発生してしまう。前者の場合は、製造工程での不良率が高くなりコストアップとなってしまい、後者の場合は、時計回路システムが破壊されることによるアフターサービスでの修理時間の延長や、アフターサービス担当者そのものの負荷の増大にもつながる。特に後者は、製品そのものやアフターサービスの信頼性を損ねてしまう結果にもなる。本発明の目的は上記課題を解決し、二次電池が取り外された状態で発電しても回路システム及び負荷の絶対最大定格を超えた電圧が印加されないような過充電防止機能を備えた電子回路を提供することにある。上記課題を解決するために、本発明の電子回路は、下記記載の構成を採用する。摂取した自然エネルギに応じてその出力電圧である発電電圧が変化する発電手段と、発電手段に並列に接続すると共に制御信号によって発電電圧を放電するように動作するスイッチ回路とを有し、スイッチ回路の両端の電圧を直接又は逆流防止手段を介して回路システムの電源電圧を出力する発電機能を有する機器用の電子回路であって、発電電圧又は電源電圧が、回路システムが動作できる動作電圧以上であり回路システムが破壊する破壊電圧以下となる所定の電圧閾値に達したときに制御信号を出力する制御回路を備え、制御回路は、所定の電圧閾値と発電電圧又は電源電圧との差分に応じてスイッチ回路が放電する量を変え、電源電圧を所定の収束電圧値に収束させることを特徴とする。このような構成にすることで、所定の電圧閾値を上回る分の発電だけを放電するので電源電圧は所定の電圧閾値でクランプされ、周期的な電源電圧の上昇下降をせず絶対最大定格を超える電圧の発生を防止することができる。制御回路は、発電電圧又は電源電圧が所定の電圧閾値より小さいときにスイッチ回路の動作を停止させるようにしてもよい。このような構成にすることで、例えば、電源電圧が小さい場合でも発電によって発電電圧又は電源電圧が所定の電圧閾値に達するまでは充電を許可することができる。スイッチ回路は、発電電圧又は電源電圧が所定の電圧閾値より大きいときに動作を開始するようにしてもよい。このような構成にすることで、例えば、電源電圧が小さい場合でも発電によって発電電圧又は電源電圧が所定の電圧閾値に達するまでは充電を許可したあと、所定の電圧閾値に達してからスイッチ回路を動作させて所定の電圧閾値でクランプすることができる。制御回路は、一方の入力に所定の電圧閾値を上限値とする一定電圧を入力し、他方の入力に発電電圧又は電源電圧を上限値とする所定の電圧を入力し、これら2つの入力の差分に応じた制御信号を出力する差動増幅器を備えるようにしてもよい。このような構成にすることで、所定の電圧閾値を上回る分の発電だけを放電する回路構成を実現できる。電源電圧が所定の電圧閾値より低下したとき、スイッチ回路を切り離す切り離し回路を設けるようにしてもよい。このような構成にすることで、スイッチ回路を遮断し再充電を許可する構成を実現できる。本発明の電子回路により、二次電池が取り外されている状態で発電が継続されても電源電圧ならびに発電電圧の周期的な電圧上昇を防いで所定の電圧値にクランプすることができ、回路及びその負荷へ絶対最大定格以上の電圧をかけてしまうことを防止できる。まず、本発明の電子回路の概要を説明する。本発明の電子回路の主要な構成は、発電電圧又は電源電圧が所定の電圧閾値に達したときに制御信号を出力する制御回路と、制御回路から出力される制御信号に基づいて動作するスイッチ回路である。制御回路からは発電電圧又は電源電圧と所定の電圧閾値との差に応じたアナログ電圧を制御信号として出力する。スイッチ回路はその制御信号により所定の電圧閾値と発電電圧又は電源電圧とが一致するように発電電圧又は電源電圧の放電量を変化させる。従来知られている技術の過充電防止スイッチでは、オン又はオフによる2値制御でソーラーセルと基準電源VDDとの短絡放電又は開放充電を切り替えているのに対し、本発明の電子回路におけるスイッチ回路では、放電量をアナログ的にコントロールして所定の電圧閾値へ収束させるように動作させている点が大きく異なる点である。発電が継続されている場合、従来知られている技術では、電圧検出回路の検出結果で過充電防止スイッチのオン又はオフ制御を行うと、電圧検出周期及び発電量に応じて電源電圧が上下降してしまうが、本発明の電子回路では、電圧検出周期及び発電量に関わらず、一定値所定の電圧閾値に収束するため、所定の電圧閾値を破壊電圧以下に設定しておけば、回路の劣化や破壊に至る危険性を回避することができる。[発明の概略説明:図1、図4、図5]次に、本発明の電子回路の概略を、図1、図4、図5を用いて説明する。図1において、100は時計回路システム、2はソーラーセル、3はソーラーセルの発電を蓄電する二次電池、1は時計回路システムの主要動作を司る時計回路、4はモーターや液晶表示機器などの負荷、6はソーラーセル2の発電電圧が低下したときに電流が逆流するのを防止する逆流防止ダイオード、5は二次電池3の安定化コンデンサである。以上は、すでに説明した例と同様の構成である。二次電池3は、高電圧側を基準電源VDDに、低電圧側を電源VSSに接続しており、この二次電池3には、並列に負荷4、安定化コンデンサ5、時計回路1が接続されている。電源VSSとソーラーセル2の発電源側発電電圧VSCとの間に、アノードを電源VSS側にしカソードを発電電圧VSC側にするように逆流防止ダイオード6が接続されている点も、すでに説明した例と同様である。さらに本発明の電子回路は、制御回路となる二次電池3の電圧を検出する電圧検出回路7を時計回路1に並列に接続している。そして、この電圧検出回路7の出力である制御信号7aにより制御されるスイッチ回路8を、ソーラーセル2の発電源発電電圧VSCと基準電源VDDとの間に設けている。このスイッチ回路8は従来技術とは異なる構成であって、本発明の電子回路の特徴的な部分でもある。なお、図示はしないが、電圧検出回路7は、時計回路1から電圧検出の実行に関わるコントロール信号及び検出結果を授受する。時計回路1及び電圧検出回路7は、二次電池3から供給される電源VSSの電圧で駆動し、スイッチ回路8はソーラーセル2の出力である発電電圧VSCで駆動される。次に、電圧検出回路7について図4、図5を用いて説明する。図4は、電圧検出回路7の一例を示す回路図である。電圧検出回路7は、電源VSSに依存しない一定電圧基準電圧源出力71aを出力する基準電圧源71と、電源VSSの電圧を所定の比率に分圧した電圧電圧モニタ部出力72aを出力する電圧モニタ部72と、基準電圧源出力71aをプラス入力端子に、電圧モニタ部出力72aをマイナス入力端子に、それぞれ接続した差動増幅器70と、差動増幅器出力70aの出力をロジック信号に変換するコンパレータ73とで構成される。基準電圧源71は、図示はしないが、例えば、基準電源VDDと電源VSSとを入力して基準電圧源出力71aを出力する、公知のレギュレータ回路で構成することができる。電圧モニタ部72は、基準電源VDDと電源VSSとの間に抵抗722、723を直列接続する構成であり、これら2つの抵抗により電源VSSを所定の比率に分圧した電圧である電圧モニタ部出力72aを出力する。図5は図4に示す電圧検出回路7の各部の電圧特性を示す。基準電圧源出力71aは電源VSSに依存しない一定電圧特性を示し、電圧モニタ部出力72aは抵抗722、723の構成により電源VSSの分圧電圧特性を示す。電源VSSの電圧が大きくなっていくと、基準電圧源出力71aと電圧モニタ部出力72aとの電圧の上下関係が入れ替わる付近で差動増幅器出力70aは徐々に電源VSSから基準電源VDD側へ電圧が変化し、両者の電圧差が大きくなるほど差動増幅器出力70aは基準電源VDDに近づく。さらに、差動増幅器出力70aが電源VSSのほぼ半分を過ぎるとコンパレータ出力73aはロジック信号としてLo信号からHi信号に切り替わり、このときの電源VSSの電圧が電圧検出回路7の電圧検出閾値となる。すなわち、電源VSSが電圧検出閾値を越えて大きくなるほど差動増幅器出力70aは基準電源VDDに近づく。電圧検出閾値は、基準電圧源出力71aを固定とすれば抵抗722、723の比率を変えることで任意に設定することが可能であり、時計回路システム100及び負荷4をどのような素子で構成するなどの情報が予め分かっていれば、その破壊電圧より十分小さい値に設定する。以上が電子回路の構成概要である。以降は、図1に示す電圧検出回路7、スイッチ回路8の各構成の詳細を第1の実施形態から第6の実施形態に分けて説明する。説明にあってはすでに説明した内容は省略すると共に、説明に際して図面を指示して行うが、図1、図4、図5も適宜参照されたい。[第1の実施形態の説明:図2、図3]電子回路の第1の実施形態の電圧検出回路7とスイッチ回路8との構成及び動作を図2、図3を用いて説明する。まず、図2において電圧検出回路7は、基準電圧源71と電圧モニタ部72との出力がそれぞれプラス入力端子、マイナス入力端子に接続される差動増幅器70と、差動増幅器70の出力をロジック信号に変換するコンパレータ73、及びコンパレータ73の出力をラッチするラッチ回路74で構成される。また、ラッチ回路74はサンプリング信号P1に従って電圧検出結果P2を出力し、サンプリング信号P1と電圧検出結果P2とがOR回路75で論理和されてイネーブル信号75aとなり、基準電圧源71、電圧モニタ部72、及び差動増幅器70の活性化を制御するイネーブル端子ENに入力される。電圧モニタ部72は、抵抗722と抵抗723とが、NMOSトランジスタで構成されるスイッチ721を介して基準電源VDDと電源VSSとの間に直列に接続されている。スイッチ回路8は、差動増幅器70の出力である差動増幅器出力70aをゲート信号とするNMOSトランジスタが、発電電圧VSCを基準電源VDDへ放電する放電手段81として構成されている。放電手段81による放電経路を開放するPMOSトランジスタが切り離し回路82として設けられており、基準電源VDDと発電電圧VSCとの間を放電手段81と直列に接続されている。また、切り離し回路82のゲート信号は、電圧検出結果P2の反転信号が入力されている。図1における制御信号7aは電圧検出結果P2、及び差動増幅器出力70aに相当する。前述の構成により、差動増幅器70、基準電圧源71、及び電圧モニタ部72は、サンプリング信号P1が入力されたとき、及び電圧検出結果P2がHiであるときすなわち電源VSSが電圧検出閾値を越えて検出状態であるときに活性化され、放電手段81は、電圧検出結果P2がHiのときに活性化される。次に、二次電池3が接続され時計回路システム100が通常動作をしている状態から二次電池3を取り外した状態について図3を用いて説明する。図中、一点鎖線は発電電圧VSCの電圧、実線は電源VSSの電圧を示している。時刻T0において二次電池3を取り外した直後は、時計回路システム100の電源VSSは安定化コンデンサ5には二次電池3と同等の電圧が維持され、動作を継続する。ソーラーセル2の発電が無ければ回路消費により安定化コンデンサ5の電圧は低下していくが図3点線のVSS、ソーラーセル2が発電している場合は、安定化コンデンサ5の電圧は二次電池3に比較して極めて低容量であるため急激に電源VSSが上昇する。時刻T1において、電圧検出回路7が電源VSSをサンプリングするタイミングとなった場合、電源VSSが電圧検出閾値を越えているため電圧検出結果P2は検出状態に切り替わりHiとなる。これにより切り離し回路82がオンしてスイッチ回路8が活性化され、さらに差動増幅器70、基準電圧源71、及び電圧モニタ部72はサンプリング期間が終了した後も活性化が維持される。ところで、差動増幅器出力70aは、放電手段81となるNMOSトランジスタのゲートに接続されている。時刻T1直後では電源VSSが電圧検出閾値を越えているため、差動増幅器出力70aは図4を用いて説明した通り基準電源VDDに近づくことから、放電手段81は高いゲート-ソース間電圧が印加されており、大きなドレイン電流、すなわち放電電流によって発電電圧VSCの発電を基準電源VDDに放電する。このため発電電圧VSCは急峻に電圧低下し、さらに電源VSSは充電が遮断されるので回路消電により電圧が低下する。電源VSSが検出電圧閾値付近まで低下すると両者の電圧差が小さくなるので差動増幅器出力70aの電圧が電源VSSに近づく。このため、放電手段81のゲート-ソース間電圧が小さくなって放電電流が小さくなるので、発電電圧VSCは検出電圧閾値に向かって電圧が復帰していく。すなわち、電源VSSと検出電圧閾値との差に応じて放電手段81の電流量が定まることになる。この動作により、電源VSSが検出電圧閾値を越える分の発電電圧VSCの発電は基準電源VDDに放電され、発電が継続されている場合は電源VSS、及び発電電圧VSCの両電圧は最終的に検出電圧閾値付近に収束して安定し、クランプ状態となる。クランプ状態では発電電圧VSCからは回路消電を補う分の発電が時計回路システム100に流入し、それ以上の発電は基準電源VDDに放電される。従って、発電中の電源VSS端子から見た電流消費は0となり、二次電池3が接続されていた場合は電池のロスは無くなる。以上の動作から、二次電池が取り外されて発電が継続されても電源VSS、及び発電電圧VSCを一定電圧にクランプすることができるためIC耐圧を超える電圧上昇を防止することができる。[第2の実施形態の説明:図6、図7]次に、電子回路の第2の実施形態の電圧検出回路7とスイッチ回路8との構成及び動作を図6、図7を用いて説明する。ところで、第1の実施形態で説明した構成は、検出電圧閾値に電源VSSをクランプさせる構成としたが、万が一、検出電圧閾値とクランプ電圧とが一致している場合には、次のような不具合が生じる可能性がある。例えば、電圧検出回路が電源電圧VSSをサンプリングしているときに回路動作シーケンスによって処理が重くなり回路消電が一時的に大きくなった場合には、突発的に電源VSSの電圧が低下する。電圧検出をするタイミングでこの電源電圧低下が生じると電圧検出回路7の検出結果が非検出となる可能性がある。一旦電圧検出回路7が非検出と判断すると次の電圧検出のサンプリングまで充電が許可されるため電源VSSの電圧が上昇し、回路の耐圧を越えてしまう可能性があり、電源電圧変動に対してクランプ動作安定性の余裕度が少ない。そこで、このような点を改良したものが第2の実施形態である。まず初めに、図6における電圧検出回路7について、図2に示す第1の実施形態と異なる部分について説明する。電圧モニタ部72は、抵抗722、723に加え、抵抗724がNMOSトランジスタで構成されるスイッチ721を介して基準電源VDDと電源VSSとの間を直列に接続されている。抵抗723と抵抗724との接点はセレクタ77の端子Aに、抵抗722と抵抗723との接点はセレクタ77の端子Bにそれぞれ接続されている。セレクタ77は、サンプリング信号P1と電圧検出結果P2とをAND回路76で論理積をとった選択信号76aで制御される。そして、差動増幅器70のマイナス入力端子への接続を端子A又は端子Bに切り替えている。それ以外は、図2に示す第1の実施形態と共通である。セレクタ77は、選択信号76aがLoのときは端子Aが選択され、Hiのときは端子Bが選択される。AND回路76により、選択信号76aとしてHiが出力されるのは検出状態で且つサンプリング信号P1が入力されたときで、それ以外はLoである。次に、二次電池3が接続され時計回路システム100が通常動作をしている状態から二次電池3を取り外した状態について図7を用いて説明するが、第1の実施形態と共通な動作は省略し異なる動作についてのみ説明する。時刻T1まで電圧検出結果P2は非検出状態Loなので、選択信号76aによりセレクタ77は端子Aを選択する。端子Aが選択されている状態では、電圧モニタ部72は、抵抗724の抵抗値と、抵抗722に抵抗723を加えた抵抗値と、の比で電源VSSを分圧した電圧を出力する。この比に対応する電圧検出閾値を第1レベルとする。時刻T1での電圧検出サンプリングによって電圧検出結果P2が検出状態Hiとなるとイネーブル信号75aがHiとなり、基準電圧源71、電圧モニタ部72、差動増幅器70が活性状態に維持される。さらに切り離し回路82がオンしてスイッチ回路8が活性化され、スイッチ回路8は電圧検出閾値の第1レベルに電源VSS、及び発電電圧VSCをクランプする。時刻T2で電圧検出サンプリングのタイミングがくると、サンプリング信号P1が印加中はセレクタ77は端子Bを選択する。端子Bが選択されている状態では、電圧モニタ部72は、抵抗723に抵抗724を加えた抵抗値と、抵抗722の抵抗値と、の比で電源VSSを分圧した電圧を出力する。この比に対応する電圧検出閾値を第2レベルとする。なお、抵抗の構成から明らかなように、電圧検出閾値の第1レベルと第2レベルとでは第2レベルの方が電圧は小さい。したがって、電圧検出閾値の第1レベルにクランプ状態である電源VSSが変動して低下したとしても電圧検出回路7は電圧検出閾値の第2レベルに対して電圧の検出を行うため、第1レベルと第2レベルとの差の電圧分は変動に対し余裕を持つことができ、誤って非検出状態に移行してしまうのを防ぐことができる。時刻T3での電圧検出サンプリングにおいても、電圧検出回路7は電圧検出閾値の第2レベルに対して電圧の検出を行う。時刻T3では発電がなくなり電源VSSが低下して第2レベルを下回っているので、このときの電圧検出結果P2は非検出状態Loとなり、切り離し回路82がオフしてスイッチ回路8は非活性化される。続く時刻T4での電圧検出サンプリングにおいては、電圧検出結果P2は非検出状態Loのままなので、選択信号76aはLoであり、セレクタ77は端子Aを選択する。よって、電圧検出回路7は電圧検出閾値の第1レベルに対して電圧の検出に戻る。以上のように、電源VSSがクランプ状態にあるときの電圧検出は、クランプされている電圧よりも小さい電圧を検出するように電圧検出閾値に切り替える構成とすることで、サンプリング期間中の突発的な電源VSSの変動があったとしても誤った検出を防ぎ、検出状態、すなわち電源VSSをクランプした状態を維持することができる。[第3の実施形態の説明:図8、図9]次に、電子回路の第3の実施形態の電圧検出回路7とスイッチ回路8との構成及び動作を図8、図9を用いて説明する。この例は、第2の実施形態の変形例である。まず初めに、構成を図8を用いて説明するが、すでに説明した実施形態と異なる部分について説明する。図8に示すように、セレクタ77はサンプリング信号P1の反転信号、及び電圧検出結果P2とをAND回路76で論理積をとった選択信号76aで制御され、差動増幅器70のマイナス入力端子への接続を端子A又は端子Bに切り替えている。それ以外は、すでに説明した実施形態と共通である。セレクタ77は、選択信号76aがLoのときは端子Bが選択され、Hiのときは端子Aが選択される。AND回路76により、選択信号76aとしてHiが出力されるのは検出状態で且つサンプリング信号P1が入力されていないときで、それ以外はLoである。次に、二次電池3が接続され時計回路システム100が通常動作をしている状態から二次電池3を取り外した状態について図9を用いて説明するが、すでに説明した実施形態と共通な動作は省略し異なる動作についてのみ説明する。時刻T1まで電圧検出結果P1は非検出状態Loなので、選択信号76aによりセレクタ77は端子Bを選択する。端子Bが選択されている状態では、電圧モニタ部72は、抵抗723に抵抗724を加えた抵抗値と、抵抗722の抵抗値と、の比で電源VSSを分圧した電圧を出力する。この比に対応する電圧検出閾値を第2レベルとする。時刻T1での電圧検出サンプリングによって、電圧検出結果P2が検出状態Hiとなるとイネーブル信号75aがHiとなり、基準電圧源71、電圧モニタ部72、差動増幅器70が活性状態に維持され、さらに切り離し回路82がオンしてスイッチ回路8が活性化される。このとき、電圧検出結果P2がHiでサンプリング信号P1がLoとなるため、セレクタ77は端子Aを選択する。端子Aが選択されている状態では、電圧モニタ部72は、抵抗724の抵抗値と、抵抗722に抵抗723を加えた抵抗値と、の比で電源VSSを分圧した電圧を出力する。この比に対応する電圧検出閾値を第1レベルとすると、スイッチ回路8は、電圧検出閾値の第1レベルに電源VSS、及び発電電圧VSCをクランプする。時刻T2で電圧検出サンプリングのタイミングがくると、サンプリング信号P1が印加中はセレクタ77は端子Bを選択する。端子Bが選択されている状態では、電圧検出回路7は電圧検出閾値の第2レベルに対して電圧の検出を行うが、サンプリング期間が終了すると再びセレクタ77は端子Aを選択して第1レベルとし、電源VSS、及び発電電圧VSCを第1レベルにクランプする。なお、抵抗の構成から明らかなように電圧検出閾値の第1レベルと第2レベルとでは第2レベルの方が電圧は小さい。したがって、電圧検出閾値の第1レベルにクランプ状態である電源VSSが変動して低下したとしても電圧検出回路7は電圧検出閾値の第2レベルに対して電圧の検出を行うため、第1レベルと第2レベルとの差の電圧分は変動に対し余裕を持つことができ、誤って非検出状態に移行してしまうのを防ぐことができる。さらに、時刻T3での電圧検出サンプリングにおいても、電圧検出回路7は電圧検出閾値の第2レベルに対して電圧の検出を行う。時刻T3では発電がなくなり電源VSSが低下して第2レベルを下回っているので、このときの電圧検出結果P2は非検出状態Loとなり、切り離し回路82がオフしてスイッチ回路8は非活性化される。さらにサンプリング期間終了後も第2レベルが維持される。続く時刻T4での電圧検出サンプリングにおいても同様に、電圧検出結果P2は非検出状態Loのままなので、選択信号76aはLoであり、セレクタ77は端子Bを選択している。よって、電圧検出回路7は電圧検出閾値の第2レベルに対して電圧の検出を維持する。以上のように、電圧検出を行うときの電圧検出閾値は変えず、サンプリング期間以外で電源をクランプするときは電圧検出閾値を高くするように切り替える構成とすることで、サンプリング期間中の突発的な電源VSSの変動があったとしても誤った検出を防ぎ、検出状態、すなわち電源VSSをクランプした状態を維持することができる。[第4の実施形態の説明:図10、図11]次に、電子回路の第4の実施形態の電圧検出回路7とスイッチ回路8との構成及び動作を図10、図11を用いて説明する。まず初めに、構成を図10を用いて説明するが、すでに説明した実施形態と異なる部分について説明する。図10に示すように、差動増幅器70のイネーブル端子はサンプリング信号P1が接続され、差動増幅器70のイネーブル端子はOR回路75の出力であるイネーブル信号75aが接続される。電圧モニタ部72を構成する抵抗722と抵抗723との接点は差動増幅器70のマイナス入力端子に接続している。さらに、電圧検出回路7には第2の差動増幅器78が追加されている。電圧モニタ部72を構成する抵抗723と抵抗724との接点は、第2の差動増幅器78のマイナス入力端子に接続している。また、第2の差動増幅器78のプラス入力端子は電圧検出回路7を構成する基準電圧源71の出力が接続され、基準電圧源出力71aが入力している。次に、スイッチ回路8について、すでに説明した実施形態と異なる部分について説明する。第4の実施形態のスイッチ回路8は、第2の差動増幅器78の出力である差動増幅器出力78aをゲート信号とするNMOSトランジスタが発電電圧VSCを基準電源VDDへ放電する放電手段81として構成している。また、図1における制御信号7aは差動増幅器出力78aに相当する。なお、第2の差動増幅器78がディゼーブルのときは、差動増幅器出力78aがLoとなるよう出力するものとして、放電経路を開放する切り離し回路は省略している。また、第2の差動増幅器78は電源VSS、発電電圧VSCのいずれで駆動されていても構わない。このような構成により、差動増幅器70はサンプリング信号P1が入力されたときにのみ活性化し、基準電圧源71、及び電圧モニタ部72はサンプリング信号P1が入力されたとき、及び電圧検出結果P2がHiであるときに活性化され、第2の差動増幅器78は電圧検出結果P2がHiであるときに活性化される。図10の構成から明らかなように、差動増幅器70は、抵抗723に抵抗724を加えた抵抗値と、抵抗722の抵抗値と、の比で決定される閾値に対して電圧検出動作を行う。この閾値を電圧検出閾値とする。一方、第2の差動増幅器78は、抵抗724の抵抗値と、抵抗722に抵抗723を加えた抵抗値と、の比で決定される閾値に対して電源VSSをクランプする。この閾値をクランプ閾値とする。抵抗722~724の構成から明らかなように、電圧検出閾値よりもクランプ閾値は大きな値である。上記の構成では電圧検出動作とクランプ動作とをそれぞれ個別の差動増幅器が担うため、すでに説明した実施形態のセレクタ77が不要となり、制御に関わる回路が省略できる。二次電池3が接続され時計回路システム100が通常動作をしている状態から二次電池3を取り外した状態を図11に示すが、すでに説明した実施形態のセレクタ77による電圧検出閾値第1レベル、第2レベルの可変がなくなって固定値になっていること以外は同じなので詳細な説明は省略する。[第5の実施形態の説明:図12、図13]次に、電子回路の第5の実施形態の電圧検出回路7とスイッチ回路8との構成及び動作を図12、図13を用いて説明する。この例は、第4の実施形態の変形例である。まず初めに、構成を図12を用いて説明するが、すでに説明した実施形態と異なる部分について説明する。図12に示すように、電圧モニタ部72は、図2に示す第1の実施形態と同様な構成になっている。つまり、抵抗722と抵抗723とが、NMOSトランジスタで構成されるスイッチ721を介して基準電源VDDと電源VSSとの間に直列に接続されている。抵抗722と抵抗723との接点である電圧モニタ部出力72aは、差動増幅器70のマイナス入力端子と、第2の差動増幅器78のマイナス入力端子とに接続している。ここで、第2の差動増幅器78は、両入力端子にオフセットが与えられている。すなわち、マイナス入力端子の電圧がプラス入力端子の電圧より所定電圧以上小さくなったときに基準電源VDD側の電圧を出力する。第4の実施形態で説明した電圧モニタ部72では、3つの抵抗を使って検出電圧閾値及びクランプ閾値を作り出していたが、この第5の実施形態では、第1の実施形態と同様に2つの抵抗でだけで検出電圧閾値を設定できる。これは、第2の差動増幅器78がもつ入力端子間のオフセットにより、電圧検出閾値より大きな電圧のクランプ閾値を作り出すことができるためである。第2の差動増幅器78にオフセットを与える方法はさまざまであるが、一例をあげると、図13に示すような手法で実現できる。図13は一般的な差動増幅器を示す回路図である。ここで、差動入力を構成するPMOSトランジスタMP1、MP2のゲートは、それぞれ差動増幅器78のプラス入力端子、マイナス入力端子を構成している。PMOSトランジスタMP1、MP2のゲート長が同一サイズとすればPMOSトランジスタMP1のゲート幅をPMOSトランジスタMP2のゲート幅よりも大きくすることでオフセットを与えることが可能となる。図12に示す第5の実施形態の動作は、すでに説明した第4の実施形態図11参照と同様なので省略する。[第6の実施形態の説明:図14、図15]次に、電子回路の第6の実施形態の電圧検出回路7とスイッチ回路8との構成及び動作を図14、図15を用いて説明する。すでに説明した第1の実施形態から第5の実施形態では、電圧検出回路7は電源VSSで駆動するものとしていたが、電圧検出回路7とスイッチ回路8とを時計回路システム100から切り離して構成することも可能である。その例が、この第6の実施形態である。すでに説明しているように、電子時計等の電子機器は低消費電力化の流れがある。このため、これらに搭載される電子回路も半導体装置化して低消費電力化に対応する流れがある。第6の実施形態の例は、時計回路システム100を1チップの半導体装置以降、時計回路システムチップと呼称するで構成し、電圧検出回路7とスイッチ回路8とを充電システムとして別チップの半導体装置以降、充電チップと呼称するで構成するものである。ところで、時計回路システムチップは、搭載される電子時計の仕様に応じてシステム変更し、複数品種として展開されることが多い。もちろん、時計回路システムチップは、ソーラーセルなどの発電手段を搭載していない電子時計に展開されることもある。そのような場合は、充電システムに関わるブロックは不要になるので、その分を削減すれば、チップサイズも縮小し、チップコストが下がる。このようなとき、充電システムを充電チップとして複数品種に対応できる時計回路システムチップに対しての共通部品とすれば、2つのチップを用いたとしても量産効果により全体のチップコストを下げることができる。このようなことから、この第6の実施形態は、トータルコストの削減効果が期待できる構成と言える。まず初めに、構成を図14を用いて構成を説明する。図14において、9は時計回路システムチップ、10は充電チップである。ソーラーセル2は充電チップ10に接続しており、その発電電圧VSCと基準電源VDDとで充電チップ10内の電圧検出回路7とスイッチ回路8とを駆動させる。そして、時計回路システムチップ9に発電電圧VSCを供給する。時計回路システムチップ9は、時計回路1と逆流防止ダイオード6とを備えている。充電チップ10から供給された発電電圧VSCを、逆流防止ダイオード6を介して電源VSSとしており、この電源VSSと基準電源VDDとで負荷4を駆動すると共に、これら2つの電源の間に安定化コンデンサ5と二次電池3とが接続されている。半導体装置化しているのは時計回路システムチップ9の部分であって、負荷4、安定化コンデンサ5、二次電池3は、この時計回路システムチップ9を搭載する電子回路の基板などに構成する。充電チップ10内の電圧検出回路7とスイッチ回路8とは、すでに説明した第1の実施形態から第5の実施形態の構成を適用してもよい。電圧検出のサンプリング信号については、時計回路システムチップ9から供給する構成としても、充電チップ10内部で生成する構成としても、どちらでも構わない。次に、図14の充電チップ10の動作について図15を用いて説明する。ここで、説明を簡略化するために充電チップ10は、構成の簡単な第1の実施形態の図2に示す電圧検出回路7とスイッチ回路8とを用いるものとする。ただしこの例では、両者の電源は発電電圧VSCとなることに注意されたい。図15において、ソーラーセル2が発電すると発電電圧VSCの電圧が上昇する。時刻T1において電圧検出回路7が発電電圧VSCをサンプリングするタイミングとなった場合、発電電圧VSCが電圧検出閾値を越えているため検出状態となり、スイッチ回路8が活性化される。スイッチ回路8は、電圧検出閾値を超えた分のソーラーセル2の発電を放電するので発電電圧VSCが低下するが、検出状態ではスイッチ回路8は常時稼動しているため、発電電圧VSCが電圧検出閾値を下回るとすぐに放電電流が小さくなるように働く。その結果、発電電圧VSCは再び上昇するが、再度電圧検出閾値を超えると、再び放電電流が大きくなり、発電電圧VSCが低下する。このように、検出状態へ移行した直後は、発電電圧VSCはリップルを生じながらやがて電圧検出閾値に収束して、ソーラーセル2の発電をクランプする。図15では、時刻T2でのサンプリングタイミングでは検出状態を維持しており、時刻T3のサンプリングタイミングではソーラーセル2の発電が低下し非検出状態となってスイッチ回路8が非活性化している様子を示している。[変形例の説明:図16]ここで、図14に示す第6の実施形態の変形例を図16を用いて説明する。図14に示す第6の実施形態では、時計回路システムチップ9に逆流防止ダイオード6を含めていたが、図16に示す変形例では、充電チップ10に内蔵する構成とした。図16の構成では、逆流防止ダイオード6が無い分、さらに時計回路システムチップ9のチップサイズ縮小効果が得られる。なお、この変形例の動作は、第6の実施形態と同じであるから、図15を参照するなどして理解されたい。第6の実施形態では、第1の実施形態の電圧検出回路7とスイッチ回路8とを例にして説明したが、もちろん他の実施形態の電圧検出回路7とスイッチ回路8とを適用してもかまわない。以上、6つの実施形態に分けて本発明の電子回路を説明した。ここで本発明の電子回路の構成と効果をまとめると、次のようになる。本発明の電子回路は、発電電圧VSC又は電源電圧VSSが、時計回路1や負荷4が動作できる動作電圧以上でありこれらが破壊する破壊電圧以下となる所定の電圧閾値に達したときに制御信号7aを出力する、制御回路となる電圧検出回路7を備えている。この電圧検出回路7は、所定の電圧閾値であり一定の電圧出力をする基準電圧源71の出力と、発電電圧VSC又は電源電圧VSSとの差分である電圧モニタ部72の出力と、に応じてスイッチ回路8が放電する量を変える。スイッチ回路8は、単に開閉するだけのスイッチ操作をするわけではなく、このように電圧検出回路7の出力により制御され、電源電圧VSSを所定の収束電圧値に収束させるのである。所定の電圧閾値を上回る分の発電だけをいわばアナログ的に放電するので、電源電圧VSSは所定の電圧閾値でクランプされ、周期的な電源電圧VSSの上昇下降をせず絶対最大定格を超える電圧の発生を防止することができるのである。