"制御信号を入力し、前記制御信号をスイッチングして駆動パルスを出力するスイッチング手段と、前記駆動パルスにより駆動されて出力電圧を出力する圧電トランスと、前記出力電圧を検出して検出値を出力する出力検出手段と、前記出力電圧の目標値を設定する目標値設定手段と、前記目標値と前記出力電圧とが等しくなるように分周比値を増減制御して出力する分周比値制御手段と、前記目標値に応じて前記分周比値制御手段における前記分周比値の制御範囲の上限値を設定する上限値設定手段と、前記分周比値制御手段から出力される前記分周比値により、クロック信号を分周して前記スイッチング手段へ前記制御信号を出力する分周手段と、を備えたことを特徴とする高圧電源装置。前記分周比値制御手段は、前記上限値設定手段により設定された前記上限値未満の範囲で、前記分周比値を増減制御することを特徴とする請求項1記載の高圧電源装置。前記分周比値制御手段は、前記上限値設定手段により設定された前記上限値の範囲に制限せずに前記分周比値を増減制御し、増減制御された前記分周比値を出力する時に、増減制御された前記分周比値を上限値未満に制限することを特徴とする請求項1記載の高圧電源装置。請求項1記載の高圧電源装置は、更に前記分周比値の前記増減制御の範囲の前記上限値を設定する上限値設定手段を備え、前記上限値設定手段により設定される前記上限値と前記上限値設定手段とに基づき、増減制御された前記分周比値を上限値未満に制限することを特徴とする請求項3記載の高圧電源装置。出力電圧を出力する高圧電源装置を備え、前記出力電圧により駆動されて画像を記憶媒体に形成する画像形成装置であって、前記高圧電源装置は、制御信号を入力し、前記制御信号をスイッチングして駆動パルスを出力するスイッチング手段と、前記駆動パルスにより駆動されて前記出力電圧を出力する圧電トランスと、前記出力電圧を検出して検出値を出力する出力検出手段と、前記出力電圧の目標値を設定する目標値設定手段と、前記目標値と前記出力電圧とが等しくなるように分周比値を増減制御して出力する分周比値制御手段と、前記目標値に応じて前記分周比値制御手段の前記分周比値の制御範囲の上限値を設定する上限値設定手段と、前記分周比値制御手段が出力する前記分周比値により定まる分周比で、クロック信号を分周して前記スイッチング手段へ前記制御信号を出力する分周手段と、を有し、前記出力電圧を出力する、ことを特徴とする画像形成装置。しかしながら、従来の高圧電源装置及び画像形成装置では、高圧電源装置の出力電圧の目標値の大小に拘わらず、同一の周波数範囲で、分周比及び分周比変化幅が制御されているため、次のa~cのような課題があった。a出力検出手段が故障し、出力電圧の検出値が0Vとなった場合、出力電圧の目標電圧に到達しないと判断し、周波数制御範囲の下限以下の周波数に制御してしまう。b周波数制御範囲の下限以下の周波数に制御されると、予期せぬ高圧の出力電圧が出力される。c予期せぬ高圧の出力電圧が出力されても安全なように設計すると、圧電トランスの2次側回路の絶縁距離確保や放電対策などが必要になり、コスト及び寸法の増大を招く。本発明の高圧電源装置は、制御信号を入力し、前記制御信号をスイッチングして駆動パルスを出力するスイッチング手段と、前記駆動パルスにより駆動されて出力電圧を出力する圧電トランスと、前記出力電圧を検出して検出値を出力する出力検出手段と、前記出力電圧の目標値を設定する目標値設定手段と、前記目標値と前記出力電圧とが等しくなるように分周比値を増減制御して出力する分周比値制御手段と、前記目標値に応じて前記分周比値制御手段における前記分周比値の制御範囲の上限値を設定する上限値設定手段と、前記分周比値制御手段から出力される前記分周比値により、クロック信号を分周して前記スイッチング手段へ前記制御信号を出力する分周手段と、を備えたことを特徴とする。本発明の画像形成装置は、前記高圧電源装置を備え、前記出力電圧により駆動されて画像を記憶媒体に形成することを特徴とする。本発明の高圧電源装置及び画像形成装置によれば、出力電圧の目標値に応じて分周比値の制御範囲の上限値を設定し、分周比値の増減制御を行う。そのため、出力検出手段が故障し、出力電圧の検出値が0Vとなった場合でも、周波数が周波数制御範囲の下限以下に制御されない。更に、周波数が周波数制御範囲の下限以下に制御されないので、予期せぬ高圧の出力電圧が出力されることがないので、圧電トランスの2次側回路の設計に際して、予期せぬ高圧を考慮した安全設計の必要がなくなる。本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。画像形成装置の構成図3は、本発明の実施例1における高圧電源装置を用いた画像形成装置を示す構成図である。この画像形成装置1は、例えば、電子写真式のカラー画像形成装置であり、ブラック現像器2K、イエロー現像器2Y、マゼンタ現像器2M、及びシアン現像器2Cが着脱可能に挿着されている。各現像器2K,2Y,2M,2Cは、各色の感光体ドラム32K,32Y,32M,32Cにそれぞれ接した各色の帯電ローラ36K,36Y,36M,36Cによってそれぞれ一様に帯電される。帯電された各色の感光体ドラム32K,32Y,32M,32Cは、ブラック発光素子以下LEDという。ヘッド3K、イエローLEDヘッド3Y、マゼンタLEDヘッド3M、シアンLEDヘッド3Cの発光によってそれぞれ潜像を形成される。各現像器2K,2Y,2M,2C内の各色の供給ローラ33K,33Y,33M,33Cが、各現像ローラ34K,34Y,34M,34Cにトナーを供給し、各色の現像ブレード35K,35Y,35M,35Cにより、各現像ローラ34K,34Y,34M,34Cの表面に一様にトナー層が形成され、各感光体ドラム32K,32Y,32M,32C上にトナー像が現像される。各色の現像器2K,2Y,2M,2C内の各クリーニングブレード37K,37Y,37M,37Cは、転写後の残トナーをクリーニングする。ブラックトナーカートリッジ4K、イエロートナーカートリッジ4Y、マゼンタトナーカートリッジ4M、及びシアントナーカートリッジ4Cは、各現像器2K,2Y,2M,2Cに着脱可能に取り付けられ、内部のトナーを各現像器2K,2Y,2M,2Cに供給可能な構造になっている。ブラック転写ローラ5K、イエロー転写ローラ5Y、マゼンタ転写ローラ5M、及びシアン転写ローラ5Cは、転写ベルト8の裏面から転写ニップにバイアスが印加可能に配置されている。転写ベルト駆動ローラ6、及び転写ベルト従動ローラ7は、転写ベルト8を張架しローラの駆動によって記録媒体としての用紙15を搬送可能な構造になっている。転写ベルトクリーニングブレード11は、転写ベルト8上のトナーを掻き落とせるようになっていて、掻き落とされたトナーが転写ベルトクリーナ容器12に収容される。用紙カセット13は、画像形成装置1に着脱可能に取り付けられ、用紙15が積載される。ホッピングローラ14は、用紙15を用紙カセット13から搬送する。レジストローラ16及び17は、用紙15を転写ベルト8に所定のタイミングで搬送する。定着器18は、用紙15のトナー像を熱と加圧によって定着する。用紙ガイド19は、用紙15を排紙トレー20にフェースダウンで排出する。レジストローラ16,17の近傍には、用紙検出センサ40が設けられている。この用紙検出センサ40は、接触又は非接触で用紙15の通過を検出するものであり、このセンサ位置から転写ニップまでの距離と用紙搬送スピードの関係から求まる時間より、転写ローラ5K,5Y,5M,5Cが転写を行う時の高圧電源装置1による転写バイアス印加タイミングを決定する。図4は、図3の画像形成装置1における制御回路の構成を示すブロック図である。この制御回路は、ホストインタフェース部50を有し、このホストインタフェース部50がコマンド/画像処理部51に対してデータを送受信する。コマンド画像処理部51は、LEDヘッドインタフェース部52に対して画像データを出力する。LEDへツドインタフエース部52は、プリンタエンジン制御部53によってヘッド駆動パルス等が制御され、LEDヘッド3K、3Y、3M、及び3Cを発光させる。プリンタエンジン制御部53は、用紙検出センサ40からの検出信号等を受信し、高圧制御部60に対して帯電バイアス、現像バイアス、転写バイアス等の制御値を送る。高圧制御部60は、帯電バイアス発生部61と、現像バイアス発生部62と、転写バイアス発生部63とに信号を送る。帯電バイアス発生部61、及び現像バイアス発生部62は、ブラック現像器2K、イエロー現像器2Y、マゼンタ現像器2M、及びシアン現像器2Cの各帯電ローラ36K,36Y,36M,36C及び各現像ローラ34K,34Y,34M,34Cに対してバイアスを印加する。高圧制御部60及び転写バイアス発生部63により、本発明の実施例1の高圧電源装置1が構成されている。プリンタエンジン制御部53は、ホッピングモータ54、レジストモータ55、ベルトモータ56、定着器ヒータモータ57、及び各色のドラムモータ58K,58Y,58M,58Cを所定のタイミングで駆動する。定着器ヒータ59は、サーミスタ65の検出値に応じてプリンタエンジン制御部53によって温度制御される。高圧電源装置の構成図1は、本発明の実施例1における高圧電源装置の概略を示すブロック図である。この高圧電源装置70は、図4中の高圧制御部60及び転写バイアス発生部63により構成され、各色の転写ローラ5=5K,5Y,5M,5C毎に設けられている。各色の高圧電源装置70は、同一の回路構成であるので、以下、1回路のみ説明する。高圧電源装置70は、プリンタエンジン制御部53から出力される制御信号例えば、リセット信号RESETと、オン信号ON、及び高圧のDC出力電圧S76S76の出力電圧の目標値を、例えば、デジタル値8ビットbitで設定する目標値設定信号DATAを入力し、高圧のDC出力電圧S76を生成して転写ローラ5である負荷ZLへ供給する装置である。プリンタエンジン制御部53は、目標値設定信号DATAを出力するための目標値設定手段53aを有し、複数の出力端子OUT1,OUT2,OUT3から、それぞれリセット信号RESET、オン信号ON、目標値設定信号DATAを、高圧電源装置70内の高圧制御部60へ出力する機能を有している。高圧電源装置70は、一定周波数例えば、50MHzのクロック信号以下単にクロックという。S71を発生する発振器71を有し、このクロックS71が、高圧制御部60へ供給されている。高圧制御部60は、50MHzのクロックS71に同期して動作し、プリンタエンジン制御部53から供給されるリセット信号RESET、オン信号ON、目標値設定信号DATAに基づき、発振器71から供給されるクロックS71を分周して、制御信号S60を出力する回路である。高圧制御部60は、クロックS71を入力する入力端子CLK_IN、検出値S77を入力する入力端子IN11、リセット信号RESETを入力する入力端子IN12、オン信号ONを入力する入力端子IN13、目標値設定信号DATAを入力する入力端子IN14、及び制御信号S60を出力する出力端子OUT11を有している。この高圧制御部60では、入力されるリセット信号RESETにより、全ての設定が初期化され、入力されるオン信号ONにより、出力端子OUT11から出力される制御信号S60のオン/オフが制御される。なお、入力端子IN12において、リセット信号RESETの入力に代えて、リセット信号RESETとオン信号ONとを組合せた信号を入力することにより、入力端子IN13へのオン信号ONの入力を省略することも可能である。又、本実施例1では、プリンタエンジン制御部53内に8bitの目標値設定手段53aを設けているが、高圧制御部60側に目標値設定手段53aを設け、その目標値設定信号DATAを高圧制御部60の内部信号とすることも可能である。高圧制御部60は、例えば、特定の用途向けに複数機能の回路を1つにまとめた集積回路であるエーシックApplicationSpecificIntegratedCircuit、以下ASICという。、中央処理装置以下CPUという。を内蔵したマイクロプロセッサ、あるいは、ユーザが独自の論理回路を書き込むことができるゲートアレイの一種であるフィールドプログラマブルゲートアレイFieldProgrammableGateArray、以下FPGAという。等により構成されている。高圧制御部60の出力端子OUT11と、24VのDC電源73と間には、スイッチング手段例えば、圧電トランス駆動回路74が接続されている。圧電トランス駆動回路74は、スイッチング素子を用いて駆動パルス信号S74を出力する回路であり、この出力側に圧電トランス75が接続されている。圧電トランス75は、セラミック等の圧電振動子の共振現象を利用して駆動電圧の昇圧を行い、高圧の交流以下ACという。出力電圧S75を出力するトランスであり、この出力側には、出力検出手段例えば、整流回路76、及び出力変換手段77が接続されている。整流回路76は、圧電トランス75から出力されたAC出力電圧S75を直流以下DCという。電圧S76に変換して負荷ZLへ供給する回路であり、この出力側に出力電圧変換手段77が接続されている。出力電圧変換手段77は、DC出力電圧S76を分圧して低圧のDC電圧の検出値S77に変換する回路であり、この検出値77は、高圧制御部60の入力端子IN11に供給されている。なお、図1の高圧電源装置70は、各色の転写ローラ5=5K,5Y,5M,5C毎、即ち、チャンネル毎に並置されるが、これらの複数のチャンネルに対して一部を共用する構成にしても良い。例えば、圧電トランス75及び整流回路76等は、複数のチャンネル分必要となるが、発振器71及び高圧制御部60は、1組を共用できる。この場合、高圧制御部60はチャンネル数分の入出力端子を備えることになる。又、高圧制御部60は、高圧電源装置70内に設けられているが、プリンタエンジン制御部53内の大規模集積回路以下LSIという。中に設けても良い。図2は、図1中の高圧電源装置70における詳細な構成例を示す回路図である。高圧電源装置70は、図4中の高圧制御部60と転写バイアス発生部63内の転写高圧回路63aとから構成されている。高圧制御部60の外部に設けられた発振器71は、例えば、水晶発振器であり、3.3VのDC電源71aから供給されるDC3.3Vにより動作して発振周波数50MHzのクロックS71を発生する。発振器71は、電源電圧の入力端子VDD、出力イネーブル端子OE、クロック出力端子CLK_OUT、及び接地端子GNDを有している。クロック出力端子CLK_OUTは、抵抗71bを介して、高圧制御部60の入力端子CLK_INに接続されている。高圧制御部60は、クロックS71に同期して動作し、出力端子OUT11から制御信号S60を圧電トランス駆動回路74へ出力する。この圧電トランス駆動回路74には、DC電源73が接続されている。DC電源73は、例えば、図示しない商用電源AC100Vを変圧整流することにより供給されるDC24Vの電源である。圧電トランス駆動回路74は、高圧制御部60から入力される制御信号S60を分圧する抵抗74a,74bと、制御信号S60を抵抗74a,74bにより分圧して入力するスイッチング素子例えば、NチャンネルパワーMOSFET、以下NMOSという。74dと、共振回路を構成するインダクタ74c及びコンデンサ74eと、により構成されている。この圧電トランス駆動回路74では、抵抗74a,74bを介して、NMOS74dのゲートに制御信号S60が入力されると、このNMOS74dによりDC電源73のDC24Vがスイッチングされ、これがインダクタ74c及びコンデンサ74eからなる共振回路により共振されてピークが100V程度の正弦パルス波の駆動パルス信号S74が出力される構成になっている。圧電トランス駆動回路74の共振回路の出力側には、圧電トランス75の入力端子75aが接続され、圧電トランス75の出力端子75bから、NMOS74dのスイッチング周波数に応じて0~数kVのAC出力電圧S75が出力される構成になっている。圧電トランス75の出力端子75bには、整流手段例えば、AC/DC変換用の整流回路76が接続されている。整流回路76は、圧電トランス75の出力端子75bから出力された出力電圧S75をDC出力電圧S76に変換して出力する回路であり、ダイオード76a、76b及びコンデンサ76cにより構成されている。整流回路76の出力側には、抵抗76dを介して負荷ZLである転写ローラ5が接続されると共に、出力電圧変換手段77が接続されている。出力電圧変換手段77は、抵抗77a,77b,77c、コンデンサ77d、及び演算増幅器以下オペアンプという。からなるボルテージフォロア回路77eと、により構成され、高圧のDC出力電圧S76を入力し、低圧のDC電圧例えば、DC3.3V以下の低い電圧の検出値S77を高圧制御部60の入力端子IN1へ出力する機能を有している。DC出力電圧S76が抵抗77aの一方の端子に入力されると、抵抗77aと抵抗77bとで分圧された分圧DC電圧が抵抗77cの一方の端子に入力され、抵抗77cとコンデンサ77dの接続点から雑音が除去されたDC電圧がボルテージフォロア回路77eに入力され、ボルテージフォロア回路77eの出力端子から検出値S77が出力される。この出力電圧変換手段77では、例えば、分圧抵抗77aの抵抗値が100MΩ、分圧抵抗77bの抵抗値が33kΩであり、整流回路76から出力される高圧のDC出力電圧S76を33/100000に分圧して、DC3.3V以下の低い電圧の検出値S77を出力する。オペアンプ77eには、DC電源73からDC24Vが印加され、このオペアンプ77eからなるボルテージフォロア回路の出力する検出値S77は、高圧制御部60の入力端子IN11に供給されようになっている。高圧電源装置内の高圧制御部の構成図5は、図2中の高圧制御部60の構成を示すブロック図である。高圧制御部60は、アナログデジタルコンバータ以下ADCという。81を有している。ADC81は、出力電圧変換手段77から入力されるアナログの検出値S77を、タイマ88からの信号が入力されるタイミングでデジタル信号の12bit値に変換し、この12bit値を演算器82へ出力すると共に、この12bit値のうちの上位8bit値を比較器86へ出力する機能を有している。演算器82は、ADC81から入力される12bit値及び目標値8bit値が入力され、所定の処理を行い、5bit値をテーブルレジスタ83へ出力する機能を有している。テーブルレジスタ83は、演算器82から入力される5bit値に対応する8bit値を乗算器85へ出力する機能を有している。テーブルレジスタ83の近傍に設けられたテーブルレジスタ84は、入力される7bit値に対応する8bit値を乗算器85へ出力する機能を有している。乗算器85は、テーブルレジスタ83から入力される8bit値とテーブルレジスタ84から入力される8bit値とを乗算して、16bit値を生成し、演算器91へ供給する機能を有している。比較器86は、ADC81の出力する12bit値のうちの上位8bitと、目標値設定信号DATAの8bitとを入力し、両入力値の関係により、Hレベル又はLレベルを演算器91へ出力する機能を有している。周期値レジスタ87は、パルス周期値を保持するレジスタであり、13bit値の周期値をタイマ88に設定する。タイマ88は、設定された13bit値の周期値を減算し、タイマ88のカウント値が0となる毎に立ち上がる信号をADC81及び演算器91へ出力する。上限初期値設定手段例えば、カウンタ初期値レジスタ89は、最初の分周比値の増減制御における分周比値の増減制御範囲の下限値を設定する手段あり、カウンタ初期値レジスタ89内に格納された上限初期値9bit値を演算器91に出力する機能を有している。演算器91にて、前記9bit値は下位10bitを000hexとした19bit値に拡張される図10参照。上限値設定手段例えば、カウンタ上限値テーブルレジスタ90は、高圧電源装置70内の圧電トランス75の出力電圧S75の目標値に応じて、分周比値の制御範囲の上限値を設定する手段であり、入力される目標値8bit値に対応する19bit値を演算器91に出力する機能を有している。演算器91は、乗算器85、タイマ88、比較器86、カウンタ初期値レジスタ89及びカウンタ上限値テーブルレジスタ90から入力される信号に応じて、分周比2値化処理部92から受け取った19bit値を演算更新して、分周比2値化処理部92へ出力する機能を有している。分周比2値化処理部92は、分周比値を生成し制御信号S60を出力する機能を有し、19bitレジスタ93、1加算器194、分周セレクタ95、誤差保持レジスタ96、分周器97、及び出力セレクタ98から構成されている。分周比2値化処理部92内の19bitレジスタ93は、分周比値整数部上位9bitと、分周比値小数部下位10bitからなる19bit値を格納するレジスタであり、19bit値を演算器91に出力すると共に上位9bitで構成される分周比の整数部のうちの下位7bit値をテーブルレジスタ84に出力する。19bitレジスタ93は、演算器91が演算更新した19bit値を所定のタイミングで受け取り、演算更新された19bit値のうちの上位9bit値を1加算器194及び分周セレクタ95へ出力すると共に、下位10bitbit9~0値を誤差保持レジスタ96へ出力する。誤差保持レジスタ97は、19bitレジスタ93が出力する10bit値を分周手段例えば、分周器96から入力される分周クロック信号の立ち上がりエッジのタイミングで積算して、桁上がりが生じた場合、Hレベルの選択信号Selectを分周セレクタ95へ出力する。1加算器194は、19bitレジスタ93から入力される上位9bit値に1を加算した9bit値を分周セレクタ95へ出力する。分周セレクタ95は、誤差保持レジスタ96からの選択信号Selectに基づき、19bitレジスタ93から入力される9bit値と1加算器194から入力される9bit値のうちの一方の9bit値を分周器97へ出力する。分周器97は、入力された9bit値の周期の分周パルス信号を誤差保持レジスタ96及び出力セレクタ98へ出力する。出力セレクタ98は、オン信号ONがHレベルのとき、選択信号Selectとして機能して分周器97の出力する分周パルス信号を制御信号S60として選択して出力し、オン信号ONがLレベルのとき、Lレベルを選択して出力する。図6は、図5中のテーブルレジスタ83の例を示す図である。テーブルレジスタ83は、演算器82から入力される5bit値に対応する8bit値を格納し、演算器82から入力される5bit値に対応する8bit値を読み出して乗算器85へ出力する。図6において、テーブルレジスタ83は、例えば、入力5bit値が0Bhexであれば、06hexの8bit値を出力する。図7は、図5中のテーブルレジスタ84の例を示す図である。テーブルレジスタ84は、入力される7bit値を8bit値に変換し、乗算器85へ出力する。テーブルレジスタ84は、00hex~7Fhexの範囲の入力値7bitに対し、対応する出力値8bit、分周比整数部が格納されている。例えば、入力値7bitが0Bhexであれば、出力値8bitとして54hexを出力する。分周比整数部は、9bitから構成され、分周比整数部9bitの中の上位2bitは、常に11であり、分周比整数部9bit中の下位7bitは、入力値7bitに相当する。図8-1及び図8-2は、図5中のカウンタ上限値テーブル90の例を示す図である。カウンタ上限値テーブル90は、分周比値の上限設定値を保持し、目標値8bit値の入力に応じて19bit値を演算器91へ出力する。目標値8bit値00hex~FFhexの入力に対し、60100hex~73580hexの19bit値を出力する。図8-1及び図8-2において、例えば、19bit値60100hexは、周波数130.12kHzに対応し、19bit値73580hexは、周波数108.37kHzに対応している。カウンタ上限値テーブル90は、入力値8bit値の値が大きくなるにしたがって低い周波数に対応する19bit値を出力する。画像形成装置の全体の動作図3及び図4において、画像形成装置1は、図示しない外部機器からホストインタフェース部50を介してPDLPageDescriptionLanguage、ページ記述言語等で記述された印刷データが入力されると、この印刷データは、コマンド/画像処理部51によってビットマップデータ画像データに変換され、LEDヘッドインタフェース部52及びプリンタエンジン制御部53へ送られる。プリンタエンジン制御部53により、サーミスタ65の検知値に応じて定着器18内のヒータ59が制御され、定着器18内の熱定着ローラが所定の温度になり、印字動作が開始される。給紙カセット13にセットされた用紙15は、ホッピングローラ14で給紙される。以降説明する画像形成動作に同期したタイミングで、レジストローラ16,17によって用紙15が転写ベルト8上に搬送される。各色の現像器2K,2Y,2M,2Cにおいて、電子写真プロセスにより、各感光体ドラム32K,32Y,32M,32Cにトナー像が形成される。この時、前記ビットマップデータに応じて各LEDヘッド3K,3M,3Y,3Cが点灯される。各色の現像器2K,2Y,2M,2Cによって現像されたトナー像は、電源装置70から各転写ローラ5K,5Y,5M,5Cに印加された高電圧のDCバイアスにより、転写ベルト8上を搬送される用紙15に転写される。用紙15に4色のトナー像が転写された後、定着器18によって定着されて排紙される。高圧電源装置の動作図1に基づき、高圧電源装置70の動作を説明する。本実施例1においては、4出力の転写高圧電源装置であるが、4出力は同構成となるので、1出力のみ説明する。プリンタエンジン制御部53は、リセット信号RESETをLレベルとすると、高圧制御部60内部のレジスタ等の設定が初期化される。次にプリンタエンジン制御部53は、目標設定信号DATAを高圧制御部60へ出力する。目標設定信号DATAの8bit値は、00~FFhexの範囲であり、この8bit値の範囲は、出力電圧0V~10kVの範囲に対応する。プリンタエンジン制御部53は、所定のタイミングで、図3における用紙15が各転写ローラ5K,5Y,5M,5Cと各感光体ドラム32K,32Y,32M,32Cとの間にある間、オン信号ONをHレベルにする。用紙15の有無については、用紙検出センサ40で検出タイミングから紙搬送スピードに対応した所定時間を計測して認識する。高圧制御部60は、オン信号ONがHレベルになると、出力端子OUT11から、直ちに、制御信号S60を出力する。圧電トランス駆動回路74は、高圧制御部60から入力される制御信号S60により24VのDC電源73から供給されるDC24Vをスイッチングし、圧電トランス75の入力端子75aに半波正弦波の駆動パルスS74を印加する。これにより、圧電トランス75の出力端子75bから、正弦波の高圧のAC出力電圧S75を出力する。整流回路76は、AC出力電圧S75を平滑整流し、出力負荷ZL、即ち、転写ローラ5K,5Y,5M,5Cの軸に、高圧のDC出力電圧S76を印加する。出力電圧変換手段77は、高圧のDC出力電圧S76を0~3.3Vの範囲の検出値S77に分圧変換し、この検出値S77を高圧制御部60の入力端子IN11へ供給する。図2に基づき、高圧電源装置70の回路の動作を詳細に説明する。水晶発振器71は、入力端子VDD及び出力イネーブル端子OEに、3.3VのDC電源71aからDC3.3Vの電圧が入力されると発振し、クロック出力端子CLK_OUTから50MHzのクロックS71を出力する。クロックS71は抵抗71bを介して高圧制御部60の入力端子CLK_INに入力される。高圧制御部60は、クロックS71に同期して動作し、50MHzを分周した30オンデューティの制御信号S60を出力端子OUT11から出力する。出力された制御信号S60は、NMOS74dのゲートに入力され、インダクタ74cを介してDC電源73のDC24Vがスイッチングされる。インダクタ74cとコンデンサ74eと圧電トランス75とにより構成される共振回路により、圧電トランス75の入力端子75aに半波正弦波電圧が印加される。これにより、圧電トランス95の出力端子75bから、NMOS74dのスイッチング周波数に応じたAC出力電圧S75が出力される。AC出力電圧S75は整流回路76に入力され、整流回路76のダイオード76a、76b及びコンデンサ76cにより、平滑整流されDC出力電圧S76に変換され、DC出力電圧S76は、抵抗76dを介して負荷ZL及び出力電圧変換手段77へ供給される。出力電圧変換手段77は、入力されたDC出力電圧S76を、抵抗値100MΩの抵抗77aと抵抗値33kΩの抵抗77bにより、3.3/10000に分圧し、抵抗77cとコンデンサ77dによるRCフィルタによりリップルを除去し、オペアンプ77eによるボルテージフォロア回路によりインピーダンス変換した検出値S77を、高圧制御部60の入力端子IN11へ供給される。高圧電源装置内の制御部の動作高圧制御部60は、130.21kHz、即ち、50MHzの384180hex分周から駆動を開始し、オン信号ONがHレベルになると、出力端子OUT11から制御信号S60を出力する。制御信号S60が圧電トランス駆動回路74に入力されると、制御信号S60の周波数に応じた駆動パルスS74が圧電トランス75の入力端子75aへ供給され、圧電トランス75の出力端子75bからAC出力電圧S75が出力され、このAC出力電圧S75に応じて、整流回路76の出力からDC出力電圧S76、出力電圧変換手段77の出力から検出値S77が出力される。出力電圧変換手段77から入力される検出値S77は、ADC81によりデジタル値化され、目標値設定値8bit値と比較される。駆動開始直後は、デジタル化された検出値S77は目標設定値8bit値未満である間は、分周比値を増加させ、制御信号S60の駆動周波数を下げて行く制御が行われる。検出値S77が目標設定電圧に到達すると、分周比値の増減が交互に行われ、駆動周波数の増減が行われることになるが、制御遅延があるため、ほぼ一定の平均駆動周波数に制御され、高圧のDC出力電圧S76は、定電圧で安定する。以下、図5に基づき、高圧電源装置内の高圧制御部60の具体的動作を説明する。周期値レジスタ87により、13bitの1B58hex、7000がタイマ88に設定される。タイマ88は、周期値レジスタ87により設定された値7000を50MHzのクロックでカウント値が0になるまで、カウントダウンし、タイマ88のカウント値が0になると、再度7000が設定され、カウンタ89のカウント値が0となる毎に立ち上がる140μsecの周期の信号をADC81及び演算器91に出力する。ADC81は、アナログの検出値S77をAD変換して、その結果の12bit値を演算器82及び比較器86へ出力する。図9は、図5中の演算器82における処理の流れを示すフローチャートである。ステップST1において、演算器82の処理が開始されると、ステップST2へ進む。ステップST2において、8bitの目標設定値が00hexか否かの判定がされ、目標設定値が00hexであればY、ステップST3へ進み、目標設定値が00hexでなければN、ステップST4へ進む。ステップST3において、ADC81の検出値が020hex以上か否かの判定がされ、ADC81の検出値が020hex以上であればY、ステップST5へ進み、ADC81の検出値が020hex未満であればN、ステップST6へ進む。ステップST4において、ADC81の検出値12bitを目標設定値8bitで除算した値が020hex以上か否かの判定がされ、以上であればY、ステップST7へ進み、未満であればN、ステップST8へ進む。ステップST5において、演算器82の5bitの出力値を1Fhexとし、ステップST9へ進む。ステップST6において、演算器82の5bitの出力値をADC81の検出値12bitの下位5bitとし、ステップST9へ進む。ステップST7において、演算器82の5bitの出力値を1Fhexとし、ステップST9へ進む。ステップST8において、演算器82の5bitの出力値をADC81の検出値12bitを目標設定値8bitで除した値とし、ステップST9へ進む。ステップST9において、演算器82の処理を終了する。以上の演算器82の処理により、演算器82の5bitの出力値は、テーブルレジスタ83へ入力され、テーブルレジスタ83は、図6に示されたように、5bit値の入力に対応した8bit値を出力する。テーブルレジスタ84は、19bitレジスタ93が出力する7bit値bit16~bit10が入力され、図7に示されたように、入力7bit値に対応した出力8bit値を乗算器85へ出力する。乗算器85は、テーブルレジスタ83が出力する8bit値と、テーブルレジスタ84が出力する8bit値と、を乗算して16bit値を演算器91へ出力する。比較器86は、オン信号ONのLレベルが入力されているときは、常にLレベルを出力し、オン信号ONのHレベルが入力されている間は、目標値8bitとADC81の出力する上位8bit値との関係により、下記のようなHレベル又はLレベルを出力する。目標値8bit値>ADC81の出力上位8bit値の場合は、Hレベル目標値8bit値≦ADC81の出力上位8bit値の場合は、Lレベル図10は、図5中の演算器91における処理の流れを示すフローチャートである。演算器91は、19bitレジスタ93の19bit値を設定更新する。なお、フローチャートで示しであるが、回路は論理記述言語等により記述されハードウェアにより実現される。ステップST21において、演算器91の処理が開始されると、ステップST22へ進む。ステップST22において、リセット信号RESETの入力により、19bitレジスタ93の上位9bitに、カウンタ初期値レジスタ89に格納された9bit値である180hexを上位9bitにセットし、下位10bitに、000hex、即ち、60000hexをセットし、ステップST23へ進む。ステップST23において、タイマ88の立ち上がりエッジを検出したか否かの判定がされ、タイマ88の立ち上がりエッジを検出したときはY、ステップST24へ進み、タイマ88の立ち上がりエッジが検出しないときはN、タイマ88の立ち上がりエッジが検出されるまでステップST23の処理が繰り返される。ステップST24において、比較器86の出力信号がHレベルか否かの判定がされ、比較器86の出力信号がHレベルであればY、ステップST25へ進み、比較器86の出力がLレベルであればN、ステップST26へ進む。ステップST25において、演算器91は、19bitレジスタ93の19bit値に、乗算器85の出力16bit値を加算し、ステップST27へ進む。テーブルレジスタ84は、19bitレジスタ93の19bit出力のうちの7bit値bit17~11が入力され、図7に示されたように、入力7bit値に対応する8bit値を演算器85へ出力する。図6に示されたテーブルレジスタ83の出力する8bit値と、図7に示されたテーブルレジスタ84の出力する8bit値とが乗算器85に入力され、乗算器84で乗算されて16bit値として19bitレジスタ93の19bit値に加算される。ステップST27において、19bitレジスタ93の19bit値に乗算器85の出力16bit値を加算した19bit値が、カウンタ上限値テーブルレジスタ90から入力された19bit値より大きいか否かの判定がされ、大きければY、ステップST28へ進み、そうでなければN、ステップST31へ進む。ここで、カウンタ上限値テーブルレジスタ90から入力される19bit値は、図8-1及び図8-2に示したように、目標値8bit値に応じた分周比値の制御範囲の上限値である。ステップST28において、演算器91の出力19bit値をカウンタ上限値テーブルレジスタ90から入力された19bit値とし、ステップST31へ進む。ステップST26において、19bitレジスタ93の19bit値から乗算器85の出力16bit値を減算し、ステップST29へ進む。ステップST29において、19bitレジスタ93の19bit値から乗算器85の出力16bit値を減算した19bit値のうちの上位9bit値が、カウンタ初期値レジスタ89から入力された9bit値のカウンタ初期値180hexより小さいか否か、即ち、19bitレジスタ93の19bit値から乗算器85の出力16bit値を減算した19bit値が60000hex未満かの判定がされる。そうであればY、ステップST30へ進み、そうでなければN、ステップST31へ進む。ステップST30において、演算器91は、19bit値を、上位9bit値をカウンタ初期値180hex、下位10bitを000hex、即ち、60000hexとし、ステップST31へ進む。ステップST31において、演算器91は、演算結果の19bit値を19bitレジスタ93に設定する。以上説明したフローにより、19bitレジスタ93の19bit値は、60000hex~73580hexの範囲に制御される。なお、演算器91における処理の流れをフローチャートで示しであるが、回路は論理記述言語等により記述されハードウェアにより実現される。図5において、19bitレジスタ93は、演算器91の演算結果19bit値の上位9bit値を1加算器194及び分周セレクタ95へ出力すると共に、演算器91の演算結果19bit値の下位10bitbit9~0値を誤差保持レジスタ96へ出力する。1加算器194は、19bitレジスタ93から入力される上位9bit値に1を加算した9bit値を出力する。誤差保持レジスタ96は、分周器97の出力の立ち上がりエッジ毎に、19bitレジスタ93から入力される下位10bitbit9~0値を積算し、積算値の桁上がりが発生し、11bit目が1となった場合に分周セレクタ95に選択信号SelectとしてHレベルの信号を出力する。分周セレクタ95は、誤差保持レジスタ96からHレベルの信号が入力された場合には1加算器194の出力する9bit値を、そうでない場合は、19bitレジスタ93の上位9bit値を分周器97へ出力する。分周器97は、分周セレクタ95から入力される9bit値を分周比値として、クロック信号を分周した信号を誤差保持レジスタ96及び出力セレクタ98に出力する。出力セレクタ98は、オン信号ONがHレベルの場合、選択信号Selectとして機能し、分周器97の出力を制御信号S60として選択して出力し、オン信号ONがLレベルの場合にはLレベルを選択して出力する。以上の処理により、19bitレジスタ93の上位9bit値及び上位9bit値に1加算した値が交互に出力され、分周比値の平均値は、上位9bit値下位10bit/1024となる。図11は、実施例1の高圧電源装置70の高圧出力の立ち上がり特性を説明するための特性図である。図11において、横軸は時間を、縦軸は出力電圧を表しており、P1,P2,P3は、オン信号がそれぞれLレベル、Hレベル、Lレベルの期間の出力電圧の立ち上がり特性を示している。P1における目標設定値8bit値は00hexであり、P2における目標設定値8bit値は80hexであり、P3における目標設定値8bit値は00hexである。P2に着目すると、出力電圧の立ち上がり特性は、オーバシュートすることなく、出力電圧の目標値に収束している。図12a,bは、実施例1の高圧電源装置70の目標設定8bit値に対する制御信号の周波数の関係を示す特性図である。図12aは、負荷ZLが50MΩのときの、設定値8bit値、圧電トランス75の出力電圧S75、分周比値19bit値、制御信号S60の周波数の関係、及び図12bは、無負荷のときの、設定値8bit値、出力電圧、分周比値19bit値、制御信号S60の周波数の関係を示している。なお、図12a,bにおける出力電圧は、図2における100MΩの抵抗76dとダイオード76bの接続点の測定電圧である。これは、圧電トランス75の出力端子75bは、インピーダンスが極めて高く、直接測定するとAC出力電圧S75の値が変化してしまい、直接測定することができないためであり、図2における100MΩの抵抗76dとダイオード76bの接続点の出力電圧を測定し代用している。図13は、本実施例1の高圧電源装置70における出力電圧の周波数特性と周波数制限曲線Qとの関係を示す特性図である。図13は、横軸を周波数kHz、縦軸を出力電圧Vとして、図12a,bにおける制御信号S60の周波数と、その周波数に対する圧電トランス75のAC出力電圧S75をプロットしたものである。図13に描かれた曲線Qは、カウンタ上限値テーブル90で目標値に応じて設定された上限分周比値における制御信号S60の周波数に対する出力電圧S75の関係を示す曲線である。この曲線Qと、図12a,bに基づきプロットした点を見ると、負荷ZL=50MΩ及び無負荷におけるプロット点は、曲線Qの上方に存在している。このことから、負荷ZLが50MΩ相当~無負荷の範囲において、制御信号S60の周波数は、目標電圧に対応して設定された周波数以下には存在しない。転写バイアスは、通常2000V~5000Vで転写電流は10μA程度であるので、本実施例1の制限は以上説明したように設定した。但し、負荷電流によって変更可能であり、装置特性次第で他の値も取り得る。なお、負荷ZLに直接印加される電圧は、負荷電流値に依存して変化する。目標電圧に対して負荷ZLが50MΩ未満で負荷電流が大きな場合は、出力電圧は目標電圧より低くなる。又、故障発生時、例えば、出力電圧変換手段77内の抵抗77bが短絡状態での故障の場合は検出電圧が0Vとなり、ADC81の出力値000hexが保持されるため、カウンタ上限値テーブルレジスタ90の設定値により制限される周波数まで制御周波数が下げられ、例えば、目標値8bit値が80hexの場合、上限分周比値72AE5hexに制限され、下限周波数109.00kHzで駆動され、約5800V以下の出力となる。以上のことから、出力電圧検出手段77に故障が生じても目標電圧を大きく逸脱した高い出力電圧は出力されない。実施例1の変形例本実施例1では、出力電圧の範囲を0~7kVとしたが、プリンタエンジン制御部53の制御プログラム次第で同じ回路を用いた場合でも、出力電圧の範囲を、例えば、0~5kVとすることが可能であり、出力電圧の範囲に応じて、圧電トランス75の出力側に設ける回路の放電対策、部品耐圧を選択可能である。実施例1の効果本実施例1によれば、次の1~3のような効果がある。1出力電圧S75の目標値に応じて分周比値の制御範囲の上限を設けるようにしている。そのため、高圧電源装置70は、制御信号S60の周波数制御範囲の下限が、出力電圧の目標値に応じて設定可能である。2高圧電源装置70は、制御信号S60の周波数制御範囲の下限が出力電圧S75の目標値に応じて設定される。そのため、出力検出手段77が故障した場合にも、予期せぬ高圧の出力電圧S75が出力されない。3出力検出手段77が故障した場合にも、予期せぬ高圧の出力電圧S75が出力されないため、圧電トランス75の出力側の回路設計において、予期せぬ高圧の出力電圧S75が出力されることを考慮した安全設計の必要がなくなり、絶縁距離確保や放電対策などコスト及び寸法の増大を回避することができる。本発明の実施例2の画像形成装置1の構成は、実施例1における図3、4の画像形成装置1の構成と同様である。又、実施例2の高圧電源装置70Aの構成は、実施例1における図1、2の高圧電源装置70の構成と、高圧電源装置内の高圧制御部60の構成を除き、同様である。そのため、実施例2の構成については、高圧電源装置内の高圧制御部60Aの構成のみについて説明し、他の部分の構成の説明を省略する。高圧電源装置内の高圧制御部の構成図14は、実施例2の高圧制御部60Aの構成を示すブロック図であり、実施例1の高圧制御部60の構成を示す図5中の要素と共通の要素には共通の符号が付されている。本実施例2の高圧制御部60Aには、実施例1と構成の同一のカウンタ上限値カウンタ90に加え、カウンタ上限値レジスタ151が追加されている。又、本実施例2の高圧制御部60Aには、実施例1の演算器91、分周比2値化処理部98に替えて、これらとは構成の異なる演算器152、及び分周比2値化処理部92Aが設けられている。カウンタ上限値レジスタ151は、予め格納された固定のカウンタの上限値9bit値を演算器152へ出力する機能を有している。カウンタ上限値テーブル90は、実施例1と同様の構成であり、入力される目標値8bit値に対応した上限値に対応する19bit値を分周比2値化処理部92Aへ出力する機能を有している。演算器152は、乗算器85、比較器86、タイマ88、カウンタ初期値レジスタ89、及びカウンタ上限値レジスタ151からの入力に基づいて、分周比2値化処理部92A内の19bit値を演算更新して設定する機能を有している。分周比2値化処理部92Aには、実施例1の分周比2値化処理部92と構成が同一である1加算器194、分周セレクタ95、誤差保持セレクタ96、分周器97、及び出力セレクタ98と、実施例1の19bitレジスタ93とは構成が異なる2個の19bitレジスタ153,154とが設けられている。19bitレジスタ153は、上位9bitが分周比値整数部、下位10bitが小数部である19bitレジスタであり、19bit値を演算器152に出力すると共に上位9bitで構成される分周比の整数部のうち下位7bit値をテーブルレジスタ84に出力する。19bitレジスタ153は、演算器152が演算更新した19bit値を所定のタイミングで受け取り、もう一方の19bitレジスタ154へ出力する。19bitレジスタ154は、19bitレジスタ153から入力される演算更新された19bit値とカウンタ上限値テーブル90から入力される19bit値とに基づき、何れか一方の19bit値を採用し、この採用した19bit値のうちの上位9bit値を1加算器194及び分周セレクタ95へ出力すると共に、下位10bitbit9~0値を誤差保持レジスタ96へ出力する。実施例2の高圧制御部60Aのその他の構成については、実施例1の高圧制御部60の構成と同様である。実施例2の高圧電源装置内の高圧制御部の動作上述したように、本実施例2の構成のうち、高圧電源装置内の高圧制御部60を除く構成は、実施例1の構成と同様であるので、実施例2の動作については、高圧電源装置内の高圧制御部60Aの動作にみについて説明し、その他の部分の動作説明は省略する。図15は、図14中の演算器152の処理の流れを示すフローチャートである。演算器152は、19bitレジスタ153の19bit値を演算更新して設定する。なお、フローチャートで示してあるが、回路は論理記述言語等によりハードウェアにより実現される。ステップST41において、演算器152の処理が開始されると、ステップST42へ進む。ステップST42において、リセット信号RESETの入力により、19bitレジスタ153に、カウンタ下限値レジスタ98に設定された9bit値である180hexをセットし、下位10bitに、000hex、即ち、60000hexをセットし、ステップST43へ進む。ステップST43において、タイマ88の出力信号の立ち上がりエッジを検出したか否かの判定がされ、タイマ88の出力信号の立ち上がりエッジを検出したときはY、ST44へ進み、タイマ88の出力信号の立ち上がりエッジが検出されないときはN、タイマ88の出力信号の立ち上がりエッジが検出されるまでステップST43の処理が繰り返される。ステップST44において、比較器86の出力信号がHレベルか否かの判定がされ、比較器86の出力信号がHレベルであればY、ステップST45へ進み、比較器86の出力信号がLレベルであればN、ステップST46へ進む。ステップST45において、19bitレジスタ153の19bit値に乗質器85の出力16bit値を加算し、ステップST47へ進む。テーブルレジスタ84は、図7に示されたような入出力関係に従がって、入力される19bitレジスタ153のbit16~10の7bit値に対応した8biti値を乗算器85へ出力する。テーブルレジスタ83は、図6に示されたような入出力関係に従がって、演算器82の出力5bit値に対応した8bit値を乗算器85へ出力する。乗算器85は、テーブルレジスタ83の出力8bit値とテーブルレジスタ84の出力8bit値が乗算され、16bit値として出力される。ステップST47において、19bitレジスタ153の19bit値の上位9bitがカウンタ上限値レジスタ151の上限値1CFhexより大きいか否かが判断され、19bit値が73C00hex以上の場合はY、ステップST48へ進み、そうでない場合はN、ステップST51へ進む。ステップST48において、19bitレジスタ153の19bit値の上位9bitをカウンタ上限値レジスタ151の上限値1Chex、下位10bitを3FFhexとし、ステップST51へ進む。ステップST46において、19bitレジスタ153の19bit値から乗算器85の出力16bit値を減算し、ステップST49へ進む。ステップST49において、19bitレジスタ153の19bit値の上位9bit値がカウンタ初期値レジスタ89の下限値180hexより小さいか否かが判断され、そうであればY、ステップST50へ進み、そうでなければN、ステップST51へ進む。ステップST50において、19bitレジスタ153の19bit値の上位9bitをカウンタ上限値レジスタ151の下限値180hex、下位10bitを000hexとし、ステップST51へ進む。ステップST51において、ステップST47~50における演算器152の演算結果の19bit値を19bitレジスタ153にセットし、ステップST43へ戻り、以降、ステップST43~51の処理を繰り返す。以上説明した演算器152の処理により、19bitレジスタ153の19bit値が演算更新される。この演算更新された19bitレジスタ値は、19bitレジスタ153から19bitレジスタ154へ出力される。19bitレジスタ154は、19bitレジスタ153から入力される19bit値とカウンタ上限値テーブル90から入力される19bit値を比較し、カウンタ上限値テーブル90の出力19bit値≧19bitレジスタ153の出力値の場合には、19bitレジスタ154にカウンタ上限値テーブル90の出力値19bit値を設定し、19bitレジスタ153の出力値の方が大きい場合には、19bitレジスタ154に19bitレジスタ153の19bit値を設定する。19bitレジスタ154に設定された値は、実施例1の19bitレジスタ93の19bit値と同様に上位9bitが分周比値整数部として、下位10bitが分周比値小数部として処理される。以降の動作は、実施例1と同様である。以上説明したように、本実施例2では、19bit値レジスタ153の出力する19bit値の可変制御には制限を設けず、19bitレジスタ154から出力19bit値をカウンタ上限値テーブル90の出力値を制限して、周波数の制御を行う。図16は、実施例2の高圧電源装置70Aの高圧出力の立ち上がり特性を説明するための特性図である。図16において、横軸は時間を、縦軸は電圧を表しており、曲線R1,R2,R3,R4,R5は、オン信号がそれぞれLレベル、Hレベル、Lレベル、Lレベル、及びHレベルの期間の立ち上がり特性を示している。図16において、曲線R2,R3,R4に着目すると、目標値80hex、約5000V出力から目標値20hex、約1250Vに切り替えられる時も高圧出力が減衰する期間R3に制御分周比値も徐々に低下することとなり、アンダシュートを生じさせない。19bitレジスタ153の出力値は、80hexの目標値に対して72700~72A00hexの値から70700~70900hexへと現象していき、19bitレジスタ154の19bit値が直ちに上限値70AE2hex以下に制限されるが、19bitレジスタ153の19bit値は大きな値のままであるので、19bit値レジスタ値が過剰に減じられた値をとることはない。実施例1の高圧制御部60の構成で、本実施例2の制御を行うと、19bitレジスタ値が70AE2hexに設定された状態でも、出力電圧が減衰し切らないため、19bitレジスタ値が過剰に減じられてアンダシュートを生じてしまう。これに対し、実施例2ではアンダシュートやオーバシュートを生じやすい制御ゲインであっても安定した周波数制御と制御周波数の制限との両立が可能である。実施例2の効果本実施例2によれば、演算器152において、19bitレジスタ153の19bit値の演算更新には制限を設けず、19bitレジスタ154の出力において、分周器97へ設定する分周比値を制限している。そのため、実施例1の効果に加え、アンダシュートやオーバシュートを生じやすい制御ゲインであっても、制御信号S60の安定した周波数制御と制御信号S60の制御周波数制限との両立が可能となる。その他の変形例本発明においては、カラータンデム方式の画像形成装置1の転写高圧電源として説明したが、本発明は、カラーに限らずモノクロ等の画像形成装置や、複合機等の他の画像形成装置にも適用可能である。又、転写用の高圧電源装置70,70Aは、帯電用や現像用等の他の高圧電源装置にも適用可能である。"