1つの制御回路と、2以上の昇圧チョッパ回路と、1つのコアとを有し、各前記昇圧チョッパ回路は、入力端子と、出力側に接続されたコンデンサと、前記入力端子間に直列に接続されたインダクタ及び半導体スイッチとを有し、各前記昇圧チョッパ回路のインダクタを構成する巻線が、前記1つのコアに巻回され、前段の前記昇圧チョッパ回路のインダクタを構成する巻線の巻数は、その後段の前記昇圧チョッパ回路のインダクタを構成する巻線の巻数よりも少なく、各前記昇圧チョッパ回路は、前記制御回路からの前記半導体スイッチに対するスイッチング制御によって、それぞれ対応する前記コンデンサにエネルギを供給することを特徴とするDC-DCコンバータ。請求項1記載のDC-DCコンバータにおいて、初段の昇圧チョッパ回路への入力電圧をVin、前記制御回路から出力され、各前記半導体スイッチをON/OFF制御するための制御パルス信号のパルス周期をT、各前記半導体スイッチをON制御する時間パルス幅をta、前記初段の昇圧チョッパ回路のインダクタを構成する巻線の巻数N1と、最終段の昇圧チョッパ回路のインダクタを構成する巻線の巻数Nnとの比をNn/N1としたとき、最終段の前記昇圧チョッパ回路における前記コンデンサの両端電圧Voutは、Vout={Nn/N1Vin}/{1-ta/T}であることを特徴とするDC-DCコンバータ。請求項1記載のDC-DCコンバータにおいて、初段の前記昇圧チョッパ回路を除く後段の昇圧チョッパ回路は、前記インダクタと前記半導体スイッチとの間に、短絡電流阻止用のダイオードが接続されていることを特徴とするDC-DCコンバータ。請求項3記載のDC-DCコンバータにおいて、前記1つの制御回路は、前記2以上の昇圧チョッパ回路のうち、最終段の昇圧チョッパ回路における前記コンデンサの両端電圧に基づいて、各前記半導体スイッチを共通にスイッチング制御することを特徴とするDC-DCコンバータ。請求項1記載のDC-DCコンバータにおいて、隣接する前段の昇圧チョッパ回路と後段の昇圧チョッパ回路について、前記制御回路は、前記前段の昇圧チョッパ回路のコンデンサの両端電圧が、前記前段の昇圧チョッパ回路におけるインダクタの巻数と前記後段の昇圧チョッパ回路におけるインダクタの巻数との比と、前記前段の昇圧チョッパ回路への入力電圧とで決定される所定電圧となるまで、前記前段の昇圧チョッパ回路における半導体スイッチをスイッチング制御し、所定電圧となった段階で、前記前段の昇圧チョッパ回路及び前記後段の昇圧チョッパ回路の各半導体スイッチを共通にスイッチング制御することを特徴とするDC-DCコンバータ。請求項5記載のDC-DCコンバータにおいて、前記前段の昇圧チョッパ回路におけるインダクタの巻数と後段の昇圧チョッパ回路におけるインダクタの巻数との比をN、前記前段の昇圧チョッパ回路への入力電圧をVxとしたとき、前記所定電圧は、NVxであることを特徴とするDC-DCコンバータ。ところで、上述した特許文献2に記載のDC-DCコンバータは、2つの昇圧チョッパ回路を並列につなぎ、さらに、各整流素子第1整流素子及び第2整流素子の出力を昇圧させる回路第3巻線、第3整流素子及び第4整流素子を接続した構成となっている。この場合、第1スイッチ素子及び第2スイッチ素子をそれぞれ個別に制御することから、それぞれ専用の制御回路が用意されることになる。そして、入力電圧に対して大きな出力電圧を得るには、第3巻線の巻数を増やすことで実現される。しかし、第3巻線の巻数を増やして出力電圧を大きくするには限界があり、昇圧チョッパ回路を多段に接続することが考えられる。特許文献2記載のDC-DCコンバータは、1つのコア鉄心に2つの昇圧チョッパ回路に対応した2つの巻線に加えて、巻数の多い第3巻線を巻回する必要があることから、例えば3つの昇圧チョッパ回路を並列に接続する構成を採用する場合は、1つのコア鉄心に3つの昇圧チョッパ回路に対応した3つの巻線に加えて、巻数の多い第3巻線を2つ巻回する必要が出てくる。しかも、専用の制御回路も3つ必要になる。従って、出力電圧を増加させるために、昇圧チョッパ回路の個数を増やす毎に、昇圧チョッパ回路に属する巻線が増えると共に、第3巻線も増えることになり、それに応じてコアのサイズが大きくなり、結果的にサイズの大型化、重量の増大につながるおそれがある。また、制御回路の個数も増えることから、インダクタ、コンデンサ等と絶縁させて多数の制御回路を実装するための領域も大きくなり、配線基板の大型化にもつながるおそれがある。本発明はこのような課題を考慮してなされたものであり、昇圧チョッパ回路を多段に接続しても、インダクタの大幅な増加がなく、制御回路も1つで済み、小型化、軽量化を有効に図ることができるDC-DCコンバータを提供することを目的とする。[1]本発明に係るDC-DCコンバータは、1つの制御回路と、2以上の昇圧チョッパ回路と、1つのコアとを有し、各前記昇圧チョッパ回路は、入力端子と、出力側に接続されたコンデンサと、前記入力端子間に直列に接続されたインダクタ及び半導体スイッチとを有し、各前記昇圧チョッパ回路のインダクタを構成する巻線が、前記1つのコアに巻回され、前段の前記昇圧チョッパ回路のインダクタを構成する巻線の巻数は、その後段の前記昇圧チョッパ回路のインダクタを構成する巻線の巻数よりも少なく、各前記昇圧チョッパ回路は、前記制御回路からの前記半導体スイッチに対するスイッチング制御によって、それぞれ対応する前記コンデンサにエネルギを供給することを特徴とする。[2]本発明において、初段の昇圧チョッパ回路への入力電圧をVin、前記制御回路から出力され、各前記半導体スイッチをON/OFF制御するための制御パルス信号のパルス周期をT、各前記半導体スイッチをON制御する時間パルス幅をta、前記初段の昇圧チョッパ回路のインダクタを構成する巻線の巻数N1と、最終段の昇圧チョッパ回路のインダクタを構成する巻線の巻数Nnとの比をNn/N1としたとき、最終段の前記昇圧チョッパ回路における前記コンデンサの両端電圧Voutは、Vout={Nn/N1Vin}/{1-ta/T}であることを特徴とする。[3]本発明において、初段の前記昇圧チョッパ回路を除く後段の昇圧チョッパ回路は、前記インダクタと前記半導体スイッチとの間に、短絡電流阻止用のダイオードが接続されていることを特徴とする。[4]本発明において、前記1つの制御回路は、前記2以上の昇圧チョッパ回路のうち、最終段の昇圧チョッパ回路における前記コンデンサの両端電圧に基づいて、各前記半導体スイッチを共通にスイッチング制御することを特徴とする。[5]本発明において、隣接する前段の昇圧チョッパ回路と後段の昇圧チョッパ回路について、前記制御回路は、前記前段の昇圧チョッパ回路のコンデンサの両端電圧が、前記前段の昇圧チョッパ回路におけるインダクタの巻数と前記後段の昇圧チョッパ回路におけるインダクタの巻数との比と、前記前段の昇圧チョッパ回路への入力電圧とで決定される所定電圧となるまで、前記前段の昇圧チョッパ回路における半導体スイッチをスイッチング制御し、所定電圧となった段階で、前記前段の昇圧チョッパ回路及び前記後段の昇圧チョッパ回路の各半導体スイッチを共通にスイッチング制御することを特徴とする。[6]前記前段の昇圧チョッパ回路におけるインダクタの巻数と後段の昇圧チョッパ回路におけるインダクタの巻数との比をN、前記前段の昇圧チョッパ回路への入力電圧をVxとしたとき、前記所定電圧は、NVxであることを特徴とする。以上説明したように、本発明に係るDC-DCコンバータによれば、昇圧チョッパ回路を多段に接続しても、インダクタの大幅な増加がなく、制御回路も1つで済み、小型化、軽量化を有効に図ることができる。以下、本発明に係るDC-DCコンバータ及びパルス発生装置の実施の形態例を図1~図6を参照しながら説明する。第1の実施の形態に係るDC-DCコンバータ以下、第1コンバータ10Aと記すは、図1に示すように、入力直流電圧Vinを昇圧して後段に接続される例えば高電圧パルス発生回路12に必要な高い直流電圧Voutに変換するものであって、1つの制御回路14と、2つの昇圧チョッパ回路第1昇圧チョッパ回路15A及び第2昇圧チョッパ回路15Bとを有する。第1昇圧チョッパ回路15Aは、入力直流電圧Vinが供給される第1入力端子16a及び16bと、出力側に接続された第1コンデンサ18Aと、第1入力端子16a及び16b間に直列に接続された第1インダクタ20A及び第1半導体スイッチ22Aとを有する。この場合、第1インダクタ20Aと第1半導体スイッチ22Aとの接点24と第1コンデンサ18Aの正側端子との間に、電流の逆流を阻止するための第1ダイオード26Aを順方向に接続することが望ましい。第2昇圧チョッパ回路15Bは、第1コンデンサ18Aの両端電圧V1が供給される第2入力端子28a及び28bと、出力側に接続された第2コンデンサ18Bと、第2入力端子28a及び28b間に直列に接続された第2インダクタ20B及び第2半導体スイッチ22Bとを有する。この場合も、第2インダクタ20Bと第2半導体スイッチ22Bとの接点30と第2コンデンサ18Bの正側端子との間に、電流の逆流を阻止するための第2ダイオード26Bを順方向に接続することが望ましい。特に、この第1コンバータ10Aでは、接点30と第2半導体スイッチ22B間に短絡電流を阻止するための第3ダイオード26Cが接続されている。この場合、第3ダイオード26Cのアノードが接点30に接続され、カソードが第2半導体スイッチ22Bに接続される。第1半導体スイッチ22A及び第2半導体スイッチ22Bは、自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この実施の形態では、第1半導体スイッチ22A及び第2半導体スイッチ22Bとして、アバランシェ形ダイオード32が逆並列で内蔵されたパワーMOSFET34を使用している。制御回路14の出力は、第1半導体スイッチ22A及び第2半導体スイッチ22Bの各ゲート端子に共通に接続されている。従って、制御回路14によって第1半導体スイッチ22A及び第2半導体スイッチ22Bが共通にスイッチング制御されることになる。制御回路14は、最終段の昇圧チョッパ回路ここでは、第2昇圧チョッパ回路15Bにおける第2コンデンサ18Bの両端電圧Voutに基づいて、第1半導体スイッチ22A及び第2半導体スイッチ22Bを共通にスイッチング制御する。制御回路14によるスイッチング制御は、以下の通りである。すなわち、昇圧チョッパ回路の個数をn、初段の昇圧チョッパ回路への入力直流電圧をVin、図2に示すように、制御回路14から出力され、第1半導体スイッチ22A及び第2半導体スイッチ22Bを共通にON/OFF制御するための制御パルス信号Scのパルス周期をT、第1半導体スイッチ22A及び第2半導体スイッチ22BをON制御するON信号Sonの出力時間パルス幅をtaとし、初段1段目の昇圧チョッパ回路におけるインダクタの巻線の巻数をK1、最終段n段目の昇圧チョッパ回路におけるインダクタの巻線の巻数をKnとしたとき、最終段の昇圧チョッパ回路における出力電圧この例では、第2コンデンサ18Bの両端電圧Voutは、Vout={VinKn/K1}/{1-ta/T}である。ここで、1段目、2段目、3段目n段目の昇圧チョッパ回路における各インダクタの巻線の巻数をK1、K2、K3Knとしたとき、K1<K2<K3<<Knを満足することが必要である。第1コンバータ10Aでは、2つの昇圧チョッパ回路第1昇圧チョッパ回路15A及び第2昇圧チョッパ回路15Bを使用することから、第1巻線38aの巻数K1と第2巻線38bの巻数K2との巻数比K2/K1=Nとしたとき、Vout={VinN}/{1-ta/T}となる。さらに、この第1コンバータ10Aは、1つのコア36鉄心を有し、第1インダクタ20Aを構成する第1巻線38a及び第2インダクタ20Bを構成する第2巻線38bが、1つのコア36に極性を同じにして巻回されている。ここで、第1コンバータ10Aの動作について図3を参照しながら説明する。まず、時点t0において、制御回路14から第1半導体スイッチ22A及び第2半導体スイッチ22Bに制御パルス信号ScのON信号Sonが供給され、第1半導体スイッチ22A及び第2半導体スイッチ22Bがオフからオンになる。第1昇圧チョッパ回路15Aでは、第1半導体スイッチ22Aがオンになると、第1インダクタ20Aに入力直流電圧Vin例えば6~18Vとほぼ同じ電圧が印加され、第1インダクタ20AのインダクタンスをLaとしたとき、第1インダクタ20Aに流れる電流Ii1は勾配Vin/Laで時間の経過に伴って直線状に増加する。そして、この第1半導体スイッチ22Aがオンとなっている期間taにおいては、第1ダイオード26Aの整流作用によって、第1コンデンサ18Aの両端電圧V1は0Vを維持している。また、第2コンデンサ18Bの両端電圧Voutも0Vを維持している。また、第1半導体スイッチ22Aがオンとなっている期間taにおいては、第1インダクタ20Aとコア36が共通とされた第2インダクタ20Bの電磁的作用によって第2半導体スイッチ22Bから第2インダクタ20Bを介して第1コンデンサ18Aを充電する方向に電流短絡電流idが流れようとする。この場合、第1コンデンサ18Aの両端電圧V1が、巻数比N×入力電圧Vinになるように短絡電流idが急速に流れようとするが、接点30と第2半導体スイッチ22B間に接続された第3ダイオード26Cの存在によって、上記短絡電流idの流れが阻止される。換言すれば、第2昇圧チョッパ回路15Bは、第1コンデンサ18Aの両端電圧がNVinになるまで、昇圧動作を行うことができない。従って、開始時点t0から第1コンデンサ18Aの両端電圧がNVinになるまで、もっぱら第1昇圧チョッパ回路15Aでの昇圧動作が繰り返されることになる。なお、通常、短絡電流idは誤動作等を引き起こすことから、できるだけ流れないことが好ましい。時点t0から予め設定された期間デフォルト期間が経過した時点t1において、制御回路14からのON信号Sonの供給を停止し、第1半導体スイッチ22A及び第2半導体スイッチ22Bをターンオフさせる。前記時点t1において、第1半導体スイッチ22Aがターンオフすると、第1インダクタ20Aに発生する誘導起電力によって、第1昇圧チョッパ回路15Aの出力電圧第1コンデンサ18Aの両端電圧V1が急峻に上昇する。このとき、第1コンデンサ18Aは、その両端電圧V1がVin/{1-ta/T}になるまで急激に充電され、その後、その電圧値が一定時間維持されることになる。すなわち、第1半導体スイッチ22Aがオン動作している期間taに、第1インダクタ20Aに蓄積されていた誘導性エネルギが、第1半導体スイッチ22Aをターンオフすることによって、第1コンデンサ18Aに移動し、容量性エネルギとして蓄積されることになる。そして、第1昇圧チョッパ回路15Aでの第1半導体スイッチ22Aのオン動作、オフ動作が繰り返されることで、第1コンデンサ18Aの両端電圧V1が上昇し、該両端電圧がNVinになった後の制御回路14からのON信号Sonの出力によって、第2昇圧チョッパ回路15Bでの昇圧動作が開始されることになる。すなわち、第1コンデンサ18Aの両端電圧V1がNVinになった後の時点t2において、制御回路14から第1半導体スイッチ22A及び第2半導体スイッチ22BにON信号Sonが供給され、第1半導体スイッチ22A及び第2半導体スイッチ22Bがオフからオンになる。第2昇圧チョッパ回路15Bでは、第2半導体スイッチ22Bがオンになると、第2インダクタ20Bに第1コンデンサ18Aの両端電圧V1が印加され、第2インダクタ20BのインダクタンスをLaとしたとき、第2インダクタ20Bに流れる電流Ii2は勾配V1/Laで時間の経過に伴って直線状に増加する。そして、この第2半導体スイッチ22Bがオンとなっている期間taにおいては、第2ダイオード26Bの整流作用によって、第2コンデンサ18Bの両端電圧Voutは0Vを維持している。時点t2から予め設定された期間デフォルト期間が経過した時点t3において、制御回路14からのON信号Sonの供給を停止し、第1半導体スイッチ22A及び第2半導体スイッチ22Bをターンオフさせる。デフォルト期間は、予め実験等によって、時点t0で開始し、時点t1で電流がIp1=Vinta/Laとなり、所望の電磁エネルギ=LaIp12/2が得られる期間、あるいは時点t2で開始し、時点t3で電流がIp2=V1ta/Laとなり、所望の電磁エネルギ=LaIp22/2が得られる期間に設定することができる。前記時点t3において、第1半導体スイッチ22A及び第2半導体スイッチ22Bがターンオフすると、第2インダクタ20Bに発生する誘導起電力によって、第2昇圧チョッパ回路15Bの出力電圧第2コンデンサ18Bの両端電圧Voutが急峻に上昇する。このとき、第2コンデンサ18Bは、その両端電圧Voutが{N/Vin}/{1-ta/T}になるまで急激に充電され、その後、その電圧値が一定時間維持されることになる。すなわち、第1半導体スイッチ22A及び第2半導体スイッチ22Bがオン動作している期間taに、第2インダクタ20Bに蓄積されていた誘導性エネルギが、第2半導体スイッチ22Bをターンオフすることによって、第2コンデンサ18Bに移動し、容量性エネルギとして蓄積されることになる。制御回路14は、電圧Voutが、この第1コンバータ10Aに接続される負荷例えば高電圧パルス発生回路12等に対する入力直流電圧として必要な直流電圧規定電圧を記すになるように、制御パルス信号Scのパルス幅ta及び/又はパルス周期Tを調整して第1半導体スイッチ22A及び第2半導体スイッチ22Bに出力する。つまり、制御回路14は、制御パルス信号Scのうち、最初のmパルス分1パルス~数100パルスについては、予め設定されたデフォルト期間に基づいて出力し、mパルス以降から電圧Voutが規定電圧になるように、制御パルス信号Scのパルス幅ta及び/又はパルス周期Tを調整してフィードバック制御する。これにより、電圧Voutは規定電圧を維持することとなる。このように、第1コンバータ10Aにおいては、制御回路14において、最終段の昇圧チョッパ回路図1の例では第2昇圧チョッパ回路15Bの出力電圧図1の例では第2コンデンサ18Bの両端電圧Voutが規定電圧になるように制御パルス信号Scをフィードバック制御すればよく、また、短絡電流idを阻止するための第3ダイオード26Cを接続するようにしたので、前段の昇圧チョッパ回路の出力電圧図1の例では第1コンデンサ18Aの両端電圧V1をいちいち参照する必要がなくなる。その結果、制御のためのアルゴリズムを簡単にすることができ、制御の高速化を実現させることができる。この効果は、縦続接続する昇圧チョッパ回路の個数が増加させるほど顕著になる。その結果、2つ以上の昇圧チョッパ回路を縦続接続した場合においても、第1コンバータ10Aの起動時や、起動後に入力直流電圧Vinが急変した場合において、最終段の昇圧チョッパ回路の出力電圧Voutを、早期に規定電圧にもっていくことができる。また、図1に示すように、2つの昇圧チョッパ回路15A及び15Bを縦続接続した第1コンバータ10Aにおいては、Vout={NVin}/{1-ta/T}となるため、Vinが例えば6Vであって、ta/Tが0.1~0.9の場合、Voutは6.67N~60NVとなり、同様に、Vinが18Vであって、ta/Tが0.1~0.9の場合、Voutは20N~180NVとなり、1.11N倍~10N倍という広い範囲での昇圧が可能となる。しかも、第1コンバータ10Aの後段に特許文献1に示すような高電圧パルス発生回路12を接続した場合に、入力直流電圧Vinが変動したとしても、制御回路14による第1半導体スイッチ22A及び第2半導体スイッチ22Bに対する共通のスイッチング制御によって、該高電圧パルス発生回路12に対して一定の直流電圧例えば150V等を安定に供給することが可能となり、高電圧パルス発生回路12から例えば10kV~数10kVの高電圧パルスを出力させることができる。従って、入力直流電圧Vinとして、例えば自動車のバッテリ電圧例えば12Vを利用した場合に、該バッテリ電圧が例えば6~18Vに変動しても、一定の振幅を有する高電圧パルスを発生させることができる。また、各昇圧チョッパ回路のインダクタを構成する巻線図1の例では第1巻線38a及び第2巻線38bを1つのコア36に巻回するようにしたので、複数のインダクタを一まとめにすることが可能となる。特許文献2に記載のDC-DCコンバータでは、昇圧チョッパ回路のインダクタを構成する巻線に加えて昇圧用の第3巻線が必要であることから、昇圧チョッパ回路を多段に接続した場合、インダクタの数が昇圧チョッパ回路の数を超えて増加し、サイズの大型化、重量の増大化につながるおそれがあるが、本実施の形態では、第3巻線が不要になるため、昇圧チョッパ回路の数を増やしても、インダクタの数が昇圧チョッパ回路の数を超えて増加することがないため、サイズの大型化、重量の増大化を極力抑えることができる。また、複数のインダクタを一まとめにすることが可能となることから、図4A~図4Cに示すような実装形態、すなわち、配線基板40のうち、複数の巻線が巻回された1つのコアが配線基板に実装された部位第1部位42Aの周囲に、複数のコンデンサ、複数の半導体スイッチ及び複数のダイオードが実装された部位第2部位42Bを位置させたコンパクトな実装形態を実現させることができる。図4Aは、第1部位42Aを配線基板40の第1辺40aに近接させた位置とし、第2部位42Bを第1部位42Aと配線基板40の第2辺40b第1辺40aと対向する辺との間に位置させた実装形態を示し、例えば2つの昇圧チョッパ回路を使用する場合に好適である。図4Bは、配線基板40のほぼ中央に第1部位42Aを位置させ、第1部位42Aの両側に第2部位42Bを位置させた実装形態を示し、例えば3つあるいは4つの昇圧チョッパ回路を使用する場合に好適である。図4Cは配線基板40のほぼ中央に第1部位42Aを位置させ、第1部位42Aの四方に第2部位42Bを位置させた実装形態を示し、例えば5つ以上の昇圧チョッパ回路を使用する場合に好適である。次に、第2の実施の形態に係るDC-DCコンバータ以下、第2コンバータ10Bと記すについて図5及び図6を参照しながら説明する。この第2コンバータ10Bは、上述した第1コンバータ10Aとほぼ同様の構成を有するが、以下の点で異なる。すなわち、接点30と第2半導体スイッチ22B間に第3ダイオード26Cが存在しない。また、第1半導体スイッチ22A及び第2半導体スイッチ22Bとして、それぞれnpnトランジスタを使用している。初期段階では、第1半導体スイッチ22Aに対するオンオフ制御が行われ、第1コンデンサ18Aの両端電圧V1がNVinになった段階から第1半導体スイッチ22A及び第2半導体スイッチ22Bに対するオンオフ制御が行われるようになっている。つまり、制御回路14からは、第1半導体スイッチ22AをON/OFF制御するための第1制御パルス信号Sc1と、第2半導体スイッチ22BをON/OFF制御するための第2制御パルス信号Sc2が出力されるようになっている。具体的に、図6のタイミングチャートを参照しながら第2コンバータ10Bの動作を説明する。まず、時点t0において、制御回路14から第1半導体スイッチ22Aに第1制御パルス信号Sc1のON信号Son1が供給され、第1半導体スイッチ22Aがオフからオンになる。これにより、第1インダクタ20Aに流れる電流Ii1は勾配Vin/Laで時間の経過に伴って直線状に増加する。このとき、第2半導体スイッチ22Bがオフ状態となっているため、上述した短絡電流idは流れない。時点t0から予め設定された期間デフォルト期間が経過した時点t1において、制御回路14からのON信号Son1の供給を停止し、第1半導体スイッチ22Aをターンオフさせる。前記時点t1において、第1半導体スイッチ22Aがターンオフすると、第1インダクタ20Aに発生する誘導起電力によって、第1昇圧チョッパ回路15Aの出力電圧第1コンデンサ18Aの両端電圧V1が急峻に上昇する。そして、第1昇圧チョッパ回路15Aでの第1半導体スイッチ22Aのオン動作、オフ動作が繰り返されることで、第1コンデンサ18Aの両端電圧V1が上昇し、該両端電圧がNVinになった後の制御回路14からの第2半導体スイッチ22Aに対するON信号Son2の出力によって、第2昇圧チョッパ回路15Bでの昇圧動作が開始されることになる。すなわち、第1コンデンサ18Aの両端電圧V1がNVinになった後の時点t2において、制御回路14から第1半導体スイッチ22A及び第2半導体スイッチ22BにON信号Son1及びSon2が供給され、第1半導体スイッチ22A及び第2半導体スイッチ22Bがオフからオンになる。第2昇圧チョッパ回路15Bでは、第2半導体スイッチ22Bがオンになると、第2インダクタ20Bに第1コンデンサ18Aの両端電圧V1が印加され、第2インダクタ20BのインダクタンスをLaとしたとき、第2インダクタ20Bに流れる電流Ii2は勾配V1/Laで時間の経過に伴って直線状に増加する。時点t2から予め設定された期間デフォルト期間が経過した時点t3において、制御回路14からのON信号Son1及びSon2の供給を停止し、第1半導体スイッチ22A及び第2半導体スイッチ22Bをターンオフさせる。この時点t3において、第1半導体スイッチ22A及び第2半導体スイッチ22Bがターンオフすると、第2インダクタ20Bに発生する誘導起電力によって、第2昇圧チョッパ回路15Bの出力電圧第2コンデンサ18Bの両端電圧Voutが急峻に上昇する。このとき、第2コンデンサ18Bは、その両端電圧Voutが{N/Vin}/{1-ta/T}になるまで急激に充電され、その後、その電圧値が一定時間維持されることになる。すなわち、第1半導体スイッチ22A及び第2半導体スイッチ22Bがオン動作している期間taに、第2インダクタ20Bに蓄積されていた誘導性エネルギが、第2半導体スイッチ22Bをターンオフすることによって、第2コンデンサ18Bに移動し、容量性エネルギとして蓄積されることになる。制御回路14は、電圧Voutが、この第2コンバータ10Bに接続される負荷例えば高電圧パルス発生回路12等に対する入力直流電圧として必要な直流電圧規定電圧を記すになるように、第1制御パルス信号Sc1及び第2制御パルス信号Sc2のパルス幅ta及び/又はパルス周期Tを調整して第1半導体スイッチ22A及び第2半導体スイッチ22Bに出力する。つまり、制御回路14は、第1制御パルス信号Sc1及び第2制御パルス信号Sc2のうち、最初のmパルス分1パルス~数100パルスについては、予め設定されたデフォルト期間に基づいて出力し、mパルス以降から電圧Voutが規定電圧になるように、第1制御パルス信号Sc1及び第2制御パルス信号Sc2のパルス幅ta及び/又はパルス周期Tを調整してフィードバック制御する。これにより、電圧Voutは規定電圧を維持することとなる。このように、第2コンバータ10Bにおいても、第1コンバータ10Aと同様の効果を奏することとなる。すなわち、第2コンバータ10Bの起動時や、起動後に入力直流電圧Vinが急変した場合においても、最終段の昇圧チョッパ回路の出力電圧Voutを、早期に規定電圧にもっていくことができる。また、ta/Tが0.1~0.9の場合、Voutは1.11N倍~10N倍という広い範囲での昇圧が可能となる。入力直流電圧Vinとして、例えば自動車のバッテリ電圧例えば12Vを利用した場合に、該バッテリ電圧が例えば6~18Vに変動しても、一定の振幅を有する高電圧パルスを発生させることができる。各昇圧チョッパ回路のインダクタを構成する巻線図1の例では第1巻線38a及び第2巻線38bを1つのコア36に巻回するようにしたので、複数のインダクタを一まとめにすることが可能となる。ところで、第2コンバータ10Bは、第3ダイオード26Cを用いないことから、第2昇圧チョッパ回路15Bの構成を簡単化することができるが、前段の昇圧チョッパ回路の出力電圧図1の例では第1コンデンサ18Aの両端電圧V1を参照する必要があるため、制御のためのアルゴリズムが第1コンバータ10Aの制御回路14よりも複雑化する。従って、制御回路14のアルゴリズムを簡単にしたい場合は、第1コンバータ10Aを選択し、第2昇圧チョッパ回路15Bの構成を簡単にしたい場合は、第2コンバータ10Bを選択する等、DC-DCコンバータを用いる場合において、その選択の幅を広げることができる。なお、本発明に係るDC-DCコンバータは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。