"一次巻線、第1の二次巻線および第2の二次巻線を備えたトランスと、前記一次巻線に直列接続された第1スイッチング素子と、前記第1の二次巻線の出力を整流平滑して第1出力電圧を発生する第1整流平滑回路と、前記第2の二次巻線の出力を整流平滑して第2出力電圧を発生する第2整流平滑回路と、前記第1出力電圧に応じた帰還信号を発生する第1帰還回路と、前記帰還信号に基づいて前記第1スイッチング素子を制御するとともに前記第1出力電圧を安定させるスイッチング制御回路と、を備えたスイッチング電源回路において、前記第2整流平滑回路の整流回路は、整流スイッチ素子と、入力電圧が前記第2出力電圧より高く、且つ前記第2出力電圧が所定電圧よりも低いときに前記整流スイッチ素子を導通させる駆動制御回路とを備え、前記第2整流平滑回路の整流回路は、自身を通って流れるパルス電流のパルス数を単位時間あたりにおいて制御することにより前記第2出力電圧を安定させることを特徴とするスイッチング電源回路。前記第2整流平滑回路の整流回路には、前記整流スイッチ素子に対して直列接続され、前記第2の二次巻線の電圧を順方向に流す第2整流素子を備えた、請求項1に記載のスイッチング電源回路。前記第2整流平滑回路は、前記第2整流平滑回路の整流回路に流入する電流の立ち上がりを遅らせる二次側インダクタを備えた、請求項1または2に記載のスイッチング電源回路。前記二次側インダクタは前記トランスの漏れインダクタンスである、請求項3に記載のスイッチング電源回路。前記第2整流平滑回路の整流回路は、前記第2整流素子に対して電気的に並列にサージ電圧吸収用キャパシタを備えた、請求項1~4のいずれかに記載のスイッチング電源回路。前記駆動制御回路は、前記第2整流平滑回路の整流回路が導通する際に前記トランスの巻線に発生する巻線電圧を用いて前記整流スイッチ素子を導通させる、請求項1~5のいずれかに記載のスイッチング電源回路。前記巻線電圧を発生する巻線は、前記第2出力電圧を得るための電流を供給する前記トランスの前記第2の二次巻線である、請求項6に記載のスイッチング電源回路。前記巻線電圧を発生する巻線は、前記トランスの二次側に備えられた駆動巻線である、請求項7に記載のスイッチング電源回路。前記巻線電圧を発生する巻線は、前記トランスの二次側に備えられた極性の異なる二つの駆動巻線である、請求項8に記載のスイッチング電源回路。前記第1の二次巻線と前記第2の二次巻線は逆極性の巻線である、請求項1~9のいずれかに記載のスイッチング電源回路。前記第1の二次巻線は、センタータップを備える二つの二次巻線で構成され、前記第1整流平滑回路はセンタータップ整流平滑回路である、請求項1~9のいずれかに記載のスイッチング電源回路。前記第1整流平滑回路は倍電圧整流回路である、請求項1~9のいずれかに記載のスイッチング電源回路。前記第1整流平滑回路は全波整流回路である、請求項1~9のいずれかに記載のスイッチング電源回路。前記第1の二次巻線と前記第2の二次巻線は互いに絶縁された別の巻線である、請求項1~13のいずれかに記載のスイッチング電源回路。前記第2の二次巻線は複数備え、前記第2整流平滑回路は前記複数の二次巻線に接続された複数の整流平滑回路である、請求項1~14のいずれかに記載のスイッチング電源回路。前記第2整流平滑回路の前記第2整流平滑回路の整流回路は、前記第2出力電圧が印加される負荷の電流が小さい場合は、順方向電流の導通時間を制限するように動作する、請求項1~15のいずれかに記載のスイッチング電源回路。前記第2の二次巻線は、センタータップを備える二つの二次巻線で構成され、前記第2整流平滑回路の整流回路は二つのダイオードと一つの整流スイッチ素子を備え、前記二次巻線の電圧をセンタータップ整流する、請求項1~16のいずれかに記載のスイッチング電源回路。前記第2整流平滑回路の整流回路は全波整流回路である、請求項1~16のいずれかに記載のスイッチング電源回路。前記第2整流平滑回路の整流回路は倍電圧整流回路である、請求項1~16のいずれかに記載のスイッチング電源回路。前記一次巻線とともに閉ループを構成する位置に接続された第2スイッチング素子を備え、前記スイッチング制御回路は、前記第1スイッチング素子と前記第2スイッチング素子とを短いデッドタイムを挟んで交互にオンオフする、請求項1~19のいずれかに記載のスイッチング電源回路。前記一次巻線に対して直列に、共振インダクタ、およびこの共振インダクタとともに共振回路を構成する共振キャパシタを備えた、請求項20に記載のスイッチング電源回路。前記共振キャパシタと前記第2スイッチング素子との直列回路が前記一次巻線と前記共振インダクタとの直列回路に対して並列に接続されて、前記閉ループが構成された、請求項21に記載のスイッチング電源回路。前記共振インダクタは前記トランスの漏れインダクタンスである、請求項21または22に記載のスイッチング電源回路。特許文献1~3に開示されているスイッチング電源回路においては、第2の出力電圧検出回路の誤差信号に基づいたデューティ比のパルス列信号を生成するためのPWM制御回路が必要であり、制御回路が全体に複雑である。そこで本発明は、第2出力部の出力電圧の高精度化を維持しつつ回路構成を簡素化して小型低コスト化を図ったスイッチング電源回路を提供することを目的としている。本発明のスイッチング電源回路の構成は特許請求の範囲に記載のとおりである。典型的には次のように構成される。請求項1に係るスイッチング電源装置は、一次巻線Np、第1の二次巻線Ns1および第2の二次巻線Ns2を備えたトランスと、前記一次巻線Npに直列接続された第1スイッチング素子Q1と、前記第1の二次巻線Ns1の出力を整流平滑して第1出力電圧Vo1を発生する第1整流平滑回路と、前記第2の二次巻線Ns2の出力を整流平滑して第2出力電圧Vo2を発生する第2整流平滑回路と、前記第1出力電圧Vo1に応じた帰還信号を発生する第1帰還回路FB1と、前記帰還信号に基づいて前記第1スイッチング素子Q1を制御するとともに前記第1出力電圧Vo1を安定させるスイッチング制御回路CNT1と、を備えたスイッチング電源回路において、前記第2整流平滑回路の整流回路CR2は、整流スイッチ素子Qsと、入力電圧が前記第2出力電圧Vo2より高く、且つ前記第2出力電圧Vo2が所定電圧よりも低いときに前記整流スイッチ素子Qsを導通させる駆動制御回路Ds2,CNT2,FB2とを備え、前記第2整流平滑回路の整流回路は、自身を通って流れるパルス電流のパルス数を単位時間あたりにおいて制御することにより前記第2出力電圧Vo2を安定させることを特徴とする。この構成により、次の効果を奏する。トランスの第2の二次巻線の出力を整流平滑する第2整流平滑回路への入力電圧すなわち第2の二次巻線電圧が第2出力電圧Vo2より高く、且つ第2出力電圧Vo2が所定電圧よりも低いときに整流スイッチ素子Qsが導通するので、整流スイッチ素子Qsを通って流れるパルス電流のパルス数が単位時間あたりにおいて制御されて第2出力電圧Vo2が高精度化される。トランスに発生する電圧で整流スイッチ素子Qsが動作するので、整流スイッチ素子Qsの動作は第1スイッチング素子のスイッチングに同期した動作となる。そのため、同期信号の発生回路や伝達回路が不要であり、小型化を図ることができる。また、複数のスイッチング周波数が混在することによる干渉がなく、音鳴りやノイズの発生を抑制することができる。第2出力電圧Vo2が印加される負荷の電流の増大、減少に応答して整流スイッチ素子Qsが動作するので、負荷変化に対する高速応答が可能となる。整流スイッチ素子Qsは、両端に電圧が印加されるタイミングより以前に整流スイッチ素子Qsをターンオンさせることにより、ZVSゼロ電圧スイッチ動作となる。そのため、ターンオンの際のスイッチング損失およびノイズ、サージ電流が殆ど発生しない。これにともない発熱量が抑えられて電源装置の小型軽量化が図れる。また、ノイズの影響によるスイッチング動作の不安定性が無く、出力電圧の精度が維持できる。請求項2に係るスイッチング電源回路は、前記第2整流平滑回路の整流回路CR2に、前記整流スイッチ素子Qsに対して直列接続され、前記第2の二次巻線の電圧を順方向に流す第2整流素子Ds2を備える。この構成により、第2整流素子Ds2が非導通となってから整流スイッチ素子Qsがターンオフするので、ZCSゼロ電流スイッチ動作となる。そのため、ターンオフの際のスイッチング損失およびノイズ、サージ電圧が殆ど発生しない。これにともない、整流スイッチ素子Qsに高耐圧性が不要となり、導通損失が少なく発熱量が抑えられて電源装置の小型軽量化が図れる。また、ノイズの影響によるスイッチング動作の不安定性が無く、出力電圧の精度が維持できる。請求項3に係るスイッチング電源回路は、前記第2整流平滑回路が、第2整流平滑回路の整流回路CR2に流入する電流の立ち上がりを遅らせる二次側インダクタLrs2を備えている。そのことによって、整流スイッチ素子Qsのターンオンの際に、二次側インダクタLrs2により第2整流平滑回路の整流回路CR2に流れる電流の立ち上がりが遅れ、第2整流平滑回路の整流回路CR2に電流が流れ始める前に整流スイッチ素子Qsは確実に導通させることができるので、ZVSゼロ電圧スイッチ動作となる。そのため、ターンオンの際にもスイッチング損失が殆ど発生しない。請求項6に係るスイッチング電源回路は、前記駆動制御回路Ds2,CNT2,FB2が、例えば前記第2整流平滑回路の整流回路CR2の導通時に前記トランスの巻線に発生する巻線電圧を用いて前記整流スイッチ素子Qsを導通させる。この構成により、整流スイッチ素子Qsを駆動するための駆動制御用直流電源が不要となり、小型軽量化を図ることができる。また、直流電流による固定損失が発生しない為に高効率動作が可能となる。請求項16に係るスイッチング電源回路は、前記第2整流平滑回路の前記第2整流平滑回路の整流回路CR2が、例えば前記第2出力電圧Vo2が印加される負荷の電流が小さい軽負荷である場合に順方向電流の導通時間を制限するように動作する。この構成により、順方向電流の導通時間が整流スイッチQsによって制限されて出力電圧Vo2の電圧上昇を抑制し、またリップル電圧が低減される。請求項20に係るスイッチング電源回路は、前記一次巻線Npとともに閉ループを構成する位置に接続された第2スイッチング素子Q2を備え、前記スイッチング制御回路CNT1は、前記第1スイッチング素子Q1と前記第2スイッチング素子Q2とを短いデッドタイムを挟んで交互にオンオフする。この構成により、第1スイッチング素子Q1および第2スイッチング素子Q2はZVSゼロ電圧スイッチング動作を実現することができ、スイッチング損失を低減して高効率化を図ることができる。また、整流スイッチ素子Qsに流れる電流波形を半波の正弦波状の共振波形とした場合には、整流スイッチ素子Qsのオン、オフのタイミングの制約を緩和することができ、整流スイッチ素子Qsの駆動制御回路Ds2,CNT2,FB2の構成を簡素化できる。本発明によれば、第2出力部の出力電圧の高精度化が維持されつつ回路構成が簡素化された小型低コストなスイッチング電源回路が構成できる。《第1の実施形態》図2Aは第1の実施形態に係るスイッチング電源回路101の回路図である。図2Bは、スイッチング電源回路101内の第2整流平滑回路の整流回路以下、第2整流回路CR2の回路図である。スイッチング電源回路101は、一次巻線Np、第1の二次巻線Ns1および第2の二次巻線Ns2を備えたトランスTと、一次巻線Npに直列接続された第1スイッチング素子Q1と、第1の二次巻線Ns1の出力を整流平滑して第1出力電圧Vo1を発生する第1整流平滑回路と、第2の二次巻線Ns2の出力を整流平滑して第2出力電圧Vo2を発生する第2整流平滑回路と、第1出力電圧Vo1に応じた帰還信号を発生する第1帰還回路FB1と、この帰還信号に基づいて第1スイッチング素子Q1を制御するとともに第1出力電圧Vo1を安定させる第1スイッチング制御回路CNT1と、を備えている。第1の二次巻線Ns1に接続されている第1整流素子Ds1およびキャパシタCo1によって前記第1整流平滑回路が構成されている。また、第2の二次巻線Ns2に接続されている整流スイッチ素子Qsおよび第2スイッチング制御回路CNT2によって第2整流回路CR2が構成され、この第2整流回路CR2とキャパシタCo2とによって前記第2整流平滑回路が構成されている。第2スイッチング制御回路CNT2は整流スイッチ素子Qsを制御する。図2Bに示すように、第2スイッチング制御回路CNT2は二つのコンパレータCP1,CP2、基準電圧回路Vr、およびANDゲートAN1を備えている。コンパレータCP1は、第2出力電圧Vo2が基準電圧回路Vrの電圧より低いときHレベルを出力する。コンパレータCP2は、第2の二次巻線Ns2の電圧Vi2が第2出力電圧Vo2より高いときHレベルを出力する。ANDゲートAN1はコンパレータCP1,CP2の出力が共にHレベルであるときHレベルを出力し、整流スイッチ素子Qsをオンさせる。第1の実施形態によれば、特許文献1~3に示されたようなPWM制御回路が不要であり、第2出力電圧を出力するための制御回路が簡素化できる。また、第1スイッチング素子Q1がターンオフすると第2の二次巻線Ns2に逆極性の電圧が発生する。第1スイッチング素子Q1のオフ期間において整流スイッチ素子Qsがオンのときにはパルス電流が制限されずに流れる。整流スイッチ素子Qsがオフのときには、パルス電流は流れない。つまり整流スイッチ素子Qsのオンオフを制御することでパルス電流のパルス数を制御して第2出力電圧Vo2を安定させることができる。《第2の実施形態》図3A、図3Bは第2の実施形態に係るスイッチング電源回路102の回路図である。図4はスイッチング電源回路102の動作を示す主要な波形図である。スイッチング電源回路102は、一次巻線Np、第1の二次巻線Ns1および第2の二次巻線Ns2を備えたトランスTと、一次巻線Npに直列接続された第1スイッチング素子Q1と、一次巻線Npとともに閉ループを構成する位置に接続された第2スイッチング素子Q2と、第1スイッチング素子Q1と第2スイッチング素子Q2とを短いデッドタイムを挟んで交互にオンオフする第1スイッチング制御回路CNT1と、第1帰還回路FB1を備えている。トランスTの一次側には、一次巻線Npに対して直列に共振インダクタLrおよび共振キャパシタCrを備えている。この共振インダクタLrと共振キャパシタCrとによって共振回路を構成している。また、スイッチング電源回路102は、第1の二次巻線Ns1の出力を整流平滑して第1出力電圧Vo1を発生する第1整流平滑回路と、第2の二次巻線Ns2の出力を整流平滑して第2出力電圧Vo2を発生する第2整流平滑回路を備えている。第1の二次巻線Ns1に接続されている第1整流素子Ds1およびキャパシタCo1によって第1整流平滑回路が構成されている。また、第2の二次巻線Ns2に接続されている第2整流回路CR2およびキャパシタCo2によって第2整流平滑回路が構成されている。第2整流回路CR2は整流スイッチ素子Qs、この整流スイッチ素子Qsを制御する第2スイッチング制御回路CNT2および帰還回路FB2を備えている。また、前記第2整流回路CR2は、整流スイッチ素子Qsに対して直列接続され、第2の二次巻線Ns2の電圧を順方向に流す第2整流素子Ds2を備えている。第2整流平滑回路には、第2整流回路CR2に流入する電流の立ち上がりを遅らせる二次側インダクタLrs2を備えている。この二次側インダクタLrs2はトランスTの漏れインダクタンス、またはトランスTの第2の二次巻線Ns2に接続したインダクタである。第1整流平滑回路にはインダクタLrs1を備えている。このインダクタLrs1はトランスTの漏れインダクタンスである。図3Aに示したスイッチング電源回路102の作用は次のとおりである。第1スイッチング素子Q1および第2スイッチング素子Q2は第1スイッチング制御回路CNT1の制御により短いデッドタイムを挟んで交互にオンオフされる。この時のスイッチング周波数は共振インダクタLrと共振キャパシタCrによる共振周波数に等しいかほぼ等しい。第1スイッチング素子Q1がターンオフすると第1の二次巻線Ns1に逆極性の電圧が発生する。第1の二次巻線Ns1には、インダクタLrs1により緩やかに電流が立ち上がり、第1出力電圧Vo1が供給される。第1帰還回路FB1は第1出力電圧Vo1と基準電圧との比較により生成した信号を第1スイッチング制御回路CNT1へ負帰還する。この制御により、第1出力電圧Vo1が印加される負荷に流れる負荷電流に関わらず、また入力電源Viの電圧変動に関わらず、第1出力電圧Vo1は所定電圧に保たれる。一方、第1スイッチング素子Q1がターンオフすると第2の二次巻線Ns2にも逆極性の電圧が発生する。第2の二次巻線Ns2には、インダクタLrs2により緩やかに電流が立ち上がり、第2整流回路CR2で整流され、キャパシタCo2により平滑されて、第2出力電圧Vo2が供給される。このように第1スイッチング素子Q1のオフ期間において整流スイッチ素子Qsにはパルス電流が流れる。第2帰還回路FB2は第2出力電圧Vo2と基準電圧との比較により生成した信号を第2スイッチング制御回路CNT2へ負帰還する。第2帰還回路FB2および第2スイッチング制御回路CNT2による動作は次のとおりである。出力電圧Vo2が基準電圧よりも低いときは、整流スイッチ素子Qsが導通状態となっていて、第2整流回路CR2は導通し、インダクタLrs2により緩やかに電流が立ち上がり、出力電圧Vo2が供給される。整流スイッチ素子Qsが導通状態であるため、第1スイッチング素子Q1のオフ期間において整流スイッチ素子Qsに流れるパルス電流は制限されない。出力電圧Vo2が基準電圧よりも高いときは、整流スイッチ素子Qsが非導通状態となっていて、第2整流回路CR2は非導通となり、第1スイッチング素子Q1のオフ期間において整流スイッチ素子Qsにパルス電流は流れない。このように、整流スイッチ素子Qsの導通/非導通は第2出力電圧Vo2の電圧情報に基づいて制御される。また、第2整流回路CR2に流れる電流の立ち上がりはインダクタLr2により遅れ、第2整流素子に電流が流れ始める前に整流スイッチ素子Qsは確実に導通している。また、第2整流素子Ds2に流れる電流が逆方向電流となると、第2整流素子Ds2が逆バイアスになることによって電流が遮断された後、整流スイッチ素子Qsは非導通となる。更に、トランスTに発生する電圧で整流スイッチ素子Qsが動作するため、第1スイッチング素子Q1および第2スイッチング素子Q2のスイッチング周波数に同期して整流スイッチ素子Qsが動作する。図3Bは図3Aに示した第2整流回路CR2の具体的な回路構成を示す図である。図3Bにおいて、第2整流回路CR2内の第2帰還回路FB2の出力部にはフォトカプラの受光素子PCと対をなす発光素子を備えている。この第2整流回路CR2内の第2帰還回路FB2、第2整流素子Ds2および整流スイッチ素子Qs以外の回路が、図3A中の第2スイッチング制御回路CNT2である。スイッチング電源回路102の動作は次のとおりである。[第1スイッチング素子Q1のオン期間]第2出力電圧Vo2が生じることによって、ツェナーダイオードDz、抵抗Rg、抵抗Rg2およびキャパシタCgからなる並列回路を介してキャパシタCbが充電される。[第2スイッチング素子Q2のオン期間第2出力電圧Vo2が所定電圧より低く、第2整流回路CR2が導通状態のとき]第1スイッチング素子Q1がターンオフすると、第2の二次巻線Ns2の電圧は反転し、第2スイッチング素子Q2がターンオンする。キャパシタCbの電圧は抵抗Rg2とキャパシタCgからなる並列回路および抵抗Rgを介して整流スイッチ素子Qsのゲートソース間に加えられ、整流スイッチ素子Qsがターンオンする。インダクタLrs2によって電流は電圧より遅れて緩やかに立ち上がり、第2整流回路CR2は導通状態となって、キャパシタCo2が充電されながら第2出力電圧Vo2が供給される。このように第1スイッチング素子Q1のオフ期間において整流スイッチ素子Qsにはパルス電流が制限されずに流れる。第2スイッチング素子Q2がターンオフすると第2の二次巻線Ns2の電圧は反転し、第2整流素子Ds2は非導通となって、第2整流回路CR2は非導通状態となる。その後、第1スイッチング素子Q1がターンオンする。このときには、第2整流回路CR2が非導通状態となる前にトランジスタTrがオンすることはない。[第2スイッチング素子Q2のオン期間第2出力電圧Vo2が所定電圧より高く、第2整流回路CR2が非導通状態のとき]第2出力電圧Vo2が所定電圧より高い場合は、受光素子PCのインピーダンスは小さくなる。第1スイッチング素子Q1がターンオフすると、第2の二次巻線Ns2の電圧は反転し、第2スイッチング素子Q2がターンオンする。キャパシタCbの電圧により、ダイオードDp、受光素子PCおよび抵抗Rtを介してキャパシタCtが充電され、トランジスタTrのベースエミッタ間電圧がしきい値電圧約06Vを超えるとトランジスタTrはオンとなり、整流スイッチ素子Qsのゲートソース間に電圧は加わらず、整流スイッチ素子Qsはオフとなって、第2整流回路CR2は非導通状態を維持する。そのため、第1スイッチング素子Q1のオフ期間において整流スイッチ素子Qsにパルス電流は流れない。その後、第1スイッチング素子Q1がターンオンする。ダイオードDbeはキャパシタCtに逆電圧の充電を防止する。第2出力電圧Vo2が印加される負荷の電流が通常負荷電流であるときには、図4に示したように、第2の二次巻線Ns2の電圧の立ち上がりで整流スイッチ素子Qsがターンオンする状態とターンオンしない状態歯抜け状態とが発生し、この歯抜け状態の発生頻度でパルス電流のパルス数を制御して第2出力電圧Vo2が安定化される。第2出力電圧Vo2が印加される負荷の電流が小さい軽負荷の場合、キャパシタCtに対する充電時定数が小さくなって、整流スイッチ素子Qsのターンオン後、キャパシタCtの電圧は速やかに06Vに達してトランジスタTrがオンし、整流スイッチ素子Qsはターンオフする。すなわち、軽負荷では、スイッチ素子Qsのオン時間が短縮化される。そのため、図4に示したとおり、二次巻線Ns2の電圧が発生している期間内でスイッチ素子Qsがターンオフする。このように通常負荷では、図4の通常負荷時の波形となり、軽負荷では、図4の軽負荷時の波形もしくは図4の通常負荷時の波形と軽負荷時の波形との混在の波形となる。なお、二次巻線Ns2の電圧が発生している期間内でスイッチ素子QsがターンオフするとZCS動作ゼロ電流スイッチとはならない場合があるが、軽負荷であって整流スイッチ素子Qsで遮断される電流値が小さいことから、ターンオフの際のスイッチング損失およびノイズは問題とならない。第2の実施形態によれば、次の効果を奏する。トランスTの第2の二次巻線Ns2の電圧が第2出力電圧Vo2より高く、且つ第2出力電圧Vo2が所定電圧よりも低いときに整流スイッチ素子Qsが導通するので、整流スイッチ素子Qsを通って流れるパルス電流のパルス数が単位時間あたりにおいて制御されて第2出力電圧Vo2が高精度化される。整流スイッチ素子Qsのターンオンの際に、インダクタLrs2により第2整流回路CR2に流れる電流の立ち上がりが遅れ、第2整流回路CR2に電流が流れ始める前に整流スイッチ素子Qsは確実に導通させることができるので、ZVSゼロ電圧スイッチ動作となる。また、第2整流素子Ds2が非導通となってから整流スイッチ素子Qsがターンオフするので、ZCSゼロ電流スイッチ動作となる。そのため、ターンオンの際およびターンオフの際のスイッチング損失およびノイズ、サージ電圧が殆ど発生しない。これにともない、整流スイッチ素子Qsに高耐圧性が不要となり、導通損失の少ない低耐圧の素子を用いることで発熱量が抑えられて電源装置の小型軽量化が図れる。また、ノイズの影響によるスイッチング動作の不安定性が無く、出力電圧の精度が維持できる。トランスに発生する電圧で整流スイッチ素子Qsが動作するので、整流スイッチ素子Qsの動作を第1スイッチング素子のスイッチングに同期した動作となる。そのため、同期信号の発生回路や伝達回路が不要であり小型化を図ることができる。また、複数のスイッチング周波数が混在することによる干渉がなく、音鳴りやノイズの発生を抑制することができる。第2出力電圧Vo2が印加される負荷の電流の増大、減少に応答して整流スイッチ素子Qsが動作するので、負荷変化に対する高速応答が可能となる。トランスTの第2の二次巻線Ns2に発生する交流電圧で整流スイッチ素子Qsが動作するため、駆動制御用の直流電源が不要であり、そのため小型軽量化を図ることができる。また、直流電源を設けることによる固定損失が発生しないため高効率動作が可能となる。《第3の実施形態》図5は第3の実施形態に係るスイッチング電源回路103の回路図である。このスイッチング電源回路103は、整流スイッチ素子QsをトランスTに設けた駆動巻線Nb1に発生する電圧を用いて駆動制御する例である。また、第2出力電圧Vo2は第1出力電圧Vo1よりも低い例である。スイッチング電源回路103の動作は次のとおりである。[第2スイッチング素子Q2のオン期間第2出力電圧Vo2が所定電圧より低く、第2整流回路CR2が導通状態のとき]第1スイッチング素子Q1がターンオフすると、駆動巻線Nb1の電圧は抵抗Rgを介して、整流スイッチ素子Qsのゲートソース間に電圧が印加され、整流スイッチ素子Qsがターンオンする。インダクタLrs2によって電流は電圧より遅れて緩やかに立ち上がり、第2整流回路CR2は導通状態となって、キャパシタCo2が充電されながら第2出力電圧Vo2が供給される。第2スイッチング素子Q2がターンオフすると第2の二次巻線Ns2の電圧は反転し、第2整流素子Ds2は非導通となって、第2整流回路CR2は非導通状態となる。その後第1スイッチング素子Q1がターンオンする。[第2スイッチング素子Q2のオン期間第2出力電圧Vo2が所定電圧より高く、第2整流回路CR2が非導通状態のとき]第2出力電圧Vo2が所定電圧より高い場合は、受光素子PCのインピーダンスは小さくなる。駆動巻線Nb1の電圧は、抵抗Rg2および受光素子PCを介してキャパシタCtが充電される。キャパシタCtの電圧がトランジスタTrのベースエミッタ間のしきい値電圧約06Vを超えるとトランジスタTrはオンする。トランジスタTrがオンすると、整流スイッチ素子Qsのゲートソース間に電圧は加わらず、整流スイッチ素子Qsはオフとなって、第2整流回路CR2は非導通状態を維持する。その後、第1スイッチング素子Q1がターンオンする。その他の作用は第2の実施形態と同様である。第3の実施形態によれば、駆動巻線Nb1の電圧で整流スイッチ素子Qsを直接ターンオンさせることができるので、図3Bに示したキャパシタCbは不要である。また、整流スイッチ素子Qsを駆動制御するのに適した電圧をトランスTに設けられた駆動巻線Nb1の巻数で設定できるため、最適なタイミングで整流スイッチ素子Qsを駆動でき、そのため損失をより低減できる。その他は第1第2の実施形態で述べた効果と同様の効果を奏する。《第4の実施形態》図6は第4の実施形態に係るスイッチング電源回路104の回路図である。このスイッチング電源回路104は、第2整流回路CR2において、第2整流素子Ds2と電気的に並列にサージ電圧吸収用キャパシタCsを備えている。その他の構成は第2の実施形態で示したものと同様である。第4の実施形態によれば、入力電源Viの電圧や第2出力電圧Vo2が急に変化した場合などの過渡変化において、インダクタLrs2に流れる電流が整流スイッチ素子Qsにより急峻に遮断された際に整流スイッチ素子Qsの両端に発生するサージ電圧を抑制し、過大な電圧ストレスが発生するのを抑制できる。その他は第1第2の実施形態で述べた効果と同様の効果を奏する。《第5の実施形態》図7は第5の実施形態に係るスイッチング電源回路105の回路図である。このスイッチング電源回路105は、第1の二次巻線Ns1と第2の二次巻線Ns2を別の巻線として構成した例である。また、第1の二次巻線Ns1と第2の二次巻線Ns2とを逆極性の巻線として構成した例である。その他の構成は第2の実施形態で示したものと同様である。第5の実施形態によれば、第1スイッチング素子Q1のオン期間では第1の二次巻線Ns1から第1出力電圧Vo1を得て、第2スイッチング素子Q2がオンの期間では第2整流回路CR2の導通時に、第2の二次巻線Ns2から出力電圧Vo2を得る。第2出力電圧Vo2の電圧は第2整流回路CR2で高精度に制御できる。また、第1スイッチング素子Q1および第2スイッチング素子Q2のいずれのオン期間においても一次側から二次側にエネルギーが伝送されるため、トランスの小型化が図れる。その他は第1第2の実施形態で述べた効果と同様の効果を奏する。《第6の実施形態》図8は第6の実施形態に係るスイッチング電源回路106の回路図である。このスイッチング電源回路106は、トランスTに二つの第1の二次巻線Ns11,Ns12を備え、その出力に、ダイオードDs11,Ds12およびキャパシタCo1によるセンタータップ整流回路を構成したものである。その他の構成は第2の実施形態で示したものと同様である。このように、第1の二次巻線にセンタータップ整流回路を構成することで、第1スイッチング素子Q1および第2スイッチング素子Q2のそれぞれのオン期間において一次側から二次側へエネルギーを伝送することができるため、トランスの小型化が図れる。その他は第1第2の実施形態で述べた効果と同様の効果を奏する。《第7の実施形態》図9は第7の実施形態に係るスイッチング電源回路107の回路図である。このスイッチング電源回路107は、第1の二次巻線Ns1と第2の二次巻線Ns2とを絶縁された別の巻線として構成した例である。また、第1の二次巻線Ns1と第2の二次巻線Ns2を同じ極性の巻線として構成した例である。その他の構成は第2の実施形態で示したものと同様である。第7の実施形態によれば、第1出力電圧Vo1と第2出力電圧Vo2を互いに絶縁された出力として得ることができる。その他は第1第2の実施形態で述べた効果と同様の効果を奏する。《第8の実施形態》図10は第8の実施形態に係るスイッチング電源回路108の回路図である。このスイッチング電源回路108は、第1の二次巻線Ns1にダイオードDs11,Ds12およびキャパシタCs1,Cs2による倍電圧整流回路を接続し、第2の二次巻線Ns2の電圧を第2整流回路CR2で制御する構成とした例である。その他の構成は第2の実施形態で示したものと同様である。第8の実施形態によれば、第1スイッチング素子Q1および第2スイッチング素子Q2のそれぞれのオン期間において一次側から二次側へエネルギーが伝送されるため、トランスの小型化が図れる。また、第1出力電圧Vo1を得るための第1の二次巻線Ns1は一つの二次巻線で構成できる。その他は第1第2の実施形態で述べた効果と同様の効果を奏する。《第9の実施形態》図11は第9の実施形態に係るスイッチング電源回路109の回路図である。このスイッチング電源回路109は、第1の二次巻線Ns1に、四つのダイオードDs1による全波整流回路を接続し、第2の二次巻線Ns2の電圧を第2整流回路CR2で制御する構成とした例である。その他の構成は第2の実施形態で示したものと同様である。第9の実施形態によれば、第1スイッチング素子Q1および第2スイッチング素子Q2のそれぞれのオン期間において一次側から二次側へエネルギーが伝送されるため、トランスの小型化が図れる。また、第1出力電圧Vo1を得るための第1の二次巻線Ns1は一つの二次巻線で構成できる。その他は第1第2の実施形態で述べた効果と同様の効果を奏する。《第10の実施形態》図12は第10の実施形態に係るスイッチング電源回路110の回路図である。このスイッチング電源回路110は、複数の二次側整流回路CR2、CR3、CR4を備えて構成した例である。その他の構成は第2の実施形態で示したものと同様である。第10の実施形態によれば、複数の整流回路CR2、CR3、CR4を備え、それらが個別に制御されるので、複数の第2出力電圧Vo2、Vo3、Vo4をそれぞれ高精度に制御できる。その他は第1第2の実施形態で述べた効果と同様の効果を奏する。《第11の実施形態》図13は第11の実施形態に係るスイッチング電源回路111の回路図である。このスイッチング電源回路111は、第2整流回路CR2が2つのダイオードDs21、Ds22および一つの整流スイッチ素子Qsを備え、第2の二次巻線Ns21、Ns22の電圧をセンタータップ整流する構成とし、第2出力電圧Vo2を第2整流回路CR2で制御する構成とした例である。また、トランスTに駆動巻線Nb1,Nb2を備え、センタータップ整流した電圧信号を基に、整流スイッチ素子Qsを制御するように構成した例である。その他の構成は第2の実施形態および第3の実施形態で示したものと同様である。第11の実施形態によれば、第1の二次巻線Ns11とNs12、および第2の二次巻線Ns21とNs22は、それぞれセンタータップ整流回路とすることで、第1スイッチング素子Q1および第2スイッチング素子Q2のそれぞれのオン期間において一次側から二次側へエネルギーを伝送することができるため、トランスの小型化が図れる。また、第1出力電圧Vo1および第2出力電圧Vo2におけるリップル電圧を低減できる。その他は第1~第3の実施形態で述べた効果と同様の効果を奏する。《第12の実施形態》図14は第12の実施形態に係るスイッチング電源回路112の回路図である。このスイッチング電源回路112は、第2整流回路CR2に四つのダイオードDs2と一つの整流スイッチ素子Qsを備え、第2の二次巻線Ns2の電圧を全波整流して出力電圧Vo2を得て、出力電圧Vo2を整流回路CR2で制御する構成とした例である。その他の構成は第2の実施形態で示したものと同様である。第12の実施形態によれば、第1の二次巻線Ns1は第1スイッチング素子Q1および第2スイッチング素子Q2のそれぞれのオン期間において一次側から二次側へエネルギーを伝送することができ、トランスTの小型化が図れる。また、第1電圧出力および第2電圧出力のそれぞれにおけるリップル電圧を低減できる。第2の二次巻線Ns2の電圧は全波整流されるため、第2出力電圧Vo2におけるリップル電圧はさらに低減できる。その他は第1第2の実施形態で述べた効果と同様の効果を奏する。《第13の実施形態》図15は第13の実施形態に係るスイッチング電源回路113の回路図である。このスイッチング電源回路113は、第2整流回路CR2に二つのダイオードDs21、Ds22と二つの整流スイッチ素子Qs1,Qs2を備え、第2の二次巻線Ns2の電圧を倍電圧整流することによって第2出力電圧Vo2を得る構成とした例である。その他の構成は第2の実施形態で示したものと同様である。第13の実施形態によれば、第2の二次巻線Ns2の電圧は倍電圧整流されるため、第1の二次巻線Ns1は第1スイッチング素子Q1および第2スイッチング素子Q2のそれぞれのオン期間において一次側から二次側へエネルギーが伝送され、トランスTの小型化が図れる。また、第1電圧出力および第2電圧出力のそれぞれにおけるリップル電圧を低減できる。その他は第1第2の実施形態で述べた効果と同様の効果を奏する。《第14の実施形態》図16は第14の実施形態に係るスイッチング電源回路114の回路図である。このスイッチング電源回路114は、第2~第13の実施形態で示した回路に比べて一次側の共振キャパシタCrの位置が異なる。すなわち、共振キャパシタCrと第2スイッチング素子Q2の直列回路が一次巻線NpとインダクタLrとの直列回路に対して並列接続されている。第2~第13の実施形態ではトランスの一次側がハーフブリッジ構成であったのに対し、第14の実施形態はフライバックアクティブクランプ回路というトポロジーである。すなわち、第2スイッチング素子Q2がクランプ素子として作用し、トランスTの励磁が強制的にリセットされて高電圧の発生が防止されるとともに変換効率が向上する。そのため、入力電圧の変化に対する出力電圧の制御特性が改善される。その他は第1第2の実施形態で述べた効果と同様の効果を奏する。《第15の実施形態》図17は第15の実施形態に係るスイッチング電源回路115の回路図である。このスイッチング電源回路115は、トランスTの一次側に第2スイッチング素子Q2を設けずにフライバックコンバータを構成した例である。第15の実施形態によれば、主スイッチング素子が単一であるので、電流容量が比較的低い小型のスイッチング電源回路に適する。《第16の実施形態》図18は第16の実施形態に係るスイッチング電源回路116の回路図である。このスイッチング電源回路116は、トランスTの一次側に第2スイッチング素子Q2を設けずにフォワードコンバータを構成した例である。第16の実施形態によれば、主スイッチング素子が単一であるので、電流容量が比較的低い小型のスイッチング電源回路に適する。"