指定されたデューティ比の出力信号を出力する信号発生装置であって、入力信号と前記出力信号との位相差を検出する位相検出器と、前記位相差に応じた周波数の発振信号を出力する発振器と、指定値に応じて前記発振信号のデューティ比を変更して前記出力信号として出力するとともに前記位相検出器に供給するデューティ変更部と、を備える信号発生装置。前記位相検出器により検出された前記位相差をフィルタリングして、前記発振器に供給するループフィルタを更に備える請求項1に記載の信号発生装置。前記デューティ変更部は、前記発振信号のエッジを鈍らせる波形成形部と、前記指定値に応じた電圧を出力する電圧発生部と、前記波形成形部から出力された信号の電圧と前記電圧発生部から出力された電圧とを比較して、比較結果に応じた論理レベルの前記出力信号を出力するコンパレータと、を有する請求項1または2に記載の信号発生装置。前記デューティ変更部は、前記出力信号のデューティ比を測定する測定部と、前記指定値および前記測定部により測定されたデューティ比に応じた電圧を前記電圧発生部から出力させる制御部と、を更に有する請求項3に記載の信号発生装置。前記波形成形部は、ローパスフィルタである請求項3または4に記載の信号発生装置。前記デューティ変更部は、前記出力信号の周波数に応じて、前記ローパスフィルタのカットオフ周波数を変更する特性変更部を更に有する請求項5に記載の信号発生装置。前記デューティ変更部は、前記波形成形部から出力された信号のピーク値を検出するピーク検出部と、前記指定値および前記ピーク検出部により検出されたピーク値に応じた電圧を前記電圧発生部から出力させる制御部と、を更に有する請求項3から6の何れか一項に記載の信号発生装置。前記デューティ変更部は、前記発振信号を遅延する第1遅延回路と、前記発振信号を遅延する第2遅延回路と、前記第1遅延回路から出力された第1発振信号の反転値と、前記第2遅延回路から出力された第2発振信号の値との論理積を前記出力信号として出力するAND回路と、前記指定値に応じて、前記第1遅延回路および前記第2遅延回路の遅延量の差を制御する制御部と、を有する請求項1または2に記載の信号発生装置。予め定められた周波数のクロック信号を前記入力信号として発生する基準クロック発生部を更に備える請求項1から8の何れか一項に記載の信号発生装置。前記出力信号を予め定められた分周比により分周した分周信号を出力する帰還分周器を更に備え、前記位相検出器は、前記入力信号と前記分周信号との位相差を検出する請求項1から9の何れか一項に記載の信号発生装置。前記出力信号を予め定められた分周比により分周した分周信号の反転信号を出力する帰還分周器を更に備え、前記位相検出器は、前記入力信号と前記分周信号の反転信号との位相差を検出する請求項1から9の何れか一項に記載の信号発生装置。前記発振器から出力された前記発振信号を予め定められた分周比により分周した信号を出力する出力段分周器を更に備え、前記デューティ変更部は、前記出力段分周器から出力された前記発振信号のデューティ比を指定値に応じて変更して前記出力信号として出力するとともに前記位相検出器に供給する請求項1から11の何れか一項に記載の信号発生装置。外部から入力データの系列を入力する入力部を更に備え、前記デューティ変更部は、前記入力部が入力データを入力する毎に、前記入力データに応じて前記発振信号のデューティ比を変更する請求項1から12の何れか一項に記載の信号発生装置。被試験デバイスを試験する試験装置であって、請求項1から13の何れか一項に記載の信号発生装置から出力された信号に応じた試験信号を前記被試験デバイスに印加する信号印加部と、前記試験信号を印加したことに応じて前記被試験デバイスから出力された応答信号に基づき前記被試験デバイスの良否を判定する判定部と、を備える試験装置。例えば、第1のデューティ変更回路として、クロック信号をローパスフィルタリングした信号と直流電圧とをコンパレータにより比較する回路が知られている。この第1のデューティ変更回路は、直流電圧を制御することにより、コンパレータから出力される信号のデューティ比を変更することができる。しかし、この第1のデューティ変更回路は、デューティ比に応じて出力信号のエッジの位相が変化してしまう。また、この第1のデューティ変更回路は、ローパスフィルタの群遅延の影響から周波数に応じて出力信号のエッジの位相が変化してしまう。このように第1のデューティ変更回路は、エッジの位相を固定した状態でデューティ比を変更することができなかった。また、第2のデューティ変更回路として、クロック信号を固定時間分遅延する第1遅延素子と、クロック信号を設定された時間分遅延する第2遅延素子と、第1遅延素子から出力された信号と第2遅延素子から出力された信号の反転信号とをAND演算した信号を出力するAND回路とを備える回路が知られている。この第2のデューティ変更回路は、第2遅延素子の遅延量を制御することにより、AND回路から出力される信号のデューティ比を変更することができる。しかし、この第2のデューティ変更回路は、入力周波数の変化に対してエッジの位相を固定した状態では、0から50の範囲でしかデューティ比を変更することができなかった。また、この第2のデューティ比変更回路は、第2遅延素子として多段アンプを従属接続した半導体ロジックIC等の可変遅延素子を使用した場合、この可変遅延素子の遅延量の温度依存性が大きく、また、遅延素子がランダムノイズを発生するので、精度良くデューティ比を設定することが困難であった。また、第3のデューティ変更回路として、特許文献1のFIG7に示された回路が知られている。この第3のデューティ変更回路は、2つのPLL回路およびSRフリップフロップを用いてデューティ比を変更する。しかし、この第3のデューティ変更回路は、可変遅延素子に相当するPLL回路を2つも備えるので、回路規模が大きくなってしまっていた。本発明の第1の態様においては、指定されたデューティ比の出力信号を出力する信号発生装置であって、入力信号と前記出力信号との位相差を検出する位相検出器と、前記位相差に応じた周波数の発振信号を出力する発振器と、指定値に応じて前記発振信号のデューティ比を変更して前記出力信号として出力するとともに前記位相検出器に供給するデューティ変更部と、を備える信号発生装置を提供する。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、本実施形態に係る信号発生装置10の構成を示す。信号発生装置10は、指定されたデューティ比の出力信号を出力する。信号発生装置10は、基準クロック発生部12と、位相検出器14と、ループフィルタ16と、電圧制御発振器VCO18と、出力段分周器20と、デューティ変更部22と、帰還分周器24とを備える。基準クロック発生部12は、予め定められた周波数のクロック信号を発生する。基準クロック発生部12は、ユーザの設定に応じた周波数のクロック信号を出力する。位相検出器14は、基準クロック発生部12から出力されたクロック信号を入力信号として入力する。位相検出器14は、入力信号と出力信号との位相差を検出する。本実施形態においては、位相検出器14は、入力信号と、出力信号を予め定められた分周比Mにより分周した分周信号との位相差を検出する。そして、本実施形態においては、位相検出器14は、検出した位相差に応じた位相差信号を出力する。ループフィルタ16は、位相検出器14により検出された位相差をフィルタリングして、電圧制御発振器18に供給する。本実施形態においては、ループフィルタ16は、位相検出器14から出力された位相差信号をフィルタリングする。ループフィルタ16は、一例として、ローパスフィルタである。ループフィルタ16のカットオフ周波数は、当該信号発生装置10に含まれる各要素の雑音特性等に応じてユーザにより適切に定められる。電圧制御発振器18は、ループフィルタ16から出力されたフィルタリングされた位相差に応じた周波数の発振信号を出力する。本実施形態においては、電圧制御発振器18は、ループフィルタ16から出力されたフィルタリングされた位相差信号の電圧に応じた周波数の発振信号を出力する。出力段分周器20は、電圧制御発振器18から出力された発振信号を予め定められた分周比Nにより分周した信号を出力する。出力段分周器20は、分周した発振信号をデューティ変更部22に供給する。なお、信号発生装置10は、出力段分周器20を備えない構成であってもよい。デューティ変更部22は、デューティ比を指定する指定値が外部から供給される。デューティ変更部22は、指定値に応じて発振信号のデューティ比を変更する。そして、デューティ変更部22は、デューティ比を変更した発振信号を出力信号として外部に出力する。本例においては、デューティ変更部22は、出力段分周器20から出力された発振信号のデューティ比を指定値に応じて変更して、出力信号として外部に出力する。これとともに、デューティ変更部22は、デューティ比を変更した発振信号即ち、出力信号を、帰還分周器24を介して位相検出器14に供給する。帰還分周器24は、デューティ変更部22から出力された出力信号を予め定められた分周比Mにより分周した分周信号を出力する。そして、帰還分周器24は、分周信号を位相検出器14へと供給する。なお、信号発生装置10は、帰還分周器24を備えない構成であってもよい。即ち、この場合、信号発生装置10は、出力段分周器20の設定値によっては、デューティ変更部22から出力された出力信号を分周せずに、位相検出器14へと供給してもよい。デューティ変更部22は、一例として、波形成形部32と、制御部34と、電圧発生部36と、コンパレータ38とを有する。波形成形部32は、発振信号のエッジを鈍らせる。波形成形部32は、一例として、発振信号の基本波成分を通過して高調波成分を遮断するフィルタ特性のローパスフィルタまたはバンドパスフィルタである。このような波形成形部32は、発振信号の基本波を表す正弦波状の信号を出力することができる。また、デューティ変更部22は、ローパスフィルタまたはバンドパスフィタである波形成形部32の前段に、ワンショット回路を有する構成であってもよい。ワンショット回路は、出力段分周器20から出力された発振信号の周期毎に微小時間幅のパルスワンショットパルスを発生する。また、このワンショット回路は、出力段分周器20から出力された発振信号に対するパルスの発生タイミングを、指定値に応じて変更する。これにより、このようなデューティ変更部22は、ワンショット回路により出力信号のデューティ比を粗く調整し、電圧発生部36から出力される電圧により出力信号のデューティ比を細かく調整することができる。また、波形成形部32は、発振信号の周波数に同期した三角波を発生する回路であってもよい。制御部34は、外部から指定された指定値に応じた電圧を電圧発生部36から発生させる。電圧発生部36は、外部から入力された指定値に応じた電圧を出力する。電圧発生部36は、一例として、デジタル-アナログ変換器である。制御部34は、例えば予め登録されたテーブル等を参照して、外部から入力された指定値を、電圧発生部36に印加するべきデジタル値に変換する。コンパレータ38は、波形成形部32から出力された信号の電圧と電圧発生部36から出力された電圧とを比較して、比較結果に応じた論理レベルの出力信号を出力する。コンパレータ38は、一例として、波形成形部32から出力された信号の電圧が電圧発生部36から出力された電圧より大きい場合にH論理レベルとなり、波形成形部32から出力された信号の電圧が電圧発生部36から出力された電圧以下の場合にL論理レベルとなる出力信号を出力する。これに代えて、コンパレータ38は、反転した論理の論理レベルの出力信号を出力してもよい。また、コンパレータ38は、差動入力タイプのロジックICであってもよい。図2は、出力段分周器20から出力された発振信号、発振信号をフィルタリングした信号および電圧発生部36から出力された電圧、および、出力信号の一例を示す。出力段分周器20は、図2のaに示されるような、デューティ比が50の矩形波状の発振信号を出力する。波形成形部32は、矩形波状の発振信号をローパスフィルタリングして、図2のbに示されるような略正弦波状の発振信号を出力する。電圧発生部36は、図2のbに示されるような、指定値に応じた直流電圧を出力する。そして、コンパレータ38は、図2のcに示されるように、フィルタリングされた発振信号の電圧が指定値に応じた電圧より大きい場合にH論理レベルを出力する。また、コンパレータ38は、図2のcに示されるように、フィルタリングされた発振信号の電圧が指定値に応じた電圧以下の場合にL論理レベルを出力する。ここで、電圧発生部36から出力される電圧は、外部から入力される指定値に応じて上下する。電圧発生部36から出力される電圧が上下すると、コンパレータ38から出力される信号の論理レベルが変化するタイミングが前後する。例えば、電圧発生部36から出力される電圧が上昇すると、コンパレータ38から出力される信号の立上りエッジは遅れ、立下りエッジは進む。反対に、電圧発生部36から出力される電圧が下降すると、コンパレータ38から出力される信号の立上りエッジは進み、立下りエッジは遅れる。これにより、デューティ変更部22は、指定値に応じた電圧を変更することにより、出力信号のデューティ比を変更することができる。また、電圧発生部36から出力される電圧がフィルタリングされた発振信号のトップピーク値に一致した場合には、デューティ比は、理想的にはほぼ0となる。また、電圧発生部36から出力される電圧がフィルタリングされた発振信号のボトムピーク値に一致した場合には、デューティ比は理想的には100となる。従って、デューティ変更部22は、出力信号のデューティ比を50の範囲を超えた非常広い範囲で変化させることができる。図3は、本実施形態に係る信号発生装置10から出力される、デューディ比が変更された出力信号の一例を示す。信号発生装置10は、基準クロック発生部12から発生される基準クロックのM倍の周波数の出力信号を出力することができる。さらに、信号発生装置10は、位相検出器14から出力される位相差が0となるように、出力信号の周波数および位相を制御する。即ち、信号発生装置10は、基準クロックの位相と分周信号の位相とを一致させるような、出力信号を出力する。従って、信号発生装置10は、デューティ比に関わらず、エッジの位相が一致した出力信号を出力することができる。例えば、図3のa~dに示されるように、デューティ比に関わらず、立上りエッジの位相が一致した出力信号を出力することができる。以上のように、本実施形態に係る信号発生装置10によれば、エッジの位相を固定した状態でデューティ比を変化させることができる。また、信号発生装置10は、基準クロックの周波数を変化させても、基準クロックに対する出力信号のエッジの位相が固定される。従って、信号発生装置10によれば、出力信号の周波数に関わらず、また周囲温度の変動に関わらず、エッジの位相を固定することができる。また、信号発生装置10によれば、コンパレータ38に、入出力遅延特性の温度依存性の小さい素子を選定することで、デューティ比の温度依存耐性を高めることができる。また、信号発生装置10によれば、出力信号のデューティ比を非常に広い範囲で変化させることができる。また、デューティ変更部22は、コンパレータおよびフィルタ回路等によりデューティ比を変更するので、ロジックICを用いた遅延素子を用いる場合と比較して温度特性が良く、発生するノイズが少ない。従って、信号発生装置10によれば、出力信号のデューティ比を精度良く変更することができる。また、信号発生装置10は、複数のPLL回路を備えなくてよい。従って、信号発生装置10によれば、回路規模を小さくすることができる。図4は、本実施形態の第1変形例に係る信号発生装置10の構成を示す。本変形例に係る信号発生装置10は、図1に示した信号発生装置10と略同一の構成および機能を採るので、図1に示した信号発生装置10が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。本変形例に係るデューティ変更部22は、測定部42を更に有する。測定部42は、コンパレータ38から出力された出力信号のデューティ比を測定する。測定部42は、一例として、出力信号を積分して、出力信号のデューティ比に応じた電圧を出力する。本変形例において、制御部34は、外部から供給された指定値、および測定部42により測定されたデューティ比に応じた電圧を電圧発生部36から出力させる。制御部34は、一例として、測定部42により測定されたデューティ比と指定値により指定されたデューティ比との誤差を算出する。そして、制御部34は、一例として、算出した誤差が小さくなるように電圧発生部36から出力される電圧を、増加または減少することにより補正する。このような変形例に係る信号発生装置10は、出力信号のデューティ比をより精度良く変更することができる。図5は、本実施形態の第2変形例に係る信号発生装置10の構成を示す。本変形例に係る信号発生装置10は、図1に示した信号発生装置10と略同一の構成および機能を採るので、図1に示した信号発生装置10が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。本変形例に係る信号発生装置10は、反転部44を更に備える。反転部44は、コンパレータ38から出力された出力信号を反転して帰還分周器24へと供給する。本変形例において、帰還分周器24は、反転部44により反転された出力信号を分周する。この結果、帰還分周器24は、出力信号を予め定められた分周比により分周した分周信号の反転信号を出力する。そして、本変形例に係る、位相検出器14は、入力信号と分周信号の反転信号との位相差を検出する。なお、反転部44は、帰還分周器24の後段に設けられてもよい。即ち、反転部44は、帰還分周器24から出力された分周信号を反転して、位相検出器14に供給してもよい。また、信号発生装置10は反転部44を備えずに、帰還分周器24が内部において分周信号を反転する構成であってもよい。図6は、第2変形例に係る信号発生装置10から出力される、デューティ比が変更された出力信号の一例を示す。本変形例に係る位相検出器14は、基準クロックの位相と、出力信号を分周した分周信号の反転信号の位相との差を算出する。そして、電圧制御発振器18は、基準クロックの位相と出力信号を分周した分周信号の反転信号の位相とを一致させるような発振信号を出力する。これにより、本変形例に係る信号発生装置10は、図6のa~dに示されるように、デューティ比に関わらず、立下りエッジの位相を固定した出力信号を出力することができる。なお、本変形例に係る信号発生装置10は、立上りエッジの位相を固定した場合と比較して、出力信号の位相が半周期分ずれる。従って、信号発生装置10は、出力信号の位相を半周期分ずらす位相シフト部を更に備えてもよい。これにより、信号発生装置10は、出力信号の位相を、立上りエッジの位相を固定した出力信号の位相と一致させることができる。図7は、本実施形態の第3変形例に係る信号発生装置10の構成を示す。図8は、第3変形例に係る信号発生装置10から出力される出力信号の一例を示す。本変形例に係る信号発生装置10は、図1に示した信号発生装置10と略同一の構成および機能を採るので、図1に示した信号発生装置10が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。本変形例に係る信号発生装置10は、入力部52を更に備える。入力部52は、外部から入力データの系列を入力する。そして、本変形例に係るデューティ変更部22は、入力部52が入力データを入力する毎に、入力データに応じて発振信号のデューティ比を変更する。このような本変形例に係る信号発生装置10は、図8に示されるように、入力データに応じてデューティ比が変化する出力信号を出力することができる。これにより、本変形例に係る信号発生装置10は、入力データに変調成分を与えることによって、デューティ比が変調した信号を出力することができる。なお、デューティ比の変調周波数は、ループフィルタ16のカットオフ周波数より十分小さいことが好ましい。これにより、信号発生装置10は、出力信号のエッジの位相を固定することができる。図9は、本実施形態の第4変形例に係る信号発生装置10の構成を示す。本変形例に係る信号発生装置10は、図1に示した信号発生装置10と略同一の構成および機能を採るので、図1に示した信号発生装置10が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。本変形例に係るデューティ変更部22は、ピーク検出部54と、特性変更部58とを更に有する。ピーク検出部54は、波形成形部32から出力された信号のピーク値を検出する。ピーク検出部54は、一例として、動作開始時またはキャリブレーション時において、波形成形部32から出力される信号のピーク値を検出する。本変形例に係る制御部34は、外部から供給された指定値、および、ピーク検出部54により検出されたピーク値に応じた電圧を、電圧発生部36から出力させる。例えば、制御部34は、波形成形部32から出力される信号が0ボルトを中心として動作する正弦波である場合、下記の式1により表される電圧Vthを電圧発生部36から発生させる。Vth=A×Sinπ×1-2×DUTY/100/2...1なお、式1において、Vthは、電圧発生部36から出力される電圧を表す。Aは、ピーク検出部54により検出された波形成形部32の出力振幅値を表す。DUTYは、百分率で表されたデューティ比指定値を表す。このような変形例に係る信号発生装置10は、電圧制御発振器18から出力される発振信号の振幅が変動した場合、または、発振信号の周波数等が変動して波形成形部32から出力される信号の振幅が変動した場合であっても、精度の良いデューティ比の出力信号を出力することができる。また、特性変更部58は、出力信号の周波数の情報を外部から受け取る。特性変更部58は、一例として、基準クロックの周波数、出力段分周器20の分周比N、および、帰還分周器24の分周比Mから、出力信号の周波数を算出してもよい。そして、特性変更部58は、出力信号の周波数に応じて、ローパスフィルタである波形成形部32のカットオフ周波数を変更する。波形成形部32は、一例として、カットオフ周波数の異なる複数のローパスフィルタを含む。特性変更部58は、出力信号の周波数に応じて当該出力信号の基本波成分のみを通過するローパスフィルタを選択する。そして、特性変更部58は、波形成形部32に選択したローパスフィルタにより出力信号をフィルタリングさせる。また、波形成形部32は、カットオフ周波数を変更可能なアクティブフィルタであってもよい。この場合、特性変更部58は、出力信号の周波数に応じて波形成形部32のカットオフ周波数を変更する。これにより、波形成形部32は、出力信号に応じた最適なカットオフ周波数により発振信号をフィルタリングすることができる。従って、波形成形部32は、発振信号の基本波成分を精度良く通過させることができる。図10は、本実施形態の第5変形例に係るデューティ変更部22の構成を示す。本変形例に係るデューティ変更部22は、図1から図9において説明した信号発生装置10に備えられるデューティ変更部22の一例である。本変形例に係るデューティ変更部22は、第1遅延回路62と、第2遅延回路64と、AND回路66と、制御部34とを有する。第1遅延回路62は、出力段分周器20から出力された発振信号を遅延する。第1遅延回路62は、一例として、入力された信号を、当該入力された信号の周期よりも十分に小さい微小時間単位で遅延することができる可変遅延回路である。第2遅延回路64は、出力段分周器20から出力された発振信号を遅延する。第2遅延回路64は、一例として、入力された信号を予め設定された微小時間分遅延する固定遅延回路である。AND回路66は、第1遅延回路62から出力された第1発振信号の反転値と、第2遅延回路64から出力された第2発振信号との値との論理積を出力信号として出力する。制御部34は、指定値に応じて、第1遅延回路62および第2遅延回路64の遅延量の差を制御する。制御部34は、一例として、可変遅延回路である第1遅延回路62の遅延量を指定値に応じて変更する。このような本変形例に係るデューティ変更部22は、発振信号の各周期における、第1遅延回路62の遅延量と第2遅延回路64の遅延量の時間差に応じた期間においてH論理レベルとなり、他の期間においてL論理レベルとなる出力信号を出力することができる。従って、デューティ変更部22は、第1遅延回路62と第2遅延回路64との遅延量の時間差を変化させることにより、発振信号のデューティ比を変更することができる。図11は、本実施形態の第6変形例に係るデューティ変更部22の構成を示す。本変形例に係るデューティ変更部22は、図1から図9において説明した信号発生装置10に備えられるデューティ変更部22の一例である。なお、図11に示すデューティ変更部22は、図10に示したデューティ変更部22と略同一の構成を採るので、図10に示したデューティ変更部22が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。本変形例に係るデューティ変更部22は、AND回路66に代えて、第1パルス化回路70と、第2パルス化回路72と、SRフリップフロップ74とを有する。第1パルス化回路70は、第1遅延回路62から出力された発振信号における立上りエッジのタイミングにおいて、微小時間幅のパルスワンショットパルスを発生する。第2パルス化回路72は、第2遅延回路64から出力された発振信号における立上りエッジのタイミングにおいて、ワンショットパルスを発生する。SRフリップフロップ74は、セット端子に第1パルス化回路70から出力されたワンショットパルスを入力する。また、SRフリップフロップ74は、リセット端子に第2パルス化回路72から出力されたワンショットパルスを入力する。そして、SRフリップフロップ74は、第1パルス化回路70からワンショットパルスが発生されたタイミングにおいてH論理レベルに立上り、第2パルス化回路72からワンショットパルスが発生されたタイミングにおいてL論理レベルに立下る出力信号を出力する。このような本変形例に係るデューティ変更部22も、発振信号の各周期における、第1遅延回路62の遅延量と第2遅延回路64の遅延量の時間差に応じた期間においてH論理レベルとなり、他の期間においてL論理レベルとなる出力信号を出力することができる。従って、デューティ変更部22は、第1遅延回路62と第2遅延回路64との遅延量の時間差を変化させることにより、発振信号のデューティ比を変更することができる。図12は、本実施形態に係る試験装置80の構成を被試験デバイス200とともに示す。試験装置80は、被試験デバイス200を試験する。被試験デバイス200は、一例として、DDR-SDRAMDoubleDataRateSynchronousDynamicRandomAccessMemory等のクロック信号およびデータ信号が入力される半導体メモリである。試験装置80は、信号印加部82と、判定部84とを備える。信号印加部82は、被試験デバイス200に対して試験信号を印加する。判定部84は、試験信号を印加したことに応じて被試験デバイス200から出力された応答信号に基づき被試験デバイス200の良否を判定する。ここで、信号印加部82は、内部に、図1から図11を参照して説明した信号発生装置10を有する。そして、信号印加部82は、信号発生装置10から出力された信号に応じた試験信号を被試験デバイス200に印加する。例えば、クロック信号およびデータ信号を試験信号として印加する場合において、信号発生装置10は、クロック信号およびデータ信号の何れか一方のデューティ比を、予め設定されたデューティ比データに応じて変化させる。これにより、試験装置80は、任意のデューティ比に設定された試験信号を出力して試験することができる。さらに、試験装置80は、デューティ比データに変調成分を与えることで、試験信号にジッタを発生させて、被試験デバイス200のジッタ耐性を試験することができる。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。