"電子機器に内蔵され前記電子機器の内部装置を制御するコントローラーにおいて、外部バスを介してプロセッサーとデータ通信する外部バスコントローラーと、外部メモリーを着脱可能であって、前記外部メモリーが接続されている場合において前記外部メモリーに対するデータの読み書きを行う外部メモリーコントローラーと、前記内部装置からデータを取得するか前記内部装置へデータを供給する内部機能部とを備え、前記内部機能部は、前記外部メモリーが前記外部メモリーコントローラーに接続されている場合、前記外部メモリーコントローラーを使用して、前記外部メモリーを、前記データのためのバッファーメモリーとして使用し、前記外部メモリーが前記外部メモリーコントローラーに接続されていない場合、前記外部バスコントローラーを使用して、前記プロセッサーのメインメモリーを、前記データのためのバッファーメモリーとして使用すること、を特徴とするコントローラー。前記内部機能部は、前記プロセッサーからの命令に基づいて、前記外部メモリーをバッファーメモリーとして使用するか、前記プロセッサーのメインメモリーをバッファーメモリーとして使用するかを決定することを特徴とする請求項1記載のコントローラー。前記外部メモリーコントローラーによる前記外部メモリーへのデータの読み書きは、前記外部バスコントローラーによるデータ通信より速いことを特徴とする請求項1または請求項2記載のコントローラー。前記内部装置は、画像読取装置であって、前記内部機能部は、その画像読取装置から画像データを取得し、前記バッファーメモリーに記憶すること、を特徴とする請求項1から請求項3のうちのいずれか1項記載のコントローラー。前記内部装置は、印刷装置であって、前記内部機能部は、その印刷装置へ供給する画像データを前記バッファーメモリーに記憶すること、を特徴とする請求項1から請求項3のうちのいずれか1項記載のコントローラー。請求項4記載のコントローラーと、前記画像読取装置と、を備えることを特徴とする画像処理装置。請求項5記載のコントローラーと、前記印刷装置と、を備えることを特徴とする画像処理装置。しかしながら、上述のように、コントローラーに内蔵RAMを設けると、コントローラーの回路規模が大きくなるため、コントローラー自体のコストが高くなる。印刷や画像読取の処理速度が低い装置以下、低速機というであれば、コントローラーに内蔵RAMを設けずに、バスを介してデータを転送して、CPUのメインメモリーを、コントローラーのバッファーメモリーとして使用することができる。一方、印刷や画像読取の処理速度が高い装置以下、高速機というの場合、CPUとコントローラーとの間のバスのデータ転送速度が低いため、CPUのメインメモリーをバッファーメモリーとして使用することは困難であり、上述の特許文献3に記載のように、コントローラーに、バッファーメモリーとしての内蔵RAMを設ける必要がある。このため、低速機用のコントローラーと高速機用のコントローラーを別々に開発する必要があり、コントローラーのコストが高くなってしまう。本発明は、上記の問題に鑑みてなされたものであり、低速機や高速機などといった性能の異なる電子機器に共通して使用可能なコントローラー、およびそのコントローラーを使用した画像処理装置を得ることを目的とする。上記の課題を解決するために、本発明では以下のようにした。本発明に係るコントローラーは、電子機器に内蔵され、その電子機器の内部装置を制御する。このコントローラーは、外部バスを介してプロセッサーとデータ通信する外部バスコントローラーと、外部メモリーを着脱可能であって、外部メモリーが接続されている場合において外部メモリーに対するデータの読み書きを行う外部メモリーコントローラーと、内部装置からデータを取得するか内部装置へデータを供給する内部機能部とを備える。そして、内部機能部は、外部メモリーが外部メモリーコントローラーに接続されている場合、外部メモリーコントローラーを使用して、外部メモリーを、データのためのバッファーメモリーとして使用し、外部メモリーが外部メモリーコントローラーに接続されていない場合、外部バスコントローラーを使用して、プロセッサーのメインメモリーを、データのためのバッファーメモリーとして使用する。これにより、必要に応じて外部メモリーをコントローラーに接続し、バッファーメモリーとして使用することで、コントローラーが、低速機や高速機などといった性能の異なる電子機器に共通して使用可能となる。また、本発明に係るコントローラーは、上記のコントローラーに加え、次のようにしてもよい。この場合、内部機能部は、プロセッサーからの命令に基づいて、外部メモリーをバッファーメモリーとして使用するか、プロセッサーのメインメモリーをバッファーメモリーとして使用するかを決定する。これにより、ソフトウェアで、外部メモリーおよびプロセッサーのメインメモリーのどちらをバッファーメモリーとして使用するかを決定できるため、ハードウェアスイッチなどを設ける必要がなく、コントローラーのコストが低くなる。また、本発明に係るコントローラーは、上記のコントローラーのいずれかに加え、次のようにしてもよい。この場合、外部メモリーコントローラーによる外部メモリーへのデータの読み書きは、外部バスコントローラーによるデータ通信より速い。また、本発明に係るコントローラーは、上記のコントローラーのいずれかに加え、次のようにしてもよい。この場合、上述の内部装置は、画像読取装置である。そして、内部機能部は、その画像読取装置から画像データを取得し、バッファーメモリーに記憶する。また、本発明に係るコントローラーは、上記のコントローラーのいずれかに加え、次のようにしてもよい。この場合、上述の内部装置は、印刷装置である。そして、内部機能部は、その印刷装置へ供給する画像データをバッファーメモリーに記憶する。本発明に係る画像処理装置は、画像読取装置と、上述のコントローラーのいずれかとを備え、そのコントローラーの内部機能部は、その画像読取装置から画像データを取得し、バッファーメモリーに記憶する。本発明に係る画像処理装置は、印刷装置と、上述のコントローラーのいずれかとを備え、そのコントローラーの内部機能部は、その印刷装置へ供給する画像データをバッファーメモリーに記憶する。本発明によれば、低速機や高速機などといった性能の異なる電子機器に共通して使用可能なコントローラー、およびそのコントローラーを使用した画像処理装置を得ることができる。以下、図に基づいて本発明の実施の形態を説明する。実施の形態1.図1は、本発明の実施の形態1に係るコントローラーの構成を示すブロック図である。図1において、コントローラー1は、電子機器に内蔵され、その電子機器の内部装置を制御するICである。この実施の形態1では、コントローラー1は、画像処理装置に内蔵され、その画像処理装置内の画像読取装置2を制御するASICである。画像読取装置2は、原稿画像を光学的に読み取り、その原稿画像の画像データを出力する内部装置である。コントローラー1は、外部バス3を介してプロセッサーの一例としてのCPU4に接続されている。この実施の形態1では、外部バス3は、PCIeバスである。メインメモリー5は、CPU4により使用されるデータやプログラムが一時的に記憶されるメモリーである。メインメモリー5としては、DRAMDynamicRAMなどが使用される。CPU4は、図示せぬROMReadOnlyMemoryなどからプログラムをメインメモリー5にロードして実行し、各種処理を実行する。コントローラー1は、読取制御回路11、内部バス12、画像処理回路13、データ圧縮伸張回路14、外部バスコントローラー15、および外部メモリーコントローラー16を有する。このうち、読取制御回路11、画像処理回路13、およびデータ圧縮伸張回路14は、画像読取装置2から画像データを取得する内部機能部17を構成する。読取制御回路11は、内部バス12に接続されており、画像読取装置2を制御して、画像読取を実行させるとともに、画像読取装置2からの画像データを受信し、バッファーメモリーに記憶する。画像処理回路13は、内部バス12に接続されており、バッファーメモリーから画像データを読み出し、その画像データに対して所定の画像処理を施す。画像処理回路13は、画像処理後の画像データをバッファーメモリーに記憶するか、内部バス12などを介してCPU4へ出力する。データ圧縮伸張回路14は、内部バス12に接続されており、バッファーメモリーから画像データを読み出し、その画像データに対してデータ圧縮またはデータ伸張を施す。データ圧縮伸張回路14は、処理後の画像データをバッファーメモリーに記憶するか、内部バス12などを介してCPU4へ出力する。外部バスコントローラー15は、内部バス12に接続されており、外部バス3を介してCPU4とデータ通信する。外部メモリーコントローラー16は、内部バス12に接続されており、また、外部メモリー21を着脱可能であって、外部メモリー21が接続されている場合において外部メモリー21に対するデータの読み書きを行う。なお、外部メモリー21は、DRAMであって、外部メモリーコントローラー16による外部メモリー21へのデータの読み書きは、外部バスコントローラー3によるCPU4とのデータ通信より速い。読取制御回路11、画像処理回路13、およびデータ圧縮伸張回路14は、外部メモリー21が外部メモリーコントローラー16に接続されている場合、外部メモリーコントローラー16を使用して、外部メモリー21をバッファーメモリーとして使用し、外部メモリー21が外部メモリーコントローラー16に接続されていない場合、外部バスコントローラー15を使用して、メインメモリー5をバッファーメモリーとして使用する。CPU4は、プログラムに従って、外部バス3、外部バスコントローラー15および内部バス12を介して、読取制御回路11、画像処理回路13、およびデータ圧縮伸張回路14のそれぞれに対して、外部メモリー21をバッファーメモリーとして使用するか、メインメモリー5をバッファーメモリーとして使用するかを指定する命令を供給する。読取制御回路11、画像処理回路13、およびデータ圧縮伸張回路14は、それぞれ、CPU4からのその命令に従って、外部メモリー21をバッファーメモリーとして使用するか、メインメモリー5をバッファーメモリーとして使用するかを決定する。次に、実施の形態1に係るコントローラー1の動作について説明する。外部メモリー21が外部メモリーコントローラー16に接続されている場合、CPU4は、外部メモリー21をバッファーメモリーとして使用させる命令を、読取制御部11、画像処理回路13、およびデータ圧縮伸張回路14に供給する。読取制御部11、画像処理回路13、およびデータ圧縮伸張回路14は、この命令を受け付けると、外部メモリーコントローラー16を使用して、外部メモリー21をバッファーメモリーとして使用する。一方、CPU4から、外部メモリー21をバッファーメモリーとして使用させる命令が供給されなかった場合、読取制御部11、画像処理回路13、およびデータ圧縮伸張回路14は、外部バスコントローラー15を使用して、外部バス3を介して、メインメモリー5をバッファーメモリーとして使用する。このようにして、外部メモリー21がコントローラー1に装着されているか否かに応じて、バッファーメモリーとして使用される物理メモリーが切り換えられる。ここで、この実施の形態1に係るコントローラー1が、低速機である画像形成装置に組み込まれた場合について説明する。図2は、実施の形態1による低速機である画像形成装置の一例を示すブロック図である。低速機の場合、コントローラー1は高速な処理が要求されないため、外部メモリー21は装着されない。このため、コントローラー1の読取制御部11は、画像読取装置2から画像データを取得すると、その画像データを、外部バスコントローラー15、外部バス3およびCPU4を介してメインメモリー5に記憶する。そして、画像処理回路13およびデータ圧縮伸張回路14は、メインメモリー5から外部バスコントローラー15、外部バス3およびCPU4を介して画像データを読み出し、その画像データに対して所定の処理を施し、処理後のデータを、外部バスコントローラー15、外部バス3およびCPU4を介してメインメモリー5に記憶する。コピージョブの場合には、このようにしてコントローラー1により処理された後、画像データがメインメモリー5に記憶される。そして、その画像データがメインメモリー5から外部バス33を介して印刷用のコントローラー31により読み出され、印刷装置32に供給される。なお、外部バス33は外部バス3と同様のバスである。コントローラー31は、印刷装置32に画像データを供給して印刷を実行させる。印刷装置32は、例えば、画像データに対してハーフトーニングなどの画像処理を施した後、図示せぬ内蔵の印刷機構印刷用紙の給排紙系、現像プロセス系などを制御して画像データに基づく画像の印刷を行う。次に、この実施の形態1に係るコントローラー1が、高速機である画像形成装置に組み込まれた場合について説明する。図3は、実施の形態1による高速機である画像形成装置の一例を示すブロック図である。高速機の場合、コントローラー1は高速な処理が要求されるため、外部メモリー21が装着される。このため、コントローラー1の読取制御部11は、画像読取装置2からデータを取得すると、そのデータを、外部メモリーコントローラー16を介して外部メモリー21に記憶する。そして、画像処理回路13およびデータ圧縮伸張回路14は、外部メモリー21から外部メモリーコントローラー16を介してデータを読み出し、データに対して所定の処理を施す。コピージョブの場合には、このようにしてコントローラー1により処理された後、コントローラー1から、外部バス3およびCPU4を介してメインメモリー5へ、処理後の画像データが転送される。そして、その画像データがメインメモリー5から外部バス33を介してコントローラー31により読み出され、印刷装置32に供給される。以上のように、上記実施の形態1によれば、コントローラー1は、外部バスコントローラー15と、外部メモリー21を着脱可能であって、外部メモリー21が接続されている場合において外部メモリー21に対するデータの読み書きを行う外部メモリーコントローラー16と、画像読取装置2からデータを取得する内部機能部17とを備える。そして、内部機能部17は、外部メモリー21が外部メモリーコントローラー16に接続されている場合、外部メモリーコントローラー16を使用して、外部メモリー21を、取得したデータのためのバッファーメモリーとして使用し、外部メモリー21が外部メモリーコントローラー16に接続されていない場合、外部バスコントローラー15を使用して、メインメモリー5を、取得したデータのためのバッファーメモリーとして使用する。これにより、必要に応じて外部メモリー21をコントローラー1に接続してバッファーメモリーとして使用することで、コントローラー1が、低速機や高速機などといった性能の異なる画像処理装置に共通して使用可能となる。実施の形態2.本発明の実施の形態2に係るコントローラー1は、画像処理装置に内蔵され、その画像処理装置内の印刷装置を制御する。図4は、本発明の実施の形態2に係るコントローラーの構成を示すブロック図である。図4に示すコントローラー41は、画像処理装置に内蔵され、その画像処理装置内の印刷装置32を制御するASICである。このコントローラー41は、上述のコントローラー1と同様に、外部バスコントローラー55、外部メモリーコントローラー56、および内部機能部57を有する。外部バスコントローラー55および外部メモリーコントローラー56は、上述の外部バスコントローラー15および外部メモリーコントローラー16と同一のものである。つまり、外部メモリーコントローラー56には、外部メモリー21と同様の外部メモリー61を接続可能である。また、内部機能部57は、印刷制御回路51、画像処理回路53、およびデータ圧縮伸張回路54を有する。印刷制御回路51は、内部バス52に接続されており、バッファーメモリーメインメモリー5または外部メモリー61に記憶されている画像データを印刷装置32に供給し、印刷装置32を制御して印刷を実行させる。画像処理回路53は、内部バス52に接続されており、メインメモリー5または外部メモリー61から画像データを読み出し、その画像データに対して所定の画像処理を施す。画像処理回路53は、画像処理後の画像データをバッファーメモリーに記憶する。データ圧縮伸張回路54は、内部バス52に接続されており、メインメモリー5または外部メモリー61から画像データを読み出し、その画像データに対してデータ圧縮またはデータ伸張を施す。データ圧縮伸張回路54は、処理後の画像データをバッファーメモリーに記憶する。また、内部バス52には、外部バスコントローラー55および外部メモリーコントローラー56が接続されている。印刷制御回路51、画像処理回路53、およびデータ圧縮伸張回路54は、外部メモリー61が外部メモリーコントローラー56に接続されている場合、外部メモリーコントローラー56を使用して、外部メモリー61をバッファーメモリーとして使用し、外部メモリー61が外部メモリーコントローラー56に接続されていない場合、外部バスコントローラー55を使用して、メインメモリー5をバッファーメモリーとして使用する。CPU4は、プログラムに従って、外部バス33、外部バスコントローラー55および内部バス52を介して、印刷制御回路51、画像処理回路53、およびデータ圧縮伸張回路54のそれぞれに対して、外部メモリー61をバッファーメモリーとして使用するか、メインメモリー5をバッファーメモリーとして使用するかを指定する命令を供給する。印刷制御回路51、画像処理回路53、およびデータ圧縮伸張回路54は、それぞれ、CPU4からのその命令に従って、外部メモリー61をバッファーメモリーとして使用するか、メインメモリー5をバッファーメモリーとして使用するかを決定する。次に、実施の形態2に係るコントローラー1の動作について説明する。外部メモリー61が外部メモリーコントローラー56に接続されている場合、CPU4は、外部メモリー61をバッファーメモリーとして使用させる命令を、印刷制御部51、画像処理回路53、およびデータ圧縮伸張回路54に供給する。印刷制御部51、画像処理回路53、およびデータ圧縮伸張回路54は、この命令を受け付けると、外部メモリーコントローラー56を使用して、外部メモリー61をバッファーメモリーとして使用する。一方、CPU4から、外部メモリー61をバッファーメモリーとして使用させる命令が供給されなかった場合、印刷制御部51、画像処理回路53、およびデータ圧縮伸張回路54は、外部バスコントローラー55を使用して、外部バス33などを介して、メインメモリー5をバッファーメモリーとして使用する。このようにして、外部メモリー61がコントローラー41に装着されているか否かに応じて、バッファーメモリーとして使用される物理メモリーが切り換えられる。ここで、この実施の形態2に係るコントローラー41が、低速機である画像形成装置に組み込まれた場合について説明する。低速機の場合、コントローラー41は高速な処理が要求されないため、外部メモリー61は装着されない。このため、画像処理回路53およびデータ圧縮伸張回路54は、メインメモリー5から外部バスコントローラー55、外部バス33およびCPU4を介して画像データを読み出し、画像データに対して所定の処理を施し、処理後のデータを、外部バスコントローラー55、外部バス33およびCPU4を介してメインメモリー5に記憶する。そして、コントローラー41の印刷制御部51は、印刷用の画像データを、外部バスコントローラー55、外部バス33およびCPU4を介してメインメモリー5から取得して、印刷装置32へ供給する。次に、この実施の形態2に係るコントローラー41が、高速機である画像形成装置に組み込まれた場合について説明する。図5は、実施の形態2による高速機である画像形成装置の一例を示すブロック図である。高速機の場合、コントローラー41は高速な処理が要求されるため、外部メモリー61が装着される。このため、画像処理回路13およびデータ圧縮伸張回路14は、最初の処理を行う際に、メインメモリー5から画像データを読み出し、処理後の画像データを外部メモリー61に記憶する。そして、その最初の処理以降の処理については、画像処理回路13およびデータ圧縮伸張回路14は、外部メモリー61から画像データを読み出し、処理後の画像データを外部メモリー61に記憶する。そして、印刷制御部11は、外部メモリー61から画像データを読み出して、印刷装置32に供給する。以上のように、上記実施の形態2によれば、コントローラー41は、外部バスコントローラー55と、外部メモリー61を着脱可能であって、外部メモリー61が接続されている場合において外部メモリー61に対するデータの読み書きを行う外部メモリーコントローラー56と、印刷装置32へデータを供給する内部機能部57とを備える。そして、内部機能部57は、外部メモリー61が外部メモリーコントローラー56に接続されている場合、外部メモリーコントローラー56を使用して、外部メモリー61を、印刷装置32へ供給すべきデータのためのバッファーメモリーとして使用し、外部メモリー61が外部メモリーコントローラー56に接続されていない場合、外部バスコントローラー55を使用して、メインメモリー5を、印刷装置32へ供給すべきデータのためのバッファーメモリーとして使用する。これにより、必要に応じて外部メモリー61をコントローラー41に接続し、バッファーメモリーとして使用することで、コントローラー41が、低速機や高速機などといった性能の異なる画像処理装置に共通して使用可能となる。なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。例えば、上記実施の形態1,2において、CPU4とコントローラー1,41とを接続するバスはPCIeであるが、他の規格のバスを使用してもよい。また、上記実施の形態1,2において、CPU4は、例えば、画像処理装置の起動時に、外部バス3,33を介して外部メモリーコントローラー16,56にアクセスして、外部メモリー21,61が接続されているか否かを特定し、外部メモリー21,61が接続されていると特定した場合に、外部メモリー21,61をバッファーメモリーとして使用させる命令を内部機能部17,57に供給するようにしてもよい。また、その場合において、CPU4は、外部メモリー21,61が接続されている場合に、外部メモリー21,61の記憶容量を特定し、外部メモリー21,61の記憶容量に応じて、外部メモリー21,61をバッファーメモリーとして使用させるか否かを判定し、その判定結果に対応する命令を内部機能部17,57に供給するようにしてもよい。また、上記実施の形態1,2において、CPU4とコントローラー1,41との間にブリッジを設け、そのブリッジにメインメモリー5を接続する構成としてもよい。"