"第1のインダクタ及び第2のインダクタが磁気結合されている第1のトランスフォーマと、ゲートが前記第1のインダクタを介して第1の入力ノードに接続され、ドレインが前記第2のインダクタを介してドレインバイアス電位ノードに接続され、ソースが基準電位ノードに接続される第1の電界効果トランジスタと、前記第1の電界効果トランジスタのドレインに接続される第1の出力ノードとを有することを特徴とする増幅回路。さらに、前記第1の入力ノード及び第1のゲートバイアス電位ノード間に接続される第3のインダクタと、前記第1の入力ノード及び入力端子間に接続される第1の容量とを有することを特徴とする請求項1記載の増幅回路。さらに、第4のインダクタ及び第5のインダクタが磁気結合されている第2のトランスフォーマと、ゲートが前記第4のインダクタを介して第2の入力ノードに接続され、ドレインが前記第5のインダクタを介して前記ドレインバイアス電位ノードに接続され、ソースが基準電位ノードに接続される第2の電界効果トランジスタと、前記第2の電界効果トランジスタのドレインに接続される第2の出力ノードと、前記第2の入力ノード及び第2のゲートバイアス電位ノード間に接続される第6のインダクタと、前記第1の出力ノード及び前記第2の入力ノード間に接続される第2の容量とを有することを特徴とする請求項2記載の増幅回路。さらに、前記第2の容量に直列に接続される第7のインダクタを有することを特徴とする請求項3記載の増幅回路。前記第1のインダクタ及び前記第2のインダクタは、相互に巻線の半径が異なることを特徴とする請求項1~4のいずれか1項に記載の増幅回路。前記第1のインダクタ及び前記第2のインダクタは、相互に巻線の中心軸がずれていることを特徴とする請求項1~5のいずれか1項に記載の増幅回路。前記第1のインダクタ及び前記第2のインダクタは、相互に巻線の巻数が異なることを特徴とする請求項1~6のいずれか1項に記載の増幅回路。本発明の目的は、単相信号を高利得で増幅することができる小型の増幅回路を提供することである。増幅回路は、第1のインダクタ及び第2のインダクタが磁気結合されている第1のトランスフォーマと、ゲートが前記第1のインダクタを介して第1の入力ノードに接続され、ドレインが前記第2のインダクタを介してドレインバイアス電位ノードに接続され、ソースが基準電位ノードに接続される第1の電界効果トランジスタと、前記第1の電界効果トランジスタのドレインに接続される第1の出力ノードとを有する。第1のトランスフォーマを設けることにより、第1の電界効果トランジスタのゲート及びドレイン間の寄生容量に還流する信号電流を補償することができるので、単相信号を高利得で増幅することができる。また、第1のインダクタは入力整合回路の一部として使用し、第2のインダクタはドレインバイアス電位供給用のインダクタとして使用することができるので、第1のトランスフォーマのサイズの増加を防止し、増幅回路のサイズを小型にすることができる。図3は、実施形態による増幅回路の構成例を示す回路図である。増幅回路は、容量301、第3のインダクタ302、トランスフォーマ306、nチャネル電界効果トランジスタ305、入力端子IN、入力ノードN1、出力端子OUT、ドレインバイアス電位ノードVd及びゲートバイアス電位ノードVgを有する単相増幅回路である。増幅回路は、入力端子INに入力された単相信号を高利得で増幅し、その増幅した単相信号を出力端子OUTから出力する。増幅回路は、例えば、無線通信装置又は車載レーダ等のトランシーバ回路に用いられる低雑音増幅回路である。容量301は、入力端子IN及び入力ノードN1間に接続される。第3のインダクタ302は、入力ノードN1及びゲートバイアス電位ノードVg間に接続される。トランスフォーマ306は、相互に磁気結合されている第1のインダクタ303及び第2のインダクタ304を有する。nチャネル電界効果トランジスタ305は、ゲートが第1のインダクタ303を介して入力ノードN1に接続され、ドレインが第2のインダクタ304を介してドレインバイアス電位ノードVdに接続され、ソースが基準電位ノードグランド電位ノードに接続される。ドレインバイアス電位ノードVdは、第2のインダクタ304を介してnチャネル電界効果トランジスタ305のドレインにドレインバイアス電位を供給する。ゲートバイアス電位ノードVgは、第3のインダクタ302及び第1のインダクタ303を介してnチャネル電界効果トランジスタ305のゲートにゲートバイアス電位を供給する。出力端子OUTは、nチャネル電界効果トランジスタ305のドレインに接続される。入力端子INには、高周波数帯域の単相信号が入力される。増幅回路は、入力端子INに入力された単相信号を増幅し、その増幅した単相信号を出力端子OUTから出力する。nチャネル電界効果トランジスタ305のゲート及びドレイン間には、寄生容量が存在する。この寄生容量に信号電流が流れると、増幅回路の利得の低下を招く。本実施形態では、nチャネル電界効果トランジスタ305のゲート及びドレイン間の寄生容量に流れる電流分を、トランスフォーマ306により帰還させることにより、nチャネル電界効果トランジスタ305のゲート及びドレイン間の寄生容量に還流する信号電流を補償する。すなわち、入力ノードN1の電位が出力端子OUTの電位に対してプラスに変化し、nチャネル電界効果トランジスタ305のゲートからドレインに寄生容量を介して電流が流れようとすると、トランスフォーマ306はそれを補う電流を流すように機能し、nチャネル電界効果トランジスタ305のゲート及びドレイン間の寄生容量に還流する信号電流を補償することができる。逆に、入力ノードN1の電位が出力端子OUTの電位に対してマイナスに変化し、nチャネル電界効果トランジスタ305のドレインからゲートに寄生容量を介して電流が流れようとすると、トランスフォーマ306はそれを補う電流を流すように機能し、nチャネル電界効果トランジスタ305のゲート及びドレイン間の寄生容量に還流する信号電流を補償することができる。nチャネル電界効果トランジスタ305のゲート及びドレイン間の寄生容量に還流する信号電流を補償することにより、増幅回路の利得を向上させることができる。本実施形態によれば、増幅回路は、入力端子INに入力された単相信号を高利得で増幅し、その増幅した単相信号を出力端子OUTから出力することができる。また、本実施形態では、図1のように、単相信号を差動信号に変換する必要がないため、その変換に伴う損失が発生せず、雑音を低減することができる。また、入力整合回路307は、容量301、第1のインダクタ303及び第3のインダクタ302を有し、この増幅回路の入力インピーダンスと入力端子INの外部回路の出力インピーダンスとの整合をとることにより、伝送路の反射損失を防止することができる。トランスフォーマ306は、第1のインダクタ303及び第2のインダクタ304を有する。ここで、第1のインダクタ303は入力整合回路307の一部として使用し、第2のインダクタ304はドレインバイアス電位供給用のインダクタとして使用するので、トランスフォーマ306のサイズの増加を防止し、増幅回路のサイズを小型にすることができる。また、第1のインダクタ303及び第2のインダクタ304は、図2のインダクタ213に対して、信号を180度回転させる機能が不要であるため、サイズを小さくすることができる図5A~F参照。なお、第1のインダクタ303を有する入力整合回路307の構成は、図3の構成に限定されず、その他の構成であってもよい。図4は、図3の増幅回路の利得の周波数特性のシミュレーション結果を示すグラフである。横軸は周波数を示し、縦軸は最大利得を示す。特性401は、図3の増幅回路の利得特性を示す。特性402は、図3のnチャネル電界効果トランジスタソース接地トランジスタ305の単体の利得特性を示し、トランスフォーマ306がない場合のnチャネル電界効果トランジスタ305の利得特性を示す。特性401は、特性402に対して、10GHz~70GHzの所望の周波数帯域で利得が高くなっている。本実施形態の増幅回路は、トランスフォーマ306を設けることにより、利得を向上させることができる。なお、トランスフォーマ306の第1のインダクタ303及び第2のインダクタ304の結合係数及び巻数比により、図4の周波数特性が決まる。結合係数及び巻数比の設定により、所望の周波数帯域で利得を向上させることができる。図5A~Fは、図3のトランスフォーマ306のレイアウト例を示す図である。トランスフォーマ306は、第1のインダクタ303及び第2のインダクタ304を有する。第1のインダクタ501は第1のインダクタ303及び第2のインダクタ304のうちの一方に対応し、第2のインダクタ502は第1のインダクタ303及び第2のインダクタ304のうちの他方に対応する。図5Aは、トランスフォーマ306の第1のレイアウト例を示す図である。第2のインダクタ502は、相互に電気的に接続されたインダクタ部511及び512を有する。インダクタ部511は第1のインダクタ501と同じ配線層に設けられ、インダクタ部512は第1のインダクタ501と異なる配線層に設けられる。第1のインダクタ501及び第2のインダクタ502は、相互に巻線の中心軸が同じであり、相互に巻線の巻数約1が同じである。しかし、第1のインダクタ501及び第2のインダクタ502は、相互に巻線の半径が異なる。第1のインダクタ501の巻線の半径は、第2のインダクタ502の巻線の半径より大きい。図5Bは、トランスフォーマ306の第2のレイアウト例を示す図である。第2のインダクタ502は、第1のインダクタ501と異なる配線層に設けられる。第1のインダクタ501及び第2のインダクタ502は、相互に巻線の半径が同じであり、相互に巻線の中心軸が同じであり、相互に巻線の巻数約1が同じである。ただし、第1のインダクタ501及び第2のインダクタ502は、端子の位置がずれている。図5Cは、トランスフォーマ306の第3のレイアウト例を示す図である。第2のインダクタ502は、第1のインダクタ501と異なる配線層に設けられる。第1のインダクタ501及び第2のインダクタ502は、相互に巻線の半径が同じである。しかし、第1のインダクタ501及び第2のインダクタ502は、相互に巻線の中心軸がずれている。第1のインダクタ501の巻線の中心軸は、第2のインダクタ502の巻線の中心軸より左にずれている。また、第1のインダクタ501及び第2のインダクタ502は、相互に巻線の巻数が異なる。第1のインダクタ501の巻線の巻数は3/4であり、第2のインダクタ502の巻線の巻数は約1である。図5Dは、トランスフォーマ306の第4のレイアウト例を示す図である。第2のインダクタ502は、第1のインダクタ501と異なる配線層に設けられる。第1のインダクタ501及び第2のインダクタ502は、相互に巻線の中心軸が同じであり、相互に巻線の巻数約1が同じである。しかし、第1のインダクタ501及び第2のインダクタ502は、相互に巻線の半径が異なる。第1のインダクタ501の巻線の半径は、第2のインダクタ502の巻線の半径より小さい。図5Eは、トランスフォーマ306の第5のレイアウト例を示す図である。第2のインダクタ502は、第1のインダクタ501と異なる配線層に設けられる。第1のインダクタ501及び第2のインダクタ502は、相互に巻線の半径が同じであり、相互に巻線の巻数約1が同じである。しかし、第1のインダクタ501及び第2のインダクタ502は、相互に巻線の中心軸がずれている。第1のインダクタ501の巻線の中心軸は、第2のインダクタ502の巻線の中心軸より左にずれている。図5Fは、トランスフォーマ306の第6のレイアウト例を示す図である。第2のインダクタ502は、第1のインダクタ501と異なる配線層に設けられる。第1のインダクタ501及び第2のインダクタ502は、相互に巻線の半径が同じであり、相互に巻線の中心軸が同じである。しかし、第1のインダクタ501及び第2のインダクタ502は、相互に巻線の巻数が異なる。第1のインダクタ501の巻線の巻数は1/2であり、第2のインダクタ502の巻線の巻数は約1である。したがって、第1のインダクタ501と第2のインダクタ502の巻数比は約1:2である。なお、第1のインダクタ501及び第2のインダクタ502の巻線の巻数は1より大きくてもよい。上記の第1のインダクタ501及び第2のインダクタ502の巻線の半径、巻線の中心軸のずれ量、及び巻線の巻数により、第1のインダクタ501及び第2のインダクタ502の巻数比が決まる。第1のインダクタ501及び第2のインダクタ502の巻線の半径、巻線の中心軸の位置、及び巻線の巻数において、すべてを同じにしてもよいし、すべてを相互に異ならせてもよいし、一部を異ならせるようにしてもよい。第1のインダクタ501及び第2のインダクタ502の巻線の半径、巻線の中心軸のずれ量、及び巻線の巻数を設定することにより、図4の所望の周波数帯域で利得を向上させることができる。以上のように、本実施形態によれば、トランスフォーマ306を設けることにより、電界効果トランジスタ305のゲート及びドレイン間の寄生容量に還流する信号電流を補償することができるので、単相信号を高利得で増幅することができる。また、第1のインダクタ303は入力整合回路307の一部として使用し、第2のインダクタ304はドレインバイアス電位供給用のインダクタとして使用することができるので、トランスフォーマ306のサイズの増加を防止し、増幅回路のサイズを小型にすることができる。図6Aは、図3の増幅回路のトランスフォーマ306の結合係数kを変えたときの利得の周波数特性のシミュレーション結果を示すグラフである。特性601は、トランスフォーマ306の第1のインダクタ303及び第2のインダクタ304の結合係数kが0.4のときの周波数特性を示す。特性602は、トランスフォーマ306の第1のインダクタ303及び第2のインダクタ304の結合係数kが0.25のときの周波数特性を示す。特性603は、第1のインダクタ303及び第2のインダクタ304の磁気結合がないときの周波数特性を示す。約70GHz以下では、結合係数kが大きくなるほど利得が大きくなる。しかし、結合係数kが大きくなるほど、高利得が得られる周波数帯域は狭くなり、低い周波数のみで高利得が得られる。図6Bは、図6Aの77GHzの周波数における結合係数kに対する利得のシミュレーション結果を示すグラフである。結合係数kが約0.25において、最大利得のピークを得ることができる。結合係数kが約0.25より小さい範囲では、結合係数kが大きくなるほど、利得も大きくなる。これに対して、結合係数kが約0.25より大きい範囲では、結合係数kが大きくなるほど、利得が小さくなる。使用する周波数に応じて、最大利得を得ることができる結合係数kを選択すればよい。図7Aは、他の実施形態による増幅回路の構成例を示す回路図である。図7Aの増幅回路は、図3の1段増幅回路を4段直列に接続した増幅回路であり、入力端子INの信号を増幅し、その増幅した信号を出力端子OUTから出力する。インダクタ302a,302b,302c,302d,701b,701c,701d,703及び705は、例えば伝送線路のインダクタンス成分である。容量702は、入力端子IN及び基準電位ノードグランド電位ノード間に接続される。インダクタ703は、入力端子IN及び基準電位ノード間に接続される。第1の容量301aは、第1の入力ノードN1a及び入力端子IN間に接続される。第3のインダクタ302aは、第1の入力ノードN1a及び第1のゲートバイアス電位ノードVg1間に接続される。容量301a,702及びインダクタ302a,703は、入力整合回路である。第1のトランスフォーマ306aは、相互に磁気結合されている第1のインダクタ303a及び第2のインダクタ304aを有する。第1の電界効果トランジスタ305aは、ゲートが第1のインダクタ303aを介して第1の入力ノードN1aに接続され、ドレインが第2のインダクタ304aを介してドレインバイアス電位ノードVdに接続され、ソースが基準電位ノードに接続される。第1の出力ノードN2aは、第1の電界効果トランジスタ305aのドレインに接続される。第2の容量301b及び第7のインダクタ701bの直列接続回路は、第1の出力ノードN2a及び第2の入力ノードN1b間に接続される。なお、第7のインダクタ701bは省略してもよい。第6のインダクタ302bは、第2の入力ノードN1b及び第2のゲートバイアス電位ノードVg2間に接続される。第2のトランスフォーマ306bは、相互に磁気結合されている第4のインダクタ303b及び第5のインダクタ304bを有する。第2の電界効果トランジスタ305bは、ゲートが第4のインダクタ303bを介して第2の入力ノードN1bに接続され、ドレインが第5のインダクタ304bを介してドレインバイアス電位ノードVdに接続され、ソースが基準電位ノードに接続される。第2の出力ノードN2bは、第2の電界効果トランジスタ305bのドレインに接続される。第3の容量301c及び第11のインダクタ701cの直列接続回路は、第2の出力ノードN2b及び第3の入力ノードN1c間に接続される。なお、第11のインダクタ701cは省略してもよい。第10のインダクタ302cは、第3の入力ノードN1c及び第2のゲートバイアス電位ノードVg2間に接続される。第3のトランスフォーマ306cは、相互に磁気結合されている第8のインダクタ303c及び第9のインダクタ304cを有する。第3の電界効果トランジスタ305cは、ゲートが第8のインダクタ303cを介して第3の入力ノードN1cに接続され、ドレインが第9のインダクタ304cを介してドレインバイアス電位ノードVdに接続され、ソースが基準電位ノードに接続される。第3の出力ノードN2cは、第3の電界効果トランジスタ305cのドレインに接続される。第4の容量301d及び第15のインダクタ701dの直列接続回路は、第3の出力ノードN2c及び第4の入力ノードN1d間に接続される。なお、第15のインダクタ701dは省略してもよい。第14のインダクタ302dは、第4の入力ノードN1d及び第2のゲートバイアス電位ノードVg2間に接続される。第4のトランスフォーマ306dは、相互に磁気結合されている第12のインダクタ303d及び第13のインダクタ304dを有する。第4の電界効果トランジスタ305dは、ゲートが第12のインダクタ303dを介して第4の入力ノードN1dに接続され、ドレインが第13のインダクタ304dを介してドレインバイアス電位ノードVdに接続され、ソースが基準電位ノードに接続される。第4の出力ノードN2dは、第4の電界効果トランジスタ305dのドレインに接続される。容量704は、第4の出力ノードN2d及び出力端子OUT間に接続される。インダクタ705は、出力端子OUT及び基準電位ノード間に接続される。容量704及びインダクタ705は、出力整合回路である。図7Bは、図7Aの増幅回路の試作品の利得の周波数特性の測定結果を示すグラフである。増幅回路の試作品を測定することにより、正常に増幅回路が動作することが確認できた。また、約60~80GHzの周波数において高利得を得られることが確認できた。なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。"