半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された浮遊ゲート電極と、前記浮遊ゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された制御ゲート電極と、前記トンネル絶縁膜と前記浮遊ゲート電極との間に形成され、且つ前記浮遊ゲート電極のチャネル長方向に平行な一対の側面の下端近傍に形成された一対の酸化膜と、前記トンネル絶縁膜と前記浮遊ゲート電極との間に形成され、且つ前記一対の酸化膜の間に形成された窒化膜と、を備え、前記一対の酸化膜はそれぞれ、チャネル幅方向に平行な断面において上から下に向かってしだいに幅が広くなっている楔状の形状を有していることを特徴とする半導体装置。前記窒化膜は、前記浮遊ゲート電極のチャネル長方向に平行な一対の側面の下端近傍に形成され、互いに離間した一対の部分からなることを特徴とする請求項1に記載の半導体装置。前記トンネル絶縁膜と前記半導体基板の素子形成領域との間に形成された一対の他の酸化膜と、前記トンネル絶縁膜と前記半導体基板の素子形成領域との間に形成され、前記一対の他の酸化膜の間に形成された他の窒化膜と、をさらに備えたことを特徴とする請求項1に記載の半導体装置。半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された浮遊ゲート電極と、前記浮遊ゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された制御ゲート電極と、前記浮遊ゲート電極と前記電極間絶縁膜との間に形成され、且つ前記浮遊ゲート電極のチャネル幅方向に平行な一対の側面の上端近傍に形成された一対の第1の酸化膜と、前記浮遊ゲート電極と前記電極間絶縁膜との間に形成され、且つ前記一対の第1の酸化膜の間に形成された第1の窒化膜と、前記電極間絶縁膜と前記制御ゲート電極との間に形成され、且つ前記制御ゲート電極のチャネル幅方向に平行な一対の側面の下端近傍に形成された一対の第2の酸化膜と、前記電極間絶縁膜と前記制御ゲート電極との間に形成され、且つ前記一対の第2の酸化膜の間に形成された第2の窒化膜と、を備え、前記一対の第1の酸化膜はそれぞれ、チャネル長方向に平行な断面において下から上に向かってしだいに幅が広くなっている楔状の形状を有しており、前記一対の第2の酸化膜はそれぞれ、チャネル長方向に平行な断面において上から下に向かってしだいに幅が広くなっている楔状の形状を有していることを特徴とする半導体装置。半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜と前記ゲート電極との間に形成され、且つ前記ゲート電極のチャネル幅方向に平行な一対の側面の下端近傍に形成された一対の酸化膜と、前記ゲート絶縁膜と前記ゲート電極との間に形成され、且つ前記一対の酸化膜の間に形成された窒化膜と、を備え、前記一対の酸化膜はそれぞれ、チャネル長方向に平行な断面において上から下に向かってしだいに幅が広くなっている楔状の形状を有していることを特徴とする半導体装置。半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜と前記ゲート電極との間に形成され、且つ前記ゲート電極のチャネル長方向に平行な一対の側面の下端近傍に形成された一対の酸化膜と、前記ゲート絶縁膜と前記ゲート電極との間に形成され、且つ前記一対の酸化膜の間に形成された窒化膜と、を備え、前記一対の酸化膜はそれぞれ、チャネル幅方向に平行な断面において上から下に向かってしだいに幅が広くなっている楔状の形状を有していることを特徴とする半導体装置。半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された浮遊ゲート電極と、前記浮遊ゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された制御ゲート電極と、前記トンネル絶縁膜と前記浮遊ゲート電極との間に形成された窒化膜と、を備えたメモリセルトランジスタと、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜と前記ゲート電極との間に形成された窒化膜であって、前記ゲート電極のチャネル幅方向に平行な一対の側面の下端近傍に形成された一対の部分を有し、且つ前記一対の部分が互いに離間した窒化膜と、を備えた周辺回路トランジスタと、を備えたことを特徴とする半導体装置。半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された浮遊ゲート電極と、前記浮遊ゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された制御ゲート電極と、前記トンネル絶縁膜と前記浮遊ゲート電極との間に形成された窒化膜と、を備えたメモリセルトランジスタと、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜と前記ゲート電極との間に形成された窒化膜であって、前記ゲート電極のチャネル長方向に平行な一対の側面の下端近傍に形成された一対の部分を有し、且つ前記一対の部分が互いに離間した窒化膜と、を備えた周辺回路トランジスタと、を備えたことを特徴とする半導体装置。本発明は、バーズビーク酸化に関する問題を効果的に解決することが可能な半導体装置を提供することを目的としている。本発明の第1の視点に係る半導体装置は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された浮遊ゲート電極と、前記浮遊ゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された制御ゲート電極と、前記トンネル絶縁膜と前記浮遊ゲート電極との間に形成され、且つ前記浮遊ゲート電極のチャネル幅方向に平行な一対の側面の下端近傍に形成された一対の酸化膜と、前記トンネル絶縁膜と前記浮遊ゲート電極との間に形成され、且つ前記一対の酸化膜の間に形成された窒化膜と、を備える。本発明の第2の視点に係る半導体装置は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された浮遊ゲート電極と、前記浮遊ゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された制御ゲート電極と、前記トンネル絶縁膜と前記浮遊ゲート電極との間に形成され、且つ前記浮遊ゲート電極のチャネル長方向に平行な一対の側面の下端近傍に形成された一対の酸化膜と、前記トンネル絶縁膜と前記浮遊ゲート電極との間に形成され、且つ前記一対の酸化膜の間に形成された窒化膜と、を備える。本発明の第3の視点に係る半導体装置は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された浮遊ゲート電極と、前記浮遊ゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された制御ゲート電極と、前記浮遊ゲート電極と前記電極間絶縁膜との間に形成され、且つ前記浮遊ゲート電極のチャネル幅方向に平行な一対の側面の上端近傍に形成された一対の第1の酸化膜と、前記浮遊ゲート電極と前記電極間絶縁膜との間に形成され、且つ前記一対の第1の酸化膜の間に形成された第1の窒化膜と、前記電極間絶縁膜と前記制御ゲート電極との間に形成され、且つ前記制御ゲート電極のチャネル幅方向に平行な一対の側面の下端近傍に形成された一対の第2の酸化膜と、前記電極間絶縁膜と前記制御ゲート電極との間に形成され、且つ前記一対の第2の酸化膜の間に形成された第2の窒化膜と、を備える。本発明の第4の視点に係る半導体装置は、半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜と前記ゲート電極との間に形成され、且つ前記ゲート電極のチャネル幅方向に平行な一対の側面の下端近傍に形成された一対の酸化膜と、前記ゲート絶縁膜と前記ゲート電極との間に形成され、且つ前記一対の酸化膜の間に形成された窒化膜と、を備える。本発明の第5の視点に係る半導体装置は、半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜と前記ゲート電極との間に形成され、且つ前記ゲート電極のチャネル長方向に平行な一対の側面の下端近傍に形成された一対の酸化膜と、前記ゲート絶縁膜と前記ゲート電極との間に形成され、且つ前記一対の酸化膜の間に形成された窒化膜と、を備える。本発明の第6の視点に係る半導体装置は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された浮遊ゲート電極と、前記浮遊ゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された制御ゲート電極と、前記トンネル絶縁膜と前記浮遊ゲート電極との間に形成された窒化膜と、を備えたメモリセルトランジスタと、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜と前記ゲート電極との間に形成された窒化膜であって、前記ゲート電極のチャネル幅方向に平行な一対の側面の下端近傍に形成された一対の部分を有し、且つ前記一対の部分が互いに離間した窒化膜と、を備えた周辺回路トランジスタと、を備える。本発明の第7の視点に係る半導体装置は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された浮遊ゲート電極と、前記浮遊ゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された制御ゲート電極と、前記トンネル絶縁膜と前記浮遊ゲート電極との間に形成された窒化膜と、を備えたメモリセルトランジスタと、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜と前記ゲート電極との間に形成された窒化膜であって、前記ゲート電極のチャネル長方向に平行な一対の側面の下端近傍に形成された一対の部分を有し、且つ前記一対の部分が互いに離間した窒化膜と、を備えた周辺回路トランジスタと、を備える。本発明によれば、バーズビーク酸化に関する問題を効果的に解決することが可能となり、特性及び信頼性に優れた半導体装置を得ることができる。以下、本発明の実施形態を図面を参照して説明する。なお、以下の実施形態では、半導体装置として、NAND型フラッシュメモリ等の不揮発性メモリを例に説明する。実施形態1図1は、第1の実施形態に係る半導体装置の構成を模式的に示した断面図である。具体的には、不揮発性メモリのメモリセルトランジスタのチャネル長方向ビット線方向の断面図である。メモリセルトランジスタは、素子分離絶縁膜図示せずで囲まれた素子形成領域に形成されている。具体的には、メモリセルトランジスタは、半導体基板1上に形成されたトンネル絶縁膜2aと、トンネル絶縁膜2a上に形成された浮遊ゲート電極3と、浮遊ゲート電極3上に形成された電極間絶縁膜6と、電極間絶縁膜6上に形成された制御ゲート電極7とを備えている。また、半導体基板1の表面領域には、ソース/ドレインとなる一対の不純物拡散層9が形成されており、一対の不純物拡散層9間の領域がチャネル領域となる。浮遊ゲート電極3の側壁及び制御ゲート電極7の側壁には、電極側壁酸化膜8が形成されている。さらに、メモリセルトランジスタは層間絶縁膜10で覆われている。電極側壁酸化膜8の内側には、一対の酸化膜8aが形成されている。この一対の酸化膜8aは、トンネル絶縁膜2aと浮遊ゲート電極3との間に形成され、且つ浮遊ゲート電極3の一対の側面チャネル幅方向に平行な一対の側面の下端近傍に形成されている。この酸化膜8aは楔状の形状を有しており、上から下に向かってしだいに幅が広くなっている。トンネル絶縁膜2aの上面には、窒化膜2cが形成されている。この窒化膜2cは、トンネル絶縁膜2aと浮遊ゲート電極3との間に形成され、且つ一対の酸化膜8aの間に形成されている。トンネル絶縁膜2aの下面には、一対の酸化膜8bが形成されている。この酸化膜8bの先端は、電極側壁酸化膜8と浮遊ゲート電極3との界面の延長線よりも内側に位置している。また、トンネル絶縁膜2aの下面には、窒化膜2bが形成されている。この窒化膜2bは、一対の酸化膜8bの間に形成されている。なお、本明細書では、膜2aをトンネル絶縁膜と呼んでいるが、実質的には、膜2a、2b及び2cの積層膜がトンネル絶縁膜として機能する。半導体基板1にはシリコン基板が用いられ、浮遊ゲート電極3はシリコン膜で形成されている。また、制御ゲート電極7の下層部電極側壁酸化膜8の内側の部分はシリコン膜で形成され、制御ゲート電極7の上層部は例えば金属膜で形成されている。トンネル絶縁膜2aは、シリコンと酸素を主成分とするシリコン酸化膜で形成されている。シリコン酸化膜中に窒素が含有されていてもよい。窒化膜2b及び窒化膜2cは、シリコンと窒素を主成分とするシリコン窒化膜で形成されている。シリコン窒化膜中に酸素が含有されていてもよい。また、酸化膜8a、酸化膜8b及び電極側壁酸化膜8は、シリコンと酸素を主成分とするシリコン酸化膜で形成されている。シリコン酸化膜中に窒素が含有されていてもよい。上述したように、本実施形態では、トンネル絶縁膜2aの上面に窒化膜2cが形成され、トンネル絶縁膜2aの下面に窒化膜2bが形成されている。これらの窒化膜2b及び2cにより、製造工程中のバーズビーク酸化の進行を防止することができる。したがって、書き換え動作電圧の上昇を抑制することができ、且つメモリセルトランジスタの信頼性の低下を効果的に抑制することができる。また、本実施形態では、窒化膜2cの両端部に酸化膜8aが形成されている。すなわち、浮遊ゲート電極3の下端部近傍では、浮遊ゲート電極3とトンネル絶縁膜2aとの間に酸化膜8aが介在しており、浮遊ゲート電極3とトンネル絶縁膜2aとの間には窒化膜2cが介在していない。そのため、浮遊ゲート電極3の下端部近傍には、窒化膜2cに起因した電荷トラップ準位がない。したがって、トンネル電流やホットキャリアを利用した書き換え動作の際に、浮遊ゲート電極3の下端部近傍での電荷トラップ量を低減することができ、メモリセルトランジスタの信頼性を大幅に向上させることができる。さらに、本実施形態では、窒化膜2bの両端部にも酸化膜8bが形成されている。これにより、浮遊ゲート電極の下端部近傍の電荷トラップ量をより低減することができ、メモリセルトランジスタの信頼性を大幅に向上させることができる。したがって、本実施形態によれば、バーズビーク酸化の進行を抑制できるとともに、電荷トラップ量を低減することができ、特性及び信頼性に優れたメモリセルトランジスタを得ることができる。次に、図1に示した半導体装置の製造工程の概略を説明する。まず、半導体基板1の表面に窒化膜シリコン窒化膜2b、トンネル絶縁膜シリコン酸化膜2a及び窒化膜シリコン窒化膜2cを順次形成する。続いて、窒化膜2c上に、浮遊ゲート電極膜としてポリシリコン膜を形成する。続いて、浮遊ゲート電極膜、窒化膜2c、トンネル絶縁膜2a、窒化膜2b及び半導体基板1をパターニングして、素子分離溝図示せずを形成する。この素子分離溝内に素子分離絶縁膜図示せずを形成した後、電極間絶縁膜6を形成する。さらに、電極間絶縁膜6上に制御電極膜を形成する。その後、制御電極膜、電極間絶縁膜6及び浮遊ゲート電極膜をパターニングして、制御電極7及び浮遊ゲート電極3を形成する。その後、酸素ラジカルを含んだ雰囲気で酸化処理を行う。これにより、電極の側面に電極側壁酸化膜8が形成される。また、この酸化処理により、酸化膜8a及び酸化膜8bが形成される。すなわち、酸素ラジカルはシリコン窒化膜中には侵入しにくいが、シリコン酸化膜中には侵入できる。このとき、酸素ラジカルとシリコン酸化膜は反応しやすいため、この侵入長は、通常の酸素ガスや水蒸気の場合よりも短く、典型的には10nm以下である。そして、酸素ラジカルはシリコン窒化膜表面をシリコン酸化膜に変換することができるので、適切な酸化処理条件を選ぶことで、酸素ラジカル侵入領域の上下に設けられたシリコン窒化膜をシリコン酸化膜に変換することができる。その結果、図1に示すような酸化膜8a及び酸化膜8bを形成することができる。図2は、第1の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。具体的には、不揮発性メモリのメモリセルトランジスタのチャネル長方向ビット線方向の断面図である。なお、基本的な構成は、上述した図1の構成と同様である。そのため、図1で説明した事項については、詳細な説明は省略する。図2に示した変更例では、窒化膜2b及び2cは、浮遊ゲート電極3の下端部近傍に形成されており、浮遊ゲート電極3の中央部近傍には形成されていない。すなわち、窒化膜2cは、浮遊ゲート電極3の一対の側面チャネル幅方向に平行な一対の側面の下端近傍に形成された一対の部分を有し、且つ一対の部分が互いに離間している。窒化膜2bも窒化膜2cと同様、一対の部分が互いに離間している。本変更例でも、図1に示したメモリセルトランジスタと同様の効果を得ることが可能である。ただし、本変更例では、図1の構成に比べてバーズビーク酸化の抑制効果が低減するため、酸化工程のプロセス温度を下げるなど、プロセス条件を制限する必要がある。その代わり、チャネル中央領域に窒化膜がないため、窒化膜中に存在する固定電荷に起因すると考えられているキャリアの散乱が起きにくくなる。その結果、キャリア移動度が増大し、オン電流を増加させることができる。また、固定電荷密度が低減するため、トランジスタのしきい値電圧が上昇し、オフ電流を低減することができる。次に、図2に示した半導体装置の製造工程の概略を説明する。まず、半導体基板1の表面に、トンネル絶縁膜シリコン酸化膜2aを形成する。続いて、トンネル絶縁膜2a上に、浮遊ゲート電極膜としてポリシリコン膜を形成する。続いて、浮遊ゲート電極膜、トンネル絶縁膜2a及び半導体基板1をパターニングして、素子分離溝図示せずを形成する。この素子分離溝内に素子分離絶縁膜図示せずを形成した後、電極間絶縁膜6を形成する。さらに、電極間絶縁膜6上に制御電極膜を形成する。その後、制御電極膜、電極間絶縁膜6及び浮遊ゲート電極膜をパターニングして、制御電極7及び浮遊ゲート電極3を形成する。その後、一酸化窒素ガス、亜酸化窒素ガス、アンモニアガスなどの窒化性ガスを含んだ雰囲気で熱窒化処理を行う。この熱窒化処理の際に、シリコン酸化膜中の窒化性ガスの拡散長がチャネル長の半分以下となるようにプロセス条件を設定することで、図2に示すようなシリコン窒化膜2b及びシリコン窒化膜2cを形成することができる。また、このとき同時に、電極側壁にはシリコン酸窒化膜またはシリコン窒化膜が形成される。次に、酸素ラジカルを含んだ雰囲気で酸化処理を行う。これにより、酸化膜8a及び8bが形成される。また、電極側壁に形成されたシリコン酸窒化膜またはシリコン窒化膜は、シリコン酸化膜に変換されて、電極側壁酸化膜8が形成される。図3は、第1の実施形態の他の変更例に係る半導体装置の構成を模式的に示した断面図である。具体的には、不揮発性メモリのメモリセルトランジスタのチャネル長方向ビット線方向の断面図である。なお、基本的な構成は、上述した図1及び図2の構成と同様である。そのため、図1及び図2で説明した事項については、詳細な説明は省略する。図2に示した例では、酸化膜8aは楔状の形状であったが、図3に示した例では、酸化膜8aは矩形状の形状となっている。本変更例でも、図1及び図2で述べた効果と同様の効果を得ることが可能である。なお、図1及び図2で示した構造では、浮遊ゲート電極3の下端部のコーナーの角度が大きいため、電界集中を抑制することができる。図3に示した構造では、浮遊ゲート電極3の下端部のコーナーの角度が大きくないため、電界集中によりトンネル電流が集中するおそれがある。しかしながら、電流集中領域には窒化膜がないので、電荷トラップに起因したしきい値電圧の変動は起きにくい。次に、図3に示した半導体装置の製造工程の概略を説明する。まず、図1で説明した方法と同様の方法により、制御電極7及び浮遊ゲート電極3を形成する。次に、熱リン酸などの薬液を用い、シリコン窒化膜2cを選択的にエッチングする。このとき、エッチング時間を調整することにより、浮遊ゲート電極3の下端部近傍のシリコン窒化膜2cを除去することができる。その後、酸素ガス、水蒸気などの酸化性ガスを含んだ雰囲気で熱酸化処理を行う。これにより、浮遊ゲート電極3及び制御電極7の側面に電極側壁酸化膜8が形成される。また、この酸化処理により、浮遊ゲート電極3の下端部近傍に酸化膜8aが形成される。実施形態2図4は、第2の実施形態に係る半導体装置の構成を模式的に示した断面図である。具体的には、不揮発性メモリのメモリセルトランジスタのチャネル幅方向ワード線方向の断面図である。なお、基本的な構成は、第1の実施形態の図1の構成と同様である。そのため、図1で説明した事項については、詳細な説明は省略する。図4に示すように、メモリセルトランジスタは、素子分離絶縁膜5で囲まれた素子形成領域に形成されている。素子分離絶縁膜5は素子分離溝に埋められており、素子分離溝の表面には、素子分離溝側壁絶縁膜4が形成されている。素子分離溝側壁絶縁膜4の内側には、一対の酸化膜4a及び一対の酸化膜4bが形成されている。一対の酸化膜4aは、トンネル絶縁膜2aと浮遊ゲート電極3との間に形成され、且つ浮遊ゲート電極3の一対の側面チャネル長方向に平行な一対の側面の下端近傍に形成されている。この酸化膜4aは楔状の形状を有しており、上から下に向かってしだいに幅が広くなっている。一対の酸化膜4bは、トンネル絶縁膜2aと半導体基板1の素子形成領域との間に形成され、且つ素子形成領域の一対の側面チャネル長方向に平行な一対の側面の上端近傍に形成されている。この酸化膜4bは楔状の形状を有しており、下から上に向かってしだいに幅が広くなっている。トンネル絶縁膜2aの上面には、窒化膜2cが形成されている。この窒化膜2cは、トンネル絶縁膜2aと浮遊ゲート電極3との間に形成され、且つ一対の酸化膜4aの間に形成されている。トンネル絶縁膜2aの下面には、窒化膜2bが形成されている。この窒化膜2bは、トンネル絶縁膜2aと半導体基板1の素子形成領域との間に形成され、且つ一対の酸化膜4bの間に形成されている。トンネル絶縁膜2a、窒化膜2b及び窒化膜2cの材料は、第1の実施形態で述べた材料と同様である。また、酸化膜4a、酸化膜4b及び素子分離溝側壁絶縁膜4は、シリコンと酸素を主成分とするシリコン酸化膜で形成されている。シリコン酸化膜中に窒素が含有されていてもよい。上述したように、本実施形態では、トンネル絶縁膜2aの上面に窒化膜2cが形成され、トンネル絶縁膜2aの下面に窒化膜2bが形成されている。これらの窒化膜2b及び2cにより、製造工程中のバーズビーク酸化の進行を防止することができる。したがって、書き換え動作電圧の上昇を抑制することができ、且つメモリセルトランジスタの信頼性の低下を効果的に抑制することができる。また、本実施形態では、窒化膜2cの両端部に酸化膜4aが形成されている。すなわち、浮遊ゲート電極3の下端部近傍では、浮遊ゲート電極3とトンネル絶縁膜2aとの間に酸化膜4aが介在しており、浮遊ゲート電極3とトンネル絶縁膜2aとの間には窒化膜2cが介在していない。そのため、浮遊ゲート電極3の下端部近傍には、窒化膜2cに起因した固定電荷がない。したがって、メモリセルトランジスタのオフ電流が低減されて誤動作を防止することができ、メモリセルトランジスタの信頼性を大幅に向上させることができる。さらに、本実施形態では、窒化膜2bの両端部にも酸化膜4bが形成されているため、固定電荷をより低減することができ、メモリセルトランジスタの信頼性を大幅に向上させることができる。したがって、本実施形態によれば、バーズビーク酸化の進行を抑制できるとともに、固定電荷量を低減することができ、特性及び信頼性に優れたメモリセルトランジスタを得ることができる。次に、図4に示した半導体装置の製造工程の概略を説明する。まず、半導体基板1の表面に窒化膜シリコン窒化膜2b、トンネル絶縁膜シリコン酸化膜2a及び窒化膜シリコン窒化膜2cを順次形成する。続いて、窒化膜2c上に、浮遊ゲート電極膜としてポリシリコン膜を形成する。続いて、浮遊ゲート電極膜、窒化膜2c、トンネル絶縁膜2a、窒化膜2b及び半導体基板1をパターニングして、素子分離溝を形成する。その後、酸素ラジカルを含んだ雰囲気で酸化処理を行う。これにより、素子分離溝の側面に素子分離溝側壁酸化膜4が形成される。また、この酸化処理により、酸化膜4a及び酸化膜4bが形成される。すなわち、酸素ラジカルはシリコン窒化膜中には侵入しにくいが、シリコン酸化膜中には侵入できる。このとき、酸素ラジカルとシリコン酸化膜は反応しやすいため、この侵入長は、通常の酸素ガスや水蒸気の場合よりも短く、典型的には10nm以下である。そして、酸素ラジカルはシリコン窒化膜表面をシリコン酸化膜に変換することができるので、適切な酸化処理条件を選ぶことで、酸素ラジカル侵入領域の上下に設けられたシリコン窒化膜をシリコン酸化膜に変換することができる。その結果、図4に示すような酸化膜4a及び酸化膜4bを形成することができる。その後、素子分離絶縁膜5を形成し、さらに電極間絶縁膜及び制御電極膜を形成する。さらに、制御電極膜、電極間絶縁膜及び浮遊ゲート電極膜をパターニングして、制御電極7及び浮遊ゲート電極3を形成する。図5は、第2の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。具体的には、不揮発性メモリのメモリセルトランジスタのチャネル幅方向ワード線方向の断面図である。なお、基本的な構成は、上述した図4の構成と同様である。そのため、図4で説明した事項については、詳細な説明は省略する。図5に示した変更例では、窒化膜2b及び2cは、浮遊ゲート電極3の下端部近傍に形成されており、浮遊ゲート電極3の中央部近傍には形成されていない。すなわち、窒化膜2cは、浮遊ゲート電極3の一対の側面チャネル長方向に平行な一対の側面の下端近傍に形成された一対の部分を有し、且つ一対の部分が互いに離間している。窒化膜2bも窒化膜2cと同様、一対の部分が互いに離間している。本変更例でも、図4に示したメモリセルトランジスタと同様の効果を得ることが可能である。ただし、本変更例では、図4の構成に比べてバーズビーク酸化の抑制効果が低減するため、プロセス条件を制限する必要がある。その代わり、チャネル中央領域に窒化膜がないため、キャリアの散乱が起きにくくなる。その結果、キャリア移動度が増大し、オン電流を増加させることができる。次に、図5に示した半導体装置の製造工程の概略を説明する。まず、半導体基板1の表面に、トンネル絶縁膜シリコン酸化膜2aを形成する。続いて、トンネル絶縁膜2a上に、浮遊ゲート電極膜としてポリシリコン膜を形成する。続いて、浮遊ゲート電極膜、トンネル絶縁膜2a及び半導体基板1をパターニングして、素子分離溝を形成する。その後、一酸化窒素ガスを含んだ雰囲気で熱窒化処理を行う。この熱窒化処理の際に、シリコン酸化膜中の一酸化窒素ガスの拡散長がチャネル幅の半分以下となるようにプロセス条件を設定することで、図5に示すようなシリコン窒化膜2b及びシリコン窒化膜2cを形成することができる。また、このとき同時に、素子分離溝の側面にはシリコン酸窒化膜が形成される。次に、酸素ラジカルを含んだ雰囲気で酸化処理を行う。これにより、酸化膜4a及び4bが形成される。また、素子分離溝の側面に形成されたシリコン酸窒化膜は、シリコン酸化膜に変換されて、素子分離溝側壁酸化膜4が形成される。続いて、素子分離溝内に素子分離絶縁膜5を形成した後、電極間絶縁膜6を形成する。さらに、電極間絶縁膜6上に制御電極膜7を形成する。その後、制御電極膜7、電極間絶縁膜6及び浮遊ゲート電極膜3をパターニングして、制御電極7及び浮遊ゲート電極3を形成する。図6は、第2の実施形態の他の変更例に係る半導体装置の構成を模式的に示した断面図である。具体的には、不揮発性メモリのメモリセルトランジスタのチャネル幅方向ワード線方向の断面図である。なお、基本的な構成は、上述した図4及び図5の構成と同様である。そのため、図4及び図5で説明した事項については、詳細な説明は省略する。図5に示した例では、酸化膜4a及び4bは楔状の形状であったが、図6に示した例では、酸化膜4a及び4bは矩形状の形状となっている。本変更例でも、図4及び図5で述べた効果と同様の効果を得ることが可能である。なお、図4及び図5で示した構造では、浮遊ゲート電極3の下端部のコーナーの角度が大きいため、電界集中を抑制することができる。図6に示した構造では、浮遊ゲート電極3の下端部のコーナーの角度が大きくないため、電界集中が増大するおそれがある。しかしながら、電界集中領域には窒化膜がないので、固定電荷に起因したオフ電流の増大は起きにくい。なお、図6に示した半導体装置は、図3に示した手法と同様の手法を用いることで作製可能である。実施形態3図7は、第3の実施形態に係る半導体装置の構成を模式的に示した断面図である。具体的には、不揮発性メモリのメモリセルトランジスタのチャネル長方向ビット線方向の断面図である。なお、基本的な構成は、第1の実施形態の図1の構成と同様である。そのため、図1で説明した事項については、詳細な説明は省略する。図7に示した半導体装置では、電極側壁酸化膜8の内側に、一対の酸化膜8cが形成されている。この一対の酸化膜8cは、浮遊ゲート電極3と電極間絶縁膜6aとの間に形成され、且つ浮遊ゲート電極3の一対の側面チャネル幅方向に平行な一対の側面の上端近傍に形成されている。この酸化膜8cは楔状の形状を有しており、下から上に向かってしだいに幅が広くなっている。また、電極間絶縁膜6aの下面には、窒化膜6bが形成されている。この窒化膜6bは、浮遊ゲート電極3と電極間絶縁膜6aとの間に形成され、且つ一対の酸化膜8cの間に形成されている。また、図7に示した半導体装置では、電極側壁酸化膜8の内側に、一対の酸化膜8dが形成されている。この一対の酸化膜8dは、電極間絶縁膜6aと制御ゲート電極7との間に形成され、且つ制御ゲート電極7の一対の側面チャネル幅方向に平行な一対の側面の下端近傍に形成されている。この酸化膜8dは楔状の形状を有しており、上から下に向かってしだいに幅が広くなっている。また、電極間絶縁膜6aの上面には、窒化膜6cが形成されている。この窒化膜6cは、電極間絶縁膜6aと制御ゲート電極7との間に形成され、且つ一対の酸化膜8dの間に形成されている。なお、本明細書では、膜6aを電極間絶縁膜と呼んでいるが、実質的には、膜6a、6b及び6cの積層膜が電極間絶縁膜として機能する。窒化膜6b及び窒化膜6cは、シリコンと窒素を主成分とするシリコン窒化膜で形成されている。シリコン窒化膜中に酸素が含有されていてもよい。酸化膜8c、酸化膜8d及び電極側壁酸化膜8は、シリコンと酸素を主成分とするシリコン酸化膜で形成されている。シリコン酸化膜中に窒素が含有されていてもよい。電極間絶縁膜6aは、シリコンと酸素を主成分とするシリコン酸化膜で形成されている。シリコン酸化膜中に窒素が含有されていてもよい。また、電極間絶縁膜6aは、シリコン窒化膜をシリコン酸化膜で挟んだ積層膜シリコン酸化膜/シリコン窒化膜/シリコン酸化膜でもよい。また、アルミニウム酸化物膜アルミナ或いはハフニウム酸化物膜ハフニアのような高誘電体酸化物膜でもよい。すなわち、電極間絶縁膜6aは酸化物膜、あるいは酸化物膜を含む積層膜ならばよい。上述したように、本実施形態では、電極間絶縁膜6aの上面に窒化膜6cが形成され、電極間絶縁膜6aの下面に窒化膜6bが形成されている。これらの窒化膜6b及び6cにより、製造工程中のバーズビーク酸化の進行を防止することができる。したがって、メモリセルの書き換え特性のばらつきを抑制することができ、メモリセルトランジスタの信頼性の低下を効果的に抑制することができる。また、本実施形態では、窒化膜6bの両端部に酸化膜8cが形成され、窒化膜6cの両端部に酸化膜8dが形成されている。すなわち、浮遊ゲート電極3の上端部近傍では、浮遊ゲート電極3と電極間絶縁膜6aとの間に酸化膜8cが介在しており、浮遊ゲート電極3と電極間絶縁膜6aとの間には窒化膜6bが介在していない。同様に、制御ゲート電極7の下端部近傍では、制御ゲート電極7と電極間絶縁膜6aとの間に酸化膜8dが介在しており、制御ゲート電極7と電極間絶縁膜6aとの間には窒化膜6cが介在していない。そのため、浮遊ゲート電極3及び制御ゲート電極7の端部近傍には、窒化膜6b及び6cに起因した電荷トラップ準位がない。したがって、メモリセルの書き換え動作時に電極端部を流れるリーク電流による電荷トラップ量を低減することができ、メモリセルトランジスタの信頼性を大幅に向上させることができる。したがって、本実施形態によれば、バーズビーク酸化の進行を抑制できるとともに、電荷トラップ量を低減することができ、特性及び信頼性に優れたメモリセルトランジスタを得ることができる。次に、図7に示した半導体装置の製造工程の概略を説明する。まず、半導体基板1の表面に窒化膜シリコン窒化膜2b、トンネル絶縁膜シリコン酸化膜2a及び窒化膜シリコン窒化膜2cを順次形成する。続いて、窒化膜2c上に、浮遊ゲート電極膜としてポリシリコン膜を形成する。続いて、浮遊ゲート電極膜、窒化膜2c、トンネル絶縁膜2a、窒化膜2b及び半導体基板1をパターニングして、素子分離溝図示せずを形成する。この素子分離溝内に素子分離絶縁膜図示せずを形成した後、窒化膜シリコン窒化膜6b、電極間絶縁膜シリコン酸化膜或いはアルミナ膜等6a及び窒化膜シリコン窒化膜6cを順次形成する。さらに、窒化膜6c上に制御電極膜7を形成する。その後、制御電極膜7、窒化膜6c、電極間絶縁膜6a、窒化膜6b及び浮遊ゲート電極膜3をパターニングして、制御電極7及び浮遊ゲート電極3を形成する。その後、酸素ラジカルを含んだ雰囲気で酸化処理を行う。これにより、電極の側面に電極側壁酸化膜8が形成される。また、この酸化処理により、酸化膜8a、酸化膜8b、8c及び8dが形成される。すなわち、酸素ラジカルはシリコン窒化膜中には侵入しにくいが、シリコン酸化膜やアルミナ膜などの酸化物膜中には侵入できる。このとき、酸素ラジカルと酸化物膜は反応しやすいため、この侵入長は、通常の酸素ガスや水蒸気の場合よりも短く、典型的には10nm以下である。そして、酸素ラジカルはシリコン窒化膜表面をシリコン酸化膜に変換することができるので、適切な酸化処理条件を選ぶことで、酸素ラジカル侵入領域の上下に設けられたシリコン窒化膜をシリコン酸化膜に変換することができる。その結果、図7に示すような酸化膜8c及び酸化膜8dを形成することができる。図8は、第3の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。具体的には、不揮発性メモリのメモリセルトランジスタのチャネル長方向ビット線方向の断面図である。なお、基本的な構成は、上述した図7の構成と同様である。そのため、図7で説明した事項については、詳細な説明は省略する。図8に示した変更例では、窒化膜6bは、浮遊ゲート電極3の上端部近傍に形成されており、浮遊ゲート電極3の中央部近傍には形成されていない。すなわち、窒化膜6bは、浮遊ゲート電極3の一対の側面チャネル幅方向に平行な一対の側面の上端近傍に形成された一対の部分を有し、且つ一対の部分が互いに離間している。また、窒化膜6cは、制御ゲート電極7の下端部近傍に形成されており、制御ゲート電極7の中央部近傍には形成されていない。すなわち、窒化膜6cは、制御ゲート電極7の一対の側面チャネル幅方向に平行な一対の側面の下端近傍に形成された一対の部分を有し、且つ一対の部分が互いに離間している。本変更例でも、図7に示したメモリセルトランジスタと同様の効果を得ることが可能である。ただし、本変更例では、図7の構成に比べてバーズビーク酸化の抑制効果が低減するため、プロセス条件を制限する必要がある。その代わり、電極間絶縁膜6aの中央領域近傍に窒化膜がないため、膜6a、6b及び6cの積層膜からなる実質的な電極間絶縁膜の電気容量を増大させることができる。したがって、メモリセルの書き換え動作電圧を大幅に低減させることができる。なお、図8に示した半導体装置は、図2の製造手法と図7の製造手法を組み合わせることで作製可能である。また、図8に示した例では、酸化膜8c及び8dは楔状の形状であったが、図3に示した例と同様に、酸化膜8c及び8dは矩形状の形状としてもよい。実施形態4図9は、第4の実施形態に係る半導体装置の構成を模式的に示した断面図である。具体的には、不揮発性メモリの周辺回路トランジスタのチャネル長方向の断面図である。周辺回路トランジスタは、素子分離絶縁膜図示せずで囲まれた素子形成領域に形成されている。具体的には、周辺回路トランジスタは、半導体基板1上に形成されたゲート絶縁膜20aと、ゲート絶縁膜20a上に形成されたゲート電極70とを備えている。また、半導体基板1の表面領域には、ソース/ドレインとなる一対の不純物拡散層9が形成されており、一対の不純物拡散層9間の領域がチャネル領域となる。ゲート電極70の側壁には、電極側壁酸化膜8が形成されている。さらに、周辺回路トランジスタは層間絶縁膜10で覆われている。電極側壁酸化膜8の内側には、一対の酸化膜8aが形成されている。この一対の酸化膜8aは、ゲート絶縁膜20aとゲート電極70との間に形成され、且つゲート電極70の一対の側面チャネル幅方向に平行な一対の側面の下端近傍に形成されている。この酸化膜8aは楔状の形状を有しており、上から下に向かってしだいに幅が広くなっている。ゲート絶縁膜20aの上面には、窒化膜20cが形成されている。この窒化膜20cは、ゲート絶縁膜20aとゲート電極70との間に形成され、且つ一対の酸化膜8aの間に形成されている。ゲート絶縁膜2aの下面には、一対の酸化膜8bが形成されている。この酸化膜8bの先端は、電極側壁酸化膜8とゲート電極70の下層導電部30との界面の延長線よりも内側に位置している。また、ゲート絶縁膜20aの下面には、窒化膜20bが形成されている。この窒化膜20bは、一対の酸化膜8bの間に形成されている。なお、本明細書では、膜20aをゲート絶縁膜と呼んでいるが、実質的には、膜20a、20b及び20cの積層膜がゲート絶縁膜として機能する。図9に示した構成は、周辺回路トランジスタをメモリセルトランジスタ例えば、図1に示したメモリセルトランジスタと同時に形成した場合の例である。すなわち、ゲート電極70の下層導電部30は、浮遊ゲート電極と同一工程で形成される。絶縁体部60は、電極間絶縁膜と同一工程で形成される。ゲート電極70の上層導電部31は、制御ゲート電極と同一工程で形成される。ゲート絶縁膜20aは、シリコンと酸素を主成分とするシリコン酸化膜で形成されている。シリコン酸化膜中に窒素が含有されていてもよい。窒化膜20b及び窒化膜20cは、シリコンと窒素を主成分とするシリコン窒化膜で形成されている。シリコン窒化膜中に酸素が含有されていてもよい。また、酸化膜8a、酸化膜8b及び電極側壁酸化膜8は、シリコンと酸素を主成分とするシリコン酸化膜で形成されている。シリコン酸化膜中に窒素が含有されていてもよい。上述したように、本実施形態では、ゲート絶縁膜20aの上面に窒化膜20cが形成され、ゲート絶縁膜20aの下面に窒化膜20bが形成されている。これらの窒化膜20b及び20cにより、製造工程中のバーズビーク酸化の進行を防止することができる。したがって、周辺回路トランジスタの閾値電圧の上昇及び駆動力の低下を抑制することができ、周辺回路トランジスタの特性の低下を効果的に抑制することができる。また、本実施形態では、窒化膜20cの両端部に酸化膜8aが形成されている。すなわち、ゲート電極70の下端部近傍では、ゲート電極70とゲート絶縁膜20aとの間に酸化膜8aが介在しており、ゲート電極70とゲート絶縁膜20aとの間には窒化膜20cが介在していない。そのため、ゲート電極70の下端部近傍には、窒化膜20cに起因した電荷トラップ準位がない。したがって、トランジスタ動作時のホットキャリアによるゲート電極70の下端部近傍での電荷トラップ量を低減することができ、周辺回路トランジスタの信頼性を大幅に向上させることができる。さらに、本実施形態では、窒化膜20bの両端部にも酸化膜8bが形成されている。これにより、ゲート電極の下端部近傍の電荷トラップ量をより低減することができ、周辺回路トランジスタの信頼性を大幅に向上させることができる。したがって、本実施形態によれば、バーズビーク酸化の進行を抑制できるとともに、電荷トラップ量を低減することができ、特性及び信頼性に優れた周辺回路トランジスタを得ることができる。次に、図9に示した半導体装置の製造工程の概略を説明する。まず、半導体基板1の表面に窒化膜シリコン窒化膜20b、ゲート絶縁膜シリコン酸化膜20a及び窒化膜シリコン窒化膜20cを順次形成する。続いて、ポリシリコン膜等で形成されたゲート電極膜を形成し、さらにゲート電極膜をパターニングしてゲート電極70を形成する。その後、酸素ラジカルを含んだ雰囲気で酸化処理を行う。これにより、ゲート電極70の側面に電極側壁酸化膜8が形成される。また、この酸化処理により、酸化膜8a及び酸化膜8bが形成される。すなわち、酸素ラジカルはシリコン窒化膜中には侵入しにくいが、シリコン酸化膜中には侵入できる。このとき、酸素ラジカルとシリコン酸化膜は反応しやすいため、この侵入長は、通常の酸素ガスや水蒸気の場合よりも短く、典型的には10nm以下である。そして、酸素ラジカルはシリコン窒化膜表面をシリコン酸化膜に変換することができるので、適切な酸化処理条件を選ぶことで、酸素ラジカル侵入領域の上下に設けられたシリコン窒化膜をシリコン酸化膜に変換することができる。その結果、図9に示すような酸化膜8a及び酸化膜8bを形成することができる。図10は、第4の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。具体的には、不揮発性メモリの周辺回路トランジスタのチャネル長方向の断面図である。なお、基本的な構成は、上述した図9の構成と同様である。そのため、図9で説明した事項については、詳細な説明は省略する。図10に示した変更例では、窒化膜20b及び20cは、ゲート電極70の下端部近傍に形成されており、ゲート電極70の中央部近傍には形成されていない。すなわち、窒化膜20cは、ゲート電極70の一対の側面チャネル幅方向に平行な一対の側面の下端近傍に形成された一対の部分を有し、且つ一対の部分が互いに離間している。窒化膜20bも窒化膜20cと同様、一対の部分が互いに離間している。本変更例でも、図9に示した周辺回路トランジスタと同様の効果を得ることが可能である。ただし、本変更例では、図9の構成に比べてバーズビーク酸化の抑制効果が低減するため、プロセス条件を制限する必要がある。その代わり、チャネル中央領域に窒化膜がないため、キャリアの散乱が起きにくくなる。その結果、キャリア移動度が増大し、オン電流を増加させることができる。また、固定電荷密度が低減するため、トランジスタのしきい値電圧が上昇し、オフ電流を低減することができる。なお、図10に示した半導体装置は、図2の製造手法と図9の製造手法を組み合わせることで作製可能である。また、図10に示した例では、酸化膜8a及び8bは楔状の形状であったが、図3に示した例と同様に、酸化膜8a及び8bは矩形状の形状としてもよい。実施形態5図11は、第5の実施形態に係る半導体装置の構成を模式的に示した断面図である。具体的には、不揮発性メモリの周辺回路トランジスタのチャネル幅方向の断面図である。なお、基本的な構成は、第4の実施形態の図9の構成と同様である。そのため、図9で説明した事項については、詳細な説明は省略する。図11に示すように、周辺回路トランジスタは、素子分離絶縁膜5で囲まれた素子形成領域に形成されている。素子分離絶縁膜5は素子分離溝に埋められており、素子分離溝の表面には、素子分離溝側壁絶縁膜4が形成されている。素子分離溝側壁絶縁膜4の内側には、一対の酸化膜4a及び一対の酸化膜4bが形成されている。一対の酸化膜4aは、ゲート絶縁膜20aとゲート電極70との間に形成され、且つゲート電極70の一対の側面チャネル長方向に平行な一対の側面の下端近傍に形成されている。この酸化膜4aは楔状の形状を有しており、上から下に向かってしだいに幅が広くなっている。一対の酸化膜4bは、ゲート絶縁膜20aと半導体基板1の素子形成領域との間に形成され、且つ素子形成領域の一対の側面チャネル長方向に平行な一対の側面の上端近傍に形成されている。この酸化膜4bは楔状の形状を有しており、下から上に向かってしだいに幅が広くなっている。ゲート絶縁膜20aの上面には、窒化膜20cが形成されている。この窒化膜20cは、ゲート絶縁膜20aとゲート電極70との間に形成され、且つ一対の酸化膜4aの間に形成されている。ゲート絶縁膜20aの下面には、窒化膜20bが形成されている。この窒化膜20bは、ゲート絶縁膜20aと半導体基板1の素子形成領域との間に形成され、且つ一対の酸化膜4bの間に形成されている。図11に示した構成は、周辺回路トランジスタをメモリセルトランジスタ例えば、図4に示したメモリセルトランジスタと同時に形成した場合の例である。すなわち、ゲート電極70の下層導電部30は、浮遊ゲート電極と同一工程で形成される。絶縁体部60は、電極間絶縁膜と同一工程で形成される。ゲート電極70の上層導電部31は、制御ゲート電極と同一工程で形成される。トンネル絶縁膜20a、窒化膜20b及び窒化膜20cの材料は、第4の実施形態で述べた通りである。また、酸化膜4a、酸化膜4b及び素子分離溝側壁絶縁膜4は、シリコンと酸素を主成分とするシリコン酸化膜で形成されている。シリコン酸化膜中に窒素が含有されていてもよい。上述したように、本実施形態では、ゲート絶縁膜20aの上面に窒化膜20cが形成され、ゲート絶縁膜20aの下面に窒化膜20bが形成されている。これらの窒化膜20b及び20cにより、製造工程中のバーズビーク酸化の進行を防止することができる。したがって、周辺回路トランジスタの閾値電圧の上昇及び駆動力の低下を抑制することができ、周辺回路トランジスタの特性の低下を効果的に抑制することができる。また、本実施形態では、窒化膜20cの両端部に酸化膜4aが形成されている。すなわち、ゲート電極70の下端部近傍では、ゲート電極70とゲート絶縁膜20aとの間に酸化膜4aが介在しており、ゲート電極70とゲート絶縁膜20aとの間には窒化膜20cが介在していない。そのため、ゲート電極70の下端部近傍には、窒化膜20cに起因した固定電荷がない。したがって、周辺回路トランジスタのオフ電流が低減されて誤動作を防止することができ、周辺回路トランジスタの信頼性を大幅に向上させることができる。さらに、本実施形態では、窒化膜20bの両端部にも酸化膜4bが形成されているため、固定電荷をより低減することができ、周辺回路トランジスタの信頼性を大幅に向上させることができる。したがって、本実施形態によれば、バーズビーク酸化の進行を抑制できるとともに、固定電荷量を低減することができ、特性及び信頼性に優れた周辺回路トランジスタを得ることができる。なお、図11に示した半導体装置は、図4の製造方法と同様の製造方法を用いることで作製可能である。図12は、第5の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。具体的には、不揮発性メモリの周辺回路トランジスタのチャネル幅方向の断面図である。なお、基本的な構成は、上述した図11の構成と同様である。そのため、図11で説明した事項については、詳細な説明は省略する。図12に示した変更例では、窒化膜20b及び20cは、ゲート電極70の下端部近傍に形成されており、ゲート電極70の中央部近傍には形成されていない。すなわち、窒化膜20cは、ゲート電極70の一対の側面チャネル長方向に平行な一対の側面の下端近傍に形成された一対の部分を有し、且つ一対の部分が互いに離間している。窒化膜20bも窒化膜20cと同様、一対の部分が互いに離間している。本変更例でも、図11に示した周辺回路トランジスタと同様の効果を得ることが可能である。ただし、本変更例では、図11の構成に比べてバーズビーク酸化の抑制効果が低減するため、プロセス条件を制限する必要がある。その代わり、チャネル中央領域に窒化膜がないため、キャリアの散乱が起きにくくなる。その結果、キャリア移動度が増大し、オン電流を増加させることができる。なお、図12に示した半導体装置は、図5の製造方法と同様の製造方法を用いることで作製可能である。また、図12に示した例では、酸化膜4a及び4bは楔状の形状であったが、図6に示した例と同様に、酸化膜4a及び4bは矩形状の形状としてもよい。実施形態6図13a及び図13bは、第6の実施形態に係る半導体装置の構成を模式的に示した断面図である。図13aは、不揮発性メモリのメモリセルトランジスタのチャネル長方向の断面図であり、図13bは、不揮発性メモリの周辺回路トランジスタのチャネル長方向の断面図である。図13aに示したメモリセルトランジスタ及び図13bに示した周辺回路トランジスタは、同一基板上に形成されており、同一の不揮発性メモリを構成している。なお、各実施形態ですでに説明した事項については、詳細な説明は省略する。図13aに示したメモリセルトランジスタの基本的な構成は、図1に示したメモリセルトランジスタの構成と類似している。ただし、本実施形態のメモリセルトランジスタには、図1に示した酸化膜8a及び8bが形成されていない。図13bに示した周辺回路トランジスタの基本的な構成は、図10に示した周辺回路トランジスタの構成と類似している。ただし、本実施形態の周辺回路トランジスタには、図10に示した酸化膜8a及び8bが形成されていない。図13aに示したメモリセルトランジスタ及び図13bに示した周辺回路トランジスタは、共通の工程を用いて同時に形成される。すなわち、周辺回路トランジスタのゲート電極70の下層導電部30は、メモリセルトランジスタの浮遊ゲート電極3と同一の工程で形成される。周辺回路トランジスタの絶縁体部60は、メモリセルトランジスタの電極間絶縁膜6と同一の工程で形成される。また、周辺回路トランジスタのゲート電極70の上層導電部31は、メモリセルトランジスタの制御ゲート電極7と同一工程で形成される。図13aに示すように、メモリセルトランジスタでは、窒化膜2cが浮遊ゲート電極3の下面全体に形成され、窒化膜2bがトンネル絶縁膜2aの下面全体に形成されている。これに対して、図13bに示すように、周辺回路トランジスタでは、窒化膜20cは、ゲート電極70の下端部近傍に形成されており、ゲート電極70の中央部近傍には形成されていない。すなわち、窒化膜20cは、ゲート電極70の一対の側面チャネル幅方向に平行な一対の側面の下端近傍に形成された一対の部分を有し、且つ一対の部分が互いに離間している。窒化膜20bも窒化膜20cと同様、一対の部分が互いに離間している。本実施形態においても、窒化膜によってバーズビーク酸化の進行を抑制することができるため、バーズビーク酸化の進行に起因した問題を防止することができる。すなわち、メモリセルトランジスタでは、書き換え動作電圧の上昇を抑制することができ、且つメモリセルトランジスタの信頼性の低下を効果的に抑制することができる。また、周辺回路トランジスタでは、閾値電圧の上昇及び駆動力の低下を抑制することができる。また、周辺回路トランジスタでは、チャネル中央領域に窒化膜が形成されていないため、キャリアの散乱が起きにくくなる。その結果、キャリア移動度が増大し、オン電流を増加させることができる。また、固定電荷密度が低減するため、トランジスタのしきい値電圧が上昇し、オフ電流を低減することができる。したがって、本実施形態では、バーズビーク酸化の進行に起因した問題を防止することができるとともに、周辺回路トランジスタにおけるオン電流の増加及びオフ電流の低減をはかることができる。図14a及び図14bは、第6の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。図14aは、不揮発性メモリのメモリセルトランジスタのチャネル長方向の断面図であり、図14bは、不揮発性メモリの周辺回路トランジスタのチャネル長方向の断面図である。基本的な構成は、上述した図13a及び図13bの構成と同様である。なお、すでに説明した事項については、詳細な説明は省略する。図14aに示すように、メモリセルトランジスタは、図1に示したメモリセルトランジスタと同様の構成を有している。したがって、図1に示したメモリセルトランジスタと同様の効果を得ることができる。図14bに示すように、周辺回路トランジスタは、図10に示した周辺回路トランジスタと同様の構成を有している。したがって、図10に示した周辺回路トランジスタと同様の効果を得ることができる。また、基本的な構成は、上述した図13a及び図13bの構成と同様であるため、図13a及び図13bで述べた効果と同様の効果を得ることができる。図15a及び図15bは、第6の実施形態の他の変更例に係る半導体装置の構成を模式的に示した断面図である。図15aは、不揮発性メモリのメモリセルトランジスタのチャネル長方向の断面図であり、図15bは、不揮発性メモリの周辺回路トランジスタのチャネル長方向の断面図である。基本的な構成は、上述した図13a及び図13bの構成と同様である。なお、すでに説明した事項については、詳細な説明は省略する。図15aに示すように、メモリセルトランジスタは、図7に示したメモリセルトランジスタと同様の構成を有している。したがって、図7に示したメモリセルトランジスタと同様の効果を得ることができる。図15bに示すように、周辺回路トランジスタは、図10に示した周辺回路トランジスタの構成と類似している。したがって、図10に示した周辺回路トランジスタと同様の効果を得ることができる。また、基本的な構成は、上述した図13a及び図13bの構成と同様であるため、図13a及び図13bで述べた効果と同様の効果を得ることができる。実施形態7図16a及び図16bは、第7の実施形態に係る半導体装置の構成を模式的に示した断面図である。図16aは、不揮発性メモリのメモリセルトランジスタのチャネル幅方向の断面図であり、図16bは、不揮発性メモリの周辺回路トランジスタのチャネル幅方向の断面図である。図16aに示したメモリセルトランジスタ及び図16bに示した周辺回路トランジスタは、同一基板上に形成されており、同一の不揮発性メモリを構成している。なお、各実施形態ですでに説明した事項については、詳細な説明は省略する。図16aに示したメモリセルトランジスタの基本的な構成は、図4に示したメモリセルトランジスタの構成と類似している。ただし、本実施形態のメモリセルトランジスタには、図4に示した酸化膜4a及び4bが形成されていない。図16bに示した周辺回路トランジスタの基本的な構成は、図12に示した周辺回路トランジスタの構成と類似している。ただし、本実施形態の周辺回路トランジスタには、図12に示した酸化膜4a及び4bが形成されていない。図16aに示したメモリセルトランジスタ及び図16bに示した周辺回路トランジスタは、共通の工程を用いて同時に形成される。すなわち、周辺回路トランジスタのゲート電極70の下層導電部30は、メモリセルトランジスタの浮遊ゲート電極3と同一の工程で形成される。周辺回路トランジスタの絶縁体部60は、メモリセルトランジスタの電極間絶縁膜6と同一の工程で形成される。また、周辺回路トランジスタのゲート電極70の上層導電部31は、メモリセルトランジスタの制御ゲート電極7と同一工程で形成される。図16aに示すように、メモリセルトランジスタでは、窒化膜2cが浮遊ゲート電極3の下面全体に形成され、窒化膜2bがトンネル絶縁膜2aの下面全体に形成されている。これに対して、図16bに示すように、周辺回路トランジスタでは、窒化膜20cは、ゲート電極70の下端部近傍に形成されており、ゲート電極70の中央部近傍には形成されていない。すなわち、窒化膜20cは、ゲート電極70の一対の側面チャネル長方向に平行な一対の側面の下端近傍に形成された一対の部分を有し、且つ一対の部分が互いに離間している。窒化膜20bも窒化膜20cと同様、一対の部分が互いに離間している。本実施形態においても、窒化膜によってバーズビーク酸化の進行を抑制することができるため、バーズビーク酸化の進行に起因した問題を防止することができる。すなわち、メモリセルトランジスタでは、書き換え動作電圧の上昇を抑制することができ、且つメモリセルトランジスタの信頼性の低下を効果的に抑制することができる。また、周辺回路トランジスタでは、閾値電圧の上昇及び駆動力の低下を抑制することができる。また、周辺回路トランジスタでは、チャネル中央領域に窒化膜が形成されていないため、キャリアの散乱が起きにくくなる。その結果、キャリア移動度が増大し、オン電流を増加させることができる。また、固定電荷密度が低減するため、トランジスタのしきい値電圧が上昇し、オフ電流を低減することができる。したがって、本実施形態では、バーズビーク酸化の進行に起因した問題を防止することができるとともに、周辺回路トランジスタにおけるオン電流の増加及びオフ電流の低減をはかることができる。図17a及び図17bは、第7の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。図17aは、不揮発性メモリのメモリセルトランジスタのチャネル幅方向の断面図であり、図17bは、不揮発性メモリの周辺回路トランジスタのチャネル幅方向の断面図である。基本的な構成は、上述した図16a及び図16bの構成と同様である。なお、すでに説明した事項については、詳細な説明は省略する。図17aに示すように、メモリセルトランジスタは、図4に示したメモリセルトランジスタと同様の構成を有している。したがって、図4に示したメモリセルトランジスタと同様の効果を得ることができる。図17bに示すように、周辺回路トランジスタは、図12に示した周辺回路トランジスタと同様の構成を有している。したがって、図12に示した周辺回路トランジスタと同様の効果を得ることができる。また、基本的な構成は、上述した図16a及び図16bの構成と同様であるため、図16a及び図16bで述べた効果と同様の効果を得ることができる。実施形態8図18~図21は、第8の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。図18a~図21aは、不揮発性メモリのメモリセルトランジスタのチャネル長方向の断面図であり、図18b~図21bは、不揮発性メモリの周辺回路トランジスタのチャネル長方向の断面図である。図18a~図21aに示したメモリセルトランジスタ及び図18b~図21bに示した周辺回路トランジスタは、同一基板上に形成され、同一の不揮発性メモリを構成する。なお、各実施形態ですでに説明した事項については、詳細な説明は省略する。まず、図18a及び図18bに示すように、シリコン基板半導体基板101の表面上に、トンネル絶縁膜となるシリコン酸化膜102aと、ゲート絶縁膜となるシリコン酸化膜120aを、熱酸化法などで形成する。ここで、シリコン酸化膜102aと120aは、同時に形成して膜種と膜厚を同じにしても良いし、別々に形成して膜種や膜厚を変えても良い。次に、浮遊ゲート電極となるシリコン膜103と、ゲート電極の下層導電部となるシリコン膜130を、CVDchemicalvapordeposition法などで形成する。ここで、シリコン膜103と130は、同時に形成して膜厚を同じにしても良いし、別々に形成して膜厚を変えても良い。さらに、シリコン酸化膜/シリコン窒化膜/シリコン酸化膜からなる積層絶縁膜106aをCVD法などで形成する。さらに、フォトレジスト図示せずなどをマスクとして用いて、積層絶縁膜106aの一部をエッチング除去して、開口部170aを形成する。次に、図19a及び図19bに示すように、シリコン膜107をCVD法などで形成する。次に、フォトレジスト図示せずなどをマスクとして用いて、シリコン膜107、積層絶縁膜106a、シリコン膜103及び130をエッチング除去する。これにより、メモリセルトランジスタの浮遊ゲート電極103及び制御ゲート電極107と、周辺回路トランジスタのゲート電極170が形成される。ここで、メモリセルトランジスタのゲート長L1は、典型的には50nm程度以下に設定する。一方、周辺回路トランジスタのゲート長L2は、L1よりも長く設定する。L2は、典型的にはL1の1.2倍以上に設定し、望ましくはL1の2倍以上に設定する。次に、図20a及び図20bに示すように、700°Cから1000°C程度の高温で、窒化剤として一酸化窒素ガスを含む雰囲気で、熱窒化処理を行う。この熱窒化処理の温度と時間は、一酸化窒素ガスのシリコン酸化膜中での拡散長がL1の半分より長く、L2の半分よりも短くなるように設定する。これにより、シリコン膜103、130及び107の露出面に、シリコン窒化膜108fが形成される。また、シリコン酸化膜102aの上面及び下面に、シリコン窒化膜102c及び102bが形成される。また、積層絶縁膜106aの上面及び下面に、シリコン窒化膜106c及び106bが形成される。さらに、シリコン酸化膜120aの上面及び下面に、シリコン窒化膜120c及び120bが形成される。ただし、シリコン窒化膜120c及び120bは、チャネル領域の端部近傍に形成され、チャネル領域の中央部には形成されない。次に、図21a及び図21bに示すように、酸化剤として酸素ラジカルを含む雰囲気で、ラジカル酸化処理を行う。これにより、シリコン膜103、130及び107の露出表面に形成されていたシリコン窒化膜108fは、シリコン酸化膜108に変換される。図22は、ラジカル酸化処理後の、メモリセルトランジスタのトンネル絶縁膜102a近傍或いは周辺回路トランジスタのゲート絶縁膜120a近傍の拡大図である。ラジカル酸化処理時に、酸素ラジカルは、シリコン酸化膜102a、120a及び108中を拡散する。そのため、浮遊ゲート電極103の下端部及びゲート電極130の下端部は酸化され、バーズビーク状にシリコン酸化膜108aが形成される。また、シリコン窒化膜102b及び120bの表面も酸化され、シリコン酸化膜108bが形成される。なお、図23に示すように、酸素ラジカルの拡散長を調整することにより、シリコン窒化膜102b及び120bの厚さ方向全体を、シリコン酸化膜108bに変換することもできる。図24は、ラジカル酸化処理後の、メモリセルトランジスタの電極間絶縁膜106a近傍の拡大図である。ラジカル酸化処理時に、酸素ラジカルはシリコン酸化膜106a及び108中を拡散する.そのため、浮遊ゲート電極103の上端部及び制御ゲート電極107の下端部は酸化されて、バーズビーク状にシリコン酸化膜108c及び108dが形成される。以後の工程は特に図示しないが、イオン注入法などで不純物拡散層図示せずを形成する。その後、CVD法などで層間絶縁膜図示せずを形成し、さらに周知の方法で配線などを形成する。本実施形態の製造方法では、ゲート長がL1のメモリセルトランジスタ構造と、ゲート長がL1よりも長いL2の周辺回路トランジスタ構造を形成する。そして、トンネル絶縁膜中及びゲート絶縁膜中の窒化剤の拡散長がL1の半分よりも長く、且つL2の半分よりも短くなるような熱窒化条件で、窒化膜102b、102c、106b、106c、120b及び120cを同時に形成している。これにより、第6の実施形態で示したような不揮発性メモリを、少ない工程数で簡便に製造することができる。また、本実施形態のように熱窒化処理を用いて窒化膜を形成すると、浮遊ゲート電極103、制御ゲート電極107及びゲート電極170の側壁領域に窒化膜が形成される。この側壁領域の窒化膜は、電極端部の電荷トラップ量や固定電荷量を増加させるため、信頼性低下や誤動作の原因となる。また、窒化膜は酸化膜に比べて誘電率が高い。そのため、ゲート電極及び不純物拡散層間の寄生容量や、隣接するトランジスタ間の寄生容量を増加させ、動作速度の低下や誤動作の原因となる。本実施形態では、窒化膜102b、102c、106b、106c、120b及び120cを形成した後に、酸素ラジカル酸化を行うことで、浮遊ゲート電極103、制御ゲート電極107及びゲート電極170の側壁に形成された窒化膜108fを酸化膜108に変換している。これにより、上述した信頼性低下やトランジスタ誤動作などの問題を回避することができる。なお、トンネル絶縁膜102a、ゲート絶縁膜120a及び電極間絶縁膜106aは、シリコン酸化膜に限定されない。窒化剤が拡散しやすい絶縁材料であればよい。例えば、窒素が含有されたシリコン酸化膜でもよい。また、アルミナ膜やハフニア膜のような高誘電体酸化膜でも良い。また、窒化剤は一酸化窒素ガスに限定されない。絶縁材料中を拡散して基板表面や電極表面に窒化膜を形成するものであればよい。例えば、亜酸化窒素ガス、アンモニアガス、窒素ラジカルなどでも良い。また、窒化膜の形成方法は熱窒化に限定されない。また、ゲート電極側壁に形成された窒化膜を酸化膜に変換するための酸化種は、酸素ラジカルに限定されない。絶縁材料中の侵入長が短い酸化種であれば良い。例えば、励起状態又は基底状態の酸素原子、励起状態又は基底状態のヒドロキシルOH、励起状態の酸素分子、励起状態の水分子、オゾン分子などでも良い。また、電気的に中性のものも帯電しているものも含まれる。また、酸素ラジカルの生成方法としては、酸素とアルゴンの混合ガスをマイクロ波放電させて、励起状態の酸素分子や酸素原子等のラジカル酸化種を生成してもよいし、他の酸素含有ガスと希ガスの組み合わせでも良い。また、水素ガス等の水素含有ガスを混合させてヒドロキシル等を生成しても良い。さらに、高周波RF放電等の別のプラズマ化手法でラジカル酸化種を生成しても良い。また、酸素ガスと水素ガスを反応炉内に導入して加熱反応させることで、ヒドロキシル等のラジカル酸化種を生成しても良い。さらに、リモートプラズマ法やオゾン酸化法のように、ラジカル酸化種を生成する場所とシリコン基板をラジカル酸化処理する場所が異なっていても良い。実施形態9図25~図27は、第9の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。図25a~図27aは、不揮発性メモリのメモリセルトランジスタのチャネル幅方向の断面図であり、図25b~図27bは、不揮発性メモリの周辺回路トランジスタのチャネル幅方向の断面図である。図25a~図27aに示したメモリセルトランジスタ及び図25b~図27bに示した周辺回路トランジスタは、同一基板上に形成され、同一の不揮発性メモリを構成する。なお、各実施形態ですでに説明した事項については、詳細な説明は省略する。まず、図25a及び図25bに示すように、シリコン基板101の表面上に、トンネル絶縁膜となるシリコン酸化膜102aと、ゲート絶縁膜となるシリコン酸化膜120aを、熱酸化法などで形成する。ここで、シリコン酸化膜102aと120aは、同時に形成して膜種と膜厚を同じにしても良いし、別々に形成して膜種や膜厚を変えても良い。次に、電極間絶縁膜となるシリコン膜103と、ゲート電極の下層導電部となるシリコン膜130を、CVD法などで形成する。ここで、シリコン膜103と130は、同時に形成して膜厚を同じにしても良いし、別々に形成して膜厚を変えても良い。次に、エッチングマスク201となるシリコン窒化膜をCVD法などで形成する。その後、フォトレジスト図示せずなどをマスクとして用いて、シリコン窒化膜201、シリコン膜103及び130、シリコン酸化膜102a及び120aをエッチング除去する。さらに、シリコン基板101の露出部をエッチング除去して、素子分離溝202を形成する。ここで、メモリセルトランジスタのゲート幅W1は、典型的には50nm程度以下に設定する。一方、周辺回路トランジスタのゲート幅W2は、W1よりも広く設定する。W2は、典型的にはW1の1.2倍以上に設定し、望ましくはW1の2倍以上に設定する。次に、図26a及び図26bに示すように、700°Cから1000°C程度の高温で、窒化剤として一酸化窒素ガスを含む雰囲気で、熱窒化処理を行う。この熱窒化処理の温度と時間は、一酸化窒素ガスのシリコン酸化膜中の拡散長がW1の半分より長く、W2の半分よりも短くなるように設定する。これにより、シリコン膜103及び130の露出面とシリコン基板101の露出表面に、シリコン窒化膜104fが形成される。また、シリコン酸化膜102aの上面及び下面に、シリコン窒化膜102c及び102bが形成される。また、シリコン酸化膜120aの上面及び下面に、シリコン窒化膜120c及び120bが形成される。ただし、シリコン窒化膜120c及び120bは、チャネル領域の端部近傍に形成され、チャネル領域の中央部には形成されない。次に、図27a及び図27bに示すように、酸化剤として酸素ラジカルを含む雰囲気で、ラジカル酸化処理を行う。これにより、シリコン膜103及び130の露出表面とシリコン基板101の露出表面に形成されていたシリコン窒化膜104fは、シリコン酸化膜104に変換される。図28は、ラジカル酸化処理後の、メモリセルトランジスタのトンネル絶縁膜102a近傍或いは周辺回路トランジスタのゲート絶縁膜120a近傍の拡大図である。ラジカル酸化処理時に、酸素ラジカルはシリコン酸化膜102a、120a及び104中を拡散する。そのため、浮遊ゲート電極103の下端部、ゲート電極130の下端部及びシリコン基板101の上端部は酸化され、バーズビーク状にシリコン酸化膜104a及び104bが形成される。以後の工程は特に図示しないが、塗布法などにより素子分離溝202を素子分離絶縁膜図示せずで埋める。さらに、CMPChemicalMechanicalPolish法などで表面を平坦化して、シリコン膜103及び130の上面を露出させる。その後は、第8の実施形態で示した方法等を行うことで、メモリセルトランジスタと周辺回路トランジスタを完成させる。本実施形態の製造方法では、ゲート幅がW1のメモリセルトランジスタ構造と、ゲート幅がW1よりも長いW2の周辺回路トランジスタ構造を形成する。そして、トンネル絶縁膜中及びゲート絶縁膜中の窒化剤の拡散長がW1の半分よりも長く、且つW2の半分よりも短くなるような熱窒化条件で、窒化膜102b、102c、120b及び120cを同時に形成している。これにより、第7の実施形態で示したような不揮発性メモリを、少ない工程数で簡便に製造することができる。また、本実施形態のように熱窒化処理を用いて窒化膜を形成すると、浮遊ゲート電極103及びゲート電極の下層導電部130の側壁領域と、シリコン基板101の側面及び底面に窒化膜104fが形成される。側壁領域の窒化膜は、固定電荷量を増加させるため、トランジスタの誤動作の原因となる。また、窒化膜は酸化膜に比べて誘電率が高い。そのため、隣接するトランジスタ間の寄生容量を増加させ、動作速度の低下や誤動作の原因となる。本実施形態では、窒化膜102b、102c、120b及び120cを形成した後に、酸素ラジカル酸化を行うことで、窒化膜104fを酸化膜104に変換している。これにより、上述したトランジスタ誤動作などの問題を回避することができる。なお、トンネル絶縁膜102a及びゲート絶縁膜120aは、シリコン酸化膜に限定されない。窒化剤が拡散しやすい絶縁材料であればよい。例えば、窒素が含有されたシリコン酸化膜でもよい。また、アルミナ膜やハフニア膜のような高誘電体酸化膜でも良い。また、窒化剤は一酸化窒素ガスに限定されない。絶縁材料中を拡散して基板表面や電極表面に窒化膜を形成するものであればよい。例えば、亜酸化窒素ガス、アンモニアガス、窒素ラジカルなどでも良い。また、窒化膜の形成方法は熱窒化に限定されない。また、窒化膜を酸化膜に変換するためのラジカル酸化処理に関しては、第8の実施形態に記載した方法を用いることが可能である。なお、以上説明した第1~第9の実施形態では、半導体基板及び電極浮遊ゲート電極、制御ゲート電極、ゲート電極の材料としてシリコンSiを用いたが、シリコンゲルマニウムSiGe等を用いることも可能である。以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。