直流電源が出力する直流電圧をPWM制御して出力するインバータ装置であって、前記直流電源の正極が接続される第1の入力端子および前記直流電源の負極が接続される第2の入力端子と、前記第1の入力端子および前記第2の入力端子に接続され、第1、第2のハーフブリッジ出力端子から電圧を出力するハーフブリッジ回路と、外部負荷の一端が接続される第1の出力端子および前記外部負荷の他端が接続される第2の出力端子と、前記第1、第2のハーフブリッジ出力端子と前記第1、第2の出力端子との間に接続され、前記第1、第2のハーフブリッジ出力端子の電圧をフィルタリングして前記第1、第2の出力端子に出力するLCフィルタと、前記ハーフブリッジ回路を構成するスイッチ素子の動作を制御する制御回路と、を備え、前記制御回路は、前記第1のハーフブリッジ出力端子と前記第2のハーフブリッジ出力端子との間の端子間電圧が、第1の極性の第1の電圧、又は、ゼロになるように、前記ハーフブリッジ回路を構成するスイッチ素子を制御することを特徴とするインバータ装置。前記ハーフブリッジ回路は、前記第1の入力端子に一端が接続され、前記第1のハーフブリッジ出力端子に他端が接続された第1のスイッチ素子と、前記第1の入力端子に一端が接続され、前記第2のハーフブリッジ出力端子に他端が接続された第2のスイッチ素子と、前記第1のハーフブリッジ出力端子に一端が接続され、前記第2の入力端子に他端が接続された第3のスイッチ素子と、前記第2のハーフブリッジ出力端子に一端が接続され、前記第2の入力端子に他端が接続された第4のスイッチ素子と、を有し、前記制御回路は、前記第1、第4のスイッチ素子をオンし、且つ、前記第2、第3のスイッチ素子をオフし、その状態から、前記第1のスイッチ素子をオフし、且つ、前記第3のスイッチ素子をオンすることを特徴とする請求項1に記載のインバータ装置。前記制御回路は、前記第3、第4のスイッチ素子がオンし、且つ、前記第1、第2のスイッチ素子がオフした状態から、前記第3のスイッチ素子をオフし、且つ、前記第1のスイッチ素子をオンすることを特徴とする請求項2に記載のインバータ装置。前記制御回路は、前記第1、第4のスイッチ素子がオンし且つ前記第2、第3のスイッチ素子がオフした状態から、前記第4のスイッチ素子をオフし、且つ、前記第2のスイッチ素子をオンすることを特徴とする請求項3に記載のインバータ装置。前記制御回路は、前記第1のスイッチ素子および前記第3のスイッチ素子を制御するための制御信号を、第1の内部タイマのカウント値と第1の基準値とを比較した結果に基づいて、生成し、一方、前記第2のスイッチ素子および前記第4のスイッチ素子を制御するための制御信号を、前記第1の内部タイマに対して180°反転した第2の内部タイマのカウント値と、前記第1の基準値とを比較した結果に基づいて、生成することを特徴とする請求項4に記載のインバータ装置。前記制御回路は、前記第1のスイッチ素子および前記第3のスイッチ素子を制御するための制御信号を、内部タイマのカウント値と第1の基準値とを比較した結果に基づいて、生成し、一方、前記第2のスイッチ素子および前記第4のスイッチ素子を制御するための制御信号を、前記内部タイマの前記カウント値と、前記内部タイマの上限値から前記第1の基準値を引いた第2の基準値とを比較した結果に基づいて、生成することを特徴とする請求項4に記載のインバータ装置。直流電源と、前記直流電源が出力する直流電圧をPWM制御して出力するインバータ装置と、を備え、前記インバータ装置は、前記直流電源の正極が接続される第1の入力端子および前記直流電源の負極が接続される第2の入力端子と、前記第1の入力端子および前記第2の入力端子に接続され、第1、第2のハーフブリッジ出力端子から電圧を出力するハーフブリッジ回路と、外部負荷の一端が接続される第1の出力端子および前記外部負荷の他端が接続される第2の出力端子と、前記第1、第2のハーフブリッジ出力端子と前記第1、第2の出力端子との間に接続され、前記第1、第2のハーフブリッジ出力端子の電圧をフィルタリングして前記第1、第2の出力端子に出力するLCフィルタと、前記ハーフブリッジ回路を構成するスイッチ素子の動作を制御する制御回路と、を有し、前記制御回路は、前記第1のハーフブリッジ出力端子と前記第2のハーフブリッジ出力端子との間の端子間電圧が、第1の極性の第1の電圧、又は、ゼロになるように、前記ハーフブリッジ回路を構成するスイッチ素子を制御することを特徴とする電源システム。しかし、例えば、従来の制御信号によりインバータ装置のハーフブリッジ回路の動作をPWM制御する場合、ハーフブリッジ回路のスイッチ素子のスイッチング時に、LCフィルタには、例えば、直流電源から出力される直流電圧が正の極性で印加された後、該直流電圧が負の極性で印加される。これにより、該直流電圧の2倍の電圧変化がLCフィルタに発生する。すなわち、従来の制御信号によりハーフブリッジ回路の動作を制御する場合、LCフィルタにおける磁束密度の変化量が大きく、鉄損が大きくなる。これにより、LCフィルタのノーマルモードインダクタを大型する必要があり、インバータ装置の製造コストが増大する問題があった。本発明の一態様に係る実施例に従ったインバータ装置は、直流電源が出力する直流電圧をPWM制御して出力するインバータ装置であって、前記直流電源の正極が接続される第1の入力端子および前記直流電源の負極が接続される第2の入力端子と、前記第1の入力端子および前記第2の入力端子に接続され、第1、第2のハーフブリッジ出力端子から電圧を出力するハーフブリッジ回路と、外部負荷の一端が接続される第1の出力端子および前記外部負荷の他端が接続される第2の出力端子と、前記第1、第2のハーフブリッジ出力端子と前記第1、第2の出力端子との間に接続され、前記第1、第2のハーフブリッジ出力端子の電圧をフィルタリングして前記第1、第2の出力端子に出力するLCフィルタと、前記ハーフブリッジ回路を構成するスイッチ素子の動作を制御する制御回路と、を備え、前記制御回路は、前記第1のハーフブリッジ出力端子と前記第2のハーフブリッジ出力端子との間の端子間電圧が、第1の極性の第1の電圧、又は、ゼロになるように、前記ハーフブリッジ回路を構成するスイッチ素子を制御することを特徴とする。上記インバータ装置において、前記ハーフブリッジ回路は、前記第1の入力端子に一端が接続され、前記第1のハーフブリッジ出力端子に他端が接続された第1のスイッチ素子と、前記第1の入力端子に一端が接続され、前記第2のハーフブリッジ出力端子に他端が接続された第2のスイッチ素子と、前記第1のハーフブリッジ出力端子に一端が接続され、前記第2の入力端子に他端が接続された第3のスイッチ素子と、前記第2のハーフブリッジ出力端子に一端が接続され、前記第2の入力端子に他端が接続された第4のスイッチ素子と、を有し、前記制御回路は、前記第1ないし第4のスイッチ素子のうち、直列に接続されたスイッチ素子の両方が同時にオンしないようにして、2つのスイッチ素子をオンし、且つ、残りの2つのスイッチ素子をオフするようにしてもよい。上記インバータ装置において、前記第1ないし第4のスイッチ素子は、MOSトランジスタであり、前記制御回路は、前記MOSトランジスタのゲートに制御信号を印加することにより、前記MOSトランジスタのオン/オフを制御するようにしてもよい。上記インバータ装置において、前記制御回路は、前記第1、第4のスイッチ素子をオンし、且つ、前記第2、第3のスイッチ素子をオフし、その状態から、前記第1のスイッチ素子をオフし、且つ、前記第3のスイッチ素子をオンするようにしてもよい。上記インバータ装置において、前記制御回路は、前記第3、第4のスイッチ素子がオンし且つ前記第1、第2のスイッチ素子がオフした状態から、前記第3のスイッチ素子をオフし、且つ、前記第1のスイッチ素子をオンするようにしてもよい。上記インバータ装置において、前記制御回路は、前記第1、第4のスイッチ素子がオンし且つ前記第2、第3のスイッチ素子がオフした状態から、前記第4のスイッチ素子をオフし、且つ、前記第2のスイッチ素子をオンするようにしてもよい。上記インバータ装置において、前記制御回路は、前記第1のスイッチ素子および前記第3のスイッチ素子を制御するための制御信号を、第1の内部タイマのカウント値と第1の基準値とを比較した結果に基づいて、生成し、一方、前記第2のスイッチ素子および前記第4のスイッチ素子を制御するための制御信号を、前記第1の内部タイマに対して180°反転した第2の内部タイマのカウント値と、前記第1の基準値とを比較した結果に基づいて、生成するようにしてもよい。上記インバータ装置において、前記制御回路は、前記第1のスイッチ素子および前記第3のスイッチ素子を制御するための制御信号を、内部タイマのカウント値と第1の基準値とを比較した結果に基づいて、生成し、一方、前記第2のスイッチ素子および前記第4のスイッチ素子を制御するための制御信号を、前記内部タイマの前記カウント値と、前記内部タイマの上限値から前記第1の基準値を引いた第2の基準値とを比較した結果に基づいて、生成するようにしてもよい。上記インバータ装置において、前記制御信号のパルス波には、デッドタイムが設定されているようにしてもよい。上記インバータ装置において、前記直流電源は、バッテリ、又は、交流発電機とこの交流発電機の出力電流を整流して出力する整流回路であるようにしてもよい。上記インバータ装置において、前記ハーフブリッジ回路は、前記第1のスイッチ素子の一端にカソードが接続され、前記第1のスイッチ素子の他端にアノードが接続された第1のダイオードと、前記第2のスイッチ素子の一端にカソードが接続され、前記第2のスイッチ素子の他端にアノードが接続された第2のダイオードと、前記第3のスイッチ素子の一端にカソードが接続され、前記第3のスイッチ素子の他端にアノードが接続された第3のダイオードと、前記第4のスイッチ素子の一端にカソードが接続され、前記第4のスイッチ素子の他端にアノードが接続された第4のダイオードと、をさらに有するようにしてもよい。上記インバータ装置において、前記第1の入力端子と前記第2の入力端子との間に接続された第2の平滑用コンデンサを、さらに備えるようにしてもよい。本発明の一態様に係る実施例に従った電源システムは、直流電源と、前記直流電源が出力する直流電圧をPWM制御して出力するインバータ装置と、を備え、前記インバータ装置は、前記直流電源の正極が接続される第1の入力端子および前記直流電源の負極が接続される第2の入力端子と、前記第1の入力端子および前記第2の入力端子に接続され、第1、第2のハーフブリッジ出力端子から電圧を出力するハーフブリッジ回路と、外部負荷の一端が接続される第1の出力端子および前記外部負荷の他端が接続される第2の出力端子と、前記第1、第2のハーフブリッジ出力端子と前記第1、第2の出力端子との間に接続され、前記第1、第2のハーフブリッジ出力端子の電圧をフィルタリングして前記第1、第2の出力端子に出力するLCフィルタと、前記ハーフブリッジ回路を構成するスイッチ素子の動作を制御する制御回路と、を有し、前記制御回路は、前記第1のハーフブリッジ出力端子と前記第2のハーフブリッジ出力端子との間の端子間電圧が、第1の極性の第1の電圧、又は、ゼロになるように、前記ハーフブリッジ回路を構成するスイッチ素子を制御することを特徴とする。本発明の一態様に係るインバータ装置では、制御回路は、第1のハーフブリッジ出力端子と第2のハーフブリッジ出力端子との間の端子間電圧が、第1の極性の第1の電圧、又は、ゼロになるように、ハーフブリッジ回路を構成するスイッチ素子を制御する。これにより、PWM制御時に、LCフィルタに印加される電圧の変化を小さくすることができる。すなわち、磁束密度の変化量が従来と比較して小さくなり、鉄損が大幅に改善される。したがって、従来と比較して、LCフィルタのノーマルモードインダクタ又は平滑用コンデンサを小さくすることができ、インバータ装置を小型化して製造コストを低減することができる。以下、本発明に係る各実施例について図面に基づいて説明する。図1は、本発明の一態様である実施例1に係る電源システム1000の構成の一例を示す図である。図1に示すように、電源システム1000は、インバータ装置100と、直流電源101と、を備えている。ここで、直流電源101は、例えば、バッテリ、又は、交流発電機とこの交流発電機の出力電流を整流して出力する整流回路である。また、インバータ装置100は、直流電源101が出力する直流電圧をPWM制御して出力するようになっている。このインバータ装置100は、第1の入力端子1aと、第2の入力端子2aと、ハーフブリッジ回路100aと、第1の出力端子1bと、第2の出力端子2bと、LCフィルタFと、第2の平滑用コンデンサC2と、制御回路100bと、を備える。第1の入力端子1aは、直流電源101の正極が接続されるようになっている。第2の入力端子2aは、直流電源101の負極が接続されるようになっている。ハーフブリッジ回路100aは、第1の入力端子1aおよび第2の入力端子2aに接続され、第1、第2のハーフブリッジ出力端子100a1、100a2から電圧を出力するようになっている。ここで、ハーフブリッジ回路100aは、例えば、第1のスイッチ素子Q1と、第2のスイッチ素子Q2と、第3のスイッチ素子Q3と、第4のスイッチ素子Q4と、第1のダイオードD1と、第2のダイオードD2と、第3のダイオードD3と、第4のダイオードD4と、を有する。なお、図1の例では、第1ないし第4のスイッチ素子Q1~Q4は、nMOSトランジスタであるが、pMOSトランジスタ等、他のトランジスタ等のスイッチ素子であってもよい。第1のスイッチ素子Q1は、第1の入力端子1aに一端ドレインが接続され、第1のハーフブリッジ出力端子100a1に他端ソースが接続されている。第2のスイッチ素子Q2は、第1の入力端子1aに一端ドレインが接続され、第2のハーフブリッジ出力端子100a2に他端ソースが接続されている。第3のスイッチ素子Q3は、第1のハーフブリッジ出力端子100a1に一端ドレインが接続され、第2の入力端子2aに他端ソースが接続されている。第4のスイッチ素子Q4は、第2のハーフブリッジ出力端子100a2に一端ドレインが接続され、第2の入力端子2aに他端ドレインが接続されている。また、第1のダイオードD1は、第1のスイッチ素子Q1の一端ドレインにカソードが接続され、第1のスイッチ素子Q1の他端ソースにアノードが接続されている。第2のダイオードD2は、第2のスイッチ素子Q2の一端ドレインにカソードが接続され、第2のスイッチ素子Q2の他端ソースにアノードが接続されている。第3のダイオードD3は、第3のスイッチ素子Q3の一端ドレインにカソードが接続され、第3のスイッチ素子Q3の他端ソースにアノードが接続されている。第4のダイオードD4は、第4のスイッチ素子Q4の一端ドレインにカソードが接続され、第4のスイッチ素子Q4の他端ソースにアノードが接続されている。また、図1に示すように、第1の出力端子1bは、外部負荷102の一端が接続されるようになっている。第2の出力端子2bは、外部負荷102の他端が接続されるようになっている。LCフィルタFは、第1、第2のハーフブリッジ出力端子100a1、100a2と第1、第2の出力端子1b、2bとの間に接続されている。このLCフィルタFは、第1、第2のハーフブリッジ出力端子100a1、100a2の電圧をフィルタリングして第1、第2の出力端子1b、2bに出力するようになっている。このLCフィルタFは、図1に示すように、例えば、第1のノーマルモードインダクタL1と、第2のノーマルモードインダクタL2と、第1の平滑用コンデンサC1と、を有する。第1のノーマルモードインダクタL1は、第1のハーフブリッジ出力端子100a1に一端が接続され、第1の出力端子1bに他端が接続されている。第2のノーマルモードインダクタL2は、第2のハーフブリッジ出力端子100a2に一端が接続され、第2の出力端子2bに他端が接続されている。第1の平滑用コンデンサC1は、第1のノーマルモードインダクタL1の他端と第2のノーマルモードインダクタL2の他端との間に接続されている。また、第2の平滑用コンデンサC2は、第1の入力端子1aと前記第2の入力端子2aとの間に接続されている。また、図1に示すように、制御回路100bは、ハーフブリッジ回路100aを構成するスイッチ素子Q1~Q4の動作を制御するようになっている。すなわち、制御回路100bは、第1ないし第4のスイッチ素子Q1~Q4であるMOSトランジスタのゲートに制御信号G1~G4を印加することにより、第1ないし第4のスイッチ素子Q1~Q4のオン/オフを制御する。次に、以上のような構成を有する電源システム1000のインバータ装置100の降圧動作時の動作の一例について説明する。ここで、図2は、実施例1における、図1に示すインバータ装置100のハーフブリッジ回路100aの第1ないし第4のスイッチ素子Q1~Q4のゲートに入力される制御信号G1~G4の一例を示す波形図である。また、図3は、図2に示す期間d1における、図1に示すインバータ装置100の電流経路の一例を示す図である。また、図4は、図2に示す期間d2にける、図1に示すインバータ装置100の電流経路の一例を示す図である。また、図5は、図2に示す期間d3における、図1に示すインバータ装置100の電流経路の一例を示す図である。また、図6は、図2に示す期間d4における、図1に示すインバータ装置100の電流経路の一例を示す図である。また、図7は、図2に示す制御信号により第1ないし第4のスイッチ素子Q1~Q4を制御した場合における、図1に示すインバータ装置100のハーフブリッジ回路100aの第1のハーフブリッジ出力端子100a1と第2のハーフブリッジ出力端子100a2との間の端子間電圧と、第1、第2のノーマルモードインダクタL1、L2の磁束密度との関係を示す図である。図2に示すように、例えば、期間d1において、制御回路100bは、制御信号G1、G4をHighレベルにするとともに、制御信号G2、G3をLowレベルにする。すなわち、制御回路100bは、第1、第4のスイッチ素子Q4をオンし、且つ、第2、第3のスイッチ素子Q3をオフする。これにより、図3に示すように、第1の入力端子1aから、第1のスイッチ素子Q1を介して、第1のハーフブリッジ出力端子100a1に電流が流れるとともに、第2のハーフブリッジ出力端子100a2から、第4の出力端子Q4を介して、第2の入力端子に電流が流れる。これにより、第1のハーフブリッジ出力端子100a1と第2のハーフブリッジ出力端子100a2との間の端子間電圧が第1の極性正極性の第1の電圧V1になる図7。このとき、第1のハーフブリッジ出力端子100a1の電圧は、第1の入力端子1aの電圧直流電源101の正極の電圧であり、第2のハーフブリッジ出力端子100a2の電圧は、第2の入力端子2aの電圧直流電源101の負極の電圧である。次に、期間d2において、制御回路100bは、制御信号G3、G4をHighレベルにするとともに、制御信号G1、G2をLowレベルにする。すなわち、制御回路100bは、第1、第4のスイッチ素子Q1、Q4をオンし、且つ、第2、第3のスイッチ素子Q2、Q3をオフした状態から、第1のスイッチ素子Q1をオフし、且つ、第3のスイッチ素子Q3をオンする。これにより、図4に示すように、第2のハーフブリッジ出力端子100a2から、第3、4のスイッチ素子Q3、Q4を介して、第1のハーフブリッジ出力端子100a1に電流が流れる。すなわち、第1のハーフブリッジ出力端子100a1と第2のハーフブリッジ出力端子100a2とが短絡される。これにより、第1のハーフブリッジ出力端子100a1と第2のハーフブリッジ出力端子100a2との間の端子間電圧がゼロになる図7。このとき、第1のハーフブリッジ出力端子100a1と第2のハーフブリッジ出力端子100a2の電圧は、第2の入力端子2aの電圧直流電源101の負極の電圧である。次に、期間d3において、制御回路100bは、制御信号G1、G4をHighレベルにするとともに、制御信号G2、G3をLowレベルにする。すなわち、制御回路100bは、第1、第2のスイッチ素子Q1、Q2をオフし、且つ、第3、第4のスイッチ素子Q3、Q4をオンした状態から、第1のスイッチ素子Q1をオンし、且つ、第3のスイッチ素子Q3をオフする。これにより、図5に示すように、第1の入力端子1aから、第1のスイッチ素子Q1を介して、第1のハーフブリッジ出力端子100a1に電流が流れるとともに、第2のハーフブリッジ出力端子100a2から、第4の出力端子Q4を介して、第2の入力端子に電流が流れる。これにより、第1のハーフブリッジ出力端子100a1と第2のハーフブリッジ出力端子100a2との間の端子間電圧が第1の極性正極性の第1の電圧V1になる図7。このとき、第1のハーフブリッジ出力端子100a1の電圧は、第1の入力端子1aの電圧直流電源101の正極の電圧であり、第2のハーフブリッジ出力端子100a2の電圧は、第2の入力端子2aの電圧直流電源101の負極の電圧である。次に、期間d4において、制御回路100bは、制御信号G1、G2をHighレベルにするとともに、制御信号G3、G4をLowレベルにする。すなわち、制御回路100bは、第1、第4のスイッチ素子Q1、Q4をオンし、且つ、第2、第3のスイッチ素子Q2、Q3をオフした状態から、第4のスイッチ素子Q4をオフし、且つ、第2のスイッチ素子Q2をオンする。これにより、図6に示すように、第1のハーフブリッジ出力端子100a1から、第1、2のスイッチ素子Q1、Q2を介して、第2のハーフブリッジ出力端子100a2に電流が流れる。すなわち、第1のハーフブリッジ出力端子100a1と第2のハーフブリッジ出力端子100a2とが短絡される。これにより、第1のハーフブリッジ出力端子100a1と第2のハーフブリッジ出力端子100a2との間の端子間電圧がゼロになる図7。このとき、第1のハーフブリッジ出力端子100a1と第2のハーフブリッジ出力端子100a2の電圧は、第1の入力端子1aの電圧直流電源101の正極の電圧である。以降、同様の動作が繰り返される。以上のように、制御回路100bは、第1ないし第4のスイッチ素子Q1~Q4のうち、直列に接続されたスイッチ素子の両方が同時にオンしないようにして、2つのスイッチ素子をオンし、且つ、残りの2つのスイッチ素子をオフするように動作する。すなわち、制御回路100bは、第1のハーフブリッジ出力端子100a1と第2のハーフブリッジ出力端子100a2との間の端子間電圧が、該第1の極性の第1の電圧V1、又は、ゼロになるように、ハーフブリッジ回路100aを構成するスイッチ素子を制御する。なお、既述のように、該第1の極性は、第2のハーフブリッジ出力端子100a2の電位に対して第1のハーフブリッジ出力端子100a1の電位が高い場合に対応する極性である。ここで、実施例1の制御回路100bにおける制御信号G1~G4の生成方法の一例について説明する。図8は、実施例1の制御回路100bの内部タイマA、Bの動作概要と内部PWMA、Bの状態の一例を示す波形図である。図8に示すように、内部タイマBは、内部タイマAに対して、Dutyカウンタを180°反転させたものである。すなわち、第2の基準値DutyカウントBは、内部タイマBの上限値キャリアカウンタから該第1の基準値を引いた値になる。そして、内部PWMAの状態は、内部タイマAのカウント値と第1の基準値DutyカウントAとを比較した結果に基づいて、変化する。一方、内部PWMBの状態は、内部タイマBのカウント値と第2の基準値DutyカウントBとを比較した結果に基づいて、変化する。次に、図9は、図8に示す内部PWMA、Bの状態と、制御信号G1~G4との関係の一例を示す波形図である。図9に示すように、内部PWMAの状態に応じて、第1のスイッチ素子Q1および前記第3のスイッチ素子Q3を制御するための制御信号G1、G3が設定される。一方、内部PWMAの状態に応じて、第2のスイッチ素子Q2および第4のスイッチ素子Q4を制御するための制御信号G2、G4が設定される。なお、図9に示す例では、制御信号G1~G4のパルス波には、デッドタイムが設定されている。このように、制御回路100bは、第1のスイッチ素子Q1および前記第3のスイッチ素子Q3を制御するための制御信号G1、G3を、内部タイマAのカウント値と第1の基準値DutyカウントAとを比較した結果に基づいて、生成する。一方、制御回路100bは、第2のスイッチ素子Q2および第4のスイッチ素子Q4を制御するための制御信号G2、G4を、内部タイマBのカウント値と、内部タイマBの上限値から該第1の基準値を引いた第2の基準値DutyカウントBとを比較した結果に基づいて、生成する。ここで、図10は、実施例1の制御回路100bの内部タイマA、Bの動作概要と内部PWMA、Bの状態の他の例を示す波形図である。図10に示すように、内部タイマBは、内部タイマAに対して、キャリアカウンタを180°反転させるようにしてもよい。すなわち、内部タイマBは、内部タイマAに対して、カウント値が180°反転している。この場合、制御回路100bは、第1のスイッチ素子Q1および第3のスイッチ素子Q3を制御するための制御信号G1、G3を、内部タイマAのカウント値と第1の基準値Dutyカウントとを比較した結果に基づいて、生成することになる。一方、制御回路100bは、第2のスイッチ素子Q2および第4のスイッチ素子Q4を制御するための制御信号G2、G4を、内部タイマAに対して180°反転した内部タイマBのカウント値と、該第1の基準値Dutyカウントとを比較した結果に基づいて、生成することになる。ここで、比較例として、インバータ装置100を従来技術の制御信号により制御する場合について説明する。図11は、従来技術における、インバータ装置100のハーフブリッジ回路100aの第1ないし第4のスイッチ素子Q1~Q4のゲートに入力される制御信号G1~G4の一例を示す波形図である。また、図12は、図11に示す制御信号により第1ないし第4のスイッチ素子Q1~Q4を制御した場合における、図1に示すインバータ装置100のハーフブリッジ回路100aの第1のハーフブリッジ出力端子100a1と第2のハーフブリッジ出力端子100a2との間の端子間電圧と、第1、第2のノーマルモードインダクタL1、L2の磁束密度との関係を示す図である。図11に示すように、制御信号G1~G4は、正相側対角の2つのスイッチ素子をPWMパルスで駆動するとともに逆相側対角の2つのスイッチ素子を裏返しのPWMパルスで駆動する。この制御信号G1~G4より、第1ないし第4のスイッチ素子Q1~Q4を制御すると、図12に示すように、該端子間電圧の変化が第1の電圧V1の2倍になる。これにより、上記従来技術の制御信号では、磁束密度の変化量ΔBが大きくなる。ここで、図13は、従来技術のインバータ装置を適用したリアクタの使用時間に対するリアクタの温度の測定結果を示す図である。また、図14は、実施例1のインバータ装置を適用したリアクタの使用時間に対するリアクタの温度の測定結果を示す図である。既述のように、従来のインバータ装置では、磁束密度の変化量ΔBが大きくなり、鉄損が大きくなる。したがって、この従来のインバータ装置を適用したリアクタの温度は、使用後、40°C程度上昇する図13。一方、既述のように、本実施例においては、制御回路100bによる第1ないし第4のスイッチ素子Q1~Q4の制御により、該端子間電圧の変化量が第1の電圧V1、すなわち、第1、第2の入力端子1a、1b間の電位差になる。したがって、磁束密度の変化ΔBが従来と比較して1/4程度に低減される図7。これにより、PWM制御時に、LCフィルタに印加される電圧の変化を小さくすることができる。すなわち、磁束密度の変化量が従来と比較して小さくなり、鉄損が大幅に改善される。したがって、実施例1のインバータ装置を適用したリアクタの温度は、使用後、9°C程度しか上昇しておらず、従来のインバータ装置を適用したリアクタよりも損失が低減されていることが分かる図14。このように、本実施例は、従来と比較して、鉄損が大幅に改善されるため、LCフィルタのノーマルモードインダクタ又は平滑用コンデンサを小さくすることができ、インバータ装置を小型化して製造コストを低減することができる。なお、実施形態は例示であり、発明の範囲はそれらに限定されない。