"起動電流入力手段MN1および電流出力トランジスタMP1を備え前記起動電流入力手段を通じて起動されると第1および第2電源線間に与えられる電源電圧に応じて前記電流出力トランジスタを用いて基準電流を生成する電流生成手段6と、前記電流生成手段6の生成電流に応じて基準電圧を生成する基準電圧生成手段7と、前記電流生成手段の起動電流入力手段MN1に起動電流を印加する起動電流印加手段MP4と、前記電流出力トランジスタMP1より閾値電圧の低いセンシングトランジスタMP6を備えて構成され、前記電流生成手段6の生成電流をセンシングする第1センシング手段MP6と、前記起動電流印加手段MP4によって前記起動電流入力手段MN1に印加された起動電流をセンシングする第2センシング手段MN3,MP7,MP5と、前記第1センシング手段MP6のセンシングトランジスタMP6、および、前記第2センシング手段MN3,MP7,MP5のセンシングトランジスタMP5の直列接続を通じて充電する充電手段8と、を備え、前記起動電流印加手段MP4は、前記充電手段8の充電電圧が低いことに応じて起動電流を多く起動電流入力手段MN1に印加することを特徴とする電圧生成回路。前記電流生成手段6は、第1電源線にダイオード接続された第1導電型の第1トランジスタMP1、前記第1トランジスタにカレントミラー接続された第1導電型の第2トランジスタMP2、第2電源線にダイオード接続された第2導電型の第3トランジスタMN1、前記第3トランジスタにカレントミラー接続された第2導電型の第4トランジスタMN2、および、抵抗R1を備え、前記第2および第3トランジスタMP2,MN1は前記第1電源線および前記第2電源線間に直列接続されると共に前記第1および第4トランジスタMP1,MN2は前記抵抗R1と共に前記第1電源線および前記第2電源線間に直列接続され、前記起動電流印加手段MP4は、その出力端子が前記電流生成手段の第3および第4トランジスタMN1,MN2の共通接続制御端子に接続され、前記第3トランジスタMN1の制御端子に前記第1電源線から起動電流を印加する第1導電型の第5トランジスタMP4を備えて構成され、前記第1センシング手段MP6は、その制御端子が前記第1トランジスタMP1の制御端子に接続され、前記第1および第2トランジスタMP1,MP2の閾値電圧より低い閾値電圧のトランジスタであり前記第1トランジスタMP1の通電電流をセンシングする第1導電型の第6トランジスタMP6を備えて構成され、前記第2センシング手段MN3,MP7,MP5は、前記第5トランジスタMP4の出力電流の供給ノードに制御端子が接続され当該起動電流をセンシングする第2センシングトランジスタMN3と、この第2センシングトランジスタMN3のセンシング電流をカレントミラーする第7トランジスタMP5であり、前記第1電源線から前記第6トランジスタMP6に直列接続された第1導電型の第7トランジスタMP5を備えて構成され、前記充電手段8は、前記第1センシング手段MP6の第6トランジスタMP6、および、前記第2センシング手段MN3,MP7,MP5の第7トランジスタMP5の直列接続に応じて充電することを特徴とする請求項1記載の電圧生成回路。電源電圧断した後にリセット信号を発生するパワーオンリセット回路において、請求項1または2記載の基準電圧生成回路の基準電圧生成手段MP3,R2,D1が生成する基準電圧をリセット信号の生成に用いることを特徴とするパワーオンリセット回路。電源電圧断した後にリセット信号を出力するパワーオンリセット回路において、起動電流入力手段MN1および電流出力トランジスタMP1を備え当該起動電流入力手段を通じて起動されると第1および第2電源線間に与えられる電源電圧に応じて前記電流出力トランジスタMP1を用いて基準電流を生成する電流生成手段6と、前記電流生成手段6の生成電流に応じて基準電圧を生成する基準電圧生成手段MP3,R2,D1と、前記電流生成手段6の起動電流入力手段MN1に起動電流を印加する起動電流印加手段MP4と、前記電流出力トランジスタMP1より閾値電圧の低いセンシングトランジスタMP6を備えて構成され、前記電流生成手段6の生成電流をセンシングする第3センシング手段MP6と、前記起動電流印加手段MP4により前記起動電流入力手段MN1に印加する起動電流をセンシングする第4センシング手段MN3,MP7,MP5と、を備え、前記第1電源線および前記第2電源線間に接続された前記第3センシング手段MP6のセンシングトランジスタMP6、前記第4センシング手段MN3,MP7,MP5のセンシングトランジスタMP5、および、抵抗を直列接続した前記抵抗に生じる電圧の反転信号をリセット信号のマスク信号として出力することを特徴とするパワーオンリセット回路。前記電流生成手段6は、第1電源線にダイオード接続された第1導電型の第1トランジスタMP1、前記第1トランジスタにカレントミラー接続された第1導電型の第2トランジスタMP2、第2電源線にダイオード接続された第2導電型の第3トランジスタMN1、および、前記第3トランジスタにカレントミラー接続された第2導電型の第4トランジスタMN2、抵抗R1を備え、前記第2および第3トランジスタMP2,MN1は前記第1電源線および前記第2電源線間に直列接続されると共に前記第1および第4トランジスタMP1,MN2は前記抵抗R1と共に前記第1電源線および前記第2電源線間に直列接続され、前記起動電流印加手段MP4は、その出力端子が前記電流生成手段の第3および第4トランジスタMN1,MN2の共通接続制御端子に接続され、前記第3および第4トランジスタMN1,MN2の共通接続制御端子に前記第1電源線から起動電流を印加する第1導電型の第5トランジスタMP4を備えて構成され、前記第3センシング手段MP6は、その制御端子が前記第1トランジスタMP1の制御端子に接続され、その閾値電圧が第1および第2トランジスタMP1,MP2の閾値電圧よりも低く、第1トランジスタMP1の通電電流をセンシングする第1導電型の第8トランジスタMP6を備えて構成され、前記第4センシング手段MP5は、前記第5トランジスタMP4の起動電流の供給ノードに制御端子が接続され当該起動電流をセンシングするセンシングトランジスタMN3と、このセンシングトランジスタMN3にカレントミラー接続する第9トランジスタMP5であり前記第1電源線から前記第8トランジスタMP6に直列接続された第1導電型の第9トランジスタMP5を備えて構成され、前記第3センシング手段MP6の第8トランジスタMP6、および、前記第4センシング手段MN3,MP7,MP5の第9トランジスタMP5を抵抗に直列接続した前記抵抗に生じる電圧の反転信号をリセット信号のマスク信号として出力することを特徴とする請求項4記載のパワーオンリセット回路。この半導体集積回路のトランジスタの素子値を決定する場合、トランジスタのゲート幅、ゲート長などを決定することでトランジスタの閾値電圧Vt、電流増幅率などの諸特性を決定する。図7のセンシングトランジスタMP6は、カレントミラー回路の構成トランジスタMP1およびMP2の電流をセンシングするため、その閾値電圧Vt1を、カレントミラー回路の構成トランジスタMP1およびMP2の閾値電圧Vt2より低くすると共に電流増幅率変動率を高くすると良く、このような場合、トランジスタMP6のゲート長Lを短くすると共にゲート幅Wを広くすると良い。しかしながら、電源瞬断などで一時的に電源電圧が低下した場合には、電源電圧VDDが中間電圧例えば1V程度まで低下したとき、カレントミラー回路のトランジスタMP1およびMP2がオフしたまま、中間電圧に応じた電流がセンシングトランジスタMP6に流れることになる。すると、図8のタイミングチャートに示すように、この後電源電圧が復帰したとしても、その後段の起動電流Is供給用のトランジスタMP4には電流がほとんど流れず、起動電流Isの供給が遅れる。これにより、スタートアップ回路3の機能が十分に働かず、バンドギャップリファレンス回路の出力基準電圧VREFに立上り遅れが生じる。このような場合、パワーオンリセットが正常に機能しない。センシングトランジスタMP6のゲート長Lを長くすることで、当該トランジスタMP6の閾値電圧Vtを高くできるが、ゲート幅W/ゲート長Lの比を保持しつつ閾値電圧Vtを上昇させると、当該ゲート長Lの拡大比に合わせてゲート幅Wをも拡大しなければならないため、半導体のチップサイズを考慮すれば、ゲート幅Wが実用的ではなくなり望ましくない。したがって、ゲート長Lの長さを極力変更しないまま、出力基準電圧を素早く起動できる構成が望まれている。本発明は、上記事情に鑑みてなされたもので、その目的は、電源電圧が一時的に低下した場合であっても、その後電源電圧が上昇すれば基準電圧を素早く出力できるようにした電圧生成回路、および、リセット信号を素早く出力できるようにしたパワーオンリセット回路を提供することにある。請求項1記載の発明によれば、電流生成手段6は、起動電流入力手段MN1を通じて起動されると第1および第2電源線間に与えられる電源電圧に応じて電流出力トランジスタMP1により基準電流を生成する。また、基準電圧生成手段7は、電流生成手段6の生成電流に応じて基準電圧を生成する。第1センシング手段MP6は、電流出力トランジスタMP1より閾値電圧の低いセンシングトランジスタMP6を備えて構成され、電流生成手段6の生成電流をセンシングする。ここで、電源電圧が電流出力トランジスタMP1の閾値電圧未満の電圧まで一時的に低下したことを考慮する。電流出力トランジスタMP1の制御端子には閾値電圧未満の電圧が与えられるが、センシングトランジスタMP6はその閾値電圧が低いため充電電流を充電手段8に流そうとする。電流はセンシングトランジスタMP6から充電手段8にかけて流れようとするものの、このセンシングトランジスタMP6には、センシングトランジスタMP5が直列接続されているため、センシングトランジスタMP5によってセンシングトランジスタMP6の通電が妨げられることになる。すると、起動電流印加手段MP4は、充電手段8の充電電圧が低いときには、瞬断後に電源電圧が上昇すると起動電流入力手段MN1に起動電流を多く印加することができ、起動電流入力手段MN1に入力される起動電流を急激に増加させることができる。したがって、電流生成手段6は、起動電流入力手段MN1を通じて早急に起動されることになるため、電流生成手段6が出力する基準電流も急激に増加させることができ、基準電圧生成手段7が出力する基準電圧の立上りも素早くなる。これにより、一時的に電源電圧が低下した場合であっても、その後電源電圧が上昇すれば基準電圧を素早く出力できる。請求項2記載の発明によれば、電流生成手段6は、第1および第4トランジスタMP1,MN2が抵抗R1と共に第1電源線および第2電源線間に直列接続されているため、これらの回路によって基準電流を基準電圧生成手段7の制御信号として供給でき、基準電圧生成手段7は電流生成手段6の生成電流に応じて基準電圧を生成できる。第2トランジスタMP2が第1トランジスタMP1にカレントミラー接続されると共に、第4トランジスタMN2が第3トランジスタMN1にカレントミラー接続されており、第2および第3トランジスタMP2,MN1は第1電源線および第2電源線間に直列接続されると共に第1および第4トランジスタMP1,MN2は抵抗R1と共に第1電源線および第2電源線間に直列接続されているため、起動電流入力手段MN1に起動電流が印加されれば自己バイアスにより基準電流Ipを安定的に出力できる。ここで、第1導電型の第5トランジスタMP4は、第1電源線から第3および第4トランジスタMN1,MN2の共通接続制御端子に起動電流を印加するように接続されている。第1センシング手段MP6は第1導電型の第6トランジスタMP6を備えており、この第6トランジスタMP6によって第1トランジスタMP1の通電電流をセンシングするが、この第6トランジスタMP6の閾値電圧は第1および第2トランジスタMP1,MP2の閾値電圧より低いため、電源電圧が第1および第2トランジスタMP1,MP2の閾値電圧以下の所定電圧まで一時的に低下した場合であっても、第6トランジスタMP6は充電電流を充電手段8に流そうとする。電流は第6トランジスタMP6に流れようとするが、この第6トランジスタMP6には、第2センシング手段MN3,MP7,MP5の第7トランジスタMP5が直列接続されているため、第7トランジスタMP5によって第1センシング手段MP6の第6トランジスタMP6の通電が妨げられることになる。充電手段8は、第1センシング手段MP6の第6トランジスタMP6、および、第2センシング手段MN3,MP7,MP5の第7トランジスタMP5の直列接続を通じて充電するが、第1センシング手段MP6の第6トランジスタMP6の通電が妨げられていると、充電手段8の充電電圧は低いまま保持されることになる。すると、充電手段8の充電電圧が低いため、起動電流印加手段MP4は瞬断後に電源電圧が上昇すると第3トランジスタMN1の制御端子に起動電流を多く印加することができ、第3トランジスタMN1の制御端子の起動電流を急激に増加させることができる。したがって、起動電流入力手段となる第3トランジスタMN1を通じて早急に起動されることになるため、電流生成手段6が出力する基準電流Ipも急激に増加させることができ、基準電圧生成手段7が出力する基準電圧の立上りも素早くなる。これにより、一時的に電源電圧が低下した場合であっても、その後電源電圧が上昇すれば基準電圧を素早く出力できる。請求項3記載の発明によれば、電源電圧断した後にリセット信号を発生するパワーオンリセット回路において、請求項1または2記載の発明の基準電圧生成手段7が生成する基準電圧をリセット信号の生成に用いるため、リセット信号を素早く出力できる。請求項4記載の発明によれば、電流生成手段6は、起動電流入力手段MN1を通じて起動されると第1および第2電源線間に与えられる電源電圧に応じて電流出力トランジスタMP1により基準電流を生成する。また、基準電圧生成手段7は、電流生成手段6の生成電流に応じて基準電圧を生成する。第3センシング手段MP6は、電流出力トランジスタMP1より閾値電圧の低いセンシングトランジスタMP6を備えて構成され、電流生成手段6の生成電流をセンシングする。ここで、電源電圧が電流出力トランジスタMP1の閾値電圧未満の所定電圧まで一時的に低下した場合、電流はセンシングトランジスタMP6に流れようとするが、この第3センシング手段MP6のセンシングトランジスタMP6には、第4センシング手段MN3,MP7,MP5のセンシングトランジスタMP5が直列接続されているため、第3および第4センシング手段MP6,MN3,MP7,MP5のセンシングトランジスタMP6,MP5によって通電が妨げられることになる。リセット信号のマスク信号は、第3センシング手段MP6のセンシングトランジスタMP6、第4センシング手段MN3,MP7,MP5のセンシングトランジスタMP5、抵抗を直列接続した抵抗に生ずる電圧の反転信号となっている。このため、電源電圧が遮断されたときにはセンシングトランジスタMP6,MP5により抵抗への通電が妨げられ、通電低下した論理信号の反転信号がリセット信号のマスク信号として出力されることになる。したがって、一時的に電源電圧が低下した場合であっても、電源電圧が上昇すると、この上昇した電源電圧に応じて反転信号が上昇することになり、この反転信号をリセット信号のマスク信号として素早く出力でき、補償されたリセット信号を素早く出力できる。請求項5記載の発明によれば、電流生成手段6は、第1および第4トランジスタMP1,MN2が抵抗R1と共に第1電源線および第2電源線間に直列接続されているため、これらの回路MP1,MN2,R1によって基準電流Ipを基準電圧生成手段MP3,R2,D1の制御信号として供給でき、基準電圧生成手段MP3,R2,D1は電流生成手段MP1,MP2,MN1,MN2,R1の生成電流に応じて基準電圧を生成できる。第2トランジスタMP2が第1トランジスタMP1にカレントミラー接続されると共に、第4トランジスタMN2が第3トランジスタMN1にカレントミラー接続されており、第2および第3トランジスタMP2,MN1は第1電源線および第2電源線間に直列接続されると共に第1および第4トランジスタMP1,MN2は抵抗R1と共に第1電源線および第2電源線間に直列接続されているため、起動電流入力手段MN1に起動電流が印加されれば自己バイアスにより基準電流Ipを安定的に出力できる。ここで、第1導電型の第5トランジスタMP4は、その出力端子が電流生成手段の第3および第4トランジスタMN1,MN2の共通接続制御端子に接続され、第1電源線から第3および第4トランジスタMN1,MN2の共通接続制御端子に起動電流を印加する。第3センシング手段MP6は、第8トランジスタMP6を備えて構成され、第8トランジスタMP6によって第1トランジスタMP1の通電電流をセンシングするが、この第8トランジスタMP6は第1および第2トランジスタMP1,MP2より閾値電圧が低いため、電源電圧が第1および第2トランジスタMP1,MP2の閾値電圧未満の所定電圧まで一時的に低下した場合、電流は第8トランジスタMP6に流れようとするが、この第3センシング手段MP6の第8トランジスタMP6には、第4センシング手段MN3,MP7,MP5の第9トランジスタMP5が直列接続されているため、第9トランジスタMP5によって第8トランジスタMP6の通電が妨げられることになる。リセット信号のマスク信号は、第3センシング手段MP6の第8トランジスタMP6、第4センシング手段MN3,MP7,MP5の第9トランジスタMP5、抵抗を直列接続した抵抗に生じる電圧の反転信号となっている。このため、電源電圧が遮断されたときには、第8トランジスタMP6および第9トランジスタMP5によって抵抗への通電が妨げられ、通電低下した論理信号の反転信号がリセット信号のマスク信号として出力されることになる。したがって、一時的に電源電圧が低下した場合であっても、電源電圧が上昇すると、この上昇した電源電圧に応じて反転信号が上昇することになり、この反転信号をリセット信号のマスク信号として素早く出力でき、補償されたリセット信号を素早く出力できる。前述のトランジスタは、例えばMOSトランジスタであってもバイポーラトランジスタであってもほぼ同様の作用効果を奏する。第1実施形態以下、本発明を、基準電圧生成回路を具備したパワーオンリセット回路に適用した第1実施形態について図1および図2を参照しながら説明する。図1は、パワーオンリセット回路の電気的構成を示している。図1に示すように、パワーオンリセット回路1は、主に、基準電圧出力回路2、スタートアップ回路3、分圧回路4、および、コンパレータ5を備える。基準電圧出力回路2は、電流生成回路電流生成手段6、および、基準電圧生成回路基準電圧生成手段7を備える。電流生成回路6は、正の電源電圧VDDが与えられる高電位側の第1電源線N1と低電位グランド側の第2電源線N2との間に、Pチャネル型第1導電型のMOSトランジスタMP1、MP2、Nチャネル型第2導電型のMOSトランジスタMN1、MN2、および、抵抗R1を接続して構成されている。以下、各MOSトランジスタを単にトランジスタと略して説明する。トランジスタMP1は、そのゲートドレイン間が導通接続されることでダイオード接続されている。トランジスタMP1とMP2はそのゲートが共通接続されると共に、トランジスタMP1とMP2のソースが第1電源線N1で共通接続されており、これによりカレントミラー回路が構成されている。また、トランジスタMN1は、そのゲートドレイン間が導通接続されることでダイオード接続されている。トランジスタMN1とMN2はそのゲートが共通接続されている。トランジスタMP1のソースドレイン間およびトランジスタMN2のドレインソース間は抵抗R1と共に第1および第2電源線N1およびN2間に接続されている。また、トランジスタMP2のソースドレイン間およびトランジスタMN1のドレインソース間は第1および第2電源線N1およびN2間に接続されている。これにより自己バイアス回路が構成されている。トランジスタMP1およびMN2のドレイン接続ノードN3は電流生成回路6の出力となる。基準電圧生成回路7は、第1および第2電源線N1およびN2間にPチャネル型のMOSトランジスタMP3、抵抗R2、ダイオードD1の順方向を接続して基準電圧VREFを生成する。ノードN3はPチャネル型のMOSトランジスタMP3のゲートに接続され、基準電圧生成回路7の入力となり、トランジスタMP1およびMP3はカレントミラー接続されている。基準電圧VREFは、トランジスタMP3と抵抗R2の共通接続ノードN4から出力される。基準電圧生成回路7が出力する基準電圧VREFは、コンパレータ5の非反転入力端子に与えられる。このコンパレータ5の反転入力端子には、分圧回路4が接続されている。この分圧回路4は、第1および第2電源線N1およびN2間に与えられる電源電圧VDDを分圧する複数の抵抗R3およびR4によって構成されている。コンパレータ5は、PORパワーオンリセット信号を出力する。電流生成回路6を構成するトランジスタMN1およびMN2の共通接続ノードN5は、電流生成回路6の入力起動電流供給ノードとなっている。この起動電流供給ノードN5にはスタートアップ回路3から起動電流Isが供給されるように構成されている。スタートアップ回路3は、第1電源線N1とノードN5との間にソースドレインが接続されるPチャネル型のMOSトランジスタMP4を主として構成されている。このトランジスタMP4のゲートには充電回路充電手段8が接続されている。この充電回路8は、抵抗R5およびコンデンサC1を並列接続した回路であり、トランジスタMP4のゲートのノードN6と第2電源線グランドN2間に接続され、トランジスタMP4のゲート制御信号制御電圧を生成する。ノードN6は、充電回路8の充電供給ノードとなるが、第1電源線N1とノードN6との間には、PチャネルMOSトランジスタMP5、MP6のソースドレインが複数直列接続されている。これらのMOSトランジスタMP5、MP6のゲート幅は互いに同一幅で、且つ、トランジスタMP5、MP6のゲート長も互いに同一長さすなわち同一サイズに設定されており、これらのトランジスタMP5、MP6の閾値電圧Vt1、電流供給能力Vds-Ids特性、電流増幅能力はほぼ同一特性とされている。トランジスタMP5、MP6のうち、トランジスタMP6のゲートは、トランジスタMP1およびMP2のゲートと共通接続されており、トランジスタMP6はトランジスタMP1が出力する基準電流Ipをセンシングする。このとき、このセンシング感度を高めるため、トランジスタMP6の閾値電圧Vt1はトランジスタMP1,MP2の閾値電圧Vt2よりも小さくなっており、また、トランジスタMP6の電流増幅率はトランジスタMP1およびMP2の電流増幅率よりも高くなっている。また、起動電流供給ノードN5には、NチャネルMOSトランジスタMN3のゲートが接続され、このトランジスタMN3のソースは第2電源線グランドN2に接続されている。トランジスタMN3のドレインは第1電源線N1にダイオード接続されたトランジスタMP7に接続されている。トランジスタMP5およびMP7のゲートは共通接続されており、これらのトランジスタMP5およびMP7はカレントミラー接続されている。これにより、トランジスタMP4がノードN5に供給する起動電流IsをトランジスタMN3がセンシングし、トランジスタMN3のセンシング電流に応じたミラー電流をトランジスタMP5のドレイン電流として出力できる。前記した構成の作用について図2を参照しながら説明する。図2は、要所の電流、電圧の時間変化を概略的に示している。下記のように各素子値を適用して考慮した例を示す。下記のうち各トランジスタMP1~MP7、MN1~MN3の括弧内は、ゲート幅W[μm]/ゲート長L[μm]を示している。MP1=86/96、MP2=86/96、MP3=86/96、MP4=3/12、MP5=480/1、MP6=480/1、MP7=1/1MN1=80/20、MN2=900/20、MN3=80/20R2=1.5[MΩ]、R5=760[kΩ]、C1=22[pF]、R1、R3、R4=数[kΩ]、電源電圧VDD=5[V]<電源投入時の動作>電源電圧VDDの投入時には、トランジスタMP4のゲートは抵抗R5を通じて接地されており、トランジスタMP4のゲート電圧は低いため、このトランジスタMP4はオンし、起動電流IsがノードN5に供給される。この起動電流Isは、トランジスタMN1およびMN2のゲート入力容量に充電されることになり、当該トランジスタMN1およびMN2のゲート電圧は上昇する。すると、トランジスタMN1およびMN2には、トランジスタMP1および抵抗R1を通じた電流が流れ、自己バイアスにより基準電流Ipが流れる。起動電流IsはトランジスタMN3によってセンシングされると共に、基準電流IpはトランジスタMP6によりセンシングされる。したがって、これらの両電流IsおよびIpが流れるときには、スタートアップ回路3を構成するトランジスタMP5およびMP6のソースドレインを通じて充電回路8に充電電流Ioが流れる。充電電流IoがコンデンサC1に充電されると、トランジスタMP4のゲート電圧が上昇し電源電圧VDDに近くなるとトランジスタMP4はオフする。すると、スタートアップ回路3による起動電流Isの供給は停止する。この間、基準電圧生成回路7は基準電流Ipに応じた基準電圧VREFをコンパレータ5の非反転入力端子に出力する。コンパレータ5は、この基準電圧Vrefが分圧回路4の分圧電圧Vaを上回る間ハイレベル信号をリセット信号として出力する。このようにしてパワーオンリセット回路1が動作する。<電源瞬断時の動作>図2に示すように、何らかの影響があり電源電圧VDDが一時的に低下した場合の動作を説明する。例えば、電源電圧VDDがトランジスタMP1およびMP2の閾値電圧Vt2未満の中間電圧Vt2-α所定値[V]まで低下した場合について考慮する。トランジスタMP6はその閾値電圧Vt1がトランジスタMP1およびMP2の閾値電圧Vt2よりも低く電流増幅率も高いため充電電流Ioを流そうとする。しかし、第1電源線N1とノードN6との間には、トランジスタMP5およびMP6が直列接続されているため、これら複数のトランジスタMP5およびMP6の閾値電圧Vt1よりも十分低い電圧しか各トランジスタMP5およびMP6のゲートソース間に印加されず、充電電流Ioは図7の構成背景技術欄の説明参照に比較して流れない。通常時、コンデンサC1には充電されているが、充電電流Ioが流れなくなるとコンデンサC1の充電電荷は抵抗R5を通じて消費されることになり、ノードN6の電圧がほぼ0V初期電圧となる。したがって、図2に示す要部のノードの電圧、電流共に0に近い値となる。ここで、電源電圧VDDが中間電圧Vt2-α[V]から再度上昇し、パワーオンリセット電圧POR電圧:電源電圧VDDまで復帰する場合、電源電圧VDDの上昇勾配に合わせてノードN3の電圧も上昇する図2bのノードN3の電圧参照。またこれと同時に、起動電流IsがトランジスタMP4のソースドレイン間に流れると、トランジスタMN1およびMN2の各ゲート入力容量に電荷が注入されることになりゲート電圧が上昇し、電流がトランジスタMN1およびMN2のドレインソース間に流れ始める。このとき、電源電圧VDDは、トランジスタMP4の閾値電圧未満から上昇し始めることになり、さらに電源電圧VDDが上昇するとトランジスタMP4がオンし、ノードN5の電圧が急激に上昇する図2dの起動電流Isの上昇動作参照。起動電流Isが上昇すると、電流生成回路6によって基準電流Ipが生成されるようになる図2fの基準電流Ipの上昇動作参照。基準電流Ipが生成されると、トランジスタMP3のゲート入力容量にも電流Ipによって電荷が充電されるようになり、基準電圧VREFが電流Ipの電流量に応じて生成される図2gの基準電圧VREFの上昇動作参照。この基準電圧VREFが分圧回路4の分圧電圧Vaを上回ると、コンパレータ5はハイレベル但し、電源電圧VDDの上昇勾配に合わせて上昇となるリセット信号PORパワーオンリセット信号を出力する。起動電流IsはトランジスタMN3によってセンシングされると共に、基準電流IpはトランジスタMP6によってセンシングされる。したがって、これら両電流IsおよびIpが流れると、スタートアップ回路3におけるトランジスタMP5およびMP6のソースドレイン間を通じて充電回路8に充電電流Ioが流れる図2eの充電電流Io参照。充電電流IoがコンデンサC1に充電されると、トランジスタMP4のゲート電圧が上昇し電源電圧VDDに近くなるとトランジスタMP4はオフする。すると、起動電流Isは急激に下降し図2dの起動電流Isの下降動作参照、スタートアップ回路3による起動電流Isの供給は弱まりやがてほぼ停止する。その後、電源電圧VDDは電源復帰し続けるが、分圧回路4の分圧電圧Vaが基準電圧VREFよりも高くなると、コンパレータ5は電源電圧VDDが所定のPOR電圧まで達したことを検出し、コンパレータ5の出力リセット信号をオフ解除する。<本実施形態の主な特徴のまとめ>本実施形態によれば、トランジスタMP5およびMP6が第1電源線N1およびノードN6間に直列接続されており、トランジスタMP5が起動電流Isをセンシングし、トランジスタMP6が基準電流Ipをセンシングしている。このため、たとえ電源電圧VDDがトランジスタMP1およびMP2の閾値電圧Vt2未満の中間電圧Vt2-α所定値[V]まで低下したとしても、両トランジスタMP5およびMP6には閾値電圧以上となる電圧がゲートソース間に与えられることがなくなり、充電回路8には充電電流Ioが充電されにくくなり、トランジスタMP4がオン状態を保持し続ける。したがって、電源電圧VDDが再復帰して電源電圧が上昇したときには、トランジスタMP4から起動電流IsをノードN5に素早く供給でき、電流生成回路6は基準電流Ipを素早く生成できる。したがって、基準電流Ipが流れるようになれば、基準電圧生成回路7は基準電圧VREFを素早く出力できるようになり、コンパレータ5は素早くリセット信号を出力できる。第2実施形態図3および図4は、本発明の第2実施形態を示すもので、前述実施形態と異なるところは、スタートアップ回路3内にトランジスタMP5およびMP6の直列回路を設けることなく、この補償回路を別途設けたところにある。前述実施形態と同一部分、同一機能、類似の機能を有する部分については同一符号を付して説明を行い、以下では、前述実施形態と異なる部分について説明する。図3は、図1に代わる電気的構成を示している。この図3に示すように、第1電源線N1および第2電源線N2間には、Pチャネル型のMOSトランジスタMP5、MP6および抵抗R6を直列接続して構成されている。代わりに、第1電源線N1およびノードN6充電回路8の充電ノード間には、トランジスタMP5およびMP6に代わるトランジスタMP8が接続されている。このトランジスタMP8は従来技術図7のMP6相当である。トランジスタMP8のゲート幅、ゲート長は、ゲート幅W/ゲート長L=240μm/1μmとなっている。なお、トランジスタMP5およびMP6のゲート幅、ゲート長は、ゲート幅W/ゲート長L=480μm/1μm前述実施形態と同様となっており、これらのトランジスタMP5、MP6、MP8の閾値電圧は共に低い。トランジスタMP6と抵抗R6の共通接続ノードN7はNOTゲート反転回路9の入力に接続されている。NOTゲート9はノードN7の電圧を論理反転した反転信号をマスク信号としてORゲート10に出力し、ORゲート10はコンパレータ5の出力信号論理信号とNOTゲート9の出力信号を論理和して出力する。図4は、電源電圧が復帰するときの要部の電圧、電流の時間変化をタイミングチャートで示している。スタートアップ回路3の構成は、背景技術欄の図7を用いて説明した回路と同様である。このため、電源電圧VDDがトランジスタMP1およびMP2の閾値電圧Vt2未満の中間電圧Vt2-α所定値[V]まで低下した後、電源が復帰して電源電圧VDDが上昇したとしても起動電流Isの立上りが遅く基準電流Ipの立上りも遅くなるため、基準電圧VREFも所望の立上りタイミングを得ることができない。したがって、基準電圧VREFに基づくリセット信号PORが出力されにくくなる。しかし、この回路とは別に設けられたトランジスタMP5およびMP6、並びに、抵抗R6の直列回路からノードN7の電圧をNOTゲート9に出力しているため、NOTゲート9およびORゲート10に復帰電源が供給されれば、NOTゲート9は入力信号をバッファ出力反転出力をマスク信号として出力でき、ORゲート10を通じて補償した後のリセット信号POR’を出力できる。この場合、図4aに示すように、電源電圧VDDが中間電圧から復帰して上昇すると、各ゲート9および10は電源電圧VDDの上昇勾配に応じて出力することになり、ゲート9および10の遅延時間分の遅れのみでハイレベル但し電源電圧上昇勾配に応じて上昇を補償後のリセット信号POR’として出力できる。この間、起動電流Isは少量流れているが、トランジスタMN1およびMN2のゲート入力容量を充電し、これらのゲート電圧が上昇すると、両トランジスタMN1およびMN2がオンし、基準電流Ipが流れ始め、基準電圧VREFが上昇する図4gの基準電圧VREFの上昇動作参照。基準電圧VREFが上昇したとしても、電源電圧VDDが既に上昇してしまっているため、コンパレータ5の非反転入力端子には分圧回路4の分圧電圧Vaを超える電圧が印加されない。このような場合には、コンパレータ5の出力はロウレベルのままとなりリセット信号PORとして出力されない図4hのリセット信号PORの非出力参照。他方、トランジスタMP5およびMP6は、それぞれ、起動電流Is、基準電流Ipをセンシングしているため、起動電流Isが流れ続けると共に、基準電流Ipが流れ始めると、トランジスタMP5およびMP6のセンシング電流Ieもまた流れ始める。この場合、ノードN7の電圧が上昇するため、この上昇電圧がNOTゲート9に入力されると、このNOTゲート9の入力論理信号の反転信号が得られる図4iのノードN7の電圧点線参照。したがって、基準電圧VREFが上昇したタイミングでNOTゲート9の出力もロウレベルとなる。これにより、電源電圧VDDが上昇し、VREFが完全に立ち上がった後にノードN8のマスク信号がディスエーブルになり、コンパレータ5によってパワーオンリセット信号PORが出力される。このとき、VREFが正常に立ち上がっているため、コンパレータ5は正常にパワーオンリセット判定ができる。従って、パワーオンリセット電圧POR電圧以上に復帰した後、補償後のリセット信号POR’も解除されることになる図4jの補償後のリセット信号POR’参照。<本実施形態の主な特徴のまとめ>本実施形態によれば、トランジスタMP5およびMP6並びに抵抗R6が第1電源線N1および第2電源線N2間に接続されており、トランジスタMP5が起動電流Isをセンシングし、トランジスタMP6が基準電流Ipをセンシングする。このため、たとえ電源電圧VDDがトランジスタMP1およびMP2の閾値電圧Vt2未満の中間電圧Vt2-α所定値[V]まで低下したとしても、両トランジスタMP5およびMP6がともに閾値電圧以上となる電圧がゲートソース間に与えられることがなくなる。したがって、ノードN7の電圧はほぼグランド電圧第2電源線N2の電圧=0V付近で保持される。したがって、電源電圧VDDが復帰すると、NOTゲート9は電源電圧VDDの上昇勾配に応じた電圧を出力するようになり、この電圧が補償後のパワーオンリセット信号POR’として出力される。また、電源電圧VDDが上昇し、VREFが完全に立ち上がった後にN8のマスク信号がディスエーブルになりコンパレータ5によってパワーオンリセット信号PORが出力される。このとき、VREFが正常に立ち上がっているため、コンパレータ5は正常にパワーオンリセット判定ができる。従って、パワーオンリセット電圧POR電圧以上に復帰した後には、このパワーオンリセット信号POR’を解除できる。したがって、電源電圧VDDが一時的に低下した状態から起動し基準電圧VREFの立ち上がりが遅れても、VREFが正常に立ち上がるまでマスク信号がイネーブルとなりリセット出力信号が強制的にイネーブルとなる。これによってパワーオンリセット電圧に達していない低電圧で誤ってリセットが外れることがなく、システムの誤動作を防止できる。第3実施形態図5および図6は、本発明の第3実施形態を示すもので、第1実施形態と異なるところは、基準電圧出力回路2を構成するカレントミラー回路として、カスコードカレントミラー回路を用いたところにある。前述実施形態と同一または類似部分については同一符号を付して説明を省略し、以下、異なる部分について説明する。図5および図6は、基準電圧出力回路2を構成するカレントミラー回路としてカスコードカレントミラー回路を用いた一例を示している。これらの図5および図6に示すように、Nチャネル型のMOSトランジスタMN5が、トランジスタMP1およびMN2の間に電流バッファとして挿入されている。このように構成すれば、ノードN3の電圧が大きく変化したとしてもトランジスタMN2のドレインソース間電圧変化の影響を少なくできるため、チャネル長変調効果の影響を小さくできる。また、トランジスタMN1及びMN2を低耐圧トランジスタで構成した場合にそれぞれのドレイン電圧の上昇を抑えることができ破壊防止の効果がある。なお、図5の回路と図6の回路との間の相違点は起動電流Isの供給ノードの違いであり、ほぼ同様の動作をすることに留意する。前述の第1ないし第3実施形態では、MOSトランジスタで構成した形態を示したが、例えばバイポーラトランジスタなどの他のトランジスタを適用して構成しても良い。前述の実施形態では、特にパワーオンリセット回路1に適用したが、基準電圧VREFを素早く出力するための電圧生成回路を単独で適用できる。"