"基板と、前記基板上に設けられ、組成式AlaInbGa1N0≦a≦1、0≦b≦1、0≦ab≦1で表される窒化物半導体から成る第1の窒化物半導体層と、前記第1の窒化物半導体層上に設けられ、組成式AlcIndGa1N0≦c≦1、0≦d≦1、0≦cd≦1で表される窒化物半導体から成る第2の窒化物半導体層と、前記第2の窒化物半導体層上に設けられ、組成式IneGa1eN0<e≦1で表される窒化物半導体から成る第3の窒化物半導体層と、前記第3の窒化物半導体層上に設けられ、組成式AlfIngGa1N0≦f≦1、0≦g≦1、0≦fg≦1で表される窒化物半導体から成る第4の窒化物半導体層と、前記第4の窒化物半導体層上に設けられ、組成式AlhIniGa1N0≦h≦1、0≦i≦1、0≦hi≦1で表される窒化物半導体から成る第5の窒化物半導体層とを備え、前記第1の窒化物半導体層のバンドギャップは、前記第2の窒化物半導体層のバンドギャップよりも大きく、前記第3の窒化物半導体層のバンドギャップは、前記第2の窒化物半導体層のバンドギャップよりも小さく、前記第4の窒化物半導体層のバンドギャップは、前記第2の窒化物半導体層のバンドギャップと等しく、前記第5の窒化物半導体層のバンドギャップは、前記第4の窒化物半導体層のバンドギャップよりも大きいことを特徴とする半導体装置。前記第1、第2、第4および第5の各窒化物半導体層におけるアルミニウムAl、インジウムInおよびガリウムGaの組成は、前記第1、第2、第4および第5の各窒化物半導体層の格子定数と、前記第3の窒化物半導体層の格子定数とが一致するように選ばれることを特徴とする請求項1に記載の半導体装置。前記第2の窒化物半導体層と前記第4の窒化物半導体層とは、同一の組成の窒化物半導体から成り、前記第2および第4の窒化物半導体層のバンドギャップは、3.47eV以上であることを特徴とする請求項1または2に記載の半導体装置。基板上に、組成式AlaInbGa1N0≦a≦1、0≦b≦1、0≦ab≦1で表される窒化物半導体によって、第1の窒化物半導体層を形成する第1層形成工程と、前記第1の窒化物半導体層上に、組成式AlcIndGa1N0≦c≦1、0≦d≦1、0≦cd≦1で表される窒化物半導体によって、第2の窒化物半導体層を形成する第2層形成工程と、前記第2の窒化物半導体層上に、組成式IneGa1eN0<e≦1で表される窒化物半導体によって、第3の窒化物半導体層を形成する第3層形成工程と、前記第3の窒化物半導体層上に、組成式AlfIngGa1N0≦f≦1、0≦g≦1、0≦fg≦1で表される窒化物半導体によって、第4の窒化物半導体層を形成する第4層形成工程と、前記第4の窒化物半導体層上に、組成式AlhIniGa1N0≦h≦1、0≦i≦1、0≦hi≦1で表される窒化物半導体によって、第5の窒化物半導体層を形成する第5層形成工程とを備え、前記第1層形成工程では、前記第1の窒化物半導体層のバンドギャップが、前記第2の窒化物半導体層のバンドギャップよりも大きくなるように、前記第1の窒化物半導体層を形成し、前記第3層形成工程では、前記第3の窒化物半導体層のバンドギャップが、前記第2の窒化物半導体層のバンドギャップよりも小さくなるように、前記第3の窒化物半導体層を形成し、前記第4層形成工程では、前記第4の窒化物半導体層のバンドギャップが、前記第2の窒化物半導体層のバンドギャップと等しくなるように、前記第4の窒化物半導体層を形成し、前記第5層形成工程では、前記第5の窒化物半導体層のバンドギャップが、前記第4の窒化物半導体層のバンドギャップよりも大きくなるように、前記第5の窒化物半導体層を形成することを特徴とする半導体装置の製造方法。前述の非特許文献1に開示される技術では、GaNチャネル層内に、バンドギャップが小さく、厚さが比較的小さいInGaNバックバリア層を形成し、バックバリア層の下層であるGaNバッファー層の伝導帯を持ち上げることによって、二次元電子ガスの閉じ込めを向上させ、前述の短チャネル効果が発生するという問題の改善を図っている。非特許文献1の図2aには、InGaNバックバリア層の無い構造での相互コンダクタンスgmのゲート電圧依存性が開示されている。また非特許文献1の図2bには、前述のInGaNバックバリア構造を採ることによって、相互コンダクタンスgmの立ち上がりが良くなり、相互コンダクタンスgmの値も増加していることが開示されている。しかし、非特許文献1に開示されるInGaNバックバリア構造では、二次元電子ガスは、チャネル層だけでなく、チャネル層の下層まで広がってしまう。したがって、二次元電子ガスの閉じ込めをさらに高めることが求められる。またHEMTなどの半導体装置を構成する半導体層は、たとえば有機金属気相成長MetalOrganicChemicalVaporDeposition;略称:MOCVD法を用いた結晶成長によって形成される。MOCVDでは、結晶性の良い半導体層を形成するためには、1000°C以上の成長温度が必要とされている。しかし、前述の非特許文献1および特許文献1に開示されるような、Inを含む窒化物半導体層を形成するときには、Inの融点の低さに起因するInの偏析を抑えるために、たとえば約900°Cの低温で結晶成長が行われる。また非特許文献1には、InGaNバックバリア構造において、二次元電子ガスの閉じ込めを高める効果を充分に発揮させるためには、GaNチャネル層の厚さを10nm~20nm程度と比較的薄くすることが好ましいことが開示されている。このような比較的薄いGaNチャネル層を形成するときにも、低温で結晶成長が行われる。このように低温で結晶成長が行われると、GaNチャネル層およびAlGaNチャネル層の結晶性が低下し、電子移動度が低下するという問題がある。またGaNチャネル層の厚さを前述のように比較的薄くすると、GaNチャネル層内に分布する二次元電子ガスが、3元合金であるInGaNバックバリア層による合金散乱によって散乱されて、電子移動度が低下するという問題がある。本発明の目的は、電子移動度の低下が抑制され、かつ二次元電子ガスの閉じ込めが高められた半導体装置およびその製造方法を提供することである。本発明の半導体装置は、基板と、前記基板上に設けられ、組成式AlaInbGa1N0≦a≦1、0≦b≦1、0≦ab≦1で表される窒化物半導体から成る第1の窒化物半導体層と、前記第1の窒化物半導体層上に設けられ、組成式AlcIndGa1N0≦c≦1、0≦d≦1、0≦cd≦1で表される窒化物半導体から成る第2の窒化物半導体層と、前記第2の窒化物半導体層上に設けられ、組成式IneGa1eN0<e≦1で表される窒化物半導体から成る第3の窒化物半導体層と、前記第3の窒化物半導体層上に設けられ、組成式AlfIngGa1N0≦f≦1、0≦g≦1、0≦fg≦1で表される窒化物半導体から成る第4の窒化物半導体層と、前記第4の窒化物半導体層上に設けられ、組成式AlhIniGa1N0≦h≦1、0≦i≦1、0≦hi≦1で表される窒化物半導体から成る第5の窒化物半導体層とを備え、前記第1の窒化物半導体層のバンドギャップは、前記第2の窒化物半導体層のバンドギャップよりも大きく、前記第3の窒化物半導体層のバンドギャップは、前記第2の窒化物半導体層のバンドギャップよりも小さく、前記第4の窒化物半導体層のバンドギャップは、前記第2の窒化物半導体層のバンドギャップと等しく、前記第5の窒化物半導体層のバンドギャップは、前記第4の窒化物半導体層のバンドギャップよりも大きいことを特徴とする。また本発明の半導体装置の製造方法は、基板上に、組成式AlaInbGa1N0≦a≦1、0≦b≦1、0≦ab≦1で表される窒化物半導体によって、第1の窒化物半導体層を形成する第1層形成工程と、前記第1の窒化物半導体層上に、組成式AlcIndGa1N0≦c≦1、0≦d≦1、0≦cd≦1で表される窒化物半導体によって、第2の窒化物半導体層を形成する第2層形成工程と、前記第2の窒化物半導体層上に、組成式IneGa1eN0<e≦1で表される窒化物半導体によって、第3の窒化物半導体層を形成する第3層形成工程と、前記第3の窒化物半導体層上に、組成式AlfIngGa1N0≦f≦1、0≦g≦1、0≦fg≦1で表される窒化物半導体によって、第4の窒化物半導体層を形成する第4層形成工程と、前記第4の窒化物半導体層上に、組成式AlhIniGa1N0≦h≦1、0≦i≦1、0≦hi≦1で表される窒化物半導体によって、第5の窒化物半導体層を形成する第5層形成工程とを備え、前記第1層形成工程では、前記第1の窒化物半導体層のバンドギャップが、前記第2の窒化物半導体層のバンドギャップよりも大きくなるように、前記第1の窒化物半導体層を形成し、前記第3層形成工程では、前記第3の窒化物半導体層のバンドギャップが、前記第2の窒化物半導体層のバンドギャップよりも小さくなるように、前記第3の窒化物半導体層を形成し、前記第4層形成工程では、前記第4の窒化物半導体層のバンドギャップが、前記第2の窒化物半導体層のバンドギャップと等しくなるように、前記第4の窒化物半導体層を形成し、前記第5層形成工程では、前記第5の窒化物半導体層のバンドギャップが、前記第4の窒化物半導体層のバンドギャップよりも大きくなるように、前記第5の窒化物半導体層を形成することを特徴とする。本発明の半導体装置によれば、第2の窒化物半導体層と基板との間には、第2の窒化物半導体層のバンドギャップよりも大きいバンドギャップを有する第1の窒化物半導体層が設けられている。これによって、バリア層として機能する第5の窒化物半導体層6と、チャネル層として機能する第4の窒化物半導体層5との界面への二次元電子ガスの閉じ込めを向上させ、良好なピンチオフ特性を得ることができる。また、この二次元電子ガスの分布は、チャネル層である第4の窒化物半導体層の厚さを大きくしても、大きく崩れることはない。したがって、InGaNで構成され、バックバリア層として機能する第3の窒化物半導体層の合金散乱の影響を低下させることができるので、電子移動度の低下を抑制することができる。また、二次元電子ガスの閉じ込め幅を広くすることなく、チャネル層である第4の窒化物半導体層の厚さを大きくすることができるので、チャネル層の結晶性を向上させることができる。これによって、チャネル層である第4の窒化物半導体層と、バリア層である第5の窒化物半導体層とのヘテロ界面の結晶性および表面モフォロジーを向上させることができるので、電子移動度を向上させることができる。したがって、ゲート長を短くしても、短チャネル効果を抑制することができるので、高周波特性の向上、高効率化、電子移動度向上による高出力化を図ることができる。本発明の半導体装置の製造方法によれば、前述のように優れた効果を有する本発明の半導体装置を製造することができる。図1は、本発明の実施の一形態である半導体装置100の構成を示す断面図である。本実施の形態における半導体装置100は、窒化物半導体を用いたヘテロ接合電界効果型トランジスタ以下、単にトランジスタという場合があるである。半導体装置100は、基板1、第1の窒化物半導体層2、第2の窒化物半導体層3、第3の窒化物半導体層4、第4の窒化物半導体層5、第5の窒化物半導体層6、ゲート電極7、ソース電極8a、ドレイン電極8b、素子分離領域9および絶縁膜10を備えて構成される。基板1は、半絶縁性炭化珪素SiC基板である。基板1の厚み方向一方側の表面上には、第1の窒化物半導体層2が設けられている。第1の窒化物半導体層2の厚み方向一方側の表面上には、第2の窒化物半導体層3が設けられている。第2の窒化物半導体層3の厚み方向一方側の表面上には、第3の窒化物半導体層4が設けられている。第3の窒化物半導体層4の厚み方向一方側の表面上には、第4の窒化物半導体層5が設けられている。第4の窒化物半導体層5の厚み方向一方側の表面上には、第5の窒化物半導体層6が設けられている。第1~第5の窒化物半導体層2~6は、エピタキシャル結晶層であり、後述するようにエピタキシャル成長によって形成される。以下の説明では、第1~第5の窒化物半導体層2~6を、エピタキシャル結晶層という場合がある。またエピタキシャル結晶層の構造、すなわち第1~第5の窒化物半導体層2~6の構造を、エピタキシャル構造という場合がある。またエピタキシャル結晶層の厚み方向一方側の表面、すなわち第5の窒化物半導体層6の厚み方向一方側の表面を、半導体表面という場合がある。第1の窒化物半導体層2は、組成式AlaInbGa1N0≦a≦1、0≦b≦1、0≦ab≦1で表される窒化物半導体から成る。本実施の形態では、第1の窒化物半導体層2は、Al003Ga097Nから成る。第2の窒化物半導体層3は、組成式AlcIndGa1N0≦c≦1、0≦d≦1、0≦cd≦1で表される窒化物半導体から成る。より詳細には、第2の窒化物半導体層3は、組成式AlcIndGa1N0≦c≦1、0≦d≦1、0≦cd≦1で表される窒化物半導体であって、第1の窒化物半導体層2よりも小さいバンドギャップを有する窒化物半導体から成る。本実施の形態では、第2の窒化物半導体層3は、第1の窒化物半導体層2よりも小さなバンドギャップを有するGaNから成る。したがって、第2の窒化物半導体層3のバンドギャップは、第1の窒化物半導体層2のバンドギャップよりも小さい。換言すれば、第1の窒化物半導体層2のバンドギャップは、第2の窒化物半導体層3のバンドギャップよりも大きい。第3の窒化物半導体層4は、組成式IneGa1eN0<e≦1で表される窒化物半導体から成る。より詳細には、第3の窒化物半導体層4は、組成式IneGa1eN0<e≦1で表される窒化物半導体であって、第2の窒化物半導体層3よりも小さいバンドギャップを有する窒化物半導体から成る。本実施の形態では、第3の窒化物半導体層4は、第2の窒化物半導体層3よりも小さいバンドギャップを有するIn015Ga085Nから成る。したがって、第3の窒化物半導体層4のバンドギャップは、第2の窒化物半導体層3のバンドギャップよりも小さい。第4の窒化物半導体層5は、組成式AlfIngGa1N0≦f≦1、0≦g≦1、0≦fg≦1で表される窒化物半導体から成る。より詳細には、第4の窒化物半導体層5は、組成式AlfIngGa1N0≦f≦1、0≦g≦1、0≦fg≦1で表される窒化物半導体であって、第2の窒化物半導体層3と等しいバンドギャップを有する窒化物半導体から成る。本実施の形態では、第4の窒化物半導体層5は、第2の窒化物半導体層3と等しいバンドギャップを有するGaNから成る。したがって、第4の窒化物半導体層5のバンドギャップは、第2の窒化物半導体層3のバンドギャップと等しい。第5の窒化物半導体層6は、組成式AlhIniGa1N0≦h≦1、0≦i≦1、0≦hi≦1で表される窒化物半導体から成る。より詳細には、第5の窒化物半導体層6は、組成式AlhIniGa1N0≦h≦1、0≦i≦1、0≦hi≦1で表される窒化物半導体であって、第4の窒化物半導体層5よりも大きいバンドギャップを有する窒化物半導体から成る。本実施の形態では、第5の窒化物半導体層6は、第4の窒化物半導体層5よりも大きいバンドギャップを有するAl02Ga08Nから成る。したがって、第5の窒化物半導体層6のバンドギャップは、第4の窒化物半導体層5のバンドギャップよりも大きい。前述のように第4の窒化物半導体層5のバンドギャップは、第2の窒化物半導体層3のバンドギャップと等しいので、第5の窒化物半導体層6のバンドギャップは、第2の窒化物半導体層3のバンドギャップよりも大きいことになる。ゲート電極7は、第5の窒化物半導体層6の厚み方向一方側の表面上に設けられる。ゲート電極7は、ショットキー電極として機能する。ゲート電極7は、たとえばニッケル/金Ni/Au二層膜によって構成される。ソース電極8aおよびドレイン電極8bは、ゲート電極7を挟んで対向するように、第5の窒化物半導体層6の厚み方向一方側の表面上に設けられる。ソース電極8aおよびドレイン電極8bは、いずれも、ゲート電極7から間隔をあけて設けられる。ソース電極8aおよびドレイン電極8bは、オーミック電極として機能する。ソース電極8aおよびドレイン電極8bは、たとえばチタン/アルミニウムTi/Al二層膜によって構成される。第5の窒化物半導体層6の厚み方向一方側の表面のうち、少なくともゲート電極7、ソース電極8aおよびドレイン電極8bが設けられていない部分は、絶縁膜10によって覆われている。換言すれば、半導体表面のうち、少なくとも露出している部分は、絶縁膜10によって覆われている。このように絶縁膜10は、最小限、半導体表面の露出している部分を覆うように設けられる。これに限定されず、絶縁膜10は、半導体表面の露出している部分と、ゲート電極7、ソース電極8aおよびドレイン電極8bの各電極の一部分とを覆うように設けられてもよい。素子分離領域9は、トランジスタと、基板1上に設けられる他の半導体素子とを分離する。図1では、トランジスタを半導体装置100として記載しているが、基板1上にトランジスタ以外の他の半導体素子が設けられる場合、半導体装置100は、トランジスタと他の半導体素子とを含んで構成されてもよい。素子分離領域9は、トランジスタが形成される領域以外の領域のエピタキシャル結晶層に形成される。具体的には、素子分離領域9は、トランジスタが形成される領域と、他の半導体素子が形成される領域との間のエピタキシャル結晶層に形成される。本実施の形態では、素子分離領域9は、半導体表面である第5の窒化物半導体層6の厚み方向一方側の表面から、第4の窒化物半導体層5の内部にわたって形成される。このように素子分離領域9は、第5の窒化物半導体層6の厚み方向一方側の表面から、第4の窒化物半導体層5の内部にわたって形成されるが、これに限定されず、第3の窒化物半導体層4の内部にわたって形成されてもよいし、第2の窒化物半導体層3の内部にわたって形成されてもよいし、第1の窒化物半導体層2の内部にわたって形成されてもよい。換言すれば、素子分離領域9の深さは、第5の窒化物半導体層6の表面から、第4の窒化物半導体層5の内部まででもよいし、第3の窒化物半導体層4の内部まででもよいし、第2の窒化物半導体層3の内部まででもよいし、第1の窒化物半導体層2の内部まででもよい。以上に述べたように本実施の形態の半導体装置100では、基板1と第2の窒化物半導体層3との間に、第2の窒化物半導体層3のバンドギャップよりも大きいバンドギャップを有する第1の窒化物半導体層2が設けられている。これによって、バリア層である第5の窒化物半導体層6と、チャネル層である第4の窒化物半導体層5との界面近くに、二次元電子ガス11のほぼ全体を閉じ込めることができる。以下に具体的に説明する。図2は、従来技術の半導体装置のエピタキシャル構造におけるバンド構造と二次元電子ガスのキャリア分布とを示すグラフである。図3は、本発明の実施の一形態である半導体装置100のエピタキシャル構造におけるバンド構造と二次元電子ガスのキャリア分布とを示すグラフである。図2および図3に示すグラフの横軸は、半導体装置の厚み方向一方側の表面からの距離[nm]を表し、左縦軸はエネルギー[eV]を表し、右縦軸はキャリア濃度[cm3]を表している。図2および図3において、符号GCで示される線は、二次元電子ガス濃度を示し、符号Ecで示される線は、伝導帯Conductionbandのエネルギー準位を示し、符号Efで示される線は、フェルミ準位FermiLevelを示し、符号Evで示される線は、価電子帯valencebandのエネルギー準位を示す。図2および図3に示すグラフは、半導体装置のエピタキシャル構造におけるバンド構造と二次元電子ガスのキャリア分布とを、一次元バンド計算シミュレータソフトウェアを用いて計算した結果を表す。図3には、図1で示した本実施の形態の半導体装置100におけるエピタキシャル構造である、Al02Ga08N/GaN/In015Ga085N/GaN/Al003Ga097N構造でのバンド構造と二次元電子ガスのキャリア分布とを、一次元バンド計算シミュレータソフトウェアを用いて計算した結果を示す。ここで、Al02Ga08N/GaN/In015Ga085N/GaN/Al003Ga097Nは、第1~第5の窒化物半導体層2~6を構成する窒化物半導体を、半導体表面側から順に、すなわち第5の窒化物半導体層6、第4の窒化物半導体層5、第3の窒化物半導体層4、第2の窒化物半導体層3、第1の窒化物半導体層2の順に示している。一次元バンド計算シミュレータソフトウェアを用いた計算において、図1に示す半導体装置100は、第1の窒化物半導体層2をAl003Ga097Nで構成し、その厚さを200nmとし、第2の窒化物半導体層3をGaNで構成し、その厚さを50nmとし、バックバリア層である第3の窒化物半導体層4をIn015Ga085Nで構成し、その厚さを2nmとし、チャネル層である第4の窒化物半導体層5をGaNで構成し、その厚さを50nmとし、バリア層である第5の窒化物半導体層6をAl02Ga08Nで構成し、その厚さを15nmとしている。また各層のキャリア濃度を1×1016cm3とし、バリア層である第5の窒化物半導体層6の表面ピニングエネルギーを1.42eVとしている。図2には、従来の半導体装置におけるエピタキシャル構造でのバンド構造と二次元電子ガスのキャリア分布とを、一次元バンド計算シミュレータソフトウェアを用いて計算した結果を示す。従来の半導体装置におけるエピタキシャル構造としては、バリア層56をAl02Ga08Nで構成し、その厚さを15nmとし、チャネル層55をGaNで構成し、その厚さを15nmとし、バックバリア層54をIn015Ga085Nで構成し、その厚さを2nmとしている。バックバリア層54と基板との間には、GaNバッファー層を設け、その厚さを200nmとしている。また各層のキャリア濃度を1×1016cm3とし、バリア層56の表面ピニングエネルギーを1.42eVとしている。図2の計算に用いている従来の半導体装置におけるエピタキシャル構造は、前述の非特許文献1に開示されるエピタキシャル構造に相当する。非特許文献1の図1には、InGaNバックバリア構造における価電子帯のバンド構造が示されている。また非特許文献1の図2には、キャリア濃度の分布を調べるために一次元バンド計算シミュレータソフトウェアを用いて計算した結果が示されている。非特許文献1の図2から、キャリア濃度が1×1017cm3以上の高い値を持って分布している二次元電子ガスは、GaNチャネル層の全域に分布していることが判る。非特許文献1の図1および図2に示す結果は、本願の図2に示す結果と同様である。つまり、図2に示すように、従来の半導体装置におけるエピタキシャル構造では、二次元電子ガス11の分布は、チャネル層55だけでなく、チャネル層55の下層まで広がっている。したがって、チャネル層55の厚さを変えても、二次元電子ガス11の分布は、チャネル層55の全域で見られる。これに対し、本実施の形態の半導体装置100の場合は、図3に示すように、チャネル層である第4の窒化物半導体層5の厚さに関係なく、二次元電子ガス11の分布は、バリア層である第5の窒化物半導体層6と、チャネル層である第4の窒化物半導体層5との界面近くに、ほぼ全体が閉じ込められる。これは、第2の窒化物半導体層3のバンドギャップよりも大きいバンドギャップを有する第1の窒化物半導体層2が設けられているためであると考えられる。つまり、本実施の形態のように、第2の窒化物半導体層3のバンドギャップよりも大きいバンドギャップを有する第1の窒化物半導体層2を設けることによって、二次元電子ガス11を、バリア層6とチャネル層5との界面近くに閉じ込めることができる。このように本実施の形態では、二次元電子ガス11の閉じ込めを高めることができるので、ゲート電極7のゲート長が短くなっても、ゲート電極7によって、二次元電子ガス11の変調を制御することができる。換言すれば、短チャネル効果を抑制することができる。したがって、効率向上を含めた高周波領域でのトランジスタ特性の向上が可能となる。以上のように本実施の形態によれば、第2の窒化物半導体層3と基板1との間、すなわちバックバリア層4の直下の第2の窒化物半導体層3の下層には、第2の窒化物半導体層3のバンドギャップよりも大きいバンドギャップを有する第1の窒化物半導体層2が設けられている。これによって、バリア層6とチャネル層5との界面への二次元電子ガス11の閉じ込めを向上させ、良好なピンチオフ特性を得ることができる。また、この二次元電子ガス11の分布は、前述の図3に示すように、チャネル層5の厚さを大きくしても、大きく崩れることはない。したがって、InGaNで構成されるバックバリア層4の合金散乱の影響を低下させることができるので、電子移動度の低下を抑制することができる。また、二次元電子ガス11の閉じ込め幅を広くすることなく、チャネル層5の厚さを大きくすることができるので、チャネル層5の結晶性を向上させることができる。これによって、チャネル層5とバリア層6とのヘテロ界面の結晶性および表面モフォロジーを向上させることができるので、電子移動度を向上させることができる。したがって、ゲート長を短くしても、短チャネル効果を抑制することができるので、高周波特性の向上、高効率化、および電子移動度向上による高出力化を図ることができる。このように本実施の形態では、電子移動度の低下が抑制され、かつ二次元電子ガスの閉じ込めが高められた半導体装置100を実現することができるので、半導体装置100の高周波特性の向上、高効率化、および電子移動度向上による高出力化を実現することができる。エピタキシャル構造としては、本実施の形態の構成に限定されず、以下に示すような構成のエピタキシャル構造でもよい。たとえば、本実施の形態におけるエピタキシャル構造の各層とバンドギャップがそれぞれ等しく、かつバックバリア層である第3の窒化物半導体層4の格子定数と他の各層の格子定数とが等しくなる構造が挙げられる。このようなエピタキシャル構造としては、たとえばAl0489In026Ga0215N/Al0242In0247Ga0511N/In015Ga085N/Al0242In0247Ga0511N/Al0279In0255Ga0466N構造がある。このエピタキシャル構造において、第3の窒化物半導体層4以外の各窒化物半導体層2,3,5,6の格子定数は、第3の窒化物半導体層4を構成するIn015Ga085Nの格子定数と等しくなっている。また、このエピタキシャル構造の各層のバンドギャップは、それぞれ、本実施の形態におけるエピタキシャル構造であるAl02Ga08N/GaN/In015Ga085N/GaN/Al003Ga097N構造の各層のバンドギャップと等しくなっている。これによって、本実施の形態におけるエピタキシャル構造であるAl02Ga08N/GaN/In015Ga085N/GaN/Al003Ga097N構造で得られる効果と同様の効果を得ることができる。また、各層の格子定数が整合した格子整合系となるので、エピタキシャル結晶内の歪みが生じない構造を構成することができる。したがって、トランジスタの信頼性を向上させることができる。つまり、第1、第2、第4および第5の各窒化物半導体層2,3,5,6におけるアルミニウムAl、インジウムInおよびガリウムGaの組成を、第1、第2、第4および第5の各窒化物半導体層2,3,5,6の格子定数と、第3の窒化物半導体層4の格子定数とが一致するように選ぶことによって、半導体装置100を構成する窒化物半導体層の格子定数を整合させることができる。これよって、エピタキシャル結晶内に歪みが生じることを防ぐことができるので、半導体装置100の信頼性を向上させることができる。窒化物半導体を用いたヘテロ接合電界効果型トランジスタは、チャネル層5に用いる半導体材料の絶縁破壊電界が高いほど耐圧が高くなる。高耐圧化の観点から、本実施の形態では、第1~第5の各窒化物半導体層2~6のバンドギャップを前述の関係を満たすようにするとともに、チャネル層である第4の窒化物半導体層5と、バックバリア層の直下層である第2の窒化物半導体層3とを同一の組成の窒化物半導体で構成し、第2および第4の窒化物半導体層3,5のバンドギャップを3.47eV以上とする。具体的には、チャネル層である第4の窒化物半導体層5およびバックバリア層の直下層である第2の窒化物半導体層3を、組成式AlcIndGa1Nで表される窒化物半導体で構成し、アルミニウムAlおよびインジウムInの組成d,cを、d≧{2.73/2.67×c}を満たすように選択する。これによって、チャネル層である第4の窒化物半導体層5のバンドギャップを、GaNのバンドギャップである3.47eV以上とすることができる。したがって、前述の効果に加えて、耐圧を向上させることができ、高耐圧化を実現することが可能となる。以上に述べた本実施の形態では、トランジスタとして動作する必要最小限の要素のみを記載しているが、半導体装置100は、最終的には保護膜、配線、バイアホールなどが形成された構造においてデバイスとして用いられる。また本実施の形態では、基板1は、半絶縁性SiC基板であるが、これに限定されず、たとえばシリコンSi、サファイヤ、窒化ガリウムGaN、または窒化アルミニウムAlNなどから成る基板であってもよい。またソース電極8aおよびドレイン電極8bは、必ずしもTi/Al二層膜で構成される必要はない。ソース電極8aおよびドレイン電極8bは、オーミック特性が得られればよく、チタンTi、アルミニウムAl、ニオブNb、ハフニウムHf、ジルコニウムZr、ストロンチウムSr、ニッケルNi、タンタルTa、金Au、白金Pt、バナジウムV、モリブデンMoもしくはタングステンWなどの金属、またはこれらから構成される多層膜で形成されていてもよい。またゲート電極7,71は、必ずしもニッケル/金Ni/Au二層膜で構成される必要はない。ゲート電極7,71は、チタンTi、アルミニウムAl、白金Pt、金Au、ニッケルNi、パラジウムPdなどの金属、イリジウムシリサイドIrSi、白金シリサイドPtSi、ニッケルシリサイドNiSi2などのシリサイド、もしくは窒化チタンTiN、窒化タングステンWN、窒化タンタルTaNなどの窒化物金属で構成される単層膜、または、これらの単層膜から構成される多層膜で形成されていてもよい。また絶縁膜10は、アルミニウムAl、ガリウムGa、ケイ素Si、ハフニウムHf、チタンTi、ジルコニウムZr、タンタルTa、バナジウムVなどのうちの少なくとも1種類以上の原子の酸化物、窒化物または酸窒化物などで構成される単層膜で形成されていてもよく、これらの単層膜から構成される多層膜で形成されていてもよい。また半導体装置は、図4~図10に示す構成であってもよい。図4は、半導体装置の他の例である半導体装置101を示す断面図である。ソース電極8aおよびドレイン電極8bの下側、すなわち基板1側の少なくとも一部の窒化物半導体層内には、図4に示すように、n型不純物が高濃度にドーピングされた領域である高濃度n型不純物領域12が形成されていてもよい。このような構造にすることによって、ソース電極8aおよびドレイン電極8bと、これらに接触する窒化物半導体層との接触抵抗を低減することができる。また、チャネル層5のバリア層6側に発生する二次元電子ガス11と、ソース電極8aおよびドレイン電極8bとの間の抵抗を低減することができる。したがって、図4に示す構造は、図1に示す構造に比べて、トランジスタとしての半導体装置の高効率化および大電流化による高出力化に有利であり、より好ましい構造と言える。高濃度n型不純物領域12は、n型不純物として、たとえばSiを窒化物半導体層に注入することによって形成される。高濃度n型不純物領域12は、必ずしもSiを注入して形成する必要はなく、n型不純物が高濃度にドーピングされていればよい。具体的には、高濃度不純物領域12は、窒化物半導体中でn型の不純物準位を形成する材料、たとえばSi、酸素原子Oおよび炭素原子Cなどが高濃度にドーピングされていればよい。このように高濃度不純物領域12は、窒化物半導体中でn型の不純物準位を形成する材料のドーピングによって形成することができるが、これに限定されず、たとえば窒素空孔の形成によって形成されてもよい。この場合、高濃度不純物領域12には、窒素空孔が高濃度に形成されていればよい。また、図4では、高濃度n型不純物領域12は、半導体表面である第5の窒化物半導体層6の表面から、チャネル層である第4の窒化物半導体層5に至る領域まで形成されている。高濃度n型不純物領域12が形成される領域は、必ずしも図4に示す領域に限る必要はなく、図4に示す領域よりも大きくても小さくてもよい。すなわち高濃度n型不純物領域12は、ソース電極8aおよびドレイン電極8bの下側の少なくとも一部の窒化物半導体層内に形成されていればよい。このように高濃度n型不純物領域12がソース電極8aおよびドレイン電極8bの下側の少なくとも一部の窒化物半導体層内に形成されていれば、前述の効果を得ることができる。図5は、半導体装置のさらに他の例である半導体装置102を示す断面図である。前述の図1に示す半導体装置100におけるソース電極8aおよびドレイン電極8bの下側、すなわち基板1側の一部の窒化物半導体層は、図5に示すように除去されていてもよい。この場合、窒化物半導体層の除去された部分には、ソース電極18aおよびドレイン電極18bが充填される。図5では、第5の窒化物半導体層6の一部が除去されて孔部13が形成されており、この孔部13の孔にソース電極18aおよびドレイン電極18bの一部分が充填されている。図5に示す構造にすることによって、チャネル層5のバリア層6側に発生する二次元電子ガス11と、ソース電極18aおよびドレイン電極18bとの間の抵抗を低減することができる。したがって、図5に示す構造は、図1に示す構造に比べて、トランジスタとしての半導体装置の高効率化および大電流化による高出力化に有利であり、より好ましい構造と言える。図5では、ソース電極18aおよびドレイン電極18bの下側の窒化物半導体層2~6は、半導体表面である第5の窒化物半導体層6の表面すなわちバリア層6の表面から、バリア層6の下層近くに至る領域まで除去されている。窒化物半導体層2~6の除去する深さ方向の限度は、チャネル層である第4の窒化物半導体層5と、バリア層である第5の窒化物半導体層6との界面までとする。ソース電極18aおよびドレイン電極18bの下側の少なくとも一部の窒化物半導体層が除去されていれば、前述の効果を得ることができる。図6は、半導体装置のさらに他の例である半導体装置103を示す断面図である。ゲート電極は、図6に示すゲート電極17のように、リセス14に埋め込まれるように設けられてもよい。図6に示すゲート電極17の底部は、バリア層である第5の窒化物半導体層6に形成されたリセス14に埋め込まれている。リセス14は、エッチングなどでバリア層6の一部を除去することによって形成される。したがって、ゲート電極17の底面は、バリア層6のエピタキシャル成長によって形成された表面には接していない。前述の図1に示すように、ゲート電極7の底面が、バリア層6のエピタキシャル成長によって形成された表面に接している場合、電流コプラスが生じるおそれがある。ここで、電流コプラスとは、低電圧動作でのトランジスタのオン抵抗値と比べて、高電圧動作でのオン抵抗値が高くなってしまう現象をいう。電流コプラスは、高電圧動作時にゲート電極の端部に電界が集中して電子が加速され、エピタキシャル結晶層表面の欠陥および界面準位などに電子がトラップされることが原因であると考えられる。前述の図1に示すように、ゲート電極7の底面が、バリア層6のエピタキシャル成長によって形成された表面と接している場合は、ゲート電極7とドレイン電極8bとの間の半導体表面およびその近傍に形成された欠陥および界面準位などにトラップされた電子の影響によって、仮想ゲートが形成される。これによって、本来のゲート電極7の電位制御による二次元電子ガス11の制御が行いにくくなり、電流コラプスが発生する。これに対し、図6に示すように、ゲート電極17の底面を、バリア層6のエピタキシャル成長によって形成された表面と接しないようにすると、二次元電子ガス11の制御を行うゲート電極17と二次元電子ガス11との距離が短くなる。これによって、ゲート電極17の電位制御による二次元電子ガス11の制御が行いやすくなり、半導体表面への電子のトラップの影響が低下する。したがって、電流コラプスを抑制することができ、相互コンダクタンスを増加させることができる。図7は、半導体装置のさらに他の例である半導体装置104を示す断面図である。前述の図1、図4~図6では、ゲート電極7は、断面形状が四角形状である。ゲート電極の断面形状は、必ずしも四角形状である必要はない。ゲート電極は、たとえば図7に示すようなT型構造のゲート電極以下T型ゲート電極という場合がある71、またはY型構造のゲート電極でもよい。このようにゲート電極71の断面形状をT型構造またはY型構造にすることによって、ゲート電極71が半導体と接触する面積を維持しつつ、ゲート抵抗を低減することができる。具体的には、ゲート電極71が、バリア層である第5の窒化物半導体層6と接触する面積を維持するとともに、ゲート抵抗を低減することができる。図8は、半導体装置のさらに他の例である半導体装置105を示す断面図である。前述の図7では、T型ゲート電極71の傘下部分が絶縁膜10と接していない構造を示したが、図8に示すように、T型ゲート電極72の傘下部分が絶縁膜10と接する構造にしてもよい。T型ゲート電極72の傘下部分が絶縁膜10と接する構造にすることによって、高電圧動作時において、ゲート電極72のドレイン電極8b側のエッジ部分に集中する電界を緩和することができる。これによって、電流コラプスを抑制するとともに、耐圧を高くすることができる。図9は、半導体装置のさらに他の例である半導体装置106を示す断面図である。前述の図8では、絶縁膜10は、バリア層6の厚み方向一方側の表面のうち、少なくともゲート電極72、ソース電極8aおよびドレイン電極8bが形成されていない部分全体に形成されている。これに限定されず、図9に示すように、ゲート電極71の傘下部分のみに絶縁膜70を形成してもよい。このように絶縁膜70をゲート電極71の傘下部分のみに形成することによって、ソース電極8aとゲート電極71との間、およびゲート電極71とドレイン電極8bとの間に発生する容量を低減することができる。これによって、高周波動作時の利得および効率を向上することができる。図10は、半導体装置のさらに他の例である半導体装置107を示す断面図である。前述の図4~図9に示す構造は、全て個々に採用する必要はなく、たとえば、図10に示すように、組み合わせてもよい。図10に示す半導体装置107では、T型ゲート電極73の底部は、リセス14に埋め込まれている。次に、前述の図1に示す本発明の実施の一形態である半導体装置100の製造方法について説明する。図11~図20は、本発明の実施の一形態である半導体装置100の製造方法を説明するための図である。図11は、基板1上への第1~第5の窒化物半導体層2~6の積層が終了した段階の状態を示す断面図である。まず、たとえば、サファイヤ、炭化珪素SiC、窒化ガリウムGaN、またはSiなどから成る基板1を準備する。本実施の形態では、基板1として、SiC基板を準備する。次に、たとえば、分子線エピタキシーMolecularBeamEpitaxy;略称:MBE法または気相成長ChemicalVaporDeposition;略称:CVD法によって、基板1の厚み方向一方側の表面上に、第1の窒化物半導体層2、第2の窒化物半導体層3、第3の窒化物半導体層4、第4の窒化物半導体層5、および第5の窒化物半導体層6を、この順序で積層する。前述のように、第3の窒化物半導体層4は、バックバリア層として機能する。第4の窒化物半導体層5は、チャネル層として機能する。第5の窒化物半導体層6は、バリア層として機能する。本実施の形態では、第1~第5の窒化物半導体層2~6として、Al02Ga08N/GaN/In015Ga085N/GaN/Al003Ga097Nの構造をSiC基板上にエピタキシャル成長させる場合について説明する。第1の窒化物半導体層2のバンドギャップは、チャネル層である第4の窒化物半導体層5に高い濃度で分布する二次元電子ガス11の閉じ込めに影響を与える。したがって、第1の窒化物半導体層2のバンドギャップは、チャネル層5と等しいバンドギャップを有する第2の窒化物半導体層3よりも大きいことが望ましい。このことから、第1の窒化物半導体層2を構成する窒化物半導体におけるAl、InおよびGaの組成は、第1の窒化物半導体層2のバンドギャップが、第2の窒化物半導体層3のバンドギャップよりも大きくなるように選ぶことが望ましい。また第1の窒化物半導体層2の厚み寸法以下厚さという場合があるは、基板1との格子不整による転移を上層のエピタキシャル結晶層に及ぼさない厚さが望ましい。具体的には、第1の窒化物半導体層2の厚さは、100nm以上1000nm以下であることが望ましい。このように第1の窒化物半導体層2を100nm以上1000nm以下と厚くすることによって、第1の窒化物半導体層2の結晶性が良くなり、その後に積層する第2の窒化物半導体層3以降の窒化物半導体層の結晶性を向上させることができる。本実施の形態では、第1の窒化物半導体層2をAl003Ga097Nによって構成し、その厚さを200nmとする。また本実施の形態では、第2の窒化物半導体層3、およびチャネル層である第4の窒化物半導体層5は、GaNによって構成し、その厚さを50nmとする。第2および第4の窒化物半導体層3,5の厚さは、これに限定されるものではないが、第1の窒化物半導体層2の厚さよりも小さく、かつ第3の窒化物半導体層4の厚さよりも大きい値に選ばれる。具体的には、第2および第4の窒化物半導体層3,5の厚さは、10nm以上200nm以下であることが望ましい。この範囲の中でも、特に第2の窒化物半導体層3の厚さは、厚い方が望ましい。第2の窒化物半導体層3の厚さを、たとえば200nm程度と厚くすることによって、第2の窒化物半導体層3の結晶性が良くなり、その後に積層する第3の窒化物半導体層4であるInGaN層の結晶性を向上させることができる。バックバリア層である第3の窒化物半導体層4は、前述のように、組成式IneGa1eN0<e≦1で表される窒化物半導体から成る。第3の窒化物半導体層4のバンドギャップは、第2の窒化物半導体層3および第4の窒化物半導体層5のバンドギャップよりも小さくする。第2の窒化物半導体層3および第4の窒化物半導体層5は、第3の窒化物半導体層4の上下の層であり、かつバンドギャップが等しい。この第2および第4の窒化物半導体層3,5のバンドギャップよりも、第3の窒化物半導体層4のバンドギャップを前述のように小さくすることによって、第2の窒化物半導体層3と第4の窒化物半導体層5とにエネルギー差以下ノッチという場合があるを生じさせることができる。このエネルギー差が、電子に対する障壁、すなわちバックバリアとなる。したがって、バックバリア層となる第3の窒化物半導体層4の厚さは、5nm以下程度と小さい方が、急激なバンドギャップ差を生じさせることができるので、望ましい。ただし、第3の窒化物半導体層4のバンドギャップは、前述のように第2および第4の窒化物半導体層3,5のバンドギャップよりも小さくしたときに、正孔、すなわちホールの形成が生じない程度のバンドギャップであることが望ましい。以上のことから、本実施の形態では、バックバリア層である第3の窒化物半導体層4は、In015Ga085Nによって構成し、その厚さを2nmとする。第3の窒化物半導体層4の厚さは、これに限定されるものではないが、前述のように5nm以下であることが望ましく、より望ましくは1nm以上5nm以下である。第3の窒化物半導体層4の厚さは、第2および第4の窒化物半導体層3,5の厚さよりも小さい値に選ばれる。またバリア層である第5の窒化物半導体層6は、本実施の形態では、Al02Ga08Nによって構成し、その厚さを15nmとする。第5の窒化物半導体層6の厚さは、これに限定されるものではない。所望の二次元電子ガス濃度と耐圧とを鑑みて、第5の窒化物半導体層6と第4の窒化物半導体層5とのバンドギャップ差が決められ、それに基づいて、第5の窒化物半導体層6の構成元素の組成と、第5の窒化物半導体層6の厚さとが決められる。すなわち、第5の窒化物半導体層6の組成および厚さは、所望の二次元電子ガス濃度と耐圧とに基づいて決められる。具体的には、第5の窒化物半導体層6の厚さは、5nm以上50nm以下であることが望ましい。第1~第5の窒化物半導体層2~6の不純物濃度は、1×1018cm3以下であればよい。特に、バリア層である第5の窒化物半導体層6の不純物濃度は、バリア層6を高耐圧層とするために、1×1018cm3以下に設定される。本実施の形態では、不純物の導電型は、常にn型である。窒化物半導体は、意図的に不純物を導入しない場合、すなわちノンドープの場合においても、成長炉または雰囲気ガス中から不純物が窒化物半導体中に入り、n型の不純物を含むこととなる。したがって、第1~第5の窒化物半導体層2~6は、結晶成長においてノンドープであっても、実際の不純物濃度が1×1018cm3以下であればよく、この不純物濃度が低い方が望ましい。図12は、ソース電極8aおよびドレイン電極8bの形成が終了した段階の状態を示す断面図である。第1~第5の窒化物半導体層2~6の形成後は、たとえば蒸着法またはスパッタ法を用いて、ソース電極8aおよびドレイン電極8bとなる導電膜を堆積し、リフトオフ法などによってソース電極8aおよびドレイン電極8bを形成する。ソース電極8aおよびドレイン電極8bとなる導電膜としては、たとえばチタンTi、アルミニウムAl、ニオブNb、ハフニウムHf、ジルコニウムZr、ストロンチウムSr、ニッケルNi、タンタルTa、金Au、白金Pt、バナジウムV、モリブデンMoもしくはタングステンWなどの金属から成る単層膜、またはこれらの単層膜で構成される多層膜を用いる。ソース電極8aおよびドレイン電極8bの形成後には、熱処理を行ってもよい。熱処理を行うことによって、ソース電極8aおよびドレイン電極8bを構成する金属層と、半導体表面層である第5の窒化物半導体層6とを反応させて、反応層として、合金層を形成することができる。これによって、接触抵抗およびアクセス抵抗を更に低減することができる。図13は、素子分離領域9の形成が終了した段階の状態を示す断面図である。ソース電極8aおよびドレイン電極8bの形成後は、レジストパターンなどをマスク31として、トランジスタを作製する領域以外の領域のエピタキシャル結晶層に素子分離領域9を形成する。素子分離領域9は、本実施の形態では、第5の窒化物半導体層6の表面から、基板1の方向に向けて、第4の窒化物半導体層5の内部にわたって形成される。素子分離領域9は、これに限定されるものではなく、第5の窒化物半導体層6の表面から、基板1の方向に向けて、エピタキシャル結晶層である第5~第1の窒化物半導体層6~2のいずれかの内部にわたって形成される。本実施の形態では、イオン32を照射するイオン注入法によって素子分離領域9を形成する。照射するイオン32としては、たとえば、ヘリウムHe、窒素N、酸素O、マグネシウムMg、アルゴンAr、カルシウムCa、鉄Fe、亜鉛Zn、ストロンチウムSr、バリウムBaなどのイオンが挙げられる。素子分離領域9の形成方法は、イオン注入法に限定されない。たとえば、エッチングなどを用いて、第1~第5の窒化物半導体層の一部分を除去し、素子分離領域9を形成してもよい。図14は、ゲート電極7の形成が終了した段階の状態を示す断面図である。素子分離領域9の形成後は、たとえば蒸着法またはスパッタ法を用いて、ゲート電極7となる導電膜を堆積し、リフトオフ法などによってゲート電極7を形成する。ゲート電極7となる導電膜としては、たとえば、チタンTi、アルミニウムAl、白金Pt、金Au、ニッケルNi、パラジウムPdなどの金属、珪化イリジウムIrSi、珪化白金PtSi、珪化ニッケルNiSi2などのシリサイド、もしくは窒化チタンTiN、窒化タングステンWN、窒化タンタルTaNなどの窒化物金属などから成る単層膜、またはこれらの単層膜で構成される多層膜を用いる。図15は、絶縁膜10の形成が終了した段階の状態を示す断面図である。ゲート電極7の形成後は、第5の窒化物半導体層6の厚み方向一方側の表面のうち、少なくともゲート電極7、ソース電極8aおよびドレイン電極8bが形成されていない部分を覆うように、絶縁膜10を形成する。具体的には、たとえばプラズマCVD法、触媒化学気相成長CatalyticChemicalVaporDeposition;略称:Cat-CVD法、原子成長AtomicLayerDeposition;略称:ALD法、MOCVD法、MBE法またはスパッタ法によって、絶縁膜10を形成する。絶縁膜10としては、たとえばアルミニウムAl、ガリウムGa、ケイ素Si、ハフニウムHf、チタンTi、ジルコニウムZr、タンタルTa、バナジウムVなどのうちの少なくとも1種類以上の原子の酸化物、窒化物もしくは酸窒化物などから成る単層膜、またはこれらの単層膜で構成される多層膜を形成する。以上に述べた半導体装置の製造方法によれば、前述の図1に示す構造を有し、前述のように優れた効果を有するヘテロ接合電界効果型トランジスタである半導体装置100を製造することができる。本実施の形態では、トランジスタとして動作する必要最小限の要素しか記載していないが、半導体装置100は、最終的には保護膜、配線、バイアホールなどの形成プロセスを経てデバイスとして用いられる。また本実施の形態では、エピタキシャル結晶層である第1~第5の窒化物半導体層6の形成後に、ソース電極8aおよびドレイン電極8bの形成、素子分離領域9の形成、ゲート電極7の形成、絶縁膜10の形成の各工程が、この順に行われている。これらの工程は、必ずしもこの順番で行う必要はなく、工程の順番を入れ替えてもよい。たとえば、ソース電極8aおよびドレイン電極8bを形成する前に、素子分離領域9の形成を行ってもよい。またゲート電極7の形成後に素子分離領域9の形成を行ってもよい。また絶縁膜10の形成を行い、形成した絶縁膜10のうち、ゲート電極7を形成する領域の絶縁膜10を除去した後に、ゲート電極7を形成してもよい。また絶縁膜10の形成後に素子分離領域9の形成を行い、次いでゲート形成領域の絶縁膜10を除去した後に、ゲート電極7を形成してもよい。また本実施の形態では、前述の図11に示す第1~第5の窒化物半導体層2~6として、Al02Ga08N/GaN/In015Ga085N/GaN/Al003Ga097Nの構造をSiC基板上にエピタキシャル成長させる場合について説明したが、第1~第5の窒化物半導体層2~6を形成するときの条件を適宜に変更することによって、実施の形態と同様の効果を達成する種々のヘテロ接合電界効果型トランジスタを半導体装置として製造することができる。具体的には、図11に示すエピタキシャル構造を、MOCVD法を用いて、基板1上にエピタキシャル成長させるときに、窒化物半導体の原料ガスとなるトリメチルアンモニウム、トリメチルガリウム、トリメチルインジウム、アンモニア、あるいは、n型ドーパントの原料ガスとなるシランなどの流量、圧力、温度および時間を調整し、各層を所望の組成、膜厚およびドーピング濃度とする。これによって、さまざまな窒化物半導体ヘテロ接合電界効果型トランジスタを半導体装置として製造することができる。また前述の図11~図15に示す本実施の形態の半導体装置100の製造方法における各工程を適宜に変更することによって、前述の図4~図10に示す他の半導体装置101~107を製造することができる。たとえば、前述の図4に示す半導体装置101は、以下のようにして製造することができる。図16は、高濃度n型不純物領域12の形成が終了した段階の状態を示す断面図である。まず、前述の本実施の形態と同様にして、前述の図11に示すように第1~第5の窒化物半導体層2~6を基板1上に形成する。次いで、図16に示すように、レジストパターンなどを注入マスク33として、ソース電極8aおよびドレイン電極8bを形成する領域の下側、すなわち基板1側の少なくとも一部の窒化物半導体層2~6内に、窒化物半導体においてn型となるSiなどの不純物を注入する。具体的には、イオン注入法などを用いて、前述の不純物のイオン34を所望の領域に打ち込む。次いで、熱処理することによって、高濃度n型不純物領域12を形成する。イオン34を打ち込むときの条件は、本実施の形態では、注入ドーズ量を1×1013cm2~1×1017cm2とし、注入エネルギーを10keV~1000keVとする。高濃度n型不純物領域12の不純物濃度は、結晶成長時に、意図的にn型のGaNまたはAlGaNを形成するときに用いられる不純物濃度と同等か、またはそれ以上が望ましい。具体的には、高濃度n型不純物領域12の不純物濃度は、1×1018cm3以上であることが好ましく、より好ましくは1×1019cm3以上である。高濃度n型不純物領域12内の不純物の望ましい分布の一つとして、ソース電極8aおよびドレイン電極8b下の半導体表面から、電子の流れるバリア層6とチャネル層5との界面までの領域と、この界面からチャネル層5側に10nm程度までの領域との双方で、1×1018cm3以上といった高い不純物濃度を有する構造が挙げられる。このような不純物分布を形成する注入ドーズ量および注入エネルギーの決め方としては、注入エネルギーおよび照射対象物の構造をパラメータとして、モンテカルロ計算によって、イオンの飛程をシミュレートする方法が挙げられる。この方法によって、前記条件を満たす注入エネルギーおよび注入ドーズ量を決めることができる。注入マスク33としてレジストパターンを用いる場合、レジストパターンは、バリア層6上に窒化膜または酸化膜を形成した後で形成されてもよい。このようにバリア層6上に窒化膜または酸化膜を形成することによって、注入されたイオン34で、バリア層6を構成する原子、具体的にはアルミニウムAl、ガリウムGa、インジウムIn、窒素Nなどが真空中に跳ね飛ばされることを抑制することができる。バリア層6上に形成する窒化膜または酸化膜としては、たとえば、窒化シリコンSiNX膜もしくは窒化アルミニウムAlN膜などの窒化膜、または二酸化シリコンSiO2膜もしくは酸化アルミニウムAl2O3などの酸化膜を、10nm~100nm程度の厚さで形成する。前述のように、注入マスク33を用いてイオン34を注入した後は、熱処理を行い、注入したイオン34を活性化させることによって、ソース電極8aおよびドレイン電極8bの下側の高濃度n型不純物領域12を低抵抗化する。この熱処理は、窒化膜または酸化膜で窒化物半導体の表面を被った後に行われてもよい。このように窒化膜または酸化膜で窒化物半導体の表面を被った後に熱処理を行うことによって、この熱処理のときに、半導体表面から窒素原子が抜けることを防止することができる。窒化物半導体の表面を被う窒化膜または酸化膜としては、たとえばバリア層6上に、窒化シリコンSiNX膜もしくは窒化アルミニウムAlN膜などの窒化膜、または二酸化シリコンSiO2膜もしくは酸化アルミニウムAl2O3などの酸化膜を、10nm~100nm程度の厚さで形成する。このように窒化膜または酸化膜で窒化物半導体の表面を被った後に、熱処理を行ってもよい。図17は、ソース電極8aおよびドレイン電極8bの形成が終了した段階の状態を示す断面図である。高濃度n型不純物領域12を形成した後は、前述の図12に示す場合と同様にして、リフトオフ法などによって、ソース電極8aおよびドレイン電極8bを形成する。図18は、素子分離領域9の形成が終了した段階の状態を示す断面図である。ソース電極8aおよびドレイン電極8bの形成後は、前述の図13に示す場合と同様にして、レジストパターンなどをマスク31として、トランジスタを作製する領域以外の領域のエピタキシャル結晶層に素子分離領域9を形成する。その後は、前述の図14および図15に示す場合と同様にして、ゲート電極7および絶縁膜10を形成する。以上の工程を経ることによって、前述の図4に示す半導体装置101を製造することができる。以上に述べた半導体装置101の製造方法では、図16に示す高濃度n型不純物領域12の形成工程、図17に示すソース電極8aおよびドレイン電極8bの形成工程、および図18に示す素子分離領域9の形成工程を、この順番で行っている。これら3つの工程は、必ずしもこの順番で行う必要はなく、工程の順番を入れ替えてもよい。たとえば、ソース電極8aおよびドレイン電極8bを形成する前に、素子分離領域9を形成してもよい。図19は、孔部13の形成が終了した段階の状態を示す断面図である。前述の図5に示す半導体装置102を製造する場合には、前述の図11に示す第1~第5の窒化物半導体層2~6の形成後であって、図12に示すソース電極8aおよびドレイン電極8bの形成前に、図19に示すように、孔部13を形成する。具体的には、レジストパターンなどをマスク35として、塩素Cl2ガスなどを用いたドライエッチング法などによってエッチングすることによって、第1~第5の窒化物半導体層2~6のうち、ソース電極8aおよびドレイン電極8bを形成する領域の下側の少なくとも一部の半導体層を除去する。図5に示す半導体装置102を製造する場合には、図17に示すように、第5の窒化物半導体層6の一部を除去する。これによって、第5の窒化物半導体層6に孔部13が形成される。次いで、前述の図12に示す場合と同様にして、孔部13の孔に充填されるようにソース電極18aおよびドレイン電極18bを形成する。その後は、前述の図13~図15に示す場合と同様にして、素子分離領域9、ゲート電極7および絶縁膜10を形成する。以上の工程を経ることによって、前述の図5に示す半導体装置102を製造することができる。図19に示すエッチング工程の前または後には、前述の図16に示す高濃度n型不純物領域12の形成工程を行ってもよい。これによって、図4に示す半導体装置101と図5に示す半導体装置102とを組み合わせた半導体装置、すなわち高濃度n型不純物領域12を有し、かつ高濃度n型不純物領域12の一部が除去されて形成された孔部13の孔に、ソース電極18aおよびドレイン電極18bが充填された半導体装置を製造することができる。図20は、リセス14の形成が終了した段階の状態を示す断面図である。前述の図6に示す半導体装置103を製造する場合には、前述の図13に示す素子分離領域9の形成後であって、前述の図14に示すゲート電極7を形成する前に、図20に示すように、リセス14を形成する。具体的には、レジストパターンなどをマスク36として、マスク36の開口36aを通して、塩素Cl2ガスなどを用いたドライエッチング法などによってエッチングすることによって、ゲート電極7を形成する領域以下ゲート電極形成領域というSのバリア層6の一部を除去する。これによって、バリア層である第5の窒化物半導体層6にリセス14が形成される。エッチングを行うときに、エッチング時間およびガス流量を調整することによって、所望の深さまでエッチングを行うことができるので、所望の深さのリセス14を形成することができる。その後は、前述の図14に示す場合と同様にして、リセス14に充填されるようにゲート電極17を形成した後、図15に示す場合と同様にして絶縁膜10を形成する。以上の工程を経ることによって、前述の図6に示すようにリセス14にゲート電極17が埋め込まれた構造の半導体装置103を製造することができる。図21は、ゲート電極形成領域Sの絶縁膜10の除去が終了した段階の状態を示す断面図である。前述の図8に示す半導体装置105を製造する場合には、前述の図13に示す素子分離領域9の形成後であって、前述の図14に示すゲート電極7を形成する前に、前述の図15に示す場合と同様にして、半導体表面すなわち第5の窒化物半導体層6の表面に、絶縁膜10を形成する。具体的には、半導体表面に、たとえば蒸着法、プラズマCVD法、Cat-CVD法、MOCVD法、MBE法またはALD法などを用いて、絶縁膜10を堆積する。半導体表面に形成する絶縁膜10は、保護膜としての役割も有するので、良質な膜であることが望ましい。このような絶縁膜10として、たとえば、アルミニウムAl、ガリウムGa、ケイ素Si、ハフニウムHf、チタンTi、ジルコニウムZr、タンタルTa、バナジウムVなどのうちの少なくとも1種類以上の原子を含む酸化物、窒化物または酸窒化物などから成る絶縁膜を堆積する。次いで、ゲート電極形成領域Sに開口37aが形成されたマスク37を介して、ドライエッチングまたはウェットエッチングによって、ゲート電極形成領域Sの絶縁膜10を除去する。マスク37としては、たとえばレジストマスクまたは酸化膜マスクなどを用いる。マスク37を除去した後、エッチングによって形成された絶縁膜10の開口よりも広い開口が形成されたレジストパターンを用いて、蒸着法によってゲートメタルとなる電極金属を堆積し、リフトオフ法などによってゲート電極72を形成する。これによって、前述の図8に示す構造の半導体装置105を製造することができる。以上に述べた図8に示す半導体装置105の製造方法を用いることによって、前述の図9に示す構造の半導体装置106を製造することができる。具体的には、まず、図8に示す半導体装置105を製造する場合と同様にして、前述の図13に示す素子分離領域9の形成後に、半導体表面である第5の窒化物半導体層6の表面に絶縁膜を形成する。このとき、絶縁膜として、前述の図9に示すゲート電極71の傘下部分と半導体表面との距離に等しい厚さの絶縁膜70を形成する。次いで、前述の図8に示す半導体装置105を製造する場合と同様にして、図21に示すようにゲート電極形成領域Sの絶縁膜70を除去し、ゲート電極71を形成する。次いで、バッファードフッ酸、すなわちフッ酸緩衝液などのエッチング液を用いたウェットエッチングによって、絶縁膜70を除去する。このときに、ウェットエッチングの処理条件、たとえば処理時間およびエッチング液の濃度を調整することによって、絶縁膜70を所望の領域に残すことが可能である。これによって、図9に示すように、ゲート電極71の傘下部分のみに絶縁膜70が残る形状が得られる。以上のようにすることによって、図9に示すように、ゲート電極71の傘下部分のみに絶縁膜70が残る構造の半導体装置106を製造することができる。図22は、ゲート電極形成領域Sの絶縁膜70の除去が終了した段階の状態を示す断面図である。前述の図7に示す半導体装置104は、前述の図8に示す半導体装置105と同様にして製造することができる。具体的には、前述の図13に示す素子分離領域9の形成後であって、前述の図14に示すゲート電極7を形成する前に、前述の図21に示す場合と同様にして、半導体表面である第5の窒化物半導体層6の表面に、絶縁膜10を形成する。半導体装置104を最終的にデバイスとして使用するためには、ソース電極8aおよびドレイン電極8bを覆った絶縁膜10の一部を、たとえばフッ酸などを用いてウェットエッチングして除去した後、配線電極を形成する必要がある。したがって、絶縁膜10としては、たとえばフッ酸などを用いたウェットエッチングによって除去可能な絶縁膜を形成する。次いで、絶縁膜10の厚み方向一方側の表面上に、第2の絶縁膜40を形成する。これによって、絶縁膜10および第2の絶縁膜40の2つの絶縁膜で構成される絶縁膜70が形成される。第2の絶縁膜40としては、絶縁膜10に比べて、ウェットエッチングによって容易に除去することができる絶縁膜、たとえばシリコン酸化膜SiOを形成する。次いで、ゲート電極形成領域Sに開口38aが形成されたマスク38を介して、ドライエッチングまたはウェットエッチングによって、ゲート電極形成領域Sの第2の絶縁膜40および絶縁膜10を順次除去する。マスク38としては、たとえばレジストマスクまたは酸化膜マスクなどを用いる。マスク38を除去した後、エッチングによって形成された第2の絶縁膜40および絶縁膜10の開口よりも広い開口が形成されたレジストパターンを用いて、蒸着法によってゲートメタルとなる電極金属を堆積し、リフトオフ法などによってゲート電極71を形成する。絶縁膜70のうち、ウェットエッチングされやすい方の絶縁膜である第2の絶縁膜40を、たとえばバッファードフッ酸、すなわちフッ酸緩衝液などのエッチング液を用いたウェットエッチングによって除去する。これによって、ゲート電極71の傘下部分が絶縁膜10と接していない構造である、図7に示す構造の半導体装置104を製造することができる。また、第2の絶縁膜40のウェットエッチングの処理条件、たとえば処理時間およびエッチング液の濃度を調整することによって、所望の領域の第2の絶縁膜40を残すことができる。これによって、たとえば図23に示す構造の半導体装置108を製造することができる。図23は、半導体装置のさらに他の例である半導体装置108を示す断面図である。前述のように第2の絶縁膜40のウェットエッチングの処理条件を調整することによって、図23に示すように、絶縁膜10が半導体表面を覆い、かつ第2の絶縁膜40がゲート電極71の傘下部分のみに残る形状を得ることができる。以上に述べた半導体装置の製造方法は、全て個々に採用する必要はなく、適宜に組み合わせることができる。前述の半導体装置の製造方法を適宜に組み合わせることによって、たとえば前述の図10に示す半導体装置107を製造することができる。具体的には、まず、前述の図1に示す半導体装置100を製造する場合と同様にして、前述の図11に示すように、基板1上に第1~第5の窒化物半導体層2~6を形成する。次いで、前述の図4に示す半導体装置101を製造する場合と同様にして、前述の図16~図18に示すように高濃度不純物領域12、ソース電極8a、ドレイン電極8bおよび素子分離領域9を形成する。次いで、前述の図8に示す半導体装置105を製造する場合と同様にして、前述の図21に示すように、半導体表面である第5の窒化物半導体層6の表面のうち、少なくともソース電極8aおよびドレイン電極8bが形成されていない部分を覆うように、絶縁膜を形成する。このとき、絶縁膜として、前述の図10に示すゲート電極73の傘下部分と半導体表面との距離に等しい厚さの絶縁膜70を形成する。その後、前述の図6に示す半導体装置103を製造する場合と同様にして、前述の図20に示すように、ゲート電極形成領域Sにリセス14を形成する。次いで、リセス14に充填されるように、前述の図7~図9に示すゲート電極71,72と同様の形状のゲート電極73を形成する。次いで、バッファードフッ酸などのエッチング液で絶縁膜70を除去する。このときに、ウェットエッチングの処理条件を調整することによって、絶縁膜70を所望の領域に残すことが可能である。これによって、前述の図10に示すように、ゲート電極73の傘下部分のみに絶縁膜70が残る形状が得られる。以上のようにすることによって、前述の図10に示すように、リセス14に底部が埋め込まれたT型ゲート電極73の傘下部分のみに絶縁膜70が残る形状の半導体装置107を製造することができる。また前述の半導体装置の製造方法を適宜に組み合わせることによって、たとえば図24に示す半導体装置109を製造することもできる。図24は、半導体装置のさらに他の例である半導体装置109を示す断面図である。半導体装置109では、前述の図23に示す半導体装置108と同様に、絶縁膜10が半導体表面を覆い、かつ第2の絶縁膜40がゲート電極73の傘下部分のみに残る形状となっている。図24に示す半導体装置109の製造方法を具体的に述べると、まず、前述の図10に示す半導体装置107を製造する場合と同様にして、基板1上に第1~第5の窒化物半導体層2~6を形成した後、高濃度不純物領域12、ソース電極8a、ドレイン電極8bおよび素子分離領域9を形成する。次いで、前述の図7に示す半導体装置104を製造する場合と同様にして、前述の図22に示すように、半導体表面である第5の窒化物半導体層6の表面のうち、少なくともソース電極8aおよびドレイン電極8bが形成されていない部分を覆うように、絶縁膜10を形成する。次いで、絶縁膜10の厚み方向一方側の表面上に、第2の絶縁膜40を形成して、絶縁膜10および第2の絶縁膜40の2つの絶縁膜で構成される絶縁膜70を形成する。その後、前述の図20に示す場合と同様にして、ゲート電極形成領域Sにリセス14を形成した後に、前述の図7~図9に示すゲート電極71,72と同様の形状のゲート電極73を形成し、バッファードフッ酸などのエッチング液で第2の絶縁膜40を除去する。このときに、ウェットエッチングの処理条件を調整することによって、第2の絶縁膜40を所望の領域に残すことが可能である。これによって、図24に示すように、ゲート電極73の傘下部分のみに第2の絶縁膜40が残る形状が得られる。以上のようにすることによって、図24に示すように、絶縁膜10が半導体表面を覆い、かつリセス14に底部が埋め込まれたT型ゲート電極73の傘下部分のみに第2の絶縁膜40が残る構造の半導体装置109を製造することができる。"