"プロセッサと、第1表示制御装置と、第2表示制御装置とを備えるコンピュータ関連ユニットにある表示副システムの消費電力を低減するための方法であって、a.如何なる新しいリフレッシュデータも該プロセッサによって発生されなければ、該第1表示制御装置を機能状態から非機能状態に切り換えるステップと、b.該第1表示制御装置及び該プロセッサとは別個に該表示副システムにある表示装置をリフレッシュするように、該第1表示制御装置よりも実質的に低電力を消費する該第2表示制御装置を命令するステップとを備える表示副システムの消費電力低減方法。該第1表示制御装置にあるリフレッシュデータを低減ビット形式に変換するステップを更に備え、該低減ビット形式は、該第1表示制御装置にあるリフレッシュデータと視覚的に識別不能である請求項1記載の表示副システムの消費電力低減方法。該低減ビット形式は、該第2表示制御装置に接続されるフレームバッファに格納される請求項2記載の表示副システムの消費電力低減方法。該第1表示制御装置にあるリフレッシュデータを低減ビット形式に変換するステップは、a低減ビット形式を形成するように該第1表示制御装置にあるリフレッシュデータの複数赤ビットを処理し、該第1表示制御装置のリフレッシュデータの該複数赤ビット及び該低減ビット形式は該表示装置の第1ラインの第1画素に対応する、ステップと、b低減ビット形式を形成するように該第1表示制御装置にあるリフレッシュデータの複数緑ビットを処理し、該第1表示制御装置のリフレッシュデータの該複数緑ビット及び該低減ビット形式は該表示装置の第1ラインの第2画素に対応する、ステップと、c低減ビット形式を形成するように該第1表示制御装置にあるリフレッシュデータの複数青ビットを処理し、該第1表示制御装置のリフレッシュデータの該複数青ビット及び該低減ビット形式は該表示装置の第1ラインの第3画素に対応する、ステップとを備える請求項2記載の表示副システムの消費電力低減方法。該表示装置の各ラインの各画素について該第1表示制御装置にあるリフレッシュデータを処理するステップを更に備え、各水平オフセットについてのカラー割当ては、直近のラインから変わる請求項4記載の表示副システムの消費電力低減方法。該低減ビット形式をアンチエイリアス化するステップを更に備え、該低減ビット形式をアンチエイリアス化するステップは、該表示装置の各ラインの各画素値を決定するステップを備え、各々の画素のアンチエイリアス化された値は、現在画素の複数値及び複数近傍画素の複数値を演算することによって決定される請求項2記載の表示副システムの消費電力低減方法。低減ビット形式を形成するように該第1表示制御装置にあるリフレッシュデータを処理するステップは、該第1表示制御装置にあるリフレッシュデータの入力カラー情報を白黒表現に変換するステップを備え、該白黒表現は、該第1表示制御装置にあるリフレッシュデータについての人の明るさ感覚と調和する請求項2記載の表示副システムの消費電力低減方法。該第1表示制御装置にあるリフレッシュデータを処理するステップは、該第1表示制御装置にあるリフレッシュデータの緑成分を別の形式に変え、該別の形式は、該第1表示制御装置にあるリフレッシュデータの緑の内容に物質的視覚的に一致する請求項2記載の表示副システムの消費電力低減方法。a.該プロセッサが新しいリフレッシュデータを発生するとき、非機能状態から機能状態に入るように該第1表示制御装置を命令するステップと、b.新しいリフレッシュデータが該プロセッサによって発生されたことを該第2表示制御装置に伝えるステップと、c.該表示装置をリフレッシュするように該第1表示制御装置を命令するステップとを備える請求項1記載の表示副システムの消費電力低減方法。該第1表示制御装置にある単一のリフレッシュデータフレームを低減ビット形式に変換するステップを更に備え、その変換するステップは、該表示装置をリフレッシュするように該第2表示制御装置を命令する前に実行され、それにより該変換するステップは、該表示処理の効率を高める請求項9記載の表示副システムの消費電力低減方法。該第2表示制御装置は非機能状態に入ることができ、該非機能状態は、該プロセッサの介在無しに該表示装置のリフレッシュを非作動にすることによって入れられる請求項1記載の表示副システムの消費電力低減方法。該第2表示制御装置は該表示装置を完全に切ることができる請求項11記載の表示副システムの消費電力低減方法。該第2表示制御装置は、1又はそれ以上の入力装置からの入力信号の受信時に、非機能状態から機能状態に自律的に切り換えることができ、該1又はそれ以上の入力装置は、該コンピュータ関連ユニットに接続され、該入力信号は、プロセッサの介在無しに該第2表示制御装置によって受信される請求項11記載の表示副システムの消費電力低減方法。該コンピュータ関連ユニットに接続される該1又はそれ以上の入力装置からの入力信号は、該第2表示制御装置にあるピンによって受信される請求項13記載の表示副システムの消費電力低減方法。該第2表示制御装置は、1又はそれ以上の入力装置からの入力信号の受信時に、非機能状態から機能状態に自律的に切り換えることができ、該1又はそれ以上の入力装置は、該コンピュータ関連ユニットに接続され、該入力信号は、プロセッサの介在を経由して該第2表示制御装置によって受信される請求項11記載の表示副システムの消費電力低減方法。コンピュータ読取り自在媒体に格納された複数のコンピュータ実行命令に従ってデータプロセッサによって実行される、コンピュータ関連ユニットにある表示副システムの消費電力を低減するための請求項1記載の表示副システムの消費電力低減方法。コンピュータ関連ユニットにある表示副システムの消費電力を低減するためのシステムであって、a該表示副システムにある表示装置によって表示されるリフレッシュデータを発生するプロセッサと、b該表示装置を該リフレッシュデータでリフレッシュする第1表示制御装置と、c該第1表示制御装置及び該プロセッサとは別個に該表示装置を該リフレッシュデータでリフレッシュする第2表示制御装置とを備え、i該第2表示制御装置は、該第1表示制御装置及び該プロセッサとは別個に該表示装置をリフレッシュするためのリフレッシュフレームを格納するフレームバッファを備える表示副システムの消費電力低減システム。該第2表示制御装置は入力ポートを更に備え、該入力ポートは、該表示装置にある各ラインの各画素について該第1表示制御装置にあるリフレッシュデータを受け、該リフレッシュデータは該プロセッサによって発生される請求項17記載の表示副システムの消費電力低減システム。該第2表示制御装置は出力ポートを更に備え、該出力ポートは、該コンピュータ関連ユニットにある複数の互換TFTパネル行列駆動装置ICに接続され、TFTは薄膜トランジスタ、ICは集積回路であり、該複数のTFTパネル行列駆動装置ICは、出力ポートを介して、該プロセッサとは別個に該表示装置をリフレッシュするために使用される低減ビット形式を該表示装置に供給する請求項17記載の表示副システムの消費電力低減システム。該第2表示制御装置は1又はそれ以上のクロックを更に備え、該1又はそれ以上のクロックは、該第1表示制御装置の1又はそれ以上のクロックと同期して動く請求項17記載の表示副システムの消費電力低減システム。該第2表示制御装置は、第1ピン、第2ピン、第3ピン及び第4ピンを更に備え、a.該第1ピンは、該2つの表示制御装置のどちらが該表示装置をリフレッシュするかを決定し、該第1表示制御装置は、該第1ピンが機能状態であれば該表示装置をリフレッシュし、該第2表示制御装置は、該第1ピンが非機能状態であれば該表示装置をリフレッシュし、b.該第2ピンは、該第2表示制御装置が非機能状態であれば機能状態に設定され、c.該第3ピンは、該プロセッサが1又はそれ以上の入力装置から1又はそれ以上の入力を受けたときに、該第2表示制御装置を非機能状態から機能状態に駆動し、該1又はそれ以上の入力装置は該プロセッサに接続され、d.該第4ピンは、該プロセッサとの該第2表示制御装置の通信を可能にする請求項17記載の表示副システムの消費電力低減システム。該第2表示制御装置は第5ピンを更に備え、該第5ピンは、該1又はそれ以上の入力装置から入力信号を受信する請求項21記載の表示副システムの消費電力低減システム。該第2表示制御装置は処理モジュールを更に備え、a.該処理モジュールは、決定モジュールを備え、低減ビット形式を形成するように該第1表示制御装置にあるリフレッシュデータを処理し、i.該決定モジュールは、該表示装置の各ラインの各画素値を決定する請求項17記載の表示副システムの消費電力低減システム。コンピュータ関連ユニットにある表示副システムの消費電力を低減するためのシステムであって、プロセッサ、第1表示制御装置、フレームバッファ及び第2表示制御装置を備え、a.該プロセッサは、該表示副システムにある表示装置によって表示されるリフレッシュデータを発生し、b.該第1表示制御装置は、該表示装置を該リフレッシュデータでリフレッシュし、c.該フレームバッファは、該表示装置をリフレッシュするためのリフレッシュフレームを格納し、d.該第2表示制御装置は、該第1表示制御装置及び該プロセッサとは別個に該表示装置を該リフレッシュデータでリフレッシュし、該第1又は第2表示制御装置のどちらかが該表示装置をリフレッシュするように動的に命令される表示副システムの消費電力低減システム。入力ポート、出力ポート、フレームバッファ、SDRAMインタフェースポート、及び1又はそれ以上のクロックを備える第2表示制御装置であって、a.該入力ポートは、TTL互換TFT表示制御装置に接続される表示装置にある各々のラインの各画素について第1表示制御装置にあるリフレッシュデータを受け、TTLはトランジスタ-トランジスタロジック、TFTは薄膜トランジスタであり、b.該出力ポートは、互換TFT表示時の表示出力の使用を可能にするために複数の互換TFTパネル行列駆動装置ICに接続され、ICは集積回路であり、c.該フレームバッファは、該第1表示制御装置及び該プロセッサとは別個に該表示装置をリフレッシュするためのリフレッシュフレームを格納し、d.該SDRAMインタフェースポートは、該フレームバッファに接続され、SDRAMは同期動的読取り書込み記憶装置であり、e.該1又はそれ以上のクロックは、該表示装置をリフレッシュする第2表示制御装置。第1ピン、第2ピン、第3ピン及び第4ピンを更に備え、a.該第1ピンは、該2つの表示制御装置のどちらが該表示装置をリフレッシュするかを決定し、該第1表示制御装置は、該第1ピンが機能状態であれば該表示装置をリフレッシュし、該第2表示制御装置は、該第1ピンが非機能状態であれば該表示装置をリフレッシュし、b.該第2ピンは、該第2表示制御装置が非機能状態であれば機能状態に設定され、c.該第3ピンは、該プロセッサが1又はそれ以上の入力装置から1又はそれ以上の入力を受けたときに、該第2表示制御装置を非機能状態から機能状態に駆動し、該1又はそれ以上の入力装置は該プロセッサに接続され、d.該第4ピンは、該プロセッサとの該第2表示制御装置の通信を可能にする請求項25記載の第2表示制御装置。第5ピンを更に備え、該第5ピンは、該1又はそれ以上の入力装置から入力信号を受信する請求項26記載の第2表示制御装置。処理モジュールを更に備え、a.該処理モジュールは、決定モジュールを備え、低減ビット形式を形成するように該第1表示制御装置にあるリフレッシュデータを処理し、i.該決定モジュールは、該表示装置の各ラインの各画素値を決定する請求項26記載の第2表示制御装置。本発明の複数の実施形態は、表示副システムにおける表示装置を駆動するための方法、システム及びコンピュータプログラムプロダクトを提供する。表示副システムは、コンピュータ関連ユニットにあり、プロセッサ、第1表示制御装置、第2表示制御装置、第2表示制御装置用のフレームバッファ、及び表示装置を含む。表示装置は、第1表示制御装置か第2表示制御装置のどちらかによって駆動可能である。第1表示制御装置は、プロセッサが新しいリフレッシュデータを発生するときに表示装置を駆動する。加えて、第1表示制御装置は、第2表示制御装置に表示データを与える。第2表示制御装置は、リフレッシュデータを反映して表示装置をリフレッシュするか、或いはリフレッシュデータの操作をし、その後、表示装置をリフレッシュすることができる。プロセッサが予め定められた期間の間、同一のリフレッシュデータを発生するとき、表示装置の制御は、第1表示制御装置から第2表示制御装置に切り換えられる。続いて、表示されるべきフレームは、第2表示制御装置のフレームバッファに記録される。図1は、本発明の各種実施形態を実施することができる構成の概要図である。該構成は表示副システム100を含み、これは、コンピュータ関連ユニットにあってもよい。コンピュータ関連ユニットは、例えば、ラップトップコンピュータ、パームトップコンピュータ、デスクトップコンピュータ、計算機、携帯電話又は携帯情報端末PDAが可能である。表示副システム100は、プロセッサ102、第1表示制御装置104、第2表示制御装置106及び表示装置108を含む。表示装置108の例には、限定されないが、液晶表示LCDスクリーン、ブラウン管CRTモニタ及びプラズマスクリーンが含まれる。プロセッサ102は、コンピュータ関連ユニットにある通常の中央処理装置CPUである。第1表示制御装置104及び第2表示制御装置106は、従来の映像グラフィックスアレイVGA又は他型式の制御装置又は特定用途集積制御装置ASICが可能である。プロセッサ102は、第1表示制御装置104及び第2表示制御装置106を制御する。図2は、本発明の実施形態による、第2表示制御装置106にある各種要素の概要図である。第2表示制御装置106は各種インタフェースの使用を可能とする。第1インタフェースは入力ポート202であり、これはリフレッシュデータを第1表示制御装置104から受け取るように設計される。本発明の一実施形態に従って、入力ポート202は、TTL互換TFT表示制御装置に直結されるように設計される。この入力専用ポートは、AMDGX2-533の映像表示出力等の従来のVGA制御装置から映像データを受け取る。このインタフェースは、画素毎に6ビットの赤、7ビットの緑及び6ビットの青のデータを持つ、6-7-6フォーマットの19ビットRGBデータを受け取る。第2インタフェースは出力ポート204であり、これは、互換薄膜トランジスタTFTパネルの行列駆動装置の複数集積回路ICに直結され、これらは適した複数TFT表示装置上へのLCD表示出力をサポートする。第3インタフェースは、同期動的読取り書込み記憶装置SDRAMのインタフェースポート220であり、これは1つの完全なリフレッシュデータフレームを記憶する低電力同期動的RAMと通信する。第2表示制御装置106は、リフレッシュデータをフレームバッファ206から得ることにより、表示装置108を自律的にリフレッシュする。フレームバッファ206は、第2表示制御装置106と関連付けられ、リフレッシュデータを格納するのに使用される。本発明の一実施形態に従って、フレームバッファ206は、1,048,576バイトを含む512K×16のSDRAMのフレームバッファであるが、例として、ワンラップトップパーチャイルドOLPCの1200×900のTFTでは、1,080,000画素が含まれる。それ故に、第2表示制御装置106は画素詰めをしなければならず、各表示画素はメモリの1バイト以下に収められなければならない。そのパネルの複数ドライバ、及びダブルエッジトランジスタ-トランジスタロジックDETTLインタフェースは、6ビットの情報/画素をサポートする。従って、メモリ効率を改善するため、各グループの4画素4画素×6ビット/画素=24ビットは、SDRAMのフレームバッファの3バイト3バイト×8ビット/バイト=24ビットとして格納される。なお、SDRAMのフレームバッファは、実際は16ビット幅である。その結果として、フレームバッファへの実アドレス可能な画素詰めは、8画素8画素×6ビット/画素=48ビットがSDRAMの3ワード3ワード×16ビット/ワード=48ビットに詰められることである。このメモリ機構により、フレームバッファは、512K×16のSDRAMの405,000ワードを占め、119,288ワードが未使用で残るのである。本発明の別の実施形態に従って、フレームバッファ206は第2表示制御装置106に含まれる。本発明の更に別の実施形態に従って、フレームバッファ206は該フレームバッファに対して外部である。第4インタフェースはクロック208である。本発明の一実施形態に従って、クロック208は、オンチップ発振器に支持される14.31818MHzの水晶体に直接取り付けられ、表示入力ポートの状態に関係なく、表示リフレッシュ用の独立した画素クロックを供給する。また、クロック208は、取り付けられたフレームバッファ206用のインタフェースタイミングを提供する。第5インタフェースは1又はそれ以上の入出力ピンインタフェースを含み、これは、第1表示制御装置104と第2表示制御装置106との間のタイミングの重要な切換えを管理する。第1ピン210は、2つの表示制御装置のどれが表示装置108をリフレッシュするかを決定する。第1表示制御装置104は、第1ピン210が機能状態にあれば表示装置108をリフレッシュするのに対して、第2表示制御装置106は、第1ピン210が非機能状態にあれば表示装置108をリフレッシュする。更に、第2ピン212は、第2表示制御装置106が非機能状態にあれば、機能状態に設定される。第3ピン214は、1又はそれ以上の割込みを発生して第2表示制御装置106の状態を示す。第4ピン216は、プロセッサ102と第2表示制御装置106との間の通信を可能にする。本発明の一実施形態に従って、第2表示制御装置106は、プロセッサ102が1又はそれ以上の入力装置から1又はそれ以上の入力を受けたときに、第2表示制御装置106を非機能から機能状態に駆動するための第5ピン218を含む。これらの1又はそれ以上の入力装置は、プロセッサ102に接続される。第2表示制御装置106は、処理モジュール220及び決定モジュール222を含む。処理モジュール220は、カラースウィズリング用のサポートを提供し、表示装置108を従来の24ビットパネルとすることができる。カラースウィズリングは、第1表示制御装置106のデータ内容をより良く効果的な表示用の低減ビット形式に変換するための処理である。カラースウィズリング機能の実施項目は、図8の詳細な記述と合わせて説明される。加えて、処理モジュール220は、オプションのアンチエイリアス性能の使用を可能とし、テキスト表示を改善する。処理モジュール220は、カラーからグレイスケールへの自動画素アドレス変換用の白黒モードのサポートを提供する。白黒表示は、第1表示制御装置にあるリフレッシュデータの人の明るさ感と調和する。これは、図7及び8と合わせて詳細に説明される。決定モジュール222は、アンチエイリアスにおいて処理モジュール220を補助する。また、第2表示制御装置106は、通過モードで、入来するリフレッシュデータに透過である性能を持つ。通過モードは、第2表示制御装置106のレジスタにおける1又はそれ以上のビット値を変えることによって作動可能である。それにより、単一LCDのタイミング制御装置のチップ及び自動フライバイモードをエミュレートし、取り付けられたフレームバッファ206への不要な複数書込みを防ぎ、また消費電力を最小化する。更に、第2表示制御装置106は、効果的なデバギング並びに製造ライン試験用の自己試験性能のために、従来の赤緑青RGBDETTLパネル用のサポートを含む。製造ライン試験用の自己試験性能に関連する細目は、図7及び9とともに詳細に説明する。本発明の一実施形態に従って、第1表示制御装置104にある単一のリフレッシュデータフレームは、低減ビット形式に変換される。これは、表示装置108をリフレッシュするように第2表示制御装置106を命令する直前に実行される。その結果、表示処理の効率が高められる。図3は、本発明の一実施形態による、表示装置108がコンピュータ関連ユニットにおいてリフレッシュされる間に消費電力を節約するための方法の流れ図である。ステップ302で、第1表示制御装置104は、何の新しいリフレッシュデータもプロセッサ102によって発生されなければ機能から非機能状態に切り換えられる。ステップ304で、第2表示制御装置106は、第1表示制御装置104及びプロセッサ102とは別個に、表示装置108をリフレッシュするように命令される。第2表示制御装置106は、第1表示制御装置104よりも実質的に少ない電力を消費する。図4A及び4Bは、本発明の一実施形態による、表示装置108の制御を第1表示制御装置104から第2表示制御装置106に切り換えるための方法の流れ図である。ステップ402で、第1表示制御装置104は、プロセッサ102が新しいリフレッシュデータを連続して発生するときに表示装置108をリフレッシュする。ステップ404で、新しいリフレッシュデータがプロセッサ102によって発生されたかが確認される。プロセッサ102が新しいリフレッシュデータを発生しているなら、第1表示制御装置104は、ステップ402で表示装置108をリフレッシュし続ける。しかし、何の新しいリフレッシュデータもプロセッサ102によって発生されなければ、第2表示制御装置106の第1ピン210は、ステップ406で非機能状態に切り換えられる。続いて、第1表示制御装置104にあるリフレッシュデータは、ステップ408で、低減ビット形式に変換される。低減ビット形式は、第1表示制御装置104にあるリフレッシュデータと視覚的に識別不能である。リフレッシュデータを低減ビット形式に変換するステップは、複数表示出力の周波数変更、カラースウィズリングの実行又はカラーアンチエイリアス機能等の、リフレッシュデータに為される1又はそれ以上の修正を含む。ステップ410で、低減ビット形式は、フレームバッファ206に格納される。ステップ412で、第2表示制御装置106は、表示装置108をリフレッシュするように命令される。その後、第2表示制御装置106は、フレームバッファ206からリフレッシュデータを得ることにより表示装置108をリフレッシュする。ステップ414で、第1表示制御装置104は、機能状態から非機能状態に切り換えられる。ステップ416で、プロセッサ102は、非機能状態に切り換えられる。その結果、プロセッサ102は、延長された非機能期間の後に非機能にされる。ステップ418で、同一リフレッシュデータが延長された期間の間、表示されたら、表示装置108は電源オフされる。本発明の一実施形態に従って、第2表示制御装置106は、リフレッシュデータをフレームバッファ206に格納することなく、リフレッシュデータに対する修正をし、表示装置108をリフレッシュすることができる。本発明の一実施形態に従って、第2表示制御装置106は、ステップ412で表示装置108をリフレッシュするための役割を自律的にこなすことができる。本発明の一実施形態に従って、第2表示制御装置106は、表示装置108を同一のリフレッシュデータで予め決められた回数リフレッシュすれば、非機能状態に切換可能である。回数値、この後で第2表示制御装置106が非機能状態に切換可能となる、は第2表示制御装置106の1又はそれ以上のレジスタに格納される。図5は、本発明の一実施形態による、表示装置の制御を第2表示制御装置106から第1表示制御装置104に切り換えるための方法の流れ図である。ステップ502で、第2表示制御装置106は表示装置108を駆動する。ステップ504で、プロセッサ102が新しいリフレッシュデータを発生しているかが決定される。何の新しいリフレッシュデータもプロセッサ102によって発生されなければ、第2表示制御装置106は表示装置108をリフレッシュする。新しいリフレッシュデータがプロセッサ102によって発生されているなら、第2表示制御装置106は、新しいリフレッシュデータが発生されたとステップ506で伝達される。ステップ508で、第1ピン210が機能状態に設定される。第1ピン210の機能状態は、第1表示制御装置104の中間機能の記録状態を示す。ステップ510で、第1表示制御装置106は、機能から非機能状態に切り換えられる。ステップ512で、第1表示制御装置106は、表示装置108をリフレッシュするように命令される。その後、第1表示制御装置104は、リフレッシュデータを第2表示制御装置106に伝える。第2表示制御装置106は、リフレッシュデータを低減ビット形式に変換することができ、その後、低減ビット形式は表示装置108をリフレッシュするのに使用される。図6は、本発明の一実施形態による、第2表示制御装置106を非機能状態から起動するための方法の流れ図である。ステップ602で、第2表示制御装置106が非機能状態にあるかが確認される。ステップ604で、入力信号が第2表示制御装置106により表示副システム100と繋がる1又はそれ以上の入力装置から受信されたかが決定される。本発明の一実施形態に従って、入力信号は、第2表示制御装置106によりプロセッサ102の介在無しに1又はそれ以上の入力装置から受信される。本発明の別の実施形態に従って、入力信号は、第2表示制御装置106によりプロセッサ102を経由して1又はそれ以上の入力装置から受信される。1又はそれ以上の入力装置の例には、限定されないが、キーボード、タッチパッド、無線イベント、カーソルパッド又はマウスが含まれる。ステップ606で、第2表示制御装置106の切換えは、非機能から機能状態に切り換えられる。更に、第5ピン218は、入力信号を1又はそれ以上の入力装置から受信する度に非機能から機能状態に設定される。第2表示制御装置106が機能状態にあるときに第5ピン218が機能状況に設定されれば、第2表示制御装置106は、第2表示制御装置106が非機能状態に切換可能である回数値を記憶する1又はそれ以上のレジスタを設定する。プロセッサ102が新しいリフレッシュデータを発生しなければ、第2表示制御装置106は、フレームバッファ204にあるリフレッシュデータで自律的に表示装置108をリフレッシュし始める。プロセッサ102が新しいリフレッシュデータでフレームバッファ202を更新したら、第2表示制御装置106は、表示装置108の電源を入れ、1又はそれ以上の表示ブランキングレジスタをリセットすることにより表示を抹消する。第3ピン214は、第2表示制御装置106にリフレッシュデータを更新するように指示する割込みを発生する。ステップ608で、表示装置108は、前に電源オフであったなら電源を入れる。図7は、本発明の一実施形態による、第1表示制御装置のデータ内容を低減ビット形式に変換するための方法の流れ図である。第2表示制御装置106が伝送モードで使用されるとき、バックライトはオンされる。低減ビット形式の各画素は、単一のカラー値-赤、青又は緑を表す。そのカラー値-スウィズリング作動ビットは、1に設定時、第2表示制御装置106が低減ビット形式の入力リフレッシュデータの対応画素から適切なカラーフィールドを自動的に選択するのを可能にする。物理的パネル構造の輪郭を上記ステップ702で描いた後、第2表示制御装置106は、リフレッシュデータの第1ラインの第1画素の赤入力フィールドを処理して、低減ビット形式の第1ラインの第1画素を形成する。ステップ704で、第2表示制御装置106は、リフレッシュデータの第1ラインの第2画素の緑入力フィールドを処理して、低減ビット形式の第1ラインの第2画素を形成する。ステップ706で、第2表示制御装置106は、リフレッシュデータの第1ラインの第3画素の青入力フィールドを処理して、低減ビット形式の第1ラインの第3画素を形成する。ステップ708で、処理がそのラインの各画素について繰り返される。この規則的処理はライン全体に亘って繰り返される。ステップ710で、処理は、リフレッシュデータの各ラインにおいて繰り返される。但し、リフレッシュデータにおける各後続ラインについて、第2表示制御装置106は、低減ビット形式の前のラインにおける1つのカラー成分によってオフセットされるように画素のカラーを選択する。従って、低減ビット形式の第2ラインの第1画素は緑であり、低減ビット形式の第2ラインの第2画素は青であり、そして低減ビット形式の第2ラインの第3画素は赤である。この規則的処理は、低減ビット形式の第2ラインに亘って繰り返される。低減ビット形式の第3ラインの第1画素は青であり、低減ビット形式の第3ラインの第2画素は赤であり、そして低減ビット形式の第3ラインの第3画素は緑である。この規則的処理は、第2ラインに亘って繰り返される。次いで、上述の最初の3ラインについての規則的処理は、低減ビット形式全体に亘る3ラインのグループにおいて繰り返される。本発明の一実施形態に従って、低減ビット形式の各画素は、単一の6ビット値を持つ。本発明の別の実施形態に従って、赤及び青の画素は、各画素が6ビット左詰値を持つように後続0を書き込まれる。図8は本発明の一実施形態による、カラースウィズリング用の方法の概要図である。図は例を用いてカラースウィズリングを説明する。カラースウィズリングは、第1表示制御装置106のデータ内容を低減ビット形式に変換するための処理である。16ビット入力信号のライン1の第1画素における赤の複数ビットR11は、低減ビットの第1ラインにおける第1画素R11’に選択される。16ビット入力信号のライン1の第2画素における緑の複数ビットG15は、低減ビットの第1ラインにおける第2画素G15’に選択される。16ビット入力信号のライン1における第3画素の青の複数ビットB19は、低減ビットの第1ラインにおける第3画素B19’に選択される。この規則的処理はライン1に亘って繰り返される。各後続ラインは、1つのカラー成分による前のラインのオフセットである。16ビット入力信号のライン2における第1画素の緑の複数ビットG22は、低減ビット形式のライン2における第1画素G22’に選択される。16ビット入力信号のライン2における第2画素の青の複数ビットB26は、低減ビット形式のライン2における第2画素B26’に選択される。16ビット入力信号のライン2における第3画素の赤の複数ビットR27は、低減ビット形式のライン2における第3画素R27’に選択される。この規則的処理はライン2に亘って繰り返される。16ビット入力信号のライン3における第1画素の青の複数ビットB33は、低減ビット形式のライン3における第1画素B33’に選択される。16ビット入力信号のライン3における第2画素の赤の複数ビットR34は、低減ビット形式のライン3における第2画素R34’に選択される。16ビット入力信号のライン3における第3画素の緑の複数ビットG38は、低減ビットのライン3における第3画素G38’に選択される。この規則的処理はライン3に亘って繰り返される。カラースウィズリングモードが作動されると、カラーアンチエイリアスモードのビットを1にセットすることができる。カラーアンチエイリアスモードは、両ビットが設定されるときに機能していると言われる。このモードでは、カラースウィズリング処理が上述の如く進行するが、結果出力はカラーエイリアスを防止するように濾過される。これは、複数のテキストフォントを写すときに特に重要である。濾過処理は、画素の現在のカラー値を、例えば現在の画素の上下左右にある複数画素のマッチングカラーフィールドと組み合わせることにより働く。例えば図8のB26’を考えると、その上下左右は、それぞれ、ライン1の第2画素、ライン3の第2画素、ライン2の第1画素及びライン2の第3画素である。これら画素の青の複数ビットが考慮される。これは、現在の画素の上方画素、下方画素、左画素及び右画素である4つの近傍画素からのマッチングカラーフィールドの複数値を加えることによって働く。この後、結果の右3ビットがシフトされ、1ビットだけ右にシフトされた現在の画素の値に加えられる。その6ビットに切り詰められた結果出力は、カラーアンチエイリアスが作動されなかったときの濾過されたカラースウィズリング処理と等価である。この6ビット値は、現在の画素の第2表示制御装置106のフレームバッファ206に格納される。本発明の別の実施形態に従って、入力信号は6-7-6フォーマットで19ビットを含み、ここで、6ビットは入力リフレッシュデータの赤成分を、7ビットは緑成分を、そして6ビットは青成分を示す。カラースウィズリング及びカラーアンチエイリアスのビットが0である限り、第2表示制御装置106は、カラーアンチエイリアスのビットを1に設定することにより白黒輝度モードに切り換えることができる。このモードでは、5-6-5RGBフォーマットにおける16ビット入力カラー値は、標準NTSC輝度変換式に対する次の簡単な整数近似を経由して6ビット画素表示値に変換され、そして画素値。カラーアンチエイリアスモードと違って、白黒輝度機能は、現在画素の複数カラーフィールドについて単独で働くことに注意されたい。その結果、チップ上の2ラインのリングバッファは、このモードでは使用されない。実施注意:上記の簡単化された計算は、理解を容易にするために使用され、実際の実施を示さない。ビット8:走査線割込み作動このビットを1に設定すると、第2表示制御装置106の走査線割込みの出力が走査線割込み値レジスタにプログラムされる映像走査線の間に発生されるのを可能にする。この割込みは、そのプログラムされた走査線の始めに機能するようになり、各フレームの1走査線期間の間、機能状態にある。このシーケンスは、走査線割込み作動ビットが1である限り続く。ビット9~11:ドットクロック分周最少の電力出力の使用を可能とするため、第2表示制御装置106は、パネルインタフェースのドットクロックの周波数を低減する能力を使用可能である。このフィールドの値は、1以下の水晶体発振器の分周を指定して、システムのドットクロック周波数をもたらし、全ての映像タイミングはドットクロックから得られる。このフィールドが0を含めば、ドットクロックは水晶体のクロック周波数に等しいのに対して、7の値は水晶体周波数の8分の1のドットクロックをもたらす。4倍、14.31818MHzの水晶体を、50Hzのパネルリフレッシュ率をもたらす公称プラグラム映像タイミングパラメータと使用し、そしてドットクロックの分周だけを変更することで、実際のパネルリフレッシュ率としての50.00Hz,25.00Hz,16.67Hz,12.50Hz,10.00Hz,8.33Hz,7.14Hz又は6.25Hzをもたらす。ビット12~13:予備これらの読取り専用ビットは予約される。ビット14:デバッグモード作動デバッグモードビットがハイに書き込まれると、2つの動作が生じる。第1は、LCDパネルインタフェースが、複数のカラー副画素を持つ従来のカラーLCDの使用を可能とするように変化する。第2は、SDRAMインタフェースポート220が、4MBのSDRAMの使用を可能とするように変化する。第2表示制御装置106の複数のASICの製造時、このビットは0にクリアされているべきである。ビット15:自己試験モード始動時、第2表示制御装置106は、BISTピンの標本を抽出して、通常動作に入るべきかというよりBISTロー又は自己試験動作、というよりBISTハイを決定する。BISTピンの状態は、退出再設定時に自己試験モードビットに複写される。また、ソフトウエアは、このビットを1で書き込むことによりBISTモードへの入力を開始し、このビットを0で書き込むことによって通常動作を復元することができる。第2表示制御装置106は、自己試験モードに置かれ、入力映像クロックが検出されなかったとき、2秒ごとに白、黒、赤、緑及び青の複数シーケンスを介してその表示出力を自動的に循環する。レジスタ2:水平解像度この16ビットレジスタは、水平ライン当たりの表示画素数を含み、それは通常1200である。第1表示制御装置104におけるタイミング制約のため、第2表示制御装置106は、このレジスタにプログラムされた数よりも多い入力画素クロックを受けることがあることに注意されたい。これが起きると、このレジスタにプログラムされた画素数を超える後続のクロックは、次のHSyncパルスが発生されるまで無視されるべきである。その結果として、このレジスタにプログラムされた数は、フレームバッファ206に格納されるような1ラインから次ラインへの画素詰め後、メモリピッチと調和する。レジスタ3:水平総キャラクタ数この16ビットレジスタは、水平走査線毎のドットクロックの総数を含む。レジスタ4:水平同期開始及び幅この16ビットレジスタは、2つの8ビットレジスタを含む。最も重要なバイトのレジスタは水平同期開始レジスタを含む。水平解像度後、ドットクロックが各ラインに生じる。HSyncはHSync開始の複数の追加クロックが起きた後に発生される。このレジスタの最も重要度の低いバイトは、HSyncが一度発生されるとHSyncが機能したままであるようなクロック数を含む。レジスタ5:垂直解像度この16ビットレジスタは映像フレーム毎に表示されるライン総数を含む。これは、通常、900の値を含む。レジスタ6:垂直表示ライン数この16ビットレジスタは映像フレーム毎に生じる走査線期間の総数を含む。明瞭のため、TFTパネルのリフレッシュ率ヘルツは、そのレジスタの値に等しい。ドットクロック/水平総キャラクタ数×垂直表示ライン数レジスタ7:垂直同期開始及び幅この16ビットレジスタは、2つの8ビットレジスタを含む。レジスタにおける最も重要なバイトは垂直同期開始レジスタを含む。垂直解像度の複数ラインが表示された後、VSyncはVSync開始の追加数倍の走査線が発生した後、発生される。このレジスタの最も低い重要度のバイトは、VSyncが一度発生されると、VSynceが機能したままである走査線数を含む。レジスタ8:表示タイムアウト値電力を節約するために、第2表示制御装置106は、複数表示出力を自動的にパワーダウンし、第2表示制御装置106のスリープモードに入る能力を持つ。このレジスタは、自動パワーダウンが起きる前の出力映像フレーム数を含む。レジスタ9:走査線割込み値プロセッサ102の映像出力を第2表示制御装置106の映像出力を適切に同期するため、第2表示制御装置106は、表示の何れかの与えられたラインで、プロセッサ102の割込みを発生することによってシステムソフトウエアを表示処理と同期させることができる。このレジスタは出力映像走査線数で書き込まれ、その間に割込みが発生されるのである。レジスタ10:バックライト輝度このレジスタの上位4ビットだけが使用され、下位12ビットは未定義であり、無視されるべきものである。バックライト輝度レジスタはDBC出力ピンのデューティサイクルを設定するのに使用される。00Hの値は0パーセントのデューティサイクルに対応する一方、0FHの値は100パーセントのデューティサイクルに対応する。複数の中間値は特定の輝度レベルを設定するのに使うことができる。バックライト作動ビットが1に設定され、パネルが現在作動されているなら、DBCピンは、PWM波だけで駆動可能であることに注意されたい。レジスタ11~127:予備これらレジスタは予約される。上記に鑑みて、別の実施形態による、本発明の工業ベースの実施細目第2表示制御装置の0.8版がこれと共に含まれる。第2表示制御装置106のダイレクトI/Oピンインタフェース第2表示制御装置106とプロセッサ102との間の幾つかのインタフェース動作は、とりわけ時間が重要である。特に、表示リフレッシュを管理する第1表示制御装置104と表示リフレッシュを管理する第2表示制御装置106との間の切換えは、表示アーチファクトを防止するように注意深く時間合わせされなければならない。これら動作の使用可能のために、第2表示制御装置106は、CS5536コンパニオンI/O装置への高速ダイレクトI/Oピン接続を使用する。各ピンの記述のところで、システムの相互連結の細目を続ける。DCONBLNK-CS5536のGPIO12DCONBLNKは、プロセッサ102を助成してその映像タイミングを第2表示制御装置106の映像タイミングと同期し、第2表示制御装置106-制御のリフレッシュからプロセッサ102-制御のリフレッシュへの障害の無い変移を保証するのに使われる。ポールするのを意図するなら、第2表示制御装置106は、2つの状況下でDCONBLNK出力を駆動する。第1では、DCONBLNK出力は、機能している垂直解像度の複数出力走査線に続く最初の出力走査線の始めにロー駆動され、出力VSyncタイミング間隔の立下り区間終わりまでローのままであり、その時点で再びハイ駆動される。第2では、DCONBLNK出力は、第2表示制御装置106が第2表示制御装置106のスリープモードにある時はいつもハイのままである。DCONLOAD-CS5536のGPIO11DCONLOADは、映像表示のリフレッシュサイクルのソースを制御する。この信号は、直接、第1表示制御装置104の制御装置が表示リフレッシュを管理していることを示しながら、第2表示制御装置106の複数映像タイミング出力が複数映像入力に続くかを決定するか、或いは第2表示制御装置106の内部の複数タイミングレジスタが複数映像出力を駆動しているかを決定する。どちらかの場合において、パネルに出力される実データは、通常、第2表示制御装置106の表示モードレジスタの記述で述べたように、第2表示制御装置106のチップによって修正されることに注意されたい。第2表示制御装置106が通過モードで動作しているときのこの例外では、第2表示制御装置106のデータ出力は、単に、適切な信号同期のために適切に遅延されるように、緑映像データ入力の6ビットの切詰めを反映する。DCONIRQ-CS5536のINTBDCONIRQピンは、第2表示制御装置106のチップからの負論理の割込み要求出力である。この信号は、3つの状況下で駆動される。第1に、表示ロードサイクルの完了時、DCONIRQは、第1表示制御装置104を今しがた安全に非作動にしたことをプロセッサ102に知らせるように駆動される。加えて、第2表示制御装置106は、映像出力の何れかの特定走査線上に割込みを発生するようにプログラムされてもよい。この利用の主な目的は、次に表示されるフレームの開始前の一定時に、プロセッサ102を自動的に警告することにある。表示動作に関連する既知のタイミングを持つ割込みを受けたとき、プロセッサ102は、表示アーチファクト無しに、第2表示制御装置106の現在の表示に同期してその映像を再始動することができる。また、走査線割込み能力は、表示動画化等の従来の目的に使用可能である。最後のDCONIRQ割込みソースは、プロセッサ102がスクリーンを更新し、表示ロードシーケンスを実行したが、第2表示制御装置106がそのときにスリープモードにあったとき、発生する。第2表示制御装置106は、ECPWRRQSTによって後でウエイクアップされたとき、通常、パネルを始動し、自律的に表示リフレッシュを再開する。なお、この場合、第2表示制御装置106は、代わりに、映像ブランキングビットを設定することによってその映像をブランク状態に保持しながらパネルを始動し、そしてDCONLOADMISSED割込みを発生して、表示を更新しなければならないことをプロセッサ102に知らせる。表示を更新した後、映像ブランキングビットをクリアすることはプロセッサ102の責務であることに注意されたい。映像ブランキングビットを書き込むことで、内部のDCONLOADMISSEDの状態フラグをクリアする。DCONSTAT01-CS5536のGPIO5及びGPIO6DCONSTATの複数ピンは、特にDCONIRG割込みに遅れる原因を確認する目的のために、プロセッサ102と高速状態で通信するのに使われる。DCONSTAT01の複数ピンは以下の通り符号化される。00:プロセッサ102がリフレッシュ制御していた間に発生された走査線割込み、即ち常時オンモード。この状態は、到着するどの複数割込みも従来の複数走査線割込み、即ち動画等と関連する割込みを示すのに使われる。01:状態2第2表示制御装置106モードで発生される走査線割込み。この状態は、プロセッサ102の複数映像出力の再初期設定と共に使用され、第2表示制御装置106の複数映像タイミングとのプロセッサ102の複数映像タイミングの同期を開始させる。この割込みの後に、プロセッサ102はDCONBLNKピンの状態を確認して精巧なタイミング同期を行う。10:発生された表示ロード完了割込み。この状態は、第2表示制御装置106が映像フレームを記録し終えたこと、従ってオンチップの第1表示制御装置104の制御装置のクロックを非作動にさせ、最大節電で出力することがプロセッサ102にとって安全であることをプロセッサ102に知らせる。11:スリープモードから出る間に発生されるDCONLOADMISSED割込み。早い段階で述べたように、第2表示制御装置106がスリープモードにあるうちにプロセッサ102がスクリーンに絵を描けば、スクリーンは、ウエイクアップ時に遅れたものとなる。この割込みは、表示ロードサイクルを実行して第2表示制御装置106のモードレジスタにおける映像ブランキングビットをクリアし、表示を作動しなければならないことを第2表示制御装置106に合図する。この符号化は少し理解するのが困難に思えるかもしれないが、状態情報を最大限有効なピンアウトに置く必要性の表れである。ECPWRRQST-システム機能監視ECPWRRQSTピンは、第2表示制御装置106をスリープモードからウエイクアップするのに使われる。キーボード、タッチパッド又はカーソルキーのイベントが起きる度に、システムの組込み制御装置がこのピンをハイパルスにする。ECPWRRQSTの立上りエッジは、第2表示制御装置106に表示を自動的に始動させ、表示リフレッシュを自律的に開始させるDCONLOADMISSED割込みの重要な例外についての上記記述を参照。第2表示制御装置106は、自動的又は手動的のどちらかでスリープモードに入ったなら、第2表示制御装置106のスリープモードビットが0にクリアされるか、ECPWRRQSTピンがハイにトグルされ、第2表示制御装置106のスリープモードビットをクリアするまでスリープモードのままである。表示が機能している間に到着するECPWRRQSTは、一つの影響だけを持つことに注意されたい。それは、内部の表示タイムアウトレジスタを表示タイムアウト値レジスタの値に再設定する。ECPWRRQST機能中の最少デューティサイクルは100nS以下である。このピンは、脱跳ね返り又は濾過される必要はない。第2表示制御装置106のレジスタ定義レジスタ指標デフォルト第2表示制御装置106のID及び改訂0DC01H第2表示制御装置106の表示モード10012H水平解像度20458H水平総キャラクタ数304E8H水平同期41808H垂直解像度50340H垂直表示ライン数60390H垂直同期70403H表示タイムアウト8FFFFH走査線割込み90000Hバックライト輝度10XXXFH予備11~127第2表示制御装置106のユーザI/Oピン定義第2表示制御装置106のASICピンアウト-1M512K×16のSDRAMコンフィグレーションジオードTM表示インタフェースピン群ジオードTM画素クロックGFDOTCLK1ジオードTM赤データGFRDAT056ジオードTM緑データGFGDAT067ジオードTM青データGFBDAT056ジオードTMVSyncGFVSYNC1ジオードTMHSyncGFHSYNC1ジオードTMFPLDEGFPLDE1512K×16のSDRAM用インタフェースピン群FBRAMデータFBD01516FBRAMアドレスFBDA01011FB列アドレスストロボFBCAS1FB行アドレスストロボFBRAS1FBデータマスクFBDM012FBRAMチップセレクトFBCS1RBRAM書込み作動FBWE1FBRAMクロックFBCLK1FBRAMクロック作動FBCLKE1第2表示制御装置106の自己リフレッシュ用水晶体表示XTALインDCONXI1表示XTALアウトDCONXO1システムインタフェースピン群システムリセットRESET1EC電源オン要求ECPWRRQST1第2表示制御装置106の割込み出力DCONIRG1第2表示制御装置106の表示ロードコマンド要求DCONLOAD1第2表示制御装置106の状態ピン群DCONSTAT2第2表示制御装置106のブランキング状態DCONBLNK1第2表示制御装置106のレジスタI/OSMBクロックDCONSMBCLK1第2表示制御装置106のレジスタI/OSMBデータDCONSMBDATA1DETTL/パネルインタフェースピン群パネル画素データ0DO00DO013パネル画素データ1DO10DO113パネル画素データ2DO20DO213ソースドットクロックSCLK1データインタフェース極性制御REV122グラフィック出力作動ゲートドライバ作動GOE1-INV1-CPV1-STV1-FSTH1-BSTH1-TP1LCDバックライト作動BACKLIGHT1表示バックライト制御PWMDBC1ドライバ極性信号1POL11LCDVDD作動VDDEN1ならし/試験モードAGMODE1カラー/白黒パネルバイアスセレクトCOLMODE1総合ユーザI/O94第2表示制御装置106のレジスタ定義第2表示制御装置106のチップに対する主要なプログラミングインタフェースは、100KHzのシリアルSMBUSインタフェースであり、それは、そのチップ内部の複数コンフィギュレーションレジスタへの読取り及び書込みアクセスを許容する。これらのレジスタは、全て16ビット長であり、アクセスは、16ビットレジスタとしてのみ使用可能である。何れかのモードにおいてこれらのレジスタにアクセスすることは、定義されておらず、断定できない結果をもたらすかもしれない。特に、32ビットのSMBUSサイクルは、第2表示制御装置106と適切に通信するために使用され、最初の8ビットは、この実行並びに読取り/書込みモードビットにおいて常時0DHであるSMBUSアドレスを指定する。次の8ビットは、通信するべきレジスタ番号を供給し、残りの16ビットは、所望のレジスタの内容を包含する。システムとの第2表示制御装置106の通信を理解するために、第2表示制御装置106がSMBUSアドレス0DHでAMDCS5536I/OチップのSMBUSポートに接続されることに注意されたい。レジスタ0:第2表示制御装置106のID改訂この16ビットレジスタは、読取り専用レジスタであり、第2表示制御装置106のASIC識別子及び改訂番号を返す。このシリコンの最初のパスは‘DC01’Hの16進値を返し、次の改訂は‘DC02’H等を返すべきである。レジスタ1:第2表示制御装置106の表示モードビット0:通過非作動このビットは、第2表示制御装置106がリフレッシュデータに関して何らかの操作をするかを制御する。始動時、このビットは、第2表示制御装置106によって自動的に0に初期化され、それは、複数の映像出力を直接複数の映像入力に後続させ、第2表示制御装置106は通過モードで動いているといわれる。このモードでは、第2表示制御装置106は旧式のTFTタイミング制御装置TCONのチップとして単独で動き、この場合、複数の映像出力は、表示パネル用のDETTL互換の複数出力信号を駆動する必要があるときのみに変換される。電力低減の目的のため、SDRAMインタフェースポート220は、通過モードにある間、完全に非作動にされなければならず、SDRAMクロック信号でさえ発生されない。通過モードでは、他の全ての第2表示制御装置106の複数レジスタ及び制御ビットは、通過モードに亘って優先される自己試験作動ビットを除いて無視される。通過非作動ビットへの1の書込みは、通常の第2表示制御装置106が機能できるようにし、そしてSDRAMインタフェースポート220の機能並びに内部映像タイミングレジスタ、モードコンフィギュレーションビット等の機能を含む。ビット1:第2表示制御装置106の表示作動表示作動ビットは、第2表示制御装置106によるリセット処理の完了時に1に初期化される。この通常状態は、現在のチップモードによって定められるように、第2表示制御装置106のパネルインタフェースの複数出力が駆動されるようにする。このビットを直ぐに同期して0に書き込むことで、複数の映像出力が低電力ブランク状態に駆動される。その結果として、このビットを設定することが複数の映像出力を作動させることになるが、再作動処理は同期式であり、パネルは次のVsync出力タイミング間隔の立下り区間まで低電力状態のままである。その時点で、複数の映像ドライバがオンし、第2表示制御装置106の表示作動がもう一度クリアされるまでオンのままである。第2表示制御装置106がこのビットを自動的にクリアし、表示が抹消されることに注意されたい。表示タイムアウト作動ビットが設定されるなら、表示タイムアウト値の複数映像出力フレームは、表示ロードサイクルを起こすことなく発生される。ビット2:カラースウィズリング作動本発明の一実施形態に従って、選択された表示装置108は混成白黒/カラーパネルであり、これは、従来のRGBの複数の副画素を使用しない。代わりに、各画素は、単一の副画素値のみを包含する。反射板として使用されるとき、バックライトが非作動であれるとき、これら画素値はグレイスケールを表し、その結果画像は白黒表示である。透過モードで使用されるとき、バックライトがオンであるとき、各画素は赤、緑及び青のセットからの単一のカラー値を表す。リフレッシュデータの第1ラインの第1画素は赤であり、第2画素は緑、そして第3画素は青である。この規則的配列はそのラインに亘って繰り返される。但し、各後続ラインは、前のラインから一のカラー成分によってオフセットされることに注意されたい。従って、第2ラインの第1画素は緑、その第2画素は青、そしてその第3画素は赤である。この規則的配列は、第2ラインに亘って繰り返される。第3ラインの第1画素は青、第2画素は赤、そして第3画素は緑である。第1画素の規則的配列は第3ラインに亘って繰り返される。続いて、最初の3ラインの上述の規則的配列が表示パネル全体に亘る3ラインのグループに繰り返される。このカラーの規則的配列は、表示アーチファクトを排除するのに役立つが、システムソフトウエアを複雑にする。カラースウィズリング作動ビットは、1に設定されると、第2表示制御装置106が入力6-7-6リフレッシュデータから適切なカラーフィールドを自動的に選択するのを可能にする。上記で輪郭を描かれた物理的なパネル構造の後に、第2表示制御装置106は、第1ラインの第1画素に赤入力フィールドを選択し、このラインの次の画素に緑入力フィールドを選択するなどする。カラースウィズリング作動機能の正味の効果は、フレームバッファ206に書き込まれた各出力画素が単一の6ビット値を持つ結果として、第2表示制御装置106が入力リフレッシュデータの3分の2を自動的に廃棄することにある。カラースウィズリング作動ビットが0に設定されるとき、第2表示制御装置106は、白黒輝度作動ビットが1に設定されるまで、入力画素の緑色フィールド値を単に出力することに注意されたい。カラースウィズリング及びカラーアンチエイリアスモードのビットが機能し、チップの複数リングバッファの使用を要するのは、カラーアンチエイリアスモードにおいてのみであるので、カラースウィズリングモードは、そのオン時、第2表示制御装置106の複数の走査線リングバッファの使用を要しない。ビット3:カラーアンチエイリアス作動カラースウィズリングモード作動されるとき、カラーアンチエイリアスモードビットもまた1に設定可能である。そのビットの両方が設定されるとき、カラーアンチエイリアスモードは機能しているといわれる。このモードでは、カラースウィズリング処理は、上述の如く進行するが、結果出力は、カラーエイリアスを防止するように濾過される。この濾過処理は、画素座標V,Hの現在画素のカラー値を、現在画素の上V-1,H、下V1,H、左V,H-1及び右V,H1にある複数画素と調和する複数カラーフィールドと組み合わせることにより働く。これは、そのマッチングカラーフィールドの複数値を4つの近傍画素のそれらに加え、その結果を右に3ビットだけシフトし、そしてそれを、1ビットだけ右にシフトされた現在画素の値に加えることを含む。6ビットに切り詰められたその結果出力は、カラーアンチエイリアスが作動されないときのカラースウィズリング処理の濾過値に相当する。この6ビット値は、フレームバッファ206の現在画素に格納される。カラーアンチエイリアスが作動されないときのカラースウィズリング処理の出力である6ビットカラー値ではなく、16ビットカラー値でカラーアンチエイリアス処理が働くということを強調することは、特に重要である。上述の計算は、特に現在の画素に適した複数のカラーフィールドについて演算される。言い換えると、現在の画素が赤色フィルタを持つなら、その計算は、現在画素の赤フィールドで近隣画素の複数赤フィールドを合計及び結合する。右の次の画素は、現在及び近隣画素等の複数の緑色フィールドについて同じ関数を実行する。カラーアンチエイリアスに対して適切な複数のカラーフィールドを得るために、2つの重要性が直ぐに明らかとなる。第1に、処理を実行するのに2走査線長のリングバッファを利用する必要がある。第2に、各要素のリングバッファは、6ビット出力フォーマットにおけるよりもむしろ5-6-5入力カラーフォーマットにおける16ビットのカラーデータを保持しなければならない。実施細目:複数の入力ラインバッファは、通常、2×1110ワード長であるか或いは2×830ワード長であり、表示が縦長又は横長モードの何れで駆動されるかに依存する。しかし、複数のバッファは、一旦実行されれば、画素単位のリングバッファ原理で更新されることが不可欠である。さもなければ、3つのフル走査線がカラーアンチエイリアス機能を実行するのを要求される。実施注意:上述の簡単化された計算は、理解を容易するために使用され、実際の実施を表さない。例えば、左シフト及び右シフト演算子の使用は、種々のカラー成分からの複数ビットの整列を指定することを意図し、何れかの複数ビットがアンチエイリアス処理の間に失われることを暗示しない。視覚表示品質を達成するには、フル10ビットの精度は、完全な結果が出力されるまで維持されることが必須である。アンチエイリアス処理の最終出力だけは、6ビットに切り詰めることができる。出力切詰め前のアンチエイリアスの演算中に重要度の最も低い複数ビットを廃棄する実施は、受け入れられない。ビット4:白黒輝度作動カラースウィズリング及びカラーアンチエイリアスのビットが0である限り、第2表示制御装置106は、このビットを1に書き込むことにより、白黒輝度モードに置くことができる。このモードでは、5-6-5RGBフォーマットにおける16ビットの入力カラー値は、標準NTSC輝度変換式への次の簡単な整数近似を介して、6ビット画素表示値に変換される。画素値カラーアンチエイリアスモードと違って、白黒輝度機能は、現在画素の複数カラーフィールドについて単独で働くことに注意されたい。その結果、チップ上の2ラインのリングバッファは、このモードでは使用されない。実施注意:上記の簡単化された計算は、理解を容易にするために使用され、実際の実施を示さない。例えば、左シフト及び右シフト演算子の使用は、種々のカラー成分からの複数ビットの整列を指定することを意図し、何れかの複数ビットが輝度変換処理の間に失われることを暗示しない。視覚表示品質のため、フル10ビットの精度は、完全な結果が出力されるまで維持されることが必須である。輝度変換処理の最終出力だけは、6ビットに切り詰めることができる。出力切詰め前の輝度演算中に重要度の最も低い複数ビットを廃棄する実施は、受け入れられない。ビット5~7:ドットクロック分周最少の電力出力の使用を可能とするため、第2表示制御装置106は、パネルインタフェースのドットクロックの周波数を低減する能力を使用可能である。このフィールド値は1以下の水晶体発振器の分周を特定し、システムドットクロックの周波数をもたらす。全ての映像タイミングはドットクロックから得られる。このフィールドが0を含めば、ドットクロックは水晶体のクロック周波数に等しいのに対して、7の値は水晶体周波数の8分の1のドットクロックをもたらす。54.06MHzの水晶体を、50Hzのパネルリフレッシュ率をもたらす公称プログラムの複数映像タイミングパラメータと使用し、そしてドットクロックの分周だけを変えることで、実際のパネルリフレッシュ率としての50.00Hz,25.00Hz,16.67Hz,12.50Hz,10.00Hz,8.33Hz,7.14Hz又は6.25Hzを発生させる。実施細目:ドットクロック分周用の入力クロック源としての2倍のメモリクロックPLLを使うことは、全ての分周器を持つ50パーセントデューティサイクルのドットクロックの発生を簡単化する1つの可能な方法である。ビット8:映像自動同期モードこのビットが設定されるなら、第2表示制御装置106は、表示ロードシーケンスが開始される度に、即ち最初のVsyncInパルスの立下り区間に当たるときに、その全ての内部映像タイミングカウンタをリセットする。このモードは、VsyncIn及びVsyncOutの周波数が同一になるようにプログラムされるときの使用を意図する。同一でなければ、このモードは注意して使用されるべきである。例えば、第2表示制御装置106のドットクロックの分周が25Hzのパネルリフレッシュ率の使用を可能とするようにプログラムされるが、システムの第1表示制御装置104が50Hzの出力率で構築されるなら、そのパネルの最初の2分の1以下だけが、第2表示制御装置106の複数映像タイマがリセットされる前に再リフレッシュされる。同率で入出力周波数を走らせることによって、上記のようなアーチファクトは回避可能である。なお、高等な用途では、混合されたフレーム率の利用を可能とするように第2表示制御装置106の走査線割込み能力を利用することを試すことができる。第2表示制御装置106が映像入力ポートに従うとき、即ち表示ロードシーケンスが処理中であるときのみに映像自動同期が機能することに注意されたい。これは、第1表示制御装置106を再初期設定する複数出力が第2表示制御装置106の映像リフレッシュと不用意に干渉するときに起こることがある表示問題を防止する。ビット9:表示タイムアウト作動このビットが1に設定されるとき、第2表示制御装置106は自動的に表示処理を停止する。表示タイムアウト値の複数映像フレームが表示ロードシーケンスを起こすことなく出力されたとき、表示ロードの自動実行が、内部タイムアウトカウンタを表示タイムアウト値レジスタの値にリセットする。このビットが0に設定されるとき、第2表示制御装置106は表示ロードサイクルとは関係ない表示出力リフレッシュを続ける。ビット10:走査線割込み作動このビットの1への設定は、第2表示制御装置106の走査線割込み出力が映像走査線の間に発生されるのを可能にし、走査線割込み値レジスタにプログラムされる。この割込みは、プログラムされたラインの始めに機能することになり、各フレームの1ライン期間の間、機能したままである。このシーケンスは、走査線割込み作動ビットが1である限り継続する。ビット11~14:予備これら読取り専用ビットは、予約され、常に読取り時に0の値を返す。ビット15:自己試験モード始動時、第2表示制御装置106は、BIST0ピンの標本を抽出して、通常動作に入るべきか、つまりBIST0ロー、自己試験動作又はBIST0ハイを決定する。BISTピンの状態はリセット退出時に自己試験モードピンに複写される。また、ソフトウエアは、このビットを1で書き込むことによりBISTモードへの入力を開始することができ、このビットを0で書き込むことにより通常動作を復元することができる。本発明の各種実施形態は、表示副システムが駆動される間、消費電力を低減することを保証する。第2表示制御装置は、プロセッサ及び第1表示制御装置とは別個に、表示装置を自律的にリフレッシュすることができ、それにより連続したプロセッサの介在を排除する。第1及び第2表示制御装置並びに表示装置は、延長された非機能期間の間オフにすることができ、表示システムの消費電力においてかなりの節約をもたらす。本発明の各種実施形態は、専用の高価なハードウエアを必要とせず、価格及び電力を考慮した用途における電子装置の使用に理想的なシステムを提供する。システムは、本発明又はそのコンポーネントの何れかに記述したように、コンピュータシステムの形式で実施することができる。コンピュータシステムの典型的な例には、多目的コンピュータ、プログラムマイクロプロセッサ、マイクロ制御装置、周辺集積回路要素、及びその他装置又は本発明の方法を構成する複数ステップを実施することができる装置の方策が含まれる。コンピュータシステムは、コンピュータ、入力装置、表示ユニット及びインターネットを含む。コンピュータはマイクロプロセッサより成り、それは通信バスに接続される。また、コンピュータはメモリを含み、それは読取り書込み記憶装置RAM及び読取り専用記憶装置ROMを含むことができる。更に、コンピュータシステムは記憶装置を含み、これは、ハードディスク駆動装置、又はフロッピー登録商標ディスク駆動装置及び光ディスク駆動装置等の取外し自在記憶駆動装置が可能である。また、記憶装置は、コンピュータシステムに複数のコンピュータプログラム又は他の複数の命令をロードするための他の類似手段を含むことができる。コンピュータシステムは、1又はそれ以上の記憶素子に記憶された命令セットを実行して入力データを処理する。また、記憶素子は、所望のデータ又は他の情報を保持してもよく、処理機にある情報源又は物理的記憶素子でもよい。命令セットは、本発明の方法を構成する複数ステップ等の特定のタスクを実行するように処理機を指図する各種コマンドを含むことができる。命令セットは、ソフトウエアプログラムの形式でもよい。ソフトウエアはシステムソフトウエア又はアプリケーションソフトウエア等の各種形式であってもよい。更に、ソフトウエアは、個別プログラムの集合、より大きなプログラムを持つプログラムモジュール又はプログラムモジュールの1部の形式でもよい。また、ソフトウエアはオブジェクト指向のプログラミングの形式でモジュラプログラミングを含むことができる。処理機による入力データの処理は、ユーザコマンド、前の処理結果又は別の処理機によってなされた要求に応じてもよい。本発明の実施形態を論じそして述べたが、本発明はこれらの実施形態だけで制限されるものではない。幾つかの変更及び修正について、本発明の範囲から外れることなく、特許請求の範囲に記載されるように、考えることができる。"