"基板と、上記基板上に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜の上層に設けられ上記ゲート電極に対向する位置にチャネル部を有する酸化物半導体膜、並びに、該酸化物半導体膜上に上記チャネル部を介して互いに離間して設けられたソース電極及びドレイン電極を有する薄膜トランジスタと、上記ゲート絶縁膜の上層に上記薄膜トランジスタを覆うように設けられ、上記ドレイン電極に達する第1コンタクトホールを有する層間絶縁膜と、上記層間絶縁膜上に設けられ、上記第1コンタクトホールを介して上記ドレイン電極に電気的に接続された画素電極と、を備えた薄膜トランジスタ基板であって、上記ドレイン電極は、第1導電膜と、該第1導電膜の上層に設けられアルミニウムからなる第2導電膜と、が積層された構成を有し、上記第2導電膜が上記第1コンタクトホールと離間することにより両者間に該第1コンタクトホールと連通する空隙部が形成され、上記画素電極は、上記ドレイン電極のうち上記第2導電膜とは接触しないように設けられていることを特徴とする薄膜トランジスタ基板。請求項1に記載された薄膜トランジスタ基板において、上記基板上に上記ゲート電極と同一層に設けられた下部電極、該ゲート電極及び該下部電極を覆うように設けられた上記ゲート絶縁膜、該ゲート絶縁膜の上層の上記下部電極に対向する位置に設けられ酸化物半導体からなるエッチストッパ層、及び、該エッチストッパ層上に上記ドレイン電極と同一層に設けられた上部電極を有する補助容量素子をさらに備え、上記補助容量素子は、上記エッチストッパ層及び上記上部電極に達する第2コンタクトホールをさらに有する上記層間絶縁膜に覆われており、上記上部電極は、第1導電膜と、該第1導電膜の上層に設けられアルミニウムからなる第2導電膜と、が積層された構成を有し、上記第2導電膜が上記第2コンタクトホールと離間することにより両者間に該第2コンタクトホールと連通する空隙部が形成され、上記第2コンタクトホール表面には、上記上部電極のうち上記第2導電膜とは接触しないで該上部電極と電気的に接続されるように上記画素電極が設けられていることを特徴とする薄膜トランジスタ基板。請求項1または2に記載された薄膜トランジスタ基板において、上記第1導電膜は高融点金属膜で形成されることを特徴とする薄膜トランジスタ基板。請求項1に記載された薄膜トランジスタ基板において、上記ドレイン電極は、上記第1導電膜及び第2導電膜に加え、さらに、該第2導電膜の上層に第3導電膜が設けられた構成を有することを特徴とする薄膜トランジスタ基板。請求項2に記載された薄膜トランジスタ基板において、上記ドレイン電極は、上記第1導電膜及び第2導電膜に加え、さらに、該第2導電膜の上層に第3導電膜が設けられた構成を有し、上記上部電極は、上記第1導電膜及び第2導電膜に加え、さらに、該第2導電膜の上層に第3導電膜が設けられた構成を有することを特徴とする薄膜トランジスタ基板。請求項1~5のいずれかに記載された薄膜トランジスタ基板と、上記薄膜トランジスタ基板に対向配置された対向基板と、上記薄膜トランジスタ基板と上記対向基板との間に設けられた液晶層と、を備えたことを特徴とする液晶表示装置。請求項1に記載された薄膜トランジスタ基板の製造方法であって、基板上に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜の上層に設けられ該ゲート電極に対向する位置にチャネル部を有する酸化物半導体膜、並びに、該酸化物半導体膜上に該チャネル部を介して互いに離間するように、第1導電膜、及びその上層の第2導電膜が積層して設けられたソース電極及びドレイン電極を有する薄膜トランジスタを形成する薄膜トランジスタ形成工程と、上記薄膜トランジスタ形成工程で形成した薄膜トランジスタを覆うように上記ゲート絶縁膜の上層に層間絶縁膜を形成する層間絶縁膜形成工程と、上記層間絶縁膜形成工程の後、上記層間絶縁膜に対してドライエッチングを行って、上記第2導電膜が表面に露出するように上記層間絶縁膜から上記ドレイン電極に達する第1コンタクトホールを形成する第1エッチング工程と、上記第1エッチング工程で形成した上記第1コンタクトホールに対して、アルミニウムの酸化物半導体に対する選択比が高いエッチング液を用いたウェットエッチングを行って、該第2導電膜を上記第2コンタクトホールと離間させることにより両者間に該第1コンタクトホールに連通する空隙部を形成する第2エッチング工程と、上記第2エッチング工程において上記空隙部が設けられた上記層間絶縁膜の表面及び上記第1コンタクトホールの表面を含む領域に導電膜を成膜して、上記ドレイン電極のうち上記第2導電膜とは接触しないで該ドレイン電極と電気的に接続されるように画素電極を形成する画素電極形成工程と、を備えたことを特徴とする薄膜トランジスタ基板の製造方法。請求項7に記載された薄膜トランジスタ基板の製造方法において、上記第2エッチング工程で用いるエッチング液は、アンモニア水であることを特徴とする薄膜トランジスタ基板の製造方法。しかしながら、特許文献1に開示の方法によりアクティブマトリクス基板の形成を行うと、コンタクトホールを形成する際に、ドレイン電極の下層に配されたゲート絶縁層がサイドエッチングされ、ひさし形状となる虞がある。そして、ゲート絶縁層がサイドエッチングされることにより、段切れによりドレイン電極と画素電極とが導通不良となる虞がある。本発明は、薄膜トランジスタ基板において、ドレイン電極と画素電極との良好なコンタクトを得ることを目的とする。本発明の薄膜トランジスタ基板は、基板と、基板上に設けられたゲート電極、ゲート電極を覆うように設けられたゲート絶縁膜、ゲート絶縁膜の上層に設けられゲート電極に対向する位置にチャネル部を有する酸化物半導体膜、並びに、酸化物半導体膜上にチャネル部を介して互いに離間して設けられたソース電極及びドレイン電極を有する薄膜トランジスタと、ゲート絶縁膜の上層に薄膜トランジスタを覆うように設けられ、ドレイン電極に達する第1コンタクトホールを有する層間絶縁膜と、層間絶縁膜上に設けられ、第1コンタクトホールを介してドレイン電極に電気的に接続された画素電極と、を備えたものであって、ドレイン電極は、第1導電膜と、第1導電膜の上層に設けられアルミニウムからなる第2導電膜と、が積層された構成を有し、第2導電膜が第1コンタクトホールと離間することにより両者間に第1コンタクトホールと連通する空隙部が形成され、画素電極は、ドレイン電極のうち第2導電膜とは接触しないように設けられていることを特徴とする。上記の構成によれば、ドレイン電極の表面に高抵抗被膜や不動態皮膜等が存在せず、画素電極は、ドレイン電極と、第2導電膜以外の部分つまり、第1導電膜等の部分において接触することにより、画素電極とドレイン電極とが電気的に接続される。従って、ドレイン電極の表面に高抵抗被膜や不動態皮膜等が存在することによる画素電極とドレイン電極とのコンタクト不良が生じることなく、画素電極とドレイン電極との良好なコンタクトが得られる。また、第2導電膜が第1コンタクトホールと離間することにより両者間に第1コンタクトホールと連通する空隙部が形成されているので、アルミニウム膜からなる第2導電膜とITO膜等からなる画素電極とが非接触に形成される。そのため、アルミニウム膜とITO膜等が接触することによりアルミニウム膜が劣化して導電性能が低下する虞も生じない。本発明の薄膜トランジスタ基板は、基板上にゲート電極と同一層に設けられた下部電極、ゲート電極及び下部電極を覆うように設けられたゲート絶縁膜、ゲート絶縁膜の上層の下部電極に対向する位置に設けられ酸化物半導体からなるエッチストッパ層、及び、エッチストッパ層上にドレイン電極と同一層に設けられた上部電極を有する補助容量素子をさらに備え、補助容量素子は、エッチストッパ層及び上部電極に達する第2コンタクトホールをさらに有する層間絶縁膜に覆われており、上部電極は、第1導電膜と、第1導電膜の上層に設けられアルミニウムからなる第2導電膜と、が積層された構成を有し、第2導電膜が第2コンタクトホールと離間することにより両者間に第2コンタクトホールと連通する空隙部が形成され、第2コンタクトホール表面には、上部電極のうち第2導電膜とは接触しないで上部電極と電気的に接続されるように画素電極が設けられていることが好ましい。上記の構成によれば、上部電極の表面に高抵抗被膜や不動態皮膜等が存在せず、画素電極は、上部電極電極と、第2導電膜以外の部分つまり、第1導電膜等の部分において接触することにより、画素電極と上部電極とが電気的に接続される。従って、上部電極の表面に高抵抗被膜や不動態皮膜等が存在することによる画素電極と上部電極とのコンタクト不良が生じることなく、画素電極と上部電極との良好なコンタクトが得られる。また、第2導電膜が第2コンタクトホールと離間することにより両者間に第2コンタクトホールと連通する空隙部が形成されているので、アルミニウム膜からなる第2導電膜とITO膜等からなる画素電極とが非接触に形成される。そのため、アルミニウム膜とITO膜等が接触することによりアルミニウム膜が劣化して導電性能が低下する虞も生じない。本発明の薄膜トランジスタ基板は、第1導電膜は高融点金属膜で形成されていてもよい。高融点金属膜としては、例えば、チタンTi膜,モリブデンMo膜,タンタルTa膜,タングステンW膜,クロムCr膜,ニッケルNi膜等の金属膜や、それらの金属の合金からなる金属膜等が挙げられる。本発明の薄膜トランジスタ基板は、ドレイン電極が、第1導電膜及び第2導電膜に加え、さらに、第2導電膜の上層に第3導電膜が設けられた構成を有していてもよい。また、本発明の薄膜トランジスタ基板は、ドレイン電極が、第1導電膜及び第2導電膜に加え、さらに、第2導電膜の上層に第3導電膜が設けられた構成を有し、上部電極は、第1導電膜及び第2導電膜に加え、さらに、第2導電膜の上層に第3導電膜が設けられた構成を有していてもよい。本発明の薄膜トランジスタ基板は、この薄膜トランジスタ基板と、薄膜トランジスタ基板に対向配置された対向基板と、薄膜トランジスタ基板と対向基板との間に設けられた液晶層と、を備えた液晶表示装置に好適に用いられる。本発明の薄膜トランジスタ基板の製造方法は、基板上に設けられたゲート電極、ゲート電極を覆うように設けられたゲート絶縁膜、ゲート絶縁膜の上層に設けられゲート電極に対向する位置にチャネル部を有する酸化物半導体膜、並びに、酸化物半導体膜上にチャネル部を介して互いに離間するように、第1導電膜、その上層の第2導電膜が下から順に積層して設けられたソース電極及びドレイン電極を有する薄膜トランジスタを形成する薄膜トランジスタ形成工程と、薄膜トランジスタ形成工程で形成した薄膜トランジスタを覆うようにゲート絶縁膜の上層に層間絶縁膜を形成する層間絶縁膜形成工程と、層間絶縁膜形成工程の後、層間絶縁膜に対してドライエッチングを行って、第2導電膜が表面に露出するように層間絶縁膜からドレイン電極に達する第1コンタクトホールを形成する第1エッチング工程と、第1エッチング工程で形成した第1コンタクトホールに対して、アルミニウムの酸化物半導体に対する選択比が高いエッチング液を用いたウェットエッチングを行って、第2導電膜を第1コンタクトホールと離間させることにより両者間に第1コンタクトホールに連通する空隙部を形成する第2エッチング工程と、第2エッチング工程において空隙部が設けられた層間絶縁膜の表面及び第1コンタクトホールの表面を含む領域に導電膜を成膜して、ドレイン電極のうち第2導電膜とは接触しないでドレイン電極と電気的に接続されるように画素電極を形成する画素電極形成工程と、を備えたことを特徴とする。上記の製造方法によれば、第1エッチング工程において、第1コンタクトホールを形成した後、第2導電膜であるアルミニウム膜表面には、フッ化アルミニウムの高抵抗被膜や、場合によっては酸化アルミニウムの不動態皮膜が形成されるが、第2エッチング工程において、アルミニウムの酸化物半導体に対する選択比が高いエッチング液を用いたウェットエッチングを行って、第2導電膜を第1コンタクトホールと離間させることにより両者間に第1コンタクトホールに連通する空隙部を形成するので、第1エッチング工程で形成された高抵抗被膜や不動態皮膜等が第2エッチング工程で除去される。そして、画素電極形成工程において形成された画素電極は、ドレイン電極と、第2導電膜以外の部分つまり、第1導電膜等の部分において接触することにより、画素電極とドレイン電極とが電気的に接続される。従って、ドレイン電極の表面に高抵抗被膜や不動態皮膜等が存在することによる画素電極とドレイン電極とのコンタクト不良が生じることなく、画素電極とドレイン電極との良好なコンタクトが得られる。本発明の薄膜トランジスタ基板の製造方法は、第2エッチング工程で用いるエッチング液が、アンモニア水であることが好ましい。本発明によれば、第1コンタクトホールを形成した後、第2導電膜であるアルミニウム膜表面には、フッ化アルミニウムの高抵抗被膜やフッ素を含む酸化アルミニウムの不動態皮膜等が形成されるが、その後、第2導電膜を第1コンタクトホールと離間させることにより両者間に第1コンタクトホールに連通する空隙部を形成することにより、高抵抗被膜や不動態皮膜等が除去される。そして、画素電極は、ドレイン電極と、第2導電膜以外の部分つまり、第1導電膜等の部分において接触することにより、画素電極とドレイン電極とが電気的に接続される。従って、ドレイン電極の表面に高抵抗被膜や不動態皮膜等が存在することによるコンタクト不良が生じることなく、画素電極とドレイン電極との良好なコンタクトが得られる。以下、本発明の実施形態を図面に基づいて詳細に説明する。但し、本発明は以下の実施形態に限定されるものではなく、他の構成であってもよい。<液晶表示装置の構成>図1及び2は、本実施形態にかかる液晶表示装置10を示す。液晶表示装置10は、互いに対向して配置されたTFT基板20及び対向基板30を備えている。両基板20及び30は、それらの外周縁部に枠状に配置されたシール材40により接着されている。そして、両基板20及び30の間のシール材40に包囲された空間には、表示層として液晶層50が設けられている。液晶表示装置10は、シール材40の内側に形成されて複数の画素がマトリクス状に配置された表示領域Dを有し、それを囲む領域が額縁領域Fとなっている。TFT基板図3は、TFT基板20の平面図である。TFT基板20は、ガラス基板等からなる基板21上に、ゲート電極22a、下部電極22b、端子22cやゲート線22gb、トランスファパッド不図示等を含む第1メタル、SiO2やSiO2とSiNとの積層体等からなるゲート絶縁膜23、IGZO膜等からなる酸化物半導体膜24a~b、ソース電極25s、ドレイン電極25d、上部電極25bやソース線25sb等を含む第2メタル、SiO2、SiN、透明絶縁性樹脂等からなる層間絶縁膜26、ITOIndiumTinOxide膜等からなる画素電極29、及びポリイミド膜等からなる配向膜不図示が積層形成されている。図4は、図3のA-A線における断面図である。図4に示すように、ゲート電極22aはゲート絶縁膜23に覆われ、ゲート絶縁膜23上にはゲート電極22aに対向する位置にチャネル部24acが形成された酸化物半導体膜24aが配置され、酸化物半導体膜24a上にチャネル部24acを介して互いに離間してソース電極25s及びドレイン電極25dが設けられた構成となっており、これらが薄膜トランジスタTRを構成している。ゲート電極22aは第1メタルで形成され、例えば、アルミニウム膜、チタン膜、及び窒化チタン膜が下から順に積層された構成を有する。ソース電極25sやドレイン電極25dは第2メタルで形成され、第1導電膜、第1導電膜上の第2導電膜、及び第2導電膜上の第3導電膜が順に積層された構成を有する。つまり、ソース電極25sは第1導電膜25sp,第2導電膜25sq及び第3導電膜25srが順に積層された構成を、ドレイン電極25dは第1導電膜25dp,第2導電膜25dq及び第3導電膜25drが順に積層された構成を有する。第1導電膜25sp,25dpは、例えばチタンTi膜からなり、例えば厚さが50nmである。第2導電膜25sq,25dqは、アルミニウム膜からなり、例えば厚さが100nmである。第3導電膜25sr,25drは、例えば窒化モリブデンMoN膜等の高融点金属膜からなり、例えば厚さが150nmである。なお、第1導電膜25sp,25dpや、第3導電膜25sr,25drは、上記の金属膜に限られないが、第1導電膜25sp,25dpとしては、高融点金属膜であることが好ましい。第1導電膜25sp,25dpとしては、チタンTi膜の他、例えば、モリブデンMo膜,タンタルTa膜,タングステンW膜,クロムCr膜,ニッケルNi膜等の金属膜や、それらの金属の合金からなる金属膜等が挙げられる。層間絶縁膜26には第1コンタクトホール27aが設けられ、層間絶縁膜26表面からドレイン電極25dに達する。第1コンタクトホール27aの表面は画素電極29で被覆されており、画素電極29はドレイン電極25dと電気的に接続されている。画素電極29は、ドレイン電極25dのうち、第1導電膜25dpや第3導電膜25drの部分と接触するように設けられている。一方、画素電極29は、ドレイン電極25dのうち第2導電膜25dqの部分とは、非接触となっている。これは、第1導電膜25dpと第3導電膜25drとの間には、第1コンタクトホール27aの壁部において、第1コンタクトホール27aと連通するように空隙部28aが形成され、これにより、ドレイン電極25dの第2導電膜25dqと第1コンタクトホール27aとが離間するように配置されているからである。空隙部28aは、第1コンタクトホール27aの表面から50~200nm程度の深さの空隙となるように形成されている。第2導電膜25dqを構成するアルミニウム膜と画素電極29を構成するITO膜とは、両者が接触している場合には、アルミニウム膜が酸化されて表面が酸化アルミニウムで覆われると同時に、ITO膜が還元されてインジウムリッチとなる。このとき、アルミニウム膜の表面が酸化アルミニウムで覆われることにより導電性能が低下する問題があるが、画素電極29と第2導電膜25dqとが非接触となるように配置されているため、かかる問題は生じない。図5は、図3のB-B線における断面図である。図5に示すように、下部電極22bはゲート絶縁膜23に覆われ、ゲート絶縁膜23上には下部電極22bに対向する位置にエッチストッパ層24bが配置され、エッチストッパ層24b上には上部電極25bが設けられた構成となっており、これらが補助容量素子Csを構成している。下部電極22bは第1メタルで形成され、例えば、アルミニウム膜、チタン膜、及び窒化チタン膜が下から順に積層された構成を有する。なお、下部電極22bは、端子領域Tに設けられた補助容量端子TCsと接続されている。上部電極25bは第2メタルで形成され、第1導電膜25bp、第1導電膜25bp上の第2導電膜25bq、及び第2導電膜25bq上の第3導電膜25brが順に積層された構成を有する。第1導電膜25bpは、例えばチタンTi膜からなり、例えば厚さが50nmである。第2導電膜25bqは、例えばアルミニウム膜からなり、例えば厚さが100nmである。第3導電膜25brは、例えば窒化モリブデンMoN膜等の高融点金属膜からなり、例えば厚さが150nmである。なお、第1導電膜25bpや第3導電膜25brは、上記の金属膜に限られないが、第1導電膜25bpとしては、高融点金属膜であることが好ましい。第1導電膜25bpとしては、チタンTi膜の他、例えば、モリブデンMo膜,タンタルTa膜,タングステンW膜,クロムCr膜,ニッケルNi膜等の金属膜や、それらの金属の合金からなる金属膜等が挙げられる。層間絶縁膜26には第2コンタクトホール27bが設けられ、層間絶縁膜26表面から上部電極25bに達する。第2コンタクトホール27bの表面は画素電極29で被覆されており、画素電極29は上部電極25bと電気的に接続されている。画素電極29は、上部電極25bのうち、第1導電膜25bpや第3導電膜25brの部分と接触するように設けられている。一方、画素電極29は、上部電極25bのうち第2導電膜25bqの部分とは、非接触となっている。これは、第1導電膜25bpと第3導電膜25brとの間には、第2コンタクトホール27bの壁部において第2コンタクトホール27bと連通するように空隙部28bが形成され、これにより、上部電極25bの第2導電膜25bqと第2コンタクトホール27bとが離間するように配置されているからである。空隙部28bは、第2コンタクトホール27bの表面から50~200nmnm程度の深さの空隙となるように形成されている。図6は、図3のC-C線における断面図である。図6に示すように、端子22cはゲート絶縁膜23及び層間絶縁膜26に覆われている。端子22cは第1メタルで形成され、例えば、アルミニウム膜、チタン膜、及び窒化チタン膜が下から順に積層された構成を有する。ゲート絶縁膜23及び層間絶縁膜26には、層間絶縁膜26表面から端子22cに達するように第3コンタクトホール27cが設けられている。第3コンタクトホール27cの表面は画素電極29で被覆され、画素電極29は端子22cと電気的に接続され、ゲート端子部TGを構成している。なお、図6はゲート端子部TGにおける断面を示すが、ソース端子部TSにおいても同様の断面構造を有する。TFT基板20の額縁領域Fの一部は、TFT基板20が対向基板30よりも突出して形成され、実装部品などの外部接続端子不図示を取り付けるための端子領域Tとなっている。額縁領域Fには、対向基板30の共通電極に共通電位を与えるためのトランスファパッド不図示が形成され、各トランスファパッドは、端子領域Tに配されたトランスファバスライン不図示に接続されている。TFT基板20の液晶層50とは反対側の表面には偏光板不図示が設けられている。対向基板対向基板30は、図示しないが、表示領域Dにおいて、基板本体表面に、赤色着色層、緑色着色層、及び青色着色層の各着色層が画素毎に配されている。そして、各着色層22R,G,Bの上層には、例えば厚さ100nm程度のITO等からなる共通電極が設けられ、さらに、共通電極を覆うように配向膜が形成されている。なお、各着色層が赤色、緑色及び青色の3種類の着色層で構成されるとしたが、これに限られず、例えば、赤色、緑色、青色及び黄色の4種類の着色層で構成されていてもよい。なお、対向基板30の液晶層50とは反対側の表面には偏光板不図示が設けられている。シール材TFT基板20と対向基板30の間の外周縁部には、額縁領域Fに沿って環状に延びるようにシール材40が配置されている。そして、シール材40がTFT基板20と対向基板30とを互いに接着している。シール材40は、流動性を有する熱硬化性樹脂や紫外線硬化樹脂等例えば、アクリル系樹脂やエポキシ系樹脂の接着剤を主成分とするシール材原料が、加熱や紫外線の照射により硬化されたものである。シール材40には、例えば導電性ビーズが混入されており、共通電極とトランスファパッドとを電気的に接続させるための媒体として機能する。液晶層液晶層50は、電気光学特性を有するネマチック液晶材料などにより構成されている。上記構成の液晶表示装置10は、各画素電極毎に1つの画素が構成されており、各画素において、ゲート線からゲート信号が送られて薄膜トランジスタTRがオン状態になったときに、ソース線からソース信号が送られてソース電極及びドレイン電極を介して、画素電極に所定の電荷を書き込まれ、画素電極と対向基板30の共通電極との間で電位差が生じることになり、液晶層50からなる液晶容量に所定の電圧が印加されるように構成されている。そして、液晶表示装置10では、その印加電圧の大きさに応じて液晶分子の配向状態が変わることを利用して、外部から入射する光の透過率を調整することにより、画像が表示される。なお、上記では、TFT基板20のソース電極25sやドレイン電極25d、上部電極25b等を構成する第2メタルが、第1導電膜25sp,25dp,25bp、第2導電膜25sq,25dq,25bq及び第3導電膜25sr,25dr,25brが順に積層された構成を有するとして説明したが、第3導電膜25sr,25dr,25brを備えない構成つまり、第1導電膜25sp,25dp,25bp、及び、第2導電膜25sq,25dq,25bqの2層が積層された構成であっても構わない。<TFT基板の製造方法>以下、本実施形態のTFT基板20を製造する方法について説明する。本実施形態のTFT基板20の製造方法は、薄膜トランジスタ形成工程、層間絶縁膜形成工程、第1エッチング工程、第2エッチング工程、及び画素電極形成工程を備えている。薄膜トランジスタ形成工程まず、基板21上に第1メタルを設け、図7a~cに示すように、ゲート電極22a、下部電極22b、端子22c、ゲート線22gb図3参照、トランスファパッド不図示等を形成する。具体的には、アルミニウム膜、チタン膜、及び窒化チタン膜を例えばスパッタ法を用いて連続して積層形成した後、フォトリソグラフィ法を用いてゲート電極22a、下部電極22b、端子22c等となる部分にレジストパターンを残存させる。そして、例えば、塩素系のガスを用いたドライエッチング法RIE法を用いてアルミニウム膜、チタン膜、及び窒化チタン膜の導電膜の積層体をエッチングした後、レジスト剥離液にてレジストを剥離する。次に、図8a~cに示すように、ゲート絶縁膜23として、例えばCVD法を用いてSiO2膜を形成する。次いで、図9a~cに示すように、酸化物半導体膜24a及びエッチストッパ層24bを形成する。具体的には、例えばスパッタ法等を用いて、IGZO膜等の酸化物半導体膜を形成した後、フォトリソグラフィ法を用いて、酸化物半導体膜24a及びエッチストッパ層24bとなる部分にレジストパターンを残存させる。そして、例えば、エッチング液としてシュウ酸液を用いたウェットエッチング法によりIGZO膜をエッチングした後、レジスト剥離液にてレジストを剥離する。続いて、図10a~cに示すように、ソース電極25s、ドレイン電極25d、及び上部電極25bを形成する。具体的には、第1導電膜25sp、25dp、25bpとなるチタン膜厚さ50nm程度、第2導電膜25sq、25dq、25bqとなるアルミニウム膜厚さ150nm程度、及び、第3導電膜25sr、25dr、25brとなる窒化モリブデン膜厚さ100nm程度を例えばスパッタ法を用いて連続して積層形成した後、フォトリソグラフィ法を用いてソース電極25s、ドレイン電極25d、及び上部電極25bとなる部分にレジストパターンを残存させる。そして、例えば、エッチング液として燐酸/酢酸/硝酸の混酸液を用いたウェットエッチングにより第2導電膜及び第3導電膜をエッチングし、さらに、塩素系のガスを用いたドライエッチングRIE法を用いて第1導電膜であるチタン膜をエッチングした後、レジスト剥離液にてレジストを剥離する。層間絶縁膜形成工程次に、図11a~cに示すように、層間絶縁膜26として、例えばCVD法を用いてSiO2膜を形成する。第1エッチング工程次いで、層間絶縁膜26をドライエッチングすることにより、図12a~cに示すように、第1コンタクトホール27a,第2コンタクトホール27b,第3コンタクトホール27cを形成する。具体的には、まず、層間絶縁膜26上に感光性のレジストを塗布した後、フォトリソグラフィ法を用いて、第1~3コンタクトホール27a~cとなる部分以外の部分にレジストを残存させる。そして、例えば、六フッ化硫黄SF6、四フッ化炭素CF4やトリフルオロメタンCHF3等のフッ素系のガスを用いたドライエッチング法RIE法を用いて層間絶縁膜26をエッチングすることにより、第1~3コンタクトホール27a~cが形成される。このとき、薄膜トランジスタTRの部分においては、図12aに示すように、層間絶縁膜26と同時に、ドレイン電極25dの最上層を構成する第3導電膜25drもエッチングされる。また、第1コンタクトホール27aは、ドレイン電極25dと酸化物半導体膜24aとの境界を含む領域に設けられる。つまり、ドレイン電極25dと酸化物半導体膜24aの両方が第1コンタクトホール27aの表面に露出することとなる。このとき、第1コンタクトホール27aとなる領域のうちドレイン電極25dが存在しない部分には酸化物半導体膜25aが設けられているので、酸化物半導体膜24aがエッチングストッパとして機能する。また、このとき、薄膜トランジスタTRの部分と同様に、補助容量素子Csの部分においては、図12bに示すように、層間絶縁膜26と同時に、上部電極25bの最上層を構成する第3導電膜25brもエッチングされる。また、第2コンタクトホール27bは、上部電極25bとエッチストッパ層24bとの境界を含む領域に設けられるつまり、上部電極25bとエッチストッパ層24bの両方が第2コンタクトホール27bの表面に露出することとなる。このとき、第2コンタクトホール27bとなる領域のうち上部電極25bが存在しない部分には上部電極25bが設けられているので、エッチストッパ層24bがエッチングストッパとして機能する。エッチングにより層間絶縁膜26及び第3導電膜25dr、25brが除去されて第1、第2コンタクトホール27a,bが形成されることにより、第1、第2コンタクトホール27a,bのそれぞれの表面には第2導電膜25dq、25bqが露出するが、第2導電膜25dq、25bqの露出した表面のそれぞれには、フッ素系のガスによりアルミニウムがフッ化され、表面にフッ化アルミニウムの高抵抗被膜が形成される。エッチングに続いて、酸素アッシングによりレジストを剥離する。このとき、図12a及びbに示す、第1、第2コンタクトホール27a,bのそれぞれの表面に露出した第2導電膜25dq、25bqのそれぞれは、フッ化アルミニウムとなっているが、酸素アッシングされることにより酸化されて、フッ素を含んだ酸化アルミニウム膜、つまり、不動態皮膜が形成される。なお、図12cに示すように、ゲート端子部TGにおいては第3コンタクトホール27cが形成されるが、エッチング時には、層間絶縁膜26及びゲート絶縁膜23が共に除去され、端子22cがエッチストッパとして機能する。第2エッチング工程第1エッチング工程に続いて、図13a及びbに示すように、ウェットエッチングを行う。このとき、エッチング液としては、例えば、アルミニウムの酸化物半導体に対する選択比が高いものを使用する。これにより、第1コンタクトホール27aや第2コンタクトホール27bの表面に露出した構成のうち、アルミニウム膜からなる第2導電膜25dq、25bqだけを選択的にエッチングすることが可能となる。これにより、空隙部28a,28bが形成される。アルミニウムの酸化物半導体に対する選択比としては、5以上であることが好ましい。かかるエッチング液としては、例えば、アルミニウムの酸化物半導体に対する選択比が20以上のアンモニア水等が挙げられる。このとき、第2導電膜25dq、25bqの表面がエッチングされるので、表面に形成されていた高抵抗被膜や不動態皮膜は除去される。そのため、第2導電膜25dq、25bqの一部が高抵抗被膜や不動態皮膜であることにより導電性能が劣化する虞がなくなる。なお、エッチング液として例えばアンモニア水等のチタン等をエッチングしにくいものを使用するので、ゲート端子部TGにおいては、図13cに示すように、端子22c等が第2エッチング工程のウェットエッチングにより損傷を受ける虞がない。画素電極形成工程最後に、図14a~cに示すように、画素電極29を形成する。具体的には、まず、例えばスパッタ法等を用いてITO膜を形成した後、フォトリソグラフィ法を用いて画素電極29となる部分にレジストパターンを残存させる。そして、例えばエッチング液としてシュウ酸液を用いてITO膜をエッチングし、レジスト剥離液にてレジストを剥離することにより画素電極が形成される。このとき、薄膜トランジスタTRにおいては、図14aに示すように、画素電極29は、ドレイン電極25dの第1導電膜25dp及び第3導電膜25drと接触するように設けられる。ここでは、空隙部28aが存在するので、画素電極29と第3導電膜25dqとは非接触となっている。また、補助容量素子Csにおいては、図14bに示すように、画素電極29は、上部電極25bの第1導電膜25bp及び第3導電膜25brと接触するように設けられる。ここでは、空隙部28bが存在するので、画素電極29と第3導電膜25bqとは非接触となっている。ゲート端子部TGにおいては、図14cに示すように、画素電極29は、端子22cと電気的に接続されるように設けられる。以上のようにして、TFT基板20が作製される。上記のTFT基板20の製造方法によれば、第1エッチング工程において第1コンタクトホール27a、第2コンタクトホール27bを形成した後、第2エッチング工程において、第2導電膜25dq、25bqのそれぞれが第1コンタクトホール27a及び第2コンタクトホール27bと離間するように、第1コンタクトホール27a及び第2コンタクトホール27bの壁部において第1導電膜25dp、25bpと第3導電膜25dr、25brとの間に空隙部28a、28bを形成するので、第1エッチング工程で形成された高抵抗被膜や不動態皮膜が第2エッチング工程で除去される。そして、薄膜トランジスタTRの部分においては、画素電極形成工程において形成された画素電極29は、ドレイン電極25dとは、第2導電膜25dq以外の第1導電膜25dpや第3導電膜25drの部分において接触することにより、画素電極29とドレイン電極25dとが電気的に接続される。従って、ドレイン電極25dの表面に高抵抗被膜や不動態皮膜が存在することによる画素電極29とドレイン電極25dとのコンタクト不良が生じることなく、画素電極29とドレイン電極25dとの良好なコンタクトが得られる。また、補助容量素子Csの部分においては、画素電極形成工程において形成された画素電極29は、上部電極25bとは、第2導電膜25bq以外の第1導電膜25bpや第3導電膜25brの部分において接触することにより、画素電極29と上部電極25bが電気的に接続される。従って、上部電極25bの表面に高抵抗被膜や不動態皮膜が存在することによる画素電極29と上部電極25bとのコンタクト不良が生じることなく、画素電極29と上部電極25bとの良好なコンタクトが得られる。上記の方法で作成したTFT基板20と、各画素毎にカラーフィルタが形成された対向基板30と、を、対向配置させてシール材40により貼り合わせ、両基板間に液晶材料を充填させて液晶層50とすることにより、液晶表示装置10を得ることができる。なお、上記では、第1エッチング工程において、レジストの除去を酸素アッシングにより行うとして説明したが、特にこれに限られず、例えば、レジスト剥離液等を用いてレジストを除去してもよい。レジストの除去をレジスト剥離液を用いて行う場合には、アルミニウム膜が酸化されて第2導電膜25dq、25bpの表面が酸化アルミニウム膜、つまり不動態皮膜で被覆されることはないが、エッチング工程により第2導電膜25dq、25bpの表面がフッ化アルミニウムの高抵抗被膜で覆われているので、第2導電膜25dq、25bpと画素電極29とが接触してもコンタクト不良となる問題がある。しかしながら、本実施形態の構成の薄膜トランジスタ基板によれば、第1エッチング工程において第1コンタクトホール27a、第2コンタクトホール27bを形成した後、第2エッチング工程において、第2導電膜25dq、25bqのそれぞれが第1コンタクトホール27a及び第2コンタクトホール27bと離間するように、第1コンタクトホール27a及び第2コンタクトホール27bの壁部において第1導電膜25dp、25bpと第3導電膜25dr、25brとの間に空隙部28a、28bを形成するので、第1エッチング工程で形成された高抵抗被膜が第2エッチング工程で除去される。従って、ドレイン電極25dの表面に高抵抗被膜が存在することによる画素電極29とドレイン電極25dや上部電極25bとのコンタクト不良が生じることなく、良好なコンタクトが得られる。"