入射光量に応じた電荷を発生して内部に蓄積する光電変換部と、前記光電変換部で発生した前記電荷の転送先であり、前記電荷を保持する電荷保持部と、前記光電変換部から前記電荷保持部へ前記電荷を転送させるための第1転送ゲートと、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御可能な第1転送経路と、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御されない第2転送経路とを備え、空乏状態において、前記第1転送経路の電位が、前記第2転送経路より低い電位で、かつ、前記光電変換部及び前記電荷保持部からみた前記第1転送経路及び前記第2転送経路以外の障壁より高い電位である固体撮像装置。前記光電変換部の一部は、前記電荷保持部の少なくとも一部と平面的に重なるように、前記電荷保持部の下側に形成され、前記第2転送経路は、前記光電変換部と前記電荷保持部との重複部分に形成されている請求項1に記載の固体撮像装置。前記光電変換部は、開口中心に対して対称となるように形成されている請求項1に記載の固体撮像装置。前記電荷保持部は、前記光電変換部から転送された前記電荷を電圧に変換する機能も有し、前記第1転送ゲートにより前記電荷を転送させる制御が行われた場合、前記光電変換部で蓄積された前記電荷の全てが、前記第1転送経路から前記電荷保持部に転送される請求項1に記載の固体撮像装置。前記電荷保持部から転送された前記電荷を電圧に変換する電荷電圧変換部と、前記電荷保持部で保持された前記電荷の全てを前記電荷電圧変換部に転送させるための第2転送ゲートとをさらに備え、前記第1転送ゲートにより前記電荷を転送させる制御が行われた場合、前記光電変換部で蓄積された前記電荷の全てが、前記第1転送経路から前記電荷保持部に転送される請求項1に記載の固体撮像装置。光電変換部から電荷保持部へ電荷を転送させるための第1転送ゲートと、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御可能な第1転送経路と、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御されない第2転送経路とを備える固体撮像装置の前記第1転送経路と第2転送経路を、空乏状態において、前記第1転送経路の電位が、前記第2転送経路より低い電位で、かつ、前記光電変換部及び前記電荷保持部からみた前記第1転送経路及び前記第2転送経路以外の障壁より高い電位となるように製造する工程を含む固体撮像装置の製造方法。入射光量に応じた電荷を発生して内部に蓄積する光電変換部と、前記光電変換部で発生した前記電荷の転送先であり、前記電荷を保持する電荷保持部と、前記光電変換部から前記電荷保持部へ前記電荷を転送させるための第1転送ゲートと、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御可能な第1転送経路と、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御されない第2転送経路とを備え、空乏状態において、前記第1転送経路の電位が、前記第2転送経路より低い電位で、かつ、前記光電変換部及び前記電荷保持部からみた前記第1転送経路及び前記第2転送経路以外の障壁より高い電位である固体撮像装置を駆動するに当たって、前記光電変換部で第1の電荷量以上の電荷が蓄積されたとき、前記第1転送経路により前記光電変換部の電荷を前記電荷保持部に転送し、前記光電変換部と前記電荷保持部で保持される電荷量が前記第1の電荷量より大きい第2の電荷量以上となったとき、前記光電変換部の電荷を前記電荷保持部に転送する経路を、前記第1転送経路から前記第2転送経路に変更する固体撮像装置の駆動方法。入射光量に応じた電荷を発生して内部に蓄積する光電変換部と、前記光電変換部で発生した前記電荷の転送先であり、前記電荷を保持する電荷保持部と、前記光電変換部から前記電荷保持部へ前記電荷を転送させるための第1転送ゲートと、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御可能な第1転送経路と、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御されない第2転送経路とを有し、空乏状態において、前記第1転送経路の電位が、前記第2転送経路より低い電位で、かつ、前記光電変換部及び前記電荷保持部からみた前記第1転送経路及び前記第2転送経路以外の障壁より高い電位である固体撮像装置を備える電子機器。しかしながら、上述したようなフォトダイオードとメモリ部とがオーバーフローパスで一体化した画素構造において、固体撮像装置が有する各画素オーバーフローパスのポテンシャルバリアにバラツキがあると、撮像画像の画質が低下してしまう。従って、固体撮像装置が有する各画素オーバーフローパスのポテンシャルバリアのバラツキの影響を抑制し、撮像画像の画質を向上させることが求められている。本技術は、このような状況に鑑みてなされたものであり、高画質な画像を取得することができるようにするものである。本技術の第1の側面の固体撮像装置は、入射光量に応じた電荷を発生して内部に蓄積する光電変換部と、前記光電変換部で発生した前記電荷の転送先であり、前記電荷を保持する電荷保持部と、前記光電変換部から前記電荷保持部へ前記電荷を転送させるための第1転送ゲートと、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御可能な第1転送経路と、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御されない第2転送経路とを備え、空乏状態において、前記第1転送経路の電位が、前記第2転送経路より低い電位で、かつ、前記光電変換部及び前記電荷保持部からみた前記第1転送経路及び前記第2転送経路以外の障壁より高い電位である。本技術の第2の側面の固体撮像装置の製造方法は、光電変換部から電荷保持部へ電荷を転送させるための第1転送ゲートと、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御可能な第1転送経路と、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御されない第2転送経路とを備える固体撮像装置の前記第1転送経路と第2転送経路を、空乏状態において、前記第1転送経路の電位が、前記第2転送経路より低い電位で、かつ、前記光電変換部及び前記電荷保持部からみた前記第1転送経路及び前記第2転送経路以外の障壁より高い電位となるように製造する工程を含む。本技術の第3の側面の固体撮像装置の駆動方法は、入射光量に応じた電荷を発生して内部に蓄積する光電変換部と、前記光電変換部で発生した前記電荷の転送先であり、前記電荷を保持する電荷保持部と、前記光電変換部から前記電荷保持部へ前記電荷を転送させるための第1転送ゲートと、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御可能な第1転送経路と、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御されない第2転送経路とを備え、空乏状態において、前記第1転送経路の電位が、前記第2転送経路より低い電位で、かつ、前記光電変換部及び前記電荷保持部からみた前記第1転送経路及び前記第2転送経路以外の障壁より高い電位である固体撮像装置を駆動するに当たって、前記光電変換部で第1の電荷量以上の電荷が蓄積されたとき、前記第1転送経路により前記光電変換部の電荷を前記電荷保持部に転送し、前記光電変換部と前記電荷保持部で保持される電荷量が前記第1の電荷量より大きい第2の電荷量以上となったとき、前記光電変換部の電荷を前記電荷保持部に転送する経路を、前記第1転送経路から前記第2転送経路に変更する。本技術の第4の側面の電子機器は、入射光量に応じた電荷を発生して内部に蓄積する光電変換部と、前記光電変換部で発生した前記電荷の転送先であり、前記電荷を保持する電荷保持部と、前記光電変換部から前記電荷保持部へ前記電荷を転送させるための第1転送ゲートと、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御可能な第1転送経路と、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御されない第2転送経路とを有し、空乏状態において、前記第1転送経路の電位が、前記第2転送経路より低い電位で、かつ、前記光電変換部及び前記電荷保持部からみた前記第1転送経路及び前記第2転送経路以外の障壁より高い電位である固体撮像装置を備える。本技術の第1乃至第4の側面においては、空乏状態において、第1転送経路の電位が、第2転送経路より低い電位で、かつ、光電変換部及び電荷保持部からみた第1転送経路及び第2転送経路以外の障壁より高い電位とされる。本技術の第1、第3、及び第4の側面によれば、高画質な画像を取得することができる。また、本技術の第2の側面によれば、高画質な画像を取得する固体撮像装置を製造することができる。以下、本技術を実施するための形態以下、実施の形態というについて説明する。なお、説明は以下の順序で行う。1.第1の実施の形態:固体撮像装置1-1固体撮像装置の構成例1-2従来の単位画素の構造1-3解決すべき問題1-4本実施の形態の単位画素2.第2の実施の形態:電子機器<1.第1の実施の形態:固体撮像装置><1-1固体撮像装置の構成例>[固体撮像装置のブロック図]図1は、本技術が適用される固体撮像装置としてのCMOSイメージセンサの構成例を示すブロック図である。CMOSイメージセンサ100は、画素アレイ部111、垂直駆動部112、カラム処理部113、水平駆動部114、およびシステム制御部115を含んで構成される。画素アレイ部111、垂直駆動部112、カラム処理部113、水平駆動部114、およびシステム制御部115は、図示せぬ半導体基板チップ上に形成されている。画素アレイ部111には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子光電変換部を有する単位画素例えば、図9の単位画素120が行列状に2次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に電荷と記述し、単位画素を、単に画素と記述する場合もある。画素アレイ部111にはさらに、行列状の画素配列に対して行ごとに画素駆動線116が図の左右方向画素行の画素の配列方向に沿って形成され、列ごとに垂直信号線117が図の上下方向画素列の画素の配列方向に沿って形成されている。画素駆動線116の一端は、垂直駆動部112の各行に対応した出力端に接続されている。CMOSイメージセンサ100はさらに、信号処理部118およびデータ格納部119を備えている。信号処理部118およびデータ格納部119は、ソフトウェアによる処理で実現してもよいし、CMOSイメージセンサ100とは別の基板に設けられる外部信号処理部、例えばDSPに設けてもよい。垂直駆動部112は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部111の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部112は、その具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の2つの走査系を有する構成となっている。読出し走査系は、単位画素から信号を読み出すために、画素アレイ部111の単位画素を行単位で順に選択走査する。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換素子から不要な電荷が掃き出されるリセットされる。そして、掃出し走査系による不要電荷の掃き出しリセットにより、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する光電荷の蓄積を開始する動作のことを言う。読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間露光時間となる。垂直駆動部112によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線117の各々を通してカラム処理部113に供給される。カラム処理部113は、画素アレイ部111の画素列ごとに、選択行の各単位画素から垂直信号線117を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。具体的には、カラム処理部113は、信号処理として少なくとも、ノイズ除去処理、例えばCDSで得られ、254ermsとなる。kはボルツマン係数138×1023、Tは温度で300、Cは一般的なFD部25の容量として例えば4fFとする。光ショットノイズとkTCノイズの合計は、1032ermsであり、SN比は3973dBとなり僅かな差となる。一方で、入射光が暗く信号電荷が少ない場合は、全ての電荷がメモリ部23に保持され、リセット信号との差分演算によりkTCノイズを除去することが可能である。また、露光期間中の蓄積にフォトダイオード21とメモリ部23の両方を用いることから明らかなように、蓄積可能な最大電荷量はメモリ部23を搭載しない画素構造と同等となる。これにより、図2の単位画素20では、kTCノイズによる顕著な画質劣化を解決し、さらに蓄積可能な最大電荷量を減少させることなく、全画素同時のグローバル露光動作を可能とする。[出力画像が破綻しないための前提条件]ここで、図2の単位画素20において、出力画像を破綻させないための前提条件について説明する。入射光の強さに応じて蓄積された信号電荷をQsigとし、第2転送ゲート24でFD部25へ転送された電荷をQhとし、第1転送ゲート22でメモリ部23へ転送された電荷をQlとすると、信号電荷Qsig電荷Qh電荷Qlとなる。ここで、図5を参照して説明したように、入射光が暗く、蓄積電荷がフォトダイオード21とメモリ部23の間のポテンシャルバリアφTRXを超えない場合は、Qh0ということになる。さらに、ポテンシャルバリアφTRXによって決まる電荷Qlの最大値をQpとすると、入射光が明るく、Qsig>Qpとなる蓄積電荷が得られた場合に、QhQsigQpで得られる電荷Qhが第2転送ゲート24でFD部25へ転送され、保持されることになる。このとき、ポテンシャルバリアφTRXがばらつき、φTRXΔφTRXの画素が存在したとする。ポテンシャルバリアの差ΔφTRXによる電荷Qpの変動量をΔQpとすると、蓄積電荷QsigがQpΔQpを超える場合に、メモリ部23での蓄積が開始されて、電荷Qhは、電荷Qh0となってFD部25で保持されることになる。すなわち、信号電荷Qsig≦電荷Qp変動量ΔQpにおいては、電荷Ql信号電荷Qsigであり、かつ、電荷Qh0であり、両方の出力を加算することで、電荷Qh電荷Ql信号電荷Qsigとなり、正確な信号が取得できる。一方、信号電荷Qsig>電荷Qp変動量ΔQpの場合においても、電荷Qhおよび電荷Qlは、電荷Qh信号電荷Qsigであり、かつ、電荷Ql電荷Qp変動量ΔQpとして読み出され、両方の出力を加算することで、同じく電荷Qh電荷Ql信号電荷Qsigとなり、正確な信号が取得できる。特に、電荷Qlの出力が電荷Qpよりも十分小さい場合は、電荷Qhを加算しないことによって、ノイズの重畳を回避することが可能である。このように、第2転送ゲート24で電荷Qhが転送された後のフォトダイオード21に蓄積されている電荷Qlが、第1転送ゲート22でメモリ部23へ転送された後、メモリ部23で保持可能な電荷量であれば、ポテンシャルバリアφTRXのばらつきが出力画像を破綻させることはない。ここで、破綻のない出力画像を得るには、メモリ部23で保持可能な最大電荷をQmとした場合、最大電荷Qm≧電荷Qpであることが条件となる。ポテンシャルバリアφTRXに対して、最大電荷Qm≧電荷Qpの関係とするには、メモリ部23の面積を拡大し、フォトダイオード21の面積を縮小すれば容易である。しかし、実際にはフォトダイオード21の面積を大きくすることで開口面積が増大し、感度が有利であったり、電荷Qpを大きくすることでkTCノイズが重畳しない低ノイズな信号範囲を拡大できるなど、最大電荷Qm≧電荷Qpの関係を維持しながら電荷Qpを最大化することが高画質化にとって重要となる。特に、信号電荷Qsig≦電荷Qpの場合において、ノイズが重畳しないよう電荷Qhを電荷Qlに加算せずに出力することが好ましいが、電荷Qh≠0の場合は加算が必要であるため、電荷Qpの最小値を閾値として、加算するか否かを判定する必要がある。すなわち、ポテンシャルバリアφTRXが大きくばらつくことで、電荷Qp変動量ΔQpとなる画素が最小値として存在した場合、電荷Qhのノイズが重畳しない低ノイズな信号領域が狭くなってしまう問題がある。また、電荷Qm≧電荷Qpを満たす必要があるため、電荷Qp変動量ΔQpとなる画素が最大値として存在した場合、電荷Qmを大きくする必要があり、メモリ部23の拡大とフォトダイオード21の縮小を伴い、電荷Qpが減少してしまう問題がある。従って、ポテンシャルバリアφTRXのばらつきを低減することが、フォトダイオード21の面積の最大化による感度向上や、低ノイズ信号範囲の最大化による出力画像の高画質化に必要である。<1-3解決すべき問題>しかしながら、図2の単位画素20のように、フォトダイオード21とメモリ部23との間にある第1転送ゲート22の転送経路によってポテンシャルバリアφTRXを形成する場合、以下の理由から、ポテンシャルバリアφTRXのばらつき低減に限界がある。図7Aに示される、ポテンシャルバリアφTRXを形成する不純物拡散領域OFB39の間隔L以下、適宜、L長と称するは、フォトダイオード21の蓄積電荷Qpや、メモリ部23の最大電荷量Qmを最大化するため、できるだけ狭く設計されることが好ましい。しかしながら、図7Bに示すように、不純物拡散領域39のL長を狭く設計することで、イオン注入時に設けられるレジストマスク160によるレジスト幅のばらつきΔdが、ポテンシャルバリアφTRXのバラツキΔφTRXに大きく影響を与える。すなわち、フォトダイオード21およびメモリ部23の面積を確保するため、不純物拡散領域39のL長を狭く設計すると、レジスト幅のばらつきΔdの変動で、不純物拡散領域39の不純物濃度が大きく変動し、ポテンシャルバリアφTRXのバラツキΔφTRXも大きく変動する原因となる。これに対し、図7Cに示すように、不純物拡散領域39のL長を広く設計すると、ポテンシャルバリアφTRXのバラツキΔφTRXを抑制することはできるが、フォトダイオード21およびメモリ部23の面積が大きく減少してしまう。従って、フォトダイオード21の蓄積電荷Qpや、メモリ部23の最大電荷量Qmの最大化という観点から、中間転送経路オーバーフローパス30と完全転送経路が第1転送ゲート22で兼用される構造では、転送経路長L長を拡大することは困難である。また、電荷蓄積前に空乏状態となるよう設計されたオーバーフローパス30を形成する不純物拡散領域OFB39は、フォトダイオード21の電荷蓄積によって変調される。例えば、図8に示されるように、フォトダイオード21とポテンシャルバリアφTRX間の容量をC1とし、フォトダイオード21のそれ以外の容量をCgとし、メモリ部23とポテンシャルバリアφTRX間の容量をC2とすると、電荷が蓄積される容量Cpは、CpCgC1C2/で表される。この場合、フォトダイオード21にΔQsigの電荷が蓄積されると、ΔφpΔQsig/Cpだけフォトダイオード21のポテンシャルφpが変動する。このとき、ポテンシャルバリアφTRXは、ΔφTRXΔφpだけ変調する。即ち、ΔφTRXは、フォトダイオード21の電荷蓄積によるフォトダイオードポテンシャル変動によるポテンシャルバリアφTRXの変調であることを表す。フォトダイオード21の電荷蓄積によるバリア変調に起因するポテンシャルバリアφTRXのバラツキΔφTRXも低減することが、より好ましい。しかし、完全転送経路の転送効率を高めるには、フォトダイオード21のポテンシャル最深部と完全転送経路を近づける必要がある。従って、図2の単位画素20は、フォトダイオード21とポテンシャルバリアφTRX間の容量C1の低減によるポテンシャルバリアφTRXの変調量ΔφTRXの低減効果を得ることが困難な構造といえる。このように、図2の単位画素20では、フォトダイオード21の電荷蓄積によるポテンシャルバリアφTRXの変調量ΔφTRXを低減することが難しい。このため、最大電荷Qm≧電荷Qpを満たす上での電荷Qpの最大値として考慮すべき、電荷Qp変動量ΔQpのうちの変動量ΔQpが大きくなってしまい、結果として、最大電荷Qmを余計に大きくすることが必要になる。<1-4本実施の形態の単位画素>[単位画素120の構造]そこで、図2の単位画素20におけるばらつき低減の限界を改善するため、即ち、ポテンシャルバリアφTRXのばらつきの低減と、ポテンシャルバリアφTRXの変調量ΔφTRXの低減を図るため、本実施の形態のCMOSイメージセンサ100では、図9に示す中間転送経路ロバスト化構造が採用される。即ち、図9は、CMOSイメージセンサ100で採用されている単位画素120の構造を示している。図9Aは、図9Bに示されている矢印Z-Z’に沿った単位画素120の断面図であり、図9Bは、単位画素120の構成を示す平面図である。単位画素120では、フォトダイオード21のN型埋め込み層134が、メモリ部23の下側基板の深い側に延伸するように形成されている。換言すれば、N型埋め込み層134は、図9Aに示す断面においてL字形状に形成されている。メモリ部23側に延長されたフォトダイオード21のN型埋め込み層134の領域は、図9Bに示されるように、メモリ部23のゲート電極22Aとほぼ重なっている。そして、単位画素120では、メモリ部23の埋め込みチャネル35の下面と、メモリ部23の下側に延びたN型埋め込み層134の上面との境界部分に、不純物拡散領域142が形成されることにより、中間転送経路140が設けられている。従って、中間転送経路140は、第1転送ゲート22によっては制御変調されない。このように、埋め込みチャネル35の下面とN型埋め込み層134の上面との境界部分に不純物拡散領域142を形成することで、例えば、埋め込みチャネル35とN型埋め込み層134との側面どうしの境界部分に不純物拡散領域142を形成する場合よりも、不純物拡散領域142への入射光の漏れ込みを抑制することができる。また、中間転送経路140は、深さ方向の不純物分布のみで形成されるため、線幅やマスクの重合によるバラツキが軽減されるため、ポテンシャルバリアφTRXのばらつきを低減することができる。換言すれば、中間転送経路140を形成する不純物拡散領域142の不純物濃度によって、フォトダイオード21の蓄積電荷がメモリ部23へ流れ出す所定電荷量を決めるポテンシャルバリアφTRXを安定して形成することができる。以上のように、単位画素120では、マスクの合わせずれやレジスト幅のばらつき、高濃度の不純物拡散領域からの不純物拡散、第1転送ゲート22の電極の位置や電位、フォトダイオード21の蓄積電荷量に起因する、ポテンシャルバリアφTRXの変動を低減することができる。一方、完全転送経路150は、図2の単位画素20と同様に、表面側に形成されている。従って、第1転送ゲート22に転送パルスTRXが印加されることで、完全転送経路150を介した完全転送が行われる。中間転送経路140と完全転送経路150を分離し、不純物拡散領域142の不純物濃度によって安定したポテンシャルバリアφTRXを形成できることで、完全転送の転送効率を損なうことなく、フォトダイオード21の面積の最大化による感度向上や、低ノイズ信号範囲の最大化による出力画像の高画質化を達成することができる。なお、不純物拡散領域142は、図9Bに示すように、平面的に見てメモリ部23の中央付近に配置する他、図示されている配置よりもフォトダイオード21から離れた位置に配置したり、フォトダイオード21のポテンシャル最深部から離れるように配置してもよい。このようにフォトダイオード21から離れた位置に、中間転送経路140となる不純物拡散領域142を配置することで、入射光の漏れ込みをより低減させることができる。[単位画素120の設計上の注意点]ただし、図9に示した中間転送経路ロバスト化構造の単位画素120においては、次の点に注意をする必要がある。図10及び図11を参照して、中間転送経路ロバスト化構造の単位画素120で起こり得る問題について説明する。図10は、図2に示した単位画素20の中間転送経路としてのオーバーフローパス30を、単純に、メモリ部23の下側深さ方向に配置変更した場合の、中間転送経路と完全転送経路のポテンシャル図を示している。図10Aは、図9AのX-X’断面の完全転送経路のポテンシャル図を示し、図10Bは、図9AのY-Y’断面の中間転送経路のポテンシャル図を示している。図10Aの完全転送経路では、第1転送ゲート22がONのときにフォトダイオード21を完全空乏化することが可能であればよい。従って、図2に示した単位画素20のオーバーフローパス30は不要となるので、フォトダイオード21とメモリ部23との間の障壁がオーバーフローパス30を設けたときより高く形成される。一方、図10Bの中間転送経路のポテンシャルバリアφTRXは、図2に示した単位画素20のオーバーフローパス30に対応するものであるので、第1転送ゲート22がOFFのときの完全転送経路よりも低く形成される。しかし、中間転送経路は、第1転送ゲート22によっては制御されないため、第1転送ゲート22がONのときでもポテンシャルバリアφTRXは変わらない。また、フォトダイオード21のポテンシャル最深部は、完全転送の転送効率を高めるべく、完全転送経路に近い部分に形成するため、必然的に、中間転送経路との距離は遠くなる。これにより、フォトダイオード21の蓄積電荷量に依存したポテンシャルバリアφTRXの変調量ΔφTRXを低減することができる。以上のように、中間転送経路ロバスト化構造により、フォトダイオード21の電荷蓄積によるポテンシャルバリアφTRXの変調量ΔφTRXは、フォトダイオード21のポテンシャル最深部と中間転送経路の距離が遠くなるため、低減することができる。しかしながら、反対に、中間転送経路がメモリ部23のポテンシャル最深部と近くなってしまうため、メモリ部23の電荷蓄積に対するポテンシャルバリアφTRXの変調量ΔTRXが、相対的に大きくなってしまうことが起こり得る。この場合、第2転送ゲート24でFD部25へ転送される電荷Qhが、画素面積で期待される量に比べて小さくなってしまう。図11を参照して、より詳細に説明する。図11Aは、フォトダイオード21及びメモリ部23のいずれにも電荷が蓄積されていない空乏状態を示しており、図10に示した状態と同じである。フォトダイオード21にもメモリ部23にも電荷が蓄積されていない空乏状態において、中間転送経路の高さポテンシャルバリアがφTRXとなっている。図11Bは、入射された光を光電変換した電荷がフォトダイオード21のみに蓄積された状態を示している。フォトダイオード21の電荷蓄積により、中間転送経路は変調を受け、その高さはφTRXΔφTRXになる。なお、この変調量ΔφTRXは、フォトダイオード21に蓄積される電荷量によって変化するものであり、図11Bで示されているΔφTRXは、フォトダイオード21単独で電荷を最大に蓄積した状態における変調量であるとする。φTRXΔφTRXは、フォトダイオード21からみた他のパスのバリア高さより十分に低い小さいため、図11Bの状態で更にフォトダイオード21で光電変換がされ、電荷が発生した場合、その発生電荷は全てメモリ部23側へオーバーフローする。これにより、最終的に、電荷Qlと電荷Qhを加算した場合に、光量に対する信号の線形性が保持される。図11Cは、図11Bの状態から、更にフォトダイオード21で光電変換されて発生した電荷が、メモリ部23へオーバーフローした状態を示している。フォトダイオード21からオーバーフローした電荷はメモリ部23で蓄積される。このメモリ部23における蓄積電荷により、中間転送経路の高さφTRXが、更に変調を受け、φTRXΔφTRXΔφTRXになる。ここで、ΔφTRXは、メモリ部23の電荷蓄積に対するポテンシャルバリアφTRXの変調量である。このとき問題になるのが、メモリ部23の電荷蓄積に対するポテンシャルバリアφTRXの変調量ΔφTRXが大きいことである。即ち、中間転送経路がメモリ部23に対し深さ方向の深い側に形成されたことで、中間転送経路は、メモリ部23のポテンシャル最深部と距離的に近くなっている。その上、中間転送経路はフローティングな状態であるため、メモリ部23の電荷蓄積によるポテンシャル変動による変調を受けやすくなっている。このため、ポテンシャルバリアの高さがφTRXΔφTRXΔφTRXと高くなり、フォトダイオード21からみた他のバリアとの電位差が小さくなる。その結果、メモリ部23における蓄積電荷量が、メモリ部23で本来蓄積できる電荷量に達する前に、メモリ部23以外へオーバーフローし始める現象が発生する。ここで、メモリ部23で本来蓄積できる電荷量とは、図11Cに示すところの、メモリ部23に蓄積されている電荷の上方にあるメモリ部23の空き領域を含めた部分を意味している。この空き領域がある状態で、フォトダイオード21からメモリ部23以外へのオーバーフローパスが生じてしまうと、メモリ部23が本来持っている蓄積能力を活かしきれないことになる。その結果、光量に対する信号の線形性が崩れ、実際に利用できる信号レンジ飽和信号量が狭くなる。この問題を単純に解決するためには、1フォトダイオード21からみた中間転送経路以外のバリアをさらに高くする、2中間転送経路を低くする、のいずれかの方法により、中間転送経路と他のパスとの電位差を大きくすることが考えられる。しかし、次の理由でこの2つの対策は有用ではない。なぜなら、1については、元々隣接画素間で信号があふれるブルーミングことを防ぐため、他のバスのバリアは十分に高く形成されているため、通常さらに高くすることは不可能である。また、2については、フォトダイオード21単独で蓄積する電荷Qlが小さくなるため、信号量の小さい領域からFD部25電荷Qhを使用することになり、SNを劣化させることになるため、単純には選択できない。そこで、CMOSイメージセンサ100の単位画素120では、図12に示す構造が採用されている。図12は、CMOSイメージセンサ100の単位画素120における、図9AのX-X’断面の完全転送経路150第1転送経路と、図9AのY-Y’断面の中間転送経路140第2転送経路のポテンシャル図を示している。図12に示すように、完全転送経路150の障壁の高さ、即ち、ポテンシャルバリアφTRX1の高さは、中間転送経路140の障壁の高さ、即ち、ポテンシャルバリアφTRX2の高さよりも高くなっている。しかし、完全転送経路150の障壁の高さは、フォトダイオード21からメモリ部23への転送経路以外の経路の障壁の高さよりは低い。従って、仮に、この中間転送経路140が存在しないとした場合には、フォトダイオード21で蓄積された電荷は、完全転送経路150を経てメモリ部23へ全てオーバーフローする。逆に言うと、中間転送経路140が存在しないとした場合に、フォトダイオード21で蓄積された電荷が完全転送経路150を経てメモリ部23へ全てオーバーフローするように、完全転送経路150の障壁の高さポテンシャルバリアφTRX1の高さが形成されている。完全転送経路150と中間転送経路140の障壁の高さを電位で表現すると、完全転送経路150の電位は、中間転送経路140の電位よりも低く、かつ、フォトダイオード21からメモリ部23への転送経路以外の障壁の電位よりも高く形成されている。完全転送経路150が、フォトダイオード21とメモリ部23とで挟まれる構造とすることにより、中間転送経路140を形成するに当たって、電荷転送先であるメモリ部23の不純物濃度と、ポテンシャルバリアφTRX2を形成する不純物拡散領域142の不純物濃度との濃度差を小さくし、メモリ部23の不純物拡散による不純物拡散領域142でのバリア制御性を損なわない。なお、フォトダイオード21からメモリ部23への転送経路以外の経路の障壁としては、例えば、図12においてフォトダイオード21の左側の障壁となる、フォトダイオード21から電荷排出部29への経路の障壁などがある。[単位画素120における光電荷の蓄積動作]図12に示したように形成された単位画素120における光電荷の蓄積動作について、図13を参照して説明する。図13に示される各状態は、図11の各状態に対応している。図13Aは、フォトダイオード21及びメモリ部23のいずれにも電荷が蓄積されていない空乏状態を示しており、図12に示した状態と同様である。図13Bは、入射された光を光電変換した電荷がフォトダイオード21のみに蓄積された状態を示している。フォトダイオード21の電荷蓄積により、完全転送経路150と中間転送経路140は変調を受け、その高さは、それぞれ、φTRX1ΔφTRX1とφTRX2ΔφTRX2になる。中間転送経路140の障壁の高さφTRX2ΔφTRX2は、完全転送経路150の障壁の高さφTRX1ΔφTRX1よりも低く形成されている。そのため、フォトダイオード21で一定以上の電荷が発生すると、初めに、中間転送経路140を経由してフォトダイオード21からメモリ部23へ電荷がオーバーフローする。フォトダイオード21で蓄積される電荷Qlは、中間転送経路140の障壁の高さφTRX2に律速される。中間転送経路140の障壁の高さφTRX2は、フォトダイオード21の蓄積による変調を受けにくく、かつ、プロセス的にロバストに形成することができるマスク線幅や重合によるばらつきを受けない。従って、必要十分な電荷Qlを設計することができる。図13Cは、フォトダイオード21からオーバーフローした電荷がメモリ部23で蓄積される状態を示している。フォトダイオード21からオーバーフローした電荷がメモリ部23で蓄積されると、メモリ部23の蓄積に対して変調を受けやすい中間転送経路140の障壁の高さφTRX2が次第に高くなってしまう。即ち、中間転送経路140の障壁の高さが、メモリ部23の蓄積に対して変調量ΔφTRX2だけ高くなり、φTRX2ΔφTRX2ΔφTRX2となる。しかし、完全転送経路150の障壁は、中間転送経路140の障壁と比較して、メモリ部23の蓄積に対する変調を受けにくい。そのため、中間転送経路140が変調を受け、その高さがφTRX2ΔφTRX2ΔφTRX2と高くなっても、今度は、完全転送経路150がオーバーフローパスとして機能する。即ち、一定の電荷がメモリ部23に蓄積された後では、完全転送経路150の障壁の高さφTRX1ΔφTRX1ΔφTRX1が、中間転送経路140の障壁の高さφTRX2ΔφTRX2ΔφTRX2より低くなる。これにより、一定の電荷がメモリ部23に蓄積された後では、フォトダイオード21で発生した電荷が、完全転送経路150を経て、全てメモリ部23へオーバーフローする。従って、図12の単位画素120では、メモリ部23の電荷蓄積に対するポテンシャルバリアφTRX1の変調量ΔTRX1が大きいことによりメモリ部23が飽和状態になる前に、フォトダイオード21からメモリ部23以外へオーバーフローすることを防止することができる。以上のように、メモリ部23に電荷が蓄積されても、中間転送経路140より変調の受けにくい完全転送経路150を使ってオーバーフローさせる転送させるため、メモリ部23を十分に利用して電荷を保持することができる。これにより飽和信号量の最大化、ひいては信号レンジの拡大により出力画像の高画質化を達成することができる。なお、完全転送経路150の障壁が、中間転送経路140の障壁と比較して、メモリ部23の蓄積に対する変調を受けにくいのは、第1転送ゲート22のバイアスを受けていることと、フォトダイオード21表面に形成された濃いP型不純物であるP型層33の近くであることで、全容量に占める対メモリ部23の容量成分が、中間転送経路140の障壁と比べて低く抑えられているためである。また、完全転送経路150の障壁は、中間転送経路140の障壁より高く、かつ、中間転送経路140以外の他の障壁より低く形成されていればよいため、図2の単位画素20と比較して、図12の単位画素120では設計上の制約が小さいという利点がある。[図12の障壁を実現するための第1の具体例]図14を参照して、完全転送経路150と中間転送経路140の障壁の高さを、図12に示したように形成するための第1の具体例について説明する。図14に示される画素120の構造では、不純物拡散領域どうしの距離間隔を調整することにより、完全転送経路150と中間転送経路140の障壁の高さが調整されている。例えば、メモリ部23の埋め込みチャネル35が、基板表面界面から0.2ないし0.6μm程度の深さで形成され、中間転送経路140である不純物拡散領域142は、埋め込みチャネル35の底面から0.1ないし0.4μm程度の深さで形成される。従って、メモリ部23の埋め込みチャネル35の下側に形成されているN型埋め込み層134の上面の、基板表面界面からの距離は、0.3ないし1.0μm程度となる。また、メモリ部23の埋め込みチャネル35と、フォトダイオード21のN型埋め込み層134と間の水平方向の距離が、0.1ないし0.4μm程度となるように形成される。[図12の障壁を実現するための第2の具体例]図15を参照して、完全転送経路150と中間転送経路140の障壁の高さを、図12に示したように形成するための第2の具体例について説明する。図15は、単位画素120の変形例である、単位画素120Bの構造を示している。図15の単位画素120Bでは、N型埋め込み層134と埋め込みチャネル35の間の基板表面に、不純物拡散領域141が新たに形成されている。これにより、完全転送経路150の障壁の高さが、フォトダイオード21からメモリ部23への転送経路以外の経路の障壁の高さより低く形成される。単位画素120Bの完全転送経路150と中間転送経路140の障壁の高さを決定する各不純物拡散領域の濃度について説明する。フォトダイオード21およびメモリ部23は、電荷排出時に空乏状態となる不純物濃度で形成され、FD部25は、電圧を取り出すための配線コンタクトが電気的に接続できる不純物濃度で形成される。より具体的には、例えば、N型基板31上に形成されたP型ウェル層32のP型の不純物濃度が1015/cm3であるとする。この場合、フォトダイオード21のN型埋め込み層134及びメモリ部23の埋め込みチャネル35は、電荷排出時に空乏状態となるN型の不純物濃度、例えば、1×1016ないし1×1017/cm3で形成される。中間転送経路140である不純物拡散領域142は、電荷排出時に空乏状態となり、かつ、ポテンシャルバリアφTRX2を形成できる不純物濃度となる。所定電荷量から決まるポテンシャルバリアφTRX2の大きさによって、不純物拡散領域142の不純物濃度は、P型の不純物濃度から、フォトダイオード21のN型埋め込み層134及びメモリ部23の埋め込みチャネル35の不純物濃度よりも薄いN型の不純物濃度の間に設定される。完全転送経路150のため、基板表面側に形成される不純物拡散領域141は、中間転送経路140の不純物拡散領域142よりも濃いP型の不純物濃度で形成され、例えば1×1018ないし1×1019/cm3の濃度に設定される。なお、不純物拡散領域141は、中間転送経路140の不純物拡散領域142よりもさらに薄いN型の不純物濃度で形成してもよい。FD部25は、例えば、1×1019ないし1×1020/cm3のN型の不純物濃度で形成される。以上のように、N型埋め込み層134、埋め込みチャネル35、および不純物拡散領域142相互の水平方向と深さ方向の距離、不純物濃度の少なくとも一つを適宜調整することで、完全転送経路150の障壁が、中間転送経路140の障壁より高く、かつ、中間転送経路140以外の他の障壁より低く形成されるようにすればよい。[単位画素120の製造方法]次に、図16を参照して、図9図14の単位画素120の製造方法について説明する。第1の工程において、基板の表面に形成されたレジスト160-1を使用してN型のイオン注入が行われ、N型埋め込み層134の一部134’が形成される。レジスト160-1は、図9の断面図に示したように、埋め込みチャネル135の下側に延長されるN型埋め込み層134を形成するためのものであり、N型埋め込み層134の一部134’に対応する領域が開口している。第2の工程において、基板の表面にレジスト160-2が形成される。レジスト160-2は不純物拡散領域142を形成するためのものであり、不純物拡散領域142に対応する領域が開口している。第3の工程において、レジスト160-2を使用してN型のイオン注入が行われ、N型埋め込み層134の一部134’の上面に接するように不純物拡散領域142が形成される。第4の工程において、基板の表面に形成されたレジスト160-3を使用してN型のイオン注入が行われ、埋め込みチャネル135が形成され、メモリ部23が設けられる。レジスト160-3は埋め込みチャネル135を形成するためのものであり、埋め込みチャネル135に対応する領域が開口している。次に、レジスト160-3が除去された後、第5の工程において、基板表面にゲート電極22Aとなるポリシリコン層22A’が形成される。第6の工程において、ポリシリコン層22A’の表面のゲート電極22Aに対応する領域にレジスト160-4が形成され、第7の工程において、不要なポリシリコン層22A’を除去するエッチングが行われて、ゲート電極22Aが形成される。第8の工程において、N型のイオン注入が行われ、第1の工程で形成した一部134’以外の部分が形成されることにより、N型埋め込み層134が形成される。図9図14の単位画素120は、以上のような工程により製造することができる。なお、図15の単位画素120Bを製造する場合、即ち、N型埋め込み層134と埋め込みチャネル35の間の基板表面に不純物拡散領域141を形成する場合には、図16の第4の工程と第5の工程の間に、図17に示す工程が追加される。即ち、図17に示されるように、レジスト160-5が塗布された後、不純物拡散領域141に対応する部分が開口される。そして、P型の不純物濃度を薄めるため、N型のイオン注入が行われ、基板表面に不純物拡散領域141を形成する工程が追加される。[単位画素120のその他の構造例]図18は、単位画素120のその他の例である単位画素120Cの構造を示している。フォトダイオード21は、光が入射される開口部の中心に対して対称に形成されることが望ましい。なぜなら、フォトダイオード21の光入射角度に対する感度が、どの方向からに対しても偏ることなく均等なものとなるからである。そこで、図18に示される単位画素120Cでは、フォトダイオード21が、メモリ部23の一部と平面的に重複するようにメモリ部23の下側に延伸した形状とされつつ、光が入射される開口部の中心開口中心に対して対称な形状とされている。中間転送経路140は、フォトダイオード21とメモリ部23の重複部分に形成されている。これにより、フォトダイオード21は、どの方向からに対して均等に受光することができる。[単位画素120のその他の構造例]図19および図20は、単位画素120のその他の例である単位画素120Dの構造を示している。図19Aは、単位画素120Dの構成を示す平面図であり、図19Bは、図19Aの矢印Z-Z’に沿った単位画素120Dの断面図である。平面的には、単位画素120Dのフォトダイオード21のN型埋め込み層134の一部と、メモリ部23の埋め込みチャネル35の一部とが、フォトダイオード21とメモリ部23との境界部分において、幅方向図19Aの上下方向の全面に渡って重なり合うようにN型埋め込み層134および埋め込みチャネル35が形成されている。そして、深さ方向の分離領域に不純物拡散領域142を形成することで、中間転送経路140が設けられている。一方、完全転送経路150は、上述した図9の単位画素120と同様に、N型埋め込み層134と埋め込みチャネル35の間の距離を調整することにより、完全転送経路150の障壁の高さが調整されている。図20は、図19に示した単位画素120Dの変形例を示している。図20の単位画素120D-1では、フォトダイオード21とメモリ部23との境界部分において、フォトダイオード21のN型埋め込み層134と、メモリ部23の埋め込みチャネル35の重なり部分を平面的に見た面積が、図19における場合よりも小さくなっている。このように重なる領域を小さくすることで、不純物拡散領域142が小さく形成され、フォトダイオード21への入射光が中間転送経路140の不純物拡散領域142に入射することにより発生する光電荷がメモリ部23に漏れる現象を抑制することができる。[単位画素120の駆動方法]単位画素120の駆動方法について説明する。単位画素120の駆動方法は、基本的に、図6に示した駆動方法と同一となる。ただし、図6には現れないが、図6の1から3までの露光期間において、入射光輝度に応じてフォトダイオード21で発生した光電荷が、初めは、中間転送経路140からメモリ部23へ転送され、一定期間後には、完全転送経路150からメモリ部23へ転送される。即ち、フォトダイオード21に蓄積される電荷が第1の電荷量以上になったとき、オーバーフローした電荷が中間転送経路140によりメモリ部23に転送され、フォトダイオード21とメモリ部23に蓄積される電荷が第1の電荷量より大きい第2の電荷量以上になったとき、電荷の転送経路が中間転送経路140から完全転送経路150に変更される。[その他の単位画素の構成例]上述した実施の形態の単位画素120では、フォトダイオード21で発生した光電荷が、メモリ部23とFD部25の2つの電荷保持部で保持される構造であり、そのうちのメモリ部23の下部において、フォトダイオード21からの中間転送経路140が形成されていた。しかしながら、例えば、図21に示されるような、単位画素120における第1転送ゲート22とメモリ部23が省略され、FD部25でのみ光電荷を保持する単位画素130に対しても同様に、本技術が適用可能である。この場合、N型埋め込み層134は、FD部25の一部または全部の下側まで延長されて形成される。そして、FD部25の下面と、FD部25の下側に延びたN型埋め込み層134の上面との境界部分に、不純物拡散領域142が形成されることにより、中間転送経路140が設けられる。一方、完全転送経路150は、単位画素120と同様に、フォトダイオード21とFD部25との間の表面側に形成される。<2.第2の実施の形態:電子機器>[電子機器のブロック図]図22は、本技術が適用された第2の実施の形態に係る電子機器300の概略構成図である。図22の電子機器300は、レンズ群などからなる光学部301、上述した単位画素120の各構成が採用される固体撮像装置撮像デバイス302、およびカメラ信号処理回路であるDSP回路303を備える。また、電子機器300は、フレームメモリ304、表示部305、記録部306、操作部307、および電源部308も備える。DSP回路303、フレームメモリ304、表示部305、記録部306、操作部307および電源部308は、バスライン309を介して相互に接続されている。光学部301は、被写体からの入射光像光を取り込んで固体撮像装置302の撮像面上に結像する。固体撮像装置302は、光学部301によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置302として、CMOSイメージセンサ100の固体撮像装置、即ちグローバル露光によって歪みのない撮像を実現できるとともに、RGBの画素ごとの漏れ込み信号抑圧比を抑制することができる固体撮像装置を用いることができる。表示部305は、例えば、液晶パネルや有機ELパネル等のパネル型表示装置からなり、固体撮像装置302で撮像された動画または静止画を表示する。記録部306は、固体撮像装置302で撮像された動画または静止画を、ビデオテープやDVD等の記録媒体に記録する。操作部307は、ユーザによる操作の下に、電子機器300が持つ様々な機能について操作指令を発する。電源部308は、DSP回路303、フレームメモリ304、表示部305、記録部306および操作部307の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。上述したように、固体撮像装置302として、上述した実施の形態に係るCMOSイメージセンサ100を用いることで、グローバル露光によって歪みのない撮像を実現できるとともに、RGBの画素ごとの漏れ込み信号抑圧比を抑制することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの電子機器300においても、撮像画像の高画質化を図ることができる。また、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本技術はCMOSイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム処理部を配置してなるカラム方式の固体撮像装置全般に対して適用可能である。また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置物理量分布検知装置全般に対して適用可能である。なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。なお、本技術は以下のような構成も取ることができる。1入射光量に応じた電荷を発生して内部に蓄積する光電変換部と、前記光電変換部で発生した前記電荷の転送先であり、前記電荷を保持する電荷保持部と、前記光電変換部から前記電荷保持部へ前記電荷を転送させるための第1転送ゲートと、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御可能な第1転送経路と、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御されない第2転送経路とを備え、空乏状態において、前記第1転送経路の電位が、前記第2転送経路より低い電位で、かつ、前記光電変換部及び前記電荷保持部からみた前記第1転送経路及び前記第2転送経路以外の障壁より高い電位である固体撮像装置。2前記光電変換部の一部は、前記電荷保持部の少なくとも一部と平面的に重なるように、前記電荷保持部の下側に形成され、前記第2転送経路は、前記光電変換部と前記電荷保持部との重複部分に形成されている前記1に記載の固体撮像装置。3前記光電変換部は、開口中心に対して対称となるように形成されている前記1または2に記載の固体撮像装置。4前記電荷保持部は、前記光電変換部から転送された前記電荷を電圧に変換する機能も有し、前記第1転送ゲートにより前記電荷を転送させる制御が行われた場合、前記光電変換部で蓄積された前記電荷の全てが、前記第1転送経路から前記電荷保持部に転送される前記1乃至3のいずれかに記載の固体撮像装置。5前記電荷保持部から転送された前記電荷を電圧に変換する電荷電圧変換部と、前記電荷保持部で保持された前記電荷の全てを前記電荷電圧変換部に転送させるための第2転送ゲートとをさらに備え、前記第1転送ゲートにより前記電荷を転送させる制御が行われた場合、前記光電変換部で蓄積された前記電荷の全てが、前記第1転送経路から前記電荷保持部に転送される前記1乃至3のいずれかに記載の固体撮像装置。6光電変換部から電荷保持部へ電荷を転送させるための第1転送ゲートと、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御可能な第1転送経路と、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御されない第2転送経路とを備える固体撮像装置の前記第1転送経路と第2転送経路を、空乏状態において、前記第1転送経路の電位が、前記第2転送経路より低い電位で、かつ、前記光電変換部及び前記電荷保持部からみた前記第1転送経路及び前記第2転送経路以外の障壁より高い電位となるように製造する工程を含む固体撮像装置の製造方法。7入射光量に応じた電荷を発生して内部に蓄積する光電変換部と、前記光電変換部で発生した前記電荷の転送先であり、前記電荷を保持する電荷保持部と、前記光電変換部から前記電荷保持部へ前記電荷を転送させるための第1転送ゲートと、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御可能な第1転送経路と、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御されない第2転送経路とを備え、空乏状態において、前記第1転送経路の電位が、前記第2転送経路より低い電位で、かつ、前記光電変換部及び前記電荷保持部からみた前記第1転送経路及び前記第2転送経路以外の障壁より高い電位である固体撮像装置を駆動するに当たって、前記光電変換部で第1の電荷量以上の電荷が蓄積されたとき、前記第1転送経路により前記光電変換部の電荷を前記電荷保持部に転送し、前記光電変換部と前記電荷保持部で保持される電荷量が前記第1の電荷量より大きい第2の電荷量以上となったとき、前記光電変換部の電荷を前記電荷保持部に転送する経路を、前記第1転送経路から前記第2転送経路に変更する固体撮像装置の駆動方法。8入射光量に応じた電荷を発生して内部に蓄積する光電変換部と、前記光電変換部で発生した前記電荷の転送先であり、前記電荷を保持する電荷保持部と、前記光電変換部から前記電荷保持部へ前記電荷を転送させるための第1転送ゲートと、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御可能な第1転送経路と、前記光電変換部と前記電荷保持部との間の、前記第1転送ゲートにより制御されない第2転送経路とを有し、空乏状態において、前記第1転送経路の電位が、前記第2転送経路より低い電位で、かつ、前記光電変換部及び前記電荷保持部からみた前記第1転送経路及び前記第2転送経路以外の障壁より高い電位である固体撮像装置を備える電子機器。