変調された無線信号を復調して、電流モードベースバンド信号を生成するダウンコンバータと、前記電流モードベースバンド信号をデジタル出力信号に変換するアナログ-デジタル変換器ADCと、を有することを特徴とする受信器。前記ダウンコンバータはフィルタ素子を介さずに前記ADCに接続されていることを特徴とする請求項1に記載の受信器。前記ADCは、複数の積分器であり、各積分器が、その入力で受信した電流モード信号の和を、該電流モード信号の和の時間積分を表す電圧モード信号に変換するように構成され、当該複数の積分器は少なくとも、前記電流モードベースバンド信号を入力で受信する初段積分器と、最終段アナログ信号を出力で生成する最終段積分器とを有し、当該複数の積分器はカスケード構成に配置され、前記最終段積分器以外の前記複数の積分器の各々の出力が後続の積分器の入力に抵抗を介して接続され、該抵抗は第1の電流モード信号を該後続の積分器の入力に伝達する、複数の積分器と、前記最終段アナログ信号を前記デジタル出力信号に変換するように構成された量子化器と、複数のデジタル-アナログ変換器DACであり、所定のDACが、前記複数の積分器のうちの1つに関連付けられ、且つ前記デジタル出力信号を第2の電流モード信号に変換するように構成され、該第2の電流モード信号は、該所定のDACが関連付けられた積分器の入力に伝達される、複数のDACと、を有する、ことを特徴とする請求項1又は2に記載の受信器。前記ADCは更に、前記最終段積分器以外の前記複数の積分器のうちの1つの出力から前記初段積分器の入力へのフィードバックパスを有する、ことを特徴とする請求項3に記載の受信器。前記ADCは更に、前記複数の積分器のうちの第1積分器の出力から前記複数の積分器のうちの第2積分器の入力へのフィードフォワードパスを有する、ことを特徴とする請求項3に記載の受信器。電流モードベースバンド信号をデジタル出力信号に変換するアナログ-デジタル変換器ADCであって、複数の積分器であり、各積分器が、その入力で受信した電流モード信号の和を、該電流モード信号の和の時間積分を表す電圧モード信号に変換するように構成され、当該複数の積分器は少なくとも、前記電流モードベースバンド信号を入力で受信するように構成された初段積分器と、最終段アナログ信号を出力で生成するように構成された最終段積分器とを有し、当該複数の積分器はカスケード構成に配置され、前記最終段積分器以外の前記複数の積分器の各々の出力が後続の積分器の入力に抵抗を介して結合され、該抵抗は第1の電流モード信号を該後続の積分器の入力に伝達する、複数の積分器と、前記最終段アナログ信号を前記デジタル出力信号に変換するように構成された量子化器と、複数のデジタル-アナログ変換器DACであり、所定のDACが、前記複数の積分器のうちの1つに関連付けられ、且つ前記デジタル出力信号を第2の電流モード信号に変換し、該第2の電流モード信号は、該所定のDACが関連付けられた積分器の入力に伝達される、複数のDACと、を有することを特徴とするADC。第1のデジタル信号を第1の変調無線通信信号に変換し、該第1の変調無線通信信号を送信する送信パスと、第2の変調無線通信信号を受信し、該第2の変調無線通信信号を第2のデジタル信号に変換する受信パスと、を有し、前記受信パスは、前記第2の変調無線通信信号を復調して、電流モードベースバンド信号を生成するダウンコンバータと、前記電流モードベースバンド信号を前記第2のデジタル信号に変換するアナログ-デジタル変換器ADCと、を有する、ことを特徴とする無線通信装置。開示の一部の実施形態により、電流モード入力を有するアナログ-デジタル変換器ADCを備えた受信器が提供される。この開示に係る一部の実施形態によれば、受信器は、変調された無線信号を復調して電流モードベースバンド信号を生成するように構成されたダウンコンバータと、該電流モードベースバンド信号をデジタル出力信号に変換するように構成されたアナログ-デジタル変換器ADCとを含み得る。該ダウンコンバータは介在フィルタ素子なく該ADCに接続され得る。開示された実施形態によれば、受信器のダウンコンバータとアナログ-デジタル変換器との間にフィルタリング素子を必要とせずに、受信器のベースバンド信号のフィルタリングが可能になる。そのようなフィルタリング素子の排除は、受信器の電流ドレインや受信器の電力消費を低減し、受信器の物理サイズを小型化し、伝統的なベースバンドフィルタに付随するチューニング及び自動利得制御の複雑さを軽減することができる。この開示に係る様々な実施形態は、列挙した技術的利点の全て又は一部を含むこともあるし、それらの技術的利点を含まないこともある。また、図面、以下の説明及び特許請求の範囲から、この開示に係るその他の技術的利点が当業者に明らかになる。図1は、本実施形態における無線通信システム100のブロック図の一例を示している。簡略化のため、端末110及び基地局120がそれぞれ2つのみ図2に示されている。端末110は、遠隔局、移動局、アクセス端末、ユーザ機器userequipment;UE、無線通信装置、携帯電話、又はその他の用語としても参照される。基地局120は固定局であってもよく、アクセスポイント、ノードB、又はその他の用語としても参照される。移動式交換局mobileswitchingcenter;MSC140が基地局120に接続され、基地局の調整及び制御を提供してもよい。端末110は衛星130からの信号を受信することができてもよいし、そうでなくてもよい。衛星130は、例えば周知のグローバルポジショニングシステムGPSなどの衛星測位システムに属し得る。各GPS衛星はGPS信号を送信することができ、GPS信号は、地球上のGPS受信器が当該GPS信号の到着時刻を測定することを可能にする情報で符号化され得る。GPS受信器の3次元位置を正確に見積もるために、十分な数のGPS衛星に関する測定が用いられ得る。端末110はまた、例えばブルートゥース送信器、ワイヤレスフィデリティWi-Fi送信器、無線ローカルエリアネットワークWLAN送信器、IEEE802.11送信器、及びその他の好適な送信器などのその他の種類の送信源からの信号を受信することができる。図1において、各端末110は、基地局120又は衛星130とし得る複数の送信源からの信号を同時に受信するように示されている。本実施形態において、端末110は送信源であってもよい。一般に、端末110は所与の瞬間に0、1又は複数の送信源からの信号を受信し得る。システム100は、符号分割多重アクセスCDMAシステム、時間分割多重アクセスTDMAシステム、又はその他の無線通信システムとし得る。CDMAシステムは、例えばIS-95、IS-20001xとしても広く知られる、IS-8561xEV-DOとしても広く知られる及びワイドバンドCDMAW-CDMAなどの1つ以上のCDMA規格を実装し得る。TDMAシステムは、例えばグローバルシステムフォーモバイルコミュニケーションズGSMなどの1つ以上のTDMA規格を実装し得る。W-CDMA規格は3GPPとして知られるコンソーシアムによって規定され、IS-2000規格及びIS-856規格は3GPP2として知られるコンソーシアムによって規定されている。図2は、本実施形態における送信及び/又は受信要素例えば、端末110、基地局120、又は衛星130200の構成要素のうちの選択した一部のブロック図の一例を示している。要素200は送信パス経路201及び/又は受信パス221を含み得る。要素200の機能に応じて、要素200は、送信器、受信器又は送受信器と見なされ得る。また、本実施形態において、送信パス201が送信器と見なされ、受信パス221が受信器と見なされてもよい。図2に示すように、要素200はデジタル回路202を含み得る。デジタル回路202は、受信パス221を介して受信したデジタル信号及び情報、及び/又は送信パス201を介して送信される信号及び情報を処理するように構成された、如何なるシステム、デバイス又は装置を含んでいてもよい。このようなデジタル回路202は、1つ以上のマイクロプロセッサ、デジタル信号プロセッサ及び/又はその他の好適な装置を含み得る。送信パス201はデジタル-アナログ変換器DAC204を含み得る。DAC203は、デジタル回路202からデジタル信号を受信し、該デジタル信号をアナログ信号に変換するように構成され得る。そして、このアナログ信号は、アップコンバータ208を含む送信パス201の1つ以上のその他の構成要素へと渡され得る。アップコンバータ208は、DAC204から受信したアナログ信号を、発振器210によって提供される振動信号に基づいて、無線周波数の無線通信信号へと周波数上方変換アップコンバートするように構成され得る。発振器210は、アナログ信号の無線通信信号への変調若しくはアップコンバージョン、又は無線通信信号のアナログ信号への復調若しくはダウンコンバージョンのための特定周波数のアナログ波形を生成するように構成された、如何なる好適なデバイス、システム又は装置であってもよい。一部の実施形態において、発振器210はデジタル制御型水晶発振器とし得る。送信パス201は、アップコンバートされた信号を送信のために増幅する可変利得増幅器variablegainamplifier;VGA214と、VGA214により増幅された信号を受け取って、関心ある帯域内の信号成分を通し且つ帯域外の雑音及び不所望信号を除去するように構成されたバンドパスフィルタ216とを含み得る。帯域通過フィルタリングされた信号は電力増幅器パワーアンプ220によって受け取られ、そこでアンテナ218を介した送信のために増幅される。アンテナ218は、この増幅信号を受け取り、該信号を例えば、端末110、基地局120及び/又は衛星130のうちの1つ以上に送信し得る。受信パス221は、アンテナ218を介して例えば、端末110、基地局120及び/又は衛星130からの無線通信信号を受信するように構成されたバンドパスフィルタ236を含み得る。バンドパスフィルタ236は、関心ある帯域内の信号成分を通し且つ帯域外の雑音及び不所望信号を除去し得る。さらに、受信パス221は、バンドパスフィルタ236から受信した信号を増幅する低雑音増幅器LNA234を含み得る。受信パス221はまたダウンコンバータ228を含み得る。ダウンコンバータ228は、アンテナ218を介して受信され且つLNA234によって増幅された無線通信信号を、発振器210によって提供される振動信号により周波数下方変換する例えば、ベースバンド信号にダウンコンバートするように構成され得る。さらに、ダウンコンバータ228は、ダウンコンバートされた信号として、電流モードのアナログ信号を出力するように構成され得る。受信パス221は更に、ダウンコンバータ228から電流モードアナログ信号を受け取って該アナログ信号をデジタル信号に変換するように構成されたアナログ-デジタル変換器ADC224を含み得る。そして、このデジタル信号は、処理のためにデジタル回路202に渡され得る。ADC224について、図3及び4を参照して更に詳細に説明する。図3は、本実施形態におけるアナログ-デジタル変換器224のブロック図の一例を示している。図3に示すように、ADC224は、1つ以上の積分器302、1つ以上のデジタル-アナログ変換器DAC310、利得素子312及び量子化器314を含み得る。積分器302は、その入力で受信した信号を時間に関して積分するように構成された如何なるシステム、デバイス又は装置であってもよい。本実施形態において、積分器302は電流モードの出力を有し得る。図3に示すように、複数の積分器302がカスケード構成で配置され、その結果、或る積分器302からの出力信号は該カスケード構成内の後続の積分器302に伝達され得る。図3においてADC224は3つの積分器302を含んでおり、すなわち、図3の実施形態は3次デルタシグマΔΣ変調器として実現されている。なお、ADC224は、如何なる好適な次数n次;nは任意の好適な正整数のデルタシグマ変調器で実現されてもよく、故に、如何なる好適な数の積分器302を含んでいてもよい。量子化器314は、アナログ信号例えば、図3に示した実施形態におけるアナログ電圧信号を受信し、該アナログ信号をxビットのデジタル信号xは任意の好適な正整数に変換するように構成された如何なるシステム、デバイス又は装置であってもよい。このデジタル信号はADC224によってデジタル回路202に出力され得る。量子化器314の出力信号はまた、複数の積分器302のうちの1つ以上の入力にフィードバックされ得る。例えば、図3に示すように、量子化器314のデジタル出力信号は1つ以上のDAC310に伝達され得る。DAC310は、量子化器314からのデジタル信号を受信し、該デジタル信号をアナログ電流信号に変換するように構成され得る。DAC310はまた、該電流信号を積分器302の入力に伝達するように構成され、該DAC310の出力電流信号は、その積分器302の入力に伝達されるその他の電流信号と足し合わされる。例えば、DAC310aの出力電流信号は、ADC224への入力電流IBBと足し合わされて、積分器302aに入力され得る。同様に、DAC310bの出力電流信号は、積分器302aの電流出力と足し合わされて、積分器302bに入力され得る。また、DAC310c及び310dの出力電流信号は、互いに、そして積分器302bの電流出力と足し合わされて、積分器302cに入力され得る。一部の実施形態において、ADC224の最後の積分器302段へのフィードバックを提供するDAC310は、量子化器314又はADC224のその他の構成要素によって導入される遅延に対する遅延補償を提供するように構成されてもよい。従って、そのような実施形態においては、これらのDAC310例えば、図3のDAC310c及び310dはその出力をその入力から或る特定期間だけ遅延させ得る。これら及びその他の実施形態において、これらのDAC310の個々の遅延は相異なっていてもよい。また、例えば、遅延補償が関心事ではないような実施形態において、唯一のDAC310が最後の積分器302段にフィードバックを提供する。積分器302の入力へのフィードバックの存在は、ADC224への入力電流信号に対するフィルタリング効果を生み出す。動作時、ダウンコンバータ228からの電流モードベースバンド信号は、ダウンコンバータ228とADC224との間にフィルタリング素子を介在させることなく、ADC224の入力に与えられ得る。このベースバンド信号は、DAC310aからの電流モードフィードバック信号と足し合わされて積分器302aに入力される。電流-電圧変換は、積分器302の出力においてのみ行われる後述の図4に示す回路図の例にて見て取れる。このため、入力信号は、積分器302によって積分された後でのみ電圧に変換され、その時点において、不所望な帯域外信号又はブロッカーは既に大幅に減衰されている。ダウンコンバータ228及び積分器302aが電流信号を処理するのに十分な電流でバイアスされる限り、信号クリッピングは起こらない最大信号振幅が供給電圧によって設定される電圧モード入力のADCでは起こり得る。更なる積分器302を用いた更なるフィードバックは、入力信号を更にフィルタリングすること、ひいては、不所望な帯域外信号の存在を更に低減することを提供し得る。故に、ADC224は、飽和させられることなく、また、ダウンコンバータ228とADC224との間に別個のフィルタリング装置を接続する必要なく、大きい帯域外信号に耐えることができ得る。ADC224の一部の実施形態において、ADC224はフィードフォワードパス経路を含んでいてもよい。そのようなフィードフォワードパスの利得素子312の利得に基づいて、ADC224の信号伝達関数signaltransferfunction;STFは或る特定の周波数位置例えば、ブロッカーの周波数位置に伝達ゼロゼロ点を含み得る。そのような実施形態において、伝達ゼロは、不所望な帯域外信号に対応する周波数に設定され得る。特定の実施形態において、利得素子312の利得ひいては、フィードフォワードパスの利得は、伝達ゼロが起こることになる周波数の調整を可能にするよう可変にされ得る。さらに付け加えると、このADC224の設計はダウンコンバータ228とADC224との間の増幅段を不要にし得る。結果として、ダウンコンバータ228に先行する無線周波数要素によって生成される如何なるDCオフセットも、増幅されず、無視できるものとなる。その結果、ADC224自体が主なDCオフセット源となり得る。このDCオフセットは好適な技術を用いて最小化され得る。このため、ADC224はDCオフセット補正ループの必要性を排除し、より低い複雑性、より低コスト、より低い電力消費、及び/又は短縮された校正時間をもたらし得る。図4は、本実施形態におけるADC224の回路図の一例を示している。図4に示すように、積分器302は、演算増幅器オペアンプ304とキャパシタ306とを含むオペアンプ型積分器を有し得る。演算増幅器304は、差動入力とシングルエンド出力又は差動出力の何れか図4においては、シングルエンド出力を示すとを備え、出力が入力端子間の電圧差の倍数であるような、如何なるシステム、デバイス又は装置であってもよい。キャパシタ306は、誘電体によって隔てられた一対の導電体から構成される電子部品とすることができ、導電体間に電位差が存在するときに誘電体内に静電界が生じ、それによりエネルギーが蓄積され、且つ導電体間に機械的な力が生成される。演算増幅器304の正側の入力端子はグランド電位が供給され得る。キャパシタ306は、演算増幅器304の負側の入力端子と出力端子との間に接続され得る。動作時、積分器302は、その入力例えば、演算増幅器304の負側の入力端子で電流信号を受け取り、その出力に、時間に関する入力電流信号の積分値を表す電圧信号を生成する。図4に示すように、複数の積分器302のうちの所定のものが抵抗308を介して接続され得る。抵抗308は、オームの法則に従って、それを流れる電流に比例する電圧をその端子間に生成する如何なる電子的要素であってもよい。ADC224の動作時、一部の抵抗308例えば、抵抗308a及び308bは、1つの積分器302によって出力された電圧を、別の1つの積分器302に入力される電流に変換し得る。また、一部の抵抗308は、ADC224の伝達関数に影響を及ぼすように構成され得る。例えば、抵抗308cは、ADC224の所望の雑音伝達関数noisetransferfunction;NTFを確立するように、積分器302bの出力と積分器302aの入力との間のフィードバックパス内に接続され得る。抵抗308c、抵抗308aの抵抗値、及び/又はキャパシタ306bを含むADC224の構成要素群の特性は、大きい帯域外利得がNTFに対して使用される伝統的な手法と比較して、NTFが小さい帯域外利得を有するように選定され得る。図4に示すように、ADC224のフィードフォワードパスの利得素子312は、フィードフォワードパスによって生成される信号が積分器302cの入力に伝達されるその他の電流信号と足し合わされるように初段の積分器302aの出力と最終段の積分器302cとの間に接続された、プログラム可能なキャパシタ316として実装され得る。図4はフィードフォワードパスの構成の一例を示しているが、その他の構成も可能である例えば、何れかの積分器302の出力と、それより後段の何れかの積分器302の入力との間にプログラム可能なキャパシタを接続してもよい。システム100には、この開示の範囲内で、変更、付加又は省略が為され得る。システム100の構成要素群は、一体化されてもよいし、別個にされてもよい。また、システム100の動作は、より多い、より少ない、あるいはその他の構成要素によって実行されてもよい。本明細書において、各は、集合の各メンバー、又は集合の部分集合の各メンバーを意味する。この開示は幾つかの実施形態を用いて説明されたものであるが、様々な変形及び変更が当業者に示唆され得る。この開示は、添付の請求項の範囲に入る全ての変形及び変更を包含するものである。以上の説明に関し、更に以下の付記を開示する。付記1変調された無線信号を復調して、電流モードベースバンド信号を生成するダウンコンバータと、前記電流モードベースバンド信号をデジタル出力信号に変換するアナログ-デジタル変換器ADCと、を有することを特徴とする受信器。付記2前記ダウンコンバータはフィルタ素子を介さずに前記ADCに接続されていることを特徴とする付記1に記載の受信器。付記3前記ADCは、複数の積分器であり、各積分器が、その入力で受信した電流モード信号の和を、該電流モード信号の和の時間積分を表す電圧モード信号に変換するように構成され、当該複数の積分器は少なくとも、前記電流モードベースバンド信号を入力で受信する初段積分器と、最終段アナログ信号を出力で生成する最終段積分器とを有し、当該複数の積分器はカスケード構成に配置され、前記最終段積分器以外の前記複数の積分器の各々の出力が後続の積分器の入力に抵抗を介して接続され、該抵抗は第1の電流モード信号を該後続の積分器の入力に伝達する、複数の積分器と、前記最終段アナログ信号を前記デジタル出力信号に変換するように構成された量子化器と、複数のデジタル-アナログ変換器DACであり、所定のDACが、前記複数の積分器のうちの1つに関連付けられ、且つ前記デジタル出力信号を第2の電流モード信号に変換するように構成され、該第2の電流モード信号は、該所定のDACが関連付けられた積分器の入力に伝達される、複数のDACと、を有する、ことを特徴とする付記1に記載の受信器。付記4前記ADCは更に、前記デジタル出力信号を第3の電流モード信号に変換する遅延補償用のDACを有し、該第3の電流モード信号は前記最終段積分器の入力に伝達される、ことを特徴とする付記3に記載の受信器。付記5前記遅延補償用のDACは、前記最終段積分器に関連付けられた前記所定のDACの時間遅延とは異なる時間遅延を有する、ことを特徴とする付記4に記載の受信器。付記6前記ADCは更に、前記最終段積分器以外の前記複数の積分器のうちの1つの出力から前記初段積分器の入力へのフィードバックパスを有する、ことを特徴とする付記3に記載の受信器。付記7前記フィードバックパスは第2の抵抗を有する、ことを特徴とする付記6に記載の受信器。付記8前記ADCは更に、前記複数の積分器のうちの第1積分器の出力から前記複数の積分器のうちの第2積分器の入力へのフィードフォワードパスを有する、ことを特徴とする付記3に記載の受信器。付記9前記第1積分器は前記初段積分器であり、且つ前記第2積分器は前記最終段積分器である、ことを特徴とする付記8に記載の受信器。付記10前記フィードフォワードパスは、前記ADCの信号伝達関数において所望の周波数で伝達ゼロを実現するように選定されたキャパシタンスを有するキャパシタを有する、ことを特徴とする付記8に記載の受信器。付記11前記キャパシタンスは調整可能なキャパシタンスである、ことを特徴とする付記10に記載の受信器。付記12電流モードベースバンド信号をデジタル出力信号に変換するアナログ-デジタル変換器ADCであって、複数の積分器であり、各積分器が、その入力で受信した電流モード信号の和を、該電流モード信号の和の時間積分を表す電圧モード信号に変換するように構成され、当該複数の積分器は少なくとも、前記電流モードベースバンド信号を入力で受信するように構成された初段積分器と、最終段アナログ信号を出力で生成するように構成された最終段積分器とを有し、当該複数の積分器はカスケード構成に配置され、前記最終段積分器以外の前記複数の積分器の各々の出力が後続の積分器の入力に抵抗を介して結合され、該抵抗は第1の電流モード信号を該後続の積分器の入力に伝達する、複数の積分器と、前記最終段アナログ信号を前記デジタル出力信号に変換するように構成された量子化器と、複数のデジタル-アナログ変換器DACであり、所定のDACが、前記複数の積分器のうちの1つに関連付けられ、且つ前記デジタル出力信号を第2の電流モード信号に変換し、該第2の電流モード信号は、該所定のDACが関連付けられた積分器の入力に伝達される、複数のDACと、を有することを特徴とするADC。付記13前記デジタル出力信号を第3の電流モード信号に変換する遅延補償用のDACを更に有し、該第3の電流モード信号は前記最終段積分器の入力に伝達される、ことを特徴とする付記12に記載のADC。付記14前記遅延補償用のDACは、前記最終段積分器に関連付けられた前記所定のDACの時間遅延とは異なる時間遅延を有する、ことを特徴とする付記13に記載のADC。付記15前記最終段積分器以外の前記複数の積分器のうちの1つの出力から前記初段積分器の入力へのフィードバックパスを更に有する、ことを特徴とする付記12に記載のADC。付記16前記フィードバックパスは第2の抵抗を有する、ことを特徴とする付記15に記載のADC。付記17前記複数の積分器のうちの第1積分器の出力から前記複数の積分器のうちの第2積分器の入力へのフィードフォワードパスを更に有する、ことを特徴とする付記12に記載のADC。付記18前記第1積分器は前記初段積分器であり、且つ前記第2積分器は前記最終段積分器である、ことを特徴とする付記17に記載のADC。付記19前記フィードフォワードパスは、前記ADCの信号伝達関数において所望の周波数で伝達ゼロを実現するように選定されたキャパシタンスを有するキャパシタを有する、ことを特徴とする付記17に記載のADC。付記20前記キャパシタンスは調整可能なキャパシタンスである、ことを特徴とする付記19に記載のADC。付記21第1のデジタル信号を第1の変調無線通信信号に変換し、該第1の変調無線通信信号を送信する送信パスと、第2の変調無線通信信号を受信し、該第2の変調無線通信信号を第2のデジタル信号に変換する受信パスと、を有し、前記受信パスは、前記第2の変調無線通信信号を復調して、電流モードベースバンド信号を生成するダウンコンバータと、前記電流モードベースバンド信号を前記第2のデジタル信号に変換するアナログ-デジタル変換器ADCと、を有する、ことを特徴とする無線通信装置。付記22前記ダウンコンバータはフィルタ素子を介さずに前記ADCに接続されていることを特徴とする付記21に記載の無線通信装置。付記23前記ADCは、複数の積分器であり、各積分器が、その入力で受信した電流モード信号の和を、該電流モード信号の和の時間積分を表す電圧モード信号に変換するように構成され、当該複数の積分器は少なくとも、前記電流モードベースバンド信号を入力で受信するように構成された初段積分器と、最終段アナログ信号を出力で生成するように構成された最終段積分器とを有し、当該複数の積分器はカスケード構成に配置され、前記最終段積分器以外の前記複数の積分器の各々の出力が後続の積分器の入力に抵抗を介して結合され、該抵抗は第1の電流モード信号を該後続の積分器の入力に伝達する、複数の積分器と、前記最終段アナログ信号を前記第2のデジタル信号に変換するように構成された量子化器と、複数のデジタル-アナログ変換器DACであり、各特定のDACが、前記複数の積分器のうちの1つに関連付けられ、且つ前記第2のデジタル信号を第2の電流モード信号に変換するように構成され、該第2の電流モード信号は、該特定のDACが関連付けられた積分器の入力に伝達される、複数のDACと、を有する、ことを特徴とする付記21に記載の無線通信装置。