一定周期で計数する第1の計数手段と、前記第1の計数手段の計数値があらかじめ設定された値になると、外部の記憶装置に記憶動作を処理させる処理手段と、前記処理手段の記憶動作結果から前記記憶装置の異常の有無を判断する判断手段と、一定周期で計数し、外部の演算装置から所定の信号を受け取った時に計数を開始する第2の計数手段と、前記判断手段が異常なしと判断した場合に信号を出力する信号出力手段と、前記第2の計数手段の計数値が所定の値になっても前記演算装置から次の信号を受信できない場合に演算装置に障害が発生していると判定する判定手段と、前記判定手段における判定結果を外部に通知するための通知手段、を備えた演算装置と、を備えた監視装置。前記処理手段は、前記第1の計数手段の計数値があらかじめ設定された値になると、その計数値を前記記憶装置の特定のアドレスに書込んだ後に読み出す動作をするものであり、前記判断手段は、当該読み出した値を当該書込んだ値と比較することで異常の有無を判断するものである、請求項1記載の監視装置。請求項1または2記載の監視装置を複数有する相互監視システム。一定周期で計数する第1の計数回路と、前記第1の計数手段の計数値があらかじめ設定された値になった時に信号を出力する信号出力回路と、一定周期で計数し、外部の演算装置から所定の信号を受け取った時に計数を開始する第2の計数回路と、前記第2の計数回路の計数値が所定の値になっても前記演算装置から次の信号を受信できない場合に演算装置に障害が発生していると判定する判定回路と、前記判定回路における判定結果を外部に通知するための通知回路と、を備えた監視回路をさらに備えた請求項3に記載の相互監視システム。本発明の目的は、監視装置間で障害の発生の有無を相互監視する際に、記憶装置の動作が正常か否かを含めた監視が可能な監視装置及び相互監視システムを提供することである。請求項1に係る本発明は、一定周期で計数する第1の計数手段と、前記第1の計数手段の計数値があらかじめ設定された値になると、外部の記憶装置に記憶動作を処理させる処理手段と、前記処理手段の記憶動作結果から前記記憶装置の異常の有無を判断する判断手段と、一定周期で計数し、外部の演算装置から所定の信号を受け取った時に計数を開始する第2の計数手段と、前記判断手段が異常なしと判断した場合に信号を出力する信号出力手段と、前記第2の計数手段の計数値が所定の値になっても前記演算装置から次の信号を受信できない場合に演算装置に障害が発生していると判定する判定手段と、前記判定手段における判定結果を外部に通知するための通知手段、を備えた演算装置とを備えた監視装置である。請求項2に係る本発明は、前記処理手段が、前記第1の計数手段の計数値があらかじめ設定された値になると、その計数値を前記記憶装置の特定のアドレスに書込んだ後に読み出す動作をするものであり、前記判断手段が、当該読み出した値を当該書込んだ値と比較することで異常の有無を判断するものである請求項1記載の監視装置である。請求項3に係る本発明は、請求項1または2記載の監視装置を複数有する相互監視システムである。請求項4に係る本発明は、一定周期で計数する第1の計数回路と、前記第1の計数手段の計数値があらかじめ設定された値になった時に信号を出力する信号出力回路と、一定周期で計数し、外部の演算装置から所定の信号を受け取った時に計数を開始する第2の計数回路と、前記第2の計数回路の計数値が所定の値になっても前記演算装置から次の信号を受信できない場合に演算装置に障害が発生していると判定する判定回路と、前記判定回路における判定結果を外部に通知するための通知回路とを備えた監視回路をさらに備えた請求項3に記載の相互監視システムである。請求項1に係る本発明によれば、監視装置間で障害の発生の有無を相互監視する際に、記憶装置の動作が正常か否かを含めた監視を行うことが可能であり、少なくともこの監視装置の使用する記憶装置の異常について、本構成を有しない場合と比べて故障検知の信頼性が高くなる監視装置を提供することができる。請求項2に係る本発明によれば、請求項1に係る本発明により得られる効果に加えて、記憶装置の特定のアドレスに書き込んだ計数値と読み出した値を比較することで異常の有無を判断し、異常なしと判断手段が判断した場合に他の監視装置に対して正常に動作している旨の信号を出力することが可能な監視装置を提供することができる。請求項3に係る本発明によれば、請求項1または2記載の監視装置を複数有する相互監視システムを提供することができる。請求項4に係る本発明によれば、請求項3に係る本発明により得られる効果に加えて、ソフトウェアによる処理により監視装置間相互で障害検出を行う場合と比較して、障害検出の信頼性を向上させることが可能な相互監視システムを提供することができる。次に、本発明の実施の形態について図面を参照して詳細に説明する。図1は本発明の一実施形態の相互監視システムのシステム構成を示す図である。本発明の一実施形態の相互監視システムは、図1に示されるように、シリアルバス20により互いに接続された4つの監視装置11~14により構成されている。そして、監視装置11~14は、それぞれ、相互に障害や異常が発生していないかを相互に監視している。この相互監視の具体的な方法については下記で説明する。次に、監視装置11~14の構成について説明する。4つの監視装置11~14の構成は基本的には同じ構成となっているため、以下の説明では、監視装置11の構成のみを説明するが、監視装置12~14の構成も監視装置11の構成と同様である。監視装置11は、図2に示されるように、CPU演算装置30と、タイマ31、32と、処理部37と、判断部38とから構成されている。また、CPU30には、制御プログラムに基づいて所定の処理が実行されることにより、割込み信号出力部34、判定部35、通知部36等の機能が実現されている。また、監視装置11には、外部にRAM、ROM、HDD等の記憶装置33が接続されている。タイマ31は、タイマ値計数値を一定周期でカウントアップまたはカウントダウンするカウント計数動作を行っている。本実施形態においては、タイマ31は、タイマ値を1ずつカウントアップインクリメントする動作を行うものとして説明する。処理部37は、タイマ31のタイマ値があらかじめ設定された値になると、外部の記憶装置33に記憶動作を処理させる。具体的には、処理部37は、タイマ31のタイマ値が100になると、そのタイマ値を記憶装置33の特定のアドレスに書き込んだ後に読み出す動作を行う。判断部38は、処理部37の記憶動作結果から記憶装置33の異常の有無を判断する。具体的には、判断部38は、処理部37が記憶装置33の特定のアドレスから読み出した値を、その特定のアドレスに書き込んだ値と比較することで記憶装置33の異常の有無を判断する。割込み信号出力部34は、判断部38が記憶装置33に異常が無いと判断した場合に、他の監視装置12~14に対して正常に動作している旨を通知するための信号である割り込み信号を出力するとともにタイマ31をリセットする。タイマ32は、他の監視装置12~14のCPUからの割込み信号を受信するとカウント動作を開始し、タイマ31と同様に一定周期でタイマ値をカウントアップまたはカウントダウンするカウント動作を行っている。判定部35は、タイマ32のタイマ値が所定の値になっても、割込み信号を受信した監視装置から次の割込み信号を受信できない場合に、その監視装置に何等かの障害が発生していると判定する。例えば、判定部35は、監視装置12からの割込み信号を受信してから、タイマ32のタイマ値が200カウントされる間に次の割り込み信号を監視装置12から受信できない場合、監視装置12に何等かの障害が発生しているものと判定する。通知部36は、判定部35における判定結果を、図示しない上位のプロセッサに通知したりLED等を用いて通知することによって外部に通知する。記憶装置33は、CPU30または処理部37の指示に基づいて各種データを記憶する動作を行っている。次に、このタイマ31、処理部37、判断部38および割込み信号出力部34の動作を図3のフローチャートを参照して説明する。先ず、タイマ31は割込み信号出力部34によりリセットされると、タイマ値をクリアして0とするステップS101。そして、タイマ31では、タイマ値が100となるまで、タイマ値を0から1ずつカウントアップするステップS102。ステップS103においてタイマ値が100になると、処理部37は、このタイマ値を記憶装置33の所定アドレスに書き込むステッS104。そして、処理部37では、記憶装置33の所定アドレスから値を読み出すステップS105。そして、判断部38は、読み出した値と書き込んだ値を比較することにより記憶装置33の異常の有無を判断するステップS106。ここで、記憶装置33が正常に動作しているのであれば、読み出した値は書き込んだ値と同じ100となっているはずである。そのため、割込み信号出力部34は、判断部38において読み出した値と書き込んだ値が一致したと判断された場合ステップS107においてYes、割込み信号を出力するステップS108。なお、割込み信号出力部34は、判断部38において読み出した値と書き込んだ値が一致しないと判断された場合ステップS107においてNo、割込み信号を出力しない。なお、本実施形態では、タイマ値があらかじめ設定された値になると記憶装置33に記憶動作を処理させる例として、タイマ値が100になると、そのタイマ値を記憶装置33の特定のアドレスに書込んだ後に読み出す場合を用いて説明しているが、記憶装置33に記憶動作を処理させるものであれば他の記憶動作を行われるようにしてもよい。例えば、タイマ値が100になると、予め設定されている値を記憶装置33の特定のアドレスに書込んだ後に読み出すような記憶動作を行わせるようにしてもよい。[変形例]上記実施形態では、4つの監視装置11~14の間で相互監視を行う場合を用いて説明したが、4つの監視装置11~14に加えて監視回路40を用いて相互監視を行うようにした相互監視システムを図4に示す。この図4に示した監視回路40の構成を図5を参照して説明する。監視回路40は、図5に示されるように、タイマ31、32と、割込み信号出力回路51と、判定回路52と、通知回路53とから構成されている。タイマ31、32は、図2に示したタイマ31、32と同様の構成であるため、その説明は省略する。割込み信号出力回路51、判定回路52、通知回路53は、それぞれ、図2に示した割込み信号出力部34、判定部35、通知部36と同様な動作を行う。しかし、図2に示した割込み信号出力部34、判定部35、通知部36がソフトウェアにより機能的に実現されているのに対して、図5に示す割込み信号出力回路51、判定回路52、通知回路53は、ロジック回路論理回路によりハードウェア的に構成されている点が大きく異なる。ただし、本実施形態における監視回路40には、図2に示した処理部37、判断部38に対応する構成は無いため、本実施形態における割込み信号出力回路51は、タイマ31のタイマ値があらかじめ設定された値、例えば100になると、割込み信号を出力するとともにタイマ31をリセットする動作を行う。この監視回路40にはCPUや記憶装置は設けられておらず、監視装置11~14の機能が正常であるか否かを監視することのみを目的として設けられている。そして、監視回路40では、割込み信号出力処理、判定処理等をロジック回路により簡易な構成で実現している。これに対して、監視装置11~14におけるそれぞれのCPUは、他の監視装置の監視以外の他の機能も行っているため、ソフトウェアによるバグ等により動作が異常になる可能性は、一般的にハードウェアにより構成されたロジック回路よりも高いものと考えられる。