第1端子が負荷に連結していて第2端子が電源に連結しているスイッチを制御するランプ波形生成装置であって、前記スイッチの制御端に連結しており、前記スイッチのオンオフを制御する駆動制御信号を前記スイッチの制御端に出力して前記負荷の電圧をランプ形態に変更させるゲートドライバと、所定のデューティを有する入力信号の入力を受け、前記負荷の電圧を感知し、前記負荷の電圧と前記入力信号を用いて前記駆動制御信号を制御するランプ傾き補償回路と、を含む、ランプ波形生成装置。前記ランプ傾き補償回路は、前記負荷の電圧を感知する電圧感知部と、前記入力信号を用いて基準波形を生成する基準波形生成器と、前記負荷の電圧と基準波形の電圧を比較して前記駆動制御信号に対応するパルス信号を出力する比較器と、を含む、請求項1に記載のランプ波形生成装置。前記ランプ傾き補償回路は、前記ランプ傾き補償回路の動作期間に所定のレベルを有するイネーブル信号と前記パルス信号を論理演算して前記駆動制御信号を生成する論理素子と、をさらに含む、請求項2に記載のランプ波形生成装置。前記基準波形は、前記入力信号の第1レベルに電圧が変更し、前記入力信号の第2レベルに前記電圧が維持される階段式ランプ波形を含む、請求項2に記載のランプ波形生成装置。前記ランプ傾き補償回路は、前記入力信号に同期されて前記入力信号周期の50未満の所定デューティを有する最小デューティパルス信号を生成する最小デューティパルス生成器と、前記最小デューティパルス信号と前記パルス信号を論理演算して前記駆動制御信号を生成する論理素子と、をさらに含む、請求項2に記載のランプ波形生成装置。前記論理素子は、前記最小デューティパルス信号と前記パルス信号を論理合演算する論理合素子と、前記論理合素子の出力信号と前記ランプ傾き補償回路の動作期間に所定のレベルを有するイネーブル信号を論理積演算する論理積素子と、を含む、請求項5に記載のランプ波形生成装置。前記ランプ傾き補償回路は、前記入力信号を前記入力信号の一周期の所定遅延比率だけ遅延させて前記論理素子に出力する遅延器をさらに含む、請求項5に記載のランプ波形生成装置。前記遅延比率は前記遅延器の外部で調節することができる、請求項7に記載のランプ波形生成装置。前記最小デューティパルス生成器は、前記遅延器から伝達される遅延した入力信号に同期されて前記入力信号周期の50未満の所定デューティを有する最小デューティパルス信号を生成する、請求項7に記載のランプ波形生成装置。前記論理素子は、前記最小デューティパルス信号と前記パルス信号を論理合演算する論理合素子と、前記論理合素子の出力信号、前記ランプ傾き補償回路の動作期間に所定のレベルを有するイネーブル信号、および前記遅延器の出力信号を論理積演算する論理積素子と、を含む、請求項9に記載のランプ波形生成装置。前記ランプ傾き補償回路は、前記遅延器から遅延した入力信号のデューティをラッチして出力信号を生成し、前記入力信号の次の周期開始時点に前記出力信号をリセットさせるフリップフロップ素子と、をさらに含む、請求項7に記載のランプ波形生成装置。前記論理素子は、前記最小デューティパルス信号と前記パルス信号を論理合演算する論理合素子、および前記論理合素子の出力信号、前記ランプ傾き補償回路の動作期間に所定のレベルを有するイネーブル信号、および前記フリップフロップ素子の出力信号を論理積演算する論理積素子と、を含む、請求項11に記載のランプ波形生成装置。前記ランプ傾き補償回路は、前記入力信号を反転させて前記論理素子に出力するインバータ素子をさらに含む、請求項5に記載のランプ波形生成装置。前記最小デューティパルス生成器は、前記インバータ素子から伝達される反転した入力信号を用いて前記入力信号周期の50未満の所定デューティを有する最小デューティパルス信号を生成する、請求項13に記載のランプ波形生成装置。前記論理素子は、前記最小デューティパルス信号と前記パルス信号を論理合演算する論理合素子と、前記論理合素子の出力信号、前記ランプ傾き補償回路の動作期間に所定のレベルを有するイネーブル信号、および前記インバータの出力信号を論理積演算する論理積素子と、を含む、請求項14に記載のランプ波形生成装置。前記ランプ傾き補償回路は、前記駆動制御信号を増幅させた後、前記ゲートドライバに出力するバッファをさらに含む、請求項2に記載のランプ波形生成装置。ランプ波形生成装置において、第1端子が負荷に連結していて第2端子が電源に連結しているスイッチを制御してランプ波形を生成する方法であって、所定のデューティを有する入力信号を受信する段階と、前記負荷の電圧を感知する段階と、前記入力信号を用いて基準波形を生成する段階と、前記基準波形の電圧と前記負荷の電圧を比較して駆動制御信号を生成する段階と、前記駆動制御信号に応じて前記スイッチをオンオフさせ前記ランプ波形を生成する段階と、を含む、ランプ波形生成方法。前記駆動制御信号を生成する段階は、前記基準波形の電圧と前記負荷の電圧を比較してパルス信号を出力する段階と、前記ランプ波形生成装置の動作期間に所定のレベルを有するイネーブル信号と前記パルス信号を論理演算して前記駆動制御信号を生成する段階と、を含む、請求項17に記載のランプ波形生成方法。前記駆動制御信号を生成する段階は、前記入力信号を遅延させる段階をさらに含み、前記論理演算して前記駆動制御信号を生成する段階は、前記イネーブル信号と前記パルス信号と遅延させた入力信号を追加で論理演算する段階を含む、請求項18に記載のランプ波形生成方法。前記駆動制御信号を生成する段階は、前記遅延した入力信号のデューティをラッチして出力信号を生成する段階と、前記入力信号の次の周期開始時点に前記出力信号をリセットさせる段階と、をさらに含み、前記論理演算して前記駆動制御信号を生成する段階は、前記イネーブル信号と前記パルス信号と前記出力信号を追加で論理演算する段階を含む、請求項19に記載のランプ波形生成方法。前記駆動制御信号を生成する段階は、前記入力信号に同期されて前記入力信号周期の50未満の所定デューティを有する最小デューティパルス信号を生成する段階と、前記基準波形の電圧と前記負荷の電圧を比較してパルス信号を出力する段階と、前記最小デューティパルス信号と前記パルス信号を論理演算して前記駆動制御信号を生成する段階と、を含む、請求項17に記載のランプ波形生成方法。前記論理演算して前記駆動信号を生成する段階は、前記最小デューティパルス信号と前記パルス信号を論理合演算する段階と、論理合演算した信号と前記ランプ波形生成装置の動作期間に所定のレベルを有するイネーブル信号を論理積演算する段階と、を含む、請求項21に記載のランプ波形生成方法。前記駆動制御信号を生成する段階は、前記入力信号を遅延させる段階をさらに含み、前記最小デューティパルス信号を生成する段階は、前記入力信号の代わりに前記遅延した入力信号に同期されて前記入力信号周期の50未満の所定デューティを有する最小デューティパルス信号を生成し、前記論理積演算する段階は、前記論理合演算した信号と前記イネーブル信号と遅延させた入力信号を追加で論理積演算する段階を含む、請求項22に記載のランプ波形生成方法。前記駆動制御信号を生成する段階は、前記入力信号を遅延させる段階と、遅延した入力信号のデューティをラッチして出力信号を生成する段階と、前記入力信号の次の周期開始時点に前記出力信号をリセットさせる段階と、を含み、前記最小デューティパルス信号を生成する段階は、前記入力信号の代わりに前記出力信号に同期されて前記入力信号周期の50未満の所定デューティを有する最小デューティパルス信号を生成し、前記論理積演算する段階は、前記イネーブル信号と前記パルス信号と前記出力信号を追加で論理演算する段階を含む、請求項22に記載のランプ波形生成方法。本発明は上述したような問題点を解決するために案出されたものであって、本発明は、内的要因や外的要因によってもランプ波形の傾きをより正確に制御してプラズマ表示パネルを安定的に駆動させることができるランプ波形生成装置および方法を提供することを目的とする。また、本発明は、プラズマ表示パネルの条件に応じてランプ波形の傾きを変更することができるランプ波形生成装置および方法を提供することを他の目的とする。本発明の実施形態によれば、第1端子が負荷に連結していて第2端子が電源に連結しているスイッチを制御するランプ波形生成装置が提供される。ランプ波形生成装置はゲートドライバおよびランプ傾き補償回路を含む。ゲートドライバは前記スイッチの制御端に連結しており、前記スイッチのオンオフを制御する駆動制御信号を前記スイッチの制御端に出力して前記負荷の電圧をランプ形態に変更させる。また、ランプ傾き補償回路は所定のデューティを有する入力信号の入力を受け、前記負荷の電圧を感知し、前記負荷の電圧と前記入力信号を用いて前記駆動制御信号を制御する。本発明の他の実施形態によれば、ランプ波形生成装置において、第1端子が負荷に連結していて第2端子が電源に連結しているスイッチを制御してランプ波形を生成する方法が提供される。ランプ波形生成方法は、所定のデューティを有する入力信号を受信する段階、前記負荷の電圧を感知する段階、前記入力信号を用いて基準波形を生成する段階、前記基準波形の電圧と前記負荷の電圧を比較して駆動制御信号を生成する段階、および前記駆動制御信号に応じて前記スイッチをオンオフさせて前記ランプ波形を生成する段階を含む。本発明の実施形態によれば、複雑なフィードバックアルゴリズムやADCやDACなどの素子を用いなくても、内的および外的要因に関係なく安定したランプ波形を生成することができる。さらに、ブートストラップコンデンサがなくても、ランプ波形の傾きおよびランプ波形から一ステップの電圧変化幅までも簡単に制御することができる。以下、添付の図面を参照しながら、本発明の実施形態について本発明が属する技術分野において通常の知識を有する者が容易に実施できるように詳しく説明する。しかし、本発明は多様に相違した形態に実現することができ、ここで説明する実施形態に限定されるものではない。また、図面において本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体に渡って類似する部分については類似する図面符号を付与した。明細書および請求範囲全体において、ある部分がある構成要素を含むとするとき、これは特に反対となる記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことを意味する。また、ある部分が他の部分と連結しているとするとき、これは直接的に連結している場合だけではなく、その中間に他の素子を間において連結している場合も含む。次に、本発明の実施形態に係るランプ波形生成装置および方法について図面を参照しながら詳細に説明する。図1は本発明が適用されるプラズマ表示装置の駆動波形を示す図である。図1では説明の便宜のために、プラズマ表示装置においてランプ波形が印加される電極をY電極で示し、リセット期間でY電極に印加される駆動波形のみを示した。図1を参照すれば、リセット期間の上昇期間にY電極の電圧がVs電圧からVset電圧まで漸進的に増加する上昇ランプ波形がY電極に印加され、リセット期間の下降期間にY電極の電圧がVs電圧からVscl電圧まで漸進的に減少する下降ランプ波形がY電極に印加される。このような上昇ランプ波形および下降ランプ波形によってすべてのセルで暗放電が起こりながら均一な壁電荷が形成される。図2は本発明が適用されるプラズマ表示装置の駆動装置を示す図である。図2では説明の便宜のために、上昇ランプ波形を印加するための駆動装置のみを示し、1つのY電極と1つのX電極またはA電極によって形成される容量性成分をパネルキャパシタCpで示し、X電極は接地されているものと示した。図2を参照すれば、プラズマ表示装置の駆動装置は、トランジスタYsetおよびランプ波形生成装置10を含む。また、ランプ波形生成装置10は、ランプ傾き補償回路100、ゲートドライバ200、およびランプ補助回路300を含む。このとき、トランジスタYsetはnチャネル電界効果トランジスタ、特にNMOSnchannelmetaloxidesemiconductorトランジスタで示したが、類似して機能する他のトランジスタがトランジスタYsetとして用いられてもよい。トランジスタYsetのソースがパネルキャパシタCpのY電極に連結しており、トランジスタYsetのドレインがVset電圧を供給する電源Vsetに連結している。ランプ傾き補償回路100は負荷、すなわち、パネルキャパシタCpのY電極の電圧VCPを感知し、パネルキャパシタCpのY電極の電圧VCPに応じて駆動制御信号VOUTを生成してゲートドライバ200に出力する。ゲートドライバ200はトランジスタYsetのゲートに連結しており、ランプ傾き補償回路100から出力される駆動制御信号VOUTをトランジスタYsetのゲートに出力してトランジスタYsetをオンオフさせる。ランプ補助回路300はトランジスタYsetのゲートとトランジスタYsetのドレインとの間に連結しており、ゲートドライバ200と共に駆動してY電極の電圧をランプ形態に増加させる。このようなランプ補助回路300は、トランジスタYsetのドレインとトランジスタYsetのゲートとの間に連結しているキャパシタC1およびトランジスタYsetのゲートとゲートドライバ200との間に連結している抵抗R1を含んでもよい。具体的に、ゲートドライバ200からハイレベルの駆動制御信号VOUTが出力されれば、キャパシタC1とトランジスタYsetの寄生キャパシタによって形成されるキャパシタンス成分と抵抗R1によって形成される経路によってトランジスタYsetのゲート電圧が徐々に増加する。そうすれば、ゲート電圧が徐々に増加するうちにトランジスタYsetが導通し、電源VsetからY電極に電流が供給されてY電極の電圧が増加し、これによってトランジスタYsetのソース電圧が増加する。この場合、キャパシタC1によってトランジスタYsetのゲート電圧は維持されるため、トランジスタYsetのゲート-ソース電圧が減少し、トランジスタYsetの閾値電圧よりも低くなるときにトランジスタYsetは遮断される。再びトランジスタYsetのゲート電圧はゲートドライバ200から供給されるハイレベルの駆動制御信号VOUTによって徐々に増加し、トランジスタYsetが再び導通してY電極の電圧が再び増加する。このように、トランジスタYsetの導通/遮断の反復によってY電極の電圧がランプ形態に増加することができる。このように、本発明の実施形態に係るランプ波形生成装置10は、パネルキャパシタCpのY電極の電圧VCPに応じてトランジスタYsetをオンオフする駆動制御信号を生成することにより、内的および外的要因に関係なく安定したランプ波形を生成することができる。次に、パネルキャパシタCpのY電極の電圧VCPに応じて駆動制御信号VOUTを生成する実施形態について、図3~図11を参照しながら詳しく説明する。図3は本発明の第1実施形態に係るランプ傾き補償回路を示す図であり、図4は基準波形を生成する一例を示す図である。図3を参照すれば、ランプ傾き補償回路100は、電圧感知部110、基準波形生成器120、比較器130、論理積素子140、およびバッファ150を含む。電圧感知部110はパネルキャパシタCpのY電極の電圧VCPを感知し、Y電極の電圧VCPを比較器130の反転端子-に出力する。基準波形生成器120は、基準波形設定信号VRSの入力を受けると、入力信号VINを用いて基準波形VRAMPを生成し、生成した基準波形VRAMPを比較器130の非反転端子に出力する。このとき、基準波形生成器120は、基準波形VRAMPで線状または階段式ランプ波形を生成することができる。一例として、図4に示すように、基準波形生成器120は、入力信号VINがハイレベルの期間に漸進的に増加し、入力信号VINがローレベルの期間にその電圧を維持する形態として基準波形VRAMPを生成してもよい。比較器130は反転端子-に入力されるY電極の電圧VCPと非反転端子に入力される基準波形VRAMPの電圧を比較し、比較した結果によるパルス信号VFBを論理積素子140に出力する。論理積素子140はランプ傾き補償回路100の動作させるイネーブル信号VENと比較器130のパルス信号VFBの入力を受け、入力された2つの信号VFB、VENを論理積演算して駆動制御信号VOUTを生成する。その後、論理積素子140は駆動制御信号VOUTをバッファ150に出力する。バッファ150は論理積素子140から出力される駆動制御信号VOUTを増幅させた後、ゲートドライバ200に出力する。このようなランプ傾き補償回路100の動作について、図5を参照しながら詳しく説明する。図5は本発明の第1実施形態に係るランプ傾き補償回路の動作タイミング図である。図5を参照すれば、比較器130は、非反転端子に入力される基準波形の電圧VRAMPと反転端子-に入力されるY電極の電圧VCPとを比較する。このとき、比較器130は、非反転端子に入力される基準波形の電圧VRAMPが反転端子-に入力されるY電極の電圧VCPよりも高い場合にはハイレベルのパルス信号VFBを論理積素子140に出力し、非反転端子に入力される基準波形の電圧VRAMPが反転端子-に入力されるY電極の電圧VCP以下である場合にはローレベルのパルス信号VFBを論理積素子140に出力する。論理積素子140は、イネーブル信号VENと比較器130のパルス信号VFBを論理積演算して駆動制御信号VOUTを生成する。このとき、論理積素子140は、イネーブル信号VENとパルス信号VFBがすべてハイレベルの期間にのみハイレベルを出力するため、駆動制御信号VOUTはイネーブル信号VENとパルス信号VFBがすべてハイレベルであるときにハイレベルを有し、残りの期間にはローレベルを有する。このように、本発明の実施形態に係る駆動制御信号VOUTは、入力信号VINによって生成される基準波形の電圧VRAMPとY電極の電圧VCPの比較によるパルス信号VFBによって決定される。すなわち、本発明の実施形態に係るランプ傾き補償回路100は、Y電極の電圧VCPが基準波形の電圧VRAMPに到達するまでハイレベルの駆動制御信号VOUTを出力する。これにより、Y電極の電圧VCPが基準波形の電圧VRAMPを急速に追従できるようになる。一方、図5の期間Aのように、パネルキャパシタCpのY電極の電圧VCPが基準波形VRAMPの電圧と同じである場合、ローレベルのパルス信号VFBが継続して出力される。このようになれば、パルス信号VFBがローレベルを有する期間に駆動制御信号VOUTも継続してローレベルを有する。このように、駆動制御信号VOUTがローレベルまたはハイレベルを有する期間が長くなれば、可変周波数flexiblefrequencyによる周波数干渉が発生する。図6は本発明の第2実施形態に係るランプ傾き補償回路を示す図であり、図7および図8はそれぞれ本発明の第2実施形態に係るランプ傾き補償回路の動作タイミング図である。図6を参照すれば、ランプ傾き補償回路100aは、本発明の第1実施形態に係るランプ傾き補償回路100に比べて最小パルス生成器160および論理和素子170をさらに含む。最小パルス生成器160は、最小パルス設定信号VMINSに応じて入力信号VINを用いて最小デューティを有する最小デューティパルス信号VMINを生成する。一例として、図7に示すように、最小パルス生成器160は、入力信号VINの上昇エッジでトリガされて所定のデューティMinを有する最小デューティパルス信号VMINを生成することができる。このとき、デューティMinは入力信号VINの動作周期に対して0~50の範囲で設定されてもよい。図7を参照すれば、論理和素子170は、最小デューティパルス信号VMINと比較器130のパルス信号VFBの入力を受け、入力された2つの信号VMIN、VFBを論理合演算して論理積素子140に出力する。このような論理和素子170は、最小デューティパルス信号VMINおよび比較器130のパルス信号VFBがすべてローレベルの期間にのみローレベルの信号を出力するため、期間Aに最小デューティパルス信号VMINによって最小デューティを有する駆動制御信号VOUTが出力される。このとき、最小デューティパルス信号VMINのデューティが小さいため、最小デューティパルス信号VMINによってY電極の電圧VCPはほぼ増加しないようになる。また、図8の期間A’のように、ランプ波形の上昇中にパネルキャパシタCpのY電極の電圧VCPが基準波形の電圧VRAMPより高い場合に、ローレベルのパルス信号VFBが継続して出力される。この期間A’にも可変周波数flexiblefrequencyによる周波数干渉が発生することがある。しかし、本発明の第2実施形態に係るランプ傾き補償回路100aは、最小デューティパルス信号VMINを用いて期間A’に最小デューティを有する駆動制御信号VOUTを出力することができる。このように、ランプ傾き補償回路100aは、最小デューティパルス信号VMINによって固定周波数動作が可能となり、可変周波数flexiblefrequencyによる周波数干渉を最小化することができる。図9は本発明の第3実施形態に係るランプ傾き補償回路を示す図であり、図10および図11は本発明の第3実施形態に係るランプ傾き補償回路の動作タイミング図である。図9を参照すれば、ランプ傾き補償回路100bは、本発明の第1または第2実施形態に係るランプ傾き補償回路100に比べて遅延器180をさらに含む。図9では、本発明の第2実施形態に係るランプ傾き補償回路100に遅延器180がさらに含まれるランプ傾き補償回路100bを示した。遅延器180は入力信号VINを定められた遅延比率だけ遅延させ、遅延した入力信号VIN_Dを論理積素子140に出力する。このとき、遅延比率は入力信号VINの0~100の間の値であり、外部で設定してもよい。一例として、図10に示すように、遅延器180は、入力信号VINを入力信号VINの半周期50dealyだけ遅延させてもよい。しかし、本発明がこれに限定されるものではない。また、最小パルス生成器160は、遅延した入力信号VIN_Dの上昇エッジでトリガされて入力信号VIN_Dよりも小さいデューティMinを有する最小デューティパルス信号VMINを生成してもよい。このように、ランプ傾き補償回路100bに遅延器180がさらに含まれる場合、論理積素子140bは第2実施形態とは異なって3つの入力端子を有するが、論理積素子140bの3つの入力端子としては、イネーブル信号VEN、遅延した入力信号VIN_D、および論理和素子170の出力信号VORが入力される。一方、ランプ傾き補償回路100bは、遅延器180の代わりに入力信号VINを反転して出力するインバータ素子図示せずを含んでもよい。そうすれば、最小パルス生成器160はインバータ素子から生成された反転入力信号の上昇エッジでトリガされ、最小デューティパルス信号VMINを生成することができる。論理積素子140bは3つの入力端子に入力される信号VEN、VIN_D、VORがすべてハイレベルの期間にハイレベルの駆動制御信号VOUTを出力する。そうすれば、駆動制御信号VOUTは図10のように示される。このように、ランプ傾き補償回路100bも遅延した入力信号VIN_D、入力信号VINによって生成される基準波形VRAMPの電圧とY電極の電圧VCPの比較によるパルス信号VFBを用いて駆動制御信号VOUTを生成する。本発明の第3実施形態に係る駆動制御信号VOUTは、遅延した入力信号VIN_Dによって最大デューティが制限される。すなわち、最大デューティ制限がない場合、図11において駆動制御信号VOUTは期間Bにハイレベルに維持される。そうすれば、トランジスタYsetが期間Bにターンオンの状態に維持される。これは、トランジスタYsetの損傷または破損の原因となり得る。したがって、本発明の第3実施形態では、駆動制御信号VOUTの最大デューティを制御するための遅延した入力信号VIN_Dまたは入力信号の反転信号を使用する。しかし、駆動制御信号VOUTの最大デューティ制限によって、図11の期間Bのように、Y電極の電圧VCPが基準波形VRAMPを追従できないことがある。以下、駆動制御信号VOUTの最大デューティ制限によって発生する問題を解決するための実施形態について、図12を参照しながら説明する。図12は本発明の第4実施形態に係るランプ傾き補償回路を示す図である。図12を参照すれば、ランプ傾き補償回路100cは、本発明の第3実施形態に係るランプ傾き補償回路100bに比べてフリップフロップ素子、例えばSRラッチ190をさらに含む。このようなフリップフロップ素子は遅延器180の出力端と論理積素子140との間に連結される。SRラッチ190は、入力信号VINが入力されるリセット端子R、遅延器180の遅延した入力信号VIN_Dが入力されるセット端子S、論理積素子140に連結する出力端子Qを有する。このようなSRラッチ190は、セット端子Sに入力される遅延した入力信号VIN_Dの上昇エッジに同期されてハイレベルを出力し、リセット端子Rに入力される入力信号VINの上昇エッジに同期されてローレベルを出力する。すなわち、SRラッチ190は、ハイレベルの遅延した入力信号VIN_Dをラッチしてハイレベルの出力信号を生成し、入力信号VINの上昇時点に同期されて出力信号をローレベルにリセットさせる。すなわち、第3実施形態において、入力信号VINのデューティが30である場合、遅延した入力信号VIN_Dによって駆動制御信号VOUTを生成すれば、Y電極の電圧VCPが基準波形VRAMPを追従できない場合にも駆動制御信号VOUTのデューティは30を越えることができない。しかし、第4実施形態によれば、SRラッチ190の出力信号に基づいて駆動制御信号VOUTを生成するため、駆動制御信号VOUTの最大デューティは遅延した入力信号VIN_Dの上昇時点から入力信号VINの次の上昇時点まで拡張されるため、Y電極の電圧VCPが基準波形VRAMPを急速に追従できるようになる。このように、本第4実施形態によれば、遅延した入力信号VIN_Dの上昇時点から入力信号VINの次の上昇時点までの期間が駆動制御信号VOUTの最大デューティとなるため、入力信号VINのデューティとは関係なく最大デューティ限界を設定することができる。また、本発明の第4実施形態のようにSRラッチ190を用いれば、入力信号VINノイズ耐性NoiseImmunityを増加させることができ、駆動制御信号VOUTのグリッチglitch現象を予防することができる。入力信号VINのデューティが高い場合、直前周期の入力信号VINが遅延した直前入力信号VIN_Dが、現在周期の入力信号VINと重畳が発生することがある。すなわち、遅延した直前周期の入力信号VIN_Dのハイレベルと現在入力信号VINのハイレベルとの間に重畳が発生することがある。そうすれば、入力信号VINの上昇時点に基準波形VRAMPが増加し始めてY電極の電圧VCPよりも再び大きくなり、パルス信号VFBが再びハイレベルとなって駆動制御信号VOUTが再びハイレベルとなる。これは、駆動制御信号Voutが発振して回路の誤動作と高周波ノイズを発生させる原因となり得る。SRラッチ190のリセット端子Rに入力される入力信号VINの上昇時点に同期されてローレベルの信号が出力されるため、フィードバック電圧が再びハイレベルになっても駆動制御信号は再びハイレベルにはならない。このように、SRラッチを用いれば、パルス信号VFBのデューティの高低に関係なく、Y電極の電圧VCPが許容限度内で基準波形VRAMPを急速に追従することができる最大デューティ制御が可能となる。許容限度内とは、暗放電で維持されるY電極の電圧範囲を意味する。このように、本発明の実施形態に係るランプ波形生成装置10は、複雑なフィードバックアルゴリズムやADCやDACなどの素子を用いなくても、内的および外的要因に関係なく安定したランプ波形を生成することができる。また、ブートストラップコンデンサがなくても上昇ランプ波形の傾きおよび上昇ランプ波形から一ステップの電圧変化幅までも制御することができる。図13A~図13Cはそれぞれ30、50、および70のデューティを有する入力信号による駆動制御信号を示す図である。図13Aおよび図13Cを参照すれば、入力信号VINのデューティ30、50、および70を変更して基準波形VRAMPの傾きが変更されても、Y電極の電圧VCPが基準波形VRAMPを適切に追従することが分かる。図14Aおよび図14Bは30および70の遅延比率を有する遅延した入力信号による駆動制御信号を示す図である。図14Aおよび図14Bを参照すれば、内的または外的要因によってY電極の電圧VCPが基準波形VRAMPを追従することができない場合、期間Bに駆動制御信号VOUTがハイレベルになる期間が最大デューティ制限まで増加することが分かる。すなわち、本発明の実施形態に係るランプ波形生成装置10は、Y電極の電圧VCPが基準波形VRAMPを追従することができないとき、駆動制御信号VOUTがハイレベルになる期間を増加させてY電極の電圧VCPが基準波形VRAMPを急速に追従できるようにし、最大デューティを制限することによってY電極の電圧VCPが一ステップの電圧変化幅も制限することができる。以上で説明した装置および/または方法は、プラズマ表示装置のリセット期間に印加される上昇ランプ波形を例示して説明したが、下降ランプ波形にも同じように適用される。また、以上で説明した装置および/または方法は、プラズマ表示装置以外にも負荷の電圧が傾きを有して上昇および/または下降する波形を必要とする他の装置にも適用される。以上、本発明の実施形態について詳細に説明したが本発明の権利範囲はこれに限定されるものではなく、添付の特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形および改良形態も本発明の権利範囲に属する。