"ソース端子に第1入力信号が入力されるとともに、ゲート端子に第2入力信号と同相の信号が入力される第1のトランジスタと、ソース端子に前記第2入力信号が入力されるとともに、ゲート端子に前記第1入力信号と同相の信号が入力される第2のトランジスタと、ゲート端子が前記第1のトランジスタのドレイン端子に接続されているとともにソース端子が定電流源を介してグランド電位に接続される第3のトランジスタと、一方端が前記第3のトランジスタのドレイン端子に接続されているとともに他方端が電源電位に接続される低域通過フィルタ回路と、前記第3のトランジスタのドレイン端子に接続された出力整合回路と、前記第1入力信号および前記第2入力信号が入力されて、前記第1入力信号および前記第2入力信号の位相差が増加すると前記定電流源を流れる電流が減少するように前記定電流源を制御する電流制御信号を出力する電流制御回路とを備えることを特徴とする電力増幅合成回路。包絡線変動を有する入力信号を第1定包絡線信号および第2定包絡線信号に変換して出力する定包絡線信号生成回路と、前記第1定包絡線信号および前記第2定包絡線信号が前記第1入力信号および前記第2入力信号として入力される請求項1に記載の電力増幅合成回路とを備えることを特徴とする電力増幅回路。送信回路に請求項2に記載の電力増幅回路を介してアンテナが接続されていることを特徴とする送信装置。送信回路に請求項2に記載の電力増幅回路を介してアンテナが接続されており、該アンテナに受信回路が接続されていることを特徴とする通信装置。しかしながら、上述した従来の電力増幅合成回路においては、入力された2つの信号の位相差が大きいときに効率が低下するといった問題があった。本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、効率の高い電力増幅合成回路ならびにそれを用いた電力増幅回路,送信装置および通信装置を提供することにある。本発明の電力増幅合成回路は、ソース端子に第1入力信号が入力されるとともに、ゲート端子に第2入力信号と同相の信号が入力される第1のトランジスタと、ソース端子に前記第2入力信号が入力されるとともに、ゲート端子に前記第1入力信号と同相の信号が入力される第2のトランジスタと、ゲート端子が前記第1のトランジスタのドレイン端子に接続されているとともにソース端子が定電流源を介してグランド電位に接続される第3のトランジスタと、一方端が前記第3のトランジスタのドレイン端子に接続されているとともに他方端が電源電位に接続される低域通過フィルタ回路と、前記第3のトランジスタのドレイン端子に接続された出力整合回路と、前記第1入力信号および前記第2入力信号が入力されて、前記第1入力信号および前記第2入力信号の位相差が増加すると前記定電流源を流れる電流が減少するように前記定電流源を制御する電流制御信号を出力する電流制御回路とを備えることを特徴とするものである。本発明の電力増幅回路は、包絡線変動を有する入力信号を第1定包絡線信号および第2定包絡線信号に変換して出力する定包絡線信号生成回路と、前記第1定包絡線信号および前記第2定包絡線信号が前記第1入力信号および前記第2入力信号として入力される上記構成の電力増幅合成回路とを備えることを特徴とするものである。本発明の送信装置は、送信回路に上記構成の電力増幅回路を介してアンテナが接続されていることを特徴とするものである。本発明の通信装置は、送信回路に上記構成の電力増幅回路を介してアンテナが接続されており、該アンテナに受信回路が接続されていることを特徴とするものである。本発明の電力増幅合成回路によれば、効率の高い電力増幅合成回路を得ることができる。本発明の電力増幅回路によれば、効率の高い電力増幅回路を得ることができる。本発明の送信装置によれば、消費電力の小さい送信装置を得ることができる。本発明の通信装置によれば、消費電力の小さい通信装置を得ることができる。以下、本発明の電力増幅合成回路ならびにそれを用いた電力増幅回路,送信装置および通信装置を添付の図面を参照しつつ詳細に説明する。実施の形態の第1の例図1は本発明の実施の形態の第1の例の電力増幅合成回路を示す回路図である。図2は図1における電流制御回路の一例を示す回路図である。図3は図1における出力負荷回路の一例を示す回路図である。図4は図1における低域通過フィルタ回路の一例を示す回路図である。本例の電力増幅合成回路は、図1に示すように、入力端子1と、入力端子2と、出力端子3と、トランジスタ4と、トランジスタ33と、トランジスタ34と、定電流源6と、低域通過フィルタ回路8と、キャパシタ14と、出力整合回路16と、電流制御回路19とを備えている。入力端子1には図示せぬ外部回路から第1入力信号S1が入力され、入力端子2には図示せぬ外部回路から第2入力信号S2が入力される。なお、本例の電力増幅合成回路においては、第1入力信号S1および第2入力信号S2は、互いに周波数が等しい定包絡線信号である。トランジスタ33は、ソース端子が入力端子1に接続されているとともにゲート端子が入力端子2に接続されている。そして、トランジスタ33は、ソース端子に第1入力信号S1が入力されるとともに、ゲート端子に第2入力信号S2が入力される。トランジスタ34は、ソース端子が入力端子2に接続されているとともにゲート端子が入力端子1に接続されている。そして、トランジスタ34は、ソース端子に第2入力信号S2が入力されるとともに、ゲート端子に第1入力信号S1が入力される。トランジスタ4は、ゲート端子がトランジスタ33のドレイン端子に接続されているとともにソース端子が定電流源6を介してグランド電位に接続されている。トランジスタ34のドレイン端子は、終端抵抗35を介してグランド電位に接続されている。なお、本発明の実施形態で説明するトランジスタは、全てnチャネルFETであり、そのピンチオフ電圧ドレイン電流を流す閾値電圧をVpとする。低域通過フィルタ回路8は、一方端端子10がトランジスタ4のドレイン端子に接続されているとともに他方端端子9が電源電位Vddに接続されている。出力整合回路16は、一方端端子17がトランジスタ4のドレイン端子に接続されているとともに他方端が出力端子3に接続されている。電流制御回路19は、端子20が入力端子1に接続されており、端子21が入力端子2に接続されており、端子22が定電流源6の図示せぬ電流値設定端子に接続されている。そして、電流制御回路19は、第1入力信号S1および第2入力信号S2が入力されて、第1入力信号S1および第2入力信号S2の位相差が増加すると定電流源6を流れる電流が減少するように定電流源6を制御する電流制御信号を出力する。図2に電流制御回路19の回路構成を示す。端子20に第1入力信号S1が入力され、端子21に第2入力信号S2が入力される。端子20は、トランジスタ23のゲート端子に接続されており、端子21は、トランジスタ24のゲート端子に接続されている。なお、図示しないバイアス回路が設けられ、トランジスタ23およびトランジスタ24のゲート端子に直流バイアス電圧が供給される。トランジスタ23のドレイン端子は電源電圧Vddに接続されており、トランジスタ23のソース端子はトランジスタ24のドレイン端子に接続されており、トランジスタ24のソース端子はトランジスタ26のドレイン端子に接続されており、トランジスタ26のソース端子はグランド電位に接続されている。トランジスタ26は、ドレイン端子とゲート端子とが接続され、カレントミラー回路の参照電流側トランジスタとして機能する。通常、nチャネルトランジスタは、ピンチオフ電圧以上の正電圧がゲート端子に印加されると、ドレインソース端子間が導通する。従って、第1入力信号S1および第2入力信号S2がピンチオフ電圧以上の正電圧の時、トランジスタ23およびトランジスタ24がON状態になる。本回路構成では、トランジスタ23およびトランジスタ24がAND回路を形成しているため、第1入力信号S1および第2入力信号S2が両方ともピンチオフ電圧以上の正電圧の時だけ、トランジスタ26のドレイン端子に電源電圧Vddが供給されることになる。トランジスタ23およびトランジスタ24の両方がON状態の時間は、第1入力信号S1と第2入力信号S2との位相差に対応する。すなわち、2つの入力信号の位相差が小さい場合、両方ともON状態である時間は長くなり、2つの入力信号の位相差が大きい場合は、両方ともON状態である時間は短くなる。これにより、第1入力信号S1と第2入力信号S2との位相差の増減が、トランジスタ26のドレイン端子への電源電圧Vddの供給時間の増減に置き換えられる。トランジスタ26は、ゲート端子とドレイン端子とが接続されているため等価的にダイオードと見なすことができ、その結果、ドレイン端子に流れる電流に応じた電圧がゲート端子に得られる。前述のように、トランジスタ26のドレインには、第1入力信号S1と第2入力信号S2との位相差に応じて、電源電圧Vddが供給されるため、トランジスタ26のゲート端子には、2つの入力信号の位相差に応じた電圧が発生することになる。トランジスタ26のゲート電圧は、電流制御回路19の出力端子22を通じて定電流源6の図示せぬ電流値設定端子に供給される。これにより、定電流源6には、第1入力信号S1および第2入力信号S2の位相差に対応した定電流が流れることになる。図3に出力整合回路16の回路構成を示す。端子17は、直流阻止を目的とするキャパシタ27の一方端に接続されている。キャパシタ27の他方端はインダクタ29の一方端に接続されており、インダクタ29の他方端はキャパシタ30の一方端に接続されており、キャパシタ30の他方端は出力端子3に接続されている。このインダクタ29およびキャパシタ30によって、基本波でインピーダンス整合を取るための直列共振回路が構成されている。インダクタ29のインダクタンス値およびキャパシタ30の容量値は、基本波周波数で直列共振するように選択される。このような構成を備える出力整合回路16は、トランジスタ4のドレイン端子から出力端子3側を見たインピーダンスを基本波周波数で整合させる。図4に低域通過フィルタ回路8の回路構成を示す。インダクタ32は、端子9と端子10との間に直列に接続されており、キャパシタ31は、端子10とグランド電位との間に直列に接続されている。このような構成を備える低域通過フィルタ回路8は、インダクタ32の働きによって、電源電圧Vdd側へ高周波信号が流入するのを防止し、不要な高調波信号をキャパシタ31を介してグランドへ流すことができる。このような構成を備える本例の電力増幅合成回路において、トランジスタ33は、第2入力信号S2の電圧がピンチオフ電圧Vpよりも大きい正の電圧のときのみON状態になって、第1入力信号S1を通過させる同様に、トランジスタ34は、第1入力信号S1の電圧がピンチオフ電圧Vpよりも大きい正の電圧のときのみON状態になって、第2入力信号S2を通過させる。これにより、トランジスタ4は、第1入力信号S1および第2入力信号S2が共にピンチオフ電圧Vpより大きい正の電圧である期間だけON状態となる。したがって、トランジスタ4がON状態の時間は、第1入力信号S1と第2入力信号S2との位相差に対応する。すなわち、2つの入力信号の位相差が小さい場合、トランジスタ4がON状態である時間は長くなり、2つの入力信号の位相差が大きい場合は、トランジスタ4がON状態である時間は短くなる。これにより、第1入力信号S1と第2入力信号S2との位相差の増減が、トランジスタ4がON状態である時間の増減に置き換えられる。なお、第1入力信号S1および第2入力信号S2がともにVpより大きい正の電圧である期間は、第1入力信号S1および第2入力信号S2と同じ周期で発生するため、トランジスタ4がON状態になる期間も第1入力信号S1および第2入力信号S2と同じ周期で発生する。そのため、トランジスタ4のドレイン電圧も第1入力信号S1および第2入力信号S2と同じ周波数成分を含むことになる。そして、出力整合回路16によって、トランジスタ4のドレイン電圧から基本波成分第1入力信号S1および第2入力信号S2と同じ周波数成分が抽出されて出力端子3から出力される。この出力信号は、第1入力信号S1および第2入力信号S2の位相差の増減とは逆に増減するものであり、第1入力信号S1および第2入力信号S2が合成されて増幅されたものになる。なお、第1入力信号S1および第2入力信号S2の電圧が、トランジスタが飽和動作するのに十分な電圧であり、かつ、インダクタ29のインダクタンス値と、キャパシタ30およびキャパシタ31の容量値とを適切に選択することにより、E級増幅回路を得ることができる。E級増幅回路は、トランジスタ4がスイッチング増幅することによって、消費電力が少ない高効率増幅回路として動作する。トランジスタ4がON状態となると、低域通過フィルタ回路8を介して、電源電圧Vddからトランジスタ4に電流が流れ込む。トランジスタ4に流れ込んだ電流のうち、基本波を含む高周波成分はキャパシタ14を通過してグランドへ流れ、直流成分は定電流源6に流れる。トランジスタ4のソース側に定電流源6を設けない場合、トランジスタ4のドレイン電流は自由に流れる。しかしながら、ドレイン電流の直流成分はバイアス電流と考えることができ、高周波電力の基本波成分ではないため、損失となる。このため、第1入力信号S1および第2入力信号S2の位相差が大きく、それらを合成した出力電力も小さくなるときに、大きなドレイン電流が流れることは、電源効率定電圧電源Vddから供給される電力に対する基本波出力電力の比を悪化させる要因となっていた。本例の電力増幅合成回路は、定電流源6によって、2つの入力信号S1、S2の位相差に応じてトランジスタ4のドレイン電流を制限することにより、電源効率を向上させることができる。第1入力信号S1および第2入力信号S2の位相差が小さい時、電流制御回路19からの制御電圧は大きくなり、定電流源6も大きな電流値が設定される。その結果、出力整合回路16に大きな電力を供給することができる。一方、第1入力信号S1および第2入力信号S2の位相差が大きい時、電流制御回路19からの制御電圧は小さくなり、定電流源6には小さな電流値が設定される。その結果、トランジスタ4を流れることができるバイアス電流を小さくすることができ、損失を小さくすることができる。このようにして、第1入力信号S1および第2入力信号S2の位相差が大きく、これによって出力電力が小さくなるときに、トランジスタのドレイン電流に含まれるバイアス電流を小さく制限することにより、不要な電力消費を抑えて電源効率を高めることができる。これにより、2つの入力信号S1、S2を高効率で増幅しながら電力合成できる、電源効率の高い電力増幅合成回路を得ることができる。また、本例の電力増幅合成回路によれば、第1入力信号S1および第2入力信号S2の位相差に応じて、トランジスタ4のドレイン端子から出力整合回路16側を見たインピーダンスを変化させることで、さらに効率的な電力増幅合成回路を得ることができる。トランジスタ4のドレイン端子から出力整合回路16を見たインピーダンスを変化させる素子としては、出力整合回路16のインダクタ29およびキャパシタ30と、低域通過フィルタ回路8のキャパシタ31がある。第1入力信号S1および第2入力信号S2の位相差がない場合、インダクタ29およびキャパシタ30で構成される直列共振回路が基本波周波数で共振するように選択する。キャパシタ31に関しては、公知のE級増幅回路の設計理論に基づく容量値を選択する。これにより、トランジスタ4のスイッチング増幅の働きによって高周波電力に変換された、定電圧電源Vddからの電力を、出力端子3を介して図示しない外部回路に効率良く供給することができる。一方、第1入力信号S1および第2入力信号S2の位相差が大きくなった場合、インダクタ29およびキャパシタ30で構成される直列共振回路が基本波周波数よりも低い周波数で共振するように選択する。また、キャパシタ31に関しては、公知のE級増幅回路の設計理論に基づく容量値よりも小さい値を選択する。これにより、トランジスタ4のドレイン端子から出力整合回路16を見たインピーダンスは大きくなり、高周波信号はトランジスタ4側に戻され、出力整合回路16を通って負荷回路に伝達されない。そのため、トランジスタ4のスイッチング増幅の働きによって高周波電力に変換された、定電圧電源Vddからの電力を、必要以上に負荷回路に供給することがないため、特に低出力電力時においても、高効率で動作させることができる。実施の形態の第2の例図5は本発明の実施の形態の第2の例の電力増幅合成回路を示す回路図である。図6は、図5の電力増幅合成回路における出力整合回路16を示す回路図である。なお、本例においては前述した実施の形態の第1の例と異なる点のみについて説明し、同様の構成要素については同一の参照符号を用いて重複する説明を省略する。本例の電力増幅合成回路は、図1に示す、本発明の実施の形態の第1の例の電力増幅合成回路に加えて、トランジスタ5と、定電流源7と、低域通過フィルタ回路11と、キャパシタ15とを備えている。また、本例の電力増幅合成回路における出力整合回路16は、図3に示した出力整合回路16に加えて、キャパシタ28と、端子18とを備えている。トランジスタ5は、ゲート端子がトランジスタ34のドレイン端子に接続されているとともにソース端子が定電流源7を介してグランド電位に接続されている。定電流源7の図示せぬ電流値設定端子が、電流制御回路19の端子22に接続されている。また、トランジスタ5のソース端子は、キャパシタ15を介してグランド電位に接続されている。低域通過フィルタ回路11は、低域通過フィルタ回路8と同様の構成および機能を備えるものである。低域通過フィルタ回路11の一方端端子13は、トランジスタ5のドレイン端子に接続されており、低域通過フィルタ回路11の他方端端子12は、電源電位Vddに接続されている。図6に示す出力整合回路16は、図3に示した出力整合回路16に対して、キャパシタ27の他方端およびインダクタ29の一方端にキャパシタ28の一方端を接続し、キャパシタ28の他方端に端子18を接続したものである。出力整合回路16の端子18は、コンデンサ5のドレイン端子に接続されている。このような構成を備える本例の電力増幅合成回路においては、トランジスタ5は、トランジスタ4と全く同様に機能する。すなわち、第1入力信号S1に応じてトランジスタ4が動作するのと全く同様に、第2入力信号S2に応じてトランジスタ5が動作する。そして、トランジスタ5はトランジスタ4と同じタイミングでONになり、トランジスタ5のドレイン電圧は、トランジスタ4のドレイン電圧と同様に、第1入力信号S1および第2入力信号S2と同じ周波数成分を含むことになる。そして、出力整合回路16によって、トランジスタ4およびトランジスタ5のドレイン電圧から基本波成分が抽出されて出力端子3から出力される。この出力信号は、第1入力信号S1および第2入力信号S2の位相差の増減とは逆に増減するものであり、第1入力信号S1および第2入力信号S2が合成されて増幅されたものになる。また、本例の電力増幅合成回路において、電流制御回路19から出力される電流制御信号は、第1入力信号S1および第2入力信号S2の位相差が増加すると定電流源6を流れる電流が減少するように定電流源6を制御するとともに、第1入力信号S1および第2入力信号S2の位相差が増加すると定電流源7を流れる電流が減少するように定電流源7を制御する。これにより、第1入力信号S1および第2入力信号S2の位相差が大きくなって、出力電力が小さくなるときに、トランジスタ4およびトランジスタ5を流れるバイアス電流を小さくすることができるので、電源効率を向上させることができる。実施の形態の第3の例図7は本発明の実施の形態の第3の例の電力増幅回路を示す回路図である。本例の電力増幅回路は、図7に示すように、包絡線変動を有する入力信号を第1定包絡線信号および第2定包絡線信号に変換して出力する定包絡線信号生成回路62と、第1定包絡線信号および第2定包絡線信号が第1入力信号S1および第2入力信号S2として入力端子1および入力端子2にそれぞれ入力される、上述した電力増幅合成回路61とを備えている。このような構成を備える本例の電力増幅回路によれば、包絡線変動を有する入力信号を、入力信号の振幅の増減と逆に増減する位相差を有する第1定包絡線信号および第2定包絡線信号に変換した後に、高い電源効率で増幅して、増幅された包絡線変動を有する出力信号を出力することができる。これにより、電源効率の高い電力増幅回路を得ることができる。実施の形態の第4の例図8は本発明の実施の形態の第4の例の送信装置を示すブロック図である。本例の送信装置は、図8に示すように、送信回路81に、図7に示す電力増幅回路70を介してアンテナ82が接続されている。このような構成を有する本例の送信装置によれば、送信回路81から出力された送信信号を、消費電力が小さく電源効率が高い本発明の電力増幅回路70を用いて増幅してアンテナ82に出力することができるので、消費電力が小さく送信時間が長い送信装置を得ることができる。実施の形態の第5の例図9は本発明の実施の形態の第5の例の通信装置を示すブロック図である。本例の通信装置は、図9に示すように、送信回路81に、図7に示す電力増幅回路70を介してアンテナ82が接続されており、アンテナ82に受信回路83が接続されている。また、アンテナ82と、電力増幅回路70および受信回路83との間にはアンテナ共用回路84が挿入されている。このような構成を有する本例の通信装置によれば、送信回路81から出力された送信信号を、消費電力が小さく電源効率が高い本発明の電力増幅回路70を用いて増幅してアンテナ82に出力することができるので、消費電力が小さく送信時間が長い通信装置を得ることができる。次に、本発明の電力増幅回路の具体例について説明する。図5に示した本発明の実施の形態の第2の例の電力増幅合成回路における電気特性を回路シミュレーションによって算出した。トランジスタ4,5はガリウム砒素FETとし、電源電圧を45Vとした。また、電流制御回路19内のトランジスタ23、24、26はnチャネルMOSFETとし、電源電圧を15V、入力信号の周波数は1GHzとした。その結果、位相差が40°程度の2つの入力信号S1とS2を入力した場合、本発明を適用しない電力増幅合成回路の電力付加効率は89であったが、本発明の電力増幅合成回路では電力付加効率が94に改善していた。これにより本発明の有効性が確認できた。"