第一の伝送速度を有する複数の第一光信号を、複数の第二光信号に変調する複数の第一の光変調器と、前記複数の第二光信号の間に時間差を生じさせる遅延部と、前記時間差を有する前記複数の第二光信号を合波して、第三光信号を出力する合波器と、を有し、前記複数の第一の光変調器は、前記第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって前記複数の第一光信号を変調する、パラレル-シリアル変換装置。前記遅延部は、前記複数の第一の光変調器の入力側に配置され、前記一定周期信号は、前記複数の第一の光変調器ごとに前記複数の第二光信号に対応した前記時間差を有する、請求項1に記載のパラレル-シリアル変換装置。前記遅延部は、前記複数の第一光信号が伝送され、互いに光路長が異なる複数の光導波路である、請求項2に記載のパラレル-シリアル変換装置。複数の電気信号に基づいて、前記複数の第一光信号を出力する、複数の第二の光変調器を更に有し、前記遅延部は、前記複数の電気信号に対して前記時間差を付与することによって、前記複数の第二光信号の間に前記時間差を生じさせる、請求項2に記載のパラレル-シリアル変換装置。前記第二の光変調器は、光電変換器である、請求項4に記載のパラレル-シリアル変換装置。前記複数の電気信号を前記一定周期信号に同期させて出力し、前記複数の第二の光変調器を駆動するドライバを更に有し、前記遅延部は、前記ドライバによる前記複数の電気信号の出力タイミングを制御する、請求項4に記載のパラレル-シリアル変換装置。前記遅延部は、前記複数の第二光信号が伝送される、互いに光路長が異なる複数の光導波路である、請求項1に記載のパラレル-シリアル変換装置。前記一定周期信号はパルス信号であり、前記一定周期信号のパルス幅は、前記第一の伝送速度と前記第一の光変調器の個数との積の逆数以下である、請求項1乃至7のいずれか一項に記載のパラレル-シリアル変換装置。前記一定周期信号は一定周期光信号であり、前記第一の光変調器は、前記一定周期光信号を用いて、前記複数の第一光信号の光位相変調を行うことで前記複数の第二光信号を生成する、請求項1乃至8のいずれか一項に記載のパラレル-シリアル変換装置。第一の伝送速度を有する複数の第一光信号を、前記第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって変調して、複数の第二光信号として出力し、前記複数の第二光信号の間に時間差を生じさせるための遅延処理を行い、前記時間差を有する複数の第二光信号を合波して、第三光信号を出力する、パラレル-シリアル変換方法。送信装置1のSerDes6から出力されるシリアル信号は、ランダムなパターンかつ高速な電気信号である。そのため、図15に示す送信装置1を用いた場合、シリアル信号が電気配線やインターポーザを通って光モジュールに入力する際に、信号波形が劣化する場合がある。具体的には、電気伝送路に起因した誘電損失、インピータンスの不整合による反射、電磁界干渉によるクロストークなどによって、ジッタノイズが生じ、信号波形が劣化してしまう。また、VCSELのような直接変調型のレーザ及びその駆動回路においても、光電変換を行う際の高速な変調に伴い、ジッタが生じる。そして、このように生じた波形劣化が光電変換後の光波形に伝達すると、システム全体としてのジッタマージンを狭窄してしまう。そのため、伝送帯域が制限されてしまう。本発明は上記問題に鑑みて、シリアル化による信号の高速化および高速な変調に伴って信号の波形が劣化し、伝送帯域が制限されるという課題を解決する、パラレル-シリアル変換装置及びパラレル-シリアル変換方法を提供することを目的とする。本実施形態におけるパラレル-シリアル変換装置は、第一の伝送速度を有する複数の第一光信号を、複数の第二光信号に変調する複数の第一の光変調器と、複数の第二光信号の間に時間差を生じさせる遅延部と、時間差を有する複数の第二光信号を合波して、第三光信号を出力する合波器と、を有し、複数の第一の光変調器は、第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって複数の第一光信号を変調する。本発明におけるパラレル-シリアル変換方法は、第一の伝送速度を有する複数の第一光信号を、第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって変調して、複数の第二光信号として出力し、複数の第二光信号の間に時間差を生じさせるための遅延処理を行い、時間差を有する複数の第二光信号を合波して、第三光信号を出力する。本発明により、シリアル化による信号の高速化および高速な変調に伴う信号波形の劣化を抑制し、伝送帯域の制限を緩和することができる。本発明の実施の形態について図面を参照しながら説明する。しかしながら、係る形態は本発明の技術的範囲を限定するものではない。[第1の実施形態]本発明の第1の実施形態におけるパラレル-シリアル変換装置について、図1を用いて説明する。本実施形態におけるパラレル-シリアル変換装置10は、複数の第一の光変調器11と、遅延部12と、合波器13と、を備える。複数の第一の光変調器11は、第一の伝送速度を有する複数の第一光信号を、複数の第二光信号に変調する。遅延部12は、複数の第二光信号の間に時間差を生じさせる。合波器13は、時間差を有する前記複数の第二光信号を合波して、第三光信号を出力する。そして、複数の第一の光変調器11は、第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって、複数の第一光信号を変調する。なお、一定周期信号とは、デューティ比が一定のパルス波形の信号や、正弦波などの、一定の周期的な信号である。次に、パラレル-シリアル変換装置10の動作について、図2、図3を用いて説明する。図2には、パラレル-シリアル変換装置10の動作のフローチャートを示す。図3には、各信号の波形を示す。初めに、第一の伝送速度を有する複数Nチャネルの第一光信号が、第一の光変調器11に入力する。第一の光変調器11は、第二の伝送速度を有する一定周期信号により駆動して複数の第一光信号を変調し、複数の第二光信号を出力するステップS1。遅延部12は、複数の第二光信号の間に時間差を生じさせるための遅延処理を行うステップS2。これにより、複数の第二光信号は、互いに時間差を有する光信号となる。なお、本実施形態の遅延部12は、図1、2に示すように、複数の第二光信号に対して遅延処理を行うこととしたが、後述するように、これに限らない。そして、互いに時間差を有する複数の第二光信号は、合波器13に入力される。合波器13は、入力された複数の第二光信号を合波し、シリアル化された第三光信号を出力するステップS3。以上のようにして、パラレルな信号である複数の第一光信号は、シリアル化された第三光信号に変換される。このように、本実施形態においては、複数の第一光信号を、一定周期信号によって変調した後にシリアル化する。ここで、ランダムなパターンの信号である第一光信号は、パラレルの状態のままで伝送されるため、シリアル化された高速の信号として伝送されることはない。また、一定周期信号は、第一光信号のデータ伝送速度を超える伝送速度を有するが、ランダムなパターンの信号ではなく、一定の周期的な信号である。そのため、ランダムなパターンで且つ高速な信号を変調することにより発生する信号波形の劣化を抑制し、伝送帯域の制限を緩和することができる。なお、本実施形態においては、遅延部12は、第一の光変調器11と合波器13との間に形成され、複数の第二光信号に対して遅延処理をすることとしたが、これに限らない。例えば、遅延部12は、第一の光変調器11の入力側に配置されることとしても良い。そして、遅延部12は、複数の第一光信号に対して遅延処理を行うこととしても良い。この場合、複数の第二光信号は、第一の光変調器11から出力される時点で互いに時間差を有することとなる。すなわち、遅延部12は、第二光信号に対して遅延処理を行い、第二光信号に直接的に時間差を生じさせることとしてもよいし、第一光信号に対して遅延処理を行い、第二光信号に間接的に時間差を生じさせることとしても良い。[第2の実施形態]本発明の第2の実施形態におけるパラレル-シリアル変換装置について、図4を用いて説明する。本実施形態におけるパラレル-シリアル変換装置20は、複数の第一の光変調器21と、遅延部22と、合波器23と、ドライバ24と、複数の第二の光変調器25と、を備える。ドライバ24は、ビットレートfbpsのNチャネルN≧2の第一電気信号を、ビットレートf×Nbpsの一定周期信号に同期させ、ビットレートfbpsのNチャネルの第二電気信号を出力する。ドライバ24は、該第二電気信号によって、複数の第二の光変調器25を駆動する。複数の第二の光変調器25は、入力されたNチャネルの第二電気信号を、ビットレートfbpsのNチャネルの第一光信号に変換する。なお、本実施形態における第二の光変調器25は光電変換器であり、例えば、面発光レーザなどの直接変調型のレーザである。また、ドライバ24は、これらを駆動するレーザドライバLDDである。複数の第一の光変調器21は、一定周期信号によって駆動し、Nチャネルの第一光信号をそれぞれ変調して、各ビットレートがf×NbpsであるNチャネルの第二光信号を出力する。本実施形態の一定周期信号は、ビット列[0001]、[0100]、[1101]のような、デューティ比が1:NまたはN:1で一定の、パルス波形の周期的な信号である。遅延部22は、第一の光変調器21と合波器23との間に形成された、互いに光路長が異なる複数の光導波路26であり、Nチャネルの第二光信号に対して遅延処理を行う。光導波路26は、例えば、自由空間、光ファイバ、シリコン光導波路、化合物導波路、シリカの平面光回路、ポリマ導波路等を用いて構成される。光導波路26として自由空間を用いる場合には、例えば、光路内に鏡を配置することで、光路長を制御する。そして、Nチャネルの第二光信号は、遅延部22による遅延処理により、合波器23に入力される前に、各チャネル間で1/N×fbpsの時間差が付与される。合波器23は、チャネル間で時間差を有するNチャネルの第二光信号を合波する。合波器23は、複数の光導波路を束ねる素子あるいは構造によって構成され、例えば、マルチモード干渉計、ビームスプリッタ、方向結合器である。また、複数のシングルモード導波路とマルチモード導波路の結合による合波も、本実施形態においては合波器として扱うことができる。なお、図4においては、N=4として記載した。また、図4においては、一定周期信号がパラレル-シリアル変換装置20の外部から入力されることとしているが、これに限らない。例えば、ドライバ24が、一定周期信号の信号源を内蔵することとしても良い。次に、パラレル-シリアル変換装置20の動作について、図5を用いて説明する。図5には、各信号の波形を示す。初めに、ビットレートfbpsのNチャネルの第一電気信号EDATA1が、ドライバ24に入力する。ドライバ24は、EDATA1を一定周期信号に同期させた、Nチャネルの第二電気信号EDATA2を、第二の光変調器25へ出力する。第二の光変調器25は、NチャネルのEDATA2を、ビットレートfbpsのNチャネルの第一光信号ODATA1に変換する。このように、本実施形態においては、ドライバ24と、第二の光変調器25とによって、電気信号から光信号への光電変換が行われる。次に、NチャネルのODATA1はそれぞれ、第一の光変調器21に入力される。第一の光変調器21は、一定周期信号を用いてNチャネルのODATA1を変調し、Nチャネルの第二光信号ODATA2を出力する。具体的には、第一の光変調器21は、一定周期信号を用いて、ODATA1のクロスポイント間で動作する。図6に、第一の光変調器21に入力されるODATA1と、一定周期信号の時間相関関係を示す。ODATA1のビットが1の期間に、第一の光変調器21は一定周期信号によって動作する。そして、パルス幅が1/f秒のODATA1から、一定周期信号のパルス幅1/f×N秒を切り出すように変調を行う。すなわち、第一の光変調器21は、一定周期信号のビットが0の際にODATA1の光強度が減衰し、一定周期信号のビットが1の際にODATA1が透過するように動作する。これにより、第一の光変調器21に入力した光信号ODATA1_Ch1は、図5に示すように、光信号ODATA2_Ch1に変調されて出力される。同様の動作をODATA1の全てのチャネルについて行う。そして、第一の光変調器21は、パルス幅1/f×N秒のNチャネルのODATA2を出力する。なお、第二の光変調器25と第一の光変調器21との間の光伝送は、遅延部22と同様、例えば、自由空間、光ファイバ、シリコン光導波路、化合物導波路、シリカの平面光回路、ポリマ導波路等を用いて構成される。ODATA2は、第一の光変調器21から出力されると、遅延部22によって遅延処理がなされ、チャネル間で1/f×N秒の時間差を有するODATA2となる。本実施形態における遅延部22は、第一の光変調器21と合波器23との間に形成された、互いに光路長が異なる複数の光導波路26である。なお、本実施形態においては、一定周期信号が第一の光変調器21に到達する時間は一致させ、且つ、第二の光変調器25と第一の光変調器21との間の光路長を、対応する光導波路間において一致させる。これにより、NチャネルのODATA2は同時に作成される。そして、ODATA2は、互いに光路長が異なる複数の光導波路26を伝播することで、チャネル間で1/f×N秒の時間差が付与される。そして、チャネル間に1/f×N秒の時間差がつけられたビットレートfbpsのODATA2は、合波器23に入力される。合波器23は、NチャネルのODATA2を合波して、シリアル化された光信号ODATA3を出力する。このようにして、パラレル-シリアル変換装置20に入力されたビットレートfbpsのNチャネルのEDATA1は、ビットレートf×NbpsのODATA3へと変換される。以上のように、本実施形態のパラレル-シリアル変換装置20は、NチャネルのODATA1を一定周期信号で変調してODATA2とした後、該ODATA2をシリアル化する。そのため、ドライバ24及び第二の光変調器25に起因したジッタが発生しない。また、ランダムなパラレルの電気信号であるEDATA1及びEDATA2は、fbpsのビットレートで伝送される。そして、N×fbspという高速のビットレートで伝送されるのは、一定周期信号のみである。そのため、ランダムなパターンの電気信号が高速で伝送することにより発生するノイズを低減することができる。更に、本実施形態においては、ODATA2が第一の光変調器21から出力された後に、ODATA2に対して遅延処理を行う。そのため、一定周期信号に対して遅延処理を行う必要はない。これにより、一定周期信号に対する遅延処理を行う場合と比較して、一定周期信号の到達時間が保証され易い。また、一定周期信号に対して遅延処理を行う場合と比較して、ODATA1と、一定周期信号とが第一の光変調器21に入力されるタイミングの同時性に、精度が要求されない。なお、本実施形態の第二の光変調器25は直接変調型のレーザとしたが、これに限らない。例えば、第二の光変調器25は、CWcontinuouswaveレーザと光強度変調器からなることとしても良い。あるいは、第二の光変調器25は、電界吸収型変調レーザEML:Electro-absorptionModulatedLaserからなることとしても良い。また、本実施形態においては、一定周期信号のビットレートはf×Nbpsとしたが、これに限らない。すなわち、一定周期信号のビットレートは、f×Nbpsよりも大きい値としても良い。言い換えると、一定周期信号のパルス幅は、第一光信号の伝送速度と第一の光変調器の個数との積の逆数以下であれば良い。これは、ODATA2のパルス幅が図5に示す場合と比較して狭くなっても、ODATA2のビットが1となる時間帯がチャネル間で重なることはないからである。また、本実施形態においては、ODATA2のチャネル間に与えられる時間差は1/f×N秒としたが、これに限られない。すなわち、遅延処理によって時間差が与えられたODATA2のビットが1となる時間帯が、チャネル間で重なることがなければ良い。そのため、一定周期信号のビットレートをf×2Nbpsとした場合には、ODATA2に与えられるチャネル間の時間差は、1/f×2N秒としても良い。なお、第一の光変調器21に入力される一定周期信号の電圧振幅が十分でない場合には、第一の光変調器21を駆動するドライバを設けることとしても良い。[第3の実施形態]本発明の第3の実施形態におけるパラレル-シリアル変換装置について、図7を用いて説明する。本実施形態におけるパラレル-シリアル変換装置30は、第2の実施形態のパラレル-シリアル変換装置20の遅延部22を、遅延部31に変更した構成を有する。遅延部31は、第二の光変調器25と第一の光変調器21の間に形成された、互いに光路長が異なる複数の光導波路32であり、複数の第一光信号に対して遅延処理を行う。光導波路32は、例えば、自由空間、光ファイバ、シリコン光導波路、化合物導波路、シリカの平面光回路、ポリマ導波路等を用いて構成される。そして、Nチャネルの第一光信号は、遅延部31による遅延処理により、第一の光変調器21に入力される前に、互いに1/N×fbpsの時間差が付与される。次に、パラレル-シリアル変換装置30の動作について、図8を用いて説明する。図8には、各信号の波形を示す。なお、第二の光変調器25が、EDATA2をODATA1に変換するまでの工程は、第2の実施形態と同様なので、説明は省略する。第二の光変調器25からNチャネルのODATA1が出力されると、遅延部31は、該NチャネルのODATA1に対して遅延処理を行い、ODATA1のチャネル間に1/f×N秒の時間差を付与する。本実施形態においては、遅延部31は、第二の光変調器25と第一の光変調器23との間に形成された、互いに光路長が異なる複数の光導波路32である。すなわち、NチャネルのODATA1は、光導波路32を伝播することにより、チャネル間に1/f×N秒の時間差が与えられる。同様に、一定周期信号に対しても、NチャネルのODATA1それぞれに対応する1/f×N秒の時間差がつくよう、遅延処理がなされる。一定周期信号に対する遅延処理は、例えば、一定周期信号が伝送される電気伝送路の伝送路長を制御することで行われる。そして、それぞれ遅延処理がなされたNチャネルのODATA1と一定周期信号とが、第一の光変調器21に入力される。そして、第一の光変調器21は、NチャネルのODATA1を、一定周期信号を用いて、NチャネルのODATA2に変調する。ここで、ODATA1と一定周期信号には共に同一の時間差が与えられているので、NチャネルのODATA2は、第一の光変調器21から出力された時点で、図8に示すように、チャネル間で1/f×N秒の時間差が付けられている。そして、第一の光変調器21から出力されたODATA2は、合波器23に入力される。合波器23はODATA2を合波し、シリアル化されたビットレートN×fbpsの光信号ODATA3を出力する。以上のように、本実施形態においては、ODATA1に対して遅延処理を行うことで、ODATA2のチャネル間に時間差を付与することとした。そのため、第一の光変調器21と合波器23との間のODATA2の光路長の制御を行う必要はない。これにより、本実施形態のパラレル-シリアル変換装置は、プロセスばらつき実装条件等により、第一の光変調器21と合波器23との間のODATA2の光路長の制御が困難な場合であっても、遅延処理を行うことができる。また、本実施形態においては、第二の光変調器25と第一の光変調器21との間の光導波路32が、遅延部31として機能し、ODATA1に対して遅延処理を行うこととしたが、これに限らない。例えば、ドライバ24が、NチャネルのEDATA2を、チャネル間で1/f×N秒の時間差をつけて出力することとしても良い。あるいは、遅延部31を、EDATA1若しくはEDATA2が伝送される、互いに伝送路長が異なる複数の電気伝送路としても良い。これにより、EDATA2が第二の光変調器25へ入力されるタイミングを制御し、ODATA2のチャネル間に1/f×N秒の時間差を生じさせることとしても良い。このように、EDATA1またはEDATA2に対して遅延処理を行うこととした場合、ODATA1やODATA2が伝送される光路長の制御を行う必要がない。そのため、プロセスばらつき実装条件等により、これらの光路長の制御が困難な場合であっても、遅延処理を行うことができる。更に、光路長の制御の精度の低さによる時間的なズレ、あるいは、ジッタの影響を受けにくいという利点もある。但し、ドライバ24の回路制御や、電気伝送路の伝送路長の制御が困難な場合には、ODATA1やODATA2に対して遅延処理を行うこととする方が好ましい。なお、本実施形態においても、第2の実施形態と同様に、一定周期信号のビットレートはf×Nbpsよりも大きい値としても良い。また、この場合には、ODATA1に付与するチャネル間の時間差は、1/f×N秒よりも小さい値としても良い。[第4の実施形態]本発明の第4の実施形態におけるパラレル-シリアル変換装置について、図9を用いて説明する。本実施形態におけるパラレル-シリアル変換装置40は、第3の実施形態におけるパラレル-シリアル変換装置30において、N=2とした構成を有する。すなわち、パラレル-シリアル変換装置40は、2個の第一の光変調器21と、合波器23と、遅延部31と、ドライバ24と、2個の第二の光変調器25と、を備える。また、遅延部31は、互いに異なる光路長を有する、2つの光導波路32を有する。また、本実施形態における一定周期信号は、ビットレート2fbpsの信号であり、例えば、クロック信号または正弦波である。なお、パラレル-シリアル変換装置40の動作は、N=2である場合を除き、第3の実施形態におけるパラレル-シリアル変換装置30と同様なので、説明は省略する。本実施形態における一定周期信号として、クロック信号を用いた場合における、各信号の波形図を図10に示す。なお、図10に示すように、互いに時間差を有する2チャンネルのクロック信号を生成する方法としては、例えば、一方のクロック信号に対して1/2fビット分の遅延を与えることとしても良い。あるいは、第一の光変調器21のうち、一の光変調器21と他の光変調器の変調特性とが、クロック信号に対して逆特性となるようにしても良い。これにより、第一の光変調器21を動作させるクロック信号について、図10の状態を実現することが可能となる。一定周期信号としてクロック信号を用いた場合、他の一定周期信号を用いる場合に比べて、一定周期信号の出力のための回路の構成を簡単化することが可能である。また、一定周期信号を、より高品質な高速信号として出力することができる。その結果、パラレル-シリアル変換装置40の出力波形の精度を向上させることが可能となる。次に、本実施形態における一定周期信号として、正弦波を用いた場合における、各信号の波形図を図11に示す。図11に示すように、一定周期信号として正弦波を用いる場合には、チャネル間で位相をずらした正弦波を、2つの第一の光変調器21に入力する。このように、一定周期信号として正弦波を用いた場合には、矩形波のクロック信号を用いる場合と比較して、波形劣化を更に低減することができ、理論上はゼロとすることができる。以上のように、本実施形態のパラレル-シリアル変換装置40においては、N=2としたため、一定周期信号としてクロック信号や正弦波を用いることが可能となる。そのため、他の一定周期信号を用いる場合と比較して、回路構成を簡易化することが可能となり、波形劣化も抑制することができる。なお、正弦波を矩形のクロック信号に変換する変換器を、ドライバ24と第一の光変調器21との手前にそれぞれ設けることとしても良い。そして、該変換器によって正弦波から変換されたクロック信号を、一定周期信号として用いることとしても良い。あるいは、正弦波をクロック信号に変換する変換器を、ドライバ24と第一の光変調器21とのいずれか一方のみに設けることとしても良い。そして、ドライバ24と第一の光変調器21とのいずれか一方には、一定周期信号として正弦波が入力され、他方には、一定周期信号としてクロック信号が入力されることとしても良い。なお、本実施形態の遅延部31は、第二の光変調器25と第一の光変調器21の間に形成された、互いに光路長が異なる複数の光導波路32としたが、これに限らない。すなわち、第2の実施形態と同様に、遅延部を、第一の光変調器と合波器との間に形成された、チャネル間で光路長が異なる複数の光導波路としても良い。あるいは、遅延部は、EDATA1若しくはEDATA2に対して遅延処理を行うことにより、ODATA2のチャネル間に時間差を生じさせることとしても良い。具体的には、例えば、ドライバ24によるEDATA2の出力タイミングを制御することとしても良い。あるいは、遅延部を、EDATA1若しくはEDATA2が伝送され、チャネル間で互いに伝送路長が異なる電気伝送路としても良い。[第5の実施形態]本発明の第5の実施形態におけるパラレル-シリアル変換装置について、図12を用いて説明する。本実施形態におけるシリアル化回路50は、第一の光変調器51と、合波器52と、遅延部53と、ドライバ54と、第二の光変調器55と、光源56と、光分岐部57と、を有する。光分岐部57は、光源56から出力された光をN個に分岐する。なお、図12においては、N=2の場合を示す。光分岐部57によって分岐された光はそれぞれ、第二の光変調器55に入力される。また、ドライバ54は、EDATA1を一定周期信号と同期させ、EDATA2を出力する。ドライバ54から出力されたEDATA2はそれぞれ、第二の光変調器55に入力される。そして、第二の光変調器55は、光分岐部57から入力された光を、EDATA2を用いて変調し、ODATA1として出力する。なお、第二の光変調器55からODATA1が出力された後の動作は、第4の実施形態におけるパラレル-シリアル変換装置40の動作と同様なので、説明は省略する。以上のように、本実施形態のパラレル-シリアル変換装置50は、一つの光源から出力される光を、複数の電気信号を用いて複数の光信号に変調し、シリアル化を行うことが可能である。なお、本実施形態におけるパラレル-シリアル変換装置50に含まれる、光分岐部57、第一の光変調器51、第二の光変調器55、合波器52、及び、光信号が伝送される光導波路は、化合物半導体やシリコン光回路等でモノリシックに形成しても良い。また、製造工程によっては、ドライバ54も、モノシック形成することができる。この場合、パラレル-シリアル変換装置50の製造を低コストで行うことできる。なお、本実施形態の光分岐部57は、1つの光源56から出力された光をN個に分岐することとしたが、これに限られない。例えば、光源56及び光分岐部57がそれぞれN/2個あり、光分岐部57は、N/2個の光源56から出力された光をそれぞれ、2個に分岐することとしても良い。また、本実施形態のパラレル-シリアル変換装置50は、図12に示すように、第二の光変調器55と、第一の光変調器51との間の光路長が、チャネル間で異なることとしたが、これに限らない。すなわち、第2の実施形態と同様に、第一の光変調器と合波器との間に形成された光導波路の光路長が、チャネル間で異なることとしても良い。あるいは、遅延部は、ドライバ54によるEDATA2の出力タイミングに時間差をつけることとしても良い。あるいは、遅延部を、EDATA1若しくはEDATA2が伝送され、チャネル間で互いに伝送路長が異なる電気伝送路としても良い。なお、第一の光変調器51に入力される一定周期信号の電圧振幅が十分でない場合には、第一の光変調器51を駆動するドライバを更に設けることとしても良い。[第6の実施形態]本発明の第6の実施形態におけるパラレル-シリアル変換装置について、図13を用いて説明する。本実施形態におけるパラレル-シリアル変換装置60は、第一の光変調器61と、合波器62と、遅延部63と、ドライバ64と、第二の光変調器65と、第一の光源66と、第一の光分岐部67と、第二の光源68と、第三の光変調器69と、第二の光分岐部70と、を備える。第一の光分岐部67は、第一の光源66から出力された光をN個に分岐する。なお、図13においては、N=4として記載する。ドライバ64は、第二の光変調器65を駆動する。第一の光変調器61は、光学位相変調素子を有する。第三の光変調器69は、第二の光源68から出力された光を、電気の一定周期信号である一定周期電気信号を用いて変調し、光の一定周期信号である一定周期光信号として出力する。ここで、一定周期信号のビットレートはf×Nbpsとした。第二の光分岐部70は、一定周期光信号をN個に分岐する。次に、本実施形態におけるパラレル-シリアル変換装置60の動作について説明する。初めに、第一の光分岐部67は、第一の光源66から出力された光をN個に分岐する。第一の光分岐部67によって分岐された光はそれぞれ、第二の光変調器65に入力される。また、ドライバ64は、ビットレートfbpsのEDATA1を一定周期電気信号と同期させ、ビットレートfbpsのEDATA2を出力する。ドライバ64から出力されたEDATA2はそれぞれ、第二の光変調器65に入力される。そして、第二の光変調器65は、第一の光分岐部67から入力された光を、EDATA2を用いて変調し、ビットレートfbpsのODATA1として出力する。第二の光変調器65から出力されたODATA1は、第一の光変調器61に入力される。一方、第二の光源68から出力された光と、一定周期電気信号は、第三の光変調器69に入力される。第三の光変調器69は、一定周期電気信号によって、第二の光源68から出力された光を変調し、一定周期光信号として出力する。そして、第二の光分岐部70は、第三の光変調器69から出力された一定周期光信号をN個に分岐する。そして、N個に分岐された一定周期光信号は、第2の実施形態と同様に、互いに時間差を付与された後に、それぞれ第一の光変調器61に入力される。一定周期光信号に対して遅延処理を行う方法としては、例えば、第二の光分岐部70と第一の光変調器61との間の光導波路の光路長を制御する方法が挙げられる。あるいは、第二の光分岐部70による、一定周期光信号の出力タイミングを制御することとしても良い。以上のようにして、一定周期光信号とODATA1が、第一の光変調器61に入力される。第一の光変調器61は、入力された一定周期光信号のビットが0または1の時にのみ、入力されたODATA1を、ODATA2として出力する。これにより、第一の光変調器61から出力されるODATA2は、一定周期信号と同じビットレートであるN×fbpsの光信号となる。そして、第一の光変調器61から出力されたODATA2はそれぞれ、合波器62に入力される。合波器62は、NチャネルのODATA2を合波し、シリアル化された光信号ODATA3を出力する。以上のように、本実施形態においては、一定周期信号として、光信号を用いることとした。そのため、電気信号である一定周期電気信号を伝送させる場合と比較して、変調周波数に応じた信号劣化、または電磁界干渉等の影響を受けにくい。これにより、第一の光変調器61による変調や、シリアル化に伴う信号波形の劣化を更に抑制することが可能となる。[第7の実施形態]本発明の第7の実施形態におけるパラレル-シリアル変換装置について、図14を用いて説明する。本実施形態におけるパラレル-シリアル変換装置80は、パラレル-シリアル変換装置81と、パラレル-シリアル変換装置82と、パラレル-シリアル変換装置83とが、直列に配列した構成を有する。パラレル-シリアル変換装置81は、第2の実施形態のパラレル-シリアル変換装置20がN個並列に配置された構成を有する。図14においては、N=4とする。パラレル-シリアル変換装置20にはそれぞれ、ビットレート2fbpsの一定周期信号が入力される。そして、パラレル-シリアル変換装置20はそれぞれ、ビットレートfbpsの2チャネルの電気信号を、ビットレート2fbpsのシリアル化された光信号に変換する。すなわち、パラレル-シリアル変換装置81は、全体として、8チャネルのパラレル電気信号を、ビットレート2fbpsの4チャネルのシリアル化された光信号に変換する。パラレル-シリアル変換装置82は、パラレル-シリアル変換装置81から出力された複数のシリアル化光信号を、更にシリアル化する回路である。具体的には、パラレル-シリアル変換装置82は、第1の実施形態のパラレル-シリアル変換装置10がM個並列に形成された構成を有する。図14においては、M=2とする。パラレル-シリアル変換装置10にはそれぞれ、ビットレート4fbpsの一定周期信号が入力される。そして、パラレル-シリアル変換装置10はそれぞれ、ビットレート2fbpsの2チャネルのシリアル化された光信号を、ビットレート4fbpsの1チャネルのシリアル化された光信号に変換する。すなわち、パラレル-シリアル変換装置82は、全体として、4チャネルの光信号を、ビットレート4fbpsの2チャネルのシリアル化された光信号に変換する。パラレル-シリアル変換装置83は、パラレル-シリアル変換装置10がL個並列に形成された構成を有する。図14においては、L=1とする。パラレル-シリアル変換装置83には、ビットレート8fbpsの一定周期信号が入力される。そして、パラレル-シリアル変換装置83は、ビットレート4fbpsの2チャネルのシリアル化された光信号を、ビットレート8fbpsの1チャネルのシリアル化された光信号に変換する。以上のようにして、本実施形態におけるパラレル-シリアル変換装置80は、各ビットレートがfbpsである8チャネルのパラレル電気信号を、ビットレート8fbpsのシリアル化された光信号に変換することができる。更に、パラレル-シリアル変換装置20及びパラレル-シリアル変換装置10を、図14に示すように、2チャネルの信号を1チャネルの信号にシリアル化する回路とした場合、一定周期信号として、クロック信号や正弦波を用いることが可能となる。そのため、他の一定周期信号を用いる場合と比較して、一定周期信号の送出のための回路の構成を簡単化することが可能である。また、パラレル-シリアル変換装置80の出力波形の精度を向上させることが可能となる。なお、本実施形態においては、8チャネルの電気信号を1チャネルのシリアル化された光信号とするために、直列に配置されたパラレル-シリアル変換装置81、82、83の3つの回路を用いることとしたが、これに限らない。例えば、パラレル-シリアル変換装置20を、4チャネルの電気信号を1チャネルのシリアル化された光信号に変換する回路とし、ビットレート4fbpsの一定周期信号を用いた場合、パラレル-シリアル変換装置83は不要となる。また、パラレル-シリアル変換装置20を、8チャネルの電気信号を1チャネルのシリアル化された光信号に変換する回路とし、ビットレート8fbpsの一定周期信号を用いた場合には、パラレル-シリアル変換装置82及び83は不要となる。このように、本実施形態においては、シリアル化するチャネル数、及び使用するシリアル化回路の組み合わせを、自由に変化させることが可能となる。そのため、パラレル-シリアル変換装置の構成、及び、シリアル化するチャネル数の変更、拡張を自由に変更することが可能となる。また、本実施形態のパラレル-シリアル変換装置80は、パラレル-シリアル変換装置20を複数有することとしたが、これに限らない。すなわち、パラレル-シリアル変換装置20に代えて、第3の実施形態乃至第6の実施形態における、パラレル-シリアル変換装置30、40、50、60を、複数有することとしても良い。なお、第1の実施形態乃至第7の実施形態におけるパラレル-シリアル変換装置は、送信装置に含まれるLSIとモノリシック集積されることとしても良い。これにより、更なる製造工程の簡易化や、費用の削減をすることが可能となる。上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。付記1第一の伝送速度を有する複数の第一光信号を、複数の第二光信号に変調する複数の第一の光変調器と、前記複数の第二光信号の間に時間差を生じさせる遅延部と、前記時間差を有する前記複数の第二光信号を合波して、第三光信号を出力する合波器と、を有し、前記複数の第一の光変調器は、前記第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって前記複数の第一光信号を変調する、パラレル-シリアル変換装置。付記2前記遅延部は、前記複数の第一の光変調器の入力側に配置され、前記一定周期信号は、前記複数の第一の光変調器ごとに前記複数の第二光信号に対応した前記時間差を有する、付記1に記載のパラレル-シリアル変換装置。付記3前記遅延部は、前記複数の第一光信号が伝送され、互いに光路長が異なる複数の光導波路である、付記2に記載のパラレル-シリアル変換装置。付記4複数の電気信号に基づいて、前記複数の第一光信号を出力する、複数の第二の光変調器を更に有し、前記遅延部は、前記複数の電気信号に対して前記時間差を付与することによって、前記複数の第二光信号の間に前記時間差を生じさせる、付記2に記載のパラレル-シリアル変換装置。付記5前記第二の光変調器は、光電変換器である、付記4に記載のパラレル-シリアル変換装置。付記6前記複数の電気信号を前記一定周期信号に同期させて出力し、前記複数の第二の光変調器を駆動するドライバを更に有し、前記遅延部は、前記ドライバによる前記複数の電気信号の出力タイミングを制御する、付記4に記載のパラレル-シリアル変換装置。付記7前記遅延部は、前記複数の電気信号が伝送される、互いに伝送路長が異なる複数の電気伝送路である、付記4または5に記載のパラレル-シリアル変換装置。付記8第一の光源と、前記第一の光源から出力された光を分岐する第一分岐部と、を更に備え、前記第一分岐部から出力された第一の分岐光は、前記複数の第二の光変調器に入力される、付記4乃至7のいずれか一つに記載のパラレル-シリアル変換装置。付記9前記遅延部は、前記複数の第二光信号が伝送される、互いに光路長が異なる複数の光導波路である、付記1に記載のパラレル-シリアル変換装置。付記10前記一定周期信号はパルス信号であり、前記一定周期信号のパルス幅は、前記第一の伝送速度と前記第一の光変調器の個数との積の逆数以下である、付記1乃至9のいずれか一つに記載のパラレル-シリアル変換装置。付記11前記第二の伝送速度は、前記第一の伝送速度の2倍の大きさであり、前記一定周期信号はクロック信号である、付記10に記載のパラレル-シリアル変換装置。付記12前記第二の伝送速度は、前記第一の伝送速度の2倍の大きさであり、前記一定周期信号は正弦波である、付記1乃至9のいずれか一つに記載のパラレル-シリアル変換装置。付記13前記一定周期信号は一定周期光信号であり、前記第一の光変調器は、前記一定周期光信号を用いて、前記複数の第一光信号の光位相変調を行うことで前記複数の第二光信号を生成する、付記1乃至12のいずれか一つに記載のパラレル-シリアル変換装置。付記14第二の光源と、前記第二の光源から出力された光を分岐する第二の分岐部と、前記第二の分岐部から出力された第二の分岐光が入力する第三の光変調器と、を更に備え、前記第三の光変調器は、前記第二の分岐光を、一定周期電気信号を用いて変調し、前記一定周期光信号として出力する、付記13に記載のパラレル-シリアル変換装置。付記15付記1乃至14のいずれか一つに記載のパラレル-シリアル変換装置を複数有し、前記複数のパラレル-シリアル変換装置のそれぞれから出力された前記第三光信号を、更にシリアル化するパラレル-シリアル変換装置を備える、パラレル-シリアル変換装置。付記16第一の伝送速度を有する複数の第一光信号を、前記第一の伝送速度よりも大きい第二の伝送速度を有する一定周期信号によって変調して、複数の第二光信号として出力し、前記複数の第二光信号の間に時間差を生じさせるための遅延処理を行い、前記時間差を有する複数の第二光信号を合波して、第三光信号を出力する、パラレル-シリアル変換方法。付記17前記遅延処理は、前記複数の第一光信号に対して前記時間差を付与する処理であり、前記一定周期信号は、前記複数の第一光信号に対応した前記時間差を有する、付記16に記載のパラレル-シリアル変換方法。付記18前記複数の第一光信号は、複数の電気信号に基づいて出力され、前記遅延処理は、前記複数の第一光信号の出力のタイミングを制御する処理である、付記17に記載のパラレル-シリアル変換方法。付記19前記遅延処理は、前記複数の電気信号に対して前記時間差を付与する処理であり、前記一定周期信号は、前記複数の第一光信号に対応した前記時間差を有する、付記16に記載のパラレル-シリアル変換方法。付記20第一の光源から出力された光を分岐した第一の分岐光を、前記複数の電気信号を用いて変調し、前記複数の第一光信号として出力する、付記18に記載のパラレル-シリアル変換方法。付記21前記一定周期信号はパルス信号であり、前記一定周期信号のパルス幅は、前記第一の伝送速度と前記第一の光変調器の個数との積の逆数以下である、付記16乃至20のいずれか一つに記載のパラレル-シリアル変換方法。付記22前記第二の伝送速度は、前記第一の伝送速度の2倍の大きさであり、前記一定周期信号はクロック信号である、付記21に記載のパラレル-シリアル変換方法。付記23前記第二の伝送速度は、前記第一の伝送速度の2倍の大きさであり、前記一定周期信号は正弦波である、付記16乃至20のいずれか一つに記載のパラレル-シリアル変換方法。付記24前記一定周期信号は一定周期光信号であり、前記一定周期光信号を用いて、前記複数の第一光信号の光位相変調を行うことで、前記複数の第二光信号を生成する、付記16乃至23のいずれか一つに記載のパラレル-シリアル変換方法。付記25第二の光源から出力された光を分岐した第二の分岐光を、一定周期電気信号を用いて変調し、前記一定周期光信号として出力する、付記24に記載のパラレル-シリアル変換方法。付記26付記1乃至15のいずれか一つに記載のパラレル-シリアル変換装置と、LSIとを有し、前記LSIとパラレル-シリアル変換装置とはモノリシック集積される、送信装置。