"電子部品に電気信号を授受するための複数のプローブと、前記複数のプローブが突出して設けられた第1面を有し、且つ、前記複数のプローブに電気的に接続する第1配線が設けられたセラミック基板と、前記セラミック基板の前記第1面側に設けられ、前記第1配線に電気的に接続する第2配線を有するメイン基板と、を有し、前記メイン基板は、前記第1面に対して平面視で、前記複数のプローブを囲む領域の外側に設けられている、ことを特徴とするプローブカード。前記第1配線は、インクジェット法で形成されている、ことを特徴とする請求項1に記載のプローブカード。上記特許文献1に記載されたプローブカードでは、複数のプローブを有するプローブユニットとしてのプローブチップと、メイン基板としてのマザーボードとの間に、セラミック基板であるZブロック基板が挟持されている。このようなプローブユニットとメイン基板との間にセラミック基板を挟持した構成では、セラミック基板のプローブユニット側の面、及びセラミック基板のメイン基板側の面の両面の平坦性や平行度に高い精度が求められる。セラミック基板の両面において高精度の平坦性や平行度を達成することによって、プローブと検査対象との間の高精度な平行度を実現し得る。このように、従来のプローブカードでは、セラミック基板の両面を高精度に形成しなければならないという課題がある。本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。[適用例1]電子部品に電気信号を授受するための複数のプローブと、前記複数のプローブが突出して設けられた第1面を有し、且つ、前記複数のプローブに電気的に接続する第1配線が設けられたセラミック基板と、前記セラミック基板の前記第1面側に設けられ、前記第1配線に電気的に接続する第2配線を有するメイン基板と、を有し、前記メイン基板は、前記第1面に対して平面視で、前記複数のプローブを囲む領域の外側に設けられている、ことを特徴とするプローブカード。この適用例のプローブカードでは、セラミック基板の第1面に、複数のプローブと、メイン基板とが設けられている。このため、セラミック基板の第1面とは反対側の面が、複数のプローブと電子部品との間の平行度に影響することを避けやすくすることができる。この結果、セラミック基板の両面を高精度に形成しなければならないことを避けやすくすることができる。[適用例2]上記のプローブカードであって、前記第1配線は、インクジェット法で形成されている、ことを特徴とするプローブカード。この適用例では、第1配線がインクジェット法で形成されているので、例えば、フォトリソグラフィー技術で形成する場合に比較して、マスクにかかる費用を削減することができる。実施形態について説明する。本実施形態におけるプローブカード1は、平面図である図1a、及び図1a中のA-A線における断面図である図1bに示すように、メイン基板3と、プローブ基板5と、プローブユニット7と、を有している。メイン基板3は、図1bに示すように、互いに対向する第1面11aと、第2面11bとを有している。メイン基板3には、第1面11aと第2面11bとの間を貫通する開口部13が設けられている。プローブ基板5は、互いに対向する第1面12aと、第2面12bとを有している。プローブ基板5は、メイン基板3の第2面11b側に設けられており、且つ開口部13に重なる領域に設けられている。本実施形態では、プローブ基板5の第1面12aが、メイン基板3の第2面11b側に向けられている。また、本実施形態では、プローブ基板5は、セラミック基板81とセラミック基板82とを積層した構成を有している。セラミック基板81及びセラミック基板82のうち、セラミック基板81の方がメイン基板3側に設けられている。また、セラミック基板82が、セラミック基板81のメイン基板3側とは反対側に設けられている。なお、第1面12aは、セラミック基板81の面である。また、第2面12bは、セラミック基板82の面である。また、本実施形態では、プローブ基板5は、開口部13の広さよりも広い大きさを有している。そして、プローブ基板5は、メイン基板3の第2面11b側から開口部13を覆っている。メイン基板3とプローブ基板5とは、図2に示すように、互いに重なる領域15を有している。プローブユニット7は、図1bに示すように、プローブ基板5の第1面12aメイン基板3側に設けられており、且つ開口部13に重なる領域に設けられている。本実施形態では、プローブユニット7は、開口部13の広さよりも狭い大きさを有している。そして、プローブユニット7は、平面視で、開口部13の領域内に収まっている。つまり、メイン基板3は、プローブユニット7を囲む領域の外側に設けられている。メイン基板3は、平面図である図3に示すように、第2面11bに、複数の配線パターン21aと、複数の配線パターン21bと、を有している。複数の配線パターン21aは、それぞれ、パッド23と、配線部25と、パッド27と、を有している。また、複数の配線パターン21bも、それぞれ、パッド23と、配線部25と、パッド27と、を有している。複数の配線パターン21aと複数の配線パターン21bとは、開口部13を挟んで互いに対峙する位置に設けられている。複数のパッド23は、それぞれ、領域15の外側に設けられている。複数のパッド23は、それぞれ、後述するプローブ装置との電気的な接点となる。複数のパッド27は、それぞれ、領域15の内側に設けられている。複数のパッド27は、それぞれ、後述するプローブ基板5の配線パターンとの電気的な接点となる。複数の配線部25は、それぞれ、領域15の外側から領域15の内側に延在している。各配線部25は、各パッド23と各パッド27とを電気的に接続している。ここで、複数の配線パターン21aにおいて、複数のパッド27は、パッド列29aとパッド列29bとの2列に配列している。また、複数の配線パターン21bにおいても、複数のパッド27は、パッド列29aとパッド列29bとの2列に配列している。パッド列29aは、パッド列29bよりも開口部13側に設けられている。パッド列29bは、パッド列29aの開口部13側とは反対側に設けられている。以下において、複数のパッド27を、パッド列29a及びパッド列29bごとに区別する場合、パッド列29aに属するパッド27がパッド27aと表記され、パッド列29bに属するパッド27がパッド27bと表記される。プローブ基板5は、底面図である図4に示すように、複数の配線パターン31aと、複数の配線パターン31bと、を有している。複数の配線パターン31aと、複数の配線パターン31bとは、それぞれ、セラミック基板81に設けられている。複数の配線パターン31aは、それぞれ、パッド33と、配線部35と、パッド37と、を有している。また、複数の配線パターン31bも、それぞれ、パッド33と、配線部35と、パッド37と、を有している。複数の配線パターン31aと複数の配線パターン31bとは、互いに対峙する位置に設けられている。複数のパッド33は、それぞれ、開口部13図2に重なる領域である領域38の外側に設けられている。複数のパッド33は、それぞれ、メイン基板3のパッド27図3との電気的な接点となる。複数のパッド37は、図4に示すように、それぞれ、領域38の内側に設けられている。複数のパッド37は、それぞれ、後述するプローブユニット7との電気的な接点となる。複数の配線部35は、それぞれ、領域38の外側から領域38の内側に延在している。各配線部35は、各パッド33と各パッド37とを電気的に接続している。ここで、複数の配線パターン31aにおいて、複数のパッド33は、パッド列39aとパッド列39bとの2列に配列している。また、複数の配線パターン31bにおいても、複数のパッド33は、パッド列39aとパッド列39bとの2列に配列している。パッド列39aは、パッド列39bよりも領域38側に設けられている。パッド列39bは、パッド列39aの領域38側とは反対側に設けられている。以下において、複数のパッド33を、パッド列39a及びパッド列39bごとに区別する場合、パッド列39aに属するパッド33がパッド33aと表記され、パッド列39bに属するパッド33がパッド33bと表記される。なお、パッド列39aは、メイン基板3のパッド列29aに対応している。また、パッド列39bは、メイン基板3のパッド列29bに対応している。つまり、プローブ基板5のパッド列39aに属するパッド33aと、メイン基板3のパッド列29aに属するパッド27aとが、互いに電気的に接続される。また、プローブ基板5のパッド列39bに属するパッド33bと、メイン基板3のパッド列29bに属するパッド27bとが、互いに電気的に接続される。以下において、複数の配線部35を、パッド列39a及びパッド列39bごとに区別する場合、パッド列39aに対応する配線部35が配線部35aと表記され、パッド列39bに対応する配線部35が配線部35bと表記される。つまり、配線部35aは、パッド列39aに属するパッド33aにつながっている。また、配線部35bは、パッド列39bに属するパッド33bにつながっている。また、複数のパッド37を、パッド列39a及びパッド列39bごとに区別する場合、パッド列39aに対応するパッド37がパッド37aと表記され、パッド列39bに対応するパッド37がパッド37bと表記される。つまり、パッド37aは、配線部35aを介してパッド33aにつながっている。また、パッド37bは、配線部35bを介してパッド33bにつながっている。なお、本実施形態では、複数の配線部35は、図1b中のプローブ基板5の拡大図である図5に示すように、セラミック基板81の第1面12aとは反対側の面81a第1面12aの裏面に設けられている。このため、図4では、配線部35が、破線で図示されている。そして、パッド33と配線部35とは、図5に示すように、セラミック基板81に設けられたビア配線41aを介してつながっている。また、パッド37と配線部35とも、セラミック基板81に設けられたビア配線41bを介してつながっている。ビア配線41a及びビア配線41bは、それぞれ、セラミック基板81の第1面12aと、第1面12aの裏面である面81aとの間を貫通して設けられている。プローブユニット7は、図1b中のプローブユニット7の拡大図である図6に示すように、複数のプローブ51と、保持板53と、を有している。プローブ51は、プローブ基板5のパッド37図4に対応して設けられている。なお、本実施形態では、プローブ51として、垂直型のプローブピンが採用されている。複数のプローブ51は、図6に示すように、保持板53に保持されており、一端側の端部51aが保持板53のプローブ面55aから突出している。複数のプローブ51は、それぞれ、端部51a側とは反対側の他端側が保持板53に挿入されている。各プローブ51の他端側の端部51bは、保持板53のプローブ面55aとは反対側の面である接続面55bに設けられたパッド57に接続されている。このため、パッド57と端部51aとの間が、電気的に導通している。パッド57は、プローブ基板5のパッド37との電気的な接点となる。また、パッド57は、プローブ51に対応して設けられている。本実施形態では、メイン基板3の各パッド27a図3と、プローブ基板5の各パッド33a図4とが、はんだによって導通接続されている。また、メイン基板3の各パッド27b図3と、プローブ基板5の各パッド33b図4とも、はんだによって導通接続されている。また、本実施形態では、プローブ基板5の各パッド37図4と、プローブユニット7の各パッド57とが、はんだによって導通接続されている。上記により、メイン基板3の各パッド23と、プローブ51とが、メイン基板3の配線パターン21aや配線パターン21b、プローブ基板5の配線パターン31aや配線パターン31b、プローブユニット7のパッド57を介して導通している。なお、プローブカード1において、複数のプローブ51は、図1に示すように、メイン基板3の第1面11aよりも、第2面11b側とは反対側に突出している。上記の構成を有するプローブカード1は、図示しないプローブ装置に適用され得る。プローブ装置は、例えば半導体装置などの電子デバイスの電気的な特性を確認するための装置である。プローブ装置では、半導体装置などの電子デバイスの電気的な特性を、ウエハー単位で確認することができる。プローブ装置では、ウエハーに形成されているパッドにプローブカード1のプローブ51を接触させた状態で、電子デバイスの電気的な特性を確認することができる。このプローブ装置では、プローブカード1を介してプローブ装置とウエハーとの間で、電気信号が授受される。プローブカード1を介して授受される電気信号を確認することによって、電子デバイスの電気的な特性が確認される。プローブ基板5の製造方法について説明する。プローブ基板5の製造では、まず、図7aに示すように、グリーンシート61にスルーホール63a、及びスルーホール63bを形成する。スルーホール63a、及びスルーホール63bは、それぞれ、パンチャー法やレーザー加工法などによって形成され得る。本実施形態では、グリーンシート61として、ガラス系セラミックが採用されている。グリーンシート61は、ガラスセラミック粉末やバインダー等を含むガラスセラミック組成物からなるシートである。ガラスセラミック粉末は、0.1μm~5μmの平均粒径を有する粉末であり、例えばアルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合したガラス複合セラミックなどが採用され得る。また、ガラスセラミック粉末としては、ZnO-MgO-Al2O3-SiO2系の結晶化ガラスを用いた結晶化ガラスセラミック、BaO-Al2O3-SiO2系セラミック粉末やAl2O3-CaO-SiO2-MgO-B2O3系セラミック粉末等も採用され得る。なお、グリーンシート61は、ガラス系セラミックに限定されず、非ガラス系セラミックも採用され得る。バインダーは、ガラスセラミック粉末の結合剤としての機能を有し、後述する焼成工程で分解して容易に除去できる有機高分子である。バインダーとしては、例えばブチラール系、アクリル系、セルロース系等のバインダー樹脂などが採用され得る。また、バインダーとしては、例えばアジピン酸エステル系可塑剤、ジオクチルフタレートDOP、ジブチルフタレートDBPフタル酸エステル系可塑剤、グリコールエステル系可塑剤等の可塑剤を含有したものも採用され得る。スルーホール63a及びスルーホール63bの形成に次いで、図7bに示すように、スルーホール63a及びスルーホール63bのそれぞれに、導電ペースト65を充填する。導電ペースト65は、導電性を有する金属を含有するペーストである。導電ペースト65の充填に次いで、図7cに示すように、金属粒子を含む液状体67をグリーンシート61に塗布することによって、グリーンシート61に液状体67で描画パターン69を形成する。描画パターン69の描画には、吐出ヘッド71を利用したインクジェット法が活用され得る。吐出ヘッド71から液状体67を液滴67aとして吐出する技術は、インクジェット技術と呼ばれる。そして、インクジェット技術を活用して液状体67などを所定の位置に配置する方法は、インクジェット法と呼ばれる。このインクジェット法は、塗布法の1つである。本実施形態では、液状体67は、水系分散媒と、金属粒子と、バインダーと、を含んでいる。水系分散媒とは、水を主成分とする液体である。水系分散媒において、水の含有率は、70wt以上であることが好ましく、90wt以上であることがより好ましい。水系分散媒を構成する成分としては、例えば、水、メタノール、エタノール、ブタノール、プロパノール、イソプロパノール等のアルコール系溶媒、1,4-ジオキサン、テトラヒドロフランTHF等のエーテル系溶媒、ピリジン、ピラジン、ピロール等の芳香族複素環化合物系溶媒、N,N-ジメチルホルムアミドDMF、N,N-ジメチルアセトアミドDMA等のアミド系溶媒、アセトニトリル等のニトリル系溶媒、アセトアルデヒド等のアルデヒド系溶媒等が挙げられ、これらのうち、1種または2種以上を組み合わせて用いることができる。また、液状体67における水系分散媒の含有率は、25wt以上60wt以下であることが好ましく、30wt以上50wt以下であることがより好ましい。これにより、液状体67の粘度を好適なものとしつつ、分散媒の揮発による粘度の変化を少ないものとすることができる。金属粒子は、形成される描画パターン69の主成分であり、描画パターン69の導電性を確保する成分である。金属粒子は、液状体67中において分散している。金属粒子としては、導電性を有するものであれば特に限定されない。本実施形態では、金属粒子として銀の粒子が採用されている。銀粒子の平均粒径は、1nm以上200nm以下であるのが好ましく、10nm以上100nm以下であるのがより好ましい。粒径が1nm以下となった場合、粒子同士の凝集による、経時的な粒径の変化が生じてしまう。また、粒径が200nm以上となると粒子の沈降が生じるため、吐出ヘッド71から安定的に液滴67aを吐出することが困難になる。なお、本実施形態では、平均粒径とは、特に断りのない限り、体積基準の平均粒径のことを指すものとする。バインダーは、液状体67によって形成された描画パターン69を乾燥脱分散媒させた際に、描画パターン69にクラックが発生するのを防止する。バインダーとしては、特には限定されないが、例えば、ポリエチレングリコール200重量平均分子量200、ポリエチレングリコール300重量平均分子量300、ポリエチレングリコール400重量平均分子量400、ポリエチレングリコール600重量平均分子量600、ポリエチレングリコール1000重量平均分子量1000、ポリエチレングリコール1500重量平均分子量1500、ポリエチレングリコール1540重量平均分子量1540、ポリエチレングリコール2000重量平均分子量2000等のポリエチレングリコール、ポリビニルアルコール200重量平均分子量:200、ポリビニルアルコール300重量平均分子量:300、ポリビニルアルコール400重量平均分子量:400、ポリビニルアルコール600重量平均分子量:600、ポリビニルアルコール1000重量平均分子量:1000、ポリビニルアルコール1500重量平均分子量:1500、ポリビニルアルコール1540重量平均分子量:1540、ポリビニルアルコール2000重量平均分子量:2000等のポリビニルアルコール、ポリグリセリン、ポリグリセリンエステル等のポリグリセリン骨格を有するポリグリセリン化合物が挙げられ、これらのうち1種または2種以上を組み合わせて用いることができる。また、ポリグリセリンエステルとしては、例えば、ポリグリセリンのモノステアレート、トリステアレート、テトラステアレート、モノオレエート、ペンタオレエート、モノラウレート、モノカプリレート、ポリシノレート、セスキステアレート、デカオレエート、セスキオレエート等が挙げられる。また、液状体67中のバインダーの含有率は、1wt以上30wt以下であるのが好ましく、5wt以上20wt以下であるのがより好ましい。これにより、クラックの発生をより効果的に防止することができる。描画パターン69の描画に次いで、図7dに示すように、グリーンシート61の面81a上にグリーンシート73を積層することによって、積層体75を形成する。本実施形態では、グリーンシート73として、グリーンシート61と同様のセラミック材料が採用されている。次いで、積層体75を焼成する。このとき、例えば、ベルト炉などによって積層体75を焼成する。積層体75を焼成することによって、グリーンシート61は、図5に示すセラミック基板81となる。また、積層体75を焼成することによって、グリーンシート73は、セラミック基板82図5となる。また、描画パターン69は、これを構成する金属粒子が焼結して配線パターン31a及び配線パターン31b図4となる。また、導電ペースト65は、ビア配線41a及びビア配線41b図5となる。つまり、積層体75が焼成されることで、この積層体75は、図5に示すプローブ基板5となる。ここで、積層体75の焼成温度としては、グリーンシート61やグリーンシート73中に含まれるガラスの軟化点以上とするのが好ましく、具体的には、600°C以上900°C以下とするのが好ましい。また、焼成条件としては、適宜な速度で温度を上昇させ、かつ下降させるようにし、さらに、最大加熱温度、すなわち600°C以上900°C以下の温度では、その温度に応じて適宜な時間保持するようにする。このようにガラスの軟化点以上の温度、すなわち600°C以上900°C以下の温度範囲にまで温度を上げることにより、得られるセラミック基板81及びセラミック基板82のガラス成分を軟化させることができる。したがって、その後常温にまで冷却し、ガラス成分を硬化させることにより、プローブ基板5を構成するセラミック基板81と配線パターン31a及び配線パターン31bとの間がより強固に固着するようになる。このように製造されたプローブ基板5では、配線パターン31a及び配線パターン31bやセラミック基板30などに亀裂が発生することを低く抑えることができる。この結果、プローブ基板5の品質や信頼性を向上させやすくすることができる。本実施形態において、セラミック基板81がセラミック基板に対応し、配線パターン31a及び配線パターン31bのそれぞれが第1配線に対応し、配線パターン21a及び配線パターン21bのそれぞれが第2配線に対応している。本実施形態では、プローブ基板5の第1面12a側に、メイン基板3とプローブユニット7とが設けられている。このため、プローブ基板5の第1面12aとは反対側の面である第2面12bが、プローブユニット7と電子部品との間の平行度に影響することを避けやすくすることができる。この結果、プローブ基板5の両面を高精度に形成しなければならないことを避けやすくすることができる。また、本実施形態では、配線パターン31a及び配線パターン31bのそれぞれがインクジェット法で形成されているので、例えば、フォトリソグラフィー技術で形成する場合に比較して、マスクにかかる費用を削減することができる。"