複数の第1の電極及び複数の第2の電極と、上面の外周の辺に沿った第1の列に配列された複数の第1の接続パッド及び前記辺において前記上面側から見て前記第1の列よりも内側に離間した第2の列に配列された複数の第2の接続パッドが設けられた半導体チップと、を備えるプリント基板と、を備え、前記半導体チップの電源電圧端子、システムリセット端子は、前記複数の第1の接続パッドのいずれかが用いられていることを特徴とする半導体装置。前記第1の接続パッドと前記第1の電極とを接続する第1のボンディングワイヤと、前記第2の接続パッドと前記第2の電極とを接続する第2のボンディングワイヤと、を備えていることを特徴とする請求項1に記載の半導体装置。前記第2のボンディングワイヤは、前記第1のボンディングワイヤよりも長く、前記第1のボンディングワイヤよりも上方に設けられていることを特徴とする請求項2に記載の半導体装置。前記第1のボンディングワイヤの入力端子及び出力端子は、前記第1の接続パッドのいずれかが用いられていることを特徴とする請求項2又は3に記載の半導体装置。前記第1のボンディングワイヤ及び前記第2のボンディングワイヤは、アルミニウム或いはアルミニウムを含む合金からなることを特徴とする請求項2~4のいずれかに記載の半導体装置。前記第1の接続パッドと、前記第2の接続パッドとは、列方向に互い違いに配列されていることを特徴とする請求項1~5のいずれかに記載の半導体装置。上面側から見て、前記第1の電極は、前記第2の電極より前記プリント基板の内側にあることを特徴とする請求項1~5のいずれかに記載の半導体装置。前記第1のボンディングワイヤと、前記第2のボンディングワイヤと、を封止層により封止することを特徴とする請求項2~7のいずれかに記載の半導体装置。前記第1の接続パッドと前記第2の接続パッドとの間に、回路素子が設けられていることを特徴とする請求項1~8のいずれかに記載の半導体装置。前記回路素子は保護回路であり、保護回路素子として、抵抗、ダイオード、トランジスタ、コンデンサのいずれかを用いることができることを特徴とする請求項9に記載の半導体装置。複数の第1の電極及び複数の第2の電極と、上面の外周の辺に沿った第1の列をなす複数の第1の接続パッド及び前記第1の列よりも上面側から見て内側に離間した第2の列をなす複数の第2の接続パッドが設けられた半導体チップと、を備えるプリント基板を用意し、前記第1の接続パッドと前記第1の電極とを第1のボンディングワイヤにより接続した後、前記第2の接続パッドと前記第2の電極とを第2のボンディングワイヤにより接続することを特徴とする半導体装置の製造方法。前記第1の接続パッドと前記第1の電極とを前記第1のボンディングワイヤにより接続した後、前記第1の接続パッドと前記第1の電極との導通を確認することを特徴とする請求項11に記載の半導体装置の製造方法。前記第2の接続パッドと前記第2の電極とを前記第2のボンディングワイヤにより接続した後、前記第1の接続パッドと前記第1の電極との導通、及び前記第2の接続パッドと前記第2の電極との導通を確認することを特徴とする請求項11または12に記載の半導体装置の製造方法。電源電圧端子やシステムリセット端子、入力端子は、前記複数の第1の接続パッドのいずれかが用いられていることを特徴とする請求項11に記載の半導体装置の製造方法。前記第2のボンディングワイヤは、前記第1のボンディングワイヤよりも長く、前記第1のボンディングワイヤよりも上方に形成されることを特徴とする請求項11~14のいずれかに記載の半導体装置の製造方法。前記第1のボンディングワイヤ及び前記第2のボンディングワイヤはアルミニウム或いはアルミニウムを含む合金から成り、それぞれ前記第1の電極及び前記第2の電極、前記第1の接続パッド及び前記第2の接続パッドと超音波圧着されることを特徴とする請求項11~15のいずれかに記載の半導体装置の製造方法。前記第1の接続パッドと前記第2の接続パッドとの間に、回路素子が設けられていることを特徴とする請求項11~15のいずれかに記載の半導体装置の製造方法。前記回路素子は保護回路であり、保護回路素子として、抵抗、ダイオード、トランジスタ、コンデンサのいずれかを用いることを特徴とする請求項17に記載の半導体装置の製造方法。ワイヤの端部をボンディングヘッドの先端により前記第1の接続パッド又は前記第2の接続パッドに押し付けて潰し、超音波圧着した後、前記ボンディングヘッドの先端から前記ワイヤを繰り出しながら、前記ボンディングワイヤのループを形成するように前記ボンディングヘッドを前記第1の電極又は前記第2の電極上に移動し、前記ワイヤの端部を前記ボンディングヘッドの先端により前記第1の電極又は前記第2の電極に押し付けて潰し、超音波圧着してから切断することにより、前記第1の接続パッドと前記第1の電極、及び、前記第2の接続パッドと前記第2の電極をそれぞれ前記第1のボンディングワイヤ、第2のボンディングワイヤにより接続することを特徴とする請求項11~18のいずれかに記載の半導体装置の製造方法。前記第1の接続パッドと前記第2の接続パッドとは、列方向に互い違いに配列されていることを特徴とする請求項11~19のいずれかに記載の半導体装置の製造方法。前記第1の電極は、前記第2の電極より上面側から見て前記プリント基板の内側にあることを特徴とする請求項11~20のいずれかに記載の半導体装置の製造方法。前記第1のボンディングワイヤと、前記第2のボンディングワイヤと、を封止層により封止することを特徴とする請求項11~21のいずれかに記載の半導体装置の製造方法。前記第1のボンディングワイヤの導通確認により接続不良が発見された場合は、不良の前記第1のボンディングワイヤを取り除き、新たなボンディングワイヤで接続し、再び導通を確認することを特徴とする請求項12~22のいずれかに記載の半導体装置の製造方法。ところで、接続パッドを2列に配列して半導体チップに設けた構造の場合、半導体チップの外側の列の接続パッドにボンディングワイヤを取り付けた後に、内側の列の接続パッドに対して既設のボンディングワイヤよりも上方にボンディングワイヤを取り付けることが考えられる。しかし、全てのボンディングワイヤを接続した後に導通テストを行う場合、先に取り付けた下部のボンディングワイヤに接続不良が発見されたときには、後から取り付けた上部のボンディングワイヤを取り外さなければ、下部のボンディングワイヤを取り外すことができず、生産性が低下するという問題がある。本発明の課題は、半導体装置の生産性を向上させることである。以上の課題を解決するため、本発明の態様によれば、複数の第1の電極及び複数の第2の電極と、上面の外周の辺に沿った第1の列に配列された複数の第1の接続パッド及び前記辺において前記上面側から見て前記第1の列よりも内側に離間した第2の列に配列された複数の第2の接続パッドが設けられた半導体チップと、を備えるプリント基板と、を備え、前記半導体チップの電源電圧端子、システムリセット端子は、前記複数の第1の接続パッドのいずれかが用いられていることを特徴とする半導体装置が提供される。本発明の他の態様によれば、複数の第1の電極及び複数の第2の電極と、上面の外周の辺に沿った第1の列をなす複数の第1の接続パッド及び前記第1の列よりも上面側から見て内側に離間した第2の列をなす複数の第2の接続パッドが設けられた半導体チップと、を備えるプリント基板を用意し、前記第1の接続パッドと前記第1の電極とを第1のボンディングワイヤにより接続した後、前記第2の接続パッドと前記第2の電極とを第2のボンディングワイヤにより接続することを特徴とする半導体装置の製造方法が提供される。本発明によれば、半導体チップの集積度を低下させずに、Alワイヤによるボンディングが可能な半導体装置及び半導体装置の製造方法を提供することができる。図1は本発明の実施形態にかかる半導体装置1の平面図であり、図2は図1のII-II矢視断面図である。半導体装置1は、プリント基板10と、半導体チップ20と、第1のボンディングワイヤ31、第2のボンディングワイヤ32と、封止層40と、等から概略構成される。プリント基板10は半導体チップ20を搭載する回路基板等であり、上面には半導体チップ20を搭載する部分を中心とする同心円C1、C2上にそれぞれ、複数の第1の電極11、複数の第2の電極12が形成されている。また、プリント基板10上には、各第1の電極11と接続される配線、各第2の電極12と接続される配線が形成されている。なお、同心円C2より半導体チップ20に近い内側の同心円C1上に配列された第1の電極11の数が、同心円C1の外側に位置する同心円C2上に配列された第2の電極12の数より多い。第1の電極11にはそれぞれ第1のボンディングワイヤ31の一端が固定されて電気的に接続され、第2の電極12にはそれぞれ第1のボンディングワイヤ31よりも長い第2のボンディングワイヤ32の一端が固定されて電気的に接続される。なお、第1の電極11は、入力用の第1の電極11a、出力用の第1の電極11bを含む。半導体チップ20は、半導体チップ20の上面側から見て外周が略四辺形状である。半導体チップ20の一方の面上には、半導体チップ20の外周の四辺の各辺に沿って、複数の第1の接続パッド21が形成されている。半導体チップ20の外周の各辺に沿って形成された隣り合う第1の接続パッド21の中心を結ぶ直線は、半導体チップ20の外周の各辺に対して平行な直線となり、これらを第1の列L1と呼ぶ。これらの第1の列L1は、半導体チップ20の外周の各辺に沿ってそれぞれ1本ずつある。更に、半導体チップ20の四辺形状の異なる2つの頂点同士を結ぶ線分のうち、半導体チップ20の四辺を除く線分である2本の対角線の交点をOとすると、半導体チップ20の一方の面上には、半導体チップ20の上面側から見て、半導体チップ20の中心Oと第1の列L1との距離より、中心Oとの距離が短い位置にある、所謂半導体チップ20上の4本の第1の列L1の内側に、第2の接続パッド22が複数形成されている。これら複数の第2の接続パッド22は、各第1の列L1に沿って形成されている。各第1の列L1に沿って形成された隣り合う第2の接続パッド22の中心を結ぶ各直線は、半導体チップ20の外周の各辺及び各第1の列L1に対して平行な直線となり、これらを第2の列L2と呼ぶ。これらの第2の列L2も半導体チップ20の外周の各辺に対応してそれぞれ1本ずつある。第1の接続パッド21、第2の接続パッド22は例えば少なくともアルミニウムを含む電極である。各第1の接続パッド21は、半導体チップ20の上面側から見て、第1の接続パッド21の中心が第1の列L1に重なり、且つ第1の列L1に並んで互いに離間されて配列されている。各第2の接続パッド22は、半導体チップ20の上面側から見て、第1の列L1よりも半導体チップ20の中心に近く、第1の列L1の内側の第2の列L2に中心が重なり、且つ第2の列L2に並んで互いに離間されて配列されている。なお、第1の列L1と第2の列L2とは、必ずしも平行でなくてもいい。縦横4辺に配列した第2の列L2に囲まれたよりも内側の部分半導体チップ20の中央部には、集積回路が形成されている集積回路領域29が設けられている。各辺における第1の接続パッド21、第2の接続パッド22は、第1の列L1、第2の列L2の方向に互い違いに設けられている。すなわち、各辺と直交する側から見て、当該辺側に配置された第1の列L1の互いに隣接する二つの第1の接続パッド21、21の境界領域に、当該辺側に配置された第2の列L2の一つの第2の接続パッド22が重なるように配置されており、同時に、各辺と直交する側から見て、当該辺側に配置された第2の列L2の互いに隣接する二つの第2の接続パッド22、22の境界領域に、当該辺側に配置された第1の列L1の一つの第1の接続パッド21が重なるように配置されている。第1の接続パッド21にはそれぞれ第1のボンディングワイヤ31の他端が固定されて電気的に接続され、第2の接続パッド22にはそれぞれ第2のボンディングワイヤ32の他端が固定され電気的に接続されている。各辺における第1の接続パッド21の第1の列L1と第2の接続パッド22の第2の列L2との間は、後述するボンディングヘッド50が第1の接続パッド21と第2の接続パッド22の両方を同時に接触しないような長さに設定され、第1の列L1と第2の列L2の距離は、例えば約300~400μm離れている。なお、電源電圧端子ICの電源電圧であるVDD端子、VDDと対にして用いるICの電源電圧であるVSS端子やシステムリセット端子には、第1の列L1側の第1の接続パッド21のいずれかが用いられており、第2の列L2の第2の接続パッド22は用いられていない。システムリセット端子は、LSI等の半導体チップ20が正常に動作するため、後述するリセット動作初期化を行うための端子である。また、後述する第1の導通テストを行うための入力端子21aや出力端子21bも、第1の列L1側の第1の接続パッド21のいずれかが用いられている。出力端子21bとしては、例えば、半導体チップを液晶表示として使用する場合、液晶を表示させる信号を出力する端子である複数のセグメント端子、複数のコモン端子、種々の出力端子等がある。このように、第1の列L1側の第1の接続パッド21は、1又は複数の電源電圧端子VDD、VSS、1つのシステムリセット端子、及び複数の入力端子21a、複数の出力端子21b、のいずれかである。複数の第1の接続パッド21の多くが、入力端子21a又は出力端子21bである。また、半導体チップを液晶表示として使用する場合、第2の接続パッド22も、複数のセグメント端子、複数のコモン端子、種々の出力端子等である。第1のボンディングワイヤ31は、プリント基板10上に設けられ、半導体チップ20との距離が第2の電極12より近い内側の第1の電極11と、半導体チップ20上に設けられ、半導体チップ20の中心からの距離が第2の接続パッド22より遠い外側の第1の接続パッド21とを接続する。なお、第1のボンディングワイヤ31は、第1のボンディングワイヤ31a、第1のボンディングワイヤ31bを含む。第2のボンディングワイヤ32は、プリント基板10上に設けられ、半導体チップ20との距離が第1の電極11より遠い外側の第2の電極12と、半導体チップ20上に設けられ、半導体チップ20の上面の中心との距離が第1の接続パッド21より近い内側の第2の接続パッド22とを接続する。図2に示すように、第2のボンディングワイヤ32は第1のボンディングワイヤ31よりも長く、第1のボンディングワイヤ31よりも上方に形成される。第1のボンディングワイヤ31、第2のボンディングワイヤ32は、アルミニウム或いはアルミニウムを含む合金からなる。例えば直径約20~30μmのアルミニウムを含むワイヤであり、超音波圧着によって第1の電極11、第2の電極12をそれぞれ第1の接続パッド21、第2の接続パッド22に接続させる配線である。封止層40は絶縁性の樹脂からなり、第1のボンディングワイヤ31、第2のボンディングワイヤ32及び第1のボンディングワイヤ31、第2のボンディングワイヤ32により接続されたプリント基板10及び半導体チップ20を封止し、隣接する第1のボンディングワイヤ31、第2のボンディングワイヤ32同士を絶縁する。図3は半導体チップ20を図1のIII部において拡大した平面図であり、図4は図3のIV-IV矢視断面図である。図3、図4に示すように、半導体チップ20には、第1の列L1に配列された第1の接続パッド21と、第2の列L2に配列された第2の接続パッド22との間に、半導体素子等の回路素子23、24が設けられている。第1の接続パッド21と回路素子23とは配線27aにより接続され、回路素子23と集積回路領域29の回路とは配線27bにより接続されている。同様に、第2の接続パッド22と回路素子24とが配線28aにより接続され、回路素子24と集積回路領域29の回路とが配線28bにより接続されている。回路素子23、24は例えば保護回路であり、静電気や雷サージ等の異常な電圧、電流が第1の接続パッド21、第2の接続パッド22から集積回路領域29の回路へ直接入力されるのを防止する。保護回路素子として、例えば、抵抗、ダイオード、トランジスタ、コンデンサ等を用いることができる。保護回路素子は、半導体基板25の内部及び上部に層間絶縁膜26やパターニングした導体層を所定の順番で積層することで形成することができる。なお、第1の列L1、第2の列L2の間に、保護回路以外の回路素子を設けてもよく、例えばオペアンプやボルテージレギュレータや論理回路の少なくともいずれかを含んでもよい。各辺において、第1の列L1に配列された第1の接続パッド21と第2の列L2に配列された第2の接続パッド22との間が、後述するボンディングヘッド50の大きさのために、所定の間隔をおかなければならず、集積回路の集積度が低くなってしまう恐れがあったが、第1の接続パッド21と第2の接続パッド22との間に回路素子を設けることにより、半導体チップ20の集積度を損なうことを抑制できる。第1の接続パッド21は、導体層211、212、213の積層体であり、導体層211、212、213同士は、各層間絶縁膜26に形成されたコンタクトホールを介して導通している。第2の接続パッド22は、導体層221、222、223の積層体であり、導体層221、222、223同士は、各層間絶縁膜26に形成されたコンタクトホールを介して導通している。第1の接続パッド21、第2の接続パッド22の導体層は、三層構造に限らず、二層以下であっても、四層以上であってもよく、層間絶縁膜26も二層以下であっても、四層以上であってもよい。このため、第1の接続パッド21は導体層211のみでもよく、第2の接続パッド22は導体層221のみでもよい。回路素子23は、層231、232、233の積層体であり、回路素子24は、層241、242、243の積層体である。層231は、共通材料層をパターニングして層241と同時に形成することができ、層232は、共通材料層をパターニングして層242と同時に形成することができ、層233は、共通材料層をパターニングして層243と同時に形成することができる。回路素子23、24は、三層構造に限らず、二層以下であっても、四層以上であってもよく、また層と層との間に層間絶縁膜26を介在させてもよい。なお、回路素子23、24を構成する層の少なくとも一部は、共通材料層をパターニングして第1の接続パッド21、第2の接続パッド22の導体層の少なくとも一部と同時に形成してもよい。また、回路素子23、24は、半導体基板25上でなくても、半導体基板25内に形成されていてもよく、一部が半導体基板25内に形成され、他部が半導体基板25上に積層されていてもよい。次に、半導体装置1の製造方法について、図5~8を用いて説明する。1まず、図5に示すように、プリント基板10の上部に半導体チップ20を載置した状態で、第1のボンディングワイヤ31、第2のボンディングワイヤ32となるAlワイヤ30が挿通孔51に挿通されたボンディングヘッド50の先端に、挿通孔51から延出されたAlワイヤ30の端部を配置させ、ボンディングヘッド50の先端を第1の接続パッド21上に配置する。そして、Alワイヤ30の端部をボンディングヘッド50の先端により第1の接続パッド21に押し付けて潰し、超音波圧着する。2次に、図6aに示すように、ボンディングヘッド50の先端からAlワイヤ30を繰り出しながら、第1のボンディングワイヤ31のループを形成するようにボンディングヘッド50を第1の電極11上に移動する。Alワイヤ30に、Alワイヤ30の弾性力に応じたループのくせをつけることで、隣接する第1のボンディングワイヤ31と接触することを防ぐことができる。次に、Alワイヤ30の端部をボンディングヘッド50の先端により第1の電極11に押し付けて潰し、超音波圧着してから切断することで第1のボンディングワイヤ31が形成される。第1のボンディングワイヤ31により、第1の接続パッド21と第1の電極11との接続、次に隣り合う第1の接続パッド21と第1の電極11との接続、と順に行い、1、2を繰り返し、全ての第1の電極11と第1の接続パッド21とを第1のボンディングワイヤ31で接続する。3次に、図6bに示す状態で全ての第1のボンディングワイヤ31に対し、第1の導通テストを行う。まず、プリント基板10の複数の第1の電極11すべてに対し、図示しない試験機に接続された複数のプローブ53をそれぞれ接触させる。次に、図7に示すように、例えば1つのシステムリセット端子電源電圧端子とは異なる第1の接続パッド21に0Vの電圧を印加する。また、1又は複数の電源電圧端子VSSに0Vの電圧を印加する。引き続き、リセット時間に入ってから、1又は複数の電源電圧端子VDDに1.5Vの電圧を印加する。このリセット動作により、システムリセット端子は0Vの状態のままで、回路の内部状態を保持するレジスタを初期状態に戻す。次に、リセット時間の開始から所定時間経過した後に、試験機が、システムリセット端子への印加電圧を、0Vから0Vと異なる所定の電圧のリセット終了電位に変位させることでリセット動作が終了する。その後、プリント基板10上の複数の第1の電極11すべてが複数のプローブ53にそれぞれ接触された状態において、図1に示すように、試験機図示せずは、各プローブ53、各入力用の第1の電極11a、各第1のボンディングワイヤ31aを介して、各入力端子21aに第1の導通テストを行うための信号を印加する。各入力端子21aに印加された上記信号は、対応する集積回路領域29の回路、各出力端子21b、各第1のボンディングワイヤ31b、各出力用の第1の電極11b、各出力用の第1の電極11bに接触している各プローブ53を介して試験機に出力される。この試験機に出力された信号にしたがって、第1のボンディングワイヤ31aによって入力用の第1の電極11aと入力端子21aとが正しく接続されているかどうか、並びに第1のボンディングワイヤ31bによって出力用の第1の電極11bと出力端子21bが正しく接続されているかどうか、集積回路領域29の回路が正常かどうかの判断を行う。このように、第1の列L1側の第1の接続パッド21は、1又は複数の電源電圧端子VDD、VSS、1つのシステムリセット端子、及び複数の入力端子21a、複数の出力端子21b、のいずれかであるため、第2のボンディングワイヤ32を形成していない状態であっても、すべての第1のボンディングワイヤ31に対し、接続不良の有無を確認するための第1の導通テストを行うことができる。もし接続不良が発見された場合には、第2のボンディングワイヤ32を形成する前に不良の第1のボンディングワイヤ31を取り除き、新たな第1のボンディングワイヤ31で接続し、再び第1の導通テストを行う。また、第1のテスト時に第2のボンディングワイヤ32が形成されていないので、プローブ53を容易に第1の電極11に接触させることができる。4第1の導通テストの後に、図8に示すように、Alワイヤ30が挿通孔51に挿通されたボンディングヘッド50の先端に、挿通孔51から延出されたAlワイヤ30の端部を配置させ、ボンディングヘッド50の先端を第2の接続パッド22上に配置する。そして、Alワイヤ30の端部をボンディングヘッド50の先端により第2の接続パッド22に押し付けて潰し、超音波圧着する。5次に、図9に示すように、ボンディングヘッド50の先端からAlワイヤ30を繰り出しながら、第2のボンディングワイヤ32のループを形成するようにボンディングヘッド50を第2の電極12上に移動する。Alワイヤ30に、Alワイヤ30の弾性力に応じたループのくせをつけることで、既存の第1のボンディングワイヤ31や隣接する第2のボンディングワイヤ32と接触することを防ぐことができる。次に、Alワイヤ30の端部をボンディングヘッド50の先端により第2の電極12に押し付けて潰し、超音波圧着してから切断することで第1のボンディングワイヤ31が形成される。ボンディングヘッド50の先端側で露出される挿通孔51が移動することによって描かれる軌跡が、第1のボンディングワイヤ31、第2のボンディングワイヤ32の略ループ形状となるが、第2のボンディングワイヤ32を形成時のボンディングヘッド50の先端側の挿通孔51の描く軌跡は、第1のボンディングワイヤ31を形成時のボンディングヘッド50の先端側の挿通孔51の描く軌跡の上を越えるようにボンディングヘッド50を移動させることによって、第2のボンディングワイヤ32やボンディングヘッド50が第1のボンディングワイヤ31に接触しないように第2のボンディングワイヤ32のループは第1のボンディングワイヤ31のループより高く配置されている。6次に、全ての第1のボンディングワイヤ31、第2のボンディングワイヤ32に対し、第2の導通テストを行う。上記3の段階で既に第1の導通テストを行い、不良の第1のボンディングワイヤ31を取り除き、新たなボンディングワイヤで接続しているが、第2のボンディングワイヤ32を形成する工程において、第1の接続パッド21と第1のボンディングワイヤ31との接続不良、または第1のボンディングワイヤ31と第1の電極11との接続不良が発生する可能性があるので、第1のボンディングワイヤ31に対しても第2の導通テストを行う。ただし、第2のボンディングワイヤ32の取り付け後に第1のボンディングワイヤ31の接続不良が発見される確率は低い。もし第2のボンディングワイヤ32に接続不良が発見された場合には、不良の第2のボンディングワイヤ32を取り除き、新たな第2のボンディングワイヤ32で接続し、再び第2の導通テストを行う。なお、第1のボンディングワイヤ31に接続不良が発見された場合には、不良の第1のボンディングワイヤ31を取り除くと共に、不良の第1のボンディングワイヤ31を取り除くために必要な第2のボンディングワイヤ32も取り除く。7その後、封止層40となる絶縁性の樹脂を塗布し、第1のボンディングワイヤ31、第2のボンディングワイヤ32及び第1のボンディングワイヤ31、第2のボンディングワイヤ32により接続されたプリント基板10及び半導体チップ20を封止する。以上により、プリント基板10への半導体チップ20の実装が終了し、半導体装置1が完成する。ここで、図8に示す状態における、第2のボンディングワイヤ32を形成するボンディングヘッド50と、第1の接続パッド21、第2の接続パッド22及び既設の第1のボンディングワイヤ31との位置関係を示す平面図を図10に、図10のXI-XI矢視断面図を図11に示す。図10、図11に示すように、ボンディングヘッド50の先端には、Alワイヤ30の挿通孔51が形成されている。ボンディングヘッド50の先端の押圧部52でAlワイヤ30の端部を第1の電極11、第2の電極12や、第1の接続パッド21、第2の接続パッド22の上部に押し付け、超音波圧着する。図11に示すように、ボンディングヘッド50の先端の押圧部52が、第2の接続パッド22にAlワイヤ30を押しつけている状態で、ボンディングヘッド50が第1のボンディングワイヤ31に接触しないように、ボンディングヘッド50がAlワイヤ30を繰り出す方向のボンディングヘッド50の長さZ1は、半導体チップ20の上面側から見て第2の接続パッド22の内側先端から第1の接続パッド21の内側先端までの距離Z2より短く設定されている。また、図10に示すように、ボンディングヘッド50の幅W1は、第2の接続パッド22の幅W2と同じかそれよりも短い。図10、図11の一点鎖線は、第1の接続パッド21に第1のボンディングワイヤ31を取り付けるときのボンディングヘッド50の位置を参考までに示したものである。仮に、第2のボンディングワイヤ32を形成してから第1のボンディングワイヤ31を形成しようとする場合、ボンディングヘッド50が第2のボンディングワイヤ32に接触してしまうため、既設の第2のボンディングワイヤ32の隙間にボンディングヘッド50を挿入するのは困難である。さらに、第2のボンディングワイヤ32が第1の接続パッド21の上方を通過する場合もあり、より困難になる。本実施形態においては、第1の電極11と第1の接続パッド21とを第1のボンディングワイヤ31により接続してから、第2のボンディングワイヤ32により、第1の電極11よりも外側の第2の電極12と第1の接続パッド21よりも内側の第2の接続パッド22とを第1のボンディングワイヤ31よりも高い位置で接続する。このため、第1のボンディングワイヤ31が第2のボンディングワイヤ32を形成する妨げとならず、配線の自由度を高めることができる。また、第1の接続パッド21の第1の列L1と、第2の接続パッド22の第2の列L2との間に、回路素子23、24を設けているため、半導体チップ20の集積度を高めることができる。また、第1の接続パッド21、第2の接続パッド22が、第1の列L1、第2の列L2の方向に互い違いに設けられているので、隣接する第1のボンディングワイヤ31、第2のボンディングワイヤ32同士がより接触しにくくなる。以上本発明のいくつかの実施形態を説明したが、本発明の範囲は、上述の実施の形態に限定するものではなく、特許請求の範囲に記載された発明の範囲とその均等の範囲を含む。以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。付記<請求項1>複数の第1の電極及び複数の第2の電極と、上面の外周の辺に沿った第1の列に配列された複数の第1の接続パッド及び前記辺において前記上面側から見て前記第1の列よりも内側に離間した第2の列に配列された複数の第2の接続パッドが設けられた半導体チップと、を備えるプリント基板と、を備え、前記半導体チップの電源電圧端子、システムリセット端子は、前記複数の第1の接続パッドのいずれかが用いられていることを特徴とする半導体装置。<請求項2>前記第1の接続パッドと前記第1の電極とを接続する第1のボンディングワイヤと、前記第2の接続パッドと前記第2の電極とを接続する第2のボンディングワイヤと、を備えていることを特徴とする請求項1に記載の半導体装置。<請求項3>前記第2のボンディングワイヤは、前記第1のボンディングワイヤよりも長く、前記第1のボンディングワイヤよりも上方に設けられていることを特徴とする請求項2に記載の半導体装置。<請求項4>前記第1のボンディングワイヤの入力端子及び出力端子は、前記第1の接続パッドのいずれかが用いられていることを特徴とする請求項2又は3に記載の半導体装置。<請求項5>前記第1のボンディングワイヤ及び前記第2のボンディングワイヤは、アルミニウム或いはアルミニウムを含む合金からなることを特徴とする請求項2~4のいずれかに記載の半導体装置。<請求項6>前記第1の接続パッドと、前記第2の接続パッドとは、列方向に互い違いに配列されていることを特徴とする請求項1~5のいずれかに記載の半導体装置。<請求項7>上面側から見て、前記第1の電極は、前記第2の電極より前記プリント基板の内側にあることを特徴とする請求項1~5のいずれかに記載の半導体装置。<請求項8>前記第1のボンディングワイヤと、前記第2のボンディングワイヤと、を封止層により封止することを特徴とする請求項2~7のいずれかに記載の半導体装置。<請求項9>前記第1の接続パッドと前記第2の接続パッドとの間に、回路素子が設けられていることを特徴とする請求項1~8のいずれかに記載の半導体装置。<請求項10>前記回路素子は保護回路であり、保護回路素子として、抵抗、ダイオード、トランジスタ、コンデンサのいずれかを用いることができることを特徴とする請求項9に記載の半導体装置。<請求項11>複数の第1の電極及び複数の第2の電極と、上面の外周の辺に沿った第1の列をなす複数の第1の接続パッド及び前記第1の列よりも上面側から見て内側に離間した第2の列をなす複数の第2の接続パッドが設けられた半導体チップと、を備えるプリント基板を用意し、前記第1の接続パッドと前記第1の電極とを第1のボンディングワイヤにより接続した後、前記第2の接続パッドと前記第2の電極とを第2のボンディングワイヤにより接続することを特徴とする半導体装置の製造方法。<請求項12>前記第1の接続パッドと前記第1の電極とを前記第1のボンディングワイヤにより接続した後、前記第1の接続パッドと前記第1の電極との導通を確認することを特徴とする請求項11に記載の半導体装置の製造方法。<請求項13>前記第2の接続パッドと前記第2の電極とを前記第2のボンディングワイヤにより接続した後、前記第1の接続パッドと前記第1の電極との導通、及び前記第2の接続パッドと前記第2の電極との導通を確認することを特徴とする請求項11または12に記載の半導体装置の製造方法。<請求項14>電源電圧端子やシステムリセット端子、入力端子は、前記複数の第1の接続パッドのいずれかが用いられていることを特徴とする請求項11に記載の半導体装置の製造方法。<請求項15>前記第2のボンディングワイヤは、前記第1のボンディングワイヤよりも長く、前記第1のボンディングワイヤよりも上方に形成されることを特徴とする請求項11~14のいずれかに記載の半導体装置の製造方法。<請求項16>前記第1のボンディングワイヤ及び前記第2のボンディングワイヤはアルミニウム或いはアルミニウムを含む合金から成り、それぞれ前記第1の電極及び前記第2の電極、前記第1の接続パッド及び前記第2の接続パッドと超音波圧着されることを特徴とする請求項11~15のいずれかに記載の半導体装置の製造方法。<請求項17>前記第1の接続パッドと前記第2の接続パッドとの間に、回路素子が設けられていることを特徴とする請求項11~15のいずれかに記載の半導体装置の製造方法。<請求項18>前記回路素子は保護回路であり、保護回路素子として、抵抗、ダイオード、トランジスタ、コンデンサのいずれかを用いることを特徴とする請求項17に記載の半導体装置の製造方法。<請求項19>ワイヤの端部をボンディングヘッドの先端により前記第1の接続パッド又は前記第2の接続パッドに押し付けて潰し、超音波圧着した後、前記ボンディングヘッドの先端から前記ワイヤを繰り出しながら、前記ボンディングワイヤのループを形成するように前記ボンディングヘッドを前記第1の電極又は前記第2の電極上に移動し、前記ワイヤの端部を前記ボンディングヘッドの先端により前記第1の電極又は前記第2の電極に押し付けて潰し、超音波圧着してから切断することにより、前記第1の接続パッドと前記第1の電極、及び、前記第2の接続パッドと前記第2の電極をそれぞれ前記第1のボンディングワイヤ、第2のボンディングワイヤにより接続することを特徴とする請求項11~18のいずれかに記載の半導体装置の製造方法。<請求項20>前記第1の接続パッドと前記第2の接続パッドとは、列方向に互い違いに配列されていることを特徴とする請求項11~19のいずれかに記載の半導体装置の製造方法。<請求項21>前記第1の電極は、前記第2の電極より上面側から見て前記プリント基板の内側にあることを特徴とする請求項11~20のいずれかに記載の半導体装置の製造方法。<請求項22>前記第1のボンディングワイヤと、前記第2のボンディングワイヤと、を封止層により封止することを特徴とする請求項11~21のいずれかに記載の半導体装置の製造方法。<請求項23>前記第1のボンディングワイヤの導通確認により接続不良が発見された場合は、不良の前記第1のボンディングワイヤを取り除き、新たなボンディングワイヤで接続し、再び導通を確認することを特徴とする請求項12~22のいずれかに記載の半導体装置の製造方法。