基板と、前記基板の上方に形成された化合物半導体積層構造と、前記基板と前記化合物半導体積層構造との間に形成された非晶質性絶縁膜と、を有することを特徴とする化合物半導体装置。前記非晶質性絶縁膜は非晶質炭素膜であることを特徴とする請求項1に記載の化合物半導体装置。前記非晶質性絶縁膜における炭素間結合の割合がsp3/sp2比で65以上であることを特徴とする請求項2に記載の化合物半導体装置。前記化合物半導体積層構造は、前記非晶質性絶縁膜上に形成されたバッファ層を有することを特徴とする請求項1乃至3のいずれか1項に記載の化合物半導体装置。前記基板がSiを含有し、前記バッファ層がAlを含有することを特徴とする請求項4に記載の化合物半導体装置。前記化合物半導体積層構造は、前記バッファ層の上方に形成された電子走行層と、前記電子走行層の上方に形成された電子供給層と、を有することを特徴とする請求項4又は5に記載の化合物半導体装置。前記電子供給層の上方に形成されたゲート電極、ソース電極及びドレイン電極を有することを特徴とする請求項6に記載の化合物半導体装置。請求項1乃至7のいずれか1項に記載の化合物半導体装置を有することを特徴とする電源装置。請求項1乃至7のいずれか1項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。基板の上方に非晶質性絶縁膜を形成する工程と、前記非晶質性絶縁膜の上方に化合物半導体積層構造を形成する工程と、を有することを特徴とする化合物半導体装置の製造方法。本発明の目的は、耐圧をより向上することができる化合物半導体装置及びその製造方法を提供することにある。化合物半導体装置の一態様には、基板と、前記基板の上方に形成された化合物半導体積層構造と、前記基板と前記化合物半導体積層構造との間に形成された非晶質性絶縁膜と、が設けられている。化合物半導体装置の製造方法では、基板の上方に非晶質性絶縁膜を形成し、前記非晶質性絶縁膜の上方に化合物半導体積層構造を形成する。上記の化合物半導体装置等によれば、基板と化合物半導体積層構造との間に非晶質性絶縁膜が設けられているため、耐圧をさらに向上することができる。本願発明者は、従来の技術において耐圧の向上が困難になっている原因を究明すべく鋭意検討を行った。例えば、AlNバッファ層とSi基板との界面付近におけるSIMSsecondaryionmassspectrometry分析を行った。この結果を図1に示す。図1に示すように、Si基板に含まれるSiとバッファ層に含まれるAlとが相互に拡散していることが明らかになった。拡散した原子はドーパントとして機能して絶縁性を阻害する。このため、従来の技術では、耐圧の更なる向上が困難となっているのである。また、絶縁性の低下に伴ってリーク電流も流れやすくなっている。従って、従来の技術では、十分な信頼性を得にくいと考えられる。以下、実施形態について添付の図面を参照しながら具体的に説明する。第1の実施形態先ず、第1の実施形態について説明する。図2は、第1の実施形態に係るGaN系HEMT化合物半導体装置の構造を示す断面図である。第1の実施形態では、図2に示すように、Si基板等の基板1上に非晶質性絶縁膜2が形成されている。非晶質性絶縁膜2としては、例えば、非晶質性のC、SiN又はSiCの膜が用いられ、特に密度が2.5g/cm3以上の非晶質性炭素膜が用いられることが好ましい。このような密度が高い非晶質性炭素膜は絶縁性に優れており、更に、後述のバッファ層3へ拡散しても成長時に発生しやすい窒素空孔を補償する作用を有するため、絶縁性が修復されるという効果も期待できるからである。非晶質性絶縁膜2上に化合物半導体積層構造8が形成されている。化合物半導体積層構造8には、バッファ層3、電子走行層4、スペーサ層5、電子供給層6及びキャップ層7が含まれている。バッファ層3としては、例えば厚さが100nm程度のAlN層が用いられる。電子走行層4としては、例えば厚さが3μm程度の、不純物の意図的なドーピングが行われていないi-GaN層が用いられる。スペーサ層5としては、例えば厚さが5nm程度の、不純物の意図的なドーピングが行われていないi-AlGaN層が用いられる。電子供給層6としては、例えば厚さが30nm程度のn型のn-AlGaN層が用いられる。キャップ層7としては、例えば厚さが10nm程度のn型のn-GaN層が用いられる。電子供給層6及びキャップ層7には、n型の不純物として、例えばSiが5×1018cm3程度の濃度でドーピングされている。化合物半導体積層構造8に、素子領域を画定する素子分離領域20が形成されており、素子領域内において、キャップ層7に開口部10s及び10dが形成されている。そして、開口部10s内にソース電極11sが形成され、開口部10d内にドレイン電極11dが形成されている。キャップ層7上に、ソース電極11s及びドレイン電極11dを覆う絶縁膜12が形成されている。絶縁膜12の平面視でソース電極11s及びドレイン電極11dの間に位置する部分に開口部13gが形成されており、開口部13g内にゲート電極11gが形成されている。そして、絶縁膜12上に、ゲート電極11gを覆う絶縁膜14が形成されている。絶縁膜12及び14の材料は特に限定されないが、例えばSi窒化膜が用いられる。このように構成されたGaN系HEMTでは、基板1とバッファ層3との間に非晶質性絶縁膜2が介在しているため、基板1に含まれる原子例えばSiとバッファ層3に含まれる原子例えばAlとの相互拡散が抑制される。このため、基板1及びバッファ層3における外因性の電荷担体の発生を抑制して絶縁性の低下を抑制することができる。そして、絶縁性の低下の抑制に伴って、耐圧の向上及びリーク電流の低減が可能となる。更に、非晶質性絶縁膜2には耐圧劣化の要因の一つと考えられる結晶粒界がほとんど存在しない。この観点からも、耐圧が向上するといえる。なお、非晶質性絶縁膜2の厚さは特に限定されない。但し、非晶質性絶縁膜2の厚さが1nm未満であると、十分な効果が得られない場合もあり得る。従って、非晶質性絶縁膜2の厚さは1nm以上であることが好ましい。また、非晶質性絶縁膜2が厚いほど、優れた絶縁性を得ることが可能となるが、非晶質性絶縁膜2の厚さが2nmを超えていると、化合物半導体積層構造8に含まれる化合物半導体層の結晶性が低下する場合がある。従って、非晶質性絶縁膜2の厚さは2nm以下であることが好ましい。また、非晶質性絶縁膜2の全体が非晶質である必要はなく、非晶質性絶縁膜2に微結晶等が含まれていてもよい。但し、結晶の割合が高くなるほど、リークパスとなる結晶粒界が多くなるため、非晶質部分の割合は80体積以上であることが好ましい。次に、第1の実施形態に係るGaN系HEMT化合物半導体装置の製造方法について説明する。図3A~図3Cは、第1の実施形態に係るGaN系HEMT化合物半導体装置の製造方法を工程順に示す断面図である。先ず、図3Aaに示すように、基板1上に非晶質性絶縁膜2を形成する。非晶質性絶縁膜2の形成方法は特に限定されないが、FCAfilteredcathodicarc法が好ましい。これは、FCA法によれば、密度が2.5g/cm3以上と高い非晶質性炭素膜を容易に形成することができるためである。例えば、密度に影響を及ぼす炭素間結合比sp3/sp2比が65以上と高い非晶質性炭素膜を容易に形成することができる。このように、FCA法によれば、スパッタ法及び化学気相成長CVD:chemicalvapordeposition法と比べて、ダイヤモンドに準じる高密度化が可能である。また、成膜中に加熱を行う必要がないため、成膜中の加熱に伴う基板1へのダメージを回避することができる。次いで、図3Abに示すように、非晶質性絶縁膜2上に化合物半導体積層構造8を形成する。化合物半導体積層構造8の形成では、バッファ層3、電子走行層4、スペーサ層5、電子供給層6及びキャップ層7を、例えば有機金属気相成長MOVPE:metalorganicvaporphaseepitaxyにより形成する。これら化合物半導体層の形成に際して、例えば、Al源であるトリメチルアルミニウムTMAガス、Ga源であるトリメチルガリウムTMGガス、及びN源であるアンモニアNH3ガスの混合ガスを用いる。このとき、成長させる化合物半導体層の組成に応じて、トリメチルアルミニウムガス及びトリメチルガリウムガスの供給の有無及び流量を適宜設定する。各化合物半導体層に共通の原料であるアンモニアガスの流量は、100ccm~10LM程度とする。また、例えば、成長圧力は50Torr~300Torr程度、成長温度は1000°C~1200°C程度とする。また、n型の化合物半導体層を成長させる際には、例えば、Siを含むSiH4ガスを所定の流量で混合ガスに添加し、化合物半導体層にSiをドーピングする。Siのドーピング濃度は、1×1018/cm3程度~1×1020/cm3程度、例えば5×1018/cm3程度とする。次いで、図3Acに示すように、化合物半導体積層構造8に、素子領域を画定する素子分離領域20を形成する。素子分離領域20の形成では、例えば、素子分離領域20を形成する予定の領域を露出するフォトレジストのパターンを化合物半導体積層構造8上に形成し、このパターンをマスクとしてAr等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。その後、図3Bdに示すように、素子領域内において、キャップ層7に開口部10s及び10dを形成する。開口部10s及び10dの形成では、例えば、開口部10s及び10dを形成する予定の領域を露出するフォトレジストのパターンを化合物半導体積層構造8上に形成し、このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行う。続いて、図3Beに示すように、開口部10s内にソース電極11sを形成し、開口部10d内にドレイン電極11dを形成する。ソース電極11s及びドレイン電極11dは、例えばリフトオフ法により形成することができる。すなわち、ソース電極11s及びドレイン電極11dを形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが20nm程度のTa膜を形成した後に、厚さが200nm程度のAl膜を形成する。次いで、例えば、窒素雰囲気中にて400°C~1000°C例えば550°Cで熱処理を行い、オーミック特性を確立する。その後、図3Bfに示すように、全面に絶縁膜12を形成する。絶縁膜12は、例えば原子層堆積ALD:atomiclayerdeposition法、プラズマ化学気相成長CVD:chemicalvapordeposition法又はスパッタ法により形成することが好ましい。続いて、図3Cgに示すように、絶縁膜12の平面視でソース電極11s及びドレイン電極11dの間に位置する部分に開口部13gを形成する。次いで、図3Chに示すように、開口部13g内にゲート電極11gを形成する。ゲート電極11gは、例えばリフトオフ法により形成することができる。すなわち、ゲート電極11gを形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが30nm程度のNi膜を形成した後に、厚さが400nm程度のAu膜を形成する。その後、図3Ciに示すように、絶縁膜12上に、ゲート電極11gを覆う絶縁膜14を形成する。このようにして、第1の実施形態に係るGaN系HEMTを製造することができる。第2の実施形態次に、第2の実施形態について説明する。図4は、第2の実施形態に係るGaN系HEMT化合物半導体装置の構造を示す断面図である。第1の実施形態では、ゲート電極11gが化合物半導体積層構造8にショットキー接合しているのに対し、第2の実施形態では、ゲート電極11gと化合物半導体積層構造8との間に絶縁膜12が介在しており、絶縁膜12がゲート絶縁膜として機能する。つまり、絶縁膜12に開口部13gが形成されておらず、MIS型構造が採用されている。このような第2の実施形態によっても、第1の実施形態と同様に、非晶質性絶縁膜2の存在に伴う、耐圧の向上及びリーク電流の低減という効果を得ることができる。なお、絶縁膜12の材料は特に限定されないが、例えばSi、Al、Hf、Zr、Ti、Ta又はWの酸化物、窒化物又は酸窒化物が好ましく、特にAl酸化物が好ましい。また、絶縁膜12の厚さは、2nm~200nm、例えば10nm程度である。第3の実施形態次に、第3の実施形態について説明する。図5は、第3の実施形態に係るGaN系HEMT化合物半導体装置の構造を示す断面図である。第1の実施形態では、ソース電極11s及びドレイン電極11dが開口部10s及び10d内に形成されているのに対し、第3の実施形態では、開口部10s及び10dが形成されずにソース電極11s及びドレイン電極11dがキャップ層7上に形成されている。このような第3の実施形態によっても、第1の実施形態と同様に、非晶質性絶縁膜2の存在に伴う、耐圧の向上及びリーク電流の低減という効果を得ることができる。第4の実施形態第4の実施形態は、GaN系HEMTを含む化合物半導体装置のディスクリートパッケージに関する。図6は、第4の実施形態に係るディスクリートパッケージを示す図である。第4の実施形態では、図6に示すように、第1~第3の実施形態のいずれかの化合物半導体装置のHEMTチップ210の裏面がはんだ等のダイアタッチ剤234を用いてランドダイパッド233に固定されている。また、ドレイン電極11dが接続されたドレインパッド226dに、Alワイヤ等のワイヤ235dが接続され、ワイヤ235dの他端が、ランド233と一体化しているドレインリード232dに接続されている。ソース電極11sに接続されたソースパッド226sにAlワイヤ等のワイヤ235sが接続され、ワイヤ235sの他端がランド233から独立したソースリード232sに接続されている。ゲート電極11gに接続されたゲートパッド226gにAlワイヤ等のワイヤ235gが接続され、ワイヤ235gの他端がランド233から独立したゲートリード232gに接続されている。そして、ゲートリード232gの一部、ドレインリード232dの一部及びソースリード232sの一部が突出するようにして、ランド233及びHEMTチップ210等がモールド樹脂231によりパッケージングされている。このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、HEMTチップ210をはんだ等のダイアタッチ剤234を用いてリードフレームのランド233に固定する。次いで、ワイヤ235g、235d及び235sを用いたボンディングにより、ゲートパッド226gをリードフレームのゲートリード232gに接続し、ドレインパッド226dをリードフレームのドレインリード232dに接続し、ソースパッド226sをリードフレームのソースリード232sに接続する。その後、トランスファーモールド法にてモールド樹脂231を用いた封止を行う。続いて、リードフレームを切り離す。第5の実施形態次に、第5の実施形態について説明する。第5の実施形態は、GaN系HEMTを含む化合物半導体装置を備えたPFCPowerFactorCorrection回路に関する。図7は、第5の実施形態に係るPFC回路を示す結線図である。PFC回路250には、スイッチ素子トランジスタ251、ダイオード252、チョークコイル253、コンデンサ254及び255、ダイオードブリッジ256、並びに交流電源AC257が設けられている。そして、スイッチ素子251のドレイン電極と、ダイオード252のアノード端子及びチョークコイル253の一端子とが接続されている。スイッチ素子251のソース電極と、コンデンサ254の一端子及びコンデンサ255の一端子とが接続されている。コンデンサ254の他端子とチョークコイル253の他端子とが接続されている。コンデンサ255の他端子とダイオード252のカソード端子とが接続されている。また、スイッチ素子251のゲート電極にはゲートドライバが接続されている。コンデンサ254の両端子間には、ダイオードブリッジ256を介してAC257が接続される。コンデンサ255の両端子間には、直流電源DCが接続される。そして、本実施形態では、スイッチ素子251に、第1~第3の実施形態のいずれかの化合物半導体装置が用いられている。PFC回路250の製造に際しては、例えば、はんだ等を用いて、スイッチ素子251をダイオード252及びチョークコイル253等に接続する。第6の実施形態次に、第6の実施形態について説明する。第6の実施形態は、GaN系HEMTを含む化合物半導体装置を備えた電源装置に関する。図8は、第6の実施形態に係る電源装置を示す結線図である。電源装置には、高圧の一次側回路261及び低圧の二次側回路262、並びに一次側回路261と二次側回路262との間に配設されるトランス263が設けられている。一次側回路261には、第5の実施形態に係るPFC回路250、及びPFC回路250のコンデンサ255の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路260が設けられている。フルブリッジインバータ回路260には、複数ここでは4つのスイッチ素子264a、264b、264c及び264dが設けられている。二次側回路262には、複数ここでは3つのスイッチ素子265a、265b及び265cが設けられている。本実施形態では、一次側回路261を構成するPFC回路250のスイッチ素子251、並びにフルブリッジインバータ回路260のスイッチ素子264a、264b、264c及び264dに、第1~第3の実施形態のいずれかの化合物半導体装置が用いられている。一方、二次側回路262のスイッチ素子265a、265b及び265cには、シリコンを用いた通常のMIS型FET電界効果トランジスタが用いられている。第7の実施形態次に、第7の実施形態について説明する。第7の実施形態は、GaN系HEMTを含む化合物半導体装置を備えた高周波増幅器に関する。図9は、第7の実施形態に係る高周波増幅器を示す結線図である。高周波増幅器には、ディジタルプレディストーション回路271、ミキサー272a及び272b、並びにパワーアンプ273が設けられている。ディジタルプレディストーション回路271は、入力信号の非線形歪みを補償する。ミキサー272aは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ273は、第1~第3の実施形態のいずれかの化合物半導体装置を備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー272bで交流信号とミキシングしてディジタルプレディストーション回路271に送出できる。なお、化合物半導体積層構造に用いられる化合物半導体層の組成は特に限定されず、例えば、GaN、AlN及びInN等を用いることができる。また、これらの混晶を用いることもできる。例えば、バッファ層として、AlGaN層を用いてもよく、AlN層及びAlGaN層の積層体を用いてもよい。また、いずれの実施形態においても、基板として、炭化シリコンSiC基板、サファイア基板、シリコン基板、GaN基板又はGaAs基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。また、ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。また、ゲート電極に対して熱処理を行ってもよい。また、各層の厚さ及び材料等も上述の実施形態のものに限定されない。次に、本願発明者が行った非晶質性絶縁膜がもたらす効果についての実験の結果について説明する。この実験では、図10に示す2種類の試料31及び32を作製した。試料31では、図10aに示すように、Si基板21上に厚さが200nmのAlN層23を形成した。試料32では、Si基板21上に非晶質性絶縁膜22として厚さが2nmの非晶質炭素膜を形成し、その後に、非晶質性絶縁膜22上に厚さが200nmのAlN層23を形成した。なお、AlN層23は、TMA及びNH3を原料ガスとしてMOVPE法により形成した。このとき、成長温度を1000°C、成長圧力を20kPaとした。非晶質性絶縁膜22非晶質炭素膜は、グラファイトターゲットを原料としてFCA法により形成した。このとき、アーク電流を70A、アーク電圧を26Vとした。また、非晶質性絶縁膜22非晶質炭素膜の形成には、フィルタの一部に絶縁性の高いフッ素系樹脂を配置して電気的に遮断された2つのフィルタ部位を有し、そのフィルタへ可変型の直流電圧源を接続した構成の成膜装置を用いた。このようにして試料31及び32を作製した後、試料31及び32の各AlN層23の表面に蒸着法により厚さが200nmの金電極を形成した。次いで、Si基板21の裏面と金電極との間にIVメータを接続し、電圧を連続的に掃引して試料31及び32のリーク電流を測定した。この結果を図11に示す。従来例に相当する試料31では、電圧印加直後からリーク電流が急激に増加し、約20Vで絶縁破壊に至った。一方、実施例に相当する試料32では、リーク電流の増加は極めてなだらかであり、電圧を40Vまで印加してもリーク電流は少なく絶縁破壊も発生しなかった。以下、本発明の諸態様を付記としてまとめて記載する。付記1基板と、前記基板の上方に形成された化合物半導体積層構造と、前記基板と前記化合物半導体積層構造との間に形成された非晶質性絶縁膜と、を有することを特徴とする化合物半導体装置。付記2前記非晶質性絶縁膜は非晶質炭素膜であることを特徴とする付記1に記載の化合物半導体装置。付記3前記非晶質性絶縁膜における炭素間結合の割合がsp3/sp2比で65以上であることを特徴とする付記2に記載の化合物半導体装置。付記4前記非晶質性絶縁膜の厚さが1nm以上であることを特徴とする付記1乃至3のいずれか1項に記載の化合物半導体装置。付記5前記非晶質性絶縁膜の厚さが2nm以下であることを特徴とする付記1乃至4のいずれか1項に記載の化合物半導体装置。付記6前記化合物半導体積層構造は、前記非晶質性絶縁膜上に形成されたバッファ層を有することを特徴とする付記1乃至5のいずれか1項に記載の化合物半導体装置。付記7前記基板がSiを含有し、前記バッファ層がAlを含有することを特徴とする付記6に記載の化合物半導体装置。付記8前記バッファ層がAlN層であることを特徴とする付記7に記載の化合物半導体装置。付記9前記化合物半導体積層構造は、前記バッファ層の上方に形成された電子走行層と、前記電子走行層の上方に形成された電子供給層と、を有することを特徴とする付記6乃至8のいずれか1項に記載の化合物半導体装置。付記10前記電子供給層の上方に形成されたゲート電極、ソース電極及びドレイン電極を有することを特徴とする付記9に記載の化合物半導体装置。付記11付記1乃至10のいずれか1項に記載の化合物半導体装置を有することを特徴とする電源装置。付記12付記1乃至10のいずれか1項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。付記13基板の上方に非晶質性絶縁膜を形成する工程と、前記非晶質性絶縁膜の上方に化合物半導体積層構造を形成する工程と、を有することを特徴とする化合物半導体装置の製造方法。付記14前記非晶質性絶縁膜として非晶質炭素膜を形成することを特徴とする付記13に記載の化合物半導体装置の製造方法。付記15前記非晶質性絶縁膜をFCA法により形成することを特徴とする付記13又は14に記載の化合物半導体装置の製造方法。付記16前記化合物半導体積層構造を形成する工程は、前記非晶質性絶縁膜上にバッファ層を形成する工程を有することを特徴とする付記13乃至15のいずれか1項に記載の化合物半導体装置の製造方法。付記17前記基板がSiを含有し、前記バッファ層がAlを含有することを特徴とする付記16に記載の化合物半導体装置の製造方法。付記18前記バッファ層がAlN層であることを特徴とする付記17に記載の化合物半導体装置の製造方法。付記19前記化合物半導体積層構造を形成する工程は、前記バッファ層の上方に電子走行層を形成する工程と、前記電子走行層の上方に電子供給層を形成する工程と、を有することを特徴とする付記16乃至18のいずれか1項に記載の化合物半導体装置の製造方法。付記20前記電子供給層の上方にゲート電極、ソース電極及びドレイン電極を形成する工程を有することを特徴とする付記19に記載の化合物半導体装置の製造方法。