絶縁表面上に設けられた第1の単結晶半導体層をチャネル形成領域に有する第1のトランジスタと、前記第1のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する第2のトランジスタと、前記絶縁表面に設けられた第2の単結晶半導体層と、前記第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置。絶縁表面上に設けられた第1の単結晶半導体層をチャネル形成領域に有する第1のトランジスタと、前記第1のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する第2のトランジスタと、前記絶縁表面に設けられた第2の単結晶半導体層と、真性半導体層と、前記第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置。絶縁表面上に設けられた第1の単結晶半導体層をチャネル形成領域に有する、pチャネル型の第1のトランジスタと、前記絶縁表面上に設けられた第2の単結晶半導体層をチャネル形成領域に有する、nチャネル型の第2のトランジスタと、前記第1のトランジスタ及び第2のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する、nチャネル型の第3のトランジスタと、前記絶縁表面に設けられた第3の単結晶半導体層と、前記第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置。絶縁表面上に設けられた第1の単結晶半導体層をチャネル形成領域に有する、pチャネル型の第1のトランジスタと、前記絶縁表面上に設けられた第2の単結晶半導体層をチャネル形成領域に有する、nチャネル型の第2のトランジスタと、前記第1のトランジスタ及び第2のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する、nチャネル型の第3のトランジスタと、前記絶縁表面に設けられた第3の単結晶半導体層と、真性半導体層と、前記第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置。絶縁表面上に設けられた第1の多結晶半導体層をチャネル形成領域に有する第1のトランジスタと、前記第1のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する第2のトランジスタと、前記絶縁表面に設けられた第2の多結晶半導体層と、前記第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置。絶縁表面上に設けられた第1の多結晶半導体層をチャネル形成領域に有する第1のトランジスタと、前記第1のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する第2のトランジスタと、前記絶縁表面に設けられた第2の多結晶半導体層と、真性半導体層と、前記第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置。絶縁表面上に設けられた第1の多結晶半導体層をチャネル形成領域に有する、pチャネル型の第1のトランジスタと、前記絶縁表面上に設けられた第2の多結晶半導体層をチャネル形成領域に有する、nチャネル型の第2のトランジスタと、前記第1のトランジスタ及び第2のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する、nチャネル型の第3のトランジスタと、前記絶縁表面に設けられた第3の多結晶半導体層と、前記第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置。絶縁表面上に設けられた第1の多結晶半導体層をチャネル形成領域に有する、pチャネル型の第1のトランジスタと、前記絶縁表面上に設けられた第2の多結晶半導体層をチャネル形成領域に有する、nチャネル型の第2のトランジスタと、前記第1のトランジスタ及び第2のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する、nチャネル型の第3のトランジスタと、前記絶縁表面に設けられた第3の多結晶半導体層と、真性半導体層と、前記第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置。単結晶半導体基板中に設けられたチャネル形成領域を有する第1のトランジスタと、前記第1のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する第2のトランジスタと、前記単結晶半導体基板中に設けられた不純物領域と、前記第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置。単結晶半導体基板中に設けられたチャネル形成領域を有する第1のトランジスタと、前記第1のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する第2のトランジスタと、前記単結晶半導体基板中に設けられた不純物領域と、真性半導体層と、前記第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置。単結晶半導体基板中に設けられたチャネル形成領域を有する、pチャネル型の第1のトランジスタと、前記単結晶半導体基板中に設けられたチャネル形成領域を有する、nチャネル型の第2のトランジスタと、前記第1のトランジスタ及び第2のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する、nチャネル型の第3のトランジスタと、前記単結晶半導体基板中に設けられた不純物領域と、前記第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置。単結晶半導体基板中に設けられたチャネル形成領域を有する、pチャネル型の第1のトランジスタと、前記単結晶半導体基板中に設けられたチャネル形成領域を有する、nチャネル型の第2のトランジスタと、前記第1のトランジスタ及び第2のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する、nチャネル型の第3のトランジスタと、前記単結晶半導体基板中に設けられた不純物領域と、真性半導体層と、前記第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置。請求項1、請求項3、請求項5、請求項7、請求項9、及び請求項11のいずれか一項において、前記第2のトランジスタは、nチャネル型トランジスタであることを特徴とする半導体装置。請求項2、請求項4、請求項6、請求項8、請求項10、及び請求項12のいずれか一項において、前記第3のトランジスタは、nチャネル型トランジスタであることを特徴とする半導体装置。請求項1、請求項3、請求項5、請求項7、請求項9、請求項11、及び請求項13のいずれか一項において、前記第2のトランジスタは、ボトムゲート型トランジスタであることを特徴とする半導体装置。請求項2、請求項4、請求項6、請求項8、請求項10、請求項12、及び請求項14のいずれか一項において、前記第3のトランジスタは、ボトムゲート型トランジスタであることを特徴とする半導体装置。請求項1、請求項3、請求項5、請求項7、請求項9、請求項11、及び請求項13のいずれか一項において、前記第2のトランジスタは、トップゲート型トランジスタであることを特徴とする半導体装置。請求項2、請求項4、請求項6、請求項8、請求項10、請求項12、及び請求項14のいずれか一項において、前記第3のトランジスタは、トップゲート型トランジスタであることを特徴とする半導体装置。単結晶半導体層を形成し、前記単結晶半導体層を加工して、第1の半導体層、第2の半導体層を形成し、前記第1の半導体層をチャネル形成領域とする第1のトランジスタを形成し、前記第1のトランジスタ及び第2の半導体層を覆って、絶縁層を形成し、前記絶縁層の一部を除去し、前記第2の半導体層を露出させ、前記絶縁層上に第1の酸化物半導体層、及び前記第2の半導体層上に第2の酸化物半導体層を形成し、前記第1の酸化物半導体層を有する第2のトランジスタ、並びに、前記第2の半導体層及び前記第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法。単結晶半導体層を形成し、前記単結晶半導体層を加工して、第1の半導体層、第2の半導体層を形成し、前記第1の半導体層をチャネル形成領域とする第1のトランジスタを形成し、前記第1のトランジスタ及び第2の半導体層を覆って、絶縁層を形成し、前記絶縁層の一部を除去し、前記第2の半導体層を露出させ、露出した前記第2の半導体層上に、真性半導体層を形成し、前記絶縁層上に第1の酸化物半導体層、及び前記真性半導体層上に第2の酸化物半導体層を形成し、前記第1の酸化物半導体層を有する第2のトランジスタ、並びに、前記第2の半導体層、前記真性半導体層、及び前記第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法。単結晶半導体層を形成し、前記単結晶半導体層を加工して、第1の半導体層、第2の半導体層、第3の半導体層を形成し、前記第1の半導体層をチャネル形成領域とする、pチャネル型の第1のトランジスタを形成し、前記第2の半導体層をチャネル形成領域とする、nチャネル型の第2のトランジスタを形成し、前記第1のトランジスタ、第2のトランジスタ、及び第3の半導体層を覆って、絶縁膜を形成し、前記絶縁膜の一部を除去し、前記第3の半導体層を露出させ、前記絶縁膜上に第1の酸化物半導体層、及び前記第3の半導体層上に第2の酸化物半導体層を形成し、前記第1の酸化物半導体層を有する第3のトランジスタ、並びに、前記第3の半導体層及び前記第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法。単結晶半導体層を形成し、前記単結晶半導体層を加工して、第1の半導体層、第2の半導体層、第3の半導体層を形成し、前記第1の半導体層をチャネル形成領域とする、pチャネル型の第1のトランジスタを形成し、前記第2の半導体層をチャネル形成領域とする、nチャネル型の第2のトランジスタを形成し、前記第1のトランジスタ、第2のトランジスタ、及び第3の半導体層を覆って、絶縁膜を形成し、前記絶縁膜の一部を除去し、前記第3の半導体層を露出させ、露出した前記第3の半導体層上に、真性半導体層を形成し前記絶縁膜上に第1の酸化物半導体層、及び前記真性半導体層上に第2の酸化物半導体層を形成し、前記第1の酸化物半導体層を有する第3のトランジスタ、並びに、前記第3の半導体層、前記真性半導体層及び前記第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法。多結晶半導体層を形成し、前記多結晶半導体層を加工して、第1の半導体層、第2の半導体層を形成し、前記第1の半導体層をチャネル形成領域とする第1のトランジスタを形成し、前記第1のトランジスタ及び第2の半導体層を覆って、絶縁膜を形成し、前記絶縁膜の一部を除去し、前記第2の半導体層を露出させ、前記絶縁膜上に第1の酸化物半導体層、及び前記第2の半導体層上に第2の酸化物半導体層を形成し、前記第1の酸化物半導体層を有する第2のトランジスタ、並びに、前記第2の半導体層及び前記第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法。多結晶半導体層を形成し、前記多結晶半導体層を加工して、第1の半導体層、第2の半導体層を形成し、前記第1の半導体層をチャネル形成領域とする第1のトランジスタを形成し、前記第1のトランジスタ及び第2の半導体層を覆って、絶縁膜を形成し、前記絶縁膜の一部を除去し、前記第2の半導体層を露出させ、露出した前記第2の半導体層上に、真性半導体層を形成し、前記絶縁膜上に第1の酸化物半導体層、及び前記真性半導体層上に第2の酸化物半導体層を形成し、前記第1の酸化物半導体層を有する第2のトランジスタ、並びに、前記第2の半導体層、前記真性半導体層及び前記第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法。多結晶半導体層を形成し、前記多結晶半導体層を加工して、第1の半導体層、第2の半導体層、第3の半導体層を形成し、前記第1の半導体層をチャネル形成領域とする、pチャネル型の第1のトランジスタを形成し、前記第2の半導体層をチャネル形成領域とする、nチャネル型の第2のトランジスタを形成し、前記第1のトランジスタ、第2のトランジスタ、及び第3の半導体層を覆って、絶縁層を形成し、前記絶縁層の一部を除去し、前記第3の半導体層を露出させ、前記絶縁層上に第1の酸化物半導体層、及び前記第3の半導体層上に第2の酸化物半導体層を形成し、前記第1の酸化物半導体層を有する第3のトランジスタ、並びに、前記第3の半導体層及び前記第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法。多結晶半導体層を形成し、前記多結晶半導体層を加工して、第1の半導体層、第2の半導体層、第3の半導体層を形成し、前記第1の半導体層をチャネル形成領域とする、pチャネル型の第1のトランジスタを形成し、前記第2の半導体層をチャネル形成領域とする、nチャネル型の第2のトランジスタを形成し、前記第1のトランジスタ、第2のトランジスタ、及び第3の半導体層を覆って、絶縁層を形成し、前記絶縁層の一部を除去し、前記第3の半導体層を露出させ、露出した前記第3の半導体層上に、真性半導体層を形成し、前記絶縁層上に第1の酸化物半導体層、及び前記真性半導体層上に第2の酸化物半導体層を形成し、前記第1の酸化物半導体層を有する第3のトランジスタ、並びに、前記第3の半導体層、前記真性半導体層及び前記第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法。単結晶半導体基板の第1の領域をチャネル形成領域とする第1のトランジスタを形成し、前記第1のトランジスタ及び単結晶半導体基板の他の領域を覆って、絶縁層を形成し、前記絶縁層の一部を除去し、前記単結晶半導体基板の第2の領域を露出させ、前記絶縁層上に第1の酸化物半導体層、及び前記単結晶半導体基板の第2の領域上に第2の酸化物半導体層を形成し、前記第1の酸化物半導体層を有する第2のトランジスタ、並びに、前記単結晶半導体基板の第2の領域及び前記第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法。単結晶半導体基板の第1の領域をチャネル形成領域とする第1のトランジスタを形成し、前記第1のトランジスタ及び単結晶半導体基板の他の領域を覆って、絶縁層を形成し、前記絶縁層の一部を除去し、前記単結晶半導体基板の第2の領域を露出させ、露出した前記単結晶半導体基板の第2の領域上に、真性半導体層を形成し、前記絶縁層上に第1の酸化物半導体層、及び前記真性半導体層上に第2の酸化物半導体層を形成し、前記第1の酸化物半導体層を有する第2のトランジスタ、並びに、前記単結晶半導体基板の第2の領域、前記真性半導体層及び前記第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法。単結晶半導体基板の第1の領域をチャネル形成領域とする、pチャネル型の第1のトランジスタを形成し、前記単結晶半導体基板の第2の領域をチャネル形成領域とする、nチャネル型の第2のトランジスタを形成し、前記第1のトランジスタ、第2のトランジスタ、及び前記単結晶半導体基板の他の領域を覆って、絶縁層を形成し、前記絶縁層の一部を除去し、前記単結晶半導体基板の第3の領域を露出させ、前記絶縁層上に第1の酸化物半導体層、及び前記単結晶半導体基板の第3の領域上に第2の酸化物半導体層を形成し、前記第1の酸化物半導体層を有する第3のトランジスタ、並びに、前記単結晶半導体基板の第3の領域及び前記第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法。単結晶半導体基板の第1の領域をチャネル形成領域とする、pチャネル型の第1のトランジスタを形成し、前記単結晶半導体基板の第2の領域をチャネル形成領域とする、nチャネル型の第2のトランジスタを形成し、前記第1のトランジスタ、第2のトランジスタ、及び前記単結晶半導体基板の他の領域を覆って、絶縁層を形成し、前記絶縁層の一部を除去し、前記単結晶半導体基板の第3の領域を露出させ、露出した前記単結晶半導体基板の第3の領域上に、真性半導体層を形成し、前記絶縁層上に第1の酸化物半導体層、及び前記真性半導体層上に第2の酸化物半導体層を形成し、前記第1の酸化物半導体層を有する第3のトランジスタ、並びに、前記単結晶半導体基板の第3の領域、前記真性半導体層及び前記第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法。特許文献1に示される、無線通信機能を有する半導体装置は、アンテナ回路、論理回路、メモリ回路、アナログ回路、リミッタ回路等が設けられている。このような論理回路としては高速動作が求められる。またメモリ回路では、電圧を長時間維持することが求められる。そのため、論理回路は、高速動作可能な半導体素子で構成されることが好的である。またメモリ回路は、電圧を長時間維持可能である半導体素子で構成されることが好適である。また、リミッタ回路は、出力電圧を制限する回路であり、例えば整流素子、より具体的にはダイオードを有する回路であることが多い。以上のように、該半導体装置は、それぞれの回路によって求められる機能が異なる。よって、機能に応じて特性の異なる半導体素子を用いるのが好適である。しかしながら、機能に応じて特性の異なる半導体素子を作り分けるためには、多くの作製工程数を必要とする。多くの作製工程数が必要になると、作製工程が煩雑化する。その結果、当該半導体装置の歩留まりが低下するまたは作製コストが高くなる。上述した問題を鑑み、開示される発明の一様態は、半導体装置の作製工程数を減少させることを課題の1つとする。また開示される発明の一態様は、半導体装置の歩留まりを向上させることを課題の1つとする。また、開示される発明の一態様は、半導体装置の作製コストを低減することを課題の1つとする。開示される発明の一様態は、特性が異なる第1の半導体素子と第2の半導体素子を作製する工程を利用して、第3の半導体素子を作製する。例示的には、2つの特性が異なるトランジスタの作製工程を利用して、整流素子例えば、ダイオードも同時に作製する。第1の半導体素子は高速動作可能な半導体素子であり、第2の半導体素子は、電圧を長時間維持可能な半導体素子である。高速動作可能な半導体素子として、例えば移動度の高いトランジスタが好適である。また電圧を長時間維持可能な半導体素子として、例えば電圧を長時間維持可能なトランジスタが好適である。さらに具体的には、移動度の高いトランジスタとして、単結晶半導体層をチャネル形成領域に有するトランジスタが好適である。また電圧を長時間維持可能なトランジスタとして、酸化物半導体膜をチャネル形成領域に有するトランジスタが好適である。開示される発明の一様態では、単結晶半導体層をチャネル形成領域に有するトランジスタ、及び酸化物半導体膜をチャネル形成領域に有するトランジスタを作製する工程を用い、当該トランジスタを作製する工程と同時に整流素子を作製する。開示される発明の一様態は、絶縁表面上に設けられた第1の単結晶半導体層をチャネル形成領域に有する第1のトランジスタと、当該第1のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する第2のトランジスタと、当該絶縁表面に設けられた第2の単結晶半導体層と、当該第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置に関する。開示される発明の一様態は、絶縁表面上に設けられた第1の単結晶半導体層をチャネル形成領域に有する第1のトランジスタと、当該第1のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する第2のトランジスタと、当該絶縁表面に設けられた第2の単結晶半導体層と、真性半導体層と、当該第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置に関する。開示される発明の一様態は、絶縁表面上に設けられた第1の単結晶半導体層をチャネル形成領域に有する、pチャネル型の第1のトランジスタと、当該絶縁表面上に設けられた第2の単結晶半導体層をチャネル形成領域に有する、nチャネル型の第2のトランジスタと、当該第1のトランジスタ及び第2のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する、nチャネル型の第3のトランジスタと、当該絶縁表面に設けられた第3の単結晶半導体層と、当該第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置に関する。開示される発明の一様態は、絶縁表面上に設けられた第1の単結晶半導体層をチャネル形成領域に有する、pチャネル型の第1のトランジスタと、当該絶縁表面上に設けられた第2の単結晶半導体層をチャネル形成領域に有する、nチャネル型の第2のトランジスタと、当該第1のトランジスタ及び第2のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する、nチャネル型の第3のトランジスタと、当該絶縁表面に設けられた第3の単結晶半導体層と、真性半導体層と、当該第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置に関する。開示される発明の一様態は、絶縁表面上に設けられた第1の多結晶半導体層をチャネル形成領域に有する第1のトランジスタと、当該第1のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する第2のトランジスタと、当該絶縁表面に設けられた第2の多結晶半導体層と、当該第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置に関する。開示される発明の一様態は、絶縁表面上に設けられた第1の多結晶半導体層をチャネル形成領域に有する第1のトランジスタと、当該第1のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する第2のトランジスタと、当該絶縁表面に設けられた第2の多結晶半導体層と、真性半導体層と、当該第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置に関する。開示される発明の一様態は、絶縁表面上に設けられた第1の多結晶半導体層をチャネル形成領域に有する、pチャネル型の第1のトランジスタと、当該絶縁表面上に設けられた第2の多結晶半導体層をチャネル形成領域に有する、nチャネル型の第2のトランジスタと、当該第1のトランジスタ及び第2のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する、nチャネル型の第3のトランジスタと、当該絶縁表面に設けられた第3の多結晶半導体層と、当該第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置に関する。開示される発明の一様態は、絶縁表面上に設けられた第1の多結晶半導体層をチャネル形成領域に有する、pチャネル型の第1のトランジスタと、当該絶縁表面上に設けられた第2の多結晶半導体層をチャネル形成領域を有する、nチャネル型の第2のトランジスタと、当該第1のトランジスタ及び第2のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する、nチャネル型の第3のトランジスタと、当該絶縁表面に設けられた第3の多結晶半導体層と、真性半導体層と、当該第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置に関する。開示される発明の一様態は、単結晶半導体基板中に設けられたチャネル形成領域を有する第1のトランジスタと、当該第1のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する第2のトランジスタと、当該単結晶半導体基板中に設けられた不純物領域と、当該第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置に関する。開示される発明の一様態は、単結晶半導体基板中に設けられたチャネル形成領域を有する第1のトランジスタと、当該第1のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する第2のトランジスタと、当該単結晶半導体基板中に設けられた不純物領域と、真性半導体層と、当該第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置に関する。開示される発明の一様態は、単結晶半導体基板中に設けられたチャネル形成領域を有する、pチャネル型の第1のトランジスタと、当該単結晶半導体基板中に設けられたチャネル形成領域を有する、nチャネル型の第2のトランジスタと、当該第1のトランジスタ及び第2のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する、nチャネル型の第3のトランジスタと、当該単結晶半導体基板中に設けられた不純物領域と、当該第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置に関する。開示される発明の一様態は、単結晶半導体基板中に設けられたチャネル形成領域を有する、pチャネル型の第1のトランジスタと、当該単結晶半導体基板中に設けられたチャネル形成領域を有する、nチャネル型の第2のトランジスタと、当該第1のトランジスタ及び第2のトランジスタと絶縁層を介して設けられ、第1の酸化物半導体層をチャネル形成領域に有する、nチャネル型の第3のトランジスタと、当該単結晶半導体基板中に設けられた不純物領域と、真性半導体層と、当該第1の酸化物半導体層と同じ材質でなる第2の酸化物半導体層とが積層された整流素子とを有することを特徴とする半導体装置に関する。開示される発明の一様態において、当該第2のトランジスタは、nチャネル型トランジスタであることを特徴とする。開示される発明の一様態において、当該第3のトランジスタは、nチャネル型トランジスタであることを特徴とする。開示される発明の一様態において、当該第2のトランジスタは、ボトムゲート型トランジスタであることを特徴とする。開示される発明の一様態において、当該第3のトランジスタは、ボトムゲート型トランジスタであることを特徴とする。開示される発明の一様態において、当該第2のトランジスタは、トップゲート型トランジスタであることを特徴とする。開示される発明の一様態において、当該第3のトランジスタは、トップゲート型トランジスタであることを特徴とする。開示される発明の一様態は、単結晶半導体層を形成し、当該単結晶半導体層を加工して、第1の半導体層、第2の半導体層を形成し、当該第1の半導体層をチャネル形成領域とする第1のトランジスタを形成し、当該第1のトランジスタ及び第2の半導体層を覆って、絶縁層を形成し、当該絶縁層の一部を除去し、当該第2の半導体層を露出させ、当該絶縁層上に第1の酸化物半導体層、及び当該第2の半導体層上に第2の酸化物半導体層を形成し、当該第1の酸化物半導体層を有する第2のトランジスタ、並びに、当該第2の半導体層及び当該第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法に関する。開示される発明の一様態は、単結晶半導体層を形成し、当該単結晶半導体層を加工して、第1の半導体層、第2の半導体層を形成し、当該第1の半導体層をチャネル形成領域とする第1のトランジスタを形成し、当該第1のトランジスタ及び第2の半導体層を覆って、絶縁層を形成し、当該絶縁層の一部を除去し、当該第2の半導体層を露出させ、露出した当該第2の半導体層上に、真性半導体層を形成し、当該絶縁層上に第1の酸化物半導体層、及び当該真性半導体層上に第2の酸化物半導体層を形成し、当該第1の酸化物半導体層を有する第2のトランジスタ、並びに、当該第2の半導体層、当該真性半導体層、及び当該第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法に関する。開示される発明の一様態は、単結晶半導体層を形成し、当該単結晶半導体層を加工して、第1の半導体層、第2の半導体層、第3の半導体層を形成し、当該第1の半導体層をチャネル形成領域とする、pチャネル型の第1のトランジスタを形成し、当該第2の半導体層をチャネル形成領域とする、nチャネル型の第2のトランジスタを形成し、当該第1のトランジスタ、第2のトランジスタ、及び第3の半導体層を覆って、絶縁膜を形成し、当該絶縁膜の一部を除去し、当該第3の半導体層を露出させ、当該絶縁膜上に第1の酸化物半導体層、及び当該第3の半導体層上に第2の酸化物半導体層を形成し、当該第1の酸化物半導体層を有する第3のトランジスタ、並びに、当該第3の半導体層及び当該第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法に関する。開示される発明の一様態は、単結晶半導体層を形成し、当該単結晶半導体層を加工して、第1の半導体層、第2の半導体層、第3の半導体層を形成し、当該第1の半導体層をチャネル形成領域とする、pチャネル型の第1のトランジスタを形成し、当該第2の半導体層をチャネル形成領域とする、nチャネル型の第2のトランジスタを形成し、当該第1のトランジスタ、第2のトランジスタ、及び第3の半導体層を覆って、絶縁膜を形成し、当該絶縁膜の一部を除去し、当該第3の半導体層を露出させ、露出した当該第3の半導体層上に、真性半導体層を形成し当該絶縁膜上に第1の酸化物半導体層、及び当該真性半導体層上に第2の酸化物半導体層を形成し、当該第1の酸化物半導体層を有する第3のトランジスタ、並びに、当該第3の半導体層、当該真性半導体層及び当該第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法に関する。開示される発明の一様態は、多結晶半導体層を形成し、当該多結晶半導体層を加工して、第1の半導体層、第2の半導体層を形成し、当該第1の半導体層をチャネル形成領域とする第1のトランジスタを形成し、当該第1のトランジスタ及び第2の半導体層を覆って、絶縁膜を形成し、当該絶縁膜の一部を除去し、当該第2の半導体層を露出させ、当該絶縁膜上に第1の酸化物半導体層、及び当該第2の半導体層上に第2の酸化物半導体層を形成し、当該第1の酸化物半導体層を有する第2のトランジスタ、並びに、当該第2の半導体層及び当該第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法に関する。開示される発明の一様態は、多結晶半導体層を形成し、当該多結晶半導体層を加工して、第1の半導体層、第2の半導体層を形成し、当該第1の半導体層をチャネル形成領域とする第1のトランジスタを形成し、当該第1のトランジスタ及び第2の半導体層を覆って、絶縁膜を形成し、当該絶縁膜の一部を除去し、当該第2の半導体層を露出させ、露出した当該第2の半導体層上に、真性半導体層を形成し、当該絶縁膜上に第1の酸化物半導体層、及び当該真性半導体層上に第2の酸化物半導体層を形成し、当該第1の酸化物半導体層を有する第2のトランジスタ、並びに、当該第2の半導体層、当該真性半導体層及び当該第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法に関する。開示される発明の一様態は、多結晶半導体層を形成し、当該多結晶半導体層を加工して、第1の半導体層、第2の半導体層、第3の半導体層を形成し、当該第1の半導体層をチャネル形成領域とする、pチャネル型の第1のトランジスタを形成し、当該第2の半導体層をチャネル形成領域とする、nチャネル型の第2のトランジスタを形成し、当該第1のトランジスタ、第2のトランジスタ、及び第3の半導体層を覆って、絶縁層を形成し、当該絶縁層の一部を除去し、当該第3の半導体層を露出させ、当該絶縁層上に第1の酸化物半導体層、及び当該第3の半導体層上に第2の酸化物半導体層を形成し、当該第1の酸化物半導体層を有する第3のトランジスタ、並びに、当該第3の半導体層及び当該第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法に関する。開示される発明の一様態は、多結晶半導体層を形成し、当該多結晶半導体層を加工して、第1の半導体層、第2の半導体層、第3の半導体層を形成し、当該第1の半導体層をチャネル形成領域とする、pチャネル型の第1のトランジスタを形成し、当該第2の半導体層をチャネル形成領域とする、nチャネル型の第2のトランジスタを形成し、当該第1のトランジスタ、第2のトランジスタ、及び第3の半導体層を覆って、絶縁層を形成し、当該絶縁層の一部を除去し、当該第3の半導体層を露出させ、露出した当該第3の半導体層上に、真性半導体層を形成し、当該絶縁層上に第1の酸化物半導体層、及び当該真性半導体層上に第2の酸化物半導体層を形成し、当該第1の酸化物半導体層を有する第3のトランジスタ、並びに、当該第3の半導体層、当該真性半導体層及び当該第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法に関する。開示される発明の一様態は、単結晶半導体基板の第1の領域をチャネル形成領域とする第1のトランジスタを形成し、当該第1のトランジスタ及び単結晶半導体基板の他の領域を覆って、絶縁層を形成し、当該絶縁層の一部を除去し、当該単結晶半導体基板の第2の領域を露出させ、当該絶縁層上に第1の酸化物半導体層、及び当該単結晶半導体基板の第2の領域上に第2の酸化物半導体層を形成し、当該第1の酸化物半導体層を有する第2のトランジスタ、並びに、当該単結晶半導体基板の第2の領域及び当該第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法に関する。開示される発明の一様態は、単結晶半導体基板の第1の領域をチャネル形成領域とする第1のトランジスタを形成し、当該第1のトランジスタ及び単結晶半導体基板の他の領域を覆って、絶縁層を形成し、当該絶縁層の一部を除去し、当該単結晶半導体基板の第2の領域を露出させ、露出した当該単結晶半導体基板の第2の領域上に、真性半導体層を形成し、当該絶縁層上に第1の酸化物半導体層、及び当該真性半導体層上に第2の酸化物半導体層を形成し、当該第1の酸化物半導体層を有する第2のトランジスタ、並びに、当該単結晶半導体基板の第2の領域、当該真性半導体層及び当該第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法に関する。開示される発明の一様態は、単結晶半導体基板の第1の領域をチャネル形成領域とする、pチャネル型の第1のトランジスタを形成し、当該単結晶半導体基板の第2の領域をチャネル形成領域とする、nチャネル型の第2のトランジスタを形成し、当該第1のトランジスタ、第2のトランジスタ、及び当該単結晶半導体基板の他の領域を覆って、絶縁層を形成し、当該絶縁層の一部を除去し、当該単結晶半導体基板の第3の領域を露出させ、当該絶縁層上に第1の酸化物半導体層、及び当該単結晶半導体基板の第3の領域上に第2の酸化物半導体層を形成し、当該第1の酸化物半導体層を有する第3のトランジスタ、並びに、当該単結晶半導体基板の第3の領域及び当該第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法に関する。開示される発明の一様態は、単結晶半導体基板の第1の領域をチャネル形成領域とする、pチャネル型の第1のトランジスタを形成し、当該単結晶半導体基板の第2の領域をチャネル形成領域とする、nチャネル型の第2のトランジスタを形成し、当該第1のトランジスタ、第2のトランジスタ、及び当該単結晶半導体基板の他の領域を覆って、絶縁層を形成し、当該絶縁層の一部を除去し、当該単結晶半導体基板の第3の領域を露出させ、露出した当該単結晶半導体基板の第3の領域上に、真性半導体層を形成し、当該絶縁層上に第1の酸化物半導体層、及び当該真性半導体層上に第2の酸化物半導体層を形成し、当該第1の酸化物半導体層を有する第3のトランジスタ、並びに、当該単結晶半導体基板の第3の領域、当該真性半導体層及び当該第2の酸化物半導体層を有する整流素子を作製することを特徴とする半導体装置の作製方法に関する。開示される発明の一様態では、半導体装置の作製において、特性が異なる第1の半導体素子と第2の半導体素子を作製する工程を利用して、第3の半導体素子を作製することで、作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。なお本明細書に開示された発明において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、電子回路、表示装置、発光装置等を含む電気装置およびその電気装置を搭載した電子機器をその範疇とする。[実施の形態1]本実施の形態を、図1A~図1E、図2A~図2D、図3A~図3D、図4A~図4C、図5A~図5C、図6A~図6Dを用いて説明する。本実施の形態では、SOISilicononInsulator基板を用いて、シリコンを有するトランジスタを作製した後、酸化物半導体を有するトランジスタを作製する。シリコンを有するトランジスタ及び酸化物半導体を有するトランジスタを作製する工程を利用して、整流素子例えば、ダイオードを作製する。シリコンを有するトランジスタ、酸化物半導体を有するトランジスタ、及び、整流素子例えば、ダイオードを有する半導体装置の作製方法について説明する。まず、図1Aに示すように、ボンド基板100を洗浄した後、ボンド基板100の表面に絶縁膜101を形成する。ボンド基板100として、シリコンの単結晶半導体基板を用いることが可能である。また、ボンド基板100として、結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体基板を用いていても良い。なお、ボンド基板100に用いられる単結晶半導体基板は、結晶軸の方向が基板内において揃っていることが望ましいが、点欠陥、線欠陥、面欠陥などの格子欠陥が完璧に排除された完全結晶である必要はない。絶縁膜101は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。絶縁膜101の厚さは、後に不純物が含まれる領域が除去されることを考慮して、15nm以上500nm以下とすると良い。絶縁膜101を構成する膜には、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などの珪素またはゲルマニウムを組成に含む絶縁膜を用いることが可能である。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることも可能である。例えば本実施の形態では、ボンド基板100を熱酸化することによって形成された酸化珪素を、絶縁膜101として用いる例を示す。なお、図1Aでは、絶縁膜101がボンド基板100の全面を覆うように形成されているが、絶縁膜101は、ボンド基板100の少なくとも一面に形成されていればよい。なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。例えば、酸化窒化珪素とは、酸素が50原子以上70原子以下、窒素が0.5原子以上15原子以下、珪素が25原子以上35原子以下、水素が0.1原子以上10原子以下の範囲で含まれる物質とすることが可能である。また、窒化酸化珪素とは、酸素が5原子以上30原子以下、窒素が20原子以上55原子以下、珪素が25原子以上35原子以下、水素が10原子以上30原子以下の範囲で含まれる物質とすることが可能である。但し、上記組成の範囲は、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometryや、水素前方散乱法HFS:HydrogenForwardScatteringを用いて測定した場合のものである。また、構成元素の含有比率は、その合計が100原子を超えない値をとる。また、ボンド基板100の表面を熱酸化することにより絶縁膜101を形成する場合、熱酸化は、含有水分量が低い酸素を用いるドライ酸化、酸素雰囲気中に塩化水素などのハロゲンを含むガスを添加する熱酸化、などを用いることが可能である。また、水素を酸素で燃焼させて水を作るパイロジェニック酸化、高純度純水を100度以上に加熱した水蒸気を用いて酸化を行う水蒸気酸化などのウェット酸化を、絶縁膜101の形成に用いても良い。ベース基板103にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いる場合、上記不純物がベース基板103から分離後に形成される半導体膜に拡散することを防止可能であるようなバリア膜を設けることが好適である。絶縁膜101は、少なくとも1層以上のバリア膜を有することが好ましい。バリア膜として用いることが可能である絶縁膜には、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア膜として用いる絶縁膜は、例えば厚さ15nm~300nmの膜厚で形成することが好ましい。また、バリア膜とボンド基板100との間に、酸化珪素膜や酸化窒化珪素膜などの、バリア膜より窒素の含有率の低い絶縁膜を形成しても良い。窒素の含有率の低い絶縁膜の厚さは、5nm以上200nm以下とすれば良い。酸化珪素を絶縁膜101として用いる場合、絶縁膜101はシランと酸素、TEOSオルトケイ酸テトラエチルと酸素等の混合ガスを用い、熱CVD、プラズマCVD、常圧CVD、バイアスECRCVD等の気相成長法によって形成することが可能である。この場合、絶縁膜101の表面を酸素プラズマ処理で緻密化しても良い。また、窒化珪素を絶縁膜101として用いる場合、シランとアンモニアの混合ガスを用い、プラズマCVD等の気相成長法によって形成することが可能である。また、有機シランガスを用いて化学気相成長法により作製される酸化珪素を、絶縁膜101として用いても良い。有機シランガスとしては、オルトケイ酸テトラエチルTEOS:化学式SiOC2H54、テトラメチルシランTMS:化学式SiCH34、テトラメチルシクロテトラシロキサンTMCTS、オクタメチルシクロテトラシロキサンOMCTS、ヘキサメチルジシラザンHMDS、トリエトキシシランSiHOC2H53、トリスジメチルアミノシランSiHNCH323等のシリコン含有化合物を用いることが可能である。ソースガスに有機シランを用いることで、プロセス温度が350°C以下で、平滑な表面を有する酸化珪素膜を形成することが可能である。また、熱CVD法で、加熱温度が200°C以上500°C以下で形成されるLTO低温酸化物、lowtemperatureoxideで形成することが可能である。LTOの形成には、シリコンソースガスにモノシランSiH4またはジシランSi2H6などを用い、酸素ソースガスに二酸化窒素NO2などを用いることが可能である。なお、有機シランを用いて形成された酸化珪素膜、または低温で成膜した窒化酸化珪素膜などの、比較的低温で成膜された絶縁膜は、表面にOH基を多く有する。OH基は水分子と水素結合することでシラノール基を形成して、ベース基板と絶縁膜とを低温で接合する。そして、最終的には共有結合であるシロキサン結合が、ベース基板と絶縁膜との間に形成される。よって、上記の有機シランを用いて形成された酸化珪素膜、または比較的低温で成膜されたLTOなどの絶縁膜は、SmartCutなどで用いられているOH基が存在しない或いは飛躍的に少ない熱酸化膜よりも、低温での接合に向いていると言える。絶縁膜101は、平滑で親水性の接合面をボンド基板100の表面に形成するための膜である。そのため、絶縁膜101の平均面粗さRaが0.7nm以下、より好ましくは、0.4nm以下が好ましい。また、絶縁膜101の厚さは5nm以上500nm以下であり、より好ましくは10nm以上200nm以下とすれば良い。次に図1Bに示すように、ボンド基板100に、電界で加速されたイオンを、矢印で示すように絶縁膜101を介してボンド基板100に照射し、ボンド基板100の表面から一定の深さの領域に、微小ボイドを有する脆化層102を形成する。例えば、脆化層は、結晶構造が乱されることで局所的に脆弱化された層を意味し、その状態は脆化層を形成する手段によって異なる。なお、ボンド基板の一表面から脆化層までの領域も多少脆弱化される場合があるが、脆化層は後に分断される領域及びその付近の層を指す。脆化層102が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することが可能である。加速エネルギーは加速電圧、ドーズ量などにより調節可能である。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層102が形成される。イオンを照射する深さで、ボンド基板100から後に分離される単結晶半導体層104の厚さが決定される。脆化層102が形成される深さは例えば50nm以上500nm以下とすることができ、好ましい深さの範囲は50nm以上200nm以下とすると良い。イオンをボンド基板100に注入するには、質量分離を伴わないイオンドーピング法で行うことがタクトタイムを短縮するという点で望ましいが、本実施の形態では質量分離を伴うイオン注入法を用いていても良い。ソースガスに水素H2を用いる場合、水素ガスを励起してH、H2、H3を生成することが可能である。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることが可能である。イオンドーピング法でイオン注入を行う場合、イオンビームに、H、H2、H3の総量に対してH3が50以上、より好ましくは80以上含まれていることが好ましい。H3の割合を80以上とすることで、イオンビームに含まれるH2イオンの割合が相対的に小さくなるため、イオンビームに含まれる水素イオンの平均侵入深さのばらつきが小さくなるので、イオンの注入効率が向上し、タクトタイムを短縮することが可能である。また、H3はH、H2に比べて質量が大きい。そのため、イオンビームにおいて、H3の割合が多い場合と、H、H2の割合が多い場合とでは、ドーピングの際の加速電圧が同じであっても、前者の場合の方が、ボンド基板100の浅い領域に水素を注入することが可能である。また前者の場合、ボンド基板100に注入される水素の、厚さ方向における濃度分布が急峻となるため、脆化層102の厚さ自体も薄くすることが可能である。イオンビームのソースガスにヘリウムHeを用いることも可能である。ヘリウムを励起して生成されるイオン種は、Heが殆どであるため、質量分離を伴わないイオンドーピング法でも、Heを主たるイオンとしてボンド基板100に注入することが可能である。よって、イオンドーピング法で、効率良く、微小な空孔を脆化層102に形成することが可能である。ヘリウムを用いて、イオンドーピング法でイオン注入を行う場合、加速電圧10kV以上200kV以下、ドーズ量1×1016ions/cm2以上6×1016ions/cm2以下とすることが可能である。ソースガスに塩素ガスCl2ガス、フッ素ガスF2ガスなどのハロゲンガスを用いることも可能である。次に、図1Cに示すように、絶縁膜101を間に挟むように、ボンド基板100とベース基板103を貼り合わせる。なお、ベース基板103とボンド基板100との貼り合わせを行う前に、貼り合わせに係る表面、すなわち本実施の形態では、ボンド基板100上に形成された絶縁膜101とベース基板103の表面に、絶縁膜101とベース基板103の接合強度を向上させるための表面処理を施すことが好ましい。表面処理としては、ウェット処理、ドライ処理、またはウェット処理およびドライ処理の組み合わせが挙げられる。異なるウェット処理、または異なるドライ処理を組み合わせて行っても良い。ウェット処理としては、オゾン水を用いたオゾン処理オゾン水洗浄、メガソニック洗浄などの超音波洗浄、または2流体洗浄純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法、塩酸と過酸化水素水を用いた洗浄などが挙げられる。ドライ処理としては、不活性ガス中性原子ビーム処理、不活性ガスイオンビーム処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理、またはラジカル処理などが挙げられる。上記のような表面処理を行うことで、貼り合わせに係る表面の親水性および清浄度を高め、その結果、接合強度を向上させることが可能である。貼り合わせは、ベース基板103と、ボンド基板100上の絶縁膜101とを密着させた後、重ね合わせたベース基板103とボンド基板100の一部に、1N/cm2以上500N/cm2以下、好ましくは11N/cm2以上20N/cm2以下程度の圧力を加える。圧力を加えると、その部分からベース基板103と絶縁膜101とが接合を開始し、最終的には密着した面全体に接合がおよぶ。接合はファンデルワールス力や水素結合を用いて行われているため、室温でも強固な接合が形成される。なお、上記接合は低温で行うことが可能であるため、ベース基板103は様々なものを用いることが可能である。例えばベース基板103としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板の他、石英基板、セラミック基板、サファイア基板などの基板を用いることが出来る。さらにベース基板103として、シリコン、ガリウムヒ素、インジウムリンなどの半導体基板などを用いることが可能である。或いは、ステンレス基板を含む金属基板をベース基板103として用いても良い。なお、ベース基板103として用いるガラス基板は、熱膨張係数が25×10-7/°C以上50×10-7/°C以下好ましくは、30×10-7/°C以上40×10-7/°C以下であり、歪み点が580°C以上680°C以下好ましくは、600°C以上680°C以下である基板を用いることが好ましい。また、ガラス基板として無アルカリガラス基板を用いると、不純物による半導体装置の汚染を抑えることが可能である。ガラス基板としては、液晶パネルの製造用に開発されたマザーガラス基板を用いることが可能である。マザーガラスとしては、例えば、第3世代550mm×650mm、第3.5世代600mm×720mm、第4世代680mm×880mmまたは、730mm×920mm、第5世代1100mm×1300mm、第6世代1500mm×1850mm、第7世代1870mm×2200mm、第8世代2200mm×2400mmなどのサイズの基板が知られている。大面積のマザーガラス基板をベース基板103として用いてSOI基板を製造することで、SOI基板の大面積化が実現可能である。マザーガラス基板のような大型の基板をベース基板103として用いることで、SOI基板の大面積化が実現可能である。SOI基板の大面積化が実現すれば、一度に複数のIC、LSI等のチップを製造することができ、1枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることが可能である。EAGLE2000コーニング社製等のように、加熱処理を加えることで大きくシュリンクするようなガラス基板をベース基板103として用いる場合、接合工程後に貼り合わせの不良が生じる場合がある。よって、シュリンクに起因する貼り合わせの不良を回避するために、接合を行う前に、ベース基板103に予め加熱処理を施しておいても良い。また、ベース基板103上に絶縁膜を形成しておいても良い。ベース基板103は、その表面に絶縁膜が必ずしも形成されていなくとも良いが、ベース基板103の表面に絶縁膜を形成しておくことで、ベース基板103からボンド基板100に、アルカリ金属やアルカリ土類金属などの不純物が入り込むのを防ぐことが可能である。またベース基板103の表面に絶縁膜を形成しておく場合、ベース基板103上の絶縁膜が絶縁膜101と接合するので、ベース基板103として用いることが可能である基板の種類がさらに広がる。プラスチック等の可撓性を有する合成樹脂からなる基板は耐熱温度が一般的に低い傾向にあるが、後の半導体素子の作製工程における処理温度に耐え得るのであれば、ベース基板103上に絶縁膜を形成する場合において、ベース基板103として用いることが可能である。プラスチック基板として、ポリエステル、ポリエーテルスルホンPES、ポリエチレンナフタレートPEN、ポリカーボネートPC、ポリエーテルエーテルケトンPEEK、ポリスルホンPSF、ポリエーテルイミドPEI、ポリアリレートPAR、ポリブチレンテレフタレートPBT、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。ポリエステルとしては、例えば、ポリエチレンテレフタレートPETが挙げられる。ベース基板103上に絶縁膜を形成する場合、絶縁膜101と同様に、該絶縁膜の表面に表面処理を行ってから貼り合わせを行うと良い。ベース基板103にボンド基板100を貼り合わせた後、ベース基板103と絶縁膜101との接合界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、脆化層102に亀裂を発生させない温度とし、200°C以上400°C以下の温度範囲で処理することが可能である。また、この温度範囲で加熱しながら、ベース基板103にボンド基板100を貼り合わせることで、ベース基板103と絶縁膜101と間における接合の結合力を強固にすることが可能である。なお、ボンド基板100とベース基板103とを貼り合わせるときに、接合面がゴミなどにより汚染されてしまうと、汚染部分は接合されなくなる。接合面の汚染を防ぐために、ボンド基板100とベース基板103との貼り合わせは、気密な処理室内で行うことが好ましい。また、ボンド基板100とベース基板103を貼り合わせるとき、処理室内を5.0×10-3Pa程度の減圧状態とし、接合処理の雰囲気を清浄にするようにしても良い。次いで、加熱処理を行うことで、脆化層102において隣接する微小ボイド同士が結合して、微小ボイドの体積が増大する。その結果、図1Dに示すように、脆化層102においてボンド基板100の一部である単結晶半導体層104が、ボンド基板100から分離する。絶縁膜101はベース基板103に接合しているので、ベース基板103上にはボンド基板100から分離された単結晶半導体層104が固定される。単結晶半導体層104をボンド基板100から分離するための加熱処理の温度は、ベース基板103の歪み点を越えない温度とする。この加熱処理には、RTARapidThermalAnneal装置、抵抗加熱炉、マイクロ波加熱装置を用いることが可能である。RTA装置には、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置を用いることが可能である。GRTA装置を用いる場合は、加熱温度550°C以上650°C以下、処理時間0.5分以上60分以内とすることが可能である。抵抗加熱装置を用いる場合は、加熱温度200°C以上650°C以下、処理時間2時間以上4時間以内とすることが可能である。また、上記加熱処理は、マイクロ波などの高周波による誘電加熱を用いて行っても良い。誘電加熱による加熱処理は、高周波発生装置において生成された周波数300MHz乃至3THzの高周波をボンド基板100に照射することで行うことが可能である。具体的には、例えば、2.45GHzのマイクロ波を900W、14分間照射することで、脆化層内の隣接する微小ボイドどうしを結合させ、最終的にボンド基板100を脆化層において分断させることが可能である。なお、ボンド基板100の周辺部は、ベース基板103と接合していないことがある。これは、ボンド基板100の周辺部が面取りされている、或いは周辺部が曲率を有しているため、ベース基板103と絶縁膜101とが密着しない、または、ボンド基板100の周辺部では脆化層102が分割しにくいなどの理由によるものである。また、その他の理由として、ボンド基板100を作製する際に行われるCMPなどの研磨が、ボンド基板100の周辺部で不十分であり、中央部に比べて周辺部では表面が荒れていることが挙げられる。また、ボンド基板100を移送する際に、キャリア等でボンド基板100の周辺部に傷が入ってしまった場合、該傷も、周辺部がベース基板103に接合しにくい理由である。そのため、ベース基板103には、ボンド基板100よりもサイズの小さい単結晶半導体層104が貼り付けられる。なお、ボンド基板100を分離させる前に、ボンド基板100に水素化処理を行うようにしても良い。水素化処理は、例えば、水素雰囲気中において350°C、2時間程度行う。なお、ベース基板103と複数のボンド基板100とを貼り合わせる場合、該複数のボンド基板100が異なる結晶面方位を有していても良い。半導体中におけるキャリアの移動度は、結晶面方位によって異なる。よって、形成する半導体素子に適した結晶面方位を有するボンド基板100を、適宜選択して単結晶半導体層104を形成すればよい。例えば単結晶半導体層104を用いてn型の半導体素子を形成するならば、{100}面を有する単結晶半導体層104を形成することで、該半導体素子におけるキャリアの移動度を高めることが可能である。また、例えば単結晶半導体層104を用いてp型の半導体素子を形成するならば、{110}面を有する単結晶半導体層104を形成することで、該半導体素子におけるキャリアの移動度を高めることが可能である。そして、半導体素子としてトランジスタを形成するならば、チャネルの向きと結晶面方位とを考慮し、単結晶半導体層104の貼り合わせの方向を定めるようにする。以上の工程により、絶縁膜101を介してベース基板103上に単結晶半導体層104が形成されているSOI基板を得ることが可能である。ボンド基板100が単結晶シリコン基板である場合、単結晶半導体層104は単結晶シリコン層となる。なお、ベース基板103に密着された単結晶半導体層104は、脆化層102の形成、脆化層102における分断によって、結晶欠陥が形成されている、または、その表面の平坦性が損なわれている。そこで、本発明の一態様では、結晶欠陥を低減、および、平坦性を向上させるために、単結晶半導体層104の表面に形成されている自然酸化膜などの酸化膜を除去する処理を行った後、単結晶半導体層104にレーザ光の照射を行う。本実施の形態では、フッ化水素の濃度が0.5wtのDHFに単結晶半導体層104を110秒間さらすこと酸化膜を除去する。レーザ光の照射は、単結晶半導体層104を部分溶融させる程度のエネルギー密度で行うことが好ましい。完全溶融させると、液相となった単結晶半導体層104で無秩序な核発生が起こるために、単結晶半導体層104が再結晶化された際に微結晶が生成し、結晶性が低下するからである。部分溶融させることで、単結晶半導体層104では、溶融されていない固相部分から結晶成長が進行する、いわゆる縦成長が起こる。縦成長による再結晶化によって、単結晶半導体層104の結晶欠陥が減少され、結晶性が回復される。なお、単結晶半導体層104が完全溶融状態であるとは、単結晶半導体層104が絶縁膜101との界面まで溶融され、液体状態になっていることをいう。他方、単結晶半導体層104が部分溶融状態であるとは、上層が溶融して液相であり、下層が固相である状態をいう。このレーザ光の照射には、単結晶半導体層104を部分的に溶融させるためにパルス発振でレーザ光の照射を行うことが望ましい。例えば、パルス発振の場合は、繰り返し周波数1MHz以下、パルス幅10n秒以上500n秒以下である。例えば、繰り返し周波数10Hz~300Hz、パルス幅25n秒、波長308nmのXeClエキシマレーザを用いることが可能である。レーザ光は、半導体に選択的に吸収される固体レーザの基本波または第2高調波であることが望ましい。具体的には、例えば、波長が250nm以上700nm以下の範囲のレーザ光を用いることが可能である。また、レーザ光のエネルギーは、レーザ光の波長、レーザ光の表皮深さ、単結晶半導体層104の膜厚などを考慮して決定することが可能である。例えば、単結晶半導体層104の厚さが120nm程度で、レーザ光の波長が308nmのパルス発振レーザを用いる場合は、レーザ光のエネルギー密度を600mJ/cm2~700mJ/cm2とすれば良い。パルス発振のレーザとして、例えばArレーザ、Krレーザ、エキシマレーザ、CO2レーザ、YAGレーザ、Y2O3レーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることが可能である。本実施の形態では、レーザ光の照射は、単結晶半導体層104の膜厚が146nm程度の場合、次のように行うことが可能である。レーザ光のレーザ発振器として、XeClエキシマレーザ波長:308nm、パルス幅:20n秒、繰り返し周波数30Hzを用いる。光学系により、レーザ光の断面を0.4mm×120mmの線状に整形する。レーザ光の走査速度を0.5mm/秒とし、レーザ光を単結晶半導体層104に照射する。レーザ光の照射により、図1Eに示すように、結晶欠陥が修復された単結晶半導体層105が形成される。レーザ光を照射した後、単結晶半導体層105に500°C以上650°C以下の加熱処理を行うことが好ましい。この加熱処理によって、レーザ光の照射で回復されなかった、単結晶半導体層105の欠陥の消滅、単結晶半導体層105の歪みの緩和をすることが可能である。この加熱処理には、RTARapidThermalAnneal装置、抵抗加熱炉、マイクロ波加熱装置を用いることが可能である。RTA装置には、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置を用いることが可能である。例えば、抵抗加熱炉を用いた場合は、600°Cで4時間加熱するとよい。次に図2Aに示すように、単結晶半導体層105を部分的にエッチングすることにより、単結晶半導体層105から島状の半導体膜106、半導体膜107、及び、半導体膜201を形成する。以上から、後述するトランジスタ120のチャネル形成領域となる半導体膜106、トランジスタ121のチャネル形成領域となる半導体膜107、整流素子であるダイオード210のp型半導体層204となる半導体膜201を同時に形成することが可能である。半導体膜106、半導体膜107、半導体膜201を同時に形成することにより、半導体装置の作製工程数を減少させることが可能である。半導体膜106と半導体膜107には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのp型不純物、若しくはリン、砒素などのn型不純物を添加しても良い。次に図2Bに示すように、半導体膜106及び半導体膜107、それぞれを覆うように、ゲート絶縁膜108を形成する。同時に、半導体膜201を覆うように、絶縁膜202を形成する。ゲート絶縁膜108及び絶縁膜202は、高密度プラズマ処理を行うことにより、半導体膜106及び半導体膜107、並びに、半導体膜201それぞれの表面を酸化または窒化することで形成することが可能である。高密度プラズマ処理は、例えばHe、Ar、Kr、Xeなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することが可能である。このような高密度のプラズマで生成された酸素ラジカルOHラジカルを含む場合もあるや窒素ラジカルNHラジカルを含む場合もあるによって、半導体膜の表面を酸化または窒化することにより、1nm~20nm、望ましくは5nm~10nmの絶縁膜が半導体膜に接するように形成される。この5nm~10nmの絶縁膜をゲート絶縁膜108、及び、絶縁膜202として用いる。ゲート絶縁膜108、及び、絶縁膜202として、例えば、亜酸化窒素N2OをArで1~3倍流量比に希釈して、10Pa~30Paの圧力にて3kW~5kWのマイクロ波2.45GHz電力を印加して、半導体膜106及び半導体膜107、並びに、半導体膜201それぞれの表面を酸化若しくは窒化させる。この処理により1nm~10nm好ましくは2nm~6nmの絶縁膜を形成する。さらに亜酸化窒素N2OとシランSiH4を導入し、10Pa~30Paの圧力にて3kW~5kWのマイクロ波2.45GHz電力を印加して気相成長法により酸化窒化シリコン膜を形成して絶縁膜を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れた絶縁膜を形成することが可能である。上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜108と半導体膜106、並びに、ゲート絶縁膜108と半導体膜107との界面準位密度をきわめて低くすることが可能である。また高密度プラズマ処理により半導体膜106及び半導体膜107を直接酸化または窒化することで、形成されるゲート絶縁膜108の厚さのばらつきを抑えることが可能である。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜108を形成することが可能である。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜108の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることが可能である。あるいは、半導体膜106及び半導体膜107、並びに、半導体膜201を熱酸化させることで、ゲート絶縁膜108、及び、絶縁膜202を形成するようにしてもよい。また、プラズマCVD法またはスパッタリング法などを用い、酸化珪素、窒化酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウムまたは酸化タンタルを含む膜を、単層で、または積層させることで、ゲート絶縁膜108を形成してもよい。次に、図2Cに示すように、ゲート絶縁膜108上に導電膜を形成した後、該導電膜を所定の形状に加工することで、半導体膜106と半導体膜107の上方に電極109を形成する。なお当該作製工程の際には、半導体膜201を覆うマスクを形成し、半導体膜201上に電極を形成しない。導電膜の形成にはCVD法、スパッタリング法等を用いることが可能である。導電膜は、タンタルTa、タングステンW、チタンTi、モリブデンMo、アルミニウムAl、銅Cu、クロムCr、ニオブNb等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。2つの導電膜の組み合わせとして、1層目に窒化タンタルまたはタンタルを、2層目にタングステンを用いることが可能である。上記例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、2層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことが可能である。また、2層の導電膜の組み合わせとして、例えば、n型を付与する不純物がドーピングされた珪素とニッケルシリサイド、n型を付与する不純物がドーピングされた珪素とタングステンシリサイド等も用いることが可能である。また、本実施の形態では電極109を単層の導電膜で形成しているが、本実施の形態はこの構成に限定されない。電極109は積層された複数の導電膜で形成されていても良い。3つ以上の導電膜を積層する3層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。なお電極109を形成する際に、マスクを用いずに、液滴吐出法を用いて選択的に電極109を形成しても良い。なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定の形状を形成する方法を意味し、インクジェット法などがその範疇に含まれる。また電極109は、導電膜を形成後、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用い、エッチング条件コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることが可能である。また、テーパー形状は、マスクの形状によっても角度等を制御することが可能である。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素もしくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガス又は酸素を適宜用いることが可能である。次に図2Dに示すように、電極109をマスクとして一導電型を付与する不純物元素を、半導体膜106、半導体膜107に添加する。本実施の形態では、半導体膜106にn型を付与する不純物元素例えばリンまたはヒ素を、半導体膜107にp型を付与する不純物元素例えばホウ素を添加する。なお、p型を付与する不純物元素を半導体膜107に添加する際、n型の不純物が添加される半導体膜106はマスク等で覆い、p型を付与する不純物元素の添加が選択的に行われるようにする。逆にn型を付与する不純物元素を半導体膜106に添加する際、p型の不純物が添加される半導体膜107はマスク等で覆い、n型を付与する不純物元素の添加が選択的に行われるようにする。なお半導体膜201には、n型あるいはp型を付与する不純物元素を添加しないようにマスク等で覆えばよい。あるいは、半導体膜201をp型半導体層とするのであれば、p型を付与する不純物元素を添加してもよい。あるいは、半導体膜201をn型半導体層とするのであれば、n型を付与する不純物元素を添加してもよい。あるいは、先に半導体膜106及び半導体膜107にp型もしくはn型のいずれか一方を付与する不純物元素を添加した後、一方の半導体膜のみに選択的により高い濃度でp型もしくはn型のうちの他方を付与する不純物元素のいずれか一方を添加するようにしてもよい。上記不純物の添加により、半導体膜106に不純物領域110、半導体膜107に不純物領域111が形成される。次に図3Aに示すように、半導体膜106及び半導体膜107上の、電極109の側面にサイドウォール112を形成する。サイドウォール112は、例えば、ゲート絶縁膜108及び電極109を覆うように新たに絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、新たに形成された該絶縁膜を部分的にエッチングすることで、形成することが可能である。上記異方性エッチングにより、新たに形成された絶縁膜が部分的にエッチングされて、電極109の側面にサイドウォール112が形成される。サイドウォール112を形成するための絶縁膜は、LPCVD法、プラズマCVD法、スパッタリング法等により、珪素膜、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成することが可能である。本実施の形態では、膜厚100nmの酸化珪素膜をプラズマCVD法によって形成する。またエッチングガスとしては、CHF3とヘリウムの混合ガスを用いることが可能である。なお、サイドウォール112を形成する工程は、これらに限定されるものではない。なお上記異方性エッチングにより、ゲート絶縁膜108及び絶縁膜202も部分的にエッチングしてもよい図3B参照。絶縁膜202をエッチングすることで、後の工程で形成する酸化物半導体膜206と半導体膜201とが接触する領域を形成することが可能である。次に、図3Cに示すように、電極109及びサイドウォール112をマスクとして、半導体膜106、半導体膜107に一導電型を付与する不純物元素を添加する。またこの工程の際に、半導体膜201にも一導電型を付与する不純物元素を添加する。なお、半導体膜106、半導体膜107には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。なお、p型を付与する不純物元素を半導体膜107に添加する際、n型の不純物が添加される半導体膜106はマスク等で覆い、p型を付与する不純物元素の添加が選択的に行われるようにする。逆にn型を付与する不純物元素を半導体膜106に添加する際、p型の不純物が添加される半導体膜107はマスク等で覆い、n型を付与する不純物元素の添加が選択的に行われるようにする。半導体膜201をp型半導体層とするのであれば、p型を付与する不純物元素を半導体膜107に添加する際に、半導体膜201にp型を付与する不純物元素を添加する。あるいは、半導体膜201をn型半導体層とするのであれば、n型を付与する不純物元素を半導体膜106に添加する際に、半導体膜201にn型を付与する不純物元素を添加する。p型を付与する不純物元素が添加された半導体膜201を、後述するダイオード210のp型半導体層204とする。上記n型を付与する不純物元素の添加により、半導体膜106に、一対の高濃度不純物領域113と、一対の低濃度不純物領域114と、チャネル形成領域115とが形成される。また、上記p型を付与する不純物元素の添加により、半導体膜107に、一対の高濃度不純物領域116と、一対の低濃度不純物領域117と、チャネル形成領域118とが形成される。高濃度不純物領域113及び高濃度不純物領域116はそれぞれ、ソース領域またはドレイン領域として機能する。また低濃度不純物領域114及び低濃度不純物領域117はそれぞれ、LDDLightlyDopedDrain領域として機能する。なお、LDD領域は必ずしも設ける必要はなく、ソース領域又はドレイン領域として機能する不純物領域だけ形成しても良い。或いは、ソース領域とドレイン領域のいずれか一方の側にのみ、LDD領域を形成しても良い。半導体膜107上に形成されたサイドウォール112と、半導体膜106上に形成されたサイドウォール112は、キャリアが移動する方向における幅が同じになるように形成しても良いが、該幅が異なるように形成しても良い。pチャネル型トランジスタ121となる半導体膜107上のサイドウォール112の幅は、nチャネル型トランジスタ120となる半導体膜106上のサイドウォール112の幅よりも長くすると良い。なぜならば、pチャネル型トランジスタ121においてソース領域及びドレイン領域を形成するために注入されるホウ素は拡散しやすく、短チャネル効果を誘起しやすいためである。pチャネル型トランジスタ121において、サイドウォール112の幅をより長くすることで、ソース領域及びドレイン領域に高濃度のホウ素を添加することが可能となり、ソース領域及びドレイン領域を低抵抗化することが可能である。次に、ソース領域及びドレイン領域をさらに低抵抗化するために、半導体膜106、半導体膜107をシリサイド化することで、シリサイド層を形成しても良い。シリサイド化は、半導体膜に金属を接触させ、加熱処理、GRTA法、LRTA法等により、半導体膜中の珪素と金属とを反応させて行う。シリサイド層としては、コバルトシリサイド若しくはニッケルシリサイドを用いればよい。半導体膜106、半導体膜107の厚さが薄い場合には、この領域の半導体膜106、半導体膜107の底部までシリサイド反応を進めても良い。シリサイド化に用いる金属の材料として、チタンTi、ニッケルNi、タングステンW、モリブデンMo、コバルトCo、ジルコニウムZr、ハフニウムHf、タンタルTa、バナジウムV、ネオジムNd、クロムCr、白金Pt、パラジウムPd等を用いることが可能である。また、レーザ照射やランプなどの光照射によってシリサイドを形成しても良い。上述した一連の工程により、単結晶半導体層をチャネル形成領域に有する、nチャネル型トランジスタ120及びpチャネル型トランジスタ121とが形成される。またダイオード210のp型半導体層204が形成される。次いで、トランジスタ120及びトランジスタ121上に、絶縁膜130、絶縁膜131、絶縁膜132を介して分離され、かつ、酸化物半導体層をチャネル形成領域に有するトランジスタを作製する。まず、図3Dに示すように、トランジスタ120、トランジスタ121、絶縁膜202、及びp型半導体層204を覆うように、絶縁膜130を形成する。絶縁膜130を設けることで、加熱処理の際に電極109の表面が酸化されるのを防ぐことが可能である。具体的に絶縁膜130として、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実施の形態では、膜厚50nm程度の酸化窒化珪素膜を、絶縁膜130として用いる。次に、図4Aに示すように、絶縁膜130上に絶縁膜131及び絶縁膜132を形成する。絶縁膜131及び絶縁膜132は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜131及び絶縁膜132はそれぞれ、例えば、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、窒化酸化アルミニウムなどの無機の絶縁膜を用いることが可能である。なお、本実施の形態では、絶縁膜130上に絶縁膜131及び絶縁膜132を積層しているが、絶縁膜130上に形成する絶縁膜は単層の絶縁膜であってもよいし、3層以上の絶縁膜が積層されていても良い。絶縁膜132は、その表面をCMP法などにより平坦化させても良い。次いで、図4Bに示すように、導電膜を絶縁膜132上に形成した後、エッチングにより不要な部分を除去して、ゲート電極141を形成する。このとき、ゲート電極141の端部にテーパー形状が形成されるようにエッチングする。上記導電膜の材料として、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料、或いはこれら金属の窒化物が挙げられる。また、上記導電膜として、これらの金属材料、合金材料、あるいは窒化物を、単層で又は積層で用いることが可能である。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることも可能である。例えば、二層の積層構造を有する導電膜として、アルミニウム上にモリブデンが積層された二層の積層構造、または銅上にモリブデンを積層した二層構造、または銅上に窒化チタン若しくは窒化タンタルを積層した二層構造、窒化チタンとモリブデンとを積層した二層構造とすることが好ましい。3層の積層構造としては、アルミニウム、アルミニウムとシリコンの合金、アルミニウムとチタンの合金またはアルミニウムとネオジムの合金を中間層とし、タングステン、窒化タングステン、窒化チタンまたはチタンを上下層として積層した構造とすることが好ましい。また、ゲート電極141に透光性を有する酸化物導電膜を用いると、開口率を向上させることが可能である。例えば、酸化物導電膜には酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等を用いることが可能である。ゲート電極141の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により100nmのゲート電極141用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工する。これによりゲート電極141を形成する。次いで、図4Cに示すように、ゲート電極141上にゲート絶縁膜142を形成する。ゲート絶縁膜142は、プラズマCVD法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化ハフニウム膜、酸化アルミニウム膜または酸化タンタル膜を単層で又は積層させて形成することが可能である。ゲート絶縁膜142は、水分や、水素などの不純物を極力含まないことが望ましい。ゲート絶縁膜142として、バリア性の高い材料を用いた絶縁膜と、含まれる窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有する絶縁膜を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性を有する絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。ゲート絶縁膜142として、バリア性を有する絶縁膜を用いることで、水分、または水素などの雰囲気中不純物、あるいは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜142内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことが可能である。また、含まれる窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、酸化物半導体膜に接するように形成すると、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜に接するのを防ぐことが可能である。本実施の形態では、スパッタ法で形成された膜厚50nmの窒化珪素膜上に、スパッタ法で形成された膜厚100nmの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜142を形成する。次いで、ゲート絶縁膜142、絶縁膜132、絶縁膜131、絶縁膜130それぞれの一部をエッチング等で除去し、開口部205を形成する図5A参照。開口部205は、後述するダイオード210が形成される領域に配置する。該エッチング工程により、絶縁膜202及びp型半導体層204が露出する。次に、ゲート絶縁膜142上及び露出したp型半導体層204に、酸化物半導体膜を形成する。酸化物半導体膜を形成後、エッチング等により所望の形状に該酸化物半導体膜を加工する。当該工程により、ゲート電極141と重なる位置に島状の酸化物半導体膜143を形成し、かつ、p型半導体層204に接して島状の酸化物半導体膜206を形成する図5B参照。上記の酸化物半導体膜は、後述するトランジスタ146のチャネル形成領域となる。かつ、上記の酸化物半導体膜は、ダイオード210のn型半導体層となる。酸化物半導体膜は、一導電型を付与する不純物元素を添加せずともn型を示す。そのため酸化物半導体膜をトランジスタ146のチャネル形成領域として作製すると、不純物元素を添加する工程を抑制するという点で好適である。上記工程により、トランジスタ146のチャネル形成領域となる酸化物半導体膜143と、ダイオード210のn型半導体層となる酸化物半導体膜206を同時に形成可能である。酸化物半導体膜143と酸化物半導体膜206を同時に形成可能であるので、半導体装置の作製工程数を減少させることが可能である。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス例えばアルゴン雰囲気下、酸素雰囲気下、又は希ガス例えばアルゴン及び酸素雰囲気下においてスパッタ法により形成することが可能である。なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜142の表面に付着しているゴミ及び汚染物質を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板にArイオンを衝突させて表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。酸化物半導体膜としては、少なくともIn、Ga、Sn及びZnから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属の酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属の酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体や、In-Ga-O系の材料、一元系金属の酸化物であるIn-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、上記酸化物半導体にInとGaとSnとZn以外の元素、例えばSiO2を含ませてもよい。例えば、In-Ga-Zn-O系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物半導体、という意味であり、その組成比は問わない。また、酸化物半導体膜は、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Ga、Al、Mn及びCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=15:1~1.5:1モル数比に換算するとIn2O3:ZnO=15:2~3:4とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。また上記酸化物半導体膜に酸化珪素を含ませてもよい。酸化物半導体膜に結晶化を阻害する酸化珪素SiOxX>0を含ませることで、製造プロセス中において酸化物半導体膜の形成後に加熱処理を行った場合に、酸化物半導体膜が結晶化してしまうのを抑制することが可能である。なお、酸化物半導体膜は非晶質な状態であることが好ましいが、一部結晶化していてもよい。酸化物半導体膜の膜厚は、10nm~300nm、好ましくは20nm~100nmとする。本実施の形態では、In、Ga、及びZnを含む酸化物半導体ターゲットモル数比がIn2O3:Ga2O3:ZnO=1:1:1、In2O3:Ga2O3:ZnO=1:1:2を用いる。基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下で成膜する。なお、パルス直流DC電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。本実施の形態では、酸化物半導体膜として、In-Ga-Zn-O系酸化物半導体ターゲットを用い、スパッタ装置により膜厚30nmのIn-Ga-Zn-O系非単結晶膜を成膜する。なお、プラズマ処理後、大気に曝すことなく酸化物半導体膜を形成することで、ゲート絶縁膜142と酸化物半導体膜の界面にゴミや水分が付着するのを防ぐことが出来る。また、パルス直流DC電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。また、酸化物半導体ターゲットの相対密度は80以上、好ましくは95以上、さらに好ましくは99.9以上とするのが好ましい。相対密度の高いターゲットを用いると、形成される酸化物半導体膜中の不純物濃度を低減することができ、電気特性または信頼性の高いトランジスタを得ることが可能である。また、材料の異なるターゲットを複数設置可能である多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することも可能である。また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ法を用いるスパッタ装置がある。また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。また、スパッタ法による成膜中に光やヒータによって基板を100°C以上700°C以下に加熱してもよい。成膜中に加熱することで、成膜と同時にスパッタによる損傷を修復させる。また、酸化物半導体膜の成膜を行う前に、スパッタ装置内壁や、ターゲット表面やターゲット材料中に残存している水分または水素を除去するためにプレヒート処理を行うと良い。プレヒート処理としては成膜チャンバー内を減圧下で200°C~600°Cに加熱する方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。プレヒート処理を終えたら、基板またはスパッタ装置を冷却した後大気にふれることなく酸化物半導体膜の成膜を行う。この場合のターゲット冷却液は、水ではなく油脂等を用いるとよい。加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとなお良い。また、酸化物半導体膜の成膜を行う前、または成膜中、または成膜後に、スパッタ装置内を、クライオポンプを用いて中に残存している水分などを除去することが好ましい。酸化物半導体膜を島状に成型するには、例えば燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水31重量過酸化水素水:28重量アンモニア水:水=5:2:2を用いたウェットエッチングにより行うことが可能である。該エッチングにより形成された島状の酸化物半導体膜143は、ゲート電極141と重なるように配置する。また島状の酸化物半導体膜206は、p型半導体層204と接して形成する。また、酸化物半導体膜のエッチングには、クエン酸やシュウ酸などの有機酸をエッチングとして用いることが可能である。本実施の形態では、ITO07N関東化学社製を用いたウェットエッチング液により、不要な部分を除去して島状の酸化物半導体膜143及び酸化物半導体膜206を形成する。また、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス塩素系ガス、例えば塩素Cl2、三塩化硼素BCl3、四塩化珪素SiCl4、四塩化炭素CCl4などが好ましい。また、フッ素を含むガスフッ素系ガス、例えば四弗化炭素CF4、六弗化硫黄SF6、三弗化窒素NF3、トリフルオロメタンCHF3など、臭化水素HBr、酸素O2、これらのガスにヘリウムHeやアルゴンArなどの希ガスを添加したガス、などを用いることが可能である。ドライエッチング法としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることが可能である。所望の加工形状にエッチング可能であるように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等を適宜調節する。また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することが可能である。所望の形状に加工可能であるように、材料に合わせてエッチング条件エッチング液、エッチング時間、温度等を適宜調節する。次に、不活性ガス雰囲気窒素、またはヘリウム、ネオン、アルゴン等下において、酸化物半導体膜143及び酸化物半導体膜206に加熱処理を施しても良い。酸化物半導体膜143及び酸化物半導体膜206に加熱処理を施すことで、図5Cに示すように、水素、水などの不純物の含有量が低減された酸化物半導体膜144及び酸化物半導体膜207が形成される。具体的には、不活性ガス雰囲気窒素、またはヘリウム、ネオン、アルゴン等下において、300°C以上750°C以下若しくはガラス基板の歪点以下の温度で1分間以上10分間以下程度、好ましくは650°C、3分間以上6分間以下程度のRTARapidThermalAnneal処理で行うことが可能である。RTA法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することが可能である。なお、上記加熱処理は、島状の酸化物半導体膜143及び酸化物半導体膜206形成後のタイミングに限らず、エッチングを行う前の酸化物半導体膜に対して行っても良い。また、上記加熱処理を、島状の酸化物半導体膜143及び酸化物半導体膜206形成後に複数回行っても良い。本実施の形態では、窒素雰囲気下において、600°C、基板温度が上記設定温度に達した状態で6分間、加熱処理を行う。加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるGRTAGasRapidThermalAnneal法またはランプ光を用いるLRTALampRapidThermalAnneal法などの瞬間加熱方法などを用いることが可能である。例えば、電気炉を用いて加熱処理を行う場合、昇温特性を0.1°C/min以上20°C/min以下、降温特性を0.1°C/min以上15°C/min以下とすることが好ましい。なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。或いは、窒素または希ガスなどの不活性雰囲気に代えて、大気圧下の露点がマイナス60°C以下の、水分含有量が少ない空気下において、加熱処理を行うようにしても良い。不活性ガス雰囲気下における加熱処理後の、島状の酸化物半導体膜144は、非晶質であることが好ましいが、一部結晶化していても良い。次に、ゲート絶縁膜142、絶縁膜132、絶縁膜131、絶縁膜130を、部分的にエッチングする。当該エッチング工程で、トランジスタ120が有する高濃度不純物領域113と、トランジスタ121が有する高濃度不純物領域116に達するコンタクトホールを形成する。次いで、ゲート絶縁膜142及び酸化物半導体膜144、並びに、絶縁膜202及びp型半導体層204上に、導電膜をスパッタ法や真空蒸着法で形成する。該導電膜をエッチング等により該導電膜を所定の形状に加工する。以上により、トランジスタ120のソース電極またはドレイン電極の一方として機能する導電膜151、トランジスタ120のソース電極またはドレイン電極の他方として機能する導電膜152が形成される。また、トランジスタ121のソース電極またはドレイン電極の一方として機能する導電膜153、トランジスタ121のソース電極またはドレイン電極の他方、かつ、トランジスタ146のソース電極またはドレイン電極の一方として機能する導電膜154が形成される。また、トランジスタ146のソース電極またはドレイン電極の他方として機能する導電膜155が形成される。またダイオード210の電極として機能する導電膜208及び導電膜209が形成される図6A参照。なお、図6Aにおいて、導電膜209は同一平面上に示せないため、点線で示している。なお図6Aに示すトランジスタ146は、ボトムゲート型であって、かつ酸化物半導体膜144とソース電極またはドレイン電極導電膜154または導電膜155との接続が、酸化物半導体膜144の上部表面を含む領域において行われているため、ボトムゲートトップコンタクト型と呼ぶことが可能である。ダイオード210の電極である導電膜208及び導電膜209について、導電膜208はn型半導体層である酸化物半導体膜207に電気的に接続される。また、導電膜209はp型半導体層204に電気的に接続される。導電膜209は、ダイオード210のp型半導体層204に電気的に接続される必要がある。ダイオード210の上面図を図6B、図6B上面図における、A-A’で切った断面図を図6C、及び、B-B’で切った断面図を図6Dに示す。図6B及び図6Dに示されるように、導電膜209は、p型半導体層204上の、酸化物半導体膜207が設けられない領域で、p型半導体層204と電気的に接続される。導電膜151、導電膜152、導電膜153、導電膜154、導電膜155、導電膜208、導電膜209として、例えば、アルミニウム、クロム、タンタル、チタン、マンガン、マグネシウム、モリブデン、タングステン、ジルコニウム、ベリリウム、イットリウムから選ばれた元素、または上記元素を1つまたは複数を成分として含む合金等を用いることが出来る。なお、導電膜の形成後に加熱処理を行う場合には、この加熱処理に対する耐熱性を導電膜に持たせることが好ましい。アルミニウム単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので、導電膜の形成後に加熱処理を行う場合は、耐熱性導電性材料と組み合わせて導電膜を形成する。アルミニウムと組み合わせる耐熱性導電性材料としては、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素、または上記元素を1つまたは複数を成分として含む合金、または上記元素を成分として含む窒化物などが好ましい。導電膜151、導電膜152、導電膜153、導電膜154、導電膜155、導電膜208、導電膜209として、透光性を有する酸化物導電膜を用いることも可能である。透光性を有する酸化物導電膜を用いると、開口率を向上させることが可能である。このような透光性を有する導電膜として、例えば、酸化物導電膜には酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等を用いることが可能である。導電膜151、導電膜152、導電膜153、導電膜154、導電膜155、導電膜208、導電膜209の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。本実施の形態では、スパッタ法により、チタン膜、窒化チタン膜、アルミニウム膜、チタン膜を順に積層することで得られるソース電極ドレイン電極用の導電膜を、エッチングにより所望の形状に加工することで、導電膜151、導電膜152、導電膜153、導電膜154、導電膜155、導電膜208、導電膜209を形成する。導電膜151、導電膜152、導電膜153、導電膜154、導電膜155、導電膜208、導電膜209を形成するためのエッチングには、ウェットエッチングまたはドライエッチングを用いることが可能である。ドライエッチングを用いて導電膜151、導電膜152、導電膜153、導電膜154、導電膜155、導電膜208、導電膜209を形成する場合、塩素Cl2、三塩化硼素BCl3などを含むガスを用いると良い。以上の工程により、酸化物半導体膜144をチャネル形成領域に有するトランジスタ146、並びに、単結晶半導体層であるp型半導体層204及び酸化物半導体膜207を有するダイオード210が作製可能である。なお本実施の形態では、酸化物半導体膜144を用いたトランジスタ146として、チャネルエッチ型のトランジスタを形成したが、チャネルストップ型のトランジスタを形成しても良い。その場合は、ゲート電極141と重なる位置において、酸化物半導体膜144上に、チャネル保護膜を形成すればよい。チャネル保護膜を設けることによって、酸化物半導体膜144のチャネル形成領域となる部分に対する、後の工程時におけるダメージエッチング時のプラズマやエッチング剤による膜減りなどを防ぐことが可能である。従ってトランジスタの信頼性を向上させることが可能である。また、酸化物半導体膜144を形成後、酸化物半導体膜144を覆って絶縁膜を形成し、さらに該絶縁膜上に、酸化物半導体膜144と重畳するように、第2のゲート電極を形成してもよい。第2のゲート電極を形成した場合、第2のゲート電極はいわゆるバックゲートとして機能する。第2のゲート電極を有することで、酸化物半導体膜144中の電界を制御することが可能であり、これによって、トランジスタ146の電気的特性を制御することが可能である。なお、第2のゲート電極は、他の配線層や電極などと電気的に接続されて何らかの電位が与えられても良いし、絶縁されてフローティング状態であっても良い。本実施の形態は、特性の異なる2つのトランジスタと、ダイオードを有する半導体装置であればどのような半導体装置にも適用可能である。このような半導体装置として、例えば、無線通信機能を有する半導体装置、マイクロプロセッサ、画像処理回路などの集積回路や、光電変換装置、半導体表示装置等が挙げられる。光電変換装置には、太陽電池、フォトセンサがその範疇に含まれる。半導体表示装置には、液晶表示装置、有機発光素子OLEDに代表される発光素子を各画素に備えた発光装置、電子ペーパー、電子ブック、DMDDigitalMicromirrorDevice、PDPPlasmaDisplayPanel、FEDFieldEmissionDisplay等や、半導体素子を用いた駆動回路を有しているその他の半導体表示装置がその範疇に含まれる。本実施の形態により、ボンド基板100から分離された単結晶半導体層104を用いて形成されたトランジスタ120またはトランジスタ121、及び、酸化物半導体膜を用いて形成されたトランジスタ146を作製する工程を利用して、ダイオード210を作製することが可能である。これにより、ダイオード210を作製する工程を、トランジスタ120またはトランジスタ121、並びに、トランジスタ146と別に設ける必要がない。よってこのようなトランジスタ及びダイオードを有する半導体装置の作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。[実施の形態2]本実施の形態では、実施の形態1と異なる構成の半導体装置及びその作製方法について、図7A~図7C、図15A~図15Dを用いて説明する。まず実施の形態1の図1A~図5Aまでの作製工程に基づいて、ゲート絶縁膜142、絶縁膜132、絶縁膜131、絶縁膜130それぞれの一部をエッチングして、開口部205を形成するまでの工程を行う図7A参照。なお図7Aと図5Aは同じ図面である。本実施の形態では、実施の形態1と同様に、トランジスタ120のチャネル形成領域となる半導体膜106、トランジスタ121のチャネル形成領域となる半導体膜107、後述する、整流素子であるダイオード220のp型半導体層204となる半導体膜201を同時に形成することが可能である。半導体膜106、半導体膜107、半導体膜201を同時に形成することにより、半導体装置の作製工程数を減少させることが可能である。次に、ゲート絶縁膜142、絶縁膜132、絶縁膜131、絶縁膜130を、部分的にエッチングする。当該エッチング工程で、トランジスタ120が有する高濃度不純物領域113と、トランジスタ121が有する高濃度不純物領域116に達するコンタクトホールを形成する。次いで、ゲート絶縁膜142、絶縁膜202、及びp型半導体層204上に、導電膜をスパッタ法や真空蒸着法で形成する。該導電膜をエッチング等により該導電膜を所定の形状に加工する。上記作製工程により、トランジスタ120のソース電極またはドレイン電極の一方として機能する導電膜151、トランジスタ120のソース電極またはドレイン電極の他方として機能する導電膜152が形成される。また、トランジスタ121のソース電極またはドレイン電極の一方として機能する導電膜153、トランジスタ121のソース電極またはドレイン電極の他方、かつ、トランジスタ196のソース電極またはドレイン電極の一方として機能する導電膜174が形成される。また、トランジスタ196のソース電極またはドレイン電極の他方として機能する導電膜175が形成される。またダイオード220の電極として機能する導電膜218及び導電膜219が形成される図7B参照。なお、図7Bにおいて、導電膜219は同一平面上に示せないため、点線で示している。ダイオード220の上面図を図15B、図15B上面図における、C-C’で切った断面図を図15C、及び、D-D’で切った断面図を図15Dに示す。図15B及び図15Dに示されるように、導電膜219は、p型半導体層204上の、酸化物半導体膜217後述が設けられない領域で、p型半導体層204と電気的に接続される。ダイオード220の電極である導電膜218及び導電膜219について、導電膜219はp型半導体層204に電気的に接続される。また、導電膜218は後述するn型半導体層である酸化物半導体膜217に電気的に接続される。次に、ゲート絶縁膜142、導電膜174、導電膜175、導電膜218、絶縁膜202、及び、p型半導体層204それぞれの上に、酸化物半導体膜を形成した後、エッチング等により所望の形状に上記酸化物半導体膜を加工する。これにより、ゲート電極141と重なる位置に、島状の酸化物半導体膜183を形成し、かつ、p型半導体層204に接して、島状の酸化物半導体膜216を形成する図7C参照。なお、島状の酸化物半導体膜183及び酸化物半導体膜216の詳細な作製工程及び作製条件は、それぞれ、実施の形態1で述べられた島状の酸化物半導体膜143及び酸化物半導体膜206を参酌可能である。後述するトランジスタ196のチャネル形成領域となる酸化物半導体膜183と、ダイオード220のn型半導体層となる酸化物半導体膜216を同時に形成可能である。酸化物半導体膜183と酸化物半導体膜216を同時に形成可能であるので、半導体装置の作製工程数を減少させることが可能である。次に、不活性ガス雰囲気窒素、またはヘリウム、ネオン、アルゴン等下において、酸化物半導体膜183及び酸化物半導体膜216に加熱処理を施しても良い。酸化物半導体膜183及び酸化物半導体膜216に加熱処理を施すことで、図15Aに示すように、水素、水などの不純物の含有量が低減された酸化物半導体膜184及び酸化物半導体膜217が形成される。以上の工程により、酸化物半導体膜184をチャネル形成領域として有するトランジスタ196、並びに、単結晶半導体層であるp型半導体層204及び酸化物半導体膜217を有するダイオード220が作製可能である。なお図15Aに示すトランジスタ196は、ボトムゲート型であって、かつ酸化物半導体膜184とソース電極またはドレイン電極導電膜174または導電膜175との接続が、酸化物半導体膜184の下部表面を含む領域において行われているため、ボトムゲートボトムコンタクト型と呼ぶことが可能である。なお本実施の形態では、酸化物半導体膜184を用いたトランジスタ196として、チャネルエッチ型のトランジスタを形成したが、チャネルストップ型のトランジスタを形成しても良い。その場合は、ゲート電極141と重なる位置において、酸化物半導体膜184上に、チャネル保護膜を形成すればよい。チャネル保護膜を設けることによって、酸化物半導体膜184のチャネル形成領域となる部分に対する、後の工程時におけるダメージエッチング時のプラズマやエッチング剤による膜減りなどを防ぐことが可能である。従ってトランジスタの信頼性を向上させることが可能である。また、酸化物半導体膜184を形成後、酸化物半導体膜184を覆って絶縁膜を形成し、さらに該絶縁膜上に、酸化物半導体膜184と重畳するように、第2のゲート電極を形成してもよい。第2のゲート電極を形成した場合、第2のゲート電極はいわゆるバックゲートとして機能する。第2のゲート電極を有することで、酸化物半導体膜184中の電界を制御することが可能であり、これによって、トランジスタ196の電気的特性を制御することが可能である。なお、第2のゲート電極は、他の配線層や電極などと電気的に接続されて何らかの電位が与えられても良いし、絶縁されてフローティング状態であっても良い。なお、本実施の形態では、実施の形態1と同様に、特性の異なる2つのトランジスタと、ダイオードを有する半導体装置であればどのような半導体装置にも適用可能である。このような半導体装置として、例えば、無線通信機能を有する半導体装置、マイクロプロセッサ、画像処理回路などの集積回路や、光電変換装置、半導体表示装置等が挙げられる。光電変換装置には、太陽電池、フォトセンサがその範疇に含まれる。半導体表示装置には、液晶表示装置、有機発光素子OLEDに代表される発光素子を各画素に備えた発光装置、電子ペーパー、電子ブック、DMDDigitalMicromirrorDevice、PDPPlasmaDisplayPanel、FEDFieldEmissionDisplay等や、半導体素子を用いた駆動回路を有しているその他の半導体表示装置がその範疇に含まれる。本実施の形態により、ボンド基板100から分離された単結晶半導体層104を用いて形成されたトランジスタ120またはトランジスタ121、及び、酸化物半導体膜を用いて形成されたトランジスタ196を作製する工程を利用して、ダイオード220を作製することが可能である。これにより、ダイオード220を作製する工程を、トランジスタ120またはトランジスタ121、並びに、トランジスタ196と別に設ける必要がない。よってこのようなトランジスタ及びダイオードを有する半導体装置の作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。[実施の形態3]本実施の形態では、実施の形態1及び実施の形態2と異なる構成の半導体装置及びその作製方法について、図8A~図8C、図16A~図16Dを用いて説明する。まず実施の形態1の図1A~図5Aまでの作製工程に基づいて、ゲート絶縁膜142、絶縁膜132、絶縁膜131、絶縁膜130それぞれの一部をエッチングして、開口部205を形成するまでの工程を行う図8A参照。なお図8Aと図5Aは同じ図面である。本実施の形態では、実施の形態1と同様に、トランジスタ120のチャネル形成領域となる半導体膜106、トランジスタ121のチャネル形成領域となる半導体膜107、後述する、整流素子であるダイオード240のp型半導体層204となる半導体膜201を同時に形成することが可能である。半導体膜106、半導体膜107、半導体膜201を同時に形成することにより、半導体装置の作製工程数を減少させることが可能である。次に、p型半導体層204及び絶縁膜202上に、真性半導体膜を形成する。真性半導体膜を形成後、エッチング等により所望の形状に該真性半導体膜を加工する。当該工程により、p型半導体層204に接して、島状の真性半導体膜231を形成する図8B参照。島状の真性半導体膜231は、pin接合を有するダイオード240の真性半導体層となる。なお、ここでいう真性半導体層とは、半導体層に含まれるp型もしくはn型を付与する不純物が1×1020cm-3以下の濃度であり、酸素及び窒素が9×1019cm-3以下の濃度であり、暗伝導度に対して光伝導度が1000倍以上である半導体層を指す。また本明細書では、真性半導体層をi型半導体層とも呼ぶ。次に、ゲート絶縁膜142及び真性半導体膜231それぞれの上に、酸化物半導体膜を形成する。酸化物半導体膜を形成後、エッチング等により所望の形状に該酸化物半導体膜を加工する。これにより、ゲート電極141と重なる位置に、島状の酸化物半導体膜143を形成し、かつ、真性半導体膜231に接して、島状の酸化物半導体膜236を形成する図8C参照。なお、島状の酸化物半導体膜143及び酸化物半導体膜236の詳細な作製工程及び作製条件は、それぞれ、実施の形態1で述べられた島状の酸化物半導体膜143及び酸化物半導体膜206を参酌可能である。トランジスタ146のチャネル形成領域となる酸化物半導体膜143と、ダイオード240のn型半導体層となる酸化物半導体膜236を同時に形成可能である。酸化物半導体膜143と酸化物半導体膜236を同時に形成可能であるので、半導体装置の作製工程数を減少させることが可能である。次に、不活性ガス雰囲気窒素、またはヘリウム、ネオン、アルゴン等下において、酸化物半導体膜143及び酸化物半導体膜236に加熱処理を施しても良い。酸化物半導体膜143及び酸化物半導体膜236に加熱処理を施すことで、水素、水などの不純物の含有量が低減された酸化物半導体膜144及び酸化物半導体膜237が形成される。次いで、ゲート絶縁膜142及び酸化物半導体膜144、並びに、絶縁膜202及び酸化物半導体膜237上に、導電膜をスパッタ法や真空蒸着法で形成する。該導電膜をエッチング等により該導電膜を所定の形状に加工する。以上により、トランジスタ120のソース電極またはドレイン電極の一方として機能する導電膜151、トランジスタ120のソース電極またはドレイン電極の他方として機能する導電膜152が形成される。また、トランジスタ121のソース電極またはドレイン電極の一方として機能する導電膜153、トランジスタ121のソース電極またはドレイン電極の他方、かつ、トランジスタ146のソース電極またはドレイン電極の一方として機能する導電膜154が形成される。また、トランジスタ146のソース電極またはドレイン電極の他方として機能する導電膜155が形成される。またダイオード240の電極として機能する導電膜238及び導電膜239が形成される図16A参照。なお、図16Aにおいて、導電膜239は同一平面上に示せないため、点線で示している。なお図16Aに示すトランジスタ146は、ボトムゲート型であって、かつ酸化物半導体膜144とソース電極またはドレイン電極導電膜154または導電膜155との接続が、酸化物半導体膜144の上部表面を含む領域において行われているため、ボトムゲートトップコンタクト型と呼ぶことが可能である。ダイオード240の電極である導電膜238及び導電膜239について、導電膜239はp型半導体層204に電気的に接続される。また、導電膜238はn型半導体層である酸化物半導体膜237に電気的に接続される。導電膜239は、ダイオード240のp型半導体層204に電気的に接続される必要がある。ダイオード240の上面図を図16B、図16B上面図における、E-E’で切った断面図を図16C、及び、F-F’で切った断面図を図16Dに示す。なお図16Bにおいて、真性半導体膜231は酸化物半導体膜237と重畳して配置されている。図16B及び図16Dに示されるように、導電膜239は、p型半導体層204上の、酸化物半導体膜237が設けられない領域で、p型半導体層204と電気的に接続される。以上の工程により、酸化物半導体膜144をチャネル形成領域に有するトランジスタ146、並びに、単結晶半導体層であるp型半導体層204及び酸化物半導体膜237を有するダイオード240が作製可能である。なお本実施の形態では、酸化物半導体膜144を用いたトランジスタ146として、チャネルエッチ型のトランジスタを形成したが、チャネルストップ型のトランジスタを形成しても良い。その場合は、ゲート電極141と重なる位置において、酸化物半導体膜144上に、チャネル保護膜を形成すればよい。チャネル保護膜を設けることによって、酸化物半導体膜144のチャネル形成領域となる部分に対する、後の工程時におけるダメージエッチング時のプラズマやエッチング剤による膜減りなどを防ぐことが可能である。従ってトランジスタの信頼性を向上させることが可能である。また、酸化物半導体膜144を形成後、酸化物半導体膜144を覆って絶縁膜を形成し、さらに該絶縁膜上に、酸化物半導体膜144と重畳するように、第2のゲート電極を形成してもよい。第2のゲート電極を形成した場合、第2のゲート電極はいわゆるバックゲートとして機能する。第2のゲート電極を有することで、酸化物半導体膜144中の電界を制御することが可能であり、これによって、トランジスタ146の電気的特性を制御することが可能である。なお、第2のゲート電極は、他の配線層や電極などと電気的に接続されて何らかの電位が与えられても良いし、絶縁されてフローティング状態であっても良い。なお、本実施の形態では、実施の形態1と同様に、特性の異なる2つのトランジスタと、ダイオードを有する半導体装置であればどのような半導体装置にも適用可能である。このような半導体装置として、例えば、無線通信機能を有する半導体装置、マイクロプロセッサ、画像処理回路などの集積回路や、光電変換装置、半導体表示装置等が挙げられる。光電変換装置には、太陽電池、フォトセンサがその範疇に含まれる。半導体表示装置には、液晶表示装置、有機発光素子OLEDに代表される発光素子を各画素に備えた発光装置、電子ペーパー、電子ブック、DMDDigitalMicromirrorDevice、PDPPlasmaDisplayPanel、FEDFieldEmissionDisplay等や、半導体素子を用いた駆動回路を有しているその他の半導体表示装置がその範疇に含まれる。本実施の形態により、ボンド基板100から分離された単結晶半導体層104を用いて形成されたトランジスタ120またはトランジスタ121、及び、酸化物半導体膜を用いて形成されたトランジスタ146を作製する工程を利用して、ダイオード240を作製することが可能である。これにより、ダイオード240を作製する工程を、トランジスタ120またはトランジスタ121、並びに、トランジスタ146と別に設ける必要がない。よってこのようなトランジスタ及びダイオードを有する半導体装置の作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。[実施の形態4]本実施の形態では、実施の形態1~実施の形態3と異なる構成の半導体装置及びその作製方法について、図9A~図9C及び図10A~図10B、図17A~図17Cを用いて説明する。まず実施の形態1の図1A~図5Aまでの作製工程に基づいて、ゲート絶縁膜142、絶縁膜132、絶縁膜131、絶縁膜130それぞれの一部をエッチングして、開口部205を形成するまでの工程を行う図9A参照。なお図9Aと図5Aは同じ図面である。本実施の形態では、実施の形態1と同様に、トランジスタ120のチャネル形成領域となる半導体膜106、トランジスタ121のチャネル形成領域となる半導体膜107、後述する、整流素子であるダイオード250のp型半導体層204となる半導体膜201を同時に形成することが可能である。半導体膜106、半導体膜107、半導体膜201を同時に形成することにより、半導体装置の作製工程数を減少させることが可能である。次いで、ゲート絶縁膜142、絶縁膜132、絶縁膜131、絶縁膜130を、部分的にエッチングする。このエッチング工程で、トランジスタ120が有する高濃度不純物領域113と、トランジスタ121が有する高濃度不純物領域116と達するコンタクトホールを形成する。次いで、ゲート絶縁膜142、絶縁膜202、及びp型半導体層204上に、導電膜をスパッタ法や真空蒸着法で形成する。該導電膜をエッチング等により該導電膜を所定の形状に加工する。以上により、トランジスタ120のソース電極またはドレイン電極の一方として機能する導電膜151、トランジスタ120のソース電極またはドレイン電極の他方として機能する導電膜152が形成される。また、トランジスタ121のソース電極またはドレイン電極の一方として機能する導電膜153、トランジスタ121のソース電極またはドレイン電極の他方、かつ、トランジスタ196のソース電極またはドレイン電極の一方として機能する導電膜174が形成される。また、トランジスタ196のソース電極またはドレイン電極の他方として機能する導電膜175が形成される。またダイオード250の電極として機能する導電膜218及び導電膜219が形成される図9B参照。なお、図9Bにおいて、導電膜219は同一平面上に示せないため、点線で示している。ダイオード250の電極である導電膜218及び導電膜219において、導電膜219はp型半導体層204に電気的に接続される。また、導電膜218は後述するn型半導体層である酸化物半導体膜247に電気的に接続される。なお、導電膜218、導電膜219、及びp型半導体層204の上面図を図17Aに示し、詳細は後述する。次いで、p型半導体層204、絶縁膜202、及び導電膜218上に、真性半導体膜を形成する。真性半導体膜を形成後、エッチング等により所望の形状に該真性半導体膜を加工する。当該工程により、p型半導体層204に接して、島状の真性半導体膜241を形成する図9C参照。島状の真性半導体膜241は、pin接合を有するダイオード250の真性半導体層となる。次に、ゲート絶縁膜142及び真性半導体膜241それぞれの上に、酸化物半導体膜を形成する。酸化物半導体膜を形成後、エッチング等により所望の形状に上記酸化物半導体膜を加工する。これにより、ゲート電極141と重なる位置に、島状の酸化物半導体膜183を形成し、かつ、真性半導体膜241に接して、島状の酸化物半導体膜246を形成する図10A参照。なお、島状の酸化物半導体膜183及び酸化物半導体膜246の詳細な作製工程及び作製条件は、それぞれ、実施の形態1で述べられた島状の酸化物半導体膜143及び酸化物半導体膜206を参酌可能である。後述するトランジスタ196のチャネル形成領域となる酸化物半導体膜183と、ダイオード250のn型半導体層となる酸化物半導体膜246を同時に形成可能である。酸化物半導体膜183と酸化物半導体膜246を同時に形成可能であるので、半導体装置の作製工程数を減少させることが可能である。次に、不活性ガス雰囲気窒素、またはヘリウム、ネオン、アルゴン等下において、酸化物半導体膜183及び酸化物半導体膜246に加熱処理を施しても良い。酸化物半導体膜183及び酸化物半導体膜246に加熱処理を施すことで、水素、水などの不純物の含有量が低減された酸化物半導体膜184及び酸化物半導体膜247が形成される図10B参照。なお図10Bに示すトランジスタ196は、ボトムゲート型であって、かつ酸化物半導体膜184とソース電極またはドレイン電極導電膜174または導電膜175との接続が、酸化物半導体膜184の下部表面を含む領域において行われているため、ボトムゲートボトムコンタクト型と呼ぶことが可能である。ダイオード250の電極である導電膜218及び導電膜219について、導電膜219はp型半導体層204に電気的に接続される。また、導電膜218はn型半導体層である酸化物半導体膜247に電気的に接続される。導電膜219は、ダイオード250のp型半導体層204に電気的に接続される必要がある。ダイオード250の上面図を図17A上面図における、G-G’で切った断面図を図17B、及び、H-H’で切った断面図を図17Cに示す。なお図17Aにおいて、真性半導体膜241は酸化物半導体膜247と重畳して配置されている。図17A及び図17Cに示されるように、導電膜219は、p型半導体層204上の、酸化物半導体膜247が設けられない領域で、p型半導体層204と電気的に接続される。以上の工程により、酸化物半導体膜184をチャネル形成領域として用いたトランジスタ196、並びに、単結晶半導体層であるp型半導体層204及び酸化物半導体膜247を有するダイオード250が作製可能である。なお本実施の形態では、酸化物半導体膜184を用いたトランジスタ196として、チャネルエッチ型のトランジスタを形成したが、チャネルストップ型のトランジスタを形成しても良い。その場合は、ゲート電極141と重なる位置において、酸化物半導体膜184上に、チャネル保護膜を形成すればよい。チャネル保護膜を設けることによって、酸化物半導体膜184のチャネル形成領域となる部分に対する、後の工程時におけるダメージエッチング時のプラズマやエッチング剤による膜減りなどを防ぐことが可能である。従ってトランジスタの信頼性を向上させることが可能である。また、酸化物半導体膜184を形成後、酸化物半導体膜184を覆って絶縁膜を形成し、さらに該絶縁膜上に、酸化物半導体膜184と重畳するように、第2のゲート電極を形成してもよい。第2のゲート電極を形成した場合、第2のゲート電極はいわゆるバックゲートとして機能する。第2のゲート電極を有することで、酸化物半導体膜184中の電界を制御することが可能であり、これによって、トランジスタ196の電気的特性を制御することが可能である。なお、第2のゲート電極は、他の配線層や電極などと電気的に接続されて何らかの電位が与えられても良いし、絶縁されてフローティング状態であっても良い。なお、本実施の形態では、実施の形態1と同様に、特性の異なる2つのトランジスタと、ダイオードを有する半導体装置であればどのような半導体装置にも適用可能である。このような半導体装置として、例えば、無線通信機能を有する半導体装置、マイクロプロセッサ、画像処理回路などの集積回路や、光電変換装置、半導体表示装置等が挙げられる。光電変換装置には、太陽電池、フォトセンサがその範疇に含まれる。半導体表示装置には、液晶表示装置、有機発光素子OLEDに代表される発光素子を各画素に備えた発光装置、電子ペーパー、電子ブック、DMDDigitalMicromirrorDevice、PDPPlasmaDisplayPanel、FEDFieldEmissionDisplay等や、半導体素子を用いた駆動回路を有しているその他の半導体表示装置がその範疇に含まれる。本実施の形態により、ボンド基板100から分離された単結晶半導体層104を用いて形成されたトランジスタ120またはトランジスタ121、及び、酸化物半導体膜を用いて形成されたトランジスタ196を作製する工程を利用して、ダイオード250を作製することが可能である。これにより、ダイオード250を作製する工程を、トランジスタ120またはトランジスタ121、並びに、トランジスタ196と別に設ける必要がない。よってこのようなトランジスタ及びダイオードを有する半導体装置の作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。[実施の形態5]実施の形態1~実施の形態4では、酸化物半導体膜をチャネル形成領域に有するトランジスタは、ボトムゲート型トランジスタである。本実施の形態では、酸化物半導体膜をチャネル形成領域に有するトランジスタを、トップゲート型トランジスタとするときの半導体装置及びその作製方法について説明する。本実施の形態を、図11A~図11B、図18A~図18Bを用いて説明する。まず実施の形態1に基づいて、図4Aに示す絶縁膜132を作製する工程までを行う。これにより、トランジスタ120のチャネル形成領域となる半導体膜106、トランジスタ121のチャネル形成領域となる半導体膜107、整流素子であるダイオード309のp型半導体層204となる半導体膜201を同時に形成することが可能である。半導体膜106、半導体膜107、半導体膜201を同時に形成することにより、半導体装置の作製工程数を減少させることが可能である。次に、絶縁膜132、絶縁膜131、絶縁膜130を、部分的にエッチングする。当該エッチング工程で、トランジスタ120が有する高濃度不純物領域113と、トランジスタ121が有する高濃度不純物領域116に達するコンタクトホールを形成する。以上の工程により、トランジスタ120のソース電極またはドレイン電極の一方として機能する導電膜151、トランジスタ120のソース電極またはドレイン電極の他方として機能する導電膜152が形成される。また、トランジスタ121のソース電極またはドレイン電極の一方として機能する導電膜153、トランジスタ121のソース電極またはドレイン電極の他方、かつ、トランジスタ308のソース電極またはドレイン電極の一方として機能する導電膜304が形成される。また、トランジスタ308のソース電極またはドレイン電極の他方として機能する導電膜305が形成される。またダイオード309の電極として機能する導電膜218及び導電膜219が形成される。なお、導電膜219は同一平面上に示せないため、点線で示している。また導電膜218及び導電膜219は、実施の形態2で述べた導電膜218及び導電膜219と同様である。ダイオード309の電極である導電膜218及び導電膜219において、導電膜219はp型半導体層204に電気的に接続される。また、導電膜218は後述するn型半導体層である酸化物半導体膜307に電気的に接続される。次に、絶縁膜132、導電膜304、導電膜305、絶縁膜202、導電膜218、p型半導体層204、それぞれの上に、酸化物半導体膜を形成する。酸化物半導体膜を形成後、エッチング等により所望の形状に上記酸化物半導体膜を加工する。これにより、導電膜304及び導電膜305にそれぞれ重畳して、島状の酸化物半導体膜300を形成し、かつ、p型半導体層204に接して、島状の酸化物半導体膜310を形成する図11A参照。なお、導電膜304及び導電膜305に重畳する酸化物半導体膜300、並びに、p型半導体層204に接する酸化物半導体膜310の詳細な作製工程及び作製条件は、それぞれ、実施の形態1で述べられた島状の酸化物半導体膜143及び酸化物半導体膜206を参酌可能である。後述するトランジスタ308のチャネル形成領域となる酸化物半導体膜300と、整流素子であるダイオード309のn型半導体層となる酸化物半導体膜310を同時に形成可能である。これにより、半導体装置の作製工程数を減少させることが可能である。次に、不活性ガス雰囲気窒素、またはヘリウム、ネオン、アルゴン等下において、導電膜304及び導電膜305に重畳する酸化物半導体膜300、並びに、p型半導体層204に接する酸化物半導体膜310に加熱処理を施しても良い。導電膜304及び導電膜305に重畳する酸化物半導体膜300、並びに、p型半導体層204に接する酸化物半導体膜310に加熱処理を施すことで、それぞれ、水素、水などの不純物の含有量が低減された酸化物半導体膜301及び酸化物半導体膜307が形成される。次いで、絶縁膜132、導電膜151、導電膜152、導電膜153、導電膜304、酸化物半導体膜301、導電膜305を覆って、絶縁膜302を形成する。絶縁膜302は、ダイオード309を覆っていてもよい。絶縁膜302は、トランジスタ308のゲート絶縁膜として機能する。かつ、トランジスタ120、トランジスタ121、ダイオード309の保護膜として機能する。絶縁膜302上に、導電膜をスパッタ法や真空蒸着法で形成する。該導電膜をエッチング等により、該導電膜を絶縁膜302上の酸化物半導体膜301と重畳する領域に配置されるように所定の形状に加工する。これにより、トランジスタ308のゲート電極303が形成される。以上の工程により、酸化物半導体膜301をチャネル形成領域として用いたトランジスタ308、並びに、単結晶半導体層であるp型半導体層204及び酸化物半導体膜307を有するダイオード309を作製可能である図11B参照。なお、本実施の形態では、実施の形態1と同様に、特性の異なる2つのトランジスタと、ダイオードを有する半導体装置であればどのような半導体装置にも適用可能である。このような半導体装置として、例えば、無線通信機能を有する半導体装置、マイクロプロセッサ、画像処理回路などの集積回路や、光電変換装置、半導体表示装置等が挙げられる。光電変換装置には、太陽電池、フォトセンサがその範疇に含まれる。半導体表示装置には、液晶表示装置、有機発光素子OLEDに代表される発光素子を各画素に備えた発光装置、電子ペーパー、電子ブック、DMDDigitalMicromirrorDevice、PDPPlasmaDisplayPanel、FEDFieldEmissionDisplay等や、半導体素子を用いた駆動回路を有しているその他の半導体表示装置がその範疇に含まれる。本実施の形態により、ボンド基板100から分離された単結晶半導体層104を用いて形成されたトランジスタ120またはトランジスタ121、及び、酸化物半導体膜を用いて形成されたトランジスタ308を作製する工程を利用して、ダイオード309を作製することが可能である。これにより、ダイオード309を作製する工程を、トランジスタ120またはトランジスタ121、並びに、トランジスタ308と別に設ける必要がない。よってこのようなトランジスタ及びダイオードを有する半導体装置の作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。図11Bと異なる構成を有する半導体装置を、図18Bに示す。図18Bに示す半導体装置は、トランジスタ120、トランジスタ121、トランジスタ318、整流素子であるダイオード319を有している。図18Bに示す半導体装置の作製方法について、以下に説明する。まず実施の形態1に基づいて、図4Aに示す絶縁膜132を作製する工程までを行う。これにより、トランジスタ120のチャネル形成領域となる半導体膜106、トランジスタ121のチャネル形成領域となる半導体膜107、ダイオード319のp型半導体層204となる半導体膜201を同時に形成することが可能である。半導体膜106、半導体膜107、半導体膜201を同時に形成することにより、半導体装置の作製工程数を減少させることが可能である。次いで絶縁膜132上に、酸化物半導体膜を形成する。酸化物半導体膜を形成後、エッチング等により所望の形状に上記酸化物半導体膜を加工する。これにより、絶縁膜132上に島状の酸化物半導体膜320を形成し、かつ、p型半導体層204に接して、島状の酸化物半導体膜330を形成する。なお、絶縁膜132上に形成された酸化物半導体膜320、並びに、p型半導体層204に接する酸化物半導体膜330の詳細な作製工程及び作製条件は、それぞれ、実施の形態1で述べられた島状の酸化物半導体膜143及び酸化物半導体膜206を参酌可能である。後述するトランジスタ318のチャネル形成領域となる酸化物半導体膜320、及びダイオード319のn型半導体層となる酸化物半導体膜330を同時に形成可能である。これにより、半導体装置の作製工程数を減少させることが可能である。次に、不活性ガス雰囲気窒素、またはヘリウム、ネオン、アルゴン等下において、絶縁膜132上に形成された酸化物半導体膜320、並びに、p型半導体層204に接する酸化物半導体膜330に加熱処理を施しても良い。絶縁膜132上に形成された酸化物半導体膜320、並びに、p型半導体層204に接する酸化物半導体膜330に加熱処理を施すことで、それぞれ、水素、水などの不純物の含有量が低減された酸化物半導体膜311及び酸化物半導体膜317が形成される。次に、絶縁膜132、絶縁膜131、絶縁膜130を、部分的にエッチングする。当該エッチング工程で、トランジスタ120が有する高濃度不純物領域113と、トランジスタ121が有する高濃度不純物領域116に達するコンタクトホールを形成する。上述の作製工程により、トランジスタ120のソース電極またはドレイン電極の一方として機能する導電膜151、トランジスタ120のソース電極またはドレイン電極の他方として機能する導電膜152が形成される。また、トランジスタ121のソース電極またはドレイン電極の一方として機能する導電膜153、トランジスタ121のソース電極またはドレイン電極の他方、かつ、トランジスタ318のソース電極またはドレイン電極の一方として機能する導電膜314が形成される。また、トランジスタ318のソース電極またはドレイン電極の他方として機能する導電膜315が形成される。またダイオード319の電極として機能する導電膜208及び導電膜209が形成される。なお、導電膜209は同一平面上に示せないため、点線で示している。また導電膜208及び導電膜209は、実施の形態1で述べた導電膜208及び導電膜209と同様である。ダイオード319の電極である導電膜208及び導電膜209について、導電膜209はp型半導体層204に電気的に接続される。また、導電膜208は後述するn型半導体層である酸化物半導体膜317に電気的に接続される。次いで、絶縁膜132、導電膜151、導電膜152、導電膜153、導電膜314、酸化物半導体膜311、導電膜315を覆って、絶縁膜312を形成する。絶縁膜312は、ダイオード319を覆っていてもよい。絶縁膜312は、トランジスタ318のゲート絶縁膜として機能する。かつ、トランジスタ120、トランジスタ121、ダイオード319の保護膜として機能する。絶縁膜312上に、導電膜をスパッタ法や真空蒸着法で形成する。該導電膜をエッチング等により、該導電膜を絶縁膜312上の酸化物半導体膜311と重畳する領域に配置されるように所定の形状に加工する。これにより、トランジスタ318のゲート電極313が形成される。以上の工程により、酸化物半導体膜311をチャネル形成領域に有するトランジスタ318、並びに、単結晶半導体層であるp型半導体層204及び酸化物半導体膜317を有するダイオード319を作製可能である。なお、本実施の形態では、実施の形態1と同様に、無線通信機能を有する半導体装置及びその作製方法に関するものであるが、本実施の形態の半導体装置はこれに限定されるものではない。本実施の形態は、特性の異なる2つのトランジスタと、ダイオードを有する半導体装置であればどのような半導体装置にも適用可能である。このような半導体装置として、例えば、マイクロプロセッサ、画像処理回路などの集積回路や、光電変換装置、半導体表示装置等が挙げられる。光電変換装置には、太陽電池、フォトセンサがその範疇に含まれる。半導体表示装置には、液晶表示装置、有機発光素子OLEDに代表される発光素子を各画素に備えた発光装置、電子ペーパー、電子ブック、DMDDigitalMicromirrorDevice、PDPPlasmaDisplayPanel、FEDFieldEmissionDisplay等や、半導体素子を用いた駆動回路を有しているその他の半導体表示装置がその範疇に含まれる。本実施の形態により、ボンド基板100から分離された単結晶半導体層104を用いて形成されたトランジスタ120またはトランジスタ121、及び、酸化物半導体膜を用いて形成されたトランジスタ318を作製する工程を利用して、ダイオード319を作製することが可能である。これにより、ダイオード319を作製する工程を、トランジスタ120またはトランジスタ121、並びに、トランジスタ318と別に設ける必要がない。よってこのようなトランジスタ及びダイオードを有する半導体装置の作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。なお、本実施の形態の図11Bに示す半導体装置及び図18Bに示す半導体装置それぞれにおいて、p型半導体層204及びn型半導体層である酸化物半導体膜307との間、並びに、p型半導体層204及びn型半導体層である酸化物半導体膜317との間に、真性半導体層を設けてもよい。真性半導体層を形成する方法については、実施の形態3あるいは実施の形態4の記載を参酌することが可能である。開示される発明の一様態では、半導体装置の作製において、特性が異なる第1の半導体素子例えばシリコンを有するトランジスタと第2の半導体素子例えば酸化物半導体膜を有するトランジスタを作製する工程を利用して、第3の半導体素子例えばダイオードを作製することで、作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。[実施の形態6]実施の形態1では、トランジスタ120及びトランジスタ121のチャネル形成領域として、単結晶半導体層を用いた例を述べた。本実施の形態では、トランジスタ120及びトランジスタ121のチャネル形成領域として、多結晶半導体層を用いた例について説明する。本実施の形態を、図19A~図19C、図20A~図20B、図21A~図21B、図22A~図22Bを用いて説明する。まず基板901を用意する。基板901はベース基板103と同様の基板を用いればよい。基板901上に、絶縁膜902を介して半導体層903を成膜する図19A参照。絶縁膜902は下地膜として機能する絶縁膜を形成すればよく、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を単層又は積層して形成する。半導体層903として、珪素Si若しくはゲルマニウムGeなどの周期表第14族元素からなる元素、シリコンゲルマニウムSiGe若しくはガリウムヒ素GaAsなどの化合物などの半導体材料を用いる。また、これらの半導体材料からなる層の積層構造としてもよい。また半導体層903として、非晶質半導体層、微結晶半導体層、又は多結晶半導体層を、プラズマCVD法又はスパッタ法等を用いて形成する。本実施の形態では、半導体層903として非晶質珪素層をプラズマCVD法で成膜する。半導体層903として非晶質半導体層又は微結晶半導体層を成膜した場合は、レーザ結晶化法、RTARapidThermalAnneal若しくはファーネスアニール炉を用いた熱結晶化法、又はニッケルNiなどの結晶化を助長する金属元素を用いる結晶化法等により結晶化し、多結晶半導体層904を得る図19B参照。なお半導体層903として、多結晶半導体層を成膜した場合は、結晶化を行わずに、半導体層903を多結晶半導体層904として用いてもよい。或いは上述の結晶化法に基づいて半導体層903を結晶化し、多結晶半導体層904を形成しても良い。次いで、フォトリソグラフィ法を用いて多結晶半導体層904上にレジストを形成する。さらに当該レジストをマスクとして、多結晶半導体層904を選択的にエッチングし、島状の半導体膜906、半導体膜907、半導体膜911を形成する図19C参照。以上により多結晶半導体層904から、島状の半導体膜906、半導体膜907、半導体膜911を得ることが可能である。本実施の形態で形成した島状の半導体膜906、半導体膜907、及び半導体膜911を、実施の形態1で述べた島状の半導体膜106、半導体膜107、及び半導体膜201に置き換え、実施の形態1乃至実施の形態5を援用することにより、多結晶半導体層をチャネル形成領域に有するトランジスタ、酸化物半導体層をチャネル形成領域に有するトランジスタの作製工程を利用し、多結晶半導体層及び酸化物半導体層を有する整流素子例えばダイオードを得ることが可能である。本実施の形態により、トランジスタ及びダイオードを有する半導体装置の作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。本実施の形態により得られた、多結晶半導体層をチャネル形成領域に有するトランジスタ、酸化物半導体層をチャネル形成領域に有するトランジスタの作製工程を用いて、多結晶半導体層及び酸化物半導体層を有する整流素子を有する半導体装置を、図20A~図20B、図21A~図21B、図22A~図22Bに示す。図20Aに示す半導体装置は、図6Aに示す半導体装置と同様であり、トランジスタ2120、トランジスタ2121、トランジスタ146、整流素子であるダイオード2210を有している。図20Aに示すトランジスタ2120は、図6Aに示すトランジスタ120の単結晶半導体層である半導体膜106を、多結晶半導体層である半導体膜906で置き換えている。図20Aに示すトランジスタ2121は、図6Aに示すトランジスタ121の単結晶半導体層である半導体膜107を、多結晶半導体層である半導体膜907で置き換えている。図20Aに示すダイオード2210は、図6Aに示すダイオード210の単結晶半導体層である半導体膜201を、多結晶半導体層である半導体膜911で置き換えている。図20Bに示す半導体装置は、図15Aに示す半導体装置と同様であり、トランジスタ2120、トランジスタ2121、トランジスタ196、整流素子であるダイオード2220を有している。図20Bに示すトランジスタ2120は、図15Aに示すトランジスタ120の単結晶半導体層である半導体膜106を、多結晶半導体層である半導体膜906で置き換えている。図20Bに示すトランジスタ2121は、図15Aに示すトランジスタ121の単結晶半導体層である半導体膜107を、多結晶半導体層である半導体膜907で置き換えている。図20Bに示すダイオード2220は、図15Aに示すダイオード220の単結晶半導体層である半導体膜201を、多結晶半導体層である半導体膜911で置き換えている。図21Aに示す半導体装置は、図16Aに示す半導体装置と同様であり、トランジスタ2120、トランジスタ2121、トランジスタ146、整流素子であるダイオード2240を有している。図21Aに示すトランジスタ2120は、図16Aに示すトランジスタ120の単結晶半導体層である半導体膜106を、多結晶半導体層である半導体膜906で置き換えている。図21Aに示すトランジスタ2121は、図16Aに示すトランジスタ121の単結晶半導体層である半導体膜107を、多結晶半導体層である半導体膜907で置き換えている。図21Aに示すダイオード2240は、図16Aに示すダイオード240の単結晶半導体層である半導体膜201を、多結晶半導体層である半導体膜911で置き換えている。図21Bに示す半導体装置は、図10Bに示す半導体装置と同様であり、トランジスタ2120、トランジスタ2121、トランジスタ196、整流素子であるダイオード2250を有している。図21Bに示すトランジスタ2120は、図10Bに示すトランジスタ120の単結晶半導体層である半導体膜106を、多結晶半導体層である半導体膜906で置き換えている。図21Bに示すトランジスタ2121は、図10Bに示すトランジスタ121の単結晶半導体層である半導体膜107を、多結晶半導体層である半導体膜907で置き換えている。図21Bに示すダイオード2250は、図10Bに示すダイオード250の単結晶半導体層である半導体膜201を、多結晶半導体層である半導体膜911で置き換えている。図22Aに示す半導体装置は、図18Bに示す半導体装置と同様であり、トランジスタ2120、トランジスタ2121、トランジスタ318、整流素子であるダイオード2319を有している。図22Aに示すトランジスタ2120は、図18Bに示すトランジスタ120の単結晶半導体層である半導体膜106を、多結晶半導体層である半導体膜906で置き換えている。図22Aに示すトランジスタ2121は、図18Bに示すトランジスタ121の単結晶半導体層である半導体膜107を、多結晶半導体層である半導体膜907で置き換えている。図22Aに示すダイオード2319は、図18Bに示すダイオード319の単結晶半導体層である半導体膜201を、多結晶半導体層である半導体膜911で置き換えている。図22Bに示す半導体装置は、図11Bに示す半導体装置と同様であり、トランジスタ2120、トランジスタ2121、トランジスタ308、整流素子であるダイオード2309を有している。図22Bに示すトランジスタ2120は、図11Bに示すトランジスタ120の単結晶半導体層である半導体膜106を、多結晶半導体層である半導体膜906で置き換えている。図22Bに示すトランジスタ2121は、図11Bに示すトランジスタ121の単結晶半導体層である半導体膜107を、多結晶半導体層である半導体膜907で置き換えている。図22Bに示すダイオード2309は、図11Bに示すダイオード309の単結晶半導体層である半導体膜201を、多結晶半導体層である半導体膜911で置き換えている。開示される発明の一様態では、半導体装置の作製において、特性が異なる第1の半導体素子例えばシリコンを有するトランジスタと第2の半導体素子例えば酸化物半導体膜を有するトランジスタを作製する工程を利用して、第3の半導体素子例えばダイオードを作製することで、作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。なお、本実施の形態では、実施の形態1と同様に、特性の異なる2つのトランジスタと、ダイオードを有する半導体装置であればどのような半導体装置にも適用可能である。このような半導体装置として、例えば、無線通信機能を有する半導体装置、マイクロプロセッサ、画像処理回路などの集積回路や、光電変換装置、半導体表示装置等が挙げられる。光電変換装置には、太陽電池、フォトセンサがその範疇に含まれる。半導体表示装置には、液晶表示装置、有機発光素子OLEDに代表される発光素子を各画素に備えた発光装置、電子ペーパー、電子ブック、DMDDigitalMicromirrorDevice、PDPPlasmaDisplayPanel、FEDFieldEmissionDisplay等や、半導体素子を用いた駆動回路を有しているその他の半導体表示装置がその範疇に含まれる。本実施の形態により、多結晶半導体膜を用いて形成されたトランジスタ及び、酸化物半導体膜を用いて形成されたトランジスタを作製する工程を利用して、ダイオードを作製することが可能である。これにより、ダイオードを作製する工程を、多結晶半導体膜を用いて形成されたトランジスタ及び、酸化物半導体膜を用いて形成されたトランジスタと別に設ける必要がない。よってこのようなトランジスタ及びダイオードを有する半導体装置の作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。[実施の形態7]実施の形態1では、トランジスタ120及びトランジスタ121のチャネル形成領域として、ボンド基板から分離した単結晶半導体層を用いた例を述べた。本実施の形態では、トランジスタ120及びトランジスタ121のチャネル形成領域として、単結晶半導体基板を用いた例について説明する。本実施の形態を、図23A~図23D、図24A~図24C、図25A~図25B、図26、図27A~図27B、図28A~図28Bを用いて説明する。まず単結晶半導体基板1100を用意する。単結晶半導体基板1100として、シリコンの単結晶半導体基板を用いることが可能である。また、単結晶半導体基板1100として、結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体基板を用いていても良い。次いで単結晶半導体基板1100に絶縁膜1140フィールド酸化膜とも言うで分離した素子形成領域を形成する。素子分離領域の形成は、LOCOS法LocalOxidationofSilicon法やSTI法ShallowTrenchIsolation等を用いることができる。次に、素子形成領域を覆うように絶縁膜1202を形成する。本実施の形態では、熱処理を行い単結晶半導体基板1100に設けられた素子形成領域の表面を酸化させることにより酸化珪素膜を形成する。これにより絶縁膜1202及び絶縁膜1140は一つの連続した膜となる。あるいは絶縁膜1202として、熱酸化法により酸化珪素膜を形成した後、窒化処理を行うことによって酸化珪素膜の表面を窒化させることにより、酸化珪素膜と酸素と窒素を有する膜酸窒化珪素膜との積層構造で形成してもよい。絶縁膜1202を形成する他の方法としては、例えば、単結晶半導体基板1100に設けられた素子形成領域の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜1202として酸化珪素膜又は窒化珪素膜で形成することができる。また、高密度プラズマ処理により素子形成領域の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、素子形成領域の表面に接して酸化珪素膜が形成され、当該酸化珪素膜上に酸窒化珪素膜が形成され、絶縁膜1202は酸化珪素膜と酸窒化珪素膜とが積層された膜となる。絶縁膜1202は、後述するトランジスタ1120及びトランジスタ1121のゲート絶縁膜として機能する絶縁膜である。次いで、単結晶半導体基板1100に、pウェル領域1101及びnウェル領域1102を形成する図23A参照。pウェル領域1101及びnウェル領域1102はそれぞれ、絶縁膜1140により絶縁分離されている。pウェル領域1101及びnウェル領域1102はそれぞれ、単結晶半導体基板1100に、p型を付与する不純物元素及びn型を付与する不純物元素を添加することにより形成すればよい。またpウェル領域1101及びnウェル領域1102を形成後、不純物元素の添加により損傷した絶縁膜1202を除去し、単結晶半導体基板1100を再度熱酸化して、新たな絶縁膜1202を形成しても良い。n型を付与する不純物元素としては、例えばリンまたはヒ素を、p型を付与する不純物元素としては、例えばホウ素を添加する。また後述の高濃度不純物領域が形成される工程で、pウェル領域1101にはn型を付与する不純物元素が添加され、nチャネル型トランジスタが形成される。また同様に、nウェル領域1102にはp型を付与する不純物元素が添加され、pチャネル型トランジスタが形成される。次いで、絶縁膜1202上に導電膜を形成した後、該導電膜を所定の形状に加工することで、pウェル領域1101及びnウェル領域1102上に電極1109を形成する図23B参照。次に、図23Cに示すように、電極1109をマスクとして、単結晶半導体基板1100に一導電型を付与する不純物元素を添加する。一導電性を付与する不純物として、p型を付与する不純物元素を単結晶半導体基板1100に添加する際、n型の不純物が添加される領域はマスク等で覆い、p型を付与する不純物元素の添加が選択的に行われるようにする。逆にn型を付与する不純物元素を単結晶半導体基板1100に添加する際、p型の不純物が添加される領域はマスク等で覆い、n型を付与する不純物元素の添加が選択的に行われるようにする。上記n型を付与する不純物元素の添加により、pウェル領域1101に、一対の高濃度不純物領域1113と、一対の高濃度不純物領域1113の間にチャネル形成領域1115とが形成される。また、上記p型を付与する不純物元素の添加により、nウェル領域1102に、一対の高濃度不純物領域1116と、一対の高濃度不純物領域1116の間にチャネル形成領域1118とが形成される。高濃度不純物領域1113及び高濃度不純物領域1116はそれぞれ、ソース領域またはドレイン領域として機能する。また実施の形態1と同様に、高濃度不純物領域1113とチャネル形成領域1115との間、並びに、高濃度不純物領域1116とチャネル形成領域1118との間に、低濃度不純物領域を形成しても良い。低濃度不純物領域は、LDDLightlyDopedDrain領域として機能する。なお、LDD領域は必ずしも設ける必要はなく、ソース領域又はドレイン領域として機能する不純物領域だけ形成しても良い。或いは、ソース領域とドレイン領域のいずれか一方の側にのみ、LDD領域を形成しても良い。また上記p型を付与する不純物元素の添加により、単結晶半導体基板1100の別の領域に、不純物領域1204を形成する。不純物領域1204は、ダイオード1210のp型半導体層として機能する。上述した一連の工程により、単結晶半導体基板1100中にチャネル形成領域が設けられ、nチャネル型トランジスタ1120及びpチャネル型トランジスタ1121が形成される。また整流素子であるダイオード1210のp型半導体層である不純物領域1204が、単結晶半導体基板1100の一部の領域に形成される。次いで、トランジスタ1120、トランジスタ1121上、及び単結晶半導体基板1100のうちトランジスタ1120及びトランジスタ1121が形成されていない領域上に、絶縁膜1131及び絶縁膜1132を形成する図23D参照。トランジスタ1120及びトランジスタ1121は、絶縁膜1131及び絶縁膜1132を介して、後述する酸化物半導体層をチャネル形成領域に有するトランジスタと分離される。絶縁膜1131及び絶縁膜1132は、それぞれ実施の形態1で述べた絶縁膜131及び絶縁膜132と同様の材料及び同様の作製工程にて形成すればよい。次いで、実施の形態1で述べたゲート電極141の作製工程を援用して、絶縁膜1132上にゲート電極1141を形成する図24A参照。ゲート電極1141上にゲート絶縁膜1142を形成する図24B参照。ゲート絶縁膜1142の材料及び作製工程は、実施の形態1で述べたゲート絶縁膜142を援用すればよい。次いで、ゲート絶縁膜1142、絶縁膜1132、及び絶縁膜1131、それぞれの一部をエッチング等で除去し、開口部1205を形成する図24C参照。開口部1205は、後述するダイオード1210が形成される領域に配置する。該エッチング工程により、絶縁膜1202及び不純物領域1204が露出する。次に、ゲート絶縁膜1142上及び露出した不純物領域1204に、酸化物半導体膜を形成する。酸化物半導体膜を形成後、エッチング等により所望の形状に該酸化物半導体膜を加工する。所望の形状に該酸化物半導体膜が得られたら、該酸化物半導体膜に加熱処理を施す。当該工程により、ゲート電極1141と重なる位置に島状の酸化物半導体膜1144を形成し、かつ、不純物領域1204に接して島状の酸化物半導体膜1207を形成する図25A参照。上記の酸化物半導体膜1144は、後述するトランジスタ1146のチャネル形成領域となる。かつ、上記の酸化物半導体膜1207は、ダイオード1210のn型半導体層となる。酸化物半導体膜1144及び酸化物半導体膜1207は、一導電型を付与する不純物元素を添加せずともn型を示す。そのため酸化物半導体膜1144をトランジスタ1146のチャネル形成領域として作製すると、不純物元素を添加する工程を抑制するという点で好適である。上記工程により、トランジスタ1146のチャネル形成領域となる酸化物半導体膜1144と、ダイオード1210のn型半導体層となる酸化物半導体膜1207を同時に形成可能である。酸化物半導体膜1144と酸化物半導体膜1207を同時に形成可能であるので、半導体装置の作製工程数を減少させることが可能である。次に、ゲート絶縁膜1142、絶縁膜1132、絶縁膜1131、及び絶縁膜1202を、部分的にエッチングする。当該エッチング工程で、トランジスタ1120が有する高濃度不純物領域1113と、トランジスタ1121が有する高濃度不純物領域1116に達するコンタクトホールを形成する。次いで、ゲート絶縁膜1142及び酸化物半導体膜1144、並びに、絶縁膜1202及び不純物領域1204上に、導電膜をスパッタ法や真空蒸着法で形成する。該導電膜をエッチング等により該導電膜を所定の形状に加工する。以上により、トランジスタ1120のソース電極またはドレイン電極の一方として機能する導電膜1151、トランジスタ1120のソース電極またはドレイン電極の他方として機能する導電膜1152が形成される。また、トランジスタ1121のソース電極またはドレイン電極の一方として機能する導電膜1153、トランジスタ1121のソース電極またはドレイン電極の他方、かつ、トランジスタ1146のソース電極またはドレイン電極の一方として機能する導電膜1154が形成される。また、トランジスタ1146のソース電極またはドレイン電極の他方として機能する導電膜1155が形成される。またダイオード1210の電極として機能する導電膜1208及び導電膜1209が形成される図25B参照。なお、図25Bにおいて、導電膜1209は同一平面上に示せないため、点線で示している。なお図25Bに示すトランジスタ1146は、ボトムゲート型であって、かつ酸化物半導体膜1144とソース電極またはドレイン電極導電膜1154または導電膜1155との接続が、酸化物半導体膜1144の上部表面を含む領域において行われているため、ボトムゲートトップコンタクト型と呼ぶことが可能である。ダイオード1210の電極である導電膜1208及び導電膜1209について、導電膜1208はn型半導体層である酸化物半導体膜1207に電気的に接続される。また、導電膜1209は不純物領域1204に電気的に接続される。以上述べたように、単結晶半導体基板1100中にチャネル形成領域を有するトランジスタ1120及びトランジスタ1121、酸化物半導体膜1144をチャネル形成領域として有するトランジスタ1146、単結晶半導体基板1100中に設けられ、p型半導体層として機能する不純物領域1204及びn型半導体層として機能する酸化物半導体膜1207を有するダイオード1210を得る。図26に、図25とは別の構成を有する半導体装置について説明する。なお、図26において図25と同じものは同じ符号で示している。図26に示す半導体装置は、単結晶半導体基板1100中にチャネル形成領域を有するトランジスタ1120及びトランジスタ1121、酸化物半導体膜1184をチャネル形成領域として有するトランジスタ1196、単結晶半導体基板1100中に設けられ、p型半導体層として機能する不純物領域1204及びn型半導体層として機能する酸化物半導体膜1217を有するダイオード1220を有している。なお図26に示すトランジスタ1196は、実施の形態2で述べたトランジスタ196と同様であり、材料及び作製工程は、実施の形態2を援用できる。ダイオード1220の酸化物半導体膜1217は、トランジスタ1196の酸化物半導体膜1184と同様の材料及び同様の作製工程により形成される。また導電膜1174及び導電膜1175は、それぞれ導電膜174及び導電膜175と同様である。また導電膜1218及び導電膜1219は、それぞれ導電膜218及び導電膜219と同様である。図27Aに示す半導体装置は、単結晶半導体基板1100中にチャネル形成領域を有するトランジスタ1120及びトランジスタ1121、酸化物半導体膜1144をチャネル形成領域として有するトランジスタ1146、単結晶半導体基板1100中に設けられ、p型半導体層として機能する不純物領域1204、真性半導体膜1231、及びn型半導体層として機能する酸化物半導体膜1237を有するダイオード1240を有している。なお図27Aに示すトランジスタ1146は、実施の形態3で述べたトランジスタ146と同様であり、材料及び作製工程は、実施の形態3を援用できる。ダイオード1240の酸化物半導体膜1237は、トランジスタ1146の酸化物半導体膜1144と同様の材料及び同様の作製工程により形成される。また真性半導体膜1231は、真性半導体膜231と同様である。また導電膜1154及び導電膜1155は、それぞれ導電膜154及び導電膜155と同様である。また導電膜1238及び導電膜1239は、それぞれ導電膜238及び導電膜239と同様である。図27Bに示す半導体装置は、単結晶半導体基板1100中にチャネル形成領域を有するトランジスタ1120及びトランジスタ1121、酸化物半導体膜1184をチャネル形成領域として有するトランジスタ1196、単結晶半導体基板1100中に設けられ、p型半導体層として機能する不純物領域1204、真性半導体膜1241、及びn型半導体層として機能する酸化物半導体膜1247を有するダイオード1250を有している。なお図27Bに示すトランジスタ1196は、実施の形態4で述べたトランジスタ196と同様であり、材料及び作製工程は、実施の形態4を援用できる。ダイオード1250の酸化物半導体膜1247は、トランジスタ1196の酸化物半導体膜1184と同様の材料及び同様の作製工程により形成される。また真性半導体膜1241は、真性半導体膜241と同様である。また導電膜1174及び導電膜1175は、それぞれ導電膜174及び導電膜175と同様である。また導電膜1218及び導電膜1219は、それぞれ導電膜218及び導電膜219と同様である。図28Aに示す半導体装置は、単結晶半導体基板1100中にチャネル形成領域を有するトランジスタ1120及びトランジスタ1121、酸化物半導体膜1311をチャネル形成領域として有するトランジスタ1318、単結晶半導体基板1100中に設けられ、p型半導体層として機能する不純物領域1204、及びn型半導体層として機能する酸化物半導体膜1317を有するダイオード1319を有している。なお図28Aに示すトランジスタ1318は、実施の形態5の図18Bに示すトランジスタ318と同様であり、材料及び作製工程は、実施の形態5を援用できる。ダイオード1319の酸化物半導体膜1317は、トランジスタ1318の酸化物半導体膜1311と同様の材料及び同様の作製工程により形成される。また導電膜1314及び導電膜1315は、それぞれ導電膜314及び導電膜315と同様である。絶縁膜1312は、絶縁膜312と同様である。ゲート電極1313は、ゲート電極313と同様である。また導電膜1208及び導電膜1209は、それぞれ導電膜208及び導電膜209と同様である。図28Bに示す半導体装置は、単結晶半導体基板1100中にチャネル形成領域を有するトランジスタ1120及びトランジスタ1121、酸化物半導体膜1301をチャネル形成領域として有するトランジスタ1308、単結晶半導体基板1100中に設けられ、p型半導体層として機能する不純物領域1204、及びn型半導体層として機能する酸化物半導体膜1307を有するダイオード1309を有している。なお図28Bに示すトランジスタ1308は、実施の形態5の図11Bに示すトランジスタ308と同様であり、材料及び作製工程は、実施の形態5を援用できる。ダイオード1309の酸化物半導体膜1307は、トランジスタ1308の酸化物半導体膜1301と同様の材料及び同様の作製工程により形成される。また導電膜1304及び導電膜1305は、それぞれ導電膜304及び導電膜305と同様である。絶縁膜1302は、絶縁膜302と同様である。ゲート電極1303は、ゲート電極303と同様である。また導電膜1218及び導電膜1219は、それぞれ導電膜218及び導電膜219と同様である。開示される発明の一様態では、半導体装置の作製において、特性が異なる第1の半導体素子例えばシリコンを有するトランジスタと第2の半導体素子例えば酸化物半導体膜を有するトランジスタを作製する工程を利用して、第3の半導体素子例えばダイオードを作製することで、作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。なお、本実施の形態では、実施の形態1と同様に、特性の異なる2つのトランジスタと、ダイオードを有する半導体装置であればどのような半導体装置にも適用可能である。このような半導体装置として、例えば、無線通信機能を有する半導体装置、マイクロプロセッサ、画像処理回路などの集積回路や、光電変換装置、半導体表示装置等が挙げられる。光電変換装置には、太陽電池、フォトセンサがその範疇に含まれる。半導体表示装置には、液晶表示装置、有機発光素子OLEDに代表される発光素子を各画素に備えた発光装置、電子ペーパー、電子ブック、DMDDigitalMicromirrorDevice、PDPPlasmaDisplayPanel、FEDFieldEmissionDisplay等や、半導体素子を用いた駆動回路を有しているその他の半導体表示装置がその範疇に含まれる。本実施の形態により、単結晶半導体基板を用いて形成されたトランジスタ及び、酸化物半導体膜を用いて形成されたトランジスタを作製する工程を利用して、ダイオードを作製することが可能である。これにより、ダイオードを作製する工程を、単結晶半導体基板を用いて形成されたトランジスタ及び、酸化物半導体膜を用いて形成されたトランジスタと別に設ける必要がない。よってこのようなトランジスタ及びダイオードを有する半導体装置の作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。[実施の形態8]本実施の形態では、実施の形態1~実施の形態5で述べた、単結晶半導体層をチャネル形成領域とするトランジスタ、酸化物半導体層をチャネル形成領域とするトランジスタ、並びに単結晶半導体層及び酸化物半導体層を有するダイオードを有する無線通信機能を有する半導体装置、実施の形態6で述べた、多結晶半導体層をチャネル形成領域とするトランジスタ、酸化物半導体層をチャネル形成領域とするトランジスタ、並びに多結晶半導体層及び酸化物半導体層を有するダイオードを有する無線通信機能を有する半導体装置、及び実施の形態7で述べた、単結晶半導体基板中にチャネル形成領域が設けられたトランジスタ、酸化物半導体層をチャネル形成領域とするトランジスタ、並びに単結晶半導体基板中に設けられたp型半導体層及びn型半導体層として機能する酸化物半導体層を有するダイオードを有する無線通信機能を有する半導体装置について述べる。本実施の形態の無線通信機能を有する半導体装置800を、図12及び図13に示す。図12に示す無線通信機能を有する半導体装置800は、論理回路810及びリミッタ回路部820を有する。論理回路810及びリミッタ回路部820は、配線841で接続されており、配線841は端子842を有する。また論理回路810及びリミッタ回路部820は、配線843で接続されており、かつ、配線843を介して接地されている。リミッタ回路部820において、ダイオード801とダイオード802は、ダイオードが直列にが接続されたダイオード列を、各々形成している。ダイオード801とダイオード802をそれぞれ1個ずつ組み合わせたものを、段803とする。段803の数に比例して、出力電圧のリミット値が増加する。複数の段803が設けられる場合は、ダイオード801とダイオード802がそれぞれ複数設けられる。ダイオード801はそれぞれ直列に接続されており、かつダイオード802もそれぞれ直列に接続されている。ダイオード801が形成するダイオード列の端部のダイオード。及び、ダイオード802が形成するダイオード列の端部のダイオードの、極性が異なる端子同士が接続される。リミッタ回路部820は、端子842で受信した電圧V1が高圧な場合に機能し、高圧の電圧V1が論理回路810に入力されるのを制限する。電圧V1は、電力供給源兼送受信機である無線通信装置から無線で送信される。ダイオード801及びダイオード802のそれぞれの順方向電圧降下をVfとする。ダイオード801及びダイオード802のそれぞれに入力される電圧V1が電圧Vf以上になると、ダイオード801及びダイオード802のそれぞれが導通する。これにより、リミッタ回路部820から出力される電圧V2は電圧Vf以上にはならない。電圧V2は論理回路810に入力される電圧でもある。以上から、論理回路810に入力される電圧を制限することが可能である。ダイオード801及びダイオード802はそれぞれ、実施の形態1で述べられたダイオード210、実施の形態2で述べられたダイオード220、実施の形態3で述べられたダイオード240、実施の形態4で述べられたダイオード250、実施の形態5で述べられたダイオード309及びダイオード319、実施の形態6で述べられたダイオード2210、ダイオード2220、ダイオード2240、ダイオード2250、ダイオード2319、ダイオード2309、実施の形態7で述べられたダイオード1210、ダイオード1220、ダイオード1240、ダイオード1250、ダイオード1319、ダイオード1309のいずれかを用いると好適である。論理回路810には、例えば、アンテナ回路、論理回路、メモリ回路、アナログ回路が含まれる。論理回路810の内、高速動作が必要な回路は、移動度の高いトランジスタ、及び電圧の長時間維持が必要な回路は、電圧を長時間維持可能なトランジスタで構成すると好適である。移動度の高いトランジスタとして、単結晶半導体層をチャネル形成領域に有するトランジスタ、及び電圧を長時間維持可能なトランジスタとして酸化物半導体膜をチャネル形成領域に有するトランジスタが好適である。すなわち、高速動作が必要な回路を構成する素子として、実施の形態1~実施の形態5に記載の、単結晶半導体層をチャネル形成領域に有するトランジスタ120及びトランジスタ121、実施の形態6に記載の多結晶半導体層をチャネル形成領域に有するトランジスタ2120及びトランジスタ2121、実施の形態7に記載の単結晶半導体基板をチャネル形成領域に有するトランジスタ1120及びトランジスタ1121が好適である。また、電圧を長時間維持可能なトランジスタとして、酸化物半導体膜をチャネル形成領域に有するトランジスタ146、トランジスタ196、トランジスタ308、トランジスタ318、トランジスタ1146、トランジスタ1196、トランジスタ1308、トランジスタ1318を用いると好適である。実施の形態1乃至実施の形態5に記載の通り、開示される発明の一様態は、単結晶半導体層をチャネル形成領域に有するトランジスタ、酸化物半導体膜をチャネル形成領域に有するトランジスタ、単結晶半導体層及び酸化物半導体膜を有するダイオードを作製することが可能である。また、実施の形態6に記載の通り、開示される発明の一様態は、多結晶半導体層をチャネル形成領域に有するトランジスタ、酸化物半導体膜をチャネル形成領域に有するトランジスタ、多結晶半導体層及び酸化物半導体膜を有するダイオードを作製することが可能である。また開示される発明の一様態は、実施の形態7に記載の通り、単結晶半導体基板中に設けられたチャネル形成領域を有するトランジスタ、酸化物半導体膜をチャネル形成領域に有するトランジスタ、単結晶半導体基板中に設けられたp型半導体層及びn型半導体層として機能する酸化物半導体膜を有するダイオードを作製することが可能である。よって開示される発明の一様態では、無線通信可能な半導体装置の作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。図13に、無線通信可能な半導体装置の別の回路構成例を示す。図13において、リミッタ回路部820は、ツェナーダイオードを利用したリミッタ回路である。図15のリミッタ回路部820は、ダイオード831及びダイオード832で構成されているツェナーダイオードである。ダイオード831の出力端子とダイオード832の出力端子が電気的に接続される。ダイオード831及びダイオード832はそれぞれ、実施の形態1で述べたダイオード210、実施の形態2で述べたダイオード220、実施の形態3で述べたダイオード240、実施の形態4で述べたダイオード250、実施の形態5で述べたダイオード309及びダイオード319、実施の形態6で述べられたダイオード2210、ダイオード2220、ダイオード2240、ダイオード2250、ダイオード2319、ダイオード2309、実施の形態7で述べられたダイオード1210、ダイオード1220、ダイオード1240、ダイオード1250、ダイオード1319、ダイオード1309のいずれかを用いることが可能である。また図12の説明でも述べたように、論理回路810には、例えば、アンテナ回路、論理回路、メモリ回路、アナログ回路が含まれる。論理回路810の内、高速動作が必要な回路は、移動度の高いトランジスタ、及び電圧の長時間維持が必要な回路は、電圧を長時間維持可能なトランジスタで構成すると好適である。移動度の高いトランジスタとして、単結晶半導体層をチャネル形成領域に有するトランジスタ、及び電圧を長時間維持可能なトランジスタとして酸化物半導体膜をチャネル形成領域に有するトランジスタが好適である。すなわち、高速動作が必要な回路を構成する素子として、実施の形態1~実施の形態5に記載の、単結晶半導体層をチャネル形成領域に有するトランジスタ120及びトランジスタ121、実施の形態6に記載の多結晶半導体層をチャネル形成領域に有するトランジスタ2120及びトランジスタ2121、実施の形態7に記載の単結晶半導体基板をチャネル形成領域に有するトランジスタ1120及びトランジスタ1121が好適である。また、電圧を長時間維持可能なトランジスタとして、酸化物半導体膜をチャネル形成領域に有するトランジスタ146、トランジスタ196、トランジスタ308、トランジスタ318、トランジスタ1146、トランジスタ1196、トランジスタ1308、トランジスタ1318を用いると好適である。実施の形態1乃至実施の形態5に記載の通り、開示される発明の一様態は、単結晶半導体層をチャネル形成領域に有するトランジスタ、酸化物半導体膜をチャネル形成領域に有するトランジスタ、単結晶半導体層及び酸化物半導体膜を有するダイオードを作製することが可能である。また、実施の形態6に記載の通り、開示される発明の一様態は、多結晶半導体層をチャネル形成領域に有するトランジスタ、酸化物半導体膜をチャネル形成領域に有するトランジスタ、多結晶半導体層及び酸化物半導体膜を有するダイオードを作製することが可能である。また実施の形態7に記載の通り、開示される発明の一様態は、単結晶半導体基板中に設けられたチャネル形成領域を有するトランジスタ、酸化物半導体膜をチャネル形成領域に有するトランジスタ、単結晶半導体基板中に設けられたp型半導体層及びn型半導体層として機能する酸化物半導体膜を有するダイオードを作製することが可能である。よって開示される発明の一様態では、無線通信可能な半導体装置の作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。[実施の形態9]本実施の形態では、実施の形態1乃至実施の形態5で述べた、単結晶半導体層をチャネル形成領域とするトランジスタ、酸化物半導体層をチャネル形成領域とするトランジスタ、並びに単結晶半導体層及び酸化物半導体層を有するダイオードを有する電源回路、実施の形態6で述べた、多結晶半導体層をチャネル形成領域とするトランジスタ、酸化物半導体層をチャネル形成領域とするトランジスタ、並びに多結晶半導体層及び酸化物半導体層を有するダイオードを有する電源回路、実施の形態7で述べた、単結晶半導体基板をチャネル形成領域とするトランジスタ、酸化物半導体層をチャネル形成領域とするトランジスタ、並びに単結晶半導体基板及び酸化物半導体層を有するダイオードを有する電源回路について述べる。図14は電源回路401の構成例である。電源回路401は、電圧変換回路402及び電圧変換回路402の制御回路403を有している。電圧変換回路402は、トランジスタ411、コイル412、ダイオード413、及びコンデンサ414を有している。制御回路403は、三角波発生回路421、デジタル制御方式の回路450、パルス幅変調出力ドライバ423、抵抗424、及び抵抗425を有している。また点線の矢印427は帰還回路のループを表している。抵抗424の出力電圧である帰還電圧Vfbは、デジタル制御方式の回路450に入力される。電圧変換回路402のトランジスタ411は、出力電圧が高いため、耐圧の高いトランジスタを用いると好適である。耐圧の高いトランジスタとしては、酸化物半導体膜をチャネル形成領域に有するトランジスタが好適である。デジタル制御方式の回路450に含まれるトランジスタは、高速動作が求められるため、移動度の高いトランジスタを用いると好適である。移動度の高いトランジスタとして、実施の形態1~実施の形態5に記載の、単結晶半導体層をチャネル形成領域に有するトランジスタ120及びトランジスタ121、実施の形態6に記載の多結晶半導体層をチャネル形成領域に有するトランジスタ2120及びトランジスタ2121、実施の形態7に記載の単結晶半導体基板をチャネル形成領域に有するトランジスタ1120及びトランジスタ1121が好適である。また、電圧を長時間維持可能なトランジスタとして、酸化物半導体膜をチャネル形成領域に有するトランジスタ146、トランジスタ196、トランジスタ308、トランジスタ318、トランジスタ1146、トランジスタ1196、トランジスタ1308、トランジスタ1318を用いると好適である。ダイオード413、実施の形態1で述べられたダイオード210、実施の形態2で述べられたダイオード220、実施の形態3で述べられたダイオード240、実施の形態4で述べられたダイオード250、実施の形態5で述べられたダイオード309及びダイオード319、実施の形態6で述べられたダイオード2210、ダイオード2220、ダイオード2240、ダイオード2250、ダイオード2319、ダイオード2309、実施の形態7で述べられたダイオード1210、ダイオード1220、ダイオード1240、ダイオード1250、ダイオード1319、ダイオード1309のいずれかを用いると好適である。ダイオード413として該ダイオードを用いると、電圧変換回路402のトランジスタ411及びデジタル制御方式の回路450に含まれるトランジスタとを作成する工程を利用して、ダイオード413を作製可能であるからである。ダイオード413として該ダイオードを用いると、ダイオード413を作製する工程を、電圧変換回路402のトランジスタ411及びデジタル制御方式の回路450に含まれるトランジスタを作製する工程と、別に設ける必要がない。よって上述のトランジスタ及びダイオードを有する半導体装置の作製工程数を減少させることが可能である。半導体装置の作製工程数を減少させることで、半導体装置の歩留まりを向上させることが可能である。また、半導体装置の作製工程数を減少させることで、半導体装置の作製コストを低減することが可能である。デジタル制御方式の回路450は、コンパレータ451、デジタル演算処理回路452、パルス幅変調出力ドライバ453、ローパスフィルタ454ローパスフィルタ:LowPassFilterLPF、及びクロック分割器455を有している。デジタル制御方式の回路450の内、デジタル演算処理回路452及びパルス幅変調出力ドライバ453はデジタル回路である。デジタル回路は、回路を流れる信号の基準に対する高低によって、1か0ゼロかを判断する。デジタル回路は、1か0ゼロかを判断するため、デジタル回路を構成する素子の特性がばらついても、正しく処理する事が可能である。またデジタル制御方式の回路450は、占有面積の大きい受動素子例えば、容量や抵抗の使用を抑制しているので、回路の占有面積を小さくすることが可能であるという点で好適である。コンパレータ451は、反転入力端子REFから入力される参照電圧Vrefと、非反転入力端子INから入力される入力電圧Vinとを比較して、HハイレベルかLローレベル、すなわち1か0ゼロであるデジタル信号を出力する。デジタル演算処理回路452は、デジタル平均化積分器452a及びデジタルパルス幅変調器452bを有している。またデジタル演算処理回路452には、外部からクロック分割器455が接続され、クロック分割器455からのクロック信号が入力される。デジタル演算処理回路452は、コンパレータ451から出力されたデジタル信号を、平均化処理、積分化処理、及び、デジタルパルス幅変調処理を行う。デジタル演算処理回路452中のデジタル平均化積分器452aが平均化処理及び積分化処理を行い、デジタルパルス幅変調器452bがデジタルパルス幅変調処理を行う。デジタル演算処理回路452では、まず、コンパレータ451から出力されたデジタル信号HハイレベルまたはLローレベルをNビット保持し、HとLの回数を比較し、多い方の信号を出力する。これによりデジタル信号の平均化が行われる。平均化されたデジタル信号に応じて、Hであれば-1、Lであれば1を加えて積算する。これにより、平均化されたデジタル信号が積分される。積分されたデジタル信号に応じて、パルス幅変調出力信号の位相位置の設定を行う。これによりデジタルパルス幅変調処理化が行われる。デジタルパルス幅変調処理化されたパルス幅変調出力信号は、パルス幅変調出力ドライバ453に入力される。三角波発生回路421は、パルス幅変調出力信号の生成に必要な三角波Voscを発生させる回路である。パルス幅変調出力ドライバ423の反転入力端子にはデジタル制御方式の回路450の出力信号Verrが入力され、非反転入力端子には三角波発生回路421が生成した三角波Voscが入力される。パルス幅変調出力ドライバ423は、デジタル制御方式の回路450の出力信号Verrと三角波Voscを比較し、三角波Voscの信号レベルがデジタル制御方式の回路450の出力信号Verrより大きい場合は、Hハイレベルをパルス幅変調信号としてトランジスタ411に出力する。一方、三角波Voscの信号レベルがデジタル制御方式の回路450の出力信号Verrより小さい場合は、Lローレベルをパルス幅変調信号としてトランジスタ411に出力する。開示される発明の一様態では、電源回路の作製において、特性が異なる第1の半導体素子例えばシリコンを有するトランジスタと第2の半導体素子例えば酸化物半導体膜を有するトランジスタを作製する工程を利用して、第3の半導体素子例えばダイオードを作製することで、作製工程数を減少させることが可能である。電源回路の作製工程数を減少させることで、電源回路の歩留まりを向上させることが可能である。また、電源回路の作製工程数を減少させることで、電源回路の作製コストを低減することが可能である。