"衛星測位システムSPS受信機に並置される送信機の出力電力レベルを決定し、前記送信機の前記出力電力レベルに基づき前記SPS受信機のバイアス電流を調整する、少なくとも1つのプロセッサと、前記少なくとも1つのプロセッサに連結されたメモリと、を含む装置。前記少なくとも1つのプロセッサは、前記送信機の前記出力電力レベルに基づき、前記SPS受信機についての複数のモードのうちの1つを選択し、ここで前記複数のモードは、前記SPS受信機についての異なる複数のバイアス電流設定に関連付けられ、前記選択されたモードに基づき、前記SPS受信機の前記バイアス電流を設定する、請求項1の装置。前記少なくとも1つのプロセッサは、前記送信機の前記出力電力レベルが切替ポイントより低い場合、前記SPS受信機について第1モードを選択し、前記送信機の前記出力電力レベルが前記切替ポイントより高い場合、前記SPS受信機について第2モードを選択し、前記第2モードは、前記SPS受信機について、前記第1モードより大きいバイアス電流が関連付けられている、請求項1の装置。前記メモリは、少なくとも1つの周波数帯域について少なくとも1つの切替ポイントを記憶し、前記少なくとも1つのプロセッサは、送信機により現在用いられている周波数帯域についての前記切替ポイントを前記メモリから受信する、請求項3の装置。前記少なくとも1つのプロセッサは、前記送信機の前記出力電力レベルが前記切替ポイントより高いとき、割り込みを受信し、前記割り込みの受信を受けて、前記SPS受信機について前記第2モードを選択する、請求項3の装置。前記SPS受信機が前記第2モードである間、前記少なくとも1つのプロセッサは、前記送信機の前記出力電力レベルが前記切替ポイントより低いかどうかを決定するために、ポーリングを行う、請求項3の装置。前記少なくとも1つのプロセッサは、前記SPS受信機についての前記第1及び前記第2モード間の遷移に対し、時間ヒステリシスを用いる、請求項3の装置。前記第1モードから前記第2モードへの遷移の場合、前記少なくとも1つのプロセッサは、前記SPS受信機をディセーブルにし、前記SPS受信機を前記第1モードから前記第2モードへ切り換え、タイマを開始させ、前記タイマの時間切れで、前記SPS受信機をイネーブルにする、請求項3の装置。前記少なくとも1つのプロセッサは、複数の状態を含む状態マシンを保持し、各状態は、前記SPS受信機についての特定のモードと、前記送信機の特定のステータスとに関連付けられている、請求項1の装置。前記状態マシンは、前記SPS受信機が第1モードであり、前記送信機がオフであることに対応する第1状態、前記SPS受信機が前記第1モードであり、前記送信機がオンであることに対応する第2状態、及び、前記SPS受信機が第2モードであり、前記送信機がオンであることに対応する第3状態を含み、前記第2モードは、前記SPS受信機について、前記第1モードよりも大きいバイアス電流に関連付けられている、請求項9の装置。前記送信機は、複数のレンジで操作可能な電力増幅器PAを含み、前記少なくとも1つのプロセッサは、前記PAの現在のレンジと前記送信機のゲインとに基づき、前記送信機の前記出力電力レベルを決定する、請求項1の装置。前記少なくとも1つのプロセッサは、前記送信機の前記出力電力レベルに基づき、前記SPS受信機内の低雑音増幅器LNAのバイアス電流を調整する、請求項1の装置。前記少なくとも1つのプロセッサは、前記送信機の前記出力電力レベルに基づき、前記SPS受信機内のミキサまたは前記SPS受信機内のローカルオシレータLO生成器のバイアス電流を調整する、請求項1の装置。前記SPS受信機は、全地球測位システムGPS受信機である請求項1の装置。前記送信機は、符号分割多重アクセスCDMA送信機である請求項1の装置。衛星測位システムSPS受信機に並置される送信機の出力電力レベルを決定すること、及び、前記送信機の前記出力電力レベルに基づき前記SPS受信機のバイアス電流を調整すること、を含む方法。前記SPS受信機の前記バイアス電流を調整することは、前記送信機の前記出力電力レベルに基づき、前記SPS受信機についての複数のモードのうちの1つを選択すること、ここで前記複数のモードは、前記SPS受信機についての異なる複数のバイアス電流設定に関連付けられ、前記選択されたモードに基づき、前記SPS受信機の前記バイアス電流を設定すること、を含む請求項16の方法。前記SPS受信機の前記バイアス電流を調整することは、前記送信機の前記出力電力レベルが切替ポイントより低い場合、前記SPS受信機について第1モードを選択すること、前記送信機の前記出力電力レベルが前記切替ポイントより高い場合、前記SPS受信機について第2モードを選択すること、を含み、前記第2モードは、前記SPS受信機について、前記第1モードより大きいバイアス電流が関連付けられている請求項16の方法。衛星測位システムSPS受信機に並置される送信機の出力電力レベルを決定する手段と、前記送信機の前記出力電力レベルに基づき前記SPS受信機のバイアス電流を調整する手段と、を含む装置。前記SPS受信機の前記バイス電流を調整する手段は、前記送信機の前記出力電力レベルに基づき、前記SPS受信機についての異なる複数のバイアス電流設定に関連付けられる前記SPS受信機についての複数のモードのうちの1つを選択する手段と、前記選択されたモードに基づき、前記SPS受信機の前記バイアス電流を設定する手段と、を含む請求項19の装置。前記SPS受信機の前記バイアス電流を調整する手段は、前記送信機の前記出力電力レベルが切替ポイントより低い場合、前記SPS受信機について第1モードを選択する手段と、前記送信機の前記出力電力レベルが前記切替ポイントより高い場合、前記SPS受信機について、前記第1モードより大きいバイアス電流が関連付けられている第2モードを選択する手段と、を含む請求項19の装置。コンピュータに、衛星測位システムSPS受信機に並置される送信機の出力電力レベルを決定させるコードと、コンピュータに、前記送信機の前記出力電力レベルに基づき前記SPS受信機のバイアス電流を調整させるコードと、を含むコンピュータ読み取り可能な媒体を有するコンピュータプログラム製品。コンピュータに、前記SPS受信機の前記バイス電流を調整させるコードは、コンピュータに、前記送信機の前記出力電力レベルに基づき、前記SPS受信機についての異なる複数のバイアス電流設定に関連付けられる前記SPS受信機についての複数のモードのうちの1つを選択させるコードと、コンピュータに、前記選択されたモードに基づき、前記SPS受信機の前記バイアス電流を設定させるコードと、を含む請求項22のコンピュータプログラム製品。コンピュータに、前記SPS受信機の前記バイス電流を調整させるコードは、前記送信機の前記出力電力レベルが切替ポイントより低い場合、コンピュータに、前記SPS受信機について第1モードを選択させるコードと、前記送信機の前記出力電力レベルが前記切替ポイントより高い場合、コンピュータに、前記SPS受信機について、前記第1モードより大きいバイアス電流が関連付けられている第2モードを選択させるコードと、を含む請求項22のコンピュータプログラム製品。衛星測位システムSPSの複数の衛星からの複数の信号を含む無線周波数RF入力信号を受信及び増幅し、並置される送信機の出力電力レベルに基づき調整されるバイアス電流をもつ低雑音増幅器LNAと、前記LNAに、調整可能なバイアス電流を供給する少なくとも1つのバイアス電流ソースと、を含むデバイス。前記LNAは、前記RF入力信号を受信し、信号ゲインを供給するトランジスタと、前記調整可能なバイアス電流を受信し、前記トランジスタにバイアス電圧を供給するカレントミラーと、を含む請求呼25のデバイス。入力信号を増幅する低雑音増幅器LNAを含むデバイスであって、前記LNAは、前記入力信号を受信する第1トランジスタと、バイアス電流を受信し、前記第1トランジスタとカレントミラーを形成する第2トランジスタと、前記第1及び前記第2トランジスタの動作ポイントを整合させるために、前記第1及び前記第2のトランジスタについてのバイアス電圧を生成するオペアンプopampと、を含むデバイス。前記オペアンプは、反転入力及び非反転入力で、第1電圧及び第2電圧をそれぞれ受信し、前記第1電圧及び前記第2電圧に基づき前記バイアス電圧を生成し、前記第1電圧は、前記第1トランジスタの複製された出力電圧であり、前記第2電圧は、前記第2トランジスタの出力電圧である、請求項27のデバイス。前記LNAは、さらに、カスコード構成で前記第1とランジスタに連結され、前記LNAに出力信号を供給する第3トランジスタを含む請求項27のデバイス。前記LNAは、さらに、前記第1トランジスタの複製された出力電圧を供給する第4トランジスタを含み、前記第3及び第4トランジスタは連結されたゲートをもつ、請求項29のデバイス。前記LNAは、さらに、前記第1トランジスタのソースに連結されたソース縮退インダクタと、前記第2トランジスタのソースに連結されたソース縮退レジスタと、を含み、前記ソース縮退レジスタは、抵抗損失をモデリングし、請求項27のデバイス。前記第1トランジスタのバイアス電流は、前記第2トランジスタの電気バイアス電流の複数倍である請求項27のデバイス。前記第1トランジスタのバイアス電流は、前記第2トランジスタの前記バイアス電流の少なくとも10倍である請求項27のデバイス。前記LNAは、さらに、前記オペアンプからの前記バイアス電圧を受信し、フィルタリングされたバイアス電圧を前記第1トランジスタへ供給するローパスフィルタを含む請求項27のデバイス。第2トランジスタに調整可能なバイアス電流を供給する少なくとも1つのバイアス電流ソースをさらに含む請求項27のデバイス。入力信号を増幅する低雑音増幅器LNAを含む集積回路であって、前記LNAは、前記入力信号を受信する第1トランジスタ、バイアス電流を受信し、前記第1トランジスタとカレントミラーを形成する第2トランジスタ、及び前記第1及び前記第2トランジスタの動作ポイントを整合させるために、前記第1及び前記第2のトランジスタについてのバイアス電圧を生成するオペアンプopampと、を含む集積回路。前記オペアンプは、反転入力及び非反転入力で、第1電圧及び第2電圧をそれぞれ受信し、前記第1電圧及び前記第2電圧に基づき前記バイアス電圧を生成し、前記第1電圧は、前記第1トランジスタの複製された出力電圧であり、前記第2電圧は、前記第2トランジスタの出力電圧である、請求項36の集積回路。前記LNAは、さらに、カスコード構成で前記第1とランジスタに連結され、前記LNAに出力信号を供給する第3トランジスタと、前記第1トランジスタの複製された出力電圧を供給する第4トランジスタと、を含み、前記第3及び第4トランジスタは連結されたゲートをもつ、請求項36の集積回路。図1は、無線通信システム100と通信することができる無線機器110を示す。無線機器110は、モバイル局、ユーザ装置UE、端末、アクセス端末、加入者ユニット、局などとも呼ばれることがある。無線機器110は、携帯電話、PDAPersonalDigitalAssistant、ハンドヘルド機器、無線モデム、ラップトップコンピュータ、コードレス電話などでもよい。無線機器110は、いつでも、システム100内の1つまたは複数の基地局120と通信することができる。基地局は、固定局であり、NodeB、アクセスポイントなどとも呼ばれる。一般に、無線機器110は、任意の数の無線通信システム及びネットワークと通信することができる。ネットワーク及びシステムという用語はしばしば交換可能に使用される。例えば、無線機器110は、符号分割多重アクセスCDMA:CodeDivisionMultipleAccessシステム、時分割多重アクセスTDMA:TimeDivisionMultiplexedAccessシステム、周波数分割多重アクセスFDMA:FrequencyDivisionMultipleAccessシステム、直交FDMAOFDMA:OrthogonalFrequencyDivisionMultiplexingシステム、単一キャリアFDMASC-FDMA:SingleCarrierFDMAシステムなどと通信することができる。CDMAシステムは、UTRAUniversalTerrestrialRadioAccess、cdma2000などのような無線技術を実装することがある。UTRAは、広帯域CDMAWCDMA及び低チップレートLCR:LowChipRateを含む。cdma2000は、IS―2000、IS―95、及びID-856標準をカバーする。IS-2000リリース0及びAは、通常、CDMA20001X、または、単に、1Xと呼ばれる。TDMAシステムは、GSM登録商標GlobalsystemforMobileCommunicationのような無線技術を実装することがある。OFDMAシステムは、EvolvedUTRAE-UTRA、IEEE802.16、IEEE802.20、Flash-OFDM登録商標などのような無線技術を含むことがある。UTRA、E-UTRA、及びGSMは、第3世代パートナーシッププロジェクト3GPP:3rdGenerationPartnershipProjectと呼ばれる団体からの文書に説明されている。cdma2000は、第3世代パートナーシッププロジェクト23GPP2:3rdGenerationPartnershipProject2と呼ばれる団体からの文書に説明されている。このような種々の無線技術及び標準は、既知の技術である。無線機器110は、無線ローカルエリアネットワークWLAN、無線パーソナルエリアネットワークWPANなどとも通信することができる。無線機器110は、複数の衛星130からの信号を受信することができる。複数の衛星130は、米国衛星測位システムSPS、ヨーロッパガリレオGalileoシステム、ロシアグロナスGlonassシステム、などのような衛星測位システムSPSに属することがある。GPSは、地球の周りを回る、十分に間隔を空けて配置されている24個の一群の衛星である。各GPS衛星は、地上のGPS受信機が、任意の時刻に対する、受信されたGPS信号の到達時刻の測定を可能にする、情報で符号化されたGPS信号を送信する。この相対到達時刻測定値は、擬似レンジに変換され得る。無線機器110の位置は、十分な数の衛星に対する擬似レンジ測定値と、各衛星の既知の位置とに基づき正確に推定され得る。図2は、無線機器110の構成のブロック図を示す。この構成において、無線機器110は、1つの送信器220と2つの受信機240及び260をもつトランシーバを218を含む。送信器220及び受信機240は、システム100との通信に用いられ得る。受信機260は、複数の衛星130からの信号を受信するために用いられ、SPS受信機とも呼ばれ得る。一般に、無線機器110は、任意の数の通信システム及び周波数帯域について、任意の数の送信器と、任意の数の受信機とを含むことがある。図2に示す構成において、送信器220及び受信機240は、アンテナ238に連結され、受信機260は、他のアンテナ258に連結されている。一般に、送信器及び受信機は、任意の数のアンテナに連結され、例えば、送信器220、受信機240及び260は、単一のアンテナに連結されることがある。送信器または受信機は、スーパヘテロダインsuperheterodyneアーキテクチャまたは直接変換アーキテクチャで実装され得る。スーパヘテロダインアーキテクチャにおいて、信号は、複数のステージにおいて、RF及びベースバンドの間で周波数変換され、例えば、1つのステージでは、RFから中間周波数IFへ、受信機についての他の1つのステージでは、IFからベースバンドへ、と周波数変換される。直接変換アーキテクチャでは、これは、ゼロ-IFアーキテクチャとも呼ばれ、信号は、1つのステージで、RFとベースバンドとの間で周波数変換される。スーパヘテロダイン及び直接変換アーキテクチャは、異なる回路ブロックを用いることがあり、及びまたは、異なる要求をもつことがある。図2に示した構成において、送信器220及び受信機240は、スーパヘテロダインで実装されている。データ送信において、データプロセッサ210は、送信すべきデータを処理し、アナログ出力信号を、トランシーバ218内の送信器220へ供する。送信器220内では、該アナログ出力信号は、増幅器Amp22により増幅され、デジタルからアナログへの変換により生じるイメージimagesが取り除くために、ローパスフィルタ224によりフィルタリングされ、可変ゲイン増幅器VGA226により増幅され、ミキサー228により、ベースバンドからRFへアップコンバートされる。アップコンバートされた信号は、周波数変換により生じたイメージを取り除くためにバンドパスフィルタ230によりフィルタリングされ、さらに、電力増幅器PA232により増幅され、デュプレクサ234を通じて、アンテナ238から送信される。データ受信の場合、アンテナ238は、複数の基地局からのダウンリンク信号を受信し、第1受信RF信号を与え、これは、デュプレクサ234を通じて受信機240へ供される。受信機240内では、第1受信RF信号は、バンドパスフィルタ242によりフィルタリングされ、LNA244により増幅され、ミキサ246により、RFからベースバンドへダウンコンバートされる。ダウンコンバートされた信号は、VGA248により増幅され、ローパスフィルタ250によりフィルタリングされ、増幅器252により増幅されて、第1アナログ入力信号を得、これはデータプロセッサ210へ供される。SPSの場合、アンテナ258は、複数の衛星130からのSPS信号を受信し、第2受信RF信号をSPS受信機260へ供する。SPS受信機260内では、第2受信RF信号がバンドパスフィルタ262によりフィルタリングされ、LNA264により増幅され、ミキサ266によりRFからIFへダウンコンバートされる。IF信号は、増幅器268により増幅され、ミキサ270により、IFからベースバンドへダウンコンバートされる。ダウンコンバートされた信号は、増幅器272により増幅され、ローパスフィルタ274によりフィルタリングされ、ドライバ276により一時的に記憶されて、第2アナログ入力信号を得、これは、データプロセッサ210へ供給される。図2には示していないが、IFフィルタがミキサ266及び270の間に置かれ、ダウンコンバートされた信号をフィルタリングするために用いられてもよい。位相ロックループPLL:PhaseLockedLoop282は、所望の周波数でキャリア信号を生成する。LO生成器284は、PLL282から、1つまたは複数のキャリア信号を受信し、ミキサ228による周波数アップコンバート、ミキサ246及び270による周波数ダウンコンバートに用いられるLO信号を生成する。LO生成器286は、PLL282からキャリア信号を受信すると、ミキサ266による周波数ダウンコンバートに用いられるLO信号を生成する。バイアスコントロールユニット278は、送信器220及びまたはSPS受信機260に対する情報を受信し、LNA264、ミキサ266、増幅器268、LO生成器286等のような回路ブロックに対するバイアス制御を生成する。ユニット278は、これら回路ブロックへバイアス電流を供するか、あるいは、これら回路ブロックのバイアス電流を設定するために用いられる制御信号を供することがある。ユニット278は、レジスタ、ロジック、及びまたは他の回路からなることがある。データプロセッサ210は、システム100を介するデータ送信及び受信のための、及びSPS処理のための種々の処理ユニットを含むことがある。例えば、データプロセッサ210は、送信機220を介して送信されるデータに対する選択可能なゲインを提供するデジタルVGADVGA212を含むことがある。データプロセッサ210は、データ送信及び他の動作について種々の機能を実行するデジタル信号プロセッサDSP213を含むことがある。データプロセッサ210は、受信されたSPS信号に対する処理を実行するSPSプロセッサ214と、SPS受信機260について動作モードを選択するSPS受信機RXモードコントローラ216とを含むことがある。データプロセッサ210は、モバイル局モデムMSMのような特定用途向け集積回路ASICでもよい。コントローラ/プロセッサ290は、無線機器110内の種々の処理ユニットの動作を指示することがある。メモリ292は、無線機器110についてのデータ及びプログラムコードを記憶することがある。図2は、トランシーバ構成の例を示す。一般に、送信機及び複数の受信機内の信号の調整は、増幅器、フィルタ、ミキサなどの1つまたは複数のステージにより実行され得る。これら回路ブロックは、図2に示したような構成とは異なって配置されてもよい。さらに、図2には示されていない他の回路ブロックも送信機及び複数の受信機内の信号の調整に用いられてもよい。図2は、また、SPS受信機構成例を示している。一般に、SPS受信機は、図2に示すようなスーパヘテロダインアーキテクチャまたは図2には示されていないが直接変換アーキテクチャで実装され得る。図2のSPS受信機構成は、1ミキサ270について、簡単なLO生成器、2トランスミッタ220、受信機240、及びSPS受信機260について、別個のPLL、といったような特定の利点を与える。例えば、ミキサ27についてのLO生成器は、基準オシレータ例えば、TCXOからの基準クロックを整数比で分周する分周器で実装されることがある。SPS受信機260は、送信器220がアクティブであるのと同じ時間に、動作することがある。例えば、送信器220は、W-CDMAまたはcdma2000に用いられることがあり、呼を通じてアクティブであることがある。送信器220は、GSMで用いられることがあり、SPS受信機260がアクティブであるのと同じ時間の間アクティブであることがある。いずれの場合にせよ、送信機220及びSPS受信機260は、同時にアクティブであり、送信機220からの大きい出力電力が、SPS受信機のパフォーマンスを劣化させることがある。例えば、アドバンス無線サービスAWS:AdvancedWirelessService帯域上の送信機220からのCDMA信号と、パーソナル通信サービスPCS:PersonalCommunicationService帯域上のexternalCDMA信号またはGSM信号は、大きい3次相互変調歪みIM3を生じ、これは、SPS帯域内に及び、受信されたSPS信号と区別することが困難となることがある。IM3の振幅は、SPS受信機260の線形性に依存することがある。従って、SPS受信機260の要求される線形性は、送信機220からの高い出力電力のために、より厳しいことがある。SPS受信機に入力に漏れる大きい送信機電力は、2次相互変調歪みIM2及びゲイン圧縮のような他の非線形性を生じ、これらは、SPS受信機のパフォーマンスを大きく劣化させることがある。SPS受信機260内の種々の回路ブロック例えAB、LNA264、ミキサ266、及び増幅器268は、送信機220からの最大出力電力により課せされる最悪線形性要求を満足するために、及びまたは、LO生成器286からの雑音を低減するために、大きい電流をバイアスさせることがある。より大きいバイアス電流は、iSPS受信機260の雑音指数の増加によるゲイン圧縮を回避するために、ii妨害器jammerがLO雑音をSPS帯域に相互に混合することがあるため、LO生成器286の雑音レベルを低くするために、iii内部バンドに及ぶIM2及びIM3を低減するために線形性を向上するために、用いられることがある。SPS受信機260を大きいバイアス電流で動作させることは、高い送信機出力電力の場合であっても、良好なパフォーマンスを保証することができる。しかし、SPS受信機260をいつも大きいバイアス電流で動作させることは、送信機出力電力が、ほとんど常に最大電力よりも大分小さくなるため、過度のバッテリー消費をもたらす。図3は、3つのネットワークテストシナリオについて、送信機220からのCDMA信号の出力電力の3つの確率密度関数PDFを示す。横軸は、送信機出力電力レベルを表し、これはdBm単位で与えられる。1Xの場合、最大出力電力は24dBmである。縦軸は、各送信機出力電力レベルの起きる確率を表す。図3に示すように、最大または高い出力電力で送信される確率は比較的低いかもしれない。一側面において、SPS受信機260は、低電力消費を伴う所望の線形性を達成するために、異なる複数の送信機出力電力レベルについて、異なる複数の電流量がバイアスされることがある。一般に、任意の数のモードがSPS受信機260についてサポートされることがある。各モードは、iSPS受信機260内の回路ブロックについて設定される異なるバイアス電流、ii当該モードが選択される送信機出力電力レベルのレンジに関連付けられることがある。以下に詳細に説明される一構成において、2つのモード、すなわち、高線形性HLモードと低電力LPモードとがサポートされている。HLモードは、SPS受信機260についてよりよい線形性を達成するために、より大きいバイアス電流を用い、送信機出力電力が高いときに選択されることがある。LPモードは、SPS受信機260による電力消費を低減するために、より少ないバイアス電流を用い、送信機出力電力が高くないときに選択されることがある。切替ポイントすなわち閾値が、SPS受信機260についてHLモードまたはLPモードのいずれかを選択するために用いられる。切替ポイントは、iSPS受信機260ができるだけ頻繁にLPモードで動作するのに十分な高さに、しかしiiLPモードで用いられるバイアス電流量が十分小さくなるのに十分な低さに定義されることがある。切替ポイントは、3dBm図3に示すように、5dBm、10dBm、15dBmなどと定義することがある。切替ポイントは、静的であることがあり、全ての配置及び全ての周波数帯域で用いられることがある。一方、切替ポイントは、異なる複数のネットワーク配置、異なる複数の周波数帯域、無線機器110により観測される異なる複数の環境などについて動的に変更されることがある。例えば、PDFは、無線機器110により観測される環境について生成され、最適な切替ポイントを選択するために用いられることがある。SPS受信機260内の回路ブロックのバイアス電流は、切替ポイントに基づき設定されることがある。状態マシンは、SPS受信機260の現在ステータス例えば、オンまたはオフ、送信機220の現在ステータス、現在の送信機出力電力レベルに関する情報を受信することがある。送信機出力電力レベルは、i送信機220のゲインを設定し、図2のプロセッサ210または290により実装されることのあるコントロールユニット、ii送信機出力電力を測定する電力検出器図2には示されていない、及びまたはiii他のユニットに基づき決定されることがある。例えば、送信機出力電力レベルは、DVGA212及びVGA226のゲイン、及びPA232のゲイン/レンジ/状態に基づき決定されることがある。状態マシンは、種々の方法で、送信機出力電力レベルで情報を受信することがある。一構成において、状態マシンは、送信機出力電力レベルが切替ポイントを越え、これによりその状態を更新する度に、割り込みを受信する。この割り込みは、例えば、プロセッサ210内のDSP213、プロセッサ290、などにより生成されることがある。他の構成において、状態マシンは、現在の送信機出力電力レベルを例えば、定期的にDSP213をポーリングすることにより受信し、該送信機出力電力レベルが切替ポイントを越え、これによりその状態を更新したかどうかを決定する。一般に、高い送信機出力電力のための劣化を軽減するために、素早くHLモードが選択され得るために、送信機出力電力レベルが切替ポイントを越えたときを素早く知ること望ましいかもしれない。HLモードからLPモードへの遷移は、時間依存であり、例えば、定期的に送信機出力電力をポーリングすることにより達成されることがある。図4は、SPS受信機260について状態マシン400の構成図を示す。図4に示す構成において、状態マシン400は、4つの状態410、411、412、413を含み、これらは、それぞれ状態0、1、2、及び3と示されている。状態0、1、2、3は、次のように定義される。状態0-SPS受信機はオフ、状態1-送信機220はオフ、SPS受信機260はLPモード、状態2-送信機220はオン、SPS受信機260はLPモード、及び状態3-送信機220はオン、SPS受信機260はHLモード。状態マシン400は、状態0から開始することがあり、SPS受信機260がパワーアップされるとき、送信機220がオフの場合には状態1へ遷移することがあり、または、送信機220がオフの場合には状態2へ遷移することがある。状態マシン400は、送信機出力電力レベルが切替ポイントを越えたことによる割り込みを受信すると、状態2から状態3へ遷移することがあり、送信機出力電力レベルが切替ポイントより小さくなると、状態3から状態2へ戻ることがある。状態マシン400は、送信機220がパワーダウンされると、状態2または状態3のいずれかから、状態1へ戻ることがあり、SPS受信機260がパワーダウンされると、状態1,2,または3から状態0へ戻ることがある。図4は、SPS受信機260についての状態マシンの一構成を示す。一般に、任意の数の状態と、状態間の遷移のために任意のトリガをもつ状態マシンが、SPS受信機260に用いられ得る。図4に示す構成において、LNA264及びミキサ266LNA/ミキサは、HLモードとLPモードとの間で切り替えられることがあり、LO生成器286LOGenも、HLモードとLPモードとの間で切り替えられることがある。一般に、SPS受信機260内の任意の回路ブロックは、HLモードとLPモードとの間で切り替えられることがある。特定の回路ブロックが送信機出力電力に係わらず、常にLPモードで動作することもある。特定の回路ブロックがHLモードとLPモードとの間で切り換えられるかどうかは、送信機220の周波数帯域及びまたは他の要因に依存することがある。切替ポイントも、周波数帯域に依存することがある。ルックアップテーブルが、各周波数帯域について、当該周波数帯域の切替ポイントと、当該周波数帯域の場合に、HLモードとLPモードとの間で切り換えるべきSPS受信機260内の回路ブロックのリストと、を記憶することがある。状態0または状態1から、状態2へ遷移するときに、初期化が実行されることがある。この初期化について、送信機220について周波数帯域が決定されることがあり、この周波数帯域について用いられる切替ポイントが確定されることがあり、さらに、HLモードとLPモードとの間で切り換える回路ブロックのリストが同定されて、バイスコントロールユニット278へ供されることがある。割り込みの生成が可能となり、送信機出力電力が切替ポイントを越える度に割り込みが生成される。SPS受信機260は、高い送信機出力電力を示す割り込みの受信により、状態2から状態3へ遷移するとき、LPモードからHLモードへ切り換えられることがある。LPからHLへの遷移の場合、割り込み生成は禁止されるディセーブルされるdisableことがあり、SPSプロセッサ214はブランクすなわち無効にされるディセーブルされることがあり、SPS受信機260はブランクすなわち無効にされるディセーブルされることがあり例えば、LNA264及びまたは他の複数の回路ブロックをオフにすることにより、その後、HLモードへ切り換えられ、タイマが開始され得る。タイマの時間切れになると、SPSプロセッサ214及びSPS受信機260は復帰レジュームされ得る。ブランクは、回路ブロックまたは処理ブロックを切り離すことをいう。ブランクは、強い干渉が、現在のSPS処理、例えばSPS信号統合、を破損させることを防ぐために実行されることがある。干渉は、PLL284がHLモードへ切り換えられたときにアンロックになるために起こることがある。タイマ期間は、PLL284が再ロックできるのに十分な長さが選択され得る。ブランクは、不要であればスキップされてもよく、そのため、ブランクにより生ずるSPS信号の損失のために処理ゲインが劣化することはない。HLモードの間、LPモードへ戻る遷移を行うかどうかを決定するために、送信機出力電力は、定期的に調べられることがある。一構成において、時間ヒステリシスが、HLモードとLPモードとの間で連続的に交互に切り替わることを避けるために用いられる。この構成において、L回の連続する区間またはポーリングの事実の間、送信機出力電力が切替ポイントより低い場合に、HLモードからLPモードへの遷移が起こることがある。Lは、3または他のある値に設定され得る。時間ヒステリシスは、他の方法でも達成することができる。他の構成において、信号ヒステリシスが、HLモードとLPモードとの間で連続的に交互に切り替わることを避けるために用いられる。この構成においては、送信機出力電力レベルが高い切替レベルを超える場合に、LPモードからHLモードへの遷移が起こることがあり、送信機出力電力レベルが低い切替レベルより低い場合に、HLモードからLPモードへ戻る遷移が起こることがある。高い切替ポイントと低い切替ポイントとの差は、ヒステリシスの量である。時間及び信号ヒステリシスの組合せも、HLモードとLPモードとの間で連続的に交互に切り替わることを避けるために用いられることがある。HLからLPへの遷移の場合、SPSプロセッサ214はブランクされることがあり、SPS受信機260はブランクされることがあり、その後、LPモードへ切り換えられ、タイマが開始される。タイマの時間切れになると、SPSプロセッサ214及びSPS受信機260は復帰され、必要の場合にHLモードへ直ちに遷移することを可能にするために、割り込み生成が有効イネーブルにされる。HLからLPへの遷移のためのステップ割り込み生成の有効可を除くも、SPS受信機260がHLモードの間に、送信機220がパワーダウンされる度に実行される。SPS受信機がアクティブの間に、送信機220について周波数帯域の変更が起こり得る。この場合、送信機220は、帯域変更のために、一時的にディセーブルにされ、この結果、図4の状態1へ遷移する。上述の初期化は、送信機220が新たな周波数帯域でイネーブルenableにされたとき、実行されることがある。切替ポイント及びHL/LP回路構成は、初期化により新たな周波数帯域について更新されることがある。送信機220は、イネーブルにされ得るが、時間の一部分のみの間、能動的に送信することがある。例えば、IS-95は、最大レートよりも低いレートでデータを送信するとき、いくつかのビットをパンクチャすることをサポートする。送信機220は、パンクチャされたビットについては、ブランクにされることがある例えば、ゼロ信号値で適用される。W-CDMAにおいて、受信機240が測定できるようにするために、無線機器110は、既知の送信ギャップの間、送信機220は送信を行わない圧縮モードで、動作することがある。GSMでは、TDMの方法により、送信機220は、いくつかのタイムスロットにおいてアクティブであることがあり、受信機240は、他のいくつかのタイムスロットにおいてアクティブであることがある。いずれの場合においても、送信機220が連続的に送信しないとき、送信機出力電力は、送信機220が連続的にアクティブであるかのように決定され得る。これは、送信機220が能動的に送信しているとき、送信機出力電力を調べることにより、また、送信機220が能動的に送信していないとき、時間間隔を無視することにより、達成し得る。これは、単に、送信機220が一時的にアクティブでなくなった時刻に送信機出力電力が調べられたために、SPS受信機260がLPモードへ切り換わることを避けることができる。送信機出力電力は、送信機ゲイン制御ワードTX_Gainと、PA232についてのレンジPA_Rとに基づき決定され得る。TX_Gainは、送信機220内の全ての可変ゲイン回路ブロックのゲインを含み、例えば、DVGA212及びVGA226を含むことがある。PA232は、複数のPAレンジのうちの1つで動作することがある。各PAレンジは、PA232についての特定のゲインに関連することがあり、複数の送信機出力電力レベルのうちの特定レンジについて用いられることがある。送信機出力電力レベルと、TX_Gain及びPA_Rの組合せとの間のマッピングは、キャリブレーションの間に決定され、ルックアップテーブルに記憶されることがある。マッピングは、周波数帯域、チャネル、温度などに依存することがある。1つのマッピングは、注目の各動作シナリオ毎に、例えば、送信機220によりサポートされる各周波数帯域毎に、ルックアップテーブルに記憶されることがある。図5は、図2のデータプロセッサ210またはバイアスコントロールユニット278内に実装されることのある割り込み生成回路500の概略図を示す。回路500は、送信機出力電力レベルが切替ポイントを越える度に、割り込みを生成するために用いられることがあり、これは、LPモードからHLモードへの遷移を引き起こすことがある。回路500は、また、送信機出力電力レベルが切替ポイントより低くなる度に、割り込みを生成するために用いられることがあり、これは、HLモードからLPモードへの遷移を引き起こすことがある。図5に示す構成において、PA232は、4つのPAレンジのうちの1つで動作する。マルチプレクサMux512は、4つのPAレンジについて、4つの閾値TH1、TH2、TH3、TH4を受信し、現在のPAレンジに対応する閾値を提供し、この閾値は、PA_Rコントロールと表されている。4つの閾値は、各PAレンジについてのTX_Gainと対応する閾値とを比較することが、送信機出力電力と切替ポイントとを比較することとが同等であるように選択されることがある。比較器514は、マルチプレクサ512からの閾値とTX_Gainとを、2つの入力で受信し、TX_Gainが当該閾値より大きい場合には論理ハイを与え、そうでない場合には論理ローを与える。ロジックユニット516は、比較器514の出力、TX_EN信号、INT_EN信号、及び極性信号を受信する。TX_EN信号は、送信機220がイネーブルであるとき論理ハイであり、そうでないとき論理ローである。送信機220がイネーブルであるとき、送信機220内の回路ブロックはパワーアップされ、送信機220は、送信できる準備ができている。INT_EN信号は、回路500をイネーブルにするとき論理ハイであり、そうでないとき論理ローである。極性信号は、TX_Gainが閾値を越えている場合例えば、SPS受信機260が現在LPモードである場合、または閾値より小さい場合例えば、SPS受信機260が現在HLモードである場合に、割り込みを生成するかどうかを示す。ユニット516は、入力信号に基づきCTR_Ctrl信号を生成し、CTR_Ctrl信号をアップ/ダウンカウンタ520のへ与える。CTR_Ctrl信号は、TX_EN信号が論理ハイのとき、極性信号による任意の反転の後比較器514の出力と等しく設定されることがある。TX_EN信号は、送信機220がオフにされ、SPS受信機260がHLモードである場合、割り込みを生成するために用いられ、この結果、HLからLPへの遷移を起こすことができる。イネーブルユニット518は、TX_EN信号、TX_ON信号、及びCTR_EN信号を受信し、カウンタ520のイネーブルEN入力へ出力信号を与える。TX_ON信号は、送信機220が能動的に送信しているとき論理ハイであり、そうでないとき論理ローである。CTR_EN信号は、カウンタ520をイネーブルにするときには論理ハイであり、そうでないときには論理ローである。ユニット518は、CTR_EN信号が論理ハイのとき、カウンタ520をイネーブルにする。ユニット518は、TX_ON信号が論理ローであり、かつ、TX_EN信号が論理ハイであるとき、カウンタ520をディセーブルにし、この結果、送信機220が一時的にアクティブでなくなったとき、例えばパンクチャ期間または送信ギャップの間、カウンタ520は更新されない。カウンタ520は、ユニット518の出力によりイネーブルにされたとき、ユニット516からのCTR_Ctrl信号に基づき、値を上げ下げする。比較器522は、カウンタ520の出力と、カウンタ閾値CTR_THとを、2つの入力で受信し、カウンタ出力がカウンタ閾値を越えている場合、割り込みSPS_INTを与える。図5は、割り込み生成回路の一構成を示す。他の構成も、HLモードとLPモードとの間の遷移のためのトリガを生成するために用いられることがある。LPモードとHLモードとの間の遷移は、SPS受信機260内のドライバ276からのSPSベースバンド信号のゲイン、位相、及びまたはグループ遅延に、ジャンプjumpまたは非連続性をもたらすことがある。ゲインジャンプはSPSについて維持されるAGCautomaticgaincontrolループにより対処できることがある。位相ジャンプは、先験的に特徴付けられ、位相非連続を補償するために、データプロセッサ210内のデジタル回転器で補正することができる。グループ遅延ジャンプは、データプロセッサ内のプログラマブル遅延ユニットにより除去することができる。ゲイン、位相、及びまたはグループ遅延におけるジャンプによるパフォーマンスの劣化は、LPモードとHLモードとの間の遷移レートを制限することにより低減することができる。図2に戻り、SPS受信機260内の種々の回路ブロックのバイアス電流は、SPS受信機のモードに基づき変化することがある。可変バイアス電流をもつ各回路ブロックは、種々の構成で実装されることがある。LNA264、ミキサ266、及びLO生成器286の構成例が以下に説明される。図6は、図2のSPS受信機260内のLNA264の構成の概略図を示す。この構成において、LNA264は、インダクティブ縮退degenerationトポロジーを有する共通ソースカスコードで実装されている。このトポロジーは、LNAの線形性を動的に調整するために用いる電気回路網を伴うが、その後のステージの雑音を低減するゲインを提供し、さらなる雑音もほとんど導入することがない。LNA264内では、カスコード構成で、Nチャネル電界効果トランジスタN-FET614及び616が連結されている。N-FET614は、SPS_In信号を受信するゲートと、インダクタ612の一端に連結されたソースと、N―FET616のソースに連結されたドレインと、をもつ。インダクタ612の他端は、回路アース端子に連結されている。N-FET616は、Va電圧を受信するゲートと、SPS_Out信号を与えるドレインとをもつ。インダクタ618及びキャパシタ620は、並列に、N―FET616のドレインと電源電圧Vddとの間に、連結される。レジスタ622及び624は、分圧器ネットワークを形成し、電源電圧と回路アース端子との間に連結され、Va電圧を供する。キャパシタ626は、N-FET616のゲートと回路アース端子との間に連結される。N-FET644は、レジスタ642の一端に連結されるソースと、オペアアンプoutamp640の出力に連結されたゲートと、スイッチ650の一端に連結されたドレインとをもつ。レジスタ642の他端は回路アース端子に連結される。スイッチ650は、LPモードでは、バイアス電流ソース652をN-FET644のドレインへ連結し、HLモードでは、バイアス電流ソース654をN-FET644のドレインへ連結する。バイアス電流ソース652は、LPモードについてIb_lowのバイアス電流を供給し、バイアス電流ソース652は、HLモードについてIb_highのバイアス電流を供給する。N-FET646は、Va電圧を受信するゲートと、電流ソース648の一端に連結されたソースと、電源電圧に連結されたドレインとをもつ。電流ソース648の他端は回路アース端子に連結される。オペアンプ640は、N-FET644のドレインに連結された非反転入力と、N-FET646のソースに連結された反転入力とをもつ。オペアンプ640は、N-FET614及び644に対し、バイアス電圧Vbiasを供給する。レジスタ632及び636は、N-FET644及び614のゲート間に、直列に連結される。キャパシタ634は、レジスタ632及び636と、回路アース電圧との間に連結される。インダクタ612は、N-FET614に対し、ソース縮退degenerationを提供する。インダクタ618及びキャパシタ620は、GPSの場合1.57542GHzである所望の周波数帯域に同調されることのある同調負荷を形成する。レジスタ632及びキャパシタ634は、オペアンプ640からのVbias電圧に対し、ローパスフィルタを形成する。レジスタ636は、SPS_In信号とVbias電圧との間の絶縁isolationを提供する。N-FET641のバイアス電流はN-FET644のバイアス電流とミラーリングして、N―FET644は、N-FET614とカレントミラーを形成する。レジスタ642は、インダクタ612の抵抗損失をモデリングし、N-FET614及び644について、ゲートからソースの電圧Vgsのよりよい整合を可能にする。N-FET646のソース電圧は、N-FET614のドレイン電圧でもあるN-FET616のソース電圧ときっちり整合して、N-FET646はN-FET616とミラーリングする。従って、N-FET646は、センシティブsensitiveノードであるN-FET614のドレインへのアクセスを提供する。オペアンプ640は、N-FET614のゲートからドレインの電圧Vgdが、N-FET644のVgdときっちり整合するように、N-FET614及び644のゲートに適用されるVbias電圧を変化させる。従って、オペアンプ640は、N-FET614の動作ポイントがN-FET644の動作ポイントにきっちりと整合することを保証する。オペアンプ640のこのフィードバックループは、N-FET644について少ないバイアス電流を用いるのみで、N-FET614のバイアス電流を正確に制御することを可能にする。例えば、N-FET614について所望のバイアス電流がIbiasである場合、N-FET644は、Ibias/Xでバイアスされることがあり、ここで、Xは10以上の因子である。図6のカスコード構成は、LNA入力からLNA出力へのよりよい絶縁、より高いLNAゲイン、より高い出力インピーダンスなどのような特定の有利な点を提供することがある。オペアンプ640のフィードバックループは、N-FET614と644の動作ポイント例えば、Vgdがよりよく整合し、これにより、N-FET514と644との間でより大きい電流比の使用が可能となる、といった特定の有利な点を提供することがある。図7は、図2のSPS受信機260内のミキサ266の構成の概略図を示す。この構成において、ミキサ266は、ミキシングコア720と、電流バッファ730を含む。ミキサ266は、電流バッファトポロジーをもつパッシブミキサで実装され、これは、雑音パフォーマンスを向上し、線形性要求に基づくバイアス電流プログラム可能性を与える。トランス710は、LNA264からのSPS_Out信号をミキサ266の入力に連結する。トランス710は、二次インダクタ712と磁気的に連結された一次インダクタ618からなる。インダクタ618は、図6のLNA264の一部である。インダクタ712を通る差分電圧は、ミキサ入力信号である。トランス710は、差動変換にシングルエンドを実行し、さらに、2次インダクタ712のターン数と一次インダクタ618のターン数との比に応じて信号電流ゲインを提供することがある。ミキシングコア270内において、キャパシタ722aは、インダクタ712の一端と、N-FET726a及び726bのドレインとの間に連結される。キャパシタ724aは、N-FET726a及び726bのドレインと、回路アース端子との間に連結される。同様に、キャパシタ722bは、インダクタ712の他端と、N-FET726c及び726dのドレインとの間に連結される。キャパシタ724bは、N-FET726c及び726dのドレインと、回路アース端子との間に連結される。N-FET726a及び726cのソースは、ともに、ミキサ266のノードAに連結される。N-FET726b及び726dのソースは、ともに、ミキサ266のノードBに連結される。N-FET726a及び726dのゲートは、反転LO信号LO-を受信する。N-FET726b及び726cのゲートは、非反転LO信号LOを受信する。電流バッファ730内において、レジスタ732aは、ノードA及び回路アース端子に連結される。N-FET734aは、ノードAに連結されたソースと、Vb電圧を受信するゲートと、キャパシタ742aの一端に連結されたドレインとをもつ。スイッチ736aは、LPモードでは、バイアス電流ソース738aをN-FET734aのドレインに連結し、HLモードでは、バイアス電流ソース740aをN-FET734aのドレインに連結する。同様に、レジスタ732bは、ノードB及び回路アース端子に連結される。N-FET734bは、ノードBに連結されたソースと、Vb電圧を受信するゲートと、キャパシタ742bの一端に連結されたドレインとをもつ。スイッチ736bは、LPモードでは、バイアス電流ソース738bをN-FET734bのドレインに連結し、HLモードでは、バイアス電流ソース740bをN-FET734bのドレインに連結する。バイアス電流ソース738a及び738bは、LPモードについてバイアス電流Ib_loを供給し、HLモードについてバイアス電流Ib_hiを供給する。キャパシタ742a及び742bの他端は、増幅器268へ差動IF信号を供給する。ミキシングコア720は、N-FET726aから727dのドレインについてDCパスが示されていないように、DC電力を消費しないパッシブミキサを実装する。パッシブミキサはよりよい線形性を提供することがあり、アクティブミキサよりも雑音の生成が少ないことがある。キャパシタ722a及び722bは、ACカップリングキャパシタである。キャパシタ724a及び724bは、スイッチングデバイスN-FET726aから726dの寄生容量をモデリングするために用いられる。N-FET726aから726dは、トランス710からのRF信号と、差動LO信号とを混合し、差動IF信号を供給する。電流バッファ730は、共通ゲート電流バッファトポロジーで実装される。レジスタ732a及び732b、選択されたバイアス電流ソース738または740、及びN-FET734a及び734bのゲートにおける電圧Vbは、電流バッファ730につてのバイアスポイントを設定する。N-FET734a及び734bは、ミキシングコア720からの差動電流信号をバッファリングし、ミキシングコアから増幅器268を絶縁する。キャパシタ742a及び742bは、ACカップリングキャパシタである。図8は、図2のSPS受信機260についてのLO生成器286の構成の概略図を示す。LO生成器286内では、スイッチ812は、PLL282からの電圧制御オシレータVCO信号を受信し、HLモードが選択されているときには、VCO信号を高線形性分周器/バッファ814へ渡し、LPモードが選択されているときには、VCO信号を低電力分周器/バッファ816へ渡す。SPS受信器260のモードに応じて、いつでも、分周器/バッファ814及び816のうちのいずれか一方はパワーオンされていることがある。スイッチ818は、HLモードが選択されているときには、ミキサ266についてのLO信号として、分周器/バッファ814の出力を供給し、LPモードが選択されているときには、分周器/バッファ816の出力を供給する。図6、7及び8は、2つのモードの場合のLNA264、ミキサ266、及びLO生成器286の構成例を示す。他の構成もまた、これら回路ブロックに用いることができる。さらに、2つより多い数のモードが各回路ブロックによりサポートされていてもよい。図9は、SPS受信機、例えばGPS受信機を動作させるプロセス900の設計を示す。プロセス900は、図2のプロセッサ210、コントローラ216、プロセッサ290、ユニット278等により実行されることがある。SPS受信機と並置される送信機の出力電力レベルが決定され得るブロック912。送信機はCDMA送信機または別のタイプの送信機でもよい。送信機及びSPS受信機は、同じ集積回路IC、同じ回路基盤、同じ無線機器などに実装される場合、並置されることがある。送信機出力電力レベルは、上述したように、あるいは他の方法で、送信機内のPAレベルと、送信機のゲインとに基づき決定されることがある。SPS受信機のバイアス電流は、送信機の出力電力レベルに基づき調整されることがあるブロック914。SPS受信機は、例えば、LNA、ミキサ、LO生成器などの調整可能なバイアス電流をもつ少なくとも1つの回路ブロックを含むことがある。各回路ブロックのバイアス電流は、送信機出力電力レベルに基づき調整されることがある。複数の状態を含む状態マシンが保持される。例えば、状態マシンは、図4に示すような複数の状態を含むことがある。各状態は、SPS受信機の特定のモードと、送信機の特定のモードとに関連付けられていることがある。SPS受信機のバイアス電流は、状態マシンの現在の状態に基づき選択されることがある。SPS受信機は、SPS受信機について設定されている異なる複数のバイアス電流に関連付けられている複数のモードのうちの1つで動作することがある。複数のモードのうちの1つは、送信機出力電力レベルと、少なくとも1つの切替ポイントとに基づき選択されることがある。SPS受信機のバイアス電流は、選択されたモードに基づき設定されることがある。図10は、ブロック914の設計を示す。この設計において、送信機出力電力レベルは、切替ポイントと比較されることがあるブロック1012。送信機出力電力レベルが切替ポイントより低い場合には、SPS受信機について第1モード例えば、低電力モードが選択されることがあるブロック1014。送信機出力電力レベルが切替ポイントよりも高い場合には、SPS受信機について、第2モード例えば、高線形性モードが選択されることがあるブロック1016。第2モードは、第1モードよりも、SPS受信機についてより大きいバイアス電流が関連付けられている。送信機出力レベルが切替ポイントを越えるとき、割り込みが受信されることがある。この割り込みの受信に応答して、SPS受信機について第2モードが選択されることがある。SPS受信機が第2モードである間、ポーリングが実行されることがあり、これにより、送信機出力レベルが切替ポイントより低いかどうかを決定する。ポーリングが、送信機出力電力レベルが切替ポイントより低いことを示す場合、第1モードが選択されることがある。送信機出力電力レベルが切替ポイントよりも高いか低いかは、他の方法でも決定することができる。時間ヒステリシス及び又は信号ヒステリシスが、第1モードと第2モードとの間の遷移を決定するために用いられることがある。ここに開示された技術は、種々の手段で実装されることがある。例えば、これらの技術は、ハードウェア、ソフトウェア、またはこれらの組合せで実装することができる。ハードウェア実装の場合、SPS受信機の動作モードを決定し、SPS受信機のバイアス電流を調整するために用いられる処理ユニットは、ASIC、DSP、デジタル信号処理機器DSPD:digitalsignalprocessingdevice、PLDprogrammablelogicdevice、FPGAfieldprogrammablegatearrays、プロセッサ、コントローラ、μコントローラ、マイクロプロセッサ、電子機器、ここに説明された機能を実行するために設計された他の電子機器、コンピュータ、またはこれらの組合せのうちの1つまたは複数に実装されることがある。ファームウェア及びまたはソフトウェア実装の場合、当該技術は、ここに説明された機能を実行するモジュール例えば、プロシジャ、関数などで実装されることがある。ファームウェア及びまたはソフトウェアは、メモリ例えな、図2のメモリ292に記憶されて、プロセッサ例えば、プロセッサ290により実行されることがある。メモリは、プロセッサ内または該プロセッサの外部に実装されることがある。ファームウェア及びまたはソフトウェア命令群は、RAMrandomaccessmemory、ROMreadonlymemory、不揮発性RAMNVRAM:nonvolatilerandomaccessmemoryプログラマブルROMPROM:programmablereadonlymemory、電気的に消去可能なPROMEEPROM:electricallyerasablePROM、FLASHメモリ、コンパクトディスクCD、磁気または光データ記憶機器などのような他のプロセッサ読み取り可能な媒体にも記憶されることもある。ここに説明された回路ブロック例えば、図6のLNA264、図7のミキサ266、図8のLO生成器286などは、N-FET、P-FET、MOSFETmetaloxidesemiconductorFET、BJTbipolarjunctiontransistor、GaAsgalliumarsenideFETなどのような種々のタイプのトランジスタで実装されることがある。これら回路ブロックは、種々のICプロセス及びRFIC、混合信号ICなどのような種々のタイプのICで作られることもある。ここに説明あれる技術または回路ブロックを実装する装置は、単体ユニットでもよいし、機器の一部でもよい。該機器は、i単体IC、iiデータ及びまたは命令群を記憶するメモリICを含む1つまたは複数のICのセット、iiiMSMのようなASIC、iv他の複数の機器内に埋め込まれることがあるモジュール、v携帯電話、無線機器、ハンドセット、またはモバイルユニット、viその他、でもよい。この開示の上記説明は、当業者がこの開示を作りまたは用いることができるように提供される。この開示の種々の変更は、当業者には自明であり、ここに定義された一般的な原理は、この開示の精神または範囲から逸脱せずに、他のバリエーションに適用されることがある。従って、この開示は、ここに説明された例及び構成設計に限定することを意図するものではなく、ここに開示される原理及び新規な特徴に一致する最も広い範囲を許容するものである。"