"誘電体材料と磁性体材料とを添加した混合材料で形成され積層された複数のセラミックス焼結層と、これらセラミックス焼結層の間に設けられ互いにスルーホールを介して接続された複数のコイル状導体パターンと、最下層の前記セラミックス焼結層下に積層され金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料で形成された磁性体層とを備え、全体がチップ状に形成され、互いに対向する一対の側面に前記コイル状導体パターンの端部に接続された一対の端部電極が設けられていることを特徴とする積層チップ共振器。請求項1に記載の積層チップ共振器において、前記磁性体層の内部,上面又は下面に、非磁性導電体平板部が形成されていることを特徴とする積層チップ共振器。請求項1又は2に記載の積層チップ共振器において、前記複数のコイル状導体パターンが、積層された前記セラミックス焼結層の上面近傍に形成されていることを特徴とする積層チップ共振器。請求項1から3のいずれか一項に記載の積層チップ共振器において、前記誘電体材料が、PbO/La2O3/BaTiO3/Ag2O/ZrO2/TiO2/WO3系リラクサー系材料であり、前記磁性体材料が、Fe2O3/Ni2O/CuO/ZnO系フェライト材料であることを特徴とする積層チップ共振器。請求項2に記載の積層チップ共振器において、前記非磁性導電体平板部が、前記一対の端部電極の一方に接続されていることを特徴とする積層チップ共振器。上記従来の技術には、以下の課題が残されている。特許文献1に記載の技術のように絶縁基材の一方の面に平面構造で形成されるコイルでは面積が大きいため小型化が難しいという不都合があった。また、特許文献2に記載のRFIDタグや特許文献3に記載のアンテナ構造では、積層構造を採用することで小型化を図っているが、実装基板等の上に設置された場合、共振器を形成するアンテナコイルの直下に金属配線が存在すると、アンテナコイルのインダクタンスはその影響で大きくなってしまい共振周波数がずれてしまう問題があった。また、これらのアンテナ構造をRFIDタグに採用した場合、リーダ/ライタからの磁界により、直下の金属配線等に渦電流が発生し、該渦電流による磁界反磁界がリーダ/ライタからの磁界を相殺してしまって通信が不安定になる不都合があった。そのため、実装基板上の金属配線を避けてその影響を受けないように実装する、もしくは金属配線上に実装する場合は、搭載される実装基板の種類が変わる都度、アンテナコイルの巻き数を変えてインダクタンスの調整をする必要があった。そのため、アンテナ構造の設計変更や周囲部品配線等の配置を検討せざるを得ないなどの不都合があった。本発明は、前述の課題に鑑みてなされたもので、より小型化が可能であると共に実装基板等に金属配線が存在しても良好な性能を維持できる積層チップ共振器を提供することを目的とする。本発明は、前記課題を解決するために以下の構成を採用した。すなわち、第1の発明の積層チップ共振器は、誘電体材料と磁性体材料とを添加した混合材料で形成され積層された複数のセラミックス焼結層と、これらセラミックス焼結層の間に設けられ互いにスルーホールを介して接続された複数のコイル状導体パターンと、最下層の前記セラミックス焼結層下に積層され金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料で形成された磁性体層とを備え、全体がチップ状に形成され、互いに対向する一対の側面に前記コイル状導体パターンの端部に接続された一対の端部電極が設けられていることを特徴とする。この積層チップ共振器では、最下層のセラミックス焼結層下に積層され金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料で形成された磁性体層を備えているので、透磁率の実部が高く虚部が低い磁性体層に磁束が集中すると共に磁性体層内で磁気が損失することなく流れ、インダクタンスの変化が生じずに良好な通信が得られる。また、コイル状導体パターンを介して積層された複数のセラミックス焼結層と磁性体層とが一体に形成されてチップ化されていると共に一対の側面に端部電極が形成されているので、特性ばらつきが少なく、かつさらに小型化可能であると共にリフロー工程などによる表面実装が可能である。なお、既知の磁性体シートをチップ状の共振器に貼り付ける方法も考えられるが、この場合、チップ状の共振器に比べて磁性体シートが大きいために位置合わせが難しく、貼り合わせズレが生じ易くて特性ばらつきが生じてしまう。これに対して本発明では、セラミックス焼結層と共に磁性体層も一体に積層し、チップ化しているため、さらなる小型化が可能であると共に、位置ずれも無く特性ばらつきも極めて少ない。また、既知の磁性体シートは、磁性体層を粘着層を介してPETフィルム等で挟んだ構成を有しているため、リフロー工程などの熱処理を行うことができない。これに対して本発明では、一対の端部電極が、セラミックス焼結層と共にチップ化された磁性体層の一対の側面にも形成されていると共に、PETフィルム等が無いため、リフロー工程による表面実装も可能である。また、本発明では、誘電体材料と磁性体材料とを添加した混合材料で形成され積層された複数のセラミックス焼結層と、これらセラミックス焼結層の間に設けられ互いにスルーホールを介して接続された複数のコイル状導体パターンとによるインダクタ成分と容量成分とで並列共振回路を形成することにより、必要なインダクタンス値を確保しつつ良好な電磁誘導特性を得ることができる。なお、複数のコイル状導体パターンによるコイルの回路配線が上記混合材料を挟んでコンデンサ成分も浮遊容量として内在するので、電磁誘導を遮断する積層セラミックスコンデンサに代表されるような並行電極板の対は不要である。このため、本発明の積層チップ共振器では、コイル状導体パターンの内側には、配線を持たず、セラミックス焼結材料のみが存在することで、非接触電磁誘導通信を妨げることがない。第2の発明の積層チップ共振器は、第1の発明において、前記磁性体層の内部,上面又は下面に、非磁性導電体平板部が形成されていることを特徴とする。すなわち、この積層チップ共振器では、磁性体層の内部,上面又は下面に、非磁性導電体平板部が形成されているので、非磁性導電体平板部によるオンメタル登録商標構造を採用することで、磁束の逃げを防止して金属配線等の金属体の影響をより低減し、共振周波数のずれや通信距離が短くなることをさらに抑制することができる。第3の発明の積層チップ共振器は、第1又は第2の発明において、前記複数のコイル状導体パターンが、積層された前記セラミックス焼結層の上面近傍に形成されていることを特徴とする。すなわち、この積層チップ共振器では、複数のコイル状導体パターンが、積層されたセラミックス焼結層の上面近傍に形成されることで、挿入損失特性において上面に近いほど減衰が深くなることから、より良好な通信特性を得ることができる。第4の発明の積層チップ共振器は、第1から第3のいずれかの発明において、前記誘電体材料が、PbO/La2O3/BaTiO3/Ag2O/ZrO2/TiO2/WO3系リラクサー系材料であり、前記磁性体材料が、Fe2O3/Ni2O/CuO/ZnO系フェライト材料であることを特徴とする。すなわち、この積層チップ共振器では、誘電体材料が、PbO/La2O3/BaTiO3/Ag2O/ZrO2/TiO2/WO3系リラクサー系材料であり、磁性体材料が、Fe2O3/Ni2O/CuO/ZnO系フェライト材料であるので、誘電体材料の鉛複合ペロブスカイト結晶構造と磁性体材料のスピネル結晶構造が焼結反応で破壊されず、維持される。これにより、セラミックス焼結層が、安定したDCバイアス特性の上記リラクサー系材料の誘電体材料特性で得られるキャパシタンスと、該リラクサー系材料に混合同時焼結されても信頼性の高い上記フェライト材料の磁性体材料特性で得られるインダクタンスとの両特性を兼ね備えることができる。第5の発明の積層チップ共振器は、第2の発明において、前記非磁性導電体平板部が、前記一対の端部電極の一方に接続されていることを特徴とする。すなわち、この積層チップ共振器では、非磁性導電体平板部が、一対の端部電極の一方に接続されているので、一方の端部電極をグランド側に接続すれば実装基板側からの静電ノイズをグランド側に逃がして抑制することで、コイル状導体パターンで構成されるコイルへの影響を小さくすることができ、磁束の変動を抑制可能である。本発明によれば、以下の効果を奏する。すなわち、本発明に係る積層チップ共振器によれば、最下層のセラミックス焼結層下に積層され金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料で形成された磁性体層を備えてチップ化されているので、直下の実装基板に金属配線が存在していてもインダクタンスの変化が生じずに良好な通信が得られると共に特性ばらつきが少なく、より小型化が可能でさらに表面実装も可能になる。したがって、本発明では、必要なインダクタンス値を確保しながら、実装場所の限定無くインダクタンス及びキャパシタンスの調整も不要であり、特に、従来よりも小型で表面実装が可能であるため、13.56MHzの電磁誘導方式で交信するRFIDシステム用のチップ共振器に好適である。以下、本発明に係る積層チップ共振器の第1実施形態を、図1および図4を参照しながら説明する。なお、以下の説明に用いる各図面では、各部材を認識可能又は認識容易な大きさとするために縮尺を適宜変更している。第1実施形態の積層チップ共振器1は、例えば中心周波数13.56MHzの電磁誘導方式で交信するRFIDシステム用であって、図1から図3に示すように、誘電体材料と磁性体材料とを添加した混合材料で形成され積層された複数のセラミックス焼結層2と、これらセラミックス焼結層2の間に設けられ互いにスルーホールHを介して接続された複数のコイル状導体パターン3と、最下層のセラミックス焼結層2下に積層され金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料で形成された磁性体層4とを備えている。さらに、この積層チップ共振器1は、全体がチップ状に形成され、互いに対向する一対の側面にコイル状導体パターン3の端部に接続された一対の端部電極5が設けられている。上記セラミックス焼結層2は、図3に示すように、本実施形態では7層が積層され、上から4層目及び5層目のセラミックス焼結層2の上面にコイル状導体パターン3がそれぞれ中心軸を一致させて形成されている。これらのコイル状導体パターン3は、金、銀、白金、パラジウム等の貴金属単体若しくはその合金等で形成された導体配線である。これらコイル状導体パターン3は、矩形状平板のセラミックス焼結層2の上面において、その外周部に形成され、上下のコイル状導体パターン3が、互いに内側の端部同士でスルーホールHを介して螺旋状に接続されコイル共振器を構成している。また、上記コイル状導体パターン3は、セラミックス複合材料グリーンシートの上に印刷又はフォトリソグラフィ法でパターン形成される。なお、本実施形態のコイル状導体パターン3は、全体の中間の高さ位置に形成されている。例えば、全体の高さ厚さが1.0mmとしたとき、コイル状導体パターン3の最上部と積層されたセラミックス焼結層2の最上面との距離dが500μmに設定されている。各セラミックス焼結層2は、シートキャスティング法,印刷法又は押出成型法により形成された上記混合材料によるセラミックス複合材料グリーンシートを積層することで形成される。セラミックス焼結層2の誘電体材料としては、既知の種々の材料が採用可能であるが、PbO/La2O3/BaTiO3/Ag2O/ZrO2/TiO2/WO3系リラクサー系材料であることが好ましい。また、セラミックス焼結層2の磁性体材料としては、既知の種々の材料が採用可能であるが、Fe2O3/Ni2O/CuO/ZnO系フェライト材料であることが好ましい。上記磁性体層4は、シートキャスティング法,印刷法又は押出成型法により形成された金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料による磁性体グリーンシートを用いることで形成される。上記磁性体層4の磁性体材料としては、既知の種々の材料が採用可能であるが、Fe2O3/Ni2O/CuO/ZnO系フェライト材料であることが好ましい。例えば、上記誘電体材料のPbO/La2O3/BaTiO3/Ag2O/ZrO2/TiO2/WO3系リラクサー系材料としては、PbO:45~60wt、La2O3:3~10wt、BaTiO3:5~10wt、Ag2O:0.1~1.0wt、ZrO2:15~30wt、TiO2:3~10wt、WO3:3~10wtを含有した成分組成を有するものが採用される。また、上記磁性体材料のFe2O3/Ni2O/CuO/ZnO系フェライト材料としては、Fe2O:55~70wt、ZnO:10~20wt、NiO:5~15wt、CuO:5~10wtを含有した成分組成を有するものが採用される。この積層チップ共振器1を作製するには、まずコイル状導体パターン3が形成されていないセラミックス複合材料グリーンシートと、コイル状導体パターン3が形成されたセラミックス複合材料グリーンシートと、磁性体グリーンシートとを所定枚数作製する。次に、これらのグリーンシートを所定の順番で積層すると共にスルーホールHを形成してコイル状導体パターン3を接続してシート積層体とする。さらに、このシート積層体をチップ状に切断した後に、焼結してチップ状焼結体とする。なお、シート積層体を焼結した後にチップ状に切断してチップ状焼結体としても構わない。次に、上記チップ状焼結体の一対の側面に印刷又はロールコート法等の手法で一対の端部電極5を形成して積層チップ共振器1が作製される。なお、上記一対の端部電極5は、受給電用端子、兼実装用端子となる。このように本実施形態の積層チップ共振器1では、最下層のセラミックス焼結層2下に積層され金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料で形成された磁性体層4を備えているので、透磁率の実部が高く虚部が低い磁性体層4に磁束が集中すると共に磁性体層4内で磁気が損失することなく流れ、インダクタンスの変化が生じずに良好な通信が得られる。また、コイル状導体パターン3を介して積層された複数のセラミックス焼結層2と磁性体層4とが一体に形成されてチップ化されていると共に一対の側面に端部電極5が形成されているので、特性ばらつきが少なく、かつさらに小型化可能であると共にリフロー工程などによる表面実装が可能である。また、誘電体材料と磁性体材料とを添加した混合材料で形成され積層された複数のセラミックス焼結層2と、これらセラミックス焼結層2の間に設けられ互いにスルーホールHを介して接続された複数のコイル状導体パターン3とにより生じるインダクタ成分と容量成分とで、図4に示すように、並列共振回路を形成することにより、必要なインダクタンス値を確保しつつ良好な電磁誘導特性を得ることができる。なお、コイル状導体パターン3によるコイルの回路配線がコンデンサ成分も浮遊容量として内在するので、電磁誘導を遮断する積層セラミックスコンデンサに代表されるような並行電極板の対は不要である。このため、本実施形態の積層チップ共振器1では、コイル状導体パターン3の内側には、配線を持たず、セラミックス焼結材料のみが存在することで、非接触電磁誘導通信を妨げることがない。特に、誘電体材料が、PbO/La2O3/BaTiO3/Ag2O/ZrO2/TiO2/WO3系リラクサー系材料であり、磁性体材料が、Fe2O3/Ni2O/CuO/ZnO系フェライト材料であるので、誘電体材料の鉛複合ペロブスカイト結晶構造と磁性体材料のスピネル結晶構造が焼結反応で破壊されず、維持される。これにより、セラミックス焼結層2が、安定したDCバイアス特性の上記リラクサー系材料の誘電体材料特性で得られるキャパシタンスと、該リラクサー系材料に混合同時焼結されても信頼性の高い上記フェライト材料の磁性体材料特性で得られるインダクタンスとの両特性を兼ね備えることができる。次に、本発明に係る積層チップ共振器の第2実施形態から第4実施形態について、図5から図7を参照して以下に説明する。なお、以下の各実施形態の説明において、上記実施形態において説明した同一の構成要素には同一の符号を付し、その説明は省略する。第2実施形態と第1実施形態との異なる点は、第1実施形態では、積層されたセラミックス焼結層2の下に磁性体層4だけが形成されているのに対し、第2実施形態の積層チップ共振器21では、図5に示すように、磁性体層4中に非磁性導電体平板部26が埋め込まれている点である。上記非磁性導電体平板部26は、2層の磁性体層4の間にAg等の貴金属のフィラーを含有した内部電極ペーストで平板状に形成されている。この非磁性導電体平板部26は、上記内部電極ペーストで形成されたものの他に、例えば銅、アルミニウム、アルミニウム合金、銅合金、ステンレス鋼、マグネシウム合金、青銅、黄銅等の金属板や金属膜が採用可能であり、中でも導電率が大きい点で、金、銀、銅、アルミニウム又はそれらの合金が好適である。このように第2実施形態の積層チップ共振器21では、磁性体層4の内部に非磁性導電体平板部26が形成されているので、非磁性導電体平板部26によるオンメタル登録商標構造を採用することで、磁束の逃げを防止して金属配線等の金属体の影響をより低減し、共振周波数のずれや通信距離が短くなることをさらに抑制することができる。次に、第3実施形態と第2実施形態との異なる点は、第2実施形態では、非磁性導電体平板部26の全体が磁性体層4中に埋まって電気的に絶縁されているのに対し、第3実施形態の積層チップ共振器31では、図6に示すように、非磁性導電体平板部36が、一対の端部電極5の一方に接続されている点である。すなわち、第3実施形態では、非磁性導電体平板部36の端部が一方の端部電極5まで延在して形成され、一方の端部電極5と接続され電気的に導通している。このように第3実施形態の積層チップ共振器31では、非磁性導電体平板部36が、一対の端部電極5の一方に接続されているので、一方の端部電極5をグランド側に接続すれば実装基板側からの静電ノイズをグランド側に逃がして抑制することで、コイル状導体パターン3で構成されるコイルへの影響を小さくすることができ、磁束の変動を抑制可能である。次に、第4実施形態と第2実施形態との異なる点は、第2実施形態では、複数のコイル状導体パターン3が全体の中間の高さ位置積層されたセラミックス焼結層2のほぼ中間の高さ位置に形成されているのに対し、第4実施形態の積層チップ共振器41では、図7に示すように、複数のコイル状導体パターン3は、積層されたセラミックス焼結層2の上面近傍に形成されている点である。例えば、積層チップ共振器41の全体の高さ厚さが1.0mmとしたとき、コイル状導体パターン3の最上部と積層されたセラミックス焼結層2の最上面との距離dが10μmに設定される。このように第4実施形態の積層チップ共振器41では、複数のコイル状導体パターン3が、積層されたセラミックス焼結層2の上面近傍に形成されることで、挿入損失特性において上面に近いほど減衰が深くなることから、より良好な通信特性を得ることができる。上記第1実施形態の積層チップ共振器を実施例1として、PCB基板図中はガラエポ基板と記載上と金属基板上とにそれぞれ実装し、その場合の挿入損失特性を測定した結果を図8に示す。なお、実施例1の積層チップ共振器の寸法は、10.0mm長さ×9.0mm幅×1.0mm高さである。また、磁性体層は、200μmの厚さで形成した。この結果からわかるように、実施例1では、搭載される基板が非金属又は金属であっても中心周波数はほとんど変化していない。このように、実施例1の積層チップ共振器は、13.56MHzの電磁誘導方式通信に対して良好な共振特性を有している。次に、上記第2実施形態の積層チップ共振器を実施例2として、実施例1と同様に、PCB基板図中、ガラエポ基板と記載上と金属基板上とにそれぞれ実装し、その場合の挿入損失特性を測定した結果を図9に示す。なお、実施例2の積層チップ共振器の寸法及び磁性体層の厚みは、実施例1と同様とした。この結果からわかるように、実施例2では、搭載される基板が非金属又は金属であっても中心周波数は実施例1よりも変化していない。このように、実施例2の積層チップ共振器は、13.56MHzの電磁誘導方式通信に対してさらに良好な共振特性を有している。なお、磁性体層がなく他の構成を実施例1と同様にした比較例1を作製し、同様に挿入損失特性を測定した結果を図10に示す。上記実施例1及び2では、PCB基板上に実装した場合に比べて金属基板上に実装した場合に中心周波数はほとんどずれていないが、比較例1では中心周波数が若干ずれていることがわかる。次に、上記第4実施形態の積層チップ共振器を実施例3図中、上面から10μmと記載とすると共に、磁性体層上10μmの高さにコイル状導電パターンを形成した比実施例4図中、フェライト層上10μm内側と記載を作製して、PCB基板上にそれぞれ実装し、その場合の挿入損失特性を測定した結果を図11に示す。なお、上記実施例2の測定結果図中、上面から500μmと記載についても、図11に合わせて示す。なお、実施例3,4の積層チップ共振器における他の構成は、実施例2と同様とした。この結果からわかるように、実施例3では、挿入損失特性において中心周波数は変化しないが、コイル状導電パターンが実装基板に近い実施例4や実施例2よりも減衰が深くなることが確認された。すなわち、これらの実施例では、コイル状導電パターンが基板実装面とは逆側、つまり上面に近いほど減衰が深くなっている。このようにコイル状導電パターンを上面の近傍に形成することで、挿入損失特性においてより減衰を深くすることが可能である。次に、誘電体材料又は磁性体材料の効果を比較するため、上記実施例ではなく磁性体層が無い上記比較例1の誘電体材料をチタン酸バリウムに変更し、他の構成は比較例1と同様にした比較例2を作製し、挿入損失特性を測定した結果を図12のaに示す。また、上記比較例1で使用する磁性体材料をFe2O3/Ni2O/CuO/CoO/ZnO系の材料に変更し、他の構成は比較例1と同様にした比較例3を作製し、挿入損失特性を測定した結果を図12のbに示す。これらの結果からわかるように、比較例2及び3では、比較例1に対して、いずれも挿入損失特性において中心周波数が大きく外れ、かつ減衰深さも浅くなっていることが確認された。このように誘電体材料としてPbO/La2O3/BaTiO3/Ag2O/ZrO2/TiO2/WO3系リラクサー系材料を用いると共に磁性体材料としてFe2O3/Ni2O/CuO/ZnO系フェライト材料を用いた上記混合材料が、より良好な通信特性を得られることがわかる。次に、比較例4として、図13に示すように、ポリイミドフィルム100上に銅エッチングパターン101を形成した従来の平面コイル共振器を作製し、PCB基板図中、ガラエポ基板と記載上にそれぞれ実装し、その場合の挿入損失特性を測定した結果を図14に示す。なお、この平面コイル共振器の銅エッチングパターン101は、内側の端部と外側の端部とが、それぞれ端子電極101aとされ、内側の端子電極101aにICチップ102が接続されている。また、この平面コイル共振器の寸法は、75mm長さ×45mm幅×0.25mm厚さである。この結果からわかるように、比較例4では、本発明の上記各実施例と比較して金属基板の影響を大きく受けてしまい、中心周波数が大きくずれてしまっていることが確認された。なお、本発明の技術範囲は上記各実施形態及び上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、上記実施形態では、磁性体層をセラミックス焼結層と共に同時焼成しているが、別々に焼成してガラス材等の接着剤で互いに接着して一体化しても構わない。また、上記第2実施形態では、磁性体層の内部に非磁性導電体平板部が形成されているが、磁性体層の上面又は下面に、非磁性導電体平板部が形成されていても構わない。"