基板と、前記基板上に形成され且つ二次元キャリアガスを有する半導体機能層と、前記半導体機能層上において互いに離間して形成される第1及び第2の主電極と、前記半導体機能層上における前記第1及び第2の主電極間に形成される制御電極と、前記半導体機能層と前記制御電極との間に形成される金属酸化膜と、を備え、前記金属酸化膜と前記半導体機能層との接合界面における結晶格子は不連続であることを特徴とする半導体装置。前記金属酸化膜は、酸化ニッケル、酸化鉄、酸化コバルト、酸化マンガン及び酸化銅のうち少なくとも1つを含む単層又は積層構造を有することを特徴とする請求項1に記載の半導体装置。前記金属酸化膜は、3~1000nmの厚みを有することを特徴とする請求項1又は2に記載の半導体装置。前記半導体機能層は、AlxInyGa1-x-yN但し0≦x<1、0≦y≦1、0≦xy≦1を含むキャリア走行層と、AlaInbGa1-a-bN但し0<a≦1、0≦b≦1、0≦ab≦1、x<aを含むキャリア供給層と、を備えることを特徴とする請求項1乃至3のいずれかに記載の半導体装置。基板を用意する工程と、前記基板上にAlxInyGa1-x-yN但し0≦x<1、0≦y≦1、0≦xy≦1を含むキャリア走行層を形成する工程と、前記キャリア走行層上にAlaInbGa1-a-bN但し0<a≦1、0≦b≦1、0≦ab≦1、x<aを含むキャリア供給層を形成し、半導体機能層を得る工程と、前記半導体機能層上に第1及び第2の主電極を互いに離間して形成する工程と、前記半導体機能層上における前記第1及び第2の主電極間に金属酸化膜を結晶格子が不連続になるように形成する工程と、前記金属酸化膜上に制御電極を形成する工程と、を備える半導体装置の製造方法。ところで、従来の半導体装置100において、InGaN層105によるピエゾ効果を生じさせるためには、InGaN層105をAlGaN層104上にコヒーレント成長coherentgrowthさせなければならない。即ち、InGaN層105は、その結晶格子が歪むことによって、AlGaN層104との接合界面で格子の連続性を保って成長することが必要となる。そのため、InGaN層105を形成する工程において、エピタキシャル成長法等の限られたプロセスを用いなければならない。また、リーク電流を十分に低減させるためには、InGaN層105を十分な厚みに形成することが必要とされるが、上記の格子歪みによる転位発生を防止するため、InGaN層105は臨界膜厚以下の限定された範囲で形成しなければならない。このように、従来のノーマリオフ型半導体装置は、ゲート部におけるリーク電流が低減できる反面、プロセス上の制約があるため製造が困難で、ゲートリーク電流を安定して低減させることが困難だった。本発明の一態様によれば、基板と、前記基板上に形成され且つ二次元キャリアガスを有する半導体機能層と、前記半導体機能層上において互いに離間して形成される第1及び第2の主電極と、前記半導体機能層上における前記第1及び第2の主電極間に形成される制御電極と、前記半導体機能層と前記制御電極との間に形成される金属酸化膜と、を備え、前記金属酸化膜と前記半導体機能層との接合界面における結晶格子は不連続であることを特徴とする半導体装置が提供される。また、本発明の別の一態様によれば、基板を用意する工程と、前記基板上にAlxInyGa1-x-yN但し0≦x<1、0≦y≦1、0≦xy≦1を含むキャリア走行層を形成する工程と、前記キャリア走行層上にAlaInbGa1-a-bN但し0<a≦1、0≦b≦1、0≦ab≦1、x<aを含むキャリア供給層を形成し、半導体機能層を得る工程と、前記半導体機能層上に第1及び第2の主電極を互いに離間して形成する工程と、前記半導体機能層上における前記第1及び第2の主電極間に金属酸化膜を結晶格子が不連続になるように形成する工程と、前記金属酸化膜上に制御電極を形成する工程と、を備える半導体装置の製造方法が提供される。本発明によれば、製造が容易でゲートリーク電流を安定して低減させることができるノーマリオフ型半導体装置が提供される。次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる図1は、本発明の実施形態に係る半導体装置10の構造を示す断面図である。本発明の実施形態に係る半導体装置10は、基板11と、基板11上に形成される半導体機能層19と、半導体機能層19上に形成されるソース電極第1の主電極16及びドレイン電極第2の主電極17と、半導体機能層19上に形成されるゲート電極18制御電極と、半導体機能層19と制御電極18との間に形成される金属酸化膜15と、を備える。なお、金属酸化膜15と半導体機能層19との接合界面における結晶格子は不連続になるように形成される。また、本発明の実施形態に係る半導体装置10は、基板11とバッファ層12と電子走行層13キャリア走行層と電子供給層14キャリア供給層と金属酸化膜15とが積層された構成を有する。電子供給層14上にソース電極16及びドレイン電極17が形成され、金属酸化膜15上にゲート電極18が形成される。本実施形態における電子走行層13と電子供給層14とは、半導体機能層19を構成する。また、電子走行層13と電子供給層14とはヘテロ接合をなし、電子走行層13のヘテロ接合界面付近にはHEMTの主電流経路となる二次元電子ガス2DEG:twodimensionalelectrongasが形成される。基板11は、シリコンSi、シリコンカーバイトSiC、窒化ガリウムGaN等の半導体や、サファイア、セラミック等の絶縁体から構成される。本実施形態における基板11は、大口径化が容易で半導体装置10の低コスト化に寄与できるシリコン基板からなる。バッファ層12は、基板11上に形成され、基板11と半導体機能層19との間の格子不整合を緩和し、半導体機能層19を厚膜化するために設けられる。図1では、バッファ層12を1つの層として図示しているが、バッファ層12を複数の層で形成してもよい。例えば、バッファ層12を窒化アルミニウムAlNからなる第1の層と窒化ガリウムGaNからなる第2の層とを交互に積層した多層構造バッファとしてもよい。また、化合物半導体装置10がHEMTとして動作する場合、バッファ層12はHEMTの動作に直接には関係しないため、バッファ層12を省いてもよい。また、バッファ層12の材料として、AlN、GaN以外の窒化物半導体、又はIII-V族化合物半導体を採用してもよい。基板11とバッファ層12とを組み合わせた構造を基板とみなすこともできる。バッファ層12の構造、配置は、基板11及び半導体機能層19の材料等に応じて決定される。電子走行層13は、本発明におけるキャリア走行層であり、チャネル層と換言しても良い。電子走行層13は、基板11上に直接形成することもできるが、本実施形態においてはバッファ層12を介して形成される。また、本実施形態における電子走行層13はアンドープのGaNから構成されるが、Si等の導電型不純物を添加したAlxInyGa1-x-yN0≦x<1、0≦y≦1、0≦xy≦1から構成することもできる。なお、ここでいうアンドープとは、意図的に不純物が添加されていないことを意味する。電子供給層14は、本発明におけるキャリア供給層であり、バリア層と換言しても良い。本実施形態における電子供給層14は、電子走行層13上に直接形成されるが、AlGaNまたはAlNを含む周知のスペーサ層を介して形成されても良い。また、本実施形態における電子供給層14は、電子走行層13よりも大きいバンドギャップを有するアンドープのAl0.3Ga0.7Nから構成されるが、Si等の導電型不純物を添加したAlaInbGa1-a-bN0<a≦1、0≦b≦1、0≦ab≦1、x<aから構成することもできる。電子走行層13と電子供給層14とは、ヘテロ接合界面を有する半導体機能層19を構成する。電子走行層13のヘテロ接合界面近傍には二次元電子ガスが形成される。二次元電子ガスは、本発明における二次元キャリアガスである。即ち、電子に代わりホール正孔がキャリアとなるように、半導体機能層19を構成しても良い。金属酸化膜15は、ゲートリーク電流を低減させ、且つ、半導体装置10のゲート閾値を高めるために半導体機能層19とゲート電極18との間に形成される。本実施形態における金属酸化膜15は、酸化ニッケルNiOxを含む単層構造を有するが、酸化鉄FeOx、酸化コバルトCoOx、酸化マンガンMnOx、酸化銅CuOxを含む単層又は多層構造を有しても良い。金属酸化膜15は、電子供給層14との間に働く応力を低減するように電子供給層14との界面において格子が不連続になるように形成される。また、金属酸化膜15は、1×109cm-2以上の密度で転位を含む結晶構造或いはアモルファス非晶質構造や多結晶構造を有する。ソース電極16及びドレイン電極17は、本発明における第1及び第2の主電極であり、金属酸化膜15を間に挟み、且つ、互いに離間するように半導体機能層19上に形成される。本実施形態におけるソース電極16及びドレイン電極17は、電子供給層14上において、電子供給層14とオーミック接合するようにチタンTi及びアルミニウムAlの積層構造により形成される。なお、電子供給層14とソース電極16との間及び電子供給層14とドレイン電極17との間に周知のコンタクト層を形成しても良い。また、電極形成箇所の電子走行層13を露出させるように電子供給層14をエッチング除去し、ソース電極16及びドレイン電極17を電子走行層13とオーミック接続するように形成しても良い。ゲート電極18は、本発明における制御電極であり、ソース電極16及びドレイン電極17の間において、金属酸化膜15を介して半導体機能層19上に形成される。本実施形態におけるゲート電極18は、金属酸化膜15に隣接して配置され、ニッケルNiとチタンTiとアルミニウムAlとの積層構造を含む。ゲート電極18は、自身に印加されるバイアス電圧に応じて、その直下における二次元電子ガスのキャリア濃度を制御し、ソース電極16とドレイン電極17との間の電流経路を導通/遮断する。図2a~dは、本発明の実施形態に係る半導体装置10の製造方法を示す工程断面図である。まず、単結晶シリコン基板からなる基板11をCVDchemicalvapordeposition装置のチャンバ内に設置し、基板11を加熱しながらチャンバ内に原料ガスを供給する。本実施形態における原料ガスは、トリメチルガリウムTMG、トリメチルアルミニウムTMA及びアンモニアNH3が用いられる。上記の原料ガスの供給量、流量等を適宜制御することで、AlN層及びGaN層を交互に積層した多層構造を有するバッファ層12が基板11上に形成され、GaN層を含む電子走行層13とAl0.3Ga0.7N層を含む電子供給層14とを有する半導体機能層19がバッファ層12上に形成される図2a。バッファ層12を構成するAlN層及びGaN層はそれぞれ1~30nmの厚みに形成され、電子走行層13は1~10μmの厚みに形成され、電子供給層14は電子走行層13よりも薄く5~50nmの厚みに形成される。次に、上記の工程において得られた半導体機能層19が形成された基板11ウェハをスパッタリング装置のチャンバ内に設置し、チタンをターゲットとしたスパッタリング及びアルミニウムをターゲットとしたスパッタリングを連続的に行う。このスパッタ工程により、一様の厚みを有しTi/Al積層構造を有する金属膜20が、半導体機能層19の表面上に形成される。その後、金属膜20をパターニングするためのマスク21が、金属膜20上に形成される図2b。マスク21は、周知の酸化膜及びフォトレジスト材料から選択され、ソース電極16及びドレイン電極17が形成される位置に対応して形成される。次に、ウェットエッチングにより金属膜20の一部が除去され、ソース電極16及びドレイン電極17が半導体機能層19の表面上に形成される。マスク21を除去した後、金属酸化膜15を形成するためのマスク22が、半導体機能層19、ソース電極16及びドレイン電極17の表面上に形成される。マスク22は、周知の酸化膜及びフォトレジスト材料から選択され、金属酸化膜15が形成される位置に対応して形成される。即ち、半導体機能層19の一部は、マスク22の開孔により露出される。その後、マスク22が形成された基板11ウェハを反応性スパッタリング装置のチャンバ内に設置し、酸素雰囲気においてニッケルをターゲットとしたスパッタリングを行う。このスパッタ工程により、一様の厚みを有しNiOxを含む金属酸化膜23が、マスク22と半導体機能層19の一部との表面上に形成される図2c。上記チャンバ内の酸素濃度に応じて、NiOまたはNiO2等の組成を有する金属酸化膜23が得られる。金属酸化膜23の厚みは、3~1000nm程度、好ましくは10~500nm程度に設定される。金属酸化膜23が3nmよりも薄い場合、ノーマリオフ特性やゲートリーク電流低減効果が弱くなることがあり、金属酸化膜23が1000nmよりも厚い場合、ターンオン速度等のスイッチング特性が低下することがある。次に、リフトオフ工程により、マスク22の表面上に形成された金属酸化膜23が、マスク22と共に除去され、金属酸化膜15が半導体機能層19の表面上に形成される。本実施形態に係る金属酸化膜15は、スパッタ工程により形成されるため、半導体機能層19の結晶格子に対して不連続に形成される。その後、上記ソース電極16及びドレイン電極17と同様の工程パターニング工程により、ゲート電極18が金属酸化膜15上に形成され、本実施形態に係る半導体装置10が得られる図2d。本実施形態に係る半導体装置10は、以下の作用効果を有する。1酸化ニッケルを含む金属酸化膜15は、その酸素濃度に応じて高い正孔濃度を有するため、金属酸化膜15直下及びゲート電極18直下のポテンシャルを引き上げ、金属酸化膜15直下及びゲート電極18直下における電子走行層13に二次元電子ガスが生成されることを抑制する。即ち、ソース電極16とドレイン電極17との間のチャネルが、ゲート電極18にゲートバイアスが印加されていない状態ノーマリ時において分断される。従って、ノーマリ時において、半導体装置10の主電極間には電流が流れない。一方、ドレイン電極17の電位がソース電極16の電位よりも高い状態で、ゲート電極18に閾値電圧より高いゲートバイアスが印加されると、金属酸化膜15直下及びゲート電極18直下の電子走行層13にチャネルが形成される。従って、ノーマリ時において分断されていたチャネルが導通され、半導体装置10はオン状態となり、ソース電極16とドレイン電極17との間に電流が流れる。このように、本実施形態に係る半導体装置10は、スイッチング電源回路におけるスイッチング素子として有用なノーマリオフエンハンスメント特性を有する。2金属酸化膜15は、上記のようにp型の導電性を有する酸化膜と見なすことができるため、半導体機能層19に形成された2DEGとの間にpn接合が形成される従って、ショットキゲート構造を有する従来の半導体装置に比べ、半導体装置の動作時におけるゲートリーク電流を低減させることができる。3本実施形態に係る半導体装置のノーマリオフ特性は、金属酸化膜15の酸素濃度を高めることで得られるため、金属酸化膜15と半導体機能層19との接合界面における格子の連続性に影響されない。従って、本実施形態に係る半導体装置は、従来の半導体装置に比べ安定した特性を有し、且つ、容易な製造プロセスにより製造することができる。4金属酸化膜15は、半導体機能層19上にコヒーレント成長させる必要がなく、スパッタ等の厚膜化が容易な製造方法により形成することができるため、容易に厚膜化することができる。従って、良好なノーマリオフ特性を有しつつ金属酸化膜15の抵抗値を高めてゲートリーク電流を抑制することができる。以上の実施形態で説明された構成、形状、大きさおよび配置関係については、本発明が理解実施できる程度に概略的に示したものにすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。