"主電源電圧を受ける第1の電源端子と、補助電源電圧を受ける第2の電源端子と、前記第1の電源端子と電源ノードの間に接続された第1のスイッチと、前記第2の電源端子と前記電源ノードの間に接続された第2のスイッチと、前記第1の電源端子の電圧によって駆動される第1の内部回路と、前記電源ノードの電圧によって駆動される第2の内部回路と、前記電源ノードの電圧によって駆動され、前記第1の電源端子の電圧が第1の参照電圧よりも高い場合は、前記第1のスイッチをオンさせるとともに前記第2のスイッチをオフさせ、前記第1の電源端子の電圧が前記第1の参照電圧よりも低下したことに応じて、前記第1のスイッチをオフさせるとともに、前記電源ノードの電圧が徐々に上昇するように前記第2のスイッチをオン/オフさせる制御回路とを備える、半導体装置。前記第1の電源端子の電圧が前記第1の参照電圧よりも低い場合は、前記第2のスイッチがオンする第1の期間と前記第2のスイッチがオフする第2の期間とが交互に繰り返され、前記第1の期間が徐々に長くなる、請求項1に記載の半導体装置。さらに、前記第1の電源端子の電圧によって駆動され、前記第1の参照電圧を生成する参照電圧生成回路と、前記第1の電源端子の電圧によって駆動され、前記第1の電源端子の電圧と前記第1の参照電圧との高低を比較し、比較結果を示す信号を出力する比較回路とを備え、前記制御回路は、前記第1の比較回路の出力信号に基いて動作する、請求項1または請求項2に記載の半導体装置。さらに、前記第1の電源端子の電圧によって駆動され、前記第1の参照電圧を生成する参照電圧生成回路と、前記第1の電源端子の電圧によって駆動され、前記第1の電源端子の電圧が前記第1の参照電圧よりも高い場合は前記第1の電源端子の電圧を出力し、前記第1の電源端子の電圧が前記第1の参照電圧よりも低い場合は基準電圧を出力する第1の比較回路と、前記第2の電源端子の電圧を分圧して第2の参照電圧を生成する分圧回路と、前記第2の電源端子の電圧によって駆動され、前記第1の比較回路の出力電圧と前記第2の参照電圧との高低を比較し、比較結果を示す信号を出力する第2の比較回路とを備え、前記制御回路は、前記第1の比較回路の出力電圧が前記第2の参照電圧よりも高い場合は、前記第1のスイッチをオンさせるとともに前記第2のスイッチをオフさせ、前記第1の比較回路の出力電圧が前記第2の参照電圧よりも低下したことに応じて、前記第1のスイッチをオフさせるとともに、前記電源ノードの電圧が徐々に上昇するように前記第2のスイッチをオン/オフさせる、請求項1または請求項2に記載の半導体装置。さらに、前記第1の電源端子の電圧によって駆動され、前記第1の参照電圧を生成する参照電圧生成回路と、前記第1の電源端子の電圧によって駆動され、前記第1の電源端子の電圧と前記第1の参照電圧とを比較し、比較結果を示す信号を出力する第1の比較回路と、前記第2の電源端子の電圧によって駆動され、前記第1の電源端子の電圧が前記第2の電源端子の電圧よりも低い場合は第1の信号を出力し、前記第1の電源端子の電圧が前記第2の電源端子の電圧よりも高い場合は第2の信号を出力する第2の比較回路とを備え、前記制御回路は、前記第2の比較回路から前記第1の信号が出力されている場合は、前記第1の比較回路の出力信号に基いて動作し、前記第2の比較回路から前記第2の信号が出力されている場合は、前記第1の比較回路の出力信号に関係なく前記第1のスイッチをオンさせるとともに前記第2のスイッチをオフさせる、請求項1または請求項2に記載の半導体装置。さらに、前記第1の電源端子と前記電源ノードの間に順方向に前記第1のスイッチと直列接続された第1のダイオードと、前記第2の電源端子と前記電源ノードの間に順方向に前記第2のスイッチと直列接続された第2のダイオードとを備え、前記制御回路は、前記第1の電源端子の電圧と前記第2の電源端子の電圧とのうちの高い方の電圧を前記電源ノードに供給する場合は、前記第1の電源端子の電圧と前記第1の参照電圧との高低に関係なく、前記第1および第2のスイッチをオンさせる、請求項1または請求項2に記載の半導体装置。さらに、前記第1の電源端子の電圧によって駆動され、前記第2の電源端子の電圧が第2の参照電圧よりも低下した場合に、その旨を報知する信号を出力する比較回路を備える、請求項1または請求項2に記載の半導体装置。主電源電圧を受ける第1の電源端子と、補助電源電圧を受ける第2の電源端子と、前記第1の電源端子と電源ノードの間に接続された第1のスイッチと、前記第2の電源端子と前記電源ノードの間に並列接続された第2~第Nただし、Nは3以上の整数であるのスイッチと、前記第1の電源端子の電圧によって駆動される第1の内部回路と、前記電源ノードの電圧によって駆動される第2の内部回路と、前記電源ノードの電圧によって駆動され、前記第1の電源端子の電圧が第1の参照電圧よりも高い場合は、前記第1のスイッチをオンさせるとともに前記第2~第Nのスイッチをオフさせ、前記第1の電源端子の電圧が前記第1の参照電圧よりも低下したことに応じて、前記第1のスイッチをオフさせるとともに、前記電源ノードの電圧が徐々に上昇するように前記第2~第Nのスイッチを順次オンさせる制御回路とを備える、半導体装置。前記第2~第N-1のスイッチのオン抵抗値は、それぞれ前記第3~第Nのスイッチのオン抵抗値よりも大きい、請求項8に記載の半導体装置。しかし、従来のマイクロコンピュータでは、主電源電圧と補助電源電圧の電圧差が大きい場合に、第2の内部回路の駆動電圧を主電源電圧から補助電源電圧に切換えると、第2の内部回路の動作が不安定になるという問題があった。それゆえに、この発明の主たる目的は、安定に動作する半導体装置を提供することである。この発明に係る半導体装置は、主電源電圧を受ける第1の電源端子と、補助電源電圧を受ける第2の電源端子とを有し、主電源電圧から補助電源電圧への切換を行なう場合に、電圧の変動率を所定以下となるように制御する。この発明に係る半導体装置では、主電源電圧から補助電源電圧への切換に際し、内部回路に供給される電圧の変動を緩和することができる。まず、この発明に係る半導体装置の概略構成およびその効果について説明する。この発明に係る半導体装置は、主電源電圧を受ける第1の電源端子と、補助電源電圧を受ける第2の電源端子と、第1の電源端子と電源ノードの間に接続された第1のスイッチと、第2の電源端子と電源ノードの間に接続された第2のスイッチと、第1の電源端子の電圧によって駆動される第1の内部回路と、電源ノードの電圧によって駆動される第2の内部回路と、電源ノードの電圧によって駆動され、第1の電源端子の電圧が第1の参照電圧よりも高い場合は、第1のスイッチをオンさせるとともに第2のスイッチをオフさせ、第1の電源端子の電圧が第1の参照電圧よりも低下したことに応じて、電源ノードの電圧が徐々に上昇するように第1のスイッチをオフ/オンさせるとともに第2のスイッチをオン/オフさせる制御回路とを備えたものである。この発明に係る半導体装置では、主電源電圧を受ける第1の電源端子の電圧が第1の参照電圧よりも低下した場合、電源ノードの電圧が徐々に上昇するように第1のスイッチをオフ/オンさせるとともに第2のスイッチをオン/オフさせる。したがって、第1の電源端子の電圧と第2の電源端子の電圧との電圧差が大きい場合でも、第2の内部回路の動作が不安定になるのを防止することができる。以下、本願発明の半導体装置について図面を用いて詳細に説明する。[実施の形態1]本発明の実施の形態1によるマイクロコンピュータは、図1に示すように、基板1を備える。基板1の表面は、主電源領域1aと補助電源領域1bとに分割されている。主電源領域1aには、主電源端子T1、参照電圧生成回路2、比較回路3、電源制御回路4、降圧回路5、および内部回路6が設けられている。主電源端子T1は、主電源たとえば、ACアダプタに接続され、主電源電圧たとえば、2.7Vを受ける。参照電圧生成回路2は、主電源端子T1の電圧V1によって駆動され、参照電圧VR1を生成する。主電源端子T1の電圧V1が参照電圧VR1よりも低下すると、内部回路6がリセットされるように参照電圧VR1の値が設定されている。比較回路3は、主電源端子T1の電圧V1によって駆動され、主電源端子T1の電圧V1と参照電圧VR1とを比較し、比較結果を示す信号φ3を出力する。V1がVR1よりも高い場合は、信号φ3はHレベル電圧V1にされる。V1がVR1よりも低い場合は、信号φ3はLレベル0Vにされる。電源制御回路4は、主電源端子T1の電圧V1によって駆動され、マイクロコンピュータの動作モード通常モード、スタンバイモードなどに応じて降圧回路5を制御する。降圧回路5は、電源制御回路4によって制御され、主電源端子T1の電圧V1を降圧して内部回路6に与える。降圧回路5の出力電圧は、たとえば、通常モード時は比較的高い電圧に設定され、スタンバイモード時は比較的低い電圧に設定される。内部回路6は、CPUCentralProcessingUnit、SRAMStaticRandomAccessMemory、フラッシュメモリ、周辺回路などを含む。内部回路6は、降圧回路5の出力電圧によって駆動され、プログラムの実行、データ処理などを行なう。また、補助電源領域1bには、補助電源端子T2、スイッチS1,S2、バッファ回路7、タイミング制御回路8、およびクロック発生回路9が設けられている。補助電源端子T2は、補助電源たとえば、バッテリに接続され、補助電源電圧たとえば、3.6Vを受ける。スイッチS1は、主電源端子T1と電源ノードN1との間に接続される。スイッチS2は、補助電源端子T2と電源ノードN1との間に接続される。バッファ回路7は、電源ノードN1の電圧V3によって駆動され、比較回路3の出力信号φ3をタイミング制御回路8に伝達させる。タイミング制御回路8は、電源ノードN1の電圧V3によって駆動され、バッファ回路7の出力信号がHレベルである場合は、スイッチS1をオンさせるとともに、スイッチS2をオフさせる。この場合は、主電源端子T1の電圧V1がスイッチS1を介して電源ノードN1に供給される。またタイミング制御回路8は、バッファ回路7の出力信号の変化に応じて、スイッチS1とスイッチS2とをオン/オフ制御する。具体的には、スイッチS2がオンする期間TonとスイッチS2がオフする期間Toffとが交互に繰り返され、オン期間Tonが徐々に長くなるとともにオフ期間Toffが徐々に短くなり、所定時間後にスイッチS2がオン状態に固定される。クロック発生回路9は、RTCRealTimeClockを含み、電源ノードN1の電圧V3によって駆動され、クロック信号を生成して内部回路6に供給する。図2abは、このマイクロコンピュータの動作を示すタイムチャートである。特に、図2aは主電源端子T1の電圧V1の時間変化を示し、図2bは比較回路3の出力信号φ3の時間変化を示している。図2abにおいて、ある時刻t0から電圧V1が時間経過に伴って徐々に低下している。電圧V1が参照電圧VR1よりも高い期間時刻t0~t1では、比較回路3の出力信号φ3がHレベル電圧V1にされ、スイッチS1がオンし、スイッチS2がオフしている。時刻t1において、電圧V1が参照電圧VR1よりも低くなると、比較回路3の出力信号φ3がHレベル電圧V1からLレベル0Vに立ち下げられる。信号φ3がLレベルにされると、スイッチS1がオフされるとともに、スイッチS2がオン制御される。図3abは、このマイクロコンピュータの動作を示す他のタイムチャートである。特に、図3aは電源ノードN1の電圧V3の時間変化を示し、図3bはスイッチS2のオン/オフ動作を示している。図3abにおいて、初期状態では主電源端子T1の電圧V1が通常の値に保たれ、スイッチS1がオンされるとともにスイッチS2がオフされ、電源ノードN1の電圧V3は一定に保たれている。ある時刻t0から電圧V1,V3が徐々に低下し、ある時刻t1において電圧V1が参照電圧VR1よりも低下すると、スイッチS1がオフされるとともに、スイッチS2がオン/オフ制御される。スイッチS2がオンする期間TonとスイッチS2がオフする期間Toffとが交互に現れ、オン期間Tonが徐々に長くなるとともにオフ期間Toffが徐々に短くなり、時刻t2ではスイッチS2はオン状態に固定される。これにより、電源ノードN1の電圧V3はステップ状に徐々に上昇し、時刻t2において一定値になる。なお、スイッチS1とS2を反対に動作させ、スイッチS2がオンしたときにスイッチS1をオフさせ、スイッチS2がオフしたときにスイッチS1をオンさせてもよい。なお、従来は、時刻t1においてスイッチS2をオン状態に固定したので、図3a中の点線で示すように、電源ノードN1の電圧V3が急に上昇し、クロック発生回路9の動作が不安定になっていた。これに対して本実施の形態1では、電源ノードN1の電圧V3が徐々に上昇するので、クロック発生回路9の動作が不安定になることはない。[実施の形態2]図4は、この発明の実施の形態2によるマイクロコンピュータの構成を示す回路ブロック図であって、図1と対比される図である。図4を参照して、このマイクロコンピュータが図1のマイクロコンピュータと異なる点は、スイッチS2が並列接続された複数図では3つのスイッチS2A,S2B,S2Cで置換されている点である。スイッチS2A,S2B,S2Cのオン抵抗値は、順次減少している。すなわち、スイッチS2A,S2B,S2Cのオン抵抗値をそれぞれRa,Rb,Rcとすると、Ra>Rb>Rcである。スイッチS2A,S2B,S2Cは、タイミング制御回路8によって個別に制御される。タイミング制御回路8は、電源ノードN1の電圧V3によって駆動され、バッファ回路7の出力信号がHレベルである場合は、スイッチS1をオンさせるとともに、スイッチS2A,S2B,S2Cをオフさせる。この場合は、主電源端子T1の電圧V1がスイッチS1を介して電源ノードN1に供給される。またタイミング制御回路8は、バッファ回路7の出力信号がHレベルからLレベルに立ち下げられた場合は、スイッチS1をオフさせるとともにスイッチS2Aをオンさせ、所定時間経過後にスイッチS2Bをオンさせ、さらに所定時間経過後にスイッチS2Cをオンさせる。これにより、電源ノードN1の電圧V3が徐々に上昇する。図5abは、このマイクロコンピュータの動作を示すタイムチャートである。特に、図5aは電源ノードN1の電圧V3の時間変化を示し、図5bはスイッチS2A,S2B,S2Cのオン/オフ動作を示している。図5abにおいて、初期状態では主電源端子T1の電圧V1が通常の値に保たれ、スイッチS1がオンされるとともにスイッチS2A,S2B,S2Cがオフされ、電源ノードN1の電圧V3は一定に保たれている。ある時刻t0から電圧V1,V3が徐々に低下し、ある時刻t1において電圧V1が参照電圧VR1よりも低下すると、スイッチS1がオフされるとともにスイッチS2Aがオンされる。時刻t1から所定時間経過後の時刻t2においてスイッチS2Bがオンされ、さらに所定時間経過後の時刻t3にスイッチS2Cがオンされる。これにより、電源ノードN1の電圧V3はステップ状に徐々に上昇し、時刻t4において一定値になる。なお、従来は、時刻t1においてスイッチS2をオン状態に固定したので、図5a中の点線で示すように、電源ノードN1の電圧V3が急に上昇し、クロック発生回路9の動作が不安定になっていた。これに対して本実施の形態2では、電源ノードN1の電圧V3が徐々に上昇するので、クロック発生回路9の動作が不安定になることはない。他の構成および動作は、実施の形態1と同じであるので、その説明は繰り返さない。[実施の形態3]図6は、この発明の実施の形態3によるマイクロコンピュータの構成を示す回路ブロック図であって、図1と対比される図である。図6を参照して、このマイクロコンピュータが図1のマイクロコンピュータと異なる点は、分圧回路10および比較回路11が追加されている点である。分圧回路10は、補助電源端子T2の電圧V2を分圧して参照電圧VR2を生成する。参照電圧VR2は、比較回路3の出力信号φ3のHレベル電圧V1とLレベル0Vとの間の電圧に設定される。比較回路11は、補助電源端子T2の電圧V2から供給される電圧によって駆動され、比較回路3の出力信号φ3の電圧と参照電圧VR2とを比較し、比較結果を示す信号φ11を出力する。信号φ3の電圧がVR2よりも高い場合は、信号φ11はHレベル電圧V2にされる。信号φ3の電圧がVR2よりも低い場合は、信号φ11はLレベル0Vにされる。比較回路11の出力信号φ11は、バッファ回路7を介してタイミング制御回路8に与えられる。図7a~cは、このマイクロコンピュータの動作を示すタイムチャートである。特に、図7aは主電源端子T1の電圧V1の時間変化を示し、図7bは比較回路3の出力信号φ3の時間変化を示し、図7cは比較回路11の出力信号φ11の時間変化を示している。図7a~cにおいて、ある時刻t0から電圧V1が時間経過に伴って徐々に低下している。補助電源端子T2の電圧V2は、一定に保たれているものとする。電圧V1が参照電圧VR1よりも高い期間時刻t0~t1では、比較回路3の出力信号φ3がHレベル電圧V1にされ、比較回路11の出力信号φ11がHレベル電圧V2にされ、スイッチS1がオンし、スイッチS2がオフしている。時刻t1において、電圧V1が参照電圧VR1よりも低くなると、比較回路3の出力信号φ3がHレベル電圧V1からLレベル0Vに立ち下げられて、比較回路11の出力信号φ11がHレベル電圧V2からLレベル0Vに立ち下げられる。信号φ11がLレベルにされると、スイッチS1がオフされるとともに、スイッチS2がオン/オフ制御される。主電源端子T1の電圧V1がさらに低下して所定の電圧VL以下になった場合、電圧V1によって駆動されている比較回路3の動作が不安定になり、比較回路3の出力信号φ3の論理レベルが不定になる。ただし、比較回路3の出力信号φ3の電圧もVL以下になる。したがって、VR2>VLとしておくことにより、比較回路3の出力信号φ3の論理レベルが不定になっても比較回路11はLレベルを出力する。よって、主電源端子T1の電圧V1が所定の電圧VL以下になった場合でも、このマイクロコンピュータは安定に動作する。他の構成および動作は実施の形態1と同じであるので、その説明は繰り返さない。[実施の形態4]図8は、この発明の実施の形態4によるマイクロコンピュータの構成を示す回路ブロック図であって、図6と対比される図である。図8を参照して、このマイクロコンピュータが図6のマイクロコンピュータと異なる点は、比較回路12およびORゲート13が追加されている点である。比較回路12は、補助電源端子T2の電圧V2から供給される電圧によって駆動され、主電源端子T1の電圧V1と補助電源端子T2の電圧V2とを比較し、比較結果を示す信号φ12を出力する。V1がV2よりも高い場合は、信号φ12はHレベル電圧V2にされる。V1がV2よりも低い場合は、信号φ12はLレベル0Vにされる。ORゲート13は、比較回路11の出力信号φ11と比較回路12の出力信号φ11との論理和信号φ13を出力する。信号φ13は、タイミング制御回路8に与えられる。主電源端子T1の電圧V1が補助電源端子T2の電圧V2よりも低い場合は、比較回路12の出力信号φ12がLレベルになり、ORゲート13は比較回路11の出力信号φ11に対してバッファ回路として動作する。この場合は、図8のマイクロコンピュータは図6のマイクロコンピュータと同じ構成になる。主電源端子T1の電圧V1が補助電源端子T2の電圧V2よりも高い場合は、比較回路12の出力信号φ12がHレベルになり、ORゲート13の出力信号φ13は、比較回路11の出力信号φ11に関係なく、Hレベルに維持される。したがって、スイッチS1がオンされるとともにスイッチS2がオフされ、主電源端子T1の電圧V1が電源ノードN1に供給される。図9abは、このマイクロコンピュータの動作を示すタイムチャートである。特に、図9aは主電源端子T1の電圧V1および補助電源端子T2の電圧V2の時間変化を示し、図9bは電源ノードN1の電圧V3の時間変化を示している。図9abにおいて、ある時刻t0から電圧V1が時間経過に伴って徐々に低下している。補助電源端子T2の電圧V2は、参照電圧VR1よりも低い一定の電圧に保たれているものとする。電圧V1が参照電圧VR1よりも高い期間時刻t0~t1では、比較回路3の出力信号φ3がHレベル電圧V1にされ、比較回路11の出力信号φ11がHレベル電圧V2にされ、スイッチS1がオンし、スイッチS2がオフしている。このため、V3=V1となる。時刻t1において、電圧V1が参照電圧VR1よりも低くなると、比較回路3の出力信号φ3がHレベル電圧V1からLレベル0Vに立ち下げられて、比較回路11の出力信号φ11がHレベル電圧V2からLレベル0Vに立ち下げられる。実施の形態3であれば、信号φ11がLレベルにされると、その時点でスイッチS1がオフされるとともに、スイッチS2がオン/オフ制御され、図9b中の点線で示すように、V3=V2となる。なお、図9bでは、図面および説明の簡単化のため、時刻t1で即座にV3=V2になるものとしている。しかし、この実施の形態4では、V1<VR1となってもV1>V2である期間時刻t1~t2では、比較回路12の出力信号φ12がHレベルに維持され、V3=V1の状態が維持される。時刻t2において、V1<V2となると、比較回路12の出力信号φ12がLレベルになり、ORゲート13の出力信号φ13がLレベルになる。信号φ13がLレベルになると、スイッチS1がオフされるとともに、スイッチS2がオン/オフ制御され、図9b中の実線で示すように、V3=V2となる。この実施の形態4では、主電源端子T1の電圧V1が参照電圧VR1よりも低下した場合でも、主電源端子T1の電圧V1が補助電源端子T2の電圧V2よりも高い期間は、主電源端子T1の電圧V1が電源ノードN1に供給される。したがって、V1>V2である場合は、V1の使用を継続することができる。[実施の形態5]図10は、この発明の実施の形態5によるマイクロコンピュータの構成を示す回路ブロック図であって、図1と対比される図である。図10を参照して、このマイクロコンピュータが図1のマイクロコンピュータと異なる点は、ダイオードD1,D2およびレジスタ14が追加されている点である。ダイオードD1のアノードは主電源端子T1に接続され、そのカソードはスイッチS1を介して電源ノードN1に接続される。ダイオードD2のアノードは補助電源端子T2に接続され、そのカソードはスイッチS2を介して電源ノードN1に接続される。レジスタ14には、Hレベルの信号またはLレベルの信号が書き込まれる。レジスタ14は、書き込まれたHレベルまたはLレベルの信号を保持するとともに、タイミング制御回路8に出力する。タイミング制御回路8は、レジスタ14の出力信号がLレベルである場合は、実施の形態1と同様にスイッチS1,S2を制御する。また、タイミング制御回路8は、レジスタ14の出力信号がHレベルである場合は、スイッチS1,S2をオン状態に固定する。スイッチS1,S2がオン状態に固定されると、ダイオードD1,D2のカソードがともに電源ノードN1に接続される。この場合は、V1とV2のうちの高い方の電圧が電源ノードN1に供給される。すなわち、V1>V2である場合は、ダイオードD1がオンするとともにダイオードD2がオフし、主電源端子T1の電圧V1がダイオードD1およびスイッチS1を介して電源ノードN1に供給される。また、V1<V2である場合は、ダイオードD1がオフするとともにダイオードD2がオンし、補助電源端子T2の電圧V2がダイオードD2およびスイッチS2を介して電源ノードN1に供給される。この実施の形態5では、実施の形態1と同じ効果が得られる他、V1とV2のうちの高い方の電圧を電源ノードN1に供給することができ、主電源と補助電源のうちのいずれか一方が瞬間的に停電状態になる恐れがある場合に有効である。[実施の形態6]図11は、この発明の実施の形態6によるマイクロコンピュータの構成を示す回路ブロック図であって、図1と対比される図である。図11を参照して、このマイクロコンピュータが図1のマイクロコンピュータと異なる点は、比較回路15が追加され、参照電圧生成回路2が参照電圧VR3も生成する点である。比較回路15は、主電源端子T1の電圧V1によって駆動され、補助電源端子T2の電圧V2と参照電圧VR3とを比較し、比較結果を示す信号φ15を出力する。V2がVR3よりも高い場合は、信号φ15はHレベル電圧V1にされる。V2がVR3よりも低い場合は、信号φ15はLレベル0Vにされる。信号φ15は、内部回路6に与えられる。内部回路6は、信号φ15がLレベルにされた場合は、補助電源端子T2の電圧V2が低下していることをマイクロコンピュータの使用者に報知する信号を出力する。図12abは、このマイクロコンピュータの動作を示すタイムチャートである。特に、図12aは主電源端子T1の電圧V1の時間変化を示し、図12bは補助電源端子T2の電圧V2の時間変化を示し、図12cは比較回路15の状態の時間変化を示している。図12a~cにおいて、主電源端子T1の電圧V1が変動しているものとする。比較回路15は、電圧V1によって駆動され、電圧V1が所定の電圧V1Aよりも高い場合は検出動作が可能であるが時刻t0~t1、時刻t3以降、電圧V1が所定の電圧V1Aよりも低い場合は検出動作が不可能となる時刻t1~t3。また、補助電源端子T2の電圧V2は、ある時刻t2から徐々に低下しているものとする。電圧V2が参照電圧VR3よりも低下すると、比較回路15は信号φ15をHレベルからLレベルに立ち下げる。この実施の形態6では、実施の形態1と同じ効果が得られる他、補助電源端子T2の電圧V2が参照電圧VR3よりも低下したことをマイクロコンピュータのユーザに報知することができる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"