"マイクロレンズを共有する複数に分割された光電変換部を有する撮像素子において、それぞれの光電変換部の光入射側に、前記マイクロレンズに入射した光を前記それぞれの光電変換部に導くための光学手段を設けたことを特徴とする撮像素子。前記光学手段は、光導波路であることを特徴とする請求項1に記載の撮像素子。前記光学手段は、前記それぞれの光電変換部の間の領域に到達する光束を、いずれかの光電変換部に導くことを特徴とする請求項1に記載の撮像素子。前記光学手段は、前記マイクロレンズの結像位置の近傍に配置されることを特徴とする請求項1乃至3のいずれか1項に記載の撮像素子。前記光学手段は、前記マイクロレンズの結像位置より後方に配置されることを特徴とする請求項1乃至3のいずれか1項に記載の撮像素子。撮影レンズと、前記撮影レンズを介した光束を受光する請求項1乃至5のいずれか1項に記載の撮像素子とを備えることを特徴とする撮像装置。しかしながら、前述のような分割画素を有する個体撮像素子を用いた撮像装置における通常の撮像信号としての撮影においては、以下のような課題がある。すなわち、特許文献1,2のように分割画素を構成する際、各分割画素の間には、様々な画素構成要素が配置される可能性がある。例えば、感度向上のためにフォトダイオードの面積を大きくしたい場合、各分割画素毎にフローティングディフュージョン以下、FDや出力信号線を配置するのではなく、複数の分割画素で共有するFDなどを使用する構成が好ましい。この際、共有するFDは、各分割画素の中心に配置することが望ましい。このように、各分割画素間に、FDなどの画素構成要素を配置するために、各分割画素のフォトダイオード間には、感度を持たない分離領域が存在することになる。また、仮に各分割画素の間に配置する構成要素をなくしたとしても、画素部の製造精度やアライメント精度等から、各分割画素のフォトダイオード間の隙間を全くなくすことは困難である。このような理由により、撮像に使用する画素を構成する複数の分割画素の間には、各分割画素を分離する分離領域が必要となっている。しかし、感度を持たない分離領域があるために、各分割画素の出力信号を加算して、1つの撮像信号として画素信号を使用する際には、画素を分割しない構成の場合と比べて、分離領域の分だけ感度が低下してしまう。また、分離領域が感度を持たないため、分離領域に到達する光束は出力信号には現れなくなるが、撮影レンズの状態や、絞り量、入射光の角度等によって画素が受光する光量に対する分離領域に到達する光量が変動してしまう。このため、出力信号に絞り依存性や、入射角依存性などが生じてしまう。このような分割画素の感度低下を低減するために、特許文献2のように分割画素のフォトダイオードの前方に層内レンズを配置し集光する方法が提案されている。しかし、層内レンズはその形状や曲率の制約から、画素に入射した光束を全て、分離領域を避けていずれかの分割画素のフォトダイオードに集光することは困難であり、結果として、画素を分割しない構成の場合と比べて感度が低下してしまう。また、特許文献3のように分割画素への入射光の分離を目的として、分割画素の前方に間隙を設ける方法も提案されている。しかし、分割画素前方に配する間隙自体が分離領域に相当するため、画素を分割しない構成の場合と比べて、感度の低下や入射角特性の劣化を発生させてしまう。本発明は、上記課題に鑑みてなされ、その目的は、分割画素を有する撮像素子において、画素分離領域の影響による撮像信号の感度低下や入射角特性の劣化等を発生させない構造を実現することである。上記課題を解決し、目的を達成するために、本発明は、マイクロレンズを共有する複数に分割された光電変換部を有する撮像素子において、それぞれの光電変換部の光入射側に、前記マイクロレンズに入射した光を前記それぞれの光電変換部に導くための光学手段を設けた。本発明によれば、分割画素を有する撮像素子において、画素分離領域の影響による撮像信号の感度低下や入射角特性の劣化等を発生させない構造を実現できる。以下に、本発明を実施するための形態について詳細に説明する。尚、以下に説明する実施の形態は、本発明を実現するための一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施の形態に限定されるものではない。また、後述する各実施形態の一部を適宜組み合わせて構成しても良い。<装置構成>図1を参照して、本発明に係る実施形態の撮像装置の構成について説明する。図1において、光学系101はレンズおよび絞りからなる。シャッタ102は機械的に作動するメカニカルシャッタ以下、メカシャッタである。撮像素子103は、光学系101を通じた入射光を電気信号に変換するCMOSセンサであり、撮像素子103の内部において入射光を電気信号に変換する光電変換部104と、撮像素子103の内部において電気信号を増幅させる信号増幅回路105とを有する。アナログ信号処理回路106は、撮像素子103から出力される画像信号に対してアナログ信号処理を行う。アナログ信号処理回路106は、回路内部で相関二重サンプリングを行うCDS回路107、アナログ信号を増幅させる信号増幅器108、水平OBクランプを行うクランプ回路109、アナログ信号をデジタル信号に変換するA/D変換器110を有する。タイミング信号発生回路111は、撮像素子103およびアナログ信号処理回路106を動作させる信号を発生する。駆動回路112は、光学系101、メカシャッタ102を駆動する。デジタル信号処理回路113は、撮影した画像データに必要なデジタル信号処理を行う。デジタル信号処理回路113は、回路内部で画像データに対し必要な補正処理を行う画像補正回路114、デジタル信号を増幅させる信号増幅回路115、画像データに対し必要な画像処理を行う画像処理回路116を有する。画像メモリ117は、信号処理された画像データを記憶する。記録媒体118は撮像装置に対して着脱可能であり、記録回路119は信号処理された画像データを記録媒体118に記録する。表示装置120は、信号処理された画像データを表示するLCDなどからなり、表示回路121は、表示装置120に画像を表示する。システム制御部122は、撮像装置全体を制御する。不揮発性メモリROM123は、システム制御部122で実行される制御プログラムやプログラムを実行する際に使用されるパラメータやテーブル等の制御データ、および、キズアドレス等の補正データを記憶する。揮発性メモリRAM124は、不揮発性メモリ123から転送される制御プログラム、制御データや補正データを記憶し、システム制御部122が撮像装置を制御する際に使用する。温度検出回路125は、撮像素子103やその周辺回路の温度を検出する。蓄積時間設定部126は、撮像素子103の電荷蓄積時間を設定する。撮影モード設定部127は、ISO感度設定などの撮影条件設定や、静止画撮影と動画撮影の切り替えなどを行う。<動作説明>次に、図1の構成を有する撮像装置による撮影動作及び再生動作について説明する。撮影動作に先立ち、電源投入時等のシステム制御部122の起動時において、不揮発性メモリ123から必要なプログラム、制御データおよび補正データが転送されて、揮発性メモリ124に記憶される。また、これらのプログラムやデータは、システム制御部122の制御に使用すると共に、必要に応じて追加のプログラムやデータをメモリ123からメモリ124に転送したり、システム制御部122が直接不揮発性メモリ123のデータを読み出して使用する。まず、光学系101は、システム制御部122からの制御信号により、絞りとレンズを駆動して、適切な明るさに設定された被写体像を撮像素子103上に結像させる。次に、メカシャッタ102は、静止画像撮影の際には、システム制御部122からの制御信号に応じて、必要な露光時間となるように撮像素子103の電荷蓄積動作に合わせて撮像素子103を遮光するように駆動される。この場合、撮像素子103が電子シャッタ機能を有する場合は、メカシャッタ102と併用して、必要な露光時間を確保してもよい。またメカシャッタ102は、動画像撮影の際には、システム制御部122からの制御信号により、撮影中は常に撮像素子103が露光されているように開放状態で維持される。撮像素子103は、システム制御部122により制御されるタイミング信号発生回路111が発生する動作パルスをもとにした駆動パルスで駆動される。撮像素子103の光電変換部104は被写体像を光電変換により電気信号に変換し、信号増幅回路105は入射光量に応じて設定された増幅率のゲインを電気信号にかけ、アナログ画像信号として出力する。撮像素子103から出力されたアナログ画像信号は、システム制御部122により制御されるタイミング信号発生回路111が発生する動作パルスにより、アナログ信号処理回路106において、CDS回路107がクロック同期性ノイズを除去し、PGA回路108が入射光量に応じて設定された増幅率のゲインをかけ、クランプ回路109が水平OB領域の信号出力を基準電圧としてクランプし、A/D変換器110がデジタル画像信号に変換する。次に、アナログ信号処理回路106から出力されたデジタル画像信号に対して、システム制御部122に制御されるデジタル信号処理回路113は、色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等を行う。まず画像補正回路114がキズ補正、ダークシェーディング補正などの各種画像補正処理を施す。次いで信号増幅回路115は入射光量に応じて設定された増幅率のゲインをかけ、画像処理回路116が色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等の各種画像処理を行う。画像メモリ117は、信号処理中のデジタル画像信号を一時的に記憶したり、信号処理されたデジタル画像信号である画像データを記憶する。デジタル信号処理回路113で信号処理された画像データや画像メモリ117に記憶されている画像データは、記録回路119で記録媒体118に適したデータ形式例えば階層構造を持つファイルシステムデータに変換されて記録媒体118に記録される。また、デジタル信号処理回路113で解像度変換処理が実施された後、表示回路121において表示装置120に適した信号例えばNTSC方式のアナログ信号等に変換されて表示装置120に表示される。ここで、デジタル信号処理回路113は、システム制御部122からの制御信号により信号処理をせずにデジタル画像信号をそのまま画像データとして、画像メモリ117や記録回路119に出力してもよい。また、デジタル信号処理回路113は、システム制御部122から要求があった場合に、信号処理の過程で生じたデジタル画像信号や画像データの情報、例えば、画像の空間周波数、指定領域の平均値、圧縮画像のデータ量等の情報、あるいは、それらから抽出された情報をシステム制御部122に出力する。さらに、記録回路119は、システム制御部122から要求があった場合に、記録媒体118の種類や空き容量等の情報をシステム制御部122に出力する。次に、記録媒体118に画像データが記録されている場合の再生動作について説明する。システム制御部122からの制御信号により記録回路119は、記録媒体118から画像データを読み出す。同様にシステム制御部122からの制御信号によりデジタル信号処理回路113は、画像データが圧縮画像であった場合には、伸長処理を行い、画像メモリ117に記憶する。画像メモリ117に記憶されている画像データは、デジタル信号処理回路113で解像度変換処理を実施した後、表示回路121において表示装置120に適した信号に変換されて表示装置120に表示される。<画素配列の説明>図2を参照して、本実施形態の撮像素子の画素配列について説明する。図2において、図中0,0、1,0、0,1等で示される各領域は、撮像信号における1画素を示している。また、この撮像信号における1画素毎に、1つのマイクロレンズが配置されている。本明細書では、1つのマイクロレンズ毎にある、撮像信号に用いる単位画素を、撮像画素と呼ぶ。また、図中のa及びbで示される各領域は、それぞれ異なる光電変換部である。本明細書では、このように撮像画素を複数に分割したそれぞれの光電変換部を分割画素と呼ぶ。図2に示す実施形態では、撮像画素は、2×1配列された分割画素2画素で構成されており、各領域a及びbは、同一の記号の領域は、マイクロレンズとの位置関係において同じ象現にあることを意味する。また、図中の各領域に記されたR、G、Bの文字は、各画素上に形成されるカラーフィルタの色相を表す。図2に示す画素配列を有する撮像素子を用いた撮像装置においては、撮像信号を生成する場合は、各分割画素のa,b領域の出力信号の和を持って撮像画素1画素の出力信号とする。また、撮像素子の出力を焦点検出用信号もしくは立体画像生成用信号として使用する場合には、a領域の出力信号とb領域の出力信号の2つの信号を生成するなどして利用する。<各画素の素子断面構造>図3を参照して、図2に示す各画素の素子の断面構造について説明する。図3に示す画素は、図2で説明した、撮像素子103における2つの分割画素で構成される1つの撮像画素であり、光電変換部402が2つの領域402a及び402bに分割されている。光電変換部402の周辺には、光電変換部402で発生した電荷を転送するためのポリシリコンで構成された不図示の第1の電極が配置される。また、転送された電荷を選択的に外部に出力するためのアルミニウムで構成された第2の電極416及び第3の電極417が配置される。第1の電極と第2の電極416との間、及び、第2の電極416と第3の電極417との間には、層間絶縁膜415が配置される。第1の電極と第2の電極416、及び、第2の電極416と第3の電極417とは、タングステンで構成された不図示の第1のプラグ及び第2のプラグでそれぞれ接続されている。光電変換部402の光入射側には、光導波路445a及び445bが形成される。光導波路445a及び445bの光入射側には、層間絶縁膜415が配置される。層間絶縁膜415の光入射側には、平坦化層444を介してカラーフィルタ441が形成される。カラーフィルタ441の上には、平坦化層443を介してマイクロレンズ442が形成される。マイクロレンズ442の厚さは、不図示の撮影レンズの瞳と光導波路445a及び445bの上面図3の結像面αとが略結像関係になるレンズパワーになるように設定されている。次に、本実施形態に係る撮像素子103に入射する光について説明する。図3に示す画素構造では、マイクロレンズ442に入射した焦点検出光束は集光され、カラーフィルタ441で一部吸収され、光導波路445a及び445bの表面結像面α近傍に集光する。マイクロレンズ442によって、不図示の撮影レンズの瞳と光導波路445a及び445bの表面結像面αとが略結像関係になっており、光導波路445a及び445bに入射した光束は光電変換領域402a及び402bに到達する。このため、光電変換領域402a及び402bは、各光電変換領域を撮影レンズの瞳側に逆投影した瞳領域の光束を受光可能になっている。光導波路445a及び445bに入射した光束は、光導波路445a及び445bと層間絶縁膜415との境界面で全反射して、光電変換領域402a及び402bに導かれる。以上説明した撮像素子の構造においては、本来、光電変換領域402aと402bの間にある、分割画素の分離領域に集光されるはずの光束も、光導波路445a及び445bを介して光電変換領域402a及び402bに集光可能となっている。図4は本実施形態の撮像素子の部分断面図である。図4において、411はP型ウェル、412はSiO2膜で構成されたゲート絶縁膜である。414a及び414bは、P型ウェル411の表面に形成されたP層であり、n層413a及び413bと共に光電変換領域402a及び402bを構成する。403a及び403bは、光電変換領域402a及び402bで発生した信号電荷をフローティングディフュージョン部以下、FD部407へ転送するための転送ゲートである。441はカラーフィルタ、442はマイクロレンズオンチップレンズであり、マイクロレンズ442は、不図示の撮影レンズ光学系101の瞳と撮像素子103の光電変換領域402a及び402bとが略共役になるような形状及び位置に形成される。また、光電変換領域402a及び402bとカラーフィルタ441との間であって、マイクロレンズ442の結像位置の近傍又は後方には、それぞれ光導波路445a及び445bが配置される。また、この画素では、FD部407を挟んで2つの領域に光電変換領域402a、402bがそれぞれ形成される。さらに、各光電変換領域402a、402bで発生した信号電荷をそれぞれFD部407へ転送する転送ゲート403a、403bが形成される。図5は本実施形態の撮像素子を構成するCMOS回路図である。図5において、撮像素子は、2つの分割画素401に対し、1つの浮遊拡散層FD407が接続される構成とする。撮像素子103の画素領域は、1画素毎に配置される分割画素401と、2つの分割画素毎に配置される画素共通部408により構成される。分割画素401は、光電変換素子であるフォトダイオード402、フォトダイオード402の光電変換によって生成された電荷をパルスPTXによって転送する転送スイッチ403で構成されている。画素共通部408は、各分割画素401の各転送スイッチ403によって転送された電荷を蓄積する浮遊拡散層FD407、画素アンプ406のゲートと接続された浮遊拡散層FD407をリセットパルスPRESによって電位SVDDのレベルにリセットするリセットスイッチ404、浮遊拡散層FD407に蓄積された電荷をソースフォロワとして増幅する画素アンプ406、不図示の垂直走査回路により選択される行画素を選択パルスPSELにより選択する行選択スイッチ405を有する。なお、図5に示す撮像素子の画素部においては、フォトダイオード402a,402bで光電変換された電荷は、転送スイッチ403a,403bを制御することによって、いずれも浮遊拡散層FD407に転送されるような構成としている。行選択スイッチ405によって選択された行画素の電荷は、負荷電流源421にソースフォロワにより垂直出力線422に出力され、信号出力パルスPTSにより転送ゲート425をONとして転送容量CTS427に蓄積され、ノイズ出力パルスPTNにより転送ゲート424をONとして転送容量CTN426に蓄積される。続けて不図示の水平走査回路からの制御信号PHS,PHNにより転送スイッチ428,429を介してノイズ成分は容量CHN430に、信号成分は容量CHS431に蓄えられ、両者の差分を差動増幅器432によって画素信号として出力する。図6は本実施形態における第1の駆動タイミングを示している。図6において、第1の駆動タイミングは、図2に示す分割画素それぞれの出力信号を独立に読み出すための駆動タイミングである。この第1の駆動タイミングによる信号読み出しを行う場合には、出力信号をデジタル信号処理回路113において焦点検出用信号もしくは立体画像生成用信号と加工して利用することが可能となる。第1の駆動においては、分割画素a,bの順に読み出すような構成としている。まず、HBLKaHSRaの期間に、単位画素901aの信号の読出しを行う。1水平走査期間の開始を示す信号HDの立下りに伴い、不図示の回路により垂直出力線422は定電位にリセットされる。その後、PRES信号でMOSトランジスタ404aがONされることにより、T1aの期間にMOSトランジスタ406aのゲートに設けられたフローティングの容量407に蓄積された電荷が定電位SVDDになるようにリセットされる。続いてPRES信号をハイレベルとしMOSトランジスタ406をOFFとした後、PSEL信号をハイレベルにする。これにより、MOSトランジスタ405と負荷電流源421で構成されたソースフォロワ回路が動作状態になり、垂直出力線422上にMOSトランジスタ406のフローティングゲートリセット電位に応じたノイズ出力がなされる。このPSELがハイレベルの期間にPTN信号をハイレベルにすることで、ノイズ成分を蓄積する蓄積容量CTN424が垂直出力線422と接続され、この蓄積容量CTN424はノイズ成分の信号を保持するようになる。続いて実行するのは、光電変換素子で発生した光電荷とノイズ成分の混合信号の蓄積である。まず垂直出力線422は、不図示の回路により、定電位にリセットされる。その後PTXa信号がハイレベルにされ、光電変換素子402aに蓄積された光電荷がT3aの期間に転送MOSトランジスタ403aのONにより、MOSトランジスタ406のフローティングゲートに転送される。その際、PSEL信号はハイレベルのままであるために、ソースフォロワ回路が動作状態となり、垂直出力線422上にMOSトランジスタ406のフローティングゲートの電位に応じた光信号ノイズ信号の出力がなされる。このT3aの期間を内包する期間T4aの間に、今回はPTS信号をハイレベルにする。これにより、光電荷成分ノイズ成分を蓄積する蓄積容量CTS427が垂直出力線422と接続され、この蓄積容量CTS427は光電荷成分ノイズ成分の信号を保持するようになる。上述のように、1行分のノイズ成分と、フォトダイオードで発生した光信号ノイズ成分が、それぞれCTN426,CTS427に蓄積される。次に、HSRaの期間に、これら2信号の並びを不図示の水平シフトレジスタにより制御される制御パルスPHS,PHNによってそれぞれ容量CHN430,CHS431に転送する。そして容量CHN430,CHS431に蓄積されたノイズ成分と光信号ノイズ成分は、差動アンプ432によって、光信号ノイズ成分-ノイズ成分、すなわち光信号となって出力される。続けて、HBLKbHSRbの期間に、制御信号PTXb、PRES,PSELを制御し、分割画素401bの信号の読出しを行う。分割画素401bの信号読出しタイミングは、先に説明した分割画素401aの信号読出しタイミングと同様のため、説明は省略する。以上のように読出し動作を行うことで、2つの分割画素401a、401bの信号読出しを完了する。図7は本実施形態の第2の駆動タイミングを示している。図7において、第2の駆動タイミングは、図2に示す分割画素それぞれの出力信号を一括で読み出すための駆動タイミングである。この第2の駆動タイミングによる信号読み出しを行う場合には、通常撮像時など、個々の分割画素の出力信号が不要な場合などに、高速に読み出すことが可能となる。第2の駆動タイミングにおいて、PSEL信号がハイレベルの期間にPTN信号をハイレベルにすることで、蓄積容量CTN424にノイズ成分の信号を保持するようにするところまでは、図6で説明した第1の駆動タイミングと同じである。続いて実行するのは、光電変換素子で発生した光電荷とノイズ成分の混合信号の蓄積である。まず垂直出力線422は、不図示の回路により、定電位にリセットされる。そののちPTXa、PTXb信号が同時にハイレベルにされ、光電変換領域402a,402bに蓄積された光電荷がT3の期間に転送MOSトランジスタ403のONにより、MOSトランジスタ406のフローティングゲートに転送される。その際、PSEL信号はハイレベルのままであるために、ソースフォロワ回路が動作状態となり、垂直出力線422上にMOSトランジスタ406のフローティングゲートの電位に応じた光信号ノイズ信号の出力がなされる。このT3の期間を内包する期間T4の間に、今回はPTS信号をハイレベルにする。これにより、光電荷成分ノイズ成分を蓄積する蓄積容量CTS427が垂直出力線422と接続され、この蓄積容量CTS427は光電荷成分ノイズ成分の信号を保持するようになる。上述のように、1行分のノイズ成分と、フォトダイオードで発生した光信号ノイズ成分が、それぞれCTN426,CTS427に蓄積される。次に、HSRの期間に、これら2信号の並びを不図示の水平シフトレジスタにより制御される制御パルスPHS,PHNによってそれぞれ容量CHN430,CHS431に転送する。そして容量CHN430,CHS431に蓄積されたノイズ成分と光信号ノイズ成分は、差動アンプ432によって、光信号ノイズ成分-ノイズ成分、すなわち光信号となって出力される。以上、図1乃至図7を参照しつつ本実施形態にかかる撮像装置について説明してきたが、本発明はこれに限定されず、様々な形態をとることが可能である。例えば、図2乃至図5で説明した画素構成について、画素の構造をわかりやすく説明するため、マイクロレンズを共有する分割画素を2分割の構成としたが、本発明はこれに限定されず、2x2の4分割など、3分割以上の分割画素を有する構成としてもよい。また、図3で説明した撮像素子の各画素の素子断面構造については、光導波路445の光入射面結像面αは、第2の電極416や第3の電極417よりも光電変換部402に近い側として説明したが、本発明はこれに限定されない。すなわち、結像面α及び結像面βが撮影レンズの瞳と略結像関係になるようにマイクロレンズ442の曲率を構成していれば、光導波路445とその他の構成要素との位置関係は、どのような態様でも構わない。例えば、マイクロレンズ442の曲率を変えて、第3の電極層中で結像するように、光導波路を第3の電極層中から形成することで、光電変換層を下方にシフトさせなくてもよい構造となる。"