アナログ映像信号と同期信号を含む映像信号が入力される画像表示装置であって、前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するPLL部と、前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するA/D変換部と、前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、前記PLL部、前記同期検出部及び前記映像検出部を制御するCPU部と、を有し、前記CPU部は、前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、前記PLL部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第1の値に設定し、該第1の値に設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を4の倍数に変換し、該変換後の分周比を第2の値として前記PLL部の分周比を設定し、該第2の値で設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、該算出した分周比を基に前記PLL部の分周比を再設定することを特徴とする画像表示装置。前記分周比として設定される第1の値は、前記入力される映像信号の種類に応じて予め決められた水平総ドット数に基づいて算出されることを特徴とする請求項1記載の画像表示装置。前記同期信号情報は、水平同期周波数及び垂直同期周波数、または垂直総ライン数であることを特徴とする請求項1または2記載の画像表示装置。前記CPU部は、前記分周比を再設定した後、前記映像信号に対する前記再生ドットクロックの位相調整を再び実施する請求項1乃至3のいずれか1項に記載の画像表示装置。アナログ映像信号と同期信号を含む映像信号が入力されると、前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するPLL部と、前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するA/D変換部と、前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、前記PLL部、前記同期検出部及び前記映像検出部を制御するCPU部と、を備えた画像表示装置により、外部から入力された前記映像信号に対応して前記再生ドットクロックの周波数を調整するための周波数調整方法であって、前記CPU部が、前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、前記PLL部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第1の値に設定し、該第1の値に設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を4の倍数に変換し、該変換後の分周比を第2の値として前記PLL部の分周比を設定し、該第2の値で設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、該算出した分周比を基に前記PLL部の分周比を再設定することを特徴とする周波数調整方法。前記分周比として設定される第1の値は、前記入力される映像信号の種類に応じて予め決められた水平総ドット数に基づいて算出されることを特徴とする請求項5記載の周波数調整方法。前記同期信号情報は、水平同期周波数及び垂直同期周波数、または垂直総ライン数であることを特徴とする請求項5または6記載の周波数調整方法。アナログ映像信号と同期信号を含む映像信号が入力されると、前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するPLL部と、前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するA/D変換部と、前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、前記PLL部、前記同期検出部及び前記映像検出部を制御するCPU部と、を備えた画像表示装置における、外部から入力された前記映像信号に対応して前記再生ドットクロックの周波数を調整するためのプログラムであって、前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、前記PLL部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第1の値に設定し、該第1の値に設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を4の倍数に変換し、該変換後の分周比を第2の値として前記PLL部の分周比を設定し、該第2の値で設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、該算出した分周比を基に前記PLL部の分周比を再設定する処理を前記CPU部に実行させるためのプログラム。前記分周比として設定される第1の値を、前記入力される映像信号の種類に応じて予め決められた水平総ドット数に基づいて算出するための請求項8記載のプログラム。前記同期信号情報が、水平同期周波数及び垂直同期周波数、または垂直総ライン数である請求項8または9記載のプログラム。近年、映像信号は多種多様になり、画像表示装置には様々なフォーマットの映像信号が入力される。代表的なものとしては、上記VESAVideoElectronicsStandardsAssociation規格であるXGAeXtendedGraphicsArrayやSXGASuperXGA等がある。また、デジタルハイビジョン映像の普及により、ワイドサイズ画面の需要が高まり、XGAの横幅を拡大したWXGAWideXGA:1280×768フォーマットの信号も出現している。一方、画像表示装置には、上述したように映像信号の他に水平同期信号や垂直同期信号しか供給されないため、これらの同期信号情報のみ用いて入力された映像信号の種類フォーマットを正確に判定するのは困難である。また、画像表示装置には、映像信号を1画面毎に記憶するためのフレームメモリを備えているが、フレームメモリは、コスト等の関係から記憶容量が限られているため、フレームメモリで取り込み可能な水平方向の映像データ数以下、取り込み幅と称すと、表示対象となる水平方向の映像データ数である水平表示幅とが異なることがある。水平表示幅がフレームメモリの取り込み幅よりも大きい場合、アナログ映像信号のA/D変換時のサンプリング数を減らすことで、水平表示幅をフレームメモリの取り込み幅に一致させている。また、水平表示幅がフレームメモリの取り込み幅よりも小さい場合、通常、アナログ映像信号のA/D変換時のサンプリング数を増やすことで、水平表示幅をフレームメモリの取り込み幅に一致させている。A/D変換は、水平同期信号から生成する再生ドットクロックを用いて行われるため、水平表示幅がフレームメモリの取り込み幅と一致するように再生ドットクロックの周波数を調整する必要がある。さらに、近年の映像信号の高解像度化に伴い、再生ドットクロックが、上記A/D変換器や映像信号をディスプレイ等に表示させるための処理を実行する映像処理部で動作可能な最大動作周波数をオーバーしてしまうことがある。この場合、フレームメモリによる映像データの取り込み幅を減らして再生ドットクロックが上記最大動作周波数をオーバーしないように調整を行う必要も生じる。しかしながら、上述したように映像信号の種類フォーマットを正しく判定するのは困難であり、再生ドットクロックを生成するPLL回路では、映像信号の種類やフレームメモリの取り込み幅に応じて分周比が正しく設定される保障がない。そのため、映像信号を取り込むための再生ドットクロックの周波数と映像信号の周波数とにズレが生じ、画像を正しく表示することができなくなる。本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、映像信号の種類に応じた最適な周波数の再生ドットクロックが得られ、画像を正しく表示できる画像表示装置及びその周波数調整方法を提供することを目的とする。上記目的を達成するため本発明の画像表示装置は、アナログ映像信号と同期信号を含む映像信号が入力される画像表示装置であって、前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するPLL部と、前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するA/D変換部と、前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、前記PLL部、前記同期検出部及び前記映像検出部を制御するCPU部と、を有し、前記CPU部は、前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、前記PLL部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第1の値に設定し、該第1の値に設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を4の倍数に変換し、該変換後の分周比を第2の値として前記PLL部の分周比を設定し、該第2の値で設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、該算出した分周比を基に前記PLL部の分周比を再設定することを特徴とする。一方、本発明の周波数調整方法は、アナログ映像信号と同期信号を含む映像信号が入力されると、前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するPLL部と、前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するA/D変換部と、前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、前記PLL部、前記同期検出部及び前記映像検出部を制御するCPU部と、を備えた画像表示装置により、外部から入力された前記映像信号に対応して前記再生ドットクロックの周波数を調整するための周波数調整方法であって、前記CPU部が、前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、前記PLL部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第1の値に設定し、該第1の値に設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を4の倍数に変換し、該変換後の分周比を第2の値として前記PLL部の分周比を設定し、該第2の値で設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、該算出した分周比を基に前記PLL部の分周比を再設定することを特徴とする。上記のような構成及び方法では、ほとんどの規格の映像信号では、水平総ドット数が4の倍数であることから、水平同期信号から再生ドットクロックを生成するPLL部の分周比も4の倍数が正しい値と考えられる。したがって、水平表示幅の実測値を用いて算出したPLL部の分周比を4の倍数に変換することで、映像信号の種類に応じた、より最適なPLL部の分周比が得られる。また、再生ドットクロックの位相調整終了後、水平表示幅の実測値を用いて分周比を再設定することで、フレームメモリの記憶容量の制限等によりフレームメモリの取り込み幅と実際の映像信号の水平表示幅とが異なる場合に、上記PLL部の分周比を4の倍数に変換したことで誤差が生じても、分周比が正しい値に修正される。本発明によれば、映像信号の種類に応じた最適な周波数の再生ドットクロックが得られ、表示エリア内の全ての映像信号を正確にフレームメモリに取り込むことが可能になるため、画像を正しく表示することができる。次に本発明について図面を用いて説明する。図1は本発明の画像表示装置の一構成例を示すブロック図であり、図2は図1に示したCPU部の一構成例を示すブロック図である。また、図3は図1に示したPLL部の一構成例を示すブロック図である。なお、図1に示す画像表示装置には、PC等から入力される映像信号がコンポジット信号やシンクオングリーン信号である場合、不図示の同期分離部によってアナログ映像信号と同期信号水平同期信号及び垂直同期信号とに分離されて入力されるものとする。図1に示すように、画像表示装置は、再生ドットクロックを用いてアナログ映像信号をデジタル映像信号に変換するA/D変換部1と、水平同期信号を逓倍して再生ドットクロックを生成すると共に、アナログ映像信号に対する再生ドットクロックの位相調整が可能なPLL部2と、水平同期信号及び垂直同期信号から水平同期周波数、垂直同期周波数及び垂直総ライン数等の同期信号情報を検出する同期検出部3と、デジタル映像信号から実際に表示する表示信号を検出し、水平方向及び垂直方向の映像開始位置、並びに水平表示幅等の値を映像信号情報として出力する映像検出部4と、デジタル映像信号をフレーム単位で保持するフレームメモリ7と、フレームメモリ7から読み出されたデジタル映像信号にしたがって画像を表示する表示部8と、フレームメモリ7からデジタル映像信号を読み出し、読み出したデジタル映像信号に基づく映像を表示部8に表示させるための処理を実行する映像処理部6と、同期検出部3及び映像検出部4で検出された情報を取得し、所要の演算処理を行うCPU部5とを有する。なお、垂直総ライン数とは、パルス信号である垂直同期信号間に存在する総ライン数を指す。図2に示すように、CPU部5は、プログラムにしたがって処理を実行するCPU11を含む処理装置コンピュータであり、CPU11と、CPU11の処理で必要な情報を一時的に記憶する主記憶装置12と、CPU11に所要の処理を実行させるためのプログラムが記録された記録媒体13と、入力信号の種類フォーマットに対応する、予め設定されたPLL部2の分周比の仮設定値nや位相調整値等が蓄積されるデータ蓄積装置14と、主記憶装置12、記録媒体13及びデータ蓄積装置14とのデータ転送を制御するメモリ制御インタフェース部15と、PLL部2、同期検出部3、映像検出部4及び映像処理部6と情報を送受信するためのインタフェース部16とを備えている。CPU11と、メモリ制御インタフェース部15及びインタフェース部16とはバス17を介して接続されている。CPU部5は、記録媒体13に格納されたプログラムにしたがってCPU11により処理を実行することで以下に記載するCPU部5の機能を実現する。記録媒体13は、磁気ディスク、半導体メモリ、光ディスクあるいはその他の記録媒体であってもよい。図3に示すように、PLL部2は、位相比較器21、チャージポンプ22、VCOVoltageControlledOscillator:電圧制御発振器23、分周器24、遅延量調整回路25及びバッファ26を備えている。位相比較器21は、水平同期信号と分周器24の出力信号との位相を比較し、その位相差信号を出力する。チャージポンプ22は位相比較器21から出力された位相差信号に比例する直流電圧をVCO23に供給する。VCO23は、チャージポンプ22から出力された直流電圧にしたがって所定の周波数の信号を発振する。分周器24は、VCO23の出力信号を分周して位相比較器21へ帰還する。このような構成では、位相比較器21に入力される水平同期信号を、分周器24に設定された分周比で逓倍された周波数の信号がVCO23から出力される。VCO23の出力信号は、遅延量調整回路25によりCPU部5から設定される位相調整値に基づいて遅延され、バッファ26を介して再生ドットクロックとして出力される。同期検出部3、映像検出部4及び映像処理部6は、メモリや論理回路を含む集積回路装置、あるいはプログラム等にしたがって処理を実行するDSPやCPU等を備えた集積回路装置によって実現できる。本発明の画像表示装置では、CPU部5の処理によって、入力されたアナログ映像信号の垂直総ライン数を基に該入力信号の種類フォーマットを推定し、推定した種類に対応するPLL部2の分周比及び位相調整値を予め決定していた値に暫定的に設定仮設定する。そして、仮設定後の分周比を基にPLL部2で生成した再生ドットクロックを用いて水平表示幅を映像検出部4により測定する。このとき、PLL部2の分周比及び位相調整値は正確ではないため、実測値が正しい水平表示幅になるとは限らない。したがって、CPU部5により水平表示幅の実測値と取り込み幅とが一致するようにPLL部2の分周比を算出して修正する。また、このとき算出したPLL部2の分周比を4の倍数に変換する。これは、ほとんどの規格の映像信号では、水平総ドット数が4の倍数であることから、水平同期信号から再生ドットクロックを生成するPLL部2の分周比も4の倍数が正しい値と考えられることによる。なお、水平総ドット数とは、パルス信号である水平同期信号間に存在する総画素データ数を指す。PLL部2の分周比の設定が終了すると、4の倍数に変換した分周比を基にPLL部2で生成した再生ドットクロックを用いて、アナログ映像信号に対する再生ドットクロックの位相調整を実施する。上述したように画像表示装置が備えるフレームメモリ7はコスト等の関係から記憶容量が限られている。そのため、フレームメモリ7で取り込み可能な水平表示幅取り込み幅と実際の映像信号の水平表示幅とは異なることがある。映像信号の水平表示幅がフレームメモリ7の取り込み幅よりも大きい場合、上述したようにアナログ映像信号のA/D変換時のサンプリング数を減らすことで、映像信号の水平表示幅をフレームメモリの取り込み幅に一致させる。また、映像信号の水平表示幅がフレームメモリ7の取り込み幅よりも小さい場合、上述したようにアナログ映像信号のA/D変換時のサンプリング数を増やすことで、映像信号の水平表示幅をフレームメモリの取り込み幅に一致させる。このような場合、PLL部2の分周比を4の倍数に変換すると、水平表示幅の実測値がフレームメモリ7で取り込み可能な水平表示幅取り込み幅と一致しなくなることがある。また、上述したように、再生ドットクロックがA/D変換部1及び映像処理部6の最大動作周波数をオーバーしてしまうことがある。この場合、フレームメモリ7による取り込み幅を減らし、再生ドットクロックが最大動作周波数をオーバーしないように調整をする必要が生じる。結果的に実際の映像信号の水平表示幅とフレームメモリ7の取り込み幅が異なってしまう。以上のハード的な制約により、単純にPLL部2の分周比を4の倍数に設定するというわけにはいかなくなる。そこで、本発明の画像表示装置では、再生ドットクロックの位相調整が終了した後、該再生ドットクロックを用いて水平表示幅を再び測定し、その実測値と取り込み幅とが一致するようにPLL部2の分周比を再度計算する。この段階では、再設定した分周比を4の倍数に変換することなく、算出した分周比をPLL部2に再設定して処理を終了する。本発明によれば、水平表示幅の実測値を用いて算出したPLL部2の分周比を4の倍数に変換することで、映像信号の種類に応じた、より最適なPLL部2の分周比が得られる。また、再生ドットクロックの位相調整終了後、水平表示幅の実測値を用いて分周比を再設定することで、フレームメモリ7の記憶容量の制限等によりフレームメモリの取り込み幅と実際の映像信号の水平表示幅とが異なる場合に、上記PLL部2の分周比を4の倍数に変換することで誤差が生じても、分周比が正しい値に修正される。したがって、映像信号の種類に応じた最適な周波数の再生ドットクロックが得られ、表示エリア内の全ての映像信号を正確にフレームメモリ7に取り込むことが可能になるため、画像を正しく表示することができる。次に、本発明の画像表示装置の処理手順について図面を用いて説明する。図4は図1に示した画像処理装置の処理手順を示すフローチャートである。図4に示すように、CPU部5は、まずフレームメモリ7の記憶容量に応じてフレームメモリ7で取り込み可能なデジタル映像信号の水平方向の取り込み幅Eを決定するステップS1。取り込み幅Eは、表示部8の解像度にも合わせて、例えばXGAに対応する1024に設定する。なお、取り込み幅Eは1024に限定されるものではなく、フレームメモリ7がより大きな記憶容量を備えている場合は、例えばSXGAに対応する1280、あるいはそれ以上の値に設定することも可能である。但し、その場合は表示部8の解像度もSXGAやそれ以上の値に対応できる必要がある。次に、CPU部5は、同期検出部3で検出された水平同期周波数、垂直同期周波数、垂直総ライン数等の同期信号情報を取得し、垂直総ライン数の値を基に入力信号アナログ映像信号の種類フォーマットを判別するステップS2。例えば、垂直同期周波数が60、004Hz周期16.666ms、水平同期周波数が48、363KHz周期20.677μsである場合、垂直総ライン数は806=16.666/20.677×1000であるため、入力信号の種類は上記XGAであると判別する。なお、XGAやSXGA等は、VESA規格によって上記水平総ドット数及び垂直総ライン数が決められている。XGAの場合、水平総ドット数は1344、垂直総ライン数は806である。XGAでは、上記1024×768の映像信号が、この1344×806で構成されるフレーム内に収容される。続いて、CPU部5は、ステップS2の処理で判別した入力信号の種類に応じて、予め決められた分周比n及び位相調整値をPLL部2に仮設定するステップS3。分周比の仮設定値n及び位相調整値は、図2に示したデータ蓄積装置14に格納された、予め作成したテーブルを参照して入力信号のフォーマットに対応する値を読み出せばよい。例えば、入力信号の種類が上記XGAである場合、水平総ドット数は1344であるため、PLL部2の分周比の仮設定値nも1344に設定すればよい。次に、CPU部5は、映像検出部4で検出された映像信号情報から水平表示幅の実測値Wを取得するステップS4。映像検出部4は、予め決められたしきい値を備え、該しきい値よりもレベルが大きいデジタル映像信号を表示対象の信号と判定し、水平同期信号、水平方向の映像開始位置及び映像終了位置、並びに再生ドットクロックを用いて水平表示幅の実測値Wを測定する。ここでは、PLL部2に仮設定した位相調整値が正確な値ではない可能性が高いため、水平表示幅の実測値Wは所望の水平表示幅取り込み幅Eと一致しないことが多い。CPU部5は、水平表示幅の実測値Wと取り込み幅Eとが等しくなるように再生ドットクロックの周波数を調整するため、PLL部2の分周比を計算するステップS5。このとき、分周比の設定値nは、n=n×E/Wで求める。さらに、本発明では算出したnを4の倍数に変換するステップS6。例えば、ステップS4の処理で求めた水平表示幅の実測値Wが1025であった場合、n=1344×1024/1025=1342少数点以下切り捨てとなる。さらに、n=INT13422/4×4=1344を求め、nを4の倍数に変換する。ここで、INTは、計算結果の少数点以下を切り捨てて整数のみを抽出する演算を示している。この演算は、変換前の数値を、その近傍の4の倍数の数値に1捨2入する処理に等しい。PLL部2の分周比が決定すると、CPU部5は、該分周比を基に生成される再生ドットクロックの位相を調整するステップS7。CPU部5は、PLL部2の位相調整値を順次変化させ、映像検出部4から位相調整値毎の映像信号情報を読み出す。そして、それらの映像信号情報を解析して最適な位相調整値を導き出し、PLL部2に設定する。再生ドットクロックの位相調整方法については、例えば本出願人が先に出願した特願2006-181437号等に詳細に記載されている。次に、CPU部5は、ステップS4の処理と同様に、映像検出部4で検出された映像信号情報から、位相調整後の再生ドットクロックを用いて測定された水平表示幅の実測値Wを取得するステップS8。ここでは、再生ドットクロックの位相調整が終了しているため、再生ドットクロックの位相ずれに起因する水平表示幅の実測値のズレは生じない。しかしながら、上述したように映像信号の水平表示幅とフレームメモリ7の取り込み幅とが異なる場合、上記ステップS6の処理で分周比を4の倍数に変換しているため、水平表示幅の実測値Wが所望の水平表示幅取り込み幅Eと一致しないことがある。本発明では、CPU部5は、水平表示幅の実測値Wと取り込み幅Eとが等しくなるように、PLL部2の分周比を再度計算するステップS9。このとき、分周比の再設定値nは、n=n×E/Wで求める。ここでは、算出したnを4の倍数に変換することなくPLL部2の分周器24に設定して処理を終了する。なお、ステップS9の処理でPLL部2の分周比を再設定すると、一般的にはステップS7の処理と同様に再生ドットクロックの位相をもう一度調整する必要があると考えられる。しかしながら、位相調整処理は、数フレーム~数十フレームの映像信号情報を用いて最適な位相調整値を導き出すため、他の処理と比べて非常に長い処理時間を要する。そのため、位相調整処理の回数は必要最小限であることが望ましい。本発明では、ステップS6とステップS9の処理で設定される分周比の差が4以内であるため、再生ドットクロックの周波数はわずかしか変化しない。そのため、位相調整後にPLL部2の分周比を変えても再生ドットクロックの位相はほとんど変化しない。したがって、ステップS9の処理後に再生ドットクロックの位相調整を再度実施しなくても、表示映像にはほとんど影響しない。すなわち、本発明では、位相調整後にPLL部2の分周比を変えても再生ドットクロックの位相調整を再度実施しない。その場合、位相調整処理が1度で済むため、再生ドットクロックの周波数調整や位相調整に要する全体の処理時間が長くなることがない。なお、処理時間が長くなることが特に問題とならない場合は、ステップS9の処理でPLL部2の分周比を再設定した後に、もう一度再生ドットクロックの位相調整を実施してもよい。その場合、映像信号に対する再生ドットクロックの位相がより正確に一致するため、位相ズレによる表示画像の劣化が低減する。次に本発明の画像処理装置の実施例について説明する。第1実施例第1実施例は画像処理装置にXGAに対応する1024×76860Hzのアナログ映像信号が入力される例である。この場合、入力信号の垂直同期周波数は60、004Hz周期16.666ms、水平同期周波数は48、363KHz周期20.677μs、垂直総ライン数は806=16.666/20.677×1000、水平総ドット数は1344である。なお、取り込み幅Eは、フレームメモリ7の記憶容量の制限から1024とする。CPU部5は、ステップS2の処理にて、垂直総ライン数=806から入力信号をXGAと判別し、ステップS3の処理にてPLL部2の分周比を1344に仮設定する。次に、CPU部5は、ステップS3の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Wを映像検出部4からステップS4にて取得する。ここでは、W=1025が得られたとする。この場合、水平表示幅の実測値Wがフレームメモリ7の取り込み幅E=1024よりも大きいため、表示対象の映像信号がフレームメモリ7に全て取り込めずに、表示映像の一部が欠けるおそれがある。CPU部5は、ステップS5にて、水平表示幅の実測値Wと取り込み幅Eとが等しくなるように、PLL部2の分周比を設定する。このとき、分周比の設定値nは、n=1344×1024/1025=1342少数点以下切り捨てとなる。さらに、ステップS6にて、n=INT13422/4×4=1344を求め、nを4の倍数に変換する。次に、CPU部5は、ステップS7にて再生ドットクロックの位相を調整する。再生ドットクロックの位相調整後、CPU部5は、ステップS7の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Wを映像検出部4からステップS8にて再び取得する。ここでは、再生ドットクロックの位相調整が終了し、さらに分周比の再設定値nを4の倍数に変換することで実測値W=1024が得られたとする。最後に、CPU部5は、ステップS9にて水平表示幅の実測値Wと取り込み幅Eとが等しくなるようにPLL部2の分周比を再度設定する。ここで、分周比の再設定値nは、n=1344×1024/1024=1344となる。第2実施例第2実施例は画像処理装置に1280×76860Hzの映像信号が入力される例である。この場合、入力信号の垂直同期周波数は59.833Hz周期16.713ms、水平同期周波数は47、986KHz周期20.839μs、垂直総ライン数は802=16.713/20.839×1000、水平総ドット数は1688である。なお、水平表示幅Eはフレームメモリ7の記憶容量の制限から1024とする。CPU部5は、ステップS2の処理にて、垂直総ライン数=802から映像信号の種類を判別する。ここでは、第1実施例で例示した入力信号と垂直総ライン数の値が近いため、第1実施例で例示した入力信号と区別することが困難である。そのため、CPU部5は、入力信号の種類が第1実施例と同じ1024×768XGAと判定し、ステップS3の処理にてPLL部2の分周比を1344に仮設定する。本実施例では、映像信号のフォーマットが1280×768であるため、フレームメモリ7で取り込み可能な取り込み幅Eを1024とすると、全ての映像信号をフレームメモリ7に取り込むことができない。そのため、アナログ映像信号のA/D変換時のサンプリング数を1280から1024に減らすことで、映像信号の水平表示幅を1024に変換する。CPU部5は、ステップS3の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Wを映像検出部4からステップS4にて取得する。ここでは、W=1019が得られたとする。CPU部5は、ステップS5にて、水平表示幅の実測値Wと取り込み幅Eとが等しくなるようにPLL部2の分周比を設定する。このとき、分周比の設定値nは、n=1344×1024/1019=1350少数点以下切り捨てとなる。さらに、ステップS6にて、n=INT13502/4×4=1352を求め、nを4の倍数に変換する。次に、CPU部5は、ステップS7にて再生ドットクロックの位相を調整する。再生ドットクロックの位相調整後、CPU部5は、ステップS7の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Wを映像検出部4からステップS8にて再び取得する。ここでは、再生ドットクロックの位相調整が終了し、さらに分周比の再設定値nを4の倍数に変換したことで、実測値W=1025が得られたとする。最後に、CPU部5は、ステップS9にて水平表示幅の実測値Wと水平表示幅Eとが等しくなるようにPLL部2の分周比を再度設定する。このとき、分周比の再設定値nは、n=1352×1024/1025=1350となる。第3実施例第3実施例は画像処理装置にSXGAに対応する1280×102460Hzの映像信号が入力される例である。この場合、垂直同期周波数は60.020Hz周期16.661ms、水平同期周波数は63.981KHz周期15.630μs、垂直総ライン数は1066=16.661/15.630×1000、水平総ドット数は1688である。なお、水平表示幅Eはフレームメモリ7の記憶容量の制限から1024とする。CPU部5は、ステップS2の処理にて入力信号の垂直総ライン数=1066から映像信号の種類を判別する。ここでは、入力信号がSXGAと判別し、ステップS3の処理にてPLL部2の分周比に1350を仮設定する。本実施例では、映像信号のフォーマットが1280×1024であるため、フレームメモリ7で取り込み可能な取り込み幅Eを1024とすると、全ての映像信号をフレームメモリ7に取り込むことができない。そのため、第2実施例と同様にアナログ映像信号のA/D変換時のサンプリング数を1280から1024に減らすことで、映像信号の水平表示幅を1024に変換する。そのため、PLL部2の分周比は、水平表示幅が取り込み幅E1024に一致すると予め想定した値である上記1350とする。CPU部5は、ステップS3の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Wを映像検出部4からステップS4にて取得する。ここでは、W=1023が得られたとする。CPU部5は、ステップS5にて、水平表示幅の実測値Wと取り込み幅Eとが等しくなるようにPLL部2の分周比を再度設定する。このとき、分周比の再設定値nは、n=1350×1024/1023=1351少数点以下切り捨てとなる。さらに、ステップS6にて、n=INT13512/4×4=1352を求め、nを4の倍数に変換する。次に、CPU部5は、ステップS7にて再生ドットクロックの位相を調整する。再生ドットクロックの位相調整後、CPU部5は、ステップS7の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Wを映像検出部4からステップS8にて再び取得する。ここでは、再生ドットクロックの位相調整が終了し、さらに分周比の再設定値nを4の倍数に変換したことで、実測値W=1025が得られたとする。最後に、CPU部5は、ステップS9にて水平表示幅の実測値Wと取り込み幅Eとが等しくなるようにPLL部2の分周比を再度設定する。このとき、分周比の再設定値nは、n=1352×1024/1025=1350となる。