不揮発性記憶装置に接続されたバウンダリスキャンレジスタ装置である第1バウンダリスキャンレジスタ装置、及び、該不揮発性記憶装置に接続されないバウンダリスキャンレジスタ装置である第2バウンダリスキャンレジスタ装置を含む回路であって、該第1バウンダリスキャンレジスタ装置及び該第2バウンダリスキャンレジスタ装置の双方を経由する第1経路と、該第1バウンダリスキャンレジスタ装置を経由し該第2バウンダリスキャンレジスタ装置を経由しない第2経路とが切り替え可能に接続されたバウンダリスキャン回路と、TAPTestAccessPortコントローラから前記バウンダリスキャンレジスタ装置に入力される制御信号の入力経路が、前記第1経路又は前記第2経路の切り替えに応じて切り替え可能に接続された制御信号回路と、前記第1経路又は前記第2経路を指定する信号を、前記バウンダリスキャン回路及び前記制御信号回路に出力する信号出力部とを備え、前記バウンダリスキャン回路は、前記信号出力部によって出力される信号に従って、前記第1経路と前記第2経路とを切り替え、前記制御信号回路は、前記信号出力部によって出力される信号に従って、前記入力経路を切り替えることを特徴とする集積回路。前記バウンダリスキャン回路は、前記第2バウンダリスキャンレジスタ装置の前段に、前記信号出力部によって出力された信号に応じて出力先を切り替えるセレクタを有し、前記セレクタは、前記信号が前記第1経路を指定する場合には、該セレクタの後段に接続された前記第2バウンダリスキャンレジスタ装置を経由する経路に出力先を切り替え、前記信号が前記第2経路を指定する場合には、前記第2バウンダリスキャンレジスタ装置を経由しない経路に出力先を切り替えることで、前記第1経路と前記第2経路とを切り替えることを特徴とする請求項1に記載の集積回路。前記信号出力部は、フリップフロップ回路、又は、前記TAPコントローラによって制御されるレジスタ装置であることを特徴とする請求項1又は2に記載の集積回路。前記第1バウンダリスキャンレジスタ装置は、複数のバウンダリスキャンレジスタ装置を更に含み、該複数のバウンダリスキャンレジスタ装置のうち、前記不揮発性記憶装置の端子数に応じた所定数のバウンダリスキャンレジスタ装置を選択可能に接続されたものであることを特徴とする請求項1~3のいずれか一つに記載の集積回路。前記第1バウンダリスキャンレジスタ装置は、入力された信号に応じて出力先を切り替えるセレクタを2つのバウンダリスキャンレジスタ装置の間に有し、前記セレクタは、前記信号に応じて、該セレクタの後段に接続されたバウンダリスキャンレジスタ装置を経由する経路と経由しない経路とに出力先を切り替えることで、前記端子数に応じた所定数のバウンダリスキャンレジスタ装置を選択することを特徴とする請求項1~4のいずれか一つに記載の集積回路。集積回路で実行される不揮発性記憶装置書き換え方法であって、前記集積回路は、不揮発性記憶装置に接続されたバウンダリスキャンレジスタ装置である第1バウンダリスキャンレジスタ装置、及び、該不揮発性記憶装置に接続されないバウンダリスキャンレジスタ装置である第2バウンダリスキャンレジスタ装置を含む回路であって、該第1バウンダリスキャンレジスタ装置及び該第2バウンダリスキャンレジスタ装置の双方を経由する第1経路と、該第1バウンダリスキャンレジスタ装置を経由し該第2バウンダリスキャンレジスタ装置を経由しない第2経路とが切り替え可能に接続されたバウンダリスキャン回路と、TAPコントローラから前記バウンダリスキャンレジスタ装置に入力される制御信号の入力経路が、前記第1経路又は前記第2経路の切り替えに応じて切り替え可能に接続された制御信号回路とを備え、前記第2経路を指定する信号を前記バウンダリスキャン回路及び前記制御信号回路に出力する信号出力工程と、前記バウンダリスキャン回路にて、経路を前記第2経路に切り替える経路切り替え工程と、前記制御信号回路にて、前記制御信号の入力経路を、前記第2経路に応じて切り替える入力経路切り替え工程と、前記バウンダリスキャン回路に対して、前記不揮発性記憶装置に書込むデータを入力する入力工程とを含んだことを特徴とする不揮発性記憶装置書き換え方法。しかしながら、不揮発性記憶装置内の制御プログラムの書き換えにおいては、不揮発性記憶装置に関連する端子にさえデータが入力されれば十分であり、その他の端子にデータを入力する処理は不要である。端子の数は、数百個等、膨大な数である一方、不揮発性記憶装置に関連する端子は少数であるので、従来の技術では、制御プログラムの書き換えが効率的でないという課題があった。本発明は、上記に鑑みてなされたものであって、不揮発性記憶装置内の制御プログラムの書き換え時間を短縮することが可能な集積回路及び不揮発性記憶装置書き換え方法を提供することを目的とする。上述した課題を解決し、目的を達成するために、本発明は、集積回路は、バウンダリスキャン回路と、制御信号回路と、信号出力部とを備える。前記バウンダリスキャン回路は、不揮発性記憶装置に接続されたバウンダリスキャンレジスタ装置である第1バウンダリスキャンレジスタ装置、及び、該不揮発性記憶装置に接続されないバウンダリスキャンレジスタ装置である第2バウンダリスキャンレジスタ装置を含む回路であって、該第1バウンダリスキャンレジスタ装置及び該第2バウンダリスキャンレジスタ装置の双方を経由する第1経路と、該第1バウンダリスキャンレジスタ装置を経由し該第2バウンダリスキャンレジスタ装置を経由しない第2経路とが切り替え可能に接続される。前記制御信号回路は、TAPTestAccessPortコントローラから前記バウンダリスキャンレジスタ装置に入力される制御信号の入力経路が、前記第1経路又は前記第2経路の切り替えに応じて切り替え可能に接続される。前記信号出力部は、前記第1経路又は前記第2経路を指定する信号を、前記バウンダリスキャン回路及び前記制御信号回路に出力する。また、前記バウンダリスキャン回路は、前記信号出力部によって出力される信号に従って、前記第1経路と前記第2経路とを切り替える。また、前記制御信号回路は、前記信号出力部によって出力される信号に従って、前記入力経路を切り替える。また、本発明は、集積回路で実行される不揮発性記憶装置書き換え方法である。前記集積回路は、バウンダリスキャン回路と、制御信号回路とを備える。前記バウンダリスキャン回路は、不揮発性記憶装置に接続されたバウンダリスキャンレジスタ装置である第1バウンダリスキャンレジスタ装置、及び、該不揮発性記憶装置に接続されないバウンダリスキャンレジスタ装置である第2バウンダリスキャンレジスタ装置を含む回路であって、該第1バウンダリスキャンレジスタ装置及び該第2バウンダリスキャンレジスタ装置の双方を経由する第1経路と、該第1バウンダリスキャンレジスタ装置を経由し該第2バウンダリスキャンレジスタ装置を経由しない第2経路とが切り替え可能に接続される。前記制御信号回路は、TAPコントローラから前記バウンダリスキャンレジスタ装置に入力される制御信号の入力経路が、前記第1経路又は前記第2経路の切り替えに応じて切り替え可能に接続される。集積回路は、前記第2経路を指定する信号を前記バウンダリスキャン回路及び前記制御信号回路に出力する信号出力工程と、前記バウンダリスキャン回路にて、経路を前記第2経路に切り替える経路切り替え工程と、前記制御信号回路にて、前記制御信号の入力経路を、前記第2経路に応じて切り替える入力経路切り替え工程と、前記バウンダリスキャン回路に対して、前記不揮発性記憶装置に書込むデータを入力する入力工程とを含む。本発明によれば、不揮発性記憶装置内の制御プログラムの書き換え時間を短縮することができるという効果を奏する。以下に添付図面を参照して、集積回路及び不揮発性記憶装置書き換え方法の実施の形態を詳細に説明する。第1の実施の形態図1は、第1の実施の形態に係る集積回路12の構成図である。第1の実施の形態においては、以下に説明するように、全てのバウンダリスキャンレジスタ装置が数珠繋ぎ状に接続された従来の経路とは別に、不揮発性記憶装置に関連する端子と結合されたバウンダリスキャンレジスタ装置のみを経由する経路を新たに作製する。また、従来の経路と新たに作製した経路とを切り替え可能に接続する。この結果、不揮発性記憶装置内の制御プログラムの書き換え時には、新たに作製した経路を用いてデータが入力され、不揮発性記憶装置に関連しないその他の端子にはデータが入力されないので、書き換え時間を短縮することが可能になる。以下、集積回路12の一例を挙げて、詳細に説明する。図1に示すように、第1の実施の形態に係る回路ボード10上又は、装置10には、集積回路11と、集積回路12と、不揮発性記憶装置13とが搭載される。集積回路12内には、図1に示すようにバウンダリスキャンテスト回路が含まれているので、以下では、集積回路12を、適宜、バウンダリスキャンテスト回路12と称する。なお、集積回路12は、図1に図示しない素子等を含んでよい。また、不揮発性記憶装置13も、集積回路の一つである。バウンダリスキャンテスト回路12は、バウンダリスキャンテスト用のインタフェース以下、適宜テストインタフェースというと、TAPコントローラ120とを有する。また、テストインタフェースは、バウンダリスキャンテスト用のポートを有する。なお、バウンダリスキャンテスト用のポートについては後述する。また、バウンダリスキャンテスト回路12は、バウンダリスキャンレジスタ装置122と、バウンダリスキャンレジスタ装置123と、バウンダリスキャンレジスタ装置124と、出力セレクタ125とを有する。バウンダリスキャンレジスタ装置122~124は、シリアル入力、シリアル出力、パラレル入力、及びパラレル出力を有する。集積回路11は、バウンダリスキャンレジスタ装置124のパラレル入力及びパラレル出力を介してバウンダリスキャンテスト回路12に結合される。また、不揮発性記憶装置13は、バウンダリスキャンレジスタ装置123のパラレル入力及びパラレル出力を介してバウンダリスキャンテスト回路12に結合される。バウンダリスキャンテスト用のポートは、TDITestDataInput、TDOTestDataOutput、TCKTestClockinput、TMSTestModeSelectinput、及びTRSTTestResetinputである。なお、以下、TDI、TDO、TCK、TMS、TRSTと表記する場合は、ポート端子を意味し、TDI信号、TDO信号、TCK信号、TMS信号、TRST信号と表記する場合は、各ポート端子から入力された信号を意味する。TDIは、バウンダリスキャンテストデータ以下、適宜テストデータというの入力端子であり、TAPコントローラ120に接続されるとともに、経路セレクタ15を介して、バウンダリスキャンレジスタ装置122及びバウンダリスキャンレジスタ装置123それぞれに接続されている。また、TDOは、テストデータの出力端子であり、出力セレクタ125を介してTAPコントローラ120に接続されるとともに、出力セレクタ125を介して、バウンダリスキャンレジスタ装置124及び経路セレクタ14それぞれに接続されている。また、TCK、TMS、及びTRSTは、TAPコントローラ120を制御する信号の入力端子である。バウンダリスキャンレジスタ装置122~124は、シフトレジスタ及びアップデートレジスタを有する図示を省略。バウンダリスキャンレジスタ装置122~124は、TAPコントローラ120による制御の下、シリアル入力からシフトレジスタを介してシリアル出力にデータをシフトする処理、又は、パラレル入力、パラレル出力からシフトレジスタにデータを入力する処理、又は、シフトレジスタからアップデートレジスタまで、アップデートレジスタからパラレル入力、パラレル出力までデータを出力する処理、又は、バウンダリスキャンテスト回路12の端子と論理回路との間でデータを受け渡す処理等を行う。バウンダリスキャンレジスタ装置123は、不揮発性記憶装置13に関連する端子を有し、不揮発性記憶装置13に関連する入力及び出力を取り扱う。バウンダリスキャンレジスタ装置122は、不揮発性記憶装置13に関連する端子を有さず、TDIからバウンダリスキャンレジスタ装置123までのその他の入力及び出力を取り扱う。バウンダリスキャンレジスタ装置124は、不揮発性記憶装置13に関連する端子を有さず、バウンダリスキャンレジスタ装置123からTDOまでのその他の入力及び出力を取り扱う。ここで、第1の実施の形態に係るバウンダリスキャンテスト回路12においては、バウンダリスキャンレジスタ装置122~124全てを経由する第1経路と、バウンダリスキャンレジスタ装置123を経由し、バウンダリスキャンレジスタ装置122及びバウンダリスキャンレジスタ装置124を経由しない第2経路とが切り替え可能に接続される。具体的には、第1の実施の形態に係るバウンダリスキャンテスト回路12は、図1に示すように、経路セレクタ14と、経路セレクタ15と、バウンダリスキャンレジスタ装置122~124の入力及び出力に結合されている機能回路121と、フリップフロップFlipFlop回路16と、スイッチング素子17とを有する。また、バウンダリスキャンテスト回路12は、図1に示すように、経路切替信号用のポートとしてSELSelectを有する。バウンダリスキャンテスト回路12は、第1経路及び第2経路を切り替えるために、経路セレクタ14及び経路セレクタ15を有する。経路セレクタ14は、バウンダリスキャンレジスタ装置124の前段に配置され、経路セレクタ14の制御入力は、フリップフロップ回路16の出力に接続される。また、経路セレクタ14の入力は、バウンダリスキャンレジスタ装置123に接続され、経路セレクタ14の出力は、バウンダリスキャンレジスタ装置124及び出力セレクタ125それぞれに接続される。経路セレクタ15は、バウンダリスキャンレジスタ装置122の前段に配置され、経路セレクタ15の制御入力は、フリップフロップ回路16の出力に接続される。また、経路セレクタ15の入力は、TDIに接続され、経路セレクタ15の出力は、TDIに最も近いバウンダリスキャンレジスタ装置122及びバウンダリスキャンレジスタ装置123それぞれに接続される。フリップフロップ回路16の入力は、SELに接続される。また、フリップフロップ回路16の出力は、経路セレクタ14、経路セレクタ15、及びスイッチング素子17それぞれの制御入力に接続される。また、TAPコントローラ120と、バウンダリスキャンレジスタ装置122~124とは、スイッチング素子17を介して接続される。このような構成の下、バウンダリスキャンテスト回路12は、第1経路と第2経路との経路切替を制御するSEL信号の入力をSELから受け付け、フリップフロップ回路16がこのSEL信号を保持し、保持するSEL信号を、経路セレクタ14、経路セレクタ15、及びスイッチング素子17それぞれの制御入力に出力する。すると、経路セレクタ14は、フリップフロップ回路16によって出力されたSEL信号に応じて、出力先を切り替える。すなわち、経路セレクタ14は、SEL信号が第1経路を指定する場合には、経路セレクタ14の後段に接続されたバウンダリスキャンレジスタ装置124を経由する経路に出力先を切り替える。一方、SEL信号が第2経路を指定する場合には、経路セレクタ14の後段に接続されたバウンダリスキャンレジスタ装置124を経由しない経路に出力先を切り替える。また、経路セレクタ15は、フリップフロップ回路16によって出力されたSEL信号に応じて、出力先を切り替える。すなわち、経路セレクタ15は、SEL信号が第1経路を指定する場合には、経路セレクタ15の後段に接続されたバウンダリスキャンレジスタ装置122を経由する経路に出力先を切り替える。一方、SEL信号が第2経路を指定する場合には、経路セレクタ15の後段に接続されたバウンダリスキャンレジスタ装置122を経由しない経路に出力先を切り替える。また、スイッチング素子17は、フリップフロップ回路16によって出力されたSEL信号に応じて、TAPコントローラ120からバウンダリスキャンレジスタ装置122~124に入力される制御信号の入力経路を切り替える。すなわち、スイッチング素子17は、SEL信号が第1経路を指定する場合には、スイッチをオンに制御し、TAPコントローラ120からの入力信号が、バウンダリスキャンレジスタ装置122~124全てに入力されるように制御する。一方、SEL信号が第2経路を指定する場合には、スイッチをオフに制御し、TAPコントローラ120からの入力信号が、バウンダリスキャンレジスタ装置123のみに入力されるように制御する。言い換えると、第1経路とは、経路15a-バウンダリスキャンレジスタ装置122-バウンダリスキャンレジスタ装置123-経路14a-バウンダリスキャンレジスタ装置124の経路である。一方、第2経路とは、経路15b-バウンダリスキャンレジスタ装置123-経路14bの経路である。このため、SEL信号が第1経路を指定する場合には、経路セレクタ15は、経路15a及び経路15bのうち経路15aを選択し、TDIから入力されたデータを、バウンダリスキャンレジスタ装置122に出力する。バウンダリスキャンレジスタ装置122に入力されたデータは、バウンダリスキャンレジスタ装置123を経由して経路セレクタ14に出力される。すると、経路セレクタ14は、経路14a及び経路14bのうち経路14aを選択し、バウンダリスキャンレジスタ装置123から入力されたデータを、バウンダリスキャンレジスタ装置124に出力する。この結果、SEL信号が第1経路を指定する場合、TDIから入力されたデータは、第1経路、すなわちバウンダリスキャンレジスタ装置122~124全てを経由して、出力セレクタ125に出力される。一方、SEL信号が第2経路を指定する場合、すなわち、不揮発性記憶装置13内の制御プログラムの書き換えを行う場合、経路セレクタ15は、経路15a及び経路15bのうち経路15bを選択し、TDIから入力されたデータを、バウンダリスキャンレジスタ装置123に直接出力する。バウンダリスキャンレジスタ装置123に入力されたデータは、不揮発性記憶装置13に入力され、不揮発性記憶装置13内の制御プログラムの書き換えが行われる。また、経路セレクタ14は、経路14a及び経路14bのうち経路14bを選択し、バウンダリスキャンレジスタ装置123から入力されたデータを、出力セレクタ125に直接出力する。この結果、SEL信号が第2経路を指定する場合、TDIから入力されたデータは、第2経路、すなわちバウンダリスキャンレジスタ装置123を経由し、バウンダリスキャンレジスタ装置122及びバウンダリスキャンレジスタ装置124を経由せずに、出力セレクタ125に出力される。さて、第1の実施の形態に係るバウンダリスキャンテスト回路12は、通常モード及びテストモードにて動作する。通常モードにて動作時、バウンダリスキャンレジスタ装置122~124は機能せず、機能回路121と、集積回路11と、不揮発性記憶装置13とは、互いに直接通信を行う。一方、テストモードにて動作時、バウンダリスキャンレジスタ装置122~124は機能し、TDIから入力されたデータは、バウンダリスキャンレジスタ装置122~124を介して、機能回路121、集積回路11、及び不揮発性記憶装置13に供給される。また、データは、機能回路121、集積回路11、及び不揮発性記憶装置13から、バウンダリスキャンレジスタ装置122~124を介して受信される。第1の実施の形態に係るバウンダリスキャンテスト回路12は、テストモードにて動作時、例えば、JTAG標準IEEETheInstituteofElectricalandElectronicsEngineers標準1149に従って動作する。続いて、図2は、第1の実施の形態におけるTAPコントローラ120の状態遷移図である。図2は、TAPコントローラ120が遷移し得る複数の状態を示す。また、図2において、楕円状の印は、各遷移状態を示し、矢印は、遷移を示す。矢印には、TMS信号の値0又は1が記載されている。TAPコントローラ120が特定の状態にあり、TCK信号が立ち上がりエッジの状態の時、図2に示すように、TAPコントローラ120は、TMS信号の値に応じて、次の状態への遷移を行う。従って、TAPコントローラ120は選択可能な一連の状態を辿る。ステートマシンは、例えば、状態レジスタ図示を省略と、メモリ図示を省略と、それぞれの状態に対応する位置とを使用して、実施することができる。ステートマシンとは、一般に異なる状態を連続的にとることができる回路であって、且つ、各状態に続く状態を少なくとも部分的に定義する回路のことである。状態レジスタとメモリとを有する場合、状態レジスタは、現在の状態に対応するアドレスを格納する。各アドレスには、ステートマシンがそのアドレスに対応する状態にある時に各回路に流される信号値が格納される。また、このアドレスには、現在の状態から到達できる状態に対応するアドレスを示す情報も含まれる。TMS信号の制御下において、これらのアドレスの1つが選択され、TCK信号の立ち上がりエッジにおいて状態レジスタに格納される。図2において、遷移状態の第1列20には、データの読み取り及び書き込みに関連する状態が含まれる。遷移状態の第2列21には、命令の読み取り命令に関連する状態が含まれる。例えば、データを読み取るため、又は、書き込むために、TAPコントローラ120が、TESTLOGICRESET状態からRUNTESTIDLE状態に遷移するように、論理値0が最初にTMS信号に入力される。次に、論理値1がTMS信号に入力され、TAPコントローラ120は、SELECTDRSCAN状態に遷移する。次に、論理値0がTMS信号に入力されると、TAPコントローラ120は、CAPTUREDR状態に遷移する。この状態において、TAPコントローラ120は、バウンダリスキャンレジスタ装置122~124が、そのパラレル入力からのデータをシフトレジスタに取り込むように、制御信号を、バウンダリスキャンレジスタ装置122~124に送る。TAPコントローラ120は、この状態から論理値0がTMS信号に入力された場合、SHIFTDR状態に遷移し、論理値1がTMS信号に入力された場合、EXIT1DR状態に遷移する。SHIFTDR状態において、TAPコントローラ120は、シフトレジスタを通してデータをシフトするための制御信号を、バウンダリスキャンレジスタ装置122~124に送る。TAPコントローラ120は、SHIFTDR状態のままである間は、TCK信号の各クロックサイクルについてこれを繰り返す。そして、TAPコントローラ120は、TMS信号に論理値1が入力された時に、SHIFTDRからEXIT1DR状態に遷移する。このEXIT1DR状態からは、TAPコントローラ120は、TMS信号の論理値に応じて、PAUSEDR状態又はUPDATEDR状態に遷移する。TAPコントローラ120がUPDATEDR状態をとると、バウンダリスキャンレジスタ装置122~124は、バウンダリスキャンテスト回路12の端子に出力するためのデータをシフトレジスタからアップデートレジスタに送信する。このUPDATEDR状態からは、TAPコントローラ120は、RUNTESTIDLE状態又はSELECTDRSCAN状態に遷移する。TAPコントローラ120は、何サイクルかの間PAUSEDR状態に留まるか、又はEXIT2DR状態に遷移し、そこからUPDATEDR状態に遷移し、又はSHIFTDR状態に戻ることができる。したがって、固有シーケンスをテストインタフェースのTMS信号入力に流すことによって、TAPコントローラ120の状態に起因して、バウンダリスキャンレジスタ装置122~124がシフトレジスタにデータを入力する、シフトレジスタからデータを出力する、何サイクルかの間シフトレジスタを通してデータをシフトする、一時停止する、データをシリアル出力に出力する、等を行うようにできる。同様に、TAPコントローラ120を図2の状態遷移図の第2列21の各状態に遷移させるTMS信号の信号を送ることによって、TAPコントローラ120の状態に起因して、インストラクションレジスタ図示を省略がシフトレジスタを通して命令を転送する。このような命令として、例えば、TDIから入力されたデータを、バウンダリスキャンレジスタ装置全体を経由してTDOに送るための命令が挙げられる。また、例えば、TDIから入力されたデータを、バウンダリスキャンレジスタ装置をバイパスしてTDOに送るための命令や、データを、バウンダリスキャンレジスタ装置と機能回路121や外部端子との間で交換するように選択する命令が挙げられる。第1の実施の形態においては、ステートマシンの状態の流れも、不揮発性記憶装置13内の制御プログラムを書き換えるために使用される。例えば、不揮発性記憶装置13のプログラミングには、TAPコントローラ120のステートマシンの制御下で実行される一連の流れが用いられる。図3は、第1の実施の形態における書き換え処理を示すフローチャートである。第1の実施の形態においては、不揮発性記憶装置13の一例として、フラッシュメモリを想定する。また、第1の実施の形態においては、不揮発性記憶装置13の記憶内容を書き換えるための書き換えプログラム、及び、不揮発性記憶装置13に格納すべき制御プログラムブートプログラム、オペレーティングプログラム、アプリケーションプログラム等を、パーソナルコンピュータのハードディスクや、JTAG専用書き換えハードウェアに予め記憶しておき、パーソナルコンピュータやJTAG専用書き換えハードウェアを、回路ボード上にバウンダリスキャンテスト回路12が搭載された装置に接続し、制御することで、不揮発性記憶装置13の書き換えを行うことを想定する。図3に示すように、まず、SELに、第2経路を指定するSEL信号が入力され、バウンダリスキャンテスト回路12は、第2経路への切り替えを行うステップS30。例えば、SEL信号は、フリップフロップ回路16を経由して経路セレクタ14、経路セレクタ15、及びスイッチング素子17の制御入力に入力される。すると、経路セレクタ15は、経路15a及び経路15bのうち経路15bを選択する。また、経路セレクタ14は、経路14a及び経路14bのうち経路14bを選択する。また、スイッチング素子17は、スイッチをオフに制御し、TAPコントローラ120からの入力信号が、バウンダリスキャンレジスタ装置123のみに入力されるように制御する。こうして、TDIから入力されたデータが、バウンダリスキャンレジスタ装置123を経由し、バウンダリスキャンレジスタ装置122及びバウンダリスキャンレジスタ装置124を経由せずに出力セレクタ125に出力される、第2経路に切り替えられたことになる。次に、パーソナルコンピュータやJTAG専用書き換えハードウェアにて実行される書き換えプログラムは、TAPコントローラ120からバウンダリスキャンレジスタ装置123に対して入力される制御信号を制御し、TDIから入力されるデータを制御することで、不揮発性記憶装置13フラッシュメモリのセクタに書き込まれたデータを消去するステップS31。続いて、書き換えプログラムは、ステップS31にてデータを消去したセクタに書き込むべき制御プログラムをnバイト書き込みステップS32、続いて、書き込んだセクタから制御プログラムを読み出して、書き込んだ制御プログラムと読み出した制御プログラムとを照合することで、書き込みが正常に行われたことを確認するステップS33。この後、書き換えプログラムは、不揮発性記憶装置13フラッシュメモリへの制御プログラムの書き込みが完了したか否かを判定しステップS34、完了していない場合にはステップS34否定、次のセクタに対する書き込みを行うために、ステップS31の処理に戻る。一方、書き込みが完了した場合にはステップS34肯定、書き換え処理を終了する。なお、ステップS31~S33において、書き換えプログラムは、バウンダリスキャンレジスタ装置123及び不揮発性記憶装置13フラッシュメモリの制御に必要な制御信号、アドレス、データのみを入力すればよい。上述してきたように、第1の実施の形態によれば、バウンダリスキャンテスト回路に、不揮発性記憶装置に関連する端子と結合されたバウンダリスキャン装置のみを経由する経路が新たに作製され、不揮発性記憶装置内の制御プログラムの書き換え時には、この新たに作製された経路を用いてデータが入力され、不揮発性記憶装置に関連しないその他の端子にはデータが入力されないので、書き換え時間を短縮することが可能になる。なお、図1に示す構成は、一例に過ぎず、バウンダリスキャンレジスタ装置の数や、その他の構成等、任意に変更することが可能である。第2の実施の形態続いて、図4は、第2の実施の形態に係る集積回路12の構成図である。第2の実施の形態において、集積回路12バウンダリスキャンテスト回路12は、フリップフロップ回路16の代わりに、1ビットの経路選択レジスタ装置50を有する。経路選択レジスタ装置50の入力は、TAPコントローラ120に接続される。また、経路選択レジスタ装置50の出力は、経路セレクタ14、経路セレクタ15、及びスイッチング素子17それぞれの制御入力に接続される。経路選択レジスタ装置50は、シフトレジスタ及びアップデートレジスタを有する図示を省略。経路選択レジスタ装置50は、TAPコントローラ120による制御の下、バウンダリスキャンレジスタ装置122~124と同様、シリアル入力からシフトレジスタを介してシリアル出力にデータをシフトする処理、又は、シフトレジスタからアップデートレジスタまで、アップデートレジスタから経路セレクタ14、経路セレクタ15、及びスイッチング素子17に接続する別のシリアル出力までデータを出力する処理等を行う。TAPコントローラ120は、インストラクションレジスタ図示を省略を有する。このインストラクションレジスタは、通常、バウンダリスキャンテストを実行するためのテストパターンや、バウンダリスキャンテストを指示するための命令コードを設定する。第2の実施の形態においては、この命令コードの一つとして、経路切替を行うための信号出力を行う命令コード以下、適宜経路切替命令というを準備する。すなわち、TAPコントローラ120は、この経路切替命令を用いて、経路選択レジスタ装置50を制御する。図2を用いてTAPコントローラ120の状態遷移を説明したが、第2の実施の形態において、経路を切り替える場合、TAPコントローラ120は、まず、状態遷移図の第2列21に沿って制御され、経路切替命令が実行される。すなわち、インストラクションレジスタが、シフトレジスタを通して経路切替命令を転送する。次に、TAPコントローラ120は、第1列20に沿って制御され、切り替えたい経路になるように、SHIFTDR状態で、経路選択レジスタ装置50に対して制御信号を出力し、UPDATEDR状態で、経路セレクタ14及び経路セレクタ15に制御信号を出力する。第3の実施の形態次に、第3の実施の形態を説明する。図5は、第3の実施の形態に係るバウンダリスキャンレジスタ装置40の構成図である。第3の実施の形態に係るバウンダリスキャンレジスタ装置40は、第1の実施の形態及び第2の実施の形態の双方に適用することができる。なお、バウンダリスキャンレジスタ装置40は、例えば、第1の実施の形態及び第2の実施の形態におけるバウンダリスキャンレジスタ装置123に相当し、不揮発性記憶装置41に関連する端子を有し、不揮発性記憶装置41に関連する入力及び出力を取り扱う。第3の実施の形態に係るバウンダリスキャンレジスタ装置40は、図5に示すように、その内部に、複数のバウンダリスキャンレジスタ装置を更に含み、これら複数のバウンダリスキャンレジスタ装置のうち、不揮発性記憶装置41の端子数に応じた所定数のバウンダリスキャンレジスタ装置を選択可能に接続されたものである。また、バウンダリスキャンレジスタ装置40は、図5に示すように、所定数のバウンダリスキャンレジスタ装置の選択を制御するCH信号の入力を受け付ける。具体的には、バウンダリスキャンレジスタ装置40は、図5に示すように、入力されたCH信号に応じて出力先を切り替えるセレクタを2つのバウンダリスキャンレジスタ装置の間に有する。例えば、端子数切替セレクタ401を、バウンダリスキャンレジスタ装置400と、バウンダリスキャンレジスタ装置402との間に有する。また、例えば、端子数切替セレクタ404を、バウンダリスキャンレジスタ装置403と、バウンダリスキャンレジスタ装置405との間に有する。端子数切替セレクタ401は、CH信号に応じて、端子数切替セレクタ401の後段に接続されたバウンダリスキャンレジスタ装置400を経由する経路と経由しない経路とに出力先を切り替える。また、端子数切替セレクタ404も同様に、CH信号に応じて、端子数切替セレクタ404の後段に接続されたバウンダリスキャンレジスタ装置403を経由する経路と経由しない経路とに出力先を切り替える。なお、例えば、バウンダリスキャンレジスタ装置400、端子数切替セレクタ401、及びバウンダリスキャンレジスタ装置402の組み合わせは、アドレス数又はデータ数の調節に用いられ、バウンダリスキャンレジスタ装置403、端子数切替セレクタ404、及びバウンダリスキャンレジスタ装置405の組み合わせは、データ数又はアドレス数の調節に用いられる。例えば、端子数が少ない場合の不揮発性記憶装置41のアドレス線数又はデータ線数に対応できるように、端子数切替セレクタ404の前段にバウンダリスキャンレジスタ装置405を配置し、端子数が最大の場合に対応できるように、端子数切替セレクタ404の後段に、バウンダリスキャンレジスタ装置403を配置すればよい。同様に、端子数が少ない場合の不揮発性記憶装置41のアドレス線数又はデータ線数に対応できるように、端子数切替セレクタ401の前段にバウンダリスキャンレジスタ装置402を配置し、端子数が最大の場合に対応できるように、端子数切替セレクタ401の後段に、バウンダリスキャンレジスタ装置400を配置すればよい。このように、第3の実施の形態においては、端子数切替セレクタ401及び端子数切替セレクタ404の出力先を切り替えることで、アドレス数及びデータ数の長さを調節する。この結果、例えば、アドレス数やデータ数が少ない不揮発性記憶装置41を接続した場合にも、不要な入出力処理を行うことなく、不揮発性記憶装置41の書き換えが可能である。なお、不揮発性記憶装置41の端子数のバリエーションが多数ある場合には、{端子数のバリエーションの数-1}分の端子数切替セレクタの組端子数切替セレクタと、その後段に接続されるバウンダリスキャンレジスタ装置との組を組み込むことで、様々なパターンの端子数を持つ不揮発性記憶装置41に対して、必要最小限の入出力処理のみを行うことが可能になる。