第1の制御部と、前記第1の制御部との間で、少なくとも1つのデータ線を用いて半二重通信を行う第2の制御部とを有し、前記第2の制御部は、前記通信が中断される場合に、前記第1の制御部からの制御に応答して、前記データ線へのデータの送信を行うが受信を行わない出力モードで停止する情報処理装置。前記第1の制御部は、前記通信を中断する場合に、前記第2の制御部を前記出力モードとした後、前記第2の制御部に供給される動作クロックを停止することにより、前記第2の制御部を停止させる請求項1記載の情報処理装置。前記第2の制御部は、前記通信が再開される場合に、前記第1の制御部からの制御に応答して、前記データの受信を行うが送信を行わない待機モードに遷移する請求項1乃至2いずれか1項記載の情報処理装置。前記第1の制御部は、前記通信を再開する場合に、前記第2の制御部への動作クロックの供給を再開すると共に、前記第2の制御部を前記待機モードに遷移させる請求項3記載の情報処理装置。前記第2の制御部は、前記データ線によるデータの送受信が所定の時間中断した場合、前記待機モードに遷移するタイムアウト機能を有し、前記第1の制御部は、一定時間毎に、前記第2の制御部を前記出力モードで停止させる処理を行う請求項1乃至4いずれか一項記載の情報処理装置。前記第1の制御部は、前記タイムアウトが発生する毎に、前記第2の制御部を前記出力モードで停止させる処理を行う請求項5記載の情報処理装置。前記第1の制御部は、前記タイムアウトが発生する前に、前記第2の制御部を前記待機モードに遷移させる処理と、前記第2の制御部を前記出力モードで停止させる処理とを行う請求項5記載の情報処理装置。通信先制御部との間で少なくとも1つのデータ線を用いて行われる半二重通信が中断される場合に、前記データ線へのデータの送信を行うが受信を行わない出力モードで停止するよう前記通信先制御部を制御する情報処理方法。前記通信を中断する場合に、前記通信先制御部を前記出力モードとした後、前記通信先制御部に供給される動作クロックを停止することにより、前記通信先制御部を停止させる請求項8記載の情報処理方法。所定の動作をコンピュータに実行させるためのプログラムであって、通信先制御部との間で少なくとも1つのデータ線を用いて行われる半二重通信が中断される場合に、前記データ線へのデータの送信を行うが受信を行わない出力モードで停止するよう前記通信先制御部を制御する処理をコンピュータに実行させる情報処理プログラム。上述のように、背景技術にかかる、マスタデバイス及びスレーブデバイスが半二重通信を用いる方法においては、これらデバイスを接続するデータ線に予期せぬ波形変動が発生した場合、デバイスが誤動作する可能性があるという問題点があった。本発明は、このような問題点を解決するためになされたものであり、少なくとも1つのデータ線を用いて互いに半二重通信を行う2つのデバイスを含む情報処理装置において、当該データ線に予期せぬ波形変動が発生したとしても、デバイス選択のための制御信号線の追加を必要とすることなくデバイスが誤動作する可能性を抑制できる情報処理装置、情報処理方法及び情報処理プログラムを提供することを目的とする。本発明にかかる情報処理装置は、第1の制御部と、前記第1の制御部との間で、少なくとも1つのデータ線を用いて半二重通信を行う第2の制御部とを有し、前記第2の制御部は、前記通信が中断される場合に、前記第1の制御部からの制御に応答して、前記データ線へのデータの送信を行うが受信を行わない出力モードで停止するものである。本発明にかかる情報処理方法は、通信先制御部との間で少なくとも1つのデータ線を用いて行われる半二重通信が中断される場合に、前記データ線へのデータの送信を行うが受信を行わない出力モードで停止するよう前記通信先制御部を制御するものである。また、本発明にかかる情報処理プログラムは、所定の動作をコンピュータに実行させるためのプログラムであって、通信先制御部との間で少なくとも1つのデータ線を用いて行われる半二重通信が中断される場合に、前記データ線へのデータの送信を行うが受信を行わない出力モードで停止するよう前記通信先制御部を制御する処理をコンピュータに実行させるものである。本発明により、少なくとも1つのデータ線を用いて互いに半二重通信を行う2つのデバイスを含む情報処理装置において、当該データ線に予期せぬ波形変動が発生したとしても、デバイス選択のための制御信号線の追加を必要とすることなくデバイスが誤動作する可能性を抑制できる情報処理装置、情報処理方法及び情報処理プログラムを提供することができる。以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。実施の形態1まず、図1を用いて、本発明の実施の形態1にかかる情報処理装置1000の基本的構成について説明する。第1の制御部101及び第2の制御部201は、データ線300を介して相互に接続されている。第1の制御部101及び第2の制御部201は、データ線300を用いて半二重通信を行う。第1の制御部101は、データ線300を用いた半二重通信を中断する場合に、第2の制御部201を制御する。第2の制御部201は、データ線300を用いた半二重通信が第1の制御部101によって中断される場合に、第1の制御部101からの制御に応答して、データ線301へのデータの送信を行うが受信を行わない出力モードで停止する。データ線301へのデータの送信を行うが受信を行わない出力モードは、つまり、半二重通信における送信を行う動作モードである。上述したように、本実施の形態は、第1の制御部101及び第2の制御部201の間の半二重通信が中断する場合に、第2の制御部201が出力モード半二重通信における送信を行う動作モードに維持される。これにより、半二重通信が中断されているときに、システム設計上意図しないデータ線300の波形変動が生じた場合にも、第2の制御部201は送信モードであるから、第2の制御部201がデータ線300から誤ってデータを取込むことがない。また、本実施の形態においては、デバイス選択のための制御信号線egライトイプロテクト信号及びチップセレクト信号などを第1の制御部101と第2の制御部201の間に追加することを必要としない。従って、本実施の形態は、第2の制御部201に対しては特別の改造や機能変更を必要としない。実施の形態2本実施の形態では、上述した実施の形態1をI2Cインタフェースによって半二重通信を行う情報処理装置に適用する場合について詳細に説明する。図2を用いて、本発明の実施の形態2にかかる情報処理装置の具体的な構成例について説明する。第1の制御部としてのマスタデバイス100及び第2の制御部としてのスレーブデバイス200は、いずれもI2Cインタフェースを備えた電子デバイスである。マスタデバイス100及びスレーブデバイス200は、データ線300により相互に接続されている。データ線300は、シリアルクロック線SCL301及びシリアルデータ線SDA302を含んでおり、I2Cによるデータ伝送を行うことができる。I2Cとは、シリアルクロック線SCL301及びシリアルデータ線SDA302を用いる半二重双方向通信方式である。SCL301はクロック信号を伝送するバスである。マスタデバイス100及びスレーブデバイス200は、このクロック信号が示すタイミングに従ってデータ通信を行う。SDA302はデータ信号及び制御信号を伝送するためのバスである。マスタデバイス100及びスレーブデバイス200は、SDA302に対し交互にデータを出力することによって半二重双方向通信を行う。マスタデバイス100は、I2C制御部101、メモリ部102及びCPU103を有している。典型的には、I2C制御部101、メモリ部102及びCPU103はいずれもハードウェアによって構成される。I2C制御部101は、SCL301及びSDA302を制御することでI2Cによるデータ伝送を行う装置である。CPU103は、制御プログラムに基づいて各種処理を実行する中央制御装置であり、I2C制御部101に対してI2C開始命令を送出することにより、I2C制御部101にI2Cによるデータ伝送を開始させることができる。メモリ部102は、I2Cによるデータ伝送で使用するデータを格納する記憶装置である。データ送信の際、I2C制御部101はメモリ部102より伝送データを取出しSDA302を用いて伝送する。データ受信の際は、I2C制御部101はスレーブデバイスからの伝送データをSDA302より受信しメモリ部103へ格納する。スレーブデバイス200は、I2C制御部201、メモリ部102及びデバイス機能部203を有している。I2C制御部201及びメモリ部102は、マスタデバイス100と同様のものである。デバイス機能部203はI2Cとは独立して動作し、デバイス特有の機能を実現することができる装置である。なお、スレーブデバイス200においては、I2C制御部201に対して命令を出す機能ブロックマスタデバイス100のCPU103に相当は存在しない。したがって、I2C制御部201が能動的にI2Cによるデータ伝送を開始することはない。I2C制御部201は、マスタデバイス100のI2C制御部101から、SCL301及びSDA302を介してI2Cデータ伝送を開始すべき旨の制御信号を受信したときに、データ伝送を開始する。ここで、I2C制御部101及び201間でデータ伝送を行う方法ついて説明する。I2C制御部101及び201は、SDA302を用いて半二重方式によるデータ伝送を行う。半二重方式とは、同時に双方からデータを送信することはできず、送信側と受信側とが所定の方法で送信順序を決定し、交互にデータを送信することにより半二重双方向通信を行う方式である。I2C制御部101及び201は、SDA302へ交互にデータを出力することによって、半二重双方向通信を行う。SDA302へデータ出力を行わないとき、I2C制御部101及び201は、SDA302を監視して信号の入力に備える。一方、SDA302へデータ出力を行っているとき、I2C制御部101及び201は、SDA302の監視を行わない。すなわち、I2Cインタフェースを備えるデバイスは、データ出力中であれば、たとえSDA302に波形変動が生じたとしても、SDA302上の信号を内部へデータとして取込むことはない。また、I2C制御部101及び201は常に、SCL301上を流れるクロック信号が示すタイミングに従ってデータ伝送を行う。マスタデバイス100のI2C制御部101が、クロック信号を生成してSCL301に送出する。スレーブデバイス200のI2C制御部201は、クロック信号を生成することはなく、SCL301を介してマスタデバイス100のクロック信号を受信するのみである。もしI2C制御部101がクロック信号の送出を停止した場合、データ通信は中断することになる。すなわち、I2C制御部101及び102は、SDA302に対するデータの入出力制御を停止する。もしクロック信号が再開すれば、I2C制御部101及び102は、中断された個所からデータ伝送を再開する。一般に、I2Cにおいてデータ伝送が中断される事態は考えにくいが、本発明においては、CPU103がI2C制御部101に中断命令を出すことにより、I2C制御部101がデータ伝送を中断することを可能としている。つづいて、図3を用いて、I2C制御部101及び201が、I2Cの通信方式に従ってデータ伝送を行う手順について具体的に説明する。図3は、SCL301及びSDA302上の信号の状態を示したチャートである。I2C制御部101又は201は、SCL301及びSDA302の電圧状態をHigh又はLowのいずれかの状態に変化させることにより、通信相手に1ビットの情報を伝送することができる。SCL301及びSDA302は、どのデバイスからも制御されていないときは、High状態に保たれる待機状態。マスタデバイス100のI2C制御部101は、データ伝送を開始する際、STARTCONDITIONSTAT信号をSDA302に送出する。具体的には、I2C制御部101は、SCL301にクロック信号が送出されている状態のもとで、SDA302の電圧をHighからLowへ変化させるSTAT。続いて、I2C制御部101は、ADDRESS及びCOMMANDをSDA302に送出する。ここでADDRESSとは、通信相手となるスレーブデバイス200を識別するために使用されるビット列である。COMMANDとは、スレーブデバイス200のI2C制御部201に対し、この通信がリードアクセス読込み又はライトアクセス書込みのいずれを要求するものであるかを通知するためのビットである。具体的には、Highの場合はリード、Lowの場合はライトであることを示す。スレーブデバイス200のI2C制御部201は、SCL301及びSDA302を監視し、STATを検出すると、マスタデバイス100のI2C制御部101がI2Cデータ伝送を開始したことを認識する。また、スレーブデバイス200は、STATに続けて伝送されてくるADDRESSが自身のアドレスと一致するか判定し、一致した場合は、それ以降に伝送されてくるCOMMANDに従って動作する。スレーブデバイス200のI2C制御部201は、COMMANDを受信したならば、所定のタイミングで、承認を示すACK信号をマスタデバイス100のI2C制御部101へ伝送する。具体的には、SDA302をLowへ制御する。この後、COMMANDがライトであった場合には、マスタデバイス100がスレーブデバイス200に対して書込みデータを伝送する。COMMANDがリードであった場合は、スレーブデバイス200がマスタデバイス100に対して読出しデータを伝送する。データの伝送が終了すると、データを取込む側のデバイスライトの場合はスレーブデバイス200、リードの場合はマスタデバイス100が、データ受信確認を意味するACKをSDA302に送出する。マスタデバイス100のI2C制御部101は、データの伝送が終了すると、STOPCONDITIONSTOP信号をSDA302に送出する。具体的には、I2C制御部101は、SCL301をHighに設定したうえで、SDA302をLowからHighへ変化させるSTOP。スレーブデバイス200のI2C制御部201は、STOPを検出すると、待機状態となり、マスタデバイス100が次のI2Cデータ伝送を開始するのを待つ。なお、図3においてスレーブデバイス出力期間Aとして示した期間は、スレーブデバイス200がSDA302にデータを出力している期間を示す。また、スレーブデバイス出力期間Bは、COMMANDがリードであった場合において、スレーブデバイス200がSDA302にデータを出力している期間を示す。スレーブデバイス出力期間A及びBで示した期間以外は、すべてスレーブデバイス200がSDA302のデータを内部に取込んでいる期間である。また、I2Cによるデータ伝送においては、マスタデバイス100が常にデータ伝送の開始及び終了を制御する。また、データ伝送は常にマスタデバイス100が制御するクロックバスSCL301が示すタイミングにより行われる。このように、スレーブデバイス200は、SCL301及びSDA302からの入力信号に依存して動作している。このように、スレーブデバイス200は、SCL301及びSDA302からの入力信号により挙動が影響されやすいという性質を持つ。そこで、本実施の形態では、SCL301及びSDA302に予期しない波形変動が生じた場合であっても、それに影響されないスレーブデバイス200の制御方法を提案する。図4を用いて、本実施の形態にかかるスレーブデバイス200の制御方法を説明する。図4は、一般的なライトシーケンス及びリードシーケンスと、本実施の形態にかかるリードシーケンスとを模式化し、比較したものである。1は、マスタデバイス100がスレーブデバイス200にデータを書込む、一般的なライトシーケンスである。2は、マスタデバイス100がスレーブデバイス200からデータを読出す、一般的なリードシーケンスである。そして3は、本実施の形態にかかるリードシーケンスである。各シーケンスとも、スレーブデバイス200がSDA302にデータを出力している期間を、網掛けで示している。1のライトシーケンスでは、スレーブデバイス200は、ライトコマンド受付け後のACK応答期間及びライトデータ受付け後のACK応答期間に、SDA302にデータを出力する。また、2のリードシーケンスにおいては、スレーブデバイス200は、リードコマンド受付け後のACK応答期間及びその後のリードデータ伝送期間に、SDA302にデータを出力する。一方、3の本実施の形態にかかるリードシーケンスにおいては、I2C制御部101は、I2C制御部201がリードコマンドを受付けた後、SCL301の制御を停止する。先に説明したように、I2Cでのデータ伝送は、すべてマスタデバイス100がSCL301を制御することにより進行している。よって、SCL301の制御が停止している期間、I2C制御部201によるリードデータ伝送は停止する。図中の破線部は、リードデータ伝送が進行せず停止状態であることを示している。このとき、I2C制御部201はリードデータ伝送中の状態、すなわち、SDA302に対するデータ出力中の状態に保たれている。この状態のもとでは、I2C制御部201はSDA302を監視しない。すなわち、I2C制御部201は、SDA302へデータ出力を行っている間は、たとえSDA302に波形変動が生じたとしても、SDA302上の信号を内部へデータとして取込むことはない。また、SCL301に波形変動が生じ、スレーブデバイス200がそれをクロックとして誤検出した場合であっても、スレーブデバイス200はそのクロックタイミングに合わせてSDA302上にデータを出力するだけであり、デバイス内部へ誤ってデータを取込むという事態は生じない。ここで、本実施の形態にかかるリードシーケンス3が利用される場面について説明する。通常、データ伝送を行っていないマスタデバイス100のI2C制御部101及びスレーブデバイス200のI2C制御部201は、入力信号の待機状態にある。すなわち、I2C制御部201は、SCL301及びSDA302の電気信号を内部に取込み監視しつづける。しかしながら、この状態ではSCL301及びSDA302の予期しない波形変動に対応できないことは、上述したとおりである。そこで、本実施の形態においては、データ伝送を行わない待機状態に入る際に、マスタデバイス100のI2C制御部101が上述のリードシーケンス3を実行する。これにより、スレーブデバイス200のI2C制御部201は、データ出力中の状態のまま停止する。I2C制御部201は、データ出力中は、SDA302上の信号を内部へデータとして取込まない。したがって、たとえ待機中にSCL301及びSDA302に波形変動が生じたとしても、I2C制御部201は、誤ったデータを書込むなどの誤動作を行うことがない。加えて、本実施の形態にかかるリードシーケンス3の効果が得られる期間について説明する。図42によれば、スレーブデバイス200はリードシーケンスにおいて、8bitのデータを出力した後に、マスタデバイス100からのACK応答の待機状態に遷移する。例えばリードシーケンスの中断中、SCL301に8bit分クロック8サイクル分の変動が生じると、この状態が発生し得る。このとき、スレーブデバイス200のI2C制御部201は、SDA302の信号を内部に取込み、入力信号を監視する。そのため、この時間において、スレーブデバイス200は誤書込み防止の効果を失うようにみえる。しかし、このような場合であっても、本発明による効果は失われない。マスタデバイス100が、ACK応答として、リード継続を示す1SDA=Highを伝送した場合には、スレーブデバイス200は再度リードシーケンスを実行することになるからである。リードシーケンスを中断する際、マスタデバイスのSCL301及びSDA302は非制御状態となり、SCL301及びSDA302はHighに保たれる。そのため、たとえリードシーケンスの中断中にSCL301に波形変動が発生してリードシーケンスが進行し、ACK応答待ちの時間に至ったとしても、スレーブデバイス200には、SDA=Highが入力される。すなわち、スレーブデバイス200は、ACK応答としてSDA=Highが入力されたときと同じ状態となる。このため、スレーブデバイス200は、リードシーケンスの継続命令がなされたものと認識し、再びリードシーケンスを実行する。したがって、SCLに波形変動が生じたケースでも、本発明による効果は継続して得られることとなる。つづいて、図5のフローチャートを用い、本実施の形態にかかるリードシーケンスの動作についてさらに説明する。図5は、本実施の形態におけるマスタデバイス100の動作を示すフローチャートである。はじめに、マスタデバイス100は待機状態にあるものとするステップS101。マスタデバイス100は、デバイス内部でI2C開始命令を生成し、I2Cデータ伝送を開始するステップS102。具体的には、CPU103が、I2C制御部101に対しI2C開始命令を出力する。I2C開始命令を受けたI2C制御部101は、SCL301及びSDA302にSTARTCONDITIONを出力するステップS103。つづいて、I2C制御部101は、本発明の目的である誤書き込み防止を行いたい対象となるスレーブデバイス200を指定したADDRESSをSDA302に伝送するステップS104。また、I2C制御部101は、COMMANDとしてリードSDA=HighをSDA302に伝送するステップS105。これにより、マスタデバイス100はスレーブデバイス200に対してリードシーケンスの実施を指示したこととなる。スレーブデバイス200のI2C制御部201は、リードコマンドを受付けた応答としてACKSDA=LowをSDA302に伝送する。マスタデバイス100のI2C制御部101は、ACK応答が正常に返送されたか否かを確認するステップS106。スレーブデバイス200からのACK応答が確認できた場合には、マスタデバイス100は内部でI2C中断命令を生成するステップS108。具体的には、CPU103が、I2C制御部101に対しI2C中断命令を出力する。I2C中断命令を受けたI2C制御部101は、SCL301及びSDA302の制御を停止するステップS109。このとき、スレーブデバイス200はマスタデバイス100からのリードコマンドに応じデータ伝送を行っている最中であるから、スレーブデバイス200のI2C制御部201は出力状態で停止する。この状態においては、外部要因によってSCL301及びSDA302に波形変動が生じたとしても、スレーブデバイス200がそれを伝送データとして誤検出する可能性はない。例えば、SCL301に波形変動が生じ、スレーブデバイス200がそれをクロックとして誤検出した場合であっても、スレーブデバイス200はそのクロックタイミングに合わせてSDA302上にデータを出力するだけであり、デバイス内部へ誤ってデータを取込むことはない。またSDA302に変動が生じた場合であっても、この状態のもとではI2C制御部201はSDA302を監視しないので、スレーブデバイス200には影響がない。この結果、SCL301及びSDA302のいずれに意図しない波形変動が生じたケースであっても、スレーブデバイスに対する誤書込みを防止することができる。つぎに、図6のフローチャートを用いて、本実施の形態にかかるリードシーケンスの実施後に、再びスレーブデバイス200を通常の待機状態SDA302を監視する状態に戻す方法を説明する。図6は、マスタデバイス100の動作を示すフローチャートである。はじめに、SCL301及びSDA302は停止した状態にあるとするステップS201。ここで、マスタデバイス100のI2C制御部101は、SDA301をLowとし、かつSCL302において連続的にHigh、Lowを切替えるトグル制御を行う。この制御により、I2C制御部101は、SCL302に9回以上のクロックを供給するステップS202。ここで、SCL302に9回以上のクロックを供給するのは、本実施の形態では、スレーブデバイス200が8bitのリードデータをSDA302に出力した後、マスタデバイス100が1bitのACK応答をSDA302に送出することにより、リードシーケンスが終了するからである図42参照。マスタデバイス100は、少なくとも9回のクロックを生成すれば、このACK応答までリードシーケンスを進行させることができる。その後、マスタデバイス100がSCL301及びSDA302によりSTOPCONDITIONを伝送するステップS203。これにより、スレーブデバイス200及びマスタデバイス100は共に待機状態へ戻るステップS204。このように、マスタデバイス100がSCL301の制御を再開することにより、スレーブデバイス200のリードシーケンスを進行させ、スレーブデバイス200のデータ伝送を終了させることが可能となる。本実施の形態においては、マスタデバイス100とスレーブデバイス200の間の半二重通信が中断する場合に、スレーブデバイス200のI2C制御部201が出力状態で状態維持される。これにより、システム設計上意図しないSCL301及びSDA302の波形変動を、スレーブデバイス200が誤ってデータとして取込むこと、すなわち誤書き込みを防止できる。また、本実施の形態においては、デバイス選択のための制御信号線egライトイプロテクト信号及びチップセレクト信号などをマスタデバイス100とスレーブデバイス200の間に追加することを必要としない。従って、本実施の形態は、スレーブデバイス200に対しては特別の改造や機能変更を必要とせずに、既知のI2Cインタフェースを利用して、誤書込み防止という効果を与えることができる。さらに、本実施の形態においては、データ出力状態で停止したスレーブデバイス200に対する、通常状態データ入力待ち状態への復旧手段を備えたことにより、必要な期間だけ誤書込みを防止し、スレーブデバイス200の他の機能への影響を最小限にすることができる。実施の形態3本発明の実施の形態では、上述した発明の実施の形態2の変形3について説明する。具体的には、本発明の実施の形態では、上述したスレーブデバイス200がタイムアウト機能を有する場合に適応した改良について説明する。実施の形態3の基本的構成は、実施の形態2と同様である。ただし、本実施の形態のスレーブデバイス200は、タイムアウト機能を具備している。タイムアウト機能とは、典型的には、スレーブデバイス200が、I2Cデータ伝送シーケンスが一定時間以上状態遷移がないことを検出し、自動的にI2C制御部を初期化し、待機状態へ戻る機能である。I2Cインタフェースを備えたスレーブデバイスには、このようなタイムアウト機能を備えるものが少なくない。スレーブデバイス200がこのようなタイムアウト機能を有している場合、マスタデバイス100がリードシーケンスの途中でSCL301及びSDA302を停止し、スレーブデバイス200のI2C制御部201を出力状態で維持したとしても、スレーブデバイス200がタイムアウトを検出してしまい、I2C制御部201を自動的に入力待ち状態に戻してしまうことがあり得る。このような場合には、マスタデバイス100内に定周期タイマを備え、実施の形態2で説明したリードシーケンス中断あり図5参照を定周期的に実行することで、スレーブデバイス200においてタイムアウトが発生しても、その後再びI2C制御部201を出力状態に維持することが可能である。図7に、実施の形態3にかかるリードシーケンスを実行する場合のフローチャートを示す。図7は、マスタデバイス100の動作を示すフローチャートである。マスタデバイス100は定周期タイマを監視し、タイマ満了を検出すると、実施の形態2に示したリードシーケンスを開始するステップS110。以降、マスタデバイス100は、図5に示した実施の形態2にかかるフローと同様の処理を行う。このとき、マスタデバイス内の定周期タイマの満了時間は、スレーブデバイス200のタイムアウト検出時間よりも長い時間で任意に決めてよい。ただし、スレーブデバイス200のタイムアウト検出時間よりもわずかに長い時間とすることで、I2C制御部201を出力状態に保つ時間をより長くする効果を得ることができる。図8に、マスタデバイス100の定周期タイマの満了時間と、スレーブデバイス200が出力状態に保たれる時間との関係を示す。図8において、1は定周期タイマの満了時間がスレーブデバイス200のタイムアウト時間よりも十分に長いケースを示している。この場合は、スレーブデバイス200がタイムアウトにより入力待ち状態へ遷移してから、再び本実施の形態にかかる方法により出力状態が保たれるようになるまでの時間が長い。すなわち、スレーブデバイス200が入力待ち状態にある時間が長くなる。一方、2は定周期タイマの満了時間とスレーブデバイス200のタイムアウト時間とがほぼ等しいケースである。この場合、スレーブデバイス200が出力状態に保たれる時間が長くなる。このため、本発明の目的である、外部からの波形変動による誤書込みの防止効果を、より効果的に享受することができる。本実施の形態では、スレーブデバイス200を通常状態へ復旧させるために、実施の形態2で説明した方法図6参照を取る必要はない。マスタデバイス100が定周期タイマを停止し、本発明のリードシーケンス中断ありの実行を行わなければ、スレーブデバイス200は自動的に通常状態に復旧する。なお、マスタデバイス100は、スレーブデバイス200のタイムアウトを待たずに、自らスレーブデバイス200のI2C制御部201を通常状態に復旧させた後、再度I2C制御部201を出力状態にして停止させることとしてもよい。具体的には、マスタデバイス100は、定周期的に、実施の形態2で説明したスレーブデバイス200を通常の待機状態SDA302を監視する状態に戻す手順図6参照を実行し、つづけて、実施の形態2で説明したリードシーケンス中断あり図5参照を実行する。このとき、マスタデバイス100は、定周期タイマの満了時間をスレーブデバイス200のタイムアウト検出時間よりも短い時間に設定し、タイマ満了を検出して上述の処理を実行することが望ましい。本実施の形態においては、定周期でのリードシーケンスを実施することで、スレーブデバイス200がタイムアウト機能を有しているケースにおいても、誤書込みの防止という効果が得ることができる。なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。例えば、上述の実施の形態では、ハードウェアの構成として説明したが、これに限定されるものではなく、任意の処理を、CPUCentralProcessingUnitにコンピュータプログラムを実行させることにより実現することも可能である。この場合、コンピュータプログラムは、様々なタイプの非一時的なコンピュータ可読媒体non-transitorycomputerreadablemediumを用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体tangiblestoragemediumを含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ、光磁気記録媒体例えば光磁気ディスク、CD-ROMReadOnlyMemory、CD-R、CD-R/W、半導体メモリ例えば、マスクROM、PROMProgrammableROM、EPROMErasablePROM、フラッシュROM、RAMrandomaccessmemoryを含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体transitorycomputerreadablemediumによってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。また、本発明にかかる情報処理装置は、必ずしも1つの筐体に実装されたものである必要はない。例えば、第1の制御部と第2の制御部とは離隔した装置に実装され、データバスやネットワーク回線等のデータ線を介して相互に接続されたものであってよい。上記実施の形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。付記1第1の制御部と、前記第1の制御部との間で、少なくとも1つのデータ線を用いて半二重通信を行う第2の制御部とを有し、前記第2の制御部は、前記通信が中断される場合に、前記第1の制御部からの制御に応答して、前記データ線へのデータの送信を行うが受信を行わない出力モードで停止する情報処理装置。付記2前記第1の制御部は、前記通信を中断する場合に、前記第2の制御部を前記出力モードとした後、前記第2の制御部に供給される動作クロックを停止することにより、前記第2の制御部を停止させる付記1記載の情報処理装置。付記3前記第2の制御部は、前記通信が再開される場合に、前記第1の制御部からの制御に応答して、前記データの受信を行うが送信を行わない待機モードに遷移する付記1乃至2いずれか1項記載の情報処理装置。付記4前記第1の制御部は、前記通信を再開する場合に、前記第2の制御部への動作クロックの供給を再開すると共に、前記第2の制御部を前記待機モードに遷移させる付記1乃至3いずれか1項記載の情報処理装置。付記5前記第2の制御部は、前記データ線によるデータの送受信が所定の時間中断した場合、前記待機モードに遷移するタイムアウト機能を有し、前記第1の制御部は、一定時間毎に、前記第2の制御部を前記出力モードで停止させる処理を行う付記1乃至4いずれか一項記載の情報処理装置。付記6前記第1の制御部は、前記タイムアウトが発生する毎に、前記第2の制御部を前記出力モードで停止させる処理を行う付記5記載の情報処理装置。付記7前記第1の制御部は、前記タイムアウトが発生する前に、前記第2の制御部を前記待機モードに遷移させる処理と、前記第2の制御部を前記出力モードで停止させる処理とを行う付記5記載の情報処理装置。付記8通信先制御部との間で少なくとも1つのデータ線を用いて行われる半二重通信が中断される場合に、前記データ線へのデータの送信を行うが受信を行わない出力モードで停止するよう前記通信先制御部を制御する情報処理方法。付記9前記通信を中断する場合に、前記通信先制御部を前記出力モードとした後、前記通信先制御部に供給される動作クロックを停止することにより、前記通信先制御部を停止させる付記8記載の情報処理方法。付記10前記通信が再開される場合に、前記データの受信を行うが送信を行わない待機モードに遷移するよう前記通信先制御部を制御する付記8乃至9いずれか1項記載の情報処理方法。付記11前記通信を再開する場合に、前記通信先制御部への動作クロックの供給を再開すると共に、前記通信先制御部を前記待機モードに遷移させる付記8乃至10いずれか1項記載の情報処理方法。付記12前記通信先制御部が、前記データ線によるデータの送受信が所定の時間中断した場合、前記待機モードに遷移するタイムアウト機能を有する場合は、前記前記通信先制御部を一定時間毎に前記出力モードで停止させる付記8乃至11いずれか一項記載の情報処理方法。付記13前記タイムアウトが発生する毎に、前記通信先制御部を前記出力モードで停止させる付記12記載の情報処理方法。付記14前記タイムアウトが発生する前に、前記通信先制御部を前記待機モードに遷移させ、前記通信先制御部を前記出力モードで停止させる付記12記載の情報処理方法。付記15所定の動作をコンピュータに実行させるためのプログラムであって、通信先制御部との間で少なくとも1つのデータ線を用いて行われる半二重通信が中断される場合に、前記データ線へのデータの送信を行うが受信を行わない出力モードで停止するよう前記通信先制御部を制御する処理をコンピュータに実行させる情報処理プログラム。付記16前記通信を中断する場合に、前記通信先制御部を前記出力モードとした後、前記通信先制御部に供給される動作クロックを停止することにより、前記通信先制御部を停止させる処理をコンピュータに実行させる付記15記載の情報処理プログラム。付記17前記通信が再開される場合に、前記データの受信を行うが送信を行わない待機モードに遷移するよう前記通信先制御部を制御する処理をコンピュータに実行させる付記15乃至16いずれか1項記載の情報処理プログラム。付記18前記通信を再開する場合に、前記通信先制御部への動作クロックの供給を再開すると共に、前記通信先制御部を前記待機モードに遷移させる処理をコンピュータに実行させる付記15乃至17いずれか1項記載の情報処理プログラム。付記19前記通信先制御部が、前記データ線によるデータの送受信が所定の時間中断した場合、前記待機モードに遷移するタイムアウト機能を有する場合は、前記前記通信先制御部を一定時間毎に前記出力モードで停止させる処理をコンピュータに実行させる付記15乃至18いずれか一項記載の情報処理プログラム。付記20前記タイムアウトが発生する毎に、前記通信先制御部を前記出力モードで停止させる処理をコンピュータに実行させる付記19記載の情報処理プログラム。付記21前記タイムアウトが発生する前に、前記通信先制御部を前記待機モードに遷移させ、前記通信先制御部を前記出力モードで停止させる処理をコンピュータに実行させる付記19記載の情報処理プログラム。