ガンマ線検出システムの光センサに接続される可変遅延デバイスであって、基板と、前記基板上に搭載された複数の導電性ピンと、前記複数の導電性ピンのうちの第1の導電性ピンに接続された第1の端子と、前記複数の導電性ピンのうちの第2の導電性ピンに接続された第2の端子と、前記基板に対して所定の距離で前記複数の導電性ピンを電気的に相互接続するジャンパと、を備え、前記ジャンパで相互接続された前記複数の導電性ピンによって形成された前記第1及び第2の端子間の電気経路によって、当該可変遅延デバイスによって導入される時間遅延が決定されることを特徴とする可変遅延デバイス。前記ジャンパを前記複数の導電性ピンに所定の位置で搭載する固定手段をさらに備えたことを特徴とする請求項1に記載の可変遅延デバイス。前記時間遅延は、0~400ピコ秒の範囲であることを特徴とする請求項1に記載の可変遅延デバイス。前記時間遅延の最大遅延は、前記複数の導電性ピンの全長によって決定されることを特徴とする請求項1に記載の可変遅延デバイス。前記基板は、前記光センサに取り付けられることを特徴とする請求項1に記載の可変遅延デバイス。当該可変遅延デバイスは、前記光センサの端子と直列に接続されることを特徴とする請求項4に記載の可変遅延デバイス。前記基板は、前記光センサから離れて配置されることを特徴とする請求項1に記載の可変遅延デバイス。前記光センサは、光電子増倍管であることを特徴とする請求項1~7のいずれか一つに記載の可変遅延デバイス。前記光センサは、シリコン光電子増倍管であることを特徴とする請求項1~7のいずれか一つに記載の可変遅延デバイス。ガンマ線検出システムの光センサに接続される可変遅延デバイスであって、当該遅延要素の長さによって固定された時間遅延を導入する複数の遅延要素と、前記複数の遅延要素のうちの少なくとも2つの遅延要素を相互接続する少なくとも1つのジャンパとを備え、前記少なくとも1つのジャンパと前記少なくとも2つの遅延要素とで形成される全伝導経路長によって、当該可変遅延デバイスの全遅延が決定されることを特徴とする可変遅延デバイス。ガンマ線検出システムで時間遅延を発生させるために時間遅延デバイスを調整するデバイス調整方法であって、シンチレータに同時発生ガンマ線を照射するステップと、基準検出器でシンチレーションイベントを検出するステップと、複数の光センサで前記シンチレーションイベントを検出するステップと、前記複数の光センサごとに前記シンチレーションイベントが検出される時間に対応する到達時間を測定するステップと、測定された各到着時間に基づいて、前記時間遅延デバイス上の複数の導電性ピンに対して前記時間遅延デバイスのジャンパを調整するステップと、を含むことを特徴とするデバイス調整方法。前記同時発生ガンマ線のガンマ線源は、22Na又は68Ge放射性源であることを特徴とする請求項11に記載のデバイス調整方法。前記ジャンパを調整するステップは、手動で実行されることを特徴とする請求項11に記載のデバイス調整方法。前記ジャンパを調整するステップは、マイクロメータを使って前記複数の導電性ピンに沿って前記ジャンパを平行移動させることによって実行されることを特徴とする請求項11に記載のデバイス調整方法。前記調整ステップは、コンピュータ制御の下でステッパモータを使って実行されることを特徴とする請求項11に記載のデバイス調整方法。前記光センサは、光電子増倍管であることを特徴とする請求項11~15のいずれか一つに記載のデバイス調整方法。前記光センサは、シリコン光電子増倍管であることを特徴とする請求項11~15のいずれか一つに記載のデバイス調整方法。複数のガンマ線検出器を含むポジトロン放出断層撮影システムであって、各ガンマ線検出器は、アレイ状に配列された複数のシンチレーション結晶と、前記シンチレーション結晶に隣接してアレイ状に配列された複数の光センサと、前記複数の光センサそれぞれに対応する複数の可変遅延デバイスと、を備え、各可変遅延デバイスは、基板と、前記基板上に搭載された複数の導電性ピンと、前記複数の導電性ピンのうちの第1の導電性ピンに接続された第1の端子と、前記複数の導電性ピンのうちの第2の導電性ピンに接続された第2の端子と、前記基板に対して所定の距離で前記複数の導電性ピンを電気的に相互接続するジャンパと、を備え、前記ジャンパで相互接続された前記複数の導電性ピンによって形成された前記第1及び第2の端子間の電気経路によって、当該可変遅延デバイスによって導入される時間遅延が決定されることを特徴とするポジトロン放出断層撮影システム。複数の検出器モジュールを含むポジトロン放出断層撮影システムであって、各検出器モジュールは、アレイ状に配列された複数のシンチレーション結晶と、前記シンチレーション結晶に隣接してアレイ状に配列された複数の光センサと、前記複数の光センサのそれぞれに対応する信号に対して可変の時間遅延を発生させる手段と、を備えたことを特徴とするポジトロン放出断層撮影システム。複数のガンマ線検出器を含むポジトロン放出断層撮影システムであって、各ガンマ線検出器は、アレイ状に配列された複数のシンチレーション結晶と、前記シンチレーション結晶に隣接してアレイ状に配列された複数の光センサと、前記複数の光センサそれぞれに対応する複数の可変遅延デバイスと、を備え、各可変遅延デバイスは、当該遅延要素の長さによって固定された時間遅延を導入する複数の遅延要素と、前記複数の遅延要素のうちの少なくとも2つの遅延要素を相互接続する少なくとも1つのジャンパと、を備え、前記少なくとも1つのジャンパと前記少なくとも2つの遅延要素とで形成される全伝導経路長によって、当該可変遅延デバイスの全遅延が決定されることを特徴とする、ポジトロン放出断層撮影システム。ガンマ線検出システムの光センサに接続された可変遅延デバイスであって、所定長の導電性トレースと、前記導電性トレースの第1の端部に接続された第1の端子と、前記導電性トレースの第2の端部に接続された第2の端子と、前記導電性トレースの一部を迂回する複数のスイッチと、前記可変遅延デバイスの全遅延を設定するために前記複数のスイッチを制御する制御部と、を備え、前記導電性トレースの迂回されていない一部と閉じられた前記複数のスイッチのいずれかとによって前記第1の端子と第2の端子との間に形成された伝導経路長によって、前記全遅延が決定されることを特徴とする可変遅延デバイス。前記制御部は、前記導電性トレースの一部を迂回するために、前記複数のスイッチの少なくとも1つのサブセットを閉じることを特徴とする請求項21に記載の可変遅延デバイス。前記複数のスイッチのそれぞれに対する設定値を格納する不揮発性メモリをさらに備えたことを特徴とする請求項21又は22に記載の可変遅延デバイス。本発明が解決しようとする課題は、簡易な構成で時間制御を制御することができる可変遅延デバイス、デバイス調整方法、及びポジトロン放出断層撮影システムを提供することである。実施形態に係る可変遅延デバイスは、ガンマ線検出システムの光センサに接続される可変遅延デバイスであって、基板と、複数の導電性ピンと、第1の端子と、第2の端子と、ジャンパとを備える。複数の導電性ピンは、前記基板上に搭載される。第1の端子は、前記複数の導電性ピンのうちの第1の導電性ピンに接続される。第2の端子は、前記複数の導電性ピンのうちの第2の導電性ピンに接続される。ジャンパは、前記基板に対して所定の距離で前記複数の導電性ピンを電気的に相互接続する。当該可変遅延デバイスによって導入される時間遅延は、前記ジャンパで相互接続された前記複数の導電性ピンによって形成された前記第1及び第2の端子間の電気経路によって決定される。本明細書に記載する実施形態とこれに付随する多くの利点は、以下の詳細な説明を参照し添付図面と関連付けて考えれば、より完全に理解できる。一般に、飛行時間ガンマ線検出システムでは、可変遅延デバイスが、光電子増倍管、又は光センサに接続している。可変遅延デバイスは、基板と、基板上に搭載された複数の導電性ピンとを含んでいる。また、可変遅延デバイスは、複数の導電性ピンのうちの第1の導電性ピンに接続している第1の端子と、複数の導電性ピンのうちの第2の導電性ピンに接続している第2の端子とを含んでいる。さらに、基板に対して所定の距離で複数の導電性ピンを電気的に接続するジャンパも、可変遅延デバイスに含まれている。ここで、可変遅延デバイスによって導入される時間遅延は、複数の導電性ピンとジャンパとによって形成される第1及び第2の端子間の電気経路によって決定される。微細なタイミング調整のための一つの実施形態では、連続調整を可能となる。別の実施形態では、ジャンパを物理的に設定することによって、又は、さまざまな遅延回路を電子的に選択することによって、不連続調整を可能となる。400psからなる最大移行時間変動と、40psからなる10ステップの不連続遅延回路とを提供する。しかし、当業者には自明のように、別の最大移行時間変動及び遅延ステップも、本発明の範囲を逸脱することなく可能である。いくつかの図面全体にわたって同一又は対応する部品に類似の参照番号を示した図面を以下で参照する。図1は、本発明の実施形態に係るガンマ線検出システムの概略図である。図1では、光電子増倍管135及び140をライトガイド130の上に配列し、シンチレーション結晶105のアレイをライトガイド130の下に配列する。シンチレーション結晶125の第2のアレイをシンチレーション結晶105に対向して配列し、ライトガイド115と、光電子増倍管195及び110とを第2アレイの上に配置する。図1において、被検体不図示からガンマ線が放射されると、ガンマ線は、反対方向に互いから約180°で飛翔する。シンチレーション結晶100及び120では、ガンマ線の検出が同時に起こり、所定の制限時間内にシンチレーション結晶100及び120でガンマ線が検出されたときに、シンチレーションイベントが決定される。このように、ガンマ線タイミング検出システムは、シンチレーション結晶100及び120で同時にガンマ線を検出する。ここでは、単に分かりやすくするために、シンチレーション結晶100におけるガンマ線の検出について記載する。しかし、当業者には自明であるが、シンチレーション結晶100に関して本明細書で述べる説明は、シンチレーション結晶120におけるガンマ線検出に同様に適用できる。各光電子増倍管PMT110、135、140、及び195は、それぞれ可変利得増幅器VariableGainAmplifiers:VGA150、152、154、及び156に接続している。VGAは、信号バッファの働きをして、PMT製造プロセスの一部として自然に起こり、かつPMT110、135、140、195の経年変化によって起こるようなPMT利得の変動を、取得システムが吸収するように調整できる。各VGA150、152、154、及び156から出力される信号を、2本の別々の電子経路に分割する。一方の電子経路を、ガンマ線の到達時間の測定に使用する。この経路への信号は、一般的に、同じ検出器からの2つ以上の信号を加算増幅器184及び186で合計することによって形成される。同じ検出器からの複数の信号を合計する作用によって、タイミング推定値に対する信号対雑音比が向上して、電子構成要素の必要数が減少する。合計された後、信号は、弁別器187及び188へ渡される。典型的に、調節可能なしきい値を有する弁別器187又は188は、合計された信号がしきい値設定を渡すとき、正確にタイミングが設定された電子パルスを生成する。弁別器187又は188の出力は、時間デジタル変換器TimeToDigitalConverter:TDC189及び190を起動させる。TDC189又は190は、システムクロック不図示に対して弁別器パルスの時間をコード化するデジタル出力を生成する。飛行時間PETシステムの場合、TDC189又は190は、15~25psの精度でタイムスタンプを生成する。各PMT110、135、140、195の場合、各PMT110、135、140、195上に信号の振幅を測定するのに使用される独立した電子経路がある。この経路は、フィルタ160、162、164、及び166と、アナログデジタル変換器AnalogToDigitalConverter:ADC176、177、178、及び179とからなる。フィルタ160、162、164、又は166、例えば、帯域フィルタは、測定値の信号対雑音比の最適化に使用され、ADC176、177、178、又は179によるデジタル信号への変換前にアンチエイリアシングを実行する。ADC176、177、178、又は179は、100MHzで動作する、例えば、この場合中央演算処理装置CentralProcessingUnit:CPU170がデジタル積分を実行するフリーランタイプであってもよい。あるいは、ADC176、177、178、又は179は、ピークセンシングタイプであってもよい。ADC及びTDCの出力は、CPU170に供給され処理される。処理工程は、各イベントに対する、ADC出力からのエネルギ及び位置、及びTDC出力からの到達時間を推定する工程からなり、以前の較正に基づいて、エネルギ、位置、及び到達時間の推定値の精度を向上させるために、多くの訂正ステップの適用を含むことができる。当業者には自明なように、CPU170を、不連続論理ゲートとして、特定用途向け集積回路ApplicationSpecificIntegratedCircuit:ASIC、書替え可能ゲートアレイFieldProgrammableGateArray:FPGA、又はその他の複合型プログラム可能論理デバイスComplexProgrammableLogicDevice:CPLDとして実装してもよい。FPGA又はCPLDの実装を、VHDL、Verilog、又はその他の任意のハードウェア記述言語にコード化してもよい。コードを、直接FPGA又はCPLD内で電子メモリに格納してもよい、又は、別個の電子メモリとして格納してもよい。さらに、電子メモリは、ROMReadOnlyMemory、EPROMErasableProgrammableReadonlyMemory、EEPROMElectronicallyErasableandProgrammableReadOnlyMemory、又はフラッシュメモリなどの不揮発性であってもよい。電子メモリはまた、スタティック又はダイナミックRAMRandomAccessMemoryなどの揮発性であってもよい。FPGA又はCPLDと電子メモリとの間の相互作用だけでなく電子メモリも管理するために、マイクロコントローラ又はマイクロプロセッサなどのプロセッサを設けてもよい。あるいは、CPU170を、上記の電子メモリのうちのいずれか、及びハードディスク装置、CDCompactDisc、DVDDigitalVersatileDisc、フラッシュドライブ、又はその他の既知の記憶媒体の全て又はいずれかに格納される、一式のコンピュータ可読指令として実装してもよい。さらに、コンピュータ可読指令は、米国インテル社のXeon登録商標、又は米国AMD社のOpteron登録商標などのプロセッサ、及びマイクロソフトVISTA登録商標、UNIX登録商標、Solaris登録商標、LINUX登録商標、Apple社のMac-OS登録商標、及び当業者には周知のその他のオペレーティングシステムなどとともに動作するユーティリティアプリケーション、バックグラウンドデーモン、又はオペレーティングシステムの構成要素、又はそれらの組合せとして提供されてもよい。一旦CPU170で処理されたならば、処理された信号は、電子格納部180に保存、及び表示部145に表示の両方又は一方が行われる。当業者には自明なように、電子格納部180は、ハードディスク装置、CD-ROM装置、DVD装置、フラッシュ装置、RAM、ROM、又は当業界で周知のあらゆる他の電子格納装置であってよい。表示部145は、LCDLiquidCrystalDisplay表示装置、CRTCathodeRayTube表示装置、プラズマ表示装置、OLEDOrganicLightEmittingDisplay、LEDlightEmittingDiode、又は当業界で周知のあらゆる他の表示装置として実装してよい。そのように、本明細書に提供した電子格納部180及び表示部145の記載は、単なる具体例であり、本発明の範囲を限定するものではない。図1はまた、ガンマ線検出システムが、他の外部デバイス及びユーザの両方又は一方と接続して機能するインタフェース175を含む。例えば、インタフェース175は、USBUniversalSerialBusインタフェース、PCMCIAPersonalComputerMemoryCardInternationalAssociationインタフェース、イーサネット登録商標インタフェース、又は当業界で周知の他のあらゆるインタフェースであってよい。インタフェース175はまた、有線又は無線であってもよく、ユーザとの対話のためにキーボード及びマウスの両方又は一方、又は当業界で周知の他のヒューマンインタフェイスデバイスを含むことができる。次に、本実施形態に係る可変遅延デバイスについて説明する。本実施形態に係る可変遅延デバイスは、ガンマ線検出システムの光センサに接続される可変遅延デバイスであって、基板と、複数の導電性ピンと、第1の端子と、第2の端子と、ジャンパとを備える。複数の導電性ピンは、前記基板上に搭載される。第1の端子は、前記複数の導電性ピンのうちの第1の導電性ピンに接続される。第2の端子は、前記複数の導電性ピンのうちの第2の導電性ピンに接続される。ジャンパは、前記基板に対して所定の距離で前記複数の導電性ピンを電気的に相互接続する。当該可変遅延デバイスによって導入される時間遅延は、前記ジャンパで相互接続された前記複数の導電性ピンによって形成された前記第1及び第2の端子間の電気経路によって決定される。なお、本実施例では、可変遅延デバイスは、光センサの端子と直列に接続される。また、光センサは、シリコン光電子増倍管であってもよい。図2A及び2Bは、本実施形態に係る連続時間遅延デバイスを組み込んだ光電子増倍管、すなわち光センサの概略図である。図2A及び2Bにおいて、光電子増倍管140は、図1の光電子増倍管140と同じものである。光電子増倍管140からの信号導線200は、時間遅延デバイス240に電気的に接続している。時間遅延デバイス240は、導電性ピン210、215が搭載された基板、すなわちプリント回路基板205を含む。導電性ピン210、215、及びジャンパ220で形成される電気経路に対応する時間遅延を導入するために、ジャンパ220を導電性ピン210、215に電気的に接続する。高圧ケーブル230及び信号ケーブル225もまた、基板205に接続している。なお、図2A及び2Bには示されていないが、高圧ケーブル230と光電子増倍管との間に接続された分圧器、又はブリーダ回路は、光電子増倍管140のダイノードに供給される電圧を所望の値に逓減させるのに使用される。図3は、図2A及び2Bの連続遅延デバイス240の概略図である。上述のように、導電性ピン210、215は、回路基板、すなわち基板205に搭載され、ジャンパ220は、それらの導電性ピンを電気的に相互接続するのに使用される。図4A~4Cは、連続遅延デバイス140で所望の遅延を設定する工程の概略図である。図4Aでは、導電性ピン210、215を電気的につなぐために、ジャンパ220を、導電性ピン210、215に摺動可能に接続している。点線の矢印で示すように、所望の遅延を設定するために、ジャンパ220は、導電性ピン210、215を上下に摺動する。図4Bでは、導電性ピン210、215の所定の位置にジャンパを摺動させることによって、伝導経路405が設定される。そのように、第1の導電性ピン210から第2の導電性ピン215への合計遅延は、基板205からジャンパ220までの各導電性ピンの長さ、並びに、ジャンパ220自体の長さの関数である。図4Cに示すように、ジャンパ220を導電性ピン210、215上で基板205より遠くへ摺動させることによって、伝導経路410はより長くなる。このように、図4Cの構成は、図4Bの構成より大きい遅延を導入する。ジャンパ220が、導電性ピン210、215上の基板205から最も遠く離れた位置にあるとき、連続遅延デバイス140の最大遅延が起こる。すなわち、時間遅延の最大遅延は、前記複数の導電性ピンの全長によって決定される。当業者には明白なように、導電性ピン210及び215は、銅、アルミニウム、及び金の全て又はいずれかなどの任意の電気伝導性材料で作るとよい。さらに、ジャンパ220もまた、銅、アルミニウム、及び金の全て又はいずれかなどの任意の電気伝導性材料で作るとよい。導電性ピン210、215はまた、どのような形状又は長さであってもよい。そのように、本明細書に記載の導電性ピン210、215及びジャンパ220の形状、サイズ、及び材料構成は、単なる事例であって、本発明の範囲を限定するものではない。小さな遅延の場合には、図3及び図4A~4Cを参照して説明した2つの導電性ピンの構成が妥当であるが、より大きな遅延の場合には、導電性ピンのピン長が大きくなり過ぎる可能性もある。従って、図5Aに示すように、本発明の別の実施形態に係る連続時間遅延デバイス500は、基板510に搭載された複数の導電性ピン501~506を含む。上述のように、基板は、プリント回路基板であるとよい。ジャンパ520は、導電性ピン501~506を電気的に相互接続するために、複数の接続ポイントを含む。図5Bに示すように、伝導経路及び対応する遅延を作るために、ジャンパ520を導電性ピン501~506に摺動可能に接続する。図5Cに示すように、各導電性ピン501~506の長さ及びジャンパ520自体の長さからなる伝導経路525を設定するために、ジャンパ520を基板510から所定の距離に設定する。なお、図5A~5Cでは、連続時間遅延デバイス500を6本の導電性ピン501~506を含むように示しているが、当業者には自明なように、連続時間遅延デバイス500はこれに限定されない。所望の最大遅延を実現するために、より多い又はより少ない導電性ピンを加えることができる。図5A~5Cの連続時間遅延デバイス500は、導電性ピンのピン長を比較的短く保っている限りは、図3の連続時間遅延デバイスより大きい遅延が可能になる。なお、可変遅延デバイスは、ジャンパを複数の導電性ピンに所定の位置で搭載する固定手段を備えてもよい。また、図6A及び6Bに示すように、一旦連続時間遅延デバイス500を所望の遅延に調整したならば、接着剤などの固定剤600を使用してジャンパ520を所定位置に保持するとよい。図6A及び6Bでは、固定剤600は、ジャンパ520を最も外側の導電性ピン501及び506に搭載する例を示しているが、別の構成も可能である。例えば、固定剤600は、ジャンパ520を各導電性ピン501~506に、又は、1本の導電性ピンに、又はあらゆる他の可能な導電性ピンの組合せに搭載してもよい。さらに、ジャンパ520は、導電性ピンにはんだ付けされてもよいし、又は圧着されてもよい。このように、図6は単なる事例であって、当業者には自明であるが、ジャンパ520を導電性ピン501~506に固定する他の方法が、本提案の範囲を逸脱することなく可能である。図7は、連続遅延デバイス500が、信号導線700を介して光電子増倍管140に接続されている光電子増倍管140、すなわち光センサの別の構成の概略図である。連続遅延デバイス500の導電性ピン501~506は、図7では、ジャンパ520を間にして、光電子増倍管140と向き合っている。しかし、当業者には自明なように、そのような構成は、単なる事例であって、本提案を限定するものではない。例えば、導電性ピン501~506の向きが光電子増倍管140からそれるように、連続遅延デバイス500を配置してもよい。図7もまた、連続遅延デバイス500に接続している信号ケーブル705、及び基板510に接続している高圧ケーブル710を示している。これらのケーブルは、上述のように分圧器を含むことができる。また、可変遅延デバイスの基板は、光センサから離れて配置されてもよい。さらに、図8は、連続遅延デバイス240の別の構成の概略図である。図8では、連続遅延デバイス240は、光電子増倍管140から離間して配置された第1のプリント回路基板800に搭載されている。信号ケーブル805は、第2のプリント回路基板810を、回路基板800上の連続遅延デバイスに相互接続している。信号導線815は、光電子増倍管140をプリント回路基板810に接続している。高圧ケーブル820はまた、上述の分圧器を含むプリント回路基板810に接続している。当業者には明白なように、2つの導電性ピンを有する連続遅延デバイスが、図8に示されているが、そのような実施形態は、2つの導電性ピンを有する連続遅延デバイスに限定されない。実際、あらゆる数の導電性ピン及び対応するジャンパを組み込んだ連続遅延デバイスを、本提案の範囲を逸脱することなく使用できる。また、別の実施形態では、可変遅延デバイスは、複数の遅延要素と、少なくとも1つのジャンパとを備える。複数の遅延要素は、当該遅延要素の長さによって固定された時間遅延を導入する。ジャンパは、複数の遅延要素のうちの少なくとも2つの遅延要素を相互接続する。そして、当該可変遅延デバイスの全遅延は、少なくとも1つのジャンパと少なくとも2つの遅延要素とで形成される全伝導経路長によって決定される。伝導経路において、信号は、導体内の電場の変化が伝播することによって伝達される。本提案の別の実施形態では、事前設定された不連続の遅延要素を有する遅延デバイスを記述する。図9に、不連続遅延デバイス900を例示する。図9では、事前設定された遅延要素905~950は、それぞれ、40ピコ秒の遅延を実現する。しかし、当業者には自明なように、遅延要素905~950は、本提案の範囲を逸脱することなく、40ピコ秒より大きい遅延又は40ピコ秒より小さい遅延を実現できる。同様に、図9には10個の不連続要素905~950を示しているが、当業者には自明であるが、本提案では、あらゆる数の不連続遅延要素を使用できる。例えば、図9の例では、可変遅延デバイスによって導入される時間遅延は、0~400ピコ秒の範囲である。図9では、第1の導線960は、遅延要素のうちの第1の要素905に接続している。第2の導線955は、遅延要素のうちの第2の要素925に接続している。さらなるジャンパ965~980は、全長が遅延要素905~925並びにジャンパ965~980の長さの総和である伝導経路を形成するために、遅延要素905と遅延要素925との間で全ての遅延要素を相互接続している。この伝導経路長によって、遅延総和が得られる。図9は、各遅延要素905~950が同じ長さの固定遅延を有することを示しているが、本発明はまた、長さの異なる不連続遅延を有する不連続時間遅延デバイスも含む。図10では、時間遅延デバイス1000は、4つの不連続遅延1005、1010、1015、及び1020を含み、それぞれが異なる遅延を有する。例えば、40ピコ秒、80ピコ秒、160ピコ秒、及び320ピコ秒の遅延を示す。当業者には明白なように、本発明の範囲を逸脱することなく、別の遅延値が可能である。図10では、第1の導線1025は、遅延要素1005に接続している。第2の導線1030は、遅延要素1015に接続している。ジャンパ1035は、遅延要素1010を除いて、遅延要素1005と1015とに相互接続している。そのように、図10の不連続遅延デバイス1000によって実現される複合遅延は、遅延要素1005の長さ、遅延要素1015の長さ、及びジャンパ1030の長さで決定される。さらに、図10には示していないが、さまざまな遅延を構成するために、さらなるジャンパを使うことができる。このように、それぞれが異なる事前設定の遅延を有する複数の不連続遅延要素1005~1020を含む不連続遅延デバイス1000は、広範囲にわたる遅延値の実装に使用できる。さらに、所望の遅延を遅延デバイス1000に設定する工程は、手動によって、又は、コンピュータ制御によって実行できる。図11に示すように、コンピュータ制御の下で遅延を設定する更なる実施形態では、900及び1000の両方又は一方のジャンパを、制御部1105に接続されている電子制御スイッチ1101、1102、1103、1104に置き換えている。従って、スイッチ1101、1102、1103、1104のうちのいずれも閉じないか、若しくは、いくつか又は全てを閉じることによって、制御部1105によって、遅延デバイス1000の遅延が設定される。各スイッチ1101、1102、1103、1104を、例えば、銅製であるインピーダンス制御された導電性トレースの一部を迂回するように配置する。従って、電子スイッチ1101、1102、1103、1104によって、信号が選択的に導線の長い経路1107、1108、1109、1110を迂回できるようになることによって、インピーダンス制御された導電性トレース内のPMT信号経路の有効移行長を漸増的に調整できる。起動するスイッチ1101、1102、1103、1104に基づいて、広範囲にわたる調整を可能にするために、それぞれ異なる長さを有するいくつかの比較的長い経路1107、1108、1109、1110を、インピーダンス制御された導電性トレース1100に沿って配列できる。長い経路1107、1108、1109、1110それぞれの有効移行時間を、調整の細分性を表す所定の最小値として画定する。最高の重要性を有する信号の部分への短絡されたスタブの有害な影響を最小にするために、迂回された比較的長い経路1107、1108、1109、1110それぞれの有効な短絡されたスタブ長を選ぶ。図11は、4本の比較的長い経路1107、1108、1109、1110を含むが、本発明を逸脱することなく、あらゆる数のより長い経路を含むことができる。スイッチ1101、1102、1103、1104はまた、通常開か通常閉かのいずれのスイッチでもよく、制御部には、スイッチを制御するために、正論理か負論理かのいずれでも使用できる。そのように、図11は、単なる事例であって、本発明を限定しない。このように、例えば、可変遅延デバイスは、所定長の導電性トレースと、導電性トレースの第1の端部に接続された第1の端子と、導電性トレースの第2の端部に接続された第2の端子と、導電性トレースの一部を迂回する複数のスイッチと、可変遅延デバイスの全遅延を設定するために複数のスイッチを制御する制御部とを備える。そして、可変遅延デバイスの全遅延は、導電性トレースの迂回されていない一部と閉じられた複数のスイッチのいずれかとによって第1の端子と第2の端子との間に形成された伝導経路長によって決定される。例えば、制御部は、導電性トレースの一部を迂回するために、複数のスイッチの少なくとも1つのサブセットを閉じる。なお、可変遅延デバイスは、複数のスイッチのそれぞれに対する設定値を格納する不揮発性メモリを備えてもよい。例えば、図12に示すように、EEPROM1106などの不揮発性メモリを制御部1105に接続し、スイッチの設定を格納してもよい。そうすると、制御部1105は、信号遅延に影響を与える構成要素の変更又はその他のシステムの変更の際に、スイッチの設定をEEPROM1106に再書込みできる。自明なように、フラッシュメモリ、EPROM、PROMProgrammableReadOnlyMemory、及びバッテリバックアップRAMなどの他の不揮発性メモリもまた、本発明の範囲を逸脱することなく使用できる。不揮発性メモリはまた、制御部1105に組み込んでもよい、又は、図12に示すように個別のデバイスであってもよい。次に、遅延デバイスの調整方法を説明する。以下に記載する方法を、連続及び不連続の両遅延デバイスの較正に適用する。遅延デバイス240、500、及び1000の全て又はいずれかは、PMTの各ステージに、検出器又はPETシステムのPMTに又は電子基板に適正な電圧を供給するための分圧器も含む電子基板などに組み込むことができる。調整機構が各PMTに個別に組み込まれているならば、微細遅延は、パルスレーザ、同時発生ガンマ線源、及びシンチレータ結晶を使って設定できる。一方法では、パルスレーザ1300の出力をビームスプリッタ1315で分割して、図13に示すように2台の検出器1305、1310に送る。レーザ1300は、一般的にピコ秒パルスを発生させるが、フェムト秒又はナノ秒のパルスレーザもまた、本発明の範囲を逸脱することなく、使用できる。一方の検出器1305及びケーブルの組合せは、基準検出器である。調整される全ての装置を同一の基準検出器1305に対して較正する。両検出器1305、1310を常に確実に同一場所に置くために固定具不図示を使用する。基準検出器1305及び試験下の検出器1310の出力を両方ともオシロスコープ1320、又はその他の適切な電子測定デバイスに送る。次に、基準検出器1305からのパルスと、試験下の検出器1310からのパルスとの間で所望の相対遅延を生成するように、可変遅延デバイス240、500、又は1000を調整する。このように、例えば、時間遅延デバイスを調整するデバイス調整方法は、シンチレータに同時発生ガンマ線を照射し、基準検出器でシンチレーションイベントを検出する。また、複数の光センサで前記シンチレーションイベントを検出し、複数の光センサごとにシンチレーションイベントが検出される時間に対応する到達時間を測定する。そして、測定された各到着時間に基づいて、時間遅延デバイス上の複数の導電性ピンに対して時間遅延デバイスのジャンパを調整する。図14に示す別の方法では、シンチレータ結晶を基準検出器1405及び試験下の検出器1410に結合する。両方の検出器1405、1410を同時発生ガンマ線源1400例えば、22Na又は68Geからの511keVの消滅光子の両側に置く。調整される全ての装置を同一の基準検出器1405に対して較正する。両検出器を常に確実に同一場所に置くために固定具不図示を使用する。基準検出器1405及び試験下の検出器1410の出力を両方ともオシロスコープ1415、又はその他の適切な電子測定デバイスに送る。次に、基準検出器からのパルスと、試験下の検出器からのパルスとの間で所望の相対遅延を生成するように、可変遅延要素を調整する。上述のどちらの方法でも、遅延調整は、手動で、又はコンピュータ制御によって実行できる。手動調整の場合、連続可変遅延デバイスの摺動可能要素の位置は、手によって、又は摺動可能要素に連結されたマイクロメータによる手動移動ステージによって設定できるであろう。あるいは不連続に調整可能な遅延デバイスでは、ジャンパ位置を手で設定できるであろう。コンピュータ制御による調整の場合、連続可変遅延デバイスの摺動可能要素は、ステッパモータを使ってコンピュータ制御による移動ステージによって設定できるであろう。または、電子制御スイッチング素子を備えた実施形態では、コンピュータが電子スイッチの設定を選ぶことができるであろう。これらの方法の利点は、これらの調整がPMT製造中に実施されるということである。レーザ法は、特に、短いセットアップと測定時間を必要とし、全コストが下がる結果となる。あるいは、調整機構が各PMTに個別に組み込まれているならば、又は調整機構が1つ以上の別個の電子基板に組み込まれているならば、PMTを検出器に組み込んだ後に各PMT/ケーブルに対する所望の遅延を設定できる。当業者には明白なように、上記の調整方法は、装置1000などの不連続遅延デバイス、及びデバイス240及び500などの2つの導電性ピン又は複数の導電性ピンを有する連続遅延デバイスにも同様に適用できる。検出器の組立後に調整を実行する場合、較正の前に、全てのPMTを、図15に示すように遅延基板1600に接続する。遅延基板1600を、スキャナ不図示及びオシロスコープの前置アナログ回路に接続する。図15には、4チャンネルのオシロスコープを示しているが、当業者には自明であるが、4チャンネルより多い又は4チャンネルより少ないオシロスコープの使用が可能である。そのように、図15のオシロスコープチャンネルの数は、単なる事例である。遅延基板1600上にある全てのジャンパを、デフォルト位置に設定する。光飛行遅延を均衡させるためにガンマ線が第1のトリガゾーン1500の中心点1501に入射するように、線源を配置する。例えば、鉛又はタングステン視準儀を用いた物理的視準によって、又は、試験下の検出器からの信号の取得をトリガするために適切に位置決めされた基準検出器を用いた電子視準によって、又は検出器の中心にのみ入射するイベントを選ぶために検出器の位置検出機能を使うことによって、トリガゾーンの中心近くの領域へのガンマ線の視準を達成する。次に、第1のトリガゾーンに含まれるPMT1~4それぞれを遅延チェーン基板1600に接続する。各PMTからの光パルスを、例えば、オシロスコープ不図示上にパルス1505~1520として視覚化して、パルス1505及び1545~1555が同じ時間遅延t1に整列するまで、遅延デバイス1525~1540を調整する。次に、この工程を、残りのトリガゾーン2~5で繰り返す。一定の実施形態を記述してきたが、これらの実施形態は、単なる例証として提示したのであって、本発明の範囲を限定するものではない。実際、本明細書に記載した新規の方法、装置、及びシステムは、さまざまな他の形式で具体化が可能である。さらに、本明細書に記載した方法、装置、及びシステムの形式においてさまざまな省略、置換、及び改変は、本発明の精神を逸脱することなく実行可能である。添付の特許請求の範囲及びそれらの同等物は、本発明の範囲及び精神の範囲内に収まるであろう形式又は改変を網羅するものである。例えば、本明細書に記載した方法、装置、及びシステムは、複数のガンマ線検出器を含むポジトロン放出断層撮影システムに適用することもできる。その場合、各ガンマ線検出器は、アレイ状に配列された複数のシンチレーション結晶と、シンチレーション結晶に隣接してアレイ状に配列された複数の光センサと、複数の光センサそれぞれに対応する複数の可変遅延デバイスとを備える。また、各可変遅延デバイスは、基板と、基板上に搭載された複数の導電性ピンと、複数の導電性ピンのうちの第1の導電性ピンに接続された第1の端子と、複数の導電性ピンのうちの第2の導電性ピンに接続された第2の端子と、基板に対して所定の距離で前記複数の導電性ピンを電気的に相互接続するジャンパとを備える。そして、可変遅延デバイスによって導入される時間遅延が、ジャンパで相互接続された複数の導電性ピンによって形成された第1及び第2の端子間の電気経路によって決定される。また、本明細書に記載した方法、装置、及びシステムは、例えば、複数の検出器モジュールを含むポジトロン放出断層撮影システムに適用することもできる。その場合、各検出器モジュールは、アレイ状に配列された複数のシンチレーション結晶と、シンチレーション結晶に隣接してアレイ状に配列された複数の光センサと、複数の光センサのそれぞれに対応する信号に対して可変の時間遅延を発生させる手段とを備える。また、本明細書に記載した方法、装置、及びシステムは、例えば、複数のガンマ線検出器を含むポジトロン放出断層撮影システムに適用することもできる。その場合、各ガンマ線検出器は、アレイ状に配列された複数のシンチレーション結晶と、シンチレーション結晶に隣接してアレイ状に配列された複数の光センサと、複数の光センサそれぞれに対応する複数の可変遅延デバイスとを備える。また、各可変遅延デバイスは、当該遅延要素の長さによって固定された時間遅延を導入する複数の遅延要素と、複数の遅延要素のうちの少なくとも2つの遅延要素を相互接続する少なくとも1つのジャンパとを備える。そして、当該可変遅延デバイスの全遅延が、少なくとも1つのジャンパと少なくとも2つの遅延要素とで形成される全伝導経路長によって決定される。