"一対のデータ線が複数、第1の方向に並列的に配置されてなるデータ線群と、ゲート線が複数、第2の方向に並列的に配置されてなるゲート線群と、複数の画素を有し、前記各画素が前記一対のデータ線と前記ゲート線との交点に配置されてなる表示部と、前記一対のデータ線の一方に正相のデータ信号を供給すると共に、前記一対のデータ線の他方に前記正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、前記ゲート線にゲート信号を供給するゲート線駆動回路と、前記複数の一対のデータ線のそれぞれに対して設けられ、前記複数の一対のデータ線のそれぞれにおいて、前記一対のデータ線同士を短絡する短絡回路とを備え、前記画素は、前記一対のデータ線の少なくとも1つに接続され、前記正相のデータ信号と前記逆相のデータ信号との少なくとも1つのデータ信号が、映像信号として書き込まれるようになされ、前記データ線駆動回路は、前記画素に対して前記映像信号の書き込みを行う前に、前記一対のデータ線をハイインピーダンス状態とし、前記短絡回路は、前記画素に対して前記映像信号の書き込みが行われる前に一旦、前記一対のデータ線同士を短絡状態とし、前記一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、前記短絡状態を解除して前記映像信号の書き込みが行われるようにする表示装置。前記画素は、前記一対のデータ線の両方に接続され、前記正相のデータ信号と前記逆相のデータ信号との差動による映像信号の書き込みが行われる請求項1に記載の表示装置。前記画素が前記第2の方向に複数配置され、前記複数の画素は、前記第2の方向において1画素ごとに前記一対のデータ線の一方と他方とに交互に接続され、前記第2の方向において1画素ごとに前記正相のデータ信号と前記逆相のデータ信号とが交互に前記映像信号として書き込まれる請求項1に記載の表示装置。前記短絡回路が、前記表示部と前記データ線駆動回路との間に配置されている請求項1に記載の表示装置。前記表示部を挟んで、前記短絡回路と前記データ線駆動回路とが互いに反対側に配置されている請求項1に記載の表示装置。一対のデータ線が複数、第1の方向に並列的に配置されてなるデータ線群と、ゲート線が複数、第2の方向に並列的に配置されてなるゲート線群と、複数の画素を有し、前記各画素が前記一対のデータ線と前記ゲート線との交点に配置されてなる表示部と、前記一対のデータ線の一方に正相のデータ信号を供給すると共に、前記一対のデータ線の他方に前記正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、前記ゲート線にゲート信号を供給するゲート線駆動回路とを備え、前記画素が、前記一対のデータ線の少なくとも1つに接続され、前記正相のデータ信号と前記逆相のデータ信号との少なくとも1つのデータ信号が、映像信号として書き込まれるようになされた表示装置に対して、前記複数の一対のデータ線のそれぞれに対して、前記一対のデータ線同士を短絡する短絡回路を設け、前記画素に対して前記映像信号の書き込みを行う前に、前記一対のデータ線をハイインピーダンス状態とし、前記画素に対して前記映像信号の書き込みが行われる前に一旦、前記一対のデータ線同士を前記短絡回路によって短絡状態とし、前記一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、前記短絡状態を解除して前記映像信号の書き込みを行う表示装置の駆動方法。表示装置を備え、前記表示装置は、一対のデータ線が複数、第1の方向に並列的に配置されてなるデータ線群と、ゲート線が複数、第2の方向に並列的に配置されてなるゲート線群と、複数の画素を有し、前記各画素が前記一対のデータ線と前記ゲート線との交点に配置されてなる表示部と、前記一対のデータ線の一方に正相のデータ信号を供給すると共に、前記一対のデータ線の他方に前記正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、前記ゲート線にゲート信号を供給するゲート線駆動回路と、前記複数の一対のデータ線のそれぞれに対して設けられ、前記複数の一対のデータ線のそれぞれにおいて、前記一対のデータ線同士を短絡する短絡回路とを含み、前記画素は、前記一対のデータ線の少なくとも1つに接続され、前記正相のデータ信号と前記逆相のデータ信号との少なくとも1つのデータ信号が、映像信号として書き込まれるようになされ、前記データ線駆動回路は、前記画素に対して前記映像信号の書き込みを行う前に、前記一対のデータ線をハイインピーダンス状態とし、前記短絡回路は、前記画素に対して前記映像信号の書き込みが行われる前に一旦、前記一対のデータ線同士を短絡状態とし、前記一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、前記短絡状態を解除して前記映像信号の書き込みが行われるようにする電子機器。アクティブマトリクス型の表示装置において、画質に影響する要素の一つとして、画素部の電源電位およびグランド電位の変動がある。これは画素への書き込み時のデータ線充放電電流による電圧降下を主要因として発生する。書き込み時の電流は常に一定ではなく、書き込み前のデータ線電位と次のタイミングで書き込む信号電位との関係で決まるため、書き込みデータ階調に依存して電源電位およびグランド電位の変動量が変わる。特に、デジタル値で画素への書き込みを行うパルス幅変調PWM方式の液晶表示装置において、Hハイレベルのデータは電源電位、Lローレベルのデータはグランド電位が画素に印加されるが、画素電極と対向電極間との電圧が液晶にかかることで表示を行うため、電源電位の変動が画質劣化に直結し問題となっている。このような画質劣化は高解像度化によるデータ線本数の増加=データ線充放電電流の増加により顕著になるため、対応が必要となる。本開示の目的は、データ線における電位変動を抑え、電位変動による画質の劣化の少ない表示を行うことができるようにした表示装置およびその駆動方法、ならびに電子機器を提供することにある。本開示による表示装置は、一対のデータ線が複数、第1の方向に並列的に配置されてなるデータ線群と、ゲート線が複数、第2の方向に並列的に配置されてなるゲート線群と、複数の画素を有し、各画素が一対のデータ線とゲート線との交点に配置されてなる表示部と、一対のデータ線の一方に正相のデータ信号を供給すると共に、一対のデータ線の他方に正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、ゲート線にゲート信号を供給するゲート線駆動回路と、複数の一対のデータ線のそれぞれに対して設けられ、複数の一対のデータ線のそれぞれにおいて、一対のデータ線同士を短絡する短絡回路とを備え、画素が、一対のデータ線の少なくとも1つに接続され、正相のデータ信号と逆相のデータ信号との少なくとも1つのデータ信号が、映像信号として書き込まれるようになされているものである。そして、データ線駆動回路が、画素に対して映像信号の書き込みを行う前に、一対のデータ線をハイインピーダンス状態とし、短絡回路が、画素に対して映像信号の書き込みが行われる前に一旦、一対のデータ線同士を短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、短絡状態を解除して映像信号の書き込みが行われるようにするようにしたものである。本開示による表示装置の駆動方法は、一対のデータ線が複数、第1の方向に並列的に配置されてなるデータ線群と、ゲート線が複数、第2の方向に並列的に配置されてなるゲート線群と、複数の画素を有し、各画素が一対のデータ線とゲート線との交点に配置されてなる表示部と、一対のデータ線の一方に正相のデータ信号を供給すると共に、一対のデータ線の他方に正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、ゲート線にゲート信号を供給するゲート線駆動回路とを備え、画素が、一対のデータ線の少なくとも1つに接続され、正相のデータ信号と逆相のデータ信号との少なくとも1つのデータ信号が、映像信号として書き込まれるようになされた表示装置に対して、以下の駆動方法で駆動するようにしたものである。すなわち、複数の一対のデータ線のそれぞれに対して、一対のデータ線同士を短絡する短絡回路を設け、画素に対して映像信号の書き込みを行う前に、一対のデータ線をハイインピーダンス状態とし、画素に対して映像信号の書き込みが行われる前に一旦、一対のデータ線同士を短絡回路によって短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、短絡状態を解除して映像信号の書き込みを行うようにしたものである。本開示による電子機器は、上記本開示による表示装置を備えたものである。本開示による表示装置、その駆動方法、または電子機器では、画素に対して映像信号の書き込みを行う前に、一対のデータ線をハイインピーダンス状態とする。また、画素に対して映像信号の書き込みが行われる前に一旦、一対のデータ線同士を短絡回路によって短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、短絡状態を解除して映像信号の書き込みを行う。本開示の表示装置、その駆動方法、または電子機器によれば、画素に対して映像信号の書き込みが行われる前に一旦、一対のデータ線同士を短絡回路によって短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、短絡状態を解除して映像信号の書き込みを行うようにしたので、データ線における電位変動を抑え、電位変動による画質の劣化の少ない表示を行うことができる。以下、本開示の実施の形態について図面を参照して詳細に説明する。<第1の実施の形態>[表示装置の構成]図1は、本開示の第1の実施の形態に係る表示装置の一構成例を示している。この表示装置は、データ線群とゲート線群とを備え、データ線群とゲート線群との各交点に画素111がマトリクス状に配置されて表示領域表示部10破線領域内を構成している。データ線群は、複数のデータ線D1~Dn,XD1~XDnが第1の方向水平方向に並列的に配置されてなる。複数のデータ線D1~Dn,XD1~XDnは、差動構成であり、一方のデータ線D1~Dnが正相、他方のデータ線XD1~XDnが逆相となる差動の構成となっており、例えば一方のデータ線Dnと他方のデータ線XDnとが一対のデータ線となっている。従って、データ線群は、一対のデータ線が複数、水平方向に並列的に配置されたものとなっている。以下では複数の一対のデータ線のうちの1つを、例えば一対のデータ線Dn/XDnと表記する。ゲート線群は、データ線群に対して電気的に絶縁されている。ゲート線群は、複数のゲート線G1~Gmが、第2の方向垂直方向に並列的に配置されてなる。表示領域10の周囲には、データ線群とゲート線群とを駆動するデータ線駆動回路12とゲート線駆動回路13とが配置されている。データ線駆動回路12は、データ線群を介して、複数の画素11に対して水平方向に順次、映像信号に基づく画像データ信号階調信号を供給するものである。より具体的には、一対のデータ線例えばDn/XDnの一方例えばDnに正相のデータ信号を供給すると共に、一対のデータ線の他方例えばXDnに正相のデータ信号とは逆相のデータ信号を供給するようになっている。ゲート線駆動回路13は、ゲート線群を介して、複数の画素11に対して垂直方向に順次、ゲート信号走査信号を供給するものである。各画素11は、一対のデータ線例えばDn/XDnとゲート線例えばGmとの交点に配置されている。各画素11は、一対のデータ線例えばDn/XDnの両方に接続され、正相のデータ信号と逆相のデータ信号との差動による映像信号の書き込みが行われるようになっている。この表示装置は、例えばパルス幅変調PWM方式で駆動されるようになっており、映像信号としては例えば0,1のデジタル値で書き込まれるようになっている。この表示装置は、短絡回路14を備えている。短絡回路14は、表示領域10とデータ線駆動回路12との間に配置されている。短絡回路14は、複数の一対のデータ線のそれぞれに対して設けられ、複数の一対のデータ線のそれぞれにおいて、一対のデータ線同士を短絡するものである。短絡回路14は、画素11に対して映像信号の書き込みが行われる前に一旦、一対のデータ線同士を短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、短絡状態を解除して映像信号の書き込みが行われるようにするものである。データ線駆動回路12は、画素11に対して映像信号の書き込みを行う前に、一対のデータ線をハイインピーダンス状態とするようになっている。複数の画素11は、例えば液晶表示パネルによって構成されている。液晶表示パネルは例えば、画素基板と対向基板との間に液晶層を挟み込み、画素基板と対向基板との間に電界を印加することで、液晶層を透過する光を変調させるものである。画素11ごとの駆動回路の具体例図2は、画素11ごとの駆動回路の具体例を示している。ここでは、表示装置が、デジタル値で画素11への書き込みを行うパルス幅変調方式の液晶表示装置であるものとする。また、図2では一対のデータ線Dn/XDnとゲート線Gmとの交点に配置された画素11を代表して示している。この駆動回路は、画素電極21および対向電極22と、画素電極21と対向電極22との間に形成された液晶容量20とを備えている。画素電極21は例えば、複数の画素11に対応して図示しない画素基板上にマトリクス状に配置されている。対向電極22は例えば、複数の画素11に共通する電極として、図示しない対向基板上に配置されている。この駆動回路はまた、第1のトランスファゲートTG1と、第2のトランスファゲートTG2と、第3のトランスファゲートTG3と、第4のトランスファゲートTG4と、第1のインバータINV1と、第2のインバータINV2とを備えている。第1のトランスファゲートTG1は、ゲート線Gmおよび一方のデータ線Dnに接続されている。第2のトランスファゲートTG2は、ゲート線Gmおよび他方のデータ線XDnに接続されている。第1のトランスファゲートTG1と第2のトランスファゲートTG2との間に第1のインバータINV1および第2のインバータINV2が配置されている。第3のトランスファゲートTG3および第4のトランスファゲートTG4は、CMOSComplementaryMetalOxideSemiconductor型回路となっている。第3のトランスファゲートTG3の第1の端子は、第1のトランスファゲートTG1と第1のインバータINV1および第2のインバータINV2との間に接続されている。第4のトランスファゲートTG4の第1の端子は、第2のトランスファゲートTG2と第1のインバータINV1および第2のインバータINV2との間に接続されている。画素電極21は、第3のトランスファゲートTG3の第2の端子と第4のトランスファゲートTG4の第2の端子とに接続されている。対向電極22には、共通電位Vcomが印加される。[表示装置の動作]比較例に係る表示装置の動作まず、比較例として、短絡回路14を設けなかった場合の表示装置図9参照の動作およびその問題点について説明する。この比較例に係る表示装置の構成は、短絡回路14を設けていないことを除いて、図1および図2と同様の構成となっている。図9に示した比較例に係る表示装置の書き込み時の波形イメージを図10A~Eに示す。なお、図10A~Eでは一対のデータ線Dn/XDnとゲート線Gmとの交点に配置された画素11に対して書き込み動作を行う場合を代表して示している。A期間にはデータ線駆動回路12の出力データの切り替わりにより一対のデータ線Dn/XDnの電位図10Aが変化し、その後、ゲート線GmのHハイレベル期間図10Bに画素11へデータの書き込みを行う。このとき、一対のデータ線Dn/XDnの充放電のために電源電流およびグランド電流図10Cが流れることで電圧降下による電源電位およびグランド電位の変動が発生している図10D,E。一方、B期間では一対のデータ線Dn/XDnの電位に変化はなく、電源電流およびグランド電流が流れないため電位の変動も起こらない。このようにデータの状態により電源電位およびグランド電位の変動に差が発生するが、より長い時間で考えた画素電極21の電位と対向電極22の電位とのイメージを図11A,Bに示す。あるHレベルのデータを保持した画素11に注目し、C期間ではそれ以外のデータ線電位の変化による電源電位の変動が発生し、D期間ではそれ以外のデータ線電位の変化がなく電源電位の変動が発生していない場合を考える。このとき、Hレベルを保持した画素電極電位=電源電位となるため、C期間では画素電極電位のレベルが低下するが、D期間では画素電極電位の低下は発生しない。対向電極電位は回路動作の影響を受けず一定となっているため、理想的にはD期間内のΔV2で示す画素電極電位と対向電極電位との差電圧が液晶に印加されるはずのものが、C期間では液晶印加電圧ΔV1へと低下することになり、本来の階調表現とはならず画質の劣化となって現れることが問題となる。また、電源電位およびグランド電位の変動を加味して外部からのデータ入力に補正を行うことを考えた場合にも、電源電位およびグランド電位の変動量がデータにより変わるため、これを見込んで補正を行うことは難しい。改善動作例上述の比較例を改善した、本実施の形態に係る表示装置の動作を、図3~図4を参照して説明する。本実施の形態に係る表示装置では、映像信号書き込み時のデータ線群の充放電電流による電源電位およびグランド電位の変動による画質劣化を低減するために、映像信号の書き込み前に一旦、データ線群をハイインピーダンス状態とする。かつ、対となる正相のデータ線および逆相のデータ線を短絡回路14によって短絡し、データ線群の電位を正相の電位と逆相の電位との丁度中間となる電位1/2×HレベルLレベルとしてから書き込みを行う。これにより、繰り返し映像信号を書き込む際のデータ線群の充放電電流を均一化することにより電源電位およびグランド電位の変動を抑えることで、液晶に印加される電圧の変動による輝度の低下や輝度の時間的な変動による画面のちらつきを抑えた画質向上を実現する。この表示装置の書き込み動作時の波形イメージを図3A~Eに示す。上述の図10A~Eの場合と同様、一対のデータ線Dn/XDnの電位はA期間で変化し、B期間では不変という条件でのイメージを示している。この構成での動作としてはA,B期間中のA1期間およびB1期間に対である一方のデータ線Dnと他方のデータ線XDnとを短絡回路14を介してショートさせ、中間電位とする。ショートする前の一方のデータ線Dnと他方のデータ線XDnとの電位は常に一方がHハイレベル、他方がLローレベルという関係であるため、ショート後の中間電位は常に1/2×HレベルLレベルとなる。このとき同時にデータ線駆動回路12の出力をハイインピーダンス状態としておき、データ線駆動回路12の出力がショートすることを防ぐ。一対のデータ線Dn/XDnが中間電位となったあとのA2期間およびB2期間では、短絡回路14を切断状態として短絡状態を解除し、データ線駆動回路12からの駆動により一対のデータ線Dn/XDnの充放電を完了させ、その後ゲート線GmをHレベルとし画素11へデータの書き込みを行う。このような駆動方法を取ることで一対のデータ線Dn/XDnの変化は書き込むデータによりA期間およびB期間でDnとXDnの変化の方向が変わるだけで、常に同じ中間電位から一方が電源電位レベルへの変化、他方がグランド電位レベルへの変化をすることになる。これにより一対のデータ線Dn/XDnの充放電を担う電源電流およびグランド電流の電流もA期間とB期間で差がなくなり、電源電位およびグランド電位の変動も同様にA期間とB期間で差がなくなる。図4A,Bに、図11A,Bと同様の条件で、あるHレベルのデータを保持した画素11に注目し、C期間ではそれ以外のデータ線電位の変化があり、D期間ではそれ以外のデータ線電位の変化がない場合の画素電極21の電位と対向電極22の電位とのイメージを示す。C期間およびD期間ともに電源電位の変動に差がないため、画素電極電位はC期間とD期間とで差がなくなる。このような駆動方法でも図4A,B中に示したΔV1とΔV2のように過渡的に発生する電源電位の変動はあり、完全に一定になるわけではないが、上述の比較例で問題となっていた前後の書き込みデータに依存した電源電位およびグランド電位の変動を抑えることが可能であり、書き込みデータに依存した画質劣化を抑え、画質の向上が可能となる。[効果]以上説明したように、本実施の形態に係る表示装置によれば、データ線における電位変動を抑え、電位変動による画質の劣化の少ない表示を行うことができる。[第1の実施の形態の変形例]図1の構成では短絡回路14をデータ駆動回路12側に配置していたが、図5に示すように、データ駆動回路12とは反対側に短絡回路14を配置しても良い。すなわち、表示領域10を挟んで、短絡回路14とデータ線駆動回路12とが互いに反対側に配置されていても良い。<第2の実施の形態>次に、本開示の第2の実施の形態に係る表示装置について説明する。なお、上記第1の実施の形態に係る表示装置と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。図1および図2に示した構成では、1つの画素11に対して一対のデータ線の両方を接続し、1つの画素に正相のデータ信号と逆相のデータ信号とを印加して差動による映像信号の書き込みを行うようにしたが、1つの画素に対して1つのデータ線のみを接続するようにしても良い。そして、1つの画素11に正相のデータ信号と逆相のデータ信号とのいずれか一方のみを印加することで、映像信号の書き込みを行うようにしても良い。そのような回路の構成例を図6および図7に示す。図6に示したように、垂直方向の画素列において、各画素11が、1画素ごとに一対のデータ線例えばDn/XDnの一方例えばDnと、他方例えばXDnとに交互に接続されている。図7は、画素11ごとの駆動回路の具体例を示している。図7では、一対のデータ線Dn/XDnのうちの他方のデータ線XDnとゲート線Gmとに接続された画素11を代表して示している。この駆動回路は、TFTからなるトランジスタT1と、画素電極21および対向電極22と、画素電極21と対向電極22との間に形成された液晶容量20とを備えている。トランジスタT1は、データ線XDnおよびゲート線Gmを介して、データ線駆動回路12およびゲート線駆動回路13に接続されている。図6および図7に示した表示装置では、垂直方向において、1画素ごとに正相のデータ信号と逆相のデータ信号とが交互に映像信号として書き込まれる。この表示装置においても、上記第1の実施の形態に係る表示装置と同様に、画素11に対して映像信号の書き込みが行われる前に一旦、一対のデータ線同士を短絡回路14によって短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、短絡状態を解除して映像信号の書き込みを行うことで、データ線における電位変動を抑え、電位変動による画質の劣化の少ない表示を行うことができる。[第2の実施の形態の変形例]図6の構成では短絡回路14をデータ駆動回路12側に配置していたが、図8に示すように、データ駆動回路12とは反対側に短絡回路14を配置しても良い。すなわち、表示領域10を挟んで、短絡回路14とデータ線駆動回路12とが互いに反対側に配置されていても良い。<その他の実施の形態>本開示による技術は、上記各実施の形態の説明に限定されず種々の変形実施が可能である。例えば、上記各実施の形態に係る表示装置はいずれも、表示機能を有する種々の電子機器に適用可能である。例えば、投射型のプロジェクタ、テレビジョン装置またはパーソナルコンピュータ等に適用可能である。また例えば、本技術は以下のような構成を取ることができる。1一対のデータ線が複数、第1の方向に並列的に配置されてなるデータ線群と、ゲート線が複数、第2の方向に並列的に配置されてなるゲート線群と、複数の画素を有し、前記各画素が前記一対のデータ線と前記ゲート線との交点に配置されてなる表示部と、前記一対のデータ線の一方に正相のデータ信号を供給すると共に、前記一対のデータ線の他方に前記正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、前記ゲート線にゲート信号を供給するゲート線駆動回路と、前記複数の一対のデータ線のそれぞれに対して設けられ、前記複数の一対のデータ線のそれぞれにおいて、前記一対のデータ線同士を短絡する短絡回路とを備え、前記画素は、前記一対のデータ線の少なくとも1つに接続され、前記正相のデータ信号と前記逆相のデータ信号との少なくとも1つのデータ信号が、映像信号として書き込まれるようになされ、前記データ線駆動回路は、前記画素に対して前記映像信号の書き込みを行う前に、前記一対のデータ線をハイインピーダンス状態とし、前記短絡回路は、前記画素に対して前記映像信号の書き込みが行われる前に一旦、前記一対のデータ線同士を短絡状態とし、前記一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、前記短絡状態を解除して前記映像信号の書き込みが行われるようにする表示装置。2前記画素は、前記一対のデータ線の両方に接続され、前記正相のデータ信号と前記逆相のデータ信号との差動による映像信号の書き込みが行われる上記1に記載の表示装置。3前記画素が前記第2の方向に複数配置され、前記複数の画素は、前記第2の方向において1画素ごとに前記一対のデータ線の一方と他方とに交互に接続され、前記第2の方向において1画素ごとに前記正相のデータ信号と前記逆相のデータ信号とが交互に前記映像信号として書き込まれる上記1に記載の表示装置。4前記短絡回路が、前記表示部と前記データ線駆動回路との間に配置されている上記1ないし3のいずれか1つに記載の表示装置。5前記表示部を挟んで、前記短絡回路と前記データ線駆動回路とが互いに反対側に配置されている上記1ないし3のいずれか1つに記載の表示装置。6一対のデータ線が複数、第1の方向に並列的に配置されてなるデータ線群と、ゲート線が複数、第2の方向に並列的に配置されてなるゲート線群と、複数の画素を有し、前記各画素が前記一対のデータ線と前記ゲート線との交点に配置されてなる表示部と、前記一対のデータ線の一方に正相のデータ信号を供給すると共に、前記一対のデータ線の他方に前記正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、前記ゲート線にゲート信号を供給するゲート線駆動回路とを備え、前記画素が、前記一対のデータ線の少なくとも1つに接続され、前記正相のデータ信号と前記逆相のデータ信号との少なくとも1つのデータ信号が、映像信号として書き込まれるようになされた表示装置に対して、前記複数の一対のデータ線のそれぞれに対して、前記一対のデータ線同士を短絡する短絡回路を設け、前記画素に対して前記映像信号の書き込みを行う前に、前記一対のデータ線をハイインピーダンス状態とし、前記画素に対して前記映像信号の書き込みが行われる前に一旦、前記一対のデータ線同士を前記短絡回路によって短絡状態とし、前記一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、前記短絡状態を解除して前記映像信号の書き込みを行う表示装置の駆動方法。7表示装置を備え、前記表示装置は、一対のデータ線が複数、第1の方向に並列的に配置されてなるデータ線群と、ゲート線が複数、第2の方向に並列的に配置されてなるゲート線群と、複数の画素を有し、前記各画素が前記一対のデータ線と前記ゲート線との交点に配置されてなる表示部と、前記一対のデータ線の一方に正相のデータ信号を供給すると共に、前記一対のデータ線の他方に前記正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路と、前記ゲート線にゲート信号を供給するゲート線駆動回路と、前記複数の一対のデータ線のそれぞれに対して設けられ、前記複数の一対のデータ線のそれぞれにおいて、前記一対のデータ線同士を短絡する短絡回路とを含み、前記画素は、前記一対のデータ線の少なくとも1つに接続され、前記正相のデータ信号と前記逆相のデータ信号との少なくとも1つのデータ信号が、映像信号として書き込まれるようになされ、前記データ線駆動回路は、前記画素に対して前記映像信号の書き込みを行う前に、前記一対のデータ線をハイインピーダンス状態とし、前記短絡回路は、前記画素に対して前記映像信号の書き込みが行われる前に一旦、前記一対のデータ線同士を短絡状態とし、前記一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、前記短絡状態を解除して前記映像信号の書き込みが行われるようにする電子機器。"