MRSモードでデータバッファ制御信号を生成する制御部と、前記データバッファ制御信号に応じて、1つのデータパッドを介して入力される複数のMRSコードをバッファリングして出力するデータバッファ部と、前記データバッファ部から出力される前記複数のMRSコードをデータラインを介して受信し、受信した前記複数のMRSコードを用いて複数のMRSコマンドを生成する複数のMRSコマンド生成部と、を備えることを特徴とする半導体メモリ装置。前記制御部は、MRSモードでデータライン駆動信号が印加されると、外部から受信する特定アドレスに応じてデータバッファ制御信号を生成することを特徴とする請求項1に記載の半導体メモリ装置。前記制御部は、前記受信する特定アドレスが、既に設定された第1のアドレスと同じ場合に、前記データバッファ部を駆動するための第1の信号を生成し、既に設定された第2のアドレスと同じ場合に、前記データバッファ部の駆動を中断するための第2の信号を生成するアドレス比較部と、前記データライン駆動信号、前記第1の信号、及び第2の信号を論理組み合わせしてデータバッファ制御信号を生成する制御信号生成部と、を備えることを特徴とする請求項2に記載の半導体メモリ装置。前記データライン駆動信号は、書き込み活性化信号WEまたはEWLEarlyWriteLatency信号を含むことを特徴とする請求項2に記載の半導体メモリ装置。前記複数のMRSコマンド生成部は、前記複数のMRSコマンドが各々用いられる該当メモリブロックの内部に各々形成されることを特徴とする請求項2に記載の半導体メモリ装置。前記データラインは、グローバル入出力ライン及びローカル入出力ラインを備えることを特徴とする請求項1に記載の半導体メモリ装置。前記MRSモードで活性化されるMRSモード信号を、前記データラインのライン遅延量だけ遅延させて、遅延MRSモード信号として出力する遅延部をさらに備えることを特徴とする請求項1に記載の半導体メモリ装置。前記複数のMRSコマンド生成部は、前記遅延MRSモード信号に応じて、前記複数のMRSコマンドを前記ローカル入出力ラインを介して前記該当メモリブロックに伝送することを特徴とする請求項7に記載の半導体メモリ装置。1つ以上の外部コマンド信号を受信し、前記MRSモードでイネーブルされる前記MRSモード信号を生成するMRSモード信号生成部をさらに備えることを特徴とする請求項7に記載の半導体メモリ装置。前記データバッファ部は、前記データパッドを介して直列に受信する前記複数のMRSコードを並列化してグローバルラインに伝送することを特徴とする請求項1に記載の半導体メモリ装置。前記MRSモード信号に応じて、前記データバッファ部から受信する第1のMRSコードを受信し、複数のMRSソース信号を生成してこれをグローバルラインに出力するMRSソース信号生成部と、前記MRSモード信号に応じて、前記データバッファ部から受信する第2のMRSコードを受信し、複数のMRS選択信号を生成してこれをグローバルラインに出力するMRS選択信号生成部と、をさらに備えることを特徴とする請求項2に記載の半導体メモリ装置。前記複数のMRSソース信号は、半導体メモリ装置のモードを設定するための信号であり、前記MRS選択信号は、前記複数のMRSコマンドのうち、半導体メモリ装置のモードを設定するMRSの種類を選択するための信号であることを特徴とする請求項11に記載の半導体メモリ装置。前記複数のMRSコマンドは、順次生成されることを特徴とする請求項12に記載の半導体メモリ装置。前記複数のMRSコードを受信するために、少なくとも1つ以上のデータパッドが追加されることを特徴とする請求項1に記載の半導体メモリ装置。前記複数のMRSコマンドは、同時に生成されることを特徴とする請求項14に記載の半導体メモリ装置。MRSモードでデータバッファ制御信号を生成するステップと、前記データバッファ制御信号に応じて、データパッドを介して入力される複数のMRSコードをバッファリングして出力するステップと、前記データバッファ部から出力される前記複数のMRSコードをデータラインを介して受信し、受信した前記複数のMRSコードを用いて複数のMRSコマンドを生成するステップと、を含むことを特徴とする半導体メモリ装置の駆動方法。前記データバッファ制御信号は、MRSモードでデータライン駆動信号が印加されると、外部から受信する特定アドレスに応じて生成されることを特徴とする請求項16に記載の半導体メモリ装置の駆動方法。前記MRSモードでデータバッファ制御信号を生成するステップは、前記受信する特定アドレスが、既に設定された第1のアドレスと同じ場合に、前記データバッファ部を駆動するための第1の信号を生成し、既に設定された第2のアドレスと同じ場合に、前記データバッファ部の駆動を中断するための第2の信号を生成するアドレスステップと、前記データライン駆動信号、前記第1の信号、及び第2の信号を論理組み合わせしてデータバッファ制御信号を生成するステップと、を含むことを特徴とする請求項17に記載の半導体メモリ装置の駆動方法。前記複数のMRSコマンドは、前記複数のMRSコマンドが各々用いられる該当メモリブロックの内部に各々形成されることを特徴とする請求項16に記載の半導体メモリ装置の駆動方法。前記MRSモード信号に応じて、前記データバッファ部から受信する第1のMRSコードを受信し、複数のMRSソース信号を生成してこれをグローバルラインに出力するステップと、前記MRSモード信号に応じて、前記データバッファ部から受信する第2のMRSコードを受信し、複数のMRS選択信号を生成してこれをグローバルラインに出力するステップと、をさらに含むことを特徴とする請求項16に記載の半導体メモリ装置の駆動方法。前記MRSモードでMRSモード信号を生成するステップと、前記データラインのライン遅延量だけMRSモード信号を遅延させるステップと、遅延されたMRSモード信号を出力するステップと、をさらに含むことを特徴とする請求項20に記載の半導体メモリ装置の駆動方法。前記複数のMRSコマンド信号を生成するステップは、前記MRSソース信号を受信するステップと、前記MRS選択信号を受信するステップと、前記遅延されたMRSモード信号に応じて、受信した前記MRSソース信号及び前記MRS選択信号に基づく前記複数のMRSコマンドを生成するステップと、を含むことを特徴とする請求項21に記載の半導体メモリ装置の駆動方法。前記データパッドを介して直列に受信したMRSコードを並列化するステップと、並列化した前記MRSコードを前記グローバル入出力ラインに伝送するステップと、をさらに含むことを特徴とする請求項16に記載の半導体メモリ装置の駆動方法。前記データバッファ制御信号に応じて、前記少なくとも1つ以上の追加されたデータパッドを介して追加されたMRSコードを入力するステップをさらに含むことを特徴とする請求項16に記載の半導体メモリ装置の駆動方法。本発明の一実施形態は、周辺領域のサイズを減らすモードレジスタセットを備える半導体メモリ装置を提供する。本発明の一実施形態は、別にデータラインを追加配線せずに、MRSコマンドを半導体メモリブロック内部の該当MRSコマンドが用いられる箇所へ伝送する半導体メモリ装置を提供する。本発明の一実施形態は、アドレスピンを追加せずに、複数のMRSコードを受信するモードレジスタセットを備える半導体メモリ装置を提供する。本発明の一実施形態は、MRSコマンドの生成時間を減らすことのできるモードレジスタセットを備える半導体メモリ装置を提供する。本発明の一実施形態は、半導体メモリ装置の駆動速度を高め、消費電流を減らすことのできるモードレジスタセットを備える半導体メモリ装置を提供する。そこで、上記の目的を達成するための本発明に係る半導体メモリ装置は、データバッファ制御信号を生成する制御部と、データバッファ制御信号に応じて、データパッドを介して入力される複数のMRSコードをバッファリングして出力するデータバッファ部と、データバッファ部から出力される複数のMRSコードをデータラインを介して受信し、受信された複数のMRSコードを用いて複数のMRSコマンドを生成する複数のMRSコマンド生成部とを備える。上記の技術的課題を解決するための本発明の一実施形態は、複数のMRSコマンドを生成するMRSコマンド生成部を、半導体メモリブロック内部の該当MRSコマンドが用いられる箇所に各々配置して、周辺領域のサイズを減らすことができる。本発明の一実施形態は、データパッドを介して一度に多量のMRSコードを受信して、様々なMRSコマンドを生成することができる。本発明の一実施形態は、データパッドを介して一度に多量のMRSコードを受信し、一度に復号化してMRSコマンドの生成時間を減らすことができる。本発明の一実施形態は、既存のデータライン例えば、グローバル入出力ラインGIO及びローカル入出力ラインLIOを介して、MRSコマンドを、半導体メモリ内部のMRSコマンドが用いられる箇所まで伝送するので、データラインの追加配線無しにMRSコマンドを伝送することができる。本発明の一実施形態は、MRSコマンドを生成するMRSコードが入力されるときにのみデータバッファ部を駆動して、不要な消費電流を減らすことができる。以下、本発明の属する技術分野における通常の知識を有する者が本発明を実施できる程度に、本発明の好ましい実施形態を、添付した図面を参照して詳細に説明する。図3は、本発明に係るモードレジスタコマンド生成回路のブロック図であり、図4は、図3に示す制御部230の詳細ブロック図である。図3に示すように、本発明のモードレジスタコマンド生成回路は、MRSモード信号生成部210、遅延部220、制御部230、データバッファ部250、MRS選択信号生成部270、MRSソース信号生成部280、及び複数のMRSコマンド生成部290A~290Eを備える。MRSモード信号生成部210は、クロック信号CLKに応じて外部命令語信号/CS、/RAS、/CAS、及び/WEを復号化し、MRSモード信号MRSPを生成する。特に、MRSモード信号生成部210は、クロック信号CLKのパルス幅と同じパルス幅を有するMRSモード信号MRSPを生成する。MRSモード信号MRSPは、外部命令語信号/CS、/RAS、/CAS、/WEが全てロジックローレベルに非活性されるMRSモードで活性化される信号である。遅延部220は、MRSモード信号生成部210から生成されたMRSモード信号MRSPを所定量だけ遅延させた遅延MRSモード信号MRSP_Dを出力する。遅延MRSモード信号MRSP_Dは、複数のMRSコマンド生成部290A~290Eに入力される。ここで、所定量とは、MRSモード信号生成部210から生成されたMRSモード信号MRSPが複数のMRSコマンド生成部290A~290Eに伝送されるまでの、グローバル入出力ラインGIO及びローカル入出力ラインLIOの伝送遅延を補償するだけの遅延量を意味する。すなわち、遅延量は、グローバル入出力ラインGIO及びローカル入出力ラインLIOを介してMRSモード信号MRSPを伝送するときに必要な時間の遅延を補償するためのものである。制御部230は、備え付けのアドレスピンを介した外部からのアドレスADDRと、MRSモード信号生成部210からのMRSモード信号MRSPとを受信して、データバッファ制御信号DQBUF_ENDBを生成する。データバッファ制御信号DQBUF_ENDBは、データバッファ部250がデータパッドDQを介して第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>を受信する動作を実行または中断することを制御するための信号である。データバッファ部250は、ロジックローレベルに活性化されたデータバッファ制御信号DQBUF_ENDBに応じて、データパッドDQを介して直列に受信する第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>をバッファリングして並列化する。このように、本発明の第1のMRSコードA<0:12>は、データパッドDQを介して受信するので、生成すべきMRSコードの数が増加しても、アドレスピンを増加させる必要がなく、半導体メモリ装置の面積効率を向上させる。また、データパッドDQを介して複数のMRSコードを一度に受信することができ、様々な種類のMRSコマンドを生成でき、MRSコードの受信時間及び復号化時間を減らしてMRSコマンドの生成時間を減らすことができる。データバッファ部250は、データバッファ制御信号DQBUF_ENDBが活性化されると、データパッドDQを介して第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>を受信し、データバッファ制御信号DQBUF_ENDBが非活性化されると、第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>の受信を中断する。このように、本発明のモードレジスタ信号生成回路に含まれるデータバッファ部250は、複数のMRSコマンドNMRS_CMD<0:12>、EMRS_CMD<0:12>、EMRS2_CMD<0:12>、EMRS3_CMD<0:12>、及びTMRS_CMD<0:12>を生成する第1のMRSコードA<0:12>と、第2のMRSコードBA<0:2>とがデータパッドDQを介して入力されるときにのみ活性化されるので、第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>が受信されない間に、不要に消費される電流を減らすことができる。データバッファ部250は、直列信号の並列信号化Serialtoparallel、SP2動作を行い、直列に受信した第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>を並列化して、グローバル入出力ラインGIOに出力する。MRS選択信号生成部270は、活性化されたMRSモード信号MRSPに応じて、データバッファ部250から出力される第2のMRSコードBA<0:2>をグローバル入出力ラインGIOを介して受信し、設定しようとするMRSモードを選択する複数のMRS選択信号NMRSP、EMRSP、EMRSP2、EMRSP3、及びTMRSPを生成して、グローバル入出力ラインGIOに出力する。MRSソース信号生成部280は、活性化されたMRSモード信号MRSPに応じて、グローバル入出力ラインGIOを介して第1のMRSコードA<0:12>を受信し、MRSソース信号MREGI<0:12>を生成してグローバル入出力ラインGIOに出力する。複数のMRSコマンド生成部290A~290Eは、遅延部220から出力される遅延MRSモード信号MRSP_Dに応じて、グローバル入出力ラインGIO及びローカル入出力ラインLIOを介して受信したMRSソース信号MREGI<0:12>及び複数のMRS選択信号NMRSP、EMRSP、EMRSP2、EMRSP3、及びTMRSPを駆動、論理組み合わせ、及び復号化して、半導体メモリ装置の特定のモードを設定する複数のMRSコマンドNMRS_CMD<0:12>、EMRS_CMD<0:12>、EMRS2_CMD<0:12>、EMRS3_CMD<0:12>、及びTMRS_CMD<0:12>を生成し、ローカル入出力ラインLIOを介して、複数のMRSコマンドが用いられる半導体メモリブロック内部の該当MRSコマンドが用いられる箇所へ伝送する。このために、複数のMRSコマンド生成部290A~290Eは、NMRSコマンド生成部290A、EMRSコマンド生成部290B、EMRS2コマンド生成部290C、EMRS3コマンド生成部290D、及びTMRSコマンド生成部290Eで構成される。複数のMRSコマンド生成部290A~290Eは、周辺領域の特定領域にのみ位置するものではなく、半導体メモリ内部の該当するMRSコマンドが用いられるメモリブロックに各々配置されるので、周辺領域のサイズを減らすことができる。また、複数のMRSコマンド生成部290A~290Eは、データパッドDQを介して複数のMRSコードを一度に多く受信するので、これを用いて多くの種類のMRSコマンドを生成することができる。このとき、複数のMRSコマンド生成部290A~290Eは、半導体メモリ装置に既に備えられているグローバル入出力ラインGIO及びローカル入出力ラインLIOを介して、複数のMRS選択信号NMRSP、EMRSP、EMRSP2、EMRSP3、及びTMRSP及びMRSソース信号MREGI<0:12>を受信し、半導体メモリ装置に既に備えられているローカル入出力ラインLIOを介して、生成したMRSコマンドNMRS_CMD<0:12>、EMRS_CMD<0:12>、EMRS2_CMD<0:12>、EMRS3_CMD<0:12>、及びTMRS_CMD<0:12>を各メモリブロックに伝送するので、別の追加配線無しでMRSコマンドを生成し、これを各メモリブロックに伝送することができる。図4は、図3に示す制御部の詳細ブロック図である。図4に示すように、制御部230は、アドレス比較部311及び制御信号生成部315を備える。アドレス比較部311は、活性化されたMRSモード信号MRSPに応じて、既に半導体メモリ装置に備えられているアドレスピンを介した外部からのアドレスADDRと、アドレス比較部311に予め格納された第1のアドレスADDR1とを比較する。そして、比較の結果、アドレスADDRと第1のアドレスADDR1とが同じであれば、第1の信号MRS_STARTを出力する。また、アドレス比較部311は、活性化されたMRSモード信号MRSPに応じて、備え付けのアドレスピンを介した外部からのアドレスADDRと、アドレス比較部311に予め格納された第2のアドレスADDR2とを比較する。そして、比較の結果、アドレスADDRと第2のアドレスADDR2とが同じであれば、第2の信号MRS_ENDを生成する。そして、制御信号生成部315は、データライン駆動信号GIO_ENに応じて、アドレス比較部311から出力される第1の信号MRS_START及び第2の信号MRS_ENDを論理組み合わせして、データバッファ制御信号DQBUF_ENDBを生成する。データバッファ制御信号DQBUF_ENDBは、データバッファ部250がデータパッドDQを介して第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>を受信するための、データバッファ部250の駆動を制御するための信号である。グローバルライン駆動信号GIO_ENは、複数のMRS選択信号NMRSP、EMRSP、EMRSP2、EMRSP3、及びTMRSP及びMRSソース信号MREGI<0:12>をデータラインを介して伝送するための、データラインを活性化する信号である。本発明の実施形態では、データライン駆動信号の一例として書き込み活性化信号WEを挙げたが、これに限定されるものではなく、さらに他の実施形態としてEWLEarlyWriteLatency信号を用いてグローバル入出力ラインGIOを駆動することもできる。図5及び図6は、本発明に係るモードレジスタ信号生成回路におけるMRSコマンドの生成タイミングを示した図である。図5は、1つのデータパッドDQ<0>を介して第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>を受信し、複数のMRSコマンドNMRS_CMD<0:12>、EMRS_CMD<0:12>、EMRS2_CMD<0:12>、EMRS3_CMD<0:12>、及びTMRS_CMD<0:12>を生成するMRSソース信号MREGI<0:12>が生成される、第1の実施形態に係るタイミングを示した図である。遅延部220は、MRSモードで活性化されたMRSモード信号MRSPを受信し、これをデータラインの長さによる遅延程度だけ遅延させて遅延MRSモード信号MRSP_Dに出力する。制御部230は、MRSモードで活性化されたMRSモード信号MRSPとアドレスピンを介して受信するアドレスADDRとを組み合わせてデータバッファ制御信号DQBUF_ENDBを生成する。まず、データバッファ制御信号DQBUF_ENDBがロジックローレベルに活性化されると、データバッファ部250はイネーブルされ、1つのデータパッドDQ<0>を介して第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>を順次受信する。そして、データバッファ部250は、受信した第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>を並列に変換してバッファリングした後、これをグローバル入出力ラインGIOに出力する。MRS選択信号生成部270は、トグルするMRSモード信号MRSPに応じて、データバッファ部250により並列に変換された第2のMRSコードBA<0:2>を用いて、MRS選択信号NMRSP、EMRSP、EMRSP2、及びEMRSP3を生成してグローバル入出力ラインGIOに出力する。MRSソース信号生成部280は、データバッファ部250により並列に変換された第1のMRSコードA<0:12>を用いて、MRSソース信号MREGI<0:12>を生成してローカル入出力ラインGIOに出力する。複数のMRSコマンド生成部290A~290Eは、遅延MRSモード信号MRSP_Dに応じて、MRSソース信号MREGI<0:12>を復号化し、複数個のMRSコマンドNMRS_CMD<0:12>、EMRS_CMD<0:12>、EMRS2_CMD<0:12>、EMRS3_CMD<0:12>、及びTMRS_CMD<0:12>を生成してローカル入出力ラインLIOに出力する。図5に示すように、1つのデータパッドDQ<0>のみを駆動する場合、複数個のデータパッドDQ<0:n>を駆動するときよりも消費電流を減らすことができるという長所がある。図6は、複数個のデータパッドDQ<0:n>を介して第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>を受信し、複数のMRSコマンドNMRS_CMD<0:12>、EMRS_CMD<0:12>、EMRS2_CMD<0:12>、EMRS3_CMD<0:12>、及びTMRS_CMD<0:12>を生成するMRSソース信号MREGI<0:12>が生成される、第2の実施形態に係るタイミングを示した図である。図6に示すように、MRSモードでデータバッファ制御信号DQBUF_ENDBがロジックローレベルに活性化されると、データパッドDQ<0:n>を介して、第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>が複数のデータパッドDQ<0:n>を介して入力され始める。データバッファ部250は、活性化されたデータバッファ制御信号DQBUF_ENDBに応じて、第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>を順次バッファリングする。データバッファ部250は、ロジックローレベルに活性化されたデータバッファ制御信号DQBUF_ENDBにより、複数のデータパッドDQ<0:n>を介して入力される第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>をバッファリングし、これを並列に変換する。MRS選択信号生成部270は、データバッファ部250により並列に変換された第2のMRSコードBA<0:2>に応じて、MRS選択信号NMRSP、EMRSP、EMRSP2、及びEMRSP3を生成してグローバル入出力ラインGIOに出力する。複数のMRSコマンド生成部290A~290Eは、MRSソース信号MREGI<0:12>を復号化し、複数個のMRSコマンドNMRS_CMD<0:12>、EMRS_CMD<0:12>、EMRS2_CMD<0:12>、EMRS3_CMD<0:12>、及びTMRS_CMD<0:12>を生成してローカル入出力ラインLIOに出力する。一般に、半導体メモリ装置は、データをクロックの立上がりエッジrisingedge及び立下りエッジfallingedgeに同期させてメモリコントローラに出力する。このとき、半導体メモリ装置から出力されたデータの有効ウィンドウ内に内部クロックの立上がりエッジ及び立下りエッジが存在して初めて正確なデータが伝達され得る。しかし、近年の高速動作メモリシステムでは、有効データウィンドウは次第に狭くなり、半導体メモリ装置とメモリコントローラとの間で交換されるデータが増加し、システムクロックCLKの動作周波数が高まるほどデータ受信が難しくなる。このような半導体メモリ装置とデータ処理装置との高速動作を保障するために、データトレーニングが必要である。本発明では、複数のデータパッドDQ<0:n>を介して入力される、第1のMRSコードA<0:12>及び第2のMRSコードBA<0:2>のデータセットアップ/ホールドウィンドウマージンが確保され得るように広く受信するので、本発明に係る半導体メモリ装置は、別のデータトレーニング無しでデータのセットアップ/ホールドウィンドウマージンを確保する効果を提供する。図6に示す例は、MRS選択信号NMRS、EMRS1、EMRS2、及びTMRSなどが一度に複数のデータパッドDQ<0:n>に入力されるので、図5に示す例に比べて、さらにMRSコマンドの生成時間を減らすことができるという長所がある。そして、複数のMRSコマンドを生成する複数のMRSコマンド生成部290A~290Eを半導体メモリ内部の該当MRSコマンドが用いられる箇所に各々配置して、周辺領域のサイズを減らすことができる。図7は、本発明の半導体メモリ装置のブロック図である。図7に示すように、半導体メモリ装置700は、周辺回路領域及びメモリセル領域を含む。MRSコード入力回路701は、周辺回路領域に形成され、図3に示すMRSモード信号生成部210、遅延部220、制御部230、データバッファ部250、MRS選択信号生成部270、MRSソース信号生成部280を備える。MRSコード入力回路701は、MRSソース信号MREGI<0:12>及びMRS選択信号NMRS、EMRS1、EMRS2、及びTMRSを、半導体メモリ装置700のメモリセル領域にある半導体メモリブロックに対応するグローバル入出力ラインGIOを介して出力する。そして、半導体メモリブロックは、複数のMRSコマンド生成部290A~290Eを備える。複数のMRSコマンド生成部290A~290Eは、MRSソース信号MREGI<0:12>及び該当するMRS選択信号NMRS、EMRS1、EMRS2、及びTMRSを、グローバル入出力ラインGIOに接続されたローカル入出力ラインLIOを介して受信する。本発明の一実施形態では、アドレスピンではないデータパッドを介して、一度に多量のMRSコードを受信して、一度に様々なMRSコマンドを生成することができる。また、上記本発明の一実施形態では、データパッドを介して一度に多量のMRSコードを受信し、一度に復号化してMRSコマンドの生成時間を減らすことができる。また、本発明の一実施形態は、存に備えられているグローバル入出力ラインGIO例えば、グローバル入出力ライン及びローカル入出力ラインを介して、MRSコマンドを、半導体メモリ内部のMRSコマンドが用いられる箇所まで伝送するので、配線の追加無しでMRSコマンドを伝送することができる。また、本発明の一実施形態では、MRSコマンドを生成するMRSコードが入力されるときにのみデータバッファ部を駆動して、不要な電流の消費を減らすことができる。本発明の技術思想は上記した実施形態によって具体的に記述されたが、上記実施の形態は、その説明のためのものであり、その制限のためのものでないことに注意すべきである。また、本発明の技術分野における通常の専門家であれば、本発明の技術思想の範囲内で様々な実施形態が可能であることが理解できるであろう。