"3又は3以上の所定の複数をNで表わし、所定の自然数をSで表わしたとき、第1電位から第N電位まで番号順に電位が高くなって行くN個の電位を1つずつ供給し、その各電位が0~N-1の各数値とl対1ずつ対応する第1電位供給手段~第N電位供給手段それぞれと、そこから信号を1つずつ入力する第1入力手段~第S入力手段それぞれと、そこから信号を出力する出力手段と、前記第2電位供給手段~前記第N-1電位供給手段のうち少なくとも1つと前記出力手段の間に接続される少なくとも1つの双方向性スイッチング手段と、0~N-1のうち前記第1~第S入力手段の各電位に対応する各数値と所定の多値論理に基づいて処理する論理処理手段と、前記論理処理手段によって制御され、前記少なくとも1つの双方向性スイッチング手段のそれぞれをオンオフ駆動するオンオフ駆動手段、を有する多値論理回路において、前記少なくとも1つの双方向性スイッチング手段のそれぞれにオフ駆動されたとき前記出力手段側のスイッチ端子とそのスイッチ駆動部の間が双方向にオフとなる双方向性スイッチング手段を1つずつ用いたことを特徴とする多値論理回路。3又は3以上の所定の複数をNで表わし、所定の自然数をSで表わしたとき、第1電位から第N電位まで番号順に電位が高くなって行くN個の電位を1つずつ供給し、その各電位が0~N-1の各数値と1対1ずつ対応する第1電位供給手段~第N電位供給手段それぞれと、そこから信号を1つずつ入力する第1入力手段~第S入力手段それぞれと、そこから信号を出力する出力手段と、前記第1~第N電位供給手段のうち1つの特定電位の電位供給手段と前記出力手段の間に接続され、オンのとき前記出力手段の電位をその特定電位にプルアップあるいはプルダウンし、オフのとき前記出力手段を開放する出力電位プル手段と、前記特定電位を基準にしてあらかじめ決められたプラス又はマイナスのしきい値電位に基づき0~N-1のうち前記第1~第S入力手段の各電位に対応する各数値と前記特定電位に対応する数値の大小関係、又は、等しいか等しくないかの関係を検出する数値関係検出手段と、前記数値関係検出手段の検出結果と所定の多値論理に基づいて処理する論理処理手段と、前記論理処理手段によって制御され、前記出力電位プル手段をオンオフ駆動するオンオフ駆動手段、を有することを特徴とする多値特定値論理回路。請求項2記載の多値特定値論理回路において、前記Sが1で、前記数値関係検出手段は前記等しいか等しくないかの関係を検出し、等しいとき前記オンオフ駆動手段が前記出力電位プル手段をオン駆動し、等しくないときオフ駆動することを特徴とする多値特定値判定回路。請求項3記載の多値特定値判定回路において、前記オンオフ駆動手段のオンオフ駆動が正反対であることを特徴とする多値特定値NOT回路。請求項2記載の多値特定値論理回路において、前記Sが複数で、前記数値関係検出手段は前記等しいか等しくないかの関係を検出し、すべてが等しいとき前記オンオフ駆動手段が前記出力電位プル手段をオン駆動し、そうでないときオフ駆動することを特徴とする多値特定値AND回路。請求項5記載の多値特定値AND回路において、前記オンオフ駆動手段のオンオフ駆動が正反対であることを特徴とする多値特定値NAND回路。それぞれの前記特定電位が前記第1電位~前記第N電位の1電位ずつであるN個の請求項5記載の多値特定値AND回路が有って、すべての前記出力手段を接続して新出力手段とし、S個の新入力手段を形成するとき、それぞれの新入力手段に各多値特定値AND回路の前記入力手段が1つずつ接続されていることを特徴とする多値AND回路。請求項2記載の多値特定値論理回路において、前記Sが複数で、前記数値関係検出手段は前記等しいか等しくないかの関係を検出し、少なくとも1つが等しいとき前記オンオフ駆動手段が前記出力電位プル手段をオン駆動し、そうでないときオフ駆動することを特徴とする多値特定値OR回路。請求項8記載の多値特定値OR回路において、前記オンオフ駆動手段のオンオフ駆動が正反対であることを特徴とする多値特定値NOR回路。請求項2記載の多値特定値論理回路において、前記Sが1で、前記数値関係検出手段は前記大小関係を検出し、その入力電位の数値がその特定電位の数値より大きいとき前記オンオフ駆動手段が前記出力電位プル手段をオン駆動し、そうでないときオフ駆動することを特徴とする多値特定値OVER回路。請求項10記載の多値特定値OVER回路において、前記オンオフ駆動手段のオンオフ駆動が正反対であることを特徴とする多値特定値NOVER回路。請求項2記載の多値特定値論理回路において、前記Sが複数で、前記数値関係検出手段は前記大小関係を検出し、その入力電位の数値すべてがその特定電位の数値より大きいとき前記オンオフ駆動手段が前記出力電位プル手段をオン駆動し、そうでないときオフ駆動することを特徴とする多値特定値ANDOVER回路。請求項12記載の多値特定値ANDOVER回路において、前記オンオフ駆動手段のオンオフ駆動が正反対であることを特徴とする多値特定値NANDOVER回路。請求項2記載の多値特定値論理回路において、前記Sが複数で、前記数値関係検出手段は前記大小関係を検出し、その入力電位の数値のうち少なくとも1つがその特定電位の数値より大きいとき前記オンオフ駆動手段が前記出力電位プル手段をオン駆動し、そうでないときオフ駆動することを特徴とする多値特定値OROVER回路。請求項14記載の多値特定値OROVER回路において、前記オンオフ駆動手段のオンオフ駆動が正反対であることを特徴とする多値特定値NOROVER回路。請求項2記載の多値特定値論理回路において、前記Sが1で、前記数値関係検出手段は前記大小関係を検出し、その入力電位の数値がその特定電位の数値より小さいとき前記オンオフ駆動手段が前記出力電位プル手段をオン駆動し、そうでないときオフ駆動することを特徴とする多値特定値UNDER回路。請求項16記載の多値特定値UNDER回路において、前記オンオフ駆動手段のオンオフ駆動が正反対であることを特徴とする多値特定値NUNDER回路。請求項2記載の多値特定値論理回路において、前記Sが複数で、前記数値関係検出手段は前記大小関係を検出し、その入力電位の数値すべてがその特定電位の数値より小さいとき前記オンオフ駆動手段が前記出力電位プル手段をオン駆動し、そうでないときオフ駆動することを特徴とする多値特定値ANDUNDER回路。請求項18記載の多値特定値ANDUNDER回路において、前記オンオフ駆動手段のオンオフ駆動が正反対であることを特徴とする多値特定値NANDUNDER回路。請求項2記載の多値特定値論理回路において、前記Sが複数で、前記数値関係検出手段は前記大小関係を検出し、その入力電位の数値のうち少なくとも1つがその特定電位の数値より小さいとき前記オンオフ駆動手段が前記出力電位プル手段をオン駆動し、そうでないときオフ駆動することを特徴とする多値特定値ORUNDER回路。請求項20記載の多値特定値ORUNDER回路において、前記オンオフ駆動手段のオンオフ駆動が正反対であることを特徴とする多値特定値NORUNDER回路。請求項2記載の多値特定値論理回路において、前記Sが複数で、前記数値関係検出手段は前記大小関係を検出し、その入力電位の数値すべてがその特定電位の数値より大きいか等しいとき前記オンオフ駆動手段が前記出力電位プル手段をオン駆動し、そうでないときオフ駆動することを特徴とする多値特定値ANDNUNDER回路。請求項22記載の多値特定値ANDNUNDER回路において、前記オンオフ駆動手段のオンオフ駆動が正反対であることを特徴とする多値特定値NANDNUNDER回路。請求項2記載の多値特定値論理回路において、前記Sが複数で、前記数値関係検出手段は前記大小関係を検出し、その入力電位の数値のうち少なくとも1つがその特定電位の数値より大きいか等しいとき前記オンオフ駆動手段が前記出力電位プル手段をオン駆動し、そうでないときオフ駆動することを特徴とする多値特定値ORNUNDER回路。請求項24記載の多値特定値ORNUNDER回路において、前記オンオフ駆動手段のオンオフ駆動が正反対であることを特徴とする多値特定値NORNUNDER回路。請求項2記載の多値特定値論理回路において、前記Sが複数で、前記数値関係検出手段は前記大小関係を検出し、その入力電位の数値すべてがその特定電位の数値より小さいか等しいとき前記オンオフ駆動手段が前記出力電位プル手段をオン駆動し、そうでないときオフ駆動することを特徴とする多値特定値ANDNOVER回路。請求項26記載の多値特定値ANDNOVER回路において、前記オンオフ駆動手段のオンオフ駆動が正反対であることを特徴とする多値特定値NANDNOVER回路。請求項2記載の多値特定値論理回路において、前記Sが複数で、前記数値関係検出手段は前記大小関係を検出し、その入力電位の数値のうち少なくとも1つがその特定電位の数値より小さいか等しいとき前記オンオフ駆動手段が前記出力電位プル手段をオン駆動し、そうでないときオフ駆動することを特徴とする多値特定値ORNOVER回路。請求項28記載の多値特定値ORNOVER回路において、前記オンオフ駆動手段のオンオフ駆動が正反対であることを特徴とする多値特定値NORNOVER回路。請求項2記載の多値特定値論理回路において、前記Sが複数で、前記数値関係検出手段は前記大小関係を検出し、その入力電位の数値すべてがその特定電位の数値より大きいとき又はその入力電位の数値すべてがその特定電位の数値より小さいとき前記オンオフ駆動手段が前記出力電位プル手段をオン駆動し、そうでないときオフ駆動することを特徴とする多値特定値ANDOVER-OR-ANDUNDER回路。請求項30記載の多値特定値ANDOVER-OR-ANDUNDER回路において、前記オンオフ駆動手段のオンオフ駆動が正反対であることを特徴とする多値特定値NANDOVER-OR-NANDUNDER回路。■■第1発明が解決しようとする課題■■従って、従来の課題は下記の通り3つ有る。aノーマリィオンのゲート絶縁型FETを使わなくても構成できることが望まれる。b4値以上の多値論理回路の場合、電源投入時に過渡的に電源短絡電流が流れてしまう。c出力を開放するという多値論理出力の仕方ができることが望まれる。■第1発明の目的■そこで、第1発明は下記の多値論理回路を提供することを目的としている。aノーマリィオンのゲート絶縁型FETを使わなくても構成することができる。bその出力部の双方向性スイッチング手段にノーマリィオフ型を使う場合に限り、4値以上の多値論理回路の場合でも電源投入時にノーマリィオン型による過渡的な電源短絡電流が流れない。c出力を開放するという多値論理出力の仕方をすることができる。■■第2発明が解決しようとする課題■■従って、従来の課題は下記の通り4つ有る。aノーマリィオンのゲート絶縁型FETを使わなくても構成できることが望まれる。b4値以上の多値論理回路の場合、電源投入時に過渡的に電源短絡電流が流れてしまう。c入力電圧と出力電圧の関係を制限する双方向性スイッチング手段を利用しているため、実現できていない多値論理処理機能や知られていない多値論理処理機能が存在する。d出力を開放するという多値論理出力の仕方ができることが望まれる。■第2発明の目的■そこで、第2発明は下記の多値特定値論理回路を提供することを目的としている。aノーマリィオンのゲート絶縁型FETを使わなくても構成することができる。bその出力部の双方向性スイッチング手段にノーマリィオフ型を使う場合に限り、4値以上の多値論理回路の場合でも電源投入時にノーマリィオン型による過渡的な電源短絡電流が流れない。c従来回路では実現できていない多値論理処理機能、または、知られていない多値論理処理機能を持つ回路を単独で実現することができる。d出力を開放するという多値論理出力の仕方をすることができる。■■第1発明が課題を解決するための手段■■即ち、第1発明は請求項1記載の多値論理回路である。その出力部の1つまたは複数の双方向性スイッチング手段それぞれにオフ駆動されたとき、その出力手段側のスイッチ端子とそのスイッチ駆動部の間が双方向にオフとなる双方向性スイッチング手段を1つずつ用いることを特徴としている。尚、1つの手段が複数の手段を兼ねることもある。また、そのNは多値N≧3の数を指しており、その数値は0~N-1である。その第1電位が数値0を、その第2電位が数値1を、............、その第N電位が数値N-1をそれぞれ表わす。そして、ある信号電位がその第1電位を基準にしたプラスのしきい値電位より低ければ、その信号電位は数値0を表わす。ある信号電位がその第2電位を基準にしたマイナスのしきい値電位とプラスのしきい値電位の間にあれば、その信号電位は数値1を表わし、ある信号電位が同様に第N-1電位までの各電位の両しきい値電位間にあれば、その信号電位は数値N-2までの各数値を表わす。ある信号電位がその第N電位を基準にしたマイナスのしきい値電位より高ければ、その信号電位は数値N-1を表わす。■■第1発明の効果■■このことによって、入力電位を検出する検出手段と出力用の双方向性スイッチング手段を必ず兼用する必要が無くなり、勿論、兼用しても構わないが、その検出手段と出力手段それぞれにノーマリィオフ型スイッチング手段を使っても構成できる様になる。第1発明の効果1また、ノーマリィオフ型を出力用の双方向性スイッチング手段に用いる場合に限り、電源投入時にノーマリィオン型の様に過渡的な電源短絡電流は流れない。第1発明の効果2さらに、第2電位~第N-1電位の中間電位を出力する双方向性スイッチング手段それぞれに双方向にオフにできる双方向性スイッチング手段を1つずつ用いたので、出力を開放するという多値論理出力の仕方をすることができる。第1発明の効果3■■第2発明が課題を解決するための手段■■即ち、第2発明は請求項2記載の多値特定値論理回路である。そのNは多値N≧3の数を指しており、その数値は0~N-1である。その第1電位が数値0を、その第2電位が数値1を、............、その第N電位が数値N-1をそれぞれ表わす。そして、ある信号電位がその第1電位を基準にしたプラスのしきい値電位より低ければ、その信号電位は数値0を表わす。ある信号電位がその第2電位を基準にしたマイナスのしきい値電位とプラスのしきい値電位の間にあれば、その信号電位は数値1を表わし、ある信号電位が同様に第N-1電位までの各電位の両しきい値電位間にあれば、その信号電位は数値N-2までの各数値を表わす。ある信号電位がその第N電位を基準にしたマイナスのしきい値電位より高ければその信号電位は数値N-1を表わす。また、その出力電位プル手段が前記第1~第N電位供給手段のうち、1つの特定電位の電位供給手段と前記出力手段の間に接続され、オンのとき前記出力手段の電位をその特定電位にプルアップあるいはプルダウンし、オフのとき前記出力手段を開放する。さらに、その数値関係検出手段が前記特定電位を基準にしてあらかじめ決められたプラス又はマイナスのしきい値電位に基づき0~N-1のうち前記第1~第S入力手段の各電位に対応する各数値と前記特定電位に対応する数値以後、特定値と呼ぶ。の大小関係、又は、等しいか等しくないかの関係を検出する。それから、その論理処理手段が前記数値関係検出手段の検出結果と所定の多値論理に基づいて処理する。そして、そのオンオフ駆動手段が前記論理処理手段によって制御され、前記出力電位プル手段をオンオフ駆動する。ただし、1つの手段が複数の手段を兼ねることもある。■■第2発明の効果■■このことによって、入力電位を検出する検出手段と出力用スイッチング手段を必ず兼用する必要が無くなり、もちろん兼用しても構わないが、その検出手段と出力手段それぞれにノーマリィオフ型スイッチング手段を使っても構成できる様になる。第2発明の効果1また、ノーマリィオフ型スイッチング手段を出力電位プル手段に用いる場合に限り、電源投入時にノーマリィオン型の様に過渡的な電源短絡電流は流れない。第2発明の効果2さらに、入力電圧と出力電圧の関係が制限されない出力電位プル手段を出力用スイッチング手段として用いているため、従来回路では実現できない多値論理処理機能または知られていない多値論理処理機能を持つ回路を単独で実現することができる。第2発明の効果3それから、その出力電位プル手段に必要とするオフ機能を持つスイッチング手段を用いたので、出力を開放するという多値論理出力の仕方をすることができる。第2発明の効果4各発明をより詳細に説明するために以下添付図面に従ってこれらを説明する。図1は第1、第2発明共通の実施例で、本発明者が多値特定値判定回路と名付けた多値論理回路である。図1の実施例では次の通り各構成要素が請求項1、2それぞれに記載中の各構成手段に相当し、S=1である。それから、図中のnが前述したNに相当し、mが特定値特定電位に対応する数値に相当する。n≧3、n-1≧m1、m-1≧0の関係に有り、この関係は後述する他の各実施例についても言える。●a電源線V0、......、電源線Vm-1、電源線Vm、電源線Vm1、......、電源線Vn-1それぞれが請求項1、2それぞれに記載中の第1電位供給手段~第N電位供給手段それぞれに。●b入力端子Inが請求項1、2それぞれに記載中の入力手段に。●c出力端子Outが請求項1、2それぞれに記載中の出力手段に。●d電源線Vmの電位が請求項2記載中の特定電位に。●e電源線Vmが請求項2記載中の1つの特定電位の電位供給手段に。●f電源線Vmと出力端子Outの間に接続され、トランジスタ3~6とダイオード9~12によって構成される双方向性スイッチング手段が請求項1記載中の双方向性スイッチング手段と請求項2記載中の出力電位プル手段に。☆尚、この双方向性スイッチング手段の場合オフ駆動時にその各スイッチ端子そのオンオフ駆動部ゲート、ソース部間は双方向に完全にオフで、そのオフ状態は各スイッチ端子の電位に全く影響されない。参考:特許第3,423,780号●g電源線Vm1、電源線Vm-1およびトランジスタ1~2の接続体が請求項1記載中の論理処理手段に。それから、請求項2記載中の数値関係検出手段と論理処理手段の両方に。☆なお、特定値mのマイナス側しきい値電位は電源線Vm-1の電位とトランジスタ2のオンオフしきい値電圧の大きさで決まり、特定値mのプラス側しきい値電位は電源線Vm1の電位とトランジスタ1のオンオフしきい値電圧の大きさで決まる。図1の実施例に限らず、一般的に、特定値mのマイナス側しきい値電位は電源線Vmの電位と電源線VmVm-1の両電位の真ん中電位の間に設定される。また、特定値mのプラス側しきい値電位は電源線Vm1Vmの両電位の真ん中電位と電源線Vmの電位間に設定される。●hトランジスタ1、2、ツェナーダイオード13、14及び抵抗15、16の接続体が請求項1、2それぞれに記載のオンオフ駆動手段に。図1の実施例の動作は次の通りである。入力端子Inの電位が上記電源線Vmの電位を基準にしたマイナス側しきい値電位とプラス側しきい値電位の間にあれば、トランジスタ1、2が同時オンとなるため、トランジスタ3~6がオン駆動される。その結果、出力端子Outは電源線Vmと双方向に導通となるので、出力端子Outの電位は電源線Vmの電位にプルアップ又はプルダウンされ、出力端子Outは電源線Vmの電位を出力する。一方、入力端子Inの電位がその両しきい値電位間に無ければ、トランジスタ1、2の一方または両方がオフとなり、抵抗15、16がトランジスタ3~6をオフ駆動するため、出力端子Outは開放となる。この双方向性スイッチング手段はトランジスタ1、2の一方のオンだけではトランジスタ3~6をオン駆動できない。その論理動作に関して、図1の実施例は、入力数値入力電位に対応する数値が特定値m特定電位に対応する数値と等しいとき特定値mを出力し、入力数値が特定値mと等しくないときその出力を開放する。尚、出力端子Outは抵抗等で電源線Vm以外の電源線または電源線V0~Vn-1以外の電源線にプルアップ又はプルダウンするという使い方も考えられる。また、その特定電位が互いに異なる図1の実施例を複数個用意して入力端子同士を接続し、出力端子同士を接続するという使い方も考えられる。さらに、電源線V0の電位≦出力端子Outの電位≦電源線Vn-1の電位の関係に有れば、ダイオード7、8は無くても構わないし、ツェナーダイオード13、14も無くても構わない。それから、抵抗15、16の代わりにそのゲートソース間を直結した接合型FETまたはノーマリィオン型MOSFETを抵抗手段として1つずつ使用できる。そして、ダイオード9~12の代わりに後述する図30の実施例で出力端子に接続されている各MOSFETの様にそのゲート、バックゲート及びソースを直結したノーマリィオフ型MOSFETを1つずつ使用できる。これらの事は後述する図2~図38の各実施例についても同様に当てはまる。加えて、トランジスタ3、4それぞれの代わりにNチャネル型IGBTを1つずつ使い、トランジスタ5、6それぞれの代わりにPチャネル型IGBTを1つずつ使うことも可能である。この場合、各IGBTが逆阻止型ならダイオード9~12は要らない。本発明者が多値特定値判定回路と名付けた図2の第1、第2発明共通の実施例では請求項1記載中の双方向性スイッチング手段や請求項2記載中の出力電位プル手段としてトランジスタ6、3とダイオード12、9が形成する1方向性スイッチング手段とトランジスタ4、5とダイオード10、11が形成する1方向性スイッチング手段を逆並列接続した双方向性スイッチング手段を使用するので、トランジスタ1a、1bとトランジスタ2a、2bという具合に2つずつ必要となる。参考:特許第3,423,780号その論理動作に関して図2の実施例は、図1の実施例と同じで、入力数値が特定値mと等しいとき特定値mを出力し、入力数値が特定値mと等しくない時その出力を開放する。本発明者が多値特定値判定回路と名付けた図3の第1、第2発明共通の実施例では請求項1記載中の双方向性スイッチング手段や請求項2記載中の出力電位プル手段としてダイオードブリッジ接続型整流回路を用いた双方向性スイッチング手段が使われている。その論理動作に関して図3の実施例は、図1、図2の実施例と同じで、入力数値が特定値mと等しいとき特定値mを出力し、等しくない時その出力を開放する。本発明者が多値特定値判定回路と名付けた図4の第1、第2発明共通の実施例ではトランジスタ1、2両方がオンである時だけトランジスタ4、6をオン駆動する為に、トランジスタ17がトランジスタ2のオンオフを検出し、トランジスタ18がトランジスタ1のオンオフを検出する。そして、トランジスタ1、2両方がオンの時トランジスタ1、17の直列回路がトランジスタ4をオン駆動し、トランジスタ18、2の直列回路がトランジスタ6をオン駆動する。その論理動作に関して図4の実施例は、図1~図3の実施例と同しで、入力数値が特定値mと等しいとき特定値mを出力し、等しくない時その出力を開放する。本発明者が多値特定値判定回路と名付けた図5の第1、第2発明共通の実施例では、従来の2値DTLダイオードトランジスタ論理回路を応用した検出手段が、入力電位に対応する数値入力数値が電源線Vmの電位特定電位に対応する数値特定値と等しいかどうか検出する。トランジスタ21、24とダイオード10、12が双方向性スイッチング手段を構成する。入力数値が特定値と同じとき、抵抗33の電流をダイオード25が、抵抗34の電流をダイオード27が、抵抗36の電流をダイオード29が、抵抗37の電流をダイオード31が、それぞれバイパスする。その結果、トランジスタ19、20、22、23はオフで、トランジスタ21、24とダイオード10、12が出力端子Outを電源線Vmに双方向に接続する。なお、ダイオード25、26とダイオード27、28それぞれの代わりにPN接合を2つ持つNPNトランジスタを1つずつ用いても良いし、ダイオード29、30とダイオード31、32それぞれの代わりにPN接合を2つ持つPNPトランジスタを1つずつ用いても良い。ふつう順電圧の大きさの関係から入力側に各エミッタが来る。その論理動作に関して図5の実施例は、図1~図4の実施例と同じで、入力数値が特定値mと等しいとき特定値mを出力し、等しくない時その出力を開放する。本発明者が多値特定値NOT回路と名付けた図6の第1、第2発明共通の実施例は、図5の実施例に出力反転機能を入れたものである。トランジスタ20、21、23、24とダイオード10、12が双方向性スイッチング手段を構成する。その論理動作に関して図6の実施例は、入力数値が特定値mと等しい時その出力を開放し、入力数値が特定値mと等しくないとき特定値mを出力する。本発明者が多値特定値NOT回路と名付けた図7の第1、第2発明共通の実施例は、別の入力電位の検出方法を用いたものである。電源線Vm以外は図示を省略している。各ダイオードの代わりにコレクタとベースを直結したPNP又はNPNトランジスタを1つずつ用いても構わない。また、各PNPトランジスタの代わりにPチャネル型BSITバイポーラモードの静電誘導型トランジスタやGTBT接地した溝形電極を持つバイポーラ型FETを1つずつ用いても良いし、各NPNトランジスタの代わりにNチャネル型BSITやGTBTを1つずつ用いても良い。これらの置換えは図5、図6、後述する図9~図12、図31~図33、図35~図36についても同様に言える。その論理動作に関して図7の実施例は、図6の実施例と同じで、入力数値が特定値mと等しい時その出力を開放し、入力数値が特定値mと等しくないとき特定値mを出力する。本発明者が多値特定値NOT回路と名付けた図8の第1、第2発明共通の実施例は、図7の実施例をMOSFETで実現したもので、電源線Vm以外は図示を省略している。なお、入力端子Inを第1の抵抗で電源線Vm1にプルアップし、第2の抵抗で電源線Vm-1にプルダウンした実施例も可能である。その論理動作に関して図8の実施例は、図6~図7の実施例と同じで、入力数値が特定値mと同じ時その出力を開放し、入力数値が特定値mと違うとき特定値mを出力する。本発明者が多値特定値AND回路と名付けた図9の第1、第2発明共通の実施例は、図1の実施例においてトランジスタ1の代わりにそれと同型のトランジスタ3個が直列接続され、トランジスタ2の代わりにそれと同型のトランジスタ3個が直列接続され、入力端子In1、In2、In3の3つが設けられたものである。入力端子In1、In2、In3の各電位が上述した電源線Vmの電位を基準にしたマイナスのしきい値電位とプラスのしきい値電位の間にあれば、出力端子Outは電源線Vmの電位を出力する一方、入力端子In1、In2、In3の電位が1つでもその両しきい値電位間に無ければ、出力端子Outは開放となる。従って、その論理動作に関しては図9の実施例は、3つの入力数値すべてが特定値mと等しいとき特定値mを出力し、3つの入力数値のうち少なくとも1つが特定値mと等しくないときその出力を開放する。本発明者が多値特定値AND回路と名付けた図10の第1、第2発明共通の実施例は、図5の実施例を応用したものである。なお、ダイオード41~44とダイオード45~48それぞれの代わりにマルチエミッタ3エミッタのNPNトランジスタを1つずつ使い、ダイオード49~52とダイオード53~56それぞれの代わりにマルチエミッタ3エミッタのPNPトランジスタを1つずつ使っても横わない。ふつう順電圧の大きさの関係から入力側に各エミッタが来る。この事は次の図11の実施例についても言える。また、その論理動作に関して図9の実施例は、図10の実施例と同じで、3つの入力数値すべてが特定値mと等しいとき特定値mを出力し、3つの入力数値のうち少なくとも1つが特定値mと等しくないときその出力を開放する。本発明者が多値特定値NAND回路と名付けた図11の第1、第2発明共通の実施例は、図6の実施例を応用したものである。その論理動作に関して図11の実施例は、3つの入力数値すべてが特定値mと等しいときその出力を開放し、3つの入力数値のうち少なくとも1つが特定値mと等しくないとき特定値mを出力する。本発明者が多値特定値NAND回路と名付けた図12の第1、第2発明共通の実施例は、マルチエミッタのPNPトランジスタとNPNトランジスタを用いたもので、図7の実施例を応用している。なお、エミッタ接地のNPNトランジスタのベース部は2値のダイオードOR回路になっているが、この組合せの代わりにコレクタ同士、エミッタ同士それぞれを接続した4つのNPNトランジスタをエミッタ接地した2値のトランジスタOR回路を使い、エミッタ接地のPNPトランジスタ側も、代わりに同様に4つのPNPトランジスタを並列接続し、エミッタ接地した2値のトランジスタOR回路を使うことができる。また、その論理動作に関して図12の実施例は、図11の実施例と同じで、3つの入力数値すべてが特定値mと等しいときその出力を開放し、3つの入力数値のうち少なくとも1つが特定値mと等しくないとき特定値mを出力する。本発明者が多値特定値OR回路と名付けた図13の第1、第2発明共通の実施例では、入力端子In1、In2、In3の電位が1つでも上述した電源線Vmの電位を基準にしたマイナスのしきい値電位とプラスのしきい値電位の間にあれば、出力端子Outは電源線Vmの電位を出力する一方、入力端子In1、In2、In3の電位すべてがその両しきい値電位間の外に有れば、出力端子Outは開放となる。尚、各回路では符号a、b、cを付した各導線同士は接続状態に有る。また、その論理動作に関して図13の実施例は、3つの入力数値のうち少なくとも1つが特定値mと等しいとき特定値mを出力し、3つの入力数値すべてが特定値mと違うときその出力を開放する。本発明者が多値特定値NOR回路と名付けた図14の第1、第2発明共通の実施例では、図13の実施例においてトランジスタ39と抵抗57を直列接続した2値インバーター回路を用いてオンオフ駆動信号を反転させて、多値特定値OR回路の補出力を出力させる様にしたものである。その論理動作に関して図14の実施例は、3つの入力数値のうち少なくとも1つが特定値mと等しい時その出力を開放し、3つの入力数値すべてが特定値mと違うとき特定値mを出力する。図15の第1、第2発明共通の実施例は、入力しきい値電位の高さにより本発明者が名付けた多値特定値OVERオウバー回路か多値特定値NUNDERナンダー回路{=多値特定値UNDERアンダー回路の補出力回路}になる。電源線Vm-1の電位又は電圧とトランジスタ2のオンオフしきい値電圧で決まる電位又は電圧より入力端子Inの電位又は電圧が高いとき出力端子Outは電源線Vmの電位又は電圧すなわち電源線Vmの電位又は電圧に対応する数値を出力し、そうでないとき出力端子Outは開放となる。このため、その入力しきい値電位が、特定値mのプラス側しきい値電位より高く、数値m1のマイナス側しきい値電位より低ければ、図15の実施例は多値特定値OVER回路になる。それに対して、その入力しきい値電位が、数値m-1のプラス側しきい値電位より高く、特定値mのマイナス側しきい値電位より低ければ、図15の実施例は多値特定値NUNDER回路になる。その結果、その多値特定値OVER回路では入力数値が特定値mより大きいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値が特定値mより小さいか等しいとき出力端子Outを開放する。また、その多値特定値NUNDER回路では入力数値が特定値mより大きいか等しいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値が特定値mより小さいとき出力端子Outを開放する。図16の第1、第2発明共通の実施例は、入力しきい値電位の高さにより本発明者が名付けた多値特定値UNDER回路か多値特定値NOVERノウバー回路=多値特定値OVER回路の補出力回路になる。電源線Vm1の電位又は電圧とトランジスタ1のオンオフしきい値電圧で決まる電位又は電圧より入力端子Inの電位又は電圧が低いとき出力端子Outは電源線Vmの電位又は電圧すなわち電源線Vmの電位又は電圧に対応する数値を出力し、そうでないとき出力端子Outは開放となる。このため、その入力しきい値電位が、特定値mのマイナス側しきい値電位より低く、数値m-1のプラス側しきい値電位より高ければ、図16の実施例は多値特定値UNDER回路になる。それに対して、その入力しきい値電位が、数値m1のマイナス側しきい値電位より低く、特定値mのプラス側しきい値電位より高ければ、図16の実施例は多値特定値NOVER回路になる。その結果、その多値特定値UNDER回路では入力数値が特定値mより小さいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値が特定値mより大きいか等しいとき出力端子Outを開放する。また、その多値特定値NOVER回路では入力数値が特定値mより小さいか等しいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値が特定値mより大きいとき出力端子Outを開放する。図17の第1、第2発明共通の実施例は、入力しきい値電位の高さにより本発明者が名付けた多値特定値NOVER回路か多値特定値UNDER回路になる。電源線Vm-1の電位又は電圧とトランジスタ2のオンオフしきい値電圧で決まる電位又は電圧より入力端子Inの電位又は電圧が高いとき出力端子Outは開放となり、そうでないとき出力端子Outは電源線Vmの電位又は電圧すなわち電源線Vmの電位又は電圧に対応する数値、特定値mを出力する。このため、その入力しきい値電位が、特定値mのプラス側しきい値電位より高く、数値m1のマイナス側しきい値電位より低ければ、図17の実施例は多値特定値NOVER回路になる。それに対して、その入力しきい値電位が、数値m-1のプラス側しきい値電位より高く、特定値mのマイナス側しきい値電位より低ければ、図17の実施例は多値特定値UNDER回路になる。その結果、その多値特定値NOVER回路では入力数値が特定値mより小さいか等しいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値が特定値mより大きいとき出力端子Outを開放する。また、その多値特定値UNDER回路では入力数値が特定値mより小さいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値が特定値mより大きいか等しいとき出力端子Outを開放する。図18の第1、第2発明共通の実施例は、入力しきい値電位の高さにより本発明者が名付けた多値特定値NUNDER回路か多値特定値OVER回路になる。電源線Vm1の電位又は電圧とトランジスタ1のオンオフしきい値電圧で決まる電位又は電圧より入力端子Inの電位又は電圧が低いとき出力端子Outは開放となり、そうでないとき出力端子Outは電源線Vmの電位又は電圧すなわち電源線Vmの電位又は電圧に対応する数値を出力する。このため、その入力しきい値電位が、特定値mのマイナス側しきい値電位より低く、数値m-1のプラス側しきい値電位より高ければ、図18の実施例は多値特定値NUNDER回路になる。それに対して、その入力しきい値電位が、数値m1のマイナス側しきい値電位より低く、特定値mのプラス側しきい値電位より高ければ、図18の実施例は多値特定値OVER回路になる。その結果、その多値特定値NUNDER回路では入力数値が特定値mより大きいか等しいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値が特定値mより小さいとき出力端子Outを開放する。また、その多値特定値OVER回路では入力数値が特定値mより大きいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値が特定値mより小さいか等しいとき出力端子Outを開放する。図19の第1、第2発明共通の実施例は、図15の実施例を応用しており、入力しきい値電位の高さにより本発明者が名付けた多値特定値ANDOVER回路=多値特定値NORNOVER回路か多値特定値ANDNUNDER回路=多値特定値NORUNDER回路になる。このため、その入力しきい値電位が、特定値mのプラス側しきい値電位より高く、数値m1のマイナス側しきい値電位より低ければ、図19の実施例は多値特定値ANDOVER回路=多値特定値NORNOVER回路になる。それに対して、その入力しきい値電位が、数値m-1のプラス側しきい値電位より高く、特定値mのマイナス側しきい値電位より低ければ、図19の実施例は多値特定値ANDNUNDER回路=多値特定値NORUNDER回路になる。その結果、その多値特定値ANDOVER回路=多値特定値NORNOVER回路では入力数値すべてが特定値mより大きいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値の少なくとも1つが特定値mより小さいか等しいとき出力端子Outを開放する。また、その多値特定値ANDNUNDER回路=多値特定値NORUNDER回路では入力数値すべてが特定値mより大きいか等しいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値の少なくとも1つが特定値mより小さいとき出力端子Outを開放する。図20の第1、第2発明共通の実施例は、図17、19の実施例を応用しており、入力しきい値電位の高さにより本発明者が名付けた多値特定値NANDOVER回路=多値特定値ORNOVER回路か多値特定値NANDNUNDER回路=多値特定値ORUNDER回路になる。このため、その入力しきい値電位が、特定値mのプラス側しきい値電位より高く、数値m1のマイナス側しきい値電位より低ければ、図20の実施例は多値特定値NANDOVER回路=多値特定値ORNOVER回路になる。それに対して、その入力しきい値電位が、数値m-1のプラス側しきい値電位より高く、特定値mのマイナス側しきい値電位より低ければ、図20の実施例は多値特定値NANDNUNDER回路=多値特定値ORUNDER回路になる。その結果、その多値特定値NANDOVER回路=多値特定値ORNOVER回路では入力数値すべてが特定値mより大きいとき出力端子Outを開放する一方、入力数値の少なくとも1つが特定値mより小さいか等しいとき特定値mを出力し、つまり、電源線Vmの電位を出力する。また、その多値特定値NANDNUNDER回路=多値特定値ORUNDER回路では入力数値すべてが特定値mより大きいか等しいとき出力端子Outを開放する一方、入力数値の少なくとも1つが特定値mより小さいとき特定値mを出力し、つまり、電源線Vmの電位を出力する。図21の第1、第2発明共通の実施例は、図16の実施例を応用しており、入力しきい値電位の高さにより本発明者が名付けた多値特定値ANDUNDER回路=多値特定値NORNUNDER回路か多値特定値ANDNOVER回路=多値特定値NOROVER回路になる。このため、その入力しきい値電位が、特定値mのマイナス側しきい値電位より低く、数値m-1のプラス側しきい値電位より高ければ、図21の実施例は多値特定値ANDUNDER回路=多値特定値NORNUNDER回路になる。それに対して、その入力しきい値電位が、数値m1のマイナス側しきい値電位より低く、特定値mのプラス側しきい値電位より高ければ、図21の実施例は多値特定値ANDNOVER回路=多値特定値NOROVER回路になる。その結果、その多値特定値ANDUNDER回路=多値特定値NORNUNDER回路では入力数値すべてが特定値mより小さいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値の少なくとも1つが特定値mより大きいか等しいとき出力端子Outを開放する。また、その多値特定値ANDNOVER回路=多値特定値NOROVER回路では入力数値すべてが特定値mより小さいか等しいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値の少なくとも1つが特定値mより大きいとき出力端子Outを開放する。図22の第1、第2発明共通の実施例は、図16、21の実施例を応用しており、入力しきい値電位の高さにより本発明者が名付けた多値特定値NANDUNDER回路=多値特定値ORNUNDER回路か多値特定値NANDNOVER回路=多値特定値OROVER回路になる。このため、その入力しきい値電位が、特定値mのマイナス側しきい値電位より低く、数値m-1のプラス側しきい値電位より高ければ、図22の実施例は多値特定値NANDUNDER回路=多値特定値ORNUNDER回路になる。それに対して、その入力しきい値電位が、数値m1のマイナス側しきい値電位より低く、特定値mのプラス側しきい値電位より高ければ、図22の実施例は多値特定値NANDNOVER回路=多値特定値OROVER回路になる。その結果、その多値特定値NANDUNDER回路=多値特定値ORNUNDER回路では入力数値すべてが特定値mより小さいとき出力端子Outを開放する一方、入力数値の少なくとも1つが特定値mより大きいか等しいとき特定値mを出力し、つまり、電源線Vmの電位を出力する。また、その多値特定値NANDNOVER回路=多値特定値OROVER回路では入力数値すべてが特定値mより小さいか等しいとき出力端子Outを開放する一方、入力数値の少なくとも1つが特定値mより大きいとき特定値mを出力し、つまり、電源線Vmの電位を出力する。図23の第1、第2発明共通の実施例は、図15の実施例を応用しており、入力しきい値電位の高さにより本発明者が名付けた多値特定値OROVER回路=多値特定値NANDNOVER回路か多値特定値ORNUNDER回路=多値特定値NANDUNDER回路になる。このため、その入力しきい値電位が、数値m1のマイナス側しきい値電位より低く、特定値mのプラス側しきい値電位より高ければ、図23の実施例は多値特定値OROVER回路=多値特定値NANDNOVER回路になる。それに対して、その入力しきい値電位が、特定値mのマイナス側しきい値電位より低く、数値m-1のプラス側しきい値電位より高ければ、図23の実施例は多値特定値ORNUNDER回路=多値特定値NANDUNDER回路になる。その結果、その多値特定値OROVER回路=多値特定値NANDNOVER回路では入力数値の少なくとも1つが特定値mより大きいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値すべてが特定値mより小さいか等しいとき出力端子Outを開放する。また、その多値特定値ORNUNDER回路=多値特定値NANDUNDER回路では入力数値の少なくとも1つが特定値mより大きいか等しいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値すべてが特定値mより小さいとき出力端子Outを開放する、図24の第1、第2発明共通の実施例は、図15、23の実施例を応用しており、入力しきい値電位の高さにより本発明者が名付けた多値特定値NOROVER回路=多値特定値ANDNOVER回路か多値特定値NORNUNDER回路=多値特定値ANDUNDER回路になる。このため、その入力しきい値電位が、数値m1のマイナス側しきい値電位より低く、特定値mのプラス側しきい値電位より高ければ、図24の実施例は多値特定値NOROVER回路=多値特定値ANDNOVER回路になる。それに対して、その入力しきい値電位が、特定値mのマイナス側しきい値電位より低く、数値m-1のプラス側しきい値電位より高ければ、図24の実施例は多値特定値NORNUNDER回路=多値特定値ANDUNDER回路になる。その結果、多値特定値NOROVER回路=多値特定値ANDNOVER回路では入力数値の少なくとも1つが特定値mより大きいとき出力端子Outを開放する一方、入力数値すべてが特定値mより小さいか等しいとき特定値mを出力し、つまり、電源線Vmの電位を出力する。また、その多値特定値NORNUNDER回路=多値特定値ANDUNDER回路では入力数値の少なくとも1つが特定値mより大きいか等しいとき出力端子Outを開放する一方、入力数値すべてが特定値mより小さいとき特定値mを出力し、つまり、電源線Vmの電位を出力する。図25の第1、第2発明共通の実施例は、図16の実施例を応用しており、入力しきい値電位の高さにより本発明者が名付けた多値特定値ORUNDER回路=多値特定値NANDNUNDER回路か多値特定値ORNOVER回路=多値特定値NANDOVER回路になる。このため、その入力しきい値電位が、数値m-1のプラス側しきい値電位より高く、特定値mのマイナス側しきい値電位より低ければ、図25の実施例は多値特定値ORUNDER回路=多値特定値NANDNUNDER回路になる。それに対して、その入力しきい値電位が、特定値mのプラス側しきい値電位より高く、数値m1のマイナス側しきい値電位より低ければ、図25の実施例は多値特定値ORNOVER回路=多値特定値NANDOVER回路になる。その結果、その多値特定値ORUNDER回路=多値特定値NANDNUNDER回路では入力数値の少なくとも1つが特定値mより小さいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値すべてが特定値mより大きいか等しいとき出力端子Outを開放する。また、その多値特定値ORNOVER回路=多値特定値NANDOVER回路では入力数値の少なくとも1つが特定値mより小さいか等しいとき特定値mを出力し、つまり、電源線Vmの電位を出力する一方、入力数値すべてが特定値mより大きいとき出力端子Outを開放する。図26の第1、第2発明共通の実施例は、図18、図25の実施例を応用しており、入力しきい値電位の高さにより本発明者が名付けた多値特定値NORUNDER回路=多値特定値ANDNUNDER回路か多値特定値NORNOVER回路=多値特定値ANDOVER回路になる。このため、その入力しきい値電位が、数値m-1のプラス側しきい値電位より高く、特定値mのマイナス側しきい値電位より低ければ、図26の実施例は多値特定値NORUNDER回路=多値特定値ANDNUNDER回路になる。それに対して、その入力しきい値電位が、特定値mのプラス側しきい値電位より高く、数値m1のマイナス側しきい値電位より低ければ、図26の実施例は多値特定値NORNOVER回路=多値特定値ANDOVER回路になる。その結果、その多値特定値NORUNDER回路=多値特定値ANDNUNDER回路では入力数値の少なくとも1つが特定値mより小さいとき出力端子Outを開放する一方、入力数値すべてが特定値mより大きいか等しいとき特定値mを出力し、つまり、電源線Vmの電位を出力する。また、その多値特定値NORNOVER回路=多値特定値ANDOVER回路では入力数値の少なくとも1つが特定値mより小さいか等しいとき出力端子Outを開放する一方、入力数値すべてが特定値mより大きいとき特定値mを出力し、つまり、電源線Vmの電位を出力する。本発明者が多値特定値NANDOVER-OR-NANDUNDER回路と名付けた図27の第1、第2発明共通の実施例では、入力端子In1、In2、In3の電位すべてが電源線Vmの電位を基準にしたプラスのしきい値電位より高いか、または、電源線Vmの電位を基準にしたマイナスのしきい値電位より低いとき出力端子Outは開放となる。一方、入力端子In1、In2、In3の電位がそうでないとき、すなわち、その入力電位すべてがそのプラスのしきい値電位より高くもなく、また、その入力電位すべてがそのマイナスのしきい値電位より低くもないとき、出力端子Outは電源線Vmの電位を出力する。なお、トランジスタ1a~1c、2a~2cの各オンオフしきい値電圧の決め方は図1の実施例の場合と同じである。従って、その論理動作に関して図27の実施例は、3つの入力数値すべてが特定値mより大きいか又は小さい時その出力を開放し、そうでないとき特定値mを出力する。本発明者が多値特定値ANDOVER-OR-ANDUNDER回路と名付けた図28の第1、第2発明共通の実施例は図8の実施例を応用したものである。各入力プラス側しきい値電位は数値m1を判断する電源線Vm1のマイナス側しきい値電位より低く、特定値mを判断する電源線Vmのプラス側しきい値電位より高い。そして、各入力マイナス側しきい値電位は数値m-1を判断する電源線Vm-1のプラス側しきい値電位より高く、特定値mを判断する電源線Vmのマイナス側しきい値電位より低い。その論理動作に関して図28の実施例は、3つの入力数値すべてが特定値mより大きいか又は小さいとき特定値mを出力し、そうでないときその出力を開放する。本発明者が多値特定値NANDOVER-OR-NANDUNDER回路と名付けた図29の第1、第2発明共通の実施例は、図28の実施例に2値インバーター回路を電源線Vmの上下に1つずつ入れて、図28の実施例の補出力を出力する様にしたものである。従って、各入力しきい値電位の条件は図28の実施例と同じで、その論理動作に関しては図27の実施例の場合と同じである。本発明者が多値特定値NANDOVER-OR-NANDUNDER回路と名付けた図30の第1、第2発明共通の実施例は、図29の実施例を完全にCMOS化したもので、P、Nチャネルの各ノーマリィオン型MOSFETは抵抗手段として使用している。同様に、図28の実施例も完全にCMOS化することができる。本発明者が多値特定値判定回路と名付けた図31の第1、第2発明共通の実施例31はバイポーラトランジスタで構成され、その論理動作は図1の実施例と同じである。本発明者が多値特定値判定回路と名付けた図32の第1、第2発明共通の実施例32はバイポーラトランジスタで構成され、その論理動作は図1の実施例と同じである。本発明者が多値特定値判定回路と名付けた図33の第1、第2発明共通の実施例33はバイポーラトランジスタで構成され、その論理動作は図1の実施例と同じである。本発明者が多値特定値判定回路と名付けた図34の共通実施例34はCMOS構成である。ダイオード2個ずつの各直列回路は出力電位又は電圧がVmとなる様に調整するレベルシフトダイオードの役割も果たし、その調整に応じて個数を増減する。本発明者が多値特定値判定回路と名付けた図35の共通の実施例35は、図4の実施例をバイポーラトランジスタ等で構成したものである。本発明者が多値特定値NOT回路と名付けた図36の実施例を簡単化したものが、図7の実施例である。本発明者が多値特定値判定回路と名付けた図37の第2発明の実施例は、最高電位の電源線Vn-1用の多値特定値判定回路である。図29の実施例の様に2値インバーター回路を途中に接続すれば、図37の実施例は最高電位の電源線Vn-1用の多値特定値NAND回路になる。点線で示す各ダイオードは有っても無くても構わない。本発明者が多値特定値判定回路と名付けた図38の第2発明の実施例は、最低電位の電源線V0用の多値特定値判定回路である。図29の実施例の様に2値インバーター回路を途中に接続すれば、図38の実施例は最低電位の電源線V0用の多値特定値NAND回路になる。点線で示す各ダイオードは有っても無くても構わない。本発明者が多値AND回路と名付ける実施例39の実施例について述べる。例えばn=10で、mが1~8である図9の実施例8つ、n=10である図37の実施例1つ及びn=10である図38の実施例1つを用意して、入力端子In1同士10個、入力端子In2同士10個、入力端子In3同士10個および出力端子Out同士10個をそれぞれ接続して、新しい入力端子In1~In3と出力端子Outを形成すれば、10値3入力型の多値AND回路ができる。この場合、入力端子In1~In3の電位に対応する数値全てが同じなら、その数値に対応する電位又は電圧が出力端子Outから出力される。つまり、その論理動作に関して実施例39は、3つの入力数値が全て同じ時その同一数値を出力する一方、1つでも違う時その出力を開放する。この様に第1、第2発明の場合互いに異なる電位すなわち互いに異なる数値を同時に出力しない限り、複数の多値論理回路の出力端子同士と入力端子同士を接続して、その多値論理処理能力を発展、強化させることができる。他にも例えば特定値m1の多値特定値NUNDER回路、特定値mの多値特定値判定回路および特定値m-1の多値特定値NOVER回路の入力端子同士、出力端子同士を接続すれば、入力数値≧数値m1なら数値m1の出力、入力数値=数値mなら数値mの出力及び入力数値≦数値m-1なら数値m-1の出力という論理機能の回路を構成することができる。■■■最後に以下の事を補足する。■■■●a各実施例において点線で示す各ダイオードは有っても良いし、無くても良いことを示す。●b各実施例において各ダイオードの代わりにそのコレクタとベースを直結したバイポーラトランジスタ、そのドレインとソースを直結した接合型FET、そのドレインとゲートを直結したバイポーラモードのSIT又はGTBT、そのゲート、バックゲート及びソースを接続したノーマリィオフ型MOSFET又はそのドレインバックゲート間、そのソースバックゲート間それぞれが導通しない様にそのバックゲート電位を保ち、そのドレインとゲートを接続したノーマリィオフ型MOSFETを1つずつ使用できる。●c各実施例において各電源電位の高低を正反対にして、各可制御スイッチング手段をそれと相補関係に有る可制御スイッチング手段例:Nチャネル型MOSFETに対するPチャネル型MOSFETで1つずつ置換え、方向性の有る各構成要素例:ダイオードの向きを逆にした元の実施例に対して電圧方向または電圧極性に関して対称的な関係に有る実施例もまた可能である。但し、その場合、その機能が元と同じ場合も有るし、違う場合も有る。●d図3の実施例は図1の実施例において電源線Vm出力端子Out間に接続されている双方向性スイッチング手段をダイオードブリッジ接続型整流回路を用いた双方向性スイッチング手段で置き換えたものである。図9、図13~図27の各実施例においても同様な置換えをした実施例が可能である。その置換えは図2の実施例中の双方向性スイッチング手段についても同様である。●e図9~図14、図19~図30の各実施例において入力しきい値電位を入力端子ごとに違わさせれば、さらに多値論理処理機能が発展する可能性が有る。●f多値特定値判定回路は多値特定値EQUAL回路とか多値特定値SAME回路という呼び名の方が良いかもしれない。●g第2発明の場合、多値数N値のNのこと。がいくつであっても、その回路構成を変更する必要が無く、5値でも10値でも100値でも同じ回路構成で良く、自由度、柔軟性、対応力が有る。ただ接続する電源線などの接続を変更するだけで済む。●h第1、第2発明では、出力を開放するという多値論理出力の仕方ができるので、出力手段例:出力端子など。を抵抗などで電位供給手段例:電源線。Vm以外の電位供給手段又は電位供給手段V0~Vn-1以外の電位供給手段にプルアップ又はプルダウンして出力電圧を自由に変更することができる。●i前述段落番号0018した多値論理処理の種類数の超爆発的ぼう大さに関する数学的説明では、控え目に1桁けた2入力の場合で説明したが、さらに桁数や入力数の増加により超超......超爆発的ぼう大さになる。例えば10値1桁3入力の場合でさえ10の1,000乗もの種類の多値論理処理、多値論理関数が有り、まさに天文学的数字である。●j半導体の基板多層化技術=3次元化IC技術や低電圧化技術は多進法論理回路、多進法演算回路、多進法記憶回路、多進法コンピューター等の実用化を強力にアシストする。もし半導体の多層化技術、低電圧駆動と耐電圧維持の両立技術、省エネルギー技術、冷却技術などがどんどん進歩すれば、64進法、100進法、128進法の論理回路、演算回路、記憶回路もしくはコンピューター等も可能になり、64進法、100進法、128進法の超.........超ウルトラスーパーコンピューターが出現するかもしれない。●kところで10進法コンピューターDCDecimalComputerが現在の2進法コンピューターが引き起こすコンピューター過剰適応症と呼ばれる症候群を無くしたり、予防したり、緩和かんわしたり、又は、治なおしたり、することが期待される。コンピューター過剰適応症では0か1しかないコンピューターの2進法的な思考に同一化して、曖昧あいまいな余地を残す他者とのコミュニケーションができなくなり、人間関係が悪化する。◆参考:日本経済新聞東京版の2002年3月11日付け朝刊のp.34心蝕むしばむテクノストレス。◆この事は人間ぽい、人に優しいコンピューター、ニューロコンピューターまたは人工知能を造るには多進法、特に10進法の方が良いこと、及び、ファジィー制御にも多進法、特に10進法の方が向いていることを示唆しさしている。ただこれらの事は曖昧な表現をする文化を持つ日本などアジア系では当てはまり、YES、NOがはっきりした文化を持つ欧米系では当てはまらないかもしれない。であるなら、多進法コンピューター等は日本などアジア系が向いていて、得意分野ではないだろうか。●l本発明者が多値AND回路と名付けた実施例39参照:段落番号0074の入力端子数を1つにして、入力端子と出力端子を接続すれば、10値メモリー、10値記憶手段を構成することができる。同様に多値数N値のNのこと。を変えれば多値数の異なる多値記憶手段を構成することができる。●m例えば10値以上の多値記憶手段の複数個を10進法の多数桁で使用し、10値以外の11値や12値などの部分をプラス、マイナスの符号あるいはパリティチェック等に使用することも可能である。このため、多値数と多進法数N進法のNのこと。が一致するとは限らないから、多値論理回路、多値コンピューター等と呼ぶよりは多進法論理回路、多進法コンピューター等と呼ぶ方が正しいと本発明者は考える。現に、4値のメモリーを使った2進法の回路が実用化されている。●n多進法論理回路、多進法コンピューター等が2進法のそれらより、たとえ消費電力が大きくなったり、部品点数が多くなったりしたとしても、これら欠点を上回る高性能や利点が有れば実用化の価値が有る。上述の人に優しいもその利点の1つであるが、同じデータ線の数なら送れる情報量の多さ、10進法なら2進数10進数の変換誤差が無いこと、桁上りの回数が少ないこと、等もその利点である。他にも有る。●o電力損失に関して直感的には電源電圧の大きさから10進法回路は2進法回路の電圧10倍の2乗=100倍も電力損失が大きいと思われるが......。10進法回路の場合、10電源電位に必要な電源数は9個で、合計電圧は9倍である。また、各信号がいつも最低電位と最高電位の間をフルスウィングする訳ではないから、その電力損失の算出には統計処理が必要である。その上、各電源線による互いの静電遮蔽しゃへい効果、シールド効果が働くから、充放電エネルギーと関係する信号線などの浮遊静電容量の影響がどうなるか●p第2発明の効果3段落番号0031について補足する。図39の従来回路においてトランジスタQ1、Q4を取り外した回路つまり最低電位と最高電位の間にある中間電位に接続された双方向性スイッチング手段の回路は図1~図5、図31~図35の各実施例に相当するが、前述段落番号0017した通り、その使い方に制限が有り、単独では使用できない。一方、第2発明の図1~図5、図31~図35の各実施例にはその様な使い方の制限が無く、自由に使用することができる。すなわち、これら実施例は従来回路では実現できない多値論理処理機能を持っていることになる。また、多値特定値NOT回路、多値特定値NAND回路および多値特定値NOR回路などの様に補出力の出力機能も従来回路では実現できない多値論理処理機能又は知られていない多値論理処理機能である。さらに、第2発明の多値特定値OVER回路、多値特定値UNDER回路、多値特定値NOVER回路および多値特定値NUNDER回路などと同じ多値論理処理機能を持つ従来回路も無い。特に、特定電位を双方向に出力する回路はそうである。●q図39の従来回路において、トランジスタQ2、Q3を取り外して、それらの代わりに図1~図5、図31~図35の実施例のうち1つを組み合わせることもできる。その一方、実施例39段落番号0074において、n=10ではなくn=3にした回路も可能であるし、使用した各多値特定値AND回路の代わりに多値特定値NAND回路を1つずつ使う実施例も可能である。この様に本発明は自由度、対応能力が高く、発展、強化または変更が自由である。この事が本発明者が何度も指摘する超爆発的ぼう大な多値論理処理、多値論理関数の種類数に対応する上で大変有益な手段となる。●r多値化によってクロック周波数などを下げることができる可能性がある。なぜなら、送れる情報量、扱う情報量が多いからである。低周波化によってCMOSFETのゲートソース間静電容量などの充放電回数が減るので、電力消費は下がる。"