"基板上方に、第1導電型の第1半導体層を形成する工程と、前記第1半導体層上方に、前記第1導電型と反対の第2導電型の第2半導体層を形成する工程と、前記第2半導体層及び前記第1半導体層をエッチングして、深さが前記基板に達し、前記基板の面内に複数の発光素子領域を画定する第1分離溝を形成する工程と、前記第2半導体層をエッチングして、深さが前記第1半導体層に達し、各々の前記発光素子領域の内部に複数の発光部分と電極配置部分とを画定する第2分離溝を形成する工程と、各々の前記発光部分の前記第2半導体層上に、第1電極を形成する工程と、前記第2分離溝の底に露出した前記第1半導体層上から、前記電極配置部分の前記第2半導体層上に延在した形状で、第2電極を形成する工程とを有する半導体発光装置の製造方法。さらに、複数の前記発光部分上の前記第1電極にまたがる形状で第1導電部材を形成し、前記電極配置部分上の前記第2電極上に第2導電部材を形成する工程を有する請求項1に記載の半導体発光装置の製造方法。さらに、前記第1電極が形成された複数の前記発光部分と、隣接する前記発光部分の間に配置され前記第2電極が形成された前記第2分離溝と、前記第2電極が形成された前記電極配置部分とを覆って絶縁膜を形成し、前記絶縁膜をエッチングして、複数の前記発光部分上の前記第1電極を露出する第1開口と、前記電極配置部分上の前記第2電極を露出する第2開口とを形成する工程を有し、前記第1導電部材は、前記第1開口を介して複数の前記発光部分上の前記第1電極に接続し、隣接する前記発光部分の間に配置された前記第2電極を前記絶縁膜を介して覆う請求項2に記載の半導体発光装置の製造方法。前記第1分離溝が形成される領域上に比べて、前記第2分離溝が形成される領域上に厚いマスク部材を形成した状態で、エッチングを行うことにより、前記第1分離溝を形成する工程と前記第2分離溝を形成する工程とが同時に行われる請求項1~3のいずれか1項に記載の半導体発光装置の製造方法。前記第2分離溝形成工程は、大きさの異なる発光部分が形成されるように、前記第2分離溝を形成する請求項1~4のいずれか1項に記載の半導体発光装置の製造方法。さらに、前記第1電極及び前記第2電極の形成された前記基板を、支持基板に接合する工程を有する請求項1~5のいずれか1項に記載の半導体発光装置の製造方法。前記基板を前記支持基板に接合する工程の後、前記複数の発光素子領域を各々に分離する工程を有する請求項6に記載の半導体発光装置の製造方法。本発明の一目的は、支持基板との接合を容易にすることが図られた半導体発光装置の製造方法を提供することである。本発明の一観点によれば、基板上方に、第1導電型の第1半導体層を形成する工程と、前記第1半導体層上方に、前記第1導電型と反対の第2導電型の第2半導体層を形成する工程と、前記第2半導体層及び前記第1半導体層をエッチングして、深さが前記基板に達し、前記基板の面内に複数の発光素子領域を画定する第1分離溝を形成する工程と、前記第2半導体層をエッチングして、深さが前記第1半導体層に達し、各々の前記発光素子領域の内部に複数の発光部分と電極配置部分とを画定する第2分離溝を形成する工程と、各々の前記発光部分の前記第2半導体層上に、第1電極を形成する工程と、前記第2分離溝の底に露出した前記第1半導体層上から、前記電極配置部分の前記第2半導体層上に延在した形状で、第2電極を形成する工程とを有する半導体発光装置の製造方法が提供される。深さが基板に達する第1分離溝により、半導体層形成に起因する基板の反りが抑制され、第2電極を前記電極配置部分上に延在して形成することにより、第1電極と高さを揃えやすいので、平坦性を高めやすい。本発明の第1実施例による半導体発光装置の製造方法について説明する。図1A~図1Gは、第1実施例の半導体発光装置に用いる半導体発光素子の主要な製造工程を示す断面図等である。図1Aは断面図を示す。図1B~図1Gは、それぞれ、平面図と、平面図に示すaa方向、bb方向、及びcc方向の断面図とを示す。平面図にpを付し図1Bp等と表し、aa方向、bb方向、及びcc方向の断面図にそれぞれa、b、cを付し図1Ba、図1Bb、図1Bc等と表す。平面図1Bp、断面図1Ba~図1Bcをまとめて1群として、図1Bと呼ぶ。このような呼び方は、図1C~図1Gについても同様である。基板上ウエハ上に行列状に並んで、複数の半導体発光素子が同時形成される。代表として1つ分の発光素子を図示しながら、説明を進める。まず、図1Dを参照して、p側電極及びn側電極まで形成された半導体発光素子の構造について説明する。基板1上に、下方から順に、n型半導体層2、活性層3、及びp型半導体層4が形成されている。隣接する発光素子同士の間に、深さが基板1に達する素子分離溝52が形成され、素子分離溝52に囲まれて、1つ分の発光素子領域51が画定されている。発光素子領域51内に、深さがn型半導体層2に達する凹部53が形成されている。凹部53を、部分分離溝53とも呼ぶ。部分分離溝53は、発光素子領域51内のp型半導体層4及び活性層3を分割して、複数の発光部分54aと、電極配置部分54bとを画定する。各発光部分54aは、一方向に細長い形状であり、一定幅に形成されている。複数の発光部分54aが、長さ方向を揃えて、幅方向に並んで配置されている。第1実施例では、すべての発光部分54aが同一幅に形成されている。部分分離溝53のうち、隣接する発光部分54aの間に配置された部分を、部分分離溝53aと呼ぶこととする。なお、両端に配置された発光部分54aの外側に形成された部分分離溝凹部53も、部分分離溝53aと呼ぶこととする。発光部分54aの長さ方向一端側に、電極配置部分54bが配置されている。電極配置部分54bは、発光部分54aの幅方向に延在し、全発光部分54aにまたがる長さで形成されている。部分分離溝53のうち、発光部分54aと電極配置部分54bとの間に配置された部分を、部分分離溝53bと呼ぶこととする。図1Daは、発光部分54aの幅方向断面図であり、図1Dbは、発光部分54aの長さ方向断面図であり、図1Dcは、部分分離溝53aでの、発光部分長さ方向についての断面図である。各発光部分54aのp型半導体層4上に、p側電極5が形成されている。p側電極5を、左上りのハッチングで示す。部分分離溝53aの底に露出したn型半導体層2上から、電極配置部分54bのp型半導体層4上に延在して、n側電極6が形成されている。n側電極6を、右上りのハッチングで示す。n側電極6のうち、部分分離溝53a上に形成された部分をn側電極6aと呼び、電極配置部分54b上に形成された部分をn側電極6bと呼ぶこととする。n側電極6bは、発光部分幅方向に延在し、すべてのn側電極6aが、n側電極6bに接続する。n側電極6は全体として、n側電極6bからn側電極6aが櫛歯状に突き出した形状となっている。各発光部分54aが、両側からn側電極6aに挟まれており、n側電極6aとp側電極5との間の電圧印加により、発光部分54aを発光させることができる。n側電極6bが、n側電極6の引き出し部として用いられる。n側電極6aをn側発光電極6aと呼び、n側電極6bをn側引出電極6bと呼ぶこともある。次に、図1A~図1Gを参照して、第1実施例の半導体発光素子の製造方法について説明する。図1Aを参照する。半導体層の成長方法として、有機金属化学気相堆積MOCVDを用いることができる。2インチサファイア基板1上に、GaNバッファ層を成長させる。バッファ層上に、下方から順に、アンドープのGaN層を厚さ約1μm、n型GaN層を厚さ約3.5μm成長させる。n型GaN層上に、InxGa1-xN/InyGa1-yN0≦x,y≦1、x<yを含む歪緩和層を厚さ約200nm成長させる。GaNバッファ層、アンドープGaN層、n型GaN層、及び歪緩和層を、まとめてn型GaN層2、またはn型半導体層2と呼ぶ。歪緩和層上に、InxGa1-xN/InyGa1-yN0≦x,y≦1、x<yを含む多重量子井戸構造の活性層3を、厚さ約120nm成長させる。活性層3上に、下方から順に、p型AlGaN層を厚さ約30nm、p型GaN層を厚さ約150nm成長させる。p型AlGaN層とp型GaN層とをまとめて、p型GaN層4、またはp型半導体層4と呼ぶ。この例では、サファイア基板1上に、厚さ約5μmのGaN系半導体層が形成される。その後、基板を約900°Cで熱処理して、p型半導体を活性化する。GaN系半導体層の形成に起因して、サファイア基板1に、GaN系半導体層表面方向に凸である反りが生じる。一般に、基板と、基板上に形成される半導体層との熱膨張係数や格子定数が異なること等に起因して、反りが生じる。図1Bを参照する。p型半導体層4上に、フォトリソグラフィによりレジストマスクを形成する。ポジ型のフォトレジストを用いる場合を例に説明する。図2は、このレジストマスクを形成するフォトマスクPMの概略平面図である。4つ分の発光素子に対応する領域を例示する。フォトマスクPMの各領域における紫外光透過率の設定例について説明する。素子分離溝52に対応する領域152は透過率100とし、部分分離溝53に対応する領域153は透過率約30とし、発光部分54a及び電極配置部分54bに対応する領域154a及び154bは透過率0とする。このようなフォトマスクPMにより形成されたレジストマスクでは、基板の素子分離溝52の形成領域上にはレジスト部材が残らず、発光部分54a上及び電極配置部分54b上には相対的に厚くレジスト部材が残り、部分分離溝53の形成領域上には相対的に薄くレジスト部材が残っている。図1Bに戻って説明を続ける。上述のようなレジストマスクを用いて、ドライエッチングを行う。例えば、厚さ6μmのフォトレジスト層から形成したレジストマスクでは、素子分離溝52の形成領域上はレジスト部材が残らず開口部となっており、部分分離溝53の形成領域上は厚さ4.2μmのレジスト部材が残り、発光部分54a上及び電極配置部分54b上は厚さ6μmのレジスト部材が残っている。本実施例では、サファイア基板1上に形成されたGaN系半導体層の全厚さが約5μmであり、そのうちn型半導体層2の上面上の部分の厚さが約0.3μmである。例えば、GaN系半導体層とレジストマスクの選択比を1:1として、厚さ5μmのエッチングを行う。素子分離溝52の形成領域では、GaN系半導体層が厚さ5μmエッチングされて、つまり、p型半導体層4、活性層3、及びn型半導体層2がすべてエッチングされて、サファイア基板1が露出し、素子分離溝52が形成される。部分分離溝53の形成領域では、GaN系半導体層が厚さ0.8μmエッチングされて、つまり、p型半導体層4、活性層3等、及び、n型半導体層2が途中の深さまでエッチングされて、部分分離溝53が形成される。発光部分54a領域及び電極配置部分54b領域は、エッチングされず、発光部分54a及び電極配置部分54bが残される。なお、熱処理でレジストマスク側面を傾斜させることにより、素子分離溝52の側面及び部分分離溝53の側面を、傾斜した形状に形成することができる。このように、領域ごとに透過率を異ならせたフォトマスクで形成したレジストマスクを用いることにより、1度のエッチングで、深さの異なる素子分離溝52と部分分離溝53とを作り分けることができる。その後、残ったレジストマスクが除去される。素子分離溝52を形成することにより、底がサファイア基板1に達する溝が基板全面に亘って形成されるので、GaN系半導体層に起因するサファイア基板1の反りを解消することができる。なお、各半導体層2~4の厚さや、半導体層とレジストとのエッチング選択比等に応じて、フォトマスクの透過率の設計を適宜変更することができる。なお、上記実施例では、素子分離溝52上方にはレジスト部材を残さなかったが、素子分離溝52上にレジスト部材を残してエッチングを行うことも可能である。ただし、部分分離溝53よりも素子分離溝52を深くするので、素子分離溝52上方のレジスト部材よりも、部分分離溝53上方のレジスト部材の方を厚くする。素子分離溝52上方にレジスト部材を残さない場合も含めて、素子分離溝52の形成領域上に比べ、部分分離溝53の形成領域上に厚いマスク部材を形成した状態で、エッチングが行われるということができる。図1Cを参照する。フォトリソグラフィにより、p側電極5の形状で発光部分54aのp型半導体層4上に開口を有するレジストマスクを形成する。全面上に、Pt膜を厚さ1nm形成し、Pt膜上に、Ag膜を厚さ200nm形成して、オーミックかつ高反射層を形成する。さらに、Ag膜上に、TiPtAuからなる膜厚さは、Ti膜約100nm、Pt膜約100nm、Au膜約500nmを、拡散防止層として形成する。なお、拡散防止層として、TiPtAuに限らず、Ni、W、Rh等も用いることが可能である。リフトオフにより、オーミックかつ高反射層と拡散防止層との積層膜を開口内に残して、p側電極5が形成される。なお、ここでは密着層及びオーミック層として、Ptを用いたが、その他、Ni、Rh、酸化インジウムスズITO等を用いることもできる。図1Dを参照する。フォトリソグラフィにより、n側電極6の形状で部分分離溝53aのn型半導体層2上から電極配置部分54bのp型半導体層4上に延在する開口を有するレジストマスクを形成する。全面上に、TiAlからなるオーミック層及びその上のTiPtAuからなる拡散防止層を形成し、リフトオフにより、この層を開口内に残して、n側電極6が形成される。その後、例えば約500°Cで熱処理を行う。n側引出電極6bが、電極配置部分54bのp型半導体層4上に形成されていることにより、p側電極5とn側引出電極6bとの上面高さを揃えやすい図1Db参照。図1Bを参照して説明したように、傾斜した側面を持つ部分分離溝53を形成することができる。これにより、電極配置部分54bの側面を傾斜させることができる。部分分離溝53a上から電極配置部分54b上まで延在させるために、n側電極6は、電極配置部分54bの側面上に形成される必要がある図1Dc参照。n側電極6を良好に形成するために、電極配置部分54bの側面を傾斜させることが好ましい。図1Eを参照する。SiO2等により全面に絶縁膜を成膜して、パッシベーション膜7を形成する。図1Fを参照する。フォトリソグラフィにより、すべての発光部分54aのp側電極5上に開口を有するとともに、n側引出電極6b上に開口を有するレジストマスクを形成する。なお、このレジストマスクは、素子分離溝52上にも開口を有する。このレジストマスクを用いて、例えばBHFを用いたエッチングにより、パッシベーション膜7を除去して、全発光部分54aのp側電極5を露出する開口7pと、n側引出電極6bを露出する開口7nとを形成する。なお、n側電極6のうち、p側電極5に近接する部分のn側発光電極6aは、パッシベーション膜7で覆われている図1Fa、図1Fc参照。素子分離溝52上のパッシベーション膜7も除去されて、基板1が露出する。その後、このレジストマスクが除去される。図1Gを参照する。フォトリソグラフィにより、p側接合用導電層8p及びn側接合用導電層8nの形状の開口を有するレジストマスクを形成する。全面上に、TiPtAuPtAuからなる共晶材料層を形成し、リフトオフにより、p側接合用導電層8p及びn側接合用導電層8nが残される。p側接合用導電層8pは、すべての発光部分54aのp側電極5にまたがる平面形状で配置され、開口7pを介してすべての発光部分54aのp側電極5に接続する共通の電極となる図1Ga参照。n側接合用導電層8nは、n側引出電極6b上に配置される。なお、n側発光電極6aは、パッシベーション膜7を介して、p側接合用導電層8pに覆われている図1Ga、図1Gc参照。p側接合用導電層8pとn側接合用導電層8nとが近すぎると、短絡の危険がある。p側接合用導電層8pとn側接合用導電層8nとは、例えば20μm以上の間隔を空けて配置することが好ましい。これに対応して、発光部分54aの上部と電極配置部分54bの上部とが、少なくとも10μm以上の間隔を空けるように、部分分離溝5353bを形成することが好ましい。なお、後述のように、半導体発光素子はp型半導体層4側で支持基板に接合され、n型半導体層2側から光が取り出される。p側接合用導電層8pは、光反射層としても利用される。接合用導電層の形成材料として、TiPtAuPtAuに替えて、Rh、Al、Ag等の反射率の高い材料を用いることにより、高出力化が期待される。以上説明した工程により、第1実施例の半導体発光素子が形成される。なお、変形例として、図2に示したフォトマスクについて、以下のような透過率設定とすることもできる。電極配置部分54bに対応する領域154bは透過率15とし、他領域の透過率は上述の設定と同様とする。上述の条件で、電極配置部分54b上に残るレジスト部材の厚さは5.1μmとなる。厚さ5μmのエッチングにより、電極配置部分54bのレジストマスクは0.1μm残り、電極配置部分54bはエッチングされないが、ドライエッチングのプラズマによるダメージで、p型半導体層4の表面が高抵抗化する。これにより、n側引出電極6bの配置されるp型半導体層4がほぼ絶縁層となり、電流供給がより安定になるものと思われる。なお、プラズマによるダメージで、電極配置部分54bのp型半導体層4の表面が荒れる表面積が増加すること等により、n側引出電極6bの密着性向上も期待される。次に、半導体発光素子の形成された基板と支持基板との接合工程について説明する。発光素子の形成された基板は、ウエハ状態のまま、つまり、個々の発光素子が分離されない状態のまま、支持基板に接合される。図3a及び図3pは、それぞれ、配線付き支持基板の第1の構造例を概略的に示す断面図及び平面図である。代表として1つ分の発光素子に対応する領域を示す。断面図3aは、平面図3pに示すaa方向断面図であり、支持基板70が第1実施例の発光素子61と位置合わせされている状態を示す。第1の構造例の配線付き支持基板70は、ワイヤータイプである。例えばSi、AlN、Cu等で形成された支持基材71上に、絶縁膜72を介して、n側配線層73nとp側配線層73pとが形成されている。n側配線層73nの一部領域上、及びp側配線層73pの一部領域上に、それぞれ、共晶材料で形成されたn側接合用導電層74n及びp側接合用導電層74pが形成されている。n側接合用導電層74nの外側のn側配線層73n上の領域、及び、p側接合用導電層74pの外側のp側配線層73p上の領域が、それぞれ、例えばAuワイヤーが接続されるワイヤー用スペース75n及び75pとして設けられている。発光素子61のn側接合用導電層8n及びp側接合用導電層8pが、それぞれ、支持基板70のn側接合用導電層74n及びp側接合用導電層74pと重なるように、発光素子61の形成された基板60と配線付き支持基板70とが位置合わせされる。位置合わせ後、共晶接合に適した圧力で圧接し、適当な共晶温度プロファイルを用いて加熱、保持、冷却を行うことにより、基板60と支持基板70とが接着される。図4a及び図4pは、それぞれ、配線付き支持基板の第2の構造例を概略的に示す断面図及び平面図である。第2の構造例の配線付き支持基板80は、スルーホールタイプである。例えばSi、AlN、Cu等で形成された支持基材81上に、絶縁膜82を介して、発光素子側のn側配線層83n及びp側配線層83pが形成されている。発光素子側のn側配線層83n上及びp側配線層83p上に、それぞれ、共晶材料で形成されたn側接合用導電層84n及びp側接合用導電層84pが形成されている。発光素子側のn側配線層83n及びp側配線層83pは、それぞれ、スルーホールを介して、支持基材80の裏面側に形成されたn側配線層85n及びp側配線層85pに接続されている。裏面側のn側配線層85n及びp側配線層85pに、実装基板の電極が接続される。第1の構造例の支持基板70について説明した工程と同様にして、位置合わせ後に、発光素子61の形成された基板60と支持基板80とが接着される。図5は、発光素子61の形成された基板60が、配線付き支持基板80に、ウエハ状態のまま張り合わせられる工程を示す概略図である。素子分離溝52により、基板60の反りが低減されている。また、発光素子61のn側電極の引き出し部とp側電極の上面高さが揃えやすいので、n側電極上及びp側電極上の接合用導電層8n、8pの上面高さも揃えやすい。反りを低減できることや、p側とn側の電極の接合部の上面高さを揃えやすいことにより、基板60の支持基板80との接合面の平坦性を高めやすい。従って、例えば2インチウエハのような大サイズのままでの接合が容易になる。発光素子61のn側電極を、電極配置部分上に引き出した構造とすることにより、p側電極からn側電極の引き出し部を離すとともに、n側電極の接合部を1領域にまとめることができる。また、複数の発光部分のp側電極にまたがるp側接合用導電層により、p側電極の接合部を1領域にまとめることができる。このような電極構造により、p側電極側の接合部とn側電極側の接合部とを離すことが容易になる。n側電極側の接合部とp側電極側の接合部とが、それぞれ1領域にまとめられるとともに、離して配置しやすいことにより、基板60と支持基板80との面内での位置合わせが容易になる高い精度が要求されなくなるので、大サイズのままでの接合が容易になる。p側接合用導電層8pは、パッシベーション膜7を介してn側発光電極6aを覆って、複数の発光部分54aにまたがり、広い面積で形成されている。発光素子61から放出された光は、支持基板80と反対側n型半導体層2側から取り出される。広い面積で形成されたp側接合用導電層8pによる光反射により、出力向上が期待される。また、広い面積で形成されたp側接合用導電層8pにより、支持基板80側への放熱性向上も期待される。なお、共晶材料層は、発光素子の形成された基板側のみ、支持基板側のみ、もしくは両方に設けることができる。発光素子の形成された基板と配線付き支持基板との接合後、サファイア基板側からレーザ光を照射して、サファイア基板を剥離する。露出したGaN層表面を、お湯もしくは希塩酸等の薬液により洗浄してGaドロップレットを除去し、研磨もしくはドライエッチングにより平坦化する。さらに、GaN層表面を、薬液によるエッチングで、もしくはレジストでパターニング後にドライエッチングで加工して、光取り出し効率向上のための微細な凹凸を形成する。その後、ダイシングにより各発光素子を分離する。このようにして、第1実施例による半導体発光装置発光ダイオードLEDチップが形成される。第1実施例の半導体発光素子は、すべての発光部分54aが同一幅に形成されている。これにより、すべての発光部分54aが等しい発光強度となり、面内の光強度分布の均一性が高い。なお、各発光部分54aは一定幅で形成されているので、長さ方向に均一な光強度分布が得られる。次に、第2実施例による半導体発光装置について説明する。第1実施例との主な違いは、半導体発光素子の構造である。なお、参照符号付与の煩雑さを避けるため、第2実施例以下の説明において、第1実施例と対応が明確な部材等の参照符号を流用する。図6Aは、第2実施例の半導体発光素子の概略平面図であり、発光部分54a、p側電極5、及びn側電極6の配置及び形状を示す。第2実施例の半導体発光素子は、各発光部分54aは一定幅で形成されているが、発光部分54aごとの幅が均一でない。図6Aに示す例では、右方の発光部分54aほど幅が広い。各発光部分54aが両側からn側発光電極6aに挟まれている。n側発光電極6aから発光部分54aの幅方向中央部p側電極5の幅方向中央部までの距離は、発光部分54aの幅が広いほど遠くなる。このため、発光部分54aの幅方向中央部の発光強度は、発光部分54aの幅が広いほど弱くなる。これにより、発光素子の全体の発光面内で、右方ほど強度が弱くなる発光分布を形成することができる。図6Bは、第2実施例の発光素子の発光部分54a及び電極配置部分54bを形成するエッチングに用いるフォトマスクPMの概略平面図である。4つ分の発光素子に対応する領域を例示する。図6Aを参照して説明した素子構造とするために、発光部分54aに対応する領域154aの幅が、右方ほど広く設定されている。次に、第2実施例の変形例による半導体発光装置について説明する。図7Aは、第2実施例の変形例の半導体発光素子の概略平面図であり、発光部分54a、p側電極5、及びn側電極6の配置及び形状を示す。第2実施例の半導体発光素子と異なる点は、右端のn側発光電極6aが省略されていることである。右端に配置された発光部分54aは、左方だけにn側発光電極6aが配置されている。これにより、右端に配置された発光部分54aの右端部分は、電流供給が少なくなる。第2実施例と同様に、全体の発光面内で右方ほど強度が弱くなるとともに、特に右端部分が暗い発光分布を形成することができる。図7Bは、第2実施例の変形例の発光素子の発光部分54a及び電極配置部分54bを形成するエッチングに用いるフォトマスクPMの概略平面図である。4つ分の発光素子に対応する領域を例示する。図7Aを参照して説明した素子構造とするために、第2実施例で右端のn側発光電極6aが配置されていた部分分離溝53に対応する領域153が省略されている。このように、第2実施例及びその変形例の発光素子は、面内に発光分布を形成できる。発光分布形成のために、暗くする部分を外部の遮光部材で覆う必要がない。発光分布形成が容易な発光素子は、例えば車両用灯具等への利用に好適である。次に、第3実施例による半導体発光装置について説明する。第1実施例との主な違いは、半導体発光素子の構造である。図8は、第3実施例の発光素子の平面図である。第1実施例は、発光部分54aが列状に配置され、n側電極6が櫛歯状に配置されていたのに対し、第3実施例は、発光部分54aが行列状に配置され、n側電極6が格子状に配置されている。各発光部分54a上にp側電極5が形成され、各発光部分54aをn側発光電極6aが取り囲んでいる。第1実施例と同様に、部分分離溝53上に配置されたn側発光電極6aが、電極配置部分54b上に配置されたn側引出電極6bに引き出されている。なお、p側接合用導電層8pは、第1実施例と同様に、全発光部分54aのp側電極5にまたがるように形成することができる。n側接合用導電層8nは、n側引出電極6b上に形成される。第3実施例のような素子構造でも、素子分離溝52による基板の反りの低減や、支持基板との接合面の平坦性を高めやすい等の利点が得られることは、第1実施例と同様である。なお、図8に示した例では、正方格子状に発光部分54aを配置したので、面内の光強度分布の均一性は高い。他の実施例として、行幅あるいは列幅を面内で変化させて、発光部分54aの大きさを変化させることにより、第2実施例と同様に、発光分布を形成することもできる。なお、上述の実施例では、素子分離溝52と部分分離溝53とを同一工程で形成したが、素子分離溝52を形成するエッチングと、部分分離溝53を形成するエッチングとを、別々の工程とすることも可能である。この場合、素子分離溝52を先に形成し部分分離溝53を後に形成することも、部分分離溝53を先に形成し素子分離溝52を後に形成することも可能である。なお、上述の実施例では、p側電極5を先に形成し、n側電極6を後に形成する工程を説明したが、n側電極6を先に形成し、p側電極5を後に形成する工程を採用することもできる。以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。"