炭化珪素層と、前記炭化珪素層上に形成されたトレンチ溝と、前記トレンチ溝の底部、側壁面、及び炭化ケイ素層の少なくとも1つにチャネルを形成した半導体装置であって、該チャンネルの電気伝導方向を、前記炭化珪素層の面に対して水平方向とすることを特徴とする半導体装置。前記トレンチ溝の側壁面が、{10-10}面、{11-20}面、{03-38}面の少なくとも一つを含むことを特徴とする請求項1記載の半導体装置。前記炭化珪素層の表面が、{0001}面であることを特徴とする請求項1記載の半導体装置。前記トレンチ溝の底面が、{0001}面であることを特徴とする請求項1記載の半導体装置。前記チャネルが、MISFETまたはIGBTのチャネルであることを特徴とする請求項1記載の半導体装置。デバイスの高性能化のためには、さらなるチャネル移動度の向上や、単位セルの縮小、単位セルあたりのゲート幅の増大が必要とされる。それとともに、ゲート絶縁膜の信頼性の向上も要求される。本発明は、上記事情を考慮してなされたものであり、その目的とするところは、SiCを用いた、低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供することにある。この実施の形態の半導体装置は、炭化珪素層と、前記炭化珪素層上に形成され、トレンチ溝の側壁面にチャネルを有し、炭化珪素層の面に対して水平方向に電気伝導するチャネルを具備したことを特徴とする。以下、本実施の形態を完成するに至った経緯について説明する。上述のように、SiCを用いたMISFETやIGBTでは、デバイスの高性能化のために、チャネルの移動度を上げ低オン抵抗を実現することが要求されている。もっとも、SiC上に形成されるゲート絶縁膜とSiCとの界面、特に熱酸化膜との界面には界面準位が形成されやすい。このため、チャネルの移動度が低下するという問題がある。界面準位が形成されにくく、より高いチャネル移動度を達成できるSiC結晶面にチャネルを形成することで、低オン抵抗を実現することができる。このため、一般に市販されている0001面のSiC基板や、000-1面のSiC基板にトレンチ構造を設け、トレンチ側壁をチャネルとして利用したSiCトレンチMISFETが、プレーナー型MISFETよりも低オン抵抗である高耐圧半導体素子を実現する手段として用いられている。SiCトレンチMISFETはチャネルを基板に対して垂直方向に形成するために、単位セルあたりの面積を低減することが可能であり、セルの高集積化による特性オン抵抗の低減にも有効な構造である。一方、SiC縦型パワー半導体デバイスは、前述したように大きなバンドギャップ、大きな破壊電界強度、及び優れた熱伝導率などの特性を有しており、これらの特性を活かすために、ドリフト層の厚さをSiの縦型パワー半導体デバイスの10分の1程度にして用いる。このため、従来のSiCトレンチMISFETはSiトレンチMISFETと比較して、逆方向電圧を印加した際に、トレンチ底に接するゲート絶縁膜に高電界が印加され、ゲート絶縁膜の破壊や信頼性の低下などが生じやすいという、SiC特有の課題がある。上記課題を解決するために、トレンチ底のゲート絶縁膜が接するSiC部分にp型領域を設けることで、トレンチ底のゲート絶縁膜に印加される電界を緩和させる構造が検討されている。すなわち、SiCトレンチMOSFETのトレンチ底のゲート絶縁膜に接するSiC部分にp型領域を設けた半導体装置が知られている特許文献1参照。また、上記課題を解決するために、ソース領域にトレンチ構造を設け、ソース領域の下部にp型領域を設けることで、トレンチ底のゲート絶縁膜に印加される電界を緩和させる構造がある。さらに、SiCトレンチMOSFETのソース領域にもトレンチ構造を設け、ソース領域の下部にp型領域を設けた半導体装置も知られている。これらの構造は、いずれの場合もJFET領域として働くため、ゲート絶縁膜の電界強度を緩和させる一方、JFET抵抗の寄生によりオン抵抗が増大するという、トレードオフが存在する。本実施の形態は、上記事情を背景に完成されたものである。本実施の形態の半導体装置は、炭化珪素層と、前記炭化珪素層上に形成され、トレンチ溝の側壁面にチャネルを有し、炭化珪素層の面に対して水平方向に電気伝導するチャネルを有することを特徴とする。前記チャネルは、トレンチ溝の側壁面と、炭化珪素層の表面と、トレンチ溝の底面との少なくとも1つ以上に形成されることが望ましい。前記トレンチ溝の側壁面は、{10-10}面、{11-20}面、{03-38}面の少なくとも一つを含むことが望ましい。前記炭化珪素層の表面は{0001}面であることが望ましい。前記トレンチ溝の底面は{0001}面であることが望ましい。前記チャネルは、MISFETまたはIGBTのチャネルであることが望ましい。上記本実施の形態によれば、MISFETの単位セル面積あたりのチャネル幅を、従来のSiCトレンチ型MISFETと同等、またはそれ以上にしつつ、従来のSiCトレンチ型MISFETのトレンチ溝底面のゲート絶縁膜の信頼性よりも、高い信頼性をもつSiCMISFETが実現できる。さらに、従来のSiCプレーナー型MOSFETでチャネルとして用いられる結晶面に加えて、よりも高い反転チャネル移動度を実現可能な結晶面をチャネルとして併用することで、従来のSiCプレーナー型MISFETよりもオン抵抗の低いSiCMISFETが実現できる。これらの結果として、本実施の形態によれば、SiCを用いた、低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供することが可能となる。以下、実施例により実施の形態を説明する。実施例1本実施例の半導体装置は、炭化珪素層と、炭化珪素層上に形成され、トレンチ溝の側壁面にチャネルを有し、炭化珪素層の面に対して水平方向に電気伝導するチャネルを有する。ここでは、縦型のMISFETを例に説明する。上記構成を有することにより、単位セル面積あたりのチャネル幅が増大され、チャネル抵抗が低減する。したがって、オン抵抗が低く駆動力の高いMISFETが実現される。また、ゲート絶縁膜が従来のトレンチMISFETのようにドリフト層に突き出ていないため、逆方向電圧印加時のトレンチ溝底面付近のゲート絶縁膜の電界強度が緩和され、信頼性が向上し、信頼性の高いMISFETが実現される。図1は、本実施の形態の半導体装置であるMISFETの構成を示す斜視図である。このMISFET100は、第1と第2の主面を有するSiC基板12を備えている。図1においては、第1の主面とは図の上側の面であり、第2の主面とは図の下側の面である。このSiC基板12は、不純物濃度5×1018~1×1019cm-3程度の、例えば窒素Nをn型不純物として含む六方晶の4H-SiC基板n基板である。このSiC基板12は第1の主面として0001面を備えている。この第1の主面上には、n型不純物の不純物濃度5×1015~2×1016cm-3程度のn型のn-層14が形成されている。n-層14の膜厚は、例えば5~10μm程度である。n-層14とpウェル領域16の一部表面には、トレンチ溝40が形成されている。トレンチ溝は深さが、例えば1μm程度である。また、トレンチ溝の幅は例えば1μm程度であり、トレンチ溝同士の間隔は例えば1μm程度である。トレンチ溝40の深さをさらに深くすることで、単位セルあたりのゲート幅が増加し、チャネル抵抗を低減することが出来る。トレンチ溝40の側壁は、例えば11-20面が露出している。トレンチ溝40の底面には例えば0001面が露出している。n-層14の一部表面には、p型不純物の不純物濃度1×1016~5×1017cm-3程度のp型のpウェル領域16が形成されている。pウェル領域16の深さは、例えば0.6μm程度である。pウェル領域16の一部表面には、n型不純物の不純物濃度1×1020程度のn型のソース領域18が形成されている。ソース領域18の深さは、pウェル領域16の深さよりも浅く、例えば0.3μm程度であるまた、pウェル領域16の一部表面であって、n型のソース領域18の側方に、p型不純物の不純物濃度1×1019~1×1020cm-3程度のp型のpウェルコンタクト領域20が形成されている。pウェルコンタクト領域20の深さは、pウェル領域16の深さよりも浅く、例えば0.3μm程度である。さらに、pウェル領域16、n-層14の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜28を有している。すなわち、SiC層14の0001面上にゲート絶縁膜28が形成されている。このゲート絶縁膜28は、例えばCVD法によって堆積したSiO2を主成分とする膜である。ゲート絶縁膜28の膜厚は、30nm以上100nm以下であることが望ましい。30nm未満ではゲート絶縁膜の初期耐圧や信頼性が劣化する恐れがある。また、100nmより大きいとMISFETの駆動力が劣化する恐れがある。そして、ゲート絶縁膜28上には、ゲート電極30が形成されている。ゲート電極30には、例えばポリシリコン等が適用可能である。ゲート電極30上には、例えば、シリコン酸化膜で形成される層間絶縁膜32が形成されている。そして、ソース領域18と、pウェルコンタクト領域20と電気的に接続されるソースpウェル共通電極24を備えている。ソースpウェル共通電極24は、例えば、Niのバリアメタル層24aと、バリアメタル層24a上のAlのメタル層24bとで構成される。Niのバリアメタル層24aとAlのメタル層24bとは反応により合金を形成していてもよい。また、SiC基板12の第2の主面上には、ドレイン電極36が形成されている。なお、本実施の形態において、n型不純物は例えば、窒素Nが好ましいが、リンP、またはヒ素As等を適用することも可能である。また、p型不純物は例えば、アルミニウムAlが好ましいがボロンB等を適用することも可能である。製造方法次に本実施例の半導体装置の製造方法について説明する。図2~図4は、本実施の形態の半導体装置の製造方法を示す工程斜視図である。まず、図2aに示すように、n型不純物としてリンまたは窒素を不純物濃度1×1019cm-3程度含み、例えば、厚さ300μmであり、六方晶系の結晶格子を有する低抵抗の4H-SiC基板12を準備する。そして、SiC基板12の一方の主面である000-1面上にエピタキシャル成長法により、n型不純物として、例えば窒素を不純物濃度5×1015cm-3程度含み、厚さが10μm程度の高抵抗のSiC層14を成長させる。次に、図2bに示すように、適切なマスク材を用いてSiC層14にトレンチ溝40をドライエッチングにて形成する。トレンチ溝の深さは、例えば1μm程度である。また、トレンチ溝の幅は例えば1μm程度であり、トレンチ溝同士の間隔は例えば1μm程度である。トレンチ溝40の深さをさらに深くすることで、単位セルあたりのゲート幅が増加し、チャネル抵抗を低減することが出来る。次に、図2cに示すように、適切なマスク材を用いてp型不純物であるアルミニウムをSiC層14にイオン注入し、pウェル領域16を形成する。次に、図3dに示すように、適切なマスク材を用いてn型不純物であるリンをSiC層14にイオン注入し、ソース領域18を形成する。その後、図3eに示すように、適切なマスク材を用いてp型不純物であるアルミニウムをSiC層14にイオン注入し、pウェルコンタクト領域20を形成する。この後、例えば1800°C程度の熱処理によりイオン注入した不純物を活性化する。次に、図3fに示すように、TEOSテトラエトキシシランと酸素ガスを用いたLP-CVD法により、SiC層14の0001面に酸化物膜28aを形成する。形成する酸化物膜28aの膜厚は例えば、60nmである。次に、いわゆるPOAPostOxidationAnnealing処理を行う。例えば、1200°Cの温度で、アンモニアガスを含む雰囲気中で熱処理アンモニアアニールまたはNH3アニールし、アンモニア熱窒化を行うことで、界面準位密度が減少しMISFETのチャネル駆動力が向上する。このとき、POA処理は例えば水素H2、水蒸気H2O雰囲気等で処理を行えば、水素終端の効果によって界面準位密度が減少し、また、アンモニアNH3、亜酸化窒素N2O、一酸化窒素NO雰囲気等で処理を行えば、窒素終端の効果によって界面準位密度が減少する。次に、図4gに示すように、ゲート絶縁膜28上にポリシリコンを堆積し、適切なマスク材を用いてポリシリコンをパターニングしてゲート電極30を形成する。その後、公知の半導体プロセスにより、層間絶縁膜32、ソースpウェル共通電極24、ドレイン電極36を形成し、図1に示す縦型のMISFETが製造される。本実施の形態の製造方法によれば、単位セル面積あたりのチャネル幅が増大され、チャネル抵抗が低減する。したがって、オン抵抗が低く駆動力の高いMISFETが実現される。また、ゲート絶縁膜が従来のトレンチMISFETのようにドリフト層に突き出ていないため、ゲート絶縁膜の信頼性が向上し、信頼性の高いMISFETが実現される。図5、及び表1に、本実施の形態の半導体装置と従来の形態の半導体装置の単位セル構造と、単位セル面積あたりのチャネル幅と実効反転チャネル移動度の比較結果を示す。本実施の形態の半導体装置の単位セル構造においては、単位セル面積あたりのチャネル幅が0.67μmと最も高い。また、実効的な反転チャネル移動度は従来構造1に示したプレーナー型MISFET、よりも高く、従来構造2に示したトレンチ型MISFET値よりも低い。従って、従来例1のプレーナー型MISFETよりも低オン抵抗で、かつ従来例2のトレンチMISFETよりも信頼性が高い、MISFETが実現される。実施例2実施例1の半導体装置においては、SiC基板がn型であるのに対し、本実施例2の半導体装置は、p型でありIGBTInsulatedGateBipolarTransistorを構成する。SiC基板の不純物タイプが異なる点以外は実施例1と同様であるので、重複する記載を省略する。図6は、本実施の形態の半導体装置であるIGBTの構成を示す斜視図である。このIGBT300は、第1と第2の主面を有するSiC基板52を備えている。図6においては、第1の主面とは図の上側の面であり、第2の主面とは図の下側の面である。このSiC基板52は、不純物濃度5×1018~1×1019cm-3程度の、例えばAlをp型不純物として含む六方晶の4H-SiC基板p基板である。また、本実施の形態の半導体装置の製造方法は、準備するSiC基板が、例えばAlをp型不純物として含む六方晶の4H-SiC基板p基板であること以外は実施例1と同様である。したがって、本実施例の半導体装置によれば、オン抵抗が低く駆動力の高いIGBTが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いIGBTが実現される。低オン抵抗、かつ信頼性にも優れたIGBTを製造することが可能となる。変形例以上の説明では、トレンチ形状として、断面矩形の例を示したが、必ずしも断面矩形である必要はなく、断面三角形、あるいは台形のような形状であっても良い。トレンチ壁面もしくは底面が、SiCの電荷移動性に優れた面で形成されていることが必要であり、この条件を満たすことによって断面形状は適宜設計可能である。変形例以上、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。