"第1の容量に第1の基準電流を一定期間充電することにより生成される充電電圧を用いて、前記第1の容量と前記第1の基準電流の比に比例した第1の駆動電流を生成する第1の差動入力回路を有する駆動電流生成回路と、正入力端子と負入力端子間の電位差に応じて、前記第1の駆動電流から、前記第1の容量と前記第1の基準電流の前記比に逆比例した第2の駆動電流を生成する第2の差動入力回路、前記第2の駆動電流を電圧に変換する電流電圧変換回路、前記電圧に応じて第2の基準電流を分配する第3の差動入力回路、前記第2の基準電流を分配した電流と同量の電流を折り返して供給するカレントミラー回路を有し、前記電位差に応じた電流を前記カレントミラー回路により折り返して供給するOTAと、前記OTAの出力端子に接続され、前記電位差に応じた電流に応じて充放電を行う第2の容量と、を有することを特徴とするフィルタ回路。前記第1の駆動電流は、前記第2の容量と略同一の製造バラツキを有する前記第1の容量に、前記第2の基準電流と略同一の製造バラツキを有する前記第1の基準電流を、第1のスイッチにより制御された一定期間だけ充電された電圧に基づいて生成されることを特徴とする請求項1に記載のフィルタ回路。前記第1の駆動電流は、前記第1の差動入力回路の第1の入力端子に入力される第1の電圧と、前記第1の差動入力回路の第2の入力端子に入力される第2の電圧との差に基づいて生成され、前記第1の電圧は、前記第1の基準電流に対応する前記充電電圧に基づいて生成され、前記第2の電圧は、前記第1の基準電流と略同一の製造バラツキをもつ第3の基準電流に対応する電圧に基づいて生成されることを特徴とする請求項1に記載のフィルタ回路。前記第2の差動入力回路の性能は、前記第1の差動入力回路の性能と略同一の製造バラツキを有することを特徴とする請求項1に記載のフィルタ回路。しかしながら、図4に示したフィルタ回路では、周波数特性制御回路102の回路規模が非常に大きく、また、外部からの入力交流信号VACを別途用意する必要がある。本発明は、上述した課題に鑑みてなされたものであって、フィルタ回路の遮断周波数精度を悪化させること無く、回路規模を低減することができるフィルタ回路を提供することを目的とする。本発明は、上記の課題を解決するためになされたもので、第1の容量に第1の基準電流を一定期間充電することにより生成される充電電圧を用いて、前記第1の容量と前記第1の基準電流の比に比例した第1の駆動電流を生成する第1の差動入力回路を有する駆動電流生成回路と、正入力端子と負入力端子間の電位差に応じて、前記第1の駆動電流から、前記第1の容量と前記第1の基準電流の前記比に逆比例した第2の駆動電流を生成する第2の差動入力回路、前記第2の駆動電流を電圧に変換する電流電圧変換回路、前記電圧に応じて第2の基準電流を分配する第3の差動入力回路、前記第2の基準電流を分配した電流と同量の電流を折り返して供給するカレントミラー回路を有し、前記電位差に応じた電流を前記カレントミラー回路により折り返して供給するOTAと、前記OTAの出力端子に接続され、前記電位差に応じた電流に応じて充放電を行う第2の容量と、を有することを特徴とするフィルタ回路である。また、本発明のフィルタ回路において、前記第1の駆動電流は、前記第2の容量と略同一の製造バラツキを有する前記第1の容量に、前記第2の基準電流と略同一の製造バラツキを有する前記第1の基準電流を、第1のスイッチにより制御された一定期間だけ充電された電圧に基づいて生成されることを特徴とする。また、本発明のフィルタ回路において、前記第1の駆動電流は、前記第1の差動入力回路の第1の入力端子に入力される第1の電圧と、前記第1の差動入力回路の第2の入力端子に入力される第2の電圧との差に基づいて生成され、前記第1の電圧は、前記第1の基準電流に対応する前記充電電圧に基づいて生成され、前記第2の電圧は、前記第1の基準電流と略同一の製造バラツキをもつ第3の基準電流に対応する電圧に基づいて生成されることを特徴とする。また、本発明のフィルタ回路において、前記第2の差動入力回路の性能は、前記第1の差動入力回路の性能と略同一の製造バラツキを有することを特徴とする。本発明によれば、駆動電流生成回路が、第1の容量に第1の基準電流を一定期間充電することにより生成される充電電圧を用いて、OTAへ供給する第1の駆動電流を生成することにより、フィルタ回路の遮断周波数精度を悪化させること無く、回路規模を低減することができる。<構成概要>以下、図面を参照し、本発明の実施形態を説明する。図1は、本発明の一実施形態に係るフィルタ回路300の回路構成図である。図1に示すように、フィルタ回路300は、OTA301と、負荷容量302と、駆動電流生成回路303とから構成されている。なお、OTA301と負荷容量302は、図3に示すOTA201と負荷容量202、及び図4に示すGmCフィルタ101と同等の機能を有し、略同一の遮断周波数特性を実現するものとする。また、駆動電流生成回路303についても、図3に示す駆動電流生成回路203、及び図4に示す周波数特性制御回路102と同等の機能を有するものとする。駆動電流生成回路303は、電流源I1,I2,I3,I4,I5と、容量C1,C2,C4と、トランジスタTR1,TR2,TR3,TR4と、トランジスタで構成されるスイッチSW1,SW2,SW3,SW4とから構成されている。スイッチSW1のゲートは外部からの制御信号CLK1に接続され、ソースはGNDに接続される。電流源I1の一端はVDDに接続され、他端はスイッチSW1のドレインに接続される。容量C1第1の容量の一端はスイッチSW1のドレインに接続され、他端はGNDグランドに接続される。トランジスタTR1のゲートはスイッチSW1のドレインに接続され、ドレインはGNDに接続される。電流源I2の一端はVDDに接続され、他端はトランジスタTR1のソースに接続される。スイッチSW2のゲートは外部からの制御信号CLK2に接続され、ソースはトランジスタTR1のソースに接続される。容量C2の一端はスイッチSW2のドレインに接続され、他端はGNDに接続される。トランジスタTR2のゲートはスイッチSW2のドレインに接続され、ドレインはフィルタ回路300に接続される。スイッチSW3のゲートはVDDに接続され、ソースはGNDに接続される。電流源I3の一端はVDDに接続され、他端はスイッチSW3のドレインに接続される。トランジスタTR3のゲートはスイッチSW3のドレインに接続され、ドレインはGNDに接続される。電流源I4の一端はVDDに接続され、他端はトランジスタTR3のソースに接続される。スイッチSW4のゲートは外部からの制御信号CLK2に接続され、ソースはトランジスタSW3のソースに接続される。容量C4の一端はスイッチSW4のドレインに接続され、他端はGNDに接続される。トランジスタTR4のゲートはスイッチSW4のドレインに接続され、ドレインはVDDに接続される。電流源I5の一端はトランジスタTR2のソースとトランジスタTR4のソースの双方に接続され、他端はGNDに接続される。また、OTA301は、電流源I6と、トランジスタTR11,TR12,TR13,TR14,TR15,TR16,TR17,TR18,TR19,TR20,TR212,TR22とから構成されている。トランジスタTR11のゲートは正入力端子VINPに接続される。トランジスタTR12のゲートは負入力端子VINNに接続され、ソースはトランジスタTR11のソース及び駆動電流生成回路303のトランジスタTR2のドレインに接続される。トランジスタTR13のソースはVDDに接続され、ゲートはドレイン及びトランジスタTR11のドレインに接続される。トランジスタTR14のソースはVDDに接続され、ゲートはドレイン及びトランジスタTR12のドレインに接続される。トランジスタTR15のゲートはトランジスタTR13のドレインに接続される。トランジスタTR16のゲートはトランジスタTR14のドレインに接続される。電流源I6の一端はVDDに接続され、他端はトランジスタTR15のソース及びトランジスタTR16のソースに接続される。トランジスタTR17のゲート及びドレインはトランジスタTR15のドレインに接続され、ソースはGNDに接続される。トランジスタTR18のゲートはトランジスタTR17のゲートに接続され、ソースはGNDに接続される。トランジスタTR19のゲート及びドレインはトランジスタTR16のドレインに接続され、ソースはGNDに接続される。トランジスタTR20のゲートはトランジスタTR19のゲートに接続され、ソースはGNDに接続される。トランジスタTR21のソースはVDDに接続され、ゲート及びドレインはトランジスタTR18のドレインに接続される。トランジスタTR22のゲートはトランジスタTR21のゲートに接続され、ソースはVDDに接続される。トランジスタTR20のドレインとトランジスタTR22のドレインとの共通接続点は、出力端子VOUTに接続される。また、負荷容量302第2の容量の一端はOTA301の出力端子VOUTに接続され、他端はGNDに接続される。スイッチSW1とスイッチSW3は同一性能を有するスイッチで構成され、スイッチSW2とスイッチSW4は同一性能を有するスイッチで構成される。また、トランジスタTR1とトランジスタTR3は同一性能を有するトランジスタで構成され、トランジスタTR2とトランジスタTR4とトランジスタTR11とトランジスタTR12は同一性能を有するトランジスタで構成され、トランジスタTR13とトランジスタTR14は同一性能を有するトランジスタで構成される。さらに、トランジスタTR15とトランジスタTR16は同一性能を有するトランジスタで構成され、トランジスタTR19とトランジスタTR20は同一性能を有するトランジスタで構成され、トランジスタTR17とトランジスタTR18は同一性能を有するトランジスタで構成され、トランジスタTR21とトランジスタTR22は同一性能を有するトランジスタで構成される。また、容量C2と容量C4は同一性能を有する容量で構成され、容量C1と負荷容量302は同一性能を有する容量で構成され、電流源I1と電流源I3と電流源I5と電流源I6は同一性能を有する電流源で構成される。さらに、フィルタ回路300は、正電源電圧をVDD、負電源電圧をGNDとする。上記において、同一性能を有するもの同士は、性能値が同一であり、製造バラツキも同一である。前述したように、製造バラツキとは、回路の性能電流、容量等を示す性能値の、所定の性能値に対するバラツキ許容誤差を指す。また、本実施形態の容量等の性能値は、容量等が搭載されたチップの製造時に生じたバラツキ成分を加味した性能値である。2つの素子の製造バラツキを等しくするためには、同一のチップ内で近接して配置されている2つの素子を使用すればよい。<動作概要>次に、以上のように構成されたフィルタ回路300における特徴となる動作例について、タイミングチャートを併用して説明する。図2は、本実施形態に係るフィルタ回路の動作例を示すタイミングチャートである。図2には、制御信号CLK1,CLK2の波形と、スイッチSW2及びトランジスタTR2に接続された容量C2の一端の電圧すなわち容量C2に保持された充電電圧VC2第1の電圧の波形と、スイッチSW4及びトランジスタTR4に接続された容量C4の一端の電圧すなわち容量C4に保持された充電電圧VC4第2の電圧の波形とが示されている。時刻T0になると、スイッチSW1のゲートに、制御信号CLK1としてHレベルが印加されるため、スイッチSW1がONとなり、容量C1は、電流源I1からの電流I1第1の基準電流により充電されていた電荷の放電を開始する。これにより、電流源I1からの電流I1とスイッチSW1のON抵抗RSW1の積に応じた電圧I1×RSW1がトランジスタTR1を介してレベルシフトされ、スイッチSW2を介して容量C2に印加される。この直後、スイッチSW2のゲートに、制御信号CLK2としてLレベルが印加されるため、スイッチSW2がOFFとなり、容量C2は、スイッチSW2を介して印加されていた電圧I1×RSW1を保持する。また、時刻T0では、電流源I3からの電流I3第3の基準電流とスイッチSW3のON抵抗RSW3の積に応じた電圧I3×RSW3がトランジスタTR3を介してレベルシフトされ、スイッチSW4を介して容量C4に印加されている。この直後、スイッチSW4のゲートに、制御信号CLK2としてLレベルが印加されるため、スイッチSW4がOFFとなり、容量C4は、スイッチSW4を介して印加されていた電圧I3×RSW3を保持する。時刻T1になると、スイッチSW1のゲートに、制御信号CLK1としてLレベルが印加されるため、スイッチSW1がOFFとなり、容量C1は、放電完了後、電流源I1からの電流I1による電荷の充電を開始する。また、スイッチSW2のゲートに、制御信号CLK2として引き続きLレベルが印加されるため、スイッチSW2はOFFであり、容量C2は、時刻T0においてスイッチSW2を介して印加されていた電圧I1×RSW1を引き続き保持する。また、時刻T1では、スイッチSW4のゲートに、制御信号CLK2として引き続きLレベルが印加されるため、スイッチSW4はOFFであり、容量C4は、時刻T0においてスイッチSW4を介して印加されていた電圧I3×RSW3を引き続き保持する。時刻T2になると、スイッチSW1のゲートに、制御信号CLK1として引き続きLレベルが印加されるため、スイッチSW1はOFFであり、容量C1は、電流源I1からの電流I1による電荷の充電を継続する。また、スイッチSW2のゲートに、制御信号CLK2としてHレベルが印加されるため、スイッチSW2がONとなり、容量C2は、時刻T1において保持していた電圧I1×RSW1に加算して、容量C1の充電電圧を記憶し始める。また、時刻T2では、スイッチSW4のゲートに、制御信号CLK2としてHレベルが印加されるため、スイッチSW4がONとなり、電流源I3からの電流I3とスイッチSW3のON抵抗RSW3の積に応じた電圧I3×RSW3がトランジスタTR3を介してレベルシフトされ、スイッチSW4を介して容量C4に印加される。容量C4は、印加された電圧I3×RSW3を記憶し始める。時刻T3になると、スイッチSW1のゲートに、制御信号CLK1としてHレベルが印加されるため、スイッチSW1がONとなり、容量C1は、電流源I1からの電流I1により充電されていた電荷の放電を開始する。これにより、電流源I1からの電流I1とスイッチSW1のON抵抗RSW1の積に応じた電圧I1×RSW1がトランジスタTR1を介してレベルシフトされ、スイッチSW2を介して容量C2に印加される。この直後、スイッチSW2のゲートに、制御信号CLK2としてLレベルが印加されるため、スイッチSW2がOFFとなり、容量C2は、スイッチSW2を介して印加されていた電圧I1×RSW1を保持する。また、時刻T3では、電流源I3からの電流I3とスイッチSW3のON抵抗RSW3の積に応じた電圧I3×RSW3がトランジスタTR3を介してレベルシフトされ、スイッチSW4を介して容量C4に印加されている。この直後、スイッチSW4のゲートに、制御信号CLK2としてLレベルが印加されるため、スイッチSW4がOFFとなり、容量C4は、スイッチSW4を介して印加されていた電圧I3×RSW3を保持する。時刻T4になると、スイッチSW1のゲートに、制御信号CLK1としてLレベルが印加されるため、スイッチSW1がOFFとなり、容量C1は、放電完了後、電流源I1からの電流I1による電荷の充電を開始する。また、スイッチSW2のゲートに、制御信号CLK2として引き続きLレベルが印加されるため、スイッチSW2はOFFであり、容量C2は、時刻T0においてスイッチSW2を介して印加されていた電圧I1×RSW1を引き続き保持する。また、時刻T4では、スイッチSW4のゲートに、制御信号CLK2として引き続きLレベルが印加されるため、スイッチSW4はOFFであり、容量C4は、時刻T3においてスイッチSW4を介して印加されていた電圧I3×RSW3を引き続き保持する。時刻T5になると、スイッチSW1のゲートに、制御信号CLK1として引き続きLレベルが印加されるため、スイッチSW1はOFFであり、容量C1は、電流源I1からの電流I1による電荷の充電を継続する。また、スイッチSW2のゲートに、制御信号CLK2としてHレベルが印加されるため、スイッチSW2がONとなり、容量C2は、時刻T4において保持していた電圧I1×RSW1に加算して、容量C1の充電電圧を記憶し始める。また、時刻T5では、スイッチSW4のゲートに、制御信号CLK2としてHレベルが印加されるため、スイッチSW4がONとなり、電流源I3からの電流I3とスイッチSW3のON抵抗RSW3の積に応じた電圧I3×RSW3がトランジスタTR3を介してレベルシフトされ、スイッチSW4を介して容量C4に印加される。容量C4は、印加された電圧I3×RSW3を記憶し始める。時刻T6になると、スイッチSW1のゲートに、制御信号CLK1としてHレベルが印加されるため、スイッチSW1がONとなり、容量C1は、電流源I1からの電流により充電されていた電荷の放電を開始する。これにより、電流源I1からの電流I1とスイッチSW1のON抵抗RSW1の積に応じた電圧I1×RSW1がトランジスタTR1を介してレベルシフトされ、スイッチSW2を介して容量C2に印加される。この直後、スイッチSW2のゲートに、制御信号CLK2としてLレベルが印加されるため、スイッチSW2がOFFとなり、容量C2は、スイッチSW2を介して印加されていた電圧I1×RSW1を保持する。また、時刻T6では、電流源I3からの電流I3とスイッチSW3のON抵抗RSW3の積に応じた電圧I3×RSW3がトランジスタTR3を介してレベルシフトされ、スイッチSW4を介して容量C4に印加されている。この直後、スイッチSW4のゲートに、制御信号CLK2としてLレベルが印加されるため、スイッチSW4がOFFとなり、容量C4は、スイッチSW4を介して印加されていた電圧I3×RSW3を保持する。なお、時刻T0と時刻T3と時刻T6の動作は同じであり、時刻T1と時刻T4の動作は同じであり、時刻T2と時刻T5の動作は同じであり、時刻T7以降の動作は時刻T1以降の動作と同じであるため、時刻T7以降の動作の説明は省略する。また、時刻T0、時刻T3、時刻T6では、容量C2と容量C4の充電電圧に応じて駆動電流生成回路303の駆動電流が演算され、演算された駆動電流がOTA301に供給される。また、OTA301は、非特許文献1及び特許文献1と同様、出力端子VOUTに負荷容量302を接続することにより、駆動電流生成回路303から供給された駆動電流に基づいて、正入力端子VINP及び負入力端子VINNに印加された入力信号の高周波成分を、設定された遮断周波数に応じて減衰させ、出力端子VOUTから出力するGmCフィルタを構成する。次に、駆動電流生成回路303における駆動電流演算方法、及びフィルタ300の遮断周波数について、説明する。容量C2、容量C4に保持された充電電圧をVC2、VC4とし、スイッチSW1、スイッチSW3のON抵抗をRSW1、RSW3とし、トランジスタTR1、トランジスタTR3のゲートソース間電圧をVGS1、VGS3とし、容量C1の容量値をC1とし、図2の時刻T1と時刻T3の時間差をTsとすると、時刻T3におけるVC2、VC4は、2式、3式で定義される。なお、2式において、I1/C1×Tsは、電流源I1からの電流I1により容量C1を時間Tsだけ充電した際に生じる電圧である。電流源I1と電流源I3は同一性能を有する電流源で構成されているため、電流源I1からの電流I1と電流源I3からの電流I3は等しい。また、スイッチSW1とスイッチSW3は同一性能を有するスイッチで構成されているため、スイッチSW1、スイッチSW3のON抵抗RSW1、RSW3は等しい。また、トランジスタTR1とトランジスタTR3は同一性能を有するトランジスタで構成されているため、ランジスタTR1、トランジスタTR3のゲートソース間電圧VGS1、VGS3は等しい。トランジスタTR2は、トランジスタTR4と差動対第1の差動入力回路を構成し、時刻T3における充電電圧VC2と充電電圧VC4との差電圧に応じて、容量C1と電流源I1からの電流の比I1/C1に比例した駆動電流第1の駆動電流を演算し、出力する。この駆動電流はOTA301に供給される。OTA301に供給する駆動電流をIAとし、トランジスタTR2、トランジスタTR4のトランスコンダクタンスをgmAとすると、2式及び3式からIAは4式で定義される。トランジスタTR11とトランジスタTR12は、差動対第2の差動入力回路を構成すると共に、正入力端子VINPと負入力端子VINNのそれぞれに印加される電圧の差電圧VINと、駆動電流生成回路303から供給される駆動電流IAとに基づいて、容量C1と基準電流IAの比I1/C1に逆比例した駆動電流第2の駆動電流を演算し、トランジスタTR13とトランジスタTR14に供給する。トランジスタTR13とトランジスタTR14電流電圧変換回路は、トランジスタTR11とトランジスタTR12から供給された駆動電流を電流電圧変換し、出力電圧VOP、VONをトランジスタTR15とトランジスタTR16へ出力する。トランジスタTR15とトランジスタTR16は、差動対第3の差動入力回路を構成し、トランジスタTR13とトランジスタTR14によって電流電圧変換された出力電圧VOP、VONに基づいて、電流源I6から供給される電流I6第2の基準電流を、トランジスタTR17へ供給される電流I15とトランジスタTR19へ供給される電流I16とに分配する。トランジスタTR17~トランジスタTR22は、カレントミラー回路を構成しており、トランジスタTR17に流れる電流I15と同量の電流を折り返してトランジスタTR18へ供給すると共に、トランジスタTR19に流れる電流I16と同量の電流を折り返してトランジスタTR19へ供給することによって、負荷容量302を駆動する出力電流IOUTを生成する。より具体的には、トランジスタTR15のゲートに印加される電圧VOPとトランジスタTR16のゲートに印加される電圧VONに関して、VOP>VONである時は、トランジスタTR16に流れるI16よりもトランジスタTR15に流れる電流I15の方が多くなるため、出力電流IOUTは負荷容量302を充電する方向へ流れ、OTA301の出力電圧VOUTは高くなる。一方、VOP<VONである時は、トランジスタTR16に流れるI16よりもトランジスタTR15に流れる電流I15の方が少なくなるため、出力電流IOUTは負荷容量302を放電する方向へ流れ、OTA301の出力電圧VOUTは低くなる。ここで、正入力端子VINPに入力された電圧と負入力端子VINNに入力された電圧との差電圧をVINとし、トランジスタTR11とトランジスタTR12のトランスコンダクタンスをgmBとし、トランジスタTR15とトランジスタTR16のトランスコンダクタンスをgmCとすると、出力電流IOUTは、4式を用いて、5式で定義される。5式から、OTA301のトランスコンダクタンスgmは、6式で定義される。ここで、負荷容量302の容量値をC302とすると、OTA301の遮断周波数fcは、1式を用いて、7式で定義される。前述した通り、トランジスタTR2とトランジスタTR4とトランジスタTR11とトランジスタTR12は同一性能を有するトランジスタで構成されしたがってgmA=gmB、容量C1と負荷容量302は同一性能を有する容量で構成され、電流源I1と電流源I6は同一性能を有する電流源で構成されるため、フィルタ回路300の遮断周波数fcのバラツキfcvarは、8式で定義される。上述したように、本実施形態によれば、フィルタ回路300は、駆動電流生成回路303からOTA301へ供給する駆動電流IAを、電流源I6と略同一の製造バラツキを有する電流源I1、及び負荷容量302と略同一の製造バラツキを有する容量C1だけを用いて生成することにより、フィルタ回路300の遮断周波数精度を悪化させること無く、回路規模を低減することができる。一般的に、制御信号から供給されるサンプリング期間のバラツキは数程度であるため、フィルタ回路300の遮断周波数のバラツキは数程度である。なお、図1のOTA301と駆動電流生成回路303の規模が同一であると仮定した場合、フィルタ回路300の回路規模は2つの回路分の規模となる。また、図4におけるLPF104内の2つのフィルタOTA1,OTA2のそれぞれと、バッファ105内の2つのフィルタOTA3,OTA4のそれぞれと、図4におけるGmCフィルタ101と、図3のフィルタ回路200の規模が同一であると仮定した場合、図4におけるフィルタ回路の回路規模は5つの回路分の規模となる。したがって、本実施形態のフィルタ回路300の回路規模は、図4におけるフィルタ回路の回路規模よりも低減されている。以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。"