イメージセンサにより出力されるアナログ信号を処理する固体撮像装置用信号処理装置であって、前記アナログ信号を増幅するアンプと、前記アンプの出力端子に接続されており、時系列に入力される、アンプにより増幅されたnnは2以上の自然数個のアナログ信号を保持するためのn個の容量を含むマルチホールド回路と、前記n個の容量に保持されている前記n個のアナログ信号をn個のデジタル信号に変換するAD変換回路とを備え、前記AD変換回路は、ランプ波を発生するDA変換回路と、前記n組のスイッチ及び容量の各々に対応して設けられており、対応する容量に保持されている前記アナログ信号と前記ランプ波とを比較し、当該アナログ信号と当該ランプ波とのいずれが大きいかを示す比較結果信号を出力するn個の比較器と、前記n個の比較器の各々に対応して設けられており、対応する比較器から出力される比較結果信号の論理が反転するまでカウント値をカウントすることにより、デジタル信号を生成し、生成した前記デジタル信号を保持するn個のカウンタメモリとを備える固体撮像装置用信号処理装置。前記AD変換回路は、前記n個の容量に保持されている前記n個のアナログ信号を並列に処理することにより、前記n個のデジタル信号を生成する請求項1記載の固体撮像装置用信号処理装置。マルチホールド回路は、第1容量と、前記AD変換回路の入力端子に接続されている第2容量と、前記アンプの出力端子と前記第1容量との間に接続されている第1スイッチと、前記第1容量と前記第2容量との間に接続されている第2スイッチとの組をn組含む請求項1又は2記載の固体撮像装置用信号処理装置。前記マルチホールド回路は、前記アナログ信号を保持する際、前記第2スイッチをオフした後に、前記第1スイッチをオフする請求項3記載の固体撮像装置用信号処理装置。前記第1スイッチのオン抵抗は、前記第2スイッチのオン抵抗より小さい請求項3又は4記載の固体撮像装置用信号処理装置。前記第1容量は、前記第2容量より小さい請求項3~5のいずれか1項に記載の固体撮像装置用信号処理装置。前記イメージセンサは、各画素の信号電荷に対応するアナログ信号を出力する通常モードと、複数の画素の信号電荷を画素混合し、画素混合した信号電荷に対応するアナログ信号を出力する画素混合モードとを有し、前記固体撮像装置用信号処理装置は、前記イメージセンサが画素混合モードの場合、前記n個の比較器の一部、及び前記n個のカウンタメモリの一部をパワーダウンする請求項1~6のいずれか1項に記載の固体撮像装置用信号処理装置。前記イメージセンサは、各画素のリセット成分と、各画素の信号成分とを前記アナログ信号として出力し、前記マルチホールド回路は、第1の期間においてn個の前記リセット成分を保持し、第2の期間においてn個の前記信号成分を保持し、前記n個の比較器は、前記第1の期間において、対応する容量に保持されている前記リセット成分と前記ランプ波とを比較し、当該リセット成分と当該ランプ波とのいずれが大きいかを示す前記比較結果信号を出力し、前記第2の期間において、対応する容量に保持されている前記信号成分と前記ランプ波とを比較し、当該信号成分と当該ランプ波とのいずれが大きいかを示す前記比較結果信号を出力し、前記n個のカウンタメモリは、前記第1期間において、対応する比較器から出力される比較結果信号の論理が反転するまで同時にカウント値をダウンカウントし、前記第2期簡において、対応する比較器から出力される比較結果信号の論理が反転するまでカウント値をアップカウントすることにより、前記デジタル信号を生成する請求項1~7のいずれか1項に記載の固体撮像装置用信号処理装置。前記マルチホールド回路は、前記第1の期間において前記n個のリセット成分を同時に保持する請求項8記載の固体撮像装置用信号処理装置。しかしながら、図12に示す従来の固体撮像装置では、HCCDの各転送段は、所定量の信号電荷を転送するに足る容量面積を有する必要が有る。よって、出力チャネル数を増加させた場合、占有面積の増大を招く。従って並列HCCDの数は、現実的には2~4個に限られる。また、全信号電荷の読出し速度の指標としてのフレームレートの上限は、大略並列チャネルHCCDと出力回路の数に比例する。よって、特許文献1記載の従来技術を用いたとしても、実現できるフレームレートは、1チャネルで出力する場合に対して、せいぜい4倍のフレームレートに留まってしまう。また、高フレームレートで信号を出力し、出力された信号を処理するためには、一般に複数のチャネルの各出力信号は各々別のアナログフロントエンドICAFE:少なくともCDS処理とAD変換機能とを有するに入力させる必要がある。よって、チャネル数に相当する数のAFE機能を持つICが必要となるので、当該ICがカメラシステムの空間的領域を占有してしまうのみならず、カメラシステムの消費電力が著しく増加してしまう。そこで、本発明は、面積の増加を抑制しつつ、フレームレートを向上できる固体撮像装置用信号処理装置を提供することを目的とする。前記目的を達成するため、本発明の一形態に係る固体撮像装置用信号処理装置は、イメージセンサにより出力されるアナログ信号を処理する固体撮像装置用信号処理装置であって、前記アナログ信号を増幅するアンプと、前記アンプの出力端子に接続されており、時系列に入力される、アンプにより増幅されたnnは2以上の自然数個のアナログ信号を保持するためのn個の容量を含むマルチホールド回路と、前記n個の容量に保持されている前記n個のアナログ信号をn個のデジタル信号に変換するAD変換回路とを備え、前記AD変換回路は、ランプ波を発生するDA変換回路と、前記n組のスイッチ及び容量の各々に対応して設けられており、対応する容量に保持されている前記アナログ信号と前記ランプ波とを比較し、当該アナログ信号と当該ランプ波とのいずれが大きいかを示す比較結果信号を出力するn個の比較器と、前記n個の比較器の各々に対応して設けられており、対応する比較器から出力される比較結果信号の論理が反転するまでカウント値をカウントすることにより、デジタル信号を生成し、生成した前記デジタル信号を保持するn個のカウンタメモリとを備える。この構成によれば、本発明の一形態に係る固体撮像装置用信号処理装置は、イメージセンサから出力されるn個のシリアル信号をパラレルホールドすることで、以降の処理を並列処理できる。この結果、当該固体撮像装置用信号処理装置は、HCCDの数を増加させる必要がないので面積の増加を抑制できる。このように、当該固体撮像装置用信号処理装置は、面積の増加を抑制しつつ、フレームレートを向上できる。また、当該固体撮像装置用信号処理装置は、イメージセンサからの信号の処理を並列化することによって、AD変換回路の変換周波数を落とすことができるため、低消費電力化を実現できる。また、前記AD変換回路は、前記n個の容量に保持されている前記n個のアナログ信号を並列に処理することにより、前記n個のデジタル信号を生成してもよい。また、マルチホールド回路は、第1容量と、前記AD変換回路の入力端子に接続されている第2容量と、前記アンプの出力端子と前記第1容量との間に接続されている第1スイッチと、前記第1容量と前記第2容量との間に接続されている第2スイッチとの組をn組含んでもよい。この構成によれば、本発明の一形態に係る固体撮像装置用信号処理装置は、マルチホールド時のサンプルホールド用の第2スイッチ及び第2容量以外に、第1スイッチ及び第1容量を設ける。これにより、当該固体撮像装置用信号処理装置は、第2スイッチの両端の電圧変動を低減できるので、第2スイッチのリーク電流を抑制できる。また、前記マルチホールド回路は、前記アナログ信号を保持する際、前記第2スイッチをオフした後に、前記第1スイッチをオフしてもよい。この構成によれば、本発明の一形態に係る固体撮像装置用信号処理装置は、第1スイッチのチャージインジェクションの影響を削減できる。この結果、当該固体撮像装置用信号処理装置は、イメージセンサの出力信号をマルチホールドするカラム処理において、マルチホールド回路間での誤差を最小化できる。また、前記第1スイッチのオン抵抗は、前記第2スイッチのオン抵抗より小さくてもよい。また、前記第1容量は、前記第2容量より小さくてもよい。また、前記イメージセンサは、各画素の信号電荷に対応するアナログ信号を出力する通常モードと、複数の画素の信号電荷を画素混合し、画素混合した信号電荷に対応するアナログ信号を出力する画素混合モードとを有し、前記固体撮像装置用信号処理装置は、前記イメージセンサが画素混合モードの場合、前記n個の比較器の一部、及び前記n個のカウンタメモリの一部をパワーダウンしてもよい。この構成によれば、本発明の一形態に係る固体撮像装置用信号処理装置は、画素混合モード時において低消費電力化を実現できる。また、前記イメージセンサは、各画素のリセット成分と、各画素の信号成分とを前記アナログ信号として出力し、前記マルチホールド回路は、第1の期間においてn個の前記リセット成分を保持し、第2の期間においてn個の前記信号成分を保持し、前記n個の比較器は、前記第1の期間において、対応する容量に保持されている前記リセット成分と前記ランプ波とを比較し、当該リセット成分と当該ランプ波とのいずれが大きいかを示す前記比較結果信号を出力し、前記第2の期間において、対応する容量に保持されている前記信号成分と前記ランプ波とを比較し、当該信号成分と当該ランプ波とのいずれが大きいかを示す前記比較結果信号を出力し、前記n個のカウンタメモリは、前記第1期間において、対応する比較器から出力される比較結果信号の論理が反転するまで同時にカウント値をダウンカウントし、前記第2期簡において、対応する比較器から出力される比較結果信号の論理が反転するまでカウント値をアップカウントすることにより、前記デジタル信号を生成してもよい。この構成によれば、本発明の一形態に係る固体撮像装置用信号処理装置は、n個の画素に対応するn個のリセット成分を1回のダウンカウントにより同時にデジタル信号に変換できる。これにより、当該固体撮像装置用信号処理装置は、AD変換処理を高速化できる。また、前記マルチホールド回路は、前記第1の期間において前記n個のリセット成分を同時に保持してもよい。この構成によれば、本発明の一形態に係る固体撮像装置用信号処理装置は、ダウンカウント用サンプリング時には、アンプに接続される負荷がn倍となる。これにより、当該固体撮像装置用信号処理装置は、アンプの高い帯域のノイズを低減できる。なお、本発明は、このような固体撮像装置用信号処理装置として実現できるだけでなく、固体撮像装置用信号処理装置に含まれる特徴的な手段をステップとする固体撮像装置用信号処理方法として実現できる。さらに、本発明は、このような固体撮像装置用信号処理装置の機能の一部又は全てを実現する半導体集積回路LSIとして実現したり、このような固体撮像装置用信号処理装置を含む固体撮像装置として実現したり、このような固体撮像装置を含むカメラシステムとして実現したりできる。以上より、本発明は、面積の増加を抑制しつつ、フレームレートを向上できる固体撮像装置用信号処理装置を提供できる。以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一又は相当部分には同一の符号を付しその説明を繰り返さない場合もある。実施形態1本発明の実施形態1に係る固体撮像装置は、イメージセンサから出力されシリアル信号をパラレルホールドすることで、以降の処理を並列処理できる。よって、当該固体撮像装置は、フレームレートを従来方式以上に容易に向上できる。また、イメージセンサからの出力信号の処理を並列化することで、AD変換回路の変換周波数を落とすことができる。これにより、当該固体撮像装置は、低消費電力化を実現できる。まず、本発明の実施形態1に係る固体撮像装置の構成を説明する。図1は、本発明の実施形態1に係る、高速デジタル出力を実現した固体撮像装置50の構成を示す図である。この固体撮像装置50は、例えば、CCDイメージセンサである。図1に示す固体撮像装置50は、イメージセンサであるCCD部100と、AFEアナログフロントエンド200とを含む。CCD部100とAFE200とは、それぞれ個別の半導体集積回路として形成されている。また、CCD部100と、AFE200とは、ワイヤを介して接続されている。CCD部100は、画素転送部101と、N個のアンプ102とを含む。画素転送部101は、光信号を信号電荷へ変換し、変換した信号電荷を垂直方向に転送する。N個のアンプ102の各々は、画素転送部101に接続されており、n列のぶんの信号電荷をシリアルに読み出して、n個の電圧信号へ変換し、当該n個の電圧信号をCCD部100から出力する。つまり、画素転送部101は、M行かつn×N列M、N、nはそれぞれ2以上の自然数の画素を有している。AFE200は、固体撮像装置用信号処理装置であり、CCD部100により出力されるN個のアナログ信号電圧信号を処理する。具体的には、AFE200は、相関二重サンプリングCDS処理及びAD変換処理を行う。また、AFE200は、AD変換後のデジタル信号に対して、OBレベル補正黒レベル補正及びゲイン補正等の画像処理を行う。このAFE200は、N個のアンプCDSAMP201と、N個のマルチホールド回路と、AD変換回路211と、タイミング発生回路TG207と、デジタルプリプロセッサDPP208とを備える。N個のアンプ201の各々は、N個のアンプ102の各々に対応して設けられている。このアンプ201は、時系列に入力される、対応するアンプ102により出力されるn個の電圧信号を時系列に増幅する。N個のマルチホールド回路210の各々は、N個のアンプ201の各々に対応して設けられている。このマルチホールド回路210は、時系列に入力される、対応するアンプ201により出力されるn個の電圧信号をマルチホールドする。また、各マルチホールド回路210は、n組のスイッチ202及び容量203を含む。AD変換回路211は、N個のマルチホールド回路210に保持されているN×n個の電圧信号を、N×n個のデジタル信号に、並列にAD変換する。このAD変換回路211は、ランプ波を発生するDA変換回路206と、N個のAD変換部212とを備える。N個のAD変換部212の各々は、N個のマルチホールド回路210の各々に対応して設けられている。各AD変換部212は、対応するマルチホールド回路210に保持されているn個の電圧信号を、n個のデジタル信号に、並列にAD変換する。各AD変換部212は、n個の比較器COMP204と、n個のカウンタメモリCOUNTERMEMORY205とを備える。n個の比較器204の各々は、n個の容量203の各々に対応して設けられている。n個のn個のカウンタメモリ205の各々は、n個の比較器204の各々に対応して設けられている。各比較器204は、対応する容量203に保持されている電圧信号と、DA変換回路206により生成されたランプ波とを比較し、当該電圧信号と当該ランプ波とのいずれが大きいかを示す比較結果信号を出力する。各カウンタメモリ205は、タイミング発生回路207により発生されたクロックを用いて、対応する比較器204から出力される比較結果信号の論理が反転するまでの時間をカウントすることにより、デジタル信号を生成し、生成したデジタル信号を保持する。DPP208は、AD変換回路211によりAD変換されたN×n個のデジタル信号に、OBレベル補正及びゲイン補正等の画像処理を行う。次に、固体撮像装置50の動作を説明する。図2は、固体撮像装置50の動作を示すタイミングチャートである。図2に示すように、各アンプ102は、画素転送部101からn個の電圧信号を、シリアルに読み出す。次に、CDSAMP201は、読み出されたn個の電圧信号に相関二重サンプリング処理を行う。次に、マルチホールド回路210が、n個の電圧信号であるシリアルデータを並列データに変換する。その後、n×N個の比較器204は、全画素のn×N個の信号と、DA変換回路206により発生されたランプ波とが同時に比較する。この時、カウンタメモリ205は、ランプ波の発生の開始から、対応する比較器204により生成される比較結果信号の論理が切替るまでの時間をカウントし、カウント値を保持する。その結果、n×N個のデジタル信号画素データが得られる。以上より、本発明の実施形態1に係る固体撮像装置50は、イメージセンサから出力されたアナログ信号であるn個のシリアル信号をパラレルホールドすることで、以降の処理を並列処理できる。また、当該固体撮像装置50では、HCCDの数は増加しないので、HCCDの占有面積は変わらない。よって、当該固体撮像装置50は、フレームレートを従来方式以上に容易に向上できる。また、イメージセンサからの出力信号の処理を並列化することで、AD変換回路の変換周波数を落とすことができる。これにより、当該固体撮像装置50は、低消費電力化を実現できる。実施形態2本発明の実施形態2では、マルチホールド回路210の変形例について説明する。図3は、本発明の実施形態2に係る固体撮像装置に含まれるマルチホールド回路210の構成を示す図である。また、図4は、マルチホールド回路210の動作を示すタイミングチャートである。マルチホールド回路210は、n個のスイッチSW1A、SW1B、SW1Cと、n個の容量C1A、C1B、C1Cと、n個のスイッチSW2A、SW2B、SW2Bと、n個の容量C2A、C2B、C2Cとを備える。また、スイッチSW1Aと、容量C1Aと、スイッチSW2Aと、容量C2Aとの組みが、n個の電圧信号の一つに対応し、スイッチSW1Bと、容量C1Bと、スイッチSW2Bと、容量C2Bとの組みが、n個の電圧信号の他の一つに対応し、スイッチSW1Cと、容量C1Cと、スイッチSW2Cと、容量C2Cとの組みが、n個の電圧信号の他の一つに対応している。容量C2A、C2B、C2Cは、電圧信号を保持するために主に用いられる容量である。スイッチSW1Aは、アンプ201の出力端子と、容量C1Aとの間に接続されている。スイッチSW2Aは、容量C1Aと容量C2Aとの間に接続されている。また、容量C2Aは、AD変換回路211の入力端子に接続されている出力端子OUTAに接続されている。同様に、スイッチSW1Bは、アンプ201の出力端子と、容量C1Bとの間に接続されている。スイッチSW2Bは、容量C1Bと容量C2Bとの間に接続されている。また、容量C2Bは、AD変換回路211の入力端子に接続されている出力端子OUTBに接続されている。なお、その他の組の構成も同様である。以上の構成により、入力信号であるアンプ201からのシリアルのn個の電圧信号は、SW1A、SW2A、SW1B、SW2B、SW1C、SW2Cを介して、容量C1A、C2A、C1B、C2B、C1C、C2Cに各々サンプルホールドされる。また、スイッチSW1AのON抵抗はスイッチSW2Aと比較して十分小さい。また、容量C1Aは容量C2Aと比較して十分小さい。このようにすることで、信号のセトリング時間への影響を最小限にできる。また、容量C1A、C1B、C1Cの容量は小さくてもよいので、専用に容量素子を設けるのではなく、寄生容量を容量C1A、C1B、C1Cとして用いてもよい。図5は、マルチホールド回路210の各ノードの電圧値を示す図である。また、図5は、容量C1A及び容量C2Aに信号がサンプリングされる場合の電圧値を示している。図5に示すように、容量C1A及び容量C2Aに信号をサンプルする際に、CDSAMP201の出力信号が直接スイッチSW2Bへ印加されるのではなく、当該出力信号はスイッチSW1Bを介してスイッチSW2Bに印加される。また、容量C1Bで電圧を保持しているため、スイッチSW2Bの両端の電圧差図5の出力端子OUTBの電圧と、ノードNBの電圧との差を小さくすることができる。これにより容量C2Bのリーク電流を削減することができるので、リーク電流による信号劣化を防ぐことができる。図6にスイッチSW1A及びスイッチSW2Bの構成例を示す。例えば、上述したスイッチSW1Aは、トランジスタM1で構成され、スイッチSW2AはトランジスタM2で構成される。ここで、トランジスタM1のサイズが大きいため、トランジスタM1をオフした際のチャージインジェクションが大きい。よって、この不要な電荷が容量C2Aへ漏れこんでしまう。そこで、図7に示すように、トランジスタM1のゲートへ入力される信号VSW1を遅延素子D1により、トランジスタM2のゲートへ入力される信号VSW2より遅延させる。このように、トランジスタM2をオフしてから、トランジスタM1をオフすることで、トランジスタM1のチャージインジェクションにより生じた電荷が容量C2Aへ漏れこむことを防ぐことができる。以上より、本発明の実施形態2に係る固体撮像装置50は、マルチホールド時のサンプルホールド用のスイッチSW2A及び容量C2A以外に、スイッチSW1A及び容量C1Aを設ける。これにより、スイッチSW2Aの両端の電圧変動を低減できるので、スイッチSW2Aのリーク電流を抑制できる。さらに、当該固体撮像装置50は、これら2つのスイッチSW1A及びSW2Aの駆動方法を制御することで、追加したスイッチSW1Aのチャージインジェクションの影響を削減できる。この結果、当該固体撮像装置50は、イメージセンサの出力信号をマルチホールドするカラム処理において、マルチホールド回路210間での誤差を最小化することができる。実施形態3本発明の実施形態3では、画素混合を行う場合の動作について説明する。図8は、本発明の実施形態3に係る固体撮像装置に含まれるカラム処理回路220の制御方法を示す図である。ここでカラム処理回路220は、1つの電圧信号に対応する、上述したスイッチ202、容量203、比較器204及びカウンタメモリ205を含む。つまり、AFE200は、n×N個のカラム処理回路220を備えている。また、一つのアンプ201に対して、n個のカラム処理回路220が配置されている。例として2画素混合モード時の動作を図8に示している。画素転送部101は、2画素分の信号電荷を混合する。そして、アンプ102は、混合された信号電荷に対応する電圧信号を出力する。つまり、通常は、一つのアンプ102からn個の電圧信号がシリアルに出力されるが、2画素混合の場合には、一つのアンプ102からn/2個の電圧信号がシリアルに出力される。そして、AFE200は、このn/2個の電圧信号をマルチホールドする。このとき、AFE200は、n個のカラム処理回路220のうち、n/2個のカラム処理回路220のみを使用して、マルチホールド及びAD変換を行う。このように、不要なカラム処理回路220をパワーダウンさせることで、使用しないカラム処理回路220をまとめてパワーセーブできる。これにより、本発明の実施形態3に係る固体撮像装置50は、消費電力を低減できる。なお、ここでは、2画素混合の場合を例に説明したが、3画素以上を混合する場合にも同様の方法を適用できる。また、図8では、一つ置きにカラム処理回路220をパワーダウンさせているが、パワーダウンさせるカラム処理回路220の配置はこれ以外であってもよい。実施形態4本発明の実施形態4では、AD変換処理の別の制御方法を説明する。図9は、本発明の実施形態4に係る固体撮像装置50による動作を示すタイミングチャートである。始めに、比較器リセット信号により比較器204がリセットされる。その後、n個の容量203が一斉にリセットされる。つまり、画素転送部101の黒レベルの信号に対応するリセット成分が、n個の容量203に一斉に保持される。次に、n個の比較器204は、保持されたn個のリセット成分とランプ波とを比較する。そして、n個のカウンタメモリ205の各々は、ランプ波の出力開始から比較器204で生成される比較判定信号の論理が切替るタイミングまでカウント値をダウンカウントする。その後、マルチホールド回路210は、n画素分の信号成分をマルチホールドする。次に、n個の比較器204は、保持されたn個の信号成分とランプ波とを比較する。そして、n個のカウンタメモリ205の各々は、ランプ波の出力開始から比較判定信号の論理が切替るタイミングまでカウント値をアップカウントする。これによりカウント値はアップカウント値信号成分リセット成分-ダウンカウント値リセット成分となるので、信号成分だけがカウント値として残る。ここで、リセット成分は、カラム処理回路220のオフセットである。このように、本発明の実施形態4に係る固体撮像装置50は、リセット成分に対してn画素同時にダウンカウントすることで、高速にオフセットキャンセル処理を行える。この結果、当該固体撮像装置50は、AD変換処理の高速化を実現できる。さらに、当該固体撮像装置50は、上記の方法を用いることで、アンプ201のノイズを削減できる。図10及び図11を用いて、このノイズ削減効果を説明する。図10に示すようにマルチホールド回路は、アンプ201に対してn個のスイッチ202が接続される。また、各スイッチ202の他端には各々サンプルホールド容量203が接続されている。上述したように、本発明の実施形態4に係る固体撮像装置50は、リセット成分をサンプルする際、n個全てのスイッチ202を同時にオンする。これにより、各々のスイッチ202で時系列にサンプルホールドする場合に比べて、アンプ201には負荷としてn倍の容量が接続される。よって、図11に示すように、アンプ201で発生するノイズのうち、回路ノイズとしての寄与度が大きい高域のノイズを遮断することができる。以上、本発明の実施形態に係る固体撮像装置について説明したが、本発明は、この実施形態に限定されるものではない。例えば、上記実施形態は、CCD部100は、n列分の電圧信号をシリアルに出力するとしたが、n行分の電圧信号をシリアルに出力してもよい。また、上記実施形態に係る固体撮像装置に含まれる各処理部は典型的には集積回路であるLSIとして実現される。これらは個別に1チップ化されてもよいし、一部又は全てを含むように1チップ化されてもよい。また、集積回路化はLSIに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。LSI製造後にプログラムすることが可能なFPGAFieldProgrammableGateArray、又はLSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブルプロセッサを利用してもよい。また、本発明の実施形態に係る、固体撮像装置の機能の一部を、CPU等のプロセッサがプログラムを実行することにより実現してもよい。さらに、本発明は上記プログラムであってもよいし、上記プログラムが記録された非一時的なコンピュータ読み取り可能な記録媒体であってもよい。また、上記プログラムは、インターネット等の伝送媒体を介して流通させることができるのは言うまでもない。また、上記実施形態1~4に係る、固体撮像装置、及びそれらの変形例の機能のうち少なくとも一部を組み合わせてもよい。また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ/ローにより表される論理レベル又はオン/オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、トランジスタ等のn型及びp型等は、本発明を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。また、上記説明では、MOSトランジスタを用いた例を示したが、バイポーラトランジスタ等の他のトランジスタを用いてもよい。更に、本発明の主旨を逸脱しない限り、本実施形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。