第1導電型の半導体基板の表面の一部に形成されたゲート絶縁膜と、前記ゲート絶縁膜に隣接するLOCOS絶縁膜と、前記ゲート絶縁膜の上から前記LOCOS絶縁膜の上にかけてオーバーラップして配置されたゲート電極と、前記ゲート電極を含む領域に形成された第2導電型のドレインウェル拡散層と、前記ドレインウェル拡散層内に前記ゲート電極と一部重複して配置された第1導電型のボディ拡散層と、前記ボディ拡散層の直下であって、前記ドレインウェル拡散層内に形成され、前記ドレインウェル拡散層よりも濃い不純物濃度を有する第2導電型のパンチスルーストップ拡散層と、前記ボディ拡散層内であって、前記ゲート電極の前記ゲート絶縁膜側の側面に隣接して形成されたソースとなる第2導電型の高濃度拡散層と、前記ソースとなる第2導電型の高濃度拡散層に隣接し、前記ゲート電極と離間して前記ボディ拡散層内に形成された第1導電型の高濃度拡散層と、前記ドレインウェル拡散層内であって、前記ゲート電極が一方にオーバーラップしている前記LOCOS絶縁膜の他方の端部に接して形成されたドレインとなる第2導電型の高濃度拡散層と、を有する半導体装置。前記ボディ拡散層と前記パンチスルーストップ拡散層は、平面視的に同一形状である請求項1記載の半導体装置。第1導電型の半導体基板に第2導電型のドレインウェル拡散層を形成する工程と、前記半導体基板表面にLOCOS絶縁膜領域およびアクティブ領域を形成する工程と、前記ドレインウェル内の前記アクティブ領域の下に選択的に第2導電型のパンチスルーストップ拡散層を形成する工程と、前記ドレインウェル拡散層内部であって、前記パンチスルーストップ拡散層直上に第1導電型のボディ拡散層を形成する工程と、前記アクティブ領域にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜と隣接する前記LOCOS絶縁膜上に前記ボディ拡散層に部分的にオーバーラップするゲート電極を形成する工程と、前記ゲート電極をマスクとして前記ボディ拡散層内にソースとなる第2導電型の高濃度拡散層を形成する工程と、前記ドレインウェル拡散層内であって、前記ゲート電極が一方にオーバーラップしているLOCOS絶縁膜の他方の端部に接してドレインとなる第2導電型の高濃度拡散層を形成する工程と、前記ボディ拡散層内に前記ゲート電極と離間して第1導電型の高濃度拡散層を形成する工程と、を有する半導体装置の製造方法。前記ソースとなる第2導電型の高濃度拡散層を形成する工程と前記ドレインとなる第2導電型の高濃度拡散層を形成する工程とは、イオン注入を用いて同時に行われる請求項3記載の半導体装置の製造方法。前記パンチスルーストップ層および前記ボディ拡散層を形成する工程は、同一マスクを用いて不純物導入される請求項3記載の半導体装置の製造方法。前記パンチスルーストップ層および前記ボディ拡散層を形成する工程は、イオン注入法にて異なるイオン注入エネルギーにて打ち込みされることで不純物導入される請求項5記載の半導体装置の製造方法。上記に示した従来構造においては、P型ボディ拡散層103をN型ドレインウェル拡散層102内に形成する構造と成っている。高耐圧が要求されるLDMOSトランジスタでは、N型ドレインウェル拡散層102の濃度は前述のようにドレイン-ゲート間およびドレイン-ソース間の電界緩和を考慮して決定されるため、比較的低濃度となる。その為、LDMOSトランジスタの動作電圧条件として、P型ボディ拡散層103-P型半導体基板101間に高い電位差を有するようなバイアス条件で使用した際にN型ドレインウェル拡散層102が空乏化し、P型ボディ拡散層103-P型半導体基板101間にパンチスルー現象による耐圧の低下が懸念される。半導体基板に対して横方向のパンチスルー現象抑制の為には、N型ドレインウェル拡散層による分離幅を大きくするやN型ドレインウェル拡散層102の空乏化を抑制するようなN型拡散層を配置するなど素子のレイアウトを調整することでパンチスルー現象の抑制が可能になる。しかし、深さ方向のパンチスルー現象に関しては、P型ボディ拡散層103およびN型ドレインウェル拡散層102の拡散距離によって決まっており、素子のレイアウトで調整することが不可能となる。また、空乏化を抑制するためにN型ドレインウェル拡散層102の濃度を変更することも考えられるが、前述のようにドレイン-ゲート間およびドレイン-ソース間の電界緩和にも影響を与える為、特に要求される電圧が高い場合には濃度調節によって両者の耐圧を満たす最適条件を決定することは非常に困難な状態となる。そこで従来技術では、ドレイン-ゲート間およびドレイン-ソース間の耐圧およびP型ボディ拡散層103-P型半導体基板101間のパンチスルー耐圧、両者を満たす方法として、図7に示すような方法が挙げられる。即ち、P型半導体基板101上のN型ドレインウェル拡散層102が形成される領域に比較的に濃い濃度のN型埋め込み拡散層107を形成し、エピタキシャル成長させたP型エピ層108を成長させ、そのP型エピ層108内にLDMOSを形成する方法である。比較的に薄いN型ドレインウェル拡散層102で伸びる拡散層を比較的濃いN型埋め込み拡散層107で抑制することで、P型ボディ拡散層103-P型半導体基板101間にパンチスルー耐圧を向上させ、N型ドレインウェル拡散層102の濃度はドレイン-ゲート間およびドレイン-ソース間の耐圧によって決定することが可能になる。しかし、図7に示す方法ではエピタキシャル成長を行う為、コストの増加および製造工程が長くなるといった問題点が存在する。そこで、本願発明においてはエピタキシャル成長を用いずに、ドレイン-ゲート間およびドレイン-ソース間の耐圧を低下させること無く、ボディ拡散層-半導体基板間のパンチスルー耐圧を向上させることが可能な半導体装置およびその製造方法を提供することを課題とする。上記の課題を解決するために、本発明では以下の手段を用いた。まず、第1導電型の半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜に隣接するLOCOS絶縁膜と、ゲート絶縁膜およびLOCOS絶縁膜上に形成されたゲート電極と、ゲート電極を含む領域に形成された第2導電型のドレインウェル拡散層と、ドレインウェル拡散層内にゲート電極と一部重複して配置された第1導電型のボディ拡散層と、ボディ拡散層の直下であって、ドレインウェル拡散層内に形成され、ドレインウェル拡散層よりも濃い不純物濃度を有する第2導電型のパンチスルーストップ拡散層と、ボディ拡散層内であって、ゲート電極の第1の側面に隣接して形成されたソースとなる第2導電型の高濃度拡散層と、ソースとなる第2導電型の高濃度拡散層に隣接し、ゲート電極と離間して形成された第1導電型の高濃度拡散層と、ドレインウェル拡散層内であって、ゲート電極がオーバーラップするLOCOS絶縁膜の端部に形成されたドレインとなる第2導電型の高濃度拡散層とを有することを特徴とする半導体装置とした。また、ボディ拡散層とパンチスルーストップ拡散層は、平面視的に同一形状であることを特徴とする半導体装置とする。また、第1導電型の半導体基板に第2導電型のドレインウェル拡散層を形成する工程と、半導体基板表面に複数のLOCOS絶縁膜領域およびアクティブ領域を形成する工程と、LOCOS絶縁膜端を含むアクティブ領域に選択的に第2導電型のパンチスルーストップ拡散層を形成する工程と、パンチスルーストップ層およびパンチスルーストップ層直上に第1導電型ボディ拡散層を形成する工程と、アクティブ領域にゲート絶縁膜を形成する工程と、半導体基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜と隣接するLOCOS絶縁膜上にボディ拡散層に部分的にオーバーラップするゲート絶縁膜を形成する工程と、ゲート電極をマスクとしてボディ拡散層内にソースとなる第2導電型の高濃度拡散層および第1導電型の高濃度拡散層を形成する工程と、ドレインウェル拡散層内であって、ゲート電極がオーバーラップするLOCOS絶縁膜の端部に形成されたドレインとなる第2導電型の高濃度拡散層を形成する工程とを有することを特徴とする半導体装置の製造方法とする。また、パンチスルーストップ層およびボディ拡散層を形成する工程は、同一マスクを用いて不純物導入される半導体装置の製造方法とする。そして、パンチスルーストップ層およびボディ拡散層を形成する工程は、イオン注入法にて異なるイオン注入エネルギーにて打ち込みされることで不純物が導入される半導体装置の製造方法とする。高耐圧を有するパワーMOSトランジスタおいて、ドレインウェル拡散層内に形成されたボディ拡散層の直下にパンチスルーストップ拡散層をイオン注入法によって形成することによって、工程数やコストを大幅に増加させずに、ドレイン-ゲート間およびドレイン-ソース間の耐圧を低下させること無く、ボディ拡散層-半導体基板間のパンチスルー耐圧を向上する半導体装置およびその製造方法を提供することが可能となる。以下、本発明による最良の形態について図面を用いて詳細に説明を行なう。図1に本発明の実施例である半導体装置の断面構造を示す。以下の説明においては、Nチャネル型のMOSトランジスタを用いて説明を行う。P型半導体基板101上にMOSトランジスタのドレインとなるN型ドレインウェル拡散層102およびP型半導体基板101のピックアップとなるP型高濃度拡散層106が形成されている。このN型ドレインウェル拡散層102はドレイン-ゲート間およびドレイン-ソース間の電界を緩和する役割を担っており、濃度はMOSトランジスタに要求される耐圧によって調整する。実際のN型ドレインウェル拡散層の濃度は、所望の耐圧に合わせて実験を行うことで決定する。N型ドレインウェル拡散層内には、ドレイン電極のピックアップ部分となるN型高濃度拡散層105およびMOSトランジスタのチャネルとなるP型ボディ拡散層103が形成されており、P型ボディ拡散層103の直下にはN型パンチスルーストップ拡散層104が平面視的に即ち上から見た場合にほぼ同一形状で形成されている。P型ボディ拡散層内にはMOSトランジスタのソースとなるN型高濃度拡散層105およびP型ボディ拡散層のピックアップとなるP型高濃度拡散層106が形成されている。P型半導体基板101表面には、複数のLOCOS絶縁膜201が形成され、LOCOS絶縁膜の無いアクティブ領域にはゲート絶縁膜202が形成されており、ゲート絶縁膜と隣接するLOCOS絶縁膜に跨ってゲート電極301が形成されている。図1に示す構造では、ドレイン側のゲート電極301端直下の絶縁膜はLOCOS絶縁膜201が形成されており、ドレイン-ゲート間の電界緩和を行う役割を担っている。また、その他のゲート電極直下の領域はゲート絶縁膜202が形成されている。P型ボディ拡散層103は、ゲート電極301は平面的にオーバーラップしており、その領域がMOSトランジスタのチャネル領域となる。本発明において、特徴的な点は図1に示すN型パンチスルーストップ拡散層が形成されていることである。N型パンチスルーストップ拡散層104は、P型ボディ拡散層103の直下に形成されており、P型半導体基板101の表面から深さ方向に対して局所的に濃くなる濃度分布を有している。図2に深さ方向の濃度分布を示す。図2は深さ方向の濃度分布を表しており、図1におけるa-aの領域の濃度分布を示している。一様な濃度分布であるP型半導体基板101の表面近傍にはP型ボディ拡散層102が形成されており、N型ドレインウェル拡散層103が比較的低濃度でかつ表面から深い領域まで拡散している。N型パンチスルーストップ拡散層104はP型ボディ拡散層102より深い位置で局所的に濃度が濃くなる濃度分布を有しており、その濃度はN型ドレインウェル拡散層濃度より高濃度であるが、基板表面近傍には影響を与えない濃度分布となっている。次に本発明における製造方法について詳細に説明する。P型半導体基板101の所望の領域にイオン注入法を用いて例えばリンを導入する。この際、導入する不純物は砒素よりも拡散係数が大きいリンの方が好ましい。そして次に熱処理を例えば1150°C~1200°Cの高温で行い、リンを半導体基板内の深い領域まで拡散させることで、N型ドレインウェル拡散層102が形成される。次に、P型半導体基板101表面に犠牲酸化膜および窒化膜を形成し、所望の領域が残るようにパターニングを行う。この際、窒化膜は最終的にLOCOS絶縁膜201が形成されない領域に残るようにパターニングする。次にパターニングされた窒化膜をマスクとして、例えばウェット酸素雰囲気中にて熱酸化処理を行い、600nm~800nm程度のLOCOS絶縁膜201を形成し、窒化膜および犠牲酸化膜を除去し、図3に示す構造を得る。続いて、図4に示すようにイオン注入用のPAD酸化膜203を形成し、P型ボディ拡散層103が形成される領域が開口するようにフォトレジストでパターンを形成する。このフォトレジストパターンはP型ボディ拡散層103のイオン注入用のマスクとして使用するだけではなく、N型パンチスルーストップ拡散層104のイオン注入用として兼用する。このフォトレジストマスクを用いて、まず、例えばリンを3MeVの高エネルギーでイオン注入法により導入する。高エネルギーのイオン注入となる為、マスクとして使用するフォトレジストの厚さはイオン注入の突き抜けが無い様に考慮して決定する。次に、同一のフォトレジストマスクを用いて、例えばボロンを200keVから300keV程度のイオン注入法により導入する。これにより、P型ボディ拡散層103およびN型パンチスルーストップ拡散層104が形成される。同一フォトレジストマスクからのイオン注入とすることで、P型ボディ拡散層103とN型パンチスルーストップ拡散層104は平面視的に略同一の領域に形成される。P型ボディ拡散層103よりもN型パンチスルーストップ拡散層104のイオン注入エネルギーを高エネルギーとすることで、N型パンチスルーストップ拡散層104はP型ボディ拡散層よりも半導体基板表面から深い位置に形成することが可能となる。また、この後の製造工程において、不純物の活性化が行える程度の熱処理しか行わないことで、N型パンチスルーストップ拡散層が半導体基板表面に拡散することを抑制することが出来る。イオン注入を行った後、フォトレジストを除去する。次に、例えばウェット酸素雰囲気中で熱酸化によって形成し、ゲート絶縁膜202を得る。また、ゲート絶縁膜202が形成された後、例えば化学気相成長法によって膜厚200nm~400nmの多結晶シリコン膜を全面に形成し、固層拡散法により例えばリンを1×1020atomcm3程度の不純物濃度となるように多結晶シリコンに拡散させ、導電性を持たせる。このとき、固層拡散法ではなくイオン注入により不純物を多結晶シリコンに注入する場合もある。その後、導電性を持った多結晶シリコン膜をパターニングし、所望の位置にゲート電極301を形成し、図5に示す構造を得る。次にイオン注入法を用いて、例えば砒素を用いてドレインおよびソースとなるN型高濃度拡散層105と、例えばBF2を用いてP型高濃度拡散層106を所望の位置に形成することで、図1に記載の構造を得る。以上より、イオン注入法を用いて図2に示すような濃度分布を持つN型パンチスルーストップ拡散層104を図1の模式的断面図に示した位置に形成することで、ボディ拡散層-半導体基板間に高い電圧差が生じたとしても、P型ボディ拡散層直下のN型拡散層の空乏化が抑制され、パンチスルー耐圧を向上させることが可能となる。また、P型ボディ拡散層の直下のみに形成され、かつ表面への濃度変動の影響が無い為、N型ドレインウェル拡散層はドレイン-ゲート間およびドレイン-ソース間の耐圧のみを考慮して決定することが可能となり、プロセス設計が容易に成る。さらにN型パンチスルーストップ拡散層104はイオン注入の工程を1つ増やすだけで形成することが可能となる為、極端な製造工程の増加やコストの増加などが無く、従来方法で生じるような製品を量産化した際に生産上の困難が生じるようなこともない。本発明を用いることで、高耐圧を有するパワーMOSトランジスタおいて、ドレインウェル拡散層内に形成されたボディ拡散層の直下にパンチスルーストップ拡散層をイオン注入法によって形成することによって、工程数やコストを大幅に増加させずに、ドレイン-ゲート間およびドレイン-ソース間の耐圧を低下させること無く、ボディ拡散層-半導体基板間のパンチスルー耐圧を向上する半導体装置およびその製造方法を提供することが可能となる。