定電流を出力する定電流源と、少なくとも被測定抵抗に給電される前記定電流を断続するスイッチを含む抵抗スイッチ回路と、この抵抗スイッチ回路の出力電圧を差動増幅する差動電圧増幅回路と、この差動電圧増幅回路の出力電圧に基づいて被測定抵抗の抵抗値の良否を判定する信号処理回路と、を備える低抵抗体の良否検査装置において、前記抵抗スイッチ回路は、所定の抵抗値を有する基準抵抗Rrefと前記被測定抵抗Rxとに時間順次に前記定電流源の定電流を供給するとともに、前記被測定抵抗Rxの電圧降下、及び、前記基準抵抗Rrefの電圧降下を前記差動電圧増幅回路5に時間順次に出力し、前記信号処理回路6は、前記差動電圧増幅回路5から時間順次に読み込んだ前記被測定抵抗Rxの電圧降下の電圧増幅値と、前記基準抵抗Rrefの電圧降下の電圧増幅値とに基づいて、前記被測定抵抗Rxの抵抗値の良否を判定することを特徴とする低抵抗体の良否検査装置。請求項1記載の低抵抗体の良否検査装置において、前記信号処理回路6は、前記両電圧増幅値の差に基づいて、前記前記被測定抵抗Rxの抵抗値の良否を判定することを特徴とする低抵抗体の良否検査装置。請求項2記載の低抵抗体の良否検査装置において、前記信号処理回路6は、前記両電圧増幅値の差が、予め記憶する所定のしきい値よりも所定値以上離れているかどうかを判定し、判定結果に基づいて前記被測定抵抗Rxの良否を判定することを特徴とする低抵抗体の良否検査装置。請求項1記載の低抵抗体の良否検査装置において、前記抵抗スイッチ回路8は前記基準抵抗Rrefの抵抗値と異なる抵抗値をもつ第2の基準抵抗Rref2と前記基準抵抗Rrefと前記被測定抵抗Rxとに時間順次に前記定電流源の定電流を供給するとともに、前記第2の基準抵抗Rref2の電圧降下、前記基準抵抗Rrefの電圧降下及び前記被測定抵抗Rxの電圧降下を前記差動電圧増幅回路5に時間順次に出力し、前記信号処理回路6は、前記差動電圧増幅回路5から時間順次に読み込んだ前記第2の基準抵抗Rref2の電圧降下の電圧増幅値と、前記基準抵抗Rrefの電圧降下の電圧増幅値と、前記被測定抵抗Rxの電圧降下の電圧増幅値とに基づいて、前記被測定抵抗Rxの抵抗値の良否を判定することを特徴とする低抵抗体の良否検査装置。請求項4記載の低抵抗体の良否検査装置において、前記信号処理回路6は、予め記憶される前記基準抵抗Rrefの抵抗値と、前記第2の基準抵抗Rref2の抵抗値と、読み込んだ前記3つの電圧増幅値とを、予め記憶する所定の関数式に代入することにより、前記被測定抵抗Rxの抵抗値を算出し、この算出値が、予め記憶する前記被測定抵抗Rxの記憶抵抗値よりも所定値以上離れているかどうかを判定し、判定結果に基づいて前記被測定抵抗Rxの良否を判定することを特徴とする低抵抗体の良否検査装置。請求項5記載の低抵抗体の良否検査装置において、前記信号処理回路6は、前記各電圧降下の電圧増幅値間の差と、前記各電圧降下間の電圧増幅値との比とを算出し、予め記憶される前記基準抵抗Rrefの抵抗値と、第2の基準抵抗Rref2の抵抗値と、前記差及び前記比とを、前記関数式に代入することにより、前記被測定抵抗Rxの抵抗値を算出し、この算出値が、予め記憶する前記被測定抵抗Rxの記憶抵抗値よりも所定値以上離れているかどうかを判定し、判定結果に基づいて前記被測定抵抗Rxの良否を判定することを特徴とする低抵抗体の良否検査装置。請求項4記載の低抵抗体の良否検査装置において、前記信号処理回路6は、予め記憶する前記基準抵抗の抵抗値をRref、予め記憶する前記第2の基準抵抗の抵抗値をRref2、前記被測定抵抗の電圧降下の電圧増幅値をV1、前記基準抵抗の電圧降下の電圧増幅値をV2、前記第2の基準抵抗の電圧降下の電圧増幅値をV3とする時、前記各値Rref、Rref2、V1、V2、V3と、前記被測定抵抗の抵抗値Rxとの関係を示し、かつ、前記定電流の値、前記差動電圧増幅回路の電圧増幅率の値及び前記差動電圧増幅回路のDCオフセットの値を含まない関数式を準備し、前記関数式に前記各値Rref、Rref2、V1、V2、V3を代入することにより、前記被測定抵抗の抵抗値Rxを算出する低抵抗体の良否検査装置。請求項1記載の低抵抗体の良否検査装置において、読み込みタイミング決定回路を有し、この読み込みタイミング決定回路は、前記装置に印加される商用交流電源周波数の各周期中のほぼ等しいタイミングにて、前記各電圧降下の読み込みを指令する信号を出力する低抵抗体の良否検査装置。実施例1以下、本発明の低抵抗体の良否検査装置の第1の実施例を図2を参照して説明する。この検査装置は、リレー接点のオン抵抗、プリント基板の導体パターンの抵抗値などを検査するものである。図2において、Rxは被測定抵抗、Rrefは基準抵抗、1は第1のスイッチ、2は第2のスイッチ、3は第3のスイッチ、4は第4のスイッチ、5は差動電圧増幅回路、6は信号処理回路、7は定電流源である。互いに直列接続された被測定抵抗Rx及びスイッチ1の第1ペアと、互いに直列接続された基準抵抗Rref及びスイッチ2の第1ペアとは、抵抗スイッチ回路8を構成している。定電流源7は、この抵抗スイッチ回路8に所定の定電流Icを供給している。被測定抵抗Rx及び基準抵抗Rrefの接続点80の電位は、差動電圧増幅回路5の第1の入力端に印加される。アナログマルチプレクサ回路をなすスイッチ3、4は、被測定抵抗Rx及び基準抵抗Rrefの各一端81、82の電位を差動電圧増幅回路5の他の入力端に個別に印加する。差動電圧増幅回路5の出力電圧は、信号処理回路6に入力される。信号処理回路6は、差動電圧増幅回路5の出力電圧をデジタル信号に変換するADコンバータ及びこのデジタル信号をソフトウエア処理するマイクロコンピュータを内蔵している。マイクロコンピュータは、このソフトウエア処理により、たとえば接触抵抗のような非常に低抵抗値をもつ被測定抵抗Rxの良否を判定する。また、このマイクロコンピュータは、スイッチ14を制御する。以下、この回路の更に具体的な回路動作が説明される。まず、スイッチ1、3がオンされ、スイッチ2、4がオフされる第1サンプリング期間T1に、被測定抵抗Rxの電圧降下Vxが、差動電圧増幅回路5を通じて信号処理回路6に読み込まれる。次に、スイッチ1、3がオフされ、スイッチ2、4がオンされる第2サンプリング期間T2に、基準抵抗Rrefの電圧降下Vrefが、差動電圧増幅回路5を通じて信号処理回路6に読み込まれる。なお、差動電圧増幅回路5の出力電圧をAD変換する前に、フィルタ処理を行って、高周波ノイズ成分をカットすることも可能である。また、定電流源7として、所定周波数及び所定振幅をもつ交流電流を採用することもできる。この場合には、差動電圧増幅回路5の出力電圧から、必要帯域の周波数成分を抽出し、その後で整流し、平滑することにより、必要な直流信号成分を得ても良い。この処理もAD変換の前に行われることが好適である。マイクロコンピュータによる基本的なソフトウエア処理が図3のフローチャートを参照して説明される。まず、ステップS100にて、基準抵抗Rrefの電圧降下Vrefを読みとる第1読み込み期間T1内かどうかが判定され、そうであれば、ステップS102にて、基準抵抗Rrefの電圧降下Vrefが読み込まれる。そうでなければ、ステップS104にて、被測定抵抗Rxの電圧降下Vxを読みとる第2読み込み期間T2内かどうかが判定され、そうであれば、ステップS106にて、被測定抵抗Rxの電圧降下Vxが読み込まれる。なお、マイクロコンピュータは、図略のサブルーチンにより、第1読み込み期間T1にて、スイッチ2、4をオンし、スイッチ1、3をオフする。更に、第2読み込み期間T2にて、スイッチ2、4をオフし、スイッチ1、3をオンする。次のステップS108にて、読み込んだ両電圧Vx、Vrefの差VxVrefを算出し、次のステップS110にて、この差の絶対値が所定のしきい値Vthよりも大きいかどうかが判定されるステップS110。差の絶対値がしきい値Vth以下であれば良品を示す信号が出力されS112、差の絶対値がしきい値Vthより大きければ不良品を示す信号が出力されるS114。上記説明された低抵抗判定方式は、図1に示される回路が4端子法を用いる場合の基準抵抗利用式比率算出方式に対して、基準抵抗Rrefの抵抗値を含む抵抗値と、被測定抵抗Rxの抵抗値とを、時間順次に測定する点で共通する。けれども、図2の回路は、基準抵抗Rrefの抵抗値と被測定抵抗Rxの抵抗値とを時間順次にかつ独立に測定する点において、異なっている。更に、2つの測定値の比ではなく、2つの測定値の差を利用して被測定抵抗Rxの良否を判定する点においても異なっている。この実施例の検査方式は、基準抵抗利用式差判定方式と呼ばれる。この基準抵抗利用式差判定方式の利点が以下に説明される。被測定抵抗Rxの抵抗値をRx、基準抵抗Rrefの抵抗値をRref、差動電圧増幅回路5の電圧増幅率をk、電圧増幅率kのばらつきをΔk、差動電圧増幅回路5のDCオフセット電圧をVoffset、定電流源7が出力する定電流値をIc、定電流値のばらつき量をΔIとする。差動電圧増幅回路5が出力する基準抵抗Rrefの電圧降下Vrefが入力される時、被測定抵抗Rxの電圧降下Vxに対して、差動電圧増幅回路5の出力電圧V1は、次のようになる。V1=kΔkRxIcΔIVoffset同様に、基準抵抗Rrefの電圧降下Vrefに対して、差動電圧増幅回路5の出力電圧V2は、次のようになる。V2=kΔkRrefIcΔIVoffsetしたがって、両電圧の差ΔVは、次のようになる。ΔV=V1V2=kΔkRxIcΔIVoffsetkΔkRrefIcΔIΔVoffset=kΔkRxRrefIcΔI両電圧の差ΔVを更に展開すると、次のようになる。ΔV=RxRrefkΔkIcΔI=RxRrefkIcRxRrefkΔIΔkIcΔkΔI前項は真値項を示し、後項は誤差項を示す。DCオフセット電圧のVoffsetは完全にキャンセルされる。次に、差ΔVに含まれる誤差の比率Rは次のようになる。R=RxRrefkΔIΔkIcΔkΔIRxRrefkIc=kΔIΔkIcΔkΔIkIc=ΔIIcΔkKΔkΔIkIc上式の第1誤差項ΔIIcは、定電流値Icのばらつき誤差である。この誤差は、定電流値Icを増大することにより、容易に1未満に低減することができる。たとえば、被測定抵抗Rxの値を10ミリオーム、定電流値Icを1Aとすれば、ΔIcを10ミリA以下とすればよい。上式の第2誤差項ΔkKは、電圧増幅率kのばらつき誤差である。この誤差は、電圧増幅率kを増大することにより、容易に1未満に低減することができる。上式の第3誤差項ΔkΔIkIcは、第1誤差項と第2誤差項の積であり、無視することができる。結局、この実施例で説明した基準抵抗利用式差判定方式によれば、低抵抗値をもつ被測定抵抗Rxを公知の4端子法で測定するに際して、基準抵抗Rrefを用いて電圧差を求め、更に得られた電圧差の大きさにより、被測定抵抗Rxの良否を判定するという低抵抗体の良否検査方式を採用する。これにより、簡素な回路により、製造ばらつき、経時的ばらつき、温度ばらつきが大きい差動電圧増幅回路のオフセット電圧を完全にキャンセルできるとともに、定電流源7の電流ばらつき及び差動電圧増幅回路5の電圧増幅率のばらつきも抑制することが可能となる。なお、被測定抵抗Rx及び基準抵抗Rrefには、定電流源7から電流が供給されるので、スイッチ1、2の両方がオフすることは好ましくない。したがって、スイッチのオフの前にスイッチ2をオンし、スイッチ2のオフの前にスイッチ1をオンすることが公的である。サンプリングスイッチ3、4は適宜オンできる。マイクロコンピュータは、必要なタイミングで電圧降下データをサンプリングすればよい。また、定電流源7から出力される定電流Icは、直流電流でもよく、実効値が一定の所定周波数の交流定電流でもよい。更に、定電流Icは、所定の直流定電流と所定の交流定電流を加算した合成電流でもよい。また更に、定電流Icとして、周波数が異なる複数の正弦波信号を用いても良い。更に、定電流Icとして、所定周波数の信号で所定のキャリヤ周波数をAM変調乃至FM変調した交流電流を用いても良い。実施例2以下、本発明の低抵抗体の良否検査装置の第2の実施例を図4を参照して説明する。この検査装置は、図3に示す実施例1に対して、抵抗スイッチ回路8に基準抵抗Rref2、スイッチ9、10が追加された点が、異なっている。基準抵抗Rref2とスイッチ9のペアは、定電流源7と並列に接続されている。基準抵抗Rref2とスイッチ9との接続点83の電位は、スイッチ10を通じて差動電圧増幅回路5に入力される。この装置の動作が以下に説明される。この実施例では、差動電圧増幅回路5は、3つのペアの各接続点8183の電位を時間順次に受け取る。言い換えると、被測定抵抗Rx、基準抵抗Rref、基準抵抗Rref2の電圧降下が順番に差動電圧増幅回路5に入力される。この実施例によれば、実施例1よりも更に高精度の低抵抗体の良否検査が可能となる。この実施例の検査方式は、基準抵抗利用式差比判定方式と呼ばれる。この基準抵抗利用式差比判定方式の利点が以下に説明される。基準抵抗Rref2の抵抗値をRref2として、測定誤差が以下に算出される。実施例1から、被測定抵抗Rxの電圧降下Vxに対する差動電圧増幅回路5の出力電圧V1と、基準抵抗Rrefの電圧降下Vrefに対する差動電圧増幅回路5の出力電圧V2との第1の電圧差ΔVは次のようになる。ΔV=V1V2=kΔkRxRrefIcΔI同様に、被測定抵抗Rxの電圧降下Vxに対する差動電圧増幅回路5の出力電圧V1と、基準抵抗Rref2の電圧降下Vref’に対する差動電圧増幅回路5の出力電圧V2’との第2の電圧差ΔV’は次のようになる。ΔV’=V1V’2=kΔkRxRref2IcΔIしたがって、両電圧差ΔV、ΔVの比率Aは次のようになる。A=ΔVΔV=kΔkRxRrefIcΔIkΔkRxRref2IcΔI=RxRrefRxRref2したがって、Rx=RrefARref21ARref、Rref2は出荷時に測定され、マイクロコンピュータに記憶しておく。上記2つの電圧差ΔV、ΔV’の比率Aは、差動電圧増幅回路5の時間順次出力電圧V1、V2、V2’からマイクロコンピュータにより算出される。結局、2つの基準抵抗Rref、Rref2を用いて、4端子法で得た3つの出力電圧V1、V2、V2’を用いれば、定電流源の出力電流のばらつき、差動電圧増幅回路5の電圧増幅率のばらつき及びDCオフセットのばらつきを、完全にキャンセルできることがわかる。したがって、この演算により得た被測定抵抗Rxの算出抵抗値Rxと、予め記憶する基準抵抗値Rxoとの差を求め、この差の絶対値が所定しきい値を超えなければ、良品と判定することができる。なお、上記基準抵抗利用式差比判定方式では、3つの抵抗値に関連する差動電圧増幅回路5の3つの出力電圧値の間の2つの差、及びこれら2つの差の比を利用したが、その他にも、定電流のばらつき、電圧増幅率のばらつき、DCオフセットのばらつきをキャンセルするために、種々の関数演算式を用いることもできる。すなわち、差動電圧増幅回路5の出力電圧がその入力電圧の一次関数と仮定すると、測定した3つの出力電圧値V1、V2、V2は、被測定抵抗Rxの電圧降下Vxという変数の他に、3つの上記ばらつきすなわち3つの変数を更にもつ一次関数式となる。しかしながら、3つの上記ばらつきすなわち3つの変数は、これら3つの一次関数式式に同じ形で入っているために、3つの出力電圧値V1、V2、V2間の減算や割り算や逆関数演算などにより、消去できる。その結果、被測定抵抗Rxを高精度に算出することができるわけである。実施例3以下、本発明の低抵抗体の良否検査装置の第3の実施例を図4を参照して説明する。この検査装置は、実施例2の回路において、被測定抵抗Rxに関する差動電圧増幅回路5の出力電圧V1、基準抵抗Rrefに関する差動電圧増幅回路5の出力電圧V2、基準抵抗Rref2に関する差動電圧増幅回路5の出力電圧V2’の読み込みタイミングの設定を工夫した点にその特徴がある。この読み込みタイミング決定回路を図5を参照して説明する。この回路は、降圧トランス11、ダイオード12、コンパレータ13を有している。商用100VACがトランス11の一次コイル111に印加されると、二次コイル112は、所定比で降圧された二次電圧を出力する。この二次電圧は、ダイオード12で半波整流され、コンパレータ13に入力される。コンパレータ13は、半波整流が所定しきい値電圧Vthを超えると、出力電圧をハイレベルに変化させる。マイクロコンピュータ6は、コンパレータ13の出力電圧がローレベルからハイレベルに変化する立ち上がりエッジを検出し、この立ち上がりエッジ検出時点から時間順次に、出力電圧V1、V2、V2’を読み込む。又は、第1の立ち上がりエッジ検出時点で出力電圧V1を読み込み、次の立ち上がりエッジ検出時点で出力電圧V2を読み込み、次の立ち上がりエッジ検出時点で出力電圧V2’を読み込む読み込みサイクルを繰り返す。このようにすれば、電源電圧の基本周波数とその高調波周波数成分の振幅変化に伴う低抵抗体の良否検査装置の検出誤差を低減することができる。