"直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタの出力側の端子に接続され前記インダクタに電流を流す駆動用スイッチング素子と、前記インダクタの出力側の端子と前記出力端子との間に接続された整流手段と、出力側からのフィードバック電圧および前記インダクタに流れる電流に比例した電圧に基づいて前記駆動用スイッチング素子をオン、オフ制御する駆動パルスを生成する制御回路とを備え、入力電圧を昇圧した電圧を出力する昇圧型DC-DCコンバータであって、前記制御回路は、前記出力側からのフィードバック電圧と所定の第1基準電圧とを比較してフィードバック電圧が所定の電位まで下がったことを検出する第1電圧比較回路と、前記インダクタに流れる電流に比例した電圧と第2基準電圧とを比較して前記インダクタに流れる電流が所定の電流値に達したことを検出する第2電圧比較回路と、前記電圧入力端子に入力される電圧に反比例するような電圧を生成する電圧生成回路と、を備え、前記電圧生成回路により生成された電圧が前記第2基準電圧として前記第2電圧比較回路に供給され、前記フィードバック電圧が所定の電位まで下がったことを前記第1電圧比較回路が検出した場合に前記駆動用スイッチング素子をオンさせ、前記インダクタに流れる電流が所定の電流値に達したことを前記第2電圧比較回路が検出した場合に前記駆動用スイッチング素子をオフさせるように構成されていることを特徴とする昇圧型DC-DCコンバータ。前記インダクタの出力側の端子の電圧と出力電圧とを比較して逆流状態を検出する逆流状態検出回路を備え、該逆流状態検出回路が、出力電圧の方が前記インダクタの出力側の端子の電圧よりも高い逆流状態を検出した場合に、前記整流手段をオフさせるように構成されていることを特徴とする請求項1に記載の昇圧型DC-DCコンバータ。前記整流手段はダイオードであることを特徴とする請求項1に記載の昇圧型DC-DCコンバータ。前記電圧生成回路は前記電圧入力端子に入力される電圧を入力とする除算回路であることを特徴とする請求項2または3に記載の昇圧型DC-DCコンバータ。前記インダクタに流れる電流に比例した電圧は前記インダクタの出力側の端子の電圧であり、前記第2電圧比較回路は、前記インダクタの出力側の端子の電圧と前記第2基準電圧を比較することを特徴とする請求項4に記載の昇圧型DC-DCコンバータ。前記第2電圧比較回路の出力信号と前記逆流状態検出回路の出力信号をセット信号及びリセット信号とする第1のRSフリップフロップ回路と、該RSフリップフロップ回路の出力信号と前記第2電圧比較回路の出力信号をリセット信号及びセット信号とし前記駆動用スイッチング素子をオン、オフ制御する制御信号を生成する第2のRSフリップフロップ回路と、該RSフリップフロップ回路の出力信号と前記逆流状態検出回路の出力信号を入力とする論理和回路と、を備え、前記論理和回路の出力信号によって前記整流手段がオン、オフされるように構成されていることを特徴とする請求項5に記載の昇圧型DC-DCコンバータ。上記式1から、従来のDC-DCコンバータでは、入力電圧Vinが高くなると、ΔVppが大きくなることが分かる。図5のタイミングチャートで説明すると、タイミングt1,t2のように入力電圧Vinが高くなると、インダクタ電流ILの減少が緩やかになって逆流状態になるのが遅くなる。そして、期間T1,T2のようにスイッチング素子M1がオンしている時間が長くなることで出力電圧Voutが高くなって、スイッチング素子M2がオフしたのち出力電圧Voutが基準電圧Vref1まで下がりスイッチング素子M1がオンされるまでに要する時間が長くなる。そのため、出力のリップル電圧ΔVppが大きくなってしまう。そして、ΔVppが大きくなると、インダクタや出力コンデンサの音鳴り、機器の誤動作といった不具合が発生するという課題があった。なお、インダクタ電流ILの電流制限値Imaxは、DC-DCコンバータが出力可能な最大出力電流値をIoutとすると、ImaxとIoutの関係は、次式Iout=Vin×Imax×η÷2×Vout式2で表わされる。ここで、ηはDC-DCコンバータの電力変換効率である。従って、Imaxを下げることで、リップル電圧ΔVppを小さくすることはできる。しかし、Imaxの値により最大出力電流値Ioutが決まるため、Imaxは所望のIoutに応じて設定する必要がある。そのため、Ioutを無視して一方的にImaxを下げることはできない。また、式1より、出力コンデンサC0の容量値Coutを大きくしたりインダクタL1の値を小さくしても、リップル電圧を小さくできることが分かるが、出力コンデンサC0の値やインダクタL1の値は、DC-DCコンバータが必要とする特性を得るために自由に変えることができない場合がある。本発明は上記のような背景の下になされたもので、その目的とするところは、外付け部品L1、C0を変更することなく、所望の出力最大電流値Ioutを達成しつつ出力のリップル電圧を低減して、音鳴りの発生や誤動作を防止することができるPFM制御方式の昇圧型DC-DCコンバータを提供することにある。本発明は、上記目的を達成するため、直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタの出力側の端子に接続され前記インダクタに電流を流す駆動用スイッチング素子と、前記インダクタの出力側の端子と前記出力端子との間に接続された整流手段と、出力側からのフィードバック電圧および前記インダクタに流れる電流に比例した電圧に基づいて前記駆動用スイッチング素子をオン、オフ制御する駆動パルスを生成する制御回路とを備え、入力電圧を昇圧した電圧を出力する昇圧型DC-DCコンバータであって、前記制御回路は、前記出力側からのフィードバック電圧と所定の第1基準電圧とを比較してフィードバック電圧が所定の電位まで下がったことを検出する第1電圧比較回路と、前記インダクタに流れる電流に比例した電圧と第2基準電圧とを比較して前記インダクタに流れる電流が所定の電流値に達したことを検出する第2電圧比較回路と、前記電圧入力端子に入力される電圧に反比例するような電圧を生成する電圧生成回路と、を備え、前記電圧生成回路により生成された電圧が前記第2基準電圧として前記第2電圧比較回路に供給され、前記フィードバック電圧が所定の電位まで下がったことを前記第1電圧比較回路が検出した場合に前記駆動用スイッチング素子をオンさせ、前記インダクタに流れる電流が所定の電流値に達したことを前記第2電圧比較回路が検出した場合に前記駆動用スイッチング素子をオフさせるように構成した。上記のような手段によれば、電圧入力端子に入力される電圧に反比例するような電圧を生成する電圧生成回路を備え、該電圧が第2基準電圧として第2電圧比較回路に供給される、つまりインダクタに流れる電流が所定の電流値に達したことを検出する第2電圧比較回路の基準電圧が入力電圧に反比例して変化することとなるため、インダクタ電流が流される時間が短くなることで出力電圧が高くなってしまうのが防止され、出力のリップルを減少させることができる。ここで、望ましくは、前記インダクタの出力側の端子の電圧と出力電圧とを比較して逆流状態を検出する逆流状態検出回路を備え、該逆流状態検出回路が、出力電圧の方が前記インダクタの出力側の端子の電圧よりも高い逆流状態を検出した場合に、前記整流手段をオフさせるように構成する。これにより、整流手段がスイッチング素子で構成されている場合に、整流手段を適切なタイミングでオフさせることができる。また、望ましくは、前記整流手段はダイオードであるようにする。これにより、整流手段を適正なタイミングでオン、オフする制御信号を生成する回路が不要となり、回路の構成素子数ひいては回路の占有面積、チップサイズを低減することができる。さらに、望ましくは、前記電圧生成回路は前記電圧入力端子に入力される電圧を入力とする除算回路により構成する。これにより、既存の回路によって入力電圧に反比例するような電圧を生成する電圧生成回路を構成することができ、設計者の負担を軽くすることができる。また、望ましくは、前記インダクタに流れる電流に比例した電圧は前記インダクタの出力側の端子の電圧であり、前記第2電圧比較回路は、前記インダクタの出力側の端子の電圧と前記第2基準電圧を比較するように構成する。これにより、インダクタに流れる電流に比例した電圧を生成する素子もしくは回路が不要となり、回路の構成素子数ひいては回路の占有面積、チップサイズを低減することができる。さらに、望ましくは、前記第2電圧比較回路の出力信号と前記逆流状態検出回路の出力信号をセット信号及びリセット信号とする第1のRSフリップフロップ回路と、該RSフリップフロップ回路の出力信号と前記第2電圧比較回路の出力信号をリセット信号及びセット信号とし前記駆動用スイッチング素子をオン、オフ制御する制御信号を生成する第2のRSフリップフロップ回路と、該RSフリップフロップ回路の出力信号と前記逆流状態検出回路の出力信号を入力とする論理和回路と、を備え、前記論理和回路の出力信号によって前記整流手段がオン、オフされるように構成する。これにより、比較的シンプルな構成の制御回路を備えた昇圧型DC-DCコンバータを実現することができる。本発明に従うと、インダクタや出力平滑用の容量素子などの外付け部品を変更することなく、所望の出力最大電流値を達成しつつ出力のリップル電圧を低減して音鳴りの発生や誤動作を防止できるPFM制御方式の昇圧型DC-DCコンバータを実現することができるという効果がある。以下、本発明の好適な実施の形態を図面に基づいて説明する。図1は、本発明を適用したPFMパルス周波数変調方式で出力を制御する昇圧型DC-DCコンバータの一実施形態を示す。この実施形態のDC-DCコンバータは、直流入力電圧Vinが印加される電圧入力端子INに一方の端子が接続されたインダクタとしてのコイルL1、コイルL1の他方の端子と接地点との間に接続された駆動用のスイッチング素子M1、コイルL1とスイッチング素子M1との接続ノード端子SWと出力端子OUTとの間に接続された整流用のスイッチング素子M2を備える。駆動用スイッチング素子M1はNチャネルMOSFET絶縁ゲート型電界効果トランジスタから、また整流用スイッチング素子M2はPチャネルMOSFETから構成することができる。また、本実施形態のDC-DCコンバータは、上記スイッチング素子M1,M2をオン、オフ駆動するスイッチング制御回路10、出力端子OUTと接地点との間に接続された出力平滑用のコンデンサC0を備える。ここで、特に限定されるものではないが、DC-DCコンバータを構成する回路および素子のうち、スイッチング制御回路10およびスイッチング素子M1,M2は半導体チップ上に形成して半導体集積回路電源制御用ICとして構成し、コイルL1とコンデンサC0はこのICに設けられている外部端子に外付け素子として接続するように構成することができる。この実施形態のDC-DCコンバータにおいては、スイッチング素子M1とM2を相補的にオン、オフさせるような駆動パルスがスイッチング制御回路10により生成されるようになっており、定常状態では、駆動用スイッチング素子M1がオンされると、コイルL1を通して接地点へ向かう電流が流されてコイルL1にエネルギーが蓄積される。その後、駆動用スイッチング素子M1がオフされると代わって整流用スイッチング素子M2がオンされると、コイルL1の蓄積エネルギーが放出され、整流用スイッチング素子M2を通して出力端子OUTへ向かって電流が流されて、コンデンサC0が充電される。上記動作を繰り返すことで、直流入力電圧Vinを昇圧した所定電位の直流出力電圧Voutが発生される。スイッチング制御回路10は、出力電圧Voutと所定の基準電圧Vref1とを入力とし出力電圧Voutが所定の電位まで下がったことを検出するコンパレータCMP1と、インダクタコイルL1の出力側の電圧Vswと基準電圧Vref2とを比較する電流制限用のコンパレータCMP2と、出力電圧VoutとインダクタコイルL1の出力側の電圧Vswとを比較して逆流状態を検出するコンパレータCMP3とを備えている。また、スイッチング制御回路10は、上記コンパレータCMP1の出力信号をセット端子に受け駆動用スイッチング素子M1のゲート制御信号を出力するRSフリップフロップFF1と、上記コンパレータCMP2の出力信号をセット端子に、またコンパレータCMP3の出力信号をリセット端子に受けるRSフリップフロップFF2と、上記コンパレータCMP3の出力信号とRSフリップフロップFF1の出力信号を入力とし整流用スイッチング素子M2のゲート制御信号を出力するORゲートG1とを備え、フリップフロップFF2の出力信号が上記フリップフロップFF1のリセット端子に入力されている。さらに、本実施形態のスイッチング制御回路10には、入力電圧Vinに基づいて該入力電圧Vinに反比例するような電圧を生成し、該電圧を上記基準電圧Vref2として電流制限用のコンパレータCMP2の反転入力端子に供給する基準電圧生成回路11が設けられている。この基準電圧生成回路11は、例えばオペアンプ演算増幅回路を使用した公知の除算回路により構成することができる。なお、コンパレータCMP1は出力電圧Voutと所定の基準電圧Vref1とを比較する代わりに、出力電圧Voutを直列抵抗で分圧した電圧と基準電圧Vref1とを比較するものであってもよい。また、図1の実施例においては、RSフリップフロップFF1の出力信号で直接スイッチング素子M1をオン、オフさせる構成が示されているが、実際の回路では、RSフリップフロップFF1の後段にドライバ回路を設けて、ドライバの出力でスイッチング素子M1を駆動する形式とされることが多い。スイッチング素子M2についても同様である。次に、上記のように構成されたスイッチング制御回路10を有する本実施形態のDC-DCコンバータの動作を説明する。図1に示す昇圧型DC-DCコンバータは、出力電流Ioutの放電により、出力電圧Voutが基準電圧Vref1を下回ると、出力電圧検出コンパレータCMP1の出力がハイレベルとなり、RSフリップフロップFF1をセットし、その出力Qがハイレベルに変化して、スイッチング素子M1がオンされる。スイッチング素子M1がオンすると、インダクタ電流ILは、Vin/Lの傾きで増加し、インダクタL1とスイッチング素子M1との接続ノードSWの電圧Vswが高くなる。そして、電圧Vswが基準電圧Vref2よりも高くなると、電流制限コンパレータCMP2の出力がハイレベルとなり、RSフリップフロップFF2をセットし、その出力Qがハイレベルに変化して、フリップフロップFF1をリセットし、その出力Qがロウレベルとなり、スイッチング素子M1がオフ、整流用スイッチング素子M2がオンする。なお、このときのインダクタ電流ILの電流値をImaxとする。図4に示す従来の昇圧型DC-DCコンバータにおいては、電流制限用のコンパレータCMP2の基準電圧Vref2として固定された電圧が使用されていた。これに対し、本実施形態では、入力電圧Vinに反比例するような電圧を生成する除算回路などからなる基準電圧生成回路11が設けられ、該基準電圧生成回路11により生成された電圧が基準電圧Vref2として電流制限用のコンパレータCMP2の反転入力端子に供給されている。ここで、基準電圧生成回路除算回路の出力VOUT=Vref2は次式VOUT=A÷Vin式3で表される。なお、Aは使用条件によって決定される定数である。コンパレータCMP2の反転入力端子に、入力電圧Vinに反比例する上記除算回路の出力VOUTが入力されると、インダクタ電流ILの制限電流値Imaxは、図2のタイミングチャートに示すように、入力電圧Vinが増加すると減少し、減少すると増加する。この制限電流値Imaxの増減により、入力電圧Vinの増加に伴う出力のリップルΔVppの増大を抑えることが可能となる。ここで、制限電流値Imaxの具体的な設定の仕方について説明する。前述したように、Imaxの値によりDC-DCコンバータの出力可能な最大電流値Ioutが決まるため、Imaxは所望の最大電流値Ioutとなるよう決める必要がある。例えば、Vin=1V,Vout=5V,η=0.8と仮定した場合、次式2より、Iout=÷Iout=÷=0.08Imaxとなる。ここで、所望のIoutを0.5A以上とすると、Imax>6.25Aが得られる。但し、上記制限電流値Imaxの値は入力電圧Vinに依存するため、Vinに合わせて、Imaxを変動させても、必要なIoutを得ることが出来る。例えば、上記の条件の下では、Imaxは、Imax>6.25÷Vin式4となる。Imaxは、コンパレータCMP2でSW端子電圧Vswと除算回路の出力VOUTである基準電圧Vref2の値とを比較することで検出される。従って、スイッチング素子M1のオン抵抗を0.1Ωとすると、Imaxに応じたSW端子電圧Vswは、Vsw0.625÷Vin式5で表される。上記の条件の場合、式3、式4、式5から、除算回路の定数A=0.625とすることで、必要なIoutに対して、最適なImaxを得ることができる。そして、Vinの値に対して、Imaxを調整することにより、出力のリップルΔVppを減少させることが可能となる。ここで、ΔVppは、ΔVpp=÷2×Cout×式1で計算できるので、上記の構成によりImaxが例えば1/2に調整された場合には、ΔVppは従来技術に比べて1/4とすることができる。図2のタイミングチャートで説明すると、タイミングt1,t2のように入力電圧Vinが高くなると、インダクタ電流ILの減少が緩やかになるが、基準電圧Vref2すなわち制限電流値Imaxが低くなる。そのため、スイッチング素子M1がオンしてインダクタ電流が流される時間が短くなることで出力電圧Voutが高くなってしまうのが防止され、スイッチング素子M2がオフしたのち出力電圧Voutが基準電圧Vref1まで下がりスイッチング素子M1がオンされるまでに要する時間が短くなる。その結果、出力のリップルΔVppが減少されるようになる。前述したように、PFM制御の昇圧型DC-DCコンバータは、ΔVppが大きくなるとインダクタや出力コンデンサの音鳴り、機器の誤動作といった問題が発生するが、本実施形態のようにΔVppを低く抑えることによって、音鳴り、機器の誤動作を防止することができるようになる。図3は、前記実施形態のDC-DCコンバータの変形例を示す。前記実施形態では、整流素子としてMOSトランジスタなどからなるスイッチング素子M2を使用しているが、図3の変形例は、スイッチング素子M2の代わりにダイオードD1を整流手段として使用したものである。この変形例の場合、整流手段としてダイオードD1は、スイッチング素子M1がオフするとオンとなり、出力電圧Voutの方が高い逆流状態になると自動的にオフとなるので、オン、オフ制御信号を生成するORゲートG1が不要となり、制御回路の構成素子数を減らすことができる。以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態のスイッチング制御回路10では、コンパレータCMP2がSW端子電圧Vswと除算回路の出力VOUTである基準電圧Vref2の値とを比較するようにしているが、スイッチング素子M1と直列に電流-電圧変換用のセンス抵抗を設けて、該抵抗で変換された電圧と基準電圧Vref2の値とをコンパレータCMP2で比較するように構成しても良い。"