第1層と前記第1層の表面にある第2層とを含む半導体材料の2以上の層を備える、半導体層スタック上にメサ構造を形成し、第1層の中で前記メサ構造の周辺の外側にガードリング用のトレンチを形成し、前記トレンチの中にガードリングを形成することからなり、前記ガードリングの上表面は前記第1層の上表面よりも低い高さを有する、半導体装置にガードリングを製作する方法。前記第1層が半導体装置のコレクタ領域を形成し、前記第2層が半導体装置のベース領域を形成する請求項1記載の方法。第2層の中にコンタクトを形成することをさらに備える請求項1記載の方法。ガードリングを形成することと、コンタクトを形成することが、単一のドーパント注入工程として行われる請求項3記載の方法。前記メサ構造が前記半導体層スタックの一部において前記第2層を介してエッチングすることによって形成され、前記コンタクトが前記メサ構造の中の第2層の中で形成される請求項3記載の方法。前記コンタクト上に金属配線を形成することをさらに備える請求項3記載の方法。前記ガードリング、コンタクトおよびメサ構造の上に絶縁誘電体を堆積することをさらに備える請求項3記載の方法。前記半導体層スタックがさらに、前記第2層の表面に第3層を備え、エミッタ領域が半導体装置のメサ構造の中の前記第3層の中に形成される請求項1記載の方法。前記トレンチの位置を規定するリソグラフィ用マスクを第1層の一部の表面に形成し、前記エミッタ領域の位置を規定するリソグラフィ用マスクを第3層の一部の表面に形成することを備える請求項8記載の方法。前記トレンチを形成することが前記第1層の一部を介して垂直にエッチングして前記トレンチの底を露出することを含み、前記エミッタ領域を形成することが前記第3層の一部を介して垂直にエッチングして前記第2層の一部を露出することを含む請求項9記載の方法。第1層と前記第1層の表面上の第2層;前記第1層の中に形成され前記第1層により規定されたトレンチ;および前記トレンチの中に形成されたガードリングを備え、前記ガードリングの上面は前記第1層の上面よりも低い半導体装置。前記第2層は前記第1層上にメサ構造を形成する請求項11記載の半導体装置。前記第2層の前記メサ構造の上に形成されたコンタクトをさらに備える請求項12記載の半導体装置。前記コンタクトの上に金属配線をさらに備える請求項13記載の半導体装置。前記ガードリングとコンタクトとメサ構造との上に堆積された絶縁誘電体をさらに備える請求項13記載の半導体装置。前記ガードリングと前記コンタクトは、注入されたp型ドーパントである請求項13記載の半導体装置。前記第2層はベース領域であり、前記第1層は前記半導体装置のコレクタ領域である請求項11記載の半導体装置。前記第2層のメサ構造の上に第3層をさらに備え、エミッタ領域が前記半導体装置の前記第3層に形成されてなる請求項17記載の半導体装置。前記エミッタ領域がn型エミッタ領域であり、前記ベース領域がp型ベース領域であり、前記コレクタがn型コレクタ領域である請求項18記載の半導体装置。前記第1層と、前記第2層と、前記第3層とが、広いバンドギャップの半導体材料から形成される請求項18記載の半導体装置。広いバンドギャップの半導体材料が、SiCを含む請求項20記載の半導体装置。