第1導電型のドリフト層と、前記ドリフト層の上に設けられた第2導電型のベース層と、前記ベース層の表面に選択的に設けられた第1導電型のソース層と、前記ソース層および前記ベース層を貫通し、前記ドリフト層に到達するトレンチ内に、ゲート絶縁膜を介して設けられたゲート電極と、前記トレンチ内において、前記ゲート電極の下側に、フィールドプレート絶縁膜を介して設けられたフィールドプレート電極と、前記ソース層に隣接するように前記ベース層の表面に選択的に設けられた第2導電型のコンタクト層と、前記ドリフト層に電気的に接続されたドレイン電極と、前記ソース層に電気的に接続されたソース電極と、を備え、前記フィールドプレート電極は、前記ソース電極に電気的に接続され、前記コンタクト層に含まれる第2導電型の不純物濃度は、前記ベース層に含まれる前記第2導電型の不純物濃度から前記ベース層に含まれる前記第1導電型の不純物濃度を差し引いた値よりも高く、前記コンタクト層は、前記ソース電極に接続され、前記ベース層に含まれる前記第1導電型の不純物濃度は、前記ドリフト層に含まれる前記第1導電型の不純物濃度よりも低く、前記ドリフト層に含まれる前記第1導電型の不純物濃度は、1×1016atoms/cm3以上であることを特徴とする半導体装置。第1導電型のドリフト層と、前記ドリフト層の上に設けられた第2導電型のベース層と、前記ベース層の表面に選択的に設けられた第1導電型のソース層と、前記ソース層および前記ベース層を貫通し、前記ドリフト層に到達するトレンチ内に、ゲート絶縁膜を介して設けられたゲート電極と、前記トレンチ内において、前記ゲート電極の下側に、フィールドプレート絶縁膜を介して設けられたフィールドプレート電極と、前記ドリフト層に電気的に接続されたドレイン電極と、前記ソース層に電気的に接続されたソース電極と、を備え、前記フィールドプレート電極は、前記ソース電極に電気的に接続され、前記ベース層に含まれる前記第1導電型の不純物濃度は、前記ドリフト層に含まれる前記第1導電型の不純物濃度よりも低く、前記ドリフト層に含まれる前記第1導電型の不純物濃度は、1×1016atoms/cm3以上であることを特徴とする半導体装置。第1導電型のドリフト層と、前記ドリフト層の上に設けられた第2導電型のベース層と、前記ベース層の表面に選択的に設けられた第1導電型のソース層と、前記ソース層および前記ベース層を貫通し、前記ドリフト層に到達するトレンチ内にゲート絶縁膜を介して設けられたゲート電極と、前記ベース層に接続され、前記ドリフト層の表面から内部にかけて設けられたピラー状の第2導電型の半導体層と、前記ドリフト層に電気的に接続されたドレイン電極と、前記ソース層に電気的に接続されたソース電極と、を備え、前記ベース層に含まれる前記第1導電型の不純物濃度は、前記ドリフト層に含まれる前記第1導電型の不純物濃度よりも低く、前記ドリフト層に含まれる前記第1導電型の不純物濃度は、1×1016atoms/cm3以上であることを特徴とする半導体装置。前記ソース層に隣接するように、前記ベース層の表面に第2導電型のコンタクト層がさらに選択的に設けられ、前記コンタクト層に含まれる第2導電型の不純物濃度は、前記ベース層に含まれる前記第2導電型の不純物濃度から前記ベース層に含まれる前記第1導電型の不純物濃度を差し引いた値よりも高く、前記コンタクト層は、前記ソース電極に接続されていることを特徴とする請求項2または3に記載の半導体装置。第1導電型のドリフト層と、前記ドリフト層の上に設けられた第2導電型のベース層と、を有する半導体積層体を準備する工程と、前記ベース層を貫通し、前記ドリフト層に到達するトレンチを形成する工程と、前記トレンチ内において、フィールドプレート絶縁膜を介して設けられたフィールドプレート電極を形成する工程と、前記トレンチ内において、前記フィールドプレート電極の上に、ゲート絶縁膜を介してゲート電極を形成する工程と、前記ベース層の表面に、前記ゲート絶縁膜に接するように、第1導電型のソース層を選択的に型成する工程と、前記ソース層および前記フィールドプレート電極に電気的に接続されるソース電極と、前記ドリフト層に電気的に接続されるドレイン電極と、を形成する工程と、を備え、前記ベース層に含まれる前記第1導電型の不純物濃度は、前記ドリフト層に含まれる前記第1導電型の不純物濃度よりも低く、前記ドリフト層に含まれる前記第1導電型の不純物濃度は、1×1016atoms/cm3以上であることを特徴とする半導体装置の製造方法。本発明が解決しようとする課題は、よりオン抵抗の低い半導体装置およびその製造方法を提供することである。実施形態の半導体装置は、第1導電型のドリフト層と、前記ドリフト層の上に設けられた第2導電型のベース層と、前記ベース層の表面に選択的に設けられた第1導電型のソース層と、前記ソース層および前記ベース層を貫通し、前記ドリフト層に到達するトレンチ内に、ゲート絶縁膜を介して設けられたゲート電極と、前記トレンチ内において、前記ゲート電極の下側に、フィールドプレート絶縁膜を介して設けられたフィールドプレート電極と、前記ソース層に隣接するように前記ベース層の表面に選択的に設けられた第2導電型のコンタクト層と、前記ドリフト層に電気的に接続されたドレイン電極と、前記ソース層に電気的に接続されたソース電極と、を備える。前記フィールドプレート電極は、前記ソース電極に電気的に接続されている。前記コンタクト層に含まれる第2導電型の不純物濃度は、前記ベース層に含まれる前記第2導電型の不純物濃度から前記ベース層に含まれる前記第1導電型の不純物濃度を差し引いた値よりも高い。前記コンタクト層は、前記ソース電極に接続されている。前記ベース層に含まれる前記第1導電型の不純物濃度は、前記ドリフト層に含まれる前記第1導電型の不純物濃度よりも低い。前記ドリフト層に含まれる前記第1導電型の不純物濃度は、1×1016atoms/cm3以上である。以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。第1実施形態図1は、第1実施形態に係る半導体装置の模式図であり、aは、平面模式図、bは、aのX-Y位置における断面模式図と、不純物濃度プロファイルである。半導体装置の断面模式図の右横に示された不純物濃度プロファイルは、断面模式図のA-B線に沿ったベース層、ドリフト層、およびドレイン層におけるn型不純物の不純物濃度である。第1実施形態に係る半導体装置1は、トレンチゲート型構造のMOSFETである。MOSFETとしては、一例として、nチャネル型のMOSFETが例示されている。半導体装置1は、n型のドレイン層10を有し、ドレイン層10の上に、n型のドリフト層11が設けられている。ドリフト層11の上には、p型のベース層12が設けられている。ベース層12の表面には、n型のソース層13が選択的に設けられている。ベース層12の表面には、ソース層13に隣接するようにp型のコンタクト層15が選択的に設けられている。コンタクト層15に含まれるp型の不純物濃度は、ベース層12に含まれるp型の不純物濃度からn型の不純物濃度を差し引いた値よりも高い。コンタクト層15は、例えば、高アバランシェ耐量が維持するためのホール抜き層として機能する。半導体装置1においては、ソース層13およびベース層12を貫通し、ドリフト層11に到達するトレンチ20内に、ゲート絶縁膜21を介してゲート電極22が設けられている。トレンチ20内においては、さらに、フィールドプレート絶縁膜25を介してフィールドプレート電極埋め込み電極26が設けられている。フィールドプレート電極26は、ゲート電極22の下側に位置している。トレンチ20、ソース層13は、ドレイン層10の主面に対して垂直な方向からみて、ストライプ状に配置されている。トレンチ20がストライプ状に延在する方向に対して略垂直な方向複数のトレンチ20が周期的に配列された方向におけるトレンチ20のピッチは、例えば、1.5μm以下である。半導体装置1においては、ドレイン層10にドレイン電極50が接続されている。これにより、ドリフト層11にドレイン電極50が電気的に接続されている。ソース層13およびコンタクト層15には、ソース電極51が電気的に接続されている。フィールドプレート電極26は、ソース電極51に電気的に接続されている。ベース層12に含まれるn型の不純物濃度は、ドリフト層11に含まれるn型の不純物濃度よりも低い。ドリフト層11に含まれるn型の不純物濃度は、1×1016atoms/cm3以上である。実施形態では、n型、n型を第1導電型、p型を第2導電型としてもよい。第1導電型の不純物としては、砒素As、リンP等が挙げられる。実施形態では、高温状態で拡散係数がより低い砒素Asが優先的に用いられている。第2導電型の不純物としては、ホウ素B等が挙げられる。ドレイン層10、ドリフト層11、ベース層12、およびソース層13の主成分は、例えば、ケイ素Siである。ゲート電極22およびフィールドプレート電極26の主成分は、例えば、ポリシリコンpoly-Siである。ゲート絶縁膜21およびフィールドプレート絶縁膜25の材質は、例えば、酸化ケイ素SiO2である。半導体装置1は、ゲート電極22の下側にフィールドプレート電極26を設けたため、ゲート-ドレイン間容量が低減する。また、トレンチ20の底部にも電界が集中し易くなるため、ベース層12と、ドリフト層11と、の界面における電界集中が緩和される。さらに、フィールドプレート電極26を設けたことによって、ドリフト層11内に形成される空乏層が広がり易くなる。これにより、半導体装置1は、高い耐圧を有する。半導体装置1では、ドリフト層11に含まれるn型の不純物濃度を1.0×1016atoms/cm3以上にしても、ドリフト層11全体を空乏化することが可能である。このように、半導体装置1では、フィールドプレート電極26を設け、ドリフト層11に含まれるn型の不純物濃度を高く設定している。これにより、半導体装置1は、高耐圧を保持する。さらに、半導体装置1は、低抵抗のドリフト層11を有する。半導体装置1の製造方法について説明する。図2~図4は、半導体装置の製造方法を説明するための断面模式図である。まず、図2aに示すように、ドレイン層10と、ドリフト層11と、低濃度のドリフト層11aと、を含む半導体積層体19Aを準備する。ドリフト層11は、ドレイン層10の上に設けられ、低濃度のドリフト層11aは、ドリフト層11の上に設けられている。ドリフト層11aに含まれるn型の不純物濃度は、ドリフト層11に含まれるn型の不純物濃度よりも低い。ドリフト層11に含まれるn型の不純物濃度は、1×1016atoms/cm3以上である。半導体積層体19Aにおいては、ドレイン層10と、ドリフト層11と、ドリフト層11aと、がエピタキシャル成長によって形成される。次に、図2bに示すように、ドリフト層11aに、p型不純物をイオン注入する。これにより、ドレイン層10と、ドレイン層10の上に設けられたドリフト層11と、ドリフト層11の上に設けられたベース層12と、を含む半導体積層体19Bが準備される。半導体積層体19Bにおいては、ドリフト層11aに含まれるn型の不純物濃度がドリフト層11に含まれるn型の不純物濃度よりも低いので、ベース層12に含まれるn型の不純物濃度は、ドリフト層11に含まれるn型の不純物濃度よりも低くなる。次に、図2cに示すように、マスク部材80をベース層12の表面に選択的に形成して、マスク部材80から開口された半導体積層体19Bにエッチング処理を施す。エッチングは、RIEReactiveIonEtchingである。これにより、ベース層12を貫通し、ドリフト層11に到達するトレンチ20が形成される。次に、図3aに示すように、トレンチ20内に、熱酸化によってフィールドプレート絶縁膜25を形成する。続いて、トレンチ20内に、フィールドプレート絶縁膜25を介してフィールドプレート電極26をCVDChemicalVaporDepositionにより形成する。フィールドプレート電極26は、トレンチ20内に埋め込まれるほか、ベース層12の上にも形成される。次に、図3bに示すように、フィールドプレート電極26にエッチバックを施す。これにより、フィールドプレート電極26が所定の高さに調整される。また、エッチバックによって、フィールドプレート電極26から上側のフィールドプレート絶縁膜25が除去される。次に、図4aに示すように、トレンチ20内において、フィールドプレート電極26の上に、ゲート絶縁膜21を熱酸化により形成する。続いて、トレンチ20内において、ゲート絶縁膜21を介してゲート電極22をCVDにより形成する。ゲート電極22には、必要に応じてエッチバックが施され、所定の高さに調整される。この後、ベース層12の上に形成された余分なゲート絶縁膜21は除去される。次に、図4bに示すように、ベース層12およびゲート電極22を覆うマスク部材81を形成する。マスク部材81からは、トレンチ20に隣接するベース層12の一部が開口されている。そして、マスク部材81から開口されたベース層12の表面に、n型不純物をイオン注入する。これにより、ゲート絶縁膜21に接するように、ベース層12の表面に、ソース層13が選択的に形成される。また、必要に応じて、イオン注入によってコンタクト層15をベース層12の表面に選択的に形成してもよい。続けて、ゲート電極22上のマスク部材81は層間絶縁膜として残し、それ以外の余分なマスク部材81を除去する。この後、図1bに示すように、ソース層13およびフィールドプレート電極26に電気的に接続されるソース電極51と、ドリフト層11に電気的に接続されるドレイン電極50と、を形成する。このような製造過程により半導体装置1が形成される。半導体装置1の作用効果について、参考例に係る半導体装置を例示しながら説明する。半導体装置1においては、例えば、トレンチ20のピッチが1.5μmのとき、ドリフト層11に含まれるn型の不純物濃度が1.0×1016atoms/cm3で35V以上の耐圧を有する。トレンチ20のピッチを1.5μmより狭くした場合、さらにドリフト層11に含まれるn型の不純物濃度を高くしても耐圧は維持される。しかし、ドリフト層11に含まれるn型の不純物濃度を1.0×1016atoms/cm3以上にすると、耐圧は維持されるものの、ドリフト層11における移動度が下がり始める。この要因の1つに、ドリフト層11の不純物濃度が過剰になると、キャリアが不純物によって散乱されづらくなることが考えられる。図5は、参考例に係る半導体装置の模式図であり、aは、断面模式図および不純物濃度プロファイル、bは、ベース層に含まれるn型の不純物濃度を変化させたときのチャネルにおける移動度の変化を示すグラフである。半導体装置の断面模式図の右横に示された不純物濃度プロファイルは、断面模式図のA-B線に沿ったベース層12、ドリフト層11、およびドレイン層10におけるn型不純物の不純物濃度である。参考例に係る半導体装置100は、トレンチゲート型構造のMOSFETである。半導体装置100は、nチャネル型のMOSFETであり、フィールドプレート電極26を備える。半導体装置100においては、不純物濃度が均一なドリフト層11の表面に、イオン注入をすることによってベース層120を形成している。ドリフト層11は、エピタキシャル成長により形成されている。このため、図5aに示すように、ベース層120に含まれるn型の不純物濃度は、ドリフト層11に含まれるn型の不純物濃度と略同じ量になっている。nチャネル型のMOSFETでは、一般的に、ドリフト層11のオン抵抗は、移動度と、キャリア密度と、に反比例する。また、ドレイン層10などの高濃度n型半導体層では、キャリア密度と、n型不純物量と、が同量と考えられるため、不純物濃度を増加させると、オン抵抗は下がる傾向にある。しかし、ベース層12に形成されるチャネル内のキャリアは、反転層中の少数キャリアである。少数キャリアの量は、ゲート絶縁膜21の厚み、ゲート電極22に印加される電圧等によって決定される。少数キャリアの量は、ベース層12に含まれるn型の不純物濃度には依存しない。従って、ベース層12に形成されるチャネルでは、n型の不純物濃度が増加しても、キャリアの密度が変わらず、移動度だけが下がる場合がある。つまり、ベース層12に含まれるn型の不純物濃度が高すぎると、ドリフト層11だけではなく、チャネルの抵抗が増加する可能性がある。図5bに、ベース層に含まれるn型の不純物濃度を変化させたときのチャネルにおける移動度の変化を示す。図5bは、シミュレーションにより得られたものである。図5bの横軸には、ベース層120内における横方向の距離μmが表されている。横方向の距離μmとは、トレンチ20とドリフト層11との境界A’から、位置Bまでの距離である。図5bの縦軸は、移動度cm2/Vsである。ラインAは、n型の不純物濃度が1.0×1016atoms/cm3のときの例である。ラインBは、n型の不純物濃度が8.0×1016atoms/cm3のときの例である。ラインCは、n型の不純物濃度が2.0×1017atoms/cm3のときの例である。各ラインでのベース層120に含まれる不純物濃度は、閾値電圧が同じ値になるように設定されている。図5bから、n型の不純物濃度が高くなるに従い、ベース層120に形成されるチャネルの移動度が低くなることが分かる。すなわち、ベース層120に含まれるn型の不純物濃度が過剰になると、チャネルの移動度が低くなる。これに対して、図6は、第1実施形態におけるベース層に含まれるn型の不純物濃度を変化させたときのチャネルにおける移動度の変化を示すグラフである。図6は、シミュレーションにより得られたものである。図6の横軸は、ベース層12の横方向の距離μmである。横方向の距離μmとは、ベース層12内におけるトレンチ20とドリフト層11との境界A’から位置Bまでの距離である。図6bの縦軸は、移動度cm2/Vsである。図6中のラインDは、ドリフト層11に含まれるn型の不純物濃度が2.0×1017atoms/cm3、ベース層12に含まれるn型の不純物濃度が1.0×1016atoms/cm3のときの例である。ラインEは、ドリフト層11およびベース層12に含まれるn型の不純物濃度がともに1.0×1016atoms/cm3の例である。ラインFは、ドリフト層11およびベース層12に含まれるn型の不純物濃度がともに2.0×1017atoms/cm3の例である。ラインDと、ラインEと、は、略重なっていることが分かる。これは、ベース層12に含まれるn型の不純物濃度が同じであるためである。しかし、ベース層12に含まれるn型の不純物濃度をラインFのように増加させてしまうと、チャネルの移動度が低下してしまう。一方、ベース層12に含まれるn型の不純物濃度が同じでも、ドリフト層11に含まれるn型の不純物濃度を増加させたラインDでは、ラインEに比べ、ドリフト層11の抵抗が減少する。換言すれば、ラインDのように、ドリフト層11に含まれるn型の不純物濃度を増加させても、ベース層12に含まれるn型の不純物濃度をドリフト層11に含まれるn型の不純物濃度よりも低くすれば、ドリフト層11からベース層12までの不純物濃度がともに低いラインEと同じ移動度となる。実施形態では、ドリフト層11に含まれるn型の不純物濃度が1.0×1016atoms/cm3以上において、ドリフト層11に含まれるn型の不純物濃度よりも、ベース層12に含まれるn型の不純物濃度を低く設定している。これにより、チャネルの移動度が下がらず、チャネル抵抗の増加を抑制できる。ドリフト層11に含まれるn型の不純物濃度が1.0×1016atoms/cm3より小さくなると、ドリフト層11のオン抵抗が低下する場合がある。従って、ドリフト層11に含まれるn型の不純物濃度は、1.0×1016atoms/cm3以上であることが望ましい。図7は、シリコン結晶層に含まれる不純物濃度と移動度の関係を説明するための図である。図7には、シリコン結晶層に含まれる不純物濃度と移動度との関係の一例が示されているEFLabudaandJTClemensIntegratedCiruitTechnologyinREKirkandDFOthmerEdsEncyclopediaofChemicalTechnologyWileyNewYork1980参照。図7の横軸は、不純物濃度atoms/cm3であり、右側の縦軸は、移動度cm2/Vsである。μnは、n型の不純物濃度と移動度の関係であり、μpは、p型の不純物濃度と移動度の関係である。図7から、不純物濃度が1.0×1016atoms/cm3より小さい範囲では、移動度は略一定である。不純物濃度が1.0×1016atoms/cm3~1.0×1019atoms/cm3の範囲では、移動度が徐々に下がり始める。不純物濃度が1.0×1019atoms/cm3より大きくなると、移動度の減少が飽和する。従って、実施形態では、ドリフト層11に含まれるn型の不純物濃度を1.0×1016atoms/cm3以上、1.0×1019atoms/cm3以下の範囲に設定してもよい。1.0×1016atoms/cm3以上、1.0×1019atoms/cm3以下の範囲であるドリフト層11に含まれるn型の不純物濃度よりも、ベース層12に含まれるn型の不純物濃度を低く設定してもよい。第2実施形態図8は、第2実施形態に係る半導体装置の断面模式図と、不純物濃度プロファイルである。半導体装置の断面模式図の右横に示された不純物濃度プロファイルは、断面模式図のA-B線に沿ったベース層、ドリフト層、およびドレイン層におけるn型不純物の不純物濃度である。第2実施形態に係る半導体装置2は、トレンチゲート型構造のMOSFETである。MOSFETとしては、一例として、nチャネル型のMOSFETが例示されている。半導体装置2は、スーパージャンクション構造を備える。半導体装置2は、ドレイン層10を有し、ドレイン層10の上には、ドリフト層11が設けられている。ドリフト層11の上には、ベース層12が設けられている。ベース層12の表面には、ソース層13が選択的に設けられている。ベース層12に含まれるn型の不純物濃度は、ドリフト層11に含まれるn型の不純物濃度よりも低い。ドリフト層11に含まれるn型の不純物濃度は、1×1016atoms/cm3以上である。半導体装置2においては、ソース層13およびベース層12を貫通し、ドリフト層11に到達するトレンチ20内にゲート絶縁膜21を介してゲート電極22が設けられている。半導体装置2においては、ドリフト層11の表面から内部にかけて、p型の半導体層12pが設けられている。半導体層12pの上端は、ベース層12に接続されている。半導体層12pの形状は、ピラー状である。半導体層12pの形状がピラー状であるため、半導体層12pに隣接するドリフト層11はピラー状になる。半導体装置2は、ドレイン層10の上に、ピラー状のドリフト層11とピラー状の半導体層12pとが交互に周期的に配列されたスーパージャンクション構造を備える。半導体装置2においては、ソース層13に隣接するように、ベース層12の表面にp型のコンタクト層15が選択的に設けられている。コンタクト層15は、半導体層12pの上方に位置している。コンタクト層15に含まれるp型の不純物濃度は、ベース層12に含まれるp型の不純物濃度からベース層12に含まれるn型の不純物濃度を差し引いた値よりも高い。ドレイン層10には、ドレイン電極50が接続されている。ドリフト層11には、ドレイン電極50が電気的に接続されている。ソース層13およびコンタクト層15には、ソース電極51が電気的に接続されている。半導体装置2においては、スーパージャンクション構造が設けられたため、p型の半導体層12pとn型のドリフト層11との界面からドレイン層10の主面に対して略平行な方向に空乏層を延ばすことができる。これにより、ドリフト層11内に形成される空乏層が広がり易くなる。その結果、半導体装置2は、高い耐圧を有する。半導体装置2では、ドリフト層11内に形成される空乏層が広がり易くなるため、ドリフト層11に含まれるn型の不純物濃度を高く設定することができる。例えば、半導体装置2では、ドリフト層11に含まれるn型の不純物濃度を1.0×1016atoms/cm3以上にしても、ドリフト層11全体を空乏化することが可能である。ドリフト層11が高濃度になるので、ドリフト層11の抵抗は低下する。このように、半導体装置2においては、半導体装置1と同様に、ドリフト層11に含まれるn型の不純物濃度が1.0×1016atoms/cm3以上において、ドリフト層11に含まれるn型の不純物濃度よりも、ベース層12に含まれるn型の不純物濃度を低く設定している。これにより、チャネルの移動度が下がらず、チャネル抵抗の増加を抑制できる。実施形態では、第1導電型をn型、第2導電型をp型として説明をしたが、第1導電型をp型、第2導電型をn型としても実施可能である。また、実施形態では、スーパージャンクション構造の形成プロセスに関しては、イオン注入と埋め込み結晶成長を繰り返すプロセスや加速電圧を変化させるプロセスなどのいずれのプロセスを用いても実施可能である。以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても実施形態の範囲に属するものと了解される。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。