事前に設定された複数の検出方向に応じて磁界を電圧として検出するホールHallデバイスにより、前記複数の検出方向別に検出された第1の検出電圧及び第2の検出電圧を、当該第1の検出電圧及び当該第2の検出電圧間のレベル差を幅として有する、前記複数の検出方向別のパルスに変換する変換部と、前記第1の検出電圧及び前記第2の検出電圧を比較し、比較結果に応じて前記パルスの符号を又は-に決定する符号決定部と、前記変換部からのパルスの幅を事前に設定された基準時間の単位でカウントするカウンターと、前記符号決定部により決定された符号に応じて、前記複数の検出方向別に前記カウンターによりカウントされた数のマイナス演算を行い、前記第1の検出電圧及び前記第2の検出電圧に含まれたオフセット電圧を取り除く演算部とを含むオフセットキャンセル機能を有するホールセンサ。前記変換部は、駆動電源電圧と接地との間に連結され、事前に設定された基準クロック信号に応じてそれぞれ反転動作を行う第1のインバーター及び第2のインバーターと、前記第1のインバーターと接地との間に連結され、ゲートに前記第1の検出電圧が入力される第1のトランジスターと、前記第2のインバーターと接地との間に連結され、ゲートに前記第2の検出電圧が入力される第2のトランジスターと、前記第1のトランジスターと前記第2のトランジスターの出力の排他的論理和演算を行う論理ゲートとを含むオフセットキャンセル機能を有する請求項1に記載のホールセンサ。前記変換部は、前記第1のトランジスターの出力をバッファリングして前記論理ゲートに伝達する第1のバッファーと、前記第2のトランジスターの出力をバッファリングして前記論理ゲートに伝達する第2のバッファーとをさらに含むことを特徴にする請求項2に記載のオフセットキャンセル機能を有するホールセンサ。前記変換部は、前記論理ゲートの出力をバッファリングする出力バッファーをさらに含む請求項3に記載のオフセットキャンセル機能を有するホールセンサ。前記符号決定部は、前記第1のトランジスターの出力と前記第2のトランジスターの出力を比較し、前記パルスの符号を又は-に決定する請求項2から4の何れか1項に記載のオフセットキャンセル機能を有するホールセンサ。符号決定部は、前記第2のトランジスターの出力を反転させる第1のNOTゲートと、前記第1のトランジスターの出力と前記第1のNOTゲートからの反転された第2のトランジスターの出力の論理積を行う第1のANDゲートと、前記第1のトランジスターの出力を反転させる第2のNOTゲートと、前記第2のNOTゲートから反転された第1のトランジスターの出力と前記第2のトランジスターの出力の論理積を行う第2のANDゲートとを含む請求項5に記載のオフセットキャンセル機能を有するホールセンサ。前記演算部は、前記カウンターから前記第1の検出電圧に該当する数を保存する第1の保存部と、前記カウンターから前記第2の検出電圧に該当する数を保存する第2の保存部と、前記第1の保存部及び前記第2の保存部の数のマイナス演算を行う引き算部とを含む請求項1から6の何れか1項に記載のオフセットキャンセル機能を有するホールセンサ。前記カウンターは、タイムデジタイザTimeToDigitalConverter方式で前記パルスの幅を前記基準時間の単位でカウントする請求項1から7の何れか1項に記載のオフセットキャンセル機能を有するホールセンサ。前記複数の検出方向は、前記ホールデバイスのホールプレートHallplateの垂直方向と水平方向である請求項1から8の何れか1項に記載のオフセットキャンセル機能を有するホールセンサ。前記演算部は、前記垂直方向である時のパルスをカウントした数と、前記水平方向である時のパルスをカウントした数とのマイナス演算を行う請求項9に記載のオフセットキャンセル機能を有するホールセンサ。事前に設定された複数の検出方向に応じて磁界を電圧として検出するホールHallデバイスにより、前記複数の検出方向別に検出された第1の検出電圧及び第2の検出電圧を、当該第1の検出電圧及び当該第2の検出電圧間のレベル差を幅として有する、前記複数の検出方向別のパルスに変換する段階と、前記第1の検出電圧及び前記第2の検出電圧を比較し、比較結果に応じて前記パルスの符号を又は-に決定する段階と、カウンターにより前記パルスの幅を事前に設定された基準時間の単位でカウントする段階と、決定された符号に応じて、前記複数の検出方向別に前記カウンターによりカウントされた数のマイナス演算を行い、前記第1の検出電圧及び前記第2の検出電圧に含まれたオフセット電圧を取り除く段階とを含むホールセンサのオフセットキャンセル方法。前記パルスに変換する段階は、事前に設定された基準クロック信号に応じて前記第1の検出電圧及び前記第2の検出電圧のレベルを反転させる段階と、反転された電圧の排他的論理和演算を行う段階とを含む請求項11に記載のホールセンサのオフセットキャンセル方法。前記パルスに変換する段階は、反転された電圧を論理和演算の前にバッファリングする段階をさらに含む請求項12に記載のホールセンサのオフセットキャンセル方法。前記パルスに変換する段階は、排他的論理和演算を行った結果をバッファリングする段階をさらに含む請求項12または13に記載のホールセンサのオフセットキャンセル方法。前記符号を決定する段階は、反転された電圧をそれぞれ比較し、前記パルスの符号を又は-に決定する請求項12から14の何れか1項に記載のホールセンサのオフセットキャンセル方法。前記符号を決定する段階は、反転された電圧をそれぞれ反転させる段階と、前記第1の検出電圧が反転された電圧と前記第2の検出電圧が反転された電圧を反転させた電圧の論理積を行う段階と、前記第2の検出電圧が反転された電圧と前記第1の検出電圧が反転された電圧を反転させた電圧の論理積を行う段階とを含む請求項15に記載のホールセンサのオフセットキャンセル方法。前記オフセット電圧を取り除く段階は、前記第1の検出電圧及び前記第2の検出電圧に該当するカウント数を保存する段階と、保存された前記第1の検出電圧及び前記第2の検出電圧に該当するカウント数のマイナス演算を行う段階とを含む請求項11から16の何れか1項に記載のホールセンサのオフセットキャンセル方法。前記カウントする段階は、タイムデジタイザTimeToDigitalConverter方式で、前記パルスの幅を前記基準時間の単位でカウントする請求項11から17の何れか1項に記載のホールセンサのオフセットキャンセル方法。前記複数の検出方向は、前記ホールデバイスのホールプレートHallplateの垂直方向と水平方向である請求項11から18の何れか1項に記載のホールセンサのオフセットキャンセル方法。前記カウントする段階は、前記垂直方向である時のパルスをカウントした数と前記水平方向である時のパルスをカウントした数とのマイナス演算を行う請求項19に記載のホールセンサのオフセットキャンセル方法。本発明は、事前に設定された検出方向別に検出されたホールHall電圧をパルスにそれぞれ変換した後、変換されたパルスそれぞれをカウントし、カウントされた数間でマイナス演算を行うことにより、ホール電圧に含まれたオフセットを取り除くオフセットキャンセル機能を有するホールセンサ及びこれのオフセットキャンセル方法を提供することを目的とする。上記目的を達成するための本発明の一つの技術的な側面は、事前に設定された複数の検出方向に応じて磁界を電圧として検出するホールHallデバイスにより、上記検出方向別に検出された第1及び第2の検出電圧間のレベル差を幅として有するパルスに変換する変換部と、上記第1及び第2の検出電圧を比較し、その比較結果に応じて上記パルスの符号又は-符号を決定する符号決定部と、上記変換部からのパルスの幅を事前に設定された基準時間の単位でカウントするカウンターと、上記符号決定部により決定された符号に応じて上記カウンターによりカウントされた数のマイナス演算を行い、上記第1及び第2の検出電圧に含まれたオフセット電圧を取り除く演算部を含むことを特徴とするオフセットキャンセル機能を有するホールセンサを提供するものである。本発明の一つの技術的な側面によると、上記変換部は、駆動電源電圧と接地との間に連結され、事前に設定された基準クロック信号に応じてそれぞれ反転動作を行う第1及び第2のインバーターと、上記第1のインバーターと接地との間に連結され、ゲートに上記第1の検出電圧が入力される第1のトランジスターと、上記第2のインバーターと接地との間に連結され、ゲートに上記第2の検出電圧が入力される第2のトランジスター、及び上記第1のトランジスターと上記第2のトランジスターの出力の排他的論理和演算を行う論理ゲートを含むことができる。本発明の一つの技術的な側面によると、上記変換部は、上記第1のトランジスターの出力をバッファリングして上記論理ゲートに伝達する第1のバッファーと、上記第2のトランジスターの出力をバッファリングして上記論理ゲートに伝達する第2のバッファーをさらに含むことができる。本発明の一つの技術的な側面によると、上記変換部は、上記論理ゲートの出力をバッファリングする出力バッファーをさらに含むことができる。本発明の一つの技術的な側面によると、上記符号決定部は、上記第1のトランジスターの出力と上記第2のトランジスターの出力を比較し、上記パルスの符号又は-符号を決定することができる。本発明の一つの技術的な側面によると、符号決定部は、上記第2のトランジスターの出力を反転させる第1のNOTゲートと、上記第1のトランジスターの出力と上記第1のNOTゲートから反転された第2のトランジスターの出力の論理積を行う第1のANDゲートと、上記第1のトランジスターの出力を反転させる第2のNOTゲート、及び上記第2のNOTゲートから反転された第1のトランジスターの出力と上記第2のトランジスターの出力の論理積を行う第2のANDゲートを含むことができる。本発明の一つの技術的な側面によると、上記演算部は、上記カウンターから上記第1の検出電圧に該当する数を保存する第1の保存部と、上記カウンターから上記第2の検出電圧に該当する数を保存する第2の保存部と、上記第1の保存部及び上記第2の保存部の数のマイナス演算を行う引き算部を含むことができる。本発明の一つの技術的な側面によると、上記カウンターは、タイムデジタイザTimeToDigitalConverter方式で上記パルスの幅を上記基準時間単位でカウントすることができる。本発明の一つの技術的な側面によると、上記検出方向は、上記ホールデバイスのホールプレートHallplateの垂直方向と水平方向であることができる。本発明の一つの技術的な側面によると、上記演算部は、上記垂直方向である時のパルスをカウントした数と、上記水平方向である時のパルスをカウントした数のマイナス演算を行うことができる。上記目的を達成するための本発明の他の技術的な側面は、事前に設定された複数の検出方向に応じて磁界を電圧として検出するホールHallデバイスにより、上記複数の検出方向別に検出された第1及び第2の検出電圧間のレベル差を幅として有するパルスに変換する段階と、上記第1及び第2の検出電圧を比較し、その比較結果に応じて上記パルスの符号又は-符号を決定する段階と、上記パルスの幅を事前に設定された基準時間の単位でカウントする段階、及び決定された符号に応じてカウントされた数のマイナス演算を行い、上記第1及び第2の検出電圧に含まれたオフセット電圧を取り除く段階を含むホールセンサのオフセットキャンセル方法を提供するものである。本発明の他の技術的な側面によると、上記パルスに変換する段階は、事前に設定された基準クロック信号に応じて上記第1及び第2の検出電圧のレベルを反転させる段階と、反転された電圧の排他的論理和演算を行う段階を含むことができる。本発明の他の技術的な側面によると、上記パルスに変換する段階は、反転された電圧を論理和演算の前にバッファリングする段階をさらに含むことができる。本発明の他の技術的な側面によると、上記パルスに変換する段階は、排他的論理和演算を行った結果をバッファリングする段階をさらに含むことができる。本発明の他の技術的な側面によると、上記符号を決定する段階は、反転された電圧をそれぞれ比較し、上記パルスの符号又は-符号を決定することができる。本発明の他の技術的な側面によると、上記符号を決定する段階は、反転された電圧をそれぞれ反転させる段階と、上記第1の検出電圧が反転された電圧と上記第2の検出電圧が反転された電圧を反転させた電圧の論理積を行う段階と、上記第2の検出電圧が反転された電圧と上記第1の検出電圧が反転された電圧を反転させた電圧の論理積を行う段階を含むことができる。本発明の他の技術的な側面によると、上記オフセット電圧を取り除く段階は、上記第1及び第2の検出電圧に該当するカウント数を保存する段階と、保存された上記第1及び第2の検出電圧に該当するカウント数のマイナス演算を行う段階を含むことができる。本発明の他の技術的な側面によると、上記カウントする段階は、タイムデジタイザTimeToDigitalConverter方式で上記パルスの幅を上記基準時間単位でカウントすることができる。本発明の他の技術的な側面によると、上記検出方向は、上記ホールデバイスのホールプレートHallplateの垂直方向と水平方向であることができる。本発明の他の技術的な側面によると、上記カウントする段階は、上記垂直方向である時のパルスをカウントした数と、上記水平方向である時のパルスをカウントした数のマイナス演算を行うことができる。本発明によると、ホールHall電圧をパルスに変換した後、変換されたパルスをカウントし、カウントされた数に対してマイナス演算を行うことによりホール電圧に含まれたオフセットを取り除いて、出力信号のオフセットが取り除かれたデジタル方式のホールセンサを提供することができる効果がある。以下、図面を参照して本発明を詳細に説明する。図1は、本発明のホールセンサの概略的な構成図である。図1を参照すると、本発明のホールセンサ100は、変換部110、符号決定部120、カウンター130及び演算部140を含むことができる。変換部110は、事前に設定された複数の検出方向に磁界を検出するホールデバイスAからの上記検出方向別の第1及び第2の検出電圧を、上記第1及び第2の検出電圧間の電圧レベル差による幅を有するパルスに変換することができる。符号決定部120は、上記第1及び第2の検出電圧の電圧レベルをそれぞれ比較し、変換されたパルスの符号又は-符号を決定することができる。例えば、第1の検出電圧が第2の検出電圧よりレベルが高い場合、変換されたパルスの符号を符号に決定し、第2の検出電圧が第1の検出電圧よりレベルが高い場合、変換されたパルスの符号を-符号に決定することができる。カウンター部130は、変換部110から変換されたパルスの幅を事前に設定された基準時間の単位でカウントすることができる。このために、カウンター部は、タイムデジタイザTimeToDigitalConverter方式でパルス幅をカウントすることができる。演算部140は、上記複数の検出方向別にカウントされた数のマイナス演算を行い、上記第1及び第2の検出電圧に含まれたオフセット電圧を取り除くことができる。このために、演算部140は、第1及び第2の保存部141、142と、引き算部143を含むことができる。図2a及び図2bは、ホールデバイスに採用されたホールプレートの等価回路図である。図2aを参照すると、ホールデバイスAに採用されたホールプレートは、図示されたように、ホイーストンブリッジ型の等価回路として見ることができる。理想的には、四面の等価抵抗の抵抗値Rが同一であり得るが、半導体工程のミスマッチmismatchやホールプレートを形成するパッケージのストレス等により、一方の面の抵抗又は一方の面及び対向する面の抵抗の抵抗値RΔRが他の面の抵抗の抵抗値と異なることができる。これによって、ホールデバイスAにより検出される検出電圧に、オフセット電圧が含まれることができる。図2bを参照すると、ホールデバイスAは、磁界を検出するために、ホールプレートの垂直方向及び水平方向に電流を印加し、この時発生する電圧を磁界を検出した検出電圧として認識する。上記のように、一方の面の抵抗又は一方の面及び対向する面の抵抗の抵抗値RΔRが他の面の抵抗の抵抗値と異なる場合、下記式のように検出電圧にオフセット電圧が含まれることができる。ここでVHは、ホール効果により検出された検出電圧であり、Vosは、オフセット電圧を示す。すなわち、上記式1及び式2のように、上記磁界を検出するための垂直方向における検出電圧から水平方向における検出電圧のマイナス演算を行うと、オフセット電圧の成分は無くなり、ホール電圧の2倍の電圧だけが残され、検出電圧からオフセット電圧を取り除くことができる。上記原理を利用するために、本発明のホールセンサは、図1に図示された構造で構成されることができる。図3は、ホールデバイスの概略的な構成図であり、図4は、図3に図示されたホールデバイスの主要部の電圧グラフである。図3を参照すると、ホールデバイスAは、ホールプレートに垂直方向及び水平方向に電流を印加し、この時、磁界Bを電圧として検出するために複数のスィッチを具備し、各スィッチは、第1のクロックCLK1及び第1のクロックCLK1に比べてレベルが反転された第2のクロックCLK2によりオープン及び短絡動作を行う。上記第1及び第2のクロックCLK1、CLK2によるスイッチングに応じて第1及び第2の検出電圧VHoutp、VHoutnが出力されるが、この時、上記半導体工程のミスマッチmismatchやホールプレートを形成するパッケージのストレス等によりオフセット電圧Vosが発生することができる。上記オフセット電圧Vosは、直流電圧として示されることができ、第1及び第2の検出電圧VHoutp、VHoutnの電圧差である純粋なホール電圧Vhallに印加され、ホール電圧VSHは図4のグラフのようにオフセット電圧を含むことができる。図5は、本発明のホールセンサに採用された変換部の概略的な構成図であり、図6は、図5に図示された変換部の動作を示す信号波形グラフである。図5及び図6を参照すると、本発明のホールセンサに採用された変換部110は、少なくとも二つのインバーターI1、I2と、少なくとも二つのNMOSMetalOxideSemiconductorトランジスターMN3、MN4で構成されることができる。また、本発明のホールセンサに採用された変換部110は、第1及び第2のバッファーB1、B2、論理ゲートXOR及び出力バッファーOBUFをさらに含むことができる。第1及び第2のバッファーB1、B2は、それぞれ第1及び第2のトランジスターMN3、MN4の出力信号をバッファリングし、論理ゲートXORは、第1及び第2のバッファーB1、B2の出力の排他的論理和演算を行い、出力バッファーOBUFは、論理ゲートXORの出力をバッファリングすることができる。第1及び第2のインバーターI1、I2は、それぞれPMOSトランジスターMP1、MP2と、NMOSトランジスターMN1、MN2がスタックstackされて構成されることができ、それぞれ駆動電源電圧VDDと接地との間に形成されることができる。先ず、第1及び第2のトランジスターMN3、MN4のゲートに、それぞれ第1及び第2の検出電圧VHoutp、VHoutnが入力され、事前に設定された基準クロックClk_detectionは、第1及び第2のインバーターI1、I2にそれぞれ入力される。基準クロックClk_detectionに信号が存在すると、第1及び第2のインバーターI1、I2によってレベル反転され、第1及び第2のトランジスターMN3、MN4は、ゲート電圧によって制御される可変抵抗のように動作され、RCResistorCapacitor遅延が発生することになる。これによって、第1のバッファーB1の出力VAと第2のバッファーB2の出力VBは、一定の時間遅延されて信号レベルが反転され、出力バッファーOBUFは、オフセットに該当する第1バッファーB1の出力VAの遅延時間Tp1と、第2のバッファーB2の出力VBの遅延時間Tp2の時間差Tpを有する信号Poutをカウンター130に出力することができる。図7は、本発明のホールセンサに採用された符号決定部の概略的な構成図であり、図8は、本発明の変換部の主要構成の信号波形グラフである。図7を参照すると、本発明のホールセンサに採用された符号決定部120は、第1及び第2のANDゲートAND1、AND2と、第1及び第2のNOTゲートNOT1、NOT2を含むことができる。第1及び第2のNOTゲートNOT1、NOT2は、それぞれ第2及び第1のバッファーB2、B1の出力のレベルを反転させ、第1のANDゲートAND1は、第1のバッファーB1の出力と第1のNOTゲートNOT1の出力の論理積を行い、第2のANDゲートAND2は、第2のバッファーB2の出力と第2のNOTゲートNOT2の出力の論理積を行い、変換部110から出力されるパルスの符号を決定することができる。すなわち、第1の検出電圧VHoutpの電圧レベルが第2の検出電圧VHoutnの電圧レベルより高いと、上記パルスを符号に決定して符号の出力端子Psから符号決定パルスが出力され、第1の検出電圧VHoutpの電圧レベルが第2の検出電圧VHoutnの電圧レベルより低いと、上記パルスを-符号に決定して-符号の出力端子Ps-から符号決定パルスが出力されることができる。上記符号決定パルスは、演算部140に伝達される。図1を参照すると、カウンター130は、変換部110からのパルスの幅を事前に設定された基準時間の単位でカウントすることができる。すなわち、カウンター130は、タイムデジタイザTimeToDigitalConverter方式で上記パルスの幅を上記基準時間単位でカウントすることができるが、より詳細には、変換部110からのパルスの幅を上記基準時間単位で繰り返して減少させながら数をカウントすることができる。例えば、変換部110からのパルスの幅を上記基準時間単位で3回繰り返した時、そのパルスの幅が残っていなかったり、上記基準時間単位より短いと、パルスの幅をカウントした数は3として見ることができ、同様に、変換部110からのパルスの幅を上記基準時間単位で7回繰り返した時、そのパルスの幅が残っていなかったり、上記基準時間単位より短いと、パルスの幅をカウントした数は7と見ることができる。カウンター130によりカウントした数は、その符号と共に演算部140に伝達される。演算部140は、第1及び第2の保存部141、142と引き算部143を含むことができる。第1及び第2の保存部141、142それぞれは、ホールデバイスAの検出方向である垂直方向と水平方向別に、第1及び第2の検出信号のレベル差によるパルスに対応する数及び符号をそれぞれ保存し、引き算部143は、第1及び第2の保存部141、142に保存された数をマイナス演算することができる。これによって、第1及び第2の検出信号に含まれたオフセット電圧は取り除かれ、2倍のホール電圧だけを求めることができる。例えば、上記表のようにホール電圧とオフセット電圧が演算されたと仮定する場合、オフセット電圧がプラス電圧のレベル又はマイナス電圧のレベルにかたよっていたり、0電圧のレベル近くに微細に発生しても、オフセットが正確に取り除かれることを見ることができる。一方、図5を参照すると、変換部110には、トランジスターによる寄生成分、設計誤差等によるオフセット電圧VMPCOSが存在することができ、これもまた直流電圧として表現されることができる。これによって、総オフセット電圧は、ホールデバイスAのオフセット電圧Vosと変換部110のオフセット電圧VMPCOSの合計になることができる。図8を参照すると、オフセット電圧がない場合、識別符号1の時点において測定されたパルスと、識別符号2の時点において測定されたパルスは、入力信号が同一である場合、互いに同一であることがある。しかし、オフセットが発生する場合、識別符号1の時点において測定されたパルスと、識別符号2の時点において測定されたパルスの幅は互いに異なることができる。さらに、識別符号B、Cのように、第1及び第2のクロック信号CLK1、CLK2のエッジedgeには、残留スパイクresidualspike電圧が存在するため、基準クロックClk_detectionは、第1及び第2クロック信号CLK1、CLK2のエッジedgeに重複しないようにしなければならない。上記のように、本発明によると、ホールHall電圧をパルスに変換した後、変換されたパルスをカウントし、カウントされた数に対してマイナス演算を行うことによりホール電圧に含まれたオフセットを取り除き、回路の具現が容易で、電力消費が少ないと共に、出力信号のオフセットが取り除かれたデジタル方式のホールセンサを提供することができる。以上で説明した本発明は、上記の実施例及び添付の図面により限定されず、添付の特許請求の範囲により限定され、本発明の構成は、本発明の技術的思想を外れない範囲内で、その構成を様々に変更及び改造することができるということを本発明が属する技術分野において通常の知識を有した者は、容易に知ることができる。