"ゲート電極と、前記ゲート電極に接するゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体膜と、前記半導体膜上に形成される一対の不純物半導体膜と、前記一対の不純物半導体膜上に形成される配線と、前記ゲート絶縁膜、前記半導体膜、前記一対の不純物半導体膜、及び前記配線上に形成される絶縁膜と、を有し、前記半導体膜は、前記ゲート絶縁膜側に形成される微結晶半導体領域と、前記微結晶半導体領域の一部に接する一対の非晶質半導体領域とを有し、前記微結晶半導体領域において、前記ゲート絶縁膜との界面における窒素濃度が低く、前記一対の非晶質半導体領域との界面における窒素濃度が高く、且つ前記絶縁膜との界面における窒素濃度が低いことを特徴とする薄膜トランジスタ。ゲート電極と、前記ゲート電極に接するゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体膜と、前記半導体膜上に形成される一対の不純物半導体膜と、前記一対の不純物半導体膜上に形成される配線と、前記ゲート絶縁膜、前記半導体膜、前記一対の不純物半導体膜、及び前記配線上に形成される絶縁膜と、を有し、前記半導体膜は、前記ゲート絶縁膜側に形成される微結晶半導体領域と、前記微結晶半導体領域の一部に接する一対の非晶質半導体領域とを有し、前記微結晶半導体領域は、前記ゲート絶縁膜と接する面と、前記絶縁膜と接する面を有し、前記一対の非晶質半導体領域と接する微結晶半導体領域において、二次イオン質量分析法の窒素濃度プロファイルは、前記ゲート絶縁膜側で低く、前記非晶質半導体領域側でピーク濃度を有し、前記絶縁膜と接する微結晶半導体領域において、二次イオン質量分析法の窒素濃度プロファイルは、ピーク濃度を有さないことを特徴とする薄膜トランジスタ。ゲート電極と、前記ゲート電極に接するゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体膜と、前記半導体膜上に形成される一対の不純物半導体膜と、前記一対の不純物半導体膜上に形成される配線と、前記ゲート絶縁膜、前記半導体膜、前記一対の不純物半導体膜、及び前記配線上に形成される絶縁膜と、を有し、前記半導体膜は、前記ゲート絶縁膜側に形成される微結晶半導体領域と、前記微結晶半導体領域の一部に接する一対の非晶質半導体領域とを有し、前記微結晶半導体領域は、前記ゲート絶縁膜と接する面と、前記絶縁膜と接する面を有し、前記一対の非晶質半導体領域と接する微結晶半導体領域において、二次イオン質量分析法の窒素濃度プロファイルは、前記ゲート絶縁膜側で低く、前記非晶質半導体領域側へ向けて上昇し、前記微結晶半導体領域の一部及び前記非晶質半導体領域において、最大値を有し、前記絶縁膜と接する微結晶半導体領域において、二次イオン質量分析法の窒素濃度プロファイルは、ピーク濃度を有さないことを特徴とする薄膜トランジスタ。請求項1乃至請求項3のいずれか一項において、前記微結晶半導体膜における前記ゲート絶縁膜側の窒素濃度は、検出下限以上1×1019atoms/cm3以下であることを特徴とする薄膜トランジスタ。請求項1乃至請求項4のいずれか一項において、前記微結晶半導体膜における前記一対の非晶質半導体領域の窒素濃度は、1×1020atoms/cm3以上1×1021atoms/cm3以下であることを特徴とする薄膜トランジスタ。請求項1乃至請求項5のいずれか一項において、前記絶縁膜上であって、且つ少なくとも前記配線と重畳しない微結晶半導体膜と重なるバックゲート電極をさらに有し、前記一対の非晶質半導体領域と前記微結晶半導体領域との界面は鋭角な凹凸状であり、前記絶縁膜と前記微結晶半導体領域との界面は平坦であることを特徴とする薄膜トランジスタ。請求項1乃至請求項6のいずれか一項において、前記ゲート絶縁膜は、窒化絶縁膜及び酸化絶縁膜の積層構造であり、前記微結晶半導体膜側に前記酸化絶縁膜が形成されることを特徴とする薄膜トランジスタ。請求項1乃至7のいずれか一項において、前記絶縁膜は、窒化絶縁膜及び酸化絶縁膜の積層構造であり、前記微結晶半導体膜側に前記酸化絶縁膜が形成されることを特徴とする薄膜トランジスタ。非晶質シリコン膜または微結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、多結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタと比較して、工程数が少なく、且つ大面積基板上での作製が可能であるため、製造コストを削減することができる。しかしながら、非晶質シリコン膜または微結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、温度や使用時間の経過により、電気特性が変化してしまい、信頼性が低下するという問題がある。そこで、本発明の一態様は、電気特性の変動が少なく、信頼性の高いトランジスタを提供することを課題とする。また、本発明の一態様は、電気特性の変動が少なく、信頼性の高いトランジスタを、生産性高く作製する方法を提供することを課題とする。また、本発明の一態様は、画像の経年変化の少ない表示装置を提供することを課題とする。本発明の一態様は、逆スタガ型の薄膜トランジスタにおいて、ゲート絶縁膜と、ソース領域及びドレイン領域として機能する不純物半導体膜との間に、微結晶半導体領域及び一対の非晶質半導体領域を有する半導体積層体を有し、微結晶半導体領域は、ゲート絶縁膜側の窒素濃度が少なく、非晶質半導体領域に接する領域の窒素濃度が高く、且つ非晶質半導体領域との界面が凹凸状であることを要旨とする。また、本発明の一態様は、逆スタガ型の薄膜トランジスタにおいて、ゲート電極と、ゲート絶縁膜と、ソース領域及びドレイン領域として機能する不純物半導体膜と、ゲート絶縁膜及び不純物半導体膜との間に設けられる半導体積層体と、不純物半導体膜に接する配線と、半導体積層体及び配線を覆う絶縁膜と、絶縁膜上に形成されるバックゲート電極とを有し、半導体積層体は、微結晶半導体領域及び一対の非晶質半導体領域を有し、微結晶半導体領域は、ゲート絶縁膜側及び絶縁膜側における窒素濃度が少なく、非晶質半導体領域に接する領域の窒素濃度が高く、且つ非晶質半導体領域との界面が凹凸状であることを要旨とする。また、本発明の一態様は、逆スタガ型の薄膜トランジスタにおいて、ゲート絶縁膜と、ソース領域及びドレイン領域として機能する不純物半導体膜との間に、微結晶半導体領域及び一対の非晶質半導体領域を有する半導体積層体を有し、非晶質半導体領域と接する微結晶半導体領域において、二次イオン質量分析法の窒素濃度プロファイルは、ゲート絶縁膜側で低く、非晶質半導体領域側でピーク濃度を有し、非晶質半導体領域と接しない微結晶半導体領域において、二次イオン質量分析法の窒素濃度プロファイルは、ピーク濃度を有さないことを要旨とする。また、本発明の一態様は、逆スタガ型の薄膜トランジスタにおいて、ゲート絶縁膜と、ソース領域及びドレイン領域として機能する不純物半導体膜との間に、微結晶半導体領域及び一対の非晶質半導体領域を有する半導体積層体を有し、非晶質半導体領域と接する微結晶半導体領域において、二次イオン質量分析法の窒素濃度プロファイルは、ゲート絶縁膜側で低く、非晶質半導体領域側へ向けて上昇し、微結晶半導体領域及び非晶質半導体領域で最大値を有し、非晶質半導体領域と接しない微結晶半導体領域において、二次イオン質量分析法の窒素濃度プロファイルは、ピーク濃度を有さないことを要旨とする。微結晶半導体領域において、ゲート絶縁膜側で窒素濃度が低いため、当該領域における欠陥を低減することができる。このため、薄膜トランジスタの信頼性を向上させることができる。また、ソース領域及びドレイン領域として機能する不純物半導体膜と重なる微結晶半導体領域において、凹凸状である窒素を有する領域を有する。このため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向膜厚方向における抵抗を下げることが可能である。このため、薄膜トランジスタのオン電流及び電界効果移動度を高めつつ、電気特性の変動を低減することができる。本発明の一態様を適用することで、薄膜トランジスタの信頼性を高めることができる。また、電気特性の変動が少なく、信頼性の高い薄膜トランジスタを、生産性高く作製することができる。また、表示装置の画像の経年変化を低減することができる。本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。実施の形態1本実施の形態では、信頼性の高い薄膜トランジスタ及びその作製方法について、説明する。図1は、本実施の形態に示す薄膜トランジスタの断面図を示す。図1Aに示す薄膜トランジスタは、基板101上に、ゲート電極103第1のゲート電極ともいう。と、半導体積層体133と、ゲート電極103及び半導体積層体133の間に設けられるゲート絶縁膜105第1のゲート絶縁膜ともいう。と、半導体積層体133に接するソース領域及びドレイン領域として機能する不純物半導体膜131a、131bと、不純物半導体膜131a、131bに接する配線129a、129bとを有する。ゲート絶縁膜105、半導体積層体133、不純物半導体膜131a、131b、配線129a、129bを覆う絶縁膜137第2のゲート絶縁膜ともいう。が形成される。また、絶縁膜137上にバックゲート電極139第2のゲート電極ともいう。を有してもよい。半導体積層体133は、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する。微結晶半導体領域133aは、第1の面においてゲート絶縁膜105に接し、第1の面と対向する第2の面において、一対の非晶質半導体領域133b及び絶縁膜137に接する。非晶質半導体領域133bは、第1の面において微結晶半導体領域133aに接し、第1の面と対向する第2の面において、不純物半導体膜131a、131bに接する。微結晶半導体領域133aにおいて、一対の非晶質半導体領域133bに覆われていない領域は凹部を有する。当該微結晶半導体領域133aが、チャネル領域として機能する。微結晶半導体とは、非晶質と結晶構造単結晶、多結晶を含むの中間的な構造の半導体である。微結晶半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、混相粒径が2nm以上200nm以下、好ましくは10nm以上80nm以下、より好ましくは、20nm以上50nm以下の柱状または針状の混相粒が基板表面に対して法線方向に成長している。このため、柱状または針状の混相粒の界面には、粒界が形成される場合もある。なお、ここでの混相粒径は、基板表面に対して平行な面における混相粒の最大直径をいう。また、混相粒は、非晶質シリコン領域と、単結晶とみなせる微小結晶である結晶子とを有する。また、混相粒は双晶を有する場合もある。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す520cm-1よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す520cm-1とアモルファスシリコンを示す480cm-1の間に微結晶シリコンのラマンスペクトルのピークがある。また、不対結合手ダングリングボンドを終端するため水素またはハロゲンを少なくとも1原子またはそれ以上含んでいる。さらに、ヘリウム、ネオン、アルゴン、クリプトン、キセノンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許4,409,134号で開示されている。ここで、図1Aに示すゲート絶縁膜105と、不純物半導体膜131aとの一点破線A-B間の断面拡大図を、図2A及び図2Bに示し、図1Aに示すゲート絶縁膜105と、絶縁膜137との一点破線C-D間の断面拡大図を図2Cに示す。図2Aに示すように、微結晶半導体領域133aは、微結晶半導体領域133dと微結晶半導体領域133eで構成される。微結晶半導体領域133dは、窒素濃度の低い領域である。二次イオン質量分析法SIMS:SecondaryIonMassSpectroscopyによって計測される微結晶半導体領域133dに含まれる窒素濃度を、検出下限以上1×1019atoms/cm3以下とすることで、微結晶半導体領域133dの結晶性を高めると共に、薄膜トランジスタの信頼性を高めることができる。なお、微結晶半導体領域133d及び微結晶半導体領域133eの間に示される直線状の破線は、それぞれの界面を便宜的に示すために表したものであり、実際には、微結晶半導体領域133dと微結晶半導体領域133eとの界面は不明瞭となる。また、微結晶半導体領域133aに含まれる微結晶半導体領域133eは鋭角な凹凸状であり、凸部はゲート絶縁膜105から非晶質半導体領域133bに向かって、先端が狭まる凸部の先端が鋭角である凸状錐形状である。なお、微結晶半導体領域133eの形状は、ゲート絶縁膜105から非晶質半導体領域133bに向かって幅が広がる凸状逆錐形状であってもよい。また、微結晶半導体領域133eは、窒素濃度の高い領域である。また、微結晶半導体領域133eに含まれる結晶粒界、及び微結晶半導体領域133e及び非晶質半導体領域133bの界面に、NH基またはNH2基を有してもよい。二次イオン質量分析法によって計測される微結晶半導体領域133eに含まれる窒素の濃度を、1×1020atoms/cm3以上1×1021atoms/cm3以下、好ましくは2×1020atoms/cm3以上1×1021atoms/cm3以下とすることで、錐形状または逆錐形状の微結晶半導体領域133eを形成することが可能であり、オン状態での薄膜トランジスタのソース電極及びドレイン電極の間に電圧が印加されたときの縦方向膜厚方向における抵抗、即ち、半導体積層体133の抵抗を下げることが可能である。この結果、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。なお、オン電流とは、薄膜トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、n型の薄膜トランジスタの場合には、ゲート電圧がトランジスタのしきい値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。また、オフ電流とは、薄膜トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、n型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタのしきい値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。微結晶半導体領域133aの厚さ、即ち、微結晶半導体領域133a及びゲート絶縁膜105の界面から、微結晶半導体領域133aの突起凸部の先端までの距離を、5nm以上310nm以下とすることで、薄膜トランジスタのオフ電流を低減することができる。また、微結晶半導体領域133aに含まれる酸素の二次イオン質量分析法によって計測される濃度を、1×1018atoms/cm3未満とすることで、微結晶半導体領域133aの結晶性を高めることができるため好ましい。非晶質半導体領域133bは、窒素を有する非晶質半導体で形成される。窒素を有する非晶質半導体に含まれる窒素は、例えばNH基またはNH2基として存在していてもよい。非晶質半導体としては、アモルファスシリコンを用いて形成する。窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、CPMConstantphotocurrentmethodやフォトルミネッセンス分光測定で測定されるUrbach端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い半導体である。窒素を含む非晶質半導体は、価電子帯のバンド端における準位のテール裾の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、窒素を含む非晶質半導体を微結晶半導体領域133a及び不純物半導体膜131aの間に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、窒素を含む非晶質半導体を設けることで、オン電流と電界効果移動度を高めることが可能である。さらに、窒素を含む非晶質半導体は、低温フォトルミネッセンス分光によるスペクトルのピークが、1.31eV以上1.39eV以下である。なお、微結晶半導体、代表的には微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピークは、0.98eV以上1.02eV以下であり、窒素を含む非晶質半導体は、微結晶半導体とは異なるものである。また、図2Bに示すように、非晶質半導体領域133bに、粒径が1nm以上10nm以下、好ましくは1nm以上5nm以下の半導体混相粒133cを含ませることで、更に薄膜トランジスタのオン電流と電界効果移動度を高めることが可能である。ゲート絶縁膜105から非晶質半導体領域133bに向かって、先端が狭まる凸状錐形状の微結晶半導体は、微結晶半導体が堆積する条件で微結晶半導体領域133dを形成した後、結晶成長を低減する条件で結晶成長させ微結晶半導体領域133eを形成すると共に、非晶質半導体領域133bを堆積することで、このような構造となる。ここで、ゲート絶縁膜105と一対の非晶質半導体領域133bとの間のSIMSで計測される窒素濃度プロファイルについて、図2Dを用いて説明する。なお、ゲート絶縁膜105として窒化シリコン膜を用い、微結晶半導体領域133aとして微結晶シリコン領域を用い、非晶質半導体領域133bとして窒素を含むアモルファスシリコン領域を用いる。図2Dは、図1Aの一点破線A-BにおいてSIMSで計測される窒素濃度プロファイルの模式図を示し、縦軸に窒素濃度、横軸にA-Bの距離を示す。実線100aは、ゲート絶縁膜105、微結晶半導体領域133a、及び非晶質半導体領域133bの窒素濃度プロファイルを示す。微結晶半導体領域133aにおいて、ゲート絶縁膜105側、即ち微結晶半導体領域133dにおいては、窒素濃度が低いため、窒素濃度プロファイルはゲート絶縁膜105と微結晶半導体領域133dの界面から微結晶半導体領域133dに向けて、急激に減少し、ピーク濃度極大値を有さない。一方、一対の非晶質半導体領域133b側に設けられる微結晶半導体領域133eは窒素を含むため、微結晶半導体領域133dから非晶質半導体領域133bへ向けて窒素濃度が増加した後、若干減少する。即ち、微結晶半導体領域133eにおいて、ピーク濃度極大値を有する。なお、非晶質半導体領域133bにおいては、実線100aで示すように、微結晶半導体領域133eのピーク濃度より低い濃度で一定値を有する場合と、破線100bで示すように、非晶質半導体領域133bで窒素濃度が略一定濃度となり、半導体積層体133微結晶半導体領域133a及び非晶質半導体領域133bにおいて最大値を示す場合とがある。次に、チャネル領域となるゲート絶縁膜105から絶縁膜137の間について、図2Cを用いて説明する。ゲート絶縁膜105と絶縁膜137の間に設けられる微結晶半導体領域133gは、窒素濃度の低い領域である。なお、微結晶半導体領域133gは、微結晶半導体領域133dの一部である。このため、微結晶半導体領域133gの窒素濃度を微結晶半導体領域133dと同様に、検出下限以上1×1019atoms/cm3以下とすることで、微結晶半導体領域133gの結晶性を高めると共に、薄膜トランジスタの信頼性を高めることができる。ここで、ゲート絶縁膜105と絶縁膜137との間の窒素濃度プロファイルについて、図2Eを用いて説明する。なお、ゲート絶縁膜105として窒化シリコン膜を用い、微結晶半導体領域133gとして微結晶シリコン領域を用い、絶縁膜137として窒化シリコン膜を用いる。図2Eは、図1Aの一点破線C-DにおいてSIMSで計測される窒素濃度プロファイルの模式図を示し、縦軸に窒素濃度、横軸にC-Dの距離を示す。実線100cは、ゲート絶縁膜105、微結晶半導体領域133g、及び絶縁膜137の窒素濃度プロファイルを示す。微結晶半導体領域133gにおいて、ゲート絶縁膜105側は窒素濃度が低いため、実線100aと同様に窒素濃度プロファイルは、ゲート絶縁膜105と微結晶半導体領域133gの界面から微結晶半導体領域133gに向けて、急激に減少する。また、微結晶半導体領域133gでは、図2Dに示すような窒素を含む微結晶半導体領域133eを有さないため、ピーク濃度を有さず、また微結晶半導体領域133gから微結晶半導体領域133gと絶縁膜137との界面に向けて、窒素濃度プロファイルの増加が少ない。なお、図2D及び図2Eにおいて、微結晶半導体領域133d、133gに示す窒素濃度プロファイルは一定濃度を示しているが、成膜条件によっては多少の増減がある場合がある。しかしながら、微結晶半導体領域133d、133gにおいてピーク濃度は有さない。また、ノックオン効果により、ゲート絶縁膜105、非晶質半導体領域133b、絶縁膜137から微結晶半導体領域133d、133gへかけて窒素濃度プロファイルがテールを有する場合がある。また、ここでは、ゲート絶縁膜105及び絶縁膜137として、窒化シリコン膜を用いているため、微結晶半導体領域133d、133gと比較して、ゲート絶縁膜105及び絶縁膜137における窒素濃度が高いプロファイルを示すが、ゲート絶縁膜105及び絶縁膜137として、酸化絶縁膜を用いる場合、窒素濃度が低いため、窒素濃度プロファイルは、ゲート絶縁膜105から微結晶半導体領域133d、133gへ急減しない。また、微結晶半導体領域133gから絶縁膜137へ急増しない。チャネル領域となる微結晶半導体領域133gにおいて、ゲート絶縁膜105側及び絶縁膜137側のそれぞれで窒素濃度が低いため、当該領域における欠陥を低減することができる。このため、薄膜トランジスタの信頼性を向上させることができる。また、ソース領域及びドレイン領域として機能する不純物半導体膜と重なる微結晶半導体領域において、錐形状または逆錐形状である窒素を有する微結晶半導体領域133eを有する。このため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向膜厚方向における抵抗、即ち、半導体積層体133の抵抗を下げることが可能である。また、微結晶半導体領域133eと不純物半導体膜131aとの間に、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い、窒素を含む非晶質半導体領域を有するため、トンネル電流が流れにくくなり、オフ電流を低減できる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度が高く、オフ電流が低く、且つ電気特性の変動が少ない。次に、薄膜トランジスタの他の構成の詳細について、説明する。基板101としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。なお、基板101のサイズに限定はなく、例えば上述のフラットパネルディスプレイの分野でよく使われる第3世代乃至第10世代のガラス基板を用いることができる。ゲート電極103は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、AgPdCu合金、Al-Nd合金、Al-Ni合金などを用いてもよい。例えば、ゲート電極103の二層の積層構造としては、アルミニウム膜上にモリブデン膜を積層した二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造、酸素を含む銅-マグネシウム合金膜と銅膜とを積層した二層構造、酸素を含む銅-マンガン合金膜と銅膜とを積層した二層構造、銅-マンガン合金膜と銅膜とを積層した二層構造などとすることが好ましい。三層の積層構造としては、タングステン膜または窒化タングステン膜と、アルミニウムとシリコンの合金膜またはアルミニウムとチタンの合金膜と、窒化チタン膜またはチタン膜とを積層した三層構造とすることが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気的抵抗を低くでき、且つ金属膜から半導体膜への金属元素の拡散を防止することができる。ゲート絶縁膜105は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または窒化酸化アルミニウム膜を、単層でまたは積層して形成することができる。なお、図1Bに示すように、ゲート絶縁膜105において、半導体積層体133と接する層を、酸化シリコン膜、酸化アルミニウム膜等の酸化絶縁膜105aで形成することで、半導体積層体133との界面の窒素濃度を低減できるため、薄膜トランジスタの信頼性を高めることができる。また、実施の形態3に示すように、ゲート絶縁膜105の表面を、酸素プラズマ処理することにより、ゲート絶縁膜105の表面に酸化絶縁膜を形成してもよい。酸素プラズマ処理するために用いる酸化ガスとしては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometry及び水素前方散乱法HFS:HydrogenForwardScatteringSpectrometryを用いて測定した場合に、組成範囲として酸素が50~70原子、窒素が0.5~15原子、シリコンが25~35原子、水素が0.1~10原子の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、RBS及びHFSを用いて測定した場合に、組成範囲として酸素が5~30原子、窒素が20~55原子、シリコンが25~35原子、水素が10~30原子の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。不純物半導体膜131a、131bは、nチャネル型薄膜トランジスタの場合は、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン等で形成される。また、リンが添加されたアモルファスシリコン及びリンが添加された微結晶シリコンの積層構造とすることもできる。なお、pチャネル型薄膜トランジスタの場合は、不純物半導体膜131a、131bは、ボロンが添加された微結晶シリコン、ボロンが添加されたアモルファスシリコン等で形成する。なお、半導体積層体133と、配線129a、129bとがオーミックコンタクトをする場合は、不純物半導体膜131a、131bを設けなくともよい。配線129a、129bは、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金ゲート電極103に用いることができるAl-Nd合金等により形成してもよい。ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の膜を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としてもよい。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物で挟んだ積層構造としてもよい。絶縁膜137は、ゲート絶縁膜105と同様の材料を適宜用いることができる。なお、図1Bに示すように、絶縁膜137を積層構造とする場合は、半導体積層体133に接する層を、酸化シリコン膜、酸化アルミニウム膜等の酸化絶縁膜137aで形成することが好ましい。これは、絶縁膜137上にバックゲート電極を設ける場合、半導体積層体133において絶縁膜137に接する領域はチャネル領域として機能する。チャネル領域における窒素濃度を低減させることで、薄膜トランジスタの信頼性を高めることができるためである。バックゲート電極139は、配線129a、129bの材料を適宜用いることができる。また、バックゲート電極139は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料や、グラフェンを用いて形成することができる。本実施の形態に示す薄膜トランジスタは、チャネル領域となる微結晶半導体領域において、窒素濃度が低い。このため、チャネル領域における欠陥を低減できるため、薄膜トランジスタの信頼性を高めることができる。次に、薄膜トランジスタの作製方法について、図3乃至図6を参照して説明する。図3及び図5は、作製工程中の薄膜トランジスタの断面図を示す。なお、薄膜トランジスタは、p型よりもn型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、n型の薄膜トランジスタの作製方法について説明する。図3Aに示すように、基板101上にゲート電極103を形成する。次に、ゲート電極103第1のゲート電極ともいう。を覆うゲート絶縁膜105を形成し、ゲート絶縁膜105上に微結晶半導体膜109を形成する。ゲート電極103は、基板101上に、スパッタリング法または真空蒸着法を用いて、上記した材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極103と、基板101との密着性向上を目的として、上記の金属材料の窒化絶縁膜を、基板101と、ゲート電極103との間に設けてもよい。ここでは、基板101上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて、当該導電膜をエッチングする。なお、ゲート電極103の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極103上に形成される絶縁膜、半導体膜及び配線が、ゲート電極103の段差箇所において切断しないためである。ゲート電極103の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。また、ゲート電極103を形成する工程により、ゲート配線走査線及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極103とは別に設けてもよい。ここで、ゲート絶縁膜105から微結晶半導体膜109の成膜手順について、図4を用いて説明する。図4AはCVD装置の概略図であり、図4Bはゲート絶縁膜から微結晶半導体膜の成膜手順を示すフロー図である。図4Aに示すようにCVD装置には、ロードロック室251と、搬送室253と、処理室255とを有する。ロードロック室251と搬送室253の間、搬送室253と処理室255の間には、ゲートバルブ257a、257bが設けられており、それぞれを所定の圧力に設定することができる。CVD装置のロードロック室251のカセットに、ゲート電極103が形成された基板101を設置する。次に、ゲートバルブ257aを開放し、カセットから搬送室253に基板を移動したのち、ゲートバルブ257aを閉じる。次に、ゲートバルブ257bを開放した後、処理室255に基板を搬送する図4BのS201。この後、ゲートバルブ257bを閉じる。次に、基板101及びゲート電極103上にゲート絶縁膜105を形成する図4BのS202。ゲート絶縁膜105は、CVD法またはスパッタリング法等を用いて形成することができる。ゲート絶縁膜105を形成する際のグロー放電プラズマの生成は、3MHzから30MHz、代表的には13.56MHz、27.12MHzのHF帯の高周波電力、または30MHzより大きく300MHz程度までのVHF帯の高周波電力、代表的には、60MHzを印加することで行われる。また、1GHz以上のマイクロ波の高周波電力を印加することで行われる。なお、高周波電力がパルス状に印加されるパルス発振や、連続的に印加される連続発振とすることができる。また、HF帯の高周波電力と、VHF帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、均一性を高めることができると共に、堆積速度を高めることができる。高周波数が1GHz以上であるマイクロ波プラズマCVD装置を用いてゲート絶縁膜105を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。また、ゲート絶縁膜105として、有機シランガスを用いたCVD法により酸化シリコン膜を形成することで、後に形成する半導体膜の結晶性を高めることが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、珪酸エチルTEOS:化学式SiOC2H54、テトラメチルシランTMS:化学式SiCH34、テトラメチルシクロテトラシロキサンTMCTS、オクタメチルシクロテトラシロキサンOMCTS、ヘキサメチルジシラザンHMDS、トリエトキシシランSiHOC2H53、トリスジメチルアミノシランSiHNCH323等のシリコン含有化合物を用いることができる。次に、ゲートバルブ257bを開放した後、搬送室253に基板を搬送する図4BのS203。この後、ゲートバルブ257bを閉じる。次に、処理室255の内部をクリーニングする図4BのS204。処理室255の内部のクリーニングとしては、CF4、NF3、F2等のフッ素系のガスを処理室255内に導入し、グロー放電プラズマを発生させることで、反応性の高いフッ素ラジカルが処理室255の内壁に付着したゲート絶縁膜をエッチングする。または、反応性の高いClF3を処理室255内に充填させ、処理室255の内壁に付着したゲート絶縁膜を除去する。この結果、処理室255の不純物及び窒素濃度を低減することができる。次に、処理室255の内壁に保護膜を形成する図4BのS205。保護膜としては、微結晶半導体膜に混入しても不純物とならない元素で形成された膜が好ましく、代表的には、アモルファスシリコン膜、微結晶シリコン膜等を形成する。処理室255の内壁に保護膜を形成することで、処理室の成分やクリーニングに用いたガスが、微結晶半導体膜に混入することを低減することができる。次に、ゲートバルブ257bを開放した後、処理室255に基板を搬送する図4BのS206。この後、ゲートバルブ257bを閉じる。次に、ゲート絶縁膜105上に微結晶半導体膜109を形成する図4BのS207。図4Bに示すように、ゲート絶縁膜105と微結晶半導体膜109との形成工程の間に、処理室内のクリーニング及び保護膜の形成を行うことで、微結晶半導体膜109への不純物の混入を低減することができる。特に、ゲート絶縁膜105に窒化絶縁膜を用い、且つ窒化絶縁膜が処理室255内に残存した状態で微結晶半導体膜109を形成すると、該窒化絶縁膜がプラズマに暴露され、処理室255内に窒素が浮遊する。該状態で微結晶半導体膜を形成すると、微結晶半導体膜109に当該窒素が混入してしまう。しかしながら、処理室255から搬送室253へ基板を搬送した後、処理室255の内部をクリーニングし、処理室255の内壁に保護膜を形成することで、微結晶半導体膜109の窒素の濃度を低減することができる。微結晶半導体膜109は、プラズマCVD装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈する条件により、微結晶シリコン、微結晶シリコンゲルマニウム等を形成する。このときの堆積温度は、室温~350°Cとすることが好ましく、より好ましくは150~280°Cとする。なお、上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、SiH4、Si2H6、GeH4、Ge2H6等がある。なお、微結晶半導体膜109の原料ガスに、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを添加することで、微結晶半導体膜109の成膜速度が高まる。この結果、成膜速度が高まることで、微結晶半導体膜109に混入される不純物量が低減するため、微結晶半導体膜109の結晶性を高めることができる。また、微結晶半導体膜109の原料ガスとして、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを用いることで、高いパワーを供給せずとも安定したプラズマを発生させることが可能であるため、微結晶半導体膜109のプラズマダメージを低減することが可能であり、微結晶半導体膜109の結晶性を高めることができる。微結晶半導体膜109のCVD法による形成工程において、グロー放電プラズマの生成は、ゲート絶縁膜105に示すグロー放電プラズマの生成条件を適宜用いることができる。なお、微結晶半導体膜109を形成する前に、CVD装置の処理室内の気体を排気しながら、処理室内にシリコンまたはゲルマニウムを含む堆積性気体を導入して、処理室内の不純物を除去することで、微結晶半導体膜109における不純物量を低減することが可能である。次に、図3Bに示すように、微結晶半導体膜109上に半導体膜111を形成する。半導体膜111は、微結晶半導体領域111a及び非晶質半導体領域111bで構成される。次に、半導体膜111上に、不純物半導体膜113を形成する。次に、不純物半導体膜113上にレジストで形成されるマスク115を形成する。微結晶半導体膜109を種結晶として、部分的に結晶成長させる条件結晶成長を抑制する条件で、微結晶半導体領域111a及び非晶質半導体領域111bを有する半導体膜111を形成することができる。半導体膜111は、プラズマCVD装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。グロー放電プラズマの生成は、ゲート絶縁膜105と同様にすることができる。このとき、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比は、種結晶107または微結晶半導体膜109と同様に微結晶半導体膜を形成する流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、種結晶107及び微結晶半導体膜109の堆積条件よりも、結晶成長を抑制することができる。具体的には、半導体膜111の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、非晶質半導体領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶半導体領域の結晶成長が停止し、非晶質半導体領域のみが堆積される。この結果、半導体膜111において、微結晶半導体領域111a、及び欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い半導体膜で形成される非晶質半導体領域111bを形成することができる。ここでは、半導体膜111を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が10~2000倍、好ましくは10~200倍である。なお、通常の非晶質半導体膜を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は0~5倍である。また、半導体膜111の原料ガスに、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを導入することで、成膜速度を高めることができる。半導体膜111の厚さは、厚さ50~350nmとすることが好ましく、さらに好ましくは120~250nmとする。ここでは、半導体膜111の原料ガスに窒素を含む気体を含ませて、微結晶半導体領域111a及び非晶質半導体領域111bを有する半導体膜111を形成したが、他の半導体膜111の形成方法として、微結晶半導体膜109の表面に窒素を含む気体を曝して、微結晶半導体膜109の表面に窒素を吸着させた後、シリコンまたはゲルマニウムを含む堆積性気体及び水素を原料ガスとして、微結晶半導体領域111a及び非晶質半導体領域111bを有する半導体膜111を形成することができる。不純物半導体膜113は、プラズマCVD装置の反応室内において、シリコンを含む堆積性気体と、水素と、ホスフィン水素希釈またはシラン希釈とを混合し、グロー放電プラズマにより形成する。これにより、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンが形成される。なお、p型の薄膜トランジスタを作製する場合は、不純物半導体膜113として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。また、不純物半導体膜113を、リンが添加された微結晶シリコン、またはボロンが添加された微結晶シリコンで形成する場合は、半導体膜111と、不純物半導体膜113との間に、微結晶半導体膜、代表的には微結晶シリコン膜を形成することで、界面の特性を向上させることができる。この結果、不純物半導体膜113と、半導体膜111との界面に生じる抵抗を低減することができる。この結果、薄膜トランジスタのソース領域、半導体膜、及びドレイン領域を流れる電流量を増加させ、オン電流及び電界効果移動度の増加が可能となる。レジストで形成されるマスク115はフォトリソグラフィ工程により形成することができる。次に、レジストで形成されるマスク115を用いて、微結晶半導体膜109、半導体膜111、及び不純物半導体膜113をエッチングする。この工程により、微結晶半導体膜109、半導体膜111、及び不純物半導体膜113を素子毎に分離し、半導体積層体117、及び不純物半導体膜121を形成する。なお、半導体積層体117は、微結晶半導体膜109、及び半導体膜111の微結晶半導体領域を含む微結晶半導体領域117aと、半導体膜111の非晶質半導体領域を含む非晶質半導体領域117bとを有する。この後、レジストで形成されるマスク115を除去する図3C参照。。次に、不純物半導体膜121上に導電膜127を形成する図5A参照。。導電膜127は、CVD法、スパッタリング法または真空蒸着法を用いて形成する。また、導電膜127は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。次に、フォトリソグラフィ工程によりレジストで形成されるマスクを形成し、当該レジストで形成されるマスクを用いて導電膜127をエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを形成する図5B参照。。導電膜127のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線129a、129bの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。次に、不純物半導体膜121及び半導体積層体117の一部をエッチングして、ソース領域及びドレイン領域として機能する不純物半導体膜131a、131bを形成する。また、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133を形成する。このとき、微結晶半導体領域133aが凹部となり、且つ窒素を含む微結晶半導体領域を除去するように半導体積層体117をエッチングすることで、配線129a、129bで覆われる領域では微結晶半導体領域133a及び非晶質半導体領域133bが積層され、配線129a、129bで覆われず、かつゲート電極と重なる領域においては、微結晶半導体領域133aが露出する半導体積層体133となる。このときの微結晶半導体領域133aの露出部は平坦である。ここでは、配線129a、129bの端部と、不純物半導体膜131a、131bの端部とが揃っているが、配線129a、129bの端部と、不純物半導体膜131a、131bの端部とがずれ、断面において、配線129a、129bの端部が、不純物半導体膜131a、131bの端部より内側に位置してもよい。次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している微結晶半導体領域133a及び非晶質半導体領域133bにダメージが入らず、且つ微結晶半導体領域133a及び非晶質半導体領域133bに対するエッチング速度が低い条件を用いる。エッチングガスとしては、代表的にはCl2、CF4、またはN2等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマICP:InductivelyCoupledPlasma方式、容量結合型プラズマCCP:CapacitivelyCoupledPlasma方式、電子サイクロトン共鳴プラズマECR:ElectronCyclotronResonance方式、反応性イオンエッチングRIE:ReactiveIonEtching方式等を用いることができる。次に、微結晶半導体領域133a及び非晶質半導体領域133bの表面にプラズマ処理、代表的には水プラズマ処理、酸素プラズマ処理、オゾンプラズマ処理、N2Oプラズマ処理、酸素及び水素の混合ガスによるプラズマ処理等の酸化ガス雰囲気によるプラズマ処理を行う。水プラズマ処理は、水蒸気H2O蒸気に代表される、水を主成分とするガスを反応空間に導入し、プラズマを生成して、行うことができる。この後、レジストで形成されるマスクを除去する。なお、当該レジストで形成されるマスクの除去は、不純物半導体膜121及び半導体積層体117のドライエッチング前に行ってもよい。上記したように、微結晶半導体領域133a及び非晶質半導体領域133bを形成した後に、微結晶半導体領域133a及び非晶質半導体領域133bにダメージを与えない条件で更なるドライエッチングを行うことで、露出した微結晶半導体領域133a及び非晶質半導体領域133b上に存在する残渣などの不純物を除去することができる。また、ドライエッチングに続けて、水プラズマ処理、または水素及び酸素の混合ガスによるプラズマ処理を行うことで、レジストで形成されるマスクの残渣を除去すると共に、微結晶半導体領域133aの欠陥を低減することができる。また、酸化ガス雰囲気によるプラズマ処理を行うことで、絶縁膜137側の微結晶半導体領域の表面に酸化絶縁膜を形成できるため、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。なお、フォトリソグラフィ工程によりレジストで形成されるマスクを導電膜127上に形成し、当該レジストで形成されるマスクを用いて導電膜127をエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを形成する。次に、不純物半導体膜121をエッチングして、ソース領域及びドレイン領域として機能する不純物半導体膜131a、131bを形成する。この際、半導体積層体117の一部がエッチングされる場合もある。次に、レジストで形成されるマスクを除去した後、半導体積層体117の一部をエッチングして、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133を形成してもよい。当該エッチング工程のエッチングガスとして、HBrと、CF4、NF3、及びSF6の一以上と、酸素との混合ガスを用いることで、エッチングの残渣物を低減することが可能であるため、薄膜トランジスタの電気的特性のバラツキを低減することができる。また、レジストで形成されるマスクを除去する工程において、微結晶半導体領域117aが非晶質半導体領域117bに覆われているため、微結晶半導体領域117aが剥離液、及びレジストの残渣物に触れることがない。また、レジストで形成されるマスクを除去した後、配線129a、129bを用いて、非晶質半導体領域117bをエッチングして、微結晶半導体領域133aを露出する。このため、剥離液、及びレジストの残渣物に触れた非晶質半導体領域は、バックチャネルには残存しない。この結果、バックチャネルに残存した剥離液、及びレジストの残渣物によるリーク電流が発生しないため、薄膜トランジスタのオフ電流をより低減することができる。以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、オン電流及び電界効果移動度が高く、オフ電流が低く、且つ電気特性の変動が少ないシングルゲート型の薄膜トランジスタを生産性高く作製することができる。次に、半導体積層体133及び配線129a、129bの上に絶縁膜137を形成する。絶縁膜137は、ゲート絶縁膜105と同様に形成することができる。次に、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて絶縁膜137に開口部図示しない。を形成する。次に、絶縁膜137上にバックゲート電極139を形成してもよい図5C参照。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。バックゲート電極139は、スパッタリング法により、上記材料のいずれかを用いた薄膜を形成した後、フォトリソグラフィ工程によって形成したレジストで形成されるマスクを用いて上記薄膜をエッチングすることで、形成できる。また、透光性を有する導電性高分子を含む導電性組成物を塗布または印刷した後、焼成して形成することができる。次に、薄膜トランジスタの上面図である図6を用いて、バックゲート電極の形状を説明する。図6Aに示すように、バックゲート電極139は、ゲート電極103と平行に形成することができる。この場合、バックゲート電極139に印加する電位と、ゲート電極103に印加する電位とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。また、図6Bに示すように、バックゲート電極139は、ゲート電極103に接続させることができる。即ち、ゲート絶縁膜105及び絶縁膜137に形成した開口部150において、ゲート電極103及びバックゲート電極139が接続する構造とすることができる。この場合、バックゲート電極139に印加する電位と、ゲート電極103に印加する電位とは、等しい。この結果、半導体膜において、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。また、図6Cに示すように、バックゲート電極139は、ゲート電極103と接続せず、フローティングでもよい。バックゲート電極139に電位を印加せずとも、チャネル領域が、微結晶半導体領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。さらには、図6Dに示すように、バックゲート電極139は、絶縁膜137を介して配線129a、129bと重畳してもよい。ここでは、図6Aに示す構造のバックゲート電極139を用いて示したが、図6B及び図6Cに示すバックゲート電極139も同様に配線129a、129bと重畳してもよい。本実施の形態では、ゲート絶縁膜上に微結晶半導体膜を形成する前に、処理室内のクリーニング及び保護膜の形成を行うため、ゲート絶縁膜に接する微結晶半導体膜の窒素濃度を低減できる。また、本実施の形態に示す薄膜トランジスタは、チャネル領域となる微結晶半導体領域において、ゲート絶縁膜側及び絶縁膜側のそれぞれで窒素濃度が低いため、当該領域における欠陥を低減することができる。このため、薄膜トランジスタの信頼性を向上させることができる。また、ソース領域及びドレイン領域として機能する不純物半導体膜と重なる微結晶半導体領域において、錐形状または逆錐形状である窒素を有する微結晶半導体領域を有する。このため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向膜厚方向における抵抗を下げることが可能である。また、微結晶半導体領域と不純物半導体膜との間に、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い、窒素を含む非晶質半導体領域を有するため、トンネル電流が流れにくくなり、オフ電流を低減できる。以上のことから、オン電流及び電界効果移動度が高く、オフ電流が低く、且つ電気特性の変動が少ない薄膜トランジスタを作製することができる。実施の形態2本実施の形態では、実施の形態1と異なる窒素濃度の低い微結晶半導体膜の形成方法について、図7を用いて説明する。本実施の形態では、処理室を複数有する、所謂マルチチャンバーのCVD装置を用いてゲート絶縁膜及び微結晶半導体膜を形成することが、実施の形態1と異なる。図7AはCVD装置の概略図であり、図7Bはゲート絶縁膜から微結晶半導体膜の成膜手順を示すフロー図である。図7AはCVD装置の一形態の概略図である。CVD装置はロードロック室251と、搬送室253と、第1の処理室265と、第2の処理室267を有し、ロードロック室251と搬送室253の間、搬送室253と第1の処理室265の間、搬送室253と第2の処理室267の間には、ゲートバルブ257a、257b、257cが設けられており、それぞれを所定の圧力に設定することができる。実施の形態1と同様に、CVD装置のロードロック室251のカセットに、ゲート電極103が形成された基板101を設置し、搬送室253を介して第1の処理室265に搬送する図7BのS201。この後、ゲートバルブ257bを閉じる。次に、基板101及びゲート電極103上に、実施の形態1と同様に、ゲート絶縁膜105を形成する図7BのS202。次に、ゲートバルブ257bを開放した後、搬送室253に基板を搬送する図7BのS203。この後、ゲートバルブ257bを閉じる。次に、ゲートバルブ257cを開放した後、第2の処理室267に基板を搬送する図7BのS211。この後、ゲートバルブ257cを閉じる。次に、ゲート絶縁膜105上に微結晶半導体膜109を形成する図7BのS212。本実施の形態では、第1の処理室265は、ゲート絶縁膜のみを形成する処理室とし、第2の処理室267は、微結晶半導体膜のみを形成する処理室とする。ゲート絶縁膜105と微結晶半導体膜109とをそれぞれ異なる処理室で形成することで、微結晶半導体膜109への不純物の混入を低減することが可能である。このため、微結晶半導体膜109の窒素濃度を低減することができる。実施の形態3本実施の形態では、実施の形態1及び実施の形態2よりも、微結晶半導体膜に含まれる窒素濃度を低減することが可能な方法について、図4及び図8を用いて説明する。なお、本実施の形態では、実施の形態1を用いて説明するが、適宜実施の形態2に適用することができる。実施の形態1と同様に、CVD装置のロードロック室251のカセットに、ゲート電極103が形成された基板101を設置し、搬送室253を介して処理室255に搬送する図8のS201。この後、ゲートバルブ257bを閉じる。次に、基板101及びゲート電極103上に、実施の形態1と同様に、ゲート絶縁膜105を形成する図8のS202。次に、酸化ガスを処理室255に導入した後、グロー放電を発生させて、ゲート絶縁膜105の表面を酸素プラズマに曝し、ゲート絶縁膜105の表面に酸化絶縁膜を形成する図8のS221。酸化絶縁膜としては、酸化シリコン膜、酸化アルミニウム膜等がある。酸化ガスとしては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。酸素プラズマにゲート絶縁膜105を曝して、ゲート絶縁膜105の表面に酸化絶縁膜を形成することで、後の微結晶半導体膜109の形成のときに、ゲート絶縁膜105から窒素やそのほかの不純物が処理室内に脱離することを防ぐことができる。このため、微結晶半導体膜109の窒素濃度をより低減することが可能である。さらに、窒素を含まない気体、代表的には、酸素、オゾン、水蒸気、酸素及び水素の混合気体等の雰囲気でプラズマを発生させると、ゲート絶縁膜105の表面に窒素濃度が低減された酸化絶縁膜を形成することが可能であるため、後に形成する微結晶半導体膜109の窒素濃度をさらに低減することができる。次に、ゲートバルブ257bを開放した後、搬送室253に基板を搬送する図8のS203。この後、ゲートバルブ257bを閉じる。次に、実施の形態1と同様に、処理室255の内部をクリーニングする図8のS204。次に、処理室255の内壁に保護膜を形成する図8のS205。次に、ゲートバルブ257bを開放した後、処理室255に基板を搬送する図8のS206。この後、ゲートバルブ257bを閉じる。次に、ゲート絶縁膜105上に微結晶半導体膜109を形成する図8のS207。本実施の形態では、ゲート絶縁膜の表面を酸素プラズマ処理することにより、保護膜として機能する酸化絶縁膜をゲート絶縁膜表面に形成できるため、微結晶半導体膜109への不純物の混入を低減することが可能である。このため、微結晶半導体膜109の不純物濃度、さらには窒素濃度を低減することができる。実施の形態4本実施の形態では、実施の形態1乃至実施の形態3の微結晶半導体膜と比較して、混相粒の緻密な微結晶半導体膜の作製方法について、図9を用いて説明する。図9Aに示すように、実施の形態1と同様に、基板101上にゲート電極103を形成し、基板101及びゲート電極103上にゲート絶縁膜105を形成する。次に、ゲート絶縁膜105上に種結晶107を形成する。種結晶107としては、微結晶半導体膜、代表的には、微結晶シリコン膜、微結晶シリコンゲルマニウム膜等を用いて形成する。種結晶107は、複数の混相粒が分散した状態、混相粒が連続した膜の状態、または混相粒及び非晶質半導体が連続した膜の状態を含む。このため、種結晶107は、混相粒が隣接せず、混相粒の間に隙間を有するものも含まれる。種結晶107は、プラズマCVD装置の反応室内において、結晶性を高くする条件を用いて、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を67Pa以上13332Pa以下0.5Torr以上100Torr以下とする条件により、微結晶シリコン、微結晶シリコンゲルマニウム等を形成する。このときの堆積温度は、室温~350°Cとすることが好ましく、より好ましくは150~280°Cとする。なお、上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。結晶性を高くする条件を用いることで、結晶成長が促進され、混相粒の結晶性が高まる。即ち、混相粒に含まれる結晶子の大きさが増大する。種結晶107の原料ガスに、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを添加することで、種結晶107の成膜速度が高まる。この結果、成膜速度が高まることで、種結晶107に混入される不純物量が低減するため、種結晶107の結晶性を高めることができる。また、種結晶107の原料ガスとして、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを用いることで、高いパワーを供給せずとも安定したプラズマを発生させることが可能であるため、種結晶107のプラズマダメージを低減することが可能であり、混相粒の結晶性を高めることができる。種結晶107を形成する際のグロー放電プラズマの生成は、微結晶半導体膜109の条件を適宜用いることができる。次に、図9Bに示すように、種結晶107上に微結晶半導体膜108を形成する。微結晶半導体膜108は、混相粒の結晶を成長させて混相粒の隙間を埋める条件で形成することを特徴とする。なお、微結晶半導体膜108の厚さは、30nm以上100nm以下が好ましい。微結晶半導体膜108は、プラズマCVD装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、処理室内の圧力を1333Pa以上13332Pa以下10Torr以上100Torr以下として、グロー放電プラズマにより形成する。または、原料ガスに、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを混合し、処理室内の圧力を1333Pa以上13332Pa以下10Torr以上100Torr以下として、グロー放電プラズマにより形成する。なお、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比を周期的に増減させ、且つ処理室内の圧力を1333Pa以上13332Pa以下10Torr以上100Torr以下としてもよい。上記種結晶107の隙間を埋めつつ、且つ結晶成長を促す条件により、微結晶シリコン、微結晶シリコンゲルマニウム等を形成する。この結果、微結晶半導体膜108は、非晶質半導体に対する結晶領域の割合が増加すると共に、混相粒の間が密となり、結晶性が高まる。このときの堆積温度は、室温~350°Cとすることが好ましく、より好ましくは150~280°Cとする。なお、上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。微結晶半導体膜108を形成する際、グロー放電プラズマの生成は、実施の形態1に示す微結晶半導体膜109の条件を適宜用いることができる。なお、種結晶107及び微結晶半導体膜108のグロー放電プラズマの生成は、同じ条件で行うことでスループットを向上させることができるが、異なっていてもよい。微結晶半導体膜108の成膜条件として、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を1333Pa以上13332Pa以下10Torr以上100Torr以下とすると、処理室内の圧力が高いため、堆積性気体の平均自由行程が短く、プラズマイオンのエネルギーが低くなり、微結晶半導体膜108の被覆率が向上すると共に、微結晶半導体膜108に対するイオンダメージが低減し、欠陥低減に寄与する。また、シリコンまたはゲルマニウムを含む堆積性気体の希釈比が高く、水素ラジカルの生成量が増加するため、非晶質半導体領域をエッチングしつつ、混相粒に含まれる結晶子を種結晶として結晶成長する。この結果、微結晶半導体膜108は、非晶質半導体領域に対する結晶領域の割合が増加し、結晶性が高まる。また、微結晶半導体膜108の欠陥低減に寄与する。以上の工程により、混相粒が緻密であり、結晶性が高い微結晶半導体膜を形成することができる。なお、種結晶107の成膜条件の圧力より微結晶半導体膜108の成膜条件の圧力が高くともよい。または、種結晶107の成膜条件の圧力より微結晶半導体膜108の成膜条件の圧力が低くともよい。または、種結晶107の成膜条件の圧力と、微結晶半導体膜108の成膜条件の圧力とは同じであってもよい。なお、種結晶107の厚さは1nm以上10nm以下が好ましい。種結晶107の厚さが10nmより厚いと、微結晶半導体膜108が堆積しても、混相粒の隙間を埋めることが困難となると共に、種結晶107の内部に含まれる非晶質半導体のエッチングが困難となり、種結晶107及び微結晶半導体膜108の結晶性が低減する。一方、種結晶107は、混相粒が形成される必要があるため、種結晶107の厚さは1nm以上であることが好ましい。また、微結晶半導体膜108の厚さは、30nm以上100nm以下が好ましい。微結晶半導体膜108の厚さを30nm以上とすることで、薄膜トランジスタの電気特性のばらつきを低減することができる。また、微結晶半導体膜108の厚さを100nm以下とすることで、スループットを向上させるとともに応力による膜剥がれを抑制することができる。本実施の形態により、混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜を作製することができる。なお、更に微結晶半導体膜の結晶性を高めるため、微結晶半導体膜108上に結晶性の高い条件で微結晶半導体膜を形成してもよい。微結晶半導体膜108より結晶性の高い条件は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量の比を、微結晶半導体膜108の成膜条件より高くして堆積性気体を希釈し、且つ処理室内の圧力を1333Pa以上13332Pa以下10Torr以上100Torr以下とする条件である。または、微結晶半導体膜108より結晶性の高い条件として、微結晶半導体膜108と同様に、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比を周期的に増減させ、且つ処理室内の圧力を1333Pa以上13332Pa以下10Torr以上100Torr以下としてもよい。このとき、シリコンまたはゲルマニウムを含む堆積性気体に対する水素の流量比が低い場合の水素の流量比を、微結晶半導体膜108の成膜条件より高くすることによって、結晶性を更に高めることが可能である。この後、実施の形態1の図3B以降の工程を行うことで、オン電流及び電界効果移動度が高く、オフ電流が低く、且つ電気特性の変動が少ない薄膜トランジスタを作製することができる。なお、本実施の形態では、実施の形態1を用いて説明したが、適宜他の実施の形態を用いることができる。実施の形態5本実施の形態では、実施の形態1乃至実施の形態4と比較して、さらに、オフ電流の低減が可能な薄膜トランジスタの作製方法について、図3及び図10を用いて説明する。実施の形態1と同様に、図3A乃至図3Cの工程を経て、図10Aに示すように、半導体積層体117を形成する。次に、レジストで形成されるマスク115を残存させたまま、半導体積層体117の側面をプラズマ123に曝すプラズマ処理を行う。ここでは、酸化ガスまたは窒化ガス雰囲気でプラズマを発生させて、半導体積層体117をプラズマ123に曝す。酸化ガスとしては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。また、窒化ガスとしては、窒素、アンモニア、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。酸化ガスまたは窒化ガス雰囲気でプラズマを発生させることで、酸素ラジカルまたは窒素ラジカルが発生する。当該ラジカルは半導体積層体117と反応し、半導体積層体117の側面に絶縁領域を形成することができる。なお、プラズマを照射する代わりに、紫外光を照射し、酸素ラジカルまたは窒素ラジカルを発生させてもよい。また、酸化ガスとして、酸素、オゾン、水蒸気、酸素及び水素の混合気体を用いると、図10Bに示すように、プラズマ照射によりレジストが後退し、上面及び下面の面積が縮小したマスク115aが形成される。このため、当該プラズマ処理により、半導体積層体117の側面と共に、露出された不純物半導体膜121が酸化し、半導体積層体117の側面及び不純物半導体膜121の側面及び上面の一部にも絶縁領域125が形成される。次に、実施の形態1に示すように、図5A及び図5Bと同様の工程を経て、図5Cに示すように、ソース電極及びドレイン電極として機能する配線129a、129b、ソース領域及びドレイン領域として機能する不純物半導体膜131a、131b、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133、絶縁膜137を形成することで、シングルゲート型の薄膜トランジスタを作製することができる。また、図示しないが、絶縁膜137上にバックゲート電極を形成することで、デュアルゲート型の薄膜トランジスタを作製することができる。本実施の形態により、半導体積層体133及び配線129a、129bの間に絶縁領域を設けることにより、配線129a、129bから半導体積層体133へのホールの注入を抑制することが可能であり、オフ電流が低く、電界効果移動度及びオン電流の高い薄膜トランジスタを作製することができる。なお、本実施の形態では、実施の形態1を用いて説明したが、適宜他の実施の形態を用いることができる。実施の形態6上記実施の形態により薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置表示装置ともいう。を作製することができる。また、薄膜トランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。表示装置は表示素子を含む。表示素子としては液晶素子液晶表示素子ともいう、発光素子発光表示素子ともいうを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ELElectroLuminescence素子、有機EL素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源照明装置含むを指す。また、コネクタ、例えばFPCFlexibleprintedcircuitもしくはTABTapeAutomatedBondingテープもしくはTCPTapeCarrierPackageが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOGChipOnGlass方式によりIC集積回路が直接実装されたモジュールも全て表示装置に含むものとする。本実施の形態に示す半導体装置は、実施の形態1乃至実施の形態5に示す、オフ電流が低く、電界効果移動度及びオン電流の高い薄膜トランジスタを用いて作製することができる。このため、薄膜トランジスタの面積を小さくすることが可能であり、半導体装置への高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示すように薄膜トランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能であると共に、画像の経年変化を低減することができる。なお、上記半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍電子ブック、ポスター、デジタルサイネージ、PIDPublicInformationDisplay、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。また、上記半導体装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、またはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などがある。本実施例では、先の実施の形態に示す方法を用いて作製した薄膜トランジスタの信頼性を調べた結果について説明する。本実施例においては、作製条件の異なる試料A乃至試料Cの薄膜トランジスタを作製して、薄膜トランジスタの信頼性を調べた。はじめに、試料A乃至試料Cの作製方法について、図3、図5及び図9に示す断面図を参照して説明する。なお、試料A乃至試料Cは作製条件が異なるが、ほぼ同様の断面構造を有するので、試料A乃至試料Cの作製方法は、同一の図面、図3、図5及び図9を用いて示す。また、試料A乃至試料Cに格別に言及しない作製工程については、全ての試料で同様の作製工程を行っている。まず、基板101上に下地絶縁膜ここでは図示しない。を形成し、下地絶縁膜上にゲート電極103を形成した。ここでは、基板101として、ガラス基板コーニング製EAGLEXGを用いた。ゲート電極103は、アルミニウム層をチタン層により挟持した構造とした。具体的には、まず、チタンターゲットをアルゴンイオンでスパッタリングして、厚さ50nmの第1のチタン膜を下地絶縁膜上に形成した。このとき、導入するアルゴンの流量を20sccmとし、処理室内の圧力を0.1Pa、印加電圧を12kW、基板温度を室温とした。次に、第1のチタン膜の上に、アルミニウムターゲットをアルゴンイオンでスパッタリングして、厚さ100nmのアルミニウム膜を形成した。このとき、導入するアルゴンの流量を50sccmとし、処理室内の圧力を0.4Pa、印加電圧を4kW、基板温度を室温とした。次に、アルミニウム膜上にチタンターゲットをアルゴンイオンでスパッタリングして、厚さ50nmの第2のチタン膜を形成した。第2のチタン膜は第1のチタン膜と同様の方法で形成した。つまり、導入するアルゴンの流量を20sccmとし、処理室内の圧力を0.1Pa、印加電圧を12kW、温度を室温とした。次に、第2のチタン膜上にレジストを塗布し、第1のフォトマスクを用いて露光した後、現像してレジストで形成されたマスクを形成した。次に、当該レジストで形成されるマスクを用いてエッチング処理を行って、ゲート電極103を形成した。ここでは、ICPInductivelyCoupledPlasma:誘導結合型プラズマ装置を用いて2段階のエッチングを行った。すなわち、ICPパワー600W、バイアスパワー250W、エッチングガスとして三塩化ホウ素を流量60sccmで導入し、塩素を流量20sccmで導入して、処理室内の圧力を1.2Paとし、第1のエッチングを行った後、ICPパワー500W、バイアスパワー50W、圧力2.0Pa、エッチングガスとして四フッ化炭素を流量80sccmで導入して処理室内の圧力を2.0Paとし、第2のエッチングを行った。その後、該レジストで形成されたマスクを除去した。次に、ゲート電極103及び下地絶縁膜上に、ゲート絶縁膜105を形成した。本実施例では、ゲート絶縁膜105として、厚さ300nmの窒化シリコン膜をプラズマCVD法によって形成した後、プラズマ処理を行った。窒化シリコン膜の堆積は、シランの流量を15sccm、アンモニアの流量を500sccm、窒素の流量を180sccm、水素の流量を200sccmとして原料ガスを導入し、処理室内の圧力を100Pa、RF電源周波数を13.56MHz、RF電源の電力を200Wとしてプラズマ放電を行った。なお、ゲート絶縁膜105の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極温度を200°C、下部電極温度を300°Cとし、上部電極と下部電極との間隔ギャップを26mmとした。試料A及び試料Bのゲート絶縁膜105には、一酸化二窒素N2O雰囲気でプラズマ処理を行い、試料Cのゲート絶縁膜105には、水素及び酸素の混合雰囲気でプラズマ処理を行った。なお、これらのプラズマ処理はゲート絶縁膜105を成膜した処理室と同じ処理室で連続して行った。このようにして、試料A及び試料Bよりも試料Cの方が、種結晶107中に窒素が取り込まれにくい条件でプラズマ処理を行った。試料A及び試料Bのゲート絶縁膜105へのプラズマ処理は、一酸化二窒素の流量を400sccmとして処理室内に導入し、処理室内の圧力を60Paとし、RF電源周波数を13.56MHzとし、RF電源の電力を300Wとして3分間のプラズマ放電を行った。なお、上記プラズマ処理は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を200°C、下部電極温度を300°Cとし、上部電極と下部電極との間隔を15mmとした。試料Cのゲート絶縁膜105へのプラズマ処理は、水素の流量を800sccm、酸素の流量を200sccmとして処理室内に導入し、処理室内の圧力を1250Paとし、RF電源周波数を13.56MHzとし、RF電源の電力を900Wとして3分間のプラズマ放電を行った。なお、上記プラズマ処理は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を200°C、下部電極温度を300°Cとし、上部電極と下部電極との間隔を15mmとした。次に、ゲート絶縁膜105上に、厚さ5nmの種結晶107をプラズマCVD法により形成した。ここで、試料Aは、ゲート絶縁膜105の成膜及びプラズマ処理を行った処理室と同じ処理室で種結晶107を形成し、試料B及び試料Cは、ゲート絶縁膜105の成膜及びプラズマ処理を行った処理室とは異なる処理室で種結晶107を形成した。このようにして、試料Aよりも試料B及び試料Cの方が、種結晶107中に窒素が取り込まれにくい条件で種結晶を形成した。なお、他の種結晶107の形成条件については、試料A乃至試料Cにおいて同様にした。試料A乃至試料Cの種結晶の堆積は、シランの流量を2sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入し、処理室内の圧力を1250Pa、RF電源周波数を13.56MHz、RF電源の電力を100Wとしてプラズマ放電を行った。なお、種結晶107の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極の温度を200°C、下部電極の温度を300°Cとし、上部電極と下部電極との間隔を7mmとした。ここまでの工程で得られた構成を図9Aに示す。次いで、ゲート絶縁膜105及び種結晶107の上に、厚さ65nmの微結晶半導体膜108をプラズマCVD法により形成した。微結晶半導体膜108の堆積は、シランの流量を1.5sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入し、処理室内の圧力を10000Pa、RF電源周波数を13.56MHz、RF電源の電力を300Wとしてプラズマ放電を行った。なお、微結晶半導体膜108の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極の温度を200°C、下部電極の温度を300°Cとし、上部電極と下部電極との間隔を7mmとした。本工程で得られた構成を図9Bに示す。次に、微結晶半導体膜108上に厚さ80nmの半導体膜111を形成し、半導体膜111上に厚さ50nmの不純物半導体膜113を形成した。半導体膜111及び不純物半導体膜113は、プラズマCVD法によって形成した。半導体膜111の堆積は、シランの流量を25sccm、1000ppmアンモニア水素希釈の流量を100sccm、水素の流量を650sccm、アルゴンの流量を750sccmとして材料ガスを導入し、処理室内の圧力を1250Paとし、RF電源周波数を13.56MHz、RF電源の電力を150Wとしてプラズマ放電を行った。なお、半導体膜111の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極温度を200°C、下部電極温度を300°Cとし、上部電極と下部電極との間隔を15mmとした。不純物半導体膜113としては、リンが添加されたアモルファスシリコン膜を形成した。不純物半導体膜113の堆積は、シランの流量を90sccm、5ホスフィンシラン希釈の流量を10sccm、水素の流量を500sccmとして材料ガスを導入し、処理室内の圧力を170Pa、RF電源周波数を13.56MHz、RF電源の電力を30Wとしてプラズマ放電を行った。なお、不純物半導体膜の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極温度を200°C、下部電極温度を300°Cとし、上部電極と下部電極との間隔を25mmとした。次に、不純物半導体膜113上にレジストを塗布した後、第2のフォトマスクを用いて露光し、現像して、レジストで形成されたマスク115を形成した。ここまでの工程で得られた構成を図3Bに示す。次に、レジストで形成されたマスク115を用いて、微結晶半導体膜108、半導体膜111、及び不純物半導体膜113をエッチングして、微結晶半導体領域117a及び非晶質半導体領域117bを有する半導体積層体117、及び不純物半導体膜121を形成した。エッチングを行うにあたり、本実施例では、ICP装置を用いて、ICPパワー450W、バイアスパワー100W、エッチングガスとして三塩化ホウ素を流量36sccm、四フッ化炭素を36sccm、酸素を8sccmで導入し、処理室内の圧力を2Paとして、微結晶半導体膜108、半導体膜111、及び不純物半導体膜113のエッチングを行った。その後、酸素プラズマ処理を行い、微結晶半導体領域117a及び非晶質半導体領域117bを有する半導体積層体117及び不純物半導体膜121の側面に酸化膜を形成した後、レジストで形成されたマスク115を除去した図示せず。。酸素プラズマ処理は、酸素の流量を100sccmとして導入して処理室内の圧力を0.67Paとし、基板温度を-10°Cとし、ソースパワーを2000W、バイアスパワーを350Wでプラズマ放電を行った。ここまでの工程で得られた構成を図3Cに示す。次に、ゲート絶縁膜105、半導体積層体117及び不純物半導体膜121を覆って導電膜127を形成した。本工程で得られた構成を図5Aに示す。本実施例では、導電膜127は、アルミニウム層をチタン層により挟持した構造とし、ゲート電極103と同様に形成した。ただし、第1のチタン膜の厚さを50nmとし、アルミニウム膜の厚さを200nmとし、第2のチタン膜の厚さを50nmとした。次に、導電膜127上にレジストを塗布した後、第3のフォトマスクを用いて露光し、現像して、レジストで形成されたマスクを形成した。当該レジストで形成されたマスクを用いて導電膜127及び不純物半導体膜121をドライエッチングして、配線129a及び配線129b、並びにソース領域及びドレイン領域として機能する不純物半導体膜131a、131bを形成した。本工程では、ICP装置を用いて、ICPパワー450W、バイアスパワー100W、エッチングガスとして三塩化ホウ素を流量60sccm、塩素を20sccmで導入し、処理室内の圧力を1.9Paとしてエッチングを行った。次に、レジストで形成されたマスクを除去した後、半導体積層体117を一部エッチングし、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133を形成した。本工程は、ICP装置を用いて、ICPパワー500W、バイアスパワー50W、エッチングガスとして臭化水素を流量125sccm、六フッ化硫黄を10sccm、酸素を5sccmで導入し、処理室内の圧力を1.7Paとして、エッチングを行った。なお、本工程では微結晶半導体領域133aの膜厚が50nmとなるようにエッチングを行った。なお、本実施例では、ソース電極及びドレイン電極として機能する配線129a、129bの平面形状は、直線型である。次に、半導体積層体133の表面を水プラズマ処理し、半導体積層体133表面に残留する不純物を除去した。本工程では、パワー1800Wとして水蒸気を流量300sccmで導入し、処理室内の圧力を66.5Paとして水プラズマ処理を行った。ここまでの工程で得られた構成を図5Bに示す。次に、絶縁膜137として、厚さ300nmの窒化シリコン膜を形成した。絶縁膜137の堆積は、シランの流量を20sccm、アンモニアの流量を220sccm、窒素の流量を450sccm、水素の流量を450sccmとして材料ガスを導入し、処理室内の圧力を160Pa、RF電源周波数を27MHz、RF電源の電力を200Wとしてプラズマ放電を行った。なお、絶縁膜137の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極温度を250°C、下部電極温度を290°Cとし、上部電極と下部電極との間隔を21mmとした。次に、絶縁膜137上にレジストを塗布した後、第4のフォトマスクを用いて露光し、現像してレジストで形成されたマスクを形成した。当該レジストで形成されたマスクを用いて絶縁膜の一部をドライエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを露出させた。また、絶縁膜137及びゲート絶縁膜105の一部をドライエッチングして、ゲート電極103を露出した。その後、レジストで形成されたマスクを除去した。次に、絶縁膜137上に導電膜を形成した後、該導電膜上にレジストを塗布し、第5のフォトマスクを用いて露光し、現像してレジストで形成されたマスクを形成した。当該レジストで形成されたマスクを用いて導電膜の一部をウェットエッチングして、バックゲート電極139を形成した。ここでは、導電膜として、スパッタリング法により厚さ50nmのインジウム錫酸化物を形成した後、ウェットエッチング処理によりバックゲート電極139を形成した。なお、ここでは図示しないが、バックゲート電極139は、ゲート電極103と接続されている。その後、レジストで形成されたマスクを除去した。以上の工程により、デュアルゲート型薄膜トランジスタの試料A乃至試料Cを作製した図5C参照。。次に、作製した試料A乃至試料Cについて、バイアス-熱ストレス試験以下、ゲートBT試験という。を行った結果を説明する。ここで、ゲートBT試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、ゲートBT試験前後におけるトランジスタのしきい値電圧及びシフト値の変化量は、信頼性を調べるための重要な指標となる。ゲートBT試験前後において、しきい値電圧Vth[V]及びシフト値Shift[V]の変化量が少ないほど信頼性が高い。本明細書中において、しきい値電圧Vthは、ゲート電圧Vg[V]を横軸、ドレイン電流の平方根Id1/2[A]を縦軸としてプロットした曲線312において、最大傾きであるId1/2の接線314を外挿したときの、接線314とVg軸即ち、Id1/2が0Aとの交点のゲート電圧で定義する図11A参照。なお、本明細書中においては、ドレイン電圧Vdを10Vとして、しきい値電圧を算出する。また、本明細書中において、シフト値Shiftは、ゲート電圧Vg[V]を横軸、ドレイン電流Id[A]の対数を縦軸にプロットした曲線316において、最大傾きであるIdの接線318を外挿したときの直線Id=1.0×10-12[A]との交点のゲート電圧で定義する図11B参照。なお、本明細書中においては、ドレイン電圧Vdを10Vとして、シフト値を算出する。ゲートBT試験の具体的な方法としては、トランジスタが形成されている基板の温度基板温度を一定に維持し、トランジスタのソース及びドレインをほぼ同電位とし、ゲートにソース及びドレインとは異なる電位を一定時間与える。基板温度は、試験目的に応じて適宜設定すればよい。なお、バイアスストレスをかける際に、ゲートに与える電位がソース及びドレインの電位よりも高い場合をゲートBT試験といい、ゲートに与える電位がソース及びドレインの電位よりも低い場合を-ゲートBT試験という。本実施例においては、基板温度を85°C、ストレス時間を12時間とし、ゲートBT試験及び-ゲートBT試験を試料A乃至試料Cについて行った。まず、ゲートBT試験について説明する。ゲートBT試験の対象となるトランジスタの初期特性を測定するため、基板温度を室温とし、ソース-ドレイン間電圧以下、ドレイン電圧という。を1Vまたは10Vとし、ソース-ゲート間電圧以下、ゲート電圧という。を-30V~30Vまで変化させたときのソース-ドレイン電流以下、ドレイン電流という。の変化特性、すなわちドレイン電圧1V及び10Vのときの試料A乃至試料CのVg-Id特性を測定した。次に、基板温度を85°Cまで上昇させた後、トランジスタのソースの電位を接地電位とし、ドレインの電位を0.1Vとした。続いて、ゲートに20Vを印加し、そのまま12時間保持して、試料A乃至試料Cにバイアスストレスと熱ストレスを与えた。それから、初期特性の測定と同じ条件でVg-Id特性を測定した。また、-ゲートBT試験もゲートBT試験と同様の方法で行った。ただし、-ゲートBT試験においては、ゲートに-20Vを印加し、そのまま12時間保持して、バイアスストレスと熱ストレスを与えた。試料A乃至試料CにゲートBT試験を行って測定したVg-Id特性をそれぞれ図12A乃至図12Cに示し、試料A乃至試料Cに-ゲートBT試験を行って測定したVg-Id特性をそれぞれ図13A乃至図13Cに示す。図12及び図13において、縦軸はドレイン電流Id[A]、横軸はゲート電圧Vg[V]である。また、曲線302はドレイン電圧を1Vとした初期特性を示し、曲線304はドレイン電圧を1VとしたゲートBT試験後のVg-Id特性を示し、曲線306はドレイン電圧を10Vとした初期特性を示し、曲線308はドレイン電圧を10VとしたゲートBT試験後のVg-Id特性を示す。図12より、ゲートBT試験前後のVg-Id特性の変化は、試料A、試料B、試料Cの順番に小さくなる傾向が読み取れる。特に試料Cにおいては、試料A及び試料Bと比較して、ゲートBT試験前後のVg-Id特性の変化が小さく抑えられている。また、図13からも同様の傾向を読み取ることができる。つまり、試料Aより試料Bの方が、試料A及び試料Bより試料Cの方が、薄膜トランジスタの信頼性が向上していることが推察される。ここで、図12及び図13に示す試料A乃至試料CのVg-Id特性から、ゲートBT試験前後におけるドレイン電圧が10Vのときのしきい値電圧の変化量ΔVth及びシフト値の変化量ΔShiftを算出したグラフを図14に示す。図14より、ゲートBT試験及び-ゲートBT試験におけるしきい値電圧の変化量及びシフト値の変化量が、試料A、試料B、試料Cの順番に小さくなっていることが分かる。よって、試料Aより試料Bの方が、試料A及び試料Bより試料Cの方が、薄膜トランジスタの信頼性が向上していることが確かめられた。ここで、試料A及び試料Bと、試料Cとは、ゲート絶縁膜105のプラズマ処理条件が異なり、試料A及び試料Bは一酸化二窒素N2O雰囲気でプラズマ処理を行ったのに対して、試料Cは水素と酸素の混合雰囲気でプラズマ処理を行った。つまり、試料A及び試料Bよりも試料Cの方が、種結晶107ひいては微結晶半導体領域133a中に窒素が取り込まれにくい条件で形成されている。また、試料Aと、試料B及び試料Cとは、種結晶107の形成条件が異なり、試料Aはゲート絶縁膜105の成膜及びプラズマ処理を行った処理室と同じ処理室で種結晶107を形成したのに対して、試料B及び試料Cは、ゲート絶縁膜105の成膜及びプラズマ処理を行った処理室とは異なる処理室で種結晶107を形成した。つまり、試料Aよりも試料B及び試料Cの方が、種結晶107ひいては微結晶半導体領域133a中に窒素が取り込まれにくい条件で形成されている。つまり、試料Aより試料Bの方が、試料A及び試料Bより試料Cの方が、微結晶半導体領域中に窒素が取り込まれにくい条件で形成されている。以上より、微結晶半導体領域に窒素が取り込まれにくい条件で薄膜トランジスタを形成することにより、ゲートBT試験前後におけるしきい値電圧の変化量及びシフト値の変化量を低減させることができ、薄膜トランジスタの信頼性向上を図ることができると示された。本実施例では、絶縁膜401、微結晶半導体膜403、半導体膜404、不純物半導体膜405の順番に積層された構造試料D及び試料Eを異なる作製条件で成膜し、試料D及び試料EについてSIMSプロファイルを測定した結果について説明する。はじめに試料D及び試料Eの作製方法について説明する。試料Dは、絶縁膜401、微結晶半導体膜403、半導体膜404、及び不純物半導体膜405を同一の処理室で連続的に成膜する。それに対して、試料Eは絶縁膜401、微結晶半導体膜403、半導体膜404、及び不純物半導体膜405の成膜において、各膜を成膜するごとに、処理室をクリーニングし、処理室の内壁に保護膜を成膜する。また、試料Eでは微結晶半導体膜403の成膜を実施の形態4に示す方法を用いて行った。まず、絶縁膜401を成膜した。本実施例では、絶縁膜401として、厚さ300nmの窒化シリコン膜をプラズマCVD法によって形成した。窒化シリコン膜の堆積は、実施例1に示すゲート絶縁膜105として形成した窒化シリコン膜と同様の条件を用いて行った。次に、絶縁膜401に、一酸化二窒素N2O雰囲気でプラズマ処理を行った。なお、これらのプラズマ処理は絶縁膜401を成膜した処理室と同じ処理室で連続して行った。絶縁膜401へのプラズマ処理は、実施例1に示す試料A及び試料Bのゲート絶縁膜105へのプラズマ処理と同様の条件を用いた一酸化二窒素プラズマ処理を行った。さらに、試料Eにおいては、処理室のクリーニングを行った。処理室のクリーニングは、NF3を流量500sccmとして導入し、RF電源周波数を13.56MHz、RF電源の電力を500Wとしてプラズマ放電を行った。なお、平行平板型のプラズマCVD装置を用いて行い、上部電極温度を200°C、下部電極温度を300°Cとし、上部電極と下部電極との間隔をプラズマ処理開始時には50mmとし、プラズマ処理を行いながら70mmまで広げた。次に、試料Eの処理室の内壁に保護膜としてアモルファスシリコン膜を成膜した。保護膜の成膜は、SiH4を流量60sccmとして導入し、処理室内の圧力を28Paとし、RF電源周波数を13.56MHz、RF電源の電力を30Wとしてプラズマ放電を行った。なお、平行平板型のプラズマCVD装置を用いて行い、上部電極温度を200°C、下部電極温度を300°Cとし、上部電極と下部電極との間隔を25mmとした。次に、絶縁膜401上に、厚さ30nmの微結晶半導体膜403をプラズマCVD法により成膜した。試料Dにおいては、絶縁膜401の上に、厚さ30nmの微結晶半導体膜403をプラズマCVD法により形成した。微結晶半導体膜403の堆積は、シランの流量を2.5sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入し、処理室内の圧力を1250Pa、RF電源周波数を13.56MHz、RF電源の電力を120Wとしてプラズマ放電を行った。なお、微結晶半導体膜403の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極の温度を200°C、下部電極の温度を300°Cとし、上部電極と下部電極との間隔を7mmとした。試料Eの微結晶半導体膜403は、厚さ5nmの種結晶上に厚さ25nmの微結晶半導体膜が積層された構造とした。試料Eにおいては、まず、絶縁膜401上に、厚さ5nmの種結晶をプラズマCVD法により形成した。種結晶の堆積は、シランの流量を2.5sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入して、処理室内の圧力を1250Pa、RF電源周波数を13.56MHz、RF電源の電力を150Wとしてプラズマ放電を行った。なお、種結晶の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極の温度を200°C、下部電極の温度を300°Cとし、上部電極と下部電極との間隔を11mmとした。次いで、種結晶の上に、厚さ25nmの微結晶半導体膜をプラズマCVD法にて形成した。微結晶半導体膜の堆積は、シランの流量を2.5sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入して、処理室内の圧力を10000Pa、RF電源周波数を13.56MHz、RF電源の電力を300Wとしてプラズマ放電を行った。なお、微結晶半導体膜の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極の温度を200°C、下部電極の温度を300°Cとし、上部電極と下部電極との間隔を7mmとした。さらに、試料Eの処理室には、上記と同様の方法で処理室をクリーニングし、処理室の内壁に保護膜を成膜した。次に、微結晶半導体膜403上に厚さ175nmの半導体膜404を形成した。半導体膜404は、プラズマCVD法によって形成した。半導体膜404の堆積は、実施例1に示す半導体膜111と同様の条件を用いて行った。なお、半導体膜404は、図2Aに示すように、窒素を有する微結晶半導体領域133eと、その上に形成される非晶質半導体領域133bとが積層される。このため、半導体膜404において、微結晶半導体膜403側には微結晶半導体領域が形成される。さらに、試料Eの処理室には、上記と同様の方法で処理室をクリーニングし、処理室の内壁に保護膜を成膜した。半導体膜404上に厚さ50nmの不純物半導体膜405を形成した。不純物半導体膜405は、プラズマCVD法により形成した。不純物半導体膜405としては、リンが添加されたアモルファスシリコン膜を形成した。不純物半導体膜405の堆積は、実施例1に示す不純物半導体膜113と同様の条件を用いて行った。さらに、試料Eの処理室には、上記と同様の方法で処理室をクリーニングし、処理室の内壁に保護膜を成膜した。以上の工程により、絶縁膜401、微結晶半導体膜403、半導体膜404、不純物半導体膜405の順番に積層された構造からなる、試料D及び試料Eを作製した。次に、作製した試料D及び試料Eについて、SIMSプロファイルを測定した結果を、図15及び図16を用いて説明する。図15は試料Dを、図16は試料Eを、SIMSで測定したときの、深さ方向における水素、窒素、酸素、炭素、及びフッ素の分布を示す濃度プロファイル、及びシリコンの二次イオン強度を示す。ここでは、SIMSの測定に、アルバックファイ株式会社製四重極型二次イオン質量分析装置、PHIADEPT1010を用いた。また、加速電圧3kVのCs-を一次イオンとして照射した。また、一次イオンの照射表面を不純物半導体膜405側とした。横軸には、不純物半導体膜405の表面を基準とする深さを示している。また、左縦軸には、水素、窒素、酸素、炭素、及びフッ素の濃度を示し、右縦軸には、シリコンの二次イオン強度を示す。なお、絶縁膜401及び微結晶半導体膜403の界面においては、正確な濃度を示していない。試料Dにおいて、微結晶半導体膜403における窒素濃度のプロファイルは、6×1019atoms/cm3程度の濃度であり、半導体膜404との界面に向けて濃度が上昇している。一方、試料Eにおいて、微結晶半導体膜403における窒素濃度のプロファイルは、1×1019atoms/cm3程度の濃度であり、半導体膜404との界面に向けて濃度が上昇している。また、試料Dにおいては、微結晶半導体膜403及び半導体膜404の界面、試料Eにおいては、半導体膜404において、窒素濃度プロファイルにおいてピーク濃度を有する。これは、半導体膜404において堆積初期に形成される微結晶半導体領域において、窒素濃度が高いためである。試料Dと試料Eを比較すると、試料Eの方が試料Dより微結晶半導体膜403の窒素濃度が低くなっている。よって、各成膜工程において、処理室をクリーニングし、処理室の内壁に保護膜を成膜することで、微結晶半導体膜403の窒素濃度、特に絶縁膜401との界面側における微結晶半導体膜403の窒素濃度を低減できることが示された。本実施例では、窒素を有する微結晶半導体膜に含まれる欠陥について、ESRElectronSpinResonance:電子スピン共鳴法を用いて評価した。はじめに、微結晶半導体膜の成膜条件について、説明する。試料F乃至試料Hとして、石英基板上に、厚さ150nmの微結晶半導体膜を成膜した。試料Fの微結晶半導体膜は、プラズマCVD装置の処理室内に、窒化シリコン膜を成膜した後、保護膜として微結晶シリコン膜を成膜した。次に、処理室内に石英基板を搬送した後、石英基板上に微結晶半導体膜を成膜した。石英基板上に形成した微結晶半導体膜は、厚さ5nmの微結晶シリコンで形成される種結晶を形成した後、厚さ145nmの微結晶シリコン膜を形成した。種結晶の堆積は、シランの流量を3sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入し、処理室内の圧力を532Pa、RF電源周波数を13.56MHz、RF電源の電力を125Wとしてプラズマ放電を行った。なお、種結晶の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極の温度を200°C、下部電極の温度を300°Cとし、上部電極と下部電極との間隔を15mmとした。微結晶シリコン膜の堆積は、シランの流量を1sccm、水素の流量を1500sccmとして原料ガスを導入し、処理室内の圧力を5000Pa、RF電源周波数を13.56MHz、RF電源の電力を950Wとしてプラズマ放電を行った。なお、微結晶シリコン膜の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極の温度を200°C、下部電極の温度を300°Cとし、上部電極と下部電極との間隔を15mmとした。試料Gの微結晶半導体膜は、プラズマCVD装置の処理室内に、保護膜としてアモルファスシリコン膜を成膜した後、微結晶シリコン膜を成膜した。次に、処理室内に石英基板を搬送した後、石英基板上に微結晶半導体膜を成膜した。石英基板上に形成した微結晶半導体膜は、試料Fと同様であり、厚さ5nmの微結晶シリコンで形成される種結晶を形成した後、厚さ145nmの微結晶シリコン膜を形成した。また、成膜条件は試料Fと同様の条件を用いた。試料Hの微結晶半導体膜は、プラズマCVD装置の処理室内に窒化シリコン膜を成膜した。次に、処理室内に石英基板を搬送した後、石英基板上に微結晶半導体膜を成膜した。窒化シリコン膜の堆積は、実施例1に示すゲート絶縁膜105に用いた窒化シリコン膜と同様の条件を用いて行った。石英基板上に形成した微結晶半導体膜は、試料Fと同様であり、5nmの微結晶シリコンで形成される種結晶を形成した後、145nmの微結晶シリコン膜を形成した。また、成膜条件は試料Fと同様の条件を用いた。次に、試料F乃至試料Hをそれぞれ20mm×3mmの大きさに分断し、試料を3本重ねた状態でESR法分析を行った。ESR法分析にはブルカーバイオスピン株式会社製E500CW-EPRスペクトロメーターを用いた。試料F乃至試料Hの測定結果を図17に示す。曲線501は試料Fの、曲線502は試料Gの、曲線503は試料Hの1次微分曲線を示す。なお、1次微分曲線の2つのピーク点の中点に対する横軸が、吸収の中心共鳴磁場である。なお、ESR分析のマイクロ波電力を0.5mW、ModulationAmplitudeを5G、ConversionTimeを800msec、スキャン回数を2回、測定温度を10K、とし、試料に磁界をかけつつ、試料に周波数9.456GHzのμ波を照射して測定を行った。また、g値は、試料に照射するμ波のエネルギーと、試料に供給する磁場の大きさに依存する。図17Aに示すように、曲線501乃至曲線503において、g値が1.9965の信号が得られた。また、g値が2.0055のPbセンタの信号が得られた。Pbセンタの信号は、シリコンの欠陥を示す信号である。曲線502、曲線501、及び曲線503の順にg値が1.9965の信号の強度が増加した。即ち、処理室内に窒化シリコン膜が形成された状態で成膜された微結晶シリコン膜試料Hと比較して、窒化シリコン膜の表面に保護膜として微結晶シリコン膜が形成された状態で成膜された微結晶シリコン膜試料Fの方が、g値が1.9965の信号の強度が低い。さらには、処理室内に窒化シリコン膜が成膜されず、保護膜としてアモルファスシリコン膜及び微結晶シリコン膜が形成された状態で成膜された微結晶シリコン膜試料Gは、試料Fよりg値が1.9965の信号強度が低い。ここで、試料F乃至試料Hのg値が1.9965のスピン量を図17Aに示す各曲線の積分値から求めた結果を、図17Bに示す。試料F及び試料Gのスピン量は少ないが、試料Hのスピン量は多いことがわかる。信号強度及びスピン量は、微結晶シリコン膜中の不対電子の量に相当する。このため、窒化シリコン膜が露出されていない処理室内で微結晶シリコン膜を成膜することで、更には処理室内に窒化シリコン膜が成膜されない状態で微結晶シリコン膜を成膜することで、微結晶シリコン膜中の不対電子、代表的にはラジカルや欠陥を低減することができることが分かる。次に、ゲートBT試験の前後における不対電子の量について、図18を用いて説明する。はじめに、試料の作製条件について、説明する。試料Iとして、石英基板上に、第1の電極として厚さ50nmの、2~20の酸化シリコンを混合したインジウム錫酸化物を成膜し、第1の電極上に厚さ300nmの窒化シリコン膜を成膜した。次に、窒化シリコン膜を一酸化二窒素雰囲気で発生させたプラズマに曝した。次に、厚さ30nmの微結晶半導体膜を成膜した。次に、微結晶半導体膜上に、第2の電極として、2~20の酸化シリコンを混合したインジウム錫酸化物を成膜した。この後、窒化シリコン膜、微結晶半導体膜、及び第2の電極の端部をエッチングして、第1の電極を露出させた。窒化シリコン膜の堆積は、シランの流量を40sccm、水素の流量を550sccm、アンモニアの流量を1400sccm、窒素の流量を500sccmとして原料ガスを導入し、処理室内の圧力を100Pa、RF電源周波数を13.56MHz、RF電源の電力を200Wとしてプラズマ放電を行った。なお、窒化シリコン膜の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極の温度を290°C、下部電極の温度を250°Cとし、上部電極と下部電極との間隔を38mmとした。窒化シリコン膜を一酸化二窒素雰囲気で発生させたプラズマに曝した条件は、一酸化二窒素の流量を400sccmとして処理室内に導入し、処理室内の圧力を60Paとし、RF電源周波数を13.56MHzとし、RF電源の電力を300Wとして3分間のプラズマ放電を行った。なお、上記プラズマ処理は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を290°C、下部電極温度を250°Cとし、上部電極と下部電極との間隔を30mmとした。窒化シリコン膜上に形成した微結晶半導体膜は、厚さ5nmの微結晶シリコンで形成される種結晶を形成した後、厚さ25nmの微結晶シリコン膜を形成した。種結晶の堆積は、シランの流量を4sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入し、処理室内の圧力を532Pa、RF電源周波数を13.56MHz、RF電源の電力を150Wとしてプラズマ放電を行った。なお、種結晶の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極の温度を290°C、下部電極の温度を250°Cとし、上部電極と下部電極との間隔を15mmとした。微結晶シリコン膜の堆積は、シランの流量を1.8sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入し、処理室内の圧力を5000Pa、RF電源周波数を13.56MHz、RF電源の電力を125Wとしてプラズマ放電を行った。なお、微結晶シリコン膜の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極の温度を290°C、下部電極の温度を250°Cとし、上部電極と下部電極との間隔を15mmとした。試料Iに-ゲートBT試験を行った試料を、試料Jとする。-ゲートBT試験としては、85°Cに加熱した状態で、第1の電極及び第2の電極に-18.4Vの電圧を48時間印加した。試料Jに、85°Cで48時間加熱し、微結晶シリコン膜中の欠陥を低減した試料を、試料Kとする。次に、試料I乃至試料Kをそれぞれ20mm×3.3mmの大きさに分断し、試料を2本重ねた状態でESR法分析を行った。測定装置、測定条件は、試料F乃至試料Hと同様である。試料I乃至試料Kの測定結果を図18に示す。曲線504は試料Iの、曲線505は試料Jの、曲線506は試料Kの1次微分曲線を示す。なお、曲線504乃至曲線506は、窒化シリコン膜の不対電子を測定した1次微分曲線をバックグラウンドとして差分している。なお、第1の電極、窒化シリコン膜、及び第2の電極の試料を-ゲートBT試験をしたが、ESR信号の変動は見られなかった。図18Aに示すように、曲線504乃至曲線506において、g値が1.9965の信号が得られた。また、曲線504より曲線505の方が、g値が1.9965の信号強度が高いため、-ゲートBT試験により不対電子が増加したことが分かる。また、曲線505と比較して、曲線506のg値が1.9965の信号強度が低いため、85°Cでの48時間の加熱により不対電子が減少したことが分かる。ここで、試料I乃至試料Kにおいて、g値が1.9965のスピン量を図18Aに示す各曲線の積分値から求めた結果を、図18Bに示す。試料Iと比較して、試料Jはスピン量が増加し、試料Jと比較して、試料Kのスピン量が減少していることがわかる。また、g値は、不対電子の電子軌道の状態を反映する。図17及び図18の曲線501乃至曲線506それぞれが、g値が1.9965の信号を有することから、試料F乃至試料Hに含まれる不対電子と、-ゲートBT試験により発生する不対電子が同一であると推測される。次に、微結晶シリコン膜のESR測定で観測されたESRスペクトルにおいて、g値が1.9965付近に帰属される結合欠陥を量子化学計算により検証した。g値が1.9965付近のESRシグナルは、窒素が微結晶シリコンに混入し得る成膜条件において観測される。本実施例では、結合欠陥に窒素が関与していることに着目し、シリコン原子と窒素原子から構成され、結合欠陥を含むクラスターモデルを作製した。なお、結合欠陥は1箇所のみを残し、それ以外は水素原子により終端した。計算では、構造最適化を実施後、続いて、GIAOGauge-IndependentAtomicOrbital法を用いてg値を算出した。構造最適化計算には、Gauss基底を用いた密度汎関数法DFTを用いた。DFTでは、交換相関相互作用を電子密度で表現された一電子ポテンシャルの汎関数関数の関数の意で近似しているため、計算を高速に行うことができる。ここでは、混合汎関数であるB3LYPを用いて、交換と相関エネルギーに係る各パラメータの重みを規定した。また、基底関数として、6-311Gそれぞれの原子価軌道に三つの短縮関数を用いたtriplesplitvalence基底系の基底関数を全ての原子に適用した。上述の基底関数により、例えば、水素原子であれば、1s~3sの軌道が考慮され、また、窒素原子であれば、1s~4s、2p~4pの軌道が考慮される。さらに、計算精度向上のため、分極基底系として、水素原子にはp関数を、水素原子以外にはd関数を加えた。g値の計算には、分子の磁気遮蔽定数を算出する手法として、GIAOGauge-IndependentAtomicOrbital法を用いた。GIAO法における電子状態計算にはハートリーフォックHF法を用い、基底関数には構造最適化計算と同一条件を適用した。なお、量子化学計算プログラムとしては、Gaussian09を使用した。計算は、ハイパフォーマンスコンピュータSGI社製、Altix4700を用いて行った。計算に用いたクラスターモデル中で、g値が1.9965への関与の可能性が高いと考えられる結合欠陥の模式図を図19に示す。図19A及び図19Bは構造Aの結合欠陥の模式図を示し、図19C及び図19Dは構造Bの結合欠陥の模式図を示し、図19E及び図19Fは構造Cの結合欠陥の模式図を示す。構造Aは、二重結合の窒素の一方に欠陥を有する。また、二重結合の窒素の他方にシリル基が結合する。構造Bは、二重結合の窒素の一方に結合するシリコンに欠陥を有する。また、欠陥を有するシリコンに2つのシリル基が結合する。また、二重結合の窒素の他方にシリル基が結合する。構造Cは、窒素と二重結合するシリコンに欠陥を有する。また、当該シリコンにシリル基が結合する。また、二重結合する窒素にシリル基が結合する。また、その構造で算出されたg値の平均値を表1に示す。なお、構造Aにおいては、二重結合の窒素の一方に欠陥を有し、且つ二重結合の窒素の他方にシリコンが結合することで、g値が表1の値となる。また、構造Bにおいては、二重結合の窒素の一方に結合するシリコンに欠陥を有することで、g値が表1の値となる。また、構造Cにおいては、窒素と二重結合するシリコンに欠陥を有することで、g値が表1の値となる。計算結果から、窒素原子同士の結合やシリコン原子と窒素原子の結合が二重結合から成る構造の結合欠陥は、g値が1.9965に近い傾向にあることがわかった。従って、処理室に窒素原子を含む雰囲気中で微結晶シリコン膜を成膜する場合、条件によっては原子間に二重結合が形成され、その構造が結合欠陥を有すると、g値が1.9965のESRシグナルが観測される可能性があることが示唆される。ゲートBT試験によって、二重結合である窒素、または二重結合の窒素に結合するシリコンから、水素が脱離しやすく、当該脱離によって、不対電子が形成される。当該不対電子が、薄膜トランジスタの信頼性の低減の原因と考えられる。このため、微結晶シリコン膜中の窒素濃度を低減することで、薄膜トランジスタの信頼性を高めることができる。"