"化合物半導体からなる第1基板の主表面に形成された集積回路を備える集積回路層と、前記集積回路層を覆って前記第1基板の上に形成された絶縁膜と、前記絶縁膜の上に貼り付けられた第2基板とを少なくとも備えることを特徴とする半導体装置。請求項1記載の半導体装置において、前記第2基板の主表面に形成された集積回路を備える集積回路層と、前記第2基板の主表面に形成された集積回路層を覆って形成された絶縁膜とを備え、前記第1基板に形成された絶縁膜と前記第2基板に形成された絶縁膜とが貼り合わされていることを特徴とする半導体装置。請求項1または2記載の半導体装置において、前記第1基板の主表面に形成された集積回路に接続して前記第1基板を貫通する第1基板貫通配線と、前記第1基板貫通配線に接続して前記第1基板の裏面に形成された第1基板電極とを備えることを特徴とする半導体装置。請求項1~3のいずれか1項に記載の半導体装置において、前記第1基板の主表面に形成された集積回路に接続して前記第1基板に形成された絶縁膜を貫通する貫通電極と、前記貫通電極に接続して前記第2基板を貫通する第2基板貫通配線と、前記第2基板貫通配線に接続して前記第2基板の裏面に形成された第2基板電極とを備えることを特徴とする半導体装置。請求項1~3のいずれか1項に記載の半導体装置において、前記第2基板は、シリコン基板であることを特徴とする半導体装置。化合物半導体からなる第1基板の主表面に集積回路を備える集積回路層を形成する第1工程と、前記集積回路層を覆う絶縁膜を前記第1基板の上に形成する第2工程と、前記絶縁膜の上に第2基板を貼り付ける第3工程とを少なくとも備えることを特徴とする半導体装置の製造方法。請求項6記載の半導体装置の製造方法において、前記第2基板の主表面に形成された集積回路を備える集積回路層と、前記第2基板の主表面に形成された集積回路層を覆って形成された絶縁膜とを備え、前記第1基板に形成された絶縁膜と前記第2基板に形成された絶縁膜とを貼り合わせることを特徴とする半導体装置の製造方法。しかしながら、パッケージを用いることで、部品点数の増加を招き、コストの増大を招くという問題がある。また、パッケージの存在は、全体の寸法を大きくすることになり、実装のさらなる高密度化を妨げ、半導体集積回路を用いる装置のさらなる小型化を阻害している。本発明は、以上のような問題点を解消するためになされたものであり、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようにすることを目的とする。本発明に係る半導体装置は、化合物半導体からなる第1基板の主表面に形成された集積回路を備える集積回路層と、集積回路層を覆って第1基板の上に形成された絶縁膜と、絶縁膜の上に貼り付けられた第2基板とを少なくとも備える。上記半導体装置において、第2基板の主表面に形成された集積回路を備える集積回路層と、第2基板の主表面に形成された集積回路層を覆って形成された絶縁膜とを備え、第1基板に形成された絶縁膜と第2基板に形成された絶縁膜とが貼り合わされているようにしてもよい。上記半導体装置において、第1基板の主表面に形成された集積回路に接続して第1基板を貫通する第1基板貫通配線と、第1基板貫通配線に接続して第1基板の裏面に形成された第1基板電極とを備えるようにしてもよい。また、第1基板の主表面に形成された集積回路に接続して第1基板に形成された絶縁膜を貫通する貫通電極と、貫通電極に接続して第2基板を貫通する第2基板貫通配線と、第2基板貫通配線に接続して第2基板の裏面に形成された第2基板電極とを備えるようにしてもよい。なお、第2基板は、例えば、シリコン基板である。また、本発明に係る半導体装置の製造方法は、化合物半導体からなる第1基板の主表面に集積回路を備える集積回路層を形成する第1工程と、集積回路層を覆う絶縁膜を第1基板の上に形成する第2工程と、絶縁膜の上に第2基板を貼り付ける第3工程とを少なくとも備える。上記半導体装置の製造方法において、第2基板の主表面に形成された集積回路を備える集積回路層と、第2基板の主表面に形成された集積回路層を覆って形成された絶縁膜とを備え、第1基板に形成された絶縁膜と第2基板に形成された絶縁膜とを貼り合わせるようにしてもよい。以上説明したように、本発明によれば、集積回路層を覆って第1基板の上に形成された絶縁膜と、絶縁膜の上に貼り付けられた第2基板とを備えるようにしたので、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになるという優れた効果が得られる。以下、本発明の実施の形態について図を参照して説明する。実施の形態1はじめに、本発明の実施の形態1について図1を用いて説明する。図1は、本発明の実施の形態1における半導体装置の構成を示す構成図である。図1では、断面を模式的に示している。この半導体装置は、化合物半導体からなる第1基板101の主表面に形成された集積回路を備える集積回路層102と、集積回路層102を覆って第1基板101の上に形成された絶縁膜103と、絶縁膜103の上に貼り付けられた第2基板104とを備える。絶縁膜103は、例えば、窒化シリコンなど耐湿性に優れた絶縁材料から構成するとよく、膜厚は0.2~0.3μm程度に形成されていればよい。また、第2基板104は、例えば、シリコン基板であればよい。シリコン化合物からなる絶縁膜103と、シリコン基板からなる第2基板104であれば、例えば、105Pa程度の高真空状態で、適宜に加圧することで、直接接合により貼り合わせることができる。また、この半導体装置は、集積回路層102に形成されている集積回路の電極105に接続する第1基板貫通配線106と、第1基板貫通配線106に接続する第1基板電極107を備える。また、第1基板101の裏面にも絶縁膜108が形成されている。第1基板電極107は、外部接続端子であり、裏面側の絶縁膜108は、第1基板電極107は覆わずに形成されている。第1基板貫通配線106および第1基板電極107は、例えば、金Auなどの耐湿性に優れた金属から構成するとよい。上述した本実施の形態における半導体装置によれば、第1基板101の主表面の集積回路層102を、絶縁膜103で覆い、加えて、絶縁膜103の上に第2基板104を貼り合わせているので、耐湿性も含めた信頼性が確保された状態となる。このように、本実施の形態によれば、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになる。実施の形態2次に、本発明の実施の形態2について図2を用いて説明する。図2は、本発明の実施の形態2における半導体装置の構成を示す構成図である。図2では、断面を模式的に示している。この半導体装置は、化合物半導体からなる第1基板101の主表面に形成された集積回路を備える集積回路層102と、集積回路層102を覆って第1基板101の上に形成された絶縁膜103と、絶縁膜103の上に貼り付けられた第2基板201とを備える。また、この半導体装置は、集積回路層102に形成されている集積回路の電極105に接続する第1基板貫通配線106と、第1基板貫通配線106に接続する第1基板電極107を備える。また、第1基板101の裏面にも絶縁膜108が形成されている。上述した構成は、実施の形態1と同様である。実施の形態2では、第2基板201も、この主表面に形成された集積回路を備える集積回路層202と、集積回路層202を覆って第2基板201の上に形成された絶縁膜203とを備える。このように形成された第2基板201の絶縁膜203と、前述した第1基板101の絶縁膜103とが、貼り合わされている。なお、第2基板201においても、集積回路層202に形成されている集積回路の電極205に接続する第2基板貫通配線206と、第2基板貫通配線206に接続する第2基板電極207を備える。また、第2基板201の裏面にも絶縁膜208が形成されている。また、第1基板101の集積回路層102の電極105に接続する貫通電極109が、絶縁膜103に形成されている。同様に、第2基板201の集積回路層202の電極205に接続する貫通電極209が、絶縁膜203に形成されている。絶縁膜103と絶縁膜203との貼り合わせにおいて、貫通電極109と貫通電極209とを接続している。この接続により、第1基板101の集積回路層102と第2基板201の集積回路層202が接続されている。このように、異なる2種類の集積回路を接続することで、多機能化が図れる。実施の形態2における半導体装置においても、第1基板101の主表面の集積回路層102を、絶縁膜103で覆い、加えて、絶縁膜103の上に第2基板201を貼り合わせているので、耐湿性も含めた信頼性が確保された状態となる。また、第2基板201の側から見ても、集積回路層202は、絶縁膜203で覆われ、加えて、絶縁膜203の上に第1基板101が貼り合わされているので、耐湿性も含めた信頼性が確保された状態となっている。このように、実施の形態2においても、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになる。また、異なる集積回路のチップを接続したマルチチップモジュールが、パッケージを用いることなく耐湿性も含めた信頼性が確保されて実装できるようになる。実施の形態3次に、本発明の実施の形態3について図3を用いて説明する。図3は、本発明の実施の形態3における半導体装置の構成を示す構成図である。図3では、断面を模式的に示している。この半導体装置は、化合物半導体からなる第1基板101の主表面に形成された集積回路を備える集積回路層102と、集積回路層102を覆って第1基板101の上に形成された絶縁膜103と、絶縁膜103の上に貼り付けられた第2基板301とを備える。また、この半導体装置は、集積回路層102に形成されている集積回路の電極105に接続する第1基板貫通配線106と、第1基板貫通配線106に接続する第1基板電極107を備える。また、第1基板101の裏面にも絶縁膜108が形成されている。上述した構成は、実施の形態1と同様である。実施の形態3では、第2基板301も、この主表面に形成された集積回路を備える集積回路層302と、集積回路層302を覆って第2基板301の上に形成された絶縁膜303とを備える。このように形成された第2基板301の絶縁膜303と、前述した第1基板101の絶縁膜103とが、貼り合わされている。また、第1基板101の集積回路層102の電極105に接続する貫通電極109が、絶縁膜103に形成されている。同様に、第2基板301の集積回路層302の電極305に接続する貫通電極309が、絶縁膜303に形成されている。絶縁膜103と絶縁膜303との貼り合わせにおいて、貫通電極109と貫通電極309とを接続している。この接続により、第1基板101の集積回路層102と第2基板301の集積回路層302が接続されている。これらの構成は、前述した実施の形態2と同様である。実施の形態3では、第2基板301には、基板を貫通する配線がなく、また、外部接続端子となる基板裏面側の電極を備えていない点で、実施の形態2と異なる。実施の形態3では、第2基板301の集積回路層302の集積回路も、第1基板101の第1基板電極107により、外部との接続が行われる。上述した実施の形態3における半導体装置においても、第1基板101の主表面の集積回路層102を、絶縁膜103で覆い、加えて、絶縁膜103の上に第2基板301を貼り合わせているので、耐湿性も含めた信頼性が確保された状態となる。また、第2基板301の側から見ても、集積回路層302は、絶縁膜303で覆われ、加えて、絶縁膜303の上に第1基板101が貼り合わされているので、耐湿性も含めた信頼性が確保された状態となっている。このように、実施の形態3においても、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになる。また、異なる集積回路のチップを接続したマルチチップモジュールが、パッケージを用いることなく耐湿性も含めた信頼性が確保されて実装できるようになる。実施の形態4次に、本発明の実施の形態4について図4を用いて説明する。図4は、本発明の実施の形態4における半導体装置の構成を示す構成図である。図4では、断面を模式的に示している。この半導体装置は、化合物半導体からなる第1基板101の主表面に形成された集積回路を備える集積回路層102と、集積回路層102を覆って第1基板101の上に形成された絶縁膜103と、絶縁膜103の上に貼り付けられた第2基板201とを備える。また、この半導体装置は、集積回路層102に形成されている集積回路の電極105に接続する第1基板貫通配線106と、第1基板貫通配線106に接続する第1基板電極107を備える。また、第1基板101の裏面にも絶縁膜108が形成されている。また、第2基板201は、この主表面に形成された集積回路を備える集積回路層202と、集積回路層202を覆って第2基板201の上に形成された絶縁膜203とを備える。このように形成された第2基板201の絶縁膜203と、第1基板101の絶縁膜103とが、貼り合わされている。なお、第2基板201においても、集積回路層202に形成されている集積回路の電極205に接続する第2基板貫通配線206と、第2基板貫通配線206に接続する第2基板電極207を備える。また、第2基板201の裏面にも絶縁膜208が形成されている。また、第1基板101の集積回路層102の電極105に接続する貫通電極109が、絶縁膜103に形成されている。同様に、第2基板201の集積回路層202の電極205に接続する貫通電極209が、絶縁膜203に形成されている。絶縁膜103と絶縁膜203との貼り合わせにおいて、貫通電極109と貫通電極209とを接続している。この接続により、第1基板101の集積回路層102と第2基板201の集積回路層202が接続されている。上述した構成は、前述した実施の形態2と同様である。実施の形態4では、まず、第1基板101は、電極105以外に、集積回路層102に形成されている集積回路の電極115および電極125を備える。電極115には、絶縁膜103を貫通する貫通電極119が接続されている。また、電極125には、第1基板101を貫通する第1基板貫通配線126が接続し、第1基板貫通配線126は、第1基板101の裏面側の第1基板電極127が接続している。同様に、第2基板201も、電極205以外に、集積回路層202に形成されている集積回路の電極215および電極225を備える。電極215には、絶縁膜203を貫通する貫通電極219が接続され、第2基板201を貫通する第2基板貫通配線216も接続されている。第2基板貫通配線216には、第2基板201の裏面側の第2基板電極217が接続している。また、電極225には、第2基板201を貫通する第2基板貫通配線226が接続し、第2基板貫通配線226は、第2基板201の裏面側の第2基板電極227が接続している。このように、各々集積回路層を備える2つの基板を貼り合わせることで、各々の集積回路と外部接続のための基板電極とを、様々な経路で接続することが可能となる。実施の形態4における半導体装置においても、第1基板101の主表面の集積回路層102を、絶縁膜103で覆い、加えて、絶縁膜103の上に第2基板201を貼り合わせているので、耐湿性も含めた信頼性が確保された状態となる。また、第2基板201の側から見ても、集積回路層202は、絶縁膜203で覆われ、加えて、絶縁膜203の上に第1基板101が貼り合わされているので、耐湿性も含めた信頼性が確保された状態となっている。このように、実施の形態4においても、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになる。また、異なる集積回路のチップを接続したマルチチップモジュールが、パッケージを用いることなく耐湿性も含めた信頼性が確保されて実装できるようになる。製造方法1次に、本発明の実施の形態における半導体装置の製造方法について説明する。はじめに、製造方法1について図5A~図5Cを用いて説明する。図5A~図5Cは、本発明の実施の形態の製造方法1における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。まず、図5Aに示すように、例えば、InPまたはGaAsからなる第1基板101の上に、集積回路を作製して集積回路層102を形成する。例えば、よく知られた電界効果トランジスタ,高電子移動度トランジスタ,ヘテロ接合バイポーラトランジスタ,フォトダイオードなどの発光素子,受光素子などの素子およびこれらを接続する配線層などから構成される集積回路を作製する。また、いずれかの素子に接続する電極105を作製する。次に、図5Bに示すように、集積回路層102を覆う絶縁膜103を形成する。例えば、まず、スパッタ法や蒸着法などにより窒化シリコンSiNを堆積することで、絶縁膜103を形成すればよい。また、第1基板101を貫通する第1基板貫通配線106を形成する。例えば、公知のフォトリソグラフィーおよびエッチング技術により第1基板101を貫通して電極105に到達する基板貫通孔を形成し、形成した基板貫通孔にAuなどの金属を充填することで、第1基板貫通配線106を形成すればよい。基板貫通孔への金属の充填は、例えば、公知のめっき法により行えばよい。次に、図5Cに示すように、絶縁膜103に、例えば、単結晶シリコンからなる第2基板104を貼り合わせる。例えば、まず、絶縁膜103の表面および第2基板104の表面は、よく知られた洗浄方法により清浄化しておく。特に、第2基板104の表面より、自然酸化膜を除去しておく。次に、清浄化した第1基板101および第2基板104を真空容器内に搬入する。次に、真空容器を密閉状態とし、真空排気装置を起動させ、真空容器内の圧力を105Pa程度まで減圧する。この状態で、第1基板101の絶縁膜103に第2基板104を接触させ、2つの基板の間に圧力を印加して押し付ける。これにより、絶縁膜103に第2基板104を直接接合により貼り合わせることができる。以上のようにして第2基板104を貼り合わせた後、第1基板101の裏面側に、第1基板貫通配線106に接続する第1基板電極107を形成する。この後、第1基板101の裏面に、例えば、上述同様にすることで、窒化シリコン膜を堆積し、公知のフォトリソグラフィーおよびエッチング技術により、堆積した窒化シリコン膜における第1基板電極107の上部を除去することで、図1に示すように、絶縁膜108が形成できる。製造方法2次に、本発明の実施の形態における半導体装置の製造方法2について図6A~図6Dを用いて説明する。図6A~図6Dは、本発明の実施の形態の製造方法2における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。まず、図6Aに示すように、例えば、InPまたはGaAsからなる第1基板101の上に、集積回路を作製して集積回路層102を形成する。例えば、よく知られた電界効果トランジスタ,高電子移動度トランジスタ,ヘテロ接合バイポーラトランジスタ,フォトダイオードなどの発光素子,受光素子などの素子およびこれらを接続する配線層などから構成される集積回路を作製する。また、いずれかの素子に接続する電極105を作製する。次に、図6Bに示すように、集積回路層102を覆う絶縁膜103を形成する。例えば、まず、スパッタ法や蒸着法などにより窒化シリコンを堆積することで、絶縁膜103を形成すればよい。また、第1基板101を貫通する第1基板貫通配線106を形成する。例えば、公知のフォトリソグラフィーおよびエッチング技術により第1基板101を貫通して電極105に到達する基板貫通孔を形成し、形成した基板貫通孔にAuなどの金属を充填することで、第1基板貫通配線106を形成すればよい。基板貫通孔への金属の充填は、例えば、公知のめっき法により行えばよい。次に、図6Cに示すように、絶縁膜103に電極105に接続する貫通電極109を形成する。まず、公知のフォトリソグラフィーおよびエッチング技術により絶縁膜103を貫通して電極105に到達する貫通孔を形成し、形成した貫通孔に金属を充填することで、貫通電極109を形成する。例えば、貫通孔への金属の充填は、例えばスパッタ法や蒸着法により行えばよい。次に、シリコンから構成され、集積回路層202および集積回路層202を覆う絶縁膜203を備える第2基板201を用意し、図6Dに示すように、第1基板101の絶縁膜103に、第2基板201の絶縁膜203を貼り合わせる。例えば、まず、絶縁膜103の表面および絶縁膜203の表面は、よく知られた洗浄方法により清浄化しておく。次に、清浄化した第1基板101および第2基板201を真空容器内に搬入する。次に、真空容器を密閉状態とし、真空排気装置を起動させ、真空容器内の圧力を105Pa程度まで減圧する。この状態で、第1基板101の絶縁膜103に第2基板201の絶縁膜203を接触させ、2つの基板の間に圧力を印加して押し付ける。これにより、絶縁膜103に絶縁膜203を直接接合により貼り合わせることができる。なお、第2基板201においても、前述同様にすることで、電極205に接続する第2基板貫通配線206および電極205に接続する貫通電極209が形成されている。上述した貼り合わせにおいては、例えば、貫通電極109と対応する貫通電極209との位置を合わせた状態とすることで、これらの貫通電極を介して第1基板101の集積回路層102と第2基板201の集積回路層202との接続状態が得られる。なお、貫通電極109と貫通電極209との良好な電気的接続を得るために、上記貼り合わせを、200~400°Cに加熱した状態で行う。この加熱は、貼り合わせをした後で行ってもよい。以上のようにして第2基板201を貼り合わせた後、第1基板101の裏面側に、第1基板貫通配線106に接続する第1基板電極107を形成する。また、第2基板201の裏面側に、第2基板貫通配線206に接続する第2基板電極207を形成する。また、第1基板101の裏面および第2基板201の裏面の各々に、窒化シリコン膜を堆積し、公知のフォトリソグラフィーおよびエッチング技術により対応する電極上部を除去することで、図2に示すように、絶縁膜108および絶縁膜208が形成できる。また、窒化シリコン膜を堆積してから、上記各電極形成部に開口部を形成し、この開口部に金属パターンを形成することで、第1基板電極107および第2基板電極207を形成するようにしてもよい。金属パターンの形成は、リフトオフ法により行えばよい。また、金属パターンの形成においては、絶縁膜より10程度厚く形成しおくとよい、製造方法3次に、本発明の実施の形態における半導体装置の製造方法3について図7A~図7Dを用いて説明する。図7A~図7Dは、本発明の実施の形態の製造方法3における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。まず、図7Aに示すように、例えば、InPまたはGaAsからなる第1基板101の上に、集積回路を作製して集積回路層102を形成する。例えば、よく知られた電界効果トランジスタ,高電子移動度トランジスタ,ヘテロ接合バイポーラトランジスタ,フォトダイオードなどの発光素子,受光素子などの素子およびこれらを接続する配線層などから構成される集積回路を作製する。また、いずれかの素子に接続する電極105を作製する。次に、図7Bに示すように、集積回路層102を覆う絶縁膜103を形成する。例えば、まず、スパッタ法や蒸着法などにより窒化シリコンを堆積することで、絶縁膜103を形成すればよい。次に、シリコンから構成され、集積回路層202および集積回路層202を覆う絶縁膜203を備える第2基板201を用意し、図7Cに示すように、第1基板101の絶縁膜103に、第2基板201の絶縁膜203を貼り合わせる。例えば、まず、絶縁膜103の表面および絶縁膜203の表面は、よく知られた洗浄方法により清浄化しておく。次に、清浄化した第1基板101および第2基板201を真空容器内に搬入する。次に、真空容器を密閉状態とし、真空排気装置を起動させ、真空容器内の圧力を105Pa程度まで減圧する。この状態で、第1基板101の絶縁膜103に第2基板201の絶縁膜203を接触させ、2つの基板の間に圧力を印加して押し付ける。これにより、絶縁膜103に絶縁膜203を直接接合により貼り合わせることができる。次に、第1基板101,集積回路層102,絶縁膜103,および絶縁膜203を貫通して対応する電極205に到達する貫通孔を形成する。このとき、集積回路層102においては、対応する電極205に接続しようとする電極105を通過するように、上記貫通孔を形成する。次に、形成した貫通孔にAuを充填することで、図7Dに示すように、貫通電極配線706を形成する。このように貫通電極配線706を形成することで、第2基板201の電極205および第1基板101の電極105に接続し、第1基板101を貫通してこの裏面に到達する貫通電極配線706が形成できる。以上のようにして貫通電極配線706を形成した後、第1基板101の裏面側に、貫通電極配線706に接続する第1基板電極107を形成する。また、第1基板101の裏面および第2基板201の裏面の各々に、窒化シリコン膜を堆積し、公知のフォトリソグラフィーおよびエッチング技術により対応する電極上部を除去することで各々の基板裏面に絶縁膜を形成する。上述した製造方法により製造された半導体装置は、実施の形態3において図3を用いて説明した半導体装置に相当する。第1基板101から第2基板201の電極205にまで到達する貫通電極配線706は、実施の形態3における第1基板貫通配線106,貫通電極109,および貫通電極309を一体に形成したものである。なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、基板の裏面に形成する電極は、Sn/Auの積層構造としてもよい。また、基板の貼り合わせにおいて、基板の表面にAuの層を形成しておくことで、より強固な貼り合わせの状態が得られるようになる。また、第2基板は、シリコンに限らず、コランダムAl2O3などの結晶基板であってもよい。"