"振動型ジャイロセンサであって、複数の端子部が形成された基部を有し、それぞれ異なる軸方向の振動を検出する少なくとも2個の振動素子と、前記少なくとも2個の振動素子の駆動検出を行う単数のIC部品と、前記各振動素子の前記複数の端子部、および前記IC部品と接続される複数個のランドを有する配線パターンが形成された第1の面と、前記第1の面の裏側であって、外部の基板と対向し前記外部の基板のランドへ前記振動型ジャイロセンサをリフロー表面実装するための複数個の外部接続端子が形成された第2の面とを有する1個の支持基板とを備え、前記少なくとも2個の振動素子のうち少なくとも一方の基部は、前記支持基板のコーナ部位に実装され、前記支持基板の第1の面を第1~第4の象限に分けたとき、各象限に前記IC部品の実装領域の一部が属する振動型ジャイロセンサ。請求項1に記載の振動型ジャイロセンサであって、前記各振動素子は、動作周波数を1kHz以上離してそれぞれ駆動される振動型ジャイロセンサ。請求項2に記載の振動型ジャイロセンサであって、前記各振動素子は、動作周波数を2kHzから3kHz離してそれぞれ駆動される振動型ジャイロセンサ。請求項1に記載の振動型ジャイロセンサであって、前記振動素子は、前記基部の側周部から片持ち梁状に一体に突設された振動子部を有する振動型ジャイロセンサ。請求項1に記載の振動型ジャイロセンサであって、前記2個の振動素子の基部が、前記支持基板の相対するコーナ部位にそれぞれ実装されている振動型ジャイロセンサ。請求項4に記載の振動型ジャイロセンサであって、前記各振動素子の前記振動子部は、前記基部の実装面と同一面を構成する基板対向面を有し、前記基板対向面には、第1電極層と、この第1電極層の上に積層された圧電層と、この圧電層の上に積層された第2電極層とがそれぞれ形成されている振動型ジャイロセンサ。請求項1に記載の振動型ジャイロセンサであって、2個の前記振動素子が、各々の前記振動子部を互いに90°異なる軸線上に配置して実装されている振動型ジャイロセンサ。請求項4に記載の振動型ジャイロセンサであって、前記各振動素子は、前記基部の実装面に形成された複数の端子部に金属バンプが設けられており、これらの金属バンプを介して前記複数の端子部が前記ランドに接続されている振動型ジャイロセンサ。請求項1に記載の振動型ジャイロセンサであって、前記支持基板は、セラミック基板である振動型ジャイロセンサ。請求項1に記載の振動型ジャイロセンサであって、前記振動素子の振動子部の先端側には、共振周波数調整用の加工痕が形成されている振動型ジャイロセンサ。請求項1に記載の振動型ジャイロセンサであって、前記各振動素子には、前記支持基板に対する位置合わせ用の位置合わせマークが設けられている振動型ジャイロセンサ。請求項1に記載の振動型ジャイロセンサであって、前記支持基板に前記振動子との対向間隔を保持するための凹部を形成した振動型ジャイロセンサ。請求項1に記載の振動型ジャイロセンサであって、前記支持基板の第1の面は、遮光性のカバー部材で被覆されている振動型ジャイロセンサ。請求項13に記載の振動型ジャイロセンサであって、前記カバー部材は、前記支持基板に接着により接合されている振動型ジャイロセンサ。ところで、ビデオカメラ等の手振れ補正機構には、少なくともX軸方向とY軸方向の回転角をそれぞれ検出する必要があり、従来それぞれの軸方向の回転角を検出する2個のジャイロセンサが備えられていた。したがって、従来の手振れ補正機構は、ジャイロセンサ自体の小型化が図られても、全体としての小型化に限界があった。振動型ジャイロセンサにおいては、上述した半導体技術を用いてシリコンウェーハ上に2軸の振動子を有する振動素子を形成することによって1パッケージ化を図ることも考慮される上記特許文献2参照。しかしながら、2軸一体型の振動素子は、シリコンウェーハ上における1個当たりの振動素子を形成するために大きなスペースを必要とし、材料歩留まりが悪いといった問題がある。また、2軸一体型の振動素子は、小型化に伴って2軸の振動子間におけるクロストーク特性の問題も生じる。従来の振動型ジャイロセンサにおいては、上述した問題の対応を図ることによって構造が複雑となり、小型薄型化の実現がますます困難となっている。すなわち、手振れ補正機構に備えられて2軸対応を図るために2個の振動子を備えた場合に小型化の実現がますます困難となり、上述した2軸一体型の振動素子を備えた1パッケージ化でも所望の小型化の実現が困難であった。本発明は上述の問題に鑑みてなされ、小型化や特性向上或いはコスト低減を図って2軸の振動検出を可能とする振動型ジャイロセンサを提供することを課題とする。上記課題を解決するに当たり、本発明の一形態に係る振動型ジャイロセンサは、複数の端子部が形成された基部を有し、それぞれ異なる軸方向の振動を検出する少なくとも2個の振動素子と、前記少なくとも2個の振動素子の駆動検出を行う単数のIC部品と、前記各振動素子の前記複数の端子部、および前記IC部品と接続される複数個のランドを有する配線パターンが形成された第1の面と、前記第1の面の裏側であって、外部の基板と対向し前記外部の基板のランドへ前記振動型ジャイロセンサをリフロー表面実装するための複数個の外部接続端子が形成された第2の面とを有する1個の支持基板とを備え、前記少なくとも2個の振動素子のうち少なくとも一方の基部は、前記支持基板のコーナ部位に実装され、前記支持基板の第1の面を第1~第4の象限に分けたとき、各象限に前記IC部品の実装領域の一部が属する。上記振動型ジャイロセンサは、振動子部の軸線方向を異にして2個の振動素子を支持基板に実装することで、それぞれの振動素子によって2軸方向の検出信号を各々独立して得ることが可能となる。これにより、それぞれの振動素子が効率よくかつ低コストで製作されるとともに、安定した動作を行うことで信頼性の向上が図れるようになる。上記振動型ジャイロセンサを構成する各々の振動素子は、支持基板上のランドに接続される複数の端子部が形成された実装面を有する基部と、この基部の側周部から片持ち梁状に一体に突設され上記基部の実装面と同一面を構成する基板対向面を有する振動子部とを有し、上記振動子部の基板対向面には、第1電極層と、この第1電極層の上に積層された圧電層と、この圧電層の上に積層された第2電極層とがそれぞれ形成されている。そして、2個の振動素子が、各々の振動子部を互いに90°異なる軸線上に配置して実装されている。本発明の振動型ジャイロセンサにおいては、駆動検出回路部から各振動素子に対して所定周波数の交流電界を印加することによって、振動子部に固有振動を生じさせる。そして、手振れ等により生じるコリオリ力によって振動子部が変位し、この変位を圧電層が検出して一対の検出電極から互いに逆極性の検出信号を出力する。この検出信号を駆動検出回路部によって処理して角速度信号として出力する。このとき、各振動素子の動作周波数をそれぞれ1kHz以上離すことにより、軸間クロストークを低減することができる。本発明の振動型ジャイロセンサによれば、1個の支持基板に互いに異なる軸方向の振動を検出する少なくとも2個の振動素子を実装することで、構造の簡易化と小型化を図り、2軸方向の検出動作を高精度に行うことが可能である。また、各振動素子の生産効率の向上が図られるとともに高精度に製作されることから、コストの低減と高精度化が図られるようになる。以下、本発明の実施の形態として図面に示した振動型ジャイロセンサについて、詳細に説明する。なお、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。また、本明細書においては、以下に説明するように構成部材の各部位について具体的な寸法値を挙げて説明しているが、各寸法値は中心基準値である。各部位は、この中心基準値に限定された寸法値で形成されることに限定されず、一般的な公差範囲の寸法値をもって形成されることは勿論である。また、振動型ジャイロセンサは、かかる寸法値の形状に限定されず、特性仕様に応じて各部が適宜形成される。第1の実施の形態[振動型ジャイロセンサの概略構成]振動型ジャイロセンサ1は、図1に示すように支持基板2と、この支持基板2の第1主面2-1上に組み付けられて部品実装空間部3を構成するカバー部材15とにより外観部材を構成し、例えばビデオカメラに搭載されて手振れ補正機構を構成する。また、振動型ジャイロセンサ1は、例えばバーチャルリアリティ装置に用いられて動作検知器を構成し、或いはカーナビゲーション装置に用いられて方向検知器を構成する。振動型ジャイロセンサ1は、支持基板2に例えばセラミック基板やガラス基板等が用いられている。支持基板2の第1主面2-1上には複数個のランド4等を有する所定の配線パターン5が形成されて部品実装領域6が構成されている。部品実装領域6には、詳細を後述する互いに異なる軸方向の振動を検出するように搭載される第1,第2の一対の振動素子20X,20Y以下、個別に説明する場合を除いて振動素子20と総称する。、IC回路素子7、更には外付け用の多数個のセラミックコンデンサや適宜の電子部品8が混載されている。支持基板2の部品実装領域6には、IC回路素子7や電子部品8とともに振動素子20が適宜の実装機を用いてそれぞれフリップチップ法等の表面実装法によって実装されている。同一形状に形成された一対の振動素子20X,20Yは、支持基板2の第1主面2-1の相対するコーナ部位2C-1、2C-2に位置して互いに軸線を異にして実装されている。振動素子20は、図2に示すように、金バンプ26を介してランド4に接続される複数の端子部25が形成された実装面を有する基部22と、この基部22の一側周部から片持ち梁状に一体に突設された振動子部23とを有する。なお、振動素子20の構成の詳細は後述する。図1に示すように、一方の第1振動素子20Xは、支持基板2のコーナ部位2C-1において部品実装領域6に構成した浮島状の第1振動素子実装領域13Aに基部22が固定され、この基部22から一体に突設された振動子部23が支持基板2の側縁に沿って隣り合うコーナ部位2C-3に向けられる。他方の第2振動素子20Yは、支持基板2のコーナ部位2C-2において部品実装領域6に構成した浮島状の第2振動素子実装領域13Bに基部22が固定され、この基部22から一体に突設された振動子部23が支持基板2の側縁に沿って隣り合うコーナ部位2C-3に向けられる。すなわち、第1振動素子20X及び第2振動素子20Yは、各々の振動子部23をコーナ部位2C-3に向けて互いに90°の角度を付されて支持基板2にそれぞれ実装されている。なお、振動型ジャイロセンサ1は、一対の振動素子20X,20Yにより直交する2軸の振動検出を行うようにするが、本体機器の仕様に応じて適宜の角度差をもって振動素子20X,20Yを支持基板2に実装するようにしてもよいことは勿論である。振動型ジャイロセンサ1は、振動素子20の振動子部23を共振させた状態において、振動子部23に加えられた長手方向の周りの角速度を検出する。振動型ジャイロセンサ1においては、第1振動素子20Xと第2振動素子20Yとを支持基板2に角度を異にして搭載することによって、X軸方向とY軸方向の角速度を同時に検出し、例えばビデオカメラの手振れによる振動状態に基づく制御信号を出力して手振れ補正機構を構成する。次に、支持基板2の構成の詳細について説明する。[負荷緩衝構造]振動型ジャイロセンサ1は、支持基板2を薄厚とすることによって小型、薄型化が図られていることから、外部から加えられる振動や衝撃等の外部負荷によって支持基板2に歪みや応力が発生することがある。そこで、本実施の形態では、支持基板2に外部負荷の緩衝構造が設けられることによって、歪みや応力が生じた場合でも支持基板2に搭載した振動素子20への影響が低減されるように構成されている。支持基板2には、図1から図3に示すように第1主面2-1の各コーナ部位2C-1,2C-2に第1負荷緩衝溝部12A,12B以下、個別に説明する場合を除いて第1負荷緩衝溝部12と総称する。が形成されている。上述の振動素子実装領域13A,13B以下、個別に説明する場合を除いて振動素子実装領域13と総称する。は第1負荷緩衝溝部12によって囲まれた領域に構成されており、各振動素子実装領域13に振動素子20が実装される。また、支持基板2には、図3に示すように、本体機器等の外部の制御基板100に実装される第2主面2-2側に第2負荷緩衝溝部14が形成されている。この第2負荷緩衝溝部14は、図5に示すように第2負荷緩衝溝部14Aと第2負荷緩衝溝部14Bとからなり、以下個別に説明する場合を除いて第2負荷緩衝溝部14と総称する。第2負荷緩衝溝部14によって囲まれた領域は、図5に示すように端子形成領域115A,115B以下、個別に説明する場合を除いて端子形成領域115と総称する。として構成されている。第1負荷緩衝溝部12は、図4に示すように振動素子20の基部22の外形寸法よりも大きな振動素子実装領域13を構成する全体枠状の有底溝によって構成されている。第1負荷緩衝溝部12は、例えばダイサー等による機械的溝加工やウェットエッチング法による化学的溝加工或いはレーザ等によるドライエッチング法により形成される。第1負荷緩衝溝部12は、支持基板2の機械的強度を損なわない範囲で溝の深さを100μm以上にして形成される。第2負荷緩衝溝部14A,14Bは、図5に示すように、それぞれ支持基板2の外周側縁部に沿って平行に形成されている。これら第2負荷緩衝溝部14A,14Bと外周側縁部との間の領域には、端子形成領域115A,115Bとしてそれぞれに外部接続用端子部として複数個の実装端子部116A,116B以下、個別に説明する場合を除いて実装端子部116と総称する。が適宜に配列して形成されている。支持基板2は、各実装端子部116にそれぞれ設けたバンプ117を介して実装端子部外部接続端子部116が相対する制御基板100側のランドと接続されることによって、制御基板100に実装される。第2負荷緩衝溝部14も、第1負荷緩衝溝部12と同様に、例えばダイサー等による機械的溝加工やウェットエッチング法による化学的溝加工或いはレーザ等によるドライエッチング法等によって支持基板2の第2主面2-2に所定の深さをもって形成される。第2負荷緩衝溝部14は、支持基板2の第2主面2-2において浮島状の端子形成領域115を構成し、この端子形成領域115に外周側縁部に沿って複数個の実装端子部116が配列して形成されるようにする。なお、第2負荷緩衝溝部14は、外周側縁部に沿った直線溝に限定されず、例えば実装端子部116を囲む枠状や両端を外周側縁部に開放された略コ字状に形成するようにしてもよい。なお、支持基板2には、第1主面2-1と第2主面2-2とを貫通して多数個のビアが形成されており、これらビアを介して第1主面2-1側の配線パターン5と第2主面2-2側の実装端子部116とが適宜接続される。振動型ジャイロセンサ1は、本体機器に衝撃等が加えられると、制御基板100を介して支持基板2に歪みや応力が発生する。本実施の形態では、上述したように第1負荷緩衝溝部12によって囲まれて浮島状態とされた振動素子実装領域13上に振動素子20を実装したことで、外部負荷により支持基板2に生じた歪みや応力が第1負荷緩衝溝部12によって吸収される。したがって、第1負荷緩衝溝部12は一種のダンパー作用を奏することで振動素子実装領域13上に実装した振動素子20に対する外部負荷の影響を低減し、振動素子20が安定した状態で検出動作を行うようにする。一方、振動型ジャイロセンサ1においては、上述したように第2負荷緩衝溝部14を設けて浮島状態とした端子形成領域115に設けられた実装端子部116が制御基板100との固定部を構成する。本実施の形態では、制御基板100を介して伝達される外部負荷が第2負荷緩衝溝部14によって吸収される。したがって、第2負荷緩衝溝部14は一種のダンパー作用を奏することで振動素子実装領域13上に実装した振動素子20に対する外部負荷の影響を低減し、振動素子20が安定した状態で検出動作を行うようにする。なお、第1負荷緩衝溝部12は、全周に亘って連続した断面コ字状の溝部によって構成されるが、これに限定されない。第1負荷緩衝溝部12は、所定の特性を満たすことを条件に、例えば多数個の溝部を全体として枠状に配列して構成するようにしてもよい。また、第2負荷緩衝溝部14も、連続した溝部によって構成される必要はなく、例えば多数個の溝部を配列して構成するようにしてもよい。更に、支持基板2の第1主面2-1に第1負荷緩衝溝部12を形成するとともに第2主面2-2に第2負荷緩衝溝部14を形成して表裏主面の負荷緩衝構造を構成するようにしたが、所定の特性を有することを条件に第1負荷緩衝溝部12のみ又は第2負荷緩衝溝部14のみによって負荷緩衝構造を構成するようにしてもよい。なお、上述したように支持基板2の第1主面2-1に振動素子実装領域13を囲む枠状の第1負荷緩衝溝部12を形成したが、この第1負荷緩衝溝部12の構成はこれに限定されるものではない。図6に示した振動型ジャイロセンサ170は、支持基板171に枠状の第1負荷緩衝溝部172X,172Yを形成しているが、さらにこの第1負荷緩衝溝部172内に十字状の区割り溝173A,173Bを形成して4つの個別実装領域174A~174Dを構成している。すなわち、振動型ジャイロセンサ170は、各個別実装領域174がそれぞれ振動素子20の基部22に形成した端子部25と対応して個別に区割りされており、図示しないがそれぞれに実装端子部が設けられている。振動型ジャイロセンサ170においては、かかる構造によって、金バンプ26を介して相対する実装端子部に各端子部25を固定されて支持基板171に実装される振動素子20が、全体を第1負荷緩衝溝部172によって囲まれた第1浮島内において各固定部毎に区割り溝173によって区割りされた第2浮島内に個別に固定されて実装される。したがって、振動型ジャイロセンサ170においては、振動素子20が、外部負荷により発生する支持基板171の歪みや応力の影響をより確実に低減されて安定した角速度の検出動作が行われるようにする。[間隔構成凹部]次に、支持基板2には、振動素子20X,20Yに対応して部品実装領域6に、振動子部23をその厚さ方向に自由振動させる空間部を構成する凹部11A,11B以下、個別に説明する場合を除いて間隔構成凹部11と総称する。が形成されている。間隔構成凹部11は、支持基板2の第1主面2-1に対して例えばエッチング加工や溝切り加工を施すことで所定の深さと開口寸法を有する矩形の有底溝状に形成される。振動型ジャイロセンサ1は、基部22と片持ち梁状の振動子部23とが一体に形成された振動素子20が、金バンプ26を介して支持基板2の第1主面2-1上に実装される。振動素子20は、金バンプ26の厚みにより振動子部23と支持基板2の第1主面2-1との対向間隔が規定されて全体の薄型化が図られているが、金バンプ26の加工限界によって充分な間隔を保持し得ない場合がある。振動素子20は、振動子部23の振動動作に伴って支持基板2の第1主面2-1との間に空気流を生じさせる。この空気流は、支持基板2の第1主面2-1に当たって振動子部23を押し上げるダンピング効果を発生させる。本実施の形態では、支持基板2の第1主面2-1に間隔構成凹部11を形成することにより、図2に示すように支持基板2と振動子部23との間に充分な間隔mを保持して振動素子20に作用するダンピング効果の影響を低減する。振動型ジャイロセンサ1は、支持基板2の第1主面2-1上に振動素子20を実装した状態において振動子部23が間隔構成凹部11と対向して延在されることで、薄型化を保持しながら図2に示すように振動子部23と支持基板2との間に充分な間隔が保持されるようになる。これにより、振動子部23が厚み方向に振動動作した際にダンピング効果の作用が低減され、振動素子20の安定した検出動作が確保される。間隔構成凹部11は、振動素子20の振動子部23の寸法に合わせて最適化されて支持基板2に形成される。本実施の形態では、振動素子20が後述する寸法値で形成されるとともに振動子部23の最大振幅量をpとした場合、間隔構成凹部11の開口寸法は2.1mm×0.32mmとされ、深さ寸法k図2参照は、k≧p/20.05mmに形成される。支持基板2にかかる構成の間隔構成凹部11が形成されることによって、高さ寸法が抑制されて薄型化が図られるとともに、振動素子20に対するダンピング効果の影響が低減されて高Q値化が保持され高感度で安定した手振れ等の検出動作が行えるようになる。続いて、振動素子20の構成の詳細について説明する。[金バンプ]振動素子20は、後述するようにシリコン基板21の第2主面21-2によって構成される基部22の第2主面22-2が支持基板2に対する固定面実装面を構成して上述した振動素子実装領域13上に実装される。図4に示すように基部22の実装面22-2には、第1端子部25A~第4端子部25D以下、個別に説明する場合を除いて端子部25と総称する。が形成されるとともに、これら端子部25上にそれぞれ金属凸部として第1金バンプ26A~第4金バンプ26D以下、個別に説明する場合を除いて金バンプ26と総称する。が形成されている。振動素子20の各端子部25は、それぞれ支持基板2側の配線パターン5に形成した各ランド4に対応して形成されている。各端子部25は、対応するランド4と位置合わせされて支持基板2に組み合わされる。そして、この状態で振動素子20を支持基板2に押し当てながら超音波を印加し、金バンプ26を介して各端子部25とランド4とを溶着接合させる。これにより振動素子20は支持基板2上に実装される。このように振動素子20を所定高さの金バンプ26を介して実装することにより、振動子部23がその第2主面基板対向面23-2を支持基板2の第1主面2-1に対して所定の高さ位置に保持された状態で所定の振動動作を行えるようにする。本実施の形態においては、表面実装法で振動素子20を支持基板2へ実装することによって実装工程の効率化を図っている。表面実装法における接続子としては、上述した金バンプ26に限定されることはなく、半導体プロセスにおいて一般に採用される半田ボールや銅バンプ等の各種の他の金属凸部を用いることもできる。本実施の形態では、本体機器の製造工程においてリフロー半田処理等が施されて、支持基板2の実装端子部116がバンプ117を介して制御基板100の各ランドと接続固定されることから、耐熱性が大きくかつ作業性の高い金バンプ26が接続子として採用している。振動型ジャイロセンサにおいては、支持基板に対する振動素子の固定構造によって機械品質係数QQfactorが決定される。本実施の形態では、振動素子20が基部22を金バンプ26を介して支持基板2の第1主面2-1から浮かした状態で実装されることによって、例えば接着層を介して基部全面を支持基板に接合した場合と比較して振動子部23の先端部の減衰割合が大きくなり良好なQ値が得られる。また、基部22を支持基板2の第1主面2-1に対して1箇所で固定するよりも複数箇所で固定する構造の方が良好なQ値特性が得られることから、基部22を支持基板2に対して四隅の位置を固定することによって良好なQ値特性を得るようにしている。なお、各金バンプ26は振動子部23の長手方向の中心軸線に対して幅寸法t6図9参照の範囲内の領域において全体の重心を位置させるようにして設けることができる。このように金バンプ26を配置することによって、厚み方向に振動動作する振動子部23は左右のバランスを崩すことなく安定した状態で振動動作することが可能となる。また、各金バンプ26を基部22から突出される振動子部23の基端部位から振動子部23の幅寸法t6の2倍を半径とする領域の外側領域に位置して形成することにより、金バンプ26による振動子部23の振動動作を吸収する作用を低減して高Q値を保持することが可能となる。さらに、少なくとも1個の金バンプ26が、振動子部23の基端部から基部22の厚み寸法t1図8参照の2倍の範囲の領域内に形成されることで、振動子部23の振動動作が基部22に伝達されて共振周波数のズレを生じさせることが防止されるようになる。なおまた、金バンプ26はいわゆる2段バンプによって形成されるようにしてもよい。更に、基部22の第2主面上に電気的接続を行わない、いわゆるダミーの第5の金バンプを形成するようにしてもよい。この場合は勿論、支持基板2側には、この第5金バンプが溶着固定されるダミー端子部が形成される。[素子形状]さて、本実施の形態の振動素子20は、図8に示すように、振動子部23が、基部22の第2主面実装面22-2と同一面を構成する第2主面基板対向面23-2を有し、一端部を基部22に一体化されて片持ち梁状に突設されている。振動子部23は、その上面23-1が図2に示すように基部22の第1主面上面22-1から段落ちされることによって所定の厚みとされる。振動子部23は、所定の長さと断面積を有して基部22の一側周部と一体に形成された断面矩形の片持ち梁によって構成される。振動素子20の基部22は、図8に示すように、厚み寸法t1を300μm、振動子部23の先端部までの長さ寸法t2を3mm、幅寸法t3を1mmの大きさをもって形成される。振動素子20の振動子部23は、図9に示すように、厚み寸法t4を100μm、長さ寸法t5を2.5mm、幅寸法t6を100μmに形成される。振動素子20は、詳細を後述するように駆動検出回路部50から印加される所定周波数の駆動電圧により振動動作するが、上述した形状から40kHzの共振周波数で振動する。なお、振動素子20は、かかる構成に限定されるものではなく、使用する周波数や目標とする全体形状に応じて種々設定される。なお、基部22と振動子部23の各部が次の条件を満足して振動素子20を形成することができる。すなわち、基部22は、その幅寸法t3を振動子部23の幅寸法t6の2倍よりも大きな幅寸法とされるとともに、重心位置を振動子部23の長手方向の中心軸線に対して振動子部23の幅寸法t6の2倍の領域内に位置して形成される。かかる構成によって振動子部23が左右のバランスを崩すことなく良好な状態で振動動作が行われるようになる。また、基部22の厚み寸法t1を振動子部23の厚み寸法t4の1.5倍で形成することによって、基部22の機械的強度が保持されて振動子部23の振動動作による振動動作の発生を抑制でき、共振周波数のズレが生じないようになる。[圧電膜各種電極層]振動素子20には、後述する振動素子製造工程により、図4に示すように振動子部23の第2主面基板対向面23-2上に長さ方向の略全長に亘って、基準電極層第1電極層27と、圧電薄膜層28と、駆動電極層第2電極層29とが積層形成されている。振動子部23の第2主面基板対向面23-2上には、駆動電極層29を挟んで一対の検出電極30R、30L以下、個別に説明する場合を除いて検出電極30と総称する。が形成されており、これら駆動電極層29と検出電極30とにより第2電極層が構成されている。振動子部23の第2主面基板対向面23-2には、第1層として基準電極層27が形成され、この基準電極層27上にほぼ同長の圧電薄膜層28が積層形成される。圧電薄膜層28上には、これとほぼ同長でかつ幅狭の駆動電極層29が幅方向の中央部に位置して積層形成されるとともに、この駆動電極層29を挟んで圧電薄膜層28上に一対の検出電極30R,30Lが積層形成される。[リード端子部]振動素子20には、図4に示すように基部22の第2主面実装面22-2上に、基準電極層27と第1端子部25Aとを接続する第1リード31Aが形成されるとともに、駆動電極層29と第3端子部25Cとを接続する第3リード31Cが形成されている。同様に、基部22の実装面22-2上には、第1検出電極30Rと第2端子部25Bとを接続する第2リード31Bが形成されるとともに、第2検出電極30Lと第4端子部25Dとを接続する第4リード31Dが形成されている。なお、各リード31A~31Dについては、以下、個別に説明する場合を除いてリード31と総称する。第1リード31Aは、振動子部23に形成した基準電極層27の基端部から基部22側に一体に延長され、図4に示すように基部22の第2主面実装面22-2上に振動子部23を一体に形成した側の一方コーナ部に位置して形成された第1端子部25Aと一体化される。駆動電極層29と検出電極30は、それぞれの基端部が振動子部23から基部22までやや幅広の部位で一体に延長され、これら幅広部位が平坦化層24によって被覆される。第2リード31Bは、一端部が平坦化層24を乗り越えるようにして形成され、基部22の一側部に沿って第1端子部25Aと対向する後方側のコーナ部へと導かれることにより、このコーナ部に形成された第2端子部25Bと接続される。第3リード31Cは、一端部が平坦化層24を乗り越えるようにして形成され、基部22の略中央部を横切って後方側へと導かれるとともに後端側に沿って第2端子部25Bと対向するコーナ部へと導かれることにより、このコーナ部に形成された第3端子部25Cと接続される。第4リード31Dも、一端部が平坦化層24を乗り越えるようにして形成され、基部22の他側部に沿って第3端子部25Cと対向する前方側の他方コーナ部へと導かれることにより、このコーナ部に形成された第4端子部25Dと接続される。なお、振動素子20には、上述した構成にかかわらず、端子部25が基部22の第2主面実装面22-2上に最適化される適宜の位置でかつ適宜の個数をもって形成される。また、振動素子20は、各電極層のリード31と端子部25との接続パターンが上述した構成に限定されるものではないことは勿論であり、端子部25の位置や個数に応じて基部22の第2主面上に適宜に形成される。[絶縁保護層]振動素子20には、図2及び図4に示すように、第2主面21-2側において基部22と振動子部23を被覆する絶縁保護層45が形成されている。絶縁保護層45は、第1層の第1アルミナ酸化アルミニウム:Al2O3層46と、第2層の酸化シリコンSiO2層47と、第3層の第2アルミナ層48とからなる3層構造によって構成される。絶縁保護層45には、図2に示すように、各端子部25の形成領域に対応して端子開口部49が形成されており、これらの端子開口部49を介して各端子部25が外方に臨んでいる。振動素子20は、図2に示すように端子開口部49から突出されるようにして各端子部25に金バンプ26が形成される。絶縁保護層45は、図4に示すように、基部22と振動子部23の各々の外周縁と、基準電極層27や端子部25の最外周部位との間においてシリコン基板21の第2主面21-2が枠状に露出されるようにして形成される。絶縁保護層45は、外周部位に第2主面21-2の露出部位を残すことによって、後述する振動素子20の切り出し工程に際して外周部位から剥離が生じることが防止されている。なお、絶縁保護層45は、幅寸法t6が100μmとされた振動子部23において、例えば98μmの幅寸法をもって形成される。絶縁保護層45は、第1アルミナ層46が例えば50nmの厚み寸法をもって形成される。第1アルミナ層46は、基部22や振動子部23の主面との密着性を向上させる下地密着層として作用し、振動動作する振動子部23上に絶縁保護層45が強固に成膜形成されるようにして剥離等の発生が防止されるようにする。酸化シリコン層47は、空気中の水分等を遮断して各電極層等への付着を防止するとともに、各電極層の酸化抑制、各電極層の電気的絶縁或いは薄膜の各電極層や圧電薄膜層28の機械的保護を図る機能を奏する。最上層の第2アルミナ層48は、シリコン基板21に後述する外形溝形成工程を施して振動子部23を形成する際に形成されるレジスト層との密着性を向上させる作用を奏し、エッチング剤による酸化シリコン層47の損傷を防止する。酸化シリコン層47は、第2電極層42の少なくとも2倍の厚みで、1μm以下の厚みで形成されている。また、酸化シリコン層47は、0.4Pa以下のアルゴンガス雰囲気中でスパッタ法によって第1アルミナ層46上に成膜される。絶縁保護層45は、酸化シリコン層47を上述した膜厚とすることによって、十分な絶縁保護機能を奏するとともに成膜時のバリ発生が防止される。また、酸化シリコン層47は、上述したスパッタ条件で成膜することによって、高膜密度で形成される。[位置合わせ用マーク]振動型ジャイロセンサ1においては、同一形状の第1振動素子20Xと第2振動素子20Yとを支持基板2に対して精密に位置決めして実装するために、支持基板2が各ランド4の位置を実装機側に認識される。振動素子20には、実装機によって認識された各ランド4に対して位置決めされて実装されるようにするために、基部22の第1主面上面22-1に位置合わせ用マーク32A,32B以下、位置合わせ用マーク32と総称する。が設けられている。位置合わせ用マーク32は、図1及び図4に示すように、基部22の第1主面上面22-1上に幅方向に離間して形成された金属箔等からなる一対の矩形部によって構成される。振動素子20は、実装機によって位置合わせ用マーク32が読み取られ、支持基板2に対する位置や姿勢の実装データが生成された後、この実装データと上述したランド4のデータとに基づいて、支持基板2に対して精密に位置決めされて実装される。振動素子20は、位置合わせ用マーク32を基部22の第1主面上に形成したが、かかる構成に限定されるものではない。位置合わせ用マーク32は、基部22の第2主面実装面22-2に、例えば配線工程と同一工程で導体部からなる位置合わせ用マークを端子部25やリード31を避けた適宜の位置に形成するようにしてもよい。位置合わせ用マーク32は、詳細を後述するように振動素子20の電極層や振動子部23を形成する外形溝形成工程において用いられる誘導結合型プラズマ装置による反応性イオンエッチング処理に際して用いられる基準マーカに合わせて、位置決めされて形成されることが好ましい。位置合わせ用マーク32は、ステッパー露光装置を用いることによって、振動子部23に対して0.1μm以下の精度で形成することが可能である。位置合わせ用マーク32は、適宜の方法によって形成される。例えば基部22の第2主面実装面22-2に後述するようにチタン層と白金層とからなる第1電極層40のパターニングによって形成した場合に、実装工程に際して読み取りが行われて画像処理を施す際に良好なコントラストが得られて実装精度の向上が図られるようになる。[カバー]続いて、支持基板2の第1主面2-1を外部から遮蔽するカバー15の詳細について説明する。振動型ジャイロセンサ1は、手振れ等により生じるコリオリ力による振動素子20の変位を、詳細を後述するようにこの振動素子20に形成した圧電薄膜層28と検出電極30とにより検出して検出信号を出力する。そして、圧電薄膜層28に光が照射されると焦電効果により電圧が発生し、この焦電圧が検出動作に影響を及ぼして検出特性が低下する。振動型ジャイロセンサ1においては、支持基板2とカバー部材15とによる部品実装空間部3の遮光対応が図られ、外部光の影響による特性低下の防止が図られている。支持基板2には、図1に示すように部品実装領域6を縁ち取るようにして外周部位が全周に亘って第1主面2-1から段落ちされて垂直壁からなる遮光段部9を構成することでカバー固定部10が形成されている。そして、支持基板2に対して金属薄板によって形成したカバー部材15を、カバー固定部10上に樹脂接着によって全周に亘って接合することによって、部品実装空間部3を密閉して防塵、防湿するとともに遮光空間部として構成する。カバー部材15は、図1に示すように支持基板2の部品実装領域6を被覆するに足る外形寸法を有する主面部16と、この主面部16の外周部に全周に亘って一体に折曲形成された外周壁部17とからなる全体箱状に形成されている。カバー部材15は、外周壁部17が、支持基板2に組み付けられた状態において振動素子20の振動子部23が振動動作を可能とする部品実装空間部3を構成する高さ寸法をもって形成されている。カバー部材15には、外周壁部17の開口縁に全周に亘って、支持基板2に形成したカバー固定部10よりもやや小幅とされた外周フランジ部18が一体に折曲形成されている。なお、図示せずとも外周フランジ部18はアース凸部を形成し、振動型ジャイロセンサ1が制御基板100に実装された際に制御基板100上のグランド端子に接続される。カバー部材15は、金属薄板によって形成されることで振動型ジャイロセンサ1の小型軽量化を保持しているが、赤外波長の外部光に対する遮光性が低下して充分な遮光機能を奏し得ないこともある。そこで本実施の形態では、主面部16と外周壁部17の表面全体に例えば赤外波長の光を吸収する赤外線吸収塗料を塗布して遮光層19を形成し、部品実装空間部3内への赤外波長の外部光の放射を遮蔽して振動素子20が安定した動作を行うようにする。なお、遮光層19は、赤外線吸収塗料溶液中にディップして表裏主面に形成したり、黒色クロムめっき処理や黒染め処理或いは黒色陽極酸化処理を施して形成してもよい。上述のように、振動型ジャイロセンサ1においては、支持基板2に対してカバー部材15が、外周フランジ部18をカバー固定部10上に重ね合わせて接着剤によって接合されることによって組み付けられ、密閉かつ遮光された部品実装空間部3を構成する。ところが、重ね合わされたカバー固定部10と外周フランジ部18との間の隙間に介在する接着剤層を透過して外部光が部品実装空間部3内に進入する場合がある。そこで本実施の形態においては、上述したように支持基板2が主面2-1に対して遮光段部9を介してカバー固定部10を段落ち形成したことにより、接着剤層を透過した外部光が遮光段部9によって遮光されるようにしている。本実施の形態においては、支持基板2に対してカバー部材15も他の構成部材と同様に表面実装法によって組み付けるようにすることで、組立工程の合理化が図られている。振動型ジャイロセンサ1においては、カバー部材15を支持基板2の段落ちされたカバー固定部10上に固定することから薄型化が図られるとともに、接着剤の部品実装領域6への流れ込みも防止される。また、部品実装空間部3が防塵、防湿空間部として構成されるとともに遮光空間部として構成されることで、振動素子20における焦電効果の発生を抑制して安定した手振れ等の検出動作を行うことを可能とする。[回路構成]次に、振動型ジャイロセンサ1を駆動する回路構成について図7を参照して説明する。振動型ジャイロセンサ1は、第1振動素子20Xと第2振動素子20Yとにそれぞれ接続されIC回路素子7や電子部品8等によって構成された第1駆動検出回路部50Xと第2駆動検出回路部50Yとを備えている。これら第1駆動検出回路部50Xと第2駆動検出回路部50Yとは互いに同一の回路構成とされることから、以下、駆動検出回路部50と総称して説明する。駆動検出回路部50は、インピーダンス変換回路51と、加算回路52と、発振回路53と、差動増幅回路54と、同期検波回路55と、直流増幅回路56等を備えている。駆動検出回路部50は、図7に示すように振動素子20の第1検出電極30Rと第2検出電極30Lに対してインピーダンス変換回路51と差動増幅回路54とが接続される。インピーダンス変換回路51には加算回路52が接続され、この加算回路52に接続された発振回路53が駆動電極層29と接続される。差動増幅回路54と発振回路53とには同期検波回路55が接続され、この同期検波回路55に直流増幅回路56が接続される。なお、振動素子20の基準電極層27は、支持基板2側の基準電位57と接続される。駆動検出回路部50は、振動素子20とインピーダンス変換回路51と加算回路52と発振回路53とによって自励発振回路を構成する。そして、発振回路53から駆動電極層29に対して所定周波数の発振出力Vgoを印加することによって振動素子20の振動子部23に固有振動を生じさせる。振動素子20の第1検出電極30Rからの出力Vgrと第2検出電極30Lからの出力Vglとはインピーダンス変換回路51に供給され、これらの入力に基づいてインピーダンス変換回路51から加算回路52に対してそれぞれ出力VzrとVzlとを出力する。加算回路52は、これらの入力に基づいて発振回路53に対して加算出力Vsaを出力する。振動素子20の第1検出電極30Rからの出力Vgrと第2検出電極30Lからの出力Vglとは差動増幅回路54に供給される。駆動検出回路部50は、後述するように振動素子20が手振れを検出するとこれら出力Vgrと出力Vglとに差異が生じることから、差動増幅回路54によって所定の出力Vdaが得られる。差動増幅回路54からの出力Vdaは、同期検波回路55に供給される。同期検波回路55は出力Vdaを同期検波することで直流信号Vsdに変換して直流増幅回路56に供給し、所定の直流増幅を行った直流信号Vsdを出力する。同期検波回路55は、差動増幅回路54の出力Vdaを、発振回路53から駆動信号に同期して出力されるクロック信号Vckのタイミングで全波整流した後で積分して直流信号Vsdを得る。駆動検出回路部50は、上述したようにこの直流信号Vsdを直流増幅回路56において増幅して出力することにより、手振れにより生じる角速度信号の検出が行われる。駆動検出回路部50は、インピーダンス変換回路51がハイインピーダンス入力Z2の状態でローインピーダンス出力Z3を得るようになっており、第1検出電極30Rと第2検出電極30L間のインピーダンスZ1と加算回路52の入力間のインピーダンスZ4とを分離する作用を奏する。インピーダンス変換回路51を設けることによって、これら第1検出電極30Rと第2検出電極30Lとから大きな出力差異を得ることが可能となる。駆動検出回路部50においては、上述したインピーダンス変換回路51が入力と出力とのインピーダンス変換機能を奏するだけで信号の大きさに影響を与えることはない。したがって、第1検出電極30Rからの出力Vgrとインピーダンス変換回路51の一方側の出力Vzr、及び第2検出電極30Lからの出力Vglとインピーダンス変換回路51の他方側の出力Vzlとはそれぞれ同一の大きさである。駆動検出回路部50においては、振動素子20によって手振れ検出が行われて第1検出電極30Rからの出力Vgrと第2検出電極30Lからの出力Vglとに差があっても、加算回路52からの出力Vsaに保持される。駆動検出回路部50においては、例えばスイッチング動作等によってノイズが重畳されることがあっても、発振回路53の出力Vgoに重畳されたノイズ成分が振動素子20におけるバンドフィルタと同等の働きによって共振周波数以外の成分が除去されることで、差動増幅回路54からノイズ成分が除去された高精度の出力Vdaを得ることが可能となる。なお、振動型ジャイロセンサ1は、上述した駆動検出回路部50に限定されるものではなく、固有振動する振動子部23の手振れ動作による変位を圧電薄膜層28と一対の検出電極30とによって検出し、適宜の処理を行って検出出力を得るように構成されればよい。振動型ジャイロセンサ1においては、上述したようにX軸方向の角速度を検出する第1振動素子20XとY軸方向の角速度を検出する第2振動素子20Yとを備えている。第1振動素子20Xに接続された第1駆動検出回路部50XからはX軸方向の検出出力VsdXが得られるとともに、第2振動素子20Yに接続された第2駆動検出回路部50YからはY軸方向の検出出力VsdYが得られる。振動型ジャイロセンサ1においては、第1振動素子20Xと第2振動素子20Yとが、それぞれ数kHzから数百kHzの範囲で動作周波数の設定が可能である。そして、第1振動素子20Xの動作周波数fxと第2振動素子20Yの動作周波数fyとの周波数差fx-fyを1kHz以上とすることで、クロストークが低減されて精密な振動検出が行われるようになる。なお必要に応じて、上述した駆動検出回路部50には、加算回路52の出力に含まれる振動素子20X,20Yの動作周波数fx,fyの検出信号を選択的に増幅して発振回路53へ供給するフィルタ増幅回路が設けられる。[振動型ジャイロセンサの製造方法]以下、本実施の形態の振動型ジャイロセンサ1の製造方法について説明する。図10は振動型ジャイロセンサ1の製造方法を説明する主要工程フロー図である。振動型ジャイロセンサ1においては、上述した振動素子20が、例えば図11及び図12に示すように、主面21-1の方位面が100面、側面21-3の方位面が110面となるように切り出されたシリコン基板21を基材にして多数個が一括して形成された後に、切断工程を経て1個ずつに切り分けられる。[基板準備工程]シリコン基板21は、外形寸法が、工程に用いられる設備仕様に応じて切り出し寸法が適宜決定され、例えば300×300mmとされる。シリコン基板21は図11に示すように平面視矩形状の基板に限らず、平面視円形のウェーハ形状でもよい。シリコン基板21は、作業性やコスト等によって厚み寸法を決定されるが、少なくとも振動素子20の基部22の厚み寸法よりも大きな厚みであればよい。シリコン基板21は、上述したように基部22の厚みが300μmであるとともに振動子部23の厚みが100μmであることから、300μm以上の基板が用いられる。シリコン基板21には、熱酸化処理が施されて、図12に示すように第1主面21-1上及び第2主面21-2上にそれぞれシリコン酸化膜SiO2膜33A,33B以下、個別に説明する場合を除いてシリコン酸化膜33と総称する。が全面に亘って形成されている。シリコン酸化膜33は、後述するようにシリコン基板21に結晶異方性エッチング処理を施す際に保護膜として機能する。シリコン酸化膜33は、保護膜機能を奏すればよく適宜の厚みをもって形成されるが、例えば0.3μm程度の厚み寸法で形成される。[エッチング凹部形成工程]振動素子製造工程は、半導体プロセスの薄膜工程と同様の工程からなり、シリコン基板21の第1主面21-1側から各振動素子20の振動子部23を形成する部位を所定の厚み寸法とする上述したエッチング凹部37を形成するエッチング凹部形成工程を有する。エッチング凹部形成工程は、図13~図19に示すように、シリコン基板21の第1主面21-1に、フォトレジスト層34を形成するフォトレジスト層形成工程と、エッチング凹部37の形成部位に対応してフォトレジスト層34にフォトレジスト層開口部35を形成するフォトレジストパターニング工程と、フォトレジスト層開口部35に臨むシリコン酸化膜33Aを除去してシリコン酸化膜開口部36を形成する第1エッチング処理工程と、シリコン酸化膜開口部36内にエッチング凹部37を形成する第2エッチング処理工程等を有する。フォトレジスト層形成工程は、シリコン基板21の第1主面21-1に形成したシリコン酸化膜33A上に全面に亘ってフォトレジスト材を塗布してフォトレジスト層34を形成する。フォトレジスト層形成工程は、フォトレジスト材として例えば東京応化社製の感光性フォトレジスト材OFPR-8600が用いられ、このフォトレジスト材を塗布した後にマイクロ波で加熱して水分を除去するプレベーキング処理を施してシリコン酸化膜33A上にフォトレジスト層34を形成する。フォトレジストパターニング工程は、フォトレジスト層34上に各シリコン酸化膜開口部36を形成する部位を開口部としたマスキング処理を施し、フォトレジスト層34に対して露光、現像処理を施す。フォトレジストパターニング工程は、各シリコン酸化膜開口部36の対応部位のフォトレジスト層34を除去して、図13及び図14に示すようにシリコン酸化膜33Aを外方に臨ませる多数個のフォトレジスト層開口部35を一括して形成する。なお、シリコン基板21には、図13に示すように3×5個のフォトレジスト層開口部35が形成されることで、後述する各工程を経て15個の振動素子20が一括して製造されるようにする。第1エッチング処理工程は、フォトレジスト層開口部35を介して外部に臨むシリコン酸化膜33Aを除去する工程である。第1エッチング処理は、シリコン基板21の界面の平滑性を保持するために、シリコン酸化膜33Aのみを除去する湿式エッチング法を採用するが、この方法に限定されるものではなく例えばイオンエッチング法等の適宜のエッチング処理であってもよい。第1エッチング処理には、エッチング液として例えばフッ化アンモニウム溶液を用い、シリコン酸化膜33Aを除去してシリコン酸化膜開口部36を形成する。これにより、図15及び図16に示すように、シリコン基板21の第1主面21-1を外部に臨ませる。なお、第1エッチング処理は、長時間に亘ってエッチングを行った場合にシリコン酸化膜開口部36の側面からエッチングが進行するいわゆるサイドエッチング現象が生じることから、シリコン酸化膜33Aがエッチングされた時点で終了するようにエッチング時間を正確に管理することが好ましい。第2エッチング処理は、シリコン酸化膜開口部36を介して外部に臨むシリコン基板21の第1主面21-1にエッチング凹部37を形成する工程である。第2エッチング処理工程は、シリコン基板21の結晶方向にエッチング速度が依存する性質を利用した結晶異方性の湿式エッチング処理によって、シリコン基板21を振動子部23の厚みまでエッチングする。第2エッチング処理工程には、エッチング液として例えばTMAH水酸化テトラメチルアンモニウムやKOH水酸化カリウム或いはEDPエチレンジアミン-ピロカテコール-水溶液が用いられる。第2エッチング処理は、具体的にはエッチング液として表裏面のシリコン酸化膜33A,33Bのエッチングレートの選択比がより大きくなるTMAH20溶液を用い、このエッチング液を攪拌しながら温度を80°Cに保ち、6時間のエッチングを行って図17及び図18に示すエッチング凹部37を形成する。第2エッチング処理工程においては、基材として用いるシリコン基板21の第1主面21-1や第2主面21-2に対して側面21-3の対エッチング性が小さい特性を利用して、100面に対して約55°の角度の面方位となる110面が出現するエッチングが行われる。これにより、開口部から底面に向かって約55°の傾斜角度をもって次第に開口寸法が小さくなり、内周壁に約55°の傾斜角度のエッチング斜面133を有するエッチング凹部37が形成される。エッチング凹部37は、後述する外形切り抜き工程が施されて振動子部23を形成するダイヤフラム部38を構成する。エッチング凹部37は、図17に示すように長さ寸法t8、幅寸法t9の開口寸法を有し、図19に示すように深さ寸法t10をもって形成される。エッチング凹部37は、図19に示すように、第1主面21-1から第2主面21-2側に向かって次第に開口寸法が小さくなる断面が台形の空間部によって構成される。エッチング凹部37は、内周壁が上述したように内方下がりに55°の傾斜角度θを付されて形成される。ダイヤフラム部38は、後述するように、振動子部23の幅寸法t6と長さ寸法t5及びその外周部を切り抜くようにしてシリコン基板21に形成する外形溝39の幅寸法t7図36及び図37参照とによって規定する。外形溝39の幅寸法t7は、深さ寸法t10×1/tan55°で求められる。したがって、エッチング凹部37は、ダイヤフラム部38の幅を規定する開口幅寸法t9が、深さ寸法t10×1/tan55°×2t6振動子部23の幅寸法2×t7外形溝39の幅寸法から求められる。エッチング凹部37は、開口部位の幅寸法t9が、t10=200μm、t6=100μm、t7=200μmとすると、t9=780μmとなる。また、エッチング凹部37は、上述した第2エッチング処理を施すことによって長さ方向についても幅方向と同様にその内周壁がそれぞれ傾斜角度が55°の傾斜面として構成される。したがって、エッチング凹部37は、ダイヤフラム部38の長さを規定する長さ寸法t8が、深さ寸法t10×1/tan55°×2t5振動子部23の長さ寸法t7外形溝39の幅寸法から求められる。エッチング凹部37は、長さ寸法t8が、t10=200μm、t5=2.5mm、t7=200μmとすると、t8=2980μmとなる。[電極形成工程成膜]上述したエッチング凹部形成工程により、シリコン基板21にエッチング凹部37の底面と第2主面21-2との間に、所定の厚みを有する矩形のダイヤフラム部38が構成される。ダイヤフラム部38は、振動素子20の振動子部23を構成する。エッチング凹部形成工程の後、ダイヤフラム部38の第2主面21-2側を加工面として電極形成工程が施される。電極形成工程は、例えばマグネトロンスパッタ装置によって、エッチング凹部37の形成部位と対向する第2主面21-2上に、シリコン酸化膜33Bを介して各電極層を形成する。電極形成工程は、図20に示すようにシリコン酸化膜33Bを介して基準電極層27を構成する第1電極層40を形成する第1電極層形成工程と、圧電薄膜層28を構成する圧電膜層41を形成する圧電膜層形成工程と、駆動電極層29及び検出電極30を構成する第2電極層42を形成する第2電極層形成工程とを有する。なお、振動素子製造工程においては、振動子部23に対する上述した第1電極層40の形成工程と第2電極層42の形成工程に合わせて、基部22の形成部位に各リード31や端子部25を形成するための導体層の形成工程も同時に行われるようにする。第1電極層形成工程は、図20に示すように、振動子部23の構成部位に対応するシリコン酸化膜33B上に全面に亘ってチタンをスパッタリングしてチタン薄膜層を形成する工程と、このチタン薄膜層上にプラチナ白金をスパッタリングしてプラチナ層を形成して2層構成の第1電極層40を積層形成する工程とからなる。チタン薄膜層形成工程は、例えばガス圧0.5Pa、RF高周波パワー1kWのスパッタ条件でシリコン酸化膜33B上に膜厚が50nm以下例えば5nm~20nmのチタン薄膜層を成膜する。プラチナ層形成工程は、例えばガス厚0.5Pa、RFパワー0.5kWのスパッタ条件でチタン薄膜層上に膜厚が200nm程度のプラチナ薄膜層を成膜する。第1電極層40は、チタン薄膜層がシリコン酸化膜33Bとの密着性を向上させる作用を奏するとともに、プラチナ層が良好な電極として作用する。第1電極層形成工程は、上述した第1電極層40の形成と同時にダイヤフラム部38から基部22の形成領域へと延長して第1リード31Aと第1端子部25Aとを構成する導体層も形成する。圧電膜層形成工程は、上述した第1電極層40上に全面に亘って、例えばチタン酸ジルコン酸鉛PZTをスパッタリングして所定の厚みの圧電膜層41を積層形成する。圧電膜層形成工程は、PbZr053Ti047O3y酸化物をターゲットとして用いて、例えばガス圧0.7Pa、RFパワー0.5kWのスパッタ条件で第1電極層40上に膜厚が1μm程度のPZT層からなる圧電膜層41を積層形成する。圧電膜層形成工程は、電気炉により圧電膜層41をベーキングすることによって、結晶化熱処理を施す。ベーキング処理は、例えば酸素雰囲気下で、700°C、10分間の条件で行う。なお、圧電膜層41は、上述した第1電極層40から延長された基部22の形成領域に形成された電極層の一部を被覆して形成される。第2電極層形成工程は、上述した圧電膜層41上に全面に亘って、プラチナをスパッタリングしてプラチナ層を形成することによって第2電極層42を積層形成する。第2電極層形成工程は、ガス圧0.5Pa、RFパワー0.5kWのスパッタ条件で圧電膜層41上に膜厚が200nm程度のプラチナ薄膜層を成膜する。[電極形成工程パターニング]次に、最上層に形成された第2電極層42に対してパターニング処理を施す第2電極層パターニング工程が行われる。第2電極層パターニング工程では図21及び図22に示すように所定形状の駆動電極層29と一対の検出電極30R,30Lとを形成する。駆動電極層29は、上述したように振動子部23を駆動させる所定の駆動電圧が印加される電極であり、振動子部23の幅方向の中央領域に所定の幅をもって長さ方向のほぼ全域に亘って形成される。検出電極30は、振動子部23に発生したコリオリ力を検出する電極であり、駆動電極層29の両側に位置して長さ方向のほぼ全域に亘って互いに絶縁を保持されて平行に形成される。第2電極層パターニング工程は、第2電極層42に対してフォトリソグラフ処理を施して図21に示すように圧電膜層41上に駆動電極層29と検出電極30とを形成する。第2電極層パターニング工程は、駆動電極層29と検出電極30との対応部位にレジスト層を形成し、不要な部位の第2電極層42を例えばイオンエッチング法等によって除去した後にレジスト層を除去する等の工程を経て、駆動電極層29と検出電極30とをパターン形成する。第2電極層パターニング工程は、かかる工程に限定されず、半導体プロセスにおいて採用されている適宜の導電層形成工程を利用して駆動電極層29や検出電極30を形成するようにしてもよいことは勿論である。駆動電極層29と検出電極30とは、図21に示すように先端部とともに振動子部23の根元となる根元部位43においても同一となるようにして形成される。この第2電極層パターニング工程においては、根元部位43において一致された駆動電極層29と検出電極30との基端部に、それぞれ幅広とされたリード接続部29-1、30R-1、30L-1が一体にパターン形成される。第2電極層パターニング工程においては、第2電極層42をパターニングして例えば長さ寸法t12が2mm、幅寸法t13が50μmの駆動電極層29を形成する。そして、この駆動電極層29を挟んで、図21に示すようにそれぞれ幅寸法t14が10μmの第1検出電極30Rと第2検出電極30Lとを、5μmの間隔寸法t15をもってパターン形成する。また、第2電極層パターニング工程は、長さ寸法がそれぞれ50μm、幅寸法もそれぞれ50μmとしたリード接続部29-1,30R-1,30L-1をパターン形成する。なお、駆動電極層29と検出電極30とは上述した寸法値に限定されるものではなく、振動子部23の第2主面上に形成することが可能な範囲で適宜形成される。続いて、上述した圧電膜層41に対してパターニング処理を施す圧電膜層パターニング工程によって、図23及び図24に示す所定形状の圧電薄膜層28を形成する。圧電薄膜層28は、圧電膜層41に対して上述した駆動電極層29と検出電極30よりも大きな面積の部位を残すようにパターニング処理を施して形成される。圧電薄膜層28は、振動子部23に対して、その幅よりもやや小幅であり基端部から先端部の近傍位置に亘って形成される。圧電膜層パターニング工程は、圧電膜層41に対してフォトリソグラフ処理を施して圧電薄膜層28の対応部位にレジスト層を形成し、不要な部位の圧電膜層41を例えばフッ硝酸溶液を用いた湿式エッチング法等によって除去した後に、レジスト層を除去する等の工程を経て、図23及び図24に示す圧電薄膜層28を形成する。なお、上記の例では圧電膜層41を湿式エッチング法によってエッチング処理を施すようにしたが、かかる方法に限定されるものではなく、例えばイオンエッチング法や反応性イオンエッチング法RIE:ReactiveIonEtching等の適宜の方法を施すことにより圧電薄膜層28を形成するようにしてもよいことは勿論である。圧電膜層パターニング工程においては、圧電薄膜層28の基端部が図23に示すように振動子部23の根元となる根元部位43において駆動電極層29と検出電極30とほぼ同形となるようにして形成される。そして、圧電薄膜層28は、基端部から駆動電極層29や検出電極30のリード接続部29-1,30R-1,30L-1よりもやや大きな面積を有して端子受け部28-1が一体にパターン形成される。圧電膜層パターニング工程は、長さ寸法t18が駆動電極層29や検出電極30よりもやや長い2.2mm、幅寸法t19が90μmの圧電薄膜層28をパターン形成する。圧電薄膜層28の基端部に形成される端子受け部28-1は、駆動電極層29や検出電極30のリード接続部29-1,30R-1,30L-1の周囲に5μmの幅寸法を有してパターニングされる。なお、圧電薄膜層28は上述した寸法値に限定されるものでなく、駆動電極層29や検出電極30よりも大きな面積をもって振動子部23の第2主面23-2上に形成することが可能な範囲で適宜形成される。そして、第1電極層40に対して、上述した第2電極層パターニング工程と同様のパターニング処理を施す第1電極層パターニング工程によって、図25及び図26に示すように基準電極層27をパターン形成する。第1電極層パターニング工程は、基準電極層27の対応部位にレジスト層を形成し、不要な部位の第1電極層40を例えばイオンエッチング法等によって除去した後にレジスト層を除去する等の工程を経て、基準電極層27をパターン形成する。なお、第1電極層パターニング工程は、かかる工程に限定されず、半導体プロセスにおいて採用されている適宜の導電層形成工程を利用して基準電極層27を形成するようにしてもよいことは勿論である。第1電極層パターニング工程においては、振動子部23の第2主面上においてその幅よりもやや小幅で圧電薄膜層28よりも大きな幅を有する基準電極層27を形成する。基準電極層27の基端部は、図25に示すように振動子部23の根元となる根元部位43において駆動電極層29と検出電極30及び圧電薄膜層28とほぼ同形となるようにして形成される。この第1電極層パターニング工程においては、基端部から側方へと一体に引き出されて基部22の形成部位上に第1リード31Aとその先端部の第1端子部25Aとが同時にパターン形成される。第1電極層パターニング工程においては、長さ寸法t20が2.3mm、幅寸法t21が94μmとされ、圧電薄膜層28の周囲に5μmの幅寸法をもって基準電極層27を形成する。なお、第1電極層パターニング工程は、基準電極層27が上述した寸法値に限定されるものでなく、振動子部23の第2主面上に形成することが可能な範囲で適宜形成される。[平坦化層形成工程]振動素子製造工程においては、上述した各工程を経て基部22の形成部位に対応して、駆動電極層29と検出電極30のリード接続部29-1,30R-1,30L-1及び端子部25B~25Dを形成するとともに、これら各端子部25と一体化されるリード31B~31Dを形成する。この際、リード31B~31Dをリード接続部29-1,30R-1,30L-1と円滑に接続するために、図27及び図28に示す平坦化層24を形成する。リード接続部29-1,30R-1,30L-1と端子部25B~25Dとを接続するリード31B~31Dは、図29及び図30に示すように、圧電薄膜層28の端子受け部28-1や基準電極層27の端部を通過して基部22の形成部位を引き回すようにして形成される。上述したように圧電薄膜層28は圧電膜層41に湿式エッチング処理を施してパターニングされることから、エッチング箇所の端部がシリコン基板21の第2主面21-2側に向かって逆テーパ或いは垂直な段部となっている。従って、基部22の形成部位にリード31B~31Dを直接形成した場合に、上記段部において断線を生じさせることがある。また、基部22の形成部位に引き回されている第1リード31Aとリード31B~31Dとの絶縁を保持する必要もある。平坦化層形成工程は、基部22の形成部位に形成したレジスト層にフォトリソグラフ処理を施して、リード接続部29-1,30R-1,30L-1と第1リード31Aとを被覆するレジスト層をパターン形成する。パターン形成されたレジスト層は、例えば160°C~300°C程度の加熱処理が施されることで硬化し平坦化層24を構成する。平坦化層形成工程は、幅寸法t24が200μm、長さ寸法t25が50μm、厚み寸法が2μm図28では強調して示している。の平坦化層24を形成する。なお、平坦化層形成工程は、かかる工程に限定されるものではなく、半導体プロセス等に実施される適宜のレジスト層形成工程や適宜の絶縁性材料を用いて平坦化層24を形成するようにしてもよい。[配線層形成工程]次に、基部22の形成部位に上述した第2端子部25B~第4端子部25D及び第2リード31B~第4リード31Dを形成する配線層形成工程が施される。配線層形成工程は、基部22の形成部位に全面に亘って感光性のフォトレジスト層を形成するとともに、このフォトレジスト層に対してフォトリソグラフ処理を施して第2端子部25B~第4端子部25Dや第2リード31B~第4リード31Dに対応する開口パターンを形成し、さらにスパッタリングによって各開口部内に導体層を形成して配線層を形成する。配線層形成工程は、所定の導体部を形成した後に、フォトレジスト層を除去して図29及び図30に示す第2端子部25B~第4端子部25D及び第2リード31B~第4リード31Dをパターン形成する。この配線層形成工程においては、シリコン酸化膜33Bに対する密着性の向上を図るチタン層やアルミナ層が下地層として形成された後に、このチタン層上に電気抵抗が低く低コストの銅層が形成される。この例では、例えばチタン層が20nmの厚みで形成され、銅層が300nmの厚みで形成される。なお、配線層形成工程は、かかる工程に限定されず、例えば半導体プロセスで汎用される各種の配線パターン形成技術によって配線層を形成するようにしてもよい。[絶縁保護層形成工程]続いて、上述した工程を経て主面上に端子部25とリード31とを形成した基部22と、各電極層と圧電薄膜層28とを形成した振動子部23の主面上に3層構成の絶縁保護層45を形成する絶縁保護層形成工程が施される。絶縁保護層形成工程は、レジスト層形成工程と、レジスト層パターニング形成工程と、第1アルミナ層形成工程と、酸化シリコン層形成工程と、第2アルミナ層形成工程と、レジスト層除去工程とを有する。絶縁保護層形成工程は、レジスト層形成工程とレジスト層パターニング形成工程とを経て、図31に示すようにシリコン基板21の第2主面上に絶縁保護層45の形成部位を開口したレジスト層44を形成する。レジスト層形成工程は、シリコン基板21上に全面に亘って感光性レジスト剤を塗布してレジスト層44を形成する。レジスト層パターニング形成工程は、レジスト層44に対してフォトリソグラフ処理を施して絶縁保護層45の形成領域に対応する部位を開口して絶縁保護層形成開口部44Aを形成する。なお、レジスト層44は、図示を省略するが端子部25の対応部位がそれぞれ円形に残される。絶縁保護層形成工程は、スパッタ法によって第1アルミナ層46と酸化シリコン層47と第2アルミナ層48とを積層形成するとともに、不要なスパッタ形成膜をレジスト層44とともに除去してレジスト層44の絶縁保護層形成開口部44A内に3層構造のスパッタ形成層を残すいわゆるリフトオフ法によって所望の絶縁保護層45を形成する。なお、図32~図34においては、絶縁保護層形成開口部44Aに形成される各スパッタ膜のみを図示しているが、この絶縁保護層形成開口部44Aを構成するレジスト層44上にも同様にしてスパッタ膜が形成されることは勿論であり、これらスパッタ膜はレジスト層除去工程によってレジスト層44とともに一括して除去される。第1アルミナ層形成工程は、アルミナのスパッタリングを施して、図32に示すように上述した絶縁保護層形成開口部44Aの内部に第1アルミナ層46を形成する。第1アルミナ層46は、50nm程度の厚み寸法t26をもって形成され、絶縁保護層形成開口部44A内において上述したようにシリコン基板21や駆動電極層29或いは検出電極30との密着性を向上させる下地金属層として機能する。酸化シリコン層形成工程は、酸化シリコンのスパッタリングを施して、図33に示すように上述した第1アルミナ層46上に酸化シリコン層47を形成する。酸化シリコン層形成工程は、スパッタ槽内におけるアルゴン圧が0.35Paを放電限界の下限とすることから、アルゴン圧を下限値よりもやや高圧とした0.4Paに設定して酸化シリコンのスパッタリングを行って、高密度の酸化シリコン膜47を形成する。酸化シリコン膜形成工程は、駆動電極層29や検出電極30の少なくとも2倍の厚みを有することで充分な絶縁保護機能を奏し、かつリフトオフ法においてバリ発生率が小さい範囲の厚みである1μm以下の厚み寸法t27を有する酸化シリコン層47を形成する。酸化シリコン層47は、具体的には750nmの厚み寸法t27に形成される。第2アルミナ層形成工程は、アルミナのスパッタリングを施して、図34に示すように上述した酸化シリコン層47上に第2アルミナ層48を全面に亘って形成する。第2アルミナ層48は、50nm程度の厚み寸法t28をもって形成され、後述する外形溝形成工程に際して形成されるレジスト層との密着性を向上させることで、エッチング剤による酸化シリコン層47の損傷を防止する。[外形溝形成工程]次に、シリコン基板21の第1主面21-1上に、図34に示すようにエッチングストップ層70を形成する工程が施される。エッチングストップ層70は、後述する外形溝形成工程をシリコン基板21に対して施す際に、第1主面21-1側にプラズマ集中が生じて所定のエッジ形状が形成されない形状不良の発生を抑制する機能を奏する。エッチングストップ層形成工程は、例えばシリコン基板21の第1主面21-1上に、スパッタ法によって全面に亘って厚みが500nm程度の酸化シリコンを形成する。外形溝形成工程は、ダイヤフラム部38を貫通して振動子部23の外周部を構成する外形溝39を形成する。外形溝形成工程においては、図35~図37に示すように、ダイヤフラム部38と対向するシリコン基板21の第2主面21-2側から、上述した各電極層を積層形成したシリコン基板21の振動子部23の一方側の根元部位43を始端39Aとし、振動子部23を囲むように他方側の根元部位43を終端39Bとする略コ字状の貫通溝からなる外形溝39が形成される。外形溝39は、上述したように200μmの幅寸法t7をもって形成される。外形溝形成工程は、具体的にはシリコン酸化膜33Bを所定形状のコ字状に除去してシリコン基板21の第2主面21-2を露出させる第1エッチング処理工程と、露出されたシリコン基板21に対して外形溝39を形成する第2エッチング処理工程とからなる。第1エッチング工程においては、シリコン酸化膜33B上に全面に亘って感光性のフォトレジスト層を形成するとともに、このフォトレジスト層に対してフォトリソグラフ処理を施して上述した各電極層の形成領域を囲み振動子部23の外形寸法と等しい開口寸法を有するコ字状の開口パターンを形成する。第1エッチング処理工程は、開口パターンを介して露出されたシリコン酸化膜33Bをイオンエッチングによって除去する。なお、第1エッチング処理工程は、例えば湿式エッチングによってシリコン酸化膜33Bをコ字状に除去することも可能であるが、サイドエッチングによる寸法誤差の発生を考慮すると、イオンエッチングが好適に実施される。第2エッチング工程においては、残されたシリコン酸化膜33Bがレジスト膜エッチング保護膜として利用される。第2エッチング処理工程は、レジスト膜シリコン酸化膜33Bとの選択比が得られ、かつ振動子部23の外周部が高精度の垂直面によって構成されるようにするために、シリコン基板21に対して例えば反応性イオンエッチングが施される。第2エッチング処理工程には、高密度なプラズマを生成する誘導結合型プラズマICP:InductivelyCoupledPlasmaを生成する機能を有する反応性イオンエッチングRIE装置が用いられる。第2エッチング処理工程は、エッチング箇所にSF6ガスを導入するエッチング処理と、C4F8ガスを導入してエッチングした箇所に外周壁を保護するための保護膜形成工程とを繰り返すBoschBosch社プロセスが用いられ、毎分10μm程度の速度で垂直な内壁を有する外形溝39をシリコン基板21に形成する。第2エッチング処理工程の後、シリコン基板21の第1主面21-1に形成されたエッチングストップ層70を除去する工程が施される。エッチングストップ層の除去工程は、例えばフッ化アンモニウムを用いた湿式エッチング処理によって酸化シリコンからなるエッチングストップ層70を除去する。なお、エッチングストップ層除去工程は、上述した外形溝形成工程で形成したフォトレジスト層を除去してしまうと絶縁保護層45も除去されてしまうから、エッチングストップ層70を除去した後に当該フォトレジスト層の除去が行われるようにする。[分極処理工程]続いて、シリコン基板21上に形成される各振動素子20の圧電薄膜層28を一括して分極処理する分極処理工程が行われる。分極処理ための分極用配線にはCu配線が用いられる。Cu配線は、後述する分極処理を行った後に湿式エッチング処理によって容易に溶解することで、各振動素子20にダメージを与えることなく除去することが可能である。なお、分極用配線については、Cu配線に限定されず、上述した機能を奏する適宜の導電体によって形成してもよいことは勿論である。Cu配線の形成には、例えばフォトリソグラフ処理によって所望の形状を開口部とするレジスト層をシリコン基板21の第2主面21-2上にパターン形成した後に、Cu層をスパッタ法により成膜するとともに不要な部位に付着したCu層をレジスト層とともに除去するリフトオフ法が用いられる。Cu配線は、分極処理時の導通を確保するために、例えば幅寸法が30μm以上、厚みが400nm程度とする。分極処理工程は、Cu配線に形成された印加側パッドとグランド側パッドとを介して各振動素子20を外部電源に一括して接続することによって、効率よく行うことが可能である。なお、分極処理工程は、例えばワイヤボンディング法によって各パッドと外部電源との接続を行うとともに、20V-20minの条件で通電を行って分極処理を施す。分極処理工程は、かかる条件に限定されず、適宜の接続方法や分極条件によって分極処理を施すようにしてもよいことは勿論である。[金バンプ形成工程]次に、金バンプ形成工程が行われる。振動素子20は、上述したように支持基板2に表面実装されることから、各端子部25上に金バンプ26が形成される。金バンプ形成工程は、各端子部25に金ワイヤのボンディングツールを押し当てて所定形状のスタッドバンプを形成する。金バンプ形成工程においては、必要に応じて基部22上にいわゆるダミーバンプも形成される。なお、金バンプ26の他の形成方法としては、後述するめっきバンプ法がある。めっきバンプ法は、図38Aに示すように端子部25上に所定の開口部61を有するめっきレジスト層62を形成する工程と、図38Bに示すように金めっき処理により各開口部61内に金めっき層26を所定の高さまで成長させる金めっき工程と、めっきレジスト層62を除去する工程とを有する。なお、金バンプ形成工程においては、めっき処理の条件によって形成される金バンプ26の厚み高さに限界があり、所望の高さを有する金バンプ26が形成し得ないこともある。金バンプ形成工程においては、1回のめっき処理によって所望の金バンプ26を得られない場合に、第1層の金めっき層を電極とする2回めっき処理を施していわゆる段付き金バンプ26を形成するようにしてもよい。なお、バンプ形成工程について、上述した方法に限定されず、半導体プロセスで実施されている例えば蒸着法や転写法等によってバンプ形成を行うようにしてもよい。また、振動素子製造工程においては、詳細を省略するが、金バンプ26と端子部25との密着性を向上させるために、TiW、TiN等のいわゆるバンプ下地金属層が形成される。[切断工程]続いて、シリコン基板21から各振動素子20を切り分ける切断工程が実施される。切断工程においては、例えばダイヤモンドカッタ等によって基部22の対応部位を切り分けることによって、各振動素子20の切り分けが行われる。切断工程では、ダイヤモンドカッタによって切断溝を形成した後に、シリコン基板21を折って切り分けが行われる。なお、切断工程は、砥石や研削によりシリコン基板21の面方位を利用して切断を行うようにしてもよい。上述した振動素子製造工程においては、例えば基部22を共通とし、この基部22の隣り合う側面に振動子部をそれぞれ一体に形成することによって2軸の検出信号を得る2軸一体型振動素子との比較において、シリコン基板ウェーハ21からの取り数を大幅に向上させることを可能とする。[実装工程]以上の工程を経て製造された振動素子20は、シリコン基板21の第2主面21-2側を実装面として、支持基板2の第1主面2-1上に表面実装法によって実装される。振動素子20は、各端子部25に設けられた金バンプ26を支持基板2側の相対するランド4に位置合わせされる。この際、振動素子20は、上述したように位置合わせ用マーク32が読み取られて、実装機により位置と向きを高精度に位置決めされる。振動素子20は、支持基板2に押圧された状態で超音波が印加され、各金バンプ26が相対するランド4に溶着されることで支持基板2の第1主面2-1上に実装される。支持基板2には、第1主面2-1上にIC回路素子7や電子部品8が実装され、振動素子20に対して後述する調整工程が行われた後、カバー部材15が取り付けられることで、振動型ジャイロセンサ1が完成する。以上のように、本実施の形態においては、基部22に振動子部23を一体に形成してなる多数個の振動素子20をシリコン基板21に一括して製作し、それぞれを個々に切り分けるようにしている。そして、支持基板2の第1主面2-1上に、同一形状の第1振動素子20Xと第2振動素子20Yとを90°異なる2軸上に実装することで、当該2軸の検出信号を得る振動型ジャイロセンサ1が作製される。[調整工程]振動素子製造工程においては、上述したように誘導結合型プラズマを用いたエッチング処理を施してシリコン基板21から各振動素子20の振動子部23をそれぞれ高精度に切り抜くようにするが、材料取りの歩留まり等の条件によって各振動子部23がプラズマの出射中心線上に対して全て左右対称に位置して形成されることが困難である。このため、各振動素子20の位置ずれやその他種々の工程条件等によって各振動子部23の形状にバラツキが生じることがある。振動素子20は、例えば振動子部23の断面形状が台形状又は平行四辺形状に形成された場合に、正規の矩形形状の振動子部23との比較で垂直な上下振動からずれて中心軸線に対して質量が小さな側に傾いた状態で振動動作を行うようになる。そこで、振動子部23の所定箇所にレーザ加工を施して質量の大きな側を研削することによって振動状態を矯正する調整工程が施される。調整工程は、微細な大きさで形成される振動子部23の断面形状を直接視認することが困難であることから、切断した個々の振動素子20について所定の縦共振周波数で振動子部23を振動動作させて左右の検出信号の大きさを比較する方法によって、振動子部23の断面形状のバラツキを確認する。調整工程は、左右の検出信号に差異が生じている場合に、レーザ加工によって小さな検出信号を出力する側の振動子部23の一部を研削する。調整工程は、例えば対象とする振動素子20について、調整前に図39Aに示すように、発振回路71の発振出力G0を駆動電極層29に印加することによって振動素子20を縦共振状態で駆動させる。調整工程は、一対の検出電極層30L,30Rから得る検出信号Gl0,Gr0を加算回路72によって加算し、その加算信号を発振回路71に帰還させる。そして、検出電極30L,30Rから得る検出信号Gl0,Gr0に基づいて、発振回路71の発振周波数を縦共振周波数f0として測定するとともに検出信号Gl0,Gr0の差を差分信号として測定する。また、調整工程は、図39Bに示すように、発振回路71の発振出力G1を検出電極30Lに印加することによって振動素子20を横共振状態で駆動させる。調整工程は、検出電極30Rから得る検出信号Gr-1を発振回路71に帰還させるとともに、検出信号Gr-1に基づいて、発振回路71の発振周波数を横共振周波数f1として測定する。なお、横共振周波数は、検出信号Gr-1から得る横共振周波数f1と検出信号Gl-1から得る横共振周波数f2とは等しいことから、検出電極30L,30Rのいずれか一方の接続状態で行うようにすればよい。さらに、調整工程は、図39Cに示すように、発振回路71の発振出力G2を検出電極30Rに印加することによって振動素子20を横共振状態で駆動させる。調整工程は、検出電極30Lから得る検出信号Gl-2を発振回路71に帰還させるとともに、検出信号Gl-2に基づいて、発振回路71の発振周波数を横共振周波数f2として測定する。調整工程は、上述した各測定によって得た縦共振周波数f0と横共振周波数f1,f2の周波数差を離調度とし、離調度が所定の範囲であるか否かを判定する。また、調整工程は、検出電極30L,30Rから検出される差分信号が所定の範囲であるか否かを判定する。調整工程は、上述した離調度や差分信号の判定結果に基づいて、その大きさから振動子部23に対する調整加工位置を決定してレーザ照射を行って一部を研削して調整を行う。調整工程は、以下同様の測定レーザ加工を、離調度と差分信号とが目標値に達成するまで施す。調整工程には、スポット径を調整可能な波長532nmのレーザを出射するレーザ装置が用いられる。調整工程は、振動素子20の振動子部23に対して、例えば側面と第1主面23-1に跨る稜線部位に対して長さ方向の適宜の場所にレーザを照射することにより調整を行う。振動素子20は、振動子部23の基端部から先端部に向かうほどレーザ照射による調整の変化量が、周波数差、検出信号バランスともに小さいことから、基端部側において粗調整を行い、先端部側で微調整を行うことが可能である。そして、この調整工程は振動素子20が支持基板2に実装された状態で行われるので、実装前に当該調整を行った際の実装後における再調整が不要となり、振動型ジャイロセンサ1の生産性を高められる。この場合、調整用レーザが照射される領域は振動子部23の上面23-2側であるため、実装後の調整作業性に優れている。また、この振動子部23の上面23-2は圧電層や電極層が形成されていない面であるため、レーザ加工時に発生する熱により圧電薄膜層28の特性が変化したり、分極状態が変化する等の影響を最大限防ぐことが可能である。ところで、振動型ジャイロセンサ1は、振動素子20が、駆動電極層29に対して駆動検出回路部50から所定周波数の交流電圧が印加されることによって、振動子部23が固有の振動数をもって振動する。振動子部23は、厚み方向である縦方向に縦共振周波数で共振するとともに幅方向である横方向にも横共振周波数で共振する。振動素子20は、縦共振周波数と横共振周波数との差である離調度が小さいほど高感度特性を有する。振動型ジャイロセンサ1は、上述したように結晶異方性エッチング処理や反応性イオンエッチング処理を施して振動子部23の外周部を精度よく形成することで高離調度化が図られている。振動素子20は、振動子部23の長さ寸法t5の精度によって縦共振周波数特性に大きな影響が生じる。振動素子20は、上述したように振動子部23の長さ寸法t5を規定する根元部位43が、結晶異方性エッチング処理を施すことによって形成されるダイヤフラム部38の100面及び55°の角度をなすエッチング傾斜面133である111面と、平坦面である境界線とにずれが生じた場合に、このずれ量に応じて離調度が大きくなってしまう。すなわち、振動素子20は、かかるずれ量が、結晶異方性エッチング処理時のシリコン酸化膜33B上に形成するレジスト膜パターンと、反応性イオンエッチング処理時のレジスト膜パターンの位置ずれが原因となる。したがって、振動素子20は、例えば工程中でシリコン基板21の第1,第2主面21-1,21-2を同時に観察可能な両面アライナー装置により位置決めする対応を図るようにしてもよい。また、振動素子20は、シリコン基板21の第1主面21-1上や第2主面21-2上に適宜の位置決め用パターンやマークを形成し、これらを基準として他方主面の位置規制を行うアライメント装置によって位置決めする対応を図るようにしてもよい。振動素子20は、かかる位置決めの対応が支持基板2への実装工程に際しても適用可能である。なお、振動素子20は、上述したずれ量が約30μm程度よりも小さな範囲であれば、縦共振周波数と横共振周波数とがほぼ一致する。したがって、振動素子20は、やや精度の高いエッチング工程を施すことによって実質的なずれ量による離調度特性の低下を抑制することが可能であり、上述したアライメント装置を用いた対応を不要として製造される。[一対の振動素子の効果]振動素子製造工程においては、上述したように基部22に振動子部23を一体に形成してなる多数個の振動素子20をシリコン基板21に一括して製作してそれぞれを切り分けるようにする。振動素子製造工程においては、支持基板2の主面上に2軸上に位置して実装されて2軸の検出信号を得る振動型ジャイロセンサ1に備えられる同一形状の第1振動素子20Xと第2振動素子20Yとを製作する。振動素子製造工程においては、例えば基部22を共通とし、この基部22の隣り合う側面に振動子部をそれぞれ一体に形成することによって2軸の検出信号を得る2軸一体型振動素子との比較において、シリコン基板ウェーハ21からの取り数を大幅に向上させることを可能とする。各部が上述した寸法値を有する振動素子20と、同等の機能を有する2軸一体型振動素子とを製作した場合の取り数の比較を図40に示す。振動素子20は、図40から明らかなように3cm角のシリコン基板を用いた場合に総計60個2個使いとなることから振動型ジャイロセンサ1が30個分が製作され、半導体プロセスの量産工程で一般に用いられる4インチ径のウェーハを用いた場合に総計1200個同600個分が製作され、さらに5インチ径のウェーハを用いた場合には総計4000個同2000個分が製作される。一方、2軸一体型振動素子は、3cm角のシリコン基板を用いた場合に総計20個が製作され、4インチ径のウェーハを用いた場合に300個が製作され、さらに5インチ径のウェーハを用いた場合には総計800個が製作される。振動素子20は、材料の歩留まりを大幅に向上させて、コスト低減が図られるようになる。振動型ジャイロセンサにおいては、上述したように支持基板2に2軸の検出信号を得る第1振動素子20Xと第2振動素子20Yとを直交する2軸上に位置して実装する。振動型ジャイロセンサ1においては、一方の振動素子の振動動作が他方の振動素子に影響を及ぼしていわゆる2軸間干渉の発生が考慮される。図41は、第1振動素子20Xと第2振動素子20Yとを向きを変えて支持基板2に実装した場合に、クロストークを測定した結果を示す。図41においてタイプ1は、第1振動素子20X-1と第2振動素子20Y-1とが、それぞれの振動子部23X-1,23Y-1を互いに向き合うようにして支持基板2の対角位置のコーナ部に基部22X-1,22Y-1を固定されて実装される。タイプ2は、第1振動素子20X-2と第2振動素子20Y-2とが、同一コーナ部においてそれぞれの基部22X-2,22Y-2を固定するとともに振動子部23X-2,23Y-2を互いに直交する側縁に沿って延在させるようにして支持基板2に実装される。タイプ3は、第1振動素子20X-3があるコーナ部に基部22X-3を固定して振動子部23X-3を隣り合う一方のコーナ部に向けて支持基板2に実装するとともに、第2振動素子20Y-3が隣り合うコーナ部に基部22Y-3を固定して振動子部23Y-3を第1振動素子20X-3に向けて支持基板2に実装する。なお、同図には比較例として、上述した2軸一体型の振動素子タイプ060についてのクロストーク値を示す。クロストークの単位は、dbmデシベル実効値である。図41に示すように、タイプ0の振動素子60のクロストーク値は-50dbm、タイプ1の振動素子20X-1,20Y-1のクロストーク値は-70dbm、タイプ2の振動素子20X-2,20Y-2のクロストーク値は-60dbm、タイプ3の振動素子20X-3,20Y-3のクロストーク値は-72dbmであった。本発明に係るタイプ1~3の振動型ジャイロセンサにおいては、タイプ0の2軸一体型の振動素子60に対して、実装状態にかかわらず最小でも-10dbm程度の改善が図られる。振動型ジャイロセンサ1は、独立した2個の振動素子20を備えることによって、検出信号に対する2軸間の干渉信号が1mV程度に抑えることができる。これに対して、2軸一体型の振動素子を備えた振動型ジャイロセンサにおいては、検出信号に対する2軸間の干渉信号が10mV程度となり、検出特性を低下させる。また、本実施の形態の振動型ジャイロセンサ1においては、第1振動素子20Xと第2振動素子20Yとをタイプ1のように配置して支持基板2に実装することによって、2軸間干渉が最も小さい結果を得た。振動型ジャイロセンサ1においては、支持基板2に対していかなる位置に第1振動素子20Xと第2振動素子20Yとを搭載するようにしてもよいが、小型のIC回路素子7や多数個の電子部品8の実装や配線パターン5の引き回しを考慮すると、上述した各タイプのように支持基板2のコーナ部に基部22を固定して実装することが最も実装効率の向上が図られる。振動型ジャイロセンサ1においては、各振動素子20にそれぞれ位置合わせ用マーク32を設け、この位置合わせ用マーク32を認識して2個の第1振動素子20Xと第2振動素子20Yとを実装機によって支持基板2の直交する2軸上に互いに向き合う姿勢で実装する。振動型ジャイロセンサ1においては、各振動素子20の振動子部23が位置ずれを生じないようにして支持基板2に実装する必要がある。図42は、各振動素子20の位置ずれ中心軸に対するずれ角度の分布を表したヒストグラムであり、横軸はずれ角度deg、縦軸は数量である。位置合わせ用マーク32を認識して実装を行った場合を同図Aに、振動素子20の外形形状で認識して実装を行った場合を同図Bに示す。振動型ジャイロセンサ1においては、同図から明らかなように位置合わせ用マーク32によって高度の認識が行われることによって、各振動素子20が支持基板2に対して角度ずれ発生のバラツキも少なくかつずれ角度も小さい範囲で高精度に実装される。したがって、振動型ジャイロセンサ1においては、各振動素子20によって高精度かつ安定した手振れの検出動作が行われるようになる。なお、上述の実施の形態では、支持基板2の第1主面2-1に一対の振動素子20X,20Yを各々の振動子部23が互いに直交する軸方向に向くように実装することで、2軸方向の角速度を検出するようにした。これに代えて、共通の支持基板2上に3つ以上の振動素子をそれぞれ異なる軸方向に向けて実装することで、同様な2軸方向の角速度検出を行うようにしてもよい。例えば、共通の支持基板上に3つの振動素子を各々の振動子部が120°の角度差をもつように実装するようにしても構わない。なおまた、以上のように構成される本実施の形態の振動型ジャイロセンサ1を2つ用意し、これらをビデオカメラ等の本体機器の内部に互いに直交する面に実装するようにすれば、前後方向、横方向及び上下方向の3軸方向の角速度検出を同時に行うことが可能となる。[クロストーク]振動素子20の動作周波数は数kHzから数百kHzの範囲で設定可能であり、この2軸角速度センサ振動型ジャイロセンサ1では、2個の振動素子20X,20Yの動作周波数fx,fyを変えて周波数差fx-fyによる干渉信号の大きさを測定したところ、図43に示す結果が得られた。図43において、横軸は振動素子20X,20Yの動作周波数差fx-fy、縦軸はセンサ出力直流に重畳される交流のノイズ成分Voノイズを表す交流波形の上振幅ピークと下振幅ピーク間の大きさを示しており、ここでは軸間クロストークと称する。周波数差fx-fyが1kHz未満ではクロストーク値は1500mVpp以上に達して安定した角速度検出が行えなくなる。これに対して、周波数差を1kHz付近でクロストーク値は500mVppと著しく低減し始め、周波数差1.4kHzで200mVpp、2kHz以上で100mVpp以下にまで低下させることができる。図43の結果から、周波数差fx-fyを1kHz以上とすることにより軸間クロストークが顕著に低減することがわかる。2個の振動素子20X,20Yの動作周波数fx,fyを1kHz離した2種類のサンプルを作製したところ、極めて安定に動作する2軸角速度センサを得ることができた。サンプル1第1振動素子20Xの動作周波数37kHz第2振動素子20Yの動作周波数36kHzサンプル2第1振動素子20Xの動作周波数40kHz第2振動素子20Yの動作周波数39kHzまた、図43に示したように、周波数差fx-fyを2kHzから3kHzに設定することで、一対の振動素子20X,20Y間のクロストークによる影響を回避することができる。従って、2kHz以上の周波数差をもって各振動素子20X,20Yを駆動することで、センサ出力の更なる高精度化を図ることができる。また、本実施の形態の振動型ジャイロセンサは、これら振動素子20と本体機器側に内蔵される他の電子部品センサ等との間のクロストークによる影響も受ける場合があるが、このような影響が出ない周波数を振動素子の駆動周波数として選定できるように、駆動周波数の異なる複数の振動素子を予め用意しておくのが好ましい。具体的には、駆動周波数が例えば35kHz以上60kHz以下の範囲で振動素子を複数種用意しておき、一対の振動素子間は勿論、本体機器に内蔵される他の電子部品とのクロストークを回避できる互いに1kHz以上好ましくは2kHz以上離れた2つの動作周波数の素子を選択する。各振動素子20X,20Yの動作周波数の調整は、例えば振動素子20の調整工程において、離調度縦共振周波数と横共振周波数の周波数差と左右の検出信号バランスといった各種振動特性の調整を行った後、振動子部23の先端側に同様なレーザートリミングを施して共振周波数の調整を行うようにしている。振動素子20の振動子部23は片持ち梁形状の振動子であるので、共振周波数は下記の式で示されるように、梁の長さの2乗に反比例する。式中、fnは片持ち梁の共振周波数、Eはヤング率、Iは梁の断面2次モーメント、ρは密度、Aは梁の断面積、Lは梁の長さ、λは比例係数である。これにより、振動子部23の先端部分をレーザートリミングして、梁の剛性及び実効的な長さを減じることにより、梁の共振周波数を増加させることができる。一方、当該共振周波数の調整の際、先に調整された離調度が変動することは避けなければならない。図44は、レーザー加工深さ11μm、梁長さ1.9mmの場合における梁の加工位置と共振周波数及び離調度の変化を測定して得られた各点のデータのプロット図グラフである。梁の根元振動子部23の基端部位から1.6mm以上振動子部23の全長の4/5以上離れた位置をレーザー加工することで、離調度93Hzを変化させることなく共振周波数を増加させることができる。以上の結果から、図45に示すように、振動子部23の上面23-1側において、その根元部位より当該振動子部23の全長の4/5以上離れた位置を共振周波数調整用のレーザー加工凹部加工痕90の形成領域とし、これ以外の領域を離調度調整用のレーザー加工凹部80の形成領域とする。これにより、離調度を変動させることなく各々の振動素子20X,20Yの共振周波数を互いに異なる任意の周波数に調整することができ、軸間のクロストークを容易に回避可能となる。また、これら振動素子間のクロストークだけでなく、本体機器内部の他の電子装置との間においてもクロストークの影響が少ない周波数帯域に各振動素子20X,20Yの共振周波数を調整することができる。第2の実施の形態本実施の形態では、支持基板2に対するIC回路素子7の実装領域について検討する。図46に示すように、支持基板2には、一対の振動素子2020X,20YのほかIC回路素子7や他の電子部品8が混載されている。これらの部品は、リフローはんだ付け法によって実装される場合が多い。したがって、振動素子20のフリップチップ実装後に、IC回路素子7等の多足部品がリフロー実装される際、支持基板2が熱応力で反りが生じ、振動素子20に影響を及ぼして振動モードを変化させ特性を低下させるおそれがある。また、振動素子20が搭載された支持基板2を本体機器側の制御基板上にリフロー実装される場合、支持基板2上のIC回路素子7の接合部が再度リフローし、その実装過程で生じる支持基板2の反り等が影響して振動素子20に影響を及ぼすことが考えられる。上述の第1の実施の形態では、図46に示すように、IC回路素子7は振動素子20が実装される支持基板2のコーナー部とは異なるコーナー部近傍に実装されていた。また、支持基板2上に実装される他の電子部品8も偏った領域に集中していた。したがって、リフロー時における熱応力や熱歪みが支持基板2の面内に不均一に発生し、これが原因で一対の振動素子20の実装領域に均等な熱応力等が作用しなくなることから、振動素子間において検出精度にバラツキが発生するおそれがある。そこで、本実施の形態では、図47に示すように、一対の振動素子20の実装領域間を結ぶ直線の中間領域にIC回路素子の主要実装領域を定めている。これにより、IC回路素子7のリフロー実装過程あるいは制御基板上の支持基板2のリフロー実装過程において支持基板2に作用する熱応力を、一対の振動素子20に対して均等に作用させることが可能となり、振動素子間の特性差の発生を抑制することが可能となる。ここで、IC回路素子7の実装領域は、図47に示すように平面視矩形状のIC回路素子7が一対の振動素子20の中間点対称位置に設定されることが好ましいが、実際的には、図示するIC回路素子7の実装領域を中心とする一定の領域内に設定することができる。ここでいう一定の領域内としては、支持基板2の面内を第1~第4の4つの象限に分けたときに、少なくとも各象限にIC回路素子7の実装領域の一部が属する領域内であればよい。また、IC回路素子7の実装領域とともに、その他の電子部品8についても図47に示すように各振動素子20に対して均等あるいは対称な位置に部品数及び部品実装領域を各々分散して設定するのが好ましい。これにより、IC回路素子7だけでなく、他の電子部品8のリフロー過程において発生する応力をも、各振動素子20に対して均等に作用させることが可能となる。図48は、IC回路素子7の実装領域の相違による支持基板2のリフロー回数と一対の振動素子間の出力差との関係を示している。振動素子間の出力差が小さいほど各振動素子に伝播する歪み量が一様であり、出力差が大きいほど各振動素子に伝播する歪み量の差が大きいことを意味している。なお、リフロー前は出力差は0である。IC回路素子7が支持基板2のコーナー部に偏って配置された比較例の構成図46の構成に比べて、図47に示した本発明の実施の形態の効果は歴然であり、振動素子間の出力差はほとんど認められなかった。第3の実施の形態続いて本発明の第3の実施の形態について説明する。図49は、振動素子20と駆動検出回路部50IC回路素子7との間の配線構造を模式的に示している。基準電極層27は駆動検出回路部50のRef端子に接続されており、駆動電極層29は駆動検出回路部50のGa端子に接続されている。また、一対の検出電極30L,30Rは駆動検出回路部50のGb,Gc端子にそれぞれ接続されている。従来の振動型ジャイロセンサでは、Ref端子がGa~Gc端子と同一の所定の正電位例えば1.35Vに設定されていた。すなわち、駆動電極層29に入力される交流信号の中心電位および検出電極30L,30Rから出力される検出信号の中心電位はともに、基準電極層27と同等の電位に設定されていた。このため、検出電極30L,30Rから出力される検出信号は基準電位に対して大小正および負の値を示し、その結果、素子の小型化に伴って検出感度が低下するという問題があった。そこで、本実施の形態の振動型ジャイロセンサにおいては、振動素子20の基準電極層27が接続されるRef端子が、GNDグランド電位に設定されている。すなわち、駆動電極層29に入力される交流信号の中心電位および検出電極30L,30Rから出力される検出信号の中心電位がともに、図50に示すように基準電極層27に対して所定の電位だけ高くなるように設定されている。これにより、Ga~Gc端子とRef端子との間には所定の直流バイアスオフセット電位が印加された状態で振動子部23が駆動されることになり、検出電極30L,30Rからの検出信号を基準電位より高い電位で発生させることが可能となるので、SN比を高めて検出感度の向上を図ることができるようになる。駆動電極層29検出電極30L,30Rと基準電極層27との間に設定されるオフセット電位の大きさは、圧電薄膜層28の圧電特性出力感度特性に大きく影響する。図51は、オフセット電位と圧電特性との関係を示している。なお、ここではオフセット電位を圧電薄膜層28に作用する電界強度V/μmで表している。図51から明らかなように、オフセット電位が0のときの圧電特性を1としたとき、オフセット電位の上昇に伴って圧電特性も向上するが、オフセット電位が約8V/μm以上になると、逆に圧電特性が低下する傾向を示す。そして、オフセット電位が15V/μmを超えると、圧電特性がオフセット電位0のときよりも低下する。以上のことから、本実施の形態において圧電特性の向上が図れるオフセット電位は15V/以下、好ましくは、8V/μm以下となる。ここで、圧電薄膜層28の外部電界強度に対する分極量の変化を表すヒステリシスループP-Eカーブを図52に示す。基準電極層27と駆動電極層29とが等電位に設置される場合は、駆動電極層29に印加される入力信号の中心電位動作電圧は図52のループ中心電界強度0に一致する。これに対して、基準電極層27がGND端子に接続される本実施の形態では、動作電圧はループ中心から右側電界強度正方向にシフトした位置に設定される。このシフト量は、即ちオフセット電位であり、本実施の形態では1.35Vである。これにより、圧電体の残留分極Prよりも高い分極量の領域で圧電体を駆動させることになるため、検出電極30L,30Rの出力電圧をその分高められることがわかる。なお、動作電圧のシフト量オフセット電位あるいはバイアス電位が大きくなるほど分極量が大きな領域で圧電体を駆動できるようになるが、分極量が飽和分極Ps近傍になると、圧電体の駆動方向が規制されることになり好ましくない。従って、シフト量としては、例えば圧電体の抗電界Ec以下が好ましい。以上のように、本実施の形態によれば、検出電圧を従来よりも高めることができるので、振動子部23に作用する角速度あるいはコリオリ力を高感度に検出することができ、振動素子20の小型化にも容易に対応できるようになる。また、駆動検出回路部50の動作電圧の更なる低電圧化にも対応可能となるので、振動型ジャイロセンサの低消費電力化に貢献することができる。以上のように本明細書に開示した振動型ジャイロセンサは、その他に以下の構成を備えている。1.複数個のランドを有する配線パターンが形成された支持基板と、この支持基板の表面に実装された振動素子とを備えた振動型ジャイロセンサにおいて、上記振動素子は、上記ランドに接続される複数の端子部が形成された実装面を有する基部と、この基部の側周部から片持ち梁状に一体に突設され上記基部の実装面と同一面を構成する基板対向面を有する振動子部とを有し、上記振動子部の基板対向面には、第1電極層と、この第1電極層の上に積層された圧電層と、この圧電層の上に積層された第2電極層とがそれぞれ形成されており、上記振動子部は、上記第1電極層と上記第2電極層との間に交流信号を印加することで振動し、上記交流信号の中心電界強度は、上記圧電層のヒステリシスループの中心から正方向にシフトした位置に設定されていることを特徴とする振動型ジャイロセンサ。2.上記交流信号の中心電界強度のシフト量は、15V/μm以下である上記1に記載の振動型ジャイロセンサ。3.上記第1電極層は、グランド電位に接続されている上記1に記載の振動型ジャイロセンサ。4.上記振動素子は、上記支持基板上に各々の振動子部の軸方向を異ならせて複数実装されている上記1に記載の振動型ジャイロセンサ。5.上記各振動素子は、動作周波数を1kHz以上離してそれぞれ駆動される上記4に記載の振動型ジャイロセンサ。6.上記支持基板には、上記複数の振動素子のほか、回路素子や複数の電子部品が実装されている上記4に記載の振動型ジャイロセンサ。7.上記回路素子はIC部品であり、上記複数の振動素子の実装領域間を結ぶ直線の中間領域が当該IC部品の主要実装領域とされている上記6に記載の振動型ジャイロセンサ。"