"DA変換回路、増幅回路、AD変換回路及び制御回路を有し、前記制御回路は目的ゲイン2nnは正の整数に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理と、アナログ信号を前記増幅回路で増幅してから前記AD変換回路で変換してビット拡張された変換データを取得する拡張AD変換処理とを制御し、前記拡張AD変換処理において、前記増幅回路で増幅してから前記AD変換回路で変換して得られるデータに前記実測ゲインに対する前記目的ゲイン2nの比に応じた操作を施すことによってゲインに起因する誤差を相殺し、前記ゲインキャリブレーション処理において、前記制御回路が校正データをNNは正の整数倍して前記DA変換回路で変換した第1の校正信号を前記増幅回路で増幅せずに前記AD変換回路で変換し、その変換データを1/N倍にした第1のデータと、前記校正データを前記DA変換回路で変換した第2の校正信号を前記増幅回路により前記目的ゲイン2n倍で増幅してから前記AD変換回路で変換した第2のデータと、の比に基づいて前記増幅回路の実測ゲインを求める、データ処理装置。前記Nは2nに等しい値である、請求項1記載のデータ処理装置。<前記実測ゲインに対する前記目的ゲイン2nの比を用いた操作>前記操作は、前記増幅回路で増幅してから前記AD変換回路で変換して得られるデータに対する、前記目的ゲイン2n倍の乗算と、前記実測ゲインによる除算とである、請求項1記載のデータ処理装置。前記2n倍の乗算は下位側にnビット分のゼロ拡張を行うシフト演算である、請求項3記載のデータ処理装置。前記制御回路は前記シフト演算を行った結果に対して前記実測ゲインによる除算を行う、請求項4記載のデータ処理装置。前記増幅回路は前記制御回路によってゲインが可変に設定されるプログラマブルゲインアンプである、請求項1記載のデータ処理装置。前記制御回路はCPUと前記CPUが実行するプログラムを格納したメモリとを有する、請求項1記載のデータ処理装置。1個の半導体基板上に形成された1チップマイクロコンピュータである、請求項7記載のデータ処理装置。マイクロコンピュータと、前記マイクロコンピュータにアナログ信号を出力するアナログ回路と、前記マイクロコンピュータの出力に基づいて制御されるデジタル回路とを有するデータ処理システムであって、前記マイクロコンピュータは、A変換回路、増幅回路、AD変換回路及び制御回路を有し、前記制御回路は目的ゲイン2nnは正の整数に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理と、アナログ信号を前記増幅回路で増幅してから前記AD変換回路で変換してビット拡張された変換データを取得する拡張AD変換処理とを制御し、前記拡張AD変換処理において、前記増幅回路で増幅してから前記AD変換回路で変換して得られるデータに前記実測ゲインに対する前記目的ゲイン2nの比に応じた操作を施すことによってゲインに起因する誤差を相殺し、前記ゲインキャリブレーション処理において、前記制御回路が校正データをNNは正の整数倍して前記DA変換回路で変換した第1の校正信号を前記増幅回路で増幅せずに前記AD変換回路で変換し、その変換データを1/N倍にした第1のデータと、前記校正データを前記DA変換回路で変換した第2の校正信号を前記増幅回路により前記目的ゲイン2n倍で増幅してから前記AD変換回路で変換した第2のデータと、の比に基づいて前記増幅回路の実測ゲインを求める、データ処理システム。前記Nは2nに等しい値である、請求項9記載のデータ処理システム。前記操作は、前記増幅回路で増幅してから前記AD変換回路で変換して得られるデータに対する、前記目的ゲイン2n倍の乗算と、前記実測ゲインによる除算とである、請求項9記載のデータ処理システム。前記2n倍の乗算は下位側にnビット分のゼロ拡張を行うシフト演算である、請求項11記載のデータ処理システム。前記制御回路は前記シフト演算を行った結果に対して前記実測ゲインによる除算を行う、請求項12記載のデータ処理システム。前記増幅回路は前記制御回路によってゲインが可変に設定されるプログラマブルゲインアンプである、請求項9記載のデータ処理システム。前記制御回路はCPUと前記CPUが実行するプログラムを格納したメモリとを有する、請求項14記載のデータ処理システム。負荷電圧を入力して低い電圧に変換する電圧変換部と、負荷電流を入力して小さな電流に変換する電流変換部と、前記電圧変換部の出力電圧と前記電流変換部の出力電流とに基づいて負荷の電力量の演算制御を行う電力演算制御部と、前記電力演算制御部で演算された電力量を表示する表示部とを有する電力量計であって、前記電力演算制御部は、DA変換回路、増幅回路、前記電流変換部の出力電流に応ずるアナログ信号を入力するAD変換回路及び制御回路を有し、前記制御回路は目的ゲイン2nnは正の整数に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理と、アナログ信号を前記増幅回路で増幅してから前記AD変換回路で変換してビット拡張された変換データを取得する拡張AD変換処理とを制御し、前記拡張AD変換処理において、前記増幅回路で増幅してから前記AD変換回路で変換して得られるデータに前記実測ゲインに対する前記目的ゲイン2nの比に応じた操作を施すことによってゲインに起因する誤差を相殺し、前記ゲインキャリブレーション処理において、前記制御回路が校正データをNNは正の整数倍して前記DA変換回路で変換した第1の校正信号を前記増幅回路で増幅せずに前記AD変換回路で変換し、その変換データを1/N倍にした第1のデータと、前記校正データを前記DA変換回路で変換した第2の校正信号を前記増幅回路により前記目的ゲイン2n倍で増幅してから前記AD変換回路で変換した第2のデータと、の比に基づいて前記増幅回路の実測ゲインを求める、電力量計。本発明者は、増幅回路で増幅した被計測アナログ信号のAD変換結果に対してその実測ゲインを用いて目的ゲインとの誤差を相殺する技術において、増幅回路のゲインを実測するときの測定精度について更に検討した。例えば電力量計が必要とするAD変換回路のダイナミックレンジについて着目する。一例として、0.2精度の電力量計として、電流測定範囲が2Aから200Aのように広く100倍:7ビット相当、かつ全ての測定レンジで0.2即ち9ビットの実質精度を必要とするものとすると、実質16ビット精度のダイナミックレンジが必要となる。一般には2乃至3ビットのマージンを採るので18乃至19ビットのAD変換回路が要求とされる。このようなAD変換回路は、特許文献1の技術を適用することにより、例えばゲイン32倍の増幅回路5ビット相当と14ビット精度のAD変換回路を用いることによって実現する事ができる。しかしながら、増幅回路の目的ゲインが大きいと、校正信号のAD変換におけるダイナミックレンジが低下して、実際のゲインを正確に取得できないことが明らかになった。すなわち、AD変換による分解能ビット精度をより大きくしようとすると増幅回路のゲインをより大きくする必要がある。このため、増幅回路のゲインを校正するとき増幅回路を通さずにAD変換回路に入力される校正信号の振幅がAD変換回路のダイナミックレンジに対して極めて小さくなり、その測定精度を低下させてしまう。結果としてゲインの校正精度を劣化させてしまうという問題を生ずる。本発明の目的は、増幅回路を用いてAD変換の分解能を拡大するAD変換技術において増幅回路のゲインに対する校正精度を向上させることにある。本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、目的ゲイン2nnは正の整数に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理を行い、アナログ信号を増幅回路で増幅してからAD変換回路で変換してビット拡張された変換データを取得する拡張AD変換処理において、前記増幅回路で増幅してから前記AD変換回路で変換して得られるデータに前記実測ゲインに対する前記目的ゲイン2nの比に応じた操作を施すことによってゲインに起因する誤差を相殺する。前記ゲインキャリブレーション処理では、デジタル的に既知の校正データに応ずる校正信号を目的ゲイン2n倍した信号のAD変換結果に対して、上記校正データをN倍した信号を増幅せずにAD変換して当該変換結果の1/Nの値を用いて、前記実測ゲインを求める。これによれば、実測ゲインを求めるとき、増幅回路を用いず校正信号をAD変換する場合にもAD変換回路のダイナミックレンジに対して入力が極端に小さくなって変換精度が低下することはない。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、増幅回路を用いてAD変換の分解能を拡大するAD変換技術において増幅回路のゲインに対する校正精度を向上させることができる。1.実施の形態の概要先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。1<アンプを用いたビット拡張AD変換の高精度ゲインキャリブレーション>本発明の代表的な実施の形態に係るデータ処理装置1,1Aは、DA変換回路4、増幅回路5,5A,5B、AD変換回路3,3A,3B及び制御回路2,9を有する。前記制御回路は目的ゲイン2nnは正の整数に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理と、アナログ信号を前記増幅回路で増幅してから前記AD変換回路で変換してビット拡張された変換データを取得する拡張AD変換処理とを制御する。前記拡張AD変換処理において、前記増幅回路で増幅してから前記AD変換回路で変換して得られるデータオフセットの減算が必要な場合にはオフセットが減算されたデータに前記実測ゲインに対する前記目的ゲイン2nの比に応じた操作を施すことによってゲインに起因する誤差を相殺する。前記ゲインキャリブレーション処理において、前記制御回路が校正データをNNは正の整数倍して前記DA変換回路で変換した第1の校正信号を前記増幅回路で増幅せずに前記AD変換回路で変換し、その変換データを1/N倍にした第1のデータと、前記校正データを前記DA変換回路で変換した第2の校正信号を前記増幅回路により前記目的ゲイン2n倍で増幅してから前記AD変換回路で変換した第2のデータと、の比に基づいて前記増幅回路の実測ゲインを求める。これによれば、実測ゲインを求めるとき、デジタル的に既知の校正データをN倍したデータに応ずる校正信号に対してAD変換を行うから、ADC3のダイナミックレンジに対して入力が極端に小さくなって変換精度が低下することはない。そのようにしてAD変換されたデータを1/Nにすれば、精度よく前記校正データに対するAD変換値を得ることができる。したがって、増幅回路を用いてAD変換の分解能を拡大するAD変換技術において増幅回路のゲインに対する校正精度を向上させることができる。2<N=2n>項1のデータ処理装置において、前記Nは2nに等しい値である。これによれば、増幅回路で増幅しない校正信号第1校正信号に対して、増幅回路で増幅した校正信号第2校正信号をAD変換する場合と同じAD変換精度で変換結果を得ることができ、増幅回路の目的ゲインが極端に大きくなっても高い校正精度を維持することができる。3<前記実測ゲインに対する前記目的ゲイン2nの比を用いた操作>項1又は2のデータ処理装置において、前記操作は、前記増幅回路で増幅してから前記AD変換回路で変換して得られるデータに対する、前記目的ゲイン2n倍の乗算と、前記実測ゲインによる除算とである。これにより、ゲインに起因するAD変換の誤差を確実に相殺することができる。4<シフト演算による乗算>項3のデータ処理装置において、前記2n倍の乗算は下位側にnビット分のゼロ拡張を行うシフト演算である。これによれば、シフト演算によって容易に乗算結果を得ることができる。5<シフト演算後に除算を行う>項4のデータ処置装置において、前記制御回路は前記シフト演算を行った結果に対して前記実測ゲインによる除算を行う。これによれば、演算順序が逆の場合に比べて誤差の相殺が良好になる。6<増幅回路:プログラマブルゲインアンプ>項1乃至5のいずれかのデータ処理装置において、前記増幅回路は前記制御回路によってゲインが可変に設定されるプログラマブルゲインアンプである。これによれば、ゲインの設定に応じてAD変換のビット精度を可変にすることができる。7<制御回路:CPUとプログラムメモリ>項1乃至5のいずれかのデータ処理装置において、前記制御回路はCPUと前記CPUが実行するプログラムを格納したメモリとを有する。これによれば、AD変換回路の分解能に比べてビット精度を拡張したAD変換機能をプログラム制御を用いて容易に実現できる。8<1チップマイクロコンピュータ>項7のデータ処理装置は、1個の半導体基板上に形成された1チップマイクロコンピュータである。プログラム制御機能とAD変換機能を備えたマイクロコンピュータにおけるAD変換機能のビット精度の拡張が容易であることからマイクロコンピュータにオンチップされたAD変換機能の用途が広がる。9<高精度ゲインキャリブレーションを適用したデータ処理システム>本発明の別の実施の形態に係るデータ処理システムは、マイクロコンピュータ1,1Aと、前記マイクロコンピュータにアナログ信号を出力するアナログ回路30,31と、前記マイクロコンピュータの出力に基づいて制御されるデジタル回路32とを有する。前記マイクロコンピュータは、DA変換回路、増幅回路、AD変換回路及び制御回路を有する。前記制御回路は目的ゲイン2nnは正の整数に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理と、アナログ信号を前記増幅回路で増幅してから前記AD変換回路で変換してビット拡張された変換データを取得する拡張AD変換処理とを制御する。前記拡張AD変換処理において、前記増幅回路で増幅してから前記AD変換回路で変換して得られるデータに前記実測ゲインに対する前記目的ゲイン2nの比に応じた操作を施すことによってゲインに起因する誤差を相殺する。前記ゲインキャリブレーション処理において、前記制御回路が校正データをNNは正の整数倍して前記DA変換回路で変換した第1の校正信号を前記増幅回路で増幅せずに前記AD変換回路で変換し、その変換データを1/N倍にした第1のデータと、前記校正データを前記DA変換回路で変換した第2の校正信号を前記増幅回路により前記目的ゲイン2n倍で増幅してから前記AD変換回路で変換した第2のデータと、の比に基づいて前記増幅回路の実測ゲインを求める。これによれば、データ処理システムに含まれるマイクロコンピュータにおけるAD変換の分解能を拡大するAD変換技術について項1と同様の作用効果を奏する。したがって、アナログ回路の出力に基づいてデジタル回路を制御するマイクロコンピュータのAD変換機能を用途に応じて容易に拡張可能になる。10<N=2n>項9のデータ処理システムにおいて、前記Nは2nに等しい値である。これによれば、増幅回路で増幅しない校正信号第1校正信号に対して、増幅回路で増幅した校正信号第2校正信号をAD変換する場合と同じAD変換精度で変換結果を得ることができ、増幅回路の目的ゲインが極端に大きくなっても高い校正精度を維持することができる。11<前記実測ゲインに対する前記目的ゲイン2nの比を用いた操作>項9又は10のデータ処理システムにおいて、前記操作は、前記増幅回路で増幅してから前記AD変換回路で変換して得られるデータに対する、前記目的ゲイン2n倍の乗算と、前記実測ゲインによる除算とである。これにより、ゲインに起因するAD変換の誤差を確実に相殺することができる。12<シフト演算による乗算>項11のデータ処理システムにおいて、前記2n倍の乗算は下位側にnビット分のゼロ拡張を行うシフト演算である。これによれば、シフト演算によって容易に乗算結果を得ることができる。13<シフト演算後に除算を行う>項12のデータ処理システムにおいて、前記制御回路は前記シフト演算を行った結果に対して前記実測ゲインによる除算を行う。これによれば、演算順序が逆の場合に比べて誤差の相殺が良好になる。14<増幅回路:プログラマブルゲインアンプ>項9乃至13のいずれかのデータ処理システムにおいて、前記増幅回路は前記制御回路によってゲインが可変に設定されるプログラマブルゲインアンプである。これによれば、ゲインの設定に応じてAD変換のビット精度を可変にすることができる。15<制御回路:CPUとプログラムメモリ>項14のデータ処理システムにおいて、前記制御回路はCPUと前記CPUが実行するプログラムを格納したメモリとを有する。AD変換回路の分解能に比べてビット精度を拡張したAD変換機能をプログラム制御を用いて容易に実現できる。16<電力量計、アンプを用いたビット拡張AD変換の高精度ゲインキャリブレーション>本発明の更に別の実施の形態に係る電力量計は、負荷電圧を入力して低い電圧に変換する電圧変換部30と、負荷電流を入力して小さな電流に変換する電流変換部31と、前記電圧変換部の出力電圧と前記電流変換部の出力電流とに基づいて負荷の電力量の演算制御を行う電力演算制御部1Aと、前記電力演算制御部で演算された電力量を表示する表示部32とを有する。前記電力演算制御部は、DA変換回路、増幅回路、前記電流変換部の出力電流に応ずるアナログ信号を入力するAD変換回路及び制御回路を有する。前記制御回路は目的ゲイン2nnは正の整数に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理と、アナログ信号を前記増幅回路で増幅してから前記AD変換回路で変換してビット拡張された変換データを取得する拡張AD変換処理とを制御する。前記拡張AD変換処理において、前記増幅回路で増幅してから前記AD変換回路で変換して得られるデータに前記実測ゲインに対する前記目的ゲイン2nの比に応じた操作を施すことによってゲインに起因する誤差を相殺する。前記ゲインキャリブレーション処理において、前記制御回路が校正データをNNは正の整数倍して前記DA変換回路で変換した第1の校正信号を前記増幅回路で増幅せずに前記AD変換回路で変換し、その変換データを1/N倍にした第1のデータと、前記校正データを前記DA変換回路で変換した第2の校正信号を前記増幅回路により前記目的ゲイン2n倍で増幅してから前記AD変換回路で変換した第2のデータと、の比に基づいて前記増幅回路の実測ゲインを求める。これによれば、データ処理システムに含まれるマイクロコンピュータにおけるAD変換の分解能を拡大するAD変換技術について項1と同様の作用効果を奏する。したがって、計測のダイナミックレンジが広く且つ各レンジで高い計測精度が要求される電力量計用途の高分解能のAD変換機能を低コストで実現することができる。2.実施の形態の詳細実施の形態について更に詳述する。図1には本発明のデータ処理装置の一実施の形態であるマイクロコンピュータが示される。同図に示されるマイクロコンピュータMCU1はAD変換機能を搭載する。マイクロコンピュータ1は、特に制限されないが、相補型MOS集積回路製造技術などにより単結晶シリコンなどの1個の半導体基板に形成される。このマイクロコンピュータ1は、プログラムを実行する中央処理装置CPU2、電気的に書き換え可能にプログラムやデータを格納するフラッシュメモリなどの不揮発性メモリFLASH9、CPU2のワーク領域などに利用されるRAM8、アナログ信号をデジタル信号に変換するAD変換回路ADC3、デジタル信号をアナログ信号に変換するDA変換回路DAC4、デジタル入出力ポート12、アナログ入力ポート11、及びタイマカウンタやシリアルインタフェースなどの他の周辺回路モジュール10を備える。このマイクロコンピュータ1は更に、被測定電圧を増幅してAD変換することにより変換ビット精度を可変可能にするために、増幅回路として、特に制限されないが、ゲイン設定が可変可能なプログラマブルゲインアンプPGA5を備える。更に、セレクタSW16及びセレクタSWS27を備え、AD変換に際してそれらと共に前記ADC3及びDAC4を用いてCPU2が変換動作をプログラム制御するようになっている。以下、変換ビット精度を可変可能とするAD変換機能について詳述する。セレクタ6はアナログ入力ポート11から入力される被計測アナログ信号ALG1又はDAC4から出力されるアナログ信号ALG2をCPU2の制御によって選択する。PGA5はセレクタ6の出力を増幅して出力し、そのゲインはCPU2によって制御される。セレクタ7はセレクタ6の出力又はPGA5の出力をCPU2の制御によって選択する。ADC3はセレクタ7の出力を入力してAD変換する。ADC2によるAD変換結果に対する演算とAD変換制御、及びDAC4によるDA変換用のデータ生成とDA変換制御はCPU2のプログラム制御によって行われる。CPU2はAD変換のための制御として、PGA5のゲインキャリブレーション処理の制御と拡張AD変換処理の制御を行う。ゲインキャリブレーション処理は、目的ゲイン2nnは正の整数、この例ではCPU2がPGA5に設定するゲインの期待値としての目的ゲイン、に対する前記PGA5の実際のゲインを実測ゲインとして計測する処理である。拡張AD変換処理は、アナログ信号を前記PGA2で増幅してから前記ADC3で変換してビット拡張された変換データを取得する処理である。この拡張AD変換処理には例えば前記特許文献1などに記載の技術を適用することができ、このときPGA5のゲインを校正するゲインキャリブレーション処理に新規な特徴がある。先ず、拡張AD変換処理について簡単に説明する。ここでは、電力量計に代表されるようにダイナミックレンジの広いAD変換に適用される場合を一例とする。例えば、図2に例示されるように、0.2精度の電力量計として、電流測定範囲が2Aから200Aのように広く100倍:7ビット相当、かつ全ての測定レンジで0.2即ち9ビットの実質精度を必要とするものとすると、実質16ビット精度のダイナミックレンジが必要となる。3ビットのマージンを採れば19ビットのAD変換回路が要求とされる。このような用途において、14ビット精度のADC3を用いても、PGA5のゲインを32倍25倍、5ビット相当とすることによって、分解能19ビット相当のAD変換機能を実現することができる。具体的には、CPU2によってPGA5に目的ゲインとして32倍を設定し、アナログポート11から入力される被計測アナログ信号ALG1に対してPGA5で増幅した信号をADC3でAD変換する。このときスイッチ6が端子b側が選択さて、スイッチ7は端子c側が選択される。CPU2はそのAD変換結果からPGA5のオフセットを減算し、減算結果を目的ゲイン倍し、目的ゲイン倍した値を実測ゲインで除算して、PGA5のオフセットとゲインの誤差を相殺したAD変換結果を取得する。上記目的ゲイン倍2n倍の演算処理は例えば被乗数の下位側にnビット分のゼロ拡張を行うシフト演算によって簡単に実現することができる。このように、ADC3のAD変換によって得られたデータに対して目的ゲイン/実測ゲインの比を乗算することによって、最終的に得られるAD変換結果においてPGA5における目的ゲインと実際のゲインとの誤差の影響を小さくすることができる。前記オフセットは例えば以下の処理によって求めることができる。例えば、PGA5に目的ゲインを設定し、所定のデジタル値校正データを前記DAC4でアナログ信号ALG2に変換し、これをPGA5で増幅して、その出力を前記ADC3で変換し、変換されたデジタル値と最初の校正データとの差によって求める事ができる。例えばAD変換の分解能に対してLSB幾つ分の誤差があるかを求めることができる。前記実測ゲインはゲインキャリブレーション処理によって求める。例えば、CPU2が校正データをN倍して前記DAC4に与えて第1の校正信号を生成し、この第1の構成信号をPGA5で増幅せずにADC3で変換し、その変換データをCPU2が1/N倍にした第1のデータを取得する。さらに前記校正データを前記DAC4に与えて第2の校正信号を生成し、今度はこの第2の構成信号をPGA5で目的ゲイン2n倍で増幅してから前記ADC3で変換した第2のデータを取得する。取得した第1のデータと第2のデータとの比に基づいて、目的ゲインを設定したPGA5の実際のゲインである実測ゲインを求める。図3には上記ゲインキャリブレーション処理におけるアナログ信号波形が例示される。第2のデータを取得するときにスイッチ6の端子aには信号Aが与えられ、スイッチ7の端子cには信号AをPGA5でG倍目的ゲイン倍した信号が与えられる。第1のデータを取得するときはスイッチ6の端子aにはデジタル的にN倍された信号A×Nが与えられ、スイッチ7の端子dにはその信号A×Nがそのまま出力される。図4には上記ゲインキャリブレーション処理において第1のデータを取得するときの信号波形が例示される。ここではグランドGNDと電源電圧VCCとの間のパルス信号の信号振幅を一例として考える。VCC/2±REFVppに相当する小振幅の校正データをデジタル的にN倍した、VCC/2±N×REFVppに相当するデータを生成してDAC4でDA変換する。DA変換された校正信号はADC3でAD変換され、AD変換されたデータは1/N倍される。1/N倍された検出データと校正データとの比に基づいて目的ゲインに対する実ゲインをもとめることができる。ここで、PGA5に対するゲイン校正値の許容誤差について説明する。理論的には拡張AD変換処理によるAD変換結果がAD変換回路の量子化誤差以内であればよい。これは下記式Vpp×1-G/Gi≦Verr...1を満足すればよい。式1において左辺はゲイン誤差を含む拡張AD変換処理結果、右辺はADCの量子化誤差、GはPGA5の実際のゲイン実測ゲイン、GiはPGA5の目的ゲイン2n、VppはPGA5の入力電圧範囲、VerrはADC3の量子化誤差の電圧LSB/2である。式1において、Gerr=1-G/Gi、Vpp=Vref/Gi、Verr=1/2×Vref/ADFS、とすると、式1から下記式Gerr≦1/2×Gi/ADFS...2を導くことができる。VrefはADC3の入力電圧範囲、ADFSはADC3のフルスケール値である。式2によれば、最終的に許容されるゲインエラーGerrはPGA5の目的ゲインGiとADC3のフルスケール値で決まることになる。例えばADC3を16ビット、PGA5の目的ゲインを32倍25にして5ビット拡張を行う場合、式2より、Gerr=1/2×32/65536=0.0244とされる。したがって、PGA5の目的ゲインが32倍のとき、実測ゲインが31.9922~32.0078ならば、AD変換結果をADC3の量子化誤差範囲内に抑えることができる。要するに、AD変換結果をADC3の量子化誤差範囲内に抑えるにはさらにはPGA5を用いた拡張AD変換による変換結果とPGA5を用いないAD変換結果との間の変換値の連続性を保証するにはPGA5の実測ゲインの測定に高精度が必用になる。以上の説明から明らかなように、実測ゲインを求めるとき、デジタル的に既知の校正データをN倍したデータに応ずる校正信号に対してAD変換を行うから、ADC3のダイナミックレンジに対して入力が極端に小さくなって変換精度が低下することはない。そのようにしてAD変換されたデータを1/Nにすれば、精度よく前記校正データに対するAD変換値を得ることができる。したがって、増幅回路を用いてAD変換の分解能を拡大するAD変換技術において増幅回路のゲインに対する校正精度を向上させることができる。特に、図4に例示されるように、前記Nの値をPGA5の目的ゲイン2nに等しい値にすれば、PGA5で増幅しない校正信号第1校正信号に対して、PGA5で増幅した校正信号第2校正信号をAD変換する場合と同じAD変換精度で変換結果を得ることができ、PGA5の目的ゲインが極端に大きくいなっても高い校正精度を維持することができる。図5にはゲインキャリブレーション処理の詳細なフローチャーチが例示される。ゲインキャリブレーション処理が指示されると、CPU2はスイッチ6に端子aを選択し、スイッチ7に端子dを選択するS1。CPU2はVCC/2±REFVppに相当する校正データをN倍した、VCC/2±N×REFVppに相当するデータをDAVC4に与えてアナログ信号に変換するS2。DAC4から出力されるアナログ信号はADC3でデジタル信号に変換されS3、変換結果は増幅無しの振幅データNVPP_1としてRAM8に保管されS4。CPU2は保管されたデータNVPP_1をNで除算し、除算されたデータVPP_1をRAM8に保持するS5。データVPP_1はゲイン1倍としたときの校正信号の振幅に相当する。次に、CPU2はスイッチ6に端子aを選択し、スイッチ7に端子cを選択するS6。CPU2はVCC/2±REFVppに相当する校正データをDAVC4に与えてアナログ信号に変換するS7。DAC4から出力されるアナログ信号をPGA5で目的ゲインG倍に増幅するS8。増幅されたアナログ信号は、VCC/2±G×REFVppに相当し、ADC3でデジタル信号に変換されるS9。変換結果は増幅有りの振幅データVPP_GとしてRAM8に保管されS10。データVPP_GはゲインG倍としたときの校正信号の振幅に相当する。CPU2は保管されたデータVPP_Gと前記データVPP_1との比に基づいて目的ゲインGに対する実測ゲインGcを算出しS11、算出した実測ゲインGcをフラッシュメモリ9の所定にエリアに記憶するS12。図6にはマイクロコンピュータ1を適用した電力量計の一例が示される。電力量計は、負荷電圧を入力して低い電圧に変換する電圧変換部30と、負荷電流を入力して小さな電流に変換する電流変換部31と、前記電圧変換部30の出力電圧と前記電流変換部31の出力電流とに基づいて負荷の電力量の演算制御を行う電力演算制御部1Aと、前記電力演算制御部で演算された電力量を表示する表示部32とを有する。表示部32は例えば液晶ディスプレイパネルによって構成される。前記電力演算制御部は例えばマイクロコンピュータ1Aによって構成され、DAC4、PGA5A,5B、ADC3A,3B、CPU2、RAM8を有し、更に、ROM20、BGRバンドギャップリファレンス回路21、ディジタル入出力ポートDIOP22、アナログIOポートAIOP23を備える。PGA5A,5Bのそれぞれは前記PGA5に相当する回路で構成され、ADC3A、3Bのそれぞれは前記ADC3に相当する回路で構成される。BGR21は例えばADC,3A,3Bが逐次比較型で構成される場合の比較基準電圧を生成する。DIOPはデジタル入出力ポートの機能を備える。アナログ入出力ポート23はアナログ入力ポート11及びスイッチ6,7などの機能を備える。PGA5AはDAC4の出力又は電圧変換部30の出力を受けて増幅動作を行う。PGA5BはDAC4の出力又は電流変換部31の出力を受けて増幅動作を行う。ADC3AはDAC4又はPGA5Aの出力を受けて増幅動作を行う。ADC3BはDAC4又はPGA5Aの出力を受けて増幅動作を行う。マイクロコンピュータ1Aは、電流変換部31から出力される電流信号に対してPGA5Bの増幅動作を用いてビット精度を拡張した拡張AD変換処理を行い、また、PGA5Bのゲインに関する誤差を低減するためのゲインキャリブレーション処理を行う。電圧変換部30から出力される電圧信号に対してPGA5Aの増幅動作を用いた拡張AD変換処理、PGA5Aのゲインに関するゲインキャリブレーション処理を行ってもよい。電力量計に前記拡張AD変換処理と前記ゲインキャリブレーション処理をサポートするマイクロコンピュータ1Aを作用することにより、マイクロコンピュータ1Aが備えるAD変換の分解能を拡大するAD変換技術についてマイクロコンピュータ1を用いた場合と同様の作用効果を奏する。したがって、計測のダイナミックレンジが広く且つ各レンジで高い計測精度が要求される電力量計用途の高分解能のAD変換機能を低コストで実現することができる。特に図示はしないが、高精度ゲインキャリブレーションを制御可能なマイクロコンピュータ1,1Aは電力量計以外のデータ処理システムに広く適用することができる。例えばそのようなデータ処理システムは、1又は1Aで参照されるようなマイクロコンピュータと、前記マイクロコンピュータにアナログ信号を出力するアナログ回路と、前記マイクロコンピュータの出力に基づいて制御されるデジタル回路とを備えて構成することができる。そのようなマイクロコンピュータ1,1Aを用いることによって、アナログ回路の出力に基づいてデジタル回路を制御するマイクロコンピュータのAD変換機能を用途に応じて容易に拡張可能になる。以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、ADCのオフセットは増幅回路それ自体が備える回路構成を用いてキャンセルしてもよい。この場合にはステップS35に示される測定値-Ost×Gexp/Ginの演算を、測定値×Gexp/Ginとすればよい。また、増幅回路はPGAに限定されず、ゲイン固定のアンプであってもよい。また、ゲインキャリブレーションで行う演算処理は、予め必要なルックアップテーブルを用意し、必要に応じてそのルックアップテーブルを参照する処理によって実現してもよい。減衰器を用いる場合にも当然マルチサンプリングを行うことは可能である。マルチサンプリングはデュアルサンプリングに限定されず、2個以上の増幅回路や減衰器を用いる場合にも適用可能である。また、ゲインキャリブレーション処理で取得した実測ゲインの値などを不揮発性メモリ9に保管することによってゲインキャリブレーション処理をパワーオン毎に行わなくても済むようになる。キャリブレーション処理をマイクロコンピュータのパワーオンリセット処理に際して行ってもよく、更に、その後、定期的にキャリブレーション処理を行ってオフセット及び測定されたゲインの値を更新することにより、温度変化などに追従した最適化された実測ゲインを用いることが可能になる。"