第1の端子と直流入力電源の高電位側に接続される第2の端子とを含む第1の絶縁ゲート型電力半導体素子と、第3の端子と前記直流入力電源の低電位側に接続される第4の端子とを含む第2の絶縁ゲート型電力半導体素子と、前記第1の端子と前記第3の端子との接続部と、を有し、前記第1の絶縁ゲート型電力半導体素子のゲートと前記第2の端子との間の帰還容量の容量値が、前記第2の絶縁ゲート型電力半導体素子のゲートと前記第3の端子と間の帰還容量の容量値より小さく、前記第1の絶縁ゲート型電力半導体素子のしきい値電圧の絶対値が、前記第2の絶縁ゲート電力半導体素子のしきい値電圧の絶対値より低い半導体装置。前記第1の絶縁ゲート型電力半導体素子のオン期間に前記第2の絶縁ゲート型電力半導体素子をオフとし、前記第1の絶縁ゲート型電力半導体素子のオフ期間に前記第2の絶縁ゲート型電力半導体素子をオンとし、かつ、前記第1の絶縁ゲート型電力半導体素子のオン期間は前記第2の絶縁ゲート型電力半導体素子のオン期間より短く制御される請求項1の半導体装置。前記直流入力電源の電圧より低い電圧を前記接続部から出力する請求項1の半導体装置。前記第2の絶縁ゲート型電力半導体素子のしきい値電圧の絶対値が前記第1の絶縁ゲート型電力半導体素子のしきい値電圧の絶対値より0.5V以上高い請求項1の半導体装置。前記第1の絶縁ゲート型電力半導体素子のしきい値電圧の絶対値が1.5V以下であり、前記第2の絶縁ゲート型電力半導体素子のしきい値電圧の絶対値が2.0V以上である請求項1の半導体装置。前記第1の端子はソース端子であり、前記第2の端子はドレイン端子であり、前記第3の端子はドレイン端子であり、前記第4の端子はソース端子である請求項1記載の半導体装置。前記第1の絶縁ゲート型電力半導体素子は整流用MOSFETであり、前記第2の絶縁ゲート型電力半導体素子は転流用MOSFETである請求項1記載の半導体装置。前記整流用MOSFETはn型MOSFETである請求項7記載の半導体装置。前記図3に示した従来技術の電源装置では、出力部53の転流側に受動素子であるダイオードを使用している。転流ダイオード63は、図4に示すような電流-電圧特性を有しており、電流がある所定値以上になると、順方向電圧が飽和状態になる。この飽和電圧は、高速ダイオードにおいては0.9V~1.3V、ショットキーダイオードでは0.45V~0.55V程度となっているために電力損失が生じ、電源変換効率を悪化させるという問題があった。さらに、電力損失が大きく素子のジャンクション温度が上昇するため、出力電流を大きくする程、転流ダイオード63を多くして2個や3個等並列接続し、1素子当たりの電力損失を分散させ、ジャンクション温度を抑制する必要があるという問題もあった。前記図5や図7に示す従来技術の電源装置では、セルフターンオンが起きると、整流用MOSFET2と転流用MOSFET3が同時にオンとなり過大な損失が発生し、効率悪化の要因を引き起こし、最悪発熱により素子破壊する場合もある。前記図5や図7に示す従来技術の電源装置に用いられるMOSFETは、理想スイッチと異なり、損失を発生する。一般に、MOSFETにはオン抵抗の小さい素子は帰還容量が大きく、帰還容量の小さい素子はオン抵抗が大きいという関係がある。図8はオン抵抗と帰還容量の関係を示した図で、両者にはトレードオフの関係がある。そのために、転流用MOSFET3はオン抵抗が低い素子を選択するため、帰還容量Crssが大きくなり、セルフターンオンが起きやすいという問題があった。前記図9に示した従来技術では、整流用MOSFET2のターンオンが遅くなるので、整流用MOSFET2のターンオン損失が大きくなる。前記図10に示した従来技術では、容量23の充放電損失のため、転流用MOSFET3のドライブ損失が大きくなるという問題がある。本発明の目的は、上記問題を解決すべくなされたものであり、ドライブ損失の増加を招くことなく、セルフターンオンを抑制し、低い損失の電源装置を提供することである。本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、本発明の電源装置は、同期整流回路を構成する、絶縁ゲート型電力半導体素子である転流用MOSFETと整流用MOSFETとを備え、前記転流用MOSFETのしきい値が前記整流用MOSFETのしきい値より高い。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、本発明の電源装置は、ドライブ損失の増加を招くことなく、MOSFETのセルフターンオンを抑制でき、電源効率を向上できる。以下、図面を参照しながら本発明の詳細を説明する。本発明の電源装置は、前記従来技術の説明に用いた図5と同じ回路構成である。図5に示すように、本発明の電源装置は整流用MOSFET2と転流用MOSFET3とを備えており、整流用MOSFET2のドレイン端子には直流入力電源1が接続されている。整流用MOSFET2のソース端子はチョークコイル4の一端及び転流用MOSFET3のドレイン端子が接続されている。チョークコイル4の他端は、コンデンサ5例えば電解コンデンサの一端及び負荷抵抗に接続されている。コンデンサ5はグランド端子に接続されている。本発明の電源装置に用いた整流用MOSFET2と転流用MOSFET3のしきい値を図1に示す。図1で横軸はゲート電圧、縦軸はドレイン電流である。本発明の電源装置では、転流用MOSFET3のしきい値と整流用MOSFET2とが異なっており、転流用MOSFET3のしきい値が整流用MOSFET2より高くなっている。ここで、しきい値とはドレイン、ソース間電圧が10Vの条件で、ドレイン電流が1mA流れる時のゲート、ソース間電圧と本明細書では定義する。図11は転流用MOSFET3のしきい値Vthを横軸に、電源効率ηを縦軸にとった場合の関係を示す。図11に示すように、しきい値が高くなるに従い電源効率が上昇する。図12は、本願発明の電源装置のしきい値と電源の損失成分との関係を示す。図12の各棒グラフの内訳は上から順に、整流用MOSFET2の導通損失、整流用MOSFET2のターンオン損失、整流用MOSFET2のターンオフ損失、整流用MOSFET2のドライブ損失、転流用MOSFET3の導通損失、転流用MOSFET3のセルフターンオン損失、転流用MOSFET3のドライブ損失、ダイオード2A、3Aの導通損失、ダイオード2A、3Aのリカバリー損失を示している。図12に示すように、しきい値が高くなるに従い、トータルの損失は低下する。成分の内訳で見ると、しきい値が低い2.39V場合、転流用MOSFET3のセルフターンオン損失が大きいが、しきい値が高くなると3.39V、転流用MOSFET3のセルフターンオン損失が発生しなくなる。一方、しきい値の増加に伴い、転流用MOSFET3の導通損失が増加する。しかし、この導通損失の増加量より、セルフターンオン損失が低下量の方が大きいので、電源装置トータルでの損失は減少し、図10に示すように電源効率が向上する。図13は、本発明の電源装置の整流用MOSFET2がターンオンした場合の転流用MOSFET3のドレイン電圧、ドレイン電流、ゲート電圧の変化を示す。図13aはしきい値が2.39Vの場合である。この時は、ドレイン電圧が上昇し、帰還容量を介してゲート電圧が上昇し、しきい値を超えるためドレイン電流が流れる。ドレイン電圧が高い状態で、ドレイン電流が流れるので、大きな損失を発生する。図13bはしきい値が2.89Vの場合である。この時は、ドレイン電圧が上昇し、帰還容量を介してゲート電圧が上昇し、しきい値を超えるためドレイン電流が流れるが、ドレイン電流の大きさは図13aの場合に比べると小さいので、発生する損失も小さくなっている。図13cはしきい値が3.39Vの場合である。この時には、ゲート電圧は上昇するがドレイン電流は流れていない。すなわち、損失は発生していない。以上説明したように、本発明の電源装置では、ドライブ損失の増加を招くことなく、セルフターンオンを抑制し、電源効率を向上することができる。次に、整流用MOSFET2のしきい値と転流用MOSFET3のしきい値との差をどの程度とすれば、好ましいのかを説明する。整流用MOSFET2と転流用MOSFET3のしきい値は、量産ラインにおいては設計値に対して±0.5V程度の範囲でばらつくので、このバラツキを考慮すると、転流用MOSFET3のしきい値を整流用MOSFET2より、0.5V以上高くすることが望ましい。次に、整流用MOSFET2と転流用MOSFET3のしきい値の具体的な数値について説明する。整流用MOSFET2のスイッチング損失を低減するためにはトランスコンダクタンスgmを高くすることが望ましい。トランスコンダクタンスgmを高くするには、整流用MOSFET2しきい値を低くすることが有効であり、具体的に整流用MOSFET2のしきい値を1.5V以下とすることが望ましく、転流用MOSFET3のしきい値は2.0V以上とする。本発明の電源装置の損失をより確実に低下させるためには、転流用MOSFET3のしきい値は整流用MOSFET2より1.0V以上高くすることが望ましい。これは電源装置の配線インダクタンスが大きいと、整流用MOSFET2がオンした時、転流用MOSFET3ドレイン電圧の跳ね上がりが大きくなり、セルフターンオンしやすくなるためである。具体的には電源装置の主回路の配線インダクタンスの合計が10nHを越える場合が、これに相当する。以上、本発明の実施例では整流用MOSFET2にn型MOSFETを用いて説明してきたが、p型MOSFETを用いることもできることは言うまでもない。