"マルチセル構成の半導体チップと、整合回路と、前記半導体チップと前記整合回路間に並列に接続された複数本のボンディングワイヤとを備え、前記複数本のボンディングワイヤは、前記半導体チップに対して平面上で90°以下の所定の角度を有することを特徴とする高周波半導体装置。前記半導体チップの各セルはドレイン端子電極を備え、前記ドレイン端子電極は、前記複数本のボンディングワイヤに平行な平行四辺形を備えることを特徴とする請求項1に記載の高周波半導体装置。前記半導体チップの各セルはゲート端子電極を備え、前記ゲート端子電極は、前記複数本のボンディングワイヤに平行な平行四辺形を備えることを特徴とする請求項1または2に記載の高周波半導体装置。導体ベースプレートと、前記導体ベースプレート上に配置されたマルチセル構成の半導体チップと、前記半導体チップを内在し、前記導体ベースプレート上に配置された金属壁と、前記金属壁の入出力部に設けられた貫通孔と、前記貫通孔にはめ込まれたフィードスルー端子と、前記金属壁に囲まれた前記導体ベースプレート上に前記半導体チップに隣接して配置された入力分配整合回路および出力合成整合回路と、前記半導体チップと前記入力分配整合回路および前記出力合成整合回路を接続する複数本の入力ボンディングワイヤおよび複数本の出力ボンディングワイヤとを備え、前記入力ボンディングワイヤおよび前記出力ボンディングワイヤは、前記半導体チップに対して平面上で90°以下の所定の角度を有することを特徴とする高周波半導体装置。前記半導体チップの各セルはドレイン端子電極を備え、前記ドレイン端子電極は、前記複数本の出力ボンディングワイヤに平行な平行四辺形を備えることを特徴とする請求項4に記載の高周波半導体装置。前記半導体チップの各セルはゲート端子電極を備え、前記ゲート端子電極は、前記複数本の入力ボンディングワイヤに平行な平行四辺形を備えることを特徴とする請求項4または5に記載の高周波半導体装置。前記半導体チップを複数チップ配置したことを特徴とする請求項1~6のいずれか1項に記載の高周波半導体装置。前記半導体チップを、前記半導体チップの長手方向が前記貫通孔が配置された前記金属壁に対して平行に配置したことを特徴とする請求項7に記載の高周波半導体装置。前記半導体チップを、前記半導体チップの長手方向が前記貫通孔の配置された前記金属壁に対して0度以上90度以下の所定の角度に配置したことを特徴とする請求項7に記載の高周波半導体装置。前記半導体チップを、前記金属壁の1つの対角線に対してほぼ平行に配置したことを特徴とする請求項7に記載の高周波半導体装置。前記半導体チップを、前記半導体チップの長手方向がそれぞれ金属壁16の2つの対角線に対してほぼ平行なるように配置したことを特徴とする請求項7に記載の高周波半導体装置。前記半導体チップは、半絶縁性基板と、前記半絶縁性基板の第1表面に配置されそれぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、前記半絶縁性基板の第1表面に配置され前記ゲートフィンガー電極、前記ソースフィンガー電極および前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極、複数のソース端子電極および複数の前記ドレイン端子電極と、前記ソース端子電極の下部に配置されたVIAホールと、前記半絶縁性基板の第1表面と反対側の第2表面に配置され、前記ソース端子電極に対して前記VIAホールを介して接続された接地電極とを備えることを特徴とする請求項1~11のいずれか1項に記載の高周波半導体装置。前記半絶縁性基板は、GaAs基板、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかであることを特徴とする請求項12に記載の高周波半導体装置。ワイヤが長くなると放熱し難くなり、電流容量が低下し、また回路構成が大きくなる。本実施の形態は、ボンディングワイヤの長さを長くすることなくインダクタンスの値を増大可能な高周波半導体装置を提供する。本実施の形態に係る高周波半導体装置は、マルチセル構成の半導体チップと、整合回路と、半導体チップと整合回路間に並列に接続された複数本のボンディングワイヤとを備える。複数本のボンディングワイヤは、半導体チップに対して平面上で90°以下の所定の角度を有する。次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。第1の実施の形態高周波半導体装置第1の実施の形態に係る高周波半導体装置1の模式的平面パターン構成は、図1に示すように表される。また、第1の実施の形態に係る高周波半導体装置1の模式的断面構成であって、図1のI-I線に沿う模式的断面構造は、図6に示すように表される。第1の実施の形態に係る高周波半導体装置1は、図1および図6に示すように、マルチセル構成の半導体チップ24と、入力分配整合回路17出力合成整合回路18と、半導体チップ24と入力分配整合回路17出力合成整合回路18間に並列に接続された複数本のボンディングワイヤ1214とを備える。ここで、複数本のボンディングワイヤ1214は、半導体チップ24に対して平面上で90°以下の所定の角度を有する。また、第1の実施の形態に係る高周波半導体装置1において、半導体チップ24の各セルはドレイン端子電極を備え、ドレイン端子電極は、複数本の出力ボンディングワイヤ14に平行な平行四辺形を備えていても良い。また、第1の実施の形態に係る高周波半導体装置1において、半導体チップ24の各セルはゲート端子電極を備え、ゲート端子電極は、複数本の入力ボンディングワイヤ12に平行な平行四辺形を備えていても良い。比較例一方、比較例に係る高周波半導体装置1aの模式的平面パターン構成は、図2に示すように表される。比較例に係る高周波半導体装置1aにおいては、図2に示すように、半導体チップ24と入力分配整合回路17出力合成整合回路18間は、並列に配置された半導体チップ24の各セルに対して直角に接続された入力ボンディングワイヤ12出力ボンディングワイヤ14を介して接続されている。また、比較例に係る高周波半導体装置1aにおいても、図2のI-I線に沿う模式的断面構造は、図6と同様に表される。その他の構成は、図1と同様である。第1の実施の形態に係る高周波半導体装置1においては、半導体チップ24に対して直角に接続されていた複数のボンディングワイヤ1214を、半導体チップ24に対して所定の角度を持たせて接続することにより、複数のボンディングワイヤ間の距離が縮まり、相互インダクタンスの値を大きくすることができる。その結果、ボンディングワイヤの長さを長くすることなくインダクタンスの値を大きくすることができる。さらに詳細に、実施の形態に係る高周波半導体装置1は、図1および図6に示すように、導体ベースプレート200と、導体ベースプレート200上に配置されたマルチセル構成の半導体チップ24と、半導体チップ24を内在し、導体ベースプレート200上に配置された金属壁16と、金属壁16に囲まれた導体ベースプレート200上に半導体チップ24に隣接して配置された入力分配整合回路17および出力合成整合回路18と、半導体チップ24と入力分配整合回路17および出力合成整合回路18を接続する複数本の入力ボンディングワイヤ12および複数本の出力ボンディングワイヤ14とを備え、入力ボンディングワイヤ12および出力ボンディングワイヤ14は、半導体チップ24に対して平面上で90°以下の所定の角度を有する。また、第1の実施の形態に係る高周波半導体装置1は、図1および図6に示すように、金属壁16の入出力部に設けられた貫通孔34と、貫通孔34にはめ込まれ、かつ導体ベースプレート200上に配置されたフィードスルー下層部20と、貫通孔34にはめ込まれ、かつフィードスルー下層部20上に配置されたフィードスルー上層部22と、フィードスルー下層部20とフィードスルー上層部22の間に配置された入力ストリップライン19aおよび出力ストリップライン19bと、入力ストリップライン19aおよび出力ストリップラインストリップライン19b上にそれぞれ配置された入力端子電極21aおよび出力端子電極21bとを備えていても良い。また、第1の実施の形態に係る高周波半導体装置1は、金属壁16に囲まれた導体ベースプレート200上に半導体チップ24に隣接して配置された入力回路基板26および出力回路基板28を備え、入力分配整合回路17は、入力回路基板26上に配置され、入力ストリップライン19aに接続され、出力合成整合回路18は、出力回路基板28上に配置され、出力ストリップライン19bに接続されていても良い。また、実施の形態に係る高周波半導体装置1は、図1および図6に示すように、金属壁16上に配置されたメタルシールリング10aと、メタルシールリング10a上に配置されたメタルキャップ10とを備えていても良い。実施の形態に係る高周波半導体装置1の導体ベースプレート200は、例えば、モリブデン、銅モリブデン合金などの導電性金属によって形成されている。さらに、導体ベースプレート200の表面には、例えば、Au、Ni、Ag、Ag-Pt合金、Ag-Pd合金などのメッキ導体を形成してもよい。パッケージ外壁は、金属若しくはセラミックで形成可能である。金属壁16の場合には、例えば、アルミニウム、モリブデン、銅モリブデン合金などの導電性金属によって形成される。金属壁16の上面には、メタルシールリング10aを介して、半田付けのためのハンダメタル層図示省略が形成される。ハンダメタル層としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。また、実施の形態に係る高周波半導体装置1において、金属壁16は、絶縁性若しくは導電性の接着剤を介して、導体ベースプレート200上に配置される。絶縁性の接着剤としては、例えば、エポキシ樹脂、ガラスなどから形成可能であり、導電性の接着剤としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。メタルキャップ10は、平板形状を備える。メタルキャップ10は、例えば、アルミニウム、モリブデン、銅モリブデン合金などの導電性金属によって形成される。また、フィードスルー下層部20とフィードスルー上層部22は、例えば、セラミックで形成されていても良い。セラミックの材質としては、例えば、アルミナAl2O3、窒化アルミニウムAlN、酸化ベリリウムBeOなどから形成可能である。変形例第1の実施の形態の変形例1に係る高周波半導体装置1の模式的平面パターン構成は、図3に示すように表され、変形例2に係る高周波半導体装置1の模式的平面パターン構成は、図4に示すように表される。また、第1の実施の形態の変形例1変形例2に係る高周波半導体装置1を収納するパッケージの模式的鳥瞰構成であって、メタルキャップ10は、図5aに示すように表され、メタルシールリング10aは、図5bに示すように表され、金属壁16は、図5cに示すように表され、導体ベースプレート200フィードスルー下層部20フィードスルー上層部22およびフィードスルー下層部20上に配置されたストリップライン19a19bの模式的構成は、図5dに示すように表される。また、第1の実施の形態の変形例1変形例2に係る高周波半導体装置1の模式的断面構成であって、図3図4のI-I線に沿う模式的断面構造は、第1の実施の形態に係る図6と同様に表される。第1の実施の形態の変形例1に係る高周波半導体装置1においては、出力回路基板28上に配置された出力合成整合回路18のパターン形状を工夫して、端子電極21a21bが、略直線上に配置可能な構成を実現している。一方、第1の実施の形態の変形例2に係る高周波半導体装置1においては、出力回路基板28上に配置された出力合成整合回路18のパターン形状を第1の実施の形態のパターン形状と同様に配置し、ボンディングワイヤ15を斜めに形成することによって、端子電極21a21bが、略直線上に配置可能な構成を実現している。第1の実施の形態に係る高周波半導体装置1においては、入力ボンディングワイヤ12および出力ボンディングワイヤ14は、半導体チップ24に対して平面上で90°以下の所定の角度を有するように配置されるため、金属壁16の入出力部に設けられた貫通孔34の配置は、図1に示すように、端子電極21a21bが、直線から外れた位置に配置される。一方、第1の実施の形態の変形例1変形例2に係る高周波半導体装置1においては、端子電極21a21bが、略直線上に配置可能な構成を実現しているため、金属壁16の入出力部に設けられた貫通孔34の配置は、図3図4に示すように、端子電極21a21bが、略直線上に配置される。尚、図1、図3~図6に示すように、第1の実施の形態およびその変形例1変形例2に係る高周波半導体装置1においては、フィードスルー上層部22の厚さW2を金属壁16の厚さW1よりも厚く形成しても良い。すなわち、フィードスルー下層部20とフィードスルー上層部22からなる凸状フィードスルー25において、フィードスルー上層部22の厚さW2を金属壁16の厚さW1よりも厚く形成することにより、フィードスルー下層部20とフィードスルー上層部22の接続部分の応力集中点と応力発生源金属壁16を離すことができる。これによって、応力が緩和され、応力集中点におけるクラックの発生を抑制することができる。半導体素子構造比較例に係る高周波半導体装置1aに搭載される半導体チップ24cの模式的平面パターン構成の拡大図は、図7に示すように表される。実施の形態に係る高周波半導体装置1に搭載される半導体チップ24の模式的平面パターン構成の拡大図は、図8aに示すように表され、図8aのJ部分の拡大図は、図8bに示すように表される。また、実施の形態に係る高周波半導体装置に搭載される半導体チップ24の構成例であって、図8bのII-II線に沿う模式的断面構成例は、図9に示すように表される。第1の実施の形態に係る高周波半導体装置1に搭載される半導体チップ24において、複数のFETセルFET1~FET8は、図8に示すように、半絶縁性基板110と、半絶縁性基板110の第1表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、半絶縁性基板110の第1表面に配置され、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極G1,G2,...,G8、複数のソース端子電極S1,S2,...,S9よびドレイン端子電極D1,D2,...,D8と、ソース端子電極S1,S2,...,S9の下部に配置されたVIAホールSC1,SC2,...,SC9と、半絶縁性基板110の第1表面と反対側の第2表面に配置され、ソース端子電極S1,S2,...,S9に対してVIAホールSC1,SC2,...,SC9を介して接続された接地電極図示省略とを備える。ゲート端子電極G1,G2,...,G8には、ボンディングワイヤ12が接続され、ドレイン端子電極D1,D2,...,D8には、ボンディングワイヤ14が接続される。第1の実施の形態に係る高周波半導体装置1に搭載される半導体チップ24においては、ドレイン端子電極D1,D2,...,D8およびゲート端子電極G1,G2,...,G8が、平行四辺形の形状を有する点が、比較例に係る高周波半導体装置1aに搭載される半導体チップ24cと異なる点である。VIAホールSC1,SC2,...,SC9の内壁に形成されたバリア金属層図示省略およびバリア金属層上に形成され、VIAホールを充填する充填金属層図示省略を介してソース端子電極S1,S2,...,S9は、接地電極図示省略に接続される。半絶縁性基板110は、GaAs基板、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。構造例実施の形態に係る高周波半導体装置1に搭載される半導体チップ24のFETセルの構成例は、図9に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120、ゲートフィンガー電極G124およびドレインフィンガー電極D122とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2次元電子ガス2DEG:TwoDimensionalElectronGas層116が形成されている。図9に示す構成例では、高電子移動度トランジスタHEMT:HighElectronMobilityTransistorが示されている。ソースフィンガー電極120およびドレインフィンガー電極122は、例えば、Ti/Alなどで形成される。ゲートフィンガー電極124は、例えばNi/Auなどで形成することができる。なお、実施の形態に係る高周波半導体装置に搭載される半導体チップ24において、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122の長手方向のパターン長は、マイクロ波/ミリ波/サブミリ波と動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約25μm~50μmである。また、ソースフィンガー電極120の幅は、例えば、約40μm程度であり、ソース端子電極S1,S2,...,S9の幅は、例えば、約100μm程度である。また、VIAホールSC1,SC2,...,SC9の形成幅は、例えば、約10μm~40μm程度である。ワイヤボンディング比較例に係る高周波半導体装置1aを構成する半導体チップ24c上において、ドレイン端子電極D1にボンディングワイヤW11W21W31W41W51...を形成した様子は、模式的に、図10に示すように表される。図10において、ドレイン端子電極D1上には、ボンディングワイヤW11W21W31W41W51に対応してボンディング接続電極BG11BG21BG31BG41BG51が形成されている。他のドレイン端子電極D2D3...D8に対しても、図示は省略されているが、ボンディングワイヤおよびボンディング接続電極が同様に形成される。第1の実施の形態に係る高周波半導体装置1を構成する半導体チップ24上において、ドレイン端子電極D1にボンディングワイヤW11W21W31W41W51...を形成した様子は、模式的に、図11に示すように表される。図11において、ドレイン端子電極D1上には、ボンディングワイヤW11W21W31W41W51に対応してボンディング接続電極BG11BG21BG31BG41BG51が形成されている。他のドレイン端子電極D2D3...D8に対しても、図示は省略されているが、ボンディングワイヤおよびボンディング接続電極が同様に形成される。また、第1の実施の形態に係る高周波半導体装置1において、半導体チップ24の各セルは、ドレイン端子電極D1D2...D8を備え、ドレイン端子電極D1D2...D8は、図11に示すように、複数本のボンディングワイヤW11W21...W51に平行な平行四辺形を備えていても良い。比較例に係る高周波半導体装置1aを構成する半導体チップ24c上において、ドレイン端子電極D1にワイヤボンディングを斜めに実施した様子を説明する拡大図は、図12に示すように表される。特に、比較例に係る高周波半導体装置1aを構成する半導体チップ24c上においては、ドレイン端子電極D1にワイヤボンディングを斜めに実施すると、ドレイン端子電極D1が長方形のため、接続点A11A21A31A41A51と接続点B11B21B31B41B51との間の長さがばらつき易い。また、接続点A11A21A31A41A51と接続点B11B21B31B41B51との間の長さがばらつき或いは、長さが長くなると、中心点Mの部分で、溶断し易い。ワイヤが長くなると放熱し難くなり、電流容量が低下するからである。比較例に係る高周波半導体装置1aを構成する半導体チップ24c上において、ゲート端子電極G1,G2,...,G8にボンディングワイヤWG1WG2...WG8を形成した様子は、模式的に、図13に示すように表される。図13において、ゲート端子電極G1,G2,...,G8上には、ボンディングワイヤWG1WG2...WG8に対応してボンディング接続電極BG1BG2...BG8が形成されている。第1の実施の形態に係る高周波半導体装置1を構成する半導体チップ24上において、ゲート端子電極G1,G2,...,G8にボンディングワイヤWG1WG2...WG8を形成した様子は、模式的に、図14に示すように表される。図14において、ゲート端子電極G1,G2,...,G8上には、ボンディングワイヤWG1WG2...WG8に対応してボンディング接続電極BG1BG2...BG8が形成されている。また、第1の実施の形態に係る高周波半導体装置1おいて、半導体チップ24の各セルは、図14に示すように、ゲート端子電極G1G2...G8を備え、ゲート端子電極G1G2...G8は、複数本のボンディングワイヤWG1WG2...WG8に平行な平行四辺形を備えていても良い。第1の実施の形態に係る高周波半導体装置1おいて、ドレイン端子電極D1D2...D8は、図11に示すように、複数本のボンディングワイヤW11W21...W51に平行な平行四辺形を備えているため、斜めに複数本のボンディングワイヤW11W21...W51を形成しやすい。すなわち、ボンディングされたワイヤの先端には、図11に示すように、楕円状につぶれたボンディング接続電極BG1BG2...BG8が形成され、斜めにワイヤを打つ場合、ボンディングワイヤの先端が隣のセルのドレイン端子電極に接触しない。一方、比較例に係る高周波半導体装置1aおいては、図10に示すように、斜めにワイヤを打つ場合、ボンディングワイヤの先端が隣のセルのドレイン端子電極に接触しやすい。同様に、第1の実施の形態に係る高周波半導体装置1おいて、ゲート端子電極G1G2...G8は、図14に示すように、複数本のボンディングワイヤWG1WG2...WG8に平行な平行四辺形を備えているため、斜めに複数本のボンディングワイヤWG1WG2...WG8を形成しやすい。第1の実施の形態に係る高周波半導体装置1を構成する半導体チップ24上において、長さ1mmのボンディングワイヤを8本並列に、ワイヤ端の間隔を0.2mmでボンディングした端子間のインダクタンスの値と、ワイヤリング角度θとの関係は、図15aに示すように表される。また、ドレイン端子電極D1に対してボンディングワイヤW11、W21、W31、...、W81を8本並列に、ワイヤリング角度θでボンディング接続した様子は、模式的に図15bに示すように表される。ここで、ワイヤリング角度θは、図15bに示すように、複数本のボンディングワイヤW11W21...W81を半導体チップ24に対して垂直に配置する場合を0度として、この垂直線から図った角度である。ここで、ワイヤリング角度θは、平面上で90°以下の所定の角度を有する。第1の実施の形態に係る高周波半導体装置1を構成する半導体チップ24上において、ドレイン端子電極D1に対してボンディングワイヤを複数本並列に、ワイヤリング角度θでボンディング接続する際のワイヤ端の間隔DE、ワイヤの間隔DW、およびワイヤリング角度θは、それぞれ図16に示すように表される。図15aに示すように、第1の実施の形態に係る高周波半導体装置1を構成する半導体チップ24上において、長さ1mmのボンディングワイヤを8本並列に、ワイヤ端の間隔DEを0.2mmでボンディングして、8本並列で0.03nHを形成したいとき、ワイヤリング角度θ=0度の場合比較例、ワイヤ長は1.2mmとなる。一方、ワイヤリング角度θ=45度の場合、1mm長のワイヤで0.03nHを得ることができる。ワイヤリング角度θ=0度の場合比較例、ボンディングワイヤの間隔DWは0.2mmのままであるが、ボンディングワイヤを斜めにすることで、ワイヤ端の間隔DEは、0.2mmのままで、ワイヤの間隔DWを縮めることがで、実質的に相互インダクタンスの値を増加することができ、結果としてインダクタンスの値を増加することができる。また、ワイヤリング角度θの下限値は、ボンディングワイヤが重なり、1本にみえてしまう角度、すなわち、0度である。第1の実施の形態およびその変形例1~2によれば、ボンディングワイヤの長さを長くすることなくインダクタンスの値を増大可能な高周波用半導体装置を提供することができる。第2の実施の形態第2の実施の形態に係る高周波半導体装置1の模式的平面パターン構成は、図17に示すように表され、変形例1~3に係る高周波半導体装置1の模式的平面パターン構成は、図18~図20に示すように表される。第2の実施の形態およびその変形例1~変形例3に係る高周波半導体装置1においては、図17~図20に示すように、複数チップの半導体チップ24a24bを配置している。ここで、図17~図20においては、2チップ構成の例が示されているが、さらに3チップ以上であっても良い。第2の実施の形態およびその変形例1~3に係る高周波半導体装置1は、図17~図20に示すように、導体ベースプレート200と、導体ベースプレート200上に配置された複数チップのマルチセル構成の半導体チップ24a24bと、半導体チップ24a24bを内在し、導体ベースプレート200上に配置された金属壁16と、金属壁16に囲まれた導体ベースプレート200上に半導体チップ24a24bに隣接して配置された入力回路基板26出力回路基板28と、入力回路基板26上に配置された入力整合回路17a17b入力分配回路17cおよびストリップライン17dと、出力回路基板28上に配置された出力整合回路18a18b出力合成回路18cおよびストリップライン18dと、半導体チップ24a24bと入力整合回路17a17bおよび出力整合回路18a18bを接続する複数本の入力ボンディングワイヤ12a12bおよび複数本の出力ボンディングワイヤ14a14bとを備える。ここで、入力ボンディングワイヤ12a12bおよび出力ボンディングワイヤ14a14bは、半導体チップ24a24bに対して平面上で90°以下の所定の角度を有する。第2の実施の形態およびその変形例1~3に係る高周波半導体装置1において、半導体チップ24a24bの各セルはドレイン端子電極を備え、ドレイン端子電極は、複数本の出力ボンディングワイヤ14a14bに平行な平行四辺形を備えていても良い。また、第2の実施の形態およびその変形例1~3に係る高周波半導体装置1において、半導体チップ24a24bの各セルはゲート端子電極を備え、ゲート端子電極は、複数本の入力ボンディングワイヤ12a12bに平行な平行四辺形を備えていても良い。尚、図18~図19では、導体ベースプレート200および導体ベースプレート200上に配置された金属壁16は図示を省略している。その他の構成は、第1の実施の形態と同様であるため、重複説明は省略する。第2の実施の形態およびその変形例1~2に係る高周波半導体装置1においては、いずれも半導体チップ24a24bを、半導体チップ24a24bの長手方向が貫通孔34が配置された金属壁16に対して平行に配置している例が示されている。一方、第2の実施の形態の変形例3に係る高周波半導体装置1においては、図20に示すように、半導体チップ24a24bを、半導体チップ24a24bの長手方向が貫通孔34が配置された金属壁16に対して90度となるように配置している例が示されている。さらに、半導体チップ24a24bを、半導体チップ24a24bの長手方向が貫通孔34が配置された金属壁16に対して0度以上90度以下の所定の角度となるように配置しても良い。第2の実施の形態の変形例3に係る高周波半導体装置において、図20のIII-III線に沿う模式的断面構造は、図21に示すように表され、図20のIV-IV線に沿う模式的断面構造は、図22に示すように表され、図20のV-V線に沿う模式的断面構造は、図23に示すように表され、図20のVI-VI線に沿う模式的断面構造は、図24に示すように表される。また、第2の実施の形態の変形例3に係る高周波半導体装置を収納するパッケージの模式的鳥瞰構成は、図25に示すように表される。図25aはメタルキャップ10、図25bはメタルシールリング10a、図25cは、金属壁16、図25dは、導体ベースプレート200、フィードスルー下層部20、フィードスルー上層部22およびフィードスルー下層部20上に配置されたストリップライン19a19bの模式的構成をそれぞれ表す。第2の実施の形態の変形例3に係る高周波半導体装置を収納するパッケージにおいては、入力側のフィードスルー構成2019a22と出力側のフィードスルー構成2019b22は、図25に示すように、導体ベースプレート200上の互いに対向する辺上において、シフトして配置されている。図25に示されるパッケージは、図1に示す第1の実施の形態、図19に示す第2の実施の形態の変形例2においても適用可能である。第2の実施の形態およびその変形例1~3によれば、ボンディングワイヤの長さを長くすることなくインダクタンスの値を増大可能な高周波用半導体装置を提供することができる。第3の実施の形態第3の実施の形態に係る高周波半導体装置1の模式的平面パターン構成は、図26に示すように表され、変形例1~変形例2に係る高周波半導体装置1の模式的平面パターン構成は、図27~図28に示すように表される。第3の実施の形態およびその変形例1~変形例2に係る高周波半導体装置1においては、図26~図28に示すように、複数チップの半導体チップ24a24bを配置している。ここで、図26~図28においては、2チップ構成の例が示されているが、さらに3チップ以上であっても良い。また、第3の実施の形態およびその変形例1~変形例2に係る高周波半導体装置1においては、図26~図28に示すように、半導体チップ24a24bを、金属壁16の対角線に対してほぼ平行に配置している。特に、第3の実施の形態に係る高周波半導体装置1においては、図26に示すように、半導体チップ24a24bを、半導体チップ24a24bの長手方向が、それぞれ金属壁16の2つの対角線に対してほぼ平行なるように配置している。第3の実施の形態およびその変形例1~変形例2に係る高周波半導体装置1は、図26~図28に示すように、導体ベースプレート200と、導体ベースプレート200上に配置された複数チップのマルチセル構成の半導体チップ24a24bと、半導体チップ24a24bを内在し、導体ベースプレート200上に配置された金属壁16と、金属壁16に囲まれた導体ベースプレート200上に半導体チップ24a24bに隣接して配置された入力回路基板26出力回路基板28と、入力回路基板26上に配置された入力整合回路17a17b入力分配回路17cおよびストリップライン17dと、出力回路基板28上に配置された出力整合回路18a18b出力合成回路18cおよびストリップライン18dと、半導体チップ24a24bと入力整合回路17a17bおよび出力整合回路18a18bを接続する複数本の入力ボンディングワイヤ12a12bおよび複数本の出力ボンディングワイヤ14a14bとを備える。ここで、入力ボンディングワイヤ12a12bおよび出力ボンディングワイヤ14a14bは、半導体チップ24a24bに対して平面上で90°以下の所定の角度を有する。第3の実施の形態およびその変形例1~変形例2に係る高周波半導体装置1において、半導体チップ24a24bの各セルはドレイン端子電極を備え、ドレイン端子電極は、複数本の出力ボンディングワイヤ14a14bに平行な平行四辺形を備えていても良い。また、第3の実施の形態およびその変形例1~変形例2に係る高周波半導体装置1において、半導体チップ24a24bの各セルはゲート端子電極を備え、ゲート端子電極は、複数本の入力ボンディングワイヤ12a12bに平行な平行四辺形を備えていても良い。その他の構成は、第1の実施の形態と同様であるため、重複説明は省略する。第3の実施の形態およびその変形例1~変形例2に係る高周波半導体装置1においては、第1~第2の実施の形態に比べ、半導体チップを実装できる幅を増大し、実装基板上を有効に使用可能な高周波用半導体装置を提供することができる。第3の実施の形態およびその変形例1~変形例2によれば、ボンディングワイヤの長さを長くすることなくインダクタンスの値を増加した高周波用半導体装置を提供することができる。以上説明したように、本実施の形態によれば、半導体チップに対して直角に接続されていたボンディングワイヤを、半導体チップに対して角度を持たせて接続することにより、ボンディングワイヤ間の距離が縮まり、相互インダクタンスが大きくすることができる。本実施の形態によれば、ボンディングワイヤの長さを長くすることなくインダクタンスの値を増大可能な高周波用半導体装置を提供することができる。その他の実施の形態本実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。なお、実施の形態に係る高周波半導体装置に搭載される半導体チップとしては、FET、HEMTに限らず、LDMOSLaterallyDiffusedMetalOxideSemiconductorFieldEffectTransistorやヘテロ接合バイポーラトランジスタHBT:HeterojunctionBipolarTransistorなどの増幅素子なども適用できることは言うまでもない。このように、ここでは記載していない様々な実施の形態などを含む。"