"半導体基板上の所定の箇所に設定されたモニター領域に、他と電気的接続を有しない断面形状がW字型のダミー充填部を有することを特徴とする半導体ウェーハ。前記断面形状がW字型のダミー充填部は、ダミーコンタクトプラグまたはダミーメタルゲート電極であることを特徴とする請求項1に記載の半導体ウェーハ。前記断面形状がW字型のダミー充填部は、前記半導体基板上のチップ領域内、または前記チップを分割するスクライブ領域に位置することを特徴とする請求項1に記載の半導体ウェーハ。半導体基板上のモニター領域に、ゲート絶縁膜を介して位置するシリコンを含有する材料からなるゲート電極と、当該ゲート電極を挟んで前記半導体基板に形成されたソースドレイン電極を有する半導体素子を、前記半導体基板上の素子領域の半導体素子と同時に形成し、前記モニター領域の半導体素子の前記ゲート電極の側壁に設けられた側壁絶縁膜を除去し、前記モニター領域で前記側壁絶縁膜が除去された前記半導体素子の前記ゲート電極に熱分解によって生成された熱分解水素を接触させることによって、前記ゲート絶縁膜を除去することなく前記ゲート電極を除去するとともに、前記ゲート絶縁膜の両側の前記半導体基板に断面形状がW字型の溝を形成し、前記溝部を、前記素子領域の前記半導体素子のコンタクト配線の形成と同時に配線材料で充填することを特徴とする半導体ウェーハの製造方法。しかし、TMAH処理を最適化することによって、ゲート酸化膜104を残してポリシリコンゲート電極105のみを除去する方法においても、条件の最適化と選択比の制御が困難であり、確実にゲート酸化膜104だけを残せるとは限らない。ゲート酸化膜の薄膜化が今後いっそう進むことは明らかであり、確実性を持ってゲート酸化膜を残せるゲート除去方法が望まれる。そこで本発明は、シリコン基板にダメージを与えることなく、ゲート電極下のシリコン活性領域の不純物分布の正確な評価と製品のばらつき抑制を可能にする半導体ウェーハとその製造方法の提供を課題とする。第1の観点では、半導体ウェーハは、半導体基板上の所定の箇所に設定されたモニター領域に、他と電気的接続を有しない断面形状がW字型のダミー充填部を有する。第2の観点では、半導体ウェーハの製造方法は、半導体基板上のモニター領域に、ゲート絶縁膜を介して位置するシリコンを含有する材料からなるゲート電極と、当該ゲート電極を挟んで前記半導体基板に形成されたソースドレイン電極を有する半導体素子を、前記半導体基板上の素子領域の半導体素子と同時に形成し、前記モニター領域の半導体素子の前記ゲート電極の側壁に設けられた側壁絶縁膜を除去し、前記モニター領域で前記側壁絶縁膜が除去された前記半導体素子の前記ゲート電極に熱分解によって生成された熱分解水素を接触させることによって、前記ゲート絶縁膜を除去することなく前記ゲート電極を除去するとともに、前記ゲート絶縁膜の両側の前記半導体基板に断面形状がW字型の溝を形成し、前記溝部を、前記素子領域の前記半導体素子のコンタクト配線の形成と同時に配線材料で充填する工程を含む。シリコン基板にダメージを与えることなく、ゲート電極下のシリコン活性領域の不純物分布の評価を可能にする半導体ウェーハとその製造方法が実現される。評価結果に基づいて、製造される半導体装置のばらつきを抑制できる。また、製造途中の半導体ウェーハを有効に利用して、生産効率を向上することができる。図2は、本発明のゲート電極除去方法の原理を説明するための図であり、図1に示す従来の除去工程そのものに本発明の原理を適用したときの状態を示す。図1aのように、ゲート酸化膜104上に位置するゲート電極105の側壁をサイドウォール106で覆い、ゲート直下のチャネル103を挟んで、ソースドレイン電極102が形成された状態で、希フッ酸などによりウェーハ表面に形成されている自然酸化膜を除去した後にウェーハを処理チャンバに入れて、熱分解水素により、ポリシリコンゲート電極をエッチング除去する。処理チャンバ内には、たとえば1800°Cに加熱したタングステン触媒が設置され、圧力1.33Pa,サセプタ温度420°Cで水素ガスを導入する。水素ガスは加熱触媒に接触して、熱分解した原子状の水素以下、熱分解水素と称するを生成する。熱分解水素は、高い選択比でポリシリコン電極およびサイドウォール106外側のシリコン基板101と反応し、薄いゲート酸化膜104を残してゲート電極のみを除去することができる。なお、ここではゲート電極材料としてポリシリコンを例示したが、ポリシリコンゲルマニウムなどのシリコンを含む材料からなるゲート電極であれば、本手法の適用が可能である。また、従来方法との比較のため、図1の工程に直接本発明の原理を適用した状態を示したが、シリコンを含むゲート電極材料に対する選択比が確保される限り、後述するようにサイドウォールの除去後にゲート電極を熱分解水素によりエッチング除去してもよい。図3~図6は、本発明の第1実施形態に係る半導体装置の製造工程あり、図2で説明した原理を、実際の半導体装置の製造および評価に適用した例を示す図である。本実施の形態ではp型MOSトランジスタを用いて説明するが、n型MOSトランジスタでも同様の効果が得られる。図3aに示すように、半導体ウェーハの所定の領域に、シリコン活性領域の不純物分布測定用のモニター領域を確保する。モニター領域は、チップごと、あるいはショットごとに、チップ内の所定の箇所に設けてもよいし、チップを分割するスクライブ領域に複数設けてもよい。いずれの場合も、素子領域での素子の形成と同時に、モニター用のゲート酸化膜とゲート電極が作り込まれる。図3aには図示されていないが、モニター領域は、素子分離により素子領域と隔てられていてもよい。具体的には、面方位が100のp型シリコン基板11の所定の領域に素子分離不図示を形成する。次に、シリコン基板11にn型不純物としてリンPなどを用いて加速エネルギ約300KeV以上、ドーズ量1E13/cm2以上の条件でイオン注入することで、p型MOSトランジスタ形成領域にnウェル不図示を形成する。そして、シリコン基板11の表面を熱酸化し、全面にゲート酸化膜14を5.0nm以下の必要量で形成する。なお、ゲート酸化膜14は通常シリコン酸化膜であるが、必要に応じて窒素が添加されてもよい。ゲート酸化膜14上にCVD法でポリシリコン膜を100~300nm成長して、所定の形状にエッチングしてゲート電極15を形成する。ゲート電極15をマスクにして、シリコン基板11にp型不純物として例えばボロンBを加速エネルギ約0.2~1.0KeV、ドーズ量約1E14/cm2~2E15/cm2の条件でイオン注入し、拡張拡散層エクステンション領域12aを形成する。プラズマCVD法により、サイドウォール用絶縁膜として二酸化シリコン層を全面に形成し、エッチバックによりサイドウォール16を形成する。なお、サイドウォール用絶縁膜は窒化シリコン層としてもよい。サイドウォール16をマスクとして、シリコン基板11にp型不純物としてたとえばボロンBをイオン注入し、高濃度拡散層12bを形成して、ソースドレイン電極に接続される不純物層12を形成する。その後、全面を層間絶縁膜シリコン酸化膜等19で覆う。次に、図3bに示すように、モニター領域において、層間絶縁膜19とサイドウォール16を除去し、開口21内でモニター用のゲート電極15の全体を露出する。層間絶縁膜19およびサイドウォール16の除去は、たとえばC4F6ガスを用いたドライエッチングにより行う。なお、サイドウォール16は必ずしも除去せずともよい。次に、希フッ酸などによりウェーハ表面に形成されている自然酸化膜を除去した後に、図4Acに示すように、タングステンフィラメントを1800°Cに加熱した処理チャンバ内に水素H2ガスを導入して、熱分解水素を生成し、モニター領域のポリシリコンゲート電極15を除去する。このとき、露出したシリコン基板11の表面も削れるが、アンダーカットを生じることなく、テーパ状にエッチングされるので、断面W形状の溝22が形成される。したがって、ゲート電極下のシリコン活性領域へのダメージは抑制される。また、熱分解水素を用いると、ゲート電極下にあるゲート酸化膜14に対するポリシリコンの選択比がほぼ無限大となる。その結果、高い信頼性でゲート酸化膜14のみを残すことができ、ゲート直下に延びるエクステンションオーバーラップ領域でのシリコン活性領域の不純物分布状態を、そのまま維持することができる。この状態で、露出したゲート酸化膜14の形状を、電子顕微鏡で直接観察、あるいは撮像する。ゲート酸化膜14はゲート電極15の基部に当たるため、ゲート電極の加工形状をもっとも正確に反映する。サイドウォール絶縁膜16の形状を観察することとしてもよい。この段階で、ゲート酸化膜14に存在するピンホールの検査も可能である。ピンホールがあれば、ゲート酸化膜14を熱分解水素にさらしたときに、下方のシリコン基板がエッチングされ、ピンホールを顕在化させることができるからである。次に、図4Adに示すように、フッ酸を用いたウェット処理でゲート酸化膜14を除去する。除去後、ゲート電極下のシリコン活性領域の不純物分布を走査型トンネル顕微鏡STMで測定、評価する。測定した不純物分布の平面図を図4Bに示す。ゲート電極下のシリコン活性領域では、チャネル領域を挟んで、ゲートのエッジ方向に向かって、不純物濃度が高くなる分布を示す。この段階で、ゲート電極下の不純物分布と、ゲート電極下のシリコン活性領域に突き出たエクステンションオーバーラップ距離を正確に測定することができる。またこの段階で、ゲート酸化膜14にピンホールが存在していたとすれば、その検査も可能である。ピンホールがあれば、ゲート酸化膜14を熱分解水素にさらしたときに、下方のシリコン基板がエッチングされ、シリコン活性領域にピットができるからである。測定した不純物濃度および/あるいはエクステンションオーバーラップ距離を、前工程で観察したゲート加工形状と関連付けることにより、ゲート電極のエッチング加工形状GateLineEdgeRoughnessと不純物分布との実際の相関を評価することができる。また、ゲート酸化膜のピンホールの有無に関しても、評価できる。ここでの測定、評価が、あらかじめ設定された検査条件を満たす場合は、当該ウェーハで引き続き半導体製造工程を継続する。すなわち、図5eに示すように、素子領域において、層間絶縁膜19に、トランジスタのソースドレイン電極12に到達するコンタクトホール23を形成し、コンタクトホールの形成に用いたマスク不図示を除去する。次に、図5fに示すように、コンタクトホール23およびモニター領域の開口21内を、グルー膜不図示を介してポリシリコン等のシリコン系材料もしくはタングステン等のメタル材料で充填し、表面を平坦化して、コンタクトプラグ25と、ダミーコンタクトプラグ26を形成する。次に、図6gに示すように、コンタクトプラグ25に接続する上層配線28を形成し、層間絶縁膜27を堆積し、必要であればさらに上層のプラグや配線を形成して半導体装置を完成する。完成したウェーハのモニター領域には、断面形状がW字型のダミープラグが埋め込まれているが、どこへも接続せず、半導体装置の動作には影響しない。図7は、第1実施形態に係る半導体装置の評価方法を示すフローチャートである。まず、シリコン基板上の素子領域およびモニター領域に、ポリシリコンゲートを有するトランジスタを形成するS101。シリコン基板およびトランジスタの全面を覆って、層間絶縁膜を堆積するS102。モニター領域の層間絶縁膜を除去して、測定、評価用のゲート電極の全体を露出するS103。熱分解水素により、露出したゲート電極のみを除去し、残ったゲート絶縁膜の加工形状を電子顕微鏡で観察するS104。次に、フッ酸を用いたウェット処理でゲート酸化膜を除去しS105、ゲート電極下のシリコン活性領域の不純物分布を走査型トンネル顕微鏡で測定、評価する。また、併せて、ゲート酸化膜のピンホール検査を実施してもよい。評価結果が所定の条件を満たす場合、たとえば、濃度分布のばらつきが所定の範囲内にある場合は、次の製造工程へ移行する。すなわち、素子領域の層間絶縁膜に、ソースドレイン電極に到達するコンタクトホールを形成しS107、ホール内を金属材料で埋め込んでコンタクトプラグを形成するS108。さらに必要な製造工程を経て、ウェーハを完成するS109。不純物分布の測定、評価結果が、所定の条件を満足しない場合は、測定結果を後続の製品製造工程へフィードバックするS110。たとえば、評価結果が所定の条件からわずかに外れる場合は、ゲートエッチング条件のマージンを広げる、あるいは、所定の条件から大きくはずれる場合は、その原因を調査し、シリコン活性領域の不純物分布が所定の分布になるように、ゲートエッチング条件を設定し直す、不純物注入条件を設定し直す、不純物拡散に影響を与える熱処理を見直す、など、適切に対処することができる。これにより、最終的なデバイスの電気特性のばらつきを許容範囲内に抑えることが可能になる。また、エッチング加工形状と、実際の不純物分布との相関データを蓄積し、正確な相関関係に基づくトランジスタの性能予測が可能になる。また、実際のウェーハ上での製造工程中に測定、評価を挿入しつつ、素子領域に影響を与えることがないので、製造効率が向上する。図8~図10は、本発明の第2実施形態に係る半導体装置の製造工程図である。第2実施形態では、ゲート加工形状と、不純物分布測定をダマシンゲートの作製に適用する。まず、図8aに示すように、半導体ウェーハの全面に、絶縁薄膜とポリシリコン膜を順次形成し、所定の形状にエッチングして、素子領域およびモニター領域に、ダミーゲート絶縁膜34を介してダミーゲート電極35を形成する。ダミーゲート電極35をマスクにして低濃度拡散層LLD12aを形成し、次いでサイドウォール16をマスクとして高濃度拡散層12bを形成して、ソースドレイン電極に接続する不純物拡散層12を形成する。その後、全面を層間絶縁膜シリコン酸化膜19で覆う。次に、図8bに示すように、CMPにより、ダミーゲート電極35の表面が露出するまで、層間絶縁膜19を研磨する。次に、図9cに示すように、モニター領域の層間絶縁膜19とサイドウォール16を除去して、開口41内にダミーゲート電極35の全体を露出する。このとき、素子領域でのダミーゲート電極35の表面も露出している。次に、図9dに示すように、タングステン等の加熱触媒に水素ガスを接触させて熱分解水素を生成し、素子領域およびモニター領域のダミーゲート電極35を除去する。これにより、素子領域のサイドウォール16の間に開口43が形成される。また、モニター領域の開口41内の底面は断面W形状にエッチングされ、ゲート絶縁膜34を挟んでテーパ状のみぞ42が形成される。熱分解水素の高い選択比により、素子領域およびモニター領域において、ダミーゲート絶縁膜34はエッチングされずに残る。この状態で、モニター領域の開口41内に露出するダミーゲート絶縁膜34の加工形状を、電子顕微鏡で直接観察、または撮像する。次に、図10eに示すように、フッ酸によるウェット処理で、素子領域とモニター領域のダミーゲート絶縁膜34を除去し、モニター領域の開口41内の測定領域45で、ゲート直下の不純物分布を走査型トンネル顕微鏡で測定、評価する。評価結果が所定の条件を満たす場合は、次工程でダマシンゲートを作成する。すなわち、図10fに示すように、SiO2、SiON,SiN、Ta2O5、HfO2、Al2O3などの材料で絶縁膜を形成する。この薄膜は、素子領域の開口43の底面で、ダマシンゲート絶縁膜54aとなり、モニター領域の開口41内において、ダミーゲート絶縁膜54bとなる。不要な部分の絶縁膜は除去する。さらに、全面にAl、W、Moなどの金属材料を堆積する。これにより、素子領域の開口43の内部にメタルゲート電極55aが形成され、モニター領域では、開口41内にダミーゲート電極55bが形成される。その後、層間絶縁膜の形成、コンタクトプラグの形成、上層配線の形成など必要な工程を経て、半導体装置を完成する。このように、ダマシンゲートの製造プロセスにも本発明は適用可能であり、チャネル領域にダメージを与えることなく、ゲート電極下のシリコン活性領域の正確な不純物分布を測定することが可能である。また、ドライプロセスにより、制御性よく置き換えダマシンゲートを形成することができる。なお、ここではゲート電極材料としてポリシリコンを例示したが、ポリシリコンゲルマニウムなどシリコンを含む材料からなるゲート電極であれば、本手法の適用が可能である。図11は、その他の実施形態として、本発明のLDMOSLateralDoubleDiffusedMOSFETへの適応例を示す。LDMOSは、パワーアンプ等、ドライバ出力用に用いられる。LDMOSでは、2回の拡散で、各電極を横方向に拡散している。ソースとドレインが基板の同じ面に位置するので、集積回路への混載が可能である。図11aは、NチャネルのアクティブギャップLDMOSである。ドレイン電極72dとゲート端との間にギャップが存在し、nドレイン72dを取り囲むn-wellはドリフト領域となっている。チャネル領域反転層形成領域となるp-body71は、ソース電極またはゲート端にセルフアラインする。図11bは、NチャネルのフィールドギャップLDMOSである。ゲート電極75の一部は、厚いフィールド酸化膜73上にかぶさっている。NチャネルのLDMOSにおいては、チャネル領域となるp-body71のゲート端からのオーバーラップ長の制御が、動作特性にとって重要となる。このp-bodyの濃度プロファイルの確認にも、本発明を適用できる。すなわち、モニター領域に素子領域と同様にLDMOSを作りこみ、熱分解水素により、モニター領域のゲート電極75のみを除去し、ゲート酸化膜74の形状を観察する。次いで、フッ酸によりゲート酸化膜74をウェット除去し、ゲート電極下におけるp-body71の不純物分布プロファイルを、走査型トンネル顕微鏡で測定する。測定結果は後続のウェーハのゲート加工条件、p-body形成条件などに反映することができる。以上述べたように、本発明によれば、シリコン活性領域にダメージを与えることなく、ゲート電極のエッチング形状と、ゲート電極下のシリコン活性領域の不純物分布の相関を精度よく評価することができ、トランジスタ性能を予測することができる。また、評価後に、製品完成までプロセスを継続することができるので、生産効率を高く維持することができる。なお、ここではゲート電極材料としてポリシリコンを例示したが、ポリシリコンゲルマニウムなどシリコンを含む材料からなるゲート電極であれば、本手法の適用が可能である。最後に、以上の説明に関して、以下の付記を開示する。付記1半導体基板上に、ゲート絶縁膜を介して位置するシリコンを含有する材料からなるゲート電極と、前記半導体基板に、前記ゲート電極を挟んで形成されたソースドレイン電極とを有する半導体装置に、熱分解によって生成された熱分解水素を接触させることによって、前記ゲート絶縁膜を除去することなく、前記シリコンを含有する材料からなるゲート電極を除去し、前記半導体基板上に残るゲート絶縁膜またはサイドウォール絶縁膜の形状を観察することによって、ゲート加工形状を評価することを特徴とする半導体装置の評価方法。付記2前記半導体基板上に残るゲート絶縁膜をウェット処理により除去し、ゲート電極除去後に露出したシリコン活性領域の不純物分布を測定、評価する工程をさらに含むことを特徴とする付記1に記載の半導体装置の評価方法。付記3前記ゲート加工形状と、前記不純物分布との相関を評価する工程をさらに含むことを特徴とする付記2に記載の半導体装置の評価方法。付記4前記半導体基板上に残るゲート絶縁膜のピンホールを検査する工程をさらに含むことを特徴とする付記1または2に記載の半導体装置の評価方法。付記5前記熱分解水素は、1800°C程度に加熱した金属触媒に水素ガスを接触させて生成することを特徴とする付記1に記載の評価方法。付記6半導体基板上のモニター領域に、ゲート絶縁膜を介して位置するシリコンを含有する材料からなるゲート電極と、当該ゲート電極を挟んで前記半導体基板に形成されたソースドレイン電極を有する半導体素子を、前記半導体基板上の素子領域の半導体素子と同時に形成し、前記モニター領域の半導体装置に、熱分解によって生成された熱分解水素を接触させることによって、ゲート絶縁膜を除去することなく、ゲート電極を除去し、その後、前記ゲート絶縁膜をウェット処理により除去して、ゲート電極除去後に露出したシリコン活性領域の不純物分布を測定し、前記測定結果を、半導体製造プロセスにフィードバックすることを特徴とする半導体装置の製造方法。付記7前記測定結果が所定の条件を満たさない場合に、前記ゲート電極の加工条件、不純物注入条件、不純物拡散のための熱処理条件の少なくともひとつを調整する工程をさらに含むことを特徴とする付記6に記載の半導体装置の製造方法。付記8前記測定結果が、所定の条件を満たす場合に、前記半導体基板において半導体製造プロセスを継続して、半導体ウェーハを完成する工程をさらに含むことを特徴とする付記6に記載の半導体装置の製造方法。付記9前記モニター領域を、前記半導体基板上のチップ領域内、または前記チップを分割するスクライブ領域に設定することを特徴とする付記6に記載の半導体装置の製造方法。付記10前記シリコンを含有する材料からなるゲート電極は、ダマシンゲート用のダミーゲート電極またはLDMOS横型二重拡散MOSFETのゲート電極であることを特徴とする付記6~9のいずれかに記載の半導体装置の製造方法。付記11前記熱分解水素は、1800°C程度に加熱した金属触媒に水素ガスを接触させて生成することを特徴とする付記6に記載の半導体装置の製造方法。付記12半導体基板上の所定の箇所に設定されたモニター領域に、他と電気的接続を有しない断面形状がW字型のダミー金属充填部を有することを特徴とする半導体ウェーハ。付記13前記断面形状がW字型のダミー充填部は、ダミーコンタクトプラグまたはダミーメタルゲート電極であることを特徴とする付記12に記載の半導体ウェーハ。付記14前記断面形状がW字型のダミー充填部は、前記半導体基板上のチップ領域内、または前記チップを分割するスクライブ領域に位置することを特徴とする付記12に記載の半導体ウェーハ。付記15半導体基板上のモニター領域に、ゲート絶縁膜を介して位置するシリコンを含有する材料からなるゲート電極と、当該ゲート電極を挟んで前記半導体基板に形成されたソースドレイン電極を有する半導体素子を、前記半導体基板上の素子領域の半導体素子と同時に形成し、前記モニター領域の半導体素子の前記ゲート電極の側壁に設けられた側壁絶縁膜を除去し、前記モニター領域で前記側壁絶縁膜が除去された前記半導体素子の前記ゲート電極に熱分解によって生成された熱分解水素を接触させることによって、前記ゲート絶縁膜を除去することなく前記ゲート電極を除去するとともに、前記ゲート絶縁膜の両側の前記半導体基板に断面形状がW字型の溝を形成し、前記溝部を、前記素子領域の前記半導体素子のコンタクト配線の形成と同時に配線材料で充填することを特徴とする半導体ウェーハの製造方法。"