"上主面と下主面を有する半導体基板と、前記半導体基板中において前記上主面から前記下主面まで貫通する第1の金属元素よりなる貫通電極と、を備え、前記貫通電極中には、前記第1の金属元素と第2の金属元素との金属間化合物よりなる領域が形成されており、前記第1の金属元素および前記第2の金属元素は、前記第1の金属元素と前記第2の金属元素の反応により前記金属間化合物を形成した場合に、前記反応の前に比べて体積減少をもたらすものであることを特徴とする接続基板。前記第1の金属元素は銅またはニッケルであり、前記第2の金属元素はスズであることを特徴とする請求項1記載の接続基板。前記金属間化合物はCu3Snの組成を有することを特徴とする請求項1記載の接続基板前記第1の金属元素は銅であり、前記第2の金属元素はスズビスマス合金であることを特徴とする請求項1記載の接続基板。請求項1~4のいずれか一項記載の接続基板と、前記接続基板の前記上主面または下主面に実装した半導体チップと、を含むことを特徴とする半導体装置。上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、前記内壁面および底面を覆って第1の金属元素よりなる第1の金属層をメッキする工程と、前記第1の金属層上に、前記第1の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第2の金属元素により、第2の金属層をメッキする工程と、前記下主面を研磨して、前記第1の金属層を露出させ、前記孔中に前記上主面から下主面まで延在する貫通電極を形成する工程と、を含み、さらに前記第2の金属層をメッキする工程の後、前記第1の金属元素と前記第2の金属元素を熱処理により反応させ、前記貫通電極中において前記第2の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含むことを特徴とする接続基板の製造方法。上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、前記孔中に、第1の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第2の金属元素よりなる線状体を導入する工程と、前記線状体を導入する工程の後、前記孔中に前記第1の金属元素よりなる金属層を充填する工程と、前記第2の下主面を研磨して、前記第1の金属層を露出させ、前記半導体基板中に前記上主面から下主面まで延在する貫通電極を形成する工程と、を含み、さらに前記金属層を充填する工程の後、前記第1の金属元素と前記第2の金属元素を熱処理により反応させ、前記貫通電極中において前記第2の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含むことを特徴とする接続基板の製造方法。LSIチップを積層して3次元集積回路装置を形成する場合には、シリコン基板を貫通して貫通ビアホールを形成し、さらにかかる貫通ビアホールを金属により充填し貫通電極を形成した接続基板を使用するのが好ましい。接続基板にこのような貫通電極を形成することにより、従来のボンディングワイヤを使った配線に比べて飛躍的に端子数を増やすことができ、また同時に伝送距離を短縮することができ、寄生インダクタンスおよび寄生キャパシタンスを低減した高速信号を扱うのに適した半導体装置が得られる。貫通電極を形成するには、通常シリコン基板にドライエッチングなどにより貫通ビアホールを形成し、これを例えば電解メッキなどを行って銅Cuなどの金属で埋め込むことが行われる。このような貫通電極は、シリコン基板中において、トランジスタなどの半導体素子などに比較してはるかに大きな体積を有するため、その熱膨張の影響について、注意深い対応が必要である。例えばシリコンは3×106mm/°Cの線膨張係数を有するのに対し、銅は16.8×106mm/°Cと、5倍以上の線膨張係数を有している。このため、例えばこのような貫通電極を20μmの径および200μmの深さで形成したシリコン接続基板において加熱処理を行った場合、電極間隔によってはシリコン基板が破壊されたり、貫通電極がシリコン基板の表面から突出したりするなどの問題が生じることが観察されている。このように突出した貫通電極は塑性変形を生じているため、シリコン基板の温度が室温に戻っても突出したままで残る。このようにシリコン基板の表面から貫通電極が突出した構造では、例えば前記シリコン基板の表面に多層配線構造などを形成する際に、露光の解像度を上げられず、微細なパターンの形成が困難になるなどの問題が生じてしまう。このような問題点を解決すべく、例えば特許文献1では溶融金属充填法を用い、貫通ビアホールを、Ga,Sb,Ag,Cu,Geよりなる群から選択された少なくとも一種の元素とSn,In,Bi,Sb又はGaよりなる群から選択された少なくとも一種の元素とを含む合金で充填する技術が提案されている。かかる技術では、貫通ビアホールが前記合金により、溶融状態で充填されるため、前記貫通電極は貫通ビアホール内において均一な組成を有し、熱膨張係数の小さな組成を使うことにより、シリコン基板に印加される熱応力を軽減することができる。しかしこのような場合であっても貫通電極を構成する合金の熱膨張係数はシリコン基板の熱膨張係数と同一ではないため、加熱を受けた場合、応力の発生や貫通電極の基板表面からの突出の発生は、生じてしまう。またこのような貫通電極に上記の組成の合金を使った場合、貫通電極とシリコン基板との間の密着性が劣化したり、電気抵抗が増大したりする問題も発生する。また特許文献2には、貫通ビアホール内に貫通電極をメッキ法により形成する際に、熱膨張係数の低いフィラー粒子を同時に貫通電極内に充填する技術が提案されている。このような技術は、従来半導体チップと回路基板との間を充填するアンダーフィル樹脂の熱膨張係数をフィラーによる減少させるのと同じ思想に基づくものであるが、このようなフィラー粒子の熱膨張係数もゼロではないため、貫通電極の熱膨張をゼロにすることはできず、応力の発生や基板表面からの貫通電極の突出の発生は、生じてしまう。またかかる技術によれば、貫通電極内に、典型的には無機物よりなるフィラー粒子が含まれるため、電気抵抗が増大し、またシリコン基板に対する密着力が低下してクラックが発生するなどの問題が生じてしまう。一の側面による接続基板は、上主面と下主面を有する半導体基板と、前記半導体基板中において前記上主面から前記下主面まで貫通する第1の金属元素よりなる貫通電極と、を備え、前記貫通電極中には、前記第1の金属元素と第2の金属元素との金属間化合物よりなる領域が形成されており、前記第1の金属元素および前記第2の金属元素は、前記第1の金属元素と前記第2の金属元素の反応により前記金属間化合物を形成した場合に、前記反応の前に比べて体積減少をもたらすものである。他の側面による接続基板の製造方法は、上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、前記内壁面および底面を覆って第1の金属元素よりなる第1の金属層をメッキする工程と、前記第1の金属層上に、前記第1の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第2の金属元素により、第2の金属層をメッキする工程と、前記下主面を研磨して、前記第1の金属層を露出させ、前記孔中に前記上主面から下主面まで延在する貫通電極を形成する工程と、を含み、さらに前記第2の金属層をメッキする工程の後、前記第1の金属元素と前記第2の金属元素を熱処理により反応させ、前記貫通電極中において前記第2の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含む。さらに他の側面による接続基板の製造方法は、上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、前記孔中に、第1の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第2の金属元素よりなる線状体を導入する工程と、前記線状体を導入する工程の後、前記孔中に前記第1の金属元素よりなる金属層を充填する工程と、前記第2の下主面を研磨して、前記第1の金属層を露出させ、前記半導体基板中に前記上主面から下主面まで延在する貫通電極を形成する工程と、を含み、さらに前記金属層を充填する工程の後、前記第1の金属元素と前記第2の金属元素を熱処理により反応させ、前記貫通電極中において前記第2の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含む。本願発明によれば貫通電極中に金属間化合物を形成させることにより、貫通電極中に熱処理の際に引張応力を発生させることが可能となる。このため半導体基板上に半導体チップを実装して半導体装置を製造する際に熱処理が加えられても、半導体基板と貫通電極の熱膨張差に起因して貫通電極が突出したりやクラックが発生したりする問題を回避することが可能となる。[第1の実施形態]図1は、第1の実施形態による3次元実装構造を有する半導体装置10の構成を示す断面図である。図1を参照するに半導体装置10は、内部に配線パタ―ン11Cを有し上主面11Aに接続パッド11aを、また下主面11Bに接続バッド11bを有するパッケージ基板11と、シリコン基板121よりなり上主面に接続パッド12aを有する多層配線構造12Aを、また下主面に接続パッド12bを有する配線パタ―ン12Bを担持し、前記配線パタ―ン12Bが前記接続パッド12bおよびはんだバンプ12cを介して前記パッケージ基板11の接続パッド11aに電気的かつ機械的に結合されたインターポーザ12と、前記インターポーザ12上にフリップチップ実装された第1の半導体チップ13と、前記第1の半導体チップ上にさらにフリップチップ実装された第2の半導体チップ14と、を含み、前記シリコンインターポーザ12中には、例えば銅よりなる貫通電極12Cが多数、例えば行列状に形成されている。また同様な貫通電極13Cが半導体チップ13中にも形成されている。前記半導体チップ13はその下主面に接続パッド13aを有する多層配線構造13Aが形成されており、前記接続パッド13aが前記シリコンインターポーザ12の接続パッド12aに接続されることにより、前記シリコンインターポーザ12に対して電気的および機械的に結合されている。さらに前記半導体チップ14は下主面上に接続パッド14aを有する多層配線構造14Aを有し、前記接続パッド14aが前記半導体チップ13の貫通電極13Cに接続されることにより、前記半導体チップ13に電気的および機械的に結合されている。さらに前記パッケージ基板11の下主面には、前記接続パッド11bに対応してはんだバンプ11Dが形成されている。さらに前記はんだバンプ12cおよび前記多層配線構造12Bは、前記パッケージ基板11とシリコンインターポーザ12の間の空間を充填する封止樹脂12Rにより封止されており、また前記接続パッド14aおよび半導体チップ14の多層配線構造14A、さらに前記半導体チップ13の上主面に露出する前記貫通電極13Cは、前記半導体チップ13と半導体チップ14の間の空間を充填する封止樹脂13Rにより封止されている。図2は、図1のシリコンインターポーザ12における一つの貫通電極12Cを詳細に示す断面図である。図2を参照するに、前記貫通電極12Cは銅Cuよりなるプラグ12D1を主要部とし、前記プラグ12D1のうち、多層配線構造12Aが形成された前記シリコン基板121の上主面に近い部分において前記貫通電極12Cの略中心部に一致して、特にCu3Sn組成を有する銅とスズSnの金属間化合物よりなる領域12D2が、前記ビアプラグ12Cの延在方向に延在して形成されている。また前記シリコン基板121の上主面上には前記多層配線構造12Aが形成され、さらに下主面には配線パタ―ン12Bとそれを覆う絶縁膜12Iが形成され、前記配線パタ―ン12Bには接続パッド12bが形成されている。前記多層配線構造12Aは多数の層間絶縁膜12iの積層よりなり、前記層間絶縁膜12iの各々には例えば銅よりなる配線パタ―ン12wが埋設されている。さらに一の層の配線パタ―ン12wは、隣接する層の配線パタ―ン12wに、ビアプラグ12wcにより電気的に接続されている。ところで前記Cu3Sn組成の金属間化合物は、CuとSnが分離して形成されている場合に比べて大きく体積が減少し、このため、このような金属間化合物を銅貫通電極12C中に形成することにより、前記銅貫通電極12C中に強い引張応力を発生させることができる。例えば図3Aに示すような、シリコン基板121中に形成された銅ビアプラグ12D1中にスズよりなる領域12D2’を形成した構造に対し、例えば200°C以上の温度で熱処理を行って前記領域12D2’に組成がCu3Cuの金属間化合物領域12D2を形成した場合、銅3部とスズ1部からCu3Cuが形成される際に、銅の密度が8.9g/cm3,スズの密度が7.3g/cm3、Cu3Sn金属間化合物の密度が11.3g/cm3であることから、前記領域12D2には図3Bにおいて矢印で示すように25にも達する体積収縮が生じる。ここで図3Aおよび図3Bは、前記図2において多層配線構造12Aの形成前の状態を示しており、図3Aはさらに図3Bの構造の形成前の状態を示していることに注意すべきである。銅は熱膨張係数が16.8×10-6mm/°Cと、シリコンインターポーザ12を構成するシリコンの熱膨張係数である3×10-6mm/°Cの値の3倍以上大きく、このためこのように200°C以上の温度で熱処理を行うと、前記貫通電極12Cをすべて銅で形成した場合には、図7に示すように貫通電極12Cが前記シリコンインターポーザ12から突出してしまう、あるいはシリコンインターポーザ12中にクラック12Xを発生させてしまうなどの問題が発生することがある。ただし図7は本実施形態に対する比較対照例を示しており、同じシリコン基板121中に銅のみよりなる貫通電極120Cを形成し、これを200°C以上の温度に加熱した状態を示す。一度このように熱膨張を生じると、貫通電極120Cは塑性変形を生じてしまい、このため温度が室温に戻っても貫通電極120Cはシリコン基板12から突出したままとなる。例えばシリコン基板121中にこのような貫通電極120Cを銅により、20μmの径および200μmの深さで形成した場合、貫通電極の間隔や加熱温度によっては、突出量は、1μmにも達することがある。このようにシリコン基板121の表面から貫通電極120Cが突出した比較対照例の構造では、例えば前記シリコン基板121の表面に多層配線構造12Aなどを形成する際に、露光の際に大きな焦点深度を確保する必要から露光の解像度を上げることが出来ず、微細なパターンの形成が困難になる問題が生じる。これに対し本実施形態では、前記領域12D2’に対応して引張り応力源となる組成がCu3Snの金属間化合物領域12D2を形成するため、金属間化合物領域12D2の前記銅ビアプラグ12D1に対する割合を、前記シリコン基板121にかけられる熱処理温度に対して適切に設定しておくことにより、かかる熱処理にともなう貫通電極12C全体としての熱膨張を抑制でき、前記シリコン基板121中におけるクラック発生の問題や、先に図7で説明した貫通電極120Cの突出などの問題を回避あるいは抑制することができる。このような熱処理は、200°C以上の温度で行うのが好ましく、特に232°C以上の温度で熱処理すると前記領域12D2’においてスズが溶融し、銅と均一な反応を生じて金属間化合物Cu3Snが形成されるので好ましい。例えば前記熱処理を200°C以上の温度で行う場合、前記銅ビアプラグ12D1に対して前記スズの領域12D2’の割合を、体積比で0.5~5の範囲、例えば2に設定しておけば、前記貫通電極12Cの熱膨張を全体として効果的に抑制することができる。一方前記領域12D2’の割合が上記範囲を超えてしまうと、加熱温度によっては、前記領域12D2に金属間化合物としてCu3Snの代わりにCu6Sn5などが形成されるようになるが、組成がCu6Sn5の金属間化合物では密度が8.3g/cm3で銅やスズとほとんど変わらず、密度が11.3g/cm3のCu3Snのような強力な引張応力源としての作用は期待できない。ただしこのような金属間化合物の形成により収縮して引張応力を発生させることのできる系は、上記のCu-Sn系に限定されるものではなく、Ni-Sn系やCu-Sn-Bi系などを使うことも可能である。例えばNi-Sn系においてNiとSnが反応して組成がNi3Sn4の金属間化合物が形成された場合、約8の体積収縮が発生する。またCuとSn-Biはんだ中のSnが反応して組成がCu3Snの金属間化合物が形成された場合、CuとSnの場合と同様、約25の体積収縮が発生する。図4A~図4Iは、本実施形態によるインターポーザ12の製造工程を説明する断面図である。以下では、単一のビアプラグ12Cの形成のみを説明するが、同様にしてシリコン基板121中に多数のビアプラグ12Cを、例えば行列状などのアレイ形状に形成することができる。図4Aを参照するに、前記シリコン基板121の上主面には開口部R1Aを有するレジスト膜R1が形成され、さらに図4Bに示すように前記レジスト膜R1をマスクに前記シリコン基板121をドライエッチングし、前記シリコン基板121中に孔121Aを前記レジスト膜R1が形成されている上主面から対向する下主面に向かって延在するように形成する。次に図4Cに示すように前記レジスト膜R1を除去し、さらに絶縁のため図4Cの構造を熱酸化して前記シリコン基板121の表面、さらに前記孔121Aの底面および側壁面にシリコン酸化膜図示せずを形成する。さらに図4Dに示すように前記シリコン基板121上に前記図示していないシリコン酸化膜を介して銅よりなるメッキシード層121sを、例えばスパッタ法により形成し、さらに図4Eに示すように前記図4Dの構造上に銅層121Cuを例えば電解メッキ法により前記孔121Aを下面および側壁面から充填するように、また前記孔121Aの略中心部に所望の体積のボイド121dが形成されるように、前記孔121Aの径にもよるが、例えば前記径121Aが20μmである場合、例えば20μmの膜厚に、後で説明するように、好ましくは電解メッキ法のいわゆるボトムアップ成長モードで形成する。前記銅層121Cuが形成されると、さらに図4Fに示すように前記銅層121Cu上に前記ボイド121dを充填するようにスズ層121Snを、やはり電解メッキにより形成する。さらに図4Fで得られた構造において図4Gに示すように化学機械研磨を行い、前記シリコン基板121の上主面を露出させ、さらにこのようにして得られた構造において図4Hに示すように前記シリコン基板121の下主面に対してバックグラインドを行い、前記下主面において前記銅ビアプラグ12D1を露出させる。さらに図4Hで得られた構造に対し、図4Iに示すように200°C以上の温度、好ましくはスズが溶融する232°C以上の、例えば350°Cの温度で、例えば5分~30分にわたり熱処理し、前記領域12D2に対応して、組成がCu3Snの金属間化合物層121CnSnを形成する。これにより、前記シリコン基板121中に貫通ビアホール12Cが、前記図1あるいは図2で説明したように形成される。ここで前記銅層121Cuが前記銅ビアプラグ12D1を構成する。さらに図示は省略するが、前記シリコン基板121の上主面に多層配線構造12Aを形成し、また前記下主面に配線パタ―ン12Bおよび絶縁膜12i、さらに前記電極パッド12bを形成することにより、前記インターポーザ12が形成される。以下、実施例について説明する。実施例1では前記図4Bの工程においてSF6ガスおよびC4F8ガスをエッチングガスとして使い、ドライエッチングを0.1Torrの圧力および500Wのプラズマパワーの下、20μm/分のエッチング速度で行い、前記シリコン基板121中に前記孔121Aを20μmの径および200μmの深さで形成した。その後、CVD法でSiO2膜を形成した後、めっきシード層をスパッタで形成した。ただし上記SiO2膜は図面では省略されている。さらに図4Eの工程において前記銅層121Cuを、例えば50g/Lリットル~70g/Lの濃度のCuSO4およびH2SO4を主成分とする銅メッキ液と、濃度が40g/L~70g/Lの硫酸H2SO4と、濃度が40mg/L~60mg/Lの塩素Clとを含むメッキ液に、さらに4~8mL/Lの濃度の抑制剤と0.5mL/L~1mL/Lの濃度の促進剤と、5mL/L~10mL/Lの濃度の平滑化剤を添加したメッキ液を使って、ボトムアップ成長モードの電解メッキにより形成した。なおここで前記抑制剤としては、例えばPEGポリエチレングリコールを使い、促進剤としては例えばbisdisulfideやNa2SCH23SO32を使った。また図4Eの工程では前記銅層121Cuの膜厚を、前記図4Hの工程において前記領域12D2の割合が、体積比で前記銅ビアプラグ12D1の約1となるように制御した。さらに実施例1では前記図4Fの工程において前記スズ層121Snを、例えば濃度が30g/L~50g/Lの硫酸スズメッキ液と濃度が80g/L~120g/Lの硫酸と、濃度が25g/L~35g/Lのクレゾールクレゾールスルフォン酸と、濃度が4mL/L~8mL/Lのホルムアルデヒドを含むスズメッキ液を使った電解メッキにより形成した。さらに図4Iの工程で前記スズ領域12D2’を350°Cの温度で周囲の銅ビアプラグ12D1と5~30分間反応させて、これを組成がCu3Snの金属間化合物に変換した。なお本実施例1では、図4Eの工程において前記銅層121Cuの膜厚を、前記図4Iの状態において前記金属間化合物領域12D2が体積比で銅ビアプラグ12D1の約1となるように調整している。このようにして得られたシリコンインターポーザ12ではクラックも発生せず、前記銅ビアプラグ12D1のシリコン基板121からの突出も発生しなかった。比較例1では、前記実施例1と同じ条件で、ただし図4Fのスズ膜121Snを形成する工程を省略し、図4Eの工程を、前記孔121Aが銅層121Cuにより完全に充填されるように実行し、同様なシリコンインターポーザを形成した。この場合、図4Iの状態において前記金属間化合物領域12D2は形成されず、貫通電極12Cはすべて銅ビアプラグ12D1により形成されている。このような構造に対し、同様に350°Cの温度で熱処理を行ったところ、前記シリコン基板121中にはクラックが発生し、さらに前記貫通電極12Cが前記シリコン基板121の上主面および下主面からそれぞれ上方および下方に約0.5μm突出することが確認された。実施例2では前記図4Bの工程においてやはりSF6ガスおよびC4F8ガスをエッチングガスとして使い、ドライエッチングを0.1Torrの圧力および500Wのプラズマパワーの下、15μm/分のエッチング速度で行い、前記シリコン基板121中に前記孔121Aを10μmの径および100μmの深さで形成した。さらにその後、CVD法でSiO2膜を100nmの厚さに成した後、めっきシード層をスパッタで形成した。ただし上記SiO2膜は、図面では省略されている。さらに図4Eの工程において前記銅層121Cuを、例えば50g/Lリットル~70g/Lの濃度のCuSO4およびH2SO4を主成分とする銅メッキ液と、濃度が40g/L~70g/Lの硫酸と、濃度が40mg/L~60mg/Lの塩素とを含むメッキ液に、さらに4~8mL/Lの濃度の抑制剤と0.5mL/L~1mL/Lの濃度の促進剤と、5mL/L~10mL/Lの濃度の平滑化剤を添加したメッキ液を使って、ボトムアップ成長モードの電解メッキを約25分間行うことにより形成した。なおここで前記抑制剤としては、例えばPEGポリエチレングリコールを使い、促進剤としては例えばbisdisulfideやNa2SCH23SO32を使った。また図4Eの工程では前記銅層121Cuの膜厚を、前記図4Hの工程において前記領域12D2の割合が、体積比で前記銅ビアプラグ12D1の約1となるように制御した。さらに実施例1では前記図4Fの工程において前記スズ層121Snを、例えば濃度が30g/L~50g/Lの硫酸スズメッキ液と濃度が80g/L~120g/Lの硫酸と、濃度が25g/L~35g/Lのクレゾールクレゾールスルフォン酸と、濃度が4mL/L~8mL/Lのホルムアルデヒドを含むスズメッキ液を使った電解メッキを約5分間行うことにより形成した。さらに図4Iの工程で前記スズ領域12D2’を350°Cの温度で周囲の銅ビアプラグ12D1と5~30分間反応させて、これを組成がCu3Snの金属間化合物に変換した。なお本実施例1では、図4Eの工程において前記銅層121Cuの膜厚を、前記図4Iの状態において前記金属間化合物領域12D2が体積比で銅ビアプラグ12D1の約1となるように調整している。このようにして得られたシリコンインターポーザ12ではクラックも発生せず、また前記銅ビアプラグ12D1のシリコン基板121からの突出も発生しなかった。比較例1では、前記実施例1と同じ条件で、ただし図4Fのスズ膜121Snを形成する工程を省略し、図4Eの工程を、前記孔121Aが銅層121Cuにより完全に充填されるように実行し、同様なシリコンインターポーザを形成した。この場合、図4Iの状態において前記金属間化合物領域12D2は形成されず、貫通電極12Cはすべて銅ビアプラグ12D1により形成されている。このような構造に対し、同様に350°Cの温度で熱処理を行ったところ、前記シリコン基板121中にはクラックが発生し、さらに前記貫通電極12Cが前記シリコン基板121の上主面および下主面からそれぞれ上方および下方に約0.2μm突出することが確認された。以下では、図5および図6を参照しながら、前記図4Eの工程においてボイド121dの体積、従って図4Iの状態における前記金属間化合物領域12D2の銅ビアプラグ12D1に対する体積比を最適化する方法を説明する。図5は、前記図4Eの工程において、先の実施例1で説明したボトムアップ成長モードで銅層121Cuを形成した場合における前記銅層121Cuの底の、前記孔121Aの底から測った高さとメッキ時間の関係を示すグラフ、また図6は、図5の各点に対応した、前記孔121A中における前記銅層121Cuの断面形状とメッキ時間の関係を示す断面図である。図5のグラフを参照するに、前記銅層121Cuを前記孔121A中において電解メッキのボトムアップ成長モードで形成した場合、メッキ時間とともに図6においてhで示した銅層121Cuの底面からの高さは増大するが、ボトムアップ充填モードでは図6に示すように前記孔121A中における前記銅層121Cuの成長とともに前記ボイド121dが略平行に後退し、その体積がメッキ時間とともに徐々に減少するのがわかる。そこで本実施形態では、前記銅層121Cuを形成する際の電解メッキ時間を制御することにより、前記図4Iの状態における前記ボイド121dの銅ビアプラグ21D1に対する体積比、従って前記金属間化合物領域21D2の銅ビアプラグ21D1に対する体積比を制御する。このような体積比の最適値は、前記孔121Aの径により様々に変化し、一概に述べることはできないが、図4Iの状態において前記金属間化合物領域21D2が前記銅ビアプラグ12D1の表面から突出しないように設定されるものであり、必ずしも先に実施例1および実施例2で述べた1の値に限定されるものではない。なお本実施形態において前記図4Iの工程で実施される熱処理の温度を、例えば図1の半導体装置10の組み立て時あるいは試験時、さらには使用時になされる熱処理の最高温度以上に設定しておけば、シリコンインターポーザ12が製造された後で、これらの熱処理がその後により低い温度でなされても、前記貫通電極12Cがシリコン基板121から突出することはない。なお以上の実施形態では、シリコンインターポーザ12中への貫通電極12Cの形成を説明したが、同様にして図1の三次元実装半導体装置10において、半導体チップ13中に貫通電極13Cを形成することが可能である。また本実施形態において半導体チップ13はシリコンチップに限定されるものではなく、SOIチップや化合物半導体チップなど、シリコン以外の半導体よりなる半導体チップであってもよい。さらに本実施形態のシリコンインターポーザ12において、シリコン以外の半導体を使うことも可能である。[第2の実施形態]次に第2の実施形態によるシリコンインターポーザ12Iの製造方法を、図8A~図8Eを参照しながら説明する。ただし先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。本実施形態のインターポーザ12Iは、例えば図1の半導体装置10において、前記インターポーザ12の代わりに使うことができる。図8Aを参照するに、シリコン基板121中に形成された孔121Aには、前記図4Eの工程に対応して銅層121Cuが、より薄く、例えば5μm~10μmの膜厚で同様に電解メッキ法により形成され、さらに図8Bの工程において前記銅層121Cu上にスズ層121Snが、例えば1μm~2μmの膜厚で同様に電解メッキ法により形成される。本実施形態では、図8Bの段階で前記スズ層121Snが前記銅層121Cuのボイド121dを完全には充填しておらず、このため前記スズ層121Snを形成した後も、図8Bに示すようにボイド121dが残っている。そこで本実施形態では図8Cに示すようにさらにもう一度銅層122Cuを電解メッキ法により、前記図8Bの構造上に形成し、前記ボイド121dを充填する。ここで図8Cは、このようにして形成された銅層121Cuおよび122Cu、スズ層121Snを、前記シリコン基板121の上主面から化学機械研磨により除去した状態を示している。さらに図8Dに示すようにバックグラインドにより前記シリコン基板121の下面を研削して前記銅層121Cuの下端部を露出し前記銅ビアプラグ12D1を形成する。さらに図8Dの構造を例えば350°Cの温度で熱処理することにより、図8Eに示すように前記スズ層121SnをCu3Sn金属間化合物121CuSnに変換する。これにより、前記シリコン基板121中には引張応力を蓄積した領域12D2を含む貫通電極12Cが形成される。その際、前記図8Aおよび図8Bの段階で前記スズ層121Snの銅層121Cuおよび122Cuに対する比率を、例えば前記孔121Aの内径が10μmである場合に、図8Eの最終構造において体積比で0.5~3になるように設定しておくことにより、前記図8Eの状態における貫通電極12Cのシリコン基板121の上主面および下主面からの突出を最小ないしゼロとすることができる。なお図8Dのバックグラインドは、前記図8Eの熱処理工程の後で行ってもよい。図9は、本実施形態の一変形例によるインターポーザ12の構成を示す断面図である。図9を参照するに、本変形例ではインターポーザ12は図8Eのインターポーザと同様な構成を有しているが、前記図8Eにおけるバックグラインディングを、前記銅層122Cuが露出するまで行っている点で相違する。図9の構成では、前記Cu3Sn金属間化合物層121CuSnは中心の銅層122Cuをスリーブ状に囲み、さらに銅層121Cuが前記Cu3Sn金属間化合物層121CuSnをスリーブ状に囲む。図9の変形例では、前記Cu3Sn金属間化合物層121CuSnを形成した後で孔121Aの底部におけるCu3Sn金属間化合物層121CuSnをグラインド除去しているため、Cu3Sn金属間化合物層121CuSnの形成に伴い前記銅層122Cuあるいは銅層121Cuに印加される引張応力は、図8Eのものと実質的に変わらない。図9においては前記銅層121Cuおよび122Cuが先の実施形態の銅ビアプラグ12D1に対応し、前記金属間化合物層121CuSnが引張応力を有する前記領域12D2に対応する。[第3の実施形態]次に第3の実施形態によるシリコンインターポーザ12Kの製造方法を、図10A~図10Eを参照しながら説明する。ただし先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。本実施形態は、先の第2の実施形態の一変形例とみなすこともできる。図10Aを参照するに本実施形態でも先の図9Aと同様にシリコン基板121中に形成された孔121Aの底面および側壁面を覆って銅層121Cuが電解メッキ法により形成される。次に図10Bに示すように本実施形態では前記銅層121Cuの主として底面を覆って、スズ層121Snが、やはり電解メッキ法により形成される。図10Bにおいて前記スズ層121Snが前記銅層121Cuの側壁面を多少でも覆ってもよい。この場合には本実施形態は先の第2の実施形態と実質的に同じになる。さらに図10Cに示すように前記スズ層121Sn上に次の銅層122Cuを電解メッキ法により堆積し、前記孔121Aを充填する。なお図10Cも、前記シリコン基板121の上主面を化学機械研磨により研磨し、前記銅層121Cuおよび122Cuを除去した状態を示す。さらに図10Dに示すように前記シリコン基板121の下主面を、前記銅層121Cuが露出するまでバックグラインドし、図10Eに示すように前記シリコン基板121に対し例えば350°Cの温度で熱処理を行い、前記スズ層121SnをCu3Sn金属間化合物層121CuSnに変換する。これにより、前記シリコン基板121中には引張応力を蓄積した貫通電極12Cが形成される。その際、前記スズ層121Snの銅層121Cuおよび122Cuに対する比率を最適に、例えば前記孔121Aの内径が10μmである場合に体積比で0.5~3に設定しておくことにより、前記図10Eの状態における貫通電極12Cのシリコン基板121の上主面および下主面からの突出を最小化、ないしゼロとすることができる。なお図10Dのバックグラインドは、前記図10Eの熱処理工程の後で行ってもよい。なお本実施形態においても、前記銅層121Cuおよび122Cuが図2あるいは図3Bの銅ビアプラグ12D1に対応し、前記金属間化合物領域121CuSnが領域12D2に対応している。図11は、本実施形態の一変形例によるインターポーザ12Lの構成を示す断面図である。図11を参照するに、本変形例ではインターポーザ12Lは図10Eのインターポーザと同様な構成を有しているが、前記図10Eにおけるバックグラインディングを、前記Cu3Sn金属間化合物層121CuSnが露出するまで行っている点で相違する。図11の構成では、前記銅層121Cuが前記Cu3Sn金属間化合物層121CuSnをスリーブ状に囲む。図11の変形例では、前記Cu3Sn金属間化合物層121CuSnを形成した後で孔121Aの底部をグラインドしているが、引張応力源として作用しているCu3Sn金属間化合物層121CuSnは残しているため、Cu3Sn金属間化合物層121CuSnの形成に伴い前記銅層122Cuあるいは銅層121Cuに印加される引張応力は、図10Eのものと実質的に変わらない。[第4の実施形態]次に第4の実施形態によるシリコンインターポーザ12Mの製造方法を、図12A~図12Fを参照しながら説明する。ただし先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。図12Aを参照するに、本実施形態ではシリコン基板121中に前記孔121Aを形成した後、図12Bに示すようにスズのホイスカ121SWを前記孔121A中に投入する。さらに図12Cに示すようにこの状態で前記孔121Aを充填して銅層121Cuが電解メッキ法により形成される。なお図示はしていないが、図12Aの段階で前記孔121Aの底面および内壁面には銅シード層が、例えばスパッタ法により形成されている。さらに図12Dに示すように前記シリコン基板121の上主面において余計な銅層121Cuを化学機械研磨により除去し、図12Eに示すように例えば350°Cでの熱処理により、前記スズホイスカ121SWを周囲の銅と反応させ、組成がCu3Snの金属間化合物領域121CuSnを形成する。さらに図12Fに示すように前記シリコン基板121の下主面を、前記銅層121Cuが露出するまでバックグラインドすることにより、前記シリコン基板121中に形成されたCu貫通電極12Cを含み、前記Cu貫通電極12C中に前記金属間化合物領域121CuSnよりなる引張り応力源を含んだシリコンインターポーザ12Mが得られる。本実施形態においても前記銅層121Cuが銅ビアプラグ12D1に対応し、金属間化合物領域121CuSnが前記引張応力源となる領域12D2に対応する。以上の各実施形態において、先にも説明したように前記金属間化合物領域121CuSnは銅とスズの金属間化合物に限定されず、反応により体積が収縮するものであれば、ニッケルとスズ、あるいは銅とスズおよびビスマスの合金ないし金属化合物など、他の材料系を使うことも可能である。さらに先の各実施形態でも説明したように、同様な引張応力を有する貫通電極の構成は、図1の三次元実装半導体装置10中の半導体チップ13中の貫通電極13Cや、その他の半導体基板中に形成される貫通ビアプラグに対して適用可能である。以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形変更が可能である。付記1上主面と下主面を有する半導体基板と、前記半導体基板中において前記上主面から前記下主面まで貫通する第1の金属元素よりなる貫通電極と、を備え、前記貫通電極中には、前記第1の金属元素と第2の金属元素との金属間化合物よりなる領域が形成されており、前記第1の金属元素および前記第2の金属元素は、前記第1の金属元素と前記第2の金属元素の反応により前記金属間化合物を形成した場合に、前記反応の前に比べて体積減少をもたらすものであることを特徴とする接続基板。付記2前記第1の金属元素は銅またはニッケルであり、前記第2の金属元素はスズであることを特徴とする付記1記載の接続基板。付記3前記金属間化合物はCu3Snの組成を有することを特徴とする付記1記載の接続基板付記4前記第1の金属元素は銅であり、前記第2の金属元素はスズビスマス合金であることを特徴とする付記1記載の接続基板。付記5前記金属間化合物は前記貫通電極中を、前記貫通電極に沿って延在していることを特徴とする付記1~4のうち、いずれか一項記載の接続基板。付記6前記金属間化合物は前記貫通電極中を、前記貫通電極に沿ってスリーブ状に延在していることを特徴とする付記1~5のうち、いずれか一項記載の接続基板。付記7前記金属間化合物は前記貫通電極中を横切って形成されることを特徴とする付記1~4のうち、いずれか一項記載の接続基板。付記8前記金属間化合物は前記貫通電極中において、前記貫通電極の延在方向に対して斜めに延在することを特徴とする付記1~4のうち、いずれか一項記載の接続基板。付記9請求項1~8のいずれか一項記載の接続基板と、前記接続基板の前記上主面または下主面に実装した半導体チップと、を含むことを特徴とする半導体装置。付記10上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、前記内壁面および底面を覆って第1の金属元素よりなる第1の金属層をメッキする工程と、前記第1の金属層上に、前記第1の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第2の金属元素により、第2の金属層をメッキする工程と、前記下主面を研磨して、前記第1の金属層を露出させ、前記孔中に前記上主面から下主面まで延在する貫通電極を形成する工程と、を含み、さらに前記第2の金属層をメッキする工程の後、前記第1の金属元素と前記第2の金属元素を熱処理により反応させ、前記貫通電極中において前記第2の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含むことを特徴とする接続基板の製造方法。付記11前記第1の金属元素は銅であり前記第2の金属元素はスズであり、前記金属間化合物はCu3Snの組成を有することを付記10記載の接続基板の製造方法。付記12前記第1の金属層は前記孔中において中空部を囲んだスリーブ形状に形成され、前記第2の金属層は前記中空部を充填するように形成されることを特徴とする付記10または11記載の接続基板の製造方法。付記13前記第2の金属層をメッキする工程の後で前記下主面を研磨する工程の前に、さらに前記第1の金属元素よりなる第3の金属層をメッキする工程を含むことを特徴とする付記10または11記載の接続基板の製造方法。付記14前記第1の金属層は前記孔中において第1の中空部を囲んだ第1のスリーブ形状に形成され、前記第2の金属層は前記第1の中空部において前記第1の金属層上に、第2の中空部を囲んだ第2のスリーブ形状に形成され、前記第3の金属層は前記第2の中空部を充填することを特徴とすることを特徴とする付記12記載の接続基板の製造方法。付記15前記第1の金属層は前記孔のうち、底部を含む第1の部分を充填し、前記第2の金属層は前記孔中において前記第1の金属層上に形成され、前記第3の金属層は前記孔中において前記第2の金属層上に、前記孔のうちの残りの部分を充填して形成されることを特徴とする付記12記載の接続基板の製造方法。付記16上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、前記孔中に、第1の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第2の金属元素よりなる線状体を導入する工程と、前記線状体を導入する工程の後、前記孔中に前記第1の金属元素よりなる金属層を充填する工程と、前記第2の下主面を研磨して、前記第1の金属層を露出させ、前記半導体基板中に前記上主面から下主面まで延在する貫通電極を形成する工程と、を含み、さらに前記金属層を充填する工程の後、前記第1の金属元素と前記第2の金属元素を熱処理により反応させ、前記貫通電極中において前記第2の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含むことを特徴とする接続基板の製造方法。付記17前記線状体は前記第2の金属元素のホイスカであることを特徴とする付記16記載の接続基板の製造方法。付記18前記熱処理は、200°C以上350°C以下の温度で実行されることを特徴とする付記10~17のうち、いずれか一項記載の接続基板の製造方法。"