"光電変換により電荷を生成して蓄積する光電変換部と、前記光電変換部から前記電荷があふれ出る場合に前記電荷を蓄積する電荷保持部と、を含む固体撮像装置において、前記電荷保持部は、第1の誘電体膜と、前記第1の誘電体膜上の第1の導電膜と、前記第1の導電膜上の第2の誘電体膜と、前記第2の誘電体膜上の第2の導電膜とを有し、前記第2の誘電体膜は、前記光電変換部の上部にまで延在していることを特徴とする固体撮像装置。前記第2の誘電体膜は、シリコン窒化膜であることを特徴とする請求項1に記載の固体撮像装置。当該固体撮像装置は、MOSトランジスタを含むことを特徴とする請求項1又は2に記載の固体撮像装置。前記第1の誘電体膜は、前記MOSトランジスタのゲート絶縁膜と同一の膜からなることを特徴とする請求項3に記載の固体撮像装置。前記MOSトランジスタは、サイドウォールを有し、前記第2の誘電体膜は、前記サイドウォールと同一の膜からなることを特徴とする請求項3に記載の固体撮像装置。前記サイドウォールは、更にシリコン酸化膜を含むことを特徴とする請求項5に記載の固体撮像装置。前記MOSトランジスタは、前記光電変換部の電荷を転送するための転送MOSトランジスタであることを特徴とする請求項3乃至6のいずれか1項に記載の固体撮像装置。前記MOSトランジスタは、前記光電変換部からの信号を処理するためのMOSトランジスタであることを特徴とする請求項3乃至6のいずれか1項に記載の固体撮像装置。請求項1乃至8のいずれか1項に記載の固体撮像装置と、前記固体撮像装置からの信号を処理する信号処理部と、を有することを特徴とするカメラ。しかしながら、前述した従来の技術では、光電変換部フォトダイオード、及び、光電変換部から電荷があふれ出る場合に当該電荷を蓄積する電荷保持部FD領域を備えた固体撮像装置において、その製造プロセスを煩雑化することなく作製するという観点について、全く考慮されていなかった。このため、当該固体撮像装置における生産性の向上を実現できなかった。本発明は上述の問題点にかんがみてなされたものであり、光電変換部及び電荷保持部を備えた固体撮像装置の製造プロセスを簡素なものにして、当該固体撮像装置の生産性の向上を実現する固体撮像装置及びカメラを提供することを目的とする。本発明の固体撮像装置は、光電変換により電荷を生成して蓄積する光電変換部と、前記光電変換部から前記電荷があふれ出る場合に前記電荷を蓄積する電荷保持部と、を含む固体撮像装置において、前記電荷保持部は、第1の誘電体膜と、前記第1の誘電体膜上の第1の導電膜と、前記第1の導電膜上の第2の誘電体膜と、前記第2の誘電体膜上の第2の導電膜とを有し、前記第2の誘電体膜は、前記光電変換部の上部にまで延在していることを特徴とする。また、本発明は、上述した固体撮像装置と、当該固体撮像装置からの信号を処理する信号処理部とを有するカメラを含む。本発明によれば、光電変換部及び電荷保持部を備えた固体撮像装置の製造プロセスを簡素なものにして、当該固体撮像装置の生産性の向上を実現することができる。第1の実施形態図1は、本発明の第1の実施形態による固体撮像装置の構成例を示す図である。固体撮像装置は、図1に示す画素100が2次元配列されて構成されている。また、これらの画素100は、信号出力線401を介して画素信号生成部400に接続されている。以下、nチャネルMOS電界効果トランジスタを単にMOSトランジスタという。1つの画素100は、転送MOSトランジスタTx-MOS,Ty-MOS、リセットMOSトランジスタRES-MOS、ソースフォロアMOSトランジスタSF-MOS及びセレクトMOSトランジスタSEL-MOSを有する。転送MOSトランジスタTx-MOSのソース及びドレインは、それぞれ光電変換部フォトダイオード101及び浮遊拡散部フローティングディフュージョンFDに接続する。転送MOSトランジスタTy-MOSのソース及びドレインは、それぞれ電荷保持部102及び浮遊拡散部FDに接続する。光電変換部101は、その周囲を素子分離部103により囲まれている。素子分離部103は、光電変換部101に蓄積される電荷から見て、光電変換部101よりもポテンシャル障壁が高いので、光電変換部101は所定量の電荷を蓄積することができる。光電変換部101は、素子分離部103を介して、図1でいうと、下方に電荷保持部102が設けられる。光電変換部101は開口され、電荷保持部102は遮光されている。また、光電変換部101及び電荷保持部102の周囲には、素子分離部105が設けられている。素子分離部105は、自己の画素から隣接画素への電荷の漏れを防止する。光電変換部101は、光電変換により電荷を生成して蓄積する。浮遊拡散部FDは、電荷を蓄積し、電圧に変換するための拡散領域である。転送MOSトランジスタTx-MOSのゲートは、光電変換部101により生成された電荷を浮遊拡散部FDに転送するためのゲートである。その転送ゲートを閉じることにより、光電変換部101は光電変換により電荷を生成して蓄積することができる。その蓄積時間が終了すると、転送ゲートを開けることにより、光電変換部101に蓄積された電荷を浮遊拡散部FDに転送する読み出すことができる。画素信号生成部400は、光電変換部101に蓄積された電荷及び電荷保持部102に蓄積された電荷に応じて画素信号を生成する。図2は、光電変換部101の光量と信号電荷との関係を示す特性図である。光電変換部101は、蓄積できる信号電荷量A1が決まっている。したがって、光電変換部101に強い光が照射されると、光電変換部101から電荷があふれ出て、光量t1で光電変換部101は飽和する。光電変換部101からあふれ出た電荷は、電荷保持部102に流入する。光電変換部101に光が照射されると、光量t1までは光電変換部101に電荷が蓄積され、電荷保持部102には電荷が蓄積されない。光量t1になると、光電変換部101は飽和し、光電変換部101からあふれ出た電荷が電荷保持部102に流入し、電荷保持部102は電荷を蓄積し始める。ここで、電荷保持部102は、トレンチ構造で形成されているため、小さな占有面積で大きな容量が得られるようになっている。光電変換部101で光電変換された負電荷は、光電変換部101の第1導電型n型の電荷蓄積領域に蓄積される。光電変換部101は、第1の転送部転送MOSトランジスタTx-MOSを介し、ソースフォロアアンプを構成するソースフォロアMOSトランジスタSF-MOSに接続されている。電荷保持部102は、第2の転送部転送MOSトランジスタTy-MOSを介し、ソースフォロアアンプを構成するソースフォロアMOSトランジスタSF-MOSに接続されている。ソースフォロアアンプは、光電変換部101及び電荷保持部102の信号電荷を増幅する。図3は、本発明の第1の実施形態による固体撮像装置の等価回路図である。ここで、図3には、図1で示した画素100と、光電変換部101に蓄積された電荷及び電荷保持部102に蓄積された電荷に応じて画素信号を生成する画素信号生成部400が示されている。具体的に、本実施形態では、画素信号生成部400は、以下に示す411~413、421~426及び容量CtsFD、CtsPD、Ctnを備えて構成されている。また、図4は、図3に示した固体撮像装置の等価回路図の動作例を示すタイミングチャートである。電位φresはリセットMOSトランジスタRES-MOSのゲート電位、電位φtxは転送MOSトランジスタTx-MOSのゲート電位、電位φtyは転送MOSトランジスタTy-MOSのゲート電位、電位φselはセレクトMOSトランジスタSEL-MOSのゲート電位、電位φCtsFDはMOSトランジスタ411のゲート電位、電位φCtsPDはMOSトランジスタ412のゲート電位、電位φCtnはMOSトランジスタ413のゲート電位を示す。図4において、タイミングT1より前では、電位φresは正電位であり、電位φtx,φty,φsel,φCtsFD,φCtn,φCtsPDは0Vである。リセットMOSトランジスタRES-MOSがオンし、浮遊拡散部FDに電源電位VDDが供給される。次に、タイミングT1では、電位φtx及びφtyとして正パルスを印加する。転送MOSトランジスタTx-MOS及びTy-MOSはオンし、浮遊拡散部FD、光電変換部101及び電荷保持部102に電源電位VDDが印加されてリセットされる。リセット後、電位φresを0Vに下げ、リセットMOSトランジスタRES-MOSをオフにする。そして、電位φtx及びφtyを例えば-1.3Vにし、光電変換部101、電荷保持部102及び浮遊拡散部FDをフローティング状態にする。ただし、このとき外部の機械的なシャッタはまだ開いておらず、光電変換部101において光電荷の蓄積は始まっていない。次に、タイミングT2では、機械的なシャッタ53図14が開き、光電変換部101に光が照射され、光電変換部101は光電荷の生成及び蓄積を開始する。光電変換部101に弱い光が照射されたときには、光電変換部101は飽和せず、光電変換部101から電荷保持部102に電荷が流入しない。これに対し、光電変換部101に強い光が照射されたときには、光電変換部101は飽和し、光電変換部101から電荷保持部102に電荷が流入する。次に、タイミングT3では、シャッタ53が閉じ、光電変換部101は遮光され、光電変換部101の光電荷の生成が終了する。次に、タイミングT4では、電位φtyとして正パルスを印加する。転送MOSトランジスタTy-MOSはオンし、電荷保持部102に蓄積された負電荷が浮遊拡散部FDに読み出される。浮遊拡散部FDの電位の実線は、弱い光が照射され、光電変換部101から電荷保持部102に電荷があふれ出なかった場合を示す。浮遊拡散部FDの電位の点線は、強い光が照射され、光電変換部101から電荷保持部102に電荷があふれ出た場合を示す。電荷保持部102から浮遊拡散部FDに負電荷が読み出されると、浮遊拡散部FDの電位が下がる。次に、タイミングT5では、電位φselを0Vから正電位にする。セレクトMOSトランジスタSEL-MOSはオンし、図3の信号出力線401をアクティブ状態にする。ソースフォロアMOSトランジスタSF-MOSは、ソースフォロアアンプを構成し、浮遊拡散部FDの電位に応じて、信号出力線401に出力電圧を出力する。次に、タイミングT6では、電位φCtsFDとして正パルスが印加される。トランジスタ411がオンし、容量CtsFDに浮遊拡散部FDの電位に応じた信号出力線401の電位が蓄積される。光電変換部101が飽和していない画素には、電荷保持部102に電荷があふれ出ないので、浮遊拡散部FDのリセット電圧VDDに応じた出力が容量CtsFDに蓄積される。また、光電変換部101に強い光が照射され、光電変換部101が飽和した場合は、浮遊拡散部FDのリセット電圧VDDより低い出力が容量CtsFDに蓄積される。次に、タイミングT7では、電位φresとして正パルスを印加する。リセットMOSトランジスタRES-MOSはオンし、浮遊拡散部FDは再度電源電位VDDにリセットされる。次に、タイミングT8では、電位φCtnとして正パルスを印加する。MOSトランジスタ413はオンし、浮遊拡散部FDがリセットされた状態での信号出力線401のオフセットノイズ電圧が容量Ctnに蓄積される。次に、タイミングT9では、電位φtxとして正パルスを印加する。転送MOSトランジスタTx-MOSはオンし、光電変換部101に蓄積された電荷が浮遊拡散部FDに読み出される。次に、タイミングT10では、電位φCtsPDとして正パルスを印加する。MOSトランジスタ412はオンし、光電変換部101から浮遊拡散部FDに読み出された電荷に応じた信号出力線401の電圧が容量CtsPDに蓄積される。次に、タイミングT11では、電位φselを0Vにする。セレクトMOSトランジスタSEL-MOSはオフし、信号出力線401は非アクティブ状態になる。次に、タイミングT12では、電位φresを正電位にする。リセットMOSトランジスタRES-MOSはオンし、浮遊拡散部FDの電位を電源電位VDDに固定する。以上の処理により、容量Ctnにはオフセットノイズに対応する電圧が蓄積され、容量CtsFDには光電変換部101から電荷保持部102にあふれ出た電荷に対応する電圧が蓄積され、容量CtsPDには光電変換部101の蓄積電荷に対応する電圧が蓄積される。図3において、差動アンプ421は、容量CtsFDの信号電圧から容量Ctnのノイズ電圧を引いた電圧を出力する。差動アンプ422は、容量CtsPDの信号電圧から容量Ctnのノイズ電圧を引いた電圧を出力する。アンプ423は、差動アンプ421の出力信号を増幅する。アンプ424は、差動アンプ422の出力信号を増幅する。電荷保持部102の信号と光電変換部101の信号を読み出す画素内の増幅回路を共通にする、即ち読み出し経路を同一にすることで、経路の違いによるわずかな感度のズレ、オフセットズレを抑制することができる。この結果、後段アンプでの増幅も可能となる。特に、ダイナミックレンジを拡大するためには、この後段アンプでの増幅を大きくする必要があり、経路を同一にすることで増幅が可能となる。加算器425は、アンプ423及び424の出力信号を加算して画素信号を出力する。画素信号は、光電変換部101の蓄積電荷及び電荷保持部102にあふれ出た電荷を基に生成されるので、光電変換部101の蓄積電荷のみを用いる場合に比べ、画素信号のダイナミックレンジを拡大することができる。アンプ426は、ISO感度に応じて、加算器425の出力信号を増幅して出力する。ISO感度値が小さいときには増幅度が小さく、ISO感度値が大きいときには増幅度が大きい。次に、固体撮像装置の製造方法について説明する。図5及び図6は、本発明の第1の実施形態における固体撮像装置の製造方法を示す概略断面図である。ここで、図5及び図6には、図1に示したI-Iにおける断面図示す。また、図5及び図6において、画素信号生成部400の形成領域に形成されるpチャネルMOS電界効果トランジスタPMOSトランジスタは、例えば、図3に示す421~426を構成するものに対応する。図5aの工程について、以下に説明する。まず、半導体基板110の画素100の形成領域にP領域からなるPウエル層111を形成するとともに、半導体基板110の画素信号生成部400の形成領域にn領域からなるNウエル層112を形成する。そして、電荷保持部102の形成領域、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域、画素信号生成部400の形成領域を画定するための素子分離部形成領域にトレンチを形成する。そして、画素100の形成領域のトレンチの内壁面に不純物を導入し、P層113を形成する。このp層113は、チャネルストップ領域として機能する。続いて、各形成領域を画定するために、前記トレンチを埋める例えばシリコン酸化膜からなる素子分離部114を形成する。ここで、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域と画素信号生成部400の形成領域とを画定する素子分離部114は、図1の素子分離部105に相当する。また、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域と電荷保持部102の形成領域とを画定する素子分離部114は、図1の素子分離部103に相当する。続いて、電荷保持部102の形成領域の半導体基板110表面に不純物を導入し、n層115を形成する。このn層115は、下部電極として機能する。続いて、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域における半導体基板110表面の所定の領域埋め込み型の光電変換部101の形成領域にn層116を形成する。続いて、半導体基板110上にシリコン酸化膜117、ポリシリコン膜118を順次形成し、各形成領域において、これらを所定形状にパターニングする。これにより、電荷保持部102の形成領域には電極となるポリシリコン膜118が形成され、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域、画素信号生成部400の形成領域には、ゲート電極となるポリシリコン膜118が形成される。続いて、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域におけるポリシリコン膜118の画素信号生成部400の形成領域側の半導体基板110表面に不純物を導入し、n層119を形成する。続いて、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域におけるポリシリコン膜118の電荷保持部102の形成領域側の半導体基板110表面に不純物を導入し、p層120を形成する。このp層120は、埋め込み型構造の光電変換部フォトダイオード101における暗電流の発生を防止するために機能する。次に、図5bでは、基板110の全面にシリコン窒化膜121、シリコン酸化膜122を順次形成する。次に、図5cでは、n層116の上方を覆うレジストパターン不図示を形成した後、シリコン酸化膜122に対してエッチングを行う。これにより、各形成領域のポリシリコン膜118の側壁にのみシリコン酸化膜122が残る。続いて、レジストパターン不図示及びシリコン酸化膜122をマスクとして、シリコン窒化膜121に対してエッチングを行う。その後、レジストパターン不図示を除去する。この結果、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域には、n層116の上方を覆うようにシリコン窒化膜121及びシリコン酸化膜122が形成され、ポリシリコン膜118における画素信号生成部400の形成領域側の側壁には、シリコン窒化膜121及びシリコン酸化膜122が残る。ここで、n層116の上方を覆うように形成されたシリコン窒化膜121は、埋め込み型構造の光電変換部フォトダイオード101の受光面を覆うものである。そして、このシリコン窒化膜121は、外部から入射した入射光の半導体基板110の界面での反射を低減し、入射光を半導体基板110内部の埋め込み型構造の光電変換部フォトダイオード101へ効率良く入射させるための反射防止膜として機能するものである。また、電荷保持部102の形成領域及び画素信号生成部400の形成領域には、ポリシリコン膜118の側壁にのみシリコン窒化膜121及びシリコン酸化膜122が残る。次に、図6aでは、画素信号生成部400の形成領域におけるPMOSトランジスタ形成領域に不純物を導入し、p層123を形成する。このp層123は、PMOSトランジスタにおけるソース/ドレインとして機能する。また、他のNMOSトランジスタ形成領域に対しても不純物を導入してn層を形成し、NMOSトランジスタにおけるソース/ドレインを形成する。次に、図6bでは、基板110の全面にシリコン窒化膜124、ポリシリコン膜125を順次形成する。次に、図6cでは、電荷保持部102の形成領域のみを覆うレジストパターン不図示を形成した後、ポリシリコン膜125に対してエッチングを行う。これにより、電荷保持部102の形成領域のみにポリシリコン膜125が残る。続いて、シリコン窒化膜124に対してエッチングを行う。その後、レジストパターン不図示を除去する。しかる後に、層間絶縁膜やコンタクト孔、各種の配線層等の形成工程を経て、第1の実施形態における固体撮像装置が形成される。図7は、第1の実施形態における電荷保持部102の概略断面図である。第1の実施形態における電荷保持部102において、シリコン酸化膜117は、下部電極であるn層115と、第1の導電膜であるポリシリコン膜118との間で第1の誘電体膜として機能する。シリコン窒化膜124は、第1の導電膜であるポリシリコン膜118と、第2の導電膜であるポリシリコン膜125との間で第2の誘電体膜として機能する。また、各構成部の主な膜厚としては、例えば、シリコン酸化膜117は15.5nm程度、シリコン窒化膜121は50.0nm程度、シリコン窒化膜124は10nm程度である。また、製造プロセスによっては、シリコン窒化膜121とシリコン窒化膜124との間にシリコン酸化膜が形成される場合もある。このシリコン酸化膜は、例えば、膜厚2.0nm程度である。なお、本実施形態では、電荷保持部102の上部電極を2層構造ポリシリコン膜118及び125で形成しているため、接続によって容量を増加させることが可能である。第1の実施形態における固体撮像装置の製造方法では、図6cに示すように、転送MOSトランジスタTx-MOSのゲート電極は、ポリシリコン膜118で形成されており、電荷保持部102の電極を形成するポリシリコン膜118第1の導電膜と同一の工程図5aで形成される。第1の実施形態によれば、転送MOSトランジスタTx-MOSのゲート電極を、電荷保持部102の第1の導電膜であるポリシリコン膜118と同一の工程で形成するようにしたので、MOS型トランジスタを有する画素を備えた固体撮像装置の製造プロセスを簡素なものにして、当該固体撮像装置の生産性の向上を実現することができる。第2の実施形態図8及び図9は、本発明の第2の実施形態における固体撮像装置の製造方法を示す概略断面図である。ここで、図8及び図9には、図1に示したI-Iにおける断面図示す。また、図8及び図9において、画素信号生成部400の形成領域に形成されるpチャネルMOS電界効果トランジスタPMOSトランジスタは、例えば、図3に示す421~426を構成するものに対応する。図8aの工程について、以下に説明する。まず、半導体基板210の画素100の形成領域にP領域からなるPウエル層211を形成するとともに、半導体基板210の画素信号生成部400の形成領域にn領域からなるNウエル層212を形成する。そして、電荷保持部102の形成領域、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域、画素信号生成部400の形成領域を画定するための素子分離部形成領域にトレンチを形成する。そして、画素100の形成領域のトレンチの内壁面に不純物を導入し、P層213を形成する。このp層213は、チャネルストップ領域として機能する。続いて、各形成領域を画定するために、前記トレンチを埋める例えばシリコン酸化膜からなる素子分離部214を形成する。ここで、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域と画素信号生成部400の形成領域とを画定する素子分離部214は、図1の素子分離部105に相当する。また、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域と電荷保持部102の形成領域とを画定する素子分離部214は、図1の素子分離部103に相当する。続いて、電荷保持部102の形成領域の半導体基板210表面に不純物を導入し、n層215を形成する。このn層215は、下部電極として機能する。続いて、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域における半導体基板210表面の所定の領域埋め込み型の光電変換部101の形成領域にn層216を形成する。続いて、半導体基板210上にシリコン酸化膜217、シリコン窒化膜218及びポリシリコン膜219を順次形成する。次に、図8bでは、電荷保持部102の形成領域を覆うレジストパターン不図示を形成した後、ポリシリコン膜219及びシリコン窒化膜218に対してエッチングを行う。これにより、電荷保持部102の形成領域にのみポリシリコン膜219及びシリコン窒化膜218が残る。その後、レジストパターン不図示を除去する。次に、図8cでは、基板210の全面にシリコン窒化膜220を形成する。次に、図9aでは、電荷保持部102の形成領域を覆うレジストパターン不図示を形成した後、シリコン窒化膜220及びシリコン酸化膜217に対してエッチングを行う。その後、レジストパターン不図示を除去する。次に、図9bでは、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域及び画素信号生成部400の形成領域にシリコン酸化膜221を形成する。続いて、基板210の全面にポリシリコン膜222を形成する。次に、図9cでは、転送MOSトランジスタTx-MOS及び画素信号生成部400におけるMOSトランジスタのゲート電極の形成領域、並びに電荷保持部102の形成領域を覆うレジストパターン不図示を形成した後、ポリシリコン膜222及びシリコン酸化膜217に対してエッチングを行って、転送MOSトランジスタTx-MOS及び画素信号生成部400におけるMOSトランジスタのゲート電極となるポリシリコン膜222を作成する。その後、レジストパターン不図示を除去する。続いて、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域におけるポリシリコン膜222の画素信号生成部400の形成領域側の半導体基板210表面に不純物を導入し、n層223を形成する。続いて、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域におけるポリシリコン膜222の電荷保持部102の形成領域側の半導体基板210表面に不純物を導入し、p層224を形成する。このp層224は、埋め込み型構造の光電変換部フォトダイオード101における暗電流の発生を防止するために機能する。続いて、画素信号生成部400の形成領域におけるPMOSトランジスタ形成領域に不純物を導入し、p層225を形成する。このp層225は、PMOSトランジスタにおけるソース/ドレインとして機能する。また、他のNMOSトランジスタ形成領域に対しても不純物を導入してn層を形成し、NMOSトランジスタにおけるソース/ドレインを形成する。しかる後に、層間絶縁膜やコンタクト孔、各種の配線層等の形成工程を経て、第2の実施形態における固体撮像装置が形成される。図10は、第2の実施形態における電荷保持部102の概略断面図である。第2の実施形態における電荷保持部102において、シリコン酸化膜217及びシリコン窒化膜218は、下部電極であるn層215と、第1の導電膜であるポリシリコン膜219との間で第1の誘電体膜として機能する。シリコン窒化膜220は、第1の導電膜であるポリシリコン膜219と、第2の導電膜であるポリシリコン膜222との間で第2の誘電体膜として機能する。また、各構成部の主な膜厚としては、例えば、シリコン酸化膜217は2.0nm程度、シリコン窒化膜218は10.0nm程度、シリコン窒化膜220は10.0nm程度である。なお、本実施形態では、電荷保持部102の上部電極を2層構造ポリシリコン膜219及び222で形成しているため、接続によって容量を増加させることが可能である。第2の実施形態における固体撮像装置の製造方法では、図9cに示すように、転送MOSトランジスタTx-MOSのゲート電極は、ポリシリコン膜222で形成されており、電荷保持部102の電極を形成するポリシリコン膜222第2の導電膜と同一の工程図9bで形成される。第2の実施形態によれば、転送MOSトランジスタTx-MOSのゲート電極を、電荷保持部102の第2の導電膜であるポリシリコン膜222と同一の工程で形成するようにしたので、MOS型トランジスタを有する画素を備えた固体撮像装置の製造プロセスを簡素なものにして、当該固体撮像装置の生産性の向上を実現することができる。第3の実施形態図11及び図12は、本発明の第2の実施形態における固体撮像装置の製造方法を示す概略断面図である。ここで、図11及び図12には、図1に示したI-Iにおける断面図示す。また、図11及び図12において、画素信号生成部400の形成領域に形成されるpチャネルMOS電界効果トランジスタPMOSトランジスタは、例えば、図3に示す421~426を構成するものに対応する。図11aの工程について、以下に説明する。まず、半導体基板310の画素100の形成領域にP領域からなるPウエル層311を形成するとともに、半導体基板310の画素信号生成部400の形成領域にn領域からなるNウエル層312を形成する。そして、電荷保持部102の形成領域、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域、画素信号生成部400の形成領域を画定するための素子分離部形成領域にトレンチを形成する。そして、画素100の形成領域のトレンチの内壁面に不純物を導入し、P層313を形成する。このp層313は、チャネルストップ領域として機能する。続いて、各形成領域を画定するために、前記トレンチを埋める例えばシリコン酸化膜からなる素子分離部314を形成する。ここで、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域と画素信号生成部400の形成領域とを画定する素子分離部314は、図1の素子分離部105に相当する。また、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域と電荷保持部102の形成領域とを画定する素子分離部314は、図1の素子分離部103に相当する。続いて、電荷保持部102の形成領域の半導体基板310表面に不純物を導入し、n層315を形成する。このn層315は、下部電極として機能する。続いて、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域における半導体基板310表面の所定の領域埋め込み型の光電変換部101の形成領域にn層316を形成する。続いて、半導体基板310上にシリコン酸化膜317、ポリシリコン膜318を順次形成し、各形成領域において、これらを所定形状にパターニングする。これにより、電荷保持部102の形成領域には電極となるポリシリコン膜318が形成され、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域、画素信号生成部400の形成領域には、ゲート電極となるポリシリコン膜318が形成される。続いて、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域におけるポリシリコン膜318の画素信号生成部400の形成領域側の半導体基板310表面に不純物を導入し、n層319を形成する。続いて、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域におけるポリシリコン膜318の電荷保持部102の形成領域側の半導体基板310表面に不純物を導入し、p層320を形成する。このp層320は、埋め込み型構造の光電変換部フォトダイオード101における暗電流の発生を防止するために機能する。次に、図11bでは、基板310の全面にシリコン窒化膜321、シリコン酸化膜322を順次形成する。次に、図11cでは、シリコン酸化膜322に対してエッチングを行う。これにより、各形成領域のポリシリコン膜318の側壁にのみシリコン酸化膜322が残る。続いて、電荷保持部102の形成領域及びn層316の上方を覆うレジストパターン不図示を形成した後、シリコン窒化膜321に対してエッチングを行う。その後、レジストパターン不図示を除去する。この結果、光電変換部101及び転送MOSトランジスタTx-MOSの形成領域には、n層316の上方を覆うようにシリコン窒化膜321が形成され、ポリシリコン膜318の両方の側壁には、シリコン窒化膜321及びシリコン酸化膜322が残る。ここで、n層316の上方を覆うように形成されたシリコン窒化膜321は、埋め込み型構造の光電変換部フォトダイオード101の受光面を覆うものである。そして、このシリコン窒化膜321は、外部から入射した入射光の半導体基板310の界面での反射を低減し、入射光を半導体基板310内部の埋め込み型構造の光電変換部フォトダイオード101へ効率良く入射させるための反射防止膜として機能するものである。また、電荷保持部102の形成領域には、ポリシリコン膜318の両方の側壁にのみシリコン窒化膜321を介してシリコン酸化膜322が残る。また、画素信号生成部400の形成領域には、ポリシリコン膜318の側壁にのみシリコン窒化膜321及びシリコン酸化膜322が残る。次に、図12aでは、基板310の全面にポリシリコン膜323を形成する。次に、図12bでは、電荷保持部102の形成領域のみを覆うレジストパターン不図示を形成した後、ポリシリコン膜323に対してエッチングを行う。これにより、電荷保持部102の形成領域のみにポリシリコン膜323が残る。その後、レジストパターン不図示を除去する。続いて、画素信号生成部400の形成領域におけるPMOSトランジスタ形成領域に不純物を導入し、p層324を形成する。このp層324は、PMOSトランジスタにおけるソース/ドレインとして機能する。また、他のNMOSトランジスタ形成領域に対しても不純物を導入してn層を形成し、NMOSトランジスタにおけるソース/ドレインを形成する。しかる後に、層間絶縁膜やコンタクト孔、各種の配線層等の形成工程を経て、第3の実施形態における固体撮像装置が形成される。図13は、第3の実施形態における電荷保持部102の概略断面図である。第3の実施形態における電荷保持部102において、シリコン酸化膜317は、下部電極であるn層315と、第1の導電膜であるポリシリコン膜318との間で第1の誘電体膜として機能する。シリコン窒化膜321は、第1の導電膜であるポリシリコン膜318と、第2の導電膜であるポリシリコン膜323との間で第2の誘電体膜として機能する。また、各構成部の主な膜厚としては、例えば、シリコン酸化膜317は15.5nm程度、シリコン窒化膜321は40.0nm程度である。なお、本実施形態では、電荷保持部102の上部電極を2層構造ポリシリコン膜315及び321で形成しているため、接続によって容量を増加させることが可能である。第3の実施形態における固体撮像装置の製造方法では、図12bに示すように、埋め込み型構造の光電変換部フォトダイオード101の受光面を覆うように形成され、外部から入射した入射光の半導体基板310の界面での反射を防止する反射防止膜は、シリコン窒化膜321で形成されており、電荷保持部102において第2の誘電体膜として機能するシリコン窒化膜321と同一の工程図11cで形成される。なお、前記反射防止膜は、電荷保持部102において第1の誘電体膜と同一の工程で形成される形態も本発明に含まれる。第3の実施形態によれば、転送MOSトランジスタTx-MOSのゲート電極を、電荷保持部102の第1の導電膜であるポリシリコン膜318と同一の工程で形成するとともに、光電変換部101の上方を覆い、半導体基板310の界面での入射光の反射を防止する反射防止膜を、電荷保持部102において第2の誘電体膜として機能するシリコン窒化膜321と同一の工程で形成するようにしたので、第1の実施形態における効果に加え、埋め込み型構造で形成された光電変換部フォトダイオード101へ入射光を効率良く入射させることができる。また、MOSトランジスタをLDD構造とするために、ゲート電極に形成されるサイドウォールを形成するシリコン窒化膜を、付加容量を形成するための誘電体膜として用いることも可能である。更に、反射防止膜とサイドウォールを形成するシリコン窒化膜を同一工程で形成しても良い。第4の実施形態図14は、本発明の第4の実施形態によるスチルビデオカメラの構成例を示すブロック図である。図14に基づいて、第1及び第2の実施形態の固体撮像装置をスチルビデオカメラに適用した場合の一例について詳述する。ここで、第1及び第2の実施形態の固体撮像装置は、固体撮像素子54及び撮像信号処理回路55に対応する。図14において、51はレンズのプロテクトとメインスイッチを兼ねるバリア、52は被写体の光学像を固体撮像素子54に結像させるレンズ、53はレンズ52を通った光量を可変するための絞り及びシャッタ、54はレンズ52で結像された被写体を画像信号として取り込むための固体撮像素子、55は固体撮像素子54より出力される撮像信号画像信号をアナログ信号処理する撮像信号処理回路、56は撮像信号処理回路55より出力される画像信号のアナログ-ディジタル変換を行うA/D変換部、57はA/D変換部56より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、58は固体撮像素子54、撮像信号処理回路55、A/D変換部56、信号処理部57に、各種タイミング信号を出力するタイミング発生部、59は各種演算とスチルビデオカメラ全体を制御する全体制御演算部、60は画像データを一時的に記憶する為のメモリ部、61は記録媒体62に記録又は読み出しを行うためのインタフェース部、62は画像データの記録又は読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、63は外部コンピュータ等と通信する為のインタフェース部である。次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。バリア51がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にA/D変換部56などの撮像系回路の電源がオンされる。それから、露光量を制御する為に、全体制御演算部59は絞り53を開放にし、固体撮像素子54から出力された信号は撮像信号処理回路55を介してA/D変換部56で変換された後、信号処理部57に入力される。そのデータを基に露出の演算を全体制御演算部59で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御演算部59は絞り53を制御する。次に、固体撮像素子54から出力された信号を基に、高周波成分を取り出し被写体までの距離の演算を全体制御演算部59で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。そして、合焦が確認された後に、シャッタ53を開いて本露光が始まる。露光が終了すると、固体撮像素子54から出力された画像信号は撮像信号処理回路55を介してA/D変換部56でA/D変換され、信号処理部57を通り全体制御演算部59によりメモリ部60に書き込まれる。その後、メモリ部60に蓄積されたデータは、全体制御演算部59の制御により記録媒体制御I/F部61を通り半導体メモリ等の着脱可能な記録媒体62に記録される。また、外部I/F部63を通り直接コンピュータ等に入力して画像の加工を行ってもよい。タイミング発生部58は、図4の電位φres、φtx、φty、φsel、φCtsFD、φCtn、φCtsPD等の信号を制御する。第5の実施形態図15は、本発明の第5の実施形態によるビデオカメラの構成例を示すブロック図である。図15に基づいて、第1及び第2の実施形態の固体撮像装置をビデオカメラに適用した場合の一実施例について詳述する。ここで、第1及び第2の実施形態の固体撮像装置は、固体撮像素子3に対応する。1は撮影レンズで焦点調節を行うためのフォーカスレンズ1A、ズーム動作を行うズームレンズ1B、結像用のレンズ1Cを備えている。2は絞り及びシャッタ、3は撮像面に結像された被写体像を光電変換して電気的な撮像信号に変換する固体撮像素子、4は固体撮像素子3より出力された撮像信号をサンプルホールドし、さらに、レベルをアンプするサンプルホールド回路S/H回路であり、映像信号を出力する。5はサンプルホールド回路4から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路で、輝度信号Yおよびクロマ信号Cを出力する。プロセス回路5から出力されたクロマ信号Cは、色信号補正回路21で、ホワイトバランス及び色バランスの補正がなされ、色差信号R-Y,B-Yとして出力される。また、プロセス回路5から出力された輝度信号Yと、色信号補正回路21から出力された色差信号R-Y,B-Yは、エンコーダ回路ENC回路24で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいはモニタ電子ビューファインダEVF等の電子ビューファインダへと供給される。次いで、6はアイリス制御回路で有り、サンプルホールド回路4から供給される映像信号に基づいてアイリス駆動回路7を制御し、映像信号のレベルが所定レベルの一定値となるように、絞り2の開口量を制御すべくigメータ8を自動制御するものである。13及び14は、サンプルホールド回路4から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出する異なった帯域制限のバンドパスフィルタBPFである。第1のバンドパスフィルタ13BPF1、及び第2のバンドパスフィルタ14BPF2から出力された信号は、ゲート回路15及びフォーカスゲート枠信号で各々でゲートされ、ピーク検出回路16でピーク値が検出されてホールドされると共に、論理制御回路17に入力される。この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。また、18はフォーカスレンズ1Aの移動位置を検出するフォーカスエンコーダ、19はズームレンズ1Bの焦点距離を検出するズームエンコーダ、20は絞り2の開口量を検出するアイリスエンコーダである。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路17へと供給される。論理制御回路17は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い焦点調節を行う。即ち、各々のバンドパスフィルタ13、14より供給された高周波成分のピーク値情報を取り込み、高周波成分のピーク値が最大となる位置へとフォーカスレンズ1Aを駆動すべくフォーカス駆動回路9にフォーカスモーター10の回転方向、回転速度、回転/停止等の制御信号を供給し、これを制御する。ズーム駆動回路11は、ズームが指示されると、ズームモーター12を回転させる。ズームモーター12が回転すると、ズームレンズ1Bが移動し、ズームが行われる。以上のように、第1~第5の実施形態によれば、光電変換部101は、光電変換により電荷を生成して蓄積する。電荷保持部102は、トレンチ構造で形成されており、光電変換部101が電荷を生成して蓄積している期間において、光電変換部101からあふれ出る電荷を蓄積する。転送MOSトランジスタTx-MOSは、光電変換部101に蓄積された電荷をソースフォロアアンプSF-MOSに転送する第1の転送部である。転送MOSトランジスタTy-MOSは、電荷保持部102に蓄積された電荷をソースフォロアアンプSF-MOSに転送する第2の転送部である。なお、前述した実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。"