光電変換素子を含む単位画素が行列状に2次元配置されてなる有効画素部と、光電変換素子が接続されていないダミー画素部と前記有効画素部及び前記ダミー画素部の各単位画素を行毎に選択制御する行走査手段と、前記行走査手段によって選択制御された有効画素部の単位画素から出力されるアナログ信号をデジタル信号に変換する第1のアナログ-デジタル変換手段と、前記第1のアナログ-デジタル変換手段から得られるデータを記録する第1の記録手段を有し、前記第1のアナログ-デジタル変換手段がアナログ-デジタル変換を行っている期間中に、前記ダミー画素部から出力されるアナログ信号を複数回アナログ-デジタル変換する第2のアナログ-デジタル変換手段と、前記第2のアナログ-デジタル変換手段によって得られた複数のデータを記録する為の複数の記録手段と、前記第1のアナログ-デジタル変換が行われたタイミング応じて、前記複数の記録手段に記録された複数のデータのうちの1つを選択する選択手段と、前記第1のアナログ-デジタル変換手段から得られるデータと、前記選択手段によって選択されたデータを演算する第1の演算手段を有する事を特徴とする撮像装置。前記第1及び、第2のアナログ-デジタル変換手段は、前記行走査手段によって選択制御された行の単位画素から出力される前記アナログ信号と、デジタル-アナログ変換手段から出力され、時間経過に応じて電圧レベルが変化する参照信号と、前記画素から出力されるアナログ信号と前記参照信号とを比較し判定結果を出力する比較手段と、前記判定結果が出力される経過時間をカウントするカウント手段とを有する事を特徴とする請求項1に記載の撮像装置。前記時間経過に応じて電圧レベルが変化する参照信号は、前記第1のアナログ-デジタル変換手段に用いられる第1の参照信号と、前記第2のアナログ-デジタル変換手段に用いられる第2の参照信号の少なくとも2つ以上が存在する事を特徴とする請求項2に記載の撮像装置。前記第2の参照信号を出力させるデジタル-アナログ変換手段は、前記第1の参照信号を出力させるデジタル-アナログ変換器の下位ビットが入力される事を特徴とする請求項2に記載の撮像装置。光電変換素子が接続されていない複数列のダミー画素部と、前記複数列のダミー画素部をアナログ-デジタル変換する複数のアナログ-デジタル変換手段と、前記複数のアナログ-デジタル変換手段から得られた結果を記録する複数の記録手段を有する事を特徴とする請求項1に記載の撮像装置。請求項5に記載の複数の記録手段に記録された結果の平均値を算出する第2の演算手段と、その第2の演算手段の結果を、記有効画素部のアナログ-デジタル変換の結果から演算する第1の演算手段を有する事を特徴とする請求項1に記載の撮像装置。前記ダミー画素部を前記第1の参照信号を用いてアナログ-デジタル変換する第1の変換手段と、前記ダミー画素部を前記第2の参照信号を用いてアナログ-デジタル変換する第2の変換手段と有し、前記第1の変換手段によって得られた結果と、前記第2の変換手段によって得られた結果から、前記第1の参照信号と前記第2の参照信号との誤差を検出する検出手段と、前記ダミー画素部のアナログ-デジタル変換の複数回行われた結果から、前記誤差を検出する検出手段から得られた結果を演算する第1の演算手段を有する事を特徴とする請求項1に記載の撮像装置。しかしながら、上述の特許文献2に開示された従来技術において、有効画素の輝度レベルが高い場合は、ダミー画素をAD変換するサンプリングタイミングと、有効画素をAD変換するサンプリングタイミングのサンプリング時間差ΔTs2が特許文献1に比べ改善されてはいるものの、十分小さいとはいえず、重畳される電源変動電圧差もΔVp2存在し、低周波の電源変動などの影響は受けやすい。このため、列並列AD方式のCMOSにおいては、選択行毎に一斉にAD変換が行われるため、この電源変動などのノイズが、横引きノイズとして画像に影響を及ぼす。そこで、本発明の目的は、ダミー画素をAD変換するサンプリングタイミングと有効画素をAD変換するサンプリングタイミングのサンプリング時間差を小さくし、横引きノイズを軽減することを可能にした撮像装置を提供することである。上記目的を達成するために、本発明は、光電変換素子を含む単位画素が行列状に2次元配置されてなる有効画素部と、光電変換素子が接続されていないダミー画素部と前記有効画素部及び前記ダミー画素部の各単位画素を行毎に選択制御する行走査手段と、前記行走査手段によって選択制御された有効画素部の単位画素から出力されるアナログ信号をデジタル信号に変換する第1のアナログ-デジタル変換手段と、前記第1のアナログ-デジタル変換手段から得られるデータを記録する第1の記録手段を有し、前記第1のアナログ-デジタル変換手段がアナログ-デジタル変換を行っている期間中に、前記ダミー画素部から出力されるアナログ信号を複数回アナログ-デジタル変換する第2のアナログ-デジタル変換手段と、前記第2のアナログ-デジタル変換手段によって得られた複数のデータを記録する為の複数の記録手段と、前記第1のアナログ-デジタル変換が行われたタイミング応じて、前記複数の記録手段に記録された複数のデータのうちの1つを選択する選択手段と、前記第1のアナログ-デジタル変換手段から得られるデータと、前記選択手段によって選択されたデータを演算する第1の演算手段を有する事を特徴とする。本発明によればダミー画素をAD変換するサンプリングタイミングと有効画素をAD変換するサンプリングタイミングのサンプリング時間差を小さくし、横引きノイズを軽減することを可能にした撮像装置を提供することができる。以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。図1は、本発明の実施形態にかかわる撮像装置である。[実施例1]以下、図1を参照して、本発明の第1の実施例による、撮像装置について説明する。図1において、図8と同様な箇所は同じ符号をつけてここでの説明は省略する。133はダミー画素用のDAC型の参照電圧供給回路、134はダミー画素用のアップダウンカウンタからのデータを分岐させるマルチプレクサ、135はダミー画素用のアップダウンカウンタからデータを保持する為の第1のダミー画素用メモリ、136はダミー画素用のアップダウンカウンタからデータを保持する為の第2のダミー画素用メモリ、137はセレクタである。減算器132に使用するダミー画素データを選択するセレクタである。本実施例の動作を図2のタイミングチャートで説明する。有効画素のAD変換と同時に、ダミー画素のAD変換を行うのは従来と同様に行う。最初にダミー画素出力をAD変換したデータは、図1のマルチプレクサ134で分岐し、メモリ135に記録される。その後、133のダミー画素用DAC型の参照電圧供給回路は一旦、リセットされ、再度電圧スイープを開始する。これにより、再度ダミー画素のAD変換を行う。このときのデータを、図1のマルチプレクサ134で分岐させて、メモリ136に記録する。その後、図1のブロック図のセレクタ137で減算処理に使用するデータをメモリ135の記録データを使用するか、メモリ136に記録されたデータを使用するかの選択を行う。有効画素データの輝度レベルが低い時は1回目に行われたAD変換データ、すなわちメモリ135に記録されたデータを用いて減算処理を行い、有効画素データの輝度レベルが高い時は2回目に行われたAD変換データ、すなわちメモリ136に記録されたデータを用いて減算処理を行いっている。これにより、輝度信レベルが高い場合においても、ダミー画素信号をAD変換するサンプリングタイミングを近くすることができ、サンプリング時間差ΔTs-3を小さくする事ができ、電源変動電圧差ΔVp3も小さい。このように、サンプリング時間差ΔTs-3を小さくする事で、低周波の電源変動による影響を受けにくくする事ができ、電源変動などのノイズによる横引きノイズが軽減する。また、ダミー画素用のDAC型の参照電圧供給回路と、有効画素用のDAC型の参照電圧供給回路の構成を図3に示す。図3において、は一般的なR-2RのDACを2つ使用した構成を記載しており、ビットは簡略化の為B0、B1、B2の3ビットとしているが、このビット数は何ビットでも構わない。B0はLSB、B3がMSBである。125は有効画素用のDAC型の参照電圧供給回路、133はダミー画素用のDAC型の参照電圧供給回路、401は有効画素用のDAC型の参照電圧供給回路125を形成する抵抗群で抵抗値はR、402は有効画素用のDAC型の参照電圧供給回路125を形成する抵抗群で抵抗値は2×R、403は電圧をVRかGNDレベルに切り替える有効画素用のDAC型の参照電圧供給回路125のスイッチ群、404は有効画素用のDAC型の参照電圧供給回路125の出力バッファー、411は有効画素用のDAC型の参照電圧供給回路133を形成する抵抗群で抵抗値はR、412は有効画素用のDAC型の参照電圧供給回路133を形成する抵抗群で抵抗値は2×R、413は電圧をVRかGNDレベルに切り替える有効画素用のDAC型の参照電圧供給回路133のスイッチ群、414は有効画素用のDAC型の参照電圧供給回路133の出力バッファーである。ここで、ダーク画像から、明るい画像までのAD変換に対応させる必要のある有効画素用のDAC型の参照電圧供給回路125に比べ、ダミー画素用のDAC型の参照電圧供給回路133が出力する参照電圧は、ダーク画像のものに近ことから、出力の参照電圧のレンジは小さくてよい。そのため、DAC型の参照電圧供給回路125で使用されているデジタル入力ビットB0、B1、B2に対し、DAC型の参照電圧供給回路133はデジタル入力ビットの下位ビットB0、B1が入力される。DAC型参照電圧供給回路133に入力される下位ビットのビット数は、ダミー画素をAD変換する事が十分可能なビット数があればよく、ここではB0、B1の2ビットで説明を行っているが、特に限定するものではない。また、入力ビットを共通で使用する事で、DAC型の参照電圧供給回路125とDAC型の参照電圧供給回路133の参照電圧の遷移時間を合わせる事ができる。また、DACの構成も、入力ビット数の違いのみである為、DAC型の参照電圧供給回路125から出力される参照電圧とDAC型の参照電圧供給回路133から出力される参照電圧の電圧誤差も誤差を小さくする事ができる。以上、本発明の好ましい実施形態について説明したが、ここでは、ダミー画素をAD変換する回数は2回として説明を行っているが、134のマルチプレクサの分岐数や、ダミー画素のAD変換結果を記録する記録装置などを複数にする事で、AD変換を複数回行うことも可能である。複数回行うことで、有効画素と、ダミー画素をAD変換するサンプリングタイミング差ΔTs-3をさらに小さくする事が出来、電源変動による影響を受けにくくする事ができる。[実施例2]以下、図4を参照して、本発明の第2の実施例による、撮像装置について説明する。実施例1においては、ダミー画素は1つで説明しているが、ランダムノイズの影響を受けやすい。そのため、ダミー画素は複数列あるほうがより好ましい。ここでは、ダミー画素が複数の場合の撮像装置について説明する。図4において、図1と同様な箇所は同じ符号をつけてここでの説明は省略する。226は第2のダミー画素アレイ部、227は光電変換素子が接続されていない第2のダミー画素、228は第2のダミー画素のデータをAD変換する第2のAD変換器、218は第2のダミー画素データを比較する第2の比較器、219は第2のダミー画素用の第2のアップダウンカウンタ、234はダミー画素用のアップダウンカウンタからのデータを分岐させる第2のマルチプレクサ、235は第2のダミー画素用のアップダウンカウンタからデータを保持する為の第3のダミー画素用メモリ、236は第2のダミー画素用のアップダウンカウンタからデータを保持する為の第4のダミー画素用メモリで、237は第1のダミー画素用メモリのデータと第3のダミー画素用メモリとの平均値を算出する第1の演算部、238は第2のダミー画素用メモリのデータと第4のダミー画素用メモリとの平均値を算出する第2の演算部である。ここでは、第1のダミー画素を一回目にAD変換した結果と、第2のダミー画素を一回目にAD変換した結果を演算部237で平均化し、第1のダミー画素を二回目にAD変換した結果と、第2のダミー画素を二回目にAD変換した結果を演算部238で平均化している。有効画素データの輝度レベルが低い時は1回目に行われたAD変換データを平均化したデータ、すなわち演算部237の出力データを用いて減算処理を行い、有効画素データの輝度レベルが高い時は2回目に行われたAD変換データを平均化したデータ、すなわち演算部237の出力データを用いて減算処理を行っている。複数のダミー画素のデータを用いる事で、ランダムノイズの影響を排除し、且つ、輝度信レベルが高い場合においても、ダミー画素信号とのAD変換のサンプリングタイミングを近くすることができ、サンプリング時間差ΔTs-3を小さくする事ができ、低周波の電源変動による影響を受けにくくする事ができ、電源変動などのノイズによる横引きノイズが軽減する。[実施例3]以下、図5を参照して、本発明の第3の実施例による、撮像装置について説明する。図5において、図1と同様な箇所は同じ符号をつけてここでの説明は省略する。実施例1においては、有効画素用のDAC型の参照電圧供給回路125とダミー画素用のDAC型の参照電圧供給回路133の特性がばらつく為、オフセット誤差が発生してしまうといった問題があり、その点を鑑みている。329はダミー画素用の比較器で、Vrefを比較電圧としている。330は比較器の出力をカウントするアップダウンカウンタ、334は330からの出力結果を保持するメモリ、335はメモリ135からのデータとメモリ334からのデータを元にDAC型の参照電圧供給回路125とDAC型の参照電圧供給回路133のオフセットを検出するオフセット検出部、336はそのオフセット検出部からのデータをダミー画素の比較データから減算する減算部である。比較器329はダミー画素からの出力電圧と、DAC型の参照電圧供給回路125の出力が入力され、比較器129にはダミー画素からの出力電圧と、DAC型の参照電圧供給回路133の出力が入力される。このため、DAC型の参照電圧供給回路125とDAC型の参照電圧供給回路133の誤差分がメモリ330とメモリ135に記録され、335のオフセット検出部で、DAC型の参照電圧供給回路125とDAC型の参照電圧供給回路133のオフセット誤差分を検出し、それをメモリ135のダミーデータおよび136のダミーデータから減算し、補正する。これにより、DAC型の参照電圧供給回路125とDAC型の参照電圧供給回路133のオフセット誤差を補正する事が可能でかつ、輝度信レベルが高い場合においても、ダミー画素信号をAD変換するサンプリングタイミングを近くすることができ、サンプリング時間差ΔTs-3を小さくする事ができ、低周波の電源変動による影響を受けにくくする事ができ、電源変動などのノイズによる横引きノイズが軽減する。以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。