"検出対象の物理量に応じたアナログの出力電圧を発生するセンサ部および第1のESD保護回路を有するセンサ素子と、前記出力電圧を信号処理する信号処理回路および第2のESD保護回路を有するIC素子とを備えたセンサ装置であって、前記第1のESD保護回路および前記第2のESD保護回路に起因して前記センサ部に流れるリーク電流と前記センサ部のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段を備えることを特徴とするセンサ装置。前記第1のESD保護回路は、前記センサ素子の高電位側の出力端と第1の電源電圧ラインとの間に前記出力端側をアノード側として接続された第1のダイオードと、前記センサ素子の前記出力端と第1のグラウンドラインとの間に前記出力端側をカソード側として接続された第2のダイオードとからなり、前記第2のESD保護回路は、前記センサ素子の前記出力端に接続される前記IC素子の入力端と第2の電源電圧ラインとの間に前記入力端側をアノード側として接続された第3のダイオードと、前記入力端と第2のグラウンドラインとの間に前記入力端側をカソード側として接続された第4のダイオードとからなることを特徴とする請求項1記載のセンサ装置。前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第1のアナログスイッチと、前記出力端と前記第1のグラウンドラインとの間もしくは前記入力端と前記第2のグラウンドラインとの間に設けられた第2のアナログスイッチとリーク電流検出用抵抗の直列回路と、前記IC素子に設けられ前記第1のアナログスイッチおよび前記第2のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第1のアナログスイッチがオフ且つ前記第2のアナログスイッチがオンされた状態での第1の入力電圧を前記リーク電流検出用抵抗の抵抗値により除することでリーク電流値を求める第1演算部と、前記制御部により前記第1のアナログスイッチがオン且つ前記第2のアナログスイッチがオフされた状態での第2の入力電圧から前記リーク電流値と前記インピーダンスとの積を減算した値を求める第2演算部とを備えることを特徴とする請求項2記載のセンサ装置。前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられたアナログスイッチと、前記出力端と前記第1のグラウンドラインとの間もしくは前記入力端と前記第2のグラウンドラインとの間に設けられたリーク電流検出用抵抗と、前記IC素子に設けられ前記アナログスイッチを制御する機能を有する制御部と、前記制御部により前記アナログスイッチがオフされた状態での第1の入力電圧を前記抵抗の抵抗値により除することでリーク電流値を求める第1演算部と、前記制御部により前記第1のアナログスイッチがオンされた状態での第2の入力電圧から前記リーク電流値と前記インピーダンスとの積を減算した値を求める第2演算部とを備えることを特徴とする請求項2記載のセンサ装置。前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第1のアナログスイッチと、前記出力端と前記第1のグラウンドラインとの間もしくは前記入力端と前記第2のグラウンドラインとの間に設けられた第2のアナログスイッチとリーク電流検出用抵抗の直列回路と、前記第1の電源電圧ラインと前記出力端との間もしくは前記第2の電源電圧ラインと前記入力端との間に設けられた電流源と第3のアナログスイッチの直列回路と、前記IC素子に設けられ前記第1のアナログスイッチ、前記第2のアナログスイッチおよび前記第3のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第1のアナログスイッチがオフ且つ前記第2のアナログスイッチがオン且つ前記第3のアナログスイッチがオンされた状態での第1の入力電圧を前記電流源の電流値により除することで前記リーク電流検出用抵抗の抵抗値を求め、前記制御部により前記第1のアナログスイッチがオン且つ前記第2のアナログスイッチがオフ且つ前記第3のアナログスイッチがオンされた状態での第2の入力電圧を前記電流源の電流値により除することで前記インピーダンスを求める予備演算部と、前記制御部により前記第1のアナログスイッチがオフ且つ前記第2のアナログスイッチがオン且つ前記第3のアナログスイッチがオフされた状態での第3の入力電圧を前記予備演算部で求めた前記リーク電流検出用抵抗の抵抗値により除することでリーク電流値を求める第1演算部と、前記制御部により前記第1のアナログスイッチがオン且つ前記第2のアナログスイッチがオフ且つ前記第3のアナログスイッチがオフされた状態での第4の入力電圧から前記リーク電流値と前記予備演算部で求めた前記インピーダンスとの積を減算した値を求める第2演算部とを備えることを特徴とする請求項2記載のセンサ装置。前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第1のアナログスイッチと、前記出力端と前記第1のグラウンドラインとの間もしくは前記入力端と前記第2のグラウンドラインとの間に設けられた第2のアナログスイッチとリーク電流検出用抵抗の直列回路と、前記第1の電源電圧ラインと前記出力端との間に設けられた可変電流源と第3のアナログスイッチの直列回路と、前記IC素子に設けられ前記第1のアナログスイッチ、前記第2のアナログスイッチ、前記第3のアナログスイッチおよび前記可変電流源を制御する機能を有する制御部と、前記制御部により前記第1のアナログスイッチがオン且つ前記第2のアナログスイッチがオフ且つ前記第3のアナログスイッチがオンで、前記可変電流源が第1の電流値に制御された状態での第1の入力電圧と前記可変電流源が第2の電流値に制御された状態での第2の入力電圧との差分を、前記第1の電流値と前記第2の電流値との差分で除することで前記センサ部のインピーダンスを求め、前記制御部により前記第1のアナログスイッチがオフ且つ前記第2のアナログスイッチがオン且つ前記第3のアナログスイッチがオンで、前記可変電流源が第3の電流値に制御された状態での第3の入力電圧を前記第3の電流値により除することで前記リーク電流検出用抵抗の抵抗値を求める予備演算部と、前記制御部により前記第1のアナログスイッチがオフ且つ前記第2のアナログスイッチがオン且つ前記第3のアナログスイッチがオフされた状態での第4の入力電圧を前記予備演算部で求めた前記リーク電流検出用抵抗の抵抗値により除することでリーク電流値を求める第1演算部と、前記制御部により前記第1のアナログスイッチがオン且つ前記第2のアナログスイッチがオフ且つ前記第3のアナログスイッチがオフされた状態での第5の入力電圧から前記リーク電流値と前記予備演算部で求めた前記インピーダンスとの積を減算した値を求める第2演算部とを備えることを特徴とする請求項2記載のセンサ装置。前記センサ素子が、前記センサ部を複数備えたものであり、前記オフセットキャンセル手段は、前記センサ素子に設けられてなり前記センサ部と同構成のダミーセンサ部と、前記ダミーセンサ部と前記出力端との間に設けられた第1のアナログスイッチと、前記各センサ部それぞれと前記出力端との間に設けられた複数の第2のアナログスイッチと、前記IC素子に設けられ前記第1のアナログスイッチおよび前記各第2のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第1のアナログスイッチがオフ且つ1つの前記第2のアナログスイッチがオンされた状態での第1の入力電圧から、前記第1のアナログスイッチをオン且つ前記1つの前記第2のアナログスイッチがオンされた状態での第2の入力電圧を減算した値に2を乗じることで前記オフセット電圧を求める第1演算部と、前記第1の入力電圧から前記オフセット電圧を減算した値を求める第2演算部とを備えることを特徴とする請求項2記載のセンサ装置。前記センサ素子が、複数のセンサ部と、前記各センサ部それぞれと前記出力端との間に設けられた複数のアナログスイッチとを備えたものであり、前記オフセットキャンセル手段は、前記IC素子に設けられ前記各アナログスイッチを制御する機能を有する制御部と、前記制御部により1つの前記第1のアナログスイッチがオン且つ他の1つの前記第1のアナログスイッチがオフされた状態での第1の入力電圧と当該1つの前記第1のアナログスイッチがオン且つ当該他の1つの前記第1のアナログスイッチがオフされた状態での第2の入力電圧との差分に2を乗じることで前記オフセット電圧を求める第1演算部と、前記第2の入力電圧から前記オフセット電圧を減算した値を求める第2演算部とを備えることを特徴とする請求項2記載のセンサ装置。前記センサ素子が、複数のセンサ部と、前記各センサ部それぞれと前記出力端との間に設けられた複数のアナログスイッチとを備えたものであり、前記オフセットキャンセル手段は、前記IC素子に設けられ前記各アナログスイッチを制御する機能を有する制御部と、前記制御部によりランダムの選択された2つの前記アナログスイッチのうちの一方がオン且つ他方がオフされた状態での第1の入力電圧から、前記制御部によりランダムに選択された2つの前記アナログスイッチの両方がオンされた状態での第2の入力電圧を累算して累算回数で除した平均値を減算した値に2を乗じることで前記オフセット電圧を求める第1演算部と、前記第1の入力電圧から前記オフセット電圧を減算した値を求める第2演算部とを備えることを特徴とする請求項2記載のセンサ装置。前記オフセットキャンセル手段は、前記センサ素子に設けられて前記センサ部と同構成を有し前記センサ部に逆並列に接続されたダミーセンサ部と、前記ダミーセンサ部と前記出力端との間に設けられたアナログスイッチと、前記IC素子に設けられ前記アナログスイッチを制御する機能を有する制御部と、前記制御部により前記アナログスイッチがオフされた状態での第1の入力電圧から、前記制御部により前記第1のアナログスイッチがオンされた状態での第2の入力電圧に2を乗じた値を減算した値を求める演算部とを備えることを特徴とする請求項2記載のセンサ装置。前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第1のアナログスイッチと、前記出力端と前記第1のグラウンドラインとの間に設けられた第1のダミーセンサ部と第2のアナログスイッチと第2のダミーセンサ部との直列回路と、前記第2のアナログスイッチと前記第2のダミーセンサ部との直列回路に並列接続された第3のアナログスイッチと、前記IC素子に設けられ前記第1のアナログスイッチ、前記第2のアナログスイッチおよび前記第2のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第1のアナログスイッチがオフ且つ前記第2のアナログスイッチがオン且つ前記第3のアナログスイッチがオフされた状態での第1の入力電圧を2で除することでオフセット電圧を求める第1演算部と、前記制御部により前記第1のアナログスイッチがオン且つ前記第2のアナログスイッチがオフ且つ前記第3のアナログスイッチがオフされた状態での第2の入力電圧から前記オフセット電圧を減算した値を求める第2演算部とを備え、前記第1のダミーセンサ部および前記第2のダミーセンサ部の各々は、前記センサ素子に設けられて前記センサ部と同構成を有し、前記第1のダミーセンサ部と前記第2のダミーセンサ部とは逆直列に接続されていることを特徴とする請求項2記載のセンサ装置。センサ素子と、センサ素子の出力電圧を信号処理するIC素子とを備えたセンサ装置においては、センサ素子の出力電圧の振幅が小さく、センサ素子の出力インピーダンスが高いため、出力電圧を増幅して信号処理を行うことが多い。例えば、上述の赤外線センサモジュールでは、センサ素子である赤外線センサの出力電圧の振幅が小さく、赤外線センサの出力インピーダンスが高いため、IC素子に、赤外線センサの出力電圧を増幅する増幅回路、この増幅回路のアナログの出力電圧をアナログ-ディジタル変換するA/D変換回路などを設けることが考えられる。ところで、本願発明者らは、上述の赤外線センサモジュールのようなセンサ装置において、赤外線センサおよびIC素子それぞれのESDによる破壊を防止するために、赤外線センサおよびIC素子のそれぞれに、ESD保護回路を設けることを考えた。しかしながら、センサ素子である赤外線センサとIC素子とのそれぞれにESD保護回路を設けたセンサ装置では、各ESD保護回路に流れるリーク電流に起因したオフセット電圧が生じ、S/N比が低下してしまうことがあった。本発明は上記事由に鑑みて為されたものであり、その目的は、ESDに起因した破壊を防止することが可能であり且つ高精度化を図ることが可能なセンサ装置を提供することにある。本発明のセンサ装置は、検出対象の物理量に応じたアナログの出力電圧を発生するセンサ部および第1のESD保護回路を有するセンサ素子と、前記出力電圧を信号処理する信号処理回路および第2のESD保護回路を有するIC素子とを備えたセンサ装置であって、前記第1のESD保護回路および前記第2のESD保護回路に起因して前記センサ部に流れるリーク電流と前記センサ部のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段を備えることを特徴とする。このセンサ装置において、前記第1のESD保護回路は、前記センサ素子の高電位側の出力端と第1の電源電圧ラインとの間に前記出力端側をアノード側として接続された第1のダイオードと、前記センサ素子の前記出力端と第1のグラウンドラインとの間に前記出力端側をカソード側として接続された第2のダイオードとからなり、前記第2のESD保護回路は、前記センサ素子の前記出力端に接続される前記IC素子の入力端と第2の電源電圧ラインとの間に前記入力端側をアノード側として接続された第3のダイオードと、前記入力端と第2のグラウンドラインとの間に前記入力端側をカソード側として接続された第4のダイオードとからなることが好ましい。このセンサ装置において、前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第1のアナログスイッチと、前記出力端と前記第1のグラウンドラインとの間もしくは前記入力端と前記第2のグラウンドラインとの間に設けられた第2のアナログスイッチとリーク電流検出用抵抗の直列回路と、前記IC素子に設けられ前記第1のアナログスイッチおよび前記第2のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第1のアナログスイッチがオフ且つ前記第2のアナログスイッチがオンされた状態での第1の入力電圧を前記リーク電流検出用抵抗の抵抗値により除することでリーク電流値を求める第1演算部と、前記制御部により前記第1のアナログスイッチがオン且つ前記第2のアナログスイッチがオフされた状態での第2の入力電圧から前記リーク電流値と前記インピーダンスとの積を減算した値を求める第2演算部とを備えることが好ましい。このセンサ装置において、前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられたアナログスイッチと、前記出力端と前記第1のグラウンドラインとの間もしくは前記入力端と前記第2のグラウンドラインとの間に設けられたリーク電流検出用抵抗と、前記IC素子に設けられ前記アナログスイッチを制御する機能を有する制御部と、前記制御部により前記アナログスイッチがオフされた状態での第1の入力電圧を前記抵抗の抵抗値により除することでリーク電流値を求める第1演算部と、前記制御部により前記第1のアナログスイッチがオンされた状態での第2の入力電圧から前記リーク電流値と前記インピーダンスとの積を減算した値を求める第2演算部とを備えることが好ましい。このセンサ装置において、前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第1のアナログスイッチと、前記出力端と前記第1のグラウンドラインとの間もしくは前記入力端と前記第2のグラウンドラインとの間に設けられた第2のアナログスイッチとリーク電流検出用抵抗の直列回路と、前記第1の電源電圧ラインと前記出力端との間もしくは前記第2の電源電圧ラインと前記入力端との間に設けられた電流源と第3のアナログスイッチの直列回路と、前記IC素子に設けられ前記第1のアナログスイッチ、前記第2のアナログスイッチおよび前記第3のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第1のアナログスイッチがオフ且つ前記第2のアナログスイッチがオン且つ前記第3のアナログスイッチがオンされた状態での第1の入力電圧を前記電流源の電流値により除することで前記リーク電流検出用抵抗の抵抗値を求め、前記制御部により前記第1のアナログスイッチがオン且つ前記第2のアナログスイッチがオフ且つ前記第3のアナログスイッチがオンされた状態での第2の入力電圧を前記電流源の電流値により除することで前記インピーダンスを求める予備演算部と、前記制御部により前記第1のアナログスイッチがオフ且つ前記第2のアナログスイッチがオン且つ前記第3のアナログスイッチがオフされた状態での第3の入力電圧を前記予備演算部で求めた前記リーク電流検出用抵抗の抵抗値により除することでリーク電流値を求める第1演算部と、前記制御部により前記第1のアナログスイッチがオン且つ前記第2のアナログスイッチがオフ且つ前記第3のアナログスイッチがオフされた状態での第4の入力電圧から前記リーク電流値と前記予備演算部で求めた前記インピーダンスとの積を減算した値を求める第2演算部とを備えることが好ましい。このセンサ装置において、前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第1のアナログスイッチと、前記出力端と前記第1のグラウンドラインとの間もしくは前記入力端と前記第2のグラウンドラインとの間に設けられた第2のアナログスイッチとリーク電流検出用抵抗の直列回路と、前記第1の電源電圧ラインと前記出力端との間に設けられた可変電流源と第3のアナログスイッチの直列回路と、前記IC素子に設けられ前記第1のアナログスイッチ、前記第2のアナログスイッチ、前記第3のアナログスイッチおよび前記可変電流源を制御する機能を有する制御部と、前記制御部により前記第1のアナログスイッチがオン且つ前記第2のアナログスイッチがオフ且つ前記第3のアナログスイッチがオンで、前記可変電流源が第1の電流値に制御された状態での第1の入力電圧と前記可変電流源が第2の電流値に制御された状態での第2の入力電圧との差分を、前記第1の電流値と前記第2の電流値との差分で除することで前記センサ部のインピーダンスを求め、前記制御部により前記第1のアナログスイッチがオフ且つ前記第2のアナログスイッチがオン且つ前記第3のアナログスイッチがオンで、前記可変電流源が第3の電流値に制御された状態での第3の入力電圧を前記第3の電流値により除することで前記リーク電流検出用抵抗の抵抗値を求める予備演算部と、前記制御部により前記第1のアナログスイッチがオフ且つ前記第2のアナログスイッチがオン且つ前記第3のアナログスイッチがオフされた状態での第4の入力電圧を前記予備演算部で求めた前記リーク電流検出用抵抗の抵抗値により除することでリーク電流値を求める第1演算部と、前記制御部により前記第1のアナログスイッチがオン且つ前記第2のアナログスイッチがオフ且つ前記第3のアナログスイッチがオフされた状態での第5の入力電圧から前記リーク電流値と前記予備演算部で求めた前記インピーダンスとの積を減算した値を求める第2演算部とを備えることが好ましい。このセンサ装置において、前記センサ素子が、前記センサ部を複数備えたものであり、前記オフセットキャンセル手段は、前記センサ素子に設けられてなり前記センサ部と同構成のダミーセンサ部と、前記ダミーセンサ部と前記出力端との間に設けられた第1のアナログスイッチと、前記各センサ部それぞれと前記出力端との間に設けられた複数の第2のアナログスイッチと、前記IC素子に設けられ前記第1のアナログスイッチおよび前記各第2のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第1のアナログスイッチがオフ且つ1つの前記第2のアナログスイッチがオンされた状態での第1の入力電圧から、前記第1のアナログスイッチをオン且つ前記1つの前記第2のアナログスイッチがオンされた状態での第2の入力電圧を減算した値に2を乗じることで前記オフセット電圧を求める第1演算部と、前記第1の入力電圧から前記オフセット電圧を減算した値を求める第2演算部とを備えることが好ましい。このセンサ装置において、前記センサ素子が、複数のセンサ部と、前記各センサ部それぞれと前記出力端との間に設けられた複数のアナログスイッチとを備えたものであり、前記オフセットキャンセル手段は、前記IC素子に設けられ前記各アナログスイッチを制御する機能を有する制御部と、前記制御部により1つの前記第1のアナログスイッチがオン且つ他の1つの前記第1のアナログスイッチがオフされた状態での第1の入力電圧と当該1つの前記第1のアナログスイッチがオン且つ当該他の1つの前記第1のアナログスイッチがオフされた状態での第2の入力電圧との差分に2を乗じることで前記オフセット電圧を求める第1演算部と、前記第2の入力電圧から前記オフセット電圧を減算した値を求める第2演算部とを備えることが好ましい。このセンサ装置において、前記センサ素子が、複数のセンサ部と、前記各センサ部それぞれと前記出力端との間に設けられた複数のアナログスイッチとを備えたものであり、前記オフセットキャンセル手段は、前記IC素子に設けられ前記各アナログスイッチを制御する機能を有する制御部と、前記制御部によりランダムの選択された2つの前記アナログスイッチのうちの一方がオン且つ他方がオフされた状態での第1の入力電圧から、前記制御部によりランダムに選択された2つの前記アナログスイッチの両方がオンされた状態での第2の入力電圧を累算して累算回数で除した平均値を減算した値に2を乗じることで前記オフセット電圧を求める第1演算部と、前記第1の入力電圧から前記オフセット電圧を減算した値を求める第2演算部とを備えることが好ましい。このセンサ装置において、前記オフセットキャンセル手段は、前記センサ素子に設けられて前記センサ部と同構成を有し前記センサ部に逆並列に接続されたダミーセンサ部と、前記ダミーセンサ部と前記出力端との間に設けられたアナログスイッチと、前記IC素子に設けられ前記アナログスイッチを制御する機能を有する制御部と、前記制御部により前記アナログスイッチがオフされた状態での第1の入力電圧から、前記制御部により前記第1のアナログスイッチがオンされた状態での第2の入力電圧に2を乗じた値を減算した値を求める演算部とを備えることが好ましい。このセンサ装置において、前記オフセットキャンセル手段は、前記センサ部と前記出力端との間に設けられた第1のアナログスイッチと、前記出力端と前記第1のグラウンドラインとの間に設けられた第1のダミーセンサ部と第2のアナログスイッチと第2のダミーセンサ部との直列回路と、前記第2のアナログスイッチと前記第2のダミーセンサ部との直列回路に並列接続された第3のアナログスイッチと、前記IC素子に設けられ前記第1のアナログスイッチ、前記第2のアナログスイッチおよび前記第2のアナログスイッチを制御する機能を有する制御部と、前記制御部により前記第1のアナログスイッチがオフ且つ前記第2のアナログスイッチがオン且つ前記第3のアナログスイッチがオフされた状態での第1の入力電圧を2で除することでオフセット電圧を求める第1演算部と、前記制御部により前記第1のアナログスイッチがオン且つ前記第2のアナログスイッチがオフ且つ前記第3のアナログスイッチがオフされた状態での第2の入力電圧から前記オフセット電圧を減算した値を求める第2演算部とを備え、前記第1のダミーセンサ部および前記第2のダミーセンサ部の各々は、前記センサ素子に設けられて前記センサ部と同構成を有し、前記第1のダミーセンサ部と前記第2のダミーセンサ部とは逆直列に接続されていることが好ましい。本発明のセンサ装置においては、ESDに起因した破壊を防止することが可能であり且つ高精度化を図ることが可能となる。実施形態1以下では、本実施形態のセンサ装置について図1に基づいて説明する。センサ装置は、検出対象の物理量に応じた出力電圧を発生するセンサ部11および第1のESD保護回路12を有するセンサ素子1と、センサ部11の出力電圧を信号処理する信号処理回路21および第2のESD保護回路22を有するIC素子2とを備えている。図1は、aがセンサ装置の概略回路図、bがセンサ装置の等価回路図である。ここで、図1bでは、センサ部11の等価回路を、センサ部11の出力電圧の信号電圧に対応する電圧源Vsとセンサ部11のインピーダンスに対応する抵抗Rsとの直列回路で表してある。要するに、電圧源Vsの電圧は、センサ部11の信号電圧であり、抵抗Rsの抵抗値は、センサ部11のインピーダンスである。また、センサ装置は、第1のESD保護回路12および第2のESD保護回路22に起因してセンサ部11に流れるリーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段3を備えている。第1のESD保護回路12は、センサ素子1の高電位側の出力端と第1の電源電圧ラインVDD1との間に出力端側をアノード側として接続された第1のダイオードD1と、センサ素子1の出力端と第1のグラウンドラインVGND1との間に出力端側をカソード側として接続された第2のダイオードD2とからなる。したがって、第1のESD保護回路12は、2つのダイオードD1,D2の直列回路から構成される簡単な回路構成とすることができる。第2のESD保護回路22は、センサ素子1の出力端に接続されるIC素子2の入力端と第2の電源電圧ラインVDD2との間に当該入力端側をアノード側として接続された第3のダイオードD3と、当該入力端と第2のグラウンドラインVGND2との間に当該入力端側をカソード側として接続された第4のダイオードD4とからなる。したがって、第2のESD保護回路22は、2つのダイオードD3,D4の直列回路から構成される簡単な回路構成とすることができる。図1bでは、ダイオードD1~D4を電流源I1~I4それぞれとして表してある。なお、第1の電源電圧ラインVDD1の電位と、第2の電源電圧ラインVDD2の電位とは同電位とする。また、第1のグラウンドラインVGND1の電位と、第2のグラウンドラインVGND2の電位とは同電位とする。また、本実施形態のセンサ装置は、センサ素子1とIC素子2とが1つのパッケージ図示せずに収納されている。センサ素子1としては、例えば、サーモパイルからなるセンサ部11および第1のESD保護回路12が第1のシリコン基板の一表面側に形成された赤外線センサチップを用いることができる。センサ素子1のセンサ部11は、サーモパイルに限らず、例えば、サーミスタでもよい。また、センサ素子1のセンサ部11は、これらに限らず、電圧出力型の物理量センサ部や化学量センサ部であればよい。いずれにしても、センサ素子1は、センサ部11がアナログの出力電圧を発生する。IC素子2は、例えば、信号処理回路21として、増幅回路23、A/D変換回路24、ディジタル回路25および制御部26が第2のシリコン基板に形成されたICチップを用いることができる。増幅回路23としては、例えば、チョッパアンプを用いることができるが、チョッパアンプ以外のアンプを用いることもできる。A/D変換回路24としては、例えば、一重積分型A/D変換器や二重積分型A/D変換器などの積分型A/D変換器を用いることができる。また、A/D変換回路24としては、追従比較型A/D変換器や逐次比較型A/D変換器などの比較型A/D変換器を用いることもできる。制御部26は、増幅回路23、A/D変換回路24、ディジタル回路25などを制御する機能を有している。制御部26は、適宜のプログラムを搭載したマイクロコンピュータなどにより構成してもよいし、タイミングコントロール回路や、それぞれ所望の機能を実現するように設計した複数の回路などの組み合せにより構成してもよい。オフセットキャンセル手段3は、センサ部11とセンサ素子1の高電位側の出力端との間に設けられた第1のアナログスイッチSW1と、センサ素子1の高電位側の出力端と第1のグラウンドラインVGND1との間に設けられた第2のアナログスイッチSW2とリーク電流検出用抵抗Rcの直列回路とを備えている。また、オフセットキャンセル手段3は、IC素子2に設けられ第1のアナログスイッチSW1および第2のアナログスイッチSW2を制御する機能を有する上述の制御部26と、上述のディジタル回路25とを備えている。第1のアナログスイッチSW1および第2のアナログスイッチSW2は、nチャネルMOSトランジスタにより構成することが好ましく、これにより、pチャネルMOSトランジスタにより構成する場合に比べて、オン抵抗を低減できるとともに、高速動作が可能となる。第2のアナログスイッチSW2とリーク電流検出用抵抗Rcの直列回路は、センサ素子1の高電位側の出力端と第1のグラウンドラインVGND1との間ではなく、IC素子2の入力端ここでは、増幅回路23の入力端と第2のグラウンドラインVGND2との間に設けてもよい。ディジタル回路25は、制御部26により第1のアナログスイッチSW1がオフ且つ第2のアナログスイッチSW2がオンされた状態での第1の入力電圧VC1をリーク電流検出用抵抗Rcの抵抗値により除することでリーク電流値を求める第1演算部251と、制御部26により第1のアナログスイッチSW1がオン且つ第2のアナログスイッチSW2がオフされた状態での第2の入力電圧VC2からリーク電流値とセンサ部11のインピーダンスここでは、抵抗Rsの抵抗値との積を減算した値を求める第2演算部252とを備えている。ここで、ディジタル回路25は、リーク電流検出用抵抗Rcの抵抗値や抵抗Rsの抵抗値などを予め記憶させたメモリ253を備えている。また、リーク電流検出用抵抗Rcの抵抗値、抵抗Rsの抵抗値は、必ずしもメモリ253に記憶させる必要はなく、第1演算部251、第2演算部252それぞれにおいて既知であればよい。ディジタル回路25での演算に用いるリーク電流検出用抵抗Rc、抵抗Rsそれぞれの抵抗値は、予め測定した実測値やTEGtestelementgroupでの測定値からの推測値でもよいし、設計値でもよい。ここで、リーク電流ILの電流値リーク電流値をIL、リーク電流検出用抵抗Rcの抵抗値をRc、抵抗Rsの抵抗値をRsとすれば、第1の入力電圧VC1、第2の入力電圧VC2は、下記の1式、2式でそれぞれ表される。したがって、1式から分かるように、第1演算部251では、第1の入力電圧VC1をリーク電流検出用抵抗Rcの抵抗値により除することでリーク電流値ILを求めることができる。また、1式でリーク電流値ILが分かれば、第2演算部252では、第2の入力電圧VC2からリーク電流値ILとセンサ部11のインピーダンスここでは、抵抗Rsの抵抗値との積を減算した値、つまり、センサ部11の出力電圧から、リーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧雑音電圧をキャンセルした値を得ることができる。以上説明した本実施形態のセンサ装置では、センサ素子1、IC素子2が、第1のESD保護回路12、第2のESD保護回路22をそれぞれ備えていることにより、ESDに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第1のESD保護回路12および第2のESD保護回路22に起因してセンサ部11に流れるリーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段3を備えているので、高精度化を図ることが可能となる。また、本実施形態のセンサ装置では、オフセットキャンセル手段3が、上述の、第1のアナログスイッチSW1と、第2のアナログスイッチSW2とリーク電流検出用抵抗Rcの直列回路と、制御部26と、ディジタル回路25とを備えていることにより、比較的簡単な構成で、リーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルすることが可能となり、S/N比の向上による高精度化を図ることが可能となる。実施形態2以下では、本実施形態のセンサ装置について図2に基づいて説明する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。本実施形態のセンサ装置は、実施形態1のセンサ装置における第2のアナログスイッチSW2を備えていない点などが実施形態1のセンサ装置と相違する。したがって、本実施形態のセンサ装置におけるオフセットキャンセル手段3は、センサ部11と出力端との間に設けられたアナログスイッチSW1と、センサ素子1の出力端と第1のグラウンドラインVGND1との間に設けられたリーク電流検出用抵抗Rcと、IC素子2に設けられアナログスイッチSW1を制御する機能を有する制御部26と、ディジタル回路25とを備えている。リーク電流検出用抵抗Rcは、センサ素子1の出力端と第1のグラウンドラインVGND1との間ではなく、IC素子2の入力端と第2のグラウンドラインVGND2との間に設けてもよい。本実施形態のセンサ装置では、リーク電流検出用抵抗Rcと抵抗Rsとを並列接続した場合の合成抵抗を抵抗Rsの抵抗値で近似できる程度に、リーク電流検出用抵抗Rcの抵抗値を抵抗Rsの抵抗値よりも十分に大きな値に設定することが好ましい。ここで、リーク電流検出用抵抗Rcと抵抗Rsとを並列接続した場合の合成抵抗Rは、下記3式で表される。そして、リーク電流検出用抵抗Rcの抵抗値が、抵抗Rsの抵抗値のn倍であるとすると、合成抵抗Rは、下記4式で表すことができる。そして、数学的には、下記5式が成り立つ。したがって、合成抵抗Rを抵抗Rsの抵抗値で近似するには、nを十分大きくする必要がある、言い換えれば、リーク電流検出用抵抗Rcの抵抗値を抵抗Rsの抵抗値よりも十分大きくする必要がある。ここで、リーク電流検出用抵抗Rcの抵抗値は、抵抗Rsの抵抗値に比べて、より大きいほうが好ましいが、実際上は、リーク電流検出用抵抗Rcを設けるチップセンサ素子1あるいはIC素子2のサイズやレイアウト、不純物濃度などの関係で上限値が制限される。ディジタル回路25は、制御部26によりアナログスイッチSW1がオフされた状態での第1の入力電圧VC1をリーク電流検出用抵抗Rcの抵抗値により除することでリーク電流値ILを求める第1演算部251と、制御部26によりアナログスイッチSW1がオンされた状態での第2の入力電圧VC2からリーク電流値ILとセンサ部11のインピーダンスここでは、抵抗Rsの抵抗値との積を減算した値を求める第2演算部252とを備えている。制御部26は、実施形態1と同様、増幅回路23、A/D変換回路24、ディジタル回路25などを制御する機能も有している。ここで、第1の入力電圧VC1、第2の入力電圧VC2は、下記の6式、7式でそれぞれ表される。したがって、6式から分かるように、第1演算部251では、第1の入力電圧VC1をリーク電流検出用抵抗Rcの抵抗値により除することでリーク電流値ILを求めることができる。また、6式でリーク電流値ILが分かれば、第2演算部252では、第2の入力電圧VC2からリーク電流値ILとセンサ部11のインピーダンスここでは、抵抗Rsの抵抗値との積を減算した値、つまり、センサ部11の出力電圧から、リーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルした値を得ることができる。以上説明した本実施形態のセンサ装置では、実施形態1と同様、センサ素子1、IC素子2が、第1のESD保護回路12、第2のESD保護回路22をそれぞれ備えていることにより、ESDに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第1のESD保護回路12および第2のESD保護回路22に起因してセンサ部11に流れるリーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段3を備えているので、高精度化を図ることが可能となる。また、本実施形態のセンサ装置では、オフセットキャンセル手段3が、上述の、アナログスイッチSW1と、リーク電流検出用抵抗Rcと、制御部26と、ディジタル回路25とを備えているので、比較的簡単な構成で、リーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルすることが可能となり、S/N比の向上による高精度化を図ることが可能となる。また、本実施形態のセンサ装置では、実施形態1で説明した第2のアナログスイッチSW2が不要となるので、実施形態に比べて、より簡単な構成で、オフセット電圧をキャンセルすることが可能となる。実施形態3以下では、本実施形態のセンサ装置について図3に基づいて説明する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。本実施形態のセンサ装置は、第1の電源電圧ラインVDD1とセンサ素子1の高電位側の出力端との間に設けられた電流源IRと第3のアナログスイッチSW3の直列回路を備えている点や、ディジタル回路25の構成などが実施形態1のセンサ装置と相違する。本実施形態のセンサ装置におけるオフセットキャンセル手段3は、センサ部11とセンサ素子1の高電位側の出力端との間に設けられた第1のアナログスイッチSW1と、センサ素子1の高電位側の出力端と第1のグラウンドラインVGND1の間に設けられた第2のアナログスイッチSW2とリーク電流検出用抵抗Rcの直列回路とを備えている。また、オフセットキャンセル手段3は、第1の電源電圧ラインVDD1とセンサ素子1の高電位側の出力端との間に設けられた電流源IRと第3のアナログスイッチSW3の直列回路を備えている。また、オフセットキャンセル手段3は、IC素子2に設けられ第1のアナログスイッチSW1、第2のアナログスイッチSW2および第3のアナログスイッチSW3を制御する機能を有する制御部26を備えている。制御部26は、実施形態1と同様、増幅回路23、A/D変換回路24、ディジタル回路25などを制御する機能も有している。電流源IRは、定電流源である。この電流源IRは、例えば、カレントミラー回路と、このカレントミラー回路へ基準電流を与える基準電流源とで構成することができるが、電流源IRの構成は特に限定するものではない。また、第3のアナログスイッチSW3は、nチャネルMOSトランジスタにより構成することが好ましく、これにより、pチャネルMOSトランジスタにより構成する場合に比べて、オン抵抗を低減できるとともに、高速動作が可能となる。第2のアナログスイッチSW2とリーク電流検出用抵抗Rcの直列回路は、センサ素子1の高電位側の出力端と第1のグラウンドラインVGND1との間ではなく、IC素子2の入力端と第2のグラウンドラインとの間に設けてもよい。また、電流源IRと第3のアナログスイッチSW3の直列回路は、第1の電源電圧ラインVDD1とセンサ素子1の高電位側の出力端との間ではなく、第2の電源電圧ラインVDD2とIC素子2の入力端との間に設けてもよい。本実施形態のセンサ装置では、リーク電流検出用抵抗Rcの抵抗値および抵抗Rsの抵抗値それぞれが未知の値であることを前提としている。これは、リーク電流検出用抵抗Rc、抵抗Rsそれぞれの抵抗値が、製造ばらつきや、誤差、温度変動などによって設計値からずれてしまうことがあるからである。本実施形態のセンサ装置では、電流源IRの電流値をリーク電流値ILよりも十分に大きな値に設定することが好ましい。また、本実施形態のセンサ装置では、電流源IRの電流値と抵抗Rsとの積よりも、信号電圧に対応する電圧源Vsの電圧値が十分に小さくなるように、電流源IRの電流値を設定することが好ましい。ここで、電流源IRの電流値をIR、電流源IRの電流値が、リーク電流値ILのn倍であるとすると、第1のアナログスイッチSW1がオフ且つ第2のアナログスイッチSW2がオン且つ第3のアナログスイッチSW3がオンされた状態でのディジタル回路25の第1の入力電圧VC11は、下記8式で表すことができる。そして、数学的には、下記9式が成り立つ。したがって、VC11をIR×Rcで近似するには、nを十分大きくする必要がある、言い換えれば、電流源IRの電流値をリーク電流値ILよりも十分大きくする必要がある。また、電流源IRの電流値と抵抗Rsとの積が、電圧源Vsの電圧値信号電圧のm倍であるとすると、第1のアナログスイッチSW1がオン且つ第2のアナログスイッチSW2がオフ且つ第3のアナログスイッチSW3がオンされた状態での第2の入力電圧VC12は、下記10式で表すことができる。そして、数学的には、下記11式が成り立つ。したがって、VC12をIR×Rsで近似するには、mを十分大きくする必要がある、言い換えれば、電流源IRの電流値と抵抗Rsとの積を、電圧源Vsの電圧値よりも十分大きくする必要がある。ディジタル回路25は、制御部26により第1のアナログスイッチSW1がオフ且つ第2のアナログスイッチSW2がオン且つ第3のアナログスイッチSW3がオンされた状態での第1の入力電圧VC11を電流源IRの電流値により除することでリーク電流検出用抵抗Rcの抵抗値を求め、制御部26により第1のアナログスイッチSW1がオン且つ第2のアナログスイッチSW2がオフ且つ第3のアナログスイッチSW3がオンされた状態での第2の入力電圧VC12を電流源IRの電流値により除することでセンサ部11のインピーダンスここで、抵抗Rsの抵抗値を求める予備演算部250を備えている。また、ディジタル回路25は、制御部26により第1のアナログスイッチSW1がオフ且つ第2のアナログスイッチSW2がオン且つ第3のアナログスイッチSW3がオフされた状態での第3の入力電圧VC13を予備演算部250で求めたリーク電流検出用抵抗Rcの抵抗値により除することでリーク電流値ILを求める第1演算部251を備えている。また、ディジタル回路25は、制御部26により第1のアナログスイッチSW1がオン且つ第2のアナログスイッチSW2がオフ且つ第3のアナログスイッチSW3がオフされた状態での第4の入力電圧VC14からリーク電流値ILと予備演算部250で求めたインピーダンスとの積を減算した値を求める第2演算部252を備えている。ここで、電流源IRの電流値をIR、リーク電流検出用抵抗Rcの抵抗値をRc、抵抗Rsの抵抗値をRsとすれば、第1の入力電圧VC11、第2の入力電圧VC12は、下記の12式、13式でそれぞれ表される。したがって、12式から分かるように、予備演算部250では、第1の入力電圧VC11を電流値IRにより除することでリーク電流検出用抵抗Rcの抵抗値を求めることができる。また、13式から分かるように、予備演算部250では、第2の入力電圧VC12を電流値IRにより除することで抵抗Rsの抵抗値を求めることができる。また、第3の入力電圧VC13、第4の入力電圧VC14は、下記の14式、15式でそれぞれ表される。したがって、14式から分かるように、第1演算部251では、第3の入力電圧VC13を抵抗Rcの抵抗値により除することでリーク電流値ILを求めることができる。また、14式でリーク電流値ILが分かれば、第2演算部252では、第4の入力電圧VC14からリーク電流値ILとセンサ部11のインピーダンスここでは、抵抗Rsの抵抗値との積を減算した値、つまり、センサ部11の出力電圧から、リーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧雑音電圧をキャンセルした値を得ることができる。以上説明した本実施形態のセンサ装置では、実施形態1と同様、センサ素子1、IC素子2が、第1のESD保護回路12、第2のESD保護回路22をそれぞれ備えていることにより、ESDに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第1のESD保護回路12および第2のESD保護回路22に起因してセンサ部11に流れるリーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段3を備えているので、高精度化を図ることが可能となる。また、本実施形態のセンサ装置では、オフセットキャンセル手段3が、上述の、第1のアナログスイッチSW1と、第2のアナログスイッチSW2と抵抗Rcの直列回路と、電流源IRと第3のアナログスイッチSW3の直列回路と、制御部26と、ディジタル回路25とを備えているので、リーク電流検出用抵抗Rcの抵抗値、センサ部11のインピーダンスここでは、抵抗Rsの抵抗値が未知であっても、リーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルすることが可能となり、S/N比の向上による高精度化を図ることが可能となる。また、本実施形態のセンサ装置では、第3のアナログスイッチSW3をオンとする場合に、オン時間を短くすることにより、センサ素子1の自己発熱を抑制することが可能となり、予備演算部250にて求める、リーク電流検出用抵抗Rcの抵抗値、センサ部11のインピーダンスそれぞれの精度を向上させることが可能となる。しかして、本実施形態のセンサ装置では、センサ部11およびリーク電流検出用抵抗Rcの製造ばらつきや温度変動などに起因した精度の変化を抑制することが可能となる。実施形態4以下では、本実施形態のセンサ装置について図4に基づいて説明する。なお、実施形態3と同様の構成要素には同一の符号を付して説明を省略する。本実施形態のセンサ装置は、電流源IRが、可変電流源により構成してある点などが実施形態3のセンサ装置と相違する。なお、以下では、電流源IRを可変電流源IRとも称する。本実施形態のセンサ装置におけるオフセットキャンセル手段3は、センサ部11とセンサ素子1の高電位側の出力端との間に設けられた第1のアナログスイッチSW1と、センサ素子1の高電位側の出力端と第1のグラウンドラインVGND1の間に設けられた第2のアナログスイッチSW2とリーク電流検出用抵抗Rcの直列回路とを備えている。また、オフセットキャンセル手段3は、第1の電源電圧ラインVDD1とセンサ素子1の高電位側の出力端との間に設けられた可変電流源IRと第3のアナログスイッチSW3の直列回路を備えている。可変電流源IRは、ゲート同士が接続された2つのMOSトランジスタM1,M2を有するカレントミラー回路と、このカレントミラー回路の一方のMOSトランジスタM1に直列的に接続されカレントミラー回路へ基準電流を与える基準電流源I0とを備え、他方のMOSトランジスタM2に、MOSトランジスタM3と第4のアナログスイッチSW4の直列回路を並列的に接続してある。第4のアナログスイッチSW4は、MOSトランジスタにより構成することができる。この第4のアナログスイッチSW4は、制御部26により制御される。したがって、可変電流源IRは、制御部26によって第4のアナログスイッチSW4を制御することによって、この可変電流源IRの電流値を変化させることができる。また、オフセットキャンセル手段3は、IC素子2に設けられ第1のアナログスイッチSW1、第2のアナログスイッチSW2、第3のアナログスイッチSW3および可変電流源IRを制御する機能を有する制御部26を備えている。制御部26は、実施形態1と同様、増幅回路23、A/D変換回路24、ディジタル回路25などを制御する機能も有している。また、ディジタル回路25は、センサ部11のインピーダンスここでは、抵抗Rsの抵抗値および電流検出用抵抗Rcの抵抗値を求める予備演算部250を備えている。予備演算部250は、制御部26により第1のアナログスイッチSW1がオン且つ第2のアナログスイッチSW2がオフ且つ第3のアナログスイッチSW3がオンで、可変電流源IRが第1の電流値I1に制御された状態での第1の入力電圧VC21と可変電流源IRが第2の電流値I2に制御された状態での第2の入力電圧VC22との差分を、第1の電流値I1と第2の電流値I2との差分で除することでセンサ部11のインピーダンスを求める。また、予備演算部250は、制御部26により第1のアナログスイッチSW1がオフ且つ第2のアナログスイッチSW2がオン且つ第3のアナログスイッチSW3がオンで、可変電流源IRが第3の電流値I3に制御された状態での第3の入力電圧VC23を第3の電流値I3により除することで電流検出用抵抗Rcの抵抗値を求める。また、ディジタル回路25は、制御部26により第1のアナログスイッチSW1がオフ且つ第2のアナログスイッチSW2がオン且つ第3のアナログスイッチSW3がオフされた状態での第4の入力電圧VC24を予備演算部250で求めたリーク電流検出用抵抗Rcの抵抗値により除することでリーク電流値ILを求める第1演算部251を備えている。また、ディジタル回路25は、制御部26により第1のアナログスイッチSW1がオン且つ第2のアナログスイッチSW2がオフ且つ第3のアナログスイッチSW3がオフされた状態での第5の入力電圧VC25からリーク電流値ILと予備演算部250で求めたインピーダンスとの積を減算した値を求める第2演算部とを備えている。ここで、上述の第1の入力電圧VC21は、下記16式で表すことができる。また、上述の第2の入力電圧VC22は、下記17式で表すことができる。16式と17式とから、第1の入力電圧VC21と第2の入力電圧VC22との差分は、下記18式で表すことができる。また、上述の第3の入力電圧VC23は、下記19式で表すことができる。したがって、18式から分かるように、予備演算部250では、|VC21-VC22|をI1-I2により除することで抵抗Rsの抵抗値を求めることができる。また、19式から分かるように、予備演算部250では、第3の入力電圧VC23を第3の電流値I3により除することでリーク電流検出用抵抗Rcの抵抗値を求めることができる。また、第4の入力電圧VC24、第5の入力電圧VC25は、下記の20式、21式でそれぞれ表される。したがって、20式から分かるように、第1演算部251では、第4の入力電圧VC24をリーク電流検出用抵抗Rcの抵抗値により除することでリーク電流値ILを求めることができる。また、20式でリーク電流値ILが分かれば、21式から分かるように、第2演算部252では、第5の入力電圧VC25からリーク電流値ILとセンサ部11のインピーダンスここでは、抵抗Rsの抵抗値との積を減算した値、つまり、センサ部11の出力電圧から、リーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧雑音電圧をキャンセルした値を得ることができる。以上説明した本実施形態のセンサ装置では、実施形態1と同様、センサ素子1、IC素子2が、第1のESD保護回路12、第2のESD保護回路22をそれぞれ備えていることにより、ESDに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第1のESD保護回路12および第2のESD保護回路22に起因してセンサ部11に流れるリーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段3を備えているので、高精度化を図ることが可能となる。また、本実施形態のセンサ装置では、オフセットキャンセル手段3が、上述の、第1のアナログスイッチSW1と、第2のアナログスイッチSW2とリーク電流検出用抵抗Rcの直列回路と、電流源IRと第3のアナログスイッチSW3の直列回路と、制御部26と、ディジタル回路25とを備えているので、リーク電流検出用抵抗Rcの抵抗値、センサ部11のインピーダンスここでは、抵抗Rsの抵抗値が未知の場合でも、リーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルすることが可能となり、S/N比の向上による高精度化を図ることが可能となる。また、本実施形態のセンサ装置では、センサ部11およびリーク電流検出用抵抗Rcの製造ばらつきや温度変動などに起因した精度の変化を抑制することが可能となる。実施形態5以下では、本実施形態のセンサ装置について図5に基づいて説明する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。本実施形態のセンサ装置は、センサ素子1が、センサ部11を複数備えている点などが相違する。本実施形態のセンサ装置におけるオフセットキャンセル手段3は、センサ素子1に設けられてなりセンサ部11と同構成のダミーセンサ部11Dと、ダミーセンサ部11Dとセンサ素子1の高電位側の出力端との間に設けられた第1のアナログスイッチSW11とを備えている。ここで、ダミーセンサ部11Dが、センサ部11と同構成ということは、仕様が同じであることを意味し、ダミーセンサ部11Dの特性がセンサ部11の特性と略同じであることを意味する。したがって、センサ部11の出力電圧の信号電圧に対応する電圧源Vs1の電圧をVs、センサ部11のインピーダンスに対応する抵抗Rs1の抵抗値をRsとすれば、ダミーセンサ部11Dの出力電圧の信号電圧に対応する電圧源Vs2の電圧をVs、ダミーセンサ部11Dのインピーダンスに対応する抵抗Rs2の抵抗値をRsとみなすことができる。センサ素子1としては、例えば、特開2010-237117号公報に開示された赤外線アレイセンサのように、感温部および当該感温部の出力電圧を取り出すためのMOSトランジスタを具備する複数の画素部が、半導体基板シリコン基板の一表面側において2次元アレイ状に配置されており、全ての感温部の出力を時系列的に読み出すことが可能なものを用いることができる。この場合、各感温部の各々が、センサ部11を構成し、各MOSトランジスタの各々が第2のアナログスイッチSW12を構成する。また、感温部と同じ構成のダミーの感温部を設けることで、このダミーの感温部が、ダミーセンサ部11Dを構成する。なお、この赤外線アレイセンサを温度センサとして用いる場合には、半導体基板の温度を一定に保つことで感温部におけるサーモパイルの冷接点の温度を一定温度に保つペルチェ素子を用いるか、あるいは、冷接点の温度を検出するサーミスタを設けることが好ましい。また、オフセットキャンセル手段3は、各センサ部11それぞれとセンサ素子1の高電位側の出力端との間に設けられた複数の第2のアナログスイッチSW12と、IC素子2に設けられ第1のアナログスイッチSW11および各第2のアナログスイッチSW12を制御する機能を有する制御部26とを備えている。また、ディジタル回路25は、制御部26により第1のアナログスイッチSW11がオフ且つ1つの第2のアナログスイッチSW12がオンされた状態での第1の入力電圧V31から、第1のアナログスイッチSW11をオン且つ上記1つの第2のアナログスイッチSW12がオンされた状態での第2の入力電圧V32を減算した値に2を乗じることでオフセット電圧を求める第1演算部2531を備えている。また、ディジタル回路25は、第1の入力電圧V31から第1演算部2531にて求めたオフセット電圧を減算した値を求める第2演算部2532とを備えている。上述の第1の入力電圧V31は、第2の入力電圧VC32は、下記の22式、23式でそれぞれ表される。したがって、第1演算部2531では、下記の24式で表されるオフセット電圧を求めることができる。そして、第2演算部2532では、下記の25式で、第1の入力電圧V31から第1演算部2531にて求めたオフセット電圧を減算した値を求めることができる。以上説明した本実施形態のセンサ装置では、実施形態1と同様、センサ素子1、IC素子2が、第1のESD保護回路12、第2のESD保護回路22をそれぞれ備えていることにより、ESDに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第1のESD保護回路12および第2のESD保護回路22に起因してセンサ部11に流れるリーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段3を備えているので、高精度化を図ることが可能となる。また、本実施形態のセンサ装置では、製造時にダミーセンサ部11Dをセンサ部11と同時に形成することが可能であり、第1のスイッチング素子SW11を各第2のスイッチング素子SW12と同時に形成することが可能なので、実施形態1のようなリーク電流検出用抵抗Rcを形成するためのプロセスを追加する必要がなく、製造プロセスの簡略化を図れるとともに、製造コストの低コスト化を図ることが可能となる。実施形態6以下では、本実施形態のセンサ装置について図6に基づいて説明する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。本実施形態のセンサ装置は、センサ素子1が、複数のセンサ部11と、各センサ部11それぞれとセンサ素子1の高電位側の出力端との間に設けられた複数のアナログスイッチSW1説明の便宜上、複数のアナログスイッチSW1をアナログスイッチSW11~SW1nと称することもあるとを備えている点などが相違する。ここで、複数のセンサ部11は、同構成である。要するに、複数センサ部11は、仕様が同じであり、特性が略同じである。したがって、各センサ部11それぞれの出力電圧の信号電圧に対応する電圧源Vs1のVsnの電圧をVs、各センサ部11それぞれのインピーダンスに対応する抵抗Rs1~Rsnの抵抗値をRsとみなすことができる。本実施形態のセンサ装置におけるオフセットキャンセル手段3は、IC素子2に設けられ各アナログスイッチSW1を制御する機能を有する制御部26を備えている。また、オフセットキャンセル手段3におけるディジタル回路25は、第1演算部2541と、第2演算部2542とを備えている。第1演算部2541は、制御部26により1つの第1のアナログスイッチSW1例えば、第1のアナログスイッチSW11がオン且つ他の1つの第1のアナログスイッチSW1例えば、第1のアナログスイッチSW12がオフされた状態での第1の入力電圧V41と、当該1つの第1のアナログスイッチSW1がオン且つ当該他の1つの第1のアナログスイッチSW1がオフされた状態での第2の入力電圧V42との差分に2を乗じることでリーク電流ILに起因したオフセット電圧を求める。また、第2演算部2542は、第2の入力電圧V42から第1演算部2541にて求めたオフセット電圧を減算した値を求める。上述の第1の入力電圧V41は、第2の入力電圧VC42は、下記の26式、27式でそれぞれ表される。したがって、第1演算部2541では、下記の28式で表されるオフセット電圧を求めることができる。そして、第2演算部2542では、下記の29式で、第2の入力電圧V42から第1演算部2541にて求めたオフセット電圧を減算した値を求めることができる。以上説明した本実施形態のセンサ装置では、実施形態1と同様、センサ素子1、IC素子2が、第1のESD保護回路12、第2のESD保護回路22をそれぞれ備えていることにより、ESDに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第1のESD保護回路12および第2のESD保護回路22に起因してセンサ部11に流れるリーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段3を備えているので、高精度化を図ることが可能となる。また、本実施形態のセンサ装置では、センサ素子1にオフセットキャンセル手段3のための特別の構成を付加する必要がなく、実施形態1のようなリーク電流検出用抵抗Rcを形成するためのプロセスを追加する必要がないので、センサ素子1のコストアップを防止することができる。実施形態7以下では、本実施形態のセンサ装置について図7に基づいて説明する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。本実施形態のセンサ装置は、センサ素子1が、複数のセンサ部11と、各センサ部11それぞれとセンサ素子1の高電位側の出力端との間に設けられた複数のアナログスイッチSW1説明の便宜上、複数のアナログスイッチSW1をアナログスイッチSW11~SW1nと称することもあるとを備えている点などが相違する。ここで、複数のセンサ部11は、同構成である。要するに、複数センサ部11は、仕様が同じであり、特性が略同じである。したがって、各センサ部11それぞれの出力電圧の信号電圧に対応する電圧源Vs1のVsnの電圧をVs、各センサ部11それぞれのインピーダンスに対応する抵抗Rs1~Rsnの抵抗値をRsとみなすことができる。本実施形態のセンサ装置におけるオフセットキャンセル手段3は、IC素子2に設けられ各アナログスイッチSW1を制御する機能を有する制御部26を備えている。オフセット手段3におけるディジタル回路25は、制御部26によりランダムの選択された2つのアナログスイッチSW1のうちの一方がオン且つ他方がオフされた状態での第1の入力電圧V51から、制御部26によりランダムに選択された2つのアナログスイッチSW1の両方がオンされた状態での第2の入力電圧V52を累算して累算回数で除した平均値を減算した値に2を乗じることでオフセット電圧を求める第1演算部2551と、第1の入力電圧V51からオフセット電圧を減算した値を求める第2演算部2552とを備えている。ここで、制御部26は、複数例えば、64個のアナログスイッチSWから任意の2つのアナログスイッチSW1をランダムに選択するための擬似乱数発生回路26aと、上述の累算回数をカウントするカウンタ26bとを備えている。また、第1演算部2551は、第2の入力電圧V52を累算する累算回路25511と、累算回路25511の出力を制御部26から与えられる累算回数で除する除算器25512とを備えている。なお、累算回路25511での累算値およびカウンタ26bのカウント値は、第2演算部2552での演算を行われる度にリセットされる。上述の第1の入力電圧V51は、第2の入力電圧VC52は、下記の30式、31式でそれぞれ表される。したがって、第1演算部2531では、第2の入力電圧VC52の平均値をVC52aveとすれば、下記の32式で表されるオフセット電圧を求めることができる。また、第2演算部2552では、下記の33式により、信号電圧に相当するVsを求めることができる。以上説明した本実施形態のセンサ装置では、実施形態1と同様、センサ素子1、IC素子2が、第1のESD保護回路12、第2のESD保護回路22をそれぞれ備えていることにより、ESDに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第1のESD保護回路12および第2のESD保護回路22に起因してセンサ部11に流れるリーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段3を備えているので、高精度化を図ることが可能となる。また、本実施形態のセンサ装置では、センサ素子1にオフセットキャンセル手段3のための特別の構成を付加する必要がなく、実施形態1のようなリーク電流検出用抵抗Rcを形成するためのプロセスを追加する必要がないので、センサ素子1のコストアップを防止することができる。また、本実施形態のセンサ装置では、第2の入力電圧VC52の平均値VC52aveを利用してオフセット電圧を求めるので、センサ部11のインピーダンスのばらつきの影響を軽減することが可能となる。実施形態8以下では、本実施形態のセンサ装置について図8に基づいて説明する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。本実施形態のセンサ装置におけるオフセットキャンセル手段3は、センサ素子1に設けられてセンサ部11と同構成を有しセンサ部11に逆並列に接続されたダミーセンサ部11Dを備えている。ここで、ダミーセンサ部11Dが、センサ部11と同構成ということは、仕様が同じであることを意味し、ダミーセンサ部11Dの特性がセンサ部11の特性と略同じであることを意味する。したがって、センサ部11の出力電圧の信号電圧に対応する電圧源Vs1の電圧をVs、センサ部11のインピーダンスに対応する抵抗Rs1の抵抗値をRsとすれば、ダミーセンサ部11Dの出力電圧の信号電圧に対応する電圧源Vs2の電圧をVs、ダミーセンサ部11Dのインピーダンスに対応する抵抗Rs2の抵抗値をRsとみなすことができる。また、ダミーセンサ部11Dおよびセンサ部11は、極性を有するものであり、ダミーセンサ部11Dの-側が、センサ部11の側と接続され、ダミーセンサ部11Dの側が、センサ部11の-側と接続されることによって、逆並列に接続されている。このような逆並列に接続する構成は、例えば、センサ部11およびダミーセンサ部11Dがサーモパイルの場合、センサ部11とダミーセンサ部11Dとを接続する配線のレイアウトを適宜設計することで容易に実現できる。また、オフセットキャンセル手段3は、ダミーセンサ部11Dとセンサ素子1の高電位側の出力端との間に設けられたアナログスイッチSW1を備えている。また、オフセットキャンセル手段3は、IC素子2に設けられアナログスイッチSW1を制御する機能を有する制御部26を備えている。また、オフセットキャンセル手段3におけるディジタル回路25は、制御部26によりアナログスイッチSW1がオフされた状態での第1の入力電圧V61から、制御部26により第1のアナログスイッチSW1がオンされた状態での第2の入力電圧V62に2を乗じた値を減算した値を求める演算部256を備えている。上述の第1の入力電圧V61は、第2の入力電圧VC62は、下記の34式、35式でそれぞれ表される。したがって、演算部256では、下記の36式で表されるオフセット電圧を求めることができる。また、演算部256では、下記の37式により、信号電圧に相当するVsを求めることができる。以上説明した本実施形態のセンサ装置では、実施形態1と同様、センサ素子1、IC素子2が、第1のESD保護回路12、第2のESD保護回路22をそれぞれ備えていることにより、ESDに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第1のESD保護回路12および第2のESD保護回路22に起因してセンサ部11に流れるリーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段3を備えているので、高精度化を図ることが可能となる。また、本実施形態のセンサ装置では、製造時にダミーセンサ部11Dをセンサ部11と同時に形成することが可能なので、実施形態1のようなリーク電流検出用抵抗Rcを形成するためのプロセスを追加する必要がなく、製造プロセスの簡略化を図れるとともに、製造コストの低コスト化を図ることが可能となる。また、本実施形態のセンサ装置では、上述の36式に示したように、第2の入力電圧VC62からオフセット電圧を容易に求めることができる。実施形態9以下では、本実施形態のセンサ装置について図9に基づいて説明する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。本実施形態のセンサ装置におけるオフセットキャンセル手段3は、センサ部11とセンサ素子1の高電位側の出力端との間に設けられた第1のアナログスイッチSW31と、センサ素子1の高電位側の出力端と第1のグラウンドラインVGND1との間に設けられた第1のダミーセンサ部11D1と第2のアナログスイッチSW32と第2のダミーセンサ部11D2との直列回路とを備えている。また、オフセットキャンセル手段3は、第2のアナログスイッチSW32と第2のダミーセンサ部11D2との直列回路に並列接続された第3のアナログスイッチSW33を備えている。各アナログスイッチSW31~SW33は、nチャネルMOSトランジスタにより構成することが好ましく、これにより、pチャネルMOSトランジスタにより構成する場合に比べて、オン抵抗を低減できるとともに、高速動作が可能となる。また、オフセットキャンセル手段3は、IC素子2に設けられ第1のアナログスイッチSW31、第2のアナログスイッチSW32および第3のアナログスイッチSW13を制御する機能を有する制御部26を備えている。また、オフセットキャンセル手段3におけるディジタル回路25は、制御部26により第1のアナログスイッチSW31がオフ且つ第2のアナログスイッチSW2がオン且つ第3のアナログスイッチSW33がオフされた状態での第1の入力電圧V71を2で除することでオフセット電圧を求める第1演算部2571と、制御部26により第1のアナログスイッチSW31がオン且つ第2のアナログスイッチSW32がオフ且つ第3のアナログスイッチSW33がオフされた状態での第2の入力電圧V71からオフセット電圧を減算した値を求める第2演算部2572とを備えている。また、第1のダミーセンサ部11D1および第2のダミーセンサ部11D2の各々は、センサ素子1に設けられてセンサ部11と同構成を有している。また、第1のダミーセンサ部11D1と第2のダミーセンサ部11D2とは、逆直列に接続されている。ここで、第1のダミーセンサ部11D1および第2のダミーセンサ部11D2が、センサ部11と同構成ということは、仕様が同じであることを意味し、第1のダミーセンサ部11D1および第2のダミーセンサ部11D2の特性がセンサ部11の特性と略同じであることを意味する。したがって、センサ部11の出力電圧の信号電圧に対応する電圧源Vsの電圧をVs、センサ部11のインピーダンスに対応する抵抗Rsの抵抗値をRsとすれば、各ダミーセンサ部11D1,11D2の出力電圧の信号電圧に対応する電圧源Vs1,Vs2の電圧をVs、各ダミーセンサ部11D1,11D2のインピーダンスに対応する抵抗Rs1,Rs2の抵抗値をRsとみなすことができる。また、各ダミーセンサ部11D1,11D2およびセンサ部11は、極性を有するものであり、第1のダミーセンサ部11D1の側が、センサ部11の側と接続され、第1のダミーセンサ部11D1の-側が、第2のアナログスイッチSW32を介して第2のダミーセンサ部11D2の-側と接続され、第2のダミーセンサ部11D2の側が、センサ部11の-側と接続されている。このような接続関係は、例えば、センサ部11および各ダミーセンサ部11D1,11D2がサーモパイルの場合、これらを接続する配線のレイアウトを適宜設計することで容易に実現できる。上述の第1の入力電圧V71は、第2の入力電圧VC72は、下記の38式、39式でそれぞれ表される。したがって、第1の演算部2571では、下記の40式で表されるオフセット電圧を求めることができる。本実施形態のセンサ装置におけるオフセットキャンセル手段3では、第1の入力電圧V71が、センサ部11の2倍のインピーダンスとリーク電流とで決まるので、センサ部11のインピーダンス抵抗Rsの抵抗値が実施形態1よりも小さい場合でも、オフセット電圧を精度よく求めることが可能となる。また、第2の演算部2572では、下記の41式により、信号電圧に相当するVsを求めることができる。以上説明した本実施形態のセンサ装置では、実施形態1と同様、センサ素子1、IC素子2が、第1のESD保護回路12、第2のESD保護回路22をそれぞれ備えていることにより、ESDに起因した破壊を防止することが可能となる。そして、本実施形態のセンサ装置では、第1のESD保護回路12および第2のESD保護回路22に起因してセンサ部11に流れるリーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段3を備えているので、高精度化を図ることが可能となる。また、本実施形態のセンサ装置では、第1のダミーセンサ部11D1をセンサ部11として用いることもできる。この場合には、制御部26により第1のアナログスイッチSW31がオフ且つ第2のアナログスイッチSW2がオフ且つ第3のアナログスイッチSW33がオンされた状態での第3の入力電圧V73からオフセット電圧を減算すればよい。ここで、第3の入力電圧V73は、下記の42式で表される。したがって、本実施形態のセンサ装置は、第1のダミーセンサ部11D1をセンサ部11として用いる場合でも、第1のESD保護回路12および第2のESD保護回路22に起因してセンサ部11に流れるリーク電流ILとセンサ部11のインピーダンスとで決まるオフセット電圧をキャンセルするオフセットキャンセル手段3を備えているので、高精度化を図ることが可能となる。"