行列状に配置された複数の発光画素を備える表示装置の駆動方法であって、前記複数の発光画素はそれぞれ、発光する発光期間と発光しない非発光期間とを有し、前記複数の発光画素の行のうち2つの行毎の発光画素に、2つの行毎の順で同時に黒信号電圧を印加することで、前記2つの行毎の発光画素の非発光期間を同時に開始するとともに、前記2つの行毎の発光画素の一方には、当該一方に対応するデータ信号電圧を書き込み、前記2つの行毎の発光画素の他方に、当該他方に対応するデータ信号電圧を書き込むとともに、前記2つの行毎の発光画素にそれぞれ書き込まれたデータ信号電圧に基づき、前記2つの行毎の発光画素を同時に発光させることで、前記2つの行毎の発光画素の発光期間を同時に開始する、表示装置の駆動方法。前記複数の発光画素はそれぞれ、発光期間と非発光期間とで1フレーム期間を構成し、前記複数の発光画素すべての1フレーム期間における発光期間を実施することで、立体視画像を構成する右眼用の画像および左眼用の画像の一方を表示し、当該1フレーム期間に続く次の1フレーム期間における発光期間を実施することで、前記右眼用の画像および左眼用の画像の他方を表示することにより、前記右眼用の画像および前記左眼用の画像を順次目視可能とする眼鏡を介してユーザに立体映像を視認させる、請求項1に記載の表示装置の駆動方法。前記2つの行毎の発光画素のうちの一方は、前記複数の発光画素の行の奇数行および偶数行の一方に属し、前記2つの行毎の発光画素のうちの他方は、前記複数の発光画素の行の奇数行および偶数行の他方に属する、請求項1に記載の表示装置の駆動方法。前記2つの行毎の発光画素のうちの一方は、前記複数の発光画素の上半分領域および下半分領域のうちの一方に属し、前記2つの行毎の発光画素のうちの他方は、前記複数の発光画素の上半分領域および下半分領域の他方に属する、請求項1に記載の表示装置の駆動方法。行列状に配置され、それぞれ発光する発光期間と発光しない非発光期間とを有する複数の発光画素と、前記複数の発光画素の行のうち2つ行毎の発光画素に、2つの行毎の順で同時に黒信号電圧を印加することで、前記2つの行毎の発光画素の非発光期間を同時に開始するとともに、前記2つの行毎の発光画素の一方には当該一方に対応するデータ信号電圧を書き込み、前記2つの行毎の発光画素の他方には当該他方に対応するデータ信号電圧を書き込むとともに、前記2つの行毎の発光画素にそれぞれ書き込まれたデータ信号電圧に基づき、前記2つの行毎の発光画素を同時に発光させることで、前記2つの行毎の発光画素の発光期間を同時に開始する制御部とを備える、表示装置。前記複数の発光画素の各々は、少なくとも、発光素子と、電圧を保持するための蓄積容量と、前記黒信号電圧を供給する第1電源線と前記蓄積容量の第1電極との導通および非導通を切り換える第1スイッチと、データ信号電圧を供給するための信号線と前記蓄積容量の第2電極との導通および非導通を切り換える第2スイッチと、前記蓄積容量の第2電極と前記駆動トランジスタのソース電極との導通および非導通を切り換える第3スイッチと、ゲート電極が前記蓄積容量の第1電極と導通しており、前記蓄積容量の第2電極に保持されたデータ信号電圧がソース電極と導通した場合に、当該データ信号電圧に応じた電流を前記発光素子に流すことにより前記発光素子を発光させる駆動トランジスタとを備え、前記第1スイッチと前記第2スイッチとの導通および非導通は、同期して切り換えられる、請求項5に記載の表示装置。しかしながら、特許文献1に記載の画像表示装置では、次のような課題がある。特許文献1に記載の画像表示装置は、立体映像表示時に、走査線駆動回路への書き込み速度を2倍2倍速とした上で、一括点灯を行う駆動方法である。そして、この駆動方法では、2倍の書き込み速度に対応する高速動作対応のシフトレジスタが必要である。しかし、このような高速動作に対応するシフトレジスタを実現するのが難しく、コストがかかる。さらに、画素書き込みを実現するのが困難であるという課題もある。本発明は上述の問題に鑑みてなされたものであり、書き込み速度が1倍のままでも従来と同等の発光期間を確保し3D映像表示を可能とする表示装置およびその駆動方法を提供することを目的とする。上記目的を達成するために、本発明の表示装置は、行列状に配置された複数の発光画素を備える表示装置の駆動方法であって、前記複数の発光画素はそれぞれ、発光する発光期間と発光しない非発光期間とを有し、前記複数の発光画素の行のうち2つの行毎の発光画素に、2つの行毎の順で同時に黒信号電圧を印加することで、前記2つの行毎の発光画素の非発光期間を同時に開始するとともに、前記2つの行毎の発光画素の一方には、当該一方に対応するデータ信号電圧を書き込み、前記2つの行毎の発光画素の他方に、当該他方に対応するデータ信号電圧を書き込むとともに、前記2つの行毎の発光画素にそれぞれ書き込まれたデータ信号電圧に基づき、前記2つの行毎の発光画素を同時に発光させることで、前記2つの行毎の発光画素の発光期間を同時に開始する。本発明によれば、書き込み速度が1倍のままでも従来と同等の発光期間を確保し3D映像表示を可能とする表示装置およびその駆動方法を実現することができる。本発明に係る表示装置の駆動方法の一態様は、行列状に配置された複数の発光画素を備える表示装置の駆動方法であって、前記複数の発光画素はそれぞれ、発光する発光期間と発光しない非発光期間とを有し、前記複数の発光画素の行のうち2つの行毎の発光画素に、2つの行毎の順で同時に黒信号電圧を印加することで、前記2つの行毎の発光画素の非発光期間を同時に開始するとともに、前記2つの行毎の発光画素の一方には、当該一方に対応するデータ信号電圧を書き込み、前記2つの行毎の発光画素の他方に、当該他方に対応するデータ信号電圧を書き込むとともに、前記2つの行毎の発光画素にそれぞれ書き込まれたデータ信号電圧に基づき、前記2つの行毎の発光画素を同時に発光させることで、前記2つの行毎の発光画素の発光期間を同時に開始する。また、前記複数の発光画素はそれぞれ、発光期間と非発光期間とで1フレーム期間を構成し、前記複数の発光画素すべての1フレーム期間における発光期間を実施することで、立体視画像を構成する右眼用の画像および左眼用の画像の一方を表示し、当該1フレーム期間に続く次の1フレーム期間における発光期間を実施することで、前記右眼用の画像および左眼用の画像の他方を表示することにより、前記右眼用の画像および前記左眼用の画像を順次目視可能とする眼鏡を介してユーザに立体映像を視認させるとしてもよい。ここで、前記2つの行毎の発光画素のうちの一方は、前記複数の発光画素の行の奇数行および偶数行の一方に属し、前記2つの行毎の発光画素のうちの他方は、前記複数の発光画素の行の奇数行および偶数行の他方に属するとしてもよい。また、前記2つの行毎の発光画素のうちの一方は、前記複数の発光画素の上半分領域および下半分領域のうちの一方に属し、前記2つの行毎の発光画素のうちの他方は、前記複数の発光画素の上半分領域および下半分領域の他方に属するとしてもよい。また、本発明に係る表示装置の一態様は、行列状に配置され、それぞれ発光する発光期間と発光しない非発光期間とを有する複数の発光画素と、前記複数の発光画素の行のうち2つ行毎の発光画素に、2つの行毎の順で同時に黒信号電圧を印加することで、前記2つの行毎の発光画素の非発光期間を同時に開始するとともに、前記2つの行毎の発光画素の一方には当該一方に対応するデータ信号電圧を書き込み、前記2つの行毎の発光画素の他方には当該他方に対応するデータ信号電圧を書き込むとともに、前記2つの行毎の発光画素にそれぞれ書き込まれたデータ信号電圧に基づき、前記2つの行毎の発光画素を同時に発光させることで、前記2つの行毎の発光画素の発光期間を同時に開始する制御部とを備える。ここで、前記複数の発光画素の各々は、少なくとも、発光素子と、電圧を保持するための蓄積容量と、前記黒信号電圧を供給する第1電源線と前記蓄積容量の第1電極との導通および非導通を切り換える第1スイッチと、データ信号電圧を供給するための信号線と前記蓄積容量の第2電極との導通および非導通を切り換える第2スイッチと、前記蓄積容量の第2電極と前記駆動トランジスタのソース電極との導通および非導通を切り換える第3スイッチと、ゲート電極が前記蓄積容量の第1電極と導通しており、前記蓄積容量の第2電極に保持されたデータ信号電圧がソース電極と導通した場合に、当該データ信号電圧に応じた電流を前記発光素子に流すことにより前記発光素子を発光させる駆動トランジスタとを備え、前記第1スイッチと前記第2スイッチとの導通および非導通は、同期して切り換えられるとしてもよい。実施の形態1以下、本発明に係る表示装置およびその駆動方法について、実施の形態に基づいて説明するが、本発明は、請求の範囲の記載に基づいて特定される。よって、以下の実施の形態における構成要素のうち、請求項に記載されていない構成要素は、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。なお、各図は、模式図であり、必ずしも厳密に図示したものではない。本実施の形態において、本発明に係る表示装置は、画像表示の切り替えと同期して左右の眼の視界を交互に遮蔽するシャッター付き眼鏡と共に使用される立体視画像表示装置に適用した例である。以下、本発明に係る表示装置は、有機ELElectroluminescence素子を発光素子として用いる場合の例について説明する。図1は、本発明の実施の形態1に係る表示装置の機能ブロック図の一例である。図1に示す表示装置1は、表示パネル制御回路2と、走査線駆動回路3と、データ線駆動回路5と、表示パネル6と、シャッター制御回路7と、シャッター付き眼鏡8とを備える。表示パネル6は、例えば有機ELパネルである。また、表示パネル6は、互いに平行に配置されたN例えばN=1080本の走査線と、N本のマージ線と、これらの走査線、マージ線に対して直交して配置されたM本のソース信号線を有する図示せず。さらに、表示パネル6は、ソース信号線と走査線との各交点に、薄膜トランジスタおよびEL素子から構成される画素回路図示せずを有する。以下、同一の走査線に対応して配置された画素回路を、適宜、表示ラインという。すなわち、表示パネル6は、M個のEL素子を有する表示ラインをN本並べた構成となっている。表示パネル制御回路2は、本発明の制御部に相当する。表示パネル制御回路2は、行列状に配置され、それぞれ発光する発光期間と発光しない非発光期間とを有する複数の発光画素画素回路の行のうち2つ行毎の発光画素画素回路に、2つの行毎の順で同時に黒信号電圧を印加することにより、2つの行毎の発光画素画素回路の非発光期間を同時に開始する。それとともに非発光期間の開始時に、2つの行毎の発光画素画素回路の一方には当該一方に対応するデータ信号電圧を書き込む。表示パネル制御回路2は、黒信号電圧を印加後、2つの行毎の発光画素画素回路の他方には当該他方に対応するデータ信号電圧を書き込み、当該対応するデータ信号電圧の書き込みの終了後に非発光期間を終了させる。そして、表示パネル制御回路2は、非発光期間の終了とともに、2つの行毎の発光画素画素回路にそれぞれ書き込まれたデータ信号電圧に基づき、2つの行毎の発光画素画素回路を同時に発光させる。それにより、表示パネル制御回路2は、2つの行毎の発光画素画素回路の発光期間を同時に開始する。具体的には、表示パネル制御回路2は、表示データ信号S1に基づいてデータ線駆動回路5を制御するための制御信号S2を生成し、生成した制御信号S2をデータ線駆動回路5へ出力する。また、表示パネル制御回路2は、入力される同期信号に基づいて走査線駆動回路3を制御するための制御信号S3を生成する。そして、表示パネル制御回路2は、生成した制御信号S3を走査線駆動回路3へ出力する。ここで、表示データ信号S1は、映像信号、垂直同期信号、および水平同期信号を含む表示データを示す信号である。映像信号は、フレームごとに左眼用画像の階調情報である各画素値および右眼用画像の階調情報である各画素値を指定する信号である。垂直同期信号は、画面に対する垂直方向の処理のタイミングについて同期を取るための信号であり、ここでは、フレームごとの左眼用画像および右眼用画像のそれぞれの処理タイミングの基準となる信号である。水平同期信号は、画面に対する水平方向の処理のタイミングについて同期を取るための信号であり、ここでは、表示ラインごとの処理タイミングの基準となる信号である。また、制御信号S2は、映像信号および水平同期信号を含む。制御信号S3は、垂直同期信号および水平同期信号をそれぞれ含む。データ線駆動回路5は、表示パネル制御回路2で生成された制御信号S2に基づいて、表示パネル6のソース信号線を駆動する。より具体的には、データ線駆動回路5は、映像信号および水平同期信号に基づいて、各画素回路にソース信号を出力する。走査線駆動回路3は、表示パネル制御回路2で生成された制御信号S3に基づいて、表示パネル6の走査線を駆動する。より具体的には、走査線駆動回路3は、垂直同期信号および水平同期信号に基づいて、各画素回路に走査信号、マージ信号を、少なくとも表示ライン単位で出力する。シャッター制御回路7は、表示データ信号S1に基づいて、シャッター付き眼鏡8に対してシャッター切り替えを指示するためのシャッター制御信号S4を生成する。そして、シャッター制御回路7は、例えば赤外線通信により、生成したシャッター制御信号S4をシャッター付き眼鏡8へ送信する。換言すると、シャッター制御回路7は、左右の目の視界を交互に遮蔽することが可能な眼鏡の、遮蔽状態の切り替えタイミングを制御する遮蔽タイミング制御手段である。シャッター付き眼鏡8は、例えば、液晶シャッターを両眼のレンズ部分に配置した眼鏡である。すなわち、シャッター付き眼鏡8は、シャッター制御信号S4に応じて左右のレンズの遮蔽状態を切り替えることにより、表示パネル6が表示する映像を、左右の目に対して交互に入力させる。以上のように、表示装置1は構成される。なお、表示装置1は、例えば、図示しないが、CPUCentralProcessingUnit、制御プログラムを格納したROMReadOnlyMemoryなどの記憶媒体、RAMRandomAccessMemoryなどの作業用メモリ、および通信回路を有するとしてもよい。例えば、表示データ信号S1は、例えば、CPUが制御プログラムを実行することにより生成される。図2は、本発明の実施の形態1に係る表示装置の有する発光画素の回路構成を示す図である。図2に示す画素回路60は、表示パネル6が有する一画素であり、データ線68を介して供給されたデータ信号電圧データ信号により発光する機能を有する。画素回路60は、本発明の発光画素に相当し、行列状に配置されている。画素回路60は、駆動トランジスタ61と、スイッチ62aと、スイッチ62bと、スイッチ62cと、蓄積容量63と、EL素子64とを備えている。また、画素回路60には、データ信号電圧を供給するためのデータ線68と、駆動トランジスタ61のドレイン電極の電位を決定するための高電圧側電源線であるELアノード電源線66と、EL素子64の第2電極に接続された低電圧側電源線であるELカソード電源線67と、走査線69aと、マージ線69bと、蓄積容量63の第1電極の電圧値を規定する基準電圧黒信号電圧を供給する基準電圧電源線65とが接続されている。EL素子64は、本発明の発光素子に相当し、行列状に配置され、それぞれ発光する発光期間と発光しない非発光期間とを有する。EL素子64は、駆動トランジスタ61の駆動電流により発光する。EL素子64は、例えば有機EL素子である。EL素子64は、カソード第2電極が、ELカソード電源線67に接続され、アノード第1電極が、駆動トランジスタ61のソースソース電極に接続されている。ここで、ELカソード電源線67に供給されている電圧はVsであり、例えば0vである。駆動トランジスタ61は、EL素子64への電流の供給を制御する電圧駆動の駆動素子であり、EL素子64に電流を流すことでEL素子64を発光させる。具体的には、駆動トランジスタ61は、ゲート電極が蓄積容量63の第1電極と導通しており、蓄積容量63の第2電極に保持されたデータ信号電圧がソース電極と導通した場合に、当該データ信号電圧に応じた電流をEL素子64に流すことによりEL素子64を発光させる。駆動トランジスタ61は、ゲートゲート電極が、スイッチ62cおよびスイッチ62bを介してデータ線68に接続され、ソースソース電極がEL素子64のアノード第1電極に接続され、ドレインドレイン電極が、ELアノード電源線66に接続されている。ここで、ELアノード電源線66に供給されている電圧はVddであり、例えば20Vである。これにより、駆動トランジスタ61は、ゲート電極に供給されたデータ信号電圧データ信号を、そのデータ信号電圧データ信号に対応した信号電流に変換し、変換された信号電流をEL素子64に供給する。蓄積容量63は、駆動トランジスタ61の流す電流量を決める電圧を保持する。具体的には、蓄積容量63の第2電極節点B側の電極は、駆動トランジスタ61のソースELカソード電源線67側とEL素子64のアノード第1電極との間に、スイッチ62cを介して接続されている。蓄積容量63の第1電極節点A側の電極は、駆動トランジスタ61のゲートに接続されている。また、蓄積容量63の第1電極は、基準電圧電源線65とスイッチ62aを介して接続されている。蓄積容量63は、例えば、スイッチ62aがオフ状態となった後も、印加された基準電圧黒信号電圧を維持し、継続して駆動トランジスタ61のゲートにその基準電圧黒信号電圧を供給する。また、蓄積容量63は、スイッチ62bがオン状態になった場合に、第2電極にデータ信号電圧が印加され、スイッチ62bがオフ状態になった後、そのデータ信号電圧を第2電極に保持する。そして、蓄積容量63は、スイッチ62cがオン状態になった場合に、第2電極に保持しているデータ信号電圧を駆動トランジスタ61のソースに印加する。それにより、駆動トランジスタ61にEL素子64へ駆動電流を供給させる。なお、蓄積容量63は、データ信号電圧を、そのデータ信号電圧に静電容量を積算した電荷で保持する。スイッチ62aは、本発明における第1スイッチに相当し、基準電圧黒信号電圧を供給する基準電圧電源線65第1電源線と蓄積容量63の第1電極との導通および非導通を切り換える。具体的には、スイッチ62aは、ドレインおよびソースの一方の端子が基準電圧電源線65に接続され、ドレインおよびソースの他方の端子が蓄積容量63の第1電極に接続され、ゲートが走査線69aに接続されているスイッチングトランジスタである。換言すると、スイッチ62aは、蓄積容量63の第1電極駆動トランジスタ61のゲートに対して黒信号電圧基準電圧を与える機能を有する。スイッチ62bは、本発明における第2スイッチに相当し、データ信号電圧を供給するための信号線と蓄積容量63の第2電極との導通および非導通を切り換える。具体的には、スイッチ62bは、ドレインおよびソースの一方の端子がデータ線68に接続され、ドレインおよびソースの他方の端子が蓄積容量63の第2電極に接続され、ゲートが走査線69aに接続されているスイッチングトランジスタである。換言すると、スイッチ62bは、データ線68を介して供給された映像信号電圧映像信号に応じたデータ信号電圧データ信号を蓄積容量63の第2電極に書き込むための機能を有する。このように、スイッチ62aとスイッチ62bのゲートは共に走査線69aに接続されている。スイッチ62cは、本発明における第3スイッチに相当し、蓄積容量63の第2電極と駆動トランジスタ61のソースとの導通および非導通を切り換える。具体的には、スイッチ62cは、ドレインおよびソースの一方の端子が駆動トランジスタ61のソースに接続され、ドレインおよびソースの他方の端子が蓄積容量63の第2電極に接続され、ゲートがマージ線69bに接続されているトランジスタである。換言すると、スイッチ62cは、蓄積容量63の第2電極にデータ信号電圧を書き込む書き込み期間において蓄積容量63の第2電極と駆動トランジスタ61とを切り離す機能を有する。以上のように画素回路60は構成されている。なお、画素回路60を構成するスイッチ62a~スイッチ62cはn型TFTとして、以下では説明を行うが、それに限られない。スイッチ62a~スイッチ62cは、p型TFTであってもよい。その場合、走査線69aに入力されるゲート信号の極性を反転させるだけで同様に実施が可能である。また、基準電圧電源線65、ELアノード電源線66およびELカソード電源線67の電圧は次のように設定されている。ELアノード電源線66の電圧-ELカソード電源線67の電圧>EL素子64の最大階調表示時に必要な電圧駆動トランジスタ61が飽和領域で動作するために必要なドレインソース間電圧また、基準電圧電源線65の電圧-ELカソード電源線67の電圧<駆動トランジスタ61の閾値電圧EL素子64の閾値電圧次に、図2に示す画素回路の動作の概要2D動作時について説明する。図3は、図2に示す画素回路の2D駆動時の動作概要を説明するためのタイミングチャートである。表示パネル制御回路2は、複数の画素回路60のそれぞれにおいて、1フレーム期間内に、映像信号に対応したデータ信号電圧データ信号を蓄積容量63に書き込む動作、および、蓄積容量63に書き込まれた電圧に基づきEL素子64を発光させる動作を行う。ここで、映像信号に対応したデータ信号電圧を蓄積容量63に書き込む期間を書き込み期間T1とする。また、蓄積容量63に書き込まれた電圧に基づきEL素子64を発光させる期間を点灯期間T3発光期間とする。また、書き込み期間T1後、点灯期間T3までの間を非点灯期間T2とする。書込み期間T1書き込み期間T1において、データ線駆動回路5は、例えば表示階調に対応する階調電圧などのデータ信号電圧例えばD1を、データ線68を介して画素回路60に書き込む。このとき、走査線駆動回路3は、走査線69aに印加する走査信号をハイレベルにすることで、スイッチ62aおよびスイッチ62bを導通状態にする。これにより蓄積容量63の両端において、節点Aには基準電圧電源線65により基準電圧が印加され、節点Bにはデータ線68から入力されるデータ信号電圧D1が印加される。また、走査線駆動回路3は、書き込み期間T1において、マージ線69bに印加するマージ信号をローレベルにすることで、スイッチ62cを非導通状態にしている。これは、データ線68を介して節点Bにデータ信号電圧D1を書き込みやすくすることと、EL素子64にデータ線68を介して供給されるデータ信号電圧D1による電流が流れないようにするためである。非点灯期間T2走査線駆動回路3は、非点灯期間T2を必要に応じて挿入する。例えば、走査線駆動回路3は、黒挿入期間として機能する非点灯期間T2が必要でない場合には、非点灯期間T2を挿入しなくてもよい。非点灯期間T2において、走査線駆動回路3は、走査線69aに印加する走査信号をローレベルにする。それにより走査線駆動回路3は、スイッチ62aおよびスイッチ62bを非導通状態にする。また、走査線駆動回路3は、非点灯期間T2においても、マージ線69bに印加するマージ信号をローレベルに維持する。つまり、走査線駆動回路3は、非点灯期間T2において、スイッチ62cを非導通状態に維持する。換言すると、書込み期間T1が終了後、節点Aには基準電圧黒信号電圧が印加されている。そして、走査線駆動回路3によりスイッチ62aおよびスイッチ62bが非導通状態となり、節点Aの基準電圧黒信号電圧は保持されたままとなる。そのため、駆動トランジスタ61のソースゲート間電圧は基準電圧電源線65の基準電圧黒信号電圧とELカソード電源17の電圧との電位差よりもEL素子64に印加される電圧の分低くなる。つまり、駆動トランジスタ61のソースゲート間電圧は、少なくとも駆動トランジスタ61の閾値電圧以下の電圧しか印加されない。したがって、駆動トランジスタ61にはドレイン電流が流れず、EL素子64にも電流が流れない。このようにして、表示パネル制御回路2は、画素回路60を非点灯期間T2として動作させる。なお、この非点灯期間T2として動作するためには、スイッチ62aにより節点Aの電圧が基準電圧電源線65の基準電圧となっていればよい。すなわち、節点Bの電圧は何であってもよい。点灯期間T3点灯期間T3において、走査線駆動回路3は、走査線69aに印加する走査信号はローレベルに維持する。すなわち、走査線駆動回路3は、スイッチ62aおよびスイッチ62bを非導通状態のままで維持する。一方、走査線駆動回路3は、点灯期間T3において、マージ線69bに印加するマージ信号をハイレベルにする。それにより、走査線駆動回路3は、スイッチ62cを導通状態にする。換言すると、点灯期間T3において、走査線駆動回路3は、マージ線69bのマージ信号をハイレベルにすることでスイッチ62cを導通状態にする。それにより、節点Bのデータ信号電圧D1が駆動トランジスタ61のソースに印加され、駆動トランジスタ61のソースゲート間電圧は蓄積容量63に印加された電圧となる。つまり、蓄積容量63の電圧に応じて駆動トランジスタ61にドレイン電流が流れる。ドレイン電流はEL素子64に入力され、EL素子64が発光する。このとき、駆動トランジスタ61のソース電位、節点B、節点Aの電圧は、EL素子64の電流-電圧特性に基づき上昇する。このようにして、駆動トランジスタ61は、書込み期間T1に書き込まれたデータ信号電圧D1に基づいてドレイン電流をEL素子64に供給し、EL素子64を発光させる。換言すると、EL素子64に必要な電圧は、ブートストラップ動作により節点A、節点Bの変化により確保される。以上のようにして、表示パネル制御回路2は、画素回路60に対して、上述した書込み期間T1、非点灯期間T2および点灯期間T3を実施することで、画素回路60に階調表示をさせることができる。なお、上記では、説明を簡便にするため1画素の動作について説明を行った。次に、表示画面全体表示パネル6全体における画素回路60の動作について説明する。まず、図2に示す画素回路60を用いて、従来の方法で2D駆動させた場合の動作の詳細について説明する。図4は、図2に示す画素回路60を用いた表示装置の2D駆動時の動作の一例を説明するためのタイミングチャートである。図5は、図4に示す2D駆動時の発光パターンの一例を示す図である。図4において、横軸は時間を表している。また横軸方向には、表示パネル6を構成するn行の画素回路60のうち対応する行の画素回路60に対する走査線69a走査線69a[1]~走査線69a[n]、マージ線69bマージ線69b[1]~マージ線69b[n]に発生する電圧の波形図が示されている。また、図4には、データ線68を介して、表示パネル6に印加されるデータ信号電圧D1~が示されている。一方、図5において、横軸は時間を表している。また、縦軸には、表示行すなわち表示パネル6を構成するn行の画素回路60のうち対応する行の画素回路60が示されている。図5では、2D駆動の時に1フレーム期間走査した際の発光パターンが示されている。なお、図5に示す非発光とは、対応する行の画素回路60が非発光であることを示しており、上記の書き込み期間T1と非点灯期間T2とを加えた期間に相当する。また、図5に示す発光とは、対応する行の画素回路60が発光していることを示しており、上記の点灯期間T3発光期間に相当する。図4に示すように、表示パネル制御回路2は、表示パネル6を構成するn行の画素回路60に対して線順次走査を行う。具体的には、1フレーム期間内にける時刻t0~時刻t1において、表示パネル制御回路2は、1行目の画素回路60に対して書込み期間T1を実施する。次に、時刻t2~時刻t4において、表示パネル制御回路2は、1行目の画素回路60に対して非点灯期間T2を実施する。最後に、時刻t4~時刻t15において、表示パネル制御回路2は、1行目の画素回路60に対して点灯期間T3を実施する。また、1フレーム期間内にける時刻t2~時刻t3において、表示パネル制御回路2は、2行目の画素回路60に対して書込み期間T1を実施する。次に、時刻t2~時刻t5において、表示パネル制御回路2は、2行目の画素回路60に対して非点灯期間T2を実施する。最後に、時刻t5において、表示パネル制御回路2は、1行目の画素回路60に対して点灯期間T3を開始する。同様にして、表示パネル制御回路2は、表示パネル6を構成する3行目以降の画素回路60に対して線順次走査を行う。なお、上述したように、対応する行の画素回路60の書き込み期間T1において、走査信号走査線69a[n]をハイレベルにするタイミングとマージ信号マージ線69b[n]をローレベルにするタイミングは同期している。このようにして、表示パネル制御回路2は、表示パネル6を構成するn行の画素回路60に対して線順次走査を行う。つまり、表示パネル制御回路2は、表示パネル6を構成するn行の画素回路60の表示行ごとに、書込み期間T1、非点灯期間T2および点灯期間T3を実施する。それにより、図5のような発光パターンを得る。なお、図5のような発光パターンを示す走査方法のままでは、立体表示3D表示を行うことはできない。3D表示を行う場合においては、左眼用表示パターンの発光と、右眼用表示パターンの発光を交互に行い、めがね等によって、交互に人間の目に視認させる必要がある。以下、3D表示を行うための特徴的な走査方法駆動方法について具体的に説明する。図6は、本発明の実施の形態1に係る表示装置の3D駆動時の動作の一例を説明するためのタイミングチャートである。図7は、本発明の実施の形態1に係る表示装置の3D駆動時の発光パターンの一例を示す図である。ここで、図6に示す縦軸および横軸は図4と同様のため説明を省略する。同様に、図7に示す縦軸および横軸は図5と同様のため説明を省略する。図6および図7では、表示パネル6画面を2分割し、それぞれのブロックで上の行から順に走査を実施する場合の例として、表示パネル6画面の上下を2分割し、それぞれのブロック上半分の画面および下半分の画面で上の行から順に走査を実施する場合の例を示している。本実施の形態のおける特徴的な走査方法駆動方法は、図2に示す画素回路60の構成により実現できる。すなわち、まず、走査線駆動回路3に、表示パネル6を構成するn行の画素回路60以下、表示行とも記載のうち、対応するデータ信号電圧が入力される行の画素回路60とともに、その行とは異なる行を同時に走査走査信号をハイレベルにさせる。そして、表示行のうちの上記異なる行に、対応するデータ信号電圧が入力される際、走査線駆動回路3に上記異なる行を再度走査走査信号をハイレベルにさせる。つまり、本実施の形態では、1~n/2行目の画素回路60上半分の表示行に対しては、データ信号電圧が入力される行に対応させて1回のみの走査を行う。一方、n/21行目~n行目の画素回路60下半分の表示行に対しては、1~n/2行目の画素回路60上半分の表示行に走査されるとき、および、データ信号電圧が入力されるときデータ信号電圧が入力される行に対応させての2回の走査を行う。このように、表示行のうちの下半分の行において、走査線69aを1フレーム期間中に2回走査するようにすることにより、映像書込みを行う前に非発光53状態を実現し、発光期間の位相をずらすことができる。以下、図6を用いて、より具体的に説明する。まず、1フレーム期間内にける時刻t20~時刻t21において、表示パネル制御回路2は、1行目の画素回路60に対して書込み期間T1を実施し、n/21行目の画素回路60に対して書込み期間T1の一部を実施する。すなわち、データ線駆動回路5は、例えば表示階調に対応する階調電圧などのデータ信号電圧例えばD1を、データ線68を介して1行目の画素回路60に書き込む。このとき、走査線駆動回路3は、1行目の画素回路60に対応する走査線69aに印加する走査信号をハイレベルにすることで、スイッチ62aおよびスイッチ62bを導通状態にする。これにより、1行目の画素回路60における蓄積容量63の両端において、節点A第1電極には基準電圧電源線65により基準電圧黒信号電圧が印加され、節点B第2電極にはデータ線68から入力されるデータ信号電圧D1が印加される。また、走査線駆動回路3は、時刻t20において、1行目の画素回路60に対応するマージ線69bに印加するマージ信号をローレベルにすることで、1行目の画素回路60におけるスイッチ62cを非導通状態にしている。これは、1行目の画素回路60に対応するデータ線68を介して節点Bにデータ信号電圧D1を書き込みやすくすることと、EL素子64にデータ線68を介して供給されるデータ信号電圧D1による電流が流れないようにするためである。ここで、1行目の画素回路60における節点Aに基準電圧黒信号電圧が印加されることは、1行目の画素回路60における駆動トランジスタ61のゲートに基準電圧黒信号電圧が印加されることである。それにより、駆動トランジスタ61のゲートに残存する電圧をリセットすることができるとともに、EL素子64の発光は完全停止する。つまり、1行目の画素回路60における駆動トランジスタ61のゲートに基準電圧黒信号電圧が印加されることは、EL素子を黒表示することに相当する。そのため、1行目の画素回路60における駆動トランジスタ61のゲートに基準電圧黒信号電圧が印加されることを、以下黒書き込みまたは黒挿入という。一方、1行目の画素回路60における節点Bにはデータ線68から入力されるデータ信号電圧D1が印加される。したがって、図2に示す画素回路60の構成を用いると、1行目の画素回路60では、節点A点には基準電圧黒信号電圧が印加されるので黒書き込みを実施できる。また同時に、節点B点には、データ信号電圧D1が印加されることになる。つまり、1行目の画素回路では、時刻t20~時刻t21に黒書き込みおよびデータ信号電圧D1の書き込み映像書き込みを同時に行う。また、時刻t20~時刻t21において、n/21行目の画素回路60に対して書込み期間T1の一部を実施する。すなわち、走査線駆動回路3は、n/21行目の画素回路60に対応する走査線69aに印加する走査信号をハイレベルにすることで、n/21行目の画素回路60におけるスイッチ62aおよびスイッチ62bを導通状態にする。また、走査線駆動回路3は、時刻t20において、n/21行目の画素回路60に対応するマージ線69bに印加するマージ信号をローレベルにすることで、n/21行目の画素回路60におけるスイッチ62cを非導通状態にしている。これにより、n/21行目の画素回路60において、節点Aには基準電圧電源線65により基準電圧黒信号電圧が印加されるので、黒書き込みが実施される。次に、時刻t27~時刻t28において、表示パネル制御回路2は、n/21行目の画素回路60に対して書込み期間T1の残りの一部を実施する。すなわち、走査線駆動回路3は、n/21行目の画素回路60に対応する走査線69aに印加する走査信号をハイレベルにすることで、n/21行目の画素回路60におけるスイッチ62aおよびスイッチ62bを導通状態にする。なお、走査線駆動回路3は、時刻t20以降、時刻t27~時刻t28において、n/21行目の画素回路60に対応するマージ線69bに印加するマージ信号をローレベルに維持している。すなわち、走査線駆動回路3は、時刻t20以降、時刻t28までにおいて、n/21行目の画素回路60におけるスイッチ62cを非導通状態にしている。これにより、n/21行目の画素回路60において、データ信号電圧Dn/21の書き込み映像書き込みが行われる。次に、時刻t28~時刻t32において、表示パネル制御回路2は、1行目およびn/21行目の画素回路60に対して点灯期間T3すなわち発光期間を実施する。より具体的には、時刻t28~時刻t32において、走査線駆動回路3は、1行目およびn/21行目の画素回路60における走査線69aに印加する走査信号はローレベルに維持する。つまり、走査線駆動回路3は、スイッチ62aおよびスイッチ62bを非導通状態のままで維持する。一方、走査線駆動回路3は、時刻t28~時刻t32において、1行目およびn/21行目の画素回路60におけるマージ線69bに印加するマージ信号Mergeをハイレベルにする。それにより、走査線駆動回路3は、1行目およびn/21行目の画素回路60におけるスイッチ62cを導通状態にする。このようにして、1行目の画素回路60における節点Bの電圧データ信号電圧D1は1行目の画素回路60における駆動トランジスタ61のソースに印加され、駆動トランジスタ61に蓄積容量63の電圧に応じてドレイン電流が流れる。ドレイン電流はEL素子64に入力され、データ信号電圧D1に対応した階調でEL素子64が発光する。同様に、n/21行目の画素回路60における節点Bの電圧データ信号電圧Dn/21はn/21行目の画素回路60における駆動トランジスタ61のソースに印加され、その駆動トランジスタ61に蓄積容量63の電圧に応じてドレイン電流が流れる。ドレイン電流はEL素子64に入力され、データ信号電圧Dn/21に対応した階調でEL素子64が発光する。また、表示パネル制御回路2は、表示パネル6を構成する2行目以降およびn/22行目以降の画素回路60に対しても同様に特徴的な駆動走査および発光行う。なお、上述したように、黒書き込みと映像書き込みを実施する行の画素回路60と、それと同時に黒書き込みを実施する行の画素回路60とでは、黒書き込みを開始する走査信号をハイレベルにする時刻タイミングだけでなく、発光を開始するマージ信号をハイレベルにする時刻タイミングも同期している。また、表示パネル制御回路2は、表示パネル6を構成する2行目~n/2行目の画素回路60上半分の表示行については、時刻t23~時刻t24、、時刻t25~時刻t26において、線順次走査を行っている。同様に、表示パネル制御回路2は、表示パネル6を構成するn/22行目~n行目の画素回路60下半分の表示行については、黒書き込みを線順次に行った後、映像書き込みを線順次に行う。すなわち、時刻t23~時刻t24、、時刻t25~時刻t26において黒書き込みを線順次に行い、時刻t27~時刻t28、時刻t29~時刻t30、、および時刻t31~時刻t32において、映像書き込みを線順次に行っている。以上のようにして、本実施の形態のおける特徴的な走査方法駆動方法は行われる。それにより、図7のような発光パターンを得ることができる。上述したように、図2に示す画素回路60の構成を用いて、走査線69aに印加する走査信号をハイレベル、かつ、マージ線69bに印加するマージ信号をローレベルにする期間を設けることで、マージ線69bがローレベルの間、黒表示を実施することが可能である。このとき、スイッチ62bのゲートがオンしているので、データ線68から、その画素回路60に対応しないデータ信号電圧データ信号が取り込まれる可能性もある。しかし、スイッチ62cのゲートはオフされているので、節点Bに印加される電圧データ信号電圧によらず、節点Aは基準電圧が印加されることになるので、EL素子64は黒表示となる。このように、本実施の形態における特徴的な走査方法駆動方法は、画素回路60の特性すなわち節点Bに印加される電圧データ信号電圧によらず節点Aに印加される基準電圧により黒表示できる特性を利用している。具体的には、下半分の表示行n/21行目以降の画素回路60では、黒書き込みと映像書き込みとを別に実施する。下半分の表示行の画素回路60では、非発光期間の開始時に走査線69aを1回目走査するように駆動させ、対応するデータ信号電圧が入力されるタイミングに合わせて走査線69aを2回目走査するように駆動させる。それにより、図6および図7に示すように、下半分の表示行の画素回路60では、黒書き込み後、映像書き込みが終了し、マージ線69bにハイレベルのマージ信号が印加されるまでは非発光状態を維持することができる。より具体的には、下半分の表示行の画素回路60では、マージ線69bにローレベルのマージ信号が印加された状態で走査線69aに印加する走査信号をハイレベルにして黒書き込みを行った後に、データ線68を介してデータ信号電圧が印加され映像書き込みが終了する。その後マージ線69bに印加するマージ信号がハイレベルになるまでは非発光状態を維持する。一方、上半分の表示行の画素回路60では、黒書き込みと映像書き込みとを同時に実施する。すなわち、下半分の表示行と対応する上半分の表示行の画素回路60では、上記の非発光期間の開始時に走査線69aを走査するように駆動される。より具体的には、上半分の表示行の画素回路60では、マージ線69bにローレベルのマージ信号が印加された状態で走査線69aに印加する走査信号をハイレベルにして黒書き込みを行うとともに、データ線68を介してデータ信号電圧が印加され映像書き込みが行われる。そして、マージ線69bに印加するマージ信号がハイレベルになるまでは非発光状態を維持する。このように、本実施の形態における特徴的な走査方法駆動方法は、対応する任意の2行分に対して、非発光期間の開始と同時に走査するように駆動させる。それにより、図7に示すように同一時間軸上では、上半分の表示行の画素回路60とそれに対応する下半分の表示行の画素回路60とでは、同時に非発光期間を開始し、同時に非発光期間を終了することができる。次に、上述したように、同一時間軸上では、上半分の表示行の画素回路60とそれに対応する下半分の表示行の画素回路60とで同時に発光期間を開始させる。ここで、上半分の表示行の画素回路60とそれに対応する下半分の表示行の画素回路60とには、それぞれ対応する蓄積容量63に、対応する階調を示すデータ信号電圧が記憶保持されていなければならない。上半分の表示行の画素回路60には、走査線69aの走査時とともに、対応したデータ信号電圧が画素回路60に書き込まれるが、下半分の表示行の画素回路60は、対応する階調とは異なるデータ信号電圧がそれら画素回路60に書き込まれる。しかし、上述したように、画素回路60では、節点Bに印加される電圧データ信号電圧によらず、節点Aは基準電圧が印加されることになるので、黒表示を維持することができる。この黒表示を維持している期間非発光期間中に、この下半分の表示行の画素回路60に、図6に示すように再び走査線69aを走査し、対応する所望の階調を示すデータ信号電圧を書き込む映像書き込みを行う。そして、その映像書き込みが終了後、上半分の表示行の画素回路60とそれに対応する下半分の表示行の画素回路60とにおけるマージ線69bをハイレベルにする。それにより、図7に示すように同一時間軸上では、上半分の表示行の画素回路60とそれに対応する下半分の表示行の画素回路60とでは、同時に発光状態を開始発光期間を開始する。このように、上半分の表示行の画素回路60と、対応する下半分の表示行の画素回路60とは、輝度整合を取るために、発光期間の開始のタイミングをそろえている。上半分の表示行の画素回路60では、すでに映像書き込みがされており、新たに映像書き込みを行う必要がないため、走査線69aの2回目の走査は行わない。マージ線69bのマージ信号をハイレベルにする期間を下半分の表示行の画素回路60と同一の割合にするように設定するだけでよい。なお、上半分の表示行の画素回路60とそれに対応する下半分の表示行の画素回路60とでは、データ線68からのデータ信号電圧の転送にあわせて、順次行ごとに書き込みから発光までの動作を行う。以上のようにして、図7に示すような、発光状態と非発光状態を実現できる。すなわち、左眼用映像の発光期間と、右眼用映像の発光期間とにおいて、時間的な重なりがない状態を実現することができる。それにより、シャッター付き眼鏡8の左右の眼鏡の透過率を図7の下段に示すように切り替えることで3D表示を実現できる。以上、実施の形態1によれば、書き込み速度が1倍のままでも従来と同等の発光期間を確保し3D映像表示を可能とする表示装置およびその駆動方法を実現することができる。具体的には、実施の形態1の駆動方法は、表示パネル6画面を2分割し、それぞれのブロックで上の行から順に走査を実施する。より具体的には、表示装置1は、行列状に配置された複数の発光画素を備え、複数の発光画素はそれぞれ、発光する発光期間と発光しない非発光期間とを有する。表示装置1は、複数の画素回路60の行のうち2つ行毎の画素回路60に、2つの行毎の順で同時に黒信号電圧を印加する。それにより、その2つの行毎の画素回路60を発光させない非発光期間を同時に開始することができる。また、表示装置1は、黒信号電圧の印加非発光期間の開始と同時に、その2つの行毎の画素回路60の一方には当該一方に対応するデータ信号電圧を書き込む。次に、表示装置1は、黒信号電圧を印加後、その2つの行毎の画素回路60の他方に、当該他方に対応するデータ信号電圧を書き込み、当該対応するデータ信号電圧の書き込みの終了後に、非発光期間を終了する。そして、表示装置1は、上記非発光期間の終了とともに、2つの行毎の画素回路60にそれぞれ書き込まれたデータ信号電圧に基づき、2つの行の画素回路60を同時に発光させる。それにより前記2つの行毎の発光画素の発光期間を同時に開始する。ここで、2つの行の画素回路60のうちの一方は、複数の画素回路60表示パネル4の上半分領域および下半分領域のうちの一方に属している。2つの行の画素回路60のうちの他方は、複数の画素回路60表示パネル4の上半分領域および下半分領域の他方に属している。なお、図7では、ゲート信号線のなまり等のない理想的な場面を示している。そのため、図7では、表示装置1は、黒信号電圧を印加後、その2つの行毎の画素回路60の他方に、当該他方に対応するデータ信号電圧を書き込み、当該対応するデータ信号電圧の書き込みの終了とともに非発光期間を終了している。しかし、実際には、ゲート信号線のなまり等のあるため、ゲート信号線のなまり等で同時ON非発光期間の終了と発光期間開始とが同時となるのを防止するために走査線69aおよびマージ線69bともにOFF期間を設ける。また、実施の形態1の駆動方法は、表示パネル6画面を2分割し、それぞれのブロックで上の行から順に走査を実施するとしたが、それに限らない。それぞれのブロックで下分割したブロックの行から順に走査を実施するとしてもよい。なお、本実施の形態の駆動方法で3D駆動を行う際の利点としては、走査線駆動回路3を構成するゲートドライバを2つのブロックに分割し、それぞれにスタートパルスを入力できるようにすれば、図6に示す駆動方法を実現できる点である。それにより、ゲートドライバの回路規模を大きくすることなく、実施の形態1の3D駆動方法を実施することができる。それにより、ゲートドライバを作成するコストはほぼ変わらないという効果を奏する。ここで、走査線駆動回路3を構成するゲートドライバの一例を説明する。図8は、本発明の実施の形態1に係る走査線駆動回路を構成するゲートドライバの一例を示す図である。すなわち、表示パネル6の内部に走査線駆動回路3aと走査線駆動回路3bとが構成されている。走査線駆動回路3aは、ゲートドライバ31とゲートドライバ32とで構成され、走査線駆動回路3bは、ゲートドライバ33とゲートドライバ34とで構成される。図8に示すように、表示パネル6上にゲートドライバ回路ゲートドライバ31~ゲートドライバ34を形成した場合には、表示パネル6の額縁を広げることなく、回路を形成できる。それにより、狭額縁な表示装置を実現することが可能となるという効果を奏する。なお、本実施の形態における特徴的な走査方法駆動方法は、3D駆動の場合に用いることに限られない。2D駆動の場合にも用いることができる。具体的には、図8に示すゲートドライバ回路を用いて2D駆動を行う場合、ゲートドライバ31とゲートドライバ32とそれぞれに対して同時にスタートパルスを入力しないで、ゲートドライバ31のパルス伝播終了時にゲートドライバ32にスタートパルスを入力すればよい。つまり、2D駆動を行う場合には、3D駆動を行う場合から入力信号パターンを変えるだけで共通の回路で2D表示も実現できる。また、本実施の形態における特徴的な走査方法駆動方法は、3D駆動の場合に用いるとして、2D駆動時には、図4に示した駆動方法に切り替えるとしてもよい。変形例実施の形態1では、シャッター付き眼鏡8の切り替え時間透過率の変化はほぼ0として説明を行った。しかし、例えば、シャッター付き眼鏡8に液晶シャッターを用いた場合には1~2ms程度、変化に時間がかかる。その場合、シャッター付き眼鏡8の切り替え時においては、両眼とも表示パネル6を視認できるタイミングがあり、クロストーク現象が発生してしまう可能性がある。そこで、本変形例では、クロストーク現象を回避するために、図9に示すように、シャッターを切り替えるのに必要なシャッター切替期間を設け、シャッター切替期間では表示パネル6を、全表示行を非発光に駆動させる場合について説明する。図9は、本発明の実施の形態1の変形例に係る表示装置の3D駆動時の発光パターンの例を示す図である。図9に示す縦軸および横軸は図7と同様のため説明を省略する。本変形例では、図9に示す発光パターンのように、シャッター切り替え期間では全表示面を非発光期間に駆動させる。これは、図7に示す発光パターンにおいて、1行あたりの走査期間を10~20程度短くすることで実現できる。このようにして、走査線69aおよびマージ線69bの走査速度を速くすることができる。具体的には、全表示行において全表示行を発光させて全画面点灯、全表示行を非発光にする全画面消灯までに必要な時間I2が図7に示す時間I1と比して短くなっている。また、全画面消灯から全画面点灯までの時間も同様である。時間I2の2倍の時間が1フレームの長さよりも1ms~2ms短くなれば、図9に示すように、全表示行画面に非発光期間を設けることができる。したがって、全表示行画面に設けた非発光期間内に、シャッター切り替え期間を含めれば、シャッター付き眼鏡8がシャッターの切り替えに時間を要する場合でもクロストークのない3D表示が可能となる。また、マージ線69bに印加されるマージ信号がローレベルの期間は、図7に比べて長くなっている。これは、全表示行を非発光にするためである。つまり、下半分の行の画素回路60に対して、映像信号書き込みを行った後、シャッター切り替え期間が経過するまでマージ線69bのマージ信号をローレベルに維持する。それにより、シャッター切り替え期間中は、全表示行を非発光にすることができる。実施の形態2実施の形態1では、表示パネル6画面を2分割し、それぞれのブロックで上の行から順に走査を実施する場合の例として、表示パネル6画面を上半分の画面および下半分の画面で2分割する場合を説明した。実施の形態2においては、表示パネル6画面を2分割するブロックの別の例として、表示パネル6画面を奇数行の画面と偶数行の画面とで2分割する場合について説明する。なお、奇数行の画面と偶数行の画面とは逆にしてもよい。以下では、表示パネル6画面を奇数行の画面と偶数行の画面とで2分割する場合を例に挙げて説明する。図10は、本発明の実施の形態2に係る表示装置の3D駆動時の動作の一例を示すタイミングチャートである。図11は、本発明の実施の形態2に係る表示装置の3D駆動時の発光パターンの一例を示す図である。ここで、図10に示す縦軸および横軸は図4と同様のため説明を省略する。また、図11に示す縦軸および横軸は図5と同様のため説明を省略する。図10に示すように、本実施の形態における表示パネル制御回路2は、走査線69aにより書き込みを行う表示行の順番を隣接する2行ずつで行う。奇数行では映像書き込みと黒書き込みとを同時に実施し、偶数行では黒書き込みのみを実施する点が特徴である。マージ線69bについても、走査線69aの動作にあわせて、発光期間を合わせる。つまり、本実施の形態における表示パネル制御回路2は、マージ線69bに印加するマージ信号を上記隣接する2行ずつ同一の波形となるように駆動する。また、データ線68についても、走査線69aにあわせて、奇数行のデータ信号を転送後、偶数行のデータ信号電圧データ信号を転送するように、転送順を変更する。具体的には、まず、1フレーム期間内にける時刻t40~時刻t41において、表示パネル制御回路2は、1行目の画素回路60に対して書込み期間T1を実施し、2行目の画素回路60に対して書込み期間T1の一部を実施する。すなわち、データ線駆動回路5は、例えば表示階調に対応する階調電圧などのデータ信号電圧例えばD1を、データ線68を介して1行目の画素回路60に書き込む。このとき、走査線駆動回路3は、1行目の画素回路60に対応する走査線69aに印加する走査信号をハイレベルにすることで、スイッチ62aおよびスイッチ62bを導通状態にする。これにより、1行目の画素回路60における蓄積容量63の両端において、節点Aには基準電圧電源線65により基準電圧黒信号電圧が印加され、節点Bにはデータ線68から入力されるデータ信号電圧D1が印加される。また、走査線駆動回路3は、時刻t20において、1行目の画素回路60に対応するマージ線69bに印加するマージ信号をローレベルにすることで、1行目の画素回路60におけるスイッチ62cを非導通状態にしている。また、時刻t40~時刻t41において、2行目の画素回路60に対して書込み期間T1の一部を実施する。すなわち、走査線駆動回路3は、2行目の画素回路60に対応する走査線69aに印加する走査信号をハイレベルにすることで、2行目の画素回路60におけるスイッチ62aおよびスイッチ62bを導通状態にする。また、走査線駆動回路3は、時刻t40において、2行目の画素回路60に対応するマージ線69bに印加するマージ信号をローレベルにすることで、2行目の画素回路60におけるスイッチ62cを非導通状態にしている。これにより、2行目の画素回路60において、節点Aには基準電圧電源線65により基準電圧が印加され黒書き込みが実施される。次に、時刻t46~時刻t47において、表示パネル制御回路2は、2行目の画素回路60に対して書込み期間T1の残りの一部を実施する。すなわち、走査線駆動回路3は、2行目の画素回路60に対応する走査線69aに印加する走査信号をハイレベルにすることで、2行目の画素回路60におけるスイッチ62aおよびスイッチ62bを導通状態にする。なお、走査線駆動回路3は、時刻t40以降、時刻t48まで、2行目の画素回路60に対応するマージ線69bに印加するマージ信号をローレベルに維持している。すなわち、走査線駆動回路3は、時刻t40以降~時刻t48において、2行目の画素回路60におけるスイッチ62cを非導通状態にしている。これにより、2行目の画素回路60において、データ信号電圧D2の書き込み映像書き込みが行われる。次に、時刻t48~時刻t51において、表示パネル制御回路2は、1行目および2行目の画素回路60に対して点灯期間T3すなわち発光を実施する。より具体的には、時刻t48~時刻t51において、走査線駆動回路3は、1行目および2行目の画素回路60における走査線69aに印加する走査信号はローレベルに維持する。つまり、走査線駆動回路3は、スイッチ62aおよびスイッチ62bを非導通状態のままで維持する。一方、走査線駆動回路3は、時刻t48~時刻t51において、1行目および2行目の画素回路60におけるマージ線69bに印加するマージ信号をハイレベルにする。それにより、走査線駆動回路3は、1行目および2行目の画素回路60におけるスイッチ62cを導通状態にする。それにより、1行目の画素回路60における節点Bの電圧データ信号電圧D1は1行目の画素回路60における駆動トランジスタ61のソースに印加され、駆動トランジスタ61に蓄積容量63の電圧に応じてドレイン電流が流れる。ドレイン電流はEL素子64に入力され、データ信号電圧D1に対応した階調でEL素子64が発光する。同様に、2行目の画素回路60における節点Bの電圧データ信号電圧D2は2行目の画素回路60における駆動トランジスタ61のソースに印加され、その駆動トランジスタ61に蓄積容量63の電圧に応じてドレイン電流が流れる。ドレイン電流はEL素子64に入力され、データ信号電圧D2に対応した階調でEL素子64が発光する。そして、表示パネル制御回路2は、表示パネル6を構成する3行目および4行目以降の画素回路60に対しても同様に特徴的な駆動走査および発光行う。なお、上述したように、黒書き込みと映像書き込みを実施する行の画素回路60と、それと同時に黒書き込みを実施する行の画素回路60とでは、黒書き込みを開始する走査信号をハイレベルにする時刻タイミングだけでなく、発光を開始するマージ信号をハイレベルにする時刻タイミングも同期している。なお、表示パネル6を構成する3行目および4行目の画素回路60については、上記と同様のため、説明を省略する。時刻t42~時刻t43において、3行目の画素回路60に対して書込み期間T1を実施し、4行目の画素回路60に対して書込み期間T1の一部黒書き込みを実施する。そして、4行目の画素回路60は時刻t48~時刻t49において、書込み期間T1の残部映像書き込みを実施する。以降も同様の動作が実施される。以上のようにして、本実施の形態のおける特徴的な走査方法駆動方法を行う。それにより、図11に示すように、右映像発光と左映像発光が同一時刻中に同時に発生しないようにできる。ここで、図11に示すように、1/2フレームの期間で走査SCANが完了している。SCAN動作101では、隣接する2行ずつ少なくとも黒書き込みを行い、SCAN動作102では、例えば偶数行のみ映像書き込みを行っている。そのため、SCAN動作に必要な期間が、図4および図5の場合と比べると半分となるためである。具体的には、SCAN動作101では、奇数行において上から順に黒書き込みと映像書き込みを同時に行い、黒表示状態非発光期間とする。そのとき、隣接する奇数行1行上の動作に合わせて偶数行において、上から順に黒書き込みを行い、黒表示状態非発光期間とする。次いで、SCAN動作102では、偶数行のみ映像書き込みを行う。そして、SCAN動作102により、偶数行のみ映像書き込みが終了後、隣接する偶数行および奇数行を同時に発光させる。この動作を繰り返し実施することで、右眼用表示と左眼用表示を交互に実施することができるので、シャッター付き眼鏡8の透過率制御するタイミングを合わせることで、実施の形態1と同様に3D表示を実現することができる。なお、本実施の形態では、シャッター付き眼鏡8の切り替え時間透過率の変化はほぼ0として説明を行った。シャッター付き眼鏡8の切り替え時においては、両眼とも表示パネル6を視認できるタイミングがあり、クロストーク現象が発生してしまう可能性がある。その場合には、実施の形態1の変形例で説明したのと同様にシャッター切り替え期間では全表示面を非発光期間に駆動させればよい。以上、実施の形態2によれば、書き込み速度が1倍のままでも従来と同等の発光期間を確保し3D映像表示を可能とする表示装置およびその駆動方法を実現することができる。具体的には、表示装置1は、行列状に配置された複数の発光画素を備え、複数の発光画素はそれぞれ、発光する発光期間と発光しない非発光期間とを有する。表示装置1は、複数の画素回路60の行のうち2つ行毎の画素回路60に、2つの行毎の順で同時に黒信号電圧を印加する。それにより、その2つの行毎の画素回路60を発光させない非発光期間を同時に開始することができる。また、表示装置1は、非発光期間の開始と同時に、その2つの行毎の画素回路60の一方には当該一方に対応するデータ信号電圧を書き込む。次に、表示装置1は、黒信号電圧を印加後、その2つの行毎の画素回路60の他方に、当該他方に対応するデータ信号電圧を書き込み、当該対応するデータ信号電圧の書き込みの終了後に、非発光期間を終了する。そして、表示装置1は、上記非発光期間の終了とともに、2つの行毎の画素回路60にそれぞれ書き込まれたデータ信号電圧に基づき、2つの行の画素回路60を同時に発光させる。それにより前記2つの行毎の発光画素の発光期間を同時に開始する。ここで、2つの行の画素回路60のうちの一方は、複数の画素回路60表示パネル4の奇数行および偶数行の一方に属している。2つの行の画素回路60のうちの他方は、複数の画素回路60表示パネル4の奇数行および偶数行の他方に属している。なお、図11では、ゲート信号線のなまり等のない理想的な場面を示している。そのため、図11では、表示装置1は、黒信号電圧を印加後、その2つの行毎の画素回路60の他方に、当該他方に対応するデータ信号電圧を書き込み、当該対応するデータ信号電圧の書き込みの終了ともに非発光期間を終了している。しかし、実際には、ゲート信号線のなまり等のあるため、ゲート信号線のなまり等で同時ON非発光期間の終了と発光期間開始とが同時となるのを防止するために走査線69aおよびマージ線69bともにOFF期間を設ける。なお、本実施の形態の駆動方法での特徴は、図10に示すように、2m-1行と2m行mは自然数かつ垂直走査行数の半分以下で同一のパルスを用いることである。そのため、走査線駆動回路3を構成するゲートドライバは、同一のシフトレジスタ出力を用いて構成することができる。具体的には、図10に示す駆動方法に従ってマージ線69bにマージ信号を供給するために構成するシフトレジスタの数は、従来に比べて半分でよい。つまり、図10に示す駆動方法は、回路規模の小さなゲートドライバで実現することが可能である。また、走査線69aに印加される走査信号についても、同様のことが言える。図12は、本発明の実施の形態2に係る走査線駆動回路を構成するゲートドライバと、その3D駆動波形の一例を示す図である。図12に示すゲートドライバ35は、複数のシフトレジスタ回路351と、複数のマスク回路352と、複数のバッファ回路353と、イネーブル信号線354とで構成されている。ゲートドライバ35は、例えば、図12に示すように、1フレーム期間の前半では、マージ線69bと同様に、隣接する2つの行に対して同一のパルスが出力される。一方、1フレーム期間の後半では、偶数行のみに対してパルスが出力される。このことから、偶数行に合わせてパルスが出力されるように、シフトレジスタ回路351を、図12に示すように、2行の表示行に対して1段で構成することができる。つまり、シフトレジスタ回路351を表示行の1行毎に対してそれぞれ構成する必要がないので、シフトレジスタ回路351の個数を削減することができる。ここで、奇数行に対しては、マスク回路352に対してイネーブル信号線354を用いて、1フレーム期間の前半では偶数行に合わせてパルス出力を行い、1フレームの後半では、パルス出力を行わないようにすればよい。以上のように、本実施の形態のゲートドライバ35は、従来のゲートドライバと比較すると、シフトレジスタ回路の段数を半分で構成することができる。それにより、図10に示す駆動方法は、ゲートドライバ回路を小さくすることができる。なお、マスク回路352は、奇数行でのみ構成すればよいと説明したが、それに限らない。例えば、データ線駆動回路5からの1つの出力を時分割することで複数のデータ線68に書込みを行う場合信号線選択駆動の場合、水平走査期間の一部の期間のみ走査線69aにパルスを出力する場合がある。その場合には、マスク回路352が表示行の全行に対して必要となることもある。この場合、ゲートドライバ35は、偶数行と奇数行とでマスク回路352のマスクの期間を変えるのみで対応できる。具体的には、マスク回路352に接続されるイネーブル信号線354を2本にすればよい。それにより、マスク回路352を増やすことなく、上記の駆動方法が実施できるだけでなく、シフトレジスタ回路351の段数も半分になる。つまり、イネーブル信号線354を1本増加するのみで対応できるので、全体としては回路規模を削減できる。ここで、図12で説明したように、ゲートドライバ35のシフトレジスタ段数を半分にしても、3D駆動だけでなく、2D駆動も問題なく実施することができる。以下、これについて図13を用いて説明する。図13は、本発明の実施の形態2に係る走査線駆動回路を構成するゲートドライバと、その2D駆動波形の一例を示す図である。なお、図12と同様の要素には同一の符号を付しており、詳細な説明は省略する。図13のゲートドライバ35には、走査信号用のゲートドライバとその駆動波形に加えて、マージ信号用のゲートドライバとその駆動波形が示されている。マージ信号用ゲートドライバは、複数のシフトレジスタ回路351と複数のバッファ回路353とで構成されている。2D駆動を行う場合は、マスク回路352を用いることにより、図12に示すような走査信号用のゲートドライバの駆動波形にする。それにより、2D駆動でも同一回路で動作が可能である。一方、マージ信号用ゲートドライバは、図12に示すように走査信号のパルスの入力走査信号をハイレベルにする入力に合わせて、マージ信号をローレベルにする。そして、2行分の書き込みが終われば、発光点灯してもよいので、所定の期間において非発光黒挿入を行った後、マージ信号をハイレベルにすることで、発光点灯させる。つまり、図11の3D表示を実現するゲートドライバ35は、入力信号パターンを変えるだけで共通の回路で2D表示も実現できる。このように、2D表示および3D表示を行う表示装置を構成するゲートドライバは小さくできる。実施の形態3実施の形態1および実施の形態2では、表示パネル6画面を2分割し、それぞれのブロックで上の行から順に同一方向に走査を行う場合について説明した。実施の形態3では、走査の方向が異なる場合について説明する。図14は、本発明の実施の形態3に係る表示装置の3D駆動時の発光パターンの一例を示す図である。すなわち、表示パネル制御回路2は、図14に示すように、映像書き込みと黒書き込みを同時に実施するブロック上半分の画面の行と、黒書き込みを行った後に映像書き込みを実施するブロック下半分の画像の行とで、走査方向を反転させてもよい。具体的には、走査線駆動回路3は、上半分の表示行に対しては、1行目からn/2行目の方向に走査を行い、下半分の表示行に対しては、n行目からn/21行目の方向に走査を行う。なお、データ線駆動回路5から出力されるデータ信号電圧データ信号もブロックの走査方向に応じて行う。ここで、図14に示す走査を実現するために、図15に示すようにパルスを伝播させればよい。図15は、本発明の実施の形態3に係る走査線駆動回路を構成するゲートドライバのパルス伝播方向を説明するための図である。ここで、パルスとは、ハイレベルの走査信号またはハイレベルのマージ信号を意味する。具体的には、図15に示すように、2つに分割されたゲートドライバ31~ゲートドライバ34に対してそれぞれパネル端からスタートパルスを入力する。そして、パルスを中央部に伝播させ、1/2フレーム後にはパネルの下端からスタートパルスを入力するようにする。このように、表示パネル6画面の上半分のブロックと下半分のブロックとで走査方向を反転させて駆動する。それにより、隣接する行で発光時間が大きくことなることがなくなる。したがって、横スクロール動画のような表示パターンにおいて、中央を境に表示パターンが上下でずれるといった問題を低減することができる効果を奏する。なお、走査方向の反転、連続行走査を行うブロック数は2つでなくてもよい。例えば図16に示すように、表示パネル6画面を4つのブロックに分割してもよい。ここで、図16は、本発明の実施の形態3に係る表示装置の3D駆動時の発光パターンの別の一例を示す図である。その場合には、例えば、ブロック155aおよびブロック155c、ブロック155bおよびブロック155dで、走査線、マージ線を共通に動作させればよい。なお、この駆動方法は、小型パネルで用いられている信号線選択駆動との組み合わせても実現できる。そのほか、上下分割駆動、ダブルデータ線など、データ線へのデータ信号の書込み方法によらず、映像書き込みを行う表示行の画素回路の順番によってデータ線へのデータ転送順を並べ替え、かつ、走査線のパルス幅を調整すれば実現できる。また、走査方向の反転、連続行走査を行うブロック数を3つにしてもよい。同様に、発光期間にする行は同時に2行として説明したが、それに限らない。もちろん2行以上同時に発光期間にするとしてもよい。以上、実施の形態3によれば、書き込み速度が1倍のままでも従来と同等の発光期間を確保し3D映像表示を可能とする表示装置およびその駆動方法を実現することができる。なお、本発明の表示装置およびその駆動方法の範囲は、書き込み速度が1倍のままでも従来と同等の発光期間を確保し3D映像表示を行う場合に限られない。上記の表示装置およびその駆動方法を用いて2D映像表示を行う場合も発明の範囲内に含まれる。黒挿入期間が50程度以上ある場合には、本発明の表示装置およびその駆動方法を用いて2D映像表示のみを行っても効果的である。具体的には、黒挿入期間が50程度以上あり、かつ、2D映像表示を行う場合には、1例えば図7からもわかるように、より動画視認性が高くなるパネル上下行で点灯期間の差が小さくなる効果を奏する。また、2例えば図12からもわかるように、インタレースとプログレッシブとの信号が両方くる表示装置の場合でもハード対応が簡単に行えるという効果を奏する。以上、本発明の表示装置およびその駆動方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。なお、本発明において、スイッチ62a~スイッチ62cおよび駆動トランジスタを構成する薄膜トランジスタTFTはn型であってもp型であっても、両方の組み合わせであってもよい。また、薄膜トランジスタのチャネル層は、アモルファスシリコン、微結晶シリコン、ポリシリコン、酸化物半導体および有機半導体などのうちのいずれかで形成されていてもよい。また、EL素子64は、典型的には有機発光素子であるが、電流に応じて発光強度が変化するデバイスであればどんな電流-光変換デバイスでもよい。