"ロータの回転に同期して複数のパルス信号を出力するエンコーダが設けられたモータを回転駆動するものであり、パルス信号のカウント値に基づいて前記ロータの回転位置を検出し、検出結果に基づいて前記モータの通電相を切り換えることで前記ロータを目標位置まで回転駆動制御するモータ制御装置であって、前記エンコーダは、各パルス信号に対応した出力系を備え、前記モータを回転駆動制御するために必要な複数のパルス信号m個、mは2以上の自然数と、予備のパルス信号p個、pは1以上の自然数との全てのパルス信号n個、nはmpを所定の位相差となるように出力するものであり、前記エンコーダが出力する全ての前記パルス信号が入力されるものであり、各パルス信号を個別にカウントするカウント部と、前記カウント部によるカウント結果に基づいて、パルス信号毎に異常があるか否かを診断する異常診断部と、前記異常診断部による診断結果に基づいて、正常であると診断されたパルス信号を出力する前記出力系の中から、前記モータを回転駆動制御するために必要なm個の前記出力系を選択するとともに、選択した当該出力系から出力されるパルス信号の位相情報を出力する選択部と、前記選択部にて選択された前記出力系から出力されたm個のパルス信号を前記カウント部、前記異常診断部、及び前記選択部を介さずに直接出力する出力部と、前記パルス信号が入力されるm個のポートを備え、当該パルス信号が流れるm個の第1信号線を介して前記ポートが前記出力部と電気的に接続されており、m個の前記ポートに入力されたm個のパルス信号をそれぞれカウントして、自身でカウントしたカウント値と前記選択部から出力された位相情報とに基づいて前記ロータを目標位置まで回転駆動制御するCPUと、を備えることを特徴とするモータ制御装置。請求項1に記載のモータ制御装置は、外部装置から出力された回転駆動制御の開始を示す開始信号に応じて、前記ロータの回転位置と前記モータへの通電相とを対応させる初期駆動を行った後に、前記カウント値と前記位相情報とに基づいて回転駆動制御するものであり、前記カウント部は、初期駆動時に各パルス信号を個別にカウントし、前記異常診断部は、初期駆動時にパルス信号毎に異常があるか否かを診断し、前記選択部は、初期駆動時にm個の前記出力系を選択するとともに、前記位相情報を出力し、前記出力部は、回転駆動制御時には、前記選択部にて初期駆動時に選択された前記出力系から出力されたm個のパルス信号を直接出力し、前記CPUは、初期駆動時には、自身でカウントした前記カウント値に関係なく前記モータへの通電相を順次切り換えるものであり、回転駆動制御時には、回転駆動制御時に自身でカウントした前記カウント値と、前記選択部から初期駆動時に出力された位相情報とに基づいて回転駆動制御することを特徴とする。前記カウント部は、回転駆動制御時にも各パルス信号を個別にカウントするものであり、前記異常診断部は、回転駆動制御時にもパルス信号毎に異常があるか否かを診断し、前記選択部は、回転駆動制御時にもm個の前記出力系を選択するとともに、前記位相情報を出力し、前記出力部は、回転駆動制御時に前記選択部にてm個の前記出力系が選択された場合は、当該選択部にて回転駆動制御時に選択された前記出力系から出力されたm個のパルス信号を直接出力し、前記CPUは、回転駆動制御時に前記位相情報が出力された場合は、当該位相情報と、回転駆動制御時に自身でカウントした前記カウント値とに基づいて回転駆動制御することを特徴とする請求項2に記載のモータ制御装置。前記出力部は、各出力系と電気的に接続されたn個の第2信号線と、前記CPUに電気的に接続されたm個の前記第1信号線とを接続及び接続を解除するスイッチを備え、当該スイッチによって、前記選択部にて選択された前記出力系に電気的に接続された前記第2信号線と前記CPUに電気的に接続された前記第1信号線とを電気的に接続することによって、パルス信号を前記カウント部、前記異常診断部、及び前記選択部を介さずに直接出力することを特徴とする請求項1乃至3のいずれか一項に記載のモータ制御装置。通常、A相信号及びB相信号は、ECU内に設けられたCPUに入力される。そして、このCPUがA相信号とB相信号とに基づいて演算処理を実行することで、モータの回転駆動制御を行う。また、CPUは、A相信号とB相信号とに基づいて、エンコーダの異常の有無を監視する。すなわち、モータに設けられたエンコーダ自身又はエンコーダからCPUまでの信号経路信号線などの故障診断を行う。ところで、上述の特許文献1の段落番号0029にも記載されているように、モータの回転駆動制御の信頼性を向上させるためには、エンコーダを多重系構成にすることが考えられる。つまり、モータの回転駆動制御に最低限必要なエンコーダの他に、予備のエンコーダを追加する構成が考えられる。このようにすることによって、一つのエンコーダが故障したり、又は、そのエンコーダからCPUまでの信号線が断線などした場合、予備のエンコーダを用いてモータの回転駆動制御や故障診断を行うことができる。しかしながら、このようにエンコーダを多重系構成にする場合、エンコーダ信号の総数nは、モータの回転駆動制御に最低限必要なエンコーダ信号数mに対して、予備のエンコーダが出力するエンコーダ信号の数予備エンコーダ信号数pが追加されるn=mp個、m,pは0でない整数。よって、エンコーダとCPUとを電気的に接続するための信号線、及び、CPUにおけるエンコーダ信号が入力されるポート信号線が接続されるポートが、モータの回転駆動制御に最低限必要な数よりも増加する。なお、エンコーダを多重系にした場合の信号線総数及びポート総数はnに対応し、モータの回転駆動制御に最低限必要な信号線数及びポート数はmに対応し、予備の信号線数及びポート数はpに対応する。例えば、特許文献1の場合、モータの回転駆動制御のために最低限必要なエンコーダは、A相信号とB相信号例えば、A相信号とB相信号の位相差90°を出力するものが一つあればよい。つまり、エンコーダとCPUとを電気的に接続するための信号線は2本、CPUにおけるエンコーダ信号が入力されるポートは2個あればよい。これに対して、エンコーダを2個設けた場合2重系にした場合は、信号線は4本、ポートは4個に増加する。このように、エンコーダを多重系構成にする場合、信号線数及びポート数が増加して、コストが高くなるという問題がある。また、エンコーダを多重系構成にする場合、CPUは、A相信号とB相信号とを常時インプットキャプチャして、エンコーダの異常の有無を監視モータの故障診断すると共に、予備のエンコーダからのパルス信号例えば、位相差が90°のA1相信号とB1相信号とを常時インプットキャプチャして、エンコーダの異常の有無を監視モータの故障診断する必要がある。このように、エンコーダを多重系構成にする場合、CPUの処理負荷が増大するという問題があった。本発明は、上記問題点に鑑みなされたものであり、モータの回転駆動制御の信頼性を高めつつ、コストが高くなること及びCPUの処理負荷が増大することを抑制することができるモータ制御装置を提供することを目的とする。上記目的を達成するために請求項1に記載のモータ制御装置は、ロータの回転に同期して複数のパルス信号を出力するエンコーダが設けられたモータを回転駆動するものであり、パルス信号のカウント値に基づいてロータの回転位置を検出し、検出結果に基づいてモータの通電相を切り換えることでロータを目標位置まで回転駆動制御するモータ制御装置であって、エンコーダは、各パルス信号に対応した出力系を備え、モータを回転駆動制御するために必要な複数のパルス信号m個、mは2以上の自然数と、予備のパルス信号p個、pは1以上の自然数との全てのパルス信号n個、nはmpを所定の位相差となるように出力するものであり、エンコーダが出力する全てのパルス信号が入力されるものであり、各パルス信号を個別にカウントするカウント部と、カウント部によるカウント結果に基づいて、パルス信号毎に異常があるか否かを診断する異常診断部と、異常診断部による診断結果に基づいて、正常であると診断されたパルス信号を出力する出力系の中から、モータを回転駆動制御するために必要なm個の出力系を選択するとともに、選択した出力系から出力されるパルス信号の位相情報を出力する選択部と、選択部にて選択された出力系から出力されたm個のパルス信号をカウント部、異常診断部、及び選択部を介さずに直接出力する出力部と、パルス信号が入力されるm個のポートを備え、パルス信号が流れるm個の第1信号線を介してポートが出力部と電気的に接続されており、m個のポートに入力されたm個のパルス信号をそれぞれカウントして、自身でカウントしたカウント値と選択部から出力された位相情報とに基づいてロータを目標位置まで回転駆動制御するCPUと、を備えることを特徴とする。このようにすることによって、モータを回転駆動制御するために必要な複数のパルス信号m個と予備のパルス信号p個の全てのパルス信号n個に関して異常診断を行うことができる。そして、診断した全てのパルス信号のうち、正常であると診断されたm個のパルス信号に基づいて回転駆動制御を行うことができる。例えば、モータを回転駆動制御するために必要なパルス信号の一つが異常であった場合でも、この異常であるパルス信号の代替手段として予備のパルス信号正常を用いて回転駆動制御を行うことができる。つまり、モータを回転駆動制御するために必要なパルス信号と予備のパルス信号のうち、いずれかのパルス信号が異常であった場合でも、その他のパルス信号正常に基づいて回転駆動制御を行うことができる。よって、モータの回転駆動制御の信頼性を高めることができる。また、このようにモータを回転駆動制御するために必要な複数のパルス信号と予備のパルス信号の全てのパルス信号に関して異常診断を行いつつも、CPUに入力されるパルス信号の数は、モータを回転駆動制御するために必要な数だけとすることができる。つまり、CPUにおけるパルス信号が入力されるポートの数、及びこのポートに接続される信号線の数は、モータを回転駆動制御するために必要なパルス信号の数m個だけでよい。よって、信頼性を高めつつ、コストが高くなることを抑制することができる。さらに、カウント部と異常診断部とで、エンコーダが出力する全てのパルス信号の異常診断を行うため、CPUは異常診断を行う必要がない。よって、信頼性を高めつつ、CPUの処理負荷が増大することを抑えることができる。また、請求項2に示すように、請求項1に記載のモータ制御装置は、外部装置から出力された回転駆動制御の開始を示す開始信号に応じて、ロータの回転位置とモータへの通電相とを対応させる初期駆動を行った後に、カウント値と位相情報とに基づいて回転駆動制御するものであり、カウント部は、初期駆動時に各パルス信号を個別にカウントし、異常診断部は、初期駆動時にパルス信号毎に異常があるか否かを診断し、選択部は、初期駆動時にm個の出力系を選択するとともに、位相情報を出力し、出力部は、回転駆動制御時には、選択部にて初期駆動時に選択された出力系から出力されたm個のパルス信号を直接出力し、CPUは、初期駆動時には、自身でカウントしたカウント値に関係なくモータへの通電相を順次切り換えるものであり、回転駆動制御時には、回転駆動制御時に自身でカウントしたカウント値と、選択部から初期駆動時に出力された位相情報とに基づいて回転駆動制御するようにしてもよい。このように、初期駆動時に各パルス信号を個別にカウントして異常診断を行うとともに、位相情報を出力し、回転駆動制御時には、カウント値と初期駆動時に選択部から出力された位相情報とに基づいて回転駆動制御することによって、回転駆動制御時の信頼性を高めることができる。つまり、回転駆動制御時には、既に正常であると診断されたm個のパルス信号に基づいて回転駆動制御を行うことができるため、回転駆動制御時の信頼性を高めることができる。また、請求項3に示すように、カウント部は、回転駆動制御時にも各パルス信号を個別にカウントするものであり、異常診断部は、回転駆動制御時にもパルス信号毎に異常があるか否かを診断し、選択部は、回転駆動制御時にもm個の出力系を選択するとともに、位相情報を出力し、出力部は、回転駆動制御時に選択部にてm個の出力系が選択された場合は、選択部にて回転駆動制御時に選択された出力系から出力されたm個のパルス信号を直接出力し、CPUは、回転駆動制御時に位相情報が出力された場合は、位相情報と、回転駆動制御時に自身でカウントしたカウント値とに基づいて回転駆動制御するようにしてもよい。このようにすることによって、回転駆動制御時においてCPUに出力しているパルス信号に異常が生じた場合でも、別の正常なパルス信号に基づいて回転駆動制御することができるので、信頼性をより一層高めることができる。また、請求項4に示すように、出力部は、各出力系と電気的に接続されたn個の第2信号線と、CPUに電気的に接続されたm個の第1信号線とを接続及び接続を解除するスイッチを備え、このスイッチによって、選択部にて選択された出力系に電気的に接続された第2信号線とCPUに電気的に接続された第1信号線とを電気的に接続することによって、パルス信号をカウント部、異常診断部、及び選択部を介さずに直接出力するにしてもよい。このように、出力部は、エンコーダから出力されたパルス信号をCPUに出力する際に、スイッチによる信号線同士の接続及び接続の解除を行うだけなので、CPUに出力されるパルス信号の遅延を抑制でき、高速な回転駆動制御を行うことができる。以下、本発明の実施の形態を図に基づいて説明する。本発明のモータ制御装置は、図1に示すように、カウント部30、異常診断ロジック回路異常診断部40、選択出力部50、CPU60などを備えて構成されている。そして、モータ制御装置は、ロータの回転に同期してパルス信号以下、エンコーダ信号とも称するを出力するエンコーダが設けられたモータ10を回転駆動するものであり、パルス信号のカウント値に基づいてロータの回転位置を検出し、検出結果に基づいてモータ10の通電相を切り換えることでロータを目標位置まで回転駆動制御位置制御するものである。なお、このモータ制御装置は、例えば電子制御による自動変速機のシフトレンジを切り換えるシフトバイワイヤシステムの駆動部などに適用することができる。また、本実施形態においては、モータ10を回転駆動制御するために必要な複数のパルス信号の数はm個mは2以上の自然数とする。また、予備のパルス信号はp個pは1以上の自然数とする。そして、後ほど説明するエンコーダ信号部20出力端子21から出力される全てのパルス信号はn個nはmpとする。なお、具体的には、主に、n=3、m=2、p=1を一例として採用して説明する。つまり、図1に示すモータ制御装置は、n個のエンコーダ信号1~エンコーダ信号nから、選択されたm個の正常なエンコーダ信号1~エンコーダ信号mをCPU60へ出力する構成図である。より詳細には、n個のエンコーダ信号1~エンコーダ信号nを異常診断し、この異常診断の結果に基づいてm個の正常なエンコーダ信号1~エンコーダ信号を選択し、選択したm個の正常なエンコーダ信号1~エンコーダ信号をCPU60へスルー出力する構成図である。これによって、n個のエンコーダ信号1~エンコーダ信号nを異常診断しつつも、CPU60へのエンコーダ信号の入力は、回転駆動制御に必要な最小限のm個に限定することが出来る。なお、この点に関しては、後ほど詳しく説明する。制御対象のモータ10は、例えばSRswitchedreluctance、スイッチドリラクタンスモータを採用することができる。よって、本実施形態においては、モータ10としてSRモータを採用して説明する以下、SRモータ10とも称する。このSRモータ10は、可変磁気抵抗モータとも呼ばれ、永久磁石やブラシが不要であり、構造が簡単で安価なモータである。SRモータ10は、ステータとロータが共に突極構造突極部を有している。SRモータ10のロータは、径方向外側に突出する突極部例えば8個を周方向へ等間隔に複数有している。つまり、ロータの外周部には突極部が等間隔に形成されている。一方、SRモータ10のステータは、径方向内側に突出する突極部例えば12個を周方向へ等間隔に複数有している。つまり、円筒状のステータの内周部には突極部が等間隔に形成されている。そして、ロータの回転に伴い、ロータの各突極部がステータの各突極部と微小ギャップを介して順番に対向するようになっている。また、ステータの突極部には巻線が順番に巻回されている。例えば、ステータの12個の突極部には、U相、V相、W相の合計6個の巻線と、U’相、V’相、W’相の合計6個の巻線が順番に巻回されて、2系統のモータ励磁部を構成するように結線してもよい。なお、ステータとロータの突極構造の数は適宜変更しても良いことは言うまでもない。また、SRモータ10には、ロータの回転位置を検出するためのエンコーダが設けられている。このエンコーダは、例えば磁気式のロータリエンコーダにより構成されている。その具体的な構成は、N極とS極が円周方向に交互に等ピッチで着磁された円環状のロータリマグネットがロータの側面に同軸状に固定され、このロータリマグネットに対向する位置に、ホールIC等の磁気検出素子がn個配置された構成となっている。さらに、エンコーダは、各磁気検出素子によるエンコーダ信号パルス信号を出力するものであり、複数例えばn個のスイッチング素子やn個の出力端子21以下、単に端子21とも称するなどを備えたエンコーダ信号部20を含むものである。なお、本発明における出力系とは、このエンコーダ信号部20におけるエンコーダ信号を出力する出力端子21、又は磁気検出素子、又は磁気検出素子から出力端子21までの信号経路のいずれかを示すものである。つまり、エンコーダは、各パルス信号に対応した出力系を備える。また、各出力端子21からは、一つのパルス信号が出力される。よって、エンコーダエンコーダ信号部20は、n個のパルス信号を出力する。つまり、エンコーダエンコーダ信号部20は、モータ10を回転駆動制御するために必要なm個のパルス信号とp個の予備のパルス信号とからなるn個のパルス信号を出力する。このように、本実施形態におけるモータ制御装置においては、エンコーダ信号部20から出力されるエンコーダ信号は、モータ10を回転駆動制御するために必要なエンコーダ信号の数よりも多く設定されている。よって、後ほど詳しく説明するが、本実施形態におけるモータ制御装置においては、モータ10を回転駆動制御するために必要なエンコーダ信号の数m個よりも多いエンコーダ信号n個の異常診断を行うものである。すなわち、エンコーダは多重系に構成されている。また、エンコーダエンコーダ信号部20は、n個を所定の位相差となるように出力する。例えば、n=3、m=2、p=1の場合、エンコーダエンコーダ信号部20は、3個のエンコーダ信号例えば、エンコーダ信号1~エンコーダ信号3を、それぞれ120°の位相差となるように出力する。つまり、エンコーダ信号1は、エンコーダ信号2と120°の位相差である。そして、エンコーダ信号3は、エンコーダ信号1及びエンコーダ信号2のそれぞれと120°の位相差である。なお、本実施形態においては、位相差120°のエンコーダ信号を採用するがn=3、m=2、p=1、本発明はこれに限定されるものではない。例えば、それぞれのエンコーダ信号の位相差を90°を採用することもできる。この場合、n=4、m=2、p=1となる。そして、エンコーダエンコーダ信号部20は、4個のエンコーダ信号例えば、エンコーダ信号1~エンコーダ信号4を、それぞれ90°の位相差となるように出力する。また、エンコーダ信号部20の各端子21は、パルス信号が流れる信号線を介してカウンタ部30における各カウンタ回路31と電気的に接続されている。つまり、エンコーダ信号部20とカウンタ部30とは、パルス信号が流れるn個の信号線を介して電気的に接続されている。さらに、エンコーダ信号部20の各端子21は、パルス信号が流れる信号線L1~Lnを介してスルー出力回路部52における複数のスイッチSWと電気的に接続されている。つまり、エンコーダ信号部20とスルー出力回路部52とは、パルス信号が流れるn個の信号線L1~Lnを介して電気的に接続されている。なお、このSRモータ10エンコーダを含むの構造及びに基本的な動作に関しては、本出願人による特開2004-129451号公報などに開示されているものを採用することができるため、その詳しい説明を省略する。また、モータ制御装置をシフトバイワイヤシステムの駆動部などに適用した場合の構成及び基本的な動作に関しても、特開2004-129451号公報などに開示されているものを採用することができるため、その詳しい説明を省略する。次に、図3に基づいて、カウンタ部30に関して説明する。図3に示すように、カウンタ部30は、n個のカウンタ回路31第1カウンタ回路31~第nカウンタ回路31を備えて構成されている。上述のように、各カウンタ回路31は、信号線を介してエンコーダ信号部20の各出力端子21と電気的に接続されている。そして、第1カウンタ回路31~第nカウンタ回路31は、それぞれ異なる端子21から出力されたパルス信号エンコーダ信号1~エンコーダ信号nのパルス数をカウントして、そのカウント値カウント計数値L1~Lnを出力する。換言すると、カウンタ部30は、エンコーダが出力する全てのパルス信号が入力されるものであり、各パルス信号を個別にカウントする。つまり、カウンタ部30は、n個のエンコーダ信号1~エンコーダ信号nの各々を計数するカウンタ回路である。つまり、第nカウンタ回路31はエンコーダ信号nパルス信号のパルス数をカウントしてカウント値Lnを出力する。具体的には、例えば、第1カウンタ回路31はエンコーダ信号1パルス信号のパルス数をカウントしてカウント値L1を出力し、第2カウンタ回路31はエンコーダ信号2パルス信号のパルス数をカウントしてカウント値L2を出力する。このカウント値L1~Lnは、それぞれ個別に異常診断ロジック回路40に出力される。なお、本実施形態においては、各カウンタ回路31は、複数のT-FFToggleFlipFlopを直列に接続したものを採用する。なお、各カウンタ回路31におけるT-FFの数は、カウントする数に応じて予め設定されるものである。また、通常、カウンタ部30各カウンタ回路31では、エンコーダが故障断線、ショートした場合は、パルスがカウントされない。次に、図4に基づいて、異常診断ロジック回路異常診断部40に関して説明する。図4は、異常診断ロジック回路の異常診断に用いられる真理値表の一例である。なお、ここでは、n=3、m=2すなわち、p=1である場合を採用する。異常診断ロジック回路40は、各カウンタ回路31から出力されたカウント値L1~Lnここでは、L1~L3を元に、それらの相互比較により異常相異常なエンコーダ信号を判定する。つまり、各エンコーダ信号1~nここではエンコーダ信号1~3のカウント値を元に、それらの相互比較により異常相異常なエンコーダ信号を判定する。換言すると、カウント部30によるカウント結果に基づいて、パルス信号毎に異常があるか否かを診断する。具体的には、各カウント値の差分の絶対値と所定値K1との関係によって診断する。そして、異常の状態を示す状態1~状態5を診断する。すなわち、異常エンコーダ信号としてエンコーダ信号1~nのいずれか一つ、異常無し、複数異常のn2個のうちのひとつに診断し各異常エンコーダ信号判定値を決定しする。例えば、エンコーダ信号1~3の全てが異常なしの場合、|L1L2|、|L1L3|、|L2L3|が全てK1以下であり、ΣLカウント値L1~Lnここでは、L1~L3の総和が所定値K0より大きくなる。この場合は、状態1とし、異常エンコーダ信号判定値は異常なしとする。よって、正常エンコーダ信号として、エンコーダ信号1、2を採用する。なお、エンコーダ信号1、2は、デフォルトdefault値である。また、エンコーダ信号1が異常の場合、|L1L2|と|L1L3|がK1より大きく、|L2L3|がK1以下であり、ΣLがK0より大きくなる。この場合、状態2とし、異常エンコーダ信号判定値はエンコーダ信号1とする。よって、正常エンコーダ信号として、エンコーダ信号2、3を採用する。また、エンコーダ信号2が異常の場合、|L1L2|と|L2L3|がK1より大きく、|L1L3|がK1以下であり、ΣLがK0より大きくなる。この場合、状態3とし、異常エンコーダ信号判定値はエンコーダ信号2とする。よって、正常エンコーダ信号として、エンコーダ信号1、3を採用する。また、エンコーダ信号3が異常の場合、|L1L3|と|L2L3|がK1より大きく、|L1L2|がK1以下であり、ΣLがK0より大きくなる。この場合、状態4とし、異常エンコーダ信号判定値はエンコーダ信号3とする。よって、正常エンコーダ信号として、エンコーダ信号1、2を採用する。また、エンコーダ信号1~3のうち複数が異常の場合は、状態5とし、異常エンコーダ信号判定値はエンコーダ複数故障とする。よって、正常エンコーダ信号として、採用なしとする。なお、ここでの演算数は、{nn1}1であり、nが大きくなると演算数が増大するが、n数が少ない場合にはより高精度な異常検出が可能になる。また、異常診断は、この真理値表に基づくものに限定されない。例えば、図5に示す、異常診断ロジック回路異常診断部40の変形例変形例1を採用してもよい。変形例1においては、上述の場合と同様に、異常診断ロジック回路40は、各カウンタ回路31から出力されたカウント値L1~Lnここでは、L1~L3を元に、それらの相互比較により異常相異常なエンコーダ信号を判定する。つまり、各エンコーダ信号1~nここではエンコーダ信号1~3のカウント値を元に、それらの相互比較により異常相異常なエンコーダ信号を判定する。しかしながら、変形例1においては、異常診断ロジック回路40は、ΣLを用いて、各々のエンコーダ信号のカウント値との差を求める。例えば、エンコーダ信号1~3の全てが異常なしの場合、|ΣLL1|、|ΣLL2|、|ΣLL3|が全て所定値K2以下であり、ΣLが所定値K0より大きくなる。この場合は、状態1とし、異常エンコーダ信号判定値は異常なしとする。よって、正常エンコーダ信号として、エンコーダ信号1、2を採用する。なお、エンコーダ信号1、2は、デフォルトdefault値である。また、エンコーダ信号1が異常の場合、|ΣLL1|がK2より大きく、|ΣLL2|と|ΣLL3|がK2以下であり、ΣLがK0より大きくなる。この場合、状態2とし、異常エンコーダ信号判定値はエンコーダ信号1とする。よって、正常エンコーダ信号として、エンコーダ信号2、3を採用する。また、エンコーダ信号2が異常の場合、|ΣLL2|がK2より大きく、|ΣLL1|と|ΣLL3|がK2以下であり、ΣLがK0より大きくなる。この場合、状態3とし、異常エンコーダ信号判定値はエンコーダ信号2とする。よって、正常エンコーダ信号として、エンコーダ信号1、3を採用する。また、エンコーダ信号3が異常の場合、|ΣLL3|がK2より大きく、|ΣLL1|と|ΣLL2|がK2以下であり、ΣLがK0より大きくなる。この場合、状態4とし、異常エンコーダ信号判定値はエンコーダ信号3とする。よって、正常エンコーダ信号として、エンコーダ信号1、2を採用する。また、エンコーダ信号1~3のうち複数が異常の場合は、状態5とし、異常エンコーダ信号判定値はエンコーダ複数故障とする。よって、正常エンコーダ信号として、採用なしとする。このようにしても、カウント部30によるカウント結果に基づいて、パルス信号毎に異常があるか否かを診断することができる。また、このようにすることによって、n数が多い場合には、上述の場合よりも演算数を低減でき、異常判定を高速化できるメリットがある。次に、図1,図6に基づいて、選択出力部50に関して説明する。選択出力部50は、図1に示すように、異常エンコーダ信号判定値を元に、正常かつモータ10の回転駆動制御に必要なエンコーダ信号をm個選択する正常信号m択ロジック回路51選択部、以下、単に選択部51とも称すると、このm個のエンコーダ信号をCPU60へスルー出力するスルー出力回路52出力部、以下、単に出力部52とも称するとを備えて構成されている。図6aは本発明の実施の形態におけるスルー出力回路出力部52の概略構成を示す回路図であり、bは正常信号m択ロジック回路選択部51の正常信号選択に用いられる真理値表である。なお、ここでは、n=3、m=2すなわち、p=1である場合を採用する。出力部52は、選択部51にて選択された出力系から出力されたm個ここでは2個のパルス信号をカウント部30、異常診断ロジック回路40、及び選択部51を介さずに直接出力する。この出力部52は、図1に示すように、n個ここでは3個のエンコーダ信号1~エンコーダ信号nが入力されると共に、m個のエンコーダ信号1~エンコーダ信号mを出力する。よって、出力部52は、エンコーダ信号部20の各端子21から出力された各パルス信号すなわち、エンコーダ信号1~エンコーダ信号nが入力されるn個の入力端子IN1~INnここでは入力端子IN1~IN3と、m個のエンコーダ信号1~エンコーダ信号mを出力するm個の出力端子OUT1~OUTmここでは出力端子OUT1~OUT2とを備える。よって、この出力部52における各入力端子IN1~INnは、信号線第2信号線L1~Lnを介してエンコーダ信号部20における各端子21と電気的に接続されている。一方、出力部52における各出力端子OUT1~OUTmは、信号線第1信号線S1~Smを介してCPU60における各キャプチャ用ポートすなわちインプットキャプチャポート621~62mと電気的に接続されている。さらに、出力部52は、エンコーダ信号部20の各端子21と電気的に接続されたn個の信号線L1~Lnと、CPU60の各キャプチャ用ポート62に電気的に接続されたm個の信号線S1~Smとを接続及び接続を解除するスイッチSWここでは、スイッチSW1~SW4を備えている。つまり、出力部52は、このスイッチSWをオンON、接続及びオフOFF、接続の解除することによって、信号線L1~Lnと信号線S1~Smとの接続の組み合わせを変更する。なお、後ほど説明するが、この各スイッチSWのオン及びオフは、図6bに示す選択部51の真理値表によって決定される。そして、出力部52は、この各スイッチSWによって、選択部51にて選択された出力系に電気的に接続された信号線L1~Lnのうちのm個とCPU60に電気的に接続された信号線S1~Smとを電気的に接続する。このようにして、選択部51にて選択された出力系から出力されたm個のパルス信号をカウント部30、異常診断ロジック回路40、及び選択部51を介さずにCPU60に直接出力する。つまり、出力部52は、正常なエンコーダ信号をスルー出力する。なお、このスイッチSW1~SW4として、MOSFETやバイポーラトランジスタなどを採用することができる。このように、出力部52は、エンコーダから出力されたパルス信号をCPU60に出力する際に、スイッチSWによる信号線同士の接続及び接続の解除を行うだけなので、CPU60に出力されるパルス信号の遅延を抑制できる。よって、モータ制御装置は、高速な回転駆動制御を行うことができる。選択部51は、異常診断ロジック回路40による診断結果に基づいて、正常であると診断されたパルス信号を出力する出力系の中から、モータ10を回転駆動制御するために必要なm個ここでは2個の出力系を選択するとともに、選択した出力系から出力されるパルス信号の位相情報を出力する。選択部51における正常信号選択ロジックは、異常診断ロジック回路40の診断結果選定された異常エンコーダ信号判定値と、図6bに示す真理値表を用いて行われる。例えば、選択部51は、異常診断ロジック回路40での異常診断の結果異常エンコーダ信号判定値がエンコーダ信号1であった場合、スイッチSW2とスイッチSW4をオン、スイッチSW1とスイッチSW3をオフにする。これによって、出力部52の出力端子OUT1、OUT2から出力すべき正常なエンコーダ信号として、エンコーダ信号2、3が選択される。また、選択部51は、異常診断ロジック回路40での異常診断の結果異常エンコーダ信号判定値がエンコーダ信号2であった場合、スイッチSW1とスイッチSW4をオン、スイッチSW2とスイッチSW3をオフにする。これによって、出力部52の出力端子OUT1、OUT2から出力すべき正常なエンコーダ信号として、エンコーダ信号1、3が選択される。また、選択部51は、異常診断ロジック回路40での異常診断の結果異常エンコーダ信号判定値がエンコーダ信号3であった場合、スイッチSW1とスイッチSW3をオン、スイッチSW2とスイッチSW4をオフにする。これによって、出力部52の出力端子OUT1、OUT2から出力すべき正常なエンコーダ信号として、エンコーダ信号1、2が選択される。また、選択部51は、異常診断ロジック回路40での異常診断の結果異常エンコーダ信号判定値が異常なしであった場合、スイッチSW1とスイッチSW3をオン、スイッチSW2とスイッチSW4をオフにする。これによって、出力部52の出力端子OUT1、OUT2から出力すべき正常なエンコーダ信号として、エンコーダ信号1、2が選択される。なお、選択部51は、異常診断ロジック回路40での異常診断の結果異常エンコーダ信号判定値がエンコーダ複数異常であった場合、全てのスイッチSW1~SW4をオフにする。これによって、出力部52の出力端子OUT1、OUT2からエンコーダ信号を出力することを一時的に中止する。このようにして、選択出力部50は、異常エンコーダ信号判定値に従い、図6の真理値表のようなロジックにて複数個のスイッチSWここではスイッチSW1~SW4を切り替え、出力部52にて正常なm個のエンコーダ信号を選択的に出力する。なお、位相情報とは、選択された出力系から出力されるm個のパルス信号エンコーダ信号同士、すなわち、CPU60に入力されたm個のパルス信号エンコーダ信号同士の位相関係位相差を示す情報である。この位相情報は、CPU60にてモータ10の回転方向を判定する際に用いられるものである。例えば、ここでは、位相情報として、状態1~状態5の各状態を示す情報を採用する。この場合、CPU60は、例えばメモリなどに、状態1~状態5の各状態と状態1~状態5の各状態のときに各キャプチャ用ポート621~62mに入力されるエンコーダ信号とが関連付けて記憶されているとともに、各出力系から出力されるエンコーダ信号同士の位相差が記憶されている。これによって、CPU60は、位相情報状態1~状態5のいずれかを取得すると、自身に入力されるエンコーダ信号の位相差を把握することができる。なお、状態5は、エンコーダ複数故障を示すものである。よって、ここでは、位相情報には、エンコーダ複数故障を示す情報を含む例を採用している。しかしながら、この状態5が示すようなエンコーダ複数故障を示す情報は含まなくてもよい。選択部51から出力された位相情報は、通信I/F70及びCPU60の汎用ポート61を介して、CPU60の通信I/F64に入力される。の通信I/F70と通信I/F64は、図7aに示すようにシリアル通信I/Fを採用することができる。つまり、通信I/F70としてD/A変換器701を採用し、通信I/F64としてA/D変換器641を採用してもよい。このD/A変換器701とA/D変換器641とは、1本の通信ラインですなわち、信号線及び一つの汎用ポート61を介して電気的に接続される。つまり、通信I/F70としてD/A変換器701は、選択部51からの位相情報選択された状態をアナログ電圧値でCPU60に伝達する。CPU60は、図7bに示すようなアナログ信号である位相情報と状態デジタル信号との関係に基づいて、上述の状態1~5を判定する。このようにすることによって、選択部51とCPU60との信号線を最小限に抑えることができる。よって、CPU60における位相情報が入力される汎用ポート61を最小限に抑えることができる。なお、通信I/F70と通信I/F64は、これに限定されるものではない。例えば、その他の変形例変形例2として、図8aに示すようなデジタル通信I/Fを採用してもよい。つまり、通信I/F70として、複数のスイッチSWここではスイッチSW-A~スイッチSW-Cを含むスイッチング回路702を採用してもよい。この場合CPU60側の通信I/F64は必要ない。このスイッチ回路702の各スイッチSW-A~スイッチSW-Cは、CPU60の対応する汎用ポート61に電気的に接続されている。そして、通信I/F70としてのスイッチング回路702は、図8bに示すようなマップに基づいて、スイッチング回路702に含まれるスイッチSW-A~スイッチSW-CのオンONとオフOFFを切り換える。一方、CPU60には、各汎用ポート61にオン又はオフを示す信号が入力される。そして、CPU60は、図8bに示すようなマップに基づいて、各汎用ポート61のオン又はオフによって、上述の状態1~5を判定する。例えば、CPU60は、全てのスイッチSW-A~スイッチSW-Cに対応する汎用ポート61でオフの場合は状態1と判定する。また、スイッチSW-Aに対応する汎用ポート61でオンであり、且つ、スイッチSW-B,スイッチSW-Cに対応する汎用ポート61でオンの場合は状態2と判定する。以下、同様にして状態3~状態5に関しても判定する。また、例えば、その他の変形例変形例3として、図9に示すようなシリアル通信I/Fを採用してもよい。つまり、通信I/F70としてシリアル通信I/F703を採用し、通信I/F64としてシリアル通信I/F643を採用してもよい。この場合は、シリアル通信I/F703とシリアル通信I/F643とは、汎用ポート61を介して電気的に接続されている。CPU60は、図1に示すように、出力部52から出力されたエンコーダ信号パルス信号が入力されるm個のキャプチャ用ポート621~62mを備え、エンコーダ信号パルス信号が流れるm個の信号線S1~Smを介してキャプチャ用ポート621~62mが出力部52と電気的に接続されている。このように、CPU60に設けられたキャプチャ用ポート621~62mの数m個は、エンコーダ信号部が出力するエンコーダ信号の数n個よりも少ない。また、このキャプチャ用ポート621~62mは、単に信号のオン又はオフが入力される汎用ポート61とは異なり、パルス信号が入力されるものであり、CPU60内でパルス数をカウントするためのポートである。また、CPU60は、上述のように、位相情報が入力される汎用ポート61を備えている。なお、上述の図7~9に示したように、CPU60は、選択部51が出力する位相情報を受信する際には、汎用ポート61を使うことができる。つまり、CPU60は、エンコーダ信号を受信するにはキャプチャ用ポート621~62mを用いる必要があるが、位相情報を受信する場合はキャプチャ用ポート621~62mを用いる必要がない。また、CPU60は、モータ10の各相U,V,Wと電気的に接続され、各相を通電するためのすなわち、駆動信号を出力するためのモータ用ポート63を備える。さらに、CPU60は、機能ブロックとして、入力回路部65とモータ駆動演算部66などを備える。そして、CPU60入力回路部65は、m個のキャプチャ用ポート621~62mに入力されたm個のエンコーダ信号パルス信号をそれぞれカウントする。そして、CPU60モータ駆動演算部66は、自身でカウントしたカウント値と選択部51から出力された位相情報とに基づいて駆動信号を演算する。さらに、CPU60モータ駆動演算部66は、この駆動信号をモータのロータを目標位置まで回転駆動制御する。なお、この回転駆動制御に関しては、周知技術であるため詳しい説明は省略する。ここで、図2に基づいて、モータ制御装置の処理動作に関して説明する。この図2に示すフローチャートは、モータ制御装置の外部に設けられた外部装置から出力された回転駆動制御の開始を示す開始信号に応じてスタートするものである。例えば、車両に設けられたイグニッションスイッチがオンすなわち、開始信号になるとスタートする。また、モータ制御装置は、イグニッションスイッチがオンになると、ロータの回転位置とモータへの通電相とを対応させる初期駆動を行った後に、カウント値と位相情報とに基づいてロータを目標位置まで回転駆動する回転駆動制御通常制御を行う。なお、図2に示すステップS10,S11は、ロータの回転位置とモータへの通電相とを対応させる処理と並行して行われる処理である。換言すると、図2に示すステップS10,S11は、初期駆動が開始されると行われる処理である。また、ロータの回転位置とモータへの通電相とを対応させる処理に関しては、本出願人による特開2004-129451号公報などに開示されているものを採用することができるため、その詳しい説明を省略する。まず、ステップS10では、エンコーダ信号部20から出力されたn個のエンコーダ信号の異常診断を行う。なお、CPU60は、初期駆動時には、自身でカウントしたカウント値に関係なくモータ10への通電相を順次切り換えるものである。モータ制御装置は、このようにしてモータ10が回転駆動されたことによってエンコーダ信号部20から出力されたn個のエンコーダ信号の異常診断を行う。このとき、カウント部30は、n個のエンコーダ信号1~エンコーダ信号n例えばnが3個のときはエンコーダ信号1~エンコーダ信号3を個別にカウントする。そして、異常診断ロジック回路40は、上述のように図4又は図5に示すような真理値表とカウント部30がカウントしたカウント値とに基づいて、エンコーダ信号毎に異常があるか否かを診断する。次に、ステップS11では、正常なエンコーダ信号の位相情報すなわち、選択部51で選択したエンコーダ信号の位相情報をCPU60へ出力する。このとき、選択部51は、異常診断ロジック回路40で正常と診断されたエンコーダ信号を出力する出力系の中から、モータ10の回転駆動制御に必要なm個例えば2個の出力系を選択するとともに、この選択した出力系から出力されるm個のエンコーダ信号における位相情報をCPU60へ出力する。その後、モータ駆動制御部は通常制御を行う。つまり、モータ駆動制御部は、初期駆動が終了すると通常制御回転駆動制御を行う。なお、CPU60は、回転駆動制御時には、回転駆動制御時に自身でカウントしたカウント値と、選択部51から初期駆動時に出力された位相情報とに基づいてロータを目標位置まで回転駆動する。つまり、CPU60は、初期駆動時に既にm個のエンコーダ信号の位相情報が送信されているため、回転駆動制御時には、m個のエンコーダ信号の位相情報に準じた通電タイミングを設定してモータを制御することができる。このように、初期駆動時に各エンコーダ信号を個別にカウントして異常診断を行うとともに、位相情報を出力し、回転駆動制御時には、CPU60がカウントしたカウント値と初期駆動時に選択部51から出力された位相情報とに基づいて回転駆動制御することによって、回転駆動制御時の信頼性を高めることができる。つまり、回転駆動制御時には、既に正常であると診断されたm個のエンコーダ信号に基づいて回転駆動制御を行うことができるため、回転駆動制御時の信頼性を高めることができる。なお、図2に示すステップS12~S14は、ロータを目標位置まで回転駆動する制御と並行して行われる処理である。換言すると、図2に示すステップS12~S14は、通常制御が開始されると行われる処理である。まず、ステップS12では、異常診断ロジック回路40によって正常と診断されたエンコーダ信号のうち、m個の正常なエンコーダ信号をCPU60へ直接出力する。このとき、出力部52は、選択部51にて初期駆動時に選択された出力系から出力されたm個のエンコーダ信号を、カウント部30、異常診断ロジック回路40、及び選択部51を介さずにCPU60に直接出力する。また、ステップS13では、上述のステップS10と同様に、エンコーダ信号部20から出力されたn個のエンコーダ信号の異常診断を行う。つまり、異常診断ロジック回路40は、回転駆動制御時にもエンコーダ信号毎に異常があるか否かを診断する。そして、ステップS14では、異常診断ロジック回路40がエンコーダ信号に異常有りと判定した場合はステップS11へ戻り、エンコーダ信号に異常なしと判定した場合はステップS12へ戻る。このように、テップS14からステップS11に戻った場合、選択部51は、回転駆動制御時にもm個の出力系を選択するとともに、位相情報を出力する。このとき、選択部51は、ステップS13において異常診断ロジック回路40で正常と診断されたエンコーダ信号を出力する出力系の中から、モータ10の回転駆動制御に必要なm個例えば2個の出力系を選択しなおすとともに、この選択した出力系から出力されるm個のエンコーダ信号における位相情報をCPU60へ出力する。つまり、出力部52は、回転駆動制御時に選択部51にてm個の出力系が選択された場合は、選択部51にて回転駆動制御時に選択された出力系から出力されたm個のエンコーダ信号をCPU60に直接出力する。このとき、出力部52は、選択部51にて初期駆動時に選択された出力系から出力されたm個のエンコーダ信号を、カウント部30、異常診断ロジック回路40、及び選択部51を介さずにCPU60に直接出力する。その後、再度ステップS12に戻る。このようにすることによって、回転駆動制御時においてCPU60に出力しているエンコーダ信号に異常が生じた場合でも、別の正常なエンコーダ信号に基づいて回転駆動制御することができるので、信頼性をより一層高めることができる。なお、CPU60は、回転駆動制御時に位相情報が出力された場合は、この位相情報と、回転駆動制御時に自身でカウントしたカウント値とに基づいてロータを目標位置まで回転駆動する。このようにすることによって、モータ10を回転駆動制御するために必要な複数のパルス信号m個と予備のエンコーダ信号p個の全てのエンコーダ信号n個に関して異常診断を行うことができる。つまり、エンコーダを多重系にすることができる。そして、診断した全てのエンコーダ信号のうち、正常であると診断されたm個のエンコーダ信号に基づいて回転駆動制御を行うことができる。例えば、モータを回転駆動制御するために必要なエンコーダ信号の一つが異常であった場合でも、この異常であるエンコーダ信号の代替手段として予備のエンコーダ信号正常を用いて回転駆動制御を行うことができる。つまり、モータ10を回転駆動制御するために必要なエンコーダ信号と予備のエンコーダ信号のうち、いずれかのエンコーダ信号が異常であった場合でも、その他のエンコーダ信号正常に基づいて回転駆動制御を行うことができる。よって、モータ10の回転駆動制御の信頼性を高めることができる。特に、このモータ制御装置をシフトバイワイヤシステムの駆動部などに適用した場合には、モータ10の通常制御中にエンコーダ故障が起きモータ10が回転しなくなった場合でも、正常な通常制御へ復帰させることができるので、信頼性だけでなくモータ10の応答性が良いという商品性向上にもつながる。また、このようにモータ10を回転駆動制御するために必要な複数のエンコーダ信号と予備のエンコーダ信号の全てのエンコーダ信号に関して異常診断を行いつつも、CPU60に入力されるエンコーダ信号の数は、モータ10を回転駆動制御するために必要な数m個だけとすることができる。つまり、CPU60におけるエンコーダ信号が入力されるキャプチャ用ポート621~62mの数、及びこのキャプチャ用ポート621~62mに接続される信号線S1~Smの数は、モータ10を回転駆動制御するために必要最小限必要なパルス信号の数m個だけでよい。よって、信頼性を高めつつ、コストが高くなることを抑制することができる。また、カウント部30と異常診断ロジック回路40とで、エンコーダ信号部20が出力する全てのエンコーダ信号n個のエンコーダ信号1~エンコーダ信号nの異常診断を行うため、CPU60は異常診断を行う必要がない。よって、信頼性を高めつつ、CPU60の処理負荷が増大することを抑えることができる。さらに、高応答性のモータの回転駆動制御を実現するためには、そもそもエンコーダ入力信号の遅延は極力あってはならない。これに対して、本実施形態においては、エンコーダ信号をスルー出力する構成出力部52を備えるため、モータ10の高速制御の観点でも優れている。また、本実施形態においては、エンコーダ単品の故障だけでなく、エンコーダ信号のコネクタやハーネスの地絡、断線、天絡故障時にも有効であるため、システム全体の信頼性を高めることができる。なお、本実施形態においては、初期駆動時及び回転駆動制御時の両方において、エンコーダ信号の異常診断を行う例を採用しているが、本発明はこれに限定されるものではない。初期駆動時及び回転駆動制御時のいずれか一方だけでも本発明の目的は達成できるものである。以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。"