炭化珪素基板と、前記炭化珪素基板上に形成されたn型炭化珪素層と、前記n型炭化珪素層の表面近傍に、平面視してリング状に形成された低濃度p型JTE領域と、前記n型炭化珪素層の表面近傍の前記低濃度p型JTEの内側に、該低濃度p型JTE領域に接触して、平面視してリング状に形成された高濃度p型領域と、前記高濃度p型領域上の一部に形成されたp型オーミック電極と、前記p型オーミック電極を覆うと共に、前記高濃度p型領域上及び前記n型炭化珪素層上に形成されたショットキー電極と、前記ショットキー電極上に形成された第1の電極と、前記炭化珪素基板の前記n型炭化珪素層が形成されていない側に形成された第2の電極と、を備えたことを特徴とする炭化珪素半導体装置。前記低濃度p型JTE領域が、平面視してリング状に形成された、不純物濃度が異なる複数のp型領域が互いに隣接してなることを特徴とする請求項1に記載の炭化珪素半導体装置。前記高濃度p型領域の面積が低濃度p型JTE領域で囲繞された領域の面積の0.8~3.5倍の大きさであることを特徴とする請求項1又は2のいずれかに記載の炭化珪素半導体装置。前記低濃度p型JTE領域と前記高濃度p型領域とは相似形であって、前記高濃度p型領域のリング形状の幅は前記低濃度p型JTE領域のリング形状の幅の2.5~5倍の大きさであることを特徴とする請求項1から3のいずれか一項に記載の炭化珪素半導体装置。しかしながら、従来のMPS構造においては、p型オーミック電極をp型半導体層上に設ける際にはp型半導体層に対して数μm~10数μmのマージンを各p型オーミック電極のために設ける必要があるため、このマージンが素子面積の縮小化を妨げていた。すなわち、従来のMPS構造は、素子の中央部に複数のpnダイオードが設けられ、各pnダイオード上にp型オーミック電極が配置する構成であり、素子の中央部に複数のp型オーミック電極が配置する。この構成では素子の中央部にp型オーミック電極の数だけマージン用のスペースが必要となり、このマージンが素子の微細化を妨げていた。また、従来のMPS構造においては、p型オーミック電極が素子の中央部のボンディング領域にあるため、ボンディングの際にボンディングパワーを高めていくと素子特性を損ねる場合があった。本発明は、上記事情に鑑みてなされたものであって、素子の端部に配置するリング状のJTE領域に隣接してその内側にリング状にJTE領域より高濃度のp型不純物領域を形成し、そのp型不純物領域上の一部にのみp型オーミック電極を設ける構成とすることにより、順方向電流サージ耐性の機能を素子の端部側に担わせると共に、素子の中央部分にp型オーミック電極を配置しないことにより、ボンディング耐性を向上させた炭化珪素半導体装置及びその製造方法を提供することを目的とする。上記の目的を達成するために、本発明は以下の手段を提供する。1炭化珪素基板と、前記炭化珪素基板上に形成されたn型炭化珪素層と、前記n型炭化珪素層の表面近傍に、平面視してリング状に形成された低濃度p型JTE領域と、前記n型炭化珪素層の表面近傍の前記低濃度p型JTEの内側に、該低濃度p型JTE領域に接触して、平面視してリング状に形成された高濃度p型領域と、前記高濃度p型領域上の一部に形成されたp型オーミック電極と、前記p型オーミック電極を覆うと共に、前記高濃度p型領域上及び前記n型炭化珪素層上に形成されたショットキー電極と、前記ショットキー電極上に形成された第1の電極と、前記炭化珪素基板の前記n型炭化珪素層が形成されていない側に形成された第2の電極と、を備えたことを特徴とする炭化珪素半導体装置。2前記低濃度p型JTE領域が、平面視してリング状に形成された、不純物濃度が異なる複数のp型領域が互いに隣接してなることを特徴とする前項1に記載の炭化珪素半導体装置。3前記高濃度p型領域の面積が低濃度p型JTE領域で囲繞された領域の面積の0.8~3.5倍の大きさであることを特徴とする前項1又は2のいずれかに記載の炭化珪素半導体装置。4前記低濃度p型JTE領域と前記高濃度p型領域とは相似形であって、前記高濃度p型領域のリング形状の幅は前記低濃度p型JTEのリング形状の幅の2.5~5倍の大きさであることを特徴とする前項1から3のいずれか一項に記載の炭化珪素半導体装置。本発明のリング状とは、円状に限らず、矩形に近い形状やその他の形状でも構わない。本発明の炭化珪素半導体装置によれば、n型炭化珪素層の表面近傍の前記低濃度p型JTEの内側に、該低濃度p型JTE領域に接触して、平面視してリング状に形成された高濃度p型領域と、高濃度p型領域上の一部に形成されたp型オーミック電極とを備えた構成を採用したので、p型オーミック電極は素子の端部側に寄っており、p型オーミック電極用のマージンは素子の端部側にだけ設ければよいので、素子面積の縮小化を図ることができる。また、p型オーミック電極は素子の端部側に寄っており、素子の中央部分にはp型オーミック電極がないので、ボンディングの際に、p型オーミック電極に起因した素子特性の損失を招くことがない。本発明の炭化珪素半導体装置によれば、低濃度p型JTE領域が、平面視してリング状に形成された、不純物濃度が異なる複数のp型領域が互いに隣接してなる構成を採用することにより、電界集中をより滑らかに緩和することができる。本発明の炭化珪素半導体装置によれば、高濃度p型領域の面積が低濃度p型JTE領域で囲繞された領域の面積の0.8~3.5倍の大きさである構成を採用することにより、従来のストライプ状のpnダイオード構造に比べてIFSM能力を低減することなく、ボンディング耐性の向上を図ることができる。本発明の炭化珪素半導体装置によれば、低濃度p型JTE領域と高濃度p型領域とは相似形であって、高濃度p型領域のリング形状の幅は低濃度p型JTEのリング形状の幅の2.5倍以上の大きさである構成を採用することにより、JTEの効果を持たせながら高濃度p層を利用して順サージ吸収部分を設けることができる。以下、本発明について、図を用いてその構成を説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。炭化珪素半導体装置第1の実施形態図1aは、本発明を適用した第1の実施形態の炭化珪素半導体装置ショットキーバリアダイオードの一部の一例を示した平面模式図である。図1bは、図1aで示したA-A’線に沿った断面模式図である。図1a及び図1bを参照して以下に詳細に説明する。炭化珪素半導体装置100は、炭化珪素基板1と、炭化珪素基板1上に形成されたn型炭化珪素層2と、n型炭化珪素層2の表面近傍に、平面視してリング状に形成された低濃度p型JTE領域3と、n型炭化珪素層2の表面近傍の低濃度p型JTE3の内側に、該低濃度p型JTE領域3に接触して、平面視してリング状に形成された高濃度p型領域4と、高濃度p型領域4上の一部に形成されたp型オーミック電極5と、p型オーミック電極5を覆うと共に、高濃度p型領域4上及びn型炭化珪素層2上に形成されたショットキー電極6と、ショットキー電極6上に形成された第1の電極図示せずと、炭化珪素基板の前記n型炭化珪素層が形成されていない側に形成された第2の電極図示せずと、を備えている。炭化珪素基板1としては、SiC単結晶である4H-SiC基板を用いることができる。また、面方位はc面であり、オフ角が設けられていてもよい。さらに、Si面を用いても、C面を用いてもよい。このSiC単結晶基板1は、高濃度にn型不純物がドープされたn型半導体基板とされている。n型炭化珪素層2としては、炭化珪素単結晶基板1上にエピタキシャル成長をさせて形成するのが好ましい。低濃度p型JTE領域3は、ショットキー接合の周縁部素子の端部における電界集中を緩和するために設けたものである。ショットキー接合の周縁部から周辺に向かって不純物濃度が低くなるように構成されているのが好ましい。高濃度p型領域p型不純物領域4は、n型炭化珪素層2内に形成されて、n型炭化珪素層2との界面にpn接合が形成されることになる。これにより、炭化珪素半導体装置100の整流性が向上する。高濃度p型領域4は、ショットキー接合の周縁部素子の端部に配置する低濃度p型JTE3の内側に低濃度p型JTE領域3に接触するように形成されている。すなわち、p型オーミック電極5が上に形成される高濃度p型領域4は、素子の中央部分ではなく、ショットキー接合の周縁部素子の端部側に形成されている。高濃度p型領域4の面積が低濃度p型JTE領域3で囲繞された領域図1中で低濃度p型JTE領域3の内側の領域の面積の0.8~3.5倍の大きさであるのが好ましい。0.8倍以下では、従来のストライプ状のp型不純物領域が有していた順方向電流サージ耐性と同程度の耐性を発揮できないからである。また、3.5倍以上ではパッド電極が焼損してしまいそれ以上耐量は大きくならないためである。高濃度p型領域4は、低濃度p型JTE領域3と相似形であって、高濃度p型領域4のリング形状の幅は低濃度p型JTE領域3のリング形状の幅の2.5~5倍の大きさであるのが好ましい。2.5倍以下では、十分な順方向サージ耐量を得ることが出来ないからである。また、5倍以上では、高濃度p型領域4の面積を大きくするだけで耐量を改善できないからである。p型オーミック電極5は、ショットキー接合の周縁部素子の端部側に配置する高濃度p型領域4上の一部に形成されている。p型オーミック電極5は、素子の中央部分ではなく、ショットキー接合の周縁部素子の端部側にのみ設けられている。このように、順方向電流サージ耐性の機能を素子の端部側に担わせ、素子の中央部分にp型オーミック電極を配置しない構成であるため、ボンディング耐性が向上されている。p型炭化珪素に対してオーミック性電極を形成する金属の一つとして、チタン-アルミニウムTi-Al合金が知られている。図2は、p型オーミック電極5の周辺の拡大図であって、後述する合金化前のものである。図2に示すように、p型オーミック電極5は、高濃度p型領域4側に設けられた第1合金層5aと、第1合金層5aを挟んで高濃度p型領域4と反対側に設けられた第2合金層5bとの二層構造を有している。なお、電極の断面観察において二層構造が観察されるp型オーミック電極5は、オーミック特性が良好で且つ表面状態が良好な電極となっている。これは、後述する炭化珪素半導体装置の製造方法において説明するように、p型オーミック電極5の形成において、チタンを蒸着した後にアルミニウムを積層するという順序になっていることと関連している。したがって、上記積層順序と異なる場合には、明確な層として観察されない。なお、第1合金層5aと第2合金層5bとの境界は、電子顕微鏡を用いて断面を観察した際にコントラストが異なる境界から定めることができる。p型オーミック電極5は、少なくともチタン、アルミニウムを含む二元系の合金層である。そして、この合金層のチタンとアルミニウムの割合は、アルミニウムAlが40~70質量、チタンTiが20~50質量であることが好ましい。アルミニウムが40質量未満であると、オーミック性を示さないために好ましくなく、アルミニウムが70質量を越えると、余剰のアルミニウムが液相を形成して周囲に飛散し、SiO2等の保護膜と反応してしまうために好ましくない。また、Tiが20未満であると、余剰のアルミが周囲に飛散し、SiO2保護膜と反応してしまうために好ましくなく、50質量を超えるとオーミック性を示さないために好ましくない。ショットキー電極6は、高濃度p型領域4及びn型炭化珪素層2上に形成され、高濃度p型領域4及びn型炭化珪素層2とショットキー金属部5との界面には、金属と半導体との接合によって生じるショットキー障壁が形成され、ショットキー接合領域が形成される。これにより、炭化珪素半導体装置ショットキーバリアダイオード100の順方向の電圧降下をpnダイオードに比べて低くするとともに、スイッチング速度を速くすることができる。なお、電極全体でショットキー接合領域が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる。なお、炭化珪素半導体装置の素子の中央部分高濃度p型領域4の内側の部分図1b中の点線で囲まれた部分Pには、p型オーミック電極5を上に有さない態様で、pn接合領域を設けるためにp型不純物領域を形成してもよい。炭化珪素半導体装置第2の実施形態図3aは、本発明を適用した第2の実施形態の炭化珪素半導体装置の一部の一例を示した平面模式図である。図3bは、図3aで示したB-B’線に沿った断面模式図である。図3a及び図3bを参照して以下に詳細に説明する。炭化珪素半導体装置200は、炭化珪素基板1と、炭化珪素基板1上に形成されたn型炭化珪素層2と、n型炭化珪素層2の表面近傍に、平面視してリング状に形成された、不純物濃度が異なる2個のp型領域33a、33bが互いに隣接してなる低濃度p型JTE領域33と、n型炭化珪素層2の表面近傍の低濃度p型JTE33の内側に、該低濃度p型JTE領域33に接触して、平面視してリング状に形成された高濃度p型領域4と、高濃度p型領域4上の一部に形成されたp型オーミック電極5と、p型オーミック電極5を覆うと共に、高濃度p型領域4上及びn型炭化珪素層2上に形成されたショットキー電極6と、ショットキー電極6上に形成された第1の電極図示せずと、炭化珪素基板の前記n型炭化珪素層が形成されていない側に形成された第2の電極図示せずと、を備えている。第2の実施形態の炭化珪素半導体装置では、低濃度p型JTE領域が不純物濃度が異なる2個のp型領域からなる点が第1の実施形態の炭化珪素半導体装置と異なる。図3で示した例では、不純物濃度が異なるp型領域は2個だが、3個以上であってもよい。不純物濃度が異なる複数のp型領域は素子の周辺に行くほど、不純物濃度が低くなる構成であることが好ましい。電界集中をより滑らかに緩和できるからである。図3で示した例では、p型領域33bの方がp型領域33aよりも不純物濃度が低いのが好ましい。炭化珪素半導体装置の製造方法本発明の実施形態であるショットキーバリアダイオード100の製造方法について説明する。図4~図12は、本実施形態のショットキーバリアダイオード100の製造方法の一例を説明する工程断面図である。なお、図1及び図2で示した部材と同一の部材については同一の符号を付している。本実施形態のショットキーバリアダイオード100の製造方法は、SiC単結晶基板1の表面1aに低濃度p型JTE領域3及び高濃度p型領域4を形成する工程p型不純物領域形成工程と、p型オーミック電極5を形成する工程p型オーミック電極形成工程と、低濃度p型JTE領域3、高濃度p型領域4及びp型オーミック電極5を覆うように保護膜7を形成する工程保護膜形成工程と、SiC単結晶基板1の裏面1bに裏面オーミック電極8を形成する工程裏面オーミック電極形成工程と、低濃度p型JTE領域3、高濃度p型領域4及びp型オーミック電極5と接続されたショットキー電極6を形成する工程ショットキー電極形成工程と、ショットキー電極6を覆うように表面パッド電極9を形成する工程表面パッド電極形成工程と、を備える。<p型不純物領域形成工程>まず、図4に示すように、SiC単結晶基板炭化珪素基板1上にn型エピタキシャル層n型炭化珪素層2を形成する。n型エピタキシャル層n型炭化珪素層2上を清浄化するために、基板を洗浄する。洗浄としては例えば、硫酸過酸化水素、水酸化アンモニウム過酸化水素、塩酸過酸化水素、フッ酸水溶液等を用いていわゆるRCA洗浄を行う。次に、CVD法により、n型エピタキシャル層2上に酸化膜を形成する。次に、酸化膜上にレジストを塗布した後、ステッパーにより、低濃度p型JTE領域p型不純物領域3及び高濃度p型領域p型不純物領域4に対応する窓部を有するフォトレジストパターンを形成する。任意の好適な公知のフォトリソグラフィ法によるパターニングを行うことができるが、ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、酸化膜をドライエッチングして低濃度p型JTE領域3及び高濃度p型領域4に対応する窓部を形成する。次に、窓部が形成された酸化膜をマスクとして用いて、p型不純物となるアルミニウムまたはボロンをn方エピタキシャル層2にイオン注入する。その後、再び酸化膜上にレジストを塗布した後、ステッパーにより、高濃度p型領域4に対応する窓部を有するフォトレジストパターンを形成、その後、酸化膜をドライエッチングして高濃度p型領域4に対応する窓部を形成する。次に、窓部が形成された酸化膜をマスクとして用いて、p型不純物となるアルミニウムまたはボロンをn型エピタキシャル層2にイオン注入する。その後、酸化膜を除去する。次に、n型エピタキシャル層2上に、スパッタ法により炭化膜例えば、カーボン膜を形成した後、イオン注入を行ったp型不純物の活性化を行うため、高温の熱処理例えば、1700°Cの熱処理を不活性ガス雰囲気または真空中で行う。その後、炭化膜を除去する。これにより、低濃度p型JTE領域3と高濃度p型領域4を形成する。なお、炭化膜は、スパッタ法の代わりに、有機物を塗布した後、熱処理をして形成してもよい。図5は、低濃度p型JTE領域3と高濃度p型領域4を形成後の時点の状態を示す断面工程図である。<保護膜形成工程>次に、低濃度p型JTE領域3と高濃度p型領域4を形成したn型エピタキシャル層2上に、例えば、CVD法により、シリコン酸化膜SiO2からなる表面保護膜7を形成する。図6は、この時点の状態を示す断面工程図である。<裏面オーミック電極形成工程>次に、例えばスパッタ法または蒸着法により、低濃度p型JTE領域3及び高濃度p型領域4を形成したSiC単結晶基板1の裏面に、例えば、Niからなる金属膜を形成する。次いで、熱処理例えば、950°Cの熱処理を不活性ガス雰囲気または真空中で行って、裏面オーミック電極8とする。これにより、裏面オーミック電極8は、SiC単結晶基板1の裏面と良好なオーミックコンタクトを形成する。図7は、この時点の状態を示す断面工程図である。次に、図8に示すように、表面保護膜7を除去する。<p型オーミック電極形成工程>次に、高濃度p型領域4上に、リフトオフ法やエッチング法等の方法を用いて所望の大きさのp型オーミック電極5を形成する。p型オーミック電極5の形成は、高濃度p型領域4を形成したn型エピタキシャル層2上にチタンを積層する工程チタン積層工程と、積層されたチタンの上方にアルミニウムを積層する工程アルミニウム積層工程と、熱処理により合金化する工程熱処理工程とから概略構成されている。以下では、リフトオフ法を用いた場合について説明する。まず、前処理として基板のおもて面高濃度p型領域4を形成した面を洗浄する。洗浄としては例えば、硫酸過酸化水素、水酸化アンモニウム過酸化水素、塩酸過酸化水素、フッ酸水溶液等を用いていわゆるRCA洗浄を行う。次に、清浄化されたおもて面上に酸化膜図示せずを形成する。次に、酸化膜上にレジストを塗布した後、ステッパーにより、p型オーミック電極5を形成する領域高濃度p型領域4の一部に対応する部分に開口部を有するフォトレジストパターンを形成する。任意の好適な公知のフォトリソグラフィ法によるパターニングを行うことができるが、ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。次に、ウェットエッチングによって、酸化膜のうち、レジストによって覆われていない部分を除去して高濃度p型領域4の表面の一部p型オーミック電極5を形成する領域を露出させる。チタン積層工程次に、図9に示すように、例えば、スパッタ法または蒸着法を用いて、露出された高濃度p型領域4の表面の一部及びフォトレジスト上にチタン膜を積層する。これにより、チタン層15aが形成される。アルミニウム積層工程次に、図9に示すように、スパッタ法または蒸着法を用いて、チタン層15a上にアルミニウム層15bを積層する。ここで、チタン層15a及びアルミニウム層15bの膜厚は、それぞれ10~10000Åであることが好ましく、100~1000Åがより好ましく、500~1000Åが特に好ましい。チタン層15a及びアルミニウム層15bの膜厚が10Å未満であるとオーミック接合に充分な電極層が形成できないために好ましくなく、10000Åを超えると周囲の絶縁膜等に影響が出るおそれがあるために好ましくない。また、本実施形態では、p型オーミック電極5を形成する際のチタンとアルミニウムとの積層順序を上記のように規定することを特徴とするものである。次に、リフトオフ酸化膜及びレジストを剥がすを行うことにより、図9に示すように、高濃度p型領域4上にチタン層15a及びアルミニウム層15bの積層構造を形成する。熱処理工程次に、図10に示すように、積層されたチタン層15aとアルミニウム層15bとを熱処理により合金化してp型オーミック電極5を形成する。熱処理には、赤外線ランプ加熱装置RTA装置等を用いることができる。熱処理温度は、880~930°Cが好ましく、890~910°Cがより好ましい。熱処理温度が880°C未満であると合金化反応が充分に促進しないため好ましくなく、930°Cを超えると拡散の制御が困難となって所望の合金組成を得られないために好ましくない。また、熱処理時間は、1~5分が好ましく、1~3分がより好ましい。熱処理時間が1分未満であると合金化反応が充分に促進しないため好ましくなく、5分を超えると基板との反応が進行しすぎてしまい電極の表面が荒れてしまうために好ましくない。なお、熱処理は、不活性ガス雰囲気で行うことが好ましく、アルゴン雰囲気で行うことがより好ましい。このようにして、チタン-アルミニウムからなる二元系の合金膜を形成する。<ショットキー電極形成工程>次に、p型オーミック電極5を形成したn型エピタキシャル層2上にレジストを塗布した後、フォトレジストパターンを形成する。次に、スパッタ法または蒸着法により、窓部を形成したレジスト上に、例えば、チタンまたはモリブデンなどからなる金属膜を形成する。次に、レジストを除去リフトオフすることにより、窓部に形成された金属膜のみをp型オーミック電極5を覆うように残すことができる。次に、ショットキー障壁制御のための熱処理例えば、600°Cでの熱処理を不活性ガス雰囲気で行い、ショットキー電極6を形成する。ショットキー電極6は、SiC単結晶基板1に接続され、ショットキーコンタクトを形成している。図11は、この時点の状態を示す断面工程図である。なお、この工程はリフトオフ法ではなく、ショットキー電極6の形状にレジスト保護膜を形成し、ウェットまたはドライエッチングにてショットキー電極6以外の部分を除去して形成してもよい。<おもて面パッド電極形成工程>次に、ショットキー電極6を形成したn型エピタキシャル層2上にレジストを塗布した後、露光現像により、フォトレジストパターンを形成する。次に、スパッタ法または蒸着法によって、窓部を形成したレジスト上に、例えば、アルミニウムからなる金属膜を形成する。次に、そのレジストを除去リフトオフすることにより、窓部に形成された金属膜のみをショットキー電極6上に残すことができる。これにより、ショットキー電極6に接続されたおもて面パッド電極第1の電極9を形成する。図12は、この時点の状態を示す断面工程図である。次に、表面パッド電極9を形成したn型エピタキシャル層2上に、パッシベーション膜を塗布する。パッシベーション膜としては、例えば、感光性ポリイミド膜を用いる。次に、露光現像により、パターン化されたパッシベーション膜10を形成する。図13は、この時点の状態を示す断面工程図であって、おもて面パッド電極9の表面の一部が露出され、表面パッド電極9の端部9cのみを覆うようにパッシベーション膜10が形成されている。最後に、スパッタ法で、裏面オーミック電極8上に、裏面パッド電極第2の電極11として、例えば、Ni/Agなどからなる2層の金属膜を形成する。以上の工程により、図1に示すショットキーバリアダイオード100を作製する。