"データを異なる通信速度で出力する際の出力タイミングを調整するデータ出力調整装置であって、当該データ出力調整装置に外部接続される外部装置に対応して設けられて、前記外部装置からのデータを取り込む入力部と、前記入力部に対応して設けられて、前記入力部が取り込んだデータをバッファするバッファ部と、通信速度に応じて前記データを出力する際の出力タイミングを前記バッファ部に指示し、この指示に従い当該バッファ部が出力した前記データを受信して出力する出力部と、を備えることを特徴とするデータ出力調整装置。請求項1に記載のデータ出力調整装置であって、前記入力部は、入力した前記データのビット数を増やすビット変換を行って出力し、前記出力部は、前記バッファ部からの前記データのビット数を減らすビット変換を行って出力することを特徴とするデータ出力調整装置。データを異なる通信速度で出力する際の出力タイミングを調整するデータ出力調整方法であって、データの取り込みを行う入力手順と、取り込んだデータをバッファするバッファ手順と、通信速度に応じて前記データを出力する際の出力タイミングを出力するタイミング指示手順と、前記タイミング指示手順に従い出力された前記データを受信して出力する出力手順と、を含むことを特徴とするデータ出力調整方法。請求項3に記載のデータ出力調整方法であって、前記入力手順は、入力した前記データのビット数を増やすビット変換を行って出力する手順を含み、前記出力手順は、入力した前記データのビット数を減らすビット変換を行って出力する手順を含む、ことを特徴とするデータ出力調整方法。RGMIIネットワークを介して通信を行うRGMIIネットワークシステムであって、所定の処理を行う第1の外部装置と、前記RGMIIネットワークに接続されるイーサネット物理層を含む第2の外部装置と、前記第1の外部装置が省エネ状態に移行した際に動作する第3の外部装置と、前記第1の外部装置と第2の外部装置に対応して設けられた請求項1又は2に記載のデータ出力調整装置、及び、前記データ出力調整装置を介して前記外部装置が相互に1対1で通信するための通信路を設定するスイッチを含む経路切替部と、を備え、前記第1の外部装置が行う所定の処理には、前記RGMIIネットワークを介して行われる通信の通信速度を検出して、当該通信速度を示す速度選択信号を前記データ出力調整装置における出力部に指示する処理と、前記通信路を設定するためのスイッチ切替信号を前記経路切替部に指示する処理とが、含まれて、前記データ出力調整装置における出力部は、前記速度選択信号に基づき当該データ出力調整装置におけるバッファ部に前記データの出力タイミングを指示し、前記経路切替部は、前記スイッチ切替信号に基づき前記通信路を切り替えることを特徴とするRGMIIネットワークネットワークシステム。請求項5に記載のRGMIIネットワークシステムであって、前記データ出力調整装置は、前記第3の外部装置に対応しても設けられていることを特徴とするRGMIIネットワークシステム。RGMIIネットワークを介して通信を行う際に通信路を切替えるRGMIIネットワーク通信路切替方法であって、通信速度を検出する手順と、データを入力する入力手順と、入力したデータをバッファするバッファ手順と、前記通信速度に応じて出力する前記データの出力タイミングを指示するタイミング指示手順と、前記タイミング指示手順に従い出力された前記データを出力する出力手順と、を含むことを特徴とするRGMIIネットワーク通信路切替方法。しかしながら、特開2009-188479号公報にかかる技術は、CPU等の処理能力を高めるために提案された技術であるため、CPUから出力されるデータの速度調整は行うが、CPUに入力するデータの速度調整は行われない問題がある。これはネットワークにおける通信速度が固定速度であるとして、CPU等の処理能力の向上を図るためである。従って、出力データのタイミング調整が行うことができない場合が生じて、適正な通信が行えない恐れがあった。そこで、本発明の主目的は、種々の通信速度であっても適正にデータの送受信が行えるようにするデータ出力調整装置、データ出力調整方法、RGMIIReducedGigabitMediaIndependentInterfaceネットワークシステム、及び、RGMIIネットワーク通信路切替方法を提供することである。上記課題を解決するため、データ出力調整装置にかかる発明は、当該データ出力調整装置に外部接続される外部装置に対応して設けられて、外部装置からのデータを取り込む入力部と、入力部に対応して設けられて、入力部が取り込んだデータをバッファするバッファ部と、通信速度に応じてデータを出力する際の出力タイミングをバッファ部に指示し、この指示に従い当該バッファ部が出力したデータを受信して出力する出力部と、を備えることを特徴とする。また、データ出力調整方法にかかる発明は、データの取り込みを行う入力手順と、取り込んだデータをバッファするバッファ手順と、通信速度に応じてデータを出力する際の出力タイミングを出力するタイミング指示手順と、タイミング指示手順に従い出力されたデータを受信して出力する出力手順と、を含むことを特徴とする。また、RGMIIネットワークシステムにかかる発明は、所定の処理を行う第1の外部装置と、RGMIIネットワークに接続されるイーサネット登録商標物理層を含む第2の外部装置と、第1の外部装置が省エネ状態に移行した際に動作する第3の外部装置と、第1の外部装置と第2の外部装置に対応して設けられた上記のデータ出力調整装置、及び、データ出力調整装置を介して外部装置が相互に1対1で通信するための通信路を設定するスイッチを含む経路切替部と、を備え、第1の外部装置が行う所定の処理には、RGMIIネットワークを介して行われる通信の通信速度を検出して、当該通信速度を示す速度選択信号をデータ出力調整装置における出力部に指示する処理と、通信路を設定するためのスイッチ切替信号を経路切替部に指示する処理とが、含まれて、データ出力調整装置における出力部は、速度選択信号に基づき当該データ出力調整装置におけるバッファ部にデータの出力タイミングを指示し、経路切替部は、スイッチ切替信号に基づき通信路を切り替えることを特徴とする。さらに、RGMIIネットワーク通信路切替方法にかかる発明は、通信速度を検出する手順と、データを入力する入力手順と、入力したデータをバッファするバッファ手順と、通信速度に応じて出力するデータの出力タイミングを指示するタイミング指示手順と、タイミング指示手順に従い出力されたデータを出力する出力手順と、を含むことを特徴とする。本発明によれば、外部装置に対応して入力部、バッファ部、出力部を設けて、通信速度に応じてデータの出力調整をおこなうので、種々の通信速度であっても適正にデータの送受信が行えるようになる。<第1の実施形態>本発明の第1の実施形態を説明する。図1は、本発明にかかるデータ出力調整装置2Aを備えたRGMIIネットワークシステム1のブロック図である。RGMIIネットワークシステム1は、データ出力調整装置2Aにパーソナルコンピュータやプリンタ等の電子機器3が接続されると共に、イーサネット物理チップPHY5がRGMIIインターフェースにより接続されている。電子機器3やPHY5は、データ出力調整装置2Aに対して外部装置となる。電子機器3は、メイン制御部制御部3Aと省エネ制御部制御部3Bとを備え、メイン制御部3Aのみが動作することにより全ての機能が動作する状態以下、通常モードと、省エネ制御部3Bのみが動作する動作する状態以下、省エネモードとの2状態をとる。メイン制御部3Aや省エネ制御部3Bの停止や動作は、これらに電源が供給されるか否かにより制御されるが、メイン制御部3Aへの電源供給が停止する際には、このメイン制御部3Aに記憶されている種々の設定情報が失われないように設定情報の待避が行われ、又は、設定情報を記憶する記憶手段だけは動作するように設定されている。なお、本実施形態においては、データ出力調整装置2A、メイン制御部3A、省エネ制御部3B、PHY5は、それぞれ独立した半導体チップにより形成されている場合について説明する。このような外部装置3は、所定時間通信が行われない場合等の予め設定された省エネモード移行条件が満たされると、通常モードから省エネモードに移行する。一方、メイン制御部3Aが省エネモードの状態であるときに、通信要求を受信する等の予め設定された復帰条件が満たされると、省エネ制御部3Bからの電源制御信号G3がメイン制御部3Aに出力されて、当該メイン制御部3Aは通常モードに復帰する。省エネモードへの移行時及び通常モードへの復帰時において、メイン制御部3Aは、データ出力調整装置2Aにスイッチ切替信号G1を出力する。このデータ出力調整装置2Aはスイッチ切替信号G1を受信すると、後述するように通信経路切替を行う。なお、復帰条件はメイン制御部3Aが起動しなければならない、本来の処理例えば電子機器がプリンタである場合にはプリント処理が要求されたときに満たされるが、ARPパケットのように省エネ制御部3Bだけでも応答できる場合には、復帰条件に含めないことも可能である。また、メイン制御部3Aは、PHY5を介してクロック信号MDC_CLKG5に同期してPHY5からMDIOManagementDataInput/Output信号G4を受信する。これにより、メイン制御部3Aは、通信速度に関する情報を取得する。メイン制御部3Aは、取得した通信速度に基づき、速度選択信号G2をデータ出力調整装置2Aに出力する。データ出力調整装置2Aは、後述するように、速度選択信号G2に基づき出力データのタイミング調整を行う。さて、メイン制御部3Aが省エネモードと通常モードとのモード移行する際に、データ出力調整装置2Aは通信路切替を行う。このようなデータ出力調整装置2Aは、入力部21、出力部22、バッファ部23、経路切替部24を含んでいる。入力部21は、メイン制御部3Aからのデータが入力するメイン側入力部21a、省エネ制御部3Bからのデータが入力する省エネ側入力部21b、PHY5からのデータが入力するPHY側入力部21cを含んでいる。出力部22は、メイン制御部3Aにデータを出力するメイン側出力部22a、省エネ制御部3Bにデータを出力する省エネ側出力部22b、PHY5にデータを出力するPHY側出力部22cを含んでいる。バッファ部23は、メイン側入力部21aからのデータをバッファしてPHY側出力部22cに出力するメイン側バッファ部23a、省エネ側入力部21bからのデータをバッファしてPHY側出力部22cに出力する省エネ側バッファ部23b、PHY側入力部21cからのデータをバッファしてメイン側出力部22a又は省エネ側出力部22bに出力するPHY側バッファ部23cを含んでいる。また、経路切替部24は、メイン側バッファ部23a、省エネ側バッファ部23b及びPHY側出力部22cに接続されたTXスイッチ24a、メイン側出力部22a、省エネ側出力部22b及び、PHY側バッファ部23cに接続されたRXスイッチ24bを含んでいる。そして、通常モードの場合には、TXスイッチ24aはメイン側バッファ部23aからのデータがPHY側出力部22cに出力されるように通信経路切替を行いTX通信、RXスイッチ24bはPHY側バッファ部23cからのデータがメイン側出力部22aに出力されるように通信経路切替を行うRX通信。また、省エネモードの場合には、TXスイッチ24aは省エネ側バッファ部23bからのデータがPHY側出力部22cに出力されるように通信経路切替を行いTX通信、RXスイッチ24bはPHY側バッファ部23cからのデータが省エネ側出力部22bに出力されるように通信経路切替を行うRX通信。これにより、通常モードにおけるTX通信においては、メイン制御部3Aからのデータは、メイン側入力部21a、メイン側バッファ部23a、TXスイッチ24a、PHY側出力部22cを介してPHY5に出力される。また、通常モードにおけるRX通信においては、TXスイッチ24aの動作と同時に、PHY5からのデータは、PHY側入力部21c、PHY側バッファ部23c、RXスイッチ24b、メイン側出力部22aを介してメイン制御部3Aに出力される。一方、省エネモードにおけるTX通信においては、省エネ制御部3Bからのデータは、省エネ側入力部21b、省エネ側バッファ部23b、TXスイッチ24a、PHY側出力部22cを介してPHY5に出力される。また、省エネモードにおけるRX通信においては、TXスイッチ24aの動作と同時に、PHY5からのデータは、PHY側入力部21c、PHY側バッファ部23c、RXスイッチ24b、省エネ側出力部22bを介して省エネ制御部3Bに出力される。なお、メイン側バッファ部23a、省エネ側バッファ部23b、PHY側バッファ部23cとしては、FIFO等のバッファ機能を持つ素子が用いられる。また、メイン側入力部21a、メイン側出力部22a、省エネ側入力部21b、省エネ側出力部22b、PHY側入力部21c、PHY側出力部22cは、データ転送等を行う際、同期用のクロック信号の立ち上がり立ち下がりの両方を利用して処理を行うダブルデータレートDDR方式が用いられる。次に、通常モードを説明する。この場合、TXスイッチ24aおよびRXスイッチ24bは、スイッチ切替信号G1によりメイン制御部3AとPY5との通信路が成立するように回路接続している。図2は、通常モードにおけるTX通信を説明するブロック図である。メイン制御部3Aは、TXクロック信号TX_CLK201、TXデータTX_D202、TX制御信号TX_CTRL203をメイン側入力部21aに出力する。このTXクロック信号201は、データ出力調整装置2Aへのクロック信号で、イーサネットの通信速度に応じて125MHz、25MHz、2.5MHzのいずれかの周波数に設定される。無論、本発明は、他の周波数に設定されることを除くものではない。TXデータ202はデータ信号であり、TX制御信号203はデータ出力調整装置2Aへの制御信号である。バス幅は、TXデータ202が4bit、TX制御信号203が1bitであり、TXデータ202の形式はイーサネットの規格に準拠している。また、TXデータ202とTX制御信号203とは、TXクロック信号201の立ち上がりと、立ち下がりとの両方のタイミングに同期して出力される。これにより、RGMIIの規定により通信速度が10BASE-Tと100BASE-TXとの場合、TXデータ202は、TXクロック信号201の立ち上がりと立ち下がりとで、同じデータとなる。メイン側入力部21aは、メイン制御部3Aから受信したTXデータ202を、TXクロック信号201の立ち上がりと、立ち下がりとのエッジに同期して、バス幅が倍でTXクロック信号204の立ち上がりに同期した通信データ205に変換する。これにより、4bitのTXデータ202は8bitの通信データ205にビット変換され、1bitのTX制御信号203は2bitの通信制御信号206にビット変換される。メイン側バッファ部23aは、通信データ205と通信制御信号206とをバッファリングする。そして、125MHz固定のリファレンスクロック信号REF_CLK207に同期して、バッファリングしている通信データ208を出力する。なお、通信データ208の出力は、リファレンスクロック信号207におけるパルス毎に出力されるとは限らない。即ち、通信データ208は、リファレンスクロック信号207に同期しているが、通信速度に基づく入出力制御信号210によって125MHzの周期で出力されない場合がある。この出力タイミングについては後述するが、メイン側バッファ部23aがリファレンスクロック信号207に同期し、かつ、入出力制御信号210により出力タイミングが制御されることにより、Giga-Etherの仕様から、クロックが125MHz/25MHz/2.5MHzのいずれかに切替えられても、適正に出力することが可能になる。また、メイン側バッファ部23aは、TXスイッチ24aを介してPHY側出力部22cに入出力状態信号211を出力する。この入出力状態信号211は、メイン側バッファ部23aにおける通信データ208のバッファ状態を通知する信号である。即ち、出力できる通信データ208がバッファされているか否かを示す信号である。TXスイッチ24aは、スイッチ切替信号G1により、通常モードと省エネモードとの通信経路切替を行う。通常モードに通信経路切替された場合には、メイン側バッファ部23aとPHY側出力部との間の通信経路が成立する。TXスイッチ24aは、単純に通信経路切替を行なうだけであるので、通信データ208と通信データ212、通信制御信号209と通信制御信号213、入出力制御信号210と入出力制御信号214、入出力状態信号211と入出力状態信号215は、それぞれ同じ信号となる。PHY側出力部22cは、RGMIIインターフェースの規格に適合するように、リファレンスクロック信号207の立ち上がりに同期して、通信データ212と通信制御信号213とをTXクロック信号218の立ち上がりと立ち下がりの両エッジに同期するTXデータ219とTX制御信号220とに変換して出力する。これにより、8bitの通信データ212は4bitのTXデータ219にビット変換され、2bitの通信制御信号213は1bitのTX制御信号220にビット変換される。従って、データがPHY側出力部22cから出力される速度は、メイン側バッファ部23aにバッファされる速度より遅いので、PHY側出力部22cのデータ出力タイミングに応じて、メイン側バッファ部23aからデータを受け取ることが可能になる。また、PHY側出力部22cには、メイン制御部3Aから速度選択信号G2が入力している。PHY側出力部22cは、この速度選択信号G2に基づき1000BASE-T、100BASE-TX、10BASE-Tのいずれの規格に従う通信速度であるかを判断し、その判断結果に基づき入出力制御信号214及びTXクロック信号218を出力する。例えば、速度選択信号G2に基づき100BASE-TXに従う通信速度であると判断した場合には、1/5の通信速度でデータの出力が行えるように、125MHz固定のリファレンスクロック信号207の5クロックで1クロックの入出力制御信号214を出力する。また、25=125/5MHzのTXクロック信号218を出力する。そして、TXクロック信号218に同期してPHY側出力部22cから通信データ219が出力される。一方、入出力制御信号214はTXスイッチ24aを介して入出力制御信号210となって、メイン側バッファ部23aに入力する。メイン側バッファ部23aは、この入出力制御信号210に同期してバッファしている通信データ208を出力する。以上により、メイン制御部3AとPHY5とにおけるTX通信は、データ出力調整装置2Aの有無にかかわらず同じように行える。また、メイン側バッファ部23aは、PHY側出力部22cより高速にデータがバッファされるので、PHY側出力部22cからのデータ要求に対して直ちに応じることができる。従って、データの出力タイミングが調整できる。通常モードにおけるRXスイッチ24bを介したRX通信も、上述したTX通信と同様に行われる。図3は、通常モードにおけるRX通信を説明するブロック図である。メイン側入力部21aとPHY側入力部21c、メイン側バッファ部23aとPHY側バッファ部23c、TXスイッチ24aとRXスイッチ24b、メイン側出力部22aとPHY側出力部22cがそれぞれ同じように機能して、各種の信号はPHY5からメイン制御部3Aに伝送される。これにより、PHY5とメイン制御部3AのRX通信はデータ出力調整装置2Aを介した場合も、データ出力調整装置2Aを介さない場合と同等のデータ通信を行うことができる。図4は、省エネモードにおけるTX通信を説明するブロック図である。また、図5は、省エネモードにおけるRX通信を説明するブロック図である。これらの図から解るように、各種の信号の流れの向きが異なるが、通信機能は通常モードのTX通信と同じであるので、重複説明を省略する。次に、図6に示す通常モードに設定する際のシーケンスを説明する。ステップSA1:メイン制御部3Aは、データ出力調整装置2Aにおけるメイン側入力部21a、省エネ側出力部22b等の各入出力部をリセットするステップSA1。ステップSA2:そして、メイン制御部3Aは、PHY5からMDIO信号G4を受信することにより通信速度を取得し、この通信速度に基づき速度選択信号G2をメイン側出力部22a、省エネ側出力部22b、PHY側出力部22cに出力する。メイン側出力部22a等の各出力部は、この速度選択信号G2に基づきデータ出力タイミングが通信速度に適するように速度設定を行う。ステップSA3:また、メイン制御部3Aは、ネットワーク通信に必要なIPアドレス等のパラメータを自己設定する。ステップSA4:以上で、メイン制御部3Aは通信可能な状態になるので、スイッチ切替信号G1をデータ出力調整装置2Aに出力する。データ出力調整装置2AのTXスイッチ24a,RXスイッチ24bは、スイッチ切替信号G1に基づき通常モードに通信経路切替を行う。これにより、メイン制御部3AとPHY5とは設定された速度で通信できるようになる。次に、図7に示す通常モードから省エネモードへの移行シーケンスを説明する。ステップSB1:所定の省エネ移行条件が満たされると、省エネ制御部3Bに省エネ情報が設定される。この省エネ情報は、省エネ状態においてネットワークを介しての要求があった場合に、メイン制御部3Aを起動させなくても応答できる情報例えば、IPアドレスである。従って、このような場合には通常モードへの復帰が行われないので、効果的な省エネが可能になる。ステップSB2:次に、メイン制御部3Aは、スイッチ切替信号G1をデータ出力調整装置2Aに出力する。データ出力調整装置2AのTXスイッチ24a,RXスイッチ24bは、スイッチ切替信号G1に基づき通常モードに通信経路切替を行う。これにより、省エネ制御部3BとPHY5とは設定された速度で通信できるようになる。ステップSB3:以上で、省エネモードに移行する準備が整ったので、省エネ制御部3Bは、メイン制御部3Aの電源をOFFにする電源制御信号G3を出力する。これにより、メイン制御部3Aへの電源供給が停止する。次に、図8に示す省エネモードから通常モードへの復帰シーケンスを説明する。ステップSC1:省エネモードにおいて、省エネ制御部3Bがネットワーク通信を行なった結果、メイン制御部3Aの起動が必要と判断した場合には、メイン制御部3Aの電源供給を開始する電源制御信号G3が出力される。これにより、メイン制御部3Aが起動する。ステップSC2~SC4:そして、メイン制御部3Aは、データ出力調整装置2Aに各入出力部のリセットを行なわせると共に、PHY5から通信速度を読取り、速度選択信号G2を出力する。データ出力調整装置2Aの各入出力部は、速度選択信号G2に基づき速度設定を行う。また、メイン制御部3AはIPアドレス等の設定情報を自機に設定する。ステップSC5:次に、メイン制御部3Aは、スイッチ切替信号G1をデータ出力調整装置2Aに出力する。データ出力調整装置2AにおけるTXスイッチ24a、RXスイッチ24bは、スイッチ切替信号G1に基づき通常モードに通信経路切替を行う。これにより、通常モードに復帰する。以上説明したように、経路切替部24でネットワーク切替を行うため、複数の速度の通信に対してもデータの出力調整しながら通信できるようになる。また、かかる複数の速度の通信が行われる場合であっても、省エネモードを実現することができる。<第2の実施形態>次に、本発明の第2の実施形態を説明する。なお、第1の実施形態と同一構成に関しては、同一符号を用いて説明を適宜省略する。第1の実施形態においては、メイン制御部3A、省エネ制御部3B、PHY部5及び、データ出力調整装置2Aは、それぞれ独立したチップで構成した。これに対し、本実施形態では、省エネ制御部3Bとデータ出力調整装置2Aとを1つのチップに纏めて構成した。以下、省エネ制御部とデータ出力調整装置とを纏めてネットワーク応答回路と記載する。図9は、本第2の実施形態にかかるネットワーク応答回路を備えたRGMIIネットワークシステムのブロック図である。図1に対し、省エネ制御部3Bとデータ出力調整装置2Bとが纏められて、ネットワーク応答回路6を構成している。このような構成においては、省エネ制御部3Bとデータ出力調整装置2Bとの接続がチップの内部配線を用いて行えるので、これらの間のインターフェースが不要となる。従って、第1の実施形態において説明した省エネ制御部3Bにおける省エネ側入力部21b及び省エネ側出力部22bは、省略できる。また、このネットワーク応答回路6にはレジスタ制御部7が設けられ、メイン制御部3Aからの信号を記憶し、記憶した内容に従って速度選択信号G2及びスイッチ切替信号G1が出力されるようになっている。従って、メイン制御部3Aが省エネモードであるか通常モードであるかにかかわらず、データ出力調整装置2Bにおけるモード切替が行うことができる。このことは、省エネモードへの移行の準備が未完了な場合でも、メイン制御部3Aがレジスタ制御部7に速度選択信号G2やスイッチ切替信号G1の基となる指令信号G7を出力すると、直ちに停止状態となることができることを意味し、効率的な省エネを行うことが可能になる。なお、省エネ制御部3Bは、CPUによるプログラム処理が可能な制御だけでなく、規定のネットワークパケットに応答及び規定のネットワークパケット復帰を検出するようにしてもよい。また、省エネ制御部3Bの接続を、例えば10BASE-T/100BASE-TXに制限し、MIIMediaIndependentInterfaceなど他のインターフェースにした場合も同様に適用可能である。この場合、ネットワーク応答回路6のチップに組み込まれた省エネ制御部3B又はネットワーク応答回路6に入力されるデータはPHY側バッファ部23cを通過しリファレンスクロック信号で125MHzに統一されたものでなくてもよい。"