"基板と、前記基板の主面上に設けられシリコン化合物を含むベース層と、前記ベース層の上に設けられGaNを含む下地層と、前記下地層の上に設けられAlNを含む層を含む中間層と、前記中間層の上に設けられ窒化物半導体を含む機能部と、を備え、前記下地層のうちの前記ベース層の側の第1領域におけるシリコン原子の濃度は、前記下地層のうちの前記中間層の側の第2領域におけるシリコン原子の濃度よりも高く、前記下地層は、前記第1領域に設けられた複数の空隙を有することを特徴とするウェーハ。前記ベース層と前記下地層との間に設けられ、1ナノメートル以上50ナノメートル未満の厚さを有し、111面のシリコン層をさらに備えたことを特徴とする請求項1記載のウェーハ。前記下地層の厚さは、50ナノメートル以上1500ナノメートル以下であることを特徴とする請求項1または2に記載のウェーハ。前記下地層は、前記下地層から前記機能部に向かう方向に沿う積層軸に沿って延びる微小隙間を有することを特徴とする請求項1~3のいずれか1つに記載のウェーハ。前記微小隙間の少なくとも一部は、前記第2領域に設けられていることを特徴とする請求項4記載の半導体装置。前記中間層は、窒化物半導体を含む複数の第1層と、前記複数の第1層の間のそれぞれに設けられ窒化物半導体を含む第2層と、を含み、前記第2層は、前記第1層の格子間隔とは異なる格子間隔、及び、前記第1層の熱膨張係数とは異なる熱膨張係数の少なくともいずれかを有することを特徴とする請求項1~5のいずれか1つに記載の半導体装置。GaNを含む下地層と、窒化物半導体を含む機能部と、前記下地層と前記機能部との間に設けられ、AlNを含む層を含む中間層と、を備え、前記下地層のうちの前記中間層とは反対側の第1領域におけるシリコン原子の濃度は、前記下地層のうちの前記中間層の側の第2領域におけるシリコン原子の濃度よりも高く、前記下地層の前記中間層とは反対側の第1面は、複数の凹部を有することを特徴とする半導体装置。前記第1面に接しシリコン化合物を含むベース層をさらに備えたことを特徴とする請求項7記載の半導体装置。ベース層と、前記ベース層と前記下地層とに接し、1ナノメートル以上50ナノメートル未満の厚さを有する111面のシリコン層をさらに備えたことを特徴とする請求項7記載の半導体装置。前記中間層は、窒化物半導体を含む複数の第1層と、前記複数の第1層の間のそれぞれに設けられ窒化物半導体を含む第2層と、を含み、前記第2層は、前記第1層の格子間隔とは異なる格子間隔、及び、前記第1層の熱膨張係数とは異なる熱膨張係数の少なくともいずれかを有することを特徴とする請求項7~9のいずれか1つに記載の半導体装置。基板の主面上に設けられシリコン化合物を含むベース層の上に設けられ、厚さが10ナノメートル以上50ナノメートル以下のシリコン層の上に、GaNを含む下地層を形成し、前記下地層の上にAlNを含む層を含む中間層を形成し、前記中間層の上に窒化物半導体を含む機能部を形成することを特徴とする結晶成長方法。前記シリコン層は、111面のシリコン層であることを特徴とする請求項11記載の結晶成長方法。前記下地層の形成は、前記シリコン層に含まれるシリコン原子を前記下地層中に移動させ、前記下地層のうちの前記ベース層の側の第1領域におけるシリコン原子の濃度を前記下地層のうちの前記ベース層とは反対の側の第2領域におけるシリコン原子の濃度よりも高くすることを含むことを特徴とする請求項11または12に記載の結晶成長方法。前記下地層の形成は、前記下地層のうちの前記ベース層の側の第1領域に複数の空隙を形成することを含むことを特徴とする請求項11~13のいずれか1つに記載の結晶成長方法。本発明の実施形態は、シリコンなどの基板上に形成した高品質な結晶を有するウェーハ、結晶成長方法及び半導体装置を提供する。本発明の実施形態によれば、基板と、ベース層と、下地層と、中間層と、機能部と、を備えたウェーハが提供される。前記ベース層は、前記基板の主面上に設けられシリコン化合物を含む。前記下地層は、前記ベース層の上に設けられGaNを含む。前記中間層は、前記下地層の上に設けられAlNを含む層を含む。前記機能部は、前記中間層の上に設けられ窒化物半導体を含む。前記下地層の前記ベース層の側の第1領域におけるシリコン原子の濃度は、前記下地層のうちの前記中間層の側の第2領域におけるシリコン原子の濃度よりも高い。前記下地層は、前記第1領域に設けられた複数の空隙を有する。以下に、各実施の形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。第1の実施の形態第1の実施形態は、ウェーハに係る。ウェーハには、例えば、半導体装置の少なくとも一部、または、半導体装置の少なくとも一部となる部分が設けられている。この半導体装置は、例えば、半導体発光素子、半導体受光素子、及び、電子デバイスなどを含む。半導体発光素子は、例えば、発光ダイオードLED及びレーザダイオードLDなどを含む。半導体受光素子は、フォトダイオードPDなどを含む。電子デバイスは、例えば、高電子移動度トランジスタHEMT、ヘテロ接合バイポーラトランジスタHBT、電界トランジスタFET及びショットキーバリアダイオードSBDなどを含む。図1は、第1の実施形態に係るウェーハの構成を例示する模式的断面図である。図1に表したように、本実施形態に係るウェーハ80は、基板11と、ベース層12と、下地層20と、中間層30と、機能部40と、を備える。基板11には、例えばシリコン基板が用いられる。基板11には、例えばシリコンの単結晶基板が用いられる。基板11の主面は、例えば111面である。ただし、基板11は、111面の基板でなくても良い。ベース層12は、基板11の主面上に設けられる。ベース層12は、シリコン化合物を含む。下地層20は、ベース層12の上に設けられる。下地層20は、GaNを含む。中間層30は、下地層20の上に設けられる。中間層30は、AlNを含む層を含む。機能部40は、中間層30の上に設けられる。機能部40は、窒化物半導体を含む。本願明細書においては、AlNを含む層は、AlxInyGazN0<x≦1、0≦y<1、0≦z<1を含む層を含むものとする。機能部40は、ウェーハ80の用途に応じた種々の構成を有する。例えば、ウェーハ80がLEDのためのものである場合は、機能部40は、例えば、n形半導体層と、p形半導体層と、n形半導体層とp形半導体層との間に設けられた発光層活性層と、を含む。また、機能部40の上に、n形半導体層、発光層及びp形半導体層を形成するとみなしても良い。機能部40の例については後述する。この例では、ウェーハ80は、さらにシリコン層13を備える。シリコン層13は、ベース層12と下地層20との間に設けられる。シリコン層13は、1ナノメートルnm以上50nm未満の厚さを有する。シリコン層13は、111面を主面とする。ただし、シリコン層13の主面は、厳密に111面でなくても良い。場合によっては、シリコン層13は、111面の方位に配向した例えば多結晶層を用いても良い。なお、ウェーハ80に含まれる各層の厚さは、例えば層の断面を電子顕微鏡観察することなどで得られる。後述するように、シリコン層13は、ウェーハ80の製造の途中では存在しており、ウェーハ80が作製された後には、消失されていることがある。シリコン層13は、部分的に残存している場合もある。ウェーハ80において、シリコン層13が観測されない場合がある。ここで、下地層20から機能部40に向かう方向の軸をZ軸とする。Z軸は、下地層20、中間層30及び機能部40の積層方向の軸積層軸である。Z軸に対して垂直な1つの軸をX軸第1軸とする。Z軸とX軸とに対して垂直な軸を、Y軸とする。図2は、第1の実施形態に係るウェーハの一部の構成を例示する模式的断面図である。図2は、中間層30の構成の例を示している。図2に表したように、中間層30は、複数の第1層31と、複数の第1層31のそれぞれの間に設けられた第2層32と、を含む。第1層31及び第2層32は、窒化物半導体を含む。第1層31と第2層32とは、Z軸に沿って交互に積層される。歪みの影響を受けていない状態では、積層方向Z軸に対して垂直な第1軸例えばX軸に沿った第2層32の格子間隔は、第1層31の第1軸に沿った格子間隔とは異なる。さらに、第2層32の熱膨張係数は、第1層31の熱膨張係数と異なることができる。すなわち、第2層32は、第1層31の格子間隔とは異なる格子間隔、及び、第1層31の熱膨張係数とは異なる熱膨張係数の少なくともいずれかを有することができる。第2層32の厚さは、第1層31の厚さと異なっても良く、同じでも良い。第1層31には、例えば、Alx1Iny1Gaz1N0<x1≦1、0≦y1<1、0≦z1<1が用いられる。第1層31は、例えばAlNを含む。本願明細書においては、Alx1Iny1Gaz1N0<x1≦1、0≦y1<1、0≦z1<1は、AlNに含まれるものとする。第2層32には、例えば、Alx2Iny2Gaz2N0≦x2<1、0≦y2<1、0<z2≦1が用いられる、第2層32は、例えばGaNを含む。本願明細書においては、Alx2Iny2Gaz2N0≦x2<1、0≦y2<1、0<z2≦1は、GaNに含まれるものとする。例えば、第1層31には、厚さが7.5nmのAlN層が用いられる。第2層32には、厚さが30nmのGaN層が用いられる。1つの第1層31と1つの第2層32とを1つの周期として、例えば20周期の第1層31と第2層32とが設けられる。ただし、設けられる周期の数は任意である。このように、中間層30は、第1層31と第2層32との周期構造を有することができる。この構造は、例えば超格子構造である。ただし、中間層30は、例えば、AlNを含む単体の層の構成を有していても良い。図1に表したように、基板11及びベース層12は、基板部10に含まれる。シリコン層13が設けられる観測される場合は、シリコン層13も基板部10に含まれる。基板部10は、SOIsilicononinsulatorの構成を有する。基板11は、ハンドリングの際の支持体となる。ベース層12は、埋め込み酸化膜層である。ベース層12は、例えば、酸化シリコン層である。ベース層12には、例えば、酸化シリコンに他の元素例えば窒素が含まれる材料を用いても良い。シリコン層13は、例えば単結晶である。シリコン層13は、多結晶及び多孔質でも良い。以下では、シリコン層13が、厚さが12nmの単結晶シリコン層である場合について述べる。シリコン層13は、シリコンを主に含む層である。シリコン層13には、シリコンとは別の元素が微量含まれていても良い。例えば、シリコン層13の上面下地層20と接する面の側の部分には、窒素及び炭素の少なくともいずれかが含まれることができる。すなわち、シリコン層13の上面の側の部分は、SiN、SiC及びSiOxNyの少なくともいずれか含むことができる。シリコン層13の面内Z軸に対して垂直な面内の一部に、SiN、SiC及びSiOxNyの少なくともいずれかを含む領域が設けられていても良い。下地層20は、主にGaNを含む窒化物半導体である。下地層20の厚さZ軸に沿う長さは、例えば、10nm以上5000nm以下である。下地層20の厚さは、50nm以上1500nm以下であることが望ましい。下地層20は、第1領域21と、第2領域22と、を有する。第1領域21は、下地層20のうちの、ベース層12の側中間層30とは反対側の部分である。第2領域22は、下地層20のうちの、中間層30の側の部分である。下地層20のベース層12の側中間層30とは反対側の側の面を第1面20aと言うことにする。下地層20の中間層30の側の面を第2面20bと言うことにする。第1領域21におけるシリコン原子の濃度は、第2領域22におけるシリコン原子の濃度よりも高い。例えば、下地層20におけるシリコン原子の濃度は、下地層20から中間層30に向かう方向に進むに連れて低下する。シリコン原子の濃度は、例えば、二次イオン質量分析SIMS法などにより得られる。下地層20は、第1領域21に設けられた複数の空隙20vを有する。例えば、下地層20の第1面20aに複数の凹部が設けられ、複数の凹部とベース層12基板部10とにより空隙20vが形成される場合がある。例えば、下地層20の第1面20aにおいて、シリコン層13に含まれるシリコン原子がシリコン層13から下地層20に移動する。GaNとSiとが反応する結果、空隙20vが形成される。空隙20vのサイズZ軸に沿った長さ及びZ軸に対して垂直な方向の長さは、300nm程度以下である。ウェーハ80においては、基板部10と機能部40との間に格子定数の差がある。実施形態に係るウェーハ80においては、上記の構成により、基板部10と機能部40との間の格子定数差によって生じる結晶の欠陥が抑制される。さらに、結晶成長中または結晶成長後に基板部10と機能部40との熱膨張係数の差によって生じる応力が緩和される。これにより、高品質な機能部40を得ることができる。また、この例では、下地層20は、微小隙間20cを有する。微小隙間20cは、Z軸に沿って延びる。微小隙間20cの少なくとも一部は、第2領域22に設けられている。すなわち、微小隙間20cは、下地層20のうちの中間層30と接する部分に生じている。この微小隙間20cは、例えば、下地層20の上に、中間層30及び機能部40の少なくともいずれかを形成する過程で生じる。また、微小隙間20cは、例えば、下地層20、中間層30及び機能部40の少なくともいずれかを形成した後に、降温プロセスを実施することで生じる。これらの層の形成プロセスが降温プロセスを含む場合にも、微小隙間20cは生じる。これにより、熱膨張係数差による応力により、下地層20に微小隙間20cを発生させてもよい。この微小隙間20cを発生させることで、熱膨張係数差による応力が緩和される。これにより、例えばウェーハ80の反りなどを抑制できる。上記のように、実施形態に係るウェーハ80においては、下地層20の第1領域21に制御された空隙20vを設けることで、格子定数差による結晶の欠陥を抑制し、さらに、熱膨張係数の差による応力を緩和し、高品質な機能部40を得ることができる。以下、この構成を見出す基となった実験について説明する。この実験では、基板11の上にベース層12埋め込み酸化膜層が形成され、その上にシリコン層13が形成されたSOI基板基板部10を用いた。シリコン層13の厚さは、12nmである。SOI基板を、H2SO4とH2O2とを1:1で混合した溶液で、5分間洗浄した。純水で洗浄した後に、2希釈のHFでSOI基板上の酸化膜を除去した。純水で洗浄した後、エピタキシャル成長装置のサセプタ上にSOI基板を載置した。SOI基板に、まず1000°Cで3分間のサーマルクリーニングを施した。次に、520°Cまで降温し、下地層20の一部となるGaN層初期GaN層を成長した。この初期GaN層の厚さは約70nmである。次に、サセプタ温度を1120°Cまで昇温し、下地層20の残りの部分となるGaN層追加GaN層を成長させた。追加GaN層の厚さは1030nmである。これにより、下地層20が形成される。連続して、中間層30として、厚さ30nmのGaN層第2層32と、厚さ7.5nmのAlN層第1層31とを1周期として、20周期形成した。中間層30の上に機能部40の少なくとも一部となるGaN層を形成した。このGaN層の厚さは300nmである。これにより、ウェーハ80の試料が作製される。なお、このGaN層の上に、さらに、例えば、活性層、ドーピング層、コンタクト層、電子供給層などを形成することで、各種の半導体装置が形成される。図3は、第1の実施形態に係るウェーハを例示する電子顕微鏡写真図である。同図は、ウェーハ80の試料の断面を示す電子顕微鏡写真像である。図3に表したように、下地層20のうちの第1領域21に、複数の空隙20vが形成されている。空隙20vの高さZ軸に沿う長さは、200nm程度である。下地層20のうちの第2領域22には、微小隙間20cひび割れが形成されている。空隙20v及び微小隙間20cがこのように、下地層20の中の特定の位置第1領域21及び第2領域22のそれぞれに選択的に形成されている。これにより、基板部10の表面の特性の中間層30及び機能部40への伝達が抑制できる。実施形態においては、機能部40におけるクラックなどが低減されている。そして、機能部40の結晶性は向上している。すなわち、機能部40の品質が高い。このように、実施形態の構成により、シリコンなどの基板上に形成した高品質な結晶を有するウェーハを提供できる。発明者の独自の実験によると、初期GaN層がSiと反応することで、GaN層における実質的な核の発生密度が大幅に減少することが分かった。すなわち、初期GaN層がSiと反応することで、実質的な下地層20における一つ一つの核の大きさが大きくなる。さらに、発明者の独自の実験結果によると、これらのGaNの核は、まず、750nm程度の高さのピラミッド状に成長し、その後、横方向にGaNが成長することで核同士が合体し、平坦な膜が形成されることが分かった。下地層20の形成プロセスが、このような結晶成長過程を含むことで、下地層20の上面は結果的に平坦になる。そして、下地層20の内部下側部分では、横方向に成長したGaNが多く含まれる。これにより、基板部10からの格子不整合による転位を減らすことができる。このとき、下地層20の下部分第1領域21に適度な量のシリコン原子を供給することで、第1領域21に選択的に空隙20vが形成され、上記の構成上面が平坦で内部では横方向に成長したGaN層の下地層20が形成できる。もし、下地層20に大量のシリコン原子が供給された場合には、下地層20の広い領域にシリコン原子が導入される。そして、空隙20vの大きさが過度に大きくなるため、上記の構成の高品質の結晶が得られない。このような発明者の独自の実験により見出された現象を基に、実施形態の構成が構築されている。これにより、シリコンなどの基板上に形成した高品質な結晶を有するウェーハが提供できる。図4は、参考例のウェーハを例示する電子顕微鏡写真図である。この図は、第1参考例のウェーハ89の状態を示している。第1参考例のウェーハ89においては、111面のシリコン基板19の上に、40nmの厚さのAlN下部層バッファが形成され、続いてGaN層29が形成されている。図4に表したように、GaN層29には、大きなクラック29cが発生している。このクラック29cは、GaN層29を厚さ方向に貫通している。また、GaN層29のシリコン基板19の側の部分に非常に大きな穴29hが形成されている。このように、シリコン基板19の上にAlNバッファ層を形成し、その後にGaN層を形成すると、大きなクラック29cや大きな穴29hが形成されてしまい高品質な結晶が得られない。大きな穴29hは、例えばシリコン基板19のシリコン原子とGaN層29とが反応し、形成されていたものであると考えられる。Si基板上に窒化物半導体を成長する際に、GaとSiとの反応を防止するために、シリコン基板19の上にAlN層を形成し、このAlN層の上にGaN層を形成する手法が用いられている第2参考例。しかし、AlNとSi111との間の格子定数差は、GaNとSi111との間の格子定数差よりも大きく、欠陥が多く生じ易い。また、AlN層の上にGaN層を形成すると、新たな欠陥が生じ易い。シリコン基板19の上にAlGaN層を形成し、このAlGaN層の上にGaN層を形成した場合も同様である。また、シリコン基板19の上に形成されたAlN層の上に、さらに例えばAlN層とGaN層とを交互に積層した積層膜を形成し、この上にGaN層を形成する第3参考例も考えられる。しかし、この場合も、格子定数差による欠陥が生じ易く、さらに、AlN層の上にGaN層を成長したときの格子不整合に起因する欠陥も生じ易い。また、シリコン基板19の上に、例えばAlN層とGaN層とを交互に積層した積層膜を形成し、この上にGaN層を形成する第4参考例も考えられる。この場合も、Si111とAlNとの間の格子不整合に起因した欠陥が生じ易い。すなわち、第1参考例~第4参考例においては、実施形態の特殊な構成において発生可能な状態制御された空隙20v、制御されたGaNの核、横方向へのGaNの成長による表面の平坦性が形成されない。これに対し、実施形態においては、基板11の上に、ベース層12を設け、その上に極薄のシリコン層13を設けることで、下地層20に供給されるシリコン原子の量を制御する。すなわち、シリコン層13に含まれるシリコン原子の量が下地層20に含まれるシリコン原子の量の最大値を定める。これにより、例えば、GaNとSiとの反応量を制御することが可能となり、その結果、生じる空隙20vが制御されて形成される。下地層20においては、第1面20aからシリコン原子が供給される。このため、第1面20aに近い第1領域21におけるシリコン原子の濃度が、第2面20bに近い第2領域22におけるシリコン原子の濃度よりも高くなる。逆に、第1領域21におけるシリコン原子の濃度が、第2領域22におけるシリコン原子の濃度よりも高い場合は、第1面20aからシリコン原子が供給されたと推定できる。そして、下地層20において、第1領域21に選択的に過度に大きくない空隙20vを制御された状態で発生させる。空隙20vは、例えばメルトバックエッチングにより形成される。そして、このように制御された空隙20vを含む初期GaN層の上に追加GaN層を形成することで、GaNの核が制御され、さらに、横方向へのGaNの成長が生じ、その結果、平坦な表面が得られる。そして、基板部10からの格子不整合による転位が抑制される。これにより、高品質な結晶を得ることができる。このような特殊な構成における特殊な現象は知られていない。実施形態において、下地層20の厚さ、及び、下地層20のうちの初期GaN層の厚さは、GaNの核発生と、横方向成長を経て平坦なGaN層を形成する厚さと、が実現される厚さに設定される。下地層20の厚さは、50nm以上、1500nm以下が望ましい。50nm未満の場合は、例えば、空隙20vが下地層20を貫通する。1500nmよりも厚い場合は、例えば、そりの量が大きくなり、クラック29cの発生の抑制が困難になる。下地層20の厚さ初期GaN層の厚さ及び追加GaN層の厚さは、例えば、成長温度、圧力、各原料分圧などを含む各種の成長条件により制御することができる。実施形態に係るウェーハ80を用いることで、高性能な各種の半導体装置を製造することができる。例えば、ウェーハ80の機能部40は、半導体装置に含まれる各種の層を有することができる。さらに、ウェーハ80の機能部40の上に、半導体装置に含まれる各種の層をさらに設けることができる。例えば、ウェーハ80に複数の半導体装置が形成され、ウェーハ80を分断することで、個々の半導体装置が形成される。図5a及び図5bは、第1の実施形態に係る別のウェーハの構成を例示する模式的断面図である。図5aに表したように、実施形態に係るウェーハ81においては、シリコン層13が設けられていない。すなわち、ウェーハ80の形成の過程で、シリコン層13のシリコン原子が下地層20に供給され、シリコン層13が消失している。図5bに表したように、実施形態に係るウェーハ82においては、微小隙間20cが設けられていない。例えば、下地層20の条件、中間層30の条件、及び、機能部40の条件によっては、微小隙間20cが形成されなくても、良好な機能部40が得られる場合がある。ウェーハ81及びウェーハ82においても、シリコンなどの基板上に形成した高品質な結晶を有するウェーハが提供できる。本実施形態において、中間層30として、図2に例示した第1層31及び第2層32の積層構造例えば、超格子構造を用いることが好ましい。これにより、基板部10と下地層20と機能部40との間における、格子定数差及び熱膨張係数差などに起因した結晶品質劣化を抑制することができる。特に、応力による基板の部分的ひび割れクラック29cなどを抑制することができる。このように、中間層30に積層構造を用いることがさらに好ましい。特に、第1層31として、AlリッチなAlGaN層を用い、第2層32として第1層31よりも厚いGaN層を用いることが好ましい。例えば、第1層31として、厚さが0.5nm以上10nm以下のAlxGa1-xNx>0.5を用い、第2層32として、第1層31の厚さ以上で50nm以下の厚さを有するGaN層を用いることが好ましい。第1層31がAlを含むことで機械的強度を強くすることが可能である。それに加え、第2層32にGaN層を用いることで結晶品質を高めることができ、さらに、反りを低減することができる。実施形態に係るウェーハを形成した後に、基板部10、下地層20、中間層30、及び、機能部40のうちの中間層30の側の一部の少なくともいずれかを除去し、残された部分例えば機能部40の少なくとも一部を用いることもできる。また、残された部分を、他の基板または支持基体に移転することもできる。基板部10を除去し、機能部40を有するデバイスを作製し、さらに、基体を形成したものを使用することもできる。第2の実施の形態本実施形態は、結晶成長方法に係る。図6は、第2の実施形態に係る結晶成長方法を例示するフローチャート図である。図6に表したように、本実施形態に係る結晶成長方法は、シリコン層13の上に、GaNを含む下地層20を形成するステップS110ことを含む。このシリコン層13は、既に説明したように、基板11の主面上に設けられたベース層12の上に設けられる。シリコン層13の厚さは、10nm以上50nm以下である。本結晶成長方法は、さらに、下地層20の上にAlNを含む層を含む中間層30を形成することを含むステップS120。本結晶成長方法は、さらに、中間層30の上に窒化物半導体を含む機能部40を形成するステップS130ことを含む。これにより、シリコンなどの基板上に、高品質な結晶を形成できる。上記の結晶成長方法において、シリコン層13は、111面のシリコン層であることが望ましい。これにより、結晶性の高い機能部40を得易くなる。既に説明したように、上記の下地層20の形成は、シリコン層13に含まれるシリコン原子を下地層20中に移動させることを含む。すなわち、シリコン層13の厚さを減少させることを含む。これにより、シリコン層13の少なくとも一部が消失することがある。すなわち、上記の下地層20の形成は、シリコン層13に含まれるシリコン原子を下地層20中に移動させ、下地層20のうちのベース層12の側の第1領域21におけるシリコン原子の濃度を、下地層20のうちのベース層12とは反対の側の第2領域22におけるシリコン原子の濃度よりも高くすることを含む。そして、上記の下地層20の形成は、下地層20のうちのベース層12の側の第1領域21に複数の空隙20vを形成することを含む。既に説明したように、この空隙20vを制御された状態で形成することで、高品質な結晶が得られる。上記の下地層20の形成は、シリコン層13の上に、下地層20の一部となり、GaNを含む下部層初期GaN層を第1温度で形成し、下部層の上に、下地層20の別の一部となり、GaNを含む上部層追加GaN層を第1温度よりも高い第2温度で形成すること含む。既に説明したように、第1温度は例えば520°Cであり、第2温度は例えば1120°Cである。実施形態において、第1温度は、例えば、450°C以上、700°C以下が望ましい。第2温度は、例えば、800°C以上、1200°C以下が望ましい。下部層初期GaN層の厚さは、20nm以上130nm以下であることが望ましい。上部層追加GaN層の厚さは、下地層20の厚さが50nm以上1500nm以下になるように設定されることが望ましい。上部層追加GaN層の厚さは、例えば、30nm以上1480nm以下である。本結晶成長方法は、さらに、機能部40として、半導体装置に必要な任意の結晶例えば窒化物半導体結晶を成長させることをさらに含んでも良い。本結晶成長方法において、シリコン層13の厚さが12nmと薄い場合は、SOI基板基板部10のサーマルクリーニングの温度が過度に高い場合、及び、過度に時間が長い場合などは、シリコン層13が凝集蒸発する場合がある。このため、サーマルクリーニングの温度、時間、及び雰囲気ガスなどは、シリコン層13の悪影響を及ぼさない条件が採用される。また、下地層20となる初期GaN層の形成の温度は、上記のように比較的低く設定される。初期GaN層の上に形成される追加GaN層の形成の温度は、初期GaN層の形成の温度よりも高く設定される。既に説明したように、初期GaN層は、その後の昇温過程において、シリコン層13と反応する。このため、初期GaN層は、面内で部分的に消失することがある。また、初期GaN層の少なくとも一部が多孔質化する場合がある。初期GaN層における反応量は、シリコン原子を初期GaN層に供給するシリコン層13の厚さによって制御される。初期GaN層の厚さは、例えば、シリコン層13の厚さ以上であることが好ましい。初期GaN層の厚さは、20nm以上130nm以下がさらに好ましい。この値は、例えば、シリコン層13の厚さGaNとSiとの反応で消費される量に対応する厚さと、核形成層となる厚さ例えば20nm以上80nm以下との和に相当する。本結晶成長方法において、下地層20の形成の後の、中間層30の形成プロセス、及び、機能部40の形成プロセスの少なくともいずれかは、降温プロセスを含んでも良い。これにより、熱膨張係数差による応力により、下地層20に微小隙間20cを発生させてもよい。第3の実施の形態第3の実施形態は、半導体装置に係る。実施形態に係る半導体装置は、例えば、半導体発光素子、半導体受光素子、及び、電子デバイスなどを含む。実施形態に係る半導体装置は、第1の実施形態に係るウェーハを基に製造されることができる。このとき、ウェーハの基板部10は、例えば除去されることがある。以下では、まず、ウェーハの基板部10が除去される場合の構成について説明する。図7は、第3の実施形態に係る半導体装置の構成を例示する模式的断面図である。図7に表したように、実施形態に係る半導体装置85は、下地層20と、機能部40と、中間層30と、を備える。下地層20は、GaNを含む。機能部40は、窒化物半導体を含む。中間層30は、下地層20と機能部40との間に設けられる。中間層30は、AlNを含む層を含む。下地層20の中間層30とは反対側の第1領域21におけるシリコン原子の濃度は、下地層20のうちの中間層30の側の第2領域22におけるシリコン原子の濃度よりも高い。そして、下地層20の中間層30とは反対側の第1面20aは、複数の凹部20dを有する。下地層20の第1面20aの近傍例えば第1領域21には、空隙20vがさらに設けられていても良い。凹部20dは、第1の実施形態に係るウェーハの形成の際に、シリコン層13と下地層20とが接する面の近傍で発生するGaNとSiとの反応で発生した空隙20vに起因する。すなわち、下地層20から基板部10が除去された際に、空隙20vが外部に露出して凹部20dが形成される。換言すれば、凹部20dは、下地層20とベース層12シリコン層13でも良いとの間に設けられた空隙20vを形成する。このような構成を有する半導体装置85は、シリコンなどの基板上に形成した高品質な結晶例えば機能部40を有する。これにより、特性の高い半導体装置が得られる。半導体装置85において、下地層20の厚さは、50nm以上1500nmであることが好ましい。図7に表したように、半導体装置85においては、下地層20は、下地層20から機能部40に向かう方向に沿う積層軸に沿って延びる微小隙間20cを有することができる。この微小隙間20cの少なくとも一部は、第2領域22に設けられている。中間層30は、図2に例示した積層構造を含むことができる。すなわち、中間層30は、窒化物半導体を含む複数の第1層31と、複数の第1層31の間のそれぞれに設けられ窒化物半導体を含む第2層32と、を含むことができる。第2層32は、第1層31の格子間隔とは異なる格子間隔、及び、第1層31の熱膨張係数とは異なる熱膨張係数の少なくともいずれかを有することができる。実施形態に係る半導体装置において、基板部10をさらに備えても良い。この基板部10は、半導体装置を製造する際に結晶成長に用いられた基板を含むことができる。図8a及び図8bは、第3の実施形態に係る別の半導体装置の構成を例示する模式的断面図である。図8aに表したように、実施形態に係る別の半導体装置85aは、ベース層12をさらに備える。この構成は、半導体装置85bの製造において、ベース層12の上に設けられたシリコン層13のシリコン原子の下地層20への移動、及び、シリコン層13へのGaNの移動の少なくともいずれかの現象が生じ、シリコン層13が消失した場合に相当する。図8bに表したように、実施形態に係る別の半導体装置85bは、ベース層12と、シリコン層13と、をさらに備える。シリコン層13は、ベース層12と下地層20とに接する。ベース層12は、1nm以上10μm未満の厚さを有する。このシリコン層13は、既に説明したように、下地層20に適切な量のシリコン原子を供給した後のものである。シリコン層13は、Z軸に対して垂直な平面内で部分的に残存し、部分的に消失していても良い。なお、シリコン層13は、例えば111面を有する。半導体装置85a及び85bにおいても、シリコンなどの基板上に形成した高品質な結晶例えば機能部40を有することで、特性の高い半導体装置が得られる。図9a及び図9bは、第3の実施形態に係る半導体装置の構成を例示する模式的断面図である。図9aに例示するように、実施形態に係る半導体装置100は、窒化ガリウムGaN系HEMTHighElectronMobilityTransistorである。半導体装置100においては、半導体層50の上に、半導体積層体150が設けられている。例えば、半導体層50が、機能部40に対応する。また、半導体層50及び半導体積層体150の積層体が機能部40に対応すると見なしても良い。半導体積層体150は、半導体層50の上に設けられたバッファ層102と、バッファ層102の上に設けられた第1半導体層103と、第1半導体層103の上に設けられた第2半導体層104と、を含む。第2半導体層104のバンドギャップエネルギーは、第1半導体層103のバンドギャップエネルギーよりも大きい。第1半導体層103は、チャネル層である。第2半導体層104は、バリア層である。第1半導体層103と第2半導体層104とは、ヘテロ接合をしている。バッファ層102、第1半導体層103及び第2半導体層104は、この順で半導体層50の上にエピタキシャル成長されている。第1半導体層103は、例えば、不純物を含まないアンドープのAlαGa1-αN0≦α≦1を含む。第2半導体層104は、例えばアンドープまたはn形のAlβGa1-βN0≦β≦1、α<βを含む。例えば、第1半導体層103にはアンドープのGaN層が用いられ、第2半導体層104にはアンドープまたはn形のAlGaN層が用いられる。バッファ層102には、例えば、AlN層またはAlGaN層が用いられる。なお、バッファ層102は、必要に応じて設けられ、場合によっては省略できる。第2半導体層104の上には、ソース電極105とドレイン電極106とが互いに離間して設けられている。ソース電極105及びドレイン電極106のそれぞれは、第2半導体層104の表面にオーミック接触をしている。ソース電極105とドレイン電極106との間における第2半導体層104の上には、ゲート電極107が設けられている。ゲート電極107は、第2半導体層104の表面にショットキー接触をしている。第2半導体層104の格子定数は第1半導体層103の格子定数よりも小さい。これにより、第2半導体層104に歪みが生じて、ピエゾ効果により第2半導体層104内にピエゾ分極が生じる。これにより、第1半導体層103における第2半導体層104との界面付近に2次元電子ガス109が形成される。半導体装置100においては、ゲート電極107に印加するゲート電圧を制御することで、ゲート電極107下の2次元電子ガス濃度が増減し、ソース電極105とドレイン電極106との間に流れる電流が制御される。図9bに例示するように、実施形態に係る半導体装置200は、窒化ガリウム系LEDLightEmittingDiodeである。半導体装置200においては、半導体層50の上に、半導体積層体250が設けられている。例えば、半導体層50が、機能部40に対応する。また、半導体層50及び半導体積層体250の積層体が機能部40に対応すると見なしても良い。例えば、半導体装置200は、半導体層50の上に設けられたn形GaN層210と、n形GaN層210の上に設けられたn形GaNガイド層212と、n形GaNガイド層212の上に設けられた活性層214と、活性層214の上に設けられたp形GaNガイド層216と、p形GaNガイド層216の上に設けられたp形GaN層220と、を含む。活性層214は、InGaNを含む。活性層214は、例えば、In0.15Ga0.85N層とIn0.02Ga0.98N層とが交互に積層されたMQWMultiQuantumWell構造を有することができる。この例において、n形GaNガイド層212及びp形GaNガイド層216は、必要に応じて設けられ、場合によっては省略することができる。半導体装置200においては、p形GaNガイド層216は、n形GaN層210の一部に対向する。n型GaN層210の他の一部の上にn側電極230が設けられている。p形GaN層220の上には、p側電極240が設けられている。n側電極230とp側電極240との間に電圧を印加すると、活性層214内において正孔と電子とが再結合して、活性層214から、例えば青色光が放出される。活性層214から放出される光は、半導体層50の側、p側電極240の側、及び、積層方向に対して平行な側面の側の少なくともいずれかから取り出される。実施形態において、半導体層の成長には、例えば、有機金属気相体積MetalOrganicChemicalVaporDepositionMOCVD法、有機金属気相成長MetalOrganicVaporPhaseEpitaxy:MOVPE法、分子線エピタキシーMolecularBeamEpitaxy:MBE法、及び、ハライド気相エピタキシー法法などを用いることができる。例えば、MOCVD法またはMOVPE法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Gaの原料として、例えばTMGaトリメチルガリウム及びTEGaトリエチルガリウムを用いることができる。Inの原料として、例えば、TMInトリメチルインジウム及びTEInトリエチルインジウムなどを用いることができる。Alの原料として、例えば、TMAlトリメチルアルミニウムなどを用いることができる。Nの原料として、例えば、NH3アンモニア、MMHyモノメチルヒドラジン及びDMHyジメチルヒドラジンなどを用いることができる。実施形態によれば、シリコンなどの基板上に形成した高品質な結晶を有するウェーハ、結晶成長方法及び半導体装置が提供される。なお、本明細書において窒化物半導体とは、BxInyAlzGa1-x-y-zN0≦x≦1,0≦y≦1,0≦z≦1,xyz≦1なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N窒素以外のV族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、窒化物半導体に含まれるものとする。なお、本願明細書において、垂直及び平行は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、ウェーハに含まれる基板部、基板、ベース層、シリコン層、下地層、中間層及び機能部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。その他、本発明の実施の形態として上述したウェーハ、結晶成長方法及び半導体装置を基にして、当業者が適宜設計変更して実施し得る全てのウェーハ、結晶成長方法及び半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。"