"時間とともに電圧値が変化するランプ波形の参照信号を電流を変化させて生成する参照信号生成回路と、ランプ波である上記参照信号と供給されるアナログ信号電位とを処理する複数の処理部を含む信号処理部と、を有し、上記参照信号生成回路は、上記参照信号の開始時からの電流量を調整して、または少なくとも開始時の当該参照信号のレベルを調整して、参照信号のオフセット量を調整する機能を含む信号処理回路。上記参照信号生成回路は、上記参照信号を生成するための電流とは別の整定電流を参照信号の開始時から一定期間流し込む請求項1記載の信号処理回路。上記参照信号生成回路は、参照信号の生成開始時に流し込む複数の電流源を含み、上記参照信号にオフセットを与えるために、当該複数の電流源の数を調整する機能を有する請求項2記載の信号処理回路。上記参照信号生成回路は、参照信号を生成する参照信号生成用電流源と、上記整定電流を流しこむ整定電流用電流源と、を含む請求項2または3記載の信号処理回路。上記参照信号生成回路は、参照電圧生成用の電流源トランジスタのバックバイアス電圧を切り替え可能である請求項4記載の信号処理回路。上記参照信号生成回路は、参照信号の生成開始タイミングと電流の印加タイミングのずれを吸収するために、同期をとる同期回路を含む請求項1から5のいずれか一に記載の信号処理回路。上記参照信号生成回路は、上記参照信号の出力ノードに接続された参照信号生成用電流源と、上記出力ノードに接続され、上記参照信号生成用電流源による参照信号生成用電流に応じたレベルの参照信号を上記出力ノードに現出させる出力負荷部と、を含み、上記出力負荷部は、負荷値を、上記参照信号の開始前に第1の負荷値に設定し、開始時に第1の負荷値と異なる第2の負荷値に設定する請求項1記載の信号処理回路。上記参照信号生成回路は、上記参照信号の開始時点から一定期間、上記出力負荷部の負荷値を上記第2の負荷値に設定し、一定期間後に、上記出力負荷部の負荷値を上記第1の負荷値に設定する請求項7記載の信号処理回路。上記参照信号生成回路の出力負荷部は、複数の調整用負荷を含み、上記参照信号にオフセットを与えるために、当該複数の調整用負荷の数を調整する機能を有する請求項7または8記載の信号処理回路。上記参照信号生成回路は、上記参照信号の傾きが可変であり、上記参照信号の傾きが変化した際に、当該参照信号のオフセット量を自動で調整する回路を有する請求項1から9のいずれか一に記載の信号処理回路。光電変換を行う複数の画素が行列状に配列された画素部と、上記画素部から複数の画素単位で画素信号の信号線への読み出しを行い、アナログデジタルAD変換を行うカラム信号処理回路を含む画素信号読み出し部と、を有し、上記画素信号読み出し部のカラム信号処理回路は、時間とともに電圧値が変化するランプ波形の参照信号を、電流を変化させて生成する参照信号生成回路と、ランプ波である参照信号と当該列の画素の読み出しアナログ信号電位とを比較する複数の比較器と、上記複数の比較器に対応して配置され、対応する上記比較器の比較時間をカウント可能で、当該比較器の出力が反転するとカウントを停止して、当該カウント値を保持する複数のカウンタラッチと、を含み、上記参照信号生成回路は、上記参照信号の開始時からの電流量を調整して、または少なくとも開始時の当該参照信号のレベルを調整して、参照信号のオフセット量を調整する機能を含む固体撮像素子。上記参照信号生成回路は、上記参照信号を生成するための電流とは別の整定電流を参照信号の開始時から一定期間流し込む請求項11記載の固体撮像素子。上記参照信号生成回路は、参照信号の生成開始時に流し込む複数の電流源を含み、上記参照信号にオフセットを与えるために、当該複数の電流源の数を調整する機能を有する請求項12記載の固体撮像素子。上記参照信号生成回路は、参照信号を生成する参照信号生成用電流源と、上記整定電流を流しこむ整定電流用電流源と、を含む請求項12または13記載の固体撮像素子。上記参照信号生成回路は、参照電圧生成用の電流源トランジスタのバックバイアス電圧を切り替え可能である請求項14記載の固体撮像素子。上記参照信号生成回路は、参照信号の生成開始タイミングと電流の印加タイミングのずれを吸収するために、同期をとる同期回路を含む請求項11から15のいずれか一に記載の固体撮像素子。上記参照信号生成回路は、上記参照信号の出力ノードに接続された参照信号生成用電流源と、上記出力ノードに接続され、上記参照信号生成用電流源による参照信号生成用電流に応じたレベルの参照信号を上記出力ノードに現出させる出力負荷部と、を含み、上記出力負荷部は、負荷値を、上記参照信号の開始前に第1の負荷値に設定し、開始時に第1の負荷値と異なる第2の負荷値に設定し、上記参照信号の開始時点から一定期間、上記出力負荷部の負荷値を上記第2の負荷値に設定し、一定期間後に、上記出力負荷部の負荷値を上記第1の負荷値に設定する請求項11記載の固体撮像素子。上記参照信号生成回路は、上記参照信号の傾きが可変であり、上記参照信号の傾きが変化した際に、当該参照信号のオフセット量を自動で調整する回路を有する請求項11から17のいずれか一に記載の固体撮像素子。上記信号線に外部から任意の電圧を入力するダミー画素と、上記ダミー画素に電圧レベルを与える電圧発生回路と、入力した電圧レベルを平滑化するための横つなぎのスイッチと、を有する請求項11から18のいずれか一に記載の固体撮像素子。固体撮像素子と、上記固体撮像素子に被写体像を結像する光学系と、を有し、上記固体撮像素子は、光電変換を行う複数の画素が行列状に配列された画素部と、上記画素部から複数の画素単位で画素信号の信号線への読み出しを行い、アナログデジタルAD変換を行うカラム信号処理回路を含む画素信号読み出し部と、を有し、上記画素信号読み出し部のカラム信号処理回路は、時間とともに電圧値が変化するランプ波形の参照信号を、電流を変化させて生成する参照信号生成回路と、ランプ波である参照信号と当該列の画素の読み出しアナログ信号電位とを比較する複数の比較器と、上記複数の比較器に対応して配置され、対応する上記比較器の比較時間をカウント可能で、当該比較器の出力が反転するとカウントを停止して、当該カウント値を保持する複数のカウンタラッチと、を含み、上記参照信号生成回路は、上記参照信号の開始時からの電流量を調整して、または少なくとも開始時の当該参照信号のレベルを調整して、参照信号のオフセット量を調整する機能を含むカメラシステム。ところで、固体撮像素子を搭載した近年のカメラシステムでは、多画素化、高フレームレート化が進んでおり、これらに対応するためには読み出しスピードを上げる必要がある。ここで問題となるのは、アナログ信号のセトリング時間である。小型センサの場合はそれほど問題にならないが、大型のセンサの場合、構成するブロックサイズが大きくかつブロック間の距離が長いため、ブロック間の配線負荷が大きくなる傾向がある。つまり、大型のセンサになればなるほど、セトリング時間をより確保する必要があるため、高速化を行うことが難しくなると言える。セトリング時間を十分に確保せずにAD変換を行うと、カラム毎のセトリング差がそのまま出力値に差分となって現れるため、画質に大きな影響を与えてしまう。参照信号生成用のDAC回路を例にして、従来の問題点を考察する。固体撮像素子の列並列型AD変換器で使用されているDAC回路を例とするが、一般的な参照信号生成用のDAC回路でも同様の問題点が存在する。図3は、参照信号電圧を出力するDAC回路とそれを受け取る受信ブロックを示す図である。このブロック間をRAMP配線10で接続している。実際のRAMP配線10には配線負荷が寄生しており、ブロック間の配線長や配線幅などによって決定される。この配線負荷が大型センサの方が大きくなる傾向があるため、セトリング時間を要する結果となっている。図4は、参照信号生成回路としてのDACから出力される参照信号電圧を示す図である。参照信号RAMPはあるタイミングから一定のスルーレートで変化する信号であるが、配線負荷の影響で開始地点と終了地点がどうしてもなまってしまう。これはRAMP配線10に寄生する抵抗Rと容量Cに依存している。負荷RCが大きくなればなるほど、このなまり量が大きくなる。このなまった部分は線形ではないため、参照電圧として使用することができない。実際に使用できるのは、図4の有効レンジ部VLRのみとなる。つまり、参照信号RAMPがなまることにより、有効レンジ自体が小さくなってしまう。そのため、所望の有効レンジを確保しようとしたら、セトリングSTL分を考慮して参照電圧RAMPのレンジを設定する必要がある。参照信号生成回路であるDAC6aに設計マージンがあれば単純に参照信号RAMPを長く出力すればよいということになるが、十分に確保できない場合は回路構成自体を変更するなどの対策が必要になってくる。本問題点については、ここでは深く言及しない。参照信号RAMPの期間を長くするとその分AD変換期間が長くなり、その結果フレームレートの高速化が厳しくなる。上述した列並列型AD変換器では、通常P相とD相で2回AD変換を行うため、図4のセトリング時間STLの2倍の時間を確保する必要が出てくる。このセトリング時間が高速化の問題点となっている。この問題点の対策として、一般的にRAMP配線10に寄生する負荷の軽減が行われる。配線幅を太くして抵抗値を下げたり、スタック構成にしたりなどの対策が行われるが、その他の配線のレイアウト条件が厳しくなってしまうため、チップ面積の増大などのデメリットが発生するおそれがある。図5は、参照信号生成回路であるDACと配線容量Cのモデル図を示す図である。この図5に関連付けて参照信号がなまる原理を説明する。説明を簡素にするために、図5には配線抵抗は含めていない。図5のRAMP電流源I1は一定のスルーレートを持つ電流Iを生成するもので、この電流を出力抵抗Routに流すことで参照電圧RAMPを生成する。配線容量Cが無ければ、電流Iはすべて出力抵抗Routから引くことができるが、実際は配線容量Cから定常電流Icが流れてくるため、出力抵抗Routから引く電流量は定常電流Icの分だけ少なくなってしまう。この定常電流Icはスルーレートと配線容量Cに依存する電流値である。RAMP電流源の電流Iが定常電流Icよりも大きい時は、定常電流Icを保ちつつ出力抵抗Routにもスルーレート一定の電流を流すことができるため、参照信号RAMPの線形性を保証ことができる。しかし、参照信号RAMPの開始直後などで電流Iの電流量が小さい場合は、定常電流Icを流すことができないので、出力抵抗Routへ所望のスルーレートで電流が流せなくなり、その結果、参照電圧がなまる事象が発生する。本発明は、開始直後から線形性のとれた参照信号を生成することが可能で、セトリング時間を大幅に改善することができ、ダイナミックレンジを拡大することが可能な信号処理回路、固体撮像素子およびカメラシステムを提供することにある。本発明の第1の観点の信号処理回路は、時間とともに電圧値が変化するランプ波形の参照信号を、電流を変化させて生成する参照信号生成回路と、ランプ波である上記参照信号と供給されるアナログ信号電位とを処理する複数の処理部を含む信号処理部と、を有し、上記参照信号生成回路は、上記参照信号の開始時からの電流量を調整して、または少なくとも開始時の当該参照信号のレベルを調整して、参照信号のオフセット量を調整する機能を含む。本発明の第2の観点の固体撮像素子は、光電変換を行う複数の画素が行列状に配列された画素部と、上記画素部から複数の画素単位で画素信号の信号線への読み出しを行い、アナログデジタルAD変換を行うカラム信号処理回路を含む画素信号読み出し部と、を有し、上記画素信号読み出し部のカラム信号処理回路は、時間とともに電圧値が変化するランプ波形の参照信号を、電流を変化させて生成する参照信号生成回路と、ランプ波である参照信号と当該列の画素の読み出しアナログ信号電位とを比較する複数の比較器と、上記複数の比較器に対応して配置され、対応する上記比較器の比較時間をカウント可能で、当該比較器の出力が反転するとカウントを停止して、当該カウント値を保持する複数のカウンタラッチと、を含み、上記参照信号生成回路は、上記参照信号の開始時からの電流量を調整して、または少なくとも開始時の当該参照信号のレベルを調整して、参照信号のオフセット量を調整する機能を含む。本発明の第3の観点のカメラシステムは、固体撮像素子と、上記固体撮像素子に被写体像を結像する光学系と、を有し、上記固体撮像素子は、光電変換を行う複数の画素が行列状に配列された画素部と、上記画素部から複数の画素単位で画素信号の信号線への読み出しを行い、アナログデジタルAD変換を行うカラム信号処理回路を含む画素信号読み出し部と、を有し、上記画素信号読み出し部のカラム信号処理回路は、時間とともに電圧値が変化するランプ波形の参照信号を、電流を変化させて生成する参照信号生成回路と、ランプ波である参照信号と当該列の画素の読み出しアナログ信号電位とを比較する複数の比較器と、上記複数の比較器に対応して配置され、対応する上記比較器の比較時間をカウント可能で、当該比較器の出力が反転するとカウントを停止して、当該カウント値を保持する複数のカウンタラッチと、を含み、上記参照信号生成回路は、上記参照信号の開始時からの電流量を調整して、または少なくとも開始時の当該参照信号のレベルを調整して、参照信号のオフセット量を調整する機能を含む。本発明によれば、開始直後から線形性のとれた参照信号を生成することができ、セトリング時間を大幅に改善することができ、ダイナミックレンジを拡大することができる。以下、本発明の実施の形態を図面に関連付けて説明する。なお、説明は以下の順序で行う。1.固体撮像素子の全体構成例2.カラムADCの構成例3.DACのよる参照信号の第1の形成例4.DACのよる参照信号の第2の形成例5.カメラシステムの構成例図6は、本実施形態に係る列並列ADC搭載固体撮像素子CMOSイメージセンサの構成例を示すブロック図である。図7は、図6の列並列ADC搭載固体撮像素子CMOSイメージセンサにおけるADC群をより具体的に示すブロック図である。<1.固体撮像素子の全体構成例>この固体撮像素子100は、図6および図7に示すように、撮像部としての画素部110、垂直走査回路120、水平転送走査回路130、およびタイミング制御回路140を有する。さらに、固体撮像素子100は、画素信号読み出し部としてのADC群であるカラム処理回路群150、並びにDACデジタル-アナログ変換装置161を含むDACおよびバイアス回路160を有する。固体撮像素子100は、アンプ回路S/A170、および信号処理回路180を有する。これらの構成要素のうち、画素部110、垂直走査回路120、水平転送走査回路130、カラム処理回路群ADC群150、DACおよびバイアス回路160、並びにセンスアンプS/A170はアナログ回路により構成される。また、タイミング制御回路140、および信号処理回路180はデジタル回路により構成される。参照信号RAMPを生成する本実施形態に係る参照信号生成回路としてのDACは、基本的に、以下の特徴的な構成を有する。本実施形態のDAC161は、参照信号電圧RAMPを生成するための電流とは別の整定電流を参照信号RAMPの開始時から一定期間流し込む第1の構成を有する。DAC161は、参照信号RAMPにオフセットを与えるために、参照信号RAMPの生成開始時に流し込む電流源の数を調整する機能を有する。DAC161は、参照信号RAMPにオフセットを与えるために、参照電圧生成用の電流源とは別に専用の電流源を複数個有しており、微細なオフセット調整が可能に構成される。DAC161は、参照信号RAMPにオフセットを与えるために、参照電圧生成用の電流源トランジスタのバックバイアス電圧を切り替え可能に構成される。DAC161は、参照信号RAMPの傾きが可変の構成を有している場合、参照信号RAMPの傾きが変化した際に、参照信号のオフセット量を自動で調整する構成を有する。DAC161は、参照信号RAMPの生成開始タイミングと電流の印加タイミングのずれを吸収するために、フリップフロップFFを用いて同期を取る構成を有する。また、本実施形態は、最適な整定電流を検出するために、垂直信号線VSLに外部から任意の電圧を入力するダミー画素とそのダミー画素回路に電圧レベルを与える電圧発生回路と入力した電圧レベルを平滑化するための横つなぎのスイッチを有する。また、本実施形態のDAC161は、上記第1の構成とは異なる第2の構成をとることも可能である。第2の構成のDAC161Aは、参照信号の出力ノードに接続された参照信号生成用電流源と、出力ノードに接続され、参照信号生成用電流源による参照信号生成用電流に応じたレベルの参照信号を出力ノードに現出させる出力負荷部と、を含む。そして、出力負荷部は、参照信号の開始前の第1の負荷値を、開始時の第2の負荷値と異なる負荷値に設定する。DAC161Aは、参照信号の開始時点から一定期間、出力負荷部の負荷値を第2の負荷値に設定する。また、DAC161Aは、参照信号の開始時点から一定期間後に、出力負荷部の負荷値を第1の負荷値に設定する。DAC161Aは、出力負荷部が、複数の調整用負荷を含み、参照信号にオフセットを与えるために、複数の調整用負荷の数を調整する機能を有する。DAC161Aは、第1の構成と同様に、参照信号の傾きが可変であり、上記参照信号の傾きが変化した際に、当該参照信号のオフセット量を自動で調整する回路を有する構成を採用することも可能である。これらのDAC等の構成については後で詳述する。画素部110は、フォトダイオード光電変換素子と画素内アンプとを含む複数の単位画素110Aがm行n列の2次元状マトリクス状に配列されている。[単位画素の構成例]図8は、本実施形態に係る4つのトランジスタで構成されるCMOSイメージセンサの画素の一例を示す図である。この単位画素110Aは、光電変換素子としてたとえばフォトダイオード111を有している。単位画素110Aは、1個のフォトダイオード111に対して、転送素子としての転送トランジスタ112、リセット素子としてのリセットトランジスタ113、増幅トランジスタ114、および選択トランジスタ115の4トランジスタを能動素子として有する。フォトダイオード111は、入射光をその光量に応じた量の電荷ここでは電子に光電変換する。転送トランジスタ112は、フォトダイオード111と出力ノードとしてのフローティングディフュージョンFDとの間に接続されている。転送トランジスタ112は、転送制御線LTxを通じてそのゲート転送ゲートに駆動信号TGが与えられることで、光電変換素子であるフォトダイオード111で光電変換された電子をフローティングディフュージョンFDに転送する。リセットトランジスタ113は、電源ラインLVDDとフローティングディフュージョンFDとの間に接続されている。リセットトランジスタ113は、リセット制御線LRSTを通してそのゲートにリセットRSTが与えられることで、フローティングディフュージョンFDの電位を電源ラインLVDDの電位にリセットする。フローティングディフュージョンFDには、増幅トランジスタ114のゲートが接続されている。増幅トランジスタ114は、選択トランジスタ115を介して垂直信号線116に接続され、画素部外の定電流源とソースフォロアを構成している。そして、選択制御線LSELを通して制御信号アドレス信号またはセレクト信号SELが選択トランジスタ115のゲートに与えられ、選択トランジスタ115がオンする。選択トランジスタ115がオンすると、増幅トランジスタ114はフローティングディフュージョンFDの電位を増幅してその電位に応じた電圧を垂直信号線116に出力する。垂直信号線116を通じて、各画素から出力された電圧は、画素信号読み出し部としてのカラム処理回路群150に出力される。これらの動作は、たとえば転送トランジスタ112、リセットトランジスタ113、および選択トランジスタ115の各ゲートが行単位で接続されていることから、1行分の各画素について同時並列的に行われる。画素部110に配線されているリセット制御線LRST、転送制御線LTx、および選択制御線LSELが一組として画素配列の各行単位で配線されている。これらのリセット制御線LRST、転送制御線LTx、および選択制御線LSELは、画素駆動部としての垂直走査回路120により駆動される。固体撮像素子100は、画素部110の信号を順次読み出すための制御回路として内部クロックを生成するタイミング制御回路140、行アドレスや行走査を制御する垂直走査回路120、列アドレスや列走査を制御する水平転送走査回路130が配置される。タイミング制御回路140は、画素部110、垂直走査回路120、水平転送走査回路130、カラム処理回路群150、DACおよびバイアス回路160、信号処理回路180の信号処理に必要なタイミング信号を生成する。タイミング制御回路140は、DACおよびバイアス回路160におけるDAC161の参照信号RAMPVslopの生成を制御するDAC制御部141を含む。画素部110においては、ラインシャッタを使用した光子蓄積、排出により、映像や画面イメージを画素行毎に光電変換し、アナログ信号VSLをカラム処理回路群150の各カラム処理回路151に出力する。ADC群150では、ADCブロック各カラム部でそれぞれ、画素部110のアナログ出力をDAC161からの参照信号ランプ信号RAMPを使用したAPGA対応積分型ADC、およびデジタルCDSを行い、数ビットのデジタル信号を出力する。<2.カラムADCの構成例>本実施形態のカラム処理回路群150は、ADCブロックであるカラム処理回路ADC151が複数列配列されている。すなわち、カラム処理回路群150は、kビットデジタル信号変換機能を有し、各垂直信号線列線116-1~116-n毎に配置され、列並列ADCブロックが構成される。各ADC151は、DAC161により生成される参照信号を時間的に変化させたランプ波形である参照信号RAMPVslopと、行線毎に画素から垂直信号線を経由し得られるアナログ信号Vslとを比較する比較器コンパレータ151-1を有する。さらに、各ADCは、比較時間をカウントし、カウント結果を保持するカウンタラッチ151-2を有する。各カウンタラッチ151-2の出力は、たとえばkビット幅の水平転送線LTRFに接続されている。そして、水平転送線LTRFに対応したk個のセンスアンプ170、および信号処理回路180が配置される。ADC群150においては、垂直信号線116に読み出されたアナログ信号電位Vslは列毎カラム毎に配置された比較器151-1で参照信号Vslopある傾きを持った線形に変化するスロープ波形であるランプ信号RAMPと比較される。このとき、比較器151-1と同様に列毎に配置されたカウンタラッチ151-2が動作している。各ADC151は、ランプ波形のある参照信号RAMP電位Vslopとカウンタ値が一対一の対応を取りながら変化することで垂直信号線116の電位アナログ信号Vslをデジタル信号に変換する。ADC151は、参照信号RAMP電位Vslopの電圧の変化を時間の変化に変換するものであり、その時間をある周期で数えることでデジタル値に変換する。アナログ信号Vslと参照信号RAMPVslopが交わったとき、比較器151-1の出力が反転し、カウンタラッチ151-2の入力クロックを停止し、または、入力を停止していたクロックをカウンタラッチ151-2に入力し、AD変換を完了させる。以上のAD変換期間終了後、水平転送走査回路130により、カウンタラッチ151-2に保持されたデータが、水平転送線LTRFに転送され、センスアンプ170を経て信号処理回路180に入力され、所定の信号処理により2次元画像が生成される。水平転送走査回路130では、転送速度の確保のために数チャンネル同時並列転送を行う。タイミング制御回路140においては、画素部110、カラム処理回路群150等の各ブロックでの信号処理に必要なタイミングを作成している。後段の信号処理回路180では、読み出された信号より縦線欠陥や点欠陥の補正、信号のクランプ処理を行ったり、パラレルシリアル変換、圧縮、符号化、加算、平均、間欠動作などデジタル信号処理を行う。本実施形態の固体撮像素子100においては、信号処理回路180のデジタル出力がISPやベースバンドbasebandLSIの入力として送信される。なお、CMOSイメージセンサの画素信号読み出しで用いられる手法としてフォトダイオードなどの光電変換素子で生成した光信号となる信号電荷をその近傍に配置したMOSスイッチを介し、その先の容量に一時的にサンプリングしそれを読み出す方法がある。サンプリング回路においては、通常サンプリング容量値に逆相関を持つノイズがのる。画素においては、信号電荷をサンプリング容量に転送する際はポテンシャル勾配を利用し、信号電荷を完全転送するため、このサンプリング過程においてノイズは発生しないが、その前の容量の電圧レベルをある基準値にリセットするときにノイズがのる。これを除去する手法として、CDSが採用される。これは一度信号電荷をサンプリングする直前の状態リセットレベルを読み出して記憶しておき、ついで、サンプリング後の信号レベルを読み出し、それを差し引きすることでノイズを除去する手法である。DAC161は、DAC制御部141の制御の下、ある傾きを持った線形に変化するスロープ波形である参照信号ランプ信号を生成し、参照信号RAMPをカラム処理回路群150に供給する。<3.DACのよる参照信号の第1の形成例>参照信号RAMPを生成する本実施形態に係る参照信号生成回路としてのDACは、前述したように、以下の特徴的な第1の構成を有する。本実施形態のDAC161は、参照信号電圧RAMPを生成するための電流とは別の整定電流を参照信号RAMPの開始時から一定期間流し込む構成を有する。DAC161は、参照信号RAMPにオフセットを与えるために、参照信号RAMPの生成開始時に流し込む電流源の数を調整する機能を有する。DAC161は、参照信号RAMPにオフセットを与えるために、参照電圧生成用の電流源とは別に専用の電流源を複数個有しており、微細なオフセット調整が可能に構成される。DAC161は、参照信号RAMPにオフセットを与えるために、参照電圧生成用の電流源トランジスタのバックバイアス電圧を切り替え可能に構成される。DAC161は、参照信号RAMPの傾きが可変の構成を有している場合、参照信号RAMPの傾きが変化した際に、参照信号のオフセット量を自動で調整する構成を有する。DAC161は、参照信号RAMPの生成開始タイミングと電流の印加タイミングのずれを吸収するために、フリップフロップFFを用いて同期を取る構成を有する。また、本実施形態は、最適な整定電流を検出するために、垂直信号線VSLに外部から任意の電圧を入力するダミー画素とそのダミー画素回路に電圧レベルを与える電圧発生回路と入力した電圧レベルを平滑化するための横つなぎのスイッチを有する。以下、参照信号RAMPを生成する具体的な構成および機能について詳述する。本実施形態のDAC161は、RAMP配線に寄生する配線負荷に係らず、開始直後から線形性の取れた参照信号RAMPを生成するための構成を有する。参照信号RAMPが生成開始直後になまる原因として、開始直後に定常電流を完全に流すことができないことがあげられる。そこで、本実施形態の第1の構成においては、参照信号生成用のRAMP電流源I161とは別に、定常電流を流すための専用電流源I162を備える。本実施形態においては、その専用電流源を整定用電流源と呼ぶ。図9は、本実施形態に係る参照信号生成回路である整定用電流源を備えたDACと配線容量Cのモデル図を示す図である。整定用電流源I162は参照信号RAMPの生成開始と同時並列的にオンにし、参照信号RAMPの出力期間中、定常電流Icを流すための電流源となる。定常電流IcはスルーレートKと配線容量Cの積で算出されるので、スルーレートKを変更する場合は整定電流値も合せて変更する必要がある。整定用電流源I161をRAMP電流源I161とは別に備えることで、RAMP電流源I61の電流Iは参照信号RAMPの開始直後からすべて出力抵抗Rout側に流すことできるため、参照信号のなまりを解消することが可能になる。次に、この原理を適応したDACの回路構成例を説明する。図10は、参照信号生成用のDACの一例を示す回路図である。以下、DACを符号200で示す。図10のDAC200は、バイナリコード部210と温度計コード部220を組み合わせたセグメント方式の回路構成を有する。バイナリコード部210は、電流源I2-1~I2-4、およびスイッチSW2-1~SW2-4を有する。電流源I2-1~I2-4は、電流供給能力が1I,2I,4I,8Iとなるように構成されている。各スイッチSW2-1~SW2-4は、端子aと端子bまたは端子cとの接続が切り替えされる。各スイッチSW2-1~SW2-4の各端子aと基準電位AVS間の各電流源I2-1~I2-4が接続されている。各スイッチSW2-1~SW2-4の各端子bは参照信号RAMPの出力ノードND200に接続されている。出力ノードND200は出力抵抗Routを介して電源AVDに接続されている。各スイッチSW2-1~SW2-4の各端子cは電源AVDに接続されている。温度計コード部220は、電流源I2-5~I2-N、およびスイッチSW2-5~SW2-Nを有する。電流源I2-5~I2-Nは、電流供給能力が16Iとなるように構成されている。各スイッチSW2-5~SW2-Nは、端子aと端子bまたは端子cとの接続が切り替えされる。各スイッチSW2-5~SW2-Nの各端子aと基準電位AVS間の各電流源I2-5~I2-Nが接続されている。各スイッチSW2-5~SW2-Nの各端子bは参照信号RAMPの出力ノードND200に接続されている。各スイッチSW2-5~SW2-Nの各端子cは電源AVDに接続されている。図10のDAC200は、複数の電流源の電流を合成し、出力抵抗Routに流すことで任意の電圧を生成している。スルーレート一定の参照電圧を生成するためには、一定時間おきに出力抵抗Routに流す電流量を調整する必要がある。この電流量の調整を電流源のスイッチSW2-1~SW2-Nで行っており、一定のスルーレートになるように各SWが制御される。次に、図10の各電流源の構成例について説明する。図11は、電流源の構成例を示す回路図である。図11の電流源はカレントミラー構成となっており、基準電流Irefの基準電流源I3、NMOSトランジスタM1とM2のトランジスタ比で電流値Ithが決定する。電流Ithを出力抵抗Rout側に流すのか、それとも逆経路に流すのかの制御を差動トランジスタM3、M4が行っており、この2つのトランジスタがスイッチSWの役割を担っている。図11ではSW=Hの例であり、電流Ithは出力抵抗Rout側に流れることになる。また、図9のバイナリコード側DACの電流源は、トランジスタM2のW/L比を2のべき乗倍で変化させることによって実現している。ここで、Wはトランジスタのチャネル幅を、Lはチャネル長をそれぞれ示している。図12は、参照信号電圧の時間変化を表した図である。参照信号RAMPは、図12に示すように、一定時間おきに電流Iずつ増やしていった際の出力波形となる。このとき、一定時間ごとの電圧ドロップ量ΔVはRout×Iとなる。この電圧ドロップを繰り返すことで参照信号電圧を生成することができる。参照信号電圧の傾きを急にするためには電流Iを大きくするか、もしくは電流Iを増やす時間間隔を短くすることである。この参照電圧を図10のDAC200で出力するためには、図13に示すようなSW制御が必要となる。図13は、図10のDACのスイッチ制御のタイミングチャートを示す図である。参照信号電圧の生成開始時はすべてのスイッチSW2-1~SW2-Nがオフとなっており、時間変化に伴ってスイッチSW2-1~SW2-Nを切り替えていく。バイナリコードを制御するスイッチSW2-1~SW2-4はハイHとローLを繰り返すトグル制御となり、温度計コードを制御するスイッチSW2-5~SW2-NはL→Hにのみ切り替える単調制御となる。バイナリコードから温度計コードへの乗り換えはバイナリコードがすべてHになったタイミングをトリガとし、その次のタイミングで温度計コードの1つをH、バイナリコードをすべてLにすることによって実現している。図10では4ビットのバイナリコード構成となっているが、これはあくまで一例であり、ビット数が変化しても制御自体は同じものとなる。本実施形態の第1の構成においては、以上説明したような構成のDAC200に整定電流を流す電流源機構を付加する。図14は、整定電流を流す電流源を付加した際の参照信号電圧波形の例を示す図である。図14の例は、整定電流を3Iとした場合の波形であるが、図12と異なるのはスタート時の電流量のみでスルーレート自体は変わらない。つまり、スルーレートを変えずに、参照信号電圧RAMPの生成開始時の電流量を調整するための機構が必要となり、参照信号電圧RAMPの傾きを変える際はこの電流量を傾きに合せて調整することになる。図15は、整定電流を流す電流源を付加した際の参照信号電圧を概略的に示す図である。図15に示すように、整定電流を流す電流源を付加することで参照電圧のなまりは解消し、その結果セトリング時間も大幅に改善することできる。ただし、整定電流の設定値が理想値からずれればずれるほど、セトリング時間STLもそれに比例して長くなるため、いかに最適な電流値を設定するかがポイントとなる。次に、参照信号電圧RAMPの生成開始時の電流量を調整する方法を説明する。まず1つ目の方法として参照信号電圧生成用電流源のスイッチSWの制御を行うロジック回路への機能追加が挙げられる。図13のタイミングチャートのように、スイッチSWはすべてLから開始するのが通常の動作となるが、任意のスイッチSW状態から開始できる機能を追加することにより、参照信号電圧開始時の電流値を任意に設定することが可能となる。図16は、任意のスイッチの状態から開始できる機能追加を行った参照信号電圧生成用電流源のスイッチの制御を行うロジック回路を示す図を示す。図16のロジック回路300は、バイナリコード制御ブロック310と温度計コード制御ブロック320とオフセット用デコーダ330を含んで構成される。バイナリコード制御ブロック310と温度計コード制御ブロック320間にバイナリコードから温度計コードの乗り換え制御用のトリガ信号STRGが用いられる。また、スイッチSWを更新するタイミング信号SUTMは両制御ブロック310,320に入力され、バイナリコードがすべてHになったタイミングでトリガ信号STRGがHになる。スイッチSWの制御は一定時間ごとに行わないとスルーレートが変化してしまうため、一般的にSW更新タイミング信号SUMTにはマスクしたクロックが用いられる。任意のスイッチSWの状態から開始するために、設定されたオフセット調整値OFTAをバイナリコードと温度計コードにデコードする専用デコーダ330と、各制御ブロック310,320にデコード結果を保存するためのラッチ回路LTCが必要となる。ラッチ回路LTCはスイッチSWの数だけ必要となり、各スイッチSWに対応するデコード結果をラッチタイミング信号SLTCが入力された瞬間にラッチすることになる。デコード値のラッチは参照信号電圧RAMPの開始と同時に行う必要があり、ラッチ後は同様のスイッチSW制御を行うことで参照信号電圧RAMPにオフセットをつけることが可能となる。図17は、図16のロジック回路のタイミングチャートを示す図である。図17はオフセット調整値OFTAに24Iを設定した場合の例である。通常はすべてLから始まるスイッチSWの制御であるが、ラッチタイミング信号SLTCがH、つまり参照信号RAMPを開始するタイミングでスイッチSW2-1、SW2-4、SW2-5が同時並列的にHとなり、25Iの電流値から制御が始まっている。このオフセット電流が整定電流となり、前述のようにセトリングの改善に繋がっている。その後は、これまで通り一定時間ごとに電流Iずつを増やしていくスイッチSWの制御となる。本手法では、参照信号電圧生成用の電流源を整定電流として使用しているため、その分、参照信号生成で使用できる電流源が減ってしまう懸念がある。オフセット調整値OFTAが大きくなる場合には余分に電流源を準備しておく必要がある。2つ目の方法は、整定電流用に専用の電流源を備えることである。前述の方法では、ロジック回路に大幅な修正が必要となり、ラッチ回路の追加等で複雑な構成となるおそれがため、専用の電流源セルを持つ回路構成の方が機能追加は容易である。また、参照信号電圧生成用の最小電流源Iよりも小さい電流源を備えることができるため、整定電流の分解能を挙げることが可能となる。図18は、図10の参照信号生成回路の構成に整定電流用の電流源を追加した例を示す図である。整定電流用電流源230は、電流源I3-1~I3-6、およびスイッチSW3-A~SW3-Fを有する。電流源I3-1~I3-6は、電流供給能力が0.5I,1I,2I,4I,8I,16Iとなるように構成されている。各スイッチSW3-A~SW3-Fは、端子aと端子bまたは端子cとの接続が切り替えされる。各スイッチSW3-A~SW3-Fの各端子aと基準電位AVS間の各電流源I3-A~I3-Fが接続されている。各スイッチSW3-A~SW3-Fの各端子bは参照信号RAMPの出力ノードND200に接続されている。出力ノードND200は出力抵抗Routを介して電源AVDに接続されている。各スイッチSW3-A~SW3-Fの各端子cは電源AVDに接続されている。整定電流用の最小電流源セルは0.5Iとしているが、さらに小さい電流源を備えることも可能である。電流源のサイズや個数は整定電流によって決める必要があり、参照信号電圧RAMPのスルーレートの仕様や配線負荷に依存する。温度計コード、バイナリコードについてはこれまで通りの動作で問題なく、参照信号RAMPの開始と同時並列的に整定電流用電流源230を有効にする機能が必要となる。どの電流源をHにするかは、たとえばレジスタで外部から設定できる構成にしておく。図19は、整定電流用電流源を追加した図18の参照信号生成回路のタイミングチャートを示す図である。バイナリコード部210、温度計コード部220のタイミングは図13と全く同じである。よって、既存の回路構成をそのまま残すことができるため、機能追加が容易となる。整定電流用電流源230のスイッチSW3-A~SW3-Fの制御は参照信号RAMPの開始と同時並列的にHまたはLを決定し、その後はずっと変化しない。そして、参照信号電圧期間が終了したタイミングですべてクリアする処理となる。図20は、図18の参照信号電圧生成回路における整定電流用電流源のスイッチの制御を行うロジック回路を示す図を示す。このロジック回路300Aは、デコーダ340、整定電流用電流源230のスイッチSW3-A~SW3-Fの制御信号SWA~SWFのマスク用のNANDゲートNA1~NA6、制御信号SWA~SWFの出力用のインバータIV1~IV6を有する。ロジック回路300Aにおいては、レジスタ等に設定した値SVLは専用のデコーダ340でデコードされ、この値が整定電流用電流源の制御信号SWA~SWFとなる。制御信号SWA~SWFはイネーブル信号RMPOFENでマスクされており、参照信号RAMPの開始と同時にHにすることによって、電流印加のタイミングを取っている。整定電流用に専用の電流源を追加するもう1つの方法として、追加する電流源の数を少量にし、その間の電流値をトランジスタのバックバイアス電圧を調整することで補う方法が挙げられる。この方法であると電流源の数を減らすことが可能となり、回路サイズの増大をおさえることができる。図21にその構成例を示す。図21は、図18の整定電流用の電流源の構成を簡略化した例を示す図である。図21では、整定電流用電流源230Bに2つの整定用電流源I4-1、I4-2、およびスイッチSW4-A,SW4-Bを追加しており、それぞれの電流源で電流範囲0.5I~8I、8I~16Iを規定している。電流源の構成例は図11のようになるが、図11のトランジスタM2のバックバイアス電圧を調整し閾値を変化させることで、流れる電流量を調整している。このバックバイアス用の電圧レベルは抵抗アレイ等で生成し、スイッチSWの切り替えによって任意の電圧を印加できる構成とすることが可能である。図22は、図21の参照信号電圧生成回路における整定電流用電流源のスイッチの制御を行うロジック回路の概略を示す図を示す。図20の回路構成と同じように、レジスタ等に設定した値は専用デコーダ340Bでデコードされるが、前回路と異なるのはバックバイアスの電圧レベルを調整するための制御信号VbiasA,Vbias2が追加された点である。また、電流印加のタイミングは図19と同様で、イネーブル信号RMPOFENで制御される。前述の専用電流源を追加する方法は、参照電圧の開始タイミングと整定電流の印加タイミングにずれが発生する可能性がある。この2つのタイミングを生成するブロックが異なる場合はもちろんであるが、生成するブロックが同じ場合でも両タイミングの配線負荷が大きく異なる場合は、タイミングずれとなるおそれがある。タイミングずれが発生した場合、整定電流の印加が遅れるとセトリング時間の劣化につながり、逆に整定電流の印加が早いと所望の参照電圧が得られない結果となるおそれがある。図23は、タイミングずれ対策を行ったロジック回路の例を示す図である。このロジック回路300Cは、図20、図22のロジック回路300A,300Bに両タイミングの同期を取るためのフリップフロップ回路350を追加したものである。図19のスイッチSW2-1の制御信号をフリップフロップ350の端子CLKに入力し、フリップフロップ回路350の出力FFQと電流印加タイミングであるRMPOFENのNANDゲートNA11でNANDを取ることで同期を実現している。図24は、図23のロジック回路の制御タイミングを示す図である。XRは参照信号電圧RAMPのリセット信号を示し、リセット信号XRがLローになるタイミングでフリップフロップ回路350も同時にリセットする。そのとき、フリップフロップ回路350の出力FFQの出力はLローとなる。次に整定電流の印加タイミング信号であるRMPOFENは実際の印加タイミングよりも、早いタイミングでHハイに設定しておく。参照信号RAMPの生成が開始されると制御信号SW1がLからHに変化するため、フリップフロップ回路350の出力FFQもHに変化する。その結果、整定電流制御信号にデコーダ340Cの値が反映されるようになり、図24のようなタイミングずれのない参照信号電圧RAMPを生成することが可能となる。次に、参照信号電圧RAMPの傾きを変えることができるシステムについて説明する。DAC161200から出力される参照電圧は、多くの場合、傾きを自由に設定することができる。図11の電流源においては、基準電流Irefの電流量を変化させ、図12のΔVを変えることで参照信号RAMPの傾きを変えることが可能となる。傾きを変える際、整定電流も合せて調整する必要がある。傾きつまりスルーレートに合った整定電流値を設定しないと、セトリングの劣化に繋がるからである。通常、傾きを変えるたびに整定電流値の再設定が必要となるが、自動で整定電流を調整する構成を示す。図25は、自動で整定電流を調整する構成を有する電流源の構成例を示す回路図である。図25の電流源は、図11の参照電圧生成用の電流源201に整定電流用の電流源202を追加したものである。整定電流用の電流源202は、トランジスタM5~M7、およびインバータINV2を含む。図25に示すように、両電流源201,202のゲート電圧を共通にすることで、基準電流Irefの電流変化を整定電流側にも伝えることが可能となる。仮に参照信号RAMPの傾きを半分にする場合、基準電流Irefを半分にし、ゲート電圧Vgsを下げることによりトランジスタM2に流れる電流Ith1を半分にする。ただし、ゲート電圧が共通のため、整定電流用のトランジスタM5に流れる電流Ith2も同時に半分となる。当然、トランジスタM2とM5は飽和領域で動作させる必要がある。整定電流はRAMP配線に寄生する配線負荷に依存することを前述したが、これらの要素は製造バラツキや温度条件によって値が変動するため、すべてのチップで共通の最適値を定義するのは困難である。そこで、最適な値を検出するシステムが必要となる。次にそのシステム構成について説明する。最適な整定電流をリアルタイムで検出するために、参照信号電圧RAMPのリニアリティを検出する構成を設ける。図26は、最適な整定電流をリアルタイムで検出するために、参照信号電圧RAMPのリニアリティを検出する検出系の構成例を示す図である。この検出系400の基本構成は図7に示す列並列型AD変換器となっており、外部から垂直信号線116VSLに任意の電圧を入力するためのダミー画素110Dを備えている。ダミー画素110Dへの印加電圧は電圧発生回路410で生成する。電圧発生回路410は抵抗ラダー等で構成される。また、電圧発生回路410ではP相/D相用の電圧を個別に生成することができ、ロジック420からの切り替え制御信号SWCTによって電圧レベルを切り替える。各垂直信号線116と電源AVDとの間に、トランジスタにより形成されるスイッチQS11~QS1nおよび選択スイッチSS11~SS1nが直列に接続されている。スイッチQS11~QS1nのゲートには切り替え制御信号SWCTに応じたP相時またはD相時の電圧レベルに設定されるP相D相切り替え信号SSWQが供給される。選択スイッチSS11~SS1nのゲートにはダミー選択信号DSELが供給される。この構成を用いて垂直信号線116の電圧VSLに任意の電圧を与えることが可能となるが、電圧はダミー画素110Dを通して入力するため、どうしてもダミー画素のバラつきが見えてしまう。その影響を緩和させるために、各垂直信号線116をつなぐVSL横繋ぎスイッチ共通接続スイッチSW11~SW1nの構成を備えている。VSL横繋ぎスイッチSW11~SW1nのゲートにはVSL横繋ぎ制御信号SLVSLが供給される。参照信号RAMPのリニアリティ誤差を検出する際は、このスイッチSW11~1nをONにして、各垂直信号線116を所定ラインLNEに共通に接続して、カラム間誤差の影響を吸収する。逆に通常動作時には本機能をOFFにする。整定電流が最適値から外れているかどうかを、参照信号電圧RAMPのリニアリティ特性から判断する。そのリニアリティを測定するために、ダミー画素110Dと電圧発生回路410を用いて垂直信号線116の電圧VSLに複数の任意電圧を与える。このとき、ダミー画素110Dのゲインが起因してくるので注意が必要である。図27は、参照信号のリニアリティ特性の測定イメージを示す図である。P相電圧は基準となるため更新は行わず、D相電圧のみをある一定期間ごとに更新していく。第1D相電圧DV1、第2D相電圧DV2の電圧レベルが理想直線を生成するためのポイントで、P相電圧VPが理想直線からのズレを検出するためのポイントとなる。各ポイントのCDSされた出力データからリニアリティ誤差を算出する。このとき、オートゼロAZ期間のPOFレベルを浅くする方がより精度を上げることができるが、P相は外してはならない。また、D相電圧レベルの2点は完全にセトリングしている必要があるため、第1D相電圧VD1は参照信号RAMPの中間付近、第2D相電圧DV2は参照信号RAMPの終わり付近に設定する。取得したデータはロジックブロック内のメモリに保存する。次に、取得したデータからリニアリティ誤差を算出する手順を説明する。図28は、取得したデータからリニアリティ誤差を算出する手順を概念的に示す図である。図28においては、横軸がVSLレベル、つまりP相、D相の電圧レベルを示し、縦軸が出力コードのグラフを示している。図27の手順で取得したデータをプロットすると符号LN1のような直線となる。実際、P相電圧と参照信号電圧RAMPのフルコード/2の期間は滑らかな曲線となるが、その間のデータ取得を行っていないので、図28のような直線の表記となる。次に、取得したデータから理想直線LN2を算出する。理想直線LN2は参照信号RAMPのフルコード/2とフルコードの2点の出力コードの結果をつないだものとなる。この理想直線LN2とP相電圧時の出力コードとの差分をリニアリティ誤差と定義する。整定電流が最適値から外れている場合、P相電圧VPにおける出力コードが理想直線LN2から外れるため、リニアリティ誤差が大きくなる。このリニアリティ誤差から整定電流の調整が必要かどうかを判定する。手順としてはリニアリティ誤差に対する閾値を持っておき、その閾値を満たすまでリニアリティ測定処理を行って電流値調整を行う処理を繰り返す処理となる。詳しくは後述する。図29は、ロジック内のメモリ管理方法の一例を示す図である。電圧レベルには参照信号電圧のリセットレベルからの相対値を入力する。電圧発生回路410の設定値がそのように対応しているのであれば、その値を使用する。前述の手順で取得したデータは出力コード欄に格納され、このデータを用いて理想直線LN2を算出する。図28の第1D相電圧VD1、第2D相電圧DV2の2点を通る理想直線LN2の傾きCLNは次の算出式で求めることができる。CLN傾き=/図29の例では、CLN傾き=3000/100=30、理想直線LN2はY=30X300となる。この理想直線のXにP相のVSL電圧レベルを入力したものがP相の理想直線のデータとなる。この理想直線のデータとP相時の出力コードの差分がリニアリティ誤差となり、図29の例ではリニアリティ誤差=300となる。図26のCMOSイメージセンサを制御するロジックブロックは、たとえば図6に示す信号処理回路180に形成される。図30は、図26のCMOSイメージセンサを制御するロジックブロックの構成例を示す図である。図30のロジックブロック500は、センサ制御管理ブロック510、出力コード判別回路520、平均化回路530、管理メモリ540、調整値判定回路550、および演算回路560を有する。ロジックブロック500において、センサ全体の制御をセンサ制御管理ブロック510で行い、VSL横繋ぎ制御信号SLVSL、P相D相切り替え信号SSWQについても本センサ制御管理ブロック510で制御する。通常の撮像時には整定電流値の調整は行うことはできないので、センサの動作状況を管理するセンサ制御管理ブロック510で行うのが最適である。センスアンプ170からの出力コードは出力コード判別回路520に送信される。出力コード判別回路520では送られてきたデータが撮像データなのか、それとも整定電流値調整用に取得したデータなのかを判別する。その判別のための制御信号DCTLをセンサ制御管理ブロック510から受信する。撮像データの場合はそのまま出力し、整定電流値調整のために取得したテストデータDTSTの場合は平均化回路530に送信される。テストデータDTSTは1つの電圧レベルに対し、遠端の複数のダミー画素を用いて取得するため、テストデータの平均値をこの平均化回路530で算出する。1つのダミー画素で行った場合、ノイズやカラムばらつきの影響により値が大きく外れる可能性があるためである。この平均化回路530の結果を、次段の管理メモリ540に格納する。この管理メモリ540の格納内容が図29に相当する。図29の理想直線LN2の傾きやリニアリティ誤差等の算出はすべて演算回路560で行う。演算回路560で必要なデータは管理メモリ540から送信され、演算結果はまた管理メモリ540に戻されることになる。リニアリティ誤差の算出まで終了した段階で、演算回路560はスリープ状態に入る。このリニアリティ誤差を用いて整定電流の調整信号を生成するのが、調整値判定回路550である。ここではリニアリティ誤差に対する複数の閾値を持っており、リニアリティ誤差と比較することで調整レベルを決定する。また、調整値判定回路550はメモリ551を保有し、調整レベルの推移を管理している。この推移状況も調整レベルを決定する1つの要因となる。図31は、図26のセンサを制御する手順の一例を示すフローチャートである。図31は電源投入ST100直後に整定電流値調整を行うことを想定したものである。まず、ダミー画素を通して垂直信号線116VSLに電圧を印加できるモード設定にするST101。この時、VSL横繋ぎスイッチSWも合せてONにする必要がある。次に、基準となるP相/D相電圧を電圧発生回路410に設定しST102、基準の出力コードを取得するST103。そこからある一定期間、たとえば1水平走査期間HごとにD相電圧を更新していきST104、出力コードを取得するST105、そして、指定回数が終了したらST106、リニアリティ算出に入るST107。リニアリティ誤差が閾値に入っていれば整定電流調整は不要と判断し、そのまま撮像を開始するST108、ST109、ST110。逆に、リニアリティ誤差が大きく整定電流調整が必要と判断した場合は、整定電流量を決める電流源の設定値を調整しST111、ST112、ST113、再度、ステップST102からの同じシーケンスを行うこととなる。このフィードバック処理は複数回、繰り返される可能性があるため、処理時間がかかるおそれがある。そのため、電源投入スタンバイ解除時に行うのが最適である。このとき、調整値は製造ばらつきをキャンセルすることを目的としている。また、使用していると温度変動により最適値が変動する可能性があるので、定期的にリニアリティを算出しモニタする必要がある。ただし、温度変動は急激に変化するものではなく、時間の経過と同時に緩やかに変動するものと考えられるため、1V間のブランキング等の期間に実施することで、常に最適なリニアリティを確保することが可能となる。整定電流値の調整後はアナログレベルが安定するまで、ある一定の時間がかかってしまうため、ブランキング期間等で調整を行う場合は、復帰時間を考慮して実施する必要がある。<4.DACによる参照信号の第2の形成例>参照信号RAMPを生成する本実施形態に係る参照信号生成回路としてのDACは、前述したように、以下の特徴的な第2の構成を有する。前述した第1の構成では整定電流を参照信号RAMPの開始時から一定期間流し込むことから、線形性のとれたランプ波を生成できるという効果は大きいものの、消費電流が増加する傾向にある。そこで、本第2の構成のDAC161は、消費電流の増加を抑止しつつ線形性のとれたランプ波を生成できるように構成される。DAC161Aは、参照信号の出力ノードに接続された参照信号生成用電流源と、出力ノードに接続され、参照信号生成用電流源による参照信号生成用電流に応じたレベルの参照信号を出力ノードに現出させる出力負荷部と、を含む。そして、出力負荷部は、参照信号の開始前の第1の負荷値を、開始時の第2の負荷値と異なる負荷値に設定する。たとえば、負荷値は抵抗値であり、出力負荷部は、第1の負荷値を第2の負荷値より小さい値に設定する。DAC161Aは、参照信号の開始時点から一定期間、出力負荷部の負荷値を第2の負荷値に設定する。また、DAC161Aは、参照信号の開始時点から一定期間後に、出力負荷部の負荷値を第1の負荷値に設定する。DAC161Aは、出力負荷部が、複数の調整用負荷を含み、参照信号にオフセットを与えるために、複数の調整用負荷の数を調整する機能を有する。DAC161Aは、第1の構成と同様に、参照信号の傾きが可変であり、上記参照信号の傾きが変化した際に、当該参照信号のオフセット量を自動で調整する回路を有する構成を採用することも可能である。以下に、この第2の構成における具体例について説明する。なお、以下の説明では第2の構成を採用したDAC161Aを符号600で示す。図32は、第2の構成を採用した参照信号生成回路としてDACの第1例を概略的に示す図である。図32のDAC600は、参照信号生成用電流源I601、出力負荷部610、および出力ノードND601を含んで構成されている。なお、図32において、Cは配線容量を示している。また、図32において、Xは生成電圧を、Yは出力電圧を示している。電流源I601は、電源AVDと出力ノードND601との間に接続されている。電流源I601は、前述したように、参照信号ランプ信号RAMPをある傾きを持った線形に変化するスロープ状となるように、供給する電流値が所定のタイミングで切り替えられる。出力負荷部610は、出力抵抗R611Routと、調整用抵抗R612Rcと、スイッチSW611を有する。出力抵抗R611と調整用抵抗R612は出力ノードND601と基準電位AVS間に直列に接続されている。そして、出力抵抗R611と調整用抵抗R612の接続ノードND611と基準電位AVS間に、調整用抵抗R612に並列にスイッチSW611が接続されている。出力負荷部610は、たとえばタイミング制御回路140の制御の下、参照信号RAMPの開始前にスイッチSW611をオンにして調整用抵抗R612をバイパスさせて第1の負荷値を抵抗R611の抵抗値Routに設定する。このとき、電圧値はIRoutとなる。そして、出力負荷部610は、参照信号RAMPの開始時有効出力前にスイッチSW611をオフし、調整用抵抗R612に電流が流れるようにして、負荷値を第1の負荷値のRoutより高い第2の負荷値である抵抗値RoutRcに設定する。すなわち、参照信号RAMPの開始時に電圧をIRoutから{IRoutRc}にオフセットシフトさせる。出力負荷部610は、この状態を一定期間tだけ保持する。出力負荷部610は、一定期間t経過すると、スイッチSW611をオンにして調整用抵抗R612をバイパスさせ、負荷値を第2の負荷値である抵抗値RoutRcから第1の負荷値IRoutにシフトさせる。実際には、この一定期間t経過後に有効な参照信号RAMPの出力が開始される。すなわち、参照信号RAMPの出力開始時に最適な負荷値である抵抗値RoutRcに設定した状態で、一定期間t経過後における実際の有効な参照信号RAMPの出力時に、負荷値を抵抗値Routに戻す。これにより、参照信号RAMPは、図32に示すように、なまりの発生が抑止され、線形性が良好に保持される。以上のように、参照信号RAMPの出力開始時およびその前後で出力負荷値を切り替えることにより、消費電流の増加を抑止しつつ線形性のとれた参照信号RAMPを生成することが可能となる。図33は、第2の構成を採用した参照信号生成回路としてDACの第2例を概略的に示す図である。図33のDAC600Aが図32のDAC600と異なる点は、出力負荷部610Aにおける調整用抵抗R612AとスイッチSW611Aに接続状態にある。すなわち、図33の出力負荷部610Aでは、調整用抵抗R612AとスイッチSW611Aが出力ノードND601と基準電位AVS間に直列に接続されている。出力負荷部610Aにおいては、スイッチSW611Aがオンのときに、抵抗値Rout’の出力抵抗R611Aと抵抗値Rc’の調整用抵抗R612Aが並列接続される。出力負荷部610Aは、たとえばタイミング制御回路140の制御の下、参照信号RAMPの開始前にスイッチSW611をオンにする。これにより、調整用抵抗R612Aと出力抵抗R611Aを並列に接続させて、第1の負荷値を両抵抗の合成抵抗値{Rout’Rc’/Rout’Rc’}に設定する。このとき、電圧値はI{Rout’Rc’/Rout’Rc’}となる。そして、出力負荷部610Aは、参照信号RAMPの開始時有効出力前にスイッチSW611Aをオフし、調整用抵抗R612Aをバイパスして、負荷値を第1の負荷値のRoutより高い第2の負荷値である抵抗値Rout’に設定する。すなわち、参照信号RAMPの開始時に電圧をI{Rout’Rc’/Rout’Rc’}からIRout’にオフセットシフトさせる。出力負荷部610Aは、この状態を一定期間tだけ保持する。出力負荷部610Aは、一定期間t経過すると、スイッチSW611Aをオンにして調整用抵抗R612Aと出力抵抗R611Aを並列に接続させる。これにより、出力負荷部610Aは、負荷値を第2の負荷値であるRout’から第1の負荷値{Rout’Rc’/Rout’Rc’}にシフトさせる。実際には、この一定期間t経過後に有効な参照信号RAMPの出力が開始される。すなわち、参照信号RAMPの出力開始時に最適な負荷値である抵抗値Rout’に設定した状態で、一定期間t経過後における実際の有効な参照信号RAMPの出力時に、負荷値を抵抗値Rout’Rc’/Rout’Rc’}に戻す。これにより、参照信号RAMPは、図33に示すように、なまりの発生が抑止され、線形性が良好に保持される。本構成によれば、参照信号RAMPの出力開始時およびその前後で出力負荷値を切り替えることにより、消費電流の増加を抑止しつつ線形性のとれた参照信号RAMPを生成することが可能となる。図34は、第2の構成を採用した参照信号生成回路としてDACの第3例を概略的に示す図である。図34のDAC600Bが図32のDAC600と異なる点は、出力負荷部610Bにおける調整用抵抗とスイッチが複数連なるという接続状態にある。出力負荷部610Bは、任意のオフセット量に調整できるように、図32のDAC600の調整用抵抗R612-0およびスイッチSW611に加えて、調整用抵抗R612-1~R612-4およびスイッチSW612-0~SW612-4を有する。調整用抵抗R612-0とスイッチSW612-0が、ノードND611と基準電位AVD間に直列に接続されている。調整用抵抗R612-1とスイッチSW612-1が、ノードND611と基準電位AVD間に直列に接続されている。調整用抵抗R612-2とスイッチSW612-2が、ノードND611と基準電位AVD間に直列に接続されている。調整用抵抗R612-3とスイッチSW612-3が、ノードND611と基準電位AVD間に直列に接続されている。調整用抵抗R612-4とスイッチSW612-4が、ノードND611と基準電位AVD間に直列に接続されている。このように、出力負荷部610Bは、複数の調整用抵抗R612-0~R612-4を含み、参照信号RAMPにオフセットを与えるために、出力抵抗R611に接続する調整用抵抗の数を調整する機能を有する。出力負荷部610Bは、たとえばタイミング制御回路140の制御の下、スイッチSW611、SW612-0~SW612-4が選択的にオン、オフされて最適な出力負荷値が選択され、任意のオフセット量に調整される。本構成によれば、参照信号RAMPの出力開始時およびその前後で出力負荷値を切り替えることにより、消費電流の増加を抑止しつつ線形性のとれた参照信号RAMPを生成することが可能となる。図35は、第2の構成を採用した参照信号生成回路としてDACの第4例を概略的に示す図である。図35のDAC600Cが図33のDAC600Aと異なる点は、出力負荷部610Cにおける調整用抵抗とスイッチが複数連なるという接続状態にある。出力負荷部610Cは、任意のオフセット量に調整できるように、図33のDAC600Aの調整用抵抗R612A-0およびスイッチSW611Aに加えて次の構成要素を含む。すなわち、出力負荷部610Cは、調整用抵抗R612A-0およびスイッチSW611Aに加えて調整用抵抗R612A-1~R612A-4およびスイッチSW612-1~SW612-4を有する。調整用抵抗R612A-0とスイッチSW611Aが、出力ノードND601と基準電位AVD間に直列に接続されている。調整用抵抗R612A-1とスイッチSW612A-1が、出力ノードND601と基準電位AVD間に直列に接続されている。調整用抵抗R612A-2とスイッチSW612A-2が、出力ノードND601と基準電位AVD間に直列に接続されている。調整用抵抗R612A-3とスイッチSW612A-3が、出力ノードND601と基準電位AVD間に直列に接続されている。調整用抵抗R612A-4とスイッチSW612A-4が、出力ノードND601と基準電位AVD間に直列に接続されている。このように、出力負荷部610Cは、複数の調整用抵抗R612A-0~R612A-4を含み、参照信号RAMPにオフセットを与えるために、出力抵抗R611に接続する調整用抵抗の数を調整する機能を有する。出力負荷部610Cは、たとえばタイミング制御回路140の制御の下、スイッチSW611A、SW612A-1~SW612-A4が選択的にオン、オフされて最適な出力負荷値が選択され、任意のオフセット量に調整される。本構成によれば、参照信号RAMPの出力開始時およびその前後で出力負荷値を切り替えることにより、消費電流の増加を抑止しつつ線形性のとれた参照信号RAMPを生成することが可能となる。以上説明したように、本実施形態の固体撮像素子によれば、以下の効果を得ることができる。本実施形態によれば、温度変動等の環境条件やウェハのプロセスバラツキ等の影響を受けることなく、常に参照電圧のセトリング時間を改善することができる。その結果、センサの読み出しスピードを上げることができるため、多画素化、高フレームレート化が可能となる。参照信号電圧のなまり期間が解消されるため、有効レンジを広げることができる。参照信号電圧の開始タイミングと整定電流の印加タイミングを生成するブロックが異なる場合でも、両タイミングにずれが発生しないため、回路構成に自由度を持たせることができる。参照信号の傾きが可変のシステムの場合、傾きを変更する際に整定電流値を自動で調整することが可能なため、制御回路を省略することができ、かつ処理を簡素化することができる。電圧発生回路においてP相/D相で個別に電圧を生成することができ、かつそのタイミングをセンサ管理ブロックで自由に切り替えることができる。このため、通常のセンサ動作に整定電流調整のシーケンスを組み込むことが容易となり、動作切り替えもシンプルに行うことができる。また、第2の構成を採用することにより、上記効果に加えて、消費電流の増加を抑止しつつ線形性のとれた参照信号RAMPを生成することが可能となる。このような効果を有する固体撮像素子は、デジタルカメラやビデオカメラの撮像デバイスとして適用することができる。<5.カメラシステムの構成例>図36は、本実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。本カメラシステム700は、図36に示すように、本実施形態に係る固体撮像素子100が適用可能な撮像デバイス710を有する。カメラシステム700は、撮像デバイス710の画素領域に入射光を導く被写体像を結像する光学系として、たとえば入射光像光を撮像面上に結像させるレンズ720を有する。さらに、カメラシステム700は、撮像デバイス710を駆動する駆動回路730と、撮像デバイス710の出力信号を処理する信号処理回路740と、を有する。駆動回路730は、撮像デバイス710内の回路を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を生成するタイミングジェネレータを有し、所定のタイミング信号で撮像デバイス710を駆動する。また、信号処理回路740は、撮像デバイス710の出力信号に対して所定の信号処理を施す。信号処理回路740で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路740で処理された画像信号を液晶ディスプレイ等からなるモニタに動画として映し出される。上述したように、デジタルスチルカメラ等の撮像装置において、撮像デバイス710として、先述した固体撮像素子100を搭載することで、高精度なカメラが実現できる。"