デコーダ20から入力されたデジタル信号D1~Dnに応じて出力電流が変化する電流DAC10と、所定の入力信号が入力される入力端子60と前記電流DAC10との間に備えられる調整用抵抗30と、帰還抵抗としてのフィードバック抵抗50を備えたオペアンプ40と、を備え、前記調整用抵抗30は、一端が前記入力端子60と接続されると共に他端が前記フィードバック抵抗50と接続される電流分岐用抵抗30aと、一端が前記入力端子60と接続されると共に他端が前記電流DAC10と接続される電流制限用抵抗30bと、を有し、前記フィードバック抵抗50の抵抗値と、当該フィードバック抵抗50に流れる電流によって増幅率が決定されることを特徴とする増幅回路。前記電流DAC10は、R-2Rラダー型抵抗網を有するものであることを特徴とする請求項1に記載の増幅回路。前記電流DAC10を構成する抵抗10a~10n1、12a~12n-1は、前記デジタル信号D1~Dnに応じて制御されるスイッチSW1~SWnを介して前記オペアンプ40または基準電位11に接続されることを特徴とする請求項1または2に記載の増幅回路。前記基準電位11はグランド電位とされていることを特徴とする請求項1ないし3のいずれか1つに記載の増幅回路。前記調整用抵抗30は、前記抵抗10a~10n1、12a~12n-1および/または前記スイッチSW1~SWnによって生じる温度特性をキャンセルする温度特性を有する材料を用いて構成されていることを特徴とする請求項3に記載の増幅回路。前記フィードバック抵抗50は、前記抵抗10a~10n1、12a~12n-1および/または前記スイッチSW1~SWnによって生じる温度特性をキャンセルする温度特性を有する材料を用いて構成されていることを特徴とする請求項3に記載の増幅回路。前記オペアンプ40の入力端子と出力端子との間には、前記フィードバック抵抗50と直列接続された温特補正用スイッチ70が備えられ、前記温特補正用スイッチ70は、オンされているとき、前記抵抗10a~10n1、12a~12n-1および/または前記スイッチSW1~SWnによって生じる温度特性をキャンセルする温度特性を有する材料を用いて構成されていることを特徴とする請求項3に記載の増幅回路。しかしながら、上記電流分岐用抵抗を備えた増幅回路では、ある所定倍の増幅率を得ようとした場合に、電流分岐用抵抗を限りなく小さくしなければならないことがあり、オペアンプの出力電流能力を大きなものにしなければ対応できないことがあるという問題がある。すなわち、増幅率に応じてオペアンプの出力電流能力を考慮しなければならないという問題がある。本発明は上記点に鑑みて、設計を複雑にすることなく線形性を有する増幅率を得ることができ、かつ、オペアンプの出力電流能力が大きくなることを抑制することができる増幅回路を提供することを目的とする。上記目的を達成するため、請求項1に記載の発明では、デコーダ20から入力されたデジタル信号D1~Dnに応じて出力電流が変化する電流DAC10と、所定の入力信号が入力される入力端子60と電流DAC10との間に備えられる調整用抵抗30と、帰還抵抗としてのフィードバック抵抗50を備えたオペアンプ40と、を備え、調整用抵抗30は、一端が入力端子60と接続されると共に他端がフィードバック抵抗50と接続される電流分岐用抵抗30aと、一端が入力端子60と接続されると共に他端が電流DAC10と接続される電流制限用抵抗30bと、を有し、フィードバック抵抗50の抵抗値と、当該フィードバック抵抗50に流れる電流によって増幅率が決定されることを特徴としている。これによれば、入力端子60とフィードバック抵抗50との間に電流分岐用抵抗30aが備えられているため、フィードバック抵抗50に強制的に電流を流し込むことができる。このため、増幅率の最小値を容易に0倍より大きな値にすることができ、また増幅率を高精度に制御することができる。また、入力端子60と電流DAC10との間に電流制限用抵抗30bが備えられているため、電流DAC10に流れる電流を制限する絞ることができる。つまり、どんな増幅率を得ようとした場合においても、電流分岐用抵抗30aを限りなく小さくすることなく、当該増幅率を得ることができる。すなわち、増幅率に応じてオペアンプ40の出力電流能力を大きくしなくてもよく、つまり、低消費電流化を図ることができ、設計の自由度を向上させることができる。例えば、請求項2に記載の発明のように、電流DAC10としてR-2Rラダー型抵抗網を有するものを用いることができる。そして、請求項3に記載の発明のように、電流DAC10を構成する抵抗10a~10n1、12a~12n-1は、デジタル信号D1~Dnに応じて制御されるスイッチSW1~SWnを介してオペアンプ40または基準電位11に接続されるものとすることができる。この場合、基準電位11をグランド電位とすることができる。これによれば、基準電位11がぐらつく変位することを抑制することができる。また、請求項5に記載の発明のように、調整用抵抗30は、電流DAC10を構成する抵抗10a~10n1、12a~12n-1および/またはスイッチSW1~SWnによって生じる温度特性をキャンセルする温度特性を有する材料を用いて構成されているものとすることができる。さらに、請求項6に記載の発明のように、フィードバック抵抗50は、電流DAC10を構成する抵抗10a~10n1、12a~12n-1および/またはスイッチSW1~SWnによって生じる温度特性をキャンセルする温度特性を有する材料を用いて構成されているものとすることができる。そして、請求項7に記載の発明のように、オペアンプ40の入力端子と出力端子との間にフィードバック抵抗50と直列接続された温特補正用スイッチ70を備え、この温特補正用スイッチ70は、オンされているとき、電流DAC10を構成する抵抗10a~10n1、12a~12n-1および/またはスイッチSW1~SWnによって生じる温度特性をキャンセルする温度特性を有する材料を用いて構成されているものとすることができる。なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。第1実施形態本発明の第1実施形態について図面を参照しつつ説明する。図1は、本実施形態における増幅回路のブロック図である。図1に示されるように、本実施形態における増幅回路は、電流DAC10、デコーダ20、調整用抵抗30、オペアンプ40、フィードバック抵抗50を有する構成とされている。電流DAC10は、デコーダ20から入力されるデジタル信号D1~Dnに応じて出力電流が変化するものであり、一般的なR-2Rラダー型抵抗網を有するものを用いて構成されている。そして、デコーダ20からデジタル信号D1~Dnが入力されることによって接続が切り換えられるトランジスタ等で構成されるスイッチSW1~SWnと、各スイッチSW1~SWnに一端が接続された抵抗10a~10nを有している。各スイッチSW1~SWnは、デコーダ20から入力されるデジタル信号D1~Dnが1の場合にオペアンプ40側に接続され、デコーダ20から入力されるデジタル信号D1~Dnが0の場合に基準電位11に接続されるようになっている。なお、基準電位11はVdd/2とされている。また、最上位ビットのデジタル信号D1が入力されるスイッチSW1と接続された抵抗10aの他端と、次のビット2番目のビットのデジタル信号D2が入力されるスイッチSW2と接続された抵抗10bの他端との間には、抵抗12aが接続されている。同様に、2番目のビットのデジタル信号D2が入力されるスイッチSW2と接続された抵抗10bの他端と最下位ビットのデジタル信号Dnが入力されるスイッチSWnと接続された抵抗10nの他端との間には、それぞれ抵抗12b~12n-1が接続されている。また、最下位ビットのデジタル信号Dnが入力されるスイッチSWnに接続された抵抗10nの他端は、抵抗10n1を介して基準電位11と接続されている。なお、抵抗10a~10n1、抵抗12a~12n-1はそれぞれポリ抵抗や薄膜抵抗、拡散抵抗等の単位抵抗を用いて構成されている。そして、抵抗10a~10n1の抵抗値は2Rとされ、抵抗12a~12n-1の抵抗値はRとされている。つまり、抵抗10a~10n1は、2つの単位抵抗が直列接続されて構成されている。デコーダ20は、外部から入力される入力信号に応じたデジタル信号D1~Dnを生成し、当該デジタル信号D1~Dnを各スイッチSW1~SWnに出力してスイッチSW1~SWnの接続を制御する。調整用抵抗30は、入力端子60と電流DAC10との間に備えられている。そして、一端が入力端子60と接続されると共に他端がフィードバック抵抗50と接続される電流分岐用抵抗30aと、一端が入力端子60と接続されると共に他端が電流DAC10と接続される電流制限用抵抗30bとを有している。電流分岐用抵抗30aは、増幅率の最小値を0倍より大きくするためにフィードバック抵抗50に強制的に電流を流し込むための抵抗である。電流制限用抵抗30bは、電流DAC10に流れる電流を制限する絞るものである。本実施形態では、電流分岐用抵抗30aおよび電流制限用抵抗30bは、抵抗10a~10n1、抵抗12a~12n-1と同様に、ポリ抵抗や薄膜抵抗、拡散抵抗等の単位抵抗を用いて構成されている。そして、電流分岐用抵抗30aは抵抗値がRとされ、電流制限用抵抗30bの抵抗値が2Rとされている。オペアンプ40は、反転入力端子が出力端子にフィードバック抵抗50を介して接続されている。また、この反転入力端子は、電流分岐用抵抗30aを介して入力端子60に接続されていると共にスイッチSW1~SWnを介して抵抗10a~10nに接続されるようになっている。非反転入力端子は、基準電位41としてVdd/2が入力されるようになっている。なお、フィードバック抵抗50も抵抗10a~10n1、抵抗12a~12n-1と同様に、ポリ抵抗や薄膜抵抗、拡散抵抗等の単位抵抗を用いて構成されている。以上が本実施形態における増幅回路の構成である。次に、上記増幅回路の作動について説明する。なお、電流DAC10は、デコーダ20から適宜所定のデジタル信号D1~Dnが入力されるものとする。入力端子60に入力信号VINが入力されると、電流は、電流分岐用抵抗30aと、電流制限用抵抗30bおよび電流DAC10との抵抗値の比率に応じて分流される。なお、電流DAC10の抵抗値は、デコーダ20から各SW1~SWnに入力されるデジタル信号D1~Dnに応じて変化する。そして、分流された電流の一方がフィードバック抵抗50に流れると共に他方が基準電位11に流れ、フィードバック抵抗50に流れる電流分流と、当該フィードバック抵抗50との積によって増幅率が決定される。図2は、デコーダ20から入力される入力データデジタル信号を0~255まで単調増加させたときの増幅率を示す図である。なお、図2では、フィードバック抵抗50の抵抗値を3.5Rとし、8ビットの電流DAC10を用いている。図2に示されるように、本実施形態の増幅回路では、増幅率が1.5~3.5倍となる。つまり、増幅率の最小値を0より大きな値にすることができる。これに対し、調整用抵抗30を備えない増幅回路の増幅率は図3に示すようになる。すなわち、図3に示されるように、調整用抵抗30を備えない増幅回路では、増幅率が0~3.5倍となる。このため、本実施形態の方が1LSB当たりの増幅率を小さくすることができ、無駄を無くすことができると共に増幅率を高精度に制御することができる。なお、上記増幅回路では、電流分岐用抵抗30aの値によって入力データが0であるときの増幅率を変化させることができ、電流分岐用抵抗30aの値を小さくするほど入力データが0であるときの増幅率を大きくすることができる。以上説明したように、本実施形態の増幅回路では、入力端子60とフィードバック抵抗50との間に電流分岐用抵抗30aを備えている。このため、上記図2および図3に示されるように、フィードバック抵抗50に強制的に電流を流し込むことができ、増幅率の最小値を容易に0倍より大きな値にすることができる。したがって、増幅率を高精度に制御することができる。また、入力端子60と電流DAC10との間に電流制限用抵抗30bを備えている。このため、電流DAC10に流れる電流を制限する絞ることができる。つまり、どんな所定倍の増幅率を得ようとした場合においても、電流分岐用抵抗30aを限りなく小さくすることなく、当該増幅率を得ることができる。すなわち、増幅率に応じてオペアンプ40の出力電流能力を大きくしなくてもよく、つまり低消費電流化を図ることができ、設計の自由度を向上させることができる。他の実施形態上記第1実施形態において、精度に余裕がある用いられ方をするような場合には、電流分岐用抵抗30aを電流DAC10を構成する各抵抗10a~10n1、12a~12n-1と別の材料で構成してもよい。また、上記第1実施形態において、電流分岐用抵抗30aおよび電流制限用抵抗30bを電流DAC10を構成する各抵抗10a~10n、12a~12n-1と異なる温度特性を有する材料にて構成してもよい。この場合、電流分岐用抵抗30aおよび電流制限用抵抗30bを構成する材料を適宜調整し、電流DAC10を構成する抵抗10a~10n、12a~12n-1および/またはスイッチSW1~SWnによって生じる温度特性をキャンセルすることができるようにすることが好ましい。同様に、フィードバック抵抗50を構成する材料を適宜調整し、電流DAC10を構成する抵抗10a~10n、12a~12n-1および/またはスイッチSW1~SWnによって生じる温度特性をキャンセルすることができるようにしてもよい。さらに、上記第1実施形態において、温特補正用スイッチを備えるようにしてもよい。図4は、他の実施形態における増幅回路のブロック図である。図4に示されるように、オペアンプ40の反転入力端子と出力端子との間に、フィードバック抵抗50と直列接続され、オンされているとき、電流DAC10を構成する各抵抗10a~10n1、12a~12n-1および/またはスイッチSW1~SWnによって生じる温度特性をキャンセルする温度特性を有する材料を用いて構成された温特補正用スイッチ70を備えてもよい。なお、図4では、オペアンプ40の反転入力端子とフィードバック抵抗50との間に温特補正用スイッチ70が備えられているが、オペアンプ40の出力端子とフィードバック抵抗50との間に温特補正用スイッチ70が備えられていてもよい。また、この温特補正用スイッチ70も電流DAC10を構成する各スイッチSW1~SWnと同様にトランジスタ等で構成することができる。さらに、上記第1実施形態において、基準電位11をグランド電位とし、基準電位11が変位するぐらつくことを抑制するようにしてもよい。