"第1の表面を有する絶縁基板と、前記第1の表面上に接触して設けられた導電性の第1の電極パターンと、前記第1の電極パターン上に設けられたゲート絶縁型の第1の半導体素子であって、前記第1の電極パターンに電気的に接続された第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に流れる電流を制御する第1のゲート電極とを有する第1の半導体素子と、前記第1の表面上に前記第1の表面と接触して設けられた導電性の第2の電極パターンと、前記第2の電極パターン上に設けられた誘電体膜と、前記誘電体膜の前記第2の電極パターンとは反対側の第2の表面上に設けられ、前記誘電体膜を介して前記第2の電極パターン上に設けられた導電性の第3の電極パターンと、前記第1の電極パターンに電気的に接続された第1の端子と、前記第2の電極パターンに電気的に接続された第2の端子と、前記第3の電極パターンに電気的に接続された第3の端子と、を備え、前記第1の半導体素子の前記第2の電極は、前記第2の電極パターンに電気的に接続され、前記第1の半導体素子の前記第1のゲート電極は、前記第3の電極パターンに電気的に接続されたことを特徴とする電力用半導体装置。前記誘電体膜の前記第2の表面上に、前記第2の表面と平行な方向において前記第3の電極パターンと離間して設けられた少なくとも1つの第4の電極パターンをさらに備え、前記第4の電極パターンは、前記誘電体膜を介して前記第2の電極パターン上に設けられ、前記第4の電極パターンは、前記第3の電極パターンと導体により電気的に接続されていることを特徴とする請求項1記載の電力用半導体装置。前記第1の電極パターン上に設けられたゲート絶縁型の第2の半導体素子であって、前記第1の電極パターンに電気的に接続された第3の電極と、第4の電極と、前記第3の電極と前記第4の電極との間に流れる電流を制御する第2のゲート電極と、を有する第2の半導体素子をさらに備え、前記第2の半導体素子の前記第4の電極は、前記第1の半導体素子の前記第2電極と電気的に接続され、前記第2の半導体素子の前記第2のゲート電極は、前記第1の半導体素子の前記第1のゲート電極と電気的に接続されたことを特徴とする請求項1または2に記載の電力用半導体装置。前記誘電体膜の前記第2の表面上に、前記第2の表面と平行な方向において前記第3の電極パターンと離間して設けられた少なくとも1つの第5の電極パターンと、前記第5の電極パターンと電気的に接続された第4の端子と、前記第1の電極パターン上に設けられたゲート絶縁型の第2の半導体素子であって、前記第1の電極パターンに電気的に接続された第3の電極と、第4の電極と、前記第3の電極と前記第4の電極との間に流れる電流を制御する第2のゲート電極と、を有する第2の半導体素子をさらに備え、前記第2の半導体素子の前記第4の電極は、前記第1の半導体素子の前記第2の電極と電気的に接続され、前記第2の半導体素子の前記第2のゲート電極は、前記第5の電極パターンと電気的に接続されていることを特徴とする請求項1または2に記載の電力用半導体装置。前記誘電体膜は、ポリイミドから構成されることを特徴とする請求項1~4のいずれか1つに記載の電力用半導体装置。前記誘電体膜は、PZT、BST、SBT、BLT、及びLSCOの中のいずれか1つを少なくとも含んでいることを特徴とする請求項1~4のいずれか1つに記載の電力用半導体装置。前記誘電体膜の前記第2の表面とは反対側の第3の表面上と、前記第2の表面上と、に、ポリイミドがさらに設けられたことを特徴とする請求項6記載の電力用半導体装置。前記第3の電極パターンの外周端部及び前記誘電体膜の外周端部を覆い、前記第2の電極パターンの前記絶縁基板とは反対側の表面と接合する接着材料をさらに有することを特徴とする請求項1~4のいずれか1つに記載の電力用半導体装置。前記接着材料は、ポリイミドであることを特徴とする請求項8記載の電力用半導体装置。少なくとも前記第3の電極パターンと前記誘電体膜との間、及び前記第2の電極パターンと前記誘電体膜との間に、シリコーンを有することを特徴とする請求項1~4のいずれか1つに記載の電力用半導体装置。放熱性が高く、半導体素子の電極間容量を調節容易な電力用半導体装置を提供する。本発明の実施形態の電力用半導体装置は、第1の表面を有する絶縁基板と、前記第1の表面上に接触して設けられた導電性の第1の電極パターンと、前記第1の電極パターン上に設けられたゲート絶縁型の第1の半導体素子であって、前記第1の電極パターンに電気的に接続された第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に流れる電流を制御する第1のゲート電極とを有する第1の半導体素子と、前記第1の表面上に前記第1の表面と接触して設けられた導電性の第2の電極パターンと、前記第2の電極パターン上に設けられた誘電体膜と、前記誘電体膜の前記第2の電極パターンとは反対側の第2の表面上に設けられ、前記誘電体膜を介して前記第2の電極パターン上に設けられた導電性の第3の電極パターンと、前記第1の電極パターンに電気的に接続された第1の端子と、前記第2の電極パターンに電気的に接続された第2の端子と、前記第3の電極パターンに電気的に接続された第3の端子と、を備える。前記第1の半導体素子の前記第2の電極は、前記第2の電極パターンに電気的に接続されている。前記第1の半導体素子の前記第1のゲート電極は、前記第3の電極パターンに電気的に接続されている。以下、本発明の実施形態について図を参照しながら説明する。実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。第1の実施形態図1及び図2を用いて、本発明の第1の実施形態に係る電力用半導体装置を説明する。図1は、第1の実施形態に係る電力用半導体装置のa上面図、及びbaの上面図のA-A線における断面図である。図2は、本実施形態に係る電力用半導体装置の等価回路図である。本実施形態に係る電力用半導体装置は、例えば、絶縁ゲート型半導体素子としてIGBTを備える。絶縁ゲート形半導体素子がMOSFET又はIEGTの場合でも、本実施形態及び他の実施形態は実施可能である。図1に示したように、本実施形態に係る電力用半導体装置100は、第1の表面を有する絶縁基板1と、コレクタ電極パターン第1の電極パターン2と、第1のIGBT素子ゲート絶縁型の第1の半導体素子5Aと、第2のIGBT素子ゲート絶縁型の第2の半導体素子5Bと、エミッタ電極パターン第2の電極パターン3と、誘電体膜6と、ゲート電極パターン第3の電極パターン7と、コレクタ端子第1の端子Cと、エミッタ端子第2の端子Eと、ゲート端子第3の端子Gと、を備える。絶縁基板1は、熱伝導性が高い絶縁体であればよく、例えば、窒化アルミニウムAlN、酸化アルミニウムAl2O3などのセラミックスにより形成される。コレクタ電極パターンは、絶縁基板1の第1の表面上に接触して設けられ、平板状に形成された導電体である。第1のIGBT素子5Aは、半田4を介してコレクタ電極パターン2上に設けられ、第1のIGBT素子5Aの図示しないコレクタ電極第1の電極が半田4を介してコレクタ電極パターン2に電気的に接続される。第2のIGBT素子5Bは、半田4を介してコレクタ電極パターン2上に第1のIGBT素子5Aと離間して設けられ、第2のIGBT素子5Bの図示しないコレクタ電極第3の電極が半田4を介してコレクタ電極パターン2に電気的に接続される。すなわち、第1のIGBT素子5Aのコレクタ電極と第2のIGBT素子5Bのコレクタ電極とは、電気的に接続される。第1のIGBT素子5A及び第2のIGBT素子5Bは、コレクタ電極パターン側の表面に上記コレクタ電極第1の電極及び第3の電極を有し、コレクタ電極パターンとは反対側の表面に、ゲート電極パッド9A、9B及びエミッタ電極第2の電極及び第4の電極11A、11Bを有する。ゲート配線10A、10Bがゲート電極パッド9A、9Bから櫛状に広がり、第1及び第2のIGBT素子5A、5Bの図示しないゲート電極第1のゲート電極及び第2のゲート電極に接続される。エミッタ電極11A、11Bは、例えば、層間絶縁膜図示せずによりゲート電極及びゲート電極配線10A、10Bと絶縁される。エミッタ電極パターン3は、絶縁基板1の第1の表面上に接触して設けられ、平板状に形成された導電体である。エミッタ電極パターン3は、絶縁基板1の第1の表面上でコレクタ電極パターンと離間して設けられる。誘電体膜6は、エミッタ電極パターン3上に設けられ、例えばポリイミドにより形成される。ゲート電極パターン7は、誘電体膜6上に設けられた平板状の導電体であり、誘電体膜6を介してエミッタ電極3上に設けられる。ゲート電極パターン7とエミッタ電極パターン3とによりゲート絶縁膜6が挟まれた構造は、キャパシタCGEとして機能する。なお、コレクタ電極パターン2、エミッタ電極パターン3、及びゲート電極パターン7に用いられる導電体は、例えば銅又はアルミニウム等であるが、その他の金属材料でも可能である。エミッタ電極パターン3は、絶縁基板1とは反対側の表面に、第1及び第2のIGBT素子5A、5Bと隣り合うように、誘電体膜6及びゲート電極パッド7が形成されない領域を有する。すなわち、エミッタ電極パターンの表面の一部が、誘電体膜6と第1及び第2のIGBT素子5A、5Bとの間に露出する。エミッタ電極パターン3は、この誘電体膜6及びゲート電極パッド7が形成されない領域において、第1のIGBT素子5A及び第2のIGBT素子5Bのエミッタ電極11A、11Bと電気的に接続される。エミッタ電極パターン3は、第1のIGBT素子及び第2のIGBT素子のエミッタ電極11A、11Bと、例えばボンディングワイヤ8により電気的に接続される。すなわち、第1のIGBT素子5Aのエミッタ電極11Aと第2のIGBT素子5Bのエミッタ電極11Bとは、電気的に接続される。ボンディングワイヤ8の代わりに、銅又はアルミニウムで形成された帯状のストラップを用いることも可能である。ゲート電極パターン7は、第1のIGBT素子5A及び第2のIGBT素子5Bのそれぞれのゲート電極パッド9A、9Bに、例えばボンディングワイヤ8により電気的に接続される。すなわち、第1のIGBT素子5Aの第1のゲート電極11Aと第2のIGBT素子5Bの第2のゲート電極とは、電気的に接続される。コレクタ端子Cは、コレクタ電極パターン2に電気的に接続され、電力用半導体装置100の外部に第1及び第2のIGBT素子素子5A、5Bのコレクタ電極を引き出す。エミッタ端子Eは、エミッタ電極パターン3に電気的に接続され、電力用半導体装置の外部に第1及び第2のIGBT素子素子5A、5Bのエミッタ電極11A、11Bを引き出す。ゲート端子Gは、ゲート電極パターン7に電気的に接続され、電力用半導体装置100の外部に第1及び第2のIGBT素子素子5A、5Bの第1及び第2のゲート電極を引き出す。上記電気的接続により、図2の等価回路に示したように、第1のIGBT素子5A及び第2のIGBT素子5Bそれぞれのコレクタ電極とエミッタ電極とが、コレクタ端子Gとエミッタ端子Eとの間に並列に接続される。また、第1及び第2のIGBT素子素子5A、5Bのそれぞれのゲート電極は、共通にゲート端子Gに接続される。ゲート電極パターン7及びエミッタ電極パターン3により形成されたキャパシタCGEは、第1のIGBT素子5A及び第2のIGBT素子5Bのゲート端子Gとエミッタ端子E間に並列に接続される。次に、本実施形態に係る電力用半導体装置100の動作について説明する。コレクタ端子Cにエミッタ端子Eに対して正の電圧が印加された状態で、ゲート端子Gにエミッタ端子に対して閾値を超える電圧を印加することにより、第1及び第2のIGBT素子5A、5Bは、オン状態になり、第1及び第2のIGBT素子5A、5Bのコレクタ電極-エミッタ電極間にコレクタ-エミッタ間電流が流れる。第1及び第2のIGBT素子5A、5Bのコレクタ-エミッタ間電流の和が、電力用半導体装置100のコレクタ端子Cとエミッタ端子Eとの間に流れる。ゲート端子Gにエミッタ端子Eに対して第1及び第2のIGBT素子5A、5Bの閾値より小さい電圧が印加されると、第1及び第2のIGBT素子5A、5Bは、オフ状態になり、第1及び第2のIGBT素子5A、5Bのコレクタ電極-エミッタ電極間に流れていたコレクタ-エミッタ間電流が遮断される。電力用半導体装置100のスイッチング損失を低減するために、第1及び第2のIGBT素子5A、5Bのスイッチング応答性を向上させると、コレクタ電極-エミッタ電極間の電流変化率dI/dt及び電圧変化率dV/dtが増大する。第1及び第2のIGBT素子5A、5Bは、コレクタ-ゲート間及びゲート-エミッタ間にそれぞれ、寄生容量CCG1、CCG2及びCGE1、CGE2を有する。ここで、両IGBT素子5A、5Bが、オン状態からオフ状態へ、又はオフ状態からオン状態へ切り替わると、急激なコレクタ-エミッタ間の電圧変化が発生し、この電圧変化が、コレクタ-ゲート間の寄生容量CCG1、CCG2を介して、第1及び第2のIGBT素子5A、5Bのゲート-エミッタ間電圧にノイズを引き起こす。この結果、第1及び第2のIGBT素子5A、5Bのコレクタ-エミッタ間電流に変動が生じる。このゲート-エミッタ間電圧のノイズは、コレクタ-ゲート間の寄生容量CCG1、CCG2に比べて、ゲート-エミッタ間容量CGE1、CGE2が小さいほど発生しやすい。そこで、IGBT素子5A、5Bのゲート-エミッタ間に並列に外付けのキャパシタを接続して、ゲート-エミッタ間の容量を増加させる必要がある。本実施形態に係る電力用半導体装置100は、図1及び図2に示したように、絶縁基板1の第1の表面上に、エミッタ電極パターン3及びゲート電極パターン7が誘電体膜6を挟むことで形成されたキャパシタCGEを有し、このキャパシタCGEは、第1及び第2のIGBT素子5A、5Bのゲート電極とエミッタ電極との間に、並列に接続される。本実施形態の場合は、例えば、このキャパシタCGEは、第1のIGBT素子5Aのゲート-エミッタ間の寄生容量CGE1と第2のIGBT素子5Bのゲート-エミッタ間の寄生容量CGE2がほぼ等しい場合は、第1及び第2のIGBT素子5A、5Bのコレクタ-エミッタ間容量と等しくなるように、ゲート電極パターンの平板の面積が調節されて形成される。この結果、第1及び第2のIGBT素子5A、5Bのオン状態とオフ状態との切り換えによるゲート-エミッタ間電圧のノイズ発生が抑制される。キャパシタCGEは大きいほど、ゲート-エミッタ間電圧のノイズが抑制されるが、電力用半導体装置100のゲート端子Gの外部に接続される負荷に応じて、適切な容量に設定されることが望ましい。また、エミッタ電極パターン3及びゲート電極パターン7が誘電体膜6を挟むことで形成されたキャパシタCGEは、エミッタ電極パターン3が絶縁基板1の第1の表面上に直接接触して設けられているので、エミッタ電極パターン3が絶縁基板1の第1の表面上に直接接触しないで設けられている場合に比べて、電力用半導体装置100の熱容量が大きい。そのため、第1及び第2のIGBT素子5A、5Bのコレクタ-エミッタ間電流が過渡的に増大しても、電力用半導体素装置100の温度が急激に上昇することを防止できる。なお、本実施形態に係る電力用半導体装置100は、誘電体膜6にポリイミドを用いた例により説明したが、ポリイミドに限られることなく、誘電率が高い材料であればよい。誘電率が高いほど、キャパシタCGEの占める面積が小さくなり、電力用半導体装置100の小型化が可能である。誘電体膜6は、例えば、チタン酸ジルコン酸鉛PZT;PbZrxTi1-xO3、チタン酸バリウムストロンチウムBST;BaxSr1-xTiO3、タンタル酸ビスマスストロンチウムSBT;SrBi2Ta2O9、チタン酸ビスマスランタンBLT;Bi,La4Ti3O12、及び酸化ランタンストロンチウムコバルトLSCO;LaxSr1-xCoO4等を用いて形成が可能である。次に、本実施形態に係る変形例1の電力用半導体装置101を図3を用いて説明する。図3は、本変形例に係る電力用半導体装置のa上面図、及びbaの上面図のB-B線における断面図である。なお、本実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用い、その説明は省略する。本実施形態との相異点について主に説明する。本変形例に係る電力用半導体装置101は、誘電体膜16に上述したPZTを用いている点で、本実施形態に係る電力用半導体装置100と相異する。PZTは、ポリイミドと比べて、エミッタ電極パターン3及びゲート電極パターン7との接着力が弱い。これを補強するために、接着材料17が、ゲート電極パターン7の外周端部及び誘電体膜6の外周端部を覆い、エミッタ電極パターン3の絶縁基板1とは反対側の表面と接合するように設けられている。この接着材料17は、例えばポリイミドとすることができる。また、接着材料17は、図3aに示したように、矩形のゲート電極パターン7及び誘電体膜6の外周に沿って環状構造に形成される。ゲート電極パターン7、誘電体膜6、エミッタ電極パターン3、コレクタ電極パターン2、及び絶縁基板1は、説明を簡単にするために、矩形の平板で説明しているが、矩形以外の他の形状とすることは勿論可能である。その他の実施形態及び変形例においても同様である。接着材料17は、環状構造として説明したが、これに限られることはない。ゲート電極パターン7及び誘電体膜6がエミッタ電極パターン3に固定されれば、接着材料17は、ゲート電極パターン7及び誘電体膜6の外周に沿って複数に分割されて、それぞれ、離間する構造でもよい。例えば、接着材料17は、ゲート電極パターン7及び誘電体膜6の矩形形状の各辺のそれぞれ一部分に形成されるだけでもよい。なお、詳細な説明は省略するが、上記接着材料17を用いる代わりに、エミッタ電極パターン3と誘電体膜6との間に、及び、誘電体膜6とゲート電極パターン7との間に、シリコーンを接着剤として設けることも可能である。この場合、シリコーンが、エミッタ電極パターン3と誘電体膜6とを、及び、誘電体膜6とゲート電極パターン7とを固定する。本実施形態の変形例1に係る電力用半導体装置101においても、本実施形態に係る電力用半導体装置100と同様に、第1及び第2のIGBT素子5A、5Bのオン状態とオフ状態との切り換えによるゲート-エミッタ間電圧のノイズ発生が抑制される。さらに、第1及び第2のIGBT素子5A、5Bのコレクタ-エミッタ間電流が過渡的に増大しても、電力用半導体素装置101の温度が急激に上昇することを防止できる。次に、本実施形態の変形例2に係る電力用半導体装置102について、図4を用いて説明する。図4は、本変形例に係る電力用半導体層のa上面図、及びbaの上面図のD-D線における断面図である。なお、本実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。本実施形態との相異点について主に説明する。本変形例に係る電力用半導体装置102は、本実施形態に係る電力用半導体装置100と比べて、誘電体膜16がPZTにより形成されている点と、誘電体膜10のゲート電極パターン7が設けられている側の表面第2の表面上と、これとは反対側の表面第3の表面上とに、ポリイミド26が設けられている点で、本実施形態に係る電力用半導体装置100と相異する。この場合、ポリイミド26は、誘電体膜16とエミッタ電極パターン3とを、及び誘電体膜16とゲート電極パターン7とを、接合する。誘電体膜16とポリイミド26との積層構造により、キャパシタCGEの容量が決まる。本変形例では、誘電体膜16は、PZTにより形成される場合で説明したが、上述のように、BST、SBT、BLT、及びLSCOにより形成されることも可能である。本変形例に係る電力用半導体装置102においても、本実施形態に係る電力用半導体装置100と同様に、第1及び第2のIGBT素子5A、5Bのオン状態とオフ状態との切り換えによるゲート-エミッタ間電圧のノイズ発生が抑制される。さらに、第1及び第2のIGBT素子5A、5Bのコレクタ-エミッタ間電流が過渡的に増大しても、電力用半導体素装置102の温度が急激に上昇することを防止できる。第2の実施形態第2の実施の形態に係る電力用半導体装置200を図5及び図6を用いて説明する。図5は第2の実施形態に係る電力用半導体装置のa上面図、及びbaの上面図のF-F線における断面図である。図6は、第2の実施形態に係る電力用半導体装置の等価回路図である。なお、第1の実施の形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第1の実施の形態との相異点について主に説明する。本実施の形態に係る半導体装置200は、図5に示したように、ゲート電極パターン7A、7B、7C、7Dは、誘電体膜6の第2の表面上に複数本実施形態では一例として4つの部分から構成され、それぞれ離間して形成される。ゲート電極パターン7A第4の電極パターン、ゲート電極パターン7B第4の電極パターン、ゲート電極パターン7C第3の電極パターン、及びゲート電極パターン7Dが、それぞれ、誘電体膜6を介してエミッタ電極パターン3上に設けられ、これらが、図6に示したように、各ゲート電極パターンに対応する、キャパシタCGEA、キャパシタCGEB、キャパシタCGEC、及びキャパシタCGEDを構成する。なお、キャパシタCGEDは後述するようにダミーのキャパシタとなるので図6には図示されない。ゲート端子Gが、ゲート電極パターン7Cに電気的に接続されるが、ゲート電極パターン7A又はゲート電極パターン7Bに電気的に接続されてもよい。ゲート電極パターン7Aは、ゲート電極パターン7Bと、ボンディングワイヤ8により電気的に接続される。また、ゲート電極パターン7Aは、さらにゲート電極パターン7Cとも別のボンディングワイヤ8により電気的に接続される。ゲート電極パターン7Dは、他のゲート電極パターン7A、ゲート電極パターン7B、及びゲート電極パターン7Cとは、電気的に接続されない。この結果、電極パターン7A、ゲート電極パターン7B、及びゲート電極パターン7Cにより構成されるキャパシタCGEA、キャパシタCGEB、及びキャパシタCGECは、図6に示したように、第1及び第2のIGBT素子5A、5Bのゲート電極とエミッタ電極との間にそれぞれ並列に電気的に接続される。なお、電気的な接続は、第1の実施形態で説明したように、ボンディングワイヤの代わりに銅又はアルミニウムなどの金属製のストラップで実施可能である。以後の実施形態においても同様である。第1の実施形態に係る電力用半導体装置100は、単一のキャパシタCGEの容量により第1及び第2のIGBT素子5A、5Bのゲート電極とエミッタ電極との間の容量を調整しているのに対して、本実施形態に係る電力用半導体装置200は、複数のキャパシタCGEA、CGEB、CGECの容量の和により第1及び第2のIGBT素子5A、5Bのゲート電極とエミッタ電極との間の容量を調整している。したがって、本実施形態に係る電力用半導体装置200では、複数に分割されたゲート電極パターンの中からいくつかのゲート電極パターンを選び、これらをボンディングワイヤなどで電気的に接続することで、第1及び第2のIGBT素子5A、5Bのゲート電極とエミッタ電極との間の容量を細かく調整することが可能となる。また、第1の実施形態に係る電力用半導体装置100のIGBT素子のゲート-エミッタ間容量を調整するには、ゲート電極パターンのリソグラフィ工程のマスク変更により対応しなくてはならない。それに対して、本実施形態に係る電力用半導体装置200では、ボンディングワイヤなどにより、複数のゲート電極パターンを組み合わせて電気的に接続することにより、容易にIGBT素子のゲート-エミッタ間容量を調整することが可能であり、生産効率が非常に高い。上記以外においては、本実施形態に係る電力用半導体装置200は、第1の実施形態に係る電力用半導体装置100と同様の構造を有する。従って、本実施形態に係る電力用半導体装置200においても、第1の実施形態に係る電力用半導体装置100と同様に、第1及び第2のIGBT素子5A、5Bのオン状態とオフ状態との切り換えによるゲート-エミッタ間電圧のノイズ発生が抑制される。さらに、第1及び第2のIGBT素子5A、5Bのコレクタ-エミッタ間電流が過渡的に増大しても、電力用半導体素装置200の温度が急激に上昇することを防止できる。第3の実施形態第3の実施形態に係る電力用半導体装置300を図7及び図8を用いて説明する。図7は第3の実施形態に係る電力用半導体装置の上面図である。図8は、第3の実施形態に係る電力用半導体装置の等価回路図である。なお、第2の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第2の実施形態との相異点について主に説明する。本実施形態に係る半導体装置300は、図7に示したように、第2の実施形態に係る電力用半導体装置200と同様に、離間した複数のゲート電極パターン7A、7B、7C、7Dを誘電体膜6の第2の表面上に備える。ゲート電極パターン7A第3の電極パターンとゲート電極パターン7B第4の電極パターンとは、ボンディングワイヤ8により電気的に接続される。ゲート電極パターン7Bは、第1のIGBT素子5Aのゲート電極パッド9Aと電気的に接続される。第1のゲート端子G1第3の端子が、ゲート電極パターン7Aに電気的に接続され、第1のIGBT素子5Aのゲート電極を電力用半導体装置300の外部に引き出す。ゲート電極パターン7C第5の電極パターンは、第2のIGBT素子5Bのゲート電極パッド9Bと電気的に接続される。第2のゲート端子G2第4の端子が、ゲート電極パターン7Cに電気的に接続され、第2のIGBT素子5Bのゲート電極を、電力用半導体装置300の外部に引き出す。図8の等価回路に示したとおり、上記構成により、本実施形態に係る電力用半導体装置300は、第2の実施形態に係る電力用半導体装置200とは違い、第1のIGBT素子5A及び第2のIGBT素子5Bのゲート電極第1のゲート電極及び第2のゲート電極にそれぞれ電気的に接続された第1のゲート端子及び第2のゲート端子を別々に備える。ゲート電極パターン7A及びゲート電極パターン7Bにより構成されたキャパシタCGEA及びキャパシタCGEBが、第1のIGBT素子5Aのゲート電極-エミッタ電極間に、共に並列に電気的に接続される。一方、ゲート電極パターン7Cにより構成されたキャパシタCGECが、第2のIGBT素子5Bのゲート電極-エミッタ電極間に並列に電気的に接続される。ゲート電極パターン7Dにより構成されるキャパシタは、いずれのIGBT素子にも電気的に接続されず、使用されない。本実施形態に係る電力用半導体装置300では、第1のIGBT素子5A及び第2のIGBT素子5Bのそれぞれに対して、複数に分割されたゲート電極パターンの中からいくつかのゲート電極パターンを選び、これらをボンディングワイヤなどで電気的に接続することで、第1のIGBT素子5Aと第2のIGBT素子5Bのそれぞれに対して、ゲート電極とエミッタ電極との間の容量を細かく調整することが可能となる。例えば、第1のIGBT素子5Aの寄生ゲート-エミッタ間容量及び寄生コレクタ-ゲート間容量が、第2のIGBT素子5Bの寄生ゲート-エミッタ間容量及び寄生コレクタ-ゲート間容量と、無視できない程度の差異がある場合、第1のIGBT素子5Aのゲート電極とエミッタ電極との間に並列に外付けするキャパシタの容量と図8中のCGEACGEBと第2のIGBT素子5Bのゲート電極とエミッタ電極との間に並列に外付けするキャパシタの容量図8中のCGECとを、それぞれ別々に調整する必要がある。本実施形態に係る電力用半導体装置300は、第2の実施形態に係る電力用半導体装置200と比べて、このような場合に利点がある。これ以外の点は、本実施形態に係る電力用半導体装置300は、第2の実施形態に係る電力用半導体装置200と同様に、容易にIGBT素子のゲート-エミッタ間容量を調整することが可能であり、生産効率が非常に高いという利点がある。また、本実施形態に係る電力用半導体装置300においても、第1の実施形態に係る電力用半導体装置100と同様に、第1及び第2のIGBT素子5A、5Bのオン状態とオフ状態との切り換えによるゲート-エミッタ間電圧のノイズ発生が抑制される。さらに、第1及び第2のIGBT素子5A、5Bのコレクタ-エミッタ間電流が過渡的に増大しても、電力用半導体素装置300の温度が急激に上昇することを防止できる。本実子形態に係る電力用半導体装置300では、分割されたゲート電極パターンにより構成されるキャパシタの数は、第1のIGBT素子5Aのゲート-エミッタ間に対しては2つ、第2のIGBT素子5Bのゲート-エミッタ間に対しては1つで説明したが、所望の容量が得られるのであれば、それぞれ、3つ以上及び2つ以上で構成してもよいのは勿論のことである。以上、上記説明した実施例では、電力用半導体装置は、IGBT素子を有する例で説明したが、MOSFETやIEGT等の他の絶縁ゲート形半導体素子を有する電力用半導体装置にも適用可能である。また、電力用半導体装置は、IGBT素子を2つ有する場合で説明したが、単数でも、3つ以上の複数においても勿論適用可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"