"通常動作モードの場合に外部からのアナログ信号に応じた電位を第1ノードに供給し、第1及び第2テストモードの場合にデジタル信号に応じた電位を前記第1ノードに供給する容量アレイと、第1テストモードの場合に、前記デジタル信号として第1デジタル信号を前記容量アレイに供給した後、第2テストモードの場合に、前記デジタル信号として第2デジタル信号を前記容量アレイに供給するテスト制御回路と、第1テストモードから第2テストモードにモードが変化した場合に、第2ノードの電位を所定電圧分変化させる規格電圧発生回路と、前記第1ノードの電位と前記第2ノードの電位とを比較して比較結果を出力する比較部と、を備え、前記テスト制御回路は、第1及び第2テストモードにおけるそれぞれの前記比較結果に基づいて前記容量アレイの良否判定を行うA/D変換回路。前記所定電圧は、第1テストモードから第2テストモードにモードが変化した場合における前記第1ノードの電位変化に対して許容される誤差に基づいて決定されることを特徴とする請求項1に記載のA/D変換回路。前記規格電圧発生回路は、一端が前記第2ノードに接続された第1容量素子と、一端が前記第1容量素子の他端に接続され、他端が前記テスト制御回路からの制御信号に基づいて高電位側電源端子又は低電位側電源端子に切り替え可能に接続される第1スイッチと、を有する請求項1又は2に記載のA/D変換回路。前記第1スイッチの他端は、第1テストモードの場合には低電位側電源端子に接続され、第2テストモードの場合には高電位側電源端子に接続されることを特徴とする請求項3に記載のA/D変換回路。前記第1スイッチの他端は、通常動作モードの場合には低電位側電源端子に接続されることを特徴とする請求項3又は4に記載のA/D変換回路。前記第1スイッチの他端は、高電位側電源端子及び低電位側電源端子に加え、さらにオープン端子にも切り替え可能に接続され、当該第1スイッチの他端は、通常動作モードの場合にはオープン端子に接続されることを特徴とする請求項3又は4に記載のA/D変換回路。前記第1容量素子の容量値は、前記所定電圧に応じた容量値であることを特徴とする請求項3~6のいずれか一項に記載のA/D変換回路。前記比較部の比較結果に基づいて当該比較部のオフセットを補正するためのオフセット補正電圧を生成し、当該オフセット補正電圧を第2容量素子を介して前記第2ノードに供給するオフセット補正回路、をさらに備えた請求項1~7のいずれか一項に記載のA/D変換回路。前記比較部は、前記第1ノードの電位と前記第2ノードの電位とを比較して前記比較結果を出力する比較回路と、一端が前記第1ノードに接続され、他端が基準電圧の供給される基準電圧端子又はオープン端子に切り替え可能に接続される第3スイッチと、一端が前記第2ノードに接続され、他端が前記基準電圧端子又はオープン端子に切り替え可能に接続される第4スイッチと、を有する請求項1~8のいずれか一項に記載のA/D変換回路。前記第2ノードの負荷容量が前記第1ノードの負荷容量と略同一値となるように、前記第2ノードと低電位側電源端子との間に第3容量素子をさらに備えた請求項1~9のいずれか一項に記載のA/D変換回路。容量アレイにより、通常動作モードの場合に外部からのアナログ信号に応じた電位を第1ノードに供給し、第1及び第2テストモードの場合にデジタル信号に応じた電位を前記第1ノードに供給し、第1テストモードの場合に、前記デジタル信号として第1デジタル信号を前記容量アレイに供給した後、第2テストモードの場合に、前記デジタル信号として第2デジタル信号を前記容量アレイに供給し、第1テストモードから第2テストモードにモードが変化した場合に、第2ノードの電位を所定電圧分変化させ、前記第1ノードの電位と前記第2ノードの電位とを比較して比較結果を出力し、第1及び第2テストモードにおけるそれぞれの前記比較結果に基づいて前記容量アレイの良否判定を行うA/D変換回路のテスト方法。特許文献1に開示されたA/D変換回路は、テストデータ生成回路140からの所定のデジタルデータと、逐次比較によるA/D変換結果と、が一致するか否かを確認するのみであって、入力信号デジタルデータのコード変化による容量アレイの電位変化が規格範囲内であるか否かを判定することはできない。つまり、従来技術のA/D変換回路は、微分非直線性誤差が規格範囲内であるか否かを判定することができない。特許文献2に開示されたA/D変換回路は、容量アレイの容量Cmとこれと相補的なキャパシタ容量/Cmとが理想的には同じ容量値であることを前提として、容量Cmに対応する主DACの電圧と、容量/Cmに対応する主DACの電圧と、の間の差分を容量誤差として検出するものであって、その容量誤差が規格範囲内であるか否かを判定することはできない。つまり、従来技術のA/D変換回路は、微分非直線性誤差が規格範囲内であるか否かを判定することができない。このように、従来技術のA/D変換回路は、テストモード時にコード変化による容量アレイの電位変化が規格範囲内であるか否かを判定することができないため、当該容量アレイの良否判定を精度良く行うことができないという問題があった。その結果、量産されるA/D変換回路の不良率を効果的に低下させることができなかった。本発明にかかるA/D変換回路は、通常動作モードの場合に外部からのアナログ信号に応じた電位を第1ノードに供給し、第1及び第2テストモードの場合にデジタル信号に応じた電位を前記第1ノードに供給する容量アレイと、第1テストモードの場合に、前記デジタル信号として第1デジタル信号を前記容量アレイに供給した後、第2テストモードの場合に、前記デジタル信号として第2デジタル信号を前記容量アレイに供給するテスト制御回路と、第1テストモードから第2テストモードにモードが変化した場合に、第2ノードの電位を所定電圧分変化させる規格電圧発生回路と、前記第1ノードの電位と前記第2ノードの電位とを比較して比較結果を出力する比較部と、を備え、前記テスト制御回路は、第1及び第2テストモードにおけるそれぞれの前記比較結果に基づいて前記容量アレイの良否判定を行う。また、本発明にかかるA/D変換回路のテスト方法は、容量アレイにより、通常動作モードの場合に外部からのアナログ信号に応じた電位を第1ノードに供給し、第1及び第2テストモードの場合にデジタル信号に応じた電位を前記第1ノードに供給し、第1テストモードの場合に、前記デジタル信号として第1デジタル信号を前記容量アレイに供給した後、第2テストモードの場合に、前記デジタル信号として第2デジタル信号を前記容量アレイに供給し、第1テストモードから第2テストモードにモードが変化した場合に、第2ノードの電位を所定電圧分変化させ、前記第1ノードの電位と前記第2ノードの電位とを比較して比較結果を出力し、第1及び第2テストモードにおけるそれぞれの前記比較結果に基づいて前記容量アレイの良否判定を行う。上述のような回路構成により、テストモード時にコード変化による容量アレイの電位変化が規格範囲内であるか否かを判定することができるため、当該容量アレイの良否判定を精度良く行うことができる。本発明により、テストモード時にコード変化による容量アレイの電位変化が規格範囲内であるか否かを判定し、当該容量アレイの良否判定を精度良く行うことが可能なA/D変換回路を提供することができる。以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。実施の形態1図1は、本発明の実施の形態1にかかるA/D変換回路1を示すブロック図である。本実施の形態にかかるA/D変換回路1は、テストモード時にコード変化による容量アレイの電位変化が規格範囲内であるか否かを判定することができるため、当該容量アレイの良否判定を精度良く行うことができることを特徴とする。以下、具体的に説明する。まず、A/D変換回路1の回路構成について説明する。なお、本実施の形態では、A/D変換回路1が8ビットのA/D変換回路である場合を例に説明する。図1に示すA/D変換回路1は、コンパレータ比較回路200と、逐次比較レジスタ/制御回路202と、容量アレイ201と、基準電圧保持回路301と、規格電圧発生回路305と、オフセット補正回路304と、テスト制御回路306と、スイッチ第3スイッチS40と、スイッチ第4スイッチS41と、を備える。コンパレータ200とスイッチS40,S41とにより比較部を構成する。逐次比較レジスタ/制御回路202は、後述するテスト制御回路306からの制御信号316及びコンパレータ200の比較結果221に基づいてスイッチS40,S41及び容量アレイ201に含まれる複数のスイッチの切り替えを制御する。具体的には、逐次比較レジスタ/制御回路202は、テスト制御回路306からの制御信号及びコンパレータ200の比較結果221に基づいて、スイッチS40,S41のオンオフを制御するための制御信号不図示320と、容量アレイ201に含まれる複数のスイッチのオンオフを制御するための制御信号321と、を出力する。コンパレータ200の非反転入力端子第1ノード323側には、容量アレイ201とスイッチS40とが設けられている。容量アレイ201は、外部からのアナログ信号VINと逐次比較レジスタ/制御回路202から出力される制御信号321とを入力とし、コンパレータ200の非反転入力端子323に電位を供給する。スイッチS40では、一端がコンパレータ200の非反転入力端子323に接続され、他端がオープン端子又は基準電圧VCMの供給される基準電圧端子以下、VCMと称すに切り替え可能に接続され、切替制御端子に逐次比較レジスタ/制御回路202からの制御信号320が供給される。スイッチS40の他端は、例えば、制御信号320がHレベルの場合にオープン端子に接続され、制御信号320がLレベルの場合に基準電圧端子VCMに接続される。コンパレータ200の反転入力端子第2ノード324側には、基準電圧保持回路301と、オフセット補正回路304と、規格電圧発生回路305と、スイッチS41と、が設けられている。基準電圧保持回路301、オフセット補正回路304及び規格電圧発生回路305の詳細については後述する。スイッチS41では、一端がコンパレータ200の反転入力端子324に接続され、他端がオープン端子又は基準電圧端子VCMに接続され、切替制御端子に逐次比較レジスタ/制御回路202からの制御信号320が供給される。スイッチS41の他端は、例えば、制御信号320がHレベルの場合にオープン端子に接続され、制御信号320がLレベルの場合に基準電圧端子VCMに接続される。コンパレータ200は、非反転入力端子323及び反転入力端子324のそれぞれの電位を比較し、比較結果221を逐次比較レジスタ/制御回路202及びテスト制御回路306に対して出力する。テスト制御回路306は、コンパレータ200の比較結果221に基づいて、逐次比較レジスタ/制御回路202に対して制御信号316を出力し、規格電圧発生回路305に対して制御信号318を出力し、さらに、オフセット補正回路304に対して制御信号317を出力する。次に、容量アレイ201、規格電圧発生回路305、オフセット補正回路304、基準電圧保持回路301の詳細な回路構成について、図2~図5を用いて説明する。図2は、容量アレイ201を示す回路図である。図2に示すように、容量アレイ201は、9個の容量素子401~409と、それに対応する9個のスイッチS201~S209と、を有する。なお、容量素子401~409は、それぞれ相対的な容量値として、1C、1C、2C、4C、8C、16C、32C、64C、128Cの容量値を有する。容量素子401~409では、各一端がコンパレータ200の非反転入力端子323に接続され、各他端が対応するスイッチS201~S209の一端に接続される。スイッチS201~S209では、各他端がアナログ信号VINの供給されるアナログ信号入力端子以下、VINと称す、高電位側電源電圧VH例えば5Vの供給される高電位側電源端子以下、VHと称す及び低電位側電源電圧VL例えば0Vの供給される低電位側電源端子以下、VLと称すのいずれかに切り替え可能に接続され、切替制御端子に逐次比較レジスタ/制御回路202からの制御信号321が供給される。スイッチS201~S209の各他端は、通常動作モードの場合には、アナログ信号入力端子VINに接続され、テストモードの場合には、テスト制御回路306によって指定されたテストコードに応じて高電位側電源端子VH又は低電位側電源端子VLに接続される。図3は、規格電圧発生回路305を示す回路図である。図3に示すように、規格電圧発生回路305は、容量素子第1容量素子410とスイッチ第1スイッチS301とを有する。本実施の形態では、容量素子410は、相対的な容量値として1.5Cの容量値を有する。容量素子410では、一端がコンパレータ200の反転入力端子324に接続され、他端がスイッチS301の一端に接続される。スイッチS301では、他端が高電位側電源端子VH又は低電位側電源端子VLに切り替え可能に接続され、切替制御端子にテスト制御回路306からの制御信号318が供給される。スイッチS301の他端は、通常動作モードの場合には、低電位側電源端子VLに接続され、テストモードにおけるサンプリングフェーズ第1テストモードの場合には、低電位側電源端子VLに接続され、テストモードにおけるテストフェーズ第2テストモードの場合には、高電位側電源端子VHに接続される。図4は、オフセット補正回路304を示す回路図である。図4に示すように、オフセット補正回路304は、8個の抵抗素子501~508と、8個のスイッチS31~S38と、容量素子第2容量素子411と、を有する。なお、容量素子411は、相対的な容量値として1Cの容量値を有する。容量素子411では、一端がコンパレータ200の反転入力端子324に接続され、他端がノード319に接続される。抵抗素子501~508は、高電位側電源端子VHと低電位側電源端子VLとの間に直列に接続される。スイッチS31は、ノード319と抵抗素子501及び抵抗素子502間のノードとの間に設けられる。スイッチS32は、ノード319と抵抗素子502及び抵抗素子503間のノードとの間に設けられる。スイッチS33は、ノード319と抵抗素子503及び抵抗素子504間のノードとの間に設けられる。スイッチS34は、ノード319と抵抗素子504及び抵抗素子505間のノードとの間に設けられる。スイッチS35は、ノード319と抵抗素子505及び抵抗素子506間のノードとの間に設けられる。スイッチS36は、ノード319と抵抗素子506及び抵抗素子507間のノードとの間に設けられる。スイッチS37は、ノード319と抵抗素子507及び抵抗素子508間のノードとの間に設けられる。スイッチS38は、ノード319と低電位側電源端子VLとの間に設けられる。スイッチS31~S38は、テスト制御回路306からの制御信号317によってそれぞれオンオフ制御される。具体的には、テスト制御回路306からの制御信号317により、スイッチS31~S38のうちいずれか一つのスイッチがオンに制御され、残りの全てのスイッチがオフに制御される。それにより、ノード319の電位以下、オフセット補正電圧VAと称すが制御される。図5は、基準電圧保持回路301を示す回路図である。図5に示すように、基準電圧保持回路301は、容量素子第3容量素子412を有する。なお、容量素子412は、相対的な容量値として256C-1.5Cの容量値を有する。容量素子412では、一端がコンパレータ200の反転入力端子324に接続され、他端が低電位側電源端子VLに接続される。つまり、コンパレータ200の非反転入力端子及び反転入力端子には、それぞれ総容量値として256Cの容量が負荷されている。次に、A/D変換回路1の動作について説明する。通常動作モードA/D変換回路1の通常動作モードの動作について説明する。通常動作モードは、サンプリング、ホールド及び再分配の3つのフェーズに分けられる。まず、サンプリングフェーズでは、容量アレイ201内のスイッチS201~S209の各他端がいずれもアナログ信号入力端子VINに接続される。また、スイッチS40,S41の各他端がいずれも基準電圧端子VCMに接続される。なお、通常動作モードでは、オフセット補正回路304内のスイッチS31~S38のうちスイッチS38がオンに制御され、残りのスイッチS31~S37はオフに制御されている。規格電圧発生回路305内のスイッチS301の他端は低電位側電源端子VLに接続されている。つまり、通常動作モードでは、オフセット補正回路304内の容量素子411の他端及び規格電圧発生回路305内の容量素子410の他端には、いずれも低電位側電源電圧VLが供給されている。次に、ホールドフェーズでは、容量アレイ201内のスイッチS201~S209の各他端がいずれも低電位側電源端子VLに接続される。また、スイッチS40,S41の各他端がいずれも基準電圧端子VCMからオープン端子に切り替えて接続される。これにより、コンパレータ200の非反転入力端子323の電位はVCM-VINとなる。一方、コンパレータ200の反転入力端子324の電位はVCMとなる。次に、再分配フェーズの1ステップ目として、容量アレイ201内のスイッチS209の他端が低電位側電源端子VLから高電位側電源端子VHに切り替えて接続される。その結果、容量値128Cを有する容量素子409の他端に高電位側電源電圧VHが供給され、総容量値128Cを有する容量素子401~408の各他端に低電位側電源電圧VLが供給される。これにより、コンパレータ200の非反転入力端子323の電位はVCM-VINVH-VL/2となる。ここで、VIN>VH-VL/2の場合、VCM-VINVH-VL/2<VCMが成り立つため、コンパレータ200の比較結果221はLレベルとなり、最上位ビットビット8が1に確定する。VIN<VH-VL/2の場合、VCM-VINVH-VL/2>VCMが成り立つため、コンパレータ200の比較結果221はHレベルとなり、最上位ビットビット8が0に確定する。再分配フェーズの2ステップ目として、容量アレイ201内のスイッチS208の他端が低電位側電源端子VLから高電位側電源端子VHに切り替えて接続される。また、1ステップ目でビット8が1に確定している場合、スイッチS209の他端は再び低電位側電源端子VLに切り替えて接続される。その結果、容量値64Cを有する容量素子408の他端に高電位側電源電圧VHが供給され、総容量値192Cを有する容量素子401~407,409の各他端に低電位側電源電圧VLが供給される。これにより、コンパレータ200の非反転入力端子323の電位はVCM-VIN3VH-VL/4となる。ここで、VIN>3VH-VL/4の場合、VCM-VIN3VH-VL/4<VCMが成り立つため、コンパレータ200の比較結果221はLレベルとなり、ビット7が1に確定する。VIN<3VH-VL/4の場合、VCM-VIN3VH-VL/4>VCMが成り立つため、コンパレータ200の比較結果221はHレベルとなり、ビット7が0に確定する。一方、1ステップ目でビット8が0に確定している場合、スイッチS209の他端は高電位側電源端子VHに接続されたままである。その結果、総容量値192Cを有する容量素子408,409の各他端に高電位側電源電圧VHが供給され、総容量値64Cを有する容量素子401~407の各他端に低電位側電源電圧VLが供給される。これにより、コンパレータ200の非反転入力端子323の電位はVCM-VINVH-VL/4となる。ここで、VIN>VH-VL/4の場合、VCM-VINVH-VL/4<VCMが成り立つため、コンパレータ200の比較結果221はLレベルとなり、ビット6が1に確定する。一方、VIN<VH-VL/4の場合、VCM-VINVH-VL/4>VCMが成り立つため、コンパレータ200の比較結果221はHレベルとなり、ビット6が0に確定する。3ステップ目以降でも同様の処理が繰り返された後、最終的に、A/D変換回路1はアナログ信号VINを8ビットのデジタルデータに変換して出力する。テストモードA/D変換回路1のテストモードの動作について、図6のフローチャートを用いて説明する。図6は、A/D変換回路1の動作を示すフローチャートである。テストモードは、サンプリング第1テストモード、オフセット補正及びテスト第2テストモードの3つのフェーズに分けられる。まず、サンプリングフェーズでは、テスト制御回路306は、制御信号317を出力し、オフセット補正回路304のオフセット補正電圧VAが高電位側電源電圧VH及び低電位側電源電圧VL間の中間電圧可変電圧範囲内となるようにスイッチS34のみをオンにさせるステップF10。次に、テスト制御回路306は、1回目のテストコードの情報第1デジタル信号を含む制御信号316を逐次比較レジスタ/制御回路202に出力する。それにより、容量アレイ201内のスイッチS201~S209の各他端は、当該テストコードの情報に応じて高電位側電源端子VH及び低電位側電源端子VLのいずれかに接続されるステップF11。例えば、1回目のテストコードとして10000000=128が設定された場合、容量アレイ201において、スイッチS201~S208の各他端が低電位側電源端子VLに接続され、スイッチS209の他端が高電位側電源端子VHに接続される。テスト制御回路306は、規格電圧発生回路305内のスイッチS301の他端を低電位側電源端子VLに接続するように制御信号318を出力するステップF12。スイッチS40,S41の各他端は、まず、いずれも基準電圧端子VCMに接続され、その後、いずれも基準電圧端子VCMからオープン端子に切り替えて接続されるステップF13。なお、容量アレイ201内のスイッチS201~S209の接続状態は変化しない。それにより、コンパレータ200の両入力端子には、それぞれ負荷容量に応じた電荷が保持される。ここでは、コンパレータ200の両入力端子の電位は、それぞれ基準電圧VCMとなる。次に、オフセット補正フェーズでは、テスト制御回路306は、コンパレータ200がオフセット補正済みか否かを判定するステップF14。オフセット補正済みである場合ステップF14のYES、オフセット補正フェーズは省略され、次のテストフェーズに進む。一方、オフセット補正済みでない場合ステップF14のNO、テスト制御回路306は、オフセット補正回路304内のスイッチS31~S38のオンオフ制御を行ってオフセット補正電圧VAを調整することにより、コンパレータ200のオフセット補正を行うステップF15。オフセット補正について、コンパレータ200の比較結果221がHレベルを示している場合を例に説明する。なお、初期状態として、スイッチS34がオンし、スイッチS31~S33及びS35~S38がオフしている。この場合、テスト制御回路306は、スイッチS34をオンからオフに切り替え、スイッチS33をオフからオンに切り替えるように制御信号317を出力する。それにより、オフセット補正電圧VAが上昇するため、コンパレータ200の反転入力端子324の電位は上昇する。テスト制御回路306は、コンパレータ200の比較結果221の論理値が変化するか否かを確認する。比較結果221がHレベルのままである場合、テスト制御回路306は、スイッチS33をオンからオフに切り替え、スイッチS32をオフからオンに切り替えるように制御信号317を出力する。それにより、オフセット補正電圧VAがさらに上昇するため、コンパレータ200の反転入力端子324の電位はさらに上昇する。このようなスイッチS31~S38のオンオフ切替動作は、コンパレータ200の比較結果221の論理値が変化するまで続けられる。例えば、スイッチS31~S38のうちスイッチS32がオンの場合にコンパレータ200の比較結果221の論理値がHレベルからLレベルに変化したとする。このとき、テスト制御回路306は、スイッチS32がオンした場合におけるコンパレータ200の反転入力端子324の電位が当該コンパレータ200のオフセット補正の最適値であると判断し、スイッチS31~S38のうちスイッチS32のみをオンに固定する。次に、テストフェーズでは、テスト制御回路306は、2回目のテストコードの情報第2デジタル信号を含む制御信号316を逐次比較レジスタ/制御回路202に出力する。それにより、容量アレイ201内のスイッチS201~S209の各他端は、当該テストコードの情報に応じて高電位側電源端子VH及び低電位側電源端子VLのいずれかに接続されるステップF16。例えば、2回目のテストコードとして、1回目のテストコードを1LSB分減少させた01111111=127が設定された場合、容量アレイ201において、スイッチS209の他端が高電位側電源端子VHから低電位側電源端子VLに切り替えて接続され、スイッチS202~S208の各他端が低電位側電源端子VLから高電位側電源端子VHに切り替えて接続される。スイッチS201の他端は低電位側電源端子VLに接続されたままである。なお、スイッチS40,S41の各他端は、いずれもオープン端子に接続されたままである。このとき電荷の再分配により、コンパレータ200の非反転入力端子323の電位は、VCM1×VH-VL/2561となる。式1に示されるように、コンパレータ200の非反転入力端子323の電位は、理想的には1LSB相当分高くなる。また、テスト制御回路306は、規格電圧発生回路305内のスイッチS301の他端を低電位側電源端子VLから高電位側電源端子VHに切り替えて接続するように制御信号318を出力するステップF17。このとき電荷の再分配により、コンパレータ200の反転入力端子324の電位は、VCM1.5×VH-VL/2562となる。式2に示されるように、コンパレータ200の反転入力端子324の電位は、1.5LSB相当分高くなる。その後、コンパレータ200は、式1及び式2により求められるコンパレータ200の両入力端子の電位を比較し、比較結果221を出力する。テスト制御回路306は、比較結果221の論理値が変化したか否かを確認するステップF18。ここで、コンパレータ200の非反転入力端子323の電位が反転入力端子324の電位よりも大きく変化上昇して、コンパレータ200の比較結果221の論理値が変化した場合ステップF18のYES、テスト制御回路306は、テスト対象となっているA/D変換回路1の微分非直線性誤差が規格範囲外であるとして、当該A/D変換回路1を不良品と判断するステップF21。その後、処理は終了する。例えば、テストコードが10000000から01111111に1LSB分変化した場合において、コンパレータ200の比較結果221の論理値がLレベルからHレベルに変化した場合、容量アレイ201の電位コンパレータ200の非反転入力端子323の電位は、理想的な1LSB相当の変化ではなく、1.5LSB相当を超える変化をしていることになる。つまり、容量アレイ201の電位変化は、許容される微分非直線性誤差である0.5LSB相当を超える誤差を有することになる。それにより、テスト対象となっているA/D変換回路1の微分非直線性誤差が規格範囲外であるとして、当該A/D変換回路1は不良品と判断される。一方、コンパレータ200の非反転入力端子323の電位が反転入力端子324の電位よりも大きく変化上昇せず、コンパレータ200の比較結果221の論理値が変化しない場合ステップF18のNO、このテストコード変化による容量アレイ201の電位変化が規格範囲内であると判断される。例えば、テストコードが10000000から01111111に1LSB分変化した場合において、コンパレータ200の比較結果221の論理値がLレベルのままである場合、容量アレイ201の電位は、1.5LSB相当以下の変化をしていることになる。つまり、容量アレイ201の電位変化は、許容される微分非直線性誤差である0.5LSB相当以下の誤差を有することになる。それにより、このテストコード変化による容量アレイ201の電位変化が規格範囲内であると判断される。そして、テスト制御回路306は、予め設定された全てのテストコード変化についてテストが実施されたか否かを判定するステップF19。予め設定された全てのテストコード変化についてテストが実施されていない場合ステップF19のNO、テスト制御回路306には、テストが実施されていない別のテストコードの情報が設定されるステップF22。その後、ステップF11に戻る。例えば、次のテストコードの情報としては、1回目のテストコードの情報として01000000、2回目のテストコードの情報として00111111が設定される。さらに次のテストコードの情報としては、1回目のテストコードの情報として00100000、2回目のテストコードの情報として00011111が設定される。このようにして、外部から各容量素子S401~S409に印加される電圧レベルが切り替わる場合におけるテストが実施される。この場合、合計9回のテストが実施される。なお、容量素子S401のテストについては、1回目のテストコードの情報に基づきスイッチS202~S209の各他端が低電位側電源端子VLに接続され、スイッチS201の他端が高電位側電源端子VHに接続される。そして、2回目のテストコードの情報に基づきスイッチS202~S209の各他端が低電位側電源端子VLに接続されたままの状態で、スイッチS201の他端が高電位側電源端子HLから低電位側電源端子VLに切り替えて接続される。予め設定された全てのテストコード変化についてテストが実施され、いずれのテスト結果も良と判定された場合ステップF19のYES、テスト制御回路306は、テスト対象となっているA/D変換回路1の微分非直線性誤差が規格範囲内であるとして、当該A/D変換回路1を良品と判断するステップF20。その後、処理は終了する。以上のように、本実施の形態にかかるA/D変換回路は、テスト制御回路306により所望のテストコードを設定できるとともに、規格電圧発生回路305により当該テストコードに応じてリファレンス電圧コンパレータ200の反転入力端子324の電圧を調整可能である。それにより、本実施の形態にかかるA/D変換回路は、テストモード時にコード変化による容量アレイの電位変化が規格範囲内であるか否かを判定することができるため、当該容量アレイの良否判定を精度良く行うことができる。その結果、量産されるA/D変換回路の不良率を効果的に低下させることができる。また、本実施の形態にかかるA/D変換回路は、上述のように、容易に微分非直線性誤差が規格範囲内であるか否かの判定テストをすることができるため、外部から高精度のアナログ信号VINを入力してテストをする必要がない。つまり、本実施の形態にかかるA/D変換回路は、安価にテストを行うことができる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。上記実施の形態では、オフセット補正回路304が備えられた場合を例に説明したが、これに限られない。コンパレータ200のオフセットが無視できる程度に小さい場合には、オフセット補正回路304を備えない回路構成に適宜変更可能である。その場合には、テストモードにおけるオフセット補正フェーズの処理も省略される。また、上記実施の形態では、オフセット補正回路304内に8個のスイッチS31~S38が備えられた場合を例に説明したが、これに限られない。高精度のオフセット補正が要求される場合には、9個以上のスイッチが備えられた回路構成に適宜変更可能であるし、高精度のオフセット補正が不要である場合には、7個以下のスイッチが備えられた回路構成に適宜変更可能である。また、上記実施の形態では、規格電圧発生回路305に備えられた容量素子410の容量値が1.5Cである場合を例に説明したが、これに限られない。容量素子410の容量値は、コード変化による容量アレイの電位変化に対して許容される誤差、に基づいて適宜変更可能である。また、上記実施の形態では、容量素子410の容量値を1.5Cとし、容量アレイ201の電位変化が1.5LSB相当以下の規格範囲内であるか否かをテストする場合について説明したが、これに限られない。例えば、容量素子410の容量値を0.5Cとし、容量アレイ201の電位変化が0.5LSB相当を超える規格範囲内であるか否かをテストする回路構成にも適宜変更可能である。この場合、テスト制御回路306は、コンパレータ200の比較結果221が論理反転した場合に、容量アレイ201の電位変化が規格範囲内であると判断する。また、上記実施の形態では、外部から各容量素子S401~S409に供給される電圧レベルが切り替わる場合におけるテストとして合計9回のテストが実施される場合を例に説明したが、これに限られない。例えば、テストコード11111111から1LSBずつ変化させて00000000までそれぞれテストが実施されても良い。また、上記実施の形態では、A/D変換回路が8ビットのA/D変換結果デジタル信号を出力する場合を例に説明したが、これに限られない。8ビット以外のビット数のA/D変換結果を出力する回路構成に適宜変更可能である。また、上記実施の形態では、通常動作モードにおいて、規格電圧発生回路305内の容量素子410の他端及びオフセット補正回路304内の容量素子411の他端が、それぞれスイッチS301及びスイッチS38を介して低電位側電源端子VLに接続される場合を例に説明したが、これに限られない。通常動作モードにおいて、いずれも別途設けられたオープン端子に接続される回路構成に適宜変更可能である。この場合、基準電圧保持回路301内の容量素子412は相対的な容量値として256Cの容量値に調整される必要がある。また、上記実施の形態では、A/D変換回路単体でテストが行われる場合を例に説明したが、これに限られない。外部からテスト制御回路306に供給されるテスト開始信号によりテストが開始され、テスト制御回路306から外部に出力されるテスト結果信号によりテスト結果を確認可能な回路構成に適宜変更可能である。それにより、このAD変換回路が製品に組み込まれた後でも、テストを行なうことができる。"