"一対のソースドレイン電極と、チャネル領域を形成すると共に、前記ソースドレイン電極に接して設けられた有機半導体層と、前記ソースドレイン電極まで貫通する貫通孔を有すると共に、前記有機半導体層およびソースドレイン電極上に設けられた少なくとも1層からなる絶縁層と、前記チャネル領域に対応する位置に設けられたゲート電極と、前記貫通孔を介して前記ソースドレイン電極に電気的に接続されると共に、前記ゲート電極と同一材料、且つ、同一膜厚で前記絶縁層上に設けられた画素用電極とを備えた駆動用回路基板。前記ゲート電極および画素用電極は、前記絶縁層上に隣接している、請求項1に記載の駆動用回路基板。前記絶縁層は少なくとも前記有機半導体層を覆う第1層と、前記ソースドレイン電極が設けられた基板本体に形成された凹凸を平坦化する第2層とからなる、請求項1に記載の駆動用回路基板。前記第2層は前記チャネル領域に対応する位置に開口を有し、前記開口内に前記ゲート電極が設けられている、請求項3に記載の駆動用回路基板。前記開口は逆テーパ形状を有する、請求項4に記載の駆動用回路基板。前記開口は前記第2層を貫通し、前記ゲート電極は前記第1層上に形成されている、請求項4に記載の駆動用回路基板。前記有機半導体層は、前記ソースドレイン電極によって形成される間隙に設けられている、請求項1に記載の駆動用回路基板。前記有機半導体層は、前記基板とソースドレイン電極との間に設けられている、請求項1に記載の駆動用回路基板。前記基板本体は可撓性を有する、請求項1に記載の駆動用回路基板。一対のソースドレイン電極と、チャネル領域を形成すると共に、前記ソースドレイン電極に接して設けられた有機半導体層と、前記ソースドレイン電極まで貫通する貫通孔を有すると共に、前記有機半導体層およびソースドレイン電極上に設けられた少なくとも1層からなる絶縁層と、前記チャネル領域に対応する位置に設けられたゲート電極と、前記貫通孔を介して前記ソースドレイン電極に電気的に接続されると共に、前記ゲート電極と同一層に設けられた画素用電極とを備えた駆動用回路基板。ソースドレイン電極を形成する工程と、ソースドレイン電極の一部にチャネル領域を有する有機半導体層を形成する工程と、ソースドレイン電極および有機半導体層上に絶縁層を形成する工程と、前記絶縁層に前記ソースドレイン電極まで貫通する貫通孔を形成する工程と、前記絶縁層上にゲート電極および画素用電極を互いに同一材料および同一膜厚にて形成する工程とを含む駆動用回路基板の製造方法。前記貫通孔を形成する工程において、前記チャネル領域に対応する前記絶縁層に開口を形成する、請求項11に記載の駆動用回路基板の製造方法。チャネル領域を有する有機半導体層を形成する工程と、前記有機半導体層上にソースドレイン電極を形成する工程と、ソースドレイン電極および有機半導体層上に絶縁層を形成する工程と、前記絶縁層に前記ソースドレイン電極まで貫通する貫通孔を形成する工程と、前記絶縁層上にゲート電極および画素用電極を互いに同一材料および同一膜厚にて形成する工程とを含む駆動用回路基板の製造方法。前記貫通孔を形成する工程において、前記チャネル領域に対応する前記絶縁層に開口を形成する、請求項13に記載の駆動用回路基板の製造方法。駆動用回路基板と、前記駆動用回路基板によって駆動される表示層を備え、前記駆動用回路基板は、一対のソースドレイン電極と、チャネル領域を形成すると共に、前記ソースドレイン電極に接して設けられた有機半導体層と、前記ソースドレイン電極まで貫通する貫通孔を有すると共に、前記有機半導体層およびソースドレイン電極上に設けられた少なくとも1層からなる絶縁層と、前記チャネル領域に対応する位置に設けられたゲート電極と、前記貫通孔を介して前記ソースドレイン電極に電気的に接続されると共に、前記ゲート電極と同一材料、且つ、同一膜厚で前記絶縁層上に設けられた画素用電極とを有する表示装置。前記ゲート電極は絶縁材料を含む保護層によって覆われている、請求項15に記載の表示装置。前記絶縁層は前記チャネル領域に対応する位置に開口を有し、前記開口内に前記ゲート電極が設けられている、請求項15に記載の表示装置。前記開口内に設けられた前記ゲート電極は周囲に空隙を有する、請求項17に記載の表示装置。前記表示層は一対の電極間に電気泳動層を有する、請求項15に記載の表示装置。駆動用回路基板と、前記駆動用回路基板によって駆動される表示層とを有する表示装置を備え、前記駆動用回路基板は、一対のソースドレイン電極と、チャネル領域を形成すると共に、前記ソースドレイン電極に接して設けられた有機半導体層と、前記ソースドレイン電極まで貫通する貫通孔を有すると共に、前記有機半導体層およびソースドレイン電極上に設けられた少なくとも1層からなる絶縁層と、前記チャネル領域に対応する位置に設けられたゲート電極と、前記貫通孔を介して前記ソースドレイン電極に電気的に接続されると共に、前記ゲート電極と同一材料、且つ、同一膜厚で前記絶縁層上に設けられた画素用電極とを有する電子機器。しかしながら、特許文献1に記載されている構造を有する有機TFTでは、製造工程の工程数が多く、また、材料の利用効率が低いという問題があった。本開示はかかる問題点に鑑みてなされたもので、その目的は、工程数が少なく、且つ、材料の利用効率が向上した駆動用回路基板およびその製造方法並びに表示装置および電子機器を提供することにある。本開示の駆動用回路基板は、一対のソースドレイン電極と、チャネル領域を形成すると共に、ソースドレイン電極に接して設けられた有機半導体層と、ソースドレイン電極まで貫通する貫通孔を有すると共に、有機半導体層およびソースドレイン電極上に設けられた少なくとも1層からなる絶縁層と、チャネル領域に対応する位置に設けられたゲート電極と、貫通孔を介してソースドレイン電極に電気的に接続されると共に、ゲート電極と同一材料、且つ、同一膜厚で絶縁層上に設けられた画素用電極とを備えたものである。本開示の第1の駆動用回路基板の製造方法は、以下のA~Eの工程を含むものである。Aソースドレイン電極を形成する工程Bソースドレイン電極の一部にチャネル領域を有する有機半導体層を形成する工程Cソースドレイン電極および有機半導体層上に絶縁層を形成する工程D絶縁層にソースドレイン電極まで貫通する貫通孔を形成する工程E絶縁層上にゲート電極および画素用電極を互いに同一材料および同一膜厚にて形成する工程本開示の第2の駆動用回路基板の製造方法は、以下のA~Eの工程を含むものである。Aチャネル領域を有する有機半導体層を形成する工程B有機半導体層上にソースドレイン電極を形成する工程Cソースドレイン電極および有機半導体層上に絶縁層を形成する工程D絶縁層に前記ソースドレイン電極まで貫通する貫通孔を形成する工程E絶縁層上にゲート電極および画素用電極を互いに同一材料および同一膜厚にて形成する工程本開示の表示装置は、本開示の駆動用回路基板と、駆動用回路基板によって駆動される表示層とを備えたものである。本開示の電子機器は、本開示の駆動用回路基板によって駆動される駆動用回路基板を備えたものである。本開示の駆動用回路基板およびその製造方法並びにこれを備えた表示装置および電子機器では、ゲート電極および画素用電極を同一工程にて、それぞれ同一材料、且つ、同一膜厚で形成することにより、工程数が削減されると共に、材料の利用効率が向上する。本開示の駆動用回路基板およびその製造方法並びにこれを備えた表示装置および電子機器では、ゲート電極と画素用電極とを同一工程で形成するようにした。これにより、ゲート電極および画素電極は同一材料、且つ、同一膜厚で形成される。即ち、製造工程が簡略化され工程数が減少すると共に、材料の利用効率が向上する。よって、駆動用回路基板を備えた表示装置および電子機器の製造コストを低減することが可能となる。以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.第1の実施の形態ゲート電極および画素電極が平坦化層上に設けられた表示装置2.第2の実施の形態チャネル保護層が平坦化層を兼ね、ゲート電極および画素電極がチャネル保護層上に形成された表示装置。3.第3の実施の形態平坦化層に開口を有し、ゲート電極が開口内に設けられた表示装置。4.第4の実施の形態トップコンタクト構造を有するTFTを備えた表示装置。5.変形例16.変形例27.適用例1~61.第1の実施の形態表示装置1の構成図1は本開示の第1の実施の形態に係る駆動用回路基板TFT層10上に表示層20を備えた表示装置1の断面構成を表したものである。この表示装置1は、例えば、電気泳動現象を利用して画像例えば文字情報等を表示する電気泳動型ディスプレイいわゆる電子ペーパーディスプレイであり、基板本体11上にTFT層10および表示層20が積層された構成を有している。本実施の形態では、TFT層10のゲート電極17と、表示層20の画素電極21画素用電極とが同一材料、且つ、同一膜厚に形成されている。なお、図1は、表示装置1の構造を模式的に表したものであり、実際の寸法形状とは異なる。基板本体11は、TFT層10および表示層20を支持するものであり、例えば、ガラス,石英,シリコン,ガリウム砒素等の無機材料あるいは、ポリイミド,ポリエチレンテレフタレートPET,ポリエチレンナフタレートPEN,ポリメチルメタクリレートPMMA,ポリカーボネートPC,ポリエーテルスルホンPES,ポリエチルエーテルケトンPEEK,芳香族ポリエステル液晶ポリマー等のプラスチック材料等からなる。この基板本体11は、ウェハ等の剛性の基板や薄層ガラスやフィルム等の可撓性基板であってもよい。また、基板本体11はある程度の厚みがあればよいが、具体的には、例えば1μm~700μmであることが好ましい。平坦化層12は、基板本体11の表面に凹凸例えば、基板上に形成する層等の厚さ以上の凹凸や急峻な凹凸を緩和し、基板本体11上に形成するソースドレイン電極13等の意図しない断絶を防ぐためのものである。また、この平坦化層12は水分や有機ガスによるTFT層10および表示層20の劣化を防止する機能も有する。平坦化層12の具体的な材料としては、例えば、酸化シリコンSiO2,窒化シリコンSi3N4,酸化アルミニウムAl2O3,窒化アルミニウムAlN,酸化タンタルTa2O5または酸化窒化アルミニウムAlOxN1x但し、X=0.01~0.2により形成される。また、平坦化層12の材料は上記無機材料に限らず、有機材料、例えばPVAポリビニルアルコール,PVPポリビニルフェノール,ノボラック樹脂,アクリル樹脂,フッ素系樹脂などを用いることができる。平坦化層12はCVD装置,ALDAtomicLayerDeposition装置,PLDPulsedLaserDeposition装置,スパッタリング装置,EB蒸着装置またはイオンレーティング装置等を用いて成膜することができる。なお、平坦化層12は必ずしも設ける必要はなく、適宜省略しても構わない。TFT層10は、トップゲート型のTFT構造を有するものであり、基板本体11側からソースドレイン電極13,有機半導体層14,チャネル保護層15,平坦化層16およびゲート電極17の順に備えたものである。なお、ゲート電極17は絶縁性を有する保護層18によって覆われている。これにより、後述する表示層20の画素電極21との絶縁性が確保されるソースドレイン電極1313A,13Bは、例えば金Au,銀Ag,銅Cu,モリブデンMo,アルミニウムAl,チタンTi等の金属あるいはこれらの多層膜、または酸化インジウムスズITO:IndiumTinOxide等の酸化物、カーボンナノチューブCN,グラフェン等の導電性炭化系材料により構成されている。有機半導体層14は、例えばペンタセン,アントラセンおよびルブラン等の多環芳香族炭化水素やテトラシアノキノジメタンTCNQ等の低分子化合物、あるいはポリアセチレンやポリ-3-ヘキシルチオフェンP3HT,ポリパラフェニレンビニレンPPV等の高分子化合物により構成されている。チャネル保護層15は、有機半導体層14を覆うものであり、例えば上記平坦化層12と同様にシリコンシリコンSiを含む絶縁膜材料から構成されている。平坦化層16は、上述した基板本体11上に形成する平坦化層12と同様に、基板上の凹凸を緩和し平坦化するためのものである。平坦化層16の材料としては、平坦化層12と同様に、絶縁性を有する酸化シリコンSiO2,窒化シリコンSi3N4,酸化アルミニウムAl2O3,窒化アルミニウムAlN,酸化タンタルTa2O5または酸化窒化アルミニウムAlOxN1x但し、X=0.01~0.2等を用いることができる。また、例えばPVAポリビニルアルコール,PVPポリビニルフェノール,ノボラック樹脂,アクリル樹脂,フッ素系樹脂など有機材料を用いてもよい。ゲート電極17は、TFT層10に印加されるゲート電圧により有機半導体層14中の電子密度を制御して有機半導体層14にチャネル領域を形成するものである。ゲート電極17の材料としては、ソースドレイン電極13と同様に、Au,Ag,Cu,Mo,Al,Ti等の金属あるいはこれらの多層膜またはアルミニウム-ネオジウム等の合金、ITO等の酸化物、CN,グラフェン等の導電性炭化系材料を用いることができる。ゲート電極17の膜厚としては、例えば10nm~500nmであることが好ましい。表示層20は、例えば画素電極21と共通電極23との間に表示体として電気泳動層22が挟持された構造を有する。画素電極21はTFT層10に画素ごとに設けられ、共通電極23は対向基板31の一面に亘り設けられている。画素電極21と、TFT層10のドレイン電極13Bとは平坦化層16に設けられた貫通孔16Aを介して電気的に接続されている。本実施の形態では、画素電極21は、上述したゲート電極12と共に平坦化層16上に同一工程で形成され、同一材料且つ同一膜厚となっている。なお、ここで同一膜厚とは製造上のばらつきを含むものである。対向基板31は、例えば、基板11と同様の材料を用いて構成されている。なお、この対向基板31上に、更に表示層20への水分の浸入を防止する防湿膜および外光の表示面への映り込みを防止するための光学機能膜を設けるようにしてもよい。以下に、本実施の形態の表示装置1の製造方法について説明する。表示装置1の製造方法表示装置1は、例えば次のようにして製造することができる。まず、基板本体11上具体的には、基板本体11の表示領域上に、例えば、CVDChemicalVaporDeposition:化学気相成長法またはスパッタ法を用い、SiO2またはSiN等からなる平坦化層12を形成したのち、蒸着法,スパッタ法等の真空プラズマ技術、スクリーン印刷法またはインクジェット法等の塗布印刷法、フォトリソグラフィ技術を用いてTFT層10を形成する。次いで、TFT層10上に、例えば同様にフォトリソグラフィ技術を用いて、表示層20を形成する。そののち、この表示層20上に対向基板31を貼り合わせる。以上により、図1に示した表示装置1が完成する。なお、対向基板31に共通電極23を形成したのち電気泳動層22を形成し、電気泳動層22の表面に粘着層図示せずを設けた表示層20をTFT層10に貼り付けてもよい。以下に、表示装置1の具体的な製造方法の一例を図2~図4を用いて説明する。TFT層10の製造方法まず、図2Aに示したように基板本体11上に設けられた平坦化層12上に、例えばスパッタ法を用いて金属膜を成膜する。次いで、この金属膜上にフォトレジスト膜を形成塗布したのち、フォトリソグラフィ法を用いてパターニングし、ウェットエッチングまたはドライエッチングすることによりソース電極13Aおよびドレイン電極13Bを形成する。続いて、図2Bに示したように、ソース電極13Aおよびドレイン電極13Bの電極間にメタルマスクを用いた真空蒸着法またはインクジェット法を用いて有機半導体層14を形成する。なお、有機半導体層14の材料として低分子材料を用いる場合には真空蒸着法を、可溶性高分子を用いる場合には塗布印刷法を用いることが好ましい。次に、図2Cに示したように、材料の特性に応じてスピンコート法,スクリーン印刷法,スパッタ法等により有機半導体14を覆う保護膜を成膜する。続いて、フォトリソグラフィおよびエッチングを用いて保護膜を所望の形状にパターニングしてチャネル保護層15を形成する。なお、有機半導体14の耐環境性が求められる性能を満たしていればチャネル保護層15は省略しても構わない。次に、図3Aに示したように、平坦化層12,ソースドレイン電極13およびチャネル保護層15上にスピンコート法やスクリーン印刷法またはスパッタ法を用いて平坦化層16を形成する。続いて、図3Bに示したように、平坦化層16にドレイン電極13Bまで貫通する貫通孔16Aを形成する。具体的には、半導体リソグラフィ技術およびエッチング技術を用いて貫通孔16Aを形成する。次に、図3Cに示したように、平坦化層16上にゲート電極17および画素電極21を形成する。具体的には、上述したソースドレイン電極13の形成方法と同様に、例えばスパッタ法を用いて金属膜を成膜したのち、この金属膜上にフォトレジスト膜を形成する。続いて、フォトリソグラフィ法を用いてパターニングし、ウェットエッチングまたはドライエッチングすることによりゲート電極17および画素電極21を形成する。次に、図4Aに示したように、スクリーン印刷法やインクジェット法を用いてゲート電極17を覆う保護層18を形成する。これにより、ゲート電極から表示層20への電位の供給が防止される。最後に、図4Bに示したように、平坦化層16,画素電極21および保護層18上に電気泳動層22を含むの表示層20を形成したのち、表示層20上に対向基板31を張り合わせることによって表示装置1が完成する。このように、上述した表示装置1では、駆動回路基板に搭載された表示層20の駆動を制御するTFT層10をトップゲート型のTFTとした。更に、このTFT層のゲート電極17を表示層20の画素電極21と同一工程同一材料且つ同一膜厚において形成するようにした。これにより、ゲート電極および画素電極を異なる工程で形成していた従来の駆動用回路基板より製造の工程数が削減される。また、同一材料を用いて形成するため、電極材料の利用効率が向上する。以上のように本実施の形態の表示装置1では、表示装置1を構成する駆動用基板の基板本体11上に設けられたTFT層10をトップゲート型とし、ゲート電極17と表示層20の画素電極21とを同一工程で形成するようにした。これにより、ゲート電極17および画素電極21は同一材料、且つ、同一膜厚で形成される。即ち、製造工程が簡略化され工程数が減少すると共に、材料、特に電極材料の利用効率が向上する。よって、表示装置1の製造に掛かるコストを低減することが可能となる。また、ゲート電極17を、絶縁性を有する保護膜18によって被覆するようにしたので、ゲート電極17から表示層20への電位の供給が防止され、画像表示の制御性が向上する。以下に、第2~第4の実施の形態および変形例1,2について説明する。なお、第1の実施の形態と同一の構成要素については同一符号を付してその説明は省略する。2.第2の実施の形態図5は本開示の第2の実施の形態に係る駆動用回路基板上に表示層20を備えた表示装置2の断面構成を表したものである。本実施の形態における表示装置2は、チャネル保護層15を厚く例えば100nm~50μm形成し、このチャネル保護層15に平坦化層16の機能を追加し、平坦化層16を省略した点が第1の実施の形態と異なる。表示装置2の製造方法としては、上記第1の実施の形態における表示装置1と同様に、基板本体11上に有機半導体層14まで形成したのち、チャネル保護層15を例えば厚さ1μmに成膜する。次に、チャネル保護層15に上述した平坦化層16における貫通孔16Aの形成方法と同様に、半導体リソグラフィ技術およびエッチング技術を用いてドレイン電極13まで貫通する貫通孔15Aを形成する。その後上記製造工程と同様にゲート電極17および画素電極22を同一工程にて形成したのち、ゲート電極17を被覆する保護膜18,電気泳動層22および共通電極23を形成する。最後に対向基板31を貼り合わせてることで表示装置2が完成する。このように本実施の形態では、チャネル保護層15を厚膜に形成し基板上の凹凸を緩衝する平坦化層としての機能を追加するようにしたので、チャネル保護層15のパターニング工程および平坦化層の形成工程が省略される。即ち、上記第1の実施の形態のよりも更に工程数を削減することが可能となる。3.第3の実施の形態図6は本開示の第3の実施の形態に係る駆動用回路基板上に表示層20を備えた表示装置3の断面構成を表したものである。本実施の形態における表示装置3は、平坦化層16のうち、有機半導体層14に対応する位置に開口16Bを形成し、この開口16B内にゲート電極17を形成した点が上記第1および第2の実施の形態とは異なる。なお、ゲート電極17の周囲には空隙16Cが形成され。これにより、周囲、特に画素電極21および電気泳動層22との絶縁性が保たれている。表示装置3の製造方法としては、上記第1の実施の形態と同様に基板本体11上に平坦化層16まで形成したのち、例えば図7Aに示したように平坦化層16に、半導体リソグラフィ技術およびエッチング技術を用いて貫通孔16Aと同時に開口16Bを形成する。続いて、図7Bに示したように、例えば蒸着法またはスパッタ法を用いて金属膜を形成したのち、半導体リソグラフィ技術を用いて金属膜のパターニングを行う。これにより、ゲート電極15が貫通孔16B内、即ちチャネル保護層15上に、画素電極21が平坦化層16上に形成される。なお、ここでは開口16Bは平坦化層16を貫通しチャネル層15の表面が露出しているが、必ずしも平坦化層16を貫通している必要はない。具体的には、上述したように、ゲート電極17と画素電極21および電気泳動層22との間に空隙16Cが形成され絶縁性が保たれていればよいため、開口16Bの深さがゲート電極17の厚みよりも深ければ平坦化層16が残存していても構わない。なお、ゲート電極17と電気泳動層22との距離は100nm以上が好ましいがこの限りではない。また、ここでは開口16Bは基板面に対して垂直にエッチングされているが、これに限らず順テーパ形状または逆テーパ形状にエッチングしてもよい。逆テーパ形状とすることによってより確実に画素電極21と分離形成することが可能となる。続いて、ゲート電極17および画素電極21を形成したのち、図7Cに示したように上記第1の実施の形態と同様の方法を用いて電気泳動層22および共通電極23を形成し、最後に対向基板31を貼り合わせることにより図6に示した表示装置3が完成する。本実施の形態では、平坦化層16まで形成したのち、平坦化層16に貫通孔16Aと共に開口16Bを形成し、この開口16B内にゲート電極17を形成するようにした。これにより、上記第1の実施の形態における表示装置1において形成したゲート電極17を被覆する保護層18を形成することなく、ゲート電極17と画素電極21および電気泳動層22との絶縁性を保つことが可能となる。よって、上記第1の実施の形態よりも工程数が削減されると共に、ゲート電極17上に形成する保護層18を形成するための絶縁材料等の使用量を抑えることができ、より製造コストを低減することが可能となる。また、表示装置3何において比較的厚みのある平坦化層16に開口16Bのように切り込みを設けることにより、平坦化層16の応力を緩和することが可能となる。即ち、基板本体11として可撓性基板を用いた際の表示装置3のフレキシブル性が向上する。4.第4の実施の形態図8は本開示の第4の実施の形態に係る駆動用回路基板上に表示層20を備えた表示装置4の断面構成を表したものである。本実施の形態における表示装置4は、トップコンタクト構造、即ち基板本体11上ここでは平坦化層12上に有機半導体層14を形成し、この有機搬送体層14上に直接ソースドレイン電極13を形成した点が上記第1~第3の実施の形態と異なる。表示装置4の製造方法としては、まず図9Aに示したように、基板本体11上に形成された平坦化層12上に有機半導体層14を成膜する。具体的には、例えばメタルマスクを用いた真空蒸着法やインクジェット法を用いることにより平坦膜層12上に有機半導体層を形成したのち、図9Bに示したように、この有機半導体層上にソースドレイン電極13を形成する。続いて、図9Cに示したように、ソース電極13Aおよびドレイン電極13Bの間に露出した有機半導体層14を覆うようにチャネル保護層15を成膜したのち、図10Aに示したようにリソグラフィ技術およびエッチング技術を用いて有機半導体層14のパターニングを行う。この後、上記第1の実施の形態で説明しように、図10Bに示したように基板上の凹凸を平坦化するように平坦化層16を形成したのち、図10Cに示したように平坦化層16にドレイン電極13Bに達する貫通孔16Aおよび、平坦化層16上にゲート電極17および画素電極21を形成する。次に、図11Aに示したように保護層18によってゲート電極17を被覆したのち、図11Bに示したように保護膜18および画素電極21上に電気泳動層22を形成する。最後に、電気泳動層22上に共通電極23を形成し、対向基板31を貼り合わせることにより図8に示した表示装置4が完成する。本実施の形態では、有機半導体層14の直上にチャネルを形成するためのソースドレイン電極13を形成したので、上記第1の実施の形態における効果に加えて、半導体特性が向上するという効果を奏する。5.変形例1図12は変形例1に係る駆動用回路基板上に表示層20を備えた表示装置5の断面構成を表したものである。この表示装置5は、上記第4の実施の形態と同様に、基板本体11上に設けられた平坦化層12とソースドレイン電極13との間に有機半導体層14が形成されたトップコンタクト構造を有している。本変形例では、ソースドレイン電極13とゲート電極17および画素電極21との間に平坦化層としての機能が追加されたチャネル保護層15が厚膜で形成されている点が上記第1~第4の実施の形態と異なる。本変形例では、有機半導体層17の位置をトップコンタクト構造とし、チャネル保護層15を厚膜に形成することで平坦化層としての機能を付加するようにした。これにより本変形例における表示装置5は、半導体特性が向上すると共に、製造工程が簡略化され製造コストをより低減することが可能となる。6.変形例2図13は変形例2に係る駆動用回路基板上に表示層20を備えた表示装置6の断面構成を表したものである。この表示装置6は、上記第4の実施の形態等と同様に、平坦化層12とソースドレイン電極13との間に有機半導体層14が形成されたトップコンタクト構造を有している。本変形例では、ソースドレイン電極13およびチャネル保護層15等の上に形成された平坦化層16の有機半導体層14に対応する位置に開口16Bを形成し、この開口16B内にゲート電極17を形成した点が上記第1~第4の実施の形態および変形例1とは異なる。本変形例では、有機半導体層17の位置をトップコンタクト構造とし、平坦化層16の有機半導体層14に対応する位置に開口16Bを設け、この開口16B内にゲート電極17を形成するようにした。これにより、表示装置6はゲート電極17上に絶縁性の保護膜を形成することなくゲート電極17と画素電極21および電気泳動層22との絶縁性を保つことが可能となる。即ち、本変形例における表示装置6は、半導体特性が向上すると共に製造工程数が削減されると共に、絶縁材料等の使用量を抑えることができ、より製造コストを低減することが可能となる。以上、第1~第4の形態および変形例1,2を挙げて本技術を説明したが、本技術は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態等では、表示層13として画素電極と共通電極との間に電気泳動粒子を有する電気泳動型ディスプレイを挙げて説明したが、液晶,有機ELElectroLuminescenceあるいは無機EL等により構成されていてもよい。また、上記実施の形態等では、表示装置1の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。更に、上記実施の形態等で説明した駆動用回路基板およびこれを備えた表示装置1~6は、例えば次の適用例1~6に示した電子機器に用いることができる。なお、以下で説明する電子機器の構成はあくまで一例であるため、その構成は適宜変更可能である。7.適用例適用例1図14A,Bは、電子ブックの外観構成を表している。この電子ブックは、例えば、表示部110および非表示部120と、操作部130とを備えている。なお、操作部130は、Aに示したように非表示部120筐体の前面に設けられていてもよいし、Bに示したように上面に設けられていてもよい。なお、表示装置は、図7に示した電子ブックと同様の構成を有するPDAなどに搭載されてもよい。適用例2図15は、テレビジョン装置の外観構成を表している。このテレビジョン装置は、例えば、フロントパネル210およびフィルターガラス220を含む映像表示画面部200を備えている。適用例3図16A,Bは、デジタルスチルカメラの外観構成を表しており、AおよびBは、それぞれ前面および後面を示している。このデジタルスチルカメラは、例えば、フラッシュ用の発光部310と、表示部320と、メニュースイッチ330と、シャッターボタン340とを備えている。適用例4図17は、ノート型パーソナルコンピュータの外観構成を表している。このノート型パーソナルコンピュータは、例えば、本体410と、文字等の入力操作用のキーボード420と、画像を表示する表示部430とを備えている。適用例5図18は、ビデオカメラの外観構成を表している。このビデオカメラは、例えば、本体部510と、その本体部510の前面に設けられた被写体撮影用のレンズ520と、撮影時のスタート/ストップスイッチ530と、表示部540とを備えている。適用例6図19A~Eは、携帯電話機の外観構成を表している。AおよびBは、それぞれ携帯電話機を開いた状態の正面および側面を示している。C~Gは、それぞれ携帯電話機を閉じた状態の正面、左側面、右側面、上面および下面を示している。この携帯電話機は、例えば、上側筐体610と下側筐体620とが連結部ヒンジ部630により連結されたものであり、ディスプレイ640と、サブディスプレイ650と、ピクチャーライト660と、カメラ670とを備えている。なお、本開示は以下のような構成もとることができる。1一対のソースドレイン電極と、チャネル領域を形成すると共に、前記ソースドレイン電極に接して設けられた有機半導体層と、前記ソースドレイン電極まで貫通する貫通孔を有すると共に、前記有機半導体層およびソースドレイン電極上に設けられた少なくとも1層からなる絶縁層と、前記チャネル領域に対応する位置に設けられたゲート電極と、前記貫通孔を介して前記ソースドレイン電極に電気的に接続されると共に、前記ゲート電極と同一材料、且つ、同一膜厚で前記絶縁層上に設けられた画素用電極とを備えた駆動用回路基板。2前記ゲート電極および画素用電極は、前記絶縁層上に隣接している、前記1に記載の駆動用回路基板。3前記絶縁層は少なくとも前記有機半導体層を覆う第1層と、前記ソースドレイン電極が設けられた基板本体に形成された凹凸を平坦化する第2層とからなる、前記1または2に記載の駆動用回路基板。4前記第2層は前記チャネル領域に対応する位置に開口を有し、前記開口内に前記ゲート電極が設けられている、前記3に記載の駆動用回路基板。5前記開口は逆テーパ形状を有する、前記4に記載の駆動用回路基板。6前記開口は前記第2層を貫通し、前記ゲート電極は前記第1層上に形成されている、前記4または5に記載の駆動用回路基板。7前記有機半導体層は、前記ソースドレイン電極によって形成される間隙に設けられている、前記1乃至6のいずれか1つに記載の駆動用回路基板。8前記有機半導体層は、前記基板とソースドレイン電極との間に設けられている、前記1乃至6のいずれか1つに記載の駆動用回路基板。9前記基板本体は可撓性を有する、前記1乃至8のいずれか1つに記載の駆動用回路基板。10一対のソースドレイン電極と、チャネル領域を形成すると共に、前記ソースドレイン電極に接して設けられた有機半導体層と、前記ソースドレイン電極まで貫通する貫通孔を有すると共に、前記有機半導体層およびソースドレイン電極上に設けられた少なくとも1層からなる絶縁層と、前記チャネル領域に対応する位置に設けられたゲート電極と、前記貫通孔を介して前記ソースドレイン電極に電気的に接続されると共に、前記ゲート電極と同一層に設けられた画素用電極とを備えた駆動用回路基板。11ソースドレイン電極を形成する工程と、ソースドレイン電極の一部にチャネル領域を有する有機半導体層を形成する工程と、ソースドレイン電極および有機半導体層上に絶縁層を形成する工程と、前記絶縁層に前記ソースドレイン電極まで貫通する貫通孔を形成する工程と、前記絶縁層上にゲート電極および画素用電極を互いに同一材料および同一膜厚にて形成する工程とを含む駆動用回路基板の製造方法。12前記貫通孔を形成する工程において、前記チャネル領域に対応する前記絶縁層に開口を形成する、前記11に記載の駆動用回路基板の製造方法。13チャネル領域を有する有機半導体層を形成する工程と、前記有機半導体層上にソースドレイン電極を形成する工程と、ソースドレイン電極および有機半導体層上に絶縁層を形成する工程と、前記絶縁層に前記ソースドレイン電極まで貫通する貫通孔を形成する工程と、前記絶縁層上にゲート電極および画素用電極を互いに同一材料および同一膜厚にて形成する工程とを含む駆動用回路基板の製造方法。14前記貫通孔を形成する工程において、前記チャネル領域に対応する前記絶縁層に開口を形成する、前記13に記載の駆動用回路基板の製造方法。15駆動用回路基板と、前記駆動用回路基板によって駆動される表示層を備え、前記駆動用回路基板は、一対のソースドレイン電極と、チャネル領域を形成すると共に、前記ソースドレイン電極に接して設けられた有機半導体層と、前記ソースドレイン電極まで貫通する貫通孔を有すると共に、前記有機半導体層およびソースドレイン電極上に設けられた少なくとも1層からなる絶縁層と、前記チャネル領域に対応する位置に設けられたゲート電極と、前記貫通孔を介して前記ソースドレイン電極に電気的に接続されると共に、前記ゲート電極と同一材料、且つ、同一膜厚で前記絶縁層上に設けられた画素用電極とを有する表示装置。16前記ゲート電極は絶縁材料を含む保護層によって覆われている、前記15に記載の表示装置。17前記絶縁層は前記チャネル領域に対応する位置に開口を有し、前記開口内に前記ゲート電極が設けられている、前記15または16に記載の表示装置。18前記開口内に設けられた前記ゲート電極は周囲に空隙を有する、前記17に記載の表示装置。19前記表示層は一対の電極間に電気泳動層を有する、前記15乃至18のいずれか1つに記載の表示装置。20駆動用回路基板と、前記駆動用回路基板によって駆動される表示層とを有する表示装置を備え、前記駆動用回路基板は、一対のソースドレイン電極と、チャネル領域を形成すると共に、前記ソースドレイン電極に接して設けられた有機半導体層と、前記ソースドレイン電極まで貫通する貫通孔を有すると共に、前記有機半導体層およびソースドレイン電極上に設けられた少なくとも1層からなる絶縁層と、前記チャネル領域に対応する位置に設けられたゲート電極と、前記貫通孔を介して前記ソースドレイン電極に電気的に接続されると共に、前記ゲート電極と同一材料、且つ、同一膜厚で前記絶縁層上に設けられた画素用電極とを有する電子機器。"