"直列に接続された高圧側素子及び低圧側素子と、前記高圧側素子をオンオフさせる信号を出力するハイサイドプリドライバと、前記高圧側素子と逆のオンオフ状態になるように前記低圧素子をオンオフさせる信号を出力するローサイドプリドライバと、前記高圧側素子と前記低圧側素子の接続点に制御端子が接続されたスイッチング素子と、前記スイッチング素子の一方の端子にカソードが接続されたダイオードと、前記ダイオードのアノードに入力端子が接続され、該ダイオードのブレーク時に前記スイッチング素子の制御端子に電流を供給するとともに、前記低圧側素子のオフを指示するローサイドオフ信号を前記ローサイドプリドライバに供給する制御器と、を備えることを特徴とするスイッチング素子の保護回路。前記ダイオードのブレーク時に前記スイッチング素子の制御端子に供給する電流を流す他のダイオードまたは抵抗を備えることを特徴とする請求項1記載のスイッチング素子の保護回路。前記ローサイドプリドライバは、前記ハイサイドプリドライバから出力される信号との間にデッドタイムを生成するための信号または前記制御器から出力されるローサイドオフ信号に基づき前記低圧側素子のオフを指示する信号を出力することを特徴とする請求項1記載のスイッチング素子の保護回路。直列に接続された高圧側素子及び低圧側素子と、前記高圧側素子をオンオフさせる信号を出力するハイサイドプリドライバと、前記高圧側素子と逆のオンオフ状態になるように前記低圧素子をオンオフさせる信号を出力するローサイドプリドライバと、前記高圧側素子と前記低圧側素子の接続点に制御端子が接続されたメインのスイッチング素子と、前記高圧側素子と前記低圧側素子の接続点に抵抗を介して制御端子が接続されたサブのスイッチング素子と、前記メインのスイッチング素子の一方の端子にカソードが接続されたダイオードと、前記ダイオードのアノードに入力端子が接続され、該ダイオードのブレーク時に前記サブのスイッチング素子の制御端子に電流を供給するとともに、前記低圧側素子のオフを指示するローサイドオフ信号を前記ローサイドプリドライバに供給する制御器とを備え、前記制御器からのローサイドオフ信号を受けたローサイドプリドライバによって低圧側素子をオンすることにより前記メインのスイッチング素子の制御端子に電流を供給することを特徴とするスイッチング素子の保護回路。しかしながら、上述した従来のスイッチング素子の保護回路は、サージ電圧からスイッチング素子が破壊されるのを防ぐために、サージ電圧が印加された時にスイッチング素子をオンするためのゲート抵抗RGを大きくしている。ゲート抵抗RGは、発振及びノイズを防ぐ効果を有するが、スイッチング素子のスイッチング時の電流が制限されるのでスイッチング時間が大きくなり、スイッチング素子を高速で動作させることができないという問題がある。従来のBIPBipolartransistor、MOSMetalOxideSemiconductorまたはIGBTInsulatedGateBipolarTransistor等をスイッチング素子として使用する場合は、ゲート抵抗が存在しても要求されるスイッチング速度が得られたが、窒化物FETに代表される化合物半導体素子では従来以上のスイッチング速度が求められている。スイッチング素子の特性を最大限に引き出すためにはゲート抵抗をゼロまたは可能な限り小さくすることが望ましい。ところが、従来のスイッチング素子の保護回路において、回路方式をそのまま使用してゲート抵抗を零または小さくした場合は、クランプ動作をさせることができない。これは、ゲート抵抗RGを使用してクランプ時のゲート電圧を持ち上げていることに起因する。また、ゲート抵抗の前段のスイッチング素子の保護回路の特性も重要である。例えば、スイッチング素子の保護回路がICで構成されており、その内部のドライブ回路がMOS-FETで構成されている場合、一般的には、後に説明する図1に示すような回路構成になっている。この回路では、IC内部のトランジスタM2がオンすることによりスイッチング素子Tr1をオフさせているが、トランジスタM2のオン抵抗RonM2も重要になる。スイッチング素子のオフ動作時には、トランジスタM2のオン抵抗RonM2も抵抗分としてゲート抵抗RGに加わるため、高速スイッチングのためにはトランジスタM2のオン抵抗RonM2も小さくする必要がある。ここで、GaN-FETの閾値電圧Vthが1.5V,RGRonM2=1Ω程度と仮定すると、ゲート電圧VGを1.5Vにするためには1.5A程度の電流が必要になる。アンペアオーダーの電流を流す保護用ダイオードを採用することはコスト等の問題から現実的には不可能であり、IC内部でダイオードを作成する場合は特に難しい。RGRonM2=20Ωに設定すればダイオード電流が75mAになるが、GaN-FETに求められる高速スイッチングを実現することはできない。また、ゲート抵抗をゼロにした回路構成が望まれる他の理由として、窒化物FETの素子自体にダイオード的な回生動作を行わせることが可能になる点が挙げられる。窒化物FETのゲート-ソースをショートすると、図7に示すように、ソースがアノード端子、ドレインがカソード端子であって、窒化物FETの閾値電圧Vthを順方向電圧VFと見なすことができるダイオード的な特性になる。ゲート抵抗が存在すると回生動作時にゲート-ソース間電圧が開いてしまい、ドレイン-ソース間電圧も開いてしまう。本発明の課題は、窒化物FETを高速スイッチング動作させることができ、且つ、サージ電圧から窒化物FETを保護することができるスイッチング素子の保護回路を提供することにある。上記の課題を解決するために、本発明に係るスイッチング素子の保護回路は、直列に接続された高圧側素子及び低圧側素子と、高圧側素子をオンオフさせる信号を出力するハイサイドプリドライバと、高圧側素子と逆のオンオフ状態になるように前記低圧素子をオンオフさせる信号を出力するローサイドプリドライバと、高圧側素子と低圧側素子の接続点に制御端子が接続されたスイッチング素子と、スイッチング素子の一方の端子にカソードが接続されたダイオードと、ダイオードのアノードに入力端子が接続され、該ダイオードのブレーク時にスイッチング素子の制御端子に電流を供給するとともに、低圧側素子のオフを指示する信号をローサイドプリドライバに供給する制御器とを備えることを特徴とする。本発明に係るスイッチング素子の保護回路によれば、窒化物FETを高速スイッチング動作させることができ、且つ、サージ電圧から窒化物FETを保護することができる。以下、本発明の実施の形態に係るスイッチング素子の保護回路について、詳細に説明する。ただし、図面は模式的なものであることに留意すべきである。また、以下に示す実施例は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の実施形態は、特許請求の範囲において、種々の変更を加えてもよい。図1は、本発明の実施例1に係るスイッチング素子の保護回路の基本的な構成を示すブロック図である。スイッチング素子の保護回路は、トランジスタM1PMOS、トランジスタM2NMOS、ハイサイドプリドライバ11、ローサイドプリドライバ12、制御器21、ダイオードD1、トランジスタTr1、入力端子IN、高電圧端子VDD、低電圧端子VSS、ドレイン端子DRAIN及びゲート端子GATEを備えている。なお、トランジスタM1、トランジスタM2、ハイサイドプリドライバ11及びローサイドプリドライバ12が、図6に示した従来の駆動回路に相当する。ハイサイドのトランジスタM1は、本発明の高圧側素子に対応する。トランジスタM1のドレインは高電圧端子VDDに接続され、ソースはトランジスタM2のドレインに接続され、ゲートはハイサイドプリドライバ11の出力端子に接続されている。ローサイドのトランジスタM2は、本発明の低圧側素子に対応する。トランジスタM2のドレインはトランジスタM1のソースに接続され、ソースは低電圧端子VSSに接続され、ゲートはローサイドプリドライバ12の出力端子に接続されている。ハイサイドプリドライバ11は、入力端子INから入力された信号に所定の処理を施してトランジスタM1のゲートに送る。ハイサイドプリドライバ11の詳細は後述する。ローサイドプリドライバ12は、入力端子INから入力された信号に所定の処理を施した信号または制御器21から入力端子Loffに入力されたローサイドオフ信号をトランジスタM2のゲートに送る。ローサイドプリドライバ12の詳細は後述する。制御器21の入力端子は、クランプ用のダイオードD1のアノードに接続され、ダイオードD1のカソードはドレイン端子DRAINに接続されている。制御器21の詳細は後述する。制御器21の第1出力端子01は、トランジスタM1のソースとトランジスタM2のドレインの接続点と、トランジスタTr1のゲートとを結ぶゲート電流供給ラインに接続され、ゲート電流供給ラインにゲート電流を供給する。また、制御器21の第2出力端子02は、ローサイドプリドライバ12の入力端子Loffに接続され、ローサイドのトランジスタM2のみをオフにするためのローサイドオフ信号を出力する。さらに、制御器21の第3出力端子03は、負電源電圧端子VSSに接続されている。負電源電圧端子VSSの電位は、接地電位や負電位など、高電圧端子VDDの電位よりも低く設定される。トランジスタTr1は、本発明のスイッチング素子に対応し、例えば窒化物FETから構成されている。トランジスタTr1のドレインはドレイン端子DRAINに接続され、ソースは接地され、ゲートはゲート電流供給ラインに接続されている。ゲート電流供給ラインには、ゲート端子GATEが設けられている。なお、図2に示すように、制御器21の第1出力端子01とゲート電流供給ラインとの間にダイオードD2を設けるように変形することもできる。この変形例の場合、ダイオードD2のアノードが制御器21の第1出力端子01に接続され、カソードがゲート電流供給ラインに接続される。また、ダイオードD2に代えて、抵抗を設けるように構成することもできる。図3は、ハイサイドプリドライバ11、ローサイドプリドライバ12及び制御器21の具体的な構成を示す回路図である。ハイサイドプリドライバ11及びローサイドプリドライバ12は、トランジスタM1PMOS及びトランジスタM2NMOSに貫通電流が流れないように、トランジスタM1とトランジスタM2の切り替え時にデッドタイムを生成している。具体的には、ハイサイドプリドライバ11は、入力端子INからの信号がインバータ31で反転された信号を入力し、この入力信号と、入力信号を2個のインバータ32,33の間に形成された抵抗R2とコンデンサC2から成る時定数回路で遅延させた信号とをノア回路34に入力する。ノア回路34は、負論理でこれらの信号の論理積をとって出力する。ノア回路34から出力された信号は、インバータ35で反転された後にバッファ36を経由して外部に出力される。遅延時間は、抵抗R2とコンデンサC2による時定数に従って決定される。ハイサイドプリドライバ11から出力される信号がトランジスタM1のゲートに印加される。また、ローサイドプリドライバ12は、入力端子INからの信号がインバータ31で反転された信号を入力し、この入力信号と、入力信号を2個のインバータ37,38の間に形成された抵抗R3とコンデンサC3から成る時定数回路で遅延させた信号とをナンド回路39に入力する。ナンド回路39は、正論理でこれらの論理積をとって出力する。ナンド回路39から出力された信号は、ノア回路40で反転された後にバッファ41を経由して外部に出力される。遅延時間は、抵抗R3とコンデンサC3による時定数に従って決定される。ローサイドプリドライバ12から出力される信号がトランジスタM2のゲートに印加される。ハイサイドプリドライバ11から出力される信号及びローサイドプリドライバ12から出力される信号の各々は、入力端子INに入力された信号が変化してから所定時間後に変化する。従って、ハイサイドプリドライバ11から出力される信号が変化を開始するタイミングとローサイドプリドライバ12から出力される信号が変化を開始するタイミングとは一定時間デッドタイムだけずれる。その結果、トランジスタM1とトランジスタM2とは同時にオンすることはないので、トランジスタM1及びトランジスタM2に貫通電流が流れることはない。なお、デッドタイムは、時定数回路の時定数によって調整することができる。制御器21では、スイッチング素子の保護回路に電源が入っていないときであっても、サージを保護するために、ダイオードの電流だけでもスイッチング素子Tr1のゲートに電流供給できる回路方式が採用されている。制御器21は、PNP型のトランジスタQ1とPNP型のトランジスタQ2とからなるカレントミラー回路を備える。トランジスタQ1,Q2のエミッタはダイオードD1を介してドレイン端子DRAINに接続されている。トランジスタQ1,Q2のベースは接続され、トランジスタQ1のコレクタはベースに接続されている。トランジスタQ1のコレクタは、さらに、抵抗R1を介してゲート電流供給ラインに接続され、ゲート電流供給ラインは第1出力端子01に接続されている。また、トランジスタQ2のコレクタは、抵抗R4と抵抗R5との直列回路及び第3出力端子03を介して低電圧端子VSSに接続されている。制御器21には、トランジスタM3が設けられている。トランジスタM3のドレインは、抵抗R6を介して高電圧端子VDDに接続され、ソースは第3出力端子03を介して低電圧端子VSSに接続されている。トランジスタM3のゲートは、抵抗R4と抵抗R5との接続点に接続されている。トランジスタM3のドレインは、インバータ42を介して第2出力端子02に接続され、ローサイドオフ信号を出力する。第2出力端子02は、ローサイドプリドライバ12の入力端子Loff、具体的にはノア回路40の一方の入力端子に接続されている。次に、このように構成されるスイッチング素子の保護回路による窒化物FETのサージ保護動作を、図3に示す回路図を参照しながら説明する。まず、高電圧端子VDDに電圧が供給されてスイッチング素子の保護回路が動作している時のクランプ動作について説明する。サージ電圧の印加によってダイオードD1が耐圧超過でブレークすると、制御器21の内部の抵抗R1から第1出力端子01を介してゲート電流供給ラインに電流が供給される。このとき、トランジスタQ1,Q2のミラー回路にも電流が流れるので、抵抗R4と抵抗R5との分圧電圧がトランジスタM3のゲートに印加される。このため、トランジスタM3がオンし、インバータ42の入力側はLレベルとなる。このLレベルはインバータ42により反転されてHレベルがローサイドオフ信号として、第2出力端子02を介してローサイドプリドライバ12の入力端子Loffに送られる。即ち、そのHレベルはノア回路40に入力されるので、ノア回路40の出力はLレベルとなり、バッファ41を介してLレベルの信号が、ローサイドプリドライバ12の出力端子からトランジスタM2のゲートに送られ、トランジスタM2はオフする。その結果、トランジスタTr1のゲートにHレベルの信号が供給され、トランジスタTr1はオンする。このように、制御器21は、ダイオードD1がブレークするとトランジスタM2をオフさせるためのローサイドオフ信号を出力するため、アクティブクランプ動作は問題なく行われる。次に、高電圧端子VDDに電圧が供給されずにスイッチング素子の保護回路が動作していない時のクランプ動作について説明する。サージ電圧の印加によってダイオードD1が耐圧超過でブレークすると、制御器21の内部の抵抗R1から第1出力端子01を介してゲート電流供給ラインに電流が供給される。ところが、トランジスタM1,M2はオフしているため、トランジスタTr1のゲート電位が上昇してHレベルの電圧が印加される。これにより、トランジスタTr1はオンする。このように、制御器21は、ダイオードD1のブレークとともに、ゲート電流供給ラインへの電流の供給とローサイドのトランジスタM2をオフさせるローサイドオフ信号を出力する。従って、スイッチング素子の保護回路の高電圧端子VDDに電圧が印加されていなくてもトランジスタQ1及び抵抗R1を介して電流が供給されるためクランプ動作が行われる。図3に示すスイッチング素子の保護回路は、以下の利点を有する。1トランジスタM1はオンしないので、ゲート低抗が存在しなくても過大なゲート電流が発生しない。そのため、トランジスタTr1はクランプ動作され、サージエネルギーを消費することができる。2クランプ動作とともにローサイドオフ信号が出力されるので、貫通電流の発生が防止される。3クランプ時のローサイドプリドライバ12ヘのローサイドオフ信号は、デッドタイムの影響とは無関係に送ることができる。4スイッチング素子の保護回路に電源が供給されているか否かに拘わらずクランプ動作による保護を行わせることができる5変形例ではゲート抵抗の代わりにダイオードD2で電流を制御している。なお、ダイオードD2はなくてもよいし、抵抗であってもよい。要は、回路構成次第である。また、ゲート抵抗をゼロにすることにより、高速スイッチング動作が可能であり、また、窒化物FETの素子自体にダイオード的な回生動作を行わせることが可能になる。窒化物FETのゲート-ソースをショートすると、ソースがアノード端子、ドレインがカソード端子であって、窒化物FETの閾値電圧Vthを順方向電圧VFと見なしたダイオード的な特性になるので、発明が解決しようとする課題の欄で述べたゲート抵抗が存在する場合の問題を回避できる。本発明の実施例2に係るスイッチング素子の保護回路は、クランプ用のダイオードD1を具体化したことを特徴とする。ダイオードD1としては、図4aに示すように、高耐圧ダイオードを単体でクランプ用とすることができるが、図4bに示すように、アノード同士を接続した2個のダイオードD2,D3で構成することもできる。また、図4cに示すように、直列に接続した2個のダイオードD4,D5のうちの1個上段のダイオードD4にコンデンサC1を並列に接続して構成することもできる、この場合、サージ高dv/dt時に、遅延を発生させることなくクランプ動作を行うことができる。特に、図3に示すようなIC内にダイオードを使用する時、素子が制限されて単体の高耐圧ダイオードの使用が難しい場合がある。この場合、直列にツェナーダイオードを並べるなどして高耐圧を実現するように構成できる。図5は、本発明の実施例3に係るスイッチング素子の保護回路の構成を示す回路図である。実施例3に係るスイッチング素子の保護回路は、GaN-FETをワンチップ内でメインMAINのトランジスタTr1とサブSUBのトランジスタTr2に分け、制御器21とトランジスタM2との間に抵抗R7を接続して構成されている。サブのトランジスタTr2の面積電流容量は、例えば、メインのトランジスタTr1の半分以下とすることができる。メインのトランジスタTr1のゲートにはゲート端子GATEMAINが設けられ、サブのトランジスタTr2のゲートにはゲート端子GATESUBが設けられる。次に、このように構成される実施例3に係るスイッチング素子の保護回路による窒化物FETのサージ保護動作を説明する。ダイオードD1のブレーク電流が、制御器21→抵抗R7→トランジスタM2の経路で流れ、サブのトランジスタTr2がオンする。これにより、制御器21からトランジスタM2のオフを指示するローサイドオフ信号が出力されてローサイドプリドライバ12に供給される。その結果、メインのトランジスタTr1もオンする。実施例3に係るスイッチング素子の保護回路によれば、サブのトランジスタTr2を素早くオンさせることにより、サージ保護動作の開始が早くなる。その後、メインのトランジスタTr1がオンするので、GaN-FETをサージ電圧から保護することができる。サブのトランジスタTr2のゲート抵抗R7が必要になるが、メインのトランジスタTr1のゲート抵抗は必要ないので、メインのトランジスタTr1のスイッチング速度を高速化できる。なお、制御器21とサブのトランジスタTr2のゲートとの間に抵抗またはダイオードを挿入するように構成することもできる。"