"垂直磁気異方性を有する強磁性体で構成された第1磁化自由層と、前記第1磁化自由層の近傍に設けられたリファレンス層と、前記リファレンス層に隣接して設けられた非磁性層と、前記第1磁化自由層の下方に設けられた段差形成層とを具備し、前記第1磁化自由層は、磁化が固定された第1磁化固定領域と、磁化が固定された第2磁化固定領域と、前記第1磁化固定領域と前記第2磁化固定領域とに接続された磁化自由領域とを備え、前記第1磁化自由層内は段差、溝、及び突起のうちの少なくとも一つを有する磁気メモリ素子。請求項1記載の磁気メモリ素子であって、前記段差形成層は第1段差形成層と第2段差形成層からなり、前記第1段差形成層は前記第1磁化固定領域の下側に設けられ、前記第2段差形成層は前記第2磁化固定領域の下側に設けられる磁気メモリ素子。請求項2記載の磁気メモリ素子であって、前記第1磁化固定領域及び前記第2磁化固定領域の少なくとも一方の近傍に磁化固定層を具備し、前記磁化固定層は強磁性体から構成される磁気メモリ素子。請求項3記載の磁気メモリ素子であって、前記段差形成層が前記磁化固定層を兼ねる磁気メモリ素子。請求項3に記載の磁気メモリ素子であって、前記磁化固定層が前記第1磁化自由層に対して基板とは反対側に設けられる磁気メモリ素子。請求項1乃至5のいずれか一項に記載の磁気メモリ素子であって、前記非磁性層は、前記磁化自由領域に隣接して設けられ、前記リファレンス層は、前記非磁性層に隣接して前記磁化自由領域とは反対側に設けられ、前記リファレンス層は垂直磁気異方性を有する強磁性体により構成される磁気メモリ素子。請求項1乃至5のいずれか一項に記載の磁気メモリ素子であって、第2磁化自由層を更に具備し、前記非磁性層は、前記第2磁化自由層に隣接して設けられ、前記リファレンス層は、前記非磁性層に隣接して前記第2磁化自由層とは反対側に設けられ、前記第2磁化自由層は基板平行平面内において前記磁化自由領域に対して第1方向にずれて設けられ、前記第2磁化自由層及び前記リファレンス層は面内磁気異方性を有する強磁性体により構成され、前記リファレンス層は前記第1の方向に略平行方向に固定された磁化を有する磁気メモリ素子。行列状に配列された複数の請求項1乃至7のいずれか一項に記載の磁気メモリ素子を具備する磁気メモリ。磁気メモリの製造方法であって、前記磁気メモリは、行列状に配列された複数の請求項1乃至7のいずれか一項に記載の磁気メモリ素子を具備し、磁気メモリの製造方法は、段差形成膜を成膜する工程と、前記段差形成膜をパターニングして、前記段差形成層を形成する工程と、前記段差形成層上に絶縁膜を成膜する工程と、前記絶縁膜についてCMP及びエッチバックをこの順で行い、前記段差形成層間に、段差又は溝を有する絶縁層を形成する工程と、前記絶縁層上に前記非磁性層及び前記リファレンス層を形成する工程とを具備する磁気メモリの製造方法。請求項9に記載の磁気メモリの製造方法であって、前記段差形成膜のパターニングにRIE法を用いる磁気メモリの製造方法。以下、本発明の実施の形態に係る磁気メモリ素子、磁気メモリ、及びその製造方法に関して、添付図面を参照して説明する。本実施の形態に係る磁気メモリは、アレイ状に配置された複数の磁気メモリセルを有し、各磁気メモリセルは磁気メモリ素子を有している。第1の実施の形態1.構造図1A、図1B及び図1Cは本発明の第1の実施の形態に係る磁気メモリ素子70の主要な部分の代表的な構造を模式的に示している。図1Aはその斜視図を、図1Bはx-z断面図を、図1Cはx-y平面図をそれぞれ示している。なお、図に示されているx-y-z座標系において、z軸は基板に垂直な方向であり、x軸及びy軸は基板の表面基板平面に平行な方向であるとする。磁気メモリ素子70は第1磁化自由層10、非磁性層30、リファレンス層40、段差形成層50を具備する。図1Cは特に第1磁化自由層10の構造を模式的に示した平面図である。第1磁化自由層10は垂直磁気異方性を有する強磁性体から構成される。そして第1磁化自由層10は第1磁化固定領域11a、第2磁化固定領域11b、及び磁化自由領域12の3つの領域から構成される。第1磁化固定領域11a、第2磁化固定領域11bは実質的に一方向に固定された磁化を有する。また第1磁化固定領域11a、第2磁化固定領域11bの磁化は互いに反平行方向に固定されている。図1Cでは第1磁化自由領域11a、第2磁化固定領域11bはそれぞれz方向、-z方向に固定されているものとして描かれている。磁化自由領域12の磁化は反転可能である。この場合z、-zのいずれかの方向を向くことができる。第1磁化自由層10内の3つの領域が上述のような磁化構造であるとき、磁化自由領域12の磁化方向に応じて、第1磁化固定領域11aと磁化自由領域12の境界、および第2磁化固定領域11bと磁化自由領域12の境界のいずれか一方に磁壁が形成される。図1Cの場合、磁化自由領域12の磁化がz方向のとき、第2磁化固定領域11bと磁化自由領域12の境界に磁壁が形成され、磁化自由領域12の磁化が-z方向のとき、第1磁化固定領域11aと磁化自由領域12の境界に磁壁が形成される。図1A乃至図1Cに示される場合では、第1磁化固定領域11aは磁化自由領域12の一方の端部に隣接し、第2磁化固定領域11bは磁化自由領域12の別の端部に隣接する。具体的には、図1Cの例では、第1磁化固定領域11aは磁化自由領域12の-x方向側の端部に隣接し、第2磁化固定領域11bは磁化自由領域12のx方向側の端部に隣接している。しかし、本実施の形態は、この例に限定されるものではなく、第1磁化固定領域11a、第2磁化固定領域11bは磁化自由領域12に接続されればよく、それらの間での位置関係には任意性がある。例えば、第1磁化固定領域11aが磁化自由領域12の一方の端部に接続され、第2磁化固定領域11bも磁化自由領域12の同じ一方の端部に接続されてもよい。この場合には磁化自由層10は三叉路を有する構造となる。図1A乃至図1Cに示される場合では、第1磁化自由層10、非磁性層30、リファレンス層40はこの順に積層して設けられる。リファレンス層40は強磁性体から構成される。非磁性層30は非磁性体から構成され、好適には絶縁体から構成される。このとき、第1磁化自由層10、非磁性層30、リファレンス層40の3つの層の積層体によって磁気トンネル接合MagneticTunnelJunction;MTJが構成される。なお、非磁性層30、及び非磁性層30を介して第1磁化自由層10に接続されるリファレンス層40は、第1磁化自由層10のうちの磁化自由領域12に接続される。また非磁性層30、リファレンス層40の形状には任意性がある。図1A乃至図1Cに示される場合では、リファレンス層40は好適には垂直磁気異方性を有する強磁性体から構成され、かつ実質的に一方向に固定された磁化を有する。具体的には、図1Bの例ではリファレンス層40の磁化はz方向に固定されている。図示されていないが、リファレンス層40は以下のような積層構造を有していてもよい。例えばリファレンス層40は強磁性体、非磁性体、強磁性体の3層がこの順に積層された構造を有していてもよい。ここで二つの強磁性体に挟まれた非磁性体は上下の強磁性体を反平行方向に磁気結合させる積層フェリ結合させる機能を有していることが好ましい。このような機能を有する非磁性体としてはRuが知られている。リファレンス層40を、積層フェリ結合を有する積層構造にすることによって、外部への漏洩磁界を低減し、第1磁化自由層10などのその他の層への磁気的な影響を低減することができる。これに加えて、リファレンス層40には反強磁性体が隣接していてもよい。これは、反強磁性体を隣接させ、磁場中で熱処理を行うことによって界面の磁化方向を一方向に固定することができるためである。代表的な反強磁性体としてはPt-Mn、Ir-Mnが例示される。本実施の形態の特徴として、第1磁化自由層10の下側-z側に段差形成層50が設けられる。図1A乃至図1Cに示される場合では、第1磁化固定領域11aの下部に第1段差形成層50aが設けられ、第2磁化固定領域11bの下部に第2段差形成層50bが設けられている。なお、図1A及び図1Bでは段差形成層50は第1磁化自由層10に対して隣接しているものとして描かれているが、必ずしも接している必要はない。本実施の形態においては、段差形成層50が設けられ、かつ後に説明されるような製造方法を用いることによって、第1磁化自由層10に段差が設けられる。図1A乃至図1Cに示される場合では、第1磁化固定領域11aと磁化自由領域12の境界に段差S1が形成され、第2磁化固定領域11bと磁化自由領域12の境界に段差S2が形成されている。前述のように本実施の形態においては、第1磁化自由層10の内部に単一の磁壁が形成される。段差S1、段差S2はこの磁壁のピンサイトとして機能する。段差形成層50に用いる材料には制約はない。導電体でもよいし、絶縁体でもよい。また磁性体でもよいし、非磁性体でもよい。図1Aでは、段差形成層50は垂直磁気異方性を有する強磁性体から構成される例が示されている。図1A乃至図1Cの例では、第1段差形成層50aと第2段差形成層50bはそれぞれ第1磁化固定領域11a、第2磁化固定領域11bと磁気的に結合している。図には示されていないが、第1磁化固定領域11a及び第2磁化固定領域11bはそれぞれ異なる外部の配線に接続され、リファレンス層40は別の外部の配線へと接続される。すなわち、磁気メモリ素子70は3端子の素子となる。なお、第1磁化固定領域11a、第2磁化固定領域11bと外部の配線の経路、及びリファレンス層40と外部の配線の経路には別の層が挿入されても構わない。例えば第1磁化固定領域11aと第1段差形成層50aとが電気的に接続され、第1段差形成層50aが外部の配線に接続され、一方第2磁化固定領域11bと第2段差形成層50bとが電気的に接続され、第2段差形成層50bが異なる外部の配線に接続されても構わない。2.メモリ状態次に本実施の形態に係る磁気メモリ素子のメモリ状態について説明する。図2A及び図2Bは、本発明の第1の実施の形態に係る磁気メモリ素子70の0、1それぞれのメモリ状態における磁化の状態の例を模式的に示している。図2Aは0状態における磁化の状態を、図2Bは1状態における磁化の状態をそれぞれ示している。なお、ここでは第1磁化固定領域11aの磁化はz方向に固定され、第2磁化固定領域11bの磁化は-z方向に固定されているものとしている。いま、図2Aに示されるような0状態においては、磁化自由領域12の磁化はz方向成分を有している。このとき第2磁化固定領域11bとの境界に磁壁DWが形成される。一方、図2Bに示されるような1状態においては、磁化自由領域12の磁化は-z方向成分を有している。このとき第1磁化固定領域11aとの境界に磁壁DWが形成される。図2A及び図2Bではリファレンス層40の磁化はz方向に固定されているものとして描かれている。このとき図2Aに示される0状態、及び図2Bに示される1状態において、第1磁化自由層10、非磁性層30、及びリファレンス層40から形成されるMTJの磁化配置は、それぞれ平行、反平行となる。従って、当該MTJに電流を通じたときにはそれぞれ低抵抗、高抵抗が実現される。なお、図2A、図2Bで定義された磁化状態とメモリ状態0、1との間の対応には任意性があり、この限りではないことは明らかである。3.初期化方法次に、本発明の第1の実施の形態に係る磁気メモリ素子70のメモリ状態の初期化方法について説明する。なお、ここで言う初期化とは、第1磁化固定領域11aと第2磁化固定領域11bの磁化を互いに反平行方向になるように向け、第1磁化自由層10に単一の磁壁を導入するプロセスのことを意味している。図3A乃至図3Cは本発明の第1の実施の形態に係る磁気メモリ素子70のメモリ状態の初期化方法の一例を模式的に示している。なお、図3A乃至図3Cでは簡単のために第1磁化自由層10と段差形成層50以外の層は省略されている。図3A乃至図3Cにおいては、第1段差形成層50a、第2段差形成層50bは垂直磁気異方性を有する強磁性体から構成されるものとして描かれている。さらに第1段差形成層50aは第2段差形成層50bに比べてハードであるものとする。図3A乃至図3Cに示された初期化方法の例においては、以下のステップで外部磁界を印加することによりメモリ状態の初期化を行う。はじめにz方向に十分大きな外部磁界H0を印加する。このとき、図3Aに示されるように、全領域の磁化はz方向を向く。次に比較的小さな外部磁界H1を-z方向に印加する。このとき、図3Bに示されるように磁化自由領域12の磁化がはじめに反転し、-z方向を向く。続いて-z方向の外部磁界をやや強くするH2。このとき、図3Cに示されるように第2磁化固定領域11bと第2段差形成層50bが反転し、-z方向を向く。図3Cに示された状態は第1磁化固定領域11aと磁化自由領域12の境界、すなわち段差S1に磁壁がトラップされた状態であり、これは図2Bの1状態に一致する。このように外部磁界を印加することによって当該磁気メモリ素子70のメモリ状態を初期化することが可能となる。4.書き込み方法次に、本発明の第1の実施の形態に係る磁気メモリ素子70への情報の書き込み方法について説明する。図4A及び図4Bは本発明の第1の実施の形態に係る磁気メモリ素子70への情報の書き込み方法を模式的に示している。なお、図4A及び図4Bでは簡単のために第1磁化自由層10以外の層は省略されている。いま、図2Aで定義された0状態において、図4Aに矢印Iwriteで示された方向に電流を導入する。このとき伝導電子は第1磁化自由層10において第2磁化固定領域11bから磁化自由領域12を経由して第1磁化固定領域11aへと流れる。このとき第2磁化固定領域11bと磁化自由領域12の境界に形成された磁壁DWにはスピントランスファートルクSpinTransferTorque;STTが働き、x軸の負方向に移動する。すなわち電流誘起磁壁移動が起こる。ここで、書き込み電流は第1磁化固定領域11aと磁化自由領域12の境界よりもx軸の負の方向では減少する図示されない電流端子にも流れ込むため。そのため、磁壁DWは第1磁化固定領域11aと磁化自由領域12の境界で停止する。この状態は図2Bで定義された1状態に相当する。このようにして1書き込みを行うことができる。また、図2Bで定義された1状態において、図4Bに矢印Iwriteで示された方向に電流を導入する。このとき伝導電子は第1磁化自由層10において第1磁化固定領域11aから磁化自由領域12を経由して第1磁化固定領域11aへと流れる。このとき第2磁化固定領域11bと磁化自由領域12の境界に形成された磁壁DWにはスピントランスファートルクSpinTransferTorque;STTが働き、x軸の正方向に移動する。すなわち電流誘起磁壁移動が起こる。ここで、書き込み電流は第2磁化固定領域11bと磁化自由領域12の境界よりもx軸の正の方向では減少する図示されない電流端子にも流れ込むため。そのため、磁壁DWは第2磁化固定領域11bと磁化自由領域12の境界で停止する。この状態は図2Aで定義された0状態に相当する。このようにして0書き込みを行うことができる。なお、0状態における0書き込み、及び1状態における1書き込みを行った場合には状態の変化は起こらない。すなわちオーバーライトが可能である。5.読み出し方法次に、本発明の第1の実施の形態に係る磁気メモリ素子からの情報の読み出し方法について説明する。図5A及び図5Bは、本発明の第1の実施の形態に係る磁気メモリ素子70からの情報の読み出し方法を模式的に示している。ここでは、図1A乃至図1Cに示された構成を有する磁気メモリ素子70について説明する。本実施の形態においては主にトンネル磁気抵抗効果TunnelingMagnetoresistiveeffect;TMReffectを利用して情報の読み出しを行う。そのために第1磁化自由層10、非磁性層30、リファレンス層40から構成される磁気トンネル接合MTJを貫通する方向に電流Ireadを導入する。なおこのIreadの方向には任意性がある。いま、図5Aに示されるように図2Aで定義された0状態においてIreadを導入したとき、当該MTJにおいて磁化は平行状態となっているので、低抵抗が実現される。また図5Bに示されるように図2Bで定義された1状態においてIreadを導入したとき、当該MTJにおいて磁化は反平行状態となっているので、高抵抗が実現される。このようにして、当該磁気メモリ素子に格納された情報は抵抗値の差として検出することができる。6.回路構成次に、本発明の第1の実施の形態に係る磁気メモリ素子70を有する磁気メモリセル80に書き込み電流及び読み出し電流を導入するための回路構成について説明する。図6は、本発明の第1の実施の形態に係る磁気メモリセル80の1ビット分の回路の構成例を示している。図6に示される例では、磁気メモリ素子70は3端子の素子であり、ワード線WL、グラウンド線GL、及びビット線対BLa、BLbに接続されている。例えば、リファレンス層40につながる端子は、読み出しのためのグラウンド線GLに接続されている。第1磁化固定領域11aにつながる端子は、トランジスタTRaのソース/ドレインの一方に接続され、ソース/ドレインの他方は、ビット線BLaに接続されている。第2磁化固定領域11bにつながる端子は、トランジスタTRbのソース/ドレインの一方に接続され、ソース/ドレインの他方は、ビット線BLbに接続されている。トランジスタTRa、TRbのゲートは、共通のワード線WLに接続されている。なお、図6では第1磁化固定領域11aは第1段差形成層50aを経由してトランジスタTRaに接続され、第2磁化固定領域11bは第2段差形成層50bを経由してトランジスタTRbに接続される例が示されている。データ書き込み時、ワード線WLはHighレベルに設定され、トランジスタTRa、TRbがONされる。また、ビット線対BLa、BLbのいずれか一方がHighレベルに設定され、他方がLowレベルグラウンドレベルに設定される。その結果、トランジスタTRa、TRb、第1磁化自由層10を経由して、ビット線BLaとビット線BLbとの間で書き込み電流が流れる。データ読み出し時、ワード線WLはHighレベルに設定され、トランジスタTRa、TRbがONされる。また、ビット線BLaはオープン状態に設定され、ビット線BLbはHighレベルに設定される。その結果、読み出し電流が、ビット線BLbからトランジスタTRb及び磁気メモリ素子70のMTJを貫通してグラウンド線GLへ流れる。これによって磁気抵抗効果を利用した読み出しが可能となる。図7は、本発明の第1の実施の形態に係る磁気メモリ90の構成の一例を示すブロック図である。磁気メモリ90は、メモリセルアレイ110、Xドライバ120、Yドライバ130、コントローラ140を備えている。メモリセルアレイ110は、アレイ状に配置された複数の磁気メモリセル80を有している。複数の磁気メモリセル80の各々は、上述の磁気メモリ素子70を有している。既出の図6で示されたように、磁気メモリセル80は、ワード線WL、グラウンド線GL、及びビット線対BLa、BLbに接続されている。Xドライバ120は、複数のワード線WLに接続されており、それら複数のワード線WLのうちアクセス対象の磁気メモリセル80につながる選択ワード線を駆動する。Yドライバ130は、複数のビット線対BLa、BLbに接続されており、各ビット線をデータ書き込みあるいはデータ読み出しに応じた状態に設定する。コントローラ140は、データ書き込みあるいはデータ読み出しに応じて、Xドライバ120とYドライバ130のそれぞれを制御する。7.製造方法次に、本発明の第1の実施の形態に係る磁気メモリ素子70の製造方法について説明する。図8A乃至図8Hは本発明の第1の実施の形態に係る磁気メモリ素子70の製造方法の一例のフローを模式的に示した断面図である。はじめに、第1電極102a、第2電極102bが第1層間膜101中に埋め込まれた基板上に、段差形成層50を形成する。この状態が図8Aに相当する。次に、段差形成層50上に第1ハードマスク103と第2ハードマスク104を形成する。この状態が図8Bに相当する。続いて、レジストPRを塗布し、露光、現像を行い、レジストPRのパターニングを行う。この状態が図8Cに相当する。次に、パターニングされたレジストPRをマスクとして第2ハードマスク104のエッチングを行い、レジストPRを剥離する。この状態が図8Dに相当する。次に、パターニングされた第2ハードマスク104a、104bを用いて第1ハードマスク103と段差形成層50のエッチングを行う。この状態が図8Eに相当する。なお、図8Eでは第1ハードマスク103と段差形成層50のエッチング時に第2ハードマスク104a、104bは消失するものとして描かれている。この後、パターニングされた第1ハードマスク103a、103b、段差形成層50a、50b及び第1層間膜101を覆うように、第2層間膜105、第3層間膜106を形成する。この状態が図8Fに相当する。続いてCMP処理による平坦化を行う。この状態が図8Gに相当する。なお、図8GではCMP処理により第3層間膜106、及び第2層間膜105の突起部が除去されるものとして描かれている。最後に全面エッチバックを行う。このとき、第2層間膜105と段差形成層50の間でエッチングのレートが異なれば、段差形成層50のエッジに段差が形成されることになる。この状態が図8Hに相当する。なお、図8Hでは、段差形成層50のエッチングレートが第2層間膜105のエッチングレートに比べて小さいものとして描かれている。図8Hに示された構造の上に第1磁化自由層10、非磁性層30、リファレンス層40を形成し、適宜パターニングを行うことで、磁気メモリ素子70が形成される。第1磁化自由層10、非磁性層30、リファレンス層40の形成方法については任意性がある。本発明の第1の実施の形態は、第1磁化自由層10が形成される基板面に段差が形成されることを一つの特徴とする。図8A乃至図8Hで説明されたように、この段差は段差形成層50とその周りを覆う層間膜図8A乃至図8Hの例では第2層間膜105のエッチングレートの差によって形成される。このようなエッチングレートの差は用いる材料やエッチングの方法によって比較的容易に設計することができる。また、形成される段差の大きさは、上述のエッチングレートの差の他に、エッチバックの時間によってもコントロールすることができる。例えば、エッチバックが段差形成層50に到達した後のエッチング時間が長ければ段差の大きさは増大する。よって数ナノメートルレベルの段差の高さを制御性良く調整することができる。また図8A乃至図8Hでは段差形成層50が第2層間膜105に比べてエッチングレートが小さく、そのため段差形成層50の表面が第2層間膜105の表面の高さよりも高くなる例が示されているが、これを逆にすることも可能である。すなわち段差形成層50のエッチングレートを第2層間膜105のエッチングレートよりも大きくすることによって、段差形成層50の表面が第2層間膜105の表面よりも低くすることも可能である。また図8A乃至図8Hに示された製造方法においては、段差の矩形性は図8Eの工程で示された段差形成層50のエッチングの工程での矩形性が反映される。従ってこの工程で反応性イオンエッチングRIE法などによって矩形性が高くなるようにエッチングを行うことによって、矩形性の高い段差を形成することが可能となる。8.材料次に第1磁化自由層10、非磁性層30、リファレンス層40、及び段差形成層50に用いることのできる材料について説明する。第1磁化自由層10は前述の通り垂直磁気異方性を有する強磁性体により構成されることが好ましい。具体的にはFe-Pt合金、Fe-Pd合金、Co-Pt合金、Co-Pd合金、Tb-Fe-Co合金、Gd-Fe-Co合金、Tb-Fe合金、Tb-Co合金、Gd-Fe合金、Gd-Co合金、Co-Cr-Pt合金、Co-Re-Pt合金、Co-Ru-Pt合金、Co-W合金などの合金系材料のほか、Co/Pt積層膜、Co/Pd積層膜、Co/Ni積層膜、Co/Cu積層膜、Co/Ag積層膜、Co/Au積層膜、Fe/Pt積層膜、Fe/Pd積層膜、Fe/Au積層膜などの交互積層膜が例示される。特にこの中で発明者らはCo/Ni積層膜を用いて制御性の高い電流誘起磁壁移動が実現できることを実験的に確認しておりAppliedPhisicsExpress,vol.1,p.101303,2008:非特許文献4、この点でCo/Ni積層膜が第1磁化自由層10の好適な材料として挙げられる。非磁性層30は絶縁性材料により構成されることが好ましい。具体的にはMg-O、Al-O、Al-N、Ti-Oなどが例示される。リファレンス層40は例えば垂直磁気異方性を有する強磁性体から構成される。このときリファレンス層40に用いることのできる材料は第1磁化自由層10に用いることのできる材料として例示したものと重複するので省略する。ただし、リファレンス層40は磁化が安定して固定されていることが求められるので、なるべくハードな磁性体であることが好ましい。この点でFe-Pt合金、Fe-Pd合金、Co-Pt合金、Co/Pt積層膜、Co/Pd積層膜などが好適である。またその磁化方向は一方向に固定されている必要があり、さらに外部への漏洩磁界が小さいことが好ましい。このために前述のように、積層フェリ結合を有する積層構造とすることが好ましい。すなわち、リファレンス層40は、例えば強磁性体/Ru/強磁性体というような積層構成を有することが好適である。またリファレンス層40は面内磁気異方性を有する強磁性体から構成されてもよい。この場合にはあらゆる磁性体を用いることができる。代表的にはCo-Feなどが挙げられる。なお、リファレンス層40に面内磁気異方性を有する材料を用いた場合の実施の形態の例は、後に第4の変形例として説明される。また段差形成層50には、前述された様々な材料を用いることができる。段差形成層50はその周りを覆う層間膜図では第2層間膜105との間にエッチングレートの差があればよく、導電体でもよいし、絶縁体でも構わない。また磁性体でもよいし、非磁性体でもよい。さらには、複数の材料の積層体であっても構わない。また第1磁化自由層10内の第1磁化固定領域11a、第2磁化固定領域11bの磁化を強固に固定するために、段差形成層50は垂直磁気異方性を有する強磁性体を含有していてもよい。この場合に用いることのできる材料は第1磁化自由層10に用いることのできる材料として例示したものと重複するので省略する。9.効果次に本実施の形態で得られる効果について説明する。本実施の形態を用いることによって、電流誘起磁壁移動現象を書き込み方法に用いた磁壁移動型MRAMにおいて、急峻な段差による理想的な磁壁のピンサイトを形成することができる。この主な効果として以下の2つが得られる。本実施の形態の第1の効果として、リテンション特性の増大が挙げられる。磁壁移動型MRAMにおいては、格納される0、1の情報に応じて磁壁のピンサイトが設けられ、情報は磁壁の位置として記憶される。従って、高いリテンション特性を実現するためには、このピンサイトが深いピンポテンシャルを有していることが好ましい。ここで本実施の形態によって数ナノメートルレベルの非常に急峻な段差が提供されるが、これがピンサイトとして機能する。これにより、記憶状態を安定して保持することができる。本実施の形態の第2の効果として、書き込み電流ばらつきの低減が挙げられる。磁壁移動型MRAMにおいては、第1磁化自由層10内に電流を導入することで磁壁の位置を移動させ、書き込みを行う。ここで、磁壁の初期状態が異なれば、必要な書き込み電流も異なることになる。ビット間で初期状態に多様性があれば、ビット間での書き込み電流のばらつきに帰結し、また1ビット内でも初期状態に自己ばらつきがあれば、書き込み電流の自己ばらつきに帰結する。ここで本実施の形態を用いることで提供されるピンサイトを導入することによって、形成されうる磁壁が画一化される。すなわち磁壁の初期状態の多様性が低減される。これによって、書き込み電流のビット間でのばらつき、及びビット内での自己ばらつきを低減することができる。10.実施例次に本発明の第1の実施の形態を実施した結果実施例について説明する。図9は、図8A乃至図8Hに示された製造方法で作製した段差付きの基板面のAFM観察結果を示している。磁壁移動型MRAMを製造するためには、この表面に第1磁化自由層10が堆積される。ここでは、図8A乃至図8Hに示された製造方法において、段差形成層50にはTa30nm、第1ハードマスク103にはSi-N30nm、第2ハードマスク104にはSi-O20nm、第2層間膜105にはSi-N160nm、第3層間膜106にはSi-O200nmを用いた。また図8Eのエッチング工程においては、CF4系、及びCl2系ガスを用い、図8GのCMP工程においてはセリア系のスラリーを用い、図8Hのエッチバック工程においては、Ar系のイオンビームエッチング法を用いた。段差の高さは、図8Hのエッチバック工程におけるエッチバック時間が長いほど増大し、数nmから20nm程度の段差が形成された。また断面SEM観察を行ったところ、段差部分のテーパー角は80度程度と非常に急峻な段差が形成されていることが確認された。なお、ここで示されたように段差形成層50の上面をその周辺に比べて高くするために用いることのできる材料の組み合わせとしては、以下のものが例示される。例えば第2層間膜105、第3層間膜106にはSi-O、Si-N、Si-O-N系の材料を用いることができる。また、段差形成層50には、Taの他にTi、V、Cr、Zr、Nb、Mo、Hf、Wなどを用いることができる。11.変形例以上で説明された磁気メモリ素子70は以下に説明される変形例を用いても実施することができる。11-1.第1の変形例図10A及び図10Bは、本発明の第1の実施の形態に係る磁気メモリ素子70の第1の変形例の構成を模式的に示している。図10Aはその斜視図を、図10Bはx-z断面図をそれぞれ示している。第1の変形例は段差の形態に関する。本実施の形態においては、第1磁化自由領域10において、第1磁化自由領域11aと磁化自由領域12との境界に第1段差S1が設けられ、第2磁化自由領域11bと磁化自由領域12との境界に第2段差S2が設けられる。このうち図1A乃至図1Cで示された例では、磁化自由領域12の高さは、第1磁化固定領域11aの高さ及び第2磁化固定領域11bの高さに比べて低く形成されている。しかし、この段差の形態には任意性がある。例えば、図10A及び図10Bに示されるように、磁化自由領域12の高さは、第1磁化固定領域11aの高さ及び第2磁化固定領域11bの高さに比べて高く形成されてもよい。また図示されていないが、第1磁化固定領域11a、第2磁化固定領域11bのうちのいずれか一方は磁化自由領域12よりも高く、他方は磁化自由領域12よりも低く形成されてもよい。段差の方向は段差形成層50とその回りを覆う層間膜のエッチングレートの差を調整することでいずれの方向にも形成することができる。すなわち、図8A乃至図8Hにおいては段差形成層50のエッチングレートが第2層間膜105のエッチングレートよりも小さく、エッチバックの際には第2層間膜105が段差形成層50に比べて速くエッチングされる例が示されているが、段差形成層50のエッチングレートが第2層間膜105のエッチングレートよりも早くなるように材料、及びエッチング方法をデザインすることによって、図10A及び図10Bに示されるような段差の形成が可能となる。11-2.第2の変形例図11A及び図11Bは、本発明の第1の実施の形態に係る磁気メモリ素子70の第2の変形例の構成を模式的に示している。図11Aはその斜視図を、図11Bはx-z断面図をそれぞれ示している。第2の変形例は段差形成層50の材料、及び初期化方法、第1磁化固定領域11a、第2磁化固定領域11bの磁化の固定方法に関する。本実施の形態においては、第1磁化自由層10は第1磁化固定領域11a、第2磁化固定領域11b、磁化自由領域12から構成され、第1磁化固定領域11a、第2磁化固定領域11bの磁化は互いに反平行方向を向くように固定される。このために、第1磁化固定領域11a、第2磁化固定領域11bの磁化を反平行方向に向けるための、初期化工程が必要となる。この初期化を行い、かつ第1磁化固定領域11a、第2磁化固定領域11bの磁化を反平行方向に固定するためには、第1磁化固定領域11a、第2磁化固定領域11bの近傍に磁気的にハードな材料からなる磁化固定層60が設けられることが好ましい。図1A乃至図1Cに示された例では、段差形成層50が磁化固定層60を兼ねる例が示されているが、実際には段差形成層50とは別に磁化固定層60が設けられてもよい。図11A及び図11Bには磁化固定層60が段差形成層50とは別に設けられる例が示されている。すなわち第1磁化固定領域11a、第2磁化固定領域11bの下側に、それぞれ第1段差形成層50a、第2段差形成層50bが設けられており、また第1磁化固定領域11a、第2磁化固定領域11bの上側にそれぞれ第1磁化固定層60a、第2磁化固定層50bが設けられている。この場合、段差形成層50は磁性体である必要はなく、適切な段差を形成することさえできればどのような材料であっても構わない。また第1磁化固定層60a、第2磁化固定層60bは垂直磁気異方性を有する磁気的にハードな強磁性体であることが好ましい。さらに、初期化の観点から、例えば、第1磁化固定層60aは第2磁化固定層60bに比べてハードであるものとする。11-3.第3の変形例図12A及び図12Bは本発明の第1の実施の形態に係る磁気メモリ素子70の第3の変形例の構成を模式的に示している。図12Aはその斜視図を、図12Bはx-z断面図をそれぞれ示している。第3の変形例は磁化固定層60の数に関する。本実施の形態においては、初期化、及び第1磁化固定領域11aと第2磁化固定領域11bの磁化方向の固定のために磁化固定層60が設けられることが好ましいが、磁化固定層60の数には任意性がある。すなわち、これまでに示された図面では、磁化固定層60は2つ設けられる例が示されてきたが、図12A及び図12Bに示されるように1つでも構わない。図12A及び図12Bでは第1磁化固定領域11aの上部には第1磁化固定層60aが設けられているが、第2磁化固定領域11bの上部には図11A及び図11Bの第2磁化固定層60bに相当する層が設けられていない。この場合も第1磁化固定領域11aと第2磁化固定領域11bの間に磁気特性の差が生ずるため、単一の磁壁を磁化自由層10に導入する初期化が可能となる。また、図12A及び図12Bでは磁化自由層10の上部に磁化固定層60が設けられる例が示されているが、磁化固定層60は下側に設けられてもよい。例えば、第1磁化固定領域11aの下側に第1段差形成層50aが設けられ、第2磁化固定領域11bの下側に第2段差形成層50bが設けられ、第1段差形成層50aは強磁性体から構成されて磁化固定層60の役割を兼ね、一方第2段差形成層50bは非磁性体で構成されてもよい図示されていない。11-4.第4の変形例図13A乃至図13Cは本発明の第1の実施の形態に係る磁気メモリ素子70の第4の変形例の構成を模式的に示している。図13Aはその斜視図を、図13Bはx-z断面図を、図13Cはz-y断面図をそれぞれ示している。第6の変形例は読み出し方法に関する。本実施の形態においては、情報記憶層である第1磁化自由層10から情報を読み出すために、非磁性層30とリファレンス層40が設けられる。これまでの説明ではこの非磁性層30とリファレンス層40は第1磁化自由層10に隣接して設けられる場合について示されてきた。第6の変形例は他の読み出しの形態に関する。第4の変形例においては、第2磁化自由層20が新たに設けられる。さらに、コンタクト層25が設けられることが好ましい。また、第2磁化自由層20、非磁性層30、リファレンス層40はこの順に隣接して設けられ、これらによって磁気トンネル接合MagneticTunnelJunction;MTJが形成される。好適には第2磁化自由層20の重心は第1磁化自由層10の磁化自由領域12の重心に対してx-y面内でずれて設けられる。いまこのずれの方向を第1の方向と定義する。第2磁化自由層20、リファレンス層40は面内方向に磁気異方性を有する強磁性体から構成される。第2磁化自由層20の磁気異方性の方向は面内方向において任意である。一方リファレンス層40の磁化は実質的に一方向に固定されている。この方向は第1の方向に平行方向であることが望ましい。図13A乃至図13Cはこのうち第1の方向がy方向、すなわち第1磁化自由層10の長手方向に垂直方向である例が示されている。ただし、この第1の方向には任意性があり、例えばx方向であっても構わない。本変形例によれば、磁化自由領域12の垂直方向の磁化の方向で記憶された情報を、第2磁化自由層20、非磁性層30、リファレンス層40から構成される面内磁化を有するMTJによって読み出すことができる。例えば、磁化自由領域12が上方向に磁化した0状態においては第2磁化自由層20の磁化は、磁化自由領域12の上方向の磁化によって生ずる漏れ磁束によってy軸正方向y方向を向く。これは第2磁化自由層20が磁化自由領域12の上側z軸正方向:z方向に配置され、かつ第2磁化自由層20の重心が磁化自由領域12に対してy軸正方向y方向にずれて設けられているためである。これによって第2磁化自由層20、リファレンス層40の磁化は平行となり、このMTJは低抵抗状態となる。一方、磁化自由領域12が下方向に磁化した1状態においては第2磁化自由層20の磁化は、磁化自由領域12の下方向の磁化によって生ずる漏れ磁束によってy軸負方向-y方向を向く。これによって第2磁化自由層20、リファレンス層40の磁化は反平行となり、このMTJは高抵抗状態となる。かくして磁化自由領域12の垂直方向の磁化として記憶された情報は、面内磁化を有する第2磁化自由層20の磁化に伝達され、面内磁化から構成されるMTJによって読み出すことができる。面内磁化によって構成されるMTJでは一般的に高い磁気抵抗効果比MR比を得ることができる。これによって大きな読み出し信号を得ることができる。第2磁化自由層20、リファレンス層40は面内方向の磁気異方性を有する材料により構成される。具体的にはCo-Fe-Bなどが例示される。また非磁性層30は非磁性体により構成されることが好ましい。具体的にはMg-Oなどが例示される。第2の実施の形態1.構造、メモリ状態、書き込み方法、読み出し方法、回路構成、材料図14A乃至図14Cは本発明の第2の実施の形態に係る磁気メモリ素子70の主要な部分の代表的な構造を模式的に示している。図14Aはその斜視図を、図14Bはx-z断面図を、図14Cはx-y平面図を示している。なお、図に示されているx-y-z座標系において、z軸は基板に垂直な方向を示し、x軸及びy軸は基板の表面基板平面に平行であるものとする。本発明の第2の実施の形態係る磁気メモリ素子70も、第1の実施の形態と同じく、第1磁化自由層10、非磁性層30、リファレンス層40、段差形成層50を基本要素とする。第2の実施の形態における第1磁化自由層10の構成、磁化構造、及び第1磁化自由層10、非磁性層30、リファレンス層40の積層構成、磁化構造、さらに外部配線との接続方法については第1の実施の形態と同一であるのでその説明を省略する。また第2の実施の形態においても、第1磁化自由層10の下側に段差形成層50が設けられる。図14A乃至図14Cに示された例においては、第1磁化固定領域11aの下部に第1段差形成層50aが設けられ、また第2磁化固定領域11bの下部に第2段差形成層50bが設けられている。本発明の第2の実施の形態においては、第1磁化自由層10に溝、又は突起が形成される。図14A乃至図14Cに示される例では、第1磁化固定領域11aと磁化自由領域12との境界に溝G1が形成され、第2磁化固定領域11bと磁化自由領域12との境界に溝G2が形成されている。上述のように本実施の形態では、第1磁化自由層10の内部に単一の磁壁が形成される。溝G1、溝G2はこの磁壁のピンサイトとして機能する。第2の実施の形態においても段差形成層50に用いる材料には制約はない。導電体でもよいし、絶縁体でもよい。また磁性体でもよいし、非磁性体でもよい。図14A乃至図14Cでは、段差形成層50は垂直磁気異方性を有する強磁性体から構成される例が示されている。図1A乃至図1Cの例では、第1段差形成層50a及び第2段差形成層50bは、それぞれ第1磁化固定領域11a及び第2磁化固定領域11bと磁気的に結合している。第2の実施の形態におけるメモリ状態、書き込み方法、読み出し方法、回路構成、材料、効果については第1の実施の形態と同一であるので説明を省略する。2.製造方法次に、本発明の第2の実施の形態に係る磁気メモリ素子70の製造方法について説明する。図15A乃至図15Hは本発明の第2の実施の形態に係る磁気メモリ素子70を製造方法の一例のフローを模式的に示した断面図である。はじめに、第1電極102a、第2電極102bが第1層間膜101中に埋め込まれた基板上に、段差形成層50を形成する。この状態が図15Aに相当する。次に、段差形成層50上に第1ハードマスク103と第2ハードマスク104を形成する。この状態が図15Bに相当する。続いて、レジストPRを塗布し、露光、現像を行い、レジストPRのパターニングを行う。この状態が図15Cに相当する。次に、パターニングされたレジストPRをマスクとして第2ハードマスク104のエッチングを行い、レジストPRを剥離する。この状態が図15Dに相当する。次に、パターニングされた第2ハードマスク104a、104bを用いて第1ハードマスク103と段差形成層50のエッチングを行う。この状態が図15Eに相当する。この後、パターニングされた第2ハードマスク104a、104b、第1ハードマスク103a、103b、段差形成層50a、50b及び第1層間膜101を覆うように、カバー膜107、第3層間膜108を形成する。この状態が図15Fに相当する。続いてCMP処理による平坦化を行う。この状態が図15Gに相当する。なお、図15GではCMP処理により第3層間膜108の突起部が除去されるものとして描かれている。最後に全面エッチバックを行う。このとき、カバー膜107のエッチングレートが段差形成層50及び第3層間膜108のエッチングのレートに比べて大きければ、段差形成層50のエッジに溝が形成されることになる。この状態が図15Hに相当する。図15Hに示された構造の上に第1磁化自由層10、非磁性層30、リファレンス層40を形成し、適宜パターニングを行うことで、磁気メモリ素子70が形成される。第1磁化自由層10、非磁性層30、リファレンス層40の形成方法については任意性がある。本発明の第2の実施の形態は、第1磁化自由層10が形成される基板面に溝が形成されることを一つの特徴とする。図15A乃至図15Hで説明されたように、この溝は段差形成層50の周りを覆うカバー膜107と段差形成層50及び第3層間膜108のエッチングレートの差によって形成される。このようなエッチングレートの差は用いる材料、堆積方法やエッチングの方法によって比較的容易に設計することができる。図15A乃至図15Hに示された製造方法においては、溝の矩形性は図Eの工程で示された段差形成層50のエッチングの工程での矩形性が反映される。従ってこの工程で反応性イオンエッチングRIE法などによって矩形性が高くなるようにエッチングを行うことによって、矩形性の高い溝を形成することが可能となる。また溝の幅は図15Fの工程で示されたカバー膜107の側壁部分の膜厚が反映される。従ってこの工程で側壁のカバー膜107の膜厚を適切にコントロールすることによって任意の幅の溝を形成することができる。3.実施例次に本発明の第2の実施の形態を実施した結果実施例について説明する。図16は、図15A乃至図15Hに示された製造方法で作製した溝付きの基板面のAFM観察結果を示している。磁壁移動型MRAMを製造するためには、この表面に第1磁化自由層10が堆積される。ここでは、図15A乃至図15Hに示された製造方法において、段差形成層50にはTa30nm、第1ハードマスク103にはSi-N30nm、第2ハードマスク104にはSi-O40nm、カバー膜107にはSi-N30nm、第3層間膜108にはSi-O250nmを用いた。また図15Eのエッチング工程においては、CF4系、及びCl2系ガスを用い、図15GのCMP工程においてはシリカ系のスラリーを用い、図15Hのエッチバック工程においては、Ar系のイオンミリングエッチング法を用いた。AFM観察から5~10nm程度の深さの溝が形成できることがわかった。また断面SEM観察を行ったところ、段差部分のテーパー角は80度程度と非常に急峻な段差が形成されていることが確認された。4.変形例図17A乃至図17Cは本発明の第2の実施の形態に係る磁気メモリ素子70の変形例の構成を模式的に示している。図17Aはその斜視図を、図17Bはx-z断面図を、図17Cはx-y平面図を示している。この変形例は図14A乃至図14Cにおける溝G1のバリエーションである。本発明の第2の実施の形態においては、第1磁化自由層10の第1磁化固定領域11aと磁化自由領域12との境界、及び第2磁化固定領域11bと磁化自由領域12との境界にピンサイトが形成され、図14A乃至図14Cにおいてはその具体的な形態として溝G1、溝G2が形成される例が示された。しかし、この溝の代わりとして図17A乃至図17Cに示されるように突起が形成されても構わない。図17A乃至図17Cにおいては、第1磁化固定領域11aと磁化自由領域12との境界、及び第2磁化固定領域11bと磁化自由領域12との境界にそれぞれ突起T1、突起T2が形成される例が示されている。このような突起は、図15A乃至図15Hにおけるカバー膜107のエッチングレートをそれ以外の層と比べて小さくなるように設計することによって形成が可能である。上記の実施の形態や実施例の一部または全部は、以下の付記のようにも記載され得るが、以下には限定されない。付記1垂直磁気異方性を有する強磁性体で構成された第1磁化自由層と、前記第1磁化自由層の近傍に設けられたリファレンス層と、前記リファレンス層に隣接して設けられた前記非磁性層と、前記第1磁化自由層の下方に設けられた段差形成層とを具備し、前記第1磁化自由層は、磁化が固定された第1磁化固定領域と、磁化が固定された第2磁化固定領域と、前記第1磁化固定領域と前記第2磁化固定領域とに接続された磁化自由領域とを備え、前記第1磁化自由層内は段差、溝、及び突起のうちの少なくとも一つを有する磁気メモリ素子。付記2付記1記載の磁気メモリ素子であって、前記段差形成層は第1段差形成層と第2段差形成層からなり、前記第1段差形成層は前記第1磁化固定領域の下側に設けられ、前記第2段差形成層は前記第2磁化固定領域の下側に設けられる磁気メモリ素子。付記3付記2記載の磁気メモリ素子であって、前記第1磁化固定領域及び前記第2磁化固定領域の少なくとも一方の近傍に磁化固定層を具備し、前記磁化固定層は強磁性体から構成される磁気メモリ素子。付記4付記3記載の磁気メモリ素子であって、前記段差形成層が前記磁化固定層を兼ねる磁気メモリ素子。付記5付記3に記載の磁気メモリ素子であって、前記磁化固定層が前記第1磁化自由層に対して基板とは反対側に設けられる磁気メモリ素子。付記6付記1乃至5のいずれか一項に記載の磁気メモリ素子であって、前記非磁性層は、前記磁化自由領域に隣接して設けられ、前記リファレンス層は、前記非磁性層に隣接して前記磁化自由領域とは反対側に設けられ、前記リファレンス層は垂直磁気異方性を有する強磁性体により構成される磁気メモリ素子。付記7付記1乃至5のいずれか一項に記載の磁気メモリ素子であって、第2磁化自由層を更に具備し、前記非磁性層は、前記第2磁化自由層に隣接して設けられ、前記リファレンス層は、前記非磁性層に隣接して前記第2磁化自由層とは反対側に設けられ、前記第2磁化自由層は基板平行平面内において前記磁化自由領域に対して第1方向にずれて設けられ、前記第2磁化自由層及び前記リファレンス層は面内磁気異方性を有する強磁性体により構成され、前記リファレンス層は前記第1の方向に略平行方向に固定された磁化を有する磁気メモリ素子。付記8付記1乃至7のいずれか一項に記載の磁気メモリ素子であって、前記段差形成層がTi、V、Cr、Zr、Nb、Mo、Hf、Ta、Wを含有する磁気メモリ素子。付記9行列状に配列された複数の付記1乃至8のいずれか一項に記載の磁気メモリ素子を具備する磁気メモリ。付記10磁気メモリの製造方法であって、前記磁気メモリは、行列状に配列された複数の付記1乃至8のいずれか一項に記載の磁気メモリ素子を具備し、磁気メモリの製造方法は、段差形成膜を成膜する工程と、前記段差形成膜をパターニングして、前記段差形成層を形成する工程と、前記段差形成層上に絶縁膜を成膜する工程と、前記絶縁膜についてCMP及びエッチバックをこの順で行い、前記段差形成層間に、段差又は溝を有する絶縁層を形成する工程と、前記絶縁層上に前記非磁性層及び前記リファレンス層を形成する工程とを具備する磁気メモリの製造方法。付記11付記10に記載の磁気メモリの製造方法であって、前記段差形成膜のパターニングにRIE法を用いる磁気メモリの製造方法。以上、実施の形態及び実施例を参照して本発明を説明したが、本発明は上記実施の形態及び実施例に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施の形態及び各実施例に記載の内容は、技術的に矛盾が発生しない限り、相互に組み合わせて又は置き換えて適用可能である。この出願は、2010年3月23日に出願された特許出願番号2010-66862号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。"