第1スイッチング素子と第2スイッチング素子とが直列に接続された第1チョッパと、第3スイッチング素子と第4スイッチング素子とが直列に接続された第2チョッパと、前記第1から第4のスイッチング素子それぞれに逆並列に接続された4つのダイオードと、前記第1チョッパに並列に接続された第1直流電圧源と、前記第2チョッパに並列に接続されて前記第1直流電圧源と負極が接続されている第2直流電圧源と、前記第1及び第2スイッチング素子の接点と前記第3及び第4スイッチング素子の接点との間に接続されたリアクトルとで構成される昇降圧チョッパがあって、前記第1直流電圧源と前記第2直流電圧源との間の双方向電力転送を制御するために前記リアクトルに流れる電流の指令Irefを出力する電力制御器と、前記リアクトルの電流が前記電力制御器の出力の電流指令Irefに追従するように前記リアクトルの両端の電圧の指令Vrefを出力する電流制御器と、前記リアクトルの両端電圧が前記電流制御器の出力の電圧指令Vrefと一致するように前記第1スイッチング素子のオンデューティD1と前記第3スイッチング素子のオンデューティD2とを出力するデューティ演算器からなる昇降圧チョッパ制御装置において、前記第1スイッチング素子のオンデューティの最大制限値をd1とし、前記第3スイッチング素子のオンデューティの最大制限値をd2とし、前記第1直流電圧源の電圧をV1とし、前記第2直流電圧源の電圧をV2として、前記電圧指令Vrefにd2V2-d1V1を加算して新たな電圧指令Vrを求め、Vr≧0の場合はD1=d1およびD2=d2-Vr/V2とし、Vr<0の場合はD1=d1Vr/V1およびD2=d2とする前記デューティ演算器であることを特徴とする昇降圧チョッパ制御装置。図4は、横軸に第1直流電圧源と第2直流電圧源の電圧比として、定常状態Vref=0での前記従来例1と従来例2の第1スイッチング素子51のオンデューティD1を表したものである。また図5は、第3スイッチング素子53のオンデューティD2を表したものである。従来例2では所定値D2c=0.8としている。従来例2ではV2/V1>1/0.8においてD1>1となりこれは実現不可能なのでV2/V1>1/0.8が実現できなくなる。また従来例1と従来例2の両方において、全ての電圧比にわたってD1及びD2が1未満の数値となるため、全てのスイッチング素子が常時スイッチングすることとなり、スイッチング損失が大きくなる。図6は、横軸に第1直流電圧源と第2直流電圧源の電圧比として、第1直流電圧源の出力電流に対するリアクトル電流比を表したものであり、それはD1の逆数に相当する。これにより従来例1は従来例2より、大きな電流をリアクトルに流す必要があることが分かる。すると従来例1では銅損の増加やリアクトル体積の増加となる。表1は、過渡時にリアクトル4に印加可能な最大及び最小の電圧を示している。従来例2は従来例1より印加可能電圧範囲が狭いことから、制御応答が遅くなる。以上に示したように解決しようとする問題点は、従来例1ではリアクトル電流が大きいことからリアクトルの損失や体積が大きいことであり、従来例2では、電圧比が制限され制御応答が遅いことであり、両者においては、全てのスイッチング素子が常時スイッチングすることからスイッチング損失が大きいことである。本発明は、上記問題点を解決するために、第1スイッチング素子と第2スイッチング素子とが直列に接続された第1チョッパと、第3スイッチング素子と第4スイッチング素子とが直列に接続された第2チョッパと、前記第1から第4のスイッチング素子それぞれに逆並列に接続された4つのダイオードと、前記第1チョッパに並列に接続された第1直流電圧源と、前記第2チョッパに並列に接続されて前記第1直流電圧源と負極が接続されている第2直流電圧源と、前記第1及び第2スイッチング素子の接点と前記第3及び第4スイッチング素子の接点との間に接続されたリアクトルとで構成される昇降圧チョッパがあって、前記第1直流電圧源と前記第2直流電圧源との間の双方向電力転送を制御するために前記リアクトルに流れる電流の指令Irefを出力する電力制御器電流指令生成器と、前記リアクトルの電流が前記電力制御器電流指令生成器の出力の電流指令Irefに追従するように前記リアクトルの両端の電圧の指令Vrefを出力する電流制御器と、前記リアクトルの両端電圧が前記電流制御器の出力の電圧指令Vrefと一致するように前記第1スイッチング素子のオンデューティD1と前記第3スイッチング素子のオンデューティD2とを出力するデューティ演算器からなる昇降圧チョッパ制御装置において、前記第1スイッチング素子のオンデューティの最大制限値をd1とし、前記第3スイッチング素子のオンデューティの最大制限値をd2とし、前記第1直流電圧源の電圧をV1とし、前記第2直流電圧源の電圧をV2として、前記電圧指令Vrefにd2V2-d1V1を加算して新たな電圧指令Vrを求め、Vr≧0の場合はD1=d1およびD2=d2-Vr/V2とし、Vr<0の場合はD1=d1Vr/V1およびD2=d2とする前記デューティ演算器であることを特徴とする。第1スイッチング素子のオンデューティの最大制限値d1と第3スイッチング素子のオンデューティの最大制限値d2の両方を1とした場合において、電圧比に対する本発明を適用した時のD1特性を図4に、D2特性を図5に、リアクトル電流比を図6に示す。図4及び図5の発明の特性において、電圧比V2/V1が1以下ではD2が1に固定されて第3スイッチング素子が常時オンとなり、電圧比が1以上ではD1が1に固定されて第1スイッチング素子が常時オンとなるのでスイッチング損失が低減できることが分かる。またD1及びD2が1を超えることがないので電圧比の制限が無い。図6の発明のリアクトル電流比は、従来例1及び従来例2のそれよりも小さいのでリアクトルの損失や体積を小さくできる。そして、d1=d2=1の場合は、表1に示されるようにリアクトル4に印加可能な電圧範囲が従来例1と同様に広いので制御応答を損なわない。デューティ演算器13は、前述したようにリアクトル4の両端電圧が電流制御器12の出力の電圧指令Vrefと一致するように第2電圧検出器14で検出された第2直流電圧源32の電圧V2と第1電圧検出器15で検出された第1直流電圧源31の電圧V1を用いて第1スイッチング素子51のオンデューティD1と第3スイッチング素子53のオンデューティD2とを出力する。つまり、デューティ演算器13の入力はVrefの1つで、出力はD1とD2の2つとなっており、それらの関係は式1で表され、Vrefを実現するためのD1やD2は多数存在することとなる。また第1スイッチング素子51や第3スイッチング素子53に流れる電流は、リアクトル4に流れる電流のそれぞれD1倍とD2倍となる。つまり第1スイッチング素子51の電流が同じでもD1を大きくした方がリアクトル電流を小さくできることになり、第3スイッチング素子53の電流が同じでもD2を大きくした方がリアクトル電流を小さくできることになる。従って、リアクトル電流を小さくするためにD1やD2はなるべく大きな値を選択するようにする。例えばD1をその最大制限値d1とすると、D1は式5、D2は式6となる。[数5]D1=d1...式5[数6]D2=D1V1-Vref/V2=d2-Vr/V2...式6[数7]Vr=Vrefd2V2-d1V1...式7ここでVrは式7で表され、d2はD2の最大制限値である。この場合、D2はd2以下でなければならないのでVr≧0の条件が必要となる。またD2をその最大制限値d2とすると、D1は式8、D2は式9となる。[数8]D1=Vrefd2V2/V1=d1Vr/V1...式8[数9]D2=d2...式9この場合、D1はd1以下でなければならないのでVr<0の条件が必要となる。以上より、Vrを式7で求めて、Vr≧0の場合は式5と式6でD1とD2を求め、Vr<0の場合は式8と式9でD1とD2を求めればよいことになる。図1は、上記式5~式9に基づいて、本発明のデューティ演算器13をブロック図で表したものである。第1電圧検出器15で検出された第1直流電圧源31の電圧V1と第1スイッチング素子のオンデューティの最大制限値d1との積を乗算器82で求め、加減算器81で入力した電圧指令Vrefから引き、第2電圧検出器14で検出された第2直流電圧源32の電圧V2と第3スイッチング素子のオンデューティの最大制限値d2との積を乗算器83で求め、加減算器81で入力した電圧指令Vrefに加えることで新たな電圧指令Vrが得られる。Vrは極性判別器88で極性が判別されてVr≧0の時1、Vr<0の時-1が極性判別器88より出力される。極性判別器88の出力が1の時はスイッチ89とスイッチ90は1の方にスイッチされて、D1はd1となり、D2は除算器85でVrをV2で割ったものとd2との差を加減算器87で求めたものとなる。極性判別器88の出力が-1の時はスイッチ89とスイッチ90は-1の方にスイッチされて、D1は除算器84でVrをV1で割ったものとd1との和を加算器86で求めたものとなり、D2はd2となる。前述したように第2スイッチング素子52や第4スイッチング素子54は、それぞれ第1スイッチング素子51や第3スイッチング素子53の反転信号でスイッチングされるが、実際の適用では電源短絡を防止するためにスイッチングの際に第1スイッチング素子と第2スイッチング素子および第3スイッチング素子と第4スイッチング素子がともにオフとなるデッドタイム期間が設けられる。このデッドタイム期間により、D1やD2が1未満で1に非常に近い場合は、D1やD2通りのスイッチングができなくなるときがあり、リアクトルに低周波数の電流が流れるようになりリアクトルから磁気騒音が発生することがある。それを避けるために、デューティ最大制限値d1やd2を1未満の値に設定する。そうすると、D1やD2が1になることがなくなって常時スイッチングすることとなり、本発明の1つの特徴であるスイッチング損失低下の効果が薄らぐが、d1やd2は1に近い大きな値なので、リアクトルの損失や体積を小さくできる効果や高速な制御応答性はそのままである。なお、上記は、Vr≧0とVr<0で条件分けをし、記述しているが、これは表記上の一例である。Vr=0の場合は、既述にある、Vr≧0として計算する場合と、Vr<0として計算する場合の、どちらの式計算も成り立つ。