回路基板と、前記回路基板に実装された半導体チップとを備えた半導体装置であって、前記半導体チップと前記回路基板との間には、直径または一辺の長さが1μm未満の断面形状を有する複数の構造体が平面状に配置されてなる構造層が設けられていることを特徴とする半導体装置。前記半導体チップと前記構造層との間には、前記複数の構造体のそれぞれの一端が接続された第1プレート層が設けられ、前記回路基板と前記構造層との間には、前記複数の構造体のそれぞれの他端が接続された第2プレート層が設けられていることを特徴とする請求項1記載の半導体装置。前記複数の構造体のそれぞれは、スプリング形状を有することを特徴とする請求項1記載の半導体装置。前記複数の構造体のそれぞれは、両端部の外形が中央部の外形よりも大きいことを特徴とする請求項3記載の半導体装置。前記複数の構造体のそれぞれは、ジグザク形状を有することを特徴とする請求項1記載の半導体装置。前記複数の構造体のそれぞれは、前記第1プレート層と前記第2プレート層とが対向する面に対して斜め方向に延在していることを特徴とする請求項2記載の半導体装置。前記複数の構造体のそれぞれは、前記第1プレート層と前記第2プレート層とが対向する面に対して垂直方向に延在していることを特徴とする請求項2記載の半導体装置。前記第1プレート層と前記第2プレート層との間に配置された1または複数の中間プレート層を介して前記構造層が多段積層されていることを特徴とする請求項2記載の半導体装置。回路基板と、前記回路基板に実装された半導体チップとを備えた半導体装置であって、前記半導体チップは、その主面と反対側の裏面が前記回路基板の上面と対向した状態で前記回路基板の上面に実装され、前記半導体チップの前記主面には、前記半導体チップに形成された素子に電気的に接続された1または複数の端子が形成され、前記端子には、導電性の接合部材が電気的に接続され、前記端子と前記接合部材との間には、直径または一辺の長さが1μm未満の断面形状を有する複数の構造体が平面状に配置されてなる構造層が設けられていることを特徴とする半導体装置。前記半導体チップの前記主面には、少なくともゲート端子を含む複数の端子が形成され、前記ゲート端子に電気的に接続された前記接合部材の高さは、前記ゲート端子の直径または一辺の長さよりも大きいことを特徴とする請求項9記載の半導体装置。前記ゲート端子に電気的に接続された前記接合部材の高さが最大となる位置は、前記半導体チップの上部にあることを特徴とする請求項10記載の半導体装置。ベース部材と、前記ベース部材上に搭載された回路基板と、前記回路基板に実装された半導体チップとを備えた半導体装置であって、前記ベース部材と前記回路基板との間には、絶縁材料からなり、かつ直径または一辺の長さが1μm未満の断面形状を有する複数の構造体が平面状に配置されてなる構造層が設けられていることを特徴とする半導体装置。回路基板と、前記回路基板に実装された半導体チップとを備えた半導体装置であって、前記半導体チップは、複数のフリップチップ接続部を介して前記回路基板上にフリップチップ接続されており、前記複数のフリップチップ接続部のそれぞれは、導電材料からなり、かつ直径または一辺の長さが1μm未満の断面形状を有する複数の構造体が平面状に配置されてなる構造層を含むことを特徴とする半導体装置。主面と、前記主面とは反対側の裏面とを有する半導体チップを備え、前記半導体チップの前記主面には、直径または一辺の長さが1μm未満の断面形状を有する複数の構造体が平面状に配置されてなる構造層が設けられていることを特徴とする半導体装置。回路基板と、前記回路基板に実装された半導体チップとを備え、前記半導体チップと前記回路基板との間には、直径または一辺の長さが1μm未満の断面形状を有する複数の構造体が平面状に配置されてなる構造層が設けられた半導体装置の製造方法であって、前記半導体チップの表面に斜め方向から原子を照射して蒸着させることにより、前記複数の構造体を形成する工程を含むことを特徴とする半導体装置の製造方法。前記複数の構造体を形成する際、前記半導体チップをその表面に垂直な軸に対して回転させることにより、前記複数の構造体のそれぞれをスプリング形状にすることを特徴とする請求項15記載の半導体装置の製造方法。回路基板に半導体チップを実装した構造は、異なる材料が組み合わされて用いられているため、温度変化によって各部材の熱変形の違いに起因する熱応力が発生する。半導体製品の使用環境の多様化によって、使用される温度域が拡大すると、発生する熱応力が大きくなるため、この熱応力による半導体製品の信頼性低下を防止することが課題となる。また、半導体製品の動作時には、半導体チップが発熱する。実装密度の増加によって発熱温度が高くなると、半導体チップの温度上昇が顕著となり、この温度上昇による半導体チップの効率低下や熱応力による部材の破損が懸念される。従って、半導体実装構造は、温度上昇の抑制、すなわち放熱性の向上が課題となる。本発明の目的は、熱応力の低減と放熱性の向上とを実現することのできる半導体実装構造およびその製造方法を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本発明による半導体装置の一態様は、回路基板と、前記回路基板に実装された半導体チップとを備え、前記半導体チップと前記回路基板との間には、直径または一辺の長さが1μm未満の断面形状を有する複数の構造体が平面状に配置されてなる構造層が設けられているものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。半導体装置を構成する各部材の熱変形差を構造体の変形によって吸収することにより、半導体装置の熱応力を低減することができる。また、複数の構造体が平面状に配置された構造層を用いることにより、半導体装置の熱抵抗が小さくなり、放熱性を向上させることができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。実施の形態1図1aは、本発明の実施の形態1である半導体装置の断面図、図1bは、同図aの一部を示す拡大断面図である。本実施の形態の半導体装置は、ダイオード素子が形成された半導体チップ1の上面を変形吸収層2aおよび接合層3aを介して導電部材4に電気的に接続し、下面を変形吸収層2bおよび接合層3bを介して導電部材5に電気的に接続した実装構造を有している。この半導体装置は、一対の導電部材4、5の一方から流入する電流が半導体チップ1内のダイオード素子によって整流され、導電部材4、5の他方から流出することによって、ダイオードとしての機能を有するようになっている。上記半導体チップ1は、半導体製造プロセス前工程においてダイオード機能を持たせた単結晶シリコンからなり、その寸法は、1辺約6mm、厚さ約0.2mmである。半導体チップ1を挟む変形吸収層2a、2bのそれぞれは、厚さ方向図の上下方向に沿って積層された3種類の異なる層から構成されている。すなわち、変形吸収層2a、2bのそれぞれは、図1bに示すように、厚さ方向の中央に配置されたナノ構造層7と、ナノ構造層7を挟む2層のプレート層6、8とで構成されている。上記ナノ構造層7は、約25nmの直径を有する略円形の断面形状を持つ外径約150nm、内径約100nm、ピッチ約50nmのスプリング形状を備えたナノ構造体9を平面状に約170nmの間隔で配置した構造を有している。ナノ構造体9の高さは10μmであり、その主材料は銅Cuである。このように、ナノ構造層7を構成する複数のナノ構造体9のそれぞれがナノオーダ、すなわち1μm以下のサイズのスプリング形状を持つことにより、ナノ構造層7の剛性が小さくなるので、半導体装置を構成する各部材の熱変形差に起因する熱応力をナノ構造層7の変形によって吸収することができる。また、熱伝導率の高い銅を主材料とするナノ構造体9を平面状に密に配置することにより、ナノ構造層7の厚さ方向の熱抵抗が低減される。これにより、動作時の半導体チップ1の熱が変形吸収層2a、2bを通じて良好に外部に拡散するので、半導体チップ1の温度上昇を抑制することができる。上記変形吸収層2aと導電部材4との間の接合層3a、および変形吸収層2bと導電部材5との間の接合層3bは、いずれも厚さ50μmのはんだ材からなる。また、導電部材4、5は銅からなり、電流を流す電極としての機能と、半導体チップ1で発生した熱を外部に放出する放熱板としての機能を持っている。上記ナノ構造層7を構成するスプリング形状のナノ構造体9は、それぞれの一端がプレート層6に固定され、他端がプレート層8に固定されている。プレート層6、8のそれぞれは、厚さ約5μmの平坦な金属薄膜からなり、その主材料はニッケルNiである。ナノ構造体9のそれぞれをプレート層6、8で固定することにより、ナノ構造層7と接合層3a、3bとの接合箇所が平坦な面となる。これにより、ナノ構造層7と接合層3a、3bとの接合が容易になると共に、接合時にナノ構造層7の隙間に接合層3aまたは3bが流れ込む不具合を防止することができる。また、プレート層6、8をニッケルを主材料として構成することにより、半導体装置の製造過程におけるプレート層6、8の表面酸化を防止できるため、この表面酸化層に起因する接触抵抗の増加などの不具合を防止することができる。本実施の形態では、プレート層6、8にニッケルを用いたが、例えばプレート層8の生成から接合層3a、3bを設けるまでの時間が短い場合や、半導体装置を真空環境で製造する場合など、製造過程でプレート層6、8の表面酸化が生じ難い場合には、プレート層6、8に銅を用いることもできる。銅はニッケルよりも熱伝導率が高いので、この場合は、ニッケルを用いた場合よりもさらに熱抵抗を低減することができる。このように、半導体チップ1と導電部材4、5との間にナノ構造層7を持った変形吸収層2a、2bを設けることが本発明の大きな特徴である。図2aは、本発明の比較例である半導体装置の断面図、図2bは、同図aの一部を示す拡大断面図である。図2に示す半導体装置比較例は、図1に示す本実施の形態の半導体装置から変形吸収層2a、2bを取り除いた構造になっており、半導体チップ1と導電部材4、5とが接合層3a、3bのみを介して接続されている。銅製の導電部材4、5とシリコン製の半導体チップ1は、線膨張係数が大きく異なるので、導電部材4、5と半導体チップ1との熱変形差は大きい。そのため、図2に示す構造では、半導体チップ1と導電部材4、5との熱変形差を、それらの間に配置された接合層3a、3bによって吸収する必要があり、接合層3a、3bには、厚く、かつ剛性の小さい材料であることが求められる。従って、図2に示す構造では、接合層3a、3bとして使用できる材料が制限されるだけでなく、接合層3a、3bの厚さの増加によって熱抵抗が大きくなってしまう。また、上記比較例のように、半導体チップ1と導電部材4、5との熱変形差を接合層3a、3bで吸収しきれない場合には、半導体チップ1の割れや動作不良、接合層3a、3bの破壊などの不具合が生じることが懸念される。そのため、従来は、接合層3a、3bを多層構造にすることによってその変形吸収機能を向上させたり、全体を樹脂封止することによって半導体チップ1と導電部材4、5との熱変形差を低減するなど、様々な構造が提案されている。一方、図1に示す本実施の形態の半導体装置では、半導体チップ1と導電部材4、5との熱変形差をナノ構造層7を備えた変形吸収層2a、2bが吸収する。これにより、接合層3a、3bの多層化や樹脂封止などの対策を施すことなく、半導体チップ1の割れや動作不良、接合層3a、3bの破壊などの不具合を防止できる高信頼な実装構造を提供することができる。また、図1に示す本実施の形態の半導体装置では、各部材の熱変形を変形吸収層2a、2bが吸収するため、接合層3a、3bに変形吸収機能を付与する必要がない。これにより、接合が可能な範囲で接合層3a、3bの厚さを薄くできるので、接合層3a、3bを厚くして変形吸収機能を持たせる図2の構造と比較して熱抵抗を低減できるという特徴も併せ持つ。次に、図3、図4を参照しながら、本実施の形態の半導体装置の製造方法について説明する。まず、図3aに示す半導体チップ1を用意する。この半導体チップ1には、半導体製造プロセス前工程でダイオード素子が形成されている。次に、図3bに示すように、蒸着法を用いて半導体チップ1の表面にニッケル膜からなるプレート層8を形成する。プレート層8は、蒸着法に代えてメッキ法などで形成することもできる。また、半導体製造プロセスで半導体ウエハの表面に金属層を設けた場合には、その金属層をプレート層8として利用することもできる。次に、図3cに示すように、略真空の環境下において、半導体チップ1をプレート層8に垂直な軸に対して回転させながら、この軸に対して斜め方向から銅原子33を照射して蒸着させることにより、プレート層8の表面にナノオーダのスプリング形状を有する多数のナノ構造体9からなるナノ構造層7を形成する。次に、半導体チップ1の回転を止めた後、図3dに示すように、ナノ構造層7の上方からニッケル原子34を蒸着することにより、ナノ構造層7の上部にプレート層6を形成する。ここまでの工程により、半導体チップ1の表面にプレート層8とナノ構造層7とプレート層6とからなる変形吸収層2aが形成される。次に、半導体チップ1の表裏面を反転させた後、上記と同様の手順を施すことにより、半導体チップ1の裏面にプレート層8とナノ構造層7とプレート層6とからなる変形吸収層2bを形成する図3e。なお、上記の製造方法では、半導体ウエハをダイシングして半導体チップ1を用意した後、半導体チップ1の両面に変形吸収層2a、2bを形成したが、半導体ウエハの両面に上記の手順で変形吸収層2a、2bを形成した後、この半導体ウエハをダイシングして半導体チップ1を個片化してもよい。この場合は、半導体ウエハから得られる多数の半導体チップ1に一括して変形吸収層2a、2bを形成できる利点がある。ただし、半導体ウエハのダイシング時に変形吸収層2a、2bを破損しないように注意する必要があるので、ダイシングの方法に応じて適切な方法を選択することが望ましい。次に、図4aに示すように、導電部材5の上部に接合層3b、変形吸収層2a、2bが形成された半導体チップ1、接合層3aおよび導電部材4をこの順に重ね合わせた後、この積層体を接合層3a、3bを構成するはんだ材の溶融温度以上の環境下に曝す。これにより、半導体チップ1の表面の変形吸収層2aと導電部材4とが接合層3aを介して接合され、半導体チップ1の裏面の変形吸収層2bと導電部材5とが接合層3bを介して接合される。このとき、本実施の形態では、上記積層体をカーボン製の接合用治具41a、41bで固定することにより、積層体を構成する各部材相互間の位置ズレを防止した。また、上記接合時には、接合用治具41a、41bで固定された積層体をリフロー炉に収容し、略真空環境下で加熱することにより、接合層3a、3bの内部に生じる未接合部やボイドを低減した。その後、リフロー炉内を冷却し、積層体を接合用治具41a、41bから取り出すことにより、本実施の形態の半導体装置が完成する図4b。上述した製造方法によれば、ナノオーダ、すなわち1μm未満の寸法のスプリング形状を有する多数のナノ構造体9を密に配置したナノ構造層7を作製することが可能となるので、従来技術と顕著な相違を有する半導体実装構造を実現することができる。次に、本発明の半導体実装構造の特徴について説明する。図5aは、従来技術であるマイクロオーダの寸法を有するスプリング10を示し、図5bは、同図aに示すスプリングを単純にスケールダウンしたナノオーダのスプリング11を示し、図5cは、ナノオーダのスプリング形状を有するナノ構造体9を密に配置した本実施の形態のナノ構造層7をそれぞれ示している。変形吸収層が吸収する変形は、主としてせん断変形であることから、スプリングのそれぞれをせん断変形が作用する1本の針と考え、マイクロオーダのスプリング10を線径10μmの針1本、ナノオーダのスプリング11を線径10nmの針1本、ナノ構造層7を線径10nmの針1000000=1000×1000本とモデル化した。針の高さナノ構造層7の厚さはすべて同じ値Lとする。このとき、針に発生する最大応力σmaxは次式で表される。式中、Eは縦弾性率、dは線径、uは作用するせん断変位であるこの式からナノ構造層7とナノオーダのスプリング11に発生する応力は同じであるが、dが1000倍のマイクロオーダのスプリング10では1000倍の応力が発生し、その破壊防止が課題となる。一方、熱抵抗Rは次式で表される。式中、λは材料の熱伝導率、nは本数であるこの式から、ナノ構造層7とマイクロオーダのスプリング10の熱抵抗は同じであるが、ナノオーダのスプリング11では熱抵抗が1000000倍になるため、半導体チップの温度上昇が顕著になる。なお、マイクロオーダのスプリング10に発生する応力をナノ構造層7と同じにするためには、高さLを32倍にする必要があり、この場合には熱抵抗が32倍になる。これらのことから、半導体実装構造に求められる変形吸収と低熱抵抗とを両立する機能は、従来技術であるマイクロオーダのスプリング10やそれを単純にスケールダウンしたナノオーダのスプリング11では実現できず、本発明によってはじめて実現できる機能であることが分かる。図6aは、本実施の形態のナノ構造体9の応力解析用モデルを示している。ナノ構造体9の実際の高さは10μmであるが、ここでは、そのうちの1500nm分の高さをモデル化した。また、図6bは、応力解析を実施して得られたナノ構造体9の変形図と応力分布の一例を示している。図6bの色の濃い箇所が応力の大きい箇所である。せん断変位をスプリング全体の変形で吸収していること、および中央部と比較して上下両端部の応力が大きいことが分かる。図7は、応力解析から得られたせん断変位量単位:μmと最大応力単位:MPaとの関係を示すグラフである。また、図8は、図7の結果から求めた高さ10μmのナノ構造体9におけるせん断変位量単位:μmと最大応力単位:MPaとの関係を示すグラフである。本実施の形態の半導体装置において、せん断変位量が最も大きいのは半導体チップ1の端部近傍である。この位置でのせん断変位量は、半導体チップ1の中心からの距離3mm、半導体チップ1の線膨張係数3ppm/°C、導電部材の線膨張係数17ppm/°C、温度変化が200°Cの場合に8.4μmである。図8から、高さ10μmのナノ構造体9の場合、せん断変位量8.4μmで発生する最大応力は約100MPaであり、銅材の疲労強度から、半導体装置に求められる回数を満足する疲労寿命であることが確認できる。なお、ここでの銅の疲労強度については、ThesocietyofmaterialsscienceDatabookonfatiguestrengthofmetallicmaterialsElsevierScienceに記載されている。次に、熱伝導率に関して確認する。ナノ構造層7の厚さ方向の熱伝導率は、ナノ構造層7の内部に空間を持つ銅の体積占有率が小さいこと、およびナノ構造体9がらせん形状のために熱伝導経路が長くなることにより、バルク材の銅の熱伝導率よりも小さくなる。本実施の形態のナノ構造体9がナノ構造層7の体積に占める割合は約13である。伝導経路の増加によって熱伝導性が1桁低下すると仮定すると、ナノ構造層7の厚さ方向の熱伝導率は、銅の熱伝導率の1/100程度となる。これは、接合層3a、3bとして使用するはんだ材の約1/10の熱伝導率である。従って、厚さ10μmのナノ構造層7の熱抵抗は、厚さ100μmのはんだ層の熱抵抗と同等であり、ナノ構造層7の熱抵抗が顕著な課題となることはない。さらに、図1と図2との比較で示したように、本実施の形態の半導体実装構造では、接合層3a、3bの厚さを小さくすることができるので、接合層3a、3bの厚さを100μm以上薄くすることができれば、全体の熱抵抗を低減することも可能である。以上のように、本実施の形態の半導体装置は、十分な疲労強度と低熱抵抗とを備えることが確認できた。実施の形態2図9aは、本発明の実施の形態2である半導体装置の平面図、図9bは、同図aのA-A線断面図、図9cは同図bの一部を拡大した断面図である。本実施の形態の半導体装置は、IGBTが形成された半導体チップ1をセラミック基板91上に実装した構造を有している。このセラミック基板91の上面には複数の回路パターン92a、92b、92cが形成されており、下面には金属パターン93が形成されている。セラミック基板91は、金属パターン93の下面に配置された接合材94を介してベース部材95の上面に接合されている。図9cに示すように、半導体チップ1の下面には変形吸収層2bが形成されている。半導体チップ1は、変形吸収層2bの下面に配置された接合層3bを介して回路パターン92aに電気的に接続されている。一方、半導体チップ1の上面には、IGBTのゲート端子99aとエミッタ端子99bとが形成されている。また、ゲート端子99aの上部には変形吸収層2aが形成されており、ゲート端子99bの上部には変形吸収層2cが形成されている。そして、ゲート端子99aは、その上部に配置された接合層3aを介してゲート端子接合部材97の一端に電気的に接続され、エミッタ端子99bは、その上部に配置された接合層3bを介してエミッタ端子接合部材96の一端に電気的に接続されている。さらに、図9bに示すように、ゲート端子接合部材97の他端は、接合材98aを介して回路パターン92aに電気的に接続され、エミッタ端子接合部材96の他端は、接合材98bを介して回路パターン92cに電気的に接続されている。図9には示さないが、上記変形吸収層2a、2b、2cのそれぞれは、前記実施の形態1の変形吸収層2a、2bと同一の構造で構成されている。すなわち、変形吸収層2a、2b、2cのそれぞれは、ナノ構造層7と、ナノ構造層7を挟む2層のプレート層6、8とで構成されており、ナノ構造層7は、らせん形状を備えた多数のナノ構造体9を密に配置した構造を有している。また、回路パターン92a、92b、92c、エミッタ端子接合部材96、およびゲート端子接合部材97には熱伝導率の高い銅を用いることにより、半導体チップ1と外部との間の熱抵抗を低減している。なお、実際の半導体装置は、図9に示した部材以外にも、回路パターン92a、92b、92cと外部との電気的導通を取るための端子、半導体装置を保護するケースや蓋、半導体装置を封止する封止ゲルなどを備えるが、これらの部材は、本発明の機能には影響がないので、図示および説明を省略する。前記実施の形態1との大きな相違点は、半導体チップ1がIGBTとしての機能を持つために、半導体チップ1の上面に複数の端子ゲート端子99a、エミッタ端子99bを設けている点である。そのため、実施の形態1とは異なり、半導体チップ1の上面に複数の変形吸収層2a、2cが配置されている。そして、変形吸収層2a、2cの上部に端子ゲート端子99a、エミッタ端子99bの平面寸法とほぼ同一の底面寸法を有する端子接合部材ゲート端子接合部材97、エミッタ端子接合部材96を接続することにより、動作時の半導体チップ1の発熱を半導体チップ1の下面側からだけでなく、上面側からも有効に放出できる構造になっている。上記端子接合部材ゲート端子接合部材97、エミッタ端子接合部材96は、長さが大きいだけでなく剛性も大きい。そのため、変形吸収層2a、2cを設けない場合は、半導体チップ1と端子接合部材ゲート端子接合部材97、エミッタ端子接合部材96との熱変形差による接合層3aの信頼性低下が課題となる。従って、この場合、端子ゲート端子99a、エミッタ端子99bと回路パターン92a、92b、92cとの電気的接続には、ワイヤのような細くかつ剛性の小さい部材が用いられるのが一般的である。しかし、本実施の形態によれば、半導体チップ1と端子接合部材ゲート端子接合部材97、エミッタ端子接合部材96との熱変形差が変形吸収層2b、2cによって吸収されるため、高い信頼性を確保できると共に、半導体チップ1と端子接合部材ゲート端子接合部材97、エミッタ端子接合部材96との間の熱抵抗を低減することができる。なお、端子接合部材ゲート端子接合部材97、エミッタ端子接合部材96の一部に断面積の小さい箇所があると、その位置が放熱経路の隘路となる。そこで、本実施の形態では、端子接合部材ゲート端子接合部材97、エミッタ端子接合部材96の形状を、面積が小さいほうの端子ここではゲート端子99aよりも大きくなるように定めている。また、本実施の形態では、半導体チップ1の外周部と端子接合部材ゲート端子接合部材97、エミッタ端子接合部材96との接触を防止するために、図9cに示すように、半導体チップ1の外周部では、端子接合部材ゲート端子接合部材97、エミッタ端子接合部材96との間に一定の隙間L3を設けている。これらのことから、半導体チップ1の上部における端子接合部材ゲート端子接合部材97、エミッタ端子接合部材96の高さL2は、ゲート端子接合部材97とゲート端子99aとの接続幅L1よりも大きくなることが特徴となる。実施の形態3図10aは、本発明の実施の形態3である半導体装置の平面図、図10bは、同図aのB-B線断面図である。本実施の形態の半導体装置は、前記実施の形態2の半導体装置と同じく、IGBTが形成された半導体チップ1をセラミック基板91上に実装した構造を有しているが、実施の形態2との相違点は、半導体チップ1の上部における端子接合部材ゲート端子接合部材97、エミッタ端子接合部材96の高さを他の箇所よりも大きくしたことである。このようにした場合は、半導体チップ1の近傍における端子接合部材ゲート端子接合部材97、エミッタ端子接合部材96の体積が大きくなるので、半導体チップ1の近傍における端子接合部材の熱容量が大きくなる。従って、半導体チップ1が動作と停止とを繰り返し行った場合の半導体チップ1の温度変化を少なくすることができ、より安定した動作を確保することができると共に、熱疲労寿命をさらに向上させることができる。次に、図11および図12を用いて実施の形態2、3の効果について説明する。図11aは、変形吸収層2b、2cおよび端子接合部材ゲート端子接合部材97、エミッタ端子接合部材96を有しない比較例の構造を示す部分断面図、図11bは、実施の形態2の構造を示す部分断面図、図11cは、実施の形態3の構造を示す部分断面図である。これらの構造において、半導体チップ1が発熱と停止とを繰り返したときの半導体チップ1の温度変化を熱伝導解析で計算した。なお、ベース部材95の下面に70°Cの冷却水を流し、半導体チップ1の熱をベース部材95の下面側から放出させる条件とした。図12に計算結果を示す。いずれの構造においても、発熱時に半導体チップ1から発生する熱量は同じであるが、半導体チップ1の温度は、構造によって大きく異なった。すなわち、発熱終了時の半導体チップ1の温度は、比較例の構造、実施の形態2の構造、実施の形態3の構造の順で高かった。図13に各構造の温度変化量を示す。比較例の構造の温度変化量が36°Cであるのに対して、実施の形態2、3の構造の温度変化量はそれぞれ27°C、24°Cであり、比較例の構造に対してそれぞれ75、67と低減した。このように、実施の形態2や実施の形態3の構造を用いることで、半導体チップ1の温度変化を低減できることが確認できた。次に、図14~図16を用いて、実施の形態2、3の半導体装置の製造方法を説明する。まず、図14a、b、cに示す半導体チップ1を用意する。図14aに示すように、半導体チップ1の上面には、IGBTのゲートに接続されたゲート端子99aと、IGBTのエミッタに接続されたエミッタ端子99bが形成されている。また、図14b、cに示すように、半導体チップ1の下面には、IGBTのコレクタに接続されたコレクタ端子144が形成されている。ゲート端子99aおよびエミッタ端子99bは、半導体製造プロセス前工程で半導体ウエハの上面に形成され、コレクタ端子144は、半導体製造プロセスで半導体ウエハの下面に形成される。次に、図14dに示すように、半導体チップ1のコレクタ端子144の表面にナノオーダのスプリング形状を有する多数のナノ構造体9からなるナノ構造層7を形成する。ナノ構造層7の形成方法は、前記実施の形態1の図3cで説明した方法と同じであり、略真空の環境下において、半導体チップ1をコレクタ端子144に垂直な軸に対して回転させながら、この軸に対して斜め方向から銅原子33を蒸着させる。次に、半導体チップ1の回転を止めた後、図14eに示すように、ナノ構造層7の上方からニッケル原子34を蒸着することにより、ナノ構造層7の上部にプレート層6を形成する。ここまでの工程により、半導体チップ1の表面にコレクタ端子144とナノ構造層7とプレート層6とからなる変形吸収層2bが形成される。次に、図15aに示すように、半導体チップ1の表裏面を反転させ、ゲート端子99aおよびエミッタ端子99bが形成された面を上に向けた後、図15bに示すように、半導体チップ1の上面のうち、エミッタ端子99aの表面とゲート端子99bの表面とを除いた領域に絶縁材料からなるマスク151を形成する。このとき、マスク151の厚さをゲート端子99aおよびエミッタ端子99bの厚さと同じにすることが望ましい。マスク151の厚さとゲート端子99aおよびエミッタ端子99bの厚さが異なる場合、次の工程で斜め方向からナノ構造体を構成する原子を蒸着する際、蒸着される原子の位置精度が低下するためである。次に、図15cに示すように、略真空の環境下において、半導体チップ1をプレート層8に垂直な軸に対して回転させながら、この軸に対して斜め方向から銅原子33を蒸着させることにより、ゲート端子99aの表面およびエミッタ端子99bの表面にナノオーダのスプリング形状を有する多数のナノ構造体9からなるナノ構造層7を形成する。このとき、ナノ構造体9は、絶縁材料からなるマスク151の表面には形成されない。次に、半導体チップ1の回転を止めた後、図15dに示すように、ナノ構造層7の上方からニッケル原子34を蒸着することにより、ナノ構造層7の上部にプレート層6を形成する。このとき、プレート層6は、ナノ構造体9のないマスク151の表面には形成されない。次に、図15eに示すように、半導体チップ1の上面のマスク151を除去することにより、ゲート端子99aとナノ構造層7とプレート層6とからなる変形吸収層2a、およびエミッタ端子99bとナノ構造層7とプレート層6とからなる変形吸収層2cが形成される。次に、図16aに示すように、各部材を積層し、接合層3の融点以上に昇温することにより、図16bに示すように、実施の形態2または実施の形態3の半導体装置が完成する。このとき、接合前の各部材の位置ずれを防止するため、前記実施の形態1の製造方法と同様、接合用治具図示せずを用いて各部材を固定することが望ましい。実施の形態4図17aは、本発明の実施の形態4である半導体装置の平面図、図17bは、同図aのC-C線断面図である。本実施の形態の半導体装置は、前記実施の形態2、3の半導体装置と同じく、IGBTが形成された半導体チップ1を使用するが、実施の形態2、3との相違点は、例えばセラミックのような絶縁材料からなる複数のナノ構造体が平面状に配置されたナノ構造層171を介して回路パターン92a、92b、92cとベース部材95とを接続した点である。本実施の形態の実装構造によれば、実施の形態2、3で使用したセラミック基板91、金属パターン93および接合材94を用いることなく、ベース部材95と回路パターン92a、92b、92cの絶縁を確保することができる。また、ベース91と回路パターン92a、92b、92cとの熱変形差をセラミック製のナノ構造層171が吸収するので、信頼性の高い半導体装置を提供できる。実施の形態5図18に示すように、前記実施の形態1で用いたナノ構造層7は、スプリング形状を持ったナノ構造体9を平面状に配置した構造を有しており、各ナノ構造体9の直径は、上端部、中央部、下端部共に同一である。これに対し、本実施の形態で用いるナノ構造体9は、図19に示すように、中央部の直径が上下両端部の直径よりも小さいことが特徴である。このような形状を有するナノ構造体9は、実施の形態1の図3cに示したナノ構造層7の製造工程において、半導体チップ1の回転数を途中で変えることによって製造することができる。図6を用いて説明したように、スプリング形状を持ったナノ構造体9にせん断方向の強制変位が作用すると、ナノ構造体9の中央部よりも上下両端部でより大きな応力が発生する。従って、図19に示す本実施の形態のナノ構造体9を用いることにより、直径の小さいナノ構造体9の中央部でスプリングの剛性が低下し、この位置で吸収する変位が増加するため、ナノ構造体9の上下両端部で発生する最大応力を低減することができる。本実施の形態のナノ構造体9を実施の形態1~4と組み合わせて使用することにより、信頼性がさらに向上した半導体装置を提供できる。実施の形態6前記実施の形態1~5で用いたナノ構造層7は、スプリング形状を持ったナノ構造体9を平面状に配置した構造を有しているのに対し、本実施の形態のナノ構造層7は、図20に示すように、柱状のナノ構造体9を平面状に配置した構造を有している。このような形状を有するナノ構造体9は、実施の形態1の図3cに示したナノ構造層7の製造工程において、半導体チップ1の回転速度を大きくし、スプリングが上下方向に沿って繋がるようにすることで製造することができる。本実施の形態のナノ構造体9は、スプリング形状を持った実施の形態1~5のナノ構造体9に比べて変形吸収機能が低い。しかし、スプリング形状を持ったナノ構造体9に比べて熱容量が大きいので、高さ方向の熱伝導性が向上する。また、実施の形態1~5のナノ構造層7に比べてナノ構造体9の体積占有率を大きくすることができるため、ナノ構造層7の熱抵抗や電気抵抗のさらなる低減が可能である。従って、本実施の形態のナノ構造体9は、より熱抵抗低減が求められる製品に用いることが有効である。実施の形態7図21に示すように、本実施の形態のナノ構造層7の特徴は、ナノ構造体9のそれぞれがプレート層6とプレート層8との対向面に対して傾きを持っていることである。このような形状のナノ構造体9を有するナノ構造層7は、次のような方法で製造することができる。まず、図22aに示すように、上面にプレート層8が形成された半導体チップ1を用意し、続いて、図22bに示すように、略真空の環境下において、プレート層8の上面に対して斜め方向から銅原子33を蒸着させる。このとき、半導体チップ1を回転させずに原子33を蒸着させる点が他の実施の形態の製造方法との相違点である。従って、本実施の形態では、蒸着装置に半導体チップ1を回転させる機能を持たせる必要がない。その後、図22cに示すように、ナノ構造層7の上方からニッケル原子34を蒸着することにより、ナノ構造層7の上部にプレート層6を形成する。なお、上記の方法で製造される本実施の形態のナノ構造層7は、プレート層8の上面の一部やプレート層6の下面の一部にナノ構造体9が形成されないため、他の実施の形態に比べてナノ構造層7の電気伝導性や熱伝導性が若干低下する点に注意が必要である。実施の形態8図23に示すように、本実施の形態のナノ構造層7は、プレート層8の上面に対して異なる傾きを持ったジグザグ形状のナノ構造体9を平面状に配置した構造を有している。このような形状のナノ構造体9を有するナノ構造層7は、次のような方法で製造することができる。まず、図24aに示すように、上面にプレート層8が形成された半導体チップ1を用意し、続いて、図24bに示すように、略真空の環境下において、プレート層8の上面に対して斜め方向から銅原子33を蒸着させる。このとき、前記実施の形態7と同様、半導体チップ1を回転させずに原子33を蒸着させる。次に、図24cに示すように、半導体チップ1を180 ゚回転させ、上記と同様の手順で斜め方向から銅原子33を蒸着させる。その後、図24cに示すように、ナノ構造層7の上方からニッケル原子34を蒸着することにより、ナノ構造層7の上部にプレート層6を形成する。なお、ここでは、半導体チップ1を1回だけ回転させたが、図24bに示す作業と図24cに示す作業とを必要な回数だけ繰り返すことにより、ナノ構造体9のジグザグ形状を制御することができる。本実施の形態の製造方法によれば、ナノ構造体9を構成する原子33を蒸着する際に半導体チップ1を常時回転させる必要がない。また、プレート層8の上面の一部やプレート層6の下面の一部にナノ構造体9が形成されないという実施の形態7の問題点も解消できる。さらに、実施の形態1~5のナノ構造層7に比べてナノ構造体9の体積占有率を大きくすることができるため、ナノ構造層7の熱抵抗や電気抵抗のさらなる低減が可能である。実施の形態9図25に示すように、本実施の形態の半導体装置の特徴は、中間プレート層251を介して複数のナノ構造層7が積層されていることが特徴である。図25には、2層のナノ構造層7が積層された例を示したが、ナノ構造層7の形成と中間プレート層25の形成とを交互に繰り返すことにより、3層以上のナノ構造層7を積層することが可能である。また、ナノ構造体9は、スプリング形状を持つものに限定されず、実施の形態6~8のようなナノ構造体9であってもよい。本実施の形態のナノ構造層7をn段積層した場合には、各ナノ構造層7が吸収する変形が1/nに低減するため、より大きな変形を吸収できるようになる。一方、ナノ構造層7の全体の熱抵抗や電気抵抗はn倍になるため、求められる変形吸収能力、熱抵抗、電気抵抗に応じて積層するナノ構造層7の数を選定することが望ましい。実施の形態10図26に示すように、本実施の形態の半導体装置は、回路基板としてのパッケージ基板263の表面に半導体チップ1をフリップチップ接続した構造を有しており、パッケージ基板263と半導体チップ1とを電気的に接続する複数のフリップチップ接続部のそれぞれは、ナノ構造層7を備えている。ナノ構造層7は、導電材料からなる複数の構造体が平面状に配置されたものである。半導体チップ1の表面図では下面には、複数のチップ側ランド261が設けられている。また、パッケージ基板263の上面において、チップ側ランド261と対向する領域には、複数の基板側ランド262が設けられている。そして、チップ側ランド261と基板側ランド262との間には、ナノ構造層7、プレート層6および接合層3が設けられている。さらに、複数のフリップチップ接続部の隙間には、フリップチップ接続部を封止するアンダーフィル樹脂264が充填されている。ナノ構造層7は、例えばスプリング形状を備えた複数のナノ構造体9を平面状に密に配置したものである。本実施の形態によれば、複数のフリップチップ接続部のそれぞれにナノ構造層7を備えたことにより、半導体チップ1とパッケージ基板263との熱変形差をナノ構造層7によって吸収することができるので、信頼性の高いフリップチップ型半導体装置を提供することができる。また、本実施の形態によれば、フリップチップ接続部を封止するアンダーフィル樹脂264に熱変形吸収機能を持たせる必要が無くなるので、アンダーフィル樹脂264の材料選択の幅が広まる。すなわち、アンダーフィル樹脂264の材料として、例えば封止時の充填性や耐衝撃性が高い材料などを選定することができるので、より信頼性の高いフリップチップ型半導体装置を提供することができる。さらに、ナノ構造層7に熱変形吸収機能を持たせたことにより、フリップチップ接続部の隙間にアンダーフィル樹脂264を充填しない選択も可能である。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。