"トランスの1次側に接続されたコイルと、当該コイルを流れる電流を制御するスイッチング素子と、を備える電流型絶縁コンバータであって、整流素子と当該整流素子を流れる電流により充電される容量素子とからなり、前記スイッチング素子がオフした際に発生する過電圧を抑制するスナバ回路と、前記容量素子に充電された電荷を、前記トランスの1次側に電力を供給する電源に回生する降圧型の電源回路と、を備え、前記電源回路は、前記容量素子の充電電圧を所定の電圧値に維持するように動作することを特徴とする電流型絶縁コンバータ。前記所定の電圧値をVx、前記スイッチング素子がオフしたときに当該スイッチング素子の両端間に印加される電圧であって、瞬時的なサージ電圧を取り除いた後の電圧をVy、前記スイッチング素子の両端間最大定格電圧をVzとしたときに、前記所定の電圧値Vxは、Vy≦Vx≦Vzを満たすことを特徴とする請求項1に記載の電流型絶縁コンバータ。前記スイッチング素子がスイッチング動作を停止したときに、前記電源回路は、前記容量素子の充電電圧を前記電源の出力電圧の近傍まで低下させるように動作することを特徴とする請求項1又2に記載の電流型絶縁コンバータ。前記トランスの1次側と2次側の間で双方向の電力伝送を行なう双方向コンバータとして使用されるときに、前記スイッチング素子は整流回路を構成する回路素子としても動作し、前記電源回路は、前記スイッチング素子が整流回路を構成する回路素子として動作するときも、前記容量素子の充電電圧を前記所定の電圧値に維持するように動作することを特徴とする請求項1乃至3のいずれか1項に記載された電流型絶縁コンバータ。しかしながら、特許文献2に示されたスナバ回路では、スイッチング素子のオフ期間にスナバ用コンデンサに充電された電荷を、スナバ用コンデンサとリアクトルとの共振現象を利用して電源に回生するようになっているため、回路素子スナバ用コンデンサとリアクトルの定数設定が難しかった。又、回路素子の特性のバラつきを考慮すると、安定して動作するスナバ回路を設計することも難しかった。そこで本発明は、設計が容易で、安定して動作する回生タイプのスナバ回路を備えた電流型絶縁コンバータを提供することを目的とする。本発明の電流型絶縁コンバータは、トランスの1次側に接続されたコイルと、当該コイルを流れる電流を制御するスイッチング素子と、を備える電流型絶縁コンバータであって、整流素子と当該整流素子を流れる電流により充電される容量素子とからなり、前記スイッチング素子がオフした際に発生する過電圧を抑制するスナバ回路と、前記容量素子に充電された電荷を、前記トランスの1次側に電力を供給する電源に回生する降圧型の電源回路と、を備え、前記電源回路は、前記容量素子の充電電圧を所定の電圧値に維持するように動作する。この場合、前記所定の電圧値をVx、前記スイッチング素子がオフしたときに当該スイッチング素子の両端間に印加される電圧であって、瞬時的なサージ電圧が発生しないと仮定したときの電圧をVy、前記スイッチング素子の両端間最大定格電圧をVzとしたときに、前記所定の電圧値Vxは、Vy≦Vx≦Vzを満たすのが好ましい。又、前記スイッチング素子がスイッチング動作を停止したときに、前記電源回路は、前記容量素子の充電電圧を前記電源の出力電圧の近傍まで低下させるように動作するのが好ましい。又、前記トランスの1次側と2次側の間で双方向の電力伝送を行なう双方向コンバータとして使用されるときに、前記スイッチング素子は整流回路を構成する回路素子としても動作し、前記電源回路は、前記スイッチング素子が整流回路を構成する回路素子として動作するときも、前記容量素子の充電電圧を前記所定の電圧値に維持するように動作するのが好ましい。本発明の電流型絶縁コンバータによれば、設計が容易であり、しかも安定して動作する回生タイプのスナバ回路を備えた電流型絶縁コンバータを提供することができる。このスナバ回路は、共振現象を利用していないため、この回路を構成する回路素子の定数にばらつきがあっても安定して動作する。又、このスナバ回路では、容量素子の充電電圧が所定の電圧値に維持されるため、スイッチング素子がオフして瞬時的なサージ電圧が生じている期間に容量素子の充電が行なわれる。その結果、スイッチング素子の両端間に印加される電圧を効果的に抑制することが可能になる。又、スイッチング素子がスイッチング動作を停止しても、電源回路が、容量素子の充電電圧を電源からの出力電圧の近傍まで低下するように動作するので、スイッチング素子の両端間に印加される電圧の上昇を確実に抑制できる。又、トランスの1次側と2次側の間で双方向の電力伝送を行なう場合にも、スイッチング素子のドレインソース間を安定した電圧レベルに保つことができる。本発明に係るスナバ回路を備えたDCDCコンバータの動作を、図面を参照して説明する。図1は、本発明に係るスナバ回路を備えたDCDCコンバータの実施形態を示している。この実施形態のDCDCコンバータは、チョークコイル2を備えた電流型絶縁コンバータである。このDCDCコンバータは、トランス3と、トランス3の1次側に設けられた1次側回路と、トランス3の2次側に設けられた2次側回路で構成されている。トランス3は、1次巻線3A,1次巻線3B及び2次巻線3Cを備えている。1次側回路は、チョークコイル2,FET4,FET5,スイッチング制御回路10及びスナバ回路15で構成されている。スナバ回路15は、ダイオード6,ダイオード7,コンデンサ8及び回生回路9で構成されている。2次側回路は、整流回路11及びコンデンサ12で構成されている。2次側回路の出力端子には負荷13が接続されている。図2は、図1に示す回生回路9を降圧チョッパ回路で構成した例を示している。この降圧チョッパ回路は、回生制御回路21,FET22,ダイオード23及びチョークコイル24で構成されている。図1に示したように、1次巻線3Aの一方の端子ドット側端子と1次巻線3Bの一方の端子非ドット側端子は接続され、この接続点にチョークコイル2の一方の端子が接続されている。チョークコイル2の他方の端子は、直流電源1の正極側に接続されている。1次巻線3Aの他方の端子非ドット側端子は、FET4を介して直流電源1のグランド側に接続されている。1次巻線3Bの他方の端子ドット側端子は、FET5を介して直流電源1のグランド負極側に接続されている。このように接続されているため、チョークコイル2を流れる電流i1は、トランス3で、1次巻線3Aを流れる電流と、1次巻線3Bを流れる電流とに分割される。更に、1次巻線3Aの他方の端子は、ダイオード6を介してコンデンサ8に接続され、1次巻線3Bの他方の端子は、ダイオード7を介してコンデンサ8に接続されている。従って、1次巻線3Aを流れる電流は、FET4を流れる電流又はダイオード6を流れる電流になり、1次巻線3Bを流れる電流は、FET5を流れる電流又はダイオード7を流れる電流になる。スイッチング制御回路10は、FET4のゲートに駆動信号s1を供給し、FET5のゲートに駆動信号s2を供給する。そして、FET4,5のうち少なくとも一方がオンしているように、FET4,5のスイッチング動作を制御する。FET4,5の双方がオンしている期間は、チョークコイル2を流れる電流i1が増加し、FET4,5のうちいずれか一方だけがオンしている期間は、電流i1が減少する。FET4がオフしたときは、ダイオード6を充電電流が流れ、コンデンサ8の充電が行われる。その結果、FET4のドレインソース間に印加される過電圧が抑制される。FET5がオフしたときは、ダイオード7を充電電流が流れ、コンデンサ8の充電が行われる。その結果、FET5のドレインソース間に印加される過電圧が抑制される。回生回路9は、コンデンサ8に充電された電荷を、直流電源1に回生するもので、図2に示したような降圧チョッパ回路で構成されている。この回生回路9では、回生制御回路21がFET22のスイッチング動作を制御する。回生制御回路21は、FET22のゲートに駆動信号s3を供給する。回生制御回路21は、コンデンサ8の充電電圧を検知し、その電圧値が所定の値に維持されるように、PWMPulseWidthModulation制御を行う。この回生回路9では、FET22がオンするとダイオード23がオフし、FET22がオフするとダイオード23がオンする。FET22がオンしたときは、コンデンサ8に蓄えられた電荷が放電され、その電流がチョークコイル24を通して、回生電流i2として直流電源1に向かって流れる。ダイオード23がオンしたときには、チョークコイル24に蓄えられたエネルギーにより生じた電流が、回生電流i2として直流電源1に向かって流れる。図3は、図1に示した電流型絶縁コンバータの各部における電圧及び電流の波形を示している。同図は、実施形態に係る電流型絶縁コンバータが通常動作しているときの電圧及び電流波形を示している。この例では、時間t1において、負荷13に供給される出力電流Ioが増加している。s1は、FET4のゲートに印加される駆動信号の電圧を示し、s2は、FET5のゲートに印加される駆動信号の電圧を示している。FET4は、s1がハイレベルのときオンし、s1がローレベルのときオフする。FET5は、s2がハイレベルのときオンし、s2がローレベルのときオフする。v1は、FET4のドレインソース間電圧を示し、i1aはFET4を流れる電流を示している。v2は、FET5のドレインソース間電圧を示し、i1bはFET5を流れる電流を示している。FET4がオフした直後、FET4のドレインソース間電圧の電圧は上昇するが、この際、ダイオード6を通してコンデンサ8に充電電流が流れるため、その電圧上昇が抑制されている。同様にFET5がオフした直後、FET5のドレインソース間電圧の電圧は上昇するが、この際、ダイオード7を通してコンデンサ8に充電電流が流れるため、その電圧上昇が抑制される。i1は、チョークコイル2を流れる電流であり、FET4とFET5の双方がオンしている期間T1は増加し、FET4とFET5のうちいずれか一方だけがオンしている期間T2は減少する。v3は、コンデンサ8の充電電圧を示し、s3はFET22のゲートに印加される駆動信号の電圧を示し、i2は降圧チョッパ回路から直流電源1に流れる回生電流を示している。FET22は、s3がハイレベルのときオンし、s3がローレベルのときオフする。回生電流i2は、FET22がオンしている期間T3は増加し、オフしている期間T4は減少する。尚、トランス3の2次側には、FET4とFET5のうちいずれか一方だけがオンしている期間T2に方形波の出力電圧が生じる。この出力電圧は、整流回路11で整流され、更に、コンデンサ12で平滑化されて、負荷13に供給される。時間t1で出力電流Ioが増加すると、FET4とFET5の双方がオンしている期間T1が増加し、チョークコイル2を流れる電流i1の平均電流値が上昇していく。この平均電流の上昇により、コンデンサ8の充電電流が増加し、コンデンサ8の充電電圧v3が上昇する。回生制御回路21は、コンデンサ8の充電電圧v3が所定の電圧値VcになるようにFET22のスイッチング動作を制御する。従って、コンデンサ8の充電電圧v3が上昇すると、その上昇を抑制するため、回生制御回路21は、FET22のゲートに与える駆動信号s3のデューティー比を増加させる。その結果、FET22のオン期間が増加し、コンデンサ8の充電電圧v3の上昇が抑制される。この電圧値Vcの設定について説明する。通常動作時は、この所定の電圧値Vcを下記の範囲内で設定する。ここで、Voは、負荷13に供給される電圧である。nは、2次巻線3Cの巻数を基準とした、2次巻線3Cと1次巻線3Aの巻数比である。尚、1次巻線3A及び1次巻線3Bの巻数は等しくなっている。従って、1次巻線3Aの巻数をNAとし、1次巻線3Bの巻数をNBとし、2次巻線3Cの巻数をNCとすれば、これらの巻数比は下記のようになる。Vdssは、FET4とFET5のドレインソース間最大定格電圧である。ここで、電圧値Vcを2×n×Vo以上とした理由について説明する。負荷13に供給される出力電圧がVoであれば、FET4だけがオンしているとき、又は、FET5だけがオンしているとき、2次巻線3Cの両端には、出力電圧Voとほぼ等しい電圧が生じる。FET4だけがオンしているとき、1次巻線3Aの両端には、n×Voの電圧が生じる。この1次巻線3Aの両端に生じる電圧は、1次巻線3B側が高電位になる。そして、1次巻線3Bにも、1次巻線3Aの両端に生じる電圧と等しい電圧が生じる。この1次巻線3Aの両端に生じる電圧と1次巻線3Bの両端に生じる電圧は、極性が一致する。従って、両者が加算された電圧、つまり、2×n×Voの電圧がFET5のドレインソース間に印加される。一方、FET5だけがオンしているとき、1次巻線3Bの両端には、n×Voの電圧が生じる。この1次巻線3Bの両端に生じる電圧は、1次巻線3A側が高電位になる。そして、1次巻線3Aにも、1次巻線3Bの両端に生じる電圧と等しい電圧が生じる。この1次巻線3Bの両端に生じる電圧と1次巻線3Aの両端に生じる電圧は、極性が一致する。従って、両者が加算された電圧、つまり、2×n×Voの電圧がFET5のドレインソース間に印加される。この電圧2×n×Voは、瞬時的なサージ電圧が発生しないと仮定したときに、FET4,5のドレインソース間に印加される電圧である。実際の回路では、サージ電圧が発生するため、そのサージ電圧が安定したときに、ドレインソース間に印加されている電圧図3に示す電圧Vsが、この電圧2×n×Voに相当する。つまり、この電圧2×n×Voは、オフしたFET4,5のドレインソース間に印加される定常状態の電圧図3に示したVsに対応する。電圧値Vcを2×n×Vo以上とすれば、コンデンサ8の充電電圧は2×n×Vo以上の電圧値Vcに維持される。コンデンサ8の充電電圧がこの電圧値Vcに維持されていれば、FET4又はFET5がオフに対して瞬時的なサージ電圧過電圧が印加されている期間に、コンデンサ8の充電を行なうようにすることができる。次に、DCDCコンバータが動作を停止する処理を説明する。図4の例では、時間t2でDCDCコンバータが動作を停止する。つまり、時間t2で、FET4及びFET5はオフし、この後、スイッチング動作を停止する。FET4を流れる電流i1aとFET5を流れる電流i1bが共に0になるため、この後、チョークコイル2を流れる電流i2は、全てコンデンサ8の充電電流になる。その結果、コンデンサ8の充電電圧v3が上昇する。これに応答して、回生制御回路21は、FET22のゲートに与える駆動信号s3のデューティー比を増加させる。その結果、FET22のオン期間が増加し、コンデンサ8の充電電圧v3の上昇が抑制される。チョークコイル2を流れる電流i2が0になることにより、コンデンサ8の充電電圧v3は上昇から降下に切り換る。回生制御回路21は、コンデンサ8の充電電圧v3が直流電源1の電源電圧と等しくなるまで、駆動信号s3の供給を続ける。そして、回生制御回路21は、コンデンサ8の充電電圧v3が直流電源1の電源電圧と等しくなったときに、駆動信号s3の供給を停止する。つまり、FET22は、コンデンサ8の充電電圧v3が直流電源1の電源電圧と等しくなったときに、スイッチング動作を停止する。以上のように本実施形態では、トランス3の1次側に接続されたコイルとしてのチョークコイル2と、チョークコイル2を流れる電流を制御するスイッチング素子としてのFET4,5を備える電流型絶縁コンバータであって、スナバ回路15と、降圧型の電源回路としての回生回路9とを備えている、スナバ回路15は、整流素子であるダイオード6,7と容量素子であるコンデンサ8とからなり、FET4,5の何れかがオフした際に、それに対応するダイオード6,7を流れる電流によりコンデンサ8を充電して、FET4,5の両端すなわちドレインソース間に印加される過電圧を抑制する。又、回生回路9は、コンデンサ8に充電された電荷を、トランス3の1次側に電力を供給する電源としての直流電源1に回生するもので、コンデンサ8の充電電圧を所定の電圧値に維持するように動作する。上記構成では、共振現象を利用していないため、スナバ回路15を構成する回路素子の定数にばらつきがあっても、回生制御回路21は安定して動作する。したがって、設計が容易であり、しかも安定して動作する回生タイプのスナバ回路15を利用することが可能な電流型絶縁コンバータを提供できる。又本実施形態において、回生制御回路21により維持される所定の電圧値をVx前述のVcに相当するとし、FET4,5がオフしたときにそのFET4,5のドレインソース間に印加される電圧であって、瞬時的なサージ電圧が発生しないと仮定したときの電圧をVy図3の電圧Vsに相当するとし、FET4,5のドレインソース間最大定格電圧をVz前述のVdssに相当するとしたときに、Vy≦Vx≦Vzを満たすように所定の電圧値Vxが設定される。このようにすれば、FET4又はFET5がオフして瞬時的なサージ電圧が生じている期間にコンデンサ8の充電を行って、FET4,5のドレインソース間に印加される電圧を効果的に抑制することが可能になる。さらに本実施形態では、FET4,5がスイッチング動作を停止したときに、前記回生回路9が、コンデンサ8の充電電圧を直流電源1からの出力電圧の近傍まで低下させるように動作するので、FET4,5のドレインソース間に印加される電圧の上昇を確実に抑制できる。以上、本発明の実施の形態を説明したが、これは本発明の説明のための例示であって、本発明の範囲をこの実施の形態にのみ限定する趣旨ではない。本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、回生回路9は、降圧チョッパ回路に限定されず、降圧型のスイッチング電源回路であればよい。図5は、フライバック方式の電源回路であり、トランス33の1次巻線33AにはFET32が接続され、2次巻線33Bにはダイオード34が接続されている。FET32のスイッチング動作は、回生制御回路31からの駆動信号s3により制御されている。そして、回生制御回路31は、コンデンサ8の充電電圧v3が所定の電圧値Vcに維持されるように、PWM制御を行う。この場合、FET32がオンするとコンデンサ8の充電電圧が1次巻線33Aに印加され、ダイオード34がオフすることによりトランス33にエネルギーが蓄えられ、FET32がオフするとダイオード34がオンすることにより、それまでトランス33に蓄えられていたエネルギーが回生電流i2として直流電源1に流れる。図6は、フォワード方式の電源回路であり、トランス43の1次巻線43AにはFET42が接続され、2次巻線43Bにはダイオード44及びダイオード45が接続され、これらのダイオード44,45のカソードにはチョークコイル46が接続されている。FET42のスイッチング動作は、回生制御回路41からの駆動信号s3により制御されている。そして、回生制御回路41は、コンデンサ8の充電電圧v3が所定の電圧値Vcに維持されるように、PWM制御を行う。この場合、FET42がオンするとコンデンサ8の充電電圧が1次巻線43Aに印加され、ダイオード44はオンする一方でダイオード45はオフし、2次巻線43Bからダイオード44,チョークコイル46を順次通して、直流電源1に回生電流i2が流れる。それに対してFET42がオフすると、ダイオード45がオンする一方でダイオード44はオフし、チョークコイル46に蓄えられていたエネルギーが回生電流i2として直流電源1に流れる。又、回生回路9は、ICSingleEndedPrimaryInductanceConverter型の電源回路やZeta型の電源回路等の降圧動作が可能なスイッチング電源回路の他に、三端子レギュレータなどを用いてもよい。何れの回路構成であっても、回生回路9は上記実施形態で説明したものと同じ手法で、FET4,5のドレインソース間を安定した電圧レベルに保つことができる。又、トランス3の1次側回路は、図1に示したプッシュプル方式の回路に限定されず、図7に示したようなフルブリッジ方式の回路であってもよい。この回路では、図1のFET4,5に代わり、トランス50の1次巻線50Aに対しブリッジ接続された4個のFET51~54をスイッチング素子として備え、FET51とFET54のペアーがオンしたときに、FET52とFET53のペアーがオフし、FET51とFET54のペアーがオフしたときに、FET52とFET53のペアーがオンする。又、FET51とFET53の直列回路、及びFET52とFET54の直列回路の両端間に、ダイオード56とコンデンサ8の直列回路が接続される。そして、それぞれのFET51~54のペアーがオフしたときに、ダイオード56を流れる充電電流によりコンデンサ8が充電される。この充電電流が流れることにより、FET51,FET52,FET53及びFET54のドレインソース間に印加される過電圧が抑制される。又、この例では、回生制御回路21,31,41は、コンデンサ8の充電電圧Vcが所定の電圧値Vc’に維持されるように動作する。この所定の電圧値Vc’は、下記の範囲内で設定する。ここで、Voは、トランス50の2次巻線50Bから整流回路57とコンデンサ58を介して負荷59に供給される電圧である。nは、2次巻線50Bの巻数を基準とした、2次巻線50Bと1次巻線50Aの巻数比である。従って、1次巻線50Aの巻数をN1とし、2次巻線50Bの巻数をN2とすれば、これらの巻数比は下記のようになる。Vdssは、FET51~54のドレインソース間最大定格電圧である。そして、図7に示す回生回路9も、図2,図5及び図6の回路構成を採用できることから、上記実施形態で説明したものと同じ手法で、FET51~54のドレインソース間を安定した電圧レベルに保つことができる。又、図1に示した電流型絶縁コンバータは、トランス3の1次側回路から2次側回路に電力伝送を行なうだけでなく、直流電源1と負荷13とを入れ替えて、整流回路11のスイッチ素子図示せずをスイッチング動作させることにより、トランス3の2次側回路から1次側回路に電力伝送を行なう双方向コンバータとして動作することができる。従って、1次側のFET4とFET5からなるスイッチング回路は、整流回路としても動作することができる。そして、このFET4,5によるスイッチング回路が整流回路として動作するときにも、ダイオード6,ダイオード7,コンデンサ8及び回生回路9からなる回路は、スナバ回路15として動作する。つまり、双方向コンバータとして、図1に示す電流型絶縁コンバータが使用されるときに、FET4,5は整流回路を構成する回路素子として、1次巻線3A,3Bに誘起される電圧を整流するために動作する。又、回生制御回路21は、FET4,5が整流回路を構成する回路素子として動作するときも、コンデンサ8の充電電圧が所定の電圧値に維持されるように、回生回路9に備えたFET22のスイッチング動作を制御する。それにより、トランス3の1次側と2次側の間で双方向の電力伝送を行なう場合にも、FET4,5のドレインソース間を安定した電圧レベルに保つことができる。同様に、図7に示したフルブリッジ方式の電流型絶縁コンバータでも、直流電源1と負荷59とを入れ替えて、整流回路57のスイッチ素子図示せずをスイッチング動作させることにより、トランス50の2次側回路から1次側回路に電力伝送を行なう双方向コンバータとして動作することができる。この場合、1次側のFET51~54からなるスイッチング回路は、整流回路としても動作することができる。そして、このFET51~54によるスイッチング回路が整流回路として動作するときにも、ダイオード56,コンデンサ8及び回生回路9からなる回路は、スナバ回路65として動作する。それにより、トランス50の1次側と2次側の間で双方向の電力伝送を行なう場合にも、各FET51~54のドレインソース間を安定した電圧レベルに保つことができる。さらに、スイッチング素子としてのFET4,5,51~54に代わって、例えばトランジスタを用いてもよい。この場合、上記説明中のゲート,ドレイン,ソースが、ベース,コレクタ,エミッタにそれぞれ対応する。"