"表示素子を含む複数の画素と、互いに異なる階調電位を保持する複数種類の電位線と、前記複数種類の電位線のうちの選択された1種の電位線の階調電位が前記表示素子に対して供給されるように、映像信号に基づいて各画素の表示駆動を行う駆動部とを備え、前記表示素子への印加電圧または印加電流の変動量に対する表示輝度の変動量に対応する輝度勾配が相対的に急峻である階調電位を保持する第1の電位線の抵抗値が、前記輝度勾配が相対的に緩やかである階調電位を保持する第2の電位線の抵抗値と比べて低くなっている表示装置。前記第1の電位線の配線幅が、前記第2の電位線の配線幅と比べて太くなっている請求項1に記載の表示装置。前記第1の電位線における少なくとも一部の配線の抵抗率が、前記第2の電位線の抵抗率と比べて低くなっている請求項1に記載の表示装置。前記第1の電位線が、前記第2の電位線と同一層内に形成され、前記第2の電位線と同一材料からなる高抵抗率配線と、前記第2の電位線と異なる層内において前記高抵抗率層と電気的に接続されるように形成され、前記第2の電位線よりも抵抗率の低い材料からなる低抵抗率配線とにより構成されている請求項3に記載の表示装置。前記低抵抗率配線が複数設けられると共に、これら複数の低抵抗率配線が、前記複数の画素に対して間引き配置されている請求項4に記載の表示装置。前記映像信号が複数ビットの信号からなり、各画素は、前記映像信号における各ビットの重み付けに対応した面積の表示領域を有する複数のサブ画素を含み、前記第1および第2の電位線がそれぞれ、前記映像信号における各ビットごとに個別に設けられると共に、高ビット側に対応する第1および第2の電位線の抵抗値が、低ビット側に対応する第1および第2の電位線の抵抗値以下となっている請求項1に記載の表示装置。前記高ビット側に対応する第1および第2の電位線の配線幅が、前記低ビット側に対応する第1および第2の電位線の配線幅以上の太さとなっている請求項6に記載の表示装置。前記複数種類の電位線が、黒階調電位を保持する黒電位線と、白階調電位を保持する白電位線とからなり、前記駆動部は、前記黒階調電位および前記白階調電位のうちの選択された一方の階調電位が前記表示素子に対して供給されるように、前記表示駆動を行う請求項1に記載の表示装置。前記第1の電位線が前記黒電位線であると共に、前記第2の電位線が前記白電位線である請求項8に記載の表示装置。各画素は、前記表示素子と、前記映像信号に基づいて前記1種の電位線の階調電位を選択し、前記表示素子へ供給する画素回路とを有する請求項1に記載の表示装置。前記画素回路は、前記映像信号を記憶する記憶回路を含む請求項10に記載の表示装置。前記表示素子が、液晶表示素子である請求項1に記載の表示装置。表示装置を備え、前記表示装置は、表示素子を含む複数の画素と、互いに異なる階調電位を保持する複数種類の電位線と、前記複数種類の電位線のうちの選択された1種の電位線の階調電位が前記表示素子に対して供給されるように、映像信号に基づいて各画素の表示駆動を行う駆動部とを有し、前記表示素子への印加電圧または印加電流の変動量に対する表示輝度の変動量に対応する輝度勾配が相対的に急峻である階調電位を保持する第1の電位線の抵抗値が、前記輝度勾配が相対的に緩やかである階調電位を保持する第2の電位線の抵抗値と比べて低くなっている電子機器。ところで、昨今における表示装置の大型化や高解像度化に伴い、特に上記のような画素回路を内蔵する表示装置では、例えば異物等による電極間の短絡などに起因して、製造の際の歩留まりが低下してしまうという問題があった。本開示はかかる問題点に鑑みてなされたもので、その目的は、製造の際の歩留まりを向上させることが可能な表示装置および電子機器を提供することにある。本開示の表示装置は、表示素子を含む複数の画素と、互いに異なる階調電位を保持する複数種類の電位線と、これら複数種類の電位線のうちの選択された1種の電位線の階調電位が表示素子に対して供給されるように、映像信号に基づいて各画素の表示駆動を行う駆動部とを備えたものである。表示素子への印加電圧または印加電流の変動量に対する表示輝度の変動量に対応する輝度勾配が相対的に急峻である階調電位を保持する第1の電位線の抵抗値は、上記輝度勾配が相対的に緩やかである階調電位を保持する第2の電位線の抵抗値と比べて低くなっている。本開示の電子機器は、上記本開示の表示装置を備えたものである。本開示の表示装置および電子機器では、複数種類の電位線のうちの選択された1種の電位線の階調電位が表示素子に対して供給されるように、映像信号に基づいて各画素の表示駆動が行われる。ここで、上記輝度勾配が相対的に急峻である階調電位を保持する第1の電位線の抵抗値が、上記輝度勾配が相対的に緩やかである階調電位を保持する第2の電位線の抵抗値と比べて低くなっている。これにより、例えば異物等に起因した電極間の短絡等が生じて、第1の電位線の電位輝度勾配が相対的に急峻である階調電位が変動した場合であっても、この第1の電位線の階調電位が供給された表示素子における表示輝度の変動が抑えられる。本開示の表示装置および電子機器によれば、上記輝度勾配が相対的に急峻である階調電位を保持する第1の電位線の抵抗値が、上記輝度勾配が相対的に緩やかである階調電位を保持する第2の電位線の抵抗値と比べて低くなるようにしたので、第1の電位線の電位が変動した場合であっても、この第1の電位線の階調電位が供給された表示素子における表示輝度の変動を抑えることができる。よって、例えば画素の線欠陥第1の電位線に沿った複数の画素の欠陥を回避して点欠陥で済ませること等ができ、製造の際の歩留まりを向上させることが可能となる。以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.実施の形態配線幅の相違により電位線の抵抗値同士を異ならせた例2.変形例変形例1構成材料抵抗率の相違により電位線の抵抗値同士を異ならせた例変形例2複数ビットの映像信号を用いて階調表示を行う場合の例3.適用例電子機器への適用例4.その他の変形例<実施の形態>[表示装置1の全体構成]図1は、本開示の一実施の形態に係る表示装置表示装置1の概略構成をブロック図で表わしたものである。表示装置1は、外部から供給される映像信号図示せずに基づいて映像表示を行うものであり、ここでは一例として、後述する液晶素子液晶素子LCを用いた液晶表示装置となっている。この表示装置1は、液晶表示パネル3およびバックライト4を備えている。バックライト4は、液晶表示パネル3に対して光を射出する光源部であり、例えば、冷陰極管CCFL;ColdCathodeFluorescentLampや、発光ダイオードLED;LightEmittingDiodeなどの発光素子を用いて構成されている。液晶表示パネル3は、例えばガラス等からなる基板上に、複数の画素10、走査線駆動回路121,122、信号線駆動回路13および接続用端子14を備えている。複数の画素10は、表示領域有効表示領域11内に配置され、走査線駆動回路121,122、信号線駆動回路13および接続用端子14はそれぞれ、この表示領域11の周縁外縁に位置する額縁領域非表示領域に配置されている。接続用端子14は、表示装置の外部との間で各種信号の配線同士を接続するための端子である。走査線駆動回路121,122および信号線駆動回路123駆動部は、接続用端子14を介して外部から入力された信号映像信号に基づいて、各画素10の表示駆動を行う回路である。これらの駆動回路は、詳細は後述するが、複数種類の電位線ここでは、後述する黒電位線LBおよび白電位線LWのうちの選択された1種の電位線の階調電位後述する黒階調電位または白階調電位が各画素10内の表示素子ここでは後述する液晶素子LCに対して供給されるように、表示駆動を行うようになっている。走査線駆動回路121,122はそれぞれ、水平ライン行方向に沿って延在する複数の走査線ゲート線Gを用いて、複数の画素10を水平ラインごとに順次選択することにより、駆動対象の画素10を線順次で選択する線順次走査を行う回路である。また、信号線駆動回路13は、垂直ライン列方向に沿って延在する複数の信号線データ線Sを用いて、駆動対象の画素10に対して映像信号を供給する回路である。この信号線Sには、ここでは2値Lロー信号0およびHハイ信号1の2値のデータデジタルデータからなる1ビットの映像信号が供給されるようになっている。複数の画素10は、上記した表示領域11内にマトリクス状に配置されている。[画素10の詳細構成]図2は、各画素10の回路構成例を表したものである。各画素10は、液晶素子LC表示素子および画素回路2を備えている。画素回路2は、TFTThinFilmTransistor素子Tr1および記憶回路メモリ回路21を有している。また、各画素10には、上記した走査線Gおよび信号線Sと、共通電位線対向電位線VCOMと、黒電位線LB第1の電位線および白電位線LW第2の電位線とが接続されている。黒電位線LBおよび白電位線LWは、互いに異なる階調電位を保持する複数種類ここでは2種類の電位線であり、水平ライン方向に沿って延在するように形成されている。黒電位線LBは、黒階調電位例えば、3V~4V程度を保持する電位線であり、白電位線LWは、白階調電位例えば、0V~1V程度を保持する電位線である。ここで、本実施の形態では、黒電位線LBの抵抗値が白電位線LWの抵抗値と比べて低くなるように設定されている。具体的には、黒電位線LBの配線幅が、白電位線LWの配線幅と比べて太くなっている。なお、この黒電位線LBおよび白電位線LWの各配線同士の関係の詳細については、後述する。液晶素子LCは、画素回路2による画素駆動に従って、表示動作を行うものである。この液晶素子LCは、例えばVAVerticalAlignmentモードやTNTwistedNematicモードの液晶を用いて構成されている。また、ここでは一例として、この液晶素子LCはノーマリーホワイトモードの液晶素子からなる。液晶素子LCの一端画素電極20側は、TFT素子Tr2およびTFT素子Tr3の各ドレインに接続され、他端対向電極側は共通電位線VCOMに接続されている。画素回路2は、信号線Sを介して供給される映像信号に基づいて、黒電位線LBおよび白電位線LWのうちの一方の電位線の階調電位黒階調電位または白階調電位を選択し、液晶素子LCを供給する回路である。TFT素子Tr1は、信号線Sから供給される映像信号を記憶回路21に対して供給するためのスイッチング素子であり、ここではN型のトランジスタとなっている。このTFT素子Tr1のゲートは走査線Gに接続され、ソースは信号線Sに接続されている。記憶回路21は、信号線SからTFT素子Tr1を介して入力された映像信号を記憶一時的に保持する回路ラッチ回路であり、ここでは6つのTFT素子Tr2~Tr7を有するSRAMStaticRandomAccessMemory回路からなる。これらのTFT素子Tr2~Tr7のうち、4つのTFT素子Tr2,Tr3,Tr4,Tr5はN型のトランジスタであり、2つのTFT素子Tr6,Tr7はP型のトランジスタである。TFT素子Tr2のゲートは、TFT素子Tr1のドレイン、TFT素子Tr4のゲート、TFT素子Tr6のゲート、TFT素子Tr5のドレインおよびTFT素子Tr7のドレインに接続されている。TFT素子Tr2のソースは白電位線LWに接続され、ドレインは画素電極20に接続されている。TFT素子Tr3のゲートは、TFT素子Tr5のゲート、TFT素子Tr7のゲート、TFT素子Tr4のドレインおよびTFT素子Tr6のドレインに接続されている。TFT素子Tr3のソースは黒電位線LBに接続され、ドレインは画素電極20に接続されている。TFT素子Tr4のソースおよびTFT素子Tr5のソースはそれぞれ、接地電位VSSに接続され、TFT素子Tr6のソースおよびTFT素子Tr7のソースはそれぞれ、電源電位VDDに接続されている。[表示装置1の作用効果]1.表示動作この表示装置1では、接続用端子14を介して外部から供給される入力信号に基づいて、走査線駆動回路121,122および信号線駆動回路13がそれぞれ、互いに同期した表示駆動動作を行う。具体的には、走査線駆動回路121,122はそれぞれ、走査線Gを用いて画素10を水平ラインごとに順次選択し、線順次走査を行う。また、信号線駆動回路13は、駆動対象の画素10に対して信号線Sを介して映像信号を供給する。そして、映像信号が供給された画素10では、バックライト4からの照明光が変調され、表示光として出射される。これにより、入力信号に基づく映像表示が表示装置1において行われる。ここで、図3および図4を参照して、各画素10における表示動作の詳細について説明する。なお、ここでは前述したように、液晶素子LCがノーマリーホワイトモードの液晶素子である場合の例について説明する。また、これらの図3および図4では、説明の便宜上、各TFT素子Tr1~Tr7をスイッチとして図示している。したがって、これらの図では、駆動対象の画素10であるとして、TFT素子Tr1がオン状態となっている。まず、図3に示したように、駆動対象の画素10に対して信号線SからH信号が供給された場合、その画素10では以下のようにして白表示がなされる。すなわち、TFT素子Tr1を介して、記憶回路21へH信号が供給されてラッチされる一時的に保持されるため、TFT素子Tr2,Tr4,Tr7がそれぞれオン状態となると共に、TFT素子Tr3,Tr5,Tr6がそれぞれオフ状態となる。したがって、図3中の矢印P11で示したように、白電位線LWの電位白階調電位が液晶素子LCの画素電極20へ供給され、液晶素子LCにおいて白表示がなされる。一方、図4に示したように、駆動対象の画素10に対して信号線SからL信号が供給された場合、その画素10では以下のようにして黒表示がなされる。すなわち、TFT素子Tr1を介して、記憶回路21へL信号が供給されてラッチされるため、白表示の場合とは逆に、TFT素子Tr3,Tr5,Tr6がそれぞれオン状態となると共に、TFT素子Tr2,Tr4,Tr7がそれぞれオフ状態となる。したがって、図4中の矢印P12で示したように、黒電位線LBの電位黒階調電位が液晶素子LCの画素電極20へ供給され、液晶素子LCにおいて黒表示がなされる。このようにして各画素10において、信号線Sを介して供給される映像信号に基づいて、黒電位線LBおよび白電位線LWのうちの一方の電位線の階調電位黒階調電位または白階調電位が選択的に液晶素子LCへ供給され、黒表示または白表示2色表示がなされる。なお、表示領域11内の複数の画素10が、カラーフィルタ等を用いて、例えば赤色R画素、緑色G画素および青色B画素の3原色の画素により構成されている場合には、各色の画素で2色表示が行われると、全体としては2×2×2=8色表示がなされることになる。2.特徴的部分の作用次に、図5~図8を参照して、液晶表示パネル3における特徴的部分の作用について詳細に説明する。まず、液晶表示パネル3では、製造時の工程不良等により混入した異物等に起因して、電極間の短絡ショートが生じる場合がある。すなわち、図5に示した例では、異物等に起因して、垂直ライン方向に沿って隣接する2つの画素10-1,10―2間で、画素電極20同士の短絡が生じている図5中の矢印P21参照。また、図6に示した例では、異物等に起因して、液晶素子LCにおける画素電極20側と対向電極側共通電位線VCOM側との短絡が生じている図6中の矢印P22参照。なお、図5では、図示の簡略化のため、液晶素子LCの図示を省略している。このような電極間の短絡が生じると、図5,図6中の矢印P21,P22から分かるように、黒電位線LBや白電位線LWの電位黒階調電位や白階調電位が変動するため、それに伴って以下説明する表示輝度の変動が生じ、製造の際の歩留まりが低下してしまうことになる。ここで、図7は、液晶素子LCに対する印加電圧と光の透過率表示輝度との関係表示特性の一例を表したものである。この図7の例では、印加電圧=0~0.7V程度の電圧範囲では、透過率が略一定0.40程度:白階調に対応となっていると共に、印加電圧=2.5~4.0V程度の電圧範囲においても、透過率が略一定0程度:黒階調に対応となっている。一方、それらの間の電圧範囲である、印加電圧=0.7~2.5V程度の電圧範囲では、白階調と黒階調との間で透過率が急峻に変化している。すなわち、この電圧範囲中間調に対応する電圧範囲では、印加電圧の変化変動量に対する透過率の変化変動量に対応する輝度勾配輝度傾斜が、急峻となっている。したがって、上記した電極間の短絡に起因した黒階調電位や白階調電位の変動本来の印加電圧からの変動が生じると、図7中の矢印P3B,P3Wで示したように、液晶素子LCにおける透過率表示輝度の変動が生じてしまう。特に、ここでは矢印P3B,P3Wから分かるように、白階調電位の変動による表示輝度の変動量よりも、黒階調電位の変動による表示輝度の変動量のほうが、相対的に大きくなっている。これは、白階調電位付近における輝度勾配と比べ、黒階調電位付近における輝度勾配のほうが相対的に急峻となっていることによる。そして、このような画素10における電極間の短絡に起因した輝度変動が生じると、その画素10単体での点欠陥には留まらず、黒電位線LWや白電位線LWに沿った1水平ライン分の複数の画素10における線欠陥となってしまい、製造の際の歩留まりが低下してしまう。なお、このような問題は、表示装置の大型化や高解像度化に伴い、本実施の形態のような画素回路を内蔵する表示装置では特に顕著に生じ得る。そこで本実施の形態では、上記した輝度勾配が相対的に急峻である階調電位ここでは黒階調電位を保持する電位線ここでは黒電位線LBの抵抗値が、輝度勾配が相対的に緩やかである階調電位ここでは白階調電位を保持する電位線ここでは白電位線LWの抵抗値と比べて低くなっている。すなわち、黒電位線LBの抵抗値をRB、白電位線LWの抵抗値をRWとすると、RB<RWとなっている。なお、このときの抵抗値の差はできるだけ大きいことが望ましく、抵抗値の比としては、例えば、RB:RW=1.0:1.5~1:10程度が挙げられる。具体的には、本実施の形態では図8に示したように、黒電位線LBの配線幅Wbが、白電位線LWの配線幅Wwと比べて太くなっているWb>Wwことにより、RB<RWとなっている。なお、このときの配線幅の差もできるだけ大きいことが望ましく、配線幅の比としては、例えば、Wb:Ww=1.5:1.0~10:1程度一例として、Wb:Ww=1.5:1.0が挙げられる。これにより本実施の形態では、上記したように、異物等に起因した電極間の短絡等が生じて黒電位線LBの電位黒階調電位:輝度勾配が相対的に急峻である階調電位が変動した場合であっても、この黒階調電位が供給された液晶素子LCにおける表示輝度の変動が抑えられる。以上のように本実施の形態では、輝度勾配が相対的に急峻である黒階調電位を保持する黒電位線LBの抵抗値RBが、輝度勾配が相対的に緩やかである白階調電位を保持する白電位線LWの抵抗値RWと比べて低くなるようにしたので、黒階調電位が変動した場合であっても、この黒階調電位が供給された液晶素子LCにおける表示輝度の変動を抑えることができる。よって、例えば画素10の線欠陥ここでは、黒電位線LBに沿った複数の画素10の欠陥を回避して点欠陥で済ませること等ができ、製造の際の歩留まりを向上させることが可能となると共に、表示画質を向上させることも可能となる。また、黒電位線LBの配線幅Wbが白電位線LWの配線幅Wwと比べて太くなっているWb>Wwことにより、RB<RWとなっているようにしたので、黒電位線LBや白電位線LWの構成材料等を変更することなく、これらの電位線を形成する際のマスクパターンの変更のみで対応することができ、簡易に実現することが可能となる。更に、例えば、黒電位線LBの配線幅Wbと白電位線LWの配線幅Wwとの合計値WbWwを、これらの配線幅が均等Wb=Wwとなっている従来のものと同等とすれば、表示領域11内での画素10の解像度を低下させることなく解像度を保持しつつ、上記の効果を得ることが可能となる。<変形例>続いて、上記実施の形態の変形例変形例1,2について説明する。なお、実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。[変形例1]図9は、変形例1に係る黒電位線黒電位線LB1,LB2の平面構成例を模式的に表したものである。まず、本変形例の表示装置1においても、上記実施の形態と同様に、輝度勾配が相対的に急峻である黒階調電位を保持する黒電位線LBの抵抗値RBが、輝度勾配が相対的に緩やかである白階調電位を保持する白電位線LWの抵抗値RWと比べて低くなっているRB<RW。ただし、本変形例では実施の形態とは異なり、黒電位線における少なくとも一部の配線の抵抗率が、白電位線LWの抵抗率と比べて低くなっていることにより、RB<RWとなっている。具体的には、本変形例では、黒電位線が、互いに配線の構成材料配線の抵抗率が異なると共に互いに異なる層に形成された、2つの配線黒電位線LB1,LB2から構成されている。詳細には、黒電位線LB1高抵抗率配線は、白電位線LW図9中に図示せずと同一層内に形成されると共に、この白電位線LWと同一材料例えば、モリブデンMo等からなる。この黒電位線LB1は、実施の形態で説明した黒電位線LBと同様に、各々が水平ライン方向に沿って延在するように、複数設けられている。一方、黒電位線LB2低抵抗率配線は、白電位線LWと異なる層内において、図示しないコンタクト等を介して黒電位線LB1と電気的に接続されるように形成されると共に、白電位線LWよりも抵抗率の低い材料例えば、アルミニウムAl等からなる。すなわち、黒電位線LB1および白電位線LWにおける抵抗率をρ1、黒電位線LB2における抵抗率をρ2とすると、ρ2<ρ1となっている。なお、このときの抵抗率の差もできるだけ大きいことが望ましく、抵抗率の比としては、例えば、ρ1:ρ2=10:1~100:1程度が挙げられる。この黒電位線LB2は、ここでは黒電位線LB1および白電位線LWとは異なり、各々が垂直ライン方向に沿って延在するように、複数設けられている。そして、本変形例では、これら複数の黒電位線LB2が、表示領域11内の複数の画素10に対して間引き配置されている。すなわち、水平ライン方向に沿った複数個の画素10に対して1つの黒電位線LB2の割合で、黒電位線LB2が配置されている。以上のように本変形例では、黒電位線における少なくとも一部の配線の抵抗率が、白電位線LWの抵抗率と比べて低くなっていることによって、RB<RWとなっているようにしたので、上記実施の形態と同様の作用により同様の効果を得ることが可能である。また、複数の黒電位線LB2が、表示領域11内の複数の画素10に対して間引き配置されているようにしたので、例えば、低抵抗率材料からなる黒電位線LB2の配線間での短絡不良等の発生を抑えることが可能となる。なお、本変形例では、互いに配線の構成材料配線の抵抗率が異なる2つの黒電位線LB1,LB2同士が、互いに異なる層に形成されている場合について説明したが、場合によっては、これらの黒電位線LB1,LB2同士が同一層内に形成されていてもよい。ただし、一般には、同一層内に構成材料が異なる複数の配線層を形成することは難しいあるいは、製造工程が複雑化してしまうことから、本変形例のように構成したほうが望ましいと言える。[変形例2]画素20Aの回路構成図10は、変形例2に係る画素画素10Aの回路構成例を模式的に表したものである。本変形例の表示装置1は、多ビット複数ビットの映像信号を用いて、各画素10Aにおいて多階調表示を行うようにしたものである。ここでは一例として、映像信号が2ビットの信号各ビットは、LまたはHの2値データからなるものとして説明する。すなわち、後述するように、2ビット×2階調黒階調および白階調=4階調の表示が各画素10Aにおいてなされるものとする。なお、図10では、図示の簡略化のため、液晶素子LCおよび共通電位線VCOMの図示を省略している。このことから、本変形例における各画素10Aは、低ビット側1ビット目の階調表示に用いられるサブ画素10ALと、高ビット側2ビット目の階調表示に用いられるサブ画素10AHとを有している複数のサブ画素構造。サブ画素10ALは、TFT素子Tr1Lと、画素電極20Lを含む液晶素子LCと、記憶回路21とを有している。同様に、サブ画素10AHは、TFT素子Tr1Hと、画素電極20Hを含む液晶素子LCと、記憶回路21とを有している。ここで、これらのサブ画素10AL,10AHは、映像信号における各ビットの重み付けに対応した面積の表示領域画素電極の面積に対応を有している。すなわち、ここでは、高ビット側のサブ画素10AHにおける画素電極20Hの面積SHは、低ビット側のサブ画素10ALにおける画素電極20Lの面積SLの2倍の大きさとなっているSH=2×SL。また、各画素10Aには、走査線G、信号線S、黒電位線LBおよび白電位線LWがそれぞれ、映像信号における各ビットごとに個別に接続されている。具体的には、低ビット側のサブ画素10ALには、走査線GL、信号線SL、黒電位線LBLおよび白電位線LWLが接続されている。また、高ビット側のサブ画素10AHには、走査線GH、信号線SH、黒電位線LBHおよび白電位線LWHが接続されている。なお、サブ画素10AL,10AHにおける各配線の接続態様は、実施の形態における画素10における接続態様と同様であるため、説明を省略する。画素10Aにおける表示動作このような構成により画素10Aでは、実施の形態と同様に液晶素子LCがノーマリーホワイトモードの液晶素子であるものとすると、図11に示したようにして表示動作が行われる。すなわち、まず、駆動対象の画素10に対して、信号線SHからL信号、信号線SLからL信号がそれぞれ供給された場合、サブ画素10AH画素電極20Hおよびサブ画素10AL画素電極20Lの双方において黒表示となる。したがって、この場合には、表示輝度が最も低い黒階調表示0階調目の表示となる。また、駆動対象の画素10に対して、信号線SHからL信号、信号線SLからH信号がそれぞれ供給された場合、サブ画素10AH画素電極20Hでは黒表示、サブ画素10AL画素電極20Lでは白表示となる。したがって、サブ画素10AH,10ALにおける画素電極20H,20Lの面積SH,SL同士の重み付けを考慮すると、この場合には、表示輝度が2番目に低い中間調グレイ表示1階調目の表示となる。駆動対象の画素10に対して、信号線SHからH信号、信号線SLからL信号がそれぞれ供給された場合、サブ画素10AH画素電極20Hでは白表示、サブ画素10AL画素電極20Lでは黒表示となる。したがって、サブ画素10AH,10ALにおける画素電極20H,20Lの面積SH,SL同士の重み付けを考慮すると、この場合には、表示輝度が2番目に高い中間調グレイ表示2階調目の表示となる。そして、駆動対象の画素10に対して、信号線SHからH信号、信号線SLからH信号がそれぞれ供給された場合、サブ画素10AH画素電極20Hおよびサブ画素10AL画素電極20Lの双方において白表示となる。したがって、この場合には、表示輝度が最も高い白階調表示3階調目の表示となる。このようにして本変形例では、複数ビットの映像信号を用いて各画素10Aにおいて多階調表示が行われる。特徴的部分の構成作用ここで、本変形例においても実施の形態と同様に、輝度勾配が相対的に急峻である黒階調電位を保持する黒電位線の抵抗値が、輝度勾配が相対的に緩やかである白階調電位を保持する白電位線の抵抗値と比べて低くなっている。具体的には、低ビット側のサブ画素10ALでは、黒電位線LBLの抵抗値RBLが、白電位線LWLの抵抗値RWLと比べて低くなっているRBL<RWL。同様に、高ビット側のサブ画素10AHでは、黒電位線LBHの抵抗値RBHが、白電位線LWHの抵抗値RWHと比べて低くなっているRBH<RWH。ここで、一例として実施の形態と同様に、配線幅の相違によって抵抗値を異ならせるとすると、低ビット側のサブ画素10ALでは、黒電位線LBLの配線幅WbLが、白電位線LWLの配線幅WwLと比べて太くなっているWbL>WwL。同様に、高ビット側のサブ画素10AHでは、黒電位線LBHの配線幅WbHが、白電位線LWHの配線幅WwHと比べて太くなっているWbH>WwH。また、本変形例では、高ビット側の黒電位線LBHの抵抗値RBHが、低ビット側の黒電位線LBLの抵抗値RBL以下となっているRBH≦RBL。同様に、高ビット側の白電位線LWHの抵抗値RWHが、低ビット側の白電位線LWLの抵抗値RWL以下となっているRWH≦RWL。ここで、一例として実施の形態と同様に、配線幅の相違によって抵抗値を異ならせるとすると、高ビット側の黒電位線LBHの配線幅WbHが、低ビット側の黒電位線LBLの配線幅WbL以上の太さとなっているWbH≧WbL。同様に、高ビット側の白電位線LWHの配線幅WwHが、低ビット側の白電位線LWLの配線幅WwL以上の太さとなっているWwH≧WwL。以上のことをまとめると、本変形例では、黒電位線LBL,LBHの抵抗値RBL,RBHおよび配線幅WbL,WbHと、白電位線LWL,LWHの抵抗値RWL,RWHおよび配線幅WwL,WwHとについて、例えば図12A~Cに示した条件式を満たす場合が挙げられる。すなわち、まず、図12Aに示した例では、以下の1式一例として以下の2式を満たしている。RBH<RBL<RWH<RWL......1WbH>WbL>WwH>WwL......2また、図12Bに示した例では、以下の3式一例として以下の4式を満たしている。RBH<RBL<RWH=RWL......3WbH>WbL>WwH=WwL......4更に、図12Cに示した例では、以下の5式一例として以下の6式を満たしている。RBH=RBL<RWH=RWL......5WbH=WbL>WwH=WwL......6以上のように本変形例では、RBH≦RBLおよびRWH≦RWLを満たすようにしたので、上記実施の形態における効果に加え、複数ビットの映像信号を用いて多階調表示を行う場合において特に以下の効果を得ることも可能となる。すなわち、まず、表示領域画素電極における面積の重み付けを考慮すると、高ビット側のサブ画素10AHにおける階調表示の際の輝度変動のほうが、低ビット側のサブ画素10ALにおける階調表示の際の輝度変動と比べて見え易い表示画質低下の影響が大きい。このことから、上記のように、高ビット側の電位線の抵抗値を、高ビット側の電位線の抵抗値以下望ましくは、高ビット側の電位線の抵抗値未満とすることによって、高ビット側での輝度変動を優先的に抑えることができ、表示画質を更に向上させることが可能となる。なお、本変形例では、実施の形態と同様に配線幅の相違によって電位線同士の抵抗値を異ならせる場合について説明したが、これには限られず、上記変形例1と同様に、抵抗率配線の構成材料の相違によって電位線同士の抵抗値を異ならせるようにしてもよい。また、本変形例では、映像信号が2ビットの信号からなる場合について説明したが、これには限られず、映像信号が3ビット以上の信号からなるようにしてもよい。<適用例>続いて、図13~図17を参照して、上記実施の形態および変形例で説明した表示装置1の適用例について説明する。上記実施の形態等の表示装置1は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置1は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。適用例1図13は、表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300が表示装置1により構成されている。適用例2図14は、表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420が表示装置1により構成されている。適用例3図15は、表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530が表示装置1により構成されている。適用例4図16は、表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。そして、この表示部640が表示装置1により構成されている。適用例5図17は、表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750が、表示装置1により構成されている。<その他の変形例>以上、実施の形態、変形例および適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、液晶素子LCがノーマリーホワイトモードの液晶素子からなる場合について説明したが、これには限られず、液晶素子LCがノーマリーブラックモードの液晶素子からなるようにしてもよい。この場合、前述した輝度勾配における黒電位線LBと白電位線LWとの関係が逆になる白階調電位のほうが、黒階調電位と比べて相対的に輝度勾配が急峻となる。したがって、この場合には、上記実施の形態等とは逆に、白電位線LW第1の電位線の抵抗値RWが、黒電位線LB第2の電位線の抵抗値RBと比べて低くなるようにすればよいRW<RB。また、上記実施の形態等では、複数種類の電位線が、黒階調電位を保持する黒電位線LBと白階調電位を保持する白電位線LWとの2種類の電位線からなる場合について説明したが、この場合には限られず、3種類以上の電位線を用いて映像表示を行ってもよい。更に、上記実施の形態等では、各画素内の記憶回路が、SRAM回路からなる場合について説明したが、これには限られず、例えばDRAMDynamicRandomAccessMemory等の他の記憶回路を用いてもよい。つまり、本技術は、複数種類の電位線から選択的に供給された電位に応じて表示素子の階調が決定される、あらゆる表示装置に対して適用し得る。加えて、上記実施の形態等実施の形態、変形例1,2等で説明した各構成を、任意に組み合わせてもよい。また、上記実施の形態等では、各画素における表示素子が液晶素子LCである場合液晶表示装置である場合について説明したが、この場合には限られない。すなわち、表示素子が、例えば有機EL素子等の他の表示素子から構成されていてもよい他の表示方式の表示装置であってもよい。なお、この有機EL素子の場合には、印加電圧または/および印加電流と表示輝度との関係によって、前述した輝度勾配が規定されることになる。すなわち、他の表示素子においても、上記実施の形態等で述べたのと同様、各電位線から供給される階調電位と、表示素子への印加電圧または印加電流の変動量に対する表示輝度の変動量に対応する輝度勾配の関係に応じて、各電位線の抵抗値を調整することで、本技術を適用可能である。なお、その場合の表示素子の輝度とは、自発光型の表示装置においては例えば各画素の発光強度、電気泳動型の電子ペーパーにおいては例えば各画素の明度といった形で、その表示素子の画素の特性に応じて規定し得る。なお、本技術は以下のような構成を取ることも可能である。1表示素子を含む複数の画素と、互いに異なる階調電位を保持する複数種類の電位線と、前記複数種類の電位線のうちの選択された1種の電位線の階調電位が前記表示素子に対して供給されるように、映像信号に基づいて各画素の表示駆動を行う駆動部とを備え、前記表示素子への印加電圧または印加電流の変動量に対する表示輝度の変動量に対応する輝度勾配が相対的に急峻である階調電位を保持する第1の電位線の抵抗値が、前記輝度勾配が相対的に緩やかである階調電位を保持する第2の電位線の抵抗値と比べて低くなっている表示装置。2前記第1の電位線の配線幅が、前記第2の電位線の配線幅と比べて太くなっている前記1に記載の表示装置。3前記第1の電位線における少なくとも一部の配線の抵抗率が、前記第2の電位線の抵抗率と比べて低くなっている前記1または2に記載の表示装置。4前記第1の電位線が、前記第2の電位線と同一層内に形成され、前記第2の電位線と同一材料からなる高抵抗率配線と、前記第2の電位線と異なる層内において前記高抵抗率層と電気的に接続されるように形成され、前記第2の電位線よりも抵抗率の低い材料からなる低抵抗率配線とにより構成されている前記3に記載の表示装置。5前記低抵抗率配線が複数設けられると共に、これら複数の低抵抗率配線が、前記複数の画素に対して間引き配置されている前記4に記載の表示装置。6前記映像信号が複数ビットの信号からなり、各画素は、前記映像信号における各ビットの重み付けに対応した面積の表示領域を有する複数のサブ画素を含み、前記第1および第2の電位線がそれぞれ、前記映像信号における各ビットごとに個別に設けられると共に、高ビット側に対応する第1および第2の電位線の抵抗値が、低ビット側に対応する第1および第2の電位線の抵抗値以下となっている前記1に記載の表示装置。7前記高ビット側に対応する第1および第2の電位線の配線幅が、前記低ビット側に対応する第1および第2の電位線の配線幅以上の太さとなっている前記6に記載の表示装置。8前記複数種類の電位線が、黒階調電位を保持する黒電位線と、白階調電位を保持する白電位線とからなり、前記駆動部は、前記黒階調電位および前記白階調電位のうちの選択された一方の階調電位が前記表示素子に対して供給されるように、前記表示駆動を行う前記1ないし7のいずれか1項に記載の表示装置。9前記第1の電位線が前記黒電位線であると共に、前記第2の電位線が前記白電位線である前記8に記載の表示装置。10各画素は、前記表示素子と、前記映像信号に基づいて前記1種の電位線の階調電位を選択し、前記表示素子へ供給する画素回路とを有する前記1ないし9のいずれか1項に記載の表示装置。11前記画素回路は、前記映像信号を記憶する記憶回路を含む前記10に記載の表示装置。12前記表示素子が、液晶表示素子である前記1ないし11のいずれか1項に記載の表示装置。13表示装置を備え、前記表示装置は、表示素子を含む複数の画素と、互いに異なる階調電位を保持する複数種類の電位線と、前記複数種類の電位線のうちの選択された1種の電位線の階調電位が前記表示素子に対して供給されるように、映像信号に基づいて各画素の表示駆動を行う駆動部とを有し、前記表示素子への印加電圧または印加電流の変動量に対する表示輝度の変動量に対応する輝度勾配が相対的に急峻である階調電位を保持する第1の電位線の抵抗値が、前記輝度勾配が相対的に緩やかである階調電位を保持する第2の電位線の抵抗値と比べて低くなっている電子機器。"