"電流の流通方向を一方向に制限する整流機能を有する第1流通規制要素、および電流の流通経路を開閉する開閉機能を有する第2流通規制要素の直列接続体が直流電圧源に接続されて且つ、前記第1流通規制要素および前記第2流通規制要素の接続点に誘導性負荷が接続された回路に適用され、前記第1流通規制要素は、前記整流機能を有する一対の整流素子である第1の整流素子および第2の整流素子の並列接続体を備え、前記第1の整流素子に順方向電流が流れることによる少数キャリアの蓄積量は、前記第2の整流素子に順方向電流が流れることによる少数キャリアの蓄積量よりも少なく、前記第1の整流素子の接合容量は、前記第2の整流素子の接合容量よりも大きく、前記第2の整流素子の順方向電流の減少期間およびリカバリ電流が流れる期間の少なくとも一方の期間に、前記第1の整流素子の接合容量の放電がなされるようにタイミング設定をするタイミング設定手段を備えることを特徴とする誘導性負荷の駆動回路。前記タイミング設定手段は、前記第2の整流素子、前記直流電圧源、および前記誘導性負荷を備えるループ経路のインダクタンスを、前記第1の整流素子、前記直流電圧源、および前記誘導性負荷を備えるループ経路のインダクタンスよりも大きく設定するインダクタンス設定手段であることを特徴とする請求項1記載の誘導性負荷の駆動回路。前記インダクタンス設定手段は、前記第1の整流素子および前記第2の整流素子のうち前記直流電圧源側の端子と、前記直流電圧源とを、インダクタンス素子を介して接続することで実現されていることを特徴とする請求項2記載の誘導性負荷の駆動回路。前記インダクタンス設定手段は、前記第1の整流素子および前記直流電圧源間の配線の長さよりも前記第2の整流素子および前記直流電圧源間の配線の長さを長くすることで実現されていることを特徴とする請求項2または3記載の誘導性負荷の駆動回路。前記第1の整流素子および前記第2の整流素子のうち前記直流電圧源側の端子と、前記直流電圧源に接続される配線パターンとがボンディングワイヤによって接続されており、前記第1の整流素子の前記直流電圧源側の端子に接続されるボンディングワイヤの長さよりも、前記第2の整流素子の前記直流電圧源側の端子に接続されるボンディングワイヤの長さの方が長いことを特徴とする請求項4記載の誘導性負荷の駆動回路。前記第1の整流素子および前記第2の整流素子のうち前記直流電圧源側の端子と、前記直流電圧源に接続される配線パターンとがボンディングワイヤによって接続されており、前記第1の整流素子の前記直流電圧源側の端子に接続されるボンディングワイヤと前記配線パターンとの接続位置が、前記第2の整流素子の前記直流電圧源側の端子に接続されるボンディングワイヤと前記配線パターンとの接続位置よりも前記直流電圧源側に配置されていることを特徴とする請求項4または5記載の誘導性負荷の駆動回路。前記インダクタンス設定手段は、前記第1の整流素子および前記第2の整流素子のうち前記誘導性負荷側の端子と、前記誘導性負荷とを、インダクタンス素子を介して接続することで実現されることを特徴とする請求項2~6のいずれか1項に記載の誘導性負荷の駆動回路。前記インダクタンス設定手段は、前記第1の整流素子および前記誘導性負荷間の配線の長さよりも前記第2の整流素子および前記誘導性負荷間の配線の長さを長くすることで実現されていることを特徴とする請求項2~7のいずれか1項に記載の誘導性負荷の駆動回路。前記第1の整流素子および前記第2の整流素子のうち前記誘導性負荷側の端子と、前記誘導性負荷に接続される配線パターンとがボンディングワイヤによって接続されており、前記第1の整流素子の前記誘導性負荷側の端子に接続されるボンディングワイヤの長さよりも、前記第2の整流素子の前記誘導性負荷側の端子に接続されるボンディングワイヤの長さの方が長いことを特徴とする請求項8記載の誘導性負荷の駆動回路。前記第1の整流素子および前記第2の整流素子のうち前記誘導性負荷側の端子と、前記誘導性負荷に接続される配線パターンとがボンディングワイヤによって接続されており、前記第1の整流素子の前記誘導性負荷側の端子に接続されるボンディングワイヤと前記配線パターンとの接続位置が、前記第2の整流素子の前記誘導性負荷側の端子に接続されるボンディングワイヤと前記配線パターンとの接続位置よりも前記誘導性負荷側に配置されていることを特徴とする請求項8または9記載の誘導性負荷の駆動回路。前記第1の整流素子は、ショットキーバリアダイオードであり、前記第2の整流素子は、P型半導体およびN型半導体を備えるダイオードであることを特徴とする請求項1~10のいずれか1項に記載の誘導性負荷の駆動回路。ところで、上記のようにフリーホイールダイオードとしてショットキーバリアダイオードとPiNダイオードとを並列接続したものを用いたとしても、必ずしもサージ電圧を低減できるとは限らないことが発明者らによって見出された。本発明は、上記課題を解決する過程でなされたものであり、その目的は、電流の流通方向を一方向に制限する整流機能を有する第1流通規制要素、および電流の流通経路を開閉する開閉機能を有する第2流通規制要素の直列接続体が直流電圧源に接続されて且つ、前記第1流通規制要素および前記第2流通規制要素の接続点に誘導性負荷が接続された回路に適用される新たな誘導性負荷の駆動回路を提供することにある。以下、上記課題を解決するための手段、およびその作用効果について記載する。請求項1記載の発明は、電流の流通方向を一方向に制限する整流機能を有する第1流通規制要素、および電流の流通経路を開閉する開閉機能を有する第2流通規制要素の直列接続体が直流電圧源に接続されて且つ、前記第1流通規制要素および前記第2流通規制要素の接続点に誘導性負荷が接続された回路に適用され、前記第1流通規制要素は、前記整流機能を有する一対の整流素子である第1の整流素子および第2の整流素子の並列接続体を備え、前記第1の整流素子に順方向電流が流れることによる少数キャリアの蓄積量は、前記第2の整流素子に順方向電流が流れることによる少数キャリアの蓄積量よりも少なく、前記第1の整流素子の接合容量は、前記第2の整流素子の接合容量よりも大きく、前記第2の整流素子の順方向電流の減少期間およびリカバリ電流が流れる期間の少なくとも一方の期間に、前記第1の整流素子の接合容量の放電がなされるようにタイミング設定をするタイミング設定手段を備えることを特徴とする。上記発明では、第1の整流素子と第2の整流素子とを備えることで、第2の整流素子のリカバリ電流を減少させることができ、ひいてはこれに起因したサージ電圧を低減することができる。しかも、タイミング設定手段を備えることで、第1の整流素子の接合容量が充電された後放電に転じた際に、放電電流を第2の整流素子を介して流すことができる。このため、駆動回路の寄生インダクタと接合容量との共振現象を抑制することができる。請求項2記載の発明は、請求項1記載の発明において、前記タイミング設定手段は、前記第2の整流素子、前記直流電圧源、および前記誘導性負荷を備えるループ経路のインダクタンスを、前記第1の整流素子、前記直流電圧源、および前記誘導性負荷を備えるループ経路のインダクタンスよりも大きく設定するインダクタンス設定手段であることを特徴とする。上記発明では、直流電流を流しつつもその位相をずらすことのできるインダクタンス成分の利用によって、タイミング設定手段を適切に構成することができる。請求項3記載の発明は、請求項2記載の発明において、前記インダクタンス設定手段は、前記第1の整流素子および前記第2の整流素子のうち前記直流電圧源側の端子と、前記直流電圧源とを、インダクタンス素子を介して接続することで実現されていることを特徴とする。タイミング設定手段に要求される位相のシフト量に応じたインダクタンスは、比較的大きくなりやすいため、配線長の調整のみによってタイミング設定手段に要求される位相のシフト量を満足することは、困難となる傾向がある。この点、上記発明では、インダクタンス素子を備えることで、インダクタンスを容易に大きくすることができる。請求項4記載の発明は、請求項2または3記載の発明において、前記インダクタンス設定手段は、前記第1の整流素子および前記直流電圧源間の配線の長さよりも前記第2の整流素子および前記直流電圧源間の配線の長さを長くすることで実現されていることを特徴とする。請求項5記載の発明は、請求項4記載の発明において、前記第1の整流素子および前記第2の整流素子のうち前記直流電圧源側の端子と、前記直流電圧源に接続される配線パターンとがボンディングワイヤによって接続されており、前記第1の整流素子の前記直流電圧源側の端子に接続されるボンディングワイヤの長さよりも、前記第2の整流素子の前記直流電圧源側の端子に接続されるボンディングワイヤの長さの方が長いことを特徴とする。請求項6記載の発明は、請求項4または5記載の発明において、前記第1の整流素子および前記第2の整流素子のうち前記直流電圧源側の端子と、前記直流電圧源に接続される配線パターンとがボンディングワイヤによって接続されており、前記第1の整流素子の前記直流電圧源側の端子に接続されるボンディングワイヤと前記配線パターンとの接続位置が、前記第2の整流素子の前記直流電圧源側の端子に接続されるボンディングワイヤと前記配線パターンとの接続位置よりも前記直流電圧源側に配置されていることを特徴とする。請求項7記載の発明は、請求項2~6のいずれか1項に記載の発明において、前記インダクタンス設定手段は、前記第1の整流素子および前記第2の整流素子のうち前記誘導性負荷側の端子と、前記誘導性負荷とを、インダクタンス素子を介して接続することで実現されることを特徴とする。タイミング設定手段に要求される位相のシフト量に応じたインダクタンスは、比較的大きくなりやすいため、配線長の調整のみによってタイミング設定手段に要求される位相のシフト量を満足することは、困難となる傾向がある。この点、上記発明では、インダクタンス素子を備えることで、インダクタンスを容易に大きくすることができる。請求項8記載の発明は、請求項2~7のいずれか1項に記載の発明において、前記インダクタンス設定手段は、前記第1の整流素子および前記誘導性負荷間の配線の長さよりも前記第2の整流素子および前記誘導性負荷間の配線の長さを長くすることで実現されていることを特徴とする。請求項9記載の発明は、請求項8記載の発明において、前記第1の整流素子および前記第2の整流素子のうち前記誘導性負荷側の端子と、前記誘導性負荷に接続される配線パターンとがボンディングワイヤによって接続されており、前記第1の整流素子の前記誘導性負荷側の端子に接続されるボンディングワイヤの長さよりも、前記第2の整流素子の前記誘導性負荷側の端子に接続されるボンディングワイヤの長さの方が長いことを特徴とする。請求項10記載の発明は、請求項8または9記載の発明において、前記第1の整流素子および前記第2の整流素子のうち前記誘導性負荷側の端子と、前記誘導性負荷に接続される配線パターンとがボンディングワイヤによって接続されており、前記第1の整流素子の前記誘導性負荷側の端子に接続されるボンディングワイヤと前記配線パターンとの接続位置が、前記第2の整流素子の前記誘導性負荷側の端子に接続されるボンディングワイヤと前記配線パターンとの接続位置よりも前記誘導性負荷側に配置されていることを特徴とする。請求項11記載の発明は、請求項1~10のいずれか1項に記載の発明において、前記第1の整流素子は、ショットキーバリアダイオードであり、前記第2の整流素子は、P型半導体およびN型半導体を備えるダイオードであることを特徴とする。<第1の実施形態>以下、本発明にかかる誘導性負荷の駆動回路を車載主機を駆動対象とする駆動回路に適用した第1の実施形態について、図面を参照しつつ説明する。図1に、本実施形態にかかるシステム構成を示す。図示されるモータジェネレータ10は、車載主機であり、その回転子が駆動輪に機械的に連結されている。モータジェネレータ10としては、たとえば3相同期機等を採用することができる。モータジェネレータ10は、インバータINVおよびコンバータCNVを介して高電圧バッテリ12に接続されている。高電圧バッテリ12は、正常時におけるその開放端電圧がたとえば百V以上となるものである。インバータINVは、スイッチング素子Swpおよびスイッチング素子Swnの直列接続体を3組備えており、これらの接続点のそれぞれには、モータジェネレータ10のU相、V相およびW相のそれぞれが接続されている。一方、コンバータCNVは、コンデンサ15と、コンデンサ15に並列接続されるスイッチング素子Swpおよびスイッチング素子Swnの直列接続体と、スイッチング素子Swpおよびスイッチング素子Swnの接続点と高電圧バッテリ12の正極との間に接続されるインダクタ14とを備えている。なお、高電圧バッテリ12には、コンデンサ13が並列接続されている。上記スイッチング素子Swp,Swnは、いずれも絶縁ゲートバイポーラトランジスタIGBTによって構成されている。また、スイッチング素子Sw=p,nには、フリーホイールダイオードが並列接続されている。ここで、本実施形態では、フリーホイールダイオードを、ショットキーバリアダイオードDSBおよびPiNダイオードDPNの並列接続体とする。なお、本実施形態では、スイッチング素子Swp、PiNダイオードDPNpおよびショットキーバリアダイオードDSBpは、配線Lpを介して高電位側のバスバBpに接続され、スイッチング素子Swn、PiNダイオードDPNnおよびショットキーバリアダイオードDSBnは、配線Lnを介して低電位側のバスバBnに接続されている。また、スイッチング素子Swp、PiNダイオードDPNpおよびショットキーバリアダイオードDSBpの並列接続体と、スイッチング素子Swn、PiNダイオードDPNnおよびショットキーバリアダイオードDSBnの並列接続体とは、配線Loを介してバスバBoに接続されている。上記PiNダイオードDPNは、P型半導体およびN型半導体の間に真性半導体を挟んだ3層構造の半導体である。一方、ショットキーバリアダイオードDSBは、金属と半導体との2層によって生じるショットキー障壁を利用したものである。ここで、PiNダイオードDPNは、少数キャリアと多数キャリアとの双方によって電荷を移動させるものである一方、ショットキーバリアダイオードDSBは、多数キャリアのみによって電荷を移動させるものである。このため、順方向電流が流れることにより、PiNダイオードDPNにおいては少数キャリアの蓄積が生じる一方、ショットキーバリアダイオードDSBにおいては、少数キャリアの蓄積現象は無視できる生じない。これに対し、順方向バイアスから逆方向バイアスに切り替えられた際のショットキーバリアダイオードDSBの接合容量は、PiNダイオードDPNと比較して大きい。本実施形態では、PiNダイオードDNPとショットキーバリアダイオードDSBとの協働で、順方向バイアスの印加から逆方向バイアスの印加に切り替えられた際のサージ電圧を低減すべく、PiNダイオードDNPの電気経路のインダクタンスを、ショットキーバリアダイオードDSBの電気経路のインダクタンスよりも大きくなるように設定した。これは、図2に示すシミュレーション結果に基づく設定である。図2a~図2fのそれぞれは、先の図1に示す回路において、PiNダイオードDPNpを配線Lp,Loに接続する経路PiNダイオードDPNnを配線Ln,Loに接続する経路について、そのインダクタンスを様々に設定した場合を示している。この際、ショットキーバリアダイオードDSBpを配線Lp,Loに接続する経路ショットキーバリアダイオードDSBnを配線Ln,Loに接続する経路のインダクタンスは、図2aにおけるPiNダイオードDPNpを配線Lp,Loに接続する経路PiNダイオードDPNnを配線Ln,Loに接続する経路のインダクタンスに固定した。なお、図中、ショットキーバリアダイオードDSBを流れる電流を電流IDSBとし、PiNダイオードDPNを流れる電流を電流IDPNとし、IDSBIDPN=Iとした。また、スイッチング素子Swp,Swnのうちターンオンしない側の電圧を電圧VIGBTとした。図示されるように、PiNダイオードDPNを配線Lo,Lに接続する経路のインダクタンスを、ショットキーバリアダイオードDSBを配線Lo,Lに接続する経路のインダクタンスよりも大きくすることで、サージ電圧の低減効果が生じることがわかる。発明者らは、その理由を次のように考えた。図3aに示すように、PiNダイオードDPNpおよびショットキーバリアダイオードDSBpに順方向電流が流れる状況下、図3bに示すように、スイッチング素子Swnをオン状態に切り替えることを考える。この場合、スイッチング素子Swnの入力端子および出力端子間の電圧が低下するに伴って、PiNダイオードDPNpおよびショットキーバリアダイオードDSBpの逆方向バイアスが大きくなる。そしてこれにより、順方向電流が減少しやがてゼロになることで、図3bに示すように、逆方向電流が流れる。ここで、PiNダイオードDPNpに逆方向電流が流れるのは、順方向電流が流れていた際の少数キャリアの蓄積に起因したものであり、逆方向電流はリカバリ電流である。一方、ショットキーバリアダイオードDSBpを介して逆方向電流が流れるのは、ショットキーバリアダイオードDSBpの接合容量が充電されることによるものであり、逆方向電流は充電電流である。上記逆方向電流が流れ、これが増加することで、バスバBpの寄生インダクタplに逆起電圧が生じるものの、この逆起電圧は、スイッチング素子Swpおよびスイッチング素子Swnの直列接続体の印加電圧を減少させる極性を有する。一方、ショットキーバリアダイオードDSBpの接合容量の充電電圧が上昇することで、ショットキーバリアダイオードDSBpの接合容量の電荷が放電される。この放電電流が寄生インダクタplに流れる場合、寄生インダクタplには、逆起電圧が生じる。この逆起電圧は、スイッチング素子Swpおよびスイッチング素子Swnの直列接続体の印加電圧を増加させる極性を有する。このように、ショットキーバリアダイオードDSBpの接合容量の充電電荷の放電先がバスバBo側になる場合、寄生インダクタplと接合容量との共振現象によって、スイッチング素子Swpおよびスイッチング素子Swnの直列接続体の両端の電圧が大きく変動する。これが、図2aに示す現象を生じさせる一因であると考えられる。これに対し、図3cに示すように、接合容量の充電電荷がPiNダイオードDPNpのリカバリ電流の流通経路を介して放電される場合、接合容量の充電電荷の放電に伴って寄生インダクタplにエネルギが蓄積される事態を抑制または回避することができる。このため、接合容量と寄生インダクタplとの共振現象を抑制または回避することができる。実際、図2aに示す例では、ショットキーバリアダイオードDSBを流れる順方向電流がゼロとなることで接合容量が充電されるよりも随分前に、PiNダイオードDPNの順方向電流がゼロとなることでリカバリ電流が流れている。このため、ショットキーバリアダイオードDSBの接合容量の放電に際して、PiNダイオードDPNのリカバリ電流が小さく、接合容量の放電経路としてPiNダイオードDPNを利用することが制限されている。これに対し、図2b~図2fにおいては、接合容量の充電電荷の放電開始がPiNダイオードDPNの順方向電流の減少期間となっている。このため、接合容量の放電電荷をPiNダイオードDPNの順方向電流の減少やリカバリ電流によって補償することができ、ひいては、接合容量の放電電荷が寄生インダクタplに充電される事態を好適に抑制することができる。そしてこれにより、ショットキーバリアダイオードDSBの接合容量と寄生インダクタplとの共振現象に起因したサージ電圧を好適に抑制することができる。また、PiNダイオードDPNのリカバリ電流が減少する際に生じるサージ電圧については、リカバリ電流の量を減少させることで低減することができる。すなわち、リカバリ電流は、順方向電流の大きさが小さくなることで減少させることができる。そして、これは、ショットキーバリアダイオードDSBを並列接続することで可能となる。ショットキーバリアダイオードDSBの順方向電流とPiNダイオードDPNの順方向電流とは、図4に示すように、互いの順方向電圧降下Vfが同一となるように分担される。このため、ショットキーバリアダイオードDSBおよびPiNダイオードDPNの順方向電流と順方向電圧降下との関係を適宜調節することで、PiNダイオードDPNの順方向電流の割合を適宜選択することができる。そしてこれにより、PiNダイオードDPNのリカバリ電流を減少させることができることから、同一のスイッチング速度の場合、リカバリ電流の減少速度を低減することができ、ひいてはリカバリ電流の減少に起因したサージ電圧を低減することができる。図5に、上記観点を踏まえた本実施形態にかかる回路構成を示す。図示されるように、基板PBには、スイッチング素子Swpを構成する半導体チップTIp、ショットキーバリアダイオードDSBpを構成する半導体チップTSpおよびPiNダイオードDPNpを構成する半導体チップTDpが形成されている。そして、半導体チップTIpのコレクタ領域図中、裏面側と、半導体チップTSpおよび半導体チップTDpのそれぞれのカソード領域図中、裏面側とは、配線パターンによって形成されたコレクタ端子CTpに接続されている。また、基板PBには、スイッチング素子Swnを構成する半導体チップTIn、ショットキーバリアダイオードDSBnを構成する半導体チップTSnおよびPiNダイオードDPNnを構成する半導体チップTDnが形成されている。そして、半導体チップTInのコレクタ領域図中、裏面側と、半導体チップTSnおよび半導体チップTDnのそれぞれのカソード領域図中、裏面側とは、配線パターンによって形成されたコレクタ端子CTnに接続されている。上記半導体チップTIp,TInのそれぞれのゲート領域は、各別のボンディングワイヤWgを介して、配線パターンによって形成された各別のゲート端子GTに接続されている。また、半導体チップTIpのエミッタ領域は、ボンディングワイヤWIを介してコレクタ端子CTnに接続され、半導体チップTSpのアノード領域は、ボンディングワイヤWSを介してコレクタ端子CTnに接続され、半導体チップTDpのアノード領域は、ボンディングワイヤWDを介してコレクタ端子CTnに接続されている。一方、半導体チップTInのエミッタ領域は、ボンディングワイヤWIを介して、配線パターンによって形成されたエミッタ端子ETに接続され、半導体チップTSnのアノード領域は、ボンディングワイヤWSを介してエミッタ端子ETに接続され、半導体チップTDpのアノード領域は、ボンディングワイヤWDを介してエミッタ端子ETに接続されている。上記コレクタ端子CTpのうち、半導体チップTIp側に、高電位側のバスバBpに接続されるボンディングワイヤ配線Lpが接続されている。また、上記コレクタ端子CTnのうち、半導体チップTIn側に、バスバBoに接続されるボンディングワイヤ配線Loが接続されている。さらに、エミッタ端子ETのうち、ボンディングワイヤWIの接続箇所側に、低電位側のバスバBnに接続されるボンディングワイヤ配線Lnが接続されている。こうした回路構成において、本実施形態では、PiNダイオードDPNの経路の寄生インダクタのインダクタンスを増大させるインダクタンス設定手段が、次のようにして構成されている。すなわち、まず第1に、ボンディングワイヤWDの長さを、ボンディングワイヤWSの長さよりも長くしている。これにより、半導体チップTDpのエミッタ領域とコレクタ端子CTnとの間の電気経路の寄生インダクタのインダクタンスが、半導体チップTSpのエミッタ領域とコレクタ端子CTnとの間の電気経路の寄生インダクタのインダクタンスよりも大きくなる。同様に、半導体チップTDnのエミッタ領域とエミッタ端子ETとの間の電気経路の寄生インダクタのインダクタンスが、半導体チップTSnのエミッタ領域とエミッタ端子ETとの間の電気経路の寄生インダクタのインダクタンスよりも大きくなる。さらに、バスバBpに接続される配線Lpとコレクタ端子CTpとの接続箇所を、半導体チップTSpの方が半導体チップTDpよりも近くなるように設定した。これにより、半導体チップTDpとバスバBpとの間の電気経路の寄生インダクタのインダクタンスが、半導体チップTSpとバスバBpとの間の電気経路の寄生インダクタのインダクタンスよりも大きくなる。また、バスバBoに接続される配線Loとコレクタ端子CTnとの接続箇所を、半導体チップTSnの方が半導体チップTDnよりも近くなるように設定した。これにより、半導体チップTDnや半導体チップTDpとバスバBoとの間の電気経路の寄生インダクタのインダクタンスが、半導体チップTSnや半導体チップTSpとバスバBnとの間の電気経路の寄生インダクタのインダクタンスよりも大きくなる。また、バスバBnに接続される配線Lnとエミッタ端子ETとの接続箇所を、ボンディングワイヤWSとエミッタ端子ETとの接続箇所の方がボンディングワイヤWDとエミッタ端子ETとの接続箇所よりも近くなるように設定した。これにより、半導体チップTDnとバスバBnとの間の電気経路の寄生インダクタのインダクタンスが、半導体チップTSnとバスバBnとの間の電気経路の寄生インダクタのインダクタンスよりも大きくなる。<第2の実施形態>以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。図6に、本実施形態にかかる回路構成を示す。なお、図6において、先の図5に示した部材に対応するものについては、便宜上同一の符号を付している。本実施形態では、ボンディングワイヤWDの長さとボンディングワイヤWSの長さとの間に特に差を設けない。これに対し、以下の設定については、先の第1の実施形態と同様とする。すなわち、第1に、バスバBpに接続される配線Lpとコレクタ端子CTpとの接続箇所を、半導体チップTSpの方が半導体チップTDpよりも近くなるようにする設定である。第2に、バスバBoに接続される配線Loとコレクタ端子CTnとの接続箇所を、半導体チップTSnの方が半導体チップTDnよりも近くなるようにする設定である。第3に、バスバBnに接続される配線Lnとエミッタ端子ETとの接続箇所を、ボンディングワイヤWSとの接続箇所の方がボンディングワイヤWDとの接続箇所よりも近くなるようにする設定である。これは、第1に、配線Lpを半導体チップTIp側に配置し、配線Loを半導体チップTIn側に配置し、配線LnをボンディングワイヤWIとエミッタ端子ETとの接続箇所側に配置することで実現されている。特に、本実施形態では、半導体チップTDと半導体チップTSとの間の距離を、半導体チップTIと半導体チップTSとの間の距離よりも長くする。これにより、半導体チップTDpとバスバBpとの間の電気経路の寄生インダクタのインダクタンスが、半導体チップTSpとバスバBpとの間の電気経路の寄生インダクタのインダクタンスよりも大きくなる。また、半導体チップTDnや半導体チップTDpとバスバBoとの間の電気経路の寄生インダクタのインダクタンスが、半導体チップTSnや半導体チップTSpとバスバBoとの間の電気経路の寄生インダクタのインダクタンスよりも大きくなる。また、半導体チップTDnとバスバBnとの間の電気経路の寄生インダクタのインダクタンスが、半導体チップTSnとバスバBnとの間の電気経路の寄生インダクタのインダクタンスよりも大きくなる。<第3の実施形態>以下、第3の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。図7に、本実施形態にかかる回路構成を示す。なお、図7において、先の図5に示した部材に対応するものについては、便宜上同一の符号を付している。本実施形態では、ボンディングワイヤWDの長さをボンディングワイヤWSの長さよりも長くすることに代えて、半導体チップTDpとコレクタ端子CTnとの間の電気経路と、半導体チップTDnとエミッタ端子ETとの間の電気経路とのそれぞれに、インダクタンス素子20を備える。すなわち、半導体チップTDpのエミッタ領域は、インダクタンス素子20に接触する電極30にボンディングワイヤWD1を介して接続され、この電極30は、ボンディングワイヤWD2を介してコレクタ端子CTnに接続されている。また、半導体チップTDnのエミッタ領域は、インダクタンス素子20に接触する電極30にボンディングワイヤWD1を介して接続され、この電極30は、ボンディングワイヤWD2を介してエミッタ端子ETに接続されている。このように、インダクタンス素子20を備えることで、半導体チップTDpとコレクタ端子CTnとの間の電気経路や、半導体チップTDnとエミッタ端子ETとの間の電気経路のインダクタンスを十分に大きくすることができる。これに対し、配線の寄生インダクタンスを過度に大きくする場合、配線長ボンディングワイヤWD等の長さを過度に長くする必要が生じ、ひいては配線抵抗等による損失増大につながったり、回路規模の増大を招いたりする懸念が生じる。このため、インダクタンス素子20を設けることは、電気経路のインダクタンスをある程度大きくするうえでは特に有効な設定となる。<第4の実施形態>以下、第4の実施形態について、先の第3の実施形態との相違点を中心に図面を参照しつつ説明する。図8に、本実施形態にかかる回路構成を示す。なお、図8において、先の図7に示した部材に対応するものについては、便宜上同一の符号を付している。図示されるように、本実施形態では、インダクタンス素子20を、基板PBに対して外付けした。詳しくは、インダクタンス素子20を、基板PBの外部の電極40上に形成し、ボンディングワイヤWD1,WD2を用いて、半導体チップTDp,TDnやエミッタ端子ETに接続した。<その他の実施形態>なお、上記各実施形態は、以下のように変更して実施してもよい。インダクタンス設定手段について上記第1の実施形態図5において、ボンディングワイヤWDのみによってインダクタンスを十分に確保できるなら、ショットキーバリアダイオードDSBが形成された半導体チップTSとPiNダイオードDPNが形成されたチップTDとの配置を逆としてもよい。同様の理由から、第3の実施形態図7や第4の実施形態図8において、ショットキーバリアダイオードDSBが形成された半導体チップTSとPiNダイオードDPNが形成されたチップTDとの配置を逆としてもよい。上記第1の実施形態図5や第2の実施形態図6では、PiNダイオードDPNのアノード側の配線長を長く設定することでインダクタンス設定手段を構成したが、カソード側であってもよく、また双方であってもよい。上記第3の実施形態図7や第4の実施形態図8では、PiNダイオードDPNのアノード側にインダクタンス素子20を接続したが、カソード側であってもよく、また双方であってもよい。インダクタンス素子20を備えるものや、配線長を調節するものに限らない。たとえば配線の断面積を、ショットキーバリアダイオードDSB用とPiNダイオードDPN用とで相違させるものであってもよい。PiNダイオードDPNのリカバリ電流がピークとなるタイミングを、ショットキーバリアダイオードDSBの接合容量の放電電流がピークとなるタイミングよりも遅延させる手段に限らない。これらのピークのタイミングの前後関係が逆転したとしても、PiNダイオードDPNのリカバリ電流が流れる期間に、ショットキーバリアダイオードDSBの接合容量の放電図3cがなされるなら、共振現象を抑制することはできる。タイミング設定手段についてバスバBoおよびバスバB=p,nとPiNダイオードDPNとの間の電気経路のインダクタンスの方がバスバBoおよびバスバBとショットキーバリアダイオードDSBとの間の電気経路のインダクタンスよりも大きく設定するものインダクタンス設定手段などに限らない。たとえば、ショットキーバリアダイオードDSB=p,nとPiNダイオードDPNのオン抵抗等の設定によって、PiNダイオードDPNのリカバリ電流が流れる期間に、ショットキーバリアダイオードDSBの接合容量の放電図3cがなされるように調整するものであってもよい。第1の整流素子、第2の整流素子について第1の整流素子がショットキーバリアダイオードDSB=p,nであって且つ、第2の整流素子がPiNダイオードDPNであるものに限らない。要は、第2の整流素子として、接合容量が比較的小さいものの少数キャリアの蓄積量が多くなるものを採用するなら、リカバリ電流に起因したサージを抑制するうえで、少数キャリアの蓄積量の少ない第1の整流素子を並列接続することが有効である。この際、第1の整流素子の接合容量が大きいなら、共振に起因したサージを抑制すべくタイミング設定手段を設けることが有効である。第1流通規制要素、第2流通規制要素についてたとえば、先の図1に示したコンバータCNVにおいて、高電位側のスイッチング素子Swpを削除することで昇圧チョッパ回路を構成してもよい。この場合、第1流通規制要素が、ショットキーバリアダイオードDSBpおよびPiNダイオードDPNpの並列接続体となり、第2流通規制要素が、スイッチング素子Swn,ショットキーバリアダイオードDSBnおよびPiNダイオードDPNnの並列接続体となる。またたとえば、先の図1に示したコンバータCNVにおいて、低電位側のスイッチング素子Swnを削除することで降圧チョッパ回路を構成してもよい。誘導性負荷についてモータジェネレータ10としては、車載主機に限らない。コンバータCNVを構成するインダクタ14や、モータジェネレータ10の固定子巻線に限らない。たとえば、高電圧バッテリ12の電圧を降圧して車載補機バッテリに印加する降圧コンバータのインダクタであってもよい。"