複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、前記複数の発光チップを実装する実装基板と、前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備える発光装置。前記複数の発光チップは、それぞれが少なくとも1個の発光チップを備える複数の発光チップ組に分けられ、前記転送信号を出力する前記緩衝増幅器が当該発光チップ組毎に設けられていることを特徴とする請求項1に記載の発光装置。前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記発光素子に対して、前記発光装置を駆動する複数の駆動手段において、少なくとも、それぞれ設定された光量を補正する補正値を含む制御用データの組を複数格納する記憶部材をさらに備えることを特徴とする請求項1または2に記載の発光装置。前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の発光素子を点灯させるために、それぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項1ないし3のいずれか1項に記載の発光装置。前記ケーブルは、フレキシブルフラットケーブルであることを特徴とする請求項4に記載の発光装置。複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備えた発光手段と、前記発光手段から照射される光を結像させる光学手段とを備えたことを特徴とするプリントヘッド。像保持体と、前記像保持体を帯電する帯電手段と、複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備えた発光手段と、前記発光手段の前記緩衝増幅器に転送信号を送信するとともに、前記複数の発光チップのそれぞれの発光チップに、当該発光チップのオン状態の転送素子によって指定された発光素子の点灯または非点灯を制御する点灯信号を送信する駆動手段と、前記発光手段から照射される光を結像させる光学手段と、前記発光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えたことを特徴とする画像形成装置。前記発光手段は、前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記発光素子に対して、当該発光手段を駆動する複数の駆動手段において、少なくとも、それぞれ設定された光量を補正する補正値を含む制御用データの組を複数格納する記憶部材をさらに備え、前記駆動手段は、前記記憶部材に格納された前記制御用データの組から、当該駆動手段において設定された補正値を読み出し、当該補正値に基づいて、前記点灯信号を送信することを特徴とする請求項7に記載の画像形成装置。前記発光手段と前記駆動手段とは、前記複数の発光チップのそれぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項7または8に記載の画像形成装置。ところで、発光素子を配列したLPH等を用いた発光装置においては、個々の発光素子の光量を補正することが行われる。しかし、使用条件等によって光量を補正するデータ補正データ等が異なっても、発光装置の構成が共通で安定に動作することが求められている。本発明は、安定に動作し共通化が図れる発光装置等を提供することを目的とする。請求項1に記載の発明は、複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、前記複数の発光チップを実装する実装基板と、前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備える発光装置である。請求項2に記載の発明は、前記複数の発光チップは、それぞれが少なくとも1個の発光チップを備える複数の発光チップ組に分けられ、前記転送信号を出力する前記緩衝増幅器が当該発光チップ組毎に設けられていることを特徴とする請求項1に記載の発光装置である。請求項3に記載の発明は、前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記発光素子に対して、前記発光装置を駆動する複数の駆動手段において、少なくとも、それぞれ設定された光量を補正する補正値を含む制御用データの組を複数格納する記憶部材をさらに備えることを特徴とする請求項1または2に記載の発光装置である。請求項4に記載の発明は、前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の発光素子を点灯させるために、それぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項1ないし3のいずれか1項に記載の発光装置である。請求項5に記載の発明は、前記ケーブルは、フレキシブルフラットケーブルであることを特徴とする請求項4に記載の発光装置である。請求項6に記載の発明は、複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備えた発光手段と、前記発光手段から照射される光を結像させる光学手段とを備えたことを特徴とするプリントヘッドである。請求項7に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備えた発光手段と、前記発光手段の前記緩衝増幅器に転送信号を送信するとともに、前記複数の発光チップのそれぞれの発光チップに、当該発光チップのオン状態の転送素子によって指定された発光素子の点灯または非点灯を制御する点灯信号を送信する駆動手段と、前記発光手段から照射される光を結像させる光学手段と、前記発光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えたことを特徴とする画像形成装置である。請求項8に記載の発明は、前記発光手段は、前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記複数の発光素子に対して、当該発光手段を駆動する複数の駆動手段において、少なくとも、それぞれ設定された光量を補正する補正値を含む制御用データの組を複数格納する記憶部材をさらに備え、前記駆動手段は、前記記憶部材に格納された前記制御用データの組から、当該駆動手段において設定された補正値を読み出し、当該補正値の組に基づいて、前記点灯信号を送信することを特徴とする請求項7に記載の画像形成装置である。請求項9に記載の発明は、前記発光手段と前記駆動手段とは、前記複数の発光チップのそれぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項7または8に記載の画像形成装置である。請求項1の発明によれば、緩衝増幅器を備えない場合に比べ、発光装置がより安定に動作し共通化が図れる。請求項2の発明によれば、本構成を用いない場合に比べ、発光装置がさらに安定に動作する。請求項3の発明によれば、本構成を用いない場合に比べ、発光装置のより共用化が図れる。請求項4の発明によれば、本構成を用いない場合に比べ、発光装置がさらに安定に動作する。さらにノイズ放射を低減できる。請求項5の発明によれば、本構成を用いない場合に比べ、発光装置に安価なケーブルが使用できる。請求項6の発明によれば、本構成を用いない場合に比べ、プリントヘッドがより安定に動作し共通化が図れる。請求項7の発明によれば、本構成を用いない場合に比べ、画像形成装置がより安価に構成できる。請求項8の発明によれば、本構成を用いない場合に比べ、発光手段をより共通にした画像形成装置が提供できる。請求項9の発明によれば、本構成を用いない場合に比べ、より安定した画像形成ができる。以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。[第1の実施の形態]画像形成装置1図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する制御部30、例えばパーソナルコンピュータPC2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。画像形成プロセス部10は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット11を備えている。この画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成されている。画像形成ユニット11Y、11M、11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器13、帯電器13によって帯電された感光体ドラム12を露光するプリントヘッド14、プリントヘッド14によって得られた静電潜像を現像する現像手段の一例としての現像器15を備えている。画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエローY、マゼンタM、シアンC、黒Kのトナー像を形成する。また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。この画像形成装置1において、画像形成プロセス部10は、制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、パーソナルコンピュータPC2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、制御部30によって画像形成ユニット11に供給される。そして、例えば黒K色の画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40によって処理された画像データに基づいて発光するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒K色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒K色のトナー像が形成される。画像形成ユニット11Y、11M、11Cにおいても、それぞれイエローY、マゼンタM、シアンCの各色トナー像が形成される。各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙25に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙25上に各色トナーが重畳された合成トナー像が形成される。その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。プリントヘッド14図2は、プリントヘッド14の構成を示した断面図である。プリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子を備える光源部63を備えた発光手段の一例としての発光装置65、光源部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。発光装置65は、発光チップ実装基板62上に前述した光源部63等が搭載されて構成されている。発光装置65の詳細な構成については、後述する。ハウジング61は、例えば金属で形成され、発光チップ実装基板62およびロッドレンズアレイ64を支持し、光源部63の発光素子における発光点がロッドレンズアレイ64の焦点面となるように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向主走査方向であって、後述する図3、図4bのX方向に沿って配置されている。制御部30および発光装置65図3は、本実施の形態における制御部30、発光装置65の構成およびこれらの接続関係と、発光チップCの構成を示した図である。図3aは制御部30および発光装置65の構成およびこれらの接続関係を示し、図3bは発光チップCの構成を示している。まず、図3aに示す制御部30および発光装置65の構成およびこれらの接続関係を説明する。制御部30は、図3に示すように、制御基板31上に主制御回路32と発光装置65を駆動する駆動手段の一例としての発光装置駆動回路33とが搭載されて構成されている。主制御回路32は、発光装置65以外の帯電器13、現像器15、転写ロール23、定着器24などを制御する。すなわち、主制御回路32は、画像形成装置1の制御において、発光装置駆動回路33に含まれない制御を行う。一方、発光装置駆動回路33は、発光装置65との間で、発光装置65の光源部63の発光素子の点灯または非点灯を制御点灯制御するための信号を送受信して、発光装置65を制御する。そして、発光装置駆動回路33は、発光装置65と接続するための例えば多芯のフレキシブルフラットケーブルFFCで構成されたケーブル35を接続するコネクタ接続部材34を備えている。なお、制御部30は制御基板31上に搭載されているとして説明したが、制御基板31が複数の基板であってもよい。発光装置65は、図3に示すように、実装基板の一例としての発光チップ実装基板62上に、光源部63が主走査方向であるX方向に構成されている。そして、光源部63は、それぞれ複数の発光素子を備える20個の発光チップC1~C20を、二列に千鳥状に配置して構成されている。本明細書では、~は、番号によってそれぞれが区別された複数の構成要素を示すもので、~の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップC1~C20は、発光チップC1から番号順に発光チップC20までを含む。発光チップC1~C20の構成は同一であってよい。よって、発光チップC1~C20をそれぞれ区別しないときは、発光チップCと呼ぶ。発光チップC1~C20の配列についての詳細は後述する。なお、本実施の形態では、発光チップCの数として、合計20個を用いたが、これに限定されない。そして、発光装置65は、それぞれの発光チップCの発光素子を順に点灯させるために指定する信号転送信号を供給する転送信号供給回路66を備えている。さらに、発光チップCの発光素子の光量を補正するためのデータ補正データを含む制御用データを格納した、例えば電気的書き換え可能ROMEEPROMなどの不揮発性メモリで構成された記憶部材の一例としての光量補正データメモリ67を備えている。そして、発光装置65と制御部30の発光装置駆動回路33との間で信号の送受信を行うための接続部材の一例としてのコネクタ68を備えている。発光装置65は、図2に示したように、感光体ドラム12の軸方向X方向に沿って設けられている。このため、発光チップ実装基板62は、X方向に長尺で、Y方向に幅の狭い部材である。このため、転送信号供給回路66、光量補正データメモリ67、コネクタ68は、長尺な発光チップ実装基板62の両端部に分けて設けられている。なお、図3では、転送信号供給回路66、光量補正データメモリ67、コネクタ68を発光チップ実装基板62の発光チップCが設けられた側表側に並べて示しているが、これらのすべてまたはいずれかを発光チップ実装基板62の発光チップCが設けられた側と反対側裏側に設けてもよい。次に、図3bに示す発光チップCの構成を説明する。発光チップCは、長方形の基板80の表面において、一長辺に沿って列状に設けられた複数の発光素子本実施の形態では発光素子の一例としての発光サイリスタL1、L2、L3、...から構成される発光部102を備えている。さらに、発光チップCは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子φ1端子、φ2端子、Vga端子、φI端子を備えている。なお、これらの端子は、基板80の一端部からφ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φ2端子の順に設けられている。そして、発光部102は、Vga端子とφ2端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極が設けられている。なお、発光サイリスタL1、L2、L3、...をそれぞれ区別しないときは、発光サイリスタLと表記する。なお、列状とは、図3bに示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、発光素子の発光領域を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分または数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、または複数の発光素子毎に、ジグザグに配置されていてもよい。図4は、第1の実施の形態における発光装置65の発光チップ実装基板62上の配線ラインの構成を示した図である。なお、図4では、発光装置駆動回路33の一部、コネクタ34およびケーブル35を合わせて表記している。前述したように、発光装置65の発光チップ実装基板62には、発光チップC1~C20、転送信号供給回路66、光量補正データメモリ67、コネクタ68が搭載され、これらを接続する配線ラインが設けられている。まず、コネクタ68について説明する。ここでは、図3と異なるが、説明の便宜上、コネクタ68を発光チップ実装基板62の上部に表記している。図4に示すコネクタ68には、図3aに示した発光装置駆動回路33との間で送受信される信号を信号名で表記している。そして、コネクタ68は、発光装置駆動回路33に設けられた同じ構成のコネクタ34と、ケーブル35で接続されている。なお、コネクタ68コネクタ34も同様の端子PINの配列については後述する。発光装置駆動回路33から発光装置65に送信される信号として、転送信号供給回路66に送信される第1転送信号φ1、第2転送信号φ2、発光チップC1~C20にそれぞれ個別に送信される点灯信号φI1~φI20がある。なお、第1転送信号φ1、第2転送信号φ2をそれぞれ区別しないときは転送信号と、点灯信号φI1~φI20をそれぞれ区別しないときは点灯信号φIと表記する。さらに、発光装置駆動回路33と発光装置65とで送受信される信号として、発光装置65の光量補正データメモリ67と発光装置駆動回路33とで補正データを送受信する一連の信号SCK信号、SDA信号、WC信号がある。これらの信号については後述する。上記の信号以外に、発光装置駆動回路33から発光装置65に電位Vgaと基準電位Vsubが供給される。なお、電位Vgaおよび基準電位Vsubも信号として扱う。なお、図4の発光装置駆動回路33およびケーブル35では、第1転送信号φ1および第2転送信号φ2に関連する部分を取り出して記載している。次に、発光チップC1~C20の配列について説明する。奇数番号の発光チップC1、C3、C5、...は、それぞれの基板80の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップC2、C4、C6、...も、同様にそれぞれの基板80の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップC1、C3、C5、...と偶数番号の発光チップC2、C4、C6、...とは、発光チップCに設けられた発光部102側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップC間においても発光素子が主走査方向に予め定められた間隔で並ぶように、それぞれの発光チップCの位置が設定されている。なお、図4の発光チップC1、C2、C3、...に、図3bに示した発光部102の発光素子の並び本実施の形態では発光サイリスタL1、L2、L3、...の番号順の方向を矢印で示している。これらの20個の発光チップC1~C20は、それぞれ5個の発光チップで構成される組発光チップ組1~4に分けられている。すなわち、発光チップC1~C5が発光チップ組1を構成し、発光チップC6~C10が発光チップ組2を構成する。他の発光チップ組3、4についても同様である。図4では、発光チップ組1発光チップC1~C5および発光チップ組2の一部発光チップC6~C9を示している。転送信号供給回路66の構成について説明する。転送信号供給回路66は8個の緩衝増幅器の一例としてのバッファ回路Buf1a~Buf8aを備えている。バッファ回路Buf1a~Buf8aは、例えばCMOSで構成された1つのICとして構成されている。また、バッファ回路Buf1a~Buf8aは、それぞれがイネーブル端子OEを備えたものであってもよい。本実施の形態では、イネーブル端子OEには常にイネーブル信号が供給されているとする。次に、コネクタ68で送受信される信号と、コネクタ68、発光チップC1~C20、転送信号供給回路66をそれぞれ接続する配線ラインとについて説明する。発光チップ実装基板62には、コネクタ68のVsub端子PINから発光チップCの基板80裏面に設けられた裏面電極Vsub端子に接続され、電位の基準となる基準電位Vsubを供給する電位ライン200aが設けられている。そして、発光チップ実装基板62には、コネクタ68のVga端子PINからそれぞれの発光チップCに設けられたVga端子に接続され、発光チップCを駆動するための電位Vgaを供給する電位ライン200bが設けられている。発光チップ実装基板62には、コネクタ68のφ1端子PINから転送信号供給回路66の奇数番号のバッファ回路Buf1a、Buf3a、Buf5a、Buf7aのそれぞれの入力端子に共通に接続された第1転送信号ライン201が設けられている。第1転送信号ライン201は、転送信号供給回路66に第1転送信号φ1を送信する。また、発光チップ実装基板62には、コネクタ68のφ2端子PINから転送信号供給回路66の偶数番号のバッファ回路Buf2a、Buf4a、Buf6a、Buf8aのそれぞれの入力端子に共通に接続された第2転送信号ライン202が設けられている。第2転送信号ライン202は、転送信号供給回路66に第2転送信号φ2を送信する。さらに、発光チップ実装基板62には、バッファ回路Buf1aの出力端子から、発光チップ組1に属する発光チップC1~C5のそれぞれのφ1端子に接続された第1転送信号ライン201-1が設けられている。そして、第1転送信号ライン201-1は、バッファ回路Buf1aが出力する第1転送信号φ1-1を、発光チップ組1に属する発光チップC1~C5のそれぞれのφ1端子に送信する。また、バッファ回路Buf2aの出力端子から、発光チップ組1に属する発光チップC1~C5のそれぞれのφ2端子に接続された第2転送信号ライン202-1が設けられている。そして、第2転送信号ライン202-1は、バッファ回路Buf2aが出力する第2転送信号φ2-1を、発光チップ組1に属する発光チップC1~C5のそれぞれのφ2端子に送信する。同様に、バッファ回路Buf3aの出力端子から、発光チップ組2に属する発光チップC6~C10のそれぞれのφ1端子に接続された第1転送信号ライン201-2が設けられている。そして、第1転送信号ライン201-2は、バッファ回路Buf3aが出力する第1転送信号φ1-2を、発光チップ組2に属する発光チップC6~C10のそれぞれのφ1端子に送信する。また、バッファ回路Buf4aの出力端子から、発光チップ組2に属する発光チップC6~C10のそれぞれのφ2端子に接続された第2転送信号ライン202-2が設けられている。そして、第2転送信号ライン202-2は、バッファ回路Buf4aが出力する第2転送信号φ2-2を、発光チップ組2に属する発光チップC6~C10のそれぞれのφ2端子に送信する。バッファ回路Buf5a、Buf6aと発光チップ組3との関係およびバッファ回路Buf7a、Buf8aと発光チップ組4との関係も同様である。そしてまた、発光チップ実装基板62には、コネクタ68から、発光チップC1~C20のそれぞれのφI端子に、点灯信号φI1~φI20をそれぞれ送信する点灯信号ライン204-1~204-20が設けられている。以上説明したように、本実施の形態では、発光チップ組1~4のそれぞれの組に属する発光チップCには、それぞれ奇数番号のバッファ回路Buf1a、Buf3a、Buf5a、Buf7aを介して、第1転送信号φ1-1、φ1-2、φ1-3、φ1-4が送信される。そして、発光チップ組1~4のそれぞれの組に属する発光チップCには、それぞれ偶数番号のバッファ回路Buf2a、Buf4a、Buf6a、Buf8aを介して、第2転送信号φ2-1、φ2-2、φ2-3、φ2-4が送信される。そして、奇数番号のバッファ回路Buf1a、Buf3a、Buf5a、Buf7aの入力端子には、発光装置駆動回路33に設けられたバッファ回路Buf1から第1転送信号φ1が送信され、偶数番号のバッファ回路Buf2a、Buf4a、Buf6a、Buf8aの入力端子には、発光装置駆動回路33に設けられたバッファ回路Buf2から第2転送信号φ2が送信される。なお、第1転送信号φ1、φ1-1、φ1-2、φ1-3、φ1-4および第2転送信号φ2、φ2-1、φ2-2、φ2-3、φ2-4をそれぞれ区別しないときは、転送信号と表記する。バッファ回路Buf1a~Buf8aは、入力信号と同じ波形の出力信号を送信する。すなわち、バッファ回路Buf1a~Buf8aは、ロジックレベル後述するHとLの電位で動作する回路であって、入力信号の波形を整形して出力する。たとえ、入力端子の電位が変動しても、ロジックレベルの電位に調整できる。また、それぞれが出力端子から電流を個別に供給できる。よって、第1転送信号φ1-1、φ1-2、φ1-3、φ1-4の波形は、第1転送信号φ1と同じである。同様に、第2転送信号φ2-1、φ2-2、φ2-3、φ2-4の波形は、第2転送信号φ2と同じである。すなわち、すべての発光チップCに、第1転送信号φ1と同じ波形の信号と、第2転送信号φ2と同じ波形の信号とが共通に送信される。このことから、バッファ回路Buf1a~Buf8aを設けずに、第1転送信号φ1および第2転送信号φ2をそれぞれ共通の配線バスにより供給してもよいと考えられる。しかし、バッファ回路Buf1a~Buf8aを設けるのは、バッファ回路の供給できる電流に制限があるためである。例えば、CMOSで構成されたバッファ回路の供給できる電流は30mAに制限されている。そこで、本実施の形態では、20個の発光チップCを4つの組に分け、それぞれの組にそれぞれ2個のバッファ回路例えば発光チップ組1にはバッファ回路Buf1aとBuf2aを設けている。よって、発光チップ実装基板62上のすべての発光チップC1~C20に、基準電位Vsub、電位Vgaが共通に供給される。第1転送信号φ1と同じ波形の信号第1転送信号φ1-1、φ1-2、φ1-3、φ1-4と第2転送信号φ2と同じ波形の信号第2転送信号φ2-1、φ2-2、φ2-3、φ2-4とが、発光チップC1~C20に共通並列に送信される。一方、点灯信号φI1~φI20は、発光チップC1~C20にそれぞれ個別に送信される。コネクタ34、ケーブル35、コネクタ68次に、発光装置駆動回路33に設けられたコネクタ34、発光チップ実装基板62に設けられたコネクタ68における端子PINの配列PIN配列について説明する。なお、これらのコネクタ34、68間を接続するケーブル35の配線の配列は同じである。以下では、コネクタ68のPIN配列として説明する。図5は、コネクタ68におけるPIN配列の一例を示した図である。図5aはコネクタ68のPIN配列を、図5bは点灯信号φI部分のPIN配列を拡大して示した図である。なお、図5bでは、コネクタ68に加え、発光装置駆動回路33、コネクタ34、ケーブル35、発光チップ実装基板62も示している。ケーブル35は、前述したようにFFCである。FFCでは、複数の配線が予め定められたピッチで並行して配列されている。このため、コネクタ68およびコネクタ34のPIN配列も一列になっている。なお、ノイズ低減を行うために、FFCにシールド層を設けることも考えられるが、本実施の形態の構成の方が安価にできる。図5aに示すように、コネクタ68は一例として40個の端子PINを備えている。そして、40個の端子PINは、4つのグループに分けられている。すなわち、PIN番号1~3の光量を補正する補正値の一例としての光量補正データが送受信されるグループIa、PIN番号4、5の第1転送信号φ1が送信されるグループIIa、PIN番号6~36の点灯信号φI1~φI20が送信されるグループIIIa、PIN番号37~40の第2転送信号φ2が送信されるグループIVaである。そして、電位Vgaおよび基準電位Vsubが供給される端子PINが含まれている。なお、図5aに示すグループIIIaにおいては、点灯信号φI1~φI20は、昇順に並んでいるが、発光チップ実装基板62に点灯信号ライン204-1~204-20が設けられやすいように、点灯信号φI1~φI20の順番を変更してもかまわない。図5bは、PIN番号27~33の部分であって、点灯信号φI15~φI18を送信する部分の発光装置駆動回路33、コネクタ34、ケーブル35、コネクタ68、発光チップ実装基板62を示している。図5bに示すように、点灯信号φI1~φI20が送信されるグループIIIaにおいては、2個の点灯信号φI例えば点灯信号φI15、φI16と点灯信号φI17、φI18が、基準電位Vsubで挟まれて送信されている。後述するように、本実施の形態では、点灯信号φIは負の電位であって、図5bに矢印で示すように、基準電位Vsubから点灯信号φIに向かって電流が流れる。すなわち、発光装置駆動回路33が電流を引き込むことで、発光サイリスタLが点灯する。よって、発光サイリスタLを流れる電流は、発光装置駆動回路33の基準電位Vsubを供給する部分からコネクタ34、ケーブル35、コネクタ68を順に介して、発光チップCの発光サイリスタLに供給され、発光サイリスタLから、コネクタ68、ケーブル35、コネクタ34を順に介して、発光装置駆動回路33の点灯信号φIを供給する部分へと流れる。本実施の形態では、コネクタ34、ケーブル35、コネクタ68において、点灯信号φIに隣接して基準電位Vsubが設けられているので、電流ループCLが小さく、点灯信号φIを送信する配線のインダクタンスが低減するため、ノイズ発生を低減できる。また、すべての点灯信号φIについて、基準電位Vsubとの配置が同じであるので、各点灯信号φIの特性インピーダンスがほぼ等しい。よって、すべての点灯信号φIについて、発生するノイズの大きさに差が生じることが抑制されている。また、本実施の形態では、グループIIaにおいて第1転送信号φ1が、グループIVaにおいて第2転送信号φ2が送信される。第1転送信号φ1および第2転送信号φ2はそれぞれ1個が送信される。なお、光量補正データが送信されるグループIaでは、例としてSCLの2本の信号線とで通信する同期式のシリアル通信であるI2Cバスを示している。なお、WCライトコントロールは、EEPROMなどの光量補正データメモリ67への光量補正データの書込を制御するための信号である。また、SCKと単方向のSDI、SDO、CSとの4本の信号線で通信する同期式のシリアル通信であるSPIバスなどを使用してもよい。図6は、コネクタ68におけるPIN配列の他の一例を示した図である。図6aはコネクタ68のPIN配列を、図6bは点灯信号φI部分のPIN配列を拡大して示した図である。なお、図6bでは、発光装置駆動回路33、コネクタ34、ケーブル35、発光チップ実装基板62も示している。図6のPIN配列は、図5のPIN配列と、PIN番号6~46の点灯信号φI1~φI20が送信されるグループIIIaの部分が異なっている。以下では、図5と異なる部分を説明し、同様な部分の説明を省略する。図6aに示すように、コネクタ68は一例として50個の端子PINを備えている。図6bは、PIN番号26~32の部分であって、点灯信号φI11~φI13を送信する部分の発光装置駆動回路33、コネクタ34、ケーブル35、コネクタ68、発光チップ実装基板62を示している。図6bに示すように、点灯信号φI1~φI20が送信されるグループIIIaにおいては、1個の点灯信号φI例えば、図6bでは点灯信号φI11~φI13が、基準電位Vsubで挟まれて送信されている。この図6に示したPIN配列においても、図5に示した場合と同様に、電流ループCLが小さく、点灯信号φIを送信する配線のインダクタンスが低減するため、ノイズ発生を低減できる。また、すべての点灯信号φIについて、基準電位Vsubとの配置が同じであるので、各点灯信号φIの特性インピーダンスがほぼ等しい。よって、すべての点灯信号φIについて、発生するノイズの大きさに差が生じることが抑制されている。なお、図6aに示すグループIIIaにおいては、点灯信号φI1~φI20は、昇順に並んでいるが、発光チップ実装基板62に点灯信号ライン204-1~204-20が設けられやすいように、点灯信号φI1~φI20の順番を変更してもかまわない。光量補正データメモリ67次に、光量補正データメモリ67について説明する。図7は、光量補正データメモリ67の構成の一例を示した図である。光量補正データメモリ67は、前述したようにEEPROMなどの不揮発性メモリで構成されている。本実施の形態では、図7に示すように、光量補正データメモリ67の記憶領域メモリエリアは、アドレスが異なる少なくとも2つのエリアエリアAとエリアBに分けられている。そして、エリアAアドレス0000H~アドレスXおよびエリアBアドレスX~アドレスYには、それぞれが予め定められた発光装置65の使用条件1と使用条件2とにしたがって設定された光量補正データが格納されている。すなわち、発光装置65を使用条件1で使用する場合には、先頭アドレスを0000Hに設定して、エリアAに書き込まれた光量補正データを読み出す。一方、発光装置65を使用条件2で使用する場合には、先頭アドレスをアドレスXに設定して、エリアBに書き込まれた光量補正データを読み出す。例えば、使用条件1をモノクロ印字の場合とし、使用条件2をカラー印字の場合とする。モノクロ印字の場合には、光量差による画質の劣化が目立たないため、エリアAに格納される光量補正データのビット数を少なくして、光量補正の処理時間を短くできる。一方、カラー印字の場合には、光量差による画質の劣化が現れやすいため、エリアBに格納される補正データのビット数を大きくして、光量補正の精度を高めることができる。なお、本実施の形態では、光量補正データメモリ67のメモリエリアを2つのエリアエリアAとエリアBに分けたが、3以上のエリアに分けてもよい。発光装置65の使用条件に合わせて必要十分なサイズ容量以上であれば、各エリアの容量は必ずしも均等でなくとも構わない。後述するように、本実施の形態においては、光量補正は、発光サイリスタLを点灯させる期間点灯期間を制御することで行っている。なお、光量補正は、点灯期間を制御する方法に代えて、発光サイリスタLに流す電流を制御することで行ってもよい。また、光量補正データは、隣接する複数の発光サイリスタL例えば発光サイリスタL1と発光サイリスタL2の2個の発光サイリスタで共通の値を用いてもよい。隣接する発光サイリスタL間では、発光強度の差が小さいことから、例えば光量補正データをそれぞれの光量補正データの平均値として共通に用いうる。このようにすることで、光量補正データメモリ67において、光量補正データが占めるメモリエリアの容量が小さくなり、光量補正の処理時間も短くなる。例えば256個の発光サイリスタLの発光チップCを20個用いる場合、光量補正データを8ビット256レベルとすると、隣接する2個の発光サイリスタLで光量補正データを共用した場合、光量補正データの容量は2560A00Hバイトとなる。エリアAに、少なくとも2560A00Hバイト以上の容量が必要となる。一方、発光サイリスタL毎に光量補正データを準備する場合には、光量補正データの容量は51201400Hバイトとなる。この場合は、エリアAに、少なくとも51201400Hバイト以上の容量が必要となる。エリアBの開始アドレスを1400Hまたはこれ以上の値に設定することとなる。上記においては、光量補正データメモリ67は、光量補正データを記憶するとしたが、光量補正データは一例であって、発光装置65を駆動する複数の駆動手段に対応して設定された、光量補正データ補正値を含んだ制御用データを記憶するものであっても構わない。発光チップC図8は、自己走査型発光素子アレイSLED:Self-scanningLightEmittingDeviceが搭載された発光チップCの回路構成を示した等価回路図である。以下において説明する各素子は、端子φ1端子、φ2端子、Vga端子、φI端子が設けられた位置を除き、発光チップC上のレイアウトに基づいて配置されている。なお、端子φ1端子、φ2端子、Vga端子、φI端子の位置は、図3bと異なるが、説明の便宜上、図中左端としている。そして、基板80の裏面に設けられた裏面電極Vsub端子を、基板80の外に引き出して示している。ここでは、コネクタ68との関係において発光チップCを説明するため、発光チップC1を例にする。そこで、図8において、発光チップCを発光チップC1Cと表記する。なお、他の発光チップC2~C20の構成は、発光チップC1と同じである。そして、図8では、転送信号供給回路66およびコネクタ68は、発光チップC1に関連する部分を取り出して示している。発光チップC1Cは、前述したように基板80上に列状に配列された発光サイリスタL1、L2、L3、...から構成される発光素子列の一例としての発光サイリスタ列発光部102図3b参照を備えている。そして、発光チップC1Cは、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタT1、T2、T3、...から構成される転送素子列の一例としての転送サイリスタ列を備えている。また、発光チップC1Cは、転送サイリスタT1、T2、T3、...をそれぞれ番号順に2つをペアにして、それぞれのペアの間に結合ダイオードDx1、Dx2、Dx3、...を備えている。さらに、発光チップC1Cは、抵抗Rgx1、Rgx2、Rgx3、...を備えている。また、発光チップC1Cは、1個のスタートダイオードDx0を備えている。そして、後述する第1転送信号φ1が送信される第1転送信号線72と第2転送信号φ2を送信する第2転送信号線73とに過剰な電流が流れるのを防止するために設けられた電流制限抵抗R1、R2を備えている。発光サイリスタ列の発光サイリスタL1、L2、L3、...、転送サイリスタ列の転送サイリスタT1、T2、T3、...は、図8中において、左側から番号順に配列されている。さらに、結合ダイオードDx1、Dx2、Dx3、...、抵抗Rgx1、Rgx2、Rgx3、...も、図中左側から番号順に配列されている。そして、発光サイリスタ列、転送サイリスタ列は、図8において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。ここでは、転送サイリスタT1、T2、T3、...、結合ダイオードDx1、Dx2、Dx3、...、抵抗Rgx1、Rgx2、Rgx3、...をそれぞれ区別しないときは、転送サイリスタT、結合ダイオードDx、抵抗Rgxと表記する。発光サイリスタ列における発光サイリスタLの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタLの数を例えば256個とすると、転送サイリスタTの数も256個である。同様に、抵抗Rgxの数も256個である。しかし、結合ダイオードDxの数は、転送サイリスタTの数より1少ない255個である。なお、転送サイリスタTの数は、発光サイリスタLの数より多くてもよい。では次に、発光チップC1Cにおける各素子の電気的な接続について説明する。発光サイリスタL、転送サイリスタTは、それぞれがゲート端子、アノード端子、カソード端子の3端子を有する半導体素子である。転送サイリスタT、発光サイリスタLのそれぞれのアノード端子は、発光チップC1Cの基板80に接続されているアノードコモン。そして、これらのアノード端子は、基板80裏面に設けられた裏面電極85Vsub端子を介して電位ライン200aに接続されている。この電位ライン200aは、発光装置駆動回路33からコネクタ68を介して基準電位Vsubが供給される。転送サイリスタTの配列に沿って、奇数番号奇数番目の転送サイリスタT1、T3、...のカソード端子は、第1転送信号線72に接続されている。そして、第1転送信号線72は、電流制限抵抗R1を介してφ1端子に接続されている。このφ1端子には、第1転送信号ライン201-1が接続され、転送信号供給回路66のバッファ回路Buf1aの出力端子に接続されている。そして、バッファ回路Buf1aの入力端子は、第1転送信号ライン201を介して、コネクタ68に接続されている。そして、第1転送信号ライン201は、発光装置駆動回路33から第1転送信号φ1が送信され、第1転送信号ライン201-1は、第1転送信号φ1-1が送信される。すなわち、φ1端子には、第1転送信号φ1-1が送信される。一方、転送サイリスタTの配列に沿って、偶数番号偶数番目の転送サイリスタT2、T4、...のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介してφ2端子に接続されている。このφ2端子には、第2転送信号ライン202-1が接続され、転送信号供給回路66のバッファ回路Buf2aの出力端子に接続されている。そして、バッファ回路Buf2aの入力端子は、第2転送信号ライン202を介して、コネクタ68に接続されている。そして、第2転送信号ライン202は、発光装置駆動回路33から第2転送信号φ2が送信され、第2転送信号ライン202-1は、第2転送信号φ2-1が送信される。すなわち、φ2端子には、第2転送信号φ2-1が送信される。発光サイリスタL1、L2、L3、...のカソード端子は、点灯信号線75に接続されている。点灯信号線75は、φI端子に接続されている。発光チップC1では、φI端子は、電流制限抵抗RIを介して点灯信号ライン204-1に接続され、コネクタ68を介して発光装置駆動回路33から点灯信号φI1が送信される。点灯信号φI1は、発光チップC1の発光サイリスタL1、L2、L3、...に点灯のための電流を供給する。なお、他の発光チップC2~C20のφI端子は、それぞれ電流制限抵抗RIを介して点灯信号ライン204-2~204-20に接続され、点灯信号φI2~φI20が送信される。転送サイリスタT1、T2、T3、...のそれぞれのゲート端子Gt1、Gt2、Gt3、...は、同じ番号の発光サイリスタL1、L2、L3、...のゲート端子Gl1、Gl2、Gl3、...に、1対1で接続されている。よって、ゲート端子Gt1、Gt2、Gt3、...とゲート端子Gl1、Gl2、Gl3、...とは、同じ番号のものが電気的に同電位になっている。よって、例えばゲート端子Gt1ゲート端子Gl1と表記して、電位が同じであることを示す。ここでも、ゲート端子Gt1、Gt2、Gt3、...、ゲート端子Gl1、Gl2、Gl3、...をそれぞれ区別しないときは、ゲート端子Gt、ゲート端子Glと表記する。そして、ゲート端子Gtゲート端子Glと表記して、電位が同じであることを示す。転送サイリスタT1、T2、T3、...のそれぞれのゲート端子Gt1、Gt2、Gt3、...を番号順に2個ずつペアとしたゲート端子Gt間に、結合ダイオードDx1、Dx2、Dx3、...がそれぞれ接続されている。すなわち、結合ダイオードDx1、Dx2、Dx3、...はそれぞれがゲート端子Gt1、Gt2、Gt3、...で順に挟まれるように直列接続されている。そして、結合ダイオードDx1の向きは、ゲート端子Gt1からゲート端子Gt2に向かって電流が流れる方向に接続されている。他の結合ダイオードDx2、Dx3、Dx4、...についても同様である。転送サイリスタTのゲート端子Gtゲート端子Glは、転送サイリスタTのそれぞれに対応して設けられた抵抗Rgxを介して、電位線71に接続されている。電位線71はVga端子に接続され、電位ライン200bに接続されている。この電位ライン200bは、発光装置駆動回路33からコネクタ68を介して電位Vgaが供給される。そして、転送サイリスタ列の一端側の転送サイリスタT1のゲート端子Gt1は、スタートダイオードDx0のカソード端子に接続されている。一方、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。図8において、発光チップC1Cの転送サイリスタT、結合ダイオードDx、抵抗Rgx、スタートダイオードDx0、電流制限抵抗R1、R2を備える部分を転送部101と表記する。前述したように、発光サイリスタLを備える部分が発光部102である。発光装置65の動作次に、発光装置65の動作について説明する。前述したように、発光装置65は発光チップC1~C20を備えている図3、4参照。図4に示したように、基準電位Vsub、電位Vgaは、発光チップ実装基板62上のすべての発光チップC1~C20に共通に供給される。前述したように、発光チップ組1~4のそれぞれに送信される第1転送信号φ1-1、φ1-2、φ1-3、φ1-4の波形は、第1転送信号φ1と同じである。同様に、発光チップ組1~4のそれぞれに送信される第2転送信号φ2-1、φ2-2、φ2-3、φ2-4の波形は、第2転送信号φ2と同じである。すなわち、第1転送信号φ1と同じ波形の信号第1転送信号φ1-1、φ1-2、φ1-3、φ1-4と第2転送信号φ2と同じ波形の信号第2転送信号φ2-1、φ2-2、φ2-3、φ2-4が、発光チップC1~C20に共通並列に送信される。一方、点灯信号φI1~φI20は、発光チップC1~C20のそれぞれに個別に送信される。点灯信号φI1~φI20は、画像データに基づいて、各発光チップC1~C20の発光サイリスタLを点灯または非点灯に設定する信号である。よって、点灯信号φI1~φI20は、画像データによって相互に波形が異なることになる。以上説明したように、発光チップC1~C20は並列に駆動されるので、発光チップC1の動作を説明すれば足りる。<サイリスタ>発光チップC1の動作を説明する前に、サイリスタ転送サイリスタT、発光サイリスタLの基本的な動作を説明する。サイリスタは、例えばGaAsやGaAlAsなどの化合物半導体において、p型の半導体層、n型の半導体層が繰り返して積層されて構成されるpnpn構造の半導体素子である。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の3端子を有している。そして、サイリスタにおけるpn接合の順方向電位拡散電位Vdを一例として約1.5Vとする。以下では、一例として発光チップCの裏面電極85Vsub端子に供給される基準電位Vsubをハイレベルの電位以下ではHと表記する。として0V、Vga端子に供給される電位Vgaをローレベルの電位以下ではLと表記する。として-3.3Vとする。サイリスタのアノード端子は裏面電極85に供給される基準電位VsubH0Vになっている。本実施の形態では、発光装置65は負の電位で駆動される。なお、転送信号供給回路66、発光装置駆動回路33などにおいては、電位Vga-3.3VをGND0Vに、基準電位Vsub0VをVcc3.3Vにシフトさせて、正の電位で駆動するとしてもよい。図9はサイリスタをバッファ回路Buf1a~Buf8aで駆動する時の動作を示した図である。図9aはサイリスタのカソード端子アノード端子-カソード端子間の電流I-電圧V特性を、図9bはサイリスタの時間tに対するカソード端子アノード端子-カソード端子間の電圧Vの変化を示している。なお、アノード端子は基準電位VsubH0Vであるので、以下ではカソード端子の電位を表記する。カソード端子の電位が基準電位VsubH0Vで、アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタ図9bの時刻t1は、しきい電圧より低い電位絶対値が大きい負の値がカソード端子に印加されるとオン状態に移行ターンオンする図9bの時刻t2。ここで、サイリスタのしきい電圧とは、カソード端子に印加される電圧であって、サイリスタがオフ状態からオン状態に移行することができる絶対値が最も小さい電圧である。サイリスタのしきい電圧は、ゲート端子の電位からpn接合の順方向電位Vd約1.5Vを引いた値である。よって、サイリスタは、ゲート端子の電位が約0Vのとき、しきい電圧は約-1.5Vとなる。すなわち、約-1.5Vより低い電位負側に絶対値が大きい電位がカソード端子に印加されると、サイリスタはターンオンする。また、ゲート端子の電位が約-1.5Vのとき、しきい電圧は約-3Vになる。サイリスタがターンオンすると、アノード端子-カソード端子間に電流Iが流れた状態オン状態になる。そして、サイリスタがオン状態になると、ゲート端子の電位はアノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位VsubH0Vに設定しているので、ゲート端子の電位は約0Vになるとする。また、オン状態のサイリスタのカソード端子は、駆動する回路の出力インピーダンスとオン電流により、ターンオン時よりも電位が上昇する図9bの時刻t3。サイリスタは、アノード端子の電位H0Vからpn接合の順方向電位Vd約1.5Vを引いた値である約-1.5V維持電圧より低い電位絶対値が大きい負の値がカソード端子に継続的に印加され、サイリスタのオン状態を維持しうる電流維持電流が供給されると、オン状態が維持される図9bの時刻t3から時刻t4の間。サイリスタは、カソード端子の電位が、オン状態を維持するために必要な維持電圧より高い電位絶対値が小さい負の値、0Vまたは正の値、すなわち、カソード端子に約-1.5Vより高い電位が印加されると、オフ状態に移行ターンオフする図9bの時刻t4。例えば、カソード端子がH0Vになると、約-1.5Vより高い電位であるとともに、カソード端子の電位とアノード端子の電位とが同じになるので、サイリスタはターンオフする。そして、発光サイリスタLは、ターンオンすると点灯発光し、ターンオフすると消灯非点灯する。オン状態の発光サイリスタLの明るさ光束単位時間当たりの光量は、発光サイリスタLの発光領域の面積およびアノード端子-カソード端子間に流れる電流によって決まる。<タイミングチャート>図10は、発光装置65および発光チップCの動作を説明するためのタイミングチャートである。図10では、発光チップC1の発光サイリスタL1~L5の5個の発光サイリスタLの点灯または非点灯を制御点灯制御と表記する。する部分のタイミングチャートを示している。前述したように、他の発光チップC2~C20は、発光チップC1と並行して動作するため、発光チップC1の動作を説明すれば足りる。なお、図10では、発光チップC1の発光サイリスタL1、L2、L3、L5を点灯させ、発光サイリスタL4を消灯非点灯としている。なお、光量補正データは、使用条件1または使用条件2のいずれを使用するかによって、読み出す先頭アドレスエリアAの0000HまたはエリアBのアドレスXが設定される図7参照。図10において、時刻aから時刻kへとアルファベット順に時刻が経過するとする。発光サイリスタL1は、時刻bから時刻eの期間T1において、発光サイリスタL2は、時刻eから時刻iの期間T2において、発光サイリスタL3は、時刻iから時刻jの期間T3において、発光サイリスタL4は、時刻jから時刻kの期間T4において点灯または非点灯の制御点灯制御がされる。以下、同様にして番号が5以上の発光サイリスタLが点灯制御される。本実施の形態では、期間T1、T2、T3、...は同じ長さの期間とし、それぞれを区別しないときは期間Tと呼ぶ。なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間T1、T2、T3、...の長さを可変としてもよい。第1転送信号φ1-1、第2転送信号φ2-1、点灯信号φI1の波形について説明する。なお、発光チップC1に送信される第1転送信号φ1-1および第2転送信号φ2-1は、それぞれがバッファ回路Buf1aおよびバッファ回路Buf2a図4参照を介して送信されている。バッファ回路Buf1aおよびバッファ回路Buf2aの入力端子には、それぞれ第1転送信号φ1および第2転送信号φ2が送信されている。前述したように、第1転送信号φ1と第1転送信号φ1-1とは同じ波形の信号である。また、第2転送信号φ2と第2転送信号φ2-1とは同じ波形の信号である。よって、以下では、第1転送信号φ1-1を第1転送信号φ1、第2転送信号φ2-1を第2転送信号φ2として説明する。時刻aから時刻bまでの期間は、発光チップC1発光チップC2~C20も同じ。が動作を開始する期間である。この期間の信号については、動作の説明において説明する。φ1端子図8参照に送信される第1転送信号φ1およびφ2端子図8参照に送信される第2転送信号φ2は、HとLとの2つの電位を有する信号である。そして、第1転送信号φ1および第2転送信号φ2は、連続する2つの期間T例えば、期間T1と期間T2とを加えた期間を単位として波形が繰り返される。第1転送信号φ1は、期間T1の開始時刻bでHからLに移行し、時刻fでLからHに移行する。そして、期間T2の終了時刻iにおいて、HからLに移行する。第2転送信号φ2は、期間T1の開始時刻bにおいてHであって、時刻eでHからLに移行する。そして、期間T2の終了時刻iにおいてLを維持している。ここで、第1転送信号φ1と第2転送信号φ2とを比較する。第2転送信号φ2は、第1転送信号φ1を期間T、時間軸上で後ろにずらしたものに当たる。第1転送信号φ1は、期間T1および期間T2での波形が、期間T3以降において繰り返す。一方、第2転送信号φ2は、期間T1において、破線で示す波形および期間T2での波形が、期間T3以降において繰り返す。第2転送信号φ2の期間T1の波形が期間T3以降と異なるのは、期間T1は発光装置65が動作を開始する期間であるためである。第1転送信号φ1と第2転送信号φ2との一組の転送信号は、後述するように、図8に示した転送サイリスタTを番号順にオン状態を伝播させることにより、オン状態の転送サイリスタTと同じ番号の発光サイリスタLを、点灯または非点灯の制御点灯制御の対象として指定する。次に、発光チップC1のφI端子に送信される点灯信号φI1について説明する。点灯信号φI1は、HとLとの2つの電位を有する信号である。なお、他の発光チップC2~C20には、それぞれ点灯信号φI2~φI20が送信される。ここでは、発光チップC1の発光サイリスタL1に対する点灯制御の期間T1において、点灯信号φI1を説明する。なお、発光サイリスタL1は点灯させるとしている。点灯信号φI1は、期間T1の開始時刻bにおいてHであって、時刻cでHからLに移行する。そして、時刻dでLからHに移行し、期間T1の終了時刻eにおいてHを維持している。点灯信号φI1がLである時刻cから時刻dの期間が、発光サイリスタL1が点灯する点灯期間である。この点灯期間は、光量補正データメモリ67に格納された光量補正データに基づいて設定される。すなわち、発光装置駆動回路33が、発光チップC1の発光サイリスタL1に対して格納された光量補正データを読み出す。そして、この光量補正データに基づいて、点灯期間が設定される。このとき、点灯信号φI1がHに戻る時刻dを固定にして、光量補正データにより点灯信号φI1がLになる時刻cを設定してもよく、点灯信号φI1がLになる時刻cを固定にして、点灯信号φI1がHに戻る時刻dを設定してもよい。また、点灯信号φI1がLになる時刻cおよび点灯信号φI1がHに戻る時刻dの両方を設定してもよい。光量補正を行うため、点灯期間点灯信号φIがLになる時刻例えば図10の点灯信号φI1の時刻cまたは/および点灯信号φIがHになる時刻例えば図10の点灯信号φI1の時刻dは、それぞれの発光チップCの発光サイリスタLによって異なることになる。では、図4および図8を参照しつつ、図10に示したタイミングチャートにしたがって、発光装置65および発光チップC1の動作を説明する。なお、以下では、発光サイリスタL1およびL2を点灯制御する期間T1およびT2について説明する。1時刻a<発光装置65>時刻aにおいて、発光装置駆動回路33は、基準電位VsubをH0Vに、電位VgaをL-3.3Vに設定する。すると、発光装置65の発光チップ実装基板62上の電位ライン200aはH0Vの基準電位Vsubに設定され、発光チップC1~C20のそれぞれのVsub端子はHに設定される。同様に、電位ライン200bはL-3.3Vに設定され、発光チップC1~C20のそれぞれのVga端子はLに設定される。これにより、発光チップC1~C20のそれぞれの電位線71はLに設定される。そして、発光装置駆動回路33は、第1転送信号φ1、第2転送信号φ2をそれぞれHに設定する。すると、第1転送信号ライン201および第2転送信号ライン202がHになる図4参照。これにより、転送信号供給回路66を介して、発光チップC1~C20のそれぞれのφ1端子およびφ2端子がHになる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72の電位もHになり、電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73もHになる図8参照。さらに、発光装置駆動回路33は、点灯信号φI1~φI20をそれぞれHに設定する。すると、点灯信号ライン204-1~204-20がHになる図4参照。これにより、発光チップC1~C20のそれぞれのφI端子が、電流制限抵抗RIを介してHになり、φI端子に接続された点灯信号線75もHになる図8参照。次に、発光チップC1の動作を説明する。なお、図10および以下における説明では、各端子の電位がステップ階段状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の途上であっても、下記に示す条件が満たされれば、サイリスタがターンオンまたはターンオフして、状態の変化を生じうる。<発光チップC1>転送サイリスタT、発光サイリスタLのアノード端子はVsub端子に接続されているので、H0Vに設定される。奇数番号の転送サイリスタT1、T3、T5、...のそれぞれのカソード端子は、第1転送信号線72に接続され、Hに設定されている。偶数番号の転送サイリスタT2、T4、T6、...のそれぞれのカソード端子は、第2転送信号線73に接続され、Hに設定されている。よって、転送サイリスタTは、アノード端子およびカソード端子がともにHであるためオフ状態にある。発光サイリスタLのカソード端子は、Hの点灯信号線75に接続されている。よって、発光サイリスタLも、アノード端子およびカソード端子がともにHであるためオフ状態にある。図8中の転送サイリスタ列の一端のゲート端子Gt1は、前述したように、スタートダイオードDx0のカソード端子に接続されている。ゲート端子Gt1は、抵抗Rgx1を介して、電位VgaL-3.3Vの電位線71に接続されている。そして、スタートダイオードDx0のアノード端子は第2転送信号線73に接続され、電流制限抵抗R2を介して、H0Vのφ2端子に接続されている。よって、スタートダイオードDx0は順バイアスであり、スタートダイオードDx0のカソード端子ゲート端子Gt1は、スタートダイオードDx0のアノード端子の電位H0Vからpn接合の順方向電位Vd約1.5Vを引いた値約-1.5Vになる。また、ゲート端子Gt1が約-1.5Vになると、結合ダイオードDx1は、アノード端子ゲート端子Gt1が約-1.5Vで、カソード端子が抵抗Rgx2を介して電位線71L-3.3Vに接続されているので、順バイアスになる。よって、ゲート端子Gt2の電位は、ゲート端子Gt1の電位約-1.5Vからpn接合の順方向電位Vd約1.5Vを引いた約-3Vになる。しかし、3以上の番号のゲート端子Gtには、スタートダイオードDx0のアノード端子がH0Vであることの影響は及ばず、ゲート端子Gtの電位は、電位線71の電位であるL-3.3Vになっている。なお、ゲート端子Gtはゲート端子Glに接続されているので、ゲート端子Glの電位は、ゲート端子Gtの電位と同じである。よって、転送サイリスタT、発光サイリスタLのしきい電圧は、ゲート端子Gt、Glの電位からpn接合の順方向電位Vd約1.5Vを引いた値となる。すなわち、転送サイリスタT1、発光サイリスタL1のしきい電圧は約-3V、転送サイリスタT2、発光サイリスタL2のしきい電圧は約-4.5V、番号が3以上の転送サイリスタT、発光サイリスタLのしきい電圧は約-4.8Vとなっている。2時刻b図10に示す時刻bにおいて、第1転送信号φ1が、H0VからL-3.3Vに移行する。これにより発光装置65が動作を開始する。第1転送信号φ1がHからLに移行すると、φ1端子および電流制限抵抗R1を介して、第1転送信号線72の電位がHからLに移行する。すると、しきい電圧が約-3Vである転送サイリスタT1がターンオンする。しかし、第1転送信号線72にカソード端子が接続された、番号が3以上の奇数番号の転送サイリスタTは、しきい電圧が約-4.8Vであるのでターンオンできない。一方、偶数番号の転送サイリスタTは、第2転送信号φ2がH0Vであって、第2転送信号線73がHであるのでターンオンできない。転送サイリスタT1がターンオンすることで、第1転送信号線72の電位は、駆動する回路の出力インピーダンスとオン電流により、ターンオン時よりも電位が上昇する。転送サイリスタT1がターンオンすると、ゲート端子Gt1の電位は、約0Vになる。そして、ゲート端子Gt2の電位が約-1.5V、ゲート端子Gt3の電位が約-3V、番号が4以上のゲート端子Gtの電位がL3.3Vになる。これにより、発光サイリスタL1のしきい電圧が約-1.5V、転送サイリスタT2、発光サイリスタL2のしきい電圧が約-3V、転送サイリスタT3、発光サイリスタL3のしきい電圧が約-4.5V、番号が4以上の転送サイリスタT、発光サイリスタLのしきい電圧が約-4.8Vになる。しかし、第1転送信号線72は、オン状態の転送サイリスタT1により約-3Vよりも電位が上昇しているので、オフ状態の奇数番号の転送サイリスタTはターンオンしない。第2転送信号線73はHであるので、偶数番号の転送サイリスタTはターンオンしない。点灯信号線75はHであるので、発光サイリスタLはいずれもターンオンしない。時刻bの直後ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。において、転送サイリスタT1がオン状態にあって、他の転送サイリスタT、発光サイリスタLはオフ状態にある。3時刻c時刻cにおいて、点灯信号φI1がHからLに移行する。点灯信号φI1がHからLに移行すると、電流制限抵抗RIおよびφI端子を介して、点灯信号線75がHからLに移行する。すると、しきい電圧が約-1.5Vである発光サイリスタL1がターンオンして、点灯発光する。これにより、点灯信号線75の電位が上昇する。なお、発光サイリスタL2はしきい電圧が約-3Vであるが、しきい電圧が約-1.5Vと高い絶対値が小さい負の値である発光サイリスタL1がターンオンして点灯信号線75の電位が約-3Vより上昇しているので、発光サイリスタL2はターンオンしない。時刻cの直後において、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯発光している。4時刻d時刻dにおいて、点灯信号φI1がLからHに移行する。点灯信号φI1がLからHに移行すると、電流制限抵抗RIおよびφI端子を介して、点灯信号線75の電位がLからHに移行する。すると、発光サイリスタL1は、アノード端子とカソード端子とがともにHになるのでターンオフして消灯非点灯する。発光サイリスタL1の点灯期間は、点灯信号φI1がHからLに移行した時刻cから、点灯信号φI1がLからHに移行する時刻dまでの、点灯信号φI1がLである期間となる。時刻dの直後において、転送サイリスタT1がオン状態にある。5時刻e時刻eにおいて、第2転送信号φ2がHからLに移行する。ここで、発光サイリスタL1を点灯制御する期間T1が終了し、発光サイリスタL2を点灯制御する期間T2が開始する。第2転送信号φ2がHからLに移行すると、φ2端子を介して第2転送信号線73の電位がHからLに移行する。前述したように、転送サイリスタT2は、しきい電圧が約-3Vになっているので、ターンオンする。これにより、ゲート端子Gt2ゲート端子Gl2の電位が約0V、ゲート端子Gt3ゲート端子Gl3の電位が約-1.5V、ゲート端子Gt4ゲート端子Gl4の電位が約-3Vになる。そして、番号が5以上のゲート端子Gtゲート端子Glの電位がL-3.3Vになる。時刻eの直後において、転送サイリスタT1、T2がオン状態にある。6時刻f時刻fにおいて、第1転送信号φ1がLからHに移行する。第1転送信号φ1がLからHに移行すると、φ1端子を介して第1転送信号線72の電位がLからHに移行する。すると、オン状態の転送サイリスタT1は、アノード端子とカソード端子とがともにHになって、ターンオフする。すると、ゲート端子Gt1Gl1の電位は、抵抗Rgx1を介して、電位線71の電位VgaL-3.3Vに向かって変化する。これにより、結合ダイオードDx1は、電流が流れない方向に電位が加えられた状態逆バイアスになる。よって、ゲート端子Gt2ゲート端子Gl2が約0Vである影響は、ゲート端子Gt1ゲート端子Gl1には及ばなくなる。すなわち、逆バイアスの結合ダイオードDxで接続されていたゲート端子Gtを有する転送サイリスタTは、しきい電圧が約-4.8Vになって、L-3.3Vの第1転送信号φ1または第2転送信号φ2ではターンオンしなくなる。時刻fの直後において、転送サイリスタT2がオン状態にある。7その他時刻gにおいて、点灯信号φI1がHからLに移行すると、時刻cでの発光サイリスタL1と同様に、発光サイリスタL2がターンオンして、点灯発光する。そして、時刻hにおいて、点灯信号φI1がLからHに移行すると、時刻dでの発光サイリスタL1と同様に、発光サイリスタL2がターンオフして消灯する。さらに、時刻iにおいて、第1転送信号φ1がHからLに移行すると、時刻bでの転送サイリスタT1または時刻eでの転送サイリスタT2と同様に、しきい電圧が約-3Vの転送サイリスタT3がターンオンする。時刻iで、発光サイリスタL2を点灯制御する期間T2が終了し、発光サイリスタL3を点灯制御する期間T3が開始する。以降は、これまで説明したことの繰り返しとなる。なお、発光サイリスタLを点灯発光させないで、消灯非点灯のままとするときは、図10の発光サイリスタL4を点灯制御する期間T4における時刻jから時刻kに示す点灯信号φI1のように、点灯信号φIをH0Vのままとすればよい。このようにすることで、発光サイリスタL4のしきい電圧が約-1.5Vであっても、発光サイリスタL4は消灯非点灯のままとなる。以上説明したように、転送サイリスタTのゲート端子Gtは結合ダイオードDxによって相互に接続されている。よって、ゲート端子Gtの電位が変化すると、電位が変化したゲート端子Gtに、順バイアスの結合ダイオードDxを介して接続されたゲート端子Gtの電位が変化する。そして、電位が変化したゲート端子Gtを有する転送サイリスタTのしきい電圧が変化する。転送サイリスタTは、しきい電圧がL-3.3Vより高い絶対値が小さい負の値と、第1転送信号φ1または第2転送信号φ2がH0VからL-3.3Vに移行するタイミングにおいてターンオンする。すなわち、転送サイリスタTのオン状態が順に伝播自己走査する。そして、オン状態の転送サイリスタTのゲート端子Gtにゲート端子Glが接続された発光サイリスタLは、しきい電圧が約-1.5Vであるので、点灯信号φIがH0VからL3.3Vに移行すると、ターンオンして点灯発光する。すなわち、転送サイリスタTはオン状態になることで、点灯制御の対象である発光サイリスタLを指定し、点灯信号φIは、点灯制御の対象の発光サイリスタLを点灯または非点灯に設定する。このように、画像データに応じた点灯信号φIの波形を設定して、各発光サイリスタLの点灯または非点灯を制御している。次に、本実施の形態を用いない場合を説明する。図11は、本実施の形態を用いない場合における制御部30、発光装置65の構成およびこれらの接続関係を示した図である。本実施の形態を用いない場合の発光チップ実装基板62は、本実施の形態におけるバッファ回路Buf1a~Buf8a図4参照で構成される転送信号供給回路66図3参照を搭載しない。その代わり、発光装置駆動回路33の内部にバッファ回路Buf1b~Buf8bを備えている後述する図12参照。他の構成は、本実施の形態における図3と同様であるので説明を省略する。図12は、本実施の形態を用いない場合における発光装置65の発光チップ実装基板62上の配線ラインの構成を示した図である。なお、図12では、発光装置駆動回路33の一部、コネクタ34およびケーブル35を合わせて表記している。前述したように、本実施の形態を用いない場合には、発光装置駆動回路33に第1転送信号φ1-1、φ1-2、φ1-3、φ1-4および第2転送信号φ2-1、φ2-2、φ2-3、φ2-4をそれぞれ送信するバッファ回路Buf1b~Buf8bを備えている。なお、奇数番号のバッファ回路Buf1b、Buf3b、Buf5b不図示、Buf7bがそれぞれ第1転送信号φ1-1、φ1-2、φ1-3、φ1-4を送信し、偶数番号のバッファ回路Buf2b、Buf4b、Buf6b不図示、Buf8bがそれぞれ第2転送信号φ2-1、φ2-2、φ2-3、φ2-4を送信する。そして、コネクタ34は、発光装置駆動回路33から第1転送信号φ1-1、φ1-2、φ1-3、φ1-4および第2転送信号φ2-1、φ2-2、φ2-3、φ2-4を送信するための端子PINを備え、コネクタ68は、発光装置65が第1転送信号φ1-1、φ1-2、φ1-3、φ1-4および第2転送信号φ2-1、φ2-2、φ2-3、φ2-4を受信するための端子PINを備えている。コネクタ34とコネクタ68とは、ケーブル35で接続されている。そして、発光チップ実装基板62上には、コネクタ68の第1転送信号φ1-1、φ1-2、φ1-3、φ1-4および第2転送信号φ2-1、φ2-2、φ2-3、φ2-4を受信する端子PINから、発光チップ組毎に発光チップCのφ1端子およびφ2端子に接続される第1転送信号ライン201-1、201-2、201-3不図示、201-4および第2転送信号ライン202-1、202-2、202-3不図示、202-4が設けられている。他の構成は、本実施の形態における図4と同様であるので説明を省略する。図13は、本実施の形態を用いない場合におけるコネクタ68のPIN配列を示した図である。図13aはコネクタ68のPIN配列を、図13bは点灯信号φI部分のPIN配列を拡大して示した図である。なお、図13bでは、コネクタ68に加え、発光装置駆動回路33、コネクタ34、ケーブル35、発光チップ実装基板62も示している。ここでは、コネクタ68の端子PINの総数は、図5で示した本実施の形態と同様に、40個であるとする。図13aに示すように、40個の端子PINは、4つのグループに分けられている。すなわち、PIN番号1~3の光量補正データが送信されるグループIb図5aのグループIaと同じ、PIN番号4~8の第1転送信号φ1-1~φ1-4が送信されるグループIIb、PIN番号9~34の点灯信号φI1~φI20が送信されるグループIIIb、PIN番号35~40の第2転送信号φ2-1~φ2-4が送信されるグループIVbである。このように、本実施の形態を用いない場合でも、必要な信号第1転送信号φ1-1、φ1-2、φ1-3、φ1-4、第2転送信号φ2-1、φ2-2、φ2-3、φ3-4、点灯信号φI1~φI20および基準電位Vsub、電位Vgaを40個の端子PINに割り当てている。しかし、点灯信号φI1~φI20が送信されるグループIIIbにおいては、図13bに示すように、4個の点灯信号φI例えば端子番号24~29における点灯信号φI13、φI14、φI15、φI16が、基準電位Vsubで挟まれる構成になっている。このため、点灯信号φI13点灯信号φI16も同じを流れる電流ループCLaと、点灯信号φI14点灯信号φI15も同じを流れる電流ループCLbとで、電流ループの大きさが異なっている。このことから、点灯信号φI13点灯信号φI16も同じを送信する信号線と点灯信号φI14点灯信号φI15も同じを送信する信号線とで、特性インピーダンスが異なることになる。そして、点灯信号φI13点灯信号φI16も同じを送信する信号線に比べ、点灯信号φI14点灯信号φI15も同じを送信する信号線は、Vsubを供給する配線から離れて設けられているので、インダクタンスが大きくなりノイズが発生しやすい。さらに各点灯信号φIの特性インピーダンスの変動が大きくなり、ノイズを発生しやすくなっている。これに対し、図5で示した本実施の形態では、すべての点灯信号φIを送信する信号線のインダクタンスは低く、各点灯信号φIの特性インピーダンスは同じとなっている。よって、点灯信号φIを送信する信号線によるノイズの発生に差が生じるのが抑制されている。また、前述したように、転送サイリスタTは、オン状態が順に転送されて伝播して、点灯制御の対象の発光サイリスタLを指定する。このとき、隣接する2個の転送サイリスタTにおいて、前段の転送サイリスタT例えば図8の転送サイリスタT1は、後段の転送サイリスタT転送サイリスタT2がオン状態に移行するまで、オン状態を維持している図10の時刻eから時刻fの期間。もし、前段の転送サイリスタT転送サイリスタT1が、後段の転送サイリスタT転送サイリスタT2がオン状態に移行する前図10の時刻dの前にターンオフして、前段の転送サイリスタTのゲート端子Gtゲート端子Gt1の電位が約-0.3Vより低くなると、後段の転送サイリスタT転送サイリスタT2のしきい電圧がL-3.3Vより低くなる。すると、後段の転送サイリスタTに送信される転送信号第2転送信号φ2φ2-1がH0VからL-3.3Vに移行図10の時刻eしても、後段の転送サイリスタT転送サイリスタT2はターンオンできない。すなわち、転送サイリスタTのオン状態の転送自己走査が中断してしまう。図9aに示したように、サイリスタはオフ状態では電流が流れない状態高抵抗の状態であるが、ターンオンすると電流が流れた状態低抵抗の状態になる。本実施の形態を用いない場合、転送サイリスタTがオフ状態で電流が流れない状態高抵抗の状態では、発光装置駆動回路33のバッファ回路Buf1b~Buf8bは第1転送信号φ1-1、φ1-2、φ1-3、φ1-4または第2転送信号φ2-1、φ2-2、φ2-3、φ2-4をL-3.3Vに設定することができる。しかし、転送サイリスタTがターンオンして電流が流れた状態低抵抗の状態となると、バッファ回路Buf1b~Buf8bの内部抵抗やケーブル35の抵抗により、第1転送信号φ1-1、φ1-2、φ1-3、φ1-4または第2転送信号φ2-1、φ2-2、φ2-3、φ2-4の電位がL-3.3Vから、高い値H0V側にシフトする。このとき、第1転送信号φ1-1、φ1-2、φ1-3、φ1-4または第2転送信号φ2-1、φ2-2、φ2-3、φ2-4が、転送サイリスタTのオン状態を維持する維持電圧約-1.5Vより高い値になると、前述したように転送サイリスタTがターンオフする。これにより、転送サイリスタTのオン状態の転送自己走査が中断することになる。本実施の形態を用いない場合では、転送サイリスタTの自己走査が中断することを抑制するため、発光装置駆動回路33のバッファ回路Buf1b~Buf8bに、内部抵抗の小さい大電流用の高価なバッファ回路を用いることが求められていた。そして、ケーブル35の長さを短く設定することが求められていた。これに対し、本実施の形態では、発光装置65の発光チップ実装基板62上に転送信号供給回路66を設け、第1転送信号φ1-1、φ1-2、φ1-3、φ1-4および第2転送信号φ2-1、φ2-2、φ2-3、φ2-4を生成している。この構成では、転送信号供給回路66のバッファ回路Buf1a~Buf8aの出力端子と発光チップCとの間の距離配線抵抗が小さくなる。このため、転送サイリスタTがオン状態に移行して、バッファ回路Buf1a~Buf8aの内部抵抗によって、第1転送信号φ1-1、φ1-2、φ1-3、φ1-4および第2転送信号φ2-1、φ2-2、φ2-3、φ2-4の電位がL-3.3Vから高い値H0V側にシフトしたとしても、転送サイリスタTのカソード端子の電位が維持電圧より高くなることが抑制される。本実施の形態では、制御基板31上の発光装置駆動回路33から発光チップ実装基板62上の転送信号供給回路66との間で、第1転送信号φ1および第2転送信号φ2が送信されている。このとき、第1転送信号φ1および第2転送信号φ2は、発光装置駆動回路33に設けられたバッファ回路Buf1、Buf2と、転送信号供給回路66上のバッファ回路Buf1a~Buf8aとの間で、HとLとの関係が維持されるようにロジックレベルで送信できればよい。このロジックレベルでの信号の送受信は動作マージンが広いため、内部抵抗による信号の劣化の影響が少ない。そして、ケーブル35の長さを長く設定しても、影響を受けにくい。また、発光装置65の発光チップ実装基板62上に転送信号供給回路66を設けているので、第1転送信号φ1および第2転送信号φ2と発光チップCとが一体として試験される。これにより、発光チップCの転送サイリスタTのオン状態の転送自己走査の中断を抑制した発光装置65とすることができる。これに対し、本実施の形態を用いない場合図11参照では、バッファ回路Buf1b~Buf8bを発光装置駆動回路33に搭載している。このため、発光装置65は、バッファ回路Buf1b~Buf8bと別に試験される。そして、画像形成装置1の組み立ての際に、発光装置65とバッファ回路Buf1b~Buf8bが搭載された発光装置駆動回路33とが組み合わされることになる。このとき、転送サイリスタTがターンオンしたとき、バッファ回路Buf1b~Buf8bの内部抵抗、ケーブル35の抵抗などにより、第1転送信号φ1-1、φ1-2、φ1-3、φ1-4、第2転送信号φ2-1、φ2-2、φ2-3、φ2-4が、L-3.3Vを維持できず、高い値H0V側にシフトしてサイリスタの維持電圧より高くなってしまうと、オン状態の転送サイリスタTがターンオフしてオン状態の転送が中断することになる。すなわち、本実施の形態を用いない場合は、たとえ発光装置65が試験により良品とされても、画像形成装置1の組み立ての際に、発光装置65と発光装置駆動回路33とが組み合わされて試験されたときに、正常に動作しないことがありうる。なお、点灯信号φIは、発光装置駆動回路33から発光装置65の発光チップC毎に、バッファ回路Buf1、Buf2と同様なバッファ回路により供給される。しかし、発光チップC毎に、オン状態の転送サイリスタTにより指定された発光サイリスタLに電流を供給すればよい。よって、上記の転送サイリスタTのオン状態の転送の中断のような問題を生じ難い。このため、点灯信号φIを供給するバッファ回路を、発光装置65の発光チップ実装基板62上に搭載しなくともよい。以上説明したように、本実施の形態では、発光装置65に転送信号供給回路66を備えているので、第1転送信号φ1-1、φ1-2、φ1-3、φ1-4および第2転送信号φ2-1、φ2-2、φ2-3、φ2-4と発光チップCとを組み合わせた状態で試験される。よって、画像形成装置1の組み立てでは、制御基板31の発光装置駆動回路33と発光チップ実装基板62上の転送信号供給回路66との間で、第1転送信号φ1と第2転送信号φ2とが、HとLとの関係が維持されるようにロジックレベルで送信できればよい。このロジックレベルでの送信は、動作マージンが広い。よって、本実施の形態では、たとえ発光装置駆動回路33のバッファ回路Buf1とBuf2の内部抵抗および/またはケーブル35の抵抗が大きくても、ロジックレベルでの送信に異常が生じることが抑制される。上記のことから、本実施の形態では、発光装置駆動回路33のバッファ回路Buf1とBuf2および転送信号供給回路66のバッファ回路Buf1a~Buf8aに、低価格な内部抵抗が高いバッファ回路を使用しうる。さらに、本実施の形態では、光量補正データメモリ67のメモリエリアを複数のエリアに分け、使用条件が異なる場合使用条件1および使用条件2の光量補正データを使用条件毎に異なるエリアエリアAおよびエリアBに格納している。これにより、使用条件毎に異なる補正データを格納した光量補正データメモリ67をそれぞれ備えた複数の発光装置65を用意することが不要となっている。すなわち、発光装置65は、使用条件1または使用条件2のいずれに使用する場合であっても同じ構成でよい。制御部30において、使用条件にしたがって、光量補正データメモリ67の先頭アドレスを変更して、補正データを読み出せばよい。さらにまた、本実施の形態では、発光装置駆動回路33と発光装置65との間で、転送信号として第1転送信号φ1と第2転送信号φ2の2本の信号を送信する図5a参照。一方、本実施の形態を用いない場合には、転送信号として第1転送信号φ1-1、φ1-2、φ1-3、φ1-4、第2転送信号φ2-1、φ2-2、φ2-3、φ2-4の8本の信号を送信する図13a参照。よって、本実施の形態では、本実施の形態を用いない場合に比べ、転送信号の本数が6本少なくなっている。そして、図5a、bに示したように、PIN数40個を替えることなく、すべての点灯信号φIに隣接して基準電位Vsubを設けている。これにより、すべての点灯信号φIを送信する信号線の特性インピーダンスを低い同じ値に設定し、点灯信号φIのレベルの変化HからLまたはLからHの際に発生するノイズを抑制している。さらに、図5aに示す本実施の形態では、電位Vgaの端子PIN数が4本、基準電位Vsubの端子PIN数が11本と、図12aに示す本実施の形態を用いない場合における電位Vgaの端子PIN数が3本、基準電位Vsubの端子PIN数が6本より、大きく増えている。これにより、発光装置65の電位がより安定している。以上説明したように、本実施の形態における発光装置65は、使用条件に関わらず構成が同じでよく、信号の受信がより安定に行える。図14は、本実施の形態において、転送信号供給回路66のバッファ回路Buf1a~Buf8aの出力端子に設けた高域遮断フィルタの構成を示した図である。バッファ回路Buf1a~Buf8aのそれぞれの出力端子から送信される信号第1転送信号φ1-1、φ1-2、φ1-3、φ1-4、第2転送信号φ2-1、φ2-2、φ2-3、φ2-4の電位レベルがノイズによって変動をすることを抑制するために、バッファ回路Buf1a~Buf8aのそれぞれの出力端子に高周波成分をカットする高域遮断フィルタローパスフィルタを設けることが好ましい。なお、図14では、バッファ回路Buf1a~Buf8aをBufと、第1転送信号φ1-1、φ1-2、φ1-3、φ1-4をφ1-xと、第2転送信号φ2-1、φ2-2、φ2-3、φ2-4をφ2-xと表記する。高域遮断フィルタとしては、図14aに示すコンデンサFを出力端子に設けた構成、図14b、cに示すコンデンサFと抵抗Rとを組み合わせて出力端子に設けた構成、図14d、eに示すコンデンサFとインダクタンスLとを組み合わせて出力端子に設けた構成が用いうる。図14d、eに示すコンデンサFとインダクタンスLを組み合わせた構成は、出力端子から出力される信号のレベル振幅が、抵抗Rにより電位降下することが抑制される。[第2の実施の形態]第1の実施の形態では、発光チップ実装基板62上に1個の転送信号供給回路66を設けた図3参照。ICの電源ピンまたはGNDピンの電流制限も存在するために、バッファ回路に流れる電流が大きい場合には、IC中のバッファ回路数が少ないICを選択する必要がある。第2の実施の形態では、4個の転送信号供給回路66-1~66-4を設けている。以下では、異なる部分を説明し、第1の実施の形態と同様な部分の説明を省略する。図15は、第2の実施の形態における制御部30、発光装置65の構成およびこれらの接続関係を示した図である。図15では、4個の転送信号供給回路66-1~66-4をそれらが転送信号を供給する発光チップ組の近傍に配置している。すなわち、転送信号供給回路66-1はバッファ回路Buf1aとBuf2a不図示とを備え、発光チップC1~C5により構成される発光チップ組1の近傍に配置され、第1転送信号φ1-1と第2転送信号φ2-1とを送信する。転送信号供給回路66-2はバッファ回路Buf3aとBuf4a不図示とを備え、発光チップC6~C10により構成される発光チップ組2の近傍に配置され、第1転送信号φ1-2と第2転送信号φ2-2とを送信する。転送信号供給回路66-3はバッファ回路Buf5aとBuf6a不図示とを備え、発光チップC11~C15により構成される発光チップ組3の近傍に配置され、第1転送信号φ1-3と第2転送信号φ2-3とを送信する。転送信号供給回路66-4はバッファ回路Buf7aとBuf8a不図示とを備え、発光チップC16~C20により構成される発光チップ組4の近傍に配置され、第1転送信号φ1-4と第2転送信号φ2-4とを送信する。第2の実施の形態では、転送信号供給回路66-1~66-4はそれぞれが送信する信号を受信する発光チップ組の近傍に配置されるため、第1転送信号ライン201-1、201-2、201-3、201-4、第2転送信号ライン202-1、202-2、202-3、202-4図4参照が短くなる。これにより、第1転送信号ライン201-1、201-2、201-3、201-4、第2転送信号ライン202-1、202-2、202-3、202-4の抵抗などによる信号の電位変動がより抑制される。第1の実施の形態および第2の実施の形態では、バッファ回路Buf1a~Buf8aとして規格品の集積回路ICを使用しうるが、ASICとしてもよい。ASICとすれば、出力端子の電流容量を大きくしたり、内部抵抗を小さくするように内部配線特にGND配線を強化したりすることができる。第1の実施の形態および第2の実施の形態において、ハイレベルの電位であるH0V、ローレベルの電位であるL-3.3Vの値は、それぞれ一例であって、発光装置65の動作を考慮して、他の値に設定してもよい。第1の実施の形態および第2の実施の形態では、転送サイリスタTは、第1転送信号φ1と第2転送信号φ2との2相で駆動されるとしたが、転送サイリスタTを3個毎に3相の転送信号を送信して駆動してもよい。さらに、第1の実施の形態および第2の実施の形態において、発光チップCには、自己走査型発光素子アレイSLEDが1個搭載されているとしたが、2個以上であってもよい。2個以上搭載されている場合には、それぞれの自己走査型発光素子アレイSLEDを発光チップCと置き換えればよい。そして、第1の実施の形態および第2の実施の形態において、サイリスタ転送サイリスタT、発光サイリスタLのアノード端子を基板80にとって共通にしたアノードコモンとして説明した。カソード端子を基板80にとって共通にしたカソードコモンにおいても、回路の極性を変更することによって用いうる。