"グロープラグへと電力を供給するための電源装置、及び、前記グロープラグの間に配置される通電用FETと、前記通電用FETのゲートに対して、前記グロープラグへの通電非通電を切り替えるための通電信号を出力する通電信号出力部とを備えたグロープラグの通電制御装置であって、前記グロープラグ及び前記電源装置の間の通電経路を流れる電流に基づき、前記通電経路の短絡を検知する短絡検知部と、前記通電用FETのゲート及び前記通電信号出力部を接続する前記通電信号の信号経路を、大小異なる抵抗値の経路に切替可能な抵抗切替部とを備え、前記短絡検知部により前記通電経路の短絡が検知された際に、前記抵抗変更部において、前記信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられることを特徴とするグロープラグの通電制御装置。前記短絡検知部は、前記通電経路の短絡又は非短絡を示す検知結果信号を前記抵抗切替部に対して直接入力するように構成されており、前記通電経路の短絡を示す前記検知結果信号が入力された際に、前記抵抗切替部において、前記信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられること特徴とする請求項1に記載のグロープラグの通電制御装置。前記抵抗切替部は、前記通電信号出力部及び前記通電用FETのゲートの間に配置され、それぞれ並列に接続可能な複数の抵抗を備えるとともに、前記各抵抗の並列接続数を変更可能に構成されており、前記短絡検知部により前記通電経路の短絡が検知された際に、前記各抵抗の並列接続数を減少させることにより、前記信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられることを特徴とする請求項1又は2に記載のグロープラグの通電制御装置。前記抵抗切替部は、前記通電信号出力部及び前記通電用FETのゲートの間に配置され、並列に接続可能な2つの抵抗を備えており、前記短絡検知部により前記通電経路の短絡が検知された際に、前記抵抗切替部において、前記信号経路が、並列に接続された前記両抵抗を介した経路から前記両抵抗のうちの一方の抵抗のみを介した経路に切替えられることを特徴とする請求項1又は2に記載のグロープラグの通電制御装置。前記抵抗切替部は、前記通電信号出力部及び前記通電用FETのゲートの間を接続可能な第1の信号ラインと、前記第1の信号ラインよりも抵抗値が大きく、前記通電信号出力部及び前記通電用FETのゲートの間を接続可能な第2の信号ラインとを備え、前記短絡検知部により前記通電経路の短絡が検知された際に、前記抵抗切替部において、前記信号経路が、前記第1の信号ラインから前記第2の信号ラインに切替えられることを特徴とする請求項1又は2に記載のグロープラグの通電制御装置。前記グロープラグは、複数設けられるとともに、それぞれ並列に接続され、前記電源装置から前記各グロープラグへと供給される電力の分岐点と前記グロープラグとの間に、前記通電用FETが直列接続されており、前記電源装置から前記各グロープラグへと供給される電力の分岐点と前記電源装置との間に直列接続され、前記通電用FETに形成される寄生ダイオードに対して自身の寄生ダイオードが逆向きの逆接保護用FETを備え、前記短絡検知部は、前記通電経路を流れる電流に対応する前記逆接保護用FETの両端電圧に基づき、前記通電経路の短絡を検知することを特徴とする請求項1乃至5のいずれか1項に記載のグロープラグの通電制御装置。ところで、短絡時において、短絡発生に対応して通電用FETがオフとされると、ハーネス等の回路上のコイル成分によって逆起電圧が生じてしまい、非常に大きな電圧が通電用FETを加わってしまうおそれがある。その結果、通電用FETに対して、短絡に伴う大電流とともに大電圧が加わることとなり、通電用FETに対して、そのエネルギー耐量を上回る非常に大きなエネルギーが瞬間的に加わってしまい、通電用FETに故障が生じてしまうおそれがある。特に、スイッチングスピードが速い通電用FETでは、オンオフの切替時に自身の抵抗が急激に変化するため、発生する逆起電圧が大きなものとなってしまい、その故障がより懸念される。これに対して、通電用FETのスイッチングスピードを遅くすることで、逆起電圧を低く抑え、瞬間的に大きなエネルギーが加わってしまうことを防止し、通電用FETの故障防止を図ることが考えられる。ところが、この場合には、正常非短絡時において、通電用FETでのスイッチングロスが大きくなってしまうため、通電用FETの発熱が増大してしまい、その結果、グロープラグに対して十分な電力を投入することができないおそれがある。本発明は、上記事情を鑑みてなされたものであり、その目的は、正常時においては、通電用FETの発熱を抑制し、グロープラグに対して十分な電力を投入可能とする一方で、短絡時においては、通電用FETに対して瞬間的に大きなエネルギーが加わってしまうことを抑制し、通電用FETの故障をより確実に防止することができるグロープラグの通電制御装置を提供することにある。以下、上記目的を解決するのに適した各構成につき、項分けして説明する。なお、必要に応じて対応する構成に特有の作用効果を付記する。構成1.本構成のグロープラグの通電制御装置は、グロープラグへと電力を供給するための電源装置、及び、前記グロープラグの間に配置される通電用FETと、前記通電用FETのゲートに対して、前記グロープラグへの通電非通電を切り替えるための通電信号を出力する通電信号出力部とを備えたグロープラグの通電制御装置であって、前記グロープラグ及び前記電源装置の間の通電経路を流れる電流に基づき、前記通電経路の短絡を検知する短絡検知部と、前記通電用FETのゲート及び前記通電信号出力部を接続する前記通電信号の信号経路を、大小異なる抵抗値の経路に切替可能な抵抗切替部とを備え、前記短絡検知部により前記通電経路の短絡が検知された際に、前記抵抗変更部において、前記信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられることを特徴とする。上記構成1によれば、通電経路の短絡時には、通電信号の伝送経路である信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられる。すなわち、正常非短絡時は、通電用FETのゲート抵抗が小さなものとされ、短絡時に限って、通電用FETのゲート抵抗が大きなものとされる。従って、短絡時において、通電用FETのスイッチングスピードを遅くすることができ、発生する逆起電圧を低く抑えることができる。その結果、通電用FETに対して瞬間的に大きなエネルギーが加わってしまうことを効果的に抑制でき、通電用FETの故障をより確実に防止することができる。一方で、正常時においては、通電用FETのゲート抵抗が小さなものとされるため、通電用FETのスイッチングスピードを十分に速いものとすることができる。従って、スイッチングロスによる通電用FETの発熱を抑制することができ、グロープラグに対して十分な電力を投入することができる。構成2.本構成のグロープラグの通電制御装置は、上記構成1において、前記短絡検知部は、前記通電経路の短絡又は非短絡を示す検知結果信号を前記抵抗切替部に対して直接入力するように構成されており、前記通電経路の短絡を示す前記検知結果信号が入力された際に、前記抵抗切替部において、前記信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられること特徴とする。上記構成2によれば、短絡検知部からの検知結果信号が、IC等の処理装置を介することなく、抵抗切替部に対して直接入力されるため、通電経路の短絡発生から瞬時に通電用FETのゲート抵抗を増大させることができる。従って、例えば、故障防止のために通電用FETをオフとするとき、通電用FETのオンオフを切替える前に、通電用FETのゲート抵抗をより確実に増大させておくことができる。その結果、通電用FETに瞬間的に大きなエネルギーが加わってしまうことを一層確実に防止することができ、通電用FETの故障をより一層確実に防止することができる。構成3.本構成のグロープラグの通電制御装置は、上記構成1又は2において、前記抵抗切替部は、前記通電信号出力部及び前記通電用FETのゲートの間に配置され、それぞれ並列に接続可能な複数の抵抗を備えるとともに、前記各抵抗の並列接続数を変更可能に構成されており、前記短絡検知部により前記通電経路の短絡が検知された際に、前記各抵抗の並列接続数を減少させることにより、前記信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられることを特徴とする。上記構成3によれば、抵抗切替部における信号経路の切替を容易に実現することができる。尚、各抵抗の並列接続数を0としてもよい。すなわち、短絡時において、通電信号出力部及び通電用FETのゲート間の信号経路を並列に接続された複数の抵抗を介した経路例えば、3つの抵抗を並列接続するとしてもよいし、1つの抵抗のみを介した経路例えば、その3つの抵抗のうち、2つの抵抗の接続を解除して並列接続された抵抗の数を0として、1つの抵抗のみを介する経路とするとしてもよい。構成4.本構成のグロープラグの通電制御装置は、上記構成1又は2において、前記抵抗切替部は、前記通電信号出力部及び前記通電用FETのゲートの間に配置され、並列に接続可能な2つの抵抗を備えており、前記短絡検知部により前記通電経路の短絡が検知された際に、前記抵抗切替部において、前記信号経路が、並列に接続された前記両抵抗を介した経路から前記両抵抗のうちの一方の抵抗のみを介した経路に切替えられることを特徴とする。上記構成4によれば、抵抗切替部における信号経路の切替を一層容易に実現することができ、また、2つの抵抗のみで構成することも可能となり、装置の小型化や製造コストの低減を図ることができる。構成5.本構成のグロープラグの通電制御装置は、上記構成1又は2において、前記抵抗切替部は、前記通電信号出力部及び前記通電用FETのゲートの間を接続可能な第1の信号ラインと、前記第1の信号ラインよりも抵抗値が大きく、前記通電信号出力部及び前記通電用FETのゲートの間を接続可能な第2の信号ラインとを備え、前記短絡検知部により前記通電経路の短絡が検知された際に、前記抵抗切替部において、前記信号経路が、前記第1の信号ラインから前記第2の信号ラインに切替えられることを特徴とする。上記構成5によれば、通常時における信号経路第1の信号ラインの抵抗値と、短絡時における信号経路第2の信号ラインの抵抗値とが互いに影響されることなく、それぞれが独立したものとなっている。従って、通常時における信号経路の抵抗値と、短絡時における信号経路の抵抗値とをそれぞれ個別に設定することができ、両抵抗値をより容易に設定することができる。構成6.本構成のグロープラグの通電制御装置は、前記グロープラグは、複数設けられるとともに、それぞれ並列に接続され、前記電源装置から前記各グロープラグへと供給される電力の分岐点と前記グロープラグとの間に、前記通電用FETが直列接続されており、前記電源装置から前記各グロープラグへと供給される電力の分岐点と前記電源装置との間に直列接続され、前記通電用FETに形成される寄生ダイオードに対して自身の寄生ダイオードが逆向きの逆接保護用FETを備え、前記短絡検知部は、前記通電経路を流れる電流に対応する前記逆接保護用FETの両端電圧に基づき、前記通電経路の短絡を検知することを特徴とする。通電用FETとしてMOSFETを用いた場合、通電用FETのドレイン及びソースの間には、寄生ダイオードが形成される。従って、電源装置が逆極性で接続されてしまうと、寄生ダイオードによって通電用FETのドレイン及びソース間が通電状態となってしまい、その結果、寄生ダイオードの異常発熱による通電用FETの故障や、連続通電によるグロープラグの過昇温といった事態を招いてしまうおそれがある。この点、上記構成6によれば、通電用FETの上流側に、通電用FETに形成される寄生ダイオードに対して自身の寄生ダイオードが逆向きにされた逆接保護用FETが設けられている。従って、電源装置が逆極性で接続された場合であっても、電源装置が逆極性で接続されているために逆接保護用FETはオフであるので、通電用FETやグロープラグへの通電を防止することができる。その結果、通電用FETの故障やグロープラグの過昇温をより確実に防止することができる。加えて、上記構成6によれば、短絡検知部は、通電経路を流れる電流に対応する逆接保護用FETの両端電圧に基づき、通電経路の短絡を検知するように構成されている。ここで、通電経路に流れる電流に対応する電圧を測定する手法としては、例えば、通電経路上にシャント抵抗を設け、当該シャント抵抗の両端電圧を測定する手法が考えられる。しかしながら、この場合には、通電用FETや逆接保護用FETの発熱に加えて、シャント抵抗の発熱も加わるため、基板の温度上昇が早まり、例えば、制御部が過熱保護機能を備える場合には、その機能が働き、グロープラグへと十分な電力を投入できないおそれがある。この点、上記構成6のように逆接保護用FETの両端電圧に基づいて短絡を検知することとすれば、シャント抵抗を用いた場合のような余分な発熱がなくなるため、グロープラグへの十分な電力投入を確保しつつ、通電経路の短絡検知を行うことができる。すなわち、上記構成6によれば、逆接保護用FETを設けることで通電用FETの故障防止等を図ることができ、また、その両端電圧に基づくことで、シャント抵抗などの余分な発熱を抑え、グロープラグに対する投入電力を確保しつつ、短絡検知を行うことができる。加えて、上記構成6によれば、複数のグロープラグのそれぞれに対応して逆接保護用FETを設けることなく、電源装置から各グロープラグへと電力を供給する際に共通に用いられる通電経路電力の分岐点と電源装置との間に、逆接保護用FETが設けられている。従って、製造コストの低減を図りつつ、逆接保護用FETを設けることによる上述の作用効果を実現することができる。以下に、実施形態について図面を参照しつつ説明する。第1実施形態通電制御装置としてのグロー制御装置GCU21は、グロープラグ1の通電を制御し、自動車のディーゼルエンジン以下、エンジンと称すENの始動補助及び駆動安定性の向上等のために用いられるものである。まず、GCU21の説明に先立って、GCU21によって制御されるグロープラグ1の概略構成を説明する。図1a,bに示すように、グロープラグ1は、筒状のハウジング2と、ハウジング2に装着されたシースヒータ3とを備えている。ハウジング2は、軸線CL1方向に貫通する軸孔4を有するとともに、その外周面には、エンジンENへの取付用のねじ部5と、トルクレンチ等の工具を係合させるための断面六角形状の工具係合部6とが形成されている。シースヒータ3は、チューブ7と中軸8とが軸線CL1方向に一体化されて構成されている。チューブ7は、鉄Fe又はニッケルNiを主成分とする先端部が閉じた筒状チューブであり、チューブ7の後端は、中軸8との間で環状ゴム16により封止されている。加えて、チューブ7の内側には、チューブ7先端に接合される発熱コイル9と、発熱コイル9の後端に直列接続された制御コイル10とが酸化マグネシウムMgO粉末等の絶縁粉末11とともに封入されている。発熱コイル9は、例えば、Fe-クロムCr-アルミニウムAl系合金からなる抵抗発熱線により構成されている。一方で、制御コイル10は、例えばNiを主成分とする抵抗発熱線により構成されており、自身の温度上昇に伴い抵抗値が増大するものである。発熱コイル9や制御コイル10の発熱により、制御コイル10の抵抗値が増大した際には、発熱コイル9に対する印加電圧が減少し、その結果、発熱コイル9の過昇温が防止される。尚、制御コイル10を設けることなく、発熱コイル9の後端を中軸8に直接接続してもよい。加えて、チューブ7には、スウェージング加工等によって、その先端部に発熱コイル9等を収容する小径部7aが形成されるとともに、その後端側において小径部7aよりも径の大きな大径部7bが形成されている。そして、この大径部7bが、ハウジング2の軸孔4に形成された小径部4aに対し圧入接合されることにより、チューブ7がハウジング2の先端より突出した状態で保持されている。中軸8は、自身の先端がチューブ7内に挿入され、制御コイル10の後端に接続されるとともに、ハウジング2の軸孔4に挿通されている。中軸8の後端はハウジング2の後端から突出しており、ハウジング2の後端部においては、ゴム等からなるOリング12、樹脂製の絶縁ブッシュ13、絶縁ブッシュ13の脱落を防止するための押さえリング14、及び、通電用のケーブル接続用のナット15が先端側からこの順序で中軸8に嵌め込まれた構造となっている。次に、本発明の特徴であるグロー制御装置GCU21について説明する。図2は、グロープラグ1への通電制御を行うGCU21等の概略構成を示すブロック図である。尚、図2では、グロープラグ1を1つのみ示しているが、実際にはエンジンENの各気筒に対応して複数設けられており、所定の電圧例えば、12Vを出力する電源装置VAから各グロープラグ1に対して分岐点DPを介して電力が供給される。また、図2では、後述する通電用FET51及び抵抗切替部71を1つのみ示しているが、実際には各グロープラグ1に対応して通電用FET51や抵抗切替部71がそれぞれ設けられている。GCU21は、電源装置VAから供給される電力によって動作するものであり、自動車の電子制御装置ECU81と、所定の通信手段例えば、CAN等を介して接続されている。また、GCU21は、逆接保護用FET電界効果トランジスタ31と、制御部本実施形態では、ASIC41と、通電用FET51と、短絡検知部61と、抵抗切替部71とを備えている。逆接保護用FET31は、電源装置VAが逆極性で接続された際における通電用FET51の過熱故障とグロープラグ1の過熱による断線とを防止するためのものである。逆接保護用FET31は、電源装置VAとグロープラグ1との間を電気的に接続する通電経路ECに介在されており、具体的には、そのドレインが通電用FET51に接続され、そのソースが電源装置VAに接続されている。本実施形態において、逆接保護用FET31は、NチャンネルMOSFETにより構成されており、電源装置VAから各グロープラグ1へと供給される電力の分岐点DPと、電源装置VAとの間に1つだけ設けられている。尚、本実施形態における逆接保護用FET31は、オン抵抗が非常に小さいもの例えば、数mΩである。制御部41は、電源装置VAからグロープラグ1に対する通電を制御するものであり、通電用FET51のゲートに対してグロープラグ1への通電非通電を切り替えるための通電信号を出力する通電信号出力部42と、電圧の昇圧機能を備えるチャージポンプ回路CP回路43とを備えている。通電信号出力部42は、ECU81によって制御されており、電源装置VAからグロープラグ1へと通電するタイミングを表す矩形状の通電信号PWM信号を、抵抗切替部71に設けられた信号経路を介して通電用FET51のゲートに対して入力する。具体的には、電源装置VAからグロープラグ1へと通電させる場合、High信号を通電用FET51に対して出力する。一方で、電源装置VAからグロープラグ1への通電を停止させる場合には、Low信号を通電用FET51に出力する。尚、通電信号出力部42はチャージポンプ回路43と接続されており、通電信号出力部42から出力される信号は、チャージポンプ回路43により昇圧されたものとなっている。チャージポンプ回路43は、所定のトランジスタ441やダイオード442,443等を有するドライブ回路44を介して逆接保護用FET31のゲートに接続されており、所定の高電圧例えば、電源装置VAの出力電圧10Vを逆接保護用FET31のゲートへと出力する。尚、チャージポンプ回路43は、エンジンキー図示せずがオンとされているときに動作するため、エンジンキーがオンのときには、チャージポンプ回路43及びドライブ回路44によって逆接保護用FET31はオンとされる。一方で、エンジンキーがオフ状態のときは、チャージポンプ回路43からの出力はオフとされており、その結果、逆接保護用FET31はオフとされる。このように、チャージポンプ回路43制御部41は、エンジンキーのオンと連動して起動するので、電源装置VAが逆極性で接続されたときは、エンジンキーがオフ状態であるときと同様に、逆接保護用FET31はオフとされる。これにより、電源装置VAが逆極性で接続されても通電用FET51の寄生ダイオードに電流が流れてしまうことが防止されている。また、制御部41には、各通電用FET51を流れる電流に対応する電圧例えば、通電用FET51の両端電圧がそれぞれ入力されており、当該入力電圧に基づいて各通電用FET51から各グロープラグ1の発熱コイル9までの間の通電経路の短絡を検出したときに例えば、入力電圧が予め設定された所定の閾値を超えたときに、通電信号出力部42から、短絡の発生した通電経路に位置する通電用FET51へと出力される通電信号をLow信号に切替え、短絡発生経路上の通電用FET51をオフとする故障対応部45を備えている。当該故障対応部45により、短絡時における通電用FET51の故障防止が図られている。尚、故障対応部45は、ノイズによる誤作動を防止するために、通電経路の短絡であると考えられる状態がある程度の時間継続したときに例えば、入力電圧が前記閾値をある程度の時間に亘って継続して超えているときに、通電信号をLow信号に切替えるように構成されている。そのため、通電経路において短絡が発生してから通電用FET51が実際にオフとされるまでには、若干例えば、数百μs程度の遅延時間が生じることとなっている。通電用FET51は、各グロープラグ1に対してそれぞれ設けられており、それぞれ並列に接続されている。また、通電用FET51は、ドレインが逆接保護用FET31のドレインに接続され、ソースがグロープラグ1に接続されている。本実施形態では、通電用FET51として、NチャンネルMOSFETが用いられており、通電用FET51は、通電信号出力部42からHigh信号が入力されてオンとなったときに、そのオン抵抗が非常に小さい例えば、数mΩとものとされている。尚、通電経路ECの短絡時に、通電用FET51への通電を停止させるために、通電用FET51として過電流保護機能を内蔵したIPSインテリジェントパワースイッチを用いることも考えられるが、本実施形態では、コストの削減を図るべく、過電流保護機能を持たない通常のFETが通電用FET51として用いられている。さらに、通電用FET51は、通電経路ECに短絡が生じていない場合において、そのスイッチングスピードオンオフの切替に要する時間が非常に速いものであり、オンオフの切替時において通電用FET51に流れる電流の単位時間当たりの変化量が非常に大きくなるものである例えば、オフからオンに切替える場合において、通電用FET51がオンのときに流れる最大電流の30~60へと電流が立ち上がる際に、電流の単位時間当たりの変化量が0.3A/μs以上本実施形態では、1.5A/μs程度となる。このようにスイッチングスピードが速くされることで、オンオフ切替時における通電用FET51の発熱が抑制され、グロープラグ1に対して十分な電力が投入されるようになっている。一方で、スイッチングスピードが速いため、通電用FET51の抵抗は急速に変化し、また、オンオフ切替時に発生する逆起電圧は比較的大きくなる。従って、このスイッチングスピードのままで通電用FET51に対して大電流が流れてしまった場合には、オンオフの切替時に、通電用FET51のエネルギー耐量を超える非常に大きなエネルギーが瞬間的に通電用FET51に加わってしまい、通電用FET51が破損してしまうおそれがある。短絡検知部61は、通電経路ECにおける短絡を検知するものであり、オペアンプ62と、閾値出力用電源63と、コンパレータ64とを備えている。オペアンプ62は、通電経路ECを流れる電流に対応する逆接保護用FET31の両端電圧を増幅して、その増幅された電圧をコンパレータ64の反転入力端子に入力する。閾値出力用電源63は、電源装置VAにより構成されており、電源装置VAと同様の出力電圧を出力する。閾値出力用電源63から出力された電圧は抵抗65,66により分圧され、その結果、予め設定された所定値の閾値電圧がコンパレータ64の非反転入力端子に入力される。コンパレータ64は、オペアンプ62から入力された電圧通電経路ECの電流に対応すると、閾値出力用電源63から入力された閾値電圧とを比較する。通電経路ECにおいて短絡が生じていない場合には、オペアンプ62から入力される電圧が閾値電圧以下となるため、コンパレータ64から検知結果信号としてHigh信号が出力される。一方で、通電経路ECにおいて短絡が生じている場合には、オペアンプ62から入力される電圧が閾値電圧を上回ることとなるため、コンパレータ64から検知結果信号としてLow信号が出力される。すなわち、短絡検知部61においては、通電経路ECが正常である場合にHigh信号が出力され、通電経路ECに短絡が生じている場合にLow信号が出力される。また、本実施形態においては、短絡検知部61コンパレータ64からの検知結果信号が、制御部41を介することなく、抵抗切替部71に対して直接入力される。抵抗切替部71は、通電用FET51のゲートと通電信号出力部42との間を接続し、通電信号PWM信号の伝送経路となる信号経路を、大小異なる抵抗値の経路に切替えるものである。抵抗切替部71は、複数本実施形態では、2つの抵抗72,73と、経路切替部74とを備えている。抵抗72は、所定の抵抗値例えば、50kΩ~100kΩを有し、通電用FET51のゲートと通電信号出力部42との間に直列的に設けられている。抵抗73は、前記抵抗72よりも小さな抵抗値例えば、10kΩ~50kΩを有し、後述するトランジスタ741と直列に接続されている。また、抵抗72と、抵抗73及びトランジスタ741とは並列に接続されている。尚、抵抗72,73の抵抗値は例示であって、使用される通電用FET51に対応して変更される。また、抵抗72,73の抵抗値の大小関係は特に限定されるものではなく、抵抗72,73を同一の抵抗値を有するものとしてもよいし、抵抗73の抵抗値を抵抗72の抵抗値よりも大きくしてもよい。経路切替部74は、トランジスタ741,742を備えており、トランジスタ741は、そのエミッタが通電信号出力部42と抵抗72との間に接続され、そのコレクタが抵抗73に接続されている。また、トランジスタ741のベースは、抵抗743を介してトランジスタ742のコレクタに接続されており、トランジスタ741のベースと抵抗743との間は、抵抗744を介して通電信号出力部42と抵抗72との間に接続されている。加えて、トランジスタ742のエミッタは接地されており、トランジスタ742のベースは抵抗745を介して短絡検知部61コンパレータ64の出力端子に接続されているすなわち、コンパレータ64から出力される検知結果信号は、トランジスタ742のベースに入力される。また、トランジスタ742のベースと抵抗745との間は、抵抗746を介して接地されている。経路切替部74においては、短絡検知部61からHigh信号が入力されると、トランジスタ741,742がそれぞれオンとなる。従って、通電用FET51のゲート及び通電信号出力部42の間の信号経路は、並列に接続された抵抗72,73を介した経路となる。一方で、短絡検知部61からLow信号が入力されると、トランジスタ741,742はそれぞれオフとなる。従って、前記信号経路は、抵抗72のみを介した経路となる。すなわち、通電経路ECが正常であるとき非短絡時には、抵抗72,73の合成抵抗となるため、抵抗72のみの経路よりも抵抗値が小さい側の経路とされ、短絡検知部61により通電経路ECの短絡が検知されたときに、信号経路は抵抗値の大きい側の経路に切替えられる。次いで、上述したGCU21の動作について説明する。まず、通電経路ECが正常であるとき非短絡時には、各抵抗切替部71において、信号経路は、並列に接続された抵抗72,73を介した経路とされ、各グロープラグ1ごとに設けられた各通電用FET51のゲート抵抗はそれぞれ小さなものとされている。この状態において、通電経路ECに短絡が生じたときには、オペアンプ62から出力される電圧が増大し、短絡検知部61から検知結果信号としてのHigh信号が各信号切替部71に出力される。High信号が入力された各抵抗切替部71においては、信号経路を抵抗72のみを介した経路とし、各通電用FET51のゲート抵抗がそれぞれ大きなものとされる。そして、短絡発生から若干の遅延時間が経過した後、故障対応部45により、短絡が発生した通電経路に位置する通電用FET51がオフとされる。このとき、各通電用FET51のゲート抵抗は既に大きなものとされているため、オンからオフへの切替に伴い通電用FET51に瞬間的に大きなエネルギーが加わってしまうことが防止される。その結果、通電用FET51は、故障することなく、安全にオフとされる。そして、通電用FET51をオフとすることにより、逆接保護用FET31の両端電圧が正常時の数値に戻れば、短絡検知部61から検知結果信号としてのHigh信号が各信号切替部71に出力され、信号経路が正常時の経路並列に接続された抵抗72,73を介した経路に戻される。つまり、通電用FET51のゲート抵抗を増大させる措置は、一時的に行われるように構成されており、通電用FET51のスイッチングスピードを長期間に亘って遅くすることで、スイッチングロスによる発熱を増大させ、グロープラグ1へと十分な電力を投入できないという事態が生じないようにされている。以上詳述したように、本実施形態によれば、通電経路ECの短絡時には、信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられるように構成されている。従って、短絡時においては、通電用FET51のスイッチングスピードを遅くすることができ、発生する逆起電圧を低く抑えることができる。その結果、通電用FET51に対して瞬間的に大きなエネルギーが加わってしまうことを効果的に抑制でき、通電用FET51の故障をより確実に防止することができる。一方で、正常時においては、通電用FET51のゲート抵抗が小さなものとされるため、通電用FET51のスイッチングスピードを十分に速いものとすることができる。従って、スイッチングロスによる通電用FET51の発熱を抑制することができ、グロープラグ1に対して十分な電力を投入することができる。また、短絡検知部61からの検知結果信号が、制御部41を介することなく、抵抗切替部71に対して直接入力されているため、通電経路ECの短絡発生から瞬時に通電用FET51のゲート抵抗を増大させることができる。従って、故障対応部45により通電用FET51をオフとするとき、通電用FET51のオンオフを切替える前に、通電用FET51のゲート抵抗をより確実に増大させておくことができる。その結果、通電用FET51に瞬間的に大きなエネルギーが加わってしまうことを一層確実に防止することができ、通電用FET51の故障をより一層確実に防止することができる。加えて、通電用FET51の上流側には、逆接保護用FET31が設けられており、電源装置VAが逆極性で接続された場合でも、通電用FET51やグロープラグ1への通電を防止することができる。その結果、通電用FET51の故障やグロープラグ1の過昇温をより確実に防止することができる。さらに、短絡検知部61は、オン抵抗の非常に小さい逆接保護用FET31の両端電圧に基づき、通電経路ECの短絡を検知するように構成されている。従って、シャント抵抗の両端電圧に基づいて短絡検知を行う場合に懸念される、シャント抵抗の発熱によりグロープラグ1へと十分な電力を投入できなくなるという事態を防止しつつ、短絡検知を行うことができる。また、逆接保護用FET31は、電源装置VAから各グロープラグ1へと電力を供給する際に共通に用いられる通電経路電力の分岐点DPと電源装置VAとの間に設けられている。従って、製造コストの低減を図りつつ、逆接保護用FET31を設けることによる上述の作用効果を実現することができる。第2実施形態次いで、第2実施形態について、上記第1実施形態との相違点を中心に説明する。上記第1実施形態では、短絡検知部61からの検知結果信号が、制御部41を介することなく、抵抗切替部71に対して直接入力されている。これに対して、本第2実施形態では、制御部41が、通電信号出力部42や故障対応部45の機能を備えたマイクロコンピュータマイコンにより構成されるとともに、図3に示すように、短絡検知部61からの検知結果信号が制御部41に入力され、検知結果信号に応じて制御部41が抵抗切替部71を制御することで、信号経路を抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えるように構成されている。詳述すると、制御部41においては、通常、通電用FET51を制御することで、グロープラグ1への通電を制御する処理がなされている尚、この制御部41における通常時処理には、通電経路の短絡が検知された際に、短絡が生じた通電経路に位置する通電用FET51をオフとする処理も含まれる。この通常時処理中に、短絡検知部61から通電経路の短絡を示す検知結果信号High信号が入力された際、制御部41は、通常時処理よりも優先して、抵抗切替部71に対して短絡が生じたことを示す信号High信号を出力し、信号経路を抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替える。つまり、短絡発生時には、通常時処理に割り込んで、信号経路の抵抗値を切替える処理が行われるように構成されている。尚、本第2実施形態のように、制御部41をマイコンで構成する場合、一般にマイコンにはチャージポンプ回路が設けられていないため、逆接保護用FET31や通電用FET51にゲート電圧を付与するために、マイコンの外部にチャージポンプ回路43A,43Bを設けてもよい。また、チャージポンプ回路を各FET31,51に対応して複数設けることなく、1つのチャージポンプ回路をゲート電圧の印加のために共通に用いてもよい。以上、本第2実施形態によれば、基本的には上記第1実施形態と同様の作用効果が奏される。加えて、本第2実施形態では、制御部41を介して信号経路を抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替える処理がなされるが、制御部41においては、通電用FET51の制御よりも優先して、信号経路を切替える処理がなされる。従って、通電用FET51をオフとするときにおいて、通電用FET51のオンオフを切替える前に、通電用FET51のゲート抵抗をより確実に増大させておくことができる。その結果、通電用FET51に瞬間的に大きなエネルギーが加わってしまうことを一層確実に防止することができ、通電用FET51の故障をより一層確実に防止することができる。尚、上記実施形態の記載内容に限定されず、例えば次のように実施してもよい。勿論、以下において例示しない他の応用例、変更例も当然可能である。a上記実施形態では、逆接保護用FET31は、NチャンネルMOSFETにより構成されているが、PチャンネルMOSFETにより構成することとしてもよい。また、この場合には、ドライブ回路を設けなくてもよく、通常時に、逆接保護用FET31のゲートが接地され、エンジンキーがオフのときに、逆接保護用FET31のゲートが電源装置VAと接続されるように構成すればよい。b上記実施形態では、逆接保護用FET31が1つだけ設けられているが、グロープラグ1の数の増加に対応して電流容量の増加を図るべく、逆接保護用FET31を並列に複数設けることとしてもよい。c上記実施形態において、短絡検知部61は、逆接保護用FET31の両端電圧に基づいて、通電経路ECの短絡を検知するように構成されているが、逆接保護用FET31に代えて、シャント抵抗を設け、当該シャント抵抗の両端電圧に基づき、通電経路ECの短絡を検知するように構成してもよい。また、短絡検知部61が、通電用FET51の両端電圧に基づいて、通電経路ECの短絡を検知することとしてもよい。但し、通電用FET51の両端電圧に基づく場合には、各通電用FET51に対して短絡検知部61をそれぞれ設ける必要がある。d上記実施形態において、抵抗切替部71は2つの抵抗72,73を備え、通電経路ECの短絡が検知された際に、並列に接続された両抵抗72,73を介した経路から抵抗72のみを介した経路に切替えられることで、信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられているが、信号経路を切替える手法はこれに限定されるものではない。従って、例えば、図4に示すように、抵抗切替部91が、それぞれ並列に接続可能な複数3つ以上の抵抗92,93,94,95を備えるとともに、各抵抗92,93,94,95の並列接続数を変更可能に構成し、各抵抗92,93,94,95の並列接続数を減少させることにより、信号経路を抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えることとしてもよい。また、図5に示すように、抵抗切替部101が、第1の信号ライン102と、第1の信号ライン102よりも抵抗値の大きい第2の信号ライン103とを備え、短絡検知部61により通電経路ECの短絡が検知された際に、信号経路を第1の信号ライン102から第2の信号ライン103に切替えることで、信号経路を抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えることとしてもよい。e上記実施形態において、GCU21は、発熱コイル9を有するグロープラグ1メタルグロープラグの通電を制御するように構成されているが、GCU21による制御の対象は、これに限定されるものではない。例えば、各部材の寸法やコイルの組成等は、GCU21で制御しやすいものに適宜変更可能である。また、グロープラグとしてもメタルグロープラグに限定されるものではない。従って、GCU21が、セラミックヒータを有するセラミックグロープラグの通電を制御するように構成することとしてもよい。f上記実施形態では、GCU21及びECU81が個別に設けられているが、ECU81が、前記GCU21の機能を有するように構成し、ECU81の有するGCUの機能によりグロープラグ1の通電制御を行うこととしてもよい。g上記実施形態では、通電用FET51はNチャンネルFETにより構成されているが、通電用FET51をPチャンネルFETにより構成してもよい。この場合には、チャージポンプ回路を設けなくてもよく、グロープラグ1への通電時に通電用FET51のゲートが接地され、通電を停止する際に通電用FET51のゲートが電源装置VAに接続されるように構成すればよい。"