第1主面と、前記第1主面に形成された第1電極とを有する配線基板と、第2主面と、前記第2主面に形成された第2電極とを有し、前記第2主面が前記配線基板の前記第1主面と対向するように、前記配線基板に搭載された半導体チップと、を有し、前記第1電極と前記第2電極とは、半田を用いて接合されており、前記第1電極の前記半導体チップ側の表面は、ニッケルめっきおよびパラジウムめっきが順次施されたものであり、ニッケルめっきおよびパラジウムめっきが順次施された前記第1電極の前記半導体チップ側の表面は、前記半田と直接接合されていることを特徴とする半導体装置。請求項1記載の半導体装置において、ニッケルめっきおよびパラジウムめっきが順次施された前記第1電極の前記半導体チップ側の表面は、金を介さずに、前記半田と直接接合されていることを特徴とする半導体装置。請求項1記載の半導体装置において、前記配線基板は、前記第1主面に前記第1電極と一体に形成された引き出し配線を有し、前記引き出し配線の前記半導体チップ側の表面は、ニッケルめっきおよびパラジウムめっきが順次施されたものであり、ニッケルめっきおよびパラジウムめっきが順次施された前記引き出し配線の前記半導体チップ側の表面は、前記半田と接合されていないことを特徴とする半導体装置。第1主面と、前記第1主面に形成された第1電極とを有する配線基板と、第2主面と、前記第2主面に形成された第2電極とを有し、前記第2主面が前記配線基板の前記第1主面と対向するように、前記配線基板に搭載された半導体チップと、を有し、前記第1電極と前記第2電極とは、半田を用いて接合されており、前記第1電極と前記半田とは、前記第1電極の前記半導体チップ側の表面に、ニッケルめっきおよびパラジウムめっきが順次施されることで形成された金属膜を介して接合されており、前記金属膜および前記半田のいずれも金を含有していないことを特徴とする半導体装置。a第1主面と、前記第1主面に形成された第1電極とを有する配線基板を準備する工程、b前記a工程の後、前記第1電極の表面に、ニッケルめっきを施す工程、c前記b工程の後、ニッケルめっきが施された前記第1電極の表面に、パラジウムめっきを施す工程、d第2主面と、前記第2主面に形成された第2電極とを有する半導体チップを準備する工程、e前記c工程および前記d工程の後、前記第1電極と前記第2電極とが半田を介して対向するように、前記配線基板に前記半導体チップを搭載する工程、f前記e工程の後、前記半導体チップが搭載された前記配線基板を熱処理することで、前記第1電極と前記第2電極とを前記半田を用いて接合する工程、を有し、前記f工程では、ニッケルめっきおよびパラジウムめっきが順次施された前記第1電極の表面を、前記半田と直接接合することを特徴とする半導体装置の製造方法。本発明者の検討によれば、次のことが分かった。フリップチップ実装方式では、半導体チップの複数の電極パッド上にそれぞれ突起電極バンプ電極、バンプを形成する。そして、突起電極を例えば半田を用いて配線基板の端子と接合することで、半導体チップと配線基板を電気的に接続する。具体的には、例えば突起電極を銅Cuとし、突起電極の表面に予め半田材を塗布した後、突起電極の表面に塗布された半田材と、配線基板の端子とを接触させてリフロー処理熱処理を施すことで、突起電極と端子とを、半田を用いて接合する。配線基板の上面は、ソルダレジスト膜により覆われている。ソルダレジスト膜には、端子が配置される位置に開口部が形成されており、複数の端子の各々は、形成された開口部において、ソルダレジスト膜から露出している。端子のピッチが大きい場合、ソルダレジスト膜には、端子ごとに開口部を形成する。しかし、半導体装置の高機能化または小型化に伴って端子のピッチが小さくなると、ソルダレジスト膜に端子ごとに開口部を形成することは難しいため、複数の端子を含む領域に1つの開口部を形成し、その1つの開口部に複数の端子を露出させることがある。また、配線基板の上面には、複数の端子の各々と一体に引き出し配線が形成されているが、1つの開口部に複数の端子が露出していると、各端子の平面配置の制約により、引き出し配線のうち開口部に露出した部分の長さが端子ごとに異なる場合がある。この場合、リフロー処理熱処理において、溶融した半田が端子上から引き出し配線上へ流れ広がる量が、端子ごとに異なり、溶融後、固化した半田からなる接合部の厚さまたは形状、すなわち、突起電極と端子との電気的な接続の状況例えば接続抵抗が端子ごとにばらつき、半導体装置の信頼性低下の原因となる。その結果、半導体装置の高機能化または小型化を容易に実現することができず、半導体装置の性能を向上させることができない。本発明の目的は、半導体装置の性能を向上させることができる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。代表的な実施の形態による半導体装置は、配線基板の端子と半導体チップの突起電極とが、半田を用いてフリップチップ接続されているものであり、ニッケルめっきおよびパラジウムめっきが順次施された配線基板の端子の表面が、半田と直接接合されている。また、代表的な実施の形態による半導体装置は、配線基板の端子と半導体チップの突起電極とが、半田を用いてフリップチップ接続されているものであり、配線基板の端子は、ニッケルめっきおよびパラジウムめっきが順次施されることで端子の表面に形成された金属膜を介して、半田と接合されているが、金属膜および半田のいずれにも金が含有されていない。また、代表的な実施の形態による半導体装置の製造方法は、配線基板の端子の表面にニッケルめっきおよびパラジウムめっきを順次施し、配線基板の端子と半導体チップの突起電極とが半田を介して対向するように、配線基板上に半導体チップを搭載した後、リフロー処理するものであるが、このリフロー処理の際に、ニッケルめっきおよびパラジウムめっきが順次施された端子の表面を、半田と直接接合する。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。代表的な実施の形態によれば、半導体装置の性能を向上させることができる。以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。実施の形態<半導体装置>本実施の形態は、例えば、GSM方式およびWCDMA方式などのネットワークを利用して情報を伝送するデジタル携帯電話移動体通信装置に使用搭載され、電力変調された高周波信号を増幅してアンテナへ供給するRFパワーモジュールなどの電力増幅モジュール半導体装置である。ここで、GSM方式およびWCDMA方式は、デジタル携帯電話に使用されている無線通信方式をいう。GSM方式には、使用する電波の周波数帯が3つある。このうち、900MHz帯824~915MHzをGSM900または単にGSM、1800MHz帯1710~1910MHzをGSM1800またはDCSDigitalCellularSystem1800もしくはPCNPersonalCommunicationsNetwork、1900MHz帯をGSM1900またはDCS1900もしくはPCSという。また、WCDMA方式は、UMTSUniversalMobileTelecommunicationsSystemや3G3rdGenerationといわれる場合が多いが、例えば850MHz帯、900MHz帯および1900MHz帯の周波数帯が使用される。本実施の形態の電力増幅モジュール100は、例えば上記した周波数帯で使用される電力増幅モジュールである。図1は、実施の形態の電力増幅モジュール100の構成の一例を示すブロック図である。電力増幅モジュール100は、例えばGSM900、GSM1800およびGSM1900の3つの周波数帯およびWCDMA方式の850MHz帯、900MHz帯および1900MHz帯の3つの周波数帯が使用可能マルチモード方式である。また、電力増幅モジュール100は、それぞれの周波数帯でGMSKGaussianfilteredMinimumShiftKeying変調方式とEDGEEnhancedDataGSMEnvironment変調方式との2つの通信方式を使用可能とする。電力増幅モジュール100には、入力端子101、入力端子102、電力増幅器103、電力増幅器104、スイッチ105、スイッチ106および出力端子107~114が設けられている。このうち、入力端子101、電力増幅器103、スイッチ105および出力端子107~110は、ハイバンド高周波数帯を使用可能とするものである。また、入力端子102、電力増幅器104、スイッチ106および出力端子111~114は、ローバンド低周波数帯を使用可能とするものである。電力増幅器103は、例えばGSM1800およびGSM1900用の電力増幅回路115と、WCDMAの周波数帯のうち高周波側の周波数帯例えば1900MHz帯用の電力増幅回路116と、それら電力増幅回路115および116の増幅動作の制御や補正等を行う周辺回路図示は省略とを有している。電力増幅器104は、例えばGSM900用の電力増幅回路117と、WCDMAの周波数帯のうち低周波側の周波数帯例えば850MHz帯および900MHz帯用の電力増幅回路118と、それら電力増幅回路117および118の増幅動作の制御や補正等を行う周辺回路図示は省略とを有している。本実施の形態では、例えば、このような電力増幅器103を構成する素子が1つの半導体チップ内に設けられており、電力増幅器104を構成する素子が別の1つの半導体チップ内に設けられている。あるいは、電力増幅器103を構成する素子および電力増幅器104を構成する素子が、同一の半導体チップ内に設けられていてもよい。ハイバンド高周波数帯については、入力端子101に入力された信号が、例えばGSM1800またはGSM1900である場合は、電力増幅器103内部の電力増幅回路115により増幅され、フィルター図示は省略を通って、出力端子107に出力される。また、入力端子101に入力された信号が、例えばWCDMAの1900MHz帯である場合は、電力増幅器103内部の電力増幅回路116により増幅され、スイッチ105によりさらに3つの周波数帯のいずれかに切り替えられ、それぞれフィルター図示は省略を通って、出力端子108~110のいずれかに出力される。ローバンド低周波数帯については、入力端子102に入力された信号が、例えばGSM900である場合は、電力増幅器104内部の電力増幅回路117により増幅され、フィルター図示は省略を通って、出力端子111に出力される。また、入力端子102に入力された信号が、例えばWCDMAの850MHz帯または900MHz帯である場合は、電力増幅器104内部の電力増幅回路118により増幅され、スイッチ106によりさらに3つの周波数帯のいずれかに切り替えられ、それぞれフィルター図示は省略を通って、出力端子112~114のいずれかに出力される。上記電力増幅器103および104として、例えばシリコンSi基板に形成され、LDMOSFETLaterallyDiffusedMetalOxideSemiconductorFieldEffectTransistorにより構成された半導体チップが実装された半導体装置が用いられる。また、上記スイッチ105および106として、例えばガリウム砒素GaAs基板に形成され、HEMTHighElectronMobilityTransistorにより構成された半導体チップが実装された半導体装置が用いられる。図2は、実施の形態の半導体装置1をチップ搭載面側から視た全体構造を示す平面図である。図3は、図2のA-A線に沿った断面図である。図4は、図2に示す半導体チップ2の表面配線基板3との対向面側を示す平面図である。図5は、図2に示す半導体チップ2を取り除いた状態での配線基板3のチップ搭載面側を示す平面図である。図6は、図2に示す半導体装置1の裏面実装面側を示す平面図である。なお、図3~図6では、本実施の形態の半導体装置1が備える半導体チップ2のパッド2dおよび配線基板3の端子6の形状を見易く示すため、複数のパッド2dおよび端子6の平面寸法について、以下で例示的に説明する寸法よりも大きく示している。また、図3は、図5のA-A線に沿った断面図でもある。図2および図3に示すように、本実施の形態の半導体装置1は、半導体チップ2、および半導体チップ2を搭載する基材であって、半導体チップ2と電気的に接続される配線基板基材、インタポーザ3を有している。半導体チップ2は、半導体チップ2の表面2aが配線基板3の上面3aと対向するように、配線基板3に搭載されている。すなわち、半導体チップ2は、配線基板3上に、いわゆるフリップチップ実装方式フェイスダウン実装方式で搭載されている。図2、図3、図5および図6は、配線基板3のうち半導体チップ2が搭載されている部分のみを示している。しかし、配線基板3には、抵抗素子、キャパシタ素子、インダクタ素子その他の半導体チップ2以外の各種の素子が、例えば表面実装部品として搭載されていてもよい。半導体チップ2は、平面視においてそれぞれ四辺形をなす表面2a図3および図4参照、表面2aの反対側に位置する裏面2b図2および図3参照を備えている。図2に示す例では、半導体チップ2の平面形状は、例えば縦辺の長さが0.7mm程度、横辺の長さが0.9mm程度の四辺形である。また半導体チップ2は、表面2aと裏面2bの間に位置する側面2c図2および図3参照を備えている。半導体チップ2は、前述したLDMOSFETまたはHEMTで構成されている。そして、半導体チップ2がLDMOSFETで構成されているときは、半導体チップ2は、例えばシリコンSiからなる半導体基板図示は省略を備え、半導体チップ2がHEMTで構成されているときは、半導体チップ2は、例えばガリウム砒素GaAsからなる半導体基板図示は省略を備えている。また、半導体チップ2がLDMOSFETおよびHEMTのいずれにより構成されているときも、半導体基板の主面素子形成面に例えばトランジスタなどの複数の半導体素子図示は省略が形成されている。そして、半導体基板の主面素子形成面には、複数の配線と複数の配線間を絶縁する絶縁膜を備える配線層図示は省略が形成されている。配線層の複数の配線は複数の半導体素子とそれぞれ電気的に接続されて、集積回路を構成する。図4に示すように、半導体チップ2の表面2aには、複数のパッド電極パッド、ボンディングパッド、チップ電極2dが形成されている。複数のパッド2dは、半導体基板の主面素子形成面に形成された配線層の最上層として形成され、配線層の複数の配線を介して複数の半導体素子と電気的に接続されている。また、半導体チップ2の表面2aは、例えば酸化ケイ素SiO2などの絶縁膜により覆われているが、複数のパッド2d上において、表面2aを覆う絶縁膜に開口部が形成されており、開口部においてパッド2dが絶縁膜から露出している。そして図3および図4に示すように、パッド2d上には、例えば銅Cuからなり、直径D1の円柱形状を有する突起電極4が形成されている。このように、半導体チップ2の表面2aに形成された複数のパッド2dおよび突起電極4は、半導体チップ2が備える複数の半導体素子と電気的に接続され、例えば半導体チップ2に形成された主回路論理回路に対して信号を入力または出力するための入出力端子として機能する。配線基板3は、平面視においてそれぞれ四辺形をなす上面チップ搭載面、表面3a図2、図3および図5参照、上面3aの反対側に位置する下面実装面、裏面3b図3および図6参照を備えている。図5に示す例では、配線基板3の平面形状は、例えば縦辺の長さが6mm程度、横辺の長さが8mm程度の四辺形である。また配線基板3は、上面3aと下面3bの間に位置する側面3c図2、図3、図5および図6参照を備えている。図3に示すように、配線基板3は、例えばPCBPrintedCircuitBoardからなり、絶縁層コア層、コア材5を有する。そして、配線基板3の上面3aには、例えば銅Cuからなる複数の端子パッド6が形成されている。複数の端子6は、絶縁層5の上面5a上に形成されている。また、複数の端子6は、平面視において、半導体チップ2の複数のパッド2dおよびパッド2d上に形成された突起電極4と重なる位置に配置される。配線基板3の上面3aには、ソルダレジスト膜絶縁膜、保護膜7が形成されており、絶縁層5の上面5aは、ソルダレジスト膜7により覆われている。ソルダレジスト膜7には、平面視において、端子6が配置される位置に開口部7aが形成されており、複数の端子6は、開口部7aにおいて、ソルダレジスト膜7から露出している。本実施の形態では、端子6の直径D2図5参照は、突起電極4の直径D1図4参照と同程度である。例えば、突起電極4の直径D1は75μm程度であり、端子6の直径D2も75μm程度である。図3および図5に示すように、配線基板3の上面3aには、端子6を引き出して他の配線と電気的に接続するための引き出し配線8が複数形成されている。複数の引き出し配線8は、例えば銅Cuからなり、平面視において、各々が、複数の端子6の各々と一体に形成されている。また、引き出し配線8は、複数の端子6の各々を、平面視において、例えば配線基板3の外周部側へ引き出すように、配置されている。複数の端子6は、開口部7aにおいて、ソルダレジスト膜7から露出しているため、引き出し配線8のうち端子6側の部分8aも、開口部7aにおいて、ソルダレジスト膜7から露出している。なお、引き出し配線8のうちソルダレジスト膜7に覆われている部分を8bとする。配線基板3の下面3bには、半導体装置1の外部端子である複数のランド外部端子9が配置され、複数のランド9には、複数の半田ボール実装端子、接合材10が接合されている。また、絶縁層5の下面5bには、複数のランド9およびランド9に接続される配線を含む、例えば銅Cuからなる導体パターン図示は省略が形成されている。配線基板3の下面3bには、ソルダレジスト膜絶縁膜、保護膜11が形成されており、絶縁層5の下面5bは、ソルダレジスト膜11により覆われている。ソルダレジスト膜11には、平面視において、ランド9が配置される位置に開口部11aが形成されており、複数のランド9は、開口部11aにおいて、ソルダレジスト膜11から露出している。ランド9に接合される半田ボール10は、半導体装置1を図示しない実装基板に実装する際に、実装基板側の複数の端子と、複数のランド9を電気的に接続する導電性接合材である。また、図6に示すように、平面視において、複数のランド9および半田ボール10は、行列状アレイ状、マトリクス状に配置されている。半導体装置1のように外部端子であるランド9または半田ボール10を実装面において行列状に配置したパッケージは、エリアアレイ型の半導体装置と呼ばれる。エリアアレイ型の半導体装置1は、実装面となる配線基板3の下面3bを外部端子の配置スペースとして有効に活用することができるため、実装面積の増大を抑制しつつ、かつ、端子数を増加させることができる。また、図3に模式的に示すように、配線基板3の複数の端子6は配線基板3の上面3a側と下面3b側を電気的に接続する複数の配線12を介して、複数のランド9と電気的に接続されている。このように、配線基板3は、図示しない実装基板と半導体チップ2を電気的に接続する際に、実装基板と半導体チップ2を中継するインタポーザとして機能する。なお、図3では、複数の配線12を、それぞれ直線を用いて模式的に示しているが、複数の配線12には、配線基板3が備える各配線層において引き回される配線、および配線基板3が備える複数の配線層の間を電気的に接続する層間配線ビア配線が含まれる。また、図3では、一例として4層絶縁層5の上面5aに第1層、上面5aと下面5bの間に第2層および第3層、下面5bに第4層で合計4層の配線層を備えた配線基板3を示しているが、配線層の数は4層に限定されず、端子数や配線レイアウトに応じて変更することができる。本実施の形態では、図3を用いて前述したように、半導体チップ2は、半導体チップ2の表面2aが配線基板3の上面3aと対向するように、配線基板3に搭載されている。配線基板3の端子6は、半導体チップ2のパッド2d上に形成された突起電極4と対向する位置に配置されており、図3に示すように、半田からなる接合部13を介して突起電極4と電気的に接続されている。つまり、半導体チップ2は、パッド2d上に形成された突起電極4を、半田からなる接合部13を介して端子6に接合することにより、配線基板3上に固定され、かつ、配線基板3と電気的に接続されている。前述したように、突起電極4は、例えば銅Cuからなり、円柱形状を有する柱状電極である。なお、この突起電極4の形状は、円柱形状に限らず、角柱形状であってもよい。一般に、半導体チップの突起電極の構成材料としては、銅Cuの他、金Auが用いられる場合があるが、本実施の形態のように銅Cuからなる突起電極4を用いることで、材料コストを大幅に低減することができる。また、本実施の形態の接合部13を構成する半田および半田ボール10は、鉛Pbを実質的に含まない、いわゆる鉛フリー半田からなり、例えば錫Snのみ、錫-ビスマスSn-Bi、錫-銀Sn-Ag、または錫-銀-銅Sn-Ag-Cuなどである。ここで、鉛フリー半田とは、鉛Pbの含有量が0.1wt以下のものを意味し、この含有量は、RoHSRestrictionofHazardousSubstances指令の基準として定められている。また、図3に示すように、半導体チップ2の表面2aと配線基板3の上面3aの間には、アンダフィル樹脂封止体14が配置され、パッド2d、突起電極4、端子6および接合部13はアンダフィル樹脂14により封止されている。これにより、パッド2d、突起電極4、端子6および接合部13の周辺に生じる応力を分散させて緩和することができる。ただし、フリップチップ実装方式は、図3に示すようにアンダフィル樹脂14を半導体チップ2と配線基板3の間に配置する実施態様には限定されず、変形例としてアンダフィル樹脂14を配置しない構成に適用することができる。<突起電極および端子の周辺構造>次に、図5、図7および図8を参照し、突起電極4および端子6周辺の詳細な構造について説明する。図7および図8は、実施の形態の半導体装置1の突起電極4および端子6の周辺構造を示す断面図である。なお、図7および図8は、突起電極4および端子6の周辺構造を半導体チップ2および配線基板3の厚さ方向に拡大して示す。図7に示すように、半導体チップ2の表面2aに形成された複数のパッド2dは、半導体チップ2の表面2aに形成された配線2eと接続されている。パッド2dおよび配線2eは、半導体基板の表面2a側に形成された絶縁膜2fの表面に形成されている。また、半導体チップ2の表面2aには、例えば酸化ケイ素SiO2などの絶縁膜2gが形成されており、複数のパッド2dおよび配線2eは、絶縁膜2gに覆われている。絶縁膜2gには、平面視において、複数のパッド2dが配置される位置に開口部2hが形成されており、複数のパッド2dは、開口部2hにおいて、絶縁膜2gから露出している。また、パッド2d上には突起電極4が形成されている。また、図5を用いて前述したように、配線基板3の上面3aは、絶縁層5の上面5a上に形成されたソルダレジスト膜7により覆われているが、ソルダレジスト膜7には、平面視において、端子6が配置される位置に開口部7aが形成されており、複数の端子6、および、引き出し配線8のうち端子6側の部分8aは、開口部7aにおいて、ソルダレジスト膜7から露出している。一方、引き出し配線8のうち部分8bは、ソルダレジスト膜7に覆われている。複数の端子6の各々は、引き出し配線8と一体に形成されているが、引き出し配線8の線幅LW1図5参照は、端子6の直径D2と同程度かそれよりも小さく狭く、例えば75μm程度である。以下では、引き出し配線8の線幅LW1が、端子6の直径D2と等しい場合を代表例として説明する。図5に示すように、本実施の形態では、端子パッド6は、開口部7aにおいて、端子6の表面の全部がソルダレジスト膜7から露出しているため、いわゆるSMDSolderMaskDefinitionタイプのパッド構造を有していない。すなわち、端子6は、いわゆるNon-SMDタイプのパッド構造を有している。SMDタイプのパッド構造とは、端子パッドを形成した後、はんだマスク層であるソルダレジスト膜を塗布し、塗布したソルダレジスト膜を、ソルダレジスト膜の開口部の直径が端子パッドの直径よりも小さくなるように開口したものであり、端子パッドの表面の一部がソルダレジスト膜に覆われている構造である。一方、Non-SMDタイプのパッド構造とは、端子パッドを形成した後、はんだマスク層であるソルダレジスト膜を塗布し、塗布したソルダレジスト膜を、ソルダレジスト膜の開口部の直径が端子パッドの直径よりも大きくなるように開口したものであり、端子パッドの表面の全部が開口部においてソルダレジスト膜から露出している構造である。本実施の形態では、端子6は、開口部7aにおいて、端子6の表面の全部がソルダレジスト膜7から露出しているため、前述したように、Non-SMDタイプのパッド構造を有する。引き出し配線8の線幅をLW1とし端子6の直径D2に等しい、さらに図5に示すように、引き出し配線8のスペース幅をSP1とし、端子6および引き出し配線8のピッチP1を、線幅LW1とスペース幅SP1の和とする。ここで、端子6および引き出し配線8のピッチP1が大きい場合には、ソルダレジスト膜7の形状加工の精度等の制約がないため、開口部7aの直径を端子6の直径よりも小さくし、端子6を、端子6の表面の一部がソルダレジスト膜7に覆われたSMDタイプのパッド構造を有するものとすることができる。しかし、端子6および引き出し配線8のピッチP1が小さくなるのに伴って、形状加工の精度等の制約により、開口部7aの直径を端子6の直径よりも小さくすることができなくなり、端子6を、開口部7aにおいて端子6の表面の全部がソルダレジスト膜7から露出したNon-SMDタイプのパッド構造を有するものとすることがある。また、図5に示すように、本実施の形態では、開口部7aは、端子6ごとに形成されていない。これは、端子6および引き出し配線8のピッチP1がさらに小さくなるのに伴って、形状加工の精度等のさらなる制約により、ソルダレジスト膜7に端子6ごとに開口部7aを形成することが難しくなるためである。このような場合、複数の端子6を含む領域に1つの開口部7aを形成し、端子6を、Non-SMDタイプのパッド構造を有するものとしつつ、1つの開口部7aに複数の端子6が露出した構造を有するものとする。例えば端子6および引き出し配線8のピッチP1が150μm以下線幅LW1が例えば75μm以下であり、スペース幅SP1が例えば75μm以下である場合には、端子6を、1つの開口部7aに複数の端子6が露出したNon-SMDタイプのパッド構造を有するものとすることが好適である。また、そのうち例えば端子6および引き出し配線8のピッチP1が120μm以下線幅LW1が例えば60μm以下であり、スペース幅SP1が例えば60μm以下である場合には、端子6を、1つの開口部7aに複数の端子6が露出したNon-SMDタイプのパッド構造を有するものとすることがより好適である。ところが、端子6をNon-SMDタイプのパッド構造を有するものとした場合には、開口部7aにおいて、端子6とともに引き出し配線8の部分8aがソルダレジスト膜7から露出する。そのため、後述するリフロー処理熱処理において、溶融した半田が端子6上から引き出し配線8上に流れ広がるおそれがある。特に、端子6を、1つの開口部7aに複数の端子6が露出したNon-SMDタイプのパッド構造を有するものとした場合には、各端子6の平面配置の制約により、引き出し配線8のうち開口部7aに露出した部分8aの長さ図5および図7に示すL1およびL2が端子6ごとに異なることがある。例えば、L1が35μm程度になり、L2が70μm程度になることがある。このような場合、リフロー処理において、溶融した半田が端子6上から引き出し配線8上に流れ広がる量が端子6ごとに異なり、溶融後、固化した半田からなる接合部13の厚さまたは形状が、端子6ごとにばらつくおそれがある。本実施の形態では、配線基板3は、端子6の突起電極4側半導体チップ2側の表面、および、引き出し配線8のうちソルダレジスト膜7の開口部7aに露出した部分8aの突起電極4側半導体チップ2側の表面に、ニッケルNiめっきおよびパラジウムPdめっきが順次施されたものであることを特徴とする。具体的には、図7に示すように、端子6上および引き出し配線8の部分8a上には、例えば3μm程度以上の厚さを有するニッケルNi層15がめっきにより形成されており、ニッケルNi層15上には、例えば0.05μm程度以上の厚さを有するパラジウムPd層16がめっきにより形成されている。すなわち、端子6上および引き出し配線8の部分8a上には、ニッケルNiめっきおよびパラジウムPdめっきが順次施されることで、ニッケルNi層15と、ニッケルNi層15上に形成されたパラジウムPd層16とからなる金属膜17が形成されている。そして、ニッケルNiめっきおよびパラジウムPdめっきが順次施された端子6の突起電極4側半導体チップ2側の表面と、半田からなる接合部13とが、直接接合されている。すなわち、半田からなる接合部13と端子6とは、金属膜17を介して接合されている。端子6の表面が、ニッケルNiめっきが施されたものである場合、後述する半導体装置の製造工程において、例えば銅Cuからなる端子6の表面に酸化膜が形成されることを抑制することができ、また、後述するリフロー処理熱処理において、溶融した半田が端子6と反応することを抑制することができる。したがって、溶融後、固化した半田からなる接合部13と端子6との接合界面の接合強度を向上させることができる。また、ニッケルNiめっきが施された端子6の表面が、さらにパラジウムPdめっきが施されたものである場合、パラジウムPdがニッケルNiに比べて化学的安定性および硬さに優れるため、溶融した半田と端子6との反応をさらに抑制することができ、溶融後、固化した半田からなる接合部13と端子6との接合界面の接合強度をさらに向上させることができる。本実施の形態では、端子6の最表面は、パラジウムPdめっきが施されたものである。端子6の最表面が、パラジウムPdめっきが施されたものである場合、端子6の最表面が、他の金属によるめっきが施されたものである場合に比べ、溶融した半田に対する端子6の表面のぬれ性が低い。したがって、後述するリフロー処理熱処理において、溶融した半田が端子6上から引き出し配線8上に流れ広がることを抑制することができる。そのため、溶融後、固化した半田からなる接合部13の厚さまたは形状が、端子6ごとにばらつくことを抑制することができる。例えば、端子6の最表面が、金Auめっきが施されたものである場合、端子6の最表面が、他の金属によるめっきが施されたものである場合に比べ、溶融した半田に対する端子6の表面のぬれ性が高い。したがって、本実施の形態では、端子6の最表面が、金Auめっきが施されたものである場合に比べ、リフロー処理熱処理において、溶融した半田が端子6上から引き出し配線8上に流れ広がることをより効率的に抑制することができる。なお、リフロー処理熱処理の際に、半田からなる接合部13と端子6との間において、ニッケルNi層15とパラジウムPd層16とが反応して合金が形成されることで、図8に示すように、端子6の突起電極4側半導体チップ2側の表面に、1層構造を有する金属膜17aが形成されることがある。金属膜17aは、ニッケルNiおよびパラジウムPdを含有する。このとき、半田からなる接合部13と端子6とは、金属膜17aを介して接合される。<半導体装置の製造方法>次に、本実施の形態の半導体装置の製造方法について説明する。図9は、実施の形態の半導体装置の製造工程の一部を示す製造プロセスフロー図である。図10~図13および図15~図25は、実施の形態の半導体装置の製造工程中の要部断面図である。図14は、実施の形態の半導体装置の製造工程で準備する半導体ウェハを示す斜視図である。なお、図11~図13は、配線基板20の端子6の周辺の構造を配線基板20の厚さ方向に拡大して示す。また、図15~図19は、図14に示すウェハ25のパッド2dの周辺の構造をウェハ25の厚さ方向に拡大して示す。また、図20~図23は、突起電極4および端子6の周辺構造を半導体チップ2および配線基板20の厚さ方向に拡大して示す。まず、配線基板20を準備する図9のステップS11。配線基板20は、図10および図11に示すような製品形成領域20aを複数備えており、各製品形成領域20aの間にダイシングラインダイシング領域20bを有する、いわゆる多数個取り基板である。このように、複数の製品形成領域20aを備える多数個取り基板を用いることで、製造効率を向上させることができる。なお、後述する図9のステップS35で、配線基板20を製品形成領域20a毎に分割したものが、配線基板3となる。図10および図11に示すように、配線基板20は、例えば樹脂からなり、上面5aおよび上面5aの反対側の下面5bを有する絶縁層コア層、コア材5を備えている。また、配線基板20の各製品形成領域20aは、配線基板20の上面3a側に配置される複数の端子6、配線基板20の下面3b側に配置される複数のランド9、および複数の端子6とランド9を電気的に接続する複数の配線12を備えている。絶縁層5の上面5aは、ソルダレジスト膜7に覆われ、ソルダレジスト膜7に形成された開口部7aにおいて、複数の端子6がソルダレジスト膜7から露出している。また、絶縁層5の下面5bは、ソルダレジスト膜11に覆われ、ソルダレジスト膜11に形成された開口部11aにおいて、複数のランド9がソルダレジスト膜11から露出している。本実施の形態では、例えば図5を用いて前述したように、一つの開口部7aに複数の端子6が露出している。また、図10および図11に示すように、配線基板20の上面3aには、引き出し配線8が複数の端子6の各々と一体に形成されている。引き出し配線8のうち端子6側の部分8aも、端子6とともに、開口部7aにおいて、ソルダレジスト膜7から露出している。配線基板20が備える導体パターン端子6、引き出し配線8、ランド9および配線12は、それぞれ銅Cuを主成分とする金属材料で形成される。本実施の形態では、これらの導体パターンを形成する工法として、例えば、サブトラクト法やセミアディティブ法などの工法を用いて形成する。次に、ニッケルNiめっきを施す図9のステップS12。このステップS12では、図12に示すように、開口部7aに露出した端子6の表面、および、引き出し配線8のうち開口部7aに露出した部分8aの表面を覆うように、例えば無電解めっき法により、例えば3μm程度以上の厚さを有するニッケルNi層15を形成する。無電解めっき液として、例えばニッケルNi化合物を溶解した次亜リン酸水溶液を用いることができる。なお、無電解めっきに代え、電解めっき法によりニッケルNiめっきを施してもよい。次に、パラジウムPdめっきを施す図9のステップS13。このステップS13では、図13に示すように、開口部7aに露出した端子6の表面、および、引き出し配線8のうち開口部7aに露出した部分8aの表面を覆うように、例えば無電解めっき法により、例えば0.05μm程度以上の厚さを有するパラジウムPd層16を形成する。無電解めっき液として、例えばパラジウムPd化合物を溶解した次亜リン酸水溶液を用いることができる。なお、無電解めっきに代え、電解めっき法によりパラジウムPdめっきを施してもよい。上記したステップS12およびステップS13を行うことにより、開口部7aに露出した端子6の表面、および、引き出し配線8のうち開口部7aに露出した部分8aの表面に、ニッケルNiめっきおよびパラジウムPdめっきが順次施される。そして、ニッケルNiめっきおよびパラジウムPdめっきが順次施されることで、開口部7aに露出した端子6の表面、および、引き出し配線8のうち開口部7aに露出した部分8aの表面に、ニッケルNi層15と、ニッケルNi層15上に形成されたパラジウムPd層16とからなる金属膜17が形成される。一方、配線基板20とは別に、半導体チップ2を準備する図9のステップS21~ステップS24。以下では、半導体チップとして、シリコンSi基板に形成されたLDMOSFETで構成された半導体チップを準備する場合について説明する。しかし、半導体チップとして、ガリウム砒素GaAs基板に形成されたHEMTで構成された半導体チップを準備する場合でも、同様にすることができる。まず、ウェハ半導体ウェハ25を準備する図9のステップS21。このステップS21で準備するウェハ25は、図14に示すように、略円形の平面形状を有する表面2aおよび表面2aの反対側に位置する裏面2bを有している。また、ウェハ25は、複数のチップ領域デバイス領域25aを有し、各チップ領域25aが、それぞれ図4に示す半導体チップ2に相当する。また、隣り合うチップ領域25aの間には、スクライブラインスクライブ領域25bが形成されている。スクライブライン25bは格子状に形成され、ウェハ25の表面2aを複数のチップ領域25aに区画する。また、スクライブライン25bには、チップ領域25a内に形成される半導体素子などが正しく形成されているか否かを確認するためのTEGTestElementGroupやアライメントマークなどの導体パターンが複数形成されている。本実施の形態で準備するウェハ25には、例えばシリコンSiからなる半導体基板の主面素子形成面に例えばトランジスタなどの複数の半導体素子図示は省略が形成されている。また、半導体基板の主面上には、複数の配線層図示は省略と絶縁膜図示は省略が交互に積層され、図15に示すように、そのうち最上層の絶縁膜2f上には、配線層と電気的に接続される複数のパッド電極パッド、ボンディングパッド、チップ電極2dが形成されている。複数のパッド2dは、配線2eを介して複数の半導体素子と電気的に接続されている。つまり、本実施の形態で準備するウェハ25には、予め半導体基板の主面上に集積回路が形成されている。また、半導体チップ2の表面2aは、例えば酸化ケイ素SiO2などの絶縁膜2gにより覆われているが、複数のパッド2d上において、表面2aを覆う絶縁膜2gに開口部2hが形成されており、開口部2hにおいて、パッド2dが絶縁膜2gから露出している。次に、複数のパッド2d上にそれぞれ突起電極4を形成する図9のステップS22。このステップS22では、図16に示すように、ウェハ25の表面2a上にマスク26を配置固定する。そして、突起電極4を形成する位置に貫通孔開口部26aを形成する。貫通孔26aは、例えばフォトリソグラフィ技術やエッチング技術を用いて形成することができる。続いて貫通孔26a内に金属膜を堆積させて突起電極4を形成する。本実施の形態では、金属膜として銅Cu膜を堆積させる。金属膜を堆積させる方法は、特に限定されず、例えば無電解めっき法または電解めっき法により堆積させることができる。また、銅Cu膜とパッド2dの界面、あるいは突起電極4の先端面4sに銅Cuとは異なる金属膜を形成する場合には、異なる金属材料を順次堆積させることで容易に形成することができる。このように、金属膜を堆積させることにより突起電極4を形成する場合、突起電極4とパッド2dを接合する際に、パッド2dに加わるストレスを低減することができる。特に、ボールボンディング方式など、突起電極をパッドに圧着熱圧着を含むする方式と比較すると、大幅にストレスを低減できる。また、マスク26の貫通孔26a内に金属膜を堆積させて形成した突起電極4は、柱状の立体形状を備えた柱状電極となる。また、突起電極4の平面形状は、貫通孔26aの開口形状に応じて形成される。例えば、本実施の形態では、円形の開口形状を有する貫通孔26aを形成することで、円柱形の突起電極4が得られる。次に、突起電極4の先端面4s上にそれぞれ半田材13aを形成する図9のステップS23。このステップS23では、図17に示すように、ステップS22に引き続いて、マスク26を取り除くことなく、貫通孔26a内で突起電極4の先端面4s上に半田膜を堆積させることで、半田材13aを形成する。このため、例えば銅Cu膜を堆積させた後、引き続き半田膜を堆積させれば、半田材13aを形成する前に銅Cu膜に酸化膜が形成されることを抑制できる。したがって、半田材13aと突起電極4の接合界面の接合強度を向上させることができる。また、本工程で突起電極4の先端面4sを半田材13aで覆うことにより、先端面4sが大気に曝露することを防止できるので、先端面4sに酸化膜が形成され難い状態を維持することができる。したがって、半田材13aと突起電極4の接合界面の接合強度を向上させることができる。なお、突起電極4の酸化をより確実に抑制するためには、突起電極4の先端面4sにニッケルNi膜を形成してもよい。次に、マスク26図17参照を取り除き、洗浄を行うと、図18に示すように、突起電極4の側面が露出する。この状態では半田材13aは突起電極4と同様に円柱形状となっているが、熱処理加熱処理を施し、半田材13aの少なくとも一部を溶融させると、図19に示すように、半田材13aの形状が溶融した半田の表面張力の影響により変形し、ドーム形状となる。このように熱処理を施すと、突起電極4の先端面4sと半田材13aをしっかりと接合することができる。また、図19に示すようにドーム形状とした方が、半田材13aが安定するため、半田材13aの突起電極4からの脱落や損傷を抑制できる。以上の工程により、複数のパッド2dの表面上面上に複数の突起電極4が形成接合され、かつ、複数の突起電極4の先端面4sに複数の半田材13aが形成されたウェハ25が得られる。次に、複数の突起電極4が形成されたウェハ25の表面にバックグラインド用のテープを貼り付け、ウェハ25の裏面を研磨研削することで、所望の厚さのウェハ25を取得する。なお、準備するウェハ25の厚さがウェハの準備段階において既に薄い場合、あるいは、薄くする必要が無い場合には、このウェハ25の裏面を研磨研削する工程を削除できる。次に、ウェハ25を分割する図9のステップS24。このステップS24では、図14に示すスクライブライン25bに沿ってウェハ25を切断することで、ウェハ25をチップ領域25a毎に分割個片化し、図4に示す半導体チップ2を複数個取得する。切断方法は特に限定されないが、ダイシングブレード回転刃を用いた切断方法やレーザを照射する切断方法を用いることができる。次に、ステップS21~ステップS24を行って準備した半導体チップ2を、ステップS11~ステップS13を行って準備した配線基板20に搭載する図9のステップS31。このステップS31では、まず、図20に示すように、半導体チップ2を、表面2aが配線基板20の上面3aと対向するように、配線基板20上に配置する。この時、複数の突起電極4の先端面4sに取り付けられた半田材13aが、端子6と対向するように配置する。なお、後述する図9のステップS32において、半田材13aの温度が融点以上に到達するまでの時間を短縮する観点から、図20に示す状態で半田材13aを予め加熱しておくことが好ましい。ただし、この段階では、半田材13aを溶融させる必要はなく、予備加熱をしておけばよい。半田材13aを加熱する方法としては、例えば、配線基板20をヒートステージヒータなどの加熱部を備えた基板保持台;図示は省略に固定して、ヒートステージの温度を例えば100°C程度に設定する。これにより、半導体チップ2の突起電極4に取り付けられた半田材13aを加熱することができる。次に、図21に示すように、半導体チップ2と配線基板20の距離を近づけて、半田材13aと、表面にニッケルNi層15、パラジウムPd層16が順次形成された端子6とを接触させる。すなわち、半田材13aと、表面にニッケルNiめっきおよびパラジウムPdめっきが順次施された端子6とを接触させる。なお、後述する図9のステップS32において、溶融した半田材13aが突起電極4および端子6に接触した状態で保持されればよいため、半導体チップ2と配線基板20の距離を近づけるだけでもよく、半田材13aと端子6の表面とを接触させなくてもよい。このとき、半田材13aと、表面にニッケルNiめっきおよびパラジウムPdめっきが順次施された端子6とが半田材13aを介して対向するように、配線基板20に半導体チップ2を搭載することになる。次に、リフロー処理熱処理を施す図9のステップS32。このステップS32では、半導体チップ2の半田材13aと配線基板20の端子6とが接触した状態で、半田材13aが融点以上になるまで加熱して溶融させる。加熱温度は、半田材13aの融点により変化するが、錫-銀Sn-Ag系の鉛フリー半田を採用した場合は、240~280°Cで加熱する。そして、半田材13aが溶融すると、端子6上で流れ広がる。つまり、端子6の表面が、半田材13aにより、いわゆる濡れた状態となる。その後、溶融した半田材13aが端子6上に流れ広がった状態で、溶融した半田材13aを冷却することにより、図22に示すように、半田からなる接合部13が形成される。半田からなる接合部13が、ニッケルNiめっきおよびパラジウムPdめっきが順次施された端子6の表面と接合されることで、半田からなる接合部13を介して突起電極4と端子6とが強固に接合される。すなわち、半田からなる接合部13と端子6とは、金属膜17を介して接合される。そして、突起電極4と端子6とが、半田を用いて電気的に接続される。本実施の形態では、端子6の最表面は、パラジウムPdめっきが施されたものである。端子6の最表面が、パラジウムPdめっきが施されたものである場合、端子6の最表面が、他の金属によるめっきが施されたものである場合に比べ、溶融した半田に対する端子6の表面のぬれ性が低い。したがって、リフロー処理熱処理において、溶融した半田が端子6上から引き出し配線8の部分8a上に流れ広がることを抑制することができ、溶融後、固化した半田からなる接合部13の厚さまたは形状が、端子6ごとにばらつくことを抑制することができる。なお、ニッケルNi層15およびパラジウムPd層16の厚さにもよるが、リフロー処理熱処理の際に、半田からなる接合部13と端子6との間において、ニッケルNi層15とパラジウムPd層16とが反応して合金が形成されることで、図23に示すように、1層構造を有する金属膜17aが形成されることがある。金属膜17aは、ニッケルNiおよびパラジウムPdを含有する。このとき、半田からなる接合部13と端子6とは、金属膜17aを介して接合される。本実施の形態では、突起電極4の先端面4sに形成された半田材13aが、表面に金属膜17が形成された端子6と接触した状態で、リフロー処理熱処理を行うことにより、突起電極4と端子6とを接合する。しかし、表面に金属膜17が形成された端子6上に、例えば印刷法により半田図示は省略を形成しておき、突起電極4の先端面4sに形成された半田材13aが、端子6上に形成された半田図示は省略と接触した状態で、リフロー処理熱処理を行うことにより、突起電極4と端子6とを接合してもよい。あるいは、突起電極4の先端面4sに半田材を形成せず、表面に金属膜17が形成された端子6上に、例えば印刷法により半田図示は省略を形成しておき、先端面4sに半田材が形成されていない突起電極4が、端子6上に形成された半田図示は省略と接触した状態で、リフロー処理熱処理を行うことにより、突起電極4と端子6とを接合してもよい。または、表面に金属膜17が形成された端子6上に半田ボール図示は省略を搭載しておき、突起電極4の先端面4sに形成された半田材13aが、半田ボール図示は省略と接触した状態で、リフロー処理熱処理を行うことにより、突起電極4と端子6とを接合してもよい。あるいは、突起電極4の先端面4sに半田材を形成せず、表面に金属膜17が形成された端子6上に半田ボール図示は省略を搭載しておき、先端面4sに半田材が形成されていない突起電極4が、半田ボール図示は省略と接触している状態で、リフロー処理熱処理を行うことにより、突起電極4と端子6とを接合してもよい。次に、半導体チップ2と配線基板20との間を封止する図9のステップS33。このステップS33では、図24に示すように、半導体チップ2の表面2aと、配線基板20の上面3aの間にアンダフィル樹脂14を供給して、パッド2d、突起電極4、端子6および接合部13を封止する。詳しくは、例えば半導体チップ2の側面2cの外側に樹脂供給用のノズル27を配置して、例えば熱硬化性樹脂であるアンダフィル樹脂14を、半導体チップ2の表面2aと、配線基板20の上面3aの間に供給する。これにより、パッド2d、突起電極4、端子6および接合部13を一括して封止することができる。このように、半導体チップ2と配線基板20との間をアンダフィル樹脂14により封止することで、パッド2d、突起電極4、端子6および接合部13にかかる応力を、アンダフィル樹脂14を介して分散させることができるので、半導体チップ2と配線基板20との接続の信頼性を向上させる観点から好ましい。ただし、本実施の形態で説明する技術は、アンダフィル樹脂14を用いる半導体装置に限って適用されるものではなく、本実施の形態に対する変形例としては、図24に示すアンダフィル樹脂14を配置しない半導体装置に適用することもできる。この場合、半導体チップ2と配線基板20との間を封止する工程は削除することができる。また、アンダフィル樹脂14を用いる場合であっても、本実施の形態のように、半導体チップ2を配線基板20上に配置してからアンダフィル樹脂14を半導体チップ2と配線基板20との間に供給するのではなく、予め配線基板20のチップ搭載領域にアンダフィル樹脂14を配置してから半導体チップ2を配線基板20上に配置してもよい。次に、半田ボール10をマウントする図9のステップS34。このステップS34では、図25に示すように、配線基板20を上下反転させた後、配線基板20の下面3bにおいて露出する複数のランド9の各々の上に半田ボール10を配置した後、加熱することで複数の半田ボール10とランド9を接合する。これにより、複数の半田ボール10は、配線基板20を介して半導体チップ2と電気的に接続される。ただし、本実施の形態で説明する技術は、半田ボール10を接合した、いわゆるBGABallGridArray型の半導体装置に限って適用させるものではない。例えば、本実施の形態に対する変形例としては、半田ボール10を形成せず、ランド9を露出させた状態、あるいはランド9に半田ボール10よりも薄く半田ペーストを塗布した状態で出荷する、いわゆるLGALandGridArray型の半導体装置に適用することができる。次に、配線基板20を個片化する図9のステップS35。このステップS35では、ダイシングラインダイシング領域20bに沿って配線基板20を切断し、配線基板20を製品形成領域20a毎に分割して配線基板3とすることで、複数の半導体装置1を取得する。切断方法は特に限定されないが、例えばダイシングブレード回転刃を用いて配線基板を切削切断する方法を用いることができる。以上の工程により、図1~図8を用いて説明した半導体装置1が得られる。その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは、図示しない実装基板に実装する。なお、上記した半導体装置の製造工程では、配線基板20に半導体チップ2を搭載する工程の例について説明した。しかし、抵抗素子、キャパシタ素子、インダクタ素子その他の半導体チップ2以外の各種の素子を例えば表面実装部品として準備し、例えばステップS31を行う前に、準備した各種の素子を配線基板20に実装してもよい。<リフロー処理における半田の広がりについて>図26は、比較例の半導体装置の突起電極4および端子6の周辺構造を示す断面図である。なお、図26は、図7および図8と同様に、突起電極4および端子6の周辺構造を半導体チップ2および配線基板3の厚さ方向に拡大して示す。図26に示すように、比較例の半導体装置は、半導体チップ2、および半導体チップ2を搭載する基材であって、半導体チップ2と電気的に接続される配線基板3を有している。比較例の半導体装置のうち金属膜217以外の部分については、実施の形態の半導体装置1のうち金属膜17以外の部分と同一であるため、金属膜217以外の部分についての説明を省略する。比較例の半導体装置では、配線基板3は、端子6の突起電極4側半導体チップ2側の表面、および、引き出し配線8のうちソルダレジスト膜7の開口部7aに露出した部分8aの突起電極4側半導体チップ2側の表面に、ニッケルNiめっき、パラジウムPdめっきおよび金Auめっきが順次施されたものである。具体的には、図26に示すように、端子6上および引き出し配線8の部分8a上には、例えば3μm程度以上の厚さを有するニッケルNi層15がめっきにより形成されており、ニッケルNi層15上には、例えば0.05μm程度以上の厚さを有するパラジウムPd層16がめっきにより形成されている。そして、さらにパラジウムPd層16上には、例えば0.05μm程度の厚さを有する金Au層218がめっきにより形成されている。すなわち、端子6上および引き出し配線8の部分8a上には、ニッケルNi層15と、パラジウムPd層16と、金Au層218とからなる金属膜217が形成されている。そして、ニッケルNiめっき、パラジウムPdめっきおよび金Auめっきが順次施された端子6の突起電極4側半導体チップ2側の表面と、突起電極4とが、半田からなる接合部13を用いて接合されている。比較例の半導体装置の製造工程は、図9のステップS13の工程の後、配線基板20に金Auめっきを施す工程を行う点以外は、実施の形態の半導体装置の製造工程と同一である。比較例の半導体装置の製造工程では、図9のステップS11と同一の工程を行って、配線基板20を準備し図10および図11参照、図9のステップS12およびステップS13と同一の工程を行って、ニッケルNiめっきおよびパラジウムPdめっきを順次施す図12および図13参照。その後、比較例の半導体装置の製造工程では、実施の形態の半導体装置の製造工程と異なり、金Auめっきを施す。これにより、開口部7aに露出した端子6の表面、および、引き出し配線8のうち開口部7aに露出した部分8aの表面を覆うように、例えば無電解めっき法または電解めっき法により、例えば0.05μm程度の厚さを有する金Au層218を形成する。そして、開口部7aに露出した端子6の表面、および、引き出し配線8のうち開口部7aに露出した部分8aの表面に、ニッケルNi層15と、パラジウムPd層16と、金Au層218とからなる金属膜217が形成される。一方、配線基板20とは別に、半導体チップ2を準備する。半導体チップ2を準備する工程は、実施の形態の半導体装置の製造工程における図9のステップS21~ステップS24の工程と同一である。次に、図9のステップS21~ステップS24と同一の工程を行って準備した半導体チップ2を、図9のステップS11~ステップS13と同一の工程および金Auめっきを施す工程を行って準備した配線基板20に搭載する。図9のステップS31の工程と同様に、半導体チップ2を、表面2aが配線基板20の上面3aと対向するように配線基板20上に配置する。次に、半導体チップ2と配線基板20の距離を近づけて、接触させる。次に、図9のステップS32の工程と同様に、リフロー処理熱処理を施す。半導体チップ2と配線基板20が接触した状態で、半田が融点以上になるまで加熱して溶融させ、その後、溶融した半田が端子6の表面上に流れ広がった状態で、溶融した半田を冷却することにより、半田からなる接合部13が形成される。そして、半田からなる接合部13を介して突起電極4と端子6とが接合される。その後、図9のステップS33~ステップS35と同一の工程を行って、図26を用いて説明した半導体装置が得られる。比較例の半導体装置では、端子6の最表面は、金Auめっきが施されたものである。端子6の最表面が、金Auめっきが施されたものである場合、端子6の最表面が、他の金属によるめっきが施されたものである場合に比べ、溶融した半田に対する端子6の表面のぬれ性が高い。したがって、リフロー処理熱処理において、溶融した半田が端子6上から引き出し配線8の部分8a上に流れ広がりやすい。端子6を、引き出し配線8と一体に形成し、かつ、Non-SMDタイプのパッド構造を有するものとした場合には、開口部7aにおいて、端子6とともに引き出し配線8の部分8aがソルダレジスト膜7から露出する。したがって、溶融した半田に対する端子6の表面のぬれ性が高い場合には、図26に示すように、溶融した半田が端子6上から引き出し配線8の部分8a上まで流れ広がり、引き出し配線8の部分8aの表面も、半田と接合される。さらに、端子6を、1つの開口部7aに複数の端子6が露出したNon-SMDタイプのパッド構造を有するものとした場合には、引き出し配線8のうち開口部7aに露出した部分8aの長さ図5および図7を用いて説明したL1およびL2が端子6ごとに異なることがある。このような場合、リフロー処理において、溶融した半田が端子6上から引き出し配線8の部分8a上に流れ広がる量が端子6ごとに異なり、溶融後、固化した半田からなる接合部13の厚さまたは形状が、端子6ごとにばらつくおそれがある。そして、例えば、半導体チップ2が水平でない状態で配線基板20に実装されるおそれがある。その結果、突起電極4と端子6との電気的な接続の状況例えば接続抵抗が端子6ごとにばらつき、半導体装置の信頼性低下の原因となる。このような突起電極4と端子6との電気的な接続の状況例えば接続抵抗のばらつきを抑制するためには、突起電極4のピッチすなわち端子6のピッチがそれほど小さくならないようにする必要があり、突起電極4の集積度すなわち端子6の集積度を向上させる上での阻害要因となる。つまり、半導体装置の高機能化または小型化を阻害する要因となり、半導体装置の性能の向上を阻害する要因となる。<本実施の形態の主要な特徴と効果>一方、本実施の形態の半導体装置では、端子6の表面は、ニッケルNiめっきおよびパラジウムPdめっきが順次施されたものであるが、金Auめっきが施されていない。そして、表面にニッケルNiめっきおよびパラジウムPdめっきが順次施された端子6の突起電極4側半導体チップ2側の表面が、金Auを介さずに、半田からなる接合部13と直接接合されている。すなわち、端子6上に形成されたニッケルNi層15と、ニッケルNi層15上に形成されたパラジウムPd層16とからなる金属膜17は、金Auを含有していない。また、半田からなる接合部13も金Auを含有していない。また、本実施の形態の半導体装置では、端子6の最表面は、パラジウムPdめっきが施されたものである。端子6の最表面が、パラジウムPdめっきが施されたものである場合、端子6の最表面が、金Auめっきが施されたものである場合に比べ、端子6上における溶融した半田の流動性が低い、すなわち、溶融した半田に対する端子6の表面のぬれ性が低い。そのため、リフロー処理熱処理において、溶融した半田が端子6上から引き出し配線8上に流れ広がることを抑制することができる。端子6を、引き出し配線8と一体に形成し、かつ、Non-SMDタイプのパッド構造を有するものとした場合には、開口部7aにおいて、端子6とともに引き出し配線8の部分8aがソルダレジスト膜7から露出する。しかし、実施の形態では、溶融した半田に対する端子6の表面のぬれ性が低いので、図22に示すように、溶融した半田が端子6上から引き出し配線8の部分8a上まで流れ広がらず、引き出し配線8の部分8aの表面が、半田と接合されない。さらに、端子6を、1つの開口部7aに複数の端子6が露出したNon-SMDタイプのパッド構造を有するものとした場合には、引き出し配線8のうち開口部7aに露出した部分8aの長さ図5および図7を用いて説明したL1およびL2が端子6ごとに異なることがある。しかし、本実施の形態では、リフロー処理図9のステップS32において、溶融した半田が端子6上から引き出し配線8の部分8a上に流れ広がる量が極めて少ない。そのため、図22に示すように、溶融後、固化した半田からなる接合部13の厚さまたは形状が端子6ごとにばらつくことを抑制することができる。その結果、突起電極4のピッチすなわち端子6のピッチを、例えば150μm以下に小さくし、さらに例えば120μm以下に小さくした場合でも、突起電極4と端子6との電気的な接続の状況例えば接続抵抗のばらつきを抑制することができ、突起電極4の集積度すなわち端子6の集積度を容易に向上させることができる。そして、半導体装置の高機能化または小型化を容易に実現することができ、半導体装置の性能を容易に向上させることができる。なお、本実施の形態では、配線基板3が、端子6の表面に金Auめっきが施されていないものである。そのため、配線基板3が、端子6の表面に金Auめっきが施されたものである場合に比べ、半導体装置の製造コストを低減することができる。以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、実施の形態では、半導体装置を、携帯電話移動体通信装置に使用搭載されるRFパワーモジュールなどの電力増幅モジュールに適用した例について説明し、LDMOSFETで構成された半導体チップが配線基板に実装された半導体装置、あるいは、HEMTで構成された半導体チップが配線基板に実装された半導体装置について説明した。しかし、本発明は、半導体装置を電力増幅モジュールに適用する例に限定されるものではなく、例えば携帯電話移動体通信装置に使用搭載される他のモジュール、例えばフロントエンドモジュールにも適用可能である。