"交流電源から入力された交流電圧に応じて全波整流又は倍電圧整流を行う整流手段を備える電源装置であって、前記整流手段により整流された電圧に基づくパルス信号を出力する出力手段と、前記出力手段が出力したパルス信号のデューティー比を算出する算出手段と、少なくとも1つの負荷の制御を行い、装置状態を検知する制御手段と、を備え、前記制御手段は、前記装置状態及び前記算出手段により算出したデューティー比に基づき前記交流電圧を検知し、検知した前記交流電圧に応じて前記全波整流又は前記倍電圧整流を行うよう前記整流手段を制御することを特徴とする電源装置。前記少なくとも1つの負荷に流れる前記整流手段により整流された電流の電流値を検知する検知手段を備え、前記制御手段は、前記検知手段により検知した電流値に基づき前記少なくとも1つの負荷の接続状態を検知し、前記装置状態、前記デューティー比及び前記負荷の接続状態に基づき前記交流電圧を検知することを特徴とする請求項1に記載の電源装置。前記制御手段は、前記交流電圧が100V系であると検知した場合は、前記倍電圧整流を行うよう前記整流手段を制御し、前記交流電圧が200V系であると検知した場合は、前記全波整流を行うよう前記整流手段を制御することを特徴とする請求項1又は2に記載の電源装置。前記整流手段により整流された電圧を前記少なくとも1つの負荷に印加する印加手段を備え、前記制御手段は、前記装置状態、前記デューティー比、前記検知した電流値及び前記負荷の接続状態に基づき前記少なくとも1つの負荷が異常状態であるか否かを判断し、前記少なくとも1つの負荷が異常状態であると判断した場合は、前記印加手段による印加を停止することを特徴とする請求項2又は3に記載の電源装置。前記制御手段は、前記装置状態、前記デューティー比、前記検知した電流値及び前記負荷の接続状態に基づき前記交流電圧が異常状態であるか否かを判断し、前記交流電圧が異常状態であると判断した場合は、検知した交流電圧が100V系であった場合には200V系に上昇したと判断し前記全波整流を行うよう前記整流手段を制御し、検知した交流電圧が200V系であった場合には100V系に低下したと判断し前記倍電圧整流を行うよう前記整流手段を制御することを特徴とする請求項2又は3に記載の電源装置。しかしながら、上述の従来例では、次のような課題があった。すなわち従来例では、ACラインの電圧を検知するために、半波整流用のダイオード、半波整流した電圧の平滑コンデンサ、電圧分圧用の抵抗、定電圧ダイオード等の複数の部品を1次側に配置している。このため、1次側のAC電圧のピーク電圧に対応する絶縁距離と耐電圧仕様を考慮して部品選択と配置を行う必要があり、また、主に1次側に配置する部品であるため部品サイズが大きく、かつ部品コストが高く、回路スペースが大きくなるという課題があった。本発明は、このような状況のもとでなされたもので、ACライン上の電圧を直接検知せずに入力電圧を検知して倍電圧整流又は全波整流を選択し、安価な回路構成で回路スペースを低減することを目的とする。前述の課題を解決するために、本発明は以下の構成を備える。1交流電源から入力された交流電圧に応じて全波整流又は倍電圧整流を行う整流手段を備える電源装置であって、前記整流手段により整流された電圧に基づくパルス信号を出力する出力手段と、前記出力手段が出力したパルス信号のデューティー比を算出する算出手段と、少なくとも1つの負荷の制御を行い、装置状態を検知する制御手段と、を備え、前記制御手段は、前記装置状態及び前記算出手段により算出したデューティー比に基づき前記交流電圧を検知し、検知した前記交流電圧に応じて前記全波整流又は前記倍電圧整流を行うよう前記整流手段を制御することを特徴とする電源装置。本発明によれば、ACライン上の電圧を直接検知せずに入力電圧を検知して倍電圧整流又は全波整流を選択し、安価な回路構成で回路スペースを低減することができる。以下本発明を実施するための形態を、実施例により詳しく説明する。[電源装置の構成]図1は、実施例1の電源装置の構成と、電源装置に接続する負荷の構成を示すブロック図である。AC交流電力供給源1交流電源は商用電源等である。整流平滑部2整流手段はAC電圧交流電圧をDC直流電圧に整流する。コンデンサ制御回路CON_CTRL3は、整流ブリッジダイオード4と2つの平滑コンデンサ5に接続し、倍電圧整流か全波整流かを切り換える。コンバータ部CONV印加手段出力手段6は、整流平滑部2により整流及び平滑化以下、DC電圧化ともいうされた電圧を降圧してVcc電圧を出力する。VccスイッチVcc_SW7は、ユーザの操作によってVcc電圧をコンバータ部6から出力するかどうかを選択可能とする。CPU中央演算処理ユニット8は、コンバータ部6から出力されるCONV_SW信号が入力されて演算を行い、倍電圧整流か全波整流かを切り換えるコンデンサ制御回路3を、CTRL_CON信号をコンデンサ制御回路3に出力することにより制御する。また、CPU8は、AC負荷A9及びDC負荷B10に接続されている。CPU8は、制御対象であるAC負荷A9について動作タイミング設定や制御を信号線COM1経由で行う。AC負荷A9には、AC電力供給源1からの電力ラインAC_HとAC_Nが接続されている。また、CPU8は、コンバータ部6からDC電圧であるVccが供給されて動作するDC負荷B10を信号線COM2経由で制御する。このようにCPU8は、信号線COM2を介してDC負荷B10を制御しており、DC負荷B10への電力供給状態を把握しているため、負荷B10への制御内容に応じて装置状態の状態遷移を判断することができる。尚、装置状態とは例えば後述するスタンバイ状態、定常負荷状態、最大負荷状態等のことであり、状態遷移とは例えばスタンバイ状態から定常負荷状態への遷移等、異なる装置状態に移行することである。ROMReadOnlyMemory8aはCPU8内に設置され、CPU8による制御の内容が保持記憶されており、その内容をもとにCPU8の演算処理を実行する。RAMRandomAccessMemory8bは、CPU8の演算処理におけるデータの一時的な保持記憶や、演算で使用するメモリ領域を有する。[電源装置の回路構成]図2は、本実施例の電源装置の回路構成を示す図である。ゲート制御式半導体スイッチ以下、トライアック100はフォトトライアックカプラ101によって制御される。フォトトライアックカプラ101の2次側の発光部がオンとなることで、1次側の受光部がオンとなり、トライアック100がオンとなる。逆にフォトトライアックカプラ101の発光部がオフとなることで、トライアック100がオフとなる。トライアック100がオンすることによって整流ブリッジダイオード4と電解コンデンサ5a及び5bが接続されて倍電圧整流を行う。トライアック100がオフすることによって整流ブリッジダイオード4と電解コンデンサ5a及び5bが切断されて全波整流を行う。AC100V入力で全波整流の場合、平滑コンデンサ5a及び5bで平滑化される電圧はDC_HとDC_N間の電圧として約140Vとなる。AC100V入力で倍電圧整流の場合、平滑コンデンサ5a及び5bで平滑化される電圧はDC_HとDC_N間の電圧として約280Vとなる。また、AC200V入力で全波整流の場合、平滑コンデンサ5a及び5bで平滑化される電圧はDC_HとDC_N間の電圧として約280Vとなり、AC100V入力時で倍電圧整流時とほぼ同じ電圧となる。そのため、コンバータ部6の回路構成は、AC100V系入力及びAC200V系入力で共通の回路構成とすることが可能となる。電源IC102はコンバータ部6のスイッチング動作を制御する。本実施例では電源ICを例とするが、個別に部品を組み合わせて構成する方法もある。電源IC102は、OUT信号線を経由してスイッチング素子103のオンオフ駆動制御を行う。また、電源IC102は、起動電力供給のためにST電源線に接続されている。電源IC102は、DC_HとDC_N間の電圧が供給されることで起動する。スイッチング素子103は、本実施例ではMOSFETを例にするが、特に限定するものではない。電流検知抵抗104はスイッチング素子103に接続されている。電流検知抵抗104は、スイッチング素子103のスイッチング時の電流を電圧変換し、信号線ISを経由して電源IC102に入力され、スイッチング素子103のオフタイミングを制御するために用いる。スイッチングトランス105105a、105b、105cのうち、巻線105aは1次側のメイン巻線である。巻線105aには、整流後のDC_HとDC_N間の電圧が、電源IC102で制御されるスイッチング素子103によってパルス状に印加される。巻線105bは2次側出力のVcc出力巻線である。巻線105cは電源IC102に動作電力を供給する補助巻線である。電源IC102は、前述のST電源線からの電力供給による起動後にスイッチングを行い、巻線105cからの出力によって電力を供給され、動作を継続するものとする。巻線105cからの出力は、電流制限抵抗106と半波整流ダイオード107を経由してコンデンサ108で平滑され、電源IC102の動作電源電圧としてのIC_Vccとなる。ダイオード109は巻線105bからの出力を整流するダイオードであり、平滑コンデンサ110a、110bにより平滑化された電圧は2次側に配置されたVccスイッチVcc_SW7がオンとなることでFET116がオンし、Vccとして出力される。Vcc_SW7がオフとなることでFET116がオフし、Vccの出力が停止する。抵抗117と抵抗118はFET116に接続しており、Vccスイッチ7がオンではFET116をオンし、Vccスイッチ7がオフではFET116をオフする。チョークコイル111は、平滑コンデンサ110bへの充電電流のピークを低減する。フォトカプラ112、シャントレギュレータ113、抵抗114及び115はVcc電圧を安定させるための電圧フィードバックFBFeedBack回路である。また、フォトカプラ112は1次側と2次側を絶縁して分離し、2次側の発光部の発光及び消灯に追従して1次側の受光部が動作し、Vccの電圧出力状態を2次側から1次側の電源IC102のFB信号線を経由して伝達する。ただし、Vccの電圧フィードバック回路に関しては、特に方法や構成を限定するものではない。フォトカプラ120は、電源IC102からのOUT信号線が分岐して接続されている。また、フォトカプラ120は、電流制限抵抗121を経由してDC_Nに接続されている。フォトカプラ120は、スイッチング素子103がオンで1次側の発光部に電流が流れて、2次側の受光部がオンとなる。スイッチング素子103がオフで発光部が消灯し、受光部がオフとなる。受光部はプルアップ抵抗122に接続され、入力電流制限抵抗123を経由してCPU8に入力信号CONV_SWとして接続されている。フォトカプラ120の受光部がオンになるとCONV_SWはローレベルとなり、受光部がオフとなるとCONV_SWはハイレベルとなる。スイッチング素子103は連続してオンとオフを繰り返すため、CONV_SW入力信号は、矩形波のパルス信号としてCPU8に入力されることになる。またフォトカプラ120の発光部及び受光部の動作は、電源IC102のOUT信号線を経由したスイッチング制御出力信号のオンとオフの変化に追従できるものである。抵抗124、125及び126が接続されたトランジスタ127と、抵抗130及び131が接続されたトランジスタ132は、CPU8のコンデンサ制御信号CTRL_CONの出力によってオン及びオフとなる。トランジスタ127とトランジスタ132がオンの時は、Vccをフォトトライアックカプラ101の2次側の発光部に供給することで発光させ、トライアック100をオンして倍電圧整流状態とする。また、トランジスタ127及びトランジスタ132がオフの時はフォトトライアックカプラ101の発光部が消灯し、トライアック100をオフして全波整流状態とする。[AC入力電圧と整流方式]表1は、AC入力電圧に対応するコンデンサ制御信号CTRL_CONの出力とコンデンサ制御回路3の動作による整流方式を示した表である。電源装置にAC電力の供給が開始された電源オン直後は、AC100V系及びAC200V系入力で全波整流の設定であり、CTRL_CON信号はいずれもローレベルLowの出力設定である。AC入力電圧がAC100V系であれば、CPU8によってCTRL_CON信号がハイレベルHighの出力となった場合にCPU8出力設定後、整流平滑部2は倍電圧整流を行う。[AC入力電圧の駆動デューティー比と装置状態との関係]100V系で全波整流、スタンバイ状態の場合図3aは、AC100V系入力時で全波整流時の平滑コンデンサ5aと5bで平滑化されるDC_HとDC_N間の電圧[V]例として約140Vを示すグラフである。図3bは、AC100V系入力時で全波整流時の電源IC102からのOUT信号線のスイッチング駆動波形[V]、図3cはMOSFETであるスイッチング素子103のドレイン-ソース間電圧Vds[V]の波形を夫々示すグラフである。図3dは、AC100V系入力時の全波整流時のCPU8の入力信号CONV_SW[V]の波形を示したグラフである。いずれのグラフも横軸は時間Timeミリ秒msである。図3は、出力負荷が小さく、安定している期間であり、CPU8によって制御される装置状態がスタンバイ状態待機状態での波形である。本実施例では、OUT信号のレベルがハイレベル例えば10V以上であれば、スイッチング素子103がオンとなる。また、OUT信号のレベルがローレベル例えば5V以下であれば、スイッチング素子103がオフとなる。装置状態がスタンバイ状態では、スイッチング素子103の駆動デューティー比は、OUT信号でハイデューティー比であり図3b、フォトカプラ120を経由してCPU8の入力信号CONV_SWでローデューティー比である図3d。図3dは、CPU8算出手段がコンバータ部6から入力されたCONV_SW信号の情報に基づき駆動デューティー比を算出した場合、スタンバイ状態ではローデューティー比で10≦Duty<20となっていることを示している。100V系で倍電圧整流又は200V系で全波整流、スタンバイ状態の場合図4aは、AC100V系入力時で倍電圧整流時又はAC200V系入力時で全波整流時の平滑コンデンサ5aと5bで平滑化されるDC_HとDC_N間の電圧[V]例として約280Vを示すグラフである。図4bは、AC100V系入力時で倍電圧整流時又はAC200V系入力時で全波整流時の電源IC102からのOUT信号線のスイッチング駆動波形[V]を示すグラフである。図4cは、AC100V系入力時で倍電圧整流時又はAC200V系入力時で全波整流時のMOSFETであるスイッチング素子103のドレイン-ソース間電圧Vds[V]の波形を示すグラフである。図4dは、AC100V系入力時で倍電圧整流時又はAC200V系入力時で全波整流時のCPU8の入力信号CONV_SW[V]の波形を示したものである。いずれのグラフも横軸は時間Timeミリ秒msである。図4は、出力負荷が小さく、安定している期間であり、CPU8によって制御される装置状態がスタンバイ状態での波形である。図4dは、CPU8がコンバータ部6から入力されたCONV_SW信号の情報に基づき駆動デューティー比を算出した場合、スタンバイ状態ではローデューティー比で5≦Duty<10となっていることを示している。このように、装置状態がスタンバイ状態である図3dと図4dとを比較すると、次のようなことがわかる。すなわち、整流平滑部2が全波整流を行っている際に、入力されるAC電圧が100V系の場合は10≦Duty<20、200V系の場合は5≦Duty<10であり、駆動デューティー比の範囲が異なることがわかる。100V系で倍電圧整流又は200V系で全波整流、定常負荷状態の場合図5は、AC100V系入力時で倍電圧整流時と、AC200V系入力時で全波整流時の波形を示したものである。図5a~図5dの横軸と縦軸は、図3と同様であり説明を省略する。図5は、出力負荷が安定している期間であり、CPU8によって制御される装置状態が定常負荷状態での波形である。CPU8により駆動デューティー比を算出した場合、定常負荷状態ではローデューティー比で20≦Duty<30となっていることを示している。100V系で倍電圧整流又は200V系で全波整流、最大負荷状態の場合図6は、AC100V系入力時で倍電圧整流時と、AC200V系入力時で全波整流時の波形を示したものである。図6a~図6dの横軸と縦軸は、図3と同様であり説明を省略する。図6は、CPU8によって制御される装置状態が最大負荷状態での波形である。図6は、CPU8により駆動デューティー比を算出した場合、最大負荷状態ではローデューティー比で35≦Duty<45となっていることを示している。[駆動デューティー比と装置状態]100V系での装置状態の遷移表2は、AC100V系入力時に全波整流から倍電圧整流に切り換える処理を行う際、CPU8により検知し算出した駆動デューティー比と装置状態の関係を示した表である。AC電源入力直後は全波整流設定となっており、電源IC102が起動電力供給用としてのST線から電力を供給され、スイッチング素子103を駆動し始める。Vcc_SW7がオフであれば無負荷状態となる。Vcc_SW7がオンとなった場合、CPU8にVcc電圧が供給される。CPU8は、ROM8aにある制御プログラムでRAM8bや入出力端子状態の初期化処理を実行する。電源IC102のスイッチング素子103の駆動信号は、OUT信号線からフォトカプラ120にも出力され、CPU8が入力信号CONV_SWのレベルの変化を検知して駆動デューティー比を算出する。AC電源入力直後の駆動デューティー比と装置状態との関係は、例えば、Duty<4であれば装置状態が無負荷状態、10≦Duty<20であればスタンバイ状態、20≦Dutyであれば異常状態である表2。装置状態がスタンバイ状態となった際に駆動デューティー比が、例えば10≦Duty<20であれば表2、CPU8は入力電圧がAC100V系であると判断し、倍電圧整流を選択してCTRL_CONの出力をハイレベルに設定する。倍電圧整流設定後CPU8出力設定後は、AC入力電圧が100V系の場合、DC_HとDC_N間の電圧は約280Vとなり、AC入力電圧が200V系の場合でかつ全波整流時の電圧と同等となる。このため、スタンバイ状態での出力負荷であれば、スイッチング素子103の駆動デューティー比が低下し、例えば5≦Duty<10の範囲に低下するものとする例えば図4。更に装置状態が変化して定常負荷状態や最大負荷状態になった際は、各々駆動デューティー比が大きくなる。例えば装置状態が定常負荷状態となった際には、駆動デューティー比は20≦Duty<30例えば図5、最大負荷状態になった際には、駆動デューティー比は35≦Duty<45となる例えば図6。また、例えば駆動デューティー比が45以上となると、装置状態に対応しない出力負荷電流があると判断し、負荷電流が想定値より大きい異常状態であると判断する。尚、駆動デューティー比がDuty<2の場合は、装置状態は無負荷状態である。200V系での装置状態の遷移表3は、AC200V系入力時に全波整流の設定処理を行い、CPU8により検知し算出した駆動デューティー比と装置状態の関係を示した表である。AC電源投入直後は、全波整流設定となっている。CPU8が入力信号CONV_SWのレベルの変化を検知して駆動デューティー比を算出する。AC電源入力直後の駆動デューティー比と装置状態との関係は、例えば、Duty<2であれば装置状態が無負荷状態、5≦Duty<10であればスタンバイ状態、10≦Dutyであれば異常状態である表3。装置状態がスタンバイ状態となった際に、駆動デューティー比が、例えば5≦Duty<10であれば例えば図4、CPU8は入力電圧がAC200V系であると判断し、全波整流を選択してCTRL_CONの出力をローレベルに設定する。全波整流設定後CPU8出力設定後は、AC入力電圧が200V系の場合、DC_HとDC_N間の電圧は約280Vとなり、AC入力電圧が100V系の場合でかつ倍電圧整流時の電圧と同等となる。このため、スタンバイ状態での出力負荷であれば、スイッチング素子103の駆動デューティー比は5≦Duty<10の範囲となる。更に装置状態が変化し、定常負荷状態や最大負荷状態では、各々駆動デューティー比が大きくなる。例えば装置状態が定常負荷状態となった際には、駆動デューティー比は20≦Duty<30例えば図5、最大負荷状態になった際には、駆動デューティー比は35≦Duty<45となる例えば図6。また、例えば駆動デューティー比が45以上となると、装置状態に対応しない出力負荷電流があると判断し、負荷電流が想定値より大きい異常状態であると判断する。CPU8のCTRL_CON信号出力設定後は、前述の表2の内容と同様の状態となる。[電源装置の全体の処理]図7aは本実施例の電源装置の全体の処理と動作を示すフローチャートである。ステップ以下、Sとする10で電源が起動する、すなわち、AC電力供給源1からAC電力が供給され、Vcc_SW7がオンであればVccがCPU8に供給されてCPU8が初期化処理を行う。この電源起動直後は、全波整流が設定されている。次にS11でCPU8は、装置状態がスタンバイ状態での駆動デューティー比の監視を行う。S11でCPU8が行う処理の詳細は図7bで説明する。S12でCPU8は、装置状態が定常負荷状態に遷移したか否かを判断する。上述したようにCPU8は、信号線COM2を介してDC負荷B10を制御しており、DC負荷B10への電力供給状態を把握することにより装置状態がスタンバイ状態から定常負荷状態へ遷移したか否かを判断する。S12でCPU8は、装置状態が定常負荷状態に遷移したと判断すると、S13の処理に進む。S12でCPU8は、装置状態が定常負荷状態に遷移していないと判断するとS11の処理に戻り、スタンバイ状態での駆動デューティー比の監視を続ける。S13でCPU8は、定常負荷状態での駆動デューティー比の監視を行う。S13でCPU8が行う処理の詳細は図8aで説明する。次にS14でCPU8は、装置状態が最大負荷状態に遷移したか否かを判断する。上述したようにCPU8は、信号線COM2を介してDC負荷B10を制御しており、DC負荷B10への電力供給状態を把握することにより装置状態が定常負荷状態から最大負荷状態へ遷移したか否かを判断する。S14でCPU8は、装置状態が最大負荷状態に遷移したと判断すると、S15の処理に進む。S14でCPU8は、装置状態が最大負荷状態に遷移していないと判断するとS12の処理に戻る。S15でCPU8は、最大負荷状態での駆動デューティー比の監視を行う。S15でCPU8が行う処理の詳細は図8bで説明する。[スタンバイ状態での駆動デューティー比の監視処理]図7bは、装置状態がスタンバイ状態での駆動デューティー比の監視処理の詳細を説明するフローチャートである。S100でCPU8は、コンバータ部6からの入力信号CONV_SWのレベルの変化を検知し、駆動デューティー比を算出する。S101でCPU8は、S100で算出した駆動デューティー比が10≦Duty<20の範囲であるか否かを判断する。S101でCPU8は、S100で算出した駆動デューティー比が10≦Duty<20の範囲内であると判断すると、S102の処理に進む。S102でCPU8は、AC電力供給源1がAC100V系の入力であると判断し表2AC電源入力直後全波整流設定の表参照、AC100V系の入力であることをRAM8b内に保持記憶する。次にS103でCPU8は、整流平滑部2に行わせる整流方式について倍電圧整流を選択するために、整流平滑部2に出力するコンデンサ制御信号CTRL_CONをハイレベルHighに設定する。S103でCPU8がCTRL_CONの出力をハイレベルに設定し、コンデンサ制御回路3に出力することにより、整流平滑部2はAC入力電圧を倍電圧整流する。S104でCPU8は、倍電圧整流であることをRAM8b内に保持記憶してスタンバイ状態監視処理を終了する。S101でCPU8は、S100で算出した駆動デューティー比が10≦Duty<20の範囲内ではないと判断すると、S105の処理に進む。S105でCPU8は、S100で算出した駆動デューティー比が5≦Duty<10の範囲内であるか否かを判断する。S105でCPU8は、S100で算出した駆動デューティー比が5≦Duty<10の範囲内であると判断すると、S106の処理に進む。S106でCPU8は、AC電力供給源1がAC200V系の入力であると判断し表3AC電源入力直後全波整流設定の表参照、AC200V系の入力であることをRAM8b内に保持記憶する。次にS107でCPU8は、整流平滑部2に行わせる整流方式について全波整流を選択するために、整流平滑部2のコンデンサ制御回路3に出力するコンデンサ制御信号CTRL_CONをローレベルLowに設定する。S107でCPU8がCTRL_CONの出力をローレベルに設定し、コンデンサ制御回路3に出力することにより、整流平滑部2はAC入力電圧を全波整流する。S108でCPU8は、全波整流であることをRAM8b内に保持記憶してスタンバイ状態監視処理を終了する。S105でCPU8は、S100で算出した駆動デューティー比が5≦Duty<10の範囲内ではないと判断すると、AC入力電圧が異常電圧であるか負荷電流が異常であると判断してS109の処理に進む。S109でCPU8は、異常状態であることをRAM8b内に保持記憶し、コンデンサ制御信号CTRL_CONの出力をローレベル設定として全波整流に切り替える。S109の処理は、平滑コンデンサ5a、5bの保護のために全波整流に切り替えることが必要となるため実行される。尚、Duty<5の無負荷状態の場合も、正常にコンバータ部6からの入力信号CONV_SWの駆動デューティー比を算出することができていない可能性があるため、S109の処理を行うこととなる。S109でCPU8は、異常状態設定処理全波整流に切り替える処理等のあと動作を停止させる。例えばCPU8は、AC負荷A9及びDC負荷B10への電力供給を停止する。このように、本実施例では、AC電源入力直後のスタンバイ状態において、CPU8がS101又はS105の判断を行うことにより、S102又はS106でAC入力電圧が100V系であるか200V系であるかを検知することができる。また、CPU8はAC入力電圧を検知した後、100V系であれば整流平滑部2に倍電圧整流を、200V系であれば整流平滑部2に全波整流を行わせるように制御する。CPU8は、装置状態がスタンバイ状態である場合は、常にAC入力電圧検知を行い、AC入力電圧が変化した際に、全波整流と倍電圧整流を切り替える制御を行うことができる。[定常負荷状態での駆動デューティー比監視処理]図8aは、装置状態が定常負荷状態での駆動デューティー比の監視処理の詳細を示すフローチャートである。S100の処理は図7bのS100と同じ処理であり説明を省略する。S110でCPU8は、S100で算出した駆動デューティー比が20≦Duty<30表2、表3参照の範囲内であるか否かを判断し、範囲内であると判断すると定常負荷状態監視処理を終了する。S110でCPU8は、S100で算出した駆動デューティー比が20≦Duty<30の範囲内ではないと判断すると、AC入力電圧が異常電圧であるか負荷電流が異常であると判断してS109の処理に進む。S109の処理は図7bのS109の処理と同じであり説明を省略する。[最大負荷状態での駆動デューティー比監視処理]図8bは、装置状態が最大負荷状態での駆動デューティー比監視処理の詳細を示すフローチャートである。S100の処理は図7bのS100と同じ処理であり説明を省略する。S111でCPU8は、S100で算出した駆動デューティー比が35≦Duty<45の範囲内であるか否かを判断し、範囲内であると判断すると最大負荷状態監視処理を終了する。S111でCPU8は、S100で算出した駆動デューティー比が35≦Duty<45の範囲内ではないと判断すると、AC入力電圧が異常電圧であるか負荷電流が異常であると判断してS109の処理に進む。S109の処理は図7bのS109の処理と同じであり説明を省略する。尚、図8a、図8bのS109の処理は、次の理由により実行される。例えば、AC100V系入力で倍電圧整流で動作しており、装置状態が定常負荷状態や最大負荷状態で動作している際に、AC入力電圧が変動してAC200V入力になったとする。この場合、S100で算出した駆動デューティー比が定常負荷状態や最大負荷状態の範囲外となり、平滑コンデンサ5a、5bを保護するため全波整流に切り替える必要があるからである。尚、駆動デューティー比、電圧値等の各数値は、本実施例の説明に用いた値であり、特に限定するものではない。以上述べたように、ACライン上の電圧を直接検知することなく、負荷の状態に応じたスイッチング素子動作の駆動デューティー比からAC入力電圧を判断できる。そしてAC入力電圧に応じて倍電圧整流又は全波整流が選択可能となる。また、駆動デューティー比の検知とAC入力電圧の判断及び整流及び平滑方法の選択について、主に2次側の部品構成と回路で実現できる。このため、安価な部品構成でサイズが小さい部品を用いることができ、かつ回路スペースを小さくすることが可能となる。以上本実施例によれば、ACライン上の電圧を直接検知せずに入力電圧を検知して倍電圧整流又は全波整流を選択し、安価な回路構成で回路スペースを低減することができる。実施例2は、実施例1の構成にVccの電流検知回路と検知処理を追加し、負荷接続構成を考慮したものである。[電源装置の構成]図9は、前述の図1の構成に更にVccの出力制御信号線CTRL_Vccと電流検知信号線CUR_SNSを追加した構成であり、本実施例を示すブロック図である。また、CPU8へは、Vcc_CPUによって動作電圧が供給されており、Vcc_SW7がオンとなることでCPU8は動作する。Vccの出力制御信号線CTRL_Vccは、CPU8からコンバータ部6に接続されている。CTRL_Vccの信号出力レベルがローレベルの時、AC負荷A9やDC負荷B10へVccが出力され、信号出力レベルがハイレベルの時、負荷へのVcc出力が停止する。電流検知信号線CUR_SNSは、コンバータ部6からCPU8に接続されている。CPU8は、コンバータ部6から電流検知信号線CUR_SNSを介して入力される情報に基づき、AC負荷A9及びDC負荷B10に供給されているVcc出力の電流値を検知することができる構成である。[電源装置の回路構成]図10は、前述の図2の構成にVccの電流検知回路140~145を追加し、CPU8に電流検知信号線CUR_SNSを接続した構成を示している。また、Vccの出力を制御するFET150及び抵抗151と152を追加し、CPU8にVcc出力制御信号線CTRL_Vccを接続した構成を示している。Vcc出力の電流は、スイッチングトランスの巻き線105bに帰還するため、巻き線105bに接続した抵抗140の両端に生じる電圧で検知する。抵抗140の両端の電圧は、抵抗141~144とオペアンプ145で構成される差動増幅回路に入力され、CUR_SNS信号出力としてCPU8に出力される。CPU8では、CUR_SNS信号線を介して入力されたアナログ値の電圧CUR_SNS電圧値[V]を、A/D変換によってディジタル化し、変換したディジタル値ディジタル変換値をRAM8b内に一時的に保持記憶する。CPU8は、変換したディジタル値を表4に示す変換テーブルのようにあらかじめROM8aに記憶されている電圧-電流変換テーブルで電流値Vcc出力電流値[A]に変換しRAM8b内に保持記憶する。CPU8は、負荷接続状態と装置状態に応じてVcc出力の電流値を把握することができる構成である。ただし、電圧-電流変換方法は上述したような構成に特に限定するものではなく、計算式による変換方法であってもよい。Vccの出力制御信号線CTRL_Vcc経由でCPU8がローレベル出力とすることでFET150がオンになってVccが出力され、CPU8がハイレベル出力とすることでVcc出力が停止する。[電力供給と装置状態、負荷の接続状態との関係]表5は、装置状態がスタンバイ状態でかつAC100V系入力時に全波整流から倍電圧整流に切り換える処理を行う際、CPU8にて検知し算出した駆動デューティー比と負荷接続構成の関係を示した表である。また、装置状態がスタンバイ状態でかつAC200V系入力時に全波整流に設定する処理を行う際、CPU8にて検知し算出した駆動デューティー比と負荷接続構成の関係を示した表でもある。AC負荷A9とDC負荷B10の組み合わせによってVccの出力電流負荷電流値[A]は異なり、駆動デューティー比[]も異なる。表5の内容は、各々の値について比較するための比較テーブルである。この比較テーブルは、ROM8a内にあらかじめ保持記憶されているものであり、CPU8の処理にて参照される比較テーブルである。CPU8は、電流検知回路140~145により検知された電圧がCUR_SNSを介して入力され、表4の電圧-電流変換テーブルを参照して負荷電流値I[A]を得ると、次のようにして出力負荷接続構成を検知する。すなわち、CPU8は、得られた負荷電流値Iが例えば1.4≦I<2.0の範囲内であったと判断すると、表5を参照して出力負荷接続構成が負荷ABであることを検知する。表6は定常負荷状態での比較テーブルであり、表7は最大負荷状態での比較テーブルである。AC100V系入力時は倍電圧整流設定であり、AC200V系入力時は全波整流設定である。CPU8は、上述のようにして出力負荷接続構成が例えば負荷ABであることを検知すると、装置状態が例えば定常負荷状態にある場合には、算出される駆動デューティー比が20≦Duty<25の範囲内か否かで異常状態か否かを検知できる表6。[電源装置の処理]本実施例の電源装置の全体の処理と動作は、前述の図7aで示したフローチャートの処理と同様であり、説明を省略する。[スタンバイ状態での駆動デューティー比監視処理]図11は、装置状態がスタンバイ状態での駆動デューティー比の監視処理の詳細を示すフローチャートである。S100の処理は図7bのS100の処理と同じであり説明を省略する。S200でCPU8は、出力負荷の構成を接続状態から検知する。S201でCPU8は、装置状態がスタンバイ状態でのVcc出力の電流値を、CUR_SNS信号線を介してコンバータ部6により検知した電圧から検知する。具体的には、CPU8は、電流検知回路140~145により電流検知信号線CUR_SNSを介して出力されたCUR_SNS電圧を検知する。そして、表4の電圧-電流変換テーブルと表5のスタンバイ状態比較テーブルを参照して、出力負荷構成負荷A,Bが消費するVcc電流から接続構成を判断する。例えば、CPU8は、電流検知回路140~145により入力された電圧値から、表4の電圧-電流変換テーブルを参照することにより、Vcc出力電流値I[A]を得る。Vcc出力電流値は、出力負荷構成が消費する電流値であり、負荷電流値であるといえる。CPU8は表5のスタンバイ状態比較テーブルを参照して、負荷電流値I[A]がどの範囲に含まれるかを判断することにより、出力負荷接続構成を検知することができる。S202でCPU8は、出力負荷の接続状態に対応した駆動デューティー比の範囲を前述の表5のスタンバイ状態比較テーブルから選択する。例えば、S201でCPU8が検知した出力負荷接続構成が負荷ABであったとすると、表5から選択される駆動デューティー比の範囲は14≦Duty<20と7≦Duty<10になる。前者はAC入力電圧が100V系か否かを判断するために用いられる範囲であり、後者はAC入力電圧が200V系か否かを判断するために用いられる範囲である。S203でCPU8は、S100で算出した駆動デューティー比が、表5のスタンバイ状態比較テーブルのAC100V入力でかつ全波整流時の下限100V入力下限[]と上限100V入力上限[]の範囲内であるか否かを判断する。例えば、S200でCPU8が検知した出力負荷構成が、負荷A9のみであったとすると、CPU8が判断する駆動デューティー比の範囲は、4下限≦Duty<6上限となる。S203でCPU8は、S100で算出した駆動でデューティー比が範囲内であると判断すると、S102に進みAC100V系の入力であることをRAM8b内に保持記憶する。S103、S104の処理は図7bのS103、S104の処理と同じであり説明を省略する。S203でCPU8は、S100で算出した駆動デューティー比がAC100V系の下限と上限の範囲内ではないと判断すると、S204の処理に進む。S204でCPU8は、S100で算出した駆動デューティー比が、表5の全波整流時のAC200V系下限200V入力下限[]と上限200V入力上限[]の範囲内であるか否かを判断する。例えば、S201でCPU8が検知した出力負荷構成が、負荷A9のみであった場合、CPU8が判断する駆動デューティー比の範囲は、2下限≦Duty<3上限となる。S204でCPU8は、S100で算出した駆動デューティー比が範囲内であると判断すると、S106でAC200V系の入力であることをRAM8b内に保持記憶する。S107、S108の処理は図7bのS107、S108の処理と同じであり説明を省略する。S204でCPU8は、S100で算出した駆動デューティー比が下限と上限の範囲内ではないと判断すると、S205の処理に進む。S205でCPU8は、コンバータ部6からCUR_SNS信号線を介して出力された電圧から検知したVcc出力の電流値が、表5のスタンバイ状態比較テーブルの電流値の範囲外か否かを判断する。S205でCPU8は、検知したVcc出力の電流値が範囲外であると判断すると、出力負荷が異常であると判断してS206の処理に進む。S206でCPU8は、出力負荷が異常であるとしてRAM8b内に保持記憶し、コンデンサ制御信号CTRL_CONの出力をローレベル設定として全波整流に切り替える。S206の処理は、実施例1の図7bのS109の処理と同様に、平滑コンデンサ5a、5bの保護のために全波整流に切り替えることが必要となるため実行される。また、CPU8は、出力制御信号線CTRL_Vccの出力をハイレベルHighに設定して、接続された負荷へのVcc出力を停止する。S205でCPU8は、検知したVcc出力の電流値が範囲外ではないと判断すると、出力電流は正常であるがS100で算出した駆動デューティー比が異常であり、駆動デューティー比に基づき判断したAC入力電圧が異常電圧であると判断する。そしてS207の処理に進む。S207でCPU8は、S100で算出した駆動デューティー比が表5の全波整流時のAC100V系下限100V入力下限[]より小さいか否か判断する。例えば、S201でCPU8が検知した出力負荷構成が負荷A9のみであった場合、AC100V系下限は4となる。S207でCPU8は、S100で算出した駆動デューティー比が100V入力下限より小さいと判断すると、AC入力電圧が200V系に上昇したためにS100で算出した駆動デューティー比が変化したと判断する。駆動デューティー比がAC100V系下限より低下したのは、AC入力電圧が200V系に上昇し、電解コンデンサ5a,5bの電圧が上昇したためである。S208でCPU8は、全波整流に切り換え、整流状態をRAM8b内に保持記憶する。S207でCPU8は、S100で算出した駆動デューティー比が100V入力下限以上であると判断すると、全波整流時のAC100V系下限以上であるため、AC入力電圧が100V系に低下したと判断する。S209でCPU8は、倍電圧整流に切り換え、整流状態をRAM8b内に保持記憶する。このようにS208の処理でCPU8は、駆動デューティー比の変化前にAC100V入力と判断して倍電圧整流状態に設定した後にAC入力電圧が200V系に上昇した場合、次のように動作する。すなわちCPU8は、平滑コンデンサ5a及び5bを保護するために全波整流に変更して平滑コンデンサ5a及び5bへの印加電圧を低減する。また、S209の処理でCPU8は、駆動デューティー比の変化前にAC200V入力と判断して全波整流状態に設定した後にAC入力電圧が100V系に低下した場合、次のように動作する。すなわちCPU8は、平滑コンデンサ5a及び5bの平滑電圧を上昇させ、図2のコンバータ部6に印加する電圧を安定させるために倍電圧整流に変更する。このように、本実施例では表6、表7に示すように、駆動デューティー比の範囲が出力負荷接続構成によって設定されているため、AC入力電圧が変化したことを、CONV_SWの駆動デューティー比が範囲外となったことで判断できる。[定常負荷状態での駆動デューティー比監視処理]図12は、定常負荷状態での駆動デューティー比の監視処理の詳細を示すフローチャートである。S100の処理は図7bのS100の処理と同じであり説明を省略する。S200、S201の処理は図11のS200、S201の処理と同じであり説明を省略する。S210でCPU8は、出力負荷の接続状態に対応した駆動デューティー比の範囲を前述の表6の定常負荷状態比較テーブルから選択する。例えば、S201でCPU8が検知した出力負荷接続構成が負荷ABであったとすると、表6から選択される駆動デューティー比の範囲は20≦Duty<25になる。S211でCPU8は、S100で算出した駆動デューティー比が表6の定常負荷状態比較テーブルの下限と上限の範囲内であるか否かを判断する。例えば、S201でCPU8が検知した出力負荷構成がAC負荷A9のみであった場合、CPU8が判断する駆動デューティー比の範囲は、5下限≦Duty<7上限である。S211でCPU8は、駆動デューティー比が範囲内であると判断すると、定常負荷状態監視処理を終了する。S211でCPU8は、駆動デューティー比が範囲内ではないと判断すると、S212の処理に進む。S212でCPU8は、S201でCUR_SNS信号線の電圧から検知したVcc出力の電流値が表6の定常負荷状態比較テーブルの電流値の範囲外か否かを判断する。S212でCPU8は、検知した電流値が範囲外であると判断すると、出力負荷が異常であると判断してS206の処理に進む。S206の処理は図11のS206の処理と同じであり説明を省略する。S212でCPU8は、S201で検知したVcc出力の電流値が範囲内であると判断すると、出力電流は正常であるが駆動デューティー比が異常であり、AC入力電圧が異常電圧であると判断してS213の処理に進む。S213でCPU8は、駆動デューティー比が表6の下限より小さいか否かを判断する。例えば、S201でCPU8が検知した出力負荷構成がAC負荷A9のみであった場合、下限は5となる。S213でCPU8は、駆動デューティー比が下限より小さいと判断すると、AC入力電圧が上昇し駆動デューティー比の範囲が変化したと判断してS208の処理に進む。S208の処理は図11のS208の処理と同じであり説明を省略する。S213でCPU8は、駆動デューティー比が下限以上であると判断すると、AC入力電圧が低下したと判断してS209に進む。S209の処理は図11のS209の処理と同じであり説明を省略する。CPU8は、駆動デューティー比の変化前にAC100V入力と判断して倍電圧整流状態でAC入力電圧が200V系に上昇した場合、次のように動作する。すなわちCPU8は、平滑コンデンサ5a及び5bを保護するため全波整流に変更して平滑コンデンサ5a及び5bへの印加電圧を低減する。また、CPU8は、駆動デューティー比の変化前にAC200V入力と判断して全波整流状態でAC入力電圧が100V系に低下した場合、次のように動作する。すなわち、平滑コンデンサ5a及び5bの平滑電圧を上昇させ、図10のコンバータ部6に印加する電圧を安定させるために倍電圧整流に変更する。例えば、装置状態が定常負荷状態、出力負荷接続状態が負荷AB、AC入力電圧が100V系で倍電圧整流状態である場合について説明する。装置が定常負荷状態にある間、図12の監視処理が継続して実行される。定常負荷状態監視処理の動作中、S213の判断に用いる下限は表6より20である。この場合、S100で算出した駆動デューティー比が下限20よりも小さかった場合、CPU8は、AC入力電圧が200V系に上昇したと判断できる。これは電解コンデンサ5a,5bの電圧が上昇し駆動デューティー比が低下したためである。この場合、CPU8はS208でAC入力電圧が200V系であると判断しなおして全波整流設定を行うこととなる。逆に、S213で駆動デューティー比が下限20以上であると判断した場合、AC入力電圧の上昇、下降はなく100V系を保っていると判断し、S209で倍電圧整流設定を継続することとなる。[最大負荷状態での駆動デューティー比監視処理]最大負荷状態での駆動デューティー比の監視処理は図12の処理と同様である。ただし、S210でCPU8が選択するテーブルは、表7の最大負荷状態比較テーブルである。また、S211でCPU8は、最大負荷状態での駆動デューティー比が範囲内にあるか否かを判断する。例えば、S201でCPU8が検知した出力負荷構成がAC負荷A9のみであった場合、CPU8が判断する駆動デューティー比の範囲は、10下限≦Duty<15上限である。また、S212でCPU8は、最大負荷状態でのCUR_SNS電流値が範囲外か否かを判断する。更にS213でCPU8は最大負荷状態での駆動デューティー比が下限より小さいか否かを判断する。例えば、S201でCPU8が検知した出力負荷構成がAC負荷A9のみであった場合、下限は10となる。尚、駆動デューティー比の各数値及び各負荷電流値、電圧値等の各数値は、本実施例の説明に用いた値であり、特に限定するものではない。以上述べたように、出力負荷の構成を接続状態から検知し、出力負荷の電流を検知することにより、負荷の状態に応じたスイッチング素子の駆動デューティー比からAC入力電圧を判断できる。また、AC入力電圧に応じて倍電圧整流又は全波整流が選択可能となる。また、装置状態及び出力負荷の接続状態に応じて、出力負荷の電流値と駆動デューティー比の検知によって、DC出力負荷の異常もしくはAC入力電圧の異常判断を行うことができる。DC出力負荷の異常時は、装置と負荷の保護のために負荷へのDC出力を停止でき、AC入力電圧の異常時は、平滑コンデンサに印加する電圧を調整して平滑コンデンサを保護し、また、スイッチング素子に印加する電圧を安定することができる。また、出力負荷構成の接続状態検知と、出力負荷の電流検知についても、主に2次側の部品構成と回路で実現できるため、安価な部品構成でサイズが小さい部品を用いることができ、かつ回路スペースを小さくすることが可能となる。以上本実施例によれば、ACライン上の電圧を直接検知せずに入力電圧を検知して倍電圧整流又は全波整流を選択し、安価な回路構成で回路スペースを低減することができる。"