"装置であって、各々が高保磁力を有する第1および第2の記憶層の間に配置される低保磁力を有する第1の選択層を備え、前記第1の選択層の磁気飽和は、前記第2の記憶層への論理状態のプログラミングを可能とする、装置。第1のソースは、前記論理状態をプログラムし、第2のソースは、前記選択層を飽和させる、請求項1に記載の装置。前記選択層は、飽和するまでは磁気透過性である軟磁性材料である、請求項1に記載の装置。前記記憶層は、各々、硬磁性材料である、請求項1に記載の装置。前記第1の記憶層は前記第1のソースの近位であり、かつ前記第2の記憶層は前記第1のソースの遠位であり、それによって、前記選択層は第2の記憶層と前記第1のソースとの間にある、請求項2に記載の装置。前記選択層は、前記選択層の外部で生成される磁場によって飽和させられる、請求項1に記載の装置。前記第1および第2の記憶層は、同時に複数の論理状態を記憶することができる不揮発性メモリセルを含む、請求項1に記載の装置。前記選択層は、複数のメモリセルを相互接続する共通面である、請求項7に記載の装置。前記選択層は、前記選択層を流れる電流によって飽和させられる、請求項7に記載の装置。各メモリセルは、記憶層に接触して隣接するプログラミングソースを有する、請求項8に記載の装置。前記選択層は、中心軸の周りを回転するとともに、第1の直径を有する、請求項1に記載の装置。前記第2の記憶層は、前記第1の直径を有し、前記第1の記憶層は、前記第1の直径よりも小さい第2の直径を有する、請求項11に記載の装置。第2の選択層によって前記第2の記憶層から分離された、高保磁力を有する第3の記憶層をさらに備える、請求項1に記載の装置。前記選択層の飽和は、前記第2の記憶層に前記論理状態をプログラムするプログラム場に垂直なバイアス磁場を有する、請求項1に記載の装置。方法であって、各々が高保磁力を有する第1および第2の記憶層の間に配置される低保磁力を有する第1の選択層を提供するステップと、前記第1の選択層の磁気飽和に応答して、前記第2の記憶層に第1の論理状態をプログラミングするステップとを備える、方法。前記第1の選択層は、前記第1の選択層が前記第2の記憶層を磁気的に遮蔽するように誘導するために除去される磁気バイアス場を用いて磁気的に飽和させられる、請求項15に記載の方法。前記第1の記憶層は、前記第1の選択層が磁気的に飽和していない間に、第2の論理状態にプログラムされる、請求項15に記載の方法。前記第1および第2の記憶層の論理状態は、前記第1の選択層の磁気飽和に応答して同時に読み出すことができる、請求項15に記載の方法。装置であって、各々が高保磁力を有する第1および第2の記憶層の間に配置される低保磁力を有する第1の選択層を備え、前記第1の記憶層は、プログラムソースの近位であり、前記装置は、磁場を用いて前記第1の選択層を磁気的に飽和させる選択ソースをさらに備え、前記第1の選択層の飽和は、前記プログラムソースからのプログラム場が、前記第1および第2の記憶層に第1の論理状態を同時にプログラムすることができるようにする、装置。前記第1の記憶層は、前記第1の選択層の磁気飽和がない場合に、第2の論理状態にプログラムされる、請求項19に記載の装置。追加の選択層および記憶層の少なくとも1つは、前記第2の記憶層に取付けられるとともに対応する追加の選択ソースを有し、前記追加の選択層は、飽和時に、各記憶層に前記第1の論理状態の同時プログラミングを可能とする保磁力を有する、請求項19に記載の装置。本発明のさまざまな実施形態は、概して、各々が高保磁力を有する第1および第2の記憶層の間に配置される低保磁力を有する第1の選択層に向けられる。第1の選択層の磁気飽和に応答して、第2の記憶装置への論理状態のプログラミングが許可される。本発明のさまざまな実施形態を特徴付けるこれらおよび他の特徴および利点は、以下の詳細な説明および添付の図面に照らして理解され得る。詳細な説明本開示は、概して、選択可能な磁気層でアクセスすることができるマルチビットメモリに向けられる。データ記憶装置がより小さくなるにつれ、産業界は、高データ転送レートおよび完全性を維持しながら、データ容量を増加させている。データ記憶装置は、データ容量を増加させるために多くの構造および処理を採用することができるが、低減されたフォームファクタは、データ完全性を犠牲にして、製造許容範囲および動作許容範囲の双方を制限する。データ記憶装置のサイズが小さくなるにつれ、産業界は、装置内の各データ記憶場所において、データの複数のビットを記憶することを追及してきた。したがって、マルチビットメモリは、磁気的に飽和したときにデータ記憶層の1つに論理状態をプログラミングすることを可能とする磁気選択層の対向する側に一対のデータ記憶層を配置することによって達成することができる。記憶層同士の間に磁気選択層を配置することによって、選択層が磁気的に飽和された後に、特定の記憶層が個別にプログラムされ得る。各ビットが選択的にプログラムされるこのようなマルチビットメモリは、データ転送レート、製造プロセス、またはデータ完全性を妨げることなく、データ記憶容量の増加を提供する。図1は、概して、本発明のさまざまな実施形態に従って構築されかつ動作されるデータ記憶装置100の機能ブロック図を提供する。装置100は、上位コントローラ102と、インターフェースI/F回路104と、データ記憶アレイ106とを含む。I/F回路104は、コントローラ102の指示の下で動作し、アレイ106とホスト装置図示せずとの間でユーザデータを転送する。いくつかの実施形態においては、装置はソリッドステートドライブsolidstatedrive:SSDとして特徴付けられ、コントローラ102はプログラマブルマイクロコントローラであり、アレイ106は不揮発性メモリセルのアレイ108を含む。他の実施形態においては、データ記憶アレイ106は、個別のXデコーダ110およびYデコーダ112をそれぞれ有し、選択されたメモリセル108へのアクセスを提供する。しかしながら、データ記憶装置100のさまざまな要素の構成および動作は、必ずしも要求または限定されず、必要に応じて修正することができる。他の例示的なデータ記憶装置120が図2で提供される。装置120は、本発明のさまざまな実施形態が有利にも実行され得る例示的な環境を示す。しかしながら、主張される発明は、図1に示されるSSDのような回転記憶媒体には限定されない。装置120は、ベースデッキ124および上部カバー126から形成される、実質的に密閉された筐体122を含む。内部配置されたスピンドルモータ128は、多くの磁気記憶媒体130を回転させるように構成される。媒体130は、各々がヘッドジンバルアッセンブリheadgimbalassembly:HGA132によって支持された対応するデータ変換器のアレイ読出/書込ヘッドによってアクセスされる。各HGA132は、フレキシブルサスペンション136を含むヘッドスタックアッセンブリ134アクチュエータによって支持され、次に剛体のアクチュエータアーム138によって支持される。アクチュエータ134は、好ましくは、ボイスコイルモータVCM142への電流の印加を通して、カートリッジベアリングアッセンブリ140の周りを旋回する。このように、VCM142の制御された動作は、144で数値的に示される変換器が、そこへデータを記憶しまたはそこからデータを引き出すための、媒体表面上に定められたトラック図示せずに一致するようにする。図1および図2のデータ記憶装置100,120はいくつかの構造パラメータおよび動作パラメータを変化するが、データを記憶するために磁気メモリの使用が一貫して用いられる。各記憶装置100,120において利用され得るそのような磁気メモリの1つは、複数の論理状態に一致する複数の磁化方向を記憶することができるマルチビットメモリである。多くの論理状態の記憶は、各記憶装置100および120が、アレイ106または媒体130におけるメモリの密度を増加することなく、複数の従前の単一ビットメモリを格納できるようにする。図3Aおよび図3Bは、本発明のさまざまな実施形態に従って構築されたマルチビットメモリを一般的に示す。図3Aは、二重ビット記憶が可能なマルチビットメモリ150を示す。メモリ150は、各々が、予め定められた磁化方向にプログラムし、かつ実質的にそれを保持することが可能である第1の記憶層154および第2の記憶層156の間に配置される、磁気選択層152を有する。理解されるように、二重磁気記憶層154および156の存在は、単一ビットメモリに共通して関連する従来の2つの論理状態に代えて、記憶および読出しがされる4つの論理状態を可能にする。しかしながら、マルチビットメモリは、図3におけるマルチビットメモリの三重ビット記憶によって示されるように、二重ビット記憶には限定されない。メモリの3つの異なるビットの記憶は、2つの磁気選択層162および164によって可能とされ、その各々は3つの記憶素子166,168,170のうちの2つの間に配置される。マルチビットメモリ150または160のいずれかの磁気選択層は、磁気シールドまたは磁気導体のいずれかに構成可能とすることによって、予め定められた記憶層の選択的プログラミングを可能とする。つまり、選択層152,162,164は、磁気飽和がないときには磁気遮蔽を示すとともに磁気飽和があるときには磁気導体性を示す、低保磁力を有する軟磁性材料であり得る。磁気飽和および結果としての特定の選択層の磁気導体性は、論理状態の読出しまたはプログラミングのための記憶層の選択を可能にする。たとえば、選択層152の磁気飽和は、論理状態が記憶層154および156へ同時にプログラミングされることを可能にする。反対に、選択層152における飽和の欠如は、第2の記憶層156からのプログラミングを遮断するとともに、第1の記憶層154の個別プログラミングを可能とする。二重ビットのこのような個別のプログラミングは、マルチビットメモリ150についての4つの異なる論理状態、およびマルチビットメモリ160についての8つの論理状態を提供する。マルチビットメモリにおける特定の記憶層を選び出す能力は、両方の記憶層を共通の磁化方向にプログラミングすることによる、プログラミング時間およびエネルギを低減するさらなる利益を与え得る。実際には、記憶層は、同時に共通の磁化方向にプログラミングすることができる高保磁力を有する硬磁性材料で構築され得、それは、単一のステップで2つまたはより多くのビットをプログラムするように機能し、それによって、後続のプログラミング時間およびエネルギを排除する。各マルチビットメモリは、各記憶層について共通の磁化方向を有するが、記憶層を個別にプログラムする能力は、さまざまな層に存在する異なる方向、および対応する論理状態を可能とする。図4A~図4Dは、概して、本発明の実施形態に従うマルチビットメモリ180において、さまざまなビットを個別に選択しかつプログラムする、さまざまな例示的なステップを示す。マルチビットメモリ180は、低保磁力選択層186によって分離された、一対の高保磁力記憶層182,184を有する。各記憶層が、異なる磁化方向とともに図4Aに示され、その磁化方向は限定されずランダムな磁化として見なされるべきである。図4Bにおいて、選択層186は、選択ソース188からの磁化によって飽和する。いくつかの実施形態においては、選択ソース188が、メモリ180のいくつかまたはすべてと、接触的に隣接し、その層に予め定められた方向の電流を流すことによって選択層186を飽和させる。一方、他の実施形態においては、選択ソース188は、選択層186に隣接しているに過ぎず、予め定められた磁場でその層を飽和させる。選択層186の磁化方向は、記憶層182および184のランダムな磁化方向には悪影響を与えないことに注意すべきである。しかしながら、このような飽和は、図4Cに示されるように、プログラムソース190が各記憶層182および184の磁化方向を同時に設定することができるようにする磁気導体を提供する。上述のように、メモリ180は、図4Cに示されるステップの後に、2つの論理状態データのビットでプログラムされるが、さらなるプログラミングが、記憶層内に異なる磁化を設定するために必要とされる。図4Dは、選択ソース188が、プログラミングソース190からの磁化に対して、第2の記憶層184に到達することからの磁気シールドとして後続的に機能する選択層186をもはや飽和させないようなさらなるプログラミングを示す。このように、選択ソース188からの磁気エネルギの除去は、選択層186が磁気不飽和になるとともにプログラムソース190の遠位の記憶層184のプログラミングを妨げるように作用することを誘導する。しかしながら、選択層186の脱飽和は、第1の記憶層182の磁気受容力を禁止せず、第1の記憶層182は第2の記憶層184の反対の磁化方向にプログラムされ得る。記憶層182および184の高保磁力は、磁気エネルギの除去によってデフォルトの不飽和磁化状態に復帰する選択層186の低保磁力とは対照的に、メモリ180が各記憶層においてプログラムされた磁化方向を維持できるようにする。したがって、メモリ180は、個別にまたは組み合わせてプログラムされ得る複数のビットを有する不揮発性である。さらに、メモリ180に記憶されたデータの複数のビットは、個別にまたは組み合わされて読み出すことができる。さまざまな磁気検出装置は、磁気抵抗およびホール効果のような磁場検出、ならびに電流検出を通して、記憶層182および184のプログラムされた磁化を検出することができる。メモリ180の読出しは、第2の記憶層184の磁化の検出を制御する選択層186の磁化飽和を伴うプログラミングステップと同様に制御され得る。したがって、1つまたはすべての記憶層は、さまざまな装置によって選択され、かつ読み出され得る。マルチビットメモリ180は、データビットに対応する二重記憶層を有するが、図4A~図4Dに示されるさまざまステップは、図3Bの三重ビットメモリのように、任意の数のビットを有するマルチビットメモリをプログラムするように同様に用いられ得る。1つより多くの選択層を有するこのようなメモリのプログラミングおよび読出しは、さまざまな選択層を磁気的に飽和させる追加のステップを有し、メモリを通る磁化の流れを可能とする。そのため、メモリのすべてよりも少ない選択層は、利用可能な記憶層のすべてよりは少ないプログラミングおよび読出しを可能とするために飽和され得る。物理サイズの最小限の増加でデータ記憶容量を強化する能力は、マルチビットメモリを、多くのデータ記憶装置用途のための特に良好な候補にする。図5は、各メモリセル202が異なるデータビットに対応する少なくとも2つの記憶層204を有する、マルチビットメモリのアレイの例示的なページ200部分を示す。各セル202は、アレイ200の各層を同時に飽和させる選択ドライバ206に接続される選択層を有する。各セル202を活性化する選択ドライバ206を用いて、特定のセルの読出しおよびプログラミングが、特定のビットラインドライバ208およびソースラインドライバ210を活性化することによってなされ、ビットラインドライバ208およびソースラインドライバ210は、ビットラインBLおよびソースラインSLを有する特定のセル202を通る回路経路を提供する。図示されるように、各ビットラインは、各セル202に接続されるプログラミングソースをトリガーし、必要に応じて、それぞれの記憶層204の磁化を設定する。いくつかの実施形態においては、各セル202は、ソースラインに近位の第2のプログラミングソースを用いて構成され、それによって、セル上方およびセル下方の双方の各プログラミングソースがセルを通して単一の磁化方向をプログラムするように構成され、二極のプログラミングソースの必要性を排除する。他の実施形態においては、ビットラインドライバ208はセル202にデータを書き込み、一方、ソースラインドライバ210が論理状態を検出するための1つまたはより多くのセルを通して読出電流を送ることによってデータを読出す。図6は、各メモリ222が、選択層220によって分離されるとともに予め定められた記憶層224を通してプログラミングソース230に接続された一対の記憶層224および226を有する、例示的なソリッドステートアレイの等角図を与える。上述のように、各記憶層224および226が選択層228対向する側の単極プログラミングソースに取り付けられ得るので、二極プログラミングソース230は必要とされない。アレイ200はセル222の選択層228のすべてで作られる選択面232によって相互接続される。選択面232は、連続材料、または選択ソース234による各セル222の同時磁気飽和を可能とする導電経路の相互接続グリッドであり得る。セル220の個別の読出しおよび書き込みが可能な、図5のライン経路のようなさまざまなビットライン経路およびソースライン経路をアレイ220が有することが予期される。図5のソリッドステートページ200および図6のアレイ220は、各セルの相互接続された電気構造による、いくつかの動作効率を提供する。異なる値を有するさまざまな論理状態が、選択ドライバ206の効果的な活性化、およびビットラインドライバ208からのデータの同時プログラミングによって、アレイ200における1つまたはすべての記憶層204にすばやく書き込まれ得る。一方、アレイ220の読出しは、ページバーストおよび多重化のようなさまざまな処理を用いて容易化され、それは、信頼性のあるデータのリードバックを提供している間の効率を最大化する。しかしながら、マルチビットメモリは図2のデータ記憶装置120のような回転記憶媒体において利用される場合に、実際的な利益を有する。例示的な回転記憶装置240の一部分の側面図が、図7に示され、それは、取り付けられたスピンドル244の中心軸について回転するように構成された回転媒体242を含む。媒体242は、複数の直径でさらに構成され、1つまたはより多くの選択ソース246が、データ記憶層250および252の間に配置された磁気選択層248にアクセスできるようにする。第1の記憶層250よりも大きな直径を有する選択層248および第2の記憶層252を用いて、選択ソース246は、効果的に選択層248を磁気的に飽和させるとともに、一方または両方の記憶層へのアクセスを提供する。第1の記憶層250の低減された直径は、選択層248の露出部分上に、選択ソース246の固定された位置決めを可能にするが、選択ソース246は、媒体242について横方向に移動して、複数の異なる選択層を飽和させることが企図される。選択ソース246の固定された位置決めは、変換アッセンブリ254についての十分な空間によって、変換器ヘッド256を用いて、媒体242のさまざまな部分にアクセスし、それへのデータの読出しおよび書込みができるようにする。つまり、アクチュエータアーム258は、変換器ヘッド256を、半径トラックおよび円周トラックのような媒体242の予め定められた領域へ移動させて、選択ソース246の干渉を気にすることなくデータを転送することができる。理解されるように、媒体242は、選択層によって分離された任意の数のデータ記憶層で構成され得る。このような媒体は、対応する数の異なる直径を有し、記憶層への個別の読出しおよび書込みを行なうために必要とされる多くの選択層へのアクセスを可能とする。複数の選択ソースが、特定の選択層の露出領域上に配置され得るが、上述のように、媒体242にわたって横方向に移動する単一の選択ソースも予期される。図8は、様々なマルチビットメモリの例示的な出力特性を示すグラフである。グラフ260は、概して、二重ビットおよび三重ビットメモリの双方の、経時的な可能出力電圧および対応するマルチビットメモリ磁化方向を示す。電圧262は、メモリにおける各ビットの、特定の磁化方向へ容易に変換することができる正および負の出力電圧、ならびに対応する論理状態を有する。マルチビットメモリの可能磁化方向に対応するさまざまな電圧の解析は、効果的なデータ読出しを可能とする磁化方向の各組合せについて、固有値が存在することを明らかにする。そのため、メモリ264に対応する電圧のような値がデータ記憶装置から検出されると、その値は、記憶層の各々の磁化方向および2つのデータビットの論理状態を明らかに示す。そのような読出しは、固有の正および負の電圧が、8つの可能な磁化方向構成のうちのどれが存在しているかを明確にするので、3つのビットを含むことによって、効果的でありかつ信頼できる状態を維持する。図示されるように、メモリ266は、大きな正の電圧を用いてデータの3つのビットについて特定され、一方、メモリ268は異なる磁化方向を有する1つだけのビットを示す固有の正の電圧を有し得る。図9は、本発明のさまざまな実施形態に従って実行される、例示的なマルチビットプログラミングルーチン270を提供する。ルーチン270は、ステップ272にて、選択層の対向する面に取付けられた少なくとも2つの記憶層を有するマルチビットメモリを提供するステップで始まる。与えられたメモリは、その後決定部274で評価されて、選択層の構造を決定する。つまり、ソリッドステートマルチビットメモリのアレイは、図6に与えられるような選択面を有し、一方、回転媒体は、図7に示されるような選択層を有する。決定部274におけるマルチビット構造の決定は、選択ソースから生成されるバイアス場を用いて、ステップ276において選択面の飽和をもたらし、またはステップ278において選択層の飽和をもたらす。決定部274の決定にかかわらず、選択面/層の磁気飽和は、データ書込みまたは読出しのいずれかのために、プログラムソースによって第2の記憶層にアクセスできるようにする。そのアクセスは、ステップ280にて利用されて、第2の記憶層に予め定められた磁化方向をプログラムする。その後、ステップ282において、選択ソースからのバイアス場が取り除かれ、選択層の低保磁力が、第2の記憶層へのアクセスをすばやく除去する。第1の記憶層の磁化方向が、ステップ280において第2の記憶層へプログラムされた方向と異なることが望まれる場合は、第1の記憶層への制限された磁気読出しおよび磁気書込みを用いて、ステップ284は第1の記憶層をプログラミングソースでプログラムする。ルーチン270は、決定部286へ処理を進め、マルチビットメモリの構造が再び評価されて、複数の選択層/面が存在するか否かを判断する。他の選択層/面が、まさにマルチビットメモリの一部である場合は、ルーチン270は、決定部274に処理を戻し、選択構造が再度解析され、そしてバイアス力で飽和されて他の記憶層の絶縁およびプログラミングを可能とする。記憶層の飽和およびプログラミングは、すべての記憶層が所望の論理状態にプログラムされるまで、決定部286で継続される。最後に、飽和されるべき、残された選択層/面がなくなると、ルーチン270はステップ288にて終了する。図3Aおよび図3Bの二重および三重ビットメモリのようなマルチビットメモリのさまざまな構成は、図9に示されるすべてのステップおよび決定には従わなくても、読出しおよびプログラムすることができることに注意すべきである。ルーチン270の非制限の性質は、多くの可能な選択層と、ある状況において個別にまたは組合せでプログラムされ得る所望の記憶層との産物である。たとえば、2つの選択層を有する三重ビットメモリは、もしプログラムソースに最も近い2つの記憶層が同じ磁化方向である場合には、選択層を一度だけ飽和させるだけでよい。したがって、第2の記憶層からのバイアス力の除去は、上部の2つの記憶層において、各記憶層を順々に絶縁することなく同時にプログラムすることを可能にする。したがって、図9のルーチン270は、必ずしも必要とされずまたは限定されず、必要に応じて、さまざまなステップを、省略し、移動し、または追加することができる。さらに、記憶層の数値的表示に注意すべきである。記憶層は、ここでは、プログラミング層との近さにしたがって表示されていると理解されるべきである。つまり、プログラミングソースに最も近い記憶層が第1の記憶層であり、一方、プログラミング層に最も遠位である記憶層が、最大の数値の記憶層である。このような態様において、二重ビットマルチビットメモリにおける第2の記憶層は、プログラミングソースと第2の記憶層との間に選択層を有する。本開示において説明されたマルチビットメモリの構成および材料特性は、物理サイズの最小限の増加でデータ記憶容量を増加させることを可能にすることが理解され得る。高保磁力を有する記憶層同士の間に配置される低保磁力を有する磁気選択層の配置は、個別プログラミングのための記憶層の絶縁を可能とする。さらに、プログラムされたビットの効果的な決定を可能とする固有の出力電圧のために、多くの磁化方向にもかかわらず、複数ビットの追加はメモリの信頼性に影響を与えない。たとえ、本発明のさまざまな実施形態の多くの特徴および利点が、本発明のさまざまな実施形態の構造および機能の詳細とともに上記の説明に記載されたとしても、この詳細な説明はほんの例示的なものに過ぎず、詳細において、特に本発明の原理の範囲内で部品の構造および配列の点において、添付の特許請求の範囲に表現された語句の広く一般的な意味によって示される全範囲までの変更がなされても良いことが理解されるべきである。たとえば、本発明の精神および範囲から逸脱することなく、特定の用途に応じて、特定の素子を変化してもよい。"