デバイス作製後のシリコン基板に対して裏面研削または研磨によりシリコン基板の厚みを一定した後に裏面側から裏面全面あるいは一部にレーザー光を基板内部に集光して結晶欠陥を形成させる事を特徴とするシリコン基板及び製造方法である。レーザー光出力が、1μJ/cm2から100μJ/cm2の範囲で形成された結晶欠陥であり該欠陥サイズが0.5μm以上10μm以下の範囲で密度が1×104~1×108個/cm2の範囲とする請求項1記載のシリコン基板及び製造方法である。レーザー光出力が、1μJ/cm2から100μJ/cm2の範囲で形成された結晶変質層から成り層厚が0.5μm以上10μm以下の範囲である請求項1記載のシリコン基板及び製造方法である。デバイス作製後のシリコン基板に対して裏面研削後または研磨を行いストレスリリーフさせた後に裏面側からのレーザー光を照射してシリコン基板裏面をアモルファス化させる事を特徴とするシリコン基板及び製造方法である。アモルファス層の厚みが5nm以上200nm以下の範囲である請求項4記載のシリコン基板及び製造方法である。半導体シリコン基板にレーザー光を照射してシリコン基板内部にアモルファス領域を含む改質領域を形成させるゲッタリング方法が特開2003-264194号に開示されている。また、特開2010-98107号と特開2010-98106号にも同じ手法でのゲッタリング方法が開示されている。特開2003-264194号によればシリコン基板の一方の面から長波長のレーザー光を照射し基板内部に集光点を合わせて多光子吸収による改質領域を形成させる方法であり、集光点のレーザーパワー密度が1×108W/cm2以上且つパルス幅が1μm以下の条件で多光子吸収を起こさせる。これにより得られた改質領域は、ゲッタリング効果を具備する。一方、特開2010-98107号にもシリコン基板に対して長波長のレーザー光を照射して基板内部に同じく多光子吸収による結晶欠陥を形成する方法が開示されている。これら開示されているレーザーパワー密度は、特開2003-264194号で100J/cm2、特開2010-98107号では最大で5100J/cm2になっている。従って、いずれの手法も欠陥領域が、100μm以上のサイズで巨大化しており必然的に結晶欠陥周辺の応力も非常に大きくなる。これら結晶欠陥は、デバイス作製プロセスによる熱処理で該応力を緩和するために転位を吐き出し、この転位が表面まで貫通してデバイス特性を劣化させる。特に、最近のデバイスプロセスではフラッシュランプアニールやレーザースパイクアニールプロセスが多用されており、これらプロセスはデバイス作製面であるシリコン基板表面近傍に莫大な応力を発生させるため転位は容易にデバイス作製面まで貫通しデバイス特性を劣化させる。従い、チップ厚みが100μm以下の薄型デバイスには全く適用できないことを示唆している。特開2010-98106号記載には、デバイス作製されたシリコン基板の裏面側からレーザー光を照射してデバイス近傍に欠陥を形成させ、更にデバイス後工程でのシリコン基板を薄型化させた後に所定温度にて加熱処理して重金属をゲッタリングさせる方法が開示されている。この手法は、デバイスチップ厚みが50μm以下になることを前提としているが特開2010-98107号と同じレーザーパワー密度にて結晶欠陥を形成していること及びシリコン基板厚みバラツキが±15μm程度あるためにデバイス活性層の直下に正確に結晶欠陥を形成することが困難である。将来、デバイス厚みが10μm前後まで薄型化されると予想されているため本手法を量産適用することは非常に厳しい。更に、結晶欠陥を形成させた後に該シリコン基板を裏面研削により薄型化させて、具体的に温度は記載されていないが、熱処理炉での加熱も行うため生産性の低下やシリコン基板のワレやカケによる歩留低下を招く。[比較例1]直径200mm、厚み625μm、初期酸素濃度が1.1×1018atoms/cm3、比抵抗が10Ωcmから20Ωcmに調整されたボロンドープのCZ基板を準備した。これらサンプルに対して表面にバックグラインドテープを貼り付け裏面側から2000の砥石にて研削を行った。更に、裏面側をCMPにて深さ3μm研磨を施し最終厚みを100μmとした。サンプル1[比較例2]比較例1の熱処理前のシリコン基板を用いて700°Cで8時間の析出核形成熱処理を施した後に引き続き1000°Cで8時間の析出物成長熱処理を施した。これらサンプルに対して表面にバックグラインドテープを貼り付け裏面側から2000の砥石にて研削を行った。更に、裏面側をCMPにて深さ3μm研磨を施し最終厚みを100μmとした。サンプル2サンプル1を用いて裏面側から2.5mmピッチで井桁形状になるようにレーザー光を照射した。レーザー照射条件は、波長1064nm、出力が50μJ/cm2、パルス幅20ピコ秒にてシリコン基板表面から深さ10μmの位置にレーザー光を集光させた。サンプル3サンプル1を用いて裏面側から2.5mmピッチで井桁形状になるようにレーザー光を照射した。レーザー照射条件は、波長1053nm、出力が150mJ/cm2、パルス幅100フェムト秒でシリコン裏面を照射した。サンプル4[評価1]サンプル2、サンプル3から各1枚抜き出してシリコン基板をヘキ開後に選択エッチングWrightEtchingを施した。サンプル2では表面から35μmより下側に酸素析出物が形成されている事を確認、サンプル3では表面から深さ10μm位置に欠陥が観察された。欠陥サイズは、エッチング評価によるもので直接サイズ観察できないがデバイス表面には突き抜けていないので10μmより小さい事が確認出来た。サンプル4を用いてシリコン基板断面を走査型電子顕微鏡にて観察した。結果、裏面側にアモルファスシリコンが、約45nm成長している事を確認した。[評価2]各サンプルから1枚抜き取り、銅汚染濃度が5.0×1011atoms/cm2になるようにシリコン基板裏面側にCu水溶液を塗布させた。得られたサンプルは、ホットプレートにて250°Cで30分間サンプル裏面側から加熱してシリコン基板表面まで拡散した銅を全反射蛍光X線にて評価した。サンプル1とサンプル2に関しては、初期汚染濃度の大半の銅濃度を検出した。しかし、サンプル3では4.2×1010atoms/cm2の銅濃度、サンプル4に関しては2.5×1010atoms/cm2の銅濃度であった。