"シーンを表す電荷を光電変換によって生成する撮像面を有する撮像手段、前記撮像面で生成された電荷をラスタ走査態様で前記撮像手段から読み出すべくクロック電源に基づいて指定期間に水平転送クロックを出力する出力手段、前記出力手段と並列して前記クロック電源に接続された負荷手段、および前記負荷手段によって前記クロック電源に掛かる負荷の大きさを前記指定期間において低減する低減手段を備える、電子カメラ。前記低減手段による低減量は前記出力手段によって前記クロック電源に掛かる負荷の大きさに相当する、請求項1記載の電子カメラ。前記指定期間は水平ブランキング期間および垂直ブランキング期間の論理積によって定義される期間に相当する、請求項1または2記載の電子カメラ。前記低減手段は前記出力手段および前記負荷手段を水平ブランキング信号および垂直ブランキング信号に基づいて相補的にオン/オフする、請求項3記載の電子カメラ。基準クロックを発生する発生手段、前記発生手段によって発生された基準クロックに基づいて前記水平ブランキング信号と水平同期信号とを作成する第1作成手段、および前記第1作成手段によって作成された水平同期信号に基づいて前記垂直ブランキング信号を作成する第2作成手段をさらに備える、請求項4記載の電子カメラ。前記撮像手段はインターライン転送型のCCDイメージャに相当する、請求項1ないし5のいずれかに記載の電子カメラ。しかし、背景技術では、撮像面で生成された電荷を読み出すことを想定しておらず、撮像面で捉えられたシーンを表す画像の品質が調整されることもない。それゆえに、この発明の主たる目的は、画質の劣化を抑制することができる、電子カメラを提供することである。この発明に従う電子カメラは、シーンを表す電荷を光電変換によって生成する撮像面を有する撮像手段、撮像面で生成された電荷をラスタ走査態様で撮像手段から読み出すべくクロック電源に基づいて指定期間に水平転送クロックを出力する出力手段、出力手段と並列してクロック電源に接続された負荷手段、および負荷手段によってクロック電源に掛かる負荷の大きさを指定期間において低減する低減手段を備える。好ましくは、低減手段による低減量は出力手段によってクロック電源に掛かる負荷の大きさに相当する。好ましくは、指定期間は水平ブランキング期間および垂直ブランキング期間の論理積によって定義される期間に相当する。さらに好ましくは、低減手段は出力手段および負荷手段を水平ブランキング信号および垂直ブランキング信号に基づいて相補的にオン/オフする。より好ましくは、基準クロックを発生する発生手段、発生手段によって発生された基準クロックに基づいて水平ブランキング信号と水平同期信号とを作成する第1作成手段、および第1作成手段によって作成された水平同期信号に基づいて垂直ブランキング信号を作成する第2作成手段がさらに備えられる。好ましくは、撮像手段はインターライン転送型のCCDイメージャに相当する。この発明によれば、出力手段がクロック電源に掛ける負荷の大きさは指定期間おいて増大する一方、負荷手段がクロック電源に掛ける負荷の大きさは指定期間において低減される。これによって、クロック電源に掛かる負荷の変動が抑制され、水平転送クロックが出力手段から安定的に出力される。こうして、撮像手段から読み出された電荷に基づく画像の品質の劣化が抑制される。この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。以下、この発明の実施の形態を図面を参照しながら説明する。[基本的構成]図1を参照して、この実施例の電子カメラは、基本的に次のように構成される。撮像手段1は、シーンを表す電荷を光電変換によって生成する撮像面を有する。出力手段2は、撮像面で生成された電荷をラスタ走査態様で撮像手段1から読み出すべくクロック電源5に基づいて指定期間に水平転送クロックを出力する。負荷手段3は、出力手段2と並列してクロック電源5に接続される。低減手段4は、負荷手段3によってクロック電源5に掛かる負荷の大きさを指定期間において低減する。出力手段2がクロック電源5に掛ける負荷の大きさは指定期間おいて増大する一方、負荷手段3がクロック電源5に掛ける負荷の大きさは指定期間において低減される。これによって、クロック電源5に掛かる負荷の変動が抑制され、水平転送クロックが出力手段2から安定的に出力される。こうして、撮像手段1から読み出された電荷に基づく画像の品質の劣化が抑制される。[実施例]図2を参照して、この実施例のディジタルカメラ10は、光学レンズ12およびインターライン転送型のCCDイメージャ14を含む。シーンを表す光学像は、光学レンズ12を通してCCDイメージャ14の撮像面に照射され、撮像面において光電変換を施される。TG20は、発振器18から出力された基準クロックに基づいて電荷読み出しパルス,垂直転送クロックおよび水平転送クロックを作成し、作成されたこれらのパルスまたはクロックをCCDイメージャ14に与える。TG20はまた、発振器18から出力された基準クロックに基づいて水平同期信号,水平ブランキング信号,垂直同期信号および垂直ブランキング信号を作成し、これらの信号を信号処理回路16に与える。CCDイメージャ14は、光電変換によって生成された電荷に基づく生画像信号をTG20から与えられたパルスまたはクロックに応答して周期的に出力する。信号処理回路16は、CCDイメージャ14から出力された生画像信号に相関二重サンプリング,自動ゲイン調整,A/D変換などの処理を施し、ディジタル信号である生画像データを作成する。作成された生画像データは、TG20から与えられた信号に同期して他の回路に向けて出力される。CCDイメージャ14は、図3に示すように構成される。撮像面には、複数の受光素子22,22,...が平面状に配列される。共通の垂直列を形成する複数の受光素子22,22,...は、共通の垂直列を形成する複数の垂直転送CCD24,24,...とそれぞれ接続される。また、垂直方向の終端において水平方向に並ぶ複数の垂直転送CCD24,24,...は、水平方向に並ぶ複数の水平転送CCD26,26,...とそれぞれ接続される。さらに、水平方向の終端に設けられた水平転送CCD26には、ディフュージョンアンプ28が接続される。各受光素子22で生成された電荷は、TG20から与えられた電荷読み出しパルスに応答して垂直転送CCD26に読み出され、TG20から与えられた垂直転送クロックに応答して垂直方向に転送される。垂直転送によって水平転送CCD26に達した電荷は、TG20から与えられた水平転送クロックに応答して水平方向に転送される。したがって、撮像面で生成された電荷は、ラスタ走査態様で終端の水平転送CCD26から出力される。ディフュージョンアンプ28は、こうして転送された電荷を電圧信号に変換し、変換された電圧信号を生画像信号として出力する。なお、1つの受光素子22が1つの画素に相当し、CCDイメージャ14から出力される生画像信号の解像度は、撮像面に設けられた受光素子22の数によって定義される。TG20は、図4に示すように構成される。なお、電荷読み出しパルスおよび垂直転送クロックに関連する構成は、図4においては省略する。基準クロックは、図5Aに示す波形を有し、Hカウンタ32のCLK端子に与えられる。Hカウンタ32のRST端子にはまた、比較器34の出力が与えられる。Hカウンタ32のカウント値は、基準クロックの立ち上がりに応答してインクリメントされ、比較器34の出力の立ち上がりに応答してリセットされる。比較器34は、Hカウンタ32のカウント値を閾値Hcycleと比較し、カウント値が閾値Hcycle未満のとき出力をLレベルに設定する一方、カウント値が閾値Hcycle以上のとき出力をHレベルに設定する。したがって、比較器34の出力は、閾値Hcycleに相当する期間毎に1クロック期間だけ立ち上がる図5B参照。HD発生回路36は、このような比較器24の出力に基づいて、図5Cに示す水平同期信号を作成する。また、HBLK発生回路38は、同じ比較器24の出力に基づいて、図5Dに示す水平ブランキング信号を作成する。閾値Hcycleは、1水平ライン期間に相当する。したがって、水平同期信号は、各水平ラインの先頭において一時的にLレベルを示す一方、残りの期間においてHレベルを示す。また、水平ブランキング信号は、各水平ラインに割り当てられた有効画素期間においてLレベルを示す一方、水平ブランキング期間においてHレベルを示す。HD発生回路36によって作成された水平同期信号は、Vカウンタ40のCLK端子に与えられる。Vカウンタ40のRST端子にはまた、比較器42の出力が与えられる。Vカウンタ40のカウント値は、水平同期信号の立ち下がりに応答してインクリメントされ、比較器42の出力の立ち上がりに応答してリセットされる。比較器42は、Vカウンタ40のカウント値を閾値Vcycleと比較し、カウント値が閾値Vcycle未満のとき出力をLレベルに設定する一方、カウント値が閾値Vcycle以上のとき出力をHレベルに設定する。したがって、比較器42の出力は、閾値Vcycleに相当する期間毎に1水平ライン期間だけ立ち上がる図6A~図6B参照。VD発生回路44は、このような比較器42の出力に基づいて、図6Cに示す垂直同期信号を作成する。また、VBLK発生回路46は、同じ比較器42の出力に基づいて、図6Dに示す垂直ブランキング信号を作成する。閾値Vcycleは、1フレーム期間に相当する。したがって、垂直同期信号は、各フレームの先頭において一時的にLレベルを示す一方、残りの期間においてHレベルを示す。また、垂直ブランキング信号は、各フレームに割り当てられた有効画素期間においてLレベルを示す一方、垂直ブランキング期間においてHレベルを示す。水平転送クロック発生回路50および負荷回路52は、並列的にクロック電源48に接続される。演算回路54は、HBLK発生回路38から出力された水平ブランキング信号とVBLK発生回路46から出力された垂直ブランキング信号とに論理演算を施す。具体的には、演算回路54は、水平ブランキング信号のレベルを反転して得られる信号と垂直ブランキング信号のレベルを反転して得られる信号とに論理積処理を施す。こうして作成された演算信号は、直接的に水平転送クロック発生回路50のON/OFF端子に与えられるとともに、インバータ56を介して負荷回路52のON/OFF端子に与えられる。水平転送クロック発生回路50および負荷回路52のいずれも、ON/OFF端子に印加されたレベルがHレベルのときオンされ、ON/OFF端子に印加されたレベルがLレベルのときオフされる。したがって、水平転送クロック発生回路50は、有効画素期間においてオンされ、ブランキング期間においてオフされる。これに対して、負荷回路52は、ブランキング期間においてオンされ、有効画素期間においてオフされる。つまり、水平転送クロック発生回路50および負荷回路52は、相補的にオン/オフされる。水平転送クロック発生回路50は、水平転送クロックを基準クロックに基づいて作成する処理をオン期間=有効画素期間に実行する。したがって、水平転送クロックは図5Eに示す要領で出力される。また、負荷回路52がクロック電源48に掛ける負荷は、図5Fおよび図6Eに示すように、オフ期間=有効画素期間において低減される。ここで、負荷回路52がクロック電源48に掛ける負荷の有効画素期間における低減量は、水平転送クロック発生回路50が有効画素期間においてクロック電源48に掛ける負荷の量に相当する。この結果、クロック電源48が水平転送クロック発生回路50および負荷回路52によって掛けられる負荷の量は、ブランキング期間および有効画素期間の全期間において均一化される。以上の説明から分かるように、CCDイメージャ14は、シーンを表す電荷を光電変換によって生成する撮像面を有する。水平転送クロック発生回路50は、撮像面で生成された電荷をラスタ走査態様でCCDイメージャ14から読み出すべく、クロック電源48に基づいて有効画素期間に水平転送クロックを出力する。負荷回路52は、水平転送クロック発生回路50と並列してクロック電源48に接続される。論理回路54およびインバータ56は、負荷回路52によってクロック電源48に掛かる負荷の大きさを有効画素期間において低減する。水平転送クロック発生回路50がクロック電源48に掛ける負荷の大きさは有効画素期間おいて増大する一方、負荷回路52がクロック電源48に掛ける負荷の大きさは有効画素期間において低減される。これによって、クロック電源48に掛かる負荷の変動が抑制され、水平転送クロックが水平転送クロック発生回路50から安定的に出力される。こうして、CCDイメージャ14から読み出された電荷に基づく画像の品質の劣化が抑制される。なお、この実施例では、水平転送クロック発生回路50および負荷回路52を相補的にオン/オフするようにしている図5E~図5F参照。しかし、図7A~図7Dに示すように、負荷回路52をオフする期間の先頭を水平転送クロック発生回路50をオンする期間の先頭と一致させる一方、負荷回路52をオフする期間の末尾を水平転送クロック発生回路50をオンする期間の末尾よりも遅らせるようにしてもよい。"