支持基板と、導電性ワイヤを接合するボンディング領域をそれぞれが有し、互いに前記ボンディング領域の上に重複しないように前記支持基板上に積層された複数の半導体チップと、前記複数の半導体チップのうち前記ボンディング領域の下に他の半導体チップが重複していない第1の半導体チップの裏面に設けられた補強材と、前記複数の半導体チップを封止する樹脂とを備えた半導体装置。前記第1の半導体チップは、前記複数の半導体チップのうち最上層に積層された半導体チップであることを特徴とする請求項1に記載の半導体装置。前記複数の半導体チップのうち前記ボンディング領域の下に他の半導体チップが重複している第2の半導体チップの裏面には前記補強材が設けられていないことを特徴とする請求項1または請求項2に記載の半導体装置。前記補強材は、前記複数の半導体チップのうち最下層にある第3の半導体チップと前記支持基板との間に設けられていることを特徴とする請求項1から請求項3のいずれかに記載の半導体装置。前記補強材および前記複数の半導体チップは、それぞれほぼ同一の厚みを有し、ほぼ同一の平面サイズを有することを特徴とする請求項1から請求項4に記載の半導体装置。前記補強材は、半導体基板を用いて形成されていることを特徴とする請求項1から請求項5のいずれかに記載の半導体装置。ボンディング時の負荷に充分に耐えることができ、かつ、複数の半導体チップを容易に積層可能な半導体装置を提供する。本実施形態による半導体装置は、支持基板を備える。複数の半導体チップは、導電性ワイヤを接合するボンディング領域をそれぞれが有し、互いにボンディング領域の上に重複しないように支持基板上に積層されている。補強材は、複数の半導体チップのうちボンディング領域の下に他の半導体チップが重複していない第1の半導体チップの裏面に設けられている。樹脂は、複数の半導体チップを封止する。以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。第1の実施形態図1は、第1の実施形態に従った半導体装置の構成を示す平面図である。図2は、第1の実施形態に従った半導体装置の構成を示す断面図である。図1では、樹脂70および金属ワイヤ50の図示を省略している。半導体装置は、例えば、SSDSolidStateDrive等に用いられるNAND型フラッシュEEPROMElectricallyErasableProgrammableReadOnlyMemoryである。本実施形態による半導体装置は、支持基板10と、複数の半導体チップ20~40と、金属ワイヤ50と、補強材60と、樹脂70とを備えている。支持基板10は、例えば、ガラスエポキシ樹脂等を用いて形成されている。複数の半導体チップ20~40は、それぞれ半導体基板上に形成された半導体素子図示せず、および、金属ワイヤ50に接続されるボンディングパッドBP等を備えている。複数の半導体チップ20~40は、ボンディングパッドが形成されているボンディング領域BR20~41に互いに重複しないように、階段状に多段積層されている。尚、図1および図2では、3つの半導体チップ20~40を示しているが、本実施形態による半導体装置は、積層された4つ以上の半導体チップを備えていてもよい。半導体チップ20および30は、同一の構成を有してよい。多段積層構造の最上層に設けられた半導体チップ40は、半導体チップ20および30とは異なる構成を有してよい。半導体チップ40は、ボンディングパッドBPが半導体チップ40の両側に設けられている。例えば、半導体チップ20、30は、ともにNANDフラッシュEEPROMのメモリチップであり、半導体チップ40は、半導体チップ20および30を制御するNANDコントローラや、ボンディングパッドBPの配置が半導体チップ20および30とは異なるNANDフラッシュEEPROMのメモリチップである。なお、半導体チップ20、30および40は、同一の構成をしても良い。この場合、半導体チップ20および30の上に他の半導体チップが重なった部分にある一部のボンディングパッドを使用しない。図2に示すように、補強材60は、第1の半導体チップとしての半導体チップ40の裏面および第2の半導体チップとしての半導体チップ20の裏面に設けられている。補強材60は、第2の半導体チップとしての半導体チップ30の裏面には設けられていない。半導体チップ40のボンディング領域BR40の下には、半導体チップ30が存在している。このため、ボンディング領域BR40内のボンディングパッドBPに金属ワイヤ50をボンディングする際に、半導体チップ40は、実質的に半導体チップ30によって補強され、ボンディングの負荷に耐えることができる。一方、半導体チップ40のボンディング領域BR41の下には、他の半導体チップが存在していない。もし、補強材60が半導体チップ40の裏面に設けられていなかった場合、ボンディング時には、ボンディング領域BR41の下は空洞状態となっている。このため、もし、補強材60が半導体チップ40の裏面に設けられていなかった場合、ボンディング領域BR41におけるワイヤボンディングの際に、半導体チップ40がワイヤボンディングの負荷によって撓み、あるいは、破損する可能性がある。これに対し、本実施形態による半導体装置では、半導体チップ40の裏面に補強材60が設けられている。これにより、ボンディング領域BR41内のボンディングパッドBPに金属ワイヤ50をボンディングする際に、半導体チップ40は、補強材60によって補強され、ボンディングの負荷に耐えることができる。即ち、補強材60は、ボンディング領域BR41の下に他の半導体チップが重複していない半導体チップ40の裏面に設けられている。これにより、半導体チップ40は、ボンディング時の負荷に充分に耐えることができる。半導体チップ20のボンディング領域BR20の下には、支持基板10が存在している。支持基板10は、通常、ガラスエポキシ樹脂等の樹脂を用いて形成されているため、シリコンを用いた半導体基板と比べて軟らかい。このため、もし、補強材60が半導体チップ20の裏面に設けられていなかった場合、ボンディング領域BR20におけるワイヤボンディングの際に、半導体チップ20がワイヤボンディングの負荷によって撓み、あるいは、破損する可能性がある。これに対し、本実施形態による半導体装置では、半導体チップ20の裏面に補強材60が設けられている。これにより、ボンディング領域BR20内のボンディングパッドBPに金属ワイヤ50をボンディングする際に、半導体チップ20は、補強材60によって補強され、ボンディングの負荷に耐えることができる。即ち、補強材60は、ボンディング領域BR20の下に他の半導体チップが重複していない半導体チップ20の裏面に設けられている。これにより、半導体チップ20は、ボンディング時の負荷に充分に耐えることができる。半導体チップ30のボンディング領域BR30の下には、半導体チップ20が存在している。このため、ボンディング領域BR30内のボンディングパッドBPに金属ワイヤ50をボンディングする際に、半導体チップ30は、実質的に半導体チップ20によって補強され、ボンディングの負荷に耐えることができる。従って、半導体チップ30のようにボンディング領域BR30の下に他の半導体チップ20が重複している場合には、補強材60は、その半導体チップ30の裏面には設ける必要がない。このように、本実施形態において、補強材60は、複数の半導体チップ20~40のうち最上層に設けられた半導体チップ40の裏面、並びに、最下層に設けられた半導体チップ20と支持基板10との間に設けられている。半導体チップ20~40はほぼ同一の厚みを有し、ほぼ同一の平面サイズを有する。さらに、補強材60は、半導体チップ20~40とほぼ同一の厚みを有し、ほぼ同一の平面サイズを有する。即ち、補強材60の厚みD60および半導体チップ20~40の厚みD20~D40は、互いにほぼ等しいD20=D30=D40=D60。また、補強材60は、半導体チップ20~40とほぼ同一の平面サイズを有するので、半導体チップ20、40の外縁からはみ出すことなく、半導体チップ20、40の裏面を被覆することができる。半導体チップ20、40も、補強材60からはみ出すことなく補強材60の上に重畳することができる。補強材60は、例えば、半導体チップ20~40の製造に用いられるシリコン基板シリコンウェハを用いて形成されている。つまり、補強材60は、複数の半導体チップ20~40に用いられるシリコンウェハと同じシリコンウェハを用いて形成されている。半導体チップは、通常、シリコン基板と、該シリコン基板の表面に形成された微細なパターンとを有する。従って、補強材60がシリコン基板生ウェハである場合、補強材60および複数の半導体チップ20~40は、それぞれほぼ同一の厚み、かつ、ほぼ同一の平面サイズで形成され得る。樹脂70は、導体チップ20~40、補強材60および金属ワイヤ50を封止している。図3は、半導体チップ20と補強材60との間の接着部および支持基板10と補強材60との間の接着部を示す断面図である。半導体チップ20と補強材60との間、および、支持基板10と補強材60との間には、接着フィルム80が設けられている。接着フィルム80が、半導体チップ20と補強材60との間を接着し、支持基板10と補強材60との間を接着する。尚、図示しないが、半導体チップ20と半導体チップ30との間、半導体チップ30と補強材60との間、補強材60と半導体チップ40との間にも接着フィルム80が設けられている。図4は、積層される前の半導体チップ20~40および補強材60の構造を示す断面図である。半導体チップ20~40は、それぞれそれらの裏面に接着フィルム80を備えている。また、補強材60もその裏面に接着フィルム80を備えている。接着フィルム80は、半導体チップ20~40がダイシングによってチップごとに個別化される前に半導体ウェハの裏面に接着される。また、接着フィルム80は、補強材60がダイシングによって個別化される前に半導体ウェハの裏面に接着される。そして、ダイシング後、図2に示すように、支持基板10上に補強材60、半導体チップ20、半導体チップ30、補強材60および半導体チップ40の順番でこれらを取り付けマウントする。これにより、半導体チップ20~40および補強材60が支持基板10上に接着され、マウントされる。その後、図2に示すように、金属ワイヤ50をボンディングパッドBPに接合し、樹脂70を用いて半導体チップ20~40、補強材60および金属ワイヤ50を封止する。ここで、補強材60は、補強の必要な半導体チップ20、40のみに設けられており、補強の必要のない半導体チップ30には設けられていない。これにより、金属ワイヤ50は、必要以上に長くならない。従って、本実施形態は、樹脂70で半導体チップ20~40等を封止するときに、ワイヤ流れ、ワイヤ切断、および、樹脂の充填不良を抑制することができる。本実施形態によれば、半導体チップ20~40がほぼ同一の厚み、および、ほぼ同一の平面サイズを有するので、少なくとも半導体チップ20および30を互いに区別することなくマウントすることができる。通常、NANDフラッシュEEPROMでは、NANDコントローラ以外のメモリチップが多数マウントされるため、区別することなくマウント可能であるメモリチップの比率が高いことは、装置の生産性の向上に大きく貢献することができる。また、本実施形態によれば、補強材60が無い場合にボンディング時にボンディング領域の下が空洞状態となってしまう半導体チップ40、および、ボンディング領域の下が支持基板となってしまう半導体チップ20に対して補強材60を設けている。これにより、いずれの半導体チップ20~40もボンディング時に印加される負荷によって撓んだり、破損することが抑制できる。さらに、補強材60は、半導体チップ20~40に用いられている半導体ウェハで形成されている。また、補強材60は、半導体チップ20~40とほぼ同一の厚み、および、ほぼ同一の平面サイズを有する。従って、補強材60同士を区別する必要がない。さらに、半導体チップ20に対する補強材60は、半導体チップ20と同様の位置に支持基板10上に搭載され、半導体チップ40に対する補強材60は、半導体チップ40と同様の位置に半導体チップ30上に搭載されればよい。その結果、本実施形態は、半導体装置の生産性を損ねない。このように、本実施形態による半導体装置は、半導体装置の生産性を損ねることなく、ボンディング時の負荷による半導体チップの破損およびワイヤの接続不良を防止できる。第2の実施形態図5は、第2の実施形態に従った半導体装置の構造を示す断面図である。第2の実施形態は、積層されている半導体チップの個数が第1の実施形態のそれと異なる。第2の実施形態では、5個の半導体チップ20、30、40、42および44が積層されている。半導体チップ42は、半導体チップ40上に設けられており、半導体チップ44は、半導体チップ42上に設けられている。半導体チップ42および44は、それぞれボンディング領域BR42およびBR44を有する。半導体チップ40において、ボンディング領域BR40は設けられているが、BR41はボンディング領域として設けられていない。例えば、半導体チップ20、30、40、42、44は、NANDフラッシュEEPROMのメモリチップである。半導体チップ20、30と半導体チップ40、42、44とは、マウントする際の平面方向の向きが180度異なる。半導体チップ20~44は、支持基板10の表面と平行な方向に階段状にずらされながら積層されている。ここで、半導体チップ42および44のずれ方向は、半導体チップ20~40のずれ方向とは逆である。従って、半導体チップ40は、多段積層構造の最上層ではないが、補強材60が半導体チップ40の裏面に設けられている。もし、補強材60が半導体チップ40の裏面に設けられていなかった場合、ボンディング領域BR40の下は空洞状態となるため、半導体チップ40がワイヤボンディングの負荷によって撓み、あるいは、破損する可能性があるからである。補強材60が半導体チップ20の裏面に設けられている理由は、第1の実施形態において説明した通りである。補強材60は、半導体チップ30、42および44には設けられていない。ボンディング領域BR30の下には半導体チップ20が存在し、ボンディング領域BR42の下には半導体チップ40が存在し、ボンディング領域BR44の下には半導体チップ42が存在する。従って、半導体チップ30、42および44は、補強される必要がないからである。半導体チップ42、44の厚みおよび平面サイズも、他の半導体チップ20~40と同様でよい。第2の実施形態のその他の構成は、対応する第1の実施形態の構成と同様でよい。第2の実施形態では補強されている半導体チップが多段積層構造の最上層の半導体チップではない。しかし、第2の実施形態は、第1の実施形態と同様の効果を得ることができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。