"半導体基板の内部において複数の画素のそれぞれに対応して複数が設けられており、入射光を受光面で受光する光電変換部と、前記半導体基板の内部において前記複数の画素の間に設けられており、前記複数の画素の間を電気的に分離する画素分離部とを有し、前記画素分離部には、前記半導体基板にて前記入射光が入射する入射面の側において、前記光電変換部の側部に設けられたトレンチの内部に、ピニング層と遮光層とが少なくとも設けられており、前記トレンチは、第1トレンチと、前記半導体基板にて前記第1トレンチよりも浅い部分において、前記第1トレンチよりも幅が広くなるように形成されている第2トレンチとを含み、前記ピニング層は、前記第1トレンチの内部に形成されると共に前記第2トレンチの内側の面を被覆するように形成され、前記遮光層は、少なくとも前記ピニング層を介して前記第2トレンチの内部を埋め込むように形成されている、固体撮像装置。前記ピニング層は、前記第1トレンチの内部の全体を埋め込むように形成されている、請求項1に記載の固体撮像装置。前記ピニング層を介して前記第2トレンチの内側の面を被覆するように形成された絶縁膜を含み、前記遮光層は、前記ピニング層と共に前記絶縁膜を介して、前記第2トレンチの内部を埋め込むように形成されている、請求項2に記載の固体撮像装置。前記ピニング層を介して前記第2トレンチの内側の面を被覆するように形成された絶縁膜を含み、前記ピニング層は、前記第1トレンチの内側の面を被覆するように形成されており、前記絶縁膜は、前記ピニング層を介して、前記第1トレンチの内部を埋め込むように形成されており、前記遮光層は、前記ピニング層と共に前記絶縁膜を介して、前記第2トレンチの内部を埋め込むように形成されている、請求項1に記載の固体撮像装置。前記ピニング層は、負の固定電荷を有する材料で形成されている、請求項1に記載の固体撮像装置。前記ピニング層は、酸化ハフニウム、五酸化タンタル、または、酸化アルミニウムを用いて形成されている、請求項1に記載の固体撮像装置。前記遮光層は、アルミニウムまたはタングステンを用いて形成されている、請求項1に記載の固体撮像装置。前記半導体基板において前記入射面とは反対側の面に設けられており、前記光電変換部で生成された信号電荷を電気信号として出力する画素トランジスタと、前記半導体基板において前記入射面とは反対側の面にて、前記画素トランジスタを被覆するように設けられている配線層とを有する、請求項1に記載の固体撮像装置。前記入射光が前記受光面へ透過するカラーフィルタを含み、前記カラーフィルタは、互いに異なる波長範囲の光について透過率が高い複数種のフィルタ層が、前記複数の画素のそれぞれに対応して互いに隣接して配置されており、前記トレンチは、前記複数の画素のうち、前記複数種のフィルタ層において最も長波長な波長範囲の光について透過率が高いフィルタ層が配置された画素の周囲の部分が、他の部分よりも深く形成されている、請求項1に記載の固体撮像装置。入射光を受光面で受光する複数の光電変換部を、半導体基板において複数の画素に対応するように設ける光電変換部形成工程と、前記複数の画素の間を電気的に分離する画素分離部を、前記半導体基板の内部において前記複数の画素の間に形成する画素分離部形成工程とを有し、前記画素分離部形成工程は、前記半導体基板にて前記入射光が入射する入射面の側において、前記光電変換部の側部に設けたトレンチの内部に、ピニング層と遮光層とが少なくとも設ける工程を含み、第1トレンチと、前記半導体基板にて前記第1トレンチよりも浅い部分において、前記第1トレンチよりも幅が広い第2トレンチとを、前記トレンチとして形成し、前記第1トレンチの内部と共に、前記第2トレンチの内側の面を被覆するように、前記ピニング層を形成し、少なくとも前記ピニング層を介して前記第2トレンチの内部を埋め込むように、前記遮光層を形成する、固体撮像装置の製造方法。半導体基板の内部において複数の画素のそれぞれに対応して複数が設けられており、入射光を受光面で受光する光電変換部と、前記半導体基板の内部において前記複数の画素の間に設けられており、前記複数の画素の間を電気的に分離する画素分離部とを有し、前記画素分離部には、前記半導体基板にて前記入射光が入射する入射面の側において、前記光電変換部の側部に設けられたトレンチの内部に、ピニング層と遮光層とが少なくとも設けられており、前記トレンチは、第1トレンチと、前記半導体基板にて前記第1トレンチよりも浅い部分において、前記第1トレンチよりも幅が広くなるように形成されている第2トレンチとを含み、前記ピニング層は、前記第1トレンチの内部に形成されると共に前記第2トレンチの内側の面を被覆するように形成され、前記遮光層は、少なくとも前記ピニング層を介して前記第2トレンチの内部を埋め込むように形成されている、電子機器。図23は、裏面照射型のCMOSイメージセンサにおいて、画素Pの要部を示す断面図である。図23に示すように、裏面照射型のCMOSイメージセンサは、半導体基板101の内部において画素分離部101pbで区画された部分に、フォトダイオード21が設けられている。フォトダイオード21は、n型半導体領域101nが電荷蓄積領域として形成されている。フォトダイオード21は、HAD構造であり、n型半導体領域101nが、半導体基板101の深さ方向zにおいてp型半導体領域101pa,101pcで挟まれるように形成されている。そして、画素分離部101pbは、半導体基板101にp型不純物が高濃度にイオン注入されて形成されている。図23では図示していないが、この半導体基板101の表面図23では、下面には、画素トランジスタが設けられており、図23に示すように、その画素トランジスタを被覆するように配線層111が設けられている。配線層111は、配線111hが絶縁層111zで覆われるように形成されている。そして、配線層111の表面下面には支持基板SSが設けられている。これに対して、半導体基板101の裏面図23では上面には、遮光膜60、カラーフィルタCF、マイクロレンズMLが設けられており、この各部を介して入射する入射光Hを、フォトダイオード21が受光するように構成されている。ここでは、遮光膜60は、図23に示すように、たとえば、シリコン酸化膜である絶縁膜SZを介して、半導体基板101の上面に形成されている。遮光膜60は、半導体基板101の内部に設けられた画素分離部101pbの上方に設けられている。たとえば、遮光膜60は、金属などの遮光材料を用いて形成されている。そして、遮光膜60は、平坦化膜HTによって、上面が被覆されており、その平坦化膜HTの上面には、カラーフィルタCFと、マイクロレンズMLが設けられている。カラーフィルタCFは、たとえば、3原色の各フィルタ層がベイヤー配列で画素Pごとに配列されている。しかし、上述の構造の場合には、遮光膜60を設けるために、受光面JSとマイクロレンズMLとの間の距離が長くなる。このため、マイクロレンズMLによる集光特性が悪化する場合があるので、撮像画像の画像品質が低下する場合がある。また、遮光膜60を形成しているが、一の画素Pに入射した入射光Hが、その遮光膜60の下方を透過して、隣接する他の画素Pのフォトダイオード21に入射する場合があるために、撮像画像の画像品質が低下する場合がある。特に、入射光Hが大きく傾斜して入射した場合には、高濃度の不純物のイオン注入によって形成された画素分離部101pbを、その入射光Hが通過して、隣接する他の画素Pのフォトダイオード21に入射する場合がある。このため、いわゆる混色が発生して、撮像したカラー画像において色再現性が低下する場合がある。また。これと共に、シェーディングの発生によって、撮像画像の画像品質が低下する場合がある。このように、固体撮像装置においては、斜め光の漏れによる光学的なノイズの発生によって、撮像画像の画像品質を十分に向上させることが困難な場合がある。この他に、画素分離部101pbを不純物のイオン注入によって形成する場合には、不純物の拡散などを考慮すると、画素分離部101pbの幅が広くなる。このため、フォトダイオード21の占有面積を広くすることが困難になる場合がある。よって、フォトダイオード21の飽和電荷蓄積量Qsが低下して、撮像画像の画像品質を向上させることが困難になる場合がある。上述した不具合は、裏面照射型の場合に限らず、表面照射型の固体撮像装置の場合にも発生し得る。このように、固体撮像装置においては、種々の要因によって、撮像画像の画像品質を向上させることが困難な場合がある。したがって、本技術は、撮像画像の画像品質等を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供する。本技術の固体撮像装置、電子機器は、半導体基板の内部において複数の画素のそれぞれに対応して複数が設けられており、入射光を受光面で受光する光電変換部と、前記半導体基板の内部において前記複数の画素の間に設けられており、前記複数の画素の間を電気的に分離する画素分離部とを有し、前記画素分離部には、前記半導体基板にて前記入射光が入射する入射面の側において、前記光電変換部の側部に設けられたトレンチの内部に、ピニング層と遮光層とが少なくとも設けられており、前記トレンチは、第1トレンチと、前記半導体基板にて前記第1トレンチよりも浅い部分において、前記第1トレンチよりも幅が広くなるように形成されている第2トレンチとを含み、前記ピニング層は、前記第1トレンチの内部に形成されると共に前記第2トレンチの内側の面を被覆するように形成され、前記遮光層は、少なくとも前記ピニング層を介して前記第2トレンチの内部を埋め込むように形成されている。本技術の固体撮像装置の製造方法は、入射光を受光面で受光する複数の光電変換部を、半導体基板において複数の画素に対応するように設ける光電変換部形成工程と、前記複数の画素の間を電気的に分離する画素分離部を、前記半導体基板の内部において前記複数の画素の間に形成する画素分離部形成工程とを有し、前記画素分離部形成工程は、前記半導体基板にて前記入射光が入射する入射面の側において、前記光電変換部の側部に設けたトレンチの内部に、ピニング層と遮光層とが少なくとも設ける工程を含み、第1トレンチと、前記半導体基板にて前記第1トレンチよりも浅い部分において、前記第1トレンチよりも幅が広い第2トレンチとを、前記トレンチとして形成し、前記第1トレンチの内部と共に、前記第2トレンチの内側の面を被覆するように、前記ピニング層を形成し、少なくとも前記ピニング層を介して前記第2トレンチの内部を埋め込むように、前記遮光層を形成する。本技術では、第1トレンチと、半導体基板において第1トレンチよりも浅い部分において、第1トレンチよりも幅が広い第2トレンチとを、トレンチとして、画素分離部に形成する。そして、第1トレンチの内部にピニング層を形成すると共に、第2トレンチの内側の面を被覆するようにピニング層を形成する。そして、少なくともピニング層を介して第2トレンチの内部を埋め込むように、遮光層を形成する。このように画素分離部を構成することで、複数の画素の間を画素分離部が電気的および光学的に分離する。本技術によれば、撮像画像の画像品質等を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供することができる。本発明の実施形態について、図面を参照して説明する。なお、説明は、下記の順序で行う。1.実施形態1裏面照射型の場合2.実施形態2実施形態1と製法が一部異なる場合3.実施形態3下段のトレンチ内に絶縁膜とピニング層とが設けられた場合4.実施形態4受光する光の波長に応じてトレンチの深さが異なる場合5.実施形態5表面照射型の場合6.その他<1.実施形態1>A装置構成A-1カメラの要部構成図1は、実施形態1において、カメラ40の構成を示す構成図である。図1に示すように、カメラ40は、固体撮像装置1と、光学系42と、制御部43と、信号処理部44とを有する。各部について、順次、説明する。固体撮像装置1は、光学系42を介して被写体像として入射する入射光Hを撮像面PSで受光し光電変換して信号電荷を生成する。ここでは、固体撮像装置1は、制御部43から出力される制御信号に基づいて駆動することで信号電荷を読み出し、電気信号を出力する。光学系42は、結像レンズや絞りなどの光学部材を含み、入射光Hを、固体撮像装置1の撮像面PSへ集光するように配置されている。制御部43は、各種の制御信号を固体撮像装置1と信号処理部44とに出力し、固体撮像装置1と信号処理部44とを制御して駆動させる。信号処理部44は、固体撮像装置1から出力された電気信号をローデータとして信号処理を実施することによって、被写体像についてデジタル画像を生成するように構成されている。A-2固体撮像装置の要部構成固体撮像装置1の全体構成について説明する。図2は、実施形態1において、固体撮像装置1の全体構成を示す図である。本実施形態の固体撮像装置1は、CMOS型イメージセンサであり、図2に示すように、半導体基板101を含む。半導体基板101は、たとえば、単結晶シリコン基板が薄膜化されたものであり、画素領域PAと、周辺領域SAとが面に設けられている。画素領域PAは、図2に示すように、矩形形状であり、複数の画素Pが水平方向xと垂直方向yとのそれぞれに配置されている。つまり、画素Pがマトリクス状に並んでいる。画素領域PAにおいて、画素Pは、入射光を受光して信号電荷を生成するように構成されている。そして、その生成した信号電荷が、画素トランジスタ図示なしによって読み出されて電気信号として出力される。画素Pの詳細な構成については、後述する。周辺領域SAは、図2に示すように、画素領域PAの周囲に位置している。そして、この周辺領域SAにおいては、周辺回路が設けられている。具体的には、図2に示すように、垂直駆動回路13と、カラム回路14と、水平駆動回路15と、外部出力回路17と、タイミングジェネレータTG18と、シャッター駆動回路19とが、周辺回路として設けられている。垂直駆動回路13は、図2に示すように、周辺領域SAにおいて、画素領域PAの側部に設けられており、画素領域PAの画素Pを行単位で選択して駆動させるように構成されている。カラム回路14は、図2に示すように、周辺領域SAにおいて、画素領域PAの下端部に設けられており、列単位で画素Pから出力される信号について信号処理を実施する。ここでは、カラム回路14は、CDSCorrelatedDoubleSampling;相関二重サンプリング回路図示なしを含み、固定パターンノイズを除去する信号処理を実施する。水平駆動回路15は、図2に示すように、カラム回路14に電気的に接続されている。水平駆動回路15は、たとえば、シフトレジスタを含み、カラム回路14において画素Pの列ごとに保持されている信号を、順次、外部出力回路17へ出力させる。外部出力回路17は、図2に示すように、カラム回路14に電気的に接続されており、カラム回路14から出力された信号について信号処理を実施後、外部へ出力する。外部出力回路17は、AGCAutomaticGainControl回路17aとADC回路17bとを含む。外部出力回路17においては、AGC回路17aが信号にゲインをかけた後に、ADC回路17bがアナログ信号からデジタル信号へ変換して、外部へ出力する。タイミングジェネレータ18は、図2に示すように、垂直駆動回路13、カラム回路14、水平駆動回路15,外部出力回路17,シャッター駆動回路19のそれぞれに電気的に接続されている。タイミングジェネレータ18は、各種のタイミング信号を生成し、垂直駆動回路13、カラム回路14、水平駆動回路15,外部出力回路17,シャッター駆動回路19に出力することで、各部について駆動制御を行う。シャッター駆動回路19は、画素Pを行単位で選択して、画素Pにおける露光時間を調整するように構成されている。A-3固体撮像装置の詳細構成本実施形態にかかる固体撮像装置の詳細内容について説明する。図3~図5は、実施形態1において、固体撮像装置の要部を示す図である。図3は、画素Pの断面図である。そして、図4は、画素Pの上面図である。また、図5は、画素Pの回路構成を示している。なお、図3は、図4に示すX1-X2部分の断面を示している。また、図4では、説明の都合で、破線などの実線以外の線を用いて、各部材を示している部分がある。図3に示すように、固体撮像装置1は、半導体基板101の内部にフォトダイオード21と画素分離部301とが設けられている。ここでは、薄膜化された単結晶シリコンの半導体基板101に設けられている。半導体基板101の裏面図3では上面には、カラーフィルタCF、マイクロレンズMLなどの部材が設けられている。これに対して、半導体基板101の表面図3では、下面には、図3では図示していないが、図5に示す画素トランジスタTrが設けられている。そして、図3に示すように、その画素トランジスタTrを被覆するように配線層111が設けられており、配線層111において、半導体基板101の側に対して反対側の面には、支持基板SSが設けられている。つまり、本実施形態の固体撮像装置1は、裏面照射型CMOSイメージセンサであって、裏面上面側から入射する入射光Hを、フォトダイオード21が受光し、カラー画像を撮像によって生成するように構成されている。各部の詳細について順次説明する。aフォトダイオード21について固体撮像装置1において、フォトダイオード21は、図2に示した複数の画素Pに対応するように複数が画素領域PAに配置されている。つまり、撮像面xy面において、水平方向xと、この水平方向xに対して直交する垂直方向yとのそれぞれに並んで設けられている。フォトダイオード21は、入射光Hを受光し光電変換することによって信号電荷を生成して蓄積するように構成されている。ここでは、図3に示すように、半導体基板101の裏面図3では上面側から入射する入射光Hをフォトダイオード21が受光する。フォトダイオード21の上方には、図3に示すように、カラーフィルタCF,マイクロレンズMLが設けられており、各部を順次介して入射した入射光Hを、受光面JSで受光して光電変換が行われる。図3に示すように、フォトダイオード21は、半導体基板101内に設けられている。たとえば、フォトダイオード21は、n型半導体領域101nが、電荷電子を蓄積する電荷蓄積領域として形成されている。フォトダイオード21においては、n型半導体領域101nは、半導体基板101のp型半導体領域101pa,101pcの内部に設けられている。ここでは、n型半導体領域101nにおいて、半導体基板101の表面下面側には、裏面上面側よりも不純物濃度が高いp型半導体領域101pcが設けられている。つまり、フォトダイオード21は、HAD構造であり、n型半導体領域101nの上面側と下面側との各界面において、暗電流が発生することを抑制するように、p型半導体領域101pa,101pcが形成されている。半導体基板101の内部には、図3に示すように、複数の画素Pの間を電気的に分離する画素分離部301が設けられており、フォトダイオード21は、この画素分離部301で区画された画素Pの領域内に設けられている。たとえば、図4に示すように、画素分離部301が複数の画素Pの間に介在するように格子状に形成されており、フォトダイオード21は、この画素分離部101pbで区画された画素Pの領域内に形成されている。そして、図5に示すように、各フォトダイオード21は、アノードが接地されており、蓄積した信号電荷ここでは、電子が、画素トランジスタTrによって読み出され、電気信号として垂直信号線27へ出力されるように構成されている。bカラーフィルタCFについて固体撮像装置1において、カラーフィルタCFは、図3に示すように、半導体基板101の裏面図3では上面の側に設けられている。カラーフィルタCFは、図4に示すように、赤色フィルタ層CFRと、緑色フィルタ層CFGと、青色フィルタ層CFBとを含む。赤色フィルタ層CFRと、緑色フィルタ層CFGと、青色フィルタ層CFBとのそれぞれは、隣接して配置されており、いずれかが、複数の画素Pのそれぞれに対応して設けられている。ここでは、図4に示すように、赤色フィルタ層CFRと、緑色フィルタ層CFGと、青色フィルタ層CFBとのそれぞれが、ベイヤー配列で並ぶように配置されている。すなわち、複数の緑色フィルタ層CFGが市松状になるように、対角方向へ並んで配置されている。そして、赤色フィルタ層CFRと青色フィルタ層CFBとが、複数の緑色フィルタ層CFGにおいて、対角方向に並ぶように配置されている。カラーフィルタCFにおいて、赤色フィルタ層CFRは、赤色に対応する波長帯域たとえば、625~740nmで光透過率が高い。つまり、赤色フィルタ層CFRは、入射光Hが赤色に着色されて受光面JSへ透過するように形成されている。また、カラーフィルタCFにおいて、緑色フィルタ層CFGは、緑色に対応する波長帯域たとえば、500~565nmで光透過率が高い。つまり、緑色フィルタ層CFGは、赤色フィルタ層CFRよりも短い波長範囲の光について光透過率が高く、入射光Hが緑色に着色されて受光面JSへ透過するように形成されている。また、カラーフィルタCFにおいて、青色フィルタ層CFBは、青色に対応する波長帯域たとえば、450~485nmで光透過率が高い。つまり、青色フィルタ層CFBは、緑色フィルタ層CFGよりも短い波長範囲の光について光透過率が高く、入射光が青色に着色されて受光面JSへ透過するように形成されている。このように、カラーフィルタCFは、互いに異なる波長範囲の光について透過率が高い複数種のフィルタ層CFR,CFG,CFBが、複数の画素Pのそれぞれに対応し、互いに隣接して配置されている。cマイクロレンズMLについて固体撮像装置1において、マイクロレンズMLは、図3に示すように、半導体基板101の裏面図3では上面の側において、カラーフィルタCFの上面に設けられている。マイクロレンズMLは、各画素Pに対応するように複数が配置されている。マイクロレンズMLは、半導体基板101の裏面側において凸状に突き出した凸レンズであり、各画素Pのフォトダイオード21へ入射光Hを集光するように構成されている。たとえば、マイクロレンズMLは、樹脂などの有機材料を用いて形成されている。d画素分離部301について固体撮像装置1において、画素分離部301は、図3,図4に示すように、半導体基板101の内部において、複数の画素Pの間を区画するように形成されている。そして、画素分離部301は、複数の画素Pのそれぞれの間を電気的に分離している。つまり、各画素Pのフォトダイオード21の間を電気的に分離している。図3に示すように、複数の画素Pの間に位置する画素分離部301においては、フォトダイオード21の電荷蓄積領域を構成するn型半導体領域101nの間に、p型半導体領域101pa,101pcが設けられている。そして、図3に示すように、半導体基板101において入射光Hが入射する裏面上面の側にであって、フォトダイオード21の側部に位置する部分に、トレンチTRが設けられている。具体的には、図3に示すように、第1トレンチTR1と第2トレンチTR2とを含むように、トレンチTRが形成されている。ここでは、第1トレンチTR1が、半導体基板101において深い部分に設けられている。そして、第2トレンチTR2が、半導体基板101において第1トレンチTR1よりも浅い部分に形成されている。つまり、第2トレンチTR2が半導体基板101の裏面上面から下方へ側面が垂直に延在しており、第1トレンチTR1が、その第2トレンチTR2の底面の中心部分から下方へ側面が垂直に延在するように形成されている。そして、第2トレンチTR2は、第1トレンチTR1よりも幅が広くなるように形成されている。また、トレンチTRは、複数の画素Pの間においては、半導体基板101の裏面上面に沿った方向y方向x方向も同様において対称になるように形成されている。そして、画素分離部301は、図3に示すように、ピニング層311と、絶縁膜312と、遮光層313とを含み、これらの各部が、上記のトレンチTRの内部に設けられている。図4に示すように、画素分離部301は、平面形状が格子状であって、複数の画素Pの間に介在している。そして、この画素分離部301に、トレンチTRが格子状に形成されている。ここでは、第1トレンチTR1と第2トレンチTR2とのそれぞれが、格子状に形成されている。そして、そのトレンチTRの内部に、ピニング層311と、絶縁膜312と、遮光層313とが設けられている。そして、この格子状の画素分離部101pbで区画された矩形の領域内に、フォトダイオード21が形成されている。画素分離部301を構成する各部の詳細について説明する。d-1ピニング層311ピニング層311は、図3に示すように、半導体基板101の深い部分において、第1トレンチTR1の内部に設けられている。ここでは、ピニング層311は、第1トレンチTR1の内部全体を埋め込むように形成されている。そして、ピニング層311は、半導体基板101の浅い部分においては、第1トレンチTR1の上方に形成された第2トレンチTR2の内側の面を被覆するように形成されている。ここでは、ピニング層311は、第2トレンチTR2の内側部分においては、その内側の面が絶縁膜312によって被覆されている。そして、ピニング層311は、その絶縁膜312で被覆された内側部分が、遮光層313で埋め込まれている。これと共に、ピニング層311は、画素分離部301の他に、半導体基板101の裏面上面において、入射光Hが入射する受光面JSを被覆するように形成されている。特に、ピニング層311は、半導体基板101との界面部分において正電荷ホール蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。負の固定電荷を有するようにピニング層311を形成することで、その負の固定電荷によって、半導体基板101との界面に電界が加わるので、正電荷ホール蓄積領域が形成される。このように、ピニング層311は、絶縁膜312よりも高い誘電率の材料であり、たとえば、酸化ハフニウムHfO2によって形成されている。この他に、二酸化ジルコニウムZrO2、五酸化タンタルTa2O5で、ピニング層311を形成しても好適である。d-2絶縁膜312絶縁膜312は、図3に示すように、半導体基板101の浅い部分において、第1トレンチTR1の上方に形成された第2トレンチTR2の内側の面を被覆するように形成されている。これと共に、絶縁膜312は、画素分離部301の他に、半導体基板101の裏面上面においては、ピニング層311を介して、受光面JSを被覆するように形成されている図4参照。絶縁膜312は、ピニング層311よりも低い誘電率の材料で形成されており、たとえば、SiO2などの材料を用いて形成されているd-3遮光層313遮光層313は、図3に示すように、半導体基板101の浅い部分において、ピニング層311と絶縁膜312とを介して、第2トレンチTR2の内部を埋め込むように形成されている。ここでは、遮光層313は、図4に示すように、平面形状が格子状になるように形成されている。遮光層313は、光を遮光する遮光材料で形成されている。たとえば、タングステンW,などの金属材料を用いて、遮光層313が形成されている。タングステンWの他に、アルミニウムAlを用いて遮光層313を形成しても好適である。e画素トランジスタTrについて固体撮像装置1において、画素トランジスタTrは、図2に示した複数の画素Pに対応するように複数が設けられている。画素トランジスタTrは、図5に示すように、転送トランジスタ22と増幅トランジスタ23と選択トランジスタ24とリセットトランジスタ25とを含み、フォトダイオード21から信号電荷を読み出して電気信号として出力するように構成されている。画素トランジスタTrを構成する各トランジスタ22~25は、図3では図示していないが、半導体基板101において配線層111が設けられる表面に設けられている。たとえば、各トランジスタ22~25は、NチャネルのMOSトランジスタであって、各ゲートが、たとえば、ポリシリコンを用いて形成されている。そして、各トランジスタ22~25は、配線層111で被覆されている。画素トランジスタTrにおいて、転送トランジスタ22は、図5に示すように、フォトダイオード21で生成された信号電荷を、フローティングディフュージョンFDに転送するように構成されている。具体的には、転送トランジスタ22は、図5に示すように、フォトダイオード21のカソードと、フローティングディフュージョンFDとの間に設けられている。そして、転送トランジスタ22は、ゲートに転送線26が電気的に接続されている。転送トランジスタ22では、転送線26からゲートに送信される転送信号TGに基づいて、フォトダイオード21において蓄積された信号電荷を、フローティングディフュージョンFDに転送する。画素トランジスタTrにおいて、増幅トランジスタ23は、図5に示すように、フローティングディフュージョンFDにおいて、電荷から電圧へ変換された電気信号を増幅して出力するように構成されている。具体的には、増幅トランジスタ23は、図5に示すように、ゲートが、フローティングディフュージョンFDに電気的に接続されている。また、増幅トランジスタ23は、ドレインが電源供給線Vddに電気的に接続され、ソースが選択トランジスタ24に電気的に接続されている。増幅トランジスタ23は、選択トランジスタ24がオン状態になるように選択されたときには、定電流源Iから定電流が供給されて、ソースフォロアとして動作する。このため、増幅トランジスタ23では、選択トランジスタ24に選択信号が供給されることによって、フローティングディフュージョンFDにおいて、電荷から電圧へ変換された電気信号が増幅される。画素トランジスタTrにおいて、選択トランジスタ24は、図5に示すように、選択信号に基づいて、増幅トランジスタ23によって出力された電気信号を、垂直信号線27へ出力するように構成されている。具体的には、選択トランジスタ24は、図5に示すように、選択信号が供給されるアドレス線28にゲートが接続されている。そして、選択トランジスタ24は、選択信号が供給された際にはオン状態になり、上記のように増幅トランジスタ23によって増幅された出力信号を、垂直信号線27に出力する。画素トランジスタTrにおいて、リセットトランジスタ25は、図5に示すように、リセットトランジスタ25は、増幅トランジスタ23のゲート電位をリセットするように構成されている。具体的には、リセットトランジスタ25は、図5に示すように、リセット信号が供給されるリセット線29にゲートが電気的に接続されている。また、リセットトランジスタ25は、ドレインが電源供給線Vddに電気的に接続され、ソースがフローティングディフュージョンFDに電気的に接続されている。そして、リセットトランジスタ25は、リセット線29から送信されたリセット信号に基づいて、フローティングディフュージョンFDを介して、増幅トランジスタ23のゲート電位を、電源電圧にリセットする。図6は、実施形態1において、撮像を実施する際に、画素Pの画素トランジスタTrへ送信する制御信号を示すタイミングチャートである。図6において、aは、選択トランジスタ24のゲートへ入力する選択信号SELを示している。そして、bは、リセットトランジスタ25のゲートへ入力するリセット信号RSTを示している。そして、cは、転送トランジスタ22のゲートへ入力する転送信号TGを示している。図5参照。図6に示すように、撮像を実施する際には、第1の時点t1において、選択信号SELをハイレベルとして、選択トランジスタ24をオン状態にする。そして、第2の時点t2において、リセット信号RSTをハイレベルとして、リセットトランジスタ25をオン状態にする。これにより、増幅トランジスタ23のゲート電位をリセットする図5参照。そして、図6に示すように、第3の時点t3においては、リセット信号RSTをローレベルにして、リセットトランジスタ25をオフ状態にする。そして、この後、リセットレベルに対応した電圧を、出力信号として、カラム回路14へ読み出す図2,図5参照。そして、図6に示すように、第4の時点t4においては、転送信号TGをハイレベルにして、転送トランジスタ22をオン状態にする。これにより、フォトダイオード21で蓄積された信号電荷をフローティングディフュージョンFDへ転送する図5参照。そして、図6に示すように、第5の時点t5においては、転送信号TGをローレベルにして、転送トランジスタ22をオフ状態にする。この後、その蓄積された信号電荷の量に応じた信号レベルの電圧を、出力信号として、カラム回路4へ読み出す図2,図5参照。カラム回路14においては、先に読み出したリセットレベルの信号と、後に読み出した信号レベルの信号とを差分処理して信号を蓄積する図2,図5参照。これにより、画素Pごとに設けられた各トランジスタのVthのバラツキ等によって発生する固定的なパターンノイズが、キャンセルされる。上記のように画素Pを駆動する動作は、各トランジスタ22,24,25の各ゲートが、水平方向xに並ぶ複数の画素Pからなる行単位で接続されていることから、その行単位に並ぶ複数の画素Pについて同時に行われる。具体的には、上述した垂直駆動回路13によって供給される選択信号によって、水平ライン画素行単位で垂直な方向に順次選択される。そして、タイミングジェネレータ18から出力される各種タイミング信号によって各画素Pのトランジスタが制御される。これにより、各画素における信号が垂直信号線27を通して画素Pの列毎にカラム回路14に読み出される図2,図5参照。そして、カラム回路14で蓄積された信号が、水平駆動回路15によって選択されて、外部出力回路17へ順次出力される図2,図5参照。そして、この撮像で得た信号を信号処理部44がローデータとして信号処理を実施して、デジタル画像を生成する図1参照。f配線層111について固体撮像装置1において、配線層111は、図3に示すように、半導体基板101のうち、カラーフィルタCF、マイクロレンズMLなどの各部が設けられた裏面上面とは反対側の表面下面に設けられている。配線層111は、配線111hと絶縁層111zとを含み、絶縁層111z内において、配線111hが各素子に電気的に接続するように形成されている。配線層111は、いわゆる多層配線であり、絶縁層111zを構成する層間絶縁膜と配線111hとが交互に複数回積層されて形成されている。ここでは、配線111hは、図5で示した、転送線26,アドレス線28,垂直信号線27,リセット線29などの各配線として機能するように、複数が絶縁層111zを介して積層して形成されている。そして、配線層111において、半導体基板101が位置する側に対して反対側の面には、支持基板SSが設けられている。たとえば、厚みが数百μmのシリコン半導体からなる基板が、支持基板SSとして設けられている。B製造方法上記の固体撮像装置1を製造する製造方法の要部について説明する。図7~図13は、実施形態1において、固体撮像装置の製造方法を示す図である。各図は、図3と同様に、断面を示している。本実施形態では、各図に示す工程a~gを順次経て、図3等に示した固体撮像装置1について製造をする。各工程の詳細について、順次、示す。aフォトダイオード21等の形成まず、図7に示すように、フォトダイオード21等の形成を実施する。ここでは、単結晶シリコン半導体からなる半導体基板101の表面から不純物をイオン注入することで、フォトダイオード21等の各部を形成する。たとえば、半導体基板101の全面に、p型半導体領域101paを形成後、これよりも不純物濃度が高いp型半導体領域101pcを形成する。そして、半導体基板101においてフォトダイオード21を形成する部分に、n型半導体領域101nを形成する。そして、その半導体基板101の表面に、画素トランジスタTr図7では図示なしを形成後、その画素トランジスタTrを被覆するように、配線層111を形成する。そして、配線層111の表面に支持基板SSを貼り合わせる。この後、半導体基板101を、薄膜化する。たとえば、下記の条件になるように、薄膜化を実施することが好適である。薄膜化後の半導体基板101の厚み:2.0~10μm方法:化学機械研磨CMP法その他、ドライエッチング、ウットエッチングでも可なお、SOI基板図示無しの半導体層にフォトダイオード21,画素トランジスタTr等の部材を形成し、上記と同様に、配線層111,支持基板SSを設けた後に、薄膜化処理を実施しても良い。b第2トレンチTR2の形成つぎに、図8に示すように、第2トレンチTR2を形成する。ここでは、半導体基板101において、複数の画素Pの間に位置する画素分離部301に、第2トレンチTR2を形成する。具体的には、図8に示すように、ハードマスクHMを半導体基板101の裏面上面上にパターン加工で形成する。たとえば、HDP,P-TEOSなどのSiO2膜を厚みが0.1~0.5μmになるように設けることで、ハードマスクHMを形成する。たとえば、下記条件のドライエッチング処理の実施によって、ハードマスクHMにパターン加工する。チャンバー圧:10~200mTorrソースパワー:500~3000W60Hzバイアスパワー:500~2000W2MHzCF4ガスフロー:10~200sccmその後、そのハードマスクHMを用いて、半導体基板101について加工することで、第2トレンチTR2を形成する。たとえば、下記条件で、シリコンSiの半導体基板101についてドライエッチング処理を実施して、第2トレンチTR2を形成する。チャンバー圧:5~100mTorrソースパワー:500~2000Wバイアスパワー:100~1000WCl2ガスフロー:10~300sccmO2ガスフロー:1~50sccm分光特性の観点から、たとえば、下記の条件になるように、第2トレンチTR2を形成することが好適である。深さ:0.2~4μm好ましくは、1.0μm以上幅:0.04~5μm反射性能の確保のために、左記の下限値が好適。なお、本工程では、上記の他に、P-SiNなどのSiN膜でハードマスクHMを形成してもよい。c第1トレンチTR1の形成つぎに、図9に示すように、第1トレンチTR1を形成する。ここでは、半導体基板101の画素分離部301において、第2トレンチTR2の底面部分に、第1トレンチTR1を形成する。具体的には、図9に示すように、ハードマスクHMの開口部および第2トレンチTR2の内面に、サイドウォールSWを形成する。サイドウォールSWについては、半導体基板101の下方へ向かうに伴って、ハードマスクHMの開口部および第2トレンチTR2の幅が狭くなるように、側面を傾斜させる。たとえば、P-SiNなどの異種膜を成膜し、ドライエッチング処理を実施することで、このサイドウォールSWを形成する。そして、そのサイドウォールSWが設けられたハードマスクHMをマスクとして用いて、半導体基板101について加工することで、第1トレンチTR1を形成する。たとえば、半導体基板101についてドライエッチング加工を実施することで、下記の条件になるように、第1トレンチTR1を形成することが好適である。深さ:0.3~10μm半導体基板101の裏面上面から。なお、ブルーミング特性から、1.5μm以上にすることが好適である。幅:0.02~5μm以上絶縁性能の確保のため、左記の下限値が好適。なお、0.05μm以上が、さらに好適である。dハードマスクHM、サイドウォールSWの除去つぎに、図10に示すように、ハードマスクHM、サイドウォールSWを除去する。ここでは、たとえば、ハードマスクHM、サイドウォールSWについてエッチング処理を実施することで、半導体基板101の裏面上面から両者を除去する。これにより、半導体基板101の裏面上面が露出された状態になる。eピニング層311の形成つぎに、図11に示すように、ピニング層311を形成する。ここでは、半導体基板101の深い部分においては、第1トレンチTR1の内部全体を埋め込むように、ピニング層311を形成する。また、半導体基板101の浅い部分においては、第1トレンチTR1の上方に形成された第2トレンチTR2の内側の面を被覆するように、ピニング層311を形成する。さらに、画素分離部301の他に、半導体基板101の裏面上面において、入射光Hが入射する受光面JSを被覆するように、ピニング層311を形成する。ピニング層311の形成においては、絶縁膜312よりも高い誘電率の絶縁材料であって、負の固定電荷を有する高誘電体を用いる。たとえば、下記の条件で、ピニング層311を形成する。材料:HfO2形成方法:化学気相成長CVD法第2トレンチTR2の内面および半導体基板101の上面部分の厚み:1~200nmピニング層311の形成については、HfO2の他に、たとえば、Al2O3、ZrO2、TiO2、Ta2O5、MgO2などの材料を用いても好適である。これらは、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があり、そのため、成膜方法が確立されているので容易に成膜することができる。このうち、特に、酸化ハフニウムHfO2、五酸化タンタルTa2O5、酸化アルミニウムAl2O3を用いることが好適である。これらの材料は、ピニング性能負の固定電荷量が高いため、より白点、暗電流抑制に効果が好適に得られる。さらに、プロセス実現性が高く、好適である。この他に、酸化ランタンLa2O3、酸化プラセオジムPr2O3、酸化セリウムCeO2、酸化ネオジムNd2O3、酸化プロメチウムPm2O3、酸化サマリウムSm2O3、酸化ユウロピウムEu2O3、酸化ガドリニウムGd2O3、酸化テルビウムTb2O3、酸化ジスプロシウムDy2O3、酸化ホルミウムHo2O3、酸化エルビウムEr2O3、酸化ツリウムTm2O3、酸化イッテルビウムYb2O3、酸化ルテチウムLu2O3、酸化イットリウムY2O3などの材料を用いることができる。さらに、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜を用いて形成することも可能である。また、化学気相成長CVD法の他に、スパッタリング法、原子層蒸着ALD法などの各種成膜法によって、ピニング層311を形成してもよい。たとえば、酸化ハフニウムHfO2膜を有機金属化学気相成長法MOCVD法によって形成する場合には、下記のプリカーサーを用いて、下記の製造条件で成膜を実施する。プリカーサー:TEMA-HfTetrakisethylmethylamidohafnium、TDMA-HfTetrakisdimethylamidohafniumもしくはTDEA-HfTetrakisdiethylamidohafnium成膜基板温度:200°C~600°Cプリカーサーの流量:10cm3/min~500cm3/minプリカーサーの照射時間:1秒~15秒オゾンO3流量:5cm3/min~50cm3/minまた、酸化ハフニウム膜を原子層蒸着法ALD法で形成する場合には、下記のプリカーサーを用いて、下記の製造条件で成膜を実施する。プリカーサー:TEMA-HfTetrakisethylmethylamidohafnium、TDMA-HfTetrakisdimethylamidohafniumもしくはTDEA-HfTetrakisdiethylamidohafnium成膜基板温度:200°C~500°Cプリカーサーの流量:10cm3/min~500cm3/minプリカーサーの照射時間:1秒~15秒オゾンO3流量:5cm3/min~50cm3/min原子層蒸着法では、成膜中に界面準位を低減するSiO2層を同時に1nm程度形成することができるので好適である。その他、ピニング層311に反射防止膜を積層しても良い。f絶縁膜312の形成つぎに、図12に示すように、絶縁膜312を形成する。ここでは、半導体基板101の浅い部分において、第1トレンチTR1の上方に形成された第2トレンチTR2の内側の面を被覆するように、絶縁膜312を形成する。これと共に、画素分離部301の他に、半導体基板101の裏面上面において、絶縁膜312がピニング層311を介して受光面JSを被覆するように、絶縁膜312を形成する。絶縁膜312の形成においては、ピニング層311よりも低い誘電率の材料を用いて形成する。たとえば、下記の条件で、絶縁膜312を形成することが好適である。材料:SiO2形成方法:CVD法厚み:5μm以下感度確保のためg遮光層313の形成つぎに、図13に示すように、遮光層313を形成する。ここでは、半導体基板101の浅い部分において、ピニング層311と絶縁膜312とを介して、第2トレンチTR2の内部を埋め込むように、遮光層313を形成する。遮光層313の形成においては、光を遮光する遮光材料を用いる。たとえば、下記の条件で、遮光層313を形成することが好適である。材料:タングステンW形成方法:スパッタリング法本工程では、第2トレンチTR2の内部を埋め込むように、半導体基板101の裏面上面に、遮光層313を成膜する。その後、遮光層313のうち、半導体基板101の裏面上面上に設けられた部分を除去する。これにより、遮光層313が受光面JS上に形成されておらず、第2トレンチTR2の内部に埋め込まれた状態になり、複数の画素Pの間に、画素分離部301が形成される。なお、CVD法などの他の成膜方法で他の遮光材料を成膜することで、遮光層313を形成してもよい。遮光層313については、タングステンWの他に、アルミニウムAlを用いて形成することが好適である。アルミニウムとタングステン以外の金属たとえば、Cuを用いた場合には、一部の可視光域における反射性能が低下する場合がある。また、アルミニウムとタングステン以外に、シリコン中への拡散係数が大きい金属を用いた場合には、その金属がシリコンの半導体基板101へ拡散する場合があるので、暗電流の発生が大きくなる場合がある。hカラーフィルタCF,マイクロレンズMLの形成つぎに、図3に示したように、カラーフィルタCF,マイクロレンズMLの各部材を形成する。ここでは、半導体基板101の裏面上面にカラーフィルタCFを形成する。たとえば、顔料や染料などの色素と感光性樹脂とを含む塗布液を、スピンコート法などのコーティング方法によって塗布して塗膜を形成後、リソグラフィ技術によって、その塗膜をパターン加工する。このようにして、各フィルタ層CFR,CFG,CFBを形成することで、カラーフィルタCFを設ける。この後、カラーフィルタCFの上面に、マイクロレンズMLを設ける。たとえば、感光性樹脂膜をフォトリソグラフィ技術でパターン加工した後に、リフロー処理でレンズ形状に変形させることで、マイクロレンズMLを形成する。この他に、レンズ材膜上にレンズ形状のレジストパターンを形成後、そのレジストパターンをマスクとしてエッチバック処理を実施することで、マイクロレンズMLを形成しても良い。このように各工程を順次実施することで、裏面照射型のCMOS型イメージセンサを完成させる。Cまとめ以上のように、本実施形態では、入射光Hを受光面JSで受光する複数のフォトダイオード21が複数の画素Pのそれぞれに対応して半導体基板101の内部に設けられている。また、複数の画素Pの間には、画素分離部301が半導体基板101の内部に設けられている図3参照。上述したように、本実施形態と異なり、半導体基板101の表面下面側から高濃度の不純物をイオン注入して画素分離部101pbを形成した場合図23参照には、斜め光の漏れによる光学的なノイズの発生で、画像品質が低下する場合がある。たとえば、混色が発生して、撮像したカラー画像において色再現性が低下する場合がある。また、これと共に、シェーディングの発生によって、画像品質が低下する場合がある。この他に、画素分離部101pb図23参照を高濃度の不純物のイオン注入によって形成する場合には、不純物の拡散などを考慮すると、画素分離部101pbの幅が広くなる。特に、裏面照射型の場合には、半導体基板101の裏面上面側において、画素分離部101pbの幅が広くなる。このため、フォトダイオード21の占有面積を広くすることが困難になる場合がある。よって、フォトダイオード21の飽和電荷蓄積量Qsが低下して、撮像画像の画像品質を向上させることが困難になる場合がある。また、単結晶シリコン半導体からなる半導体基板101では、より短波長の光が、その入射した裏面上面の近傍で吸収されるので、特に、青色のような短波長の光を受光する画素との間の混色が顕著に発生する場合がある。しかしながら、本実施形態では、半導体基板101にて入射光Hが入射する裏面入射面の側において、フォトダイオード21の側部に設けられたトレンチTR内に、ピニング層311、絶縁層312、遮光層313が埋め込まれている図3参照。これにより、画素分離部301では、複数の画素Pの間を遮光して光学的に分離すると共に、複数の画素Pの間を絶縁して電気的に分離させている。このため、画素分離部301では、画素間遮光と、素子分離との両機能が発現されるので、本実施形態は、分光特性と、ブルーミング特性とが向上可能である。また、本実施形態では、高濃度の不純物をイオン注入することで画素分離部301を形成していないので、飽和電荷蓄積量Qsの低下が無く、撮像画像の画像品質を容易に向上させることができる。この他に、本実施形態では、第1トレンチTR1と、第2トレンチTR2とを含む多段構造のトレンチTRを、画素分離部301に設けている。ここでは、第2トレンチTR2は、半導体基板101において第1トレンチTR1よりも浅い部分において、第1トレンチTR1よりも幅が広くなるように形成されている。そして、本実施形態では、第1トレンチTR1の内部を埋め込むと共に、第2トレンチTR2の内側の面を被覆するように、ピニング層311が形成されている。また、ピニング層311を介して第2トレンチTR2の内側の面を被覆するように、絶縁膜312が形成されている。これと共に、ピニング層311および絶縁膜312を介して第2トレンチTR2の内部を埋め込むように、遮光層313が形成されている。このように、本実施形態では、画素分離部301がピニング層311を含むので、暗電流の発生を抑制し、撮像画像に白点が発生することを防止できる。また、ピニング層311が負の固定電荷を有するので、裏面にトレンチを形成するときに発生するキャリア電子、ホールを、その固定電荷で保持できる。さらに、本実施形態では、多段構造のトレンチTRにおいて、深い位置の第1トレンチTR1には、金属材料を埋め込まず、最上段の浅い位置に設けた第2トレンチTR2の内部に金属材料を埋め込んで、遮光層313を形成している。このため、ボイド無く、均一に金属材料を第2トレンチTR2に埋め込んで、遮光層313を形成できる。よって、複数の画素Pの間を遮光層313が効果的に遮光するので、混色の発生、および、シェーディングの発生を防止できる。つまり、深いトレンチたとえば、深さが0.5μm以上に金属材料を遮光材料として埋め込んだ場合には、ボイドが発生し、均一に埋め込むことが容易ではないので、混色,シェーディングの発生の防止が困難であるが、本実施形態では、この不具合を解消可能である。したがって、本実施形態においては、撮像画像の画像品質を向上できる。<2.実施形態2>A製造方法図14,図15は、実施形態2において、固体撮像装置の製造方法を示す図である。各図は、図3と同様に、断面を示している。本実施形態の固体撮像装置の製造においては、実施形態1の場合と同様に、フォトダイオード21等の形成図7参照、第2トレンチTR2の形成図8参照を実施する。その後、図14,図15で示す工程a,bを順次経て、第1トレンチTR1を形成する。そして、実施形態1の場合と同様に、ピニング層311の形成図11参照、絶縁膜312の形成図12参照、遮光層313の形成図13参照、カラーフィルタCF,マイクロレンズMLの形成図3参照を実施する。図14~図15に示すように、本実施形態においては、第1トレンチTR1を形成する工程が、実施形態1と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、適宜、記載を省略する。下記より各工程の詳細について順次示す。aフォトレジストパターンPRの形成第2トレンチTR2の形成図8参照後は、図14に示すように、フォトレジストパターンPRを形成する。ここでは、ハードマスクHMが形成された半導体基板101の裏面上面に、フォトレジスト膜図示無しを成膜後、リソグラフィ技術を用いて、フォトレジスト膜図示無しをパターン加工することで、フォトレジストパターンPRを形成する。具体的には、半導体基板101の裏面上面側において、第1トレンチTR2を形成する部分が開口し、他の部分を被覆したパターン形状になるように、フォトレジストパターンPRを形成する。つまり、第2トレンチTR2の底面において第1トレンチTR2を形成する部分が露出し、第2トレンチTR2の他の内面が被覆された状態になるように、フォトレジストパターンPRを形成する。b第1トレンチTR1の形成つぎに、図15に示すように、第1トレンチTR1を形成する。ここでは、半導体基板101の画素分離部301であって、実施形態1の場合と同様に、第2トレンチTR2の底面部分に、第1トレンチTR1を形成する。そして、フォトレジストパターンPR、ハードマスクHMを、半導体基板101の裏面上面側から除去し、その裏面を露出させる。この後、実施形態1の場合と同様に、各工程を経て、裏面照射型のCMOS型イメージセンサを完成させる。Bまとめ以上のように、本実施形態では、実施形態1の場合と同様な構成の固体撮像装置を形成できる。したがって、本実施形態においては、実施形態1の場合と同様な効果を好適に奏することができる。<3.実施形態3>A装置構成図16は、実施形態3において、固体撮像装置の要部を示す図である。図16は、図3と同様に、画素Pの断面を示している。図16に示すように、本実施形態においては、ピニング層311cと絶縁膜312cとが、実施形態1と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、適宜、記載を省略する。aピニング層311cピニング層311cは、図16に示すように、半導体基板101の浅い部分においては、実施形態1の場合と同様に、第1トレンチTR1の上方に形成された第2トレンチTR2の内側の面を被覆するように形成されている。しかし、図16に示すように、半導体基板101の深い部分においては、ピニング層311cは、実施形態1の場合と異なり、第1トレンチTR1の内部全体を埋め込むように形成されていない。ここでは、ピニング層311cは、第1トレンチTR1の内側の面を被覆するように形成されている。b絶縁膜312c絶縁膜312cは、図16に示すように、半導体基板101の浅い部分においては、実施形態1の場合と同様に、第1トレンチTR1の上方に形成された第2トレンチTR2の内側の面を、ピニング層311cを介して被覆するように形成されている。しかし、図16に示すように、半導体基板101の深い部分においては、絶縁膜312cは、実施形態1の場合と異なり、第1トレンチTR1の内部にも設けられている。ここでは、絶縁膜312cは、ピニング層311cを介して第1トレンチTR1の内部を埋め込むように形成されている。B製造方法上記の固体撮像装置を製造する製造方法の要部について説明する。図17,図18は、実施形態3において、固体撮像装置の製造方法を示す図である。各図は、図16と同様に、断面を示している。本実施形態の固体撮像装置の製造においては、実施形態1の場合と同様に、フォトダイオード21等の形成、第2トレンチTR2の形成、第1トレンチTR1の形成、ハードマスクHM、サイドウォールSWの除去を実施する図7~図10参照。その後、図17,図18で示す工程a,bを順次経て、図16等に示した固体撮像装置について製造をする。なお、実施形態2の場合と同様な工程を経て、第1トレンチTR1の形成を実施した後に、図17,図18で示す工程a,bを順次経て、図16等に示した固体撮像装置について製造しても良い。下記より各工程の詳細について順次示す。aピニング層311c、絶縁層312cの形成上記したように、第1トレンチTR1、第2トレンチTR2等の形成後に、図17に示すように、ピニング層311cと絶縁層312cを形成する。ここでは、第1トレンチTR1および第2トレンチTR2のそれぞれの内側の面を被覆するように、ピニング層311cを形成する。たとえば、実施形態1の場合と同様に、HfO2を成膜することで、ピニング層311cを形成する。この後、ピニング層311cで被覆された第1トレンチTR1の内側部分を埋め込むと共に、第2トレンチTR2の内側の面を被覆するように、絶縁膜312cを形成する。たとえば、実施形態1の場合と同様に、SiO2を成膜することで、絶縁膜312cを形成する。b遮光層313の形成つぎに、図18に示すように、遮光層313を形成する。ここでは、実施形態1の場合と同様に、ピニング層311cと絶縁膜312cとを介して、第2トレンチTR2の内部を埋め込むように、遮光層313を形成する。cカラーフィルタCF,マイクロレンズMLの形成つぎに、図16に示したように、カラーフィルタCF,マイクロレンズMLの各部材を、実施形態1の場合と同様に、形成する。このようにすることで、裏面照射型のCMOS型イメージセンサを完成させる。Cまとめ以上のように、本実施形態では、ピニング層311cは、実施形態1の場合と同様に、第1トレンチTR1の内部に形成されると共に第2トレンチTR2の内側の面を被覆するように形成されている。絶縁膜312cは、ピニング層311cを介して第2トレンチTR2の内側の面を被覆するように形成されている。また、遮光層313は、ピニング層311cと共に絶縁膜312cを介して第2トレンチTR2の内部を埋め込むように形成されている。ここでは、ピニング層311cは、第1トレンチTR1の内側の面を被覆するように形成されている。そして、絶縁膜312cは、ピニング層311cを介して、第1トレンチTR1の内部を埋め込むように形成されている。したがって、本実施形態においては、実施形態1の場合と同様に、撮像画像の画像品質を向上できる。なお、絶縁膜312cは、ピニング性を補う効果がある。このため、第1トレンチTR1内に、絶縁膜312cが設けられることにより、より強いピニング性が発現され得る。<4.実施形態4>A装置構成など図19~図21は、実施形態4において、固体撮像装置の要部を示す図である。図19,図20は、図16と同様に、画素Pの断面図である。そして、図21は、画素Pの上面図である。ここでは、図19は、図21に示すX1R-X2R部分であって、複数の画素Pにおいて、赤色フィルタ層CFRが設けられた画素Pの断面を示している。この部分以外に、赤色フィルタ層CFRが設けられた画素Pの周囲に位置する画素分離部301は、図19に示した場合と同様に形成されている。また、図20は、図21に示すX1B-X2B部分であって、複数の画素Pにおいて、青色フィルタ層CFBが設けられた画素Pの断面を示している。この部分以外に、画素分離部301において、赤色フィルタ層CFRが設けられた画素Pの周囲に位置するもの以外の部分は、図21に示した場合と同様に形成されている。また、図21では、図4と同様に、説明の都合で、破線などの実線以外の線を用いて、各部材を示している部分がある。各図に示すように、本実施形態においては、画素分離部301は、赤色フィルタ層CFRが設けられた画素Pの周囲に位置する部分と、これ以外の部分とにおいて互いに異なっている。つまり、他の実施形態では、画素分離部301について、各画素Pの間において同じ形態で形成していたが、本実施形態では、各画素Pにおいて受光する光の波長範囲に応じて、画素分離部301の形態を変えている。この点、および、これに関連する点を除き、本実施形態は、実施形態3と同様である。このため、重複する部分については、適宜、記載を省略する。本実施形態では、図19,図20に示すように、トレンチTRは、赤色フィルタ層CFRを透過した赤色光を受光する画素Pのフォトダイオード21の周辺部分が、他の緑色および青色の光を受光する画素Pの間の部分よりも、深い位置まで形成されている。つまり、トレンチTRは、複数の画素Pのうち、複数種のフィルタ層CFR,CFG,CFBにおいて最も長波長な波長範囲の光について透過率が高いフィルタ層CFRが配置された画素Pの周囲の部分が、他の部分よりも深い。ここでは、複数の画素Pのうち、最も長い波長範囲である赤色光を受光する画素Pの周辺部分の第1トレンチTR1d図19が、他の部分の第1トレンチTR1図20よりも深くなるように形成している。たとえば、半導体基板101の裏面上面からの深さが、下記の条件になるように、第1トレンチTR1,TR1dを形成することが好適である。このようにすることで、ブルーミング特性を好適に確保できる。赤色フィルタ層CFRが設けられた画素Pの周囲に位置する部分:0.2μm以上好ましくは、1.5μm以上上記以外の部分:0.2μm以上好ましくは、1.0μm以上そして、その第1トレンチTR1,TR1dの内側の面を被覆するように、ピニング層311dが形成されている。また、絶縁膜312dが、ピニング層311cを介して第1トレンチTR1の内部を埋め込むように形成されている。Bまとめ以上のように、本実施形態では、実施形態3の場合と同様に、ピニング層311dは、第1トレンチTR1の内部に形成されると共に第2トレンチTR2の内側の面を被覆するように形成されている。絶縁膜312cd、ピニング層311dを介して第2トレンチTR2の内側の面を被覆するように形成されている。また、遮光層313は、ピニング層311dと共に絶縁膜312dを介して第2トレンチTR2の内部を埋め込むように形成されている。よって、本実施形態においては、実施形態3の場合と同様に、撮像画像の画像品質を向上できる。さらに、本実施形態では、複数種のフィルタ層CFR,CFG,CFBにおいて最も長波長な波長範囲の光について透過率が高いフィルタ層CFRが配置された画素Pの周囲の部分については、他の画素Pの部分よりも、トレンチTRが深い。そして、そのトレンチTRに、ピニング層311d、絶縁膜312d、遮光層313を設けている。単結晶シリコン半導体からなる半導体基板101では、青色光のような短波長の光は、その入射した表面の近傍で吸収されるが、赤色光のような長波長の光は、半導体基板101の深い部分まで到達する。しかし、本実施形態では、赤色光のように長波長の光を受光するフォトダイオード21の周囲について、他の短波長な光を受光するフォトダイオード21の周囲よりも深い位置まで、ピニング層311d、絶縁膜312dが形成されている。このため、本実施形態では、長波長の光が半導体基板101の深い部分まで到達し電荷が生成された場合であっても、効果的に、画素分離部301が複数の画素Pの間を電気的に分離できる。また、トレンチTRは、複数の画素Pのうち、最も長波長な波長範囲の光について透過率が高いフィルタ層CFRが配置された画素の周囲の部分よりも、他の部分が浅く形成されている。深いトレンチTRを形成する場合には、エッチング処理などによるダメージが大きくなる場合があるが、浅い部分については、このダメージを低減できる。したがって、本実施形態においては、さらに撮像画像の画像品質を向上できる。なお、上記の実施形態においては、実施形態3の場合と同様に、第1トレンチTR1,TR1dの内部にピニング層311dと絶縁膜312dとを設ける場合について示したが、これに限定されない。実施形態1、実施形態2の場合と同様に、ピニング層311のみを第1トレンチTR1,TR1dの内部に設けても良い。また、本実施形態では、上段の第2トレンチTR2については、下段の第1トレンチTR1,TR1dと異なり、赤色光を受光する画素Pの周辺部分と、他の部分とが同じ深さであるが、これに限定されない。上段の第2トレンチTR2についても、下段の第1トレンチTR1,TR1dと同様に、赤色光を受光する画素Pの周辺部分が、他の部分よりも深くなるように形成しても良い。たとえば、半導体基板101の裏面上面からの深さが、下記の条件になるように、第2トレンチTR2を形成することが好適である。赤色フィルタ層CFRが設けられた画素Pの周囲に位置する部分:0.2~4μm好ましくは、1.0μm以上上記以外の部分:0.2~4μm以上好ましくは、0.5μm以上<5.実施形態5>A装置構成など図22は、実施形態5において、固体撮像装置の要部を示す図である。図22は、図3と同様に、画素Pの断面を示している。図22に示すように、本実施形態の固体撮像装置は、表面照射型である。つまり、半導体基板101の表面図22では上面側に配線層111が設けられており、その表面側から入射する入射光Hを受光面JSで受光する。そして、画素分離部301が、半導体基板101の表面上面側に設けられている。また、半導体基板101が薄膜化されておらず、支持基板SS図3参照が設けられていない。この点、および、これに関連する点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、適宜、記載を省略する。本実施形態では、図22に示すように、固体撮像装置は、半導体基板101の内部にフォトダイオード21と画素分離部301とが設けられている。フォトダイオード21は、図22に示すように、半導体基板101の表面上面側において、n型半導体領域101nがp型半導体領域101pa,101pcの内部に位置するように設けられている。画素分離部301は、図22に示すように、実施形態1と同様に構成されている。つまり、画素分離部301は、ピニング層311と、絶縁膜312と、遮光層313とを含み、これらの各部が、トレンチTRの内部に設けられている。配線層111は、配線111hが絶縁層111z中において、受光面JSの上方以外の部分に設けられている。そして、その配線層111の上面に、カラーフィルタCF、マイクロレンズMLが、実施形態1と同様に設けられている。図22では図示していないが、半導体基板101の表面上面には、図5に示した画素トランジスタTrが設けられている。そして、配線層111が、その画素トランジスタTrを被覆するように設けられている。本実施形態において固体撮像装置を製造する際には、実施形態1と同様に、半導体基板101の表面から不純物をイオン注入することで、p型半導体領域101pa、p型半導体領域101pc、n型半導体領域101nを形成する。そして、半導体基板101の表面側に、実施形態1と同様に、トレンチTR形成する。そして、そのトレンチTR内に、ピニング層311、絶縁膜312、遮光層313を、実施形態1と同様に形成する。そして、その半導体基板101の表面に、画素トランジスタTrを形成後、その画素トランジスタTrを被覆するように、配線層111を形成する。そして、カラーフィルタCF,マイクロレンズMLの形成を実施して、表面照射型のCMOS型イメージセンサを完成させる。Bまとめ以上のように、本実施形態では、実施形態1の場合と同様に、画素分離部301は、ピニング層311と、絶縁膜312と、遮光層313とを含み、これらの各部が、トレンチTRの内部に設けられている図22参照。よって、本実施形態では、実施形態1と同様に、撮像画像の画像品質を向上可能である。本実施形態の固体撮像装置は、上記のように、表面照射型である。表面照射型の場合において、半導体基板にて入射光が入射する表面側から高濃度の不純物をイオン注入して画素分離部を設ける場合には、特に、赤色のように長波長の光について受光する画素の飽和電荷蓄積量Qsを向上させることが困難である。これは、不純物の拡散を考慮すると、半導体基板101の裏面下面側において、高濃度の不純物領域からなる画素分離部の幅が広くなりやすいことに起因する。しかし、本実施形態においては、画素分離部301は、半導体基板101において、フォトダイオード21の側部に設けられたトレンチTRの内部に埋め込まれている。このため、受光面JSに対して深い領域で画素Pを分離できるので、特に、赤色の光を受光するフォトダイオード21について、飽和電荷蓄積量Qsを大きくすることが可能であり、ダイナミックレンジを改善可能である。なお、本実施形態においては、実施形態1の場合と同様にして、画素分離部301を構成する場合について示したが、これに限定されず、他の実施形態のように、画素分離部301を構成してもよい。<6.その他>本技術の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。上記の実施形態においては、カメラに本技術を適用する場合について説明したが、これに限定されない。スキャナーやコピー機などのように、固体撮像装置を備える他の電子機器に、本技術を適用しても良い。上記の実施形態では、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとの4種を、画素トランジスタとして設ける場合について説明したが、これに限定されない。たとえば、転送トランジスタと増幅トランジスタとリセットトランジスタとの3種を、画素トランジスタとして設ける場合に適用しても良い。上記の実施形態では、1つのフォトダイオードに対して、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとのそれぞれを1つずつ設ける場合について説明したが、これに限定されない。たとえば、複数のフォトダイオードに対して、増幅トランジスタと選択トランジスタとリセットトランジスタのそれぞれを1つずつ設ける場合に適用しても良い。また、CMOS型イメージセンサの他に、CCD型イメージセンサに本技術を適用しても良い。また、上記の実施形態では、画素分離部301が絶縁膜312を含む場合について説明したが、これに限定されない。絶縁膜312については、設けなくても良い。また、上記の固体撮像装置の製造において、画素分離部301の形成する部分にトレンチTRを形成する際には、他の部分についても、同時に、トレンチを形成しても良い。たとえば、配線層111において配線111hと同様に形成されたパッド電極図示無しについて表面を露出させる際に、その表面の上方に、上記と同一工程でトレンチを形成しても良い。このようにすることで、さらに、製造効率を向上させることができる。また、上記においては、トレンチTRを2段構造にした場合について示したが、これに限定されない。3段以上でトレンチTRを構成しても良い。この場合には、たとえば、最上段に遮光層を埋め込み、その最上段以外の段にピニング層や絶縁膜を埋め込むことで、画素分離部を設ける。その他、上記の各実施形態を、適宜、組み合わせても良い。つまり、本技術は、下記のような構成も取ることができる。1半導体基板の内部において複数の画素のそれぞれに対応して複数が設けられており、入射光を受光面で受光する光電変換部と、前記半導体基板の内部において前記複数の画素の間に設けられており、前記複数の画素の間を電気的に分離する画素分離部とを有し、前記画素分離部には、前記半導体基板にて前記入射光が入射する入射面の側において、前記光電変換部の側部に設けられたトレンチの内部に、ピニング層と遮光層とが少なくとも設けられており、前記トレンチは、第1トレンチと、前記半導体基板にて前記第1トレンチよりも浅い部分において、前記第1トレンチよりも幅が広くなるように形成されている第2トレンチとを含み、前記ピニング層は、前記第1トレンチの内部に形成されると共に前記第2トレンチの内側の面を被覆するように形成され、前記遮光層は、少なくとも前記ピニング層を介して前記第2トレンチの内部を埋め込むように形成されている、固体撮像装置。2前記ピニング層は、前記第1トレンチの内部の全体を埋め込むように形成されている、上記1に記載の固体撮像装置。3前記ピニング層を介して前記第2トレンチの内側の面を被覆するように形成された絶縁膜を含み、前記遮光層は、前記ピニング層と共に前記絶縁膜を介して、前記第2トレンチの内部を埋め込むように形成されている、上記2に記載の固体撮像装置。4前記ピニング層を介して前記第2トレンチの内側の面を被覆するように形成された絶縁膜を含み、前記ピニング層は、前記第1トレンチの内側の面を被覆するように形成されており、前記絶縁膜は、前記ピニング層を介して、前記第1トレンチの内部を埋め込むように形成されており、前記遮光層は、前記ピニング層と共に前記絶縁膜を介して、前記第2トレンチの内部を埋め込むように形成されている、上記1に記載の固体撮像装置。5前記ピニング層は、負の固定電荷を有する材料で形成されている、上記1~4のいずれかに記載の固体撮像装置。6前記ピニング層は、酸化ハフニウム、五酸化タンタル、または、酸化アルミニウムを用いて形成されている、上記1~5のいずれかに記載の固体撮像装置。7前記遮光層は、アルミニウムまたはタングステンを用いて形成されている、上記1~6のいずれかに記載の固体撮像装置。8前記半導体基板において前記入射面とは反対側の面に設けられており、前記光電変換部で生成された信号電荷を電気信号として出力する画素トランジスタと、前記半導体基板において前記入射面とは反対側の面にて、前記画素トランジスタを被覆するように設けられている配線層とを有する、上記1~7のいずれかに記載の固体撮像装置。9前記入射光が前記受光面へ透過するカラーフィルタを含み、前記カラーフィルタは、互いに異なる波長範囲の光について透過率が高い複数種のフィルタ層が、前記複数の画素のそれぞれに対応して互いに隣接して配置されており、前記トレンチは、前記複数の画素のうち、前記複数種のフィルタ層において最も長波長な波長範囲の光について透過率が高いフィルタ層が配置された画素の周囲の部分が、他の部分よりも深く形成されている、上記1~8のいずれかに記載の固体撮像装置。10入射光を受光面で受光する複数の光電変換部を、半導体基板において複数の画素に対応するように設ける光電変換部形成工程と、前記複数の画素の間を電気的に分離する画素分離部を、前記半導体基板の内部において前記複数の画素の間に形成する画素分離部形成工程とを有し、前記画素分離部形成工程は、前記半導体基板にて前記入射光が入射する入射面の側において、前記光電変換部の側部に設けたトレンチの内部に、ピニング層と遮光層とが少なくとも設ける工程を含み、第1トレンチと、前記半導体基板にて前記第1トレンチよりも浅い部分において、前記第1トレンチよりも幅が広い第2トレンチとを、前記トレンチとして形成し、前記第1トレンチの内部と共に、前記第2トレンチの内側の面を被覆するように、前記ピニング層を形成し、少なくとも前記ピニング層を介して前記第2トレンチの内部を埋め込むように、前記遮光層を形成する、固体撮像装置の製造方法。11半導体基板の内部において複数の画素のそれぞれに対応して複数が設けられており、入射光を受光面で受光する光電変換部と、前記半導体基板の内部において前記複数の画素の間に設けられており、前記複数の画素の間を電気的に分離する画素分離部とを有し、前記画素分離部には、前記半導体基板にて前記入射光が入射する入射面の側において、前記光電変換部の側部に設けられたトレンチの内部に、ピニング層と遮光層とが少なくとも設けられており、前記トレンチは、第1トレンチと、前記半導体基板にて前記第1トレンチよりも浅い部分において、前記第1トレンチよりも幅が広くなるように形成されている第2トレンチとを含み、前記ピニング層は、前記第1トレンチの内部に形成されると共に前記第2トレンチの内側の面を被覆するように形成され、前記遮光層は、少なくとも前記ピニング層を介して前記第2トレンチの内部を埋め込むように形成されている、電子機器。なお、上記の実施形態において、フォトダイオード21は、光電変換部の一例である。また、上記の実施形態において、カメラ40は、電子機器の一例である。"