"複数の誘電体層が積層されてなる直方体状の積層体であって、積層方向の両端に位置する上面及び底面、互いに対向する第1の端面及び第2の端面、並びに、互いに対向している第1の側面及び第2の側面を有している積層体と、前記誘電体層と共に積層され、かつ、該誘電体層を介して互いに対向している第1のコンデンサ導体及び第2のコンデンサ導体と、前記第1の端面及び前記第1の側面のそれぞれに設けられ、かつ、前記第1のコンデンサ導体と接続されている第1の外部電極及び第2の外部電極と、前記第2の端面及び前記第2の側面のそれぞれに設けられ、かつ、前記第2のコンデンサ導体と接続されている第3の外部電極及び第4の外部電極と、を備えており、前記第1の端面及び前記第1の側面において、前記第1の外部電極と前記第2の外部電極との間には、該第1の外部電極及び該第2の外部電極と異なる電位に保たれる外部電極が設けられておらず、前記第2の端面及び前記第2の側面において、前記第3の外部電極と前記第4の外部電極との間には、該第3の外部電極及び該第4の外部電極と異なる電位に保たれる外部電極が設けられていないこと、を特徴とする電子部品。前記第1の端面と前記第2の端面との間の距離は、前記第1の側面と前記第2の側面との距離と異なっていること、を特徴とする請求項1に記載の電子部品。前記第1の外部電極ないし前記第4の外部電極に対応する第1のランド電極ないし第4のランド電極を有する回路基板に対して請求項1に記載の電子部品を実装する際に、該第1の外部電極ないし該第4の外部電極のいずれを用いるのかを選択する選択方法であって、前記第1の外部電極及び前記第3の外部電極のそれぞれを前記第1のランド電極及び前記第3の外部電極に接続したときに前記回路基板の振動により発生する音の大きさが、前記第2の外部電極及び前記第4の外部電極のそれぞれを前記第2のランド電極及び前記第4の外部電極に接続したときに該回路基板の振動により発生する音の大きさよりも小さい場合には、該第1の外部電極及び該第3の外部電極のそれぞれを該第1のランド電極及び該第3の外部電極に接続し、前記第2の外部電極及び前記第4の外部電極のそれぞれを前記第2のランド電極及び前記第4の外部電極に接続したときに前記回路基板の振動により発生する音の大きさが、前記第1の外部電極及び前記第3の外部電極のそれぞれを前記第1のランド電極及び前記第3の外部電極に接続したときに該回路基板の振動により発生する音の大きさよりも小さい場合には、該第2の外部電極及び該第4の外部電極のそれぞれを該第2のランド電極及び該第4の外部電極に接続すること、を特徴とする選択方法。前記電子部品に印加される交流電圧の周波数と前記第1のランド電極と前記第3のランド電極とが並んでいる第1の方向における前記回路基板の第1の共振周波数との差の絶対値が、該交流電圧の周波数と前記第2のランド電極と前記第4のランド電極とが並んでいる第2の方向における前記回路基板の第2の共振周波数との差の絶対値よりも大きい場合には、該第1の外部電極及び該第3の外部電極を該第1のランド電極及び該第3のランド電極に接続し、前記交流電圧の周波数と前記第1の共振周波数との差の絶対値が、該交流電圧の周波数と前記第2の共振周波数との差の絶対値よりも小さい場合には、該第2の外部電極及び該第4の外部電極を前記第2のランド電極及び前記第4のランド電極に接続すること、を特徴とする請求項3に記載の選択方法。そこで、本発明の目的は、回路設計において高い自由度を得つつ、鳴きを抑制することができる電子部品及び選択方法を提供することである。本発明の一形態に係る電子部品は、複数の誘電体層が積層されてなる直方体状の積層体であって、積層方向の両端に位置する上面及び底面、互いに対向する第1の端面及び第2の端面、並びに、互いに対向している第1の側面及び第2の側面を有している積層体と、前記誘電体層と共に積層され、かつ、該誘電体層を介して互いに対向している第1のコンデンサ導体及び第2のコンデンサ導体と、前記第1の端面及び前記第1の側面のそれぞれに設けられ、かつ、前記第1のコンデンサ導体と接続されている第1の外部電極及び第2の外部電極と、前記第2の端面及び前記第2の側面のそれぞれに設けられ、かつ、前記第2のコンデンサ導体と接続されている第3の外部電極及び第4の外部電極と、を備えており、前記第1の端面及び前記第1の側面において、前記第1の外部電極と前記第2の外部電極との間には、該第1の外部電極及び該第2の外部電極と異なる電位に保たれる外部電極が設けられておらず、前記第2の端面及び前記第2の側面において、前記第3の外部電極と前記第4の外部電極との間には、該第3の外部電極及び該第4の外部電極と異なる電位に保たれる外部電極が設けられていないこと、を特徴とする。本発明の選択方法は、前記第1の外部電極ないし前記第4の外部電極に対応する第1のランド電極ないし第4のランド電極を有する回路基板に対して請求項1に記載の電子部品を実装する際に、該第1の外部電極ないし該第4の外部電極のいずれを用いるのかを選択する選択方法であって、前記第1の外部電極及び前記第3の外部電極のそれぞれを前記第1のランド電極及び前記第3の外部電極に接続したときに前記回路基板の振動により発生する音の大きさが、前記第2の外部電極及び前記第4の外部電極のそれぞれを前記第2のランド電極及び前記第4の外部電極に接続したときに該回路基板の振動により発生する音の大きさよりも小さい場合には、該第1の外部電極及び該第3の外部電極のそれぞれを該第1のランド電極及び該第3の外部電極に接続し、前記第2の外部電極及び前記第4の外部電極のそれぞれを前記第2のランド電極及び前記第4の外部電極に接続したときに前記回路基板の振動により発生する音の大きさが、前記第1の外部電極及び前記第3の外部電極のそれぞれを前記第1のランド電極及び前記第3の外部電極に接続したときに該回路基板の振動により発生する音の大きさよりも小さい場合には、該第2の外部電極及び該第4の外部電極のそれぞれを該第2のランド電極及び該第4の外部電極に接続すること、を特徴とする。本発明によれば、回路設計において高い自由度を得つつ、鳴きを抑制することができる。以下に、本発明の実施形態に係る電子部品及び選択方法について図面を参照しながら説明する。電子部品の構成まず、一実施形態に係る電子部品の構成について図面を参照しながら説明する。図1は、一実施形態に係る電子部品10の外観斜視図である。図2は、図1の電子部品10の積層体11の分解斜視図である。以下では、積層体11の積層方向をz軸方向と定義する。積層体11をz軸方向から平面視したときに、積層体11の長辺が延在している方向をx軸方向と定義する。積層体11をz軸方向から平面視したときに、積層体11の短辺が延在している方向をy軸方向と定義する。電子部品10は、チップコンデンサであり、図1に示すように、回路基板上に実装される。また、電子部品10は、図1及び図2に示すように、積層体11、外部電極1212a~12d及びコンデンサ導体3030a~30d,3232a~32d図1には図示せずを備えている。積層体11は、図1に示すように、z軸方向の両端に位置している上面S1及び底面S2、互いに対向している端面S3,S4、並びに、互いに対向している側面S5,S6を有する直方体状をなしている。ただし、積層体11は、面取りが施されることにより角及び稜線において丸みを帯びた形状をなしている。以下では、積層体11において、z軸方向の正方向側の面を上面S1とし、z軸方向の負方向側の面を底面S2とする。また、x軸方向の負方向側の面を端面S3とし、x軸方向の正方向側の面を端面S4とする。また、y軸方向の負方向側の面を側面S5とし、y軸方向の正方向側の面を側面S6とする。底面S2は、電子部品10が回路基板に実装される際に、該回路基板と対向する実装面である。積層体11は、x軸方向に長手方向を有している。よって、端面S3と端面S4との間の距離L1は、側面S5と側面S6との間の距離L2とは異なっている。具体的には、距離L1は、距離L2よりも長い。積層体11は、図2に示すように、複数のセラミック層誘電体層1717a~17nがz軸方向の正方向側から負方向側へとこの順に並ぶように積層されることにより構成されている。セラミック層17は、長方形状をなしており、誘電体セラミックにより作製されている。以下では、セラミック層17のz軸方向の正方向側の主面を表面と称し、セラミック層17のz軸方向の負方向側の主面を裏面と称す。積層体11の上面S1は、z軸方向の最も正方向側に設けられているセラミック層17aの表面により構成されている。積層体11の底面S2は、z軸方向の最も負方向側に設けられているセラミック層17nの裏面により構成されている。また、端面S3は、セラミック層17a~17nのx軸方向の負方向側の短辺が連なることによって構成されている。端面S4は、セラミック層17a~17nのx軸方向の正方向側の短辺が連なることによって構成されている。側面S5は、セラミック層17a~17nのy軸方向の負方向側の長辺が連なることによって構成されている。側面S6は、セラミック層17a~17nのy軸方向の正方向側の長辺が連なることによって構成されている。コンデンサ導体30a~30d,32a~32dは、セラミック層17と共に積層されることによって、セラミック層17を介して互いに対向している。これにより、コンデンサ導体30a~30d,32a~32dは、コンデンサCを構成している。コンデンサ導体30a~30dはそれぞれ、図2に示すように、セラミック層17d,17f,17h,17jの表面上に設けられており、積層体11に内蔵されている。コンデンサ導体30a~30dはそれぞれ、コンデンサ部40a~40d及び引き出し部50a~50d,52a~52dを含んでいる。コンデンサ部40a~40dは、長方形状をなしている。引き出し部50a~50dは、コンデンサ部40a~40dに接続されており、セラミック層17d,17f,17h,17jのx軸方向の負方向側の短辺に引き出されている。これにより、引き出し部50a~50dは、図1に示すように、端面S3第1の端面に引き出されている。引き出し部52a~52dは、コンデンサ部40a~40dに接続されており、セラミック層17d,17f,17h,17jのy軸方向の負方向側の長辺に引き出されている。これにより、引き出し部52a~52dは、図1に示すように、側面S5第1の側面に引き出されているコンデンサ導体32a~32dはそれぞれ、図2に示すように、セラミック層17e,17g,17i,17kの表面上に設けられており、積層体11に内蔵されている。コンデンサ導体32a~32dはそれぞれ、コンデンサ部42a~42d及び引き出し部54a~54d,56a~56dを含んでいる。コンデンサ部42a~42dはそれぞれ、長方形状をなしており、セラミック層17d,17f,17h,17jを介してコンデンサ部40a~40dと対向している。引き出し部54a~54dは、コンデンサ部42a~42dに接続されており、セラミック層17e,17g,17i,17kのx軸方向の正方向側の短辺に引き出されている。これにより、引き出し部54a~54dは、図1に示すように、端面S4第2の端面に引き出されている。引き出し部56a~56dは、コンデンサ部42a~42dに接続されており、セラミック層17e,17g,17i,17kのy軸方向の正方向側の長辺に引き出されている。これにより、引き出し部56a~56dは、図1に示すように、端面S6第2の側面に引き出されている。外部電極12a第1の外部電極は、端面S3に設けられていると共に、上面S1、底面S2及び側面S5,S6に折り返されている。外部電極12aは、引き出し部50a~50dが端面S3から露出している部分を覆うように、積層体11の端面S3の全面を覆っている。これにより、外部電極12aは、コンデンサ導体30a~30dに接続されている。外部電極12b第3の外部電極は、端面S4に設けられていると共に、上面S1、底面S2及び側面S5,S6に折り返されている。外部電極12bは、引き出し部54a~54dが端面S4から露出している部分を覆うように、積層体11の端面S4の全面を覆っている。これにより、外部電極12bは、コンデンサ導体32a~32dに接続されている。外部電極12c第2の外部電極は、側面S5に設けられていると共に、上面S1及び底面S2に折り返されている。外部電極12cは、引き出し部52a~52dが側面S5から露出している部分を覆っている。これにより、外部電極12cは、コンデンサ導体30a~30dに接続されている。外部電極12d第4の外部電極は、側面S6に設けられていると共に、上面S1及び底面S2に折り返されている。外部電極12dは、引き出し部56a~56dが側面S6から露出している部分を覆っている。これにより、外部電極12dは、コンデンサ導体32a~32dに接続されている。以上のように構成された外部電極12a~12dでは、外部電極12a及び外部電極12cは、同じ電位に保たれ、外部電極12b及び外部電極12dは、同じ電位に保たれる。更に、端面S3及び側面S5において、外部電極12aと外部電極12cとの間には、外部電極12a,12cと異なる電位に保たれる外部電極が設けられていない。また、端面S4及び側面S6において、外部電極12bと外部電極12dとの間には、外部電極12b及び外部電極12dと異なる電位に保たれる外部電極が設けられていない。本実施形態では、端面S3,S4及び側面S5,S6には、外部電極12a~12d以外の外部電極は設けられていない。次に、電子部品10が実装される回路基板の構成について図面を参照しながら説明する。図3は、回路基板100の外観斜視図である。回路基板100は、表面及び内部に回路を有している多層基板であり、図3に示すように、基板本体102及びランド電極104104a~104dを備えている。基板本体102は、複数の絶縁体層が積層されて構成されており、長方形状をなしている。基板本体102の長辺はx軸方向に平行であり、基板本体102の短辺はy軸方向に平行である。ランド電極104a~104dはそれぞれ、基板本体102上に設けられている。より詳細には、ランド電極104a,104bは、z軸方向から平面視したときに、図3に示すように、長方形状をなしており、x軸方向の負方向側から正方向側へとこの順に並んでいる。ランド電極104c,104dは、z軸方向から平面視したときに、図3に示すように、長方形状をなしており、y軸方向の負方向側から正方向側へとこの順に並んでいる。そして、ランド電極104a~104dはそれぞれ、外部電極12a~12dとはんだにより接続される。ただし、後述するように、全ての外部電極12a~12dが、対応するランド電極104a~104dと接続されるのではなく、外部電極12a~12dの内のいずれか選択された外部電極12a~12dが、対応するランド電極104a~104dと接続される。ところで、回路基板100は、複数の共振モードを有している。図4aは、回路基板100が第1の共振モードにより共振している様子を示した図である。図4bは、回路基板100が第2の共振モードにより共振している様子を示した図である。第1の共振モード及び第2の共振モードを説明するにあたって、回路基板100の具体的構成について説明する。回路基板100のサイズは、100mm×40mm×1.6mmである。また、回路基板100のヤング率及びポアソン比はそれぞれ、17GPa及び0.2である。第1の共振モードとは、図4aに示すように、x軸方向に延在している長辺が撓むように回路基板100が共振するモードである。第1の共振モードでは、回路基板100のx軸方向の両端が振動の節となり、回路基板100のx軸方向の中央が腹となっている。そして、回路基板100のx軸方向の長さは、回路基板100を伝搬する波の半波長に相当する。第1の共振モードにおける共振周波数は、500Hzである。以上のような第1の共振モードは、外部電極12a,12bがそれぞれ、はんだによりランド電極104a,104bと接続され、かつ、電子部品10に500Hzに近い周波数を有する交流電圧が印加されると発生する。第2の共振モードとは、図4bに示すように、y軸方向に延在している短辺が撓むように回路基板100が共振するモードである。第2の共振モードでは、回路基板100のy軸方向の両端が振動の節となり、回路基板100のy軸方向の中央が腹となっている。そして、回路基板100のy軸方向の長さは、回路基板100を伝搬する波の半波長に相当する。第2の共振モードにおける共振周波数は、32kHzである。以上のような第2の共振モードは、外部電極12c,12dがそれぞれ、はんだによりランド電極104c,104dと接続され、かつ、電子部品10に3.2kHzに近い周波数を有する交流電圧が印加されると発生する。ここで、第1の共振モード又は第2の共振モードが発生すると、鳴きが発生する。そこで、電子部品10及び選択方法では、回路基板100に電子部品10を実装する際に、外部電極12a~12dのいずれを用いるのかを選択することによって、鳴きの抑制を図っている。図5は、電子部品10が回路基板100に実装された様子を平面視した図である。図5aでは、外部電極12a,12bがランド電極104a,104bと接続されている。図5bでは、外部電極12c,12dがランド電極104c,104dと接続されている。外部電極12a及び外部電極12bのそれぞれをランド電極104a及びランド電極104bに接続したときに回路基板100の振動により発生する音鳴きの大きさが、外部電極12c及び外部電極12dのそれぞれをランド電極104c及びランド電極104dに接続したときに回路基板100の振動により発生する音鳴きの大きさよりも小さい場合には、外部電極12a及び外部電極12bのそれぞれをランド電極104a及びランド電極104bに接続する。一方、外部電極12c及び外部電極12dのそれぞれをランド電極104c及びランド電極104dに接続したときに回路基板100の振動により発生する音鳴きの大きさが、外部電極12a及び外部電極12bのそれぞれをランド電極104a及びランド電極104bに接続したときに回路基板100の振動により発生する音鳴きの大きさよりも小さい場合には、外部電極12c及び外部電極12dのそれぞれをランド電極104c及びランド電極104dに接続する。例えば、電子部品10に印加される交流電圧の周波数f1とランド電極104aとランド電極104bとが並んでいるx軸方向における回路基板100の共振周波数すなわち、第1の共振モードの共振周波数:500Hzとの差の絶対値が、交流電圧の周波数f1とランド電極104cとランド電極104dとが並んでいるy軸方向における回路基板100の共振周波数すなわち、第2の共振モードの共振周波数:3.2kHzとの差の絶対値よりも大きい場合には、図5aに示すように、外部電極12a,12bをはんだ110a,110bによりランド電極104a,104bに接続する。本実施形態では、交流電圧の周波数f1が1.85kHzよりも高い場合には、外部電極12a,12bをはんだ110a,110bによりランド電極104a,104bに接続する。一方、交流電圧の周波数f1と第1の共振モードの共振周波数との差の絶対値が、交流電圧の周波数f1と第2の共振モードの共振周波数との差の絶対値よりも小さい場合には、図5bに示すように、外部電極12c,12dをはんだ110c,110dによりランド電極104c,104dに接続する。本実施形態では、交流電圧の周波数f1が1.85kHzよりも低い場合には、外部電極12c,12dをはんだ110c,110dによりランド電極104c,104dに接続する。電子部品の製造方法次に、電子部品10の製造方法について説明する。なお、図面は、図1及び図2を援用する。まず、BaTiO3等のセラミック粉末に対して、バインダ及び有機溶剤を加えてボールミルに投入し、湿式調合を行って、セラミックスラリーを得る。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、セラミック層17となるべきセラミックグリーンシートを作製する。セラミック層17となるべきセラミックグリーンシートの厚さは、焼成後のセラミック層の厚さが0.5μm以上10μm以下となる厚さであることが好ましい。なお、セラミック粉末の主成分は、CaTiO3,SrTiO3,CaZrO3等であってもよい。また、セラミック粉末の副成分として、Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、希土類化合物等が添加されていてもよい。次に、セラミック層17となるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法で塗布することにより、コンデンサ導体30,32を形成する。導電性材料からなるペーストは、金属粉末に、有機バインダ及び有機溶剤が加えられたものである。金属粉末は、例えば、Ni、Cu、Ag、Pd、Ag-Pd合金、Au等である。焼成後のコンデンサ導体30,32の厚さは、0.3μm以上2.0μm以下であることが好ましい。次に、セラミック層17となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を得る。この後、未焼成のマザー積層体に対して、プレスを施す。次に、未焼成のマザー積層体を所定寸法にカットして、複数の未焼成の積層体11を得る。この後、積層体11の表面に、バレル研磨加工等の研磨加工を施す。次に、未焼成の積層体11を焼成する。焼成温度は、例えば、1200~1300°Cである。次に、積層体11に外部電極12を形成する。具体的には、公知のディップ法やスリット工法等により、積層体11の表面にCu、Ni、Ag、Pd、Ag-Pd合金、Au等を含有する導電性ペーストを塗布する。そして、下地電極を焼付け、下地電極を形成する。下地電極上には、Niめっき及びSnめっきを施す。これにより、外部電極12が形成される。以上の工程により、電子部品10が完成する。以上のように構成された電子部品10は、回路基板100上に実装される。回路基板100の基板本体102は、例えば、ガラスエポキシ等からなる絶縁体層が複数積層されて構成されている。また、ランド電極104は、Cuからなる下地電極にめっきが施されて構成されている。まず、実装に用いる外部電極12を選択する。次に、選択した外部電極12に対応するランド電極104にはんだペーストを塗布する。次に、底面S2が基板本体102のz軸方向の正方向側の主面と対向するように、ランド電極104上に外部電極12をセットする。この後、リフロー工程を行ってはんだペーストを溶融させた後、はんだペーストを固化させる。これにより、電子部品10が回路基板100上に実装される。なお、はんだペーストには、例えば、Sn-Pb共晶はんだや、Sn-Ag-Cu等の鉛フリーはんだを用いることが可能である。また、はんだ110の代わりに導電性接着剤が用いられてもよい。効果以上の電子部品10及び選択方法によれば、以下に説明するように、鳴きを抑制することができる。より詳細には、電子部品10が実装された回路基板100では、第1の共振モードと第2の共振モードとが発生し得る。具体的には、第1の共振モードとは、図4aに示すように、x軸方向に延在している長辺が撓むように回路基板100が共振するモードである。第1の共振モードの共振周波数は、例えば、500Hzである。第2の共振モードとは、図4bに示すように、y軸方向に延在している短辺が撓むように回路基板100が共振するモードである。第2の共振モードの共振周波数は、例えば、3.2kHzである。そこで、電子部品10では、外部電極12a,12cは、端面S3及び側面S5に設けられ、コンデンサ導体30a~30dに接続されている。また、外部電極12b,12dは、端面S4及び側面S6に設けられ、コンデンサ導体32a~32dに接続されている。これにより、外部電極12a,12bを用いて電子部品10を回路基板100に実装すること、又は、外部電極12c,12dを用いて電子部品10を回路基板100に実装することを選択できる。よって、電子部品10に印加される交流電圧の周波数f1と第1の共振モードの共振周波数500Hzとの差の絶対値が、交流電圧の周波数f1と第2の共振モードの共振周波数3.2kHzとの差の絶対値よりも大きい場合には、図5aに示すように、外部電極12a,12bをはんだ110a,110bによりランド電極104a,104bに接続すればよい。これにより、電子部品10に交流電圧が印加されることによって、第2の共振モードが発生することが抑制される。また、交流電圧の周波数f1と第1の共振モードの共振周波数との差の絶対値が、交流電圧の周波数f1と第2の共振モードの共振周波数との差の絶対値よりも小さい場合には、図5bに示すように、外部電極12c,12dをはんだ110c,110dによりランド電極104c,104dに接続すればよい。これにより、電子部品10に交流電圧が印加されることによって、第1の共振モードが発生することが抑制される。以上より、電子部品10及び選択方法によれば、第1の共振モード及び第2の共振モードの発生が抑制され、鳴きが発生することが抑制される。また、電子部品10及び選択方法によれば、特許文献1に記載の積層セラミックコンデンサの回路基板実装方法のように、2つのコンデンサを用いる必要がないので、回路設計において高い自由度を得ることができる。その他の実施形態なお、本発明に係る電子部品10及び選択方法は、前記実施形態に係る電子部品10及び選択方法に限らずその要旨の範囲内において変更可能である。電子部品10及び選択方法では、図5aに示すように、外部電極12a,12bがランド電極104a,104bに接続されるか、又は、図5bに示すように、外部電極12c,12dがランド電極104c,104dに接続されるかのいずれかが選択されていた。しかしながら、外部電極12a~12dとランド電極104a~104dとの接続の組み合わせはこれに限らない。図6は、その他の実施形態に係る電子部品10が回路基板100に実装された様子を平面視した図である。図6aでは、外部電極12a,12dがランド電極104a,104dと接続されている。図6bでは、外部電極12b,12cがランド電極104b,104cと接続されている。交流電圧の周波数f1が第1の共振モードの共振周波数及び第2の共振モードの共振周波数のいずれにも近い場合には、このような接続形態もあり得る。なお、前記選択方法は、電子部品10及び回路基板100の設計段階において行われてもよい。より詳細には、設計段階において、第1の共振モード及び第2の共振モードの発生が抑制される外部電極12a~12dを選択し、製造時の回路基板100には、選択した外部電極12a~12dに対応するランド電極104a~104dのみを形成してもよい。"