第1の表示モードのときに表示選択信号を出力し、第2の表示モードのときに表示選択信号の出力が停止する表示選択信号出力回路と、画像信号が入力され、入力された前記画像信号をもとに表示データ信号を生成して出力する表示データ信号出力回路と、第1の光検出モードのときにN個Nは2以上の自然数の光検出リセット信号を出力し、第2の光検出モードのときにM個MはNより小さい自然数の光検出リセット信号を出力する光検出リセット信号出力回路と、第1の光検出モードのときにN個の出力選択信号を出力し、第2の光検出モードのときにM個の出力選択信号を出力する出力選択信号出力回路と、光検出リセット信号及び出力選択信号が入力され、前記光検出リセット信号に従ってリセット状態になり、その後入射する光の照度に応じたデータを生成し、前記出力選択信号に従って前記データをデータ信号として出力する光検出回路と、を具備する入出力装置。請求項1において、前記出力選択信号出力回路及び前記光検出リセット信号出力回路は、L個Lは2以上の自然数の第1のパルス信号を出力するシフトレジスタと、それぞれに、前記L個の第1のパルス信号のうち、互いに異なる第1のパルス信号が入力され、且つZ個Zは2以上L以下の自然数のパルス制御信号のいずれか一つが入力され、入力される前記第1のパルス信号及び前記パルス制御信号に従って前記出力選択信号となる第2のパルス信号を出力するL個の論理回路と、を備える入出力装置。表示選択信号出力回路と、画素データ信号出力回路と、光検出選択信号出力回路と、光検出リセット信号及び出力選択信号が入力され、単位期間毎に、前記光検出リセット信号に従ってリセット状態になり、その後入射する光の照度に応じたデータを生成し、前記出力選択信号に従って前記データをデータ信号として出力する光検出回路と、前記光検出回路から順次前記データ信号を読み出す読み出し回路と、を具備する入出力装置の駆動方法であって、第1の光検出モードのときに、前記光検出選択信号出力回路によりN個Nは2以上の自然数の光検出選択信号を出力することと、第2の光検出モードのときに、前記出力選択信号出力回路によりM個MはNより小さい自然数の光検出選択信号を出力することと、を含み、前記第1の光検出モードの場合及び前記第2の光検出モードの場合のそれぞれにおいて、第1の表示モードのときに、前記表示選択信号出力回路により表示選択信号を出力することと、前記第1の光検出モードの場合及び前記第2の光検出モードの場合のそれぞれにおいて、第2の表示モードのときに、前記表示選択信号出力回路による表示選択信号の出力を停止することと、前記第2の光検出モードのときに、連続する複数の期間毎に前記光検出回路により生成されるデータの値に従って前記第2の光検出モードから第1の光検出モードに切り替えることと、前記第1の光検出モードであり、且つ前記第2の表示モードのときに、連続する複数の期間毎に前記光検出回路により生成される前記データの値に従って前記第2の表示モードから前記第1の表示モードに切り替えることと、をさらに含むことを特徴とする入出力装置の駆動方法。従来の入出力装置では、消費電力が高いという問題がある。例えば従来の入出力装置は、表示回路により静止画を表示する場合であっても、画像の書き換えが行われる。よって、不要な画像の書き換えにより、不要な電力が消費される。また、例えば従来の入出力装置は、数msec~数十msecの間隔において、光検出回路により光の照度のデータの読み取り動作が繰り返し行われるため、消費電力が高い。また、従来の入出力装置では、光検出部の一部の光検出回路に入射する光の照度に変化がない場合であっても全ての光検出回路において読み取り動作が行われるため、その分不要な電力が消費される。本発明の一態様では、消費電力を低減することを課題の一つとする。本発明の一態様は、光検出動作を行う第1の光検出モードと、第1の光検出モードより駆動させる光検出回路の数を少なくして光検出を行う第2の光検出モードと、を設け、さらに、表示状態を維持しつつ、表示回路を駆動する回路を停止する表示モードを設け、必要に応じて該モードに切り替えて光検出動作及び表示動作を行うものである。これにより、消費電力の低減を図る。また、本発明の一態様は、光検出動作により生成したデータを用いて、表示モードを切り替えるものである。これにより、実動作を阻害することなく、消費電力の低減を図る。本発明の一態様は、第1の表示モードのときに表示選択信号を出力し、第2の表示モードのときに表示選択信号の出力が停止する表示選択信号出力回路と、画像信号が入力され、入力された画像信号をもとに表示データ信号を生成して出力する表示データ信号出力回路と、第1の光検出モードのときにN個Nは2以上の自然数の光検出リセット信号を出力し、第2の光検出モードのときにM個MはNより小さい自然数の光検出リセット信号を出力する光検出リセット信号出力回路と、第1の光検出モードのときにN個の出力選択信号を出力し、第2の光検出モードのときにM個の出力選択信号を出力する出力選択信号出力回路と、光検出リセット信号及び出力選択信号が入力され、光検出リセット信号に従ってリセット状態になり、その後入射する光の照度に応じたデータを生成し、出力選択信号に従ってデータをデータ信号として出力する光検出回路と、を具備する入出力装置である。なお、上記本発明の一態様において、出力選択信号出力回路が、L個Lは2以上の自然数の第1のパルス信号を出力するシフトレジスタと、それぞれに、L個の第1のパルス信号のうち、互いに異なる第1のパルス信号が入力され、且つZ個Zは2以上L以下の自然数のパルス制御信号のいずれか一つが入力され、入力される第1のパルス信号及びパルス制御信号に従って出力選択信号となる第2のパルス信号を出力するL個の論理回路と、を備えていてもよい。本発明の一態様は、表示選択信号出力回路と、画素データ信号出力回路と、光検出選択信号出力回路と、光検出リセット信号及び出力選択信号が入力され、単位期間毎に、光検出リセット信号に従ってリセット状態になり、その後入射する光の照度に応じたデータを生成し、出力選択信号に従ってデータをデータ信号として出力する光検出回路と、光検出回路から順次データ信号を読み出す読み出し回路と、を具備する入出力装置の駆動方法であって、第1の光検出モードのときに、光検出選択信号出力回路によりN個Nは2以上の自然数の光検出選択信号を出力することと、第2の光検出モードのときに、出力選択信号出力回路によりM個MはNより小さい自然数の光検出選択信号を出力することと、を含み、第1の光検出モードの場合及び第2の光検出モードの場合のそれぞれにおいて、第1の表示モードのときに、表示選択信号出力回路により表示選択信号を出力することと、第1の光検出モードの場合及び第2の光検出モードの場合のそれぞれにおいて、第2の表示モードのときに、表示選択信号出力回路による表示選択信号の出力を停止することと、第2の光検出モードのときに、連続する複数の期間毎に光検出回路により生成されるデータの値に従って第2の光検出モードから第1の光検出モードに切り替えることと、第1の光検出モードであり、且つ第2の表示モードのときに、連続する複数の期間毎に光検出回路により生成されるデータの値に従って第2の表示モードから第1の表示モードに切り替えることと、をさらに含む入出力装置の駆動方法である。本発明の一態様により、光検出回路の駆動状態の異なる複数の光検出モードを選択的に切り替えることができ、また、表示回路の駆動状態の異なる複数の表示モードを選択的に切り替えることができるため、入力操作の利便性を損なわずに使用時の消費電力を低減することができる。本発明を説明するための実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態の内容を互いに置き換えることができる。なお、第1、第2などの序数を用いた用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。実施の形態1本実施の形態では、情報の出力が可能であり、且つ入射する光により情報の入力が可能な入出力装置入出力システムともいうの例について説明する。本実施の形態における入出力装置の例について、図1を用いて説明する。図1は、本実施の形態における入出力装置の例を説明するための図である。まず、本実施の形態における入出力装置の構成例について、図1Aを用いて説明する。図1Aは、実施の形態1における入出力装置の構成例を示す模式図である。図1Aに示す入出力装置は、入出力部I/Oともいう101及び入出力制御部I/OCTLともいう102により構成される。入出力部101では、データの入出力が行われる。入出力制御部102は、入力される信号に応じて入出力部における表示動作及び光データ生成動作を制御する機能を有する。さらに、入出力部101及び入出力制御部102について以下に説明する。入出力部101は、表示選択信号出力回路DSELOUTともいう111と、表示データ信号出力回路DDOUTともいう112と、光検出リセット信号出力回路PRSTOUTともいう113aと、出力選択信号出力回路OSELOUTともいう113bと、ライトユニットLIGHTともいう114と、X個Xは自然数の表示回路DISPともいう115dと、Y個Yは自然数の光検出回路PSともいう115pと、読み出し回路READともいう116と、を含む。表示選択信号出力回路111及び表示データ信号出力回路112は、表示回路駆動部101aに設けられる。表示回路駆動部101aは、表示回路115dを駆動する制御信号を生成する。また、光検出リセット信号出力回路113a、出力選択信号出力回路113b、及び読み出し回路116は、光検出回路駆動部101bに設けられる。光検出回路駆動部101bは、光検出回路115pを駆動する制御信号を生成する。また、表示回路115d及び光検出回路115pは、画素部101cに設けられる。画素部101cは、画像を表示する。また、画素部101cには、データとなる光が入射する。なお、1個以上の表示回路115dにより画素が構成される。また、画素に1個以上の光検出回路115pが含まれてもよい。また、表示回路115dの数が複数である場合、画素部101cにおいて、行列方向に表示回路115dを配置してもよい。また、光検出回路115pの数が複数である場合、画素部101cにおいて、行列方向に光検出回路115pを配置してもよい。表示選択信号出力回路111は、パルス信号である複数の表示選択信号信号DSELともいうを出力する機能を有する。表示選択信号出力回路111は、例えばシフトレジスタを備える。表示選択信号出力回路111は、シフトレジスタからパルス信号を出力させることにより、表示選択信号を出力することができる。表示データ信号出力回路112には、画像を電気信号で表した画像信号が入力される。表示データ信号出力回路112は、入力された画像信号を元に電圧信号である表示データ信号信号DDともいうを生成し、生成した表示データ信号を出力する機能を有する。表示データ信号出力回路112は、例えばトランジスタを備える。なお、入出力装置において、トランジスタは、2つの端子と、印加される電圧により該2つの端子の間に流れる電流を制御する電流制御端子と、を有する。なお、トランジスタに限らず、互いの間に流れる電流が制御される端子を電流端子ともいい、2つの電流端子のそれぞれを第1の電流端子及び第2の電流端子ともいう。また、入出力装置において、トランジスタとしては、例えば電界効果トランジスタを用いることができる。電界効果トランジスタの場合、第1の電流端子は、ソース及びドレインの一方であり、第2の電流端子は、ソース及びドレインの他方であり、電流制御端子は、ゲートである。また、一般的に電圧とは、ある二点間における電位の差電位差ともいうのことをいう。しかし、電圧及び電位の値は、回路図などにおいていずれもボルトVで表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位基準電位ともいうとの電位差を、該一点の電圧として用いる場合がある。表示データ信号出力回路112は、上記トランジスタがオン状態のときに画像信号のデータを表示データ信号として出力することができる。上記トランジスタは、電流制御端子にパルス信号である制御信号を入力することにより制御することができる。なお、表示回路115dの数が複数である場合には、複数のトランジスタを選択的にオン状態又はオフ状態にすることにより、画像信号のデータを複数の表示データ信号として出力してもよい。光検出リセット信号出力回路113aは、パルス信号である光検出リセット信号信号PRSTともいうを出力する機能を有する。光検出リセット信号出力回路113aは、例えばシフトレジスタ及び複数の論理回路を備える。複数の論理回路のそれぞれには、シフトレジスタにより出力される複数のパルス信号のいずれか一つ及び複数のパルス制御信号のいずれか一つが入力される。光検出リセット信号出力回路113aは、シフトレジスタからパルス信号を出力させ、且つシフトレジスタからのパルス信号及びパルス制御信号に従って論理回路からパルス信号を出力させることにより、光検出リセット信号を出力することができる。なお、光検出リセット信号出力回路113aをデコーダにより構成してもよい。出力選択信号出力回路113bは、パルス信号である出力選択信号信号OSELともいうを出力する機能を有する。出力選択信号出力回路113bは、例えばシフトレジスタ及び複数の論理回路を備える。複数の論理回路のそれぞれには、シフトレジスタにより出力される複数のパルス信号のいずれか一つ及び複数のパルス制御信号のいずれか一つが入力される。出力選択信号出力回路113bは、シフトレジスタからパルス信号を出力させ、且つシフトレジスタからのパルス信号及びパルス制御信号に従って論理回路からパルス信号を出力させることにより、出力選択信号を出力することができる。なお、出力選択信号出力回路113bをデコーダにより構成してもよい。ライトユニット114は、光源を備えた発光ユニットである。ライトユニット114は、光源として発光ダイオードを備える。発光ダイオードとしては、例えば白色発光ダイオード、赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードの一つ又は複数を用いることができる。例えば、表示選択信号に従って設定される各期間において、赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードを順次切り替えて発光させてライトユニット114を点滅させることにより、各期間において、フルカラーの画像を表示することができ、且つフルカラーでの被読み取り物の読み取りを行うことができる。また、白色発光ダイオード、赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードの一つ又は複数に加え、赤外線領域例えば光の波長が可視光領域より大きく1000nm以下である領域の波長を有する光を発する発光ダイオード赤外発光ダイオードともいうを用いてもよい。赤外発光ダイオードを用いることにより、入出力装置の置かれる環境下の光の影響を抑制することができる。また、複数の発光ダイオードを選択的に発光させ、ライトユニットの状態を期間毎に変化させ、互いに異なる期間に生成した2つの光データの差分データを生成してもよい。差分データは、入出力装置の置かれる環境下の光の情報を除去されたデータである。上記差分データを用いて、例えば被読み取り物の座標検出処理などを行うことが好ましい。表示回路115dは、ライトユニット114に重畳する。また、表示回路115dには、パルス信号である表示選択信号が入力され、且つ入力された表示選択信号に従って表示データ信号が入力される。表示回路115dは、入力された表示データ信号のデータに応じた表示状態になる機能を有する。表示回路115dは、例えば表示選択トランジスタ及び表示素子を備える。表示選択トランジスタは、表示素子に表示データ信号のデータを入力させるか否かを選択する機能を有する。表示素子は、表示選択トランジスタに従って表示データ信号のデータが入力されることにより、表示データ信号のデータに応じた表示状態になる機能を有する。表示素子としては、例えば液晶素子などを用いることができる。また、液晶素子を備える入出力装置の表示方式としては、TNTwistedNematicモード、IPSInPlaneSwitchingモード、STNSuperTwistedNematicモード、VAVerticalAlignmentモード、ASMAxiallySymmetricalignedMicro-cellモード、OCBOpticallyCompensatedBirefringenceモード、FLCFerroelectricLiquidCrystalモード、AFLCAntiFerroelectricLiquidCrystalモード、MVAMulti-DomainVerticalAlignmentモード、PVAPatternedVerticalAlignmentモード、ASVAdvancedSuperViewモード、又はFFSFringeFieldSwitchingモードなどを用いてもよい。光検出回路115pは、ライトユニット114に重畳する。光検出回路115pには、光検出リセット信号及び出力選択信号が入力される。なお、光検出回路115pの数が複数の場合には、それぞれの光検出回路115pに同じ光検出制御信号が入力されてもよい。これにより、全ての光検出回路が光データを生成するために必要な時間を短くすることができ、光データを生成する際に光検出回路毎に光が入射する時間を長く設定することができる。なお、複数の光検出回路に同じ光検出制御信号を入力する方式をグローバルシャッター方式ともいう。また、赤色用、緑色用、及び青色用の光検出回路115pを設けることもできる。例えば、赤色、緑色、及び青色のカラーフィルタを介してそれぞれの色用の光検出回路115pにより光データを生成し、生成した複数の光データを合成して画像データを生成することにより、フルカラーの画像データを生成することもできる。光検出回路115pは、光検出リセット信号に従ってリセット状態になる。また、光検出回路115pは、光検出制御信号に従って、入射する光の照度に応じた電圧であるデータ光データ又はPDATAともいうを生成する機能を有する。また、光検出回路115pは、出力選択信号に従って、生成した光データを光データ信号として出力する機能を有する。光検出回路115pは、例えば、光電変換素子PCEともいう、光検出リセット選択トランジスタ、光検出制御トランジスタ、増幅トランジスタ、及び出力選択トランジスタを備える。光電変換素子は、光が入射することにより、入射した光の照度に応じて電流光電流ともいうが流れる機能を有する。光検出リセット選択トランジスタの電流制御端子には、光検出リセット信号が入力される。光検出リセット選択トランジスタは、増幅トランジスタの電流制御端子の電圧を、基準値に設定するか否かを選択する機能を有する。光検出制御トランジスタの電流制御端子には、光検出制御信号が入力される。光検出制御トランジスタは、増幅トランジスタの電流制御端子の電圧を、光電変換素子に流れる光電流に応じた値に設定するか否かを制御する機能を有する。出力選択トランジスタの電流制御端子には、出力選択信号が入力される。出力選択トランジスタは、光データ信号として光データを光検出回路115pから出力するか否かを選択する機能を有する。なお、光検出回路115pは、増幅トランジスタの第1の電流端子又は第2の電流端子から、光データを光データ信号として出力する。読み出し回路116は、光データを読み出す光検出回路115pを選択し、選択した光検出回路115pから光データを読み出す機能を有する。読み出し回路116は、例えば選択回路を用いて構成される。例えば、選択回路は、トランジスタを備える。選択回路は、例えば該トランジスタに従って光検出回路115pから光データ信号が入力されることにより光データを読み出すことができる。また、入出力制御部102は、表示制御部DCTLともいう121と、光検出制御部122と、を含む。表示制御部121は、表示選択信号出力回路111及び表示データ信号出力回路112の動作を制御する機能を有する。また、光データにより表示制御部121を制御してもよい。表示制御部121は、例えば入出力制御部102に設けられたマイクロプロセッサを用いて、パルス信号である表示制御信号を生成して出力する。例えば連続する複数の期間において、信号DDの値の変化の絶対値が基準値より大きい場合にパルスplsともいうが発生するように表示制御信号を生成してもよい。また、例えば連続する複数の期間においてそれぞれ生成した光データの値の変化から、被読み取り物の位置、被読み取り物の移動方向、又は被読み取り物の移動速度などのデータを取得し、該データが所定の操作コマンドに該当するデータである場合にパルスが発生するように表示制御信号を生成してもよい。光検出制御部122は、光検出リセット信号出力回路113a、出力選択信号出力回路113b、及び読み出し回路116の動作を制御する機能を有する。光検出制御部122は、例えば入出力制御部102に設けられたマイクロプロセッサを用いて、パルス信号である光検出制御信号を生成して出力する。また、例えば連続する複数の期間においてそれぞれ生成した光データの値の変化から、被読み取り物の位置、被読み取り物の移動方向、又は被読み取り物の移動速度などのデータを取得し、該データが所定の操作コマンドに該当するデータである場合にパルスが発生するように光検出制御信号を生成してもよい。なお、表示制御部121及び光検出制御部122によりライトユニット114を制御してもよい。次に、本実施の形態における入出力装置の駆動方法例として、図1Aに示す入出力装置の駆動方法例について、図1Bを用いて説明する。図1Bは、図1Aに示す入出力装置の駆動方法例を説明するための模式図である。図1Aに示す入出力装置の動作は、図1Bに示すように、第1の光検出モードPDmode1又は通常読み取りモードともいう及び第2の光検出モードPDmode2又は読み取り待機モードともいうに大きく分けられる。第1の光検出モードでは、出力選択信号出力回路113bによりN個Nは2以上の自然数の信号OSELを出力し、光検出リセット信号出力回路113aによりN個の信号PRSTを出力する。N個の信号PRSTの一つ及びN個の信号OSELの一つが入力された光検出回路115pは、信号PRSTに従ってリセット状態になり、その後光データを生成する。さらに、光検出回路115pは、信号OSELに従って光データを光データ信号として出力する。さらに、読み出し回路116は、光検出回路115pから出力された光データを順次読み出す。読み出された光データは、例えば被読み取り物の座標検出又は画像データ生成など、所定の処理に用いられる。さらに、連続する期間において、図1Aに示す入出力装置が繰り返し第1の光検出モードである場合、図1Aに示す入出力装置は、上記第1の光検出モードにおける動作を繰り返し行う。また、第2の光検出モードでは、出力選択信号出力回路113bによりM個MはNより小さい自然数の信号OSELを出力し、光検出リセット信号出力回路113aによりM個の信号PRSTを出力する。M個の信号PRSTの一つ及びM個の信号OSELの一つが入力された光検出回路115pは、信号PRSTに従ってリセット状態になり、その後光データを生成する。さらに、光検出回路115pは、信号OSELに従って光データを光データ信号として出力する。さらに、読み出し回路116は、光検出回路115pから出力された光データを順次読み出す。さらに、連続する複数の期間において、図1Aに示す入出力装置が繰り返し第2の光検出モードである場合、図1Aに示す入出力装置は、上記第2の光検出モードにおける動作を繰り返し行う。なお、図1Aに示す入出力装置が第1の光検出モードのときに、例えば連続する複数の期間において、生成されるそれぞれ光データの値により被読み取り物が検出されない場合、図1Aに示す入出力装置を、第1の光検出モードから第2の光検出モードに切り替える。また、図1Aに示す入出力装置が第2の光検出モードのときに、連続する複数の期間において、生成されるそれぞれの光データの値により、被読み取り物が検出された場合、図1Aに示す入出力装置を、第2の光検出モードから第1の光検出モードに切り替える。また、第1の光検出モード及び第2の光検出モードのそれぞれモードの場合において、図1Aに示す入出力装置の動作は、図1Bに示すように、第1の表示モードDmode1ともいう及び第2の表示モードDmode2ともいうに分けられる。第1の表示モードでは、表示選択信号出力回路111により信号DSELを出力し、表示データ信号出力回路112により信号DDを出力する。信号DSELが入力された表示回路115dには、信号DSELに従って、信号DDが入力される。信号DDが入力された表示回路115dは、信号DDのデータに応じた表示状態になる。すなわち、表示回路115dに表示データが書き込まれた状態書き込み状態ともいうになる。表示データが書き込まれた表示回路115dは、保持状態になり、入力された信号DDのデータに応じた表示状態を維持する。なお、表示状態を維持するとは、表示状態の変化が一定の範囲より大きくならないように保持することをいう。上記一定の範囲は、適宜設定される範囲であり、例えば使用者が表示画像を閲覧する場合に、同じ表示画像であると認識できる表示状態の範囲に設定することが好ましい。さらに、連続する期間において、図1Aに示す入出力装置が繰り返し第1の表示モードである場合、図1Aに示す入出力装置は、上記第1の表示モードにおける動作を繰り返し行う。また、第2の表示モードでは、表示選択信号出力回路111による信号DSELの出力を停止する。このとき、表示データ信号出力回路112による信号DDの出力を停止してもよい。表示データ信号出力回路112による信号DDの出力を停止することにより入出力装置の消費電力を低減することができる。このとき、表示回路115dには、信号DSELが入力されないため、表示回路115dは、引き続き保持状態を維持し、すでに入力された信号DDのデータに応じた表示状態を引き続き維持する。さらに、連続する複数の期間において、図1Aに示す入出力装置が繰り返し第2の表示モードである場合、図1Aに示す入出力装置は、上記第2の表示モードにおける動作を繰り返し行う。なお、図1Aに示す入出力装置が第1の表示モードのときに、例えば連続する複数の期間において、入力される表示データ信号のデータの値の変化が無い、若しくは変化の絶対値が基準値より小さい場合、図1Aに示す入出力装置を、第1の表示モードから第2の表示モードに切り替える。連続する複数の期間において、入力される表示データ信号のデータの値の変化が無い、若しくは変化の絶対値が基準値より小さい場合、画素部101cに表示される画像は、静止画である。また、図1Aに示す入出力装置が第2の表示モードのときに、例えば連続する複数の期間において、入力される表示データ信号のデータの値が変化、若しくは変化の絶対値が基準値より大きい場合、図1Aに示す入出力装置を、第2の表示モードから第1の表示モードに切り替える。連続する複数の期間において、入力される表示データ信号のデータの値が変化、若しくは変化の絶対値が基準値より大きい場合、画素部101cに表示される画像は、動画である。また、図1Aに示す入出力装置が第2の表示モードのときに、例えば連続する複数の期間において、表示状態の変化が一定の範囲より大きくなってしまった場合、図1Aに示す入出力装置を、第2の表示モードから第1の表示モードに切り替え、表示状態を直前の書き込み状態と同じ状態にリフレッシュさせてもよい。また、図1Aに示す入出力装置が第1の光検出モードであり、且つ第2の表示モードのときに、例えば連続する複数の期間において、生成される光データの値により、被読み取り物が検出された場合、図1Aに示す入出力装置を、第2の表示モードから第1の表示モードに切り替える。以上が図1Aに示す入出力装置の駆動方法例である。さらに、本実施の形態における入出力装置の機能例について、図2を用いて説明する。図2は、本実施の形態における入出力装置の機能例を説明するための模式図である。例えば、図2Aに示すように、画素部161に三角形163aを含む画像162が表示されているとする。このとき、入出力装置は、第2の光検出モードであり、且つ第2の表示モードである。さらに、図2Bに示すように、例えば指などの被読み取り物163を画素部161における位置164aに重畳させる。このとき、位置164aにおける光データの値の変化が光検出モードを切り替えるコマンドを実行するための変化と判定された場合に、入出力装置は、第1の光検出モードに切り替わる。また、このとき入出力装置は、第2の表示モードのままである。さらに、図2Bに示すように、被読み取り物163を位置164aから位置164bに移動させる。この被読み取り物163の移動が、表示モードを切り替えるコマンドを実行するための変化と判定された場合に、入出力装置は、第1の表示モードに切り替わる。また、このとき、入出力装置は、第1の光検出モードのままである。なお、このとき図2Bに示すように、画像162を、例えば紙による書物においてページがめくれるように、三角形163aを含む画像が別の画像に切り替わる動画としてもよい。図2Bに示す動作により、図2Cに示すように、画像162が三角形163aを含む画像から、例えば四角形163bを含む画像に切り替えることができる。さらに、画素部161から被読み取り物163を重畳させずに、一定期間が経過すると、入出力装置が再び第2の光検出モードになり、さらに一定期間が経過すると第2の表示モードになる。図1及び図2を用いて説明したように、本実施の形態における入出力装置の一例は、全ての光検出回路に光検出回路を駆動させるための信号を出力する第1の光検出モード及び一部の光検出回路に光検出回路を駆動させるための信号を出力する第2の光検出モードを切り替える構成である。上記構成にすることにより、例えば精度の高い光検出が不要な期間など、必要に応じて駆動させる光検出回路の数を低減することができる。さらに、本実施の形態における入出力装置の一例は、連続する複数の期間において、生成される光データの値に従って第1の光検出モード及び第2の光検出モードを切り替える構成である。上記構成にすることにより、例えばユーザーが必要に応じて入出力装置の光検出モードを切り替えることができる。さらに、本実施の形態における入出力装置の一例は、表示回路に表示回路を駆動させるための信号を出力する第1の表示モード及び表示回路への表示回路を駆動させるための信号の出力を停止する第2の表示モードを切り替える構成である。上記構成にすることにより、表示回路では、画像の表示を維持しつつ、例えば表示データの書き込みが不要な期間など、必要に応じて表示回路に信号を出力するための駆動回路を停止させることができる。さらに、本実施の形態における入出力装置の一例は、連続する複数の期間において、生成される光データの値に従って第1の表示モード及び第2の表示モードを切り替える構成である。上記構成にすることにより、例えばユーザーが必要に応じて入出力装置の表示モードを切り替えることができる。よって、入力操作の利便性を損なわずに入出力装置の消費電力を低減することができる。実施の形態2本実施の形態では、上記実施の形態の入出力装置における出力選択信号出力回路又は光検出リセット信号出力回路として適用可能なパルス信号出力回路の例について説明する。本実施の形態におけるパルス信号出力回路の例について、図3を用いて説明する。図3は、本実施の形態におけるパルス信号出力回路の例を説明するための図である。まず、本実施の形態におけるパルス信号出力回路の構成例について、図3Aを用いて説明する。図3Aは、本実施の形態におけるパルス信号出力回路の構成例を示すブロック図である。図3Aに示すパルス信号出力回路は、シフトレジスタSRともいう201と、L個Lは2以上の自然数の論理回路論理回路202_1乃至論理回路202_Lと、を備える。シフトレジスタ201には、パルス信号であるスタート信号SP信号SPともいう及びクロック信号信号CLKともいうが入力される。なお、クロック信号は、複数でもよい。シフトレジスタ201は、L個のパルス信号SROUT信号SROUT_1乃至信号SROUT_Lを出力する機能を有する。論理回路202_1乃至論理回路202_Lのそれぞれには、信号SROUT_1乃至信号SROUT_Lのうち、互いに異なる信号が入力される。さらに、論理回路202_1乃至論理回路202_Lのそれぞれには、パルス制御信号PWC_1信号PWC_1ともいう乃至パルス制御信号PWC_ZZは2以上L以下の自然数信号PWC_Zともいうのうちの一つが入力される。信号PWC_1乃至信号PWC_Zのそれぞれは、パルス信号である。また、信号PWC_1乃至信号PWC_Zは、互いにパルスのタイミングが異なり、信号PWC_1乃至信号PWC_Zの順にパルスが発生する。例えば、図3Aに示すように、論理回路202_1には、信号SROUT_1及び信号PWC_1が入力され、論理回路202_JJは2以上L-1未満の自然数には、信号SROUT_J及び信号PWC_Zが入力され、論理回路202_KKはJより大きくL未満の自然数には、信号SROUT_K及び信号PWC_1が入力され、論理回路202_Lには、信号SROUT_L及び信号PWC_Zが入力される。さらに、論理回路202_1乃至論理回路202_Lのそれぞれは、入力されるパルス信号SROUT及びパルス制御信号に従ってパルス信号SIG信号SIGともいうを出力する機能を有する。例えば、論理回路202_1は、信号SIG_1を出力し、論理回路202_Jは、信号SIG_Jを出力し、論理回路202_Kは、信号SIG_Kを出力し、論理回路202_Lは、信号SIG_Lを出力する。論理回路202_1乃至論理回路202_Lのそれぞれとしては、例えばANDゲート又はORゲートなどの論理回路を用いることができる。次に、図3Aに示す駆動方法例について、図3B及び図3Cを用いて説明する。図3B及び図3Cは、図3Aに示すパルス信号出力回路の駆動方法例を説明するためのタイミングチャートである。図3Aに示すパルス信号出力回路の動作は、第1の光検出モード及び第2の光検出モードに分けられる。第1の光検出モードでは、図3Bに示すように、単位期間例えば期間F_1乃至期間F_WWは2以上の自然数毎に、信号SPのパルスがシフトレジスタ201に入力される。信号SPのパルスが入力されると、シフトレジスタ201は、信号SROUT_1乃至信号SROUT_Lにおいて、順次パルスを出力する。なお、単位期間を表示動作におけるフレーム期間と同じにしてもよい。さらに、論理回路202_1乃至論理回路202_Lのそれぞれには、パルス制御信号PWC_1乃至パルス制御信号PWC_Zのいずれか一つのパルスが入力される。例えば、論理回路202_1乃至論理回路202_Lのそれぞれは、入力されているパルス制御信号においてパルスが入力され、且つ入力されているパルス信号SROUTにおいてパルスが入力されたときに、信号SIG_1乃至信号SIG_Lにおいてパルスを順次出力する。例えば、図3Bに示すように、期間F_1のあるタイミングにおいて、信号SROUT_1のパルス及び信号PWC_1のパルスが論理回路202_1に入力される。このとき論理回路202_1の信号SIG_1においてパルスが出力される。また、期間F_1の別のタイミングにおいて、信号SROUT_Lのパルス及び信号PWC_Zのパルスが論理回路202_Lに入力される。このとき、論理回路202_Lの信号SIG_Lにおいてパルスが出力される。また、第2の光検出モードでは、信号PWC_1乃至信号PWC_Zのうち、1個以上Z個未満のパルス制御信号を、論理回路に出力することを停止する。例えば、図3Cでは、単位期間毎に、出力を停止するパルス制御信号の種類を切り替えながら、残りのパルス制御信号を論理回路に出力する。このとき、単位期間毎に、パルス制御信号が入力される論理回路は、入力されているパルス制御信号においてパルスが入力され、且つ入力されているパルス信号SROUTにおいてパルスが入力されたときに、信号SIGにおいてパルスを順次出力する。例えば、図3Cに示すように、期間F_1のあるタイミングにおいて、信号SROUT_1のパルス及び信号PWC_1のパルスが論理回路202_1に入力される。このとき論理回路202_1の信号SIG_1においてパルスが出力される。また、期間F_1において、他のパルス制御信号は入力されず、他の信号SIGにおいてパルスが出力されない。また、期間F_Wのあるタイミングにおいて、信号SROUT_Lのパルス及び信号PWC_Zのパルスが論理回路202_Lに入力される。このとき、論理回路202_Lの信号SIG_Lにおいてパルスが出力される。また、期間F_Wにおいて、他のパルス制御信号は入力されず、他の信号SIGにおいてパルスが出力されない。図3を用いて説明したように、本実施の形態のパルス信号出力回路の一例は、シフトレジスタ及び論理回路を備え、論理回路によりシフトレジスタからの出力信号及びパルス制御信号に従ってパルス信号を生成して出力する構成である。上記構成にすることにより、パルス制御信号の入出力を制御するのみで選択的に出力するパルス信号の数を制御することができるため、光検出リセット信号出力回路及び出力選択信号出力回路の構成を簡略にすることができる。実施の形態3本実施の形態では、上記実施の形態の入出力装置における出力選択信号出力回路及び表示データ信号出力回路に適用可能なシフトレジスタの一例について説明する。本実施の形態のシフトレジスタの一例は、複数の順序回路FFともいうを用いて構成される複数段の順序回路を備える。さらに、複数の順序回路のそれぞれについて、図4を用いて説明する。図4は、本実施の形態のシフトレジスタにおける順序回路を説明するための図である。まず、順序回路の回路構成例について、図4Aを用いて説明する。図4Aは、順序回路の回路構成例を示す回路図である。図4Aに示す順序回路には、セット信号ST、リセット信号RE、クロック信号CK1、クロック信号CK2、及びクロック信号CK3が入力される。また、順序回路は、信号OUT1及び信号OUT2を出力する機能を有する。なお、本実施の形態のシフトレジスタにおける信号としては、例えば電圧を用いた信号を用いることができる。電圧を用いた信号電圧信号ともいうとしては、少なくとも第1の電圧及び第2の電圧となるアナログ信号又はデジタル信号を用いることができる。例えばクロック信号などの2値のデジタル信号は、ローレベル及びハイレベルになることにより、第1の電圧ローレベルの電圧及び第2の電圧ハイレベルの電圧となる信号である。また、ハイレベルの電圧及びローレベルの電圧は、それぞれ一定値であることが好ましい。しかし電子回路では、例えばノイズなどの影響があるため、ハイレベルの電圧及びローレベルの電圧は、一定値ではなく、それぞれ実質的に同等とみなすことができる一定の範囲内の値であればよい。クロック信号CK2は、クロック信号CK1から1/4周期遅れている。クロック信号CK3は、クロック信号CK2から1/4周期遅れている。また、図4Aに示す順序回路は、トランジスタ301aと、トランジスタ301bと、トランジスタ301cと、トランジスタ301dと、トランジスタ301eと、トランジスタ301fと、トランジスタ301gと、トランジスタ301hと、トランジスタ301iと、トランジスタ301jと、トランジスタ301kと、を備える。トランジスタ301aのソース及びドレインの一方には、電圧Vaが入力され、トランジスタ301aのゲートには、セット信号STが入力される。トランジスタ301bのソース及びドレインの一方は、トランジスタ301aのソース及びドレインの他方に電気的に接続され、トランジスタ301bのソース及びドレインの他方には、電圧Vbが入力される。トランジスタ301cのソース及びドレインの一方は、トランジスタ301aのソース及びドレインの他方に電気的に接続され、トランジスタ301cのゲートには、電圧Vaが入力される。トランジスタ301dのソース及びドレインの一方には、電圧Vaが入力され、トランジスタ301dのゲートには、クロック信号CK3が入力される。トランジスタ301eのソース及びドレインの一方は、トランジスタ301dのソース及びドレインの他方に電気的に接続され、トランジスタ301eのソース及びドレインの他方は、トランジスタ301bのゲートに電気的に接続され、トランジスタ301eのゲートには、クロック信号CK2が入力される。トランジスタ301fのソース及びドレインの一方には、電圧Vaが入力され、トランジスタ301fのゲートには、リセット信号REが入力される。トランジスタ301gのソース及びドレインの一方は、トランジスタ301bのゲート並びにトランジスタ301fのソース及びドレインの他方に電気的に接続され、トランジスタ301gのソース及びドレインの他方には、電圧Vbが入力され、トランジスタ301gのゲートには、セット信号STが入力される。トランジスタ301hのソース及びドレインの一方には、クロック信号CK1が入力され、トランジスタ301hのゲートは、トランジスタ301cのソース及びドレインの他方に電気的に接続される。トランジスタ301iのソース及びドレインの一方は、トランジスタ301hのソース及びドレインの他方に電気的に接続され、トランジスタ301iのソース及びドレインの他方には、電圧Vbが入力され、トランジスタ301iのゲートは、トランジスタ301bのゲートに電気的に接続される。トランジスタ301jのソース及びドレインの一方には、クロック信号CK1が入力され、トランジスタ301jのゲートは、トランジスタ301cのソース及びドレインの他方に電気的に接続される。トランジスタ301kのソース及びドレインの一方は、トランジスタ301jのソース及びドレインの他方に電気的に接続され、トランジスタ301kのソース及びドレインの他方には、電圧Vbが入力され、トランジスタ301kのゲートは、トランジスタ301bのゲートに電気的に接続される。なお、電圧Va及び電圧Vbの一方は、高電源電圧Vddであり、電圧Va及び電圧Vbの他方は、低電源電圧Vssである。高電源電圧Vddは、相対的に低電源電圧Vssより高い値の電圧であり、低電源電圧Vssは、相対的に高電源電圧Vddより低い値の電圧である。電圧Va及び電圧Vbの値は、例えばトランジスタの極性などにより互いに入れ替わる場合がある。また、電圧Va及び電圧Vbの差が電源電圧となる。また、図4Bにおいて、トランジスタ301bのゲートと、トランジスタ301eのソース及びドレインの他方と、トランジスタ301fのソース及びドレインの他方と、トランジスタ301gのソース及びドレインの一方と、トランジスタ301iのゲートと、トランジスタ301kのゲートとの接続箇所をノードNAともいう。また、トランジスタ301aのソース及びドレインの他方と、トランジスタ301bのソース及びドレインの一方と、トランジスタ301cのソース及びドレインの一方との接続箇所をノードNBともいう。また、トランジスタ301cのソース及びドレインの他方と、トランジスタ301hのゲートと、トランジスタ301jのゲートとの接続箇所をノードNCともいう。また、トランジスタ301hのソース及びドレインの他方と、トランジスタ301iのソース及びドレインの一方との接続箇所をノードNDともいう。また、トランジスタ301jのソース及びドレインの他方と、トランジスタ301kのソース及びドレインの一方との接続箇所をノードNEともいう。図4Aに示す順序回路は、ノードNDの電圧を信号OUT1として出力し、ノードNEの電圧を信号OUT2として出力する。また、トランジスタ301a乃至トランジスタ301kのそれぞれを同一の導電型にすることができる。また、トランジスタ301a乃至トランジスタ301kとしては、例えばチャネルが形成され、元素周期表における第14族の半導体シリコンなどを用いた半導体層を含むトランジスタ又は酸化物半導体層を含むトランジスタを用いることができる。さらに、図4Aに示す順序回路の動作例について、図4Bを用いて説明する。図4Bは、図4Aに示す順序回路の動作例を説明するためのタイミングチャートである。なお、一例として図4Aに示す順序回路におけるトランジスタ301a乃至トランジスタ301kのそれぞれを、全てN型の導電型とし、トランジスタ301h及びトランジスタ301jの閾値電圧を同じ電圧Vthとし、電圧Vaとして高電源電圧Vddが入力され、電圧Vbとして低電源電圧Vssが入力されるものとする。図4Aに示す順序回路は、まず、期間302及び期間303の間にセット信号STのパルスが入力されることによりセット状態になり、期間303に、例えばトランジスタ301gがオン状態になることにより、ノードNAの電圧が電圧Vbと同等の値になり、トランジスタ301i及びトランジスタ301kがオフ状態になる。また、期間303にトランジスタ301a及びトランジスタ301cがオン状態になり、トランジスタ301bがオフ状態になり、期間304にトランジスタ301aがオフ状態になる。そのため、期間303及び期間304の間に、トランジスタ301h及びトランジスタ301jのそれぞれのゲートとソース及びドレインの他方との間に生じる寄生容量による容量結合により、ノードNCの電圧が電圧Vaと電圧Vthの和よりもさらに大きい値、すなわち、VaVthVxまで上昇し、トランジスタ301h及びトランジスタ301jがオン状態になる。これにより、図4Aに示す順序回路は、期間303及び期間304の間、信号OUT1及び信号OUT2においてパルスを出力する。その後、図4Aに示す順序回路は、期間305及び期間306の間にリセット信号REのパルスが入力されることにより、リセット状態になり、期間305に、例えばトランジスタ301fがオン状態になることにより、ノードNAの電圧が電圧Vaと同等の値になり、トランジスタ301i及びトランジスタ301kがオン状態になる。また、期間305にクロック信号CK2及びクロック信号CK3によりトランジスタ301d及びトランジスタ301eがオン状態になることにより、ノードNCの電圧が電圧Vbと同等の値になり、トランジスタ301h及びトランジスタ301jがオフ状態になる。よって、期間305及び期間306の間、信号OUT1及び信号OUT2がローレベルになる。以上が図4Aに示す順序回路の動作例である。図4Bを用いて説明したように、図4Aに示す順序回路は、セット信号が入力されることにより、セット状態になり、信号OUT1及び信号OUT2においてパルスを出力し、その後リセット信号が入力されることにより、リセット状態になり、信号OUT1及び信号OUT2がローレベルになる。さらに、図4Aに示す順序回路を用いて構成されるシフトレジスタの例について、図5を用いて説明する。図5は、本実施の形態におけるシフトレジスタの例を示す図である。まず、図4Aに示す順序回路を用いて構成されるシフトレジスタの構成例について、図5Aを用いて説明する。図5Aは、本実施の形態におけるシフトレジスタの構成例を示すブロック図である。図5Aに示すシフトレジスタは、P個Pは3以上の自然数の図4Aに示す順序回路順序回路300_1乃至順序回路300_Pを用いて構成されるP段の順序回路を備える。また、図5Aに示すシフトレジスタには、スタート信号としてスタート信号SPが入力され、クロック信号として、クロック信号CLK1、クロック信号CLK2、クロック信号CLK3、及びクロック信号CLK4が入力される。クロック信号CLK2は、CLK1から1/4周期遅れている。クロック信号CLK3は、CLK2から1/4周期遅れている。クロック信号CLK4は、CLK3から1/4周期遅れている。なお、各順序回路におけるクロック信号CK1、クロック信号CK2、及びクロック信号CK3としては、例えばクロック信号CLK1乃至クロック信号CLK4のうちのいずれか3つのクロック信号を用いることできる。なお、互いに隣り合う段の順序回路には同じ組み合わせのクロック信号が入力されないものとする。複数のクロック信号を用いることにより、シフトレジスタにおける信号の出力動作の速度を向上させることができる。また、1段目の順序回路300_1におけるトランジスタ301aのゲート及びトランジスタ301gのゲートには、セット信号STとして、スタート信号SPが入力される。また、H2段目HはP-2以下の自然数の順序回路300_H2におけるトランジスタ301aのゲート及びトランジスタ301gのゲートは、H1段目の順序回路300_H1におけるトランジスタ301hのソース及びドレインの他方に電気的に接続される。このとき順序回路300_H1における信号OUT1が順序回路300_H2におけるセット信号STとなる。また、U段目Uは3以上P以下の自然数の順序回路300_Uにおけるトランジスタ301hのソース及びドレインの他方は、U-2段目の順序回路300_U-2におけるトランジスタ301fのゲートに電気的に接続される。このとき、順序回路300_Uにおける信号OUT1が順序回路300_U-2のリセット信号REとなる。また、P-1段目の順序回路300_P-1におけるトランジスタ301fのゲートには、リセット信号として信号RP1が入力される。なお、P-1段目の順序回路300_P-1から出力される信号OUT2は、他の回路を動作させるために用いなくてもよい。また、P段目の順序回路300_Pにおけるトランジスタ301fのゲートには、リセット信号として信号RP2が入力される。なお、P段目の順序回路300_Pから出力される信号OUT2は、他の回路を動作させるために用いなくてもよい。さらに、図5Aに示すシフトレジスタの駆動方法例について、図5Bを用いて説明する。図5Bは、図5Aに示すシフトレジスタの駆動方法例を説明するためのタイミングチャートである。図5Aに示すシフトレジスタの動作は、第1の表示モード及び第2の表示モードに分けられる。まず、一例として第1の表示モードのときの動作について説明する。このとき、図5Bの期間311に示すように、スタート信号SP、電源電圧Vp、及びクロック信号CLK1乃至クロック信号CLK4がシフトレジスタに入力され、スタート信号SPのパルスが1段目の順序回路300_1に入力されることにより、クロック信号CLK1乃至クロック信号CLK4に従って、1段目の順序回路300_1の信号OUT1及び信号OUT2乃至P段目の順序回路300_Pの信号OUT1及び信号OUT2において、順にパルスを出力する。つまり1段目の順序回路300_1の信号OUT1及び信号OUT2乃至P段目の順序回路300_Pの信号OUT1及び信号OUT2を出力する。次に、第1の表示モードから第2の表示モードになるときの動作について説明する。このとき、図5Bの期間312に示すように、シフトレジスタへの電源電圧Vp、クロック信号CLK1乃至クロック信号CLK4、及びスタート信号SPの出力を停止する。このとき、まず、シフトレジスタへのスタート信号SPの出力を停止し、シフトレジスタへのクロック信号CLK1の出力を停止し、シフトレジスタへのクロック信号CLK2の出力を停止し、シフトレジスタへのクロック信号CLK3の出力を停止し、シフトレジスタへのクロック信号CLK4の出力を停止し、シフトレジスタへの電源電圧Vpの出力を停止することにより、シフトレジスタによる信号の出力を停止するときのシフトレジスタの誤動作を抑制することができる。シフトレジスタへの電源電圧Vp、クロック信号CLK1乃至クロック信号CLK4、及びスタート信号SPの出力を停止すると、1段目の順序回路300_1の信号OUT1及び信号OUT2乃至P段目の順序回路300_Pの信号OUT1及び信号OUT2において、パルスの出力が停止する。つまり1段目の順序回路300_1の信号OUT1及び信号OUT2乃至P段目の順序回路300_Pの信号OUT1及び信号OUT2の出力が停止する。よって、入出力装置が第2の表示モードになる。さらにシフトレジスタにおける信号の出力を停止させた後に、シフトレジスタにおける信号の出力を再開させる場合には、図5Bの期間313に示すように、シフトレジスタへのスタート信号SP、クロック信号CLK1乃至クロック信号CLK4、及び電源電圧Vpの出力を再開する。このとき、まずシフトレジスタへの電源電圧Vpの出力を再開し、シフトレジスタへのクロック信号CLK1の出力を再開し、シフトレジスタへのクロック信号CLK2の出力を再開し、シフトレジスタへのクロック信号CLK3の出力を再開し、シフトレジスタへのクロック信号CLK4の出力を再開し、スタート信号SPの出力を再開する。さらにこのとき、クロック信号CLK1乃至クロック信号CLK4が出力される配線に高電源電圧Vddを印加した後にクロック信号CLK1乃至クロック信号CLK4を出力することが好ましい。シフトレジスタへのスタート信号SP、クロック信号CLK1乃至クロック信号CLK4、及び電源電圧Vpの出力を再開し、スタート信号SPのパルスが1段目の順序回路300_1に入力されることにより、クロック信号CLK1乃至クロック信号CLK4に従って、1段目の順序回路300_1の信号OUT1及び信号OUT2乃至P段目の順序回路300_Pの信号OUT1及び信号OUT2において、順にパルスを出力する。つまり、1段目の順序回路300_1の信号OUT1及び信号OUT2乃至P段目の順序回路300_Pの信号OUT1及び信号OUT2の出力が再開する。よって、入出力装置は第1の表示モードになる。図4及び図5を用いて説明したように、本実施の形態のシフトレジスタは、複数段の順序回路を用いて構成され、複数の順序回路のそれぞれは、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、を有し、第1のトランジスタは、ゲートにセット信号が入力され、セット信号に従って第2のトランジスタをオン状態にするか否かを制御する機能を有し、第2のトランジスタは、ソース及びドレインの一方にクロック信号が入力され、順序回路の出力信号の電圧をクロック信号の電圧に応じた値にするか否かを制御する機能を有し、第3のトランジスタは、ゲートにリセット信号が入力され、リセット信号に従って第2のトランジスタをオフ状態にするか否かを制御する機能を有する構成である。上記構成にすることにより、シフトレジスタの信号の出力を容易に停止することができる。また、本実施の形態のシフトレジスタを用いて、上記実施の形態の入出力装置における表示選択信号出力回路を構成することができる。よって、表示選択信号の出力を停止する期間を設けることができる。また、上記構成にすることにより、シフトレジスタへのスタート信号、クロック信号、及び電源電圧の出力を停止することにより、シフトレジスタにおける信号の出力を停止し、表示選択信号の出力を停止させることができる。また、本実施の形態のシフトレジスタを用いて、上記実施の形態の入出力装置における表示データ信号出力回路を構成することができる。よって、表示データ信号の出力を停止する期間を設けることもできる。また、上記構成にすることにより、シフトレジスタへのスタート信号、クロック信号、及び電源電圧の出力を停止することにより、シフトレジスタにおける信号の出力を停止し、表示データ信号の出力を停止させることができる。実施の形態4本実施の形態では、上記実施の形態の入出力装置における光検出回路の例について説明する。本実施の形態における光検出回路の例について、図6を用いて説明する。図6は、本実施の形態における光検出回路の例を説明するための図である。まず、本実施の形態の光検出回路の構成例について、図6A乃至図6Cを用いて説明する。図6A乃至図6Cは、本実施の形態における光検出回路の構成例を示す図である。図6Aに示す光検出回路は、光電変換素子131aと、トランジスタ132aと、トランジスタ133aと、を備える。なお、図6Aに示す光検出回路において、トランジスタ132a及びトランジスタ133aは、電界効果トランジスタである。光電変換素子131aは、第1の電流端子及び第2の電流端子を有し、光電変換素子131aの第1の電流端子には、信号PRSTが入力される。トランジスタ132aのゲートは、光電変換素子131aの第2の電流端子に電気的に接続される。トランジスタ133aのソース及びドレインの一方は、トランジスタ132aのソース及びドレインの一方に電気的に接続され、トランジスタ133aのゲートには、信号OSELが入力される。なお、トランジスタ132aのソース及びドレインの他方、並びにトランジスタ133aのソース及びドレインの他方のうちの一方には、電圧Vaが入力される。さらに、図6Aに示す光検出回路は、トランジスタ132aのソース及びドレインの他方、並びにトランジスタ133aのソース及びドレインの他方のうちの他方から光データを光データ信号として出力する。図6Bに示す光検出回路は、光電変換素子131bと、トランジスタ132bと、トランジスタ133bと、トランジスタ134と、トランジスタ135と、を備える。なお、図6Bに示す光検出回路において、トランジスタ132b、トランジスタ133b、トランジスタ134、及びトランジスタ135は、電界効果トランジスタである。光電変換素子131bは、第1の電流端子及び第2の電流端子を有し、光電変換素子131bの第1の電流端子には、電圧Vbが入力される。トランジスタ134のソース及びドレインの一方は、光電変換素子131bの第2の電流端子に電気的に接続され、トランジスタ134のゲートには、光検出制御信号信号PCTLともいうが入力される。光検出制御信号は、パルス信号である。トランジスタ132bのゲートは、トランジスタ134のソース及びドレインの他方に電気的に接続される。トランジスタ135のソース及びドレインの一方には、電圧Vaが入力され、トランジスタ135のソース及びドレインの他方は、トランジスタ134のソース及びドレインの他方に電気的に接続され、トランジスタ135のゲートには、信号PRSTが入力される。トランジスタ133bのソース及びドレインの一方は、トランジスタ132bのソース及びドレインの一方に電気的に接続され、トランジスタ133bのゲートには、信号OSELが入力される。なお、トランジスタ132bのソース及びドレインの他方、並びにトランジスタ133bのソース及びドレインの他方のうちの一方には、電圧Vaが入力される。また、図6Bに示す光検出回路は、トランジスタ132bのソース及びドレインの他方、並びにトランジスタ133bのソース及びドレインの他方のうちの他方から光データを光データ信号として出力する。なお、図6Bに示す光検出回路を複数具備する場合、全ての光検出回路に同じ光検出制御信号を入力することもできる。全ての光検出回路に同じ光検出制御信号を入力して光データを生成する駆動方式をグローバルシャッター方式ともいう。図6Cに示す光検出回路は、光電変換素子131cと、トランジスタ132cと、容量素子136と、を備える。光電変換素子131cは、第1の電流端子及び第2の電流端子を有し、光電変換素子131cの第1の電流端子には、信号PRSTが入力される。容量素子136は、第1の容量電極及び第2の容量電極を有し、容量素子136の第1の容量電極には、信号OSELが入力され、容量素子136の第2の容量電極は、光電変換素子131cの第2の電流端子に電気的に接続される。トランジスタ132cのソース及びドレインの一方には、電圧Vaが入力され、トランジスタ132cのゲートは、光電変換素子131cの第2の電流端子に電気的に接続される。なお、図6Cに示す光検出回路は、トランジスタ132cのソース及びドレインの他方から光データを光データ信号として出力する。さらに、図6A乃至図6Cに示す光検出回路の各構成要素について説明する。光電変換素子131a乃至光電変換素子131cとしては、例えばフォトダイオード又はフォトトランジスタなどを用いることができる。フォトダイオードの場合、フォトダイオードのアノード及びカソードの一方が光電変換素子の第1の電流端子に相当し、フォトダイオードのアノード及びカソードの他方が光電変換素子の第2の電流端子に相当し、フォトトランジスタの場合、フォトトランジスタのソース及びドレインの一方が光電変換素子の第1の電流端子に相当し、フォトトランジスタのソース及びドレインの他方が光電変換素子の第2の電流端子に相当する。トランジスタ132a乃至トランジスタ132cは、増幅トランジスタとしての機能を有する。トランジスタ134は、光検出制御トランジスタとしての機能を有する。光検出制御トランジスタは、増幅トランジスタのゲートの電圧を、光電変換素子に流れる光電流に応じた値に設定するか否かを制御する機能を有する。なお、本実施の形態の光検出回路では、トランジスタ134を必ずしも設けなくてもよいが、トランジスタ134を設けることにより、トランジスタ132bのゲートが浮遊状態のときに、一定期間トランジスタ132bのゲートの電圧の値を維持することができる。トランジスタ135は、光検出リセット選択トランジスタとしての機能を有する。光検出リセット選択トランジスタは、増幅トランジスタのゲートの電圧を、基準値に設定するか否かを選択する機能を有する。トランジスタ133a及びトランジスタ133bは、出力選択トランジスタとしての機能を有する。なお、トランジスタ132a、トランジスタ132b、トランジスタ133a、トランジスタ133b、トランジスタ134、及びトランジスタ135としては、例えばチャネルが形成され、元素周期表における第14族の半導体シリコンなどを含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。例えば、上記酸化物半導体層を含むトランジスタを用いることにより、トランジスタ132a、トランジスタ132b、トランジスタ133a、トランジスタ133b、トランジスタ134、及びトランジスタ135のリーク電流によるゲートの電圧の変動を抑制することができる。次に、図6A乃至図6Cに示す光検出回路の駆動方法例について説明する。まず、図6Aに示す光検出回路の駆動方法例について、図6Dを用いて説明する。図6Dは、図6Aに示す光検出回路の駆動方法の一例を説明するためのタイミングチャートであり、信号PRST、信号OSEL、及びトランジスタ133aのそれぞれの状態を示す。なお、ここでは、一例として光電変換素子131aがフォトダイオードである場合について説明する。図6Aに示す光検出回路の駆動方法の一例では、まず期間T31において、信号PRSTのパルスが入力される。また、期間T31から期間T32にかけて信号PCTLのパルスが入力される。なお、期間T31において、信号PRSTのパルスの入力開始のタイミングは、信号PCTLのパルスの入力開始のタイミングより早くてもよい。このとき、光電変換素子131aは、順方向に電流が流れる状態になり、トランジスタ133aがオフ状態になる。このとき、トランジスタ132aのゲートの電圧は、一定の値にリセットされる。次に、信号PRSTのパルスが入力された後の期間T32において、光電変換素子131aは、順方向とは逆方向に電圧が印加された状態になり、トランジスタ133aはオフ状態のままである。このとき、光電変換素子131aに入射した光の照度に応じて、光電変換素子131aの第1の電流端子及び第2の電流端子の間に光電流が流れる。さらに光電流に応じてトランジスタ132aのゲートの電圧の値が変化する。このとき、トランジスタ132aのソース及びドレインの間のチャネル抵抗の値が変化する。次に、期間T33において、信号OSELのパルスが入力される。このとき、光電変換素子131aは、順方向とは逆方向に電圧が印加された状態のままであり、トランジスタ133aがオン状態になり、トランジスタ132aのソース及びドレイン、並びにトランジスタ133aのソース及びドレインを介して電流が流れる。トランジスタ132aのソース及びドレイン、並びにトランジスタ133aのソース及びドレインを介して流れる電流は、トランジスタ132aのゲート電圧の値に依存する。よって、光データは、光電変換素子131aに入射する光の照度に応じた値となる。さらに、図6Aに示す光検出回路は、トランジスタ132aのソース及びドレインの他方、並びにトランジスタ133aのソース及びドレインの他方のいずれか他方から光データ信号として出力する。以上が図6Aに示す光検出回路の駆動方法例である。次に、図6Bに示す光検出回路の駆動方法例について、図6Eを用いて説明する。図6Eは、図6Bに示す光検出回路の駆動方法例を説明するためのタイミングチャートである。図6Bに示す光検出回路の駆動方法例では、まず期間T41において、信号PRSTのパルスが入力され、また、期間T41から期間T42にかけて信号PCTLのパルスが入力される。なお、期間T41において、信号PRSTのパルスの入力開始のタイミングは、信号PCTLのパルスの入力開始のタイミングより早くてもよい。このとき、期間T41において、光電変換素子131bが順方向に電流が流れる状態になり、トランジスタ134がオン状態になることにより、トランジスタ132bのゲートの電圧は、電圧Vaと同等の値にリセットされる。さらに、信号PRSTのパルスが入力された後の期間T42において、光電変換素子131bが順方向とは逆方向に電圧が印加された状態になり、トランジスタ134がオン状態のままであり、トランジスタ135がオフ状態になる。このとき、光電変換素子131bに入射した光の照度に応じて、光電変換素子131bの第1の電流端子及び第2の電流端子の間に光電流が流れる。さらに、光電流に応じてトランジスタ132bのゲートの電圧の値が変化する。このとき、トランジスタ132bのソース及びドレインの間のチャネル抵抗の値が変化する。さらに、信号PCTLのパルスが入力された後の期間T43において、トランジスタ134がオフ状態になる。このとき、トランジスタ132bのゲートの電圧は、期間T42における光電変換素子131bの光電流に応じた値に保持される。なお、期間T43を必ずしも設けなくてもよいが、期間T43を設けることにより、光検出回路において、データ信号を出力するタイミングを適宜設定することができ、例えば複数の光検出回路において、それぞれデータ信号を出力するタイミングを適宜設定することができる。さらに、期間T44において、信号OSELのパルスが入力される。このとき、光電変換素子131bが順方向とは逆方向に電圧が印加された状態のままであり、トランジスタ133bがオン状態になる。さらに、このとき、トランジスタ132bのソース及びドレイン、並びにトランジスタ133bのソース及びドレインを介して電流が流れ、図6Bに示す光検出回路は、トランジスタ132bのソース及びドレインの他方、並びにトランジスタ133bのソース及びドレインの他方のうちの他方から光データをデータ信号として出力する。以上が図6Bに示す光検出回路の駆動方法例である。次に、図6Cに示す光検出回路の駆動方法例について、図6Fを用いて説明する。図6Fは、図6Cに示す光検出回路の駆動方法例を説明するためのタイミングチャートである。図6Cに示す光検出回路の駆動方法例では、まず、期間T51において、信号PRSTのパルスが入力される。このとき、光電変換素子131cが順方向に電流が流れる状態になり、トランジスタ132cのゲートの電圧は、一定の値にリセットされる。次に、信号PRSTのパルスが入力された後の期間T52において、光電変換素子131cが順方向とは逆方向に電圧が印加された状態になる。このとき、光電変換素子131cに入射した光の照度に応じて、光電変換素子131cの第1の電流端子及び第2の電流端子の間に光電流が流れる。さらに、光電流に応じてトランジスタ132cのゲートの電圧が変化する。このとき、トランジスタ132cのソース及びドレインの間のチャネル抵抗の値が変化する。次に、期間T53において、信号OSELのパルスが入力される。このとき、光電変換素子131cは、順方向とは逆方向に電圧が印加された状態のままであり、トランジスタ132cのソース及びドレインの間に電流が流れ、図6Cに示す光検出回路は、トランジスタ132cのソース及びドレインの他方から光データをデータ信号として出力する。以上が図6Cに示す光検出回路の駆動方法例である。図6A乃至図6Fを用いて説明したように、上記実施の形態の光検出回路は、本実施の形態の光検出回路の一例は、光電変換素子及び増幅トランジスタを備え、光データを生成し、出力選択信号に従って光データをデータ信号として出力する構成である。上記構成にすることにより、光検出回路により光データを生成して出力することができる。実施の形態5本実施の形態では、上記実施の形態の入出力装置における表示回路の例について説明する。本実施の形態における表示回路の例について、図7を用いて説明する。図7は、本実施の形態における表示回路の例を説明するための図である。まず、本実施の形態の表示回路の構成例について、図7A及び図7Bを用いて説明する。図7A及び図7Bは、本実施の形態における表示回路の構成例を示す図である。図7Aに示す表示回路は、トランジスタ151aと、液晶素子152aと、容量素子153aと、を備える。なお、図7Aに示す表示回路において、トランジスタ151aは、電界効果トランジスタである。また、入出力装置において、液晶素子は、第1の表示電極、第2の表示電極、及び液晶層により構成される。液晶層は、第1の表示電極及び第2の表示電極の間に印加される電圧に応じて光の透過率が変化する。また、入出力装置において、容量素子は、第1の容量電極、第2の容量電極、並びに第1の容量電極及び第2の容量電極に重畳する誘電体層を含む。容量素子は、第1の容量電極及び第2の容量電極の間に印加される電圧に応じて電荷が蓄積される。トランジスタ151aのソース及びドレインの一方には、信号DDが入力され、トランジスタ151aのゲートには、信号DSELが入力される。液晶素子152aの第1の表示電極は、トランジスタ151aのソース及びドレインの他方に電気的に接続され、液晶素子152aの第2の表示電極には、電圧Vcが入力される。電圧Vcの値は、適宜設定することができる。容量素子153aの第1の容量電極は、トランジスタ151aのソース及びドレインの他方に電気的に接続され、容量素子153aの第2の容量電極には、電圧Vcが入力される。図7Bに示す表示回路は、トランジスタ151bと、液晶素子152bと、容量素子153bと、容量素子154と、トランジスタ155と、トランジスタ156と、を備える。なお、図7Bに示す表示回路において、トランジスタ151b、トランジスタ155、及びトランジスタ156は、電界効果トランジスタである。トランジスタ155のソース及びドレインの一方には、信号DDが入力され、トランジスタ155のゲートには、パルス信号である書き込み選択信号信号WSELともいうが入力される。容量素子154の第1の容量電極は、トランジスタ155のソース及びドレインの他方に電気的に接続され、容量素子154の第2の容量電極には、電圧Vcが入力される。トランジスタ151bのソース及びドレインの一方は、トランジスタ155のソース及びドレインの他方に電気的に接続され、トランジスタ151bのゲートには、信号DSELが入力される。液晶素子152bの第1の表示電極は、トランジスタ151bのソース及びドレインの他方に電気的に接続され、液晶素子152bの第2の表示電極には、電圧Vcが入力される。容量素子153bの第1の容量電極は、トランジスタ151bのソース及びドレインの他方に電気的に接続され、容量素子153bの第2の容量電極には、電圧Vcが入力される。電圧Vcの値は、表示回路の仕様に応じて適宜設定される。トランジスタ156のソース及びドレインの一方には、基準となる電圧が入力され、トランジスタ156のソース及びドレインの他方は、トランジスタ151bのソース及びドレインの他方に電気的に接続され、トランジスタ156のゲートには、パルス信号である表示リセット信号信号DRSTともいうが入力される。さらに、図7A及び図7Bに示す表示回路の各構成要素について説明する。トランジスタ151a及びトランジスタ151bは、表示選択トランジスタとしての機能を有する。液晶素子152a及び液晶素子152bにおける液晶層としては、第1の表示電極及び第2の表示電極に印加される電圧が0Vのときに光を透過する液晶層を用いることができ、例えば電気制御複屈折型液晶ECB型液晶ともいう、二色性色素を添加した液晶GH液晶ともいう、高分子分散型液晶、又はディスコチック液晶を含む液晶層などを用いることができる。また、液晶層としては、ブルー相を示す液晶層を用いてもよい。ブルー相を示す液晶層は、例えばブルー相を示す液晶とカイラル剤とを含む液晶組成物により構成される。ブルー相を示す液晶は、応答速度が1msec以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。よって、ブルー相を示す液晶を用いることにより、動作速度を向上させることができる。容量素子153a及び容量素子153bは、トランジスタ151a又はトランジスタ151bに従って第1の容量電極及び第2の容量電極の間に信号DDに応じた値の電圧が印加される保持容量としての機能を有する。容量素子153a及び容量素子153bを必ずしも設けなくてもよいが、容量素子153a及び容量素子153bを設けることにより、表示選択トランジスタのリーク電流に起因する液晶素子に印加された電圧の変動を抑制することができる。容量素子154は、トランジスタ155に従って第1の容量電極及び第2の容量電極の間に信号DDに応じた値の電圧が印加される保持容量としての機能を有する。トランジスタ155は、容量素子154に信号DDを入力させるか否かを選択する書き込み選択トランジスタとしての機能を有する。トランジスタ156は、液晶素子152bに印加される電圧をリセットさせるか否かを選択する表示リセット選択トランジスタとしての機能を有する。なお、トランジスタ151a、トランジスタ151b、トランジスタ155、及びトランジスタ156としては、例えばチャネルが形成され、元素周期表における第14族の半導体シリコンなどを含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。次に、図7A及び図7Bに示す表示回路の駆動方法例について説明する。まず、図7Aに示す表示回路の駆動方法例について、図7Cを用いて説明する。図7Cは、図7Aに示す表示回路の駆動方法例を説明するためのタイミングチャートであり、信号DD及び信号DSELのそれぞれの状態を示す。図7Aに示す表示回路の駆動方法例では、信号DSELのパルスが入力されると、トランジスタ151aがオン状態になる。トランジスタ151aがオン状態になると、表示回路に信号DDが入力され、液晶素子152aの第1の表示電極及び容量素子153aの第1の容量電極の電圧が信号DDの電圧と同等の値になる。このとき、液晶素子152aは、書き込み状態状態wtともいうになり、信号DDに応じた光の透過率になることにより、表示回路が信号DDのデータデータD11乃至データDQQは2以上の自然数のそれぞれに応じた表示状態になる。その後、トランジスタ151aがオフ状態になり、液晶素子152aは、保持状態状態hldともいうになり、第1の表示電極及び第2の表示電極の間に印加される電圧を、次に信号DSELのパルスが入力されるまで、初期値からの変動量が基準値より大きくならないように保持する。また、液晶素子152aが保持状態のとき、上記実施の形態の入出力装置におけるライトユニットは、点灯状態になる。次に、図7Bに示す表示回路の駆動方法例について、図7Dを用いて説明する。図7Dは、図7Bに示す表示回路の駆動方法例を説明するためのタイミングチャートである。図7Bに示す表示回路の駆動方法例では、信号DRSTのパルスが入力されると、トランジスタ156がオン状態になり、液晶素子152bの第1の表示電極及び容量素子153bの第1の容量電極の電圧が基準となる電圧にリセットされる。また、信号WSELのパルスが入力されると、トランジスタ155がオン状態になり、信号DDが表示回路に入力され、容量素子154の第1の容量電極の電圧が信号DDの電圧と同等の値になる。その後、信号DSELのパルスが入力されると、トランジスタ151bがオン状態になり、液晶素子152bの第1の表示電極及び容量素子153bの第1の表示電極の電圧が容量素子154の第1の容量電極の電圧と同等の値になる。このとき、液晶素子152bは、書き込み状態になり、信号DDに応じた光の透過率になることにより、表示回路が信号DDのデータデータD11乃至データDQのそれぞれに応じた表示状態になる。その後、トランジスタ151bがオフ状態になり、液晶素子152bは、保持状態になり、第1の表示電極及び第2の表示電極の間に印加される電圧を、次に信号DSELのパルスが入力されるまで、初期値からの変動量が基準値より大きくならないように保持する。また、液晶素子152bが保持状態のとき、上記実施の形態の入出力装置におけるライトユニットは、点灯状態になる。図7A及び図7Bを用いて説明したように、本実施の形態の表示回路の一例は、表示選択トランジスタ及び液晶素子を備える構成である。上記構成にすることにより、表示回路を表示データ信号に応じた表示状態にすることができる。また、図7Bを用いて説明したように、本実施の形態の表示回路の一例は、表示選択トランジスタ及び液晶素子に加え、書き込み選択トランジスタ及び容量素子を備える構成である。上記構成にすることにより、液晶素子をある表示データ信号のデータに応じた表示状態に設定している間に、容量素子に次の表示データ信号のデータを書き込むことができる。よって、表示回路の動作速度を向上させることができる。実施の形態6本実施の形態では、上記実施の形態を用いて説明した入出力装置におけるトランジスタに適用可能なトランジスタについて説明する。上記実施の形態を用いて説明した入出力装置において、トランジスタとしては、例えばチャネルが形成され、元素周期表における第14族の半導体シリコンなどを含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。なお、チャネルが形成される層をチャネル形成層ともいう。なお、上記半導体層は、単結晶半導体層、多結晶半導体層、微結晶半導体層、又は非晶質半導体層でもよい。さらに、上記実施の形態を用いて説明した入出力装置において、酸化物半導体層を含むトランジスタとしては、例えば高純度化することにより、真性I型ともいう、又は実質的に真性にさせた酸化物半導体層を有するトランジスタを用いることができる。高純度化とは、酸化物半導体層中の水素又は水を極力排除すること、及び酸化物半導体層に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することを含む概念である。上記酸化物半導体層を含むトランジスタの構造例について、図8を用いて説明する。図8は、本実施の形態におけるトランジスタの構造例を示す断面模式図である。図8Aに示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。図8Aに示すトランジスタは、導電層401aと、絶縁層402aと、酸化物半導体層403aと、導電層405aと、導電層406aと、を含む。導電層401aは、基板400aの上に設けられる。絶縁層402aは、導電層401aの上に設けられる。酸化物半導体層403aは、絶縁層402aを介して導電層401aに重畳する。導電層405a及び導電層406aは、酸化物半導体層403aの一部の上にそれぞれ設けられる。さらに、図8Aにおいて、トランジスタの酸化物半導体層403aの上面の一部上面に導電層405a及び導電層406aが設けられていない部分は、絶縁層407aに接する。また、絶縁層407aは、導電層405a、導電層406a、及び酸化物半導体層403aを介して絶縁層402aに接する。図8Bに示すトランジスタは、図8Aに示す構造に加え、導電層408aを含む。導電層408aは、絶縁層407aを介して酸化物半導体層403aに重畳する。図8Cに示すトランジスタは、ボトムゲート構造のトランジスタの一つである。図8Cに示すトランジスタは、導電層401bと、絶縁層402bと、酸化物半導体層403bと、導電層405bと、導電層406bと、を含む。導電層401bは、基板400bの上に設けられる。絶縁層402bは、導電層401bの上に設けられる。導電層405b及び導電層406bは、絶縁層402bの一部の上に設けられる。酸化物半導体層403bは、絶縁層402bを介して導電層401bに重畳する。さらに、図8Cにおいて、トランジスタにおける酸化物半導体層403bの上面及び側面は、絶縁層407bに接する。また、絶縁層407bは、導電層405b、導電層406b、及び酸化物半導体層403bを介して絶縁層402bに接する。なお、図8A及び図8Cにおいて、絶縁層の上に保護絶縁層を設けてもよい。図8Dに示すトランジスタは、図8Cに示す構造に加え、導電層408bを含む。導電層408bは、絶縁層407bを介して酸化物半導体層403bに重畳する。図8Eに示すトランジスタは、トップゲート構造のトランジスタの一つである。図8Eに示すトランジスタは、導電層401cと、絶縁層402cと、酸化物半導体層403cと、導電層405c及び導電層406cと、を含む。酸化物半導体層403cは、絶縁層447を介して基板400cの上に設けられる。導電層405c及び導電層406cは、それぞれ酸化物半導体層403cの上に設けられる。絶縁層402cは、酸化物半導体層403c、導電層405c、及び導電層406cの上に設けられる。導電層401cは、絶縁層402cを介して酸化物半導体層403cに重畳する。さらに、図8A乃至図8Eに示す各構成要素について説明する。基板400a乃至基板400cとしては、例えば透光性を有する基板を用いることができ、透光性を有する基板としては、例えばガラス基板又はプラスチック基板を用いることができる。導電層401a乃至導電層401cのそれぞれは、トランジスタのゲートとしての機能を有する。なお、トランジスタのゲートとしての機能を有する層をゲート電極又はゲート配線ともいう。導電層401a乃至導電層401cとしては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層401a乃至導電層401cの形成に適用可能な材料の層の積層により、導電層401a乃至導電層401cを構成することもできる。絶縁層402a乃至絶縁層402cのそれぞれは、トランジスタのゲート絶縁層としての機能を有する。なお、トランジスタのゲート絶縁層としての機能を有する層をゲート絶縁層ともいう。絶縁層402a乃至絶縁層402cとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層402a及び絶縁層402bに適用可能な材料の層の積層により絶縁層402a及び絶縁層402bを構成することもできる。また、絶縁層402a乃至絶縁層402cとしては、例えば元素周期表における第13族元素及び酸素元素を含む材料の絶縁層を用いることもできる。酸化物半導体層403a乃至酸化物半導体層403cが第13族元素を含む場合に、酸化物半導体層403a乃至酸化物半導体層403cに接する絶縁層として第13族元素を含む絶縁層を用いることにより、該絶縁層と酸化物半導体層との界面の状態を良好にすることができる。第13族元素を含む材料としては、例えば酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどが挙げられる。なお、酸化アルミニウムガリウムとは、ガリウムの含有量原子よりアルミニウムの含有量原子が多い物質のことをいい、酸化ガリウムアルミニウムとは、ガリウムの含有量原子がアルミニウムの含有量原子以上の物質のことをいう。例えば、絶縁層402a乃至絶縁層402cとして、酸化ガリウムを含む絶縁層を用いることにより、絶縁層402a乃至絶縁層402cと、酸化物半導体層403a乃至酸化物半導体層403cとの界面における水素又は水素イオンの蓄積を低減することができる。また、例えば、絶縁層402a乃至絶縁層402cとして、酸化アルミニウムを含む絶縁層を用いることにより、絶縁層402a乃至絶縁層402cと、酸化物半導体層403a乃至酸化物半導体層403cとの界面における水素又は水素イオンの蓄積を低減することができる。また、酸化アルミニウムを含む絶縁層は、水が通りにくいため、酸化アルミニウムを含む絶縁層を用いることにより、該絶縁層を介して酸化物半導体層への水の侵入を抑制することができる。また、絶縁層402a乃至絶縁層402cとして、例えば、Al2Oxx=3α、αは0より大きく1より小さい値、Ga2Oxx=3α、αは0より大きく1より小さい値、又はGaxAl2-xO3αxは0より大きく2より小さい値、αは0より大きく1より小さい値で表記される材料を用いることもできる。また、絶縁層402a乃至絶縁層402cに適用可能な材料の層の積層により絶縁層402a乃至絶縁層402cを構成することもできる。例えば、複数のGa2Oxで表記される酸化ガリウムを含む層の積層により絶縁層402a乃至絶縁層402cを構成してもよい。また、Ga2Oxで表記される酸化ガリウムを含む絶縁層及びAl2Oxで表記される酸化アルミニウムを含む絶縁層の積層により絶縁層402a乃至絶縁層402cを構成してもよい。絶縁層447は、基板400cからの不純物元素の拡散を防止する下地層としての機能を有する。絶縁層447としては、例えば絶縁層402a乃至絶縁層402cに適用可能な材料の層を用いることができる。また、絶縁層402a乃至絶縁層402cに適用可能な材料の層の積層により絶縁層447を構成してもよい。酸化物半導体層403a乃至酸化物半導体層403cのそれぞれは、トランジスタのチャネルが形成される層としての機能を有する。なお、トランジスタのチャネルが形成される層としての機能を有する層をチャネル形成層ともいう。酸化物半導体層403a乃至酸化物半導体層403cに適用可能な酸化物半導体は、少なくともIn、Ga、Sn、Zn、Al、Mg、Hf及びランタノイドから選ばれた一種以上の元素を含有する。例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などを用いることができる。四元系金属酸化物としては、例えばIn-Sn-Ga-Zn-O系金属酸化物などを用いることができる。三元系金属酸化物としては、例えばIn-Ga-Zn-O系金属酸化物、In-Sn-Zn-O系金属酸化物、In-Al-Zn-O系金属酸化物、Sn-Ga-Zn-O系金属酸化物、Al-Ga-Zn-O系金属酸化物、又はSn-Al-Zn-O系金属酸化物、In-Hf-Zn-O系金属酸化物、In-La-Zn-O系金属酸化物、In-Ce-Zn-O系金属酸化物、In-Pr-Zn-O系金属酸化物、In-Nd-Zn-O系金属酸化物、In-Pm-Zn-O系金属酸化物、In-Sm-Zn-O系金属酸化物、In-Eu-Zn-O系金属酸化物、In-Gd-Zn-O系金属酸化物、In-Tb-Zn-O系金属酸化物、In-Dy-Zn-O系金属酸化物、In-Ho-Zn-O系金属酸化物、In-Er-Zn-O系金属酸化物、In-Tm-Zn-O系金属酸化物、In-Yb-Zn-O系金属酸化物、In-Lu-Zn-O系金属酸化物などを用いることができる。二元系金属酸化物としては、例えばIn-Zn-O系金属酸化物、Sn-Zn-O系金属酸化物、Al-Zn-O系金属酸化物、Zn-Mg-O系金属酸化物、Sn-Mg-O系金属酸化物、In-Mg-O系金属酸化物、In-Sn-O系金属酸化物、又はIn-Ga-O系金属酸化物などを用いることができる。また、酸化物半導体としては、例えばIn-O系金属酸化物、Sn-O系金属酸化物、又はZn-O系金属酸化物などを用いることもできる。また、上記酸化物半導体として適用可能な金属酸化物は、酸化シリコンを含んでいてもよい。In-Zn-O系金属酸化物を用いる場合、例えば、In:Zn=50:1乃至In:Zn=1:2モル数比に換算するとIn2O3:ZnO=25:1乃至In2O3:ZnO=1:4、好ましくはIn:Zn=20:1乃至In:Zn=1:1モル数比に換算するとIn2O3:ZnO=10:1乃至In2O3:ZnO=1:2、さらに好ましくはIn:Zn=15:1乃至In:Zn=1.5:1モル数比に換算するとIn2O3:ZnO=15:2乃至In2O3:ZnO=3:4の組成比である酸化物ターゲットを用いてIn-Zn-O系金属酸化物の半導体層を形成することができる。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=S:G:Rのとき、R>1.5SGとする。Inの量を多くすることにより、トランジスタの移動度を向上させることができる。また、酸化物半導体としては、InMO3ZnOmmは0より大きい数で表記される材料を用いることもできる。InMO3ZnOmのMは、Ga、Al、Mn、及びCoから選ばれた一つ又は複数の金属元素を示す。導電層405a乃至導電層405c及び導電層406a乃至導電層406cのそれぞれは、トランジスタのソース又はドレインとしての機能を有する。なお、トランジスタのソースとしての機能を有する層をソース電極又はソース配線ともいい、トランジスタのドレインとしての機能を有する層をドレイン電極又はドレイン配線ともいう。導電層405a乃至導電層405c及び導電層406a乃至導電層406cとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層405a乃至導電層405c、及び導電層406a乃至導電層406cに適用可能な材料の層の積層により、導電層405a乃至導電層405c、及び導電層406a乃至導電層406cを構成することもできる。また、導電層405a乃至導電層405c及び導電層406a乃至導電層406cとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、又は酸化インジウム酸化亜鉛合金を用いることができる。なお、導電層405a乃至導電層405c及び導電層406a乃至導電層406cに適用可能な導電性の金属酸化物は、酸化シリコンを含んでいてもよい。絶縁層407a及び絶縁層407bとしては、絶縁層402a乃至絶縁層402cと同様に、例えば元素周期表における第13族元素及び酸素元素を含む材料の絶縁層を用いることができる。また、絶縁層407a及び絶縁層407bとしては、例えば、Al2Ox、Ga2Ox、又はGaxAl2-xO3αで表記される材料を用いることもできる。例えば、絶縁層402a乃至絶縁層402c並びに絶縁層407a及び絶縁層407bを、Ga2Oxで表記される酸化ガリウムを含む絶縁層により構成してもよい。また、絶縁層402a乃至絶縁層402c、並びに絶縁層407a及び絶縁層407bの一方を、Ga2Oxで表記される酸化ガリウムを含む絶縁層により構成し、絶縁層402a乃至絶縁層402c、並びに絶縁層407a及び絶縁層407bの他方を、Al2Oxで表記される酸化アルミニウムを含む絶縁層により構成してもよい。導電層408a及び導電層408bのそれぞれは、トランジスタのゲートとしての機能を有する。なお、トランジスタが導電層408a及び導電層408bを有する構造である場合、導電層401a及び導電層408aの一方、又は導電層401b及び導電層408bの一方を、バックゲート、バックゲート電極、又はバックゲート配線ともいう。ゲートとしての機能を有する層を、チャネル形成層を介して複数設けることにより、トランジスタの閾値電圧を制御することができる。導電層408a及び導電層408bとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層408a及び導電層408bに適用可能な材料の層の積層により導電層408a及び導電層408bのそれぞれを構成することもできる。また、導電層408a及び導電層408bとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、又は酸化インジウム酸化亜鉛合金を用いることができる。なお、導電層408a及び導電層408bに適用可能な導電性の金属酸化物は、酸化シリコンを含んでいてもよい。なお、本実施の形態のトランジスタを、チャネル形成層としての機能を有する酸化物半導体層の一部の上に絶縁層を含み、該絶縁層を介して酸化物半導体層に重畳するように、ソース又はドレインとしての機能を有する導電層を含む構造としてもよい。上記構造である場合、絶縁層は、トランジスタのチャネル形成層を保護する層チャネル保護層ともいうとしての機能を有する。チャネル保護層としての機能を有する絶縁層としては、例えば絶縁層402a乃至絶縁層402cに適用可能な材料の層を用いることができる。また、絶縁層402a乃至絶縁層402cに適用可能な材料の層の積層によりチャネル保護層としての機能を有する絶縁層を構成してもよい。なお、図8A乃至図8Eに示すように、本実施の形態のトランジスタを、必ずしも酸化物半導体層の全てがゲート電極としての機能を有する導電層に重畳する構造にしなくてもよいが、酸化物半導体層の全てがゲート電極としての機能を有する導電層に重畳する構造にすることにより、酸化物半導体層への光の入射を抑制することができる。さらに、本実施の形態のトランジスタの作製方法例として、図8Aに示すトランジスタの作製方法例について、図9A乃至図9Eを用いて説明する。図9A乃至図9Eは、図8Aに示すトランジスタの作製方法例を説明するための断面模式図である。まず、図9Aに示すように、基板400aを準備し、基板400aの上に第1の導電膜を形成し、第1の導電膜の一部をエッチングすることにより導電層401aを形成する。例えば、スパッタリング法を用いて導電層401aに適用可能な材料の膜を形成することにより第1の導電膜を形成することができる。また、導電層401aに適用可能な材料の膜を積層させ、第1の導電膜を形成することもできる。なお、スパッタリングガスとして、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることにより、形成される膜の上記不純物濃度を低減することができる。なお、スパッタリング法を用いて膜を形成する前に、スパッタリング装置の予備加熱室にて予備加熱処理を行ってもよい。上記予備加熱処理を行うことにより、水素、水分などの不純物を脱離することができる。また、スパッタリング法を用いて膜を形成する前に、例えばアルゴン、窒素、ヘリウム、又は酸素雰囲気下で、ターゲット側に電圧を印加せずに、基板側にRF電源を用いて電圧を印加し、プラズマを形成して被形成面を改質する処理逆スパッタともいうを行ってもよい。逆スパッタを行うことにより、被形成面に付着している粉状物質パーティクル、ごみともいうを除去することができる。また、スパッタリング法を用いて膜を形成する場合、吸着型の真空ポンプなどを用いて膜を形成する成膜室内の残留水分を除去することができる。吸着型の真空ポンプとしては、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用いることができる。また、コールドトラップを設けたターボ分子ポンプを用いて成膜室内の残留水分を除去することもできる。また、上記導電層401aの形成方法のように、本実施の形態のトランジスタの作製方法例において、膜の一部をエッチングして層を形成する場合、例えば、フォトリソグラフィ工程により膜の一部の上にレジストマスクを形成し、レジストマスクを用いて膜をエッチングすることにより、層を形成することができる。なお、この場合、層の形成後にレジストマスクを除去する。また、インクジェット法を用いてレジストマスクを形成してもよい。インクジェット法を用いることにより、フォトマスクが不要になるため、製造コストを低減することができる。また、透過率の異なる複数の領域を有する露光マスク多階調マスクともいうを用いてレジストマスクを形成してもよい。多階調マスクを用いることにより、異なる厚さの領域を有するレジストマスクを形成することができ、トランジスタの作製に使用するレジストマスクの数を低減することができる。次に、図9Bに示すように、導電層401aの上に第1の絶縁膜を形成することにより絶縁層402aを形成する。例えば、スパッタリング法やプラズマCVD法などを用いて絶縁層402aに適用可能な材料の膜を形成することにより第1の絶縁膜を形成することができる。また、絶縁層402aに適用可能な材料の膜を積層させることにより第1の絶縁膜を形成することもできる。また、高密度プラズマCVD法例えばμ波例えば、周波数2.45GHzのμ波を用いた高密度プラズマCVD法を用いて絶縁層402aに適用可能な材料の膜を形成することにより、絶縁層402aを緻密にすることができ、絶縁層402aの絶縁耐圧を向上させることができる。次に、図9Cに示すように、絶縁層402aの上に酸化物半導体膜を形成し、その後酸化物半導体膜の一部をエッチングすることにより酸化物半導体層403aを形成する。例えば、スパッタリング法を用いて酸化物半導体層403aに適用可能な酸化物半導体材料の膜を形成することにより酸化物半導体膜を形成することができる。なお、希ガス雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で酸化物半導体膜を形成してもよい。また、スパッタリングターゲットとして、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の組成比である酸化物ターゲットを用いて酸化物半導体膜を形成することができる。また、例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の組成比である酸化物ターゲットを用いて酸化物半導体膜を形成してもよい。また、スパッタリング法を用いて酸化物半導体膜を形成する際に、基板400aを減圧状態にし、基板400aを100°C以上600°C以下、好ましくは200°C以上400°C以下に加熱してもよい。基板400aを加熱することにより、酸化物半導体膜の上記不純物濃度を低減することができ、また、スパッタリング法による酸化物半導体膜の損傷を軽減することができる。次に、図9Dに示すように、絶縁層402a及び酸化物半導体層403aの上に第2の導電膜を形成し、第2の導電膜の一部をエッチングすることにより導電層405a及び導電層406aを形成する。例えば、スパッタリング法などを用いて導電層405a及び導電層406aに適用可能な材料の膜を形成することにより第2の導電膜を形成することができる。また、導電層405a及び導電層406aに適用可能な材料の膜を積層させることにより第2の導電膜を形成することもできる。次に、図9Eに示すように、酸化物半導体層403aに接するように絶縁層407aを形成する。例えば、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で、スパッタリング法を用いて絶縁層407aに適用可能な膜を形成することにより、絶縁層407aを形成することができる。スパッタリング法を用いて絶縁層407aを形成することにより、トランジスタのバックチャネルとしての機能を有する酸化物半導体層403aの部分の抵抗の低下を抑制することができる。また、絶縁層407aを形成する際の基板温度は、室温以上300°C以下であることが好ましい。また、絶縁層407aを形成する前にN2O、N2、又はArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層403aの表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、その後、大気に触れることなく、絶縁層407aを形成することが好ましい。さらに、図8Aに示すトランジスタの作製方法の一例では、例えば400°C以上750°C以下、又は400°C以上基板の歪み点未満の温度で加熱処理を行う。例えば、酸化物半導体膜を形成した後、酸化物半導体膜の一部をエッチングした後、第2の導電膜を形成した後、第2の導電膜の一部をエッチングした後、又は絶縁層407aを形成した後に上記加熱処理を行う。なお、上記加熱処理を行う加熱処理装置としては、電気炉、又は抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を用いることができ、例えばGRTAGasRapidThermalAnnealing装置又はLRTALampRapidThermalAnnealing装置などのRTARapidThermalAnnealing装置を用いることができる。LRTA装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。また、GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスとしては、例えば希ガス、又は加熱処理によって被処理物と反応しない不活性気体例えば窒素を用いることができる。また、上記加熱処理を行った後、その加熱温度を維持しながら又はその加熱温度から降温する過程で、該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エア露点が-40°C以下、好ましくは-60°C以下の雰囲気を導入してもよい。このとき、酸素ガス又はN2Oガスは、水、水素などを含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又はN2Oガスの純度を、6N以上、好ましくは7N以上、すなわち、酸素ガス又はN2Oガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。酸素ガス又はN2Oガスの作用により、酸化物半導体層403aに酸素が供給され、酸化物半導体層403a中の酸素欠乏に起因する欠陥を低減することができる。さらに、上記加熱処理とは別に、絶縁層407aを形成した後に、不活性ガス雰囲気下、又は酸素ガス雰囲気下で加熱処理好ましくは200°C以上400°C以下、例えば250°C以上350°C以下を行ってもよい。また、絶縁層402a形成後、酸化物半導体膜形成後、ソース電極又はドレイン電極となる導電層形成後、絶縁層形成後、又は加熱処理後に酸素プラズマによる酸素ドーピング処理を行ってもよい。例えば2.45GHzの高密度プラズマにより酸素ドーピング処理を行ってもよい。また、イオン注入法又はイオンドーピングを用いて酸素ドーピング処理を行ってもよい。酸素ドーピング処理を行うことにより、作製されるトランジスタの電気特性のばらつきを低減することができる。例えば、酸素ドーピング処理を行い、絶縁層402a及び絶縁層407aの一方又は両方を、化学量論的組成比より酸素が多い状態にする。これにより、絶縁層中の過剰な酸素が酸化物半導体層403aに供給されやすくなる。よって、酸化物半導体層403a中、又は絶縁層402a及び絶縁層407aの一方又は両方と、酸化物半導体層403aとの界面における酸素不足欠陥を低減することができるため、酸化物半導体層403aのキャリア濃度をより低減することができる。例えば、絶縁層402a及び絶縁層407aの一方又は両方として、酸化ガリウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化ガリウムの組成をGa2Oxにすることができる。また、絶縁層402a及び絶縁層407aの一方又は両方として、酸化アルミニウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化アルミニウムの組成をAl2Oxにすることができる。また、絶縁層402a及び絶縁層407aの一方又は両方として、酸化ガリウムアルミニウム又は酸化アルミニウムガリウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化ガリウムアルミニウム又は酸化アルミニウムガリウムの組成をGaxAl2-xO3αとすることができる。以上の工程により、酸化物半導体層403aから、水素、水、水酸基、又は水素化物水素化合物ともいうなどの不純物を排除し、且つ酸化物半導体層403aに酸素を供給することにより、酸化物半導体層を高純度化させることができる。なお、図8Aに示すトランジスタの作製方法例を示したが、これに限定されず、例えば図8B乃至図8Eに示す各構成要素において、名称が図8Aに示す各構成要素と同じであり且つ機能の少なくとも一部が図8Aに示す各構成要素と同じであれば、図8Aに示すトランジスタの作製方法例の説明を適宜援用することができる。図8及び図9を用いて説明したように、本実施の形態におけるトランジスタの一例は、ゲートとしての機能を有する導電層と、ゲート絶縁層としての機能を有する絶縁層と、ゲート絶縁層としての機能を有する絶縁層を介してゲートとしての機能を有する導電層に重畳し、チャネルが形成される酸化物半導体層と、酸化物半導体層に電気的に接続され、ソース及びドレインの一方としての機能を有する導電層と、酸化物半導体層に電気的に接続され、ソース及びドレインの他方としての機能を有する導電層と、を含む構造である。また、本実施の形態におけるトランジスタの一例は、酸化物半導体層、ソース及びドレインの一方としての機能を有する導電層、並びにソース及びドレインの他方としての機能を有する導電層を介して酸化物半導体層に接する絶縁層がゲート絶縁層としての機能を有する絶縁層に接する構造である。上記構造にすることにより、酸化物半導体層、ソース及びドレインの一方としての機能を有する導電層、並びにソース及びドレインの他方としての機能を有する導電層が酸化物半導体層に接する絶縁層及びゲート絶縁層としての機能を有する絶縁層に覆われるため、酸化物半導体層、ソース及びドレインの一方としての機能を有する導電層、並びにソース及びドレインの他方としての機能を有する導電層への不純物の侵入を抑制することができる。また、チャネルが形成される酸化物半導体層は、高純度化させることによりI型又は実質的にI型となった酸化物半導体層である。酸化物半導体層を高純度化させることにより、酸化物半導体層のキャリア濃度を1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満にすることができ、温度変化による特性変化を抑制することができる。また、上記構造にすることにより、チャネル幅1μmあたりのオフ電流を10aA1×10-17A以下にすること、さらにはチャネル幅1μmあたりのオフ電流を1aA1×10-18A以下、さらにはチャネル幅1μmあたりのオフ電流を10zA1×10-20A以下、さらにはチャネル幅1μmあたりのオフ電流を1zA1×10-21A以下、さらにはチャネル幅1μmあたりのオフ電流を100yA1×10-22A以下にすることができる。トランジスタのオフ電流は、低ければ低いほどよいが、本実施の形態のトランジスタのオフ電流の下限値は、約10-30A/μmであると見積もられる。本実施の形態の酸化物半導体層を含むトランジスタを、例えば上記実施の形態の入出力装置の表示回路のトランジスタに用いることにより、トランジスタのオフ電流に起因する画素の表示状態の変動を抑制することができるため、一回の表示データの書き込みに対応する表示状態の保持期間を長くすることができる。そのため、表示データの書き込みの間隔を長くすることができる。例えば表示データの書き込みの間隔を10秒以上、好ましくは30秒以上、さらに好ましくは1分以上にすることもできる。また、表示データを書き込まないときには、表示データを書き込む際に動作させる回路を停止させることができるため、表示データを書き込む間隔を長くすればするほど、より消費電力を低減することができる。さらに、特性評価用回路によるリーク電流測定を用いた、本実施の形態の酸化物半導体層を含むトランジスタの一例におけるオフ電流の値の算出例について以下に説明する。特性評価用回路によるリーク電流測定について、図10を用いて説明する。図10は、特性評価用回路を説明するための図である。まず、特性評価用回路の回路構成について図10Aを用いて説明する。図10Aは、特性評価用回路の回路構成を示す回路図である。図10Aに示す特性評価用回路は、複数の測定系801を備える。複数の測定系801は、互いに並列に接続される。ここでは、一例として8個の測定系801が並列に接続される構成とする。複数の測定系801を用いることにより、同時に複数の測定を行うことができる。測定系801は、トランジスタ811と、トランジスタ812と、容量素子813と、トランジスタ814と、トランジスタ815と、を含む。トランジスタ811、トランジスタ812、トランジスタ814、及びトランジスタ815は、N型の電界効果トランジスタである。トランジスタ811のソース及びドレインの一方には、電圧V1が入力され、トランジスタ811のゲートには、電圧Vext_aが入力される。トランジスタ811は、電荷注入用のトランジスタである。トランジスタ812のソース及びドレインの一方は、トランジスタ811のソース及びドレインの他方に接続され、トランジスタ812のソース及びドレインの他方には、電圧V2が入力され、トランジスタ812のゲートには、電圧Vext_bが入力される。トランジスタ812は、リーク電流評価用のトランジスタである。なお、ここでのリーク電流とは、トランジスタのオフ電流を含むリーク電流である。容量素子813の第1の容量電極は、トランジスタ811のソース及びドレインの他方に接続され、容量素子813の第2の容量電極には、電圧V2が入力される。なお、ここでは、電圧V2は、0Vである。トランジスタ814のソース及びドレインの一方には、電圧V3が入力され、トランジスタ814のゲートは、トランジスタ811のソース及びドレインの他方に接続される。なお、トランジスタ814のゲートと、トランジスタ811のソース及びドレインの他方、トランジスタ812のソース及びドレインの一方、並びに容量素子813の第1の容量電極との接続箇所をノードAともいう。なお、ここでは、電圧V3は、5Vである。トランジスタ815のソース及びドレインの一方は、トランジスタ814のソース及びドレインの他方に接続され、トランジスタ815のソース及びドレインの他方には、電圧V4が入力され、トランジスタ815のゲートには、電圧Vext_cが入力される。なお、ここでは、電圧Vext_cは、0.5Vである。さらに、測定系801は、トランジスタ814のソース及びドレインの他方と、トランジスタ815のソース及びドレインの一方との接続箇所の電圧を出力電圧Voutとして出力する。ここでは、トランジスタ811の一例として、酸化物半導体層を含み、チャネル長L=10μm、チャネル幅W=10μmのトランジスタを用いる。また、トランジスタ814及びトランジスタ815の一例として、酸化物半導体層を含み、チャネル長L=3μm、チャネル幅W=100μmのトランジスタを用いる。また、トランジスタ812の構造について、図10Bに示す。図10Bは、トランジスタの構造を示す断面模式図である。図10Bに示すように、トランジスタ812は、基板900の上に設けられ、ゲートとしての機能を有する導電層901と、ゲート絶縁層としての機能を有する絶縁層902と、絶縁層902を介して導電層901の上に設けられ、チャネル形成層としての機能を有する酸化物半導体層903と、酸化物半導体層903に接し、ソース及びドレインの一方としての機能を有する導電層905及びソース及びドレインの他方としての機能を有する導電層906と、を含む。さらに、トランジスタ812は、酸化物半導体層903、導電層905、及び導電層906の上に絶縁層907及び平坦化層908が積層され、導電層905及び導電層906と、導電層901とが重畳せず、幅1μmのオフセット領域を有する。オフセット領域を設けることにより、寄生容量を低減することができる。さらに、トランジスタ812としては、チャネル長L及びチャネル幅Wの異なる6つのトランジスタのサンプルSMPともいうを用いる表1参照。図10Aに示すように、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設けることにより、電荷注入の際に、リーク電流評価用のトランジスタを常にオフ状態に保つことができる。また、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設けることにより、それぞれのトランジスタを適切なサイズとすることができる。また、リーク電流評価用トランジスタのチャネル幅Wを、電荷注入用のトランジスタのチャネル幅Wよりも大きくすることにより、リーク電流評価用トランジスタのリーク電流以外の特性評価回路のリーク電流成分を相対的に小さくすることができる。その結果、リーク電流評価用トランジスタのリーク電流を高い精度で測定することができる。同時に、電荷注入の際に、リーク電流評価用トランジスタを一度オン状態とする必要がないため、チャネル形成領域の電荷の一部がノードAに流れ込むことによるノードAの電圧変動の影響もない。次に、図10Aに示す特性評価回路のリーク電流測定方法について、図10Cを用いて説明する。図10Cは、図10Aに示す特性評価回路を用いたリーク電流測定方法を説明するためのタイミングチャートである。図10Aに示す特性評価回路を用いたリーク電流測定方法は、書き込み期間及び保持期間に分けられる。それぞれの期間における動作について、以下に説明する。書き込み期間では、電圧Vext_bとして、トランジスタ812がオフ状態となるような電圧VL-3Vを入力する。また、電圧V1として、書き込み電圧Vwを入力した後、電圧Vext_aとして、一定期間トランジスタ811がオン状態となるような電圧VH5Vを入力する。これによって、ノードAに電荷が蓄積され、ノードAの電圧は、書き込み電圧Vwと同等の値になる。その後、電圧Vext_aとして、トランジスタ811がオフ状態となるような電圧VLを入力する。その後、電圧V1として、電圧VSS0Vを入力する。また、保持期間では、ノードAが保持する電荷量の変化に起因して生じるノードAの電圧の変化量の測定を行う。電圧の変化量から、トランジスタ812のソース電極とドレイン電極との間を流れる電流値を算出することができる。以上により、ノードAの電荷の蓄積とノードAの電圧の変化量の測定とを行うことができる。このとき、ノードAの電荷の蓄積及びノードAの電圧の変化量の測定蓄積及び測定動作ともいうを繰り返し行う。まず、第1の蓄積及び測定動作を15回繰り返し行う。第1の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして5Vの電圧を入力し、保持期間に1時間の保持を行う。次に、第2の蓄積及び測定動作を2回繰り返し行う。第2の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして3.5Vの電圧を入力し、保持期間に50時間の保持を行う。次に、第3の蓄積及び測定動作を1回行う。第3の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして4.5Vの電圧を入力し、保持期間に10時間の保持を行う。蓄積及び測定動作を繰り返し行うことにより、測定した電流値が、定常状態における値であることを確認することができる。言い換えると、ノードAを流れる電流IAのうち、過渡電流測定開始後から時間経過とともに減少していく電流成分を除くことができる。その結果、より高い精度でリーク電流を測定することができる。一般に、ノードAの電圧VAは、出力電圧Voutの関数として式1のように表される。また、ノードAの電荷QAは、ノードAの電圧VA、ノードAに接続される容量CA、定数constを用いて、式2のように表される。ここで、ノードAに接続される容量CAは、容量素子813の容量と容量素子813以外の容量成分の和である。ノードAの電流IAは、ノードAに流れ込む電荷またはノードAから流れ出る電荷の時間微分であるから、ノードAの電流IAは、式3のように表される。なお、ここでは、一例として、Δtを約54000secとする。このように、ノードAに接続される容量CAと、出力電圧Voutから、リーク電流であるノードAの電流IAを求めることができるため、特性評価回路のリーク電流を求めることができる。次に、上記特性評価回路を用いた測定方法による出力電圧の測定結果及び該測定結果より算出した特性評価回路のリーク電流の値について、図11を用いて説明する。図11Aに、一例として、SMP4、SMP5、及びSMP6におけるトランジスタの上記測定第1の蓄積及び測定動作に係る経過時間timeと、出力電圧Voutとの関係を示し、図11Bに、上記測定に係る経過時間timeと、上記測定によって算出された電流IAとの関係を示す。測定開始後から出力電圧Voutが変動しており、定常状態に到るためには10時間以上必要であることがわかる。また、図12に、上記測定により得られた値から見積もられたSMP1乃至SMP6におけるノードAの電圧とリーク電流の関係を示す。図12では、例えばSMP4において、ノードAの電圧が3.0Vの場合、リーク電流は28yA/μmである。リーク電流にはトランジスタ812のオフ電流も含まれるため、トランジスタ812のオフ電流も28yA/μm以下とみなすことができる。また、図13、図14、及び図15に、85°C、125°C、及び150°Cにおける上記測定により見積もられたSMP1乃至SMP6におけるノードAの電圧とリーク電流の関係を示す。図13乃至図15に示すように、150°Cの場合であっても、リーク電流は、100zA/μm以下であることがわかる。以上のように、チャネル形成層としての機能を有し、高純度化された酸化物半導体層を含むトランジスタを用いた特性評価用回路において、リーク電流が十分に低いため、該トランジスタのオフ電流が十分に小さいことがわかる。また、上記トランジスタのオフ電流は、温度が上昇した場合であっても十分に低いことがわかる。また、本実施の形態の酸化物半導体層を含むトランジスタの一例における光劣化特性の評価例について以下に説明する。まず、評価用のトランジスタの構造について図16を用いて説明する。図16は、光劣化特性評価用トランジスタの構造を示す断面図である。図16Aに示すトランジスタは、基板910の上に設けられた絶縁層947と、絶縁層947の上に設けられ、ゲートとしての機能を有する導電層911と、ゲート絶縁層としての機能を有する絶縁層912と、絶縁層912を介して導電層911に重畳し、チャネル形成層としての機能を有する酸化物半導体層913と、酸化物半導体層913に接し、ソースとしての機能を有する導電層914及びドレインとしての機能を有する導電層915と、を含む。さらに、図16Aに示すトランジスタは、酸化物半導体層913、導電層914、及び導電層915の上に絶縁層918及び絶縁層919が積層される。また、図16Bに示すトランジスタは、図16Aに示す構成に加え、絶縁層917及び絶縁層918を介して酸化物半導体層913に重畳し、ゲートバックゲート電極としての機能を有する導電層920と、を含む。さらに、図16Aに示すトランジスタ及び図16Bに示すトランジスタのチャネル長は、3μmであり、図16Aに示すトランジスタ及び図16Bに示すトランジスタのチャネル幅は、20μmである。次に、図16に示すトランジスタの作製方法について説明する。まず、基板910を準備する。次に、基板910の上に、CVD法により窒化シリコン膜厚さ200nm及び酸化窒化シリコン膜厚さ400nmの積層膜を形成することにより、絶縁層947を形成する。次に、絶縁層947の上に、スパッタリング法により窒化タンタル膜厚さ30nm及びタングステン膜厚さ100nmの積層膜を形成し、該積層膜を選択的にエッチングすることにより、導電層911を形成する。次に、導電層911の上に、高密度プラズマCVD法により酸化窒化シリコン膜厚さ30nmを形成することにより、絶縁層912を形成する。次に、絶縁層912の上に、スパッタリング法によりIn-Ga-Zn-O系酸化物半導体ターゲットを用いて、酸化物半導体膜厚さ30nmを形成し、該酸化物半導体膜を選択的にエッチングすることにより、酸化物半導体層913を形成する。次に、窒素雰囲気下、450°Cで60分間加熱処理を行うことにより、第1の加熱処理を行う。次に、酸化物半導体層913の上に、スパッタリング法によりチタン膜厚さ100nm、アルミニウム膜厚さ200nm、及びチタン膜厚さ100nmの積層膜を形成し、該積層膜を選択的にエッチングすることにより、導電層914及び導電層915を形成する。次に、窒素雰囲気下、300°Cで60分間加熱処理を行うことにより、第2の加熱処理を行う。次に、酸化物半導体層913、導電層914、及び導電層915の上に、スパッタリング法により酸化シリコン膜を形成することにより、絶縁層917を形成する。次に、絶縁層917の上に、ポリイミド樹脂膜厚さ1.5μmを形成することにより、絶縁層918を形成する。次に、窒素雰囲気下、250°Cで60分間加熱処理を行うことにより、第3の加熱処理を行う。次に、図16Aに示すトランジスタを作製する場合には、絶縁層918の上に、ポリイミド樹脂膜厚さ2.0μmを形成することにより、絶縁層919を形成する。また、図16Bに示すトランジスタを作製する場合には、まず、絶縁層918の上に、スパッタリング法により、チタン膜厚さ100nm、アルミニウム膜厚さ200nm、及びチタン膜厚さ100nmの積層膜を形成し、該積層膜を選択的にエッチングすることにより、導電層920を形成する。さらに、絶縁層918及び導電層920の上に、ポリイミド樹脂膜厚さ2.0μmを形成することにより、絶縁層919を形成する。以上が図16に示すトランジスタの作製方法である。次に、図16A及び図16Bに示すトランジスタの光負バイアス試験の結果について説明する。なお、光負バイアス試験とは、加速試験の一種であり、特に、光負バイアス試験におけるトランジスタのVthの変化量は、信頼性を調べるための重要な指標となる。光負バイアス試験において、Vthの変化量が少ないほど、信頼性が高いトランジスタであるといえる。光負バイアス試験の前後におけるVthの変化量は、1V以下が好ましく、0.5V以下がさらに好ましい。具体的には、光負バイアス試験では、トランジスタが形成されている基板の温度基板温度を一定に維持し、トランジスタのソース電極及びドレイン電極を同電位とし、光を照射しながら、ゲート電極にソース電極及びドレイン電極よりも低い電位を一定時間印加する。光負バイアス試験における、トランジスタの劣化に起因するストレスの強度は、光照射条件、基板温度、ゲート絶縁層に加えられる電界強度、及び電圧印加時間により決定することができる。ゲート絶縁層に加えられる電界強度は、ゲート電極と、ソース電極及びドレイン電極の電位差をゲート絶縁層の厚さで除して決定される。また、光が照射されている環境下において、ソース電極及びドレイン電極の電位よりも高い電位をゲート電極に印加して行う試験を光正バイアス試験というが、光正バイアス試験よりも、光負バイアス試験の方が、トランジスタの特性変動が顕著に起きやすい。光負バイアス試験を行う前に、まず、図16A及び図16Bに示すそれぞれのトランジスタの初期特性を測定した。本実施の形態では、基板910の温度を室温25°Cとし、導電層914及び導電層915の間の電圧以下、ドレイン電圧またはVdというを3Vとし、導電層911及び導電層914の間の電圧以下、ゲート電圧またはVgというを-5V~5Vまで変化させたときに、導電層914及び導電層915の間に流れる電流以下、ドレイン電流またはIdというの変化特性、すなわちVg-Id特性を測定した。さらに、光負バイアス試験として、トランジスタが形成されている基板910の温度基板温度を25°Cに維持し、導電層914及び導電層915の電圧を同じにし、絶縁層912に印加される電界強度を2MV/cmとし、導電層911に負の電圧を印加し、絶縁層919側から光を照射しながら1時間保持する。なお、導電層911に印加する電圧を-6Vとする。また、導電層914及び導電層915の電圧を0Vとする。また、朝日分光株式会社製キセノン光源MAX-302を用いて、ピーク波長400nm半値幅10nm、放射照度326μW/cm2の条件で光を照射する。さらに、電圧の印加を終了し、光を照射したまま、初期特性の測定と同じ条件でVg-Id特性を測定し、光負バイアス試験後のVg-Id特性を評価する。ここで、本実施の形態の光負バイアス試験におけるVthの定義について図17を例示して説明する。図17の横軸はゲート電圧をリニアスケールで示しており、縦軸はドレイン電流の平方根以下、√Idともいうをリニアスケールで示している。曲線921は、Vg-Id特性におけるIdの値を平方根で表した曲線以下、√Id曲線ともいうである。まず、測定したVg-Id曲線から√Id曲線曲線921を求める。次に、√Id曲線上の、√Id曲線の微分値が最大になる点の接線924を求める。次に、接線924を延伸し、接線924上でIdが0Aとなる時のVg、すなわち接線924のゲート電圧軸切片925の値をVthとして定義する。上記光負バイアス試験前後における、図16Aに示すトランジスタ及び図16Bに示すトランジスタのVg-Id特性を図18に示す。図18Aは、図16Aに示すトランジスタのVg-Id特性を示す図である。図18Aに示すように、特性曲線931光負バイアス試験前の図16Aに示すトランジスタのVg-Id特性を示す曲線のVthは、1.01Vであり、特性曲線932光負バイアス試験後の図16Aに示すトランジスタのVg-Id特性を示す曲線のVthは、0.44Vである。図18Bは、図16Bに示すトランジスタのVg-Id特性を示す図である。また、図18Cは、図18B中の部位945を拡大した図である。図18Bに示すように、特性曲線941光負バイアス試験前の図16Bに示すトランジスタのVg-Id特性を示す曲線のVthは、1.16Vであり、特性曲線942光負バイアス試験後の図16Bに示すトランジスタのVg-Id特性を示す曲線のVthは、1.10Vである。図18Aにおいて、特性曲線932は、特性曲線931に比べてマイナス方向に0.57V変化しており、図18Bにおいて、特性曲線942は、特性曲線941に比べてマイナス方向に0.06V変化している。よって、図16Aに示すトランジスタ及び図16Bに示すトランジスタの両方とも、Vthの変化量は1V以下であり、信頼性が高いトランジスタであることがわかる。また、図16Bに示す導電層920を設けたトランジスタは、Vthの変化量が0.1V以下であり、図16Aに示すトランジスタよりもさらに信頼性が高いことがわかる。上記実施の形態の入出力装置は、光が入射することによりデータを入力するものである。よって、上記実施の形態の入出力装置におけるトランジスタとして上記酸化物半導体層を含むトランジスタを用いることにより、入出力装置の信頼性を向上させることができる。実施の形態7本実施の形態では、上記実施の形態における入出力装置の構造例について説明する。本実施の形態における入出力装置は、トランジスタなどの半導体素子が設けられた第1の基板アクティブマトリクス基板と、第2の基板と、第1の基板及び第2の基板の間に設けられた液晶層と、を含む。まず、本実施の形態の入出力装置におけるアクティブマトリクス基板の構造例について、図19及び図20を用いて説明する。図19及び図20は、本実施の形態の入出力装置におけるアクティブマトリクス基板の構造例を示す図であり、図19Aは、平面模式図であり、図19Bは、図19Aにおける線分A-Bの断面模式図であり、図20Aは、平面模式図であり、図20Bは、図20Aにおける線分C-Dの断面模式図である。なお、図20では、光検出回路の一例として、図6Aに示す構成に光検出制御トランジスタ図6Bに示すトランジスタ134を加えた構成の光検出回路を用いる場合を示す。また、図19及び図20では、トランジスタの一例として図8Aを用いて説明した構造のトランジスタを用いる場合を示す。図19及び図20に示すアクティブマトリクス基板は、基板500と、導電層501a乃至導電層501hと、絶縁層502と、半導体層503a乃至半導体層503dと、導電層504a乃至導電層504kと、絶縁層505と、半導体層506と、半導体層507と、半導体層508と、絶縁層509と、導電層510aと、導電層510bと、を含む。導電層501a乃至導電層501hのそれぞれは、基板500の一平面に設けられる。導電層501aは、表示回路における表示選択トランジスタのゲートとしての機能を有する。導電層501bは、表示回路における保持容量の第1の容量電極としての機能を有する。なお、容量素子保持容量の第1の容量電極としての機能を有する層を第1の容量電極ともいう。導電層501cは、電圧Vbが入力される配線としての機能を有する。なお、配線としての機能を有する層を配線ともいう。導電層501dは、光検出回路における光検出制御トランジスタのゲートとしての機能を有する。導電層501eは、光検出制御信号が入力される信号線としての機能を有する。なお、信号線としての機能を有する層を信号線ともいう。導電層501fは、光検出回路における出力選択トランジスタのゲートとしての機能を有する。導電層501gは、光検出回路における増幅トランジスタのゲートとしての機能を有する。絶縁層502は、導電層501a乃至導電層501hを介して基板500の一平面に設けられる。絶縁層502は、表示回路における表示選択トランジスタのゲート絶縁層、表示回路における保持容量の誘電体層、光検出回路における光検出制御トランジスタのゲート絶縁層、光検出回路における増幅トランジスタのゲート絶縁層、及び光検出回路における出力選択トランジスタのゲート絶縁層としての機能を有する。半導体層503aは、絶縁層502を介して導電層501aに重畳する。半導体層503aは、表示回路における表示選択トランジスタのチャネル形成層としての機能を有する。半導体層503bは、絶縁層502を介して導電層501dに重畳する。半導体層503bは、光検出回路における光検出制御トランジスタのチャネル形成層としての機能を有する。半導体層503cは、絶縁層502を介して導電層501fに重畳する。半導体層503cは、光検出回路における出力選択トランジスタのチャネル形成層としての機能を有する。半導体層503dは、絶縁層502を介して導電層501gに重畳する。半導体層503dは、光検出回路における増幅トランジスタのチャネル形成層としての機能を有する。導電層504aは、半導体層503aに電気的に接続される。導電層504aは、表示回路における表示選択トランジスタのソース及びドレインの一方としての機能を有する。導電層504bは、導電層501b及び半導体層503aに電気的に接続される。導電層504bは、表示回路における表示選択トランジスタのソース及びドレインの他方としての機能を有する。導電層504cは、絶縁層502を介して導電層501bに重畳する。導電層504cは、表示回路における保持容量の第2の容量電極としての機能を有する。導電層504dは、絶縁層502を貫通する開口部において導電層501cに電気的に接続される。導電層504dは、光検出回路における光電変換素子の第1の電流端子及び第2の電流端子の一方としての機能を有する。導電層504eは、半導体層503bに電気的に接続される。導電層504eは、光検出回路における光検出制御トランジスタのソース及びドレインの一方としての機能を有する。導電層504fは、半導体層503bに電気的に接続され、且つ絶縁層502を貫通する開口部において導電層501gに電気的に接続される。導電層504fは、光検出回路における光検出制御トランジスタのソース及びドレインの他方としての機能を有する。導電層504gは、絶縁層502を貫通する開口部において導電層501d及び導電層501eに電気的に接続される。導電層504gは、光検出制御信号が入力される信号線としての機能を有する。導電層504hは、半導体層503cに電気的に接続される。導電層504hは、光検出回路における出力選択トランジスタのソース及びドレインの一方としての機能を有する。導電層504iは、半導体層503c及び半導体層503dに電気的に接続される。導電層504iは、光検出回路における出力選択トランジスタのソース及びドレインの他方、並びに光検出回路における増幅トランジスタのソース及びドレインの一方としての機能を有する。導電層504jは、半導体層503dに電気的に接続され、絶縁層502を貫通する開口部において導電層501hに電気的に接続される。導電層504jは、光検出回路における増幅トランジスタのソース及びドレインの他方としての機能を有する。導電層504kは、絶縁層502を貫通する開口部において導電層501hに電気的に接続される。導電層504kは、電圧Va又は電圧Vbが入力される配線としての機能を有する。絶縁層505は、導電層504a乃至導電層504kを介して半導体層503a乃至半導体層503dに接する。半導体層506は、絶縁層505を貫通して設けられた開口部において導電層504dに電気的に接続される。半導体層507は、半導体層506に接する。半導体層508は、半導体層507に接する。絶縁層509は、絶縁層505、半導体層506、半導体層507、及び半導体層508に重畳する。絶縁層509は、表示回路及び光検出回路における平坦化絶縁層としての機能を有する。なお、必ずしも絶縁層509を設けなくてもよい。導電層510aは、絶縁層505及び絶縁層509を貫通する開口部において導電層504bに電気的に接続される。また、導電層510aを、導電層501aに重畳させることにより、光漏れを防止することができる。導電層510aは、表示回路における表示素子の画素電極としての機能を有する。なお、画素電極としての機能を有する層を画素電極ともいう。導電層510bは、絶縁層505及び絶縁層509を貫通する開口部において導電層504eに電気的に接続され、絶縁層505及び絶縁層509を貫通する開口部において半導体層508に電気的に接続される。さらに、本実施の形態における入出力装置の構造例について、図21及び図22を用いて説明する。図21及び図22は、図19及び図20に示すアクティブマトリクス基板を用いた入出力装置の構造例を示す図であり、図21Aは、平面模式図であり、図21Bは、図21Aにおける線分A-Bの断面模式図であり、図22Aは、平面模式図であり、図22Bは、図22Aにおける線分C-Dの断面模式図である。なお、一例として光電変換素子をフォトダイオードとし、表示素子を液晶素子とする。図21及び図22に示す入出力装置は、図19及び図20に示すアクティブマトリクス基板に加え、基板512と、遮光層513と、絶縁層516と、導電層517と、液晶層518と、を含む。なお、図21A及び図22Aでは、便宜のため、導電層517を省略する。遮光層513は、基板512の一平面の一部に設けられる。例えば遮光層513は、光電変換素子と重なる領域の一部を除く基板512の一平面に設けられる。絶縁層516は、遮光層513を介して基板512の一平面に設けられる。導電層517は、基板512の一平面に設けられる。導電層517は、表示回路における共通電極としての機能を有する。なお、光検出回路において、必ずしも導電層517が設けられなくてもよい。液晶層518は、導電層510a及び導電層517の間に設けられ、絶縁層509を介して半導体層508に重畳する。なお、導電層510a、液晶層518、及び導電層517は、表示回路における表示素子としての機能を有する。さらに、図21及び図22に示す入出力装置の各構成要素について説明する。基板500及び基板512としては、図8Aにおける基板400aに適用可能な基板を用いることができる。導電層501a乃至導電層501hとしては、図8Aにおける導電層401aに適用可能な材料の層を用いることができる。また、導電層401aに適用可能な材料の層を積層して導電層501a乃至導電層501hを構成してもよい。絶縁層502としては、図8Aにおける絶縁層402aに適用可能な材料の層を用いることができる。また、絶縁層402aに適用可能な材料の層を積層して絶縁層502を構成してもよい。半導体層503a乃至半導体層503dとしては、図8Aに示す酸化物半導体層403aに適用可能な材料の層を用いることができる。導電層504a乃至導電層504kとしては、図8Aにおける導電層405a又は導電層406aに適用可能な材料の層を用いることができる。また、導電層405a又は導電層406aに適用可能な材料の層を積層して導電層504a乃至導電層504kを構成してもよい。絶縁層505としては、図8Aにおける絶縁層407aに適用可能な材料の層を用いることができる。また、絶縁層407aに適用可能な層を積層して絶縁層505を構成してもよい。半導体層506は、一導電型P型及びN型の一方の半導体層である。半導体層506としては、例えばシリコンを含有する半導体層を用いることができる。半導体層507は、半導体層506より抵抗の高い半導体層である。半導体層507としては、例えばシリコンを含有する半導体層を用いることができる。半導体層508は、半導体層506とは異なる導電型P型及びN型の他方の半導体層である。半導体層508としては、例えばシリコンを含有する半導体層を用いることができる。絶縁層509及び絶縁層516としては、例えばポリイミド、アクリル、ベンゾシクロブテン、などの有機材料の層を用いることができる。また絶縁層509としては、低誘電率材料low-k材料ともいうの層を用いることもできる。導電層510a、導電層510b、及び導電層517としては、例えば透光性を有する導電材料の層を用いることができ、透光性を有する導電材料としては、例えばインジウム錫酸化物、酸化インジウムに酸化亜鉛を混合した金属酸化物IZO:indiumzincoxideともいう、酸化インジウムに酸化珪素SiO2を混合した導電材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、又は酸化チタンを含むインジウム錫酸化物などを用いることができる。また、導電層510a、導電層510b、及び導電層517は、導電性高分子導電性ポリマーともいうを含む導電性組成物を用いて形成することもできる。導電性組成物を用いて形成した導電層は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率が70以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は、0.1Ωcm以下であることが好ましい。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。π電子共役系導電性高分子としては、例えばポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はアニリン、ピロール及びチオフェンの2種以上の共重合体若しくはその誘導体などがあげられる。遮光層513としては、例えば金属材料の層を用いることができる。液晶層518としては、例えばTN液晶、OCB液晶、STN液晶、VA液晶、ECB型液晶、GH液晶、高分子分散型液晶、又はディスコチック液晶などを含む層を用いることができる。なお、液晶層518として、導電層510c及び導電層517に印加される電圧が0Vのときに光を透過する液晶を用いることが好ましい。図19乃至図22を用いて説明したように、本実施の形態の入出力装置の構造例は、トランジスタ、画素電極、及び光電変換素子を含むアクティブマトリクス基板と、対向基板と、アクティブマトリクス基板及び対向基板の間に液晶を有する液晶層と、を含む構造である。上記構造にすることにより、同一工程により同一基板上に表示回路及び光検出回路を作製することができるため、製造コストを低減することができる。また、図19乃至図22を用いて説明したように、本実施の形態の入出力装置の構造例は、光を透過させる部分を除き、遮光層が設けられた構造である。上記構造にすることにより、例えばアクティブマトリクス基板に設けられたトランジスタへの光の入射を抑制することができるため、光によるトランジスタの電気的特性例えば閾値電圧などの変動を抑制することができる。また、本実施の形態の入出力装置において、表示回路及び光検出回路と同一基板上に表示選択信号出力回路及び出力選択回路などの回路を設けてもよい。このとき、表示選択信号出力回路及び出力選択回路などの回路のトランジスタの構造を、表示回路及び光検出回路におけるトランジスタの構造と同じにしてもよい。実施の形態8本実施の形態では、上記実施の形態における入出力装置を備えた電子機器の例について説明する。本実施の形態の電子機器の構成例について、図23A乃至図23Dを用いて説明する。図23A乃至図23Dは、本実施の形態の電子機器の構成例を示す模式図である。図23Aに示す電子機器は、携帯型情報端末の例である。図23Aに示す情報端末は、筐体1001aと、筐体1001aに設けられた入出力部1002aと、を具備する。なお、筐体1001aの側面1003aに外部機器に接続させるための接続端子、及び図23Aに示す携帯型情報端末を操作するためのボタンの一つ又は複数を設けてもよい。図23Aに示す携帯型情報端末は、筐体1001aの中に、CPUと、メインメモリと、外部機器とCPU及びメインメモリとの信号の送受信を行うインターフェースと、外部機器との信号の送受信を行うアンテナと、を備える。図23Aに示す携帯型情報端末は、例えば電話機、電子書籍、及び遊技機の一つ又は複数としての機能を有する。図23Bに示す電子機器は、折り畳み式の携帯型情報端末の例である。図23Bに示す携帯型情報端末は、筐体1001bと、筐体1001bに設けられた入出力部1002bと、筐体1004と、筐体1004に設けられた入出力部1005と、筐体1001b及び筐体1004を接続する軸部1006と、を具備する。また、図23Bに示す携帯型情報端末では、軸部1006により筐体1001b又は筐体1004を動かすことにより、筐体1001bを筐体1004に重畳させることができる。なお、筐体1001bの側面1003b又は筐体1004の側面1007に外部機器に接続させるための接続端子、及び図23Bに示す携帯型情報端末を操作するためのボタンの一つ又は複数を設けてもよい。また、入出力部1002b及び入出力部1005に、互いに異なる画像又は一続きの画像を表示させてもよい。なお、入出力部1005を必ずしも設けなくてもよく、入出力部1005の代わりに、入力装置であるキーボードを設けてもよい。図23Bに示す携帯型情報端末は、筐体1001b又は筐体1004の中に、CPUと、メインメモリと、外部機器とCPU及びメインメモリとの信号の送受信を行うインターフェースと、を備える。また、図23Bに示す携帯型情報端末に、外部との信号の送受信を行うアンテナを設けてもよい。図23Bに示す携帯型情報端末は、例えば電話機、電子書籍、及び遊技機の一つ又は複数としての機能を有する。図23Cに示す電子機器は、設置型情報端末の例である。図23Cに示す設置型情報端末は、筐体1001cと、筐体1001cに設けられた入出力部1002cと、を具備する。なお、入出力部1002cを、筐体1001cにおける甲板部1008に設けることもできる。また、図23Cに示す設置型情報端末は、筐体1001cの中に、CPUと、メインメモリと、外部機器とCPU及びメインメモリとの信号の送受信を行うインターフェースと、を備える。また、図23Cに示す設置型情報端末に、外部との信号の送受信を行うアンテナを設けてもよい。さらに、図23Cに示す設置型情報端末における筐体1001cの側面1003cに券などを出力する券出力部、硬貨投入部、及び紙幣挿入部の一つ又は複数を設けてもよい。図23Cに示す設置型情報端末は、例えば現金自動預け払い機や券などの注文をするための情報通信端末マルチメディアステーションともいう又は遊技機としての機能を有する。図23Dは、設置型情報端末の例である。図23Dに示す設置型情報端末は、筐体1001dと、筐体1001dに設けられた入出力部1002dと、を具備する。なお、筐体1001dを支持する支持台を設けてもよい。図23Dに示す設置型情報端末は、例えばデジタルフォトフレーム、モニタ、又はテレビジョン装置としての機能を有する。上記実施の形態の入出力装置は、例えば電子機器の入出力部として用いられ、例えば図23A乃至図23Dに示す入出力部1002a乃至入出力部1002dとして用いられる。また、図23Bに示す入出力部1005として上記実施の形態の入出力装置を用いてもよい。図23を用いて説明したように、本実施の形態の電子機器の一例は、上記実施の形態における入出力装置が用いられた入出力部を具備する構成である。上記構成にすることにより、例えば指又はペンを用いて電子機器の操作又は電子機器への情報の入力を行うことができる。また、本実施の形態の電子機器の一例は、1回の表示データの書き込みに対する表示時間が長いため、書き込み動作の間隔を長くすることができる。よって、画素部に表示される画像を長時間閲覧する場合であっても、眼精疲労を抑制することができる。また、本実施の形態の電子機器の一例では、筐体に、入出力部、入射する照度に応じて電源電圧を生成する光電変換部、及び入出力装置を操作する操作部のいずれか一つ又は複数を設けてもよい。例えば光電変換部を設けることにより、外部電源が不要となるため、外部電源が無い場所であっても、上記電子機器を長時間使用することができる。