"絶縁性の基板と、前記基板の一主面に設けられ、複数のゲート線、複数の信号線、複数の電源線、マトリクス状に配置された複数の画素を有する表示領域と、表示領域上に設けられた有機EL層と、を備え、前記画素は、駆動トランジスタと、抵抗体とを有し、前記抵抗体の一端は前記駆動トランジスタのゲート電極と接続されており、他端は少なくとも前記ゲート線、前記信号線、前記電源線のいずれかと接続されている表示装置。前記ダイオードはトランジスタから形成される、請求項1に記載の表示装置。前記トランジスタは半導体層で形成される請求項2に記載の表示装置。前記抵抗体はダイオードで形成される、請求項1に記載の表示装置。前記ダイオードは、アノードが前記駆動トランジスタのゲート電極と接続され、カソードが前記電源線に接続される、請求項4に記載の表示装置。前記半導体層は酸化物半導体からなる、請求項3に記載の表示装置。前記絶縁性の基板は、可塑性を有することを特徴とする、請求項1乃至請求項6に記載の表示装置。発明が解決しようとする課題は、表示装置の表示の均一性を高めることにある。一実施形態による表示装置は、絶縁性の基板と、前記基板の一主面に設けられ、複数のゲート線、複数の信号線、複数の電源線、マトリクス状に配置された複数の画素を有する表示領域と、表示領域上に設けられた有機EL層と、を備え、前記画素は、駆動トランジスタと、抵抗体とを有し、前記抵抗体の一端は前記駆動トランジスタのゲート電極と接続されており、他端は少なくとも前記ゲート線、前記信号線、前記電源線のいずれかと接続されている。以下、実施の形態について図面を参照して詳細に説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。表示装置としては、アクティブマトリクス型有機EL表示装置を用いる。第1の実施形態第1の実施形態に係る表示装置について説明する。図1に表示装置の平面図を示す。画像を表示する表示領域100と、表示領域以外の領域である周辺領域200とを有する。表示領域100には画素部1が設けられている。周辺領域200には、信号線駆動回路2、制御線駆動回路3、およびコントローラ4が設けられている。コントローラ4は信号線駆動回路2と制御線駆動回路3とに接続されており、信号線駆動回路2と制御線駆動回路3の動作のタイミング制御を行う。また、信号線駆動回路2と画素1とは、図中列方向に沿って設けられた複数の信号線Vsigで接続されている。制御線駆動回路3と画素1とは、図中行方向に沿って設けられた複数の制御線CLで接続されている。信号線駆動回路2は、信号線Vsigを通して画素部1に映像信号に対応する信号電圧を供給する。制御線駆動回路3は、制御線CLを通して画素部1に走査線駆動信号を供給する。画素部1は、供給される電流に応じて発光する有機EL素子等を有する。図2は、第1の実施形態に係る表示装置の表示領域の一部断面を示す図である。表示装置の基板110上にはアレイバリア膜111が設けられている。アレイバリア膜111上の一部には、薄膜トランジスタTFTが設けられている。すなわち、アレイバリア膜111上の一部にはゲート電極112が設けられており、ゲート電極112を覆うようにゲート絶縁膜113が設けられている。ゲート絶縁膜113上の一部には、ゲート電極112の位置に重なるように半導体層114が設けられている。半導体層114上には、ソースコンタクト領域およびドレインコンタクト領域を除いてチャネル保護膜115が設けられている。また。半導体層114のソースコンタクト領域上にはソース電極116Sが設けられており、半導体層114のドレインコンタクト領域上にはドレイン電極116Dが設けられている。ソース電極116S、ドレイン電極116Dおよびゲート絶縁膜113の上にはTFT保護膜117が設けられている。TFT保護膜117上の一部には画素電極118が設けられており、画素電極118は、TFT保護膜117に設けられたバンクを通してドレイン電極116Dと接続されている。画素電極118上には有機EL層120が設けられており、有機EL層120の上には共通電極121が設けられている。薄膜トランジスタ10上においては、TFT保護膜117上にパッシベーション膜119を介して有機EL層120および共通電極121が設けられている。共通電極121上には、封止膜122が設けられている。基板110は、例えばガラス基板やプラスチック基板などの絶縁性の基板を用いることができる。プラスチック基板としては、例えばPET,PEN,PES,PIなどを用いることができる。アレイバリア膜111としてはシリコン酸化物SiOX;Xは任意の正の値とシリコン窒化物SiNX;Xは任意の正の値の単層やその積層とする。ゲート電極112には、例えば、MoW、Ta、Wのような高融点金属などの導電材料を用いることができる。また、ゲート電極112にヒロック対策を施したAlを主成分とするAl合金を用いても良く、Alと高融点金属の積層を用いてもよい。ゲート絶縁膜113には、例えば、酸化シリコンSiOxなどの絶縁性の材料を用いることができる。酸化シリコンの他には、窒化シリコンSiNxや酸窒化シリコンなども用いることができ、さらには、これらの膜の積層膜を用いることもできる。半導体層114には、例えば、反応性スパッタリング法で形成されるIn-Ga-Zn-O系のアモルファス酸化物半導体を用いる。半導体層114として、他の組成を有する酸化物半導体や、多結晶シリコン、微結晶シリコン、アモルファスシリコン、有機半導体などを用いても良い。半導体層114としてアモルファス酸化物半導体を用いる場合には、その膜厚は10nm~100nm程度とし、電気的特性を考慮すると、10nm程度とすることが好ましい。チャネル保護層115には、絶縁性の材料を用いる。半導体層114にアモルファス酸化物半導体を用いる場合には、半導体層114よりも耐酸性の強い酸化シリコンSiOxを用いることができる。他に、チャネル保護層115として窒化シリコンSiNxや酸窒化シリコン等を用いることができる。ソース電極116Sとドレイン電極116Dには、例えば、Ti/Al/TiやMo/Al/Mo積層膜等の各種の導電性材料を用いることができる。TFT保護膜117には、例えば酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミナなどを用いることができる。画素電極118には、インジウムティンオキサイドITO、ITO/Ag/ITOの積層構造、AlがドープされたZnOであるAZOなどを用いることができる。パッシベーション膜119には、感光性アクリル樹脂、感光性ポリイミドなどを用いることができる。有機EL層120には、電圧を印加されて発光する材料を用いることができる。共通電極121には、AlやMgAgなどの材料を用いることができる。封止膜122には、窒化シリコンなどの絶縁性の材料を用いることができる。図3に、第1の実施形態に係る表示装置の画素構成を示す。図1では示していないが、信号線Vsigと平行に電源線Vddも設けられている。各画素1は、書き込みトランジスタ11薄膜トランジスタ10、電流制御用の駆動トランジスタ12薄膜トランジスタ10、コンデンサ20、有機EL層120、および放電用抵抗体50を有する。書き込みトランジスタ11のゲート電極はゲート線CLに接続されており、ソース電極はゲート線Vsigに接続されており、ドレイン電極は駆動トランジスタ12のゲート電極に接続されている。駆動トランジスタ12のソース電極は有機EL層120の画素電極118に接続されており、ドレイン電極は電源線Vddに接続されている。コンデンサ20および放電用抵抗体50の一端は、駆動トランジスタ12のゲート電極に接続されている。コンデンサ20および放電用抵抗体50の他端は、駆動トランジスタ12のドレイン電極に接続されている。放電用抵抗体50は、書き込みトランジスタ11および駆動トランジスタ12を形成する半導体層114と同じ材料を用いることができる。今回、発明者らは以下の知見を得た。アクティブマトリクス型有機EL表示装置では、駆動トランジスタのゲート電極がフローティングした構造を取るため、プロセス中に生じた静電気はこのゲート電極に残り易い。このため、静電気の発生量と保持具合に応じて個々の駆動トランジスタの特性が電圧ストレス劣化を起こす結果、特性のバラつきが生じて、表示の均一性が低下する問題が生じていた。そこで、駆動トランジスタのゲート電極に、放電用の抵抗体を接続することで、この問題を防止できることが分かった。放電用抵抗体50は、駆動トランジスタ12のゲート電極と、信号線Vsig、電源線Vdd、ゲート線CLのいずれかとの間に設けられていれば、同様にして静電気を逃がす役割を果たす。すなわち、放電用抵抗体50の一端が駆動トランジスタ12のゲート電極と接続されており、他端が信号線Vsig、あるいはゲート線CLと接続されていても、同様の効果を得ることができる。第2の実施形態図4は、第2の実施形態に係るアクティブマトリクス型表示装置の画素構成を示す図である。第2の実施形態では、放電用抵抗体50として放電用ダイオード51を用いる。放電用ダイオード51のアノードは駆動トランジスタ12のゲート電極と接続されており、カソードは電源線と接続されている。表示装置の駆動時は、電源線の電位は信号電位よりも高くなるため、前記ダイオードは保持特性を低下させない。このような構成においても、第1の実施形態と同様に、プロセス中の静電気によって駆動トランジスタ12の特性が変化するのを防止することができる。第3の実施形態図5は、第3の実施形態に係るアクティブマトリクス型表示装置の画素構成を示す図である。第3の実施形態では、放電用ダイオード51として放電用トランジスタ52を用いている。放電用トランジスタ52のゲート電極およびドレイン電極は駆動トランジスタ12のゲート電極に接続されており、放電用トランジスタ52のゲート電極およびドレイン電極は導通している。また、放電用トランジスタ52のソース電極は電源線に接続されている。放電用トランジスタ52は、追加の材料やプロセスが必要なく、書き込みトランジスタ11および駆動トランジスタ12と同じプロセスで形成することができる。図6は酸化物半導体のTFT特性を示す図である。縦軸は駆動トランジスタ12のドレイン電流Idアンペア、Aを表し、横軸は駆動トランジスタ12のゲート電圧Vgボルト、Vを表す。曲線301はVdが15Vのときを表し、曲線302はVdが0.1Vのときを表す。図6に示すように、酸化物半導体を用いたTFTは、他の半導体材料によるTFTに比べて、非常に低いOFF特性を示す。そのため、書き込みトランジスタを酸化物半導体で形成する場合は、プロセス中の駆動トランジスタのゲート電極のフローティング性がより顕著になる。したがって、本構造によって対策することがより効果的となる。本実施形態においても同様に、放電用トランジスタ52に酸化物半導体を用いることにより、より静電気の影響を受けにくい表示装置を形成することができる。第4の実施形態本実施形態においては、基板110として可塑性の基板を用いる。基板110は可塑性であるため、表示装置を製造する際には、支持基板130上の接着層131に基板110が仮接着され、この状態で基板110上に薄膜トランジスタ10などのアレイや表示素子が形成される。図7は、基板130の剥離プロセスを示す断面図である。図8は、可塑性基板を支持基板から剥離する工程の前後におけるTFTの特性を示す図である。縦軸は駆動トランジスタ12のドレイン電流Idアンペア、Aを表し、横軸は駆動トランジスタ12のゲート電圧Vgボルト、Vを表す。支持基板130を剥離する前に比べて剥離した後のTFT特性は閾値電圧が正にシフトしている。支持基板130を剥離する際には、静電気が発生するおそれがある。支持基板130を剥離する際には、この静電気により駆動トランジスタ12の特性が設計値から変化してしまう問題がある。しかしながら、駆動トランジスタ12のゲート電極に放電用抵抗体50を接続すると、支持基板130の剥離プロセスにおいて生じる静電気を逃がすことができる。従って、支持基板130を基板110から剥離しても駆動トランジスタ12の特性が変化しにくくすることができる。本実施形態においても、第1の実施形態と同様に、プロセス中の静電気によって駆動トランジスタ12の特性が変化するのを防止することができる。なお、本発明は、これらの上述の実施形態に限定されるものではない。例えば、トランジスタ及び表示装置を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。"