"第1の直流線と、前記第1の直流線よりも低い電位が印加される第2の直流線との間で、接続点を介して互いに直列に接続される上側のスイッチング素子Tu1Tv1Tw1及び下側のスイッチング素子を有し、前記上側のスイッチング素子が前記第1の直流線側に配置される電力変換装置の、前記上側のスイッチング素子の駆動回路であって、前記接続点に接続された低電位端と、高電位端とを有する直流電源と、前記低電位端に接続される一端を有するスイッチ素子と、前記高電位端と前記低電位端との間で前記スイッチ素子と直列に接続され、前記高電位端側にアノードを有するダイオードと、を備え、前記スイッチ素子の両端電圧が所定値よりも大きいときに前記上側のスイッチング素子を非導通とし、前記両端電圧が前記所定値よりも小さいときに前記上側のスイッチング素子を導通させる、電力変換装置用の駆動回路。前記高電位端と前記低電位端との間で、前記スイッチ素子に直列に接続される抵抗を備える、請求項1に記載の電力変換装置用の駆動回路。第1の直流線と、前記第1の直流線よりも低い電位が印加される第2の直流線との間で、互いに直列に接続される上側のスイッチング素子及び下側のスイッチング素子と、請求項1または請求項2に記載の駆動回路とを備える、電力変換装置。特許文献1では、第1及び第2のコンデンサの間の点と、上記エミッタ電極との間にはノイズ除去用抵抗が設けられている。よって、入力絶縁回路の入出力間容量を介したdvdtノイズを低減できる。しかし、当該抵抗は第1のコンデンサと第1のスイッチ素子を介して、あるいは第2のコンデンサと第2のスイッチ素子を介して、ゲート電極とエミッタ電極との間に設けられるので、抵抗に生じる電圧がゲート電極とエミッタ電極との間の電圧に影響を与える。したがって、抵抗に生じる電圧が大きければ、正極側のスイッチング素子が誤動作する可能性がある。なお、以下では正極側のスイッチング素子を上側のスイッチング素子と呼び、負極側のスイッチング素子を下側のスイッチング素子と呼ぶ。本発明は、上側のスイッチング素子の誤動作を抑制できる電力変換装置用の駆動回路を提供することを目的とする。本発明にかかる電力変換装置用の駆動回路の第1の態様は、第1の直流線と、前記第1の直流線よりも低い電位が印加される第2の直流線との間で、接続点を介して互いに直列に接続される上側のスイッチング素子Tu1Tv1Tw1及び下側のスイッチング素子を有し、前記上側のスイッチング素子が前記第1の直流線側に配置される電力変換装置の、前記上側のスイッチング素子の駆動回路であって、前記接続点に接続された低電位端と、高電位端とを有する直流電源と、前記低電位端に接続される一端を有するスイッチ素子と、前記高電位端と前記低電位端との間で前記スイッチ素子と直列に接続され、前記高電位端側にアノードを有するダイオードと、を備え、前記スイッチ素子の両端電圧が所定値よりも大きいときに前記上側のスイッチング素子を非導通とし、前記両端電圧が前記所定値よりも小さいときに前記上側のスイッチング素子を導通させる。本発明にかかる電力変換装置用の駆動回路の第2の態様は、第1の態様にかかる電力変換装置用の駆動回路であって、前記高電位端と前記低電位端との間で、前記スイッチ素子に直列に接続される抵抗を備える。本発明にかかる電力変換装置の第1の態様は、第1の直流線と、前記第1の直流線よりも低い電位が印加される第2の直流線との間で、互いに直列に接続される上側のスイッチング素子及び下側のスイッチング素子と、第1または第2の態様にかかる駆動回路とを備える。本発明にかかる電力変換装置用の駆動回路の第1の態様によれば、上側スイッチング素子はスイッチ素子の両端電圧が所定値よりも大きいときに非導通となる。当該両端電圧を所定値よりも大きくするためには、スイッチ素子を非導通とする。また一般的に電力変換装置においては、上側および下側のスイッチング素子が同時に導通しないように、これらを互いに排他的に制御する。したがって、上側のスイッチング素子が非導通である状態で、すなわち、スイッチ素子が非導通の状態で、下側のスイッチング素子が非導通から導通に切り替る。そして、この切り替わりに応じて下側のスイッチング素子の両端電圧第2の直流線の電位に対する接続点の電位が低減すれば、かかる変化に起因して非導通状態のスイッチ素子の両端における静電容量には、寄生容量例えばスイッチ素子の一端が接続される接続点と第2の直流線との間の寄生容量を経由して電流が流れて充電される。これに伴ってスイッチ素子の両端電圧が増大する。このときダイオードは上記静電容量から直流電源側への放電を阻害するので、上記静電容量の両端電圧は増大した値を維持する。その後に、下側のスイッチング素子が導通から非導通に切り替わることで下側スイッチング素子の両端電圧が増大すれば、かかる変化に起因して上記静電容量は寄生容量を経由して放電する。よって、スイッチ素子の両端電圧は低下する。以上のように、下側スイッチング素子の導通から非導通への切り替えによってスイッチ素子の両端電圧は低下するものの、それよりも以前に上記静電容量が充電されて増大した値が維持されているため、かかる低下によってスイッチ素子の両端電圧が所定値を下回ることを抑制することができる。ひいては、上側のスイッチング素子が意図せず導通することを抑制できる。本発明にかかる電力変換装置用の駆動回路の第2の態様によれば、例えばスイッチ素子が導通する期間において直流電源からスイッチ素子へと流れる電流を低減することができるので、スイッチ素子の電流容量を低減することができる。本発明にかかる電力変換装置の第1の態様によれば、上側のスイッチング素子の誤動作を抑制できる電力変換装置を提供する。実施の形態.<電力変換装置の構成>図1に例示する電力変換装置1は、直流線LH,LLの間に印加される直流電圧を交流電圧に変換して、当該交流電圧を出力端Pu,Pv,Pwへと出力する。ここでは直流線LLに印加される電位は直流線LHに印加される電位よりも低い。電力変換装置1は上側のスイッチング素子Tu1,Tv1,Tw1と下側のスイッチング素子Tu2,Tv2,Tw2とを備えている。スイッチング素子Tu1,Tu2は直流線LH,LLの間で互いに直列に接続され、スイッチング素子Tv1,Tv2は直流線LH,LLの間で互いに直列に接続され、スイッチング素子Tw1,Tw2は直流線LH,LLの間で互いに直列に接続される。上側のスイッチング素子Tu1,Tv1,Tw1は直流線LH側に配置され、下側のスイッチング素子Tu2,Tv2,Tw2は直流線LL側に配置される。スイッチング素子Tu1,Tu2を接続する接続点は出力端Puとして機能し、スイッチング素子Tv1,Tv2を接続する接続点は出力端Pvとして機能し、スイッチング素子Tw1,Tw2を接続する接続点は出力端Pwとして機能する。スイッチング素子Tx1,Tx2xはu,v,wを代表する、以下同様は例えばMOS電界効果トランジスタ、絶縁ゲートバイポーラトランジスタ、接合型トランジスタ等である。またスイッチング素子Tx1,Tx2にはそれぞれダイオードDx1,Dx2が並列接続される。ダイオードDx1,Dx2は、その順方向が直流線LLから直流線LHへと向かう方向に沿うように設けられる。なお、スイッチング素子S1,S2が、直流線LLから直流線LHに向けて電流が流れる寄生ダイオード等のような構造を有していれば、別途ダイオードを設けなくてもよい。スイッチング素子Tx1にはそれぞれ駆動回路DVx1が接続されている。駆動回路DVx1は上側のスイッチング素子Tx1の制御電極例えばゲート電極と出力端Pxとに接続され、またスイッチング信号生成部SP1からスイッチング信号を受け取る。駆動回路DVx1は入力されたスイッチング信号に基づいて上側のスイッチング素子Tx1の制御電圧制御電極と出力端Pxとの間の電圧を変化させる。上側のスイッチング素子Tx1は制御電圧に基づいてその導通/非導通を選択する。スイッチング素子Tx2にはそれぞれ駆動回路DVx2が接続されている。駆動回路DVx2は下側のスイッチング素子Tx2の制御電極と直流線LLとに接続され、またスイッチング信号生成部SP1からスイッチング信号を受け取る。駆動回路DVx2は入力されたスイッチング信号に基づいて下側のスイッチング素子Tx2の制御電圧制御電極と直流線LLとの間の電圧を変化させる。下側のスイッチング素子Tx2は制御電圧に基づいてその導通/非導通を選択する。スイッチング信号生成部SP1は直流線LLと接続されており、上述のとおり駆動回路DVx1,DVx2へとスイッチング信号を出力する。スイッチング信号生成部SP1は例えばPWM方式によってスイッチング信号を生成する。かかるスイッチング信号生成部SP1が適切にスイッチング信号を生成して、これらを各駆動回路DVx1,DVx2へと出力することによって、電力変換装置1は直流電圧を所望の交流電圧に変換してこれを出力端Pu,Pv,Pwに出力することができる。かかるスイッチング信号生成部SP1の構成及び機能は公知技術を用いて容易に実現されるので、ここでは詳細な説明を省略する。出力端Pu,Pv,Pwには例えば誘導性負荷2が接続される。誘導性負荷2は例えばモータであって、電力変換装置1から出力される交流電圧に基づいて回転する。なお図1の例示では、直流線LH,LLの間には平滑コンデンサC1が設けられている。平滑コンデンサC1は直流線LH,LLの間の直流電圧を平滑する。但し、平滑コンデンサC1は必須要件ではなく、直流線LH,LLの間に直流電圧が印加されれば電力変換装置1は機能する。また図1の例示では、電力変換装置1は3つの出力端Pu,Pv,Pwに接続される3相の電力変換装置である。ただし、これに限らず、電力変換装置1は単相の電力変換装置であってもよく、3相以上の電力変換装置であってもよい。<駆動回路DVx1の構成の一例>図2は電力変換装置1のうち1相分の概念的な構成の一例を示している。図2に例示するように、駆動回路DVx1は回路10と抵抗31とダイオード32とコンデンサ33とを備えている。コンデンサ33はその一端331において出力端Pxと直流電源E1の低電位端とに接続されている。なお、コンデンサ33は素子であってもよく、回路の寄生容量であってもよい。回路10は、直流電源E1の低電位端に接続されるスイッチ素子11を備えている。より詳細にはスイッチ素子11はコンデンサ33と並列接続される。なお、コンデンサ33はスイッチ素子11の両端間に存在する寄生容量であってもよい。スイッチ素子11は例えばフォトカプラであって、スイッチング信号生成部SP1から受け取ったスイッチング信号に基づいて導通する。より詳細には、スイッチ素子11は発光部不図示と受光部制御電極に相当とを備える。発光部はスイッチング信号に基づいて発光し、例えばスイッチング信号が高電圧値を採るときに発光する。受光部はかかる発光を受光し、これに基づいてスイッチ素子11が導通する。例えば受光部が光を受光したことを以てスイッチ素子11が導通する。ダイオード32は直流電源E1の高電位端と低電位端との間でスイッチ素子11と直列に接続される。言い換えれば、ダイオード32はコンデンサ33と直列に接続される。図2の例示では、ダイオード32はスイッチ素子11に対して直流電源E1の高電位端側に設けられている。またダイオード32はそのアノードを直流電源E1の高電位端側に向けて設けられる。抵抗31は直流電源E1の高電位端と低電位端との間でスイッチ素子11およびダイオード32と直列に接続される。回路10は、いわゆるオープンコレクタ或いはオープンドレイン型の出力段を形成している。スイッチ素子11が非導通であるときには、スイッチ素子11の両端電圧はほぼ直流電源E1の直流電圧と等しい。このとき、直流電源E1から抵抗31およびダイオード32を経由してコンデンサ33は充電され、コンデンサ33の電圧V1は高電圧値直流電源E1の電圧とほぼ等しいを採る。一方、スイッチ素子11が導通しているときには、スイッチ素子11の両端電圧はほぼ零となる。このとき、コンデンサ33はスイッチ素子11を経由して放電し、コンデンサ33の電圧V1は低電圧値ほぼ零を採る。なお、スイッチ素子11が導通しているときには、直流電源E1、抵抗31、ダイオード32およびスイッチ素子11からなる直列回路に電流が流れるものの、抵抗31によって当該電流を制限することができる。よって、ダイオード32およびスイッチ素子11の電流容量を低減できる。なお、図2の例示では、スイッチ素子11に並列接続されるダイオード12が設けられているが、これは寄生ダイオードであってもよいし、設けられなくてもよい。ダイオード12はそのアノードを直流線LL側に向けて設けられる。ダイオード12はスイッチ素子11に逆電圧が印加されることを防止する。以下では、回路10の技術的意義について述べる。ここではスイッチング信号生成部SP1から出力されるスイッチング信号の基準電位は直流線LLの電位である。一方で、上側のスイッチング素子Tx1の制御電極に印加されるべき制御電圧の基準電位は出力端Pxの電位である。本回路10によれば、スイッチング信号に基づいて発光部が発光し、これに基づいてスイッチ素子11が制御される。そして、スイッチ素子11の導通/非導通によってコンデンサ33を充放電することができる。コンデンサ33の一端331は出力端Pxに接続されているので、コンデンサ33の電圧V1の基準電位は出力端Pxの電位である。したがって本回路10によれば、直流線LLの電位を基準とするスイッチング信号に基づいて、出力端Pxの電位を基準電位とする電圧コンデンサ33の電圧V1を生成できる。駆動回路DVx1はスイッチ素子11の両端電圧以下、コンデンサ33の電圧V1とも呼ぶが所定値Vref1よりも大きいときに、スイッチング素子Tx1を非導通とし、スイッチ素子11の両端電圧が所定値Vref1よりも小さいときに、スイッチング素子Tx1を導通させる。なおスイッチング素子Tx1はヒステリシス特性を有していてもよい。即ち、電圧V1が所定値Vref1とは異なる所定値よりも小さいときにスイッチング素子Tx1が導通しても良い。以下、図2の例示を参照して駆動回路DVx1の具体例について説明する。駆動回路DVx1は例えば回路20を備えている。回路20は、直流電源E1の高電位端と低電位端との間で、互いに排他的な一対のスイッチ素子21,22を備えている。一対のスイッチ素子21,22は例えばCMOS相補型金属酸化膜半導体であって、これらの制御電極ゲート電極は共通してコンデンサ33の他端332高電位側の端に接続されている。またスイッチ素子21は上側のスイッチング素子Tx1の制御電極と直流電源E1の高電位端との間に設けられ、スイッチ素子22は上側のスイッチング素子Tx1の制御電極と出力端Pxとの間に接続される。スイッチ素子22はコンデンサ33の電圧V1が所定値Vref1よりも大きいときに導通する。このとき上側のスイッチング素子Tx1は非導通となる。またスイッチ素子21はコンデンサ33の電圧V1が所定値Vref1よりも小さいときに導通する。このとき上側のスイッチング素子Tx1は導通する。また図2の例示では、スイッチ素子21,22のそれぞれに逆並列接続されるダイオード23,24が設けられているが、これらは寄生ダイオードであってもよいし、設けられなくてもよい。ダイオード23,24はそれぞれスイッチ素子21,22に逆電圧が印加されることを抑制する。またスイッチ素子21,22の制御電極と直流線LLとの間にダイオード25が設けられているが、設けられなくてもよい。ダイオード25はこれらの制御電極と直流線LLとの間に逆電圧が印加されることを抑制する。なお、回路20を設けずに、コンデンサ33の他端332が上側のスイッチング素子Tx1の制御電極に直接に接続されていても良い。この場合、制御電圧として高電圧が印加されたときに非導通し、制御電圧として低電圧が印加されたときに導通するスイッチング素子を上側のスイッチング素子Tx1として採用すればよい。<スイッチング動作>かかる電力変換装置1において、スイッチング信号生成部SP1は上述したように駆動回路DVx1,DVx2へとスイッチング信号を出力する。このとき、上側のスイッチング素子Tx1と下側のスイッチング素子Tx2とは互いに排他的に導通するように、スイッチング信号が生成される。これは、スイッチング素子Tx1,Tx2が同時に導通すると直流線LH,LLがスイッチング素子Tx1,Tx2を介して短絡し、スイッチング素子Tx1,Tx2に大電流が流れるからである。かかる同時導通をより確実に回避すべく、スイッチング素子Tx1,Tx2の切り替えに際してデッドタイムを設けることが望ましい。即ち、スイッチング素子Tx1,Tx2のスイッチングに際して、一旦、スイッチング素子Tx1,Tx2の両方を非導通とする。スイッチング信号生成部SP1がかかる条件の下で適宜にスイッチング信号をそれぞれ3相のスイッチング素子Tx1,Tx2へと与えることで、電力変換装置1は交流電圧を出力する。かかる制御は公知な技術であって、本願の本質とは異なるため、詳細な説明は省略する。ここでは、1相のスイッチング素子Tx1,Tx2のスイッチングに着目して説明する。図3は、所定の1相のスイッチング素子Tx1,Tx2がスイッチングするときの、各電圧V1~V5の一例を示している。図2も参照して、電圧V1はコンデンサ33の両端電圧であり、電圧V2は駆動回路DVx2に入力される電圧である。換言すれば、電圧V1,V2はそれぞれスイッチング信号生成部SP1から駆動回路DVx1,DVx2に出力されるスイッチング信号と見なすことができる。電圧V3は駆動回路DVx1が出力する電圧即ち上側のスイッチング素子Tx1の制御電極に印加される制御電圧であり、電圧V4は駆動回路DVx2が出力する電圧即ち下側のスイッチング素子Tx2の制御電極に印加される制御電圧である。電圧V5は下側のスイッチング素子Tx2の両端電圧即ち直流線LLと出力端Pxとの間の電圧である。なお、図3の例示では、電圧V5が下側のスイッチング素子Tx2の導通/非導通の切り替わり電圧V4の変化に起因して変化する場合のタイミングチャートが示されている。即ち、図3では、出力端Pxを負の方向誘導性負荷2から電力変換装置1へ向かう方向に電流が流れる場合のタイミングチャートが示されている。一方、出力端Pxを正の方向電力変換装置1から誘導性負荷2に向かう方向に電流が流れる場合、即ち電圧V5が上側のスイッチング素子Tx1の導通/非導通の切り替わり電圧V3の変化に起因して変化する場合については後述する。また各電圧V1~V4は高電圧値及び低電圧値を採るところ、各電圧V1~V4が採る高電圧値は互いに等しくても良く、或いは異なっていても良い。同様に各電圧V1~V4が採る低電圧値は互いに等しくても良く、或いは異なっていても良い。さて図3の例示では、時点t1においてスイッチ素子11が導通しており、電圧V1が低電圧値を採る。低電圧値は所定値Vref1よりも小さく、例えば零である。電圧V1が低電圧値を採るのでスイッチ素子21が導通する。よって電圧V3は高電圧値を採り、上側のスイッチング素子Tx1は導通する。一方、時点t1において電圧V2は例えば高電圧値>所定値Vref2を採る。ここでは駆動回路DVx2は電圧V2が高電圧値を採るときに電圧V4として低電圧値を出力する。したがって、時点t1において電圧V4は低電圧値を採り、このとき下側のスイッチング素子Tx2が非導通となる。図3の例示では、時点t1において、出力端Pxと直流線LLとの間の電圧V5は、直流線LH,LLの間の直流電圧値Vdc例えば数百Vとほぼ等しい。その後の時点t2において、スイッチ素子11が導通状態から非導通状態へと遷移し、電圧V1が低電圧値から高電圧値へと遷移する。かかる高電圧値は所定値Vref1よりも高く、例えば直流電源E1の直流電圧例えば数十Vとほぼ等しい。かかる遷移から後述する時間が経過した時点t3において電圧V3は低下し始め、その後の時点t4において電圧V3が所定値Vref3を下回る。かかる経過時間および電圧V3の低下速度はスイッチ素子21,22のデバイス特性及びスイッチング素子Tx1のゲート容量等のデバイス特性によって決定されるが、スイッチング素子のゲート電極側にゲート抵抗を設けてもよい。電圧V3が所定値Vref3を下回ると上側のスイッチング素子Tx1は非導通となる。よって、このときスイッチング素子Tx1,Tx2の両方が非導通となる。言い換えればデッドタイムが開始する。そして時点t5において、電圧V2が高電圧値から低電圧値<所定値Vref2へと遷移する。かかる遷移から後述する時間経過した時点t6において電圧V4が上昇し始める。かかる経過時間および電圧V4の上昇速度は駆動回路DVx2のデバイス特性及びスイッチング素子Tx2のゲート容量等のデバイス特性によって決定されるが、スイッチング素子のゲート電極側にゲート抵抗を設けてもよい。そして電圧V4が所定値Vref4を超える時点t7において下側のスイッチング素子Tx2が導通する。このように電圧V5が低下すると、電圧V5の変化に伴って回路の寄生容量を経由して電流がコンデンサ33に流れる。かかる電流についての等価回路が図4に例示される。電圧V5は直流電圧値Vdcから零へと変化する電圧源として把握される。本等価回路において、この電圧源に対してスイッチング信号生成部SP1の容量CSP1とスイッチ素子11の寄生容量C11とコンデンサ33とが互いに直列に接続される。なお、スイッチング信号生成部SP1はスイッチング信号を生成するためのスイッチ素子不図示を有しており、容量CSP1は例えばスイッチ素子の電源用コンデンサである。なお図4の例示では、容量CSP1を経由して寄生容量C11と直流線LLとが接続されている場合が示されているが、これに限らない。寄生容量C11が例えば容量CSP1を経由せずにスイッチ素子を介して直流線LLにつながる場合もあれば、容量CPS1およびスイッチ素子を経由せずに直接直流線LLにつながる場合等もある。これは、スイッチング信号生成部SP1の具体的な回路構成に依存する。またスイッチ素子11の寄生容量C11とは例えば発光部と受光部とスイッチ素子11との相互間に存在する寄生容量のことである。図4の例示では、これらの容量がコンデンサとして示されている。また抵抗31とダイオード32とコンデンサ33と直流電源E1とは互いに直列に接続されている。かかる接続関係は図2を参照して説明したとおりである。かかる等価回路において、電圧源として機能する電圧V5が低下することによって例えば寄生容量CSP1,C11に蓄えられた電荷が放電し、これによってコンデンサ33が充電される電流経路A1参照。さて、ダイオード32は、充電されたコンデンサ33が直流電源E1側へと放電することを防止する電流経路A2も参照ので、電圧V1は直流電源E1によって制限されない。換言すれば、電圧V1は直流電源E1によってクランプされない。したがって、電圧V1は、電圧V5がほぼ零で安定する時点t8まで増大し続ける図3も参照。そして、コンデンサ33の放電がダイオード32によって阻害されるので、電圧V3は増大した値を維持する。次に、時点t9において電圧V2が低電圧値から高電圧値へ遷移する。かかる遷移から後述する時間が経過した時点t10において電圧V4が低下し始める。かかる経過時間および電圧V4の低下速度は駆動回路DVx2のデバイス特性及びスイッチング素子Tx2のゲート容量等のデバイス特性によって決定されるが、スイッチング素子のゲート電極側にゲート抵抗を設けてもよい。そして、電圧V4が所定値Vref4を下回る時点t11において、下側のスイッチング素子Tx2が非導通となる。このように電圧V5が増大すると、かかる変化に伴って回路の寄生容量を経由して電流が流れる。かかる電流についての等価回路が図5に例示される。電圧V5は零から直流電圧値Vdcに変化する電圧源として把握される。その他の構成は図4と同様である。かかる等価回路において、電圧源として機能する電圧V5が増大することによってコンデンサ33が寄生容量C11,CSP1を経由して放電する電流経路A3参照。なお、電流が直流線LLからコンデンサ33へと向かって電圧源を通過するのは、導通状態から完全な非導通状態へと遷移する途中であって電流が流れるスイッチング素子Tx2や、スイッチング素子Tx2の寄生容量が電流経路として存在するからである。かかる放電によってコンデンサ33の電圧V1は電圧V5が増大する時点t11から時点t12までの期間において低下する。その後の時点t13においてスイッチ素子11が導通し、電圧V1が高電圧値から低電圧値に遷移し、かかる遷移から所定時間経過後の時点t14において電圧V3が増大し始め、電圧V3が所定値Vref3を超えたときに上側のスイッチング素子Tx1が導通する。以上のように、時点t11,t12の間の期間において、電圧V5が増大することに起因して電圧V1が低下し得るものの、電圧V1は比較的高い値から低下し始める。ここで、比較のために、図6の駆動回路DVx11を考慮する。駆動回路DVx1と比較して、駆動回路DVx11は抵抗31とダイオード32を有しておらず、また回路10の出力段にいわゆるトーテムポール型が採用されている。つまり、回路10は直流電源E1の高電位端と低電位端との間で互いに直列に接続される一対のスイッチ素子11,13を有している。またスイッチ素子11,13にはそれぞれダイオード12,14が逆並列接続されているが、これらは寄生ダイオードであってもよい。図7は駆動回路DVx11を採用した電力変換装置1における図3に対応するタイミングチャートを示している。図3のタイミングチャートと比較して、時点t7から時点t8において電圧V1は増大するものの、ある上限値にクランプされる。これは、時点t7,t8の間の期間において、コンデンサ33はダイオード14及びスイッチ素子13を経由して直流電源E1と接続されるからである。また、かかる上限値は直流電源E1の直流電圧とダイオード14の順方向電圧との和である。そして、時点t8においてコンデンサ33の電圧V1は低下し始め、再び高電圧値を採る。その後の時点t11において、図3を参照して説明したように、電圧V5が増大することに伴って、電圧V1は高電圧値から低下し始める。図3,7の比較から理解できる通り、本駆動回路DVx1によれば時点t11において電圧V1は高電圧値よりも大きい値から低下し始め、駆動回路DVx11によれば時点t11において電圧V1は高電圧値から低下し始める。本実施の形態にかかる駆動回路DVx1によれば、電圧V1はより大きい値から低下するので、電圧V1が所定値Vref1を下回ることを抑制でき、ひいては上側のスイッチング素子Tx1の誤動作を抑制できる。しかも、特許文献1と異なって、上側のスイッチング素子Tx1の制御電極に流れる電流の経路上にはノイズ除去用の抵抗を設ける必要がない。したがって、特許文献1のように当該抵抗に発生する電圧によって上側のスイッチング素子Tx1が誤動作する事態を招かない。さらに特許文献1においては当該抵抗によって上側のスイッチング素子Tx1の高速化が妨げられる。本駆動回路DVx1では当該抵抗を設ける必要がないので、高速化の阻害を招かない。次に、本駆動回路DVx1とは異なる次の技術を採用して、電圧V1の低下を抑制することを考慮する。すなわち、時点t11から時点t12までの期間における電圧V1の低下速度を遅くすることで、電圧V1の低下を抑制することを考慮する。電圧V1の低下速度を遅くするためには、例えば直流電源E1からコンデンサ33へと流れる電流を増やせばよい。したがって、回路10の供給能力を増大させる、あるいは直流電源E1とコンデンサ33との間の配線インピーダンスを低下させることが考えられる。しかしながら、一対のスイッチ素子11,13としてCMOSを採用すればその供給能力を十分に高めることが難しい。また配線の断面積を増大させて配線インピーダンスを低減すれば、回路規模が大きくなる。或いは、電圧V1の低下速度を遅くすべく、コンデンサ33の静電容量を高めることが考えられる。しかしながらコンデンサ33の静電容量を高めれば、応答性や遅延時間が劣化する。本駆動回路DVx1によれば電圧V1は高電圧値よりも高い値から低下することで電圧V1の低下を抑制できるので、上述の対策を採る必要性を低減できる。ただし、本駆動回路DVx1に対して上述の対策を施しても良い。この場合であっても、ダイオード32を有さない駆動回路DVx11に比べて、必要となる回路10の供給能力を比較的小さくでき、或いは必要となる配線インピーダンスを比較的大きくでき、或いは必要となるコンデンサ33の静電容量を比較的小さくできる。さて、本駆動回路DVx1においては、要するに、時点t11において電圧V1が高電圧値よりも高い値を採ればよい。これを実現するには、コンデンサ33が直流電源E1側に放電しなければよい。したがって、本駆動回路DVx1においては、コンデンサ33が直流電源E1側に放電する経路が設けられていない。例えば図2では、回路10の出力段にオープンコレクタ型或いはオープンドレイン型が採用されることより、これが実現されている。ただし、ここでいう経路とは寄生容量を介した経路を除いた概念である。例えばスイッチ素子11の受光部の機能を発揮させるべく当該受光部が直流電源E1と接続されている場合、スイッチ素子11に存在する寄生容量を介してコンデンサ33の他端332が直流電源E1に接続され得る。本駆動回路DVx1において、このような寄生容量を介した経路は存在していても良い。この点について以下について説明する。図8は、図4に対応する等価回路の一例を示している。本等価回路においては、寄生容量C111が、寄生容量C11,CSP1の間の点と、直流電源E1の高電位端との間に設けられている。電圧V5が直流電圧値からほぼ零へと変化すると、この変化に起因して寄生容量C111,C11は放電する。より詳細には、図8の例示のように、寄生容量C111が抵抗31とダイオード32とを経由してコンデンサ33へと充電しえる電流経路A4参照。ただし、電流経路A4には抵抗31が存在する為、寄生容量C111からの放電電流は直流電源E1側へと流れやすい。即ち、電流経路A4には殆ど電流が流れず、電流経路A5に多くの電流が流れる。また電流経路A4は、更にコンデンサ33の電圧を上昇させる方向である。以上のように、たとえ寄生容量C111が存在していたとしても、寄生容量C111によってコンデンサ33が充電されるのであって、コンデンサ33が寄生容量C111を経由して放電することはない。したがって問題はない。また回路10において、寄生容量C11,CSP1の間の点と、コンデンサ33の一端331との間に寄生容量が存在し得るものの、かかる寄生容量はコンデンサ33の充放電にあまり影響しないので、説明を省略した。以下では、電圧V5が上側のスイッチング素子Tx1の導通/非導通に基づいて変化する場合について説明する。図9に例示するように、電圧V5は、上側のスイッチング素子Tx1が導通した時点t4において直流電圧値Vdcから低下し始め、時点t21において零に至る。さて、電圧V5が低下するに際して、上述したように、コンデンサ33が充電されて電圧V1が増大する。このときの等価回路は図4或いは図8と同様である。コンデンサ33の放電はダイオード32によって阻害されるので、電圧V1は直流電源E1によって制限されず時点t21まで増大する。その後の時点t5において電圧V2が高電圧値から低電圧値へと遷移し、かかる遷移によって時点t6において電圧V4が増大し始め、電圧V4が所定値Vref4を超えたときに下側のスイッチング素子Tx2が導通する。そして、時点t9において電圧V2が低電圧値から高電圧値へと遷移し、かかる遷移によって時点t10において電圧V4が低下し始め、電圧V4が所定値Vref4を下回ったときに下側のスイッチング素子Tx2が非導通となる。その後の時点t13において電圧V1が高電圧値よりも高い値から低電圧値へと遷移する。かかる遷移によって時点t14において電圧V3が増大し始め、電圧V3が所定値Vref3を超えた時点t22において上側のスイッチング素子Tx1が導通する。これに伴って、電圧V5がほぼ零から増大し始め、時点t23において直流電圧値Vdcに至る。さて、電圧V5が増大したことに起因して、図5の電流経路A3を通ってコンデンサ33に電流が流れ、時点t22から時点t23の間において電圧V1は低下する。時点t22においてコンデンサ33はほぼ零であるので、かかる低減によって電圧V1は負の値を採る。言い換えれば、コンデンサ33は出力端Px側を高電位として充電される。しかしながら、電圧V1が負の値を採ることによって上側のスイッチング素子Tx1が導通することはないので、電圧V1の低下は上側のスイッチング素子Tx1の誤動作を招かない。よって、この時点での電圧V1の低下は問題とならない。なお、コンデンサ33の電圧V1の絶対値がダイオード25の順方向電圧を超えれば、電圧V1はダイオード25によってクランプされる。よって、電圧V1の低下は制限される。よって、電圧V5が上側のスイッチング素子Tx1の導通/非導通に応答して変化した場合、上側のスイッチング素子Tx1の誤動作を招かない。さて、本実施の形態では、電圧V5が下側のスイッチング素子Tx2の導通/非導通に基づいて変化する第1の場合図3と、電圧V5が上側のスイッチング素子Tx1の導通/非導通に基づいて変化する第2の場合図9とについて説明した。これらの第1及び第2の場合のいずれもが、電力変換装置1による誘導性負荷2の制御中に生じる事象である。したがって、本駆動回路DVx1を採用することで、この制御中に生じる上側のスイッチング素子Tx1の誤動作を抑制することができる。また本駆動回路DVx1による効果を次のように表現することもできる。即ち、たとえ電圧V1が高電圧値を採るときに電圧V5が増大したとしても、電圧V5の変化に起因する電圧V1の低下を抑制することができる。よって、電圧V1が所定値Vref1を下回ることを抑制でき、ひいては上側のスイッチング素子Tx1の誤動作を抑制できる。<スイッチ素子11>スイッチ素子11は、SiC半導体またはGaN半導体等、新素材半導体で形成されていてもよい。この場合、スイッチ素子11の高速スイッチングを実現することができる。一方で、高速スイッチングによって、回路10についての電流供給能力の不足、或いは配線インピーダンスの影響により、コンデンサ33の電圧V3の低下を招きやすい。したがって、ダイオード32を有する本駆動回路DVx1を適用することの意義が高まる。<駆動回路DVx2>駆動回路DVx2は駆動回路DVx1と同じ構成を有していても良い。これによって、スイッチング信号の入力から出力までの駆動回路DVx1,DVx2の遅延同士の差を低減することができる。全く同じ構成が採用されれば、理想的には駆動回路DVx1,DVx2の遅延を互いに等しくすることができる。なお、本実施の形態では、図3,9に例示するように、スイッチング素子Tx1のターンオンの遅延時間、ターンオフの遅延時間が互いに等しく示されているが、これに限らず異なっていても良い。スイッチング素子Tx2についても同様である。"