"第1表面及び該第1表面と対向する第2表面で境界されるシリコンウェハを備え、前記シリコンウェハは前記第1表面及び前記第2表面のうちの一つの上に製造された装置を有するシリコン装置であり、前記シリコンウェハは前記第1表面及び前記第2表面の少なくとも一つに隣接して位置するドーピングプロファイルを有し、前記ドーピングプロファイルは複数Mのドープ層を有し、複数Mのドープ層の各々は10オングストロームより小さい厚さ及び少なくとも1014cm-2のドーパントシート密度を有し、ここでMは1より大きい整数であり、前記複数Mのドープ層はM-1のシリコンのインタリーブ層により互いに分離され、前記M-1のシリコンのインタリーブ層の少なくとも一つは10オングストローム~30オングストロームの範囲内の厚さを有し、前記シリコンウェハの前記第1表面及び前記第2表面の少なくとも一つが前記第1表面及び前記第2表面のそれぞれの表面に存在する欠陥密度に関係なく電気的に不活性化されている、ことを特徴とするシリコン装置。Mは3以上であり、前記複数Mのドープ層はM-1のシリコンのインタリーブ層で分離され、前記M-1のシリコンのインタリーブ層の少なくとも2つはほぼ等しい厚さを有する、請求項1記載のシリコン装置。Mは3以上であり、前記複数Mのドープ層はM-1のシリコンのインタリーブ層で分離され、前記M-1のシリコンのインタリーブ層の少なくとも2つは等しくない厚さを有する、請求項1記載のシリコン装置。前記M-1のシリコンのインタリーブ層の少なくとも一つは1013cm-2より低いドーパントシート密度を有する、請求項1記載のシリコン装置。前記複数Mのドープ層の一つとこれに隣接する前記M-1のシリコンのインタリーブ層の一つとの間に、1nmにつき10以上のドーパント勾配が存在する、請求項1記載のシリコン装置。第1表面及び該第1表面と対向する第2表面で境界されるシリコンウェハを備え、前記シリコンウェハは前記第1表面及び前記第2表面のうちの一つの上に製造された装置を有するシリコン装置であり、前記シリコンウェハは前記第1表面及び前記第2表面の少なくとも一つに隣接して位置するドーパントプロファイルを有し、前記ドーピングプロファイルは複数Mのドープ層を有し、複数Mのドープ層の各々は40オングストロームより小さい厚さ、少なくとも1014cm-2のドーパントシート密度及び1nmにつき10以上のドーパント勾配を有し、ここでMは1より大きい整数であり、前記シリコンウェハの前記第1表面及び前記第2表面の少なくとも一つが前記第1表面及び前記第2表面のそれぞれの表面に存在する欠陥密度に関係なく電気的に不活性化されている、ことを特徴とするシリコン装置。詳細な説明従来の表面不活性化技術化学吸着帯電現在の形の化学吸着不活性化は、高い仕事関数の金属を使用して薄膜化CCDの背面にショットキ障壁を形成するためにJPLにおける初期の努力から生まれた。ショットキ障壁は異なる材料間の界面を横切る電荷移動に起因して存在する。ショットキ障壁の形成にプラチナを使用する理論的根拠は、プラチナの高い仕事関数はシリコン表面内に正しい極性の表面近傍電界を生成して光生成電子を背面から前面の検出器電子回路に向け追いやることにある事実、撮像検出器に対する様々な表面不活性化技術のすべてに当てはまる一般的な要件である。JPLにおけるWF/PCIIのセンサの開発中に、Ptフラッシュゲート技術による検出器の量子効率の向上に関与する表面帯電メカニズムは当初の意図及び予想通りに表面におけるショットキ障壁の形成にあるのではなく、代わりに化学吸着プロセスによる酸化物表面への負に荷電したO2-イオンの蓄積にあることが分かった。従って、同様の帯電メカニズムが初期のUVフラッドプロセス及びPtフラッシュゲートの根底にあり、残念ながら、これらのプロセスのいずれも適切な安定性を提供せず、また表面不活性化問題を満足に解決する更なる改良及び変更もなされていない。その難しさの鍵は酸化物にあった。化学吸着電荷の安定性は酸化物の質及び厚さに大きく依存することが分かった。高品質の熱酸化物の形成は撮像検出器のトレランスを超える温度を必要とし、そのため、表面を中程度の温度の蒸気に曝す低温フラッシュオキサイドプロセスが開発された。残念ながら、フラッシュオキサイドは、環境状態特に水素暴露に関する変化が化学吸着電荷の極性を反転し、検出器量子効率及びスペクトル応答に重篤な影響を与え得るので、装置を安定化できない。これらの制限の結果、Ptフラッシュゲートの開発は放棄され、WF/PCII系の検出器に使用されなかった。アリゾナ大学における更なる開発努力は化学吸着プロセスのいくつかの革新及び変更、例えば厚い高品質酸化層の使用、水素暴露により無毒になる金属への切り替え、及び化学吸着電荷を環境変化に対して安定化させるために金属層を熱堆積HfO2誘電体層で被覆することなどがもたらされている。化学吸着装置は地上観測及び宇宙観測のこれらの進歩にもかかわらず、化学吸着帯電による表面不活性化は化学吸着電荷を保持し安定化するのに必要とされる誘電体層内の吸収により可視及び近紫外波長に制限される。化学吸着帯電はイオン化放射により不可逆損傷も受ける。特に、科学吸着は遠紫外光のイオン化作用に対して不安定であり、このイオン化作用はHイオンを開放し、半導体産業で絶縁層として使用されているSiO2及び他の誘電体層にトラップを生成することが周知である。最後に、化学吸着は絶縁層内に埋め込まれた固定の電荷を生成し、光生成多数キャリアの横方向輸送のための導電通路をシリコン内に与えない。導電性背面の要件は完全に空乏化される撮像装置を必要とする用途に重要であり、遠紫外レーザのような高強度光源に暴露する必要がある用途にも重要であるらしいことが確かめられた。イオン注入及びレーザアニールイオン注入はデバイス応用に対して半導体表面を選択的にドーピングするために半導体産業で使用される標準プロセスである。このプロセスは結晶格子に所望のドーズを注入するためにエネルギードーパント原子を半導体表面に向け供給することに基づいている。注入された原子は結晶の電気的に活性な格子位置に位置せず、高密度の欠陥を生成し、半導体の品質を低下させる。従って、注入は多くの結晶欠陥をアニールし、注入された原子を電気的に活性化して一部分の原子を格子間位置から結晶格子位置に移動可能にするために高温度の熱処理を必要とする。しかし、活性化に必要な温度はデバイス処理の熱的制約と適合しないイオン注入層の高温炉アニールを可能にするために前面の電子回路に耐熱金属を使用する例外があるが、耐熱金属は専門のプロセスを必要とし、すべての撮像デバイス技術及び応用に適合しない金属導電率の制約を課す点に注意。従って、イオン注入を撮像検出器の要件及び制約に適合させるために、いくつかのプロセス変更が重要である。第1に、UV域の検出に適した浅いドーパントプロファイルを生成するためには極めて低いエネルギーの注入が望ましい。第2に、表面近傍領域のみを加熱するためにパルスレーザを用いて極めて浅いアニールプロセスを実行する。第3に、トランジスタ及び他のデバイスの小領域をドープするために使用される選択的プロセスと反対に、背面照明撮像検出器のイオン注入は検出器の全表面の均一ドーピングを達成するように最適化されたプロセスを必要とする。これは特にレーザアニールに対する課題であり、撮像検出器にレンガ壁アーチファクトを生成する傾向がある。イオン注入はより高いドーパント濃度を提供するとともに、WF/PC検出器の最適薄膜化プロセスに最初に使用された拡散関連プロファイルよりも組み込まれるドーピングプロファイルのより良い制御を提供する。しかし、これは相対的な利点にすぎず、イオン注入の物理学及び撮像検出器とのプロセス適合性を維持する必要性のために、ドーパントプロファイルの形状、深さ、ピーク位置、振幅及び均一性などの設計に限られたフレキビリティが与えられるのみである。これらの制約は、特にUV量子効率、欠陥に関係した暗電流の生成及び空間解像度向上のための深い空乏化に関する検出器性能の最適化のためにイオン注入を使用できる能力に制限を与える。特に、イオン注入は、私たちが理解するように表面不活性化にとって極めて重要な急峻なドーパントプロファイルを生成することができない。イオン注入/アニールプロセスは急峻ドーパントプロファイルを生成できないことは、撮像検出器技術の分野を超えた制限である。急峻ドーパントプロファイルを達成することは高密度の集積回路を製造するための継続的な努力の過程において半導体産業が直面している大きな課題の一つである。鋭いイオン注入ドーパントプロファイルを生成する目標は半導体製造技術誌の広範な文献の主題である。これらの制限の一つはアニールプロセス中の注入ドーパント分布の広がりと関連する。過渡的増速拡散TFDの現象は注入ドーパント分布のアニーリング中に観測される異常に高い拡散速度をいう。観測される高い拡散速度は注入プロセスにより必然的に生成される欠陥に関連する。これらの制限に係らず、イオン注入撮像デバイスは現在様々な撮像用途、例えば宇宙で使用される化学的撮像検出器に使用されている。最先端のイオン注入装置は広視野カメラ3WFC3の心臓部である。このカメラは最近ハッブル宇宙望遠鏡では広視野/プラネタリカメラ2に置き換えられている。しかし、WF/PC2検出器の開発に続く20年間における大きな進歩にもかかわらず、WFC3における最先端のイオン注入装置は依然としてHST仕様から外れる量子効率ヒステリシスQEHを示す。これらのデバイスの広範な特性に基づけば、観測されるQEHはシリコン内の電荷トラップに関連し、これらの電荷トラップはおそらく背面不活性化に使用されるイオン注入/アニールプロセスに特有のアーチファクトである。WFC3に対して現在使用されている一時的な解決法はこれらのトラップを満たすためにデバイスを強い光に周期的に暴露すること、検出器を低い動作温度に維持してトラップされた電荷を安定化させて化学データを十分に収集することである。デルタドーピングWF/PC2のための検出器開発中に同時に、JPL科学者は高ドープシリコンのエピタキシャル成長に基づくユニークな表面不活性化を開発し始めた。通常の結晶成長技術はCCDのトレランスを超える温度を必要とするが、JPLは1980年代に、CCDコンパチブル温度450°C以下でシリコンのエピタキシャル成長を達成できる低温分子ビームエピタキシプロセスの先駆的な取り組みを先導した。これらの努力は1992年にデルタドープCCDの開発及び実証をもたらし、低温MBE成長を用いて完全機能薄膜CCD上に極薄デルタドープシリコン層を形成した。デルタドーピングプロセスの名前の由来は、ドーパントプロファイルが数学的デルタ関数に似ていることにある。デルタドーピングは、シリコン原子のフラックスを中断させてドーパント原子を単分子層の約1/3の密度約2×1014ドーパント原子/cm2で堆積させ、次いで1-2nmのシリコンキャップ層を成長させてドーパント原子を封入することによって極めて急峻なドーパントプロファイルを達成する。ドーパントは成長プロセスに組み込まれるため、MBE成長層はイオン注入中の格子損傷により生成される欠陥を受けないとともに、急峻なドーパントプロファイルの生成を制限する高温のアニールプロセスも必要としない。成長中にシリコンフラックスを中断し再開するプロセスによればドーパント原子を僅か数原子層の厚さの層に集中させ、表面の数原子層内に正確に位置させることができる。この正確さが究極の急峻ドーピングプロファイルをもたらし、この正確さはイオン注入又は如何なる他の通常のドーピングプロセス例えばイオン注入及び拡散によっても達成することはできない。デルタドーピングは遠及び近紫外スペクトル範囲に亘りほぼ100の内部量子効率を達成し、酸素と水蒸気の存在下において室温で数年間保存した後でもイオン化放射への暴露による性能の明らかな劣化も、測定可能な量子効率ヒステリシスも、環境状態に対する明らかな感受性も示さない。デルタドーピングは最初、薄いnチャネルCCDの表面不活性化のためのドーパント材料として硼素原子を用いて実証されたが、次の開発努力は、デルタドーピングがバルク照明フォトダイオードアレイ、CMOS撮像アレイ、完全空乏化pチャネルCCDドーパント材料としてアンチモンを用いるn型デルタドーピングを必要とする及び電子多重CCD光子計数用に高利得出力レジスタを用いるなどの表面不活性化に等しくうまく使えることを示すことであった。不均一ドーパントプロファイルを用いるMBEドーピングMITリンカーン研究所MIT-LLは、2×1020cm-3の濃度1×1014cm-2のシート密度に相当するで均一に分布するホウ素Bを含む厚さが5nmのMBE成長シリコン層を用いる表面不活性化を最近開発した。MIT-LLは、ほぼ100の内部量子効率及び測定不能のヒステリシスを主張している。遠紫外放射への背面照明CCDの暴露に対してMIT-LLで行われた研究は、MBE成長層は化学吸着帯電又はイオン注入のいずれよりも耐放射性であることを証明している。MBE不活性化デバイスの改良された耐放射性は不活性化層に組み込まれる電荷の総量及び表面上の酸化物層の相対厚さに起因する。研究の著者は、電子の移動度がイオン化放射により酸化物に注入される正孔よりも大きいことを引用して、放射への暴露は酸化物内に正電荷を生成し、表面不活性化層内のドーパントを補償すると主張している。この研究で比較されているデバイスデルタドープデバイスは含んでいないのMBE成長不活性化層は最大の電荷密度1×1014cm-2及び最薄の酸化物1-2nmを含む。MIT-LLにより成長された均一ドープ層に比較して、JPLのデルタドーピングプロセスはより薄いMBE生長層でより高い電荷密度を達成し、ここに記載する多層不活性化層は更に高い電荷密度を達成する。関連の研究において、MIT-LLの研究者は、MBE成長層は過大な表面生成暗電流に関与することを確かめている。彼らはこの問題を水素中の400°Cのアニールにより軽減することに成功し、このアニールは表面状態を自然酸化物に不活性化し、それによって表面生成暗電流を低減する。水素不活性化の取り込みによっても、観測される暗電流は依然として同等の前面照明デバイスよりも1桁大きく、背面照明欠陥は完全に不活性化されないことを示している。JPLのデルタドーピングプロセスは低い暗電流を達成するために水素暴露を必要としない。デルタドーピングの制限及び新しい技術の必要性図1及び図2はデルタドーピングと他の表面ドーピング技術を計算された表面近傍電界及び電位に基づいて比較している。ゆっくり変化するドーパントプロファイルが拡散により生成される。イオン注入はゆっくり変化する弱い電界及び電位を生成し、バルクからの表面の弱い分離を与え、応答に不安定性を生じるハッブル宇宙望遠鏡からのWFC3検出器の性能データに見られる。比較において、プロットは、デルタドーピングが従来の表面不活性化技術のなかで最強の電界及び最高のエネルギー障壁を生成することを示している。これは量子効率及び安定性の測定結果と一致し、デルタドーピングがどの位有効な不活性化層を提供するかを示す。それにもかかわらず、最近の測定結果は、可動正孔の表面密度はデルタドープ層内のドーパント原子の表面密度より2桁低いことを示唆している。この不一致は装置性能に対して重要な意味を持ち、改良された表面不活性化技術が必要とされることを意味する。本発明の技術は以下に記載するようにこの必要性に取り組むものである。図1はデルタドープ表面を従来の他の表面ドーピング方法と比較する計算電界を示す図である。図2はデルタドープ表面を従来の他の表面ドーピング方法と比較する計算電位を示す図である。従来の最先端の不活性化技術:これらの2つのプロットはデルタドーピングを従来の他の表面ドーピング技術と比較するために行った計算の結果を示す。これらのプロットは、デルタドーピングが従来技術のなかで最強の電界及び最高のエネルギー障壁を生成することを示している。これを達成する鍵はMBEによる急峻なドーパントプロファイルの生成にある。これらのモデルで示される原理は正しいが、最近の結果は実際のドープ表面の挙動をモデルから外れさせる化学的及び/又は物理的メカニズムの存在を示唆している。量子排除による表面不活性化多層ドーピング:序文及び概説様々な表面不活性化方法が背面照明検出器並びに検出器と極めて類似の要件を有する太陽電池用に特に開発された技術より前に周知である。これらの周知の技術は、熱酸化物の成長、水素中のアニーリング及び高性能絶縁体の成長又は堆積例えば、多くの半導体技術文献の主題である高k酸化物を含む。これらの技術は、好ましい電界及び電位を生成するために表面を充電するのに反して、電気的に活性の欠陥の影響を除去もしくは軽減させることを目的としている。デルタドーピングを除いて、前節で記載したすべての表面充電方法も、表面不活性化の安定性及び効率の向上を助けるためにこれらの方法、特に水素不活性化に依存している。この低欠陥密度への依存は、高エネルギー光子への暴露を含むイオン化放射例えば技術的に科学的に重要なディープ紫外光、遠紫外光及び極端紫外光のために安定性の問題を生じる。本発明の技術の利点の一つは表面欠陥と無関係に安定性を向上することにある。安定性は、表面及び界面の充電及び放電がデバイスを大きく混乱させ得るので重要な性能測定基準である。ハッブル宇宙望遠鏡用の検出器の歴史で説明したように、背面照明光学検出器は高い量子効率、低い暗電流及び安定な応答を達成するために表面不活性化を必要とする。不活性化はすべての検出波長で透明になるように十分に薄い不活性化層を生成するプロセスを必要とする。最適効率のために、不活性化層は、少数キャリアが表面で再結合又はトラップされないように検出器表面近傍のシリコン内に強い電界を生成しなければならない。表面生成暗電流を抑制するために、不活性化プロセスは表面状態を消去するか表面からバルクシリコン内への熱生成電荷の注入を抑制しなければならない。量子効率ヒステリシスを軽減するためには、不活性化層により生成される電界は、表面の電子及び正孔のトラッピング及び脱トラッピングにより生じ得る表面電位の摂動に対して安定でなければならない。表面不活性化技術は、ローバスト性又は厳しい環境内での検出器の劣化を低減又は遅らせる能力例えば汚れ及び/又はイオン化放射による表面の化学的又は物理的変化に伴って起こり得る検出器性能に対する永久変化を軽減又は防止する能力で区別することもできる。ハッブル宇宙望遠鏡に搭載された広視野カメラ3からの最近のデータも、改良されたDUV,FUV及びEUV検出器と同様に、改良された安定性及びローバスト性を有する表面活性化技術を必要としていることを証明している。本発明の技術は、薄い不活性化層内に極端に高いドーパント濃度を達成して検出器を表面欠陥の密度と関係なく表面から分離することによって、従来技術に比較して向上した安定性及びローバスト性を達成する。本発明の技術の設計及び実装は半導体組成のナノスケール制御を必要とする。ナノスケールでは、表面との電子及び正孔の相互作用は量子力学により支配され、バルクからの表面の分離は電子及び正孔の量子力学的振る舞いの抑制、従って専門用語的に言えば、量子排除による表面不活性化によって達成される。多層ドーピング技術は以下のように固体検出器の性能を従来技術と比較して向上させる。この技術は、表面からバルクへの少数キャリアの生成及び輸送を抑制するトンネル障壁をもたらすそれによって、表面状態に対する感受性が低下することで安定性及び信号対雑音性能が向上する。この技術は、バルクから表面への低エネルギー熱少数キャリアの輸送を抑制するトンネル障壁をもたらし、このようなキャリアが表面のトラップと相互作用する確率を低下させる高い量子効率を可能にし、安定性を向上する。この技術は、表面又は不活性化層内のいずれかにおける高エネルギーホット少数キャリアのトラップ又は再結合の確率を最小にし、逆にこのようなキャリアの表面からバルクシリコン内への輸送を促進する高い量子効率を可能にし、安定性及びローバスト性を向上する。この技術は、過剰な多数キャリアの横方向輸送を容易にするために高い表面伝導性をもたらし、よって多数キャリアの局所的蓄積を軽減し、検出器表面をあらゆる照明状態の下で一定電位に維持するのに役立つ表面状態の動的充電を軽減して安定性を向上する。この技術は、バルクシリコンの電界及び電位を表面電位の一時的変化又は永久変化により影響されないように分離し、よって例えば放射損傷、ホットキャリア注入又は環境の他の損傷効果に起因する表面及び酸化/反射防止膜に対する化学的及び物理的変化により生じる検出器性能への影響を軽減する。多層ドーピングを用いて量子排除による表面不活性化を達成する原理、方法及び構造を以下に説明する。多層ドーピングは、表面とシリコン検出器との間に、高エネルギーホットキャリアに対して透明で、低エネルギー熱キャリアに対して不透明である薄い結晶を介挿する。事実上、多層ドーピングは、物理的表面から分離された物理的表面と独立の電子的表面を生成する。層自体は、ホットキャリアが層内又は表面で補足される確率を最小に維持しながら、表面状態/欠陥を検出器半導体バルク内の少数キャリア状態から絶縁及び減結合するように量子力学の原理に従って設計される。上述したように、電子的及び物理的表面のこの量子力学減結合量子排除は、環境状態表面被膜に対する化学的又は物理的変化、吸収又は化学吸着された分子及び外部電界が撮像検出器の性能特に感度、安定性及び雑音に影響を与えないようにする必要があるために、撮像検出器において極めて重要である。本発明は撮像検出器の分野に関するが、実際上すべての半導体装置が表面及び界面の欠陥により影響される。従って、量子排除による表面不活性化のコンセプトは方法及び応用の双方においてより一般的であること、不活性化に必要とされる所要の表面近傍電位を生成する他の方法をこれらのコンセプトに基づいて開発することができること、及び量子排除による不活性化は大きなクラスの半導体装置及び太陽電池、光検出器及び背面照明固体撮像デバイスなどの上述した例と異なる応用に有益な用途を見出すことができることを明記しておく。更に、好適な実施はドープシリコン層のMBE成長を用いるシリコン表面の不活性化であるが、量子排除による表面不活性化をシリコン、シリコンとゲルマニウムを含む合金、及び様々なIII-V及びII-VI半導体材料を含む様々な材料系で実現するために様々な設計材料を設計し製造することができ、これらの材料はすべて分子ビームエピタキシ法を用いてナノスケール精度で成長及びドープすることができることを明記しておく。他の材料系及び製造技術例えば有機半導体もここに提案する方法及びコンセプトに適用可能である。ここに提示する着想及び方法は多くのデバイス構造及び技術を包含するように一般化することができる。エピタキシャル成長技術は、量子排除による表面不活性化の理論及びコンセプトと一緒に、もっと複雑な構造及び機能、特に2次元及び3次元パターン構造に容易に適用することができる。半導体ドーパントプロファイルをほぼ原子スケール精度で生成する能力は量子力学状態の操作及び電子及び正孔の量子輸送を可能にする。従って、これらの技術は考えられる多くのデバイス構造の設計、変更及び開発に、既存デバイス例えば集積回路の基礎的要素などに使用されるトランジスタの最適性能の探索又はサイズの縮小に、又は実用化のために表面の改良を必要とする新規なデバイス及び構造の開発に適用することができる。本明細書の残りの部分はシリコンの多層不活性化に焦点を当てる。これは量子排除による表面不活性化の特定のインスタンス化であり、本発明の技術の原理、方法及び利点の例示である。JPLにより教えられたデルタドーピングの性質シリコンの多層不活性化を導入するため及び従来技術との比較の基礎を与えるために、JPLにより教えられたデルタドーピングによる表面不活性化の性質並びにこの技術に関して最近確認された問題の説明から始める。光学検出器への適用において、デルタドーピングの本質的な原理は前面照明検出器の厚いp基板を原基板/エピ層界面のpp接合により形成される電界及び電位障壁を本質的に複製する極薄p層と置き換えることにある。極薄デルタドープ層は本質的に透明ある限られた意味でであるため、デルタドープした背面照明検出器はシリコンに到達可能な全電磁スペクトル軟x線から近赤外線に亘って極めて高い量子効率を示す。背面照明の問題の本質は表面不活性化及び安定性の問題にあり、特に不活性化された表面に対する化学的及び物理的変化は検出器性能に影響を与えないことが不可欠である。上述したように、JPLのデルタドーピング技術は従来技術のなかで最良の表面不活性化技術である。JPL特許及び公報によれば、デルタドープ層は、背面照明シリコン検出器の最良性能を達成するためには、Si-SiO2界面から約1-2nmに位置させなければならないと教えている。JPLにより教えられたデルタドープ層は僅か2.5nmの厚さシリコン結晶内の約10の単原子層に同等であるにもかかわらず、JPLデルタドープ層内のドーパント原子のシート密度は約2×1014cm-2である。このシートドーパント密度は自然シリコン酸化物に通常存在する表面電荷密度より殆ど2桁大きいため、この高いドーパント密度は高い導電性表面を生成する。デルタドープ表面内の正孔の低いシート密度JPLにおけるデルタドープ表面の表面シート密度の最近の測定結果は、表面近傍デルタドープ層は予想より2桁低い大きさのシート密度を示すのに対し、深いデルタドープ層のシート密度は予想の範囲内であることを示す表1参照。二次イオン質量分光分析SIMSによる表面のプロファイルは2×1014cm-2の設計値に近いドーパント原子のシート密度を含むことを示す。このことは、少なくとも2つの理由、即ち第1に、導電性は表面不活性化層により再現されるべき基板の本質的機能であるため、及び第2に、低い表面導電性は、デルタドープは予め考えていたより低いローバスト性であることを示すために、問題を示す。表1はシートナンバー表面伝導率の測定値に基づいてデルタドープ表面と多層ドープ表面を比較したものである。これは、伝導率の測定結果が表面不活性化層内へのドーピングにより生成された可動電荷を正確に反映するように超高純度シリコンリコン基板上のMBE成長層から得たデータを表す。深いデルタ層のデータは比較のためにのみ示されている点に注意されたい。表面の下方深くに埋め込まれたデルタ層は多大の信号が表面領域で失われるために撮像検出器の表面不活性化に適さない。ドーパント補償、化学的メカニズム及びモデル:表面不活性化用多層ドーピングを評価する方法上述した正孔とドーパント原子のシート密度の不一致は、表面への接近がデルタドープ層をどういうわけか補償することを示している。この不一致には少なくとも2つの可能な理由がある。表面に最も近い層内のドーパント原子の大部分が電気的に不活性であるか、また正孔の大部分が表面により不動化されるかのいずれかである。これらの可能性のいずれか一方又は両方からなる化学的メカニズムが存在し、更にこれらのメカニズムはシリコン酸化物内のいたるところに存在することが周知である水素を含む。ホウ素などの表面ドーパント原子の表面水素による不活性化は周知である。表面酸化物内の正孔の注入及びトラップも周知であり、比較的多くの文献の主題である。最近、酸化物内の正孔の不動化は電気プロセスではなくイオンプロセスとすることができることが確定され、酸化物への正孔の注入は酸化物の空孔から水素の開放を生じさせるので、Eセンタとして知られる一種の欠陥を生成するとともに、水素を架橋酸素原子と安定な結合に入り込ませ、よって酸化物内の固定の正電荷も生成する。従って、両メカニズム-不活性化対不動化-は表面上又は表面近傍の水素と関連する。よって、伝導性データは、デルタドーピングを上回る改良が必要であること及びモデルとの比較のための量的基準を提供することを示す一方、化学的メカニズムはデルタドープ及び多層ドープシリコンの表面のモデル化の有意義な出発点を提供する。モデル及びデータはともに本発明技術と従来技術の比較手段を提供し、多層ドーピングが従来技術を上回る重要な利点を提供することを示す。表面の量子力学挙動のモデル化表面の量子力学モデルは、新しいMBE成長及び特性データとともに、デルタドーピングによる表面不活性化への新しい知見を提供し、デルタドーピング及び他の最先端の不活性化技術に対するいくつかの問題を照らし出す。改良されたMBE成長構造に対する計算及び実験は、新しいデバイス構造及び方法を設計するために、量子排除による表面不活性化のコンセプトを使用することによって達成される実用性及び利点を証明することができる。メソスケール半導体構造内の多数キャリア及び少数キャリアの挙動をモデル化して組成、構造および電気的挙動の間の本質的な関係を得るためには量子力学の原理及び半導体バンド理論が必要である。MBE成長層の表面近傍特性の計算は量子排除による表面不活性化のコンセプト及び応用を説明するために不可欠である。理論を実験と結びつけるために、いくつかの近似が必要とされる。これらの近似は問題を取り扱いやすくするために不可欠であるため、モデル計算の結果を定量的予測ではなく記述的なものとすべきである。許容モデルを利用するとともに実際と同程度の材料の詳細及び知識を組み込むように努力したが、ここに記載するデバイス及び方法は特性及び性能データに基づいて評価したものであり、モデルの正確さに基づくものではない。ナノスケールドーピングプロファイルとドープ半導体の電位とナノメートルの長スケールでの電子及び正孔の波動特性の間の関係のために、MBE成長不活性化層の理論的分析はSi-SiO2界面近傍における電子及び正孔の挙動を記述するために量子力学モデルを必要とする。ここでは、表面近傍バンド構造をモデル化するためにシュレディンガー及びポアソンの方程式の自己矛盾のない解を使用している。最小のL点横および縦モードの分割を含む、X点及びγ点を含む伝導帯を有効な質量近似を用いてモデル化し、バンド結合効果を組み込むために価電子帯に対して8バンドkpモデルを使用している。シリコン表面の多層不活性化多層ドーピングはシリコン表面上に多数のデルタドープ層を成長させることによって実施され、隣接層間の分離は層間の量子力学結合を可能にするのに十分なほど小さい。量子力学結合がデルタドーピングの高い量子効率を維持するとともに、多層ドーピングが表面伝導率をデルタドーピングに比較して2桁大きくし、表面とバルク領域との間により大きな絶縁分離を提供する。MBE成長層の伝導率の測定結果が、本発明の方法及び装置によれば有効な表面不活性化のために必要なバルクシリコンからの表面の分離を達成し、できれば向上させながら、表面伝導率を2桁大きく増大できることを証明している。多層ドーピングのモデル化及びデルタドーピングとの比較モデル化のために、荷電ドーパント原子は表面の電荷からシリコンギャップ層の厚さだけ物理的に分離されるので、表面における正孔の不動化は表面双極子層を生成する。双極子層は正孔を半導体内に閉じ込め、電子を表面に閉じ込める電界を生成するが、双極子層は、量子閉じ込めが表面に閉じ込められた電子の基底エネルギーをそれらの殆どが検出器のバルク内の伝導帯に結合される点まで大きく増大するほど狭い。一方、ドーパントの不活性化はそれらを有効に中和するので、電位の計算に関する限り、それらはモデルから有効に除去する。従って、これらの可能性を測るためには2つの場合が考えられ、第1の場合は電荷の不動化及び強い表面双極子の生成の場合、第2の場合は表面に最も近い層におけるドーパントの中和及びドーパント密度の低下である。領域への分割プロットは電界及びポテンシャルエネルギー図4、図5及び図6、正孔濃度図7及び図8、電子状態図9~図14及びローバスト性図15~図20を示す。プロットは多層ドープ表面を以下のように3つの領域に分割することによって本発明の技術の原理を説明している。化学的界面表面領域は一方の側がSi-SiO2界面で、反対側が第1デルタドープ層で境界される。Si-SiO2界面の化学的性質がこの領域を支配する。第1ドープ層は、この領域が量子閉じ込め効果を計算された少数キャリアのエネルギー状態で受けるためにSi-SiO2界面に近接しなければならない。この領域内の量子閉じ込めは少数キャリアのトラッピングを最小にするのに役立つ。酸化物内の正孔のトラッピングは固定正電荷を生成し、Si-SiO2界面と第1ドープ層との間に表面双極子領域を生成する。双極子領域内の電荷分離は強い表面電界を生成する。表面に生成される水素は表面に最も近いドープ層内のドーパントを不活性化することができる。多層多層領域は新しい領域である。デルタドーピングは化学的界面と物理的界面との間の急峻な境界を表すが、多層領域は設計により制御できる特性を持つ有限の幅の領域を介在させることができる。一実施形態では、1つの代わりに数個のデルタ層を成長させることによって、結合された量子ウェルの多層を生成する。層間の分離は量子ウェルが結合されるように狭くするのが好ましい。層間の分離が大きすぎる場合には、キャリアが個々のウェルにトラップされ、量子効率が低くなる。ドーパントシート密度はバルクとウェハ表面との間に良好な分離を得るために高くするのが好ましい。高い障壁はトネリングのより良い抑止をもたらし、動的表面帯電、損傷及び他の環境効果に対してより良いローバスト性をもたらす。高いドーパントシート密度はデルタドープ表面に欠ける高い導電性ももたらす。物理的界面この界面は検出器の電子回路表面を規定し、それはMBE成長前に存在した原検出器材料の出発材料であり、高純度シリコンからなる。これは、光生成少数キャリアを検出する必要がある場合であり、それらが生成されたら、多層領域はそれらが戻ってくるのを阻止するために優れたトンネル障壁を提供する必要がある。多層領域からこの領域内に広がる電界及び多層領域により生成される電位障壁の高さ及び幅が表面不活性化の有効性を決定する重要パラメータである。デルタドーピングにより生成される電界及び電位障壁は導電率データからの推定に基づく予測値よりも遥かに低い。多層ドーピングは、モデルによって表されデータによって確かめられた様々な基準から、デルタドーピングおよび他の如何なる従来技術よりも遥かに優れている。多層不活性化を実現するための製造方法多層ドープはシリコン検出器のバルク表面上に複数のドープ層の成長を必要とするため、薄膜化及びデルタドーピングシリコン検出器に対して既に開発されている方法を用いて表面を生成し、第1ドープ層を成長する。後続のドープ層は、多層領域に所望の数のドープ層を形成するために反復成長プロセスにより形成する。この方法で形成された多層は一般に周期的構造をとるが、本発明の検出器不活性化のための多層ドーピング技術はすべての層を同一に形成する必要はない。一つの好適実施形態において、好適な多層ドーピング方法は次の製造ステップを含む。様々な検出器設計に対する特定の要求に応じて、いくつかのステップを加えても、変更しても、除去してもよく、また異なる順序で実行してもよい。1.薄膜化領域を支持する厚い枠を残して薄膜化する枠-薄膜化プロセスによりウェハを薄膜化する前に検出器を支持する又は装置全体を薄膜化するために薄膜化前に検出器を機械的支持体に接着する。2.薄膜化すべき表面を、例えばRCA洗浄プロセスなどのシリコンウェハ用の標準洗浄プロセスを用いて洗浄する。3.検出器を、例えば化学-機械研磨、加熱KOH溶液による化学エッチング、フッ化水素及び酢酸の混合物による化学エッチング及びKMnO4の溶液によるエッチングを含む一連のステップで薄膜化する。4.薄膜化した検出器の背面を、例えば別のRCA洗浄ステップ及びこれに続くUVオゾン洗浄プロセスにより洗浄する。5.例えば検出器を窒素環境内で回転体の上に置き、表面を回転させながら一連の薬品、例えばエタノール、HFとエタノールの混合物及び再びエタノールに暴露することによって表面の水素不活性化を行う。6.装置を真空チャンバ内に装填し、超高真空圧にポンピングする。7.装置を真空下でMBE成長チャンバ内に移送する。8.表面から揮発性薬品を除去するために、例えば150°Cまで少なくとも10分間加熱して装置を低温度でアニールする。9.380°C以上で450°C以下の温度に加熱する。10.自動清浄シリコン表面を生成するためにバッファ層としてシリコン層を成長する。11.シリコン成長を停止する。12.必要に応じ、装置をn型多層の成長のために低温度、例えば250°C~300°Cの温度に冷却する。13.複数のデルタ層の反復成長を実行する。多層の各デルタ層に対して、ドーパント原子を所望のドーパント密度に達するまで堆積し、そこでドーパント原子のフラックスを止め、次いで所望の厚さのシリコンをデルタ層の上に成長させる。例えば、各デルタ層に対して2×1014cm-2のドーパント密度及び1~2nmのシリコン層厚を使用することができる。各層は前層と同一にする必要はない。14.装置を除冷し、MBEチャンバから取り出す。15.特定の用途に応じて、任意選択ステップとして酸化物及び反射防止膜を形成する。16.この時点で多層ドーピングによる不活性化は完了し、パッケージングのための追加のステップを必要に応じ実行することができる。図21は、本発明の原理に従って多層ドーピングされたウェハ2100の断面を示す概略図原寸に比例していないである。本例では、シリコン半導体ウェハについて記載され、その上に半導体装置が意図的に設けられる。図21において、半導体装置例えば、一例ではCCDアレイは図21の底部に示すウェハの層2160の自由表面の上に設けられる。矢印2105で表される照明は背面側半導体装置が設けられる表面とは反対側から入射する。ウェハの層2150は、ウェハ2100の背面に任意選択の薄膜化プロセスが加えられた後の残存バルク材料を示す。層2115,2125,2135及び2145及び層2120,2130及び2140が薄膜化されたウェハ上に成長される。図に示す例では、暗く網掛け表示された層2115,2125,2135及び2145は意図的に加えられたドーパント種例えば硼素などのp型ドーパント又は燐又はアンチモンなどのn型ドーパントの密度を含む4つのドープ層を表す。ウェハ2100は正確に4つのドープ層を含む必要はなく、一般に複数Mのドープ層を含むここでMは1より大きい整数である。M個のドープ層のドーパントシート密度は同じにする必要はなく、原理的には同じシート密度又は異なるシート密度に選択することができる。層2115,2125,2135及び2145の間にM-1ここではM=4,M-1=3個の意図的にドープされてない層2120,2130及び2140アンドープ層ともいう、例えば意図的に加えられるドーパントを含まない実質的にシリコンの層がインタリーブされる。M=2,M=3及びM=4の構造を実証した。層2110は層2115~2145のすべてを成長した後に成長により設けられるウェハの最終半導体層であるため、ウェハ2100の背面上に必要な電気接点又は光反射防止層を設けることができる。一般に、複数M個のドープ層2115,2125,2135及び2145はシリコンの単層約2.5オングストロームと同じ薄さにすることができ、約2×1014cm-2までのシート密度でドープすることができる。ドーパント密度を測定する一つの方法はシート密度であり、この密度は1平方センチ当たりのドーパント原子数で測定される。意図的にドープされてないM-1個の層2120,2130及び2140は5~40オングストロームの範囲内の厚さにすることができ、10~30オングストロームの範囲内の厚さに成長させるのが好ましい。いくつかの結晶成長方法は速度論的に制御され、熱力学的平衡を達成するプロセスでないため、異なる第2の実施形態では、複数M個のドープ層を、隣接するドープ層の間にM-1個のインターリーブアンドープ層を設けることなく成長させることを可能にすることが期待される。これは、例えば第1のドーパントフラックスの成長表面への照射を第1の持続時間中許可しこれによりドーパントの完全な単分子層に満たない層を成長させ、シリコンフラックスの成長表面への照射を第2の持続時間中許可しこれにより結晶単分子層を完成させ、次に第2のドーパントフラックス及び第2のシリコンフラックスをそれぞれ追加の持続時間中使用して別の単分子層を成長させる。フラックス及び照射時間を変化させることによって、一連の所望のドーパントシート密度を有する一連の層を成長させることが期待できる。理論的検討ここで与えられる理論的な説明は正しいと考えられるが、ここに記載し特許請求する装置の動作は理論的説明の正確さ又は正当性に依存しない。即ち、ここに記載する本発明は、観測された結果をここに示す理論と異なる根拠に基づいて説明できる後の理論展開によって損なわれることはない。本明細書に引用した特許、特許出願及び公開広報は参照することによりその全内容が本明細書に組み込まれる。本明細書に明確に記述された既存の定義、声明又は他の開示資料とコンフリクトする、本明細書に組み込まれるという如何なる資料又はその一部分は、組み込まれる資料と本開示資料との間でコンフリクトが生じない程度にのみ組み込まれる。コンフリクトの場合には、そのコンフリクトは本開示を好ましい開示と支持することで解消すべきである。本発明を図面に示した好ましいモデルを参照して具体的に示し説明したが、細部の様々な変更が請求項で特定される本発明の制振及び範囲から逸脱することなく実行可能であることは当業者に明らかであろう。"