"並列に接続された第1の水平シフトレジスタと第2の水平シフトレジスタに、2つの色を表す一列の電荷パケットを読み出す方法であって、a複数の垂直CCDから前記第1の水平シフトレジスタに、前記一列の電荷パケットのうちの全ての電荷パケットを転送する段階と、b前記第1の水平シフトレジスタから前記第2の水平シフトレジスタに、1つの色の電荷パケットを転送することにより、前記第1のシフトレジスタ内の電荷パケット数を1/2に減らす段階と、c読み出し時間を短縮するため、前記一列の電荷パケット中の同じ色の隣接する電荷パケットが、前記第1と第2の水平シフトレジスタ内で同時に2つずつ足し合わされるように、前記第1と第2の水平シフトレジスタ内の電荷パケットをシフトすることにより、前記第1と第2のシフトレジスタ内の電荷パケット数をさらに1/2に減らす段階と、を有する方法。並列に接続された第1の水平シフトレジスタと第2の水平シフトレジスタに、2つの色を含む一列の電荷パケットを読み出すカメラであって、a複数の垂直CCDから前記第1の水平シフトレジスタに、2つの色を含む電荷を転送する手段と、b前記第1の水平シフトレジスタから前記第2の水平シフトレジスタに、1つの色の電荷を転送することにより、前記第1のシフトレジスタ内の電荷パケット数を1/2に減らす手段と、c読み出し時間を短縮するため、前記一列の電荷パケット中の同じ色の隣接する電荷パケットが、前記第1と第2の水平シフトレジスタ内で同時に2つずつ足し合わされるように、前記第1と第2の水平シフトレジスタ内の電荷パケットをシフトすることにより、前記第1と第2のシフトレジスタ内の電荷パケット数をさらに1/2に減らす手段と、を有するカメラ。第1と第2の水平シフトレジスタの間に位置し、前記第1と第2の水平シフトレジスタの転送チャネルを1ゲートおきに接続する複数の転送ゲートで並列に接続された前記第1と第2の水平シフトレジスタに、2つの色を含む一列の電荷を読み出す方法であって、a複数の垂直CCDから前記第1の水平シフトレジスタに、2つの色を含む電荷を転送する段階と、b前記第1と第2の水平シフトレジスタの転送チャンネルを接続する転送ゲートを用いて、前記第1のシフトレジスタから前記第2のシフトレジスタに、1つの色の電荷を転送することにより、前記第1のシフトレジスタ内の電荷パケット数を1/2に減らす段階と、c前記一列の電荷中の同じ色の電荷が、前記第1と第2の水平シフトレジスタ内で2つずつ足し合わされるように、前記第1と第2の水平シフトレジスタ内の電荷をシフトすることにより、前記第1と第2のシフトレジスタ内の電荷パケット数をさらに1/2に減らす段階であって、前記第1と第2の水平シフトレジスタは、前記第1と第2の水平シフトレジスタに複数の読み出しモードを設けるようにクロックされ、全解像度読み出しモードでは、前記第1と第2の水平シフトレジスタの1つおきのゲートが相補的にクロックされ、各水平シフトレジスタの各電荷パケットを読み出し、低下解像度モードでは、各転送ゲートに隣接したゲートを一定電圧に保持し、残りのゲートを相補的にクロックして、各水平シフトレジスタにおいて同じ色の電荷パケットを足し合わせ、全解像度読み出しモードと比較して数が半分の電荷パケットを読み出す段階と、を有する方法。先行技術の欠点を考慮して、2×2カラーフィルタパターンを用いてメガピクセルの画像センサから30フレーム/秒のビデオを生成することができ、一方ピクセルアレイを100サンプリングしプログレッシブスキャン非インターレースでビデオ画像を読み出す発明が望まれる。本発明は、上記の問題の1つ以上の解消に関する。簡単に要約すると、本発明の一態様によると、本発明は、複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインCCDから電荷を読み出す方法であって、各光敏感領域は垂直シフトレジスタのCCDと2行の繰り返しパターンであって各行が前記光敏感領域に広がる少なくとも2つの色を含む繰り返しパターンを有するカラーフィルタと結びついており、前記方法は、a前記2行パターンの各々から1行を読み出す段階と、b前記垂直シフトレジスタ中の各行の同じ色を足し合わせて解像度を半分に減らす段階と、c前記垂直シフトレジスタから電荷を転送することなしに、残りの行に対して段階aとbを繰り返す段階と、d異なる色が足し合わされないように、前記垂直シフトレジスタ中の前記電荷を読み出す段階と、を有することを特徴とする方法である。本発明により、ビデオの場合、30フレーム/秒を生成でき、一方ピクセルアレイ全体をサンプリングすることができる。図3aと3bを参照して、本発明の画像センサ100が示されている。分かりやすくするため、画像センサ100のピクセルアレイの小さな一部分のみを示している。フォトダイオード120のアレイにより構成され、VCCD130がフォトダイオード120の列の間に位置している。フォトダイオードアレイ全体をわたって広がる2×2アレイで繰り返すカラーフィルタがある。4つのカラーフィルタA,B,C及びDは、3色または4色の一意的な色である。色は、限定はされないが、A=赤、B=C=緑、D=青である。他の一般的なカラースキームでは、シアン、マゼンタ、黄色、または白のフィルタを使用する。図4を参照して、1つの画素を示した。VCCD130は、インターレース4フェーズタイプであり、1つのフォトダイオード120あたり2つの制御ゲート電極132と134を有する。図3aに戻り、フォトダイオード120中に格納された画像のフル解像度読み出しは、インターレース画像センサ100の場合、以下に説明するように動く。最初に、フィールド1の電荷は、ライン1とラベルされた全てのラインにより構成され、フォトダイオード120から隣接するVCCD130に転送される。VCCD130は、色AとCを含むラインからの電荷のみを受け取る。本発明の技術分野で周知であるように、電荷が一旦VCCD130中に入ると、並行してシリアルのHCCD図示せずに転送され、次にアンプ図示せずに転送され出力される。次に図3bにおいて、色AとCからのすべての信号がVCCD130から転送された後、ライン2のフォトダイオード120中の残りの電荷がVCCD130に転送される。これは、色BとDのみを含むフィールド2である。画像は2つのフィールドで読み出されるから、第1のフィールドが読み出されている間に光を遮断して、第2のフィールド中の信号のさらなる集積を防止するために、外部シャッタを使用する。センサがデジタルカメラに組み込まれていて、ビデオモードで使用される時、外部シャッタは開かれ、画像センサ100は連続的に動作させる。ほとんどの出願では、ビデオを少なくとも10フレーム/秒のフレームレートであり、30フレーム/秒が最も望ましいレートであると定義している。現在、画像センサは、典型的には解像度が高いので、50MHzより低いデータレートで、1つまたは2つの出力アンプでは30フレーム/秒のフル解像度画像読み出しは不可能である。本発明の解決策は、画像センサ内の画素を足し合わせて、ビデオレート画像化が可能な解像度まで画素数を減らすものである。最初に、垂直解像度を半分に減らすことによりフレームレートを上げる場合を説明する。図5aを参照して、これは、図3aと3bに示したのと同じ画像センサ100であるが、読み出しシーケンスが異なる。最初に、フォトダイオード120のライン1とライン3中の電荷がVCCD130に転送され、ライン1と3からの2つの電荷パケットがVCCD130中で足し合わされるように、VCCD130がクロックされる。ここで、画像センサ100は図5bに示した状態にある。色AとCの2つの行は足し合わされ、VCCD130中に保持される。次に、残りのライン2と4がフォトダイオード120からVCCD130に転送される。これらの2つのラインは、足し合わされるが、ライン1と3の足し合わされた電荷パケットとはミックスされない。ここで、画像センサ100は、図5cに示した状態にある。すべてのフォトダイオード120は、読み出されて2つの行が足し合わされる。色A,B,C及びDに対応する電荷パケットは、元の2×2カラーフィルタのパターン構成が保たれて、垂直解像度が半分になって、VCCD130中にある。ここで、1つのフィールドのみがVCCDから転送されねばならないので、フレームレートが高くなる。図5a-5cのシーケンスは、好ましくは、VCCD130中で画素を足し合わせるのに必要な時間に対して露光時間が長い条件下である。カメラが屋外の明るい太陽光中で使用される場合、必要な露光時間が非常に短くて済むように、画素の足し合わせにより感度が向上する。露光時間は100μsecないし200μsec程度の短さである。色Aのフォトダイオード120は、色Bのフォトダイオード120より前にVCCD130に転送される。この時間差は長く、約40μsecである。色Bのフォトダイオード120は、色Aのフォトダイオード120よりも、露光時間が長い。よって、露光時間が非常に短いビデオ記録には望ましくないカラーヒューシフトが見られる。この短い露光によるカラーヒューシフトは、電荷を全ての色のフォトダイオード120からVCCD130に常に転送することにより、避けることができる。これは図6aにしめした。ライン3と4のフォトダイオード120は、VCCD130に同時に転送される。すべての色が同時に転送されるので、露光が非常に短くてもヒューシフトは起こらない。電荷はライン1と2のフォトダイオード中に留まる。図6bを参照して、VCCD130中の電荷パケットは、ライン1と2の同じ色から電荷を受け取るために、適当に整列させるため、2ライン分シフトダウンされる。図6cでは、ライン1と2のフォトダイオード120の電荷は、転送され、VCCD130にすでにある同じ色と足し合わされる。図6dにおいて、電荷加算後にVCCD130の最終状態は、元のフォトダイオードアレイの2×2のカラーフィルタのパターンを含み、垂直分解能は半分に低減される。VCCD130中の電荷パケットは、単一のフィールドプログレッシブスキャン画像として、イメージャから転送される。プログレッシブスキャン画像では、インターレースフィールドの分離の問題はない。この読み出し方法も画像中の全ての画素をサンプリングし、最大光感度、最小モアレアーティファクト、及び最小カラーエイリアスを与える。図7を参照して、電荷パケットのクロッキングの詳細を示す。図7は、色AとBの画素を含む列のVCCD130の中心とする断面図である。ラベルAまたはBと数字の添字は電荷パケットを識別している。文字は、その電荷パケットがどのフォトダイオードからのものであるかを識別している。添字はその電荷パケットがどのフォトダイオードラインからのものであるかを識別している。ラベルT0ないしT5は、図8の電荷転送クロッキングシーケンスの時間ステップを示す。図7のゲートは、8つの制御電圧V1ないしV8に接続されている。各時間ステップにおいて各ゲートに印加される電圧を図8に示した。ゲートの電圧は、3つのレベルのうちの1つである:VLは最低レベルでありVCCDチャネル電位中にバリアを作るオフ状態、VMは中レベルでありVCCDチャネル電位中に井戸を作るオン状態、VHは最高レベルでありフォトダイオードとVCCDの間の転送チャネルをオンにする。クロッキングシーケンスは、図8において、図7のゲートV5とV8の下のフォトダイオード転送チャネルをオンにすることにより始まる。これにより、電荷パケットA3とB4がVCCDに置かれる。これは、図7の時間ステップT0で示した。ゲート電圧は、図8のように、時間ステップT1からT4に変化し、電荷パケットを4ゲート分2ライン進める。そして、ゲートV1とV4の下のフォトダイオード転送チャネルは、オンにされ、電荷パケットA3とB4に電荷パケットA1とB2を足す。時間ステップT5の後、VCCDは周知の標準4フェーズCCDタイミングシーケンスでクロックされる。ライン数は半分に低減されるので、画像センサのフレームレートは2倍になる。図8は可能な唯一のタイミング図ではなく、当業者は小さな変更を多数施して、同じ電荷足し合わせ結果を得ることができる。速さを2倍にしても十分でないことがある。また、ビデオ画像は480ラインであることが望ましい。1440ラインを有する画像センサは3分の1に低減しなければならない。次に、3分の1にライン数を低減するためのVCCDクロッキングシーケンスを説明する。図9aを参照して、ライン2と5だけのフォトダイオード中の電荷がVCCD130に転送される。次に、図9bにおいて、VCCD130は2ラインずつ電荷を転送し、ライン2と5からの電荷パケットをライン3と6に整列させるalign。図9cで、ライン3と6中のフォトダイオード120からの電荷は、転送され、VCCD130中にすでにある電荷パケットの上に付け加わる。図9dで、足された電荷パケットは、もう2ライン転送され、ライン1と4と整列される。ここで、図9eでは、ライン1と4中の最後に残っているフォトダイオード電荷は、転送され、VCCD130中にすでにある電荷パケットの上に足される。図9fの最終フォトダイオード転送の後、ライン数が元のフル解像度画像の1/3であるVCCD130中の2×2カラーフィルタパターンがある。図9a-fのシーケンスでは、いつも、フォトダイオードからVCCDへの転送が起こり、2×2のカラーフィルタのパターンの4つの色すべてが同時にVCCD130に転送されることに留意せよ。図10は、ファクタ3だけライン数を低減する電荷パケットのクロッキングの詳細を示す。図10は、色AとBの画素を含む列のVCCDを中心とする断面図である。ラベルAまたはB、及び数字添字は電荷パケットを識別している。文字は電荷パケットがどの色のフォトダイオードに由来するかを示す。添字はその電荷パケットがどのフォトダイオードラインに由来するかを示す。ラベルT0ないしT8は、図11中の電荷転送クロッキングシーケンスの時間ステップを示す。図10のゲートは、12の制御電圧V1ないしV12に接続されている。各時間ステップでゲートに印加される電圧は、図11に示した。VCCDは6フェーズCCDとしてクロックされ、通常は4つのゲートがオンで2つのゲートがオフである。このクロッキングclockingシーケンスは、図11において、図10のゲートV4とV10の下のフォトダイオード転送チャネルをオンにすることにより始まる。これにより、電荷パケットA2とB5がVCCDに置かれる。これは、図10の時間ステップT0で示されている。ゲート電圧は、図11により、時間ステップT1からT4への6フェーズCCDタイミングで変化し、電荷パケットを4ゲート2ラインだけ進める。次に、ゲートV6とV12の下のフォトダイオード転送チャネルをオンにし、電荷パケットA6とB3を電荷パケットA2とB5に足し合わせる。時間ステップT4からT8で、VCCDはさらに4ゲート電荷パケットを進めるようクロックされる。これにより、ライン1と4中のフォトダイオードと電荷パケットが整列する。ゲートV2とV8の下のフォトダイオード転送チャネルがオンにされ、電荷パケットB1とA4をVCCD中にすでにある電圧パケットに加える。時間ステップT8の後、全てのフォトダイオードが読み出され、ライン数が1/3の画像がVCCD中に入る。6フェーズCCDクロッキングを用いてVCCDから読み出される。図11は可能な唯一のタイミング図ではなく、当業者は多数の小さな変更をして、同じ電荷足し合わせ結果を得ることができる。図12a-12fは、3つのラインを足し合わせる別の電荷転送シーケンスを示す。図12aを参照して、ライン5と6だけのフォトダイオード120中の電荷はVCCD130に転送される。そして、図12bで、VCCD130電荷を2ライン転送して、ライン5と6からの電荷パケットをライン3と4と整列する。図12cで、ライン3と4中のフォトダイオード120からの電荷が転送され、VCCD130中に既にある電荷パケットの上に追加される。図12dで、足し合わされた電荷パケットはさらに2ライン転送され、ライン1と2と整列される。ここで、図12eにおいて、ライン1と2に最後に残っているフォトダイオード電荷が転送され、VCCD130に既にある電荷パケットに追加される。図12fの最終フォトダイオード転送の後、VCCD130にはライン数が元のフル解像度画像の1/3の2×2カラーフィルタパターンがある。図12a-12fのシーケンスでは、いつも、フォトダイオードからVCCDへの転送があり、2×2カラーフィルタパターンの4つの色はすべてVCCD130に同時に転送されている。図13を参照して、図12a-12fの電荷転送シーケンスの詳細を示す。図13の時間ステップT0において、ゲートV9とV12の下のフォトダイオードからVCCDへの転送チャンネルをオンにして、色Bライン5B5と色Aライン6A6からの電荷パケットを転送する。A6とB5の電荷パケットは、6フェーズCCDクロッキングを用いて2つのライン分転送される。次に、色Bライン3B3がフォトダイオードからゲートV5の下のVCCDに転送され、色Aライン4A4がフォトダイオードからゲートV8の下のVCCDに転送される。足し合わされた電荷パケットA4A6とB3B5は、6フェーズクロッキングでVCCD中の2つのラインだけ転送される。電荷の最後の2行はフォトダイオードからゲートV1とV4の下のVCCDに転送される。A2とB1電荷パケットは、VCCDにすでにあるA4A6とB3B5電荷パケットに足し合わされる。このように、本発明は、2ラインまたは3ラインの電荷パケットをいかに足し合わせて、ファクタ2または3だけフレームレートを上げるかを開示している。1440ラインの画像センサが3つのラインペアを足し合わせることにより480ラインの解像度に低減されても、画像を読み出すには1/30秒より長い時間がかかる。画像読み出しをより速くする解決策は、電荷パケットをHCCDでも足し合わせることである。図14を参照して、周知の先行技術のHCCDが示されている。これは、1列につき4つの制御ゲートを使用する疑似2フェーズCCDである。2つのゲートの各ペアH1、H2、H3は、2つのゲートの1つの下でチャネル電位インプラント調整380で接続されている。チャネル電位インプラント調整380は、HCCD中の電荷転送の方向を制御する。電荷はHCCDのH2ゲートの下で、1度に1ラインずつ、VCCDから転送される。図14は、図1の色AとCを含むラインからの電荷パケットがあることを示している。電荷パケットは、図15のクロック信号を印加することにより、時間ステップT0、T1、T2において、HCCDにより順次1行ずつ進む。米国特許公報第6,462,779号は、HCCD中の2つの画素を足し合わせて、HCCDクロックサイクルの全数を半分に低減する方法を提供している。これを図16に示した。この方法は、すべての画素が1色であるリニアイメージセンサのために設計されている。図2の2×2カラーパターンを使用する2次元アレイでは、各ラインは1色より多くの色を有する。よって、図16では、色AとCを含むラインがHCCDに転送され、図17のタイミングでクロックされる時、色AとCが足し合わされる。これにより色情報と画像が破壊される。図18に示した本発明は、HCCD中の画素を足し合わせる時、色のミキシングを防止する方法を提供する。本発明は、4つの色A,B,C及びDの2×2のカラーフィルタパターンによりカバーされたフォトダイオード430のアレイから構成されている。フォトダイオード430からの電荷パケットは、前述の2または3ラインの足し合わせを用いて、転送されVCCD420中で垂直に足し合わされる。2ラインの足し合わせは図18に示されている。画素アレイの下部に、第1のHCCD400と第2のHCCD410がある。第1のHCCD400から第2のHCCD410への電荷パケットの半分を転送するために、1列ごとに、転送チャネル460がある。各HCCDの端に、電荷パケットをさらに処理するため電圧に変換する出力アンプ440と450がある。図19a-19dは、HCCDによる1ライン読み出しのための電荷転送シーケンスを示す。最初、図19aで、色AとCを含む1ラインを、図19bに示すように、第1のHCCD400に転送する。電荷パケットは色に対応する文字と、その電荷が由来する列に対応する添字でラベルされている。図19cでは、偶数番号の列からの電荷パケットだけが、転送ゲート460を通過して第2のHCCD410に行く。図19dでは、第2のHCCD410中の電荷パケットは1列だけ進み、第1のHCCD400中の電荷パケットと整列する。各HCCDを読み出すのに必要なクロックサイクル数は、HCCD中の列数の半分である。第2のHCCD410の足し合わせにより、読み出し時間が半分に低減される。最も重要なことは、各HCCDが1つの色タイプのみを含むことである。2つの電荷パケットは、図20aと20bに示したように、各HCCD400と410中で水平に足し合わされる。足し合わせにより、異なる色の電荷パケットがミックスされることはない。2画素の足し合わせにより、各HCCD400と410から読み出す電荷パケット数が半分に減少する。このHCCD設計により、速さが全体で4倍になる。前述の2ラインまたは3ラインの足し合わせと組み合わせると、ビデオモードでフレームレートが8倍から12倍になる。これで、十分に、1100万画素の画像センサにおいて全ての画素のサンプリングを30フレーム/秒のフレームレートでできるようになる。図21は、HCCDの構造をより詳細に示している。第1のHCCD400と第2のHCCD410があり、nタイプの埋め込みチャネルCCD520の上に作られている。埋め込みチャネルCCD520は、疑似2フェーズクロッキングようのチャネル電位インプラント調整530を有する。図21の上部に、第1のHCCD400を通る側断面K-Mが示されている。7つの配線がされ、HCCDゲートH1からH7に制御電圧を供給する。別の配線TGは、2つのHCCD400と410の間の転送ゲートを制御する。ゲート電極は、必ずしも必要ではないが、典型的には少なくとも2レベルのポリシリコン材料である。使用する製造プロセスでは第1レベルまたは第2レベルのポリシリコンを使用できない場合、第3レベルのポリシリコンを転送ゲートに使用してもよい。転送ゲート領域の埋め込みチャネルにおいてインプラントと少し変更したゲート電圧とを注意深く使用して、転送ゲートをそっくり省略することもできる。転送ゲートのはっきりした構造は、本発明の機能にとっては重要ではない。図21のHCCDに印加される、電荷を第1のHCCDから第2のHCCDに転送するためのクロック電圧は、図22に示されている。図22の時刻T0において、H1、H6及びH7ゲートをハイに切り換えて第1のVCCD400から電荷を受け取る。H2、H3、及びH4バリアゲートをローに保持して、電荷パケットが第1のHCCD400でミックスされるのを防止する。時刻T1において、転送ゲートTGをオンにして、H1をローでクロックして、H1ゲートの下の電荷パケットのみを第1のHCCD400から第2のHCCD410に転送する。TGは時刻T2にオフになる。最後に、時刻T3において、第2のHCCDクロックを切り換えて、第2のHCCD410中の電荷パケットを進め、その電荷パケットが第1のHCCD400電荷パケットと同じゲートの下に保持されるようにする。スチル写真の場合のフル解像度モードにおけるHCCDの読み出しを次に説明する。図23aは第1のHCCDの電荷転送シーケンスを示し、図23bは第2のHCCDの電荷転送シーケンスを示す。電荷パケットA,B,CまたはDの色に対応する文字は、電荷パケットを識別する。電荷パケットラベルについた添字は、電荷パケットの列数に対応する。各時間ステップのクロック電圧は、図24に示されている。HCCDは2つの電圧HとLの間の疑似2フェーズCCDとしてクロックされる。転送ゲートTGは、オフ状態Lに保持され、2つのHCCDの間の電荷のミキシングを防止する。ビデオモードでは、2つの電荷パケットが、第1のHCCDの場合、図25aに示したように足し合わされ、第2のHCCDの場合、図25Bに示したように足し合わされる。第1のHCCDは色Aの画素からの電荷パケットのみを含み、第2のHCCDは色Cの画素からの電荷パケットのみを含むことに留意せよ。図26は、ゲート電圧クロッキングシーケンスを示す。ゲートH1、H2及びH5は、HとLの間のほぼ中間の電圧で一定に保持される。ビデオモードにおける電圧HとLは、フル解像度スチル写真で使用される電圧と等しくなくても良い。ゲートH3、H4、H6及びH7のみが、相補的にクロックされる。図25aと25bで分かるように、1つのクロックサイクルで、電荷パケットがHCCD中の4列だけ進む。これは、ビデオモードで4倍の増速をもたらすものである。多数のフォトダイオード電荷が足し合わされるため、VCCDまたはHCCD中の電荷が大きくなりすぎてブルーミングbloomingを起こす可能性がある。VCCDとHCCDは、容易にあふれてしまう。広く知られているところによれば、垂直オーバーフロー度ラインタイプフォトダイオード中の電荷量は、画像センサ基板に印加される電圧により安定化される。この電圧を調整して、VCCDまたはHCCDがあふれるのを防止するレベルに、フォトダイオードの電荷容量を低減する。これは、画素を足し合わせることがなくても通常用いるのとまったく同じ手順である。図27は、前述のように、ビデオと高解像度のスチル写真が可能な画像センサ600を含む電子カメラ610を示す。ビデオモードでは、100の画素がサンプリングされる。VCCD電荷容量は、VCCDゲートクロック電圧の大きさにより制御されている。本発明は、HCCD中の電荷を足し合わせるので、出力アンプにおいてフル信号を発生するために、VCCDはフル電荷パケットを含む必要はない。HCCDが2つの電荷パケットを足し合わせる場合、VCCDクロック電圧の大きさを下げることにより、VCCD電荷容量を1/2に低減することができる。VCCDクロック電圧を低くする利点は、ビデオモードでパワー消費が減ることである。パワー消費は電圧の2乗で変化する。よって、カメラは、スチル写真モードで動作している場合、VCCDクロック電圧を大きくし、ビデオモードで動作している場合、VCCDクロック電圧を小さくする。なお、上記の実施形態について、以下の付記を記す。付記1複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインCCDから電荷を読み出す方法であって、各光敏感領域は垂直シフトレジスタのCCDと2行の繰り返しパターンであって各行が前記光敏感領域に広がる少なくとも2つの色を含む繰り返しパターンを有するカラーフィルタと結びついており、前記方法は、a前記2行パターンの各々から1行を読み出す段階と、b前記垂直シフトレジスタ中の各行の同じ色を足し合わせて解像度を半分に減らす段階と、c前記垂直シフトレジスタから電荷を転送することなしに、残りの行に対して段階aとbを繰り返す段階と、d異なる色が足し合わされないように、前記垂直シフトレジスタ中の前記電荷を読み出す段階と、を有することを特徴とする方法。付記2付記1に記載の方法であって、e並列に接続されたconnectedinparallel第1と第2の水平シフトレジスタに2つの色を含む電荷の1ラインを読み出す段階と、f前記複数の垂直シフトレジスタから前記第1の水平シフトレジスタに2つの色を含む電荷を転送する段階と、g前記第1のレジスタから前記第2のシフトレジスタに1つの色の電荷を転送する段階と、h前記第1と第2の水平シフトレジスタ中の電荷を転送して、読み出し時間を短くするために、前記第1と第2の水平シフトレジスタ中で同じ色の2つの電荷をそれぞれ足し合わせる段階と、をさらに有することを特徴とする方法。付記3複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインCCDから電荷を読み出す方法であって、各光敏感領域は垂直シフトレジスタのCCDと2行の繰り返しパターンであって各行が空間ドメイン中の順次付番された複数の4ラインサブアレイを形成し、前記光敏感領域に広がる少なくとも2つの色を含む繰り返しパターンを有するカラーフィルタと結びついており、前記方法は、aライン3及び4を、色を分けて保持する垂直シフトレジスタに読み取る段階と、b前記垂直シフトレジスタ中で電荷を転送してライン3と4の電荷をライン1及び2とそれぞれ整列させる段階と、cライン1及び2から電荷を前記垂直シフトレジスタに転送して、ライン3及び4とそれぞれ足し合わせる段階と、d異なる色が足し合わされないように、前記垂直シフトレジスタ中の前記電荷を読み出す段階と、を有することを特徴とする方法。付記4付記3に記載の方法であって、e前記垂直シフトレジスタから並列に接続されたconnectedinparallel第1と第2の水平シフトレジスタに2つの色を含む電荷の1ラインを読み出す段階と、f前記複数の垂直シフトレジスタから前記第1の水平シフトレジスタに2つの色を含む電荷を転送する段階と、g前記第1のレジスタから前記第2のシフトレジスタに1つの色の電荷を転送する段階と、h前記第1と第2の水平シフトレジスタの両方において電荷を転送して、読み出し時間を短くするため、同じ色の2つの電荷が前記第1と第2の水平シフトレジスタ中でそれぞれ足し合わされるようにする段階と、をさらに有することを特徴とする方法。付記5複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインCCDから電荷を読み出す方法であって、各光敏感領域は垂直シフトレジスタのCCDと2行の繰り返しパターンであって各行が空間ドメイン中の順次付番された複数の6ラインサブアレイを形成し、前記光敏感領域に広がる少なくとも2つの色を含む繰り返しパターンを有するカラーフィルタと結びついており、前記方法は、aライン2及び5を、色を分けて保持する垂直シフトレジスタに読み取る段階と、b前記垂直シフトレジスタ中で電荷を転送してライン5の電荷を隣接する6ラインサブアレイのライン3と、ライン2の電荷をライン6とそれぞれ整列させる段階と、c前記ライン6及び3からの電荷を前記垂直シフトレジスタに転送して、ライン2及び5とそれぞれ足し合わせ、足し合わせたライン6及び2と足し合わせたライン3及び5をそれぞれ形成する段階と、d電荷を前記垂直シフトレジスタに転送して、足し合わせたライン6及び2の電荷を前記隣接するサブアレイのライン4と整列させ、足し合わせたライン3及び5の電荷をライン1と整列させる段階と、eライン4の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン6及び2と足し合わせる段階と、fライン1の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン3及び5と足し合わせる段階と、g異なる色が足し合わされないように、前記垂直シフトレジスタ中の電荷を読み出す段階と、を有することを特徴とする方法。付記6付記5に記載の方法であって、h前記垂直シフトレジスタから並列に接続された第1と第2の水平シフトレジスタに2つの色を含む電荷の1ラインを読み出す段階と、i前記複数の垂直シフトレジスタから前記第1の水平シフトレジスタに2つの色を含む電荷を転送する段階と、j前記第1のレジスタから前記第2のシフトレジスタに1つの色の電荷を転送する段階と、k前記第1と第2の水平シフトレジスタの両方にある電荷を転送して、読み出し時間を短くするため、同じ色の2つの電荷が前記第1と第2の水平シフトレジスタでそれぞれ足し合わされるようにする段階と、をさらに有することを特徴とする方法。付記7複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインCCDから電荷を読み出す方法であって、各光敏感領域は垂直シフトレジスタのCCDと2行の繰り返しパターンであって各行が空間ドメイン中の順次付番された複数の6ラインサブアレイを形成し、前記光敏感領域に広がる少なくとも2つの色を含む繰り返しパターンを有するカラーフィルタと結びついており、前記方法は、aライン5及び6を、色を分けて保持する垂直シフトレジスタに読み取る段階と、b前記垂直シフトレジスタ中で電荷を転送してライン5の電荷をライン3と、ライン6の電荷をライン4とそれぞれ整列させる段階と、c前記ライン3及び4からの電荷を前記垂直シフトレジスタに転送して、ライン5及び6とそれぞれ足し合わせ、足し合わせたライン5及び3と足し合わせたライン4及び6をそれぞれ形成する段階と、d前記垂直シフトレジスタ中の電荷を転送して、足し合わせたライン4及び6の電荷をライン2と整列させ、足し合わせたライン5及び3の電荷をライン1と整列させる段階と、eライン2の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン4及び6と足し合わせる段階と、fライン1の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン3及び5と足し合わせる段階と、g異なる色が足し合わされないように、前記垂直シフトレジスタ中の電荷を読み出す段階と、を有することを特徴とする方法。付記8付記7に記載の方法であって、h前記垂直シフトレジスタから並列に接続された第1と第2の水平シフトレジスタに2つの色を含む電荷の1ラインを読み出す段階と、i前記複数の垂直シフトレジスタから前記第1の水平シフトレジスタに2つの色を含む電荷を転送する段階と、j前記第1のレジスタから前記第2のシフトレジスタに1つの色の電荷を転送する段階と、k前記第1と第2の水平シフトレジスタの両方にある電荷を転送して、読み出し時間を短くするため、同じ色の2つの電荷が前記第1と第2の水平シフトレジスタでそれぞれ足し合わされるようにする段階と、をさらに有することを特徴とする方法。付記92つの色を含む電荷の1ラインを並列に接続された第1と第2の水平シフトレジスタに読み出す方法であって、a複数の垂直CCDから前記第1の水平シフトレジスタに2つの色を含む電荷を転送する段階と、b前記第1のレジスタから前記第2のシフトレジスタに1つの色の電荷を転送する段階と、c前記第1と第2の水平シフトレジスタの両方にある電荷を転送して、読み出し時間を短くするため、同じ色の2つの電荷が前記第1と第2の水平シフトレジスタでそれぞれ足し合わされるようにする段階と、をさらに有することを特徴とする方法。付記10画像センサであって、aアレイ状に構成された複数の垂直シフトレジスタと、b互いに並列に接続された2つの水平シフトレジスタであって、その一方は前記垂直シフトレジスタから電荷を受け取る水平シフトレジスタと、を有し、前記第1と第2の水平シフトレジスタは一定周波数可変解像度のCCDとして接続された2フェーズCCDであり、転送領域は前記第1と第2の水平シフトレジスタの2つのフェーズの一方とつながっていることを特徴とする画像センサ。付記11カメラであって、a複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインCCDであって、各光敏感領域は垂直シフトレジスタのCCDと2行の繰り返しパターンであって各行が前記光敏感領域に広がる少なくとも2つの色を含む繰り返しパターンを有するカラーフィルタと結びついているインターラインCCDと、b前記2行パターンの各々から1行を読み出す手段と、c前記垂直シフトレジスタ中の各行の同じ色を足し合わせて解像度を半分に減らす手段と、d前記垂直シフトレジスタから電荷を転送することなしに、残りの行に対して手段aとbを繰り返す手段と、e異なる色が足し合わされないように、前記垂直シフトレジスタ中の前記電荷を読み出す手段と、を有することを特徴とするカメラ。付記12付記11に記載のカメラであって、f並列に接続された第1と第2の水平シフトレジスタに2つの色を含む電荷の1ラインを読み出す手段と、g前記複数の垂直シフトレジスタから前記第1の水平シフトレジスタに2つの色を含む電荷を転送する手段と、h前記第1のレジスタから前記第2のシフトレジスタに1つの色の電荷を転送する手段と、i前記第1と第2の水平シフトレジスタ中の電荷を転送して、読み出し時間を短くするために、前記第1と第2の水平シフトレジスタ中で同じ色の2つの電荷をそれぞれ足し合わせる手段と、をさらに有することを特徴とするカメラ。付記13付記12に記載のカメラであって、j電荷足し合わせモードで動作している時は、パワー消費を低減するために垂直CCDクロック駆動電圧を変更する手段と、kフル解像度読み出しモードと電荷足し合わせビデオ読み出しモード間でモードを切り換える手段と、を有することを特徴とするカメラ。付記14カメラであって、a複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインCCDであって、各光敏感領域は垂直シフトレジスタのCCDと2行の繰り返しパターンであって各行が空間ドメイン中の順次付番された複数の4ラインサブアレイを形成し、前記光敏感領域に広がる少なくとも2つの色を含む繰り返しパターンを有するカラーフィルタと結びついたインターラインCCDと、bライン3及び4を、色を分けて保持する垂直シフトレジスタに読み取る手段と、c前記垂直シフトレジスタ中で電荷を転送してライン3と4の電荷をライン1及び2とそれぞれ整列させる手段と、dライン1及び2から電荷を前記垂直シフトレジスタに転送して、ライン3及び4とそれぞれ足し合わせる手段と、e異なる色が足し合わされないように、前記垂直シフトレジスタ中の前記電荷を読み出す手段と、を有することを特徴とするカメラ。付記15付記14に記載のカメラであって、f前記垂直シフトレジスタから並列に接続された第1と第2の水平シフトレジスタに2つの色を含む電荷の1ラインを読み出す手段と、g前記複数の垂直シフトレジスタから前記第1の水平シフトレジスタに2つの色を含む電荷を転送する手段と、h前記第1のレジスタから前記第2のシフトレジスタに1つの色の電荷を転送する手段と、i前記第1と第2の水平シフトレジスタの両方において電荷を転送して、読み出し時間を短くするため、同じ色の2つの電荷が前記第1と第2の水平シフトレジスタ中でそれぞれ足し合わされるようにする手段と、をさらに有することを特徴とするカメラ。付記16付記15に記載のカメラであって、j電荷足し合わせモードで動作している時は、パワー消費を低減するために垂直CCDクロック駆動電圧を変更する手段と、kフル解像度読み出しモードと電荷足し合わせビデオ読み出しモード間でモードを切り換える手段と、を有することを特徴とするカメラ。付記17カメラであって、a複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインCCDであって、各光敏感領域は垂直シフトレジスタのCCDと2行の繰り返しパターンであって各行が空間ドメイン中の順次付番された複数の6ラインサブアレイを形成し、前記光敏感領域に広がる少なくとも2つの色を含む繰り返しパターンを有するカラーフィルタと結びつけるインターラインCCDと、bライン2及び5を、色を分けて保持する垂直シフトレジスタに読み取る手段と、c前記垂直シフトレジスタ中で電荷を転送してライン5の電荷を隣接する6ラインサブアレイのライン3と、ライン2の電荷をライン6とそれぞれ整列させる手段と、d前記ライン6及び3からの電荷を前記垂直シフトレジスタに転送して、ライン2及び5とそれぞれ足し合わせ、足し合わせたライン6及び2と足し合わせたライン3及び5をそれぞれ形成する手段と、e電荷を前記垂直シフトレジスタに転送して、足し合わせたライン6及び2の電荷を前記隣接するサブアレイのライン4と整列させ、足し合わせたライン3及び5の電荷をライン1と整列させる手段と、fライン4の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン6及び2と足し合わせる手段と、gライン1の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン3及び5と足し合わせる手段と、h異なる色が足し合わされないように、前記垂直シフトレジスタ中の電荷を読み出す手段と、を有することを特徴とするカメラ。付記18付記17に記載のカメラであって、i前記垂直シフトレジスタから並列に接続された第1と第2の水平シフトレジスタに2つの色を含む電荷の1ラインを読み出す手段と、j前記複数の垂直シフトレジスタから前記第1の水平シフトレジスタに2つの色を含む電荷を転送する手段と、k前記第1のレジスタから前記第2のシフトレジスタに1つの色の電荷を転送する手段と、l前記第1と第2の水平シフトレジスタの両方にある電荷を転送して、読み出し時間を短くするため、同じ色の2つの電荷が前記第1と第2の水平シフトレジスタでそれぞれ足し合わされるようにする手段と、をさらに有することを特徴とするカメラ。付記19付記18に記載のカメラであって、m電荷足し合わせモードで動作している時は、パワー消費を低減するために垂直CCDクロック駆動電圧を変更する手段と、nフル解像度読み出しモードと電荷足し合わせビデオ読み出しモード間でモードを切り換える手段と、を有することを特徴とするカメラ。付記20カメラであって、a複数の光敏感領域と複数の垂直シフトレジスタとを有するインターラインCCDであって、各光敏感領域は垂直シフトレジスタのCCDと2行の繰り返しパターンであって各行が空間ドメイン中の順次付番された複数の6ラインサブアレイを形成し、前記光敏感領域に広がる少なくとも2つの色を含む繰り返しパターンを有するカラーフィルタと結びついたインターラインCCDと、bライン5及び6を、色を分けて保持する垂直シフトレジスタに読み取る手段と、c前記垂直シフトレジスタ中で電荷を転送してライン5の電荷をライン3と、ライン6の電荷をライン4とそれぞれ整列させる手段と、d前記ライン3及び4からの電荷を前記垂直シフトレジスタに転送して、ライン5及び6とそれぞれ足し合わせ、足し合わせたライン5及び3と足し合わせたライン4及び6をそれぞれ形成する手段と、e前記垂直シフトレジスタ中の電荷を転送して、足し合わせたライン4及び6の電荷をライン2と整列させ、足し合わせたライン5及び3の電荷をライン1と整列させる手段と、fライン2の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン4及び6と足し合わせる手段と、gライン1の電荷を前記垂直シフトレジスタに転送して、足し合わせたライン3及び5と足し合わせる手段と、h異なる色が足し合わされないように、前記垂直シフトレジスタ中の電荷を読み出す手段と、を有することを特徴とするカメラ。付記21付記20に記載のカメラであって、i前記垂直シフトレジスタから並列に接続された第1と第2の水平シフトレジスタに2つの色を含む電荷の1ラインを読み出す手段と、j前記複数の垂直シフトレジスタから前記第1の水平シフトレジスタに2つの色を含む電荷を転送する手段と、k前記第1のレジスタから前記第2のシフトレジスタに1つの色の電荷を転送する手段と、l前記第1と第2の水平シフトレジスタの両方にある電荷を転送して、読み出し時間を短くするため、同じ色の2つの電荷が前記第1と第2の水平シフトレジスタでそれぞれ足し合わされるようにする手段と、をさらに有することを特徴とするカメラ。付記22付記21に記載のカメラであって、m電荷足し合わせモードで動作している時は、パワー消費を低減するために垂直CCDクロック駆動電圧を変更する手段と、nフル解像度読み出しモードと電荷足し合わせビデオ読み出しモード間でモードを切り換える手段と、を有することを特徴とするカメラ。付記232つの色を含む電荷の1ラインを並列に接続された第1と第2の水平シフトレジスタに読み出すカメラであって、a複数の垂直CCDから前記第1の水平シフトレジスタに2つの色を含む電荷を転送する手段と、b前記第1のレジスタから前記第2のシフトレジスタに1つの色の電荷を転送する手段と、c前記第1と第2の水平シフトレジスタの両方にある電荷を転送して、読み出し時間を短くするため、同じ色の2つの電荷が前記第1と第2の水平シフトレジスタでそれぞれ足し合わされるようにする手段と、をさらに有することを特徴とするカメラ。付記24カメラであって、画像センサを有し、該画像センサは、aアレイ状に構成された複数の垂直シフトレジスタと、b互いに並列に接続された2つの水平シフトレジスタであって、その一方は前記垂直シフトレジスタから電荷を受け取る水平シフトレジスタと、を有し、前記第1と第2の水平シフトレジスタは一定周波数可変解像度のCCDとして接続された2フェーズCCDであり、転送領域は前記第1と第2の水平シフトレジスタの2つのフェーズの一方とつながっていることを特徴とするカメラ。"