CPUと接続し得る高速シリアルインタフェースを備えていると共に、通常のUARTモジュールと同等のレジスタ仕様を有し、CPU側からデータ送受信のためのレジスタアクセスを行うと、そのレジスタアクセスをデバッグコマンドとみなして、ローカルバスへのレジスタアクセスを行うダミーデバッグシリアルモジュールを備えたことを特徴とする半導体集積回路。前記ダミーデバッグシリアルモジュールは、前記CPU側からデータ送受信のためのレジスタアクセスを行うとき、該CPU側のシリアルデバイスのシリアル通信を行う部分から当該ダミーデバッグシリアルモジュールのシリアル通信を行う部分までの信号を省いて、該CPU側のシリアルデバイスと直接データ送受信を行う、ことを特徴とする半導体集積回路。通常のUARTモジュールをさらに備え、スイッチ等の切り替えにより、前記ダミーデバッグシリアルモジュールとの切り替えができることを特徴とする請求項1記載の半導体集積回路。通常のUARTモジュールをさらに備え、CPU側から前記高速シリアルインタフェースを介してこのUARTモジュールへのレジスタアクセスができると共に、前記ダミーデバッグシリアルモジュールへのレジスタアクセスができることを特徴とする請求項1記載の半導体集積回路。前記ダミーデバッグシリアルモジュールが割り込みを通知することができることを特徴とする請求項1ないし3のいずれかに記載の半導体集積回路。前記ダミーデバッグシリアルモジュールが、通常のUARTモジュールの動作速度の制約を超えた動作機能を備えていることを特徴とする請求項1記載の半導体集積回路。前記ダミーデバッグシリアルモジュールが、通常のUARTモジュールへのレジスタ設定により、シリアル通信エラーが発生した状態を再現できる機能をさらに備えたことを特徴とする請求項1記載の半導体集積回路。しかしながら、特許文献1に記載された発明は、仮想的なUARTモジュールをソフトウェア上から動作させるものであるが、ユーザーランドからCPUに接続されたASICのモジュールを動作させるためには、専用のデバイスドライバを用意しなければならない、という問題がある。ASICをOS上に搭載されているソフトウェアで制御する場合、そのソフトウェアは、OSの書き方に従ったデバイスドライバを書き、このデバイスドライバを介してASICを制御する必要がある。従って、ASICの新規部分を制御するためには新たにデバイスドライバを書く必要があるが、デバイスドライバの記述には手間がかかる。ユーザーランドOSにおけるカーネルより上層の構成物。アプリケーション、シェル等がこれに該当する。上に存在するソフトウェアと、デバイスドライバの開発環境などを比較すると、デバイスドライバはデバッグ環境の構築が難しい。このため、OS上にあるアプリケーションを用いてASICをテストすることには工数上の問題があった。また、シリアル通信を用いたASICのレジスタ操作は、ASICに接続されたCPUと、それに搭載されるアプリケーションとは別個のものとして用意する必要があり、また、シリアルインタフェースは速度も低速だという問題があった。本発明は、上述した点に鑑み案出されたもので、半導体集積回路に接続されたCPUのユーザーランド上のアプリケーションから半導体集積回路に特化したデバイスドライバを書くことなく容易に制御し得る半導体集積回路を提供することを目的とする。上記目的を達成するため、本発明の半導体集積回路は、CPUと接続し得る高速シリアルインタフェースを備えていると共に、通常のUARTモジュールと同等のレジスタ仕様を有し、CPU側からデータ送受信のためのレジスタアクセスを行うと、そのレジスタアクセスをデバッグコマンドとみなして、ローカルバスへのレジスタアクセスを行うダミーデバッグシリアルモジュールを備えたことを特徴とする。本発明によれば、半導体集積回路に接続されたCPU上で動作するOSのユーザーランド上のアプリケーションから、半導体集積回路に特化したデバイスドライバを書くことなく容易に制御し得る半導体集積回路を提供することができる。以下、本発明の半導体集積回路の実施形態を図面を参照して説明する。<第1の実施形態>図1は、半導体集積回路が半導体制御装置に接続された状態を示す図である。図1において、ASICコントロールハードウエアControlHardwareとしてのデバッグ用PC端末10と、デバッグターゲットDebugTargetであるASIC20とが、CPUI/F、あるいはPCIe等の高速シリアルインタフェースにより接続されて成る。図1ではCPUI/Fを用いている。ASICコントロールハードウエア10は、CPU11と、メモリ12と、BIOS-ROM13と、シリアルモジュール14と、その他、必要機能モジュール図示しない等を含んで構成される。メモリ12に格納されたOSのカーネルアプリケーションソフトや周辺機器の監視、ディスクやメモリなどの資源の管理、割り込み処理、プロセス間通信などの基本機能を実装した中核ソフトウェア部分には、シリアルドライバSerial1FDriver15が搭載されている。このシリアルドライバ15は、後述するUARTモジュール汎用的なシリアルI/F23を操作するためのドライバであり、後述するダミーデバッグシリアルモジュール22に特化してカスタマイズされたものではない。また、OSのユーザーランド上記カーネル以外のソフトウェア部分として、ファイルシステムやデバイスノード、カーネルとユーザーを繋ぐシェル等、オペレーティングシステムとしての基本機能を提供する上で最低限必要とされるソフトウェア部分には、シリアルドライバ15を用いて、ASIC20にアクセスを行うアプリケーションApplication16が動作しているものとする。シリアルモジュール14は、通常のシリアルデバイスからシリアル通信機能を省いた構成であり、これについては、図2と図3において説明する。デバッグ時において、CPU11は、BIOS-ROM13に格納された各種ハードウェアコンポーネントを制御するプログラムであるBIOSプログラム以下、単にBIOSという。を読み込んで起動し、次いでメモリ12に格納されたOSOperatingSystemを読み込んで動作する。ASIC20は、高速シリアルインタフェース30Bにローカルバスlocalbus21が接続され、このローカルバスlocalbus21に、ダミーデバッグシリアルモジュールDummyDebugSerialModule22と、通常のUARTシリアルインタフェースモジュール23と、その他、必要な機能モジュール24が接続されている。ダミーデバッグシリアルモジュール22は、通常のUARTモジュール23の動作速度~115200bps程度の制約を超えた動作機能を備え、かつ、通常のUARTモジュール23と同等のレジスタ仕様を有している。デバッグ用PC端末10に備えた高速シリアルインタフェース30Aと、ASIC20に備えた高速シリアルインタフェース30Bとが、シリアルケーブル31で接続されている。ダミーデバッグシリアルモジュール22の内部モジュールのインタフェースは、ダミーデバッグシリアルモジュール22をマスタ側として、ローカルバス21にアクセスするためのバスを有していると共に、高速シリアルインタフェース30からレジスタアクセスされるために、ローカルバス21に対してスレーブ側のバスを有している。ダミーデバッグシリアルモジュール22は、高速シリアルインタフェース30Bからのレジスタアクセスに対して、通常のシリアルモジュールと全く同様に動作する機能を備えている。ダミーデバッグシリアルモジュール22は、外部からのシリアルポートによる接続を持っていない。ダミーデバッグシリアルモジュール22と通常のUARTモジュール23とは、高速シリアルインタフェース30との接続をスイッチ等により切り替えることができる。CPU側から高速シリアルインタフェースを介してUARTモジュール23へのレジスタアクセスができる。ダミーデバッグシリアルモジュール22は、高速シリアルインタフェース30上でシリアル通信エラーが発生すると、高速シリアルインタフェース30を介してCPU側へ割り込みを通知する機能を備えていると共に、自身のレジスタに保存したエラーパケットのヘッダーを、通常のUARTモジュール23のレジスタに書き込み設定、保存、シリアル通信エラーが発生した状態を再現する機能を備えている。ダミーデバッグシリアルモジュール22は、高速シリアルインタフェース30に対応する図示しないデータバンクレジスタDTを有しており、CPU11側から、高速シリアルインタフェース30を介してこのデータバンクレジスタDTにレジスタアクセスができる。ダミーデバッグシリアルモジュール22は、データバンクレジスタDTに、CPU側から高速シリアルインタフェース30を介してデータ送受信のためのレジスタアクセスが行われると、このレジスタアクセスをローカルバス21に接続されたスレーブ側のバスを介して受け取り、そのレジスタアクセスをデバッグコマンドとみなして、ローカルバス21へのレジスタアクセスを行う機能を備えている。ダミーデバッグシリアルモジュール22は、データバンクレジスタDTに対し、CPU11から高速シリアルインタフェース30を介して、レジスタライトされると、ライトされた値を内蔵バッファに一時的に蓄積する。ここで、ライトされた値がCR0x0cだった場合、いままで保持されたバッファを解釈し、コマンドであるかどうかをチェックする。コマンドとしては、デバッグシリアルとして用意されるべきコマンドとする。ここで2つ例を挙げる。例1:RH00123cアドレス0x00123cからデータをハーフワード分リードする応答:00123c4488アドレス0x00123cからデータをハーフワード分リードした結果は0x4488だった例2:WB00154b31アドレス0x00154bにデータ0x31を1バイトライトする応答:OKダミーデバッグシリアルモジュール22は、コマンドを正しく認識した場合、ローカルバス21に対して、そのコマンドに対応するアクセスを行う。そのアクセスに対するローカルバス21からの応答をもとに、データリード用バッファにコマンドに対する応答を設定する。CPU11は、この結果を高速シリアルインタフェース30を介してダミーデバッグシリアルモジュール22のレジスタDTに対してレジスタリードをすることにより、レジスタDTからコマンドに対する応答を読み取ることができる。ダミーデバッグシリアルモジュール22は、CPUのI/F側からのレジスタアクセスではシリアルポート操作をしているように見せかけながら、デバッグシリアル同様のレジスタ操作を行う。ダミーデバッグシリアルモジュール22は、CPUのI/Fから見た場合のレジスタアクセスでは、通常のシリアルポートと同様の制御機能を有し、設定後の動作は、シリアルポート経由でデバッグ目的の通信を行っているのと同様の振る舞いを行う。図2は、従来のASICをシリアルポートを用いたデバッグ環境における、通常のデバッグ時のシリアル信号データの通常の流れを説明する図である。通常のASICデバッグ時には、デバッグ用PC端末10を用い、デバッグ対象のASIC20のシリアルポートから該ASIC20を操作する。デバッグ用PC端末10のシリアルデバイス16のシリアルポートと、デバッグ対象のASIC20の通常のデバッグシリアルモジュール22’のシリアルポートとがシリアルケーブルとで接続されている。デバッグ用PC端末10側のキーボード等の入力装置からシリアルデバイスドライバ14とCPU11を順に経由してシリアルデバイス16に入力が行われ、その入力信号が、シリアルケーブルを経由し、デバッグ対象のASIC20の通常のデバッグシリアルモジュール22’に到達し、このデバッグシリアルモジュール22Aが、その信号をデバッグコマンド例えばレジスタリード、レジスタライトなどとみなして認識した後に、ローカルバス21を介して対象のモジュールである通常のUARTモジュール23に対してレジスタアクセスを行う。そして、通常のUARTモジュール23からの応答を待ち、通常のデバッグシリアルモジュール22’は逆のパスを通って、デバッグ用PC端末10側に信号を送出する。この実施形態によれば、図1に示すダミーデバッグシリアルモジュール22は、図2に示す信号の流れの一部を省略して高速処理するために、図2に示すデバッグ時のシリアル信号データの通常の流れにおいて、図3のハッチングで示す部分を省略し得るダミーデバッグシリアルモジュール22を備えている。すなわち、ダミーデバッグシリアルモジュール22は、図2のシリアルデバイス14Aからシリアル通信を行う部分を除いた残り部分であるシリアルモジュール14と、デバッグシリアルモジュール22Aからシリアル通信を行う部分を除いた残り部分であるデバッグシリアルモジュール22A’とを合わせた内容に等しく構成されている。このため、ダミーデバッグシリアルモジュール22は、CPU11を経由してシリアルモジュール14に送出された内容がデバッグシリアルモジュール22Aにメッセージとして直接送られ、応答信号についても、同様のカットが行われて、デバッグシリアルモジュール22から応答内容がシリアルモジュール14にメッセージとして直接送られ高速処理が行われる。上記実施形態の半導体集積回路は、CPUを接続し得る高速シリアルインタフェースを備え、かつ通常のUARTシリアルインタフェースモジュールと同等のレジスタ仕様を持ち、CPU側からデータ送受信のためのレジスタアクセスを行うと、そのアクセスをデバッグコマンドとみなして、ローカルバスへのレジスタアクセスを行うモジュールを備えた構成であるので、CPUのI/F側からのレジスタアクセスではシリアルポート操作をしているように見せかけながら、デバッグシリアル同様のレジスタ操作を行い、半導体集積回路に対してI/Fで接続されたCPU上で動作しているOSのユーザーランド上のアプリケーションから容易に、かつ高速にレジスタを操作し得る。上記実施形態の半導体集積回路によれば、通常のシリアルポートデバイスとは異なり、その動作にはシリアルポートからの入出力信号を介在することが無く、かつ、CPUのI/F側からのレジスタアクセスでは通常のシリアルポートデバイスと同様の制御動作を持ちシリアルポート操作をしているように見せかけながら、レジスタ操作に対するデバイスの設定後の動作は、シリアルポートデバイスにシリアルポート経由でデバッグ目的で通信を行っているのと同様の振る舞いデバッグシリアル同様のレジスタ操作を行うをするので、半導体集積回路に接続されたCPU上で動作するOSのユーザーランド上のアプリケーションから、半導体集積回路に特化したデバイスドライバを書くことなく容易に制御ができる。上述した実施形態は以下のようにすることもできる。本実施形態のASICは、CPUの接続のために、CPUのI/Fもしくは、PCIe等のインタフェースを有し、且つ、通常のUARTモジュールと同等のレジスタ仕様を有し、CPU側からのデータ送受信のためのレジスタアクセスを行うモジュールを備えたことを特徴とする。本実施形態のASICは、通常のUARTモジュールを有し、スイッチ等の切り替えにより、上記のモジュールとの切り替えができることを特徴とする。本実施形態のASICは、通常のUARTモジュールを有し、上記のモジュールやCPUのI/Fからの他モジュールへの同時レジスタアクセスができることを特徴とする。本実施形態のASICは、当該モジュールが割り込みを通知できることを特徴とする。本実施形態のASICは、上記のモジュールが、通常のUARTの動作速度~115200bps程度の制約を超え、動作を行える特徴を更に備えたことを特徴とする。本実施形態のASICは、上記のモジュールが、該当モジュールへのレジスタ設定により、シリアル通信エラーが発生した状態を作成できる特徴を更に備えたことを特徴とする。以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範囲な趣旨および範囲から逸脱することなく、これら具体的に様々な修正および変更が可能である。