基板上に配置されたゲート電極と、前記基板上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された酸化物半導体パターンと、前記酸化物半導体パターン上に配置されたエッチング防止パターン、および前記エッチング防止パターン上に配置されたソース電極およびドレーン電極を含み、前記酸化物半導体パターンはエッジ部を含み、前記エッジ部は導電性領域および非導電性領域を含む薄膜トランジスタアレイ基板。前記エッチング防止パターンおよび前記ソース電極およびドレーン電極上に配置された保護膜、および前記ゲート絶縁膜を貫いて形成されたコラムスペーサをさらに含み、前記コラムスペーサは前記非導電性領域の少なくとも一部と重なる請求項1に記載の薄膜トランジスタアレイ基板。前記コラムスペーサは、前記保護膜、前記エッチング防止パターン、前記酸化物半導体パターン、および前記ゲート絶縁膜と接する第1側壁と、前記保護膜および前記ゲート絶縁膜と接する第2側壁を含む請求項2に記載の薄膜トランジスタアレイ基板。前記導電性領域上の前記エッチング防止パターンの側壁のうち一部は前記酸化物半導体パターンの側壁より突出して形成され、前記非導電性領域上の前記エッチング防止パターンの側壁のうち少なくとも一部は前記酸化物半導体パターンの側壁と垂直整列した請求項1に記載の薄膜トランジスタアレイ基板。前記非導電性領域は第1非導電性領域および第2非導電性領域を含み、前記コラムスペーサは第1コラムスペーサおよび第2コラムスペーサを含み、前記ゲート電極はゲート電極開口部を含み、前記非導電性領域の少なくとも一部と前記コラムスペーサの少なくとも一部は前記ゲート電極開口部内に形成された請求項2に記載の薄膜トランジスタアレイ基板。前記第1非導電性領域上に配置された前記エッチング防止パターンは前記ゲート電極開口部の内部に配列されず、第1幅を有し、前記第2非導電性領域上に配置された前記エッチング防止パターンは前記ゲート電極開口部の内部に配置され、前記第1幅より小さい第2幅を有する請求項5に記載の薄膜トランジスタアレイ基板。前記エッチング防止パターンは、前記エッチング防止パターンが前記ゲート電極と重なる第1領域と、前記エッチング防止パターンが前記ゲート電極と重ならない第2領域を含み、前記エッチング防止パターンの前記第1領域は第1幅を有し、前記エッチング防止パターンの第2領域は第2幅を有するが、前記第1幅は前記第2幅より大きい請求項1に記載の薄膜トランジスタアレイ基板。基板上に配置されたゲート電極と、前記基板上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された酸化物半導体パターンと、前記酸化物半導体パターン上に配置されたエッチング防止パターンと、前記エッチング防止パターン上に配置された保護膜、および前記保護膜および前記ゲート絶縁膜を貫いて形成されたコラムスペーサを含み、前記コラムスペーサは、前記保護膜、前記エッチング防止パターン、前記酸化物半導体パターン、および前記ゲート絶縁膜と接する第1側壁と、前記保護膜および前記ゲート絶縁膜と接する第2側壁を含む薄膜トランジスタアレイ基板。前記酸化物半導体パターンは、前記酸化物半導体パターンの外郭に沿って定義されたエッジ部を含み、前記エッジ部は導電性領域および非導電性領域を含む請求項8に記載の薄膜トランジスタアレイ基板。前記導電性領域は前記コラムスペーサと接する領域を含む請求項9に記載の薄膜トランジスタアレイ基板。前記保護膜、前記エッチング防止パターン、および前記酸化物半導体パターンは前記コラムスペーサの第1側壁に沿って垂直整列した請求項8に記載の薄膜トランジスタアレイ基板。前記コラムスペーサは上部領域および下部領域を含み、前記上部領域の前記第1側壁と前記第2側壁の間の距離は、前記下部領域の前記第1側壁と前記第2側壁の間の距離より大きい請求項8に記載の薄膜トランジスタアレイ基板前記コラムスペーサの上部領域は前記ゲート電極と重ならない請求項12に記載の薄膜トランジスタアレイ基板。前記コラムスペーサは前記保護膜の少なくとも一部と重なる請求項8に記載の薄膜トランジスタアレイ基板。前記コラムスペーサは透明有機物質または光遮断物質を含む請求項8に記載の薄膜トランジスタアレイ基板。前記エッチング防止パターンは前記ゲート電極と重なる第1領域と、前記ゲート電極と重ならない第2領域を含む請求項8に記載の薄膜トランジスタアレイ基板ゲート電極を含む基板上にゲート絶縁膜、酸化物半導体層およびエッチング防止膜を順に積層し、前記エッチング防止膜をパターニングして予備エッチング防止パターンを形成し、前記酸化物半導体層および前記予備エッチング防止パターン上にソース電極と、前記ソース電極と分離されたドレーン電極を形成し、前記予備エッチング防止パターン、前記ソース電極および前記ドレーン電極をマスクで前記酸化物半導体層をパターニングして予備酸化物半導体パターンを形成し、前記予備エッチング防止パターンおよび前記ソース電極およびドレーン電極上に保護膜を形成し、前記保護膜を貫く少なくとも一つのコラムスペーサ用開口部を形成することを含み、前記少なくとも一つのコラムスペーサ用開口部を形成することは、前記予備エッチング防止パターンの一部と、前記予備エッチング防止パターンの一部と重なる領域の前記予備酸化物半導体パターンをエッチングし、エッチング防止パターンおよび酸化物半導体パターンを形成することを含む薄膜トランジスタアレイ基板の製造方法。前記酸化物半導体パターンは前記ソース電極および前記ドレーン電極の間に位置するエッジ部を含み、前記酸化物半導体パターンを形成することは、前記エッジ部は導電性領域および非導電性領域を含む酸化物半導体パターンを形成することを含む請求項17に記載の薄膜トランジスタアレイ基板の製造方法。前記予備エッチング防止パターンは前記ゲート電極と重なる第1領域と、前記ゲート電極と重ならない第2領域を含み、前記エッチング防止パターンを形成することは、前記第2領域の前記予備エッチング防止パターンの少なくとも一部と重なる領域の保護膜と、前記予備エッチング防止パターンの少なくとも一部を同時または順にエッチングすることを含む請求項17に記載の薄膜トランジスタアレイ基板の製造方法。前記少なくとも一つのコラムスペーサ用開口部は第1幅を有する上部領域と前記第1幅より狭い第2幅を有する下部領域を含み、前記エッチング防止パターンを形成することは、前記下部領域の一側壁が前記予備酸化物半導体パターンに垂直整列するように前記ゲート絶縁膜をエッチングすることを含む請求項19に記載の薄膜トランジスタアレイ基板の製造方法。前記酸化物半導体パターンを形成することは、前記エッチング防止パターンを形成した後、前記保護膜上に導電膜を形成し、前記導電膜を一部エッチングして画素電極および前記酸化物半導体パターンを形成することをさらに含む請求項20に記載の薄膜トランジスタアレイ基板の製造方法。酸化物半導体を利用して薄膜トランジスタを製作する場合、エッチング工程と蒸着過程中に酸化物半導体層の劣化が生じる問題があった。このため、酸化物半導体層の劣化による素子の劣化を減少させる構造と方法が必要になった。本発明が解決しようとする課題は、酸化物半導体パターンの劣化による素子の劣化を減少させる薄膜トランジスタアレイ基板を提供することにある。本発明が解決しようとする他の課題は、酸化物半導体パターンの劣化による素子の劣化を減少させる薄膜トランジスタアレイ基板の製造方法を提供することにある。本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されていないまた他の課題は次の記載から当業者に明確に理解できるであろう。前記課題を解決するための本発明の一実施形態による薄膜トランジスタアレイ基板は、基板上に配置されたゲート電極と、前記基板上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された酸化物半導体パターンと、前記酸化物半導体パターン上に配置されたエッチング防止パターン、および前記エッチング防止パターン上に配置されたソース電極およびドレーン電極を含み、前記酸化物半導体パターンはエッジ部を含み、前記エッジ部は導電性領域および非導電性領域を含む。前記課題を解決するための本発明の他の実施形態による薄膜トランジスタアレイ基板は、基板上に配置されたゲート電極と、前記基板上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された酸化物半導体パターンと、前記酸化物半導体パターン上に配置されたエッチング防止パターンと、前記エッチング防止パターン上に配置された保護膜、および前記保護膜および前記ゲート絶縁膜を貫いて形成されたコラムスペーサを含み、前記コラムスペーサは、前記保護膜、前記エッチング防止パターン、前記酸化物半導体パターン、および前記ゲート絶縁膜と接する第1側壁と、前記保護膜および前記ゲート絶縁膜と接する第2側壁を含む。前記他の課題を解決するための本発明のいくつかの実施形態による薄膜トランジスタアレイ基板の製造方法は、ゲート電極を含む基板上にゲート絶縁膜、酸化物半導体層およびエッチング防止膜を順に積層し、前記エッチング防止膜をパターニングして予備エッチング防止パターンを形成し、前記酸化物半導体層および前記予備エッチング防止パターン上にソース電極と、前記ソース電極と分離されたドレーン電極を形成し、前記予備エッチング防止パターン、前記ソース電極および前記ドレーン電極をマスクで前記酸化物半導体層をパターニングして予備酸化物半導体パターンを形成し、前記予備エッチング防止パターンおよび前記ソース電極およびドレーン電極上に保護膜を形成し、前記保護膜を貫く少なくとも一つのコラムスペーサ用開口部を形成することを含み、前記少なくとも一つのコラムスペーサ用開口部を形成することは、前記予備エッチング防止パターンの一部と、前記予備エッチング防止パターンの一部と重なる領域の前記予備酸化物半導体パターンをエッチングし、エッチング防止パターンおよび酸化物半導体パターンを形成することを含む。その他実施形態の具体的な内容は詳細な説明および図面に含まれている。本発明の利点および特徴、並びにそれらを達成する方法は、添付する図面とともに、後述する実施形態を参照することによって明確になる。しかし、本発明の目的は、以下に開示される実施形態に限定されず、異なる多様な実施形態によっても達成可能である。したがって、以下の実施形態は、単に、本発明の開示を十全たるものとし、当業者に本発明の範囲を認識させるために提供するものである。本発明の範囲は、あくまで請求項に記載された発明によってのみ規定される。なお、図面において、層、領域のサイズ、およびこれらの相対的なサイズは、説明の明瞭化のために誇張されている場合がある。一つの素子elementsまたは層が、異なる素子または層の上onにあると指称される場合は、他の素子または層の真上にある場合だけでなく、その中間に他の層または他の素子が介在する場合も含む。これに対して、一つの素子が他の素子の直接上directlyon、または真上にあると指称される場合は、その中間に他の素子または層が介在しない場合を示す。および/またはという指称は、言及された各アイテムおよび一つ以上の全てのアイテムの組合せを含む。空間的に相対的な位置を示す用語である下below、下beneath、下部lower、上above、または上部upperなどの用語は、図面に示されているように、一つの素子または構成要素と異なる素子または構成要素との相関関係を容易に記述するために使用されてもよい。空間的に相対的な位置を示す用語は、図示されている方向に加えて、使用時または動作時において当該素子が取り得る他の方向を含む用語として理解される。なお、明細書全体にかけて同一参照符号は同一構成要素を指すものとする。以下、添付された図1A~図3を参照して本発明の一実施形態による薄膜トランジスタアレイ基板について詳細に説明する。図1Aは、発明の一実施形態による薄膜トランジスタアレイ基板の配置図である。図1Bは、図1Aに示すX部分を拡大した拡大図である。図2Aは、図1Bに示す薄膜トランジスタアレイ基板をA-A’線およびB-B’線に沿って切断した断面図である。図2Bは、また他の実施形態で図2AのY部分を拡大した拡大図である。図3は、図1Bに示す薄膜トランジスタアレイ基板をC-C’線に沿って切断した断面図である。図1A~図3を参照すると、絶縁基板10の上にゲート信号を伝達するゲート配線22、24が形成されている。絶縁基板10は例えば、ソーダ石灰ガラスまたはホウケイ酸塩ガラスまたはプラスチックのようなガラスを含んでもよい。ゲート配線22、24は図1A中において横方向に延長されているゲート線22と、ゲート線22に接続して突起形態で形成された薄膜トランジスタのゲート電極24を含んでもよい。このとき、ゲート電極24はゲート電極24を貫いて形成されたゲート電極開口部26を含んでもよく、ゲート電極開口部26内にコラムスペーサ94が配置されてもよい。これについての詳細な説明は後述する。絶縁基板10上にはストレージ電圧を伝達するストレージ配線28、29が形成されてもよい。ストレージ配線28、29は画素領域を横切ってゲート線22と実質的に平行になるように形成されたストレージ線28と、ストレージ線28から分地してデータ線62と平行になるように延長されたストレージ電極29を含んでもよい。ストレージ電極29はデータ線62に沿って形成された四角リングring形態で形成されてもよい。すなわち、ストレージ電極29の中心部には開口領域が形成されてデータ線62が位置し、ストレージ電極29のリングの部分は画素電極80と少なくとも一部が重なってもよい。ストレージ電極29は画素電極80と重なって画素の電荷保存能力を向上させるストレージキャパシタstoragecapacitorを形成することができる。また、ストレージ電極29は画素電極80とデータ線62の間のカップリングを防止できる遮断電極の役割を果たす。図面に図示するストレージ電極29およびストレージ線28の形状および配置は一つの例示に過ぎず、多様な形態で変形して形成してもよい。さらに、画素電極80とゲート線22の重複により発生するストレージキャパシタンスstoragecapacitanceが充分な場合、ストレージ電極29およびストレージ線28は形成されない場合もある。絶縁基板10およびゲート配線22、24の上にはゲート絶縁膜30が形成される。例えば、ゲート絶縁膜30は酸化ケイ素SiOx、窒化ケイ素SiNxまたは酸窒化ケイ素SiONなどで形成されてもよいが、本発明ではこれに限定されない。ゲート絶縁膜30の上には酸化物半導体パターン42が形成される。酸化物半導体パターン42は薄膜トランジスタのチャネル領域を形成することができる。チャネル領域はゲート電極と重なっている酸化物半導体パターン42により形成されることができる。このような、酸化物半導体パターン42は後述するデータ線62およびエッチング防止パターン52と重なって形成されてもよい。より具体的には、図2Aに図示するように、エッチング防止パターン52の一側壁は保護膜70および酸化物半導体パターン42の一側壁と垂直に整列されることができる。言い換えれば、後述するコラムスペーサ92、94の一側壁に沿って保護膜70、エッチング防止パターン52、および酸化物半導体パターン42の側壁が垂直に整列されて形成されることができ、これについての詳細な説明は後述する。さらに、図2Bに図示するように、酸化物半導体パターン42の一部がエッチング防止パターン52より内側に形成されてもよい。言い換えれば、酸化物半導体パターン42の一側壁がエッチング防止パターン52の一側壁より一定の距離Dだけ内側に形成されてもよい。言い換えれば、エッチング防止パターン52の一側壁は酸化物半導体パターン42の一側壁より一定の距離Dだけ突出して形成されてもよい。図面ではエッチング防止パターン52の突出した領域の下部が保護膜70で埋もれた場合を図示しているが、いくつかの他の実施形態で前記突出した領域の下部に空いた空間が形成される場合もある。これは、酸化物半導体パターン42を、湿式エッチングを利用して形成する場合、エッチング防止パターン52の下部にアンダーカットunder-cutが生じ得るからである。酸化物半導体パターン42は例えば、AxBxOxまたはAxBxCxOxで表現される化学式を有する化合物を含む。AはZnまたはCd、BはGa、SnまたはIn、CはZn、Cd、Ga、In、TaまたはHfを含む。xは0ではなく、A、B、およびCは互いに異なる。また他の実施形態によれば、InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、HfInZnO、TaInSnOおよびZnOからなる群から選択されたいずれか一つの物質またはこれらの組合せを含んでもよい。このような酸化物半導体は水素化非晶質ケイ素に比べ、電荷の実効移動度effectivemobilityが2から100倍ほど優れた半導体特性を有している。酸化物半導体パターン42は非晶相amorphousphaseを有するかまたは結晶相crystallinephase、または非晶質と結晶質が混合相mixedphaseを有するものでもよい。図1B、図2A及び図3を参照すると、酸化物半導体パターン42はソース電極65およびドレーン電極66の間に位置するエッジ部42Ec、42Enを含み、エッジ部42Ec、42Enは少なくとも一つの導電性領域42Ecおよび少なくとも一つの非導電性領域42Enを含む。ここで、エッジ部42Ec、42Enは酸化物半導体パターン42の側壁に沿って形成された領域のうちソース電極65およびドレーン電極66の間に位置する領域を意味する。例えば、図1Bに図示するように、酸化物半導体パターン42のエッジ部42Ec、42Enは、酸化物半導体パターン42の縁から、酸化物半導体パターン42の形状に沿って定義された仮想のエッジ線ELまでの領域で定義され得る。前述したように、酸化物半導体パターン42のエッジ部は少なくとも一つの導電性領域42Ecと少なくとも一つの非導電性領域42Enを含む。前述したように、エッジ部に沿って、言い換えれば、仮想のエッジ線ELに沿って、ソース電極65からドレーン電極66に移動すると、エッジ部はソース電極65に隣接した導電性領域42Ec、非導電性領域42En、およびドレーン電極66に隣接した導電性領域42Ecを順に経ることができる。これはソース電極65およびドレーン電極66を基準にエッジ部の上部と下部いずれの方に移動しても同一である。つまり、図1Bにおいて、A-A’線を中心とすると、A-A’線の上側でも、下側においても、エッジ部はソース電極65に隣接した導電性領域42Ec、非導電性領域42En、およびドレーン電極66に隣接した導電性領域42Ecを順に経る。また他の観点から、図1Bおよび図3に図示するように、ソース電極65およびドレーン電極66と、コラムスペーサ92、94の間の第3領域IIIで酸化物半導体パターン42は導電性領域42Ecのエッジ部を含んでもよく、コラムスペーサ92、94と隣接する第4領域IVで酸化物半導体パターン42は非導電性領域42Enのエッジ部を含んでもよい。つまり、図3において、エッジ部はソース電極65に隣接した導電性領域42Ec、非導電性領域42En、さらに、コラムスペーサ用開口部95を介して非導電性領域42En、およびドレーン電極66に隣接した導電性領域42Ecを順に経る。後述する予備酸化物半導体パターン図5の42aを参照のエッジ部は、例えば保護膜図6の70参照の形成過程中に生じた損傷により導電性を有することができる。しかし、図1Aおよび図1Bに図示するように、コラムスペーサ用開口部93、95内の斜線領域は予備エッチング防止パターン図5の52aを参照および予備酸化物半導体パターン42aのうちコラムスペーサ用開口部93、95と重なる領域であり、導電性を有する予備酸化物半導体パターン42aのエッジ部のうち一部が前記斜線領域と重なる。言い換えれば、前記斜線領域はコラムスペーサ用開口部93、95の形成過程で除去される。これによって、コラムスペーサ92、94と隣接した第4領域IVの酸化物半導体パターン42は非導電性のエッジ部42Enを有することができる。つまり、除去される前の斜線領域は、導電性のエッジ部42Ecを有する。あるいは、除去される前の斜線領域は、導電性のエッジ部42Ec及び非導電性のエッジ部42Enの一部を有する。しかし、コラムスペーサ用開口部93、95の形成により斜線領域が除去されることにより、導電性のエッジ部42Ecが除去され、あるいは、導電性のエッジ部42Ec及び非導電性のエッジ部42Enの一部が除去される。そのため、図3及び上記に示すように、コラムスペーサ92、94と隣接した第4領域IVの酸化物半導体パターン42は非導電性のエッジ部42Enを有することとなる。要するに、酸化物半導体パターン42のエッジ部のうち少なくとも一部、例えばコラムスペーサ92、94と接しない領域の少なくとも一部は導電性領域42Ecを有することができる。逆に、酸化物半導体パターン42のエッジ部のうちコラムスペーサ92、94と接するか、または隣接する領域の少なくとも一部は非導電性領域42Enを有することができる。このように、酸化物半導体パターン42のエッジ部のうち少なくとも一部が非導電性領域42Enを有するため、酸化物半導体パターン42のエッジ部のうち残りの領域が導電性領域42Ecであっても、酸化物半導体パターン42のエッジ部に沿ってソース電極65とドレーン電極66が電気的に接続することを防止することができる。つまり、非導電性領域42Enによって、導電性領域42Ecどうしが断線され、ソース電極65とドレーン電極66との電気的接続を防止する。酸化物半導体パターン42上にはエッチング防止パターン52が形成される。図3に図示するように、絶縁基板10はエッチング防止パターン52がゲート電極24と重なる第1領域Iと、エッチング防止パターン52がゲート電極24と重ならない第2領域IIを含む。このとき、第2領域IIは一つ以上が形成されてもよく、第2領域IIのうち少なくとも一つはゲート電極開口部26内部に形成されてもよい。図1Bに図示するように、ゲートライン22から延長されたゲート電極24の終端から突出したエッチング防止パターン52の一部と、ゲート電極開口部26の内部へ延長され、ゲート電極24を貫いて形成されたエッチング防止パターン52の一部が第2領域IIに該当し得る。さらに、エッチング防止パターン52は第1幅W1と、第1幅W1より小さい第2幅W2を有することができ、例えばT字形状で形成されてもよい。より具体的には、ゲート電極開口部26の内部に配置された第2領域IIのエッチング防止パターン52は第2幅W2を有し、ゲート電極開口部26の外部に配置されたエッチング防止パターン52は第1幅W1を有することができる。図2Aにおいて、B-B’断面に図示するように、第2領域IIのエッチング防止パターン52の側壁のうち少なくとも一部は酸化物半導体パターン42の側壁と垂直に整列されることができる。先立って説明したように、図1Bに図示する斜線領域は、コラムスペーサ用開口部93、95形成のためのエッチング工程を行うことにより除去される予備エッチング防止パターン52aおよび予備酸化物半導体パターン42aの一部領域を意味する。すなわち、図5の、B-B’断面に示すように、コラムスペーサ用開口部93、95で定義された領域と重なる予備エッチング防止パターン52aおよび予備酸化物半導体パターン42aの一部がエッチング工程によって除去されることによって、該当領域のエッチング防止パターン52の側壁と酸化物半導体パターン42の側壁は垂直に整列されることができる。いくつかの他の実施形態では、図2Bに図示するように、第1領域Iのエッチング防止パターン52の側壁のうち一部が酸化物半導体パターン42の側壁より突出して形成される場合がある。後述する酸化物半導体層のエッチング工程により、予備エッチング防止パターン52aの一側壁が予備酸化物半導体パターン42aの一側壁より一定の距離Dだけ突出して形成され得る。しかし、第1領域Iのエッチング防止パターン52は第2領域IIと異なってコラムスペーサ用開口部93、95と重なる領域が存在しない場合もある。したがって、前記酸化物半導体層のエッチング工程が行われた後にも、第1領域Iのエッチング防止パターン52の側壁は酸化物半導体パターン42の側壁より突出した状態で維持することができる。一方、エッチング防止パターン52はSiOxおよびSiNxからなる群から選択されたいずれか一つの物質を含んでもよい。酸化物半導体パターン42は薄膜トランジスタのチャネル領域を除いてはデータ配線62、65、66と実質的に同一な形状でパターニングすることができる。これは酸化物半導体パターン42とデータ配線62、65、66を一つのエッチングマスクを利用してパターニングするからである。ゲート絶縁膜30、酸化物半導体パターン42およびエッチング防止パターン52上にはデータ配線62、65、66が形成されてもよい。データ配線62、65、66は縦方向に形成されてゲート線22と交差して画素を定義するデータ線62と、データ線62から枝branch形態で分枝して酸化物半導体パターン42およびエッチング防止パターン52の上部に延長されているソース電極65と、ソース電極65と分離しており、ゲート電極24または薄膜トランジスタのチャネル領域を中心にソース電極65と対向するように酸化物半導体パターン42およびエッチング防止パターン52の上部に形成されているドレーン電極66を含んでもよい。エッチング防止パターン52はソース電極65およびドレーン電極66の間に少なくとも一部が露出されてもよい。エッチング防止パターン52、ソース電極65およびドレーン電極66の下部には酸化物半導体パターン42が配置されてもよい。データ配線62、65、66は酸化物半導体パターン42と直接接触してオーミックコンタクトOhmiccontactを形成する物質で構成されてもよい。データ配線62、65、66が酸化物半導体パターン42を構成する物質より仕事関数workfunctionが小さい物質からなると、二つの層間にオーミックコンタクトが形成され得る。データ配線62、65、66およびエッチング防止パターン52上には保護膜70が形成されてもよい。例えば、保護膜70は酸化ケイ素SiOx、窒化ケイ素SiNxまたは酸窒化ケイ素SiONなどで形成されてもよいが、これに限定されないはもちろんである。また、保護膜70にはコンタクトホール75とコラムスペーサ92、94が形成されてもよい。コンタクトホール75は保護膜70を貫いて形成され、コンタクトホール75を介してドレーン電極66と画素電極80が電気的に接続することができる。画素電極80はITOIndiumTinOxideまたはIZOIndiumZincOxideなどの透明導電体またはアルミニウムなどの反射性導電体で形成されてもよいが、これに限定されないはもちろんである。コラムスペーサ92、94は保護膜70およびゲート絶縁膜30を貫いて形成される。図面に図示するように、コラムスペーサ92、94は第1および第2側壁を含んでもよい。例えば、図2AのB-B’断面において、コラムスペーサ92、94の左側の第1側壁は保護膜70、エッチング防止パターン52、酸化物半導体パターン42およびゲート絶縁膜30と接し、右側の第2側壁は保護膜70およびゲート絶縁膜30と接してもよい。このとき、保護膜70、エッチング防止パターン52、および酸化物半導体パターン42それぞれの一側壁はコラムスペーサ92、94の一側壁に沿って垂直に整列され得る。また、コラムスペーサ92、94は上部領域および下部領域を含んでもよい。コラムスペーサ92、94の上部領域は、コラムスペーサ92、94の下部領域より第1側壁と第2側壁の間の距離が大きいように形成されてもよい。より具体的には、図2AのB-B’断面において、コラムスペーサ92、94の上部領域の第1側壁は、保護膜70、エッチング防止パターン52、酸化物半導体パターン42と接し、下部領域の第1側壁はゲート絶縁膜30と接してもよい。また、コラムスペーサ92、94の上部領域の第2側壁は、保護膜70と接し、下部領域の第2側壁はゲート絶縁膜30と接してもよい。この場合、コラムスペーサ92、94の上部領域の方が下部領域よりも第1側壁と第2側壁の間の距離が大きくなっている。さらに、コラムスペーサ92、94の上部領域、より具体的には、コラムスペーサ用開口部93、95の上部領域はゲート電極24と重ならない場合もある。図2Aに図示するように、コラムスペーサ92、94は保護膜70の一部と重なってもよい。より具体的には、第2領域上に形成された保護膜70の少なくとも一部と重なってもよい。図1Bおよび図2Aを参照すると、コラムスペーサ92、94は保護膜70およびゲート絶縁膜30内に形成されたコラムスペーサ用開口部93、95覆ってあふれるように保護膜70の上部表面上に延長されてもよい。図1Bで図示するように、レイアウトの観点から見るとき、コラムスペーサ92、94は点線で表示されたコラムスペーサ用開口部93、95を含むように形成してもよい。したがって、コラムスペーサ92、94はコラムスペーサ用開口部93、95を定義する保護膜70の一部と重なってもよい。第2領域IIと同様に、コラムスペーサ92、94も一つ以上形成されてもよく、コラムスペーサ92、94のうち少なくとも一つはゲート電極開口部26の内部に形成されてもよい。図1Aおよび図1Bに図示するように、コラムスペーサ92、94はゲートライン22から延長されたゲート電極24の終端から突出したエッチング防止パターン52の一部と接するコラムスペーサ92と、ゲート電極開口部26内部に延長されたエッチング防止パターン52の一部と接するコラムスペーサ94を含んでもよい。さらに、コラムスペーサ92、94は透明有機物質または光遮断物質からなる。データ電圧が印加された画素電極80は薄膜トランジスタアレイ基板と対向する上部基板の共通電極と共に電磁場を生成することによって画素電極80と共通電極の間の液晶層の液晶分子の配列を決定する。以下、図1~図7を参照して本発明の一実施形態による薄膜トランジスタアレイ基板の製造方法について詳細に説明する。図4~図7は、本発明の一実施形態による薄膜トランジスタアレイ基板の製造方法を順次に示す工程断面図である。先に、図1~図4に図示するように、ゲート電極24が形成された絶縁基板10上にゲート絶縁膜30、酸化物半導体層40およびエッチング防止膜を順に積層し、エッチング防止膜をパターニングして予備エッチング防止パターン52aを形成する。図面に図示していないが、ゲート電極24とゲート線22、ストレージ線28およびストレージ電極29は同一マスク工程により共に形成することができる。具体的には、絶縁基板10は、例えばソーダ石灰ガラスsodalimeglassまたはホウケイ酸塩ガラスのようなガラスまたはプラスチックで組成されてもよい。しかし、これは一つの例示に過ぎず、これに限定されないはもちろんである。ゲート配線22、24を形成するため、例えば、スパッタリングsputtering方法を利用して絶縁基板10上にゲート配線用導電膜を形成することができる。例えば、絶縁基板10として熱にぜい弱なソーダ石灰ガラスを使用する場合、低温スパッタリング方式を利用してもよい。続いて、ゲート配線用導電膜を湿式エッチングまたは乾式エッチングを利用してパターニングしてゲート配線22、24を形成してもよい。湿式エッチングを利用する場合、例えば、燐酸、硝酸、酢酸などのエッチング液を使用してもよい。乾式エッチングを利用する場合、例えば、塩素系のエッチングガス、例えばCl2、BCl3などを使用してもよい。また、ゲート配線22を形成するとき、ゲート電極24がゲート電極24を貫くゲート電極開口部26を含むように形成してもよい。続いて、絶縁基板10とゲート配線22、24上に、例えばプラズマ強化化学気相蒸着plasmaenhancedchemicalvapordeposition、PECVD、反応性スパッタリングreactivesputteringなどを利用してゲート絶縁膜30を形成してもよい。ゲート絶縁膜30は絶縁基板10の全面上に形成することができる。続いて、ゲート絶縁膜30上に例えば、スパッタリング法などを利用して酸化物半導体物質を全体的に形成して酸化物半導体層40を形成してもよい。続いて、酸化物半導体層40上にエッチング防止膜を形成する。エッチング防止膜は例えば、化学気相蒸着chemicalvapordeposition、CVDなどの方法で酸化物半導体層40の全面に形成されることができる。エッチング防止膜は例えば、シリコン酸化膜またはシリコン窒化膜であってもよいが、これに限定されない。また、エッチング防止膜を例えば、乾式エッチングなどの方法でパターニングして予備エッチング防止パターン52aを形成することができる。続いて、図1A~図3および図5を参照して酸化物半導体層40および予備エッチング防止パターン52a上に互いに分離されたソース電極65およびドレーン電極66を形成し、予備エッチング防止パターン52a、ソース電極65、およびドレーン電極66をマスクで酸化物半導体層図4の40を参照をパターニングして予備酸化物半導体パターン42aを形成する。具体的に、酸化物半導体層40および予備エッチング防止パターン52a上にデータ配線用導電層を形成し、データ配線用導電層と酸化物半導体層40を例えば、湿式エッチング方法で同時または順次にエッチングしてデータ配線62、65、66と予備酸化物半導体パターン42aを形成することができる。言い換えれば、予備エッチング防止パターン52a、ソース電極、およびドレーン電極66をマスクで酸化物半導体層40をパターニングすることができる。このとき、湿式エッチング方法を利用して酸化物半導体層40をエッチングする場合、エッチング液によるアンダーカットunder-cutが生じ得る。これによって、図2Bに図示するように、酸化物半導体パターン42の一部がエッチング防止パターン52より内側に形成されることができる。言い換えれば、酸化物半導体パターン42の一側壁がエッチング防止パターン52の一側壁より一定の距離Dだけ内側に形成されることができ、エッチング防止パターン52の一側壁は酸化物半導体パターン42の一側壁より一定の距離Dだけ突出して形成されることができる。ソース電極65およびドレーン電極66はゲート電極24を中心に両側に分離して形成され、ソース電極65およびドレーン電極66が分離された領域にはエッチング防止パターン52が露出され得る。続いて、図1~図3および図6を参照して予備エッチング防止パターン52a、ソース電極65、およびドレーン電極66上に保護膜70を形成し、第2領域IIの予備エッチング防止パターン図5の52aを参照の少なくとも一部をエッチングしてエッチング防止パターン52を形成する。より具体的には、保護膜70は例えば、PECVDまたは反応性スパッタリングなどを利用して形成してもよい。また、保護膜70は例えば、シリコン酸化膜またはシリコン窒化膜であり得る。このとき、予備酸化物半導体パターン42aのエッジ部、特に予備酸化物半導体パターン42aのうち保護膜70と接する領域は、保護膜70の蒸着工程のあいだプラズマガスなどに露出され得る。より具体的には、予備酸化物半導体パターン42a上には予備エッチング防止パターン52aが配置され、予備酸化物半導体パターン42aの上面が前記プラズマガスなどに露出することから保護することができる。予備酸化物半導体パターン42aの下面はゲート絶縁膜30により保護される。しかし、予備エッチング防止パターン42aおよびデータ配線62、65、66などに整列して形成された予備酸化物半導体パターン42aの側壁は依然としてプラズマガスなどに露出され得る。これによって、予備酸化物半導体パターン42aのエッジ部、特に保護膜70に露出された領域は、蒸着工程中に損傷されて導電性を有することができる。続いて、保護膜70上にコラムスペーサ用開口部93、95を形成するためのマスクパターン200を形成し、前記マスクパターン200をマスクで保護膜70をパターニングすることができる。例えば、写真エッチング工程を利用してもよい。このとき、ドレーン電極66の一部を露出させるコンタクトホール75を共に形成してもよい。前述したように、絶縁基板10は予備エッチング防止パターン52aがゲート電極24と重なる第1領域Iと、予備エッチング防止パターン52aがゲート電極24と重ならない第2領域IIを含んでもよい。図6に図示するように、第2領域IIの予備エッチング防止パターン52aの少なくとも一部図6中の点線部分と重なる領域の保護膜70と、前記予備エッチング防止パターン52aの少なくとも一部図6中の点線部分を同時または順にエッチングしてエッチング防止パターン52を形成することができる。このとき、第2領域IIの予備エッチング防止パターン52aの少なくとも一部点線部分は下部に重なる予備酸化物半導体パターン42aより先にエッチングされてもよい。より具体的には、保護膜70上に形成されたマスクパターン200を利用して保護膜70をパターニングするとき、保護膜70と類似のエッチング選択比を有する予備エッチング防止パターン52aの一部が共に除去される。例えば、予備エッチング防止パターン52aおよび保護膜70これらいずれもシリコン酸化物であるとき、保護膜70と予備エッチング防止パターン52aを同時に除去することができる。これとは異なり、予備エッチング防止パターン52aおよび保護膜70が互いに異なる物質で形成された場合には、前記マスクパターン200を利用して保護膜70と予備エッチング防止パターン52aを順次に除去することができる。ここで、保護膜70上に形成されたマスクパターン200は図1A、図1B、図6に図示するように、コラムスペーサ用開口部93が予備エッチング防止パターン52aおよび予備酸化物半導体パターン42aの一部と重なるように定義することができる。より具体的には、マスクパターン200は導電性を有する予備酸化物半導体パターン42aのエッジ部のうち第2領域IIに該当する領域の少なくとも一部とコラムスペーサ用開口部93が重なる領域が露出するように定義することができる。なお、第2領域IIは、エッチング防止パターン52がゲート電極24と重ならない領域である。したがって、マスクパターン200によって露出された領域を除去してコラムスペーサ用開口部93を形成することによって、酸化物半導体パターン42のエッジ部のうち一部が非導電性を有する。したがって、酸化物半導体パターン42のエッジ部に沿ってソース電極65とドレーン電極66が電気的に接続することを防止できる。さらに、保護膜70をパターニングするとき、ゲート絶縁膜30を同時にまたは順次に除去することができる。図面に図示するように、エッチング防止パターン52より突出した予備酸化物半導体パターン42aがエッチングマスクの役割を果たす。これによって、ゲート絶縁膜30と接するコラムスペーサ用開口部93、95の下部領域の一側壁は予備酸化物半導体パターン42aの一側壁によって定義され得る。したがって、少なくとも一つのコラムスペーサ用開口部93、95は第1の幅を有する上部領域と、第1幅より狭い第2幅を有する下部領域を含んでもよい。コラムスペーサ用開口部93、95の下部領域の一側壁は予備酸化物半導体パターン42aに垂直に整列するようにゲート絶縁膜30をエッチングすることができる。このとき、予備酸化物半導体パターン42aは保護膜70、予備エッチング防止パターン52a、およびゲート絶縁膜30と他のエッチング選択比を有するものであってもよい。これによって、予備酸化物半導体パターン42aがエッチング防止パターン52より突出した状態を維持することができる。続いて、図1~図3および図7を参照して第2領域IIの予備エッチング防止パターン52aの少なくとも一部図6の点線部分を参照と重なる領域の予備酸化物半導体パターン42aをエッチングして酸化物半導体パターン42を形成する。より具体的には、エッチング防止パターン52を形成した後、保護膜70上にデータ配線62、65、66の一部と接続される画素電極用導電膜を形成することができる。このとき、画素電極用導電膜はITOIndiumTinOxideまたはIZOIndiumZincOxideなどの透明導電体またはアルミニウムなどの反射性導電体でなされ得る。画素電極用導電膜はコンタクトホール75を介してドレーン電極66と接続することができる。続いて、画素電極形成用マスクパターン図示せずを利用して画素電極用導電膜と、エッチング防止パターン52から突出した領域の予備酸化物半導体パターン42aの一部をエッチングすることによって、画素電極80および酸化物半導体パターン42を形成することができる。このとき、画素電極80および予備酸化物半導体パターン42aが例えば、類似のエッチング選択比を有する場合、画素電極用導電膜と予備酸化物半導体パターン42aが同時に除去され得る。または、画素電極80および予備酸化物半導体パターン42aが互いに異なる選択比を有する場合、順次にこれらをエッチングすることもできる。これによって、上部領域と下部領域が互いに異なるサイズの幅を有するコラムスペーサ用開口部93、95が形成されることができる。要するに、少なくとも一つのコラムスペーサ用開口部93、95を形成することは、予備エッチング防止パターン52aの一部と、前記予備エッチング防止パターン52aの一部と重なる領域の予備酸化物半導体パターン42aをエッチングしてエッチング防止パターン52および酸化物半導体パターン42を形成することを含んでもよい。再び図2Aを参照して少なくとも一つのコラムスペーサ用開口部93、95を覆うように少なくとも一つのコラムスペーサ92、94を形成することができる。コラムスペーサ92、94は例えば、透明有機物質または光遮断物質であってもよい。以上の実施形態ではゲート電極が酸化物半導体層の下に配置されたボトムゲート構造bottomgatestructureについて説明したが、本発明はこれに限定されず、ゲート電極が酸化物半導体層の上に配置されたトップゲート構造topgatestructureでも適用することができる。以下、図8を参照して本発明の他の実施形態による薄膜トランジスタアレイ基板2について詳細に説明する。図8は、本発明の他の実施形態による薄膜トランジスタアレイ基板の断面図である。本発明の他の実施形態による薄膜トランジスタアレイ基板2は保護膜図2Aの70を参照の代わりにカラーフィルタ71R、71Gが形成されるCOAcolorfilteronarray構造を有するという点から前記一実施形態による薄膜トランジスタアレイ基板1と区別される。本発明の一実施形態による薄膜トランジスタアレイ基板1と実質的に同一構成要素については具体的な説明を省略する。図8に図示するように、保護膜代りにカラーフィルタ71R、71Gを形成するかまたは、有機膜を利用してもよい。このように、ゲート絶縁膜30、エッチング防止パターン52、ソース電極65およびドレーン電極66上にカラーフィルタ71R、71Gや有機膜を形成しても酸化物半導体パターン42のエッジ部に沿ってソース電極65とドレーン電極66が電気的に接続することを防止することができる。以下、図9Aおよび図9Bを参照して本発明のまた他の実施形態による薄膜トランジスタアレイ基板3について詳細に説明する。図9Aは、本発明のまた他の実施形態による薄膜トランジスタアレイ基板の配置図である。図9Bは、図9Aに示すA-A’およびB-B’に沿って切断した断面図である。本発明のまた他の実施形態による薄膜トランジスタアレイ基板3は、コラムスペーサ用開口部93、97をコラムスペーサではない絶縁膜72により覆う点から上述した実施形態と区別される。以下ではこのような違いを中心に説明し、実質的に同一構成要素に対する具体的な説明は省略または簡略にする。また、コラムスペーサによっておおわれない点から図面符号93および97を開口部と称する。より具体的には、図9Aおよび図9Bに図示するように、酸化物半導体パターン42とエッチング防止パターン52の一側は開口部93、97に接して形成される。これは前述したように開口部93、97により定義された領域と、予備酸化物半導体パターンおよび予備エッチング防止パターンと、が重なるため、開口部93、97の形成によって前記重なる領域が除去されるからである。これによって、酸化物半導体パターン42のエッジ部は導電性領域42Ecと非導電性領域42Enを含む。エッジ部が導電性領域42Ecと非導電性領域42Enを有することについては先立って説明したので、これについての重複される説明は省略する。開口部93、97は絶縁物質層72に覆われる。図面では保護膜70と絶縁物質層72を互いに異なる層で図示するが、これに限定されず、一つの層として形成される。ここで、一つの層とは、保護膜70と絶縁物質層72が互い同一物質で形成されたものを意味する。しかし、二つの層の物質が同一である場合のみを意味するのではなく、発明の目的に応じて多様に変形できるのはもちろんである。以下、図10Aおよび図10Bを参照して本発明のまた他の実施形態による薄膜トランジスタアレイ基板4について詳細に説明する。図10Aは、本発明のまた他の実施形態による薄膜トランジスタアレイ基板の配置図である。図10Bは、図10Aに示すY領域を拡大した拡大図である。本発明のまた他の実施形態による薄膜トランジスタアレイ基板4は、エッチング防止パターン54が十字形状を有する点から本発明の一実施形態による薄膜トランジスタアレイ基板1と区別される。本発明のまた他の実施形態による薄膜トランジスタアレイ基板1と実質的に同一構成要素に対する具体的な説明は省略する。図10Aおよび図10Bを参照すると、第1領域Iのエッチング防止パターン54は第1幅W1を有し、第2領域IIのエッチング防止パターン54は第2幅W2および第3幅W3を有するが、第1幅W1は第2幅W2および第3幅W3より大きい。第2幅W2および第3幅W3は同一であってもよく、異なっていてもよい。より具体的には、第2領域IIのエッチング防止パターン54のうち、ゲートライン22から延長されたゲート電極24の終端から突出した領域の第3幅W3を第1領域Iのエッチング防止パターン54の第1幅W1より小さく形成することによって、コラムスペーサ94、96が占める面積が相対的に減少する。したがって、コラムスペーサ94、96が光遮断物質から成る場合、開口率を向上できるという長所がある。本発明のまた他の実施形態による薄膜トランジスタアレイ基板4の製造方法は、エッチング防止膜をパターニングして予備エッチング防止パターン52aを形成するときを除けば、本発明の一実施形態による薄膜トランジスタアレイ基板1の製造方法と実質的に同一である。すなわち、コラムスペーサ用開口部97、95により定義された領域と予備酸化物半導体パターンおよび予備エッチング防止パターンが重なって、コラムスペーサ用開口部97、95形成によって前記重なる領域が除去される。これによって、酸化物半導体パターン44のエッジ部は導電性領域44Ecと非導電性領域44Enを含むことができる。また、エッチング防止膜をパターニングする工程においても、十字形状を反映した予備エッチング防止パターン52a用マスクパターンの形状でのみ差異があるだけである。以下、図11を参照して本発明のまた他の実施形態による薄膜トランジスタアレイ基板5について説明する。図11は、本発明のまた他の実施形態による薄膜トランジスタアレイ基板5の配置図である。本発明のまた他の実施形態による薄膜トランジスタアレイ基板5は、コラムスペーサ92が一つのコラムスペーサ用開口部93を覆う点から本発明の一実施形態による薄膜トランジスタアレイ基板1と区別される。言い換えれば、二つ以上のコラムスペーサ用開口部93、97のうち少なくとも一つはコラムスペーサ92でない絶縁物質で埋もれる。すなわち、二つ以上のコラムスペーサ用開口部93、97のうちいずれか一つはコラムスペーサ92で埋もれ、いずれか一つはコラムスペーサ92ではない絶縁物質で覆われる。より具体的には、本発明のまた他の実施形態による薄膜トランジスタアレイ基板5は、二つのコラムスペーサ用開口部93、97を形成するが、一つのコラムスペーサ用開口部93がコラムスペーサ92により覆われる場合もある。図面ではコラムスペーサ用開口部93、97が二つの場合を図示するが、コラムスペーサ用開口部93、97は二つ以上で形成されてもよく、コラムスペーサ92は複数個のコラムスペーサ用開口部93、97のうち一部のみを覆うこともできる。ここで、コラムスペーサ92が複数のコラムスペーサ用開口部93、97のうち一部を覆うことは、複数個の開口部のうち一部の個の開口部を覆うことを意味する。残りの開口部は上述した実施形態のように絶縁物質で覆ってもよい。また、図面に図示するように、本発明のまた他の実施形態によるエッチング防止パターン56は幅の変化なしに単一幅で形成されてもよい。すなわち、長方形形状で形成されてもよい。以下、図12A~図12Cを参照して本発明のまた他の実施形態による薄膜トランジスタアレイ基板6について説明する。図12Aは、本発明のまた他の実施形態による薄膜トランジスタアレイ基板6の断面図である。図12Bは、図12Aに示すZ領域を拡大した拡大図である。図12Cは、図12Aに示すC-C’線に沿って切断した断面図である。本発明のまた他の薄膜トランジスタアレイ基板6はゲート電極24に開口部を形成しない点から上述した実施形態と区別される。図12A~図12Cを参照すると、本発明のまた他の実施形態による薄膜トランジスタアレイ基板6はゲート電極24を含み、コラムスペーサ用開口部93、95はゲート電極24内部に開口部を形成しない。このとき、コラムスペーサ用開口部93、95はエッチング防止パターン52および酸化物半導体パターン42の一側壁に接して形成される。さらに、図12Cに図示するように、コラムスペーサ用開口部95はエッチング防止パターン52および酸化物半導体パターン42を貫いて形成されるが、ゲート電極24を貫かない。図面ではコラムスペーサ用開口部95がゲート絶縁膜30も貫かないものと開示しているが、ゲート絶縁膜30を貫くかどうかは工程方式に応じて変更してもよい。すなわち、いくつかの他の実施形態ではコラムスペーサ用開口部95がゲート絶縁膜30を貫いて形成されてもよい。例えば、コラムスペーサ用開口部95を形成するとき、スリットマスクなどを使用してコラムスペーサ用開口部95に対応する領域のゲート絶縁膜30の少なくとも一部が残存できるようにすることができる。これによって、ゲート絶縁膜30の下部にゲート24が配置され、ゲート24が直接露出することを防止することができる。上述した実施形態と同様に、本発明のまた他の実施形態による薄膜トランジスタアレイ基板6のコラムスペーサ用開口部93、95のうち少なくとも一つはコラムスペーサ94ではない絶縁物質で覆われてもよい。もちろんコラムスペーサ用開口部93、95がいずれもコラムスペーサ92で覆われるかまたは、絶縁物質で覆われれてもよいこととはもちろんである。以上添付された図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明が、その技術的思想や必須の特徴を変更しない範囲で他の具体的な形態で実施され得ることを理解することができる。したがって上記実施形態はすべての面で例示的なものであり、限定的でないものと理解しなければならない。