"基板の第1の主面に形成された半導体素子と、前記第1の主面側に形成された配線層と、前記基板を前記第1の主面に対する他方の面たる第2の主面から貫通し、前記配線層にまで達する貫通孔と、前記貫通孔を包囲するように、前記第2の主面に環状に形成された環状溝と、前記環状溝内に埋設された絶縁物質でなる第1の環状分離部と、前記貫通孔の側壁を覆う絶縁膜でなる第2の環状分離部と、前記絶縁膜の内側に充填され、前記配線層に当接する誘電体でなる貫通電極と、を備えることを特徴とする半導体装置。前記第2の環状分離部の厚さは、前記第1の環状分離部の厚さよりも薄いことを特徴とする請求項1に記載の半導体装置。前記貫通孔および前記環状溝は、前記第2の主面の開口から前記第1の主面に向かって、断面積が徐々に小さくなることを特徴とする請求項1に記載の半導体装置。前記第1の主面に積層される層間絶縁膜を更に備え、前記配線層は、前記層間絶縁膜上に形成されることを特徴とする請求項1に記載の半導体装置。前記基板と前記層間絶縁膜との間の前記環状溝に対応する部分に、シャロウトレンチ分離構造が形成されていることを特徴とする請求項4に記載の半導体装置。前記環状溝は、前記基板を貫通し、前記層間絶縁膜に達していることを特徴とする請求項4または5に記載の半導体装置。前記絶縁物質および前記絶縁膜は、同一材料からなることを特徴とする請求項1に記載の半導体装置。前記同一材料は、酸化シリコン、窒化シリコン、またはそれらの積層膜であることを特徴とする請求項7に記載の半導体装置。前記環状溝に充填される前記絶縁物質は、前記環状溝の内部に空隙が形成されるように、その開口部を塞ぐものであることを特徴とする請求項1に記載の半導体装置。前記環状溝は、径の異なる略同心円で複数形成されていることを特徴とする請求項1に記載の半導体装置。前記環状溝は1つであり、前記第2の環状分離部の厚さは、前記第1の環状分離部の厚さの2分の1であることを特徴とする請求項1に記載の半導体装置。前記貫通電極を構成する前記誘電体は、少なくとも銅を含むことを特徴とする請求項1に記載の半導体装置。前記絶縁膜と前記貫通電極の間に、チタン、窒化チタン、タンタル、窒化タンタル、またはそれらの積層膜で構成されるシード/バリア層を更に備えることを特徴とする請求項1に記載の半導体装置。基板の第1の主面に半導体素子を形成する工程と、前記半導体素子を形成する工程の後、前記第1の主面側に配線層を形成する工程と、前記配線層を形成する工程の後、前記基板を前記第1の主面に対する他方の面たる第2の主面から貫通し、前記配線層にまで達する貫通孔と、前記第2の主面において、前記貫通孔を包囲する環状の環状溝とを形成する工程と、少なくとも前記環状溝内と、前記貫通孔の一方の開口端に露呈する前記配線層から前記貫通孔の側壁に渡って、絶縁膜を形成し、前記環状溝内に形成された前記絶縁膜を第1の環状分離部と規定する工程と、前記絶縁膜を形成する工程の後、前記配線層を覆うように形成された前記絶縁膜の部分を除去し、前記貫通孔の側壁に残された絶縁膜を第2の環状分離部と規定する工程と、前記第2の環状分離部を規定する工程の後、前記貫通孔の側壁に残された絶縁膜の内側に、前記配線層に当接するように誘電体を充填し、貫通電極を形成する工程と、を備えることを特徴とする半導体装置の製造方法。前記少なくとも前記環状溝内と、前記貫通孔の一方の開口端に露呈する前記配線層から前記貫通孔の側壁に渡って形成する絶縁膜の厚さは、前記環状溝の径よりも小さいことを特徴とする請求項14に記載の半導体装置の製造方法。前記半導体素子を形成する工程の後に、前記第1の主面に層間絶縁膜を積層する工程を更に備えることを特徴とする請求項14に記載の半導体装置の製造方法。前記貫通孔および前記環状溝は、フォトレジストのパターンに基づき、ドライエッチングにより一括成型されることを特徴とする請求項14に記載の半導体装置の製造方法。前記貫通孔および前記環状溝は、前記ドライエッチングにより、前記第2の主面の開口から前記第1の主面に向かって、断面積が徐々に小さくなるように形成されることを特徴とする請求項17に記載の半導体装置の製造方法。前記半導体素子を形成する工程の前に、前記第1の主面の、前記環状溝に対応する部分に、前記ドライエッチングによる前記環状溝が前記基板を貫通する程度を調整するためのシャロウトレンチ構造を形成する工程を更に備えることを特徴とする請求項17に記載の半導体装置の製造方法。前記環状溝内に前記絶縁膜を形成し、前記環状溝内に形成された前記絶縁膜を第1の環状分離部と規定する工程において、前記環状溝の開口部を塞ぐように前記絶縁膜を形成して、前記環状溝の内部に空隙を形成することを特徴とする請求項14に記載の半導体装置の製造方法。本発明者が上記のような絶縁リングを備えた貫通電極について検討したところ、以下のことが分かった。上記特許文献1の方法のように、貫通孔の内壁を絶縁層で覆ってから第2配線層を形成する場合、貫通孔の底面を覆う絶縁層を除去してから第2配線層を形成する必要がある。なぜなら、貫通孔に形成する第2配線は、貫通孔の底面の第1配線と接触することで、基板の表裏面を貫通する貫通電極を実現するからである。このとき、貫通孔の側壁には絶縁リングとなる絶縁層を残し、貫通孔の底面の絶縁層のみを除去することを目的として、異方性エッチングによって絶縁層を除去するエッチバック。このとき、貫通孔底面の絶縁層下に配置された第1配線には異方性エッチングによるダメージが生じ、配線抵抗の増加が懸念される。この観点から、異方性エッチングにより除去すべき絶縁層の厚さは可能な限り薄い方が好ましい。一方、上述のように、絶縁リングは、貫通電極の絶縁性の向上、寄生容量の低減、および/または、拡散防止を目的として設けられるため、これらの効果を得るためには厚い方が好ましいことになる。このように、加工性の面と機能性の面とでは、絶縁層の厚さがトレードオフの関係にあることが分かった。また、特許文献2には、貫通電極を配置するための貫通孔を形成する工程と同一工程で、貫通孔の周囲を囲む環状溝を形成し、この環状溝を中空構造とした絶縁リングを実現している同文献の図5参照。本特許文献2によれば、貫通孔の外にこのような中空の絶縁リングを採用することで、上記特許文献1のような絶縁層を形成する必要がなくなり、絶縁層の成膜工程やその加工工程を削減できるとされている。絶縁層の成膜が不要であれば、上述の貫通孔底面のエッチングダメージの懸念は生じないことになる。しかしながら、本特許文献2のような絶縁層に依らない中空構造の絶縁リングでは、貫通電極-素子間の絶縁性、貫通電極間の寄生容量低減の効果を中空絶縁リングの幅でしか制御できないため、改善の余地がある。また、本特許文献2のように貫通電極を直接半導体基板に接触させる構造では、貫通電極材料例えば銅などの拡散を防止し難く、改善の余地がある。本発明の半導体装置は、基板の第1の主面に形成された半導体素子と、前記第1の主面側に形成された配線層と、前記基板を前記第1の主面に対する他方の面たる第2の主面から貫通し、前記配線層にまで達する貫通孔と、前記貫通孔を包囲するように、前記第2の主面に環状に形成された環状溝と、前記環状溝内に埋設された絶縁物質でなる第1の環状分離部と、前記貫通孔の側壁を覆う絶縁膜でなる第2の環状分離部と、前記絶縁膜の内側に充填され、前記配線層に当接する誘電体でなる貫通電極と、を備えることを特徴とする。本発明の半導体装置によれば、貫通孔に形成される絶縁膜の厚さを薄くして、加工性を高めると共に、絶縁物質が埋設される環状溝を設けて、絶縁体としての全体の厚さを確保することにより、貫通電極の絶縁性の向上、寄生容量の低減、および/または、拡散防止という機能性が担保される。以下、図面を参照して、本発明の実施の形態について詳細に説明する。<第1実施形態>図1Aは、本発明の第1実施形態における半導体装置の構成を説明するための図であり、半導体装置の表おもて面を示す平面図である。また、図1Bは、本発明の第1実施形態における半導体装置の構成を説明するための図であり、半導体装置の裏面を示す平面図である。さらに、図1Cは、本発明の第1実施形態における半導体装置の構成を説明するための図であり、図1Aおよび図1B中に示したA1-A1部分の断面図である。まず、図1Cに示すように、この半導体装置500には、中央に縦断的に形成された貫通電極以下、TSVThroughSiliconViaと称す領域Pと、その左右に広がる素子領域Qがある。図1Cの断面図を参照して、この半導体装置500は、概して、半導体基板1に第1~第5層間絶縁膜2a~2eが積層された構造となっている。第1~第5層間絶縁膜2a~2eの各々の層間には、配線層23aおよび上層配線23bが形成され、それらはビアプラグ24を介して電気的に接続されている。なお、形成される配線層23aには、例えば図1Cに示すTSV領域Pに円形に形成されるものがあり、それらは、後述のTSV用貫通孔THに対応するものである。半導体基板1のおもて面1f、つまり回路形成面第1の主面の素子領域Qには、複数のシャロウトレンチ分離構造以下、STISallowTrenchIsolationと称す11が形成されていると共に、ゲート電極/ゲート絶縁膜211、ソース/ドレインS/D領域図示せず等からなる半導体素子21が形成されている。なお、形成されるSTI11には、少なくとも図1Cに示すTSV領域Pにリング状に形成されるものがあり、それらは、後述の絶縁リング用環状溝CGに対応するものである。それらの意義については、後述の製造工程で説明する。また、第1層間絶縁膜2aの素子領域Qには、配線層23aと半導体素子21とを電気的に接続するためのコンタクトプラグ22が形成されている。第5層間絶縁膜2eの素子領域Q上に、樹脂層であるパッシベーション膜4が形成されている。また、第5層間絶縁膜2eのTSV領域P上には、第5層間絶縁膜2e内に形成された上層配線23bとシード層32を介して接続される表面バンプ電極例えば銅3が形成されている。表面バンプ電極3の上面には、その酸化を防止するため、金膜等の保護膜31が形成されている。一方、半導体基板1の厚さは、約40μmである。半導体基板1の裏面1r上には、例えば窒化シリコン等の裏面保護膜5が形成されている。ドライエッチングにより略同心円状に形成された絶縁リング用環状溝CGCGa,CGbには、例えば、酸化シリコン、窒化シリコン等の絶縁物質が充填され、単独絶縁リング第1の環状分離部6262a,62bが形成されている。また、ドライエッチングにより形成されたTSV用貫通孔THTHa,THbの側壁は、同様の絶縁膜で覆われ、TSV側壁絶縁リング第2の環状分離部6161a,61bが形成されている。また、TSV用貫通孔THTHa,THbの残りの部分には、シード/バリア層71を介して、例えば銅のような誘電体が充填されており、それによりTSV7が形成されている。更に、TSV7の露呈部分を覆うように裏面バンプ電極例えば銅8が形成され、その表面にはんだ81がめっきで形成されている。なお、TSV領域Pに設けられている配線層23aおよびSTI11の機能については、後述の製造工程の説明において、併せて説明する。TSV側壁絶縁リング61および単独絶縁リング62の厚さについても、同様である。図2Aは、図1A~図1Cに示した半導体装置を複数積層した場合の積層構造の全体を示す断面図である。また、図2Bは、図2A中に示した領域S部分の拡大断面図である。図2A及び図2Bを参照すると、パッケージ基板501の一方の面上に複数の半導体装置500a~500hが積層された構造となっている。各半導体装置500a~500hは、上下のそれらと、表面バンプ電極3および裏面バンプ電極8を介して電気的に接続されて積層構造となっている図2Bを参照。また、各半導体装置500a~500hは、モールドレジン502に覆われ、内部の空隙がアンダーフィル503で満たされることにより、モールドレジン502内に封入されている。また、パッケージ基板501の他方の面には、複数のはんだボール504が形成されている。次に、図1A~図1Cに示された本発明の第1実施形態における半導体装置の製造方法について説明する。図3~図9図9A及び図9Bは、その製造方法を順に説明するための図である。そこで、まず、図3に示された状態にまで製造するためには、半導体基板1のおもて面1f、つまり回路形成面第1の主面側に、複数のSTI11を形成し、更に、ゲート電極/ゲート絶縁膜211、ソース/ドレインS/D領域図示せず等からなる半導体素子21を形成した後、そのおもて面1fに第1層間絶縁膜2aを積層する。次に、第1層間絶縁膜2a上には、フォトレジストPRをマスクとしたドライエッチングにより、例えばアルミニウム、タングステン等の導電膜からなる配線層23aが形成される。また、第1層間絶縁膜2aには、その配線層23aと半導体素子21とを電気的に接続するためのコンタクトプラグ22が形成されている。図4を参照して、次に、第1層間絶縁膜2a上に、更に第2~第5層間絶縁膜2b~2eを積層して形成する。第2~第5層間絶縁膜2b~2eには、それぞれ上層配線例えば、アルミニウム、銅等23bが形成されている。さらに、上層配線23bおよび配線層23aはビアプラグ24により電気的に導通している。次に、第5層間絶縁膜2e上に、樹脂層であるパッシベーション膜4を形成する。また、第5層間絶縁膜2eにパッド開口を形成し、電気めっきなどの公知の方法により、第5層間絶縁膜2e内に形成された上層配線23bとシード層32とを介して接続される表面バンプ電極例えば銅3を形成する。なお、表面バンプ電極3の上面には、その酸化を防止するため、金膜等の保護膜31を形成する。図5を参照して、次に、表面バンプ電極3側に、接着剤101により、酸化シリコンなどで形成された支持体WSS:WaferSupportSystem100を貼り付ける。なお、説明の便宜上、図5以降、図4までとは異なり、上下反転して描いている。一方、半導体基板1の裏面第2の主面1rを研削BackGrindすることにより、半導体基板1の厚さを約40μmにする。図6Aを参照して、次に、半導体基板1の裏面1r上に、例えば窒化シリコン等の裏面保護膜5を形成し、更に、その上に、後述のTSV用貫通孔THおよび絶縁リング用環状溝CGの形成用パターンを有するフォトレジストPR102を形成する。そして、フォトレジスト102をマスクとして、ドライエッチングにより、TSV用貫通孔THa,THbおよび絶縁リング用環状溝CGa,CGbを一括形成一括成型する。なお、図6Bは、図6Aに示したB1-B1部分の平断面図である。なお、TSV領域Pに形成された配線層23aは、本工程でTSV用貫通孔THを形成するドライエッチングのストッパ膜としての機能を果たすこととなる。従って、この配線層23aは、後述の貫通電極と接触して上層配線23bとの導通を実現するという本来の機能と共に、上記機能を果たすものである。同様に、TSV領域Pに形成されたSTI11は、本工程で絶縁リング用環状溝CGCGa,CGbを形成するドライエッチングのストッパ膜としての機能を果たす。このことを詳細に説明すると、まず、上述のようにTSV用貫通孔THTHa,THbは、層間絶縁膜2aを貫通して配線層23aまで達する必要があるため、この第1実施形態のように絶縁リング用環状溝CGCGa,CGbをTSV用貫通孔THと同時に形成する工程では、何も対策しなければ絶縁リング用環状溝CGも層間絶縁膜2aを貫通することとなる。これに対し、絶縁リング用環状溝CGが層間絶縁膜2aに突き出す量が少ない方が望ましい場合には、当該STI11を配置することで対応できる。特に、STI11と層間絶縁膜2aの選択比を適宜設定することで、絶縁リング用環状溝CGがSTI11から完全には突き出さない構造とすることもできる。このように、TSV領域PにSTI11を配置することで、絶縁リング用環状溝CGの層間絶縁膜2aへの突き出し量を適宜設定できる。なお、図6Aにおいては、絶縁リング用環状溝CGCGa,CGbの底部が、層間絶縁膜2a側へ若干突き出している場合が示されている。ところで、この第1実施形態おいては、図6Aに示すように、TSV用貫通孔THと絶縁リング用環状溝CGとを両者とも、それらの開口の側壁が、半導体基板1の裏面1rから素子形成面に向かって開口断面積が狭くなるようなテーパを有するように形成している。かかる構成より、後の工程図7の工程において、絶縁膜を形成する際の埋設性が向上するので好適である。これは、半導体基板1の上記研削後、裏面から開口するビアラスト工程によって両貫通孔を一括形成する、というこの第1実施形態の製法だからこそ実現できる構成である。なお、後述のTSVおよび絶縁リングの占有面積を縮小したい場合などには、テーパの傾斜を極力小さくする垂直形状に近づけることもできる。図7を参照して、次に、フォトレジスト102を除去した後、残存した裏面保護膜5の表面と、TSV用貫通孔THTHa,THbおよび絶縁リング用環状溝CGCGa,CGbに渡って、絶縁膜6を形成する。なお、この絶縁膜6は、例えば、酸化シリコン膜、窒化シリコン膜、またはそれらの積層膜で構成できる。このとき、TSV用貫通孔THについては、その側面と底面とが覆われるように形成する。また、絶縁リング用環状溝CGについては、後述の第2実施形態のようにその内部に空隙を形成するのではなく、本実施形態のようにその内部に充満させる場合には、絶縁リング用環状溝CGの幅の約半分の膜厚となるように絶縁膜6を形成する。図8Aを参照して、次に、異方性エッチングにより、本図中に点線で示すように、裏面保護膜5上とTSV用貫通孔THTHa,THbの底面の絶縁膜のみを除去するエッチバック。これにより、TSV用貫通孔THの側面にTSV側壁絶縁リング6161a,61bが形成され、絶縁リング用環状溝CGCGa,CGb内に単独絶縁リング6262a,62bが形成される。なお、図8Bは、同8Aに示したB1-B1部分の平断面図である。このように、単独絶縁リング6262a,62bを配置したことで、TSV側壁絶縁リング6161a,61bの厚さを低減できる。例えば、この第1実施形態の構成では、前述のように、TSV側壁絶縁リング61の厚さは、絶縁リング用環状溝CGCGa,CGbの幅、言い換えれば、単独絶縁リング62の厚さの約半分である。従って、TSV側壁絶縁リング61の厚さは、TSV側壁絶縁リングを単独で設けた場合のその厚さの3分の1程度にすることができる。このように、この第1実施形態の構成によれば、単独絶縁リング62を配置することで、TSV側壁絶縁リング61に要する絶縁膜6の膜厚を薄くすることができる。これは、前述のドライエッチング工程において除去すべき、TSV用貫通孔THの底面の絶縁膜6を薄くできることを意味し、下地の配線層23aに与えるエッチングダメージを低減できる。その結果として、コンタクト抵抗を低減することができる。図9Aを参照して、次に、TSV用貫通孔THTHa,THb内にシード/バリア層71の薄膜を形成した後に、例えば銅のような誘電体を充填することにより、TSV7を形成する。なお、シード/バリア層71は、チタン、窒化チタン、タンタル、窒化タンタル、またはそれらの積層膜で構成される。これらの材料は、TSV7の素子領域への拡散バリアとしての機能や、TSV7とTSV側壁絶縁リング61との密着性などを鑑みて、取捨選択される。最後に、TSV7の露呈部分を覆うように裏面バンプ電極例えば銅8のピラーを形成すると共に、その表面にはんだ81をめっきで形成する。なお、図9Bは、図9Aに示したB1-B1部分の平断面図である。以降は、公知のダイシング、積層等の工程が続く。以上説明したように、本実施形態の半導体装置500およびその製造方法によれば、TSV用貫通孔貫通孔THTHa,THbに形成される絶縁膜6の厚さを薄くして、加工性を高めると共に、絶縁物質が埋設される絶縁リング用環状溝環状溝CGCGa,CGbを設けて、絶縁体としての全体の厚さを確保することにより、TSV貫通電極7の絶縁性の向上、寄生容量の低減、および/または、拡散防止という機能性が担保される。また、TSV用貫通孔THおよび絶縁リング用環状溝CGを、半導体基板1の裏面1r第2の主面側の開口から半導体基板1のおもて面1f第1の主面側に向かって、断面積が徐々に小さくなる形成することにより、絶縁膜の埋設性を向上させることができる。また、半導体基板基板1と第1層間絶縁膜層間絶縁膜2aとの間の絶縁リング用環状溝CGに対応する部分に、STIシャロウトレンチ分離構造11を形成することにより、絶縁リング用環状溝CGの半導体基板1からの突出量を調整できる。<第1実施形態の変形例1>次に、上述の第1実施形態の変形例について説明する。図10Aは、第1実施形態の変形例1の半導体装置を説明するための図であり、図9Aに対応する断面図である。また、図10Bは、図10A中に示したB1’-B1’部分の平断面図である。なお、図9A及び図9Bに示した半導体装置と同様の構成部分については、同一符号を付してその説明を省略する。図9A及び図9Bに示した第1実施形態と異なる点に関し、図9A及び図9Bに示した第1実施形態においては、一重の単独絶縁リング6262a,62bであるのに対し、図10A及び図10Bに示した第1実施形態の変形例1においては、多重の複数の単独絶縁リングを設けている。具体的には、図10A及び図10Bに示すように、例えば略同心円状に形成された二重の単独絶縁リング第1単独絶縁リング62a1,62b1および第2単独絶縁リング62a2,62b2を設ける。このように、例えば二重のリング構造とした場合、TSV側壁絶縁リング61の厚さは、TSV側壁絶縁リングを単独で設けた場合のその厚さの5分の1程度にすることができる。従って、単独絶縁リングを多重にすることで、TSV用貫通孔THの側壁を覆う絶縁膜を更に薄くすることができ、それによる効果が更に顕著となる。但し、単独絶縁リングの占有面積TSV領域Pの占有面積の観点からは、単独絶縁リングは一つとする構成がより効果的である。このように、本実施形態の方法によれば、占有面積の観点から有効な一重の絶縁リングの構成も、埋設膜厚の観点から有効な二重の絶縁リングの構成も実現できる。所望の特性を満たすよう、両者の構成から選択できる。<第1実施形態の変形例2>図11Aは、第1実施形態の変形例2の半導体装置を説明するための図であり、図9Aに対応する断面図である。また、図11Bは、図11A中に示したB1-B1部分の平断面図である。なお、図9A及び図9Bに示した半導体装置と同様の構成部分については、同一符号を付してその説明を省略する。図9A及び図9Bに示した第1実施形態と異なる点に関し、図9A及び図9Bに示した第1実施形態においては、半導体基板1の裏面第2の主面1rに裏面保護膜5が設けられているのに対し、図11A及び図11Bに示した変形例2においては、裏面保護膜を省略している。図11Aに示すように、裏面バンプ電極8の径をTSV用貫通孔THの径よりも大きくし、裏面バンプ電極8を、TSV側壁絶縁リング61を超えて半導体基板1の裏面1rと接触させる場合この状態を、バンプオーバーハングの状態という、本発明の実施形態のような単独絶縁リング62を設けないとすると、裏面バンプ電極8が、半導体基板1の裏面1rと接触することで寄生容量が発生してしまう。従って、この場合には、寄生容量を緩和するために、数μmオーダーで形成される保護膜を設けることが望ましい。これに対し、本発明の実施形態のように、単独絶縁リング62を設けることで寄生容量は緩和され得るため、保護膜を設けない構成も選択し得る。この場合、保護膜を設ける工程を簡略化できる。一方、TSVの素子領域への拡散バリアとしての機能や、バンプ形成後の選択加工のバリアとしての機能などを望む場合、上述他の実施例と同様に保護膜を設ける構成がより効果的である。このように、本実施例によれば、信頼性やプロセス耐性の高い保護膜を設ける構成も、プロセス簡略化に寄与し得る保護膜を設けない構成も実現できるため、所望の構成を選択できる。<第2実施形態>次に、本発明の第2実勢形態における半導体装置について説明する。図12Aは、本発明の第2実施形態における半導体装置の構成を説明するための図であり、半導体装置の表面を示す平面図である。また、図12Bは、本発明の第2実施形態における半導体装置の構成を説明するための図であり、半導体装置の裏面を示す平面図である。さらに、図12Cは、本発明の第2実施形態における半導体装置の構成を説明するための図であり、図12Aおよび図12B中に示したA2-A2部分の断面図である。更にまた、図13A~図13C、図14A~図14C及び図15A~図15Cは、図12A~図12Cに示された本発明の第2実施形態における半導体装置の製造方法を順に説明するための図であり、第1実施形態についての図7、図8図8A、図8B及び~図9に対応する図である。なお、第1実施形態の半導体装置と同様の構成部分については、同一符号を付してその説明を省略する。第2実施形態の半導体装置500Bの第1実施形態の半導体装置に対する差異は、以下の点にある。すなわち、図7に対応する図13Aに示すように、裏面保護膜5の表面と、TSV用貫通孔THTHa,THbおよび絶縁リング用環状溝CGCGa,CGbに亘って、絶縁膜を形成する工程において、その絶縁膜をカバレッジの悪い条件で形成する。これにより、図13Aに示すように、絶縁リング用環状溝CGについては、絶縁物質が完全に充満する前に、開口部が閉塞状態となって内部に空隙エアギャップが残り、TSV用貫通孔THについては、絶縁膜がその側壁の途中までしか覆わない状態となる。但し、TSV用貫通孔THの底面には、絶縁膜が形成される。従って、図13Aにあるような絶縁膜6Bが形成される。なお、図13Cには、空隙が表れている。図13A~図13Cに示した状態から、第1実施形態における図8A及び図8Bの場合と同様、エッチバックにより、裏面保護膜5上とTSV用貫通孔THTHa,THbの底面の絶縁膜のみを除去すると、図14A~図14Cに示す状態となる。従って、TSV用貫通孔THの側面にTSV側壁絶縁リング61B61Ba,61Bbが形成され、絶縁リング用環状溝CGCGa,CGb内に単独絶縁リング62B62Ba,62Bbが形成される。なお、図14Bは、図14Aに示したB2-B2部分の平断面図であり、図14Cは、図14Aに示したC2-C2部分の平断面図であるが、それぞれ図13Bおよび図13Cと同じである。そして、図15A~図15Cに示すように、第1実施形態にける図9A及び図9Bの場合と同様、TSV用貫通孔THTHa,THb内にシード/バリア層71Bの薄膜を形成した後に、誘電体を充填することにより、TSV7Bが形成される。裏面バンプ電極8およびはんだ81については、第1実施形態と同様である。従って、最終的な半導体装置としては、図12Cに示すように、絶縁リング用環状溝CGCGa,CGbの内部に空隙が形成される。ここで、空隙は、通常の絶縁膜よりも誘電率が低いので、この第2実施形態においては、第1実施形態の効果に加えて、隣接TSV7Ba、7Bb間の寄生容量を更に低減できるという効果がある。なお、図13A~図13Cの工程以前の工程は、第1実施形態における図6図6A及び図6Bまでの工程と同じである。また、第2実施形態に対して、図10図10A、図10Bおよび図11図11A、図11Bに示した第1実施形態の変形例1および2を適用できる。"