炭化珪素と、前記炭化珪素上に形成され、第1の層、前記第1の層よりも低い炭素比率を有する第2の層を備える金属シリサイドと、前記金属シリサイド上に形成される金属電極とを備え、前記第2の層が前記第1の層上に形成され、前記第2の層が前記金属電極に接し、前記第2の層中の金属シリサイドの平均粒径が、前記第1の層中の金属シリサイドの平均粒径よりも大きいことを特徴とする半導体装置。前記金属シリサイドの膜厚が100nm以下であることを特徴とする請求項1記載の半導体装置。前記第2の層中の炭素比率が20原子未満、前記第1の層中の炭素比率が20原子以上であることを特徴とする請求項1または請求項2記載の半導体装置。前記金属シリサイドがニッケルシリサイドであることを特徴とする請求項1ないし請求項3いずれか一項記載の半導体装置。炭化珪素の表面のシリコンSi-炭素C結合の少なくとも一部を破壊する工程と、前記炭化珪素の表面上に金属膜を形成する工程と、熱処理により、前記金属膜と前記炭化珪素を反応させ金属シリサイドを形成する工程とを備えることを特徴とする半導体装置の製造方法。前記シリコンSi-炭素C結合の少なくとも一部を破壊する工程は、イオン注入によることを特徴とする請求項5記載の半導体装置の製造方法。前記シリコンSi-炭素C結合の少なくとも一部を破壊する工程は、前記炭化珪素を非晶質化しない限度で行うことを特徴とする請求項6記載の半導体装置の製造方法。前記金属膜がニッケル膜であり、イオン注入される元素がGeであり、ドーズ量が1e13cm-2以上2e14cm-2以下であることを特徴とする請求項6または請求項7記載の半導体装置の製造方法。第1のn型炭化珪素層と、前記第1のn型炭化珪素層よりもn型不物濃度の低い第2のn型炭化珪素層を有する半導体基板を準備する工程と、前記第2のn型炭化珪素層に第1のp型不純物領域を形成する工程と、前記第2のn型炭化珪素層にn型不純物領域を形成する工程と、前記第1のp型不純物領域に接続され前記第1のp型不純物領域よりも深さが浅くp型不純物濃度の高い第2のp型不純物領域を形成する工程と、前記第2のn型炭化珪素層、前記第1のp型不純物領域、前記n型不純物領域の表面にまたがるゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記n型不純物領域および前記第2のp型不純物領域の表面のシリコンSi-炭素C結合の少なくとも一部を破壊する工程と、前記n型不純物領域および前記第2のp型不純物領域上に金属膜を形成する工程と、熱処理により、前記金属膜と前記n型不純物領域および前記第2のp型不純物領域の炭化珪素を反応させ金属シリサイドを形成する工程と、前記n型不純物領域上および前記第2のp型不純物領域上の前記金属シリサイド上に金属電極を形成する工程と、を備えることを特徴とする半導体装置の製造方法。前記ゲート電極がシリコンであって、前記金属膜を形成する工程において、前記ゲート電極上にも前記金属膜を形成し、前記金属シリサイドを形成する工程において、前記金属膜と前記ゲート電極のシリコンを反応させ前記金属シリサイドを形成することを特徴とする請求項9記載の半導体装置の製造方法。本発明は、上記事情を考慮してなされたものであり、その目的とするところは、SiC基板を用いて形成され、金属シリサイド膜と金属電極との密着性が向上する半導体装置および半導体装置の製造方法を提供することにある。実施の形態の半導体装置は、炭化珪素と、前記炭化珪素上に形成され、第1の層、前記第1の層よりも低い炭素比率を有する第2の層を備える金属シリサイドと、前記金属シリサイド上に形成される金属電極を備え、前記第2の層が前記第1の層上に形成され、前記第2の層が前記金属電極に接し、前記第2の層中の金属シリサイドの平均粒径が、前記第1の層中の金属シリサイドの平均粒径よりも大きいことを特徴とする。上述のように、オーミックコンタクトの実現のためにSiC基板にニッケルシリサイド電極を形成する際の問題の1つに、炭素Cのニッケルシリサイド表面析出に伴う、金属電極との密着性劣化がある。ニッケルシリサイドが形成される際に炭素はその結晶粒の外に吐き出されてしまい、ニッケルシリサイド表面に炭素析出層が形成される。この炭素析出層は、半導体素子の製造工程において一般的に用いられる酸薬液での除去が困難である。炭素析出層は上部に形成される金属電極配線材料である、チタンTiやアルミニウムAlとの密着性が十分でなく、十分なコンタクト特性が得られないとともに、そのデバイス製造工程中、もしくはデバイス使用中において膜剥がれやコンタクト特性劣化を引き起こすおそれがある。この問題の解決策としては、炭素析出層をスパッタエッチングなどの方法を用いて、物理的に除去する方法や、チタンTiなどの炭素吸着層となる層を用いる構造Ti-cap構造を適用する方法がある。しかしながら、これらの方法は厚いニッケルシリサイド膜には適用可能であるが、例えば、100nm以下の薄いニッケルシリサイド膜に対しては、素子の性能劣化を及ぼしてしまうおそれがある。具体的には、炭素析出層をスパッタエッチングする場合には、同時にニッケルシリサイド膜の表面の凹凸が粗くなり、薄いニッケルシリサイド膜に適用した場合には、部分的にニッケルシリサイドがない領域ができてしまいコンタクト抵抗の増大及び耐圧不良などの特性劣化を引き起こしてしまう。また、Ti-cap構造は、薄膜ニッケルシリサイドの場合にその効果が減少し、ニッケルシリサイド表面の炭素濃度を十分に低く保つことが困難である。また、例えば、整流素子であるショットキーバリアダイオードSchottkybarrierdiodeでも、良好なオーミックコンタクトを低温の熱履歴で実現することが必要とされている。具体的には、MPSMergedPiNandSchottky構造の場合、サージ電流を流すためにp型層にp型オーミック電極を形成し、接合終端領域端部のn型チャネルストップ層にn型オーミック電極を形成する。接合終端領域はSiC上に酸化膜が形成されている。電極形成のための高温熱処理によって、酸化膜とSiCの界面が荒れると空乏層の広がりに影響をあたえて、耐圧低下、リーク電流増加、信頼性低下などの問題を引き起こす。これを防止するため、酸化膜とSiC界面の荒れを生じさせない低温でのオーミック電極形成が望まれる。以下、図面を参照しつつ本発明の実施の形態を説明する。第1の実施の形態本実施の形態の半導体装置は、炭化珪素と、炭化珪素上に形成され、第1の層、第1の層よりも低い炭素比率を有する第2の層を備える金属シリサイドと、金属シリサイド上に形成される金属電極を備える。そして、第2の層が第1の層上に形成され、第2の層が金属電極に接し、第2の層中の金属シリサイドの平均粒径が、第1の層中の金属シリサイドの平均粒径よりも大きい。本実施の形態の半導体装置は、上記構成を備えることにより、金属シリサイド表面の炭素Cが低減され、上部金属電極との密着性が向上する。したがって、コンタクト特性および信頼性が向上する。コンタクト特性としては、例えば、オーミック性の向上や低抵抗化が実現される。また、金属シリサイドの膜厚が薄くなった場合であっても、金属シリサイドと表面の上部金属電極との密着性の向上を簡易な製造方法で実現することが可能となる。以下、半導体装置としてDIMOSFETを例に説明する。本実施の形態のDIMOSFETは、第1のn型炭化珪素層と、第1のn型炭化珪素層よりもn型不物濃度の低い第2のn型炭化珪素層を有する半導体基板と、第2のn型炭化珪素層に形成される第1のp型不純物領域と、第2のn型炭化珪素層に形成されるn型不純物領域と、第1のp型不純物領域に接続され第1のp型不純物領域よりも深さが浅くp型不純物濃度の高い第2のp型不純物領域と、第2のn型炭化珪素層、第1のp型不純物領域、n型不純物領域の表面にまたがるゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、n型不純物領域および第2のp型不純物領域上に形成され、第1の層、第1の層よりも低い炭素比率を有する第2の層を備える金属シリサイドと、金属シリサイド上に形成される金属電極を備える。そして、第2の層が第1の層上に形成され、第2の層が金属電極に接し、第2の層中の金属シリサイドの平均粒径が、第1の層中の金属シリサイドの平均粒径よりも大きい。図1は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、DIMOSFETである。図1に示すように、DIMOSFET100には、n型SiC層第1のn型炭化珪素層10aと、n型SiC層10aよりもn型不物濃度の低いn-型SiC層第2のn型炭化珪素層10bで構成される六方晶4H-SiCのSiC基板10が用いられる。n型SiC層10aは、例えば、不純物濃度1×1018~1×1019cm-3程度の、例えばN窒素をn型不純物として含む。n型SiC層10aはDIMOSFET100のドレイン領域として機能する。また、n-型SiC層10bは、例えば、n型SiC層10a上にエピタキシャル成長法を用いて形成される。例えば、n型不純物の不純物濃度は1×1015~1×1017cm-3程度である。n-型SiC層10bの厚さは、例えば5~10μm程度である。n-型SiC層10bには、p型SiC領域第1のp型不純物領域12が形成されている。p型SiC領域12は、DIMOSFET100のチャネル領域またはウェル領域として機能する。p型SiC領域12の不純物濃度は、例えば、5×1016~2×1018cm-3程度である。その接合深さは、0.1μm~1.5μm程度である。また、n-型炭化珪素層10bには、p型SiC領域12に囲まれるようにn型SiC領域n型不純物領域14が形成されている。n型SiC領域14は、DIMOSFET100のソース領域として機能する。その接合深さは、0.05μm~1μmの範囲であり、p型SiC領域12の接合深さよりも浅い。n型SiC領域14の不純物は、例えば、窒素NもしくはリンP、もしくはそれら両方であり、例えば、不純物濃度は5×1019~3×1021cm-3程度であることが望ましい。また、n-型SiC層10bには、p型SiC領域12に囲まれ、p型SiC領域12に接続され、n型SiC領域14に接するp型SiC領域第2のp型不純物領域16が形成されている。p型SiC領域16は、DIMOSFET100のウェル接続領域として機能する。p型SiC領域16の深さは、0.05μm~1μmの範囲であり、p型SiC領域12よりも浅い。また、p型SiC領域16の不純物は、ボロンBもしくはアルミニウムAl、もしくはその両方である。不純物濃度は1×1019~3×1021cm-3程度であることが望ましい。n型SiC領域14およびp型SiC領域16上には、第1のニッケルシリサイド領域ニッケルシリサイド膜18が形成されている。第1のニッケルシリサイド領域18はDIMOSFET100のソース電極およびウェル電極として機能する。第1のニッケルシリサイド領域18の膜厚は、例えば、10nm~200nmの範囲であり、n型SiC領域14やp型SiC領域16の深さよりも薄い。ニッケルシリサイド領域18の膜厚は、ソース電極のシート抵抗低減の観点からは、厚い方がよい。これは、ニッケルシリサイドの比抵抗は、n型SiC領域14よりも1桁以上低いからである。この点を鑑みると、n型SiC領域14の厚さ接合深さは、10nm以上は確保することが望ましく、50nm以上であることがより望ましい。また、ニッケルシリサイド膜の耐熱性を鑑みると、第1のニッケルシリサイド領域18は20nm以上であることが好ましい。これ以下の膜厚の場合には、シリサイド化の熱工程において600°C以上の熱工程が付加される場合には、ニッケルシリサイド膜の凝集が生じて、デバイス歩留りの劣化およびシート抵抗値上昇に伴うデバイス性能の劣化が生じるおそれがある。一方で、第1のニッケルシリサイド領域18の膜厚を厚くし、n型SiC領域14が薄くなると、接合リーク電流が増大し、デバイス特性を劣化させてしまうおそれがある。したがって、第1のニッケルシリサイド領域18の膜厚は100nm以下であることがより望ましい。また、DIMOSFET100を微細化する際、ショートチャネル効果を抑制するためには、n型SiC領域14を薄くすることが要求される。この観点からも第1のニッケルシリサイド領域18の膜厚は100nm以下であることがより望ましい。第1のニッケルシリサイド領域18は、第1の層炭素高濃度層18aと、第1の層18aよりも低い炭素比率炭素濃度を備える第2の層炭素低濃度層18bを含んでいる。第2の層18bは第1の層18a上、すなわち、第1の層18aに対しn型SiC領域14やp型SiC領域16から離れる側に形成される。そして、第2の層18b中のニッケルシリサイドの平均粒径が、第1の層18a中のニッケルシリサイドの平均粒径よりも大きい。第2の層18b中の炭素比率が20原子未満であることが望ましい。ニッケルシリサイド表面の炭素濃度は低くなることにより、第1のニッケルシリサイド領域18と後述する第1の金属電極28との密着性が向上する。このため、第1の金属電極28の膜剥がれが抑制され、高性能で信頼性の高いDIMOSFET100が実現される。第1の層18a中の炭素比率が20原子以上であることが望ましい。30原子以上であることがより望ましい。第1の層18aが炭素の吸着層として機能し、SiC基板10方向から炭素Cが第1のニッケルシリサイド領域18の表面方向に拡散することを防止するからである。また、第1の層18a中の炭素比率が80原子以下であることが望ましく、60原子以下であることがより望ましい。炭素比率が高くなりすぎると、第1の層18aのシート抵抗が増大して寄生抵抗が増大する。このため、DIMOSFET100のオン抵抗が増大し、高速動作を阻害する要因となるおそれがある。なお、第1の層18aと第2の層18bの炭素比率を議論する場合は、それぞれの層の膜厚方向の中心近傍の値を代表値として採用する。炭素比率の評価方法は、オージェ電子分光法を用いればよい。その他、局所領域の炭素比率の評価方法としては、透過型電子顕微鏡を用いたEELSElectron.Energy-LossSpectroscopy分析を用いればよい。第2のn型SiC層10b、p型SiC層12、n型SiC領域14の表面にまたがって、連続的にゲート絶縁膜20が形成されている。ゲート絶縁膜20は、必ずしもn型SiC領域14表面の全面を覆う必要はない。ゲート絶縁膜20には、例えば、シリコン酸化膜が適用可能である。シリコン酸化膜の膜厚は、10nm以上160nm以下であることが望ましい。そして、ゲート絶縁膜20上には、ゲート電極22が形成されている。ゲート電極22には、例えば、多結晶シリコン等が適用可能である。多結晶シリコンの不純物濃度は、1×1019cm-3程度であることが望ましい。不純物は、デバイスに要求される閾値電圧に併せて、n型もしくはp型の不純物元素を選択すればよい。ゲート電極22上には、例えば、シリコン酸化膜で形成される層間絶縁膜24が形成されている。層間絶縁膜24上には、第1の金属電極28が形成される。層間絶縁膜24に設けられたコンタクトホール部で、第1のニッケルシリサイド領域18上に第1の金属電極28が形成され、第1のニッケルシリサイド領域18と第1の金属電極28が接続されている。第1の金属電極は、例えば、アルミニウムAlである。ニッケルシリサイドである第2の層18bと、アルミニウムAl膜である第1の金属電極28との界面に、チタンTi層やチタンナイトライドTiN層を介在させてもよい。そのような構造をとった場合、界面で密着性がより良好なものとなる。また、アルミニウムAlである第1の金属電極28と、層間絶縁膜24との界面にはチタンナイトライドTiN層やタンタルカーバイトTaC層、タンタルナイトライドTaN層などの熱的に安定な性質を備える薄膜を介在させてもよい。そのような構造をとることで、Al原子の層間絶縁膜24への拡散現象が抑制され、デバイスの高温動作中の信頼性を改善できるかである。なお、第2の層18bと第1の金属電極28との界面、または、第1の金属電極28と、層間絶縁膜24との界面に介在させる金属材料は、一般的にAlやCuの拡散バリアになる性質を備える金属もしくは金属間化合物であればよい。その膜厚は、デバイス作製時の熱工程やデバイスの実動作中のデバイス温度を鑑みて、十分にAl原子の拡散を抑制することができる膜厚を確保すればよい。また、層間絶縁膜24を覆うようにシリコン窒化膜以下、SiNとも称するを形成してもよい。SiNはSiO2と比較して弗化水素に対する耐性を備えている。このため、製造工程中でニッケルスパッタ工程の前処理として行なわれる希フッ酸処理時に、コンタクトホールサイズが設計値からずれてしまうことを抑制できる。また、第1の金属電極28のアルミニウム成膜時にもニッケルシリサイド表面に形成した酸化膜を除去するために希フッ酸処理が必要である。その場合に、コンタクトホールがシリサイド未形成領域に広がってしまう。この問題を解決する手段としても、層間絶縁膜24を覆うようにシリコン窒化膜以下、SiNを形成する構造は有効である。上記効果を実現するにはSiN膜厚は、5nm以上であることが好ましい。その最大膜厚はコンタクトホールの面積に対して十分に小さい範囲であればデバイスの特性に問題はない。また、製造方法上の容易性の観点からは、50nm以下であることが好まれる。n型SiC層10a上、すなわちSiC基板10の裏面側には、例えば、第2のニッケルシリサイド領域30が形成されている。そして、第2のニッケルシリサイド領域30上には、第2の金属電極32が形成されている。第2の金属電極32はドレイン電極として機能する。第2の金属電極は、例えば、アルミニウムAl膜である。以上、ゲート絶縁膜20としてシリコン酸化膜を例に説明したが、シリコン酸化膜以外のゲート絶縁膜材料としては、例えば、Si3N4、Al2O3、Ta2O5、TiO2、La2O5、CeO2、ZrO2、HfO2、SrTiO3、Pr2O3等の高誘電体がある。また、LaAl酸化物のような高誘電体を組み合わせた材料であってもかまわない。その他、シリコン酸化物に金属イオンを混ぜた材料であるシリケートであってもかまわない。また、シリコン酸化膜と高誘電体膜を積層させて、その膜中及び界面に形成した固定電荷及び界面双極子で閾値調整を行ってもよい。また、ゲート絶縁膜中やその界面に窒素や水素等を導入することは、デバイス特性を劣化させる原因となるゲート絶縁膜中およびその界面の固定電荷及び界面トラップ密度の低減に有効である。例えば、窒素の導入は、NH3やNO2ガス、プラズマ化された窒素による方法など、デバイスに要求されるゲート絶縁膜の性能や膜厚に応じて、必要な位置に適切な濃度を導入すればよい。ゲート絶縁膜には、各世代のトランジスタ及びその製造工程で必要な耐熱性を有する材料を適宜選択して用いればよい。以上、ソース電極、ウェル電極の金属シリサイドを形成する金属として、ニッケルNiを例に説明したが、金属シリサイドを形成する金属はニッケルに限定されるものではない。熱処理に伴いSiCとの固相反応によりシリサイドを形成する金属をデバイスの形態により適宜もちいればよい。例えば、Ni/TiやNi-Ti合金等、SiCとの反応との際に炭素Cと優先的に反応する金属との積層構造若しくは合金を用いてもよい。また、SiCと金属との反応は、Siと金属との反応温度よりも高く、この熱処理により製造されたデバイス特性が劣化する場合がある。この場合、SiやGeなどを、シリサイドを形成する金属に含有させて反応温度を低温化させてもよい。また、シリサイドを形成する金属とSiやGeとの組成比は、デバイスに必要とされる電極の仕事関数にあわせて熱処理の温度や時間等を制御することで調整すればよい。金属シリサイドを形成する金属としては、Niの他に、Pd、Pt、Co、Ta、Hf、Zr等が挙げられる。次に、図1に示す本実施の形態のDIMOSFET100の製造方法について説明する。また、図2~図7は、本実施の形態の半導体装置の製造方法を示す模式工程断面図である。本実施の形態の半導体装置のDIMOSFET100の製造方法は、第1のn型炭化珪素層と、第1のn型炭化珪素層よりもn型不物濃度の低い第2のn型炭化珪素層を有する半導体基板を準備する工程と、第2のn型炭化珪素層に第1のp型不純物領域を形成する工程と、第2のn型炭化珪素層にn型不純物領域を形成する工程と、第1のp型不純物領域に接続され第1のp型不純物領域よりも深さが浅くp型不純物濃度の高い第2のp型不純物領域を形成する工程と、第2のn型炭化珪素層、第1のp型不純物領域、n型不純物領域の表面にまたがるゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、n型不純物領域および第2のp型不純物領域の表面のシリコンSi-炭素C結合の少なくとも一部を破壊する工程と、n型不純物領域および第2のp型不純物領域上に金属膜を形成する工程と、熱処理により、金属膜とn型不純物領域および第2のp型不純物領域の炭化珪素を反応させ金属シリサイドを形成する工程と、n型不純物領域上および第2のp型不純物領域上の金属シリサイド上に金属電極を形成する工程と、を備える。まず、4H-SiCのn型SiC層第1のn型炭化珪素層10aと、n型SiC領域10aよりもn型不物濃度の低い4H-SiCのn-型SiC層第2のn型炭化珪素層10bで構成されるSiC基板半導体基板を準備する。n-型SiC層第2のn型炭化珪素層10bの厚さは、例えば、10μmで、n型SiC層第1のn型炭化珪素層10a上にエピタキシャル成長によって形成する。次に、n-型SiC層10bに、例えば、Alのイオン注入と活性化の熱処理アニールにより、p型不純物領域第1のp型不純物領域12を形成する。また、n-型SiC層10bに、例えば、Pのイオン注入と活性化の熱処理アニールにより、n型SiC領域n型不純物領域14を形成する。次に、n-型SiC層10bに、p型SiC領域12に接続され、p型SiC領域12よりも深さが浅く、p型SiC領域12よりもp型不純物濃度の高いp型SiC領域第2のp型不純物領域16を形成する。p型SiC領域16は、例えば、Alのイオン注入と活性化の熱処理アニールにより形成する図2。p型不純物領域第1のp型不純物領域12、n型SiC領域n型不純物領域14、および、p型SiC領域第2のp型不純物領域16を形成するイオン注入は、イオン注入時の物理的なダメージによるSiC結晶性劣化を抑制するために、イオン注入時に基板温度を高温にすることが有効であり、その場合の基板温度範囲は400~650°Cが望ましい。次に、公知の方法により、n-型SiC層10b、p型SiC領域12、n型SiC領域14の表面にまたがる、例えば、シリコン酸化膜のゲート絶縁膜20を形成する。そして、ゲート絶縁膜20上に、例えば、多結晶n型シリコンのゲート電極22を、フォトリソグラフィーと異方性エッチングもしくは等方性エッチングにより形成する。そして、ゲート電極22上に、層間絶縁膜24を形成する。層間絶縁膜24は、例えば、シリコン酸化膜であり、例えば、CVDChemicalVaporDeposition法により形成される。層間絶縁膜24には、フォトリソグラフィーと異方性エッチングにより、n型SiC領域14およびp型SiC領域16が露出するように、コンタクトホールが形成される図3。次に、例えば、ゲルマニウムGeのイオン注入を行う。このイオン注入により、コンタクトホール底部に露出したn型SiC領域14およびp型SiC領域16の表面近傍のSiCに物理的ダメージを与え、表面近傍のSiCのシリコンSi-炭素C結合の少なくとも一部を破壊する。このイオン注入により、シリコンSi-炭素C結合の少なくとも一部が破壊され、結晶欠陥が導入されたダメージ層40が形成される図4。イオン種はSiCに効率よく物理的なダメージを与えられる元素がよく、デバイス特性に影響が少ない元素を選べばよい。ゲルマニウムGeのほかには、シリコンSiや、化学的に安定なアルゴンArやキセノンXe等の希ガス元素等を用いればよい。また、イオン注入中に基板を液体窒素などで基板を冷却することで、イオン注入時の基板温度上昇に伴う結晶回復効果を抑制して、効率よく物理的ダメージを生じさせることができる。この場合には、炭素C等の軽元素イオンを用いても結晶欠陥を容易に導入することができる。イオン注入のエネルギーは、後に形成する金属シリサイドの膜厚を鑑みて、ダメージ層40が所望の厚さになるように決めればよい。イオン注入によるダメージにより結晶欠陥が導入されたダメージ層40は、後の金属シリサイドを形成する工程で、すべて金属シリサイド中に取り込まれることが望ましい。結晶欠陥が導入されたダメージ層40が金属シリサイド形成後に残存する場合、結晶欠陥を介した接合リーク電流がデバイス特性を劣化させてしまうおそれがある。したがって、ダメージ層40の厚さは、後に金属シリサイド膜形成のために堆積される金属膜の2倍の深さよりも小さいことが望ましく、1.5倍よりも小さいことがより望ましい。結晶欠陥が導入されたダメージ層40の欠陥密度は、1e17cm-3以上であることが望ましく、1e18cm-3以上であることがより望ましい。一方で、ダメージ層40は、部分的にその結晶構造を保持していることが望ましく、完全なアモルファス層とならないことが望ましい。すなわち、シリコンSi-炭素C結合の少なくとも一部を破壊する工程は、炭化珪素を非晶質化しない限度で行うことが望ましい。ダメージ層40が完全なアモルファス層となった場合には、金属シリサイド形成時に炭素濃度の異なる層の形成が十分に行われない恐れがある。したがって、イオン注入工程におけるドーズ及びエネルギーはシリサイドが形成するダメージ層40が非晶質化しない範囲で制御することが望ましい。その条件範囲は注入イオン種の質量を鑑みて決定する必要がある。Geをイオン注入種として用いる場合には、そのドーズ量は1e13cm-2以上2e14cm-2以下であることが望ましい。イオン注入工程の最に、注入領域に酸化膜等をイオン注入スルー膜として用いてもよい。その場合、スルー膜の膜厚に併せて、イオン注入のエネルギー及びドーズ量を調整する必要があり、かならずしも、上記のドーズ量の範囲に留まらない。なお、ダメージ層40を形成する方法は、SiCのシリコンSi-炭素C結合の少なくとも一部を物理的に破壊することが可能であれば、必ずしもイオン注入に限られるものではない。次に、n型SiC領域n型不純物領域14およびp型SiC領域第2のp型不純物領域上に金属シリサイドを形成する。以下、金属シリサイドがニッケルシリサイドである場合を例に説明する。ニッケルシリサイドの形成は、例えば、以下の方法により行う。まず、希フッ酸により前処理を行う。その後、n型SiC領域n型不純物領域14およびp型SiC領域第2のp型不純物領域16上、すなわち、ダメージ層40上に、スパッタ法により金属膜としてニッケル膜36を堆積する図5。そして、例えば、600°Cのアニールを行い、n型SiC領域14およびp型SiC領域16の炭化珪素とニッケル膜36を反応させ、ニッケルシリサイド膜第1のニッケルシリサイド領域18を形成する。先にイオン注入により結晶欠陥が導入されたダメージ層40の炭化珪素とニッケルとの相互拡散による固相反応が生じ、ニッケルシリサイド膜18には、その下部の第1の層炭素高濃度層18aと、第1の層18aよりも低い炭素比率を有する第2の層炭素低濃度層18bが形成される。この際、上述のように、ダメージ層40がすべてニッケルシリサイド膜18に取り込まれることが望ましい。その後、未反応のニッケル膜を、例えば、硫酸と過酸化水素水の混合溶液により除去する図6。なお、ニッケルシリサイド膜18形成の際、ニッケル膜36上にチタンTi膜をキャップ層として堆積してもかまわない。この場合、チタンTi膜は炭素Cの吸収層となるのに加えて、ニッケルNi膜の耐熱性も改善し、最終的に形成するニッケルシリサイド膜18のモフォロジーを平坦にする。次に、n型SiC層10a上、すなわちSiC基板10の裏面側にも、ニッケルシリサイド膜第2のニッケルシリサイド領域30を形成する図7。この際、表面に析出する炭素濃度を低減する観点から、裏面に堆積するニッケル膜の膜厚は50nm以上とすることが望ましい。裏面の金属シリサイドの形成方法としては、その界面特性がオーミック抵抗となるような条件で行なうことが必要とされる。典型的には800°C以上の熱処理が好ましい。しかし、その他低温でオーミック特性を実現できる金属種を用いた場合や、不純物偏析技術等の低温オーミック電極技術を用いた場合には、上記温度範囲に限定されるものではない。それぞれの電極材料の特性に併せて、最適な熱処理条件を用いればよい。また、プロセス温度等を鑑みて、基板表面の金属シリサイドよりも先に裏面側の金属シリサイドを形成した方がよい場合は、プロセス順序を入れ替えてもよい。その後、第1のニッケルシリサイド領域18上に、例えば、アルミニウムをスパッタすることで第1の金属電極28を形成する。また、第2のニッケルシリサイド領域30上に、例えば、アルミニウムをスパッタすることで第2の金属電極32を形成する。以上の製造方法により、図1に示すDIMOSFET100が形成される。図8は、本実施の形態のニッケルシリサイド膜中の元素比率を示す図である。ニッケルシリサイド膜中のニッケルNi、シリコンSiおよび炭素Cのオージェ電子分光法AESによる深さ方向分析の結果である。スパッタ時間ゼロがニッケルシリサイド膜表面、すなわち深さゼロに相当する。図8aがGeイオン注入を行わずダメージ層を形成しない場合、図8bが本実施の形態に相当するGeのイオン注入を行い、ダメージ層を形成した場合である。Geイオン注入を行わない場合、ニッケルシリサイド膜中の炭素の組成比率は20~30原子程度であり、ニッケルシリサイド表面も同程度の炭素比率になっていることが確認される。一方、本実施の形態のGeイオン注入を行った場合、ニッケルシリサイド膜表面での炭素比率は10原子程度と低濃度になっている。また、炭素比率が40原子以上の炭素が高濃度の領域が、ニッケルシリサイド膜の下層部分、すなわちSiC基板側に形成されている。このように、ニッケルシリサイド膜表面に近い炭素低濃度層と、SiC基板の炭素高濃度層が形成されている。このように、本実施の形態ではニッケルシリサイド膜表面での炭素比率が低いため、ニッケルシリサイド膜に形成される金属電極との密着性が向上する。図9は、本実施の形態のニッケルシリサイド膜の断面写真である。透過電子顕微鏡により観察結果である。この場合、チタンTi膜をキャップ層としてニッケル膜の表面に形成した状況でニッケルシリサイド膜を形成している。チタンカーバイドTiC層が最上部に形成されていることが確認される。この層は、硫酸-過酸化水素水混合溶液等による未反応ニッケル除去の工程で剥離することが可能である。ニッケルシリサイド膜は平均粒径の異なる2層に分離されていることが確認される。先のAES分析による炭素比率炭素濃度の異なる2層がそれぞれに対応する。図9から、ニッケルサイド膜の上層にある炭素低濃度層第2の層18bは膜厚方向には、1つの結晶粒となっていることがわかる。いわゆるバンブー構造をなっている。このようなバンブー構造をとることで、結晶粒界面に起因する電気抵抗成分が小さくでき、比抵抗が小さい膜となる。一方で、下層にある炭素高濃度層第1の層18aは膜厚方向に対して多数の結晶粒となっている。この結晶粒は、ニッケルシリサイドおよび炭素の結晶粒が混合されたものである。このような構造をとることによって、炭素が炭素高濃度層第1の層18a中で安定化し、ニッケルシリサイド表面方向への拡散を抑制することが実現されている。このように、炭素低濃度層第2の層18b中のニッケルシリサイドの平均粒径が、炭素高濃度層第1の層18a中のニッケルシリサイドの平均粒径よりも大きい。なお、本明細書中、粒径とは、1つの粒子について透過電子顕微鏡等で最大径と最小径とを測定し、それらを平均した値と定義する。また、平均粒径とは、多数の粒子について測定される粒径の平均値とする。本実施の形態では、平均粒径および炭素比率の異なる2つの層をニッケルシリサイド膜中に備えることにより、ニッケルシリサイド層の比抵抗の低減と、炭素の拡散抑制を実現している。よって、本実施の形態によれば、コンタクト特性および信頼性に優れるDIMOSFET100の実現が可能である。図10は、本実施の形態のニッケルシリサイド形成時の熱処理アニール温度とシート抵抗の関係を示す図である。本実施の形態に相当するGeイオン中注入を行った場合と、行わなかった場合とで、ニッケルシリサイド膜のシート抵抗のニッケルシリサイド形成熱処理アニール時の温度依存性を示したものである。いずれの場合も高温熱処理に伴い、シート抵抗が減少する。これはNiリッチ相からNi2Si相への相変化に伴う比抵抗変化によるものである。このNi2Siは酸溶液に対する耐性が強く、絶縁膜上の未反応Niとの選択エッチングが容易である。Geイオン注入を行なった場合には、行わない場合にくらべ、低抵抗なNi2Si相への変化がより低温の熱処理で生じ、シート抵抗Rs値が飽和している。このことから550°Cの熱処理において完全にNi2Si相に変化していることが確認される。つまり、本実施の形態のSiC中への欠陥導入工程は、シリサイドの形成温度を低温化する効果も備える。このことから、後に詳述するように、その耐熱性の観点から困難であった、ゲート多結晶シリコン上の金属シリサイド膜の同時形成も簡便に行なうことが可能となる。DIMOSFETの更なる高速動作が実現されるようになる。以上、本実施の形態のDIMOSFET100では、第1のニッケルシリサイド領域18と第1の金属電極28の界面の、第1のニッケルシリサイド領域18側が、炭素低濃度層となっている。したがって、金属電極28の密着性が向上し、優れたコンタクト特性と高い信頼性が実現される。また、第1のニッケルシリサイド領域18の炭素高濃度層の粒径が小さいことでニッケルシリサイド表面への炭素の拡散を抑制する。したがって、この観点からも、金属電極28の密着性が向上し、優れたコンタクト特性と高い信頼性が実現される。さらに、第1のニッケルシリサイド領域18の炭素低濃度層の粒径が大きいことで、第1のニッケルシリサイド領域18のシート抵抗を低減することが可能となる。この場合、炭素高濃度層の抵抗は微粒子化により高抵抗となるため、炭素高濃度層と炭素低濃度層の膜厚の最適化を行うことで、第1のニッケルシリサイド領域18のトータルのシート抵抗を低減すれば良い。したがって、DIMOSFETの寄生抵抗が低減され、オン電流の増大した高性能なDIMOSFETが実現される。よって、高い性能と、高い信頼性を備えたDIMOSFETが実現される。また、本実施の形態の製造方法によれば、ニッケルシリサイド膜が薄い場合であっても、ニッケルシリサイド表面に炭素析出が生じにくく炭素濃度の低いニッケルシリサイド膜の形成が可能である。したがって、DIMOSFETが微細化した場合であっても、高い性能と、高い信頼性を備えたDIMOSFETが実現される。第2の実施の形態本実施の形態の半導体装置は、SiC基板表面に形成される第1のニッケルシリサイド領域ではなく、SiC基板裏面に形成される第2のニッケルシリサイド領域が、炭素高濃度層と炭素低濃度層を備えること以外は第1の実施の形態と同様である。したがって、第1の実施の形態と重複する内容については記載を省略する。図11は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、DIMOSFETである。図11に示すように、本実施の形態のDIMOSFET200では、第2のニッケルシリサイド領域30は、第1の層30aと、第1の層30aよりも低い炭素比率炭素濃度を備える第2の層30bを含んでいる。第2の層30bは第1の層30a上、すなわち、第1の層30aに対しn型SiC層10aから離れる側に形成される。そして、第2の層30b中の金属シリサイドの平均粒径が、第1の層30a中のニッケルシリサイドの平均粒径よりも大きい。本実施の形態によれば、第2のニッケルシリサイド領域30と第2の金属電極32との密着性が向上する。また、ドレイン電極第2の金属電極32のコンタクト抵抗も低減される。また、一般にn型SiC層10aのn型不純物濃度は、n型SiC領域14のn型不純物濃度よりも低濃度に設定され、コンタクト抵抗を低減することが困難である。本実施の形態によれば、金属シリサイド形成の反応促進が生じることから、比較的低温でオーミック特性が実現することが可能となる。また、本実施の形態のDIMOSFET200は、SiC基板10の裏面側に、ニッケルシリサイド膜第2のニッケルシリサイド領域30を形成する際、ニッケル膜の堆積前にGeのイオン注入を行い、ダメージ層を形成することで製造することが可能である。以上、本実施の形態によれば、SiC基板裏面側の金属シリサイド膜と金属電極との密着性が向上することで、高い性能と、高い信頼性を備えたDIMOSFETおよびその製造方法が実現される。第3の実施の形態本実施の形態の半導体装置は、第1のニッケルシリサイド領域に加えて、SiC基板裏面に形成される第2のニッケルシリサイド領域が、炭素高濃度層と炭素低濃度層を備えること以外は第1の実施の形態と同様である。したがって、第1の実施の形態と重複する内容については記載を省略する。図12は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、DIMOSFETである。図12に示すように、本実施の形態のDIMOSFET300では、第2のニッケルシリサイド領域30も、第1の層30aと、第1の層30aよりも低い炭素比率炭素濃度を備える第2の層30bを含んでいる。第2の層30bは第1の層30a上、すなわち、第1の層30aに対しn型SiC層10aから離れる側に形成される。そして、第2の層30b中の金属シリサイドの平均粒径が、第1の層30a中のニッケルシリサイドの平均粒径よりも大きい。本実施の形態によれば、第1のニッケルシリサイド領域18と第1の金属電極28、第2のニッケルシリサイド領域30と第2の金属電極32、両方の密着性が向上する。また、第1の電極18、第2の金属電極32、両方のコンタクト抵抗が低減される。また、本実施の形態のDIMOSFET300は、第1の実施の形態の製造方法に加えい、SiC基板10の裏面側に、ニッケルシリサイド膜第2のニッケルシリサイド領域30を形成する際、ニッケル膜の堆積前にGeのイオン注入を行い、ダメージ層を形成することで製造することが可能である。第1のニッケルシリサイド領域18と第2のニッケルシリサイド領域30のニッケルシリサイド膜厚は、所望の特性が得られるようニッケル膜のスパッタ膜厚を調整すればよい。第1のニッケルシリサイド領域18と第2のニッケルシリサイド領域30のニッケルシリサイド膜厚を同程度、例えば、±100の範囲で設定すれば、比較的容易に同一の熱処理で、第1のニッケルシリサイド領域18と第2のニッケルシリサイド領域30のニッケルシリサイド膜の同時形成が可能となる。以上、本実施の形態によれば、SiC基板表面および裏面双方の金属シリサイド膜と金属電極との密着性が向上する。また、双方の金属シリサイド膜が低抵抗化する。したがって、高い性能と、高い信頼性を備えたDIMOSFETおよびその製造方法が実現される。第4の実施の形態本実施の形態の半導体装置は、ゲート電極が、多結晶シリコンとニッケルシリサイドの積層構造であること以外は、第1の実施の形態と同様である。したがって、第1の実施の形態と重複する内容については記載を省略する。図13は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、DIMOSFETである。図13に示すように、本実施の形態のDIMOSFET400では、ゲート電極22が、多結晶シリコン層22aと、ニッケルシリサイド層22bの2層構造となっている。この構造は、いわゆるサリサイドSelfAlignedSilicide構造である。ニッケルシリサイド層22bはNi:Siが1:1の比率であるNiSi相である。ゲート電極をこの構造にすることにより、ゲート電極22のシート抵抗が多結晶シリコン一層の場合に比較して1/10以下になる。このため、DIMOSFET400の高周波数動作が実現される。これは、ニッケルシリサイド層22bの比抵抗が多結晶シリコン層22aのそれより1桁以上小さいためである。本実施の形態のDIMOSFET400は、第1の実施の形態の製造方法において、n型SiC領域n型不純物領域14およびp型SiC領域第2のp型不純物領域16上にニッケル膜を形成する工程の際に、ゲート電極22の多結晶シリコン22aを露出させ、多結晶シリコン22a上にも同時にニッケル膜36を形成することで製造される。この製造方法は、図10を用いて説明したニッケルシリサイド膜形成温度の低温化により実現されるものである。一般に、SiC上のサリサイド工程に適した耐酸性の強いNi2Siの形成温度は600度以上であり、その温度領域では、多結晶シリコン上に形成したNiSi層が安定せず凝集してしまう。このため、ソース電極のn型SiC領域と同時に同じ金属材料を用いてゲート電極上にシリサイドを形成することが困難であった。一方で、SiCへのダメージ層形成によれば、SiC上でのNi2Si形成温度が550°Cまで低温化される図10。この温度領域では、多結晶シリコン上でも安定的にNiSi層が形成できるようになり、図13に示すサリサイド構造が容易に実現される。多結晶シリコン上に形成するNiSi相の膜厚はスパッタされるニッケル膜厚によって一意的に決定されるため、ソース電極のニッケルシリサイド膜の膜厚と多結晶シリコン上に形成するニッケルシリコン膜の膜厚の両方が最適となるように、ニッケル膜のスパッタ膜厚、接合深さ、欠陥誘起領域の深さ、および多結晶シリコン層の高さを調整すればよい。以上、本実施の形態によれば、第1の実施の形態の効果に加え、さらに、ゲート電極のシート抵抗が低減することによる性能向上という新たな効果が実現される。第5の実施の形態本実施の形態の半導体装置は、ゲート電極が、すべてとニッケルシリサイドで形成される以外は第4の実施の形態と同様である。したがって、第4の実施の形態と重複する内容については記載を省略する。図14は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、DIMOSFETである。図14に示すように、本実施の形態のDIMOSFET500では、ゲート電極22が、すべてニッケルシリサイド層で形成されている。ニッケルシリサイド層はNi:Siが1:1の比率であるNiSi相である。本実施の形態によれば、第4の実施の形態にくらべ、さらにゲート電極22のシート抵抗を低減することが可能となる。本実施の形態のDIMOSFET500は、第4の実施の形態の製造方法同様、n型SiC領域n型不純物領域14およびp型SiC領域第2のp型不純物領域16上にニッケル膜36を形成する工程の際に、ゲート電極22の多結晶シリコンを露出させ、多結晶シリコン上にも同時にニッケル膜を形成する。次に、熱処理により、ニッケルシリサイド膜を形成する工程において、多結晶シリコンがすべてニッケルシリサイドとなるよう反応させる。ゲート電極22部に形成されるニッケルシリサイドNiSi相膜の膜厚はスパッタされるニッケル膜厚と多結晶シリコン膜厚によって一意的に決定される。したがって、多結晶シリコンがすべてニッケルシリサイドとなるよう、それぞれの膜厚を設定すればよい。また、DIMOSFET500の閾値電圧は本構造をとることで、n型多結晶シリコン単層のゲート電極にくらべて約0.5V上昇する。これはNiSi電極の仕事関数がn多結晶シリコンのそれに対して、約0.5eV高いためである。これによって、ノーマリーオフのDIMOSFETが容易に実現される。また、ニッケル膜とn型多結晶シリコンの膜厚比をニッケル膜厚さが厚い方向に変化させることで、ゲート電極のニッケル組成が大きくなる。したがって、閾値電圧をさらに最大で約0.3eV高く設定できる。この場合、形成するシリサイド相は、Ni2SiやNi3Siである。以上、本実施の形態によれば、第4の実施の形態の効果に加え、さらに、性能の向上するDIMOSFETが実現される。また、DIMOSFETの閾値調整による特性の最適化が可能となる。第6の実施の形態本実施の形態の半導体装置は、DIMOSFETではなく、IGBTInsulatedGateBipolarTransistorである点で第1の実施の形態と異なっている。ニッケルシリサイド領域の構造および製造方法の要部については、第1の実施の形態と同様である。したがって、第1の実施の形態と重複する内容については記載を省略する。図15は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置はIGBTである。図15に示すように、IGBT600は、p型SiC層p型炭化珪素層10cと、n-型SiC層n型炭化珪素層10bで構成される4H-SiCのSiC基板10が用いられる。p型SiC層10cは、例えば、不純物濃度5×1018~1×1019cm-3程度の、例えばAlをp型不純物として含む。p型SiC層10cはIGBT600のコレクタ領域として機能する。p型SiC層10c上、すなわちSiC基板10の裏面側には、第2のニッケルシリサイド領域30と、第2の金属電極32がコレクタ電極として形成されている。また、第1のニッケルシリサイド領域18および第1の金属電極28は、IGBT600のエミッタ電極およびウェル電極として機能する。その他の構成は、第1の実施の形態と同様である。以上、本実施の形態によれば、金属シリサイド表面の炭素濃度が低減されることで金属シリサイド膜と金属電極との密着性が向上し、膜剥がれが生じにくくなる。したがって、IGBTのコンタクト特性および信頼性が向上する。また、金属シリサイド膜が低抵抗化することによって、IGBTのコンタクト特性が向上する。よって、高い性能と、高い信頼性を備えたIGBTおよびその製造方法が実現される。第7の実施の形態本実施の形態の半導体装置は、PiNp-intrinsic-nダイオードである点で第1の実施の形態と異なっている。ニッケルシリサイド領域の構造および製造方法の要部については、第1の実施の形態と同様である。したがって、第1の実施の形態と重複する内容については記載を省略する。図16は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、PiNダイオードである。図16に示すように、PiNダイオード700は、n型SiC層10aと、n型SiC層10aよりもn型不物濃度の低いn-型SiC層10bで構成される4H-SiCのSiC基板10が用いられる。また、n-型SiC層10bにはp型SiC領域16が形成されている。p型SiC領域16は、PiNダイオード700のアノード領域として機能する。p型SiC領域16上には、第1のニッケルシリサイド領域ニッケルシリサイド膜18が形成されている。第1のニッケルシリサイド領域18は、第1の層18aと、第1の層18aよりも低い炭素比率炭素濃度を備える第2の層18bを含んでいる。第2の層18bは第1の層18a上、すなわち、第1の層18aに対しp型SiC領域16から離れる側に形成される。そして、第2の層18b中のニッケルシリサイドの平均粒径が、第1の層18a中のニッケルシリサイドの平均粒径よりも大きい。第1のニッケルシリサイド領域上には、例えばアルミニウムAlの第1の金属電極28がアノード電極として形成される。n型SiC層10aはPiNダイオード700のカソード領域として機能する。n型SiC層10a上には、第2のニッケルシリサイド領域ニッケルシリサイド膜30が形成されている。第2のニッケルシリサイド領域30上には、例えばアルミニウムAlの第2の金属電極32がカソード電極として設けられる。以上、本実施の形態によれば、金属シリサイド表面の炭素濃度が低減されることで金属シリサイド膜と金属電極との密着性が向上し、膜剥がれが生じにくくなる。したがって、PiNダイオードのコンタクト特性および信頼性が向上する。また、金属シリサイド膜が低抵抗化することによって、PiNダイオードのコンタクト特性が向上する。よって、高い性能と、高い信頼性を備えたPiNダイオードおよびその製造方法が実現される。第8の実施の形態本実施の形態の半導体装置は、MPSMergedPiNandShottkyダイオードである点で第1の実施の形態と異なっている。ニッケルシリサイド領域の構造および製造方法の要部については、第1の実施の形態と同様である。したがって、第1の実施の形態と重複する内容については記載を省略する。図17は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、MPSダイオードである。図17に示すように、MPSダイオード800には、n型SiC層10aと、n型SiC層10aよりもn型不物濃度の低いn-型SiC層10bで構成される4H-SiCのSiC基板10が用いられる。n-型SiC層10bには、p型SiC領域16が形成されている。p型SiC領域16は、サージ電流を流すためのPiN領域として機能する。また、n-型SiC層10bには、p型SiC領域16が設けられるダイオード領域と絶縁膜24を挟んで、n型SiC領域14が形成されている。n型SiC領域14は、MPSダイオード800の終端構造であるチャネルストップ層として機能する。p型SiC領域16上およびn型SiC領域14上には第1のニッケルシリサイド領域18が形成されている。第1のニッケルシリサイド領域18は、第1の層18aと、第1の層18aよりも低い炭素比率炭素濃度を備える第2の層18bを含んでいる。第2の層18bは第1の層18a上、すなわち、第1の層18aに対しp型SiC領域16から離れる側に形成される。そして、第2の層18b中のニッケルシリサイドの平均粒径が、第1の層18a中のニッケルシリサイドの平均粒径よりも大きい。p型SiC領域16の第1のニッケルシリサイド領域18上には、チタンTi層28aとアルミニウムAl層28bの積層構造の第1の金属電極28がアノード電極として形成される。また、n型SiC領域14の第1のニッケルシリサイド領域上には、アルミニウムAlの第3の金属電極50が形成されている。n型SiC層10aはMPSダイオード800のカソード領域として機能する。n型SiC層10a上には、第2のニッケルシリサイド領域ニッケルシリサイド膜30が形成されている。第2のニッケルシリサイド領域30上には、例えばアルミニウムAlの第2の金属電極32がカソード電極として設けられる。なお、図17中の絶縁膜24が形成された領域に接するSiC領域素子端部のSiC表面には、リサーフ構造等の電界緩和のための終端構造を適宜、デバイスの用途に応じて適用すればよい。以上、本実施の形態によれば、金属シリサイド表面の炭素濃度が低減されることで金属シリサイド膜と金属電極との密着性が向上し、膜剥がれが生じにくくなる。したがって、MPSダイオードのコンタクト特性および信頼性が向上する。また、金属シリサイド膜が低抵抗化することによって、MPSダイオードのコンタクト特性が向上する。また、MPSダイオードでは、接合終端領域はSiC上に酸化膜等の絶縁膜24が形成されている。金属シリサイド形成のための高温アニールによって、酸化膜とSiCの界面が荒れると空乏層の広がりに影響をあたえて、耐圧低下、リーク電流増加、信頼性低下などの問題を引き起こすおそれがある。本実施の形態によれば、低温の熱工程で、特性に優れた金属シリサイド形成が可能である。よって、高い性能と、高い信頼性を備えたMPSダイオードおよびその製造方法が実現される。以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。