"画像フレームが格納されたメモリに対する1バーストアクセスで得られるbit数を1画素あたりのbit数で切り捨て除算することで1バーストアクセスあたりの画素数を求め、この画素数以下の画素数を持つ矩形領域をセルとして前記画像フレーム内に配置し、前記セルを用いて前記メモリにアクセスして、前記画像フレームの一部のブロックのデータを読み出すメモリアクセス装置であって、前記ブロックの画素アドレスの水平成分を前記セルの水平成分の画素数で除算した結果を出力する第1のルックアップテーブルと、前記ブロックの画素アドレスの垂直成分を前記セルの垂直成分の画素数で除算した結果を出力する第2のルックアップテーブルと、前記ブロックの画素アドレスの水平成分を前記セルの水平成分の画素数で除算した際の剰余を出力する第3のルックアップテーブルと、前記ブロックの画素アドレスの垂直成分を前記セルの垂直成分の画素数で除算した際の剰余を出力する第4のルックアップテーブルとを備え、前記第1のルックアップテーブルの出力値と前記第2のルックアップテーブルの出力値を、前記メモリにバーストアクセスするための前記セルのアドレスとし、前記第3のルックアップテーブルの出力値と前記第4のルックアップテーブルの出力値を、前記セル内の画素アドレスとして用いることを特徴とするメモリアクセス装置。アクセスする水平方向又は垂直方向の画素座標が非整数画素精度である場合は、前記ブロックの始点座標及び終点座標で表される矩形領域に対し、前記非整数画素精度の方向の所定画素数に見合ったアクセスと補間処理を行うことを特徴とする請求項1記載のメモリアクセス装置。画像処理された画像フレームを前記メモリにバーストアクセスで保存するWrite動作において、画像処理された前記画像フレームの整数個のセルと整数個のブロックが一致する矩形領域を定め、この矩形領域を一括して前記メモリにWriteすることを特徴とする請求項1又は2に記載のメモリアクセス装置。しかし、特許文献1のように10bit/画素のデータを8bit/画素に圧縮して画像処理を行うと、画像が劣化する。画像劣化を防ぐためには、10bit/画素のままでメモリアクセスを行う必要がある。このとき、セル内の水平画素数と垂直画素数を2のべき乗個にすることで、8bit/画素と同様に、簡単にアクセス制御を行うことができる。しかし、10bit/画素の画像処理の場合に、1セル内の水平画素数と垂直画素数を2のべき乗個にすると、SDRAMの使用効率とアクセス効率が悪くなる。以下でその理由を説明する。バーストアクセスが8word/バーストであって、16bit/wordのSDRAMを2個用いる場合、1バーストでアクセスするデータは、下記の計算により256bitである。16bit/word×8word/バースト×2個=256bit/バーストこの1回のバーストでアクセスした256bitのうち、160bitのみを使用すると、10bit/画素が16個含まれることになり、16画素のセルになる。従って、1セル内の水平画素数と垂直画素数を2のべき乗個にすることができる水平4画素×垂直4画素。一般的なHD画像の画像フレームを4×4画素のセルで構成した場合、水平に480個、垂直に270個のセルが配置される。HD画像の画素アドレスをPixx,yとした場合、xは0~1919、yは0~1079の範囲となり、それぞれ11bitで表わすことができる。また、HD画像に配置されたセルのアドレスをCellx,yとした場合、xは0~479、yは0~269の範囲となり、それぞれ9bitで表わすことができる。図26は、10bit/画素の場合の背景技術におけるにおけるHD画像内の画素アドレスとセルアドレスを示す図である。各セル内の画素のアドレスPixCx,yは、x=0~3、y=0~3となり、それぞれ2bitで表わすことができる。図27は、10bit/画素の場合の背景技術におけるにおける各セル内の画素アドレスを示す図である。Pixx,yのx,yを2進法表記し、LSBからMSBの順に表わすと以下のようになる。x=X0,X1,...,X10y=Y0,Y1,...,Y10Cellx,yのx,yを同様に表わすと以下のようになる。x=XC0,XC1,...,XC8y=YC0,YC1,...,YC8PixCx,yのx,yを同様に表わすと以下のようになる。x=XP0,XP1y=YP0,YP1Pixx,yのx,yをセルアドレスCellx,yとセル内画素アドレスPixCx,yを用いて表わすと以下のようになる。x=X0,X1,...,X10=XP0,XP1,XC0,XC1,...,XC8y=Y0,Y1,...,Y10=YP0,YP1,YC0,YC1,...,YC8例えば、Pix15,9のx,yを2進法表記し、LSBからMSBの順に表わすと以下のようになる。x=1,1,1,1,0,0,0,0,0,0,0y=1,0,0,1,0,0,0,0,0,0,0これを上記の数式に当てはめると以下のようになる。XP0,XP1=1,1XCO,XC1,...,XC8=1,1,0,0,0,0,0,0,0YP0,YP1=1,0YC0,YC1,...,YC8=0,1,0,0,0,0,0,0,0よって、Cellx,yとPixCx,yは以下のようになる。Cellx,y=Cell3,2PixCx,y=PixC3,1このように、10bit/画素の場合でも、1セル内の水平画素数と垂直画素数を2のべき乗個にすることで、画素アドレスの上位bitのみでSDRAMのセルアドレスを得ることができる。従って、SDRAMのアクセス制御を簡単に行うことができる。また、図28は、10bit/画素の場合の背景技術におけるにおけるセルアドレスに対するSDRAMのアドレスの割り当てを示す図である。セルアドレスを図28に示すようにBankアドレス、Columnアドレス、Rowアドレスに割り当てることで、連続バーストアクセスを行うことができる。即ち、Pixx,yのx,yをセル内画素アドレス、Bankアドレス、Columnアドレス、Rowアドレスを用いて表わすと、以下のようになる。x=X0,X1,...,X10=XP0,XP1,XC0,XC1,...,XC8=XP0,XP1,BA0,BA1,CA3,CA4,...,CA9y=Y0,Y1,...,Y10=YP0,YP1,YC0,YC1,...,YC8=YP0,YP1,BA2,RA0,RA1,...,RA7以上より、8bit/画素と同様に、画像フレームの一部の16×16画素又は8×8画素の矩形領域ブロックを画像処理するためにそのデータをメモリから読み出す際に、どのセルにアクセスすれば良いかを簡単に求めることができる。また、セルアドレスを用いて、Bankアドレス、Columnアドレス、Rowアドレスのアドレス割り当てを行うことで、連続バーストアクセスが可能になる。ここで、8bit/画素の場合、1回のバーストでアクセスした256bit全てを使用している。これに対し、10bit/画素の場合、1回のバーストでアクセスした256bitのうち、160bitのみを使用し、使用しない96bitについては廃棄することとなる。このときのSDRAM使用効率は、8bit/画素の場合は256/256=100であるのに対して、10bit/画素の場合は160/256=62.5となる。同様にアクセス効率も悪化する。1wordが16bitなので、8bit/画素の場合、256bitに対して256÷16=16wordとなる。通常、高速にデータをやり取りするためには8wordの倍数単位である必要があるため、8bit/画素の場合は高速アクセスを実現できる。これに対し、10bit/画素の場合、使用する160bitに必要なword数は160÷16=10wordとなる。従って、10wordのアクセスのために、8の倍数単位である16wordのアクセスが必要となる。このときのアクセス効率は、8bit/画素の場合は16word/16word=100であるのに対して、10bit/画素の場合は10word/16word=62.5となる。また、HD画像1画像フレーム分のセル個数は、8bit/画素の場合は240×270=64,800個であるのに対して、10bit/画素の場合では480×270=129,600個となる。従って、10bit/画素の場合はSDRAMへのアクセス回数が2倍に増加する。以上説明したように、10bit/画素の場合など、1画素あたりのbit数が2のべき乗でない場合に、背景技術ではメモリの使用効率とアクセス効率が低いという問題があった。本発明は、上述のような課題を解決するためになされたもので、その目的は、1画素あたりのbit数が2のべき乗でない場合でもメモリの使用効率とアクセス効率を上げることができるメモリアクセス装置を得るものである。本発明に係るメモリアクセス装置は、画像フレームが格納されたメモリに対する1バーストアクセスで得られるbit数を1画素あたりのbit数で切り捨て除算することで1バーストアクセスあたりの画素数を求め、この画素数以下の画素数を持つ矩形領域をセルとして前記画像フレーム内に配置し、前記セルを用いて前記メモリにアクセスして、前記画像フレームの一部のブロックのデータを読み出すメモリアクセス装置であって、前記ブロックの画素アドレスの水平成分を前記セルの水平成分の画素数で除算した結果を出力する第1のルックアップテーブルと、前記ブロックの画素アドレスの垂直成分を前記セルの垂直成分の画素数で除算した結果を出力する第2のルックアップテーブルと、前記ブロックの画素アドレスの水平成分を前記セルの水平成分の画素数で除算した際の剰余を出力する第3のルックアップテーブルと、前記ブロックの画素アドレスの垂直成分を前記セルの垂直成分の画素数で除算した際の剰余を出力する第4のルックアップテーブルとを備え、前記第1のルックアップテーブルの出力値と前記第2のルックアップテーブルの出力値を、前記メモリにバーストアクセスするための前記セルのアドレスとし、前記第3のルックアップテーブルの出力値と前記第4のルックアップテーブルの出力値を、前記セル内の画素アドレスとして用いることを特徴とする。本発明により、1画素あたりのbit数が2のべき乗でない場合でもメモリの使用効率とアクセス効率を上げることができる。本発明の実施例に係るメモリアクセス装置では、1回のバーストでアクセスする画像データに対し、2のべき乗個のセル内画素数にこだわらずに、最大のアクセスを行う。一例として、10bit/画素の場合、256bit/バースト÷10bit/画素=25画素/バーストである。従って、1バーストアクセスあたりの画素数は25画素である。この25画素を持つ矩形領域をセルとする。25画素のセルの一例として、5×5画素水平5画素×垂直5画素のセルがある。一般的なHD画像の画像フレーム内に、水平に384個、垂直に216個のセルが配置される。メモリアクセス装置は、このセルを用いてSDRAMにアクセスしてデータを読み出す。HD画像の画素アドレスPixx,yのx,yは、x=0~1919、y=0~1079の範囲となり、それぞれ11bitで表わすことができる。また、HD画像に配置されたセルのアドレスCellx,yのx,yは、x=0~383、y=0~215の範囲となり、xは9bit、yは8bitで表わすことができる。図1は、本発明の実施例におけるHD画像内の画素アドレスとセルアドレスを示す図である。各セル内の画素のアドレスPixCx,yのx,yは、x=0~4、y=0~4となり、それぞれ3bitで表わすことができる。図2は、本発明の実施例における各セル内の画素アドレスを示す図である。Pixx,yのx,yを2進法表記し、LSBからMSBの順に表わすと以下のようになる。x=X0,X1,...,X10y=Y0,Y1,...,Y10Cellx,yのx,yを同様に表わすと以下のようになる。x=XC0,XC1,...,XC8y=YC0,YC1,...,YC7PixCx,yのx,yを同様に表わすと以下のようになる。x=XP0,XP1,XP2y=YP0,YP1,YP2SDRAMのアクセスのためには、画素アドレスPixx,yのx,yを、2進法表記したセルアドレスとセル内画素アドレスに変換する必要がある。しかし、1セル内の水平画素数と垂直画素数が2のべき乗個ではないため、画素アドレスの上位ビットから簡単に求めることができない。そのため、Cellx,yのx,yを以下の式で算出する。x=XC0,XC1,...,XC8=X0,X1,...,X10/5y=YC0,YC1,...,YC7=Y0,Y1,...,Y10/5ここで、/は除算して端数切捨てを意味する。本実施例では5で除算した結果を端数切捨てした数値である。HD画像ではPixx,yはx=0~1919、y=0~1079なので、Cellx,yはx=0~383、y=0~215となり、xは9ビット、yは8ビットとなる。このCellx,yのx,yを以下のように2進法表記する。x=X0,X1,...,X10/5=XD0,XD1,...,XD8y=Y0,Y1,...,Y10/5=YD0,YD1,...,YD7PixCx,yのx,yを同様に表わすと以下のようになる。x=XP0,XP1,XP2=Modulo{X0,X1,...,X10,5}y=YP0,YP1,YP2=Modulo{Y0,Y1,...,Y10,5}ここで、Moduloは除算結果の剰余を意味する。本実施例では、5で除算した際の剰余である。5で除算した剰余は0~4となるため、3ビット表現となる。このPixCx,yのx,yを以下のように2進法表記する。これが画素単位アクセスに用いられる。x=Modulo{X0,X1,...,X10,5}=XM0,XM1,XM2y=Modulo{Y0,Y1,...,Y10,5}=YM0,YM1,YM2以上より、画素アドレスPixx,yのx,yをセルアドレス、セル内画素アドレスを用いて表すと以下のようになる。x=X0,X1,...,X10=[Modulo{X0,X1,...,X10,5},X0,X1,...,X10/5]=XM0,XM1,XM2XD0,XD1,...,XD8y=Y0,Y1,...,Y10=[Modulo{Y0,Y1,...,Y10,5},Y0,Y1,...,Y10/5]=YM0,YM1,YM2,YD0,YD1,...,YD7図3は、本発明の実施例におけるセルアドレスに対するSDRAMのアドレスの割り当てを示す図である。図3に示すようにXD0,XD1,...,XD8とYD0,YD1,...,YD7をBankアドレス、Columnアドレス、Rowアドレスに割り当てることで連続バーストアクセスを行うことができる。図4は、本発明の実施例に係るメモリアクセス装置を示す図である。このメモリアクセス装置は、ルックアップテーブル10,12,14,16、アドレス配置変換回路18を有する。メモリアクセス装置は、画像処理装置内に設けられている。画像処理装置が画像フレームの一部のブロックを画像処理する際に、メモリアクセス装置は上記アクセス方法を用いてブロックのデータをSDRAMから読み出す。具体的には、1バーストアクセスするセルアドレスをルックアップテーブル10,12で求め、SDRAMにバーストアクセスする。SDRAMバーストアクセスメモリはSDRAMのセル1個に対応したバーストアクセス1回分を一時保存し、隣接するセルメモリに転送する。バーストアクセスしたセル内の画素アドレスはルックアップテーブル14,16で求め、セルアドレスとセル内画素アドレスによって画像処理を行う画素アドレスを特定し、セルメモリから目的のブロック領域の画素データを画像処理装置に転送する。ルックアップテーブル10は、ブロックの画素アドレスの水平成分X0~X10をセルの水平成分の画素数5で除算した結果XD0~XD8を出力する。ルックアップテーブル12は、ブロックの画素アドレスの垂直成分Y0~Y10をセルの垂直成分の画素数5で除算した結果YD0~YD7を出力する。アドレス配置変換回路18は、ルックアップテーブル10,12の出力値をBankアドレス、Columnアドレス、Rowアドレスに割り当てる。ルックアップテーブル14は、ブロックの画素アドレスの水平成分X0~X10をセルの水平成分の画素数5で除算した際の剰余XM0~XM2を出力する。ルックアップテーブル16は、ブロックの画素アドレスの垂直成分Y0~Y10をセルの垂直成分の画素数5で除算した際の剰余YM0~YM2を出力する。ルックアップテーブル14,16の出力値をセル内の画素アドレスとする。メモリアクセス装置は、ルックアップテーブル10,12の出力値をセルのアドレスとし、このセルのアドレスをアドレス配置変換回路18によってSDRAMのバーストアクセスのアドレスに割り当てることで、SDRAMにアクセスする。さらに、ルックアップテーブル14,16の出力値をバーストアクセスしたセル内の画素アドレスとして用いることで、セル内の画素アクセスを行う。図5は、本発明の実施例に係るメモリアクセス装置によるSDRAMからのRead動作を説明するための図である。ここでは一例として8×8画素のブロックの矩形領域にアクセスする。矩形領域の左上画素座標をPixx,yとすると、右下画素座標はPixx7,y7となる。従って、Pixx,yを左上始点座標とし、Pixx7,y7を右下終点座標とする領域の画素をSDRAMからReadする。ここで始点座標Pixx,yのセルアドレスはCellx/5,y/5、セル内画素アドレスはPixCModulox,5,Moduloy,5となる。終点座標Pixx7,y7のセルアドレスはCellx7/5,y7/5、セル内画素アドレスはPixCModulox7,5,Moduloy7,5となる。従って、アクセスするブロック8×8画素矩形領域は、始点座標Pixx,yがセルアドレスCellx/5,y/5のセル内画素アドレスPixCModulox,5,Moduloy,5で、終点座標がセルアドレスCellx7/5,y7/5のセル内画素アドレスPixCModulox7,5,Moduloy7,5の領域となる。SDRAMのバーストアクセスをCellx/5,y/5からCellx7/5,y7/5の範囲で行う。そして、実際にアクセスする画素領域はCellx/5,y/5のPixCModulox,5,Moduloy,5からCellx7/5,y7/5のPixCModulox7,5,Moduloy7,5の画素領域となる。これらのアクセスにおいて、セルアドレスはルックアップテーブル10,12により得られ、セル内画素アドレスはルックアップテーブル14,16により得られる。即ち、メモリアクセス装置は、除算ルックアップテーブル10,12で始点座標に対応したセルアドレスと終点座標に対応したセルアドレスを求め、始点セルから終点セルまでの各セルを順にアクセスする。図6は、アクセスするブロックの一例を示す図である。始点座標が28,52で終点座標が35,59の場合、始点セルアドレスが、5,10で終点セルアドレスが7,11となる。そして、5,10、6,10、7,10、5,11、6,11、7,11、と順に各セルにアクセスして行く。または、5,10、5,11、6,10、6,11、7,10、7,11と順に各セルにアクセスして行く。バーストアクセスされたセルアドレスCellx,yのセル内画素データバーストアクセスされた25画素分の画素データは、バーストアクセス1回分の画像データを格納するSDRAMバーストアクセスメモリを経由してセルメモリに転送される。その後、セルメモリ内のセル内画素アドレスPixCx,yと組み合わすことで、画像処理を行う画素アドレスPixx,yの画素が特定される。この画素アドレスPixx,yの画素データがデータ処埋部のブロックメモリに転送される。図7は、SDRAMからReadアクセスした複数個のセルからなる矩形領域の一例を示す図である。ここでは矩形領域は4×3セルである。この矩形領域の画像データから、画像処理装置で処理するのに必要な領域を切り出して利用する。矩形領域の画像データは、一旦メモリアクセス装置内に備えられたセルメモリにセル単位で順次保存される。例えば、図7に示すように、アクセスしたセルの順に、始点と終点のセルアドレスの算出で判明しているx方向のセル個数とy方向のセル個数が矩形に並んで保存される。このセルメモリのアクセスには、アクセス順に並んだセル番号と、各セル内の画素アドレスを用いる。図7のセル番号0,0から2,3は、画素アドレスから算出したセルアドレスではなく、セルメモリ内で便宜的に付与されたアドレスである。このセルメモリは、始点座標から終点座標までの必要な矩形領域図7で破線で示す領域より一般的には大きい領域となっている。このセルメモリへの保存はセル単位で順次行え、読み出しは通常の2進アドレスで行える。このようなセルメモリは、セルの形状が定められていれば、保存時にカウンタや加算器でメモリアドレス発生するなどの公知技術で実現可能である。前述したModulo演算用ルックアップテーブル14,16で求めた始点アドレスセル内画素アドレスが、図7のセルメモリの画素アドレスになる。図7のセル0,0は最初にSDRAMからReadアクセスした始点座標を含む。これは、セルメモリのアドレス0,0にセル内画素アドレス0,0が保存されるからである。このようにセルメモリに保存された画像データ4×3セルから所定のサイズXS,YSの領域を読み出す。XSとYSは、画像の始点座標と終点座標から算出できる。このような所定の矩形領域の読み出しは、算出したXSとYSの値をレジスタにセットするなどの公知技術で実現可能である。画像処理装置内のブロックメモリは、メモリアクセス装置から転送されてきた所定ブロックの画素データを画像処理するためのメモリである。本実施形態では、8×8画素データを格納する。本実施例により、画素アドレスPixx,yからセルアドレスCellx,yとセル内画素アドレスPixCx,yを求めることができる。このため、ブロックのデータをメモリから読み出す際に、どのセルにアクセスすればよいかを簡単に求めることができる。なお、Write動作は異なる動作となるため、後述する。さらに、SDRAMにアクセスした256bitのうち、250bitを使用しているため、SDRAM使用効率は250/256=97.7となる。同様にアクセス効率の面でも、使用する250bitに必要なword数は15.625wordとなり、アクセス効率は15.625word/16word=97.7となる。よって、本実施例により、1画素あたりのbit数が2のべき乗でない場合でも、セル内の水平画素数と垂直画素数を2のべき乗個にする背景技術に比べて、メモリの使用効率とアクセス効率を上げることができる。なお、本実施例ではセルを5×5画素としていたため、5の除算テーブル、5のModulo演算テーブルを用いているが、メモリの規模によって数値は変化させればよい。例えばDDR3-SDRAMを1個のみ使用した場合は、1バーストでアクセスする画素が128bitとなるため、1セルは128÷10=12画素となる。この場合、12画素を3×4画素とし、3の除算テーブル、3のModulo演算テーブル、4の除算テーブル、4のModulo演算テーブルを用いればよい。このとき、垂直方向の4は2のべき乗であるため、背景技術のようにbit配置変換を行ってもよい。具体的には、y/4はyを2bitシフトして得られ、Moduloy,4はyの下位2bitを取り出せばよい。また、セル内画素数を最大限利用する必要はなく、本実施例において5×5ではなく、5×4効率は78や6×4効率は94といった領域としてもよい。即ち、セルアクセスの256ビットをどのように画素データに設定するか、画像処理装置の都合に合わせたセル形状を設定することで、応用目的の他の条件なども含めた最適な設定が可能である。本実施例により、ブロックを画像処理する際に、どの範囲のセルにアクセスすればよいかを求めることもできる。図8及び図9は、ブロックを画像処理する際のアクセス方法を説明するための図である。図中で、実線はセル、破線はブロックを表わしている。図8の方法では、ブロックの始点左上の画素アドレスPixxa,ya、終点右下の画素アドレスPixxb,yb、セルの水平画素数m、垂直画素数nを用いる。始点のセルアドレスはCellxa/m,ya/n、終点のセルアドレスはCellxb/m,yb/nとなり、この範囲に該当するセル図中の太枠で表わしたセルのSDRAMのアドレスにバーストアクセスする。図9の方法では、ブロックの始点Pixxa,ya、ブロックの水平画素数XS、垂直画素数YS、セルの水平画素数m、垂直画素数nを用いる。始点のセルアドレスはCellxa/m,ya/n、終点のセルアドレスはCellxaXS-1/m,yaYS-1/nとなり、この範囲に該当するセル図中の太枠で表示したセルのSDRAMのアドレスにバーストアクセスする。図10は、本発明の実施例に係るメモリアクセス装置の変形例を示す図である。この装置は、整数座標と非整数座標の切替制御を設けている。そして、水平方向又は垂直方向の画素が非整数画素精度である場合は、ブロックの始点座標及び終点座標で表わされる矩形領域に対し、非整数画素精度の方向の所定画素数に見合った補間処理を行う。例えばMPEG画像符号化などに用いられる1/2画素精度や1/4画素精度の場合、小数部分を含むブロックの始点座標xas,yas及び終点座標xbs,ybsの各少数部分を切り捨てたブロックの始点座標xa,ya及び終点座標xb,ybに対して、周辺各方向3画素ずつ用いた補間処理により、非整数座標の周辺を含めた領域アクセスを行う。従って、始点座標xa-2,ya-2、終点座標xb3,yb3の範囲に該当するセルのSDRAMのアドレスにバーストアクセスすればよい。図11は、整数画素精度の画像処理装置を示す図である。図12は、非整数画素精度の補間処理装置を含む画像処理装置を示す図である。整数画素精度の場合、メモリアクセス装置から画像データがそのまま画像処理装置のブロックメモリに転送される。これに対して、非整数画素精度の場合、画像データが補間処理装置で補間処理されてから画像処埋装置のブロックメモリに転送される。図13は、非整数画素精度の画像アクセスを説明するための図である。例えば8×8のブロック画像アクセスにおいて、非整数位置の周辺水平方向左右と垂直方向上下の各3画素を含めて、13×13の矩形領域にアクセスする。次に、この矩形領域を補間処理して非整数画素精度アクセスした8×8ブロック画像を生成する。次に、このブロック画像をブロック画像処理する。図14及び図15は補間処理装置を示す図である。補間処理は、一般的にはFIRFiniteImpulseResponseフィルタの原理を用いて行われる。MPEG画像符号化国際標準規格において補間処理も定められている。MPEG-2ビデオ符号化規格では、非整数画素精度は1/2画素精度で、補間処理は左右や上下の周辺1画素を用いた線形補間処理Bilinear補間と呼ばれる簡易なFIRフィルタであるが定められている。MPEG-4AVCH.264符号化規格では、輝度は左右や上下の周辺3画素を用いた6-TAPFIR処理では6次フィルタと呼ぶFIRフィルタと2-TAP線形補間処理の組合せ処理が定められている。図14の装置は、水平方向と垂直方向で共通の6-TAPFIRフィルタによる1/2画素位置の補間処理を行う。図15の装置は、2-TAP線形補間による1/4画素位置の補間処理を行う。なお、図11、図12、図14及び図15では、説明の煩雑さを避けるために、1次元の水平方向のみ又は垂直方向のみを説明している。実際には2次元の処理が必要で、水平方向と垂直方向の双方が非整数画素アドレス値の場合は水平方向と垂直方向の両方向に補間処理を行う。図14の装置では、6-TAPFIR処理で0.5画素端数位置の画素Pixn0.5を算出する。このときに必要な画素は、Pixn-2からPixn3である。図16は、図14の装置の補間処理を説明するための図である。8×8画素の左上の画素図16中の黒丸を算出する場合、13×13画素の水平方向6画素及び垂直方向6画素の計36画素図16中の黒塗りの四角を用いる。図15の装置では、0.25画素端数位置の画素Pixn0.25を算出する。このときに必要な画素は、PixnとPixn1である。2次元矩形領域の始点Pixxa,yaから終点Pixxb,ybについて6-TAPFIR補間処理に必要な画素を説明する。画素座標xa、ya、xb、ybが整数か非整数かによって周辺各方向3画素の必要性が定まり、アクセスすべき画素データの領域が定まる。例えば目的とする画素ブロックが8×8の整数画素数ブロックとすると、xaが整数ならxbも整数であり、xaが非整数ならxbもxaと同じ小数部を持つ非整数である。同様に、yaが整数ならybも整数であり、yaが非整数ならybもyaと同じ小数部を持つ非整数である。ただし、xa、xb、ya、ybは0以上の値で、負数ではない。アクセスする画像デ-タの座標が整数画素座標なら、周辺画素のアクセスは不要であり、アクセス量を少なくすることができる。必要最小限の画像データにアクセスして効率を良くするには、整数画素座標の場合は周辺3画素にアクセスしないようにする。例えば始点Pixxa,yaから終点Pixxb,ybの画像アクセスにおいて、非整数座標の画素値を6-TAPFIR補間処理で求める場合、x座標とy座標とも非整数の場合に必要な領域は、始点Pixxa-2,ya-2から終点Pixxb3,yb3となる。xaが非整数でyaが整数の場合には、xに対しては左右周辺3画素のアクセスを行ない、13画素のアクセスを行う。ただし、yに対しては上下周辺3画素のアクセスを行なわず、8画素のアクセスを行う。即ち、非整数画素がx座標だけの場合は、アクセスする領域の始点座標をxa-2,ya、終点座標をxb3,ybとすることで、アクセスするセル個数を最小限にすることができる。同様に、非整数画素がy座標だけの場合は、アクセスする領域の始点座標をxa,ya-2、終点座標をxb,yb3とすることで、アクセスするセル個数を最小限にすることができる。また、非整数画素座標の場合の始点座標と終点座標の修正とModulo演算に対して、x方向とy方向の各ルックアップテーブルにおいて、整数座標と非整数座標の切替制御を設けてもよい。図10の装置はこのような切替制御を備えている。メモリアクセス装置は、除算ルックアップテーブルで始点座標に対応したセルアドレスと終点座標に対応したセルアドレスを求め、始点セルから終点セルまでの各セルを順にアクセスする。図17は、xとyが非整数座標の例を示す図である。セルサイズが5×5画素、ブロックサイズが8×8、始点座標が27.5,52.5、終点座標が34.5,59.5である。この場合、始点のアクセスすべきセルアドレスは27.5-2/5,52.5-2/5=25.5/5,50.5/5=5,10である。終点のアクセスすべきセルアドレスは34.53/5,59.53/5=37.515,62.5/5=7,12である。即ち、始点セルアドレスが5,10、終点セルアドレスが7,12であるため、5,10、6,10、7,10、5,11、6,11、7,11、5,12、6,12、7,12の計9個のセルにアクセスする。この時のアクセスは、5,10、6,10、7,10、5,11、6,11、7,11、5,12、6,12、7,12の順でも良いし、5,10、5,11、5,12、6,10、6,11、6,12、7,10、7,11、7,12の順でも良い。また、Modulo演算のルックアップテーブル14,16は、これらの値に応じた非整数座標に対応して修正したセルアドレスに対応して、修正始点画素と修正終点画素を含むセルに対してModulo演算を行う。この例では、修正始点座標の整数部25,50に対するModulo演算の結果として0,0を出力し、修正終点座標整数部37,62に対するModulo演算の結果として2,2を出力する。そして、x座標とy座標それぞれに関して、非整数座標の小数部が0の場合は00を、0.25の場合は01を、0.5の場合は10を、0.75の場合は11を補間装置に制御信号として入力する。補正装置は、これらの値に応じたセルからの画素アクセスと補間処理を行う。図18は、xが非整数座標でyが整数座標の例を示す図である。セルサイズが5×5画素、始点座標が27.5,52、終点座標が34.5,59である。この場合、始点のアクセスすべきセルアドレスは27.5-2/5,52/5=25.5/5,52/5=5,10である。終点のアクセスすべきセルアドレスは34.53/5,59/5=37.5/5,59/5=7,11である。即ち、5,10から7,11の計6個のセルにアクセスする。この時、5の除算ルックアップテーブル10,12は、始点座標整数部27,52と終点座標整数部34,59の入力に対し、非整数制御信号により、始点は25,50に対する除算結果の5,10を出力し、終点は37,59に対する除算結果の7,11を出力する。始点セルアドレスが5,10、終点セルアドレスが7,11であるため、5,10、6,10、7,10、5,11、6,11、7、11の計6個のセルにアクセスする。xとyが非整数座標の場合に比べて、xが整数座標でyが非整数座標の場合では、9個のセルアクセスから6個のセルアクセスに減少する。xとyが整数座標の場合は更にセルアクセスが減少する。図19は、xとyが整数座標の例を示す図である。始点が27,52、終点が34,59である。この場合、始点セルアドレスは5,10、終点のセルアドレスは6,11となり、5,10、5,11、6,10、6,11の4個のセルのアクセスで済む。本実施例では、周辺3画素に対して補間処理を行なっているが、これは国際標準H.264の輝度成分が非整数画素の場合の補間処理である。始点Pixxa,yaから終点Pixxb,ybの画像アクセスにおいて、非整数座標の画素値を2-TAPFIR補間処理で求める場合、x座標とy座標とも非整数の場合に必要な領域は、始点Pixxa,yaから終点Pixxb1,yb1となる。色差成分が非整数画素である場合は、周辺1画素によって補間処理を行なえばよい。同様に、MPEG-2の場合も、周辺1画素によって補間処理を行なえばよい。この場合は、ブロックの始点座標xa,ya及び終点座標xb,ybで表わされる矩形領域に対して、周辺各方向1画素ずつ用いた補間処理により、非整数座標の周辺を含めた領域アクセスを行う。従って、始点座標xa,ya、終点座標xb1,yb1の範囲に該当するセルのSDRAMのアドレスにバーストアクセスすればよい。周辺各方向1画素を用いて補間処理を行う場合は、セルサイズが5×5画素でブロックサイズが8×8、画素始点座標が27.5,52.5、終点座標が34.5,59.5とすると、始点のアクセスすべきセルアドレスは27.5/5,52.5/5=25/5,50/5=5,10である。終点のアクセスすべきセルアドレスは34.51/5,59.51/5=35.5/5,60.5/5=7,12である。即ち、セルアドレスが5,10から7,12の計9個のセルにアクセスする。また、Modulo演算のルックアップテーブル14,16は、これらの値に応じた非整数座標に対応して修正したセルアドレスに対応して、修正始点画素と修正終点画素を含むセルに対してModulo演算を行う。この例では、修正始点座標整数部27,52に対するModulo演算の結果として2,2を出力し、修正終点座標整数部35,60に対するModulo演算の結果として0,0を出力する。なお、非整数画素がxaだけの場合は、アクセスする領域の始点座標をxa,ya、終点座標をxb1,ybとすれば、アクセスするセル個数を最小限にすることができる。また、非整数画素がyaだけの場合は、アクセスする領域の始点座標をxa,ya、終点座標をxb,yb1とすれば.アクセスするセル個数を最小限にすることができる。また.非整数画素座標の場合の始点座標と終点座標の修正とModulo演算に対して、x方向とy方向の各ルックアップテーブルに整数座標と非整数座標の切替制御を設けてもよい。このように、周辺画素への補間処理は、所定の画素に対して行なえばよい。以上、画像処理におけるSDRAMのReadSDRAMの画像データを画像処理装置へ転送動作について説明した。一方、画像処理をした後にSDRAMにWrite画像処理装置で処理した画像データをSDRAMへ転送動作する場合は、異なる動作となる。前述のMPEG画像符号化や他の一般的な画像処理において、画像メモリは左上端画素座標を0,0として、右下端画素座標が最大画素座標となる。例えばHDHighDefinition画像において、フレームは画像1枚を意味し、そのサイズは1920×1080である。図20は、HD画像を示す図である。この画像は、8×8ブロックが240×135個配置されたものとして扱う。または、サイズを便宜上1920×1088として、16×16ブロックが120×68個配置されたものとし、画像表示は1920×1080を切り出して行う。そして、当然のことであるが、画素座標は整数値で表現される。図21は、SDRAMへのWrite動作をRead動作の逆動作として行う場合を説明するための図である。一般的に、画像処理は、左上瑞ブロックから右下端ブロックに向かって行われる。従って、処理した画像ブロックをSDRAMにWriteするとき、Read動作の逆動作として行うと、図21に示すように、処理対象ブロックに属さない画素ブロックの外側画素までWrite動作してしまう。図21の5×5セル2の画素をSDRAMにWriteする際、網掛けしたセル内画素は、画像処理を行う8×8ブロックに属さないことになる。ブロックに属さない画素を書き換える動作は、既に処理された画像データなら、処理内容と異なる画像データになってしまう。また、これから処理しようとする画像データなら、意図しない画像データに書換えられてしまう。このようなWrite動作における不都合を解決する方法として次の2つがある。1SDRAMアクセスのためのブロックメモリより大きいサイズの内部メモリを設ける。そして、処理前のアクセス時に、SDRAMにReadアクセスした画像データにおいて、処理対象外の画素データをメモリに保持しておき、Write動作において、処理対象の画素データだけ書き換えて、Readアクセスとは逆動作で同じサイズのWrite動作を行う。2上記のようにブロックはSDRAMで左上瑞から整列されているので、整数個のセルと整数個のブロックが一致する矩形領域を定め、この矩形領域を一括してSDRAMにWriteする。例えば、前述の例ではセルサイズは5×5であり、ブロックサイズは8×8であるから、40×40の領域にはセルが8×8個で一致し、ブロックは5×5個で一致する。方法1はWrite動作において、ブロックサイズより多い領域のWrite動作となり、Writeアクセス効率が低下する。一方、方法2では、40×40という大きな内部メモリが必要となるが、Write動作の効率が高い。SDRAMにWriteする任意のブロックの始点座標を含むセルから終点座標を含むセルの領域にWriteすると、1つのブロックだけの場合、Writeすべきブロックは8×8の矩形領域だが、Write動作は5×5のセルの矩形領域が複数からなる矩形領域となる。このため、一般にはWriteすべき領域より大きい領域をWriteすることになり、Writeすべきでない領域まで意図しないデータをWriteしてしまうことになる。同時に、意図しない領域へのWrite動作はWrite動作の効率を低下させる。この問題を避けるため、Writeすべきブロックが整列しているとの条件を設定する。例えばWriteすべきブロックが左上瑞から順に整列していると設定する。セルサイズが5×5画素、ブロックサイズが8×8の場合、5と8の最小公倍数40を用いて、40×40画素領域を一括Writeする。これにより、5×5個のブロックが8×8個のセルと一致し、意図しない画素データのWriteを避けることができる。図22は、方法2による装置を示す図である。画像処理装置からの画素アドレスは、前述のRead動作では始点座標Pixxa,yaと終点座標Pixxb,ybであったが、この方法では始点座標は常に8の倍数の整数値であり、終点座標は常に始点座標に39を加算した値である。例えば、始点座標がPix40,80なら終点座標はPix79,119となる。図22の40×40画像メモリは、図4のセルメモリを用いることで実現できる。即ち、セルメモリのサイズを40×40画像8×8セルのメモリとし、デ-タ転送方向をRead動作から変えることで、Write動作を行うことができる。なお、本実施例では、メモリアクセス装置がバーストアクセスを行うメモリはSDRAMであるが、SDRAMに限らず他のメモリでもよい。"