入射する光を電荷に変換する光電変換素子、および、前記光電変換素子により光電変換された電荷を一時的に保持する電荷保持部が形成された半導体基板と、少なくとも前記半導体基板の前記光電変換素子および電荷保持部の間の領域に延在するように埋め込まれる埋め込み部を有する遮光部とを備える固体撮像素子。複数の配線が埋め込まれた配線層をさらに備え、前記半導体基板に対して前記配線層が設けられる前記半導体基板の表面側に対して反対側となる裏面側から、前記光電変換素子に光が入射する請求項1に記載の固体撮像素子。前記遮光部が有する埋め込み部は、前記光電変換素子および前記電荷保持部の周囲を囲うように形成される請求項1に記載の固体撮像素子。前記遮光部は、前記光電変換素子に光が入射する側である前記半導体基板の裏面側において、少なくとも前記電荷保持部を覆うように配置される蓋部をさらに有する請求項1に記載の固体撮像素子。前記遮光部の前記蓋部には、前記光電変換素子に対応する領域に開口部が形成されている請求項4に記載の固体撮像素子。前記遮光部は、前記光電変換素子に光が入射する側に対して反対側となる前記半導体基板の表面側において、少なくとも前記電荷保持部を覆うように配置される表面側蓋部をさらに有する請求項1に記載の固体撮像素子。前記遮光部の前記表面側蓋部には、前記光電変換素子に対応する領域に開口部が形成されている請求項6に記載の固体撮像素子。半導体基板に、入射する光を電荷に変換する光電変換素子、および、前記光電変換素子により光電変換された電荷を一時的に保持する電荷保持部を形成し、少なくとも前記半導体基板の前記光電変換素子および電荷保持部の間の領域に延在するように埋め込まれる埋め込み部を有する遮光部を形成するステップを含む固体撮像素子の製造方法。入射する光を電荷に変換する光電変換素子、および、前記光電変換素子により光電変換された電荷を一時的に保持する電荷保持部が形成された半導体基板と、少なくとも前記半導体基板の前記光電変換素子および電荷保持部の間の領域に延在するように埋め込まれる埋め込み部を有する遮光部とを有する固体撮像素子を備える電子機器。上述したように、画素内に電荷保持部を設けた構成においては、PDが小型化されるためにPDの感度が低下するとともに、電荷保持中の電荷保持部に光が漏れ込むことにより光学的なノイズが発生することがあり、良好な画素信号を得ることが困難であった。本開示は、このような状況に鑑みてなされたものであり、より良好な画素信号を得ることができるようにするものである。本開示の一側面の固体撮像素子は、入射する光を電荷に変換する光電変換素子、および、前記光電変換素子により光電変換された電荷を一時的に保持する電荷保持部が形成された半導体基板と、少なくとも前記半導体基板の前記光電変換素子および電荷保持部の間の領域に延在するように埋め込まれる埋め込み部を有する遮光部とを備える。本開示の一側面の製造方法は、半導体基板に、入射する光を電荷に変換する光電変換素子、および、前記光電変換素子により光電変換された電荷を一時的に保持する電荷保持部を形成し、少なくとも前記半導体基板の前記光電変換素子および電荷保持部の間の領域に延在するように埋め込まれる埋め込み部を有する遮光部を形成するステップを含む。本開示の一側面の電子機器は、入射する光を電荷に変換する光電変換素子、および、前記光電変換素子により光電変換された電荷を一時的に保持する電荷保持部が形成された半導体基板と、少なくとも前記半導体基板の前記光電変換素子および電荷保持部の間の領域に延在するように埋め込まれる埋め込み部を有する遮光部とを有する固体撮像素子を備える。本開示の一側面においては、半導体基板には、光電変換素子および電荷保持部が形成され、少なくとも光電変換素子および電荷保持部の間の領域に延在するように埋め込まれる埋め込み部を有する遮光部により光が遮光される。本開示の一側面によれば、より良好な画素信号を得ることができる。以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図3は、本技術を適用した固体撮像素子の一実施の形態の構成例を示すブロック図である。図1において、固体撮像素子31は、CMOS型固体撮像素子であり、画素アレイ部32、垂直駆動部33、カラム処理部34、水平駆動部35、出力部36、および駆動制御部37を備えて構成される。画素アレイ部32は、アレイ状に配置された複数の画素41を有しており、画素41は、画素41の行数に応じた複数の水平信号線42を介して垂直駆動部33に接続され、画素41の列数に応じた複数の垂直信号線43を介してカラム処理部34に接続されている。即ち、画素アレイ部32が有する複数の画素41は、水平信号線42および垂直信号線43が交差する点にそれぞれ配置されている。垂直駆動部33は、画素アレイ部32が有する複数の画素41の行ごとに、それぞれの画素41を駆動するための駆動信号転送信号や、選択信号、リセット信号などを、水平信号線42を介して順次供給する。カラム処理部34は、垂直信号線43を介して、それぞれの画素41から出力される画素信号に対してCDS処理を施すことで画素信号の信号レベルを抽出し、画素41の受光量に応じた画素データを取得する。水平駆動部35は、画素アレイ部32が有する複数の画素41の列ごとに、それぞれの画素41から取得された画素データをカラム処理部34から出力させるための駆動信号を、カラム処理部34に順次供給する。出力部36には、水平駆動部35の駆動信号に従ったタイミングでカラム処理部34から画素データが供給され、出力部36は、例えば、その画素データを増幅して、後段の画像処理回路に出力する。駆動制御部37は、固体撮像素子31の内部の各ブロックの駆動を制御する。例えば、駆動制御部37は、各ブロックの駆動周期に従ったクロック信号を生成して、それぞれのブロックに供給する。図4は、画素41の構成例を示す回路図である。図4に示すように、画素41は、PD51、第1の転送トランジスタ52、第2の転送トランジスタ53、電荷保持部54、FD55、増幅トランジスタ56、選択トランジスタ57、およびリセットトランジスタ58を備えて構成される。PD51は、画素41に照射される光を受光して、その光の光量に応じた電荷を発生して蓄積する。第1の転送トランジスタ52は、垂直駆動部33から供給される転送信号に従って駆動し、第1の転送トランジスタ52がオンになると、PD51に蓄積されている電荷が電荷保持部54に転送される。第2の転送トランジスタ53は、垂直駆動部33から供給される転送信号に従って駆動し、第2の転送トランジスタ53がオンになると、電荷保持部54に蓄積されている電荷がFD55に転送される。電荷保持部54は、第1の転送トランジスタ52を介してPD51から転送される電荷を蓄積する。FD55は、第2の転送トランジスタ53と増幅トランジスタ56のゲート電極との接続点に形成された所定の容量を有する浮遊拡散領域であり、第2の転送トランジスタ53を介して電荷保持部54から転送される電荷を蓄積する。増幅トランジスタ56は、図示しない電源VDDに接続されており、FD55に蓄積されている電荷に応じたレベルの画素信号を出力する。選択トランジスタ57は、垂直駆動部33から供給される選択信号に従って駆動し、選択トランジスタ57がオンになると、増幅トランジスタ56から出力される画素信号が選択トランジスタ57を介して垂直信号線43に読み出し可能な状態となる。リセットトランジスタ58は、垂直駆動部33から供給されるリセット信号に従って駆動し、リセットトランジスタ58がオンになると、FD55に蓄積されている電荷が、リセットトランジスタ58を介して電源VDDに排出され、FD55がリセットされる。このように構成された画素41を有する固体撮像素子31では、グローバルシャッタ方式が採用され、全ての画素41に対して同時に、PD51から電荷保持部54に電荷を転送することができ、全ての画素41の露光タイミングを同一にすることができる。これにより、画像に歪みが発生することを回避することができる。図5は、画素41の平面的な構成例を示す図である。図5に示すように、画素41では、PD51、電荷保持部54、およびFD55が平面的に配置されている。このように画素41内に電荷保持部54が設けられることにより、PD51が小面積となるため、PD51の感度が低下することが懸念される。そこで、PD51の感度を向上させるために、固体撮像素子31では、裏面照射型となる構造が採用される。図6は、図5の矢印A-A断面における画素41の断面的な構成例を示す図であり、図6には、画素41の第1の構成例が示されている。図6に示すように、画素41は、図6の下側から順に、配線層61、酸化膜62、半導体基板63、遮光層64、カラーフィルタ層65、およびオンチップレンズ66が積層されて構成されている。また、画素41において、半導体基板63にPD51が形成されている領域がPD領域67とされ、半導体基板63に電荷保持部54が形成されている領域が電荷保持領域68とされる。なお、固体撮像素子31は、半導体基板63に対して配線層61が設けられる半導体基板63の表面に対して反対側となる裏面図6の上側を向く面に対して入射光が照射される、いわゆる裏面照射型CMOSイメージセンサである。配線層61は、例えば、その下側に配置されている基板支持材図示せずにより支持されており、半導体基板63に形成されているPD51の電荷の読み出しなどを行う複数の配線71が層間絶縁膜72に埋め込まれて構成されている。また、配線層61には、PD51および電荷保持部54の間の領域に、半導体基板63に対して酸化膜62を介して、第1の転送トランジスタ52を構成するゲート電極73が配置されている。ゲート電極73に所定の電圧が印加されることにより、PD51に蓄積されている電荷が電荷保持部54に転送される。酸化膜62は、絶縁性を備えており、半導体基板63の表面側を絶縁する。半導体基板63には、PD51を構成するN型領域と、電荷保持部54を構成するN型領域とが形成されている。また、PD51および電荷保持部54の裏面側には表面ピニング層74-1が形成され、PD51および電荷保持部54の表面側には表面ピニング層74-2が形成されている。さらに、半導体基板63には、画素41と、隣接する他の画素41とを分離するための画素間分離領域75が、画素41の外周を囲うように形成されている。遮光層64は、遮光性を有する材料により形成される遮光部76が、高誘電率材料膜77に埋め込まれて形成されている。例えば、遮光部76は、タングステンWや、アルミAl、銅Cuなどの材料により形成され、図示しないGNDに接続されている。高誘電率材料膜77は、二酸化ケイ素SiO2や、酸化ハフニウムHfO2、五酸化タンタルTa2O5、二酸化ジルコニウムZrO2などの材料により形成される。また、遮光部76は、半導体基板63を覆うように配置される蓋部76aと、PD51および電荷保持部54の周囲を囲うように半導体基板63に形成される縦溝図12のトレンチ部84に埋め込まれるように配置される埋め込み部76bとを有して形成される。即ち、蓋部76aは、画素41を構成する各層に対して略平行に形成され、埋め込み部76bは、蓋部76aに対して略直交する方向に延在するように所定の深さまで形成されている。ここで、遮光部76の埋め込み部76bは、PD51および電荷保持部54の周囲を囲うように画素間分離領域75に形成されるような構成とする他、例えば、電荷保持部54の周囲を形成するような構成や、PD51および電荷保持部54の間に形成するような構成としてもよい。即ち、少なくともPD51および電荷保持部54の間に埋め込み部76bが形成され、PD51および電荷保持部54が埋め込み部76bにより分離されていればよい。また、遮光部76には、PD51に光を入射するための開口部76cが形成されている。即ち、図7に示されている遮光部76の平面的な構成例のように、開口部76cは、PD51に対応した領域に形成されており、それ以外の領域は、例えば、電荷保持部54やFD55などが形成されている領域は、遮光部76により遮光されている。カラーフィルタ層65では、画素41ごとに、それぞれ対応する色の光を透過するフィルタが配置されており、例えば、緑色、青色、および赤色の光を透過するフィルタが、いわゆるベイヤー配列で画素41ごと配置される。オンチップレンズ66は、画素41に入射する入射光をPD51に集光するための小型のレンズである。以上のように、画素41は、少なくともPD51および電荷保持部54の間に埋め込み部76bが形成された遮光部76を有して構成されている。これにより、図6において白抜きの矢印で示されるように、斜め方向から光が入射してPD51を通過したとしても、埋め込み部76bにより遮光することができるので、電荷保持領域68に光が漏れ込むことを防止することができる。従って、電荷保持領域68に光が漏れ込むような場合に発生することが想定される光学的なノイズの発生を防止することができる。また、電荷保持部54の周囲を囲うように埋め込み部76bを構成することで、電荷保持部54を大きく形成しても光学的なノイズの発生を抑制することができ、電荷保持部54の飽和容量を十分に確保することができる。つまり、従来の構成では、光学的なノイズの発生を抑制するためには、電荷保持部を小さく形成することが求められていたが、電荷保持部を小さく形成することにより飽和容量が低下してしまう。これに対し、画素41では、埋め込み部76bにより遮光することによって電荷保持部54の体積を大きくすることができ、例えば、半導体基板63の表面近傍から裏面近傍までの領域に形成することができ、飽和容量を十分に確保することができる。さらに、画素41においては、裏面照射型となる構造を採用することによってPD51の感度を向上させることができるので、PD51が小面積となることによる感度の低下を回避することができる。従って、画素41を有する固体撮像素子31では、PD51が必要な感度を保持しつつ、電荷保持部54における光学的なノイズの発生を抑制することができ、電荷保持部54が飽和容量を十分に確保することができる。従って、固体撮像素子31では、従来よりも、より良好な画素信号を得ることができ、例えば、低照度でもノイズが少なく、かつ、ダイナミックレンジの広い画素信号を得ることができる。次に、図8乃至図15を参照して、画素41を有する固体撮像素子31の製造方法について説明する。第1の工程において、図8に示すように、一般的な固体撮像素子の製造方法と同様に、エッチングストッパ層81を有する半導体基板63に、高濃度の不純物をイオン注入することで、表面ピニング層74-2、PD51および電荷保持部54、並びに、表面ピニング層74-1を形成する。そして、半導体基板63の表面側に酸化膜62を積層し、ゲート電極73を形成した後に、層間絶縁膜72を所定の厚みで積層するごとに配線71を形成することで配線層61が形成される。第2の工程において、配線層61の表面側に接着層82を形成して支持基板83を貼り合せた後に、図9に示すように、全体を反転し、半導体基板63の裏面側の面を、物理的研磨法により研磨する。第3の工程において、半導体基板63のエッチングストッパ層81よりも裏面側の層を、ウエットエッチングによりエッチングする。この際、高濃度のp型不純物からなるエッチングストッパ層81によりエッチングをストップさせ、図10に示すように、エッチングストッパ層81が露出する。第4の工程において、エッチングストッパ層81を除去した後、半導体基板63の裏面をCMPChemicalMechanicalPolishing法により研磨することにより、図11に示すように、半導体基板63の裏面側を薄肉化する。第5の工程において、半導体基板63の裏面にレジストを形成した後に、図6に示したような遮光部76の埋め込み部76bを形成する領域に開口部が形成されるようにレジスト層の露光および現像を行う。そして、そのレジスト層をマスクとしたドライエッチングを行うことにより、図12に示すようなトレンチ部84を形成する。第6の工程において、トレンチ部84の側面および底面と、半導体基板63の裏面とに、高誘電率材料膜77を成膜する。続いて、高誘電率材料膜77の裏面側から、その裏面側の面とトレンチ部84の内部とに遮光部76を成膜する。これにより、図13に示すように、高誘電率材料膜77の裏面側に蓋部76aが形成され、トレンチ部84の内部に埋め込み部76bが形成された遮光部76が形成される。例えば、遮光部76は、タングステンを材料としてCVDChemicalVaporDepositionを行うことにより成膜される。第7の工程において、遮光部76をドライエッチングで加工することにより、図14に示すように、開口部76cを開口する。第8の工程において、例えば、ALDAtomicLayerDeposition法を用いて、遮光部76に対して高誘電率材料膜77を積層して平坦化する。その後、図15に示すように、通常の方法を用いて、カラーフィルタ層65およびオンチップレンズ66を形成する。以上のような工程により、画素41を有する固体撮像素子31を製造することができる。次に、図16を参照して、画素の第2の実施の形態について説明する。図16に示されている画素41Aは、PD領域67および電荷保持領域68の表面側配線層61側を覆うように表面側遮光部91が形成されている点で、図6の画素41と異なる構成となっており、他の点で、画素41と共通する構成となっている。なお、以下適宜、画素41と共通する構成については、同一の符号を付し、その詳細な説明は省略する。表面側遮光部91は、遮光部76と同様に遮光性を備えており、PD51に照射された光が配線層61へ透過することを防止する。例えば、表面側遮光部91が設けられていない構成において、PD51に照射されて配線層61へ透過した光が配線層61内の配線71において反射され、電荷を保持している電荷保持部54に入射した場合には、その光により光学的なノイズが発生すると想定される。従って、表面側遮光部91を設けることにより、PD51に照射された光が配線層61へ透過することを防止することで、このような光学的なノイズの発生を防止することができ、より良好な画素信号を得ることができる。次に、図17および図18を参照して、画素の第2の実施の形態の変形例について説明する。図17に示されている画素41A’は、電荷保持領域68の表面側配線層61側を覆うように表面側遮光部91’が形成されている点で、図16の画素41Aと異なる構成となっており、他の点で、画素41Aと共通する構成となっている。なお、以下適宜、画素41Aと共通する構成については、同一の符号を付し、その詳細な説明は省略する。表面側遮光部91’は、PD51に対応する領域に開口部91aが形成される一方、図16の表面側遮光部91と同様に、電荷保持部54の表面側を遮光するように形成されている。具体的には、図18に示すように、表面側遮光部91’には、PD51に対応する領域に開口部91aが形成され、また、各種の貫通電極を通過させるための開口部が形成されているが、表面側遮光部91’は、電荷保持部54を完全に覆うように形成されている。このような表面側遮光部91’を設けることによって、PD51に照射された光が配線層61へ透過しても、配線層61内の配線71で反射した光が電荷保持部54に入射することを防止することができる。従って、光学的なノイズの発生を抑制し、より良好な画素信号を得ることができる。次に、図19を参照して、画素の第3の実施の形態について説明する。図19に示されている画素41Bは、半導体基板63の表面側配線層61側から半導体基板63に埋め込まれるように延在するように配置される埋め込み部を有する遮光部92が形成されている点で、図6の画素41と異なる構成となっており、他の点で、画素41と共通する構成となっている。なお、以下適宜、画素41と共通する構成については、同一の符号を付し、その詳細な説明は省略する。遮光部92は、PD51および電荷保持部54の間に設けられる転送領域以外の部分に設けられている。遮光部92を設けることによって、電荷保持部54への光の漏れ込みを、さらに防止することができ、光学的なノイズの発生を抑制することができる。次に、図20を参照して、画素の第4の実施の形態について説明する。図20には、FD55が形成されている部分も含む画素41Cの断面図が示されており、画素41Cでは、遮光部76-1が、FD55の周囲を囲うように埋め込み部76bが形成されている点で、図6の画素41と異なる構成となっており、他の点で、画素41と共通する構成となっている。なお、以下適宜、画素41と共通する構成については、同一の符号を付し、その詳細な説明は省略する。図20に示すように、画素41Cでは、FD55を構成するp型領域の表面側に、n型のコンタクト領域93が形成されており、コンタクト領域93がコンタクト部94を介して配線71に接続されている。また、電荷保持部54およびFD55の間の領域に、半導体基板63に対して酸化膜62を介して、第2の転送トランジスタ53を構成するゲート電極95が配置されている。遮光部76-1は、半導体基板63を覆うように配置される蓋部76aと、PD51、電荷保持部54、FD55の周囲を囲うように半導体基板63に形成される縦溝に埋め込まれるように配置される埋め込み部76bとを有して形成される。このように、遮光部76-1は、埋め込み部76bによりFD55の周囲も囲うような構成を採用することができ、これによって光学的なノイズの発生をより抑制することができる。次に、図21を参照して、画素の第5の実施の形態について説明する。図21に示されている画素41Dは、蓋部76aおよび埋め込み部76bが分離して遮光部76-2が形成されている点で、図6の画素41と異なる構成となっており、他の点で、画素41と共通する構成となっている。なお、以下適宜、画素41と共通する構成については、同一の符号を付し、その詳細な説明は省略する。つまり、図6の画素41では、蓋部76aおよび埋め込み部76bが連結するように遮光部76が形成されている。このように、蓋部76aおよび埋め込み部76bが連結されている必要はなく、埋め込み部76bにより斜め方向に入射する光を遮光することができれば、画素41Dのように、蓋部76aおよび埋め込み部76bが分離して、その間に隙間が設けられていてもよい。次に、図22を参照して、画素の第5の実施の形態の変形例について説明する。図22に示されている画素41D’は、蓋部76aおよび埋め込み部76bの一部が分離して遮光部76-3が形成されており、PD51の外周側に配置される埋め込み部76b’が、蓋部76aと分離される構成となっている。なお、その他の点で、画素41と共通する構成とされている。このように、遮光部76-2は、蓋部76aおよび埋め込み部76bが分離してまたは、その一部が分離して形成されるような構成を採用することができ、このような構成においても、電荷保持部54への光の漏れ込みを防止し、光学的なノイズの発生を抑制することができる。次に、図23を参照して、画素の第6の実施の形態について説明する。図23に示されている画素41Eは、埋め込み部76bの一部が半導体基板63を貫通するように遮光部76-4が形成されている点で、図6の画素41と異なる構成となっており、他の点で、画素41と共通する構成となっている。なお、以下適宜、画素41と共通する構成については、同一の符号を付し、その詳細な説明は省略する。遮光部76-4は、PD51および電荷保持部54の間の領域以外、即ち、PD51から電荷保持部54へ電荷を転送する転送経路となる領域以外における埋め込み部76bが、半導体基板63を貫通するように形成されている。即ち、PD51および電荷保持部54の間の領域は、電荷の転送に使用されるために遮光部を形成することはできないが、その領域以外において埋め込み部76bを形成することにより、同一の画素41EのPD51以外から電荷保持部54に光が漏れ込むことを効果的に抑制することができる。なお、基板を貫通するように遮光部を形成する方法については、本願出願人により既に出願された特開2010-226126号公報において詳細に開示されている。次に、図24を参照して、画素の第7の実施の形態について説明する。図24に示されている画素41Fは、縦型電極73’が形成されている点で、図6の画素41と異なる構成となっており、他の点で、画素41と共通する構成となっている。なお、以下適宜、画素41と共通する構成については、同一の符号を付し、その詳細な説明は省略する。図24に示すように、画素41Fは、図6の画素41が有するゲート電極73に替えて、第1の転送トランジスタ52を構成する電極として、配線層61から半導体基板63に向かって埋め込まれるように配置された縦型電極73’を備えて構成される。このような縦型電極73’を採用することにより、PD51から電荷保持部54への電荷の転送が補助され、より確実に電荷を転送することができる。また、縦型電極73’は、半導体基板63の表面側を掘り込んでトレンチを作成し、スルー膜を形成した後にピンニングを行い、スルー膜を除去して酸化膜62を成膜した後に形成される。また、本技術における固体撮像素子31は、裏面照射型のCMOS型固体撮像素子の他、表面照射型のCMOS型固体撮像素子に適用することができる。この場合、例えば、図1に示されているような構成のCMOSイメージセンサにおいて、PD17および電荷保持部18の間に、遮光膜21に連結するように略垂直方向に延在し、半導体基板12に埋め込まれるように配置される遮光膜の埋め込み部が形成される。なお、固体撮像素子31では、グローバルシャッタを実現するために電荷保持部54を設け、PD51から電荷保持部54に同時に電荷を転送する構成としたが、例えば、電荷保持部54を設けることなく、PD51からFD55に同時に電荷を転送するような構成を採用してもよく、この場合、FD55の周囲を囲うように埋め込み部76bが形成される。また、上述したような構成の固体撮像素子31は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。図25は、電子機器に搭載される撮像装置の構成例を示すブロック図である。図25に示すように、撮像装置101は、光学系102、撮像素子103、信号処理回路104、モニタ105、およびメモリ106を備えて構成され、静止画像および動画像を撮像可能である。光学系102は、1枚または複数枚のレンズを有して構成され、被写体からの像光入射光を撮像素子103に導き、撮像素子103の受光面センサ部に結像させる。撮像素子103としては、上述したような各構成例および変形例の固体撮像素子31が適用される。撮像素子103には、光学系102を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子103に蓄積された電子に応じた信号が信号処理回路104に供給される。信号処理回路104は、撮像素子103から出力された信号電荷に対して各種の信号処理を施す。信号処理回路104が信号処理を施すことにより得られた画像画像データは、モニタ105に供給されて表示されたり、メモリ106に供給されて記憶記録されたりする。このように構成されている撮像装置101では、撮像素子103として、上述したような各構成例および変形例の固体撮像素子31を適用することにより、より良好な画素信号を得ることができ、従来よりも画質を向上させることができる。なお、本技術は以下のような構成も取ることができる。1入射する光を電荷に変換する光電変換素子、および、前記光電変換素子により光電変換された電荷を一時的に保持する電荷保持部が形成された半導体基板と、少なくとも前記半導体基板の前記光電変換素子および電荷保持部の間の領域に延在するように埋め込まれる埋め込み部を有する遮光部とを備える固体撮像素子。2複数の配線が埋め込まれた配線層をさらに備え、前記半導体基板に対して前記配線層が設けられる前記半導体基板の表面側に対して反対側となる裏面側から、前記光電変換素子に光が入射する上記1に記載の固体撮像素子。3前記遮光部が有する埋め込み部は、前記光電変換素子および前記電荷保持部の周囲を囲うように形成される上記1または2に記載の固体撮像素子。4前記遮光部は、前記光電変換素子に光が入射する側である前記半導体基板の裏面側において、少なくとも前記電荷保持部を覆うように配置される蓋部をさらに有する上記1から3までのいずれかに記載の固体撮像素子。5前記遮光部の前記蓋部には、前記光電変換素子に対応する領域に開口部が形成されている上記4に記載の固体撮像素子。6前記遮光部は、前記光電変換素子に光が入射する側に対して反対側となる前記半導体基板の表面側において、少なくとも前記電荷保持部を覆うように配置される表面側蓋部をさらに有する上記1から3までのいずれかに記載の固体撮像素子。7前記遮光部の前記表面側蓋部には、前記光電変換素子に対応する領域に開口部が形成されている6記載の固体撮像素子。なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。