"電子装置向けのTFT基板の製造方法において、ガラス基板を提供し、前記ガラス基板上に直接又は間接的に、酸化物半導体層を低温又は室温でスパッタリングによって成膜し、前記酸化物半導体ブランケット層上に直接又は間接的に、ゲート絶縁体ブランケット層を成膜し、前記ゲート絶縁体ブランケット層上に直接又は間接的に、ゲート金属ブランケット層を成膜し、前記ゲート金属ブランケット層上の1つ又は複数の部分にマスクを使用し、1つ又は複数の対応するマスク領域と1つ又は複数の対応する非マスク領域との境界を定め、前記1つ又は複数の非マスク領域において、又はその領域に隣接する領域において、前記ゲート金属ブランケット層の部分と前記ゲート絶縁体ブランケット層の部分とを除去し、前記1つ又は複数の非マスク領域の、又はその領域に隣接する領域の前記酸化物半導体層の導電性を向上させ、実質的に前記基板全体を覆うパッシベーション層を成膜し、前記パッシベーション層をパターニングし、ソース及びドレインのコンタクトホールの境界を定め、ソース及びドレインの接続層を成膜する、ことを含むTFT基板の製造方法。前記酸化物半導体材料が酸化インジウムガリウム亜鉛酸化物IGZOを含む、請求項1に記載のTFT基板の製造方法。前記ガラス基板がソーダ石灰基板である、請求項2に記載の方法。更に、前記ガラス基板上に直接接触するようにシリコン含有バリア層を成膜することを含む、請求項3に記載のTFT基板の製造方法。前記マスクがフォトレジストである、請求項2に記載のTFT基板の製造方法。前記半導体層の導電性向上がプラズマ処理により達成される、請求項2に記載のTFT基板の製造方法。前記プラズマ処理が水素又はアルゴンプラズマ処理である、請求項6に記載のTFT基板の製造方法。更に、ソース及びドレインの接続のための成膜に続いて、前記基板とその上に形成される層のアニール処理を含む、請求項2に記載のTFT基板の製造方法。前記アニール処理が約250°C以下の温度で実行される、請求項8に記載のTFT基板の製造方法。工程温度が前記アニール処理前に150°Cを超えない、請求項9に記載のTFT基板の製造方法。電子ディスプレイ装置の製造方法において、請求項1に記載のTFT基板製造方法を含む、電子ディスプレイ装置の製造方法。更に、カラーフィルタ基板を提供し、前記カラーフィルタ基板と前記TFT基板の間に液晶材料層を成膜することを含む、請求項11に記載の電子ディスプレイ装置の製造方法。電子装置向けのTFT基板製造で使用される被覆物の製造方法において、ガラス基板を提供し、前記ガラス基板上に直接又は間接的に、酸化物半導体層を低温又は室温でスパッタリングにより成膜し、前記酸化物半導体ブランケット層上に直接又は間接的に、ゲート絶縁体ブランケット層を成膜し、前記ゲート絶縁体ブランケット層上に直接又は間接的に、ゲート金属ブランケット層を成膜する、ことを含み、マスクが、前記ゲート金属ブランケット層上の1つ又は複数の部分に使用され、1つ又は複数の対応するマスク領域と1つ又は複数の対応する非マスク領域の境界を定め、前記ゲート金属ブランケット層の部分と前記ゲート絶縁体ブランケット層の部分が、前記1つ又は複数の非マスク領域において、又はその領域に隣接する領域において、除去され、前記酸化物半導体層の導電性が、前記1つ又は複数の非マスク領域において、又はその領域に隣接する領域において向上させられ、パッシベーション層が、実質前記基板全体を覆うように成膜され、前記パッシベーション層が、パターニングされ、ソース及びドレインのコンタクトホールの境界を定め、ソース及びドレインの接続層が成膜される、被覆物の製造方法。前記酸化物半導体材料が酸化インジウムガリウム亜鉛酸化物IGZOである、請求項13に記載の被覆物の製造方法。前記ガラス基板がソーダ石灰基板である、請求項13又は14に記載の被覆物の製造方法。更に、前記ガラス基板上に直接接触するようにシリコン含有バリア層を成膜することを含む、請求項15に記載の被覆物の製造方法。前記半導体層の導電性を水素又はアルゴンプラズマ処理により向上させる、請求項13に記載の被覆物の製造方法。前記基板とその上に形成された層が、前記ソースとドレインの接続成膜に続いて約250°C以下の温度でアニール処理される、請求項13に記載の被覆物の製造方法。工程温度が前記アニール処理前に150°Cを超えない、請求項18に記載の被覆物の製造方法。電子装置用のTFT基板の製造方法において、ソーダ石灰ガラス基板を提供し、実質的に前記ガラス基板の主面全体上に直接又は間接的に、酸化物半導体層を低温又は室温でスパッタリングにより成膜し、前記酸化物半導体層の少なくとも複数部分の上から、実質的にガラス基板の主面全面にゲート絶縁体層を成膜し、前記ゲート絶縁体層の少なくとも複数の部分上に直接又は間接的に、ゲート金属層を成膜し、前記ゲート金属層の成膜前に前記酸化物半導体層をパターニングし、前記酸化物半導体層の複数の部分の導電性を向上させ、実質的に前記基板全体上にパッシベーション層を成膜し、前記パッシベーション層をパターニングし、ソース及びドレインのコンタクトホールの境界を定め、ソース及びドレインの接続層を成膜する、ことを含むTFT基板の製造方法。前記酸化物半導体層のパターニングが前記ゲート絶縁体層の成膜前に実行される、請求項20に記載のTFT基板の製造方法。前記酸化物半導体層と前記ゲート絶縁体層とが一緒にパターニングされる、請求項20に記載のTFT基板の製造方法。TFT基板を含む電子装置において、ソーダ石灰ガラス基板と、前記ソーダ石灰ガラス基板上に直接又は間接的に、低温又は室温でスパッタリングにより成膜されたシリコン含有バリア層と、前記バリア層上に直接又は間接的に、低温又は室温でスパッタリングにより成膜された、IGZO、アモルファス又は多結晶の酸化亜鉛ZnO、酸化亜鉛スズZnSnO、又は酸化インジウム亜鉛InZnOを含む酸化物半導体層と、前記酸化物半導体層上に直接又は間接的に、低温又は室温でスパッタリングにより成膜されたゲート絶縁体層と、前記ゲート絶縁体層上に直接又は間接的に、低温又は室温でスパッタリングにより成膜されたゲート金属層と、を含み、前記ゲート絶縁体層と前記ゲート金属層の1つ又は複数部分が、その下にある前記酸化物半導体層を露出させるため除去され、前記酸化物半導体層の1つ又は複数部分が、少なくとも1つの島状構造を形成するために除去され、前記の少なくとも1つの島状構造がその導電性向上のためプラズマ処理され、パッシベーション層が、前記バリア層、前記の少なくとも1つの島状構造、及び前記ゲート絶縁体層の上に成膜され、前記パッシベーション層が、ソースのコンタクトホール及びドレインのコンタクトホールを形成するためにパターニングされ、前記パッシベーション層の少なくとも1つの部分上において、ソースのコンタクト及びドレインのコンタクトホールの中に、ソースとドレインの配線が成膜されている、電子装置。LCDテレビ、モニター、ノートブック用ディスプレイ、携帯電話用ディスプレイ等向けの通常のTFTアレイは、最初にゲート材料の成膜とパターンニングを実行し、その後、ゲート絶縁体、アモルファスシリコン層、ソース/ドレイン金属、パッシベーション層、画素電極の成膜とパターンニングを連続的に実行することにより、組み立てられる。製造工程には、導電体のための3つの物理気相成長PVD工程又はスパッタリング工程と、ゲート絶縁体、半導体、パッシベーション層のための数回にわたる高温での例えば、少なくとも約300~350°Cの温度でのプラズマCVDPECVD工程とが含まれる。これらの成膜工程は、層のパターニングのためのフォトリソグラフィ工程により中断される。当然のことながら、この現行の製造フローには、多くの下位処理工程によってしばしば中断される多くの処理、材料、技術等が含まれる。更には、現行技術には高温処理が含まれるため、基板として使用可能な材料の種類が限定される。したがって、当然のことながら、当該技術分野では、ディスプレイ装置及び/又はその他で使用されるTFT基板形成の単純で低温の製造フローが必要とされる。発明の一実施形態の一態様は、半導体、ゲート絶縁体、ゲート金属層を連続的にブランケット層として組み立て製造する、ディスプレイ装置で使用されるTFT基板形成の単純な低温製造フローを提供する技術に関する。発明の一実施形態の別の一態様は、TFT基板のパターニング処理前に、TFTアレイ用のブランケット層を成膜することに関する。発明の一実施形態の別の一態様は、大面積用高速コーターの利用に関する。そのような設備は例えばガラス製造工場等で目にすることができ、より大きな規模の節約の実現を可能にする。本発明の一実施形態は、電子装置向けのTFT基板の製造方法に関する。上記製造方法では、ガラス基板が提供される。上記製造方法では、そのガラス基板上に直接又は間接的に、酸化物半導体ブランケット層が、低温又は室温でスパッタリングにより成膜される。上記製造方法では、その酸化物半導体ブランケット層上に直接又は間接的に、ゲート絶縁体ブランケット層が成膜される。上記製造方法では、そのゲート絶縁体ブランケット層上に直接又は間接的に、ゲート金属ブランケット層が成膜される。上記製造方法では、そのゲート金属ブランケット層の1つ又は複数の部分にマスクを使用し、1つ又は複数の対応するマスク領域と1つ又は複数の対応する非マスク領域の境界を定める。上記製造方法では、1つ又は複数の非マスク領域又はその近接領域で、ゲート金属ブランケット層の部分とゲート絶縁体ブランケット層の部分が除去される。上記製造方法では、1つ又は複数の非マスク領域又はその近接領域で、酸化物半導体層の導電性が向上する。上記製造方法では、実質的に基板全体にパッシベーション層が成膜される。上記製造方法では、パッシベーション層はソースとドレインのコンタクトホールの境界を定めるためにパターニングされる。上記製造方法では、ソースとドレインの接続層が成膜される。上述した処理のいくつか又は全ては第一の場所にて実行され、残る処理のいくつか又は全ては第二の場所又は異なる場所にて例えば、組み立て加工業者、LCD製造業者等に層を出荷後実行されることもできる。例えば、第一グループが、バリア、酸化物半導体、ゲート絶縁体、及び/又はゲート金属層の成膜を行い、第二グループが例えば、第二の場所でパターニング、活性化、画素電極成膜、及び/又はその他処理を実行しても構わない。本発明の一実施形態は、電子装置用のTFT基板の製造方法に関する。上記製造方法では、ソーダ石灰ガラス基板が提供される。上記製造方法では、実質的にそのガラス基板の主面全体に直接又は間接的に、酸化物半導体層が、低温又は室温でスパッタリングにより成膜される。上記製造方法では、その酸化物半導体層の少なくとも複数部分の上から、実質的にガラス基板の主面全面にゲート絶縁体層が成膜される。上記製造方法では、そのゲート絶縁体層の少なくとも部分上に直接又は間接的に、ゲート金属層が成膜される。上記製造方法では、ゲート金属層成膜前に、酸化物半導体層がパターニングされる。上記製造方法では、酸化物半導体層の部分の導電性が向上する。上記製造方法では、実質基板全体にパッシベーション層が成膜される。上記製造方法では、パッシベーション層はソースとドレインのコンタクトホールの境界を定めるためにパターニングされる。上記製造方法では、ソースとドレインの接続層が成膜される。発明の一実施形態では、酸化物半導体層のパターニングは、ゲート絶縁体層の成膜前に実行される。発明の一実施形態では、酸化物半導体層とゲート絶縁体層は、一緒に、又は同時に、又は実質的に同時に例えば、同じ工程でパターニングされる。電子ディスプレイ装置の製造方法には、この方法、又はこの方法に由来する別の方法によるTFT基板を製造することが含まれてもよい。例えば、LCDの場合、カラーフィルタ基板を提供し、カラーフィルタ基板とTFT基板の間に液晶材料の層を成膜することができる。本発明の一実施形態は、TFT基板を含む電子装置に関する。上記電子装置では、TFT基板は例えば、本発明の異なる実施形態では使用することができるホウケイ酸ガラスとは対照的にソーダ石灰ガラス基板を含む。上記電子装置では、ソーダ石灰ガラス基板上に直接又は間接的に、シリコン含有バリア層が、低温又は室温でスパッタリングにより成膜される例えば、ガラス基板から基板上の1つ又は複数の薄膜、及び/又はその他層へのナトリウムの移動を減少させ、時には完全に取り除くため。上記電子装置では、バリア層上に直接又は間接的に、IGZO、アモルファス又は多結晶の酸化亜鉛ZnO、酸化亜鉛スズZnSnO、又は酸化インジウム亜鉛InZnOを含む酸化物半導体層が、低温又は室温でスパッタリングにより成膜される。上記電子装置では、酸化物半導体層上に直接又は間接的に、ゲート絶縁体層が、低温又は室温でスパッタリングにより成膜される。上記電子装置では、ゲート絶縁体層上に直接又は間接的に、ゲート金属層が、低温又は室温でスパッタリングにより成膜される。上記電子装置では、ゲート絶縁体層とゲート金属層の1つ又は複数の部分が、その下にある酸化物半導体層を露出させるために除去される。上記電子装置では、酸化物半導体層の1つ又は複数の部分が少なくとも1つの島状構造を作るために除去され、その少なくとも1つの島状構造はその導電性向上のためプラズマ処理される。上記電子装置では、パッシベーション層が、バリア層、少なくとも1つの島状構造、及びゲート絶縁体層の上に成膜され、そのパッシベーション層はソースのコンタクトホール及びドレインのコンタクトホールを形成するためパターニングされる。上記電子装置では、パッシベーション層の少なくとも1つの部分上において、ソースのコンタクトホール及びドレインのコンタクトホールの中に、ソースとドレインの配線が成膜される。本出願に記載された特徴、態様、長所、例示的実施形態は、更なる実施形態を実現するために組み合わせることができる。これら及びその他の特徴及び長所は、図面とともに、発明の代表的な例示的実施形態の以下の詳細な記載を参照することにより、より良く、より完全に理解されるであろう。発明の一実施形態は、フラットパネルディスプレイ及びその他向けのガラス基板上の複合酸化物ベースの薄膜トランジスタTFTに関する。発明の一実施形態では、バリア層、半導体層、ゲート絶縁体層、及び任意でゲート金属層を、連続的にブランケット層として、例えば、TFT基板用のパターニング処理前に低温又は室温のスパッタリングにより成膜することができる。したがってTFTアレイ用のこれらの層は、大面積インラインコーターで費用効率よく成膜することもできる。ガラス上に成膜された積層がガラス基板に付加価値を与え、本出願に記載の例示的工程フローは、LCD製造業者のような顧客が、半導体やゲート絶縁体の成膜用PECVD装置の投資、運用、維持を行う必要性を減らし、時にはまったく無くすこともありうる。上述のように、LCDテレビ、モニター、ノートブックディスプレイ等向けのアモルファスシリコンTFTアレイのいくつかは、最初にゲート金属の成膜とパターニングを行い、その後連続的にゲート絶縁体、アモルファスシリコン層、ソース/ドレイン金属、パッシベーション層、画素電極を成膜してパターニングを行うことにより組み立てられる。製造工程には、導電体のための3回のPVD典型的にはスパッタリング工程、ゲート絶縁体、半導体、パッシベーション層のための高温での数回のPECVD工程が必要とされる。成膜後、各層はフォトリソグラフィでパターニングされ、最初の層アモルファスシリコンTFTバックプレーン用のゲート金属だけがパターン無しで基板に成膜される。発明の一実施形態の高性能TFTは、アモルファス又は多結晶の酸化物半導体を使用して製造可能である。そのような材料には、例えば、酸化インジウムガリウム亜鉛酸化物IGZO、酸化亜鉛ZnO、酸化亜鉛スズZnSnO、及び/又はその他が含まれる。これらワイドギャップ半導体材料は、例えば、ソーダ石灰又はホウケイ酸ガラス上に、低温又は室温で、直流又は高周波スパッタリングにより成膜することができる。発明の一実施形態では、ゲート絶縁体やゲート金属もまたスパッタリングにより成膜することができる。トップゲートとボトムゲート型酸化物TFTは優れた性能を持つことになる。下表は代表的アモルファスシリコン、低温多結晶シリコンLTPS、IGZOのTFTを比較したものである。上記の表からわかるように、IGZOベースのTFTは、現在LCDノートブック、モニター、テレビで使用されているアモルファスシリコンTFTよりも優れた性能を備えている。IGZOTFTの性能は、低温多結晶シリコンTFTと同様のものであるが、製造コストがより低く、複合酸化物TFT工程は第10世代サイズ2.8m×3mまで、又はそれを超えるサイズまで例えば、特大サイズのガラスが用いられる第11世代まで拡張可能である。酸化物TFTもまた有利なことに、例えば、酸化物TFTのより高い移動度と拡張可能な製造方法の結果として、高いリフレッシュレート例えば、240Hz以上、より低いコスト、より高い輝度を備えた大型LCDやその他フラットパネルデザインへの変更を容易にする。IGZOは一般的には可視光に対しては透明であり、ゲート及びソース/ドレインに透明な導電体が用いられた場合、TFT全体が概ね透明となる。酸化物TFTはまた大きな電流オンオフ比107超を備えている。そのような要素は、例えば、他への応用が可能になるため、望ましい。酸化物TFTは、W/L比を大きくする必要性無しに、高いドレイン電流レベルでの伝導が可能であるため、高解像度ディスプレイやイメージャー用に使用するができる。低いTFTオフ電流は、大きなグレースケールのディスプレイの実現可能性を高める。更には、アモルファスIGZOTFTは、低い閾値電圧を備え0.2∨未満、そのため作動中電力消費を低く抑えることが可能となる。急激なサブスレショルドスイング175mV/decは、作動オンとオフ状態間でのトランジスタの高速切り替えを可能にしている。したがって、酸化物ベースのTFTを含む装置は例えば、アモルファスIGZOTFTのような、次世代の高解像度AM-OLED、AM-LCD、イメージャー、及び/又はその他に適切であるといえよう。図2は、発明の一実施形態による、トップゲート型酸化物TFT向けの例示的フロントエンドプロセスを示す被覆物である。基板20上には、任意のバリア層22を成膜してもよい。基板は、例えば、厚さ約0.3から1.1mmまでの範囲の、ソーダ石灰基板、又はホウケイ酸基板のようなガラス基板でよい。任意のバリア層22はスパッタリングにより成膜され、例えば、窒化シリコンSiNx、酸窒化シリコンSiOxNy、酸化シリコンSiOx等のような、シリコン含有層でよい。発明の一実施形態では、任意のバリア層22は、例えば、優れたナトリウム妨害能力を維持しつつスパッタリング工程を容易にするため、少量のアルミニウムやホウ素を含有してもよい。例えば、IGZO、酸化亜鉛アモルファス、又は多結晶、酸化亜鉛スズ、酸化インジウム亜鉛、及び/又はその他を含む酸化物半導体層24は、例えば、再びスパッタリングにより成膜することができる。発明の一実施形態では、酸化物半導体は、直接ガラス上に、又は直接任意のバリア層上に、又は直接ガラス基板の1つ又は複数の層上に成膜することができる。発明の一実施形態では、IGZOは、適切なターゲットから低温又は室温で直流スパッタリングにより成膜することができる。セラミックターゲットを含む適切な例示的ターゲットには、インジウム、ガリウム、亜鉛が、互いに等しいか、又は互いに実質等しいパーセンテージで例えば、それぞれ33で含まれる。その後、酸化物半導体層24上に、ゲート絶縁体層26を成膜することができる。上述のように、ゲート絶縁体層26は、例えば、酸化シリコンSiO2、酸窒化シリコンSiOxNy、窒化シリコンSiNxのようなものを含むシリコン含有層か、あるいは、例えば、酸化アルミニウムAl2O3のようなアルミニウム含有層であっても、これら材料の適切な組み合わせであってもよい。ゲート金属層28は、ゲート絶縁体層26上に成膜することができる例えば、スパッタリングによる成膜。発明の一実施形態では、図2に示す層は、例えば、基板を移動させるコンベヤーを備えた大面積連続コーターで、真空状態を維持したまま、連続的に一列でスパッタリングすることができる。図2の積層は、例えば、図3A~3Dの連続する工程による、自己整合トップゲート型TFTの製造に用いることもできる。本発明の一実施形態では、トップゲート型酸化物TFTは、自己整合ソース/ドレイン領域を備えてもよい。図3Aで示すように、ゲート金属とゲート絶縁体はパターニングされる。これは、例えば、基板の部分に対してフォトレジスト30を塗布し、その後フォトリソグラフィとドライエッチング、又はウェットエッチング例えば、金属用にとドライエッチング例えば、ゲート絶縁体用にの組み合わせを用いて、達成することができる。エッチングは、ゲート絶縁体26’とゲート金属28’を符号で示すようにパターニングするため、酸化物半導体層24で止めてもよい。ゲート領域外の酸化物半導体は、例えば、図3Bで示すように、アルゴン及び/又は水素プラズマ処理に曝露することができる。この工程はフォトレジスト30でマスクされていない露出領域を、自己整合ソース又はドレインとしての使用に適切な導電層24に変える。半導体層24’のマスクされた領域は、プラズマ処理に曝露されず、したがって半導体のままである。本発明の異なる実施形態では、フォトレジスト30は、プラズマ処理の結果として除去され、又はプラズマ処理後除去されてもよい。酸化物半導体24は個々のTFTごと島状構造にパターニングされてもよい。パッシベーション層32は成膜された後パターニングされてもよい。パッシベーション層32の成膜は、例えば、PECVDにより実行可能であり、パッシベーション層は、窒化シリコンSiNxや酸化シリコンSiO2、及び/又はその他のような、シリコン含有層であってもよい。パッシベーション層32のパターニングでは、例えば、ソースやドレイン、ゲート領域それぞれ用のコンタクトホール34,36をTFTに開けることができる。パッシベーション層32の成膜は図3Cに示すものであり、この図からわかるように、パッシベーション層32は、任意のバリア層22,導電層24、パターニング済ゲート28’の上に成膜することができる。パッシベーション層32は、本発明の異なる実施形態では、これらの層及び/又は他の層と直接又は間接的に接触していてもよい。その後ソース金属及びドレイン金属は、図3Dに示すように成膜、パターニングされる。ソース金属及びドレイン金属はコンタクトホールを通してソース及びドレインと接触し、ソースコンタクト電極38及びドレインコンタクト電極40を形成する。移動度、閾値、オフ電流、及び/又はその他の面で、TFTの性能を改善するためには、約200°Cから約300°Cまでのポストベーク処理が望ましいといえよう。発明の一実施形態では、ゲート金属は最初の成膜工程順序で成膜される必要はない。発明の一実施形態では、むしろ、ゲート金属はプロセスにおける後期に成膜、パターニングしてもよい。もちろん、発明の異なる例示的実施形態との関連で、他の工程順序とTFTデザインを使用することもできる。しかし、これらデザインの少なくともいくつかのものは、例えば、拡張可能な工程でのスパッタリングによる、酸化物半導体のブランケット層から始めることができる。本発明の一実施形態では、低温又は室温のスパッタリングは、上述の層、及び/又はその他の層のいくつか又は全てを成膜するために使用することができる。例えば、低温又は室温のスパッタリングは、下記層を基板から離れる順で下記に例示する厚さで成膜するのに使用することができる。発明の一実施形態のTFT性能は、以下値を満たすか、超過してもよい。移動度:>5cm2/Vsec閾値電圧:0から5∨サブスレショルドスロープ:<0.5∨/decadeオフ電流:<0.1pA/μm∨ds=1∨安定度:アモルファスシリコンTFTよりも優れる図4は、発明の一実施形態によるTFTアレイを含む電子装置の製造に関わる、例示的工程を示すフローチャートである。ステップS41では、ガラス基板上に、任意のバリア層が、例えば、低温又は室温のスパッタリングによりブランケット成膜される。ステップS43では、ガラス基板上に直接又は間接的に、酸化物半導体材料が例えば、IGZO、アモルファス又は多結晶の酸化亜鉛、酸化亜鉛スズ、酸化インジウム亜鉛、及び/又はその他、例えば、低温又は室温スパッタリングによりブラケット成膜される。ステップS45では、酸化物半導体上に直接又は間接的に、ゲート絶縁体が、例えば、低温又は室温のスパッタリングによりブラケット成膜される。ステップS47では、ゲート絶縁体上に直接又は間接的に、ゲート金属が、例えば、低温又は室温のスパッタリングによりブラケット成膜される。ステップS49では島状構造がブランケット層にパターニングされる。ステップS51ではゲートもまたパターニングされる。ステップS53ではソース用の導電層とドレイン用の導電層を形成するため、露出済みの酸化物半導体がプラズマ処理される例えば、水素、又はアルゴン、又はその他適切なプラズマによって。ステップS55ではパッシベーション層が成膜され、ステップS57でパターニングされる。ステップS59ではソース金属及びドレイン金属発明の一実施形態では、ITOでもよいが成膜される。ステップS61ではソース及びドレインの画素パターニングが実行される。図4に示す例示的工程フローは自己整合ソース/ドレインを備えるトップゲートについてのものである。ゲートドレインとゲートソースの静電容量の小ささゲート-ドレイン間静電容量Cgdとゲート-ソース間静電容量Cgsの小ささのおかげでクロストークとフリッカが少なく抑えられている。短チャネル効果は、チャネル長L=2μmまで下げても検出されていない。これら態様のおかげでより大きなサイズで、且つ/又はより速いフレームレートのディスプレイの製造が可能となっている。ブランケットIGZO、ゲート絶縁体、及び/又はその他成膜は、製造の容易さ及び拡張性の点で有利である。発明の一実施形態では、全ての、又は実質全てのTFT製造工程は、アニール処理後の活性化処理まで、例えば、約250°C以下、より好ましくは約200°C以下、更により好ましくは150°C以下の低温で実行することができる。更にはアニール処理後の処理まで比較的低温下で例えば、200~250°C実行可能であり、そのことがより広範囲の基板を使用可能としている。ソーダ石灰ガラスが使用される場合、発明の一実施形態では、例えば、TFT完成後に約200~250°Cで実行される全体のアニール処理後の処理により、TFT製造工程前に、例えば、ガラス基板の圧縮を不要にすることができる。発明の一実施形態では基板を研磨可能である。発明の一実施形態はトップゲート型TFTを備えたものとして記載されてきたが、発明の他の一実施形態はボトムゲート型TFTを備えたものでもよい。そのような例示的ボトムゲート型TFTの構造は、例えば、ゲート-ソース及びゲート-ドレインのオーバーラップの点からスタガ型であってもよい。そのような配置のゲートは、そのような場合、酸化物半導体の成膜前にパターニングすることができる。ボトムゲート型TFTの実施形態では、酸化物半導体材料はやや薄いものとなりうる。例えば、IGZOがボトムゲート型TFTの実施形態で使用される場合、発明の一実施形態では、厚さは好ましくは15~25nm、より好ましくは17~23nm、時には約20nmである。ゲート絶縁体材料は、PECVDで成膜される窒化シリコンSiNx、又は他の適切なシリコン含有材料、又は別の材料でもよい。パッシベーション層には、PECVDで成膜された任意の酸化シリコンSiOx/窒化シリコンSiNxエッチストッパー又はその他、高周波スパッタリングされた酸化シリコンSiOx、直流スパッタリングされた酸化アルミニウムAlOx、又はその他適切な材料が使われてもよい。ボトムゲートCgs及びボトムゲートCgdは、例えば、ゲート-ソースとゲート-ドレインのオーバーラップのためトップゲート型酸化物TFTよりも大きくなってもよい。トップゲートとボトムゲートの両実施形態で、例えば、移動度の面で性能は優れたものとなることは評価されよう。実際、異なる例示的事例において、これら2つの可能性のあるデザイン間で性能は同等のものとなりうる。発明の一実施形態は、テレビ、モニター、業務用ディスプレイ、携帯電話、ゲーム機等のようなLCD装置向けのTFTに関わるものとして記載されてきたが、発明の他の例示的実施形態には、他のタイプの電子装置、製品、及び/又は中間組立品が含まれてもよい。例えば、発明の一実施形態は、3DLCDに適したものであってもよい。実際、IGZOTFTは、アモルファスシリコンTFTよりも約20倍高い移動度を備え、そのことはIGZOTFTを3Dテレビ向けの応用により適したものにしている。別の例示的製品には、AMOLEDテレビが含まれてもよい。IGZOTFTの安定性は、AMOLED画素例えば、2Dや3Dテレビ向けのでの駆動用TFTとして適切なものとなる程度まで改善してきている。発明の異なる実施形態では、他の応用も可能である。発明の一実施形態には、低温又は室温のスパッタリングが含まれると記載されてきた。しかしながら、低温又は室温が必ずしも室温又は室温に近い温度を意味するものではないことは理解されるであろう。むしろ、低温又は室温には、約250°C未満、より好ましくは約200°C未満、更により好ましくは約150°C未満の温度が含まれることが、当分野の技術者には認識されるであろう。一例示的事例における低温又は室温のスパッタリングはまた、たとえスパッタリングにある量の熱が付随するということはあっても、スパッタリング工程中、例えば、ヒーター又はその他の存在又は作動によって意図的に熱が追加で加えられることのないスパッタリング工程として考えることもできる。本出願で使用されているように、の上にonによって支持されてsupportedby及びその他同種類の用語は、明白に述べられていない限りは、2つの素子は互いに直接的に隣接していることを意味すると解釈されるべきではない。言い換えれば、たとえ間に1つ又は複数の層があるとしても、第一層は第二層の上にある、又は第二層によって支持されているということができる。本発明は現在最も実用的で好ましい実施形態とみなされるものと関連付けて記載されているものの、本発明は開示された実施形態にのみ限定されるものではなく、逆に添付の請求項の趣旨及び範囲内で含まれる様々な変更及び同等とみなされる配置をも含むことが意図されていると理解されるべきである。"