二つ以上の走査開始信号の入力を受け、前記走査開始信号の各々に対応する二つ以上のクロック制御信号の入力を受け、そして複数のゲ-トオン電圧gate-onvoltageを出力するゲ-ト集積回路チップを含み、前記二つ以上の走査開始信号のタイミングは互いに独立的であり、前記二つ以上のクロック制御信号のタイミングは互いに独立的である、ことを特徴とするゲ-ト駆動部。前記走査開始信号がハイレベルである区間内に前記クロック制御信号が上昇タイミングを有する、ことを特徴とする請求項1に記載のゲ-ト駆動部。前記複数のゲ-トオン電圧は互いに重畳する、ことを特徴とする請求項1に記載のゲ-ト駆動部。前記ゲ-ト集積回路チップは、第1走査開始信号及び第1クロック制御信号が入力される第1シフトレジスタ、第1走査開始信号及び第2クロック制御信号が入力される第2シフトレジスタ、第2走査開始信号及び第3クロック制御信号が入力される第3シフトレジスタ、そして第2走査開始信号及び第4クロック制御信号が入力される第4シフトレジスタを含む、ことを特徴とする請求項1に記載のゲ-ト駆動部。前記ゲ-ト集積回路チップは、前記走査開始信号及び前記クロック制御信号が入力されるシフトレジスタ、レベルシフタ、及び前記ゲ-トオン電圧を出力するバッファを含む、ことを特徴とする請求項1に記載のゲ-ト駆動部。第1ゲ-ト線及び第1デ-タ線に接続される第1スイッチング素子、前記第1ゲ-ト線及び前記第1デ-タ線に接続される第2スイッチング素子、前記第1スイッチング素子に接続される第1副画素電極、前記第2スイッチング素子に接続される第2副画素電極、前記第2副画素電極と第1電荷共有線に接続される第3スイッチング素子、前記第3スイッチング素子に接続される変換キャパシタ、及び二つ以上の走査開始信号の入力を受け、前記走査開始信号の各々に対応する二つ以上のクロック制御信号の入力を受け、そして複数のゲ-トオン電圧を出力するゲ-ト集積回路チップ、を含み、前記二つ以上の走査開始信号のタイミングは互いに独立的であり、前記二つ以上のクロック制御信号のタイミングは互いに独立的である、ことを特徴とする液晶表示装置。前記第1ゲ-ト線に印加される第1ゲ-トオン電圧は第1クロック制御信号に同期化されており、前記第1電荷共有線に印加される第2ゲ-トオン電圧は第2クロック制御信号に同期化されている、ことを特徴とする請求項6に記載の液晶表示装置。前記第1ゲ-ト線に印加される第1ゲ-トオン電圧と、前記第1ゲ-ト線に隣接して位置する第2ゲ-ト線に印加される第3ゲ-トオン電圧とは互いに重畳する、請求項6に記載の液晶表示装置。10mm以下の幅を有するベ-ゼルをさらに含む、ことを特徴とする請求項6に記載の液晶表示装置。左眼映像及び右眼映像を含む3D映像を出力する、ことを特徴とする請求項6に記載の液晶表示装置。本発明による一実施形態は、スリムベ-ゼルslimbezelを適用できるゲ-ト駆動部を提供する。また、本発明による一実施形態は、ゲ-トオンタイミングgate-ontimingを調節できるゲ-ト駆動部を提供する。また、本発明による一実施形態は、放電タイミングdischargingtimingを調節できるゲ-ト駆動部を提供する。さらに、本発明による一実施形態は、立体映像表示装置に適用できるゲ-ト駆動部を提供する。上記記課題以外にも、具体的に言及されていない他の課題を達成するために用いることができる。本発明に係るゲ-ト駆動部は、二つ以上の走査開始信号scanningstartingsignalの入力を受け、前記走査開始信号の各々に対応する二つ以上のクロック制御信号clockcontrolsignalの入力を受け、そして複数のゲ-トオン電圧gate-onvoltageを出力するゲ-ト集積回路チップgateintegratedcircuitchipを含む。前記二つ以上の走査開始信号のタイミングは互いに独立的であり、前記二つ以上のクロック制御信号のタイミングは互いに独立的である。前記走査開始信号がハイレベルである区間内に前記クロック制御信号が上昇タイミングを有することができる。前記複数のゲ-トオン電圧は、前記クロック制御信号に同期化されていることができる。前記複数のゲ-トオン電圧は互いに重畳することができる。前記ゲ-ト集積回路チップは、第1走査開始信号及び第1クロック制御信号が入力される第1シフトレジスタ、第1走査開始信号及び第2クロック制御信号が入力される第2シフトレジスタ、第2走査開始信号及び第3クロック制御信号が入力される第3シフトレジスタ、そして第2走査開始信号及び第4クロック制御信号が入力される第4シフトレジスタを含むことができる。前記第1走査開始信号に対応して前記第1クロック制御信号と前記第2クロック制御信号が発生でき、前記第2走査開始信号に対応して前記第3クロック制御信号と前記第4クロック制御信号が発生できる。前記第1走査開始信号がハイレベルである区間内に前記第1クロック制御信号と前記第2クロック制御信号が上昇タイミングを有することができ、前記第2走査開始信号がハイレベルである区間内に前記第3クロック制御信号と前記第4クロック制御信号が上昇タイミングを有することができる。前記ゲ-ト集積回路チップは、順次に位置する第1ゲ-ト線、第2ゲ-ト線、第3ゲ-ト線、及び第4ゲ-ト線に各々入力される第1ゲ-トオン電圧、第2ゲ-トオン電圧、第3ゲ-トオン電圧、及び第4ゲ-トオン電圧を出力することができる。前記第1ゲ-トオン電圧は前記第1クロック制御信号に同期化されていることができ、前記第2ゲ-トオン電圧は前記第3クロック制御信号に同期化されていることができ、前記第3ゲ-トオン電圧は前記第2クロック制御信号に同期化されていることができ、前記第4ゲ-トオン電圧は前記第4クロック制御信号に同期化されていることができる。前記ゲ-ト集積回路チップは、前記走査開始信号及び前記クロック制御信号が入力されるシフトレジスタshiftregister、レベルシフタlevelshifter、及び前記ゲ-トオン電圧を出力するバッファbufferを含むことができる。前記ゲ-ト集積回路チップは論理積素子ANDgateをさらに含むことができる。液晶表示装置は、第1ゲ-ト線及び第1デ-タ線に接続される第1スイッチング素子、前記第1ゲ-ト線及び前記第1デ-タ線に接続される第2スイッチング素子、前記第1スイッチング素子に接続される第1副画素電極、前記第2スイッチング素子に接続される第2副画素電極、前記第2副画素電極と第1電荷共有線chargesharinglineに接続される第3スイッチング素子、前記第3スイッチング素子に接続される変換キャパシタ、及び二つ以上の走査開始信号の入力を受け、前記走査開始信号の各々に対応する二つ以上のクロック制御信号の入力を受け、そして複数のゲ-トオン電圧を出力するゲ-ト集積回路チップを含む。前記二つ以上の走査開始信号のタイミングは互いに独立的であり、前記二つ以上のクロック制御信号のタイミングは互いに独立的である。前記第1ゲ-ト線に印加される第1ゲ-トオン電圧は第1クロック制御信号に同期化されていることができ、前記第1電荷共有線に印加される第2ゲ-トオン電圧は第2クロック制御信号に同期化されていることができる。前記第1クロック制御信号の上昇タイミングは第1走査開始信号がハイレベルである区間内に発生でき、前記第2クロック制御信号の上昇タイミングは第2走査開始信号がハイレベルである区間内に発生できる。前記第1ゲ-ト線に隣接して位置する第2ゲ-ト線に印加される第3ゲ-トオン電圧と、前記第1ゲ-トオン電圧の上昇タイミングとは互いに異なることができ、前記第1電荷共有線に隣接して位置する第2電荷共有線に印加される第4ゲ-トオン電圧と、前記第2ゲ-トオン電圧の上昇タイミングとは互いに異なることができる。前記第1デ-タ線に隣接して位置する第2デ-タ線と前記第2デ-タ線に隣接して位置する第3デ-タ線との間には、副画素電極が位置しないことがある。前記第1ゲ-ト線に隣接して位置する第2ゲ-ト線に印加される第3ゲ-トオン電圧と前記第1ゲ-トオン電圧は同時に印加でき、前記第1電荷共有線に隣接して位置する第2電荷共有線に印加される第4ゲ-トオン電圧と前記第2ゲ-トオン電圧は同時に印加できる。前記第1ゲ-ト線に印加される第1ゲ-トオン電圧と、前記第1ゲ-ト線に隣接して位置する第2ゲ-ト線に印加される第3ゲ-トオン電圧とは、互いに重畳することができる。液晶表示装置は10mm以下の幅を有するベ-ゼルbezelをさらに含むことができる。液晶表示装置は、左眼映像lefteyeimage及び右眼映像righteyeimageを含む3D映像を出力することができる。前記第1ゲ-ト線に印加される第1ゲ-トオン電圧は第1クロック制御信号に同期化されていることができ、前記第1電荷共有線に印加される第2ゲ-トオン電圧は第2クロック制御信号に同期化されていることができる。前記第1ゲ-ト線に隣接して位置する第2ゲ-ト線に印加される第3ゲ-トオン電圧と前記第1ゲ-トオン電圧は同時に印加でき、前記第1電荷共有線に隣接して位置する第2電荷共有線に印加される第4ゲ-トオン電圧と前記第2ゲ-トオン電圧は同時に印加できる。本発明によれば、スリムベ-ゼルが適用でき、放電タイミングを調節することができ、ゲ-トオンタイミングを調節することができ、立体映像表示装置に適用可能である、ゲ-ト駆動部及びこれを含む液晶表示装置が提供できる。添付した図面を参照して、本発明の実施形態について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。本発明は種々の異なる形態に実現でき、ここで説明する実施形態に限られない。図面において、本発明を明確に説明するために説明上不必要な部分は省略し、明細書の全体にわたって同一又は類似する構成要素に対しては同一の図面符号が付けた。また、広く知られている公知技術の場合、その具体的な説明は省略する。図面において種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分に対しては同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の上にあるという時、これは他の部分のすぐ上にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分のすぐ上にあるという時には、中間に他の部分がないことを意味する。図1は、本発明の一実施形態による表示装置のブロック図であり、図2は、本発明の一実施形態によるゲ-ト駆動部のブロック図であり、図3は、本発明の一実施形態によるゲ-ト駆動部の信号波形を示す図面であり、図4は、本発明の一実施形態によるゲ-ト駆動部の信号波形を示す図面である。図1を参照すると、表示装置は、表示板組立体displaypanelassembly300及びこれと接続されたゲ-ト駆動部400とデ-タ駆動部500、デ-タ駆動部500に接続された階調電圧生成部800、そしてこれらを制御する信号制御部600を含む。表示板組立体300としては、液晶表示板組立体、有機発光表示板組立体、プラズマ表示板組立体、又は、その他の多様な種類の表示装置が適用できる。以下、表示板組立体300が液晶表示板組立体と仮定して説明するが、特にこれに限られない。表示装置の上部のゲ-ト線から下部のゲ-ト線まで順次にゲ-トオン信号Vgが印加される。例えば、表示装置は映像を下記のように表示することができる。順次にゲ-ト線にゲ-トオン電圧Vonを印加して、当該ゲ-ト線に接続されているスイッチング素子を通じて画素電極にデ-タ電圧Vdを印加する。この時、印加されるデ-タ電圧Vdは映像を表現するためのデ-タ電圧であり、印加されたデ-タ電圧Vdはストレ-ジキャパシタによって或る一定時間維持される。一方、ゲ-ト線にゲ-トオフ電圧Voffを印加して当該ゲ-ト線に接続されているスイッチング素子をオフできる。表示板組立体300は、等価回路として見れば、複数の信号線G1~Gn、D1~Dmと、これに接続されている複数の画素PXを含む。信号線G1~Gn、D1~Dmは、ゲ-ト信号を伝達する複数のゲ-ト線G1~Gnと、デ-タ信号を伝達する複数のデ-タ線D1~Dmを含む。各画素PX、例えば、i番目i=1、2、...、nのゲ-ト線Giと、j番目j=1、2、...、mのデ-タ線Djに接続されている画素PXは、信号線Gi、Djに接続されているスイッチング素子と、これに接続された液晶キャパシタを含む。また、画素PXはストレ-ジキャパシタを選択的に含む。さらに各画素PXは複数の副画素を選択的に含む。スイッチング素子は三端子素子であって、その制御端子はゲ-ト線Giと接続されており、入力端子はデ-タ線Djと接続されており、出力端子は液晶キャパシタ及びストレ-ジキャパシタと接続されている。画素PX、信号線Gi、Dj、スイッチング素子の接続関係は、上述のように、一つの画素が一つのデ-タ線と一つのデ-タ線に接続される方式の外、二つの画素が一つのゲ-ト線を共有する方式、二つの画素が一つのデ-タ線を共有する方式など、多様な変形が可能である。液晶キャパシタは、画素電極図示せずと共通電極図示せずを二つの端子とし、液晶層図示せずは誘電体として機能する。液晶キャパシタの補助的な役割を果たすストレ-ジキャパシタは、ゲ-ト線とデ-タ線以外に、別個の信号線図示せずと画素電極が絶縁体を介在して重畳して形成され、この別個の信号線には共通電圧などの定められた電圧が印加される。しかしストレ-ジキャパシタは、画素電極が絶縁体を媒介としてすぐ上部のゲ-ト線、即ち、前段ゲ-ト線と重畳して形成することができる。一方、色表示を実現するためには、各画素PXが三原色primarycolorのうちの一つを固定的に表示するか空間分割、又は、各画素PXが三原色のうちの一つを時間により交互に表示して時間分割、これら三原色の空間的、又は時間的な合成によって所望の色が認識される。三原色の例としては赤色、緑色、青色の組が挙げられる。信号制御部600は、外部のグラフィックス制御器図示せずから入力映像信号R、G、B及びその表示を制御する入力制御信号、例えば、垂直同期信号Vsync、水平同期信号Hsync、メインクロックMCLK、デ-タイネ-ブル信号DEなどの提供を受ける。入力映像信号R、G、Bは2D映像、又は3D映像である。ここで2D映像とは、観察者が表示装置から出力される映像について立体感を認知できない、通常のソ-スデ-タnormalsourcedataを意味する。3D映像とは、観察者が表示装置から出力される映像について立体感を認知できるソ-スデ-タを意味し、例えば、左眼映像lefteyeimageと右眼映像righteyeimageがある。信号制御部600は、例えば入力映像信号R、G、Bと入力制御信号に基づいて映像信号R、G、Bを表示板組立体300の動作条件に合うように適切に処理して得られる映像デ-タDATと、デ-タ制御信号CONT2と、をデ-タ駆動部500に提供する。ここで映像信号R、G、Bの処理は、表示板組立体300の画素配列に合わせて映像デ-タR、G、Bを再配列する動作を含む。また、信号制御部600は少なくとも一つのゲ-ト制御信号CONT1をゲ-ト駆動部400に提供する。例えば、ゲ-ト制御信号CONT1は、走査開始を指示する少なくとも一つの走査開始信号STV1、STV2、ゲ-トオン電圧Vonの出力時間を制御する少なくとも一つのクロック制御信号CPV1~CPV4を含む。その他にも、ゲ-ト制御信号CONT1は、ゲ-トオン電圧Vonの持続時間を限定する少なくとも一つのクロックイネ-ブル信号、及び少なくとも一つのクロック信号などを含むことができる。デ-タ制御信号CONT2は、一群の画素に対するデ-タの伝送の開始を報知する水平同期開始信号と、デ-タ線D1~Dmに当該デ-タ電圧の印加を指示するロ-ド信号及びデ-タクロック信号を含む。デ-タ制御信号CONT2は、また、共通電圧に対するデ-タ電圧の極性以下、共通電圧に対するデ-タ電圧の極性を略してデ-タ電圧の極性というを反転させる反転信号を含むことができる。デ-タ制御信号CONT2により、デ-タ駆動部500は一行の画素に対する映像デ-タDAT集合を受信し、階調電圧生成部800からの階調電圧のうちの各映像デ-タDATに対応する階調電圧を選択することができる。デ-タ駆動部500は映像デ-タDATを当該デ-タ電圧に変換した後、これを当該デ-タ線D1~Dmに印加することができる。ゲ-ト駆動部400は信号制御部600によってゲ-ト電圧Vgを印加し、ゲ-ト電圧Vgは、ゲ-トオン電圧Von又はゲ-トオフ電圧Voffの2値をとる。ゲ-トオン電圧Vonがゲ-ト線G1~Gnに印加されると、ゲ-ト線G1~Gnに接続されたスイッチング素子が導通し、デ-タ線D1~Dmに印加されたデ-タ電圧Vdが導通したスイッチング素子を通じて当該画素に印加される。画素に印加されたデ-タ電圧Vdと共通電圧との差は画素電圧として現れる。例えば、液晶表示装置の場合、液晶分子は画素電圧の大きさによってその配列を異ならせ、これによって液晶層を通過する光の偏光が変化する。このような偏光の変化は表示板に付着した偏光子によって光の透過率の変化として現れる。このようなゲ-ト駆動部400、デ-タ駆動部500、信号制御部600、及び階調電圧生成部800の各々は、少なくとも一つの集積回路チップの形態で表示板組立体300の上に直接装着されるか、フレキシブル印刷回路フィルム図示せずの上に装着されて、TCPtapecarrierpackageの形態で表示板組立体300に付着されるか、別途の印刷回路基板図示せずの上に装着される。また、ゲ-ト駆動部400、デ-タ駆動部500、信号制御部600、及び階調電圧生成部800は単一チップに集積でき、この場合、これらのうちの少なくとも一つ又はこれらを構成する少なくとも一つの回路素子が単一チップの外側にあり得る。図2を参照すると、ゲ-ト駆動部400は、少なくとも一つのシフトレジスタ410、少なくとも一つの論理積素子ANDゲ-ト420、少なくとも一つのレベルシフタ430、及び少なくとも一つのバッファ440を含む。ここでシフトレジスタ410は論理積素子420を含む場合もある。ゲ-ト駆動部400は種々の回路素子が具現されている少なくとも一つの集積回路チップを含み、このようなゲ-ト集積回路チップは、ゲ-ト駆動部の種々の回路素子が表示板組立体に個別に集積されている場合と比較してゲ-ト駆動部のサイズが小さいので、小さい幅を有するスリムベ-ゼルslimbezelを有する表示装置に適用できる。例えば、ゲ-ト集積回路チップを含む表示装置のスリムベ-ゼルの幅は10mm以下にできるのに対して、表示板組立体にゲ-ト駆動部の種々の回路素子が個別に集積されている表示装置のベ-ゼルの幅は通常、10mm以上である。ここでベ-ゼルとは、表示板組立体を囲んで固定する枠、即ち、上部及び下部シャ-シchassisを意味する。シフトレジスタ410は信号制御部600からの走査開始信号STV1、STV2及びクロック制御信号CPV1~CPV4に基づいてタ-ンオンし、パルス幅などの特性が適切に制御されたパルス信号を出力する。複数のシフトレジスタ410は、二つの走査開始信号のいずれかに基づいて互いに独立的に駆動され、さらに、各々の走査開始信号に対応して互いに独立的に発生する二つのクロック制御信号のいずれかにより駆動される。例えば、2n-1番目シフトレジスタSR1、SR3、SR5、SR7は第1走査開始信号STV1に基づいて駆動され、2n番目シフトレジスタSR2、SR4、SR6、SR8は第2走査開始信号STV2に基づいて駆動されるnは自然数。二つの走査開始信号のタイミングは互いに独立的であり得例えば、後述の図3参照、これによってゲ-トオン電圧Vonのタイミングが適切に調節でき、ゲ-トオン電圧Vonの最適のタイミングが設計できる。さらに、一つの走査開始信号に対応する二つのクロック制御信号のタイミングは互いに独立的であり得、これによってゲ-トオン電圧Vonのタイミングが重畳して設計でき例えば、後述の図4参照、充電時間の確保によって表示装置の画質が改善される。その他にも、複数のシフトレジスタ410は互いに独立的に駆動される走査開始信号を三つ以上含むことができ例えば、後述の図10参照、一つの走査開始信号に対応して独立的に発生するクロック制御信号は三つ以上であり得る。シフトレジスタ410は走査開始信号に対する入力端子と出力端子を二対以上含むことができる。クロック制御信号CPV1~CPV4とシフトレジスタ410からの出力信号Oは論理積素子420に入力される。論理積素子420からの出力信号はレベルシフタ430に入力される。レベルシフタ430は入力信号を、スイッチング素子をオン又はオフできる電圧レベルを有する信号に変換する。レベルシフタ430からの出力信号はバッファ440に入力される。バッファ440はゲ-ト線G1~Gnを適切に駆動するように入力信号をバッファリングbufferingする。バッファ440からの出力信号はゲ-ト線G1~Gnに入力される。図3を参照すると、第1走査開始信号STV1がハイレベルである区間内のいずれかのタイミングで、第1クロック制御信号CPV1と第2クロック制御信号CPV2がハイレベルになる。第1クロック制御信号CPV1と第2クロック制御信号CPV2のタイミングは互いに独立的であり得る。例えば、第1クロック制御信号CPV1の上昇タイミングと第2クロック制御信号CPV2の上昇タイミングとの間隔及び順序は、第1走査開始信号STV1がハイレベルである区間内で適切に調節可能である。4n-3番目ゲ-ト線のゲ-トオン電圧Vonは第1クロック制御信号CPV1に同期化されており、4n-1番目ゲ-ト線のゲ-トオン電圧Vonは第2クロック制御信号CPV2に同期化されているnは自然数。例えば、第1ゲ-ト線G1のゲ-トオン電圧Vonは第1クロック制御信号CPV1の一番目のパルスに同期されており、第3ゲ-ト線G3のゲ-トオン電圧Vonは第2クロック制御信号CPV2の一番目のパルスに同期化されている。第2走査開始信号STV2がハイレベルである区間内のいずれかのタイミングで、第3クロック制御信号CPV3と第4クロック制御信号CPV4がハイレベルになる。第2走査開始信号STV2のタイミングは第1走査開始信号STV1のタイミングと独立的であり得る。第3クロック制御信号CPV3と第4クロック制御信号CPV4のタイミングは互いに独立的であり得る。例えば、第3クロック制御信号CPV3の上昇タイミングと第4クロック制御信号CPV4の上昇タイミングとの間隔及び順序は第2走査開始信号STV2がハイレベルである区間内で適切に調節可能である。4n-2番目ゲ-ト線のゲ-トオン電圧Vonは第3クロック制御信号CPV3に同期化されており、4n番目ゲ-ト線のゲ-トオン電圧Vonは第4クロック制御信号CPV4に同期化されているnは自然数。例えば、第2ゲ-ト線G2のゲ-トオン電圧Vonは第3クロック制御信号CPV3の三番目パルスに同期化されており、第4ゲ-ト線G4のゲ-トオン電圧Vonは第4クロック制御信号CPV4の三番目パルスに同期化されている。図4を参照すると、二つのゲ-ト線、例えば、G1第4n-3番目ゲ-ト線とG3第4n-1番目ゲ-ト線、のゲ-トオン電圧が互いに重畳し、このようなゲ-トオン電圧の重畳は240Hz又は480Hzのような高い駆動周波数を有する表示装置の充電時間を増加させることによって、表示装置の画質を改善できる。図3での信号波形図とは異なって、図4では第1走査開始信号STV1ハイレベルである区間内に発生した第1クロック制御信号CPV1の一番目のパルスと第2クロック制御信号CPV2の一番目のパルスとが重畳し、これによって4n-3番目ゲ-ト線のゲ-トオン電圧Vonと4n-1番目ゲ-ト線のゲ-トオン電圧Vonとが重畳するnは自然数。また、第2走査開始信号STV2がハイレベルである区間内に発生した第3クロック制御信号CPV3の三番目パルスと第4クロック制御信号CPV4の三番目パルスとが重畳し、これによって4n-2番目ゲ-ト線のゲ-トオン電圧Vonと4n番目ゲ-ト線のゲ-トオン電圧Vonとが重畳するnは自然数。例えば、第一ゲ-ト線G1に印加されるゲ-トオン電圧Vonと第3ゲ-ト線G3に印加されるゲ-トオン電圧Vonとが重畳し、第3ゲ-ト線G3に印加されるゲ-トオン電圧Vonと第5ゲ-ト線G5に印加されるゲ-トオン電圧Vonとが重畳し、第5ゲ-ト線G5に印加されるゲ-トオン電圧Vonと第7ゲ-ト線G7に印加されるゲ-トオン電圧Vonとが重畳する。また、第2ゲ-ト線G2に印加されるゲ-トオン電圧Vonと第4ゲ-ト線G4に印加されるゲ-トオン電圧Vonとが重畳し、第4ゲ-ト線G4に印加されるゲ-トオン電圧Vonと第6ゲ-ト線G6に印加されるゲ-トオン電圧Vonとが重畳し、第6ゲ-ト線G6に印加されるゲ-トオン電圧Vonと第8ゲ-ト線G8に印加されるゲ-トオン電圧Vonとが重畳する。図5は、本発明の一実施形態による液晶表示装置と、これに適用されるゲ-ト駆動部の信号波形を示す図面である。図5を参照すると、液晶表示装置は、ゲ-ト線G1~Gn、電荷共有線chargesharinglineCS1~CSn、及びデ-タ線D1~Dmを含む信号線と、これに接続されている複数の画素PXを含む。複数の画素PXは第1副画素電極PXaと第2副画素電極PXbを含む。画素PXは、第1スイッチング素子Qa、第2スイッチング素子Qb、第3スイッチング素子Qc、及び変換キャパシタCstd、transformation_capacitorを含む。第1スイッチング素子Qa、第2スイッチング素子Qb、及び第3スイッチング素子Qcは、薄膜トランジスタのような三端子素子である。第1スイッチング素子Qaは、ゲ-ト線G1~Gnに接続されている制御端子、デ-タ線D1~Dmに接続されている入力端子、そして第1副画素電極PXaに接続されている出力端子を含む。第2スイッチング素子Qbは、ゲ-ト線G1~Gnに接続されている制御端子、デ-タ線D1~Dmに接続されている入力端子、そして第2副画素電極PXbに接続されている出力端子を含む。第1スイッチング素子Qaの制御端子と第2スイッチング素子Qbの制御端子とは同一のゲ-ト線に接続されており、第1スイッチング素子Qaの入力端子と第2スイッチング素子Qbの入力端子とは同一のデ-タ線に接続されている。第3スイッチング素子Qcは、電荷共有線CS1~CSnに接続されている制御端子、第2副画素電極PXbに接続されている入力端子、そして変換キャパシタCstdに接続されている出力端子を含む。変換キャパシタCstdの両端子は各々第3スイッチング素子Qcの出力端子と共通電圧Vcomに接続されている。第1液晶キャパシタの両端子は第1副画素電極PXaと共通電圧Vcomに接続されており、第2液晶キャパシタの両端子は第2副画素電極PXbと共通電圧Vcomに接続されている。ゲ-ト線G1~Gnにゲ-トオン電圧Vonが印加されると、ゲ-ト線G1~Gnに接続されている第1スイッチング素子Qa及び第2スイッチング素子Qbが導通する。そのために、導通した第1スイッチング素子Qa及び第2スイッチング素子Qbを通じて、同一のデ-タ電圧Vdが第1副画素電極PXa及び第2副画素電極PXbに印加されるので、第1液晶キャパシタに充電される電圧と第2液晶キャパシタに充電される電圧とは互いに同一である。ゲ-ト線G1~Gnにゲ-トオン電圧Vonが印加される時、電荷共有線CS1~CSnにはゲ-トオフ電圧Voffが印加される。ゲ-ト線G1~Gnにゲ-トオフ電圧Voffが印加され、電荷共有線CS1~CSnにゲ-トオン電圧Vonが印加されると、ゲ-ト線G1~Gnに接続されている第1スイッチング素子Qaと第2スイッチング素子Qbは遮断され、第3スイッチング素子Qcは導通する。従ってその場合、第2スイッチング素子Qbを通じて、第2副画素電極Qbに充電されている電荷の一部が変換キャパシタCstdに移動し、第2液晶キャパシタに充電されている電圧は下降する。このように第1キャパシタの充電電圧と第2液晶キャパシタの充電電圧とを互いに異なるようにすることによって、液晶表示装置の側面視認性が改善できる。図5の液晶表示装置に適用されるゲ-ト駆動部400は、図2に示すような種々の回路素子が具現されている少なくとも一つの集積回路チップを含み、このようなゲ-ト集積回路チップは、ゲ-ト駆動部の種々の回路素子が表示板組立体に集積されている場合よりゲ-ト駆動部のサイズが小さいので、小さい幅を有するスリムベ-ゼルを有する表示装置に適用できる。例えば、ゲ-ト集積回路チップを含む表示装置のスリムベ-ゼルの幅は10mm以下とすることができるが、表示板組立体にゲ-ト駆動部の種々の回路素子が個別に集積されている表示装置のベ-ゼルの幅は10mm以下とするのは一般的に困難である。図6は、本発明の一実施形態によるゲ-ト駆動部の信号波形を示す図面である。図6の信号波形図は120Hz又は240Hzのようなフレ-ム周波数frame_frequencyを有する図5の液晶表示装置に適用でき、図2のゲ-ト駆動部にも適用できる。図6を参照すると、第1走査開始信号STV1と第2走査開始信号STV2のタイミングは互いに独立的であり、そのためにゲ-ト線G1~Gnに印加されるゲ-トオン電圧Vonのタイミングと電荷共有線CS1~CSnに印加されるゲ-トオン電圧Vonのタイミングが適切に調節でき、ゲ-トオン電圧Vonの最適のタイミングが設計できる。ここで電荷共有線CS1~CSnに印加されるゲ-トオン電圧Vonのタイミングは放電タイミングdischargingtimingを意味する。また、一つの走査開始信号に対応する二つのクロック制御信号のタイミングは互いに独立的であり得、これによってゲ-トオン電圧Vonのタイミングが重畳して設計でき、充電時間の確保によって表示装置の画質が改善できる。第1走査開始信号STV1に対応して第1クロック制御信号CPV1と第2クロック制御信号CPV2が発生し、第1クロック制御信号CPV1と第2クロック制御信号CPV2は互いに独立的にゲ-ト線G1~Gnに印加されるゲ-トオン電圧Vonを制御する。第2走査開始信号STV2に対応して第3クロック制御信号CPV3と第4クロック制御信号CPV4が発生し、第3クロック制御信号CPV3と第4クロック制御信号CPV4は各々電荷共有線CS1~CSnに印加されるゲ-トオン電圧Vonを制御する。図7は、本発明の一実施形態による液晶表示装置と、これに適用されるゲ-ト駆動部の信号波形を示す図面である。図7に示されている液晶表示装置における一つの画素PXに対する等価回路は、図5に示されている液晶表示装置における一つの画素PXに対する等価回路と同一である。例えば、図7に示されている液晶表示装置において、第1副画素電極PXa、第2副画素電極PXb、第1スイッチング素子Qa、第2スイッチング素子Qb、第3スイッチング素子Qc、変換キャパシタCstd、第1液晶キャパシタ、及び第2液晶キャパシタの接続関係は、図5に示されている回路素子の接続関係と同一である。しかし、図7に示されている液晶表示装置と図5に示されている液晶表示装置は、デ-タ線の個数が互いに異なり、そのために隣接した画素列とデ-タ線の接続関係が互いに異なる。例えば、図7に示されている液晶表示装置のデ-タ線の個数は、図5に示されている液晶表示装置のデ-タ線の個数の2倍である。また、第2行の第1列に位置した画素PXと、第1行の第2列に位置した画素とは、図5では同一のデ-タ線D2に接続されているが、図7では互いに異なるデ-タ線D2、D3に接続されている。ゲ-トオン電圧Vonは2n-1番目ゲ-ト線と2n番目ゲ-ト線に同時に印加され、2n-1番目ゲ-ト線に接続されている第1スイッチング素子Qaと第2スイッチング素子Qb、そして2n番目ゲ-ト線に接続されている第1スイッチング素子Qaと第2スイッチング素子Qbが全て同時に導通するnは自然数。これによって、2n-1番目デ-タ線と2n番目デ-タ線に各々第1デ-タ電圧と第2デ-タ電圧が同時に印加されるので、2n-1番目ゲ-ト線に接続されている第1スイッチング素子Qaと第2スイッチング素子Qbを通じて第1デ-タ電圧が2n-1番目列の第1副画素電極PXaと第2副画素電極PXbに印加される時点と、2n番目ゲ-ト線に接続されている第1スイッチング素子Qaと第2スイッチング素子Qbを通じて第2デ-タ電圧が2n番目列の第1副画素電極PXaと第2副画素電極PXbに印加される時点とが、全て同一であるnは自然数。また、第1副画素電極PXaと第2副画素電極PXbには同一のデ-タ電圧が印加されるので、第1液晶キャパシタに充電される電圧と第2液晶キャパシタに充電される電圧は互いに同一である。ゲ-ト線G1~Gnにゲ-トオン電圧Vonが印加される時、電荷共有線CS1~CSnにはゲ-トオフ電圧Voffが印加される。ゲ-ト線G1~Gnにゲ-トオフ電圧Voffが印加され、電荷共有線CS1~CSnにゲ-トオン電圧Vonが印加されると、ゲ-ト線G1~Gnに接続されている第1スイッチング素子Qaと第2スイッチング素子Qbは遮断され、第3スイッチング素子Qcは導通する。これによって、第2スイッチング素子Qbを通じて、第2副画素電極Qbに充電されている電荷の一部が変換キャパシタCstdに移動し、第2液晶キャパシタに充電されている電圧は下降する。ここで、2n-1番目電荷共有線と2n番目電荷共有線にはゲ-トオン電圧Vonが同時に印加され、2n-1番目列の第2キャパシタと2n番目列の第2キャパシタは同時に充電されている電圧が下降するnは自然数。このように第1キャパシタの充電電圧と第2液晶キャパシタの充電電圧を互いに異なるようにすることによって、液晶表示装置の側面視認性が改善できる。図7の液晶表示装置に適用されるゲ-ト駆動部400は、図2に示すような種々の回路素子が具現されている少なくとも一つの集積回路チップを含み、このようなゲ-ト集積回路チップはゲ-ト駆動部の種々の回路素子が表示板組立体に個別に集積されている場合よりゲ-ト駆動部のサイズが小さいので、小さい幅を有するスリムベ-ゼルを有する表示装置に適用できる。例えば、ゲ-ト集積回路チップを含む表示装置のスリムベ-ゼルの幅は10mm以下にできるのに対して、表示板組立体にゲ-ト駆動部の種々の回路素子が個別に集積されている表示装置のベ-ゼルの幅は通常、10mm以下とするのが困難である。図8は、本発明の一実施形態によるゲ-ト駆動部の信号波形を示す図面である。図8の信号波形図は240Hz又は480Hzのようなフレ-ム周波数を有する図7の液晶表示装置に適用でき、図2のゲ-ト駆動部にも適用できる。図8を参照すると、第1走査開始信号STV1と第2走査開始信号STV2のタイミングは互いに独立的であり、これによってゲ-ト線G1~Gnに印加されるゲ-トオン電圧Vonのタイミングと電荷共有線CS1~CSnに印加されるゲ-トオン電圧Vonのタイミングが適切に調節でき、ゲ-トオン電圧Vonの最適のタイミングが設計できる。ここで、電荷共有線CS1~CSnに印加されるゲ-トオン電圧Vonのタイミングは放電タイミングを意味する。第1走査開始信号STV1に対応して第1クロック制御信号CPV1と第2クロック制御信号CPV2が同時に発生し、2n-1番目ゲ-ト線と2n番目ゲ-ト線にゲ-トオン電圧Vonが同時に印加されるnは自然数。第2走査開始信号STV2に対応して第3クロック制御信号CPV3と第4クロック制御信号CPV4が同時に発生し、2n-1番目電荷共有線と2n番目電荷共有線にゲ-トオン電圧Vonが同時に印加されるnは自然数。図9は、本発明の一実施形態による液晶表示装置と、これに適用されるゲ-ト駆動部の信号波形を示す図面である。図9に示されている液晶表示装置は図5に示されている液晶表示装置と同一である。例えば、図9に示されている液晶表示装置において、第1副画素電極PXa、第2副画素電極PXb、第1スイッチング素子Qa、第2スイッチング素子Qb、第3スイッチング素子Qc、変換キャパシタCstd、第1液晶キャパシタ、第2液晶キャパシタ、ゲ-ト線G1~Gn、デ-タ線D1~Dm、及び電荷共有線CS1~CS2の接続関係は、図5に示されている回路素子の接続関係と同一である。しかし、図9に示されているゲ-ト駆動部の信号波形は、図7に示されているゲ-ト駆動部の信号波形と同一であるので、図8の信号波形図が図9の液晶表示装置に適用できる。例えば、2n-1番目ゲ-ト線と2n番目ゲ-ト線にゲ-トオン電圧Vonが同時に印加されるので、2n-1番目副画素電極PXa、PXbに印加されるデ-タ電圧と2n番目副画素電極PXa、PXbに印加されるデ-タ電圧は同一である。また、図9の液晶表示装置には図2のゲ-ト駆動部が適用できる。図9の液晶表示装置とゲ-ト駆動部の信号波形は、3D映像の駆動に適用できる。例えば、図9の液晶表示装置が図2のゲ-ト駆動部を含み、120Hzのフレ-ム周波数を有する2D映像又は3D映像を出力する時、3D映像の出力のために図9のゲ-ト駆動部の信号波形が適用され、一般的な2D映像の出力のために図5のゲ-ト駆動部の信号波形が適用される。これによって、図2のゲ-ト駆動部に入力される走査開始信号とクロック制御信号のタイミング及びパルスの幅を適切に調節することによって、自由に2D映像と3D映像の駆動が変換可能である。図10は、本発明の一実施形態によるゲ-ト駆動部のブロック図であり、図11は、本発明の一実施形態によるゲ-ト駆動部の信号波形を示す図面である。図10のゲ-ト駆動部のシフトレジスタ410、論理積素子420、レベルシフタ430、及びバッファ440は図2のゲ-ト駆動部の素子と同一であるが、図10のゲ-ト駆動部の素子の接続関係は図2のゲ-ト駆動部の素子の接続関係とは互いに異なる。図10のゲ-ト駆動部において、複数のシフトレジスタ410は三つの走査開始信号のいずれかに基づいて独立的に駆動され、さらに、各々の走査開始信号に対応して互いに独立的に発生する二つのクロック制御信号のいずれかにより駆動される。例えば、3n-1番目シフトレジスタSR1、SR4は第1走査開始信号STV1に基づいて駆動され、3n-1番目シフトレジスタSR2、SR5は第2走査開始信号STV2に基づいて駆動され、3n番目シフトレジスタSR3、SR6は第3走査開始信号STV3に基づいて駆動されるnは自然数。三つの走査開始信号のタイミングは互いに独立的であり得例えば、後述の図11参照、これによってゲ-トオン電圧Vonのタイミングが適切に調節でき、ゲ-トオン電圧Vonの最適のタイミングが設計できる。また、一つの走査開始信号に対応する二つのクロック制御信号のタイミングは互いに独立的であり得、これによってゲ-トオン電圧Vonのタイミングが重畳して設計でき、充電時間の確保によって表示装置の画質が改善できる。その他にも、一つの走査開始信号に対応して独立的に発生するクロック制御信号は三つ以上であり得る。図11を参照すると、第1走査開始信号STV1がハイレベルである区間内に、第1クロック制御信号CPV1と第2クロック制御信号CPV2がハイレベルになる。第1クロック制御信号CPV1と第2クロック制御信号CPV2のタイミングは互いに独立的である。例えば、第1クロック制御信号CPV1の上昇タイミングと第2クロック制御信号CPV2の上昇タイミングとの間隔及び順序は、第1走査開始信号STV1がハイレベルである区間内で適切に調節可能である。6n-5番目ゲ-ト線のゲ-トオン電圧Vonは第1クロック制御信号CPV1に同期化されており、6n-4番目ゲ-ト線のゲ-トオン電圧Vonは第2クロック制御信号CPV2に同期化されているnは自然数。第2走査開始信号STV2がハイレベルである区間内に、第3クロック制御信号CPV3と第4クロック制御信号CPV4がハイレベルになる。第3クロック制御信号CPV3と第4クロック制御信号CPV4のタイミングは互いに独立的であり得る。例えば、第3クロック制御信号CPV3の上昇タイミングと第4クロック制御信号CPV4の上昇タイミングとの間隔及び順序は、第2走査開始信号STV2がハイレベルである区間内で適切に調節可能である。6n-3番目ゲ-ト線のゲ-トオン電圧Vonは第3クロック制御信号CPV3に同期化されており、6n-2番目ゲ-ト線のゲ-トオン電圧Vonは第4クロック制御信号CPV4に同期化されているnは自然数。第3走査開始信号STV3がハイレベルである区間内に、第5クロック制御信号CPV5と第6クロック制御信号CPV6がハイレベルになる。第5クロック制御信号CPV5と第6クロック制御信号CPV6のタイミングは互いに独立的であり得る。例えば、第5クロック制御信号CPV5の上昇タイミングと第6クロック制御信号CPV6の上昇タイミングとの間隔及び順序は、第3走査開始信号STV3がハイレベルである区間内で適切に調節可能である。6n-1番目ゲ-ト線のゲ-トオン電圧Vonは第5クロック制御信号CPV5に同期化されており、6n番目ゲ-ト線のゲ-トオン電圧Vonは第6クロック制御信号CPV6に同期化されているnは自然数。図12は、本発明の一実施形態によるゲ-ト駆動部のブロック図であり、図13は本発明の一実施形態によるゲ-ト駆動部の信号波形を示す図面である。図12のゲ-ト駆動部のシフトレジスタ410、論理積素子420、レベルシフタ430、及びバッファ440は、図2のゲ-ト駆動部の素子と同一であるが、図12のゲ-ト駆動部の素子の接続関係は、図2のゲ-ト駆動部の素子の接続関係とは互いに異なる。図12のゲ-ト駆動部において、複数のシフトレジスタ410は二つの走査開始信号のいずれかに基づいて独立的に駆動され、一つの走査開始信号に対応して二つのクロック制御信号が独立的に発生する。しかし、第1走査開始信号STV1に基づいて駆動されるシフトレジスタ410は、最初のシフトレジスタSR1からn/2-1番目シフトレジスタSRn/2-1であり、第2走査開始信号STV2に基づいて、駆動されるシフトレジスタ410はn/2番目シフトレジスタSRn/2からn番目シフトレジスタSRnであるnは偶数。その他にも、複数のシフトレジスタ410は三つ以上の走査開始信号に基づいて独立的に駆動でき、この場合、シフトレジスタは三つ以上のシフトレジスタ群に分離されて、独立的に駆動できる。二つの走査開始信号のタイミングは互いに独立的であり得、これによってゲ-トオン電圧Vonのタイミングが適切に調節でき、ゲ-トオン電圧Vonの最適のタイミングが設計できる。また、一つの走査開始信号に対応する二つのクロック制御信号のタイミングは互いに独立的であり得、これによってゲ-トオン電圧Vonのタイミングが重畳して設計でき、充電時間の確保によって表示装置の画質が改善できる。図13を参照すると、第1走査開始信号STV1がハイレベルである区間内に、第1クロック制御信号CPV1と第2クロック制御信号CPV2がハイレベルになる。第1クロック制御信号CPV1と第2クロック制御信号CPV2のタイミングは互いに独立的であり得る。例えば、第1クロック制御信号CPV1の上昇タイミングと第2クロック制御信号CPV2の上昇タイミングとの間隔及び順序は、第1走査開始信号STV1がハイレベルである区間内で適切に調節可能である。第1ゲ-ト線G1からn/2-1番目ゲ-ト線Gn/2-1までのゲ-ト線中、奇数ゲ-ト線のゲ-トオン電圧Vonは第1クロック制御信号CPV1に同期化されており、偶数ゲ-ト線のゲ-トオン電圧Vonは第2クロック制御信号CPV2に同期化されているnは偶数。第2走査開始信号STV2がハイレベルである区間内に、第3クロック制御信号CPV3と第4クロック制御信号CPV4がハイレベルになる。第3クロック制御信号CPV3と第4クロック制御信号CPV4のタイミングは互いに独立的であり得る。例えば、第3クロック制御信号CPV3の上昇タイミングと第4クロック制御信号CPV4の上昇タイミングとの間隔及び順序は、第2走査開始信号STV2がハイレベルである区間内で適切に調節可能である。n/2番目ゲ-ト線Gn/2からn番目ゲ-ト線Gnまでのゲ-ト線中、奇数ゲ-ト線のゲ-トオン電圧Vonは第1クロック制御信号CPV1に同期化されており、偶数ゲ-ト線のゲ-トオン電圧Vonは第2クロック制御信号CPV2に同期化されているnは偶数。以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、次の請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。