"基板の上に形成された第1伝導型の第1半導体層および第2伝導型の第2半導体層と、対象とする光を吸収する範囲のバンドギャップエネルギーの半導体から構成され、前記第1半導体層および前記第2半導体層の間に挟まれた領域で前記第1半導体層の前記基板側に接して形成された光吸収層と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて前記光吸収層の前記基板側に接して形成された上部クラッド層と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて前記上部クラッド層の前記基板側に接して形成されたコア層と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて前記コア層の前記基板側に接して形成された下部クラッド層とを備え、前記コア層および前記上部クラッド層の不純物濃度は、前記第1半導体層と前記第2半導体層との間への電圧印加により、少なくとも一部の前記コア層および前記上部クラッド層が空乏化する範囲とされていることを特徴とするフォトダイオード。請求項1記載のフォトダイオードにおいて、前記第2半導体層の上に前記下部クラッド層が形成されていることを特徴とするフォトダイオード。請求項1記載のフォトダイオードにおいて、前記下部クラッド層が、前記第2半導体層であることを特徴するフォトダイオード。請求項1~3のいずれか1項に記載のフォトダイオードにおいて、前記下部クラッド層,前記コア層,前記上部クラッド層,前記光吸収層,および前記第1半導体層からなり、前記基板から突出したメサ領域を有し、前記メサ領域は、前記第1半導体層および前記光吸収層のある受光領域と、前記第1半導体層および前記光吸収層のない光導波領域とを備え、前記受光領域の前記メサ領域の前記第1半導体層の上に形成された第1電極と、前記受光領域の前記メサ領域以外の前記第2半導体層上に形成された第2電極とを有することを特徴するフォトダイオード。請求項1~4のいずれか1項に記載のフォトダイオードにおいて、前記第1伝導型は、p型であることを特徴とするフォトダイオード。以上述べたように、p型半導体層、光吸収層およびn型半導体層からなるpin型フォトダイオードを半導体導波路上に積層した従来の装荷型フォトダイオードでは、空乏層厚が、ほぼ光吸収層厚で決定されるため、キャリア走行時間が大きくならない範囲でしか広げることができず、素子面積を維持したまま応答速度を向上させることが困難であるという問題があった。また、従来の装荷型フォトダイオード構造で、光吸収層とn型半導体層の間に光吸収を起こさない電子走行層を配置することによって空乏層幅を広げ、応答速度を向上させようとすると、電子走行層を厚くした分、導波路と光吸収層の間隔が大きくなるため、十分な光結合が得られず、受光感度が落ちてしまうという問題があった。本発明は、以上のような問題点を解消するためになされたものであり、耐入力性および受光感度などを低下させることなく装荷型フォトダイオードの応答速度を向上させることを目的とする。本発明に係るフォトダイオードは、基板の上に形成された第1伝導型の第1半導体層および第2伝導型の第2半導体層と、対象とする光を吸収する範囲のバンドギャップエネルギーの半導体から構成され、第1半導体層および第2半導体層の間に挟まれた領域で第1半導体層の基板側に接して形成された光吸収層と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて光吸収層の基板側に接して形成された上部クラッド層と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて上部クラッド層の基板側に接して形成されたコア層と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されてコア層の基板側に接して形成された下部クラッド層とを備え、コア層および上部クラッド層の不純物濃度は、第1半導体層と第2半導体層との間への電圧印加により、少なくとも一部のコア層および上部クラッド層が空乏化する範囲とされている。上記フォトダイオードにおいて、第2半導体層の上に下部クラッド層が形成されているようにしてもよい。また、下部クラッド層が、第2半導体層であるようにしてもよい。上記フォトダイオードにおいて、下部クラッド層,コア層,上部クラッド層,光吸収層,および第1半導体層からなり、基板から突出したメサ領域を有し、メサ領域は、第1半導体層および光吸収層のある受光領域と、第1半導体層および光吸収層のない光導波領域とを備え、受光領域のメサ領域の第1半導体層の上に形成された第1電極と、受光領域のメサ領域以外の第2半導体層上に形成された第2電極とを有するようにしてもよい。上記フォトダイオードにおいて、第1伝導型は、p型であればよい。以上説明したように、本発明によれば、第1半導体層および第2半導体層の間に配置したコア層および上部クラッド層の不純物濃度を、第1半導体層と第2半導体層との間への電圧印加により少なくとも一部のコア層および上部クラッド層が空乏化する範囲としたので、耐入力性および受光感度などを低下させることなく装荷型フォトダイオードの応答速度を向上させことができるという優れた効果が得られる。以下、本発明の実施の形態について図を参照して説明する。実施の形態1はじめに、本発明の実施の形態1におけるフォトダイオードについて、図1Aおよび図1Bを用いて説明する。図1Aおよび図1Bは、本発明の実施の形態1におけるフォトダイオードの構成を示す断面図である。図1Aは、光が導波する方向に垂直な面の断面を示し、図1Bは、光が導波する方向に平行な面の断面を示している。このフォトダイオードは、まず、基板101の上に形成された第1伝導型の第1半導体層102および第2伝導型の第2半導体層103と、対象とする光を吸収する範囲のバンドギャップエネルギーの半導体から構成され、第1半導体層102および第2半導体層103の間に挟まれた領域で第1半導体層102の基板101側に接して形成された光吸収層104とを備える。また、このフォトダイオードは、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて光吸収層104の基板101側に接して形成された上部クラッド層105と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて上部クラッド層105の基板101側に接して形成されたコア層106と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されてコア層106の基板101側に接して形成された下部クラッド層107とを備える。なお、上部クラッド層105および下部クラッド層107の屈折率に比較して、コア層106の屈折率は、大きいものとしている。また、このフォトダイオードにおいて、コア層106および上部クラッド層105の不純物導入量は、第1半導体層102と第2半導体層103との間への電圧印加により、光吸収層104が形成されている領域におけるコア層106および上部クラッド層105の少なくとも一部が空乏化する範囲とされている。例えば、1×1016cm3以下の不純物導入量であれば、層のほぼ全体が空乏化する。当然ではあるが、ノンドープとするなど不純物濃度不純物導入量を実質的に0とすれば、完全に空乏化させることができる。本実施の形態では、光吸収層104が形成されている受光領域123において、下部クラッド層107,コア層106,上部クラッド層105,および光吸収層104が、第1半導体層102と第2半導体層103とに挟まれている。なお、第2半導体層103は、この全域に不純物が導入されて第2伝導型とされていてもよく、また、少なくとも受光領域123において不純物が導入されて第2伝導型とされていてもよい。例えば、基板101は、半絶縁性のInGaPからなる半導体基板であればよい。また、第1半導体層102は、n型のInPから構成され、第2半導体層103は、p型のInGaPから構成されていればよい。この場合、上述した第1伝導型がn型となり、第2伝導型がp型となる。また、上部クラッド層105、コア層106、および下部クラッド層107は、ノンドープのInGaAsPから構成されていればよい。ここで、コア層106の屈折率が、上部クラッド層105および下部クラッド層107の屈折率より大きくなるよう、各層のInGaAsPの組成が調整されていればよい。また、光吸収層104は、ノンドープのInGaAsより構成されていればよい。ここで、製造方法について簡単に説明する。まず、半絶縁性のInGaPからなる基板101の上に、p型のInGaP層第2半導体層103、ノンドープのInGaAsP層下部クラッド層107、ノンドープのInGaAsP層コア層106、ノンドープのInGaAsP層上部クラッド層105、ノンドープのInGaAs層光吸収層104、n型のInP層第1半導体層102をエピタキシャル成長により順次積層する。これらは、よく知られたMOVPE法により形成すればよい。また、n型の層は、例えばシリコンを不純物として用い、p型の層は、例えばZnを不純物として用いればよい。次に、公知のリソグラフィー技術およびエッチング技術例えばウエットエッチングにより、n型のInP層およびノンドープのInGaAs層をパターニングし、まず、図1Bに示すように、受光領域123に第1半導体層102および光吸収層104を残す。また、公知のリソグラフィー技術およびエッチング技術例えばウエットエッチングにより、図1Aに示すように、メサ領域121に、下部クラッド層107,コア層106,上部クラッド層105,光吸収層104,および第1半導体層102が積層したメサ構造を形成する。メサ領域121は、第1半導体層102および光吸収層104のある受光領域123と、第1半導体層102および光吸収層104のない光導波領域124とを備える。次に、上述したメサ構造の形成により露出した電極形成領域122の第2半導体層103の上に、第2電極109を形成し、また、第1半導体層102の上に第1電極108を形成する。各電極は、チタン層/白金層/チタン層の3層構造とし、各半導体層にオーミック接続していればよい。また、光導波領域124の導波路端面には、効率的に光を入射するため反射防止膜111を形成する。上述した本実施の形態におけるフォトダイオードは、第1電極108第1半導体層102および第2電極109第2半導体層103の間に逆方向のバイアス電圧を印加すると、ノンドープとされて不純物濃度が低い光吸収層104,上部クラッド層105,コア層106,および下部クラッド層107が空乏化し、動作可能状態となる。この動作状態において、反射防止膜111が形成されている端面より入射され光導波領域124を伝搬してきた光が受光領域123に入射すると、光吸収層104において、電子ホール対が発生し、第1電極108および第2電極109に接続されている外部回路不図示に電流が出力される。このように動作する中で、本実施の形態では、上部クラッド層105、コア層106および下部クラッド層107を空乏化させることにより空乏層幅を大きくとることができるので、素子面積を維持したままCR時定数を低減し、素子を高速で動作させることができる。このように、本実施の形態によれば、耐入力性および受光感度などを低下させることなく応答速度を向上させることができる。以下、具体的な数値例として、光吸収層厚Wa=04μm、走行層厚Wc=04μmに対して接合面積300μm2、シリーズ抵抗20Ω、パッド容量10fFとした場合の実施の形態1におけるフォトダイオードの帯域を計算し、従来のpinフォトダイオードを用いた装荷型フォトダイオードと比較する。なお、走行層は、上部クラッド層105,コア層106,および下部クラッド層107の部分であり、各々の層厚を、01μm,025μm,005μmとしている。また、これらの層における不純物濃度は、例えば、1×1016cm3と低い濃度とし、空乏層がこれらの層に広がる状態としている。まず、この場合、空乏層厚が、光吸収層104と走行層との合計の0.8μmとなるので、接合容量は48fFとなる。従来のpinフォトダイオードを用いた場合には空乏層厚が0.4μmであるので、接合容量は倍の96fFとなる。光吸収層104でのキャリアホール走行時間に対応するf3dB帯域は、f3dB=3.5vh/2πWaとなるので、光吸収層104を構成するInGaAs中のホール速度をvh=5×106cm/sとして、f3dB=70GHzとなる。一方、光吸収層104で発生した正孔が走行層に注入され、Wc=04μm走行した場合のキャリア走行時間に対応するf3dB帯域は、f3dB=2.4vh2πWcの式から、走行層中のホール速度をvh=5×106cm/sとして、f3dB=47.7GHzとなる。全体の走行帯域は、1/f3dB2total=Σ1/f3dB2の関係から、39.4GHzと計算される。これに、CR時定数の影響を加味すると、CR帯域はf3dB=23.7GHzとなる。一方、従来型のpinフォトダイオードを用いた装荷型フォトダイオードでは、同一の光吸収層の層厚に対し、走行帯域が70GHzと大きくなるものの、接合容量が2倍となることに起因してCR時定数を加味したCR帯域はf3dB=18.7GHzと、大幅に小さくなる。これに比べ、本実施の形態におけるフォトダイオードでは、CR帯域が約3割大きい。実施の形態2次に、本発明の実施の形態2について、図2A,図2Bを用いて説明する。図2Aおよび図2Bは、本発明の実施の形態2におけるフォトダイオードの構成を示す断面図である。図2Aは、光が導波する方向に垂直な面の断面を示し、図2Bは、光が導波する方向に平行な面の断面を示している。このフォトダイオードは、まず、基板201の上に形成された第1伝導型の第1半導体層202および第2伝導型の第2半導体層203と、対象とする光を吸収する範囲のバンドギャップエネルギーの半導体から構成され、第1半導体層202および第2半導体層203の間に挟まれた領域で第1半導体層202の基板201側に接して形成された光吸収層204とを備える。また、このフォトダイオードは、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて光吸収層204の基板201側に接して形成された上部クラッド層205と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて上部クラッド層205の基板201側に接して形成されたコア層206と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されてコア層206の基板201側に接して形成された下部クラッド層207とを備える。なお、上部クラッド層205および下部クラッド層207の屈折率に比較して、コア層206の屈折率は、大きいものとしている。また、このフォトダイオードにおいて、コア層206および上部クラッド層205の不純物導入量は、第1半導体層202と第2半導体層203との間への電圧印加により、光吸収層204が形成されている領域における一部のコア層206および上部クラッド層205が空乏化する範囲とされている。本実施の形態では、光吸収層204が形成されている受光領域223において、下部クラッド層207,コア層206,上部クラッド層205,および光吸収層204が、第1半導体層202と第2半導体層203とに挟まれている。なお、第2半導体層203は、この全域に不純物が導入されて第2伝導型とされていてもよく、また、少なくとも受光領域223において不純物が導入されて第2伝導型とされていてもよい。例えば、基板201は、半絶縁性のInPからなる半導体基板であればよい。また、第1半導体層202は、p型のInGaAsから構成され、第2半導体層203は、n型のInPから構成されていればよい。この場合、上述した第1伝導型がp型となり、第2伝導型がn型となる。また、上部クラッド層205および下部クラッド層207は、ノンドープのInPから構成されていればよい。また、コア層206は、この屈折率が上部クラッド層205および下部クラッド層207の屈折率より大きくなるよう、InGaAsPから構成されていればよい。また、光吸収層204は、ノンドープのInGaAsより構成されていればよい。なお、上述では、第2半導体層203および下部クラッド層207を設けているが、下部クラッド層をn型のInPから構成することで、この層を第2半導体層としても機能させ、下部クラッド層が第2半導体層を兼ねるようにしてもよい。ここで、製造方法について簡単に説明する。まず、半絶縁性のInPからなる基板201の上に、n型のInP層第2半導体層203、ノンドープのInP層下部クラッド層207、ノンドープのInGaAsP層コア層206、ノンドープのInP層上部クラッド層205、ノンドープのInGaAs層光吸収層204、p型のInGaAs層第1半導体層202をエピタキシャル成長により順次積層する。これらは、よく知られたMOVPE法により形成すればよい。また、n型の層は、例えばシリコンを不純物として用い、p型の層は、例えばZnを不純物として用いればよい。次に、公知のリソグラフィー技術およびエッチング技術例えばウエットエッチングにより、p型のInGaAs層およびノンドープのInGaAs層をパターニングし、まず、図2Bに示すように、受光領域223に第1半導体層202および光吸収層204を残す。また、公知のリソグラフィー技術およびエッチング技術例えばウエットエッチングにより、図2Aに示すように、メサ領域221に、下部クラッド層207,コア層206,上部クラッド層205,光吸収層204,および第1半導体層202が積層したメサ構造を形成する。メサ領域221は、第1半導体層202および光吸収層204のある受光領域223と第1半導体層202および光吸収層204のない光導波領域224とを備える。次に、上述したメサ構造の形成により露出した電極形成領域222の第2半導体層203の上に、カソード電極第2電極209を形成し、また、第1半導体層202の上にアノード電極第1電極208を形成する。各電極は、チタン層/白金層/チタン層の3層構造とし、各半導体層にオーミック接続していればよい。また、光導波領域224の導波路端面には、効率的に光を入射するため反射防止膜211を形成する。上述した本実施の形態におけるフォトダイオードは、アノード電極208第1半導体層202およびカソード電極209第2半導体層203の間に逆方向のバイアス電圧を印加すると、ノンドープとされて不純物濃度が低い光吸収層204,上部クラッド層205,コア層206,および下部クラッド層207が空乏化し、動作可能状態となる。この動作状態において、反射防止膜211が形成されている端面より入射され光導波領域224を伝搬してきた光が受光領域223に入射すると、光吸収層204において、電子ホール対が発生し、アノード電極208およびカソード電極209に接続されている外部回路不図示に電流が出力される。このように動作する中で、本実施の形態では、上部クラッド層205、コア層206および下部クラッド層207を空乏化させることにより空乏層幅を大きくとることができるので、素子面積を維持したままCR時定数を低減し、素子を高速で動作させることができる。このように、本実施の形態によれば、耐入力性および受光感度などを低下させることなく応答速度を向上させることができる。以下、具体的な数値例として、光吸収層厚Wa=04μm、走行層厚Wc=04μmに対して接合面積300μm2、シリーズ抵抗20Ω、パッド容量10fFとした場合の実施の形態2におけるフォトダイオードの帯域を計算し、従来のpinフォトダイオードを用いた装荷型フォトダイオードと比較する。なお、走行層は、上部クラッド層205,コア層206,および下部クラッド層207の部分であり、各々の層厚を、01μm,025μm,005μmとしている。また、これらの層における不純物濃度は、例えば、1×1016cm3と低い濃度とし、空乏層がこれらの層に広がる状態としている。まず、この場合、空乏層厚が、光吸収層204と走行層との合計の0.8μmとなるので、接合容量は48fFとなる。従来のpinフォトダイオードを用いた場合には空乏層厚が0.4μmであるので、接合容量は倍の96fFとなる。光吸収層204でのホール走行時間に対応するf3dB帯域は、f3dB=3.5vh/2πWaとなるので、光吸収層204を構成するInGaAs中のホール速度をvh=5×106cm/sとして、f3dB=70GHzとなる。一方、光吸収層204における電子の走行時間に対応するf3dB帯域は、f3dB=3.5ve2πWcとなるので、光吸収層204の電子速度をve=4×107cm/sとして、f3dB=557GHzとなる。この電子が光吸収層204から走行層に注入され、Wc=04μm走行した場合のキャリア走行時間に対応するf3dB帯域は、f3dB=2.4ve/2πWcの式から、走行層中の電子速度をve=2×107cm/sとして、f3dB=191GHzとなる。1/f3dB2total=Σ1/f3dB2の関係から、全体の電子の走行帯域は181GHz、さらに電子と正孔の両方を考慮した走行帯域は65.3GHzと計算される。これに、CR時定数の影響を加味すると、CR帯域はf3dB=28.6GHzとなる。一方、従来型のpinフォトダイオードを用いた装荷型フォトダイオードでは、前述したようにCR時定数を加味した帯域はf3dB=18.7GHzとなる。すなわち、本実施の形態におけるフォトダイオードでは、従来例に比べて10GHz近い帯域増大効果が得られる。また、本実施の形態2では、前述した実施の形態1のフォトダイオードと比べてより大きな帯域増大効果が得られている。これは、実施の形態2においては、第1半導体層202をp型、第2半導体層203をn型としており第1伝導型をp型、空乏層を広げるために用いたコア層および上下クラッドが、正孔よりはるかに速度の大きい電子の走行層として機能するためである。なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態の説明では、光導波領域の半導体導波路をハイメサ型の導波路構造としたが、埋め込み型やリッジ型の導波路とし、受光領域と直接バットジョイント突き合わせ接合により光結合させてもよい。また、遷移領域を設け、埋め込み型やリッジ型の導波路からハイメサ型導波路に変換し、上述した実施の形態のように、受光領域に結合してもよいことはいうまでもない。また、例えば、上述した実施の形態では、受光領域において、光吸収層とコア層との間に上部クラッド層を配置したが、これに限るものではなく、上部クラッド層を用いずコア層の直上に光吸収層を配置してもよい。また、例えば、前述した実施の形態2において、光吸収層をノンドープのInGaAsから構成したが、光吸収層をp型光吸収層とノンドープ光吸収層とからなる2層構成のハイブリッド型としてもよい特許文献1,2参照。"