互いに交差するように配置された複数のドレイン線および複数のゲート線と、画素電極に接続された第1電極と、第2電極とを有する補助容量をそれぞれ含む第1画素部および第2画素部と、前記第1画素部および前記第2画素部の前記補助容量の第2電極にそれぞれ接続された第1補助容量線および第2補助容量線と、前記第1画素部の第1補助容量線に第1電位を有する第1信号又は第2電位を有する第2信号を供給すると共に、前記第2画素部の第2補助容量線に、前記第1信号又は前記第2信号を供給するための信号供給回路部を複数含む信号供給回路と、前記複数のゲート線を駆動するための第1シフトレジスタを含むゲート線駆動回路と、前記第1シフトレジスタを含むゲート線駆動回路とは別個に設けられ、前記複数の信号供給回路部を駆動するための第2シフトレジスタとを備え、前記信号供給回路部は、前記第1補助容量線に前記第1信号を供給する場合には、前記第2補助容量線に前記第2信号を供給し、前記第1補助容量線に前記第2信号を供給する場合には、前記第2補助容量線に前記第1信号を供給するための信号切替回路部を備え、前記信号供給回路部は、2本のゲート線毎に1つずつ設けられており、前記第2シフトレジスタは、前記第1シフトレジスタを駆動するための第1パルス信号の周期の2倍の周期を有する第2パルス信号により駆動される、表示装置。前記信号供給回路部は、対応する前記2本のゲート線の2対の前記第1補助容量線および前記第2補助容量線に、それぞれ、前記第1信号および前記第2信号を同時に供給する、請求項1に記載の表示装置。前記第1画素部および前記第2画素部は、互いに隣接するように配置されている、請求項1~2のいずれか1項に記載の表示装置。前記信号供給回路部は、2本のゲート線に沿って配置された全ての画素部に映像信号を書き終えた後、前記第1補助容量線および前記第2補助容量線に、それぞれ、前記第1信号および前記第2信号を供給する、請求項1~3のいずれか1項に記載の表示装置。前記信号供給回路部は、全ての画素部に映像信号を書き終える期間である1フレーム期間毎に、前記第1補助容量線および前記第2補助容量線にそれぞれ供給される前記第1信号および前記第2信号を交互に切り換える、請求項4に記載の表示装置。前記第1画素部および前記第2画素部は、互いに隣接するように配置されており、前記第1画素部および前記第2画素部の第1電極に供給される映像信号は、互いに反転した波形を有する、請求項1~4のいずれか1項に記載の表示装置。複数の前記第1画素部のみで構成された第1ブロックと、複数の前記第2画素部のみで構成された第2ブロックとが互いに隣接するように配置されており、前記第1ブロックを構成する複数の前記第1画素部および前記第2ブロックを構成する複数の前記第2画素部に供給される信号は、互いに反転した波形を有する、請求項1~4のいずれか1項に記載の表示装置。しかしながら、図15に示した従来のドット反転駆動法では、画素電位映像信号VIDEOを、直流電圧が印加される対向電極の電位COMに対して反転させるために、液晶駆動電圧の2倍の電圧を有する映像信号が必要となる。たとえば、図15において、液晶駆動電圧をV1とした場合、画素電位映像信号VIDEOを対向電極の電位COMに対して反転させる前と後とで同じ液晶駆動電圧V1を得ようとすると、液晶駆動電圧V1の2倍の電圧V2を有する映像信号が必要となる。このため、液晶表示装置を低周波で駆動させることにより消費電力の低減を図ったとしても、消費電力の低減には限界があるという問題点があった。この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、フリッカちらつきを視認し難くするとともに、消費電力を低減することが可能な表示装置を提供することである。上記目的を達成するために、この発明の一の局面による表示装置は、互いに交差するように配置された複数のドレイン線および複数のゲート線と、画素電極に接続された第1電極と、第2電極とを有する補助容量をそれぞれ含む第1画素部および第2画素部と、前記第1画素部および前記第2画素部の前記補助容量の第2電極にそれぞれ接続された第1補助容量線および第2補助容量線と、前記第1画素部の第1補助容量線に第1電位を有する第1信号又は第2電位を有する第2信号を供給すると共に、前記第2画素部の第2補助容量線に、前記第1信号又は前記第2信号を供給するための信号供給回路部を複数含む信号供給回路と、前記複数のゲート線を駆動するための第1シフトレジスタを含むゲート線駆動回路と、前記第1シフトレジスタを含むゲート線駆動回路とは別個に設けられ、前記複数の信号供給回路部を駆動するための第2シフトレジスタとを備え、前記信号供給回路部は、前記第1補助容量線に前記第1信号を供給する場合には、前記第2補助容量線に前記第2信号を供給し、前記第1補助容量線に前記第2信号を供給する場合には、前記第2補助容量線に前記第1信号を供給するための信号切替回路部を備え、前記信号供給回路部は、2本のゲート線毎に1つずつ設けられており、前記第2シフトレジスタは、前記第1シフトレジスタを駆動するための第1パルス信号の周期の2倍の周期を有する第2パルス信号により駆動される。上記一の局面による表示装置において、好ましくは、信号供給回路部は、2本のゲート線毎に1つずつ設けられており、信号供給回路部は、対応する2本のゲート線の2対の第1補助容量線および第2補助容量線に、それぞれ、第1信号および第2信号を同時に供給する。このように構成すれば、複数のゲート線の各々に対応して1つずつ信号供給回路部を設ける場合に比べて、信号供給回路部の数を少なくすることができるので、回路規模を縮小することができるとともに、歩留まりを向上させることができる。上記一の局面による表示装置において、好ましくは、第1画素部および第2画素部は、互いに隣接するように配置されている。このように構成すれば、容易に、隣接する画素部毎に、画素電位映像信号を、共通電極の電位に対して反転させるドット反転駆動を行うことができる。上記一の局面による表示装置において、好ましくは、信号供給回路部は、少なくとも1つのゲート線に沿って配置された全ての画素部に映像信号を書き終えた後、第1補助容量線および第2補助容量線に、それぞれ、第1信号および第2信号を供給する。このように構成すれば、容易に、少なくとも1つのゲート線に沿って配置された全ての画素部の画素電位を、映像信号を書き終えた直後の状態よりも高くまたは低くすることができる。この場合、好ましくは、信号供給回路部は、全ての画素部に映像信号を書き終える期間である1フレーム期間毎に、第1補助容量線および第2補助容量線にそれぞれ供給される第1信号および第2信号を交互に切り換える。このように構成すれば、1フレーム期間毎に、第1画素部の画素電極および第2画素部の画素電極に書き込まれる映像信号の電位を、共通電極の電位に対して反転させることにより、より容易に、ドット反転駆動またはブロック反転駆動を行うことができる。この場合、容易に、焼き付き残像現象を抑制することができる。上記一の局面による表示装置において、好ましくは、第1画素部および第2画素部は、互いに隣接するように配置されており、第1画素部および第2画素部の第1電極に供給される映像信号は、互いに反転した波形を有する。このように構成すれば、より容易に、ドット反転駆動を行うことができる。上記一の局面による表示装置において、好ましくは、複数の第1画素部のみで構成された第1ブロックと、複数の第2画素部のみで構成された第2ブロックとが互いに隣接するように配置されており、第1ブロックを構成する複数の第1画素部および第2ブロックを構成する複数の第2画素部に供給される信号は、互いに反転した波形を有する。このように構成すれば、より容易に、ブロック反転駆動を行うことができる。この一の局面による表示装置では、上記信号供給回路を設けることによって、たとえば、第1電位がHレベルで第2電位がLレベルであるとともに、第1信号が第1画素部の第1補助容量線に供給され、第2信号が第2画素部の第2補助容量線に供給されるとすると、Hレベルの第1信号が第1補助容量線を介して第1画素部の補助容量の第2電極に供給されるので、第1画素部の補助容量の電位をHレベルに立ち上げることができる。また、Lレベルの第2信号が第2補助容量線を介して第2画素部の補助容量の第2電極に供給されるので、第2画素部の補助容量の電位をLレベルに立ち下げることができる。これにより、第1画素部にHレベルの映像信号を書き終えた後に、第1画素部の補助容量の第2電極にHレベルの第1信号を供給すれば、第1画素部の画素電極の電位を、映像信号を書き終えた直後の状態よりも高くすることができる。また、第2画素部にLレベルの映像信号を書き終えた後に、第2画素部の補助容量の第2電極にLレベルの第2信号を供給すれば、第2画素部の画素電位を、映像信号を書き終えた直後の状態よりも低くすることができる。これにより、映像信号の電圧を大きくする必要がないので、映像信号の電圧を大きくすることに起因する消費電力の増大を容易に抑制することができる。その結果、消費電力を低減することができる。また、隣接する画素部毎に、画素電位映像信号を、共通電極の電位に対して反転させるドット反転駆動を行う場合には、第1画素部と第2画素部とを隣接するように配置することにより、容易に、ドット反転駆動を行うことができる。さらに、複数の画素部毎に、画素電位映像信号を、共通電極の電位に対して反転させるブロック反転駆動を行う場合には、一方のブロックを複数の第1画素部のみで構成するとともに、他方のブロックを複数の第2画素部のみで構成し、かつ、一方のブロックと他方のブロックとを隣接するように配置することにより、容易に、ブロック反転駆動を行うことができる。このように、ドット反転駆動やブロック反転駆動を行うことによって、隣接するゲート線毎に、画素電位映像信号を、共通電極の電位に対して反転させるライン反転駆動を行う場合と異なり、フリッカが線状ライン状に発生することがないので、容易に、フリッカを視認し難くすることができる。さらに、第1シフトレジスタを含むゲート線駆動回路と、第1シフトレジスタを含むゲート線駆動回路とは別個に設けられ、複数の信号供給回路部を順次駆動するための第2シフトレジスタとをさらに備えることで、容易に、第1シフトレジスタを含むゲート線駆動回路により順次駆動されるゲート線に対応する信号供給回路部を、第2シフトレジスタにより順次駆動させることができる。さらに、第2シフトレジスタは、第1シフトレジスタを駆動するための第1パルス信号の周期の2倍の周期を有する第2パルス信号により駆動されることで、所定の2本分のゲート線に対応する第1補助容量線および第2補助容量線に、それぞれ、第1信号および第2信号の一方および他方を同時に供給する場合には、第2シフトレジスタを構成するシフトレジスタ回路部の数を第1シフトレジスタを構成するシフトレジスタ回路部の数の半分に減らすことができるので、回路規模をより縮小することができるとともに、歩留まりをより向上させることができる。以下、本発明の実施形態を図面に基づいて説明する。第1実施形態図1は、本発明の第1実施形態による液晶表示装置を示した平面図であり、図2は、図1に示した第1実施形態による液晶表示装置のブロック図である。図3は、図1および図2に示した第1実施形態による液晶表示装置の信号供給回路部を示した回路図である。まず、図1を参照して、この第1実施形態では、基板1上に、表示部2が設けられている。表示部2には、画素部3aおよび3bが配置されている。なお、図1では、図面の簡略化のため、1本のゲート線G1と、そのゲート線G1に交差する2本のドレイン線D1およびD2を示すとともに、ゲート線G1に沿って配置された画素部3aおよび3bをそれぞれ1つずつのみ図示しているが、実際には、複数のゲート線と複数のドレイン線とが互いに交差するように配置されているとともに、画素部3aおよび3bが互いに隣接するようにマトリクス状に配置されている。なお、画素部3aおよび3bは、それぞれ、本発明の第1画素部および第2画素部の一例である。画素部3aおよび3bは、それぞれ、液晶層31、nチャネルトランジスタ32および補助容量33によって構成されている。画素部3aおよび3bの液晶層31は、それぞれ、画素電極34と共通の対向電極共通電極35との間に配置されている。また、画素部3aのnチャネルトランジスタ32のドレインは、ドレイン線D1に接続されているとともに、画素部3bのnチャネルトランジスタ32のドレインは、ドレイン線D2に接続されている。画素部3aおよび3bのソースは、それぞれ、画素電極34に接続されている。また、画素部3aおよび3bの補助容量33の一方の電極36は、それぞれ、画素電極34に接続されている。画素部3aの補助容量33の他方の電極37aは、補助容量線SC1-1に接続されているとともに、画素部3bの補助容量33の他方の電極37bは、補助容量線SC2-1に接続されている。なお、電極36は、本発明の第1電極の一例であり、電極37aおよび37bは、本発明の第2電極の一例である。また、補助容量線SC1-1は、本発明の第1補助容量線の一例であり、補助容量線SC2-1は、本発明の第2補助容量線の一例である。また、基板1上には、ドレイン線D1およびD2ならびに図示しない3段目以降のドレイン線を駆動走査するためのnチャネルトランジスタHスイッチ4aおよび4bと、Hドライバ5とが設けられている。そして、画素部3aドレイン線D1に対応するnチャネルトランジスタ4aは、映像信号線VIDEO1に接続されているとともに、画素部3bドレイン線D2に対応するnチャネルトランジスタ4bは、映像信号線VIDEO2に接続されている。また、基板1上には、1段目のゲート線G1および図1には図示しない2段目以降のゲート線を駆動走査するためのVドライバ6が設けられている。なお、Vドライバ6は、本発明のゲート線駆動回路および第1シフトレジスタの一例である。ここで、第1実施形態では、基板1上に、信号供給回路7と、シフトレジスタ8とが設けられている。また、画素部3aに対応する補助容量線SC1-1および画素部3bに対応する補助容量線SC2-1は、共に信号供給回路7信号供給回路部7aに接続されている。信号供給回路7は、補助容量線SC1-1およびSC2-1に、それぞれ、Hレベル側の信号VSCHおよびLレベル側の信号VSCLの一方および他方を、1フレーム期間毎に交互に供給する機能を有する。なお、1フレーム期間とは、表示部2を構成する全ての画素部3aおよび3bに、映像信号を書き終える期間である。また、シフトレジスタ8は、1段目のゲート線G1に沿った1対の補助容量線SC1-1およびSC2-1から最終段のゲート線に沿った1対の補助容量線図示せずに、信号供給回路7からの信号が順次供給されるように、信号供給回路7を駆動する機能を有する。なお、シフトレジスタ8は、本発明の第2シフトレジスタの一例である。また、基板1の外部には、駆動IC9が設置されている。この駆動IC9からHドライバ5には、正側電位HVDD、負側電位HVSS、スタート信号STHおよびクロック信号CKHが供給される。また、駆動IC9からVドライバ6には、正側電位VVDD、負側電位VVSS、スタート信号STV、クロック信号CKVおよびイネーブル信号ENBが供給される。また、駆動IC9から信号供給回路7には、正側電位VSCH、負側電位VSCLおよびクロック信号CKVSCが供給される。また、駆動IC9からシフトレジスタ8には、Vドライバ6に供給される信号と同じ信号が供給される。次に、図2を参照して、Vドライバ6、信号供給回路7およびシフトレジスタ8の内部構成について説明する。Vドライバ6は、シフトレジスタ回路部61a~61fを含んでいる。また、Vドライバ6は、3つの入力端子と1つの出力端子とを有するAND回路部62a~62eを含んでいる。AND回路部62aの入力端子には、シフトレジスタ回路部61aおよび61bの出力信号と、イネーブル信号ENBとが入力される。AND回路部62bの入力端子には、シフトレジスタ回路部61bおよび61cの出力信号と、イネーブル信号ENBとが入力される。AND回路部62c以降も同様に、1段ずつずらした2段のシフトレジスタ回路部の出力信号およびイネーブル信号ENBが入力される。なお、AND回路部62a~62eでは、3つの入力信号がHレベルになったときにのみ、Hレベルの信号が出力され、3つの入力信号のうち1つでもLレベルがあると、Lレベルの信号が出力される。また、AND回路部62a~62eの出力端子は、それぞれ、ゲート線G1~G5に接続されている。なお、図示しないが、AND回路部とゲート線との間には、レベルシフタ回路が接続されている。また、信号供給回路7は、信号供給回路部7a~7dを含んでいる。そして、信号供給回路部7a~7dは、それぞれ、ゲート線G1~G4に対応するように設けられている。なお、ゲート線G5に対応する信号供給回路部は、図面の簡略化のため、図示していない。そして、信号供給回路部7aの詳細な回路構成としては、図3に示すように、インバータ71a~71cと、クロックドインバータ72aおよび72bと、スイッチ73a~73dとによって構成されている。また、スイッチ73a~73dは、それぞれ、nチャネルトランジスタとpチャネルトランジスタとによって構成されている。インバータ71aの入力端子Aには、シフトレジスタ8図2参照からの出力信号が入力される。また、クロックドインバータ72aの入力端子Bにも、シフトレジスタ8からの出力信号が入力されるとともに、クロックドインバータ72aの入力端子Cは、インバータ71aの出力端子Xに接続されている。クロックドインバータ72aの入力端子Aには、クロック信号CKVSCが入力されるとともに、クロックドインバータ72aの出力端子Xは、インバータ71bの入力端子Aに接続されている。また、インバータ71bの出力端子Xは、ノードND1に接続されている。また、クロックドインバータ72bの入力端子Bは、インバータ71aの出力端子Xに接続されているとともに、クロックドインバータ72bの入力端子Cには、シフトレジスタ8からの出力信号が入力される。クロックドインバータ72bの入力端子Aは、ノードND1に接続されている。また、インバータ71cの入力端子Aは、ノードND1に接続されているとともに、インバータ71cの出力端子Xは、ノードND2に接続されている。また、スイッチ73aおよび73dの入力端子Aと、スイッチ73bおよび73cの入力端子Aとには、それぞれ、正側電位VSCHおよび負側電位VSCLが入力される。スイッチ73aおよび73bの出力端子Xと、スイッチ73cおよび73dの出力端子Xとは、それぞれ、補助容量線SC1-1およびSC2-1に接続されている。スイッチ73aおよび73cのnチャネルトランジスタのゲートは、ノードND1に接続されているとともに、スイッチ73aおよび73cのpチャネルトランジスタのゲートは、ノードND2に接続されている。スイッチ73bおよび73dのnチャネルトランジスタのゲートは、ノードND2に接続されているとともに、スイッチ73bおよび73dのpチャネルトランジスタのゲートは、ノードND1に接続されている。なお、図2に示した信号供給回路部7b~7dの回路構成は、接続する補助容量線以外、信号供給回路部7aと同様である。また、図2に示すように、シフトレジスタ8は、シフトレジスタ回路部81a~81fを含んでいる。このシフトレジスタ回路部81a~81fの回路構成は、それぞれ、Vドライバ6のシフトレジスタ回路部61a~61fと同様でよい。また、シフトレジスタ8は、3つの入力端子と1つの出力端子とを有するAND回路部82a~82dを含んでいる。AND回路部82aの入力端子には、シフトレジスタ回路部81bおよび81cの出力信号と、イネーブル信号ENBとが入力される。AND回路部82b以降も同様に、1段ずつずらした2段のシフトレジスタ回路部の出力信号およびイネーブル信号ENBが入力される。また、AND回路部82a~82dの出力端子は、それぞれ、信号供給回路部7a~7dに接続されている。なお、シフトレジスタ8では、Vドライバ6と異なり、シフトレジスタ回路部81aおよび81bの出力信号が入力されるAND回路部が設けられていない。これは以下の理由による。すなわち、シフトレジスタ8には、Vドライバ6と同じスタート信号STV、クロック信号CKVおよびイネーブル信号ENBが入力されている。このため、1段目の画素部に映像信号を書き終えた後に1段目の補助容量の電位を変動させるためには、2段目のAND回路部のHレベルの信号に応じて1段目の補助容量の電位を変動させる必要がある。このため、シフトレジスタ回路部81aおよび81bの出力信号が入力される1段目のAND回路部が不要となる。図4は、図2に示した第1実施形態による液晶表示装置のVドライバ、信号供給回路およびシフトレジスタの動作を説明するためのタイミングチャートであり、図5および図6は、図1に示した第1実施形態による液晶表示装置の画素部の動作を説明するための波形図である。次に、図1~図6を参照して、第1実施形態による液晶表示装置の動作について説明する。まず、図2に示したVドライバ6およびシフトレジスタ8に、図4に示すように、Hレベルのスタート信号STVが入力される。次に、Vドライバ6において、クロック信号CKV1がHレベルになることによって、シフトレジスタ回路部61a図2参照からHレベルの信号がAND回路部62aに入力される。この後、クロック信号CKV1がLレベルになるとともに、クロック信号CKV2がHレベルになることによって、シフトレジスタ回路部61bからHレベルの信号がAND回路部62aおよび62bに入力される。次に、イネーブル信号ENBがHレベルになることによって、AND回路部62aに入力される3つの信号シフトレジスタ回路部61aおよび61bの信号とイネーブル信号ENBが全てHレベルとなるので、AND回路部62aからゲート線G1にHレベルの信号が供給される。次に、イネーブル信号ENBがLレベルになることによって、AND回路部62aからゲート線G1にLレベルの信号が供給されるとともに、そのLレベルの信号は、1フレーム期間Lレベルに保持される。この後、クロック信号CKV2がLレベルになる。次に、クロック信号CKV1が再びHレベルになることによって、シフトレジスタ回路部61cからHレベルの信号がAND回路部62bおよび62cに入力される。次に、イネーブル信号ENBが再びHレベルになることによって、AND回路部62bに入力される3つの信号シフトレジスタ回路部61bおよび61cの信号とイネーブル信号ENBが全てHレベルとなるので、AND回路部62bからゲート線G2にHレベルの信号が供給される。次に、イネーブル信号ENBがLレベルになることによって、AND回路部62bからゲート線G2にLレベルの信号が供給されるとともに、1フレーム期間Lレベルに保持される。この後、クロック信号CKV1がLレベルになる。次に、上記したAND回路部62aおよび62bと同様、クロック信号CKV1およびCKV2に同期して、シフトレジスタ回路部61d~61fからのHレベルの信号が、AND回路部62c~62eに順次入力される。これにより、上記したゲート線G1およびG2と同様、イネーブル信号ENBに同期して、AND回路部62c~62eからのHレベルの信号が、ゲート線G3~G5に順次供給される。この後、イネーブル信号ENBに同期して、AND回路部62c~62eからのLレベルの信号が、ゲート線G3~G5に順次供給され、1フレーム期間Lレベルに保持される。なお、図4に示すように、イネーブル信号ENBがLレベルの期間中、ゲート線G1~G5は強制的にLレベルになるので、隣接するゲート線のHレベルの期間が重なることはない。また、シフトレジスタ8AND回路部82a~82d図2参照においても、上記したAND回路部62a~62eと同様、クロック信号CKV1およびCKV2に同期して、シフトレジスタ回路部81b81a~81fからのHレベルの信号が、AND回路部82a~82dに順次入力される。これにより、イネーブル信号ENBに同期して、AND回路部82a~82dからHレベルの信号が順次出力される。このようにして、シフトレジスタ8からは、Hレベルの信号が順次出力される。なお、シフトレジスタ8からのHレベルの信号は、ゲート線G2~G5にHレベルの信号が供給されるタイミングと同様のタイミングで順次出力される。また、シフトレジスタ8から順次出力されたHレベルの信号は、信号供給回路7の信号供給回路部7a~7d図2参照に順次入力される。信号供給回路部7aでは、図3に示すように、シフトレジスタ8からHレベルの入力信号が入力されると、クロックドインバータ72aがオン状態になる。この際、クロックドインバータ72aの入力端子Aには、Hレベルのクロック信号CKVSCが入力されているので、クロックドインバータ72aの出力端子Xからは、Lレベルの信号が出力される。このLレベルの信号は、インバータ71bによりHレベルに反転される。したがって、ノードND1は、Hレベルになるとともに、ノードND2は、インバータ71cによりLレベルになる。これにより、スイッチ73aおよび73cがオン状態になるともに、スイッチ73bおよび73dがオフ状態になる。その結果、補助容量線SC1-1にHレベル側の信号VSCHが供給されるとともに、補助容量線SC2-1にLレベル側の信号VSCLが供給される。また、シフトレジスタ8からの入力信号がLレベルになった場合には、クロックドインバータ72aがオフ状態になるが、クロックドインバータ72bがオン状態になるので、インバータ71bの入力端子Aには、Lレベルの信号が入力され続ける。その結果、ノードND1がHレベルのまま保持されるとともに、ノードND2がLレベルのまま保持されるので、補助容量線SC1-1にHレベル側の信号VSCHが供給され続けるとともに、補助容量線SC2-1にLレベル側の信号VSCLが供給され続ける。なお、図2に示した信号供給回路部7b~7dにおいても、信号供給回路部7aと同様の動作が行われる。このように、信号供給回路部7a~7dからのHレベル側の信号VSCHおよびLレベル側の信号VSCLが、ゲート線G2~G5にHレベルの信号が供給されるタイミングと同様のタイミングで、補助容量線SC1-1~SC1-4および補助容量線SC2-1~SC2-4に順次供給される。なお、補助容量線SC1-2、SC1-3およびSC1-4は、本発明の第1補助容量線の一例であり、補助容量線SC2-2、SC2-3およびSC2-4は、本発明の第2補助容量線の一例である。また、図1に示した表示部2では、たとえば、以下のような動作が行われる。すなわち、まず、映像信号線VIDEO1には、Hレベル側の映像信号が供給されるとともに、映像信号線VIDEO2には、Lレベル側の映像信号が供給される。そして、nチャネルトランジスタ4aおよび4bのゲートに、Hドライバ5からHレベルの信号が順次供給されることにより、nチャネルトランジスタ4aおよび4bが順次オン状態になる。これにより、画素部3aのドレイン線D1には、映像信号線VIDEO1からのHレベル側の映像信号が供給されるとともに、画素部3bのドレイン線D2には、映像信号線VIDEO2からのLレベル側の映像信号が供給される。この後、上記したように、ゲート線G1に、Hレベルの信号が供給される。この際、画素部3aにおいて、nチャネルトランジスタ32がオン状態になることにより、画素部3aにHレベル側の映像信号が書き込まれる。すなわち、図5に示すように、画素電位Vp1が、映像信号線VIDEO1の電位にまで上昇する。次に、ゲート線G1に供給される信号がLレベルになることによって、nチャネルトランジスタ32がオフ状態になる。これにより、画素部3aへのHレベル側の映像信号の書き込みが終了する。このとき、画素電位Vp1は、ゲート線G1に供給される信号がLレベルになることに起因して、ΔV1だけ降下する。なお、対向電極35の電位COMは、画素電位Vp1がΔV1だけ降下することを考慮して、予め、映像信号線VIDEO1の電位のセンターレベルCLよりもΔV1だけ降下した電位に設定されている。ここで、本実施形態では、ゲート線G1に供給される信号がLレベルになった後、補助容量線SC1-1にHレベル側の信号VSCHが供給されることによって、補助容量33の他方の電極37a図1参照にHレベル側の信号VSCHが供給されるとともに、補助容量33の電位がHレベル側に上昇する。これにより、液晶層31と補助容量33との間で電荷の再分配が生じるので、図5に示すように、画素電位Vp1は、ΔV2だけ上昇する。このΔV2だけ上昇した画素電位Vp1が、1フレーム期間nチャネルトランジスタ32が再びオン状態になるまでの期間保持される。なお、画素電位Vp1は、リーク電流などの影響により、時間の経過と共に若干変動する。また、画素部3b図1参照では、nチャネルトランジスタ32がオン状態になることにより、画素部3bにLレベル側の映像信号が書き込まれる。すなわち、図6に示すように、画素電位Vp2が、映像信号線VIDEO2の電位にまで降下する。次に、ゲート線G1に供給される信号がLレベルになることによって、nチャネルトランジスタ32がオフ状態になる。これにより、画素部3bへのLレベルの映像信号の書き込みが終了するとともに、画素電位Vp2がΔV1だけ降下する。また、ゲート線G1に供給される信号がLレベルになった後、補助容量線SC2-1にLレベル側の信号VSCLが供給されることによって、補助容量33の他方の電極37b図1参照にLレベル側の信号が供給されるとともに、補助容量33の電位がLレベル側に降下する。これにより、画素電位Vp2がΔV2だけ降下するとともに、このΔV2だけ降下した画素電位Vp2が1フレーム期間保持される。2段目以降のゲート線G2~G5図2参照に沿って配置された画素部においても、1段目のゲート線G1に沿って配置された画素部3aおよび3bと同様の動作が順次行われる。そして、1フレーム目の動作が終了した後、映像信号線VIDEO1に供給する映像信号を、対向電極35の電位COMに対してLレベル側に反転するとともに、映像信号線VIDEO2に供給する映像信号を、対向電極35の電位COMに対してHレベル側に反転する。次に、信号供給回路7に供給するクロック信号CKVSCを、Lレベルに切り換える。この場合、図3に示したように、信号供給回路部7aでは、クロックドインバータ72aの入力端子AにLレベルのクロック信号CKVSCが入力されるので、クロック信号CKVSCがHレベルの場合と逆になり、スイッチ73aおよび73cがオフ状態になるともに、スイッチ73bおよび73dがオン状態になる。その結果、補助容量線SC1-1にLレベル側の信号VSCLが供給されるとともに、補助容量線SC2-1にHレベル側の信号VSCHが供給される。なお、信号供給回路部7b~7d図2参照においても、信号供給回路部7aと同様の動作が行われる。これにより、2フレーム目では、画素部3aにおいて、図6に示した動作が行われるとともに、画素部3bにおいて、図5に示した動作が行われる。そして、3フレーム目以降においても、1フレーム期間毎に、映像信号線VIDEO1に供給する映像信号を、Hレベル側およびLレベル側に交互に切り換えるとともに、映像信号線VIDEO2に供給する映像信号を、Lレベル側およびHレベル側に交互に切り換える。また、信号供給回路7に供給するクロック信号CKVSCを、HレベルおよびLレベルに交互に切り換えることによって、補助容量線SC1-1~1-4およびSC2-1~2-4にそれぞれ供給されるHレベル側の信号VSCHおよびLレベル側の信号VSCLの一方および他方を交互に切り換える。このようにして、第1実施形態による液晶表示装置が駆動される。第1実施形態では、上記のように、画素部3aの補助容量線SC1-1~SC1-4に、Hレベル側の信号VSCHおよびLレベル側の信号VSCLを供給するための信号供給回路部7a~7dを含む信号供給回路7を設けることによって、たとえば、画素部の補助容量33の電位を任意のレベルにすることができる。さらに、画素部に映像信号を書き終えた後に、画素部の補助容量33の電極に所望の信号を供給すれば、画素部の画素電位を、映像信号を書き終えた直後の状態から変動させることができる。これにより、映像信号の電圧を大きくする必要がないので、消費電力を低減することができる。また、画素部3aおよび3bを、互いに隣接するように配置することによって、容易に、ドット反転駆動を行うことができる。これらの場合、ライン反転駆動を行う場合と異なり、フリッカが線状ライン状に発生することがないので、容易に、フリッカを視認し難くすることができる。また、第1実施形態では、信号供給回路部7a~7dを、それぞれ、ゲート線G1~G4に対応するように設けることによって、各々のゲート線G1~G5の画素部3aおよび3bに順次映像信号が書き込まれる際に、各々の信号供給回路部7a~7dにより各々のゲート線G1~G4に対応する補助容量線SC1-1~SC1-4およびSC2-1~2-4に、それぞれ、Hレベル側の信号VSCHおよびLレベル側の信号VSCLの一方および他方を順次供給することができる。また、第1実施形態では、1フレーム期間毎に、補助容量線SC1-1~1-4およびSC2-1~2-4にそれぞれ供給されるHレベル側の信号VSCHおよびLレベル側の信号VSCLの一方および他方を交互に切り換えることによって、1フレーム期間毎に、画素部3aおよび3bに書き込む映像信号の電位を、対向電極35の電位COMに対して反転させることにより、より容易に、ドット反転駆動を行うことができる。この場合、容易に、焼き付き残像現象を抑制することができる。第2実施形態図7は、本発明の第2実施形態による液晶表示装置のブロック図であり、図8は、図7に示した第2実施形態による液晶表示装置の信号供給回路部を示した回路図である。図7および図8を参照して、この第2実施形態では、上記第1実施形態と異なり、2段分2本のゲート線毎に、信号供給回路部を1つずつ設けるとともに、2段分のゲート線に対応する2対の補助容量線に、それぞれ、Hレベル側の信号およびLレベル側の信号の一方および他方を同時に供給する場合について説明する。この第2実施形態による液晶表示装置では、図7に示すように、Vドライバ6の回路構成は、上記第1実施形態と同様である。ただし、図7では、8つのシフトレジスタ回路部61a~61hを図示しているとともに、7つのAND回路部62a~62gを図示している。ここで、第2実施形態では、信号供給回路17は、信号供給回路部17a~17cを含んでいるとともに、信号供給回路部17a~17cは、それぞれ、2段分のゲート線毎に設けられている。具体的には、信号供給回路部17aは、ゲート線G1およびG2に、信号供給回路部17bは、ゲート線G3およびG4に、信号供給回路部17cは、ゲート線G5およびG6に対応するように設けられている。なお、ゲート線G7に対応する信号供給回路部は、図面の簡略化のため、図示していない。そして、信号供給回路部17aの詳細な回路構成としては、図8に示すように、スイッチ73aおよび73bの出力端子Xは、2段分の補助容量線SC1-1に接続されているとともに、スイッチ73cおよび73dの出力端子Xは、2段分の補助容量線SC2-1に接続されている。なお、信号供給回路部17aのその他の回路構成は、図3に示した第1実施形態の信号供給回路部7aと同様である。また、図7に示した信号供給回路部17bおよび17cの回路構成は、接続する補助容量線以外、信号供給回路部17aと同様である。また、図7に示すように、シフトレジスタ18は、シフトレジスタ回路部181a~181hを含んでいる。なお、シフトレジスタ18は、本発明の第2シフトレジスタの一例である。このシフトレジスタ回路部181a~181hの回路構成は、それぞれ、Vドライバ6のシフトレジスタ回路部61a~61hと同様である。また、シフトレジスタ18は、3つの入力端子と1つの出力端子とを有するAND回路部182a~182cを含んでいる。AND回路部182aの入力端子には、シフトレジスタ回路部181cおよび181dの出力信号と、イネーブル信号ENBとが入力される。AND回路部182bの入力端子には、シフトレジスタ回路部181eおよび181fの出力信号と、イネーブル信号ENBとが入力される。AND回路部182cの入力端子には、シフトレジスタ回路部181gおよび181hの出力信号と、イネーブル信号ENBとが入力される。また、AND回路部182a~182cの出力端子は、それぞれ、信号供給回路部17a~17cに接続されている。なお、シフトレジスタ18では、Vドライバ6と異なり、シフトレジスタ回路部181aおよび181bならびにシフトレジスタ回路部181bおよび181cの出力信号が入力されるAND回路部が設けられていない。さらに、シフトレジスタ回路部181dおよび181eならびにシフトレジスタ回路部181fおよび181gの出力信号が入力されるAND回路も設けられていない。この理由は、上記第1実施形態と同様、シフトレジスタ18に、Vドライバ6と同じスタート信号STV、クロック信号CKVおよびイネーブル信号ENBが入力されているために、シフトレジスタ回路部181aおよび181bの出力信号が入力される1段目のAND回路部が不要となる。さらに、この第2実施形態では、1つの信号供給回路部に2段分の補助容量線が接続されているので、AND回路部も2段分の補助容量線に対して1つのみを接続すればよい。このため、シフトレジスタ回路部181bおよび181cと、シフトレジスタ回路部181dおよび181eと、シフトレジスタ回路部181fおよび181gとの出力信号が入力されるAND回路部が不要となる。図9は、図7に示した第2実施形態による液晶表示装置のVドライバ、信号供給回路およびシフトレジスタの動作を説明するためのタイミングチャートである。次に、図7~図9を参照して、第2実施形態による液晶表示装置の動作について説明する。なお、第1実施形態と同様な部分は説明を省略する。まず、図7に示したVドライバ6およびシフトレジスタ18に、図9に示すように、Hレベルのスタート信号STVが入力される。次に、Vドライバ6において、図2に示した第1実施形態のVドライバ6と同様の動作が行われる。すなわち、ゲート線G1~G7に、Hレベルの信号が順次供給された後、ゲート線G1~G7に、Lレベルの信号が順次供給される。また、ゲート線G1~G7に順次供給されたLレベルの信号は、1フレーム期間Lレベルに保持される。また、シフトレジスタ18図7参照において、クロック信号CKV1がHレベルになることによって、シフトレジスタ回路部181aが駆動する。この後、クロック信号CKV1がLレベルになる。次に、クロック信号CKV2がHレベルになることによって、シフトレジスタ回路部181bが駆動する。この後、クロック信号CKV2がLレベルになる。次に、クロック信号CKV1が再びHレベルになることによって、シフトレジスタ回路部181cからHレベルの信号がAND回路部182aに入力される。この後、クロック信号CKV1がLレベルになるとともに、クロック信号CKV2が再びHレベルになることによって、シフトレジスタ回路部181dからHレベルの信号がAND回路部182aに入力される。次に、イネーブル信号ENBがHレベルになることによって、AND回路部182aからHレベルの信号が出力される。次に、イネーブル信号ENBがLレベルになることによって、AND回路部182aからLレベルの信号が出力されるとともに、そのLレベルの信号は、1フレーム期間Lレベルに保持される。この後、クロック信号CKV2がLレベルになる。同様に、クロック信号CKV1が再びHレベルになることによって、シフトレジスタ回路部181eからHレベルの信号がAND回路部182bに入力され、続いて、クロック信号CKV2が再びHレベルになることによって、シフトレジスタ回路部181fからHレベルの信号がAND回路部182bに入力される。次に、イネーブル信号ENBがHレベルになることによって、AND回路部182bからHレベルの信号が出力される。次に、イネーブル信号ENBがLレベルになることによって、AND回路部182bからLレベルの信号が出力されるとともに、そのLレベルの信号は、1フレーム期間Lレベルに保持される。この後、クロック信号CKV2がLレベルになる。次に、上記したAND回路部182aおよび182bと同様、クロック信号CKV1およびCKV2に同期して、シフトレジスタ回路部181gおよび181hからのHレベルの信号が、AND回路部182cに入力され、イネーブル信号ENBに同期して、AND回路部182cからHレベルの信号が出力される。このようにして、シフトレジスタ18からは、Hレベルの信号が2段のゲート線毎に順次出力される。なお、シフトレジスタ18から出力されるHレベルの信号において、AND回路部182a~182cから出力される信号は、それぞれ、ゲート線G3、G5およびG7にHレベルの信号が供給されるタイミングと同様のタイミングで出力される。また、シフトレジスタ18から順次出力されたHレベルの信号は、信号供給回路17の信号供給回路部17a~17c図7参照に順次入力される。そして、信号供給回路部17aでは、図3に示した第1実施形態の信号供給回路部7aと同様の動作が行われる。すなわち、図8に示すように、スイッチ73aおよび73cがオン状態になるとともに、スイッチ73bおよび73dがオフ状態になることによって、補助容量線SC1-1にHレベル側の信号VSCHが供給されるとともに、補助容量線SC2-1にLレベル側の信号VSCLが供給される。なお、図7に示した信号供給回路部17b~17dにおいても、信号供給回路部17aと同様の動作が行われる。このように、信号供給回路部17a~17cからのHレベル側の信号VSCHおよびLレベル側の信号VSCLが、ゲート線G3、G5およびG7にHレベルの信号が供給されるタイミングと同様のタイミングで、2段分の補助容量線SC1-1~SC1-3ならびに補助容量線SC2-1~SC2-3にそれぞれ順次供給される。なお、第2実施形態の表示部図示せずにおいて行われる動作は、上記第1実施形態と同様である。第2実施形態では、上記のように、信号供給回路部17a~17cを、それぞれ、2段分2本のゲート線G1およびG2、2段分のゲート線G3およびG4、および、2段分のゲート線G5およびG6に対応するように設けることによって、複数段複数本のゲート線の各々に対応して1つずつ信号供給回路部を設ける場合に比べて、信号供給回路部の数を少なくすることができるので、回路規模を縮小することができるとともに、歩留まりを向上させることができる。なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。第3実施形態図10は、本発明の第3実施形態による液晶表示装置のブロック図である。図10を参照して、この第3実施形態では、上記第1および第2実施形態と異なり、シフトレジスタを駆動するためのパルス信号の周期を、Vドライバを駆動するためのパルス信号の周期の2倍にする場合について説明する。この第3実施形態による液晶表示装置では、図10に示すように、Vドライバ6および信号供給回路17の回路構成は、上記第2実施形態と同様である。なお、Vドライバ6を駆動するためのスタート信号STV1、クロック信号CKV1-1/CKV1-2およびイネーブル信号ENB1の周期は、上記第2実施形態のスタート信号STV、クロック信号CKVおよびイネーブル信号ENBと同様である。ここで、第3実施形態では、シフトレジスタ28は、4つのシフトレジスタ回路部281a~281dを含んでいる。すなわち、シフトレジスタ28を構成するシフトレジスタ回路部281a~281dの数は、Vドライバ6を構成するシフトレジスタ回路部61a~61hの数の半分である。なお、シフトレジスタ28は、本発明の第2シフトレジスタの一例である。このシフトレジスタ回路部281a~281dの回路構成は、それぞれ、Vドライバ6のシフトレジスタ回路部61a~61dと同様である。また、シフトレジスタ28は、3つの入力端子と1つの出力端子とを有するAND回路部282a~282cを含んでいる。AND回路部282aの入力端子には、シフトレジスタ回路部281aおよび281bの出力信号と、イネーブル信号ENB2とが入力される。AND回路部282bの入力端子には、シフトレジスタ回路部281bおよび281cの出力信号と、イネーブル信号ENB2とが入力される。AND回路部282cの入力端子には、シフトレジスタ回路部281cおよび281dの出力信号と、イネーブル信号ENB2とが入力される。また、AND回路部282a~282cの出力端子は、それぞれ、信号供給回路部17a~17cに接続されている。なお、シフトレジスタ28を駆動するためのスタート信号STV2、クロック信号CKV2-1/2-2およびイネーブル信号ENB2の周期は、Vドライバ6を駆動するためのスタート信号STV1、クロック信号CKV1-1/1-2およびイネーブル信号ENB1の2倍である。図11は、図10に示した第3実施形態による液晶表示装置のVドライバ、信号供給回路およびシフトレジスタの動作を説明するためのタイミングチャートである。次に、図10および図11を参照して、第3実施形態による液晶表示装置の動作について説明する。まず、図10に示したVドライバ6およびシフトレジスタ28に、それぞれ、図11に示すように、Hレベルのスタート信号STV1およびSTV2が入力される。次に、Vドライバ6において、図2に示した第1実施形態のVドライバ6と同様の動作が行われる。すなわち、ゲート線G1~G7に、Hレベルの信号が順次供給された後、Lレベルの信号が順次供給され、1フレーム期間Lレベルに保持される。また、シフトレジスタ28図10参照において、クロック信号CKV2-1がHレベルになることによって、シフトレジスタ回路部281aからHレベルの信号がAND回路部282aに入力される。この後、クロック信号CKV2-1がLレベルになる。続いて、クロック信号CKV2-2がHレベルになることによって、シフトレジスタ回路部281bからHレベルの信号がAND回路部282aおよび282bに入力される。次に、イネーブル信号ENB2がHレベルになることによって、AND回路部282aからHレベルの信号が出力される。次に、イネーブル信号ENB2がLレベルになることによって、AND回路部282aからLレベルの信号が出力されるとともに、そのLレベルの信号は、1フレーム期間Lレベルに保持される。この後、クロック信号CKV2-2がLレベルになる。次に、上記したAND回路部282aと同様、クロック信号CKV2-1およびCKV2-2に同期して、AND回路部282bおよび282cからHレベルの信号が出力される。このようにして、シフトレジスタ28からは、Hレベルの信号が順次出力される。なお、シフトレジスタ28から出力されるHレベルの信号において、AND回路部282a~282cから出力される信号は、それぞれ、ゲート線G3、G5およびG7にHレベルの信号が供給されるタイミングと同様のタイミングで出力される。また、シフトレジスタ28から順次出力されたHレベルの信号は、信号供給回路17の信号供給回路部17a~17c図10参照に順次入力される。そして、信号供給回路部17aでは、図8に示した第2実施形態の信号供給回路17aと同様の動作が行われる。すなわち、スイッチ73aおよび73cがオン状態になるともに、スイッチ73bおよび73dがオフ状態になることによって、補助容量線SC1-1にHレベル側の信号VSCHが供給されるとともに、補助容量線SC2-1にLレベル側の信号VSCLが供給される。なお、図10に示した信号供給回路部17b~17dにおいても、信号供給回路部17aと同様の動作が行われる。このように、上記第2実施形態と同様、ゲート線G3、G5およびG7にHレベルの信号が供給されるタイミングと同様のタイミングで、信号供給回路部17a~17cからのHレベル側の信号VSCHおよびLレベル側の信号VSCLが、2段分の補助容量線SC1-1~SC1-3および補助容量線SC2-1~SC2-3に順次供給される。なお、第3実施形態の表示部図示せずにおいて行われる動作は、上記第1実施形態と同様である。第3実施形態では、上記のように、シフトレジスタ28を駆動するためのスタート信号STV2、クロック信号CKV2-1/2-2およびイネーブル信号ENB2の周期を、Vドライバ6を駆動するためのスタート信号STV1、クロック信号CKV1-1/1-2およびイネーブル信号ENB1の周期の2倍にすることによって、シフトレジスタ28を構成するシフトレジスタ回路部281a~281dの数をVドライバ6を構成するシフトレジスタ回路部61a~61hの数の半分に減らすことができるので、上記第2実施形態に比べて、シフトレジスタ回路部の数を少なくすることができる。これにより、回路規模をより縮小することができるとともに、歩留まりをより向上させることができる。なお、第3実施形態のその他の効果は、上記第1実施形態と同様である。第4実施形態図12は、本発明の第4実施形態による液晶表示装置を示した平面図であり、図13は、図12に示した第4実施形態による液晶表示装置のブロック図である。図12および図13を参照して、この第4実施形態では、上記第1~第3実施形態と異なり、信号供給回路をVドライバに内蔵するとともに、ゲート線を駆動走査するための信号を用いて信号供給回路を駆動する場合について説明する。この第4実施形態では、図12に示すように、基板1上に、信号供給回路47図13参照が内蔵されたVドライバ46が設けられている。また、画素部3aに対応する補助容量線SC1-1および画素部3bに対応する補助容量線SC2-1は、共にVドライバ46に内蔵された信号供給回路47に接続されている。なお、Vドライバ46は、本発明のゲート線駆動回路およびシフトレジスタの一例である。なお、第4実施形態のその他の構成は、上記第1実施形態と同様である。次に、図13を参照して、Vドライバ46の内部構成について説明する。Vドライバ46は、シフトレジスタ回路部461a~461fを含んでいる。また、Vドライバ46は、3つの入力端子と1つの出力端子とを有するAND回路部462a~462eを含んでいる。AND回路部462aの入力端子には、シフトレジスタ回路部461aおよび461bの出力信号と、イネーブル信号ENBとが入力される。AND回路部462b以降も同様に、1段ずつずらした2段のシフトレジスタ回路部の出力信号およびイネーブル信号ENBが入力される。また、AND回路部462a~462eの出力端子は、それぞれ、ゲート線G1~G5に接続されている。ここで、第4実施形態では、上記したように、Vドライバ46に、信号供給回路47が内蔵されている。この信号供給回路47は、信号供給回路部47a~47dを含んでいる。そして、信号供給回路部47a~47dは、それぞれ、ゲート線G1~G4に対応するように設けられている。なお、ゲート線G5に対応する信号供給回路部は、図面の簡略化のため、図示していない。そして、信号供給回路部47aの回路構成としては、図3に示した第1実施形態の信号供給回路部7aと同様である。ただし、この第4実施形態では、図13に示すように、ゲート線G1に対応する信号供給回路部47aには、出力端子がゲート線G2に接続されたAND回路部462bの出力信号が入力される。すなわち、この第4実施形態では、所定段のゲート線に対応する補助容量線が接続する信号供給回路部には、出力端子が次段のゲート線に接続されたAND回路部の出力信号が入力される。また、信号供給回路部47b~47dの回路構成は、信号供給回路部47aと同様である。なお、この第4実施形態では、信号供給回路47が内蔵されたVドライバ46は、図4に示した第1実施形態のVドライバ6、信号供給回路7およびシフトレジスタ8のタイミングチャートと同様のタイミングチャートで駆動する。ただし、この第4実施形態では、上記第1実施形態と異なり、2段目以降のゲート線に信号を供給するAND回路部462b~462eからのHレベルの信号が、信号供給回路部47a~47dに順次入力される。これにより、信号供給回路部47a~47dでは、上記第1実施形態の信号供給回路部7aと同様の動作が行われる。第4実施形態では、上記のように、信号供給回路47をVドライバ46に内蔵するとともに、ゲート線G2~G5を順次駆動するための信号を用いて信号供給回路部47a~47dを順次駆動することによって、ゲート線G1~G5を順次駆動するためのVドライバ46とは別個に、信号供給回路部47a~47dを順次駆動するためのシフトレジスタを設ける必要がないので、上記第3実施形態よりも、回路規模をさらに縮小することができるとともに、歩留まりをさらに向上させることができる。また、第4実施形態では、所定段のゲート線に対応する信号供給回路部に、出力端子が次段のゲート線に接続されたAND回路部の出力信号を入力することにより、所定段のゲート線に対応する信号供給回路部を駆動することによって、所定段の次段のシフトレジスタ回路部からの出力信号は、所定段のゲート線を駆動するためのシフトレジスタ回路部の出力信号が出力した後に出力されるので、より容易に、所定段のゲート線に沿って配置された画素部に映像信号を書き終えた後に、所定段のゲート線に対応する1対の補助容量線に、それぞれ、Hレベル側の信号VSCHおよびLレベル側の信号VSCLの一方および他方を供給することができる。なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。たとえば、上記第1~第4実施形態では、信号供給回路部の回路構成を、図3または図8に示した回路構成にしたが、本発明はこれに限らず、少なくとも1対の補助容量線に、それぞれ、Hレベル側の信号およびLレベル側の信号の一方および他方を供給することが可能であればよい。また、1フレーム期間毎に、少なくとも1対の補助容量線にそれぞれ供給されるHレベル側の信号およびLレベル側の信号の一方および他方を交互に切り換えることが可能であればよい。また、上記第1~第4実施形態では、画素部3aおよび3bを、互いに隣接するように配置することによりドット反転駆動を行うようにしたが、本発明はこれに限らず、一方のブロックを複数の画素部3aのみで構成するとともに、他方のブロックを複数の画素部3bのみで構成し、かつ、一方のブロックと他方のブロックとを隣接するように配置することにより、ブロック反転駆動を行うようにしてもよい。また、上記第1~第4実施形態では、ドレイン線を駆動するためのnチャネルトランジスタが順次オン状態になるように構成したが、本発明はこれに限らず、ドレイン線を駆動するための全てのnチャネルトランジスタが同時にオン状態になるように構成してもよい。また、上記第1~第3実施形態では、Vドライバのシフトレジスタ回路部と同様の回路構成を有するシフトレジスタ回路部を含むシフトレジスタを用いて、複数の信号供給回路部を順次駆動するようにしたが、本発明はこれに限らず、複数の信号供給回路部を順次駆動することが可能であれば、Vドライバのシフトレジスタ回路部とは異なる回路構成を有するシフトレジスタ回路部を含むシフトレジスタを用いてもよい。また、上記第1~第3実施形態では、所定段の次段のゲート線に沿った画素部に映像信号を書き込むタイミングと同様のタイミングで、所定段のゲート線に対応する少なくとも1対の補助容量線に、それぞれ、Hレベル側の信号およびLレベル側の信号の一方および他方を供給するようにしたが、本発明はこれに限らず、所定段のゲート線に対応する少なくとも1対の補助容量線に所定の信号を供給するタイミングは、次段のゲート線に沿った画素部に映像信号を書き込むタイミングでなくてもよい。また、上記第2および第3実施形態では、2段分のゲート線毎に信号供給回路部を1つずつ設けるようにしたが、本発明はこれに限らず、3段分以上のゲート線毎に信号供給回路部を1つずつ設けるようにしてもよい。