"複数の放送方式の信号を処理する処理部と、所定の放送方式の信号を処理する第1の処理と、他の放送方式の信号を処理する、前記第1の処理とは異なる第2の処理とで共用される、データを記憶する記憶部とを備える信号処理装置。前記処理部は、複数の放送方式の信号それぞれの誤り訂正を行う請求項1に記載の信号処理装置。前記第1の処理は、LDPC符号を復号するLDPC復号であり、前記第2の処理は、データのデインターリーブであり、前記記憶部は、LDPC復号で求められるメッセージを記憶するメモリであり、LDPC復号とデインターリーブとで共用される請求項2に記載の信号処理装置。前記処理部は、ISDBSの信号と、DVBS2及びISDBS2の信号のうちの少なくとも一方の信号とを処理する請求項3に記載の信号処理装置。前記記憶部は、DVBS2又はISDBS2において、LDPC符号を復号するLDPC復号で求められるメッセージを記憶するメモリであり、DVBS2又はISDBS2で行われるLDPC復号と、ISDBSで行われるデインターリーブとで共用される請求項4に記載の信号処理装置。前記デインターリーブでは、前記記憶部の記憶領域を、2つのバンクに分け、前記2つのバンクのうちの一方のバンクに、データを書き込むとともに、他方のバンクからデータを読み出すことで、データの読み書きを同時に行い、データの書き込み、及び、読み出しのうちの一方を、シーケンシャルなアドレスに対して行う請求項5に記載の信号処理装置。前記記憶部のワード長がBビットであり、デインターリーブが、前記Bビット以下のAビットを、並びが入れ替えられるデータの最小単位として行われる場合において、デインターリーブで並びが入れ替えられる最小単位のAビットを、1以上の整数であるN個だけ集めて、Bビット以下の整数であるANビットのデータに変換し、前記記憶部に供給する変換部をさらに備える請求項6に記載の信号処理装置。前記処理部は、ISDBSの信号と、DVBS2及びISDBS2それぞれの信号とを処理し、DVBS2及びISDBS2のLDPC符号の両方を復号する1つのLDPCデコーダを有する請求項4に記載の信号処理装置。前記処理部は、さらに、DVBSの信号も処理する請求項4に記載の信号処理装置。例えば、ISDBSと、DVBS2及びISDBS2のうちの一方や両方とのいずれも受信可能な受信装置は、まだ提案されていない。また、例えば、ISDBSと、DVBS2及びISDBS2のうちの一方や両方とのいずれも受信可能な受信装置を実現する場合に、ISDBSの信号と、DVBS2やISDBS2の信号とを処理する回路を、別個独立に設けるのでは、受信装置が大規模化、高コスト化する。本技術は、このような状況に鑑みてなされたものであり、複数の放送方式の信号を受信可能な装置の大規模化、及び、高コスト化を抑制することができるようにするものである。本技術の一側面の信号処理装置は、複数の放送方式の信号を処理する処理部と、所定の放送方式の信号を処理する第1の処理と、他の放送方式の信号を処理する、前記第1の処理とは異なる第2の処理とで共用される、データを記憶する記憶部とを備える信号処理装置である。本技術の一側面の信号処理装置においては、データを記憶する記憶部が、所定の放送方式の信号を処理する第1の処理と、他の放送方式の信号を処理する、前記第1の処理とは異なる第2の処理とで共用される。信号処理装置は、独立した装置であっても良いし、1つの装置を構成している内部ブロックであっても良い。本技術の一側面によれば、複数の放送方式の信号を受信可能な装置の大規模化、及び、高コスト化を抑制することができる。[1つの放送方式の信号を受信する受信装置]以下、本技術の一実施の形態について説明するが、その前に、前段階の準備として、所定の1つの放送方式の信号を受信する受信装置について説明する。図1は、ある1つの放送方式の信号を受信する受信装置の構成例を示すブロック図である。本実施の形態では、受信装置が受信可能な信号の放送方式として、例えば、シングルキャリアのディジタル変調が行われる復調がキャリアの同相成分と直交成分とを用いて行われる放送方式であるISDBSや、DVBS,ISDBS2,DVBS2等を採用することとする。なお、DVBS及びISDBSでは、PSKで変調が行われ、DVBS2及びISDBS2では、PSK又はAPSKで変調が行われる。図1において、受信装置は、AD変換部11、復調部12、FEC部13,TSバッファ14、及び、MPEGデコーダ15を有する。AD変換部11には、所定の放送方式の信号としての、ディジタル変調がされた変調信号が供給される。AD変換部11は、そこに供給される変調信号をAD変換し、その結果得られる、IQコンスタレーション上の位置を表すディジタルデータを、復調部12に供給する。復調部12は、AD変換部11からのディジタルデータを復調し、その結果得られる復調データを、FEC部13に供給する。FEC部13は、復調部12からの復調データの誤り訂正を行い、その結果得られる、例えば、TSストリームを、TSバッファ14に供給する。TSバッファ14は、FEC部13からのTSストリームを一時記憶する。TSバッファ14に記憶されたTSストリームは、適宜読み出され、MPEGデコーダ15に供給される。MPEGデコーダ15は、TSバッファ14からのTSストリームを復号し、その結果得られる画像や音声等のAVデータを出力する。[DVBSの信号を受信する場合のFEC部13の構成例]図2は、図1の受信装置がDVBSの信号を受信する場合のFEC部13の構成例を示すブロック図である。図2において、FEC部13は、デマッピング部21、ビタビデコーダ22、バイトデインターリーバ23,RAM24、及び、RSデコーダ25を有する。デマッピング部21には、復調部12図1からの復調データが供給される。デマッピング部21は、復調部12からの復調データをデマッピングし、その結果得られるデータを、ビタビデコーダ22に供給する。ビタビデコーダ22は、デマッピング部21からのデータをビタビ復号し、その結果得られるデータを、バイトデインターリーバ23に供給する。ここで、DVBSの信号について、ビタビデコーダ22によるビタビ復号によって得られるデータには、バイト単位で、並びを入れ替えるインターリーブバイトインタリーブが施されている。バイトデインターリーバ23は、ビタビデコーダ22からのデータを、RAM24に書き込んで読み出すことにより、ビタビデコーダ22からのデータの並びをバイト単位で入れ替えるデインターリーブバイトデインターリーブを行い、その結果得られる、並びを元の順番に戻したデータを、RSデコーダ25に供給する。ここで、デインターリーブにおいて、並びが入れ替えられるデータの最小単位を、入れ替え単位ともいう。バイトデインターリーバ23で行われるバイトデインターリーブの入れ替え単位は、1バイトである。また、デインターリーブにおいて、入れ替え単位で入れ替えが行われる対象のデータの並びを、デインターリーブ単位ともいう。バイトデインターリーバ23では、デインターリーブ単位のデータインターリーブ長のデータの並びを、入れ替え単位であるバイト単位で入れ替えるバイトデインターリーブが行われる。なお、DVBSのバイトデインターリーブのデインターリーブ単位は小さく、このため、RAM24に要求される記憶容量は、10kビット弱程度正確には、8976ビット=8ビット×1122ワードである。RSデコーダ25は、バイトデインターリーバ23からのデータであるRS符号を復号し、その結果得られる復号データであるTSストリームを、TSバッファ14図1に供給する。[ISDBSの信号を受信する場合のFEC部13の構成例]図3は、図1の受信装置がISDBSの信号を受信する場合のFEC部13の構成例を示すブロック図である。図3において、FEC部13は、デマッピング部31、ビタビデコーダ32、バイトデインターリーバ33,RAM34、及び、RSデコーダ35を有する。デマッピング部31には、復調部12図1からの復調データが供給される。デマッピング部31は、復調部12からの復調データをデマッピングし、その結果得られるデータを、ビタビデコーダ32に供給する。ビタビデコーダ32は、デマッピング部31からのデータをビタビ復号し、その結果得られるデータを、バイトデインターリーバ33に供給する。バイトデインターリーバ33は、ビタビデコーダ32からのデータを、RAM34に書き込んで読み出すことにより、ビタビデコーダ32からのデータの並びをバイト単位で入れ替えるデインターリーブバイトデインターリーブを行い、その結果得られる、並びを元の順番に戻したデータを、RSデコーダ35に供給する。RSデコーダ35は、バイトデインターリーバ33からのデータであるRS符号を復号し、その結果得られる復号データであるTSストリームを、TSバッファ14図1に供給する。なお、ISDBSでは、バイトデインターリーバ33のバイトデインターリーブの対象となるデインターリーブ単位は、スーパーフレームである。ISDBSにおいて、スーパーフレームは、8フレームで構成され、1フレームは、48スロットを有する。そして、1スロットは、203バイトであるため、デインターリーブ単位であるスーパーフレームは、623616ビット約06Mビットである。したがって、RAM34に要求される記憶容量は、約06Mビット623616ビット以上となる。[ISDBS2の信号を受信する場合のFEC部13の構成例]図4は、図1の受信装置がDVBS2の信号を受信する場合のFEC部13の構成例を示すブロック図である。図4において、FEC部13は、デマッピング部41、ビットデインターリーバ42,RAM43、LDPCデコーダ44、及び、BCHデコーダ46を有する。デマッピング部41には、復調部12図1からの復調データが供給される。デマッピング部41は、復調部12からの復調データをデマッピングし、その結果得られるデータを、ビットデインターリーバ42に供給する。ビットデインターリーバ42は、デマッピング部41からのデータを、RAM43に書き込んで読み出すことにより、デマッピング部41からのデータの並びをビット単位で入れ替えるデインターリーブビットデインターリーブを行い、その結果得られる、並びを元の順番に戻したデータであるLDPC符号の各ビットの尤度を、LDPCデコーダ44に供給する。LDPCデコーダ44は、ビットデインターリーバ42からのLDPC符号を復号するLDPC復号を行い、その結果得られるBCH符号を、BCHデコーダ46に供給する。ここで、LDPCデコーダ44では、例えば、サムプロダクトアルゴリズムに従ったLDPC復号が行われる。サムプロダクトアルゴリズムに従ったLDPC復号では、チェックノード及びバリアブルノードの演算が交互に繰り返し行われるが、その際、チェックノードの演算は、直前のバリアブルノードの演算により得られるメッセージバリアブルノードメッセージを用いて行われ、バリアブルノードの演算は、直前のチェックノードの演算により得られるメッセージチェックノードメッセージを用いて行われる。したがって、LDPCデコーダ44では、チェックノード及びバリアブルノードの演算以下、単に、ノード演算ともいうにより得られるメッセージを一時記憶しておく必要があり、このため、LDPCデコーダ44は、メッセージを記憶するRAM45を有している。BCHデコーダ46は、LDPCデコーダ44からのBCH符号を復号し、その結果得られる復号データであるTSストリームを、TSバッファ14図1に供給する。なお、DVBS2では、ビットデインターリーバ42のビットデインターリーブの対象となるデインターリーブ単位は、1符号分のLDPC符号であり、LDPC符号の最大の符号長は、64800ビットである。いま、LDPC符号の各ビットの尤度0又は1らしさが、例えば、5ビットで表されることとすると、ビットデインターリーバ42でのビットデインターリーブに使用されるRAM43に要求される記憶容量は、64800×5=324000ビット約03Mビット以上となる。また、LDPCデコーダ44において、DVBS2のLDPC符号について、例えば、特許文献1に記載の技術を利用して、360個ずつのノード演算を行うこととするとともに、ノード演算の結果得られるメッセージである軟判定情報が、例えば、LDPC符号の各ビットの尤度と同様の5ビットで表されることとする。ここで、DVBS2のLDPC符号の検査行列は、所定の値であるP列ごとに、そのP列の各行の1の位置が、そのP列の最初の列を、ある値だけ、列縦方向にサイクリックシフトした位置になっている巡回構造になっている。いま、巡回構造におけるPを、巡回構造の周期ということとすると、DVBS2では、巡回構造の周期Pが、360になっており、特許文献1に記載の技術では、例えば、巡回構造の周期Pに等しい数ずつのノード演算を並列に行うことによって、LDPC復号を行うことができる。DVBS2において、巡回構造の周期Pに等しい数である360個ずつのノード演算の結果得られるメッセージの最大数は、符号長が64800ビットで、符号化率が35のLDPC符号の検査行列を用いたLDPC復号が行われる場合の360×792メッセージである。そして、ノード演算のうちの、バリアブルノードの演算は、直前のチェックノードの演算により得られるメッセージの他、復号の対象のLDPC符号の各ビットの尤度をも用いて行われる。したがって、LDPC復号では、360個ずつのノード演算の結果得られる、最大で360×792メッセージと、1符号分のLDPC符号の各ビットの尤度とを記憶する必要があり、LDPCデコーダ44でのLDPC復号に使用されるRAM45に要求される記憶容量は、360×792メッセージと、1符号分のLDPC符号の各ビットの尤度との合計のデータ量である360×79264800×5=1749600ビット約17Mビット以上となる。なお、FEC部13には、ビットデインターリーブに使用されるRAM43と、LDPC復号に使用されるRAM45とに代えて、ビットデインターリーブとLDPC復号とに同時に使用される1つのRAMを設けることができる。ビットデインターリーブとLDPC復号とに同時に使用される1つのRAMに要求される記憶容量は、ビットデインターリーブに使用されるRAM43に要求される記憶容量と、LDPC復号に使用されるRAM45に要求される記憶容量とを合計した3240001749600=2073600ビット約20Mビット以上となる。[ISDBS2の信号を受信する場合のFEC部13の構成例]図5は、図1の受信装置がISDBS2の信号を受信する場合のFEC部13の構成例を示すブロック図である。図5において、FEC部13は、デマッピング部51、ビットデインターリーバ52,RAM53、LDPCデコーダ54、及び、BCHデコーダ56を有する。デマッピング部51には、復調部12図1からの復調データが供給される。デマッピング部51は、復調部12からの復調データをデマッピングし、その結果得られるデータを、ビットデインターリーバ52に供給する。ビットデインターリーバ52は、デマッピング部51からのデータを、RAM53に書き込んで読み出すことにより、デマッピング部51からのデータの並びをビット単位で入れ替えるデインターリーブビットデインターリーブを行い、その結果得られる、並びを元の順番に戻したデータであるLDPC符号の各ビットの尤度を、LDPCデコーダ54に供給する。LDPCデコーダ54は、図4のLDPCデコーダ44と同様にして、ビットデインターリーバ52からのLDPC符号のLDPC復号を行い、その結果得られるBCH符号を、BCHデコーダ56に供給する。ここで、LDPCデコーダ54は、図4のLDPCデコーダ44と同様に、ノード演算により得られるメッセージを一時記憶するRAM55を有している。BCHデコーダ56は、LDPCデコーダ54からのBCH符号を復号し、その結果得られる復号データであるTSストリームを、TSバッファ14図1に供給する。なお、ISDBS2では、ビットデインターリーバ52のビットデインターリーブの対象となるデインターリーブ単位である1符号分のLDPC符号の符号長は、44880ビットである。いま、LDPC符号の各ビットの尤度が、例えば、図4の場合と同様に、5ビットで表されることとすると、ビットデインターリーバ52でのビットデインターリーブに使用されるRAM53に要求される記憶容量は、44880×5=224400ビット約022Mビット以上となる。また、LDPCデコーダ54において、ISDBS2のLDPC符号について、例えば、特許文献1に記載の技術を利用して、巡回構造の周期Pに等しい数ずつのノード演算を行うこととするとともに、ノード演算の結果得られるメッセージである軟判定情報が、例えば、LDPC符号の各ビットの尤度と同様の5ビットで表されることとする。ここで、ISDBS2では、巡回構造の周期Pは、374であり、LDPCデコーダ54では、ISDBS2のLDPC符号について、374個ずつのノード演算が行われる。また、ISDBS2において、374個ずつのノード演算の結果得られるメッセージの最大数は、374×435メッセージである。したがって、LDPCデコーダ54でのLDPC復号では、374個ずつのノード演算の結果得られる、最大で374×435メッセージと、1符号分のLDPC符号の各ビットの尤度とを記憶する必要があり、LDPCデコーダ54でのLDPC復号に使用されるRAM55に要求される記憶容量は、374×435メッセージと、1符号分のLDPC符号の各ビットの尤度との合計のデータ量である374×43544880×5=1037850ビット約10Mビット以上となる。なお、FEC部13には、ビットデインターリーブに使用されるRAM53と、LDPC復号に使用されるRAM55とに代えて、ビットデインターリーブとLDPC復号とに同時に使用される1つのRAMを設けることができる。ビットデインターリーブとLDPC復号とに同時に使用される1つのRAMに要求される記憶容量は、ビットデインターリーブに使用されるRAM53に要求される記憶容量と、LDPC復号に使用されるRAM55に要求される記憶容量とを合計した2244001037850=1262250ビット約126Mビット以上となる。[複数の放送方式の信号を受信可能な受信装置]図6は、本技術の信号処理装置を適用した受信装置の一実施の形態の構成例を示すブロック図である。図6において、受信装置は、図1のAD変換部11ないしMPEGデコーダ55に対応するAD変換部61、復調部62、FEC部63,TSバッファ64、及び、MPEGデコーダ55を有する。図6の受信装置において、AD変換部61、復調部62、TSバッファ64、及び、MPEGデコーダ55は、図1のAD変換部11、復調部12、TSバッファ14、及び、MPEGデコーダ15とほぼ同様に構成されている。但し、FEC部63の構成は、図1のFEC部13と異なっている。図6の受信装置では、例えば、シングルキャリアのディジタル変調が行われる放送方式であるISDBS,DVBS,ISDBS2、及び、DVBS2のうちの複数の放送方式の信号を受信することができる。ISDBS,DVBS,ISDBS2、及び、DVBS2では、いずれも、シングルキャリアのディジタル変調具体的には、PSK又はAPSKが行われるため、そのディジタル変調により得られる変調信号を復調する復調部62については、ISDBS,DVBS,ISDBS2、及び、DVBS2のうちのいずれの放送方式の信号を復調する場合でも、行う処理はほぼ共通しており、放送方式ごとの回路を設ける必要はなく、ISDBS,DVBS,ISDBS2、及び、DVBS2のうちの任意の複数の放送方式の信号の復調に共用で使用することができる回路を、比較的容易に実現することができる。したがって、複数の放送方式の信号を受信可能な受信装置の復調部62は、1つの放送方式の信号を受信する受信装置図1の復調部12とほぼ同様に構成される。AD変換部61,TSバッファ64、及び、MPEGデコーダ55も、ISDBS,DVBS,ISDBS2、及び、DVBS2のうちのいずれの放送方式の信号を処理する場合でも、行う処理が共通しているため、1つの放送方式の信号を受信する受信装置図1のAD変換部11,TSバッファ14、及び、MPEGデコーダ15とそれぞれ同様に構成される。一方、誤り訂正については、ISDBS及びDVBSでは、図2及び図3で説明したように、ビタビ復号、バイトデインターリーブ、及び、RS符号の復号RS復号が行われるのに対して、ISDBS2及びDVBS2では、ビットデインターリーブ、LDPC復号、及び、BCH符号の復号BCH復号が行われる。したがって、ISDBS及びDVBSの信号のうちの少なくとも一方と、ISDBS及びDVBSとは異なる誤り訂正の処理が行われるISDBS2及びDVBS2の信号のうちの少なくとも一方とを受信可能な受信装置を構成するには、FEC部63に、ビタビ復号、バイトデインターリーブ、及び、RS復号を行う回路と、ビットインターリーブ、LDPC復号、及び、BCH復号を行う回路とが必要となる。一方、1つの放送方式の信号を受信する受信装置図1のFEC部13は、ビタビ復号、バイトデインターリーブ、及び、RS復号を行う回路か、ビットインターリーブ、LDPC復号、及び、BCH復号を行う回路かで構成することができるので、複数の放送方式の信号を受信可能な受信装置のFEC部63は、1つの放送方式の信号を受信する受信装置図1のFEC部63よりも大規模化、及び、高コスト化する。[複数の放送信号を受信する受信装置のFEC部63の構成例]図7は、図6の受信装置が、複数の放送信号としての、例えば、ISDBS及びDVBS2の信号を受信可能な場合の、図6のFEC部63の構成例第1の構成例を示すブロック図である。なお、図中、図3及び図4のFEC部13と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。図7において、FEC部63は、複数の放送信号としての、例えば、ISDBS及びDVBS2の信号を処理する処理部であり、ISDBS用処理部30,DVBS2用処理部40、及び、セレクタ71を有する。ISDBS用処理部30は、デマッピング部31ないしRSデコーダ35を有し、図3のFEC部13と同様の処理を行い、その結果得られる復号データを、セレクタ71に供給する。したがって、復調部62図6からFEC部63に供給される復調データが、ISDBSの信号を復調した復調データである場合、ISDBS用処理部30では、その復調データについて、適切な誤り訂正が行われる。DVBS2用処理部40は、デマッピング部41ないしBCHデコーダ46を有し、図4のFEC部13と同様の処理を行い、その結果得られる復号データを、セレクタ71に供給する。したがって、復調部62図6からFEC部63に供給される復調データが、DVBS2の信号を復調した復調データである場合、DVBS2用処理部40では、その復調データについて、適切な誤り訂正が行われる。セレクタ71は、ユーザの操作や、外部から供給される信号等に従い、ISDBS用処理部30、及び、DVBS2用処理部40それぞれからの復号データのうちの一方を選択して、TSバッファ64図6に供給する。ここで、ISDBS用処理部30において、バイトデインターリーブに使用されるRAM34には、図3で説明したように、623616ビット以上の記憶容量が要求される。また、DVBS2用処理部40において、ビットデインターリーブに使用されるRAM43には、図4で説明したように、324000ビット以上の記憶容量が要求され、LDPC復号に使用されるRAM45には、1749600ビット以上の記憶容量が要求される。したがって、FEC部63には、図3や図4のFEC部13に比較して、大容量のメモリが要求されるため、FEC部63は、FEC部に比較して、大規模化、及び、高コスト化する。ところで、図6の受信装置において、受信可能な複数の放送方式の信号の受信を、同時に行うことがないこととすると、複数の放送方式の信号の誤り訂正が可能な、例えば、図7のFEC部63において、ISDBS用処理部30と、DVBS2用処理部40とは、同時に動作する必要がない。したがって、ISDBS用処理部30でのバイトデインターリーブに使用されるRAM34と、DVBS2用処理部40でのビットでインターリーブに使用されるRAM43、及び、LDPC復号に使用されるRAM45とには、同時に、データを記憶する必要がない。そこで、図8は、図6の受信装置が、複数の放送信号としてのISDBS及びDVBS2の信号を受信可能な場合の、図6のFEC部63の他の構成例第2の構成例を示すブロック図である。なお、図中、図7の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。図8のFEC部63は、ISDBS用処理部30,DVBS2用処理部40、及び、セレクタ71を有する点で、図7の場合と共通する。但し、図8では、ISDBS用処理部30に、RAM34が設けられていない点、及び、DVBS2用処理部40に、RAM45に代えて、RAM81が設けられている点で、図7の場合と相違する。RAM81は、LDPCデコーダ44に内蔵され、RAM45図4と同様に、LDPC復号で求められるメッセージ等を記憶する。したがって、RAM81は、RAM45図4と同様に、1749600ビット以上の記憶容量を有する。図8では、LDPCデコーダ44に内蔵されるRAM81は、DVBS2の信号のLDPC復号でメッセージの記憶に使用される他、バイトデインターリーバ33での、ISDBSの信号のバイトデインターリーブにも使用される。すなわち、RAM81は、DVBS2の信号を処理する第1の処理としてのDVBS2の信号のLDPC復号と、ISDBSの信号を処理する、第1の処理とは異なる第2の処理としてのISDBSの信号のバイトデインターリーブとで共用される。そのため、RAM45図4は、LDPCデコーダ44からアクセスすることができるようになっているのに対して、RAM81は、LDPCデコーダ44の他、外部としてのバイトデインターリーバ33からもアクセスすることができるようになっている。以上のように、図8では、RAM81が、DVBS2の信号のLDPC復号と、ISDBSの信号のバイトデインターリーブとで共用されるので、バイトデインターリーブでのみ使用されるRAM34図7を設ける必要がなく、FEC部63、ひいては、受信装置図6の大規模化、及び、高コスト化を抑制することができる。図9は、図8のFEC部63において、RAM81が、バイトデインターリーバ33での、ISDBSの信号のバイトデインターリーブに使用される場合の、RAM81へのアクセスを説明する図である。RAM81は、図8で説明したように、RAM45図4と同様に、1749600ビット以上の記憶容量を有する。一方、バイトデインターリーバ33でのバイトデインターリーブのデインターリーブ単位であるスーパーフレームは、図3で説明したように、623616ビットである。したがって、1749600ビット以上のRAM81は、その記憶領域を、2バンクに分けて構成しても、各バンクに、デインターリーブ単位であるスーパーフレームを記憶することができる。図9は、2バンク1及び2で構成されるRAM81を模式的に示している。バイトデインターリーバ33は、ビタビデコーダ32からのデータを、RAM81に書き込んで読み出すことにより、ビタビデコーダ32からのデータの並びをバイト単位で入れ替えるデインターリーブバイトデインターリーブを行い、その結果得られる、並びを元の順番に戻したデータを、RSデコーダ35に供給する。バイトデインターリーブにおいて、バイトデインターリーバ33は、RAM81のバンク1及び2のうちの一方のバンクに、データを書き込むとともに、他方のバンクからデータを読み出すことで、データの読み書きを同時に行う。すなわち、バイトデインターリーバ33は、図9に示すように、RAM81のバンク1及び2のうちの、バンク1に、データを書き込むとともに、バンク2から、データを読み出すことと、バンク2に、データを書き込むとともに、バンク1から、データを読み出すこととを、交互に繰り返す。ここで、LDPCデコーダ44で行われるLDPC復号で求められるメッセージを記憶するRAM81としては、多ビット小ワードのRAMが要求される。多ビット小ワードのRAMは、一般に、物理的に複数のメモリマクロで構成されるが、そのような多ビット小ワードのRAMを、2バンクに構成しても、RAMを構成するメモリマクロの数は増加しない。したがって、RAM81としてのチップの面積は、RAM81を2バンクに構成するかどうかの影響を受けない面積インパクトなしで、RAM81を2バンクに構成し、バイトデインターリーブに使用することができる。なお、バンク1及び2で構成されるRAM81のバンク1及び2のうちの一方のバンクに、データを書き込むとともに、他方のバンクからデータを読み出すことで、データの読み書きを同時に行って、バイトデインターリーブを行う場合には、RAM81に対するデータの書き込み、及び、データの読み出しのうちの一方は、RAM81のシーケンシャルなアドレスに対して行うことができる。すなわち、バイトデインターリーブでは、データを、RAM81のシーケンシャルなアドレスに対して書き込み、元の並びの順番で、データを、RAM81から読み出すことができる。又は、バイトデインターリーブでは、データを、RAM81のシーケンシャルなアドレスから読み出したときに、元の並びの順番に並ぶように、RAM81に書き込み、RAM81のシーケンシャルなアドレスから、データを読み出すことができる。図10は、図6の受信装置が、複数の放送信号としてのISDBS及びDVBS2の信号を受信する場合の、図6のFEC部63のさらに他の構成例第3の構成例を示すブロック図である。なお、図中、図8の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。図10のFEC部63は、ISDBS用処理部30,DVBS2用処理部40、及び、セレクタ71を有する点で、図8の場合と共通する。但し、図10のFEC部63は、データ変換部101が新たに設けられている点で、図8の場合と相違する。データ変換部101は、バイトデインターリーバ33がRAM81に書き込むデータを、RAM81に適した形式のデータに変換して、RAM81に供給するとともに、RAM81から読み出されたデータを、バイトデインターリーバ33が扱う形式のデータに変換して、バイトデインターリーバ33に供給する。ここで、バイトデインターリーバ33は、デインターリーブ単位であるスーパーフレームを、入れ替え単位であるバイト単位で読み書きすることで、バイトデインターリーブを行う。図9で説明したように、RAM81として、多ビット小ワードのRAMが採用される場合には、1ワードのビット数は、例えば、8ビット1バイトより大である。そこで、データ変換部101は、バイトデインターリーバ33が書き込みを行う入れ替え単位である1バイトのデータを1以上集めることにより、RAM81の1ワードのデータに変換し、RAM81に供給する。また、データ変換部101は、RAM81から読み出された1ワードのデータを分解することにより、バイトデインターリーバ33が読み出しを行う入れ替え単位である1バイトごとのデータに変換し、そのうちのバイトデインターリーバ33が要求する1バイトのデータを、バイトデインターリーバ33に供給する。図11は、図10のデータ変換部101の処理を説明する図である。いま、RAM81のワード長1ワードのビット数がBビットであるとする。また、バイトデインターリーバ33によるバイトデインターリーブの入れ替え単位のビット数がAビットバイトデインターリーブでは、1バイト8ビットであることとし、Bビット以下の値であることとする。データ変換部101は、バイトデインターリーバ33から供給される入れ替え単位のAビットのデータを、1以上の整数であるN個だけ集めて、Bビット以下の最大の整数であるANビットのデータに変換し、RAM81に供給して書き込む。また、データ変換部101は、RAM81から、1ワードであるBビットのデータを読み出し、そのBビットのデータを、入れ替え単位であるAビットごとのデータに分解してから、必要なAビットのデータを、バイトデインターリーバ33に供給する。なお、ANビットが、Bビットに一致しない場合Bビット未満である場合、データ変換部101では、ANビットに、bANビットをパディングして、1ワードのデータであるBビットのデータにしてから、RAM81に供給することができる。ここで、図9で説明したように、バンク1及び2で構成されるRAM81に対するデータの書き込み、及び、データの読み出しのうちの一方は、RAM81のシーケンシャルなアドレスに対して行うことができる。図11では、RAM81に対するデータの読み書きは、ANビット単位で行われるため、書き込み、又は、読み出しを、RAM81のシーケンシャルなアドレスに対して行うことができる場合には、その書き込み、又は、読み出しのためのRAM81へのアクセスの回数は、入れ替え単位であるAビット単位で読み書きが行われる図3のRAM34へのアクセスの回数の1Nとなる。したがって、図11では、RAM81へのアクセスの回数が、図3の場合RAM34へのアクセスの回数よりも少なくなり、電力消費を低減することができる。なお、ここでは、入れ替え単位のAビットのデータを、1以上の整数であるN個だけ集めて、Bビット以下の最大の整数であるANビットのデータに変換し、ANビット単位で、データを、RAM81に書き込むこととしたが、ANビットは、必ずしても、Bビット以下の最大の整数である必要はない。すなわち、ANビットは、Bビット以下であれば良く、そのようなANビット単位で、データを、RAM81に書き込むことができる。図12は、図6の受信装置が、複数の放送信号としてのISDBS及びISDBS2の信号を受信する場合の、図6のFEC部63の構成例第4の構成例を示すブロック図である。なお、図中、図3及び図4のFEC部13、並びに、図7及び図8のFEC部63と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。図12において、FEC部63は、複数の放送信号としての、例えば、ISDBS及びISDBS2の信号を処理する処理部であり、ISDBS用処理部30,ISDBS2用処理部50、及び、セレクタ71を有する。したがって、図12のFEC部63は、ISDBS用処理部30、及び、セレクタ71を有する点で、図7の場合と共通する。但し、図12のFEC部63は、DVBS2用処理部40に代えて、ISDBS2用処理部50が設けられている点で、図7の場合と相違する。また、図12では、ISDBS用処理部30は、デマッピング部31ないしバイトデインターリーバ33、及び、RSデコーダ35を有する点で、図3のFEC部13と共通するが、RAM34が設けられていない点で、図3のFEC部13と相違する。さらに、図12では、ISDBS2用処理部50は、デマッピング部51、ビットデインターリーバ52、LDPCデコーダ54、及び、BCHデコーダ56を有する点で、図5のFEC部13と共通するが、RAM53及び55にそれぞれ代えて、RAM121及び122が設けられている点で、図5のFEC部13と相違する。RAM121は、ビットデインターリーバ52でのビットデインターリーブに使用されるRAMであり、RAM53図5と同様に、224400ビット以上の記憶容量を有する。RAM122は、LDPCデコーダ54に内蔵され、RAM55図5と同様に、LDPC復号で求められるメッセージ等を記憶する。したがって、RAM122は、RAM55図5と同様に、1037850ビット以上の記憶容量を有する。図12では、ビットデインターリーブに使用されるRAM121、及び、LDPC復号でメッセージの記憶に使用されるRAM122が、バイトデインターリーバ33でのバイトデインターリーブにも使用される。すなわち、RAM121は、ISDBS2の信号の処理としてのISDBS2の信号のビットデインターリーブと、ISDBSの信号の処理としてのISDBSの信号のバイトデインターリーブとで共用される。また、RAM122は、ISDBS2の信号の処理としてのISDBS2の信号のLDPC復号と、ISDBSの信号の処理としてのISDBSの信号のバイトデインターリーブとで共用される。そのため、図5のRAM53は、ビットデインターリーバ52からアクセスすることができるようになっているのに対して、RAM121は、ビットデインターリーバ52の他、バイトデインターリーバ33からもアクセスすることができるようになっている。また、図5のRAM55は、LDPCデコーダ54からアクセスすることができるようになっているのに対して、RAM122は、LDPCデコーダ54の他、外部としてのバイトデインターリーバ33からもアクセスすることができるようになっている。以上のように、図12では、RAM121が、ISDBS2の信号のビットデインターリーブと、ISDBSの信号のバイトデインターリーブとで共用されるとともに、RAM122が、ISDBS2の信号のLDPC復号と、ISDBSの信号のバイトデインターリーブとで共用されるので、バイトデインターリーブでのみ使用されるRAM34図3を設ける必要がなく、FEC部63、ひいては、受信装置図6の大規模化、及び、高コスト化を抑制することができる。ここで、RAM122は、RAM55図5と同様に、1037850ビット以上の記憶容量を有する。一方、バイトデインターリーバ33でのバイトデインターリーブのデインターリーブ単位であるスーパーフレームは、図3で説明したように、623616ビットである。したがって、1037850ビットのRAM122だけでは、その記憶領域を、2バンクに分けて構成した場合に、各バンクに、デインターリーブ単位であるスーパーフレームを記憶することができない。そこで、図12では、LDPC復号で使用されるRAM122の他、ビットデインターリーブで使用されるRAM121も、バイトデインターリーブに使用される。すなわち、RAM121は、RAM53図5と同様に、224400ビット以上の記憶容量を有するので、RAM121と122とを合わせた全体の記憶容量は、2244001037850=1262250ビット以上となる。そして、RAM121と122を合わせた記憶領域を、2バンクに分けることにより、各バンクに、バイトデインターリーバ33でのバイトデインターリーブのデインターリーブ単位である623616ビットのスーパーフレームを記憶することができる。図12では、RAM121と122を合わせた記憶領域が、2バンクに分けけられ、バイトデインターリーバ33でのバイトデインターリーブに使用される。なお、図12では、ISDBS2の信号のビットデインターリーブに使用されるRAM121と、ISDBS2の信号のLDPC復号に使用されるRAM122との両方を、ISDBSの信号のバイトデインターリーブに共用することとしたが、RAM121及び122のうちの、ISDBSの信号のバイトデインターリーブのデインターリーブ単位である623616ビットを記憶可能なRAM122だけを、ISDBSの信号のバイトデインターリーブに共用することができる。RAM122だけを、ISDBSの信号のバイトデインターリーブに共用する場合には、上述したように、その記憶領域を、2バンクに分けて構成すると、各バンクに、デインターリーブ単位であるスーパーフレームを記憶することができないため、ISDBSの信号のバイトデインターリーブでは、RAM122を、1バンクのRAMとして使用する。1バンクのRAM122では、バイトデインターリーブにおいて、データの書き込みが、既にデータの読み出しが完了しているアドレスに制限されるため、RAM122に対するデータの書き込み、及び、データの読み出しは、RAM122のシーケンシャルなアドレスに対して行うことはできず、その結果、データの書き込み、及び、データの読み出しのうちの一方を、RAM122のシーケンシャルなアドレスに対して行うことができる2バンクの場合に比較して、RAM122へのアクセスの回数が増加し、その分、消費電力が増加する。但し、バイトデインターリーバ33がバイトデインターリーブにのみ使用するRAM34図3を、ISDBS用処理部30に設ける場合に比較して、FEC部63の大規模化、及び、高コスト化を抑制することができる。ここで、バイトデインターリーブを、1バンクのRAM122を用いて行う場合には、RAM122のワード長Bが、バイトデインターリーブの入れ替え単位のビット数Aより大きければ、RAM122へのデータの書き込みは、いわゆるパーシャルライトやデータマスク等の機能を必要に応じて利用して行われる。以上のように、各バンクに、バイトデインターリーブのデインターリーブ単位である623616ビットを記憶することができる2バンク分の記憶領域としてのRAM121及び122が存在する場合であっても、1バンク分の記憶領域だけを使用して、バイトデインターリーブを行うことができる。図13は、図6の受信装置が、複数の放送信号としてのISDBS,ISDBS2、及び、DVBS2の信号を受信する場合の、図6のFEC部63の構成例第5の構成例を示すブロック図である。なお、図中、図8のFEC部63と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。図13のFEC部63は、ISDBS用処理部30,DVBS2用処理部40、及び、セレクタ71を有し、図8の場合と同様に構成されている。但し、図13のFEC部63では、LDPC符号の検査行列や、検査行列の巡回構造の周期P、ビットデインターリーブのパターン入れ替え単位を入れ替えるパターン等の、DVBS2用処理部40で行われる処理のパラメータを変更することができるようになっている。ISDBS2、及び、DVBS2の信号の誤り訂正では、図4及び図5で説明したように、いずれも、ビットデインターリーブ、LDPC復号、及び、BCH復号が行われ、基本的に、処理のパラメータが異なるだけなので、処理のパラメータの変更等の簡単な変更を行うことで、DVBS2用処理部40において、ISDBS2、及び、DVBS2の信号のいずれの誤り訂正も行うことができる。すなわち、図13のDVBS2用処理部40において、1つのデマッピング部41では、ISDBS2、及び、DVBS2の信号のいずれのデマッピングも行うことができ、1つのビットデインターリーバ42では、ISDBS2、及び、DVBS2の信号のいずれのビットデインターリーブも行うことができる。さらに、1つのLDPCデコーダ44では、ISDBS2、及び、DVBS2の信号のいずれのLDPC復号も行うことができ、1つのBCHデコーダ46では、ISDBS2、及び、DVBS2の信号のいずれのBCH復号も行うことができる。なお、DVBS2用処理部40において、RAM43は、図4で説明したように、324000ビット以上の記憶容量を有するので、図4で説明した、DVBS2の信号のビットデインターリーブのデインターリーブ単位である64800ビットのLDPC符号の各ビットの尤度を表す64800×5=324000ビットも、図5で説明した、ISDBS2の信号のビットデインターリーブのデインターリーブ単位である44880ビットのLDPC符号の各ビットの尤度を表す44880×5=224400ビットも、記憶することができる。さらに、DVBS2用処理部40において、RAM81は、図8で説明したように、1749600ビット以上の記憶容量を有するので、図4で説明した、DVBS2の信号のLDPC復号に必要なメッセージ等の1749600ビットのデータも、図5で説明した、ISDBS2の信号のLDPC復号に必要なメッセージ等の1037850ビットのデータも、記憶することができる。一方、図12のISDBS2用処理部50では、224400ビットのRAM121において、DVBS2の信号のビットデインターリーブのデインターリーブ単位である64800ビットのLDPC符号の各ビットの尤度を表す64800×5=324000ビットを記憶することができない。さらに、図12のISDBS2用処理部50では、1037850ビットのRAM122において、DVBS2の信号のLDPC復号に必要なメッセージ等の1749600ビットのデータを記憶することができない。そのため、図12のISDBS2用処理部50では、処理のパラメータを変更しても、RAM121及び122として、それぞれ、RAM43及び81の記憶容量以上のRAMを用いないと、ISDBS2の信号の誤り訂正を行うことはできても、DVBS2の信号の誤り訂正を行うことができない。なお、図13では、RAM81を、バイトデインターリーバ33によるバイトデインターリーブに使用する場合には、図8の場合と同様に、2バンクで構成されるRAMとして使用することができる。また、ISDBS、及び、DVBSの信号の誤り訂正では、図2及び図3で説明したように、いずれも、ビタビ復号、バイトデインターリーブ、及び、RS復号が行われ、基本的に、処理のパラメータが異なるだけなので、処理のパラメータの変更等の簡単な変更を行うことで、ISDBS用処理部30において、ISDBS、及び、DVBSの信号のいずれの誤り訂正も行うことが可能となる。したがって、図13のFEC部63において、ISDBS用処理部30を、そこで行われる処理のパラメータを変更することができるように構成することにより、図13のFEC部63では、ISDBS,ISDBS2,DVBS、及び、DVBS2の信号のいずれの誤り訂正も、行うことが可能となる。なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。すなわち、本実施の形態では、複数の放送方式の信号として、DVBSや、DVBS2,ISDBS,ISDBS2の信号を採用したが、複数の放送方式の信号は、DVBSや、DVBS2,ISDBS,ISDBS2の信号に限定されるものではなく、例えば、DTMBその他のディジタル放送方式の信号であってもよい。また、本実施の形態では、複数の放送方式の信号の誤り訂正として行われるLDPC復号と、バイトデインターリーブとで、RAM81等の記憶部を共用することとしたが、記憶部の共用は、誤り訂正以外で行われる処理どうしで行うことができる。さらに、本実施の形態では、LDPC符号の各ビットの尤度、及び、メッセージが5ビットで表されることとして、LDPC復号に用いられるRAM81及びRAM122の記憶容量を定めたが、LDPC符号の各ビットの尤度、及び、メッセージのビット数は、5ビットに限定されるものではない。LDPC符号の各ビットの尤度、及び、メッセージのビット数を、5ビットより小さい、例えば、4ビットや3ビットすることにより、LDPC復号に用いられるRAM81の記憶容量を小さくすることができる。但し、LDPC復号に用いられるRAM81の記憶容量を小さくした場合には、RAM81を2バンクに分けたときに、各バンクに、ISDBSの信号のバイトデインターリーブのデインターリーブであるスーパーフレームを記憶することができなくなることがある。その場合、ISDBSの信号のバイトデインターリーブでは、RAM81を、1バンクのRAMとして使用することにより、RAMの追加による大規模化、及び、高コスト化を防止することができる。なお、本技術は、以下のような構成をとることができる。[1]複数の放送方式の信号を処理する処理部と、所定の放送方式の信号を処理する第1の処理と、他の放送方式の信号を処理する、前記第1の処理とは異なる第2の処理とで共用される、データを記憶する記憶部とを備える信号処理装置。[2]前記処理部は、複数の放送方式の信号それぞれの誤り訂正を行う[1]に記載の信号処理装置。[3]前記第1の処理は、LDPC符号を復号するLDPC復号であり、前記第2の処理は、データのデインターリーブであり、前記記憶部は、LDPC復号で求められるメッセージを記憶するメモリであり、LDPC復号とデインターリーブとで共用される[1]又は[2]に記載の信号処理装置。[4]前記処理部は、ISDBSの信号と、DVBS2及びISDBS2の信号のうちの少なくとも一方の信号とを処理する[1]ないし[3]のいずれかに記載の信号処理装置。[5]前記記憶部は、DVBS2又はISDBS2において、LDPC符号を復号するLDPC復号で求められるメッセージを記憶するメモリであり、DVBS2又はISDBS2で行われるLDPC復号と、ISDBSで行われるデインターリーブとで共用される[4]に記載の信号処理装置。[6]前記デインターリーブでは、前記記憶部の記憶領域を、2つのバンクに分け、前記2つのバンクのうちの一方のバンクに、データを書き込むとともに、他方のバンクからデータを読み出すことで、データの読み書きを同時に行い、データの書き込み、及び、読み出しのうちの一方を、シーケンシャルなアドレスに対して行う[3]ないし[5]のいずれかに記載の信号処理装置。[7]前記記憶部のワード長がBビットであり、デインターリーブが、前記Bビット以下のAビットを、並びが入れ替えられるデータの最小単位として行われる場合において、デインターリーブで並びが入れ替えられる最小単位のAビットを、1以上の整数であるN個だけ集めて、Bビット以下の整数であるANビットのデータに変換し、前記記憶部に供給する変換部をさらに備える[3]ないし[6]のいずれかに記載の信号処理装置。[8]前記処理部は、ISDBSの信号と、DVBS2及びISDBS2それぞれの信号とを処理し、DVBS2及びISDBS2のLDPC符号の両方を復号する1つのLDPCデコーダを有する[4]に記載の信号処理装置。[9]前記処理部は、さらに、DVBSの信号も処理する[4]ないし[8]のいずれかに記載の信号処理装置。"