"複数の機器と通信可能に接続された情報処理装置であって、前記複数の機器との通信を制御する通信制御手段と、該通信制御手段に対して情報送信指示を行う一以上の処理手段と、通信制御設定が格納される複数の制御レジスタと、を備え、前記処理手段は、通信先の機器を特定する通信先特定情報を付加して前記情報送信指示を行い、前記通信制御手段は、前記処理手段から供給される通信先特定情報を用いて前記複数の制御レジスタから特定の制御レジスタを選択し、該選択した特定の制御レジスタに格納された通信制御設定に従って前記通信先特定情報により特定される機器への情報送信を行うことを特徴とする、情報処理装置。請求項1に記載の情報処理装置であって、前記通信制御手段は、前記複数の機器と、前記複数の制御レジスタとの対応付けを規定したテーブルを備え、前記処理手段から供給される通信先特定情報を用いて前記テーブルを参照し、前記処理手段から供給される通信先特定情報に対応付けられた制御レジスタに格納された通信制御設定に従って、前記通信先特定情報により特定される機器への情報送信を行う手段である、情報処理装置。請求項1又は2に記載の情報処理装置であって、前記複数の機器からの情報受信は、当該情報処理装置から前記複数の機器への情報送信に付随して行われる、情報処理装置。請求項1又は2に記載の情報処理装置であって、前記通信制御手段は、前記複数の機器に対応した入力端子を備え、前記複数の機器から情報受信する際にいずれの機器から情報を受信したかを判別可能であり、該判別した結果に従って前記複数の制御レジスタから特定の制御レジスタを選択し、該選択した特定の制御レジスタに格納された通信制御設定に従って前記複数の機器のいずれかからの情報受信を行う手段である、情報処理装置。請求項1又は2に記載の情報処理装置であって、前記通信制御手段は、情報受信に先立って前記複数の機器から受信した通信元特定情報を用いて前記複数の制御レジスタから特定の制御レジスタを選択し、該選択した特定の制御レジスタに格納された通信制御設定に従って、前記通信元特定情報により特定される機器からからの情報受信を行う手段である、情報処理装置。マルチコアプロセッサとして構成される請求項1ないし5のいずれか1項に記載の情報処理装置であって、前記一以上の処理手段は、CPUコアである、情報処理装置。請求項1ないし6のいずれか1項に記載の情報処理装置であって、外部機器からの入力信号に応じて、前記一以上の処理手段に対して割り込み信号を出力する割り込みコントローラを更に備える、情報処理装置。ところで、情報処理装置が通信を行う相手先の機器が複数個存在する場合、それぞれに対して異なる通信制御設定が採用される場合がある。通信制御設定には、例えば、一度に送受信するビット幅、ボウレート、連続送信/個別送信の種別等が含まれ得る。上記特許文献1に記載の計算機では、送信データに通信制御設定を含ませる必要があるため、送信データのボリュームが増大し、ソフトウエア負荷が増大する可能性がある。また、近年では、特に自動車に搭載される制御装置の分野において、複数の情報処理装置が有する機能を一つの情報処理装置に統合する動きが見られる。こうした機能統合には、複数のCPUコアを一チップ上に搭載したマルチコアプロセッサ等、処理手段を複数備えるものが好適に用いられる。機能統合が行われた情報処理装置では、通信機能を担うハードウエアは、複数の処理手段間で共用されるのが通常である。そうでなければ、単に複数の情報処理装置が並列的に用いられるのと同じことであり、統合のメリットサイズダウン、コストダウンが小さくなってしまうからである。また、機能統合が行われた情報処理装置では、各CPUコアが、元々固有の周辺機器と通信を行っており、それぞれの通信における通信制御設定が異なっていた可能性がある。このような場合、通信機能を担うハードウエアが各CPUコアで共用されるものとすれば、各CPUコアが実行していた元々のソフトウエアに修正を加える必要性が生じることになる。図1及び図2は、情報処理装置の機能統合によりソフトウエア処理の流れを修正する必要が生じる場面を説明するための説明図である。図1においてソフトA、ソフトB、ソフトCと表記したものは、機能統合前に各情報処理装置によって実行されていた処理の内容を示す簡易なフローチャートである。ここで、ソフトAを実行する情報処理装置は、制御設定Aを採用して周辺機器等周辺機器や他の情報処理装置をいうと通信を行っていた。同様に、ソフトBを実行する情報処理装置は、制御設定Bを採用して周辺機器等と通信を行い、ソフトCを実行する情報処理装置は、制御設定Cを採用して周辺機器等と通信を行っていた。この場合、ソフトAを実行する情報処理装置は、制御設定Aを制御レジスタ等に格納した後に、データ送信Aを繰り返し行うというソフトウエア構造となっていたことが想定される。同様に、ソフトBを実行する情報処理装置は、制御設定Bを制御レジスタ等に格納した後にデータ送信Bを繰り返し行うというソフトウエア構造となっており、ソフトCを実行する情報処理装置は、制御設定Cを制御レジスタ等に格納した後にデータ送信Cを繰り返し行うというソフトウエア構造となっていたことが想定される。こうしたソフトウエア構造を有する複数の情報処理装置を機能統合すると、機能統合後にソフトA、ソフトB、ソフトCをそのまま実行した場合、制御設定が通信相手に適合しない可能性が生じる。図2Aは、機能統合後に、ソフトA、ソフトB、ソフトCをそのまま実行した場合に実現され得る処理の流れを示す簡易なフローチャートである。図示するように、ソフトAの実行に係るデータ送信Aを行おうとした時点で、制御設定Cが制御レジスタにセットされている可能性がある。従って、機能統合後には、図2Bに示すように、データ送信の度に制御設定を書き換えるように或いは、制御設定がこれから行う通信に適合しているか否か確認した上で、適合しなければ書き換えるように、ソフトウエアを変更しなければならない。また、変更後のソフトウエアは、変更前のソフトウエアに比してボリュームが大きくなるため、ソフトウエア負荷が増大してしまう。本発明はこのような課題を解決するためのものであり、ソフトウエア負荷を低減することが可能な情報処理装置を提供することを、主たる目的とする。上記目的を達成するための本発明の一態様は、複数の機器と通信可能に接続された情報処理装置であって、前記複数の機器との通信を制御する通信制御手段と、該通信制御手段に対して情報送信指示を行う一以上の処理手段と、通信制御設定が格納される複数の制御レジスタと、を備え、前記処理手段は、通信先の機器を特定する通信先特定情報を付加して前記情報送信指示を行い、前記通信制御手段は、前記処理手段から供給される通信先特定情報を用いて前記複数の制御レジスタから特定の制御レジスタを選択し、該選択した特定の制御レジスタに格納された通信制御設定に従って前記通信先特定情報により特定される機器への情報送信を行うことを特徴とする、情報処理装置である。この本発明の一態様によれば、処理手段がデータ送信の度に通信制御設定を指定する必要がないため、ソフトウエア負荷を低減することができる。本発明の一態様において、前記通信制御手段は、例えば、前記複数の機器と、前記複数の制御レジスタとの対応付けを規定したテーブルを備え、前記処理手段から供給される通信先特定情報を用いて前記テーブルを参照し、前記処理手段から供給される通信先特定情報に対応付けられた制御レジスタに格納された通信制御設定に従って、前記通信先特定情報により特定される機器への情報送信を行う手段である。また、本発明の一態様において、前記複数の機器からの情報受信は、当該情報処理装置から前記複数の機器への情報送信に付随して行われるものとしてもよい。また、本発明の一態様において、前記通信制御手段は、前記複数の機器に対応した入力端子を備え、前記複数の機器から情報受信する際にいずれの機器から情報を受信したかを判別可能であり、該判別した結果に従って前記複数の制御レジスタから特定の制御レジスタを選択し、該選択した特定の制御レジスタに格納された通信制御設定に従って前記複数の機器のいずれかからの情報受信を行う手段であるものとしてもよい。また、本発明の一態様において、前記通信制御手段は、情報受信に先立って前記複数の機器から受信した通信元特定情報を用いて前記複数の制御レジスタから特定の制御レジスタを選択し、該選択した特定の制御レジスタに格納された通信制御設定に従って、前記通信元特定情報により特定される機器からからの情報受信を行う手段であるものとしてもよい。また、マルチコアプロセッサとして構成される本発明の一態様において、前記一以上の処理手段は、例えば、CPUコアである。また、本発明の一態様において、外部機器からの入力信号に応じて、前記一以上の処理手段に対して割り込み信号を出力する割り込みコントローラを更に備えるものとしてもよい。本発明によれば、ソフトウエア負荷を低減することが可能な情報処理装置を提供することができる。以下、本発明を実施するための形態について、添付図面を参照しながら実施例を挙げて説明する。以下、図面を参照し、本発明の一実施例に係る情報処理装置1について説明する。[基本構成]図3は、本発明の一実施例に係る情報処理装置1のシステム構成例である。情報処理装置1は、主要な構成として、CPUコアユニット10と、周辺バス20と、通信機能部30と、割り込みコントローラ40と、を備える。CPUコアユニット10は、複数のCPUコア100、101、102を備える。各CPUコアは、例えば、プログラムカウンタ、命令フェッチユニット、命令キュー、命令発行部、汎用レジスタ、ALUArithmeticLogicUnit、MUL乗算器、DIV除算器、LSULoadStoreUnitその他の演算器を備える。各CPUコアは、図示しないROMやHDDHardDiskDrive等の補助記憶装置から命令をフェッチし、演算結果や他の機器からロードした結果等を、内蔵する汎用レジスタやRAM等に格納する。また、各コアは、通信バス20によって通信機能部30と接続されている。なお、本発明の適用上、コアの個数については特段の制約はなく、如何なる個数であってもよい。また、本発明は、マルチコアプロセッサに限定されるものではなく、他の種類の情報処理装置にも適用可能である。例えば、ハードウエアマルチスレッディング処理を行うマルチスレッド処理装置、マルチプロセッサ、或いは単なるシングルプロセッサ装置であっても構わない。[データ送信]通信機能部30は、例えば、周辺機器であるIC500、501、502、503と通信を行うためのハードウエア手段である。通信機能部30は、送信バッファ31と、受信バッファ32と、複数の制御レジスタ330、331、332と、制御設定対応テーブル34と、セレクタ35と、通信制御部36と、チップセレクト機能部37と、を備える。本発明の適用上、IC及び制御レジスタの個数に特段の制約はなく、如何なる個数であってもよい。送信バッファ31は、例えばキャッシュメモリやレジスタ等であり、いずれかのCPUコアからいずれかのICへ送信される送信データが格納される。送信バッファ31は、FIFOFirstIn,FirstOutによって入出力制御される。同様に、受信バッファ32には、いずれかのICから受信され、いずれかのCPUコアを送信先とする受信データが格納される。送信バッファ31に格納される送信データ31Aは、図3に示すように、ヘッダとして送信先ID部31Aaが格納され、その後にデータ本体部31Abが格納されている。送信データ31Aのデータ本体部31Abは、典型的には、各CPUコアがROMやRAMからロードしたデータ、或いは各CPUコアが演算を行った結果を示す値である。複数の制御レジスタ330、331、332には、異なる通信制御設定が、それぞれ格納されている。本実施例では三個の制御レジスタによって、三通りの通信制御設定が格納されている。通信制御設定には、前述のように、一度に送受信するビット幅、ボウレート、連続送信/個別送信の種別等が含まれ得る。制御レジスタ330、331、332の内容は、例えば情報処理装置1の起動時に、図示しないROM等からロードされる。制御設定対応テーブル34は、送信データに含まれる送信先IDと、いずれかの制御レジスタとを対応付けている。図4は、制御設定対応テーブル34の一例である。図示するように、送信先IDが0のIC500にデータ送信する場合は、レジスタIDが0の制御レジスタ330に格納された通信制御設定に従ってデータ送信を行うように制御される。また、送信先IDが1のIC501にデータ送信する場合は、レジスタIDが1の制御レジスタ331に格納された通信制御設定に従ってデータ送信を行うように制御される。また、送信先IDが2又は3のIC502又は503にデータ送信する場合は、レジスタIDが2の制御レジスタ332に格納された通信制御設定に従ってデータ送信を行うように制御される。制御設定対応テーブル34は、次に送信される送信データ31Aに含まれる送信先ID部31Aaが入力されると、対応する制御レジスタのIDレジスタIDをセレクタ35に出力する。なお、図示しない制御主体が、送信データに含まれる送信先ID部を検索キーとして制御設定対応テーブル34を検索しても構わない。セレクタ35は、制御レジスタ330、331、332のうち、入力されたレジスタIDに対応する制御レジスタに書き込まれた内容を読み込み、選択的に通信制御部36に出力する。通信制御部36は、セレクタ35により、いずれかの制御レジスタから読み込まれた通信制御設定に従って、いずれかのICに対して送信データ31Aのデータ本体部31Abを送信する。チップセレクト機能部37は、各ICに対応した複数の入力端子370、371、372、373を有し、通信制御部36から送信データ31Aのデータ本体部31Abを送信する際に、いずれかのICを選択するスイッチとして機能する。このような構成によって、本実施例の情報処理装置1は、ソフトウエア負荷を低減することができる。図5は、本実施例の情報処理装置1により実行される処理の流れを示すフローチャートの簡易な例である。図示するように、本実施例の情報処理装置1では、まず制御レジスタ330、331、332に通信制御設定を書き込む初期設定を行う。そして、以降のデータ送信においては、各CPUコアがフェッチして実行する処理は、通信相手を指定してデータ送信を指示する処理のみとなる。従って、データ送信の度に通信制御設定を指定する必要がないため、ソフトウエア負荷を低減することができる。この際に、通信機能部30は、送信先ID部31Aaを用いて制御設定対応テーブル34を参照し、選択される制御レジスタに切替えた上で、データ送信を実行することになる。[データ受信]割り込みコントローラ40には、センサ等のアナログ機器に接続されたA/D変換器600、601、602が接続される。割り込みコントローラ40は、所定の周期でA/D変換器600、601、602からセンサ出力値等が入力されると、割り込み信号を生成して各CPUコアに通知する。このような構成は、本実施例の情報処理装置1が、自動車等の制御装置として用いられる場合に、好適な構成となり得る。例えば、数[ms]毎にセンサ出力値をサンプリングして車両制御を行う制御装置にあっては、センサ出力値をポーリング等によって取得する手法と、センサ及びA/D変換器からの割り込みによって取得する手法が採用し得る。これらのうち、割り込みによってセンサ出力値を取得する方が、リアルタイム性を維持しやすい等の利点がある。なお、図3に示した各A/D変換器の他にも、各CPUコアにデータ送信する機器が接続されてよい。本実施例において、各ICから情報処理装置1へのデータ送信は、情報処理装置1から各ICへのデータ送信に付随して行われ、各ICから自発的に情報処理装置1へデータ送信を行わないものとする。例えば、CPUコア100からIC500にデータが送信されると、IC500は演算や他の機器との通信等を行って、その結果をCPUコア100に対して送信する。このように、情報処理装置1から各ICへのデータ送信と各ICから情報処理装置1へのデータ送信が1セットで行われるため、各ICから情報処理装置1へのデータ送信に際して、いずれのICからデータ送信が行われたかを判別する必要はない。以上説明した本実施例の情報処理装置1によれば、データ送信の度に通信制御設定を指定する必要がないため、ソフトウエア負荷を低減することができる。また、この結果、機能統合が行われる際にソフトウエア変更の必要性を低減することができる。[その他の構成]以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。例えば、実施例とは異なり、各ICから自発的に情報処理装置1へデータ送信が行われるものとしてもよい。この場合、通信機能部30は、例えば入力端子のいずれにデータが入力されているかを検知することにより、送信元のICを判別することができる。通信機能部30は、送信元のICを判別すると、制御設定対応テーブル34を参照して得られたレジスタIDをセレクタ35に出力することによって、通信制御設定を決定する。また、各ICが、受信データに先立って自己の識別データを情報処理装置1に送信する構成であっても構わない。この場合、通信機能部30は、受信した識別データを用いて制御設定対応テーブル34を参照し、得られたレジスタIDをセレクタ35に出力することによって、受信において採用される通信制御設定を決定する。また、通信機能部30は、割り込みコントローラ40が有する機能を統合し、入出力に関する広範囲な制御を行うものであってもよい。"