ファイル出力データと再生データとを共通のメモリにバッファリングして送信するビデオサーバのメモリ制御装置であって、前記メモリから前記ファイル出力データと前記再生データとを切り替えて読み出す読出手段と、前記読出手段により読み出された前記ファイル出力データを送信前に一時的に蓄積する第1のバッファと、前記読出手段により読み出された前記再生データを送信前に一時的に蓄積する第2のバッファと、前記第1のバッファからバックプレッシャー信号を受けている期間に前記再生データを読み出させるように前記読出手段を制御する制御手段とを具備することを特徴とするメモリ制御装置。前記ファイル出力データと前記再生データとを前記メモリに書き込む書込手段をさらに具備し、前記制御手段は、前記期間において前記書込手段による書き込み処理を優先させることをさらに特徴とする請求項1記載のメモリ制御装置。ファイル出力データと再生データとを共通のメモリにバッファリングして送信するビデオサーバのメモリ制御装置に用いられる方法であって、前記メモリから前記ファイル出力データと前記再生データとを切り替えて読み出し、前記読出手段により読み出された前記ファイル出力データを送信前に一時的に第1のバッファに蓄積し、前記読出手段により読み出された前記再生データを送信前に一時的に第2のバッファに蓄積し、前記第1のバッファからバックプレッシャー信号を受けている期間に前記再生データを読み出させるように制御することを有することを特徴とするメモリ制御方法。前記ファイル出力データと前記再生データとを前記メモリに書き込むことをさらに有し、前記制御は、前記期間において前記書き込み処理を優先させることをさらに特徴とする請求項3記載のメモリ制御方法。ところが、再生とファイル出力のバッファは、ハードウェアの制約やコストを抑えるために共通のメモリとしていたため、再生チャネル数が増加すると、再生とファイル出力の同時処理の実現は、設計面において複雑さを増していた。本実施形態の目的は、ビデオサーバのメモリから再生とファイル出力の同時処理を効率的に実現できるメモリ制御装置及びメモリ制御方法を提供することにある。本実施形態に係るメモリ制御装置は、ファイル出力データと再生データとを共通のメモリにバッファリングして送信するビデオサーバのメモリ制御装置であって、前記メモリから前記ファイル出力データと前記再生データとを切り替えて読み出す読出手段と、前記読出手段により読み出された前記ファイル出力データを送信前に一時的に蓄積する第1のバッファと、前記読出手段により読み出された前記再生データを送信前に一時的に蓄積する第2のバッファと、前記第1のバッファからバックプレッシャー信号を受けている期間に前記再生データを読み出させるように前記読出手段を制御する制御手段とを具備する。本実施形態に係るメモリ制御方法は、ファイル出力データと再生データとを共通のメモリにバッファリングして送信するビデオサーバのメモリ制御装置に用いられる方法であって、前記メモリから前記ファイル出力データと前記再生データとを切り替えて読み出し、前記読出手段により読み出された前記ファイル出力データを送信前に一時的に第1のバッファに蓄積し、前記読出手段により読み出された前記再生データを送信前に一時的に第2のバッファに蓄積し、前記第1のバッファからバックプレッシャー信号を受けている期間に前記再生データを読み出させるように制御することを有する。以下、図面を参照しながら本実施形態に係るメモリ制御装置及びメモリ制御方法を説明する。図1は、本実施形態に係るメモリ制御装置の構成例を示す図である。図1において、メモリ制御装置1は、バッファメモリ2の制御インタフェースであるメモリコントローラ11と、第1のFPGAFieldProgrammableGateArray12と、第2のFPGA13とを備える。なお、バッファメモリ2は、再生とファイル出力とで共通で使用しているため、メモリコントローラ11は、再生データとファイル出力データとをバッファメモリ2から同時に読み出すことはできない。第1のFPGA12は、入力バッファ21と、ライト制御部22と、リード制御部23と、リードライト切替制御部24とを備える。メモリユニット3から受け取ったデータファイル処理データ及び再生データは、入力バッファ21に一時格納される。ライト制御部22は、リードライト切替制御部24による制御に従って、入力バッファ21からデータを取り出してメモリコントローラ11へ渡し、バッファメモリ2に書き込みを行う。リード制御部23は、メモリコントローラ11を介してバッファメモリ2からデータを読み出し、読み出したデータをファイル出力/再生に識別し、ファイル出力データをファイル出力用速度変換バッファ31に、再生データを再生用速度変換バッファ33にそれぞれ送信する。リードライト切替制御部24は、後述するように、ライト制御部22の書込み処理及びリード制御部23の読み込み処理を切り替え制御する。第2のFPGA13は、ファイル出力データを送信前に一時的に蓄積するファイル出力用速度変換バッファ31と、ファイル出力データを送信する第1の送信制御部32と、再生データを送信前に一時的に蓄積する再生用速度変換バッファ33と、再生データを送信する第2の送信制御部34とを備える。ファイル出力用速度変換バッファ31及び再生用速度変換バッファ33は、FIFOFirstInFirstOutメモリで構成される。通常、バッファメモリ2のI/O速度と外部インタフェースリードソロモンデコーダ4及びファイル処理ユニット5のビット幅が異なるため、動作周波数が異なる。ファイル出力用速度変換バッファ31及び再生用速度変換バッファ33は、この速度差を吸収するための緩衝バッファとして設けられている。第1の送信制御部32から送信されたファイル出力データは、リードソロモンデコーダ4で復号された後、ファイル処理ユニット5へ送られる。第2の送信制御部34から送信された再生データは、デコーダユニット6でデコードされた後、オンエアデータとしてベースバンド送出される。次に、このように構成されたメモリ制御装置の動作について説明する。図2は、1フレーム内の読み出し/書き込み処理の割り当てイメージを示したものである。例えば、再生について、1フレーム33.3ms当りの出力チャネル数を40チャネル確保しようとすると、再生40チャネルをバッファメモリ2から出力するだけで32.1msとほぼ1フレームの時間が必要である。一方、ファイル出力についてはフレーム同期で出力する必要は無いが、リードソロモン復号化を行う必要があるため、1チャネル当たり5.7ms必要である。このため、40チャネルの再生を行った場合、同じフレームではファイル出力を1チャネルも処理することができず、再生とファイル出力を同時に処理することができないことになる。また、ファイル出力用速度変換バッファ31及び再生用速度変換バッファ33からのバックプレッシャーによる空き時間が発生するため、処理効率が悪いものとなってしまう。そこで、本実施形態では、図2に示したように、1フレーム内で、再生40チャネル、ファイル出力5チャネルの送信を行うために、45チャネルの書き込み、再生40チャネルの読み出し、及びファイル出力5チャネルの読み出しをそれぞれ並行して行う手法を提供する。図2の処理を実現するためのメモリ制御方法を図3を参照して説明する。図3は、バッファメモリの読み出し/書き込みタイミングを示す図である。図3のt1において、リードライト切替制御部24は、ライト制御部22による1チャネル分のデータの書き込みが終わったら、ファイル出力データの読み出しに切り替える。t2において、ファイル出力用速度変換バッファ31からのバックプレッシャー信号を受信した時点で、リードライト切替制御部24はリード制御部23にファイル出力データの読み出しを停止させる。t3において、リードライト切替制御部24は、ファイル出力用速度変換バッファ31からのバックプレッシャー信号を受信している期間にリード制御部23に再生データの読み出しを行わせる。t4において、メモリユニット3から再生データまたはファイル出力データが入力バッファ21に格納されると、ライト制御部22により書き込み処理に切り替える。また、図4に、書き込み動作が無い場合のバッファメモリの読み出しタイミングを示す。図4のt1において、リードライト切替制御部24は、ファイル出力用速度変換バッファからのバックプレッシャー信号を受信した時点で、リード制御部23にファイル出力データの読み出しを停止させる。t2において、リードライト切替制御部24は、ファイル出力用速度変換バッファ31からのバックプレッシャー信号を受信している期間にリード制御部23に再生データの読み出しを行わせる。t3において、リードライト切替制御部24は、ファイル出力用速度変換バッファ31からのバックプレッシャーが解除されたら、再度ファイル出力データの読み出しを開始する。以上述べたように、本実施形態では、ファイル出力用速度変換バッファからのバックプレッシャーを活用し、バッファメモリのファイル出力データの読み出し再生データの読み出し再生/ファイル出力データの書き込みを効率よく切り替えることにより、ファイル出力処理の空き時間を再生処理に割り当てることが可能となる。また、バッファメモリの後段に速度変換バッファを再生用とファイル出力用に分けて設けることにより、再生データとファイル出力データを同時に送信することが可能となる。なお、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。