"下面に第1導電体が形成され上面に第2導電体が形成された圧電体からなる圧電素子を基板上に複数形成し、前記基板を分断する予定の線である分断線を設定し、複数の前記圧電素子の前記第1導電体のうち少なくとも2つの前記第1導電体の間、もしくは複数の前記圧電素子の前記第2導電体のうち少なくとも2つの前記第2導電体の間、を前記分断線と交差する配線にて結線する素子形成工程と、前記分断線に沿って前記基板を分断し、前記分断線と交差する前記配線を断線する分断工程と、を有することを特徴とする圧電装置の製造方法。請求項1に記載の圧電装置の製造方法において、前記分断工程の前に、前記配線を介して前記第1導電体と前記第2導電体との間に電圧を印加して複数の前記圧電素子を分極させる分極工程を含むことを特徴とする圧電装置の製造方法。しかしながら、分極状態に影響を与える静電気等に起因するサージは基板上に任意の箇所で発生するため、電気的に独立した素子の履歴を揃えることは困難である。そのためプロセス的アプローチにより静電気等の発生を抑える等の工夫が試みられている。抜本的に総ての静電気による影響を解消することは難しい。そこで、静電気の影響を受け難く一括分極する圧電装置の製造方法が望まれていた。本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。[適用例1]本適用例にかかる圧電装置の製造方法は、下面に第1導電体が形成され上面に第2導電体が形成された圧電体からなる圧電素子を基板上に複数形成し、前記基板を分断する予定の線である分断線を設定し、複数の前記圧電素子の前記第1導電体のうち少なくとも2つの前記第1導電体の間、もしくは複数の前記圧電素子の前記第2導電体のうち少なくとも2つの前記第2導電体の間、を前記分断線と交差する配線にて結線する素子形成工程と、前記分断線に沿って前記基板を分断し、前記分断線と交差する前記配線を断線する分断工程と、を有することを特徴とする。本適用例によれば、素子形成工程にて圧電素子を基板上に複数形成している。当該圧電素子は基板の下面に第1導電体が形成され上面に第2導電体が形成された圧電体からなっている。そして、複数の第1導電体のうち少なくとも2つの第1導電体の間を配線にて結線する。または、複数の圧電素子の第2導電体のうち少なくとも2つの第2導電体の間を配線にて結線する。基板を分断する予定の線である分断線が設定される。そして、第1導電体の間を結線する配線や第2導電体の間を結線する配線は分断線と交差して配置されている。従って、複数の圧電素子を構成する複数の第1導電体もしくは複数の第2導電体が短絡されている。このため、第1導電体や第2導電体が形成する静電容量は個々の静電容量より大きな静電容量とすることができる。その結果、静電気が第1導電体や第2導電体に入るときにもより大きな静電容量によって受け止めることができる為、静電気が圧電体に与える影響を緩和することが可能となる。分断工程では、前記分断線に沿って前記基板を分断し、前記分断線と交差する前記配線を断線している。圧電装置の本来の機能としては短絡されてはならない素子同士であっても、分断工程にて配線の短絡関係が自動的に解消することができる。よって、新たな結線断線工程を追加することなく、圧電装置本来の接続関係を得ることができる。[適用例2]上記適用例に記載の圧電装置の製造方法では、前記分断工程の前に、前記配線を介して前記第1導電体と前記第2導電体との間に電圧を印加して複数の前記圧電素子を分極させる分極工程を含むことがこのましい。本適用例によれば、分断工程の前に分極工程を行っている。分極工程では配線を介して第1導電体と第2導電体との間に電圧を印加して複数の圧電素子を同時に分極させている。複数の圧電素子を構成する複数の第1導電体同士もしくは第2導電体同士は短絡されている。短絡された配線上に電圧を印加することにより、複数の圧電素子に一括で電圧を印加できる。製造工程中に発生した静電気による圧電素子の受けたダメージを回復するために分極処理を行なうときにも電圧印加回数を削減することができる。以下、本発明の実施形態について、図面を参照して説明する。尚、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。実施形態1図1は、圧電装置を示す模式平面図である。図2a及びbは、圧電素子を示す模式断面図である。図2aは図1のX1-X2に沿った線における模式断面図であり、図2bは図1のY1-Y2に沿った線における模式断面図である。まず、圧電装置10の概略構成について説明する。[圧電装置の構成]図1及び図2に示すように圧電装置10は基板20を備え、基板20上には圧電素子11が設置されている。圧電装置10における圧電素子11の個数は限定されないが、例えば本実施形態では2個の圧電素子11A,11Bが設置されている。基板20には開口部21が形成され、基板20は圧電装置10の支持体を構成する。基板20上には開口部21及び基板20を覆って支持膜30が設置されている。支持膜30はSiO2層31とZrO2層32とが積層された膜となっている。支持膜30上の開口部21と対向する場所には下部電極部41が配置され、下部電極部41から開口部21の外側には配線としての下部電極線42が延在して配置されている。下部電極部41及び下部電極線42により第1導電体40が構成される。下部電極部41上には下部電極部41を覆って圧電体51が設置され、圧電体51上には上部電極部61が配置されている。そして、上部電極部61から開口部21の外側には配線としての上部電極線62が延在して配置されている。上部電極部61及び上部電極線62により第2導電体60が構成される。圧電体51は、下部電極部41と上部電極部61とに電圧が印加されることで、面内方向に伸縮する。このとき、圧電体51の一方の面は、下部電極部41を介して支持膜30に接合されている。他方の面には、上部電極部61が形成されるものの、この上部電極部61上には他の層が積層形成されていない。このため、圧電体51の支持膜30側が伸縮しにくく、上部電極部61側が伸縮し易くなっている。そして、圧電体51に電圧を印加すると開口部21側に凸となる撓みが生じる。したがって、圧電体51に交流電圧を印加することで、開口部21上にある支持膜30と下部電極部41と圧電体51と上部電極部61が膜厚方向に対して振動する。そして、この振動により超音波が開口部21から出力される。尚、圧電素子11は、例えば、圧電体51に電圧を印加することで支持膜30を振動させて、超音波の出力する超音波発信素子とすることができる。他にも、圧電素子11は、超音波を支持膜30で受信し圧電体51から振動に応じた電気信号を出力する超音波受信素子とすることができる。さらに、圧電素子11は、支持膜30に加わる応力を圧電体51から出力される電気信号に基づいて検出する応力検出素子とすることができる。さらに、圧電素子11は、圧電体51を駆動させ支持膜30に接触した対象物に駆動力を付与する駆動力発生素子等として用いることができる。[圧電装置の製造方法]次に、上述のような圧電装置10の製造方法について、図面に基づいて説明する。図3は、圧電装置製造工程を示すフローチャートである。図4~図6は、圧電装置の製造工程を説明するための模式図である。図5は、中間工程における圧電装置を形成する基板を示す模式平面図である。尚、圧電装置10は基板20上に1個形成されており、圧電装置10は2個の圧電素子11A,11Bで構成されている。尚、基板20上の圧電装置10の個数や圧電素子11A,11Bの個数は説明を分かりやすくするために少なくしており、特に限定されない。図3に示すフローチャートにおいて、ステップS1は、支持膜形成工程に相当する。この工程は、熱酸化によるSiO2層の形成とZrO2層の形成をと行う工程である。次にステップS2に移行する。ステップS2は、表面形成工程に相当する。この工程は、第1導電体の形成とパターニングとを行う。次に、圧電体の成膜とパターニングとを行う。次に、第2導電体の形成とパターニングとを行う工程である。次にステップS3に移行する。ステップS3は、裏面形成工程に相当する。この工程では、切削、研磨して基板厚調整を行う。次に、開口部の形成を行う工程である。次にステップS4に移行する。ステップS4は、分断工程に相当する。この工程は、基板から圧電装置を切り出す工程である。以上の工程により圧電装置10が完成する。次に、図4~図6を用いて、図3に示したステップと対応させて、製造方法を詳細に説明する。図4A及びBはステップS1の支持膜形成工程に対応する図である。図4Aに示すように、まず、基板20を用意する。基板20は、例えばエッチング等により加工が容易なシリコンSi等の半導体形成素材により形成される。次に、基板20Siを熱酸化処理し、基板20の表面にSiO2層31を形成する。さらに、図4Bに示すように、このSiO2層31上にZr層をスパッタリングにより成膜し、このZr層を酸化することでZrO2層32を形成する。これにより、SiO2層31とZrO2層32の2層からなる支持膜30が形成される。ここで、ZrO2層32は、圧電体層50として例えばPZTを用いる場合に、PZTを構成するPbがSiO2層31に拡散することを防止するための層である。また、ZrO2層32は、圧電体層50の歪みに対する撓み効率を向上させる等の効果もある。図4C~図6HはステップS2の表面形成工程に対応する図である。図4Cに示すように、基板20の一面側に第1導電体40を、例えばスパッタリング等により形成する。この第1導電体40としては、導電性を有する膜であれば特に素材は限定されないが、本実施形態では、例えば、Ti/Ir/Pt/Tiの積層構造膜を形成する。次に、この第1導電体40上に、レジストを塗布し固化することによりレジスト膜を形成する。そして、例えば、フォトリソグラフィ法を用いて下部電極部41及び下部電極線42の形状に形成する。次に、第1導電体40のうちレジストが形成されない領域をエッチングにより除去してパターニングする。その結果、図4Dに示すように、ZrO2層32上に下部電極部41、下部電極線42が形成される。第1導電体40は、圧電素子11に形成される下部電極部41と下部電極部41に連続し基板20上に延在して形成される下部電極線42とを備えている。図5において、圧電素子11Aより延在した配線としての下部電極線42Aは、圧電装置10を基板20から切り出すための分断線15と交差した後に、圧電素子11Bより延在した配線としての下部電極線42Bに短絡している。次に、図4Eに示すように、下部電極部41がパターニングされた基板20上に圧電体層50を成膜する。この圧電体層50は、例えばPZTジルコン酸チタン酸鉛:leadzirconatetitanateを膜状に成膜することで形成される。尚、本実施形態では、圧電体層50としてPZTを用いるが、電圧を印加することで、面内方向に伸縮することが可能な素材であれば、いかなる素材を用いてもよい。圧電体層50の材料は、例えば、チタン酸鉛PbTiO3、ジルコン酸鉛PbZrO3、チタン酸鉛ランタンPb、LaTiO3等を用いてもよい。次に、この圧電体層50上に、レジストを塗布し固化することによりレジスト膜を形成する。そして、例えば、フォトリソグラフィ法を用いて圧電素子11の圧電体51の形状に形成する。次に、圧電体層50のうちレジスト膜が形成されない領域をエッチングにより除去してパターニングする。その結果、図6Fに示すように、下部電極部41上に圧電体51が形成される。続いて、図6Gに示すように、基板20の圧電素子11を形成する予定の面側に、第2導電体60を、例えば、スパッタリング等により均一に成膜する。この第2導電体60を形成用の導電性膜においても、第1導電体40と同様に、導電性を有するいかなる素材を用いてもよい。本実施形態では、例えば、第2導電体60の材料にIr膜を用いている。そして、図6Hに示すように、この第2導電体60上に、例えばフォトリソグラフィ法を用いて、上部電極部61、上部電極線62の形状にレジスト膜を形成する。次に、レジストが形成されない領域の第2導電体60をエッチングにより除去してパターニングする。図5に示すように、平面視において、第2導電体60は一部が圧電体51上に積層され、かつ下部電極部41と絶縁される配置位置にパターニングされている。具体的には、第2導電体60は、圧電体51上に積層される上部電極部61と、上部電極部61に連続し、基板20上に延在して形成される上部電極線62とを備えている。圧電素子11Aより延在した配線としての上部電極線62Aは、圧電装置10を基板20から切り出すための分断線15と交差した後に、圧電素子11Bより延在した配線としての上部電極線62Bに短絡している。図6I及び図6JはステップS3の裏面形成工程に対応する図である。図6Iに示すように、基板20の厚み寸法を調節する。これには、第1導電体40、圧電体51、及び第2導電体60が形成される一面側とは反対側の基板20の他面超音波が出力される面側を、例えば切削、研磨等の加工を施す。このような切削加工、研磨加工を実施することで、後述する開口部21を形成する際のエッチング量を少なくすることができる。基板厚さは、エッチングする深さ、膜応力反りに対する剛性、及びハンドリングに対する強度を考慮した寸法とすることが好ましい。次に、開口部21の形成では、基板20の前記他面側の開口部21の形成位置以外にレジストを形成する。この後、図6Jに示すように、ICPInductiveCoupledPlasmaエッチング装置を用いたRIEReactiveIonEtching等により、基板20を、前記他面側から支持膜30のSiO2層31までエッチングする。最後に、ステップS4の分断工程により、図5に示す基板の分断線15に沿って、基板20から圧電装置10が切り出される。これにより、圧電素子11Aの上部電極部61と圧電素子11Bの上部電極部61とを短絡する上部電極線62は切断される。同様に、圧電素子11Aの下部電極部41と圧電素子11Bの下部電極部41とを短絡する下部電極線42も切断される。[実施形態1の効果]以上述べたように、本実施形態にかかる圧電装置10の製造方法によれば、以下の効果を得ることができる。1本実施形態において、基板20から圧電装置10を分断するステップS4の分断工程の前までは、圧電素子11Aの下部電極部41と圧電素子11Bの下部電極部41は、基板20上に延在する下部電極線42Aと、基板20上に延在する下部電極線42Bを介して、電気的に短絡している。同様に、基板20から圧電装置10を分断するステップS4の分断工程の前までは、圧電素子11Aの上部電極部61と圧電素子11Bの上部電極部61は、基板20上に延在する上部電極線62Aと、基板20上に延在する上部電極線62Bを介して、電気的に短絡している。ここで、基板20から圧電装置10を分断する前までの製造工程で発生した静電気等により、基板20上に形成された圧電素子11及び圧電素子11から延在された第1導電体もしくは第2導電体にサージ電圧が印加された場合を考える。サージにより圧電素子11の上下電極間に発生する電圧が圧電素子11の絶縁耐圧より高ければ、絶縁破壊により圧電素子の特性劣化等の悪影響が発生する。また、サージ電圧が素子の絶縁耐圧に達しなかった場合においても、サージにより発生した電圧により、圧電素子11の圧電体51に歪みが発生し、素子及び周辺部を構成する圧電体や導電体にクラック等が発生する場合もある。サージによって容量素子の電極間に発生する電圧の大きさは、サージ電荷量に比例し容量素子の大きさ容量に反比例する。前述の通り、基板20から圧電装置10を分断するステップS4の分断工程の前までは、圧電素子11Aと圧電素子11Bは並列接続された容量素子として考えることができる。つまり、同じサージ電荷量であれば、1個の場合に比べて、上下電極間に発生するサージ電圧を半分にすることができる。従って、基板20から圧電装置10を分断する前までの製造工程での素子耐圧を高め、不良を低減することができる。更に、サージ電圧が素子の耐圧に達しなかった場合においても、サージにより発生した電圧により、圧電体51が分極されるため、サージが入った素子と入らなかった素子では素子特性に差が生じる場合がある。本実施形態においては、複数の上部電極部61同士が短絡し、複数の下部電極部41同士が短絡している。従って、基板20上の複数の圧電素子11の分極履歴を揃えることができ、よって均一な特性の圧電素子を製造することが可能になる。また、圧電素子11Aより延在した下部電極線42Aは、圧電装置10を基板20から切り出すための分断線15と交差した後に、圧電素子11Bより延在した下部電極線42Bに短絡している。同様に、圧電素子11Aより延在した上部電極線62Aは、圧電装置10を基板20から切り出すための分断線15と交差した後に、圧電素子11Bより延在した上部電極線62Bに短絡している。したがって、エッチング等の新たな工程を追加することなく、基板20から圧電装置10を切り出す分断工程により、自動的に、短絡した電極線を分断することができる。尚、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良等を加えることが可能である。変形例を以下に述べる。変形例1図7は、変形例1にかかる圧電装置を形成する基板を示す模式平面図である。上記実施形態1では、図5のように、圧電装置10は基板20上に1個形成されており、圧電装置10は2個の圧電素子11A,11Bで構成されているものとして説明したが、この構成に限定するものではない。以下、変形例1にかかる圧電装置110について説明する。尚、実施形態1と同一の構成部位については、同一の番号を附し、重複する説明は省略する。図7に示すように、変形例1においては、圧電装置110は、1個の圧電素子111で構成されており、圧電装置110は、基板20上に2個形成されている。平面視において、圧電装置110Aの第1導電体40は、圧電素子111Aに形成される下部電極部41と、この下部電極部41に連続し基板20上に延在して形成される下部電極線42と、を備えている。圧電素子111Aより延在した下部電極線42Aは、圧電装置110を基板20から切り出すための分断線15と交差した後に、圧電装置110B上の圧電素子111Bより延在した下部電極線42Bに短絡している。圧電装置110Aの第2導電体60は、圧電素子111Aに形成される上部電極部61と、この上部電極部61に連続し、基板20上に延在して形成される上部電極線62とを備えている。圧電素子111Aより延在した上部電極線62Aは、圧電装置110を基板20から切り出すための分断線15と交差した後に、圧電装置110B上の圧電素子111Bより延在した上部電極線62Bに短絡している。以上述べたように、実施形態1では圧電装置を構成する複数の素子間で下部電極同士、上部電極同士の短絡関係を形成していたが、変形例1にかかるように圧電装置を構成する圧電素子が1個であっても、基板20上に複数の圧電装置110があれば、各圧電装置の圧電素子の下部電極同士、上部電極同士を短絡することで実施形態1と同様の効果を得ることができる。実施形態2次に、本発明を具体化した圧電装置の製造方法の一実施形態について、図8の実施形態2にかかる圧電装置製造工程を示すフローチャートを用いて説明する。本実施形態が実施形態1と異なる点は分極工程を有する点にある。尚、実施形態1と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。圧電装置の構成は、実施形態1と同様であり、説明を省略する。図8のフロー図に示すように、圧電装置10の製造方法において、実施形態1と同様に、ステップS1の支持膜形成工程、ステップS2の表面形成工程、ステップS3の裏面形成工程をこの順に行う。そして、ステップS3の裏面形成工程を行った後、ステップS11の分極処理を行なう。ステップS11の分極処理は、圧電素子11Aの下部電極部41より延在した下部電極線42上と、圧電素子11Aの上部電極部61より延在した上部電極線62上に、所望の電圧を印加する工程である。つまり、下部電極線42及び上部電極線62を介して下部電極部41と上部電極部61との間に電圧を印加して複数の圧電素子11を同時に分極させている。この処理を分極処理とも称す。上記の分極処理を行った後、最後にステップS4の分断工程により、図5に示す基板の分断線15に沿って、基板20から圧電装置10が切り出される。[実施形態2の効果]以上述べたように、本実施形態にかかる圧電装置10の製造方法によれば、実施形態1での効果に加えて、以下の効果を得ることができる。本実施形態において、基板20から圧電装置10を分断する工程の前までは、圧電素子11Aの下部電極部41と圧電素子11Bの下部電極部41は、基板20上に延在する下部電極線42Aと、基板20上に延在する下部電極線42Bを介して、電気的に短絡している。同様に、基板20から圧電装置10を分断する工程の前までは、圧電素子11Aの上部電極部61と圧電素子11Bの上部電極部61は、基板20上に延在する上部電極線62Aと、基板20上に延在する上部電極線62Bを介して、電気的に短絡している。ここで、圧電素子11Aを分極するために印加した電圧は、同様に、圧電素子11Bにも印加され、その結果、圧電素子11Aと圧電素子11Bを同時に分極処理することができる。したがって、分極処理に必要なプロービングの回数、電圧印加回数を削減することができる。また、圧電素子11Aと圧電素子11Bは同じ電圧で分極されるので、別々に分極する場合に比べて、より均一な素子特性を得ることができる。変形例2図9は、変形例2にかかる圧電装置を形成する基板を示す模式平面図である。上記実施形態2では、図5に示すように、圧電装置10は、基板20上に1個形成されており、圧電装置10は、2個の圧電素子11A,11Bで構成されているものとして説明したが、この構成に限定するものではない。以下、変形例2にかかる圧電装置210について説明する。尚、実施形態1と同一の構成部位については、重複する説明は省略する。図9に示すように、1つの圧電装置210には、2個の圧電素子211が設置されている。そして、1つの基板20上には2個の圧電装置210が設置されている。圧電装置210の一方が圧電装置210Aであり、他方が圧電装置210Bとなっている。そして、一方の圧電装置210Aには圧電素子211Aと圧電素子211Cが設置されている。そして、他方の圧電装置210Bには圧電素子211Bと圧電素子211Dが設置されている。圧電装置210Aの第1導電体40は、圧電素子211Aに形成される下部電極部41と、この下部電極部41に連続し、基板20上に延在して形成される下部電極線42とを備えている。圧電素子211Aより延在した下部電極線42Aは、圧電装置210を基板20から切り出すための分断線15と交差した後に、圧電装置210B上の圧電素子211Bより延在した下部電極線42Bに短絡している。また、圧電装置210Aの圧電素子211Cより延在した配線としての下部電極線42Cは、圧電装置210を基板20から切り出すための分断線15と交差した後に、圧電装置210B上の圧電素子211Dより延在した配線としての下部電極線42Dに短絡している。圧電装置210Aの第2導電体60は、圧電素子211Aに形成される上部電極部61と、この上部電極部61に連続し、基板20上に延在して形成される上部電極線62とを備えている。圧電素子211Aより延在した上部電極線62Aは、圧電装置210を基板20から切り出すための分断線15と交差した後に、圧電装置210B上の圧電素子211Bより延在した上部電極線62Bに短絡している。また、圧電装置210Aの圧電素子211Cより延在した配線としての上部電極線62Cは、圧電装置210を基板20から切り出すための分断線15と交差した後に、圧電装置210B上の圧電素子211Dより延在した配線としての上部電極線62Dに短絡している。以上述べたように、基板20上の複数の圧電装置210と圧電装置210上の複数の圧電素子211とにおいて、異なる圧電装置210内の圧電素子211と短絡関係にある素子群が複数形成される。従って、圧電装置210Aの圧電素子211Aと、圧電装置210Bの圧電素子211Bは、同時に、同じ電圧で分極処理することができ、圧電装置210Aの圧電素子211Cと、圧電装置210Bの圧電素子211Dは、同時に、同じ電圧で分極処理することができる。更に、圧電素子211Aと圧電素子211Bの素子群と、圧電素子211Cと圧電素子211Dの素子群は、異なる電圧で分極し、素子群毎に所望の素子特性を得ることも可能となる。"