それぞれが複数の発光素子を有する複数の発光素子アレイと、前記複数の発光素子アレイが分けられて構成されたM個Mは2以上の整数の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第1の配線と、前記M個の発光素子アレイ群毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第2の配線と、前記M個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該M個の発光素子アレイ群をまたいで構成されたN個Nは2以上の整数の発光素子アレイ組毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第3の配線と、前記M個の発光素子アレイ群毎に、前記許可信号および前記書込信号により選択される発光素子に、点灯のための電力を供給する点灯信号を、共通に送信する第4の配線と、を備え、前記第2の配線および前記第4の配線には、前記M個の発光素子アレイ群毎に前記許可信号および前記点灯信号が送信時刻をずらして送信されるとともに、前記第3の配線には、前記N個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、前記書込信号が送信されることを特徴とする発光装置。それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたM個Mは2以上の整数の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第1の配線と、当該M個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第2の配線と、当該M個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該M個の発光素子アレイ群をまたいで構成されたN個Nは2以上の整数の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第3の配線と、当該M個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力を供給する点灯信号を、共通に送信する第4の配線と、を備え、当該第2の配線および当該第4の配線には、当該M個の発光素子アレイ群毎に当該許可信号および当該点灯信号が送信時刻をずらして送信されるとともに、当該第3の配線には、当該N個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えることを特徴とするプリントヘッド。像保持体を帯電する帯電手段と、それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたM個Mは2以上の整数の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第1の配線と、当該M個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第2の配線と、当該M個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該M個の発光素子アレイ群をまたいで構成されたN個Nは2以上の整数の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第3の配線と、当該M個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力を供給する点灯信号を、共通に送信する第4の配線と、を備え、当該第2の配線および当該第4の配線には、当該M個の発光素子アレイ群毎に当該許可信号および当該点灯信号が送信時刻をずらして送信されるとともに、当該第3の配線には、当該N個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置。それぞれが複数の発光素子を有する複数の発光素子アレイと、前記複数の発光素子アレイが分けられて構成されたM個Mは2以上の整数の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第1の配線と、前記M個の発光素子アレイ群毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第2の配線と、前記M個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該M個の発光素子アレイ群をまたいで構成されたN個Nは2以上の整数の発光素子アレイ組毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第3の配線と、前記M個の発光素子アレイ群毎に、前記許可信号および前記書込信号により選択される発光素子に、点灯のための電力供給を制御する制御信号を、共通に送信する第4の配線と、を備え、前記第2の配線および前記第4の配線には、前記M個の発光素子アレイ群毎に前記許可信号および前記制御信号が送信時刻をずらして送信されるとともに、前記第3の配線には、前記N個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、前記書込信号が送信されることを特徴とする発光装置。前記許可信号および前記書込信号により選択される発光素子に点灯のための電力を供給する電源線をさらに備え、前記制御信号は、当該電源線により当該発光素子に加えられる電位を、当該発光素子が点灯する電位と消灯する電位とで切り替える信号であることを特徴とする請求項4に記載の発光装置。それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたM個Mは2以上の整数の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第1の配線と、当該M個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第2の配線と、当該M個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該M個の発光素子アレイ群をまたいで構成されたN個Nは2以上の整数の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第3の配線と、当該M個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力供給を制御する制御信号を、共通に送信する第4の配線と、を備え、当該第2の配線および当該第4の配線には、当該M個の発光素子アレイ群毎に当該許可信号および当該制御信号が送信時刻をずらして送信されるとともに、当該第3の配線には、当該N個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えることを特徴とするプリントヘッド。像保持体を帯電する帯電手段と、それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたM個Mは2以上の整数の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第1の配線と、当該M個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第2の配線と、当該M個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該M個の発光素子アレイ群をまたいで構成されたN個Nは2以上の整数の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第3の配線と、当該M個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力供給を制御する制御信号を、共通に送信する第4の配線と、を備え、当該第2の配線および当該第4の配線には、当該M個の発光素子アレイ群毎に当該許可信号および当該制御信号が送信時刻をずらして送信されるとともに、当該第3の配線には、当該N個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置。ところで、自己走査型発光素子アレイSLED:Self-scanningLightEmittingDeviceチップを複数用いたLPHによる記録装置において、SLEDチップに点灯信号を送信する配線は、点灯のための電流を供給するため、低抵抗であることが求められる。そこで、複数のSLEDチップのそれぞれに点灯のための配線を設けると、複数のSLEDチップを搭載した回路基板上に、幅広の低抵抗の点灯信号を送信する多数の配線を設けることになり、回路基板の幅が広くなって小型化の障害になる。また、回路基板の幅を狭めるため配線を多層に構成すると、低コスト化の障害となる。本発明は、配線の数を抑制できる発光装置等を提供することを目的とする。請求項1に記載の発明は、それぞれが複数の発光素子を有する複数の発光素子アレイと、前記複数の発光素子アレイが分けられて構成されたM個Mは2以上の整数の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第1の配線と、前記M個の発光素子アレイ群毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第2の配線と、前記M個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該M個の発光素子アレイ群をまたいで構成されたN個Nは2以上の整数の発光素子アレイ組毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第3の配線と、前記M個の発光素子アレイ群毎に、前記許可信号および前記書込信号により選択される発光素子に、点灯のための電力を供給する点灯信号を、共通に送信する第4の配線と、を備え、前記第2の配線および前記第4の配線には、前記M個の発光素子アレイ群毎に前記許可信号および前記点灯信号が送信時刻をずらして送信されるとともに、前記第3の配線には、前記N個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、前記書込信号が送信されることを特徴とする発光装置である。請求項2に記載の発明は、それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたM個Mは2以上の整数の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第1の配線と、当該M個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第2の配線と、当該M個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該M個の発光素子アレイ群をまたいで構成されたN個Nは2以上の整数の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第3の配線と、当該M個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力を供給する点灯信号を、共通に送信する第4の配線と、を備え、当該第2の配線および当該第4の配線には、当該M個の発光素子アレイ群毎に当該許可信号および当該点灯信号が送信時刻をずらして送信されるとともに、当該第3の配線には、当該N個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えることを特徴とするプリントヘッドである。請求項3に記載の発明は、像保持体を帯電する帯電手段と、それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたM個Mは2以上の整数の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第1の配線と、当該M個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第2の配線と、当該M個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該M個の発光素子アレイ群をまたいで構成されたN個Nは2以上の整数の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第3の配線と、当該M個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力を供給する点灯信号を、共通に送信する第4の配線と、を備え、当該第2の配線および当該第4の配線には、当該M個の発光素子アレイ群毎に当該許可信号および当該点灯信号が送信時刻をずらして送信されるとともに、当該第3の配線には、当該N個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。請求項4に記載の発明は、それぞれが複数の発光素子を有する複数の発光素子アレイと、前記複数の発光素子アレイが分けられて構成されたM個Mは2以上の整数の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第1の配線と、前記M個の発光素子アレイ群毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第2の配線と、前記M個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該M個の発光素子アレイ群をまたいで構成されたN個Nは2以上の整数の発光素子アレイ組毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第3の配線と、前記M個の発光素子アレイ群毎に、前記許可信号および前記書込信号により選択される発光素子に、点灯のための電力供給を制御する制御信号を、共通に送信する第4の配線と、を備え、前記第2の配線および前記第4の配線には、前記M個の発光素子アレイ群毎に前記許可信号および前記制御信号が送信時刻をずらして送信されるとともに、前記第3の配線には、前記N個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、前記書込信号が送信されることを特徴とする発光装置である。請求項5に記載の発明は、前記許可信号および前記書込信号により選択される発光素子に点灯のための電力を供給する電源線をさらに備え、前記制御信号は、当該電源線により当該発光素子に加えられる電位を、当該発光素子が点灯する電位と消灯する電位とで切り替える信号であることを特徴とする請求項4に記載の発光装置である。請求項6に記載の発明は、それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたM個Mは2以上の整数の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第1の配線と、当該M個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第2の配線と、当該M個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該M個の発光素子アレイ群をまたいで構成されたN個Nは2以上の整数の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第3の配線と、当該M個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力供給を制御する制御信号を、共通に送信する第4の配線と、を備え、当該第2の配線および当該第4の配線には、当該M個の発光素子アレイ群毎に当該許可信号および当該制御信号が送信時刻をずらして送信されるとともに、当該第3の配線には、当該N個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えることを特徴とするプリントヘッドである。請求項7に記載の発明は、像保持体を帯電する帯電手段と、それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたM個Mは2以上の整数の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第1の配線と、当該M個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第2の配線と、当該M個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該M個の発光素子アレイ群をまたいで構成されたN個Nは2以上の整数の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第3の配線と、当該M個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力供給を制御する制御信号を、共通に送信する第4の配線と、を備え、当該第2の配線および当該第4の配線には、当該M個の発光素子アレイ群毎に当該許可信号および当該制御信号が送信時刻をずらして送信されるとともに、当該第3の配線には、当該N個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。請求項1の発明によれば、本構成を有していない場合に比較して、配線の数を抑制できる。請求項2の発明によれば、本構成を有していない場合に比較して、プリントヘッドをより小型化できる。請求項3の発明によれば、本構成を有していない場合に比較して、画像形成装置をより小型化できる。請求項4の発明によれば、本構成を有していない場合に比較して、配線の数を抑制できる。請求項5の発明によれば、本構成を有していない場合に比較して、点灯のための電力を供給する低抵抗な配線を省略できる。請求項6の発明によれば、本構成を有していない場合に比較して、プリントヘッドをより小型化できる。請求項7の発明によれば、本構成を有していない場合に比較して、画像形成装置をより小型化できる。以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。第1の実施の形態図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータPC2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。画像形成プロセス部10は、予め定められた間隔を置いて並列的に配置される複数のエンジンを含む画像形成ユニット11を備えている。この画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成されている。画像形成ユニット11Y、11M、11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器13、帯電器13によって帯電された感光体ドラム12を露光するプリントヘッド14、プリントヘッド14によって得られた静電潜像を現像する現像手段の一例としての現像器15を備えている。ここで、各画像形成ユニット11Y、11M、11C、11Kは、現像器15に収納されたトナーを除いて、同様に構成されている。そして、画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエローY、マゼンタM、シアンC、黒Kのトナー像を形成する。また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール23と、記録用紙にトナー像を定着させる定着器24とを備えている。この画像形成装置1において、画像形成プロセス部10は、画像出力制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータPC2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、画像形成ユニット11に供給される。そして、例えば黒K色の画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて発光するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒K色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒K色のトナー像が形成される。画像形成ユニット11Y、11M、11Cにおいても、それぞれイエローY、マゼンタM、シアンCの各色トナー像が形成される。各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。その後、合成トナー像が静電転写された記録用紙は、定着器24まで搬送される。定着器24に搬送された記録用紙上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置1から排出される。図2は、プリントヘッド14の構成を示した断面図である。このプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子本実施の形態では発光サイリスタからなる発光部63を備えた露光手段の一例としての発光装置65、発光部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。発光装置65は、発光部63、発光部63を駆動する信号発生回路110後述の図3参照等を搭載する回路基板62を備えている。ハウジング61は、例えば金属で形成され、回路基板62およびロッドレンズアレイ64を支持し、発光部63の発光素子における発光点とロッドレンズアレイ64の焦点面とが一致するように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向主走査方向に沿って配置されている。図3は、第1の実施の形態における発光装置65の上面図である。図3に示すように、本実施の形態における発光装置65では、発光部63は、回路基板62上に、40個の発光チップC1~C40を、主走査方向に二列に千鳥状に配置して構成されている。なお、発光チップC1~C40の構成は同一であってよい。よって、発光チップC1~C40をそれぞれ区別しないときは、発光チップCと呼ぶ。本実施の形態では、発光チップCの数として、合計40個を用いたが、これに限定されない。そして、発光装置65は、前述したように、発光部63を駆動する信号発生回路110を搭載している。図4は、第1の実施の形態における発光チップCの構成、発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示した図である。図4aは発光チップCの構成を示し、図4bは発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。なお、図4bでは、発光チップC1~C10の部分を示している。はじめに、図4aに示す発光チップCの構成を説明する。発光チップCは、矩形の基板80後述する図7参照上において、長辺に沿って列状に設けられた複数の発光素子本実施の形態では発光サイリスタL1、L2、L3、...からなる発光素子列102を備えている。さらに、発光チップCは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子Vga端子、φ2端子、φW端子、φE端子、φ1端子、φI端子を備えている。なお、これらの入力端子は、基板80の一端部からVga端子、φ2端子、φW端子の順に設けられ、基板80の他端部からφI端子、φ1端子、φE端子の順に設けられている。そして、発光素子列102は、φW端子とφE端子との間に設けられている。次に、図4bにより、発光装置65の信号発生回路110の構成および回路基板62上の配線構成を説明する。前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップC発光チップC1~C40が搭載され、信号発生回路110と発光チップC1~C40とを相互に接続する配線が設けられている。まず、信号発生回路110の構成について説明する。信号発生回路110には、図示しないが、画像出力制御部30および画像処理部40図1参照より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。そして、信号発生回路110は、各種の制御信号に基づき、発光チップC発光チップC1~C40に対して、第1転送信号φ1と第2転送信号φ2とを送信する転送信号供給手段の一例としての転送信号発生部120を備えている。さらに、信号発生回路110は、各種の制御信号に基づき、発光チップC発光チップC1~C40を選択指定する10個の選択信号φVa~φVjを送信する選択信号供給手段の一例としての選択信号発生部160を備えている。なお、選択信号φVa~φVjをそれぞれ区別しないときは選択信号φVと表記する。そして、発光チップC発光チップC1~C40から、1個の発光チップCが選ばれることを、発光チップCを指定するという。さらにまた、信号発生回路110は、各種の制御信号に基づき、発光チップC発光チップC1~C40に対して、点灯信号φIを送信する点灯信号供給手段の一例としての点灯信号発生部140を備えている。次に、発光チップC1~C40の配列について説明する。本実施の形態では、奇数番号の発光チップC1、C3、C5、...と偶数番号の発光チップC2、C4、C6、...とが、それぞれの発光素子列102が設けられた側が互いに向き合うように、一列に配列されている。そして、奇数番号の発光チップC1、C3、C5、...と偶数番号の発光チップC2、C4、C6、...とは、発光チップCの発光素子本実施の形態では発光サイリスタL1、L2、L3、...が発光チップC間においても、主走査方向に予め定められた間隔で並ぶように、千鳥状に配列されている。信号発生回路110と発光チップC発光チップC1~C40とを相互に接続する配線について説明する。回路基板62には、発光チップCの裏面に設けられたVsub端子後述の図6および図7参照に接続され、基準電位Vsubを与える電源ライン200aが設けられている。そして、発光チップCに設けられたVga端子に接続され、電力供給のための電源電位Vgaを与える電源ライン200bが設けられている。また、回路基板62には、信号発生回路110の転送信号発生部120から、発光チップC発光チップC1~C40のφ1端子に接続され、第1転送信号φ1を送信するための第1転送信号ライン201、φ2端子に接続され、第2転送信号φ2を送信するための第2転送信号ライン202が設けられている。第1転送信号φ1および第2転送信号φ2は、発光チップC発光チップC1~C40に共通並列に送信される。そして、回路基板62には、信号発生回路110の点灯信号発生部140から、発光チップC発光チップC1~C40のφI端子に接続され、点灯信号φIを送信するための点灯信号ライン204が設けられている。点灯信号φIは、発光チップC発光チップC1~C40のそれぞれに対して設けられた電流制限抵抗RIを介して、発光チップC発光チップC1~C40に共通並列に送信される。さらに、回路基板62には、信号発生回路110の選択信号発生部160から、発光チップC発光チップC1~C40のφE端子とφW端子とに接続され、選択信号φVφVa~φVjを送信するための選択信号ライン230~239が設けられている。図5は、各発光チップCに送信される選択信号φVa~φVjの組み合わせを説明する図である。各発光チップCに対して、○のついた2つの選択信号φVが、発光チップC発光チップC1~C40をそれぞれ区別して指定する指定信号として、それぞれのφE端子とφW端子とに送信される。例えば、発光チップC1では、選択信号φVaがφW端子に、選択信号φVbがφE端子に送信されるように、選択信号ライン230は発光チップC1のφW端子に接続され、選択信号ライン231は発光チップC1のφE端子に接続されている。すなわち、発光チップC1の指定信号は、選択信号φVaおよび選択信号φVbである。同様に、発光チップC2では、選択信号φVbがφW端子に、選択信号φVcがφE端子に送信されるように、選択信号ライン231は発光チップC2のφW端子に接続され、選択信号ライン232は発光チップC2のφE端子に接続されている。すなわち、発光チップC2の指定信号は、選択信号φVbおよび選択信号φVcである。他の発光チップC3~C40についても、図5に基づいて、選択信号ライン230~239が発光チップC3~C40のそれぞれのφW端子およびφE端子に接続されている。なお、本実施の形態では、φW端子とφE端子とを区別することを要しない。例えば発光チップC1において、選択信号ライン230が発光チップC1のφE端子に接続され、選択信号ライン231が発光チップC1のφW端子に接続されてもよい。すなわち、制御端子の一例としてのφW端子およびφE端子には、互いに異なる選択信号φVが送信されればよい。図5から分かるように、それぞれの発光チップC発光チップC1~C40に送信される選択信号φVの組み合わせが異なっているユニーク。このことから、後述するように、選択信号φVφVa~φVjが重複しないように選ぶことにより、それぞれの発光チップCを区別して指定することにより制御している。一般に、M個の選択信号φVから、重複することなくN個M、NはM>Nである整数。を取り出す組み合わせの数MCコンビネーションNは、である。本実施の形態においては、10個M=10の選択信号φVφVa~φVjから2個N=2を取り出しているので、MCN=45となる。すなわち、10個の選択信号φVφVa~φVjから2個を取り出す組み合わせにより、本実施の形態における40個を超える45個の発光チップCまで区別して指定することができる。一方、9個の選択信号φVφVa~φViから2個N=2を取り出すとすると、MCN=36となる。この場合には、本実施の形態における40個の発光チップCを区別できないことになる。以上説明したように、回路基板62上の各発光チップC発光チップC1~C40に、基準電位Vsubと電源電位Vgaが共通に送信される。そして、転送信号φ1、φ2、点灯信号φIも、各発光チップC発光チップC1~C40に対して共通に送信される。一方、選択信号φVφVa~φVjは、図5に示した組み合わせに基づいて、発光チップC発光チップC1~C40に送信される。ここで、配線の数について説明する。本実施の形態を適用しない場合には、点灯信号φIは、発光チップC毎に送信されるため、発光チップCの数を40個とすると、点灯信号ライン204は40本必要になる。これに加え、第1転送信号ライン201、第2転送信号ライン202、電源ライン200a、200bが必要となる。よって、発光装置65に設けられる配線の数は44本となる。また、点灯信号ライン204は、発光サイリスタLに点灯のための電流を送信するため、抵抗の小さいことを要する。よって、点灯信号ライン204には、抵抗を小さくするための幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置65の回路基板62上に幅の広い配線を多数設けることになり、回路基板62の面積が大きくなってしまう。本実施の形態では、図4bに示したように、点灯信号ライン204は1本である。さらに、第1転送信号ライン201、第2転送信号ライン202、電源ライン200a、200bが必要となる。そして、選択信号ライン230~239の10本が必要になる。よって、本実施の形態では、配線の数は15本となる。本実施の形態では、本実施の形態を適用しない場合に比べ、配線の数は約1/3になる。さらに、本実施の形態では、電流を送信する幅の広い配線は点灯信号ライン204の1本に削減される。後述するように、選択信号ライン230~239には大きな電流を流さないので、選択信号ライン230~239には抵抗を小さくするための幅の広い配線を要しない。このことから、本実施の形態では、回路基板62上に幅の広い配線を多数設けることを要せず、回路基板62の面積を抑制できる。図6は、第1の実施の形態における自己走査型発光素子アレイSLEDチップである発光チップCの回路構成を説明するための等価回路図である。なお、図6では、入力端子Vga端子、φ2端子、φW端子、φE端子、φ1端子、φI端子を除いて、以下に説明する各素子は、後述する図7で説明するように、発光チップC上のレイアウトに基づいて配置されている。ここでは、発光チップC1を例に、発光チップCを説明する。そこで、図6において、発光チップCを発光チップC1Cと表記する。他の発光チップC2~C40の構成は、発光チップC1と同じである。なお、入力端子Vga端子、φ2端子、φW端子、φE端子、φ1端子、φI端子は、図4aに示した位置とは異なっているが、説明の便宜上、図中左端に示した。発光チップC1Cは、前述したように基板80後述する図7参照上に列状に配列された発光素子の一例としての発光サイリスタL1、L2、L3、...からなる発光サイリスタ列発光素子列102図4a参照を備えている。さらに、発光チップC1Cは、発光サイリスタ列と同様に列状に配列された転送サイリスタT1、T2、T3、...からなる転送サイリスタ列を備えている。ここでは、発光サイリスタL1、L2、L3、...をそれぞれ区別しないときは、発光サイリスタLと、転送サイリスタT1、T2、T3、...をそれぞれ区別しないときは、転送サイリスタTと表記する。なお、上記のサイリスタ発光サイリスタL、転送サイリスタTは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。ここでは、転送サイリスタTのアノード端子を第1のアノード端子、カソード端子を第1のカソード端子、ゲート端子を第1のゲート端子と呼ぶことがある。同様に、発光サイリスタLのアノード端子を第2のアノード端子、カソード端子を第2のカソード端子、ゲート端子を第2のゲート端子と呼ぶことがある。また、発光チップC1Cは、転送サイリスタT1、T2、T3、...をそれぞれ番号順に2つをペアにしてそれぞれの間に第1の電気的手段の一例としての結合ダイオードDx1、Dx2、Dx3、...を備えている。そして、転送サイリスタT1、T2、T3、...と発光サイリスタL1、L2、L3、...との間に、第3の電気的手段の一例としてのショットキー型許可ダイオードSDe1、SDe2、SDe3、...、同じく第3の電気的手段の一例としてのショットキー型書込ダイオードSDw1、SDw2、SDw3、...、第2の電気的手段の一例としての接続抵抗Ra1、Ra2、Ra3、...を備えている。さらに、発光チップC1Cは、電源線抵抗Rgx1、Rgx2、Rgx3、...を備えている。ここで、発光サイリスタLなどと同様に、結合ダイオードDx1、Dx2、Dx3、...、接続抵抗Ra1、Ra2、Ra3、...、ショットキー型許可ダイオードSDe1、SDe2、SDe3、...、ショットキー型書込ダイオードSDw1、SDw2、SDw3、...、電源線抵抗Rgx1、Rgx2、Rgx3、...のそれぞれを区別しないときは、結合ダイオードDx、接続抵抗Ra、ショットキー型許可ダイオードSDe、ショットキー型書込ダイオードSDw、電源線抵抗Rgxと表記する。ここでは、ショットキー型許可ダイオードSDeとショットキー型書込ダイオードSDwとを区別したが、区別する必要はない。ここで、発光サイリスタ列における発光サイリスタLの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタLの数を例えば128個とすると、転送サイリスタTの数も128個である。同様に、接続抵抗Ra、ショットキー型許可ダイオードSDe、ショットキー型書込ダイオードSDw、電源線抵抗Rgxの数も128個である。しかし、結合ダイオードDxの数は、転送サイリスタTの数より1少ない127個である。なお、転送サイリスタTのそれぞれの数は、発光サイリスタLの数より多くてもよい。そして、発光チップC1Cは、1個のスタートダイオードDx0を備えている。さらに、後述する第1転送信号φ1を送信する第1転送信号線72と第2転送信号φ2を送信する第2転送信号線73とに過剰な電流が流れるのを防止するための、電流制限抵抗R1および電流制限抵抗R2を備えている。なお、発光サイリスタ列の発光サイリスタL1、L2、L3、...、転送サイリスタ列の転送サイリスタT1、T2、T3、...は、図6中において、左側から番号順に配列されている。さらに、結合ダイオードDx1、Dx2、Dx3、...、接続抵抗Ra1、Ra2、Ra3、...、ショットキー型許可ダイオードSDe1、SDe2、SDe3、...、ショットキー型書込ダイオードSDw1、SDw2、SDw3、...、電源線抵抗Rgx1、Rgx2、Rgx3、...も、同様に、図中左側から番号順に配列されている。そして、発光サイリスタ列、転送サイリスタ列は、図6中上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。では次に、発光チップC1Cにおける各素子の電気的な接続について説明する。転送サイリスタTのアノード端子、発光サイリスタLのアノード端子は、発光チップC1Cの基板80に接続されているアノードコモン。そして、これらのアノード端子は、基板80裏面に設けられた裏面電極85後述の図7b参照であるVsub端子を介して電源ライン200a図4b参照に接続されている。この電源ライン200aに、基準電位Vsubが供給される。転送サイリスタTの配列に沿って、奇数番目の転送サイリスタT1、T3、T5、...のカソード端子は、第1転送信号線72に接続されている。そして、第1転送信号線72は、電流制限抵抗R1を介して、第1転送信号φ1の入力端子であるφ1端子に接続されている。このφ1端子には、第1転送信号ライン201図4b参照が接続され、第1転送信号φ1が送信される。一方、転送サイリスタTの配列に沿って、偶数番目の転送サイリスタT2、T4、T6、...のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介して第2転送信号φ2の入力端子であるφ2端子に接続されている。このφ2端子には、第2転送信号ライン202図4b参照が接続され、第2転送信号φ2が送信される。発光サイリスタLのカソード端子は、点灯信号線75に接続されている。そして、点灯信号線75は、点灯信号φIの入力端子であるφI端子に接続されている。このφI端子には、点灯信号ライン204図4b参照が接続され、点灯信号φIが送信される。なお、点灯信号発生部140とφI端子との間には、図4bで示したように、電流制限抵抗RIが設けられているが、図6では記載を省略している。転送サイリスタTのゲート端子Gt1、Gt2、Gt3、...は、同じ番号の発光サイリスタL1、L2、L3、...のゲート端子Gl1、Gl2、Gl3、...に、1対1で、それぞれ接続抵抗Ra1、Ra2、Ra3、...を介して接続されている。ここでも、ゲート端子Gt1、Gt2、Gt3、...、ゲート端子Gl1、Gl2、Gl3、...のそれぞれを区別しないときは、ゲート端子Gt、ゲート端子Glと呼ぶ。ショットキー型書込ダイオードSDwのカソード端子は、書込信号線74に接続されている。そして、書込信号線74は、選択信号φVφVa~φVjのいずれかが送信されるφW端子に接続されている。なお、発光チップC1のφW端子には、選択信号ライン230図4b参照が接続され、選択信号φVaが送信される。ショットキー型書込ダイオードSDwのアノード端子は、発光サイリスタLのゲート端子Glに接続されている。同様に、ショットキー型許可ダイオードSDeのカソード端子は、許可信号線76に接続されている。そして、許可信号線76は、選択信号φVφVa~φVjのいずれかが送信されるφE端子に接続されている。なお、発光チップC1のφE端子には、選択信号ライン231図4b参照が接続され、選択信号φVbが送信される。ショットキー型許可ダイオードSDeのアノード端子は、発光サイリスタLのゲート端子Glに接続されている。転送サイリスタT1、T2、T3、...のそれぞれのゲート端子Gt1、Gt2、Gt3、...を番号順に2個ずつペアとしたゲート端子Gt間に、結合ダイオードDx1、Dx2、Dx3、...がそれぞれ接続されている。すなわち、結合ダイオードDx1、Dx2、Dx3、...はそれぞれがゲート端子Gt1、Gt2、Gt3、...で順に挟まれるように直列接続されている。そして、結合ダイオードDx1の向きは、ゲート端子Gt1からゲート端子Gt2に向かって電流が流れる方向に接続されている。他の結合ダイオードDx2、Dx3、Dx4、...についても同様である。転送サイリスタTのゲート端子Gtは、転送サイリスタTのそれぞれに対応して設けられた電源線抵抗Rgxを介して電源線71に接続されている。そして、電源線71はVga端子に接続されている。Vga端子は電源ライン200b図4b参照に接続されて、電源電位Vgaが供給される。そして、転送サイリスタ列の一端側の転送サイリスタT1のゲート端子Gt1は、スタートダイオードDx0のカソード端子に接続されている。一方、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。図7は、第1の実施の形態における発光チップCの平面レイアウト図および断面図である。ここでは、発光チップC1を例に、発光チップCを説明する。そこで、図7において、発光チップCを発光チップC1Cと表記する。他の発光チップC2~C40の構成は、発光チップC1と同じである。図7aは、発光チップC1Cの平面レイアウト図であって、発光サイリスタL1~L5、転送サイリスタT1~T4を中心とした部分を示している。図7bは、図7aに示したVIIB-VIIB線での断面図である。よって、図7bの断面図には、図中下より発光サイリスタL1、ショットキー型許可ダイオードSDe1、ショットキー型書込ダイオードSDw1、電源線抵抗Rgx1、結合ダイオードDx1、転送サイリスタT1の断面が示されている。なお、図7aおよびbの図中には、主要な素子や端子を名前により表記している。なお、図7aでは、各素子間を接続する配線を、実線で示している。また、図7bでは、各素子間を接続する配線の記載を省略している。発光チップC1Cは、図7bに示すように、例えばGaAsやGaAlAsなどの化合物半導体において、p型の基板80上に、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83およびn型の第4半導体層84が順に積層されたのち、周囲のp型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83、n型の第4半導体層84を連続してエッチングすることで相互に分離された複数の島アイランド第1アイランド141、第3アイランド143、第4アイランド144、第5アイランド145、第6アイランド146、第7アイランド147を備えている。なお、本実施の形態では、後述する第8の実施の形態における第2アイランド142後述する図24参照を設けていない。図7aに示すように、第1アイランド141は、平面形状が一部に張り出した部分を有する矩形であって、発光サイリスタL1、ショットキー型書込ダイオードSDw1、ショットキー型許可ダイオードSDe1、接続抵抗Raが設けられている。第3アイランド143は、平面形状が両端に膨らんだ部分を有する形状であって、電源線抵抗Rgxが設けられている。第4アイランド144は、平面形状が矩形であって、転送サイリスタT1、結合ダイオードDx1が設けられている。第5アイランド145は、平面形状が矩形であって、スタートダイオードDx0が設けられている。第6アイランド146および第7アイランド147は、平面形状が両端に膨らんだ部分を有する形状であって、第6アイランド146には電流制限抵抗R1、第7アイランド147には電流制限抵抗R2が設けられている。そして、発光チップC1Cには、第1アイランド141、第3アイランド143、第4アイランド144と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタL2、L3、L4、...、電源線抵抗Rgx2、Rgx3、Rgx4、...、転送サイリスタT2、T3、T4、...等が、第1アイランド141、第3アイランド143、第4アイランド144と同様に設けられている。これらについては、説明を省略する。そしてまた、基板80の裏面にはVsub端子となる裏面電極85が設けられている。さらに、図7aおよび図7bにより、第1アイランド141、第3アイランド143、第4アイランド144、第5アイランド145、第6アイランド146、第7アイランド147について詳細に説明する。第1アイランド141に設けられた発光サイリスタL1は、基板80をアノード端子、n型の第4半導体層84の領域111上に形成されたn型オーミック電極121をカソード端子、n型の第4半導体層84をエッチング除去して露出させたp型の第3半導体層83をゲート端子Gl1とする。なお、ゲート端子Gl1は電極として形成されていない。そして、n型オーミック電極121の部分を除くn型の第4半導体層84の領域111表面から光を放出する。第1アイランド141に設けられたショットキー型書込ダイオードSDw1は、p型の第3半導体層83をアノード端子とし、n型の第4半導体層84をエッチング除去して露出させたp型の第3半導体層83上に形成されたショットキー電極151をカソード端子とする。同様に、第1アイランド141に設けられたショットキー型許可ダイオードSDe1は、p型の第3半導体層83をアノード端子とし、n型の第4半導体層84をエッチング除去して露出させたp型の第3半導体層83上に形成されたショットキー電極152をカソード端子とする。発光サイリスタL1のゲート端子Gl1、ショットキー型書込ダイオードSDw1のアノード端子、ショットキー型許可ダイオードSDe1のアノード端子は、第1アイランド141のp型の第3半導体層83であって、共通である。この第1アイランド141のp型の第3半導体層83は、平面形状において一部張り出した部分が接続抵抗Ra1となって、張り出した部分の先端にp型オーミック電極132が形成されている。すなわち、接続抵抗Ra1はショットキー電極151とp型オーミック電極132の間のp型の第3半導体層83を抵抗として用いている。第3アイランド143に設けられた電源線抵抗Rgx1は、p型の第3半導体層83上に形成された2つのp型オーミック電極133および134の間に形成されている。そして、2つのp型オーミック電極133および134の間のp型の第3半導体層83を抵抗として用いている。第4アイランド144に設けられた転送サイリスタT1は、基板80をアノード端子、n型の第4半導体層84の領域115上に形成されたn型オーミック電極124をカソード端子、n型の第4半導体層84をエッチング除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極135をゲート端子Gt1とする。同じく第4アイランド144に設けられた結合ダイオードDx1は、n型の第4半導体層84の領域113上に設けられたn型オーミック電極123をカソード端子、p型の第3半導体層83をアノード端子として形成されている。アノード端子であるp型の第3半導体層83は、転送サイリスタT1のゲート端子Gt1に繋がっている。第5アイランド145に設けられたスタートダイオードDx0は、n型の第4半導体層84の領域符号なし上に設けられたn型オーミック電極符号なしをカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極符号なしをアノード端子として形成されている。第6アイランド146に設けられた電流制限抵抗R1、第7アイランド147に設けられた電流制限抵抗R2は、第3アイランド143に設けられた電源線抵抗Rgx1と同様に、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成された一組のp型オーミック電極符号なし間のp型の第3半導体層83を抵抗としている。図7aにおいて、各素子間の接続関係を説明する。第1アイランド141において、発光サイリスタL1のゲート端子Gl1である第1アイランド141のp型の第3半導体層83は、ショットキー型書込ダイオードSDw1のアノード端子およびショットキー型許可ダイオードSDe1のアノード端子、接続抵抗Ra1の一方の端子を兼ねているので、これらの端子は接続されている。接続抵抗Ra1の他方の端子であるp型オーミック電極132は、転送サイリスタT1のゲート端子Gt1であるp型オーミック電極135に接続されている。発光サイリスタL1のカソード端子であるn型オーミック電極121は点灯信号線75に接続されている。点灯信号線75はφI端子に接続されている。ショットキー型書込ダイオードSDw1のカソード端子であるショットキー電極151は書込信号線74に接続されている。書込信号線74はφW端子に接続されている。ショットキー型許可ダイオードSDe1のカソード端子であるショットキー電極152は許可信号線76に接続されている。許可信号線76はφE端子に接続されている。第3アイランド143に設けられた電源線抵抗Rgx1の一方の端子であるp型オーミック電極133は、第1アイランド141に設けられた接続抵抗Ra1の他方の端子であるp型オーミック電極132に接続されている。電源線抵抗Rgx1の他方の端子であるp型オーミック電極134は、電源線71に接続されている。電源線71はVga端子に接続されている。第4アイランド144に設けられた転送サイリスタT1のカソード端子であるn型オーミック電極124は、第1転送信号線72に接続されている。第1転送信号線72は、第6アイランド146に設けられた電流制限抵抗R1を介してφ1端子に接続されている。そして、第4アイランド144に設けられた結合ダイオードDx1のカソード端子であるn型オーミック電極123は、隣接して設けられた転送サイリスタT2のゲート端子Gt2であるp型オーミック電極符号なしに接続されている。一方、第4アイランド144に設けられた転送サイリスタT1のゲート端子Gt1であるp型オーミック電極135は、第5アイランド145に設けられたスタートダイオードDx0のカソード端子であるn型の第4半導体層84上に形成されたn型オーミック電極符号なしに接続されている。第5アイランド145に設けられたスタートダイオードDx0のアノード端子であるp型の第3半導体層83上に形成されたp型オーミック電極符号なしは、偶数番号の転送サイリスタT2、T4、T6、...のカソード端子であるn型の第4半導体層84上に形成されたn型オーミック電極符号なしと接続されるとともに、第7アイランド147に設けられた電流制限抵抗R2を介してφ2端子に接続されている。ここでは説明を省略するが、他の発光サイリスタL、転送サイリスタT、結合ダイオードDx、ショットキー型書込ダイオードSDw、ショットキー型許可ダイオードSDe、接続抵抗Ra、電源線抵抗Rgxについても同様である。このようにして、図6に示した発光チップC1Cの回路構成が形成される。次に、発光装置65の動作について説明する。発光装置65は発光チップC発光チップC1~C40を備えている図3、4参照。図4bに示したように、回路基板62上の各発光チップC発光チップC1~C40には、基準電位Vsubと電源電位Vgaが共通に供給される。さらに、第1転送信号φ1、第2転送信号φ2、点灯信号φIが共通に送信される。よって、すべての発光チップC発光チップC1~C40は並行して同時に駆動される。なお、選択信号φVφVa~φVjは、図5に示したように、2個の組み合わせにより、発光チップC発光チップC1~C40のそれぞれを重複することなく指定するように送信される。図8は、第1の実施の形態における発光チップCの動作を説明するためのタイミングチャートである。図8では、発光装置65の発光チップC発光チップC1~C40において、発光チップC1、C2、C3、C15、C16、C25、C26、C35、C36、C40を取り出して説明する。他の発光チップCも同様である。そして、図8では、各発光チップCにおける発光サイリスタL1とL2との点灯または非点灯を制御する部分を中心としたタイミングチャートを示している。以下では、発光サイリスタLの点灯または非点灯を制御することを点灯制御と呼ぶ。図8において、時刻aから時刻vへとアルファベット順に時刻が経過するとする。各発光チップCの発光サイリスタL1は、時刻cから時刻rの期間T1において点灯制御される。各発光チップCの発光サイリスタL2は、時刻rから時刻vの期間T2において点灯制御される。各発光チップCの発光サイリスタL3は時刻vからの期間T3において点灯制御される。以下、同様にして番号が4以上の発光サイリスタLが順に点灯制御される。本実施の形態では、期間T1、T2、T3、...は同じ長さの期間とし、それぞれを区別しないときは期間Tと呼ぶ。なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。第1転送信号φ1、第2転送信号φ2、点灯信号φIの信号波形は、同じ波形の繰り返しである。すなわち、第1転送信号φ1、第2転送信号φ2は期間T1とT2とを加えた2×期間Tを単位として繰り返す。点灯信号φIは期間Tを単位として繰り返す。一方、選択信号φVφVa~φVjは、後述するように、画像データによって変化し、指定された発光チップCの発光サイリスタLを点灯または非点灯に制御する。なお、時刻aから時刻cまでの期間は、発光チップCが動作を開始する期間である。この期間の信号については、動作の説明において説明する。第1転送信号φ1、第2転送信号φ2の期間T1およびT2における信号波形について説明する。第1転送信号φ1は、期間T1の開始時刻cでローレベルの電位以下、Lと記す。であって、時刻qでLからハイレベルの電位以下、Hと記す。に移行し、時刻tでHからLに移行し、期間T2の終了時刻vにおいてLを維持している。第2転送信号φ2は、期間T1の開始時刻cでHであって、時刻pでHからLに移行し、時刻uでLからHに移行し、期間T2の終了時刻vにおいてHを維持している。ここで、第1転送信号φ1と第2転送信号φ2とを比較すると、期間T1における第1転送信号φ1の波形が、期間T2における第2転送信号φ2の波形になっている。そして、期間T1における第2転送信号φ2の波形が、期間T2における第1転送信号φ1の波形になっている。すなわち、第1転送信号φ1と第2転送信号φ2とは2×期間Tを単位として繰り返す信号波形である。そして、時刻pから時刻qまでの期間のように、共にLとなる期間を挟んで、交互にHとLとを繰り返している。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1と第2転送信号φ2とは、同時にHとなる期間を有さない。第1転送信号φ1と第2転送信号φ2との一組の転送信号により、図6に示した転送サイリスタTが、後述するように、順にオン状態になって、点灯または非点灯の制御対象である点灯制御する発光サイリスタLを設定する。点灯信号φIの信号波形について説明する。点灯信号φIは、期間T1の開始時刻cで、HからLに移行し、時刻pにおいて、LからHに移行する。そして、期間T1の終了時刻rにおいてHを維持する。この信号波形が、期間T2以降において繰り返す。点灯信号φIは、後述するように発光サイリスタLに点灯発光のための電流を供給する信号である。次に、選択信号φVの信号波形について説明する。選択信号φVは、画像データによって変化し、指定された発光チップCの発光サイリスタLを点灯または非点灯に制御する信号である。例えば選択信号φVaは、期間T1の開始時刻cでLであって、時刻dでLからHに移行し、時刻eでHからLに移行する。そして、期間T1の終了時刻rにおいて、Lを維持している。一方、選択信号φVbは、期間T1の開始時刻cでLであって、時刻dでLからHに移行し、時刻eでHからLに移行する。さらに、時刻fでLからHに移行し、時刻gでHからLに移行する。そして、期間T1の終了時刻rにおいて、Lを維持している。選択信号φVは、期間T1の開始時刻cでLであって、期間T1の終了時刻rにおいて、Lを維持している。そして、時刻cから時刻pまでの、点灯信号φIがLである期間において、画像データに基づいてHとなる期間を有している。発光装置65および発光チップCの動作を説明する前に、サイリスタ転送サイリスタT、発光サイリスタLの基本的な動作を説明する。サイリスタは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。以下では、例として、図6、図7に示したようにサイリスタのアノード端子であるVsub端子に供給される基準電位Vsubを0VH、Vga端子に供給される電源電位Vgaを-3.3VLとする。そして、サイリスタは、図7に示したように、GaAs、GaAlAs等によるp型半導体層、n型半導体層を積層して構成されているとし、pn接合の拡散電位順方向電位Vdを1.5V、ショットキー接合バリアの順方向電位Vsを0.5Vとする。以下では、これらの数値を用いて説明する。アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタは、しきい電圧Vより低い電位負側に大きい電位がカソード端子に印加されるとオン状態に移行ターンオンする。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態オン状態になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位から拡散電位Vdを引いた値である。よって、サイリスタのゲート端子の電位が-1.5Vであると、しきい電圧は-3.0Vとなる。すなわち、-3.0Vより低い電圧がカソード端子に印加されると、サイリスタがターンオンする。オン状態のサイリスタは、ゲート端子がサイリスタのアノード端子の電位に近い電位になる。ここでは、アノード端子を0VHに設定しているので、ゲート端子の電位は0VHとなるとして説明する。また、オン状態のサイリスタのカソード端子はpn接合の拡散電位Vdになる。ここでは、カソード端子の電位は-1.5Vとなる。サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位より高い電位負側に小さい電位になるまで、オン状態を維持する。オン状態のサイリスタのカソード端子の電位は-1.5Vであるので、サイリスタは、カソード端子に-1.5Vより高い電位が印加されると、オフ状態に移行ターンオフする。例えば、カソード端子がH0Vになれば、カソード端子がアノード端子と同電位になるので、サイリスタはターンオフする。一方、サイリスタは、カソード端子に-1.5Vより低い電位が継続的に印加され、サイリスタのオン状態を維持しうる電流が供給されると、オン状態を維持する。以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位によってはオフ状態に移行しない。すなわち、サイリスタはオン状態を維持記憶、保持する機能を有している。上述したように、サイリスタのオン状態を維持するためにカソード端子に印加し続ける電位維持電位は、サイリスタをターンオンさせるためにカソード端子に印加する電位に比べ高く絶対値において小さくてよい。なお、発光サイリスタLは、ターンオンすると点灯発光し、ターンオフすると消灯非点灯する。オン状態の発光サイリスタLの発光出力輝度は、カソード端子とアノード端子間に流す電流によって決められる。さらに、発光チップCの動作を説明する前に、ショットキー型書込ダイオードSDwおよびショットキー型許可ダイオードSDeの動作を説明する。ショットキー型書込ダイオードSDw、ショットキー型許可ダイオードSDe、接続抵抗Raは、3入力AND回路AND1を構成する。3入力AND回路AND1を、図6において一点鎖線で囲って示すショットキー型書込ダイオードSDw1、ショットキー型許可ダイオードSDe1、接続抵抗Ra1で説明する。3入力AND回路AND1は、接続抵抗Ra1の一方の端子Oに、ショットキー型書込ダイオードSDw1のアノード端子およびショットキー型許可ダイオードSDe1のアノード端子が接続されて構成されている。そして、接続抵抗Ra1の他方の端子Xが転送サイリスタT1のゲート端子Gt1に接続されている。ショットキー型書込ダイオードSDw1のカソード端子Yが書込信号線74に接続され、ショットキー型許可ダイオードSDe1のカソード端子Zが許可信号線76に接続されている。前述したように、書込信号線74はφW端子に、許可信号線76はφE端子に接続されている。接続抵抗Ra1の一方の端子Oは発光サイリスタL1のゲート端子Gl1に接続されている。そして、端子X、端子Y、端子Zが入力端子となり、端子Oが出力端子となっている。後述するように、端子X、端子Y、端子Zのすべての電位信号がH0Vになったとき、端子Oの電位信号がH0Vになる。よって、3入力AND回路AND1は、3入力のANDとして働く。表1は、接続抵抗Ra1の他方の端子Xの電位GtXと表記する。がH0Vであるとき、φW端子3入力AND回路AND1の端子Yの電位φWYと表記する。およびφE端子3入力AND回路AND1のZ端子の電位φEZと表記する。と、端子Oの電位GlOと表記する。との関係を説明する表である。すなわち、φWYとφEZとがともに、H0Vであると、3入力AND回路AND1はANDとして働いて、GlOがH0Vになる。しかし、φWYとφEZとのいずれか一方または両方がL-3.3Vであると、ショットキー型書込ダイオードSDw1またはショットキー型許可ダイオードSDe1のいずれか一方または両方が順方向に電圧が印加順バイアスされ、GlOはL-3.3Vからショットキー接合の順方向電位Vs-0.5Vを引いた-2.8Vになる。表2は、接続抵抗Ra1の他方の端子Xの電位GtXと表記する。が-1.5Vであるとき、φWYおよびφEZとGlOとの関係を説明する表である。GtXが-1.5Vであるので、φWYとφEZとがともにH0Vであると、ショットキー型書込ダイオードSDw1およびショットキー型許可ダイオードSDe1はともに逆方向に電位が印加逆バイアスされる。このため、φWYとφEZとがともにH0Vである影響はGlOに及ばず、GlOは、GtXの-1.5Vになる。そして、φWYまたはφEZのいずれか一方または両方がL-3.3Vであると、ショットキー型書込ダイオードSDw1またはショットキー型許可ダイオードSDe1のいずれか一方または両方が順バイアスになり、GlOはGtXからショットキー接合の順方向電位Vs-0.5Vを引いた-2.8Vになる。表3は、接続抵抗Ra1の他方の端子Xの電位GtXと表記する。が-3Vであるとき、φWYおよびφEZとGlOとの関係を説明する表である。すなわち、GtXが-3Vであるので、φWYとφEZとがともにH0Vであると、ショットキー型書込ダイオードSDw1とショットキー型許可ダイオードSDe1とはともに逆バイアスになる。このため、φWYとφEZとがともにH0Vである影響は、GlOに及ばず、GlOの電位は、GtXの電位である-3Vになる。そして、φWYまたはφEZのいずれか一方または両方がL-3.3Vになっても、GtXとの電位の差が、ショットキー接合の順方向電位Vs-0.5Vより絶対値において大きくならないので、ショットキー型書込ダイオードSDw1およびショットキー型許可ダイオードSDe1はいずれも順バイアスにならず、GlOの電位は、GtXの電位である-3Vになる。すなわち、3入力AND回路AND1の端子Xの電位GtXがL-3.3Vからショットキー接合の順方向電位Vs-0.5Vを引いた値である-2.8Vより低い場合は、GlOの電位は、GtXの電位となる。そして、φWYおよびφEZの電位の変化に無関係である。ここでは、3入力AND回路AND1を、ショットキー型書込ダイオードSDw1、ショットキー型許可ダイオードSDe1、接続抵抗Ra1で説明したが、他のショットキー型書込ダイオードSDw、ショットキー型許可ダイオードSDe、接続抵抗Raにおいても同様である。では、図4、図5、図6を参照しつつ、図8に示したタイミングチャートにしたがって、発光装置65の動作を説明する。1時刻a発光装置65に基準電位Vsubおよび電源電位Vgaの供給を開始した時刻aでの状態初期状態について説明する。<発光装置65>図8に示したタイミングチャートの時刻aにおいて、電源ライン200aはH0Vの基準電位Vsubに設定され、電源ライン200bはL-3.3Vの電源電位Vgaに設定される図4b参照。よって、各発光チップC発光チップC1~C40のVsub端子はHに設定され、Vga端子はLに設定される図6参照。そして、信号発生回路110の転送信号発生部120は第1転送信号φ1、第2転送信号φ2をそれぞれHに設定する。すると、第1転送信号ライン201および第2転送信号ライン202がHになる図4b参照。これにより、各発光チップC発光チップC1~C40のφ1端子およびφ2端子がHになる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72の電位もHになり、電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73もHになる図6参照。さらに、信号発生回路110の点灯信号発生部140は点灯信号φIをHに設定する。すると、点灯信号ライン204がHになる図4b参照。これにより、各発光チップCのφI端子がHになる。φI端子に接続されている点灯信号線75もHになる図6参照。信号発生回路110の選択信号発生部160は選択信号φVφVa~φVjをLに設定する。すると、選択信号ライン230~239がLになる図4b参照。これにより、各発光チップC発光チップC1~C40のφW端子およびφEがLになる図6参照。φW端子に接続されている書込信号線74およびφE端子に接続されている許可信号線76もLになる。図6参照。次に、図5および図6を参照しつつ、図8に示したタイミングチャートにしたがって、発光チップC発光チップC1~C40の動作を、発光チップC1、C2、C3、C15、C16、C25、C26、C35、C36、C40を取り出して説明する。なお、図8および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位が変化する間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。<発光チップC>転送サイリスタTおよび発光サイリスタLのアノード端子はVsub端子に接続されているので、Hに設定される。一方、奇数番号の転送サイリスタT1、T3、T5、...のそれぞれのカソード端子は、第1転送信号線72に接続され、Hに設定されている。偶数番号の転送サイリスタT2、T4、T6、...のそれぞれのカソード端子は、第2転送信号線73に接続され、Hに設定されている。よって、転送サイリスタTのアノード端子およびカソード端子はともにHとなり、転送サイリスタTはオフ状態にある。同様に、発光サイリスタLのカソード端子は、点灯信号線75に接続され、Hに設定されている。よって、発光サイリスタLのアノード端子およびカソード端子はともにHとなり、発光サイリスタLはオフ状態にある。転送サイリスタTのゲート端子Gtは、電源線抵抗Rgxを介して電源線71に接続されている。電源線71はL-3.3Vの電源電位Vgaに設定されている。よって、後述するゲート端子Gt1およびGt2を除いて、ゲート端子Gtの電位はLになっている。そして、発光サイリスタLのゲート端子Glは、接続抵抗Raを介してゲート端子Gtに接続されている。よって、ゲート端子Gt1およびGt2を除く、L-3.3Vの電位のゲート端子Gtに接続抵抗Raを介して接続されたゲート端子Glの電位は、表3で説明したように、ゲート端子Gtの電位であるL-3.3Vとなっている。以上のことから、後述する転送サイリスタT1、T2、発光サイリスタL1、L2を除く転送サイリスタTおよび発光サイリスタLのしきい電圧はそれぞれのゲート端子Gt、Glの電位-3.3Vからpn接合の拡散電位Vd1.5Vを引いた-4.8Vとなっている。図6中の転送サイリスタ列の一端のゲート端子Gt1は、前述したように、スタートダイオードDx0のカソード端子に接続されている。そして、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。第2転送信号線73はHに設定されている。すると、スタートダイオードDx0は、そのカソード端子がLでそのアノード端子がHとなって、順バイアスされている。これにより、スタートダイオードDx0のカソード端子ゲート端子Gt1の電位は、スタートダイオードDx0のアノード端子のH0VからスタートダイオードDx0の拡散電位Vd1.5Vを引いた値-1.5Vになる。よって、転送サイリスタT1のしきい電圧は、ゲート端子Gt1の電位-1.5Vから拡散電位Vd1.5Vを引いた-3Vとなる。そして、ゲート端子Gl1の電位は、表2から-2.8Vとなって、発光サイリスタL1のしきい電圧は、-4.3Vとなる。そして、転送サイリスタT1に隣接する転送サイリスタT2のゲート端子Gt2は、ゲート端子Gt1に結合ダイオードDx1を介して接続されている。転送サイリスタT2のゲート端子Gt2の電位は、ゲート端子Gt1の電位-1.5Vから結合ダイオードDx1の拡散電位Vd1.5Vを引いた-3Vになる。よって、転送サイリスタT2のしきい電圧は-4.5Vになる。そして、ゲート端子Gl2の電位は、表3から-3Vとなって、発光サイリスタL2のしきい電圧は-4.5Vとなる。2時刻b図8に示す時刻bにおいて、第1転送信号φ1が、H0VからL-3.3Vに移行する。これにより発光装置65は動作状態に入る。<発光チップC>しきい電圧が-3Vである転送サイリスタT1がターンオンする。しかし、転送サイリスタT3以降の番号の大きい奇数番目の転送サイリスタTは、しきい電圧が-4.8Vであるので、ターンオンできない。一方、しきい電圧が-4.5Vである転送サイリスタT2は、第2転送信号φ2aがH0Vであるので、ターンオンできない。転送サイリスタT1がターンオンすると、ゲート端子Gt1の電位は、アノード端子のH0Vになる。そして、転送サイリスタT1のカソード端子図6の第1転送信号線72の電位は、転送サイリスタT1のアノード端子のH0Vからpn接合の拡散電位Vd1.5Vを引いた-1.5Vになる。そして、順バイアスの結合ダイオードDx1のカソード端子ゲート端子Gt2の電位は、そのアノード端子ゲート端子Gt1のH0Vから拡散電位Vd1.5Vを引いた-1.5Vになる。これにより、転送サイリスタT2のしきい電圧は-3Vになる。転送サイリスタT2のゲート端子Gt2に結合ダイオードDx2を介して接続されたゲート端子Gt3の電位は-3Vになる。これにより、転送サイリスタT3のしきい電圧は-4.5Vになる。番号が4以上の転送サイリスタTは、ゲート端子Gtの電位がLの電源電位Vgaであるので、しきい電圧は-4.8Vが維持される。一方、転送サイリスタT1がターンオンして、ゲート端子Gt1の電位がH0Vとなるが、ゲート端子Gl1の電位は、表1に示すように、-2.8Vを維持し、発光サイリスタL1のしきい電圧は-4.3Vである。一方、ゲート端子Gt2の電位が-1.5Vになると、表2に示すように、ゲート端子Gl2の電位が-2.8Vになって、発光サイリスタL2のしきい電圧が-4.3Vになる。そして、ゲート端子Gt3が-3Vになることで、発光サイリスタL3のしきい電圧が-4.5Vになる。他の発光サイリスタLはしきい電圧として-4.8Vを維持する。しかし、点灯信号線75がHであるので、いずれの発光サイリスタLもオン状態に移行しない。すなわち、時刻bにおいて、ターンオンするのは転送サイリスタT1のみである。そして、時刻bの直後ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。において、転送サイリスタT1がオン状態にある。他の転送サイリスタTおよびすべての発光サイリスタLはオフ状態にある。なお、以下では、オン状態にあるサイリスタ転送サイリスタT、発光サイリスタLのみを説明し、オフ状態にあるサイリスタ転送サイリスタT、発光サイリスタLの説明を省略する。以上説明したように、転送サイリスタTのゲート端子Gtは結合ダイオードDxによって相互に接続されている。よって、ゲート端子Gtの電位が変化すると、電位が変化したゲート端子Gtに、順バイアスの結合ダイオードDxを介して接続されたゲート端子Gtの電位が変化する。そして、変化したゲート端子Gtを有する転送サイリスタTのしきい電圧が変化する。そして、しきい電圧がLより高くなると、サイリスタがターンオンしうる。さらに具体的に説明する。電位がH0Vになったゲート端子Gtと、順バイアスの1個の結合ダイオードDxで接続されたゲート端子Gtの電位は-1.5Vになり、そのゲート端子Gtを有する転送サイリスタTのしきい電圧は-3Vになる。このしきい電圧はL-3.3Vより高い絶対値が小さいので、カソード端子がL-3.3Vとなると、転送サイリスタTがターンオンする。一方、電位がH0Vになったゲート端子Gtと、順バイアスの直列接続された2個の結合ダイオードDxで接続されたゲート端子Gtの電位は-3Vになり、そのゲート端子Gtを有する転送サイリスタTのしきい電圧は-4.5Vになる。このしきい電圧はL-3.3Vより低いため、転送サイリスタはターンオンできず、オフ状態を維持する。3時刻c時刻cにおいて、点灯信号φIがH0VからL-3.3Vに移行する。<発光チップC>点灯信号線75がL-3.3Vになっても、発光サイリスタL1、L2のしきい電圧は-4.3V、発光サイリスタL3のしきい電圧は-4.5V、番号が4以上の発光サイリスタLのしきい電圧は-4.8Vであるので、いずれの発光サイリスタLもターンオンしない。よって、時刻cの直後においては、転送サイリスタT1のみがオン状態にある。4時刻d時刻dにおいて、選択信号φVaおよびφVbがL-3.3VからH0Vに移行する。以下では、電位のレベルが変化した選択信号φVが指定信号として送信される発光チップCを説明する。選択信号φVaは、図4および図5に示したように、発光チップC1、C10、C11、C19、C21、C28、C31、C37に送信される。一方、選択信号φVbは、発光チップC1、C2、C12、C20、C22、C29、C32、C38に送信される。選択信号φVaとφVbがともに送信されるのは、発光チップC1である。ここでは、指定信号としてH0Vの選択信号φVaおよびφVbがともに送信される発光チップC1と、H0Vの選択信号φVbが送信され、L-3.3Vに維持された選択信号φVcが送信される発光チップC2について説明する。H0Vの選択信号φVaまたはφVbの一方のみが送信されるC10、C11、C12、C19、C20、C21、C22、C28、C29、C31、C32、C37、C38の動作は発光チップC2と同様である。<発光チップC1>選択信号φVaはφW端子に、選択信号φVbはφE端子に送信されるので、φW端子およびφE端子はH0Vになる。ゲート端子Gt1の電位は、H0Vになっているので、ゲート端子Gl1の電位は、表1から0Vになって、発光サイリスタL1のしきい電圧が-1.5Vになる。また、ゲート端子Gt2の電位は、-1.5Vになっているので、ゲート端子Gl2の電位は、表2から-1.5Vになって、発光サイリスタL2のしきい電圧が-3Vになる。さらに、ゲート端子Gt3の電位は、-3Vになっているので、ゲート端子Gl3の電位は、表3から-3Vで変わらず、発光サイリスタL3のしきい電圧は-4.5Vを維持する。番号が4以上の発光サイリスタLのしきい電圧は-4.8Vを維持している。すると、点灯信号φIが時刻cでL-3.3Vになっているので、しきい電圧が-1.5Vの発光サイリスタL1がターンオンして、点灯発光図8ではOnと表記する。する。そして、点灯信号線75の電位は、pn接合の拡散電位Vdである-1.5Vになる。このとき、発光サイリスタL2は、しきい電圧は-3Vであるが、しきい電圧がより高い発光サイリスタL1が先にターンオンして、点灯信号線75の電位を-1.5Vに設定するので、ターンオンしない。よって、時刻dの直後において、転送サイリスタT1がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯発光している。<発光チップC2>選択信号φVbはφW端子に送信されるので、φW端子がH0Vになる。しかし、φE端子に送信される選択信号φVcはL-3.3Vに維持されている。よって、ゲート端子Gt1の電位は、H0Vになっていても、ゲート端子Gl1の電位は表1から-2.8Vが維持され、発光サイリスタL1はしきい電圧-4.3Vが維持される。同様に、ゲート端子Gl2の電位は、表2から-2.8Vが維持され、発光サイリスタL2はしきい電圧-4.3Vが維持される。さらに、ゲート端子Gl3の電位は、表3から-3Vが維持され、発光サイリスタL3はしきい電圧-4.5Vが維持される。このため、点灯信号φIがL-3.3Vでも、発光サイリスタL1などはターンオンしない。なお、φW端子とφE端子とが逆になっても同じであって、φW端子とφE端子とを区別しなくてもよい。よって、時刻dの直後において、転送サイリスタT1がオン状態にある。5時刻e時刻eにおいて、選択信号φVaおよびφVbがH0VからL-3.3Vに移行するとともに、選択信号φVfおよびφVhがL-3.3VからH0Vに移行する。<発光チップC1>L-3.3Vの選択信号φVaがφW端子に、L-3.3Vの選択信号φVbはφE端子に送信されるので、ゲート端子Gl1およびGl2のそれぞれの電位が、表1および表2から、-2.8Vに戻り、発光サイリスタL1およびL2のしきい電圧が-4.3Vになる。しかし、点灯信号φIはL-3.3Vに維持されているので、発光サイリスタL1はオン状態で点灯発光を維持する。よって、時刻eの直後において、転送サイリスタT1がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯発光している。<発光チップC2>L-3.3Vの選択信号φVbはφW端子に送信されるので、φW端子がL-3.3Vに戻る。しかし、表1~3に示すように、ゲート端子Glの電位は変化しない。よって、時刻eの直後において、転送サイリスタT1がオン状態にある。<発光チップC16>選択信号φVfはφW端子に、選択信号φVhはφE端子に送信されるので、時刻dにおける発光チップC1と同様に、発光サイリスタL1がターンオンして、点灯発光する。時刻eの直後において、転送サイリスタT1がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯発光している。<発光装置65>時刻eの直後において、各発光チップC発光チップC1~C40の転送サイリスタT1がオン状態にあって、発光チップC1の発光サイリスタL1および発光チップC16の発光サイリスタL1がオン状態で点灯発光している。以上説明したように、φW端子およびφE端子に送信される選択信号φVφVa~φVjがともにH0Vである発光チップCでは、ゲート端子Gtの電位がH0Vの転送サイリスタTのゲート端子Gtに接続抵抗Raを介して接続された発光サイリスタLのゲート端子Glの電位が0Vになって、この発光サイリスタLのしきい電圧が-1.5Vになる。よって、点灯信号φIの電位がL-3.3Vであれば発光サイリスタLがターンオンして、点灯発光する。一方、φW端子およびφE端子に送信される選択信号φVφVa~φVjの一方のみがH0Vである発光チップCでは、ゲート端子Gtの電位がH0Vであっても、発光サイリスタLのゲート端子Glの電位は-2.8Vが維持され、発光サイリスタLはのしきい電圧も-4.3Vが維持される。よって、点灯信号φIの電位がL-3.3Vであっても、発光サイリスタLはターンオンできず、点灯発光しない。また、発光サイリスタLがターンオンして、点灯発光すると、φW端子およびφE端子に送信される選択信号φVφVa~φVjの一方または両方がH0VからL-3.3Vに移行しても、発光サイリスタLのオン状態が維持され、点灯発光を維持する。以下では、φW端子およびφE端子に送信される選択信号φVφVa~φVjがともにH0Vとなる発光チップCのみを説明する。6時刻f時刻fにおいて、選択信号φVbおよびφVcがL-3.3VからH0Vに移行するとともに、選択信号φVfおよびφVhがH0VからL-3.3Vに移行する。<発光チップC2>選択信号φVbはφW端子に、選択信号φVcはφE端子に送信されるので、時刻dにおける発光チップC1と同様に、発光サイリスタL1がターンオンして、点灯発光する。時刻fの直後において、転送サイリスタT1がオン状態にあるとともに、発光サイリスタL1もオン状態で点灯発光している。<発光装置65>時刻fの直後において、各発光チップC発光チップC1~C40の転送サイリスタT1がオン状態にあって、発光チップC1の発光サイリスタL1、発光チップC2の発光サイリスタL1、発光チップC16の発光サイリスタL1がオン状態で点灯発光している。7時刻g時刻gにおいて、選択信号φVbおよびφVcがH0VからL-3.3Vに移行する。<発光チップC2>選択信号φVbはφW端子に、選択信号φVcはφE端子に送信されるが、時刻fにおいてターンオンして点灯発光した発光サイリスタL1は、点灯発光を維持する。時刻gの直後において、転送サイリスタT1がオン状態にあるとともに、発光サイリスタL1もオン状態で点灯発光している。<発光装置65>時刻gの直後において、各発光チップC発光チップC1~C40の転送サイリスタT1がオン状態にあって、発光チップC1の発光サイリスタL1、発光チップC2の発光サイリスタL1、発光チップC16の発光サイリスタL1がオン状態で点灯発光している。8時刻h時刻hにおいて、選択信号φVfおよびφViが、L-3.3VからH0Vに移行する。すると、詳細な説明を省略するが、図5に示したように、選択信号φVfがφW端子に選択信号φViがφE端子に送信される発光チップC26の発光サイリスタL1がターンオンして点灯発光する。9時刻i時刻iにおいて、選択信号φVeおよびφVgが、L-3.3VからH0Vに移行するとともに、選択信号φVfおよびφViがH0VからL-3.3Vに移行する。すると、詳細な説明を省略するが、図5に示したように、選択信号φVeがφW端子に選択信号φVgがφE端子に送信される発光チップC15の発光サイリスタL1がターンオンして点灯発光する。選択信号φVfがφW端子に選択信号φViがφE端子に送信される発光チップC26の発光サイリスタL1はオン状態で点灯発光を維持する。10時刻j時刻jにおいて、選択信号φVdおよびφVjが、L-3.3VからH0Vに移行するとともに、選択信号φVeおよびφVgがH0VからL-3.3Vに移行する。すると、詳細な説明を省略するが、図5に示したように、選択信号φVdがφW端子に選択信号φVjがφE端子に送信される発光チップC40の発光サイリスタL1がターンオンして点灯発光する。選択信号φVeがφW端子に選択信号φVgがφE端子に送信される発光チップC15の発光サイリスタL1はオン状態で点灯発光を維持する。11時刻k時刻kにおいて、選択信号φVdおよびφVjが、H0VからL-3.3Vに移行する。しかし、選択信号φVdがφW端子に選択信号φVjがφE端子に送信される発光チップC40の発光サイリスタL1はオン状態で点灯発光を維持する。12時刻l選択信号φVfおよびφVjが、L-3.3VからH0Vに移行する。すると、詳細な説明を省略するが、図5に示したように、選択信号φVfがφW端子に選択信号φVjがφE端子に送信される発光チップC36の発光サイリスタL1がターンオンして点灯発光する。13時刻m時刻mにおいて、選択信号φVfおよびφVjが、H0VからL-3.3Vに移行する。しかし、選択信号φVfがφW端子に選択信号φVjがφE端子に送信される発光チップC36の発光サイリスタL1はオン状態で点灯発光を維持する。14時刻n時刻nにおいて、選択信号φVeおよびφVhが、L-3.3VからH0Vに移行する。すると、詳細な説明を省略するが、図5に示したように、選択信号φVeがφW端子に選択信号φVhがφE端子に送信される発光チップC25の発光サイリスタL1はターンオンして、点灯発光する。15時刻o時刻oにおいて、選択信号φVeおよびφVhが、H0VからL-3.3Vに移行する。しかし、選択信号φVeがφW端子に選択信号φVhがφE端子に送信される発光チップC25の発光サイリスタL1はオン状態で、点灯発光を維持する。<発光装置65>時刻oの直後において、発光チップC1、C2、C15、C16、C25、C26、C36、C40のそれぞれの発光サイリスタL1がオン状態で点灯発光している。16時刻p時刻pにおいて、点灯信号φIがH0VからL-3.3Vに移行するとともに、第2転送信号φ2がH0VからL-3.3Vに移行する。<発光チップC1、C2、C15、C16、C25、C26、C36、C40>点灯信号φIがH0VからL-3.3Vに移行すると、点灯発光していた発光サイリスタL1のカソード端子の電位がアノード端子の電位であるH0Vになるので、発光チップC1、C2、C15、C16、C25、C26、C36、C40の各発光サイリスタL1はオン状態を維持できず、一斉にターンオフして、消灯する。よって、発光チップC1の発光サイリスタL1の点灯期間は、時刻dから時刻pまでとなる。発光チップC2の発光サイリスタL1の点灯期間は、時刻fから時刻pまでとなる。このように、点灯期間は発光チップCによって異なることになる。<発光装置65>一方、第2転送信号φ2がH0VからL-3.3Vに移行すると、発光チップC発光チップC1~C40のしきい電圧が-3Vであった各転送サイリスタT2がターンオンする。すると、ゲート端子Gt2の電位がH0Vに、ゲート端子Gt3の電位が-1.5Vに、ゲート端子Gt4の電位が-3Vになる。これにより、表1に示したようにゲート端子Gl2の電位が-2.8V、表2に示したようにゲート端子Gl3の電位が-2.8V、表3に示したようにゲート端子Gl4の電位が-3Vになる。17時刻q時刻qにおいて、第1転送信号φ1がL-3.3VからH0Vに移行する。<発光装置65>発光チップC発光チップC1~C40の各転送サイリスタT1のカソード端子の電位がアノード端子の電位であるH0Vになるので、転送サイリスタT1がターンオフする。すると、ゲート端子Gt1の電位が、L-3.3Vに向かって変化する。そして、結合ダイオードDx1が逆バイアスになって、ゲート端子Gt2の電位がH0Vである影響は、ゲート端子Gt1に及ばなくなる。18時刻r時刻rにおいて、点灯信号φIがH0VからL-3.3Vに移行し、期間T2が開始する。これ以降は、転送サイリスタT1と転送サイリスタT2との違いはあるが、期間T1の繰り返しとなる。期間T2では、発光チップC発光チップC1~C40の各転送サイリスタT2がオン状態にあるので、発光サイリスタL2の点灯または非点灯が制御されることになる。なお、発光チップCのφW端子およびφE端子を同時にH0Vとしなければ、発光サイリスタLを非点灯消灯のまま維持できる。例えば、期間T1において、発光チップC3のφW端子に送信される選択信号φVcおよびφE端子に送信される選択信号φVdは、同時にH0Vにならない。よって、期間T1において、発光チップC3の発光サイリスタL1はターンオンせず、非点灯消灯である。発光チップC35のφW端子に送信される選択信号φVeおよびφE端子に送信される選択信号φViについても同様であって、発光チップC35の発光サイリスタL1もターンオンせず、非点灯消灯である。なお、図8においては、発光チップC1、C2、C15、C16、C25、C26、C36、C40に対応して選択信号φVφVa~φVjをL-3.3VからH0Vへと変化させたが、他の発光チップCについても、期間T1の点灯信号φIがLである時刻cから時刻pにおいて、Hとなる期間を設定すれば、それぞれの発光サイリスタL1をターンオンして、点灯発光させうる。前述したように、各発光チップC発光チップC1~C40の発光サイリスタLの点灯期間は、φW端子およびφE端子に送信される選択信号φVφVa~φVjがともにH0Vになった時刻点灯開始時刻から、時刻pまでの期間となる。よって、発光サイリスタLの発光強度を勘案して、感光体ドラム12を露光するための点灯期間を設定すればよい。すなわち、発光サイリスタLの発光強度から算出された補正値を、例えば画像出力制御部30もしくは信号発生回路110に設けた不揮発メモリに蓄積し、各発光サイリスタLの補正値に基づいて、点灯開始時刻を設定してもよい。このようにすることで、発光サイリスタL毎に光量を補正光量補正し、発光サイリスタLによる感光体ドラム12の露光量の差を抑制しうる。本実施の形態では、発光チップC発光チップC1~C40を重複することなく指定することができるので、発光サイリスタL毎に点灯開始時刻を算出しうる。なお、選択信号φVがHの期間パルス幅内に、複数の点灯開始時刻が含まれる場合には、複数回の露光において平均化することで、光量を補正してもよい。以上説明したように、本実施の形態では、転送サイリスタTを順にオン状態にすることにより、3入力AND回路AND1のGtXの電位をH0Vに設定するとともに、φWYおよびφEZがともにH0Vになったときに、ゲート端子GlがH0Vになって、発光サイリスタLのしきい電圧が-1.5Vになるように設定している3入力AND回路AND1。そして、各発光チップC発光チップC1~C40の転送サイリスタTを並行して駆動するとともに、点灯信号φIを発光チップC発光チップC1~C40に共通に送信している。選択信号φVφVa~φVjのいずれか2個の組み合わせが各発光チップC発光チップC1~C40に共通に送信されるようにし、組み合わされた2個の選択信号φVφVa~φVjがともにH0Vになった発光チップC発光チップC1~C40の発光サイリスタLがターンオンして、点灯発光するようになっている。本実施の形態では、選択信号φVφVa~φVjのいずれか2個を組み合わせて発光チップC発光チップC1~C40を指定して、回路基板62に設ける配線の数を抑制している。第2の実施の形態第2の実施の形態では、第1の実施の形態と発光チップCの構成が異なっている。図9は、第2の実施の形態における自己走査型発光素子アレイSLEDチップである発光チップCの回路構成を説明するための等価回路図である。ここでも、発光チップC1を例に、発光チップCを説明する。そこで、図9において、発光チップCを発光チップC1Cと表記する。他の発光チップC2~C40の構成は、発光チップC1と同じである。第2の実施の形態における発光チップC1Cでは、図6に示した第1の実施の形態の発光チップC1Cにおけるショットキー型許可ダイオードSDeを設けていない。これに伴い、許可信号線76も設けていない。一方、第2の実施の形態における発光チップC1Cでは、書込信号線74とφW端子との間にショットキー型書込ダイオードSDWを設けている。ショットキー型書込ダイオードSDWは、カソード端子がφW端子に、アノード端子が書込信号線74に接続されている。また、書込信号線74とφE端子との間にショットキー型許可ダイオードSDEを設けている。ショットキー型許可ダイオードSDEは、カソード端子がφE端子に、アノード端子が書込信号線74に接続されている。他は、第1の実施の形態における発光チップC1Cと同様である。よって、第1の実施の形態と同様のものについては、同じ符号を付して詳細な説明を省略する。本実施の形態では、第1の実施の形態での発光チップCにおけるショットキー型許可ダイオードSDeおよび許可信号線76を設けていないので、発光チップCの大きさを小さくしうる。さて、本実施の形態では、第2の電気的手段の一例としての接続抵抗Raと、第3の電気的手段の一例としてのショットキー型書込ダイオードSDwと、ショットキー型書込ダイオードSDWと、ショットキー型許可ダイオードSDEとで3入力AND回路AND2を構成する。3入力AND回路AND2を、図9において一点鎖線で囲んで示す接続抵抗Ra1、ショットキー型書込ダイオードSDw1、ショットキー型書込ダイオードSDW、ショットキー型許可ダイオードSDEで説明する。3入力AND回路AND2は、接続抵抗Ra1の一方の端子Oに、ショットキー型書込ダイオードSDw1のアノード端子が接続されている。そして、接続抵抗Ra1の他方の端子Xが転送サイリスタT1のゲート端子Gt1に接続されている。ショットキー型書込ダイオードSDw1のカソード端子がショットキー型書込ダイオードSDWのアノード端子およびショットキー型許可ダイオードSDEのアノード端子に接続されている。ショットキー型書込ダイオードSDWのカソード端子YがφW端子に接続され、ショットキー型許可ダイオードSDEのカソード端子ZがφE端子に接続されている。そして、端子X、端子Y、端子Zが入力端子となり、端子Oが出力端子となっている。後述するように、端子X、端子Y、端子Zのすべての電位信号がH0Vになったとき、端子Oの電位信号がH0Vになる。よって、3入力AND回路AND2は、3入力のANDとして働く。表4は、接続抵抗Ra1の他方の端子Xの電位GtXと表記する。がH0Vであるとき、φW端子3入力AND回路AND2の端子Yの電位φWYと表記する。およびφE端子3入力AND回路AND2のZ端子の電位φEZと表記する。と、端子Oの電位GlOと表記する。との関係を説明する表である。φWYおよびφEZがともにH0Vであると、GlOがH0Vになる。しかし、φWYまたはφEZのいずれか一方または両方がL-3.3Vであると、ショットキー型書込ダイオードSDWまたはショットキー型許可ダイオードSDEのいずれか一方または両方と、ショットキー型書込ダイオードSDw1とが順バイアスになり、GlOはL-3.3Vからショットキー接合の順方向電位Vs-0.5Vを2個分-1V引いた-2.3Vになる。表5は、接続抵抗Ra1の他方の端子Xの電位GtXが-1.5Vであるとき、φWYおよびφEZとGlOとの関係を説明する表である。GtXが-1.5Vであるので、φWYおよびφEZがともにH0Vであると、ショットキー型書込ダイオードSDW、ショットキー型許可ダイオードSDE、ショットキー型書込ダイオードSDw1はすべて逆バイアスである。このため、φWYおよびφEZがともにH0Vである影響はGlOに及ばず、GlOはGtXの-1.5Vになる。そして、φWYまたはφEZのいずれか一方または両方がL-3.3Vであると、ショットキー型書込ダイオードSDWとショットキー型許可ダイオードSDEとのいずれか一方または両方およびショットキー型書込ダイオードSDw1が順バイアスになるので、GlOはGtXからショットキー接合の順方向電位Vs-0.5Vの2個分-1Vを引いた-2.3Vになる。表6は、接続抵抗Ra1の他方の端子Xの電位GtXが-3Vであるとき、φWYおよびφEZとGlOとの関係を説明する表である。すなわち、GtXが-3Vであるので、φWYおよびφEZがともにH0Vであると、ショットキー型書込ダイオードSDW、ショットキー型許可ダイオードSDE、ショットキー型書込ダイオードSDw1はすべて逆バイアスになる。このため、φWYおよびφEZがともにH0Vである影響は、GlOに及ばず、GlOの電位は、GtXの電位である-3Vになる。そして、φWYまたはφEZのいずれか一方または両方がL-3.3Vになっても、GtXとの電位の差が、ショットキー接合の順方向電位Vs-0.5Vの2個分-1Vより絶対値において大きくならないので、ショットキー型書込ダイオードSDW、ショットキー型許可ダイオードSDE、ショットキー型書込ダイオードSDw1はいずれも順バイアスにならず、GlOの電位は、GtXの電位である-3Vになる。すなわち、3入力AND回路AND2の端子Xの電位GtXがL-3.3Vからショットキー接合の順方向電位Vs-0.5Vの2倍-1Vを引いた値である-2.3Vより低い場合、GlOの電位はGtXの電位となる。そして、φWYまたはφEZの電位の変化に無関係である。ここでは、3入力AND回路AND2を、接続抵抗Ra1、ショットキー型書込ダイオードSDW、ショットキー型許可ダイオードSDE、ショットキー型書込ダイオードSDw1で説明したが、他のゲート端子Glを端子Oとする3入力AND回路AND2についても同様である。なお、ゲート端子Gl2を端子Oとする3入力AND回路AND2は、接続抵抗Ra2とショットキー型書込ダイオードSDw2とショットキー型書込ダイオードSDWとショットキー型許可ダイオードSDEとで構成される。表5および表6において、φWYまたはφEZのいずれか一方または両方がL-3.3Vのとき、ゲート端子Glの電位が-2.3Vになる。この値は、第1の実施の形態における表1および表2に示した-2.8Vと異なっている。しかし、ゲート端子Glの電位が-2.3Vの発光サイリスタLのしきい電圧は-3.8Vである。よって、点灯信号φIがL-3.3Vであっても、発光サイリスタLはターンオンせず、点灯発光しない。すなわち、本実施の形態の発光装置65は、第1の実施の形態での発光装置65と同様に駆動しうる。本実施の形態においても、選択信号φVφVa~φVjのいずれか2個を組み合わせて発光チップC発光チップC1~C40を指定して、回路基板62に設ける配線の数を抑制している。第3の実施の形態第3の実施の形態では、第1の実施の形態と発光チップCの構成が異なっている。図10は、第3の実施の形態における自己走査型発光素子アレイSLEDチップである発光チップCの回路構成を説明するための等価回路図である。ここでも、発光チップC1を例に、発光チップCを説明する。そこで、図10において、発光チップCを発光チップC1Cと表記する。他の発光チップC2~C40の構成は、発光チップC1と同じである。第3の実施の形態における発光チップC1Cでは、図6に示した第1の実施の形態における発光チップC1Cで用いた電源線抵抗Rgxおよび電源線71を設けていない。他は、第1の実施の形態における発光チップC1Cと同様である。よって、第1の実施の形態と同様のものについては、同じ符号を付して詳細な説明を省略する。本実施の形態では、第1の実施の形態での発光チップCで用いた電源線抵抗Rgxおよび電源線71を設けていないので、発光チップCの大きさを小さくしうる。第1の実施の形態では、ゲート端子Gtは電源線抵抗Rgxを介してL-3.3Vの電位が供給される電源線71に接続されていた。これにより、オン状態の転送サイリスタTのゲート端子Gtと、順バイアスの結合ダイオードDxで接続され、オン状態の転送サイリスタTのゲート端子Gtの影響を受けたゲート端子Gt転送サイリスタT1がオン状態のとき、ゲート端子Gt2、Gt3とを除いて、ゲート端子Gtの電位はL-3.3Vに設定されていた。本実施の形態では、オン状態の転送サイリスタTのゲート端子Gtと、順バイアスの結合ダイオードDxで接続され、オン状態の転送サイリスタTのゲート端子Gtの影響を受けたゲート端子Gtとを除くゲート端子Gtの電位は、φW端子およびφE端子がL-3.3Vに設定されると、ショットキー型書込ダイオードSDwおよびショットキー型許可ダイオードSDeが順バイアスになり、-2.8Vになる。ゲート端子Gtの電位が-2.8Vである転送サイリスタTのしきい電圧は-4.3Vであるので、第1転送信号φ1または第2転送信号φ2がL-3.3Vになっても、ターンオンしない。すなわち、本実施の形態の発光チップC1Cは、第1の実施の形態での発光チップC1Cと同様に駆動しうる。よって、本実施の形態においても、選択信号φVφVa~φVjのいずれか2つを組み合わせて発光チップC発光チップC1~C40を指定して、回路基板62に設ける配線の数を抑制している。第4の実施の形態第4の実施の形態では、第1の実施の形態と発光チップCの構成が異なっている。図11は、第4の実施の形態における自己走査型発光素子アレイSLEDチップである発光チップCの回路構成を説明するための等価回路図である。ここでも、発光チップC1を例に、発光チップCを説明する。そこで、図11において、発光チップCを発光チップC1Cと表記する。他の発光チップC2~C40の構成は、発光チップC1と同じである。第4の実施の形態における発光チップC1Cでは、図6に示した第1の実施の形態の発光チップC1Cにおけるショットキー型書込ダイオードSDw1、SDw2、SDw3、...をそれぞれ第3の電気的手段の一例としての書込抵抗Rw1、Rw2、Rw3、...に置き換え、ショットキー型許可ダイオードSDe1、SDe2、SDe3、...をそれぞれ第3の電気的手段の一例としての許可抵抗Re1、Re2、Re3、...に置き換えている。なお、書込抵抗Rw1、Rw2、Rw3、...をそれぞれ区別しないときは書込抵抗Rwと呼び、許可抵抗Re1、Re2、Re3、...をそれぞれ区別しないときは許可抵抗Reと呼ぶ。他の構成は、第1の実施の形態における発光チップC1Cと同様である。よって、第1の実施の形態と同様のものについては、同じ符号を付して詳細な説明を省略する。本実施の形態では、第1の実施の形態での発光チップC1Cで用いたショットキー型書込ダイオードSDwおよびショットキー型許可ダイオードSDeを設けていないので、ショットキー電極図7における151、152等を形成する工程を省略しうる。さて、本実施の形態では、接続抵抗Raと書込抵抗Rwと許可抵抗Reとで3入力AND回路AND3を構成する。3入力AND回路AND3を、図11において一点鎖線で囲んで示す接続抵抗Ra1、書込抵抗Rw1、許可抵抗Re1で説明する。3入力AND回路AND3は、接続抵抗Ra1の一方の端子Oに、書込抵抗Rw1の一方の端子無符号と許可抵抗Re1の一方の端子無符号とが接続されている。そして、接続抵抗Ra1の他方の端子Xが転送サイリスタT1のゲート端子Gt1に接続されている。書込抵抗Rw1の他方の端子Yが書込信号線74に、許可抵抗Re1の他方の端子Zが許可信号線76に接続されている。そして、端子X、端子Y、端子Zが入力端子となり、端子Oが出力端子となっている。後述するように、端子X、端子Y、端子Zのすべての電位信号がH0Vになったとき、端子Oの電位信号がH0Vになる。よって、3入力AND回路AND3は、3入力のANDとして働く。表7は、接続抵抗Ra1の他方の端子Xの電位GtXと表記する。がH0Vであるとき、φW端子3入力AND回路AND3の端子Yの電位φWYと表記する。およびφE端子3入力AND回路AND3のZ端子の電位φEZと表記する。と、端子Oの電位GlOと表記する。との関係を説明する表である。ここでは、接続抵抗Raの抵抗値をRa、書込抵抗Rwの抵抗値をRw、許可抵抗Reの抵抗値をReとし、Ra=2×Rw=2×Reの場合を示している。φWYおよびφEZがともに、H0Vであると、GlOがH0Vになる。しかし、φWYまたはφEZのいずれか一方がL-3.3Vであると、-3.3Vが接続抵抗Ra、書込抵抗Rw、許可抵抗Reによって分圧されることになり、GlOが-1.98Vになる。さらに、φWYおよびφEZがともにL-3.3Vであると、GlOが-2.64Vになる。ここでは、第1の実施の形態で示した表2および表3に対応する表を示さないが、上記と同様に求めることができる。表7において、φWYまたはφEZのいずれか一方がL-3.3VのときのGlOは-1.98Vであって、第1の実施の形態における表1に示した-2.8Vと異なっている。しかし、ゲート端子Glの電位が-1.98Vの発光サイリスタLのしきい電圧は-3.48Vである。よって、点灯信号φIがL-3.3Vであっても、発光サイリスタLはターンオンせず、点灯発光しない。すなわち、本実施の形態の発光装置65は、第1の実施の形態での発光装置65と同様に駆動しうる。なお、Ra/RwおよびRa/Reを大きくすると、φWYまたはφEZのいずれか一方がL-3.3VのときのGlOを低くできる。しかし、Raが大きくなると、発光サイリスタLのゲート端子Glの電荷の放電に時間がかかるようになる。一方、ReおよびRwは、転送サイリスタTのゲート端子Gtの電流供給能力によって制限されるため、むやみに小さくできない。よって、Ra/RwおよびRa/Reは、1以上且つ5以下とするのが好ましい。本実施の形態においても、選択信号φVφVa~φVjのいずれか2個を組み合わせて発光チップC発光チップC1~C40を指定して、回路基板62に設ける配線の数を抑制している。第5の実施の形態第5の実施の形態では、第1の実施の形態と発光装置65の信号発生回路110の構成および回路基板62上の配線構成が異なっている。図12は第5の実施の形態における発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示した図である。なお、発光チップCの構成は第1の実施の形態と同じである図4a参照。図12では、発光チップC1~C10の部分を示している。以下では、本実施の形態について、第1の実施の形態と異なる部分を中心に説明し、第1の実施の形態と同様のものについては同じ符号を付して詳細な説明を省略する。本実施の形態では、信号発生回路110は、各種の制御信号に基づき、発光チップC発光チップC1~C40に対して、点灯信号φIoとφIeとを送信する点灯信号供給手段の一例としての点灯信号発生部140を備えている。そして、回路基板62には、信号発生回路110の点灯信号発生部140から、奇数番号の発光チップC1、C3、C5、...のφI端子にそれぞれ電流制限抵抗RIを介して接続され、点灯信号φIoを送信するための点灯信号ライン204oが設けられている。点灯信号φIoは、奇数番号の発光チップC1、C3、C5、...に共通並列に送信される。同様に、回路基板62には、信号発生回路110の点灯信号発生部140から、偶数番号の発光チップC2、C4、C6、...のφI端子にそれぞれ電流制限抵抗RIを介して接続され、点灯信号φIeを送信するための点灯信号ライン204eが設けられている。点灯信号φIeは、偶数番号の発光チップC2、C4、C6、...に共通並列に送信される。よって、本実施の形態では、回路基板62に設けられる配線の数は16本で、第1の実施の形態の15本より1本多い。しかし、本実施の形態における配線の数の16本は、本実施の形態を適用しない場合の44本に比べると少ない。本実施の形態では点灯信号ライン204eおよび204oを設けているので、第1の実施の形態の点灯信号ライン204に比べ、点灯信号ライン204eおよび204oのそれぞれに流れる電流を小さくしうる。本実施の形態における各発光チップC発光チップC1~C40に送信される選択信号φVa~φVjの組み合わせは、第1の実施の形態と同じである図5参照。さらに、本実施の形態における発光チップCの回路構成は、第1の実施の形態の発光チップCの回路構成と同じである図6、図7参照。図13は、第5の実施の形態における発光チップCの動作を説明するためのタイミングチャートである。図13では、発光装置65の発光チップC発光チップC1~C40において、発光チップC1、C2、C3、C15、C16、C25、C26を取り出して説明する。他の発光チップCも同様である。そして、図13では、各発光チップCにおける発光サイリスタL1およびL2の点灯または非点灯を制御する部分を中心としたタイミングチャートを示している。図13において、時刻aから時刻vへとアルファベット順に時刻が経過するとする。時刻aから時刻vは、図8の時刻aから時刻vと同じである。そして、図13では、時刻mと時刻nとの間に時刻αを、時刻oと時刻pの間に時刻βを、時刻sと時刻tとの間に時刻γと時刻δ時刻γは時間軸上で時刻δより前を新たに設けている。そして、本実施の形態においても、第1の実施の形態と同じく、各発光チップCの発光サイリスタL1は、時刻cから時刻rの期間T1において点灯制御される。各発光チップCの発光サイリスタL2は、時刻rから時刻vの期間T2において点灯制御される。各発光チップC1の発光サイリスタL3は、時刻vからの期間T3において点灯制御が行われる。以下、同様にして番号が4以上の発光サイリスタLが順に点灯制御される。以下では、本実施の形態について、第1の実施の形態と異なる部分を中心に説明する。点灯信号φIeの信号波形は、第1の実施の形態における点灯信号φIと同じである図8参照。一方、点灯信号φIoの信号波形は、点灯信号φIeの信号波形を、時間軸上で、期間Tの1/2の時間後ろにずらしている。奇数番号の発光チップC1、C3、C15、C25の発光サイリスタL1を点灯発光させるためには、発光チップC1、C3、C15、C25のそれぞれを指定する選択信号φVφVa~φVjのH0Vの期間を、点灯信号φIeがL-3.3Vである時刻cから時刻pまでの期間に設定することになる。これは、第1の実施の形態と同じである。一方、偶数番号の発光チップC2、C16、C26の発光サイリスタL1を点灯発光させるためには、発光チップC2、C16、C26のそれぞれを指定する選択信号φVφVa~φVjがL-3.3VからH0Vに移行するタイミング点灯開始時刻を、点灯信号φIoがL-3.3Vである時刻αから時刻pまでの期間に設定することになる。すなわち、点灯開始時刻は、時刻pから時刻δまでの期間に設定できない。もし、時刻pから時刻qまでの期間に、点灯開始時刻を設定すると、転送サイリスタT1およびT2がオン状態にあるため、発光サイリスタL1とL2とが点灯発光してしまう。また、時刻qから時刻δまでの期間例えば時刻γに、点灯開始時刻を設定すると、転送サイリスタT2がオン状態にあるため、発光サイリスタL2が点灯してしまうからである。期間T1において、奇数番号の発光チップC1、C3、C15、C25について具体的に説明する。図13に示すように、発光チップC1の発光サイリスタL1は時刻dにおいてターンオンして点灯発光する。発光チップC15の発光サイリスタL1は時刻iにおいてターンオンして点灯発光する。発光チップC25の発光サイリスタL1は時刻nにおいてターンオンして点灯発光する。発光チップC3を指定する選択信号φVcおよびφVdは、期間T1の時刻cから時刻pまでの期間において、ともにH0Vになる期間を有しないので、発光チップC3の発光サイリスタL1は非点灯のままである。そして、発光チップC1、C15、C25のそれぞれの発光サイリスタL1の点灯期間は、時刻pにおいて、点灯信号φIoがL-3.3VからH0Vに移行することで終了する。次に、期間T1において、偶数番号の発光チップC2、C16、C26について具体的に説明する。図13に示すように、発光チップC2の発光サイリスタL1は時刻oにおいてターンオンして点灯発光する。発光チップC16の発光サイリスタL1は時刻nにおいてターンオンして点灯発光する。発光チップC26の発光サイリスタL1は時刻βにおいてターンオンして点灯発光する。そして、発光チップC2、C16、C26の発光サイリスタL1の点灯期間は、時刻δで、点灯信号φIeがL-3.3VからH0Vに移行することで終了する。期間T2以降においても同様である。以上説明したように、本実施の形態においても、選択信号φVφVa~φVjのいずれか2つを組み合わせて発光チップC発光チップC1~C40を指定して、回路基板62に設ける配線の数を抑制している。なお、本実施の形態では、点灯信号φIoは点灯信号φIeを、期間Tの1/2の時間、時間軸上で後ろにずらしているが、ずらす時間は、期間Tの1/2に限定されず、期間T以下の予め定められた時間とすればよい。第6の実施の形態第6の実施の形態では、第5の実施の形態と発光装置65の信号発生回路110の構成および回路基板62上の配線構成が異なっている。第5の実施の形態では、図13において説明したように、偶数番号の発光チップC2、C16、C26の発光サイリスタL1の点灯開始時刻は、点灯信号φIoがL-3.3Vである時刻αから時刻pまでの期間に設定することになり、時刻pから時刻δまでの期間には設定できなかった。すなわち、奇数番号の発光チップC1、C3、C5、...に比べ、偶数番号の発光チップC2、C4、C6、...に設定可能な点灯期間が長くなっていた。本実施の形態では、奇数番号の発光チップC1、C3、C5、...に送信する第1転送信号φ1a、第2転送信号φ2aと、偶数番号の発光チップC2、C4、C6、...に送信する第1転送信号φ1b、第2転送信号φ2bとを分けることで、奇数番号の発光チップC1、C3、C5、...と偶数番号の発光チップC2、C4、C6、...とで、設定可能な点灯期間を同じとした。図14は第6の実施の形態における発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示した図である。なお、発光チップCの構成は第1の実施の形態と同じである図4a参照。図14では、発光チップC1~C10の部分を示している。以下では、本実施の形態について、第5の実施の形態と異なる部分を中心に説明し、第5の実施の形態と同様のものについては同じ符号を付して詳細な説明を省略する。信号発生回路110は、各種の制御信号に基づき、奇数番号の発光チップC1、C3、C5、...に対して、第1転送信号φ1eと第2転送信号φ2eとを送信する転送信号発生部120aと、偶数番号の発光チップC2、C4、C6、...に対して、第1転送信号φ1oと第2転送信号φ2oとを送信する転送信号発生部120bとを備えている。なお、図14では、転送信号発生部120aと転送信号発生部120bとを分けて示したが、これらをまとめて転送信号供給手段の一例としての転送信号発生部120と呼ぶ。回路基板62には、信号発生回路110の転送信号発生部120aから、奇数番号の発光チップC1、C3、C5、...のφ1端子に、第1転送信号φ1eを送信するための第1転送信号ライン201e、および奇数番号の発光チップC1、C3、C5、...のφ2端子に、第2転送信号φ2eを送信するための第2転送信号ライン202eが設けられている。第1転送信号φ1eおよび第2転送信号φ2eは、奇数番号の発光チップC1、C3、C5、...に共通並列に送信される。同様に、信号発生回路110の転送信号発生部120bから、偶数番号の発光チップC2、C4、C6、...のφ1端子に、第1転送信号φ1oを送信するための第1転送信号ライン201o、および偶数番号の発光チップC2、C4、C6、...のφ2端子に、第2転送信号φ2oを送信するための第2転送信号ライン202oが設けられている。第1転送信号φ1oおよび第2転送信号φ2oは、偶数番号の発光チップC2、C4、C6、...に共通並列に送信される。よって、本実施の形態では、回路基板62に設けられる配線の数は18本で、第1の実施の形態の15本より3本多く、第5の実施の形態の16本より2本多い。しかし、本実施の形態における配線の数の18本は、本実施の形態を適用しない場合の44本に比べると少ない。本実施の形態における各発光チップC発光チップC1~C40に対して、送信される選択信号φVa~φVjの組み合わせは、第1の実施の形態と同じである図5参照。さらに、本実施の形態における発光チップCの回路構成は、第1の実施の形態の発光チップCの回路構成と同じである図6、図7参照。図15は、第6の実施の形態における発光チップCの動作を説明するためのタイミングチャートである。図15では、発光装置65の発光チップC発光チップC1~C40において、発光チップC1、C2、C3、C15、C16、C25、C26を取り出して説明する。他の発光チップCも同様である。そして、図15では、各発光チップCにおける発光サイリスタL1およびL2の点灯または非点灯を制御する部分を中心としたタイミングチャートを示している。図15において、時刻aから時刻vへとアルファベット順に時刻が経過するとする。時刻aから時刻vは、図8および図13の時刻aから時刻vと同じである。そして、図15では、時刻mと時刻nとの間に時刻αを、時刻oと時刻pの間に時刻βを、時刻sと時刻tとの間に時刻γと時刻δ時刻γは時間軸上で時刻δより前を第5の実施の形態と同様に設けている図13参照。以下では、本実施の形態について、第5の実施の形態と異なる部分を中心に説明する。奇数番号の発光チップC1、C3、C5、...に送信される第1転送信号φ1eおよび第2転送信号φ2eの信号波形は、第5の実施の形態の第1転送信号φ1および第2転送信号φ2の信号波形と同じである。これに対し、偶数番号の発光チップC2、C4、C6、...に送信される第1転送信号φ1oおよび第2転送信号φ2oの信号波形は、第1転送信号φ1eおよび第2転送信号φ2eの信号波形を、時間軸上で、期間Tの1/2の時間後ろにずらしている。また、第5の実施の形態と同様に、奇数番号の発光チップC1、C3、C5、...に送信される点灯信号φIeの信号波形は第1の実施の形態の点灯信号φIと同じである図8参照が、偶数番号の発光チップC2、C4、C6、...に送信される点灯信号φIoの信号波形は、点灯信号φIeの信号波形を、時間軸上で、期間Tの1/2の時間後ろにずらしている。すなわち、本実施の形態では、奇数番号の発光チップC1、C3、C5、...に送信される第1転送信号φ1e、第2転送信号φ2e、点灯信号φIeと、偶数番号の発光チップC2、C4、C6、...に送信される第1転送信号φ1o、第2転送信号φ2o、点灯信号φIoとは、それぞれの信号の時間軸上での相互の関係位相関係を維持して、時間軸上でずれて設けられている。このことにより、奇数番号の発光チップC1、C3、C5、...のそれぞれの発光サイリスタL1の点灯開始時刻は、奇数番号の発光チップC1、C3、C5、...のそれぞれの転送サイリスタT1がオン状態であって、且つ点灯信号φIeがL-3.3Vである時刻cから時刻pまでの期間に設定でき、偶数番号の発光チップC2、C4、C6、...のそれぞれの発光サイリスタL1の点灯開始時刻は、偶数番号の発光チップC2、C4、C6、...のそれぞれの転送サイリスタT1がオン状態であって、且つ点灯信号φIoがL-3.3Vである時刻αから時刻δまでの期間に設定できる。よって、第5の実施の形態における発光チップC2の発光サイリスタL1の点灯開始時刻である時刻o図13参照を、本実施の形態では、矢印で示すように時刻γに設定しうる。以上説明したように、本実施の形態においても、本実施の形態では、選択信号φVφVa~φVjのいずれか2個を組み合わせて発光チップC発光チップC1~C40を指定して、回路基板62に設ける配線の数を抑制している。なお、本実施の形態では、点灯信号φIoは点灯信号φIeを、時間軸上で、期間Tの1/2の時間、後ろにずらしているが、ずらす時間は、期間Tの1/2に限定されず、期間T以下の予め定められた時間とすればよい。第7の実施の形態第7の実施の形態では、第1の実施の形態と発光チップCおよび発光装置65の信号発生回路110の構成および回路基板62上の配線構成が異なっている。図16は、第7の実施の形態における発光チップCの構成、発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示した図である。図16aは発光チップCの構成を示し、図16bは発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。なお、図16bでは、発光チップC1~C10の部分を示している。以下では、本実施の形態について、第1の実施の形態と異なる部分を中心に説明し、第1の実施の形態と同様のものについては同じ符号を付して詳細な説明を省略する。はじめに、図16aに示す発光チップCの構成を説明する。発光チップCは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子Vga端子、φ2端子、φW1端子、φW2端子、φE端子、φ1端子、φI1端子、φI2端子を備えている。第1の実施の形態の発光チップCのφW端子が、φW1端子およびφW2端子になっている。また、φI端子がφI1端子およびφI2端子になっている。これらの入力端子は、基板80の一端部からVga端子、φ2端子、φW1端子、φW2端子の順に設けられ、基板80の他端部からφI2端子、φI1端子、φ1端子、φE端子の順に設けられている。そして、発光素子列102は、φW2端子とφE端子との間に設けられている。次に、図16bにより、発光装置65の信号発生回路110の構成および回路基板62上の配線構成を説明する。発光装置65の回路基板62には、信号発生回路110および発光チップC発光チップC1~C20が搭載され、信号発生回路110と発光チップC1~C40とを相互に接続する配線が設けられている。なお、第1の実施の形態では、発光チップC発光チップC1~C40は40個であったが、本実施の形態では、発光チップC発光チップC1~C20は20個とする。本実施の形態では、信号発生回路110は、各種の制御信号に基づき、発光チップC発光チップC1~C20に対して、点灯信号φIを送信する点灯信号供給手段の一例としての点灯信号発生部140を備えている。そして、回路基板62には、信号発生回路110の点灯信号発生部140から、各発光チップC発光チップC1~C20のφI1端子とφI2端子にそれぞれ電流制限抵抗RIを介して接続され、点灯信号φIを送信するための点灯信号ライン204が設けられている。点灯信号φIは、各発光チップC発光チップC1~C20のφI1端子およびφI2端子に共通並列に送信される。第1の実施の形態では、選択信号φVφVa~φVjから2個を取った組み合わせによる2個の選択信号φVが指定信号として各発光チップC発光チップC1~C20のφW端子、φE端子に対して送信されていた。本実施の形態では、選択信号φVφVa~φVjから3個を取った組み合わせによる3個の選択信号φVが指定信号として各発光チップC発光チップC1~C20の制御端子の一例としてのφW1端子、φW2端子、φE端子に対して送信される。図17は、各発光チップC発光チップC1~C20に送信される選択信号φVφVa~φVjの組み合わせを説明する図である。各発光チップCに対して、Eと表記された選択信号φVφVa~φVjがφE端子に送信され、W1と表記された選択信号φVφVa~φVjがφW1端子に送信され、W2と表記された選択信号φVφVa~φVjがφW2端子に送信される。例えば、発光チップC1のφE端子には選択信号φVaが、φW1端子には選択信号φVcが、φW2端子には選択信号φVdが送信される。発光チップC2のφE端子には選択信号φVaが、φW1端子には選択信号φVeが、φW2端子には選択信号φVfが送信される。他の発光チップC3~C20についても同様である。図16bにおいて、選択信号ライン230~239は、図17の選択信号φVφVa~φVjの組み合わせに基づいて、選択信号発生部160と、各発光チップC発光チップC1~C20のφE端子、φW1端子、φW2端子とを接続している。ここで、送信される選択信号φVφVa~φVjの組み合わせについて説明する。送信される選択信号φVφVa~φVjの組み合わせは、各発光チップCを区別して個別に選択指定できるように、互いに重複しないように選ばれる。まず、偶数2nnは整数個の選択信号線φVφV1~φV2nがある場合を説明する。1番目の選択信号線φV1をφE端子に接続し、2番目の選択信号線φV2を非接続として、n-1個をφW1端子に、残りのn-1個をφW2端子に振り分けて接続すると、n-1個の発光チップCが指定できる。次に、1番目の選択信号線φV1を非接続とし、2番目の選択信号線φV2をφEに接続し、n-1個をφW1端子に、残りのn-1個をφW2端子に振り分けて接続すると、n-1個の発光チップCが指定できる。さらに、1、2、4番目の選択信号線φV1、φV2、φV4を非接続とし、3番目のφV3をφE端子に接続し、n-2個をφW1端子に、残りのn-2個をφW2端子に振り分けて接続すると、n-2個の発光チップCが指定できる。さらにまた、1、2、3番目の選択信号線φV1、φV2、φV3を非接続とし、4番目のφV4をφE端子に接続し、n-2個をφW1端子に、残りのn-2個をφW2端子に振り分けて接続すると、n-2個の発光チップCが指定できる。以下同様にすると、n-1から1までの等差数列の和が2組できる。よって、区別して指定できる発光チップCの数Nは、となる。例えば、10n=5個の選択信号線φVφV1~φV10では、20個の発光チップCを区別して指定しうる。また、40個の発光チップCを区別して指定するには、14n=7個の選択信号線φVφV1~φV14を用いればよい。次に、奇数2n1個の選択信号線φVφV1~φV2n1がある場合を説明する。1番目の選択信号線φV1をφE端子に接続し、n個をφW1端子に、残りのn個をφW2端子に振り分けて接続すると、n個の発光チップCを区別して指定できる。これ以降は、1番目の選択信号線φV1を非接続とするので、上述した偶数2n個の場合と同じとなる。よって、区別して指定できる発光チップCの数Nは、となる。例えば、11n=5個の選択信号線φVφV1~φV11では、25個の発光チップCを区別して指定しうる。以上説明したように、本実施の形態における発光チップCはφE端子、φW1端子、φW2端子を備えていて、3個の選択信号線φVの組み合わせにより指定される。なお、選択信号線φVの数は、上述したように、発光チップCの数に応じて設定すればよい。なお、選択信号線φVの数を、発光チップCの選択に必要な数を超えて設けてもよい。この場合、発光チップCに対応しない組み合わせが生じることになる。本実施の形態では、発光チップCの数を40個とした場合、回路基板62に設けられる配線の数は、図16bを参照することで分かるように、電源ライン200a、200b、第1転送信号ライン201、第2転送信号ライン202、点灯信号ライン204a、204bに加え、14個の選択信号φVに対応する14本の選択信号ラインで、20本となる。前述した本実施の形態を適用しない場合の44本に比べると少ない。図18は、第7の実施の形態における自己走査型発光素子アレイSLEDチップである発光チップCの回路構成を説明するための等価回路図である。ここでは、発光チップC1を例に、発光チップCを説明する。そこで、図18において、発光チップCを発光チップC1Cと表記する。他の発光チップC2~C20の構成は、発光チップC1と同じである。第1の実施の形態と同様のものについては、同じ符号を付して詳細な説明を省略する。なお、入力端子Vga端子、φ2端子、φW1端子、φW2端子、φE端子、φ1端子、φI1端子、φI2端子は、図16aに示した位置とは異なっているが、説明の便宜上、図中左端に示した。第1の実施の形態における発光チップC1Cでは、図6に示したように、1個の転送サイリスタTに対して、1個の発光サイリスタLが設けられていた。本実施の形態では、図18に示すように、1個の転送サイリスタTに対して、2個の発光サイリスタLが設けられている。そして、本実施の形態では、発光チップC当たり、2個までの発光サイリスタLを並行して点灯発光させうる。すなわち、本実施の形態の発光チップC1Cでは、図6に示した第1の実施の形態の発光チップC1Cにおいて、偶数番号の転送サイリスタT2、T4、T6、...、奇数番号の結合ダイオードDx1、Dx3、Dx5、...、偶数番号の電源線抵抗Rgx2、Rgx4、Rgx6、...を省略した構成になっている。そして、奇数番号の転送サイリスタT1、T3、T5、T7、...のうち、番号を1から始めて1個置きの転送サイリスタT1、T5、...のカソード端子が第1転送信号線72に接続され、番号を3から始めて1個置きの転送サイリスタT3、T7、...のカソード端子が第2転送信号線73に接続されている。また、本実施の形態における発光チップC1Cでは、図6に示した第1の実施の形態における書込信号線74が、書込信号線74aと74bとに分けられている。そして、奇数番号のショットキー型書込ダイオードSDw1、SDw3、SDw5、...のカソード端子が書込信号線74aに接続され、偶数番号のショットキー型書込ダイオードSDw2、SDw4、SDw6、...のカソード端子が書込信号線74bに接続されている。そして、書込信号線74aは、選択信号φV発光チップC1ではφVcが送信されるφW1端子に接続されている。書込信号線74bは、選択信号φV発光チップC1ではφVdが送信されるφW2端子に接続されている。さらに、本実施の形態における発光チップC1Cでは、図6に示した第1の実施の形態における点灯信号線75が、点灯信号線75aと75bとに分けられている。そして、奇数番号の発光サイリスタL1、L3、L5、...のカソード端子が点灯信号線75aに接続され、偶数番号の発光サイリスタL2、L4、L6、...のカソード端子が点灯信号線75bに接続されている。そして、点灯信号線75aはφI1端子に接続され、点灯信号線75bはφI2端子に接続されている。そして、本実施の形態では、図16bに示したように、点灯信号φIがそれぞれ電流制限抵抗RIを介してφI1端子とφI2端子とに共通に送信される。なお、発光チップC1のφE端子には、選択信号φVaが送信される。そして、発光サイリスタL1のゲート端子Gl1に端子Oが接続された3入力AND回路AND11、発光サイリスタL2のゲート端子Gl2に端子Oが接続された3入力AND回路AND12の基本的な構成は、図6に示した第1の実施の形態の3入力AND回路1と同様である。すなわち、3入力AND回路AND11、12は端子X、端子Y、端子Zを入力端子とし、端子Oを出力端子とする。発光サイリスタL1のゲート端子Gl1に端子Oが接続された3入力AND回路AND11の端子Xは、転送サイリスタT1のゲート端子Gt1に接続され、端子YはφW1端子に接続され、端子ZはφE端子に接続されている。よって、3入力AND回路AND11は、ゲート端子Gt1の電位、φW1端子の電位、φE端子の電位がすべてH0Vになったとき、発光サイリスタL1のゲート端子Gl1の電位がH0Vになる。発光サイリスタL2のゲート端子Gl2に端子Oが接続された3入力AND回路AND12の端子Xは、転送サイリスタT1のゲート端子Gt1に接続され、端子YはφW2端子に接続され、端子ZはφE端子に接続されている。よって、3入力AND回路AND12は、ゲート端子Gt1の電位、φW2端子の電位、φE端子の電位がすべてH0Vになったとき、発光サイリスタL2のゲート端子Gl2がH0Vになる。そして、他の奇数番号の発光サイリスタL3、L5、L7、...は、発光サイリスタL1と同様であって、他の偶数番号の発光サイリスタL4、L6、L8、...は、発光サイリスタL2と同様である。図19は、第7の実施の形態における発光チップCの動作を説明するためのタイミングチャートである。図19では、発光装置65の発光チップC発光チップC1~C20において、発光チップC1、C2、C5、C15、C18を取り出して説明する。他の発光チップCも同様である。そして、図19では、各発光チップCにおける発光サイリスタL1~L4を点灯制御する部分を中心としたタイミングチャートを示している。図19において、時刻aから時刻vへとアルファベット順に時刻が経過するとする。時刻aから時刻vは、図8の時刻aから時刻vと同じである。本実施の形態では、、各発光チップCの発光サイリスタL1およびL2は、時刻cから時刻rの期間T1において点灯制御される。各発光チップCの発光サイリスタL3およびL4は、時刻rから時刻vの期間T2において点灯制御される。各発光チップC1の発光サイリスタL5およびL6は、時刻vからの期間T3において点灯制御が行われる。以下、同様にして番号が7以上の発光サイリスタLが順に点灯制御される。以下では、本実施の形態について、第1の実施の形態と異なる部分を中心に説明する。第1転送信号φ1、第2転送信号φ2、点灯信号φIの信号波形は、第1の実施の形態と同じである。選択信号φVの信号波形は、画像データによって変化し、指定された発光チップCの発光サイリスタLを点灯または非点灯に制御する。では、図16、図17、図18を参照しつつ、図19に示したタイミングチャートにしたがって、発光装置65の動作を説明する。前述したように、3入力AND回路AND11およびAND12は、端子Xに接続される転送サイリスタTのゲート端子Gtと、φW1またはφW2に接続される端子Yと、φE端子に接続されるZ端子とがすべてH0Vになったときに、AND条件が成立して、端子Oに接続された発光サイリスタLのゲート端子Glの電位がH0Vになる。これにより、発光サイリスタLは、しきい電圧が-1.5Vになり、点灯信号φIがL-3.3Vであると、ターンオンして点灯発光する。すなわち、発光サイリスタLが点灯発光するには、φE端子の電位がH0Vであることを要する。時刻cにおいて、φIがL-3.3Vになっている。これにより、点灯信号線75aおよび75bの電位はL-3.3Vになっている。時刻dにおいて、選択信号φVa、φVe、φVfがL-3.3VからH0Vに移行する。時刻dでは、発光装置65の各発光チップC発光チップC1~C20の転送サイリスタT1がオン状態にある。図17に示したように、選択信号φVaは発光チップC1、C2、C3、C4のφE端子に送信される。よって、発光サイリスタLが点灯するのは、発光チップC1、C2、C3、C4に限られる。一方、選択信号φVeは、発光チップC1、C2、C3、C4のうち、発光チップC2のφW1端子に送信されている。よって、発光チップC2において、ゲート端子Gl1の電位がH0Vになり、発光サイリスタL1のしきい電圧が-1.5Vになる。すでに、発光サイリスタL1のカソード端子が接続された点灯信号線75aはL-3.3Vになっているので、発光サイリスタL1がターンオンして、点灯発光する。発光サイリスタL1がターンオンして、カソード端子の電位が-1.5Vになると、点灯信号線75aの電位も-1.5Vになる。このとき、図16bに示したように、発光チップC発光チップC1~C20のφI1端子およびφI2端子は、それぞれ電流制限抵抗RIを介して点灯信号ライン204に接続されている。よって、点灯信号線75aの電位が-1.5Vになっても、点灯信号ライン204は、L-3.3Vを維持し、点灯信号線75bもL-3.3Vを維持する。点灯信号線75aと75bとの関係が逆になっても同じである。さて、選択信号φVfは、発光チップC1、C2、C3、C4において、発光チップC2のφW2端子に送信されている。よって、発光チップC2において、ゲート端子Gl2がH0Vになる。そして、発光チップC2のゲート端子Gl2がH0Vとなった発光サイリスタL2のしきい電圧が-1.5Vになる。すでに、点灯信号線75bはL-3.3Vになっているので、発光サイリスタL2がターンオンして、点灯発光する。発光サイリスタL2がターンオンして、カソード端子の電位が-1.5Vになると、点灯信号線75bの電位も-1.5Vになる。すなわち、発光チップC2では、発光サイリスタL1およびL2が並行して点灯発光する。本実施の形態では、奇数番号の発光サイリスタLと偶数番号の発光サイリスタLとを組にして、並行して点灯発光させうるように、奇数番号の発光サイリスタLに点灯信号φIを送信する点灯信号線75aと偶数番号の発光サイリスタLに点灯信号φIを送信する点灯信号線75bとを分けて設けている。さらに、点灯信号線75aが接続されるφI1端子および点灯信号線75bが接続されるφI2端子と、点灯信号ライン204との間にそれぞれ電流制限抵抗RIを設け、奇数番号の発光サイリスタLまたは偶数番号の発光サイリスタLが点灯発光して、点灯信号線75aまたは75bの一方の電位が-1.5Vになっても、点灯信号線75aまたは75bの他方の電位がL-3.3Vを維持するようにしている。このようにして、点灯信号ライン204を1本にしている。以上説明したように、本実施の形態では、1個の発光チップCにおいて、2つの発光サイリスタL、すなわち奇数番号の発光サイリスタLとそれに続く偶数番号の発光サイリスタLとを並行して点灯させうる。このため、図18に示したように、1個の転送サイリスタTのゲート端子Gtに、2個の発光サイリスタL、すなわち奇数番号の発光サイリスタLとそれに続く偶数番号の発光サイリスタLのゲート端子Glがそれぞれ接続抵抗Raを介して接続されている。なお、奇数番号の発光サイリスタLとそれに続く偶数番号の発光サイリスタLとのいずれか一方のみを点灯発光させることもできる。例えば、図19の時刻fでは、選択信号φVaおよびφVcがL-3.3VからH0Vに移行している。前述したように、選択信号φVaは発光チップC1、C2、C3、C4のφE端子に送信される。この場合も、発光サイリスタLが点灯するのは、発光チップC1、C2、C3、C4に限られる。そして、選択信号φVcは、発光チップC1のφW1端子に送信される。よって、発光チップC1のゲート端子Gl1の電位がH0Vとなって、発光サイリスタL1がターンオンして点灯発光する。しかし、発光チップC1のφW2端子に送信されるφVdはL-3.3Vに維持されている。よって、発光サイリスタL2のゲート端子Gl2はH0Vとならず、発光サイリスタL2は点灯発光しない。よって、図19に示すように、時刻fにおいて、発光チップC1の発光サイリスタL1はターンオンして点灯発光するが、発光サイリスタL2は非点灯を維持することができる。すなわち、本実施の形態では、発光チップCは選択信号φVφVa~φVjの3個の組み合わせで指定される。なお、点灯させる発光サイリスタLはφE端子およびφW1端子またはφE端子およびφW2端子に送信される選択信号φVがともにH0Vになることで設定される。本実施の形態においても、選択信号φVφVa~φVjのいずれか3個を組み合わせて発光チップC発光チップC1~C40を指定して、回路基板62に設ける配線の数を抑制している。第8の実施の形態第8の実施の形態では、発光チップCを群および組に分けて、点灯制御している。図20は、第8の実施の形態における発光装置65の上面図である。図20に示すように、本実施の形態における発光装置65では、発光部63は、回路基板62上に、20個の発光チップCa1~Ca20発光チップ群aと、同じく20個の発光チップCb1~Cb20発光チップ群bとを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、2つの発光チップ群発光チップ群aと発光チップ群bを備えている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群aと発光チップ群bとの向かい合わせについての詳細は後述する。そして、発光装置65は、前述したように、発光部63を駆動する信号発生回路110を搭載している。なお、発光チップCa1~Ca20および発光チップCb1~Cb20の構成は同一であってよい。よって、発光チップCa1~Ca20および発光チップCb1~Cb20をそれぞれ区別しないときは、発光チップCと呼ぶ。なお、本実施の形態では、発光チップCの数として、合計40個を用いたが、これに限定されない。図21は、第8の実施の形態における発光チップCの構成、発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示した図である。図21aは発光チップCの構成を示し、図21bは発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。本実施の形態では、発光チップCを2つの発光チップ群aおよびbに分割している。はじめに、図21aに示す発光チップCの構成を説明する。発光チップCは、矩形の基板80後述する図24参照上において、長辺側に長辺に沿って列状に設けられた複数の発光素子本実施の形態では発光サイリスタL1、L2、L3、...からなる発光素子列102を備えている。さらに、発光チップCは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子φE端子、φ1端子、Vga端子、φ2端子、φW端子、φI端子を備えている。これらの入力端子は、基板80の一端部からφE端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φW端子、φ2端子の順に設けられている。そして、発光素子列102は、Vga端子とφ2端子との間に設けられている。次に、図21bにより、発光装置65の信号発生回路110の構成および回路基板62上の配線構成を説明する。前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20が搭載され、信号発生回路110と発光チップCa1~Ca20および発光チップCb1~Cb20とを相互に接続する配線が設けられている。まず、信号発生回路110の構成について説明する。信号発生回路110には、図示しないが、画像出力制御部30および画像処理部40図1参照より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群a発光チップCa1~Ca20に対して、第1転送信号φ1aと第2転送信号φ2aとを送信する転送信号発生部120aと、発光チップ群b発光チップCb1~Cb20に対して、第1転送信号φ1bと第2転送信号φ2bとを送信する転送信号発生部120bとを備えている。さらに、信号発生回路110は、各種の制御信号に基づき、発光チップ群a発光チップCa1~Ca20に対して、選択信号の一例としての許可信号φEaを送信する許可信号発生部130aと、発光チップ群b発光チップCb1~Cb20に対して、選択信号の一例としての許可信号φEbを送信する許可信号発生部130bとを備えている。さらにまた、信号発生回路110は、各種の制御信号に基づき、発光チップ群a発光チップCa1~Ca20に対して、点灯信号φIaを送信する点灯信号発生部140aと、発光チップ群b発光チップCb1~Cb20に対して、点灯信号φIbを送信する点灯信号発生部140bとを備えている。そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとを一つの発光チップ組にして、発光チップ組毎に選択信号の一例としての書込信号φW1~φW20を送信する書込信号発生部150を備えている。ここでは、発光チップ組を組と略すことがある。例えば、書込信号発生部150は、発光チップ群aに属する発光チップCa1と発光チップ群bに属する発光チップCb1との発光チップ組1に対して、書込信号φW1を送信する。発光チップ群aに属する発光チップCa2と発光チップ群bに属する発光チップCb2との発光チップ組2に対して、書込信号φW2を送信する。以下同様にして、発光チップ群aに属する発光チップCa20と発光チップ群bに属する発光チップCb20との発光チップ組20に対して、書込信号φW20を送信する。よって、発光チップCa1は、許可信号φEaと書込信号φW1とを指定信号とする。同様に、発光チップCb1は、許可信号φEbと書込信号φW1とを指定信号とする。他の発光チップCa2~Ca20、Cb2~Cb20も同様である。なお、上述したように、図21bでは、転送信号発生部120aと転送信号発生部120bとを分けて示したが、これらをまとめて転送信号供給手段の一例としての転送信号発生部120と呼ぶ。同様に、許可信号発生部130aと許可信号発生部130bとを分けて示したが、これらをまとめて許可信号供給手段の一例としての許可信号発生部130と呼ぶ。さらに同様に、点灯信号発生部140aと点灯信号発生部140bとを分けて示したが、これらをまとめて点灯信号供給手段の一例としての点灯信号発生部140と呼ぶ。同様に、第1転送信号φ1aと第1転送信号φ1bとを区別しない場合には第1転送信号φ1と呼び、第2転送信号φ2aと第2転送信号φ2bとを区別しない場合には第2転送信号φ2と呼ぶ。同様に、許可信号φEaと許可信号φEbとを区別しない場合には許可信号φEと、点灯信号φIaと点灯信号φIbとを区別しない場合には点灯信号φIと、書込信号φW1~φW20これらをまとめて書込信号φWと呼ぶ。次に、発光チップCa1~Ca20および発光チップCb1~Cb20の配列について説明する。発光チップ群aに属する発光チップCa1~Ca20は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群bに属する発光チップCb1~Cb20も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群aに属する発光チップCa1~Ca20および発光チップ群bに属する発光チップCb1~Cb20が互いに向かい合い、発光素子が主走査方向に予め定められた間隔で並ぶように、千鳥状に配列されている。信号発生回路110と発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20とを相互に接続する配線について説明する。回路基板62には、発光チップCの裏面に設けられたVsub端子後述の図23および図24参照に接続され、基準電位Vsubを与える電源ライン200aが設けられている。そして、発光チップCに設けられたVga端子に接続され、電力供給のための電源電位Vgaを与える電源ライン200bが設けられている。また、回路基板62には、信号発生回路110の転送信号発生部120aから、発光チップ群aの発光チップCa1~Ca20のφ1端子に、第1転送信号φ1aを送信するための第1転送信号ライン201a、および発光チップ群aの発光チップCa1~Ca20のφ2端子に、第2転送信号φ2aを送信するための第2転送信号ライン202aが設けられている。第1転送信号φ1aおよび第2転送信号φ2aは、発光チップ群aの発光チップCa1~Ca20に共通並列に送信される。同様に、信号発生回路110の転送信号発生部120bから、発光チップ群bの発光チップCb1~Cb20のφ1端子に、第1転送信号φ1bを送信するための第1転送信号ライン201b、および発光チップ群bの発光チップCb1~Cb20のφ2端子に、第2転送信号φ2bを送信するための第2転送信号ライン202bが設けられている。第1転送信号φ1bおよび第2転送信号φ2bは、発光チップ群bの発光チップCb1~Cb20に共通並列に送信される。そして、回路基板62には、信号発生回路110の許可信号発生部130aから、発光チップ群aの発光チップCa1~Ca20のφE端子に、許可信号φEaを送信するための許可信号ライン203aが設けられている。許可信号φEaは、発光チップ群aの発光チップCa1~Ca20に共通並列に送信される。同様に、信号発生回路110の許可信号発生部130bから、発光チップ群bの発光チップCb1~Cb20のφE端子に、許可信号φEbを送信するための許可信号ライン203bが設けられている。許可信号φEbは、発光チップ群bの発光チップCb1~Cb20に共通並列に送信される。さらに、回路基板62には、信号発生回路110の点灯信号発生部140aから、発光チップ群aの発光チップCa1~Ca20のφI端子に、点灯信号φIaを送信するための点灯信号ライン204aが設けられている。点灯信号φIaは、発光チップCa1~Ca20のそれぞれに対して設けられた電流制限抵抗RIを介して、発光チップ群aの発光チップCa1~Ca20に共通並列に送信される。同様に、信号発生回路110の点灯信号発生部140bから、発光チップ群bの発光チップCb1~Cb20のφI端子に、点灯信号φIbを送信するための点灯信号ライン204bが設けられている。点灯信号φIbは、発光チップCb1~Cb20のそれぞれに対して設けられた電流制限抵抗RIを介して、発光チップ群bの発光チップCb1~Cb20に共通並列に送信される。さらにまた、回路基板62には、信号発生回路110の書込信号発生部150から、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとを発光チップの組発光チップ組にして、発光チップ組毎に書込信号φW1~φW20を送信する書込信号ライン205~224が設けられている。例えば、書込信号ライン205は、発光チップ群aの発光チップCa1のφW端子と発光チップ群bに属する発光チップCb1のφW端子とに接続され、発光チップCa1と発光チップCb1とで構成する発光チップ組1に対して書込信号φW1を送信する。書込信号ライン206は、発光チップ群aの発光チップCa2のφW端子と発光チップ群bに属する発光チップCb2のφW端子とに接続され、発光チップCa2と発光チップCb2とで構成する発光チップ組2に対して書込信号φW2を送信する。以下同様にして、書込信号ライン224は、発光チップ群aの発光チップCa20のφW端子と発光チップ群bに属する発光チップCb20のφW端子とに接続され、発光チップCa20と発光チップCb20とで構成する発光チップ組20に対して書込信号φW20を送信する。以上説明したように、回路基板62上のすべての発光チップCには、基準電位Vsubと電源電位Vgaが共通に送信される。そして、転送信号φ1a、φ2a、点灯信号φIa、許可信号φEaは、発光チップ群aに対して共通に送信される。そして、転送信号φ1b、φ2b、点灯信号φIb、許可信号φEbは、発光チップ群bに対して共通に送信される。一方、書込信号φW1~φW20は、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとの構成する発光チップ組1~20のそれぞれに対して共通に送信される。図22は、第8の実施の形態における発光装置65の発光チップCをマトリクスの各要素として配置して示した図である。図22では、発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20を2×10のマトリクスの各要素として配置して、上記した信号発生回路110と発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20とを相互に接続する信号転送信号φ1a、φ2a、φ1b、φ2b、点灯信号φIa、φIb、許可信号φEa、φEb、書込信号φW1~φW20のラインのみを示している。上述したように、転送信号φ1a、φ2a、点灯信号φIa、許可信号φEaは、発光チップ群aに対して共通に送信される。そして、転送信号φ1b、φ2b、点灯信号φIb、許可信号φEbは、発光チップ群bに対して共通に送信されることが容易に理解できる。一方、書込信号φW1~φW20は、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとの構成する発光チップ組1~20のそれぞれに対して共通に送信されることが容易に理解できる。ここで、配線の数について説明する。本実施の形態を適用しないで、発光装置65の発光チップCを発光チップ群および発光チップ組に分けない場合には、点灯信号φIは、発光チップC毎に送信されるため、発光チップCの数を40個とすると、点灯信号ライン204図22の点灯信号ライン204aおよび204bに相当は40本必要になる。これに加え、第1転送信号ライン201図21bの第1転送信号ライン201aおよび201bに相当、第2転送信号ライン202図21bの第2転送信号ライン202aおよび202bに相当、電源ライン200a、200bが必要となる。よって、発光装置65に設ける配線の数は44本となる。また、点灯信号ライン204は、発光サイリスタLに点灯のための電流を送信するため、抵抗の小さいことを要する。よって、点灯信号ライン204には、幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置65の回路基板62上に幅の広い配線を多数設けることになり、回路基板62の面積が大きくなってしまう。本実施の形態では、図21および22に示すように、発光チップ群の数を2としているので、点灯信号ライン204a、204bの2本となる。さらに、第1転送信号ライン201aおよび201b、第2転送信号ライン202aおよび202b、電源ライン200a、200bに加え、許可信号ライン203a、203b、書込信号ライン205~224が必要になる。よって、本実施の形態では、発光装置65に設ける配線の数は30本となる。本実施の形態では、本実施の形態を適用しない場合に比べ、配線の数は約2/3になる。さらに、本実施の形態では、電流を送信する幅の広い配線は点灯信号ライン204a、204bの2本に削減される。後述するように、書込サイリスタMはオン状態になって発光サイリスタLのしきい電圧を変化させるためのものであるため、書込信号ライン205~224は大きな電流を流さない。よって、書込信号ライン205~224に幅の広い配線を要しない。このことから、本実施の形態では、回路基板62上に幅の広い配線を多数設けることを要せず、回路基板62の面積を抑制できる。図23は、第8の実施の形態における自己走査型発光素子アレイSLEDチップである発光チップCの回路構成を説明するための等価回路図である。なお、図23では、入力端子Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子を除いて、以下に説明する各素子は、後述する図24で説明するように、発光チップC上のレイアウトに基づいて配置されている。ここでは、発光チップCa1を例に、発光チップCを説明する。そこで、図23において、発光チップCを発光チップCa1Cと表記する。他の発光チップCa2~Ca20および発光チップCb1~Cb20の構成は、発光チップCa1と同じである。なお、入力端子Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子は、図21aと異なるが、説明の便宜上、図中左端に示した。発光チップCa1Cは、前述したように基板80後述する図24参照上に列状に配列された発光素子の一例としての発光サイリスタL1、L2、L3、...からなる発光サイリスタ列発光素子列102図21a参照を備えている。さらに、発光チップCa1Cは、発光サイリスタ列と同様に列状に配列された転送サイリスタT1、T2、T3、...からなる転送サイリスタ列および同様に列状に配列された書込サイリスタM1、M2、M3、...からなる書込サイリスタ列を備えている。ここでは、発光サイリスタL1、L2、L3、...をそれぞれ区別しないときは、発光サイリスタLと呼ぶ。転送サイリスタT1、T2、T3、...をそれぞれ区別しないときは、転送サイリスタTと、書込サイリスタM1、M2、M3、...をそれぞれ区別しないときは書込サイリスタMと呼ぶ。なお、上記の書込サイリスタMは前述の発光サイリスタL、転送サイリスタTと同様に、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。ここでは、書込サイリスタMのアノード端子を第3のアノード端子、カソード端子を第3のカソード端子、ゲート端子を第3のゲート端子と呼ぶことがある。また、発光チップCa1Cは、転送サイリスタT1、T2、T3、...をそれぞれ番号順に2つをペアにしてそれぞれの間に第1の電気的手段の一例としての結合ダイオードDx1、Dx2、Dx3、...を備えている。そして、転送サイリスタT1、T2、T3、...と書込サイリスタM1、M2、M3、...との間に第4の電気的手段の一例としての接続ダイオードDy1、Dy2、Dy3、...を備えている。さらに、書込サイリスタM1、M2、M3、...と発光サイリスタL1、L2、L3、...との間に第5の電気的手段の一例としての接続ダイオードDz1、Dz2、Dz3、...を備えている。さらに、発光チップCa1Cは、電源線抵抗Rgx1、Rgx2、Rgx3、...、電源線抵抗Rgy1、Rgy2、Rgy3、...、電源線抵抗Rgz1、Rgz2、Rgz3、...を備えている。ここで、発光サイリスタLなどと同様に、結合ダイオードDx1、Dx2、Dx3、...、接続ダイオードDy1、Dy2、Dy3、...、接続ダイオードDz1、Dz2、Dz3、...、電源線抵抗Rgx1、Rgx2、Rgx3、...、電源線抵抗Rgy1、Rgy2、Rgy3、...、電源線抵抗Rgz1、Rgz2、Rgz3、...のそれぞれを区別しないときは、結合ダイオードDx、接続ダイオードDy、接続ダイオードDz、電源線抵抗Rgx、電源線抵抗Rgy、電源線抵抗Rgzと呼ぶ。ここで、発光サイリスタ列における発光サイリスタLの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタLの数を例えば128個とすると、転送サイリスタT、書込サイリスタMのそれぞれの数も128個である。同様に、接続ダイオードDy、接続ダイオードDz、電源線抵抗Rgx、電源線抵抗Rgy、電源線抵抗Rgzの数も128個である。しかし、結合ダイオードDxの数は、転送サイリスタTの数より1少ない127個である。なお、転送サイリスタTおよび書込サイリスタMのそれぞれの数は、発光サイリスタLの数より多くてもよい。そして、発光チップCa1Cは、1個のスタートダイオードDx0を備えている。さらに、後述する第1転送信号φ1を送信する第1転送信号線72と第2転送信号φ2を送信する第2転送信号線73とに過剰な電流が流れるのを防止する、電流制限抵抗R1および電流制限抵抗R2を備えている。さらにまた、第6の電気的手段の一例としての書込抵抗RWおよび第6の電気的手段の一例としての許可抵抗REを備えている。なお、発光サイリスタ列の発光サイリスタL1、L2、L3、...、転送サイリスタ列の転送サイリスタT1、T2、T3、...、書込サイリスタ列の書込サイリスタM1、M2、M3、...は、図23中において、左側から番号順に配列されている。さらに、結合ダイオードDx1、Dx2、Dx3、...、接続ダイオードDy1、Dy2、Dy3、...、接続ダイオードDz1、Dz2、Dz3、...、電源線抵抗Rgx1、Rgx2、Rgx3、...、電源線抵抗Rgy1、Rgy2、Rgy3、...、電源線抵抗Rgz1、Rgz2、Rgz3、...も、同様に、図中左側から番号順に配列されている。そして、発光サイリスタ列、転送サイリスタ列、書込サイリスタ列は、図23中上から、転送サイリスタ列、書込サイリスタ列、発光サイリスタ列の順に並べられている。では次に、発光チップCa1Cにおける各素子の電気的な接続について説明する。転送サイリスタTのアノード端子、書込サイリスタMのアノード端子、発光サイリスタLのアノード端子は、発光チップCa1Cの基板80に接続されているアノードコモン。そして、これらのアノード端子は、基板80裏面に設けられた裏面電極85後述の図24参照であるVsub端子を介して電源ライン200a図21b参照に接続されている。この電源ライン200aに、基準電位Vsubが供給される。転送サイリスタTの配列に沿って、奇数番目の転送サイリスタT1、T3、T5、...のカソード端子は、第1転送信号線72に接続されている。そして、第1転送信号線72は、電流制限抵抗R1を介して、第1転送信号φ1aの入力端子であるφ1端子に接続されている。このφ1端子には、第1転送信号ライン201a図21b参照が接続され、第1転送信号φ1aが送信される。一方、転送サイリスタTの配列に沿って、偶数番目の転送サイリスタT2、T4、T6、...のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介して第2転送信号φ2aの入力端子であるφ2端子に接続されている。このφ2端子には、第2転送信号ライン202a図21b参照が接続され、第2転送信号φ2aが送信される。なお、発光チップC1bの場合には、φ1端子には、第1転送信号ライン201b図21b参照が接続され、第1転送信号φ1bが送信される。同様に、φ2端子には、第2転送信号ライン202b図21b参照が接続され、第2転送信号φ2bが送信される。そこで、以下の説明では、第1転送信号φ1aφ1および第2転送信号φ2aφ2と表記する。書込サイリスタMのカソード端子は、書込信号線74に接続されている。そして、書込信号線74は、書込抵抗RWを介して、書込信号φW1φWの入力端子である書込信号端子の一例としてのφW端子に接続されている。このφW端子には、書込信号ライン205図21b参照が接続され、書込信号φW1φWが送信される。また、書込信号線74は、書込サイリスタM1と書込抵抗RWとの間において、許可信号線76と接続されている。許可信号線76は、許可抵抗REを介して、許可信号φEaφEの入力端子である許可信号端子の一例としてのφE端子に接続されている。このφE端子には、許可信号ライン203a図21b参照が接続され、許可信号φEaφEが送信される。書込信号端子の一例としてのφW端子と許可信号端子の一例としてのφE端子とは、制御端子の一例でもある。発光サイリスタLのカソード端子は、点灯信号線75に接続されている。そして、点灯信号線75は、点灯信号φIaφIの入力端子であるφI端子に接続されている。このφI端子には、点灯信号ライン204a図21b参照が接続され、点灯信号φIaφIが送信される。なお、点灯信号発生部140140aおよび140bとφI端子との間には、図21bで示したように、電流制限抵抗RIが設けられているが、図23では記載を省略している。転送サイリスタTのゲート端子Gt1、Gt2、Gt3、...は、同じ番号の書込サイリスタM1、M2、M3、...のゲート端子Gm1、Gm2、Gm3、...に、1対1で、それぞれ接続ダイオードDy1、Dy2、Dy3、...を介して接続されている。すなわち、接続ダイオードDy1、Dy2、Dy3、...のアノード端子は、転送サイリスタT1、T2、T3、...のゲート端子Gt1、Gt2、Gt3、...に接続され、接続ダイオードDy1、Dy2、Dy3、...のカソード端子は、書込サイリスタM1、M2、M3、...のゲート端子Gm1、Gm2、Gm3、...に接続されている。一方、書込サイリスタM1、M2、M3、...のゲート端子Gm1、Gm2、Gm3、...は、同じ番号の発光サイリスタL1、L2、L3、...のゲート端子Gl1、Gl2、Gl3、...に、1対1で、それぞれ接続ダイオードDz1、Dz2、Dz3、...を介して接続されている。すなわち、接続ダイオードDz1、Dz2、Dz3、...のアノード端子は、書込サイリスタM1、M2、M3、...のゲート端子Gm1、Gm2、Gm3、...に接続され、接続ダイオードDz1、Dz2、Dz3、...のカソード端子は、発光サイリスタL1、L2、L3、...のゲート端子Gl1、Gl2、Gl3、...に接続されている。ここでも、ゲート端子Gt1、Gt2、Gt3、...、ゲート端子Gm1、Gm2、Gm3、...、ゲート端子Gl1、Gl2、Gl3、...のそれぞれを区別しないときは、ゲート端子Gt、ゲート端子Gm、ゲート端子Glと呼ぶ。接続ダイオードDyは、転送サイリスタTのゲート端子Gtから、書込サイリスタMのゲート端子Gmに電流が流れる方向で接続されている。同様に、接続ダイオードDzは、書込サイリスタMのゲート端子Gmから、発光サイリスタLのゲート端子Glに電流が流れる方向で接続されている。転送サイリスタT1、T2、T3、...のそれぞれのゲート端子Gt1、Gt2、Gt3、...を番号順に2個ずつペアとしたゲート端子Gt間に、結合ダイオードDx1、Dx2、Dx3、...がそれぞれ接続されている。すなわち、結合ダイオードDx1、Dx2、Dx3、...はそれぞれがゲート端子Gt1、Gt2、Gt3、...で順に挟まれるように直列接続されている。そして、結合ダイオードDx1の向きは、ゲート端子Gt1からゲート端子Gt2に向かって電流が流れる方向に接続されている。他の結合ダイオードDx2、Dx3、Dx4、...についても同様である。転送サイリスタTのゲート端子Gtは、転送サイリスタTのそれぞれに対応して設けられた電源線抵抗Rgxを介して電源線71に接続されている。そして、電源線71はVga端子に接続されている。Vga端子は電源ライン200b図21b参照に接続されて、電源電位Vgaが供給される。書込サイリスタMのゲート端子Gmは、書込サイリスタMのそれぞれに対応して設けられた電源線抵抗Rgyを介して電源線71に接続されている。発光サイリスタLのゲート端子Glは、発光サイリスタLのそれぞれに対応して設けられた電源線抵抗Rgzを介して電源線71に接続されている。そして、転送サイリスタ列の一端側の転送サイリスタT1のゲート端子Gt1は、スタートダイオードDx0のカソード端子に接続されている。一方、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。図24は、第8の実施の形態における発光チップCa1Cの平面レイアウト図および断面図である。図24aは、発光チップCの平面レイアウト図であって、発光サイリスタL1~L4、書込サイリスタM1~M4、転送サイリスタT1~T4を中心とした部分を示している。図24bは、図24aに示したXXIVB-XXIVB線での断面図である。よって、図24bの断面図には、図中下より発光サイリスタL1、接続ダイオードDz1、電源線抵抗Rgz1、電源線抵抗Rgx1、接続ダイオードDy1、転送サイリスタT1、結合ダイオードDx1の断面が示されている。なお、図24aおよびbの図中には、主要な素子や端子を名前により表記している。なお、図24aでは、各素子間を接続する配線を、電源線71を除いて、実線で示している。また、図24bでは、各素子間を接続する配線の記載を省略している。発光チップCa1Cは、図24bに示すように、例えばGaAsやGaAlAsなどの化合物半導体において、p型の基板80上に、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83およびn型の第4半導体層84が順に積層されたのち、周囲のp型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83、n型の第4半導体層84を連続してエッチングすることで相互に分離された複数の島アイランド第1アイランド141~第9アイランド149を備えている。図24aに示すように、第1アイランド141には、発光サイリスタL1が設けられている。第2アイランド142には、書込サイリスタM1および接続ダイオードDz1が設けられている。第3アイランド143は、図24aに示すように、図中において左右に延びた幹部と幹部から分かれた複数の枝部とから構成されている。そして、幹部に電源線71が設けられ、枝部に電源線抵抗Rgx、Rgy、Rgzが設けられている。第4アイランド144には、転送サイリスタT1、結合ダイオードDx1、接続ダイオードDy1が設けられている。第5アイランド145には、スタートダイオードDx0が設けられている。第6アイランド146には電流制限抵抗R1、第7アイランド147には電流制限抵抗R2、第8アイランド148には許可抵抗RE、第9アイランド149には書込抵抗RWが設けられている。そして、発光チップCa1Cには、第1アイランド141、第2アイランド142、第4アイランド144と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタL2、L3、L4、...、書込サイリスタM2、M3、M4、...、転送サイリスタT2、T3、T4、...等が、第1アイランド141、第2アイランド142、第4アイランド144と同様に設けられている。これらについては、説明を省略する。そしてまた、基板80の裏面にはVsub端子となる裏面電極85が設けられている。さらに、図24aおよび図24bにより、第1アイランド141~第9アイランド149について詳細に説明する。第1アイランド141に設けられた発光サイリスタL1は、基板80をアノード端子、n型の第4半導体層84の領域111上に形成されたn型オーミック電極121をカソード端子、n型の第4半導体層84をエッチング除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極131をゲート端子Gl1とする。そして、n型オーミック電極121の部分を除くn型の第4半導体層84の領域111表面から光を放出する。第2アイランド142に設けられた書込サイリスタM1は、基板80をアノード端子、n型の第4半導体層84に形成されたn型オーミック電極符号なしをカソード端子、n型の第4半導体層84をエッチング除去して露出させたp型の第3半導体層83上のp型オーミック電極符号なしをゲート端子Gm1とする。同じく第2アイランド142に設けられた接続ダイオードDz1は、n型の第4半導体層84の領域112上に設けられたn型オーミック電極122をカソード端子、p型の第3半導体層83をアノード端子として形成されている。アノード端子であるp型の第3半導体層83は、書込サイリスタM1のゲート端子Gm1に繋がっている。第3アイランド143に設けられた電源線抵抗Rgx、Rgy、Rgzは、p型の第3半導体層83上に形成された2つのp型オーミック電極間に形成されている。そして、2つのp型オーミック電極間のp型の第3半導体層83を抵抗として用いている。例えば、電源線抵抗Rgz1は、p型の第3半導体層83上に設けられたp型オーミック電極132と133との間に形成されている。電源線抵抗Rgy1は、p型の第3半導体層83上に設けられたp型オーミック電極133と134との間に形成されている。第4アイランド144に設けられた転送サイリスタT1は、基板80をアノード端子、n型の第4半導体層84の領域114上に形成されたn型オーミック電極124をカソード端子、n型の第4半導体層84をエッチング除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極符号なしをゲート端子Gt1とする。同じく第4アイランド144に設けられた接続ダイオードDy1は、n型の第4半導体層84の領域113上に設けられたn型オーミック電極123をカソード端子、p型の第3半導体層83をアノード端子として形成されている。アノード端子であるp型の第3半導体層83は、転送サイリスタT1のゲート端子Gt1に繋がっている。さらに、同じく第4アイランド144に設けられた結合ダイオードDx1は、n型の第4半導体層84の領域115上に設けられたn型オーミック電極125をカソード端子、p型の第3半導体層83をアノード端子として形成されている。アノード端子であるp型の第3半導体層83は、転送サイリスタT1のゲート端子Gt1に繋がっている。第5アイランド145に設けられたスタートダイオードDx0は、n型の第4半導体層84上に設けられたn型オーミック電極符号なしをカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極符号なしをアノード端子として形成されている。第6アイランド146に設けられた電流制限抵抗R1、第7アイランド147に設けられた電流制限抵抗R2、第8アイランド148に設けられた許可抵抗RE、第9アイランド149に設けられた書込抵抗RWは、電源線抵抗Rgx1、Rgy1、Rgz1と同様に、p型の第3半導体層83上に形成された一組のp型オーミック電極符号なし間のp型の第3半導体層83を抵抗としている。図24aにおいて、各素子間の接続関係を説明する。第1アイランド141の発光サイリスタL1のゲート端子Gl1であるp型オーミック電極131は、第2アイランド142の接続ダイオードDz1のカソード端子であるn型オーミック電極122に接続されている。発光サイリスタL1のカソード端子であるn型オーミック電極121は点灯信号線75に接続されている。点灯信号線75はφI端子に接続されている。説明を省略するが、発光サイリスタL2、L3、L4、...についても同様である。第2アイランド142の書込サイリスタM1のカソード端子であるn型オーミック電極符号なしは、書込信号線74に接続されている。そして、書込信号線74は第9アイランド149に設けられた書込抵抗RWを介してφW端子に接続されている。書込信号線74は、書込抵抗RWと書込サイリスタM1との間において、許可信号線76に接続されている。許可信号線76は、第8アイランド148に設けられた許可抵抗REを介してφE端子に接続されている。第2アイランド142の接続ダイオードDz1のカソード端子であるn型オーミック電極122は第3アイランド143に設けられた電源線抵抗Rgz1のp型オーミック電極132に接続されている。第2アイランド142の書込サイリスタM1のゲート端子Gm1であるp型オーミック電極符号なしは、第3アイランド143に設けられた電源線抵抗Rgy1のp型オーミック電極134に接続されている。第3アイランド143に設けられた電源線抵抗Rgy1のp型オーミック電極134は、第4アイランド144に設けられた接続ダイオードDy1のカソード端子であるn型オーミック電極123に接続されている。そして、第3アイランド143に設けられた電源線抵抗Rgx1のp型オーミック電極符号なしは、第4アイランド144に設けられた転送サイリスタT1のゲート端子Gt1であるp型オーミック電極符号なしに接続されている。第4アイランド144に設けられた転送サイリスタT1のカソード端子であるn型オーミック電極124は、第1転送信号線72に接続されている。第1転送信号線72は、第6アイランド146に設けられた電流制限抵抗R1を介してφ1端子に接続されている。そして、第4アイランド144に設けられた結合ダイオードDx1のカソード端子であるn型オーミック電極125は、隣接して設けられた転送サイリスタT2のゲート端子Gt2であるp型オーミック電極符号なしに接続されている。一方、第4アイランド144に設けられた転送サイリスタT1のゲート端子Gt1であるp型オーミック電極符号なしは、第5アイランド145に設けられたスタートダイオードDx0のカソード端子であるn型の第4半導体層84上に形成されたn型オーミック電極符号なしに接続されている。第5アイランド145に設けられたスタートダイオードDx0のアノード端子であるp型の第3半導体層83上に形成されたp型オーミック電極符号なしは、偶数番号の転送サイリスタTのカソード端子であるn型の第4半導体層84上に形成されたn型オーミック電極符号なしと接続されるとともに、第7アイランド147に設けられた電流制限抵抗R2を介してφ2端子に接続されている。ここでは説明を省略するが、他の発光サイリスタL、転送サイリスタT、書込サイリスタM、結合ダイオードDx、接続ダイオードDy、Dzについても同様である。このようにして、図23に示した発光チップCa1Cの回路構成が形成される。次に、発光装置65の動作について説明する。発光装置65は発光チップ群aに属する発光チップCa1~Ca20と発光チップ群bに属する発光チップCb1~Cb20とを備えている図20、21、22参照。図21bに示したように、回路基板62上のすべての発光チップC発光チップCa1~Ca20と発光チップCb1~Cb20には、基準電位Vsubと電源電位Vgaが共通に供給される。そして、発光チップ群aの発光チップCa1~Ca20には、前述したように、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIa、許可信号φEaが共通に送信される。よって、発光チップ群aの発光チップCa1~Ca20は並列に駆動される。同様に、発光チップ群bの発光チップCb1~Cb20には、前述したように、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIb、許可信号φEbが共通に送信される。よって、発光チップ群bの発光チップCb1~Cb20は並列に駆動される。一方、書込信号φW1~φW20φWは、発光チップ群aの一つの発光チップCと発光チップ群bの一つの発光チップCとが構成する発光チップ組1~20のそれぞれに対して共通に送信される。例えば、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1とを発光チップ組1として、書込信号φW1が共通に送信される。また、20個の書込信号φW1~φW20は、同じタイミングで並列に送信される。よって、発光チップ組1~20は並列に駆動される。なお、後述するように書込信号φW1~φW20のタイミングを互にずらして送信してもよい。発光チップ群aの発光チップCa2~Ca20は発光チップCa1と並行して駆動され、発光チップ群bの発光チップCb2~Cb20は発光チップCb1と並行して駆動されるので、発光チップ組1に属する発光チップCa1およびCb1の動作を説明すれば足りる。なお、同様に、発光チップ組2~20は発光チップ組1と並行して駆動されるので、発光チップCa1とCb1とが属する発光チップ組1を説明すれば足りる。図25は、第8の実施の形態における発光チップCの動作を説明するためのタイミングチャートである。図25では、発光チップ組1発光チップCa1およびCb1に加えて、発光チップ組2発光チップCa2およびCb2、発光チップ組3発光チップCa3およびCb3の動作を説明するタイミングチャートを示している。そして、図25では、それぞれの発光チップCにおいて、発光サイリスタL1~L4の4個の発光サイリスタLの点灯または非点灯を制御する部分のタイミングチャートを示している。なお、以下では、発光サイリスタLの点灯または非点灯を制御することを点灯制御と呼ぶ。そして、発光チップ組1発光チップCa1およびCb1では、それぞれの発光サイリスタL1~L4をすべて点灯させるとした。発光チップ組2発光チップCa2およびCb2では、発光チップCa2の発光サイリスタL2、L3、L4を点灯させるとし、発光チップCb2の発光サイリスタL1、L3、L4を点灯させるとした。発光チップCa2の発光サイリスタL1および発光チップCb2の発光サイリスタL2は非点灯とした。発光チップ組3発光チップCa3およびCb3では、それぞれの発光サイリスタL1~L4をすべて点灯させるとし、書込信号φW3の送信タイミングを、書込信号φW1の送信タイミングに対してずらしている。以下では、上述したように、発光チップCa1およびCb1の動作を中心に説明する。図25において、時刻aから時刻yへとアルファベット順に時刻が経過するとする。発光チップ群aの発光チップCa1の発光サイリスタL1は、時刻cから時刻pの期間Ta1において点灯制御される。発光チップ群aの発光チップCa1の発光サイリスタL2は、時刻pから時刻uの期間Ta2において点灯制御される。発光チップ群aの発光チップCa1の発光サイリスタL3は、時刻uから時刻wの期間Ta3において点灯制御される。発光チップ群aの発光チップCa1の発光サイリスタL4は、時刻wから時刻yの期間Ta4において点灯制御される。以下、同様にして番号が5以上の発光サイリスタLが点灯制御される。一方、発光チップ群bの発光チップCb1の発光サイリスタL1は、時刻iから時刻rの期間Tb1において点灯制御される。発光チップ群bの発光チップCb1の発光サイリスタL2は、時刻rから時刻vの期間Tb2において点灯制御される。発光チップ群bの発光チップCb1の発光サイリスタL3は、時刻vから時刻xの期間Tb3において点灯制御される。以下、同様にして番号が4以上の発光サイリスタLが点灯制御される。本実施の形態では、期間Ta1、Ta2、Ta3、...および期間Tb1、Tb2、Tb3、...は同じ長さの期間とし、それぞれを区別しないときは期間Tと呼ぶ。そして、発光チップ群aの発光チップCa1~Ca20を制御する期間Ta1、Ta2、Ta3、...と、発光チップ群bの発光チップCb1~Cb20を制御する期間Tb1、Tb2、Tb3、...とは、期間Tの半分の長さ位相でいうと180°ずれているとする。すなわち、期間Tb1は、期間Ta1が開始したのち、期間Tの半分の期間が経過したときに開始する。したがって、以下では、発光チップ群aの発光チップCa1を制御する期間Ta1、Ta2、Ta3、...について説明する。なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。期間Ta1、Ta2、Ta3、...における信号波形は、画像データによって変化する書込信号φWφW1~φW20を除いて、同じ波形の繰り返しである。したがって、以下では、時刻cから時刻pまでの期間Ta1のみを説明する。なお、時刻aから時刻cまでの期間は、発光チップCa1Cが動作を開始する期間である。この期間の信号については、動作の説明において説明する。第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、点灯信号φIaの、期間Ta1における信号波形について説明する。第1転送信号φ1aは、時刻cでローレベルの電位以下、Lと記す。であって、時刻nでLからハイレベルの電位以下、Hと記す。に移行し、時刻pでHを維持している。第2転送信号φ2aは、時刻cでHであって、時刻mでHからLに移行し、時刻pでLを維持している。ここで、第1転送信号φ1aと第2転送信号φ2aとを比較すると、期間Ta1における第1転送信号φ1aの波形が、期間Ta2における第2転送信号φ2aの波形になっている。そして、期間Ta1における第2転送信号φ2aの波形が、期間Ta2における第1転送信号φ1aの波形になっている。すなわち、第1転送信号φ1aと第2転送信号φ2aとは期間Tの2倍の期間2Tを単位として繰り返す信号波形である。そして、時刻mから時刻nまでの期間のように、共にLとなる期間を挟んで、交互にHとLとを繰り返している。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1と第2転送信号φ2とは、同時にHとなる期間を有さない。第1転送信号φ1aと第2転送信号φ2aとの一組の転送信号により、図23に示した転送サイリスタTが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である点灯制御する発光サイリスタLを設定する。許可信号φEaは、時刻cでHであって、時刻dでHからLに移行し、時刻hでLからHに移行する。そして、時刻pでHを維持している。許可信号φEaは、後述するように、点灯または非点灯の制御対象である点灯制御する発光サイリスタLを点灯可能な状態に設定する。点灯信号φIaは、時刻cで、HからLに移行し、時刻oにおいて、LからHに移行する。そして、時刻pにおいてHを維持する。点灯信号φIaは、後述するように発光サイリスタLに点灯発光のための電流を供給する信号である。書込信号φW1は、時刻cでHであって、時刻eでHからLに移行し、時刻fでLからHに移行する。さらに、時刻kでHからLに移行し、時刻lでLからHに移行する。すなわち、書込信号φW1は、期間Ta1において、Lになる期間が2つある。そして、書込信号φW1と許可信号φEaとの関係を見ると、書込信号φW1は許可信号φEaがLである時刻dから時刻hまでの期間に含まれる時刻eから時刻fまでの期間おいてLになっている。一方、書込信号φW1と、許可信号φEaに対して位相が180°ずれて送信される許可信号φEbとの関係を見ると、書込信号φW1は期間Tb1における許可信号φEbがLである時刻jから時刻oまでの期間に含まれる時刻kから時刻lまでの期間おいてLになっている。すなわち、期間Ta1において、書込信号φW1が最初にLとなる期間時刻eから時刻fは、発光チップCa1の発光サイリスタL1を点灯状態に移行させるための信号であって、書込信号φW1が後にLとなる期間時刻kから時刻lは、発光チップCb1の発光サイリスタL1を点灯状態に移行させるための信号である。このため、許可信号φEaがLである期間時刻dから時刻hは、書込信号φW1の発光チップCb1の発光サイリスタL1を点灯状態に移行させるためにLとなる期間時刻kから時刻lと重ならないように設定されている。同様に、許可信号φEbがLである期間時刻jから時刻oは、書込信号φW1の発光チップCa1の発光サイリスタL1を点灯状態に移行させるためにLとなる期間時刻eから時刻fと重ならないように設定されている。上述したように、発光サイリスタLは、許可信号φEと書込信号φWとがともにLにあるとき、点灯状態に移行する。許可信号φEおよび書込信号φWのHを0、Lを1とすると、発光サイリスタLは、許可信号φEと書込信号φWとの論理積ANDが1のとき、点灯状態に移行する。よって、許可信号φEおよび書込信号φWの波形は、図25では許可信号φEが書込信号φWより先にHからLに移行するが、書込信号φWが許可信号φEより先にHからLに移行してもよい。書込サイリスタMの基本的な動作は、前述したサイリスタ転送サイリスタT、発光サイリスタLと同様である。そして、3入力AND回路AND4は、書込サイリスタMと接続ダイオードDyと書込抵抗RWと許可抵抗REとで構成されている。ここで、3入力AND回路AND4を、図23において一点鎖線で囲んで示す書込サイリスタM1、接続ダイオードDy1、書込抵抗RW、許可抵抗REで説明する。3入力AND回路AND4は、接続ダイオードDy1のカソード端子である端子Oは、書込サイリスタM1のゲート端子、および接続ダイオードDz1を介して発光サイリスタL1のゲート端子Gl1に接続されている。そして、接続ダイオードDy1のアノード端子である端子Xが転送サイリスタT1のゲート端子Gt1に接続されている。書込サイリスタM1のカソード端子が書込抵抗RWを介して端子YφW端子に接続されている。同様に、書込サイリスタM1のカソード端子が許可抵抗RWを介して端子ZφE端子に接続されている。そして、端子X、端子Y、端子Zが入力端子となり、端子Oが出力端子となっている。後述するように、端子Xの電位信号がH0V、端子Yおよび端子Zの電位信号がともにL-3.3Vになったとき、端子Oの電位信号がH0Vになる。よって、3入力AND回路AND4は、3入力のANDとして働く。では、図21および図23を参照しつつ、図25に示したタイミングチャートにしたがって、発光装置65の動作を説明する。1時刻a発光装置65に基準電位Vsubおよび電源電位Vgaの供給を開始した時刻aでの状態初期状態について説明する。<発光装置65>図25に示したタイミングチャートの時刻aにおいて、電源ライン200aはH0Vの基準電位Vsubに設定され、電源ライン200bはL-3.3Vの電源電位Vgaに設定される図21b参照。よって、すべての発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20のそれぞれのVsub端子はHに設定され、それぞれのVga端子はLに設定される図23参照。そして、信号発生回路110の転送信号発生部120aは第1転送信号φ1a、第2転送信号φ2aをそれぞれHに、転送信号発生部120bは第1転送信号φ1b、第2転送信号φ2bをそれぞれHに設定する。すると、第1転送信号ライン201a、201bおよび第2転送信号ライン202a、202bがHになる図21b参照。これにより、発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20のそれぞれのφ1端子およびφ2端子がHになる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72の電位もHになり、電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73もHになる図23参照。さらに、信号発生回路110の許可信号発生部130aは許可信号φEaをHに、許可信号発生部130bは許可信号φEbをHに設定する。すると、許可信号ライン203a、203bがHになる図21b参照。これにより、発光チップCのφE端子がHになる図23参照。さらにまた、信号発生回路110の点灯信号発生部140aは点灯信号φIaをHに、点灯信号発生部140bは点灯信号φIbをHに設定する。すると、点灯信号ライン204a、204bがHになる図21b参照。これにより、発光チップCのφI端子がHになる。φI端子に接続されている点灯信号線75もHになる図23参照。信号発生回路110の書込信号発生部150は書込信号φW1~φW20をHに設定する。すると、書込信号ライン205~224がHになる図21b参照。これにより、発光チップCのφW端子がHになる図23参照。発光チップCのφW端子は、書込抵抗RWを介して、書込信号線74に接続されている。発光チップCのφE端子は、許可抵抗REを介して、許可信号線76に接続され、書込信号線74に接続されている。上述したように、発光チップCのφW端子およびφE端子はともにHに設定されているので、書込信号線74もHになる図23参照。次に、図23を参照しつつ、図25に示したタイミングチャートにしたがって、発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20の動作を、発光チップ組1に属する発光チップCa1とCb1とを中心に説明する。なお、図25および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。<発光チップCa1>転送サイリスタT、書込サイリスタMおよび発光サイリスタLのアノード端子はVsub端子に接続されているので、Hに設定される。一方、奇数番号の転送サイリスタT1、T3、T5、...のそれぞれのカソード端子は、第1転送信号線72に接続され、Hに設定されている。偶数番号の転送サイリスタT2、T4、T6、...のそれぞれのカソード端子は、第2転送信号線73に接続され、Hに設定されている。よって、転送サイリスタTのアノード端子およびカソード端子はともにHとなり、転送サイリスタTはオフ状態にある。同様に、書込サイリスタMのカソード端子は、書込信号線74に接続され、前述したように、Hに設定されている。よって、書込サイリスタMのアノード端子およびカソード端子はともにHとなり、書込サイリスタMはオフ状態にある。さらに、発光サイリスタLのカソード端子は、点灯信号線75に接続され、Hに設定されている。よって、発光サイリスタLのアノード端子およびカソード端子はともにHとなり、発光サイリスタLはオフ状態にある。転送サイリスタTのゲート端子Gtは、電源線抵抗Rgxを介して電源線71に接続されている。電源線71はL-3.3Vの電源電位Vgaに設定されている。よって、後述するゲート端子Gt1およびGt2を除いて、ゲート端子Gtの電位はLになっている。そして、書込サイリスタMのゲート端子Gmは、電源線抵抗Rgyを介して電源線71に接続されている。よって、後述するゲート端子Gm1を除いて、ゲート端子Gmの電位はLになっている。さらに、発光サイリスタLのゲート端子Glは、電源線抵抗Rgzを介して電源線71に接続されている。よって、ゲート端子Glの電位はLになっている。以上のことから、後述する転送サイリスタT1、T2、書込サイリスタM1を除いて、転送サイリスタT、書込サイリスタMおよび発光サイリスタLのしきい電圧はそれぞれのゲート端子Gt、Gm、Glの電位-3.3Vからpn接合の拡散電位Vd1.5Vを引いた値-4.8Vとなっている。図23中の転送サイリスタ列の一端のゲート端子Gt1は、前述したように、スタートダイオードDx0のカソード端子に接続されている。そして、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。第2転送信号線73はHに設定されている。すると、スタートダイオードDx0は、そのカソード端子がLでそのアノード端子がHとなって、順方向に電圧が印加順バイアスされている。これにより、スタートダイオードDx0のカソード端子ゲート端子Gt1は、スタートダイオードDx0のアノード端子のH0VからスタートダイオードDx0の拡散電位Vd1.5Vを引いた値-1.5Vになる。よって、転送サイリスタT1のしきい電圧は、ゲート端子Gt1の電位-1.5Vから拡散電位Vd1.5Vを引いた-3Vとなる。そして、転送サイリスタT1に隣接する転送サイリスタT2のゲート端子Gt2は、ゲート端子Gt1に結合ダイオードDx1を介して接続されている。転送サイリスタT2のゲート端子Gt2の電位は、ゲート端子Gt1の電位-1.5Vから結合ダイオードDx1の拡散電位Vd1.5Vを引いた-3Vになる。よって、転送サイリスタT2のしきい電圧は-4.5Vになる。なお、番号が3以上の転送サイリスタTのしきい電圧は、前述したように-4.8Vである。一方、書込サイリスタM1のゲート端子Gm1はゲート端子Gt1に接続ダイオードDy1を介して接続されているため、書込サイリスタM1のゲート端子Gm1の電位は、ゲート端子Gt1の電位-1.5Vから接続ダイオードDy1の拡散電位Vd1.5Vを引いた-3Vになる。よって、書込サイリスタM1のしきい電圧は-4.5Vになる。なお、番号が2以上の書込サイリスタMのしきい電圧は、前述したように-4.8Vである。また、発光サイリスタLのしきい電圧は、前述したように-4.8Vである。<発光チップCb1>発光チップCb1においても、初期状態は発光チップCa1と同じであるので、説明を省略する。2時刻b図25に示す時刻bにおいて、発光チップ群aに送信される第1転送信号φ1aが、H0VからL-3.3Vに移行する。これにより発光装置65は動作状態に入る。<発光チップCa1>しきい電圧が-3Vである転送サイリスタT1がターンオンする。しかし、転送サイリスタT3以降の番号の大きい奇数番目の転送サイリスタTは、しきい電圧が-4.8Vであるので、オン状態に移行できない。一方、しきい電圧が-4.5Vである転送サイリスタT2は、第2転送信号φ2aがH0Vであるので、ターンオンできない。転送サイリスタT1がターンオンすると、ゲート端子Gt1の電位は、アノード端子のH0Vになる。そして、転送サイリスタT1のカソード端子図23の第1転送信号線72の電位は、転送サイリスタT1のアノード端子のH0Vからpn接合の拡散電位Vd1.5Vを引いた-1.5Vになる。すると、カソード端子ゲート端子Gt2が-3Vであった結合ダイオードDx1は、そのアノード端子ゲート端子Gt1がH0Vになるので、順バイアスである。よって、結合ダイオードDx1のカソード端子ゲート端子Gt2の電位は、そのアノード端子ゲート端子Gt1のH0Vから拡散電位Vd1.5Vを引いた-1.5Vになる。これにより、転送サイリスタT2のしきい電圧は-3Vになる。転送サイリスタT2のゲート端子Gt2に結合ダイオードDx2を介して接続されたゲート端子Gt3の電位は-3Vになる。これにより、転送サイリスタT3のしきい電圧は-4.5Vになる。番号が4以上の転送サイリスタTは、ゲート端子Gtの電位がLの電源電位Vgaであるので、しきい電圧は-4.8Vが維持される。一方、転送サイリスタT1がターンオンして、接続ダイオードDy1のアノード端子ゲート端子Gt1の電位がH0Vとなる。すると、カソード端子ゲート端子Gm1が-3Vであった接続ダイオードDy1は、順バイアスである。よって、接続ダイオードDy1のカソード端子ゲート端子Gm1の電位は、アノード端子ゲート端子Gt1の電位0Vからpn接合の拡散電位Vd1.5Vを引いた-1.5Vになる。これにより、書込サイリスタM1のしきい電圧は-3Vになる。なお、書込サイリスタM2のゲート端子Gm2の電位は-3Vになり、書込サイリスタM2のしきい電圧は-4.5Vになる。番号が3以上の書込サイリスタMは、-4.8Vのしきい電圧が維持される。しかし、書込信号線74はHであるので、いずれの書込サイリスタMもオン状態に移行しない。接続ダイオードDy1のカソード端子ゲート端子Gm1は接続ダイオードDz1のアノード端子ゲート端子Gm1である。よって、接続ダイオードDz1のアノード端子ゲート端子Gm1の電位が-1.5Vになる。すると、接続ダイオードDz1は、カソード端子ゲート端子Gl1の電位が-3.3Vであったので、順バイアスである。よって、接続ダイオードDz1のカソード端子ゲート端子Gl1の電位は、そのアノード端子ゲート端子Gm1の電位-1.5Vからpn接合の拡散電位Vd1.5Vを引いた-3Vになる。これにより、発光サイリスタL1のしきい電圧は-4.5Vになる。一方、ゲート端子Gm2の電位が-3Vになっても、発光サイリスタL2はしきい電圧-4.8Vが維持される。番号が3以上の発光サイリスタLは、同様に、しきい電圧-4.8Vが維持される。そして、点灯信号線75がHであるので、いずれの発光サイリスタLもオン状態に移行しない。すなわち、時刻bにおいて、ターンオンするのは転送サイリスタT1のみである。そして、時刻bの直後ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。において、転送サイリスタT1がオン状態にある。他の転送サイリスタT、すべての書込サイリスタMおよび発光サイリスタLはオフ状態にある。なお、以下では、オン状態にあるサイリスタ転送サイリスタT、書込サイリスタM、発光サイリスタLのみを説明し、オフ状態にあるサイリスタ転送サイリスタT、書込サイリスタM、発光サイリスタLの説明を省略する。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。以上説明したように、サイリスタ転送サイリスタT、書込サイリスタM、発光サイリスタLのゲート端子ゲート端子Gt、Gm、Glはダイオード結合ダイオードDx、接続ダイオードDy、Dzによって相互に接続されている。よって、ゲート端子の電位が変化すると、電位が変化したゲート端子に、順バイアスのダイオードを介して接続されたゲート端子の電位が変化する。そして、変化したゲート端子を有するサイリスタのしきい電圧が変化する。そして、しきい電圧がLより高くなると、サイリスタがターンオンする。さらに具体的に説明する。電位がH0Vになったゲート端子と、順バイアスのダイオード1個で接続されたゲート端子の電位は-1.5Vになり、そのゲート端子を有するサイリスタのしきい電圧は-3Vになる。このしきい電圧はL-3.3Vより高い絶対値が小さくので、サイリスタがターンオンする。一方、電位がH0Vになったゲート端子と、順バイアスのダイオード2個で接続されたゲート端子の電位は-3Vになり、そのゲート端子を有するサイリスタのしきい電圧は-4.5Vになる。このしきい電圧はL-3.3Vより低いため、サイリスタはターンオンできず、オフ状態を維持する。以下では、ターンオンできるようにしきい電圧が変化するサイリスタ転送サイリスタT、書込サイリスタM、発光サイリスタLを中心に説明し、他の変化については説明を省略する。3時刻c時刻cにおいて、発光チップ群aに送信される点灯信号φIaがH0VからL-3.3Vに移行する。<発光チップCa1>点灯信号線75がL-3.3Vになっても、発光サイリスタL1のしきい電圧は-4.5V、番号が2以上の発光サイリスタLのしきい電圧は-4.8Vであるので、いずれの発光サイリスタLもターンオンしない。よって、時刻cの直後においては、転送サイリスタT1のみがオン状態にある。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。4時刻d時刻dにおいて、発光チップ群aに送信される許可信号φEaが、H0VからL-3.3Vに移行する。<発光チップCa1>書込信号φW1はHである。よって、書込信号線74は、φE端子とφW端子と間の電位差が、許可抵抗REと書込抵抗RWとで分圧された電位となる。例えば、RE=RWとすると、書込信号線74の電位は-1.65Vとなる。以下、RE=RWとして説明する。このとき、書込サイリスタM1はしきい電圧が-3Vであるため、ターンオンできない。書込サイリスタM2はしきい電圧が-4.5Vで、番号が3以上の書込サイリスタMはしきい電圧が-4.8Vであるので、ターンオンできない。よって、時刻dの直後において、転送サイリスタT1がオン状態にある。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。5時刻e時刻eにおいて、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1とが属する発光チップ組1に送信される書込信号φW1が、H0VからL-3.3Vに移行する。<発光チップCa1>前述したように、発光チップCa1の許可信号φEaは、時刻dにおいて、Lに移行している。許可信号φEaおよび書込信号φW1がともにLになるので、書込信号線74の電位は、-1.65VからL-3.3Vに移行する。すると、しきい電圧が-3Vである書込サイリスタM1がターンオンする。一方、書込サイリスタM2は、しきい電圧が-4.5V、番号が3以上の書込サイリスタMは、しきい電圧が-4.8Vであるので、ターンオンできない。書込サイリスタM1がターンオンすると、ゲート端子Gm1はH0Vになる。そして、カソード端子図23の書込信号線74は、-3.3Vから-1.5Vになる。これにより、接続ダイオードDz1は、そのアノード端子ゲート端子Gm1がH0Vとなる。すると、接続ダイオードDz1は、カソード端子ゲート端子Gt2が-4.5Vであったので、順バイアスである。よって、接続ダイオードDz1のカソード端子ゲート端子Gl2は、-1.5Vになり、発光サイリスタL1のしきい電圧は-3Vになる。なお、番号が2以上の発光サイリスタLのしきい電圧は-4.8Vが維持されている。点灯信号線75は、時刻cにおいてL-3.3Vに移行している。すると、書込信号φW1のH0VからL-3.3Vへの移行するタイミングにおいて、発光サイリスタL1がターンオンして、点灯発光する。なお、番号が2以上の発光サイリスタLはしきい電圧が-4.8Vであるので、ターンオンできない。よって、時刻eの直後においては、転送サイリスタT1、書込サイリスタM1および発光サイリスタL1がオン状態にある。<発光チップCb1>書込信号φW1がH0VからL-3.3Vに移行する。しかし、許可信号φEbは、初期状態のHを維持している。よって、RE=RWにおいて、発光チップCb1の書込信号線74の電位は、-1.65Vになる。このとき、書込サイリスタM1はしきい電圧が-4.5V、番号が2以上の書込サイリスタMはしきい電圧が-4.8Vである。よって、いずれの書込サイリスタMもターンオンできない。6時刻f時刻fにおいて、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1とが属する発光チップ組1に送信される書込信号φW1が、L-3.3VからH0Vに移行する。<発光チップCa1>前述したように、許可信号φEaは、時刻dから、Lを維持している。このため、書込信号線74の電位は-1.65Vに移行しようとする。一方、書込信号線74に接続された書込サイリスタM1はオン状態になっている。書込サイリスタM1のオン状態を維持するための書込信号線74の電位は、-1.5V以下であればよい。-1.65Vは-1.5Vより低い電位であるので、書込サイリスタM1は引き続きオン状態を維持する。そして、書込信号線74の電位は、オン状態の書込サイリスタM1により-1.5Vを維持する。よって、時刻fの直後においては、転送サイリスタT1、書込サイリスタM1および発光サイリスタL1がオン状態にある。<発光チップCb1>書込信号φW1がL-3.3VからH0Vに移行すると、-1.65Vであった発光チップCb1の書込信号線74の電位がH0Vに戻る。7時刻g時刻gにおいて、発光チップ群bに送信される第1転送信号φ1bが、H0VからL-3.3Vに移行する。<発光チップCa1>発光チップCa1が属する発光チップ群aに送信される信号には変化がないので、時刻fの直後の状態が維持される。<発光チップCb1>発光チップCb1の動作は、時刻bにおける発光チップCa1の動作と同様である。すなわち、転送サイリスタT1がターンオンする。これにより、第1転送信号線72の電位が-1.5Vになる。さらに、転送サイリスタT2のしきい電圧が-3V、書込サイリスタM1のしきい電圧が-3Vになる。つまり、発光チップCb1は、発光チップCa1の動作をシフトしたタイミング位相が180°ずれた関係で動作する。8時刻h時刻hにおいて、発光チップ群aに送信される許可信号φEaが、L-3.3VからH0Vに移行する。<発光チップCa1>書込信号φW1は、時刻fにおいてLからHに移行しているので、書込信号線74の電位がHに移行する。すると、オン状態にあった書込サイリスタM1は、カソード端子およびアノード端子がともにHとなるので、ターンオフする。これにより、ゲート端子Gm1の電位が-1.5Vに戻る。そして、時刻hの直後においては、転送サイリスタT1、発光サイリスタL1がオン状態にある。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、時刻gの直後の状態が維持される。9時刻i時刻iにおいて、発光チップ群bに送信される点灯信号φIbが、H0VからL-3.3Vに移行する。<発光チップCa1>発光チップCa1が属する発光チップ群aに送信される信号に変化がないので、時刻hの直後の状態が維持される。<発光チップCb1>発光チップCb1の動作は、時刻cにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。時刻iの直後においては、転送サイリスタT1がオン状態にある。なお、ここでは、時刻cと時刻iとで、期間Tに対して位相が180°ずれているとする。10時刻j時刻jにおいて、発光チップ群bに送信される許可信号φEbが、H0VからL-3.3Vに移行する。<発光チップCa1>発光チップCa1が属する発光チップ群aに送信される信号に変化がないので、時刻hの直後の状態が維持される。<発光チップCb1>発光チップCb1の動作は、時刻dにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。時刻jでは、RE=RWにおいて、書込信号線74の電位は-1.65Vとなる。時刻jの直後においては、転送サイリスタT1がオン状態にある。11時刻k時刻kにおいて、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1とが属する発光チップ組1に送信される書込信号φW1が、H0VからL-3.3Vに移行する。<発光チップCa1>発光チップCa1の書込信号線74の電位は、時刻hにおいて、Hに移行していた。よって、書込信号φW1がLに移行すると、時刻dの場合と同様に、書込信号線74の電位が-1.65Vになる。しかし、書込サイリスタM1はしきい電圧が-4.5V、番号が2以上書込サイリスタMはしきい電圧が-4.8Vであるので、いずれの書込サイリスタMもターンオンしない。時刻kの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯発光している。<発光チップCb1>発光チップCb1の許可信号φEbは、時刻jにおいて、Lに移行している。よって、許可信号φEbおよび書込信号φW1がともにLになることで、書込信号線74の電位は-1.65VからL-3.3Vに移行する。すると、時刻eにおける発光チップCa1と同様に、しきい電圧が-3Vである書込サイリスタM1がターンオンする。書込サイリスタM1がターンオンすると、ゲート端子Gm1はH0Vになる。そして、発光サイリスタL1のしきい電圧は-3Vになる。点灯信号線75は、時刻iにおいて、L-3.3Vに移行しているので、書込信号φW1のH0VからL-3.3Vへの移行のタイミングで、発光サイリスタL1がターンオンして、点灯発光する。時刻kの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態になっていて、発光サイリスタL1がオン状態で点灯発光している。12時刻l時刻lにおいて、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1とが属する発光チップ組1に送信される書込信号φW1が、L-3.3VからH0Vに移行する。<発光チップCa1>時刻kにおいて、-1.65Vになった書込信号線74の電位がHに戻る。時刻lの直後においては、転送サイリスタT1がオン状態になっていて、発光サイリスタL1がオン状態で点灯発光している。<発光チップCb1>時刻fにおける発光チップCa1の動作と同様に、書込信号線74の電位は-1.65Vに移行しようとする。しかし、-1.65Vは、オン状態の書込サイリスタM1のカソード端子の電位-1.5Vより低いので、書込サイリスタM1は引き続きオン状態を維持する。そして、書込信号線74の電位は、オン状態の書込サイリスタM1により-1.5Vを維持する。時刻fの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態になっていて、発光サイリスタL1がオン状態で点灯発光している。13時刻m時刻mにおいて、発光チップ群aに送信される第2転送信号φ2aが、H0VからL-3.3Vに移行する。<発光チップCa1>しきい電圧が-3Vである転送サイリスタT2がターンオンする。しかし、転送サイリスタT4以降の番号の大きい偶数番目の転送サイリスタTは、しきい電圧が-4.8Vであるので、ターンオンできない。転送サイリスタT2がターンオンすると、ゲート端子Gt2はH0Vになる。すると、転送サイリスタT2のゲート端子Gt2に結合ダイオードDx2を介して接続されたゲート端子Gt3の電位は-1.5Vになる。これにより、転送サイリスタT3のしきい電圧は-3Vになる。そして、カソード端子図23の第2転送信号線73は、アノード端子のH0Vからpn接合の拡散電位Vd1.5Vを引いた-1.5Vになる。一方、転送サイリスタT2がターンオンしてゲート端子Gt2がHになると、接続ダイオードDy2を介して、ゲート端子Gm1の電位が-1.5Vになる。これにより、書込サイリスタM2のしきい電圧が-3Vになる。しかし、書込信号線74の電位はHであるので、書込サイリスタM2はターンオンしない。さらに、接続ダイオードDz2を介して、ゲート端子Gl2の電位が-3Vになる。これにより、発光サイリスタL2のしきい電圧が-4.5Vになる。このとき、点灯信号線75の電位は、オン状態の発光サイリスタL1により-1.5Vとなっているので、発光サイリスタL2はターンオンしない。すなわち、時刻mにおいて、ターンオンできるのは転送サイリスタT2のみである。そして、時刻mの直後においては、転送サイリスタT1、転送サイリスタT2がオン状態になっていて、発光サイリスタL1がオン状態で点灯発光している。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、時刻lの直後の状態が維持される。14時刻n時刻nにおいて、発光チップ群aに送信される第1転送信号φ1aが、L-3.3VからH0Vに移行する。<発光チップCa1>オン状態にあった転送サイリスタT1は、カソード端子およびアノード端子がともにHとなるので、ターンオフする。これにより、ゲート端子Gt1がHからL-3.3Vに移行し、転送サイリスタT1のしきい電圧が-4.8Vになる。また、結合ダイオードDx1は、アノード端子ゲート端子Gt1がLとなって、カソード端子ゲート端子Gt2がHであるので、逆バイアスになる。同様に、接続ダイオードDy1も、アノード端子ゲート端子Gt1がL-3.3Vとなる。すると、接続ダイオードDy1は、カソード端子ゲート端子Gm1が-1.5Vであったので、逆バイアスになる。これにより、接続ダイオードDy1のカソード端子ゲート端子Gm1がLに移行し始める。さらに、接続ダイオードDz1は、カソード端子ゲート端子Gm1がLに移行すると、オン状態にある発光サイリスタL1により、カソード端子ゲート端子Gl1がHであるので、逆バイアスになる。よって、書込サイリスタM1は、ゲート端子Gm1がLになって、しきい電圧が-4.8Vになる。時刻nの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL1がオン状態で点灯発光している。なお、H0Vになったゲート端子に逆バイアスのダイオードで接続されたゲート端子には、H0Vになった影響が及ばず、サイリスタのしきい電圧は高く絶対値で小さくならない。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、時刻lの状態が維持される。15時刻o時刻oにおいて、発光チップ群aに送信される点灯信号φIaが、L-3.3VからH0Vに移行する。また、発光チップ群bに送信される許可信号φEbが、L-3.3VからH0Vに移行する。<発光チップCa1>点灯信号φIaが、L-3.3VからH0Vに移行すると、オン状態にあった発光サイリスタL1は、カソード端子およびアノード端子がともにHとなってターンオフし、消灯する非点灯になる。これにより、ゲート端子Gl1がLに向かって移行する。そして、発光サイリスタL1のしきい電圧は-4.8Vになる。すなわち、発光チップCa1の発光サイリスタL1は、時刻eの書込信号φW1がHからLに移行するタイミングで点灯発光ターンオンし、時刻oの点灯信号φIaがLからHに移行するタイミングで消灯ターンオフする。時刻eから時刻oまでの期間が、発光チップCa1の発光サイリスタL1の点灯発光期間に対応する。時刻oの直後においては、転送サイリスタT2がオン状態になっている。<発光チップCb1>発光チップ群bに送信される許可信号φEbが、L-3.3VからH0Vに移行すると、発光チップCa1の時刻hと同様に、書込信号線74の電位がHに移行する。時刻oの直後においては、転送サイリスタT1、発光サイリスタL1がオン状態になっていて、発光サイリスタL1が点灯発光している。なお、本実施の形態では、時刻oにおいて、発光チップ群aに送信される点灯信号φIaをLからHに移行し、発光チップ群bに送信される許可信号φEbをLからHに移行したが、これらの移行を同時にする必要はなく、どちらが先でもかまわない。16時刻p時刻pにおいて、発光チップ群aに送信される点灯信号φIaがH0VからL-3.3Vに移行する。<発光チップCa1>時刻pからは、発光サイリスタL2の点灯制御の期間Ta2に入る。第1転送信号φ1aおよび第2転送信号φ2aは、期間Ta1およびTa2を周期として変化するため、これらの信号の波形は異なるが、発光チップCa1の動作は、時刻cから時刻pまでの期間Ta1の繰り返しとなる。よって、期間Ta2では、第1転送信号φ1a、第2転送信号φ2aおよびこれらに関連する転送サイリスタTの説明を除き、発光チップCa1の動作の説明を省略する。時刻pにおいては、転送サイリスタT2がオン状態になっている。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、時刻oの直後の状態が維持される。17時刻q時刻qにおいて、発光チップ群aに送信される許可信号φEaが、L-3.3VからH0Vに移行する。また、発光チップ群bに送信される点灯信号φIbが、L-3.3VからH0Vに移行する。<発光チップCa1>時刻hと同様であるので説明を省略する。時刻qの直後においては、転送サイリスタT2、発光サイリスタL2がオン状態になっていて、発光サイリスタL2が点灯発光している。<発光チップCb1>時刻oにおける発光チップCa1の動作と同様に、点灯信号φIbが、L-3.3VからH0Vに移行すると、オン状態にあった発光サイリスタL1は、カソード端子およびアノード端子がともにHとなってオフ状態に移行し、消灯する。これにより、ゲート端子Gl1がLに向かって移行する。そして、発光サイリスタL1のしきい電圧は-4.8Vになる。すなわち、発光チップCb1の発光サイリスタL1は、時刻kの書込信号φW1がHからLに移行するタイミングで点灯発光ターンオンし、時刻qの点灯信号φIbがLからHに移行するタイミングで消灯ターンオフする。時刻kから時刻qまでの期間が、発光チップCb1の発光サイリスタL1の点灯発光期間に対応する。時刻qの直後においては、転送サイリスタT2がオン状態になっている。18時刻r時刻rにおいて、発光チップ群bの発光サイリスタL1を制御する期間Tb1が終了する。19時刻s時刻sにおいて、発光チップCa1が属する発光チップ群aへ送信される第1転送信号φ1aがH0VからL-3.3Vに移行する。<発光チップCa1>しきい電圧が-3Vであった転送サイリスタT3がターンオンする。これにより、ゲート端子Gt3はH0Vになる。そして、ゲート端子Gt4の電位は-1.5Vになる。これにより、転送サイリスタT4のしきい電圧は-3Vになる。これにより、書込サイリスタM4のしきい電圧が-3Vに、発光サイリスタL4のしきい電圧が-4.5Vになる。なお、時刻sの直後においては、転送サイリスタT2、T3がオン状態になっていて、発光サイリスタL2がオン状態で点灯発光している。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、状態の変化はない。なお、時刻sの直後においては、転送サイリスタT2、書込サイリスタM2がオン状態になっていて、発光サイリスタL2がオン状態で点灯発光している。20時刻t時刻tにおいて、発光チップCa1が属する発光チップ群aへ送信される第2転送信号φ2aがL-3.3VからH0Vに移行する。<発光チップCa1>オン状態にあった転送サイリスタT2は、カソード端子およびアノード端子がともにHとなるので、ターンオフする。すると、転送サイリスタT2のゲート端子Gt2がLに移行する。そして、書込サイリスタM2のゲート端子Gm2および発光サイリスタL2のゲート端子Gl2もHに移行する。そして、転送サイリスタT2、書込サイリスタM2のしきい電圧が-4.8Vになる。時刻tの直後においては、転送サイリスタT3がオン状態になっていて、発光サイリスタL2がオン状態で点灯発光している。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、状態の変化はない。なお、時刻tの直後においては、転送サイリスタT2、書込サイリスタM2がオン状態になっていて、発光サイリスタL2がオン状態で点灯発光している。21その他時刻uにおいて、発光チップ群aの発光サイリスタL2を制御する期間Ta2が終了する。時刻vにおいて、発光チップ群bの発光サイリスタL2を制御する期間Tb2が終了する。時刻wにおいて、発光チップ群aの発光サイリスタL3を制御する期間Ta3が終了する。時刻xにおいて、発光チップ群bの発光サイリスタL3を制御する期間Tb3が終了する。そして、時刻yにおいて、発光チップ群aの発光サイリスタL4を制御する期間Ta4が終了する。以下同様に、発光チップCのすべての発光サイリスタLの点灯制御を行う。以上説明した発光チップCの動作をまとめて説明する。はじめに転送サイリスタTの動作を説明する。第8の実施の形態における発光チップCでは、2相の転送信号第1転送信号φ1および第2転送信号φ2により、転送サイリスタTのオン状態を順に移している。すなわち、2相の転送信号の内の一方の転送信号がL-3.3Vになることにより、一方の転送信号がカソード端子に送信された転送サイリスタTがオン状態になり、そのゲート端子GtがH0Vになる。H0Vになったゲート端子Gtと順バイアスの結合ダイオードDxで接続された隣接する転送サイリスタTのゲート端子Gtの電位が-1.5Vになる。これにより、隣接する転送サイリスタTは、しきい電圧が上昇本実施の形態では、-4.5Vから-3Vし、他方の転送信号がL-3.3Vとなるタイミングでオン状態になる。つまり、2相の転送信号第1転送信号φ1および第2転送信号φ2を、L-3.3Vの期間が重なる図25における時刻mから時刻nまでの期間ように、位相をずらして送信することにより、転送サイリスタTを順次オン状態に設定する。そして、転送サイリスタTがオン状態になって、ゲート端子GtがH0Vになると、ゲート端子Gtに接続ダイオードDyを介して接続された書込サイリスタMのゲート端子Gmの電位が-1.5Vになり、書込サイリスタMのしきい電圧が-3Vとなる。そして、許可信号φEφEaまたはφEbと書込信号φWφW1~φW20とが共にLであるとき、書込信号線74の電位がL-3.3Vになって、書込サイリスタMがターンオンする。書込サイリスタMがオン状態になると、書込サイリスタMのゲート端子GmがH0Vになり、ゲート端子Gmに接続ダイオードDzを介して接続されたゲート端子Glの電位が-1.5Vになり、発光サイリスタLのしきい電圧が-3Vになる。許可信号φEφEaまたはφEbと書込信号φWφW1~φW20とが共にLになる時刻の前に、点灯信号φIφIaまたはφIbをL-3.3Vに設定すると、許可信号φEφEaまたはφEbと書込信号φWφW1~φW20とが共にLになるタイミング時刻において、発光サイリスタLがターンオンして、点灯発光する。このように、発光サイリスタLが点灯発光している点灯期間は、許可信号φE許可信号φEaまたはφEbと書込信号φW書込信号φW1~φW20とが共にLになるタイミング時刻から、点灯信号φIφIaまたはφIbがLからHになる時刻図25における時刻eから時刻oまでとなる。一方、許可信号φE許可信号φEaまたはφEbと書込信号φW書込信号φW1~φW20との一方のみがLになる状態はいわゆる半選択の状態であって、書込サイリスタMはターンオンせず、発光サイリスタLもターンオンしない。すなわち、許可信号φEがLである発光チップCでは、書込信号φWのHからLへ移行により、発光サイリスタLが点灯発光する。一方、許可信号φEがHであると、書込信号φWがHからLへ移行しても、発光サイリスタLの点灯発光が阻止される。本実施の形態では、発光チップ群aと発光チップ群bとに属する発光チップCから構成される発光チップ組に対して、それぞれの発光チップCの発光サイリスタLを共に点灯発光するときは、共通に送信する書込信号φWφW1~φW20にLになる期間を2つ設けている図25の時刻eから時刻fまでの期間および時刻kから時刻lまでの期間。すなわち、前のLの期間は発光チップ群aの発光チップCに対して、後のLの期間は発光チップ群bの発光チップCに対して、点灯の開始を設定する。そして、本実施の形態では、発光チップ群aと発光チップ群bとで、それぞれに送信する転送信号第1転送信号φ1a、φ1bおよび第2転送信号φ2a、φ2b、許可信号φEφEaおよびφEbおよび点灯信号φIφIaおよびφIbの位相を180°ずらしている。これにより、書込信号φWφW1~φW20に設けた2つのLの期間を設定するための期間の幅マージンを最大にしている。すなわち、位相を180°ずらしているので、書込信号φWに設ける2つのLの時刻は、それぞれ期間Tの前半の1/2と後半の1/2の期間に設ければよい。なお、許可信号φEφEaおよびφEbおよび書込信号φWφW1~φW20は、それぞれLとなることにより、発光サイリスタLを点灯対象として選択するものであって、許可信号φEφEaおよびφEbおよび書込信号φWφW1~φW20がともに点灯対象として選択した発光サイリスタLが点灯する。よって、発光チップ群aの発光チップCに送信する許可信号φEaのLの期間と、その発光チップCに送信する書込信号φWφW1~φW20のLの期間が重なるようにすればよい。許可信号φEbについても同様である。一方、許可信号φEφEaおよびφEbは、同じ発光チップ組に属する発光チップ群aの発光チップCに送信する許可信号φEaのLの期間と、同じ発光チップ組に属する発光チップ群bの発光チップCに送信する書込信号φWφW1~φW20のLとが重ならないようすればよい。逆の場合も同様である。点灯を意図しない発光サイリスタLが点灯してしまうことを抑制するためである。次に、発光チップ組2に属する発光チップCa2およびCb2の動作および発光チップ組3に属する発光チップCa3およびCb3の動作について説明する。前述したように、発光チップCa2、Ca3は、発光チップCa1と並行に動作し、発光チップCa1、Cb1と同様に動作する。発光チップCb2、Cb3は、発光チップCb1と並行して動作し、発光チップCb1と同様に動作する。そこで、発光チップ組2に属する発光チップCa2およびCb2においては、発光サイリスタLのいくつかを点灯させない場合について説明する。また、発光チップ組3に属する発光チップCa3およびCb3については、発光サイリスタLの光量補正のために、書込信号φW3のLの時刻を変更する方法について説明する。前述したように、発光チップ組2では、発光チップCa2の発光サイリスタL2、L3、L4を点灯させるとし、発光チップCb2の発光サイリスタL1、L3、L4を点灯させるとした。発光チップCa2の発光サイリスタL1および発光チップCb2の発光サイリスタL2は非点灯のままとした。発光チップCa2の発光サイリスタL1を非点灯のままとする点灯させないときは、発光チップ組1の発光サイリスタL1を点灯させるために書込信号φW1をLにする時刻eから時刻fまでの期間において、書込信号φW2をHのままに維持すればよい。これにより、時刻eにおいて、発光チップCa2の書込信号線74が-1.65Vのまま維持され、書込サイリスタM1がターンオンできない。よって、発光サイリスタL1のしきい電圧も-4.5Vに維持されるので、ターンオンできず、点灯発光しない。発光チップCb2の発光サイリスタL2においても同様である。一方、発光サイリスタLの輝度は、製造条件のばらつきなどにより、発光チップC間、発光サイリスタL間で異なることがある。このため、発光サイリスタLの光量が補正光量補正される。光量補正の方法には、発光サイリスタLに流す電流を調整して行う方法と、発光サイリスタLの点灯期間を調整して行う方法とがある。前述したように、発光サイリスタLの点灯期間は、書込信号φWがLに移行して発光サイリスタLをターンオンする時刻から、点灯信号φIがLからHに移行して発光サイリスタLをターンオフ消灯する時刻までである。本実施の形態では、点灯開始時刻を調整して光量補正する方法を用いている。図25に示すように、発光チップCa1の発光サイリスタL1は、時刻eにおいて、書込信号φW1をLにすることにより、ターンオンし、点灯発光する。これに対し、発光チップCa3の発光サイリスタL1は、時刻eとfとの間において、書込信号φW1をLにすることにより、ターンオンし、点灯発光している。すなわち、発光チップCa3の発光サイリスタL1の点灯期間は、発光チップCa1の発光サイリスタL1の点灯期間より短くなっている。このように、書込信号φWをLに移行する時刻を調整することで、点灯期間を長くしたり、短くしたりすることができる。本実施の形態では、発光チップCを2つの発光チップ群aおよびbに分けているので、書込信号φWをLに移行する時刻を、前述したように、期間Tの前半の1/2と後半の1/2の期間と設ければよい。光量補正次に、光量補正についてさらに説明する。図26は、光量補正の方法を説明するためのタイミングチャートである。図26では、図25の一部を取り出して示している。点灯期間の調整により光量補正を行う場合、最も輝度の小さい発光サイリスタLの点灯期間を基準にして、同じ光量となるように、それぞれの発光サイリスタLの点灯期間を計測する。これらの点灯期間の値は、画像形成装置1の画像出力制御部30などに設けられた不揮発メモリなどに補正データとして記録される。そして、不揮発メモリから読み出された補正データと画像データとに基づいて、発光サイリスタLごとに点灯期間が設定される。なお、画像形成装置1においては、発光部63の輝度を一様に増したり減じたりする濃度補正も行われる。図26において、時刻aから時刻uは、図25と同じとした。なお、許可信号φEaおよびφEbを記載していないので、時刻d、h、jを省略している。そして、図25において、点灯信号φIaがHである期間時刻oから時刻pまでの期間、および点灯信号φIbがHである期間時刻qから時刻rまでの期間は短いとして、図26では、時刻oと時刻pとを、時刻qと時刻rとを重ねて書いている。本実施の形態では、共通の書込信号φW1が、発光チップ組1に属する発光チップCa1とCb1とに共通に送信される。そして、発光チップCa1の発光サイリスタL1と発光チップCb1の発光サイリスタL1とを共に点灯させるとすると、期間Ta1において、書込信号φW1に、2つのLの期間が設けられる図25参照。そして、許可信号φEaと書込信号φW1とがともにLとなったときに、発光チップCa1の発光サイリスタL1が点灯発光を開始し、また許可信号φEbと書込信号φW1とがともにLとなったときに、発光チップCb1の発光サイリスタL1が点灯発光を開始する。よって、発光サイリスタLの光量補正は、許可信号φEaおよびφEbのそれぞれのLの期間と、書込信号φW1における2つのLの期間とを調整することで行う。しかし、許可信号φEaと書込信号φW1とがともにLとなるときと、許可信号φEbと書込信号φW1とがともにLとなるときが重なると、もはや発光チップCa1の発光サイリスタL1と発光チップCb1の発光サイリスタL1との発光期間が独立に制御できなくなる。書込信号φW1は、発光チップCa1および発光チップCb1のそれぞれの発光サイリスタLに対して、時系列に2つのLの期間を設けている。よって、書込信号φW1において、Lの期間が重なると、時系列に2つのLの期間が設けることができないことを意味している。以下では、書込信号φW1において、2つのLの期間が重ならない範囲、すなわち光量補正が可能な範囲について説明する。なお、許可信号φEaおよびφEbのLの期間は、書込信号φW1のLの期間に追随して変化するとして説明を省略する。前述したように、発光サイリスタLの点灯期間の開始時刻は、書込信号φW1がHからLになるタイミングである。点灯期間の終了時刻は、点灯信号φIφIaまたはφIbがLからHに移行する時刻である。ここでの光量補正においては、点灯期間の終了時刻を変更しないとする。発光チップCa1の発光サイリスタL1に対し、最長1とする。の点灯期間は、点灯信号φIaがHからLに移行する時刻cから、点灯信号φIaがLからHに移行する時刻oまでの期間となる。よって、この点灯期間は、書込信号φW1が期間Ta1における2つのLの期間のうち、始めにLになる時刻eを時刻cから時刻oまでの間でシフトさせることで、調整される。一方、発光チップCb1の発光サイリスタL1に対し、最長1とする。の点灯期間は、点灯信号φIbがHからLに移行する時刻iから、点灯信号φIbがLからHに移行する時刻qまでの期間となる。よって、この点灯期間は、書込信号φW1が期間Ta1における2つのLの期間のうち、後にLになる時刻kを時刻iから時刻qまでの間でシフトさせることで調整される。しかし、発光チップCa1の発光サイリスタL1の点灯期間が調整できる時刻cから時刻oまでの期間と、発光チップCb1の発光サイリスタL1の点灯期間が調整できる時刻iから時刻qまでの期間とは、一部の期間時刻iから時刻oまでの期間が重複している。よって、重複する期間において、書込信号φW1の2つのLの期間が重ならないようにすることになる。図26に示す4つの場合Ca1_A、Ca1_B、Ca1_C、Ca1_Dは、発光チップCa1の発光サイリスタL1に対し、点灯期間の開始時刻を調整した場合を示している。同様に、図26に示す4つの場合Cb1_A、Cb1_B、Cb1_C、Cb1_Dは、発光チップCb1の発光サイリスタL1に対し、点灯期間の開始時刻を調整した場合を示している。Ca1_AおよびCb1_Aは、基準点灯期間を3/4に設定した場合、Ca1_BおよびCb1_Bは基準点灯期間を1/2に設定した場合、Ca1_CおよびCb1_Cは基準点灯期間を3/8に設定した場合、Ca1_DおよびCb1_Dは基準点灯期間を3/16に設定した場合を示す。そして、それぞれの基準点灯期間に対して、光量補正が±30の範囲できる点灯期間の範囲も示している。なお、基準点灯期間は、測定されたそれぞれの発光サイリスタLの輝度の中央値から算出された点灯期間である。すなわち、輝度が中央値である発光サイリスタLは、基準点灯期間の点灯で感光体ドラム12を予め定められた光量で露光可能である。輝度が中央値を下回る発光サイリスタLは、基準点灯期間より点灯期間を長くして、輝度が中央値を上回る発光サイリスタLは、基準点灯期間より点灯期間を短くして、それぞれの発光サイリスタLの光量が予め定められた範囲内になるように光量補正する。基準点灯期間を3/4とするCa1_AおよびCb1_Aの場合を考える。書込信号φW1が始めにHからLに移行する時刻eのシフト可能な範囲点灯期間調整範囲は、Ca1_Aの図中に示す矢印の範囲となる。同様に、書込信号φW1が後にHからLに移行する時刻kのシフト可能な範囲は、Cb1_Aの図中に示す矢印の範囲となる。すなわち、基準点灯期間を3/4とするCa1_AおよびCb1_Aの場合において、矢印で示す範囲が重ならないようにするには、点灯期間を0.5~1の範囲で調整することになる。基準点灯期間を3/40.75とする場合には、基準点灯期間0.75に対して±30の範囲において、光量補正しうる。この範囲であれば、発光チップCa1の発光サイリスタL1、L2、L3、...と、発光チップCb1の発光サイリスタL1、2、3、...との点灯期間を個別に調整しうる。基準点灯期間を1/2とするCa1_BおよびCb1_Bの場合では、点灯期間を0.375~0.75の範囲で調整すれば、±30の光量補正しうる。同様に、基準点灯期間を3/8とするCa1_CおよびCb1_Cの場合では、点灯期間を0.5~0.25の範囲で調整すればよく、基準点灯期間を3/16とするCa1_DおよびCb1_Dの場合では、点灯期間を0.125~0.25の範囲で調整すれば、±30の光量補正しうる。また、光量補正の範囲が±30であることは、発光サイリスタLの輝度のばらつきが±30の範囲の発光サイリスタLが使用しうることになる。以上説明したように、発光チップ群aと発光チップ群bとで、信号の位相が180°ずらしているので、書込信号φWを共通にしても、広い範囲で光量補正しうる。第9の実施の形態第8の実施の形態では、発光チップCを2つの発光チップ群aおよびbに分割したが、発光チップ群は2つに限らない。第9の実施の形態では、発光チップCを4つの発光チップ群a、b、c、dに分割している。図27は、第9の実施の形態における発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示した図である。発光チップCの数は40個とし、発光チップ群a発光チップCa1~Ca10、発光チップ群b発光チップCb1~Cb10、発光チップ群c発光チップCc1~Cc10、発光チップ群d発光チップCd1~Cd10に分かれている。なお、発光チップCの構成は、図21a、図23、図24に示したものと同じである。発光装置65の回路基板62には、信号発生回路110および発光チップC発光チップCa1~Ca10、発光チップCb1~Cb10、発光チップCc1~Cc10、発光チップCd1~Cd10が搭載され、信号発生回路110と発光チップCとを相互に接続する配線が設けられている。信号発生回路110は、各種の制御信号に基づき、発光チップ群aに対して、第1転送信号φ1aと第2転送信号φ2aとを送信する転送信号発生部120aと、発光チップ群bに対して、第1転送信号φ1bと第2転送信号φ2bとを送信する転送信号発生部120bと、発光チップ群cに対して、第1転送信号φ1cと第2転送信号φ2cとを送信する転送信号発生部120cと、発光チップ群dに対して、第1転送信号φ1dと第2転送信号φ2dとを送信する転送信号発生部120dとを備えている。さらに、信号発生回路110は、各種の制御信号に基づき、発光チップ群aに対して、許可信号φEaを送信する許可信号発生部130aと、発光チップ群bに対して、許可信号φEbを送信する許可信号発生部130bと、発光チップ群cに対して、許可信号φEcを送信する許可信号発生部130cと、発光チップ群dに対して、許可信号φEdを送信する許可信号発生部130dとを備えている。さらにまた、信号発生回路110は、各種の制御信号に基づき、発光チップ群aに対して、点灯信号φIaを送信する点灯信号発生部140aと、発光チップ群bに対して、点灯信号φIbを送信する点灯信号発生部140bと、発光チップ群cに対して、点灯信号φIcを送信する点灯信号発生部140cと、発光チップ群dに対して、点灯信号φIdを送信する点灯信号発生部140dとを備えている。そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群a、b、c、dに属するそれぞれ一つの発光チップCを組にして、組毎に書込信号φW1~φW10を送信する書込信号発生部150を備えている。例えば、書込信号発生部150は、発光チップ群aに属する発光チップCa1と発光チップ群bに属する発光チップCb1と発光チップ群cに属する発光チップCc1と発光チップ群dに属する発光チップCd1とから構成される発光チップ組1に対して、書込信号φW1を送信する。発光チップ群aの発光チップCa2と発光チップ群bに属する発光チップCb2と発光チップ群cの発光チップCc2と発光チップ群dに属する発光チップCd2とから構成される発光チップ組2に対して、書込信号φW2を送信する。以下同様にして、発光チップ群aに属する発光チップCa10と発光チップ群bに属する発光チップCb10と発光チップ群cに属する発光チップCc10と発光チップ群dに属する発光チップCd10とから構成される発光チップ組10に対して、書込信号φW10を送信する。次に、発光チップ群a発光チップCa1~Ca10、発光チップ群b発光チップCb1~Cb10、発光チップ群c発光チップCc1~Cc10、発光チップ群d発光チップCd1~Cd10の配列について説明する。発光チップ群aに属する発光チップCa1~Ca10と、発光チップ群cに属する発光チップCc1~Cc10とが、発光チップCの長辺方向に交互に一列に間を置いて配列されている。これに向かい合うように、発光チップ群bに属する発光チップCb1~Cb10と、発光チップ群dに属する発光チップCd1~Cd10とが、発光チップCの長辺方向に交互に一列に間を置いて配列されている。次には、信号発生回路110と各発光チップC発光チップCa1~Ca10、発光チップCb1~Cb10、発光チップCc1~Cc10、発光チップCd1~Cd10とを相互に接続する配線は、第8の実施の形態と同様であるので、同様な構成要素には同じ符号を付して、詳細な説明は省略する。回路基板62上のすべての発光チップCには、基準電位Vsubと電源電位Vgaが共通に供給される。そして、転送信号φ1a、φ2a、点灯信号φIa、許可信号φEaは、発光チップ群aに対して、共通に送信される。そして、転送信号φ1b、φ2b、点灯信号φIb、許可信号φEbは、発光チップ群bに対して、共通に送信される。転送信号φ1c、φ2c、点灯信号φIc、許可信号φEcは、発光チップ群cに対して、共通に送信される。転送信号φ1d、φ2d、点灯信号φId、許可信号φEdは、発光チップ群dに対して、共通に送信される。一方、書込信号φW1~φW10は、発光チップ群a、b、c、dに属するそれぞれ一つの発光チップCが構成する発光チップ組1~10に対して1:1に送信される。図28は、第9の実施の形態における発光装置65の発光チップCをマトリクスの各要素として配置して示した図である。発光チップCを4行×10列のマトリクスの各要素として配置して、上記した信号発生回路110と発光チップCとを相互に接続する信号転送信号φ1、φ2、点灯信号φI、許可信号φE、書込信号φWのラインのみを示した図である。信号発生回路110から送信される信号と発光チップCとの関係が容易に理解できる。ここで、図27において、配線の数について説明する。本実施の形態では、発光チップ群の数を4としているので、点灯信号ライン204a、204b、204c、204dの4本となる。さらに、第1転送信号ライン201a、201b、201c、201d、第2転送信号ライン202a、202b、202c、202d、電源ライン200a、200bに加え、許可信号ライン203a、203b、203c、203d、書込信号ライン205~21410本が必要になる。よって、配線の数は28本となる。第8の実施の形態における30本よりも配線の数は少なくなる。なお、本実施の形態では、抵抗が小さいことを要する点灯信号ライン204の数は、第8の実施の形態の2本に比べ、4本となる。図29は、第9の実施の形態における発光チップCの動作を説明するためのタイミングチャートである。図29では、発光チップ組1発光チップCa1、Cb1、Cc1、Cd1の動作を説明するためのタイミングチャートを示している。ここでは、発光チップCa1、Cb1、Cc1、Cd1のそれぞれの発光サイリスタL1、L2、L3、L4をすべて点灯発光させるとした。時刻aから時刻wは、図25のタイミングチャートに示したと同じタイミングを示している。なお、第8の実施の形態とは、許可信号φEの期間が異なるため、時刻hを省略している。本実施の形態では、発光チップ群aの発光サイリスタLを点灯制御する信号第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、点灯信号φIaを、発光サイリスタLを点灯制御する期間Tの1/4位相を90°ずらして、発光チップ群b、c、dのそれぞれの発光サイリスタLを点灯制御する信号としている。なお、本実施の形態では、許可信号φEφEa、φEb、φEc、φEdは、それぞれのLの期間が重ならないように設定している。そして、書込信号φW1は、期間Ta1の1/4の期間毎にLとなる期間を設けている。発光チップ組1発光チップCa1、Cb1、Cc1、Cd1の動作は、第8の実施の形態で説明したと同様であるので、詳細は省略する。以上説明したように、発光チップCを4つの発光チップ群a、b、c、dに分割した場合には、それぞれの発光チップ群a、b、c、dに属する発光サイリスタLを点灯制御する信号第1転送信号φ1、第2転送信号φ2、許可信号φE、点灯信号φIを、一つの発光サイリスタLを点灯制御する期間Tの1/4位相を90°ずらして送信すればよい。なお、前述の発光チップCを2つの発光チップ群a、bに分割する場合と同様に光量補正すると、濃度補正が可能な範囲は±15となる。なお、発光チップCを4を超える数、例えば発光チップCをM個の発光チップ群に分割してもよい。図30は、発光装置65の発光チップCをM個の発光チップ群a~Mに分割し、マトリクスの各要素として配置して示した図である。図30では、M×N個の発光チップCをM個の発光チップ群a~Mここで、Mは発光チップ群の数に分割し、M行×N列のマトリクスの各要素として配置して、上記した信号発生回路110と各発光チップC発光チップCa1~CaN、Cb1~CbN、...、発光チップCM1~CMNとを相互に接続する信号転送信号φ1、φ2、点灯信号φI、許可信号φE、書込信号φW1~φWNのラインのみを示している。この場合でも、発光チップ群aの発光サイリスタLを点灯制御する信号第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、点灯信号φIaを、一つの発光サイリスタLを点灯制御する期間TのM分の1位相を360/Mずらして、発光チップ群a、b、...、Mのそれぞれの発光サイリスタLを点灯制御する信号とすればよい。そして、それぞれの書込信号φW1~φWNは、T/Mの期間毎にLとなる期間を設定すればよい。なお、前述したように、画像データに基づいて、発光サイリスタLを点点灯しないときは、Lとすることなく、Hを維持すればよい。なお、許可信号φEφEa、φEb、...、φEMは、それぞれのLの期間と、点灯させようとする発光サイリスタLに対応する書込信号φW1~φWNのLの期間とが重なるようにし、対応しない書込信号φW1~φWNのLの期間とが重ならないように設定すればよい。M×N個の発光チップCをM個の発光チップ群に分割する場合の配線の数を説明する。点灯信号ライン204、第1転送信号ライン201、第2転送信号ライン202および許可信号ライン203がそれぞれM、書込信号ラインがN、電源ライン200a、200bとなる。よって、配線の数は4×MN2となる。一方、本実施の形態を適用しない場合は、発光チップC毎に点灯信号ライン204を設けるので、点灯信号ライン204がM×N、第1転送信号ライン201および第2転送信号ライン202、電源ライン200a、200bで、配線の数はM×N4となる。よって、本実施の形態により、M×N4-4×MN2の配線の数を削減できる。なお、発光サイリスタLに電流を供給するための点灯信号ライン204の数は、M×NからMになり、M×N-M削減できる。第10の実施の形態第10の実施の形態では、第8の実施の形態における発光チップCの構成を変更している。図31は、第10の実施の形態における発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20の回路構成を説明するための等価回路図である。本実施の形態では、図23に示した第8の実施の形態における書込サイリスタM1と書込抵抗RWとの間に、書込サイリスタM1と並列に、書込許可サイリスタM0を設けている。そして、書込許可サイリスタM0のゲート端子Gm0を許可信号線76に接続し、許可抵抗REを介してφE端子に接続している。他の構成は、図23に示した第8の実施の形態での場合と同様である。よって、第8の実施の形態と同様な構成には同一の符号を付して、書込許可サイリスタM0以外については、詳細な説明を省略する。ここでは、書込許可サイリスタM0のアノード端子を第4のアノード端子、カソード端子を第4のカソード端子、ゲート端子Gm0を第4のゲート端子と呼ぶことがある。図31を参照しつつ、図25のタイミングチャートにより、発光チップCa1およびCb1における書込許可サイリスタM0の動作を説明する。なお、タイミングチャートは、第8の実施の形態の場合と同じである。<発光チップCa1>時刻aにおいて、図31におけるφE端子の電位はH0Vである。φE端子は書込許可サイリスタM0のゲート端子Gm0に接続されているので、書込許可サイリスタM0のしきい電圧は-1.5Vとなる。次に、時刻dにおいて、許可信号φEaがH0VからL-3.3Vに移行すると、書込許可サイリスタM0のゲート端子Gm0の電位が-3.3Vになって、書込許可サイリスタM0のしきい電圧は-4.8Vとなる。そして、時刻eにおいて、発光チップ組1発光チップ群aに属する発光チップCa1と発光チップ群bに属する発光チップCb1に送信される書込信号φW1がH0VからL-3.3Vに移行する。このとき、書込許可サイリスタM0のしきい電圧は-4.8Vであるので、書込許可サイリスタM0はターンオンできない。よって、第8の実施の形態において説明したように、しきい電圧が-3Vとなっている書込サイリスタM1がターンオンする。これにより、発光サイリスタL1のしきい電圧が-3Vになって、ターンオンし、点灯発光する。時刻fにおいて、書込信号φW1がLからHに移行すると、書込サイリスタM1のアノード端子とカソード端子がともにHになるので、書込サイリスタM1がターンオフする。そして、書込サイリスタM1のしきい電圧は-3Vとなる。しかし、発光サイリスタL1はオン状態を維持し、点灯発光している。次に、時刻hにおいて、許可信号φEaがLからHになると、書込許可サイリスタM0のゲート端子Gm0の電位が0Vになって、書込許可サイリスタM0のしきい電圧が-1.5Vに戻る。ここでも、発光サイリスタL1はオン状態を維持し、点灯発光している。その後、時刻kにおいて、書込信号φW1がHからL-3.3Vになると、しきい電圧が-1.5Vである書込許可サイリスタM0がターンオンし、書込信号線74の電位を-1.5Vに設定する。このとき、しきい電圧が-3Vである書込サイリスタM1は、しきい電圧が-1.5Vとより高い書込許可サイリスタM0が先にターンオンするため、ターンオンできない。ここでも、発光サイリスタL1はオン状態を維持し、点灯発光している。そして、時刻lにおいて、書込信号φW1がLからH0Vになると、アノード端子とカソード端子がともにHになるので、書込許可サイリスタM0がターンオフする。ここでも、発光サイリスタL1はオン状態を維持し、点灯発光している。<発光チップCb1>時刻aにおいて、発光チップCa1と同様に、φEb端子の電位はH0Vであるので、書込許可サイリスタM0のしきい電圧は-1.5Vとなっている。時刻eにおいて、発光チップ組1発光チップ群aに属する発光チップCa1と発光チップ群bに属する発光チップCb1に送信される書込信号φW1がH0VからL-3.3Vに移行すると、しきい電圧が-1.5Vである書込許可サイリスタM0がターンオンし、書込信号線74の電位を-1.5Vに設定する。しきい電圧が-3Vになっていた書込サイリスタM1はターンオンできない。このため、発光サイリスタL1は、しきい電圧-4.5Vが維持され、ターンオンできない。そして、時刻fにおいて、書込信号φW1がLからHに移行すると、書込許可サイリスタM0がターンオフする。一方、時刻jにおいて、許可信号φEbがHからLに移行すると、書込許可サイリスタM0のしきい電圧が-4.8Vとなる。そして、時刻kにおいて、書込信号φW1がHからLに移行しても、書込許可サイリスタM0はオン状態にならない。よって、しきい電圧が-3Vである書込サイリスタM1がターンオンする。これにより、発光サイリスタL1のしきい電圧が-3Vに移行して、ターンオンして、点灯発光する。時刻lにおいて、書込信号φW1がLからHに移行すると、書込サイリスタM1がターンオフする。しかし、発光サイリスタL1はオン状態を維持して、点灯発光している。以上説明したように、許可信号φEがHを維持していると、書込許可サイリスタM0は、しきい電圧が-1.5Vになり、書込信号φWのHからLへの移行により、ターンオンする。そして、書込信号線74を-1.5Vにする。このため、しきい電圧が-3Vの書込サイリスタMがターンオンできず、発光サイリスタLが点灯発光しない。すなわち、許可信号φEがHであると、書込信号φWがHからLへ移行しても、発光サイリスタLの点灯発光が阻止される。一方、許可信号φEがLになると、書込許可サイリスタM0は、しきい電圧が-4.8Vになり、書込信号φWのHからLへ移行しても、オン状態にならない。このため、しきい電圧が-3Vの書込サイリスタMがターンオンし、発光サイリスタLが点灯発光する。すなわち、許可信号φEがLである発光チップCでは、書込信号φWのHからLへ移行により、発光サイリスタLの点灯発光が許可される。許可信号φEは発光サイリスタLを半選択状態に設定することになる。以上説明したように、発光チップCにおいて、許可信号φEがLで書込信号φWがLである場合に、書込サイリスタMがターンオンする。これに伴って発光サイリスタLがターンオンし点灯発光する。許可信号φEと書込信号φWとのいずれか一方がHであると、書込サイリスタMがターンオンできず、発光サイリスタLのターンオンを阻止する。この関係は、第8の実施の形態における許可信号φEと書込信号φWとの関係と同様である。第11の実施の形態第11の実施の形態では、第8の実施の形態における発光チップCの構成を変更している。図32は、第11の実施の形態における発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20の回路構成を説明するための等価回路図である。本実施の形態では、図23に示した第8の実施の形態における書込サイリスタMのゲート端子Gmと発光サイリスタLのゲート端子Glとの間に設けられた接続ダイオードDz、電源線抵抗Rgzを省略し、ゲート端子Glとゲート端子Gmとを共通にしている。他の構成は、第8の実施の形態と同様である。よって、同様の構成要素については同じ符号を付して、詳細な説明を省略する。本実施の形態における発光チップCa1およびCb1の動作を、図25のタイミングチャートを参照して説明する。本実施の形態では、図25に示したタイミングチャートにおいて、点灯信号φIφIa、φIbのLをLe-3V<Le≦-1.5Vに変更する。<発光チップCa1>時刻aにおいて、第8の実施の形態で説明したように、書込サイリスタM1は、しきい電圧が-3Vになる。そして、本実施の形態では、書込サイリスタM1のゲート端子Gm1と発光サイリスタL1のゲート端子Gl1とが直接接続されているので、発光サイリスタL1は、しきい電圧が-3Vになる。時刻cにおいて、点灯信号φIaをHからLe-3V<Le≦-1.5Vに移行する。しかし、しきい電圧が-3Vである発光サイリスタL1はターンオンできない。第8の実施の形態で説明したように、発光サイリスタL1がターンオンし、点灯発光するのは、書込信号φW1がHからLに移行するときでなければならない。次に、時刻eにおいて、書込信号φW1をHからLに移行する。すると、しきい電圧が-3Vである書込サイリスタM1がターンオンする。すると、書込サイリスタM1のゲート端子Gm1の電位がH0Vになる。書込サイリスタM1のゲート端子Gm1は発光サイリスタL1のゲート端子Gl1であるので、発光サイリスタL1のしきい電圧が-1.5Vになる。すると、点灯信号φIaがLe-3V<Le≦-1.5Vであるので、発光サイリスタL1はターンオンして、点灯発光する。すなわち、本実施の形態では、書込サイリスタMのゲート端子Gmと発光サイリスタLのゲート端子Glとの間に設けられた接続ダイオードDz、電源線抵抗Rgzを省略しているので、発光サイリスタLのしきい電圧が高い側にシフトした。よって、点灯信号φIφIaおよびφIbのLをLe-3V<Le≦-1.5Vに変更している。他の動作については、第8の実施の形態と同様であるので、詳細な説明を省略する。本実施の形態では、発光装置65を駆動するために、H、L、Leと3つの電位を必要とする。しかし、本実施の形態では、接続ダイオードDzおよび電源線抵抗Rgzを必要としないので、発光チップCの基板80の大きさサイズを小さくしうる。第12の実施の形態第12の実施の形態では、第11の実施の形態における発光チップCの構成を変更している。図33は、第12の実施の形態における発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20の回路構成を説明するための等価回路図である。第11の実施の形態においては、接続ダイオードDyにpn接合ダイオードを用いていた。そして、書込サイリスタMを用いていた。本実施の形態では、第8の実施の形態における接続ダイオードDy1、Dy2、Dy3、...をショットキー型接続ダイオードSDy1、SDy2、SDy3、...とするとともに書込サイリスタM1、M2、M3、...の部分をショットキー型接続ダイオードSDz1、SDz2、SDz3、...によるダイオードロジックにて構成している。これに伴い、発光チップCの構成を変更した。ここでは、第8の実施の形態と同様に、発光チップCa1を例に、発光チップCを説明する。なお、第8の実施の形態の形態と同様の構成要素には同一の符号を付して、詳細な説明を省略する。発光チップCa1Cにおいて、発光サイリスタ列、転送サイリスタ列、結合ダイオードDx、電源線抵抗Rgx、スタートダイオードDx0、電流制限抵抗R1および電流制限抵抗R2については、第8の実施の形態と同様である。そして、発光チップCa1Cにおいて、転送サイリスタT1、T2、T3、...と発光サイリスタL1、L2、L3、...との間に第2の電気的手段の一例としてのショットキー型接続ダイオードSDy1、SDy2、SDy3、...を備えている。さらに、第3の電気的手段の一例としてのショットキー型接続ダイオードSDz1、SDz2、SDz3、...を備えている。さらに、第3の電気的手段の一例としての書込抵抗SRgy1、SRgy2、SRgy3、...を備えている。そして、発光チップCa1Cは、1個のスタートダイオードDx0を備えている。なお、ショットキー型接続ダイオードSDy1、SDy2、SDy3、...、ショットキー型接続ダイオードSDz1、SDz2、SDz3、...、書込抵抗SRgy1、SRgy2、SRgy3、...をそれぞれ区別しないときは、ショットキー型接続ダイオードSDy、ショットキー型接続ダイオードSDz、書込抵抗SRgyと呼ぶ。すなわち、第2の電気的手段は、第1の実施の形態における接続抵抗Raであってもよく、本実施の形態におけるショットキー型接続ダイオードSDyであってもよい。また、第3の電気的手段は、第1の実施の形態におけるショットキー型書込ダイオードSDw、ショットキー型許可ダイオードSDe、第4の実施の形態における書込抵抗Rw、許可抵抗Reであってもよく、本実施の形態におけるショットキー型接続ダイオードSDz、書込抵抗SRgyであってもよい。では次に、発光チップCa1Cにおける各素子の電気的な接続について説明する。転送サイリスタT、結合ダイオードDx、スタートダイオードDx0、電流制限抵抗R1および電流制限抵抗R2については、第8の実施の形態と同様であるので、詳細な説明を省略する。発光サイリスタL1、L2、L3、...のカソード端子は、点灯信号線75に接続されている。そして、点灯信号線75は、点灯信号φIaφIの入力端子であるφI端子に接続されている。このφI端子には、点灯信号ライン204a図21b参照が接続され、点灯信号φIaφIが送信される。転送サイリスタTのゲート端子Gtは、発光サイリスタLのゲート端子Glと1対1で、ショットキー型接続ダイオードSDyを介して接続されている。ショットキー型接続ダイオードSDyのカソード端子は、転送サイリスタTのゲート端子Gtに接続され、ショットキー型接続ダイオードSDyのアノード端子は、発光サイリスタLのゲート端子Glに接続されている。発光サイリスタLのゲート端子Glは、それぞれが書込抵抗SRgyを介して、許可信号線76に接続されている。また、発光サイリスタLのゲート端子Glは、それぞれがショットキー型接続ダイオードSDzを介して、書込信号線74に接続されている。ショットキー型接続ダイオードSDzは、アノード端子がゲート端子Glに、カソード端子が書込信号線74に接続されている。図34は、第12の実施の形態における発光チップCa1Cの平面レイアウト図および断面図である。図34aは、発光チップCa1Cの平面レイアウト図であって、発光サイリスタL1~L4、転送サイリスタT1~T4を中心とした部分を示している。図34bは、図34aに示したXXXIVB-XXXIVB線での断面図である。よって、図34bの断面図には、図中下より発光サイリスタL1、ショットキー型接続ダイオードSDz1、SDy1、書込抵抗SRgy1、結合ダイオードDx1、転送サイリスタT1の断面が示されている。なお、図34aおよびbの図中には、素子や端子を名前により表記している。なお、図34aでは、各素子間を接続する配線を、電源線71および書込信号線74を除いて、実線で示している。また、図34bでは、各素子間を接続する配線の記載を省略している。そして、図24に示した第8の実施の形態と同様な構成には同一の符号を付して詳細な説明を省略する。このため、図24に示した第8の実施の形態における第2アイランド142、第8アイランド148を省略している。また、本実施の形態では、第9アイランド149に書込抵抗SRgyが形成されるとした。図34aに示すように、第1アイランド141には、発光サイリスタL1が設けられている。第3アイランド143は、図34aに示すように、図中において、左右に延びた幹部と幹部から分かれた複数の枝部とから構成されている。そして、幹部に電源線71が設けられ、枝部に電源線抵抗Rgxが設けられている。第4アイランド144には、転送サイリスタT1、結合ダイオードDx1が設けられている。第5アイランド145には、スタートダイオードDx0が設けられている。第6アイランド146には電流制限抵抗R1、第7アイランド147には電流制限抵抗R2が設けられている。そして、第9アイランド149は、図34aに示すように、第3アイランド143と同様に、図中において、左右に延びた幹部と幹部から分かれた複数の枝部とから構成されている。そして、幹部に書込信号線74が設けられ、枝部に書込抵抗SRgyが設けられている。そして、発光チップCa1Cには、第1アイランド141、第4アイランド144と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタL2、L3、L4、...、転送サイリスタT2、T3、T4、...等が、第1アイランド141、第4アイランド144と同様に設けられている。これらについては、説明を省略する。そしてまた、基板80の裏面にはVsub端子となる裏面電極85が設けられている。さらに、図34aおよび図34bにより、第1アイランド141および第9アイランド149について詳細に説明する。第1アイランド141に設けられた発光サイリスタL1は、基板80をアノード端子、n型の第4半導体層84の領域111上に形成されたn型オーミック電極121をカソード端子、n型の第4半導体層84をエッチング除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極131をゲート端子Gl1とする。そして、n型オーミック電極121の部分を除くn型の第4半導体層84の領域111表面から光を放出する。そして、第1アイランド141に設けられたショットキー型接続ダイオードSDy1およびSDz1は、それぞれがn型の第4半導体層84をエッチング除去して露出させたp型の第3半導体層83上に形成されたショットキー電極151、152をカソード端子とし、p型の第3半導体層83をアノード端子としている。すなわち、p型の第3半導体層83の電位をショットキー電極151、152の電位より高くした場合に、順バイアスとなって、電流が流れ、逆に、低くした場合に、逆バイアスとなって、電流が阻止される。第9アイランド149に設けられた書込抵抗SRgyは、p型の第3半導体層83上に形成された2つのp型オーミック電極134、135間に形成されている。そして、2つのp型オーミック電極134、135間のp型の第3半導体層83を抵抗として用いている。図34aにおいて、各素子間の接続関係を説明する。なお、図24に示した第8の実施の形態と異なるもののみを説明する。第1アイランド141の発光サイリスタL1のゲート端子Gl1であるp型オーミック電極131は、第9アイランド149の書込抵抗SRgy1のp型オーミック電極134に接続されている。書込抵抗SRgy1のp型オーミック電極135は、許可信号線76を構成し、φE端子に接続されている。第1アイランド141のショットキー型接続ダイオードSDz1のショットキー電極151は、書込信号線74に接続されている。書込信号線74はφW端子に接続されている。第1アイランド141のショットキー型接続ダイオードSDy1のショットキー電極152は、電源線抵抗Rgx1のp型オーミック電極符号なしおよび第4アイランド144に設けられた転送サイリスタT1のゲート端子Gt1であるp型オーミック電極符号なしに接続されている。そして、電源線抵抗Rgx1のp型オーミック電極133は、電源線71を構成し、Vga端子に接続されている。その他の接続関係は、図24で説明した第8の実施の形態と同様である。このようにして、図33に示した発光チップCa1Cの回路構成が形成される。なお、図34に示したように、第8の実施の形態における第2アイランド142図24参照を用いていないため、発光チップCの基板80の大きさサイズを小さくしうる。次に、発光装置65の動作について説明する。図35は、第12の実施の形態における発光チップCの動作を説明するためのタイミングチャートである。ここでも、第8の実施の形態と同様に、発光チップCは発光チップ群aとbとの2つに分割されている。図35では、発光チップ組1発光チップCa1およびCb1、発光チップ組2発光チップCa2およびCb2、発光チップ組3発光チップCa3およびCb3の動作を説明するためのタイミングチャートを示している。そして、図25では、それぞれの発光チップCにおいて、発光サイリスタL1~L4の4個の発光サイリスタLの点灯および非点灯を制御する部分のタイミングチャートを示している。そして、図25に示した第8の実施の形態と同様に、発光チップ組1発光チップCa1およびCb1では、それぞれの発光サイリスタL1~L4をすべて点灯させるとした。発光チップ組2では、発光チップCa2の発光サイリスタL2、L3、L4を点灯させるとし、発光チップCb2の発光サイリスタL1、L3、L4を点灯させるとした。発光チップCa2の発光サイリスタL1および発光チップCb2の発光サイリスタL2は非点灯のままとした。発光チップ組3発光チップCa3およびCb3では、それぞれの発光サイリスタL1~L4をすべて点灯させるとし、書込信号φW3の送信タイミングを、書込信号φW1の送信タイミングに対してずらしている。以下では、第8の実施の形態と同様な部分については詳細な説明を省略し、ショットキー型接続ダイオードSDy1およびショットキー型接続ダイオードSDz1に関連する動作について説明する。本実施の形態では、許可信号φEφEaおよびφEbおよび書込信号φWφW1、φW2、φW3、...のHとLとの関係が、第8の実施の形態図25参照と逆になっている。すなわち、許可信号φEaは、時刻aにおいて、L-3.3Vであって、時刻dにおいて、LからH0Vに移行する。そして、時刻hにおいて、HからLに移行する。以下同様である。書込信号φW1は、時刻aにおいて、L-3.3Vであって、時刻eにおいて、LからH0Vに移行する。そして、時刻fにおいて、HからLに移行する。以下同様である。また、点灯信号φIφIaおよびφIbにおいて、第8の実施の形態のL-3.3Vを、Ls-2.5V<Ls≦-1.5Vとしている。では、図33を参照しつつ、図35のタイミングチャートにしたがって、発光チップCa1およびCb1の動作を説明する。なお、第8の実施の形態と異なるもののみを説明する。そして、各時刻に付した番号は、第8の実施の形態と同じとする。なお、GaAs、GaAlAs等によるp型半導体層83にショットキー接合が形成されているとして、ショットキー接合の順方向電位Vsを0.5Vとする。1時刻a<発光装置65>図35に示したタイミングチャートの時刻aにおいて、信号発生回路110の許可信号発生部130aは許可信号φEaをL-3.3Vに、許可信号発生部130bは許可信号φEbをL-3.3Vに設定する。すると、許可信号ライン203a、203bがLになる図21b参照。これにより、発光チップCのφE端子がLになる図33参照。信号発生回路110の書込信号発生部150は書込信号φW1~φW20をLに設定する。すると、書込信号ライン205~224がLになる図21b参照。これにより、発光チップCのφW端子がLになる図33参照。<発光チップCa1>φEがL-3.3Vに設定されるので、発光サイリスタLのゲート端子Glショットキー型接続ダイオードSDzおよびSDyのアノード端子の電位はLになる。φW1がLに設定されるので、ショットキー型接続ダイオードSDzのカソード端子もLになる。つまり、ショットキー型接続ダイオードSDzのアノード端子およびカソード端子の電位はともにLである。一方、転送サイリスタT1のゲート端子Gt1の電位は、第8の実施の形態において説明したように、-1.5Vであるので、ショットキー型接続ダイオードSDy1のカソード端子が-1.5Vになる。よって、ショットキー型接続ダイオードSDy1は逆バイアスになっている。転送サイリスタT2のゲート端子Gt2の電位は-3Vであるので、ショットキー型接続ダイオードSDy2も逆バイアスになっている。番号が3以上の転送サイリスタTのゲート端子Gtの電位はLであるので、番号が3以上のショットキー型接続ダイオードSDyのカソード端子もLになっている。つまり、番号が3以上のショットキー型接続ダイオードSDyのアノード端子およびカソード端子の電位はともにLである。すなわち、ショットキー型接続ダイオードSDy、SDzは逆バイアス状態またはアノード端子とカソード端子が同電位であるので、ゲート端子Glの電位に影響を与えない。よって、ゲート端子GlはL-3.3Vとなって、発光サイリスタLのしきい電圧は、-4.8Vである。<発光チップCb1>発光チップCb1においても、発光チップCa1と同じであるので、説明を省略する。2時刻b時刻bにおいて、発光チップ群aに送信される第1転送信号φ1aが、H0VからL-3.3Vに移行する。これにより発光装置65は動作状態になる。<発光チップCa1>転送サイリスタT1がターンオンして、ゲート端子Gt1ショットキー型接続ダイオードSDy1のカソード端子の電位がH0Vになる。ショットキー型接続ダイオードSDy1のアノード端子ゲート端子Gl1は、L-3.3Vであったので、ショットキー型接続ダイオードSDy1は逆バイアス状態が維持される。ゲート端子Gt2ショットキー型接続ダイオードSDy2のカソード端子の電位が-1.5Vになるが、ショットキー型接続ダイオードSDy1と同様に、アノード端子ゲート端子Gl2は、L-3.3Vであったので、ショットキー型接続ダイオードSDy2は逆バイアス状態が維持される。よって、ゲート端子Gl1の電位はL-3.3Vが維持される。ゲート端子Gt3の電位も変化するが、ショットキー型接続ダイオードSDy3も逆バイアス状態が維持される。よって、すべてのゲート端子GlはL-3.3Vが維持される。よって、発光サイリスタLのしきい電圧は-4.8Vが維持される。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。3時刻c時刻cにおいて、発光チップ群aに送信される点灯信号φIaがH0VからLs-2.5V<Ls≦-1.5Vに移行する。<発光チップCa1>発光サイリスタLのしきい電圧が-4.8Vであるので、発光サイリスタLは点灯発光しない。よって、時刻cの直後において、転送サイリスタT1のみがオン状態にある。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。4時刻d時刻dにおいて、発光チップ群aに送信される許可信号φEaが、L-3.3VからH0Vに移行する。<発光チップCa1>ゲート端子Glの電位が、LからHに向かって変化を始める。一方、ショットキー型接続ダイオードSDzのカソード端子はLの書込信号線74に接続されている。このため、ゲート端子Glの電位の変化とともに、ショットキー型接続ダイオードSDzは順バイアス状態に移行する。すると、ゲート端子Glは、順バイアスのショットキー型接続ダイオードSDzにより、書込信号線74の電位であるL-3.3Vからショットキー接合の順方向電位Vs0.5Vを引いた値、すなわち-2.8Vになる。一方、ゲート端子Gt1の電位は0V、ゲート端子Gt2の電位は-1.5Vであるので、ショットキー型接続ダイオードSDy1、SDy2は逆バイアス状態にある。また、ゲート端子Gt3の電位は-3V、番号が3以上のゲート端子Gtの電位は、L-3.3Vであるので、番号が3以上のゲート端子Glの電位-2.8Vとの差は、ショットキー接合の順方向電位Vs0.5Vより絶対値で小さい。よって、ショットキー型接続ダイオードSDyによって、ゲート端子Glの電位は影響を受けない。以上説明したように、時刻dにおいては、ゲート端子Glの電位が、-2.8Vになる。しかし、発光サイリスタLのしきい電圧は、-4.3Vである。よって、点灯信号φIaがLs-2.5V<Ls≦-1.5Vであっても、発光サイリスタLはターンオンできず、点灯発光しない。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。5時刻e時刻eにおいて、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1の属する発光チップ組1に送信される書込信号φW1がL-3.3VからH0Vに移行する。<発光チップCa1>書込信号φW1がHになって、書込信号線74の電位がH0Vになると、書込信号線74に接続されたショットキー型接続ダイオードSDz1のカソード端子がHになる。このとき、ショットキー型接続ダイオードSDy1のカソード端子Gt1はH0Vである。また、ショットキー型接続ダイオードSDzのアノード端子は、書込抵抗SRgy1を介して、Hの許可信号線76に接続されている。よって、発光サイリスタL1のゲート端子Gl1は、H0Vになる。これにより、発光サイリスタL1は、しきい電圧が-1.5Vになり、点灯信号線75がLs-2.5V<Ls≦-1.5Vであることにより、ターンオンして、点灯発光する。一方、ゲート端子Gt2の電位は、-1.5Vであった。よって、書込信号線74の電位がH0Vになって、ゲート端子Gl2が-2.8VからHに向かって変化すると、-1Vでショットキー型接続ダイオードSDy2が順バイアスになって、ゲート端子Gl2の電位を-1Vに設定する。よって、発光サイリスタL2のしきい電圧は、-2.5Vとなる。点灯信号線75は、Ls-2.5V<Ls≦-1.5Vであるので、発光サイリスタL2はターンオンできず、点灯発光しない。同様に、ゲート端子Gt3の電位は、-3Vであった。よって、書込信号線74の電位がH0Vになって、ゲート端子Gl3が-2.8VからHに向かって変化すると、-2.5Vでショットキー型接続ダイオードSDy3が順バイアスになって、-2.5Vが維持される。よって、発光サイリスタL3のしきい電圧は、-4Vとなる。点灯信号線75は、Ls-2.5V<Ls≦-1.5Vであるので、発光サイリスタL3はターンオンできず、点灯発光しない。同様に、番号が4以上のゲート端子Gtの電位は、-3.3Vであったので、ゲート端子Glの電位は、-2.8Vに維持される。よって、番号が4以上の発光サイリスタLのしきい電圧は-4.3Vであるので、番号が4以上の発光サイリスタLはターンオンできず、点灯発光しない。よって、時刻eの直後においては、転送サイリスタT1および発光サイリスタL1がオン状態にある。<発光チップCb1>時刻eにおいて、上述したように、書込信号φW1がL-3.3VからH0Vに移行する。しかし、許可信号φEbは、L-3.3Vを維持している。ショットキー型接続ダイオードSDzのアノード端子は、書込抵抗SRgy1を介して、Lの許可信号線76に接続され、そのカソード端子は、Hになった書込信号線74に接続されている。よって、ショットキー型接続ダイオードSDzは逆バイアスとなり、書込信号φW1書込信号線74がLからHになった影響を、ゲート端子Glに与えない。よって、発光サイリスタLは、しきい電圧は-4.8Vを維持する。なお、時刻eにおいては、点灯信号φIbがHの状態を維持している。このため、発光サイリスタLは、しきい電圧によらず、ターンオンせず、点灯発光しない。しかし、例え、発光チップCa1における時刻kの状態のように、点灯信号φIbがLs-2.5V<Ls≦-1.5Vとなっていても、上述したようにしきい電圧が-4.8Vであるので、発光サイリスタLは、しきい電圧によらず、ターンオンせず、点灯発光しない。この後の動作については、第8の実施の形態における動作および上記したショットキー型接続ダイオードSDyおよびSDzの動作を繰り返すことになる。よって、これ以降については、説明を省略する。以上説明したように、第12の実施の形態においては、許可信号φEと書込信号φWとがともにHの状態になることにより、オン状態の転送サイリスタTにショットキー型接続ダイオードSDyを介して接続された発光サイリスタLをターンオンさせ、点灯発光させることができる。すなわち、許可信号φEがHである発光チップCでは、書込信号φWのLからHへ移行により、発光サイリスタLの点灯発光が許可される。すなわち、許可信号φEは発光サイリスタLを半選択の状態に設定する。一方、許可信号φEがLであると、書込信号φWがLからHへ移行しても、発光サイリスタLの点灯発光が阻止される。よって、複数の発光チップCを複数の発光チップ群に分けるとともに、それぞれの発光チップ群に属する発光チップCを発光チップ組にする。そして、それぞれの発光チップ群に一組の信号第1転送信号φ1、第2転送信号φ2、許可信号φE、点灯信号φIを、共通に送信する。ここで、各発光チップ群に送信する許可信号φEのHになるタイミングをずらす。そして、許可信号φEのHのタイミングに対応して、書込信号φWのHの期間を発光チップ組に送信することで、発光装置65を駆動することができる。これにより、点灯発光のための大きな電流を流すための点灯信号ライン204を発光チップ群で共通にし、配線の数を抑制することができる。大きな電流を流すための配線が少なくなることにより、発光装置65の回路基板62の大きさサイズを小さくしうる。第13の実施の形態第8の実施の形態では、40個の発光チップCを、20個の発光チップCa1~Ca20の発光チップ群aと、20個の発光チップCb1~Cb20の発光チップ群bとに分けるとともに、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとを一つの発光チップ組1~20としていた。第13の実施の形態では、40個の発光チップC発光チップC1~C40を、複数の発光チップ層本実施の形態では、L1、L2、L3に分け、発光チップ層毎に、第8の実施の形態を適用している。すなわち、各発光チップ層において、発光チップ群a、bが設けられるとともに、発光チップ群a、bに属する発光チップCが発光チップ組を構成している後述する図39参照。以下では、第8の実施の形態と同様のものについては同じ符号を付して詳細な説明を省略する。図36は、第13の実施の形態における発光チップCの構成を示した図である。発光チップCは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子Vga端子、φ2端子、φW端子、φE1端子、φE2端子、φ1端子、φI端子を備えている。なお、これらの入力端子は、基板80の一端部からVga端子、φ2端子、φW端子、φE1端子の順に設けられ、基板80の他端部からφI端子、φ1端子、φE2端子の順に設けられている。そして、発光素子列102は、φE1端子とφE2端子との間に設けられている。図37は第13の実施の形態における発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示した図である。図37では、発光チップC1~C10の部分を示している。信号発生回路110は、第1転送信号φ1と第2転送信号φ2とを送信する転送信号発生部120と、許可信号φEa、φEbおよび許可信号φE21、φE22、φE23を送信する許可信号発生部130と、点灯信号φI1~φI6を送信する点灯信号発生部140と、書込信号φW1~φW7を送信する書込信号発生部150を備えている。発光チップC発光チップC1~C40は、奇数番号の発光チップC1、C3、C5、...と偶数番番号の発光チップC2、C4、C6、...とが向かい合うように、千鳥状に配列されている。そして、発光チップC発光チップC1~C40の発光素子が主走査方向に予め定められた間隔で並ぶように発光チップC発光チップC1~C40が配置されている。信号発生回路110と発光チップC発光チップC1~C40とを接続する配線について説明する。回路基板62には、信号発生回路110の転送信号発生部120から、発光チップC発光チップC1~C40のφ1端子に、第1転送信号φ1を送信するための第1転送信号ライン201、および発光チップC発光チップC1~C40のφ2端子に、第2転送信号φ2を送信するための第2転送信号ライン202が設けられている。第1転送信号φ1および第2転送信号φ2は、発光チップC発光チップC1~C40に共通並列に送信される。回路基板62には、信号発生回路110の許可信号発生部130から、発光チップC発光チップC1~C40のφE1端子およびφE2端子に、許可信号φEa、φEb、φE21、φE22、φE23を送信する許可信号ライン203a~203eが設けられている。許可信号φEa、φEbは、φE1端子に送信され、許可信号φE21、φE22、φE23はφE2端子に送信される。回路基板62には、点灯信号発生部140から、発光チップC発光チップC1~C40のφI端子に電流制限抵抗RIを介して、点灯信号φIa1、φIb1、φIa2、φIb2、φIa3、φIb3を送信するための点灯信号ライン204a~204fが設けられている。そして、信号発生回路110の書込信号発生部150から、発光チップC発光チップC1~C40のφW端子に書込信号φW1~φW7を送信する書込信号ライン205~211が設けられている。図38は、発光チップC発光チップC1~C40と、送信される許可信号φEa、φEb、φE21、φE22、φE23、書込信号φW1~φW7、点灯信号φIa1、φIb1、φIa2、φIb2、φIa3、φIb3との関係を説明する図である。図37に示す回路基板62上の配線構成は図38に示す関係に従って設けられている。例えば、発光チップC1のφE1端子は、許可信号ライン203aに接続され、許可信号φEaが送信される。φE2端子は、許可信号ライン203cに接続され、許可信号φE21が送信される。φW端子は、書込信号ライン205に接続され、書込信号φW1が送信される。そして、φI端子は、点灯信号ライン204aに接続され、点灯信号φIa1が送信される。他の発光チップC2~C40についても同様である。図39は、第13の実施の形態における発光装置65の発光チップCをマトリクスの各要素として配置して示した図である。図39では、発光チップC発光チップC1~C40を2×7×3のマトリクスの各要素として配置している。そして、発光チップC発光チップC1~C40と、許可信号φEa、φEb、φE21、φE22、φE23、書込信号φW1~φW7、点灯信号φIa1、φIb1、φIa2、φIb2、φIa3、φIb3との関係を示している。ここでは、14個の発光チップC1、C2、C7、C8、C13、C14、C19、C20、C25、C26、C31、C32、C37、C38を発光チップ層L1とし、この中の7個の発光チップC1、C7、C13、C19、C25、C31、C37で発光チップ群a、残りの7個の発光チップC2、C8、C14、C20、C26、C32、C38で発光チップ群bを構成する。そして、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとで一つの発光チップ組1~7を構成する。例えば、発光チップC1とC2とで、発光チップ組1を構成する。また、14個の発光チップC3、C4、C9、C10、C15、C16、C21、C22、C27、C28、C33、C34、C39、C40を発光チップ層L2とし、この中の7個の発光チップC3、C9、C15、C21、C27、C33、C39で発光チップ群a、残りの7個の発光チップC4、C10、C16、C22、C28、C34、C40で発光チップ群bを構成する。発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとで一つの発光チップ組1~7を構成する。さらに、12個の発光チップC5、C6、C11、C12、C17、C18、C23、C24、C29、C30、C35、C36を発光チップ層L3とし、この中の6個の発光チップC5、C11、C17、C23、C29、C35で発光チップ群a、残りの6個の発光チップC6、C12、C18、C24、C30、C36で発光チップ群bを構成する。発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとで一つの発光チップ組1~6を構成する。発光チップ層L3では、発光チップ組7がない。すなわち、本実施の形態では、発光チップ層L1~L3毎に、第8の実施の形態で示した発光チップ群aとbとが、設けられている。各発光チップC発光チップC1~C40のφE1端子に送信される許可信号φEaおよびφEbは、第8の実施の形態と同様に、発光チップ層L1~L3にかかわらず、発光チップ群aを構成する発光チップCおよび発光チップ群bを構成する発光チップCにそれぞれ共通に送信される。各発光チップC発光チップC1~C40のφW端子に送信される書込信号φW1~φW7は、第8の実施の形態と同様に、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとを組とする発光チップ組1~7毎に、発光チップ層L1~L3にかかわらず、共通に送信される。なお、点灯信号φIa1、φIb1は、それぞれ発光チップ層L1の発光チップ群a、bの発光チップCのφI端子に送信され、点灯信号φIa2、φIb2は、それぞれ発光チップ層L2の発光チップ群a、bの発光チップCのφI端子に送信され、点灯信号φIa3、φIb3は、それぞれ発光チップ層L3の発光チップ群a、bの発光チップCのφI端子に共通に送信される。そして、許可信号φE21、φE22、φE23は、それぞれが発光チップ層L1~L3に属する発光チップCのφE2端子に共通に送信される。すなわち、許可信号φE21、φE22、φE23は、発光チップ層L1~L3を選択識別する信号である。なお、上記の配線構成から、発光チップ層L1~L3毎に発光チップ群aとbとを区別せず、発光チップ層L1~L3を通して、発光チップ群aおよびbとしてもよい。発光チップ組1~7についても同様である。ここで、本実施の形態における発光装置65の回路基板62の配線の数について説明する。本実施の形態では、図37に示したように、電源ライン200aおよび200b、第1転送信号ライン201、第2転送信号ライン202、許可信号ライン203a~203e、書込信号ライン205~211、点灯信号ライン204a~204fが設けられているので、22本となる。よって、本実施の形態を用いない場合の44本の1/2になる。以上説明したように、第8の実施の形態では、図22で示したように、発光チップCは配線構成において2次元に配列されていると見ることができる。これに対して、本実施の形態では、発光チップCは配線構成において3次元に配列されていると見ることができる。図40は、第13の実施の形態における自己走査型発光素子アレイSLEDチップである発光チップCの回路構成を説明するための等価回路図である。ここでは、発光チップC1を例に、発光チップCを説明する。そこで、図40において、発光チップCを発光チップC1Cと表記する。なお、図40では、図36と異なって、入力端子Vga端子、φ2端子、φW端子、φE1端子、φE2端子、φ1端子、φI端子を、図中左端に示した。図40の発光チップC1Cは、図6に示した第1の実施の形態の発光チップC1Cにおいて、ショットキー型許可ダイオードSDe1の代わりに、ショットキー型許可ダイオードSDe11およびSDe12を設けている。そして、ショットキー型許可ダイオードSDe11のカソード端子を許可信号線76aに、ショットキー型許可ダイオードSDe12のカソード端子を許可信号線76bに接続している。そして、許可信号線76aはφE1端子に、許可信号線76bはφE2端子に接続されている。本実施の形態では、発光チップCの選択が、書込信号φW、許可信号φE1、φE2およびゲート端子Gtによって行われることになる。よって、発光チップCには、4入力のANDの機能が必要となる。4入力AND回路AND5を、図40の一点鎖線で囲んだ接続抵抗Ra1、ショットキー型書込ダイオードSDw1、ショットキー型許可ダイオードSDe11、ショットキー型許可ダイオードSDe12で説明する。4入力AND回路AND5は、接続抵抗Ra1の一方の端子Oに、ショットキー型書込ダイオードSDw1のアノード端子、ショットキー型許可ダイオードSDe11、ショットキー型許可ダイオードSDe12のアノード端子が接続されて構成されている。そして、接続抵抗Ra1の他方の端子Xが転送サイリスタT1のゲート端子Gt1に接続されている。ショットキー型書込ダイオードSDw1のカソード端子Yが書込信号線74に接続され、ショットキー型許可ダイオードSDe11のカソード端子Wが許可信号線76aに接続され、ショットキー型許可ダイオードSDe21のカソード端子Zが許可信号線76bに接続されている。他のゲート端子Gt2、Gt3、Gt4、...とゲート端子Gl2、Gl3、Gl4、...との間にも、同様な4入力AND回路AND5が、それぞれ設けられている。そして、端子X、端子Y、端子W、端子Zが入力端子となり、端子Oが出力端子となっている。4入力AND回路AND5は、端子Xの電位GtX、端子Yの電位φWY、端子Wの電位φE1W、端子Zの電位φE2ZがすべてH0Vになったときに、出力である端子Oの電位GlOがH0Vとなる。このことにより、発光サイリスタLのしきい電圧が-1.5Vとなって、点灯信号φI発光チップC1ではφIa1がL-3.3Vであると、発光サイリスタLがターンオンして、点灯発光する。よって、4入力AND回路AND5は、4入力のANDとして働く。なお、発光装置65および発光チップC1Cは、第1の実施の形態において説明したと同様に動作するので、詳細な説明を省略する。ここでは、発光チップCが配線構成において3次元に配列されるとしたが、さらに高次元に配列されてもよい。第14の実施の形態第14の実施の形態は、第8の実施の形態と発光装置65の信号発生回路110の構成および回路基板62上の配線構成が異なっている。図41は、第14の実施の形態における発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示した図である。なお、発光チップCの構成は第8の実施の形態と同じである図21a、図23参照。図41では、発光チップCa1~Ca5、発光チップCb1~Cb5の部分を示している。以下では、本実施の形態について、第8の実施の形態と異なるものを中心に説明し、同様のものについては同じ符号を付して詳細な説明を省略する。信号発生回路110は、第8の実施の形態における点灯信号発生部140図21bの点灯信号発生部140aおよび140b参照の代わりに、消灯信号φRaを送信する消灯信号発生部170aと、消灯信号φRbを送信する消灯信号発生部170bとを備える。ここでは、消灯信号発生部170aおよび170bをまとめて消灯信号発生部170と呼ぶ。また、消灯信号φRaとφRbとをそれぞれ区別しないときは消灯信号φRと呼ぶ。回路基板62には、発光チップ群aの発光チップC発光チップCa1~Ca20のφI端子に、電流制限抵抗RIを介して、電源電位Vgaを供給する電源線200cが設けられている。同様に、発光チップ群bの発光チップC発光チップCb1~Cb20のφI端子に、電流制限抵抗RIを介して、電源電位Vgaを供給する電源線200dが設けられている。そして、消灯信号発生部170aから、発光チップ群aに属する発光チップC発光チップCa1~Ca20のφI端子に、消灯信号φRaを送信するための消灯信号ライン240aが設けられている。また、消灯信号発生部170bから、発光チップ群bに属する発光チップC発光チップCb1~Cb20のφI端子に、消灯信号φRbを送信するための消灯信号ライン240bが設けられている。なお、消灯信号ライン240aおよび240bは、発光チップC発光チップCa1~Ca20、Cb1~Cb20のφI端子と電流制限抵抗RIとの間に、ダイオードDiを介して接続されている。ダイオードDiは、消灯信号発生部170aおよび170bから、発光チップC発光チップCa1~Ca20、Cb1~Cb20のφI端子に電流が流れるように、アノード端子が消灯信号発生部170aおよび170b側に、カソード端子が発光チップC発光チップCa1~Ca20、Cb1~Cb20のφI端子側に接続されている。図42は、第14の実施の形態における発光チップCの動作を説明するためのタイミングチャートである。本実施の形態のタイミングチャートは、図25に示した第8の実施の形態におけるタイミングチャートにおける点灯信号φIaを消灯信号φRaに、点灯信号φIbを消灯信号φRbに置き換えたものにあたる。他は、第8の実施の形態と同じである。よって、消灯信号φRaおよびφRbについて説明する。発光チップ群aの発光チップC発光チップCa1~Ca20のφI端子は、電流制限抵抗RIを介して、電源電位VgaL-3.3Vを供給する電源線200cに接続されている。図42のタイミングチャートの時刻cにおいて、消灯信号φRaがH0VからL-3.3Vに移行すると、ダイオードDiは逆バイアスになる。よって、発光チップ群aの発光チップC発光チップCa1~Ca20のφI端子は電源電位VgaL-3.3Vになる。そして、第8の実施の形態と同様に、時刻eにおいて、書込信号φW1がH0VからL-3.3Vに移行すると、発光チップ群aの発光チップCa1において、書込サイリスタM1がターンオンする。これにより、ゲート端子Gl1が-1.5Vになって、発光サイリスタL1は、しきい電圧が-3Vになって、ターンオンして点灯発光する。その後、時刻oにおいて、消灯信号φRaがL-3.3VからH0Vに移行すると、ダイオードDiが順バイアスになって、発光チップ群aの発光チップC発光チップCa1~Ca20のφI端子の電位をダイオードDiの拡散電位に設定する。このとき、ダイオードDiがシリコンによるものであると、拡散電位は0.6Vである。よって、φI端子の電位は-0.6Vになる。この電位はオン状態の発光サイリスタLの維持電位-1.5Vより絶対値で小さいので、発光サイリスタL1はオン状態が維持できず、ターンオフして消灯する。また、時刻pにおいて、消灯信号φRaがH0VからL-3.3Vに移行すると、ダイオードDiが逆バイアスになる。これにより、発光チップ群aの発光チップC発光チップCa1~Ca20のφI端子の電位が電源電位VgaL-3.3Vとなる。このように、消灯信号φRaは、点灯信号φIaと同様に働く。消灯信号φRbも同様である。本実施の形態では、消灯信号φRaおよびφRbは、発光チップC発光チップCa1~Ca20、Cb1~Cb20のφI端子の電位を制御できればよく、大きな電流を供給しなくてもよい。よって、消灯信号ライン240aおよび240bに低抵抗の配線を用いなくてもよい。第15の実施の形態第15の実施の形態は、第14の実施の形態と発光装置65の回路基板62上の配線構成が異なっている。図41に示した第14の実施の形態では、消灯信号ライン240aおよび240bと、発光チップC発光チップCa1~Ca20、Cb1~Cb20のφI端子との間に、ダイオードDiを用いていた。本実施の形態では、トランジスタTrを用いている。図43は第15の実施の形態における発光装置65の回路基板62上の配線構成を示した図である。なお、発光チップCの構成は第8の実施の形態と同じである図21a、図23参照。図43では、発光チップCa1~Ca5、発光チップCb1~Cb5の部分を示している。以下では、本実施の形態について、第14の実施の形態と異なるものを中心に説明し、同様のものについては同じ符号を付して詳細な説明を省略する。回路基板62の消灯信号ライン240aおよび240bのそれぞれは、発光チップC発光チップCa1~Ca20、Cb1~Cb20のφI端子と電流制限抵抗RIとの間に、トランジスタTrを介して接続されている。例えば、トランジスタTrはpnp型である。そして、トランジスタTrのベース端子が消灯信号ライン240aまたは240bに接続されている。トランジスタTrのコレクタ端子が、発光チップC発光チップCa1~Ca20、Cb1~Cb20のφI端子と電流制限抵抗RIとを接続する部分に接続されている。トランジスタTrのエミッタ端子は、H0Vである基準電位Vsubが供給されている。図44は、第15の実施の形態における発光チップCの動作を説明するためのタイミングチャートである。本実施の形態のタイミングチャートは、図42に示した第14の実施の形態におけるタイミングチャートにおける消灯信号φRaおよびφRbのH0VとL-3.3Vを反転させたものにあたる。他は、第8の実施の形態と同じである。よって、消灯信号φRaおよびφRbについて説明する。発光チップ群aの発光チップC発光チップCa1~Ca20のφI端子は、電流制限抵抗RIを介して、電源電位VgaL-3.3Vを供給する電源線200cに接続されている。図44のタイミングチャートの時刻cにおいて、消灯信号φRaがL-3.3VからH0Vに移行すると、トランジスタTrのエミッタ端子とベース端子φRaの電位とがH0Vであるので、トランジスタTrはオフ状態になる。よって、発光チップ群aの発光チップC発光チップCa1~Ca20のφI端子は電源電位VgaL-3.3Vになる。そして、時刻eにおいて、書込信号φW1がH0VからL-3.3Vに移行すると、発光チップ群aの発光チップCa1の書込サイリスタM1がターンオンする。これにより、発光チップ群aの発光チップCa1のゲート端子Gl1が-1.5Vになって、発光チップ群aの発光チップCa1の発光サイリスタL1が、しきい電圧が-3Vになって、ターンオンして点灯発光する。その後、時刻oにおいて、消灯信号φRaがH0VからL-3.3Vに移行すると、トランジスタTrのエミッタ端子とベース端子との間が順バイアスになって、トランジスタTrがオン状態になる。これにより、トランジスタTrのコレクタ端子の電位が、エミッタ端子の電位、すなわち基準電位VsubH0Vになる。発光チップ群aの発光チップC発光チップCa1~Ca20のφI端子の電位がH0Vとなって、オン状態であった発光サイリスタL1は、カソード端子の電位がアノード端子の電位と電同じになって、ターンオフして消灯する。また、時刻pにおいて、消灯信号φRaがL-3.3VからH0Vに移行すると、トランジスタTrがオフ状態になる。これにより、発光チップ群aの発光チップC発光チップCa1~Ca20のφI端子の電位が電源電位VgaL-3.3Vとなる。このように、消灯信号φRaは、点灯信号φIaと同様に働く。消灯信号φRbも同様である。本実施の形態では、消灯信号φRaおよびφRbは、トランジスタTrのベース端子に送信され、トランジスタTrをオン状態からオフ状態にできればよく、大きな電流を供給しなくてもよい。よって、消灯信号ライン240aおよび240bに低抵抗の配線を用いなくてもよい。第16の実施の形態第16の実施の形態は、第15の実施の形態と発光装置65の回路基板62上の配線構成および発光チップCの回路構成が異なっている。第15の実施の形態における発光チップCは、第8の実施の形態における発光チップC図23参照と同じであった。本実施の形態における発光チップCは、第8の実施の形態における発光チップCに消灯サイリスタRT後述する図46参照を設けている。図45は、第16の実施の形態における発光チップCの構成、発光装置65の信号発生回路110の構成および回路基板62の配線構成を示した図である。図45aは発光チップCの構成を示し、図45bは発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。図45aに示すように、発光チップCは複数のボンディングパッドである入力端子φE端子、φ1端子、Vga端子、φ2端子、φW端子、φR端子、φI端子を備えている。これらの入力端子は、基板80の一端部からφE端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φR端子、φW端子、φ2端子の順に設けられている。そして、発光素子列102は、Vga端子とφ2端子との間に設けられている。図45bに示すように、発光装置65の信号発生回路110の構成は、第14の実施の形態と同じである図41参照。よって、回路基板62に設けられた配線構成については、第14の実施の形態と異なるものを中心に説明し、同様のものについては同じ符号を付して詳細な説明を省略する。回路基板62に設けられた消灯信号φRaを送信するための消灯信号ライン240aは発光チップ群aに属する発光チップC発光チップCa1~Ca20のφI端子に接続されている。消灯信号Rbを送信するための消灯信号ライン240bは発光チップ群bに属する発光チップC発光チップCb1~Cb20のφI端子に接続されている。ここでは、消灯サイリスタRTのアノード端子を第5のアノード端子、カソード端子を第5のカソード端子、ゲート端子を第5のゲート端子と呼ぶことがある。図46は、第16の実施の形態における自己走査型発光素子アレイSLEDチップである発光チップCの回路構成を説明するための等価回路図である。ここでは、発光チップCa1を例に、発光チップCを説明する。そこで、図46において、発光チップCを発光チップCa1Cと表記する。他の発光チップCa2~Ca20および発光チップCb1~Cb20の構成は、発光チップCa1と同じである。図46では、図45bに示した発光チップCの回路構成と入力端子の位置が異なっているが、説明の便宜上、図中左に記載している。なお、以下では、本実施の形態における発光チップCa1Cの回路構成について、図23に示した第8の実施の形態における発光チップCと異なるものを中心に説明し、同様のものについては同じ符号を付して詳細な説明を省略する。本実施の形態における発光チップCa1Cでは、点灯信号線75は、Vga端子に接続されている。図46では、Vga端子が2つ記載されているが、共通の一つの端子であるとする。そして、発光チップCa1Cには、消灯サイリスタRTが設けられている。消灯サイリスタRTのアノード端子は、発光チップCa1Cの基板80に接続されている。消灯サイリスタRTのカソード端子は、消灯抵抗Rrを介して、消灯信号φRaφRが供給されるφR端子に接続されている。消灯サイリスタRTのゲート端子は、電源電位VgaL-3.3Vが供給される点灯信号線75に接続されている。本実施の形態では、発光装置65は第15の実施の形態において図44で示したタイミングチャートに従って動作する。消灯信号φRaが送信される消灯信号端子の一例としてのφR端子は消灯サイリスタRTのゲート端子に接続されている。時刻cにおいて、消灯信号φRaがH0Vであると、消灯サイリスタRTのしきい電圧は-4.8Vである。消灯サイリスタRTは、カソード端子が電源電位VgaL-3.3Vが供給される点灯信号線75に接続されているが、ターンオンしない。よって、点灯信号線75の電位はL-3.3Vに維持されている。時刻eで書込信号φW1がH0VからL-3.3Vに移行すると、書込サイリスタM1がターンオンし、発光サイリスタL1がターンオンして点灯発光する。すると、点灯信号線75は発光サイリスタL1のアノード端子の電位である-1.5Vになる。これにより、消灯サイリスタRTのしきい電圧が-3Vになる。時刻oにおいて、消灯信号φRaがH0VからL-3.3Vに移行すると、消灯サイリスタRTは、しきい電圧が-3Vであるので、ターンオンする。そして、点灯信号線75に接続されているゲート端子の電位がH0Vになる。これにより、オン状態で点灯発光していた発光サイリスタL1がターンオフして消灯する。時刻pにおいて、消灯信号φRaがL-3.3VからH0Vに移行すると、オン状態にあった消灯サイリスタRTのアノード端子とカソード端子とがともにH0Vになって、ターンオフする。すると、点灯信号線75は、電源電位VgaL-3.3Vとなる。なお、消灯サイリスタRTのゲート端子により点灯信号線75の電位を、H0Vに引き込むため、消灯抵抗Rrの抵抗値は、電源ライン200cまたは200dと発光チップC発光チップCa1~Ca20、Cb1~Cb20のφI端子との間に設けられた電流制限抵抗RIの抵抗値より小さく設定されている。このように、消灯信号φRaは、点灯信号φIaと同様に働く。消灯信号φRbも同様である。本実施の形態では、消灯信号φRaおよびφRbは、発光チップC発光チップCa1~Ca20、Cb1~Cb20のφR端子に接続された消灯サイリスタRTをターンオンできればよく、大きな電流を供給しなくてもよい。よって、消灯信号ライン240aおよび240bに低抵抗の配線を用いなくてもよい。また、本実施の形態では、回路基板62上に第14の実施の形態におけるダイオードDiまたは第15の実施の形態におけるトランジスタTrを設けないので、回路基板62の構成が簡単になる。第17の実施の形態第17の実施の形態は、第8の実施の形態と発光装置65の回路基板62上の配線構成および発光チップCの回路構成が異なっている。第8の実施の形態における発光チップCでは、基板80上に設けられた1個の自己走査型発光素子アレイSLEDで構成されていた。本実施の形態における発光チップCは、基板80上に設けられた2個の自己走査型発光素子アレイSLEDSLED-lおよびSLED-rで構成されている。図47は、第17の実施の形態における発光チップCの構成、発光装置65の信号発生回路110の構成および回路基板62の配線構成を示した図である。図47aは発光チップCの構成を示し、図47bは発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。図47aに示すように、発光チップCは複数のボンディングパッドである入力端子Vga端子、φ2端子、φWl端子、φE端子、φIl端子、φ1端子、φWr端子、φIr端子を備えている。これらの入力端子は、基板80の一端部からVga端子、φ2端子、φWl端子、φE端子、φIl端子の順に設けられ、基板80の他端部からφIr端子、φWr端子、φ1端子の順に設けられている。そして、発光素子列102は、φI1端子とφ1端子との間に設けられている。本実施の形態における発光装置65では、第8の実施の形態と同様に、発光部63は、回路基板62上に、20個の発光チップCa1~Ca20発光チップ群aと、同じく20個の発光チップCb1~Cb20発光チップ群bとを、主走査方向に二列に千鳥状に配置して構成されている図20参照。図47bに示すように、発光装置65の信号発生回路110の構成は、第8の実施の形態と同様である図21b参照。よって、回路基板62に設けられた配線構成については、第8の実施の形態と異なるものを中心に説明し、同様のものについては同じ符号を付して詳細な説明を省略する。発光チップ群aの発光チップC発光チップCa1~Ca20のφIl端子およびφIr端子は、点灯信号発生部140aから共通に点灯信号φIaが送信される。発光チップ群aの発光チップC発光チップCa1~Ca20の制御端子の一例としてのφE端子は、許可信号発生部130aから共通に許可信号φEaが送信される。発光チップ群bの発光チップC発光チップCb1~Cb20のφIl端子およびφIr端子は、点灯信号発生部140bから共通に点灯信号φIbが送信される。発光チップ群bの発光チップC発光チップCb1~Cb20の制御端子の一例としてのφE端子は、許可信号発生部130bから共通に許可信号φEbが送信される。そして、発光チップ組1を構成する発光チップCa1およびCb1の制御端子の一例としてのφWl端子には、書込信号φWl1が共通に送信され、制御端子の一例としてのφWr端子には、書込信号φWr1が共通に送信される。発光チップ組2を構成する発光チップCa2およびCb2のφWl端子には、書込信号φWl2が共通に送信され、φWr端子には、書込信号φWr2が共通に送信される。他の発光チップ組3~20についても同様である。なお、書込信号φWl1、φWl2、φWl3、...をそれぞれ区別しないときは、書込信号φWlと呼び、書込信号φWr1、φWr2、φWr3、...をそれぞれ区別しないときは、書込信号φWrと呼ぶ。すなわち、第8の実施の形態におけると同様に、発光チップ群aの発光チップC発光チップCa1~Ca20には、第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、点灯信号φIaが共通に送信される。同様に、発光チップ群bの発光チップC発光チップCb1~Cb20には、第1転送信号φ1b、第2転送信号φ2b、許可信号φEb、点灯信号φIbが共通に送信される。一方、発光チップ群aの一個の発光チップCと発光チップ群bの一個の発光チップCとで構成される発光チップ組には、組毎に書込信号φWlおよびφWrが共通に送信される。図48は、第17の実施の形態における自己走査型発光素子アレイSLEDチップである発光チップCの回路構成を説明するための等価回路図である。なお、図47bに示した発光チップCの構成とは、入力端子の位置が異なっているが、説明の便宜上、図48では図中左に記載している。なお、本実施の形態における自己走査型発光素子アレイSLEDは、第1の実施の形態において、図6に示したものである。図48に示すように、発光チップCは、図中左側より、転送サイリスタTl1、Tl2、Tl3、...および発光サイリスタLl1、Ll2、Ll3、...が番号順に設けられている。他の素子についても、詳細な説明を省略するが図6に示したと同様に設けられている。これらに素子により、SLED-lが構成されている。同様に、図中右側より、転送サイリスタTr1、Tr2、Tr3、...および発光サイリスタLr1、Lr2、Lr3、...が番号順に設けられている。他の素子についても、詳細な説明を省略するが図6に示したと同様に設けられている。これらに素子により、SLED-rが構成されている。以下では、転送サイリスタTl1、Tl2、Tl3、...および転送サイリスタTr1、Tr2、Tr3、...をそれぞれ区別しないときは、転送サイリスタTと呼ぶ。同様に、発光サイリスタLl1、Ll2、Ll3、...および発光サイリスタLr1、Lr2、Lr3、...をそれぞれ区別しないときは、発光サイリスタLと呼ぶ。なお、発光サイリスタLの個数は、SLED-lおよびSLED-rのそれぞれにおいて128個など、予め定められた個数としてよい。そして、SLED-lにおける奇数番号の転送サイリスタTのカソード端子は、第1転送信号線72lに接続され、電流制限抵抗Rl1を介して、図中右端に示されたφ1端子に接続されている。SLED-rにおける偶数番号の転送サイリスタTのカソード端子は、第2転送信号線73lに接続され、電流制限抵抗Rl2を介して、図中左端に示されたφ2端子に接続されている。SLED-lのスタートダイオードDxl0は、アノード端子が第2転送信号線73lに接続され、カソード端子が転送サイリスタTl1のゲート端子符号なしに接続されている。一方、SLED-rにおける奇数番号の転送サイリスタTのカソード端子は、第1転送信号線72rに接続され、電流制限抵抗Rr1を介して、図中右端に示されたφ1端子に接続されている。SLED-lにおける偶数番号の転送サイリスタTのカソード端子は、第2転送信号線73rに接続され、電流制限抵抗Rr2を介して、図中左端に示されたφ2端子に接続されている。SLED-rのスタートダイオードDxr0は、アノード端子が第2転送信号線73rに接続され、カソード端子が転送サイリスタTr1のゲート端子符号なしに接続されている。φ1端子には第1転送信号φ1が送信され、φ2端子には第2転送信号φ2が送信される。すなわち、第1転送信号φ1および第2転送信号φ2は、SLED-lとSLED-rとに共通に送信される。SLED-lのショットキー型書込ダイオードSDwl1、SDwl2、SDwl3、...のカソード端子は、書込信号線74lに接続されている。書込信号線74lは、図中左端に示されたφWl端子に接続されている。SLED-rのショットキー型書込ダイオードSDwr1、SDwr2、SDwr3、...のカソード端子は、書込信号線74rに接続されている。書込信号線74lは、図中右端に示されたφWr端子に接続されている。SLED-lのショットキー型許可ダイオードSDel1、SDel2、SDel3、...およびショットキー型許可ダイオードSDer1、SDer2、SDer3、...のカソード端子は許可信号線76に接続されている。許可信号線76は、図中左端に示されたφE端子に接続されている。φWl端子には書込信号φWlが、φWr端子には書込信号φWrが送信される。すなわち、書込信号φWlとφWrとが、SLED-lとSLED-rとに個別に送信される。これに対して、許可信号φEは、SLED-lとSLED-rとに共通に送信される。なお、φWl端子とφWr端子とをそれぞれ区別しないときはφW端子と呼ぶ。SLED-lの発光サイリスタLl1、Ll2、Ll3、...のカソード端子は、点灯信号線75lに接続されている。点灯信号線75lは、図中左端に示されたφIl端子に接続されている。SLED-rの発光サイリスタLr1、Lr2、Lr3、...のカソード端子は、点灯信号線75rに接続されている。点灯信号線75rは、図中右端に示されたφIr端子に接続されている。発光チップ群aの発光チップC発光チップCa1~Ca20のφIl端子とφIrとには点灯信号φIaが送信され、発光チップ群bの発光チップC発光チップCb1~Cb20のφIl端子とφIrとには点灯信号φIbが送信される。図49は、第17の実施の形態における発光チップCの動作を説明するためのタイミングチャートである。図49では、発光チップ組1発光チップCa1およびCb1の動作を説明するタイミングチャートを示している。そして、発光チップCa1のSLED-lでは、発光サイリスタL1~L4をすべて点灯させるとし、発光チップCa1のSLED-rでは、発光サイリスタL2、L3、L4を点灯させるとした。また、発光チップCb1のSLED-lでは、発光サイリスタL1~L4をすべて点灯させるとし、発光チップCb1のSLED-rでは、発光サイリスタL1、L3、L4を点灯させるとした。第17の実施の形態では、発光チップCのSLEDとして、第1の実施の形態の発光チップCのSLEDを用いた。よって、第1の実施の形態における選択信号φVで説明したように図8参照、本実施の形態における許可信号φEaおよびφEbと書込信号φWl1およびφWr1は、H0VとL-3.3Vとを逆にしている。他は、第8の実施の形態と同様である図25参照。よって、本実施の形態の発光チップCの動作は、第1の実施の形態および第8の実施の形態における説明から分かる。よって、詳細な説明を省略する。第18の実施の形態第18の実施の形態は、第17の実施の形態と発光装置65の回路基板62上の配線構成および発光チップCの回路構成が異なっている。本実施の形態における発光チップCも、基板80上に設けられた2個の自己走査型発光素子アレイSLEDで構成されている。図50は、第18の実施の形態における発光チップCの構成、発光装置65の信号発生回路110の構成および回路基板62の配線構成を示した図である。図50aは発光チップCの構成を示し、図50bは発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。図50aに示すように、発光チップCは複数のボンディングパッドである入力端子Vga端子、φ2端子、φEl端子、φW端子、φIl端子、φ1端子、φEr端子、φIr端子を備えている。これらの入力端子は、基板80の一端部からVga端子、φ2端子、φEl端子、φW端子、φIl端子の順に設けられ、基板80の他端部からφIr端子、φEr端子、φ1端子の順に設けられている。そして、発光素子列102は、φI1端子とφ1端子との間に設けられている。すなわち、第17の実施の形態では、φWl、φWr、φEが設けられていたが、本実施の形態では、制御端子の一例としてのφEl、φEr、φWが設けられている。本実施の形態における発光装置65では、第8の実施の形態と同様に、発光部63は、回路基板62上に、20個の発光チップCa1~Ca20と、同じく20個の発光チップCb1~Cb20とを、主走査方向に二列に千鳥状に配置して構成されている図20参照。図50bに示すように、発光装置65の信号発生回路110の構成は、第8および第17の実施の形態と異なって、転送信号発生部120は、第1転送信号φ1および第2転送信号φ2を、すべての発光チップC発光チップCa1~Ca20、Cb1~Cb20のφ1端子およびφ2端子にそれぞれ送信する。許可信号発生部130aは、許可信号φElを発光チップC発光チップCa1~Ca20、Cb1~Cb20のφEl端子に共通に送信し、許可信号発生部130bは、許可信号φErを発光チップC発光チップCa1~Ca20、Cb1~Cb20のφEr端子に共通に送信する。許可信号φElと許可信号φErとをそれぞれ区別しないときは許可信号φEと呼ぶ。点灯信号発生部140aは、点灯信号φIlを、発光チップC発光チップCa1~Ca20、Cb1~Cb20のφIl端子に送信し、点灯信号φIrを、発光チップC発光チップCa1~Ca20、Cb1~Cb20のφIr端子に送信する。そして、書込信号φWa1が発光チップCa1のφW端子に送信される。同様に、書込信号φWb1が発光チップCb1のφW端子に送信される。他の発光チップCa2~Ca20、Cb2~Cb20についても同様であって、それぞれのφW端子に書込信号φWa2~φWa20、φWb2~φWb20が送信される。図51は、第18の実施の形態における自己走査型発光素子アレイSLEDチップである発光チップC回路構成を説明するための等価回路図である。なお、図50aに示した発光チップCの構成とは、入力端子の位置が異なっているが、説明の便宜のためである。なお、本実施の形態における発光チップCは、第17の実施の形態の発光チップCと一部の配線の構成が異なっている。すなわち、SLED-lのショットキー型書込ダイオードSDwl1、SDwl2、SDwl3、...およびSLED-rのショットキー型書込ダイオードSDwr1、SDwr2、SDwr3、...のカソード端子は、書込信号線74に接続されている。書込信号線74は、図中左端に示された制御端子の一例としてのφW端子に接続されている。SLED-lのショットキー型許可ダイオードSDel1、SDel2、SDel3、...のカソード端子は許可信号線76lに接続されている。許可信号線76lは、図中左端に示された制御端子の一例としてのφEl端子に接続されている。SLED-rのショットキー型許可ダイオードSDer1、SDer2、SDer3、...のカソード端子は許可信号線76rに接続されている。許可信号線76rは、図中左端に示された制御端子の一例としてのφEr端子に接続されている。他は、第17の実施の形態と同じである。すなわち、本実施の形態では、発光チップC発光チップCa1~Ca20、Cb1~Cb20のそれぞれのSLED-lをSLED群lとし、発光チップC発光チップCa1~Ca20、Cb1~Cb20のそれぞれのSLED-rをSLED群rとしている。そして、各発光チップC発光チップCa1~Ca20、Cb1~Cb20のSLED-lとSLED-rとを組としている。図52は、第18の実施の形態における発光チップCの動作を説明するためのタイミングチャートである。図52では、発光チップ組lに属する発光チップCa1のSLED-lCa1SLED-lおよび発光チップCb1のSLED-lCb1SLED-lと、発光チップ組rに属する発光チップCa1のSLED-rCa1SLED-rおよび発光チップCb1のSLED-rCb1SLED-rとの動作を説明するタイミングチャートを示している。そして、発光チップCa1のSLED-lでは、発光サイリスタL1~L4をすべて点灯させるとし、発光チップCb1のSLED-lでは、発光サイリスタL2、L3、L4を点灯させるとした。また、発光チップCa1のSLED-rでは、発光サイリスタL1~L4をすべて点灯させるとし、発光チップCb1のSLED-rでは、発光サイリスタL1、L3、L4を点灯させるとした。第18の実施の形態における発光装置65は、第8の実施の形態における発光チップ群aを発光チップ群lと、発光チップ群bを発光チップ群rと置き換えるとともに、発光チップ組をSLED-lとSLED-rとの組に置き換えたものにあたる。よって、図52に示す本実施の形態における発光チップCの動作は、第1の実施の形態および第8の実施の形態に対する説明から分かる。よって、詳細な説明を省略する。第19の実施の形態第19の実施の形態は、第18の実施の形態と発光チップCの回路構成が異なっている。図53は、第19の実施の形態における発光チップCの回路構成を説明するための等価回路図である。第18の実施の形態では、図52に示したように、許可信号φElとφErとは、同時にH0Vになることがない。したがって、本実施の形態では、許可信号線76lと許可信号線76rとを、反転サイリスタITを介して接続し、一方がH0Vのとき、他方をL-3.3Vとしている。これにより、許可信号φElまたはφErの一方を省略している。これにともない、φEl端子またはφEr端子の一方も省略している。以下では、図53において、図51に示した第18の実施の形態と異なるものについて説明し、同様なものには同一の符号を付して詳細な説明を省略する。ここでは、反転サイリスタITのアノード端子を第6のアノード端子、カソード端子を第6のカソード端子、ゲート端子を第6のゲート端子と呼ぶことがある。制御信号線の一例としての許可信号線76lの一端は、図中左端に示されたφE端子に接続されている。許可信号線76lの他端は、反転サイリスタITのカソード端子に抵抗RKを介して接続されている。反転サイリスタITのアノード端子は、基板80に接続されている。反転サイリスタITのゲート端子は、電流制限抵抗RGを介して電源線71に接続され、電源電位VgaL-3.3Vが供給されている。そして、反転サイリスタITのゲート端子は、制御信号線の一例としての許可信号線76rの一端に接続されている。許可信号線76lの他端には入力端子が設けられていない。許可信号φEがH0Vであると、許可信号線76lがH0Vになる。反転サイリスタITのカソード端子の電位はアノード端子の電位のH0Vであるので、反転サイリスタITはオフ状態にある。すると、許可信号線76rは、電流制限抵抗RGを介して電源線71に接続されているので、電源電位VgaL-3.3Vになる。そして、SLED-rのいずれかの発光サイリスタLrがオン状態になると、順バイアスのショットキー型許可ダイオードSDerを介して、許可信号線76rおよび許可信号線76rに接続された反転サイリスタITのゲート端子の電位が-0.5Vに移行する。これにより、反転サイリスタITのしきい電圧が-2Vになる。このあと、許可信号φEがL-3.3Vになって、許可信号線76lの電位がL-3.3Vになると、反転サイリスタITがターンオンしてオン状態になる。すると、反転サイリスタITのゲート端子の電位がH0Vになって、許可信号線76rの電位がH0Vになる。すなわち、反転サイリスタITは、インバータとして働き、許可信号φEの電位にしたがって、許可信号線76lと76rとを交互にH0VとL-3.3Vとの電位に設定する。これにより、図52に示した許可信号φElを許可信号φEとし、許可信号φErを省略しうる。第1から第19の実施の形態において、転送サイリスタTは、第1転送信号φ1と第2転送信号φ2の2相で駆動したが、転送サイリスタTを3個毎に3相の転送信号を送信して駆動してもよい。同様にして、4相以上の転送信号を送信しても駆動してもよい。また、第1から第19の実施の形態において、第1の電気的手段として結合ダイオードDxを用いたが、第1の電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、抵抗などを用いてもよい。第1の実施の形態において、第2の電気的手段として、接続抵抗Raを用い、第8の実施の形態において、ショットキー型接続ダイオードSDyを用いた。第2の電気的手段は、抵抗、ダイオード、ショットキー型ダイオードであってもよい。第1の実施の形態において、第3の電気的手段として、ショットキー型書込ダイオードSDw、ショットキー型許可ダイオードSDeを用い、第4の実施の形態において、書込抵抗Rw、許可抵抗Reを用いた。第3の電気的手段は、ダイオード、ショットキー型ダイオード、抵抗であってもよい。さらに、第8から第11の実施の形態において、第4の電気的手段として接続ダイオードDyを、第8から第11の実施の形態において、第5の電気的手段として接続ダイオードDzを用いた。第4の電気的手段および第5の電気的手段は、電位降下を生じさせて電位をシフトさせるものであればよく、抵抗などであってもよい。第8の実施の形態において、第6の電気的手段として、書込抵抗RWおよび許可抵抗REを用いたが、ダイオードであってもよい。また、発光素子列102の発光点発光サイリスタLの数を128として説明したが、この個数は任意に設定しうる。第1から第13の実施の形態において、発光チップCには、自己走査型発光素子アレイSLEDが1個または2個搭載されているとしたが、3個以上であってもよい。そして、第8から第12の実施の形態において、発光チップ郡を構成する発光チップCの数および発光チップ組を構成する発光チップCの数を同じとしたが、異なっていてもよい。また、発光チップ組を構成する発光チップCは、それぞれが異なる発光チップ群に属しているとしたが、同じ発光チップ群に属する発光チップCを含んでいてもよい。この場合、同じ発光チップ群に属する発光チップCは同時に点灯制御される。さらに、第1から第19の実施の形態では、サイリスタ転送サイリスタT、書込サイリスタM、発光サイリスタLのアノード端子を基板80にとって共通にしたアノードコモンとして説明した。カソード端子を基板80としたカソードコモンにおいても、回路の極性を変更することによって用いうる。