基板と、該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む薄膜トランジスタと、前記ゲート電極上に設けられた層間絶縁膜と、前記薄膜トランジスタを用いて構成される駆動回路によって発光駆動される発光素子と、前記ゲート電極の上方領域内であって、前記層間絶縁膜上に配置された第1キャパシタ電極とを備え、該第1キャパシタ電極は、前記ゲート電極との間で第1キャパシタを構成している発光表示装置。前記発光素子は、下部電極と、有機発光層と、上部電極とを備えた有機エレクトロルミネッセンス素子であって、前記下部電極は、前記第1キャパシタ電極上に設けられた平坦化膜の上方に形成されている、請求項1記載の発光表示装置。前記発光表示装置は、複数の前記第1キャパシタ電極を備え、複数の前記第1キャパシタ電極は、前記ゲート電極との間でそれぞれ第1キャパシタを構成している請求項1記載の発光表示装置。前記ソース電極またはドレイン電極が、前記第1キャパシタ電極と同一の層を構成し、該ソース電極及びドレイン電極のいずれか一方は、該第1キャパシタ電極と電気的に接続されている請求項1記載の発光表示装置。前記発光素子は、前記ソース電極または前記ドレイン電極と電気的に接続されており、前記薄膜トランジスタは、前記発光素子に駆動電流を供給する駆動トランジスタであり、前記第1キャパシタは、前記駆動トランジスタに流れる電流値を設定するためのキャパシタである請求項4記載の発光表示装置。前記薄膜トランジスタは、前記発光素子への駆動電流を供給するタイミングを決定するスイッチングトランジスタであり、前記第1キャパシタは、前記駆動電流の電流値を設定するためのキャパシタを初期化するためのキャパシタである請求項1記載の発光表示装置。前記第1キャパシタ電極は、前記薄膜トランジスタのソース電極及びドレイン電極には接続されていない請求項1記載の発光表示装置。前記第1キャパシタ電極は、前記薄膜トランジスタ以外の薄膜トランジスタのソース電極及びドレイン電極のいずれか一方に接続されている請求項1記載の発光表示装置。前記薄膜トランジスタ以外の薄膜トランジスタのソース電極及びドレイン電極のいずれか他方は、前記薄膜トランジスタのソース電極及びドレイン電極のいずれか一方に接続されている請求項8記載の発光表示装置。前記第1キャパシタを構成する前記第1キャパシタ電極下面の、前記ゲート電極の上方領域内における面積は、前記ゲート電極上面の面積の30~100である請求項1記載の発光表示装置。前記半導体層は、ポリシリコンで形成されている請求項1記載の発光表示装置。前記第1キャパシタの静電容量は、0.1~10pFである請求項1記載の発光表示装置。前記発光表示装置は、トップエミッション型であり、前記発光素子は、前記第1キャパシタ電極の上層に形成される請求項1記載の発光表示装置。前記発光表示装置は、ボトムエミッション型であり、前記薄膜トランジスタと前記第1キャパシタとは、前記発光素子が形成される発光領域以外の領域に形成される請求項1記載の発光表示装置。しかしながら、上記従来技術では、キャパシタ専用の領域が設けられることになり、キャパシタの数、又は、キャパシタの面積が増えた場合に、その他の素子を配置する領域が狭くなり、設計の自由度が下がるという課題がある。例えば、図1に示す特許文献1に記載の発光表示装置のように、駆動回路領域の多くの部分を保持キャパシタ702が占めている。したがって、より大きな面積の保持キャパシタ702を備える場合、又は、その他のキャパシタを備える場合には、駆動トランジスタ703及びスイッチングトランジスタ701を配置する領域が狭くなる。あるいは、発光領域が小さくなってしまい、発光素子に流れる電流密度が上昇し寿命が短くなってしまう。そこで、本発明は、上記従来の課題を解決するためになされたものであり、キャパシタ専用の領域を設置、又は、新たに増やすことなくキャパシタを設けることで、設計の自由度を高めることができる発光表示装置を提供することを目的とする。上記目的を達成するため、本発明に係る発光表示装置は、基板と、該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む薄膜トランジスタと、前記ゲート電極上に設けられた層間絶縁膜と、前記薄膜トランジスタを用いて構成される駆動回路によって発光駆動される発光素子と、前記ゲート電極の上方領域内であって、前記層間絶縁膜上に配置された第1キャパシタ電極とを備え、該第1キャパシタ電極は、前記ゲート電極との間で第1キャパシタを構成している。本発明によれば、キャパシタ専用の領域を設置、又は増やすことなく、キャパシタを設けることで、設計の自由度を高めることができる発光表示装置を提供することができる。以下、本発明に係る発光表示装置の実施の形態について、図面を参照しながら説明する。本発明に係る発光表示装置は、基板と、該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む薄膜トランジスタと、前記ゲート電極上に設けられた層間絶縁膜と、前記薄膜トランジスタを用いて構成される駆動回路によって発光駆動される発光素子と、前記ゲート電極の上方領域内であって、前記層間絶縁膜上に配置された第1キャパシタ電極とを備え、該第1キャパシタ電極は、前記ゲート電極との間で第1キャパシタを構成している。これにより、薄膜トランジスタのゲート電極を、単にゲート電極として利用するだけではなく、キャパシタを構成する2つの電極のうちの一方の電極としても利用するので、薄膜トランジスタの上方に薄膜トランジスタと重なるように、キャパシタを配置することができ、画素スペースを有効に活用することができる。したがって、多数の薄膜トランジスタ及び多数のキャパシタを含む複雑な駆動回路を、限られた面積の領域に形成することができる。なお、キャパシタは、ゲート電圧を保持するためのキャパシタであってもよく、駆動回路における閾値電圧Vthを保持するためのキャパシタであっても、本発明の構成を適用することができる。また、前記発光表示装置は、複数の前記第1キャパシタ電極を備え、複数の前記第1キャパシタ電極は、前記ゲート電極との間でそれぞれ第1キャパシタを構成していてもよい。また、前記ソース電極またはドレイン電極が、前記第1キャパシタ電極と同一の層を構成し、該ソース電極及びドレイン電極のいずれか一方は、該第1キャパシタ電極と電気的に接続されていてもよい。これにより、キャパシタを構成する2つの電極のうちの他方の電極とソース電極又はドレイン電極とを1つの工程で形成することができる。また、前記発光素子は、前記ソース電極または前記ドレイン電極と電気的に接続されており、前記薄膜トランジスタは、前記発光素子に駆動電流を供給する駆動トランジスタであり、前記第1キャパシタは、前記駆動トランジスタに流れる電流値を設定するためのキャパシタであってもよい。これにより、駆動トランジスタに流れる駆動電流の電流値を設定するためのキャパシタを、画素スペースを有効に活用しつつ、駆動回路を構成することができる。また、前記薄膜トランジスタは、前記発光素子への駆動電流を供給するタイミングを決定するスイッチングトランジスタであり、前記第1キャパシタは、前記駆動電流の電流値を設定するためのキャパシタを初期化するためのキャパシタであってもよい。これにより、駆動トランジスタに限らず、スイッチングトランジスタのゲート電極とキャパシタの一方のキャパシタ電極とも兼用させることができる。したがって、より多くの薄膜トランジスタとキャパシタとを、限られた画素スペースを有効に利用して配置することができる。また、前記第1キャパシタ電極は、前記薄膜トランジスタのソース電極及びドレイン電極には接続されていなくてもよく、例えば、前記薄膜トランジスタ以外の薄膜トランジスタのソース電極及びドレイン電極のいずれか一方に接続されていてもよい。さらに、前記薄膜トランジスタ以外の薄膜トランジスタのソース電極及びドレイン電極のいずれか他方は、前記薄膜トランジスタのソース電極及びドレイン電極のいずれか一方に接続されていてもよい。また、前記発光表示装置は、さらに、第2キャパシタを備え、該第2キャパシタは、前記第1キャパシタと電気的に並列となるよう接続されていてもよい。これにより、第1キャパシタに加えて、第2キャパシタが並列的に設けられているので、第2キャパシタの分だけ静電容量を増大させることができる。また、前記第2キャパシタは、上部第2キャパシタ電極及び下部第2キャパシタ電極を含み、前記上部第2キャパシタ電極及び前記下部第2キャパシタ電極の一方は、前記ゲート電極と電気的に接続され、前記上部第2キャパシタ電極及び前記下部第2キャパシタ電極の他方は、前記ソース電極及び前記ドレイン電極のいずれか一方と電気的に接続されていてもよい。これにより、第2キャパシタの分だけ静電容量を増大させることができ、電流リークがあっても電圧が安定し、クロストークを低減することができる。また、前記上部第2キャパシタ電極は、前記ソース電極及び前記ドレイン電極のいずれか一方と同一の層を構成し、前記下部第2キャパシタ電極は、前記ゲート電極と同一の層を構成し、前記第1キャパシタ電極は、前記上部第2キャパシタ電極と、前記ソース電極及び前記ドレイン電極のいずれか一方とに電気的に接続されていてもよい。これにより、第1キャパシタ及び第2キャパシタを構成する各キャパシタ電極をそれぞれ同一の層として形成することができるので、製造工程を削減することができる。また、前記第1キャパシタを構成する前記第1キャパシタ電極下面の、前記ゲート電極の上方領域内における面積は、前記ゲート電極上面の面積の30~100であってもよい。また、前記半導体層は、ポリシリコンで形成されていてもよい。また、前記発光素子は、有機エレクトロルミネッセンス素子であってもよい。また、前記第1キャパシタの静電容量は、0.1~10pFであってもよい。また、前記発光表示装置は、トップエミッション型であり、前記発光素子は、前記第1キャパシタ電極の上層に形成されてもよい。また、前記発光表示装置は、ボトムエミッション型であり、前記薄膜トランジスタと前記第1キャパシタとは、前記発光素子が形成される発光領域以外の領域に形成されてもよい。実施の形態1実施の形態1に係る発光表示装置は、駆動トランジスタとキャパシタとを備え、駆動トランジスタのゲート電極が、キャパシタを構成する2つのキャパシタ電極のうち一方の電極である。したがって、キャパシタは、駆動トランジスタのゲート電極を含む領域であって、駆動トランジスタの上方の領域に形成される。図2は、実施の形態1に係る発光表示装置10の電気的な構成を示すブロック図である。同図における発光表示装置10は、少なくとも制御回路20と、走査線駆動回路40と、信号線駆動回路50と、表示部60とを備える。また、図3は、実施の形態1に係る表示部60が有する発光画素100の回路構成を示す図である。同図における発光画素100は、スイッチングトランジスタ101と、キャパシタ102と、駆動トランジスタ103と、有機EL素子104と、信号線105と、走査線106と、高電圧側電源線107と、低電圧側電源線108とを備える。まず、図2に示された構成要素について、その接続関係及び機能を説明する。制御回路20は、走査線駆動回路40、信号線駆動回路50の制御を行う機能を有する。制御回路20は、外部から入力された映像信号を、信号線駆動回路50に出力し、信号線駆動回路50の動作にあわせて走査線駆動回路40の動作タイミングを制御する。走査線駆動回路40は、走査線106に接続されており、走査線106に走査信号を出力することにより、発光画素100が備えるスイッチングトランジスタ101の導通オン状態/非導通オフ状態を制御する機能を有する。信号線駆動回路50は、信号線105に接続されており、映像信号に基づいた信号電圧を発光画素100に出力する機能を有する。表示部60は、2次元状に配列された複数の発光画素100を備え、外部から発光表示装置10に入力された映像信号に基づいて画像を表示する。続いて、図3に示された構成要素について、その接続関係及び機能を説明する。スイッチングトランジスタ101は、ゲートが走査線106に接続され、ソース及びドレインの一方が信号線105に接続され、ソース及びドレインの他方がキャパシタ102のキャパシタ電極102aに接続されたスイッチング素子の一例である。スイッチングトランジスタ101は、信号線105の信号電圧をキャパシタ102のキャパシタ電極102aに印加するタイミングを決定する機能を有する。スイッチングトランジスタ101は、例えば、n型の薄膜トランジスタn型TFTであるがp型のTFTであっても良い。キャパシタ102は、第1キャパシタの一例であり、2つのキャパシタ電極102a及び102bを備える。キャパシタ電極102aが駆動トランジスタ103のゲートに接続され、キャパシタ電極102bが高電圧側電源線107に接続されている。キャパシタ102は、信号線105から供給された信号電圧に対応した電荷を保持する。つまり、キャパシタ102は、有機EL素子104に供給する駆動電流の電流値を設定するための保持容量素子の一例である。例えば、キャパシタ102は、スイッチングトランジスタ101がオフ状態となった後も次の新たな信号電圧が書き込まれるまで、駆動トランジスタ103から有機EL素子104へ駆動電流を供給させる機能を有する。駆動トランジスタ103は、ソースが高電圧側電源線107に接続され、ドレインが有機EL素子104のアノードに接続された駆動素子の一例である。駆動トランジスタ103は、ゲート-ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したソース-ドレイン間電流に変換する。そして、このソース-ドレイン間電流を駆動電流として有機EL素子104に供給する。駆動トランジスタ103は、例えば、p型の薄膜トランジスタp型TFTである。有機EL素子104は、駆動トランジスタ103などの薄膜トランジスタを用いて構成される駆動回路によって発光駆動される発光素子の一例である。有機EL素子104は、アノードが駆動トランジスタ103のドレインに接続され、カソードが低電圧側電源線108に接続されている。有機EL素子104は、駆動トランジスタ103により駆動電流が流れることにより発光する。発光強度は、駆動電流の大きさ、すなわち、信号電圧によって制御される。信号線105は、信号線駆動回路50に接続され、発光画素100を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧を供給する機能を有する。なお、発光表示装置10は、画素列数分の信号線105を備える。走査線106は、走査線駆動回路40に接続され、発光画素100を含む画素行に属する各発光画素に接続されている。これにより、走査線106は、発光画素100を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能を有する。なお、発光表示装置10は、画素行数分の走査線106を備える。なお、図2及び図3には記載されていないが、高電圧側電源線107及び低電圧側電源線108は、それぞれ、他の発光画素にも接続されており電圧源に接続されている。高電圧側電源線107が接続される電圧源VDDと、低電圧側電源線108が接続される電圧源VEEとの電位差は、有機EL素子104を発光させるのに充分な電流を流すことが可能な大きさである。なお、低電圧側電源線108は、接地されていてもよい。以上の構成に示すように、実施の形態1に係る発光表示装置10は、2次元状に配列された複数の発光画素100を備える表示部60を備える。表示部60は、発光画素100内の有機EL素子104が信号電圧に応じた発光強度で発光することにより、映像を表示する。続いて、実施の形態1に係る発光画素100に含まれる各素子の位置関係について説明する。図4は、実施の形態1に係る発光画素100のレイアウトの一例を示す図である。図4に示すように、発光画素100は、駆動回路領域110と発光領域120とに分けられる。発光領域120には有機EL素子104が形成され、有機EL素子104は、信号線105から供給される信号電圧に応じて発光する。なお、実施の形態1に係る発光表示装置10は、ボトムエミッション型の発光表示装置であるとする。すなわち、有機EL素子104から発せられる光は、基板の裏面方向に出射される。言い換えると、表示部60の表示面が、基板の裏面側である。駆動回路領域110は、発光画素100のうち発光領域120を除く領域であり、有機EL素子104を駆動する駆動回路が形成される領域である。駆動回路領域110には、スイッチングトランジスタ101と、キャパシタ102と、駆動トランジスタ103とが形成されている。図5は、実施の形態1に係る発光画素100の断面図である。具体的には、図5は、図4に示す発光画素100のA-A断面を模式的に示す図である。A-A断面は、キャパシタ102と駆動トランジスタ103との位置関係を示す断面である。なお、簡単のため、図5には、信号線105及び高電圧側電源線107を示していない。図5に示すように、駆動トランジスタ103は、基板210上に形成される。駆動トランジスタ103は、半導体層220と、ゲート絶縁膜230と、ゲート電極103gと、ソース電極103sと、ドレイン電極103dとを備える。また、キャパシタ102は、キャパシタ電極102bと、層間絶縁膜240と、ゲート電極103gとしても機能するキャパシタ電極102aとで構成される。さらに、キャパシタ102上には平坦化膜250が形成されている。基板210は、例えば、ガラス、石英などの透明性を有する透明基板である。また、基板210は、プラスチックなどのフレキシブル基板でもよい。なお、トップエミッション型の発光表示装置である場合は、基板210は、シリコン基板などの半導体基板、又は、窒化物半導体などの化合物半導体からなる化合物半導体基板であってもよい。なお、駆動トランジスタ103は、基板210上に形成されるとしたが、基板210上方に形成されてもよい。例えば、基板210上にバッファ層を形成し、当該バッファ層上に駆動トランジスタ103を形成してもよい。半導体層220は、基板210上に形成された半導体層であり、チャネル領域221と、ソース領域222と、ドレイン領域223とを含む。例えば、半導体層220は、不純物がドープされたポリシリコン、微結晶シリコン、アモルファスシリコンなどの無機物半導体、又は、有機物半導体から構成される。なお、駆動トランジスタ103はp型TFTであるので、チャネル領域221では、主に正孔が導電に寄与する。つまり、ソース電極103s、ドレイン電極103d及びゲート電極103gのそれぞれに印加される電圧に応じて、ソース領域222からドレイン領域223にかけて正孔が移動することによって、上記の駆動電流が流れる。ゲート絶縁膜230は、例えば、シリコン酸化膜SiOxなどの絶縁性を有する膜である。図5に示す例では、ゲート絶縁膜230は、半導体層220を覆うように基板210の全面に形成され、ソース領域222及びドレイン領域223の上方領域に貫通孔が形成されている。なお、ゲート絶縁膜230は、少なくともチャネル領域221上に形成されていればよい。ゲート電極103gは、ゲート絶縁膜230上に形成された金属電極である。例えば、ゲート電極103gは、モリブデンやタングステンなどの金属、モリブデンタングステン合金、ポリシリコンなどの単層構造、又は、ポリシリコンとチタン及びタングステンなどとの積層構造から構成される。なお、ゲート電極103gは、スイッチングトランジスタ101のソース又はドレインに接続されている図5には示していない。そして、ゲート電極103gは、キャパシタ102のキャパシタ電極102aとしても機能する点が、本発明の最大の特徴点である。ソース電極103sは、ソース領域222上に形成され、例えば、アルミニウム、銅などの金属、又は、アルミニウム及びモリブデンなどの金属の積層構造から構成される。ソース電極103sは、高電圧側電源線107に接続されている図5には示していない。さらに、図5に示すように、ソース電極103sは、層間絶縁膜240及びゲート絶縁膜230に形成された貫通孔を介して、キャパシタ102のキャパシタ電極102bに接続されている。ドレイン電極103dは、ドレイン領域223上に形成され、例えば、アルミニウムなどの金属、又は、アルミニウム及びモリブデンなどの金属の積層構造から構成される。ドレイン電極103dは、有機EL素子104のアノードに接続されている図5には示していない。層間絶縁膜240は、ゲート電極103g上に形成され、例えば、シリコン窒化膜SiNx、シリコン酸化膜などから構成される。図5に示す例では、層間絶縁膜240は、ゲート電極103gを覆うように、ゲート絶縁膜230の全面に形成され、ソース領域222及びドレイン領域223の情報領域に貫通孔が形成されている。なお、層間絶縁膜240は、少なくともゲート電極103g上に形成されていればよい。なお、層間絶縁膜240の厚さは、100~1000nmである。キャパシタ電極102bは、第1キャパシタ電極の一例であり、ゲート電極103gの上方であり、かつ、層間絶縁膜240上に形成されている。つまり、キャパシタ電極102bは、ゲート電極103gの上方領域内であって、かつ、層間絶縁膜240上に配置されている。キャパシタ電極102bは、もう一方のキャパシタ電極102aであるゲート電極103gとともに、キャパシタ102を構成する。例えば、キャパシタ電極102bは、アルミニウム、銅などの金属、又は、アルミニウム及びモリブデンなどの金属の積層構造から構成される。なお、この例においては、キャパシタ電極102bは、高電圧側電源線107に接続されている。また、キャパシタ電極102bは、ソース電極103sと同一の層を構成し、ソース電極103sに接続されている。具体的には、キャパシタ電極102bは、層間絶縁膜240に形成された貫通孔を介して、ソース電極103sに接続されている。また、キャパシタ電極102bは、ソース電極103sと同じ材料で構成されていることが好ましい。これにより、キャパシタ電極102bとソース電極103sとを同一の工程で形成することができるので、工程数を削減することができる。なお、キャパシタ電極102bの下面の、キャパシタ電極102aであるゲート電極103gの上方領域内における面積は、ゲート電極103g上面の面積の30~100である。なお、キャパシタ電極102bの方がゲート電極103gより大きくてもよい。また、キャパシタ102の静電容量は、0.1~10pFである。平坦化膜250は、キャパシタ102上に形成され、キャパシタ102及び駆動トランジスタ103を保護する保護膜として機能するとともに、キャパシタ102及び駆動トランジスタ103の上方を平坦化する平坦化膜としても機能する。平坦化膜250は、例えば、シリコン酸化膜SiOx又はシリコン窒化膜SiNxなどから構成される。以上の構成に示すように、キャパシタ102は、一方の電極としてゲート電極103gを利用する。つまり、駆動トランジスタ103の上方の領域に、ゲート電極103gをキャパシタ電極102aとして備えるキャパシタ102が形成されている。これにより、図4に示すように、発光画素100内にキャパシタ102専用の領域を設けることなく、キャパシタ102を配置することができる。したがって、キャパシタ102の面積、又は、駆動トランジスタ103及びスイッチングトランジスタ101の配置を比較的自由に設計することができる。あるいは、他のキャパシタを駆動回路領域110に加えることもできる。このように、実施の形態1に係る発光表示装置10によれば、設計の自由度を向上させることができる。これにより、例えば、実施の形態1に係る発光表示装置10は、ボトムエミッション型であるので、発光領域120を広く確保することができ、有機EL素子104に流れる電流密度を低くすることができ、発光表示装置10の発光寿命をより長く確保することができる。なお、本実施の形態に示すように、駆動トランジスタ103の上方にキャパシタを形成する構成は、図3に示す回路以外の他の駆動回路にも適用することができる。具体的には、本実施の形態に係る構成は、駆動トランジスタ103のゲートとキャパシタを構成する2つのキャパシタ電極の一方とが電気的に接続されている回路構成を有する駆動回路に適用することができる。以下では、いくつか変形例について図面を用いて説明する。変形例1図6は、実施の形態1の変形例に係る発光画素300の回路構成を示す図である。図6に示す発光画素300は、スイッチングトランジスタ101、313、314及び315と、駆動トランジスタ103と、キャパシタ311及び312と、有機EL素子104と、信号線105と、走査線106、316、317及び318と、高電圧側電源線107と、低電圧側電源線108と、参照電圧電源線319とを備える。なお、図3に示す発光画素100と同じ構成については同じ符号を付し、以下では説明を省略する。スイッチングトランジスタ313は、ゲートが走査線316に接続され、ソース及びドレインの一方が参照電圧電源線319に接続され、ソース及びドレインの他方がスイッチングトランジスタ101のソース及びドレインの一方に接続されたスイッチング素子の一例である。スイッチングトランジスタ313は、駆動トランジスタ103のゲート電位を初期化、すなわち、参照電位Vrefに設定する機能を有する。具体的には、スイッチングトランジスタ313は、走査線316から供給される走査信号によってオン状態になり、参照電位Vrefをキャパシタの第2電極に供給する。なお、スイッチングトランジスタ313は、例えば、n型TFTである。スイッチングトランジスタ314は、ゲートが走査線317に接続され、ソース及びドレインの一方が駆動トランジスタ103のゲートに接続され、ソース及びドレインの他方が駆動トランジスタ103のドレインに接続されたスイッチング素子の一例である。スイッチングトランジスタ314は、駆動トランジスタ103の閾値電圧を検出する機能を有する。具体的には、例えば、スイッチングトランジスタ314は、走査線317から供給される走査信号によってオン状態になり、駆動トランジスタ103のゲートとドレインとを短絡する。したがって、駆動トランジスタ103のゲート電極には駆動トランジスタ103の閾値電圧が発生する。スイッチングトランジスタ314は、例えば、n型TFTである。スイッチングトランジスタ315は、ゲートが走査線318に接続され、ソース及びドレインの一方が駆動トランジスタ103のドレインに接続され、ソース及びドレインの他方が有機EL素子104のアノードに接続されたスイッチング素子の一例である。スイッチングトランジスタ315は、有機EL素子104に駆動電流を供給するタイミングを決定する機能を有する。具体的には、スイッチングトランジスタ315は、走査線318から供給される走査信号によってオン状態となり、オン状態である期間中に、駆動トランジスタ103がオン状態になれば駆動電流が有機EL素子104に供給される。言い換えると、スイッチングトランジスタ315がオフ状態であれば、駆動トランジスタ103の動作に関わらず有機EL素子104には電流が供給されない。なお、スイッチングトランジスタ315は、例えば、n型TFTである。キャパシタ311は、2つのキャパシタ電極311a及び311bを備える。キャパシタ電極311aは、参照電圧電源線319に接続され、キャパシタ電極311bは、スイッチングトランジスタ101のソース及びドレインの一方に接続されている。また、キャパシタ電極311bは、キャパシタ312を介して駆動トランジスタ103のゲートに接続される。キャパシタ311は、信号線105から供給された信号電圧に対応した電荷を保持する。キャパシタ312は、第1キャパシタの一例であり、2つのキャパシタ電極312a及び312bを備える。キャパシタ電極312aは、スイッチングトランジスタ101のソース及びドレインの一方に接続され、キャパシタ電極312bは、駆動トランジスタ103のゲートに接続されている。キャパシタ312は、駆動トランジスタ103の閾値電圧に対応した電荷を保持する。走査線316、317及び318は、走査線駆動回路40に接続され、発光画素300を含む画素列に属する各発光画素へ接続されている。走査線316は、発光画素300を含む画素行に属する各発光画素に含まれる駆動トランジスタ103の閾値電圧を検出する基準電圧を供給する機能を有する。走査線317は、発光画素300を含む画素行に属する各発光画素に含まれる駆動トランジスタ103の閾値電圧を検出するタイミングを供給する機能を有する。走査線318は、発光画素300を含む画素行に属する各発光画素に含まれる有機EL素子104に駆動電流を供給するタイミングと駆動トランジスタ103の閾値電圧を検出するタイミングとを供給する機能を有する。なお、発光表示装置10は、画素行数分の走査線316、317及び318を備える。参照電圧電源線319は、他の発光画素にも接続されており、所定の参照電圧を供給する電圧源に接続されている。これにより、参照電圧電源線319の電位は、参照電位Vrefに保たれている。図7は、実施の形態1の変形例に係る発光画素300の一部の断面図である。具体的には、図7は、キャパシタ312と駆動トランジスタ103との配置構成を示している。なお、駆動トランジスタ103の断面構成は、図5に示す断面構成と同じであるため、以下では説明を省略する。図7に示すように、層間絶縁膜240上には、キャパシタ312のキャパシタ電極312bが形成されている。そして、ゲート電極103gは、キャパシタ312のキャパシタ電極312aとしても機能する。キャパシタ電極312bは、第1キャパシタ電極の一例であり、駆動トランジスタ103のソース電極103s又はドレイン電極103dには接続されていない。キャパシタ電極312bは、スイッチングトランジスタ101のソース又はドレインの一方とキャパシタ電極311bと接続されている図7には示していない。以上のように、駆動トランジスタ103上に形成されるキャパシタ311のキャパシタ電極312bは、駆動トランジスタ103の各電極に接続されていなくてもよい。つまり、キャパシタを構成する2つの電極のうちの一方の電極が、駆動トランジスタ103のゲート電極103gに接続する構成であれば、本実施の形態に係る構成を適用することができる。変形例2図8は、実施の形態1の別の変形例に係る発光画素400の回路構成を示す図である。図8に示す発光画素400は、図6に示す発光画素300と比較して、キャパシタ311の代わりにキャパシタ411を備え、スイッチングトランジスタ313の代わりにスイッチングトランジスタ413を備える点が異なっている。以下では、図6に示す発光画素300と同じ構成については同じ符号を付し、以下では説明を省略する。キャパシタ411は、第1キャパシタの一例であり、2つのキャパシタ電極411a及び411bを備える。キャパシタ電極411aは、駆動トランジスタ103のゲート電極103gに接続され、キャパシタ電極411bは、例えば高電圧側電源線107に接続されている。キャパシタ411は、信号線105から供給された信号電圧と駆動トランジスタの閾値電圧に対応した電荷を保持する。スイッチングトランジスタ413は、ゲートが走査線316に接続され、ソース及びドレインの一方が高電圧側電源線107に接続され、ソース及びドレインの他方がスイッチングトランジスタ101のソース及びドレインの一方とキャパシタ312のキャパシタ電極312bとに接続されたスイッチング素子の一例である。スイッチングトランジスタ413は、キャパシタ312を及びキャパシタ411を初期化する機能を有する。具体的には、スイッチングトランジスタ413は、走査線316から供給される走査信号によってオン状態となり、キャパシタ312のキャパシタ電極312bの電位をVDDに設定し、スイッチングトランジスタ314が走査線317から供給される走査信号によってオン状態となることで、キャパシタ312及びキャパシタ411に駆動トランジスタ103の閾値電圧を保持した状態となるように初期化する。なお、スイッチングトランジスタ413は、例えば、n型TFTである。図9は、実施の形態1の変形例に係る発光画素400の断面図である。具体的には、図9は、キャパシタ312とキャパシタ411と駆動トランジスタ103との配置構成を示している。なお、駆動トランジスタ103の断面構成は、図5に示す断面構成と同じであるため、以下では説明を省略する。図9に示すように、層間絶縁膜240上には、キャパシタ312のキャパシタ電極312bとキャパシタ411のキャパシタ電極411bとが形成されている。そして、ゲート電極103gは、キャパシタ312のキャパシタ電極312aとキャパシタ411のキャパシタ電極411aとしても機能する。キャパシタ電極411bは、第1キャパシタ電極の一例であり、駆動トランジスタ103のソース電極103sと同一の層を構成し、ソース電極103sに接続されている。具体的には、キャパシタ電極411bは、層間絶縁膜240に形成された貫通孔を介してソース電極103sに接続されている。なお、キャパシタ電極312b、キャパシタ電極411b及びソース電極103sは、同じ材料で構成されていることが好ましい。これにより、キャパシタ電極312b、キャパシタ電極411b及びソース電極103sとを同一の工程で形成することができるので、工程数を削減することができる。以上のように、実施の形態1の変形例2に係る発光表示装置10では、複数の第1キャパシタ電極を備え、複数の第1キャパシタ電極は、ゲート電極103gとの間でそれぞれ第1キャパシタを構成している。図8及び図9に示す例では、2つの第1キャパシタ電極について示したが、3つ以上の第1キャパシタ電極がゲート電極103gの上方領域内であって、層間絶縁膜240上に形成されていてもよい。以上、実施の形態1及びその変形例に係る発光表示装置10では、駆動回路に含まれる駆動トランジスタ103のゲート電極103gと、ゲート電極103gの上方に形成された第1キャパシタ電極とによって第1キャパシタを構成する。このようにして構成された第1キャパシタは、有機EL素子104に供給する駆動電流の電流値を設定するための保持容量素子などとして利用することができる。これにより、発光画素100内の限られた領域を有効に利用することができる。すなわち、設計の自由度を高めることができる。したがって、本実施の形態に係る発光表示装置10は、例えば、発光領域120を広く確保することができるなどの効果を奏する。なお、実施の形態1に係る発光表示装置10は、さらに、キャパシタ102と電気的に並列となるように接続されている第2キャパシタを備えていてもよい。例えば、第2キャパシタは、上部第2キャパシタ電極と下部第2キャパシタ電極とを含む。上部第2キャパシタ電極及び下部第2キャパシタ電極の一方は、ゲート電極103gと接続され、他方は、ソース電極103s及びドレイン電極103dの一方と電気的に接続されている。より具体的には、下部第2キャパシタ電極は、ゲート電極103gと同一の層を構成し、上部第2キャパシタ電極は、電気的に接続されているソース電極103s及びドレイン電極103dの一方と同一の層を構成していてもよい。このとき、キャパシタ102のキャパシタ電極102aは、上部第2キャパシタ電極と電気的に接続されている。実施の形態2実施の形態2に係る発光表示装置は、スイッチングトランジスタと駆動トランジスタとキャパシタとを備え、スイッチングトランジスタのゲート電極が、キャパシタを構成する2つのキャパシタ電極の一方の電極である。したがって、キャパシタは、スイッチングトランジスタの上方の領域に形成される。実施の形態2に係る発光表示装置では、実施の形態1に係る発光表示装置10と比較すると、表示部に含まれる発光画素の回路構成、及び、発光画素を構成する素子の配置が異なっている。すなわち、実施の形態2に係る発光表示装置の電気的な構成は、図2に示した実施の形態1に係る発光表示装置10と同じである。したがって、以下では、実施の形態2に係る発光表示装置の電気的な構成については説明を省略し、発光画素の回路構成、及び、発光画素を構成する素子の配置を中心に説明する。図10は、実施の形態2に係る表示部が有する発光画素500の回路構成を示す図である。同図における発光画素500は、スイッチングトランジスタ501、506、507及び508と、キャパシタ502及び505と、駆動トランジスタ503と、有機EL素子504と、信号線509と、走査線510、511、512及び513と、高電圧側電源線514と、低電圧側電源線515と、参照電圧電源線516を備える。スイッチングトランジスタ501は、ゲートが走査線510に接続され、ソース及びドレインの一方が信号線509に接続され、ソース及びドレインの他方がキャパシタ502のキャパシタ電極502a及び駆動トランジスタ503のゲートに接続されたスイッチング素子の一例である。スイッチングトランジスタ501は、信号線509の信号電圧をキャパシタ502のキャパシタ電極502aに印加するタイミングを決定する機能を有する。スイッチングトランジスタ501は、例えば、n型TFTである。キャパシタ502は、駆動トランジスタ503に対する第1キャパシタの一例であり、2つのキャパシタ電極502a及び502bを備える。キャパシタ電極502aは、駆動トランジスタ503のゲートに接続され、キャパシタ電極502bは、キャパシタ505のキャパシタ電極505b及びスイッチングトランジスタ507のソース又はドレインに接続されている。キャパシタ502は、信号線509から供給された信号電圧と駆動トランジスタ503の閾値電圧とに対応した電荷を保持する。つまり、キャパシタ502は、有機EL素子504に供給する駆動電流の電流値を設定するための保持容量素子の一例である。駆動トランジスタ503は、ドレインが高電圧側電源線514に接続され、ソースがスイッチングトランジスタ508を介して有機EL素子504のアノードに接続された駆動素子の一例である。駆動トランジスタ503は、ゲート-ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したソース-ドレイン間電流に変換する。駆動トランジスタ503は、例えば、n型TFTである。有機EL素子504は、アノードがスイッチングトランジスタ508を介して駆動トランジスタ503のソースに接続され、カソードが低電圧側電源線515に接続された発光素子の一例である。有機EL素子504は、駆動トランジスタ503により駆動電流が流れることにより発光する。キャパシタ505は、スイッチングトランジスタ508に対する第1キャパシタの一例であり、2つのキャパシタ電極505a及び505bを備える。キャパシタ電極505aは、走査線513に接続され、キャパシタ電極505bは、キャパシタ電極502b及びスイッチングトランジスタ507のソース及びドレインの一方に接続されている。キャパシタ505は、信号線509から印加されるデータ電圧を保持容量素子であるキャパシタ502が保持する電圧量を調整するための容量素子の一例である。スイッチングトランジスタ506は、ゲートが走査線511に接続され、ソース及びドレインの一方が参照電圧電源線516に接続され、ソース及びドレインの他方が駆動トランジスタ503のゲートに接続されたスイッチング素子の一例である。スイッチングトランジスタ506は、駆動トランジスタ503のゲートに参照電圧Vrefを印加する機能を有する。なお、スイッチングトランジスタ506は、例えば、n型TFTである。スイッチングトランジスタ507は、ゲートが走査線512に接続され、ソース及びドレインの一方がキャパシタ502のキャパシタ電極502bに接続され、ソース及びドレインの他方が駆動トランジスタ503のソースに接続されたスイッチング素子の一例である。スイッチングトランジスタ507は、キャパシタ502に信号電圧を書き込む際に、キャパシタ502と駆動トランジスタ503のソースとを切断する機能を有する。なお、スイッチングトランジスタ507は、例えば、n型TFTである。スイッチングトランジスタ508は、ゲートが走査線513に接続され、ソース及びドレインの一方が駆動トランジスタ503のソースに接続され、ソース及びドレインの他方が有機EL素子504のアノードに接続されたスイッチング素子の一例である。スイッチングトランジスタ508は、有機EL素子504に駆動電流を供給するタイミングを決定する機能を有する。なお、スイッチングトランジスタ508は、例えば、n型TFTである。信号線509は、信号線駆動回路に接続され、発光画素500を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧を供給する機能を有する。なお、実施の形態2に係る発光表示装置は、画素列数分の信号線509を備える。走査線510、511、512及び513は、走査線駆動回路に接続され、発光画素500を含む画素行に属する各発光画素に接続されている。走査線510は、発光画素500を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能を有する。走査線511は、発光画素500を含む画素行に属する各発光画素において、駆動トランジスタ503のゲートに参照電圧Vrefを印加するタイミングを供給する機能を有する。走査線512は、発光画素500を含む画素行に属する各発光画素において、キャパシタ502と駆動トランジスタ503のソースとを切断するタイミングを供給する機能を有する。走査線513は、発光画素500を含む画素行に属する各発光画素において、有機EL素子504に駆動電流を供給するタイミングを供給する機能を有する。なお、実施の形態2に係る発光表示装置は、画素行数分の走査線510、511、512及び513を備える。なお、図10には記載されていないが、高電圧側電源線514、低電圧側電源線515、及び参照電圧電源線516はそれぞれ、他の発光画素にも接続されており電圧源に接続されている。高電圧側電源線514が接続される電圧源と、低電圧側電源線515が接続される電圧源との電位差は、有機EL素子504を発光させるのに充分な電流を流すことが可能な大きさである。なお、低電圧側電源線515は、接地されていてもよい。図11は、実施の形態2に係る発光画素500のレイアウトの一例を示す図である。実施の形態2に係る発光表示装置は、トップエミッション型の発光表示装置であるとする。すなわち、有機EL素子504から発せられる光は、基板の表面方向に出射される。言い換えると、表示部の表示面が、基板の表面側である。発光画素500は、有機EL素子504が形成される発光領域と駆動回路領域とが同じである。すなわち、駆動回路領域の上方に発光領域が形成されている。図11に示すように、駆動トランジスタ503とキャパシタ502とが平面内で同一の領域に重なるように形成され、スイッチングトランジスタ508とキャパシタ505とが平面内で同一の領域に重なるように形成されている。このように、駆動トランジスタ503又はスイッチングトランジスタ508などの薄膜トランジスタのゲートと、キャパシタのキャパシタ電極とが電気的に接続されている回路構成であれば、本実施の形態に係る構成を適用することができる。図12は、実施の形態2に係る発光画素500の断面図である。具体的には、図12は、スイッチングトランジスタ508とキャパシタ505と有機EL素子504との配置構成を示している。なお、スイッチングトランジスタ508の構成は、図7に示す駆動トランジスタ103と同じである。つまり、図12に示す基板610、半導体層620、ゲート絶縁膜630、層間絶縁膜640、ゲート電極508g、ソース電極508s及びドレイン電極508dはそれぞれ、図7に示す基板210、半導体層220、ゲート絶縁膜230、層間絶縁膜240、ゲート電極103g、ソース電極103s及びドレイン電極103dに相当する。また、半導体層620に含まれるチャネル領域621、ソース領域622及びドレイン領域623はそれぞれ、半導体層220に含まれるチャネル領域221、ソース領域222及びドレイン領域223に相当する。図12に示すように、キャパシタ505のキャパシタ電極505bは、第1キャパシタ電極の一例であり、ソース電極508sと同一の層を構成し、かつ、ソース電極508sに電気的に接続されている。なお、キャパシタ電極505bは、ソース電極508sではなく、ドレイン電極508dに電気的に接続されていてもよい。実施の形態2に係る発光表示装置は、トップエミッション型の発光表示装置であるため、有機EL素子504は、キャパシタ505の上層に形成されている。具体的には、図12に示すように、キャパシタ505上に形成された平坦化膜650を介して、有機EL素子504が形成されている。有機EL素子504は、陽極504aと、発光層504bと、透明陰極504cとを備える。平坦化膜650は、例えば、シリコン窒化膜などから構成される。陽極504aは、光反射性を有する電極であり、例えば、アルミニウムなどの金属から構成される。陽極504aは、発光層504bから発せられた光を反射する機能を有する。陽極504aは、有機EL素子504のアノード電極であり、図10に示すように、スイッチングトランジスタ508を介して駆動トランジスタ503のソースに接続されている。発光層504bは、陽極504a及び透明もしくは半透過の透明陰極504cの間に形成され、陽極504a及び透明陰極504cから注入される正孔及び電子の再結合により発光する発光層である。なお、発光層504bは、正孔輸送層、正孔注入層、電子輸送層、及び電子注入層などを備えていてもよい。透明陰極504cは、光透過性を有する電極であり、例えば、酸化インジウムスズITOなどの透明酸化物導電膜から構成される。透明陰極504cは、有機EL素子504のカソード電極であり、図10に示すように、低電圧側電源線515に接続されている。以上のように、実施の形態2に係る発光表示装置では、駆動回路に含まれるスイッチングトランジスタ508のゲート電極508gと、ゲート電極508gの上方に形成されたキャパシタ電極505bとによってキャパシタ505を構成する。このようにして構成されたキャパシタ505は、例えば、有機EL素子504に供給する駆動電流の電流値を設定するための保持容量素子を初期化し、保持容量が信号線509から印加されるデータ電圧のうち保持する電圧量を調整するための容量素子として利用することができる。したがって、スイッチングトランジスタのゲート電極とキャパシタのキャパシタ電極の一方とが電気的に接続されている回路構成を有する駆動回路であれば、本実施の形態の構成を適用することができる。これにより、キャパシタ専用の領域を削減することができるので、駆動回路の設計の自由度を高めることができる。以上、本発明に係る発光表示装置について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。例えば、本発明は、駆動回路に含まれる薄膜トランジスタのゲートとキャパシタの電極の一方とが接続されている回路構成を有する回路に適用することができる。上記実施の形態では、駆動トランジスタ又はスイッチングトランジスタのゲートとキャパシタの電極の一方とが接続されている構成について説明したが、回路構成などは上記説明に限られない。また、以上に述べた実施の形態では、スイッチングトランジスタのゲートに正の電圧が印加された場合にオン状態になるn型トランジスタとして説明しているが、これらをp型トランジスタで形成し、走査線の極性を反転させた映像表示装置であっても、上述した各実施の形態と同様の効果を奏する。また、以上の説明では、下部電極が陽極、上部電極が陰極の場合で説明したが、もちろん、下部電極が陰極、上部電極が陽極であってもよい。また、例えば、本発明に係る発光表示装置は、図13に示すようなテレビに内蔵される。本発明に係る発光表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能なテレビが実現される。また、本発明に係る発光表示装置は、上述したような薄膜トランジスタのゲート電極を下部電極として備える第1キャパシタと電気的に並列となるように接続されている第2キャパシタを備えていてもよい。図14は、本発明に係る発光表示装置の別の変形例の発光画素のレイアウトの一例を示す図である。なお、図14では、図1に示す従来の発光表示装置と同じ構成については、同じ符号を付し、以下では説明を省略する。図14に示すように、発光画素700は、第1キャパシタ708と、第2キャパシタである保持キャパシタ702とを備える。第1キャパシタ708は、駆動トランジスタ703上に形成され、上部電極と下部電極とを備える。第1キャパシタ708の下部電極は、駆動トランジスタ703のゲート電極としても機能する。第2キャパシタである保持キャパシタ702は、上部第2キャパシタ電極と下部第2キャパシタ電極とを含む。第1キャパシタ708の上部電極は、保持キャパシタ702の上部第2キャパシタ電極と電気的に接続されている。具体的には、図14に示すように、第1キャパシタ708の上部電極は、保持キャパシタ702の上部第2キャパシタ電極と、電源線707と、駆動トランジスタ703のソース電極及びドレイン電極の一方と同一の層を構成し、当該一方と電気的に接続されている。第1キャパシタ708の下部電極は、上述したように駆動トランジスタ703のゲート電極として機能するとともに、保持キャパシタ702の下部第2キャパシタ電極と電気的に接続されている。具体的には、図14に示すように、第1キャパシタ708の下部電極であるゲート電極は、保持キャパシタ702の下部第2キャパシタ電極と同一の層を構成し、電気的に接続されている。以上の構成により、駆動トランジスタ703の上方の領域を有効に利用することができるとともに、保持キャパシタ702の容量をより大きくすることができる。