ビデオ信号の階調値に応じたソース電圧が供給される第1の基板と、前記第1の基板に対して対向するよう配置される第2の基板と、前記第1の基板と前記第2の基板の間に配置される液晶層と、前記第1の基板に供給されるソース電圧のもととなる階調電圧を生成する階調電圧生成回路と、を備える液晶表示装置において、前記階調電圧生成回路は、出力端子と反転入力端子とが接続されて帰還ループを構成し、非反転入力端子に供給される入力信号を非反転増幅する演算増幅器と、前記演算増幅器の前記出力端子と前記反転入力端子との間に直列に接続された抵抗と、前記抵抗と並列接続されたコンデンサーと、を有することを特徴とする液晶表示装置。前記階調電圧を抵抗分割して、前記ビデオ信号の階調値に応じたソース電圧のもととなる基準電圧を生成するガンマ回路を有し、前記演算増幅器により増幅される出力電圧の値は、前記ガンマ回路が生成する基準電圧の中間値をもとに生成されることを特徴とする請求項1に記載の液晶表示装置。前記階調電圧生成回路は、第1の階調電圧を生成する第1の階調電圧生成回路と、前記第1の階調電圧の半分の電圧値である第2の階調電圧を生成する第2の階調電圧生成回路とで構成され、前記演算増幅器は、前記第2の階調電圧生成回路に備えられることを特徴とする請求項1又は請求項2のいずれかに記載の液晶表示装置。上記した階調電圧は、従来、DC/DCコンバータをもとに入力電圧を降圧して生成することが一般的であるが、DC/DCコンバータは高価なため、製品のコストを押上げていた。本発明は、上記課題にかんがみてなされたもので、階調電圧を生成する際に用いられるDC/DCコンバータを抹消した液晶表示装置の提供を目的とする。上記課題を解決するために、本発明では、ビデオ信号の階調値に応じたソース電圧が供給される第1の基板と、前記第1の基板に対して対向するよう配置される第2の基板と、前記第1の基板と前記第2の基板の間に配置される液晶層と、前記第1の基板に供給されるソース電圧のもととなる階調電圧を生成する階調電圧生成回路と、を備える液晶表示装置において、前記階調電圧生成回路は、出力端子と反転入力端子とが接続されて帰還ループを構成し、非反転入力端子に供給される入力信号を非反転増幅する演算増幅器と、前記演算増幅器の前記出力端子と前記反転入力端子との間に直列に接続された抵抗と、前記抵抗と並列接続されたコンデンサーと、を有する構成としてある。上記のように構成された発明では、階調電圧を生成するために用いられる階調電圧生成回路は、出力端子と反転入力端子とが接続されて帰還ループを構成し、非反転入力端子に供給される入力信号を非反転増幅する演算増幅器を有する。この演算増幅器の出力端子と反転入力端子との間には抵抗が直列に接続され、この抵抗と並列にコンデンサーが接続されている。そのため、演算増幅器の出力端子に抵抗を接続することで、電流利得を稼ぐことができるが、この抵抗に係る負荷を軽減する必要が生じる。そこで、抵抗に対して並列にコンデンサーを接続することで、抵抗の負荷をコンデンサーにより軽減するよう構成されている。その結果、DC/DC回路を用いることなく階調電圧を生成することが可能となる。以上説明したように本発明によれば、階調電圧を生成する際に用いられるDC/DCコンバータを用いることなく回路を構成することができる。以下、下記の順序に従って本発明の実施形態を説明する。1.第1の実施形態:2.その他の実施形態:1.第1の実施形態:以下、図を参照して、この発明に係る液晶表示装置100を具体化した第1の実施の形態について説明する。図1は、本発明に係るアクティブマトリクス型液晶表示装置および階調電圧生成回路の一実施形態を示した図である。ここでは、本発明を液晶テレビに適用した場合を例に挙げている。10は、液晶パネル20を駆動するための液晶駆動部であって、ビデオ信号を出力する映像処理回路11と、タイミング信号を出力するタイミングコントローラ12と、各種制御を行なうマイクロコンピュータ13とが内蔵されたワンチップICにより構成される。液晶駆動部10には、テレビ信号や外部入力信号のほか、リモコンからのリモコン信号も入力される。液晶パネル20には、Xドライバソースドライバ21、Yドライバゲートドライバ22、アレイ基板23および対向電極基板24が備わっている。液晶駆動部10から出力されるタイミングパルスなどの制御信号は、Xドライバ21とYドライバ22に与えられ、液晶駆動部10から出力されるビデオ信号は、Xドライバ21に与えられる。Xドライバ21は、ビデオ信号により指定された階調値に応じたソース電圧を生成する。図2は、液晶パネル20の概略断面図である。液晶パネル20は、アレイ基板23と対向電極基板24との間に液晶層50が封入された構造となっている。アレイ基板23には、走査電極26、信号電極27、TFT薄膜トランジスタ28、画素電極29が形成されている。画素電極29は、基板上にマトリクス状に配置され、各画素電極29に対応してTFT28が設けられる。TFT28のドレインは、対応する画素電極29と接続されている。走査電極26はYドライバ22からの駆動信号をTFT28のゲートに供給し、信号電極27はXドライバ21からの出力電圧をTFT28のソースに供給する。対向電極基板24には、アレイ基板23の画素電極29と対向する対向電極25が全面的に形成されている。この対向電極25には、コモン電圧が印加される。Xドライバ21は、Yドライバ22により選択されたTFT28を介して、ビデオ信号の階調値に応じたソース電圧を画素電極29へ与え、画素電極29と対向電極25との対向部分に形成される画素に電圧を書き込む。以上において、アレイ基板23は、本発明における第1の基板の一実施形態を構成し、対向電極基板24は、本発明における第2の基板の一実施形態を構成する。図3は、Xドライバの概略構成図である。本実施形態に係るXドライバ21は、入力ラッチ部21aと、シフトレジスタ21bと、データラッチ部21cと、D/Aコンバータ21dと、出力バッファ21eと、ガンマ回路21fと、階調電圧生成回路30と、を備えて構成されている。液晶駆動部10から出力されたビデオ信号は、入力ラッチ部21aにより制御信号に応じてラッチされ、シフトレジスタ21bの制御のもと、データラッチ部21cを経由してD/Aコンバータ21dに出力される。D/Aコンバータ21dは、ガンマ回路21fから供給される基準電圧GMA1~GMA14により、ビデオ信号の階調値に応じたソース電圧を生成し、出力バッファを経由して液晶パネル20に出力する。ここで、基準電圧GMA1~GMA14は、階調電圧生成回路30が生成する階調電圧VDDA、Half-VDDAをもとに生成される。図4は、基準電圧GMA1~GMA14を示す図である。本実施形態に係る基準電圧は、正極性側の電圧GMA1~GMA7と、負極性側の電圧GMA8~GMA14により構成される。ガンマ回路21fは、抵抗を直列接続したラダー抵抗を備え、階調電圧生成回路30から供給される階調電圧VDDA、Half-VDDAを各抵抗の分圧比に応じて取り出すことにより基準電圧が生成される。より具体的には、基準電圧の最大値となる電圧VDDAと、この電圧VDDAの半分の電圧であるHalf-VDDAとの間を抵抗分割して基準電圧GMA1~GMA7を生成し、Half-VDDAとGNDとの間を抵抗分割して基準電圧GMA8~GMA14を生成する。例えば、階調電圧VDDAが10.8Vの場合は、Half-VDDAは5.4Vである。次に、階調電圧生成回路30について説明する。図5は、階調電圧生成回路30の一例としての構成を示す図である。本実施形態に係る階調電圧生成回路30は、VDDAを生成する第1階調電圧生成回路31と、Half-VDDAを生成する第2階調電圧生成回路40と、を備えて構成されている。上記のように、VDDAはHalf-VDDAに対して約2倍の電圧値を持つ。第1階調電圧生成回路31は、図示しない電源回路から供給される電源電圧を降圧する降圧回路により構成される。降圧回路の構成の一例としては、トランジスタのスイッチ動作により降圧を行うD/Dコンバータである。さらに、降圧回路の出力は、コンデンサーを介してガンマ回路21fの入力端子に接続されており、この降圧回路の出力端子cからVDDAが取り出され、ガンマ回路21fに供給される。第2階調電圧生成回路40は、入力電圧生成回路41と、この入力電圧生成回路41の出力を非反転増幅する演算増幅器42と、演算増幅器42からの出力を充電するコンデンサーC3を備えて構成されている。入力電圧生成回路41は、ガンマ回路21fの出力端子OUT_GMA7、OUT_GMA8に接続された抵抗R1~R3及びコンデンサーC1により構成され、抵抗R2及びR3が接続された中点は演算増幅器42の非反転入力端子aに接続されている。ここで、抵抗R2及びR3は同じ抵抗値であるため、非反転入力端子aには、基準電圧GMA7と基準電圧GMA8との中間電位即ち、理想とするHalf-VDDAの電圧が入力電圧として供給される。演算増幅器42は、図示しない電源回路から12Vの電源の供給を受け、入力電圧生成回路41から供給される入力電圧を非反転増幅する。演算増幅器42は、出力端子cが反転入力端子bに接続されており、全帰還型帰還率100のボルテージフォロワを構成している。即ち、本実施形態では、演算増幅器42の電圧増幅率は1となり、演算増幅器42の出力端子cには、入力電圧と同じ電圧が出力される。さらに、演算増幅器42の出力は、コンデンサーC3を介してガンマ回路21fの入力端子に接続されており、この演算増幅器42の出力端子cからHalf-VDDAが取り出され、ガンマ回路21fに供給される。なお、演算増幅器42を駆動するために12Vの電源を供給することは一例であり、これに限定されない。また、演算増幅器42の出力端子cと反転入力端子bとの間には、演算増幅器42の増幅率を調整するための抵抗R4が接続されている。さらに、この抵抗R4には、コンデンサーC4が並列接続され、並列回路が構成されている。<<本発明の効果について>>図6は、第2階調電圧生成回路40の出力波形を示す。ここで、図6Aは、本実施形態に係る第2階調電圧生成回路40の電流波形を示す。また、図6Bは、抵抗R4に流れる電流成分を示し、図6Cは、コンデンサーC4に流れる電流成分を示す。なお、図6に示す波形図は、縦軸が電流値Aであり、横軸が時間軸20μsecオーダーである。本実施形態では、演算増幅器42の出力端子cには抵抗R4が接続されており、第2階調電圧生成回路40におけるオープンループゲインを調整する。即ち、抵抗R4は演算増幅器42の飽和を抑制するよう作用し、第2階調電圧生成回路40での電流利得を稼ぐ。ここで、演算増幅器42の出力端子cを抵抗R4を介してガンマ回路21fに接続する場合、図6Aに示す電流が抵抗R4のみに流れることとなり、抵抗R4の発熱が大きくなりすぎる場合もおこりうる。一方、本実施形態では、抵抗R4と並列にコンデンサーC4を接続することにより、演算増幅器42の出力端子cから流れる電流Iaは、概略的には、抵抗R4に流れる電流Irと、コンデンサーC1に流れる電流Icとの総和となる。即ち、コンデンサーC4を用いることで抵抗R4に生じる電流量を少なくすることが可能となる。なお、電流Irと電流Icは、以下の式1及び式2より求めることができる。Ir=Vout/R2...1Ic=CdVout/dt...2ここで、Voutは、演算増幅器42の出力端子cの電圧、Cはコンデンサーの容量F:ファラッドである。また、抵抗R4にコンデンサーを並列接続する構成とすれば、第2階調電圧生成回路40において得たい電流のゲイン量をより算出し易くすることが可能となる。そして、演算増幅器42の入力電圧を基準電圧の中間値に応じた値とすることで、Half-VDDAの電圧値をより精度よく設定することができる。また、本実施形態では、演算増幅器42の入力電圧を、ガンマ回路から出力される基準電圧値の中間の電圧となるよう設定しているため、ガンマ回路との対応を取ることができるとともに、基準電圧が変更された場合でも柔軟に対応することが可能となる。更に、本実施形態では、Half-VDDAというVDDAより電圧値が低い電圧を生成する際に演算増幅器42を用いることで、演算増幅器42の耐圧を小さくすることができ、より本発明を実行可能たらしめている。2.その他の実施形態:本発明は様々な実施形態が存在する。液晶表示装置は、テレビジョン受像機以外にも、チューナー部を備えない表示装置であってもよい。また、階調電圧生成回路30は、Xドライバ21の内部に実装される構成であってもよい。なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用することは本発明の一実施例として開示されるものである。