装置であって、第1のノードと、第2のノードと、第1の信号入力コンダクタと、第2の信号入力コンダクタと;主要バラクタ回路と、を備え、前記主要バラクタ回路は、第1の主要バラクタ回路部分を備え、前記第1の主要バラクタ回路部分が、第1のリードと第2のリードとを有する第1のバラクタと、なお、前記第1のバラクタの前記第1のリードは前記第1のノードに結合される;第1のリードと第2のリードとを有する第2のバラクタと、なお、前記第2のバラクタの前記第1のリードは、前記第2のノードに結合され、前記第2のバラクタの前記第2のリードは、第1の制御ノードにおいて、前記第1のバラクタの前記第2のリードに結合される;前記第1の信号入力コンダクタおよび前記第2の信号入力コンダクタのうちの選択された1つを前記第1の制御ノードに結合する、第1のアナログ多重化回路と;を備える;装置。第1のアナログ制御信号は、前記第1の信号入力コンダクタ上に存在し、第2のアナログ制御信号は、前記第2の信号入力コンダクタ上に存在する、請求項1に記載の装置。前記第1のアナログ制御信号は、ループフィルタから受信された微調整制御信号であり、前記第2のアナログ制御信号は、温度に応じて変動する信号である、請求項2に記載の装置。前記第2の信号入力コンダクタ上に温度補償アナログ電圧制御信号TCAVCSを供給する温度補償電圧生成回路、をさらに備え、前記TCAVCSは、温度に応じて変動する電圧を有する、請求項1に記載の装置。前記温度補償電圧生成回路によって受信されるデジタル制御値が第1のデジタル値を有する場合は、前記TCAVCSの前記電圧は、第1の方法で温度に応じて変動し、前記温度補償電圧生成回路によって受信される前記デジタル制御値が第2のデジタル値を有する場合は、前記TCAVCSの前記電圧は、第2の方法で温度に応じて変動する、請求項4に記載の装置。前記主要バラクタ回路は、第2の主要バラクタ回路部分をさらに備え、前記第2の主要バラクタ回路部分が、第1のリードと第2のリードとを有する第3のバラクタと、なお、前記第3のバラクタの前記第1のリードは、前記第1のノードに結合される;第1のリードと第2のリードとを有する第4のバラクタと、なお、前記第4のバラクタの前記第1のリードは、前記第2のノードに結合され、前記第4のバラクタの前記第2のリードは、第2の制御ノードにおいて前記第3のバラクタの前記第2のリードに結合される;前記第1の信号入力コンダクタと前記第2の信号入力コンダクタのうちの選択された1つを前記第2の制御ノードに結合する第2のアナログ多重化回路と;を備える、請求項1に記載の装置。前記装置は、マルチビットデジタル調整ワードを受信する電圧制御発振器VCOであり、前記マルチビットデジタル調整ワードの第1のデジタルビットは、前記第1のアナログ多重化回路を制御し、前記マルチビットデジタル調整ワードの第2のデジタルビットは、前記第2のアナログ多重化回路を制御する、請求項6に記載の装置。前記装置は、前記第1の信号入力コンダクタ上にループフィルタから微調整アナログ電圧制御信号FTAVCSを受信する電圧制御発振器VCOである、請求項1に記載の装置。前記第1のバラクタの前記第1のリードは、第1のキャパシタによって前記第1のノードに結合され、前記第2のバラクタの前記第1のリードは、前記第2のキャパシタによって前記第2のノードに結合される、請求項1に記載の装置。前記第1のバラクタの前記第1のリードが前記第1のノードの一部分であるように、前記第1のバラクタの前記第1のリードは、前記第1のノードに直接接続され、前記第2のバラクタの前記第1のリードが前記第2のノードの一部分であるように、前記第2のバラクタの前記第1のリードは、前記第2のノードに直接接続される、請求項1に記載の装置。前記第1のアナログ多重化回路は、デジタル制御信号が第1のデジタル値を有するときに、前記第1の信号入力コンダクタを前記第1の制御ノードに第1のトランジスタが結合するようにコンダクティブであるように動作可能であり、前記デジタル制御信号が前記第1のデジタル値とは反対の第2のデジタル値を有するときに、非コンダクティブであるように動作可能である、前記第1のトランジスタと、前記デジタル制御信号が前記第2のデジタル値を有するときに、前記第2の信号入力コンダクタを前記第1の制御ノードに第2のトランジスタが結合するようにコンダクティブであるように動作可能であり、前記デジタル制御信号が前記第1のデジタル値を有するときに、非コンダクティブであるように動作可能である、前記第2のトランジスタと、を備える、請求項1に記載の装置。補助バラクタ回路、をさらに備え、前記補助バラクタ回路は、前記第1のノードと前記第2のノードとの間に第1のキャパシタンスを提供するように結合された第1の補助バラクタ回路部分、を備えており、前記第1のキャパシタンスは温度に応じて変動する、請求項1に記載の装置。前記補助バラクタ回路は、前記第1のノードと前記第2のノードとの間に第2のキャパシタンスを提供するように結合された第2の補助バラクタ回路部分、をさらに備えており、前記第2のキャパシタンスは温度に応じて変動する、請求項12に記載の装置。前記装置は、前記第1の信号入力コンダクタ上にループフィルタから微調整アナログ電圧制御信号FTAVCSを受信する電圧制御発振器VCOであり、前記FTAVCSは、前記第1の補助バラクタ回路部分に供給されず、前記第2の補助バラクタ回路部分に供給されない、請求項13に記載の装置。前記第1の補助バラクタ回路部分は、前記第1のキャパシタンスの大きさを少なくとも部分的に決定する第1のデジタル制御ビットを受信し、前記第2の補助バラクタ回路部分は、前記第2のキャパシタンスの大きさを少なくとも部分的に決定する第2のデジタル制御ビットを受信する、請求項14に記載の装置。前記第1のノードと前記第2のノードとの間にデジタル的にプログラム可能な温度依存キャパシタンスを提供するように結合された補助バラクタ回路、をさらに備え、前記補助バラクタ回路は、前記デジタル的にプログラム可能な温度依存キャパシタンスの大きさを少なくとも部分的に決定するデジタル制御値を受信する、請求項1に記載の装置。前記装置は、前記第1の信号入力コンダクタ上にループフィルタから微調整アナログ電圧制御信号FTAVCSを受信する電圧制御発振器VCOであり、前記FTAVCSは、前記補助バラクタ回路部分に供給されない、請求項16に記載の装置。前記第1のノードと前記第2のノードとの間にデジタル的にプログラム可能なキャパシタンスを提供するように結合されたデジタル的にプログラム可能な粗調整キャパシタバンク回路、をさらに備える、請求項1に記載の装置。前記第1のノードと前記第2のノードとの間にデジタル的にプログラム可能なキャパシタンスを提供するように結合されたデジタル的にプログラム可能な粗調整キャパシタバンク回路、をさらに備え、前記デジタル的にプログラム可能な粗調整キャパシタバンク回路は、前記第1のノードに結合され、前記第2のノードに結合され、第1のデジタル制御ビットを受信する、第1のキャパシタバンク回路部分と、なお、前記第1のデジタル制御ビットは、前記第1のノードと前記第2のノードとの間に前記第1のキャパシタバンク回路部分によって提供される第1のキャパシタンスを少なくとも部分的に決定する;前記第1のノードに結合され、前記第2のノードに結合され、第2のデジタル制御ビットを受信する、第2のキャパシタバンク回路部分と、なお、前記第2のデジタル制御ビットは、前記第1のノードと前記第2のノードとの間に前記第2のキャパシタバンク回路部分によって提供される第2のキャパシタンスを少なくとも部分的に決定する;を備える、請求項1に記載の装置。前記第1のキャパシタバンク回路部分は、前記第1のデジタル制御ビットが第1のデジタル値を有するときONである第1のトランジスタを含み、前記第1のキャパシタバンク回路部分によって提供される前記第1のキャパシタンスは、前記第1のデジタル制御ビットが前記第1のデジタル値を有するとき、温度とともに第1の方法で変動し、前記第1のトランジスタは、前記第1のデジタル制御ビットが前記第1のデジタル値とは反対の第2のデジタル値を有するとき、OFFであり、前記第1のキャパシタバンク回路部分によって提供される前記第1のキャパシタンスは、前記第1のデジタル制御ビットが前記第2のデジタル値を有するとき、温度とともに第2の方法で変動する、請求項19に記載の装置。前記第2の方法で前記第1のキャパシタンスが変動することは、前記第1のキャパシタバンク回路部分における逆バイアスダイオードに少なくとも部分的に起因し、前記第1のキャパシタバンク回路部分は、前記逆バイアスダイオードのキャパシタンスを少なくとも部分的に決定するアナログ電圧制御信号を受信する、請求項20に記載の装置。微調整アナログ電圧制御信号FTAVCSとマルチビットデジタル制御ワードを受信する装置であって、前記装置は、選択的にイネーブルまたはディスエーブルにされることができる複数の主要バラクタ回路部分を備える主要バラクタ回路と、なお、前記主要バラクタ回路部分は互いに並列に結合され、前記複数の主要バラクタ回路部分の各々は前記FTAVCSを受信する;選択的にイネーブルまたはディスエーブルにされることができる複数の補助バラクタ回路部分を備える補助バラクタ回路と、なお、前記補助バラクタ回路部分は互いに並列に結合され、前記複数の補助バラクタ回路部分の各々は温度補償アナログ電圧制御信号TCAVCSを受信し、前記補助バラクタ回路部分のいずれも前記FTAVCSを受信しない;選択的にイネーブルまたはディスエーブルにされることができる複数のキャパシタバンク回路部分を備える、デジタル的にプログラム可能な粗調整キャパシタバンク回路と、なお、前記キャパシタバンク回路部分は互いに並列に結合され、前記複数のキャパシタバンク回路部分のいずれも前記FTAVCSを受信せず、前記マルチビットデジタル制御ワードは、前記主要バラクタ回路部分、前記補助バラクタ回路部分、前記キャパシタバンク回路部分のうちのどれが、いくつ、イネーブルにされるかを決定する;を備える、装置。イネーブルにされない前記主要バラクタ回路部分のいずれのキャパシタンスも温度に応じて制御され、イネーブルにされない前記補助バラクタ回路部分のいずれのキャパシタンスも温度に応じて制御され、イネーブルにされない前記キャパシタバンク回路部分のいずれのキャパシタンスも温度に応じて制御される、請求項22に記載の装置。前記複数の補助バラクタ回路部分によって受信された前記TCAVCSは、第2のTCAVCSであり、前記装置は、前記主要バラクタ回路部分の各々に第1のTCAVCSを供給する第1の温度補償電圧生成回路と、なお、前記マルチビットデジタル制御ワードは、前記第1のTCAVCSが温度とともにどのように変動するのかを決定する;前記補助バラクタ回路部分の各々に前記第2のTCAVCSを供給する第2の温度補償電圧生成回路と、なお、前記マルチビットデジタル制御ワードは、補助バラクタ回路部分に供給された前記第2のTCAVCSが温度とともにどのように変動するのかを決定する;前記キャパシタバンク回路部分の各々に第3のTCAVCSを供給する第3の温度補償電圧生成回路と、なお、前記マルチビットデジタル制御ワードは、前記キャパシタバンク回路部分に供給された前記第3のTCAVCSが温度とともにどのように変動するのかを決定する;をさらに備える、請求項22に記載の装置。前記主要バラクタ回路部分の各々は、制御ノードに結合されたリードを有する第1のバラクタと、前記制御ノードに結合されたリードを有する第2のバラクタと、前記制御ノード上に信号を供給するために結合されたアナログ多重化回路と、を備える、請求項22に記載の装置。前記マルチビットデジタル制御ワードは、前記主要バラクタ回路部分のアナログ多重化回路を制御する、請求項25に記載の装置。電圧制御発振器VCOの入力コンダクタ上に微調整アナログ電圧制御信号FTAVCSを受け取ることと;温度に応じて変化する電圧を有する温度補償アナログ電圧制御信号TCAVCSを生成することと;前記FTAVCS信号および前記TCAVCS信号のうちの選択された1つを第1の主要バラクタ回路部分の制御ノード上に供給することと;前記FTAVCS信号および前記TCAVCS信号のうちの選択された1つを第2の主要バラクタ回路部分の制御ノード上に供給することと、なお、前記第1および第2の主要バラクタ回路部分は互いに並列に結合され、VCOの部分である;を備える方法。前記VCO上にマルチビットデジタル制御ワードを受け取ること、をさらに備え、前記マルチビットデジタル制御ワードは、前記FTAVCS信号および前記TCAVCS信号のうちのどの1つが、前記第1の主要バラクタ回路部分の前記制御ノード上に供給されるのかを決定し、前記マルチビットデジタル制御ワードは、前記FTAVCS信号および前記TCAVCS信号のうちのどの1つが、前記第2の主要バラクタ回路部分の前記制御ノード上に供給されるのかを決定する、請求項27に記載の方法。前記VCO上にマルチビットデジタル制御ワードを受け取ること、をさらに備え、前記マルチビットデジタル制御ワードは、温度に応じて前記TCAVCSがどのように変化するかを決定する、請求項27に記載の方法。前記第1の主要バラクタ回路部分は、第1のリードと第2のリードとを有する第1のバラクタと、なお、前記第1のバラクタの前記第1のリードは第1のノードに結合される;第1のリードと第2のリードとを有する第2のバラクタと、なお、前記第2のバラクタの前記第1のリードは、第2のノードに結合され、前記第2のバラクタの前記第2のリードは、第1の制御ノードにおいて、前記第1のバラクタの前記第2のリードに結合される;前記第1の制御ノード上に前記FTAVCSおよび前記TCAVCSのうちの選択された1つを結合する第1のアナログ多重化回路と;を備え、前記第2の主要バラクタ回路部分は、第1のリードと第2のリードとを有する第3のバラクタと、なお、前記第3のバラクタの前記第1のリードは前記第1のノードに結合される;第1のリードと第2のリードとを有する第4のバラクタと、なお、前記第4のバラクタの前記第1のリードは、前記第2のノードに結合され、前記第4のバラクタの前記第2のリードは、第2の制御ノードにおいて前記第3のバラクタの前記第2のリードに結合される;前記第2の制御ノード上に前記FTAVCSおよび前記TCAVCSのうちの選択された1つを結合する第2のアナログ多重化回路と;を備える、請求項27に記載の方法。前記第1および第2の主要バラクタ回路部分は、主要バラクタ回路の部分であり、前記方法は、補助バラクタ回路に、第2の温度補償アナログ電圧制御信号TCAVCSを供給すること、をさらに備え、前記補助バラクタ回路は、前記主要バラクタ回路と並列に結合され、前記VCOの一部分であり、前記補助バラクタ回路は前記FTAVCSを受け取らず、前記補助バラクタ回路は、デジタル的にプログラム可能な温度依存可変キャパシタンスを有し、前記マルチビットデジタル制御ワードは、前記デジタル的にプログラム可能な温度依存可変キャパシタンスの大きさを少なくとも部分的に決定する、請求項28に記載の方法。前記第1および第2の主要バラクタ回路部分は主要バラクタ回路の部分であり、前記方法は、前記主要バラクタ回路と並列に結合されるデジタル的にプログラム可能な粗調整キャパシタバンク回路を制御すること、をさらに備え、前記デジタル的にプログラム可能な粗調整キャパシタバンク回路はVCOの一部であり、前記デジタル的にプログラム可能な粗調整キャパシタバンク回路は、デジタル的にプログラム可能なキャパシタンスを有し、前記マルチビットデジタル制御ワードは、前記デジタル的にプログラム可能なキャパシタンスの大きさを少なくとも部分的に決定する、請求項28に記載の方法。ループフィルタから微調整アナログ電圧制御信号FTAVCSを受信するための第1の信号入力コンダクタと;温度補償アナログ電圧制御信号TCAVCSを受信するための第2の信号入力コンダクタと、なお、前記TCAVCSは、温度に応じて変動する電圧を有する;第1のデジタル制御ビットが第1のデジタル値を有する場合には、前記第1の信号入力コンダクタ上の前記FTAVCSが第1の可変キャパシタンスを制御するように使用され、前記第1のデジタル制御ビットが前記第1のデジタル値とは反対の第2のデジタル値を有する場合には、前記第2の信号入力コンダクタ上の前記TCAVCSが前記第1の可変キャパシタンスを制御するように使用されるように、第1のノードと第2のノードとの間に前記第1の可変キャパシタンスを提供するための手段と;を備える装置。第2のデジタル制御ビットが第1のデジタル値を有する場合には、前記第1の信号入力コンダクタ上の前記FTAVCSが第2の可変キャパシタンスを制御するように使用され、前記第2のデジタル制御ビットが前記第1のデジタル値とは反対の第2のデジタル値を有する場合には、前記第2の信号入力コンダクタ上の前記TCAVCSが前記第2の可変キャパシタンスを制御するように使用されるように、前記第1のノードと前記第2のノードとの間に前記第2の可変キャパシタンスを提供するための手段、をさらに備える請求項33に記載の装置。前記装置は、電圧制御発振器VCOであり、前記第1の可変キャパシタンスを提供するための手段と前記第2の可変キャパシタンスを提供するための手段は、前記VCOの主要バラクタ回路の部分である、請求項34に記載の装置。生成手段によって受信されたデジタル制御値が第1のデジタル制御値を有する場合には、前記TCAVCSの前記電圧が第1の方法で温度に応じて変動し、前記生成手段によって受信された前記デジタル制御値が第2のデジタル制御値を有する場合には、前記TCAVCSの前記電圧が第2の方法で温度に応じて変動するような、前記TCAVCSを生成する温度補償電圧生成回路、をさらに備える、請求項35に記載の装置。1セットのプロセッサ実行可能な命令を格納するプロセッサ可読媒体であって、プロセッサによる前記セットのプロセッサ実行可能な命令の実行は、微調整アナログ電圧制御信号FTAVCSまたは温度補償アナログ電圧制御信号TCAVCSのうちの選択された1つが第1の主要バラクタ回路部分の制御ノード上に供給されるように、前記プロセッサに、前記第1の主要バラクタ回路を制御するための第1の制御情報を生成させるためのものであって、前記FTAVCSは、VCOのループフィルタから受信され、前記TCAVCSは、温度とともに変動する電圧を有し、前記第1の主要バラクタ回路は、前記VCOの一部分である、プロセッサ可読媒体。前記セットのプロセッサ実行可能な命令の実行はまた、前記FTAVCSまたは前記TCAVCSのうちの選択された1つが第2の主要バラクタ回路部分の制御ノード上に供給されるように、前記プロセッサに前記第2の主要バラクタ回路を制御するための第2の制御情報を生成させるためのものであり、前記第2の主要バラクタ回路は前記VCOの一部分である、請求項37に記載のプロセッサ可読媒体。前記セットのプロセッサ実行可能な命令の実行はまた、第3の制御情報が第1のデジタル値を有する場合には、温度とともに第1の方法で前記TCAVCSの前記電圧が変動し、前記第3の制御情報が第2のデジタル値を有する場合には、温度とともに第2の方法で前記TCAVCSの前記電圧が変動するように、前記プロセッサに、前記TCAVCSを生成する電圧生成回路を制御するための前記第3の制御情報を生成させるためのものである、請求項37に記載のプロセッサ可読媒体。集積回路を製造する方法であって、微調整アナログ信号入力コンダクタを製造することと;前記第1のバラクタのリードが前記制御ノードに結合されるように、また、前記第2のバラクタのリードが前記制御ノードに結合されるように、第1のバラクタおよび第2のバラクタを製造することと;制御ノードに結合された出力を有し、微調整アナログ信号入力コンダクタに結合された第1の入力を有する、アナログ多重化回路を製造することと;前記アナログ多重化回路の第2の入力に結合された出力を有する温度補償電圧生成回路を製造することと、なお、前記微調整アナログ入力コンダクタ、前記第1のバラクタ、前記第2のバラクタ、前記アナログ多重化回路、および前記温度補償電圧生成回路はすべて前記集積回路の部分である;を備える方法。