"入力アナログ信号をデジタル信号に変換する第1のアナログデジタルAD変換器と、入力アナログ信号をデジタル信号に変換する第2のAD変換器と、上記第1のAD変換器への入力アナログ信号と上記第2のAD変換器の入力アナログ信号との間に少なくとも固定信号α分の差分を持たせて対応する上記第1のAD変換器および上記第2の変換器に入力する差分付与部と、供給される制御変数信号に応じて、上記第1のAD変換器の第1の出力信号の非線形性歪みを補償する第1の非線形補償部と、供給される上記制御変数信号に応じて、上記第2のAD変換器の第2の出力信号の非線形性歪みを補償する第2の非線形補償部と、上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号に応じて、上記第1の非線形補償部および上記第2の非線形補償部が、上記第1のAD変換器および上記第2のAD変換器の非線形性歪をどれだけ補償しているかを推定する非線形検出部と、を有し、上記非線形検出部は、非線形性歪みを曲率として、上記第1の信号と上記第2の信号の差分に基づき上記入力アナログ信号の信号強度に依存する曲率を推定し、当該曲率部分を打ち消すように上記制御変数信号を生成して第1の非線形補償部および上記第2の非線形補償部に出力するAD変換装置。上記非線形検出部は、上記第1の信号と上記第2の信号を加算した加算信号に基づいて上記入力アナログ信号の信号強度を求める強度取得部と、上記第2の信号と上記第1の信号の差分をとった差分信号に基づいて上記入力アナログ信号の信号強度に依存する曲率を取得する曲率取得部と、上記曲率取得部で取得された曲率および強度取得部で取得された信号強度に応じて上記制御変数信号を生成する制御変数生成部と、を含む請求項1記載のAD変換装置。上記強度取得部は、上記第1の信号と上記第2の信号を加算して上記加算信号を出力する加算器と、上記加算器による加算信号の絶対値信号を取得する絶対値取得部と、上記絶対値取得部で取得される上記絶対値信号を微分して上記入力アナログ信号の信号強度を取得する第1の微分器と、を含み、上記曲率取得部は、上記第2の信号と上記第1の信号の差分をとった上記差分信号を出力する減算器と、上記減算器による差分信号を微分して上記入力アナログ信号の信号強度に依存する曲率を取得する第2の微分器と、を含み、上記制御変数生成部は、上記第2の微分器で取得された曲率を上記第1の微分器で出力された信号強度で除して上記制御変数信号を生成する除算器を含む請求項2記載のAD変換装置。上記非線形検出部から出力される上記制御変数信号に対してフィルタリング処理を施して雑音に依存しない制御変数信号として上記第1の非線形補償部および上記第2の非線形補償部に供給するフィルタを有する請求項1記載のAD変換装置。上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号を加算して出力する出力部を有する請求項1記載のAD変換装置。上記差分付与部は、上記入力アナログ信号に上記固定信号αを加算して上記第1のAD変換器に入力し、上記入力アナログ信号から上記固定信号αを減算して上記第2のAD変換器に入力する請求項1記載のAD変換装置。上記差分付与部は、上記入力アナログ信号を上記第1のAD変換器に入力し、上記入力アナログ信号から上記固定信号αを減算して上記第2のAD変換器に入力する請求項1記載のAD変換装置。上記第1のAD変換器および上記第2のAD変換器は、ΔΣ変調器により形成され、上記ΔΣ変調器は、少なくとも一つの積分器と、積分容量を含み、上記積分器の出力信号を量子化してデジタル信号を出力する量子化器と、上記量子化器によるデジタル信号をアナログ信号に変換し、上記積分器の入力側に帰還させる少なくとも一つのデジタルアナログDA変換器と、入力アナログ信号が入力される第1の入力抵抗と、を含み、上記第1のAD変換器および上記第2のAD変換器のうちの少なくとも一方は、固定信号が入力される第2の入力抵抗を、さらに含む、請求項1記載のAD変換装置。上記第1のAD変換器および上記第2のAD変換器の少なくとも一方は、入力段に入力アナログ信号をサンプリングするための第1の入力容量と、入力段に上記固定信号をサンプリングするための第2の入力容量と、を含むパイプライン型AD変換器により形成されている請求項1記載のAD変換装置。アナログ信号処理系からのアナログ信号をデジタル信号に変換するアナログデジタルAD変換装置を有し、上記AD変換装置は、入力アナログ信号をデジタル信号に変換する第1のアナログデジタルAD変換器と、入力アナログ信号をデジタル信号に変換する第2のAD変換器と、上記第1のAD変換器への入力アナログ信号と上記第2のAD変換器の入力アナログ信号との間に少なくとも固定信号α分の差分を持たせて対応する上記第1のAD変換器および上記第2の変換器に入力する差分付与部と、供給される制御変数信号に応じて、上記第1のAD変換器の第1の出力信号の非線形性歪みを補償する第1の非線形補償部と、供給される上記制御変数信号に応じて、上記第2のAD変換器の第2の出力信号の非線形性歪みを補償する第2の非線形補償部と、上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号に応じて、上記第1の非線形補償部および上記第2の非線形補償部が、上記第1のAD変換器および上記第2のAD変換器の非線形性歪をどれだけ補償しているかを推定する非線形検出部と、を有し、上記非線形検出部は、非線形性歪みを曲率として、上記第1の信号と上記第2の信号の差分に基づき上記入力アナログ信号の信号強度に依存する曲率を推定し、当該曲率部分を打ち消すように上記制御変数信号を生成して第1の非線形補償部および上記第2の非線形補償部に出力する信号処理システム。ところで、式1からわかるとおり、入力信号が大きくなるにつれて歪み成分はより大きな増加率で増えていく。そのため、従来は歪み特性を改善するためには、入力信号を小さく制限することが行われている。換言すれば、AD変換器は、ダイナミックレンジが歪みで制限されている。本技術は、ダイナミックレンジが歪みで制限されるAD変換の特性を大幅に改善することが可能なAD変換装置および信号処理システムを提供することにある。本技術の第1の観点のAD変換器は、入力アナログ信号をデジタル信号に変換する第1のアナログデジタルAD変換器と、入力アナログ信号をデジタル信号に変換する第2のAD変換器と、上記第1のAD変換器への入力アナログ信号と上記第2のAD変換器の入力アナログ信号との間に少なくとも固定信号α分の差分を持たせて対応する上記第1のAD変換器および上記第2の変換器に入力する差分付与部と、供給される制御変数信号に応じて、上記第1のAD変換器の第1の出力信号の非線形性歪みを補償する第1の非線形補償部と、供給される上記制御変数信号に応じて、上記第2のAD変換器の第2の出力信号の非線形性歪みを補償する第2の非線形補償部と、上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号に応じて、上記第1の非線形補償部および上記第2の非線形補償部が、上記第1のAD変換器および上記第2のAD変換器の非線形性歪をどれだけ補償しているかを推定する非線形検出部と、を有し、上記非線形検出部は、非線形性歪みを曲率として、上記第1の信号と上記第2の信号の差分に基づき上記入力アナログ信号の信号強度に依存する曲率を推定し、当該曲率部分を打ち消すように上記制御変数信号を生成して第1の非線形補償部および上記第2の非線形補償部に出力する。本技術の第2の観点の信号処理システムは、アナログ信号処理系からのアナログ信号をデジタル信号に変換するアナログデジタルAD変換装置を有し、上記AD変換装置は、入力アナログ信号をデジタル信号に変換する第1のアナログデジタルAD変換器と、入力アナログ信号をデジタル信号に変換する第2のAD変換器と、上記第1のAD変換器への入力アナログ信号と上記第2のAD変換器の入力アナログ信号との間に少なくとも固定信号α分の差分を持たせて対応する上記第1のAD変換器および上記第2の変換器に入力する差分付与部と、供給される制御変数信号に応じて、上記第1のAD変換器の第1の出力信号の非線形性歪みを補償する第1の非線形補償部と、供給される上記制御変数信号に応じて、上記第2のAD変換器の第2の出力信号の非線形性歪みを補償する第2の非線形補償部と、上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号に応じて、上記第1の非線形補償部および上記第2の非線形補償部が、上記第1のAD変換器および上記第2のAD変換器の非線形性歪をどれだけ補償しているかを推定する非線形検出部と、を有し、上記非線形検出部は、非線形性歪みを曲率として、上記第1の信号と上記第2の信号の差分に基づき上記入力アナログ信号の信号強度に依存する曲率を推定し、当該曲率部分を打ち消すように上記制御変数信号を生成して第1の非線形補償部および上記第2の非線形補償部に出力する。本技術によればダイナミックレンジが歪みで制限されるAD変換の特性を大幅に改善することができる。以下、本実施形態を図面に関連付けて説明する。なお、説明は以下の順序で行う。1.第1の実施形態歪み補償機能を含むAD変換装置の第1の構成例2.第2の実施形態歪み補償機能を含むAD変換装置の第2の構成例3.第3の実施形態歪み補償機能を含むAD変換装置の第3の構成例4.第4の実施形態歪み補償機能を含むAD変換装置の第4の構成例5.第5の実施形態信号処理システムの構成例<1.第1の実施形態>図2は、本第1の実施形態に係る非線形歪み補償機能を含むAD変換装置の構成を示す図である。本第1の実施形態に係るAD変換装置10は、図2に示すように、AD変換部20、非線形補償部30、非線形検出部40、フィルタ50、および出力部60を含んで構成されている。本実施形態では、非線形検出部40の入力部の一部と出力部60が共用するように構成されている。また、図2において、xはAD変換装置10の入力電圧を示し、この入力電圧xはアナログ信号である。一方、yはAD変換装置10の出力電圧を示し、出力電圧yはデジタル信号となる。AD変換部20は、第1のAD変換器ADC121、第2のAD変換器ADC222、および差分付与回路23を有する。差分付与回路23は第2のAD変換器22の入力部に配置されてもよい。本実施形態において、第1のAD変換器21と第2のAD変換器22は、全く特性が同じであるAD変換器が適用される。ここでe1とe2はそれぞれ第1のAD変換器21と第2のAD変換器22で生じる雑音を表している。第1のAD変換器21への入力アナログ信号と第2のAD変換器22の入力アナログ信号との間に少なくとも固定信号αVa分の差分を持たせて対応する上記第1のAD変換器および上記第2の変換器に入力する差分付与回路23が配置されている。本第1の実施形態では、差分付与回路23は、第1のAD変換器21への入力アナログ信号と第2のAD変換器22の入力アナログ信号との間に2α2Va分の差分を付与するように構成されている。この差分付与回路23はアナログ回路として実現され、加算器231および減算器加算器232を有する。本実施形態においては、第1のAD変換器21には入力アナログ信号xに固定信号αが加算された信号xαが入力され、第2のAD変換器22には入力信号xから固定信号α分差し引かれた信号x-αが入力される。第1のAD変換器11の第1の出力信号デジタル信号b1および第2のAD変換器の第2の出力信号デジタル信号b2は非線形補償部30に入力される。非線形補償部30は、第1の非線形補償器NCM131および第2の非線形補償器NCM232を有する。第1の非線形補償器31は、フィルタ50から供給される制御変数信号cに応じて、第1のAD変換器21の第1の出力信号b1の非線形性歪みを補償し、その結果を第1の信号d1として非線形検出部40および出力部60に出力する。第2の非線形補償器32は、フィルタ50から供給される制御変数信号cに応じて、第2のAD変換器22の第2の出力信号b2の非線形性歪みを補償し、その結果を第2の信号d2として非線形検出部40および出力部60に出力する。図3は、本実施形態に係る非線形補償部における非線形補償の概念を説明するための図である。図3において、横軸が入力を、縦軸が出力を示している。第1の非線形補償器31および第2の非線形補償器32は、図3中に実線AやBで示すように、入出力間伝達特性の線形性が歪む非線形部分を制御変数信号cに応じて、図中破線で示す線形の直接Cに収束するように補償する。なお、本実施形態では、線形性が歪む非線形部分を、曲率を持つ部分として処理する。したがって、非線形補償部30は、制御変数信号cに応じて曲率が0となるように0に近づくように、補償処理を行う。非線形検出部40は、第1の非線形補償器31による第1の信号d1および第2の非線形補償器32による第2の信号d2を入力する。非線形検出部40は、第1の信号d1および第2の信号d2に応じて、第1の非線形補償器31および第2の非線形補償器32が、第1のAD変換器21および第2のAD変換器22の非線形性歪をどれだけ補償しているかを推定する機能を有する。非線形検出部40は、非線形性歪みを曲率として、第1の信号d1と第2の信号d2の差分に基づき入力アナログ信号の信号強度に依存する曲率を推定し、この曲率部分を打ち消すように制御変数信号δを生成してフィルタ50に出力する。非線形検出部40は、強度取得部41、曲率取得部42、および制御変数生成部43を含んで構成されている。強度取得部41は、第1の信号d1と第2の信号d2を加算した加算信号d1d2に基づいて入力アナログ信号xの信号強度を求める。より具体的には、強度取得部41は、加算器411、絶対値取得部412および第1の微分器412を有する。加算器411は、第1の信号d1と第2の信号d2を加算した加算信号d1d2を絶対値取得部412に出力する。なお、加算器411は、第1の非線形補償器31による第1の信号d1および第2の非線形補償器32による第2の信号d2を加算して出力する出力部60としての機能を併せ持つ。絶対値取得部412は、加算信号d1d2を2乗して、加算信号d1d2の絶対値信号[d1d22[n]を取得し、絶対値信号[d1d22[n]を第1の微分器413に出力する。第1の微分器413は、絶対値取得部412で取得される絶対値信号[d1d22を微分して入力アナログ信号の信号強度[[d1d22][n]-[d1d22[n-1]]を取得し、この信号強度を制御変数生成部43に出力する。第1の微分器413は、前回n-1の絶対値信号[d1d22[n-1]をラッチするフリップフロップ4131を有する。第1の微分器413は、今回nの絶対値信号[d1d22][n]からラッチされた前回n-1の絶対値信号[d1d22[n-1]を減算する減算器加算器4132を有する。曲率取得部42は、第2の信号d2から第1の信号d1を減算した差分信号d2-d1=-d1-d2に基づいて入力アナログ信号xの信号強度に依存する曲率を取得する。換言すると、曲率取得部42は、第2の信号d2と第1の信号d1の差分をとった差分信号d2-d1=-d1-d2に基づいて入力アナログ信号xの信号強度に依存する曲率成分を含む信号強度を取得する。より具体的には、曲率取得部42は、減算器421および第2の微分器422を有する。減算器421は、第2の信号d2から第1の信号d1を減算した差分信号d2-d1=-d1-d2を取得し、差分信号d2-d1=-d1-d2[n]を第2の微分器422に出力する。第2の微分器422は、減算器421で出力される差分信号d2-d1=-d1-d2[n]を微分して、信号強度に依存する曲率成分を含む曲率信号{d1-d2|[n]-d1-d2|[n-1]}を取得する。第2の微分器422は、曲率信号{|d1-d2[n]-d1-d2|[n-1]}を制御変数生成部43に出力する。第2の微分器422は、前回n-1の差分信号d2-d1=-d1-d2[n-1]をラッチするフリップフロップ4221を有する。そして、第2の微分器422は、今回nの差分信号d2-d1=-d1-d2[n]からラッチされた前回n-1の差分信号d2-d1=-d1-d2[n-1]を減算する減算器加算器4222を有する。制御変数生成部43は、曲率取得部42で取得された曲率および強度取得部41で取得された信号強度に応じて雑音成分が除去される前の制御変数信号δを生成し、制御変数信号δをフィルタ50に出力する。制御変数生成部43は、除算器431を有する。除算器431は、第2の微分器4222で取得された曲率信号曲率信号{d1-d2|[n]-d1-d2|[n-1]}を第1の微分器4122で出力された信号強度[[d1d22][n]-[d1d22[n-1]]で除して制御変数信号δを生成する。フィルタ50は、非線形検出部40から出力される制御変数信号δに対してフィルタリング処理を施して雑音に依存しない制御変数信号cとして非線形補償部30の第1の非線形補償器31および第2の非線形補償器32に供給する。フィルタ50は、係数付与部51および積分器52を有する。係数付与部51は、非線形検出部40から出力される制御変数信号δに対してフィルタ係数μを掛け合わせ、この信号μδを積分器52に出力する。積分器52は、信号μδを積分して量子化雑音等が除去された制御変数信号cを生成する。積分器52は、信号μδと生成した制御変数信号cを加算する加算器521と、加算器521の出力信号をラッチするフリップフロップ522と、を有する。出力部60は、基本的に、加算器61を含み、第1の非線形補償器31による第1の信号d1および第2の非線形補償器32による第2の信号d2を加算して、この加算信号d1d2をデジタル信号yとして出力する。次に、以上の構成を有するAD変換装置10が非線形補償処理のさらに詳細な動作原理を説明し、また、係数αについて考察する。AD変換装置10において、入力アナログ信号xに差分付与回路23で固定信号α分が加算された信号が第1のAD変換器21に入力される。また、アナログ信号xに差分付与回路23で固定信号α分が差し引かれた減算された信号が第2のAD変換器22に入力される。第1のAD変換器11からは第1の出力信号デジタル信号b1が第1の非線形補償器31に入力される。また、第2のAD変換器の第2の出力信号デジタル信号b2は第2の非線形補償器32に入力される。第1の非線形補償器31では、フィルタ50から供給される制御変数信号cに応じて、第1のAD変換器21の第1の出力信号b1の非線形性歪みが補償され、その結果が第1の信号d1として非線形検出部40および出力部60に出力される。第2の非線形補償器32では、フィルタ50から供給される制御変数信号cに応じて、第2のAD変換器22の第2の出力信号b2の非線形性歪みが補償され、その結果が第2の信号d2として非線形検出部40および出力部60に出力される。出力部60においては、第1の信号d1と第2の信号d2が加算され、次の式2で示すような加算信号が系全体の出力デジタル信号yとして出力される。非線形補償部30から出力される第1の信号d1と第2の信号d2は、同時並列的に非線形検出部40にも入力される。非線形検出部40では、非線形性歪みを曲率として、第1の信号d1と第2の信号d2の差分に基づき入力アナログ信号の信号強度に依存する曲率が推定され、この曲率部分を打ち消すように制御変数信号δが生成される。非線形検出部40においては、制御変数信号δを生成するために、入力された第1の信号d1と第2の信号d2に対して、それぞれ式3で示すような演算を施すことにより、雑音が除去される前の制御変数信号δが生成される。この演算によって非線形検出部40は、非線形補償部30の第1の非線形補償器31および第2の非線形補償器32が第1のAD変換器21と第2のAD変換器22の非線形性をどれだけ正しく補償しているかを推定している。そして、AD変換器から生じるランダムな雑音や量子化誤差を除くため、この制御変数信号δは最小2乗LMSフィルタ50に入力される。フィルタ50では、式4に示すように、一定係数μの重み付けで積分積算されてフィルタリングされた制御変数信号cとして出力される。この制御変数信号cは、非線形補償部30の第1の非線形補償器31および第2の非線形補償器32にフィードバックとして入力され、この変数によってその非線形特性を変化させる。[非線形補償部]図4AおよびBは、本実施形態に係る非線形補償器の構成例を示す図である。図4Aは非線形補償器の概念的構成を、図4Bは非線形補償器の構成例を示している。ここでは、第1の非線形補償器31の構成例について説明する。第2の非線形補償器32は第1の非線形補償器31と同様の構成を有する。非線形補償器31は、3乗器311、乗算器312、および加算器313を有する。この非線形補償器31は、入力信号b1を3乗し、その3乗信号に制御変数cを掛け合わせた信号を、入力信号b1に加算して第1の信号d1を出力する。非線形補償器32も同様に、入力信号b2を3乗し、その3乗信号に制御変数cを掛け合わせた信号を、入力信号b2に加算して第2の信号d2を出力する。すなわち、非線形補償器は、式5の処理と同様となるように構成されている。これがAD変換器の非線形性を補償し得ることを次に説明する。図5は、本実施形態に係るAD変換器ADCと非線形補償器NCMとを接続した系を示す図である。図5に示すように、AD変換器2122と非線形補償器3132とを接続した系を考える。AD変換器と非線形補償器の特性がそれぞれ式1と式5で表されることから、この系の出力dは3次歪みに注目する近似により、次の式6で与えられる。したがって、非線形補償器の制御変数cを正しく、つまり下記の式7となるように設定したならば、式6よりこの系の出力dから歪成分が消失される。これにより、非線形補償器がAD変換器の歪を補償できることが示された。実際には、式1で表されているように、AD変換器にはより高次の歪みが存在し、また非線形補償器起因でも高次の歪みが生じる。このため、その結果として歪みを最大限に補償するための非線形補償器の制御変数cの最適値は式7からは少し変化するが、この場合も大部分の歪みを補償できる最適値が存在する。[非線形検出部]式1で表されたように、歪みとは入出力特性に関する曲率である。非線形検出部40では式3によってこの曲率を推定してフィードバックすることにより、AD変換器と非線形補償器を接続した系の曲率が0となるように収束させている。AD変換器の特性を表す式1と非線形補償器の特性を表す式5とを非線形検出部40の演算式3に代入すると次の式8の関係を得る。この式8より式9の関係を得る。したがって、フィードバックによって上記の制御変数信号δが0に収束すると式9より式10の関係を得る。これは式7と同一であり、故に非線形検出部40の出力δが0に収束したときには、非線形補償器NCM1とNCM231,32はAD変換器ADC1とADC221,22を補償できていることになる。既に述べたように、実際にはAD変換器にはより高次の歪みが存在し、また非線形補償器起因でも高次の歪みが生じる。このため、式9そのものはあまり正確ではないが、歪みの総量を最小化する非線形補償器の制御変数cが存在し、非線形検出部40は曲率の最小化によりこの最適値に制御変数cを収束させる。[ADC内雑音量子化雑音と回路雑音]ここで、AD変換器内の雑音およびその除去処理について説明する。図6は、AD変換器内の雑音量子化雑音と回路雑音について説明するための図である。AD変換器の伝達特性を表わす式1や式8においては無視したが、図6に示すように実際のAD変換器は各種の雑音量子化雑音や回路雑音も注入される。これらのランダムな雑音に依存せずに制御変数信号cを収束させるためのフィルタとして、非線形検出部40の出力である制御変数信号δはLMSフィルタ50に入力される。LMSフィルタ係数μを大きくすると制御変数信号cは高速で収束するが、上記の諸雑音が制御変数cにも加わるため、結果としてAD変換精度が低下する。一方でフィルタ係数μを小さくすると、諸雑音は十分にフィルタリングされて制御変数cには加わらないが、制御変数cが収束するのに必要な時間が長くなる。以上説明したように、本第1の実施形態のAD変換装置10は、無線通信における受信機をはじめとし、オーディオ機器や医療計測器等に応用されるAD変換器において発生する歪み成分が同一のAD変換器を2つ有する。AD変換装置10は、AD変換器21,22それぞれの入力に適切な係数を掛ける回路23をAD変換器22の前段に有する。AD変換装置10は、非線形補償部30、非線形検出部40、最小2乗フィルタ50、出力部50から構成されるデジタル信号処理部分をAD変換器21,22の後段に配置される。以上の構成を有する本実施形態のAD変換装置10によれば、ダイナミックレンジが歪みで制限されるAD変換器の特性を大幅に改善することができる。この技術は、低電源電圧化でのAD変換器の設計において特に有効となる。<2.第2の実施形態>図7は、本第2の実施形態に係る非線形歪み補償機能を含むAD変換装置の構成を示す図である。本第2の実施形態に係るAD変換装置10Aが第1の実施形態のAD変換装置10と異なる点は、AD変換部20Aの差分付与回路23Aにおいて第2のAD変換器22への入力信号のみに固定信号α分の差分を付与するようにしたことにある。すなわち、この差分付与回路23Aは、第2のAD変換器22の入力側に減算器232が配置されている。記差分付与回路23Aは,入力アナログ信号xを第1のAD変換器21に入力し、入力アナログ信号xから固定信号αを減算して第2のAD変換器22に入力する。[αについて]図2の構成においては、第1のAD変換器21と第2のAD変換器22それぞれ一定の固定信号αを加減したが、本第2の実施形態のように、一方のみのAD変換器に一定固定信号αを加減した場合も本構成は同等の効果をもたらす。ただし、この場合にはこの系の出力yには固定信号αが含まれてしまうが、AD変換器の出力の固定信号DC信号はその後段のデジタル回路にて除去するような用途においては、上記の事態は特に問題とはならない。無線通信におけるローインタフェースLowIFアーキテクチャと呼ばれる構成が上記の例である。一定利得ゲインαの実現形態例本技術の構成図2、図7はAD変換器そのものの構成には依存しない。ただし、AD変換器の構成に依存して、最適な一定信号αを付与する構成は異なる。ここではそれらの実施形態例に関して述べる。<3.第3の実施形態>図8は、本第3の実施形態に係る非線形歪み補償機能を含むAD変換装置の構成を示す図である。本第3の実施形態に係るAD変換装置10Bが第1の実施形態のAD変換装置10と異なる点は、AD変換部20Bにおいて、第1のAD変換器21Bおよび第2のAD変換器22Bとして、連続時間系のΔΣ型AD変換器を適用したことにある。本第3の実施形態に係るAD変換部20Bは、差分付与回路23をAD変換器の入力部で共用するように構成されている。第3の実施形態においては、第1のAD変換器21Bの入力部と第2のAD変換器22Bの入力部のいずれか一方において、入力信号用抵抗Rinに加えて固定信号αVa用の入力抵抗が接続されている。図9は、図8のΔΣ型AD変換器としてのΔΣ変調器の構成例を示す回路図である。図9のΔΣ変調器200は、連続時間系2次1ビットフィードバック型ΔΣ変調器として形成されている。図9のΔΣ変調器200は、積分器INT1,INT2、量子化器Quan、加算器ADD1,ADD2、およびデジタルアナログDA変換器DAC1,DAC2により構成される。図9において、uはアナログ入力信号を表し、vはデジタル出力信号を表している。a1とa2はそれぞれDA変換器DAC1とDAC2の帰還利得を表し、c1とc2は積分器INT1とINT2の利得を表し、Qは量子化器Quanの実効利得を表している。このとき量子化器Quanにおいて発生する量子化雑音のvへの雑音伝達関数NTFは、高域通過型の周波数特性を示す。つまり、ΔΣ変調器200において帰還の効果により量子化器Quanで発生する量子化雑音はノイズシェイピングを受け高周波数領域に移されることにより信号帯域内では高いSN比が得られる。図10AおよびBは、図9のΔΣ変調器の入力部の構成例を示す図である。図10のΔΣ変調器200の入力部210は、差動の入力信号を受信する回路として構成されている。たとえば、連続時間ΔΣ変調器AD変換器のようなAD変換器においては、その入力部210は、一般的に、図10Aのような構成となっている。入力部210は、入力抵抗Rin21、Rin22、容量C21,C22、および差動入出力の演算増幅器オペアンプOPA21により構成されている。また、入力部210は、第1のアナログ信号入力端子TVinp、および第2のアナログ信号入力端子TVinmを有する。この構成は、図9の積分器INT2の部分に相当する。なお、図10においては、DAC2からの負荷抵抗を含むフィードバック経路は省略されているが、実際には、演算増幅器OPA21の入力側に負荷抵抗を含むフィードバック経路が接続される。本第2の実施形態においては、図10Bに示すように、固定信号αVa用入力抵抗Rin23,Rin24を有する。また、入力部210は、第1の固定信号入力端子TVap、および第2の固定信号入力端子TVamを有する。第1のアナログ信号入力端子TVinpは、入力抵抗Rin21を介して演算増幅器OPA21の正側入力端子に接続されている。第2のアナログ信号入力端子TVinmは、入力抵抗Rin22を介して演算増幅器OPA21の負側入力端子-に接続されている。演算増幅器OPA21の負側出力端子-と正側入力端子間に容量C21が接続されている。演算増幅器OPA21の正側出力端子と負側出力端子-間に容量C22が接続されている。そして、第1の固定信号入力端子TVapは、入力抵抗Rin23を介して演算増幅器OPA21の正側入力端子に接続されている。第2の固定信号入力端子TVamは、入力抵抗Rin24を介して演算増幅器OPA21の負側入力端子-に接続されている。本第3の実施形態においては、図10Bに示すように、固定電圧Vaαを入力抵抗Rin23,Rin24を用いて演算増幅器OPA21と接続することにより、AD変換器と融合された形で固定信号αの加減が実現される。本第3の実施形態によれば、上述した第1の実施形態の効果と同様の効果を得ることができる。<4.第4の実施形態>図11は、本第4の実施形態に係る非線形歪み補償機能を含むAD変換装置の構成を示す図である。本第4の実施形態に係るAD変換装置10Cが第1の実施形態のAD変換装置10と異なる点は、第1のAD変換器21Cおよび第2のAD変換器22Cとして、パイプライン型AD変換器を適用したことにある。第4の実施形態においては、第1のAD変換器21Cの入力部と第2のAD変換器22Cの入力部のいずれか一方において、入力信号用容量Cinに加えて固定信号αVa用の入力容量が接続されている。図12AおよびBは、図11のパイプライン型AD変換器の入力部の構成例を示す回路図である。たとえば、連続時間ΔΣ変調器AD変換器のようなAD変換器においては、その入力部210は、一般的に、図12Aのような構成となっている。入力段回路220は、一般的に図12Aに示すように、演算増幅器OPA221、容量C221,C222、サンプリング用容量Cin221,Cin222を有する。入力段回路220は、差動入力電圧Vin,-Vinの入力端子T221,T222、スイッチSW221~SW228、およびノードND221~ND228を有する。そして、本第4の実施形態においては、図12Bに示すように、固定信号αVa用入力抵抗Cin223,Cin224を有する。入力段回路220は、差動入力電圧Va,-Vaの入力端子T223,T224、スイッチSW229~SW232、およびノードND229,ND230を有する。サンプリング容量Cin221はノードND221とノードND223との間に接続され、サンプリング容量Cin222はノードND222とノードND224との間に接続されている。容量C221は、演算増幅器OPA221の第1入力側ノードND225と第1出力側ノードND227との間に接続されている。容量C222は演算増幅器OPA221の第2入力側ノードND226と第2出力側ノードND228との間に接続されている。スイッチSW221は入力端子T221とノードND221との間に接続され、信号Φdlによりオン、オフされ、スイッチSW222は入力端子T222とノードND222との間に接続され、信号Φdlによりオン、オフされる。スイッチSW223はノードND221と基準電位との間に接続され、信号Φの反転信号/Φ/は反転を示すによりオン、オフされる。スイッチSW224はノードND222と基準電位との間に接続され、信号Φの反転信号/Φによりオン、オフされる。スイッチSW225はノードND223と基準電位との間に接続され、信号Φによりオン、オフされる。スイッチSW226はノードND224と基準電位との間に接続され、信号Φによりオン、オフされる。スイッチSW227はノードND223とノードND225との間に接続され、信号Φの反転信号/Φによりオン、オフされる。スイッチSW228はノードD224とノードND226の間に接続され、信号Φの反転信号/Φによりオン、オフされる。サンプリング容量Cin223はノードND229とノードND223との間に接続され、サンプリング容量Cin224はノードND230とノードND224との間に接続されている。スイッチSW229は入力端子T223とノードND229との間に接続され、信号Φdlによりオン、オフされ、スイッチSW240は入力端子T224とノードND230との間に接続され、信号Φdlによりオン、オフされる。スイッチSW230はノードND229と基準電位との間に接続され、信号Φの反転信号/Φ/は反転を示すによりオン、オフされる。スイッチSW2304はノードND230と基準電位との間に接続され、信号Φの反転信号/Φによりオン、オフされる。サンプリング容量Cin221は、スイッチSW225がオン状態のときに入力電圧Vinをサンプリングし、オフ状態のときにサンプリングした電圧VinをノードND223側に発生し、その電圧信号を出力する。サンプリング容量Cin222は、スイッチSW226がオン状態のときに入力電圧-Vinをサンプリングし、オフ状態のときにサンプリングした電圧-VinをノードND224側に発生し、その電圧信号を出力する。サンプリング容量Cin223は、スイッチSW225がオン状態のときに入力電圧Vaサンプリングし、オフ状態のときにサンプリングした電圧VaをノードND223側に発生し、その電圧信号を出力する。サンプリング容量Cin224は、スイッチSW226がオン状態のときに入力電圧-Vaをサンプリングし、オフ状態のときにサンプリングした電圧-VaをノードND224側に発生し、その電圧信号を出力する。本第4の実施形態においては、図12Bに示すように、固定電圧Vaαを入力信号経路と同様な入力容量Cin223,Cin224やスイッチSW229,SW230を用いて演算増幅器OPA21と接続する。これにより、AD変換器と融合された形で固定信号αの加減が実現される。たとえばパイプライン型AD変換器や離散時間ΔΣAD変換器のようなAD変換器においては、その入力部は図13に示すような構成を採ることが可能で、容量とスイッチと演算増幅器OPA221により構成されている。この回路の利得ゲインは容量の比により定まる。したがって、本構成においては、第2のAD変換器22Cの入力容量Cinをα倍した値とすることにより、AD変換器と融合された形で一定ゲインαが実現される。本第4の実施形態によれば、上述した第1の実施形態の効果と同様の効果を得ることができる。<5.第5の実施形態>図13は、本第5の実施形態に係る信号処理システムの構成例を示すブロック図である。本信号処理システム100は、第1から第4の実施形態に係るAD変換装置10~10Cが適用可能な信号処理システムとして形成されている。信号処理システム100としては、通信機の受信装置の信号処理システム等が例示される。本信号処理システム100は、アナログ信号処理回路110、AD変換器120、およびデジタル信号処理回路130を含んで構成されている。信号処理システム100において、AD変換器120として、第1から第3の実施形態に係るAD変換装置10~10Cのいずれかが適用可能である。図14の信号処理システム100では、信号処理をできるだけデジタル信号処理回路130で行い、アナログ信号処理回路110の規模を小さくすることで、小型化高効率化が見込める。ここで、上記のようなシステムを実現する、すなわちアナログ信号処理回路110で行っていた信号処理をデジタル信号処理回路130で行うためには、できるだけ元の信号の情報を損なわずにAD変換することが必要になる。このため、高いSN比を持つAD変換器が必要となる。より高いSN比を実現するには、<1>分解能bit数をより高くする、<2>回路の雑音をより小さくする、という2つの条件が必要となる。また、AD変換器には高い変換速度も必要となる。これは扱う情報量がシステムの高度化に合わせて多くなってきているためである。このような条件に適合するAD変換器120の例として、パイプライン型AD変換器として機能する第4の実施形態に係るAD変換装置10Cが適用可能である。なお、上述した実施形態においては、シングル動作、差動動作のどちらでも適用可能である。なお、本技術は以下のような構成もとることができる。1入力アナログ信号をデジタル信号に変換する第1のアナログデジタルAD変換器と、入力アナログ信号をデジタル信号に変換する第2のAD変換器と、上記第1のAD変換器への入力アナログ信号と上記第2のAD変換器の入力アナログ信号との間に少なくとも固定信号α分の差分を持たせて対応する上記第1のAD変換器および上記第2の変換器に入力する差分付与部と、供給される制御変数信号に応じて、上記第1のAD変換器の第1の出力信号の非線形性歪みを補償する第1の非線形補償部と、供給される上記制御変数信号に応じて、上記第2のAD変換器の第2の出力信号の非線形性歪みを補償する第2の非線形補償部と、上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号に応じて、上記第1の非線形補償部および上記第2の非線形補償部が、上記第1のAD変換器および上記第2のAD変換器の非線形性歪をどれだけ補償しているかを推定する非線形検出部と、を有し、上記非線形検出部は、非線形性歪みを曲率として、上記第1の信号と上記第2の信号の差分に基づき上記入力アナログ信号の信号強度に依存する曲率を推定し、当該曲率部分を打ち消すように上記制御変数信号を生成して第1の非線形補償部および上記第2の非線形補償部に出力するAD変換装置。2上記非線形検出部は、上記第1の信号と上記第2の信号を加算した加算信号に基づいて上記入力アナログ信号の信号強度を求める強度取得部と、上記第2の信号と上記第1の信号の差分をとった差分信号に基づいて上記入力アナログ信号の信号強度に依存する曲率を取得する曲率取得部と、上記曲率取得部で取得された曲率および強度取得部で取得された信号強度に応じて上記制御変数信号を生成する制御変数生成部と、を含む上記1記載のAD変換装置。3上記強度取得部は、上記第1の信号と上記第2の信号を加算して上記加算信号を出力する加算器と、上記加算器による加算信号の絶対値信号を取得する絶対値取得部と、上記絶対値取得部で取得される上記絶対値信号を微分して上記入力アナログ信号の信号強度を取得する第1の微分器と、を含み、上記曲率取得部は、上記第2の信号と上記第1の信号の差分をとった上記差分信号を出力する減算器と、上記減算器による差分信号を微分して上記入力アナログ信号の信号強度に依存する曲率を取得する第2の微分器と、を含み、上記制御変数生成部は、上記第2の微分器で取得された曲率を上記第1の微分器で出力された信号強度で除して上記制御変数信号を生成する除算器を含む上記2記載のAD変換装置。4上記非線形検出部から出力される上記制御変数信号に対してフィルタリング処理を施して雑音に依存しない制御変数信号として上記第1の非線形補償部および上記第2の非線形補償部に供給するフィルタを有する上記1から3のいずれか一に記載のAD変換装置。5上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号を加算して出力する出力部を有する上記1から4のいずれか一に記載のAD変換装置。6上記差分付与部は、上記入力アナログ信号に上記固定信号αを加算して上記第1のAD変換器に入力し、上記入力アナログ信号から上記固定信号αを減算して上記第2のAD変換器に入力する上記1から5のいずれか一に記載のAD変換装置。7上記差分付与部は、上記入力アナログ信号を上記第1のAD変換器に入力し、上記入力アナログ信号から上記固定信号αを減算して上記第2のAD変換器に入力する上記1から5のいずれか一に記載のAD変換装置。8上記第1のAD変換器および上記第2のAD変換器は、ΔΣ変調器により形成され、上記ΔΣ変調器は、少なくとも一つの積分器と、積分容量を含み、上記積分器の出力信号を量子化してデジタル信号を出力する量子化器と、上記量子化器によるデジタル信号をアナログ信号に変換し、上記積分器の入力側に帰還させる少なくとも一つのデジタルアナログDA変換器と、入力アナログ信号が入力される第1の入力抵抗と、を含み、上記第1のAD変換器および上記第2のAD変換器のうちの少なくとも一方は、固定信号が入力される第2の入力抵抗を、さらに含む、上記1から7のいずれか一に記載のAD変換装置。9上記第1のAD変換器および上記第2のAD変換器の少なくとも一方は、入力段に入力アナログ信号をサンプリングするための第1の入力容量と、入力段に上記固定信号をサンプリングするための第2の入力容量と、を含むパイプライン型AD変換器により形成されている上記1から7のいずれか一に記載のAD変換装置。10アナログ信号処理系からのアナログ信号をデジタル信号に変換するアナログデジタルAD変換装置を有し、上記AD変換装置は、入力アナログ信号をデジタル信号に変換する第1のアナログデジタルAD変換器と、入力アナログ信号をデジタル信号に変換する第2のAD変換器と、上記第1のAD変換器への入力アナログ信号と上記第2のAD変換器の入力アナログ信号との間に少なくとも固定信号α分の差分を持たせて対応する上記第1のAD変換器および上記第2の変換器に入力する差分付与部と、供給される制御変数信号に応じて、上記第1のAD変換器の第1の出力信号の非線形性歪みを補償する第1の非線形補償部と、供給される上記制御変数信号に応じて、上記第2のAD変換器の第2の出力信号の非線形性歪みを補償する第2の非線形補償部と、上記第1の非線形補償部による第1の信号および上記第2の非線形補償部による第2の信号に応じて、上記第1の非線形補償部および上記第2の非線形補償部が、上記第1のAD変換器および上記第2のAD変換器の非線形性歪をどれだけ補償しているかを推定する非線形検出部と、を有し、上記非線形検出部は、非線形性歪みを曲率として、上記第1の信号と上記第2の信号の差分に基づき上記入力アナログ信号の信号強度に依存する曲率を推定し、当該曲率部分を打ち消すように上記制御変数信号を生成して第1の非線形補償部および上記第2の非線形補償部に出力する信号処理システム。"