"発振器クロック信号を発生する電圧制御発振器と、第1の基準クロック信号及び第2の基準クロック信号を含む複数の基準クロック信号と前記発振器クロック信号との間のそれぞれの位相ずれ量を検出する位相ずれ量検出部と、前記複数の基準クロック信号の状態に応じた制御信号に基づいて同期信号を出力する同期信号処理部と、前記同期信号と前記発振器クロック信号との間の位相ずれ量に応じて前記電圧制御発振器のコントロール電圧を生成するコントロール電圧生成部と、を備えることを特徴とする同期回路。前記同期信号処理部は、前記第1の基準クロック信号が正常で、且つ、前記第2の基準クロック信号が正常である場合には、第1の制御信号を生成し、前記第1の制御信号を受けて、前記第2の基準クロック信号の位相を前記第1の基準クロック信号の位相に一致させた第1のタイミング信号を前記同期信号として生成することを特徴とする、請求項1に記載の同期回路。前記同期信号処理部は、前記第1の基準クロック信号が正常で、且つ、前記第2の基準クロック信号が異常になった場合には、第2の制御信号を生成し、前記第2の制御信号を受けて、前記第1の基準クロック信号を前記同期信号とすることを特徴とする、請求項1又は2に記載の同期回路。前記同期信号処理部は、前記第2の基準クロック信号が正常で、且つ、前記第1の基準クロック信号が異常になった場合には、第3の制御信号を生成し、前記第3の制御信号を受けて、前記第2の基準クロック信号の位相を前記第1の基準クロック信号の異常直前の位相に一致させた第2のタイミング信号を生成し、前記第1のタイミング信号と前記第2の基準クロック信号の位相差が少なくなるように制御し、該位相差が閾値を超える場合には前記第1のタイミング信号を前記同期信号とし、該位相差が閾値以下となった場合には前記第2の基準クロック信号を前記同期信号とすることを特徴とする、請求項1~3のいずれか一項に記載の同期回路。前記同期信号処理部は、前記第2の基準クロック信号が正常で、且つ、前記第1の基準クロック信号が異常から正常に復帰した場合には、第4の制御信号を生成し、前記第4の制御信号を受けて、前記第1の基準クロック信号と前記第2の基準クロック信号との位相差が所定の閾値以下の場合には、前記第2の基準クロック信号の位相を前記第1の基準クロック信号の位相に一致させた第1のタイミング信号を前記同期信号として生成し、前記第1の基準クロック信号と前記第2の基準クロック信号の位相差が閾値を超える場合には、前記第2の基準クロック信号の位相を前記第1の基準クロック信号の位相に一致するように徐々にずらした信号を前記同期信号として生成することを特徴とする、請求項4に記載の同期回路。前記同期信号処理部は、前記第1の基準クロック信号が異常で、且つ、前記第2の基準クロック信号が異常である場合には、第5の制御信号を生成し、前記第5の制御信号を受けて、前記発振器クロック信号に基づいて第3のタイミング信号を前記同期信号として生成することを特徴とする、請求項1~5のいずれか一項に記載の同期回路。前記同期信号処理部は、前記第1の基準クロック信号が異常で、且つ、前記第2の基準クロック信号が異常から正常に復帰した場合には、第6の制御信号を生成し、前記第6の制御信号を受けて、前記第3のタイミング信号と前記第2の基準クロック信号との位相差が閾値以下の場合には、前記第3のタイミング信号を前記同期信号とし、該位相差が閾値を超える場合には前記第3のタイミング信号の位相が前記第2の基準クロック信号の位相に徐々に近づく第4のタイミング信号を前記同期信号として生成することを特徴とする、請求項6に記載の同期回路。前記同期信号処理部は、前記第2の基準クロック信号が異常で、且つ、前記第1の基準クロック信号が異常から正常に復帰した場合には、第7の制御信号を生成し、前記第7の制御信号を受けて、前記第3のタイミング信号と前記第1の基準クロック信号との位相差が閾値以下の場合には、前記第3のタイミング信号を前記同期信号とし、該位相差が閾値を超える場合には前記第3のタイミング信号の位相が前記第1の基準クロック信号の位相に徐々に近づく第5のタイミング信号を前記同期信号として生成することを特徴とする、請求項6又は7に記載の同期回路。しかし、特許文献1に記載の技法では、全ての基準信号が入力されなくなった場合を想定しておらず、この場合には再引き込み動作時に大きな位相差が発生してしまう。また、プライマリの基準信号の入力が切断されたとき、セカンダリの基準信号の位相が合うまで非同期となる区間、すなわち、セカンダリの基準信号に同期する前に基準信号がなくなる区間が発生するという問題がある。また、切り替えまでに長時間要してしまう状況などで、温度が急激に変動してしまったとき、周波数ずれという観点ではそれほどずれないが、その周波数を用いてタイミング信号を生成する場合には、位相ずれ量が大きくなるという問題があった。本発明の目的は、上記問題を解決するため、基準信号に異常が発生した場合でも大きな位相ずれ量が発生しない同期信号タイミング信号を出力する同期回路を提供することにある。上記課題を解決するため、本発明に係る同期回路は、発振器クロック信号を発生する電圧制御発振器と、第1の基準クロック信号及び第2の基準クロック信号を含む複数の基準クロック信号と前記発振器クロック信号との間のそれぞれの位相ずれ量を検出する位相ずれ量検出部と、前記複数の基準クロック信号の状態に応じた制御信号に基づいて同期信号を出力する同期信号処理部と、前記同期信号と前記発振器クロック信号との間の位相ずれ量に応じて前記電圧制御発振器のコントロール電圧を生成するコントロール電圧生成部と、を備えることを特徴とする。また、本発明に係る同期回路において、前記同期信号処理部は、前記第1の基準クロック信号が正常で、且つ、前記第2の基準クロック信号が正常である場合には、第1の制御信号を生成し、前記第1の制御信号を受けて、前記第2の基準クロック信号の位相を前記第1の基準クロック信号の位相に一致させた第1のタイミング信号を前記同期信号として生成することを特徴とする。また、本発明に係る同期回路において、前記同期信号処理部は、前記第1の基準クロック信号が正常で、且つ、前記第2の基準クロック信号が異常になった場合には、第2の制御信号を生成し、前記第2の制御信号を受けて、前記第1の基準クロック信号を前記同期信号とすることを特徴とする。また、本発明に係る同期回路において、前記同期信号処理部は、前記第2の基準クロック信号が正常で、且つ、前記第1の基準クロック信号が異常になった場合には、第3の制御信号を生成し、前記第3の制御信号を受けて、前記第2の基準クロック信号の位相を前記第1の基準クロック信号の異常直前の位相に一致させた第2のタイミング信号を生成し、前記第1のタイミング信号と前記第2の基準クロック信号の位相差が少なくなるように制御し、該位相差が閾値を超える場合には前記第1のタイミング信号を前記同期信号とし、該位相差が閾値以下となった場合には前記第2の基準クロック信号を前記同期信号とすることを特徴とする。また、本発明に係る同期回路において、前記同期信号処理部は、前記第2の基準クロック信号が正常で、且つ、前記第1の基準クロック信号が異常から正常に復帰した場合には、第4の制御信号を生成し、前記第4の制御信号を受けて、前記第1の基準クロック信号と前記第2の基準クロック信号との位相差が所定の閾値以下の場合には、前記第2の基準クロック信号の位相を前記第1の基準クロック信号の位相に一致させた第1のタイミング信号を前記同期信号として生成し、前記第1の基準クロック信号と前記第2の基準クロック信号の位相差が閾値を超える場合には、前記第2の基準クロック信号の位相を前記第1の基準クロック信号の位相に一致するように徐々にずらした信号を前記同期信号として生成することを特徴とする。また、本発明に係る同期回路において、前記同期信号処理部は、前記第1の基準クロック信号が異常で、且つ、前記第2の基準クロック信号が異常である場合には、第5の制御信号を生成し、前記第5の制御信号を受けて、前記発振器クロック信号に基づいて第3のタイミング信号を前記同期信号として生成することを特徴とする。また、本発明に係る同期回路において、前記同期信号処理部は、前記第1の基準クロック信号が異常で、且つ、前記第2の基準クロック信号が異常から正常に復帰した場合には、第6の制御信号を生成し、前記第6の制御信号を受けて、前記第3のタイミング信号と前記第2の基準クロック信号との位相差が閾値以下の場合には、前記第3のタイミング信号を前記同期信号とし、該位相差が閾値を超える場合には前記第3のタイミング信号の位相が前記第2の基準クロック信号の位相に徐々に近づく第4のタイミング信号を前記同期信号として生成することを特徴とする。また、本発明に係る同期回路において、前記同期信号処理部は、前記第2の基準クロック信号が異常で、且つ、前記第1の基準クロック信号が異常から正常に復帰した場合には、第7の制御信号を生成し、前記第7の制御信号を受けて、前記第3のタイミング信号と前記第1の基準クロック信号との位相差が閾値以下の場合には、前記第3のタイミング信号を前記同期信号とし、該位相差が閾値を超える場合には前記第3のタイミング信号の位相が前記第1の基準クロック信号の位相に徐々に近づく第5のタイミング信号を前記同期信号として生成することを特徴とする。本発明によれば、同期源が正常に動作しているか否かに応じて、同期信号を制御するための制御信号を生成し、該制御信号に基づいて同期信号の位相を調整することにより、基準信号に異常が発生した場合でも大きな位相ずれ量が発生しない同期信号を出力することができるようになる。以下、本発明による同期回路の実施形態について、図面を参照して詳細に説明する。図1は、本発明による一実施形態の同期回路の概略構成を示す機能ブロック図である。同期回路1は、複数の同期源1010-1,10-2と、記憶部11と、位相ずれ量検出部12と、タイミング信号生成部13と、タイミング信号制御部14と、コントロール電圧生成部15と、電圧制御発振器16とを備える。同期源10は、基準クロック信号を発生し、位相ずれ量検出部12及びタイミング信号生成部13に供給する。以下では、同期源10が、プライマリ同期源10-1と、セカンダリ同期源10-2の2つの場合について説明する。位相ずれ量検出部12は、同期源10から入力される基準クロック信号と電圧制御発振器16から入力される発振器クロック信号との間の位相ずれ量を検出する。記憶部11は、位相ずれ量検出部12で検出した位相ずれ量を記憶する。タイミング信号制御部14は、同期源10が正常に動作しているか否かを監視し、動作状況に応じて、タイミング信号を制御するための制御信号を生成し、タイミング信号生成部13にタイミング信号を生成するための処理を指示する。タイミング信号生成部13は、タイミング信号制御部14から入力される制御信号に基づき、位相ずれ量検出部12から入力される位相ずれ量と、同期源10から入力される基準クロック信号とから、タイミング信号を生成する。また、生成したタイミング信号と電圧制御発振器16から入力される発振器クロック信号との間の位相ずれ量を検出する。なお、生成したタイミング信号を位相ずれ量検出部12に出力し、位相ずれ量検出部12により、タイミング信号と電圧制御発振器16から入力される発振器クロック信号との間の位相ずれ量を検出するようにしてもよい。コントロール電圧生成部15は、タイミング信号生成部13から入力される位相ずれ量を、位相ずれ量に応じたコントロール電圧に変換し、電圧制御発振器16へ出力する。なお、コントロール電圧生成部15は、位相ずれ量検出部12から直接位相ずれ量を入力するようにしてもよい。電圧制御発振器16は、VCOVoltageControlledOscillators又はVCXOVoltageControlledCrystalOscillatorであり、コントロール電圧生成部15から入力される電圧により周波数が制御される。電圧制御発振器16は、周波数制御された発振器クロック信号を、位相ずれ量検出部12及びタイミング信号生成部13にフィードバックする。このように構成される同期回路1の動作について、図2~図10を参照して説明する。図2は、タイミング信号制御部14の動作を示すフローチャートである。タイミング信号制御部14からの指示に応じた処理1~7の各フローについては、それぞれ図4~図10を参照して詳述する。まず、タイミング信号制御部14により、プライマリ同期源10-1が正常であるか否かを判定するステップS1。ステップS1においてプライマリ同期源10-1が正常であると判定した場合には、セカンダリ同期源10-2が正常であるか否かを判定するステップS2。ステップS2においてセカンダリ同期源10-2も正常であると判定した場合には、処理1を実行させるステップS3。その後、フラグαを1に設定しステップS4、プライマリ同期源10-1が正常であるか否かの判定に戻るステップS1。ステップS2においてセカンダリ同期源10-2が異常であると判定した場合には、処理2を実行させステップS5、その後、フラグαを0に戻しステップS6、プライマリ同期源10-1が正常であるか否かのループに戻るステップS1。ステップS1においてプライマリ同期源10-1が異常であると判定した場合には、フラグαが1であるか否かの判定を行うステップS7。ステップS7においてα=1であると判定した場合には、セカンダリ同期源10-2が正常であるか否かを判定するステップS8。ステップS8においてセカンダリ同期源10-2が正常であると判定した場合には、プライマリ同期源10-1が異常であるか否かを判定するステップS9。ステップS9においてプライマリ同期源10-1が異常であると判定した場合には、処理3を実行させステップS10、セカンダリ同期源10-2が正常である限り、このループを繰り返す。このループ中にプライマリ同期源10-1が正常であると判定された場合にはステップS9、処理4を実行させステップS11、その後、フラグαを0に戻しステップS12、プライマリ同期源10-1が正常であるか否かのループに戻るステップS1。ステップS7においてフラグαが0であると判定した場合、又はステップS8においてセカンダリ同期源10-2が異常であると判定した場合には、処理5を実行させるステップS13。プライマリ同期源10-1が異常でありステップS14、且つ、セカンダリ同期源10-2が異常である限りステップS15、処理5を実行させるステップS13。プライマリ同期源10-1が異常で、且つ、セカンダリ同期源10-2が正常となった場合には、処理6を行いステップS16、セカンダリ同期源10-2が正常であるか否かのループに戻るステップS8。プライマリ同期源10-1が正常となった場合には、処理7を実行させるステップS17。その後、フラグαを0に戻しステップS18、プライマリ同期源10-1が正常であるか否かのループに戻るステップS1。以下、処理1~7の各説明を、次の信号及び位相ずれ量を用いて説明する。プライマリ同期源10-1が出力する第1の基準クロック信号CLK-Aセカンダリ同期源10-2が出力する第2の基準クロック信号CLK-B電圧制御発振器16が出力する発振器クロック信号CLK-Z第1の基準クロック信号CLK-Aと発振器クロック信号CLK-Zとの間の位相ずれ量a第2の基準クロック信号CLK-Bと発振器クロック信号CLK-Zとの間の位相ずれ量b位相ずれ量bと位相ずれ量aとの差分量である位相ずれ量b-a第2の基準クロック信号CLK-Bの位相を位相ずれ量b-aだけずらした第1のタイミング信号TMG-C第1のタイミング信号TMG-Cと発振器クロック信号CLK-Zとの間の位相ずれ量c発振器クロック信号CLK-Zをカウントし、自身で生成した第2のタイミング信号TMG-D図3は、同期源10-1が発生する第1の基準クロック信号CLK-A、同期源10-2が発生する第2の基準クロック信号CLK-B、及びタイミング信号生成部13が生成する第1のタイミング信号TMG-Cのタイミングチャートである。同期回路1は、基準クロック信号とは別にタイミング信号を生成し、タイミング信号の位相ずれ量を最小にする。図4は、本実施形態の同期回路1の処理1の動作を示すフローチャートである。まず、位相ずれ量検出部12により、位相ずれ量a及び位相ずれ量bを検出し、第1の基準クロック信号CLK-A、第2の基準クロック信号CLK-B、及び位相ずれ量b-aをタイミング信号生成部13へ出力するステップS101。このとき、位相ずれ量b-aを随時、記憶部11に記憶する。次に、タイミング信号生成部13により、第2の基準クロック信号CLK-Bの位相を位相ずれ量b-aだけずらした、つまり第1の基準クロック信号CLK-Aに位相を一致させた第1のタイミング信号TMG-Cを生成するステップS102。ここで、位相をずらす、位相を一致させるといった場合の位相とは、立ち上がりエッジの位相をいう。よって、図3に示すように、第1の基準クロック信号CLK-Aと第1のタイミング信号TMG-Cとは、少なくとも立ち上がりエッジの位相が一致していればよい。次に、タイミング信号生成部13により、第1のタイミング信号TMG-Cと発振器クロック信号CLK-Zとの間の位相ずれ量cを検出するステップS103。次に、タイミング信号生成部13により、第1のタイミング信号TMG-Cを外部へ出力し、位相ずれ量cをコントロール電圧生成部15へ出力するステップS104。最後に、コントロール電圧生成部15により、タイミング信号生成部13から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器16へ出力するステップS105。図5は、本実施形態の同期回路1の処理2の動作を示すフローチャートである。まず、位相ずれ量検出部12により、位相ずれ量aを検出し、第1の基準クロック信号CLK-A、及び位相ずれ量aをタイミング信号生成部13へ出力するステップS201。このとき、位相ずれ量aを記憶部11に記憶する。次に、タイミング信号生成部13により、第1の基準クロック信号CLK-Aを外部へ出力し、位相ずれ量aをコントロール電圧生成部15へ出力するステップS202。最後に、コントロール電圧生成部15により、タイミング信号生成部13から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器16へ出力するステップS203。図6は、本実施形態の同期回路1の処理3の動作を示すフローチャートである。まず、位相ずれ量検出部12により、記憶部11に記憶された最後の異常直前の位相ずれ量b-aを読み出し、第2の基準クロック信号CLK-B及び位相ずれ量b-aをタイミング信号生成部13へ出力するステップS301。次に、タイミング信号生成部13により、第2の基準クロック信号CLK-Bの位相を位相ずれ量b-aだけずらした第1のタイミング信号TMG-Cを生成するステップS302。次に、タイミング信号生成部13により、生成した第1のタイミング信号TMG-Cと第2の基準クロック信号CLK-Bとが時間の経過とともに近づくように、位相ずれ量b-aを制御するステップS303。上記処理と並行して、タイミング信号生成部13により、第1のタイミング信号TMG-Cと発振器クロック信号CLK-Zとの位相ずれ量cを検出する。その後、タイミング信号生成部13により、第1のタイミング信号TMG-Cと第2の基準クロック信号CLK-Bとの間の位相差が閾値以下であるか否かを判定するステップS304。ステップS304の判定結果がYESである場合には、タイミング信号生成部13は、第2の基準クロック信号CLK-Bを外部へ出力し、位相ずれ量bをコントロール電圧生成部15へ出力するステップS305。ステップS304の判定結果がNOである場合には、タイミング信号生成部13は、第1のタイミング信号TMG-Cを外部へ出力し、位相ずれ量cをコントロール電圧生成部15へ出力するステップS306。最後に、コントロール電圧生成部15は、タイミング信号生成部13から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器16へ出力するステップS307。図7は、本実施形態の同期回路1の処理4の動作を示すフローチャートである。まず、位相ずれ量検出部12により、第2の基準クロック信号CLK-Bと第1の基準クロック信号CLK-Aと又は、第1のタイミング信号TMG-Cと第1の基準クロック信号CLK-Aの位相を比較するステップS401。この時の位相ずれ量をdとする。次に、第2の基準クロック信号CLK-Bと第1の基準クロック信号CLK-Aとの位相関係又は、第1のタイミング信号TMG-Cと第1の基準クロック信号CLK-Aとの位相関係が、位相ずれと許容できる閾値以下であるか否かすなわち、ほぼ同じであるか否かを判定するステップS402。ステップS402における判定結果がYESである場合には、上述した処理1を行うステップS403。ステップS402における判定結果がNOである場合には、外部へ出力しているタイミング信号が第2の基準クロック信号CLK-Bであるか否かを判定するステップS404。ステップS404における判定結果がYESである場合には、位相ずれ量検出部12により、位相ずれ量a,bを検出し、第1の基準クロック信号CLK-A、第2の基準クロック信号CLK-B、及び位相ずれ量b-aをタイミング信号生成部13へ出力するステップS405。このとき、位相ずれ量b-aを記憶部11に記憶する。次に、タイミング信号生成部13により、出力していた第2の基準クロック信号CLK-Bが、新規に位相ずれ量検出部12から供給された位相ずれ量b-aを加えたタイミング信号になるよう、徐々に変更するステップS406。すなわち、変更中の位相ずれ量をdとすると、位相ずれ量dを位相ずれ量b-aに近づける処理を行う。そして、随時、を第2の基準クロック信号CLK-Bの位相を位相ずれ量dだけずらした第1のタイミング信号TMG-Cを生成する。また、位相ずれ量検出部12により、第1のタイミング信号TMG-Cと発振器クロック信号CLK-Zとの位相ずれ量cを検出する。次に、タイミング信号生成部13は、第1のタイミング信号TMG-Cを外部へ出力し、位相ずれ量cをコントロール電圧生成部15へ出力するステップS407。次に、コントロール電圧生成部15により、タイミング信号生成部13から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器16へ出力するステップS408。次に、位相ずれ量d=b-aであるか否かを判定するステップS409。判定結果がNOである場合には、再度位相ずれ量dを調整し、位相ずれ量d=b-aとなるまで、この処理を繰り返し行う。ステップS404における判定結果がNOである場合、すなわち、外部へ出力しているタイミング信号が第1のタイミング信号TMG-Cである場合には、位相ずれ量検出部12により、位相ずれ量a,bを検出し、第1の基準クロック信号CLK-A、第2の基準クロック信号CLK-B、及び位相ずれ量b-aをタイミング信号生成部13へ出力するステップS410。このとき、位相ずれ量b-aを記憶部11に記憶する。次に、タイミング信号生成部13により、第1のタイミング信号TMG-Cを第2の基準クロック信号CLK-Bに近づけようとしていた処理を停止しこの時の位相ずれ量をdとする、位相ずれ量dが新規に供給された位相ずれ量b-aになるよう、制御を変更するステップS411。そして、随時、第2の基準クロック信号CLK-Bの位相を位相ずれ量dだけずらした第1のタイミング信号TMG-Cを生成する。また、タイミング信号生成部13により、第1のタイミング信号TMG-Cと発振器クロック信号CLK-Zとの位相ずれ量cを検出する。次に、タイミング信号生成部13は、第1のタイミング信号TMG-Cを外部へ出力し、位相ずれ量cをコントロール電圧生成部15へ出力するステップS412。次に、コントロール電圧生成部15により、タイミング信号生成部13から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器16へ出力するステップS413。次に、タイミング信号生成部13により、位相ずれ量d=b-aであるか否かを判定する。判定結果がNOである場合には、再度位相ずれ量を調整し、イコールとなるまでこの処理を繰り返し行うステップS414。ステップS409又はステップS414における判定結果がYESである場合、すなわち位相ずれ量d=b-aとなった場合には、タイミング信号生成部13により、第2の基準クロック信号CLK-Bの位相を位相ずれ量b-aだけずらした第1のタイミング信号TMG-Cを生成するステップS415。次に、タイミング信号生成部13は、第1のタイミング信号TMG-Cを外部へ出力し、位相ずれ量cをコントロール電圧生成部15へ出力するステップS416。最後に、コントロール電圧生成部15により、タイミング信号生成部13から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器16へ出力するステップS417。図8は、本実施形態の同期回路1の処理5の動作を示すフローチャートである。まず、タイミング信号生成部13により、位相ずれ量検出部12から入力された最後の位相ずれ量を保持し、コントロール電圧生成部15へ出力する。また、プライマリ同期源10-1及びプライマリ同期源10-2が異常であるため、発振器クロック信号CLK-Zをカウントし、自身で生成した第2のタイミング信号TMG-Dを外部へ出力するステップS501。最後に、コントロール電圧生成部15により、タイミング信号生成部13から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器16へ出力するステップS502。図9は、本実施形態の同期回路1の処理6の動作を示すフローチャートである。まず、タイミング信号生成部13により、第2のタイミング信号TMG-Dと第2の基準クロック信号CLK-Bとの位相を比較し、位相ずれ量dを検出するステップS601。次に、タイミング信号生成部13により、第2のタイミング信号TMG-Dと第2の基準クロック信号CLK-Bとの位相関係が位相ずれと許容できる閾値以下であるか否かすなわち、ほぼ同じであるか否かを判定するステップS602。ステップS602における判定結果がYESである場合には、タイミング信号生成部13は、出力するタイミング信号を第2の基準クロック信号CLK-Bに変更するステップS603。ステップS602における判定結果がNOである場合には、タイミング信号生成部13により、自走していた第2のタイミング信号TMG-Dと第2の基準クロック信号CLK-Bとが徐々に同じ位相になるように、随時、第2のタイミング信号TMG-Dの位相を補正位相量pだけずらし、第3のタイミング信号TMG-Eを生成するステップS604。そして、タイミング信号生成部13により、生成される第3のタイミング信号TMG-Eと発振器クロック信号CLK-Zとの位相ずれ量eを検出する。次に、タイミング信号生成部13は、第3のタイミング信号TMG-Eを外部へ出力し、位相ずれ量eをコントロール電圧生成部15へ出力するステップS605。次に、コントロール電圧生成部15により、タイミング信号生成部13から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器16へ出力するステップS606。次に、タイミング信号生成部13により、位相ずれ量d=eであるか否かを判定するステップS607。ステップS607における判定結果がNOである場合には、イコールとなるまでこの処理を繰り返し行う。ステップS607における判定結果がYESとなった場合には、タイミング信号生成部13は、第2の基準クロック信号CLK-Bを外部へ出力し、位相ずれ量bをコントロール電圧生成部15へ出力するステップS608。最後に、コントロール電圧生成部15により、タイミング信号生成部13から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器16へ出力するステップS609。図10は、本実施形態の同期回路1の処理7の動作を示すフローチャートである。まず、タイミング信号生成部13により、第2のタイミング信号TMG-Dと第1の基準クロック信号CLK-Aとの位相を比較し、位相ずれ量dを検出するステップS701。次に、タイミング信号生成部13により、第2のタイミング信号TMG-Dと第1の基準クロック信号CLK-Aとの位相関係が位相ずれと許容できる閾値以下であるか否かすなわち、ほぼ同じであるか否かを判定するステップS702。ステップS702における判定結果がYESである場合には、タイミング信号生成部13は、出力するタイミング信号を第1の基準クロック信号CLK-Aに変更するステップS703。ステップS702における判定結果がNOである場合には、タイミング信号生成部13により、自走していた第2のタイミング信号TMG-Dと第1の基準クロック信号CLK-Aとが徐々に同じ位相になるように、随時、第2のタイミング信号TMG-Dの位相を補正位相値pだけずらし、第3のタイミング信号TMG-Eを生成するステップS704。そして、タイミング信号生成部13により、生成される第3のタイミング信号TMG-Eと発振器クロック信号CLK-Zとの位相ずれ量eを検出する。次に、タイミング信号生成部13は、第3のタイミング信号TMG-Eを外部へ出力し、位相ずれ量eをコントロール電圧生成部15へ出力するステップS705。次に、コントロール電圧生成部15により、タイミング信号生成部13から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器16へ出力するステップS706。次に、タイミング信号生成部13により、位相ずれ量d=eであるか否かを判定するステップS707。ステップS707における判定結果がNOである場合には、イコールとなるまでこの処理を繰り返し行う。ステップS707における判定結果がYESとなった場合には、タイミング信号生成部13は、第1の基準クロック信号CLK-Aを外部へ出力し、位相ずれ量aをコントロール電圧生成部15へ出力するステップS708。最後に、コントロール電圧生成部15により、タイミング信号生成部13から供給される位相ずれ量をコントロール電圧に変換し、電圧制御発振器16へ出力するステップS709。このように、本実施形態の同期回路1によれば、同期源10の動作状況を随時確認でき、その状況に応じた最適な制御を行うことで、ある同期源10に異常が発生した際の他の同期源10へのシフト時や再引き込み時に、位相ずれを最小とすることができるようになる。上述の実施形態は、代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。従って、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。"