"第1の信号端子と、電源端子及び接地端子のうちの一方である第1の固定端子とを有するパッケージ基板と、前記パッケージ基板上に形成され、導体配線層を有する第1の半導体素子と、前記第1の半導体素子上に形成され、第2の信号端子と、電源端子又は接地端子のうちの前記一方である第2の固定端子とを有する第2の半導体素子とを備え、前記第1の半導体素子の導体配線層には、前記パッケージ基板の第1の信号端子と前記第2の半導体素子の第2の信号端子とを接続する信号線導体、及び前記パッケージ基板の第1の固定端子と前記第2の半導体素子の第2の固定端子とを接続する固定導体が形成され、前記信号線導体は、前記導体配線層において、当該信号線導体との間に水平方向に一定の間隔をあけて隣接する固定導体に挟まれていることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記第1の半導体素子は、前記信号線導体に接続され、かつ前記パッケージ基板の第1の信号端子に接続される第3の信号端子と、前記信号線導体に接続され、かつ前記第2の半導体素子の第2の信号端子に接続される第4の信号端子と、前記固定導体に接続され、かつ前記パッケージ基板の第1の固定端子に接続される第3の固定端子と、前記固定導体に接続され、かつ前記第2の半導体素子の第2の固定端子に接続される第4の固定端子とを有していることを特徴とする半導体装置。請求項2に記載の半導体装置において、前記第1の半導体素子の第3の信号端子と前記パッケージ基板の第1の信号端子との間の接続、及び前記第1の半導体素子の第3の固定端子と前記パッケージ基板の第1の固定端子との間の接続は、ボンディングワイヤ、導体ボール、又は導体バンプにより行われていることを特徴とする半導体装置。請求項2に記載の半導体装置において、前記第1の半導体素子の第3の信号端子と前記パッケージ基板の第1の信号端子との間の接続、及び前記第1の半導体素子の第3の固定端子と前記パッケージ基板の第1の固定端子との間の接続は、シリコンインターポーザにより行われていることを特徴とする半導体装置。請求項2に記載の半導体装置において、それぞれが、前記信号線導体とこれに接続された前記第3及び第4の信号端子とからなる,第1及び第2の信号線部が形成されており、前記第1及び第2の信号線部において、前記各信号線導体はそれぞれ一定の幅で延びており、前記第1及び第2の信号線部の間に、前記固定導体とこれに接続された前記第3及び第4の固定端子とからなる固定部が形成されており、前記第1の信号線部の第3の信号端子と前記固定部の第3の固定端子とのピッチと、前記第1の信号線部の第4の信号端子と前記固定部の第4の固定端子とのピッチとは異なり、前記第2の信号線部の第3の信号端子と前記固定部の第3の固定端子とのピッチと、前記第2の信号線部の第4の信号端子と前記固定部の第4の固定端子とのピッチとは異なり、前記固定部において、前記固定導体の前記第3の固定端子との接続箇所における幅と、前記固定導体の前記第4の固定端子との接続箇所における幅とが、前記固定導体と前記第1及び第2の信号線部における各信号線導体との間隔を一定に維持するように、異なっていることを特徴とする半導体装置。請求項2に記載の半導体装置において、それぞれが、前記信号線導体とこれに接続された前記第3及び第4の信号端子とからなる,第1及び第2の信号線部が形成されており、前記第1及び第2の信号線部において、前記各信号線導体はそれぞれ一定の幅で延びており、前記第1及び第2の信号線部の間に、前記固定導体とこれに接続された前記第3及び第4の固定端子とからなる固定部が形成されており、前記固定部において、前記第3の固定端子と前記第4の固定端子との数が異なっていることを特徴とする半導体装置。請求項2に記載の半導体装置において、それぞれが、前記信号線導体とこれに接続された前記第3及び第4の信号端子とからなる,第1及び第2の信号線部が形成されており、前記第1及び第2の信号線部において、前記各信号線導体はそれぞれ一定の幅で延びており、かつ、前記各信号線導体同士の間隔は一定でなく、前記第1及び第2の信号線部の間に、前記固定導体とこれに接続された前記第3及び第4の固定端子とからなる固定部が形成されており、前記固定部において、前記固定導体が、前記第1の信号線部における信号線導体と一定の間隔をあけて隣接する第1導体部と、前記第2の信号線部における信号線導体と一定の間隔をあけて隣接する第2導体部と、前記第1導体部及び第2導体部を接続する第3導体部とを備えていることを特徴とする半導体装置。請求項1~7のうちのいずれか1項に記載の半導体装置において、前記信号線導体は、LVDS、HDMI、USB、又はDDRインタフェースの規格に適合する信号伝達を行うものであることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記信号線導体と当該信号線導体を挟む両隣の固定導体との間隔が互いに等しいことを特徴とする半導体装置。しかし、上記特許文献1では、第2の半導体素子がDDRDoubleDataRate、DDR2、DDR3、LVDSLowvoltagedifferentialsignaling、HDMIHighDefinitionMultimediaInterface、USBUniversalSerialBus等の高速信号を扱うものである場合に、このような高速信号が第1の半導体素子の信号導電層を通過する。また上記特許文献2では、第2の半導体素子がDDR、DDR2、DDR3、LVDS、HDMI、USB等の高速信号を扱うものである場合、このような高速信号が第1の半導体素子上の配線を通過する。上記特許文献1において、第1の半導体素子の信号導電層とシリコンSi基板との間に生じる容量と、半導体であるシリコン基板上の配線信号導電層のインダクタンスとは、シリコン基板中のキャリア濃度に大きく依存して変化するため、制御が非常に難しい。したがって、これら容量及びインダクタンスを用いた以下の式1によっておおよその値が定まる特性インピーダンス線路インピーダンスを、インターフェースの規格により規定された規定値に合わせることが困難である。特性インピーダンスが規定値から外れると、信号波形に歪みが生じ、信号の転送を規格により規定された速度で行えなくなり、その結果、半導体装置や当該半導体装置を内蔵した電子機器の誤動作を招くおそれがある。また、上記特許文献2においても、上記特許文献1と同様の理由により、第1の半導体素子上の配線の特性インピーダンスを規定値に合わせることが困難であり、上記特許文献1と同様の問題が生じる。本発明は、上記の点に鑑み、第1の半導体素子の配線層を通過する信号の波形歪みの発生を減らすことにより、規格により規定された速度による信号の転送を実現し、半導体装置や当該半導体装置を内蔵した電子機器の誤動作を防止することを目的とする。上記の課題を解決するため、本発明の一態様は、第1の信号端子と、電源端子及び接地端子のうちの一方である第1の固定端子とを有するパッケージ基板と、前記パッケージ基板上に形成され、導体配線層を有する第1の半導体素子と、前記第1の半導体素子上に形成され、第2の信号端子と、電源端子又は接地端子のうちの前記一方である第2の固定端子とを有する第2の半導体素子とを備え、前記第1の半導体素子の導体配線層には、前記パッケージ基板の第1の信号端子と前記第2の半導体素子の第2の信号端子とを接続する信号線導体、及び前記パッケージ基板の第1の固定端子と前記第2の半導体素子の第2の固定端子とを接続する固定導体が形成され、前記信号線導体は、前記導体配線層において、当該信号線導体との間に水平方向に一定の間隔をあけて隣接する固定導体に挟まれていることを特徴とする。この態様によると、信号線導体を固定導体によって挟んでいるので、信号線導体が周囲の電位変動によるクロストークノイズの影響を受けにくい。また、信号線導体と両隣の固定導体とが一定の間隔で形成されているので、信号線導体の単位長あたりのキャパシタンス及びインダクタンスが安定する。したがって、特性インピーダンス値を規定値に確実に合わせることにより、第1の半導体素子の導体配線層を通過する信号の波形歪みの発生を減らし、規格により規定された速度による信号の転送を実現できる。またこれにより、半導体装置や当該半導体装置を内蔵した電子機器の誤動作を防止できる。本発明により、特性インピーダンス値を規定値に確実に合わせることにより、第1の半導体素子の導体配線層を通過する信号の波形歪みの発生を減らし、規格により規定された速度による信号の転送を実現できる。またこれにより、半導体装置や当該半導体装置を内蔵した電子機器の誤動作を防止できる。以下、本発明の実施形態について、図面を参照して説明する。実施形態1図1~3は、本発明の実施形態1に係る半導体装置を示す。この半導体装置は、長方形状のパッケージ基板100と、当該パッケージ基板100の一部を覆うようにパッケージ基板100上に形成された第1の半導体素子101と、当該第1の半導体素子101の一部を覆うように第1の半導体素子101上に形成された第2の半導体素子102とを備えている。パッケージ基板100は、BGAのような有機基板でも、リードフレームのようなものであってもよい。なお、以降全ての図面において、モールド樹脂は本発明と関係しないため、その図示を省略する。また、図1において、第2の半導体素子102や配線層後述するにより上方から覆われて実際には目視できない端子及び配線を破線で示す。パッケージ基板100上面の第1の半導体素子101に覆われていない部分には、第1の信号端子としての信号端子103と、第1の固定端子としての電源端子104とがそれぞれ複数個形成されている。パッケージ基板100下面には、パッケージ基板100の内部を通過する導電線121を介して信号端子103に接続された外部信号端子122と、パッケージ基板100の内部を通過する導電線123を介して電源端子104に接続された外部電源端子124とが形成されている。第1の半導体素子101は、半導体基板105と、当該半導体基板105上に上下に重なるように形成された複数の導体配線層106とを有している。なお、導体配線層106は、半導体基板105と同一プロセスによってその上層配線の一部として形成してもよいし、半導体基板105とは別プロセスによって形成してもよい。最も上層の導体配線層106の第2の半導体素子102に覆われていない部分には、第3の信号端子としての信号端子107と第3の固定端子としての電源端子108とがそれぞれ複数個形成されている。信号端子107は、ボンディングワイヤ109を介してパッケージ基板100の信号端子103に接続され、電源端子108は、ボンディングワイヤ109を介してパッケージ基板100の電源端子104に接続されている。また、最も上層の導体配線層106の第2の半導体素子102に覆われている部分には、第4の信号端子としての信号端子111と第4の固定端子としての電源端子112とがそれぞれ複数個形成されている。また、上から複数層目の所定の導体配線層106には、特に図3に示すように、信号線導体113aが形成されている。この信号線導体113aは例えばHDMIの規格に適合するような100MHzを超える高速信号を伝達する。また、前記所定の導体配線層106には、前記高速信号よりも低速な信号を伝達する信号線導体113bが形成されている。これら信号線導体113a,113bはそれぞれ、ビア115を介して信号端子107及び信号端子111に接続されている。ただし、信号線導体113aと信号線導体113bとは、互いに短絡されていない。また、前記所定の導体配線層106には、電源導体114が形成されている。この電源導体114はビア116を介して電源端子108及び電源端子112に接続されている。また、前記所定の導体配線層106よりも下の導体配線層106にも電源導体114が形成され、異なる導体配線層106に形成された電源導体114は、ビア116を介して互いに接続されている。信号線導体113a,113b及び電源導体114は一定の幅で延び、それらの長さは、例えばミリメータ又はセンチメータのオーダーである。また、高速信号を伝達する信号線導体113aは、一定の幅で図2における左右方向に延び、図3に示すように、電源導体114と一定の間隔D1をあけて隣接する2本の電源導体114によって挟まれたコプレナー構造である。信号線導体113aとその両隣の電源導体114との間隔D1は等しくなっている。つまり、両隣の電源導体114は、信号線導体113aを中心として線対称に形成されている。また、信号線導体113a及び当該信号線導体113aを挟む電源導体114の上下には、他の導体が形成されていない。第2の半導体素子102は、第2の信号端子としての信号端子117と、第2の固定端子としての電源端子118とを有している。信号端子117は、バンプ119を介して第1の半導体素子101の信号端子111に接続され、電源端子118は、バンプ120を介して第1の半導体素子101の電源端子112に接続されている。次に、信号線導体113a,113bの特性インピーダンスを調整する方法について説明する。信号線導体113aは、ボンディングワイヤ109、信号端子103、パッケージ基板100内の導電線121、ボール122を介して、プリント基板の信号線導体に繋がっている。通常、パッケージ基板100上の導電線121の配線長や、パッケージ基板100を実装するプリント基板上の信号線導体の配線長は、ミリメータからセンチメータオーダーである。この場合、信号線導体113aの配線長がマイクロメーターオーダーであれば、導電線121や前記プリント基板上の信号線導体の配線長が支配的になり、信号線導体113aの特性インピーダンスを規定値に合わせなくても、信号線導体113aを通過する信号に歪み等の問題は生じにくい。しかし、信号線導体113aの配線長が、総配線長に対して比較的大きい割合を占めている場合には、信号の歪みを防止するため、特性インピーダンスの調整が必要となる。本実施形態1では、半導体基板105上に高速信号を伝達する信号線導体113aの配線長はミリメータからセンチメータオーダーであるので、導電線121や前記プリント基板上の信号線導体と同じように、信号線導体113aの特性インピーダンスを規定値に合わせて、信号線導体113aを通過する信号の歪みを防止する必要がある。だが、半導体基板105上の配線の特性インピーダンスの値は、パッケージ基板100やプリント基板等の有機基板上の配線に比べて小さくなる傾向がある。図4aは一般的な有機基板400の縦構造を示し、図4bは半導体基板105の縦構造を示す。図4a及び図4bにおいて、401は導体層、402は誘電層である。同図に示すように、半導体基板105は、有機基板400に比べ、導体層401の厚さ比率が高く、誘電層402の厚さ比率が低いという特徴を有している。したがって、半導体基板105では、層間の結合容量が有機基板400に比べて大きくなり、前記式1によって計算される特性インピーダンスの値が小さくなる。本実施形態1によると、信号線導体113aを電源導体114によって挟んでいるので、信号線導体113aが、他の信号線導体113a,113bの電位変動によるクロストークノイズの影響を受けにくい。また、信号線導体113aと電源導体114とが一定の間隔で形成されているので、信号線導体113aの単位長あたりのキャパシタンス及びインダクタンスが安定する。したがって、特性インピーダンス値を規定値に確実に合わせることが可能になり、第1の半導体素子101の導体配線層106を通過する信号の波形歪みの発生を減らし、規格により規定された速度による信号の転送を実現できる。またこれにより、本実施形態1に係る半導体装置や当該半導体装置を内蔵した電子機器の誤動作を防止できる。なお、図3の領域301のように、信号線導体113bの下の導体配線層106に電源導体114が形成されている構造も考えられるが、信号線導体113bと電源導体114との間の結合容量が大きくなり、信号線導体113aと比較して特性インピーダンスが小さくなる。しかし、特性インピーダンスが小さくなっても、規格により規定された特性インピーダンスの範囲内に収まる場合には、この領域301のような構造を採用してもよい。実施形態1の変形例なお、上記実施形態1では、信号線導体113aとそれに隣接する電源導体114との間隔D1が長手方向全体に亘って一定になっていたが、図5に示すように、ビア500等の周辺回路の配置に応じて、間隔が狭くなったり広くなったりする箇所があってもよい。また、設計ばらつきや設計ルール制約などによって、間隔や導体幅が一定にならない場合であっても、信号線導体113aの両側に必ず電源導体114が存在し、特定インピーダンスが規定の範囲内に収まればよい。また、上記実施形態1では、信号線導体113aとそれに隣接する電源導体114とが直線状に形成されていたが、図6に示すように、信号線導体113aとそれに隣接する電源導体114との間隔を一定に維持した状態で曲がるようにしてもよい。また、その曲げの角度は任意に設定できる。実施形態2図7は、本発明の実施形態2に係る半導体装置を示す。この実施形態2では、第1の半導体素子101の信号端子107及び電源端子108が、第2の半導体素子102の信号端子111及び電源端子112よりも大きく形成されている。また、第1の半導体素子101における信号端子107及び電源端子108のピッチP1が、第2の半導体素子102における信号端子111及び電源端子112のピッチP2よりも大きく設定されている。なお、典型的には、ピッチP1とピッチP2との比は、1対1~3対1程度に設定される。また、第1の半導体素子101には、実施形態1の高速信号を伝達する信号線導体113aとこれにビア115を介して接続された信号端子107と信号端子111とからなる,第1の信号線部701及び第2の信号線部702が形成されている。第1及び第2の信号線部701,702の間には、前記電源導体114とこれにビア116を介して接続された電源端子108と電源端子112とからなる固定部703が形成されている。固定部703の電源導体114は、電源端子108との接続箇所においてW1であった導体幅を徐々に狭めて電源端子112との接続箇所においてW2とすることによって、第1の信号線部701及び第2の信号線部702との間隔D7を一定に維持している。その他の構成は、実施形態1と同じであるのでその詳細な説明を省略する。この実施形態2によると、端子間の間隔P2を短く設定可能な半導体プロセスで設計した第2の半導体素子102と、第2の半導体素子102に比べて端子間の間隔P1が長くなる半導体プロセスで設計した第1の半導体素子101との間を接続する信号線導体113aとその両隣の電源導体114との間隔を一定に保つことができる。つまり、端子間間隔は、各半導体素子の設計プロセス、設計ルール制約に応じて変化するが、本実施形態2によると、様々な設計プロセスや設計ルール制約の下で、信号線導体113aとその両隣の電源導体114との間隔を一定に保つことができる。仮に、電源導体114と信号線導体113aとの間隔が徐々に広がると、配線間容量が減少すると同時にインダクタンス値が大きくなるので、特性インピーダンスが増大する。しかし、本実施形態2によると、信号線導体113aとその両隣の電源導体114との間隔が一定に保たれるので、信号線導体113aの特性インピーダンスを規定値に合わせることができる。実施形態3図8は、本発明の実施形態3に係る半導体装置を示す。この実施形態3では、第1の半導体素子101に、それぞれが、高速信号を伝達する信号線導体113aとこれにビア115を介して接続された信号端子107と信号端子111とからなる,第1の信号線部801及び第2の信号線部802が形成されている。これら第1及び第2の信号線部801,802において、各信号線導体113aはそれぞれ一定の導体幅で設計されている。また、第1の信号線部801及び第2の信号線部802との間には、電源導体114と、これに接続された1個の電源端子108と2個の電源端子112とからなる固定部803が形成されている。この固定部803の電源導体114は、電源端子108に接続された基端部114aと、電源端子112に接続される2本の分岐部114bとを有している。2本の分岐部114bは、それぞれ、隣接する信号線導体113a、すなわち第1及び第2の信号線部801,802の信号線導体113aが、両隣の電源導体114と同じ一定の間隔D8を維持するように配設されている。その他の構成は、実施形態2と同じであるのでその詳細な説明を省略する。本実施形態3によると、隣接する2個の信号端子107の間に配置された電源端子108の数と、隣接する2個の信号端子111の間に配置された電源端子112との数が異なっていても、それらの電源端子108、112に接続される電源導体114に分岐部114bを設けることにより、各分岐部114bに隣接する信号線導体113aと、その信号線導体113aの両隣の電源導体114との間隔を等しくかつ一定にできる。したがって、異なる半導体プロセスにより設計した第1の半導体素子101と第2の半導体素子102との間を接続する信号線導体113aとその両隣の電源導体114との間隔を一定に保つことができる。つまり、端子間間隔は、各半導体素子の設計プロセス、設計ルール制約に応じて変化するが、本実施形態3によると、様々な設計プロセスや設計ルール制約の下で、信号線導体113aとその両隣の電源導体114との間隔を一定に保つことができる。よって、信号線導体113aの特性インピーダンスを規定値に合わせることができる。なお、第1及び第2の信号線部801,802の信号端子107の間に配置される電源端子108の数は1個に限定されず、同様に、第1及び第2の信号線部801,802の信号端子111の間に配置される電源端子112の数も2個に限定されない。実施形態4図9は、本発明の実施形態4に係る半導体装置を示す。この実施形態4では、第1の半導体素子101に、それぞれが、高速信号を伝達する信号線導体113aとこれにビア115を介して接続された信号端子107と信号端子111とからなる,第1の信号線部901及び第2の信号線部902が形成されている。これら第1及び第2の信号線部901,902において、各信号線導体113aは、信号端子107から信号端子111に近付くにつれて徐々に間隔を狭めながらそれぞれ一定の幅で延びている。第1及び第2の信号線部901,902の間には、電源導体114とこれにビア116を介して接続された2組の電源端子108,112とからなる固定部903が形成されている。この固定部903において、電源導体114は、第1の信号線部901における信号線導体113aと一定の間隔をあけて隣接する第1導体部114cと、第2の信号線部902における信号線導体113aと一定の間隔をあけて隣接する第2導体部114dと、第1導体部114c及び第2導体部114dを電気的に接続するショートする3本の第3導体部114eとを備えている。その他の構成は、実施形態1と同じであるのでその詳細な説明を省略する。本実施形態4によると、第1及び第2の信号線部901,902の両信号線導体113aの間で、第1導体部114cと第2導体部114dとが信号線導体113aとの間に一定の間隔をあけて一定の幅で延びるので、実施形態2のような配線幅の変更を任意に行えないプロセスを用いる場合でも、信号線導体113aの特性インピーダンスを規定値に確実に合わせることができる。また、電源導体114がショート構造を有しているので、容量成分を増やし、ノイズを低減できる。なお、上記実施形態1~4では、第1の半導体素子101が導体配線層106を複数層有していたが、1層のみ有するようにしてもよい。また、上記実施形態1~4では、第1~第4の固定端子が電源端子であり、固定導体が電源導体である場合について説明したが、第1~第4の固定端子が接地端子であり、固定導体が接地導体であってもよい。また、上記実施形態1~4では、ボンディングワイヤ109を使用せずに、第1の半導体素子101の半導体基板105の下面に信号端子と固定端子とを設け、これらの端子、配線及びビアを介して、第2の半導体素子102とパッケージ基板100との間で、信号、固定電圧電源電圧又は接地電圧の伝達が行われるようにしてもよい。また、ボンディングワイヤ109による接続が、ボンディングワイヤ109の代わりに、導体ボール、導体バンプ、又はシリコンインターポーザにより行われるようにしてもよい。また、上記実施形態1~4では、信号線導体113aが、HDMIの規格に応じて信号伝達を行うものであったが、LVDS、USB、DDRインタフェース等、特性インピーダンス値を規定する他の規格に応じて信号伝達を行うものにしてもよい。また、信号線導体113aは、特性インピーダンス値を規定値に合わせる必要のない配線であってもよい。さらに、低速な信号を伝達する信号線導体113bを、信号線導体113aと同様に、固定導体によって二方向から挟み、信号線導体113bの上下に固定導体を形成しないようにすることにより、クロストークノイズの発生を防止してもよい。また、上記実施形態1~4では、半導体装置を、パッケージ基板100、第1の半導体素子101、及び第2の半導体素子102により3段に構成したが、本発明は4段以上の構成の半導体装置にも適用できる。また、上記実施形態1~4では、信号線導体113aとその両隣の電源導体114のうちの一方との間隔と、信号線導体113aとその両隣の電源導体114のうちの他方との間隔を等しくしたが、必ずしも等しくしなくてもよい。また、上記実施形態1~4では、パッケージ基板100と第1の半導体素子101を長方形状に形成し、第2の半導体素子102を正方形状に形成したが、パッケージ基板100、第1の半導体素子101、及び第2の半導体素子102の形状は、上記実施形態1~4の例に限られない。"