一方の面に埋め込み酸化層と半導体層がこの順で積層される半導体基板を加工して作製され、前記一方の面側で他の基板に接合される半導体装置であって、前記埋め込み酸化層及び前記半導体層を加工して形成される半導体素子と、前記埋め込み酸化層及び前記半導体層を加工して形成され、前記半導体素子に接続される配線部と、前記配線部の端部に連続する前記半導体層によって構成され、当該半導体層の下側の埋め込み酸化層が除去されて前記半導体基板との間に空隙が形成されるパッド部と、前記パッド部と前記他の基板を接合する接合部とを含む、半導体装置。前記パッド部は、平面視で前記半導体基板の四隅又は四隅の近傍部に配置される、請求項1記載の半導体装置。前記パッド部は、前記四隅又は前記四隅の近傍部の各々に複数形成されており、前記複数のパッド部の各々と前記配線部との境界部は、前記四隅に含まれる前記半導体基板の角部を中心とする同心円上に位置する、請求項2に記載の半導体装置。前記パッド部は前記四隅又は前記四隅の近傍部の各々に複数形成されるとともに、前記接合部は前記複数のパッド部の各々を前記他の基板と接合するように複数配設されており、前記複数の接合部は、前記四隅又は前記四隅の近傍部の各々において、平面視で外側に位置する接合部の方が平面視で内側に位置する接合部よりも、前記複数のパッド部の各々と前記配線部との境界部からの長さが長く設定される、請求項2又は3に記載の半導体装置。前記パッド部は前記四隅又は前記四隅の近傍部の各々に複数形成されるとともに、前記接合部は前記複数のパッド部の各々を前記他の基板と接合するように複数配設されており、前記複数のパッド部の各々の幅は、平面視で外側に位置するパッド部の幅の方が平面視で内側に位置するパッド部の幅よりも狭くなるように設定されている、請求項2乃至4のいずれか一項記載の半導体装置。前記半導体素子はMEMS素子であり、前記MEMS素子は、前記配線部との間に、前記埋め込み酸化層が除去されて前記半導体基板との間に空隙が形成された半導体層によって構成される可動部を含む、請求項1乃至5のいずれか一項記載の半導体装置。ところで、従来の半導体装置は、応力を緩和するための構造を形成するために、半導体装置を作製するためのプロセスとは別に、溝等を形成するためのプロセスを追加する必要があるため、プロセス数の増加により半導体装置の製造コストが上昇するという問題がある。そこで、本発明は、プロセス数を増大させることなく、応力を緩和できる構造を有する半導体装置を提供することを目的とする。本発明の一局面の半導体装置は、一方の面に埋め込み酸化層と半導体層がこの順で積層される半導体基板を加工して作製され、前記一方の面側で他の基板に接合される半導体装置であって、前記埋め込み酸化層及び前記半導体層を加工して形成される半導体素子と、前記埋め込み酸化層及び前記半導体層を加工して形成され、前記半導体素子に接続される配線部と、前記配線部の端部に連続する前記半導体層によって構成され、当該半導体層の下側の埋め込み酸化層が除去されて前記半導体基板との間に空隙が形成されるパッド部と、前記パッド部と前記他の基板を接合する接合部とを含む。本発明によれば、プロセス数を増大させることなく、応力を緩和できる構造を有する半導体装置を提供できるという特有の効果が得られる。以下、本発明の半導体装置を適用した実施の形態について説明する。<実施の形態1>図1は、実施の形態1の半導体装置100を示す平面図である。半導体装置100は、SOI基板SOIウェハ:SiliconOnInsulatorwaferを加工することによって作製される半導体装置であり、シリコン基板10、半導体素子20、配線部30、及び可動パッド40を含む。図1に示す半導体装置100は、SOI基板に多数作製したものを個片化した1つであり、平面視で矩形状のチップ状の半導体装置である。半導体装置100の中央部には平面視矩形状の半導体素子20が配設され、半導体素子20の周囲のシリコン基板20の上には、半導体素子20に接続され、卍型に配列される配線部30と、配線部30の端部に接続される可動パッド40とが形成されている。シリコン基板10は、SOI基板に含まれるシリコン基板である。図1には図示しないが、シリコン基板10の上には、酸化シリコン層及びシリコン層がこの順で積層されている。シリコン層は、導電性を持たせるために、例えば、アンチモン又はボロン等の不純物が注入されている。また、酸化シリコン層は、シリコン基板10とシリコン層との間に埋め込まれているため、以下では埋め込み酸化層と称す。半導体素子20は、SOI基板に含まれるシリコン基板10、埋め込み酸化層、及びシリコン層を加工することによって作製される半導体素子であり、例えば、LSILargeScaleIntegrationcircuit:大規模集積回路又はメモリ等で構成される。半導体素子20は、MEMSMicroElectroMechanicalSystems素子のように可動部を有するものではなく、非可動型の半導体素子である。半導体素子20の内部における埋め込み酸化層及びシリコン層の形状等については特に問わないため、図1には半導体素子20を矩形状のボックスで表す。配線部30は、半導体素子20と半導体装置100の外部回路とを電気的に接続するための配線として機能する。図1では、説明の便宜上、配線部30を黒く塗り潰して示す。半導体素子20の動作に必要な電力や信号等は、配線部30を通じて半導体素子20と半導体装置100の外部回路との間で伝送される。配線部30は、半導体素子20の周辺のシリコン基板10の上の埋め込み酸化層及びシリコン層をパターニングすることによって作製される。配線部30は、平面視で半導体素子20の四辺から3本ずつシリコン基板10の四隅に向かって卍型に延伸している。可動パッド40は、12本の配線部30の端部にそれぞれ設けられているパッド部の一例である。可動パッド40は、3本ずつ、シリコン基板10の四隅の近傍に配設されている。可動パッド40は、配線部30のシリコン層に連続するシリコン層によって構成されており、シリコン基板10との間の埋め込み酸化層が除去されることにより、シリコン基板10との間に空隙が形成される。可動パッド40は、端部側がSOI基板の厚さ方向に撓めるように動作可能に構成されている。次に、図2及び図3を用いて、配線部30と可動パッド40の構造について説明する。図2は、実施の形態1の半導体装置100の配線部30の端部と可動パッド40とを拡大して示す平面図である。図3は、実施の形態1の半導体装置100の配線部30及び可動パッド40を示す図であり、Aは図2におけるX-X矢視断面図、BはAに対応する平面図、Cは図2におけるY-Y矢視断面図である。図2に示すシリコン基板10の一部、半導体素子20の一部、配線部30の端部、及び可動パッド40は、図1に示す破線の丸αで囲む部分に相当する。説明の便宜上、ここでは、3本の配線部30を配線部30A、30B、30Cと称し、互いに区別する。なお、配線部30A、30B、30Cを区別しない場合には、単に配線部30と称す。また、図2では、図1と同様に、説明の便宜上、配線部30を黒く塗り潰して示す。同様に、3本の可動パッド40を可動パッド40A、40B、40Cと称し、互いに区別する。なお、可動パッド40A、40B、40Cを区別しない場合には、単に可動パッド40と称す。なお、図1に示す半導体装置100は、平面視で図1に示すシリコン基板10の中央を対称点とする点対称な構成であるため、四隅に延伸する配線部30及び可動パッド40は、それぞれ、すべて図2に示す構成と同一である。配線部30Aは、平面視でシリコン基板10の上面の最も外側に配設されており、配線部30Cは、平面視でシリコン基板10の上面の最も内側に配設されている。配線部30A、30B、30Cは、幅方向に等間隔で配列されており、互いに同じ幅を有する。同様に、可動パッド40Aは、平面視でシリコン基板10の上面の最も外側に配設されており、可動パッド40Cは、平面視でシリコン基板10の上面の最も内側に配設されている。可動パッド40A、40B、40Cは、幅方向に等間隔で配列されており、互いに同じ幅を有する。配線部30Aと可動パッド40Aとの境界を境界部50Aとして示す。同様に、配線部30Bと可動パッド40Bとの境界を境界部50Bとして示し、配線部30Cと可動パッド40Cとの境界を境界部50Cとして示す。ここで、シリコン基板10の角の頂点を原点Oとする。境界部50A、50B、50Cは、それぞれ、原点Oを中心とする同心円A、B、C上に位置している。また、図2に示すように、可動パッド40A、40B、40Cは、可動パッド40Aが最も長く、可動パッド40Cが最も短く形成されており、可動パッド40A、40B、40Cの端は、一直線上に並んでいる。可動パッド40A、40B、40Cの端部には、それぞれ、接続パッド60A、60B、60Cが設けられている。接続パッド60A、60B、60Cは、例えば、アルミニウムによって構成されるパッドであり、半導体装置100をPCBPrintedCircuitBoard:プリント回路基板又は他のチップ典型的には、LSI等の半導体チップに接続するために用いられる。なお、接続パッド60A、60B、60Cを特に区別しないときは、単に接続パッド60と称す。また、図1では、接続パッド60を省略したが、接続パッド60は、図1に示す四隅の近傍に位置するすべての可動パッド40の端部の上に設けられている。このため、図1に示す半導体装置100には、12個の接続パッド60が設けられていることになる。図3Aは、図2におけるX-X矢視断面を示す図である。図2におけるX-X矢視断面は、シリコン基板10、配線部30B、可動パッド40B、及び境界部50Bの断面である。図3Aに示すように、シリコン基板10の上には、配線部30Bと可動パッド40Bが形成されている。可動パッド40Bは、配線部30Bに接続されており、空隙を介してシリコン基板10の上方に配設されている。配線部30Bは、SOI基板に含まれる埋め込み酸化層31Bとシリコン層32Bとで構成されている。埋め込み酸化層31Bとシリコン層32Bは、シリコン基板10の上に形成されており、シリコン基板10、埋め込み酸化層31B、及びシリコン層32Bは、SOI基板の積層構造の一部である。なお、図3Aでは、説明の便宜上、配線部30Bに含まれる埋め込み酸化層31Bにハッチングを付してある。可動パッド40Bは、上述のように、SOI基板の最上層のシリコン層によって構成されている。すなわち、可動パッド40は、埋め込み酸化層31Bと同一のシリコン層で構成されており、このシリコン層は、SOI基板に含まれるシリコン層である。このような可動パッド40Bは、SOI基板の厚さ方向すなわち、半導体装置100及びシリコン基板10の厚さ方向に撓むように可動であり、所定のバネ定数を有する。ここで、可動パッド40A、40Cは、可動パッド40Bと同様の構成を有する。また、上述のように、可動パッド40A、40B、40Cは、可動パッド40Aが最も長く、可動パッド40Cが最も短い。また、可動パッド40A、40B、40Cは、すべて同一の幅を有する。このため、可動パッド40A、40B、40Cは、シリコン基板10の上面における外側に位置する可動パッド40Aが最もバネ定数が小さく、シリコン基板10の上面における内側に位置する可動パッド40Bが最もバネ定数が大きい。次に、配線部30と可動パッド40の製造工程について簡単に説明する。配線部30と可動パッド40は、製造段階において、まず、ドライエッチングにより、SOI基板のシリコン層と埋め込み酸化層が選択的に除去されることにより、平面視で図1に示すようにパターニングされる。このドライエッチングが終了した段階では、配線部30と可動パッド40は、平面視では図1に示す状態と同一であるが、可動パッド40の下には埋め込み酸化層が残っている。この1回目のエッチングは、半導体素子20を作製する際に、SOI基板の埋め込み酸化層とシリコン層をドライエッチングする工程であり、半導体素子20を作製するエッチング工程を利用することによって、配線部30と可動パッド40を形成する。次に、可動パッド40の下にある埋め込み酸化層をウェットエッチングによって選択的に除去する。これにより、図3Aに示すように、配線部30Bと可動パッド40Bについては、配線部30Bに含まれる埋め込み酸化層31Bだけが残り、配線部30Bの埋め込み酸化層31Bに連続する可動パッド40Bを形成することができる。このウェットエッチングは、例えば、配線部30Bをマスクで覆った状態で行うことにより、可動パッド40Bになるシリコン層の下に存在する埋め込み酸化層を選択的に除去する。なお、このウェットエッチング工程は、可動パッド40A、40Cについても同様に行われる。すなわち、すべての可動パッド40について同様にウェットエッチングが行われ、可動パッド40の下にある埋め込み酸化層が除去される。このウェットエッチングは、半導体素子20を作製する際に、シリコン層の下の埋め込み酸化層を選択的にエッチングする工程である。なお、ウェットエッチングの工程で用いるマスクは、ウェットエッチングの終了後に除去される。また、接続パッド60は、ドライエッチング工程の前に金属例えばアルミニウムスパッタにより成膜し、接続パッド60を形成する部位をフォトリソグラフィによってパターニングすることによって作製される。成膜方法はスパッタに限らずその他のPVD法やCVD法等でもよく、メッキ処理によって作製してもよい。上述のように、このような1回目のドライエッチングと2回目のウェットエッチングは、図1に示す12本のすべての配線部30及び可動パッド40について同様に行われる。すなわち、1回目のドライエッチングが終了した段階では、配線部30と可動パッド40については、シリコン基板10の上に12本の配線部30が形成されるとともに、埋め込み酸化層の上に可動パッド40及び接続パッド60が形成された状態になっている。この段階では、可動パッド40はSOI基板の厚さ方向に撓むことはできない。そして、2回目のウェットエッチングによって可動パッド40の下の埋め込み酸化層が選択的に除去し、アルミニウム保護膜も除去することで、12本のすべての配線部30及び可動パッド40の断面は、図3Aに示す状態になる。また、このとき、可動パッド40A、40B、40Cの図2におけるY-Y矢視断面は、図3Cに示す通り、可動パッド40A、40B、40Cが空隙を介して、シリコン基板10の上に配設された状態になる。以上のようにして作製した半導体装置100は、図4に示すように、天地が反転されてPCB基板70の上に実装される。図4は、実施の形態1の半導体装置100をPCB基板70に実装する工程を示す側面図である。PCB基板70には、接続パッド80が形成されている。図4には2つの接続パッド80を示すが、実際には、接続パッド80は、半導体装置100の12個の接続パッド60に対応して12個配設されている。図5は、実施の形態1の半導体装置100の接続パッド60とPCB基板70の接続パッド80とを接続した状態を示す部分拡大図であり、Aは半田を用いて接続した状態を示し、Bはバンプを用いて接続した状態を示す。図5Aに示すように、半田91を用いて半導体装置100の接続パッド60とPCB基板70の接続パッド80とを接続すれば、半導体装置100をPCB基板70に固定実装することができる。また、図5Bに示すように、バンプ92を用いて半導体装置100の接続パッド60とPCB基板70の接続パッド80とを接続すれば、半導体装置100をPCB基板70に固定実装することができる。図5Bに示すようにバンプ92を用いる場合は、PCB基板70の代わりに他のチップ典型的にはLSIチップ等を用いて、半導体装置100とチップをフリップチップ接合してもよい。なお、半田91又はバンプ92を用いて半導体装置100の接続パッド60とPCB基板70の接続パッド80とを固定実装する場合に、半導体装置100とPCB基板70との間に、アンダーフィルを施してもよい。以上のように、実施の形態1の半導体装置100は、図1及び図2に示すように、シリコン基板10の四隅の近傍に形成される可動パッド40を介してPCB基板70に固定実装されている。また、可動パッド40は、シリコン基板10の上面における外側に位置する可動パッド40Aが最もバネ定数が小さく、シリコン基板10の上面における内側に位置する可動パッド40Bが最もバネ定数が大きい。このため、実施の形態1の半導体装置100によれば、例えば、車両に搭載して環境温度例えば、車室内の温度等が変化した場合や、半導体素子20の動作に伴う発熱で環境温度が変動した場合でも、PCB基板70と半導体装置100との熱膨張率の差によってPCB基板70と半導体装置100との間に生じる応力を可動パッド40が吸収するため、半導体装置100にかかる応力を緩和することができる。また、このように半導体装置100にかかる応力は、平面視で半導体装置100の中央寄りよりも外側に集中するため、外側に行くほど強い応力を受けることになる。また、平面視における半導体装置100の外側において、概して、四隅に応力が集中する傾向がある。実施の形態1の半導体装置100は、上述のように、可動パッド40C、40B、40Aが四隅の近傍に設けられており、平面視で内側に位置する可動パッド40Cから外側に位置する可動パッド40Aに向けて、可動パッド40C、40B、40Aの順でバネ定数が小さくなるように構成されている。このため、半導体装置100にかかる応力を効果的に緩和することができる。ここで、半導体装置100が可動パッド40を備えずに接続パッド60が配線部30に配設されていると、PCB基板70との熱膨張率の違いによって生じる応力を半導体装置100が直接受けることになるため、半導体装置100や接続パッド60、80にクラックが生じる場合がある。これに対して、実施の形態1の半導体装置100は、可動パッド40を備えるため、このようなクラックの発生を大幅に抑制することができる。また、実施の形態1の半導体装置100の可動パッド40は、半導体素子20を作製するためのドライエッチング工程とウェットエッチングとを用いて作製することができる。このため、実施の形態1によれば、プロセス数を増大させることなく、応力を緩和できる構造を有する半導体装置100を提供することができる。なお、以上では、配線部30が半導体素子20から卍型のパターンでシリコン基板10の四隅に向かって延伸する形態に付いて説明した。このように卍型にとり回される配線部30は、一例に過ぎず、配線部30の取り回しは他のパターンであってもよい。また、以上では、可動パッド40A、40B、40Cが異なるバネ定数を有するようにするために、可動パッド40A、40B、40Cの幅を同一にしつつ、長さが異なるようにした。しかしながら、可動パッド40A、40B、40Cのバネ定数は、図6に示すような可動パッド40A、40B、40Cを用いることによって調節してもよい。図6A、Bは、実施の形態1の半導体装置100の可動パッド40A、40B、40Cの変形例を示す平面図である。図6Aに示す配線部30A、30B、30Cと可動パッド40A、40B、40Cとは、境界部50A、50B、50Cが一直線上に並ぶように、配線部30A、30B、30Cの長さが調節されている。また、可動パッド40A、40B、40Cについては、長さはすべて同一に設定されているが、幅は可動パッド40A、40B、40Cの順で太くなるように設定されている。また、接続パッド60A、60B、60Cは、それぞれ、可動パッド40A、40B、40Cの端部に配設されており、接続パッド60A、60B、60Cと境界部50A、50B、50Cとの間の距離は、すべて同一である。また、可動パッド40A、40B、40Cの幅に合わせて、配線部30A、30B、30Cは、折り曲げ部33A、33B、33Cよりも可動パッド40A、40B、40C側の部分の幅が、それぞれ、可動パッド40A、40B、40Cの幅と同一になるように構成されている。なお、配線部30A、30B、30Cの折り曲げ部33A、33B、33Cよりも半導体素子20側の部分の幅は、すべて同一の幅に設定されている。従って、接続パッド60A、60B、60CをPCB基板70の接続パッド80と接続した状態では、図6Aに示すような可動パッド40A、40B、40Cは、幅が最も細い可動パッド40Aのバネ常数が最も小さく、幅が最も太い可動パッド40Cのバネ常数が最も大きくなる。このため、図6Aに示すように配線部30A、30B、30Cと可動パッド40A、40B、40Cを図2に示す配線部30A、30B、30Cと可動パッド40A、40B、40Cの代わりに用いても、半導体装置100にかかる応力を効果的に緩和することができる。なお、配線部30A、30B、30Cの折り曲げ部33A、33B、33Cよりも半導体素子20側の部分の幅は、それぞれ、折り曲げ部33A、33B、33Cよりも可動パッド40A、40B、40C側の部分の太さと同一になるように構成されていてもよい。次に、図6Bに示す配線部30A、30B、30Cと可動パッド40A、40B、40Cについて説明する。図6Bに示す配線部30A、30B、30Cと可動パッド40A、40B、40Cとは、境界部50A、50B、50Cが一直線上に並ぶように、配線部30A、30B、30Cの長さが調節されている。配線部30A、30B、30Cの幅は、半導体素子20に接続される端部図1参照から境界部50A、50B、50Cまで、全区間において同一の幅に設定されている。また、可動パッド40A、40B、40Cは、すべて同一の長さと太さを有する。接続パッド60A、60B、60Cは、それぞれ、境界部50A、50B、50Cからの距離が異なるように配設されている。接続パッド60Aと境界部50Aとの間の距離は最も長く、接続パッド60Cと境界部50Cとの間の距離は最も短く設定されている。すなわち、接続パッド60Aと境界部50Aとの間の距離、接続パッド60Bと境界部50Bとの間の距離、接続パッド60Cと境界部50Cとの間の距離の順で短くなるように設定されている。図6Bに示すような可動パッド40A、40B、40Cは、すべて同一の長さと太さを有し、接続パッド60A、60B、60Cと境界部50A、50B、50Cとの間の距離は、接続パッド60Aと境界部50Aとの間の距離、接続パッド60Bと境界部50Bとの間の距離、接続パッド60Cと境界部50Cとの間の距離の順で短くなるように設定されている。すなわち、接続パッド60A、60B、60CをPCB基板70の接続パッド80と接続した状態では、可動パッド40Aのバネ常数が最も小さく、可動パッド40Cのバネ常数が最も大きくなる。このため、図6Bに示すように配線部30A、30B、30Cと可動パッド40A、40B、40Cを図2に示す配線部30A、30B、30Cと可動パッド40A、40B、40Cの代わりに用いても、半導体装置100にかかる応力を効果的に緩和することができる。なお、実施の形態1では、可動パッド40A、40B、40Cを用いる場合について説明したが、平面視で中央寄りの部分については、可動パッド40を設けずに配線部30に接続パッド60を形成して半導体装置100をPCB基板70に固定実装してもよい。例えば、最も内側の可動パッド40Cを設けずに配線部30Cに接続パッド60Cを形成してもよい。また、可動パッド40A、40B、40Cを配設する位置は、シリコン基板10の四隅又は四隅の近傍に限らず、半導体装置100の構成に応じて応力がかかりやすい他の場所に配設してもよい。また、実施の形態1では、半導体装置100を車両に搭載する形態について説明したが、実施の形態1の半導体装置100は、車両以外の乗り物に搭載してもよく、乗り物以外の装置等に用いてもよい。環境温度等の変化等により半導体装置100とPCB基板70との熱膨張率の違いによる応力が生じる環境であれば、実施の形態1の半導体装置100を用いることにより、プロセス数を増大させることなく、温度の変化に起因する応力を緩和することができる。<実施の形態2>図7は、実施の形態2の半導体装置200を示す平面図である。実施の形態2の半導体装置200は、実施の形態1の半導体素子20の代わりに、MEMS素子220を含む点が実施の形態1の半導体装置100と異なる。その他の構成は、実施の形態1の半導体装置100と同様であるため、同一又は同等の構成要素には同一符号を付し、その説明を省略する。以下、相違点を中心に説明する。MEMS素子220は、例えば、半導体装置200が車両に搭載される場合は、ヨーレートセンサとして構成することができる。MEMS素子220は、機械部300と梁部310を含む。機械部300の内部における埋め込み酸化層及びシリコン層の形状等については特に問わないため、図7には機械部300を矩形状のボックスで表す。梁部310は、12本の配線部30に対応して12本形成されており、それぞれ、配線部30に接続される可動部の一例である。機械部300は、可動電極と固定電極とを含み、梁部310によって保持されているため、可動電極が固定電極に対して変位することができる。MEMS素子220は、梁部310、配線部30、及び可動パッド40を通じて、半導体装置200の外部回路に接続されている。車両の加速度は機械部300の変位を生じさせ、機械部300の可動電極が固定電極に対して変位することにより、可動電極と固定電極との間の静電容量が変化する。この静電容量の変化を表す信号は、梁部310、配線部30、及び可動パッド40を通じて、半導体装置200の外部回路に伝送され、加速度の変化が検出される。図8は、実施の形態2の半導体装置200の図7におけるZ-Z矢視断面を示す図である。ここでは、機械部300の内部における埋め込み酸化層及びシリコン層の形状等については特に問わないため、Z-Z矢視断面における機械部300の断面を図8に示すように5つの島状の断面として表す。梁部310は、可動パッド40と同様に、SOI基板のシリコン層によって構成されており、ウェットエッチングにより下側の埋め込み酸化層は除去されている。梁部310は、配線部30のシリコン層と連続するシリコン層によって構成され、機械部300を支持している。梁部310は、下側の埋め込み酸化層が除去されており、配線部30に対して撓むことができるように構成されている。このため、半導体装置200に加速度がかかると、機械部300の可動電極が固定電極に対して変位し、可動電極と固定電極との間の静電容量が変化する。この静電容量の変化は、MEMS素子220の出力として梁部310、配線部30、及び可動パッド40を通じて外部回路に伝送され、外部回路によって加速度が検出される。梁部310は、可動パッド40と同一のウェットエッチング工程で作製すればよい。また、梁部310及び可動パッド40は、MEMS素子220を作製するためにSOI基板のシリコン層と埋め込み酸化層を加工するためのドライエッチング工程及びウェットエッチング工程を用いて作製すればよい。実施の形態2の半導体装置200は、実施の形態1の半導体装置100と同様に、可動パッド40を介してPCB基板70図4参照に固定実装される。可動パッド40は、実施の形態1で説明したように、シリコン基板10の四隅の近傍に配設されており、平面視でシリコン基板10の内側よりも外側において、バネ定数が小さく設定される可動パッド40A、40B、40C図2参照を含む。このため、実施の形態2の半導体装置200は、実施の形態1の半導体装置100と同様に、応力を緩和することができる。以上、実施の形態2によれば、プロセス数を増大させることなく、応力を緩和できる構造を有する半導体装置200を提供することができる。なお、実施の形態2では、MEMS素子220を含む半導体装置200を車両に搭載する形態について説明したが、実施の形態2の半導体装置200は、車両以外の乗り物に搭載してもよく、乗り物以外の装置等に用いてもよい。環境温度等の変化等により半導体装置100とPCB基板70との熱膨張率の違いによる応力が生じる環境で加速度を検出するのであれば、実施の形態2の半導体装置200を用いることにより、プロセス数を増大させることなく、温度の変化に起因する応力を緩和させつつ、加速度を検出することができる。以上、本発明の例示的な実施の形態の半導体装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。