"コンピュータによって実行される設計回路のソフトウェア及びハードウェアによる協調検証方法であって、前記設計回路の協調検証の開始時に性能要件に基づく計数可能な規定値を規定値レジスタに設定し、前記協調検証の実施中、前記性能要件に係る前記設計回路の動作をカウントし、前記カウントしたカウント値と前記規定値レジスタに設定された前記規定値とを比較することによって性能測定を行うことを特徴とする協調検証方法。前記規定値は、前記性能要件で指定される処理時間と、前記設計回路の設計データで示されるクロック周波数とに基づいて算出されたサイクル数であることを特徴とする請求項1記載の協調検証方法。前記設計回路にロードされるプログラムに異なるクロック周波数に基づく複数の規定値を含み、前記協調検証の実施中に、規定値を変更することによって、前記性能要件を満たす該クロック周波数を探索することを特徴とする請求項2記載の協調検証方法。前記規定値は、前記性能要件で指定されるバス占有率と、前記設計回路の設計データで示されるバス動作周波数及び分解能で指定された単位時間あたりのバスサイクル数であることを特徴とする請求項1記載の協調検証方法。設計回路のソフトウェア及びハードウェアによる協調検証を行なう協調検証装置であって、性能測定部と、結果収集部とを少なくとも有する測定用付加回路を有し、性能測定部は、前記設計回路の性能要件に基づく計数可能な規定値が設定される規定値レジスタと、前記協調検証の実施中、前記性能要件に係る前記設計回路の動作をカウントするカウンタレジスタと、前記カウンタレジスタの値と前記規定値レジスタに設定された前記規定値とを比較する性能比較部とを有し、前記結果収集部は、前記性能比較部による結果を格納する結果格納部を有することを特徴とする協調検証装置。しかしながら、上記従来の技術は、何らかの要因で処理が決められた時間に終了しない、処理がループしてしまい終了しない等の状態を監視する技術であるため、検証対象のプログラムが正常に機能する場合には、そのような機能的には問題の無いプログラムを、制約で規定された性能に基づいて、精度良く評価することができない。マルチメディア用のプログラムでは、機能の制約を満たしていたとしても、例えば、グラフィック処理、オーディオ処理等で、ある処理単位の実行が規定時間を越えた場合、ノイズの混入などにより品質が問題となる場合がある。LSI設計においてシミュレータ及びエミュレータによるソフトウェアハードウェア協調検証を実施する際に、論理的に正しいことを検証するだけでなく、全体の処理時間を測定し、なおかつ、プログラムの個々の部分の処理に関して、規定時間内に実行されていることを同時に検証することができない。そのため、オーディオ処理において、ある瞬間のサンプリングに処理が間に合わないためのノイズが発生するケースなどを検出すること、即ち、機能に問題はないが、性能に問題がある処理の検出は困難であった。よって、本発明の目的は、LSI製造前の段階のソフトウェアハードウェア協調検証において、ソフトウェア及びハードウェアの機能のみならず性能上の制約を検証可能とすることである。開示の技術は、コンピュータによって実行される設計回路のソフトウェア及びハードウェアによる協調検証方法であって、前記設計回路の協調検証の開始時に性能要件に基づく計数可能な規定値を規定値レジスタに設定し、前記協調検証の実施中、前記性能要件に係る前記設計回路の動作をカウントし、前記カウントしたカウント値と前記規定値レジスタに設定された前記規定値とを比較することによって性能測定を行う。また、上記課題を解決するための手段として、協調検証装置、コンピュータに上記協調検証方法として行わせるためのプログラム、及び、そのプログラムを記録した記録媒体とすることもできる。開示の技術では、性能要件に基づく計数可能な規定値を用いて性能測定することによって、設計回路が性能要件を満たしているか否かを判定することができる。以下、本発明の実施の形態を図面に基づいて説明する。本実施の形態では、LSIで実行される個々の部分処理について、シミュレータ及びエミュレータを用いたソフトウェアハードウェア協調検証以下、協調検証と言うにおいて、論理的に正しいことを検証するのに加えて、予め指定された性能要件内で実行されていることを監視することによって、性能又は/及び機能面の処理違反を検出可能とし、また、解析のためにその検証結果を提供する。図1は、基本構成を示す図である。図1中、本実施の形態に係る構成部のみを示し、他構成部を省略している。図1に例示される基本構成において、検証システム1000は、主に、規定値生成部2と、変換部4と、協調検証部50とを有する。更に、性能要件データ1と、プログラム3と、試験プログラム5と、設計データ6と、テストベンチ7とが記憶部に格納されている。後述されるように、規定値生成部2と、変換部4と、協調検証部50とは、ワークステーションなどのコンピュータ装置において、対応するプログラムをCPUが実行することによって実現される処理部である。或いは、規定値生成部2と変換部4とは、一つのワークステーションで実現され、協調検証部50は、エミュレータで実現されてもよい。性能要件データ1は、制約によって規定される性能要件を示し、検証対象の部分処理に要求される処理時間、バスの占有率などのデータを含む。規定値生成部2は、性能要件データ1を読み込んで、性能検証用の規定値を生成する。性能要件データ1によって規定される性能要件に係る値から、協調検証部50での処理において計数可能な規定値を算出する処理部である。規定値生成部2は、検証対象の部分処理が開始される際に、算出された規定値を協調検証部50の所定のレジスタに書き込むための規定値設定プログラム39を検証対象のプログラム3に埋め込む。変換部4は、プログラム3を、検証対象LSI90mを試験するための試験プログラム5に変換する処理部である。プログラム3は、各部分処理の性能又は/及び機能を検証するために、検証対象LSI90mで実行させるプログラムである。試験プログラム5は、変換部4によって、検証対象LSI90mで実行可能なプログラムコードに変換される。設計データ6は、RTLRegisterTransferLevelなどのハードウェア記述言語によってハードウェアの動作を抽象化して表現したデータである。テストベンチ7は、試験プログラム5によって動作する検証対象LSI90mの性能又は/及び機能を検証するためのRTLRegisterTransferLevelなどのハードウェア記述言語で作成した回路モデルを含み、協調検証部50に実装される。本実施の形態では、テストベンチ7は、測定用に付加されるRTLRegisterTransferLevelなどのハードウェア記述言語で作成された回路モデルである測定用付加回路51を有する。協調検証部50は、シミュレータ又はエミュレータ上で協調検証を行なう処理部であり、検証対象LSI90mと、測定用付加回路51とを有する。検証対象LSI90mは、設計データ6が協調検証部50にロードされることによって実装される、設計されたLSIの動作を表す回路モデルであり、少なくともCPU91mとメモリ93mとを有する。CPU91mとメモリ93mとも、回路モデルとして実装される。試験プログラム5がメモリ93mにロードされ、CPU91mが試験プログラム5を実行することによって、協調検証が開始される。所定の部分処理の開始の際に、CPU91mは、規定値生成部2によって埋め込まれた規定値設定プログラム39に従って、規定値を測定用付加回路51の所定レジスタに書き込んで所定の部分処理を実行し、所定の部分処理の実行中に測定用付加回路51が検証対象LSI90mの性能又は/及び機能を測定することによって収集した結果を取得して、試験結果を判定する。測定用付加回路51は、テストベンチ7が協調検証部50にロードされることによって実装される回路モデルであり、性能測定部52と、機能検証部54と、結果収集部54とを有する。性能測定部52は、試験プログラム5によって起動され、検証対象LSI90mの動作が開始されると、CPU91mが設定した規定値に基づいて性能測定を行う処理部である。その結果は結果収集部54によって収集されて、検証対象LSI90mに通知される。機能検証部56は、試験プログラム5によって起動され、検証対象LSI90mの動作の機能測定を行う処理部である。その結果は結果収集部54によって収集されて、検証対象LSI90mに通知される。結果収集部54は、性能測定部52又は/及び56からの結果を収集して、CPU91mに通知する。CPU91mが実行している試験プログラム5によって、結果が判定される。次に、規定値生成部2によって行われる規定値算出方法の例について、図2、図3で説明する。図2は、規定値算出方法の第1例を説明するための図である。図2において、性能を満たすための処理時間33msが指定されている性能要件データ1aと、規定値を算出するために使用される規定値算出データ8aとが、規定値生成部2に読み込まれる。この第1例では、規定値算出データ8aによって、設計データ6から得られるクロック周波数100MHzが指定される。規定値生成部2は、読み込んだ性能要件データ1aで指定される性能要件と規定値算出データ8aで指定されるクロック周波数とに基づいて、規定値となる設計データ6に対するサイクル数を算出する。規定値生成部2は、クロック周波数100MHzから設計データ6の1サイクル10nsを求め、設計データ6の1サイクル10nsで処理時間33msを除算することにより、処理時間33msを満たすための、設計データ6において処理を終えなければならない3,300,000サイクルを取得する。規定値生成部2は、算出結果のサイクル数3,300,000を性能測定時の規定値として所定レジスタに書き込むための規定値設定プログラム39をプログラム3に埋め込む。図3は、規定値算出方法の第2例を説明するための図である。図3において、性能を満たすためのバス占有率50以下が指定されている性能要件データ1bと、規定値を算出するために使用される規定値算出データ8bとが、規定値生成部2に読み込まれる。この第2例では、規定値算出データ8bによって、設計データ6から得られるバス動作周波数100MHz及びバス幅64bitと、1コマンドの転送量としてreadコマンド64bit及びwriteコマンド64bit、分解能1秒が指定される。規定値生成部2は、読み込んだ性能要件データ1bで指定される性能要件と規定値算出データ8bで指定されるクロック周波数とに基づいて、規定値となる設計データ6に対するサイクル数を算出する。規定値生成部2は、読み込んだ性能要件データ1bで指定される性能要件と規定値算出データ8bで指定される設計データ6のバス動作周波数100MHz及びバス幅64bitと、1コマンドの転送量とに基づいて、規定値となるコマンド発行可能最大数を算出する。規定値生成部2は、バス動作周波数100MHzにバス幅64bitを乗算することにより最大転送量理論値6400Mbpsを求める。read及びwriteとも64bitの1コマンドの転送量を考慮すると、性能要件バス占有率50以下を満たすには、最大転送量理論値6400Mbpsを1コマンド分の64bitで除算し、更に、性能要件バス占有率50を乗算することによって、性能として要求される、1秒間あたりコマンド発行可能最大回数50M回を取得する。この場合、分解能は1秒であるので、分解能1秒当たりのコマンド発行可能最大回数は50M回となる。分解能が2秒の場合は、分解能2秒当たりのコマンド発行可能最大回数は100M回となる。規定値生成部2は、算出結果のコマンド発行可能最大回数50M回を性能測定時の規定値として所定レジスタに書き込むための規定値設定プログラム39をプログラム3に埋め込む。図4は、測定用付加回路の機能構成例を示す図である。図4において、RTLで記述された回路モデルである測定用付加回路51は、性能測定部52と、結果収集部54と、機能検証部56とを有する。性能測定部52は、検証対象LSI90mの性能を測定し、制御部521と、性能比較部529と、レジスタ部530とを有する。制御部521は、性能測定の開始と終了とを監視し、性能測定部52での処理を制御する。図2に示す規定値算出方法の第1例の場合、処理の開始からサイクル毎にカウントする。また、カウント値が規定値を超えた場合、制御部521は、結果収集部54に通知し、性能測定の結果を、結果格納部550を介してメモリ553に記憶する。また、図3に示す規定値算出方法の第2例の場合、制御部521は、検証対象LSI91mに対して、バスモニタを組み込んで、処理の開始からコマンド発行毎にカウントを行う。制御部521は、指定された分解能を変換したサイクル数分を経過するとカウンタをリセットする。カウント値が規定値を超えた場合、制御部521は、結果収集部54に通知し、性能測定の結果を、結果格納部550を介してメモリ553に記憶する。性能比較部529は、検証対象LSI90mが処理開始時に設定した規定値と処理中にカウントしたカウント値とを比較することによって性能測定を行う。レジスタ部530は、性能測定に必要な複数のレジスタを有する。結果収集部54は、性能測定部52から出力される比較結果を収集し、制御部541と、結果格納部550とを有する。制御部541は、性能測定部52及び機能検証部56からの結果を受信し、結果格納部550のメモリ553に格納する。また、制御部541は、性能測定部52及び機能検証部56からの結果を検証対象LSI90mに通知する。即ち、性能測定部52及び機能検証部56からの結果は、検証対象LSI90mで実行されている試験プログラム5に通知される。一方、性能又は機能に問題があった場合には、制御部541は、測定用付加回路51を停止させる。機能検証部56は、検証対象LSI90mの機能を測定し、入力部560と、制御部561と、期待値生成部562と、期待値格納メモリ563と、期待値比較部564と、レジスタ部570とを有する。機能の測定には、検証対象LSI90mが正しく機能しているか否かに関する測定を含む。入力部560は、内部メモリや外部メモリへの入力データを機能検証部56に取り込む。制御部561は、入力データとの比較開始条件を判断し、期待値比較部564によって期待値との比較を行わせる。期待値生成部562は、期待値データ58を生成し、期待値格納メモリ563に格納する。期待値比較部564は、入力部560から取り込まれた入力データと、期待値データ58とを比較する。制御部561によって、比較結果に応じたデータが結果収集部54に提供される。結果収集部54は、機能検証部56の制御部561から期待値データ58との比較不一致が通知されると、測定用付加回路51を停止させる。上述した機能構成に基づく協調検証における処理パターンとして、処理パターンA:性能測定処理のみ処理パターンB:機能検証処理のみ処理パターンC:性能測定処理及び機能検証処理処理パターンABこのように、3種類の処理パターンがある。これら処理パターンA、B、及びC毎に、エミュレータを使用しないシミュレータのみの実施例、及びエミュレータを使用する場合の実施例の各々について、処理概要を説明する。上述した機能実装A、B、及びCの説明にあたり、先ず、検証システム1000のハードウェア構成について説明する。図5は、検証システム1000のハードウェア構成を示す図である。図5において、検証システム1000は、少なくともWSワークステーション100を有する。WS100は、シミュレータとして機能するようにコンピュータによって制御される装置であって、CPUCentralProcessingUnit11と、メモリユニット12と、表示ユニット13と、出力ユニット14と、入力ユニット15と、通信ユニット16と、記憶装置17と、ドライブ18とを有し、バスBに接続される。CPU11は、メモリユニット12に格納されたプログラムに従ってWS100を制御する。メモリユニット12には、RAMRandomAccessMemory及びROMReadOnlyMemory等が用いられ、CPU11にて実行されるプログラム、CPU11での処理に必要なデータ、CPU11での処理にて得られたデータ等を格納する。また、メモリユニット12の一部の領域が、CPU11での処理に利用されるワークエリアとして割り付けられている。表示ユニット13は、CPU11の制御のもとに必要な各種情報を表示する。出力ユニット14は、プリンタ等を有し、利用者からの指示に応じて各種情報を出力するために用いられる。入力ユニット15は、マウス、キーボード等を有し、LSIの開発者等のユーザがWS100が処理を行なうための必要な各種情報を入力するために用いられる。通信ユニット16は、例えばインターネット、LANLocalAreaNetwork等に接続し、外部装置との間の通信制御をするための装置である。記憶装置17には、例えば、ハードディスクユニットが用いられ、各種処理を実行する規定値生成部2、変換部4、協調検証部50での処理を実現するためのプログラム等、また、検証対象LSI90mで実行される検証対象の処理を行わせるためのプログラム3、メモリ93mの形式に変換された試験プログラム5、設計データ6、テストベンチ7等のデータを格納する。メモリユニット12又は/及び記憶装置17などによって、本実施の形態において必要なプログラム及びデータを記憶する記憶部が形成される。WS100によって行われる処理を実現するプログラムは、例えば、CD-ROMCompactDiscReadOnlyMemory等の記憶媒体19によってWS100に提供される。即ち、プログラムが保存された記憶媒体19がドライブ18にセットされると、ドライブ18が記憶媒体19からプログラムを読み出し、その読み出されたプログラムがバスBを介して記憶装置17にインストールされる。そして、プログラムが起動されると、記憶装置17にインストールされたプログラムに従ってCPU11がその処理を開始する。尚、プログラムを格納する媒体としてCD-ROMに限定するものではなく、コンピュータが読み取り可能な媒体であればよい。コンピュータ読取可能な記憶媒体として、CD-ROMの他に、DVDディスク、USBメモリ等の可搬型記録媒体、フラッシュメモリ等の半導体メモリであっても良い。また、WS100によって行われる処理を実現するプログラムが、通信ユニット16を介して外部装置から提供されてもよい。或いは、外部装置へ該プログラムを提供し、後述される各処理は外部装置で実現されるように構成してもよい。通信ユニット16による通信は無線又は有線に限定されるものではない。また、検証システム1000は、更に、エミュレータI/F20を有することにより、エミュレータ200との通信によって、エミュレータ200を用いた協調検証を行なうこともできる。以下に、性能測定処理のみの処理パターンAに係る機能構成及び処理手順について、シミュレータWS100で実施する場合と、エミュレータ200を用いて実施する場合とで、夫々説明する。性能測定処理のみの処理パターンAをシミュレータWS100で実施する第1実施例に係る処理手順について、図6で説明する。図6は、性能測定処理のみをシミュレータで実施する第1実施例を説明するための図である。図6において、WS100は、書込処理挿入部2aを有し、測定用付加回路51の性能測定部52のレジスタ部530は、開始レジスタA531と、終了レジスタA532と、規定値レジスタA533と、カウンタA534とを有する。図6に示す第1実施例において、書込処理挿入部2aは、性能測定の対象処理以下、処理Aという。例えば、オーディオ処理などである。の開始時点で開始レジスタA531に書き込む処理、及び終了時点て終了レジスタA532に書き込む処理を行うプログラムをプログラム3に挿入し、また、規定値生成部2は、性能要件データ1に基づいて、規定値を規定値レジスタA533に設定する処理を行う規定値設定プログラム39をプログラム3に挿入するステップS11。次に、変換部4は、プログラム3をシミュレーション用のメモリ形式に変換することによって、試験プログラム5を生成するステップS12。そして、CPU11が、メモリユニット12にロードされた、設計データ6と、テストベンチ7とを実行することによって、シミュレータである協調検証部50a-1として機能し、試験プログラム5がメモリ93mにロードされることによって、シミュレーションを開始するステップS13。シミュレーションの開始によって、検証対象LSI90mのCPU91mは、メモリ93mにロードされた試験プログラム5に従って性能測定部51を起動し、処理Aに対する性能測定処理の開始の際に、処理Aに係る規定値サイクル数を規定値レジスタA533に設定するステップS14。制御部521は、検証対象LSI91mによる処理Aの開始で、開始レジスタA531に書き込むステップS15。また、制御部521は、カウンタA534をリセットするステップS16。その後、カウンタA534は、サイクル毎にカウントアップされる。検証対象LSI91mによる処理Aの終了で、制御部521は、終了レジスタA532に書き込むステップS17。性能比較部529は、カウンタA534のカウンタ値と規定値レジスタA533に設定された規定値とを比較するステップS18。性能比較部529による比較結果がカウンタA534のカウンタ値が規定値レジスタA533の規定値より大きいことを示す場合、制御部521は、性能に問題があると判定して、結果収集部54に通知することにより、結果収集部54の結果格納部550のメモリ553で管理されるエラーフラグを1に設定する。エラーフラグが1を示す場合、性能に問題があると判定されたことを示し、0を示す場合、性能は規定内であり問題はないと判定されたことを示す。エラーフラグ1の設定を受信すると、結果収集部54は、シミュレーション結果を結果格納部550のメモリ553に格納し、メモリ553内のエラーフラグに1を設定して、シミュレーションを停止する。シミュレーションを停止するかどうかは選択することが出来る。一方、シミュレーションを停止せず、性能が規定内であり問題ない場合、上述したステップS15からS18を繰り返す。性能測定処理のみの処理パターンAをエミュレータ200を用いて実施する第2実施例に係る処理手順について、図7で説明する。図7は、性能測定処理のみをエミュレータを用いて実施する第2実施例を説明するための図である。図7に示す第2実施例では、WS100がコンパイラ8とコンパイルDB9とを更に有する点で第1実施例と異なる。測定用付加回路51の性能測定部52のレジスタ部530は、図6と同様である。図7に示す第2実施例において、書込処理挿入部2aは、性能測定の対象処理以下、処理Aという。例えば、オーディオ処理などである。の開始時点で開始レジスタA531に書き込む処理、及び終了時点て終了レジスタA532に書き込む処理を行うプログラムをプログラム3に挿入し、また、規定値生成部2は、性能要件データ1に基づいて、規定値を規定値レジスタA533に設定する処理を行う規定値設定プログラム39をプログラム3に挿入するステップS21。次に、変換部4は、プログラム3をシミュレーション用のメモリ形式に変換することによって、試験プログラム5を生成するステップS22。コンパイラ8は、設計データ6と、テストベンチ7とを、エミュレータである協調検証部50a-2用にコンパイルして、記憶部内のコンパイルDB9に格納するステップS23。このステップS23での処理は、ステップS21での処理前に行ってもよい。そして、エミュレータI/F20を介して、コンパイルされた設計データ6とテストベンチ7とを含むコンパイルDB9が協調検証部50a-2にロードされ実行されることにより、検証対象LSI90mと測定用付加回路51とが回路モデルとして実現され、更に、試験プログラム5がメモリ93mにロードされ実行されることによって、エミュレーションが開始されるステップS24。エミュレーションの開始によって、検証対象LSI90mのCPU91mは、メモリ93mにロードされた試験プログラム5に従って性能測定部51を起動し、処理Aに対する性能測定処理の開始の際に、処理Aに係る規定値サイクル数を規定値レジスタA533に設定するステップS25。制御部521は、検証対象LSI91mによる処理Aの開始で、開始レジスタA531に書き込むステップS26。また、制御部521は、カウンタA534をリセットするステップS27。その後、カウンタA534は、サイクル毎にカウントアップされる。検証対象LSI91mによる処理Aの終了で、制御部521は、終了レジスタA532に書き込むステップS28。性能比較部529は、カウンタA534のカウンタ値と規定値レジスタA533に設定された規定値とを比較するステップS29。性能比較部529による比較結果がカウンタA534のカウンタ値が規定値レジスタA533の規定値より大きいことを示す場合、制御部521は、性能に問題があると判定して、結果収集部54に通知することにより、結果収集部54の結果格納部550のメモリ553で管理されるエラーフラグを1に設定する。エラーフラグが1を示す場合、性能に問題があると判定されたことを示し、0を示す場合、性能は規定内であり問題はないと判定されたことを示す。エラーフラグ1の設定を受信すると、結果収集部54は、エミュレーション結果を結果格納部550のメモリ553に格納し、メモリ553内のエラーフラグに1を設定して、エミュレーションを停止する。エミュレーションを停止するかどうかは選択することが出来る。一方、エミュレーションを停止せず、性能が規定内であり問題ない場合、上述したステップS26からS29を繰り返す。以下に、機能検証処理のみの処理パターンBに係る機能構成及び処理手順について、シミュレータWS100で実施する場合と、エミュレータ200を用いて実施する場合とで、夫々説明する。機能検証処理のみの処理パターンBをシミュレータWS100で実施する第3実施例に係る処理手順について、図8で説明する。図8は、機能検証処理のみをシミュレータで実施する第3実施例を説明するための図である。図8において、WS100は、更に、記述追加部10を有する。また、測定用付加回路51の機能検証部56のレジスタ部570は、期待値生成用データレジスタ571と、比較モードレジスタB572と、比較開始レジスタB573と、期待値比較エラーレジスタB574とを有する。図8に示す第3実施例において、書込処理挿入部2bは、機能検証の対象処理以下、処理Bという。例えば、グラフィック処理などである。の開始時点で、比較モードレジスタB572と、比較開始レジスタB573と、期待値生成データレジスタB571とに書き込みする処理を行うプログラムをプログラム3に挿入するステップS31。次に、変換部4は、プログラム3をシミュレーション用のメモリ形式に変換することによって、試験プログラム5を生成するステップS32。記述追加部10は、テストベンチ7に内部メモリや外部メモリへの入力データを機能検証部56の入力部560に取り込む処理の記述を追加するステップS33。このステップS33での処理は、ステップS31での処理前に行ってもよい。そして、CPU11が、メモリユニット12にロードされた、設計データ6と、テストベンチ7とを実行することによって、シミュレータである協調検証部50b-1として機能し、試験プログラム5がメモリ93mにロードされることによって、シミュレーションを開始するステップS34。シミュレーションの開始によって、検証対象LSI90mのCPU91mは、メモリ93mにロードされた試験プログラム5に従って機能検証部56を起動し、処理Bに対する機能検証処理を開始するステップS35。制御部561は、比較開始レジスタB573と、入力部560に取り込まれた入力データとを監視し、比較開始条件になると期待値比較部564によって、期待値との比較を行わせるステップS36。そして、制御部561は、期待値比較部564による比較結果を期待値比較エラーレジスタB574に書き込むステップS37。比較結果が不一致を示す場合、制御部561は、不一致となったアドレス及び入力データを結果収集部54に通知することにより、結果収集部54の結果格納部550のメモリ553に格納し、また、結果収集部54に、結果格納部550で管理されるエラーフラグを1に設定させるステップS38。エラーフラグが1を示す場合、機能に問題があると判定されたことを示し、0を示す場合、機能に問題はないと判定されたことを示す。エラーフラグ1の設定を受信すると、結果収集部54は、シミュレーション結果を結果格納部550のメモリ553に格納し、メモリ553内のエラーフラグに1を設定して、シミュレーションを停止する。シミュレーションを停止するかどうかは選択することが出来る。一方、シミュレーションを停止せず、機能に問題ない場合、上述したステップS35からS38を繰り返す。機能検証処理のみの処理パターンBをエミュレータ200を用いて実施する第4実施例に係る処理手順について、図9で説明する。図9は、機能検証処理のみをエミュレータで実施する第4実施例を説明するための図である。図9に示す第4実施例では、WS100がコンパイラ8とコンパイルDB9とを更に有する点で第3実施例と異なる。測定用付加回路51の性能測定部52のレジスタ部530は、図8と同様である。図9に示す第4実施例において、書込処理挿入部2bは、機能検証の対象処理以下、処理Bという。例えば、グラフィック処理などである。の開始時点で、比較モードレジスタB572と、比較開始レジスタB573と、期待値生成データレジスタB571とに書き込みする処理を行うプログラムをプログラム3に挿入するステップS41。次に、変換部4は、プログラム3をシミュレーション用のメモリ形式に変換することによって、試験プログラム5を生成するステップS42。記述追加部10は、テストベンチ7に内部メモリや外部メモリへの入力データを機能検証部56の入力部560に取り込む処理の記述を追加するステップS43。このステップS43での処理は、ステップS41での処理前に行ってもよい。コンパイラ8は、設計データ6と、テストベンチ7とを、エミュレータである協調検証部50a-2用にコンパイルして、記憶部内のコンパイルDB9に格納するステップS44。このステップS44での処理は、ステップS41での処理前に行ってもよい。そして、エミュレータI/F20を介して、コンパイルされた設計データ6とテストベンチ7とを含むコンパイルDB9が協調検証部50a-2にロードされ実行されることにより、検証対象LSI90mと測定用付加回路51とが回路モデルとして実現され、更に、試験プログラム5がメモリ93mにロードされ実行されることによって、エミュレーションが開始されるステップS45。エミュレーションの開始によって、検証対象LSI90mのCPU91mは、メモリ93mにロードされた試験プログラム5に従って機能検証部56を起動し、処理Bに対する機能検証処理を開始するステップS46。制御部561は、比較開始レジスタB573と、入力部560に取り込まれた入力データとを監視し、比較開始条件になると期待値比較部564によって、期待値との比較を行わせるステップS47。そして、制御部561は、期待値比較部564による比較結果を期待値比較エラーレジスタB574に書き込むステップS48。比較結果が不一致を示す場合、制御部561は、不一致となったアドレス及び入力データを結果収集部54に通知することにより、結果収集部54の結果格納部550のメモリ553に格納し、また、結果収集部54に、結果格納部550で管理されるエラーフラグを1に設定させるステップS49。エラーフラグが1を示す場合、機能に問題があると判定されたことを示し、0を示す場合、機能に問題はないと判定されたことを示す。エラーフラグ1の設定を受信すると、結果収集部54は、エミュレーション結果を結果格納部550のメモリ553に格納し、メモリ553内のエラーフラグに1を設定して、エミュレーションを停止する。エミュレーションを停止するかどうかは選択することが出来る。一方、エミュレーションを停止せず、機能に問題ない場合、上述したステップS46からS49を繰り返す。以下に、性能測定処理及び機能検証処理による処理パターンCに係る第5及び第6実施例について説明する。第5及び第6実施例において、各回路モデルの構成は、第1から第4実施例で説明した通りである。また、第1から第4実施例より、性能測定処理及び機能検証処理による処理パターンCにおいても、シミュレータWS100で実施することも可能であるし、エミュレータ200を用いて実施することも可能である。性能測定処理と機能検証処理との同時実施では、図6に示す第1実施例と図8に示す第3実施例における機能構成を含み、即ち、検証対象LSI90mと図4に示す測定用付加回路51全体とをWS100で実現する構成A、又は、図7に示す第2実施例と図9に示す第4実施例における機能構成を含み、即ち、検証対象LSI90mと図4に示す測定用付加回路51全体とをエミュレータ200で実現する構成B、のいずれかである。以下に、上記構成A又は構成Bを問わず、性能測定処理と機能検証処理との組み合わせを実現する基本構成50C―1と、更に、現状の性能で性能要件を満たす条件を探索する構成50C―2とを、夫々、第5実施例及び第6実施例として説明する。第5及び第6実施例に共通して、性能に問題があった場合は機能検証部56を停止し、機能に問題があった場合は性能測定部52を停止することが可能である。また、性能又は機能に問題があった場合、結果収集部54を介してその状態をCPU91mに通知することができ、WS100によるシミュレーション又はエミュレータ200によるエミュレーションの実行を停止することが出来る。現状の性能が性能要件を満たすための条件を探索する構成50C―2に係る第6実施例では、クロック周波数を徐々に下げ、性能要件を満たす周波数を探索することができる。また、性能に問題があった場合、機能を選択し、性能要件を満たす機能の組み合わせを探索することができる。更に、性能要件を満たすバス占有率を探索することができる。先ず、第5実施例について図10で説明する。図10は、性能測定処理及び機能検証処理を実施する第5実施例を説明するための図である。図10中、回路モデルの構成は、図6及び図8で例示される通りであるので、協調検証部50c-1では処理構成を示して、性能測定処理と機能検証処理との組み合わせに係る処理手順で第5実施例を説明する。図10において、試験プログラム5が検証対象LSI90mのメモリ93mにロードされるとステップS71、検証対象LSI90mのCPU91mによって試験処理98pが開始されるステップS72。試験処理98pの開始によって、性能測定部52が起動されステップS73、機能検証部56が起動されるステップS74。性能測定部52及び機能検証部56の起動する順は問わない。そして、オーディオ処理などの処理A及びグラフィック処理などの処理Bに係る検証対象処理が開始される。検証対象処理に関して、リアルタイムに測定用付加回路51によって、性能測定及び機能検証が行なわれる。上述したステップS73の性能測定部52の起動によって、図6のステップS14、S15、及びS16、又は、図7のステップS25、S26、及びS27が行われ、性能測定処理52pが開始される。性能測定処理52pでは、サイクル毎にカウントアップされるカウンタA534の値と、規定値レジスタA533の規定値とを比較するステップS731。その比較結果がカウンタA534の値が規定値レジスタA533の規定値を超えることを示す場合NG、エラーフラグ1の設定が結果収集部54に通知される。エラーフラグ1の設定を受けた結果収集部54は、シミュレーション又はエミュレーションを停止するステップS76-2。シミュレーション又はエミュレーションを停止するかどうかは選択することが出来る。一方、その比較結果がカウンタA534の値が規定値レジスタA533の規定値以下であることを示す場合OK、処理が終了したか否かが判断されるステップS735。処理が終了していない場合NO、性能測定処理52pは、ステップS731へ戻り、次のサイクルで上述した同様の比較処理を行う。一方、処理終了である場合YES、処理が終了したことが結果収集部54に通知される。上述したステップS74の機能検証部56の起動によって、図8のステップS35又は図9のステップS46が行われ、機能検証処理56pが開始される。機能検証処理56pでは、入力データと期待値とを比較するステップS741。その比較結果が不一致を示す場合NG、図8のステップS37又は図9のステップS48が実行され、エラーフラグ1の設定が結果収集部54に通知される。エラーフラグ1の設定を受けた結果収集部54は、シミュレーション又はエミュレーションを停止するステップS76-2。シミュレーション又はエミュレーションを停止するかどうかは選択することが出来る。一方、その比較結果が一致を示す場合OK、処理が終了したか否かが判断されるステップS735。処理が終了していない場合NO、機能検証処理56pは、ステップS743へ戻り、次の入力データで上述した同様の比較処理を行う。一方、処理終了である場合YES、処理が終了したことが結果収集部54に通知される。結果収集部54は、性能測定部52及び機能検証部56からの通知によって収集された比較結果を試験処理98pに通知する試験処理98pにおける結果収集:ステップS76。試験処理98pにおいて、測定用付加回路51の結果収集部54から収集した比較結果を参照して、性能測定部52及び機能検証部56による比較結果の判定を行う比較判定:ステップS77。比較結果の判定によって、性能又は/及び機能に問題があると判定した場合NG、性能又は/及び機能に問題があることを示す試験結果を表示ユニット13に表示させてステップS78-1、この試験処理98pは終了するステップS79。一方、性能又は/及び機能に問題がないと判定した場合OK、性能又は/及び機能に問題がないことを示す試験結果を表示ユニット13に表示させてステップS78-2、この試験処理98pは終了するステップS79。次に、現状の性能が性能要件を満たすための条件を探索する構成50C―2に係る第6実施例について、図11で説明する。図11は、性能測定処理及び機能検証処理を実施する第6実施例を説明するための図である。図11中、図10と同一ステップには同一符号を付し、その説明を省略する。また、回路モデルの構成は、図7及び図9で例示される通りであるので、協調検証部50c-2では処理構成を示して、性能測定処理と機能検証処理との組み合わせに係る処理手順で第6実施例を説明する。第6実施例において、試験処理98pでは、現状の性能が性能要件を満たすための条件を探索するために、異なる性能要件に対応した複数のパターンを用いて試験が行われる。各パターンは、ステップS73による性能測定部52の起動及びステップS74による機能検証部56の起動によって開始される。そして、パターン毎に、図10で説明したようにステップS77までの処理が実行され、ステップS78-1又はS78-2による試験結果の表示ユニット13への表示後に、全パターンを実施したか否かが判断されるステップS78-3。未だ実施していないパターンがある場合NO、次のパターンを実施するためにステップS73へと戻り、上述同様の処理を繰り返す。一方、全パターンを実施した場合YES、この試験処理98pは終了するステップS79。現状の性能が性能要件を満たすための条件の探索では、規定値生成部2によって試験プログラム98p中に複数の規定値が準備される。シミュレータWS100による、又は、エミュレータ200を用いた協調検証の実行中に、試験処理98pが規定値を自動で変更することによって、性能が性能要件を満たすための条件を探索する。条件として周波数があり、異なる周波数毎に、規定値算出方法の第1例によって性能要件をサイクル数で示す規定値が算出される。性能要件を満たす周波数を探索する第1の探索例について図12で説明する。図12は、周波数を探索する第1の探索例を説明するための図である。図12において、1回目の周波数100MHz及び性能要件33msに基づく規定値1による判定1が、規定値1内で検証対象処理が終了しなかったことを示す場合S733でNG、LSIの開発者は、条件となる周波数又は性能要件について再考することとなる。一方、規定値1による判定1が、規定値1内で検証対象処理が終了したことを示す場合S735でOK、規定値2のパターンで判定される。2回目の周波数90MHz及び性能要件33msに基づく規定値2による判定2が、規定値2内で検証対象処理が終了しなかったことを示す場合S733でNG、LSIの開発者は、1回目の規定値1による条件が限界であると判断する。一方、規定値2による判定2が、規定値2内で検証対象処理が終了したことを示す場合S735でOK、規定値3のパターンで判定される。このような処理が各規定値1、2、毎に繰り返されることによって、性能要件を満たす条件が探索される。規定値1は、図2に示す規定値算出方法の第1例に従って算出されたサイクル数3,300,000を示す。規定値2も同様に算出されたサイクル数2,970,000を示す。図13は、図12の第1の探索例での処理概要を説明するためのフローチャート図である。図13において、試験プログラム5によって行われる試験処理98pにおいて、プログラム構成DB71からパターンが選択されるステップS81。選択されたパターンのプログラムがCPU91mによって実行されるステップS82。実行開始時に、パターンに対応する規定値が性能測定部52に設定される。具体的には、性能測定部52のレジスタ部530内の規定値レジスタA533図6又は図7に設定される。そして、性能測定部52による規定値との比較結果が結果収集部54の結果格納部550に書き込まれるステップS83。その後、試験処理98pにおいて、全パターンを実施したか否かが判断されるステップS84。全パターンの実施を終了していない場合、ステップS81へ戻り、試験処理98pにおいて、次のパターンが選択され、上述した同様の処理が繰り返される。一方、全パターンを実施した場合、試験処理98pは終了する。プログラム構成DB71は、試験プログラム5に含まれている探索用のパターンに対応したプログラムを含んでいる。この例では、探索用にパターン1、2、3、が含まれていることを示している。パターンの選択は厳しい条件から実施されるようにし、比較結果がNGの場合、即時にシミュレーションを終了させる。パターン毎の比較判定は、表示ユニット13に表示されることにより、LSIの開発者は、周波数の探索結果を知ることができる。パターン1が選択されると、性能測定処理52pにおいて、周波数100MHz及び性能要件33msに基づいて算出された規定値1との比較が行われる。次に、パターン2が選択されると、性能測定処理52pにおいて、周波数90MHz及び性能要件33msに基づいて算出された規定値2との比較が行われる。更に、パターン3が選択されると、性能測定処理52pにおいて、周波数80MHz及び性能要件33msに基づいて算出された規定値3との比較が行われる。次に、図11に示す構成50C―2において、試験プログラム5に、複数の機能の組み合せを準備し、組み合せ毎に性能測定処理52pを行い、性能要件を満たす組み合わせを探索する第2の探索例について説明する。図14は、機能の組み合せを探索する第2の探索例を説明するための図である。図14に示す第2の探索例では、試験プログラム5の中に、機能の組み合せA1、A2、及びA3、A1及びA2、及びA1及びA3が準備され、シミュレーション又はエミュレーションの実行中に、機能の組み合せを選択して、性能要件を満たす組み合せを探索する。機能の組み合せの例として、機能A1は画像の縮小、機能A2は画像の一部を白黒化、そして、機能A3は画像の拡大が示されている。性能要件33msの制約において、機能A1、機能A2、及び機能A3の組み合せを1回目で行う。その結果、機能検証ではOKであったが、性能測定では機能A1からA3までを終了するのにかかる所要時間が40msとなり、性能要件の処理時間33msを超えてNGであった。同一の制約において、機能A1及び機能A2の組み合せを2回目で行う。1回目と異なり、機能A3は実行されない。その結果、機能検証がOKであると共に、性能測定では所要時間が33msであり性能要件の処理時間33msを超えることなくOKの判定となった。この例の場合では、1回目の機能の組み合せでは性能要件を満たすことができないが、2回目の機能の組み合わせでは性能要件を満たすことが判る。このように、どの組み合せであれば性能要件を満たすのかを探索することができる。図15は、図14の第2の探索例での処理概要を説明するためのフローチャート図である。図15において、試験プログラム5によって行われる試験処理98pにおいて、プログラム構成DB72からパターンが選択されるステップS91。選択されたパターンのプログラムがCPU91mによって実行されるステップS92。実行開始時に、規定値が性能測定部52に設定される。この機能の組み合せによる第2の探索例では、性能測定部52に設定される規定値は、周波数に変化はないので、どのパターンが選択されても一律である。そして、性能測定部52による規定値との比較結果が結果収集部54の結果格納部550に書き込まれるステップS93。その後、試験処理98pにおいて、全パターンを実施したか否かが判断されるステップS94。全パターンの実施を終了していない場合、ステップS91へ戻り、試験処理98pにおいて、次のパターンが選択され、上述した同様の処理が繰り返される。一方、全パターンを実施した場合、試験処理98pは終了する。プログラム構成DB72は、試験プログラム5に含まれている探索用のパターンに対応したプログラムを含んでいる。この例では、探索用にパターン1シリアル、パターン2シリアル、パターン3パラレル、が含まれていることを示している。パターン1シリアルは、機能A1、機能A2、そして機能A3の順に行うパターンである。パターン2シリアルは、機能A1、そして機能A2の順に行うパターンである。パターン3パラレルは、機能A1及び機能A3を並列で行い、そして機能A2を行うパターンである。選択されたパターンのプログラムが終了するまでに要した所要時間と規定値との比較が行われ、その比較結果が結果収集部54を介して試験処理98pに通知される。第3の探索例として、機能の組み合せは同一であるが、入力画像サイズを変更して、性能要件を満たす条件入力画像サイズを探索する場合について説明する。図16は、同一の機能の組み合せにおいて性能要件を満たす条件を探索する第3の探索例を説明するための図である。図16に示す第3の探索例では、試験プログラム5の中に、複数の入力画像サイズの入力画像データが準備され、シミュレーション又はエミュレーションの実行中に、入力画像サイズを変更して、組み合せ機能が性能要件を満たす条件入力画像サイズを探索する。機能の組み合せの例として、機能A1、A2、及びA3が示され、機能A1は画像の縮小、機能A2は画像の一部を白黒化、そして、機能A3は画像の拡大である。性能要件33msの制約において、機能A1、機能A2、及び機能A3の組み合せで、入力画像サイズ1024×768の入力画像データを用いて1回目を行う。その結果、機能検証ではOKであったが、性能測定では機能A1からA3までを終了するのにかかる所要時間が40msとなり、性能要件の処理時間33msを超えてNGであった。同一の性能要件及び同一の機能の組み合せにおいて、入力画像サイズを800×600に変更して、2回目を行う。その結果、機能検証がOKであると共に、性能測定では所要時間が33msであり性能要件の処理時間33msを超えることなくOKの判定となった。この例の場合では、1回目の入力画像サイズ1024×768では性能要件を満たすことができないが、2回目の入力画像サイズ800×600では性能要件を満たすことが判る。このように、機能の組み合せにおいて、どの条件であれば性能要件を満たすのかを探索することができる。次に、性能要件として、所要時間の代わりに、バス占有率を指定した場合について説明する。性能要件であるバス占有率は、図3の規定値算出方法の第2例で示されるように、規定値生成部2によって、計数可能な規定値で示される。図17は、バス占有率に基づく性能測定について説明するための図である。図17において、CPU96mと、Codec97mと、MEMC98mとを有する検証対象LSI95mと、MEMC98mでコントロールされるSDRAM99mとが試験される各回路モデルである場合を示す。各回路モデルに対して検証対象処理量を監視するためにバスモニタ6a、6b、6c、及び6dを組み込んで、所定時間毎にバス占有率を取得する。このようなバスモニタ6a、6b、6c、及び6dを組み込むことで、検証対象LSI90m内のバス占有率17aと、検証対象LSI90m外のバス占有率17bとを夫々検証することが可能となる。例えば、バス占有率50を規定値とした場合、規定値を超える期間17tが判るため、検証対象LSIの性能に係る設計の見直しを効果的に行うことができる。性能要件をバス占有率50以下とした場合の、性能測定処理及び機能検証処理を実施する第5実施例の変形例について図18で説明する。図18は、第5実施例の変形例を説明するための図である。図18に示す変形例では、試験プログラム5によって、機能の組み合せA1、A2、及びA3が実行され、バス占有率50以下が指定された性能要件に従って、機能検証処理56p及び性能測定処理52pが実行された場合を示している。機能の組み合せの例として、機能A1は画像の縮小、機能A2は画像の一部を白黒化、そして、機能A3は画像の拡大が示されている。この例では、バス占有率50以下の制約において、機能検証ではOKであったが、性能測定ではバス占有率が最大で60となる期間があり、性能要件のバス占有率50を超えてNGであった。性能測定では機能A1からA3までを実行中に性能要件のバス占有率50を超えた時刻が存在したことが示されている。所定時間毎のバス占有率を結果収集部54で収集し蓄積するようにし、プログラム実行後の試験結果を表示ユニット13に表示させることで、時刻110msでバス占有率の最大値60を示した結果となったことが判る。このように、どの期間で性能要件を満たすことができなかったのかを知ることができる。次に、同一の機能の組み合せで、性能要件のバス占有率50以下を満たす条件入力画像サイズを探索する第6実施例の変形例について説明する。図19は、第6実施例の変形例を説明するための図である。図19に示す第6実施例の変形例では、試験プログラム5の中に、複数の入力画像サイズの入力画像データが準備され、シミュレーション又はエミュレーションの実行中に、入力画像サイズを変更して、組み合せ機能が性能要件を満たす条件入力画像サイズを探索する。図16に示す第3の探索例との違いは、性能要件としてバス占有率50以下が指定される。機能の組み合せの例として、機能A1、A2、及びA3が示され、機能A1は画像の縮小、機能A2は画像の一部を白黒化、そして、機能A3は画像の拡大である。バス占有率50以下の制約において、機能A1、機能A2、及び機能A3の組み合せで、入力画像サイズ1024×768の入力画像データを用いて1回目を行う。その結果、機能検証ではOKであったが、性能測定では機能A1からA3を終了するまでの所定時間毎のバス占有率において50を超える期間が存在したためNGであった。同一の性能要件及び同一の機能の組み合せにおいて、入力画像サイズを800×600に変更して、2回目を行う。その結果、機能検証がOKであると共に、性能測定では所定時間毎のバス占有率において50以下であったためOKの判定となった。この例の場合では、1回目の入力画像サイズ1024×768では性能要件を満たすことができないが、2回目の入力画像サイズ800×600では性能要件を満たすことが判る。このように、機能の組み合せにおいて、どの条件であれば性能要件を満たすのか、を探索することができる。また、どの期間で性能要件を満たさないのかを知ることができ、機能を組み合わせた場合に性能が落ちる箇所を検証することができる。この1回目及び2回目の結果例を参照することにより、機能A1->機能A2->機能A3のシリアルな処理において、入力画像サイズ1024×768の場合に、機能A2で性能要件を満たさない期間が存在する等の検証が容易となる。図20は、図19の第6実施例の変形例での処理概要を説明するためのフローチャート図である。図20において、試験プログラム5によって行われる試験処理98pにおいて、入力画像サイズDB73からパターンが選択されるステップS101。所定プログラムがCPU91mによって実行されるステップS102。実行開始時に、規定値が性能測定部52に設定される。この変形例では、性能測定部52に設定される規定値は、パターンの選択に影響されないため、どのパターンが選択されてもバス占有率50以下で一律である。そして、性能測定部52による規定値との比較結果が結果収集部54の結果格納部550に書き込まれるステップS103。その後、試験処理98pにおいて、全パターンを実施したか否かが判断されるステップS104。全パターンの実施を終了していない場合、ステップS101へ戻り、試験処理98pにおいて、次のパターンが選択され、上述した同様の処理が繰り返される。一方、全パターンを実施した場合、試験処理98pは終了する。入力画像サイズDB73は、性能要件を満たす条件の探索用のパターンを含んでいる。入力画像サイズDB73によって、パターン毎に、異なる入力画像サイズの入力画像データが管理される。この例では、探索される条件として、入力画像サイズ1024×768のパターン1、入力画像サイズ800×600のパターン2、が含まれていることを示している。次に、バス占有率を性能要件とした図11に示す第6実施例の構成50C―2による性能測定結果の種々の使用例について説明する。第6実施例の構成50C―2を用いて、車両等に搭載されるようなナビゲーションと、映像再生と、音楽再生とが可能な種々のマルチメディア対応のLSIを検証する場合にについて説明する。図21は、マルチメディア対応LSIの回路モデル構成の例を示す図である。図21には、検証対象となる回路モデルが例示されている。種々のマルチメディア対応のLSI300mは、CPU301mと、DMAC302mと、MEMC303mと、画像処理回路305mと、ディスプレイコントローラ306mと、CD/BD/DVDI/F307mと、HDDI/F308mと、オーディオI/F309mとを有し、バス330mを介して互いに接続される。また、MEMC303mには、SDRAM313mが接続される。ディスプレイコントローラ306mには、ディスプレイ315m及び316mが接続される。CD/BD/DVDI/F307mには、CD/BD/DVD317mが接続される。HDDI/F308mには、HDD318が接続される。オーディオI/F309mには、スピーカー319mが接続される。このような検証対象となる回路モデルにおいて、検証対象処理量を監視するためにバスモニタ9aから9kを組み込んで、所定時間毎にバス占有率を取得する。図22は、図21に示すマルチメディア対応LSIの性能限界の探索例を示す図である。図22では、性能要件をバス占有率50以下とした場合の性能測定により性能限界を探索する例を示している。1回目のパターンAでは、ナビゲーション、DVD映像再生、再生を含むCDリッピングの3つの機能の組み合わせが行われる。性能測定処理52pにより、全てのバスモニタの総和結果22aを得る。このような総和結果22aから、性能要件のバス占有率50以下を超える期間が60msから90msと、170msとに存在することが示され、3つの機能を同時に動作させることができないことが判明する。2回目のパターンBでは、ナビゲーション、DVD映像再生、HDD再生のパターンAとは異なる3つの機能の組み合わせが行われる。この機能の組み合せにおいて、HDD再生は、CDリッピングしたデータを予めHDD318mに格納しておき、HDD318mから音楽を再生する。性能測定処理52pにより、全てのバスモニタの総和結果22bを得る。このような総和結果22bから、HDD318mから音楽を再生するようにした機能の組み合せでは、性能要件のバス占有率50以下を満たすことができ、性能に問題ないことが判明する。例えば、図23に例示されるように、パターンAにおけるCPU301mとMEMC303mを介したSDRAM313mとの間、及び、MEMC303mを介したSDRAM313mとHDD318mとの音楽再生に係る検証対象処理が、パターンBでは削減されることにより、性能要件のバス占有率50以下を満たすことができたと考えられる。図24は、バスモニタの結果表示のためのフローチャート図である。図24において、シミュレーションが開始されるとステップS121、所定プログラムを実行するステップS122。性能測定部52はバスモニタによって測定した測定データ24aを所定時間毎に結果収集部54へ通知して、結果格納部550のメモリ553に書き込むステップS123。シミュレーションが終了するとステップS124、結果格納部550のメモリ553に書き込まれたデータ24aを加工してcsvファイル24bを得るステップS125。そして、csvファイル24bを用いて作成した測定結果を示すグラフ24cを表示ユニット13に表示させるステップS126。測定データ24aは、結果格納部550のメモリ553に16進数で記録され、read回数データ25aと、write回数データ25bとを含む。read回数データ25aは、所定時間毎にreadされた回数が示される。同様に、write回数データ25bは、所定時間毎にwriteされた回数が示される。測定データ24aは、10進数で表されたcsvファイル24bに加工される。csvファイル24bには、所定時間間隔を表す番号0、1、2、毎にread回数及びwrite回数とが対応付けられて記録される。csvファイル24bへの加工は、図10に示す試験処理98pにおいて、試験結果表示NGを行うS78-1又は試験結果表示OKを行うS78-2などで行うようにすればよい。測定結果を示すグラフ24cは、縦軸にSDRAM用のバス占有率を示し、横軸に時間軸を示している。測定結果を示すグラフ24cが表示ユニット13に表示されることによって、開発者は、制約要件のバス占有率50を満たしていない期間を視覚的に容易に確認することができる。図21の回路モデル構成例では、測定データ24aを、バスモニタ9aから9kの各々に対して記録することで、開発者は、より詳細な解析を行うことができる。各バスモニタ9a~9kから得られた測定結果をグラフで表示されることにより、ボトルネック解析により性能改善を行うことができる。図25は、ボトルネック解析の例を説明するための図である。図25において、図21の回路モデル構成例において各バスモニタ9a~9kから得られた全ての測定結果からボトルネック解析を行った結果、SDRAM313mのバス占有率を示すグラフ25cからSDRAM313mのバス占有率に問題があることが判明した例が示されている。グラフ25cを参照すると、SDRAM313mのバス占有率が、性能要件のバス占有率50を超えている期間が存在することが判る。従って、開発者は、MEMC303mの改善、SDRAM313mの種類の変更、SDRAM313mの周波数を上げる等の性能改善を行う必要があると判断できる。また、バス占有率の測定結果を用いて、LSI300mの性能に余裕があるか否かを判断することも可能である。性能の余裕度を判定することにより、消費電力をより削減したLSI開発を検討することができる。例えば、ナビゲーションの機能と、HDD再生の機能のみが行えればよい場合に、この組み合せによる性能の余裕度を、バス占有率を性能要件として設定することにより検証することができる。図26は、バス占有率を用いた性能余裕度の検証例を説明するための図である。図26に例示されるバス占有率の測定結果を示すグラフ26cを参照することにより、バス占有率が最大となる時間70msにおいても、性能要件のバス占有率50までその2割以上の余裕があることが判る。従って、設計者は、周波数を下げることにより、消費電力の削減が可能であると判断することができる。その結果、省エネ対応のLSI300mとなるように周波数の変更に関する設計変更を行うことができる。上述したように、本実施例に係る検証システムでは、LSI設計において、シミュレータ又はエミュレータによるソフトウェア及びハードウェアによる協調検証の実施において、LSIの設計が論理的に正しいことを検証するのみならず、全体の処理時間を測定し、なおかつ、プログラムの個々の部分機能の処理を測定し、また、プログラムの個々の部分機能の処理に関して、性能要件を満たしているか否かを検証することができる。性能要件を満たす、クロック周波数、機能の組み合せ、入力画像サイズなどを探索することができ、設計改善のための情報を得ることが可能となり、LSI製造前に性能改善を行うことが可能となる。本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。以上の第1から第6実施例等を含む実施形態に関し、更に以下の付記を開示する。付記1コンピュータによって実行される設計回路のソフトウェア及びハードウェアによる協調検証方法であって、前記設計回路の協調検証の開始時に性能要件に基づく計数可能な規定値を規定値レジスタに設定し、前記協調検証の実施中、前記性能要件に係る前記設計回路の動作をカウントし、前記カウントしたカウント値と前記規定値レジスタに設定された前記規定値とを比較することによって性能測定を行うことを特徴とする協調検証方法。付記2前記規定値は、前記性能要件で指定される処理時間と、前記設計回路の設計データで示されるクロック周波数とに基づいて算出されたサイクル数であることを特徴とする付記1記載の協調検証方法。付記3前記設計回路にロードされるプログラムに異なるクロック周波数に基づく複数の規定値を含み、前記協調検証の実施中に、規定値を変更することによって、前記性能要件を満たす該クロック周波数を探索することを特徴とする付記2記載の協調検証方法。付記4前記規定値は、前記性能要件で指定されるバス占有率と、前記設計回路の設計データで示されるバス動作周波数及び分解能で指定された単位時間あたりのバスサイクル数であることを特徴とする付記1記載の協調検証方法。付記5前記設計回路にロードされるプログラムに複数の機能の組み合せを含み、前記協調検証の実施中に、該機能の組み合せを変更することによって、前記性能要件を満たす該機能の組み合せを探索することを特徴とする付記1記載の協調検証方法。付記6前記設計回路にロードされるプログラムに一の機能の組み合せと複数の入力画像サイズとを含み、前記協調検証の実施中に、該入力画像サイズを変更することによって、前記性能要件を満たす該入力画像サイズを探索することを特徴とする付記1記載の協調検証方法。付記7前記機能の組み合せは、シリアル又はパラレルで実行する組み合せを含むことを特徴とする付記5又は6記載の協調検証方法。付記8所定時間毎に、前記設計回路におけるバスモニタによる該設計回路のメモリへのread回数及びwrite回数とを結果格納部に格納し、16進数で示される前記read回数及びwrite回数を10進数で示すデータファイルに加工し、時系列にバス占有状態を表すグラフ図を表示ユニットに表示させることを特徴とする付記1又は4記載の協調検証方法。付記9設計回路のソフトウェア及びハードウェアによる協調検証を行なう協調検証装置であって、性能測定部と、結果収集部とを少なくとも有する測定用付加回路を有し、性能測定部は、前記設計回路の性能要件に基づく計数可能な規定値が設定される規定値レジスタと、前記協調検証の実施中、前記性能要件に係る前記設計回路の動作をカウントするカウンタレジスタと、前記カウンタレジスタの値と前記規定値レジスタに設定された前記規定値とを比較する性能比較部とを有し、前記結果収集部は、前記性能比較部による結果を格納する結果格納部を有することを特徴とする協調検証装置。付記10前記測定用付加回路は、更に、機能検証部を有し、前記機能検証部は、前記設計回路によって処理されたデータを入力する入力部と、前記入力部が入力したデータと期待値データとを比較する機能比較部とを有し、前記結果収集部は、前記結果格納部に前記機能比較部による結果を格納することを特徴とする付記9記載の協調検証装置。付記11前記結果収集部は、前記性能測定部又は前記機能検証部にエラーを検出した場合、前記協調検証を停止させることを特徴とする付記9又は10記載の協調検証装置。付記12前記測定付加回路は、ハードウェア記述言語で記述された回路であることを特徴とする付記9乃至11記載の協調検証装置。付記13前記協調検証装置は、シミュレータ又はエミュレータであることを特徴とする付記9乃至12記載の協調検証装置。付記14前記設計回路のソフトウェア及びハードウェアによる協調検証の開始時に性能要件に基づく計数可能な規定値を規定値レジスタに設定し、前記協調検証の実施中、前記性能要件に係る前記設計回路の動作をカウントし、前記カウントしたカウント値と前記規定値レジスタに設定された前記規定値とを比較することによって性能測定を行う処理をコンピュータに実行させることを特徴とするプログラム。"