同時スイッチングすべく直列接続された複数個のスイッチング素子で構成される電力変換装置のゲート制御回路であって、前記各々のスイッチング素子を駆動するための複数個のゲート駆動回路と、前記ゲート駆動回路に与える基準信号であるオンオフ信号を発生し、禁止ゲートを出力しないようにするゲートインターロック手段を備えたゲート信号発生手段と、このゲート信号発生手段からの信号を光によって絶縁して第1のライトガイドを介して伝送する光伝送手段と、前記光伝送手段によって伝送されたオンオフ信号を受光して第1の電気信号に変換し、この第1の電気信号を前記各々のゲート駆動回路に分配して再び光信号に変換する光分配手段と、前記光分配手段の各々の出力であるパルス信号を前記複数個のゲート駆動回路に夫々供給する第2のライトガイドと、各々の前記ゲート駆動回路の出力を監視し、前記第2のライトガイドを介して前記光分配手段にフィードバックするゲート信号監視手段と、前記ゲート信号監視手段の各々のフィードバック信号が全てオフ状態であれば、オフとみなし、フィードバック信号の1つでもオンであればオンとみなす論理演算手段と、前記論理演算手段の出力を光変換し、前記第1のライトガイドを介して前記ゲート信号発生手段に供給するフィードバック光伝送手段とを具備し、前記ゲート駆動回路は、前記第2のライトガイドの出力信号を光電気変換して前記スイッチング素子を駆動するようにし、前記フィードバック光伝送手段の出力を、前記ゲートインターロック手段のインターロック条件に反映させるようにしたことを特徴とする電力変換装置のゲート制御回路。前記電力変換装置は、外側の第1及び内側の第2のスイッチング素子を直列接続した正側アームと、内側の第3及び外側の第4のスイッチング素子を直列接続した負側アームを有する3レベル電力変換装置であることを特徴とする請求項1に記載の電力変換装置のゲート制御回路。前記インターロック手段は、前記第1、第4のスイッチング素子の夫々が、前記第2、第3のスイッチング素子のゲートフィードバック信号の夫々がオンで且つ前記第3、第2のスイッチング素子のゲートフィードバック信号の夫々がオフのときに限りオンできる条件と、前記第2、第3のスイッチング素子の夫々が、前記第4、第1のスイッチング素子のゲートフィードバック信号の夫々がオフのときに限りオンできる条件であることを特徴とする請求項2に記載の電力変換装置のゲート制御回路。前記インターロック手段は、前記第1乃至第4のスイッチング素子が一旦オンとなったとき、前記ゲート信号発生手段の基準信号がオフになるまでオン状態を保持するようにしたことを特徴とする請求項2または請求項3に記載の電力変換装置のゲート制御回路。前記第2のライトガイドの出力側に、オンオフタイミングを調整するタイミング調整手段を設け、このタイミング調整手段を介して前記複数個のスイッチング素子を夫々駆動するようにしたことを特徴とする請求項1乃至4の何れかに1項に記載の電力変換装置のゲート制御回路。前期直列接続の接続数を2とし、前記スイッチング素子は、高圧側の第1のスイッチング素子と低圧側の第2のスイッチング素子から成り、前記第1、第2のスイッチング素子各々における、前記光分配手段の第1の出力コネクタと、前記ゲート駆動回路フィードバック信号の第1の入力コネクタに結合接続する前記第2のライトガイドの片端の第1の接続コネクタを夫々一体構造とし、前記第1、第2のスイッチング素子各々における前記ゲート駆動回路の、前記光分配手段の第2の入力コネクタと、前記ゲート駆動回路フィードバック信号の第2の出力コネクタに結合接続する前記第2のライトガイドの他端の第2の接続コネクタを夫々一体構造とし、前記第1の接続コネクタは、前記第1の出力コネクタ及び前記第1の入力コネクタと1通りの接続しかできない構造とし、前記第2の接続コネクタは、前記第2入力コネクタ及び前記第2の出力コネクタと1通りの接続しかできない構造とし、前記第1のスイッチング素子における、前記第1の出力コネクタと、前記第1の入力コネクタの配置関係と、前記第2のスイッチング素子における、前記第1の出力コネクタと、前期第1の入力コネクタの配置関係とを勝手違いとし、前記第1のスイッチング素子における、前記第2の入力コネクタと、前記第2の出力コネクタの配置関係と、前記第2のスイッチング素子における、前記第2の入力コネクタと、前記第2の出力コネクタの配置関係とを勝手違いとしたことを特徴とする請求項1乃至5の何れか1項に記載の電力変換装置のゲート制御回路。前記第1の入力コネクタと前記第1の出力コネクタ、並びに前記第2の入力コネクタと前記第2の出力コネクタとを夫々一体構造としたことを特徴とする請求項6に記載の電力変換装置のゲート制御回路。特許文献1に示された技術は、直流短絡事故の防止、及び被害拡大を防止することは可能であるが、直列接続されない半導体スイッチング素子を用いた自励式電力変換装置を対象としているため、基準ゲート信号を直列接続された半導体スイッチング素子にゲートパルス分配を行う場合、自己消弧型半導体スイッチング素子の直列数に見合うライトガイドの本数が必要となり、装置が複雑となる。本発明は、上記問題に鑑みてなされたものであり、直列接続された半導体スイッチング素子の直流短絡事故防止、及び被害拡大を防止するとともに、ゲートパルス信号用のライトガイドの本数を削減することが可能な電力変換装置のゲート制御回路を提供することを目的とする。上記目的を達成するために、本発明の電力変換装置のゲート制御回路は、同時スイッチングすべく直列接続された複数個のスイッチング素子で構成される電力変換装置のゲート制御回路であって、前記各々のスイッチング素子を駆動するための複数個のゲート駆動回路と、前記ゲート駆動回路に与える基準信号であるオンオフ信号を発生し、禁止ゲートを出力しないようにするゲートインターロック手段を備えたゲート信号発生手段と、このゲート信号発生手段からの信号を光によって絶縁して第1のライトガイドを介して伝送する光伝送手段と、前記光伝送手段によって伝送されたオンオフ信号を受光して第1の電気信号に変換し、この第1の電気信号を前記各々のゲート駆動回路に分配して再び光信号に変換する光分配手段と、前記光分配手段の各々の出力であるパルス信号を前記複数個のゲート駆動回路に夫々供給する第2のライトガイドと、各々の前記ゲート駆動回路の出力を監視し、前記第2のライトガイドを介して前記光分配手段にフィードバックするゲート信号監視手段と、前記ゲート信号監視手段の各々のフィードバック信号が全てオフ状態であれば、オフとみなし、フィードバック信号の1つでもオンであればオンとみなす論理演算手段と、前記論理演算手段の出力を光変換し、前記第1のライトガイドを介して前記ゲート信号発生手段に供給するフィードバック光伝送手段とを具備し、前記ゲート駆動回路は、前記第2のライトガイドの出力信号を光電気変換して前記スイッチング素子を駆動するようにし、前記フィードバック光伝送手段の出力を、前記ゲートインターロック手段のインターロック条件に反映させるようにしたことを特徴としている。この発明によれば、直列接続された半導体スイッチング素子の直流短絡事故及びその被害拡大を防止するとともに、ゲートパルス信号用のライトガイドの本数を削減することが可能な電力変換装置のゲート制御回路を提供することが可能となる。以下、本発明の実施例について図面を参照して説明する。以下、図1及び図2を参照して本発明の実施例1に係る電力変換装置のゲート制御回路を説明する。図1は、本発明の実施例1に係る電力変換装置のゲート制御回路の基本構成図であり、図2は本発明の実施例1に係る1相分のアームを駆動するゲート制御回路と、電力変換装置の接続を示した図面である。図1において、n個のスイッチング素子S11、S12、S1n以下S11~S1nと記載、他の符号も同様。は、自励式電力変換装置の同時スイッチングすべく直列接続された半導体スイッチング素子である。これらのスイッチング素子は、これらのスイッチング素子のゲートを夫々駆動するn個のゲート駆動回路GU11~GU1n、光信号伝送用のライトガイド41~4nと共に高電位側筐体11内に収納されている。スイッチング素子S11~S1nはIGBTなどの自己消弧型半導体スイッチング素子であり、スイッチング素子S11~S1nの直列体は主回路1アーム分を構成している。また、図1において光分配回路91がゲート駆動回路GU11内に図示されているが、これは後述するようにライトガイド41~4nの配線を最短とするため、ゲート駆動回路GU11の基板に光分配回路91の基板を密着させて配置することを意味している。図1において、スイッチング素子S11~S1nのゲート信号用として、ゲート信号発生部21から与えられるオンオフ信号Pon/Poffを光送信器5によって光変換したパルス信号をライトガイド4によって絶縁しながら光分配回路91に与えている。光送信器5としては発光ダイオードが用いられる。ここで、光送信器5及びライトガイド4は光伝送手段を構成している。そして光分配回路91から各々のゲート駆動回路GU11~GU1nに対し夫々ライトガイド41~4nを介して光変換したパルス信号を供給する。光分配回路91は、ライトガイド4から与えられる光信号を、受光素子を用いた光受信器30によって受信して電気信号に変換し、電気バッファ回路71~7nによって電気信号を反転させ、夫々光送信器51~5nによって再び電気光変換して光信号を出力する。すなわち光分配回路91は光/電気/光による分配回路を構成している。光送信器51~5nから出力される光信号は、夫々ライトガイド41~4nを介してゲート駆動回路GU11~GU1nの光受信器311~31nに与えられる。光受信器311~31nによって電気信号に変換されたパルス信号は、夫々タイミング調整器61~6nを介して増幅部81~8nに与えられる。そして、増幅部81~8nはスイッチング素子S11~S1nのゲートを夫々駆動する。タイミング調整器61~6nは、スイッチング素子S11~S1nの夫々の特性ばらつきによるオンオフの時間差がある場合、これを補正するために設けられている。タイミング調整器61~6nを調整することによりスイッチング素子S11~S1n間のスイッチングの時間差による特定の素子への過電圧印加が抑制される。なお、タイミング調整器61~6nの調整でカバーしきれない微妙な電圧アンバランスについては、図示しない最小の個別スナバ回路を設けることによりこれを最小にすることができる。このタイミング調整器61~6nは、ディレイ要素で構成することが容易に可能で、たとえば、抵抗/コンデンサで形成したフィルタの抵抗を可変抵抗にするなどしてタイミング調整が可能となる。増幅部81~8nの出力であるゲート駆動信号は、監視用のゲートフィードバック信号として夫々信号を反転する電気バッファ回路711~71nを介して光送信器521~52nに夫々与えられる。そして光送信器521~52nで光変換された信号は夫々ライトガイド41~4nを介して光分配回路91内の光受信器31~3nに与えられる。これらによってゲート信号監視手段が構成されている。光受信器31~3nの各々の電気出力はAND回路110で論理積を求める論理演算が行われる。このAND回路110の出力は発光ダイオード50で再び光変換され、ライトガイド4を介してゲート信号発生部21内の光受信器3に与えられる。これらによってフィードバック光伝送手段が構成されている。前述した回路がすべて正論理とすれば、ゲート信号発生部21から与えられるオンオフ信号である基準ゲート信号がPonのときにスイッチング素子はオン動作、Poffのときにスイッチング素子はオフ動作を行うことができる。そして、後述するように光受信器3の出力である上記ゲートフィードバック信号はゲートオフでHレベルとする。ゲート駆動回路GU11~GU1nを各々1枚の基板に実装し、光分配回路91の基板をゲート駆動回路GU11~GU1nの何れかの基板に孫基板として密着実装することにより、ゲート駆動回路基板間の配線を最短化することが可能となる。また、光分配回路91の基板を孫基板化する/しないに拘らず、ゲート駆動回路GU11~GU1nを、コネクタを準備するだけの共通化されたものとすることが可能となる。次に、図2を参照して本発明の電力変換装置が3レベル電力変換装置である場合のゲート制御回路の詳細について説明する。図2のスイッチング素子S1及びS2は自励式電力変換装置の電力変換器の正側の主回路1アームを構成し、スイッチング素子S3及びS4は自励式電力変換装置の電力変換器の負側の主回路1アームを構成している。そして、この図1のスイッチング素子S1を直列接続体で構成したものが図1におけるスイッチング素子S11~S1nに対応している。なお、電力変換装置において、たとえば3相であれば3アーム分が必要となるが、図2ではその図示を省略している。スイッチング素子S1のコレクタとスイッチング素子S4のエミッタ間には直流電圧が印加されこの直流電圧を平滑する直流コンデンサCP及びCNが2直列接続されている。直流コンデンサCP、CNの中点は中性点電位Cとなりこの中点からスイッチング素子S1及びS2の接続点に正側クランプダイオードDC2が、またスイッチング素子S3及びS4の接続点に負側クランプダイオードDC3が接続されている。そしてスイッチング素子S2及びS3の接続点が交流出力端子となっている。筐体1は、図1における筐体11に対応し、ゲート駆動回路GU1は、例えば図1におけるゲート駆動回路GU11乃至GU1nに対応している。以下、図1のゲート信号発生部21に相当する図2のゲート信号発生部2の内部構成について説明する。ゲート信号発生部2の基本PWM信号発生回路PWMからのゲート基準信号g2、g3は、夫々AND回路112、113の第1入力端に入力される。AND回路112、113の出力が半導体素子をオン駆動する駆動信号q2、q3となって、夫々発光ダイオード5b、5cを介しゲート駆動回路GU2、GU3に入力される光信号Q2、Q3となる。ゲート駆動回路GU4からのゲートフィードバック信号F4オフ=光ありが、光受信器3dを介しf4信号オフ=光あり=Hレベルとなり、OR回路212を介してAND回路112の第2入力端に導かれ、同様に、ゲート駆動回路GU1からゲートフィードバック信号F1オフ=光ありがOR回路213を介してAND回路113の第2入力端に導かれる。OR回路212、213の第2入力端にはそれぞれAND回路112、113の出力信号がAND回路112、113の自己ラッチのためにフィードバックされる。上記構成により、例えばゲート基準信号g2の系統に関して説明すると、ゲート駆動回路GU4からのゲートフィードバック信号F4がオフの時光ありだけ、AND回路112の働きでゲート制御信号q2がオンし、この状態となった後は、誤検出などによってゲートフィードバック信号F4がたとえオン光なしとなっても、OR回路212の働きでAND回路112はオン状態に自己ラッチされるので、ゲート制御信号q2はオンのままラッチされる。このオン状態は、ゲート制御信号g2がオフとなるまで維持される。同様に、ゲート基準信号g3の系統においても、ゲート基準信号g3がオンでゲートフィードバック信号F1がオフの時だけ光あり、ゲート制御信号q3がオンし、ゲート基準信号g3がオフとなるまで、このオン状態が維持される。ゲート制御信号q1、q4に関しても、全く同様にして、ゲートフィードバック信号f2、f3がオフの時だけゲート制御信号q1、q4がオンし、この状態は以下に述べるように、信号g1’、g4’がオフとなるまで維持される。以上のラッチ機能によって、たとえゲートフィードバック信号に誤検出パルスが生じた場合でも、その影響を受けずに正常なゲート制御信号を出力することができる。信号g1’、g4’に関して以下説明する。基本PWM信号発生回路PWMからのゲート基準信号g1、g4はそれぞれAND回路121、124の第1入力端に入力される。まずg1系統について説明すると、AND回路121の出力はg1’になるが、ゲート駆動回路GU2からゲートフィードバック信号F2オフ=光ありが、光受信器3bを介しf2信号オフ=光あり=Hレベルとなり、OR回路221を介してAND回路121の第2入力端に導かれる。同様に、ゲート駆動回路GU3からゲートフィードバック信号F3オフ=光ありがOR回路224を介してAND回路124の第2入力端に導かれる。OR回路221、224の第2入力端にはそれぞれAND回路121、124の出力信号がAND回路121、124の自己ラッチのためにフィードバックされる。上記により例えばゲート基準信号g1の系統に関して説明すると、ゲート駆動回路GU2からのゲートフィードバック信号F2がオンの時光なしだけ、AND回路21の働きでゲート制御信号g1’がオンし、この状態となった後は、誤検出などによってゲートフィードバック信号F2がたとえオフ光ありとなっても、OR回路221の働きでAND回路121はオン状態に自己ラッチされており、ゲート制御信号g1’はオンのままラッチされる。このオン状態は、ゲート制御信号g1がオフとなるまで維持される。同様に、ゲート基準信号g4の系統においても、ゲート基準信号g4がオンでゲートフィードバック信号F3がオンの時だけ光なし、ゲート制御信号g4’がオンし、ゲート基準信号g4がオフとなるまでこの状態が維持される。図2に示した3レベル電力変換装置の場合、禁止ゲートパルスを出力させないようなゲートインターロック回路を設ける必要があるが、このインターロック条件としては、最小オンパルスの確保などの基本的なインターロックの他、3レベル電力変換装置特有のインターロック条件も加えられる。すなわち、外側のスイッチング素子S1、S4の夫々はゲートフィードバック信号F2、F3の夫々がオンで且つゲートフィードバック信号F3、F2の夫々がオフのときに限りオンできる条件、また、内側のスイッチング素子S2、S3の夫々はゲートフィードバック信号F4、F1の夫々がオフのときに限りオンできる条件がこれに該当する。これらのインターロック条件を満たすインターロック回路が上述した論理回路構成によって実現される。尚、最小オンパルスの確保などの基本的なインターロック条件は、基本PWM信号発生部で考慮されている。図2に示したゲート制御回路は上記ゲートインターロック回路を内臓しているので、誤検出パルスによるゲートフィードバック信号に基づいてゲートパルスを誤ってオフするような事態を生ずることがない。従って、ゲート信号発生部2から出力されるゲート制御信号がノイズなどによってパルスオフとなった場合でも、上記ゲートインターロック回路によって、装置故障、またはスイッチング素子の短絡故障に基づく直流短絡による被害拡大などの発生を防止することが可能となる。図1を参照して説明したゲート信号監視手段によって光受信器31~3nに入力される信号は、ゲート駆動回路GU11~GU1nの出力がオフの場合、光ありとなることが望ましい。これは、電力変換装置の起動時はスイッチング素子S11~S1nに対するゲート駆動回路GU11~1nの出力はオフであるので、GU11~GU1nが光をフィードバックすることによって、ゲートフィードバックの健全性が確認できるためである。光送信器51~5nの前段にはAND回路110を配置し、GU11~GU1nのフィードバック信号が1つでもオン=光なしであれば、同時スイッチングすべきスイッチング素子はオンとみなし、全てがオフ=光ありのときに限りオフとみなすようにしている。これは、同時スイッチングすべきスイッチング素子のうち1つでもオン状態であれば、電圧アンバランスを発生し、同時スイッチングすべきスイッチング素子は破損する導通状態となり、オンと同じになる。ことを利用するためである。以上の説明により、前述のAND回路110を光分配回路91の基板に実装することにより、低圧側制御のゲートフィードバック入力に接続する光ファイバ本数を、最小限に抑えることが可能となる。また、一般的に光ファイバには1芯、2芯のケーブルが準備されているので、図1ではライトガイド4、41~4nに相当する光ケーブルは2芯ケーブルを用いることが可能となり、事実上の光ファイバの本数増加はない。次に、本発明の実施例2に係る電力変換装置のゲート制御回路を図3乃至図5を参照して説明する。図3は、本発明の実施例1の電力変換装置のゲート制御回路の基本構成図において、スイッチング素子の直列接続数を2個とした図である。図3の動作は実施例1の動作と同一であるため、その説明は省略する。図4は、図3の回路構成において、直列接続された2個のスイッチング素子を駆動する光分配回路とゲート駆動回路の構造的な接続関係を示した図面である。図4aに示したように、ゲート駆動回路GU11内にある光分配回路91の光送信器51の光配線用コネクタをコネクタA、光受信器31の光配線用コネクタをコネクタBとする。そして、コネクタAとコネクタBに結合接続するライトガイド41の片端の図示しないコネクタのペアを一体化した構造とする。この一体化したコネクタの差込方向は、図4aの矢印で示した方向とし、この差込方向に対して1通りのコネクタ結合しかできない構造とする。1通りのコネクタ結合とは、例えば結合部の適切な箇所に切欠きを設けるなどして、一体化したコネクタを裏返してコネクタAとコネクタBを反転させるような結合が物理的にできない構造にすることである。ゲート駆動回路GU11内の光送信器521の光配線用コネクタをコネクタD、光受信器311の光配線用コネクタをコネクタCとしたときのライトガイド41の他端の一体化したコネクタも上記と全く同一の構造とする。このようにして図4aに示したようなコネクタ接続を行えば、光送信器51と光受信器311、光送信器521と光受信器31はライトガイド41を介して確実に接続される。尚上記において、コネクタAとコネクタBを一体化して1つのコネクタとし、またコネクタCとコネクタDを一体化して1つのコネクタとしても良い。これは、以下に述べるコネクタE、F、またコネクタG、Hについても同様である。次に、ゲート駆動回路GU11内にある光分配回路91の光送信器52の光配線用コネクタをコネクタF、光受信器32の光配線用コネクタをコネクタEとする。そして、上記と同様、コネクタFとコネクタEに結合接続するライトガイド42の片端の図示しないコネクタのペアを一体化した構造とし、一体化したコネクタの差込方向に対して1通りのコネクタ結合しかできない構造とする。ゲート駆動回路GU12内の光送信器522の光配線用コネクタをコネクタG、光受信器312の光配線用コネクタをコネクタHとしたときのライトガイド42の他端の一体化したコネクタも上記と全く同一の構造とする。このようにすれば、図4aに示したようにコネクタ接続を行えば、光送信器52と光受信器312、光送信器522と光受信器32はライトガイド42を介して確実に接続される。以上示した図4aにおいて、コネクタAとコネクタB、或いは光送信器51と光受信器31の配置関係に対して、コネクタFとコネクタE、或いは光送信器52と光受信器32の配置関係が互いに勝手違いになっていることが特徴である。ここで勝手違いとは、物理的な配置関係が互いに逆となっているということである。尚、コネクタCとコネクタD、或いは光受信器311と光送信器521の配置関係に対する、コネクタHとコネクタG、或いは光受信器312と光送信器522の配置関係も同様に互いに勝手違いになっている。図4bは上述した実施例2の配置関係において、ライトガイド41とライトガイド42の接続を誤ってクロスさせた状態を示している。すなわちライトガイド41のコネクタC及びDに対応するコネクタを誤ってコネクタG及びH側に結合させ、ライトガイド42のコネクタG及びHに対応するコネクタを誤ってコネクタC及びD側に結合させた場合である。このような誤接続を行うと、例えば光送信器51と光送信器522、光受信器31と光受信器312がライトガイド42を介して接続されることになり、結局、ライトガイド41、42による光信号の伝達ができなくなる。光信号の伝達ができなければスイッチング素子のオンオフ制御ができないのでスイッチング素子を間違ってオンさせることを防止することができる。また、ゲート駆動回路GU11~GU12の出力がオフの場合、光ありとすれば、電力変換装置の起動時はスイッチング素子S11~S12に対するゲート駆動回路GU11~12の出力はオフであるので、GU11~GU12が光ありをフィードバックする。よって、図4bの接続状態においては、光受信器31、32は共に光なしを受信することになるので、図示しない誤接続監視回路が、電力変換装置の起動時に、ゲート駆動回路11からのフィードバック信号によりゲート信号発生部21の光受信器3が光なしと判断すれば、ライトガイド41、42の誤接続を検出できることとなる。図5は、実施例2を採用しない場合の図4相当図である。すなわち、図5においては、コネクタAとコネクタB、或いは光送信器51と光受信器31の配置関係に対して、コネクタFとコネクタE、或いは光送信器52と光受信器32の配置関係は、勝手違いでなく同一となっている。尚、コネクタCとコネクタD、或いは光受信器311と光送信器521の配置関係に対する、コネクタHとコネクタG、或いは光受信器312と光送信器522の配置関係も同様に同一である。このような配置関係において、図5aに示すようにライトガイド41、42の接続が正しく行われていれば、図4aと同等の作用を示すが、図5bのように誤った接続状態となれば、2直列接続されたスイッチング素子のうち、高圧側のスイッチング素子と低圧側のスイッチング素子のゲート信号が互いに入れ替わってしまう。このようにゲート信号が入れ替わってしまうと、例えば、実施例1で述べたタイミング調整回路61、62によるタイミング調整が逆となり、所望のタイミング調整ができなくなってしまう等の不都合が生じる。以上説明したように、本発明の実施例2によれば、ライトガイドのコネクタの誤接続による誤配線によって思わぬ不都合が生じることを防止することができる。