"主走査方向に配置されたキャリッジ軸に沿って、記録ヘッドを搭載したキャリッジを移動させる移動手段と、前記主走査方向と交差する副走査方向に、記録媒体を搬送する搬送手段と、画像データを記憶する記憶手段と、前記記憶手段に記憶された前記画像データが前記主走査方向および前記副走査方向に複数に分割された各第1の画像データを読み出す読出手段と、前記第1の画像データと、前記第1の画像データと前記副走査方向に隣接した第1の画像データと、に基づいて所定の画像処理を行う画像処理手段と、前記キャリッジ軸の前記副走査方向のたわみに関する情報に基づき、前記画像処理手段により前記画像処理が行われた前記第1の画像データから第2の画像データを抽出する抽出手段と、前記抽出手段により抽出された前記第2の画像データを前記記録ヘッドへ転送する転送手段と、を備えることを特徴とする記録装置。前記第1の画像データの前記主走査方向に関するサイズは、1カラム或いはNカラムであり、Nは2以上の正の整数である、ことを特徴とする請求項1に記載の記録装置。前記たわみに関する情報を設定するテーブルをさらに備える、ことを特徴とする請求項1又は2に記載の記録装置。前記テーブルに設定される前記たわみに関する情報は、前記主走査方向における基準となる前記第1の画像データについては絶対量で示され、前記主走査方向における前記基準となる前記第1の画像データ以外の前記第1の画像データについては直前の領域の前記たわみに関する情報からの相対量で示される、ことを特徴とする請求項3に記載の記録装置。前記テーブルに設定される前記たわみに関する情報は、前記主走査方向における前記各第1の画像データについて絶対量で示される、ことを特徴とする請求項3に記載の記録装置。前記テーブルに設定される前記たわみに関する情報は、前記複数の色成分の画像データそれぞれについて独立に設定される、ことを特徴とする請求項3乃至5のいずれか1項に記載の記録装置。前記テーブルに設定される前記たわみに関する情報は、前記複数の色成分の画像データのうち、基準となる色と基準となるカラムを設定し、前記基準となる色と前記基準となるカラムに設定された値に対する相対量として、前記各第1の画像データについて設定される、ことを特徴とする請求項6に記載の記録装置。前記テーブルに設定される前記たわみに関する情報は、前記主走査方向における、第1のカラム数と、前記第1のカラム数と異なる第2のカラム数とに基づいて定められる、ことを特徴とする請求項3に記載の記録装置。主走査方向に配置されたキャリッジ軸に沿って、記録ヘッドを搭載したキャリッジを移動させる移動手段と、前記主走査方向と交差する副走査方向に、記録媒体を搬送する搬送手段とを備える記録装置において実行される記録方法であって、画像データを格納する格納工程と、前記格納工程において格納された前記画像データが前記主走査方向および前記副走査方向に複数に分割された各第1の画像データを読み出す読出工程と、前記第1の画像データと、前記第1の画像データと前記副走査方向に隣接した第1の画像データと、に基づいて所定の画像処理を行う画像処理工程と、前記キャリッジ軸の前記副走査方向のたわみに関する情報に基づき、前記画像処理工程において前記画像処理が行われた前記第1の画像データから第2の画像データを抽出する抽出工程と、前記抽出工程において抽出された前記第2の画像データを前記記録ヘッドへ転送する転送工程と、を有することを特徴とする記録方法。本発明の目的は、このような従来の問題点を解決することにある。そこで、上記の点に鑑み、本発明は、記録画像の形成の完了までにかかる時間を増加させることなく、高品質の記録画像を得ることを可能にする記録装置および記録方法を提供することを目的とする。上記課題を解決するため、本発明に係る記録装置は、主走査方向に配置されたキャリッジ軸に沿って、記録ヘッドを搭載したキャリッジを移動させる移動手段と、前記主走査方向と交差する副走査方向に、記録媒体を搬送する搬送手段と、画像データを記憶する記憶手段と、前記記憶手段に記憶された前記画像データが前記主走査方向及び前記副走査方向に複数に分割された各第1の画像データを読み出す読出手段と、前記第1の画像データと、前記第1の画像データと前記副走査方向に隣接した第1の画像データと、に基づいて所定の画像処理を行う画像処理手段と、前記キャリッジ軸の前記副走査方向のたわみに関する情報に基づき、前記画像処理手段により前記画像処理が行われた前記第1の画像データから第2の画像データを抽出する抽出手段と、前記抽出手段により抽出された前記第2の画像データを前記記録ヘッドへ転送する転送手段と、を備えることを特徴とする。本発明によれば、画像データに基づく画像に対する記録画像のずれを補正するために、使用するノズルを限定する必要がない。また、キャリッジ軸のたわみ量に応じた補正量に基づいて記録画像のずれを補正するため、精度の高い補正をすることができる。従って、記録画像の形成の完了までにかかる時間を増加させることなく、高品質の記録画像を得ることが可能となる。以下、添付図面を参照して本発明の好適な実施例を詳しく説明する。尚、以下の実施例は特許請求の範囲に係る本発明を限定するものでなく、また本実施例で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。なお、この明細書において、記録以下、プリントとも称するとは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。また、記録媒体とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチックフィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。また、インクとは、上記記録の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。またさらに、記録要素或いは記録素子とは、特にことわらない限り吐出口ノズルないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。図1は本発明の代表的なインクジェット記録ヘッドを搭載したインクジェット記録装置の概略構成を示す斜視図である。図1に示すように、インクジェット記録装置以下、記録装置300にはインク液滴を吐出するインク吐出口以下、ノズルを複数個備えたインクジェット記録ヘッド以下、記録ヘッド301をキャリッジ302に搭載している。キャリッジ302は矢印Q1、Q2の方向主走査方向にキャリッジ軸303にガイドされて走査され、その走査時に記録ヘッド301からインクを記録媒体に吐出して記録を行なう。キャリッジ302はその移動時に、エンコーダフィルム304に所定間隔で設けられたスリットを読取り、記録ヘッド301の位置を検出し、その検出位置を用いて記録ヘッドによる記録タイミングが生成される。また、キャリッジ302の側面に配置された光学式センサ305は、キャリッジ走査ごとの紙間距離を測定するのに使用する。記録動作が開始されると、記録紙のような記録媒体Pは給紙ローラ不図示によって給紙位置へと給送され、搬送ローラ307により所定の記録開始位置まで搬送され、その下方からプラテン308によって支持される。そして、キャリッジ302が、キャリッジモータ不図示により駆動され、記録領域を含む走査領域を矢印Q1、Q2で示す主走査方向に沿って往復移動する間に、記録ヘッド301はインク吐出口からその下方に位置する記録媒体Pに向けてインクを吐出する。これによって、記録媒体Pに1走査分の記録が行なわれる。また、1回の主走査が終了すると、記録媒体Pを矢印Rで示す主走査方向に交差する例えば、直交する副走査方向に一定量だけ搬送し、次の走査記録に備える。このような主走査方向への記録ヘッドによる記録と副走査方向への記録媒体の搬送とを繰り返すことにより、記録媒体Pの全面への記録が行なわれる。この時、キャリッジ302に搭載された光学式センサ305により紙間距離が測定され、また、キャリッジ302に搭載されたエンコーダセンサ306によりエンコーダフィルム304上のスリットが読み取られる。また、記録装置300には記録ヘッド301の維持ユニット309が設けられ、ヘッドキャップ310による記録ヘッドのキャッピング、記録ヘッドのインク吐出面の払拭、さらには記録ヘッドの回復等の制御を行っている。記録ヘッド301にキャッピングを行なうことにより、記録ヘッド301のノズル形成面を密閉してインクの乾燥を防止する。図2は図1に示した記録装置の制御構成を示すブロック図である。記録装置300はPCやハードディスクドライブHDDなどの外部入力装置100に接続される。また、記録装置300は装置全体を制御するためのCPU101、記録装置に特有の記録動作に関係したハードウエア制御を行なうASIC102を備えている。ASIC102は、外部インタフェースIF回路103、CPUインタフェースIF回路104、メモリ制御回路105、SRAM106、画像データ処理回路107を含んでいる。ASIC102はさらに、補正タイミング調整回路108、画像補正処理回路109、補正量保持回路110、吐出画像生成回路111、ヘッドインタフェースIF回路112、転送タイミング制御回路113、駆動回路114を含んでいる。SRAM106は、複数のSRAMから構成されるSRAM群であっても良い。次に、ASIC102の内部回路の動作について説明する。外部インタフェース回路103は、外部入力装置と接続される。外部インタフェース回路には、USBインタフェース回路やLANインタフェース回路やIDEインタフェース回路など、外部入力装置100と接続されるインタフェース回路を含む。CPUインタフェース回路104はCPU101と接続して、CPU101から各ブロックとの通信を制御する。メモリ制御回路105は、外部IF回路103、SRAM106、画像データ処理回路107、補正タイミング調整回路108、画像補正処理回路109、吐出画像生成回路111、ヘッドインタフェース回路112、DDR-DRAM115と接続している。メモリ制御回路105は、外部入力装置100から入力される画像データをSRAM106に転送する。また、メモリ制御回路105は、SRAM106とDDR-DRAM115へのデータ書込み制御とそこからのデータ読み出し制御を所定のサイズ例えば、256bit×256bit、32bit×256bit、320bit×256bit、256bit×1bitで行なう。SRAM106はワークバッファとして用いられ、記録画像データが特定サイズに分割されて格納されている。SRAMの個数はインクの色数分ある構成や、ノズル数分ある構成などがある。ここでは、仮に、インクの色数分に分割されていることとする。また、ある1ブロック第1の画像データの一例に対して画像処理を行なうためには、1ブロックに対して連続した上下左右の画像データも必要であるため、SRAM106には、256ビット×256ビット以上の画像データが格納されているものとする。画像データ処理回路107は、SRAM106に格納された画像データに対して画像処理を実行する。ここでいう、画像処理とは、境界処理、エッジ処理、HV変換処理、スムージング処理、不吐補間処理などであるが、この限りではない。補正タイミング調整回路108は、画像補正処理回路109の実行タイミングを生成する。そして、オフセットを有効にしている期間であることを通知するオフセットイネーブル信号と基準カラム分の画像データ転送の完了を通知する補正タイミング変更信号を画像補正処理回路109に出力する。画像補正処理回路109は、補正タイミング調整回路108から出力される補正タイミング変更信号とオフセットイネーブル信号に基づいて、補正量保持回路110から転送される補正量を元に画像データに対して画像補正処理を行なう。例えば、画像データ処理回路107で行う最後の処理の後に、この画像補正処理を行う。また、補正タイミング調整回路108と画像補正処理回路109の内部構成や処理に関しては図を参照して後で説明する。吐出画像生成回路111は、画像処理が終了した画像データを記録ヘッド301のノズルに合わせた形式のデータ以下、吐出画像データに変換する。転送タイミング制御回路113は、エンコーダセンサ306より入力される信号を逓倍することで信号の転送タイミング信号を生成している。ヘッドインタフェース回路112は、吐出画像データを転送タイミング信号のタイミングで記録ヘッド301へ転送する。DDR-DRAM115は、ASIC102で処理されたデータを保持するために用いられる。駆動回路114はモータ116の駆動やセンサ不図示の制御を行っている。図2における補正タイミング調整回路108は、第3の実施例において説明する。本発明の記録装置が有する機能の概要について説明する。図3は、本発明の記録装置が有する機能の概要を説明するための図であり、aはキャリッジ軸のたわみによる副走査方向のずれ量を示す図、bは画像データのイメージを示す図、cはaに示すずれ量に応じて補正された後の画像データのイメージを示す図、dはcに示した画像データに基づいて形成された記録画像の一例を示す図である。図3aに示すように、副走査方向のずれ量を縦軸、主走査方向を横軸にしたグラフでは、ずれ量は凸形状となる。基準点0ではずれ量は0ドットであるが、図3aに示すようにずれがある。この例では、最大2ドットのずれがある。キャリッジ軸にたわみがある場合、例えば図25の902に示したように、そのたわみ量に応じ、副走査方向と平行な方向に記録画像がずれてしまう。このような記録画像のずれを回避するために、本発明の記録装置は、キャリッジ軸のたわみ量に応じた補正量を記憶している。補正量とは、副走査方向と平行な方向のキャリッジ軸のたわみ量に応じて設定され、画像データに基づく画像に対する記録画像の副走査方向に平行な方向のずれを補正するための値である。図3aに示すように、キャリッジ軸のたわみ量は、主走査方向の位置によって異なるため、本発明の記録装置は、主走査方向の所定の単位ごとに設定された補正量を記憶する。そして、本発明の記録装置は、補正量に応じて画像データを補正する。補正量に応じて補正された画像データのイメージが図3cに示されている。そして、図3cに示す補正された画像データから、図3dに示すような記録画像が形成される。図3bと図3dとを比較すると、同様の画像となっている。このように、本発明の記録装置は、補正量に応じて画像データを補正することにより、画像データに基づく画像に対する記録画像の副走査方向と平行な方向のずれを回避できる機能を有している。なお、キャリッジ軸のたわみ量は、製品の工場出荷時にインクを吐出することによって検出する方法や、光学センサを用いて検出する方法などが考えられる。また、キャリッジ軸のたわみ量は、個々のキャリッジ軸に固有の量である。そのため、キャリッジ軸のたわみ量の検出は、工場出荷時に一度だけ行えばよいが、経年変化による影響も考慮すると、ユーザーの操作によっても検出できるようにしておくことが望ましい。第1の実施例図4は、図2に示した画像データ処理回路107が行う画像処理を説明するための図である。図4aは、画像データが主走査方向にM個のデータブロックブロック1-1~1-Mに分割され、さらに副走査方向に複数のデータブロックブロック1-1~3-1に分割され、分割されたデータブロックがそれぞれスキャンに対応していることを示す。例えば、ブロック1-1はN-1回目の走査で記録されるデータである。ブロック2-1はN回目の走査で記録されるデータである。ブロック3-1はN1回目の走査で記録されるデータである。図4bは画像処理が行われる際に必要な画像データの副走査方向のデータ量を示す図である。画像データ処理回路107は、図4aで示した主走査方向および副走査方向に画像データが複数に分割された分割画像データに対して画像処理を行う。ここでは、分割データは、副走査方向に連続する256bit、および、主走査方向に連続する256bitのサイズとする。副走査方向の1bitは1ドットに対応し、主走査方向の1bitは1ドットに対応している。なお、以降、副走査方向に連続するXbit、および、主走査方向に連続するYbitのことをXbit×Ybitと表記する。また、単にZbitと表記した場合には、副走査方向に連続するZbitのことを表すものとする。また、図4aにおいては、256bit×256bitのサイズの複数の分割画像データのそれぞれが複数のブロックのそれぞれの位置にあるものとしている。図4aに示した例の場合、まず、N-1回目のスキャン分の分割画像データに対して画像処理が行われる。次に、N回目のスキャン分の分割画像データに対して画像処理が行われる。このようにして複数の分割画像データのそれぞれに対して画像処理を行うことにより、記録画像を形成するための吐出画像データが生成される。なお、色の切り替えは、ブロック単位で切り替えることも、スキャン単位で切り替えることも可能である。ここでは、ブロック単位で色を切り替えることとする。ここで、分割画像データのそれぞれに対して画像処理を行う場合には、その分割画像データの副走査方向に隣接する分割画像データの一部分を使う。図4bに示した例の場合、ブロック2-1の分割画像データに対して画像処理を行う場合に、ブロック1-1の分割画像データの一部であるデータ11とブロック3-1の分割画像データの一部であるデータ12を使用する。データ11及びデータ12のデータサイズは、それぞれ32bit×256bitである。つまり、ブロック2-1の分割画像データに対して画像処理を行うためには、データ11、データ12を含めた320bit×256bitのサイズのデータが必要となる。従って、画像処理を行うために、SRAM106に対して副走査方向に320ビット、主走査方向に256ビットの領域を割り当て、その領域に画像データを格納する。なお、例えばエッジ処理においては、図4bで示すデータ11のうちのブロック1-1側のデータ11bit×256bitやデータ12のうちのブロック3-1側のデータ11bit×256bitは、エッジ処理には寄与しない。従って、データ11のうちのブロック2-1側のデータ21bit×256bitと、データ12のうちのブロック2-1側の21bit×256bitを用いて、ブロック2-1のエッジ処理を行えば良い。そこで、本実施例において画像データ処理回路107は、分割画像データと、その分割画像データと副走査方向に隣接する分割画像データの一部分とを結合した拡張分割画像データに対して画像処理を行う。従って、分割画像データのサイズを256bit×256bitとした場合、拡張分割画像データのサイズは256Nbit×256bitNは1以上の整数となる。なお、ここでは、エッジ処理を画像処理の一例として説明したが、実行する画像処理の種類に応じて拡張分割画像データのサイズは変化することになる。これに伴い、後述する補正量保持回路110が記憶する補正量の範囲も変化することになる。再度、図2を参照すると、補正量保持回路110は、補正量テーブルを備えており、上述した補正量を補正量テーブルに記憶する。そして、補正量保持回路110は、記憶している補正量を示す補正量情報を画像補正処理回路109へ出力する。図5は、図2に示した補正量保持回路110が備える補正量テーブルの構成の一例を示す図であり、図5aは主走査方向の1dot毎に補正量が設定された場合を示す図、図5bは主走査方向の256dot毎に補正量が設定された場合を示す図である。なお、主走査方向のある位置のキャリッジ軸のたわみ量は変化しないと考えることができるため、N-1回目のスキャンにおける補正量と、N回目のスキャンにおける補正量とは、基本的には同じ値とすることができる。また、ここでは、補正量の範囲を-14~14とする。また、画像データを1200dpidotperinchで60inchとする。図5aに示す例のように、主走査方向の1dot毎に補正量が設定された場合、最初のdotの補正量を基準点補正量0とすると、1dotあたりの補正量を表すために必要なビット数は5bit符号1bit絶対値4bitとなる。この場合、補正量保持回路110は、72000個の補正量を記憶することになり、回路規模が大きくなってしまう。一方、図5bに示す例では、主走査方向の256dotのブロック毎に補正量を設定している。つまり、複数のブロック毎に対し、それぞれ補正量が設定されている。補正量は、2bit符号1bit絶対値1bitで表現される。また、複数のブロックのそれぞれの補正量は、最初のブロックだけ基準点からの補正量とし、他のブロックの補正量を主走査方向に1つ前のブロックからの変化量としている。これにより、補正量保持回路110の回路規模を削減することが可能となる。従って、図5bに示す例では、主走査方向に隣り合うブロックの補正量は、1プラス1、0、-1マイナス1のいずれかとしている。これにより、補正量保持回路110の回路規模をさらに削減することが可能となる。図5bに示すように補正量を設定しても、画像データに基づく画像に対する記録画像の副走査方向に平行な方向のずれを補正するためには十分である。そのため、以降、補正量保持回路110が、図5bに示すような補正量を補正量テーブルに記憶しているものとして説明する。再度、図2を参照すると、画像補正処理回路109は、SRAM106に記憶された複数の拡張出力用データのそれぞれから複数の補正データのそれぞれを生成する。図6aは、図2に示した画像補正処理回路109の一構成例を示すブロック図である。図6bは、画像補正処理回路109の別の構成例を示すブロック図である。画像補正処理回路109は図6aに示すように、補正値生成回路合計補正量算出回路109aと、データバッファ109bと、画像データ生成回路109cとを備えている。補正値生成回路109aは、補正量保持回路110から出力された補正量情報を受け付け、受け付けた補正量情報から補正値を生成する。図7は、図6に示した補正値生成回路合計補正量算出回路109cが生成した補正値合計補正量の一例を示す図である。ブロック1-1の補正値はゼロであり、ブロック1-1を基準として補正値が定められている。ここでは、ブロック1-1は、基準ブロックとして決定されている。図7に示す合計補正量は、補正量保持回路110が図5bに示す補正量テーブルを記憶している場合の値である。この場合、例えばブロック1-2の合計補正量は、ブロック1-1の補正量0とブロック1-2の補正量1とを加算した1となる。また、ブロック1-3の合計補正量は、ブロック1-2の合計補正量1とブロック1-3の補正量1とを加算した2となる。つまり、各ブロックの合成補正量は、基準のブロックから算出対象のブロックまでの補正量の累積値である。再度、図6aを参照すると、データバッファ109bは、SRAM106に記憶された拡張分割画像データを、メモリ制御回路105を介して受け付けて記憶する。補正データ生成回路109cは、データバッファ109bに記憶された拡張分割画像データから、補正値生成回路109aにて生成された補正量に応じて画像データを生成する。そして、画像データ生成回路109cは、生成した画像データをメモリ制御回路105へ出力する。メモリ制御回路105は、画像データをDDR-DRAM115に格納する。図8は、図6に示した画像データ生成回路109cによる処理前の画像と画像データ生成回路109cによる処理後の画像の比較を仮想的に示す図である。また、図9は、図6に示した画像データ生成回路109cが画像データを生成する動作を説明するための図である。図9a、bにおいて、画像補正量の値がプラスであれば、図4の矢印の方向に画像をシフトさせて格納する。画像補正量の値がマイナスであれば、図4の矢印と逆の向きに画像をシフトさせて格納する。図8を参照すると、画像データ生成回路109cによる処理前のブロック1-1に対応する画像と、画像データ生成回路109cによる処理後のブロック1-1aに対応する画像は、副走査方向の位置は等しい。この理由は、図7に示したブロック1-1の補正量が0であるためである。一方、ブロック1-2に対応する画像は、ブロック1-2aに対応する画像より副走査方向プラス方向にに1ビット分シフトしている。この理由は、図7に示したブロック1-2の補正量が1であるためである。また、ブロック1-3に対応する画像は、ブロック1-3aに対応する画像より副走査方向プラス方向にに2ビット分シフトしている。この理由は、図7に示したブロック1-3の補正量が2であるためである。最後に、ブロック1-4に対応する画像は、ブロック1-4aに対応する画像より副走査方向プラス方向にに1ビット分シフトしている。図9aは、SRAM106に割り当てた作業領域W1、W2、W3に、分割画像データが格納された状態を説明する図である。作業領域W1は、主走査方向に256ビット、副走査方向に32ビットで定められた領域である。作業領域W2は、主走査方向に256ビット、副走査方向に256ビットで定められた領域である。作業領域W3は、主走査方向に256ビット、副走査方向に32ビットで定められた領域である。図9aでは、最初のスキャンで使用される画像データについて説明する図である。ここでは、主走査方向に3つ目のブロック1-3を例にして説明する。作業領域W1にヌルデータ0データが格納され、作業領域W2にブロック1-3が格納され、作業領域W3にブロック2-3のうちの副走査方向上流側の32bitが格納されている。なお、作業領域W1にヌルデータを格納する理由は、ブロック1-3より副走査方向の上流側に分割画像データがないからである。言い換えると、ブロック1-3は、最初のスキャンで記録される分割画像データだからである。図7に示した補正量から、SRAM106に割り当てた作業領域W1、W2、W3のうち抽出範囲で指定された256bit分のデータ第2の画像データの一例を読み出す。この抽出範囲は、図9aに示すように作業領域W1の2bitと作業領域W2の254bitである。これにより画像データは方向に2bit分の補正が行われることとなる。なお、ブロック1-3に対する処理と同様の処理が、ブロック1-3の前にブロック1-1とブロック1-2の処理が順に行われ、ブロック1-3の後にブロック1-4の処理が行われる。なお、作業領域W2において斜線で表された領域31のデータは、ブロック2-3の処理に使用される。図9bは、SRAM106に割り当てた作業領域W1、W2、W3に、2回目のスキャンで使用される分割画像データが格納された状態を説明する図である。図9bについても、図9aと同様の処理が行われる。図7に示した補正量から、SRAM106に割り当てた作業領域W1,W2,W3のうち抽出範囲で指定された256bit分のデータ第2の画像データの一例を読み出す。この抽出範囲は、図9bに示すように作業領域W1の2bitと作業領域W2の254bitである。補足すると、図9bに示すように作業領域W1の2bitは、図9aに示す領域31のデータに対応している。従って、補正量により別々のスキャンで処理されることになっても、画像としての連続性整合性を失うことはない。図10は、図6に示したデータバッファ109bに格納された拡張分割画像データの説明と、画像データ生成回路109cによってデータバッファ109bの領域の抽出する範囲を説明するための図である。ここでは、拡張分割画像データのサイズは320ビットのデータである。図10に示すように、画像データ生成回路109cは、拡張分割画像データを構成する25664bitのうちの連続した256bitの画像データを選択し、抽出する。再度、図2を参照すると、DDR-DRAM115は、画像データ生成回路109cが抽出した画像データを記憶する。吐出画像生成回路111は、DDR-DRAM115に記憶された画像データを記録ヘッド301が備えるノズルの形状に合わせた形式のデータ以降、吐出画像データというに変換する。転送タイミング制御回路113は、エンコーダセンサ306から入力される信号を逓倍することによって信号の転送タイミング信号を生成する。ヘッドインタフェース回路112は、転送タイミング制御回路113にて生成された転送タイミング信号のタイミングで吐出画像データを記録ヘッド301へ出力する。駆動回路114は、モータ116の駆動やセンサ不図示の制御を行う。以下に、上記のように構成された記録装置300の動作について説明する。図11は、図1に示した記録装置300の動作を説明するためのフローチャートである。なお、ここでは、分割画像データのサイズを256bit×256bitとし、拡張分割画像データのサイズを25664bit×256bitとする。まず、外部入力装置100は、記録装置300へ画像データを送信する。記録装置300の外部インタフェース回路103は、外部入力装置100から送信された画像データを受信するS1101。メモリ制御回路105は、外部インタフェース回路103にて受信された画像データを、256bit×256bitのサイズ毎にSRAM106に記憶させるS1102。次に、画像データ処理回路107は、SRAM106に記憶された画像データのうち、25664bit×256bitの読み出しを行い、この画像データ拡張分割画像データに対して画像処理を行うS1103。次に、画像補正処理回路109は、拡張分割画像データから、補正量保持回路110に記憶された補正量から算出した合計補正量に基づいて画像データを抽出するS1104。なお、抽出された画像データは256bitずつメモリ制御回路105に出力され、DDR-DRAM115に記憶される。次に、吐出画像生成回路111は、DDR-DRAM115に記憶された画像データを、記録ヘッド301が備えるノズルの形状に合わせた形式に変換した吐出画像データを生成するS1105。次に、ヘッドインタフェース回路112は、転送タイミング制御回路113にてエンコーダセンサ306に基づいて生成された転送タイミングで、吐出画像データを記録ヘッド301へ出力する。ヘッドインタフェース回路112から出力された吐出画像データを受け付けた記録ヘッド301は、ノズルからインクを吐出することにより、受け付けた吐出画像データに基づく画像を記録媒体P上に形成するS1106。次に、上述したS1104における補正データを生成する動作の詳細について説明する。図12は、図11に示した動作フローにおける補正データを生成する動作の詳細を説明するためのフローチャートである。補正量保持回路110は、画像データ処理回路107にて生成された拡張出力用データに対応する補正量を示す補正量情報を合計補正量算出回路109aへ出力する。補正量保持回路110から出力された補正量情報を受け付けた合計補正量算出回路109aは、受け付けた補正量情報が示す補正量から合計補正量を算出するS1201。メモリ制御回路105は、SRAM106に記憶された拡張出力用データのうち、256bit28bitのサイズのデータを読み出してデータバッファ109bに記憶させるS1202。次に、補正データ生成回路109cは、データバッファ109bに記憶されたデータから、合計補正量算出回路109aにて算出された合計補正量に応じて副走査方向に平行な方向の記録位置を補正した256bitのデータを生成するS1203。次に、補正データ生成回路109cは、生成したデータをメモリ制御回路105へ出力するS1204。次に、補正データ生成回路109cは、データの出力回数をカウントアップするS1205そして、補正データ生成回路109cは、データの出力回数をカウントアップした結果、データの出力回数が256回に達したかどうかを判定するS1206。S1206における判定の結果、データの出力回数が256回に達していない場合、S1206の動作へ遷移する。具体的には、メモリ制御回路105は、SRAM106に記憶された拡張出力用データのうち、読み出していない256bit28bitのサイズのデータを読み出してデータバッファ109bに記憶させる。一方、S1206における判定の結果、データの出力回数が256回に達していた場合には、処理を終了する。このように、256bitのデータの生成を256回繰り返すことにより、補正データが生成されることになる。但し、データバッファ109bの容量が許すならば、25628bit×256bitの拡張出力用データをまとめてデータバッファ109bに記憶させてもよい。これにより、256bitのデータの生成を繰り返すことなく、補正データを生成することができる。なお、ここでは、合計補正量算出回路109aにおける合計補正量の算出は、画像データ処理回路107において画像処理が行われた後に行うこととした。但し、画像処理と合計補正量の算出とに使用されるバスは相互に異なるため、これらを並列で行ってもよい。このように本実施例においては、画像データに基づく画像に対する記録画像のずれを補正するために、使用するノズルを限定する必要がない。また、キャリッジ軸のたわみ量に応じた補正量に基づいて記録画像のずれを補正するため、精度の高い補正をすることができる。従って、記録画像の形成の完了までにかかる時間を増加させることなく、高品質の記録画像を得ることが可能となる。第2の実施例上述した第1の実施例で説明した方法では、補正量が-方向となる場合、最初のスキャンにおいて記録されるべき画像が記録されないという現象が起こり得る。そこで、本実施例では、-方向の補正量が最大となるブロックを基準点とした補正量を算出することによってこれを回避する。この補正量は、画像データに基づく画像に対する記録画像の副走査方向の記録位置のずれが最大となる位置を基準点として設定されることになる。本実施例においては、図6bに示すように、画像補正処理回路109に補正値調整回路109dを追加する。本実施例におけるその他の構成については第1の実施例と同じであるので、説明を省略する。補正値調整回路117は、図13bに示すように、補正値生成回路109aが生成した補正値に基づき、新補正量を算出する。算出された新補正量は、画像補正処理回路109が備える補正量テーブルに記憶される。図13aは、図6bに示した補正値調整回路109dにて生成された新補正量に応じて生成された後の画像データを説明するための概念図である。図13bに示すように、-方向の最大の補正量はブロック1-3の補正量である-2である。図13aにおいて、破線51で示す位置が-2bitの補正量の位置とすると、複数のブロックの全てが破線51よりも副走査方向の下流側に格納されるようにすればよい。従って、複数のブロックのそれぞれの新補正量は、そのブロックの補正量から、-方向の最大の補正量を引いた値となる。例えば、図13bに示すように、ブロック1-2の新補正量は、ブロック1-2の補正量-1から、-方向の最大の補正量であるブロック1-3の補正量-2を引いた1となる。なお、第1の実施例では、補正量が0となる位置破線52で示す位置を副走査方向に平行な方向の先端となるように補正していた。そのため、-方向の補正量があると、最初のスキャンにおいて記録されるべき画像が記録されないという現象が起こってしまう。以下に上記のように構成された記録装置300の動作について説明する。図14は、本実施例における記録装置300の動作を説明するためのフローチャートである。図14に示すフローチャートにおけるS1401~S1403の動作は、図11に示したフローチャートにおけるS1101~S1103の動作と同じなので、説明を省略する。次に、補正値調整回路109dは、補正量保持回路110に記憶された複数のブロックのそれぞれの補正量のうち、-方向に最大の補正量と、他の複数の補正量のそれぞれとから新補正量を算出するS1404。図14に示すフローチャートにおけるS1405~S1407の動作は、図11に示したフローチャートにおけるS1104~S1106の動作と同じなので、説明を省略する。このように本実施例においては、第1の実施例における効果に加え、最初のスキャンにおいて記録されるべき画像が記録されないという現象を回避することができる。なお、上述した第1および第2の実施例においては、複数の色の全てにおいて補正量が同じであることを前提として説明してきた。但し、主走査方向の所定の単位毎だけではなく、さらに複数の色毎にも補正量を設定して補正量保持回路110にて記憶しておくことも可能である。これにより、ノズルの配置が複数の色毎に異なる記録ヘッドを用いた場合にも、記録画像の副走査方向に平行な方向のずれを補正することができる。また、本発明においては、記録装置内の処理は上述の専用のハードウェアにより実現されるもの以外であっても良い。具体的には、その機能を実現するためのプログラムを記録装置にて読取可能な記録媒体に記録し、この記録媒体に記録されたプログラムを記録装置に読み込ませ、実行するものであっても良い。記録装置にて読取可能な記録媒体とは、フレキシブルディスク、光磁気ディスク、DVD、CDなどの移設可能な記録媒体の他、記録装置に内蔵されたHDDなどを指す。第3の実施例図15は本実施例における画像データ処理方法の概要を説明する図である。図15は画像データ901を用いて記録紙上に画像が記録されるまでの過程を示す図である、また、図16aは主走査方向の位置に対する副走査方向の補正曲線を示す図である。ここで、図16aを参照して補正量の算出方法について説明する。補正量は、主走査位置における副走査方向のインク液滴の付着位置精度から、主走査位置における副走査方向の変位量を示す補正曲線212を生成し、ある一定のカラム単位以下、基準カラム単位といい、Kとするでの平均をとることで算出する。ここで、矢印213で示す範囲が基準カラム単位を示し、左から領域A、領域B、領域C、領域Dとする。各領域での補正量は、テーブル214で示すように、領域Aが-1ドット、領域Bが0ドット、領域Cが1ドット、領域Dが0ドットとなるとする。副走査方向の解像度が1200dpiであった場合は、1ドットの間隔は212μmとなる。次に、図15を用いて、画像データ901が記録紙面上に記録されるまでの画像データの変遷を、画像データ901、補正後画像データ215、紙面上の画像216を用いて説明する。また、各々に記載されている領域A~Dは、図16aの補正曲線212の矢印213で示される領域と同義である。図に示すように副走査方向を下方向とすると、補正量0のラインに対して上側が-補正、下側が補正となる。記録装置に入力された画像データ901は、メモリ上にテーブル214の補正量を反映した補正後画像データ215補正処理方法の詳細は図19を参照して後述するとして格納される。補正された画像データを用いて記録ヘッドからインクが吐出されると、記録紙面上に画像216が記録される。このように、補正を行なうことで、例えば、図25に示した画像903と比較して記録紙面上により高品位な画像の記録が可能になる。また、図16bは色ごとにカラム方向の補正位置を変更する方法を示す図である。ここでは、基準カラム単位を、仮に256カラム第1のカラム数の一例としている。図16bにおいて、220は基準カラム単位が256カラムで変化する画像データを示し、221、222は基準カラム単位と異なる位置で補正値が変化する画像データによる画像の記録を示している。図16bによれば、補正値の変化点図中の矢印217、218、219に対して、色ごとに異なるオフセットLの値第2のカラム数の一例。例えば、64カラムを加えて、補正値の変化点をシフトさせている。このようにすることで、基準カラム単位が全ての色で共通のまま、色データ221のように色ごとにカラム方向の補正位置を変更することを可能にしている。最後の画像の補正カラム数は、オフセットLを加えた分、減ることとなる。また、221ではオフセットLを画像データの先端に挿入する方法を示したが、222のように、画像データの途中からオフセットLを加えても良い。ここで、軸たわみ量の検出方法は、製品の工場出荷時にインクを吐出して求める方法や光学センサを用いて検査する方法などが考えられる。また、主走査方向のあるポイントの軸たわみ量は変化しないと考えることができるので、1走査目の記録と、2走査目の記録における補正量は基本的には同じ値を使うことができる。図17は本実施例に従う画像データ処理を模式的に示す図である。ここでは、仮に、画像データは色成分ごとに分割されているものとし、図17に示すように縦256ビット、横256ビットの集合体として扱う以後256ビット×256ビットをブロックというものとする。画像データは、401、405、406、407の順で主走査方向にブロック単位で順次処理され、処理される色はブロック単位で切り替えられる。例えば、3色の場合では、色Aのブロック401、色Bのブロック401、色Cのブロック401、色Aのブロック405と処理される。そして、N-1回目の走査分の画像データの処理が終了すると、次のN回目の走査分のデータ処理が開始される。ここでは仮に、処理をブロック単位で対象の色成分データを切り替えることとしたが、走査ごとに色成分データを切り替えることも可能である。また、画像処理を行なう際には、ある1つのブロックに対して連続した上下左右の画像データが必要となる。仮に上下32ビットずつの画像データが必要だとすると、次の画像データが必要である。即ち、ブロック400の画像データを処理するためには、ブロック401の下位32ビット領域403、ブロック402の上位32ビット領域404を合わせた縦に連続した320ビット、横256ビットの画像データが必要となる。さて従来の技術によれば、ある1ブロックの画像データに画像処理を実行するために上下32ビットの画像データを用いた場合、ある1ブロックにのみ画像処理を行なうだけであった。これに対して、本発明は画像処理で使用できなくなる領域を除く領域を、有効な画像データ領域以後、有効画像領域として処理して、256Nビット×256ビットの画像データとして処理し、縦方向副走査方向に補正することを可能にしている。エッジ処理を行なう場合を例にすると、画像データ内のあるビットを処理するためには、上下に数ビット必要である。仮にここでは12ビット必要であるとすると、図17に示す領域403の32ビットのうち、上部12ビットは上方向のビットが不足しているため、エッジ処理が行なえないこととなる。また、図17に示す領域404の下部12ビットに関しても同じである。この場合、上下12ビットを除く上下20ビットは画像データとして処理することが可能となり、25640ビット×256ビットを有効画像領域として処理できる。ここでは、エッジ処理を例としてあげたが、適用可能な画像処理はその限りではない。様々な画像処理により、有効画像領域も変化し、それに伴い、可能な補正量も増減する。補正量保持回路110は、キャリッジ軸のずれ量に対する補正量を位置情報に基づいて保持している。ここでは、補正量の管理方法として、先頭ブロックのみ絶対的な補正量を有し、以後の先頭ブロック以外先頭の第1の画像データ以外のブロックは補正量を直前のブロックの相対量として保持する方法を用いて説明する。例えば、先頭ブロックの補正量は10、次のブロック以後、ブロック1の補正量は12、さらに次のブロック以後、ブロック2の補正量は11の場合について考える。この場合、先頭ブロックのみ絶対的な補正量である10を保持し、ブロック1の補正量は、先頭ブロックの補正量との差である2、ブロック2の補正量は、ブロック1との差である-1として保持する。補正量の管理方法として他にも、ブロックの補正量をブロック1の補正量は10、ブロック2の補正量は12のように、補正量をブロックごとに絶対量に保持する方法があるが、保持するデータ量が大きくなってしまう。しかし、メモリ容量に余裕があるのであれば、その限りではない。図18は本実施例に従う画像データ転送処理を示すフローチャートである。図18を用いて画像データが記録ヘッドに転送されるまでのフローを説明する。まず、S1800では外部入力装置100より画像データが入力され、S1801では外部インタフェース回路103にて画像データを受信する。S1802では、外部インタフェース回路103で受信された画像データを、320ビット×256ビットのブロック単位でメモリ制御回路105がSRAM106に書込む。次に、S1803では、画像データ処理回路107が画像データが格納されたSRAM106に対して画像処理を実行する。S1804では、画像処理が終了したSRAM106に対して、画像補正処理回路109が補正量保持回路110が保持する補正量に基づいて画像補正を行なう。補正量の変更は、補正タイミング調整回路108から出力される補正タイミング変更信号に基づいて行なわれる。なお、画像補正処理の詳細は図20を参照して後で説明する。そして、S1805では、メモリ制御回路105が画像データを特定単位ずつ、例えば、256ビットずつ読出し、これをDDR-DRAM115に転送する。さらに、S1806では、吐出画像生成回路111が、DDR-DRAM115から記録ヘッドのノズル形状に合わせた形式のデータ吐出画像データを生成する。最後にS1807では、転送タイミング制御回路113がエンコーダセンサ306からの信号に基づいて生成した転送タイミングで、吐出画像データをヘッドインタフェース回路112より、記録ヘッド301へ転送する。図19は補正タイミング調整回路108と画像補正処理回路109の内部構成を示すブロック図である。ここでは、図19を参照して、本実施例に従う補正タイミング調整回路108と画像補正処理回路109の詳細を説明する。本実施例では、基準カラム単位は256カラム単位であるとする。また、ここでは仮に、25620ビット×256ビットを有効画像領域として処理可能とする。図19によれば、補正タイミング調整回路108はオフセット値保持回路604と転送カラムカウンタ605と補正値変更タイミング通知回路606とから構成される。オフセット値保持回路604は、基準カラム単位に対してオフセットをかけるカラム数を色ごとに保持している。ここで、基準カラム単位が256カラムの場合では、オフセット値として必要な値は1~255カラムである。そのため、インク色数×8ビットの容量を保持できる回路であればよい。次に、転送カラムカウンタ605は、メモリ制御回路105からデータバッファ602に転送された補正前の画像データのカラム数と、画像データ生成回路603からメモリ制御回路105に転送した補正後の画像データのカラム数をカウントする。次に、補正値変更タイミング通知回路606は、オフセット値保持回路604が保持するオフセット値と転送カラムカウンタ605のカウント値から、オフセットを有効にする期間であることを通知するオフセットイネーブル信号を生成する。そして、さらに転送カラムカウンタ605のカウント値から基準カラム分の画像データ転送の完了を通知する補正タイミング変更信号を生成し、補正値生成回路601に通知する。画像補正処理回路109は、補正値生成回路601とデータバッファ602と画像データ生成回路603とから構成される。補正値生成回路601は、補正量保持回路110の補正量から、現在の処理ブロックに対する補正量を算出する。そして、補正タイミング変更信号に基づいて補正値を変更し、画像データ生成回路603に通知する。次に、データバッファ602は、メモリ制御回路105から転送される画像データを保持する。さらに、画像データ生成回路603は、データバッファ602で保持された画像データに対して、補正量を反映させた出力画像データを生成する。図20は本実施例に従う補正タイミング調整回路108と画像補正処理回路109が実行する処理を示したフローチャートである。このフローチャートを参照して、本実施例に従う補正処理を説明する。また、これは、図18のS1804の処理詳細を説明するものである。まず、S2000では、メモリ制御回路105がSRAM106から画像データ処理回路107にて画像処理が終了したあるブロックの画像データを読み出す。その後、S2001では、補正量保持回路110から補正すべきブロックに対する相対的な補正量が補正値生成回路601に転送され、補正すべきブロックの絶対的な補正値が算出される。次に、S2002ではメモリ制御回路105からSRAM106から読出した画像データが転送され、25620ビットの有効画像データが、データバッファ602に格納される。さらにS2003では、画像データ生成回路603が、有効画像データに補正値生成回路601にて算出された補正値を反映させて画像補正を行い、256ビットの出力画像データを生成する。そして、S2004において、出力画像データをメモリ制御回路105へ転送する。以降の処理は、補正値変更タイミング通知回路606から出力されるオフセットイネーブル信号に基づいて、今がオフセットを有効にする期間か否かで異なる。即ち、S2005において、オフセットを無効にする期間、即ち、オフセットイネーブル信号が非アクティブであると判断された場合、処理はS2006に進む。S2006では、オフセット分のカラム転送は行なわないので、基準カラム単位の出力画像データが画像データ生成回路2003からメモリ制御回路105に転送されたかどうかを判断する。ここで、基準カラム単位の出力画像データの転送が終了したと判断された場合、処理はS2008に進む。そして、S2008において、補正値変更タイミング通知回路606から補正値生成回路601に補正タイミング変更信号が転送され、次のブロックの補正値を生成する準備が開始される。これに対して、基準カラム単位の出力画像データの転送が終了していないと判断された場合、処理はS2002に戻り、基準カラム単位の出力画像データの転送が終了するまでS2002~S2006の処理を繰り返す。さて、S2005において、オフセットを有効にする期間、即ち、オフセットイネーブル信号がアクティブであると判断された場合、処理はS2007に進む。この場合、補正値変更タイミング通知回路606から補正値生成回路601にオフセットイネーブル信号が転送され、オフセット分のカラム数の出力画像データがメモリ制御回路に転送されるまでオフセットイネーブル信号はアクティブとなる。従って、オフセットイネーブル信号がアクティブの期間は、処理はS2007において、オフセット分のカラム数の出力画像データが転送されたかどうかを判断する。ここで、オフセット分のカラム数の出力画像データがメモリ制御回路に転送されたと判断されるまで、処理はS2002に戻り、S2002~S2005、S2007の処理を繰り返す。これに対して、オフセット分のカラム数の出力画像データの転送が終了したと判断された場合、オフセットイネーブル信号が非アクティブとなり、処理はS2007からS2006に進む。以後の処理は、オフセットイネーブル信号が非アクティブである場合と同様である。この処理では、基準カラム単位の出力画像データをメモリ制御回路105に1カラムずつ転送途中にオフセットイネーブル信号がアクティブになる場合も考慮している。しかしながら、S2005での判断を補正値が切り替わった直後のカラムでのみ判断し、オフセット分のカラム数の出力画像データがメモリ制御回路に転送されるまでS2002~S2004を繰り返すように制御しても良い。また、補正値生成回路601での補正量算出は、画像データ処理回路107による画像処理終了後としたが、バスが異なるので画像処理開始時に並列で処理を行なってもよい。また、有効画像領域からのデータ転送を25620ビットずつ行なったが、データバッファ602の容量が許すならば、25620ビット×256ビットのデータ転送を一度に行ない、まとめて補正処理を行なうことも可能である。図21~図22を参照して本実施例に従う画像補正処理方法について説明する。図21は、補正後の画像データを模式的に示す図である。図22aは、図21に示したブロックに対応する位置情報-補正量テーブルを示した図である。このテーブルは、補正量保持回路110に保持される。また、ここでは副走査方向を図の矢印で示す方向とし、画像補正量は、上側に動かす場合をマイナス、下側に動かす場合をプラスとする。また、補正量を基準点からの変化量ではなく、スタートのブロックのみ基準点からの補正量を有し、以後のブロックの補正量は前ブロックからの変化量とし、ブロック間の補正量の変化は±1ビットに納まるとする。また、本実施例では、基準カラム単位を256カラムとしたが、回路の処理能力が許すのであれば、基準カラム単位のサイズを小さくして補正値の変化点の数を増加させても良いし、補正量を基準点からの変化量で保持しても良い。図21は、ブロック701~704は補正量を加えたブロック単位での画像データの配置を示している。つまり、図15で示した画像データに補正を加えることで図21の700で示す画像データであるように処理されて、DDR-DRAM115へと格納されることで、軸たわみ量を考慮した記録を可能としているのである。これは、画像補正処理回路109が、画像処理が終了した有効画像領域から、補正量を基に縦256ビット×横256ビットの有効領域図21の灰色の破線で示した領域、以後、実画像領域を指定し、DDR-DRAM115に書込むことで実現する。以後、図22を参照して、さらに処理の詳細を説明する。図22bは、ブロック703、705に対する画像処理終了後の画像データがSRAM106に格納されている状態を模式的に示す図である。SRAM106に格納される画像データ711は、ブロック703の下部32ビットブロック705ブロック706の上部32ビットから構成されている。また、SRAM106に格納される画像データ710は、ブロック703の上部には画像データは存在しないので、0データが32ビット付加され、0データ32ビットブロック703ブロック705の上部32ビットから構成されている。図22bにおいて、矩形709は1カラムを示し、幅1ビット、高さ320ビットの領域である。画像データ710、711では記載を省略しているが、幅256ビットであるので、各ブロック256カラム分の画像データを有している。図22aから分かるように、ブロック703、705は、基準点に対して縦方向に2の補正を行なう。ここで、SRAM106に格納される画像データ710を用いて説明する。縦方向に2補正することは、ブロック703の2ビット上のアドレスのデータから256ビット分のデータを1カラムずつDDR-DRAM115に転送することを意味する。即ち、0データ2ビットブロック703の画像データ254ビットの領域灰色の破線領域708を1カラムずつDDR-DRAM115に転送することを意味する。今回の走査で転送を行なわなかったブロックの下部2ビット斜線領域707は、次の走査において転送されることになる。SRAM106に格納された画像データ711でも同様に、縦方向に2補正するので、ブロック705の2ビット上のデータから連続した256ビットを実画像領域として確保する。ブロック705の2ビット上の画像データの領域は、ブロック703の次走査に送られた領域斜線領域707となるので画像としての連続性を失うことはない。また、画像データ処理回路107は、SRAM106の有効画像領域のデータを連続したデータとして処理しているため、数ビットが次の走査での処理のために転送されても、画像データの整合性を失わずに副走査方向に補正を行なうことが可能となる。この処理を矩形712を用いて説明する。即ち、1カラムは320ビットのデータであり、そのうちの画像データ処理回路107で処理された画像領域のデータに対して処理を行う。図10で説明した処理と同様の処理である。画像データに補正量を加味し、画像データから連続した256ビットの画像データを取り出す。この処理は、図20のS2003で実行される。また、補正量がプラスの場合は、記録画像の下端に特定の走査分のNullが存在していない画像データの場合、補正を施して画像データをずらすことで最終走査の画像がかけてしまうことが懸念される。そのため、Nullが足りない場合は、画像データを記録画像の下端に1走査分のNullデータを付加したデータとして外部入力装置100から入力することで、画像がかけることなく補正をおこなうことが可能になる。従って以上説明した実施例によれば、インク色ごとにオフセットのカラム数を変更することでカラム方向の補正位置の変更を行なうことができ、副走査方向にずれのない高品位な画像を記録することが可能となる。また、インク色ごとに補正位置を変更できるので、意図的に色と色の変化点をずらすこともできる。なお、以上説明した実施例において、インク色ごとのオフセットを1カラム単位で設定しても良いし、Nカラム単位で設定できるようにしてもよい。ここで、Nとは2以上の正の整数である。第4の実施例ここでは、インク色ごとに設定されるオフセット量を格納するためのテーブル容量を削減する例について説明する。なお、本実施例では、補正タイミング調整回路108の内部構成が異なるだけで、他の装置構成や回路構成やデータ処理に関しては第3の実施例と共通なので、その共通部分の説明は省略し、その違いだけを説明する。従って、以下、本実施例に特有な回路構成について説明する。図23aは補正タイミング調整回路108の内部構成を示す図で、図23bはオフセット設定を示すテーブルである。ここでは、仮に、色はA、B、C、Dの4色とする。なお、補正タイミング調整回路108も内部的には第3の実施例で説明したのと共通部分があるので、その説明は省略し、ここでは、本実施例に特有のオフセット設定保持回路801およびオフセット値生成回路802についてのみ説明する。オフセット設定保持回路801には、図23bに示したテーブルが保持されている。そのテーブルにおいて、シフト803には何カラム単位でオフセット量を設定するか、色名804には、そのオフセット量が色ごとに何回かを設定する。この例では、色Aは8カラム×3回=24カラム、色Bは8カラム×5回=40カラム、色Cは8カラム×10回=80カラム、色Dは8カラム×31回=248カラムとなる。この計算をオフセット値生成回路802で行い、オフセット値を決定する。シフト803の欄に設定できるカラム数を数通りに限定し、オフセット量を限定することでテーブル容量を削減することが可能となる。従って以上説明した実施例に従えば、テーブル容量を削減しながら、インク色ごとに独立してカラム方向の補正位置の変更を行なうことができ、意図的に色と色の変化点をずらし、色間に階調をつけることが可能になる。第5の実施例第3、第4の実施例では、インク色ごとのオフセットをかけるカラム数の間には相関を持たせていなかったが、本実施例では、インク色ごとのオフセットをかけるカラム数の間に相関を持たせた例について説明する。なお、本実施例でも、補正タイミング調整回路108の内部構成は第4の実施例と共通であり、他の装置構成や回路構成やデータ処理に関しては第3の実施例と共通なので、その共通部分の説明は省略し、本実施例に特有な構成についてのみ説明する。従って、ここでは、オフセット設定保持回路801が有するテーブルについてのみ説明する。ここでは仮に、色はA、B、C、Dの4色とする。オフセット設定保持回路801には、図24に示したテーブルが保持される。このテーブルにおいて、基準色805には基準色を何色にするか、基準カラム806には、基準色でのオフセットカラム数を何カラムにするか、色名807には、基準カラムとの補正量の差分がいくつになるかを設定する。この例では、色Aは10カラム、色Bは1010カラム=20カラム、色Cは10-3カラム=7カラム、色Dは105カラム=15カラムとなる。従って以上説明した実施例に従えば、インク色ごとのオフセットするカラム数に相関をもたせながら、インク色ごとにカラム方向の補正位置の変更を行なうことができ、意図的に色と色の変化点をずらし、色間に階調をつけることが可能になる。その他の実施例また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施例の機能を実現するソフトウェアプログラムを、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータまたはCPUやMPU等がプログラムを読み出して実行する処理である。"