再生RF信号のオフセット調整が可能なオフセット調整回路と、前記オフセット調整回路の出力信号に対してAGCAutomaticGainControl動作を行なうか、又は、前記オフセット調整回路の出力信号の出力レベルを維持する保持動作を行なうか否かの切り替えが可能であり、補正後RF信号を出力するAGC回路と、前記補正後RF信号から、光ディスクの特性を示す特性信号を複数出力することが可能な特性検出回路と、前記特性信号のうち、光ディスクのディフェクト領域に関わらず一定の値を出力する特性信号と予め定めた差分基準値との差分を積分し、前記オフセット調整回路のオフセットを調整する積分回路と、前記特性信号のうち、光ディスクのディフェクト領域で値が変化する特性信号と予め定められた特性基準値と比較することで、前記AGC回路における前記AGC動作と前記保持動作を切り替える制御回路と、を備えることを特徴とする光ディスク再生装置。前記特性検出回路は、前記RF信号のピーク値を検出し、保持することでピーク値特性信号を出力するピークホールド回路と、前記RF信号のボトム値を検出し、保持することでボトム値特性信号を出力するボトムホールド回路と、前記ピーク値特性信号と前記ボトム値特性信号の平均値を平均値特性信号として出力する平均化回路と、を含む請求項1の光ディスク再生装置。前記制御回路は、前記ピーク値特性信号と予め定めた第1の特性基準値を比較することで、前記AGC回路の動作を切り替える請求項2の光ディスク再生装置。前記制御回路は、前記ピーク値特性信号のレベルが前記第1の特性基準値以上の場合には、前記AGC回路に前記AGC動作をさせ、前記ピーク値特性信号のレベルが前記第1の特性基準値より低い場合には、前記AGC回路に前記保持動作をさせる請求項3の光ディスク再生装置。前記積分回路は、前記ピーク値特性信号のレベルが前記第1の特性基準値以上の場合には、前記平均値特性信号と予め定めた第1の差分基準値との差分を積分し、前記ピーク値特性信号のレベルが前記第1の特性基準値より低い場合には、前記ボトム値特性信号と予め定めた第2の差分基準値との差分を積分する請求項3又は4の光ディスク再生装置。前記制御回路は、前記ボトム値特性信号と予め定めた第2の特性基準値を比較することで、前記AGC回路の動作を切り替える請求項2の光ディスク再生装置。前記制御回路は、前記ボトム値特性信号のレベルが前記第2の特性基準値以下の場合には、前記AGC回路に前記AGC動作をさせ、前記ボトム値特性信号のレベルが前記第2の特性基準値より高い場合には、前記AGC回路に前記保持動作をさせる請求項6の光ディスク再生装置。前記積分回路は、前記ボトム値特性信号のレベルが前記第2の特性基準値以下の場合には、前記平均値特性信号と予め定めた第1の差分基準値との差分を積分し、前記ボトム値特性信号のレベルが前記第2の特性基準値より高い場合には、前記ボトム値特性信号と予め定めた第3の差分基準値との差分を積分する請求項6又は7の光ディスク再生装置。前記制御回路は、前記ピーク値特性信号と予め定めた第1の特性基準値を比較し、さらに、前記ボトム値特性信号と予め定めた第2の特性基準値を比較することで、前記AGC回路の動作を切り替える請求項2の光ディスク再生装置。前記制御回路は、前記ピーク値特性信号のレベルが前記第1の特性基準値以上であり、かつ、前記ボトム値特性信号のレベルが前記第2の特性基準値以下の場合には、前記AGC回路に前記AGC動作をさせ、前記ピーク値特性信号のレベルが前記第1の特性基準値より低い場合、又は、前記ボトム値特性信号のレベルが前記第2の特性基準値より高い場合には、前記AGC回路に前記保持動作をさせる請求項9の光ディスク再生装置。前記積分回路は、前記ピーク値特性信号のレベルが前記第1の特性基準値以上であり、かつ、前記ボトム値特性信号のレベルが前記第2の特性基準値以下の場合には、前記平均値特性信号と予め定めた第1の差分基準値との差分を積分し、前記ピーク値特性信号のレベルが前記第1の特性基準値より低く、かつ、前記ボトム値特性信号のレベルが前記第2の特性基準値以下の場合には、前記ボトム値特性信号と予め定めた第2の差分基準値との差分を積分し、前記ピーク値特性信号のレベルが前記第1の特性基準値以上であり、かつ、前記ボトム値特性信号のレベルが前記第2の特性基準値より高い場合には、前記ピーク値特性信号と予め定めた第3の差分基準値との差分を積分する請求項9又は10の光ディスク再生装置。前記第1の特性基準値は、光ディスクにディフェクトが無い場合の前記ピーク値特性信号のレベルより低く、前記第2の特性基準値は、光ディスクにディフェクトが無い場合の前記ボトム値特性信号のレベルより高い請求項9乃至11いずれか一に記載の光ディスク再生装置。前記第1の差分基準値は、光ディスクにディフェクトが無い場合の前記平均値特性信号のレベルと略等しく、前記第2の差分基準値は、光ディスクにディフェクトが無い場合の前記ボトム値特性信号のレベルと略等しく、前記第3の差分基準値は、光ディスクにディフェクトが無い場合の前記ピーク値特性信号のレベルと略等しい請求項11又は12の光ディスク再生装置。前記特性検出回路及び前記積分回路は、デジタル領域において演算を行なう請求項1乃至13いずれか一に記載の光ディスク再生装置。以下の分析は、本発明の観点からなされたものである。特許文献1で開示された技術は、光ディスクにディフェクトが存在する場合であっても、再生RF信号のDCレベルの変動を抑制するものである。しかし、特許文献1で想定している光ディスクは、浅いディフェクト深刻ではないディフェクトを持つ光ディスクである。そのため、特許文献1で開示された技術では、光ディスクに付着した指紋や傷等によるディフェクト領域が時間的に長い場合には、ディフェクト領域を通過直後のデータを正しく取得できすデータエラーが発生するという問題がある。図2は、特許文献1で開示されているディフェクト処理回路の構成を示す図である特許文献1の図2。図3は、図2に示すディフェクト処理回路の入出力波形の一例を示す図である。図2に示すディフェクト処理回路では、図3の再生RF信号のように、光ディスクに付着した指紋や傷等によりディフェクト領域が時間的に長い場合には、ディフェクト領域時刻t2~t3を通過した後の出力信号のDCレベルが大きく変動してしまう。一方、図2に示すHPFHighPassFilterAGCAutomaticGainControlアンプ6のHPFが持つ時定数により、ディフェクト領域が時間的に短い場合には、HPFAGCアンプ6の出力の中点は変動しない。しかし、ディフェクト領域が時間的に長い場合には、再生RF信号のレベルが低下し、低下したレベルがHPFAGCアンプ6の出力の中点となる。さらに、HPFAGCアンプ6のAGCアンプでゲイン調整を行なっているため、再生RF信号のレベル低下に適応してゲインを高く設定しているため、ディフェクト領域通過後時刻t3のEQ7の出力のDCレベルは大きく変動してしまう。ディフェクト処理回路の出力のDCレベルが大きく変動するため、データを正しく取得できずデータエラーの増加の原因となる。例えば、HPFAGCアンプ6のHPFのカットオフ周波数3dB落ち周波数を100Hzとすれば、時定数は1/2πfの計算式により計算され、およそ1.6msとなる。従って、EQ7の出力は再生RF信号のDCレベルの変動に対して、約1.6ms経過時点で66のレベルで追従する。光ディスクとしてCDCompactDiscを例に取れば、再生面に約3mmの長さの傷が存在したとすると、約3mmはCDの一倍速再生時の2.5msの時間に相当するため、HPFAGCアンプ6の時定数を越える。そのため、再生RF信号のDCレベルの変動にHPFの出力は追従することになる。その結果、データエラーが増加し、音声映像の視聴者に対して、ストレスのない安定した光ディスクの再生を提供することができない。以上のとおり、従来技術には、解決すべき問題点が存在する。本発明の一側面において、光ディスクのディフェクト領域に関わらずDCレベルの変動を抑制することでデータエラーの発生を防ぐ光ディスク再生装置が、望まれる。本発明の視点によれば、再生RF信号のオフセット調整が可能なオフセット調整回路と、前記オフセット調整回路の出力信号に対してAGCAutomaticGainControl動作を行なうか、又は、前記オフセット調整回路の出力信号の出力レベルを維持する保持動作を行なうか否かの切り替えが可能であり、補正後RF信号を出力するAGC回路と、前記補正後RF信号から、光ディスクの特性を示す特性信号を複数出力することが可能な特性検出回路と、前記特性信号のうち、光ディスクのディフェクト領域に関わらず一定の値を出力する特性信号と予め定めた差分基準値との差分を積分し、前記オフセット調整回路のオフセットを調整する積分回路と、前記特性信号のうち、光ディスクのディフェクト領域で値が変化する特性信号と予め定められた特性基準値と比較することで、前記AGC回路における前記AGC動作と前記保持動作を切り替える制御回路と、を備える光ディスク再生装置が提供される。本発明の視点によれば、光ディスクのディフェクト領域に関わらずDCレベルの変動を抑制することでデータエラーの発生を防ぐ光ディスク再生装置が、提供される。初めに、図1を用いて実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。上述のように、特許文献1で開示された技術は、光ディスクにディフェクトが存在する場合であっても、再生RF信号のDCレベルの変動を抑制するものである。しかし、特許文献1で開示された技術では、ディフェクト領域が時間的に長い場合には、ディフェクト領域を通過した直後のデータを正しく取得できずデータエラーが発生するという問題がある。そのため、光ディスクのディフェクト領域に関わらずDCレベルの変動を抑制することでデータエラーの発生を防ぐ光ディスク再生装置が望まれる。そこで、図1に示す光ディスク再生装置を提供する。図1に示す光ディスク再生装置は、再生RF信号のオフセット調整が可能なオフセット調整回路と、オフセット調整回路の出力信号に対してAGC動作を行なうか、又は、オフセット調整回路の出力信号の出力レベルを維持する保持動作を行なうか否かの切り替えが可能であり、補正後RF信号を出力するAGC回路と、補正後RF信号から、光ディスクの特性を示す特性信号を複数出力することが可能な特性検出回路と、特性信号のうち、光ディスクのディフェクト領域に関わらず一定の値を出力する特性信号と予め定めた差分基準値との差分を積分し、オフセット調整回路のオフセットを調整する積分回路と、特性信号のうち、光ディスクのディフェクト領域で値が変化する特性信号と予め定められた特性基準値と比較することで、AGC回路におけるAGC動作と保持動作を切り替える制御回路と、を備えている。図1に示す光ディスク再生装置は、再生RF信号の特性に関する情報を含む特性信号を複数検出する。積分器では、この特性信号のうち光ディスクのディフェクト領域で値がほぼ変化しない特性信号に基づいて、再生RF信号のオフセット調整値を生成する。そのため、オフセット調整回路から出力される信号のオフセットはディフェクト領域内であっても変動しない。同時に、ディフェクト領域内で値が変化する特性信号と予め定めた基準値を比較することで、AGC回路の動作をAGC動作とゲインを保持する動作を切り替える。即ち、ディフェクト領域においては、AGC回路でのAGC動作を行なわず、ゲインを保持することで、通常領域とディフェクト領域間での急激なゲイン変動を抑制する。その結果、ディフェクト領域から通常領域に遷移した際に、DCレベルの変動を抑制した再生RF信号の出力が可能になり、光ディスクのデータエラーの発生を防ぐことができる。[第1の実施形態]次に、本発明の第1の実施形態について、図面を用いてより詳細に説明する。図4は、本実施形態に係る光ディスク再生装置10の全体構成の一例を示す図である。光ディスク再生装置10は、光ディスク11と、スピンドルモータ12と、光ピックアップ13と、送りモータ14と、システムコントローラ15と、プリアンプ16と、信号変復調器ECCErrorCorrectingCode部17と、サーボ制御部18と、インターフェイス19と、コーデック20と、AVAudioVisual処理部21と、レーザ制御部22と、コンピュータ23と、ディフェクト処理回路100から構成されている。スピンドルモータ12は、光ディスク11を回転駆動するモータである。光ピックアップ13は、データの取得を行なうためのレーザ光源及び受光部である。送りモータ14は、光ピックアップ13を光ディスク11の半径方向に移動するモータである。システムコントローラ15は、光ディスク再生装置10全体の制御及び信号処理やサーボ制御などの個別制御を行なう。プリアンプ16は、光ピックアップ13から出力される各種の信号に基づいてフォーカスエラー信号、トラッキングエラー信号、再生RF信号を生成する。信号変復調器ECC部17は、ディフェクト処理回路100の出力する信号の変調復調及びECCの付加、ECCに基づくエラー訂正処理を行なう。サーボ制御部18は、スピンドルモータ12及び送りモータ14の駆動を制御する。インターフェイス19は、光ディスク再生装置10と外部のコンピュータ23を接続する回路である。コーデック20は、信号のA/D変換とD/A変換を実現する。AV処理部21は、光ディスクから取得したデータから音声映像を再現するデコードする。レーザ制御部22は、光ピックアップ13が備えるレーザ光源の制御を行なう。ディフェクト処理回路100は、再生RF信号のDCレベル変動を抑制する。次に、ディフェクト処理回路100について詳細に説明する。図5は本実施形態に係るディフェクト処理回路100の内部構成の一例を示す図である。図5に示すディフェクト処理回路100は、AGCアンプ101及び102と、オフセット調整回路103と、EQ回路104と、A/D変換器105と、ピークホールド回路106と、ボトムホールド回路107と、平均化回路108と、減算器109と、積分器110と、コンパレータ111と、スイッチ112及び113と、制御ロジック回路114から構成される。AGCアンプ101は、入力された再生RF信号を正規化する。AGCアンプ101は出力信号をオフセット調整回路103に対して出力する。オフセット調整回路103は、積分器110の出力信号に応じて、AGCアンプ101が出力する信号のオフセット調整を行なう。具体的には、積分器110の出力信号が0の場合はオフセット調整を行なわず、積分器110の出力信号がプラスの場合は、オフセットを上昇させ、積分器110の出力信号がマイナスの場合は、オフセットを減少させて出力する。オフセット調整回路103の出力信号はAGCアンプ102に出力される。AGCアンプ102は、後段のA/D変換器105がA/D変換する際のレンジに対応して、オフセット調整回路103が出力するRF信号のレベルを最適化する。AGCアンプ102は、オフセット調整回路103の出力信号と制御ロジック回路114の選択信号C1を受け付ける。AGCアンプ102の出力信号はEQ回路104に出力される。AGCアンプ102では、制御ロジック回路114の出力する選択信号C1がLレベルの場合には、オフセット調整回路103から出力されたRF信号に対してAGC動作を行なう。選択信号C1がHレベルの場合には、AGCアンプ102のゲインを選択信号C1がHレベルに設定される直前の値を保持するホールドする。AGCアンプ102の出力信号はEQ回路104に出力される。EQ回路104は、光ディスク再生装置10の光学系損失による高域減衰を補償する。EQ回路104は、AGCアンプ102の出力信号を受け付け、補償後のRF信号をA/D変換器105と、ピークホールド回路106と、ボトムホールド回路107にそれぞれ出力するA/D変換器105は、補償後のRF信号をデジタル信号に変換する。ピークホールド回路106は、EQ回路104の出力する補償後のRF信号のピーク値を出力する。ピークホールド回路106は、時定数を持ち、入力信号に追従する動作をする。ピークホールド回路106の出力信号は平均化回路108、コンパレータ111のマイナス側に出力される。ボトムホールド回路107は、EQ回路104の出力する補償後のRF信号のボトム値を出力する。ボトムホールド回路107も、時定数を持ち、入力信号に追従する動作をする。ボトムホールド回路107の出力信号は平均化回路108、スイッチ112に出力される。平均化回路108は、ピークホールド回路106とボトムホールド回路107の出力信号の平均値中間値を出力する。平均化回路108は、ピークホールド回路106の出力信号とボトムホールド回路107の出力信号を受け付け、平均化回路108の出力信号はスイッチ112に出力される。スイッチ112は、ボトムホールド回路107の出力信号と平均化回路108の出力信号を入力信号として受け付け、制御ロジック回路114が出力する選択信号C2に基づき、いずれかの入力信号を出力する。選択信号C2がHレベルであれば、ボトムホールド回路107の出力信号を選択し、Lレベルであれば平均化回路108の出力信号を選択する。スイッチ112の出力信号は減算器109のマイナス側に出力される。減算器109は、スイッチ113の出力信号からスイッチ112の出力信号を減算した結果を積分器110に対して出力する。積分器110は、制御ロジック回路114が出力する選択信号C1に基づいて、積分時の時定数を変更し、積分演算を行なう。積分器110は、演算結果をオフセット調整回路103に出力する。積分器110の時定数は、制御ロジック回路114の選択信号C1がLレベルの場合は光ディスクの偏心成分を排除する遅い時定数に、選択信号C1がHレベルの場合は、ピークホールド回路106とボトムホールド回路107の変化に追従する早い時定数に切り替える。スイッチ113には、減算器基準値SRef1及びSRef2を入力し、制御ロジック回路114の出力する選択信号C2に基づいて、いずれかを出力する。選択信号C2がHレベルであれば、減算器基準値SRef2を選択し、Lレベルであれば減算器基準値SRef1を選択する。スイッチ113の出力信号は減算器109のプラス側に出力される。減算器基準値SRef1は、減算器109の演算において平均化回路108の出力信号を使用する際の基準値である。減算器基準値SRef2は、減算器109の演算においてボトムホールド回路107の出力信号を使用する際の基準値である。減算器基準値SRef1は、ディフェクトのない通常の再生RF信号がディフェクト処理回路100に入力された場合に平均化回路108から出力される信号のレベルと同程度に設定する。減算器基準値SRef2は、ディフェクトのない通常の再生RF信号がディフェクト処理回路100に入力された場合にボトムホールド回路107から出力される信号のレベルと同程度に設定する。コンパレータ111は、ピークホールド回路106の出力信号のレベルとコンパレータ基準値CRef1を比較する。ピークホールド回路106の出力信号のレベルがコンパレータ基準値CRef1よりも低い場合には、Hレベルを出力する。ピークホールド回路106の出力信号のレベルがコンパレータ基準値CRef1以上の場合には、Lレベルを出力する。コンパレータ基準値CRef1は、通常の再生RF信号が入力された場合のピークホールド回路106の出力レベルよりも僅かに低い値に設定する。コンパレータ111の出力信号は、制御ロジック回路114に出力される。制御ロジック回路114は、コンパレータ111の出力信号を受け付け、選択信号C1及びC2を出力する。制御ロジック回路114は、コンパレータ111の出力信号がHレベルの場合には、選択信号C1にHレベルを出力し、Lレベルの場合にはLレベルを出力する。さらに、制御ロジック回路114は、コンパレータ111の出力信号がHレベルの場合には、選択信号C2にHレベルを出力し、Lレベルの場合にはLレベルを出力する。従って、コンパレータ111の出力信号がHレベルの場合には、ボトムホールド回路107の出力信号と減算器基準値SRef2を選択し、コンパレータ111の出力信号がLレベルの場合には、平均化回路108の出力信号と減算器基準値SRef1を選択する。制御ロジック回路114における、入出力信号の関係をまとめると図6のようになる。次に、ディフェクト処理回路100の動作について説明する。図7は、ディフェクト処理回路100にディフェクト領域の時間が長い再生RF信号を入力した場合の出力波形の一例と、各回路の動作状態の一例を示す図である。最初に、再生RF信号がディフェクト領域にない通常領域場合の動作について説明する時刻t4。再生RF信号にオフセットが存在しない場合には、ピークホールド回路106の出力信号のレベルはコンパレータ基準値CRef1よりも高いので、コンパレータ111の出力信号はLレベルとなる。その後、制御ロジック回路114が選択信号C2をLレベルに設定することにより、スイッチ112は、平均化回路108の出力信号を選択し、スイッチ113は減算器基準値SRef1を選択し、それぞれ出力する。その結果、減算器109の出力は減算器基準値SRef1-平均化回路108の出力信号となる。ここで、減算器基準値SRef1は平均化回路108の出力信号のレベルと同程度に設定しているので、減算器109の出力はほぼ0となる。減算器109の出力が0になるため、積分器110の出力信号も0となる。積分器110の出力信号が0であるため、オフセット調整回路103はオフセット調整をせず、再生RF信号をそのまま出力する。従って、オフセット調整回路103が出力するRF信号にオフセットは存在しないことになる。なお、再生RF信号がプラス側にずれた場合は、減算器109の出力信号はマイナスとなるので、オフセット調整回路103はマイナス側にオフセット調整を行なう。再生RF信号がプラス側若しくはマイナス側にずれていても、減算器109の出力信号は最終的には0に近づいて安定し、オフセット調整回路103が出力するRF信号にはオフセットが存在しないことになる。従って、オフセット調整回路103はHPFのオフセット除去と同等の動作をなしていると言える。また、積分器109の時定数の設定を変更することにより、HPFと同じような周波数特性を持たせることが可能になり、特許文献1で開示されたHPFAGCアンプ6のHPFと同等の動作が行なえる。続いて、再生RF信号が図7の時刻t5に示すディフェクト領域に入った場合の動作について説明する。光ディスクの再生が、ディフェクト領域に遷移すると、ピークホールド回路106の出力信号のレベルは徐々に低下する。その後、ピークホールド回路106の出力信号のレベルがコンパレータ基準値CRef1よりも低くなった場合に、コンパレータ111の出力信号はHレベルとなる。そして、制御ロジック回路114が選択信号C2をHレベルに設定することにより、スイッチ112は、ボトムホールド回路107の出力信号を選択し、スイッチ113は減算器基準値SRef2を選択し、それぞれ出力する。その結果、減算器109の出力は減算器基準値SRef2-ボトムホールド回路107の出力信号となる。ここで、減算器基準値SRef2はボトムホールド回路107出力信号のレベルと同程度に設定しているので、減算器109の出力は0となり、積分器110の出力はディフェクト領域に遷移する前のレベルから変動しない。積分器110の出力が変動しないので、オフセット調整回路103の出力信号は再生RF信号のディフェクト領域におけるDCレベルの変動に対してほぼ変わらない出力となる。また、コンパレータ111の出力信号がHレベルとなるので、選択信号C1はHレベルとなりAGCアンプ102のAGC機能は働かず、直前のゲインを保持ホールドする。そのため、オフセット調整回路103の出力信号はディフェクト領域の直前のゲインのまま出力されるので、再生RF信号のDCレベルが変動したとしても、振幅は現状のゲインのまま出力される。その結果、EQ回路104の出力信号は、再生RF信号のディフェクト領域によるDCレベルの変動に対して、振幅及びDCレベルとも変わらない信号となる。次に、再生RF信号が、ディフェクト領域から通常領域に遷移した場合時刻t6の動作を説明する。再生RF信号が通常領域に遷移すると、ピークホールド回路106の出力信号は徐々に上昇する。その後、ピークホールド回路106の出力信号がコンパレータ基準値CRef1よりも高くなると、ディフェクト領域前の通常領域における動作と等しくなる。ピークホールド回路106の出力信号がコンパレータ基準値CRef1よりも高い状態は、再生RF信号が通常状態に戻っていると考えられるので、平均化回路108の出力信号も通常領域における出力と同程度になる。その結果、減算器109の出力信号は0となり、積分器110の出力はディフェクト領域直前のレベルを出力し、オフセット調整回路103の出力信号はディフェクト領域前のDCレベルとほぼ同じレベルとなる。また、AGCアンプ102の動作は、ホールド状態からAGC動作に変わるが、AGC動作に変わる際のオフセット調整回路103の出力信号は、ディフェクト領域前と変わらない信号振幅となるので、AGC動作を再度開始しても通常領域における振幅で出力される。従って、HPFの使用時のようなDCレベルの変動は発生せず、EQ回路104の出力信号におけるDCレベルの変動は発生しない。本実施形態に係る光ディスク再生装置10は、光ディスクについた指紋や傷等によるディフェクト領域が時間的に長い場合、ディフェクト領域から通常領域への遷移時にデータエラーの発生を防ぐことができる。即ち、再生RF信号のボトムホールド値は、ディフェクト領域でも通常領域でも変化しない。ディフェクト領域では、このボトムホールド値と基準値を比較し、オフセット調整回路103にフィードバックする。一方、通常領域では再生RF信号の平均値と基準値を比較して、オフセット調整回路103にフィードバックする。このように、フィードバックする信号を切り替えることで積分器110の出力を安定させ、再生RF信号のDCレベルを維持する。また、ディフェクト領域ではAGCアンプ102のAGC動作を停止し、直前のゲインをホールドすることにより、ディフェクト領域内でのゲイン変動を抑制し、再生RF信号のボトムホールド値を維持できるためDCレベルの変動がないRF信号を出力することができる。[第2の実施形態]続いて、第2の実施形態について図面を参照して詳細に説明する。光ディスクには、データの記録されていない領域が存在する。このような領域もある種のディフェクト領域とみなすことができる。そこで、本実施形態においては光ディスクに未記録領域が存在する場合について説明する。図8は、本実施形態に係るディフェクト処理回路100aの内部構成の一例を示す図である。図8において図5と同一構成要素には、同一の符号を表し、その説明を省略する。図5に示すディフェクト処理回路100と図8に示すディフェクト処理回路100aとの相違点は、コンパレータ111を削除し、ボトムホールド値と基準値を比較するコンパレータ115を追加した点である。コンパレータ115のプラス側にはボトムホールド回路107の出力信号を入力し、マイナス側にはコンパレータ基準値CRef2を入力する。コンパレータ115の出力信号は制御ロジック回路114に出力される。コンパレータ115は、ボトムホールド回路107の出力信号のレベルがコンパレータ基準値CRef2よりも高い場合にはHレベルを出力する。ボトムホールド回路107の出力信号のレベルがコンパレータ基準値CRef2以下の場合には、Lレベルを出力する。コンパレータ基準値CRef2の設定は、通常領域における再生RF信号が入力された場合のボトムホールド回路107の出力レベルよりも僅かに高い値とする。第1の実施形態におけるスイッチ112には、ボトムホールド回路107の出力信号と平均化回路108の出力信号を入力したが、本実施形態では、ピークホールド回路106の出力信号と平均化回路108の出力信号を入力する。また、スイッチ113の入力も減算器基準値SRef1及びSRef3に変更する。減算器基準値SRef1については第1の実施形態において説明した値と同様のため説明を省略する。減算器基準値SRef3は、ピークホールド回路106の出力信号でオフセット調整回路103を動作させるときの基準値である。減算器基準値SRef3は、通常領域におけるRF信号を入力した際のピークホールド回路106の出力信号のレベルと同程度にする。次に、本実施形態に係るディフェクト処理回路100aの動作について説明する。本実施形態においては、光ディスクの未記録領域から記録領域へ遷移する場合を想定し、特に未記録領域が時間的に長い場合について説明する。図9は、ディフェクト処理回路100aに未記録領域の時間が長い再生RF信号を入力した場合の出力波形の一例と、各回路の動作状態の一例を示す図である。初めに、再生RF信号が記録領域にある場合の動作について説明する時刻t7。再生RF信号が記録領域にある場合には、ボトムホールド回路107の出力信号のレベルはコンパレータ基準値CRef2よりも低いので、コンパレータ115はLレベルを出力する。コンパレータ115の出力がLレベルであるため、制御ロジック回路114は選択信号C2をLレベルに設定する。そのため、スイッチ112は、平均化回路108の出力信号を選択し、スイッチ113は減算器基準値SRef1を選択し、それぞれ出力する。その結果、減算器109の出力は減算器基準値SRef1-平均化回路108の出力信号となる。ここで、減算器基準値SRef1は平均化回路108の出力信号のレベルと同程度に設定しているので、減算器109の出力はほぼ0となる。減算器109の出力が0になるため、積分器110の出力信号も0となる。積分器110の出力信号が0であるため、オフセット調整回路103はオフセット調整をせず、再生RF信号をそのまま出力する。続いて、再生RF信号が未記録領域に入った場合時刻t8の動作について説明する。未記録領域に入ると、ボトムホールド回路107の出力信号は徐々に上昇する。その後、コンパレータ基準値CRef2よりも高くなった場合に、コンパレータ115の出力信号はHレベルとなる。コンパレータ115の出力信号がHレベルであるため、制御ロジック回路114は選択信号C2をHレベルに設定する。そのため、スイッチ112は、ピークホールド回路106の出力信号を選択し、スイッチ113は減算器基準値SRef3を選択し、それぞれ出力する。その結果、減算器109の出力は減算器基準値SRef3-ボトムホールド回路106の出力信号となる。ここで、減算器基準値SRef3はピークホールド回路106の出力信号のレベルと同程度に設定しているので、減算器109の出力は0となり、積分器110の出力が未記録領域に遷移する前のレベルから変動しない。積分器110の出力が変動しないので、オフセット調整回路103の出力信号は、再生RF信号の未記録領域におけるDCレベルの変動に対してほぼ変わらない出力となる。また、コンパレータ115の出力信号がHレベルであるので、選択信号C1はHレベルとなりAGCアンプ102のAGC機能は働かず、直前のゲインを保持ホールドする。そのため、オフセット調整回路103の出力信号は未記録領域直前のゲインのまま出力される。その結果、EQ回路104の出力信号も再生RF信号の未記録領域によるDCレベルの変動に対して、振幅及びDCレベルとも変わらない信号となる。次に、再生RF信号が再び記録領域に入った場合時刻t9の動作を説明する。再生RF信号が通常領域に遷移すると、ボトムホールド回路107の出力信号は徐々に低下する。その後、コンパレータ基準値CRef2よりも低くなると、未記録領域前の記録領域における動作とほぼ等しくなる。ボトムホールド回路107の出力信号がコンパレータ基準値CRef2よりも低い状態は、再生RF信号が通常状態に戻っていると考えられるので、平均化回路108の出力信号も通常領域における出力とほぼ同等となる。その結果、減算器109の出力信号は0となり、積分器110の出力は未記録領域直前のレベルを出力し、オフセット調整回路103の出力信号は未記録領域前のDCレベルとほぼ同じレベルとなる。また、AGCアンプ102の動作は、ホールド状態からAGC動作に変わるが、AGC動作に変わる際のオフセット調整回路103の出力信号は、未記録領域前と変わらない信号振幅となるので、AGC動作を再度開始しても通常領域における振幅で出力される。従って、HPFの使用時のようなDCレベルの変動は発生せず、EQ回路104の出力信号におけるDCレベルの変動は発生しない。本実施形態に係るディフェクト処理回路100aでは、光ディスクの未記録領域が時間的に長い場合に、未記録領域から通常領域へ遷移時にデータエラーの発生を防ぐことができる。即ち、再生RF信号のピークホールド値は、未記録領域でも通常領域でも変化しない。未記録領域では、このピークホールド値と基準値を比較し、オフセット調整回路103にフィードバックする。一方、通常領域では再生RF信号の平均値と基準値を比較して、オフセット調整回路103にフィードバックする。このように、フィードバックする信号を切り替えることで積分器110の出力を安定させ、再生RF信号のDCレベルを維持する。また、未記録領域ではAGCアンプ102のAGC動作を停止し、直前のゲインをホールドすることにより、未記録領域内でのゲイン変動を抑制し、再生RF信号のピークホールド値を維持することでDCレベルの変動がないRF信号を出力することができる。なお、特許文献1において開示された技術では、図10に示すように未記録領域から記録領域に遷移時刻t12する際の再生RF信号に対するEQ回路7の出力波形のDCレベルは大きく変動する。これは、ディフェクト領域から通常領域に遷移するときと同様の理由により、HPFAGCアンプ6のHPFの時定数の影響を受けるためである。従って、特許文献1で開示された技術では、未記録領域が時間的に長い場合、DCレベルの変動が大きくなり、データエラーの増加を防ぐことができない。[第3の実施形態]続いて、第3の実施形態について図面を参照して詳細に説明する。図11は、本実施形態に係るディフェクト処理回路100bの内部構成の一例を示す図である。図11において図5と同一構成要素には、同一の符号を表し、その説明を省略する。図5に示すディフェクト処理回路100と、図8に示すディフェクト処理回路100bとの相違点は、コンパレータ115を追加する点である。コンパレータ115は、第2の実施形態において説明したものと同一であるため説明は省略する。なお、スイッチ112及び113の接続を変更する。スイッチ112への入力は、ピークホールド回路106の出力信号と、ボトムホールド回路107の出力信号と、平均化回路108の出力信号に変更する。スイッチ112の出力信号は減算器109のマイナス側に出力される。スイッチ113への入力は、減算器基準値SRef1~SRef3に変更する。減算器基準値SRef1は、平均化回路108の出力信号でオフセット調整回路103を動作させるときの基準値である。減算器基準値SRef2は、ボトムホールド回路107の出力信号でオフセット調整回路103を動作させるときの基準値である。減算器基準値SRef3は、ピークホールド回路106の出力信号でオフセット調整回路103を動作させるときの基準値である。減算器基準値SRef1~SRef3の設定は、第1及び第2の実施形態で説明した設定と同様とする。スイッチ113の出力信号は、減算器109のプラス側に入力される。ボトムホールド回路107はEQ回路104の出力信号を受け付け、ボトムホールド回路107の出力信号は平均化回路108、スイッチ112、コンパレータ115のプラス側に出力される。コンパレータ115は、ボトムホールド回路107の出力信号のレベルがコンパレータ基準値CRef2よりも高い場合にはHレベルを出力する。ボトムホールド回路107の出力信号のレベルがコンパレータ基準値CRef2以下の場合にはLレベルを出力する。制御ロジック回路114は、コンパレータ111の出力信号とコンパレータ115の出力信号を受け付け、選択信号C1及びC2を出力する。より具体的には、コンパレータ111及び115の出力信号が共にHレベル又はLレベルであれば、選択信号C1としてLレベルを出力し、共にHレベル又はLレベル以外であれば、Hレベルを出力する。さらに、コンパレータ111及び115の出力信号が共にHレベル又はLレベルであれば、スイッチ112は平均化回路108の出力信号を、スイッチ113は減算器基準値SRef1を選択し、コンパレータ111の出力信号がHレベルでコンパレータ115の出力信号がLレベルの場合は、スイッチ112はボトムホールド回路107の出力信号を、スイッチ113は減算器基準値SRef2を選択し、コンパレータ111の出力がLレベルでコンパレータ115の出力がHレベルの場合は、スイッチ112はピークホールド回路106の出力信号を、スイッチ113は減算器基準値SRef3を選択するような選択信号C2を出力する。図12は、以上の入出力関係をまとめた図である。次に、本実施形態に係るディフェクト処理回路100bの動作について説明する。図13は、ディフェクト処理回路100bにディフェクト領域の時間が長い再生RF信号を入力した場合の出力波形の一例と、各回路の動作状態の一例を示す図である。最初に、再生RF信号がディフェクト領域にない通常領域場合の動作について説明する時刻t13。再生RF信号にオフセットが存在しない場合には、ピークホールド回路106の出力信号のレベルはコンパレータ基準値CRef1以上であるので、コンパレータ111の出力信号はLレベルとなる。また、ボトムホールド回路107の出力信号のレベルはコンパレータ基準値CRef2以下であるので、コンパレータ115の出力信号はLレベルとなる。従って、スイッチ112では平均化回路108の出力信号が選択され、スイッチ113では減算器基準値SRef1が選択される。その結果、減算器109の出力は減算器基準値SRef1-平均化回路108の出力信号となり、第1の実施形態において説明した動作と同様となる。また、ピークホールド回路106の出力信号のレベルがコンパレータ基準値CRef1より低いことで、コンパレータ111の出力信号がHレベルに、ボトムホールド回路107の出力信号がコンパレータ基準値CRef2より高いことで、コンパレータ115の出力信号がHレベルになった場合を考える。この場合には、再生RF信号がディフェクト領域や未記録領域に遷移せずに、振幅レベルが低下しているが、この場合にもスイッチ112は平均化回路108の出力信号を選択し、スイッチ113は減算器基準値SRef1を選択するのでRF信号のDCレベルの変動は発生しない。続いて、再生RF信号がディフェクト領域に入った場合の動作について説明する時刻t14。ディフェクト領域に遷移すると、ピークホールド回路106の出力信号は徐々に低下する。その後、ピークホールド回路106の出力信号のレベルがコンパレータ基準値CRef1よりも低くなった場合に、コンパレータ111の出力信号はHレベルとなる。このとき、ボトムホールド回路107の出力信号は殆ど変化しないので、コンパレータ115出力信号はLレベルとなる。従って、スイッチ112ではボトムホールド回路107の出力信号が選択され、スイッチ113では減算器基準値SRef2が選択される。その結果、減算器109の出力は減算器基準値SRef2-ボトムホールド回路107の出力信号となり、第1の実施形態において説明した動作と同様となる。次に再生RF信号がディフェクト領域から通常領域に遷移した場合の動作を説明する時刻t15。再生RF信号が通常領域に遷移すると、ピークホールド回路106の出力信号は徐々に上昇する。その後、ピークホールド回路106の出力信号のレベルがコンパレータ基準値CRef1よりも高くなり、ボトムホールド回路107の出力信号は殆ど変わらないので、ディフェクト領域前の通常領域における動作とほぼ等しくなる。従って、実施形態1の時と同じ動作となり、EQ回路104の出力信号は第1の実施形態で説明した波形と同じ波形となる。次に、光ディスクの未記録領域から記録領域への遷移する場合について説明する。図14は、ディフェクト処理回路100bに未記録領域の時間が長い再生RF信号を入力した場合の出力波形の一例と、各回路の動作状態の一例を示す図である。初めに、再生RF信号が記録領域にある場合の動作について説明する時刻t16。再生RF信号が記録領域にある場合には、ピークホールド回路106の出力信号のレベルはコンパレータ基準値CRef1よりも高いので、コンパレータ111の出力はLレベルとなり、ボトムホールド回路107の出力信号のレベルはコンパレータ基準値CRef2よりも低いので、コンパレータ115はLレベルを出力する。そのため、スイッチ112は、平均化回路108の出力信号を選択し、スイッチ113は減算器基準値SRef1を選択し、それぞれ出力する。その結果、減算器109の出力は減算器基準値SRef1-平均化回路108の出力信号となり、第2の実施形態時の動作と同様になる。続いて、再生RF信号が未記録領域に入った場合の動作について説明する時刻t17。未記録領域に入ると、ボトムホールド回路107の出力信号は徐々に上昇する。その後、コンパレータ基準値CRef2よりも高くなった場合に、コンパレータ115の出力信号はHレベルとなる。この時のピークホールド回路106の出力信号のレベルは殆ど変化しないので、コンパレータ111の出力信号はLレベルとなる。従って、スイッチ112ではピークホールド回路106の出力信号が選択され、スイッチ113では減算器基準値SRef3が選択される。その結果、減算器109の出力は減算器基準値SRef3-ピークホールド回路106の出力信号となり、第2の実施形態時の動作と同様になる。次に、再生RF信号が再び記録領域に入った場合の動作を説明する時刻t18。再生RF信号が通常領域に遷移すると、ボトムホールド回路107の出力信号は徐々に低下する。その後、コンパレータ基準値CRef2よりも低くなると、未記録領域前の記録領域における動作とほぼ等しくなる。以上のことから、EQ回路104の出力信号は第2の実施形態で説明した波形と同じ波形となる。このように、本実施形態に係るディフェクト処理回路100bでは、再生RF信号のディフェクト領域が時間的に長い場合や、光ディスクの未記録領域が時間的に長い場合であってもDCレベルの変動を発生させることはない。[第4の実施形態]続いて、第4の実施形態について図面を参照して詳細に説明する。図15は、本実施形態に係るディフェクト処理回路100cの内部構成の一例を示す図である。図15において図11と同一構成要素には、同一の符号を表し、その説明を省略する。本実施形態に係るディフェクト処理回路100cは、ピークホールド回路106とボトムホールド回路107への入力信号をデジタル信号で供給するものである。そのため、A/D変換器105の出力信号をピークホールド回路106aとボトムホールド回路107aに出力している。さらに、積分器110aの出力信号をD/A変換器116によりアナログ信号に変換してオフセット調整回路103に出力する。他にも、平均化回路108a、スイッチ112a、減算器109a、積分器110a、コンパレータ111a、コンパレータ115a、スイッチ113aをデジタル回路に変更している。その他の構成及び動作は、第3の実施形態に係るディフェクト処理回路100bと同様のため説明を省略する。本実施形態に係るディフェクト処理回路100cは、必要な演算処理をデジタル領域で行なっている。そのため、D/A変換器116が追加になったとしても、回路全体としては面積の縮小が図れる。大きなゲート面積を必要とするアナログ回路に対してデジタル回路はゲート面積を小さくできるためである。また、アナログ回路は動作時に定常電流を必要とするのに対してデジタル回路は信号変化時の充放電電流を要するに留まるので、消費電力の削減が可能になる。なお、上記の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。