第1のゲート電極を有する第1導電型MISFETと、第2のゲート電極を有する第2導電型MISFETとを半導体基板上に備えた半導体装置であって、前記第1のゲート電極は、第1の仕事関数を有する第1の金属含有膜と、前記第1の金属含有膜上に形成されており且つ第2の仕事関数を有する第2の金属含有膜とを含み、前記第2のゲート電極は、前記第1の金属含有膜を含まないと共に前記第2の金属含有膜を含み、前記第1のゲート電極における前記第1の金属含有膜と前記第2の金属含有膜との間に拡散防止層が形成されていることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記拡散防止層は、前記第1の金属含有膜を構成する材料の酸化物、窒化物又は酸窒化物からなることを特徴とする半導体装置。請求項1又は2に記載の半導体装置において、前記第1導電型MISFETはpチャネルMISFETであり、前記第2導電型MISFETはnチャネルMISFETであり、前記第1の金属含有膜は、Ti、Ta、W若しくはNiを含む金属窒化物、又は貴金属からなり、前記第2の金属含有膜は、Hf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の窒化物若しくは炭化物からなることを特徴とする半導体装置。請求項3に記載の半導体装置において、前記拡散防止層は、Ti又はTaを含む酸化物からなることを特徴とする半導体装置。請求項3に記載の半導体装置において、前記第1の金属含有膜は、W若しくはNiを含む金属窒化物、又は貴金属からなり、前記拡散防止層は、Ti又はTaを含む金属窒化物からなることを特徴とする半導体装置。請求項3に記載の半導体装置において、前記第1の金属含有膜は、貴金属からなり、前記拡散防止層は、貴金属の酸化物、窒化物又は酸窒化物からなることを特徴とする半導体装置。請求項3に記載の半導体装置において、前記第1の金属含有膜は、Ti、Ta、W又はNiを含む金属窒化物からなり、前記拡散防止層は、Ti、Ta、W又はNiを含む金属酸窒化物からなることを特徴とする半導体装置。請求項1又は2に記載の半導体装置において、前記第1導電型MISFETはnチャネルMISFETであり、前記第2導電型MISFETはpチャネルMISFETであり、前記第1の金属含有膜は、Hf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の窒化物若しくは炭化物からなり、前記第2の金属含有膜は、Ti、Ta、W若しくはNiを含む金属窒化物、又は貴金属からなることを特徴とする半導体装置。請求項8に記載の半導体装置において、前記拡散防止層は、Ti又はTaを含む酸化物からなることを特徴とする半導体装置。請求項8に記載の半導体装置において、前記第1の金属含有膜は、Hf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の窒化物但しTi又はTaの窒化物を除く若しくは炭化物からなり、前記拡散防止層は、Ti又はTaを含む金属窒化物からなることを特徴とする半導体装置。請求項8に記載の半導体装置において、前記第1の金属含有膜は、Hf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の炭化物からなり、前記拡散防止層は、前記第1の金属含有膜を構成する材料の酸化物、窒化物又は酸窒化物からなることを特徴とする半導体装置。請求項8に記載の半導体装置において、前記第1の金属含有膜は、Hf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属の窒化物、又は前記金属群の中から選ばれた2つ以上の金属の合金の窒化物からなり、前記拡散防止層は、前記第1の金属含有膜を構成する材料の酸化物からなることを特徴とする半導体装置。請求項1~12のいずれか1項に記載の半導体装置において、前記第1のゲート電極及び前記第2のゲート電極のそれぞれの下に、高誘電率絶縁膜を含むゲート絶縁膜が形成されていることを特徴とする半導体装置。請求項13に記載の半導体装置において、前記ゲート絶縁膜は、前記高誘電率絶縁膜の下に形成されており且つシリコン酸化膜からなる下地膜を含むことを特徴とする半導体装置。請求項1~14のいずれか1項に記載の半導体装置において、前記第1のゲート電極及び前記第2のゲート電極はそれぞれ、前記第2の金属含有膜上に形成された導電膜を含むことを特徴とする半導体装置。第1のゲート電極を有する第1導電型MISFETと、第2のゲート電極を有する第2導電型MISFETとを半導体基板上に備えた半導体装置の製造方法であって、前記半導体基板における前記第1導電型MISFETの形成領域の上に、第1の仕事関数を有する第1の金属含有膜を形成する工程aと、前記工程aよりも後に、前記第1の金属含有膜の上、及び前記半導体基板における前記第2導電型MISFETの形成領域の上に、第2の仕事関数を有する第2の金属含有膜を形成する工程bと、前記工程bよりも後に、前記第1の金属含有膜及び前記第2の金属含有膜をパターニングして、前記第1の金属含有膜及び前記第2の金属含有膜を含む前記第1のゲート電極と、前記第1の金属含有膜を含まないと共に前記第2の金属含有膜を含む前記第2のゲート電極とを形成する工程cとを備え、前記工程aと前記工程cとの間に、前記第1のゲート電極における前記第1の金属含有膜と前記第2の金属含有膜との間に介在する拡散防止層を形成する工程dをさらに備えていることを特徴とする半導体装置の製造方法。請求項16に記載の半導体装置の製造方法において、前記工程dにおいて、前記第1の金属含有膜の表面部を改質することによって前記拡散防止層を形成することを特徴とする半導体装置の製造方法。請求項17に記載の半導体装置の製造方法において、前記工程dは、前記工程bよりも前に実施され、前記工程dにおいて、酸素及び窒素の少なくとも一方を含む雰囲気中での熱処理又はプラズマ処理によって、前記第1の金属含有膜の表面部を改質することを特徴とする半導体装置の製造方法。請求項18に記載の半導体装置の製造方法において、前記工程aは、前記半導体基板における前記第1導電型MISFET及び前記第2導電型MISFETのそれぞれの形成領域の上に、前記第1の金属含有膜を形成する工程a1と、前記工程a1よりも後に、前記第2導電型MISFETの形成領域の上に形成された部分の前記第1の金属含有膜を選択的に除去する工程a2とを含み、前記工程dは、前記工程a1と前記工程a2との間に実施され、前記工程dにおいて、前記第1導電型MISFET及び前記第2導電型MISFETのそれぞれの形成領域の上に形成された前記第1の金属含有膜の表面部を改質することによって前記拡散防止層を形成し、前記工程a2において、前記第2導電型MISFETの形成領域の上に形成された部分の前記拡散防止層を選択的に除去することを特徴とする半導体装置の製造方法。請求項17に記載の半導体装置の製造方法において、前記工程dは、前記工程bよりも後に実施され、前記工程dにおいて、酸素及び窒素の少なくとも一方のイオン注入によって、前記第1の金属含有膜の表面部を改質することを特徴とする半導体装置の製造方法。請求項16に記載の半導体装置の製造方法において、前記工程dは、前記工程bよりも前に実施され、前記工程dにおいて、前記第1の金属含有膜の上に前記拡散防止層を成膜することを特徴とする半導体装置の製造方法。請求項21に記載の半導体装置の製造方法において、前記工程aは、前記半導体基板における前記第1導電型MISFET及び前記第2導電型MISFETのそれぞれの形成領域の上に、前記第1の金属含有膜を形成する工程a1と、前記工程a1よりも後に、前記第2導電型MISFETの形成領域の上に形成された部分の前記第1の金属含有膜を選択的に除去する工程a2とを含み、前記工程dは、前記工程a1と前記工程a2との間に実施され、前記工程dにおいて、前記第1導電型MISFET及び前記第2導電型MISFETのそれぞれの形成領域の上に形成された前記第1の金属含有膜の上に前記拡散防止層を成膜し、前記工程a2において、前記第2導電型MISFETの形成領域の上に形成された部分の前記拡散防止層を選択的に除去することを特徴とする半導体装置の製造方法。請求項16~22のいずれか1項に記載の半導体装置の製造方法において、前記第1のゲート電極及び前記第2のゲート電極をゲートラスト法を用いて形成することを特徴とする半導体装置の製造方法。しかしながら、従来のデュアルメタルゲート構造を有する半導体装置においては、微細化に伴い、適正な閾値電圧Vtが得られなくなるという問題が生じる。前記に鑑み、本発明は、さらなる微細化に対しても適正な閾値電圧Vtが得られるデュアルメタルゲート構造を実現することを目的とする。前述の目的を達成するために、本願発明者が、従来のデュアルメタルゲート構造において微細化に伴って適正な閾値電圧Vtが得られなくなる原因について検討したところ、以下のような知見を得た。図7a~e及び図8a~cに示す従来技術によると、PMISFETのゲート電極用金属含有膜pチャネル用金属含有膜6については、ゲートパターニング前に、NMIS領域に形成されている部分をエッチバックにより除去している。それに対して、NMISFETのゲート電極用金属含有膜nチャネル用金属含有膜8については、プロセスダメージの軽減やプロセスの簡便化等を目的として、ゲートパターニングまで、PMIS領域に形成されている部分を残存させている。従って、PMISFETのゲート電極pチャネル用ゲート電極12bは、pチャネル用金属含有膜6bと、nチャネル用金属含有膜8bとの積層構造を有することになる。ここで、前述の従来技術においては、pチャネル用ゲート電極12bの実効仕事関数が、ゲート絶縁膜11bのより近くに位置しているpチャネル用金属含有膜6bによって実質的に決定されること、言い換えると、pチャネル用ゲート電極12bの実効仕事関数に対して、ゲート絶縁膜11bから離れて位置しているnチャネル用金属含有膜8bが実質的な影響を及ぼさないことを前提としている。尚、実効仕事関数とは、MISFETの電気特性から求められる仕事関数であって、真空準位と金属のエネルギー準位との差を示す物性的な仕事関数に絶縁膜中の準位などの影響を加味したものを意味する。しかしながら、実際には、例えばゲートパターニング後における不純物ソース/ドレイン領域に含まれる不純物の活性化熱処理等の工程においてゲート電極構造が1000°C以上の高温プロセスに曝される。その結果、図9に示すように、pチャネル用ゲート電極12bにおいて、pチャネル用金属含有膜6bとnチャネル用金属含有膜8bとの積層構造中で界面反応が生じて合金化層合金化層20が形成されてしまう恐れがある。この合金化層の生成の程度によっては、下層に位置するゲート電極用金属含有膜pチャネル用金属含有膜6bの実効仕事関数が所望値から外れてしまう。その結果、従来のデュアルメタルゲート構造を有する半導体装置において、適正な閾値電圧Vtが得られなくなってしまう。尚、図7a~e及び図8a~cに示す従来技術においては、pチャネル用金属含有膜6bの厚さを十分に大きくすれば、前述の合金化層合金化層20の影響を抑制できるものの、この場合には、pチャネル用金属含有膜6bの選択的エッチバック及びゲートパターニングにおけるプロセス負荷が増大するという別の問題が生じる。また、特許文献2には、特許文献1に類似した異種のゲート電極用金属含有膜の積層構造における界面合金化反応を利用して、合金化反応後の仕事関数を利用する構成が提案されている。しかしながら、特許文献2に開示されている技術においては、合金化反応後の仕事関数を利用できる金属材料の選択肢が少ないという実用上の問題がある上に、合金化反応自体の制御が困難であるために、特許文献1と同様の問題を生じる恐れがある。また、非特許文献1には、特許文献1及び2のようなゲートファースト法に代えて、ゲートラスト法を用いたデュアルメタルゲート構造形成が開示されている。ゲートラスト法を用いた場合、ゲート電極の形成前にソース/ドレイン領域を形成できるため、ゲート電極形成後の工程における主な熱負荷は、420~430°C程度のシンタの熱負荷位になるので、特許文献1及び2のようにゲートファースト法を用いた場合と比較して、異種のゲート電極用金属含有膜の積層構造における望ましくない合金化反応を抑制できる可能性がある。しかしながら、例えばアルミニウム等の金属材料を用いた場合には、シンタの熱負荷であっても金属拡散及び合金化が生じてしまう。また、ゲートラスト法においては、ポリシリコン等からなるダミーゲート電極の除去により形成されるリセス内に、異種の金属含有膜の積層構造が埋め込まれるが、微細化に伴って当該リセスの寸法例えばゲート電極高さとなるリセス深さが小さくなるので、仕事関数を決定する各ゲート電極用金属含有膜の厚さを例えば10nm程度以下に薄くする必要がある。その結果、異種のゲート電極用金属含有膜の積層構造における界面合金化反応を十分に抑制できないと、合金化層の形成に起因して下層のゲート電極用金属含有膜の厚さが例えば5nm程度以下になってしまい、所望の仕事関数を得ることができなくなる。以上に述べたように、本発明の目的を達成するためには、つまり、さらなる微細化に対しても適正な閾値電圧Vtが得られるデュアルメタルゲート構造を実現するためには、ゲートファースト法及びゲートラスト法のいずれを用いた場合においても、仕事関数を決定する異種のゲート電極用金属含有膜の積層構造pチャネル用金属含有膜とnチャネル用金属含有膜との積層構造における界面合金化反応を極力抑えることが極めて重要な課題となる。本発明は、以上の知見に基づきなされたものであって、その要旨は、仕事関数を決定する異種のゲート電極用金属含有膜の積層構造pチャネル用金属含有膜とnチャネル用金属含有膜との積層構造における当該各金属含有膜同士の間に、金属拡散を防止するための拡散防止層を形成することである。これにより、さらなる微細化に対しても、異種のゲート電極用金属含有膜の積層構造における界面合金化反応を抑制して所望の仕事関数を得ることができるので、適正な閾値電圧Vtが得られるデュアルメタルゲート構造を実現することができる。尚、拡散防止層の形成に際しては、特に、プロセスの複雑化を避けるために、また、拡散防止層そのものを新たに挿入形成することに起因するゲート電極の厚さの増大や仕事関数に対する影響等を極力抑えるために、下層のゲート電極用金属含有膜の表面改質、又は異種のゲート電極用金属含有膜同士の界面の改質を行うことが好ましい。また、改質手段としては、膜堆積の他、例えば、熱処理、プラズマ処理又はイオン注入等を用いることができる。また、有効な拡散防止層材料としては、例えば、金属酸化物、金属窒化物又は金属酸窒化物等を用いることができる。具体的には、本発明に係る半導体装置は、第1のゲート電極を有する第1導電型MISFETと、第2のゲート電極を有する第2導電型MISFETとを半導体基板上に備えた半導体装置であって、前記第1のゲート電極は、第1の仕事関数を有する第1の金属含有膜と、前記第1の金属含有膜上に形成されており且つ第2の仕事関数を有する第2の金属含有膜とを含み、前記第2のゲート電極は、前記第1の金属含有膜を含まないと共に前記第2の金属含有膜を含み、前記第1のゲート電極における前記第1の金属含有膜と前記第2の金属含有膜との間に拡散防止層が形成されている。尚、前記拡散防止層は、ゲート電極の抵抗低減の観点からは、導電層であることが好ましいが、トンネル効果を生じる極薄例えば2nm程度以下の絶縁層であってもよい。また、前記拡散防止層が導電層であっても、微細化の観点特にゲートラスト法を用いる場合からは、前記拡散防止層の厚さは5nm程度以下であることが好ましく、ゲート電極の抵抗低減の観点からは、前記拡散防止層の厚さは2nm程度以下であることがより好ましい。本発明に係る半導体装置において、前記拡散防止層は、前記第1の金属含有膜を構成する材料の酸化物、窒化物又は酸窒化物から構成されていてもよい。本発明に係る半導体装置において、前記第1導電型MISFETはpチャネルMISFETであり、前記第2導電型MISFETはnチャネルMISFETであり、前記第1の金属含有膜は、Ti、Ta、W若しくはNiを含む金属窒化物、又は貴金属から構成されており、前記第2の金属含有膜は、Hf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の窒化物若しくは炭化物から構成されていてもよい。ここで、前記拡散防止層は、Ti又はTaを含む酸化物から構成されていてもよい。また、前記第1の金属含有膜は、W若しくはNiを含む金属窒化物、又は貴金属から構成されており、前記拡散防止層は、Ti又はTaを含む金属窒化物から構成されていてもよい。また、前記第1の金属含有膜は、貴金属から構成されており、前記拡散防止層は、貴金属の酸化物、窒化物又は酸窒化物から構成されていてもよい。また、前記第1の金属含有膜は、Ti、Ta、W又はNiを含む金属窒化物から構成されており、前記拡散防止層は、Ti、Ta、W又はNiを含む金属酸窒化物から構成されていてもよい。本発明に係る半導体装置において、前記第1導電型MISFETはnチャネルMISFETであり、前記第2導電型MISFETはpチャネルMISFETであり、前記第1の金属含有膜は、Hf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の窒化物若しくは炭化物から構成されており、前記第2の金属含有膜は、Ti、Ta、W若しくはNiを含む金属窒化物、又は貴金属から構成されていてもよい。ここで、前記拡散防止層は、Ti又はTaを含む酸化物から構成されていてもよい。また、前記第1の金属含有膜は、Hf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の窒化物但しTi又はTaの窒化物を除く若しくは炭化物から構成されており、前記拡散防止層は、Ti又はTaを含む金属窒化物から構成されていてもよい。また、前記第1の金属含有膜は、Hf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の炭化物から構成されており、前記拡散防止層は、前記第1の金属含有膜を構成する材料の酸化物、窒化物又は酸窒化物から構成されていてもよい。また、前記第1の金属含有膜は、Hf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属の窒化物、又は前記金属群の中から選ばれた2つ以上の金属の合金の窒化物から構成されており、前記拡散防止層は、前記第1の金属含有膜を構成する材料の酸化物から構成されていてもよい。本発明に係る半導体装置において、前記第1のゲート電極及び前記第2のゲート電極のそれぞれの下に、高誘電率絶縁膜を含むゲート絶縁膜が形成されていてもよい。ここで、前記ゲート絶縁膜は、前記高誘電率絶縁膜の下に形成されており且つシリコン酸化膜からなる下地膜を含んでいてもよい。本発明に係る半導体装置において、前記第1のゲート電極及び前記第2のゲート電極はそれぞれ、前記第2の金属含有膜上に形成された導電膜を含んでいてもよい。また、本発明に係る半導体装置の製造方法は、第1のゲート電極を有する第1導電型MISFETと、第2のゲート電極を有する第2導電型MISFETとを半導体基板上に備えた半導体装置の製造方法であって、前記半導体基板における前記第1導電型MISFETの形成領域の上に、第1の仕事関数を有する第1の金属含有膜を形成する工程aと、前記工程aよりも後に、前記第1の金属含有膜の上、及び前記半導体基板における前記第2導電型MISFETの形成領域の上に、第2の仕事関数を有する第2の金属含有膜を形成する工程bと、前記工程bよりも後に、前記第1の金属含有膜及び前記第2の金属含有膜をパターニングして、前記第1の金属含有膜及び前記第2の金属含有膜を含む前記第1のゲート電極と、前記第1の金属含有膜を含まないと共に前記第2の金属含有膜を含む前記第2のゲート電極とを形成する工程cとを備え、前記工程aと前記工程cとの間に、前記第1のゲート電極における前記第1の金属含有膜と前記第2の金属含有膜との間に介在する拡散防止層を形成する工程dをさらに備えている。本発明に係る半導体装置の製造方法において、前記工程dにおいて、前記第1の金属含有膜の表面部を改質することによって前記拡散防止層を形成してもよい。ここで、前記工程dは、前記工程bよりも前に実施され、前記工程dにおいて、酸素及び窒素の少なくとも一方を含む雰囲気中での熱処理又はプラズマ処理によって、前記第1の金属含有膜の表面部を改質してもよい。また、前記工程aは、前記半導体基板における前記第1導電型MISFET及び前記第2導電型MISFETのそれぞれの形成領域の上に、前記第1の金属含有膜を形成する工程a1と、前記工程a1よりも後に、前記第2導電型MISFETの形成領域の上に形成された部分の前記第1の金属含有膜を選択的に除去する工程a2とを含み、前記工程dは、前記工程a1と前記工程a2との間に実施され、前記工程dにおいて、前記第1導電型MISFET及び前記第2導電型MISFETのそれぞれの形成領域の上に形成された前記第1の金属含有膜の表面部を改質することによって前記拡散防止層を形成し、前記工程a2において、前記第2導電型MISFETの形成領域の上に形成された部分の前記拡散防止層を選択的に除去してもよい。或いは、前記工程dは、前記工程bよりも後に実施され、前記工程dにおいて、酸素及び窒素の少なくとも一方のイオン注入によって、前記第1の金属含有膜の表面部を改質してもよい。本発明に係る半導体装置の製造方法において、前記工程dは、前記工程bよりも前に実施され、前記工程dにおいて、前記第1の金属含有膜の上に前記拡散防止層を成膜してもよい。ここで、前記工程aは、前記半導体基板における前記第1導電型MISFET及び前記第2導電型MISFETのそれぞれの形成領域の上に、前記第1の金属含有膜を形成する工程a1と、前記工程a1よりも後に、前記第2導電型MISFETの形成領域の上に形成された部分の前記第1の金属含有膜を選択的に除去する工程a2とを含み、前記工程dは、前記工程a1と前記工程a2との間に実施され、前記工程dにおいて、前記第1導電型MISFET及び前記第2導電型MISFETのそれぞれの形成領域の上に形成された前記第1の金属含有膜の上に前記拡散防止層を成膜し、前記工程a2において、前記第2導電型MISFETの形成領域の上に形成された部分の前記拡散防止層を選択的に除去してもよい。尚、前記拡散防止層を成膜により形成する場合、ピンホールの発生を防止する観点から、前記拡散防止層の厚さは1nm程度以上であることが好ましい。本発明に係る半導体装置の製造方法において、前記第1のゲート電極及び前記第2のゲート電極をゲートラスト法を用いて形成してもよい。本発明によると、さらなる微細化に対しても適正な閾値電圧Vtが得られるデュアルメタルゲート構造を実現することができる。第1の実施形態以下、本発明の第1の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図1a~f及び図2a~eは、第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。まず、図1aに示すように、例えばシリコンSiからなる基板100の上部に、例えばシャロウトレンチ分離STI構造を有する素子分離領域102を選択的に形成することにより、nチャネルMISFETの形成領域以下、NMIS領域というとpチャネルMISFETの形成領域以下、PMIS領域というとを区画する。続いて、例えばイオン注入法により、NMIS領域の基板100にp型ウェル領域103aを形成し、PMIS領域の基板100にn型ウェル領域103bを形成する。続いて、基板100の表面に対して、例えば公知の標準RCA洗浄及び希釈フッ酸HF洗浄を順次行った後、当該表面が清浄化された基板100に対して、例えば温度が600°C~1000°C程度の酸素雰囲気で熱処理を行う。これにより、NMIS領域及びPMIS領域つまりCMISComplementaryMetalInsulatorSemiconductorデバイス形成領域の基板100の上に、例えばシリコン酸化膜SiO2膜からなる厚さ1~3nm程度の絶縁膜104が形成される。ここで、例えばウェット処理を用いて、例えばケミカルシリコン酸化膜やISSGInSituSteamGeneration膜からなる絶縁膜104を形成してもよい。次に、絶縁膜104上に、所望のゲート電極高さに相当する例えば60~80nm程度の厚さを持つ例えばアモルファスシリコンからなるダミーゲート電極膜105を堆積する。続いて、ダミーゲート電極膜105上に、リソグラフィ技術を用いて、例えばハードマスク材料やレジスト材料からなり且つNMIS領域及びPMIS領域それぞれのゲート電極形成領域を覆うマスクパターン106を形成する。次に、マスクパターン106を用いて、例えば塩素Cl2ガス等によるドライエッチング又はウェットエッチングを行うことによって、図1bに示すように、ダミーゲート電極膜105をパターニングした後、マスクパターン106を除去する。これにより、NMIS領域には、nチャネル用ダミーゲート電極105aが形成されると共に、PMIS領域には、pチャネル用ダミーゲート電極105bが形成される。このとき、nチャネル用ダミーゲート電極105a及びpチャネル用ダミーゲート電極105bのそれぞれの外側に位置する部分の絶縁膜104が除去されて、基板100とnチャネル用ダミーゲート電極105aとの間にダミーゲート絶縁膜104aが形成されると共に、基板100とpチャネル用ダミーゲート電極105bとの間にダミーゲート絶縁膜104bが形成される。次に、nチャネル用ダミーゲート電極105a及びpチャネル用ダミーゲート電極105bのそれぞれの側面上にオフセットスペーサ図示省略を形成した後、図1cに示すように、例えばイオン注入法により、基板100の上部におけるnチャネル用ダミーゲート電極105aの両側にn型エクステンション領域107aを形成し、基板100の上部におけるpチャネル用ダミーゲート電極105bの両側にp型エクステンション領域107bを形成する。次に、図1dに示すように、nチャネル用ダミーゲート電極105a及びpチャネル用ダミーゲート電極105bのそれぞれの側面上に、前述のオフセットスペーサを介して、例えば窒化シリコンからなる絶縁性サイドウォールスペーサ108a及び108bを形成する。その後、例えばイオン注入法により、基板100の上部におけるnチャネル用ダミーゲート電極105a及び絶縁性サイドウォールスペーサ108aの両側にn型ソース/ドレイン領域109aを形成し、基板100の上部におけるpチャネル用ダミーゲート電極105b及び絶縁性サイドウォールスペーサ108bの両側にp型ソース/ドレイン領域109bを形成する。その後、例えば1000°C以上の温度で、n型エクステンション領域107a及びp型エクステンション領域107b並びにn型ソース/ドレイン領域109a及びp型ソース/ドレイン領域109bのそれぞれに注入された不純物に対して活性化アニールを行う。これにより、ダミーゲートトランジスタ構造が完成する。その後、図示は省略しているが、n型ソース/ドレイン領域109a及びp型ソース/ドレイン領域109bのそれぞれの表面部をシリサイド化した後、図1eに示すように、例えばプラズマCVDChemicalVaporDeposition法により、基板100上の全面に亘って、例えば酸化シリコンを主成分とする層間絶縁膜110を堆積する。続いて、例えばCMPChemicalMechanicalPolishing法やドライエッチ法により、堆積した層間絶縁膜110に対して平坦化やエッチバックを行って、nチャネル用ダミーゲート電極105a及びpチャネル用ダミーゲート電極105bのそれぞれの上面を露出させる。次に、図1fに示すように、例えば塩素Cl2ガスを主成分とるエッチングガスを用いたドライエッチング、又は例えばテトラエチル水酸化アンモニウムTMAHを用いたウェットエッチングにより、nチャネル用ダミーゲート電極105a及びpチャネル用ダミーゲート電極105bを除去する。続いて、例えばフッ酸HFを用いたウェットエッチングにより、シリコン酸化膜SiO2からなるダミーゲート絶縁膜104a及び104bを除去する。これにより、ダミーゲート構造が除去されて、絶縁性サイドウォールスペーサ108aを側壁面とし且つ基板100を底面とするリセス111aが形成されると共に絶縁性サイドウォールスペーサ108bを側壁面とし且つ基板100を底面とするリセス111bが形成される。次に、図2aに示すように、例えばオゾン酸化を用いたウェット処理を行うことによって、リセス111a及び111bそれぞれの底面となる基板100上に、例えばシリコン酸化膜SiO2からなる厚さ1nm程度の下地膜112a及び112bを形成する。ここで、例えば熱処理を用いて、例えばシリコン熱酸化膜やISSG膜からなる下地膜112a及び112bを形成してもよいが、下地膜112a及び112bの形成工程は前述のシリサイド化工程後に行われるので、熱処理温度は最大でも600°Cを超えないようにする必要がある。次に、リセス111a及び111bそれぞれの底面上に形成された下地膜112a及び112bの上を含む基板100上の全面に、例えばALDAtomicLayerDeposition;原子層堆積法を用いて、例えば絶縁性金属酸化物からなる厚さ3nm程度の高誘電率絶縁膜113を成膜する。具体的には、高誘電率絶縁膜113として、例えばHfO2膜を成膜する場合、Hf原料としてHfCl4を、酸化材としてH2Oを用いると共に成膜温度を200~400°Cに設定し、HfCl4の供給、パージ、H2Oの供給及びパージのサイクルを繰り返し行うことによって、HfO2を原子層レベルで成長させて、所望の厚さを持つHfO2膜からなる高誘電率絶縁膜113を得ることができる。CMISトランジスタを構成するには、高誘電率絶縁膜113の形成後、PMIS領域及びNMIS領域のそれぞれにおいて、バンドエッジ価電子帯及び伝導帯付近の好適な仕事関数を持った異種のゲート電極用金属含有膜pチャネル用金属含有膜及びnチャネル用金属含有膜を形成する必要がある。ここで、pチャネル用金属含有膜及びnチャネル用金属含有膜のいずれを先に形成するかは、各ゲート電極材料の加工時の選択性等を考慮して決定すべきことであるが、以下、本実施形態では、pチャネル用金属含有膜を先に形成する場合を例として説明する。高誘電率絶縁膜113の形成後、図2aに示すように、高誘電率絶縁膜113上に、PMISFETに好適な仕事関数を持った材料、例えば、Pt、Pd若しくはRu等の貴金属、又はTi、Ta、W若しくはNiを含む金属窒化物からなる厚さ数nm~十数nm程度のpチャネル用金属含有膜114を形成する。リセス111a及び111bが高アスペクト比を有する場合には、pチャネル用金属含有膜114の形成方法としては、例えば、コンフォーマルな堆積が可能なALD法若しくはCVD法、又はボトムカバレッジのよいつまり高指向性のPVDPhysicalVaporDeposition法等を用いてもよい。続いて、図2aに示すように、pチャネル用金属含有膜114と、後述するnチャネル用金属含有膜117図2c参照との間の合金化反応を抑制するために、例えばpチャネル用金属含有膜114の表面部に対して改質処理を実施して拡散防止層115を形成する。拡散防止層115については後で詳細に述べる。その後、拡散防止層115上に、PMIS領域を覆うマスクパターン116を形成する。次に、マスクパターン116を用いて、図2bに示すように、NMIS領域に位置する部分のpチャネル用金属含有膜114及び拡散防止層115をエッチバックして除去し、その後、マスクパターン116を除去する。次に、図2cに示すように、NMIS領域に位置する部分の高誘電率絶縁膜113上、及びPMIS領域に残存する拡散防止層115上に、NMISFETに好適な仕事関数を持った材料、例えば、Hf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の窒化物若しくは炭化物からなる厚さ数nm~十数nm程度のnチャネル用金属含有膜117を形成する。リセス111a及び111bが高アスペクト比を有する場合には、nチャネル用金属含有膜117の形成方法としては、例えば、コンフォーマルな堆積が可能なALD法若しくはCVD法、又はボトムカバレッジのよいつまり高指向性のPVD法等を用いてもよい。次に、図2dに示すように、リセス111a及び111bの空隙部分が完全に埋まるように、nチャネル用金属含有膜117上に、例えばAl、Ti、W又はCu等の低抵抗の金属からなる導電膜118を形成する。最後に、図2eに示すように、リセス111a及び111bからはみ出た部分の導電膜118、nチャネル用金属含有膜117、拡散防止層115、pチャネル用金属含有膜114及び高誘電率絶縁膜113を、例えばCMP法による平坦化又はドライエッチング法によるエッチバックによって除去する。これにより、NMIS領域においては、下地膜112a及び高誘電率絶縁膜113aからなるゲート絶縁膜119aを挟んでリセス111aに埋め込まれており且つnチャネル用金属含有膜117a及び導電膜118aからなるnチャネル用ゲート電極120aが形成される。また、PMIS領域においては、下地膜112b及び高誘電率絶縁膜113bからなるゲート絶縁膜119bを挟んでリセス111bに埋め込まれており且つpチャネル用金属含有膜114b、拡散防止層115b、nチャネル用金属含有膜117b及び導電膜118bからなるpチャネル用ゲート電極120bが形成される。すなわち、ゲートラスト型トランジスタの基本構造が完成する。以上に説明したように、本実施形態によると、pチャネル用ゲート電極120bにおけるpチャネル用金属含有膜114bとnチャネル用金属含有膜117bとの間に拡散防止層115bが形成されている。このため、ゲート電極形成後のシンタ等の工程において熱負荷が加えられたとしても、pチャネル用金属含有膜114bとnチャネル用金属含有膜117bとの間の合金化反応を抑制して所望の仕事関数を得ることができるので、適正な閾値電圧Vtが得られるデュアルメタルゲート構造を実現できる。また、本実施形態ではゲートラスト法を用いているため、ソース/ドレイン領域形成に伴う不純物活性化熱処理をゲート電極形成前に実施できるので、ゲート電極形成後の工程における熱負荷を低減でき、それによって、前述の合金化反応をより一層抑制することができる。尚、本実施形態において、拡散防止層115は、ゲート電極抵抗の低減の観点からは、導電層であることが好ましいが、トンネル効果を生じる極薄例えば2nm程度以下の絶縁層であってもよい。また、拡散防止層115が導電層であっても、微細化の観点特に本実施形態のようにゲートラスト法を用いる場合からは、拡散防止層115の厚さは5nm程度以下であることが好ましく、ゲート電極抵抗の低減の観点からは、拡散防止層115の厚さは2nm程度以下であることがより好ましい。特に、20nm世代以降を想定した場合、拡散防止層115の厚さのみならず、実効仕事関数を決定するpチャネル用金属含有膜114及びnチャネル用金属含有膜117の厚さについても、数nm以下程度に抑制することが望ましい。また、本実施形態のように、pチャネル用金属含有膜114がPt、Pd若しくはRu等の貴金属、又はTi、Ta、W若しくはNiを含む金属窒化物からなり、nチャネル用金属含有膜117がHf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の窒化物若しくは炭化物からなる場合、拡散防止層115は、例えばTi又はTaを含む酸化物から構成されていてもよい。或いは、pチャネル用金属含有膜114がPt、Pd若しくはRu等の貴金属、又はW若しくはNiを含む金属窒化物からなる場合、拡散防止層115は、例えばTi又はTaを含む金属窒化物から構成されていてもよい。或いは、pチャネル用金属含有膜114がPt、Pd若しくはRu等の貴金属からなる場合、拡散防止層115は、Pt、Pd若しくはRu等の貴金属の酸化物、窒化物又は酸窒化物から構成されていてもよい。或いは、pチャネル用金属含有膜114がTi、Ta、W又はNiを含む金属窒化物からなる場合、拡散防止層115は、Ti、Ta、W又はNiを含む金属酸窒化物から構成されていてもよい。また、本実施形態において、拡散防止層115を形成するために、例えばpチャネル用金属含有膜114の表面改質を行ってもよい。表面改質の具体的方法としては、簡単には、拡散防止効果のある元素、例えば窒素及び酸素の少なくとも一方を含む雰囲気中で熱処理を行う方法がある。このような方法を用いると、pチャネル用金属含有膜114を構成する材料の酸化物、窒化物又は酸窒化物からなる拡散防止層115が形成される。尚、窒素及び酸素の少なくとも一方を含む雰囲気中での熱処理に代えて、例えば窒素及び酸素の少なくとも一方を含むガスからなるプラズマにpチャネル用金属含有膜114の表面を曝してもよい。このようなプラズマ処理を行う場合、処理深さの点で、図2cに示すnチャネル用金属含有膜117の形成前に行うのが効果的である。また、本実施形態において、pチャネル用金属含有膜114の表面改質を用いずに、pチャネル用金属含有膜114上に拡散防止層115を成膜してもよい。例えばTi又はTa等からなる高融点金属ターゲットを用いて、窒素及び酸素の少なくとも一方を含む雰囲気中で反応性スパッタを行うことによって、拡散防止層115を成膜してもよい。拡散防止層115を成膜する場合、ピンホールの発生を防止する観点から、拡散防止層115の厚さは1nm程度以上であることが好ましい。また、本実施形態においては、図2cに示すnチャネル用金属含有膜117の形成前に拡散防止層115を形成したが、これに代えて、nチャネル用金属含有膜117の形成後に、例えば窒素及び酸素の少なくとも一方のイオン注入を行うことにより、pチャネル用金属含有膜114とnチャネル用金属含有膜117との積層界面近傍を改質して拡散防止層115を形成してもよい。この場合、pチャネル用金属含有膜114の上面近傍つまり表面部のみならず、nチャネル用金属含有膜117の下面近傍にも拡散防止層115を形成することができるので、拡散防止効果を高めるのに効果的である。また、本実施形態においては、図2a~cに示すように、CMISデバイス形成領域全体にpチャネル用金属含有膜114を形成した後、pチャネル用金属含有膜114上に拡散防止層115を形成し、その後、NMIS領域に位置する部分のpチャネル用金属含有膜114及び拡散防止層115をエッチバックして選択的に除去した。しかし、これに代えて、図3a~cに示すように、CMISデバイス形成領域全体にpチャネル用金属含有膜114を形成した後、PMIS領域を覆うマスクパターン116を用いて、NMIS領域に位置する部分のpチャネル用金属含有膜114をエッチバックして選択的に除去し、その後、残存するpチャネル用金属含有膜114上に拡散防止層115を形成してもよい。尚、pチャネル用金属含有膜114の選択的除去と拡散防止層115の形成との前後関係については、各ゲート電極材料の組み合わせによって決まる選択性等に応じて最適のシーケンスを選択すればよい。具体的には、図2a~cに示すシーケンスの場合、pチャネル用金属含有膜114及び拡散防止層115のエッチングは複雑になるものの、NMIS領域に位置する部分の高誘電率絶縁膜113に対するダメージは、pチャネル用金属含有膜114及び拡散防止層115のエッチングによる1回だけ生じる。一方、図3a~cに示すシーケンスの場合、pチャネル用金属含有膜114のエッチングは簡単になるものの、NMIS領域に位置する部分の高誘電率絶縁膜113に対するダメージは、pチャネル用金属含有膜114のエッチング、及び拡散防止層115の形成による2回生じる。また、本実施形態においては、pチャネル用金属含有膜114を先に形成したため、pチャネル用ゲート電極120bが、pチャネル用金属含有膜114bとnチャネル用金属含有膜117bとの積層構造を持つので、pチャネル用ゲート電極120bにおけるpチャネル用金属含有膜114bとnチャネル用金属含有膜117bとの間に拡散防止層115bを形成した。しかし、これに代えて、nチャネル用金属含有膜を先に形成することにより、nチャネル用ゲート電極が、nチャネル用金属含有膜とpチャネル用金属含有膜との積層構造を持ち、それに対応して、nチャネル用ゲート電極におけるnチャネル用金属含有膜とpチャネル用金属含有膜との間に拡散防止層を形成してもよい。このとき、nチャネル用金属含有膜がHf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の窒化物若しくは炭化物からなり、pチャネル用金属含有膜がPt、Pd若しくはRu等の貴金属、又はTi、Ta、W若しくはNiを含む金属窒化物からなる場合、拡散防止層は、例えばTi又はTaを含む酸化物から構成されていてもよい。或いは、nチャネル用金属含有膜がHf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の窒化物但しTi又はTaの窒化物を除く若しくは炭化物からなる場合、拡散防止層は、例えばTi又はTaを含む金属窒化物から構成されていてもよい。或いは、nチャネル用金属含有膜がHf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の炭化物からなる場合、拡散防止層は、nチャネル用金属含有膜を構成する材料の酸化物、窒化物又は酸窒化物から構成されていてもよい。或いは、nチャネル用金属含有膜がHf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属の窒化物、又は前記金属群の中から選ばれた2つ以上の金属の合金の窒化物からなる場合、拡散防止層は、nチャネル用金属含有膜を構成する材料の酸化物から構成されていてもよい。また、本実施形態において、pチャネル用金属含有膜114及びnチャネル用金属含有膜117はそれぞれ仕事関数調整層を含んでいても良い。また、本実施形態において、nチャネル用ゲート電極120aをnチャネル用金属含有膜117a及び導電膜118aから構成し、pチャネル用ゲート電極120bをpチャネル用金属含有膜114b、拡散防止層115b、nチャネル用金属含有膜117b及び導電膜118bから構成したが、リセス111a及び111bの寸法によっては、少なくともpチャネル用ゲート電極120bが導電膜118を含まない場合もあり得る。また、本実施形態において、pチャネル用ゲート電極120bにおけるpチャネル用金属含有膜114bとnチャネル用金属含有膜117bとの間の合金化反応を防止するために、pチャネル用金属含有膜114bとnチャネル用金属含有膜117bとの間に拡散防止層115bを形成した。しかし、nチャネル用ゲート電極120aにおけるnチャネル用金属含有膜117aと導電膜118aとの間でも合金化反応が生じる恐れがある場合には、nチャネル用金属含有膜117aと導電膜118aとの間に拡散防止層を形成してもよいことは言うまでもない。第2の実施形態以下、本発明の第2の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。尚、第1の実施形態1ではゲートラスト法を用いてMISFET形成を行ったのに対して、本実施形態ではゲートファースト法を用いてMISFET形成を行う。図4a~e及び図5a~dは、第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。まず、図4aに示すように、例えばシリコンSiからなる基板200の上部に、例えばシャロウトレンチ分離STI構造を有する素子分離領域201を選択的に形成することにより、nチャネルMISFETの形成領域以下、NMIS領域というとpチャネルMISFETの形成領域以下、PMIS領域というとを区画する。続いて、例えばイオン注入法により、NMIS領域の基板200にp型ウェル領域202aを形成し、PMIS領域の基板200にn型ウェル領域202bを形成する。続いて、基板200の表面に対して、例えば公知の標準RCA洗浄及び希釈フッ酸HF洗浄を順次行った後、当該表面が清浄化された基板200に対して、例えば温度が600°C~1000°C程度の酸素雰囲気で熱処理を行う。これにより、NMIS領域及びPMIS領域つまりCMISデバイス形成領域の基板200の上に、例えばシリコン酸化膜SiO2膜からなる厚さ1nm程度の下地膜203が形成される。ここで、例えばウェット処理を用いて、例えばケミカルシリコン酸化膜やISSG膜からなる下地膜203を形成してもよい。次に、下地膜203上に、例えばALD法を用いて、例えば絶縁性金属酸化物からなる厚さ3nm程度の高誘電率絶縁膜204を成膜する。具体的には、高誘電率絶縁膜204として、例えばHfO2膜を成膜する場合、Hf原料としてHfCl4を、酸化材としてH2Oを用いると共に成膜温度を200~400°Cに設定し、HfCl4の供給、パージ、H2Oの供給及びパージのサイクルを繰り返し行うことによって、HfO2を原子層レベルで成長させて、所望の厚さを持つHfO2膜からなる高誘電率絶縁膜204を得ることができる。CMISトランジスタを構成するには、高誘電率絶縁膜204の形成後、PMIS領域及びNMIS領域のそれぞれにおいて、バンドエッジ価電子帯及び伝導帯付近の好適な仕事関数を持った異種のゲート電極用金属含有膜pチャネル用金属含有膜及びnチャネル用金属含有膜を形成する必要がある。ここで、pチャネル用金属含有膜及びnチャネル用金属含有膜のいずれを先に形成するかは、各ゲート電極材料の加工時の選択性等を考慮して決定すべきことであるが、以下、本実施形態では、pチャネル用金属含有膜を先に形成する場合を例として説明する。高誘電率絶縁膜204の形成後、図4aに示すように、高誘電率絶縁膜204上に、PMISFETに好適な仕事関数を持った材料、例えば、Pt、Pd若しくはRu等の貴金属、又はTi、Ta、W若しくはNiを含む金属窒化物からなる厚さ数nm~十数nm程度のpチャネル用金属含有膜205を形成する。次に、図4bに示すように、pチャネル用金属含有膜205上に、PMIS領域を覆うマスクパターン206を形成した後、当該マスクパターン206を用いて、図4cに示すように、NMIS領域に位置する部分のpチャネル用金属含有膜205をエッチバックして除去し、その後、マスクパターン206を除去する。続いて、図4dに示すように、pチャネル用金属含有膜205と、後述するnチャネル用金属含有膜208図4e参照との間の合金化反応特に後述するソース/ドレイン領域形成に伴う不純物活性化熱処理等の高温プロセスに起因する合金化反応を抑制するために、例えばpチャネル用金属含有膜205の表面部に対して改質処理を実施して拡散防止層207を形成する。拡散防止層207については後で詳細に述べる。次に、図4eに示すように、NMIS領域に位置する部分の高誘電率絶縁膜204上、及びPMIS領域に位置する拡散防止層207上に、NMISFETに好適な仕事関数を持った材料、例えば、Hf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の窒化物若しくは炭化物からなる厚さ数nm~十数nm程度のnチャネル用金属含有膜208を形成する。次に、ゲート電極抵抗値を所望の値に下げるために、図5aに示すように、nチャネル用金属含有膜208上に、例えば、導電性ポリシリコン、又はTi、Ta、W若しくはNi等の金属若しくは当該金属の窒化物等からなる厚さ数十nm程度の導電膜209を形成する。続いて、例えばリソグラフィ技術により、導電膜209上に、NMIS領域及びPMIS領域それぞれのゲート電極形成領域を覆うマスクパターン210を形成する。次に、マスクパターン210を用いて、例えば塩素Cl2ガスを主成分とするエッチングガス等によるドライエッチング又はウェットエッチングを行うことによって、図5bに示すように、導電膜209、nチャネル用金属含有膜208、拡散防止層207及びpチャネル用金属含有膜205を順次パターニングした後、マスクパターン210を除去する。これにより、NMIS領域においては、nチャネル用金属含有膜208a及び導電膜209aからなるnチャネル用ゲート電極212aが形成されると共に、PMIS領域においては、pチャネル用金属含有膜205b、拡散防止層207b、nチャネル用金属含有膜208b及び導電膜209bからなるpチャネル用ゲート電極212bが形成される。このとき、nチャネル用ゲート電極212a及びpチャネル用ゲート電極212bのそれぞれの外側に位置する部分の下地膜203及び高誘電率絶縁膜204が除去されて、基板200とnチャネル用ゲート電極212aとの間に、下地膜203a及び高誘電率絶縁膜204aからなるゲート絶縁膜211aが形成されると共に、基板200とpチャネル用ゲート電極212bとの間に、下地膜203b及び高誘電率絶縁膜204bからなるゲート絶縁膜211bが形成される。尚、図5bに示すゲートパターニング工程における加工性及び選択性を良好に保つためには、pチャネル用金属含有膜205、拡散防止層207及びnチャネル用金属含有膜208のそれぞれの厚さを、所望の実効仕事関数を実現できる最低限の厚さに抑えることが望ましい。特に、20nm世代以降を想定した場合、実効仕事関数を決定するpチャネル用金属含有膜205、拡散防止層207及びnチャネル用金属含有膜208のそれぞれの厚さを数nm以下程度に抑制することが望ましい。次に、nチャネル用ゲート電極212a及びpチャネル用ゲート電極212bのそれぞれの側面上にオフセットスペーサ図示省略を形成した後、図5cに示すように、例えばイオン注入法により、基板200の上部におけるnチャネル用ゲート電極212aの両側にn型エクステンション領域213aを形成し、基板200の上部におけるpチャネル用ゲート電極212bの両側にp型エクステンション領域213bを形成する。次に、図5dに示すように、nチャネル用ゲート電極212a及びpチャネル用ゲート電極212bのそれぞれの側面上に、前述のオフセットスペーサを介して、例えば窒化シリコンからなる絶縁性サイドウォールスペーサ214a及び214bを形成する。その後、例えばイオン注入法により、基板200の上部におけるnチャネル用ゲート電極212a及び絶縁性サイドウォールスペーサ214aの両側にn型ソース/ドレイン領域215aを形成し、基板200の上部におけるpチャネル用ゲート電極212b及び絶縁性サイドウォールスペーサ214bの両側にp型ソース/ドレイン領域215bを形成する。その後、例えば1000°C以上の温度で、n型エクステンション領域213a及びp型エクステンション領域213b並びにn型ソース/ドレイン領域215a及びp型ソース/ドレイン領域215bのそれぞれに注入された不純物に対して活性化アニールを行う。その後、図示は省略しているが、n型ソース/ドレイン領域215a及びp型ソース/ドレイン領域215bのそれぞれの表面部をシリサイド化することによって、ゲートファースト型トランジスタの基本構造が完成する。以上に説明したように、本実施形態によると、pチャネル用ゲート電極212bにおけるpチャネル用金属含有膜205bとnチャネル用金属含有膜208bとの間に拡散防止層207bが形成されている。このため、ゲート電極形成後のソース/ドレイン領域形成に伴う不純物活性化熱処理等の工程において例えば1000°C以上の熱負荷が加えられたとしても、pチャネル用金属含有膜205bとnチャネル用金属含有膜208bとの間の合金化反応を抑制して所望の仕事関数を得ることができるので、適正な閾値電圧Vtが得られるデュアルメタルゲート構造を実現できる。尚、本実施形態において、拡散防止層207は、ゲート電極抵抗の低減の観点からは、導電層であることが好ましいが、トンネル効果を生じる極薄例えば2nm程度以下の絶縁層であってもよい。また、拡散防止層207が導電層であっても、微細化の観点からは、拡散防止層207の厚さは5nm程度以下であることが好ましく、ゲート電極抵抗の低減の観点からは、拡散防止層207の厚さは2nm程度以下であることがより好ましい。特に、20nm世代以降を想定した場合、拡散防止層207の厚さのみならず、実効仕事関数を決定するpチャネル用金属含有膜205及びnチャネル用金属含有膜208の厚さについても、数nm以下程度に抑制することが望ましい。また、本実施形態のように、pチャネル用金属含有膜205がPt、Pd若しくはRu等の貴金属、又はTi、Ta、W若しくはNiを含む金属窒化物からなり、nチャネル用金属含有膜208がHf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の窒化物若しくは炭化物からなる場合、拡散防止層207は、例えばTi又はTaを含む酸化物から構成されていてもよい。或いは、pチャネル用金属含有膜205がPt、Pd若しくはRu等の貴金属、又はW若しくはNiを含む金属窒化物からなる場合、拡散防止層207は、例えばTi又はTaを含む金属窒化物から構成されていてもよい。或いは、pチャネル用金属含有膜205がPt、Pd若しくはRu等の貴金属からなる場合、拡散防止層207は、Pt、Pd若しくはRu等の貴金属の酸化物、窒化物又は酸窒化物から構成されていてもよい。或いは、pチャネル用金属含有膜205がTi、Ta、W又はNiを含む金属窒化物からなる場合、拡散防止層207は、Ti、Ta、W又はNiを含む金属酸窒化物から構成されていてもよい。また、本実施形態において、拡散防止層207を形成するために、例えばpチャネル用金属含有膜205の表面改質を行ってもよい。表面改質の具体的方法としては、簡単には、拡散防止効果のある元素、例えば窒素及び酸素の少なくとも一方を含む雰囲気中で熱処理を行う方法がある。このような方法を用いると、pチャネル用金属含有膜205を構成する材料の酸化物、窒化物又は酸窒化物からなる拡散防止層207が形成される。尚、窒素及び酸素の少なくとも一方を含む雰囲気中での熱処理に代えて、例えば窒素及び酸素の少なくとも一方を含むガスからなるプラズマにpチャネル用金属含有膜205の表面を曝してもよい。このようなプラズマ処理を行う場合、処理深さの点で、図4eに示すnチャネル用金属含有膜208の形成前に行うのが効果的である。また、本実施形態において、pチャネル用金属含有膜205の表面改質を用いずに、pチャネル用金属含有膜205上に拡散防止層207を成膜してもよい。例えばTi又はTa等からなる高融点金属ターゲットを用いて、窒素及び酸素の少なくとも一方を含む雰囲気中で反応性スパッタを行うことによって、拡散防止層207を成膜してもよい。拡散防止層207を成膜する場合、ピンホールの発生を防止する観点から、拡散防止層207の厚さは1nm程度以上であることが好ましい。また、本実施形態においては、図4eに示すnチャネル用金属含有膜208の形成前に拡散防止層207を形成したが、これに代えて、nチャネル用金属含有膜208の形成後に、例えば窒素及び酸素の少なくとも一方のイオン注入を行うことにより、pチャネル用金属含有膜205とnチャネル用金属含有膜208との積層界面近傍を改質して拡散防止層207を形成してもよい。この場合、pチャネル用金属含有膜205の上面近傍つまり表面部のみならず、nチャネル用金属含有膜208の下面近傍にも拡散防止層207を形成することができるので、拡散防止効果を高めるのに効果的である。また、本実施形態においては、図4a~dに示すように、CMISデバイス形成領域全体にpチャネル用金属含有膜205を形成した後、PMIS領域を覆うマスクパターン206を用いて、NMIS領域に位置する部分のpチャネル用金属含有膜205をエッチバックして選択的に除去し、その後、残存するpチャネル用金属含有膜205上に拡散防止層207を形成した。しかし、これに代えて、図6a~dに示すように、CMISデバイス形成領域全体にpチャネル用金属含有膜205を形成した後、pチャネル用金属含有膜205上に拡散防止層207を形成し、その後、NMIS領域に位置する部分のpチャネル用金属含有膜205及び拡散防止層207をエッチバックして選択的に除去してもよい。尚、pチャネル用金属含有膜205の選択的除去と拡散防止層207の形成との前後関係については、各ゲート電極材料の組み合わせによって決まる選択性等に応じて最適のシーケンスを選択すればよい。具体的には、図4a~dに示すシーケンスの場合、pチャネル用金属含有膜205のエッチングは簡単になるものの、NMIS領域に位置する部分の高誘電率絶縁膜204に対するダメージは、pチャネル用金属含有膜205のエッチング、及び拡散防止層207の形成による2回生じる。一方、図6a~dに示すシーケンスの場合、pチャネル用金属含有膜205及び拡散防止層207のエッチングは複雑になるものの、NMIS領域に位置する部分の高誘電率絶縁膜204に対するダメージは、pチャネル用金属含有膜205及び拡散防止層207のエッチングによる1回だけ生じる。また、本実施形態においては、pチャネル用金属含有膜205を先に形成したため、pチャネル用ゲート電極212bが、pチャネル用金属含有膜205bとnチャネル用金属含有膜208bとの積層構造を持つので、pチャネル用ゲート電極212bにおけるpチャネル用金属含有膜205bとnチャネル用金属含有膜208bとの間に拡散防止層207bを形成した。しかし、これに代えて、nチャネル用金属含有膜を先に形成することにより、nチャネル用ゲート電極が、nチャネル用金属含有膜とpチャネル用金属含有膜との積層構造を持ち、それに対応して、nチャネル用ゲート電極におけるnチャネル用金属含有膜とpチャネル用金属含有膜との間に拡散防止層を形成してもよい。このとき、nチャネル用金属含有膜がHf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の窒化物若しくは炭化物からなり、pチャネル用金属含有膜がPt、Pd若しくはRu等の貴金属、又はTi、Ta、W若しくはNiを含む金属窒化物からなる場合、拡散防止層は、例えばTi又はTaを含む酸化物から構成されていてもよい。或いは、nチャネル用金属含有膜がHf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の窒化物但しTi又はTaの窒化物を除く若しくは炭化物からなる場合、拡散防止層は、例えばTi又はTaを含む金属窒化物から構成されていてもよい。或いは、nチャネル用金属含有膜がHf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属、前記金属群の中から選ばれた2つ以上の金属の合金、又は前記1つの金属若しくは前記合金の炭化物からなる場合、拡散防止層は、nチャネル用金属含有膜を構成する材料の酸化物、窒化物又は酸窒化物から構成されていてもよい。或いは、nチャネル用金属含有膜がHf、Zr、Ti、Ta及びAlを包含する金属群の中から選ばれた1つの金属の窒化物、又は前記金属群の中から選ばれた2つ以上の金属の合金の窒化物からなる場合、拡散防止層は、nチャネル用金属含有膜を構成する材料の酸化物から構成されていてもよい。また、本実施形態において、pチャネル用金属含有膜205及びnチャネル用金属含有膜208はそれぞれ仕事関数調整層を含んでいても良い。また、本実施形態において、nチャネル用ゲート電極212aをnチャネル用金属含有膜208a及び導電膜209aから構成し、pチャネル用ゲート電極212bをpチャネル用金属含有膜205b、拡散防止層207b、nチャネル用金属含有膜208b及び導電膜209bから構成したが、少なくともpチャネル用ゲート電極212bが導電膜209を含まない場合もあり得る。また、本実施形態において、pチャネル用ゲート電極212bにおけるpチャネル用金属含有膜205bとnチャネル用金属含有膜208bとの間の合金化反応を防止するために、pチャネル用金属含有膜205bとnチャネル用金属含有膜207bとの間に拡散防止層207bを形成した。しかし、nチャネル用ゲート電極212aにおけるnチャネル用金属含有膜208aと導電膜209aとの間でも合金化反応が生じる恐れがある場合には、nチャネル用金属含有膜208aと導電膜209aとの間に拡散防止層を形成してもよいことは言うまでもない。