"第1導電形の第1半導体層と、第2導電形の第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられ、440ナノメートル以上のピーク波長の光を放出する発光層と、を備え、前記第1半導体層には、引っ張り歪が印加されており、前記第1半導体層における刃状転位密度は、5×109/cm2以下であり、前記第1半導体層と前記発光層との間の格子不整合率は、0.11パーセント以下である半導体発光素子。前記第1半導体層の前記第2半導体層とは反対側に設けられたシリコン基板と、前記シリコン基板と第1半導体層との間に設けられ窒化物半導体を含むバッファ層と、をさらに備えた請求項1記載の半導体発光素子。前記バッファ層は、前記シリコン基板と前記第1半導体層との間に設けられAlNを含む第1下地層と、前記第1下地層と前記第1半導体層との間に設けられAlx1Ga1-x1N0≦x1≦1を含む第2下地層と、前記第2下地層と前記第1半導体層との間に設けられGaNを含む第3下地層と、前記第3下地層と前記第1半導体層との間に設けられ、交互に積層された、複数のAlN層と、複数のGaN層と、を含む第4下地層と、を含むことを特徴とする請求項2記載の半導体発光素子。前記第4下地層は、前記複数のGaN層のそれぞれと、前記それぞれのGaN層の前記シリコン基板側の前記AlN層と、の間に設けられたAlGaN層をさらに含む請求項3記載の半導体発光素子。前記発光層の平均In組成比は、0.05以上である請求項1~4のいずれか1つに記載の半導体発光素子。シリコン基板と、前記シリコン基板の上に設けられたバッファ層と、前記バッファ層の上に設けられ第1導電形の第1半導体層と、前記第1半導体層の上に設けられ、440ナノメートル以上のピーク波長の光を放出する発光層と、前記発光層の上に設けられ第2導電形の第2半導体層と、を備え、前記第1半導体層には、引っ張り歪が印加されており、前記第1半導体層における刃状転位密度は、5×109/cm2以下であり、前記第1半導体層と前記発光層との間の格子不整合率は、0.11パーセント以下である半導体ウェーハ。本発明の実施形態は、欠陥を抑制した高効率の半導体発光素子及び半導体ウェーハを提供する。本発明の実施形態によれば、第1導電形の第1半導体層と、第2導電形の第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられ、440ナノメートル以上のピーク波長の光を放出する発光層と、を備えた半導体発光素子が提供される。前記第1半導体層には、引っ張り歪が印加されている。前記第1半導体層における刃状転位密度は、5×109/cm2以下である。前記第1半導体層と前記発光層との間の格子不整合率は、0.11パーセント以下である。以下に、各実施の形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。第1の実施の形態図1は、第1の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。図1に表したように、本実施形態に係る半導体発光素子110は、第1半導体層10と、第2半導体層20と、発光層30と、を含む。発光層30は、第1半導体層10と第2半導体層20との間に設けられる。第1半導体層10は、第1導電形である。第2半導体層20は、第1導電形とは異なる第2導電形である。例えば、第1導電形はn形であり、第2導電形はp形である。実施形態はこれに限らず、第1導電形がp形で、第1導電形がn形でも良い。以下では、第1導電形がn形で、第2導電形がp形である場合として説明する。図示しない第1電極が第1半導体層10に電気的に接続され、図示しない第2電極が第2半導体層20に電気的に接続される。これらの電極に電圧を印加することで、第1半導体層10と第2半導体層20とを介して発光層30に電流が供給され、発光層30から光が放出される。発光層30から放出される光のピーク波長は、440ナノメートルnm以上である。発光層30の構成の例については後述する。ここで、説明の便宜上、第1半導体層10から第2半導体層20に向かう方向を積層方向Z軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向とX軸方向とに対して垂直な方向をY軸方向とする。第1半導体層10、発光層30及び第2半導体層20を含む積層体15は、シリコン基板の上にエピタキシャル成長される。このシリコン基板は、積層体15のエピタキシャル成長の後に除去されても良い。以下、シリコン基板が除去される前の構成の例について説明する。すなわち、本実施形態に係る半導体発光素子は、このシリコン基板をさらに含むことができる。図2は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。図2に表したように、本実施形態に係る半導体発光素子111は、第1半導体層10、発光層30及び第2半導体層20に加え、シリコン基板50と、バッファ層60と、をさらに含む。シリコン基板50は、第1半導体層10の第2半導体層20とは反対側に設けられる。バッファ層60は、シリコン基板50と第1半導体層10との間に設けられる。バッファ層60は、窒化物半導体を含む。バッファ層60は、例えば、第1下地層61と、第2下地層62と、第3下地層63と、第4下地層64と、含む。第1下地層61は、シリコン基板50と第1半導体層10との間に設けられる。第2下地層62は、第1下地層61と第1半導体層10との間に設けられる。第3下地層63は、第2下地層62と第1半導体層10との間に設けられる。第4下地層64は、第3下地層63と第1半導体層10との間に設けられる。すなわち、シリコン基板50の上に、バッファ層60が設けられる。具体的には、シリコン基板50の上に、第1下地層61、第2下地層62、第3下地層63及び第4下地層64がこの順で設けられる。そして、第4下地層64の上に第1半導体層10が設けられる。第1下地層61は、AlNを含む。第1下地層61には、例えば、AlN層が用いられる。第2下地層62は、Alx1Ga1-x1N0≦x1≦1を含む。第2下地層62には、例えばAlGaNが用いられる。第3下地層63は、GaNを含む。第4下地層64の構成の例については、後述する。この例では、半導体発光素子111は、低不純物層11をさらに含む。低不純物層11は、バッファ層60具体的には、第4下地層64と第1半導体層10との間に設けられる。低不純物層11における不純物濃度は、第1半導体層10における不純物濃度よりも低い。低不純物層11には、例えば、ノンドープのGaN層i-GaN層が用いられる。この例では、半導体発光素子111は、第1半導体層10と発光層30との間に設けられた多層構造体40をさらに含む。多層構造体40は、必要に応じて設けられ、省略しても良い。多層構造体40の構成の例については後述する。第2半導体層20は、第1p形層21と、第2p形層22と、第3p形層23と、を含むことができる。第2p形層22は、第1p形層21と発光層30との間に設けられる。第3p形層23は、第2p形層22と発光層30との間に設けられる。第1p形層21は、コンタクト層であり、高濃度でp形不純物を含む。第1p形層21には、p形GaN層を用いることができる。第2p形層22は、第1p形層21よりも低い濃度でp形不純物を含む。第2p形層22には、p形GaN層を用いることができる。第3p形層23には、例えば、p形AlGaN層を用いることができる。図3は、第1の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。図3は、発光層30の構成の例を示している。図3に表したように、発光層30は、複数の障壁層31と、複数の障壁層31の間に設けられた井戸層32と、を含む。障壁層31と井戸層32とは、Z軸方向に沿って積層される。本願明細書において、積層される状態は、直接接して重ねられる状態の他に、間に他の要素が挟まれて重ねられる状態も含む。井戸層32の数は、1つでも良く、2以上でも良い。すなわち、発光層30は、SQWSingleQuantumWell構造、または、MQWMultiQuantumWell構造を有することができる。障壁層31のバンドギャップエネルギーは、井戸層32のバンドギャップエネルギーよりも大きい。井戸層32には、例えばInw0Ga1-w0N0<w0<1が用いられる。障壁層31には、例えばGaNが用いられる。障壁層31は、III族元素とV族元素とを含む窒化物半導体を含む。井戸層32は、III族元素とV族元素とを含む窒化物半導体を含む。井戸層32は、インジウムInとガリウムGaを含む窒化物半導体を含む。ここで、障壁層31の数をNMは2以上の整数とする。井戸層32の数をMとする。実施形態において、例えば、NはMと同じでも良く、NはM1でも良い。以下では、NがM1である場合として説明する。複数の障壁層31のうちで第1半導体層10に最も近い障壁層31を第1障壁層BL1とする。そして、第1半導体層10から第2半導体層20に向かうZ軸方向に沿って第2障壁層BL2~第M1障壁層BLM1すなわち第N障壁層BLNがこの順で並ぶものとする。すなわち、第i1障壁層BLi1iは1以上M以下の整数は、第i障壁層BLiと第2半導体層20との間に配置される。複数の井戸層32のうちで第1半導体層10に最も近い井戸層32を第1井戸層WL1とする。そして、第1半導体層10から第2半導体層20に向かうZ軸の正の方向に沿って第2井戸層WL2~第M井戸層WLMがこの順で並ぶとする。第1障壁層BL1は、第1半導体層10と第1井戸層WL1との間に配置される。第i井戸層WLiは、第i障壁層BLiと第i1障壁層BLi1との間に配置される。すなわち、第i井戸層WLiは、第i障壁層BLiと第2半導体層BL2との間に配置される。NがM1である場合は、第M1障壁層BLM1は、第M井戸層WLMと第2半導体層BL2との間に配置される。第i障壁層BLiは、InxbiGa1-xbiN0≦xbi<1を含むとする。第i障壁層BLiの厚さZ軸方向に沿った長さをtbiとする。第i井戸層WLiは、InxwiGa1-xwiN0<xwi<1を含むとする。第i井戸層WLiの厚さZ軸方向に沿った長さをtwiとする。これらの値に基づいて、発光層30の平均In組成比αを以下の第1式で定める。例えば、障壁層31がGaNであり、障壁層31の厚さが5nmであり、障壁層31の数が9であり、井戸層32がIn0.15Ga0.85Nであり、井戸層32の厚さが3.3nmであり、井戸層32の数が8である場合には、発光層30における平均In組成比αは、約5.5となる。発光層30には、障壁層31と、障壁層31とは組成が異なる井戸層32と、が設けられるため、以下では、発光層30の平均の特性として、発光層30の平均In組成比αを用いる。なお、発光層30の全体の厚さを発光層厚tLEとする。図4は、第1の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。図4は、多層構造体40の構成の例を示している。図4に表したように、多層構造体40は、Z軸方向に沿って交互に積層された、複数の第1層41と、複数の第2層42と、を含む。第1層41には、例えばGaNが用いられ、第2層42には、例えばInGaNが用いられる。第1層41の厚さは、例えば2.7nmである。第2層42の厚さは、例えば1.0nmである。第1層41の数及び第2層42の数すなわちペア数は、例えば10以上40以下である。例えば、多層構造体40は、超格子層である。既に説明したように、多層構造体40は必要に応じて設けられ、省略しても良い。図5は、第1の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。図5は、第4下地層64の構成の1つの例第4下地層64aの構成を示している。図5に表したように、この例では第4下地層64aは、Z軸方向に沿って交互に積層された、複数のAlN層65と、複数のGaN層66と、を含む。AlN層65は、例えば低温成長のAlN層である。AlN層65の厚さは、例えば、約18nmである。GaN層66の厚さは、例えば、約240nmである。複数のAlN層65の数及び複数のGaN層66の数すなわちペア数は、例えば、2以上10以下である。図6は、第1の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。図6は、第4下地層64の別の構成の別の例第4下地層64bの構成を示している。図6に表したように、第4下地層64bは、複数のAlN層65及び複数のGaN層66に加え、複数のAlGaN層67をさらに含む。AlGaN層67は、複数のGaN層66のそれぞれと、それぞれのGaN層66のシリコン基板50側のAlN層65と、の間に設けられる。すなわち、シリコン基板50の上具体的には、第3下地層63の上にに、AlN層65が設けられ、AlN層65の上にAlGaN層67が設けられ、AlGaN層67の上にGaN層66が設けられる。AlN層65、AlGaN層67及びGaN層66を含むの積層体が、Z軸方向に沿って繰り返して積層される。AlN層65の数、AlGaN層67の数及びGaN層66の数積層数は、例えば2以上10以下である。上記は、本実施形態に係る半導体発光素子110及び111の構成の例に関して説明したものであり、後述するように、実施形態は種々の変形が可能である。以下では、半導体発光素子111に関して説明する。以下の説明は、半導体発光素子110にも適用される。本実施形態に係る半導体発光素子111においては、第1半導体層10には、引っ張り歪が印加されている。具体的には、第1半導体層10には、Z軸方向に対して垂直な成分を有する引っ張り歪が印加されている。このとき、Z軸方向に沿って圧縮歪が印加される。この引っ張り歪は、シリコン基板50と第1半導体層10との間での熱膨張係数差に起因する。図7は、半導体発光素子の特性を例示するグラフ図である。図7は、GaN層のラマン分光測定の結果を例示している。この測定では、シリコン基板50上に形成したGaN層の試料SP1と、サファイア基板上に形成したGaN層の試料SP2と、の測定結果が示されている。横軸は、波数Kcm-1である。縦軸は、強度Int任意目盛りである。図7には、試料SP3として、応力が加えられていない状態に対応するGaN基板の波数Kが示されている。図7に表したように、応力が加えられていない状態の試料SP3においては、波数Kは約568cm-1である。一方、シリコン基板50上に形成したGaN層の試料SP1においては、強度Intがピークとなる波数Kは、約566cm-1である。一方、サファイア基板上に形成したGaN層の試料SP2においては、強度Intがピークとなる波数Kは、約572cm-1である。シリコン基板50上に形成したGaN層の試料SP1においては、GaN層に引っ張り歪Z軸方向に対して垂直な方向の引っ張り歪が印加され、このとき、波数Kは、歪が印加されていないGaN層の波数Kよりも小さくなる。逆に、GaN層に圧縮歪が印加されたときは、波数Kは、歪が印加されていないGaN層の波数Kよりも大きくなる。本実施形態においては、シリコン基板50上に第1半導体層10が形成され、この第1半導体層10には引っ張り歪が印加される。第1半導体層10の組成を組成分析により求め、求めた組成に基づく波数Kと、第1半導体層10をラマン分光分析した結果に基づく波数Kと、を比較することで、第1半導体層10における歪の状態を知ることができる。さらに、本実施形態に係る半導体発光素子111においては、第1半導体層10と発光層30との間の格子不整合率latticemismatchLM1は、0.11パーセント以下である。ここで、格子不整合率LM1は、以下の第2式で表される。LM1=WLE-W1/W1×100...2ここで、W1は、第1半導体層10のa軸方向の格子長である。WLEは、発光層30のa軸方向の格子長である。格子不整合率LM1は、X線回折測定により求められる。例えば、逆格子空間マッピングから格子不整合率LM1を求めることができる。本実施形態においては、第1半導体層10における刃状転位密度は、5×109/cm2以下である。刃状転位密度は、試料のX線回折測定における対称面及び非対称面のロッキングカーブ半値幅から求められる値である。このように、本実施形態に係る半導体発光素子111においては、第1半導体層10における刃状転位密度が、5×109/cm2以下であり、かつ、第1半導体層10と発光層30との間のa軸方向の格子不整合率LM1が、0.11以下である。この条件は、本願発明者が行った独自の実験により見出された。以下、この実験について説明する。実験では、バッファ層60、低不純物層11及び積層体15の形成条件を変えた試料を作製した。第1試料S01の条件は以下である。第1下地層61は、厚さが100nmのAlNである。第2下地層62は、厚さが250nmのAlGaN層である。第3下地層63は、厚さが300nmのi-GaN層ノンドープGaN層である。第4下地層64は、厚さが18nmのAlN層65と、厚さが60nmのAlGaN層67と、厚さが240nmのGaN層と、の積層膜が、4周期積層された構成を有する。低不純物層11は、厚さが1000nmのi-GaN層である。第1半導体層10は、厚さが1000nmのn形GaN層である。多層構造体40においては、第1層41は、厚さが2.7nmのGaNであり、第2層42は、厚さが1.0nmのInGaN層であり、第1層41と第2層42との積層数は30である。発光層30においては、障壁層31は厚さ5nmのGaN層であり、井戸層32は、厚さが3.3nmのIn0.15Ga0.85N層である。障壁層31の数は9であり、井戸層32の数は8である。第3p形層23は、厚さが5nmのp形AlGaN層である。第2p形層22は、厚さが80nmで不純物濃度が2×1019/cm3のp形GaN層である。第1p形層21は、厚さが5nmで不純物濃度が2×1021/cm3のp形GaN層である。第2半導体層20の厚さは、約100nmである。第1試料S01の作製条件は以下である。結晶成長には、有機金属気相堆積MetalOrganicChemicalVaporDeposition:MOCVD法を用いる。シリコン基板50上に、1220°CでAlN層第1下地層61を成長させ、1190°CでAlGaN層第2下地層62を成長させ、1250°Cでi-GaN層第3下地層63を成長させる。さらに、第4下地層64として、AlN層65、AlGaN層66及びGaN層67を4周期繰り返して成長させる。さらに、1250°Cで、i-GaN層低不純物層11を成長させる。このとき、III族元素の量に対するV族元素の量の比率V/III比は、1949とする。さらに、Siをドープしたn形GaN層第1半導体層10を成長させる。さらに、発光層30及び第2半導体層20を成長させる。これにより、第1試料S01が形成される。第2試料S02においては、障壁層31の厚さが10nmである。これ以外の構成及び作製条件は、第1試料S01と同じである。第3試料S03においては、障壁層31の数が7であり、井戸層32の数が6である。これ以外の構成及び作製条件は、第1試料S01と同じである。第4試料S04においては、障壁層31の厚さが10nmである。そして、低不純物層11の成長において、V/III比が490の第1段階と、第1段階の後のV/III比が1949の第2段階と、の2段階成長が用いられる。これ以外の構成及び作製条比件は、第1試料S01と同じである。第5試料S05においては、低不純物層11と第1半導体層10との間に、厚さ18nmの低温成長AlN層が設けられる。これ以外の構成及び作製条件は、第4試料S04と同じである。すなわち、障壁層31の厚さが10nmであり、低不純物層11の形成に2段階成長が適用される。第6試料S06においては、障壁層31の厚さが5nmである。これ以外の構成及び作製条件は、第5試料S05と同じである。すなわち、低不純物層11と第1半導体層10との間に、厚さ18nmの低温成長AlN層が設けられ、低不純物層11の形成に2段階成長が適用される。第7試料S07においては、第4下地層64は、厚さが18nmのAlN層65と、厚さが240nmのGaN層と、の積層膜が、4周期積層された構成を有する。そして、低不純物層11の厚さが500nmである。これ以外の構成及び作製条件は、第1試料S01と同じである。第8試料S08においては、第2下地層62AlGaN層の厚さが150nmであり、第3下地層63i-GaN層の厚さが450nmである。そして、第4下地層64は、厚さが18nmのAlN層65と、厚さが240nmのGaN層と、の積層膜が、4周期積層された構成を有する。低不純物層11の厚さは、300nmである。低不純物層11の成長において、V/III比が3987である。そして、障壁層31の厚さが10nmであり、障壁層31の数が5であり、井戸層32の数が4である。これ以外の構成及び作製条件は、第1試料S01と同じである。第9試料S09においては、第3下地層63i-GaN層の厚さが300nmである。低不純物層11の成長において、V/III比が3897である。これ以外の構成及び作製条件は、第8試料S08と同じである。図8は、半導体発光素子の特性を例示するグラフ図である。図8は、第1試料S01~第9試料S09の評価結果を示している。横軸は、第1半導体層10と発光層30との間の格子不整合率LM1である。縦軸は、第1半導体層10における刃状転位密度EDD×109/cm2である。図8から分かるように、第1試料S01~第6試料S06においては、格子不整合率LM1が小さい。これらの試料においては、格子不整合率LM1は、0.11以下である。特に第1試料S01及び第2試料S02においては、格子不整合率LM1は、0.05以下である。一方、第7試料S07~第9試料S09においては、格子不整合率LM1は、約0.15と大きい。第1試料S01~第6試料S06においては、刃状転位密度EDDは、5×109/cm2以下である。一方、第7試料S07~第9試料S09においては、刃状転位密度EDDは、5×109/cm2よりも大きい。第1試料S01の刃状転位密度EDDは、1.86×109/cm2である。第2試料S02の刃状転位密度EDDは、3.37×109/cm2である。第3試料S03の刃状転位密度EDDは、3.24×109/cm2である。第4試料S04の刃状転位密度EDDは、3.38×109/cm2である。第5試料S05の刃状転位密度EDDは、3.28×109/cm2である。第6試料S06の刃状転位密度EDDは、3.38×109/cm2である。第7試料S07の刃状転位密度EDDは、9.93×109/cm2である。第8試料S08の刃状転位密度EDDは、2.71×1010/cm2である。第9試料S09の刃状転位密度EDDは、4.69×1010/cm2である。図9は、半導体発光素子の特性を例示するグラフ図である。図9は、上記の第1~第9試料S01~S09を含む半導体発光素子の試料の光出力の測定結果を示している。横軸は、格子不整合率LM1である。縦軸は、光出力OPミリワット:mWである。図9から分かるように、格子不整合率LM1が小さいと光出力OPが大きくなる。例えば、格子不整合率LM1が約0.15と大きい試料においては、光出力OPは、0.1mW~0.5mWである。格子不整合率LM1が約0.11の試料においては、光出力OPは、1mW~2mWである。格子不整合率LM1が約0.05の試料においては、光出力OPは、3.2mW~7.1mWである。第1半導体層10における刃状転位密度が5×109/cm2以下で、第1半導体層10と発光層30との間のa軸方向の格子不整合率LM1が、0.11以下である試料において、高い光出力OPが得られる。実施形態に係る半導体発光素子111においては、シリコン基板50の上に第1半導体層10GaN層が形成される。シリコンとGaNとの熱膨張係数の差により、第1半導体層10には、引っ張り応力が印加される。図10は、半導体発光素子の特性を例示するグラフ図である。図10には、例として、第1試料S01、第7試料S07、第9試料S09、及び、以下に説明する第10試料S10の、第1半導体層10のa軸方向の格子長W1GaNの格子長の測定結果を示している。格子長W1は、ラマン分光測定から求めている。第10試料S10においては、シリコン基板50の上に、厚さが30nmの第1下地層61AlN層、厚さが40nmの第2下地層62AlGaN層、厚さが300nmの第3下地層63GaN層が設けられている。そして、第3下地層63の上に、厚さが12nmの低温成長AlNが設けられ、その上に、第1半導体層10厚さが2μmのn形GaN層が設けられている。図10の縦軸は、第1半導体層10のa軸方向の格子長W1である。第1半導体層10のGaNのa軸方向の格子定数歪が加えられていない状態の格子長は、0.31891nmである。図10に表したように、第1試料S01における格子長W1は、0.31917である。第7試料S07における格子長W1は、0.31913である。第9試料S09における格子長W1は、0.31945である。第10試料S10における格子長W1は、0.31982である。このように、シリコン基板50の上に形成された第1半導体層10GaN層においては、格子長W1が、格子定数よりも大きい。例えば、格子長W1が、0.31913nmのときは、第1半導体層10のGaNの格子長W1は、約0.07程度拡大される。このように、第1半導体層10には、引っ張り応力が印加されている。発光層30の格子定数平均の格子長を、平均In組成比αを有するInαGa1-αN層の格子定数とする。例えば、障壁層31が、厚さが5nmのGaN層で、井戸層32が、厚さが3nmのIn0.15Ga0.85N層で、障壁層31の数が9で、井戸層32の数が8である場合には、平均In組成比αは、0.0522となる。このときの発光層30のa軸方向の格子定数は、0.32094である。従って、第1半導体層10に引っ張り応力が印加され、格子長W1が0.31913nmのとき、第1半導体層10と発光層30との間の格子のミスマッチは約0.56となる。一方、サファイア基板の上に形成した第1半導体層10においては、第1半導体層10GaN層には圧縮応力が印加される。例えば、サファイア基板の上に、低温成長GaNバッファ層を形成し、その上に低不純物層11i-GaN層を形成し、その上に第1半導体層10n形GaN層、多層構造体40、発光層30及び第2半導体層20をこの順で形成したときの第1半導体層10のa軸方向の格子長W1は、0.31811nmである。すなわち、第1半導体層10のGaNの格子長W1が0.25程度圧縮される。この第1半導体層10と発光層30との間の格子のミスマッチは、0.89となる。上記のように、本実施形態に係る半導体発光素子111においては、第1半導体層10に引っ張り歪が加えられ、第1半導体層10のa軸方向の格子長W1が拡大しているため、第1半導体層10と発光層30との間の格子のミスマッチが、サファイア基板を用いた場合よりも小さくなる。図10に示したように、第1試料S01の第1半導体層10の格子長W1は小さく、第9試料S09の第1半導体層10の格子長W1が大きい。このため、第1試料S01よりも、第9試料S09の方が発光層30との格子不整合が小さくなると予想される。しかしながら、図8に示したように、実際の実験結果においては、第1試料S01の格子不整合率LM1は小さく0.05、第9試料S09の格子不整合率LM1は大きい0.15。このことから、第1半導体層10に引っ張り歪が加えられ、第1半導体層10のa軸方向の格子長W1が拡大するだけでは、格子不整合率LM1は小さくすることが困難であり、この状態において、転位密度刃状転位密度EDDを低くすることで、発光層30における臨界膜厚を貫通転位が存在しない場合の臨界膜厚に近づけることができ、格子不整合が抑制されると考えられる。これにより、光出力OPが向上できる。このように、実施形態によれば、欠陥を抑制した高効率の半導体発光素子が提供できる。図11は、半導体発光素子の特性を例示するグラフ図である。図11は、結晶の格子不整合と臨界膜厚との関係を概念的に示す図である。横軸は格子不整合LM0であり、図11中の左側では格子不整合LM0が小さく、右側では格子不整合LM0が大きい。図11において、左側から右側に向かうほど、発光層30におけるIn組成比が上昇することに対応する。縦軸は臨界膜厚ctであり、図11中の下側では臨界膜厚ctが薄く、上側では臨界膜厚ctが厚い。図11には、欠陥のない場合の特性p0と、貫通転位がある場合の特性p1と、がモデル的に図示されている。図11に表したように、格子不整合が大きくなると、臨界膜厚ctが小さくなる。そして、欠陥のない場合特性p0に比べて、貫通転位が存在する場合特性p1には、特性の曲線がグラフ中で下側へ左側へシフトすると考えられる。すなわち、同じ格子不整合LM0の値において、転位密度が増大すると、欠陥のないとき特性p0よりも臨界膜厚ctが薄くなる。換言すれば、転位密度をある程度以下に設定できれば、臨界膜厚ctを貫通転位が存在しない場合の臨界膜厚に近づけることができる。すなわち、図8に表したように、第1半導体層10に引っ張り歪が加えられ、第1半導体層10のa軸方向の格子長W1を拡大させた状態で、第1半導体層10における刃状転位密度EDDを5×109/cm2以下に制御することで、第1半導体層10と発光層30との間のa軸方向の格子不整合率LM1が、0.11以下にすることができる。これにより、高い光出力OPが得られる。長い波長の光を放出させるためには、井戸層32のIn組成比を高くする。このため、短い波長の場合よりも、長い波長の場合の方が、第1半導体層10GaN層と、発光層30と、の間の格子不整合が大きくなる。例えば、発光のピーク波長が440nm以上の場合には、発光層30の平均In組成比αは0.05すなわち5以上となる。本実施形態においては、第1半導体層10に引っ張り歪が加えられ、第1半導体層10における刃状転位密度EDDを5×109/cm2以下に制御することで、発光層30の平均In組成比αが0.05以上の場合においても、第1半導体層10と発光層30との間のa軸方向の格子不整合率LM1を0.11以下にすることができる。このように、440nm以上の光を放出する場合においても、欠陥を抑制した高効率の半導体発光素子が提供できる。実施形態において、例えば、バッファ層60の構成を工夫することで刃状転位密度EDDを低くできる。例えば、第4下地層64において、AlN層65とGaN層66との間にAlGaN層67を挿入することで、刃状転位密度EDDを低くすることができる。また、発光層30の下地結晶層として用いられるGaN層の成長条件を工夫することで刃状転位密度EDDを低くできる。例えば、NH3ガスの流量を、小さくする例えば20l/mliterminuteから10l/mにすることで、刃状転位密度EDDを低くできる。また、低不純物層11の厚さを厚くすることで刃状転位密度EDDを低くできる。なお、サファイア基板の上に半導体発光素子を形成する場合は、第1半導体層10に圧縮歪が印加され、このため、第1半導体層10と発光層30との間の格子不整合LM0が大きい。この大きな格子不整合LM0を、多層構造体40を導入することで緩和させる試みが行われる。本実施形態においては、第1半導体層10に引っ張り歪が加えられるため、第1半導体層10と発光層30との間の格子不整合LM0が小さい。このため、多層構造体40は省略できる。上記においては、格子不整合に関する特性値として、第2式による格子不整合率LM1を用いた場合について説明したが、以下の特性値を用いることができる。例えば、以下の第3式で表される第1規格化格子不整合率LM2を用いることができる。LM2=LM1/WLEa-W1a/W1a×100...3ここで、W1aは、第1半導体層10のa軸方向の格子定数歪が加えられていない状態の格子長である。WLEaは、発光層30のa軸方向の格子定数歪が加えられていない状態の格子長である。発光層30のa軸方向の格子定数WLEaは、発光層30の平均In組成比αのInαGa1-αNの格子定数である。また、以下の第4式で表される第2規格化格子不整合率LM3を用いることができる。LM3=LM2/tLE×100...4tLEは、発光層30の厚さである。図12は、半導体発光素子の特性を例示するグラフ図である。図12は、第1~第8試料S01~S08に関し、第1規格化格子不整合率LM2と刃状転位密度EDDとの関係を示している。図12から分かるように、刃状転位密度EDDを5×109/cm2以下に制御することで、発光層30の平均In組成比αが0.05以上の場合においても、第1規格化格子不整合率LM2を0.17以下にすることができる。図13は、半導体発光素子の特性を例示するグラフ図である。図13は、第1~第8試料S01~S08に関し、第2規格化格子不整合率LM3と刃状転位密度EDDとの関係を示している。図13から分かるように、刃状転位密度EDDを5×109/cm2以下に制御することで、発光層30の平均In組成比αが0.05以上の場合においても、第2規格化格子不整合率LM3を0.0022以下にすることができる。図14は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。図14に表したように、本実施形態に係る別の半導体発光素子120においては、第1半導体層10の一部の上に発光層30が設けられ、発光層30の上に第2半導体層20が設けられている。第1半導体層10の上に第1電極71が設けられ、第2半導体層20の上に第2電極72が設けられている。半導体発光素子120は、例えば、フリップチップ型の半導体発光素子である。図15は、第1の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。図15に表したように、本実施形態に係る別の半導体発光素子121においては、結晶成長に用いられたシリコン基板50が、結晶成長の後に除去されている。そして、支持基板75が設けられている。支持基板75には、例えばシリコン基板が用いられる。支持基板75は導電性を有することができる。第1半導体層10の上に第1電極71が設けられ、第2半導体層20に接して第2電極72が設けられている。第2電極72と支持基板75との間に第1接合層73が設けられ、第1接合層73と支持基板75との間に第2接合層74が設けられている。半導体発光素子121は、例えばThinFilm型の半導体発光素子である。半導体発光素子120及び121においても、第1半導体層10には、引っ張り歪が印加されており、第1半導体層10における刃状転位密度EDDは、5×109/cm2以下であり、第1半導体層10と発光層30との間の格子不整合率LM1は、0.11以下である。半導体発光素子120及び121においても、欠陥を抑制した高効率の半導体発光素子が提供できる。第2の実施形態図16は、第2の実施形態に係る半導体ウェーハの構成を例示する模式的断面図である。図16に表したように、本実施形態に係る半導体ウェーハ210は、シリコン基板50と、シリコン基板50の上に設けられたバッファ層60と、バッファ層60の上に設けられ第1導電形の第1半導体層10と、第1半導体層10の上に設けられ、440nm以上のピーク波長の光を放出する発光層30と、発光層30の上に設けられ第2導電形の第2半導体層20と、を含む。発光層30の平均In組成比は、例えば、0.05以上である。第1半導体層10には、引っ張り歪が印加されている。第1半導体層10における刃状転位密度EDDは、5×109/cm2以下である。第1半導体層10と発光層30との間の格子不整合率LM1は、0.11以下である。これにより、欠陥を抑制した高効率の半導体ウェーハが提供できる。図17は、第2の実施形態に係る別の半導体ウェーハの構成を例示する模式的断面図である。図17は、半導体発光素子の具体例を示している。図17に表したように、本実施形態に係る半導体ウェーハ211において、バッファ層60は、シリコン基板50と第1半導体層10との間に設けられAlNを含む第1下地層61と、第1下地層61と第1半導体層10との間に設けられAlx1Ga1-x1N0≦x1≦1を含む第2下地層62と、第2下地層62と第1半導体層10との間に設けられGaNを含む第3下地層63と、第3下地層63と第1半導体層10との間に設けられた第4下地層64と、含む。図5に関して説明したように、第4下地層64は、交互に積層された、複数のAlN層65と、複数のGaN層66と、を含む。また、図6に関して説明したように、第4下地層64は、複数のGaN層65のそれぞれと、それぞれのGaN層65のシリコン基板50側のAlN層66と、の間に設けられたAlGaN層67をさらに含むことができる。なお、この例では多層構造体40が設けられているが、多層構造体40は省略しても良い。実施形態において、半導体層の成長には、例えば、有機金属気相堆積MetalOrganicChemicalVaporDepositionMOCVD法、有機金属気相成長MetalOrganicVaporPhaseEpitaxy:MOVPE法、分子線エピタキシーMolecularBeamEpitaxy:MBE法、及び、ハライド気相エピタキシー法法などを用いることができる。例えば、MOCVD法またはMOVPE法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Gaの原料として、例えばTMGaトリメチルガリウム及びTEGaトリエチルガリウムを用いることができる。Inの原料として、例えば、TMInトリメチルインジウム及びTEInトリエチルインジウムなどを用いることができる。Alの原料として、例えば、TMAlトリメチルアルミニウムなどを用いることができる。Nの原料として、例えば、NH3アンモニア、MMHyモノメチルヒドラジン及びDMHyジメチルヒドラジンなどを用いることができる。Siの原料としては、SiH4モノシラン、Si2H6ジシランなどを用いることができる。実施形態によれば、欠陥を抑制した高効率の半導体発光素子及び半導体ウェーハが提供される。なお、本明細書において窒化物半導体とは、BxInyAlzGa1-x-y-zN0≦x≦1,0≦y≦1,0≦z≦1,xyz≦1なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N窒素以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、窒化物半導体に含まれるものとする。以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子及びウェーハに含まれる、第1半導体層、第2半導体層、発光層、井戸層、障壁層、下地層、バッファ層、低不純物層、電極、支持基板及び接合層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。その他、本発明の実施の形態として上述した半導体発光素子及び半導体ウェーハを基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及び半導体ウェーハも、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"