上流から下流に向かって順に直列に接続されたm個mは3以上の整数のインバータからなるインバータトレインと、前記インバータトレイン内の上流から第2n番目nは1以上の整数に接続されているインバータから送出された信号をコンデンサを介して前記インバータトレイン内の上流から第1番目に接続されているインバータに供給すると共に、前記インバータトレイン内の上流から第2n1番目に接続されているインバータから送出された信号を抵抗を介して前記第1番目のインバータに供給するCR回路と、を有するCR発振回路であって、前記第1番目のインバータは、前記CR回路から供給された信号のレベルが第1論理閾値よりも低い状態から当該第1論理閾値よりも高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する一方、前記CR回路から供給された信号のレベルが前記第1論理閾値よりも高い第2論理閾値よりも高い状態から当該第2論理閾値よりも低い状態に遷移した場合には高レベルの信号を前記次段のインバータに供給することを特徴とするCR発振回路。前記インバータトレイン内で前記第1番目のインバータを除く他のインバータの各々は、前段のインバータから供給された信号のレベルが、前記第1論理閾値よりも高く且つ前記第2論理閾値よりも低い第3論理閾値よりも低い場合には高レベルの信号を送出する一方、前記第3論理閾値よりも高い場合には低レベルの信号を送出することを特徴とするCR発振回路。前記第1番目のインバータは、前記CR回路から供給された信号のレベルが前記第1論理閾値よりも低い場合には高レベルの信号を生成する一方、高い場合には低レベルの信号を生成する第1インバータと、前記CR回路から供給された信号のレベルが前記第2論理閾値よりも低い場合には高レベルの信号を生成する一方、高い場合には低レベルの信号を生成する第2インバータと、前記第2n番目のインバータから送出された信号のレベルに応じて前記第1及び第2インバータの内の一方から送出された信号を選択しこれを前記次段のインバータに供給するセレクタと、を有することを特徴とする請求項1又は2記載のCR発振回路。前記セレクタは、前記第2n番目のインバータから送出された信号が前記低レベルである場合には前記第1インバータから送出された信号を選択しこれを前記次段のインバータに供給する一方、前記第2n番目のインバータから送出された信号が前記高レベルである場合には前記第2インバータから送出された信号を選択しこれを前記次段のインバータに供給することを特徴とする請求項3記載のCR発振回路。上流から下流に向かって順に直列に接続されたm個mは3以上の整数のインバータからなるインバータトレインと、前記インバータトレイン内の上流から第2n番目nは1以上の整数に接続されているインバータから送出された信号をコンデンサを介して前記インバータトレインの内の上流から第1番目に接続されているインバータに供給すると共に、前記インバータトレイン内の上流から第2n1番目に接続されているインバータから送出された信号を抵抗を介して前記第1番目のインバータに供給するCR回路と、が形成されている半導体集積装置であって、前記インバータトレイン内の1のインバータから送出された信号を発振信号として出力する発振出力端子を備え、前記第1番目のインバータは、前記CR回路から供給された信号のレベルが第1論理閾値よりも低い状態から高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する一方、前記CR回路から供給された信号のレベルが前記第1論理閾値よりも高い第2論理閾値を超えた後に当該第2論理閾値よりも低い状態に遷移した場合には高レベルの信号を前記次段のインバータに供給することを特徴とする半導体集積装置。上流から下流に向かって順に直列に接続されたm個mは3以上の整数のインバータからなるインバータトレインが形成されている半導体集積装置であって、前記インバータトレイン内の上流から第1番目に接続されているインバータの入力端子に接続されている第1外部端子と、前記インバータトレイン内の上流から第2n番目nは1以上の整数に接続されているインバータの出力端子に接続されている第2外部端子と、前記インバータトレイン内の上流から第2n1番目に接続されているインバータの出力端子に接続されている第3外部端子と、を備え、前記第1番目のインバータは、前記入力端子上のレベルが第1論理閾値よりも低い状態から高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する一方、前記入力端子上のレベルが前記第1論理閾値よりも高い第2論理閾値を超えた後に当該第2論理閾値よりも低い状態に遷移した場合には高レベルの信号を前記次段のインバータに供給することを特徴とする半導体集積装置。上流から下流に向かって順に直列に接続されたm個mは3以上の整数のインバータからなるインバータトレインが形成されている半導体集積装置であって、前記インバータトレイン内の上流から第2n1番目nは1以上の整数に接続されているインバータの出力端子、及び前記インバータトレイン内の上流から第1番目に接続されているインバータの入力端子間に接続された抵抗と、前記第1番目のインバータの入力端子に接続されている第1外部端子と、前記インバータトレイン内の上流から第2n番目に接続されているインバータの出力端子に接続されている第2外部端子と、を備え、前記第1番目のインバータは、前記入力端子上のレベルが第1論理閾値よりも低い状態から高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する一方、前記入力端子上のレベルが前記第1論理閾値よりも高い第2論理閾値を超えた後に当該第2論理閾値よりも低い状態に遷移した場合には高レベルの信号を前記次段のインバータに供給することを特徴とする半導体集積装置。上流から下流に向かって順に直列に接続されたm個mは3以上の整数のインバータからなるインバータトレインが形成されている半導体集積装置であって、前記インバータトレイン内の上流から第2n番目nは1以上の整数に接続されているインバータの出力端子、及び前記インバータトレイン内の上流から第1番目に接続されているインバータの入力端子間に接続されたコンデンサと、前記第1番目のインバータの入力端子に接続されている第1外部端子と、前記インバータトレイン内の上流から第2n1番目に接続されているインバータの出力端子に接続されている第2外部端子と、を備え、前記第1番目のインバータは、前記入力端子上のレベルが第1論理閾値よりも低い状態から高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する一方、前記入力端子上のレベルが前記第1論理閾値よりも高い第2論理閾値を超えた後に当該第2論理閾値よりも低い状態に遷移した場合には高レベルの信号を前記次段のインバータに供給することを特徴とする半導体集積装置。本発明は、寿命低下を招くことなく小型で、高密度実装化が可能なCR発振回路、及び半導体集積装置を提供することを目的とする。本発明に係るCR発振回路は、上流から下流に向かって順に直列に接続されたm個mは3以上の整数のインバータからなるインバータトレインと、前記インバータトレイン内の上流から第2n番目nは1以上の整数に接続されているインバータから送出された信号をコンデンサを介して前記インバータトレイン内の上流から第1番目に接続されているインバータに供給すると共に、前記インバータトレイン内の上流から第2n1番目に接続されているインバータから送出された信号を抵抗を介して前記第1番目のインバータに供給するCR回路と、を有するCR発振回路であって、前記第1番目のインバータは、前記CR回路から供給された信号のレベルが第1論理閾値よりも低い状態から当該第1論理閾値よりも高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する一方、前記CR回路から供給された信号のレベルが前記第1論理閾値よりも高い第2論理閾値よりも高い状態から当該第2論理閾値よりも低い状態に遷移した場合には高レベルの信号を前記次段のインバータに供給する。本発明に係る半導体集積装置は、上流から下流に向かって順に直列に接続されたm個mは3以上の整数のインバータからなるインバータトレインと、前記インバータトレイン内の上流から第2n番目nは1以上の整数に接続されているインバータから送出された信号をコンデンサを介して前記インバータトレインの内の上流から第1番目に接続されているインバータに供給すると共に、前記インバータトレイン内の上流から第2n1番目に接続されているインバータから送出された信号を抵抗を介して前記第1番目のインバータに供給するCR回路と、が形成されている半導体集積装置であって、前記インバータトレイン内の1のインバータから送出された信号を発振信号として外部出力する発振出力端子を備え、前記第1番目のインバータは、前記CR回路から供給された信号のレベルが第1論理閾値よりも低い状態から高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する一方、前記CR回路から供給された信号のレベルが前記第1論理閾値よりも高い第2論理閾値を超えた後に当該第2論理閾値よりも低い状態に遷移した場合には高レベルの信号を前記次段のインバータに供給する。本発明は、複数のインバータが直列接続されてなるインバータトレインの内の第2n1番目に接続されているインバータから送出された信号、及び第2n番目のインバータから送出された信号を夫々抵抗及びコンデンサを介して第1番目のインバータに帰還供給することにより、発振信号を生成するにあたり、第1番目のインバータとして、以下の如きインバータを採用している。すなわち、第1番目のインバータは、上記の如き抵抗及びコンデンサから供給された信号のレベルが第1論理閾値よりも低い状態から高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する。また、第1番目のインバータは、これら抵抗及びコンデンサから供給された信号のレベルが上記した第1論理閾値よりも高い第2論理閾値を一旦超え、その後、この第2論理閾値よりも低い状態に遷移した場合、高レベルの信号を次段のインバータに供給する。かかる構成によれば、第1番目のインバータの入力端子上に生じるアンダーシュート及びオーバーシュートのピーク電位を低下させることができるので、この第1番目のインバータの素子寿命の低下を抑えることが可能となる。更に、アンダーシュート及びオーバーシュートの量を抑える為のコンデンサが不要となるので、その装置規模を小規模化することが可能となる。本発明は、複数のインバータ1~3が直列接続されてなるインバータトレイン内の第2n1番目に接続されているインバータ3から送出された信号を抵抗5を介して第1番目のインバータ1に供給すると共に、第2n番目のインバータ2から送出された信号をコンデンサ4を介して第1番目のインバータ1に供給することにより、発振信号を生成するCR発振回路である。この際、第1番目のインバータ1は、抵抗5及びコンデンサ4から供給された信号のレベルが第1論理閾値THLよりも低い状態から高い状態に遷移した場合には低レベルGNDの信号を次段のインバータに供給する。また、第1番目のインバータ1は、抵抗5及びコンデンサ4から供給された信号のレベルが第1論理閾値THLよりも高い第2論理閾値THHを超えた後に当該第2論理閾値よりも低い状態に遷移した場合には高レベルVddの信号を次段のインバータに供給する。図1は、半導体集積装置としての半導体チップ10に形成されているCR発振回路の一例を示す回路図である。図1に示すように、本発明によるCR発振回路は、インバータ1~3、コンデンサ4及び抵抗5を含む。図1に示す如く、3つのインバータ1~3が直列に接続されてなるインバータトレイン内のインバータ1の入力端子及びインバータ2の出力端子間にコンデンサ4が接続されており、インバータ1の入力端子及びインバータ3の出力端子間には抵抗5が接続されている。すなわち、図1に示すように、インバータ1の出力端子がラインL1を介してインバータ2の入力端子に接続されており、インバータ2の出力端子がラインL2を介してインバータ3の入力端子及びコンデンサ4の一端に接続されている。また、インバータ3の出力端子がラインL3を介して抵抗5の一端及び発振出力端子PDに接続されており、コンデンサ4及び抵抗5各々の他端がラインL0を介してインバータ1の入力端子に接続されている。このように、図1に示されるCR発振回路では、インバータ2及び3の出力端子に夫々接続されているコンデンサ4及び抵抗5からなるCR回路で生成された信号が、ラインL0を介してインバータ1の入力端子に供給される。インバータ1は、第1の論理閾値THL、及びこの第1の論理閾値THLよりも高い第2の論理閾値THHからなる2つの閾値に基づき、入力信号のレベル反転を行う。すなわち、インバータ1は、その入力端子に供給された、図2に示す如き入力信号INのレベルが第1の論理閾値THLよりも低い場合には論理レベル1に対応した高レベル、つまり電源電位Vddを有する反転信号を出力する。この際、図2に示すように、入力信号INのレベルが第1の論理閾値THLよりも低い状態から、この第1の論理閾値THLよりも高い状態に推移した場合には、インバータ1は、論理レベル0に対応した低レベル、つまり接地電位GNDを有する反転信号を出力する。その後、図2に示すように、入力信号INのレベルが一旦、第2の論理閾値THHを超えた後に低下し、再び第2の論理閾値THHを下回った状態になった場合に、インバータ1は、論理レベル0に対応した接地電位GNDを有する反転信号を出力する。要するに、直列に接続されたインバータ1~3の内で、信号の流れる方向に対して上流側から第1番目に接続されているインバータ1は、立ち上がり論理閾値としての第1の論理閾値THLに基づき入力信号が論理レベル0から1の状態に遷移する時点を検出し、この際、入力信号の論理レベルを反転させた信号、つまり論理レベル1から0の状態に遷移する反転信号を出力する。また、インバータ1は、立ち下がり論理閾値としての第2の論理閾値THHにより、入力信号が論理レベル1から0の状態に遷移する時点を検出し、この際、入力信号の論理レベルを反転させた信号、つまり論理レベル0から1の状態に遷移する反転信号を出力するのでる。尚、第1の論理閾値THLは、以下に説明するが如きインバータ2及び3の論理閾値THMよりも小である。また、第2の論理閾値THHは、インバータ2及び3の論理閾値THMよりも大である。インバータ2及び3は、図2に示すように上記した第1の論理閾値THLよりも高く且つ第2の論理閾値THHよりも低い第3の論理閾値THMに基づき、その入力端子に供給された入力信号のレベル反転を行う。すなわち、インバータ2及び3は、その入力端子に供給された、図2に示す如き入力信号INのレベルが第3の論理閾値THMよりも低い場合には、論理レベル1に対応した高レベル、つまり電源電位Vddを有する反転信号を出力する。一方、入力信号INのレベルが第3の論理閾値THMよりも高い場合には、インバータ2及び3は、図2に示す如く、論理レベル0に対応した低レベル、つまり接地電位GNDを有する反転信号を出力する。以下に、図1に示すCR発振回路の動作について図3を参照しつつ説明する。先ず、電源投入直後の時点t0では、ラインL0及びL2の電位は論理レベル0に対応した接地電位GNDの状態、つまり低レベルの状態にあり、ラインL1及びL3の電位は論理レベル1に対応した電源電位Vddの状態、つまり高レベルの状態にある。かかる電源投入によってラインL3には電源電位Vddが印加されるので、抵抗5を介してコンデンサ4が充電される。これにより、ラインL0上の電位が図3に示す如く時間経過につれ徐々に上昇する。その後、時点t1にて、ラインL0上の電位がインバータ1の論理閾値THLを越えると、インバータ1は、論理レベル0を示す反転信号をラインL1を介してインバータ2に供給する。インバータ1から、論理レベル0を示す反転信号が供給されると、インバータ2は、その論理レベルを反転させた論理レベル1を示す反転信号を図3に示す如くラインL2を介してインバータ3及びコンデンサ4に供給する。これにより、インバータ3は、論理レベル0に対応した接地電位GNDをラインL3を介して抵抗5に供給する。尚、図3に示すように、時点t1においてラインL2の電位が接地電位GNDの状態から電源電位Vddの状態に遷移すると、コンデンサ4の過渡現象により、ラインL0上の電位が急峻に増加する。この際、ラインL0上の電位は、インバータ1の論理閾値THHを上回り、電源電位Vdd、又はこの電源電位Vddよりも僅かに小なる電位にまで到る。その後、上記した如く、インバータ3によってラインL3上に論理レベル0の反転信号が送出されると、接地電位GNDが抵抗5を介してラインL0上に印加されるので、コンデンサ4が放電状態となる。これにより、ラインL0上の電位が図3に示す如く時間経過に伴い徐々に低下する。その後、時点t2において、ラインL0上の電位がインバータ1の論理閾値THHを下回ると、インバータ1は、論理レベル1を示す反転信号をラインL1を介してインバータ2に供給する。この際、インバータ2は、その論理レベルを反転させた論理レベル0を示す反転信号をラインL2を介してインバータ3及びコンデンサ4に供給する。これにより、インバータ3は、図3に示す如く論理レベル1に対応した電源電位Vddを、ラインL3を介して抵抗5に供給する。尚、図3に示すように、時点t2においてラインL2の電位が電源電位Vddの状態から接地電位GNDの状態に遷移すると、コンデンサ4の過渡現象により、ラインL0上の電位が急峻に低下する。この際、ラインL0上の電位は、インバータ1の論理閾値THLを下回って、接地電位GND、又は接地電位GNDよりも僅かに高い電位にまで到る。その後、上記した如く、インバータ3によってラインL3上に論理レベル1の反転信号が送出されると、電源電位Vddが抵抗5を介してラインL0上に印加されるので、コンデンサ4が充電状態となる。これにより、ラインL0上の電位が図3に示す如く時間経過に伴い徐々に増加する。図1に示すCR発振回路は、上述した如き時点t0~t2の動作を周期的に繰り返すことにより、図3に示す如き周期Tの発振信号を生成し、これをラインL3及び発振出力端子PDを介して出力する。ここで、かかるCR発振回路では、直列に接続されたインバータ1~3の内で、CR回路4、5で生成された信号の入力対象となるインバータ1として、以下の如き2つの閾値を有するものを用いている。すなわち、インバータ1は、入力信号が論理レベル0から1に遷移したことを検出する為の論理閾値THLとしてインバータ2及び3の論理閾値THMよりも低いものを採用し、論理レベル1から0に遷移したことを検出する為の論理閾値THHとしてインバータ2及び3の論理閾値THMよりも高いものを採用している。つまり、インバータ1では、シュミットトリガ型のインバータとは逆に、論理閾値THLが論理閾値THHよりも低いのである。かかるインバータ1によれば、ラインL0上の電位が接地電位GNDの状態から徐々に上昇する区間t0~t1において、インバータ2及び3の論理閾値THMよりも低い論理閾値THLの時点t1で論理レベル1から0の状態に遷移する信号が次段のインバータ2に供給される。これにより、インバータ2は、論理レベル1に対応した電源電位Vddをコンデンサ4に供給するので、ラインL0上にはコンデンサ4の過渡現象による急峻な電位上昇、いわゆるオーバーシュートが生じる。しかしながら、図3に示すように、インバータ2及び3の論理閾値THMよりも低い電位THL状態からの電位上昇である為、この論理閾値THMと等しい電位状態からオーバーシュートが生じる場合に比してオーバーシュートのピーク電位が低くなる。また、インバータ1によれば、ラインL0上の電位が徐々に低下する区間t1~t2において、インバータ2及び3の論理閾値THMよりも高い論理閾値THHの時点t2で論理レベル0から1の状態に遷移する信号が次段のインバータ2に供給される。これにより、インバータ2は、論理レベル0に対応した接地電位GNDをコンデンサ4に供給するので、ラインL0上にはコンデンサ4の過渡現象による急峻な電位下降、いわゆるアンダーシュートが生じる。しかしながら、図3に示すように、インバータ2及び3の論理閾値THMよりも高い電位THH状態からの電位下降である為、この論理閾値THMと等しい電位状態からアンダーシュートが生じる場合に比してオーバーシュートのピーク電位が低くなる。よって、かかるCR発振回路によれば、ラインL0上にアンダーシュート及びオーバーシュートが生じても、そのピーク電位を低くすることができる。従って、このようなアンダーシュート及びオーバーシュートによってインバータ1の入力端子に印加される電位が電源電位Vdd~接地電位GNDの範囲を超えてしまうことに起因する素子寿命の低下を抑えることが可能となる。更に、本発明によるCR発振回路によれば、アンダーシュート及びオーバーシュートの量を抑える為のコンデンサが不要となるので、その装置規模を小規模化することが可能となる。図4は、本発明によるCR発振回路の他の実施例を示す回路図である。尚、図4に示すCR発振回路においては、インバータ1に代えてインバータ1aを採用した点を除く他の構成は図1に示すものと同一である。図4において、インバータ1aは、2つのインバータ21及び22と、セレクタ23とを含むものである。第1のインバータとしてのインバータ21は、その入力端子に供給された入力信号INのレベルが図2に示す如き第1の論理閾値THLよりも低い場合には論理レベル1、高い場合には論理レベル0を示す第1反転信号VHをセレクタ23に供給する。第2のインバータとしてのインバータ22は、その入力端子に供給された入力信号INのレベルが図2に示す如き第2の論理閾値THHよりも低い場合には論理レベル1、高い場合には論理レベル0を示す第2反転信号VLをセレクタ23に供給する。尚、インバータ21及び22は共に図5に示す如きpチャネルMOSMetalOxideSemiconductor型のトランジスタQ1及びnチャネルMOS型のトランジスタQ2からなる。この際、インバータ21とインバータ22とで、トランジスタQ1及びQ2のゲート幅またはゲート長を個別に設定することにより、夫々の論理閾値THL及びTHHを得る。セレクタ23は、インバータ2によってラインL2上に送出された反転信号が論理レベル0を示す低レベルの信号である場合には、インバータ21から供給された第1反転信号VH、及びインバータ22から供給された第2反転信号VLの内から第1反転信号VHを選択し、これをラインL1を介して次段のインバータ2に供給する。一方、このインバータ2から送出された反転信号が論理レベル1を示す高レベルの信号である場合には、セレクタ23は、インバータ22から供給された第2反転信号VLを選択し、これをラインL1を介して次段のインバータ2に供給する。図4に示す如き構成によっても、図1に示す構成を有するCR発振回路と同様な動作、つまり図3に示す如き発振動作が為される。また、図1又は図4では、3つのインバータ1~3が直列に接続されてなるインバータトレインを含むCR発振回路に本発明を適用した場合の構成を示しているが、このインバータトレイン内のインバータの数は3個に限定されず、4以上の複数個であっても良い。要するに、信号の流れに沿って上流から下流に向かって順に直列接続されたm個mは3以上の整数のインバータからなるインバータトレインを含むCR発振回路にも同様に適用可能である。この際、CR発振回路としては、インバータトレイン内の上流から第2n番目nは1以上の整数のインバータから送出された信号がコンデンサを介して、インバータトレイン内の上流から第1番目のインバータに供給されており、上流から第2n1番目に接続されているインバータから送出された信号が抵抗を介して第1番目のインバータに供給される構成となっていれば良いのである。また、上記実施例においては、CR発振回路を構成する全ての素子インバータ1~3、コンデンサ4及び抵抗5を1つの半導体チップ10に形成するようにしているが、コンデンサ4及び抵抗5については、これらを半導体チップ10内に設けず、この半導体チップ10に外部接続する形態でCR発振回路を構築するようにしても良い。例えば、図6aに示す如く、図1に示す半導体チップ10からコンデンサ4及び抵抗5を省き、外部接続でコンデンサ4及び抵抗5各々の一端を共通に接続する為の外部端子PD1と、外部接続でコンデンサ4の他端をインバータ2の出力端子に接続する為の外部端子PD2と、外部接続で抵抗5の他端をインバータ3の出力端子に接続する為の外部端子PD3と、を設ける。つまり、上述した如きインバータトレイン内の第1番目のインバータ1の入力端子に接続されている第1の外部端子PD1と、第2n番目に接続されているインバータ2の出力端子に接続されている第2の外部端子PD2と、第2n1番目に接続されているインバータ3の出力端子に接続されている第3の外部端子PD3と、を半導体チップ10に設けるのである。また、図6bに示す如く、図1に示す半導体チップ10からコンデンサ4だけを省き、外部接続でコンデンサ4をインバータ1の入力端子及びインバータ2の出力端子に接続する為の外部端子PD1及びPD2を設けるようにしても良い。つまり、上述した如きインバータトレイン内の第1番目のインバータ1の入力端子に接続されている第1の外部端子PD1と、第2n番目に接続されているインバータ2の出力端子に接続されている第2の外部端子PD2と、を半導体チップ10に設けるのである。また、図6cに示す如く、図1に示す半導体チップ10から抵抗5だけを省き、外部接続で抵抗5をインバータ1の入力端子、及びインバータ3の出力端子に接続する為の外部端子PD1及びPD2を設けるようにしても良い。つまり、上述した如きインバータトレイン内の第1番目のインバータ1の入力端子に接続されている第1の外部端子PD1と、第2n1番目に接続されているインバータ3の出力端子に接続されている第2の外部端子PD2と、を半導体チップ10に設けるのである。又、上記実施例においては、CR発振回路を構成する反転素子としてインバータ1~3を用いているが、これらインバータに代えてナンドゲート又はノアゲートを用いるようにしても良い。