ライン周期ごとに、原稿の1ライン分の画像データを読み取る画像読み取り部と、前記画像読み取り部で読み取られた前記画像データが入力され、その入力された前記画像データを転送する第1転送部と、前記第1転送部による転送を制御する転送制御部と、前記第1転送部で転送された前記画像データに基づいて、媒体上に画像を形成する画像形成部と、を備え、前記転送制御部は、前記ライン周期の時間長よりも短い所定期間が経過するたびに、1ライン分の前記画像データを転送するように前記第1転送部を制御する、ことを特徴とする画像形成装置。前記画像読み取り部は、前記原稿の第1面の画像データである第1画像データを読み取るための第1画像データ読み取り部と、前記原稿の第2面の画像データである第2画像データを読み取るための第2画像データ読み取り部と、を有し、前記第1画像データ読み取り部で読み取られた前記第1画像データ、および、前記第2画像データ読み取り部で読み取られた前記第2画像データの各々を前記第1転送部へ転送する第2転送部をさらに備え、前記第2転送部は、前記第1画像データを転送する場合は、前記ライン周期の時間長が経過するたびに、1ライン分の前記第1画像データを前記第1転送部へ転送する一方、前記第2画像データを転送する場合は、ライン単位の前記第2画像データを連続して前記第1転送部へ転送する、ことを特徴とする請求項1に記載の画像形成装置。前記第1転送部で転送された前記画像データを記憶する記憶部と、前記記憶部に記憶された前記画像データをライン単位で読み出して転送する第3転送部と、前記第1転送部が転送する画素数が1ライン分の画素数に到達したか否かを検出するための転送画素数検出部と、をさらに備え、前記転送制御部は、前記第1転送部が転送する画素数が1ライン分の画素数に到達し、かつ、前記第3転送部が1ライン分の前記画像データの転送を完了したことを検知した場合は、前記所定期間が経過するまでの間、前記画像データの転送を停止するように前記第1転送部を制御する、ことを特徴とする請求項1または請求項2に記載の画像形成装置。前記転送画素数検出部は、クロックの計数値を用いて、前記第1転送部が転送する画素数が1ライン分の画素数に到達したか否かを検出し、1回当たりのクロックの計数値は、画素のビット幅に応じて可変に設定される、ことを特徴とする請求項3に記載の画像形成装置。前記第1転送部が転送したライン数をカウントするラインカウンタ部をさらに備え、前記ラインカウンタ部は、カウント値が所定値に到達した場合は、ページの切り替わりを検知する、ことを特徴とする請求項1から請求項4のうちの何れか1つに記載の画像形成装置。ライン周期ごとに、原稿の1ライン分の画像データを読み取る第1ステップと、前記第1ステップで読み取られた前記画像データをライン単位で転送し、前記ライン周期の時間長よりも短い所定期間が経過するたびに、1ライン分の前記画像データを転送する第2ステップと、前記第2ステップで転送された前記画像データに基づいて、媒体上に画像を形成する第3ステップと、を備える、ことを特徴とする画像形成方法。ここで、特許文献1において、画像データの転送が完了するまでの時間長を短縮するために、第1画像データ読み取り部で読み取られた第1画像データについては、ライン周期ごとに原稿の1ライン分の画像データを読み取るのに要する時間長が経過するたびに、ライン単位で転送する一方、第2画像データ読み取り部で読み取られた第2画像データについては、ライン周期とは非同期に、ライン単位で連続して転送する場合を想定する。なお、第1画像データおよび第2画像データの各々の転送先は、バスを介してコントローラに接続されたメインメモリである。この場合、第2画像データは、ライン単位で連続して転送されるので、第2画像データが転送される際には、当該第2画像データの転送が完了するまでの期間にわたって、コントローラとメインメモリとの間のバスデータ伝送路が占有され続ける。このため、メインメモリに転送された第2画像データを、コントローラに接続された他の装置補助メモリなどに転送することができなくなる。つまり、二次転送が不可能な状態となる。本発明は、上記に鑑みてなされたものであって、画像データの転送が行われる際にバスが占有され続けることを防止しつつ画像データの転送が完了するまでの時間長を短縮可能な画像形成装置および画像形成方法を提供することを目的とする。上述した課題を解決し、目的を達成するために、本発明の画像形成装置は、ライン周期ごとに、原稿の1ライン分の画像データを読み取る画像読み取り部と、前記画像読み取り部で読み取られた前記画像データが入力され、その入力された前記画像データを転送する第1転送部と、前記第1転送部による転送を制御する転送制御部と、前記第1転送部で転送された前記画像データに基づいて、媒体上に画像を形成する画像形成部と、を備え、前記転送制御部は、前記ライン周期の時間長よりも短い所定期間が経過するたびに、1ライン分の前記画像データを転送するように前記第1転送部を制御する、ことを特徴とする。本発明によれば、転送制御部は、ライン周期の時間長よりも短い所定期間が経過するたびに、1ライン分の画像データを転送するように第1転送部を制御するので、画像データの転送が行われる際にバスが占有され続けることを防止しつつ画像データの転送が完了するまでの時間長を短縮できるという有利な効果を奏する。<実施形態>以下、添付図面を参照しながら、本発明に係る画像形成装置および画像形成方法の一実施形態を詳細に説明する。図1は、本実施形態に係る画像形成装置500の概略構成の一例を示すブロック図である。図1に示すように、画像形成装置500は、スキャナ部100と、画像形成部400とを備える。スキャナ部100は、読み取り対象となる原稿の画像データを読み取る。スキャナ部100で読み取られた画像データは画像形成部400へ渡される。画像形成部400は、スキャナ部100で読み取られた画像データに基づいて、例えば紙などの媒体上に画像を形成する。図2は、スキャナ部100の概略構成の一例を示すブロック図である。図1に示すように、スキャナ部100は、画像読み取り部101と、画像転送部102と、ページメモリ103と、ブリッジ部104と、演算処理部105と、メインメモリ106と、補助メモリ107とを有する。画像読み取り部101は、原稿の画像を読み取るための手段である。図1に示すように、画像読み取り部101は、第1画像データ読み取り部110と、第2画像データ読み取り部111とを有する。第1画像データ読み取り部110は、原稿の表面の画像第1画像を読み取るための手段である。第2画像データ読み取り部111は、原稿の裏面の画像第2画像を読み取るための手段である。以下では、第1画像データ読み取り部110で読み取られたデータを第1画像データ、第2画像データ読み取り部111で読み取られたデータを第2画像データと呼び、第1画像データと第2画像データとを区別しない場合は、単に画像データと呼ぶ。第1画像データ読み取り部110および第2画像データ読み取り部111の各々は、ライン周期ごとに、1ライン分の画像データを読み取る読み取り動作を実行する。ライン周期とは、第1画像データ読み取り部110および第2画像データ読み取り部111の各々が、1ライン分の画像データを読み取るのに必要な時間長である。なお、本実施形態では、第1画像データ読み取り部110による読み取り動作と、第2画像データ読み取り部111による読み取り動作は同時に行われる。第1画像データ読み取り部110で読み取られた第1画像データ、および、第2画像データ読み取り部111で読み取られた第2画像データの各々は、ライン単位で後段の画像転送部102へ供給される。画像転送部102は、第1画像データ読み取り部110で読み取られた第1画像データおよび第2画像データ読み取り部111で読み取られた第2画像データの各々を、後段のブリッジ部104へ転送する手段である。画像転送部102は、半導体集積回路で構成される。本実施形態では、画像転送部102は、第1画像データ読み取り部110で読み取られた第1画像データを転送する場合は、ライン周期に同期してブリッジ部104へ転送する一方、第2画像データ読み取り部111で読み取られた第2画像データを転送する場合は、ライン周期とは非同期にブリッジ部104へ転送する。より具体的には以下のとおりである。本実施形態では、画像転送部102には、第1画像データ読み取り部110で読み取られた第1画像データおよび第2画像データ読み取り部111で読み取られた第2画像データの各々が、ライン単位で同時に入力される。画像転送部102は、ライン周期ごとに、入力された1ライン分の第1画像データをブリッジ部104へ転送する一方、入力された1ライン分の第2画像データをページメモリ103に書き込む。ページメモリ103は、少なくとも1ページ分の画像データを記憶することができる。第1画像データの転送が終了すると、画像転送部102は、ページメモリ103に記憶された第2画像データをライン単位で順番に読み出して、連続的にライン周期とは非同期にブリッジ部104へ転送する。図3は、画像転送部102が、第1画像データおよび第2画像データの各々をブリッジ部104へ転送するときのタイミングを示す図である。図3のTは、ライン周期の時間長を示す。また、本実施形態では、第1画像データおよび第2画像データの各々のライン数はnであり、図3において、1-x1≦x≦nは、第1画像データの第x番目のラインのデータを示し、2-y0≦y≦nは、第2画像データの第y番目のラインのデータを示す。例えば図3の1-nは、第1画像データの第n番目のラインのデータを示し、図3の2-1は、第2画像の第1番目のラインのデータを示す。再び図2に戻って説明を続ける。ブリッジ部104は、画像転送部102から転送された画像データを後段の演算処理部105へ転送するタイミングを制御するとともに、画像転送部102から転送された画像データの画像処理を実行する手段である。ブリッジ部104は、半導体集積回路で構成される。ブリッジ部104の詳細な内容については後述する。演算処理部105は、ブリッジ部104から転送された画像データを、メインメモリ106や補助メモリ107に書き込む。演算処理部105とメインメモリ106はバス108を介して接続され、演算処理部105と補助メモリ107はバス109を介して接続される。演算処理部105は、半導体集積回路で構成される。メインメモリ106および補助メモリ107の各々は、演算処理部105が実行する各種の制御プログラムや画像データを記憶する。演算処理部105は、メインメモリ106および補助メモリ107の各々から読み出した各種のプログラムを実行することにより、スキャナ部100全体を制御する。図2に示すように、画像転送部102とブリッジ部104はインタフェース112を介して接続され、ブリッジ部104と演算処理部105はインタフェース113を介して接続される。インタフェース112および113の各々は、ICチップ間の画像データの転送を行うためのインタフェースであり、例えばPCI-Expressで構成される。図4は、上述のブリッジ部104の詳細な構成の一例を示すブロック図である。図4に示すように、ブリッジ部104は、入力部201と、転送制御部202と、画像処理部203と、ラインバッファ制御部204と、ラインバッファ205と、出力部206とを有する。入力部201には、インタフェース112を介して画像転送部102から転送された画像データが入力される。入力部201は、入力された画像データを後段の転送制御部202へ転送する。入力部201は、転送制御部202から、アサートされた有効化されたwait信号が供給される場合は、画像データの転送を停止する一方、ネゲートされた無効化されたwait信号が供給される場合は、入力された画像データをライン単位で転送制御部202へ転送する。本実施形態では、入力部201は、画像転送部102から入力される画像データを一時的に保持するためのレジスタ不図示を有している。そして、入力部201は、転送制御部202から供給されるwait信号がアサート状態からネゲート状態に切り替わったときは、レジスタに保持された画像データをライン単位で順番に読み出して、後段の転送制御部202へ転送する。転送制御部202は、入力部201の転送タイミングを制御するとともに、入力部201から転送された画像データを後段の画像処理部203へ転送供給する。転送制御部202の詳細な内容については後述する。画像処理部203は、転送制御部202から供給される画像データに対して、変倍処理やディザ処理などの画像処理を行う。画像処理部203は、画像処理後の画像データを、後段のラインバッファ制御部204へ供給する。ラインバッファ制御部204は、画像処理部203から供給された画像データをライン単位で順番にラインバッファ205へ書き込む。また、ラインバッファ制御部204は、ラインバッファ205に記憶された画像データをライン単位で順番に読み出して後段の出力部206へ転送する。さらに、ラインバッファ制御部204は、転送制御部202に対してbusy信号を供給する。ラインバッファ制御部204は、出力部206に対して画像データの転送を行うときは、busy信号をアサートする。また、ラインバッファ制御部204は、1ライン分の画像データの転送が完了するたびに、busy信号をネゲートする。ラインバッファ205は、少なくとも2ライン分の画像データを記憶することができるように構成される。出力部206は、ラインバッファ制御部204から転送された画像データを、インタフェース113を介して演算処理部105へ出力する。図5は、転送制御部202の詳細な構成の一例を示すブロック図である。図5に示すように、転送制御部202は、転送監視部301と、転送画素数検出部302と、wait信号出力部303と、ラインカウンタ部304とを有する。転送監視部301は、前段の入力部201の転送状態を監視する。より具体的には、転送監視部301は、入力部201から画像データを受信したか否かで、入力部201が転送を行っているか否かを判断する。また、転送監視部301は、入力部201から受信した画像データを後段の画像処理部203へ転送する。転送監視部301は、入力部201から画像データを受信したとき、つまりは、入力部201が転送を行っていると判断したときは、転送画素数検出部302に対してクロックCLKを供給する。一方、転送監視部301は、入力部201から画像データを受信しないとき、つまりは、入力部201が転送を行っていないと判断したときは、転送画素数検出部302に対するクロックCLKの供給を停止する。転送画素数検出部302は、転送監視部301から供給されるクロックCLKをカウントし、そのカウント値を用いて、入力部201が転送する画素数が1ライン分の画素数に到達したか否かを検出する。より具体的には、転送画素数検出部302は、クロックCLKをカウントするたびに、予め不図示のレジスタに保持された1ライン分の画素数に対応する値からダウンカウントしていく。そして、転送画素数検出部302は、カウント値が0に到達したときに、入力部201が転送する画素数が1ライン分の画素数に到達したことを検出する。本実施形態では、画像データの転送が開始される前の段階で、転送画素数検出部302には、転送される画像データの1画素のビット幅が通知される。そして、転送画素数検出部302は、通知されたビット幅に応じて、ダウンカウント値を可変に設定する。例えば、転送画素数検出部302は、1画素のビット幅が8ビットの場合はダウンカウント値を-1、1画素のビット幅が4ビットの場合はダウンカウント値を-2、1画素のビット幅が2ビットの場合はダウンカウント値を-4、1画素のビット幅が1ビットの場合はダウンカウント値を-8に設定することができる。なお、転送画素数が奇数で1画素のビット幅が4ビット以下の場合、端数が発生するが、カウント値が0以下になった場合でも、カウント値は0に設定される。転送画素数検出部302は、入力部201が転送する画素数が1ライン分の画素数に到達したことを検出したときは、wait信号出力部303に対して、転送完了信号を出力する。wait信号出力部303は、所定の条件が成立したときに、入力部201に対して出力するwait信号をアサートする。より具体的には、wait信号出力部303は、ラインバッファ制御部204から、ネゲートされたbusy信号が供給され、かつ、転送画素数検出部302から転送完了信号が供給されたとき、wait信号をアサートする。wait信号出力部303は、wait信号をアサートしてから所定期間が経過したときに、wait信号をネゲートする。所定期間の時間長は、ライン周期の時間長よりも短い時間長に設定される。したがって、入力部201が、転送制御部202に対して画像データを転送する場合、入力部201は、1ライン分の画像データを転送してから所定期間が経過するまでの間は、次のラインの画像データを転送することができない。言い換えれば、入力部201は、ライン単位の画像データを連続して転送制御部202に転送することはできない。ラインカウンタ部304は、入力部201が転送したライン数をカウントし、カウント値が所定値に到達した場合は、ページの切り替わりを検知する。より具体的には以下のとおりである。ラインカウンタ部304は、wait信号出力部303が出力するwait信号のネゲートを検知したとき、カウント値を1だけ増加させるカウントアップする。そして、ラインカウンタ部304は、カウント値が所定値に到達した場合は、ページの切り替わりを検知し、ページを識別するためのページ信号のレベルを反転させて出力部206へ供給する。例えば1ページ目のページ信号は0、2ページ目のページ信号は1といったように設定することができる。図6は、スキャナ部100における転送処理動作の一例を示すフローチャートである。まず、入力部201は、画像転送部102からの画像データが入力されたか否かを判断するステップS1。ステップS1の結果が肯定の場合、入力部201は、入力された画像データの転送を開始するので、ラインバッファ制御部204はbusy信号をアサートしステップS2、転送画素数検出部302は転送画素数のカウントを開始するステップS3。処理はステップS4に移行する。ステップS4では、wait信号出力部303は、所定の条件が成立したか否かを判定する。より具体的には、wait信号出力部303は、ラインバッファ制御部204からのbusy信号がネゲートされ、かつ、転送画素数検出部302から転送完了信号を受信したか否かを判定する。wait信号出力部303は、所定の条件が成立したと判定した場合は、wait信号をアサートするステップS5。そして、wait信号出力部303は、所定期間が経過したか否かを判定しステップS6、所定期間が経過したと判定した場合は、wait信号をネゲートするステップS7。ラインカウンタ部304は、wait信号のネゲートを検知したとき、カウント値を1だけカウントアップし、カウント値が所定値に到達したか否かを判定するステップS8。ステップS8の結果が肯定の場合、ラインカウンタ部304は、ページ信号のレベルを反転させて出力部206へ供給するステップS9。一方、ステップS8の結果が否定の場合、処理は上述のステップS1に戻される。次に、ブリッジ部104は、画像転送部102からの転送要求があるか否かを判断しステップS10、転送要求が無いと判断した場合は、一連の処理を終了する。一方、転送要求があると判断した場合は、処理は上述のステップS1に戻される。以上に説明したように、本実施形態では、転送制御部202は、1ライン分の画像データを転送してから、ライン周期の時間長よりも短い所定期間が経過するまでの間は、次のラインの画像データを転送しないように入力部201の転送タイミングを制御する。したがって、図3のように、画像転送部102から、ライン単位の第2画像データが連続してブリッジ部104入力部201に入力される場合であっても、入力部201は、1ライン分の第2画像データを転送してから所定期間が経過するまでの間は、次のラインの第2画像データを転送できない。この場合の入力部201の転送タイミングは、図7のようになる。図7からも理解されるように、あるラインの第2画像データの転送が行われる期間と、次のラインの第2画像データの転送が行われる期間との間に、所定期間tが介在するので、第2画像データの転送が行われる際にバス108が占有され続けることを防止できる。また、所定期間tはライン周期の時間長Tよりも短いので、入力部201が、ライン周期ごとに、第2画像データを転送する場合に比べて、第2画像データの転送が完了するまでの時間を短縮できる。すなわち、本実施形態によれば、画像データの転送が行われる際にバスが占有され続けることを防止しつつ画像データの転送が完了するまでの時間長を短縮できるという有利な効果を奏する。図8は、本実施形態に係る画像形成装置500のハードウェア構成例を示すブロック図である。本図に示すように、この画像形成装置500は、コントローラボード10とエンジン部Engine60とをPCIPeripheralComponentInterfaceバスで接続した構成となる。コントローラボード10は、画像形成装置500全体の制御と描画、通信、図示しない操作部からの入力を制御する手段である。エンジン部60は、PCIバスに接続可能なプリンタエンジンなどであり、たとえば白黒プロッタ、1ドラムカラープロッタ、4ドラムカラープロッタ、スキャナまたはファックスユニットなどである。なお、このエンジン部60には、プロッタなどのいわゆるエンジン部分に加えて、誤差拡散やガンマ変換などの画像処理部分が含まれる。コントローラボード10は、CPU11と、ノースブリッジNB13と、システムメモリMEM-P12と、サウスブリッジSB14と、ローカルメモリMEM-C17と、ASICApplicationSpecificIntegratedCircuit16と、ハードディスクドライブHDD18とを有し、ノースブリッジNB13とASIC16との間をAGPAcceleratedGraphicsPortバス15で接続した構成となる。また、MEM-P12は、ROMReadOnlyMemory12aと、RAMRandomAccessMemory12bと、をさらに有する。CPU11は、画像形成装置500の全体制御をおこなうものであり、NB13、MEM-P12およびSB14からなるチップセットを有し、このチップセットを介して他の機器と接続される。NB13は、CPU11とMEM-P12、SB14、AGP15とを接続するためのブリッジであり、MEM-P12に対する読み書きなどを制御するメモリコントローラと、PCIマスタおよびAGPターゲットとを有する。MEM-P12は、プログラムやデータの格納用メモリ、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いるシステムメモリであり、ROM12aとRAM12bとからなる。ROM12aは、プログラムやデータの格納用メモリとして用いる読み出し専用のメモリであり、RAM12bは、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いる書き込みおよび読み出し可能なメモリである。SB14は、NB13とPCIデバイス、周辺デバイスとを接続するためのブリッジである。このSB14は、PCIバスを介してNB13と接続されており、このPCIバスには、ネットワークインターフェースI/F部なども接続される。ASIC16は、画像処理用のハードウェア要素を有する画像処理用途向けのICIntegratedCircuitであり、AGP15、PCIバス、HDD18およびMEM-C17をそれぞれ接続するブリッジの役割を有する。このASIC16は、PCIターゲットおよびAGPマスタと、ASIC16の中核をなすアービタARBと、MEM-C17を制御するメモリコントローラと、ハードウェアロジックなどにより画像データの回転などをおこなう複数のDMACDirectMemoryAccessControllerと、エンジン部60との間でPCIバスを介したデータ転送をおこなうPCIユニットとからなる。このASIC16には、PCIバスを介してFCUFacsimileControlUnit30、USBUniversalSerialBus40、IEEE1394theInstituteofElectricalandElectronicsEngineers1394インタフェース50が接続される。操作表示部20はASIC16に直接接続されている。MEM-C17は、コピー用画像バッファ、符号バッファとして用いるローカルメモリであり、HDDHardDiskDrive18は、画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積を行うためのストレージである。AGP15は、グラフィック処理を高速化するために提案されたグラフィックスアクセラレーターカード用のバスインターフェースであり、MEM-P12に高スループットで直接アクセスすることにより、グラフィックスアクセラレーターカードを高速にするものである。<変形例>以上、本発明に係る実施形態について説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変形が可能である。例えば上述の実施形態では、ブリッジ部104内の入力部201は、入力された画像データを転送制御部202へ転送しているが、これに限らず、例えば入力部201によって転送される画像データの転送先は任意である。例えば入力部201は、入力された画像データを画像処理部203へ直接転送することもできる。また、上述の実施形態では、画像転送部102は、第1画像データについては、ライン周期ごとに、1ライン分の第1画像データをブリッジ部104へ転送する一方、第2画像データについては、ライン周期とは非同期に、ライン単位で連続してブリッジ部104へ転送しているが、これに限らず、画像転送部102の転送タイミングは任意に変更可能である。例えば画像転送部102は、第1画像データについては、ライン周期とは非同期に、ライン単位で連続してブリッジ部104へ転送する一方、第2画像データについては、ライン周期ごとに、1ライン分の第1画像データをブリッジ部104へ転送することもできる。