"半導体チップ上に形成された温度検出素子と、前記温度検出素子と直列形態に接続され該温度検出素子に流れる電流を電圧に変換する電流-電圧変換素子と、直列形態の前記電流-電圧変換素子および温度検出素子と並列に接続され前記電流-電圧変換素子により変換された電圧をゲート端子に受けるMOSトランジスタと、前記電流-電圧変換素子に向かって所定の第1電流を流す第1電流源および前記MOSトランジスタに向かって所定の第2電流を流す第2電流源を有する定電流回路と、前記第2電流源と前記MOSトランジスタとの接続ノードに入力端子が接続された論理回路とを備えたことを特徴とする温度検出回路。前記定電流回路は、ゲート端子とソース端子が結合されたデプレッション型MOSトランジスタからなる定電流源と、該定電流源と直列に接続されたエンハンスメント型の第1MOSトランジスタおよび該トランジスタとゲート共通接続されたエンハンスメント型の第2MOSトランジスタを有し前記第1電流を出力する第1のカレントミラー回路と、前記第1MOSトランジスタおよび該トランジスタとゲート共通接続されたエンハンスメント型の第3MOSトランジスタを有し前記第2電流を出力する第2のカレントミラー回路と、から構成されていることを特徴とする請求項1に記載の温度検出回路。前記第2電流が流れる前記MOSトランジスタと並列に、前記電流-電圧変換素子により変換された電圧をゲート端子に受ける第4MOSトランジスタと、前記論理回路からの信号をゲート端子に受ける第5MOSトランジスタとが直列形態で接続されていることを特徴とする請求項2に記載の温度検出回路。前記温度検出素子は、接地電位点にカソード端子が接続されてなるダイオードであり、前記第2MOSトランジスタと前記ダイオードとの間に前記電流-電圧変換素子が接続されていることを特徴とする請求項2または3に記載の温度検出回路。前記電流-電圧変換素子はゲート端子とドレイン端子が結合されたエンハンスメント型の第6MOSトランジスタからなり、該第6MOSトランジスタのゲート端子と、前記電流-電圧変換素子としての第6MOSトランジスタにより電流-電圧変換された電圧をゲート端子に受ける前記MOSトランジスタのゲート端子とが接続されてカレントミラー回路を構成していることを特徴とする請求項4に記載の温度検出回路。しかしながら、特許文献2に記載されている発明に係る温度検知回路は、温度検出部11や出力部12の他に電圧比較部コンパレータCMP1を有しているため、回路を構成する素子数が多いとともに消費電流が多い、MOSトランジスタに比べて素子サイズの大きい抵抗素子を必要とするといった改良すべき課題があった。本発明は上記のような背景の下になされたもので、その目的とするところは、バイポーラトランジスタを使用する必要がないとともに、回路を構成する素子数が少なく低消費電流で動作することができる温度検出回路を提供することにある。本発明は、上記目的を達成するため、半導体チップ上に形成された温度検出素子と、前記温度検出素子と直列形態に接続され該温度検出素子に流れる電流を電圧に変換する電流-電圧変換素子と、直列形態の前記電流-電圧変換素子および温度検出素子と並列に接続され前記電流-電圧変換素子により変換された電圧をゲート端子に受けるMOSトランジスタと、前記電流-電圧変換素子に向かって所定の第1電流を流す第1電流源および前記MOSトランジスタに向かって所定の第2電流を流す第2電流源を有する定電流回路と、前記第2電流源と前記MOSトランジスタとの接続ノードに入力端子が接続された論理回路とを備えるように構成した。上記のような手段によれば、バイポーラトランジスタを使用せずにつまりCMOSプロセスによって温度検出回路を構成することができるので、プロセスを簡略化することができる。また、論理回路の出力が、電流-電圧変換素子により変換された電圧をゲート端子に受けるMOSトランジスタの電流と第2電流の優劣に応じて変化する、つまり電流を比較して判定を行う回路形式であるため、電圧を比較するコンパレータが不要となり、回路を構成する素子数を減らすことができるとともに、消費電流を低減することができる。ここで、望ましくは、前記定電流回路は、ゲート端子とソース端子が結合されたデプレッション型MOSトランジスタからなる定電流源と、該定電流源と直列に接続されたエンハンスメント型の第1MOSトランジスタおよび該トランジスタとゲート共通接続されたエンハンスメント型の第2MOSトランジスタを有し前記第1電流を出力する第1のカレントミラー回路と、前記第1MOSトランジスタおよび該トランジスタとゲート共通接続されたエンハンスメント型の第3MOSトランジスタを有し前記第2電流を出力する第2のカレントミラー回路と、から構成する。これにより、定電流回路を構成素子数の少ない簡単な回路によって実現することができる。また、望ましくは、前記第2電流が流れる前記MOSトランジスタと並列に、前記電流-電圧変換素子により変換された電圧をゲート端子に受ける第4MOSトランジスタと、前記論理回路からの信号をゲート端子に受ける第5MOSトランジスタとが直列形態で接続されているように構成する。これにより、MOSトランジスタを2個追加するだけで温度検出回路の出力にヒステリシス特性を付与することができる。さらに、望ましくは、前記温度検出素子は、接地電位点にカソード端子が接続されてなるダイオードであり、前記第2MOSトランジスタと前記ダイオードとの間に前記電流-電圧変換素子が接続されているように構成する。これにより、温度検出素子としてPN接合ダイオードを使用したとしても該ダイオードに寄生するバイポーラトランジスタがオンされる不具合が発生するのを防止することができる。また、望ましくは、前記電流-電圧変換素子はゲート端子とドレイン端子が結合されたエンハンスメント型の第6MOSトランジスタからなり、該第6MOSトランジスタのゲート端子と、前記電流-電圧変換素子としての第6MOSトランジスタにより電流-電圧変換された電圧をゲート端子に受ける前記MOSトランジスタのゲート端子とが接続されてカレントミラー回路を構成しているようにする。ここで、電流-電圧変換素子は抵抗素子で構成することもできるが、ゲート端子とドレイン端子が結合されたMOSトランジスタによって構成することで、バイポーラトランジスタはもちろんのこと、MOSトランジスタに比べて素子サイズの大きな抵抗素子を使用することなく温度検出回路を実現することができる。本発明に従うと、バイポーラトランジスタはもちろんのこと抵抗素子を使用する必要がないとともに、回路を構成する素子数が少なく低消費電流で動作することができる温度検出回路を実現することができるという効果がある。以下、本発明の好適な実施の形態を図面に基づいて説明する。図1は、本発明に係る半導体チップ温度を検出する温度検出回路の一実施形態を示す。この温度検出回路は、チップ温度が所定温度以上になった場合に回路の動作を停止させるための信号を出力するサーマルシャットダウン回路として利用することができる。この実施形態の温度検出回路10は、温度検出素子としてのダイオードD1および該ダイオードD1に流す定電流を生成する定電流回路と電流比較回路とを有する温度検出部11と、温度検出部11による検出結果を出力する出力部12とから構成されている。このうち、温度検出部11の定電流回路は、ゲートとソースが結合されソースが接地電位点GNDに接続されたMOSトランジスタM1と、電源電圧端子VDDと接地電位点GNDとの間にMOSトランジスタM1と直列に接続されたMOSトランジスタM2と、該MOSトランジスタM2とゲート共通接続されて各々カレントミラー回路を構成するMOSトランジスタM3,M4とを備える。なお、上記MOSトランジスタM1~M4のうち、M1はデプレッション型ノーマリオン型、M2~M4はエンハンスメント型ノーマリオフ型であり、ノーマリオン素子であるデプレッション型トランジスタM1はゲートとソースが結合されることにより、定電流源として動作する。また、エンハンスメント型MOSトランジスタM2は、電源電圧端子VDDと接地電位点GNDとの間に定電流源としてのMOSトランジスタM1と直列に接続されることにより、M1のドレイン電流I0と同一の電流を流す。ゲート共通接続されソース端子が電源電圧端子VDDに接続されたMOSトランジスタM2とM3とからなる第1のカレントミラー回路およびMOSトランジスタM2とM4とからなる第2のカレントミラー回路は、それぞれトランジスタのサイズ比W/L比に応じてM1のドレイン電流I0に比例した電流を流す。従って、MOSトランジスタM3およびM4は定電流源とみなすことができる。なお、上記第1と第2のカレントミラー回路を構成するMOSトランジスタM2とM3およびM2とM4の電流比すなわちサイズ比は、特に限定されないがそれぞれ1:1に設定すればよい。本実施形態では、第1のカレントミラー回路を構成する上記MOSトランジスタM3のドレイン端子と接地電位点GNDとの間に、MOSトランジスタM5と温度検出用のダイオードD1が直列に接続されている。また、第2のカレントミラー回路を構成する上記MOSトランジスタM4のドレイン端子と接地電位点GNDとの間には、MOSトランジスタM6が接続されている。このうち、MOSトランジスタM5は、ゲートとソースが結合されることにより電流-電圧変換素子として機能し、MOSトランジスタM6は、MOSトランジスタM5とゲート共通接続されることにより第3のカレントミラー回路を構成している。さらに、ノードN1と接地電位点GNDとの間には、MOSトランジスタM6と並列に、同じくMOSトランジスタM5とゲート共通接続されることにより第4のカレントミラー回路を構成するMOSトランジスタM7と、ゲート端子に出力部12からの信号が印加され温度検出部11にヒステリシス特性を付与するMOSトランジスタM8とが直列形態に接続されている。なお、上記MOSトランジスタM1~M8のうちM2~M4はPチャネル形MOSトランジスタ、M1およびM5~M8はNチャネル形MOSトランジスタである。また、上記第3と第4のカレントミラー回路を構成するMOSトランジスタM5とM6およびM5とM7の電流比すなわち素子のサイズ比も、特に限定されないがそれぞれ1:1に設定すればよい。また、出力部12は、上記MOSトランジスタM4とM6との接続ノードN1にゲート端子が接続されたMOSトランジスタM9,M10からなる前段CMOSインバータと、該CMOSインバータの出力ノードにゲート端子が接続されたMOSトランジスタM11,M12からなる後段CMOSインバータとから構成されている。そして、前段CMOSインバータの出力が、上記ヒステリシス付与用のMOSトランジスタM8のゲート端子に印加されている。なお、出力部12のCMOSインバータのうち後段CMOSインバータは省略してもよい。次に、本実施形態の温度検出回路10の動作について説明する。MOSトランジスタM4とM6との接続ノードN1を接地電位点GNDに接続したと仮定した場合にMOSトランジスタM4に流れるドレイン電流をI1、また、ノードN1を電源電圧端子VDDに接続したと仮定した場合に、MOSトランジスタM6~M8に流れる電流をI2とする。すると、温度検出用のダイオードD1は負の温度特性-2mV/°Cを有するため、M5とM6,M7のカレントミラー回路でダイオードD1に流れる電流に比例した電流となるM6~M8の電流I2も負の温度特性を有することとなる。これによって、電流I2は、図2に示すように、温度が高くなるほど減少するような特性を示す。一方、デプレッション型MOSトランジスタM1とエンハンスメント型のMOSトランジスタM2は温度特性がほぼ同一であるため、M2とM4のカレントミラー回路でM4に流れる電流I1は温度依存性のない電流となる。これによって、電流I1は、図2に示すように、温度にかかわらずほぼ一定になる平坦な特性を示す。図2より、本実施形態の温度検出回路10においては、電流I1を示す特性線と電流I2を示す特性線とが交差する150°Cよりも低い温度ではM6~M8に流れる電流I2が優勢となり、150°Cよりも高い温度ではM4に流れるドレイン電流I1が優勢となることが分かる。そのため、温度検出部10の出力は、図3に示すように、150°Cの近傍で変化し、150°Cよりも低い温度ではロウレベル0Vとなり、150°Cよりも高い温度ではハイレベル5V=Vddとなるように動作することとなる。また、温度検出回路10の出力がハイレベルになる状態では、前段CMOSインバータの出力ロウレベルがゲート端子に印加されるMOSトランジスタM8がオフ状態になるため、M6~M8に流れる電流I2が減少して、図2に示す電流I1の特性線と交差するポイントが150°Cよりも低い方へシフトする。これによって、図4に示すように、150°Cよりも低い100°Cの近傍で、温度検出回路10の出力がハイレベルからロウレベルへ切り替わることとなる。その結果、温度検出回路10の出力はヒステリシス特性を有することとなり、チップ温度が検出温度の近傍で揺らいだとしても出力がハイ/ロウに変化するのを防止することができる。上記の説明から分かるように、本実施形態の温度検出回路10は、M4に流れる電流I1とM6~M8に流れる電流I2との電流比較で出力が変化することなるため、図7に示す先願に係る温度検出回路に設けられているコンパレータCMP1が不要となり、回路を構成する素子数を減らすことができるとともに、消費電流も少なくすることができるという利点がある。また、図7に示す先願に係る温度検出回路においては抵抗素子R1,R2が設けられているのに対し、本実施形態の温度検出回路10はMOSトランジスタに比べて素子サイズの大きな抵抗素子が不要であるので、回路の占有面積をより低減することができるという利点がある。さらに、本実施形態の温度検出回路10における温度検出素子としてのダイオードD1は、カソード端子が接地電位点GNDに接続されているため、ダイオードD1として例えばPN接合ダイオードを使用する場合に、P型半導体基板もしくはP型ウェル領域上にPN接合を形成したとしても、ダイオードD1のカソードとしてのN型領域の電位を、接地電位が印加されるP型半導体基板もしくはP型ウェル領域と同一電位とすることができる。そのため、半導体基板上に形成したPN接合ダイオードに寄生するPNPバイポーラトランジスタが存在したとしても、それがオン状態になることはない。従って、温度検出素子D1としてPN接合ダイオードを使用することができ、CMOSプロセスに余分な工程を追加することなく温度検出素子D1を備えた本実施形態の温度検出回路10を製造することができる。次に、上記実施形態の温度検出回路の変形例を、図5及び図6を用いて説明する。図5に示す第1の変形例は、図1の温度検出回路10において、ノードN1と接地電位点GNDとの間に設けられている、出力にヒステリシス特性を付与するためのMOSトランジスタM7とM8を省略したものである。このような構成であっても、温度検出回路として動作することは可能である。従って、逆の見方をすると、図1の実施形態の温度検出回路10は、図5の回路に2つのMOSトランジスタM7とM8を追加するだけで、ヒステリシス特性を付与することができるという利点がある。図6に示す第2の変形例は、ダイオードD1の接続位置を変えて、MOSトランジスタM5ではなくM6と直列に接続して、図1の温度検出回路10とは出力の極性が逆になるようにした回路、すなわちチップ温度が設定温度よりも低い場合に出力がハイレベルとなり、チップ温度が設定温度よりも低い場合に出力がロウレベルとなるようにしたものである。この変形例の場合も、電源電圧端子VDDとノードN1との間に接続されているMOSトランジスタM7とM8は、回路にヒステリシス特性を付与するための素子である。従って、このMOSトランジスタM7とM8は省略することができる。以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態の温度検出回路10おける電流-電圧変換素子としてのMOSトランジスタM5は抵抗素子で置き換えることも可能である。しかし、MOSトランジスタで構成すれば、MOSトランジスタに比べて素子サイズの大きな抵抗素子を使用せずに温度検出回路を実現することができるという利点がある。また、前記実施形態の温度検出回路10では、温度検出部11の定電流回路として、デプレッション型MOSトランジスタM1とカレントミラー回路M2,M3;M2,M4とからなる回路を使用しているが、定電流回路はこのような構成に限定されず、温度の変化にかかわらず一定の電流をダイオードD1やMOSトランジスタM6に流せる回路であればどのような回路であっても良い。ただし、実施形態の温度検出回路のようにデプレッション型MOSトランジスタを定電流源とした回路にあっては、回路を構成する素子数を減らすことができるという利点がある。"