高電位側の電源電位が設定される高電位電源端子と、前記高電位側の電源電位よりも低い低電位側の電源電位が設定される低電位電源端子と、画素回路に信号電圧を出力するための信号出力端子とを有するドライバ回路と、前記低電位電源端子と接地電位が設定される接地端子との間に配置され、前記ドライバ回路から前記低電位電源端子を介して流れる電流に対応した電荷を回収する回収コンデンサと、前記回収コンデンサに接続され、当該回収コンデンサに回収された電荷に対応した電圧を昇圧し、当該昇圧された電圧を、表示パネルを駆動するための電源に回生させる昇圧回路とを備える表示パネル駆動回路。前記ドライバ回路は、前記高電位電源端子と前記低電位電源端子との間に配置された、直列に接続された第1及び第2のスイッチ素子で構成され、前記第1のスイッチ素子及び前記第2のスイッチ素子の接続点が、前記信号出力端子に接続され、前記ドライバ回路は、前記第1のスイッチ素子及び前記第2のスイッチ素子の導通及び非導通が排他的に切り換えられることにより、前記信号出力端子と前記画素回路とを接続する配線に対して高電位である第1電圧または低電位である第2電圧を印加し、前記回収コンデンサは、前記配線に印加される電圧が、前記第1電圧から前記第2電圧へと切り替わる場合に、前記配線に蓄積された電荷を、前記低電位電源端子を介して回収する請求項1に記載の表示パネル駆動回路。前記ドライバ回路は、前記高電位電源端子と前記低電位電源端子との間に配置され、前記高電位電源端子から前記低電位電源端子に向けて定常的にアイドル電流が流れる差動増幅回路で構成され、前記回収コンデンサは、前記アイドル電流に対応した電荷を、前記低電位電源端子を介して回収する請求項1に記載の表示パネル駆動回路。前記昇圧回路は、昇圧チョッパ回路であり、一端が前記低電位電源端子に接続されたインダクタ素子と、一端が前記インダクタ素子の他端に接続され、他端が前記接地端子に接続されたスイッチ素子と、アノード端子が、前記インダクタ素子の他端に接続され、カソード端子が前記高電位電源端子に接続されたダイオード素子とを備える請求項1~3のうちいずれか1項に記載の表示パネル駆動回路。前記昇圧回路は、前記回収コンデンサの電圧を交流電圧に変換するインバータ回路と、前記交流電圧を、昇圧された直流電圧に変換するコッククロフトウォルトン回路と、アノード端子が、前記コッククロフトウォルトン回路の昇圧出力端に接続され、カソード端子が前記高電位電源端子に接続されたダイオード素子とを備える請求項1~3のうちいずれか1項に記載の表示パネル駆動回路。前記昇圧回路は、複数のダイオード素子及び複数のスイッチ素子からなり、回路素子の接続関係を切り換える切換回路と、前記回収コンデンサが前記低電位電源端子を介して流れる電流に対応した電荷を回収する場合には前記切換回路により前記回収コンデンサと並列に接続され、前記回収コンデンサに回収された電荷に対応した電圧を昇圧する場合には前記切換回路により前記回収コンデンサと直列に接続される複数のコンデンサと、アノード端子が、前記複数のコンデンサのうち前記回収コンデンサからみて最終段に配置されたコンデンサに接続され、カソード端子が前記電源に接続されたダイオード素子とを備える請求項1~3のうちいずれか1項に記載の表示パネル駆動回路。さらに、前記回収コンデンサの電圧が、所定の閾値電圧以上となった場合に、前記昇圧回路に対して昇圧動作を開始させる昇圧判定部を備える請求項1~6のうちいずれか1項に記載の表示パネル駆動回路。基板上に行列状に配置された複数の画素を有する画素部と、画素列に対応して配置され、高電位側の電源電位が設定される高電位電源端子と、前記高電位側の電源電位よりも低い低電位側の電源電位が設定される低電位電源端子と、画素回路に信号電圧を出力する信号出力端子とを有するドライバ回路と、前記低電位電源端子と接地電位が設定される接地端子との間に配置され、前記ドライバ回路から前記低電位電源端子を介して前記接地端子に向けて流れる電流に対応した電荷を回収する回収コンデンサと、前記回収コンデンサに接続され、当該回収コンデンサに回収された電荷に対応した電圧を昇圧し、当該昇圧された電圧を表示パネルを駆動するための電源に回生させる昇圧回路とを備え、前記回収コンデンサは、前記基板上であって前記画素部の周辺領域に形成されている表示パネル。前述したディジタル階調制御方式では、書込み動作及び表示動作の単位表示動作を繰り返すことにより、表示階調を制御する。しかしながら、走査線やデータ線には、クロス容量に代表される浮遊容量が存在する。各画素へのデータ電圧の書き込みには、走査線駆動回路及びデータ線駆動回路から走査線及びデータ線に走査電圧及びデータ電圧を印加する必要があるが、これらの電圧を印加する際には、浮遊容量にも同時に充放電する必要がある。例えば、1サブフィールドの画面を表示するには、走査線には1本に付き1回、データ線には1本に付き最大で水平ライン数の1/2回、浮遊容量にも充放電する必要がある。この浮遊容量の充放電に必要な電力は無効電力と呼ばれる無駄な電力であり、走査線駆動回路やデータ線駆動回路の消費電力の増大を招く。ディジタル駆動では1画面を10サブフィールド程度使用して表示するため、走査線駆動回路やデータ線駆動回路の消費電力はアナログ階調制御と比べて約10倍にも増大する。例えば、データ線駆動回路の損失がアナログ階調制御方式では1Wであるとすれば、ディジタル階調制御方式では10Wとなってしまう。これに対し、ディジタル階調制御方式における従来の走査線駆動回路やデータ線駆動回路では、上記廃棄電力を含んだ書き込みに関連する消費電力の低減対策が十分ではない。図14は、従来のデータ線駆動回路の廃棄電力を説明する回路の概念図である。同図には、データ線駆動回路における廃棄電力が一例として挙げられている。図14に記載された従来のデータ線駆動回路910では、データ線901ごとに配置されたデータドライバ912によりデータ電源915のハイレベルのデータ電圧をデータ線901に印加する際に、データ線901の浮遊容量Cpに無効電荷を蓄積することとなる。この状態で、データドライバ912がローレベルのデータ電圧をデータ線901に印加してデータ線901の電位を変化させる際、浮遊容量Cpに蓄積された無効電荷は必要以上に接地端子へと放出されている。つまり、表示パネルのON/OFF動作に必要な電圧以上にデータ電圧が低下し、無効電力が廃棄されている。一方、前述した従来のアナログ階調制御方式においても、走査線駆動回路やデータ線駆動回路の無効電力は少ないものの、データドライバは、任意のアナログ電圧値を出力するために、定常的にアイドル電流を流す必要があり、当該アイドル電流を含む消費電力の低減対策が十分ではない。本発明は、上記課題に鑑みてなされたものであり、浮遊容量の充放電に伴う無効電力及びアイドル電流によるアイドル電力を含む消費電力を低減することが可能な表示パネル駆動回路及び表示パネルを提供することを目的とする。上記課題を解決するために、本発明の一態様に係る表示パネル駆動回路は、高電位側の電源電位が設定される高電位電源端子と、前記高電位側の電源電位よりも低い低電位側の電源電位が設定される低電位電源端子と、画素回路に信号電圧を出力するための信号出力端子とを有するドライバ回路と、前記低電位電源端子と接地電位が設定される接地端子との間に配置され、前記ドライバ回路から前記低電位電源端子を介して流れる電流に対応した電荷を回収する回収コンデンサと、前記回収コンデンサに接続され、当該回収コンデンサに回収された電荷に対応した電圧を昇圧し、当該昇圧された電圧を、表示パネルを駆動するための電源に回生させる昇圧回路とを備えることを特徴とする。この構成によれば、従来ドライバ回路から低電位端子を介して接地端子に流れ込んでいた電流を、回収コンデンサ13により回収し、当該回収した電力を有効電力として再利用できるので消費電力を低減することが可能となる。また、本発明の一態様に係る表示パネル駆動回路は、前記ドライバ回路は、前記高電位電源端子と前記低電位電源端子との間に配置された、直列に接続された第1及び第2のスイッチ素子で構成され、前記第1のスイッチ素子及び前記第2のスイッチ素子の接続点が、前記信号出力端子に接続され、前記ドライバ回路は、前記第1のスイッチ素子及び前記第2のスイッチ素子の導通及び非導通が排他的に切り換えられることにより、前記信号出力端子と前記画素回路とを接続する配線に対して高電位である第1電圧または低電位である第2電圧を印加し、前記回収コンデンサは、前記配線に印加される電圧が、前記第1電圧から前記第2電圧へと切り替わる場合に、前記配線に蓄積された電荷を、前記低電位電源端子を介して回収してもよい。これにより、配線の浮遊容量に蓄積された電荷に応じた無効電力が回収コンデンサにより回収され、昇圧回路により電源に回生される。よって、回収した電力を有効電力として再利用できるので、無効電力を含む消費電力を低減することが可能となる。また、本発明の一態様に係る表示パネル駆動回路は、前記ドライバ回路は、前記高電位電源端子と前記低電位電源端子との間に配置され、前記高電位電源端子から前記低電位電源端子に向けて定常的にアイドル電流が流れる差動増幅回路で構成され、前記回収コンデンサは、前記アイドル電流に対応した電荷を、前記低電位電源端子を介して回収してもよい。これにより、ドライバ回路のアイドル電流が回収コンデンサにより回収され、昇圧回路により電源に回生される。よって、回収した電力を有効電力として再利用できるので、アイドル電力を含む消費電力を低減することが可能となる。また、前記昇圧回路は、昇圧チョッパ回路であり、一端が前記低電位電源端子に接続されたインダクタ素子と、一端が前記インダクタ素子の他端に接続され、他端が前記接地端子に接続されたスイッチ素子と、アノード端子が、前記インダクタ素子の他端に接続され、カソード端子が前記高電位電源端子に接続されたダイオード素子とを備えてもよい。これにより、インダクタ素子、スイッチ素子、及びダイオード素子からなる簡単な回路構成で昇圧回路を構成できるので、表示パネル駆動回路の簡素化が図られる。また、前記昇圧回路は、前記回収コンデンサの電圧を交流電圧に変換するインバータ回路と、前記交流電圧を、昇圧された直流電圧に変換するコッククロフトウォルトン回路と、アノード端子が、前記コッククロフトウォルトン回路の昇圧出力端に接続され、カソード端子が前記高電位電源端子に接続されたダイオード素子とを備えてもよい。これにより、コッククロフトウォルトン回路のダイオード及びコンデンサの配置数を適切に設定することで、回収コンデンサの電圧を任意の昇圧度で昇圧することが可能となる。また、前記昇圧回路は、複数のダイオード素子及び複数のスイッチ素子からなり、回路素子の接続関係を切り換える切換回路と、前記回収コンデンサが前記低電位電源端子を介して流れる電流に対応した電荷を回収する場合には前記切換回路により前記回収コンデンサと並列に接続され、前記回収コンデンサに回収された電荷に対応した電圧を昇圧する場合には前記切換回路により前記回収コンデンサと直列に接続される複数のコンデンサと、アノード端子が、前記複数のコンデンサのうち前記回収コンデンサからみて最終段に配置されたコンデンサに接続され、カソード端子が前記電源に接続されたダイオード素子とを備えてもよい。これにより、コンデンサ素子、スイッチ素子、及びダイオード素子からなる簡単な回路構成で昇圧回路を構成できるので、表示パネル駆動回路の簡素化が図られる。また、さらに、前記回収コンデンサの電圧が、所定の閾値電圧以上となった場合に、前記昇圧回路に対して昇圧動作を開始させる昇圧判定部を備えてもよい。これにより、ドライバ回路の低電位端子の電位が、確実に所定の閾値電圧より大きくならないので、表示パネル駆動回路の正常な動作が高精度に維持される。また、本発明は、このような特徴的な手段を備える表示パネル駆動回路として実現することができるだけでなく、表示パネル駆動回路に含まれる特徴的な手段を備える表示パネルとして実現することができる。本発明の一態様に係る表示パネルは、基板上に行列状に配置された複数の画素を有する画素部と、画素列に対応して配置され、高電位側の電源電位が設定される高電位電源端子と、前記高電位側の電源電位よりも低い低電位側の電源電位が設定される低電位電源端子と、画素回路に信号電圧を出力する信号出力端子とを有するドライバ回路と、前記低電位電源端子と接地電位が設定される接地端子との間に配置され、前記ドライバ回路から前記低電位電源端子を介して前記接地端子に向けて流れる電流に対応した電荷を回収する回収コンデンサと、前記回収コンデンサに接続され、当該回収コンデンサに回収された電荷に対応した電圧を昇圧し、当該昇圧された電圧を表示パネルを駆動するための電源に回生させる昇圧回路とを備え、前記回収コンデンサは、前記基板上であって前記表示部の周辺領域に形成されていることを特徴とする。これによれば、表示パネル内に本来形成されるべき金属薄膜や誘電体を利用し、表示領域以外のスペースを有効に活用して回収コンデンサを形成できるので、信号処理機能を有する表示パネルを安価に製造することが可能となる。本発明の表示パネル駆動回路によれば、表示パネルにおける走査線やデータ線の浮遊容量の充放電に伴う無効電力及びアイドル電力を回収し、当該回収した電力を有効電力として再利用できるので、消費電力を低減することが可能となる。以下、本発明を実施するための形態について、図面を参照しながら説明する。実施の形態1図1は、本発明の表示パネルの電気的な構成を示すブロック図である。同図における表示パネル1は、データ線駆動回路10と、走査線駆動回路20と、表示部30とを備える。表示部30には、行列状に配置された複数の画素30Aが配置され、走査線21が画素行ごとに配置され、データ線11が画素列ごとに配置されている。一の画素30Aは、1本の走査線21及び1本のデータ線11に接続されている。走査線駆動回路20は、複数の走査線21に接続されており、データ電圧を書き込む画素を行順次に選択するための走査電圧を走査線21に出力する機能を有する表示パネル駆動回路である。データ線駆動回路10は、画素列に対応して配置されたデータドライバ12を有する表示パネル駆動回路である。データドライバ12の各々は、画素列ごとに配置されたデータ線11の各々と接続され、データ電源15の高電位側の電位が設定される高電位電源端子及び当該高電位側の電位よりも低い、データ電源15の低電位側の電位が設定される低電位電源端子と、画素回路に信号電圧であるデータ電圧を出力するための出力端子とを有するドライバ回路である。データ線駆動回路10は、時分割駆動によるディジタル階調制御方式では、基本的にON電圧及びOFF電圧の2値のみを有するデータ電圧をデータ線11に印加する。この2値のデータ電圧による書込み動作と表示動作との単位表示動作が繰り返されることにより、表示階調が制御される。また、データ線駆動回路10は、アナログ階調制御方式では、表示階調を表すアナログ電圧値を有するデータ電圧をデータ線11に出力する。なお、本発明では、表示パネル1の内部にデータ線駆動回路10と、走査線駆動回路20と、表示部30とを備えているが、データ線駆動回路10と、走査線駆動回路20を表示パネル1の外部に配置し、フレキ基板によって電気的に接続する構成でもよい。図2は、本発明の実施の形態1に係るデータ線駆動回路及びその周辺回路を表す回路ブロック図である。同図に記載されたデータ線駆動回路10は、データドライバ12と、回収コンデンサ13と、昇圧回路14と、データ電源15とを備える。データドライバ12は、画素列に対応して配置されており、それぞれ、データ線11に接続されている。また、図2では、データ線11は等価回路として表されており、浮遊容量Cpが付加されている。図2では、データ線11は、データドライバ12と接続されていない端部が接地されているが、これは、浮遊容量Cpを含むデータ線11を等価回路的に表示したことによるものであり、実際には必ずしも当該端部が接地されている必要はない。データドライバ12は、高電位電源端子と低電位電源端子との間に配置された、直列に接続された第1のスイッチ素子であるスイッチングトランジスタ12A及び第2のスイッチ素子であるスイッチングトランジスタ12Bで構成され、スイッチングトランジスタ12A及び12Bの接続点は、データドライバ12の出力端子に接続されている。本実施の形態に係るデータ線駆動回路10は、従来は廃棄していた、データ線に蓄積された電荷を、データドライバ12の低電位側に配置された回収コンデンサ13により回収する。例えば、ディジタル階調制御方式において、画素30Aへのデータ電圧の書き込み時には、スイッチングトランジスタ12Aをオン状態かつスイッチングトランジスタ12Bをオフ状態としてデータ電源15の第1電圧であるハイレベルのデータ電圧VHを、選択されたデータ線11へ印加する。この場合、選択されたデータ線11の浮遊容量Cpがデータ電圧VHに対応して充電される。この状態で、次に、スイッチングトランジスタ12Aをオフ状態かつスイッチングトランジスタ12Bをオン状態として第2電圧であるローレベルのデータ電圧VLを、選択されたデータ線11へ印加する。このとき、充電されていた浮遊容量Cpからデータドライバ12の低電位側へ向けて放電が開始される。このときの放電電力は、従来では表示パネル1の表示動作に寄与しない無効電力となるものである。これに対し、本実施の形態に係るデータ線駆動回路10は、上記無効電力を回収コンデンサ13により回収する。つまり、回収コンデンサ13は、データドライバ12の低電位電源端子と接地端子との間に配置され、データドライバ12から上記低電位電源端子を介して流れる電流に対応した電荷を回収する。このとき、回収コンデンサ13の容量C0は、データ線11の浮遊容量Cpよりも十分に大きいことが望ましい。回収コンデンサ13は、全てのデータ線11からの廃棄電力を回収する機能を有するので、特に、表示パネル1が大画面及び高精細となりデータ線11の本数が多くなればなるほど、容量C0を大きくすることが望ましい。回収コンデンサ13により回収された廃棄電力は、昇圧回路14により昇圧されてデータ電源15に回生される。これにより、無効電力である廃棄電力は、表示パネル1内において再利用される。昇圧回路14は、回収コンデンサ13に接続され、回収コンデンサ13に回収された電荷に対応した電圧を昇圧し、当該昇圧された電圧をデータ電源15に回生させる機能を有する。なお、データ電源15は、データドライバ12の電源でなくてもよく、できるだけ多くの電力を消費する低電圧の電源であることが好ましい。また、データ線11のローレベルの電圧VLに影響が無いように、回収コンデンサ13に蓄積される電圧は低電圧に維持されることが好ましい。一般的に、表示パネルのデータ線の場合、データ電圧は、1.5~10V程度の範囲で使用される為、当該データ電圧の範囲に影響しないよう、データドライバ12の低電位電源端子の電位、つまり、回収コンデンサ13の電圧は1.5V以下に維持されることが好ましい。この観点から、本発明では、回収コンデンサ13の電圧がデータ電圧の最低レベルに上昇したことを検出または予測し、回収コンデンサ13に蓄積された電荷を昇圧回路14に移動させることとしている。なお、回収コンデンサ13は、データドライバ12ごとに形成されてもよいし、データ線駆動回路10内に1つ形成されてもよい。さらには、データドライバ12を接続するフレキ基板や回路基板上に配置されてもよいし、表示部30内であって複数の画素30Aが配置された表示領域の周辺領域額縁領域に形成されてもよい。図3は、本発明の実施の形態1に係るディジタル駆動方式のデータ線駆動回路及びその周辺回路の具体的構成を示す図である。同図には、データ線駆動回路10の回路機能を具体的に説明するため、昇圧回路14の具体的回路構成及び昇圧回路動作を制御する昇圧判定部16が記載されている。また、データ線駆動回路10の機能を簡潔に説明するため、便宜上データドライバ12及びデータ線11は1対のみ記載されている。昇圧回路14は、昇圧チョッパ回路であり、一端がデータドライバ12の低電位電源端子に接続されたインダクタ141と、一端がインダクタ141の他端に接続され他端が接地端子に接続されたスイッチングトランジスタ142と、アノード端子がインダクタ141の他端に接続され、カソード端子がデータ電源15に接続されたダイオード143とを備える。インダクタ141は、オン状態のスイッチングトランジスタ142、回収コンデンサ13及びインダクタ141で構成される閉ループに流れる電流により、回収コンデンサ13の静電エネルギーを、電磁エネルギーとして蓄える機能を有する。ダイオード143は、スイッチングトランジスタ142がオフ状態となることにより、インダクタ141に蓄えられた電磁エネルギーをデータ電源15へ供給する機能を有する。なお、インダクタ141は、データドライバ12ごとに形成されてもよいし、データ線駆動回路10内に1つ形成されてもよい。さらには、データドライバ12を接続するフレキ基板や回路基板上に配置されてもよいし、表示部30内であって複数の画素30Aが配置された表示領域の周辺領域額縁領域に形成されてもよい。図4は、本発明の実施の形態1に係るディジタル駆動方式のデータ線駆動回路及びその周辺回路の駆動タイミングチャートである。同図には、図3に記載されたデータ線駆動回路10の動作タイミングが記載されている。また、図4には、上から順に、データドライバ12の出力端子の電位Vcp浮遊容量Cpの電圧、データドライバ12の低電位電源端子の電位VL回収コンデンサ13の電圧、及び、スイッチングトランジスタ142のゲート電圧V142の経時変化が表されている。まず、時刻t01において、データ線駆動回路10は、所定のデータ線11に対して、画素の2値表示に対応したデータ電圧VHを印加する。以降、時刻t01から時刻t02の期間において、データ線駆動回路10は、データ電圧VH及びVLを画素の2値表示に対応して交互に印加する。このとき、データドライバ12の出力端子の電位VcpがVHからVLへと変化するたびに、浮遊容量Cpから回収コンデンサ13へ向けて放電電流が流れて回収コンデンサ13の電圧VLが上昇する。次に、時刻t02において、回収コンデンサ13の電圧VLが閾値電圧VLthを超えることを検出または予測することにより、昇圧回路14を動作させる。つまり、スイッチングトランジスタ142のゲート電圧V142をハイレベルとすることにより、昇圧回路14を動作させる。これにより、時刻t02以降において、スイッチングトランジスタ142がオン状態となり、回収コンデンサ13の静電エネルギーがインダクタ141の電磁エネルギーへと変換され、回収コンデンサ13の電圧VLは、VL0へと減少する。なお、回収コンデンサ13の電圧VLが閾値電圧VLthを超えるか否かを検出する方法としては、例えば、図3に示されるように、昇圧判定部16の差動増幅器161の正入力端子に回収コンデンサ13の高電位電源端子を接続し、負入力端子に閾値電圧VLthを印加し、差分電圧を増幅して検出する方法が挙げられる。また、回収コンデンサ13の電圧VLを予測する方法としては、データドライバ12の出力端子の電位VcpがVHからVLになる回数をカウントする方法や、前もって上記電圧VLが増加するスピードを測定しておき、経過時間によって予測する方法が挙げられる。上述した差分電圧を検出して昇圧動作開始の判定をする昇圧判定部16や経過時間を管理する回路は、データ線駆動回路10内に配置されていてもよいし、また、表示パネル1の内部に配置されていてもよい。次に、時刻t03において、スイッチングトランジスタ142のゲート電圧V142をローレベルとする。これにより、インダクタ141の電磁エネルギーが、ダイオード143を介してデータ電源15へと供給され、データ電源15が昇圧される。以降、時刻t04以降においても、時刻t01~時刻t03の充放電動作、回収動作及び昇圧動作が繰り返される。以上のデータ線駆動回路10の動作により、データ線11の浮遊容量Cpに蓄積された電荷に応じた無効電力が回収コンデンサ13により回収され、昇圧回路14によりデータ電源15に回生される。以上のように、本実施の形態1に係るデータ線駆動回路10によれば、表示パネル1におけるデータ線11の浮遊容量Cpの充放電に伴い発生する無効電力を回収コンデンサ13により回収し、当該回収した電力を有効電力として再利用できるので、無効電力を含む消費電力を低減することが可能となる。なお、本実施の形態では、ディジタル駆動において、データ線11のローレベルの電位VLが、例えば、0~1.5V程度の範囲で変動しても、画素の階調表示上、特に問題にならないことに着目したものである。また、例示したデータ線11のローレベルの最適な電位VLは、画素30Aが有する駆動トランジスタの特性や画質設定によって決定される。また、本実施の形態1に係るデータ線駆動回路10を用いて消費電力を低減した分、データ線11のハイレベルの電位VHを上昇させ、書き込み速度を向上させるという利用も可能である。次に、本発明の実施の形態1において、アナログ駆動方式を適用した場合を説明する。図5は、本発明の実施の形態1の変形例に係るアナログ駆動方式のデータ線駆動回路及びその周辺回路の具体的構成を示す図である。同図に記載されたデータ線駆動回路40は、図3に記載されたデータ線駆動回路10と比較して、データドライバ42がオペアンプ42A及びD/Aコンバータ42Bで構成されている点が異なる。以下、データ線駆動回路10と異なる点のみ、詳細に説明する。図5に記載されたデータ線駆動回路40において、データドライバ42の低電位電源端子の電位VLが変動しても、オペアンプ42Aは差動増幅器である為、データ線11のアナログ出力電位には影響しない。ただし、データドライバ42の低電位電源端子の電位VLが、データドライバ42の目標出力電圧よりも常に低い必要がある。ここで、オペアンプ42Aは、高電位電源端子から低電位電源端子に向けて定常的にアイドル電流を発生させている差動増幅器である。本変形例では、従来廃棄していた上記アイドル電流による電荷を、データドライバ42の低電位電源端子に回収コンデンサ13を配置して回収している。つまり、回収コンデンサ13は、上記アイドル電流に対応した電荷を、低電位電源端子を介して回収する。なお、回収コンデンサ13の容量C0は、データ線11の浮遊容量Cpよりも十分に大きい。そして、回収コンデンサ13に蓄積された電圧は、昇圧回路14によって昇圧され、データ電源15に回生される。図6は、本発明の実施の形態1の変形例に係るアナログ駆動方式のデータ線駆動回路及びその周辺回路の駆動タイミングチャートである。同図には、図5に記載されたデータ線駆動回路40の動作タイミングが記載されている。また図6には、上から順に、データドライバ42の出力端子の電位Vcp浮遊容量Cpの電圧、データドライバ42の低電位電源端子の電位VL回収コンデンサ13の電圧、及び、スイッチングトランジスタ142のゲート電圧V142の経時変化が表されている。まず、時刻t11において、データ線駆動回路40は、所定のデータ線11に対して、画素に表示する階調に対応したアナログ電圧を印加する。このアナログ電圧は、第1電圧であるデータ電圧VHと第2電圧である電圧VLの間に存在する。以降、時刻t11から時刻t12の期間において、データ線駆動回路40は、画素に表示する階調に対応したアナログ電圧を印加する。ディジタル駆動方式では、アイドル電流がほとんど流れないため、データドライバ12の出力端子の電位がVHからVLになるたびに回収コンデンサ13の電圧VLが上昇した。これに対し、本変形例のアナログ駆動方式では、定常的にオペアンプ42Aにアイドル電流が流れる。これにより、データドライバ42の出力電位に拘わらず、常に回収コンデンサ13へアイドル電流が流れ込み、回収コンデンサ13の電圧VLが時間と共に上昇する。次に、時刻t12において、回収コンデンサ13の電圧VLが閾値電圧VLthを超えることを検出または予測することにより、昇圧回路14を動作させる。つまり、スイッチングトランジスタ142のゲート電圧V142をハイレベルとすることにより昇圧回路14を動作させる。これにより、時刻t12以降において、スイッチングトランジスタ142がオン状態となり、回収コンデンサ13の静電エネルギーがインダクタ141の電磁エネルギーへと変換され、回収コンデンサ13の電圧VLは、VL0へと減少する。なお、回収コンデンサ13の電圧VLが閾値電圧VLthを超えるか否かを検出する方法としては、データ線駆動回路10と同様であるので、ここでは説明を省略する。一方、時刻t13において、スイッチングトランジスタ142のゲート電圧V142をローレベルとする。これにより、インダクタ141の電磁エネルギーが、ダイオード143を介してデータ電源15へと供給される。以降、時刻t13以降においても、時刻t13までの回収動作及び昇圧動作が繰り返される。以上のデータ線駆動回路40の動作により、データドライバ42のアイドル電流が回収コンデンサ13により回収され、昇圧回路14によりデータ電源15に回生される。よって、データドライバ42で発生するアイドル電流に対応したアイドル電力を回収コンデンサ13により回収し、当該回収した電力を有効電力として再利用できるので、アイドル電力を含む消費電力を低減することが可能となる。なお、本実施の形態では、昇圧回路14は、データ線駆動回路10または40に対応して1回路であるものとして提示したが、回収コンデンサ13ごとに昇圧回路14が配置されてもよい。実施の形態2図7は、本発明の実施の形態2に係るディジタル駆動方式のデータ線駆動回路及びその周辺回路の具体的構成を示す図である。本実施の形態では、実施の形態1に係るデータ線駆動回路10と比較して、昇圧回路の回路構成のみが異なる。以下、データ線駆動回路10と異なる点のみ詳細に説明する。本実施の形態に係るデータ線駆動回路50は、データドライバ12と、回収コンデンサ13と、昇圧回路54と、データ電源15とを備える。昇圧回路54は、フルブリッジインバータ回路と、コッククロフトウォルトン回路と、ダイオード545とで構成されている。フルブリッジインバータ回路は、4つのスイッチングトランジスタ542A、542B、543A及び543Bで構成されている。回収コンデンサ13の電圧を直流電圧源として、スイッチングトランジスタ542A及び542Bと、スイッチングトランジスタ543A及び543Bとが排他的にオンオフ制御されることにより、フルブリッジインバータ回路は、交流電圧を出力する。コッククロフトウォルトン回路は、フルブリッジインバータ回路からの交流電圧が印加されるたびに各コンデンサ541A、541B及び541Cに回収コンデンサ13の電圧が蓄積される。図8は、本発明の実施の形態2に係るディジタル駆動方式のデータ線駆動回路及びその周辺回路の駆動タイミングチャートである。同図には、図7に記載されたデータ線駆動回路50の動作タイミングが記載されている。また図8には、上から順に、データドライバ12の出力端子の電位Vcp浮遊容量Cpの電圧、データドライバ12の低電位電源端子の電位VL回収コンデンサ13の電圧、スイッチングトランジスタ542A及び542Bのゲート電圧V542、及び、スイッチングトランジスタ543A及び543Bのゲート電圧V543の経時変化が表されている。まず、時刻t21において、データ線駆動回路50は、所定のデータ線11に対して、画素の2値表示に対応したデータ電圧VHを印加する。以降、時刻t21から時刻t22の期間において、データ線駆動回路50は、データ電圧VH及びVLを画素の2値表示に対応して交互に印加する。このとき、データドライバ12の出力端子の電位VcpがVHからVLへと変化するたびに、浮遊容量Cpから回収コンデンサ13へ向けて放電電流が流れて回収コンデンサ13の電圧VLが上昇する。次に、時刻t22において、回収コンデンサ13の電圧VLが閾値電圧VLthを超えることを検出または予測することにより、昇圧回路54を動作させる。具体的には、例えば、スイッチングトランジスタ542A及び542Bをオン状態とし、かつ、スイッチングトランジスタ543A及び543Bをオフ状態とする。これにより、ダイオード544Aを通じてコンデンサ541Aに回収コンデンサ13の電圧が蓄積される。一方、回収コンデンサ13の電圧VLは、VL0へと減少する。なお、回収コンデンサ13の電圧VLが閾値電圧VLthを超えるか否かを検出する方法としては、データ線駆動回路10と同様であるので、ここでは説明を省略する。次に、時刻t23において、スイッチングトランジスタ542A及び542Bをオフ状態とし、回収コンデンサ13からコンデンサ541Aへの電荷移動が完了する。次に、時刻t24において、データ線駆動回路50は、所定のデータ線11に対して、データ電圧VHを印加する。以降、時刻t24から時刻t25の期間において、データ線駆動回路50は、データ電圧VH及びVLを交互に印加する。このとき、データドライバ12の出力端子の電位VcpがVHからVLへと変化するたびに、浮遊容量Cpから回収コンデンサ13へ向けて放電電流が流れて回収コンデンサ13の電圧VLが上昇する。次に、時刻t25において、回収コンデンサ13の電圧VLが閾値電圧VLthを超えることを検出または予測することにより、昇圧回路54を動作させる。具体的には、スイッチングトランジスタ542A及び542Bをオフ状態とし、かつ、スイッチングトランジスタ543A及び543Bをオン状態とする。これにより、回収コンデンサ13の電圧とコンデンサ541Aの電圧回収コンデンサ13の電圧との合計電圧がダイオード544Bを通ってコンデンサ541Bに蓄積される。一方、回収コンデンサ13の電圧VLは、VL0へと減少する。次に、時刻t26において、スイッチングトランジスタ543A及び543Bをオフ状態とし、回収コンデンサ13からコンデンサ541Bへの電荷移動が完了する。次に、時刻t26以降において、データ線駆動回路50は、データ電圧VH及びVLを交互に印加する。このとき、データドライバ12の出力端子の電位VcpがVHからVLへと変化するたびに、浮遊容量Cpから回収コンデンサ13へ向けて放電電流が流れて回収コンデンサ13の電圧VLが上昇する。その後、回収コンデンサ13の電圧VLが閾値電圧VLthを超えることを検出または予測することにより、昇圧回路54を動作させる。具体的には、スイッチングトランジスタ542A及び542Bをオン状態とし、かつ、スイッチングトランジスタ543A及び543Bをオフ状態とする。これにより、回収コンデンサ13の電圧とコンデンサ541Bの電圧回収コンデンサ13の2倍の電圧との合計電圧がダイオード544Cを通じてコンデンサ541C及びコンデンサ541Aに蓄積される。そして、コンデンサ541Cとコンデンサ541Aとの合計電圧回収コンデンサ13の3倍の電圧がダイオード545を通じてデータ電源15に回生される。よって、図7に記載されたデータ線駆動回路50では、回収コンデンサ13に充電される電圧の3倍の電圧がデータ電源15に回生される。なお、コッククロフトウォルトン回路のダイオード及びコンデンサをさらに増やすことで、回収コンデンサ13の電圧を数十倍程度に昇圧することが可能となる。以上のデータ線駆動回路50の動作により、データ線11の浮遊容量Cpに蓄積された電荷に応じた無効電力が回収コンデンサ13により回収され、昇圧回路54によりデータ電源15に回生される。よって、回収した電力を有効電力として再利用できるので、無効電力を含む消費電力を低減することが可能となる。なお、本実施の形態では、昇圧回路54は、データ線駆動回路50に対応して1回路であるものとして提示したが、回収コンデンサ13ごとに昇圧回路54が配置されてもよい。また、昇圧回路54は、ディジタル駆動でもアナログ駆動でも同様の構成であり、同様の効果が奏されるので、本実施の形態ではアナログ駆動についての説明は省略する。実施の形態3図9は、本発明の実施の形態3に係るディジタル駆動方式のデータ線駆動回路及びその周辺回路の具体的構成を示す図である。本実施の形態では、実施の形態2に係るデータ線駆動回路50と比較して、昇圧回路及び回収コンデンサの構成が異なる。以下、データ線駆動回路50と異なる点のみ詳細に説明する。本実施の形態に係るデータ線駆動回路60は、データドライバ12と、回収コンデンサ63A及び63Bと、昇圧回路64と、データ電源15とを備える。昇圧回路64は、ハーフブリッジインバータ回路と、コッククロフトウォルトン回路と、ダイオード645とで構成されている。ハーフブリッジインバータ回路は、2つのスイッチングトランジスタ642及び643で構成されている。回収コンデンサ63A及び63Bの電圧を直流電圧源として、スイッチングトランジスタ642と、スイッチングトランジスタ643とが排他的にオンオフ制御されることにより、ハーフブリッジインバータ回路は、交流電圧を出力する。コッククロフトウォルトン回路は、ハーフブリッジインバータ回路からの交流電圧が印加されるたびに各コンデンサ641A、641B及び641Cに回収コンデンサ63A及び63Bの電圧が蓄積される。実施の形態2に係る昇圧回路54のフルブリッジインバータ回路の機能を、本実施の形態に係る昇圧回路64が有するハーフブリッジインバータ回路の機能と同等にするには、回収コンデンサを直列に2分割する必要があるが、これにより、ブリッジ回路のスイッチ数を削減できる。図10は、本発明の実施の形態3に係るディジタル駆動方式のデータ線駆動回路及びその周辺回路の駆動タイミングチャートである。回収コンデンサ63A及び63Bへの充電動作、ならびに、ハーフブリッジインバータ回路及びコッククロフトウォルトン回路によるコンデンサ641C、641B及び641Cの昇圧動作の詳細は、図8に記載されたデータ線駆動回路50の動作と実質的に同様である。よって、ここでは、これらの動作の詳細説明を省略する。よって、図9に記載されたデータ線駆動回路60では、回収コンデンサ63A及び63Bに充電される電圧の3倍の電圧がデータ電源15に回生される。なお、コッククロフトウォルトン回路のダイオード及びコンデンサをさらに増やすことで、回収コンデンサ13の電圧を数十倍程度に昇圧することが可能となる。以上のデータ線駆動回路60の動作により、データ線11の浮遊容量Cpに蓄積された電荷に応じた無効電力が回収コンデンサ13により回収され、昇圧回路64によりデータ電源15に回生される。よって、回収した電力を有効電力として再利用できるので、無効電力を含む消費電力を低減することが可能となる。なお、本実施の形態では、昇圧回路64は、データ線駆動回路60に対応して1回路であるものとして提示したが、回収コンデンサ13ごとに昇圧回路64が配置されてもよい。また、昇圧回路64は、ディジタル駆動でもアナログ駆動でも同様の構成であり、同様の効果が奏されるので、本実施の形態ではアナログ駆動についての説明は省略する。実施の形態4図11は、本発明の実施の形態4に係るディジタル駆動方式のデータ線駆動回路及びその周辺回路の具体的構成を示す図である。本実施の形態では、実施の形態1に係るデータ線駆動回路10と比較して、昇圧回路の構成のみが異なる。以下、データ線駆動回路10と異なる点のみ詳細に説明する。本実施の形態に係るデータ線駆動回路70は、データドライバ12と、回収コンデンサ13と、昇圧回路74と、データ電源15とを備える。昇圧回路74は、いわゆる、チャージポンプを構成している。具体的には、昇圧回路74は、ダイオード744A、744B、スイッチングトランジスタ742A、742B、743A及び743Bからなる切換回路と、コンデンサ741A及び741Bと、ダイオード745とを有する。切換回路は、回収コンデンサ13、コンデンサ741A及び741Bの接続関係を切り換える機能を有する。具体的には、回収コンデンサ13がデータドライバ12の低電位電源端子を介して流れる電流に対応した電荷を回収する場合には、回収コンデンサ13、コンデンサ741A及び741Bを並列に接続する。一方、回収コンデンサ13に回収された電荷に対応した電圧を昇圧する場合には、回収コンデンサ13、コンデンサ741A及び741Bを直列に接続する。ダイオード745は、アノード端子が、回収コンデンサ13からみて最終段に配置されたコンデンサ741Bに接続され、カソード端子がデータ電源15に接続され、回収コンデンサ13、コンデンサ741A及び741Bの加算電圧である昇圧電圧を、データ電源15へ供給する。図12は、本発明の実施の形態4に係るディジタル駆動方式のデータ線駆動回路及びその周辺回路の駆動タイミングチャートである。同図には、図11に記載されたデータ線駆動回路70の動作タイミングが記載されている。また図12には、上から順に、データドライバ12の出力端子の電位Vcp浮遊容量Cpの電圧、データドライバ12の低電位電源端子の電位VL回収コンデンサ13の電圧、スイッチングトランジスタ742A及び742Bのゲート電圧V742、及び、スイッチングトランジスタ743A及び743Bのゲート電圧V743の経時変化が表されている。まず、時刻t41において、データ線駆動回路70は、所定のデータ線11に対して、データ電圧VHを印加する。以降、時刻t41から時刻t42の期間において、データ線駆動回路70は、データ電圧VH及びVLを交互に印加する。このとき、データドライバ12の出力端子の電位VcpがVHからVLへと変化するたびに、浮遊容量Cpから回収コンデンサ13へ向けて放電電流が流れて回収コンデンサ13の電圧VLが上昇する。また、時刻t41から時刻t42の期間には、スイッチングトランジスタ743A及び743Bがオン状態、かつ、スイッチングトランジスタ742A及び742Bがオフ状態となっているので、回収コンデンサ13、コンデンサ741A及び741Bが並列接続されている。従って、この期間では、回収コンデンサ13が充電されるとともに、コンデンサ741A及び741Bも、浮遊容量Cpからの無効電力に対応して充電される。次に、時刻t42において、回収コンデンサ13の電圧VLが閾値電圧VLthを超えることを検出または予測することにより、昇圧回路74を昇圧動作させる。具体的には、例えば、スイッチングトランジスタ742A及び742Bをオン状態とし、かつ、スイッチングトランジスタ743A及び743Bをオフ状態とする。これにより、回収コンデンサ13、コンデンサ741A及び741Bが直列に接続され、回収コンデンサ13から見て最終段に配置されたコンデンサ741Bの高電位電源端子の電位が上昇し、回収コンデンサの電圧の3倍の電圧がデータ電源15に回生される。なお、回収コンデンサ13の電圧VLが閾値電圧VLthを超えるか否かを検出する方法としては、データ線駆動回路10と同様であるので、ここでは説明を省略する。次に、時刻t43において、スイッチングトランジスタ743A及び743Bをオン状態、かつ、スイッチングトランジスタ742A及び742Bをオフ状態とし、回収コンデンサ13、コンデンサ741A及び741Bによる昇圧動作が完了する。以降、時刻t43以降においても、時刻t43までの回収動作及び昇圧動作が繰り返される。以上のデータ線駆動回路70の動作により、データ線11の浮遊容量Cpに蓄積された電荷に応じた無効電力が回収コンデンサ13により回収され、昇圧回路74によりデータ電源15に回生される。よって、回収した電力を有効電力として再利用できるので、無効電力を含む消費電力を低減することが可能となる。なお、本実施の形態では、昇圧回路74は、データ線駆動回路70に対応して1回路であるものとして提示したが、回収コンデンサ13ごとに昇圧回路74が配置されてもよい。また、昇圧回路74は、ディジタル駆動でもアナログ駆動でも同様の構成であり、同様の効果が奏されるので、本実施の形態ではアナログ駆動についての説明は省略する。以上、本発明に係る表示パネル駆動回路及び表示パネルについて実施の形態1~4に基づき説明したが、本発明に係る表示パネル駆動回路及び表示パネルは、上述した実施の形態1~4に限定されるものではない。実施の形態1~4に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示パネル駆動回路及び表示パネルを内蔵した各種機器も本発明に含まれる。上述した実施の形態1~4において、回収コンデンサ及び昇圧回路を構成するコンデンサは、データドライバの内部に作成して使用もよい。また、表示パネル1の基板上であって複数の画素が行列状に配置された表示領域の外周部である額縁部分に、電極と誘電体とによりコンデンサを形成して使用してもよい。すなわち、基板上に行列状に配置された複数の画素を有する画素部と、画素列に対応して配置され高電位側の電源電位が設定される高電位電源端子と、当該高電位側の電源電位よりも低い低電位側の電源電位が設定される低電位電源端子と、画素回路に信号電圧を出力する信号出力端子とを有するドライバ回路と、低電位電源端子と接地端子との間に配置されドライバ回路から低電位電源端子を介して接地端子方向に向けて流れる電流に対応した電荷を回収する回収コンデンサと、当該回収コンデンサに接続され回収コンデンサに回収された電荷に対応した電圧を昇圧し当該昇圧された電圧を、表示パネルを駆動するための電源に回生させる昇圧回路とを備え、当該回収コンデンサが基板上であって表示部の周辺領域に形成されている、表示パネルであってもよい。これにより、表示パネル内に本来形成されるべき金属薄膜や誘電体を利用し、表示領域以外のスペースを有効に活用して回収コンデンサを形成できるので、上記信号処理機能を有する表示パネルを安価に製造することが可能となる。また、さらには、大容量の外部コンデンサを表示パネル外部に接続して使用してもよい。また、実施の形態1から4において、本発明の表示パネル駆動回路をデータ線駆動回路に適用した態様を説明したが、本発明の表示パネル駆動回路はデータ線駆動回路だけに適用されるものではない。本発明の表示パネル駆動回路は、走査線駆動回路20についても適用され、本発明の範囲に属する。つまり、走査線21の浮遊容量に起因する無効電力、あるいは、差動増幅器のアイドル電力を回収及び昇圧して、電源に回生させることが可能である。なお、本発明は、水平方向や垂直方向に配置された配線の浮遊容量に発生する無効電力またはアイドル電力を回収するものであるので、画素30Aの構成要素には限定されない。本発明の表示パネル駆動回路は、高精細画質が要求される有機ELディスプレイ、無機ELディスプレイ、液晶ディスプレイ、プラズマディスプレイ等のアクティブマトリクスディスプレイに適用される。なお、以上述べた実施の形態では、各表示パネル駆動回路が有するダイオードを、ダイオード接続された薄膜トランジスタで構成されることが好ましい。この場合には、n型トランジスタであってもp型トランジスタであってもよい。