入力された基準クロックと比較クロックとを比較し位相差を電流に変換して出力する位相比較器と、前記位相比較器から入力された電流に応じて電圧を出力するキャパシタと、前記キャパシタから入力された電圧によって出力周波数を制御し、当該出力周波数を有する信号を出力する電圧制御発振器と、前記電圧制御発振器から出力された信号を所定の周期で異なる値に分周することで比較クロックを生成し前記位相比較器へ出力する可変分周器と、前記所定の周期における前記可変分周器から出力された比較クロックの数をカウントするカウンタと、前記カウンタのカウント数を基に、前記位相比較器から前記キャパシタに入力された電流及び前記キャパシタが出力した電圧を補償する補償値を取得する補償係数計算部と、前記補償値を基に、前記キャパシタに対して電流を流し補償を行う補償部とを備えたことを特徴とする位相同期回路。前記補償係数計算部は、前記カウント数に対応する前記補償値が記載されたテーブルを参照して、前記カウンタのカウント数に対応する前記補償値を取得することを特徴とする請求項1に記載の位相同期回路。前記補償係数計算部は、前記カウンタから受信した前記カウント数を基に、前記補償値を算出して取得することを特徴とする請求項1に記載の位相同期回路。前記可変分周器は、前記所定の周期の間に生成した各比較クロックの前記基準クロックに対する分周比の平均が所望の小数点以下の値を有する分周比になるように分周を行うことを特徴とする請求項1~3のいずれか一つに記載の位相同期回路。前記補償係数計算部は、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流量と同じ値で且つ符号が逆の電流量となり、且つ、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流により発生する電圧の電圧積分値と同じ値で且つ符号が逆の電圧積分値となる補償値を取得することを特徴とする請求項1~4のいずれか一つに記載の位相同期回路。前記補償係数計算部は、前記補償値として複数の補償値を取得し、前記補償部は、前記各補償値に基づく補償を順次行っていくことを特徴とする請求項5に記載の位相同期回路。前記補償係数計算部は、前記補償部が前記各補償値に基づく電流を出力した場合の電流量の和が、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流量と同じ値で且つ符号が逆となり、且つ、前記補償部が前記各補償値に基づく電流を出力した場合に発生する電圧による電圧積分値の総和が、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流による電圧積分値と同じ値で且つ符号が逆となる前記補償値を取得することを特徴とする請求項6に記載の位相同期回路。前記補償係数計算部は、前記補償値として第1補償値及び第2補償値を取得し、前記補償部は、前記第1補償値により補償を行い、さらに第2補償値によって補償を行うことを特徴とする請求項1~4のいずれか一つに記載の位相同期回路。前記補償係数計算部は、前記補償部が前記第1補償値及び前記第2補償値に基づく電流を出力した場合の電流量の和が、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流量と同じ値で且つ符号が逆となり、且つ、前記補償部が前記第1補償値に基づく電流を出力した場合に発生する電圧の電圧積分値と前記第2補償値に基づく電流を出力した場合に発生する電圧の電圧積分値との和が、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流により発生する電圧の電圧積分値と同じ値で且つ符号が逆となるように前記補償値を取得することを特徴とする請求項8に記載の位相同期回路。前記位相比較器への比較クロックの入力のタイミングが前記基準クロックの入力のタイミングに対して進む場合、前記補償部は、前記位相比較器が基準クロックと比較クロックとの誤差を補正するための電流の出力が完了したタイミングで、前記第1補償値に基づく電流の出力を開始し、前記第1補償値に基づく電流の出力が完了したタイミングで前記第2補償値に基づく電流の出力を開始することを特徴とする請求項9に記載の位相同期回路。前記位相比較器への比較クロックの入力のタイミングが前記基準クロックの入力のタイミングに対して遅れる場合、前記補償部は、前記第1補償値に基づく電流の出力が完了するタイミングで前記第2補償値に基づく電流を出力し、前記位相比較器が基準クロックと比較クロックとの誤差を補正するための電流の出力開始のタイミングで前記第2補償値に基づく電流の出力が完了するように電流を出力することを特徴とする請求項9に記載の位相同期回路。前記補償係数計算部は、前記第1補償値を基にした前記補償部による電流を流す期間と前記第2補償値を基にした前記補償部による電流を流す期間が異なるように、前記補償値を取得することを特徴とする請求項8~11のいずれか一つに記載の位相同期回路。前記補償部は、前記位相比較器と並列に接続され、電流源を有し、該電流源からの電流をチャージポンプによって制御することを特徴とする請求項1~12のいずれか一つに記載の位相同期回路。前記位相比較器が基準クロックと比較クロックとの誤差を補正するために電流を出力する区間及び前記補償部による補償が行われている区間以外の区間では、前記キャパシタから出力された電圧の前記電圧制御発振器への入力を停止する電圧入力制御部をさらに備えたことを特徴とする請求項1~13のいずれか一つに記載の位相同期回路。前記電圧入力制御部は、カットオフ周波数が変更できるフィルタを有し、前記カットオフ周波数を変化させることで、前記キャパシタから出力された電圧の前記電圧制御発振器への入力を制御することを特徴とする請求項14に記載の位相同期回路。入力された基準クロックと比較クロックとを比較し位相差を電流に変換してキャパシタへ出力し、出力された電流に応じてキャパシタから電圧を出力し、前記キャパシタから出力した電圧によって出力周波数を制御し、当該出力周波数を有する信号を出力し、出力された信号を所定の周期で異なる値に分周して比較クロックを生成し、前記所定の周期における前記可変分周器から出力された比較クロックの数をカウントし、前記カウントしたカウント数を基に、前記キャパシタに入力された電流及び前記キャパシタが出力した電圧を補償する補償値を取得し、前記補償値を基に、前記キャパシタに対して電流を流し補償を行うことを特徴とする位相同期回路制御方法。しかしながら、複数の分周数を用いて小数点以下の分周数を得る場合には、個々のクロックにおいて、電圧制御発振器から出力されるクロックの位相と目的とする位相との間に誤差が生じてしまう。そこで、この各クロックにおける誤差を補償することが求められる。ここで、第1ループで位相誤差信号を電流補償し、第2ループで電流補償量を調整する従来技術では、各周期における電流平均値の補償を行うことで位相の誤差を補償しているが、電圧積分値の補償がなされていない。そのため、DC成分、雑音が発生してしまい、各クロックにおける誤差を正確に補償することが難しく、位相の同期を精度良く行うことが困難である。開示の技術は、上記に鑑みてなされたものであって、少ない分周数を用いた小数点以下の分周における位相の同期を精度良く行う位相同期回路及び位相同期回路制御方法を提供することを目的とする。本願の開示する位相同期回路及び位相同期回路制御方法は、一つの態様において、位相比較器は、入力された基準クロックと比較クロックとを比較し位相差を電流に変換して出力する。キャパシタは、前記位相比較器から入力された電流に応じて電圧を出力する。電圧制御発振器は、前記キャパシタから入力された電圧によって出力周波数を制御し、当該出力周波数を有する信号を出力する。可変分周器は、前記電圧制御発振器から出力された信号を所定の周期で異なる値に分周することで、小数点以下の値を有する分周を行なった比較クロックを生成する。カウンタは、前記所定の周期における前記可変分周器から出力された比較クロックの数をカウントする。補償係数計算部は、前記カウンタのカウント数を基に、前記キャパシタに対する電流及び電圧の補償値を算出する。補償部は、前記補償値を基に、前記キャパシタに対して電流を流し補償を行う。本願の開示する位相同期回路及び位相同期回路制御方法の一つの態様によれば、少ない分周数を用いた小数点以下の分周における位相の同期を精度良く行うことができるという効果を奏する。以下に、本願の開示する位相同期回路及び位相同期回路制御方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する位相同期回路及び位相同期回路制御方法が限定されるものではない。図1は、実施例1に係る位相同期回路のブロック図である。図1に示すように、本実施例に係るPLLは、発振器1、分周器2、位相比較器3、キャパシタ4、LPF5、VCO6、可変分周器7、パルスカウンタ8、補償係数計算部9、LUTLookUpTable10、DACDigitalAnalogConverter11を有している。発振器1は、例えば、水晶発振子などを有している。発振器1は、水晶発振子を用いて基準クロックを生成する。本実施例では、発振器1は、例えば、40MHzのクロックを生成する。そして、発振器1は、生成したクロックを分周器2、DAC11、補償係数計算部9へ出力する。分周器2は、発振器1が生成したクロックの入力を受ける。そして、分周器2は、入力信号を4分周して、10MHzの基準クロックを生成する。そして、分周器2は、生成した基準クロックを、位相比較器3及び補償係数計算部9へ出力する。ここで、本実施例では、DAC11及び補償係数計算部9の動作を、位相比較器3からの出力よりも早くすることが好ましい。そこで、位相比較器3には発振器1で生成されたクロックを分周した基準クロックを入力し、DAC11及び補償係数計算部9には発振器1で生成されたクロックをそのまま動作クロックとして入力している。位相比較器3は、基準クロックの入力を分周器2から受ける。また、位相比較器3は、比較クロックの入力を可変分周器7から受ける。ここで、本実施例では、4分周を4回繰返し、5分周を1回行うことを1周期として、1周期全体で平均分周が4.2分周となるように分周を行う場合で説明する。すなわち、位相比較器3は、1周期の間に、4分周された比較クロックの入力を4回受け、その後、5分周された比較クロックの入力を受ける。以下では、位相比較器3が、可変分周器7から、4分周された比較クロックの入力を4回受け、その後、5分周された比較クロックの入力を受ける周期を、1周期という。位相比較器3は、比較クロックが入力されると立ち上がり、基準クロックが入力されると立ち下がる。ここで、図2を参照して、位相比較器3における基準クロック及び比較クロックの入力タイミングについて説明する。図2は、実施例1における位相比較器に入力されるクロックタイミングを説明するための図である。入力タイミング201が基準クロックの入力タイミングを表している。具体的には、入力タイミング201に記された菱形のタイミングで基準クロックが位相比較器3へ入力される。また、入力タイミング202が比較クロックの入力タイミングを表している。具体的には、入力タイミング202に記された菱形のタイミングで比較クロックが位相比較器3へ入力される。さらに、図2のパルス波形が位相比較器3において発生する正電流パルスを表している。区間230が4.2の分周を完成させる1周期である。そして、位相比較器3は、区間230の先頭で基準クロック及び比較クロックの入力を同時に受ける。その後、位相比較器3は、4.2分周の周期211のタイミングで基準クロックの入力を受ける。また、位相比較器3は、4分周の周期221~224で比較クロックの入力を受ける。その後、位相比較器3は、5分周の周期225で比較クロックの入力を受ける。この場合、基準クロックの4分周する周期は、25nsである。また、分周前の比較クロックの周期は、23.809nsであり、周波数は42MHzである。基準クロックの周期211は常に4.2分周の周期であり、比較クロックの周期221~224は4分周の周期であるため、比較クロックの入力タイミングは、基準クロックの入力タイミングに比べて早くなっていく。具体的には、基準クロックと比較クロックとの間に、周期221において、分周前の比較クロックの周期の20のずれが生じ、周期222において分周前の比較クロックの周期の40のずれが生じる。また、基準クロックと比較クロックとの間に、周期223において分周前の比較クロックの周期の60のずれが生じ、周期224において分周前の比較クロックの周期の80のずれが生じる。そして、5分周の周期225において、それまでに生じている分周前の比較クロックの周期の80のずれが調整され、基準クロックと比較クロックのタイミングが一致する。このように、比較クロックと基準クロックとの入力タイミングで分周の差によるズレが生じている。そこで、位相比較器3は、基準クロックと比較クロックの入力タイミングのズレを補正するため、立ち上がっている間に負電流パルスを位相誤差信号として出力する。具体的には、位相比較器3は、分周前の比較クロックのマイナーグリッドに対する0、20、40、60、80の期間に電流を流し正電流パルスとなる位相誤差信号を出力する。この正電流パルスは、基準クロックと比較クロックとの誤差を補正するための信号であり、基準クロックと比較クロックとが一致していれば発生しないものである。そのため、位相比較器3が流した正電流パルスが補償するターゲットとなる。以下では、分周前の比較クロックのマイナーグリッドに対する0、20、40、60、80の期間に電流を流し正電流パルスとなる位相誤差信号の出力を、それぞれ、0出力、20出力、40出力、60出力、80出力という。また、補償するターゲットの値をターゲット値という。キャパシタ4は、位相比較器3から出力された電流に応じて、蓄えている電荷を出力することで電圧をLPF5へ出力する又は電荷を蓄える。LPF5は、電圧の入力をキャパシタ4から受ける。LPF5は、入力された電圧から短周期の変動などのノイズを除去する。そして、LPF5は、ノイズを除去した電圧をVCO6へ出力する。VCO6は、電圧の入力をLPF5から受ける。そして、VCO6は、入力された電圧に応じた周波数を有する発振クロックを生成する。その後、VCO6は、生成した発振クロックを、その発振クロックを使用して処理を行う他の装置などに出力する。また、VCO6は、生成した発振クロックを可変分周器7へ出力する。このVCO6が、電圧制御発振器の一例にあたる。可変分周器7は、発振クロックの入力をVCO6から受ける。そして、可変分周器7は、受信した発振クロックを4分周又は5分周して比較クロックを生成する。そして、可変分周器7は、生成した比較クロックをパルスカウンタ8及び位相比較器3へ出力する。具体的には、可変分周器7は、比較クロックの出力の回数の5回を1周期とするカウントの入力をパルスカウンタ8から受ける。そして、可変分周器7は、1周期が終わった後の初めの比較クロックを4分周して生成し出力する。その後、可変分周器7は、1~3回までのカウントをパルスカウンタ8から受信した場合、発振クロックを4分周し出力する。そして、可変分周器7は、4回のカウントをパルスカウンタ8から受信した場合、発振クロックを5分周し出力する。そして、可変分周器7は、5回のカウントをパルスカウンタ8から受信すると、1周期が終了したと判定する。これにより、可変分周器7は、1周期分の分周を完了する。そして、可変分周器7は、ここに記載した1周期分の分周を繰り返す。ここで、本実施例では、可変分周器7は、4回の4分周と1回の5分周を1周期として、平均4.2分周の分周を行う場合で説明した。ただし、可変分周器7による分周は他の値を取ることもできる。例えば、可変分周器7は、4回のN分周と1回のN1分周を1周期として分周すると、平均分周数としてN0.2分周を行なえる。この時、Nが5分周であれば、平均分周数は5.2分周となる。また、例えば、可変分周器7は、4回のN分周と1回のN-1分周を1周期として分周すると、平均分周数としてN-0.2分周を行なえる。この時、Nが5分周であれば、平均分周数は4.8分周となる。また、1周期に含まれる比較クロックの数を多くすると、分周数の分解能が向上する。例えば、1000000回の周期で繰り返すと、1ppmの周波数の分解能となる。1周期に含まれる比較クロックの数をAとすると、最後の分周をN1分周とし、他の分周をN分周とした場合、分周数=N1/Aと表すことができる。ここで、可変分周器7は、Nの値を外部から取得してもよい。パルスカウンタ8は、比較クロックの入力を可変分周器7から受ける。そして、パルスカウンタ8は、入力された比較クロックが1周期の先頭の場合、1を可変分周器7及び補償係数計算部9へ出力する。その後、パルスカウンタ8は、1周期に含まれる比較クロックの数を受信するまで、インクリメントした数を可変分周器7及び補償係数計算部9へ出力する。そして、パルスカウンタ8は、1周期に含まれる比較クロックの数を受信した後、カウンタをリセットする。その後、パルスカウンタ8は、ここで記載したカウントを繰り返す。ここで、パルスカウンタ8は、1周期に含まれる比較クロックの数Aの値を外部から取得してもよい。LUT10は、基準クロックに対応する補償電流が記載されている。ここで、補償電流とは、位相比較器3が誤差信号として出力した正電流パルスを補償するためにキャパシタ4に対して流す電流の値である。LUT10には、可変分周器7において1周期分の分周が繰り返される間に、位相比較器3が出力する各正電流パルスに対して一つずつ補償電流が設定されている。ここで、補償電流の算出方法について説明する。ここでは、位相比較器3からの出力として、図3に示す回路からの出力が行なわれたものとして説明する。図3は、位相比較器の出力を表す模式的な回路図である。図3に示すように、位相比較器3の出力は、模式的にチャージポンプCP:ChargePomp31から出力されているものとする。そして、チャージポンプ31は、10mAの電流を流す。さらに、キャパシタ4は、1nFの容量を有する。図4Aは、実施例1における補償のターゲットとなる電圧の波形を表す図である。また、図4Bは、実施例1における補償のターゲットとなる電流の波形を表す図である。図5は、実施例1におけるターゲット値の算出を説明するための図である。また、図6Aは、実施例1における補償後の電圧の波形を表す図である。図6Bは、実施例1における補償後の電流の波形を表す図である。図7Aは、実施例1における補償電流を算出するための電圧における設定パラメータを説明するための図である。図7Bは、実施例1における補償電流を算出するための電流における設定パラメータを説明するための図である。図8は、実施例1におけるターゲットを補償する電流設定値の算出を説明するための図である。まず、一例として、図4A及び図4Bを参照して、20出力の場合におけるターゲット値について説明する。この場合、正電流パルスのパルス幅Tpdは、比較クロックの20であるので、Tpd=4.76nsである。本実施例では、図3に示すように、位相比較器3は、CP電流値Icp=10mAの電流を流す。そのため、図4Bに示すように、流した電流の総和を表す面積310は電荷量Qと一致する。電荷量Q=Tpd×Icp=47.618pCであるので、面積310は47.618pCと表せる。また、本実施例では、図3に示すように、CP用キャパシタC=1nFである。そこで、図4Aに示すように、電流供給後のキャパシタ4の電圧変化301以下では、ΔVと表すは、ΔV=Q/C=47.681pC/1nF=47.681mVとなる。そして、かけられた電圧の総和を表す電圧積分値である面積302Vsは、Vs=Tpd×ΔV=4.76×47.618/2=113.34pVsとなる。この面積302及び面積310が補償のターゲットとなる。すなわち、後述するDAC11は、面積310及び面積302を補償する電流を流すことが要求される。このような方法で、図5に示すように、0出力、20出力、40出力、60出力及び80出力のそれぞれにおけるターゲット値を算出する。図5の枠401に囲われた値が各正電流パルスの出力におけるターゲット値を算出するための設定値である。枠401の列411は0出力のときの設定値である。列412が20出力のときの設定値である。列413が40出力のときの設定値である。列414が60出力のときの設定値である。また、列415が80出力のときの設定値である。TAPとは、出力された比較クロックの時間的位置を表す。具体的には、TAPは、出力された比較クロックが1周期の間で先頭から数えて何番目かを表している。言い換えれば、TAPは、1周期において現在出力された比較クロックより前に出力されている比較クロックの数、すなわちパルスカウンタ8から出力されるカウンタの値である。また、繰返し回数は、1周期の間に比較クロックが出力される数である。また、CP電流値は、位相比較器3から出力される電流の値であり、回路設計時に適宜決定される。また、CP用キャパシタは、キャパシタ4の容量であり、これも、回路設計時に適宜決定される。また、DAC出力周期は、DAC11の動作周期である。本実施例では、DAC11は40MHzのクロックで動作するので、DAC出力周期は、25nsとなる。比較周期とは、分周前の比較クロックの周期である。パルス幅は、基準クロックと比較クロックとのズレの幅であり、位相比較器3から電流が出力される期間である。パルス幅は、可変分周器7が行う分周及び比較クロックのそれぞれの周期によって算出できる。上述したように、ターゲット値を算出するためには、枠401内の、CP電流値Icp、CP用キャパシタC、DAC出力周期Tdac、パルス幅Tpdを用いる。ここで、CP電流値、CP用キャパシタ及びDAC出力周期は、予め決定された値である。また、基準クロックと比較クロックの周期も予め決定された値であるので、1周期の間の何回目の比較クロックかが特定できれば、パルス幅も求められる。すなわち、ターゲット値算出に用いる設定値は、パルスカウンタ8から出力されたカウンタ数、すなわち、TAPによって特定することができる。枠402は、枠401の設定値から求められるターゲット値である。上述したように、電荷量Qは、Q=Tpd×Icpで求められる。また、電圧変化ΔVは、ΔV=Q/Cで求められる。また、電圧積分値Vsは、Vs=Tpd×ΔV/2で求められる。例えば、80出力の場合、パルス幅416は、19.05nsである。そして、本実施例では、CP電流値は10mAであり、CP用キャパシタは1nFである。そこで、80出力の場合、ターゲット値は、電荷量421は190.5pCであり、電圧変化423は190.5mVであり、電圧積分値422は1814.1pVsである。このようにして、基準クロックと比較クロックとのずれを補正するために位相比較器3から正電流パルスが出力されたときのターゲット値は、設定値から算出される。次に、図6A及び図6Bを参照して、20出力の場合における求めたターゲット値を補償するための波形について説明する。電圧は、面積302がターゲットである。そこで、面積302を含む、電圧積分値を0にするため、電圧変化301の符号と逆の符号の電圧を変化させた後に、電圧変化301の符号と同符号の電圧を変化させ、位相比較器3から電流を流す前の電圧0Vに戻す。この電圧変化による電圧積分値は、面積303及び面積304で表される。そして、電圧積分値の合計は、面積302と面積303とを加算したものから面積304を減算した値である。DAC11は、電圧積分値の合計が0になるように電圧を変化させれば、20出力の場合における求めたターゲット値を補償することができる。一方、電流は、面積310がターゲットである。すなわち、面積310を含む位相比較器3から流れた電流量を0にすることが要求される。ここで、電圧の補償のために、図6Aのように電圧をかけている。そのため、DAC11は、電圧が下降している間にはターゲットとは逆の符号を持つ電流を流し、電圧が上昇している間はターゲットと同じ符号を持つ電流を流すことになる。そのときの電流量は、面積311及び面積312となる。そして、電流量の合計は、面積310から面積311を減算したものに面積312を加算した値である。DAC11は、電流量の合計が0になるように電流を変化させれば、20出力の場合における求めたターゲット値を補償することができる。まとめると、DAC11は、面積302面積303-面積304=0及び面積310-面積311面積312=0を満たす電流を流すことで、電圧及び電流ともに補償することができる。そこで、面積302面積303-面積304=0及び面積310-面積311面積312=0を満たす電流の算出について説明する。電流の算出の準備として、図7A及び図7Bに示すように各設定パラメータを設定する。まず、計算の説明がし易いように、図7Aのように、面積302をVsとし、面積303をVsとし、面積304をVs-とする。また、電圧変化301は、ΔVである。また、電圧変化ΔVの電圧から一番低い電圧までの電位差431をΔV1とする。また、一番低い電圧から0Vまでの電位差432をΔV2とする。さらに、位相比較器3による正電流パルスとなる位相誤差信号の出力が終了してから電圧が0に戻るまでの時間433をTとする。また、計算の説明がし易いように、図7Bのように、面積310をQとし、面積311をQ1とし、面積312をQ2とする。さらに、面積Q1において電流を流している時間434をTdacとする。また、本実施例では、面積Q2において電流を流している時間435も時間434と同じ時間とする。そして、Tdacは、DAC11の動作周期である。これは、図5のDAC出力周期にあたる。本実施例では、DAC11は40MHzで動作するので、DAC11の動作周期は25nsである。さらに、Vs及びQ1の期間に流す電流をI1とする。また、Vs-及びQ2の期間に流す電流をI2とする。次に、図8を参照して、各ターゲット値に対する補償を行うための電流の算出について説明する。枠403に囲われた値は図5と同様に算出したターゲット値を示している。そして、枠404に囲われた値は、各ターゲット値に対するパラメータを表している。パラメータには、補償を行うための電流I1及びI2が含まれている。各パラメータは、Q1=Tdac×I1、ΔV1=C×Q1、Vs=T×ΔV/2、Q2=Tdac×I2、ΔV2=C×Q2及びVs-=ΔV2×TdacTdac-T/2を満たす。また、上述したように、キャパシタ4に流される補償のための電流I1及びI2は、QQ1Q2=0及びVsVsVs-=0を満たせばよい。そこで、QQ1Q2=0及びVsVsVs-=0満たす各パラメータを求めると、図8に示す、枠403に囲われた各パラメータの値が算出される。例えば、20出力の場合のターゲット値は、電荷量424が47.6pCであり、電圧変化425が47.6mVであり、電圧積分値426が113.4pVsである。この場合、20出力の場合のVs及びQ1の期間に流す電流441は、I1=-3.04mAと算出される。また、20出力の場合のVs-及びQ2の期間に流す電流442は、I2=1.13mAと算出される。すなわち、20出力の場合には、補償のための電流として、DAC11は、位相比較器3が正電流パルスの出力を完了した直後の1周期の間に-3.04mAを流し、次の1周期の間に1.13mAを出力すればよい。LUT10は、このようにして算出された補償のための電流を、可変分周器7による分周数及び1周期の間の比較クロックの数などと対応付けて登録している。例えば、LUT10は、4分周を4回繰返した後5分周を1回行う場合に対応させて、図9に示すようなテーブル450を格納している。図9は、LUTが有する補償電流の情報の一例の図である。ここで、図9では、分かりやすいように位相比較器3の出力も記載しているが、LUT10には無くてもよい。ここで、テーブル450における前半電流とは、位相比較器3による正電流パルスの出力が完了した直後の1周期の間に流す電流、すなわち図7A及び図7Bにおける、Vs及びQ1の期間に流す電流であるI1を示している。また、テーブル450における後半電流とは、前半電流の出力が完了した直後の1周期の間に流す電流、すなわち図7A及び図7Bにおける、Vs-及びQ2の期間に流す電流であるI2を示している。この前半電流及び後半電流が補償電流にあたる。補償係数計算部9は、1周期の間に出力される比較クロックの数及び分周数を予め記憶している。例えば、1周期の間に可変分周器7がN分周を4回行い、その後N1分周を1回行う場合、補償係数計算部9は、分周数としてNを記憶している。ここで、本実施例では、補償係数計算部9が、1周期の間に出力される比較クロックの数及び分周数といった設定を予め記憶しているが、これは他の方法でもよく、例えば、補償係数計算部9は、操作者からの入力を受けて設定を取得してもよい。補償係数計算部9は、発振器1が生成したクロックの入力を発振器1から受ける。補償係数計算部9は、発振器1から受信したクロックを動作クロックとして用いる。そして、補償係数計算部9は、1周期の間に出力される比較クロックの数及び分周数に対応した補償電流の情報をLUT10から取得する。例えば、4分周を4回繰返した後5分周を1回行う場合、補償係数計算部9は、図9のテーブル450を取得する。また、補償係数計算部9は、基準クロックの入力を分周器2から受ける。さらに、補償係数計算部9は、パルスカウンタ8からカウントの入力を受ける。そして、補償係数計算部9は、受信したカウントに対応する受信した基準クロックから位相比較器3による正電流パルスの出力のタイミングを取得する。そして、パルスカウンタ8から入力されたカウント数に対応する補償電流を取得する。本実施例では、例えば、4分周を4回繰返した後5分周を1回行う場合において、パルスカウンタ8から3が入力された場合、補償係数計算部9は、前半電流451として-10.2mAを取得し、後半電流452として4.49mAを取得する。そして、補償係数計算部9は、位相比較器3による正電流パルスの出力が完了したタイミングで、前半電流の値及び後半電流の値をDAC11へ出力する。例えば、本実施例における20出力の場合、補償係数計算部9は、位相比較器3による20出力が完了したタイミングから-3.04mAを25ns間流し、次に1.13mAを25ns間流す指示をDAC11へ出力する。補償係数計算部9は、パルスカウンタ8からカウントが入力される都度、補償電流の値をDAC11に出力することを繰り返す。ここで、本実施例では、補償係数計算部9は、LUT10に記載されている予め計算された補償電流の値を取得して、DAC11に出力しているが、これは他の方法でもよい。例えば、補償係数計算部9は、カウント数の入力を受けて、予め決められている設定値及びカウント数からターゲット値を算出する。そして、補償係数計算部9は、算出したターゲット値を補償する前半電流及び後半電流を求める。そして、補償係数計算部9は、求めた前半電流及び後半電流の値をDAC11に通知してもよい。DAC11は、例えば、図1に示すように位相比較器3と並列に接続される。そして、DAC11は、例えば、電流源を有しており、その電流源からの電流をチャージポンプによって制御することで電流を出力する機構を有している。DAC11は、発振器1が生成したクロックの入力を発振器1から受ける。そして、DAC11は、発振器1から受信したクロックを動作クロックとして用いる。DAC11は、正電流パルスの出力が完了したタイミングで流す前半電流の値、及び次に流す後半電流の値の入力を補償係数計算部9から受ける。そして、DAC11は、補償係数計算部9が指定したタイミングで、指定された前半電流を自己の動作周期の1周期間出力し、次に、指定された後半電流を自己の動作周期の1周期間出力する。例えば、本実施例における20出力の場合、DAC11は、位相比較器3による20出力が完了したタイミングから-3.04mAを25ns間出力、次に1.13mAを25ns間出力する。DAC11は、位相比較器3から誤算信号である正電流パルスが出力される都度、指定された期間、補償のための電流を流す。このように、DAC11は、位相比較器3からの正電流パルスの出力に続いて、前半電流及び後半電流を流すことで、位相比較器3から出力された正電流パルスによるキャパシタ4へ流された電流及びその電流により発生した電圧を補償する。これにより、位相比較器3から出力された正電流パルスによるキャパシタ4へ流された電流及びその電流により発生した電圧による雑音及びジッタを軽減することができる。このDAC11が、補償部の一例にあたる。さらに、図10を参照して、可変分周器7から出力された各比較クロックに対して位相比較器3から出力される正電流パルス全体の補償を説明する。図10は、実施例1における可変分周器から出力された各比較クロックに対して位相比較器から出力される正電流パルス全体の補償を説明するための図である。グラフ320は、位相比較器3から出力される正電流パルスの波形を表している。グラフ320は、縦軸を電流とし、横軸を時間としている。また、グラフ330は、DAC11から出力される補償電流の波形を表している。グラフ330は、縦軸を電流とし、横軸を時間としている。また、グラフ340は、キャパシタ4における電圧を表している。グラフ340は、縦軸を電圧とし、横軸を時間としている。グラフ320に示すように、位相比較器3は、可変分周器7による1周期分の比較クロックの出力がなされる間に、電流量が面積321~324となる正電流パルスを出力する。具体的には、面積321が20出力時、面積322が40出力時、面積323が40出力時、面積324が80出力時である。面積321となる正電流パルスの出力が完了するタイミングで、DAC11は、電流量が面積331になるように前半電流を流す。続いて、DAC11は、電流量が面積332になるように後半電流を流す。この時、面積321から面積331を減算した値に面積332を加算した値が0となる。この場合、位相比較器3からの正電流パルス及びDAC11からの前半電流及び後半電流により、電圧積分値が面積341及び面積342となる電圧がキャパシタ4に発生する。この時、面積341から面積342を減算した値が0となる。また、面積322となる正電流パルスの出力が完了するタイミングで、DAC11は、電流量が面積333になるように前半電流を流す。続いて、DAC11は、電流量が面積334になるように後半電流を流す。この時、面積322から面積333を減算した値に面積334を加算した値が0となる。この場合、位相比較器3からの正電流パルス及びDAC11からの前半電流及び後半電流により、電圧積分値が面積343及び面積344となる電圧がキャパシタ4に発生する。この時、面積343から面積344を減算した値が0となる。また、面積323となる正電流パルスの出力が完了するタイミングで、DAC11は、電流量が面積335になるように前半電流を流す。続いて、DAC11は、電流量が面積336になるように後半電流を流す。この時、面積323から面積335を減算した値に面積336を加算した値が0となる。この場合、位相比較器3からの正電流パルス及びDAC11からの前半電流及び後半電流により、電圧積分値が面積345及び面積346となる電圧がキャパシタ4に発生する。この時、面積345から面積346を減算した値が0となる。また、面積324となる正電流パルスの出力が完了するタイミングで、DAC11は、電流量が面積337になるように前半電流を流す。続いて、DAC11は、電流量が面積338になるように後半電流を流す。この時、面積324から面積337を減算した値に面積338を加算した値が0となる。この場合、位相比較器3からの正電流パルス及びDAC11からの前半電流及び後半電流により、電圧積分値が面積347及び面積348となる電圧がキャパシタ4に発生する。この時、面積347から面積348を減算した値が0となる。図10のように、ターゲット値は、時間が経過するに従い増加していく。そして、ターゲット値の増加に併せて、補償電流を大きくすることで、ターゲット値に対する補償を行っている。次に、図11を参照して、本実施例に係る位相同期回路のクロック生成の処理の流れについて説明する。図11は、実施例1に係る位相同期回路のクロック生成の処理のフローチャートである。ここでは、可変分周器7は、N分周をM0-A0回行い、続いてN1分周をA0回行うことを1周期として繰り返すことで所望の分周を得る場合で説明する。また、位相同期回路は、変更前の分周数N、カウンタの最大値M0及び分周数変更後の分周の回数A0といった設定の入力を操作者から受ける場合で説明する。操作者により、補償係数計算部9は、変更前の分周数N、カウンタの最大値M0及び分周数変更後の分周の回数A0を含む設定の入力を操作者から受ける。また、可変分周器7は、パルスカウンタ8のカウント数の最大値M0を含む設定の入力を受ける。さらに、可変分周器7は、周波数変更後の分周の回数A0を含む設定の入力を受けるステップS1。補償係数計算部9は、受信した設定に対応する補償電流のデータ列をLUT10から取得するステップS2。パルスカウンタ8は、カウントM=1とする。また、可変分周器7は、A=M0とするステップS3。可変分周器7は、A>A0か否かを判定するステップS4。A>A0の場合ステップS4:肯定、可変分周器7は、受信した発振クロックをN分周して比較クロックを生成するステップS5。これに対して、A≦A0の場合ステップS4:否定、可変分周器7は、受信した発振クロックをN1分周して比較クロックを生成するステップS6。パルスカウンタ8は、比較クロックの入力を可変分周器7から受けて、カウントMを可変分周器7及び補償係数計算部9へ出力するステップS7。補償係数計算部9は、カウントMの入力をパルスカウンタ8から受ける。そして、補償係数計算部9は、Mに対応する補償電流の値を、LUT10から取得した補償電流のデータ列から取得するステップS8。DAC11は、補償電流である前半電流及び後半電流の値を補償係数計算部9から受信する。そして、DAC11は、補償電流を出力するステップS9。具体的には、位相比較器3からの正電流パルスに続く1周期の間に前半電流を出力し、次の1周期の間に後半電流を出力する。VCO6は、位相比較器3及びDAC11からの電流に応じた電圧の入力をキャパシタ4から受ける。そして、VCO6は、受信した電圧から発振周波数を制御した発振クロックを出力する。また、VCO6は、生成した発振クロックを可変分周器7へ出力するステップS10。補償係数計算部9は、位相同期回路の動作の停止命令を受けたか否かを判定するステップS11。動作を停止する場合ステップS11:肯定、位相同期回路は、発振クロックの発生動作を停止する。これに対して、動作を停止しない場合ステップS11:否定、可変分周器7は、A=M0-MとするステップS12。また、パルスカウンタ8は、カウントをM=M1とするステップS13。そして、パルスカウンタ8は、M>M0か否かを判定するステップS14。M>M0でない場合ステップS14:否定、ステップS4へ戻る。これに対して、M>M0の場合ステップS14:肯定、ステップS3へ戻る。以上に説明したように、本実施例に係る位相同期回路は、一桁台の分周数などといった少ない分周数を用いて、小数点以下の値を有する分周を行うことができる。さらに、本実施例に係る位相同期回路は、位相比較器からの正電流パルスの出力に続いて、前半電流及び後半電流を流すことで、位相比較器から出力された正電流パルスによるキャパシタへ流された電流及びその電流により発生した電圧を補償する。これにより、少ない分周数を用いて小数点以下の分周を行う際に発生する位相比較器からの誤差信号である正電流パルスがキャパシタへ流されたことにより発生する電流及びその電流による雑音及びジッタを軽減することができる。すなわち、少ない分周数を用いて小数点以下の分周を行う場合に、位相の同期を精度良く行うことができる。また、分周数が小さいので、位相同期回路におけるループを高速なループとして設計することができる。これにより、ICIntegratedCircuit化された位相雑音の悪いVCOにおいても、基準信号へ少ない逓倍劣化でVCO出力を追従することができ、低雑音化が可能となる。さらに、本実施例に係る位相同期回路では、補償を行うための構成としてコイルなどのLSI化が困難な部品の使用が少ないので、集積化が容易である。さらに、入力するクロックを変更せずに、複数個の位相同期回路の並列運転が実現できる。次に、実施例2について説明する。本実施例に係る位相同期回路は、位相比較器における比較クロックの入力タイミングが基準クロックの入力タイミングよりも遅いことが実施例1と異なるものである。本実施例に係る位相同期回路も、図1のブロック図で表される。以下の説明では、実施例1と同じ機能及び同じ動作を行う各部については説明を省略する。本実施例における位相同期回路は、4分周を4回繰返し、次に3分周を1回行うことを1周期として、1周期の平均分周で3.8分周を行う。図12は、実施例2における位相比較器に入力されるクロックタイミングを説明するための図である。ここで、図12を参照して、位相比較器3における基準クロック及び比較クロックの入力タイミングについて説明する。入力タイミング501が基準クロックの入力タイミングを表している。具体的には、入力タイミング501に記された菱形のタイミングで基準クロックが位相比較器3へ入力される。また、入力タイミング502が比較クロックの入力タイミングを表している。具体的には、入力タイミング502に記された菱形のタイミングで比較クロックが位相比較器3へ入力される。さらに、図12のパルス波形が位相比較器3において発生する負電流パルスを表している。区間530が3.8の分周を完成させる1周期である。そして、位相比較器3は、区間530の先頭で基準クロック及び比較クロックの入力を同時に受ける。その後、位相比較器3は、3.8分周の周期511のタイミングで基準クロックの入力を受ける。また、位相比較器3は、4分周の周期521~524で比較クロックの入力を受ける。その後、位相比較器3は、3分周の周期525で比較クロックの入力を受ける。この場合、基準クロックの4分周する前の周期は、25nsである。また、分周前の比較クロックの周期は、26.316nsであり、周波数は38MHzである。基準クロックの周期511は常に3.8分周の周期であり、比較クロックの周期521~524は4分周の周期であるため、比較クロックの入力タイミングは、基準クロックの入力タイミングに比べて遅くなっていく。具体的には、基準クロックと比較クロックとの間に、周期521において分周前の比較クロックの周期の20のずれが生じ、周期522において分周前の比較クロックの周期の40のずれが生じる。また、基準クロックと比較クロックとの間に、周期523において分周前の比較クロックの周期の60のずれが生じ、周期524において分周前の比較クロックの周期の80のずれが生じる。そして、3分周の周期525において、それまでに生じている分周前の比較クロックの周期の80のずれが調整され、基準クロックと比較クロックのタイミングが一致する。このように、比較クロックと基準クロックとの入力タイミングで分周の差によるズレが生じている。そこで、位相比較器3は、基準クロックと比較クロックの入力タイミングのズレを補正するため、立ち上がっている間に負電流パルスを位相誤差信号として出力する。具体的には、位相比較器3は、分周前の比較クロックの周期に対する0、20、40、60、80の期間に電流を流すことで負電流パルスとなる位相誤差信号を出力する。この、位相比較器3が流した負電流パルスが補償するターゲットとなる。以下では、分周前の比較クロックの周波数に対する0、20、40、60、80の期間に電流を流し負電流パルスとなる位相誤差信号の出力を、それぞれ、0出力、20出力、40出力、60出力、80出力という。可変分周器7は、発振クロックの入力をVCO6から受ける。そして、可変分周器7は、受信した発振クロックを4分周又は3分周して比較クロックを生成する。そして、可変分周器7は、生成した比較クロックをパルスカウンタ8及び位相比較器3へ出力する。具体的には、可変分周器7は、比較クロックの出力の回数の5回を1周期とするカウントの入力をパルスカウンタ8から受ける。そして、可変分周器7は、1周期が終わった後の初めの比較クロックを4分周して生成し出力する。その後、可変分周器7は、1~3までのカウントをパルスカウンタ8から受信した場合、発振クロックを4分周し出力する。そして、可変分周器7は、4のカウントをパルスカウンタ8から受信した場合、発振クロックを3分周し出力する。そして、可変分周器7は、5のカウントをパルスカウンタ8から受信すると、1周期が終了したと判定する。これにより、可変分周器7は、1周期分の分周を完了する。そして、可変分周器7は、ここに記載した1周期分の分周を繰り返す。次に、本実施例に係る位相同期回路における補償電流の算出方法について説明する。ここでも、位相比較器3からの出力として、図3に示す回路からの出力が行なわれたものとして説明する。本実施例では、チャージポンプ31は、-10mAの電流を流す。さらに、キャパシタ4は、1nFの容量を有する。図13Aは、実施例2における補償のターゲットとなる電圧の波形を表す図である。また、図13Bは、実施例2における補償のターゲットとなる電流の波形を表す図である。図14は、実施例2におけるターゲット値の算出を説明するための図である。また、図15Aは、実施例2における補償後の電圧の波形を表す図である。図15Bは、実施例2における補償後の電流の波形を表す図である。図16Aは、実施例2における補償電流を算出するための電圧における設定パラメータを説明するための図である。図16Bは、実施例2における補償電流を算出するための電流における設定パラメータを説明するための図である。図17は、実施例2におけるターゲットを補償する電流設定値の算出を説明するための図である。まず、一例として、図13A及び図13Bを参照して、20出力の場合におけるターゲット値について説明する。この場合、負電流パルスのパルス幅Tpdは、比較クロックの20であるので、Tpd=5.26nsである。本実施例では、図3に示すように、位相比較器3は、CP電流値Icp=-10mAの電流を流す。そのため、図13Bに示すように、流した電流の総和を表す面積610は電荷量Qと一致する。電荷量Q=Tpd×Icp=-52.632pCであるので、面積310は47.618pCと表せる。また、本実施例では、図3に示すように、CP用キャパシタC=1nFである。そこで、図13Aに示すように、電流供給後のキャパシタ4の電圧変化601以下では、ΔVと表すは、ΔV=Q/C=-52.632pC/1nF=-52.632mVとなる。そして、かけられた電圧の総和を表す電圧積分値である面積602Vsは、Vs=Tpd×ΔV=5.26×-52.632/2=-138.5pVsとなる。この面積602及び面積610が補償のターゲットとなる。すなわち、後述するDAC11は、面積602及び面積610を補償する電流を流すことが要求される。このような方法で、図14に示すように、0出力、20出力、40出力、60出力及び80出力のそれぞれにおけるターゲット値を算出する。図14の枠701に囲われた値が各正電流パルスの出力におけるターゲット値を算出するための設定値である。枠701の列711は0出力のときの設定値である。列712が20出力のときの設定値である。列713が40出力のときの設定値である。列714が60出力のときの設定値である。また、列715が80出力のときの設定値である。上述したように、ターゲット値を算出するためには、枠701内の、CP電流値Icp、CP用キャパシタC、パルス幅Tpdを用いる。枠702は、枠701の設定値から求められるターゲット値である。上述したように、電荷量Qは、Q=Tpd×Icpで求められる。また、電圧変化ΔVは、ΔV=Q/Cで求められる。また、電圧積分値Vsは、Vs=Tpd×ΔV/2で求められる。例えば、80出力の場合、パルス幅716は、21.05nsである。そして、本実施例では、CP電流値は-10mAであり、CP用キャパシタは1nFである。そこで、80出力の場合、ターゲット値は、電荷量721は-210.5pCであり、電圧変化723は-210.5mVであり、電圧積分値722は2216.1pVsである。このようにして、基準クロックと比較クロックとのずれを補正するために位相比較器3から正電流パルスが出力されたときのターゲット値は、設定値から算出される。次に、図15A及び図15Bを参照して、20出力の場合における求めたターゲット値を補償するための波形について説明する。電圧は、面積602がターゲットである。そこで、図15Aのように、面積602を含む、電圧積分値を0にするため、面積602以前に、電圧601から電圧0Vへの変化の符号と同じ符号の電圧値まで電圧を変化させた後に、電圧601から電圧0Vへの符号と逆の符号の電圧を変化させ、電圧601に電圧を上げる。この電圧変化による電圧積分値は、面積603及び面積604で表される。そして、電圧積分値の合計は、面積602と面積604とを加算したものから面積603を減算した値である。DAC11は、電圧積分値の合計が0になるように電圧を変化させれば、20出力の場合における求めたターゲット値を補償することができる。一方、電流は、面積610がターゲットである。すなわち、面積610を含む位相比較器3から流れた電流量を0にすることが要求される。ここで、電圧の補償のために、図15Aのように電圧をかけている。そのため、DAC11は、電圧が下降している間にはターゲットと同じ符号を持つ電流を流し、電圧が上昇している間はターゲットと逆の符号を持つ電流を流すことになる。そのときの電流量は、面積611及び面積612となる。そして、電流量の合計は、面積610から面積612を減算したものに面積611を加算した値である。DAC11は、電流量の合計が0になるように電流を変化させれば、20出力の場合における求めたターゲット値を補償することができる。まとめると、DAC11は、面積602面積604-面積603=0及び面積610-面積612面積611=0を満たす電流を流すことで、電圧及び電流ともに補償することができる。そこで、面積602面積604-面積603=0及び面積610-面積612面積611=0を満たす電流の算出について説明する。電流の算出の準備として、図16A及び図16Bに示すように各設定パラメータを設定する。まず、計算の説明がし易いように、図16Aのように、面積602をVsとし、面積603をVs-とし、面積604をVsとする。また、電圧変化601は、ΔVである。また、電圧変化ΔVの電圧から一番低い電圧までの電位差732をΔV2とする。また、一番低い電圧から0Vまでの電位差731をΔV1とする。さらに、位相比較器3による正電流パルスとなる位相誤差信号の出力が終了してから電圧が0に戻るまでの時間733をTとする。また、計算の説明がし易いように、図16Bのように、面積610をQとし、面積611をQ1とし、面積612をQ2とする。さらに、面積Q1において電流を流している時間734をTdacとする。また、本実施例では、面積Q2において電流を流している時間735も時間734と同じ時間とする。そして、Tdacは、DAC11の動作周期である。これは、図14のDAC出力周期にあたる。本実施例では、DAC11は40MHzで動作するので、DAC11の動作周期は25nsである。さらに、Vs-及びQ1の期間に流す電流をI1とする。また、Vs及びQ2の期間に流す電流をI2とする。次に、図17を参照して、各ターゲット値に対する補償を行うための電流の算出について説明する。枠703に囲われた値は図14と同様に算出したターゲット値を示している。そして、枠704に囲われた値は、各ターゲット値に対するパラメータを表している。パラメータには、補償を行うための電流I1及びI2が含まれている。各パラメータは、Q1=Tdac×I1、ΔV1=C×Q1、Vs=T×ΔV/2、Q2=Tdac×I2、ΔV2=C×Q2及びVs-=ΔV2×TdacTdac-T/2を満たす。また、上述したように、キャパシタ4に流される補償のための電流I1及びI2は、QQ1Q2=0及びVsVsVs-=0を満たせばよい。そこで、QQ1Q2=0及びVsVsVs-=0を満たす各パラメータを求めると、図17に示す、枠703に囲われた各パラメータの値が算出される。例えば、20出力の場合のターゲット値は、電荷量724が-52.632pCであり、電圧変化725が-52.632mVであり、電圧積分値726が138.5pVsである。この場合、20出力の場合のVs-及びQ1の期間に流す電流741は、I1=-1.27mAと算出される。また、20出力の場合のVs及びQ2の期間に流す電流742は、I2=3.38mAと算出される。すなわち、20出力の場合には、補償のための電流として、DAC11は、位相比較器3が負電流パルスを出力するタイミングの2周期前に-1.27mAを出力し、次の1周期に3.38mAを出力すればよい。本実施例では、LUT10は、このようにして算出された補償のための電流を、可変分周器7による分周数及び1周期の間の比較クロックの数などと対応付けて登録している。例えば、LUT10は、4分周を4回繰返した後3分周を1回行う場合に対応させて、図18に示すようなテーブル750を格納している。図18は、実施例2におけるLUTが有する補償電流の情報の一例の図である。ここで、図18では、分かりやすいように位相比較器3の出力も記載しているが、LUT10には無くてもよい。ここで、テーブル750における前半電流とは、位相比較器3が負電流パルスを出力するタイミングの2周期前に出力する電流を示している。また、テーブル750における後半電流とは、位相比較器3が負電流パルスを出力するタイミングの1周期前に出力する電流を示している。この前半電流及び後半電流が補償電流にあたる。補償係数計算部9は、発振器1が生成したクロックの入力を発振器1から受ける。補償係数計算部9は、発振器1から受信したクロックを動作クロックとして用いる。そして、補償係数計算部9は、補償電流の情報をLUT10から取得する。例えば、4分周を4回繰返した後3分周を1回行う場合、補償係数計算部9は、前半電流として、図17におけるI1を取得する。また、補償係数計算部9は、後半電流として、図17における、I2を取得する。また、補償係数計算部9は、基準クロックの入力を分周器2から受ける。さらに、補償係数計算部9は、パルスカウンタ8からカウントの入力を受ける。そして、補償係数計算部9は、受信したカウントに対応する受信した基準クロックから位相比較器3による正電流パルスの出力のタイミングを取得する。そして、パルスカウンタ8から入力されたカウントに対応する補償電流を取得する。例えば、4分周を4回繰返した後5分周を1回行う場合において、パルスカウンタ8から3が入力された場合、補償係数計算部9は、前半電流751として-5.15mAを取得し、後半電流752として11.46mAを取得する。そして、補償係数計算部9は、前半電流の値及び後半電流の値をDAC11へ出力する。例えば、本実施例における20出力の場合、補償係数計算部9は、位相比較器3による20出力開始のタイミングの2周期前のタイミングから-1.27mAを25ns間流し、次の周期に3.38mAを25ns間流す指示をDAC11へ出力する。補償係数計算部9は、パルスカウンタ8からカウントが入力される都度、補償電流の値をDAC11に出力することを繰り返す。ここで、本実施例では、補償係数計算部9は、LUT10に記載されている予め計算された補償電流の値を取得して、DAC11に出力しているが、これは他の方法でもよい。例えば、補償係数計算部9は、カウントの入力を受けて、前半電流及び後半電流を求め、求めた前半電流及び後半電流の値をDAC11に通知してもよい。さらに、図19を参照して、可変分周器7から出力された各比較クロックに対して位相比較器3から出力される負電流パルス全体の補償を説明する。図19は、実施例2における可変分周器から出力された各比較クロックに対して位相比較器から出力される負電流パルス全体の補償を説明するための図である。グラフ620は、位相比較器3から出力される負電流パルスの波形を表している。グラフ620は、縦軸を電流とし、横軸を時間としている。また、グラフ630は、DAC11から出力される補償電流の波形を表している。グラフ630は、縦軸を電流とし、横軸を時間としている。また、グラフ640は、キャパシタ4における電圧を表している。グラフ640は、縦軸を電圧とし、横軸を時間としている。グラフ620に示すように、位相比較器3は、可変分周器7による1周期分の比較クロックの出力がなされる間に、電流量が面積621~624となる負電流パルスを出力する。具体的には、面積621が20出力時、面積622が40出力時、面積623が60出力時、面積624が80出力時である。面積621となる負電流パルスの出力開始タイミングの2周期前のタイミングで、DAC11は、電流量が面積631になるように前半電流を流す。続いて、DAC11は、電流量が面積632になるように後半電流を流す。この時、面積621から面積631を減算した値に面積632を加算した値が0となる。この場合、位相比較器3からの負電流パルス及びDAC11からの前半電流及び後半電流により、電圧積分値が面積641及び面積642となる電圧がキャパシタ4に発生する。この時、面積641から面積642を減算した値が0となる。また、面積622となる負電流パルスの出力が完了するタイミングで、DAC11は、電流量が面積633になるように前半電流を流す。続いて、DAC11は、電流量が面積634になるように後半電流を流す。この時、面積622から面積633を減算した値に面積634を加算した値が0となる。この場合、位相比較器3からの負電流パルス及びDAC11からの前半電流及び後半電流により、電圧積分値が面積643及び面積644となる電圧がキャパシタ4に発生する。この時、面積643から面積644を減算した値が0となる。また、面積623となる負電流パルスの出力が完了するタイミングで、DAC11は、電流量が面積635になるように前半電流を流す。続いて、DAC11は、電流量が面積636になるように後半電流を流す。この時、面積623から面積635を減算した値に面積636を加算した値が0となる。この場合、位相比較器3からの負電流パルス及びDAC11からの前半電流及び後半電流により、電圧積分値が面積645及び面積646となる電圧がキャパシタ4に発生する。この時、面積645から面積646を減算した値が0となる。また、面積624となる負電流パルスの出力が完了するタイミングで、DAC11は、電流量が面積637になるように前半電流を流す。続いて、DAC11は、電流量が面積638になるように後半電流を流す。この時、面積624から面積637を減算した値に面積638を加算した値が0となる。この場合、位相比較器3からの負電流パルス及びDAC11からの前半電流及び後半電流により、電圧積分値が面積647及び面積648となる電圧がキャパシタ4に発生する。この時、面積647から面積648を減算した値が0となる。図19のように、ターゲット値は、時間が経過するに従い増加していく。そして、ターゲット値の増加に併せて、補償電流を大きくすることで、ターゲット値に対する補償を行っている。以上に説明したように、本実施例に係る位相同期回路は、比較クロックが基準クロックに対して遅れる場合にも、一桁台の分周数などといった少ない分周数を用いて、小数点以下の値を有する分周を行うことができる。さらに、本実施例に係る位相同期回路は、位相比較器からの負電流パルスの出力に先んじて、前半電流及び後半電流を流すことで、位相比較器から出力された負電流パルスによるキャパシタへ流された電流及びその電流により発生した電圧を補償する。これにより、少ない分周数を用いて小数点以下の分周を行う際に発生する位相比較器からの誤差信号である負電流パルスがキャパシタへ流されたことにより発生する電流及びその電流による雑音及びジッタを軽減することができる。すなわち、比較クロックが基準クロックに対して遅れる場合にも、少ない分周数を用いて小数点以下の分周を行う場合に、位相の同期を精度良く行うことができる。次に、実施例3について説明する。本実施例に係る位相同期回路は、位相比較器3による基準クロックと比較クロックとのズレを補正するための電流及びDAC11からの補償電流が流れていない区間におけるVCO6への入力を用いて位相の同期を行うことが上述した各実施例と異なるものである。本実施例に係る位相同期回路は、例えば、図20のブロック図で表される。図20は、実施例3に係る位相同期回路のブロック図である。以下の説明では、上述した各実施例と同じ機能及び同じ動作を行う各部については説明を省略する。本実施例に係る位相同期回路は、LPF5としてスイッチドキャパシタを用いる。すなわち、本実施例におけるLPF5は、図20に示すように、スイッチ51及びキャパシタ52を有している。位相比較器3は、基準クロックと比較クロックとのズレを補正するための電流をキャパシタ4へ出力する。そして、位相比較器3は、基準クロックと比較クロックとのズレを補正するための電流を出力している間、電圧入力制御部12に対してact信号を出力する。補償係数計算部9は、パルスカウンタ8からのカウントの入力を受けて、LUT10から補償電流の値を取得し、補償電流の値及びその期間をDAC11へ通知する。さらに、補償係数計算部9は、DAC11へ指示した補償電流の出力期間の間、電圧入力制御部12に対してact信号を出力する。電圧入力制御部12は、位相比較器3が基準クロックと比較クロックとのズレを補正するための電流を出力している間、act信号の入力を位相比較器3から受ける。また、電圧入力制御部12は、DAC11が補償電流を出力している間、act信号の入力を補償係数計算部9から受ける。そして、電圧入力制御部12は、位相比較器3又は補償係数計算部9のいずれかからact信号の入力を受けている間は、LPF5のスイッチ51をOFFにする。スイッチ51は、電圧入力制御部12からの指示を受けて、位相比較器3又は補償係数計算部9のいずれかからact信号の入力を受けている間はOFFになる。すなわち、位相比較器3又は補償係数計算部9のいずれかからact信号の入力を受けていない間は、スイッチ51から電流は流れず、LPF5はVCO6へ電力の入力を行わない。これに対して、スイッチ51及び52は、位相比較器3又は補償係数計算部9のいずれからもact信号の入力を受けていない間はスイッチドキャパシタとして動作する。この場合、LFP5は、電圧をVCO6に入力する。図21は、実施例3における可変分周器から出力された各比較クロックに対して位相比較器から出力される負電流パルス全体の補償を説明するための図である。ここでは、実施例2の位相同期回路に本実施例の位相同期回路の機能を追加した場合を例に説明する。すなわち、ここでの説明では、位相比較器3が負電流パルスを流す場合で説明する。グラフ811は、位相比較器3から出力される負電流パルスの波形を表している。グラフ811は、縦軸を電流とし、横軸を時間としている。また、グラフ812は、DAC11から出力される補償電流の波形を表している。グラフ812は、縦軸を電流とし、横軸を時間としている。また、グラフ813は、キャパシタ4における電圧を表している。グラフ813は、縦軸を電圧とし、横軸を時間としている。さらに、グラフ800は、縦軸がパルスの立ち上がり及び立下りを表しており、横軸が時間を表している。パルス801は、位相比較器3が基準クロックと比較クロックとの位相差情報をもつ電流を出力しているタイミングを表している。パルス801が立ち上がっている間、位相比較器3が基準クロックと比較クロックとの位相差電流を出力している。また、パルス802は、DAC11が補償電流を出力しているタイミングを表している。パルス802が立ち上がっている間、DAC11が補償電流を出力している。そして、パルス803が、位相比較器3が基準クロックと比較クロックとのズレを補正するための電流を出力しているタイミング及びDAC11が補償電流を出力しているタイミング以外のタイミングを表している。ここで、区間804~807が、位相比較器3が基準クロックと比較クロックとのズレを補正するための電流を出力しているタイミング及びDAC11が補償電流を出力しているタイミング以外のタイミングである。すなわち、LPF5は、区間804~807の間だけ、電圧をサンプリングしVCO6へ入力する。ここで、本実施例では、電圧入力制御部12は、act信号を受信した場合にスイッチ51をOFFしていたが、これは他の方法でもよい。例えば、位相同期回路は、act信号を受信した場合全てで電圧のサンプリングを行なわなくても、所望の精度の同期を実現することができる場合がある。その場合、例えば、補償係数計算部9は、act信号の出力とは別に、1周期毎にENENable信号を電圧入力制御部12へ出力する。そして、電圧入力制御部12は、EN信号の入力を受けている間におけるact信号を受信していない期間のみに、LFP5からVCO6へ電圧が出力されるように、LPF5のカットオフ周波数をコントロールしてもよい。この場合のLPF5からVCO6への電圧の入力のタイミングを、図22を参照して説明する。図22は、スイッチドキャパシタのカットオフ周波数のEN信号による制御を説明するための図である。図22は、縦軸がパルスの立ち上がり及び立下りを表しており、横軸が時間を表している。パルス820は、位相比較器3が基準クロックと比較クロックとのズレを補正するための電流を出力しているタイミング及びDAC11が補償電流を出力しているタイミング以外のタイミングを表している、図21の803に相当するものである。また、パルス821は、補償係数計算部9から電圧入力制御部12へのEN信号の入力タイミングを表している。また、パルス822は、カットオフ周波数の制御を受けたLPF5からVCO6への電圧の入力のタイミングを表している。act信号の入力のみで制御する場合、パルス820が立ち上がっている間全てで、LPF5は、VCO6に対して電圧を出力する。しかし、この場合、パルス821のようにEN信号がLPF5に対して入力され、カットオフ周波数の制御を受ける。すなわち、EN信号が入力されていない間は、LPF5は全ての周波数を通さなくなるため、パルス822のように、LPF5は、電力をVCO6へ出力しない。そして、LPF5は、EN信号が入力されている間のみ、パルス822のように、電力をVCO6へ出力する。このようにすることで、VCO6への電圧伝達をEN信号頻度で制御することができ、スイッチドキャパシタを用いてもポストフィルタを構成することができる。以上に説明したように、本実施例に係る位相同期回路は、位相比較器が基準クロックと比較クロックとのズレを補正するための電流を出力しているタイミング及びDACが補償電流を出力しているタイミング以外のタイミングのみVCOに電圧を供給する。これにより、位相比較器が基準クロックと比較クロックとのズレを補正するための電流及びDACが補償電流によるジッタや雑音を正確に取り除くことができる。すなわち、少ない分周数を用いて小数点以下の分周を行う場合にも、位相の同期を精度良く行うことができる。ここで、以上の各実施例における説明では、前半電流と後半電流とに分け、それぞれDAC11の動作周期の1周期の間出力する構成で説明したが、電流量及び電圧積分値の補償の条件を満たせば補償電流は他の方法でもよい。例えば、前半電流をDAC11の動作周期の2周期の間出力し、後半電流をDAC11の動作周期の1周期の間出力するなど、それぞれの出力の期間を異ならせてもよい。逆に、前半電流をDAC11の動作周期の1周期の間出力し、後半電流をDAC11の動作周期の2周期の間出力するなどとしてもよい。さらに、前半電流及び後半電流の出力を分割しても良い。例えば、DAC11は、前半電流を出力した後に、後半電流を出力し、さらに前半電流を出力するようにしてもよい。ハードウェア構成図23は、位相同期回路を搭載した携帯電話装置のハードウェエア構成図である。ただし、図23は一例であり、本実施例に係る位相同期回路を搭載する装置は携帯電話装置に限らず、位相同期回路から出力されるクロックを用いて処理を行う装置であれば他の装置でもよい。携帯電話装置は、図23に示すように、PLL位相同期回路900、ベースバンド処理部901、変調器902、BPFBandPassFiler903、ミキサー904、増幅器905、BPF906、アンテナ907を有している。ベースバンド処理部901は、入力された音声信号などに処理を施し、ベースバンド信号を生成する。そして、ベースバンド処理部901は、ベースバンド信号を変調器902へ出力する。変調器902は、ベースバンド信号に対して位相の変調を施す。そして、変調器902は、ベースバンド信号をBPF903へ出力する。BPF903は、変調器902から入力されたベースバンド信号のうち決められた周波数帯の信号のみを通過させ、中間周波数の信号としてミキサー904へ出力する。PLL900は、上述した各実施例に係る位相同期回路である。そして、PLL900は、生成した発振クロックをミキサー904へ出力する。ミキサー904は、中間周波数の信号をBPF903から受信する。さらに、ミキサー904は、PLL900から発振クロックの入力を受ける。そして、ミキサー904は、中間周波数の信号とPLL900から受信した発振クロックとを混合して信号の周波数を変更し、RFRadioFrequency信号を生成する。そして、ミキサー904は、生成した無線信号を増幅器905へ出力する。増幅器905は、ミキサー904から入力されたRF信号を増幅しBPF906へ出力する。BPF906は、増幅器905から入力されたRF信号を所定の周波数帯のみ通過させ、ノイズなどを取り除く。そして、BPF906から出力されたRF信号は、アンテナ907を介して他の装置へ送信される。