"基準クロックの周期の整数倍の周期の制御クロックを生成する制御クロック生成部と、前記制御クロックの周期を1サイクルとして、前記基準クロックの周期毎に異なるシフト電圧を発生するシフト電圧発生部と、前記シフト電圧によってアナログ信号をオフセットするオフセット部と、前記オフセットされたアナログ信号を前記基準クロックの周期毎にAD変換するAD変換部と、前記制御クロックの周期毎に前記AD変換部の出力を平均化する平均化部と、を備え、前記シフト電圧は、基準シフト値を基準として、前記平均化部の出力の最小分解能の値と前記シフト電圧の前記基準クロックの周期間のオフセット値との合計が前記AD変換部の最小分解能の値となり、前記基準クロックの周期毎に異なるAD変換装置。基準クロックの周期の整数倍の周期の制御クロックを生成する制御クロック生成部と、前記制御クロックの周期を1サイクルとして、前記基準クロックの周期毎に異なるシフト電圧を発生するシフト電圧発生部と、アナログ信号を前記基準クロックの周期毎にAD変換するAD変換部と、前記AD変換部が利用する基準電圧を前記シフト電圧によってオフセットするオフセット部と、前記制御クロックの周期毎に前記AD変換部の出力を平均化する平均化部と、を備え、前記シフト電圧は、基準シフト値を基準として、前記平均化部の出力の最小分解能の値と前記シフト電圧の前記基準クロックの周期間のオフセット値との合計が前記AD変換部の最小分解能の値となり、前記基準クロックの周期毎に異なるAD変換装置。請求項1又は2に記載のAD変換装置であって、nが正の整数である場合、前記オフセット値は、前記AD変換部の最小分解能のn-1/n倍の値であるAD変装置。請求項1~3のいずれか一項に記載のAD変換装置であって、前記AD変換部と前記平均化部の間の経路を開閉するスイッチ部と、前記AD変換部の出力値と基準値を比較した結果に応じて前記スイッチ部を制御するスイッチ制御部と、を備え、前記スイッチ制御部は、前記AD変換部の出力値が前記基準値から所定の誤差以内の場合、前記経路を閉じるよう前記スイッチ部を制御するAD変換装置。基準クロックの周期の整数倍の周期の制御クロックを生成する制御クロック生成部と、変調信号を検波する検波部と、前記検波部が出力した検波信号を所定のゲインによって増幅する増幅部と、を有する検波部と、前記制御クロックの周期を1サイクルとして、前記基準クロックの周期毎に前記検波部のゲインを変更する動作条件変更部と、前記検波信号を前記基準クロックの周期毎にAD変換するAD変換部と、前記制御クロックの周期毎に前記AD変換部の出力を平均化する平均化部と、を備え、前記動作条件変更部による前記ゲインの変更に伴う前記検波信号の直流成分は、基準値を基準として、前記平均化部の出力の最小分解能の値と前記検波信号の直流成分の前記基準クロックの周期間のオフセット値の合計が前記AD変換部の最小分解能の値となり、前記基準クロックの周期毎に異なるAD変換装置。アンテナが受信した高周波の変調信号を、ベースバンド帯域に周波数変換する検波部を更に、含み、前記受信した高周波の変調信号のキャリア周波数は、前記基準クロックの出力周波数を、n倍した周波数である請求項1~5のいずれか一項に記載のAD変換装置。上述したように、図16に示した装置によれば全入力信号範囲において最小分解能を改善できる。しかし、図16に示した装置では、重畳信号発生回路から出力される高周波信号の周波数成分以上の動作周波数によって、A/D変換器および平均化フィルタを動作させる必要がある。しかし、図16に示した装置の動作条件によれば、ミリ波帯域信号を使用するWiGig規格を含む無線通信規格に対応した装置ではA/D変換器の動作周波数が高くなるため、動作の高精度化に伴う回路規模の増大および消費電流の増大が生じる。例えば、WiGig規格における変調信号の帯域チャネル幅は1.76GHzと広帯域であるため、重畳信号発生回路により入力信号の10倍の高調波信号を発生させると、A/D変換器の動作周波数は17.6GHz以上となる。本発明の目的は、AD変換部の動作周波数及びビット数を変更せずに、回路規模および消費電流の増大なく、デジタル出力の分解能を改善したAD変換装置を提供することである。本発明は、基準クロックの周期の整数倍の周期の制御クロックを生成する制御クロック生成部と、前記制御クロックの周期を1サイクルとして、前記基準クロックの周期毎に異なるシフト電圧を発生するシフト電圧発生部と、前記シフト電圧によってアナログ信号をオフセットするオフセット部と、前記オフセットされたアナログ信号を前記基準クロックの周期毎にAD変換するAD変換部と、前記制御クロックの周期毎に前記AD変換部の出力を平均化する平均化部と、を備え、前記シフト電圧は、基準シフト値を基準として、前記平均化部の出力の最小分解能の値と前記シフト電圧の前記基準クロックの周期間のオフセット値との合計が前記AD変換部の最小分解能の値となり、前記基準クロックの周期毎に異なるAD変換装置を提供する。本発明は、基準クロックの周期の整数倍の周期の制御クロックを生成する制御クロック生成部と、前記制御クロックの周期を1サイクルとして、前記基準クロックの周期毎に異なるシフト電圧を発生するシフト電圧発生部と、アナログ信号を前記基準クロックの周期毎にAD変換するAD変換部と、前記AD変換部が利用する基準電圧を前記シフト電圧によってオフセットするオフセット部と、前記制御クロックの周期毎に前記AD変換部の出力を平均化する平均化部と、を備え、前記シフト電圧は、基準シフト値を基準として、前記平均化部の出力の最小分解能の値と前記シフト電圧の前記基準クロックの周期間のオフセット値との合計が前記AD変換部の最小分解能の値となり、前記基準クロックの周期毎に異なるAD変換装置を提供する。本発明は、基準クロックの周期の整数倍の周期の制御クロックを生成する制御クロック生成部と、変調信号を検波する検波部と、前記検波部が出力した検波信号を所定のゲインによって増幅する増幅部と、を有する検波部と、前記制御クロックの周期を1サイクルとして、前記基準クロックの周期毎に前記検波部のゲインを変更する動作条件変更部と、前記検波信号を前記基準クロックの周期毎にAD変換するAD変換部と、前記制御クロックの周期毎に前記AD変換部の出力を平均化する平均化部と、を備え、前記動作条件変更部による前記ゲインの変更に伴う前記検波信号の直流成分は、基準値を基準として、前記平均化部の出力の最小分解能の値と前記検波信号の直流成分の前記基準クロックの周期間のオフセット値の合計が前記AD変換部の最小分解能の値となり、前記基準クロックの周期毎に異なるAD変換装置を提供する。本発明に係るAD変換装置によれば、AD変換部の動作周波数及びビット数を変更せずに、回路規模および消費電流の増大なく、デジタル出力の分解能を改善できる。以下、本発明の実施形態について、図面を参照して説明する。なお、以下説明するAD変換装置は、高周波の受信信号がベースバンド帯にダウンコンバートされたアナログの検波信号を、AD変換するために、高分解能にレベル判定する。AD変換装置は、携帯電話を含む通信装置に搭載される。第1の実施形態図1は、第1の実施形態のAD変換装置を示すブロック図である。図1に示すように、第1の実施形態のAD変換装置は、検波部101と、加算部103と、基準クロック発生部105と、制御クロック生成部107と、シフト電圧発生部109と、A/D変換器ADC:アナログデジタルコンバータ111と、平均化フィルタ113とを備える。検波部101は、図示しないアンテナが受信した高周波の変調信号を、ベースバンド帯域にダウンコンバート周波数変換する。加算部103は、検波部101が出力した検波信号にシフト電圧発生部109が発生したシフト電圧を加算して、検波信号の電圧レベルをオフセットする。基準クロック発生部105は、ADC111及び平均化フィルタ113の動作クロックを発生する。以下の説明では、動作クロックを、周期Tの基準クロックという。基準クロック発生部105が発生した基準クロックは、ADC111及び平均化フィルタ113の他、シフト電圧発生部109及び制御クロック生成部107にも入力される。制御クロック生成部107は、基準クロック発生部105が発生した基準クロックの周期以下基準周期というTをn倍した周期以下制御周期というnTの制御クロックを生成する。なお、nは2以上の整数であるn≧2。制御クロック生成部107が生成した制御クロックは、シフト電圧発生部109及び平均化フィルタ113に入力される。シフト電圧発生部109は、検波部101が出力した検波信号のDC成分の電圧レベルを変更するシフト電圧を発生する。シフト電圧は、制御周期nTが1サイクルである。シフト電圧の値は、基準周期T毎に異なる。シフト電圧の値は、制御周期nT内の所定の基準周期時の値基準シフト値Vsthを基準とする。所定の基準周期以外では、基準シフト値Vsthよりも、所定のオフセット値を加算したい値又は減算した値である。なお、所定のオフセット値とはn-1/n×LSBであり、1LSBはADC111の最小分解能電圧である。基準シフト値Vsthは0であっても良い。図2は、シフト電圧発生部109が発生するシフト電圧を示すグラフである。図2に示すように、n=3では、シフト電圧発生部109は、制御周期3Tを1サイクルとして、最初の基準周期T1では基準シフト値Vsthのシフト電圧、次の基準周期T2ではVsth2/3×LSBのシフト電圧、最後の基準周期T3ではVsth-2/3×LSBのシフト電圧を発生する。ADC111は、基準クロックの周期T毎に、加算部103から出力されたアナログ信号、すなわち、電圧レベルがオフセットされた検波信号の電圧レベルをデジタル値に変換する。ADC111は複数のコンパレータを有し、各コンパレータは、基準電圧とアナログ信号の電圧レベルを比較して、電圧レベルの大小に応じた結果を出力する。図3は、検波部101が出力した検波信号に基準シフト値Vsthが加算された信号実線の一例とADC111が変換可能なデジタル値が示すレベルm1、m:破線との関係を示す図である。図2の基準周期T1に該当する。図3に示された信号がADC111に入力されると、ADC111は、検波信号に基準シフト値Vsthが加算された信号の平均電圧が基準電圧Vcthより高いため、m1レベルの電圧を示すデジタル値を出力する。なお、基準電圧Vcthは、ADC111に入力された信号がmレベルかm1レベルかを決定するための基準値である。図4は、検波部101が出力した検波信号にシフト電圧2/3×LSBが加算、または、減算された信号の一例とADC111が変換可能なデジタル値が示すレベルとの関係を示す図である。なお、図4に示したグラフは、n=3での関係を示す。図4に示すように、ADC111には、検波部101が出力した検波信号に図2のシフト電圧が加算された信号が入力される。基準周期T1では、シフト電圧2/3×LSBが加算及び減算されない。基準周期T2では、シフト電圧2/3×LSBが減算される。基準周期T3では、シフト電圧2/3×LSBが加算される。ADC111は、基準周期T1,T3では、入力信号の平均電圧が基準電圧Vcthより高いため、m1レベルの電圧を示すデジタル値を出力し、基準周期T2では、入力信号の平均電圧が基準電圧Vcthより低いため、mレベルの電圧を示すデジタル値を出力する。n=3以外でも、検波信号の電圧をLSB/n以下の分解能によって識別することができる。±n-1/n×LSBのシフト電圧を検波信号に加算することによって、基準電圧VcthよりLSB/n以上高い信号は、Vsthn-1/n×LSBのシフト電圧を加算した基準周期では、LSB/nVsthn-1/n×LSB以上、つまり、Vsth1となるため、m1レベルになる。それ以外の基準周期ではmレベルのため、制御周期nTによって平均化フィルタ113が出力するデジタル値はm1/nレベルである。同様に、基準電圧VcthよりLSB/n以上低い信号はVsth-n-1/n×LSBのシフト電圧を加算した基準周期ではm-1レベルになり、それ以外の基準周期ではmレベルのため、制御周期nTによって平均化フィルタ113が出力するデジタル値はm-1/nレベルである。平均化フィルタ113は、基準クロックによってADC111と同期して、ADC111が出力したデジタル値を制御周期nTによって平均化する。平均化フィルタ113は、ADC111が出力するデジタル値を示すビット数よりも多いビット数によって表された平均値を出力する。例えば、図4に示した例では、制御周期3T内にADC111から出力されたレベルは、m1レベルが1つに、mレベルが2つである。したがって、平均化フィルタ113は、平均値として、m1/3レベルの電圧を示すデジタル値を出力する。仮に、制御周期3T内にADC111から出力されたレベルが、m1レベルが2つ、mレベルが1つでは、平均化フィルタ113は、平均値として、m2/3レベルの電圧を示すデジタル値を出力する。図4に示した例では、ADC111の出力がmレベル又はm1レベルに対して、平均化フィルタ113は、mレベル、m1/3レベル、m2/3レベル又はm1レベルを出力する。すなわち、平均化フィルタ113の最小分解能は、ADC111の最小分解能の1/3である。本実施形態によれば、ADC111の動作周波数及びビット数を変更せずに、ADC111の1LSBのn倍の分解能のデジタル出力が得られる。なお、本実施形態では、平均化フィルタ113の最小分解能の値LSB/nと、シフト電圧発生部109におけるシフト電圧の基準周期間のオフセット値n-1/n×LSBの合計がADC111の最小分解能LSBの値となるよう、シフト電圧の基準周期間のオフセット値n-1/n×LSBが設定される。ここで、n値が固定値であって、検波信号が一定の正弦波であり、検波信号の周波数が1/nTの整数倍であれば、図5に示すように、各制御周期によって平均化フィルタ113が出力するデジタル値は等しい。しかし、検波部101が出力した検波信号の周波数が1/nTの整数倍でない場合は、図6に示すように、各基準周期におけるADC111への入力信号の位相がそれぞれ異なる。このため、平均化フィルタ113が出力するデジタル値は制御周期間において、ばらつく可能性がある。したがって、制御クロック生成部107は、n値をランダムに切り替えても良い。つまり、上記説明したn値は固定値に限らず、可変値であっても良い。このため、検波信号の周波数成分間において、ばらつきが平均化されたデジタル出力を得ることができる。なお、n値が固定値とする場合では、1/nTの整数倍が検波信号の周波数となるよう、基準クロック発生部105が、基準周期Tを変更しても良い。また、本実施形態では、図2に示したように、シフト電圧発生部109は、制御周期内の基準周期の順番に対応して特定のシフト電圧を発生している。すなわち、シフト電圧は、制御周期内において、基準周期毎に規則正しく変更される。しかし、他の実施形態として、シフト電圧発生部109は、制御周期内において、基準周期毎にランダムにシフト電圧を変更しても良い。但し、シフト電圧発生部109は、一制御周期内において、3種類のシフト電圧Vsth、Vsthn-1/n×LSB、Vsth-n-1/n×LSBを必ず一つ発生する。また、本実施形態では、シフト電圧発生部109は、基準シフト値Vsthよりも、所定のオフセット値であるn-1/n×LSBを加算した値又は減算した値のシフト電圧を発生する。しかし、他の実施形態として、図7に示すように、シフト電圧発生部109は、Vsth1LSB、Vsth±n-1/n×LSB、Vsth±n-2/n×LSB、...Vsth±1/n×LSBのシフト電圧のいずれか1つをランダムに発生しても良い。検波信号が、規則的な信号であっても、シフト電圧の値をランダムにすることで、加算または減算されるシフト電圧が、制御周期nTごとに変化するため、1LSB以下の分解能の精度を向上することができる。また、図8に示すように、ADC111と平均化フィルタ113の間にスイッチ部153を設け、ADC111の出力値と基準検波値とを比較した結果に応じてスイッチ部153を制御するスイッチ制御部151とを設けても良い。図8の構成では、AD変換装置における変調方式がTDD方式であって、変調信号の立上り時に時間遅延がある時間区間において、A/D変換器のデジタル出力値が過渡応答状態であるために出力値が安定していない場合に用いることが出来る。図8のAD変換装置は、スイッチ制御部151がADC111の出力値と基準検波値とを比較して、出力値が基準検波値から所定の誤差以内になるまではADC111の出力が平均化フィルタ113されないようスイッチ部153を制御する。この結果、平均化フィルタ113への変調信号の立上り時の入力信号を所定の誤差範囲内に抑えることができるため、平均化フィルタ113の出力値の収束時間を早めることができる。また、平均化フィルタ113が、IIRフィルタのように、全ての入力信号の情報から出力値を出力する場合には、以下の手順で処理する。平均化フィルタ113は、変調信号が検波部101に入力される前に、目標値のデータであって、出力値が安定するデータ量を、事前に入力しておくことで、さらに出力値の収束時間を早めることができる。第2の実施形態図9は、第2の実施形態のAD変換装置を示すブロック図である。第1の実施形態のAD変換装置では、検波信号にシフト電圧を加算するため、加算部103は高精度である必要があった。これに対して、第2の実施形態のAD変換装置では、基準電圧生成部201及び加算部203を備え、第1の実施形態と同様のシフト電圧をADC111の各コンパレータにおいて用いられる基準電圧に加算する。図9の基準電圧生成部201及び加算部203以外は第1の実施形態と同様であり、図9において、図1に示した第1実施形態のAD変換装置と同一又は同等部分には同一符号又は相当符号を付して説明を簡略化又は省略する。本実施形態の加算部203が加算する電圧シフト電圧、基準電圧はDC値である。したがって、第1の実施形態と比較して簡素な加算部203を用いることができる。AD変換装置の回路規模が小さくなり、かつ、消費電流を低減できる。また、ADC111では、検波部101の出力信号検波信号と各基準電圧を比較してデジタル値を出力するため、例えば、第1の実施形態において、検波部101の出力にVshiftVの電圧を加算したADC111のデジタル出力と、第2の実施形態において各基準電圧に-VshiftVの電圧とを加算したADC111のデジタル値は同じとなる。このため、第1の実施形態と第2の実施形態とでは、平均化フィルタ113の出力の分解能に係る改善効果は同じである。なお、本実施形態に、図8によって説明したスイッチ部153及びスイッチ制御部151を設けても良い。第3の実施形態図10は、第3の実施形態のAD変換装置を示すブロック図である。第3の実施形態のAD変換装置では、動作条件変更部303の出力信号を検波部301に入力し、検波部301から出力されADC111に入力される信号のDC値が第1の実施形態の加算部103の出力のDC値と同じ、または、同程度になるように、検波部301のゲインを外部入力の制御電圧VHによって設定し、負オフセット電圧値を外部入力の制御電圧VLによって設定する。第3の実施形態のAD変換装置は、検波信号のオフセットを、加算部103を使用せずに動作条件変更部303からの電圧によって制御した点が、第1の実施形態のAD変換装置とは異なる。図10の構成要素は、検波部301、動作条件変更部303以外は第1の実施形態と同様であり、図1に示した第1実施形態のAD変換装置と同一又は同等部分には同一符号又は相当符号を付して説明を簡略化又は省略する。図11~図13は、動作条件変更部303からの電圧に応じて検波信号をオフセットする検波部301の内部構成例を示す図である。図11に示す検波部301Aは、変調信号を検波する検波回路と、検波回路の出力を所定のゲインによって増幅する増幅回路とを備える。検波部301Aでは、増幅回路の出力負荷を動作条件変更部303からの制御電圧によって調整することで、第1の実施形態の加算部103の出力と同じ出力振幅、デューティ比および周期の信号を出力できる。なお、増幅回路の出力負荷を可変するには、負荷をMOSトランジスタとして、MOSトランジスタのゲートバイアス値を制御電圧として動作条件変更部303から切り替える設定とすれば、制御電圧によりオフセットを変更できる。また、負荷を抵抗とスイッチを用いて作成し、動作条件変更部303からの制御電圧によってスイッチのオン/オフ動作を切り替えることで容易に増幅回路の出力負荷を変更できる。図12に示す検波部301Bは、出力負荷ではなくバッファ部の電流源の値を動作条件変更部303からの制御電圧によって調整する。電流源をMOSトランジスタとし、MOSトランジスタのゲートバイアス値を動作条件変更部303からの制御電圧として制御することで、出力負荷に流れる直流電流値を切り替えられる。図13に示す検波部301Cは、増幅回路のトランジスタのゲートバイアス値を動作条件変更部303からの制御電圧値として切り替える。このため、増幅回路の負荷抵抗を流れる電流をゲートバイアス値によって制御できる、動作条件変更部303からの制御電圧により出力信号のゲインを制御できる。以上説明したように、本実施形態では、第1の実施形態と比較して、検波信号にシフト電圧を加算する高精度の加算部が不要であるため、AD変換装置の回路規模が小さくなり、かつ、消費電流を低減できる。なお、本実施形態に、図8において説明したスイッチ部153及びスイッチ制御部151を設けても良い。"