"表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、とを有する画素回路が所定の方向に配列されている画素部を備え、画素部には、所定の方向に配列されている各書込トランジスタに映像信号を供給するための映像信号線が配されており、更に、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数備えており、各選択部における選択動作は、選択部ごとに、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しておらず、且つ、隣接する選択部との関係においても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接していない表示装置。出力端の選択間隔を1セレクト期間としたとき、隣接する出力端での選択タイミングの差は2セレクト期間以内である請求項1に記載の表示装置。外側の出力端から内側の出力端へと順に選択する請求項1に記載の表示装置。各選択部の出力端と出力先を制御する制御端との配置態様は全て同じである請求項1に記載の表示装置。選択部は、制御端に供給される制御信号に基づき入力端に供給された映像信号を取り込んで映像信号線に出力するスイッチ回路、を映像信号線ごとに有する請求項1に記載の表示装置。スイッチ回路は、トランスファーゲート構造である請求項5に記載の表示装置。表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、とを有する画素回路が所定の方向に配列されている画素部を備え、画素部には、所定の方向に配列されている各書込トランジスタに映像信号を供給するための映像信号線が配されており、更に、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数備えており、画素部は、色別の表示部が所定の配列順で配列されており、各選択部における選択動作は、ある色に着目したとき、その色と同じ色の出力端が所定の順に全て選択され、その後に他の色について同様に行なわれる表示装置。各選択部における選択動作は、色別に着目した場合に、出力端の選択間隔を1セレクト期間としたとき、同色の隣接する出力端の選択タイミングの差は1セレクト期間である請求項7に記載の表示装置。各選択部における選択動作は、色配列の各組に着目した場合に、出力端の選択間隔を1セレクト期間としたとき、隣接する出力色での選択タイミングの差は2セレクト期間以内である請求項7に記載の表示装置。色別に着目した場合に、色の配列順に従い、且つ、出力端の配列順に従い、選択が行なわれる請求項7に記載の表示装置。選択部ごとに、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しておらず、且つ、隣接する選択部との関係においても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接していない請求項7に記載の表示装置。色別に着目した場合に、色の配列順に従わずに選択が行なわれる請求項11に記載の表示装置。色別に着目した場合に、出力端の配列順に従わずに選択が行なわれる請求項11に記載の表示装置。各選択部の出力端と色の配列順と出力先を制御する制御端との配置態様は全て同じである請求項7に記載の表示装置。選択部は、制御端に供給される制御信号に基づき入力端に供給された映像信号を取り込んで映像信号線に出力するスイッチ回路、を映像信号線ごとに有する請求項7に記載の表示装置。スイッチ回路は、トランスファーゲート構造である請求項15に記載の表示装置。表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した表示素子が配列された画素部と、画素部に供給される映像信号を生成する信号生成部、とを備え、画素部には、所定の方向に配列されている各書込トランジスタに映像信号を供給するための映像信号線が配されており、更に、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数備えており、各選択部における選択動作は、選択部ごとに、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しておらず、且つ、隣接する選択部との関係においても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接していない電子機器。表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した表示素子が配列された画素部と、画素部に供給される映像信号を生成する信号生成部、とを備え、画素部には、所定の方向に配列されている各書込トランジスタに映像信号を供給するための映像信号線が配されており、更に、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数備えており、画素部は、色別の表示部が所定の配列順で配列されており、各選択部における選択動作は、ある色に着目したとき、その色と同じ色の出力端が所定の順に全て選択され、その後に他の色について同様に行なわれる電子機器。表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した画素回路が配列された画素部の各画素回路を駆動する方法であって、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数使用し、選択部ごとに、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接せず、且つ、隣接する選択部との関係においても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しないように、各選択部における選択動作を行なう表示装置の駆動方法。表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した画素回路が配列された画素部の各画素回路を駆動する方法であって、画素部は、色別の表示部が所定の配列順で配列されており、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数使用し、ある色に着目したとき、その色と同じ色の出力端が所定の順に全て選択され、その後に他の色について同様に行なわれるように、各選択部における選択動作を行なう表示装置の駆動方法。ところで、表示装置においては、映像信号を画素回路に供給する際、1入力-N出力型Nは2以上の正の整数のセレクタ信号選択回路を設け、出力先を切り替えながら複数の画素回路に映像信号を供給する構成を採ることがある。しかしながらセレクタを用いると、表示むらの一種として、筋状のノイズが視認され、ユニフォミティが損なわれることが起こり得る。したがって本開示の目的は、セレクタを介して映像信号を画素回路に供給する構成を採る場合においても表示むらを抑制することのできる技術を提供することにある。本開示の第1の態様に係る表示装置は、表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、とを有する画素回路が所定の方向に配列されている画素部を備える。画素部には、所定の方向に配列されている各書込トランジスタに映像信号を供給するための映像信号線が配されており、更に、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数備えている。ここで、本開示の第1の態様に係る表示装置においては、各選択部における選択動作は、選択部ごとに、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しておらず、且つ、隣接する選択部との関係においても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接していない。本開示の第1の態様に係る表示装置の従属項に記載された各表示装置は、本開示の第1の態様に係る表示装置のさらなる有利な具体例を規定する。本開示の第2の態様に係る表示装置は、表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、とを有する画素回路が所定の方向に配列されている画素部を備える。画素部には、所定の方向に配列されている各書込トランジスタに映像信号を供給するための映像信号線が配されており、更に、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数備えている。ここで、本開示の第2の態様に係る表示装置においては、画素部は、色別の表示部が所定の配列順で配列されており、各選択部における選択動作は、ある色に着目したとき、その色と同じ色の出力端が所定の順に全て選択され、その後に他の色について同様に行なわれる。本開示の第2の態様に係る表示装置の従属項に記載された各表示装置は、本開示の第2の態様に係る表示装置のさらなる有利な具体例を規定する。本開示の第3の態様に係る電子機器は、表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した表示素子が配列された画素部と、画素部に供給される映像信号を生成する信号生成部とを備える。画素部には、所定の方向に配列されている各書込トランジスタに映像信号を供給するための映像信号線が配されており、更に、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数備えている。ここで、本開示の第3の態様に係る電子機器においては、各選択部における選択動作は、選択部ごとに、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しておらず、且つ、隣接する選択部との関係においても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接していない。第3の態様に係る電子機器は、第1の態様に係る表示装置の従属項に記載された各技術手法が同様に適用可能であり、それが適用された構成は、第3の態様に係る電子機器のさらなる有利な具体例を規定する。本開示の第4の態様に係る電子機器は、表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した表示素子が配列された画素部と、画素部に供給される映像信号を生成する信号生成部とを備える。画素部には、所定の方向に配列されている各書込トランジスタに映像信号を供給するための映像信号線が配されており、更に、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数備えている。ここで、本開示の第4の態様に係る電子機器においては、画素部は、色別の表示部が所定の配列順で配列されており、各選択部における選択動作は、ある色に着目したとき、その色と同じ色の出力端が所定の順に全て選択され、その後に他の色について同様に行なわれる。第4の態様に係る電子機器は、第2の態様に係る表示装置の従属項に記載された各技術手法が同様に適用可能であり、それが適用された構成は、第4の態様に係る電子機器のさらなる有利な具体例を規定する。本開示の第5の態様に係る表示装置の駆動方法は、表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した画素回路が配列された画素部の各画素回路を駆動する方法であって、先ず、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数使用する。そして、本開示の第5の態様に係る表示装置の駆動方法においては、選択部ごとに、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接せず、且つ、隣接する選択部との関係においても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しないように、各選択部における選択動作を行なう。第5の態様に係る表示装置の駆動方法は、第1の態様に係る表示装置の従属項に記載された各技術手法が同様に適用可能であり、それが適用された構成は、第5の態様に係る表示装置の駆動方法のさらなる有利な具体例を規定する。本開示の第6の態様に係る表示装置の駆動方法は、表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した画素回路が配列された画素部の各画素回路を駆動する方法であって、先ず、画素部は、色別の表示部が所定の配列順で配列されており、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数使用する。そして、本開示の第6の態様に係る表示装置の駆動方法においては、ある色に着目したとき、その色と同じ色の出力端が所定の順に全て選択され、その後に他の色について同様に行なわれるように、各選択部における選択動作を行なう。第6の態様に係る表示装置の駆動方法は、第2の態様に係る表示装置の従属項に記載された各技術手法が同様に適用可能であり、それが適用された構成は、第6の態様に係る表示装置の駆動方法のさらなる有利な具体例を規定する。要するに、本明細書で開示する技術において、第1の態様に係る表示装置、第3の態様に係る電子機器、第5の態様に係る表示装置の駆動方法は、特にモノクロ表示において好適な態様第1の構成と記すである。又、本明細書で開示する技術において、第2の態様に係る表示装置、第4の態様に係る電子機器、第6の態様に係る表示装置の駆動方法は、特にカラー表示において好適な態様第2の構成と記すである。出力先として指定された出力端における信号電位は、例え同じ映像信号が供給されたとしても、選択タイミング相違時間差に起因する電位差が発生し得る。ここで、最初と最後とでは出力先として指定される時間差が最も大きく、例え同じ映像信号が供給されたとしても、両出力端における信号電位の差が最も大きくなる。よって、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接するように選択すると、両者の輝度差による筋状のむらノイズが顕著に観察され得る。ここで、第1の構成における選択部セレクタの出力端つまりその出力端に接続されている映像信号線の選択動作は、先ず、選択部ごとに、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しないようにするとともに、隣接する選択部との関係においても最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しないようにする。分かり易く云えば、第1の構成における各選択部の選択動作は、選択部内及び選択部間の何れにおいても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しないようにする。つまり、第1の構成における選択動作においては、選択部内及び選択部間の何れにおいても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接するように選択することを排除する。これにより、少なくとも、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接するように選択する場合よりも、表示むらを抑制することができる。一方、第2の構成における選択部セレクタの出力端つまりその出力端に接続されている映像信号線の選択動作は、カラー画素を構成する複数の色のそれぞれについて、色ごとに同色の出力端が所定の順に全て選択され、その後に他の色について同様に行なわれるように、各選択部における選択動作を行なう。分かり易く云えば、第2の構成における各選択部の選択動作は、色別に纏めて選択動作を行なうことで、同色用の映像信号線の選択の時間差が極力小さくなるようにする。これにより、少なくとも、他色用の映像信号線の選択を間に挟む場合よりも、単色ごとの輝度の差を抑えることができ、表示むらを抑制することができる。第1の態様に係る表示装置、第3の態様に係る電子機器、第5の態様に係る表示装置の駆動方法によれば、或いは、第2の態様に係る表示装置、第4の態様に係る電子機器、第6の態様に係る表示装置の駆動方法駆動によれば、選択部を介して映像信号を画素回路に供給する構成を採る場合においても表示むらを抑制することができる。以下、図面を参照して、本明細書で開示する技術の実施形態について詳細に説明する。各機能要素について形態別に区別する際にはアルファベット或いはnnは数字或いはこれらの組合せの参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。説明は以下の順序で行なう。1.全体概要2.表示装置の概要3.発光素子4.駆動方法:基本5.画素回路の構成例と動作画素回路、画素回路の動作、表示むら現象の発生原因、表示むら現象の対策手法6.具体的な適用例:セレクタを使用することに起因する表示むら現象の対処実施例1:モノクロ表示対応輝度差は2セレクト期間以内実施例2:カラー表示対応色の配列順且つ端子の配列順実施例3:モノクロ表示対応1つおきの選択実施例4:カラー表示対応色の配列順に従わない且つ端子の配列順に従う実施例5:カラー表示対応色の配列順に従う且つ端子の配列順に従わない実施例6:電子機器への適用事例<全体概要>先ず、基本的な事項について以下に説明する。本実施形態の構成において、表示装置、或いは、電子機器は、表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタとを有する画素回路が所定の方向に配列されている画素部を備える。画素部には、所定の方向に配列されている各書込トランジスタに映像信号を供給するための映像信号線が配されており、更に、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数備えている。ここで、画素回路、表示装置、電子機器、及び、画素回路或いは表示装置の駆動方法にあっては、モノクロ表示対応とする第1の構成の場合の選択部の選択動作としては、選択部内及び隣接する選択部間の何れにおいても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しないようにする。これにより、少なくとも、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接するように選択する場合よりも、隣接する出力端同士の輝度差を小さくでき、表示むらを抑制することができる。又、画素回路、表示装置、電子機器、及び、画素回路或いは表示装置の駆動方法にあっては、カラー表示対応とする第2の構成の場合であれば、画素部には色別の表示部が所定の配列順で配列されており、この場合の選択部の選択動作としては、色別に纏めて選択動作を行なう。これにより、少なくとも、他色用の映像信号線の選択を間に挟む場合よりも、同色用の映像信号線の選択の時間差が小さくなるので、単色ごとの輝度の差を抑えることができ、表示むらを抑制することができる。第1の構成においては、好ましくは、出力端の選択間隔を1セレクト期間としたとき、隣接する出力端での選択タイミングの差を2セレクト期間以内とするのがよい。例えば、片方の最も外側→他方の最も外側→片方の次の外側→他方の次の外側→...→中間と云うように、外側の出力端から内側の出力端へ向かって順に選択するとよい。第1の構成においては、好ましくは、各選択部の出力端と出力先を制御する制御端との配置態様は全て同じであるとよい。第1の構成においては、好ましくは、選択部は、制御端に供給される制御信号に基づき入力端に供給された映像信号を取り込んで映像信号線に出力するスイッチ回路、を映像信号線ごとに有するものであるとよい。スイッチ回路としては、CMOSスイッチ等のトランスファーゲート構造を利用したものであるとよい。このような構成の選択部では、制御端と出力端とが1:1対応となるので、全ての出力端への同時出力も可能であるし、何れか1つの出力端のみの選択出力の双方が可能であり、映像信号線を介して閾値補正用の初期化電圧を供給する構成をとる場合に好適である。第2の構成においては、好ましくは、各選択部における選択動作は、色別に着目した場合に、出力端の選択間隔を1セレクト期間としたとき、同色の隣接する出力端の選択タイミングの差を1セレクト期間とするとよい。或いは、第2の構成においては、好ましくは、各選択部における選択動作は、色配列の各組に着目した場合に、出力端の選択間隔を1セレクト期間としたとき、隣接する出力色での選択タイミングの差を2セレクト期間以内にするとよい。因みに、選択態様によっては、当該選択動作によっても、色別に着目した場合にも、出力端の選択間隔を1セレクト期間としたとき、同色の隣接する出力端の選択タイミングの差を1セレクト期間とすることもできる。第2の構成においては、色別に着目した場合に、色の配列順に従い、且つ、出力端の配列順に従い、各選択部における選択動作を行なうことができる。この場合、色を無視するとお、隣接する選択部間では最初に選択される出力端と最後に選択される出力端とが隣接する。第2の構成においては、好ましくは、選択部ごとに、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しておらず、且つ、隣接する選択部との関係においても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接していないように、選択動作を行なうとよい。例えば、出力端の配列順には従うが、色別に着目した場合に、色の配列順に従わずに選択を行なうとよい。或いは、色の配列順には従うが、出力端の配列順に従わずに選択を行なうとよい。第2の構成においては、好ましくは、各選択部の出力端と色の配列順と出力先を制御する制御端との配置態様は全て同じであるとよい。第2の構成においては、好ましくは、選択部は、制御端に供給される制御信号に基づき入力端に供給された映像信号を取り込んで映像信号線に出力するスイッチ回路、を映像信号線ごとに有するものであるとよい。スイッチ回路としては、CMOSスイッチ等のトランスファーゲート構造を利用したものであるとよい。このような構成の選択部では、制御端と出力端とが1:1対応となるので、全ての出力端への同時出力も可能であるし、何れか1つの出力端のみの選択出力の双方が可能であり、カラー表示対応とする場合においても映像信号線を介して閾値補正用の初期化電圧を供給する構成をとる場合に好適である。デバイス構成としては、表示部がライン状或いは2次元マトリクス状に配列された画素部を備えるものでもよい。表示部としては、例えば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザー発光部等の自発光型の発光部を具備した発光素子表示素子を用いることができ、特に、有機エレクトロルミネッセンス発光部であるとよい。<表示装置の概要>以下の説明においては、対応関係の理解を容易にするため、回路構成部材の抵抗値や容量値静電容量、キャパシタンス等は、その部材に付されている符号と同一符号で示すことがある。[基本]先ず、発光素子を備えた表示装置の概要について説明する。以下の回路構成の説明においては、電気的に接続を単に接続と記載するし、この電気的に接続は、直接に接続されることに限らず、他のトランジスタスイッチングトランジスタが典型例であるその他の電気素子能動素子に限らず受動素子でもよいを介して接続されることも含む。表示装置は、複数の画素回路或いは単に画素とも称することもあるを備えている。各画素回路は、発光部と発光部を駆動する駆動回路とを具備する表示素子電気光学素子を有する。表示部としては、例えば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザー発光部等の自発光型の発光部を具備した発光素子を用いることができる。尚、表示素子の発光部を駆動する方式としては定電流駆動型を採用するが、原理的には、定電流駆動型に限らず定電圧駆動型でもよい。以下に説明する例においては、発光素子として、有機エレクトロルミネッセンス発光部を備えている場合で説明する。より詳細には、発光素子は、駆動回路と、駆動回路に接続された有機エレクトロルミネッセンス発光部発光部ELPとが積層された構造を有する有機エレクトロルミネッセンス素子有機EL素子である。発光部ELPを駆動するための駆動回路として各種の回路があるが、画素回路としては、5Tr/1C型、4Tr/1C型、3Tr/1C型、或いは2Tr/1C型等の駆動回路を備えた構成にすることができる。αTr/1C型におけるαはトランジスタの数を意味し、1Cは容量部が1つの保持容量Ccsキャパシタを具備することを意味する。駆動回路を構成する各トランジスタは、好適には、全てがnチャネル型のトランジスタから構成されているのが好ましいが、これには限らず、場合によっては、一部のトランジスタをpチャネル型としてもよい。尚、半導体基板等にトランジスタを形成した構成とすることもできる。駆動回路を構成するトランジスタの構造は、特に限定するものではなく、MOS型FETを代表例とする絶縁ゲート型電界効果トランジスタ一般には、薄膜トランジスタThinFilmTransistorTFTを使用できる。更には、駆動回路を構成するトランジスタはエンハンスメント型とデプレッション型の何れでもよいし、又、シングルゲート型とデュアルゲート型の何れでもよい。何れの構成においても、表示装置は、基本的には、最小の構成要素として2Tr/1C型と同様に、発光部ELP、駆動トランジスタTRD、書込トランジスタTRWサンプリングトランジスタとも称される、少なくとも書込走査部を具備する垂直走査部、信号出力部の機能を持つ水平駆動部、保持容量Ccsを備える。好ましくは、ブートストラップ回路を構成するべく、駆動トランジスタTRDの制御入力端ゲート端と主電極端ソース/ドレイン領域の一方典型的にはソース端との間に保持容量Ccsが接続される。駆動トランジスタTRDは、主電極端の一方が発光部ELPと接続され、主電極端の他方は電源線PWLと接続される。電源線PWLには、電源回路或いは電源電圧用の走査回路等から電源電圧定常電圧或いはパルス状の電圧が供給される。水平駆動部は、発光部ELPにおける輝度を制御するための映像信号Vsigや閾値補正等に使用される基準電位1種とは限らないを表す広義の映像信号VSを映像信号線DTLデータ線とも称されるに供給する。書込トランジスタTRWは、主電極端の一方が映像信号線DTLに接続され、主電極端の他方が駆動トランジスタTRDの制御入力端に接続される。書込走査部は書込トランジスタTRWをオン/オフ制御する制御パルス書込駆動パルスWSを書込走査線WSLを介して書込トランジスタTRWの制御入力端に供給する。書込トランジスタTRWの主電極端の他端と駆動トランジスタTRDの制御入力端と保持容量Ccsの一端との接続点を第1ノードND1と称し、駆動トランジスタTRDの主電極端の一方と保持容量Ccsの他端との接続点を第2ノードND2と称する。[構成例]図1及び図2は、本開示に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。図1は、一般的なアクティブマトリクス型表示装置の構成の概略を示すブロック図であり、図2は、そのカラー画像表示対応の場合の概略を示すブロック図である。図1に示すように、表示装置1は、複数の表示素子としての有機EL素子図示せずを持った画素回路10画素とも称されるが表示アスペクト比である縦横比がX:Y例えば9:16の有効映像領域を構成するように配置された表示パネル部100と、この表示パネル部100を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部200いわゆるタイミングジェネレータと、映像信号処理部220を備えている。駆動信号生成部200と映像信号処理部220とは、1チップのICIntegratedCircuit;半導体集積回路に内蔵され、本例では、表示パネル部100の外部に配置されている。尚、製品形態としては、図示のように、表示パネル部100、駆動信号生成部200、及び映像信号処理部220の全てを備えたモジュール複合部品形態の表示装置1として提供されることに限らず、例えば、表示パネル部100のみで表示装置1として提供すしてもよい。又、表示装置1は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部102に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。透明な対向部には、カラーフィルタ、保護膜、遮光膜等が設けられてもよい。表示モジュールには、外部から画素アレイ部102への映像信号Vsigや各種の駆動パルスを入出力するための回路部やFPCフレキシブルプリントサーキット等が設けられていてもよい。このような表示装置1は、様々な電子機器、例えば半導体メモリやミニディスクMDやカセットテープ等の記録媒体を利用した携帯型の音楽プレイヤー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラ等、電子機器に入力された映像信号や電子機器内で生成した映像信号を、静止画像や動画像映像として表示するあらゆる分野の電子機器の表示部に利用できる。表示パネル部100は、基板101の上に、画素回路10がM行×N列のマトリクス状に配列された画素アレイ部102と、画素回路10を垂直方向に走査する垂直駆動部103と、画素回路10を水平方向に走査する水平駆動部106水平セレクタ或いはデータ線駆動部とも称されると、各駆動部垂直駆動部103及び水平駆動部106と外部回路とのインタフェースをとるインタフェース部130IFと、外部接続用の端子部108パッド部等が集積形成されている。即ち、垂直駆動部103や水平駆動部106やインタフェース部130等の周辺駆動回路が、画素アレイ部102と同一の基板101上に形成された構成となっている。第m行目m=1、2、3、...、M、第n列n=1、2、3、...、Nに位置する発光素子画素回路10を、図では10n,mで示している。インタフェース部130は、垂直駆動部103と外部回路とのインタフェースをとる垂直IF部133と、水平駆動部106と外部回路とのインタフェースをとる水平IF部136を有する。垂直駆動部103と水平駆動部106とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部109が構成される。この制御部109とインタフェース部130垂直IF部133や水平IF部136を含めて、画素アレイ部102の画素回路10を駆動制御する駆動制御回路を構成している。2Tr/1C型とする場合であれば、垂直駆動部103は、書込走査部ライトスキャナWS;WriteScanや電源供給能力を有する電源スキャナとして機能する駆動走査部ドライブスキャナDS;DriveScanを有する。画素アレイ部102は、一例として、図示する左右方向の一方側もしくは両側から垂直駆動部103で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部106で駆動されるようになっている。端子部108には、表示装置1の外部に配された駆動信号生成部200から、種々のパルス信号が供給される。同様に、映像信号処理部220から映像信号Vsigが供給される。カラー表示対応の場合には、色別本例ではR赤、G緑、B青の3原色の映像信号VsigR、映像信号VsigG、映像信号VsigBが供給される。一例としては、垂直駆動用のパルス信号として、垂直方向の走査開始パルスの一例であるシフトスタートパルスSP図はSPDS、SPWSの2種や垂直走査クロックCK図はCKDS、CKWSの2種、必要に応じて位相反転した垂直走査クロックxCK図はxCKDS、xCKWSの2種、並びに特定タイミングのパルス出力を指示するイネーブルパルス等の必要なパルス信号が供給される。水平駆動用のパルス信号として、水平方向の走査開始パルスの一例である水平スタートパルスSPHや水平走査クロックCKH、必要に応じて位相反転した水平走査クロックxCKH、並びに特定タイミングのパルス出力を指示するイネーブルパルス等の必要なパルス信号が供給される。端子部108の各端子は、配線109を介して、垂直駆動部103や水平駆動部106に接続される。例えば、端子部108に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部103の各部や水平駆動部106に供給される。画素アレイ部102は、図示を割愛するが詳細は後述する、表示素子としての有機EL素子に対して画素トランジスタが設けられた画素回路10が行列状に2次元配置され、画素配列に対して行ごとに垂直走査線SCLが配線されるとともに、列ごとに映像信号線DTLが配線された構成となっている。つまり、画素回路10は、垂直走査線SCLを介して直駆動部103と接続され、又、映像信号線DTLを介して水平駆動部106と接続されている。具体的には、マトリクス状に配列された各画素回路10に対しては、垂直駆動部103によって駆動パルスで駆動されるn行分の垂直走査線SCL1~SCLnが画素行ごとに配線される。垂直駆動部103は、論理ゲートの組合せラッチやシフトレジスタ等も含むによって構成され、画素アレイ部102の各画素回路10を行単位で選択する、即ち、駆動信号生成部200から供給される垂直駆動系のパルス信号に基づき、垂直走査線SCLを介して各画素回路10を順次選択する。水平駆動部106は、論理ゲートの組合せラッチやシフトレジスタ等も含むによって構成され、画素アレイ部102の各画素回路10を列単位で選択する、即ち、駆動信号生成部200から供給される水平駆動系のパルス信号に基づき、選択された画素回路10に対し映像信号線DTLを介して映像信号VSの内の所定電位例えば映像信号Vsigレベルをサンプリングして保持容量Ccsに書き込ませる。本実施形態の表示装置1は、線順次駆動や点順次駆動が可能になっており、垂直駆動部103の書込走査部104及び駆動走査部105は線順次でつまり行単位でで画素アレイ部102を走査するとともに、これに同期して水平駆動部106が、画像信号を、1水平ライン分を同時に線順次の場合、或いは画素単位で点順次の場合、画素アレイ部102に書き込む。カラー画像表示対応をとるには、画素アレイ部102には、例えば図2に示すように、色別本例ではR赤、G緑、B青の3原色のサブピクセルとして画素回路10R、画素回路10G、画素回路10Bを所定の配列順で縦ストライプ状に設ける。1組の色別のサブピクセルによりカラーの1画素が構成される。ここでは、サブピクセルレイアウトの一例として縦ストライプ状に各色のサブピクセルを配置したストライプ構造のものを示しているが、サブピクセルレイアウトはこのような配列例に限定されるものではない。サブピクセルを垂直方向にシフトさせた形態を採用してもよい。尚、図1及び図2では、画素アレイ部102の一方側にのみ垂直駆動部103詳しくはその構成要素を配置する構成を示しているが、垂直駆動部103の各要素を画素アレイ部102を挟んで左右両側に配置する構成を採ることもできる。又、垂直駆動部103の各要素の一方と他方を左右の各別に配置する構成を採ることもできる。同様に、図1及び図2では、画素アレイ部102の一方側にのみ水平駆動部106を配置する構成を示しているが、画素アレイ部102を挟んで上下両側に水平駆動部106を配置する構成を採ることもできる。本例では、垂直シフトスタートパルス、垂直走査クロック、水平スタートパルス、水平走査クロック等のパルス信号を表示パネル部100の外部から入力する構成としているが、これらの各種のタイミングパルスを生成する駆動信号生成部200を表示パネル部100上に搭載することもできる。図示した構成は、表示装置の一形態を示したに過ぎず、製品形態としては、その他の形態をとることができる。即ち、表示装置は、画素回路10を構成する素子を行列状に配置した画素アレイ部と、画素アレイ部の周辺に配置され、各画素を駆動するための走査線と接続された走査部を主要部とする制御部と、制御部を動作させるための各種の信号を生成する駆動信号生成部や映像信号処理部を備えて装置の全体が構成されていればよい。製品形態としては、画素アレイ部と制御部とを同一の基体例えばガラス基板上に搭載した表示パネル部と駆動信号生成部や映像信号処理部を別体とする図示のような形態パネル上配置構成と称するの他に、表示パネル部には画素アレイ部を搭載し、それとは別基板例えばフレキシブル基板上に制御部や駆動信号生成部や映像信号処理部等の周辺回路を搭載する形態周辺回路パネル外配置構成と称するを採ることができる。又、画素アレイ部と制御部とを同一の基体上に搭載して表示パネル部を構成するパネル上配置構成の場合、画素アレイ部のTFTを生成する工程にて同時に制御部必要に応じて駆動信号生成部や映像信号処理部も用の各トランジスタを生成する形態トランジスタ一体構成と称すると、COGChipOnGlass実装技術により画素アレイ部が搭載された基体上に制御部必要に応じて駆動信号生成部や映像信号処理部も用の半導体チップを直接実装する形態COG搭載構成と称するを採ることもできる。或いは又、表示パネル部少なくとも画素アレイ部を備えるのみで表示装置として提供することもできる。<発光素子>図3は、駆動回路を備えた発光素子11実質的には画素回路10を説明する図である。ここで、図3は、発光素子11画素回路10の一部分の模式的な一部断面図である。図3では、絶縁ゲート型電界効果トランジスタは薄膜トランジスタTFTであるとする。図示しないが、いわゆるバックゲート型の薄膜トランジスタ或いはMOS型のトランジスタを使用してもよい。発光素子11の駆動回路を構成する各トランジスタ及び容量部保持容量Ccsは支持体20上に形成され、発光部ELPは、例えば、層間絶縁層40を介して、駆動回路を構成する各トランジスタ及び保持容量Ccsの上方に形成されている。駆動トランジスタTRDの一方のソース/ドレイン領域は、発光部ELPに備えられたアノード電極に、コンタクトホールを介して接続されている。図3においては、駆動トランジスタTRDのみを図示する。書込トランジスタTRWやその他のトランジスタは隠れて見えない。発光部ELPは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。具体的には、駆動トランジスタTRDは、ゲート電極31、ゲート絶縁層32、半導体層33、半導体層33に設けられたソース/ドレイン領域35、及び、ソース/ドレイン領域35の間の半導体層33の部分が該当するチャネル形成領域34から構成されている。保持容量Ccsは、他方の電極36、ゲート絶縁層32の延在部から構成された誘電体層、及び、一方の電極37第2ノードND2に相当するから成る。ゲート電極31、ゲート絶縁層32の一部、及び、保持容量Ccsを構成する他方の電極36は、支持体20上に形成されている。駆動トランジスタTRDの一方のソース/ドレイン領域35は配線38に接続され、一方のソース/ドレイン領域35は一方の電極37に接続されている。駆動トランジスタTRD及び保持容量Ccs等は、層間絶縁層40で覆われており、層間絶縁層40上に、アノード電極51、正孔輸送層、発光層、電子輸送層、及び、カソード電極53から成る発光部ELPが設けられている。図3においては、正孔輸送層、発光層、及び、電子輸送層を1層52で表した。発光部ELPが設けられていない層間絶縁層40の部分の上には、第2層間絶縁層54が設けられ、第2層間絶縁層54及びカソード電極53上には透明な基板21が配置されており、発光層にて発光した光は、基板21を通過して、外部に出射される。一方の電極37とアノード電極51とは、層間絶縁層40に設けられたコンタクトホールによって接続されている。カソード電極53は、第2層間絶縁層54、層間絶縁層40に設けられたコンタクトホール56、コンタクトホール55を介して、ゲート絶縁層32の延在部上に設けられた配線39に接続されている。<駆動方法:基本>発光部の駆動方法に関して、以下に説明する。理解を容易にするべく、画素回路10を構成する各トランジスタは、nチャネル型のトランジスタから構成されているとして説明する。又、発光部ELPは、アノード端が第2ノードND2に接続され、カソード端はカソード配線cathその電位をカソード電位Vcathとするに接続されるものとする。更には、ドレイン電流Idsの値の大小によって、発光部ELPにおける発光状態輝度が制御される。発光素子の発光状態においては、駆動トランジスタTRDの2つの主電極端ソース/ドレイン領域は、一方発光部ELPのアノード側がソース端ソース領域として働き、他方がドレイン端ドレイン領域として働く。表示装置は、カラー表示対応のものであり、N/3×M個の2次元マトリクス状に配列された画素回路10から構成され、カラー表示の一単位を成す1つの画素回路は、3つの副画素回路赤色を発光する赤色発光画素回路10R、緑色を発光する緑色発光画素回路10G、青色を発光する青色発光画素回路10Bから構成されているとする。各画素回路10を構成する発光素子は、線順次駆動されるとし、表示フレームレートをFR回/秒とする。即ち、第m行目但し、m=1、2、3、...、Mに配列されたN/3個の画素回路10、より具体的には、N個の画素回路10のそれぞれを構成する発光素子が同時に駆動される。換言すれば、1つの行を構成する各発光素子にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。尚、1つの行を構成する各画素回路10について映像信号を書き込む処理は、全ての画素回路10について同時に映像信号を書き込む処理同時書込み処理とも称するでもよいし、画素回路10毎に順次映像信号を書き込む処理順次書込み処理とも称するでもよい。何れの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。ここで、第m行目、第n列但し、n=1、2、3、...、Nに位置する発光素子画素回路10に関する駆動動作を説明する。因みに、第m行目、第n列に位置する発光素子を、第n、m番目の発光素子或いは第n、m番目の発光素子画素回路と称する。第m行目に配列された各発光素子の水平走査期間第m番目の水平走査期間が終了するまでに、各種の処理閾値補正処理、書込み処理、移動度補正処理、等が行なわれる。尚、書込み処理や移動度補正処理は、第m番目の水平走査期間内に行なわれる必要がある。一方、駆動回路の種類によっては、閾値補正処理やこれに伴う前処理を第m番目の水平走査期間より先行して行なうことができる。前述の各種の処理が全て終了した後、第m行目に配列された各発光素子を構成する発光部を発光させる。尚、各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間例えば、所定の行数分の水平走査期間が経過した後に発光部を発光させてもよい。所定の期間は、表示装置の仕様や画素回路10つまり駆動回路の構成等に応じて、適宜設定すればよい。以下では説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。第m行目に配列された各発光素子を構成する発光部の発光は、第mm’行目に配列された各発光素子の水平走査期間の開始直前まで継続される。m’は、表示装置の設計仕様によって決定すればよい。即ち、或る表示フレームの第m行目に配列された各発光素子を構成する発光部の発光は、第mm’-1番目の水平走査期間まで継続される。一方、第mm’番目の水平走査期間の始期から、次の表示フレームにおける第m番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第m行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。非発光状態の期間非発光期間とも称するを設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより良好にすることができる。但し、各画素回路10発光素子の発光状態/非発光状態は、以上に説明した状態には限定されない。水平走査期間の時間長は、1/FR×1/M秒未満の時間長である。mm’の値がMを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。トランジスタがオン状態導通状態にあるとは、主電極端間ソース/ドレイン領域間にチャネルが形成されている状態を意味し、一方の主電極端から他方の主電極端に電流が流れているか否かは問わない。トランジスタがオフ状態非導通状態にあるとは、主電極端間にチャネルが形成されていない状態を意味する。或るトランジスタの主電極端が他のトランジスタの主電極端に接続されているとは、或るトランジスタのソース/ドレイン領域と他のトランジスタのソース/ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース/ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料導電性高分子から成る層から構成することができる。又、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ時間長は模式的なものであり、各期間の時間長の割合を示すものではない。画素回路10の駆動方法においては、前処理工程、閾値補正処理工程、映像信号書込み処理工程、移動度補正工程、発光工程を有する。前処理工程、閾値補正処理工程、映像信号書込み処理工程、及び、移動度補正工程を纏めて非発光工程とも称する。画素回路10の構成によっては映像信号書込み処理工程と移動度補正工程とを同時に行なうこともある。各工程について概説する。因みに、駆動トランジスタTRDは、発光素子の発光状態においては、以下の式1に従ってドレイン電流Idsを流すように駆動される。ドレイン電流Idsが発光部ELPを流れることで発光部ELPが発光する。更には、ドレイン電流Idsの値の大小によって、発光部ELPにおける発光状態輝度が制御される。発光素子の発光状態においては、駆動トランジスタTRDの2つの主電極端ソース/ドレイン領域は、一方発光部ELPのアノード端側がソース端ソース領域として働き、他方がドレイン端ドレイン領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタTRDの一方の主電極端を単にソース端と称し、他方の主電極端を単にドレイン端と呼ぶ場合がある。尚、実効的な移動度μ、チャネル長L、チャネル幅W、制御電極端の電位ゲート電位Vgとソース端の電位ソース電位Vsとの電位差ゲートソース間電圧Vgs、閾値電圧Vth、等価容量Coxゲート絶縁層の比誘電率×真空の誘電率/ゲート絶縁層の厚さ、係数k≡1/2W/LCoxとする。Ids=kμVgs-Vth21以下の説明では、特段の断りのない限り、発光部ELPの寄生容量の静電容量Celは、保持容量Ccsの静電容量Ccs及び駆動トランジスタTRDの寄生容量の一例であるゲートソース間の静電容量Cgsと比較して十分に大きな値であるとし、駆動トランジスタTRDのゲート端の電位ゲート電位Vgの変化に基づく駆動トランジスタTRDのソース領域第2ノードND2の電位ソース電位Vsの変化を考慮しない。前処理工程第1ノードND1と第2ノードND2との間の電位差が、駆動トランジスタTRDの閾値電圧Vthを越え、且つ、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差が、発光部ELPの閾値電圧VthELを越えないように、第1ノードND1に第1ノード初期化電圧Vofsを印加し、第2ノードND2に第2ノード初期化電圧Viniを印加する。例えば、発光部ELPにおける輝度を制御するための映像信号Vsigを0~10ボルト、電源電圧Vccを20ボルト、駆動トランジスタTRDの閾値電圧Vthを3V、カソード電位Vcathを0ボルト、発光部ELPの閾値電圧VthELを3ボルトとする。この場合、駆動トランジスタTRDの制御入力端の電位ゲート電位Vg、つまり第1ノードND1の電位を初期化するための電位Vofsは0ボルト、駆動トランジスタTRDのソース端の電位ソース電位Vsつまり第2ノードND2の電位を初期化するための電位Viniは-10ボルトとする。閾値補正処理工程第1ノードND1の電位を保った状態で、駆動トランジスタTRDにドレイン電流Idsを流して、第1ノードND1の電位から駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって第2ノードND2の電位を変化させる。この際には、前処理工程後の第2ノードND2の電位に駆動トランジスタTRDの閾値電圧Vthを加えた電圧を超える電圧例えば発光時の電源電圧を、駆動トランジスタTRDの主電極端の他方第2ノードND2とは反対側に印加する。この閾値補正処理工程において、第1ノードND1と第2ノードND2との間の電位差換言すれば、駆動トランジスタTRDのゲートソース間電圧Vgsが駆動トランジスタTRDの閾値電圧Vthに近づく程度は閾値補正処理の時間により左右される。よって、例えば閾値補正処理の時間を充分長く確保すれば第2ノードND2の電位は第1ノードND1の電位から駆動トランジスタTRDの閾値電圧Vthを減じた電位に達し、駆動トランジスタTRDはオフ状態となる。一方、例えば閾値補正処理の時間を短く設定せざるを得ない場合は、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTRDの閾値電圧Vthより大きく、駆動トランジスタTRDはオフ状態とはならない場合がある。閾値補正処理の結果として、必ずしも駆動トランジスタTRDがオフ状態となることを要しない。尚、閾値補正処理工程においては、好ましくは、式2を満足するように電位を選択、決定しておくことで、発光部ELPが発光しないようにする。Vofs-Vth<VthELVcath2映像信号書込み処理工程書込走査線WSLからの書込駆動パルスWSによりオン状態とされた書込トランジスタTRWを介して、映像信号線DTLから映像信号Vsigを第1ノードND1に印加し、第1ノードND1の電位をVsigへと上昇させる。この電第1ノードND1の電位変化分Vin=Vsig-Vofsに基づく電荷が、保持容量Ccs、発光部ELPの寄生容量Cel、駆動トランジスタTRDの寄生容量例えばゲートソース間容量Cgs等に振り分けられる。容量値Celが、容量値Ccs及びゲート容量値Cgsと比較して十分に大きな値であれば、電位変化分Vsig-Vofsに基づく第2ノードND2の電位の変化は小さい。一般に、発光部ELPの寄生容量Celの容量値Celは、保持容量Ccsの容量値Ccs及びゲート容量値Cgsよりも大きい。この点を勘案して、特段の必要がある場合を除き、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化は考慮しない。この場合、ゲートソース間電圧Vgsは、式3で表すことができる。Vg=VsigVs≒Vofs-VthVgs≒Vsig-Vofs-Vth3移動度補正処理工程書込トランジスタTRWを介して映像信号Vsigを保持容量Ccsの一端に供給しつつつまり映像信号Vsigと対応する駆動電圧を保持容量Ccsに書き込みつつ、駆動トランジスタTRDを介して保持容量Ccsに電流を供給する。例えば、書込走査線WSLからの書込駆動パルスWSによりオン状態とされた書込トランジスタTRWを介して映像信号線DTLから映像信号Vsigを第1ノードND1に供給した状態で、駆動トランジスタTRDに電源を供給しドレイン電流Idsを流して、第2ノードND2の電位を変化させ、所定期間経過後、書込トランジスタTRWをオフ状態にする。このときの第2ノードND2の電位変化分をΔV=電位補正値、負帰還量とする。移動度補正処理を実行するための所定期間は、表示装置の設計の際、設計値として予め決定しておけばよい。尚、この際には、好ましくは、式2Aを満足するように移動度補正期間を決定する。こうすることで、移動度補正期間に発光部ELPが発光することはない。Vofs-VthΔV<VthELVcath2A駆動トランジスタTRDの移動度μの値が大きい場合は電位補正値ΔVは大きくなり、移動度μの値が小さい場合は電位補正値ΔVは小さくなる。このときの駆動トランジスタTRDのゲートソース間電圧Vgsつまり第1ノードND1と第2ノードND2との電位差は、式4で表すことができる。ゲートソース間電圧Vgsは発光時の輝度を規定するが、電位補正値ΔVは駆動トランジスタTRDのドレイン電流Idsに比例し、ドレイン電流Idsは移動度μに比例するので、結果的には、移動度μが大きいほど電位補正値ΔVが大きくなるので、画素回路10ごとの移動度μのばらつきを取り除くことができる。Vgs≒Vsig-Vofs-Vth-ΔV4因みに、移動度補正処理を別な表現で規定すると、書込トランジスタTRWを介して映像信号を駆動トランジスタTRDの制御入力端及び保持容量の一端に供給しつつ駆動トランジスタTRDを介して保持容量に電流を供給する処理と云うこともできる。発光工程書込走査線WSLからの書込駆動パルスWSにより書込トランジスタTRWをオフ状態とすることにより第1ノードND1を浮遊状態とし、駆動トランジスタTRDに電源を供給して駆動トランジスタTRDを介して、駆動トランジスタTRDのゲートソース間電圧Vgs第1ノードND1と第2ノードND2との間の電位差に応じた電流Idsを発光部ELPに流すことにより発光部ELPを駆動して発光させる。駆動回路の構成による相違点ここで、それぞれ典型的な、5Tr/1C型、4Tr/1C型、3Tr/1C型、2Tr/1C型での相違点は以下の通りである。5Tr/1C型では、駆動トランジスタTRDの電源側の主電極端と電源回路電源部との間に接続された第1トランジスタTR1発光制御トランジスタと、第2ノード初期化電圧を印加する第2トランジスタTR2と、第1ノード初期化電圧を印加する第3トランジスタTR3とを設ける。第1トランジスタTR1、第2トランジスタTR2、第3トランジスタTR3は何れもスイッチングトランジスタである。第1トランジスタTR1は、発光期間にオン状態としておき、オフ状態にして非発光期間に入り、その後の閾値補正期間に一度オン状態にし、更に移動度補正期間以降次の発光期間もオン状態とする。第2トランジスタTR2は、第2ノードの初期化期間にのみオン状態としそれ以外はオフ状態とする。第3トランジスタTR3は、第1ノードの初期化期間から閾値補正期間に亘ってのみオン状態としそれ以外はオフ状態とする。書込トランジスタTRWは、映像信号書込み処理期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。4Tr/1C型では、5Tr/1C型から、第1ノード初期化電圧を印加する第3トランジスタTR3が省略され、第1ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給される。第1ノードの初期化期間に第1ノード初期化電圧を映像信号線DTLから第1ノードに供給するべく、書込トランジスタTRWは第1ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第1ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。3Tr/1C型では、5Tr/1C型から、第2トランジスタTR2と第3トランジスタTR3が省略され、第1ノード初期化電圧及び第2ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給される。映像信号線DTLの電位は、第2ノードの初期化期間に第2ノードを第2ノード初期化電圧に設定し、その後の第1ノードの初期化期間に第1ノードを第1ノード初期化電圧に設定するべく、第2ノード初期化電圧と対応した電圧VofsHを供給しその後に第1ノード初期化電圧VofsL=Vofsにする。そして、これと対応して、書込トランジスタTRWは第1ノードの初期化期間及び第2ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第2ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。2Tr/1C型では、5Tr/1C型から、第1トランジスタTR1と第2トランジスタTR2と第3トランジスタTR3が省略され、第1ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給され、第2ノード初期化電圧は駆動トランジスタTRDの電源側の主電極端を、第1電位VccH=5Tr/1C型のVccと第2電位VccL=5Tr/1C型のViniでパルス駆動することで与えられる。駆動トランジスタTRDの電源側の主電極端は、発光期間に第1電位VccHにされ、第2電位VccLにされることで非発光期間に入り、その後の閾値補正期間以降次の発光期間もに第1電位VccHにされる。第1ノードの初期化期間に第1ノード初期化電圧を映像信号線DTLから第1ノードに供給するべく、書込トランジスタTRWは第1ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第1ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。尚、ここでは、駆動トランジスタの特性ばらつきとして、閾値電圧及び移動度の双方について補正処理を行なう場合で説明したが、何れか一方のみについて補正処理を行なうようにしてもよい。又、5Tr/1C型、4Tr/1C型、及び、3Tr/1C型の動作においては、書込み処理と移動度補正を別個に行なってもよいし、2Tr/1C型と同様に、書込み処理において移動度補正処理を併せて行なってもよい。具体的には、第1トランジスタTR1発光制御トランジスタをオン状態とした状態で、書込トランジスタTRWを介して、データ線DTLから映像信号VSigを第1ノードに印加すればよい。<画素回路の構成例と動作>以下に、素子特性のばらつき等を補正する技術が適用された画素回路の構成例と動作例について説明する。尚、アクティブマトリクス型の有機ELパネルを使用する表示装置においては、例えば、パネル両側或いは片側に配置されている垂直走査部によってトランジスタの制御入力端に供給する各種のゲート信号制御パルスを作り、画素回路10へ当該信号を印加する。更にはこのような有機ELパネルを使用する表示装置においては、素子数削減及び高精細化のため、2Tr/1C型の画素回路10を用いることがある。この点を勘案して、以下では、代表的に2Tr/1C型の構成への適用例で説明する。[画素回路]図4及び図5は、画素回路10と、当該画素回路10を備えた表示装置の一形態を示す図である。図4は基本構成1画素分を示し、図5は具体的な構成表示装置の全体を示す。尚、表示パネル部100の基板101上において画素回路10の周辺部に設けられた垂直駆動部103と水平駆動部106も合わせて示している。表示装置1は、映像信号Vsig詳しくは信号振幅Vinに基づいて画素回路10内の電気光学素子本例では発光部ELPとして有機EL素子127を使用するを発光させる。このため、表示装置1は、画素アレイ部102に行列状に配される画素回路10内に、少なくとも、駆動電流を生成する駆動トランジスタ121駆動トランジスタTRD、駆動トランジスタ121の制御入力端ゲート端が典型例と出力端ソース端が典型例の間に接続された保持容量120保持容量Ccs、駆動トランジスタ121の出力端に接続された電気光学素子の一例である有機EL素子127発光部ELP、及び、保持容量120に信号振幅Vinに応じた情報を書き込むサンプリングトランジスタ125書込トランジスタTRWを備える。この画素回路10においては、保持容量120に保持された情報に基づく駆動電流Idsを駆動トランジスタ121で生成して電気光学素子の一例である有機EL素子127に流すことで有機EL素子127を発光させる。サンプリングトランジスタ125で保持容量120に信号振幅Vinに応じた情報を書き込むので、サンプリングトランジスタ125は、その入力端ソース端もしくはドレイン端の一方に信号電位VofsVinを取り込み、その出力端ソース端もしくはドレイン端の他方に接続された保持容量120に信号振幅Vinに応じた情報を書き込む。もちろん、サンプリングトランジスタ125の出力端は、駆動トランジスタ121の制御入力端にも接続されている。尚、ここで示した画素回路10の接続構成は、最も基本的な構成を示したもので、画素回路10は、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外つまり他の構成要素が含まれていてもよい。又、接続は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。例えば、接続間には、必要に応じて更に、スイッチング用のトランジスタや、ある機能を持った機能部等を介在させる等の変更が加えられることがある。典型的には、表示期間換言すれば非発光時間を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタ121の出力端と電気光学素子有機EL素子127と間に、もしくは駆動トランジスタ121の電源供給端ドレイン端が典型例と電源供給用の配線である電源線PWL本例では電源供給線105DSLとの間に配することがある。このような変形態様の画素回路であっても、後述の各実施例で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本開示に係る表示装置の一実施形態を実現する画素回路10である。画素回路10を駆動するための周辺部には、例えば、サンプリングトランジスタ125を水平周期で順次制御することで画素回路10を線順次走査して、1行分の各保持容量120に映像信号Vsigの信号振幅Vinに応じた情報を書き込む書込走査部104、及び、書込走査部104での線順次走査に合わせて1行分の各駆動トランジスタ121の電源供給端に印加される電源供給を制御するための走査駆動パルス電源駆動パルスDSLを出力する駆動走査部105を具備する制御部109を設ける。制御部109には、書込走査部104での線順次走査に合わせて各水平周期内で基準電位Vofsと信号電位VofsVinで切り替わる映像信号Vsigがサンプリングトランジスタ125に供給されるように制御する水平駆動部106を設ける。制御部109は、好ましくは、保持容量120に信号振幅Vinに対応する情報が書き込まれた時点でサンプリングトランジスタ125を非導通状態にして駆動トランジスタ121の制御入力端への映像信号Vsigの供給を停止させ、駆動トランジスタ121の出力端の電位変動に制御入力端の電位が連動するブートストラップ動作を行なうように制御するのがよい。制御部109は、好ましくは、ブートストラップ動作を、サンプリング動作の終了後の発光開始の初期でも実行するようにする。即ち、信号電位VofsVinがサンプリングトランジスタ125に供給されている状態でサンプリングトランジスタ125を導通状態にした後にサンプリングトランジスタ125を非導通状態にすることで、駆動トランジスタ121の制御入力端と出力端の電位差が一定に維持されるようにする。制御部109は、好ましくはブートストラップ動作を、発光期間において電気光学素子有機EL素子127の経時変動補正動作を実現するように制御する。このため、制御部109は、保持容量120に保持された情報に基づく駆動電流Idsが電気光学素子有機EL素子127に流れている期間は継続的にサンプリングトランジスタ125を非導通状態にしておくことで、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。発光時における保持容量120のブートストラップ動作により有機EL素子127の電流-電圧特性が経時変動しても駆動トランジスタ121の制御入力端と出力端の電位差をブートストラップした保持容量120により一定に保つことで、常に一定の発光輝度を保つようにする。又、好ましくは、制御部109は、基準電位=第1ノード初期化電圧Vofsがサンプリングトランジスタ125の入力端ソース端が典型例に供給されている時間帯でサンプリングトランジスタ125を導通させることで駆動トランジスタ121の閾値電圧Vthに対応する電圧を保持容量120に保持するための閾値補正動作を行なうように制御する。この閾値補正動作は、必要に応じて、信号振幅Vinに対応する情報の保持容量120への書込みに先行する複数の水平周期で繰り返し実行するとよい。ここで必要に応じてとは、1水平周期内の閾値補正期間では駆動トランジスタ121の閾値電圧に相当する電圧を十分に保持容量120へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により、確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持させる。更に好ましくは、制御部109は、閾値補正動作に先立って、サンプリングトランジスタ125の入力端に基準電位Vofsが供給されている時間帯でサンプリングトランジスタ125を導通させて閾値補正用の準備動作放電動作や初期化動作を実行するように制御する。閾値補正動作前に駆動トランジスタ121の制御入力端と出力端の電位を初期化しておく。より詳しくは、制御入力端と出力端と間に保持容量120を接続しておくことで、保持容量120の両端の電位差が閾値電圧Vth以上になるように設定する。尚、2Tr/1C駆動構成における閾値補正に当たっては、制御部109には、書込走査部104での線順次走査に合わせて1行分の各画素回路10に、駆動電流Idsを電気光学素子有機EL素子127に流すために使用される第1電位VccHと第1電位VccHとは異なる第2電位VccLとを切り替えて出力する駆動走査部105を設けるのがよい。そして、駆動トランジスタ121の電源供給端子に第1電位VccHに対応する電圧が供給され、かつサンプリングトランジスタ121に信号電位VofsVinが供給されている時間帯でサンプリングトランジスタ125を導通させることで閾値補正動作を行なうように制御するのがよい。又、2TR駆動構成における閾値補正の準備動作に当たっては、駆動トランジスタ121の電源供給端に第2電位VccL=第2ノード初期化電圧Viniに対応する電圧が供給され、かつサンプリングトランジスタ125に基準電位Vofsが供給されている時間帯でサンプリングトランジスタ125を導通させて、駆動トランジスタ121の制御入力端つまり第1ノードND1の電位を基準電位Vofsに、又出力端つまり第2ノードND2の電位を第2電位VccLに初期化するのがよい。更に好ましくは、制御部109は、閾値補正動作の後、駆動トランジスタ121に第1電位VccHに対応する電圧が供給され、サンプリングトランジスタ125に信号電位VofsVinが供給されている時間帯でサンプリングトランジスタ125を導通させることで保持容量120に信号振幅Vinの情報を書き込む際、駆動トランジスタ121の移動度μに対する補正分を保持容量120に書き込まれる情報に加えるように制御する。この際には、サンプリングトランジスタ125に信号電位VofsVinが供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタ125を導通させるとよい。以下2Tr/1C駆動構成での画素回路10の一例について具体的に説明する。画素回路10は、基本的にnチャネル型の薄膜電界効果トランジスタで駆動トランジスタが構成されている。又、有機EL素子の経時劣化による当該有機EL素子への駆動電流Idsの変動を抑制するための回路、即ち電気光学素子の一例である有機EL素子の電流-電圧特性の変化を補正して駆動電流Idsを一定に維持する駆動信号一定化回路その1を備え、又駆動トランジスタの特性変動閾値電圧ばらつきや移動度ばらつきによる駆動電流変動を防ぐ閾値補正機能や移動度補正機能を実現して駆動電流Idsを一定に維持する駆動方式を採用した点に特徴を有する。駆動トランジスタ121の特性変動例えば閾値電圧や移動度等のばらつきや変動による駆動電流Idsに与える影響を抑制する方法としては、2TR構成の駆動回路をそのまま駆動信号一定化回路その1として採用しつつ、各トランジスタ駆動トランジスタ121及びサンプリングトランジスタ125の駆動タイミングを工夫することで対処する。画素回路10は、2TR駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Vsigの劣化なくサンプリングできるため、良好な画質を得ることができる。画素回路10は、保持容量120の接続態様に特徴を有し、有機EL素子127の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路その2の一例であるブートストラップ回路を構成している。有機EL素子の電流-電圧特性に経時変化があった場合でも駆動電流を一定にする駆動電流変動を防ぐブートストラップ機能を実現する駆動信号一定化回路その2を備えた点に特徴を有する。画素回路10は、書込みゲインやブートストラップゲインや移動度補正期間に関係する補助容量310を備える。但し、この補助容量310を備えることは必須ではない。画素回路10を駆動するに当たっての基本的な制御動作は、補助容量310を備えていない画素回路10におけるものと同様である。駆動トランジスタを始めとする各トランジスタとしてはFET電界効果トランジスタを使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端及びドレイン端の何れか一方ここではソース端とするを出力端として取り扱い、他方を電源供給端ここではドレイン端とするとして取り扱う。具体的には図4及び図5に示すように、画素回路10は、それぞれnチャネル型の駆動トランジスタ121及びサンプリングトランジスタ125と、電流が流れることで発光する電気光学素子の一例である有機EL素子127とを有する。一般に、有機EL素子127は整流性があるためダイオードの記号で表している。尚、有機EL素子127には、寄生容量Celが存在する。図では、この寄生容量Celを有機EL素子127ダイオード状のものと並列に示す。駆動トランジスタ121は、ドレイン端Dが第1電位VccH或いは第2電位VccLを供給する電源供給線105DSLに接続され、ソース端Sが、有機EL素子127のアノード端Aに接続されその接続点は第2ノードND2でありノードND122とする、有機EL素子127のカソード端Kが基準電位を供給する全画素回路10共通のカソード配線cath電位はカソード電位Vcath、例えばGNDに接続されている。尚、カソード配線cathは、それ用の単一層の配線上層配線のみとしてもよいし、例えばアノード用の配線が形成されるアノード層に、カソード配線用の補助配線を設けてカソード配線の抵抗値を低減するようにしてもよい。この補助配線は、画素アレイ部102表示エリア内に格子状又は列又は行状に配線され、上層配線と同電位で固定電位に設定される。サンプリングトランジスタ125は、ゲート端Gが書込走査部104からの書込走査線104WSに接続され、ドレイン端Dが映像信号線106HS映像信号線DTLに接続され、ソース端Sが駆動トランジスタ121のゲート端Gに接続されているその接続点は第1ノードND1でありノードND121とする。サンプリングトランジスタ125のゲート端Gには、書込走査部104からアクティブHの書込駆動パルスWSが供給される。サンプリングトランジスタ125は、ソース端Sとドレイン端Dとを逆転させた接続態様とすることもできる。駆動トランジスタ121のドレイン端Dは、電源スキャナとして機能する駆動走査部105からの電源供給線105DSLに接続されている。電源供給線105DSLは、この電源供給線105DSLそのものが、駆動トランジスタ121に対しての電源供給能力を備える点に特徴を有する。駆動走査部105は、駆動トランジスタ121のドレイン端Dに対して、それぞれ電源電圧に相当する高電圧側の第1電位VccHと閾値補正に先立つ準備動作に利用される低電圧側の第2電位VccL初期化電圧もしくはイニシャル電圧とも称されるとを切り替えて供給する。画素回路10は、駆動トランジスタ121のドレイン端D側電源回路側を第1電位VccHと第2電位VccLの2値をとる電源駆動パルスDSLで駆動することで、閾値補正に先立つ準備動作を行なうことが可能になっている。第2電位VccLとしては、映像信号線106HSにおける映像信号Vsigの基準電位Vofsより十分低い電位とする。具体的には、駆動トランジスタ121のゲートソース間電圧Vgsゲート電位Vgとソース電位Vsの差が駆動トランジスタ121の閾値電圧Vthより大きくなるように、電源供給線105DSLの低電位側の第2電位VccLを設定する。尚、基準電位Vofsは、閾値補正動作に先立つ初期化動作に利用されるとともに映像信号線106HSを予めプリチャージにしておくためにも利用される。このような画素回路10では、有機EL素子127を駆動するときには、駆動トランジスタ121のドレイン端Dに第1電位VccHが供給され、ソース端Sが有機EL素子127のアノード端A側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。このような画素回路10を採用する場合、駆動トランジスタ121の他に走査用に1つのスイッチングトランジスタサンプリングトランジスタ125を使用する2TR駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL及び書込駆動パルスWSのオン/オフタイミングの設定により、有機EL素子127の経時劣化や駆動トランジスタ121の特性変動例えば閾値電圧や移動度等のばらつきや変動による駆動電流Idsに与える影響を防ぐ。加えて、表示装置1においては、画素回路10ごとに、ノードND122駆動トランジスタ121のソース端S及び保持容量120の一方の端子と有機EL素子127のアノード端Aの接続点に容量値Csubの容量素子である補助容量310を追加する。補助容量310の他方の端子ノードND310と称するの接続箇所に関わらず、補助容量310は、回路構成上、有機EL素子127その寄生容量Celと電気回路的に並列接続される。ノードND310の接続箇所は、一例として、全ての有機EL素子127のカソード端Kが接続される全画素回路10共通のカソード配線cath上層配線でもよいし補助配線でもよいとする。ノードND310の接続点は、これ以外にも、例えば自段行の電源供給線105DSLや、自段行以外の電源供給線105DSLや、任意の値接地電位を含むの固定電位点としてもよい。ノードND310の接続点が何れであるかによって、それぞれ長短利点と欠点があるが、ここではその説明を割愛する。保持容量120の容量値Ccsと有機EL素子127の寄生容量Celの容量値Celは、書込みゲインGinとブートストラップゲインGbstの間で折り合いを付け、各ゲインが適度なものとなるように決定する。補助容量310の容量値Csubを調整することで書込みゲインGinとブートストラップゲインGbstを調整できる。このことを利用すると、RGB3画素回路10間で容量値Csubを相対的に調整することで、ホワイトバランスをとることもできる。即ち、R、G、Bの各色用の有機EL素子127の発光効率が異なるので、補助容量310がない場合には、同一の駆動電流Idsつまり同一の信号振幅Vinのときにはホワイトバランスがとれないので、色別に信号振幅Vinを異ならせることでホワイトバランスをとることになる。これに対して、補助容量310の容量値CsubをRGB3画素回路10間で相対的に調整することで、同一の駆動電流Idsつまり同一の信号振幅Vinのときにでもホワイトバランスがとれる。加えて、補助容量310を追加することで、閾値補正動作に影響を与えることなく、移動度μの補正に要する時間移動度補正時間を調整することができる。補助容量310を利用して移動度補正時間を調整可能にすることで、画素回路10の駆動が高速化しても、十分に移動度の補正を行なうことができる。[画素回路の動作]図6は、図4に示した画素回路10に関する駆動タイミングの一例として、線順次方式で信号振幅Vinの情報を保持容量120に書き込む際の動作を説明するタイミングチャート理想状態である。図6においては、時間軸を共通にして、書込走査線104WSの電位変化、電源供給線105DSLの電位変化、映像信号線106HSの電位変化を表してある。これらの電位変化と並行に、駆動トランジスタ121のゲート電位Vg及びソース電位Vsの変化も表してある。基本的には、書込走査線104WSや電源供給線105DSLの1行ごとに、1水平走査期間だけ遅れて同じような駆動を行なう。図6中の信号のように各パルスのタイミングによって有機EL素子127に流れる電流値をコントロールする。図6のタイミング例では、電源駆動パルスDSLを第2電位VccLとすることで消光及びノードND122を初期化した後、第1ノード初期化電圧Vofsを映像信号線106HSに印加している際にサンプリングトランジスタ125をオン状態としてノードND121を初期化する放電期間C及び初期化期間D:纏めて閾値補正準備期間。そして、この状態で電源駆動パルスDSLを第1電位VccHとすることで閾値補正を行なう閾値補正期間E。その後、サンプリングトランジスタ125をオフ状態とし、映像信号線106HSに映像信号Vsigを印加する。その状態でサンプリングトランジスタ125をオン状態とすることにより信号を書き込むと同時に移動度補正を行なう書込み移動度補正期間H。信号を書き込んだ後、サンプリングトランジスタ125をオフ状態にすると発光を開始する発光期間I。このように移動度補正や閾値補正等、パルスの位相差によって駆動をコントロールする。このように、画素回路10では、駆動タイミングを工夫することで、閾値補正回路や移動度補正回路が自動的に構成される。即ち、画素回路10は、駆動トランジスタ121の特性ばらつき本例では閾値電圧Vth及びキャリア移動度μのばらつきによる駆動電流Idsに与える影響を防ぐために、閾値電圧Vth及びキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっている。ブートストラップ動作だけでなく、閾値補正動作と移動度補正動作とを実行しているため、ブートストラップ動作で維持されるゲートソース間電圧Vgsは、閾値電圧Vthに相当する電圧と移動度補正用の電位補正値ΔVとによって調整されているため、有機EL素子127の発光輝度は駆動トランジスタ121の閾値電圧Vthや移動度μのばらつきの影響を受けることがないし、有機EL素子127の経時劣化の影響も受けない。その結果、表示装置1は、入力される映像信号Vsig信号振幅Vinに対応する安定した階調で表示でき、高画質の画像を得ることができる。又、画素回路10は、nチャネル型の駆動トランジスタ121を用いたソースフォロア回路によって構成することができるために、現状のアノードカソード電極の有機EL素子をそのまま用いても、有機EL素子127の駆動が可能になる。又、駆動トランジスタ121及びその周辺部のサンプリングトランジスタ125等も含めてnチャネル型のみのトランジスタを用いて画素回路10を構成することができ、トランジスタ作製においても低コスト化が図れる。[表示むら現象の発生原因]図7~図9は、表示装置1で発生する表示むら現象を説明する図である。ここで、図7は、映像信号Vsigの映像信号線106HSへの伝達インタフェースの基本構成を説明する図である。図8は、映像信号Vsigの映像信号線106HSへの伝達インタフェースに使用されるセレクタ信号選択回路の構成例を説明する図である。図9は、図8に示したセレクタにおける第1比較例の動作及び表示むらの発生原理を説明する図である。図9Aは、第1比較例のサンプリング順セレクタタイミングを示すタイミングチャートである。図9Bは、図9Aに示したサンプリング順における水平位置と輝度との関係の一例を示す図である。図9Cは、図9Aに示したサンプリング順の場合に発生する表示むらを説明する図である。表示装置1においては、セレクタ400を設け、水平駆動部106と映像信号線106HSとの間にセレクタ400を介在させることがある。セレクタ400は、映像信号線106HSを選択する選択部の一例であって、出力端に接続された映像信号線106HSに映像信号Vsigを選択的に出力可能なものを用いる。例えば、水平駆動部106に配置可能なパッド数つまり配線数に対して、画素アレイ部102の列数或いは行数が多い場合への対処のためである。セレクタ400としては、1入力-N出力型Nは2以上の正の整数が使用され、端子部108側を入力側とし、制御部109ここでは水平駆動部106側を出力側として使用される。1入力-N出力型のセレクタセレクタ400を使用し、セレクタセレクタ400の使用数をMとする場合、基本的には全ての出力端404を使用するとした場合、映像信号線106HSの総数はMNとなる。ここで、端子部108と水平駆動部106との間に設けられたセレクタ400に着目する。図8に示すように、セレクタセレクタ400としては、例えば、1水平走査期間内に9回書込みを行なうべく1入力-9出力型とする。映像信号Vsigが映像信号処理部220から端子部108を介してセレクタ400の入力端402に供給される。セレクタ400の出力端404nnは出力端の番号は、映像信号線106HSに接続される。セレクタ400の制御端406nnは出力端の番号と対応には、入力端402に供給された映像信号Vsigの出力先を指示する制御信号selnnは出力端の番号と対応が端子部108を介して駆動信号生成部200から供給される。このような構成においては、セレクタ400で出力先を切り替えながら複数の映像信号線106HSつまり画素回路10に順番に映像信号Vsigを供給する。セレクタ400を使用することで、セレクタごとに、対応する複数列の各映像信号線106HSに映像信号Vsigを切り替えて供給することができる。図8に示すように、セレクタ400内には、出力端404ごとにスイッチ回路410が設けられている。スイッチ回路410は、好適にはトランスファーゲート構造のスイッチ回路CMOSスイッチが典型例を利用した構成であるとよい。例えば、図示のように、スイッチ回路410は、NMOS414nチャネル型のMOSFETとPMOS416pチャネル型のMOSFETとが相補接続されており、PMOS416の制御入力端側にはインバータ428が設けられている。スイッチ回路410は、NMOS414の制御入力端とインバータ428の入力端がスイッチ回路410の制御端406nであり、制御端406nにアクティブHの制御信号selnが供給され、制御信号selnがHレベルのときにオン状態となり入力端402の信号を取り込んで出力端404nに接続された映像信号線106HSに出力する。図示しないが、インバータ428の出力端側をNMOS414とする相補接続にすることもでき、この場合には、制御端406nにはアクティブLの制御信号selnが供給され、制御信号selnがLレベルのときにオン状態となり入力端402の信号を取り込んで出力端404nに接続された映像信号線106HSに出力する。このような構成のセレクタ400は、制御端406nのそれぞれについて制御端406nが設けられており、全てのスイッチ回路410nを同時にオンさせることもできるし、何れか1つのスイッチ回路410のみを順番にオンさせることもできる。図9Aには、そのスイッチ制御の一例が示されている。1入力-9出力型のセレクタ400を使用しており、又、色配列の1組つまりカラーの1画素が、R画素、G画素、及びB画素の3つのサブ画素で構成されている。先ず、閾値補正を行なうべく、入力端402に第1ノード初期化電圧Vofsが供給されている状態で全ての制御端406nへの制御信号selnをHレベルとして全てのスイッチ回路410nを一斉にオン状態とすることにより、一斉に第1ノード初期化電圧Vofsを映像信号線106HSに供給する閾値補正期間E。この後、入力端402に映像信号Vsignが供給されている状態で対応する制御端406nへの制御信号selnを順番にHレベルとしてスイッチ回路410nを順にオン状態とすることにより、映像信号Vsig1から映像信号Vsig9までを順番に映像信号線106HSに供給し、その後に信号書込みや移動度補正を行なう書込み移動度補正期間H。つまり、映像信号Vsignの出力端404nへのサンプリング順は、図9Aに示すように、出力端4041R画素→出力端4042G画素→出力端4043B画素→出力端4044R画素→出力端4045G画素→出力端4046B画素→出力端4047R画素→出力端4048G画素→出力端4049B画素となっている。ここで、映像信号線106HSに映像信号Vsignが供給された後に書込駆動パルスWSがハイレベルとなりサンプリングトランジスタ125がオン状態となり信号電位Vinnが画素回路10詳しくは保持容量120に書き込まれるまでの期間は、信号電位Vinnを映像信号線106HS詳しくはその寄生容量に保持し続けるフローティング期間となる。このフローティング期間内に、他の配線等のカップリングの影響を受けるため保持される電位が多少変動してしまうことが懸念される。更には、映像信号Vsig1から映像信号Vsig9までを順番に映像信号線106HSに供給するので、出力端404nごとに期間差があるため、映像信号Vsign信号電位Vinnが同じであっても、出力端404nの電位に差が発生し、表示画像としては輝度が不連続に変化する輝度差が生じることが懸念される。例えば、各サンプリングタイミングの間隔出力端404nの選択間隔を1セレクト期間1selとしたとき、図9Bに示すように、最初に出力先として指示される出力端404sこの例では出力端4041と最後に出力先として指示される出力端404eこの例では出力端4049との間では最も時間経過が大きく8sel分ある、隣接画素間の輝度差は8sel分に対応した値であり、その輝度差が最も大きくなると考えられる。このため、図9Cに示すように、出力端404s出力端4041と出力端404e出力端4049との境界位置つまりセレクタ400の境界に対応する部分で筋状のノイズが視認され、ユニフォミティが損なわれる懸念がある。分かり易く云えば、セレクタ400の境界でスジが見えるという現象が起こり得る。更には、カラー表示に着目すると、同一のセレクタ400内において、R画素→G画素→B画素→R画素→...の順に選択されている。このため、セレクタ400内においても、又、隣接するセレクタ400間においても、色別に着目した場合には輝度差が大きいし3sel分、カラーの1画素のそれぞれに着目した場合も輝度差が大きいセレクタ400間では6sel分。[表示むら現象の対策手法]図10は、本実施形態のサンプリングタイミングの原理を説明する図である。図10Aは、第1比較例の場合を示し、図10Bは、第2比較例の場合を示し、図10Cは、本実施形態の場合を示す。セレクタ400を用いて映像信号Vsignを順番に映像信号線106HSに供給すると、出力端404nごとに期間差があるため、映像信号Vsign信号電位Vinnが同じであっても出力端404nの電位に差が発生し表示むらの原因となってしまう。1入力-9出力型のセレクタ400を使用する場合で例示する。図10Aに示す第1比較例の場合は、最初に出力先として指定される出力端404sを出力端4041とし、最後に出力先として指定される出力端404eを出力端4049としているので、隣接するセレクタ400間において、出力端404sと出力端404eとが隣接してしまい、出力端404sと出力端404eとの間では最も時間経過が大きく、輝度差も最も大きくなると考えられる。簡単に云えば、隣接するセレクタ400間の境界と対応する部分での輝度差が最も大きくなる。一方、図10Bに示す第2比較例の場合は、最初に出力先として指定される出力端404sを出力端4045とし、最後に出力先として指定される出力端404eを出力端4044としているので、1つのセレクタ400内において、出力端404sと出力端404eとが隣接しており、出力端404sと出力端404eとの間では最も時間経過が大きく、輝度差も最も大きくなると考えられる。簡単に云えば、1つのセレクタ400内においても、最初に出力先として指示される出力端404sと最後に出力先として指示される出力端404eの境界と対応する部分での輝度差が最も大きくなる。このため、セレクタ400を介して映像信号Vsignを画素回路10に順に供給する構成を採る場合においても表示むらを抑制することのできる技術の開発要求がある。本実施形態は、この要求に対して、セレクタ400詳しくはスイッチ回路410の切替タイミングを工夫することにより、出力端404nごとの期間差に起因する表示むら現象を解消する。図9Aに示した第1比較例のタイミングに対して、セレクタサンプリング順序を入れ替える趣旨である。出力端404の選択タイミングを工夫することにより、回路構成としては変更することなく、筋状のノイズを抑制できる。具体的には、本実施形態の切替タイミングの原理が、図10Cに示されている。図10Cでは、複数のセレクタ400間における出力端の選択順特に出力端404sと出力端404eの関係が示されている。因みに、理解を容易にするべく、各セレクタ400の出力端404nとその出力先を制御するつまり出力端404nを選択する制御端406nとの配置態様は、全てのセレクタ400セレクタ400m1、セレクタ400m、セレクタ400m1について同じであるとする。図示のように、セレクタ400の出力端404つまり、それに接続される映像信号線106HSに着目したとき、少なくとも同一のセレクタ400内において、好ましくは隣接する他のセレクタ400との関係においても、最初に出力先として指定される出力端404sと最後に出力先として指定される出力端404eとが隣接しないように、スイッチ回路410を切り替えるつまり、サンプリング順序を設定する点に特徴がある。これは、図9Bや図10Aや図10Bに示したように、出力端404nごとに選択される期間差に起因する表示むらは、最初に出力先として指示される出力端404sと最後に出力先として指示される出力端404eとの間では最も時間経過が大きく、輝度差も最も大きくなると考えられることに基づいている。最初に出力先として指示される出力端404sと最後に出力先として指示される出力端404eとを隣接させなければ、少なくとも、最初に出力先として指示される出力端404sと最後に出力先として指示される出力端404eとを隣接させた場合よりも、隣接する出力端404sと出力端404Eとの電位差それに基づく輝度差を小さくでき、出力端404nごとに選択される期間差に起因する表示むらを抑制することができる。図示した例は、最初に出力先として指定される出力端404sを偶数行の何れかとし、先ず偶数行のみを降順に選択し、出力端4042最初の偶数行に達したら、最後の奇数行この例では出力端4049の選択に移り、更に奇数行のみを降順に選択し、出力端4041最初の奇数行に達したら、最後の偶数行この例では出力端4048の選択に移り、更に残りの偶数行のみを降順に選択する例である。簡単に云えば、1つおきに降順に選択する形態の一例である。図は、出力端404sを出力端4044にする場合で示しており、映像信号Vsignの出力端404nへのサンプリング順は、出力端4044→出力端4042→出力端4049→出力端4047→出力端4045→出力端4043→出力端4041→出力端4048→出力端4046となる。このような本実施形態のサンプリングタイミングによれば、隣接する出力端404つまり映像信号線106HSに関するサンプリングタイミングの差が各比較例のセレクタサンプリング順序よりも小さくなり、選択のタイミング差に起因する筋状のノイズを目立たなく視認外とすることができる。第1比較例のサンプリングタイミングでは、セレクタ周期の境に筋状の表示むらが発生する。即ち、例えば1入力-9出力型のセレクタ400を使用する場合であれば、1番目と9番目の境では映像信号線106HSへの電圧印加タイミングが大きく異なるため、この部分各セレクタ400の境界と対応する部分に、筋状のノイズが視認され易い。これに対して、本実施形態のサンプリングタイミングでは、隣接する出力端404映像信号線106HSのサンプリングタイミングの差が小さくなり、各セレクタ400の境界における選択のタイミング差に起因する筋状のノイズを視認外とすることができる。尚、このような本実施形態のサンプリングタイミングの原理から考えた場合、最も好適な態様は、次のようになる。モノクロ表示の場合であれば、任意の出力端404に対して、次の次に選択される出力端404を物理的に隣接させる場合である。つまり、各サンプリングタイミングの間隔を1セレクト期間1selとしたとき、隣接する出力端404間でのサンプリングタイミングの差を2セレクト期間2sel以下とする場合である。出力端404の総数が偶数の場合は、全ての出力端404について、隣接する出力端404間でのサンプリングタイミングの差が2セレクト期間となる。出力端404の総数が奇数の場合は、最も中間で出力先として指示される出力端404mと隣接する出力端404と間でのサンプリングタイミングの差は1セレクト期間であり、残りの出力端404について、隣接する出力端404間でのサンプリングタイミングの差が2セレクト期間となる。カラー表示の場合であれば、カラーの1画素色別のサブピクセルの集合ごとの輝度の差を抑えるようにすればよい。基本的には、モノクロ表示の場合と相違はないが、カラー表示に特有のサンプリングタイミングをとり得る。簡単に云えば、色別に纏めて選択動作を行なうことで、同色用の映像信号線106HSの選択の時間差が極力小さくなるようにすることで、少なくとも、他色用の映像信号線106HSの選択を間に挟む場合よりも、表示むらを抑制するようにする。例えば、複数の色別のサブピクセルで組み合わされた1組ごとに、隣接する組つまりカラーの1画素間での輝度差が少なくなるようにサンプリング順序を設定すればよい。或いは、色に着目したとき、各色がほぼ同輝度となるようにサンプリング順序を設定すればよい。例えば、カラーの1画素がR画素、G画素、及びB画素の3つのサブ画素で構成される場合、RGB各単色ごとの輝度の差を抑えるようにすればよい。このためには、同一のセレクタ400内において、ある色に着目したとき、その色と同じ色の出力端404が順に先ず選択され、その後に他の色について同様に行なうのがよい。尚、理解し易いように、各セレクタ400の出力端404nとその出力先を制御する制御端406nとの配置態様を全て同じであるとして説明したが、このことは必須でない。どのような態様であっても、最初に出力先として指定される出力端404sと最後に出力先として指定される出力端404eとが先ずはセレクタ400内で隣接していなければよい。更に好ましくは、隣接する他のセレクタ400との関係においても、最初に出力先として指定される出力端404sと最後に出力先として指定される出力端404eとが隣接してなければよい。<具体的な適用例>以下に、セレクタを介して映像信号を画素回路に供給する構成を採る場合においても表示むらを抑制する本実施形態の技術の具体的な適用例について説明する。図11は、実施例1を説明する図である。図11Aは、実施例1のサンプリング順セレクタタイミングを示すタイミングチャートである。図11Bは、図11Aに示した実施例1のサンプリング順における水平位置と輝度との関係の一例を示す図である。実施例1は、隣接する出力端404間でのサンプリングタイミングの差を2セレクト期間以下とする場合である。特に、外側の出力端404から内側の出力端404へと順に選択することで、出力端404sと出力端404eとが、セレクタ400内においても又隣接するセレクタ400間においても、隣接しないようにしている。因みに、MOS型FETを駆動トランジスタTRDや書込トランジスタTRWに使用した場合の書込み移動度補正期間は2~5ナノ秒nsec程度と狭パルスにすることができ、このような狭パルスは素子の遅延差を利用して作ることができる。又、1sel期間は例えば約2マイクロ秒μsecとする。各セレクタ400の出力端404nとその出力先を制御するつまり出力端404nを選択する制御端406nとの配置態様は、全てのセレクタ400セレクタ400m1、セレクタ400m、セレクタ400m1について同じである。映像信号Vsignの出力端404nへのサンプリング順は、図11Aに示すように、出力端4041→出力端4049→出力端4042→出力端4048→出力端4043→出力端4047→出力端4044→出力端4046→出力端4045となっている。1入力-9出力型のセレクタ400を使用しており、出力端404の総数が奇数の場合であるので、最も中間で出力先として指示される出力端4045と隣接する出力端4046と間でのサンプリングタイミングの差は1セレクト期間であり、出力端4045を除く残りの出力端404については、隣接する出力端404間でのサンプリングタイミングの差が2セレクト期間となっている。実施例1によれば、隣接画素間でのサンプリングタイミングの差を2sel期間以内としているので、隣接する画素間の輝度が連続的に配置されるため、隣接画素間の輝度差は1sel又は2sel分に対応した値であり、第1比較例で問題となるセレクタ400間と対応する部分に発生する筋状のノイズを抑制することができる。図12は、実施例2を説明する図である。図12Aは、実施例2のサンプリング順セレクタタイミングを示すタイミングチャートである。図12Bは、図12Aに示した実施例2のサンプリング順における水平位置と輝度との関係の第1例を示す図である。図12Cは、図12Aに示した実施例2のサンプリング順における水平位置と輝度との関係の第2例を示す図である。理解し易いように、各セレクタ400の出力端404n及び色の配置順並びにその出力先を制御するつまり出力端404nを選択する制御端406nとの配置態様は、全てのセレクタ400セレクタ400m1、セレクタ400m、セレクタ400m1について同じであるとする。実施例2は、カラー表示の場合における適用例である。隣接するカラーの1画素ごとに、輝度の差を抑えるようにしている。例えば、映像信号Vsignの出力端404nへのサンプリング順は、図12Aに示すように、出力端4041R画素→出力端4044R画素→出力端4047R画素→出力端4042G画素→出力端4045G画素→出力端4048G画素→出力端4043B画素→出力端4046B画素→出力端4049B画素となっている。つまり、何れの色についても、ある色に着目したとき、その色と同じ色の出力端400を、その配列順に従って順に選択している。1入力-9出力型のセレクタ400を使用しており、又、カラーの1画素がR画素、G画素、及びB画素の3つのサブ画素で構成されており、同色画素に着目したとき、隣接画素のサンプリングタイミングの差はαセレクト期間となる。αは、カラー画素の色配列がβ個この例ではR、G、Bの3つであるとしたとき、セレクタ400の出力端404の総数Nをβで除した値この例ではN/β=3である。同一のセレクタ400内において、色別に着目したとき、R画素の出力端404が順に先ず選択され、その後にG画素の出力端404が順に選択され、最後にB画素の出力端404が順に選択されている。即ち、各セレクタ400における選択動作は、色別に着目した場合に、同色の隣接する出力端404の選択タイミングの差は1セレクト期間である。実施例2によれば、色を無視したときには、最初に出力先として指示される出力端404sと最後に出力先として指示される出力端404eとがセレクタ400間において隣接される。しかしながら、図12Bに示す第1例のように、カラーの1画素のそれぞれに着目した場合、セレクタ400内においても、又、隣接するセレクタ400間においても、隣接するカラー画素間の輝度差は1sel分又は2sel分に対応した値であり、比較例よりも小さくなる。又、図12Cに示す第2例のように、同色画素に着目したときには、隣接画素間の輝度差は1sel分に対応した値であり、各色がほぼ同輝度となっている。RGB各単色ごとの輝度の差を抑えられている。隣接する各RGB単色ごとの輝度の差を抑制でき1sel分となる、結果として、各画素の輝度差に起因する表示むらを解消することができる。理解し易いように、各セレクタ400の出力端404n及び色の配列順並びにその出力先を制御する制御端406nとの配置態様を全て同じであるとして説明したが、このことは必須でない。どのような態様であっても、カラーの1画素のそれぞれに着目した場合に、セレクタ400内においても、又、隣接するセレクタ400間においても、隣接するカラー画素間の輝度差が2sel分以下とすればよいし、同色画素に着目したときには、隣接画素間の輝度差を1sel分に対応した値とすればよい。図13~図14は、実施例3を説明する図である。図13は、実施例3のサンプリング順セレクタタイミングを示すタイミングチャートである。図14Aは、実施例3における複数のセレクタ400間における出力端の選択順特に出力端404sと出力端404eの関係を示す図である。図14Bは、図13に示した実施例3のサンプリング順における水平位置と輝度との関係モノクロ表示時を示す図である。実施例3は、1つおきに順に選択する態様であって、最初に出力先として指定される出力端404sを奇数行或いは偶数行の何れかとし、奇数行ごと或いは偶数行ごとに昇順或いは降順に先ず選択し、その後に偶数行ごと或いは奇数行ごとに昇順或いは降順に選択し、更に、残りの奇数行或いは偶数行について、昇順或いは降順に選択する態様である。図示した例は、最初に出力先として指定される出力端404sを奇数行の何れかとし、先ず奇数行のみを昇順に選択し、出力端4049に達したら、最初の偶数行この例では出力端4042の選択に移り、更に偶数行のみを昇順に選択し、最後の出力端この例では出力端4048に達したら、出力端4041の選択に移り、更に残りの奇数行のみを昇順に選択する例である。図は、出力端404sを真ん中の出力端4045にする場合で示しており、映像信号Vsignの出力端404nへのサンプリング順は、出力端4045→出力端4047→出力端4049→出力端4042→出力端4044→出力端4046→出力端4048→出力端4041→出力端4043となる。このような実施例3のサンプリングタイミングによれば、隣接する出力端404つまり映像信号線106HSに関するサンプリングタイミングの差は、セレクタ400内及びセレクタ400間の何れにおいても、4sel分又は5sel分となり、各比較例のセレクタサンプリング順序よりも小さくなり、選択のタイミング差に起因する筋状のノイズを目立たなくすることができる。図15~図16は、実施例4を説明する図である。図15は、実施例4のサンプリング順セレクタタイミングを示すタイミングチャートである。図16Aは、実施例4における複数のセレクタ400間における出力端の選択順特に出力端404sと出力端404eの関係を示す図である。図16Bは、図15に示した実施例4のサンプリング順における水平位置と輝度との関係の第1例カラー表示時における画素ごとに着目した例を示す図である。図16Cは、図15に示した実施例4のサンプリング順における水平位置と輝度との関係の第2例カラー表示時における色ごとに着目した例を示す図である。実施例4は、カラー表示への適用例である実施例2に対する変形例改良であって、ある色に着目したとき、その色と同じ色の出力端400をその配列順に従って順に選択する場合においても、同一のセレクタ400内及び隣接する他のセレクタ400間の何れにおいても、最初に出力先として指示される出力端404sと最後に出力先として指示される出力端404eとが隣接しないようにする態様である。実施例2では、カラー画素を構成するR、G、Bの3つのサブ画素の配列順がR→G→Bである場合に、サブ画素の色の配列順に従って、且つ、出力端400の配列順に従って順に、色別の選択を順に行なっていた。このため、同一のセレクタ400内において、ある色に着目したとき、その色と同じ色の出力端404が順に先ず選択され、その後に他の色について同様に行なっているものの、セレクタ400の境界では、最初に選択される色この例ではRと最後に選択される色この例ではBとが隣接してしまっていた。実施例4では、同一のセレクタ400内において、ある色に着目したとき、その色と同じ色の出力端404が順に先ず選択され、その後に他の色について同様に行ないつつ、色別の選択順をサブ画素の色の配列順とは異なるようにすることにより、実施例2における前記の事象を解消する。例えば、映像信号Vsignの出力端404nへのサンプリング順は、図15に示すように、出力端4041R画素→出力端4044R画素→出力端4047R画素→出力端4043B画素→出力端4046B画素→出力端4049B画素→出力端4042G画素→出力端4045G画素→出力端4048G画素となっている。1入力-9出力型のセレクタ400を使用しており、又、カラーの1画素がR画素、G画素、及びB画素の3つのサブ画素で構成されており、同色画素に着目したとき、隣接画素のサンプリングタイミングの差は3セレクト期間となっている。同一のセレクタ400内において、色別に着目したとき、R画素の出力端404が順に先ず選択され、その後にB画素の出力端404が順に選択され、最後にG画素の出力端404が順に選択されている。実施例4によれば、色を無視したときにも、最初に出力先として指示される出力端404sと最後に出力先として指示される出力端404eとは、セレクタ400内及びセレクタ400間の何れにおいても隣接しない。図15Bに示す第1例のように、カラーの1画素のそれぞれに着目した場合、セレクタ400内及び隣接するセレクタ400間の何れにおいても、隣接するカラー画素間の輝度差は1sel分又は2sel分に対応した値であり、比較例よりも小さくなる。又、図15Cに示す第2例のように、同色画素に着目したときには、隣接画素間の輝度差は1sel分に対応した値であり、各色がほぼ同輝度となっている。RGB各単色ごとの輝度の差を抑えられている。隣接する各RGB単色ごとの輝度の差を抑制できる1sel分となるし、セレクタ400境界においても出力端404sと出力端404eとは隣接しないので、結果として、同色についてだけでなく色を無視した場合にも、各画素の輝度差に起因する表示むらを抑制することができる。図17~図18は、実施例5を説明する図である。図17は、実施例5のサンプリング順セレクタタイミングを示すタイミングチャートである。図18Aは、実施例5における複数のセレクタ400間における出力端の選択順特に出力端404sと出力端404eの関係を示す図である。図18Bは、図17に示した実施例5のサンプリング順における水平位置と輝度との関係の第1例カラー表示時における画素ごとに着目した例を示す図である。図18Cは、図17に示した実施例5のサンプリング順における水平位置と輝度との関係の第2例カラー表示時における色ごとに着目した例を示す図である。実施例5は、カラー表示への適用例である実施例2に対する変形例改良であって、ある色に着目したとき、色別の選択順をサブ画素の色の配列順に従って順に選択する場合においても、同一のセレクタ400内及び隣接する他のセレクタ400間の何れにおいても、最初に出力先として指示される出力端404sと最後に出力先として指示される出力端404eとが隣接しないようにする態様である。実施例2では、カラー画素を構成するR、G、Bの3つのサブ画素の配列順がR→G→Bである場合に、サブ画素の色の配列順に従って、且つ、出力端400の配列順に従って順に、色別の選択を順に行なっていた。このため、同一のセレクタ400内において、ある色に着目したとき、その色と同じ色の出力端404が順に先ず選択され、その後に他の色について同様に行なっているものの、セレクタ400の境界では、最初に選択される色この例ではRと最後に選択される色この例ではBとが隣接してしまっていた。この対策として、実施例4では、出力端400の配列順に従いつつ、サブ画素の配列順に従わない選択を行なう例を説明した。実施例2や実施例4では、ある色に着目したとき、その色と同じ色の出力端400を、その配列順に従って順に選択していたが、このことは必須でない。色の配列順としつつ、出力端400の配列順に従わない選択も可能であり、実施例5ではこれを採用する。即ち、同一のセレクタ400内において、ある色に着目したとき、色別の選択順をサブ画素の色の配列順に従って選択し、その色と同じ色の出力端404をその配列順には従わずに先ず選択し、更に、次の色色について同様に行なうことにより、実施例2における前記の事象を解消する。例えば、映像信号Vsignの出力端404nへのサンプリング順は、図17に示すように、出力端4041R画素→出力端4047R画素→出力端4044R画素→出力端4042G画素→出力端4048G画素→出力端4045G画素→出力端4043B画素→出力端4049B画素→出力端4046B画素となっている。この場合、図18に示すように、同色の隣接する出力端400の選択タイミングの差は1セレクト期間とはならないケースがあるが、同一のセレクタ400内においても、又、隣接する他のセレクタ400との関係においても、最初に出力先として指示される出力端404sと最後に出力先として指示される出力端404eとが隣接しないようにすることができる。RGB各単色ごとの輝度の差を抑えられている。隣接する各RGB単色ごとの輝度の差を抑制できる2sel分以下となるし、セレクタ400境界においても出力端404sと出力端404eとは隣接しないので、結果として、同色についてだけでなく色を無視した場合にも、各画素の輝度差に起因する表示むらを抑制することができる。図19は実施例6を説明する図である。実施例6は、前述の隣接する出力端404間でのサンプリングタイミングの差に起因する筋状の表示むらを抑制解消する技術が適用さた表示装置を搭載した電子機器についての事例である。本実施形態の表示むら抑制処理は、ゲーム機、電子ブック、電子辞書、携帯電話機等の各種の電子機器に使用される電流駆動型の表示素子を具備した表示装置に適用することができる。例えば、図19Aは、電子機器700が、画像表示装置の一例である表示モジュール704を利用したテレビジョン受像機702の場合の外観例を示す斜視図である。テレビジョン受像機702は、台座706に支持されたフロントパネル703の正面に表示モジュール704を配置した構造となっており、表示面にはフィルターガラス705が設けられている。図19Bは、電子機器700がデジタルカメラ712の場合の外観例を示す図である。デジタルカメラ712は、表示モジュール714、コントロールスイッチ716、シャッターボタン717、その他を含んでいる。図19Cは、電子機器700がビデオカメラ722の場合の外観例を示す図である。ビデオカメラ722は、本体723の前方に被写体を撮像する撮像レンズ725が設けられ、更に、表示モジュール724や撮影のスタート/ストップスイッチ726等が配置されている。図19Dは、電子機器700がコンピュータ732の場合の外観例を示す図である。コンピュータ732は、下型筐体733a、上側筐体733b、表示モジュール734、Webカメラ735、キーボード736等を含んでいる。図19Eは、電子機器700が携帯電話機742の場合の外観例を示す図である。携帯電話機742は、折り畳み式であり、上側筐体743a、下側筐体743b、表示モジュール744a、サブディスプレイ744b、カメラ745、連結部746この例ではヒンジ部、ピクチャーライト747等を含んでいる。ここで、表示モジュール704、表示モジュール714、表示モジュール724、表示モジュール734、表示モジュール744a、サブディスプレイ744bは、本実施形態による表示装置を用いることにより作製される。これにより、各電子機器700は、駆動トランジスタの閾値電圧や移動度のばらつき更には、kのばらつきに起因する輝度ばらつきを補正することができるだけでなく、セレクタを介して映像信号を画素回路に供給する構成を採る場合に、隣接する出力端404間でのサンプリングタイミングの差に起因する筋状の表示むらを抑制解消することができ、高画質の表示を行なうことができる。以上、本明細書で開示する技術について実施形態を用いて説明したが、請求項の記載内容の技術的範囲は前記実施形態に記載の範囲には限定されない。本明細書で開示する技術の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本明細書で開示する技術の技術的範囲に含まれる。前記の実施形態は、請求項に係る技術を限定するものではなく、実施形態の中で説明されている特徴の組合せの全てが、本明細書で開示する技術が対象とする課題の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、本明細書で開示する技術が対象とする課題と対応した効果が得られる限りにおいて、この幾つかの構成要件が削除された構成も、本明細書で開示する技術として抽出され得る。例えば、トランジスタをnチャネルとpチャネルで入れ替え、それに合わせて、電源や信号の極性を逆転させる等した相補型の構成にできることは云うまでもない。前記実施形態の記載を踏まえれば、特許請求の範囲に記載の請求項に係る技術は一例であり、例えば、以下の技術が抽出される。以下列記する。[付記1]表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、とを有する画素回路が所定の方向に配列されている画素部を備え、画素部には、所定の方向に配列されている各書込トランジスタに映像信号を供給するための映像信号線が配されており、更に、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数備えており、各選択部における選択動作は、選択部ごとに、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しておらず、且つ、隣接する選択部との関係においても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接していない表示装置。[付記2]出力端の選択間隔を1セレクト期間としたとき、隣接する出力端での選択タイミングの差は2セレクト期間以内である付記1に記載の表示装置。[付記3]外側の出力端から内側の出力端へと順に選択する付記1又は付記2に記載の表示装置。[付記4]各選択部の出力端と出力先を制御する制御端との配置態様は全て同じである付記1乃至付記3の何れか1項に記載の表示装置。[付記5]表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、とを有する画素回路が所定の方向に配列されている画素部を備え、画素部には、所定の方向に配列されている各書込トランジスタに映像信号を供給するための映像信号線が配されており、更に、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数備えており、画素部は、色別の表示部が所定の配列順で配列されており、各選択部における選択動作は、ある色に着目したとき、その色と同じ色の出力端が所定の順に全て選択され、その後に他の色について同様に行なわれる表示装置。[付記6]各選択部における選択動作は、色別に着目した場合に、出力端の選択間隔を1セレクト期間としたとき、同色の隣接する出力端の選択タイミングの差は1セレクト期間である付記5に記載の表示装置。[付記7]各選択部における選択動作は、色配列の各組に着目した場合に、出力端の選択間隔を1セレクト期間としたとき、隣接する出力色での選択タイミングの差は2セレクト期間以内である付記5又は付記6に記載の表示装置。[付記8]色別に着目した場合に、色の配列順に従い、且つ、出力端の配列順に従い、選択が行なわれる付記5乃至付記7の何れか1項に記載の表示装置。[付記9]選択部ごとに、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しておらず、且つ、隣接する選択部との関係においても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接していない付記5乃至付記7の何れか1項に記載の表示装置。[付記10]色別に着目した場合に、色の配列順に従わずに選択が行なわれる付記9に記載の表示装置。[付記11]色別に着目した場合に、出力端の配列順に従わずに選択が行なわれる付記9に記載の表示装置。[付記12]各選択部の出力端と色の配列順と出力先を制御する制御端との配置態様は全て同じである付記5乃至付記11の何れか1項に記載の表示装置。[付記13]選択部は、制御端に供給される制御信号に基づき入力端に供給された映像信号を取り込んで映像信号線に出力するスイッチ回路、を映像信号線ごとに有する付記1乃至付記12の何れか1項に記載の表示装置。[付記14]スイッチ回路は、トランスファーゲート構造である付記13に記載の表示装置。[付記15]表示部は自発光型である付記1乃至付記14の何れか1項に記載の表示装置。[付記16]表示部は有機エレクトロルミネッセンス発光部を有する付記15に記載の表示装置。[付記17]表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した表示素子が配列された画素部と、画素部に供給される映像信号を生成する信号生成部、とを備え、画素部には、所定の方向に配列されている各書込トランジスタに映像信号を供給するための映像信号線が配されており、更に、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数備えており、各選択部における選択動作は、選択部ごとに、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しておらず、且つ、隣接する選択部との関係においても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接していない電子機器。[付記18]表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した表示素子が配列された画素部と、画素部に供給される映像信号を生成する信号生成部、とを備え、画素部には、所定の方向に配列されている各書込トランジスタに映像信号を供給するための映像信号線が配されており、更に、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数備えており、画素部は、色別の表示部が所定の配列順で配列されており、各選択部における選択動作は、ある色に着目したとき、その色と同じ色の出力端が所定の順に全て選択され、その後に他の色について同様に行なわれる電子機器。[付記19]表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した画素回路が配列された画素部の各画素回路を駆動する方法であって、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数使用し、選択部ごとに、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接せず、且つ、隣接する選択部との関係においても、最初に出力先として指定される出力端と最後に出力先として指定される出力端とが隣接しないように、各選択部における選択動作を行なう表示装置の駆動方法。[付記20]表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備した画素回路が配列された画素部の各画素回路を駆動する方法であって、画素部は、色別の表示部が所定の配列順で配列されており、出力端に接続された映像信号線に映像信号を選択的に出力可能なN出力型Nは2以上の正の整数の選択部を複数使用し、ある色に着目したとき、その色と同じ色の出力端が所定の順に全て選択され、その後に他の色について同様に行なわれるように、各選択部における選択動作を行なう表示装置の駆動方法。"