半導体素子11、30、31と、前記半導体素子に熱的に接続され前記半導体素子からの熱を伝達する金属体13、14と、冷媒が流れる冷媒流路18を形成し前記冷媒流路中に前記半導体素子および前記金属体が配置されるケース部19と、前記ケース部の外部に露出して前記半導体素子および電源に電気的に接続される主電流電極端子21とを有する半導体実装体1を備え、前記半導体実装体が複数個積層して配置される半導体装置において、前記半導体実装体が積層された方向を積層方向Xとしたとき、前記主電流電極端子は、前記積層方向Xに延びていて前記ケース部の外形面に対向する面側が前記ケース部内に埋め込まれており、前記主電流電極端子における前記積層方向X端部は、前記ケース部における前記積層方向端部のケース部壁面191まで延びており、前記半導体実装体が積層されたときに隣接する前記半導体実装体における前記主電流電極端子同士が接触するように構成されていることを特徴とする半導体装置。前記主電流電極端子21における前記積層方向X端部の端子壁面211は、前記ケース部壁面191よりも前記積層方向に突出していることを特徴とする請求項1に記載の半導体装置。前記端子壁面211は、前記ケース部壁面191と面一であることを特徴とする請求項1に記載の半導体装置。前記主電流電極端子21のうち、隣接する前記半導体実装体1における前記ケース部壁面191間に配置される部位は、前記ケース部壁面191に埋め込まれていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。前記主電流電極端子における前記積層方向X端部に、前記積層方向Xに弾性変形可能な可撓片213を備えることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。しかしながら、従来の半導体装置は、複数個の主電流電極端子とバスバーとを溶接により接合するようにしているため、バスバーが必要で、しかも溶接点数が多いという問題があった。また、主電流電極端子とバスバーによる電流経路が長くなるため、インダクタンスが大きくなるという問題があった。本発明は上記点に鑑みて、半導体実装体が複数個積層して配置される半導体装置において、主電流電極端子が接合されるバスバーを不要にすることを第1の目的とし、低インダクタンスを実現することを第2の目的とする。上記目的を達成するため、請求項1に記載の発明では、半導体素子11、30、31と、半導体素子に熱的に接続され半導体素子からの熱を伝達する金属体13、14と、冷媒が流れる冷媒流路18を形成し冷媒流路中に半導体素子および金属体が配置されるケース部19と、ケース部の外部に露出して半導体素子および電源に電気的に接続される主電流電極端子21とを有する半導体実装体1を備え、半導体実装体が複数個積層して配置される半導体装置において、半導体実装体が積層された方向を積層方向Xとしたとき、主電流電極端子は、積層方向Xに延びていてケース部の外形面に対向する面側がケース部内に埋め込まれており、主電流電極端子における積層方向X端部は、ケース部における積層方向端部のケース部壁面191まで延びており、半導体実装体が積層されたときに隣接する半導体実装体における主電流電極端子同士が接触するように構成されていることを特徴とする。これによると、半導体実装体を積層することにより隣接する半導体実装体における主電流電極端子間が電気的に接続されるため、主電流電極端子が接合されるバスバーを不要にすることができる。また、主電流電極端子同士の接触部の溶接を廃止することもできる。或いは、主電流電極端子同士の接触部を溶接にて接合する場合であっても、溶接点数が少なくなる。さらに、主電流電極端子はケース部の外形面に対向する面側がケース部内に埋め込まれているため、バスバーが不要であることと相俟って、電流経路が短くなり、低インダクタンスを実現することができる。請求項2に記載の発明では、請求項1に記載の半導体装置において、主電流電極端子21における積層方向X端部の端子壁面211は、ケース部壁面191よりも積層方向に突出していることを特徴とする。これによると、半導体実装体を積層した際に、主電流電極端子同士を確実に接触させることができる。請求項3に記載の発明では、請求項1に記載の半導体装置において、端子壁面211は、ケース部壁面191と面一であることを特徴とする。これによると、半導体実装体を積層した際に、隣接する半導体実装体におけるケース部壁面間に隙間が発生しないようにすることができる。請求項4に記載の発明では、請求項1ないし3のいずれか1つに記載の半導体装置において、主電流電極端子21のうち、隣接する半導体実装体1におけるケース部壁面191間に配置される部位は、ケース部壁面191に埋め込まれていることを特徴とする。これによると、端子壁面のケース部壁面からの突出量を小さくして、隣接する半導体実装体におけるケース部壁面間の隙間を小さくしたり、或いは、端子壁面をケース部壁面と面一にして、隣接する半導体実装体におけるケース部壁面間に隙間が発生しないようにすることができる。請求項5に記載の発明では、請求項1ないし4のいずれか1つに記載の半導体装置において、主電流電極端子における積層方向X端部に、積層方向Xに弾性変形可能な可撓片213を備えることを特徴とする。これによると、ケースの積層方向寸法および主電流電極端子の積層方向寸法のバラツキを可撓片の弾性変形によって吸収することができる。したがって、半導体実装体を積層した際に主電流電極端子同士を確実に接触させることができると共に、半導体実装体を積層した際に隣接する半導体実装体におけるケース部壁面間に隙間が発生しないようにして冷媒流路のシール性を確保することができる。なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。第1実施形態本発明の第1実施形態について説明する。図1は本発明の第1実施形態に係る半導体装置の分解斜視図、図2は図1の半導体実装体の斜視図、図3aは図2のA-A線に沿う断面図、図3bは図3aのB部を拡大して示す断面図、図4は図2のC-C線に沿う断面図、図5は図4のE-E線に沿う断面図、図6は図1の半導体実装体のD矢視図である。本実施形態の半導体装置は、上アームハイサイド側素子用の1つの半導体パワー素子を封止部にて封止した1in1構造の半導体実装体を用いた半導体装置である。図1に示すように、半導体装置は、半導体実装体1が複数個積層され、これらの半導体実装体1の一端側に第1蓋材8が配置され、これらの半導体実装体1の他端側に第2蓋材9が配置されて、図示しない多数のボルトによってそれらが締結されている。以下、本明細書では、半導体実装体1が積層された方向を、積層方向Xという。図2~図6に示すように、半導体実装体1は、半導体パワー素子としてのIGBT絶縁ゲート型バイポーラトランジスタからなる主半導体チップ30と、FWDフリーホイールダイオードからなる副半導体チップ31と、金属体としての下側ヒートシンク13と、金属体としての上側ヒートシンク14と、これらの間に介在する各はんだ15a、15b、16a、16bと、半導体チップ30、31およびヒートシンク13、14を封止する樹脂製の封止部17と、冷媒空気、水、油などの流体が流れる冷媒流路18を形成する樹脂製のケース部19と、ヒートシンク13、14の表面に設けられた絶縁層20と、2つの正極端子21と、1つの出力端子23と、制御端子24とを備えている。ケース部19は、四角筒状であり、積層方向Xに沿って見たときにケース部19の外形は横長の長方形になっている。以下、本明細書では、積層方向Xに対して垂直で、且つ図2においてケース部19の上下の外形面と平行な方向を、幅方向Yという。また、積層方向Xに対して垂直で、且つ図2においてケース部19の左右の外形面と平行な方向を、高さ方向Zという。主半導体チップ30と副半導体チップ31は幅方向Yに並べて配置されており、これらの半導体チップ30、31の周囲部分およびヒートシンク13、14の隙間に樹脂が充填されて封止部17が形成されている。そして、封止部17にて一体化された半導体チップ30、31およびヒートシンク13、14は、略直方体になっており、冷媒流路18中に配置された状態でケース部19に収容されている。また、封止部17とケース部19は、エポキシ樹脂等のモールド材料を用いて、モールド成型によって一体に形成されている。主半導体チップ30の裏面図3a中の下面と下側ヒートシンク13の上面との間は、下側第1はんだ15aによって接合され、主半導体チップ30の表面図3a中の上面と上側ヒートシンク14の下面との間は、上側第1はんだ16aによって接合されている。これにより、下側ヒートシンク13および上側ヒートシンク14は、主半導体チップ30と熱的に接続されて主半導体チップ30からの熱を伝達する。副半導体チップ31の裏面図3a中の下面と下側ヒートシンク13の上面との間は、下側第2はんだ15bによって接合され、副半導体チップ31の表面図3a中の上面と上側ヒートシンク14の下面との間は、上側第2はんだ16bによって接合されている。これにより、下側ヒートシンク13および上側ヒートシンク14は、副半導体チップ31と熱的に接続されて副半導体チップ31からの熱を伝達する。主半導体チップ30および副半導体チップ31には、図示しない電極が形成されている。そして、各半導体チップ30、31の電極は、下側第1はんだ15aおよび下側第2はんだ15bを介して下側ヒートシンク13に電気的に接続されている。下側ヒートシンク13においては、図3a中の下面が放熱面として構成され、上側ヒートシンク14においては、図3a中の上面が放熱面として構成されている。そして、それらの放熱面は、封止部17から露出していて、冷媒流路18を流れる冷媒と接触するようになっている。これにより、主半導体チップ30の表面では、上側第1はんだ16aから上側ヒートシンク14を介して放熱が行われ、主半導体チップ30の裏面では、下側第1はんだ15aから下側ヒートシンク13を介して放熱が行われる。また、副半導体チップ31の表面では、上側第2はんだ16bから上側ヒートシンク14を介して放熱が行われ、副半導体チップ31の裏面では、下側第2はんだ15bから下側ヒートシンク13を介して放熱が行われる。なお、下側ヒートシンク13および上側ヒートシンク14は、たとえば、銅合金もしくはアルミ合金等の熱伝導性および電気伝導性の良い金属で構成されている。また、下側ヒートシンク13および上側ヒートシンク14は、たとえば、全体としてほぼ長方形状の板材とすることができる。そして、上側ヒートシンク14の放熱面に絶縁層20が設けられ図3b参照、また、図示しないが下側ヒートシンク13の放熱面にも同様に絶縁層が設けられ、各ヒートシンク13、14の放熱面は、各半導体チップ30、31と電気的に絶縁されている。したがって、冷媒が水などの導電性を有するものであっても、半導体チップ30、31による回路を適切に構成することができる。ここで、本実施形態の半導体装置は、例えば直流電源に基づいて電気負荷である三相モータを交流駆動するためのインバータとして用いられるもので、直列接続した上下アームが三相分並列接続された構成とされ、主半導体チップ30と副半導体チップ31はインバータの各相の上アームを構成する。そして、主電流電極端子としての正極端子21は、銅合金等の電気伝導性の良い金属にて構成され、積層方向Xに延びる直方体のブロックになっており、一部がケース部19の外部に露出している。より詳細には、正極端子21は、ケース部19の外形面のうち出力端子23が配置されている面と共通の面に配置されている。そして、正極端子21は、ケース部19の外形面図2、図5においてケース部19の下面に対向する面側がケース部19内に埋め込まれており、ケース部19の外形面に対向しない面側がケース部19の外形面から突出している。また、正極端子21は、ケース部19の外形面に対向する面側が下側ヒートシンク13に溶接またははんだにて接合されて、主半導体チップ30のコレクタに電気的に接続されている。さらに、正極端子21における積層方向X端部の壁面である正極端子壁面211は、ケース部19における積層方向X端部の壁面であるケース部壁面191まで延びている。より詳細には、正極端子壁面211とケース部壁面191は面一であり、換言すると、正極端子壁面211とケース部壁面191は、同じ平面上にあって両者間に段差がない状態になっている。なお、正極端子21は、本実施形態では1つの半導体実装体1に2つ設けたが、1つの半導体実装体1に1つ設けてもよい。出力端子23は、銅合金等の電気伝導性の良い金属にて構成された板材よりなり、ケース部19の外部に露出して、図示しない三相モータに電気的に接続されるようになっている。また、出力端子23は、ケース部19の外形面のうち正極端子21が配置されている面と共通の面に配置され、正極端子21とともに幅方向Yに沿って配置され、且つ、2つの正極端子21間に配置されている。さらに、出力端子23は、高さ方向Zに延びている。さらにまた、出力端子23は、上側ヒートシンク14に溶接またははんだにて接合されて、主半導体チップ31のエミッタに電気的に接続されている。制御端子24は、半導体チップ30、31の周囲に設けられたリードフレーム等からなるもので、その先端部がケース部19の外部に突出している。より詳細には、制御端子24は、ケース部19の外形面のうち正極端子21等が配置されている面とは異なる面から突出し、高さ方向Zに延びている。この制御端子24の先端部には、たとえば外部の制御回路基板などが電気的に接続されるようになっており、それによって半導体装置と当該制御回路基板とが電気的に接続されるものである。この制御端子24は、半導体チップ30、31の表面に設けられている信号電極たとえばゲート電極などと導通する端子や基準端子となるものである。そして、図示しないが、この制御端子24と半導体チップ30、31とはボンディングワイヤなどによって結線され、電気的に接続されている。図1に示すように、第1蓋材8は、略直方体の樹脂製の板であり、積層された半導体実装体1の一端側を塞ぐものである。第1蓋材8は、冷媒の入口となる入口パイプ81、および冷媒の出口となる出口パイプ82を備え、入口パイプ81および出口パイプ82は、半導体実装体1の冷媒流路18に連通している。また、第1蓋材8には、ボルトを通す貫通穴83が形成されている。さらに、第1蓋材8には、銅合金等の電気伝導性の良い金属にて構成された2つの正極中継端子84が設けられている。正極中継端子84は、半導体実装体1と一体化された際に正極端子21と接触するように構成されており、また、直流電源の正極に電気的に接続される。なお、第1蓋材8は金属などの導電材にて構成してもよい。その場合は、第1蓋材8と正極中継端子84との間は、例えば絶縁材を介在させて絶縁する。第2蓋材9は、略直方体の樹脂製の板であり、積層された半導体実装体1の他端側を塞ぐものである。第2蓋材9には、ボルトが螺合される雌ねじ91が形成されている。なお、正極中継端子84は、第2蓋材9に設けてもよい。そして、半導体実装体1を積層し、それらの両側に第1蓋材8および第2蓋材9を配置した後に、第1蓋材8の貫通穴83にボルトを通し、ボルトを第2蓋材9の雌ねじ91に螺合させることにより、複数の半導体実装体1、第1蓋材8、および第2蓋材9が締結される。なお、隣接する半導体実装体1間、半導体実装体1と第1蓋材8間、および半導体実装体1と第2蓋材9間の気密性は、図示しないOリングまたは接着剤によって保たれるようになっている。なお、Oリングにてシールする場合は、半導体実装体1、第1蓋材8、および第2蓋材9を締結するボルトの軸力によって、Oリングが加圧される。このように、半導体実装体1、第1蓋材8、および第2蓋材9が積層して締結された状態では、隣接する半導体実装体1の正極端子21同士が正極端子壁面211において接触して電気的に接続される。また、半導体実装体1、第1蓋材8、および第2蓋材9が積層して締結された状態では、第1蓋材8と隣接する半導体実装体1の正極端子21は、第1蓋材8の正極中継端子84に接触して電気的に接続される。なお、正極端子21同士の接触部、および正極端子21と正極中継端子84との接触部は、両者間の電気的な接続をより確実にするために、溶接やはんだにて接合したり、或いは、導電性フィルムを介在させてもよい。また、それらの接触部を溶接やはんだにて接合する場合は、正極端子壁面211とケース部壁面191とは面一でなくてもよい。すなわち、正極端子壁面211がケース部壁面191よりも積層方向Xに凹んでいてもよい。さらに、正極端子壁面211をケース部壁面191よりも積層方向Xに突出させてもよく、これにより、半導体実装体1等を積層した際に、正極端子21同士の接触部、および正極端子21と正極中継端子84との接触部において、接触状態を確実なものにして、両者間の電気的な接続をより確実にすることができる。以上の説明から明らかなように、本実施形態の半導体装置によると、半導体実装体1を積層することにより隣接する半導体実装体1における正極端子21間が電気的に接続されるため、正極端子21が接合されるバスバーを不要にすることができる。また、正極端子21同士の接触部の溶接を廃止することもできる。或いは、その接触部を溶接にて接合する場合であっても、溶接点数が少なくなる。さらに、正極端子壁面211とケース部壁面191とを面一にしているため、半導体実装体1を積層した際に、隣接する半導体実装体1におけるケース部壁面191間に隙間が発生しない。さらにまた、正極端子21はケース部19の外形面に対向する面側がケース部19内に埋め込まれているため、バスバーが不要であることと相俟って、電流経路が短くなり、低インダクタンスを実現することができる。[変形例]図7は本第1実施形態の変形例としての半導体装置の要部を示す断面図である。本実施形態においては、正極端子21は直方体のブロックを用いたが、図7に示すように、導電性金属よりなる板材を断面コ字状に成形した正極端子21を用いてもよい。この場合、正極端子21のうち、隣接する半導体実装体1におけるケース部壁面191間に配置される部位、換言すると、正極端子21における積層方向X両端の折り曲げ片部212は、ケース部壁面191に埋め込まれている。このように、折り曲げ片部212をケース部壁面191に埋設することにより、正極端子壁面211のケース部壁面191からの突出量を小さくして、隣接する半導体実装体1におけるケース部壁面191間の隙間を小さくしたり、或いは、正極端子壁面211をケース部壁面191と面一にして、隣接する半導体実装体1におけるケース部壁面191間に隙間が発生しないようにすることができる。なお、本実施形態では上アーム用の半導体装置について説明したが、下アームローサイド側素子用の半導体装置も同様の構成を採用することができる。第2実施形態本発明の第2実施形態について説明する。図8aは第2実施形態に係る半導体装置における半導体実装体を積層する前の状態を示す要部の断面図、図8bは第2実施形態に係る半導体装置における半導体実装体を積層した後の状態を示す要部の断面図である。以下、第1実施形態と異なる部分についてのみ説明する。図8aに示すように、本実施形態の正極端子21は、銅合金等の電気伝導性の良い金属製板材よりなり、積層方向X両端部を折り曲げて、積層方向X両端部に、積層方向Xに弾性変形可能な可撓片213が形成されている。ここで、この可撓片213の自由状態における積層方向Xの長さのうち、可撓片213の先端部の長さをL1、可撓片213の基端部の長さをL2とし、半導体実装体1におけるケース部壁面191間の長さをL3とすると、L1>L3、L2≦L3、に設定されている。図8bに示すように、半導体実装体1が複数個積層され、これらの半導体実装体1が蓋材8、9図1参照と共にボルトによって締結された状態では、可撓片213が弾性変形して、隣接する半導体実装体1の正極端子21同士が正極端子壁面211において接触すると共に、隣接する半導体実装体1のケース部壁面191同士が密着する。本実施形態によると、可撓片213の自由状態における積層方向X長さL1、L2や、半導体実装体1におけるケース部壁面191間の長さL3のバラツキを可撓片213の弾性変形によって吸収することができる。したがって、半導体実装体1を積層した際に正極端子21同士を確実に接触させることができると共に、半導体実装体1を積層した際に隣接する半導体実装体1におけるケース部壁面191間に隙間が発生しないようにして冷媒流路18図1参照のシール性を確保することができる。他の実施形態上記各実施形態は、実施可能な範囲で任意に組み合わせが可能である。