ランダムアクセスが可能なメモリを搭載した記憶装置であって、初期化時に前記メモリにALL0およびALL1の双方の試験データを書き込む予備テストを実施し、ALL0およびALL1の試験データそれぞれにおいて書き込み終了時点からあらかじめ定めた一定時間経過後のそれぞれの試験データ保持時における前記メモリの温度を測定し、ALL0書き込み時の温度とALL1書き込み時の温度とを比較して、温度が低い方のデータを示す情報を、前記メモリの消費電力が少なくなる特性を示す搭載メモリ電力特性としてあらかじめ保持する搭載メモリ電力特性保持手段と、前記予備テスト以降において、前記メモリの任意のアドレスに書き込みデータを書き込む際に、該書き込みデータの0の個数と1の個数とを抽出して、前記搭載メモリ電力特性保持手段に保持されている前記搭載メモリ電力特性に基づいて、当該書き込みデータをそのまま前記メモリに書き込むべきかあるいは当該書き込みデータの0と1とを反転した反転データとして前記メモリに書き込むべきかを判別して、判別した結果をデータ選択信号として出力するデータ解析手段と、前記書き込みデータの0と1とを反転させた前記反転データを生成した後、前記データ解析手段から出力された前記データ選択信号に基づいて、前記書き込みデータそのままかまたは前記反転データかのいずれかを選択して、前記メモリに書き込む書き込みデータ選択手段と、を少なくとも備えていることを特徴とする記憶装置。前記予備テストの結果を基に、前記書き込みデータ選択手段において前記メモリの任意のアドレスに前記書き込みデータそのままかまたは前記反転データかのいずれを選択して書き込んだかという情報を、データ反転情報として前記メモリのアドレスごとに対応する記憶領域に保持するデータ反転情報保持手段を備え、前記予備テスト以降において、前記メモリの任意のアドレスからデータをメモリデータとして読み出した際に、前記メモリから読み出した前記メモリデータの0と1とを反転させたメモリ反転データを生成した後、前記データ反転情報保持手段に前記メモリのアドレスごとに対応して保持している前記データ反転情報に基づいて、前記メモリから読み出した前記メモリデータそのままかまたは前記メモリ反転データかのいずれかを選択して、読み出しデータとして出力する読み出しデータ選択手段、を少なくとも備えていることを特徴とする請求項1に記載の記憶装置。前記予備テストの結果を基に、前記書き込みデータ選択手段において前記メモリの任意のアドレスに前記書き込みデータそのままかまたは前記反転データかのいずれを選択して書き込む際に、前記データ解析手段が出力する前記データ選択信号も、同時に、前記メモリの当該アドレスに書き込み、しかる後において、前記メモリの任意のアドレスからデータをメモリデータとして読み出した際に、当該アドレスに書き込まれていた前記データ選択信号も同時に読み出し、前記メモリから読み出した前記メモリデータの0と1とを反転させたメモリ反転データを生成した後、当該アドレスから同時に読み出した前記データ選択信号に基づいて、前記メモリから読み出した前記メモリデータそのままかまたは前記メモリ反転データかのいずれかを選択して、読み出しデータとして出力する読み出しデータ選択手段、を少なくとも備えていることを特徴とする請求項1に記載の記憶装置。前記データ解析手段において前記書き込みデータの0の個数と1の個数とを抽出する際に、当該書き込みデータに関する誤り訂正用として付加されるチェックビットを含めて0の個数と1の個数とを抽出して、前記データ選択信号を生成するとともに、前記書き込みデータ選択手段において前記書き込みデータの0と1とを反転させた前記反転データを生成する際に、前記書き込みデータに付加された前記チェックビットも含めて反転させたデータを生成し、前記メモリに書き込む際に、前記書き込みデータに付加された前記チェックビットも含めてそのままかまたは反転させたデータかのいずれかを選択して、書き込むことを特徴とする請求項1ないし3のいずれかに記載の記憶装置。ランダムアクセスが可能なメモリを搭載した記憶装置の動作を制御する記憶装置制御方法であって、初期化時に前記メモリにALL0およびALL1の双方の試験データを書き込む予備テストを実施し、ALL0およびALL1の試験データそれぞれにおいて書き込み終了時点からあらかじめ定めた一定時間経過後のそれぞれの試験データ保持時における前記メモリの温度を測定し、ALL0書き込み時の温度とALL1書き込み時の温度とを比較して、温度が低い方のデータを示す情報を、前記メモリの消費電力が少なくなる特性を示す搭載メモリ電力特性としてあらかじめ保持しておき、前記予備テスト以降において、前記メモリの任意のアドレスに書き込みデータを書き込む際に、該書き込みデータの0の個数と1の個数とを抽出して、保持されている前記搭載メモリ電力特性に基づいて、当該書き込みデータをそのまま前記メモリに書き込むべきかあるいは当該書き込みデータの0と1とを反転した反転データとして前記メモリに書き込むべきかを判別して、判別した結果をデータ選択信号として書き込みデータ選択手段に対して出力し、該書き込みデータ選択手段において前記書き込みデータの0と1とを反転させた前記反転データを生成した後、出力されてきた前記データ選択信号に基づいて、前記書き込みデータそのままかまたは前記反転データかのいずれかを選択して、前記メモリに書き込むことを特徴とする記憶装置制御方法。前記予備テストの結果を基に、前記書き込みデータ選択手段において前記メモリの任意のアドレスに前記書き込みデータそのままかまたは前記反転データかのいずれを選択して書き込んだかという情報を、データ反転情報として前記メモリのアドレスごとに対応して設けた記憶領域に保持し、前記予備テスト以降において、前記メモリの任意のアドレスからデータをメモリデータとして読み出した際に、前記メモリから読み出した前記メモリデータの0と1とを反転させたメモリ反転データを生成した後、前記メモリのアドレスごとに対応して保持している前記データ反転情報に基づいて、前記メモリから読み出した前記メモリデータそのままかまたは前記メモリ反転データかのいずれかを選択して、読み出しデータとして出力することを特徴とする請求項5に記載の記憶装置制御方法。前記予備テストの結果を基に、前記書き込みデータ選択手段において前記メモリの任意のアドレスに前記書き込みデータそのままかまたは前記反転データかのいずれを選択して書き込む際に、前記データ選択信号も、同時に、前記メモリの当該アドレスに書き込み、しかる後において、前記メモリの任意のアドレスからデータをメモリデータとして読み出した際に、当該アドレスに書き込まれていた前記データ選択信号も同時に読み出し、前記メモリから読み出した前記メモリデータの0と1とを反転させたメモリ反転データを生成した後、当該アドレスから同時に読み出した前記データ選択信号に基づいて、前記メモリから読み出した前記メモリデータそのままかまたは前記メモリ反転データかのいずれかを選択して、読み出しデータとして出力することを特徴とする請求項5に記載の記憶装置制御方法。前記書き込みデータの0の個数と1の個数とを抽出する際に、当該書き込みデータに関する誤り訂正用として付加されるチェックビットを含めて0の個数と1の個数とを抽出して、前記データ選択信号を生成するとともに、前記書き込みデータ選択手段において前記書き込みデータの0と1とを反転させた前記反転データを生成する際に、前記書き込みデータに付加された前記チェックビットも含めて反転させたデータを生成し、前記メモリに書き込む際に、前記書き込みデータに付加された前記チェックビットも含めてそのままかまたは反転させたデータかのいずれかを選択して、書き込むことを特徴とする請求項5ないし7のいずれかに記載の記憶装置制御方法。しかしながら、従来の記憶装置は、記憶装置の低消費電力化に関して、次のような課題がある。第1の課題は、一般に、記憶装置に搭載するメモリは多種多様マルチベンダー化であるため、当該メモリの消費電力の特性が判らないことにある。つまり、搭載したメモリが0/1のいずれのデータを保持した時の消費電力が多いのか/少ないのかを判別することができなかったため、消費電力が多い方のデータを数多く書き込んでいる可能性があり、余分な電力を消費している恐れがあるということにある。第2の課題は、たとえ、書き込みデータ/読み出しデータの0と1とを反転させたデータを自在に生成して書き込んだり読み出したりすることができたとしても、0/1いづれのデータを保持した際に消費電力が少なくなるかが分らないということである。第3の課題は、たとえ、何らかの手段によって書き込みデータの0と1とを反転させることができたとしても、データを反転した際に、搭載したメモリの消費電力特性によって、データを反転したという履歴が残すことができないということである。本発明の目的本発明は、かかる課題に鑑みてなされたものであり、消費電力の低減を図ることが可能な記憶装置および記憶装置制御方法を提供することを、その目的としている。前述の課題を解決するため、本発明による記憶装置および記憶装置制御方法は、主に、次のような特徴的な構成を採用している。1本発明による記憶装置は、ランダムアクセスが可能なメモリを搭載した記憶装置であって、初期化時に前記メモリにALL0およびALL1の双方の試験データを書き込む予備テストを実施し、ALL0およびALL1の試験データそれぞれにおいて書き込み終了時点からあらかじめ定めた一定時間経過後のそれぞれの試験データ保持時における前記メモリの温度を測定し、ALL0書き込み時の温度とALL1書き込み時の温度とを比較して、温度が低い方のデータを示す情報を、前記メモリの消費電力が少なくなる特性を示す搭載メモリ電力特性としてあらかじめ保持する搭載メモリ電力特性保持手段と、前記予備テスト以降において、前記メモリの任意のアドレスに書き込みデータを書き込む際に、該書き込みデータの0の個数と1の個数とを抽出して、前記搭載メモリ電力特性保持手段に保持されている前記搭載メモリ電力特性に基づいて、当該書き込みデータをそのまま前記メモリに書き込むべきかあるいは当該書き込みデータの0と1とを反転した反転データとして前記メモリに書き込むべきかを判別して、判別した結果をデータ選択信号として出力するデータ解析手段と、前記書き込みデータの0と1とを反転させた前記反転データを生成した後、前記データ解析手段から出力された前記データ選択信号に基づいて、前記書き込みデータそのままかまたは前記反転データかのいずれかを選択して、前記メモリに書き込む書き込みデータ選択手段と、を少なくとも備えていることを特徴とする。2本発明による記憶装置制御方法は、ランダムアクセスが可能なメモリを搭載した記憶装置の動作を制御する記憶装置制御方法であって、初期化時に前記メモリにALL0およびALL1の双方の試験データを書き込む予備テストを実施し、ALL0およびALL1の試験データそれぞれにおいて書き込み終了時点からあらかじめ定めた一定時間経過後のそれぞれの試験データ保持時における前記メモリの温度を測定し、ALL0書き込み時の温度とALL1書き込み時の温度とを比較して、温度が低い方のデータを示す情報を、前記メモリの消費電力が少なくなる特性を示す搭載メモリ電力特性としてあらかじめ保持しておき、前記予備テスト以降において、前記メモリの任意のアドレスに書き込みデータを書き込む際に、該書き込みデータの0の個数と1の個数とを抽出して、保持されている前記搭載メモリ電力特性に基づいて、当該書き込みデータをそのまま前記メモリに書き込むべきかあるいは当該書き込みデータの0と1とを反転した反転データとして前記メモリに書き込むべきかを判別して、判別した結果をデータ選択信号として書き込みデータ選択手段に対して出力し、該書き込みデータ選択手段において前記書き込みデータの0と1とを反転させた前記反転データを生成した後、出力されてきた前記データ選択信号に基づいて、前記書き込みデータそのままかまたは前記反転データかのいずれかを選択して、前記メモリに書き込むことを特徴とする。本発明の記憶装置および記憶装置制御方法によれば、以下のような効果を奏することができる。第1の効果は、記憶装置の初期化時に、該記憶装置に搭載したメモリが0のデータを保持する場合と1のデータを保持する場合とのいずれが、消費電力がより少なくなるのかを予備テストによって、メモリの消費電力特性として事前に把握することができることにある。第2の効果は、前記予備テストにより事前に把握したメモリの消費電力特性を基にして、初期化段階以降において、書き込みデータとその反転データとを比較して、記憶装置のメモリにデータを保持する際の消費電力が少なくなる方のデータを常にメモリに書き込む動作を行うことによって、記憶装置の消費電力を削減することができることである。第3の効果は、記憶装置の以降の初期化を実施するに当たって、前記予備テストにより事前に把握したメモリの消費電力特性を基にして、書き込みデータとその反転データとを比較して、記憶装置のメモリにデータを保持する際の消費電力が少ない方のデータを常にメモリに書き込む動作を行うことによって、記憶装置の初期化段階においても消費電力を削減することができることである。以下、本発明による記憶装置および記憶装置制御方法の好適な実施形態について添付図を参照して説明する。本発明の特徴本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、ランダムアクセスが可能なメモリが搭載された記憶装置において、0と1とのいずれのデータを保持した時の消費電力が少ないかを記憶装置の初期化段階の予備テストにおいてあらかじめ判定し、消費電力の少ない方のデータを当該記憶装置のメモリの消費電力特性を示す特性値としてあらかじめ書き込んでおき、以降のメモリへのデータ書き込み時において、メモリの消費電力特性を示す特性値を基にして、書き込みデータの0/1の個数を比較することによって、通常の書き込みデータと該書き込みデータの0と1とを反転した反転データとのうち、いずれのデータが消費電力が低くなるかを判別し、消費電力が少ないと判別した方のデータを、常にメモリに書き込む仕組みを備えることによって、記憶装置の低消費電力化を実現することを主要な特徴としている。より具体的には、記憶装置の初期化段階であらかじめALL0とALL1との双方の試験データを書き込む予備テストを実施し、それぞれの試験データをメモリに保持した時の記憶装置の温度を測定することによって、ALL0/ALL1の試験データのうちいずれの試験データを保持した際の記憶装置の消費電力が少なくなるかを判別し、メモリの電力特性として当該予備テスト結果を記憶する搭載メモリ電力特性保持手段言い換えると低消費電力データ判別手段を備えている。しかる後、初期化処理も含めて以降の処理で、或るアドレスにデータを書き込む際に、書き込みデータの0と1との双方の個数を求めて、前記搭載メモリ電力特性保持手段にて記憶したメモリの電力特性に基づいて、通常の書き込みデータとその0と1とを反転させた反転データとのうち、いずれのデータが、消費電力が少なくなるかを判別するデータ解析手段を備え、該データ解析手段の判別結果に基づいて、通常の書き込みデータとその反転データとのうち、消費電力が少ないと判別した方のデータを選択してメモリに書き込むための書き込みデータ選択手段をさらに備えていることを主要な特徴としている。さらに、以降の当該アドレスからの読み出し動作に備えて、データの0と1とを反転してメモリに書き込んだか否かの履歴情報をメモリアドレスごとに記憶する履歴記憶手段としてデータ反転情報保持手段を備えている。そして、メモリの或るアドレスからデータ読み出しを行う際は、該データ反転情報保持手段にて記憶されている履歴情報を参照することによって、当該アドレスのデータを反転して記憶したか否かを確認し、確認した結果に基づいて、メモリから読み出した読み出しデータかまたは該読み出しデータの0と1とを反転した反転データかのいずれかを選択して上位装置に送信するための読み出しデータ選択手段をさらに備えていることも主要な特徴としている。かくのごとき仕組みを備えることによって、記憶装置の消費電力の低減を図ることが可能になる。本発明の実施形態の構成例次に、本発明の実施形態の構成例として、本発明による記憶装置のブロック構成の一例について、図1および図2を用いて詳細に説明する。図1は、本発明による記憶装置のブロック構成の一例を示すブロック構成図であり、図2は、図1の記憶装置のさらに詳細なブロック構成を示すブロック構成図である。ここで、図2は、図1の記憶装置の各機能ブロックに対して、図6に示した従来の記憶装置の場合と同様、上位装置とのインタフェース回路であるRAM制御信号生成回路1、書き込みデータ制御回路3、読み出しデータ制御回路6を追加するとともに、記憶装置内部に誤り訂正用の機能を実施するためのECG回路4およびECC回路5を追加している場合を示している。以下の説明においては、図2に示した記憶装置について詳細に説明することにする。図2に示す記憶装置は、ランダムアクセスが可能なメモリを搭載した記憶装置であり、図6に示した従来の記憶装置の場合と同様、RAM制御信号生成回路1、メモリ2、書き込みデータ制御回路3、ECG回路4、ECC回路5、読み出しデータ制御回路6の各機能ブロックを備えている他、さらに、本発明に特有の機能ブロックとして、データ解析回路7、搭載メモリ電力特性保持回路8、アドレス毎のデータ反転情報保持回路9、書き込みデータセレクタG1、読み出しデータセレクタG2を少なくとも含んで構成している。まず、RAM制御信号生成回路1は、上位装置から、記憶装置に対するコマンド内容を示す上位装置リクエストコマンドおよびアクセスすべきアドレスを示す上位装置リクエストアドレスを受け付けると、それぞれ、メモリアクセスコマンド10およびメモリアクセスアドレス11として、メモリ2と、該メモリ2のアドレスごとに対応付けて、データを反転して記憶したか否かを示すデータ反転情報を記憶するための記憶領域を備えているアドレス毎のデータ反転情報保持回路9と、に対して送出する。また、メモリ2は、上位装置からの上位装置リクエストコマンドとしてRAM制御信号生成回路1から送出されてきたメモリアクセスコマンド10および上位装置からの上位装置リクエストアドレスとしてRAM制御信号生成回路1から送出されてきたメモリアクセスアドレス11と、書き込みデータセレクタG1から送出されてきたメモリデータチェックビットG10図2では、メモリデータCBG10と略記するとを入力信号として入力し、メモリアクセスコマンド10すなわち上位装置リクエストコマンドが書き込みリクエストであった場合には、書き込みデータセレクタG1から送出されてきたメモリデータチェックビットG10をメモリアクセスアドレス11すなわち上位装置リクエストアドレスが指定しているメモリ2の当該アドレスに書き込む。一方、メモリアクセスコマンド10すなわち上位装置リクエストコマンドが読み出しリクエストであった場合には、メモリアクセスアドレス11すなわち上位装置リクエストアドレスが指定しているメモリ2の当該アドレスに保持されているデータを読み出して、メモリデータチェックビット20図2では、メモリデータCB20と略記するとして、読み出しデータセレクタG2に対して送出する。また、書き込みデータ制御回路3は、上位装置から、書き込むべきデータを示す上位装置リクエスト書き込みデータを受け付けると、書き込みデータ30として、誤り訂正用のチェックビットを生成するECG回路4、書き込みデータセレクタG1およびデータ解析回路7に対して送出する。また、ECG回路4は、上位装置からの上位装置リクエスト書き込みデータとして書き込みデータ制御回路3から送出されてくる書き込みデータ30を入力信号として入力し、該書き込みデータ30の誤り訂正用のチェックビットとして書き込みチェックビット40図2では、書き込みCB40と略記するを生成して、書き込みデータセレクタG1とデータ解析回路7とに対して送出する。また、ECC回路5は、読み出しデータセレクタG2から送出されてくるECC入力データチェックビットG20を入力信号として入力し、チェックビットに基づいてECC入力データの誤りを訂正して、読み出しデータ50として、読み出しデータ制御回路6に対して送出する。また、読み出しデータ制御回路6は、ECC回路5から読み出しデータ50が送出されてくると、該読み出しデータ50を、上位装置リプライ読み出しデータとして、上位装置に対して送信する。また、データ解析回路7は、上位装置からの上位装置リクエスト書き込みデータとして書き込みデータ制御回路3から送出されてくる書き込みデータ30とECG回路4から送出されてくる書き込みチェックビット40と搭載メモリ電力特性保持回路8から送出されてくる搭載メモリ電力特性80とを入力信号として入力とし、それぞれの入力信号を基にして、データ選択信号70を生成し、書き込みデータセレクタG1とアドレス毎のデータ反転情報保持回路9とに対して送出する。ここで、データ解析回路7が生成するデータ選択信号70の生成例を、表1に示している。なお、記憶装置の初期化時の予備テストにおいてALL0とALL1との双方の試験データの書き込みテストをあらかじめ行い、メモリデータチェックビットとして保持した時点からあらかじめ定めた一定時間が経過した後の温度すなわち、消費電力を測定し、温度がより低くなっているすなわち、消費電力がより少なくなっている方の試験データを示す情報を搭載メモリ電力特性80として搭載メモリ電力特性保持回路8にあらかじめ記憶している。つまり、0を保持した場合の方が、消費電力が少ないと判別した場合には、搭載メモリ電力特性保持回路8には、搭載メモリ電力特性80を示すメモリ電力特性ビットとして0を記憶し、逆に、1を保持した場合の方が、消費電力が少ないと判別した場合には、搭載メモリ電力特性保持回路8には、搭載メモリ電力特性80を示すメモリ電力特性ビットとして1を記憶している。また、データ解析回路7は、上位装置から上位装置リクエスト書き込みデータとして送信されてくる書き込みデータ30とECG回路から送信されてくる書き込みチェックビット40の各ビットの内容を解析して、0の個数と1の個数とのいずれが多いかを判別している。したがって、表1に示すように、搭載メモリ電力特性保持回路8から送出されてくる搭載メモリ電力特性80として、0を保持した場合の方が、消費電力が少なくなる場合には、データ解析回路7における書き込みデータ30とECG回路から送信されてくる書き込みチェックビット40すなわち上位装置リクエスト書き込みデータの確認結果として、0の個数が多ければ、データ選択信号70として0を生成して、書き込みデータ30すなわち上位装置リクエスト書き込みデータをそのままメモリ2に書き込むことを指示し、逆に、1の個数が多ければ、データ選択信号70として1を生成して、書き込みデータ30すなわち上位装置リクエスト書き込みデータを反転してメモリ2に書き込むことを指示する。また、搭載メモリ電力特性保持回路8から送出されてくる搭載メモリ電力特性80として、1を保持した場合の方が、消費電力が少なくなる場合には、データ解析回路7における書き込みデータ30とECG回路から送信されてくる書き込みチェックビット40すなわち上位装置リクエスト書き込みデータの確認結果として、0の個数が多ければ、データ選択信号70として1を生成して、書き込みデータ30とECG回路から送信されてくる書き込みチェックビット40すなわち上位装置リクエスト書き込みデータを反転してメモリ2に書き込むことを指示し、逆に、1の個数が多ければ、データ選択信号70として0を生成して、書き込みデータ30とECG回路から送信されてくる書き込みチェックビット40すなわち上位装置リクエスト書き込みデータをそのままメモリ2に書き込むことを指示する。また、搭載メモリ電力特性保持回路8は、前述したように、記憶装置の初期化段階の予備テストにおいて判別した消費電力が少なくなる方の試験データを示す情報すなわち0または1のいずれかのメモリ電力特性ビットを搭載メモリ電力特性80として記憶装置がリセットされるまで保持して、該搭載メモリ電力特性80をデータ解析回路7に対して送出する。また、メモリ2のアドレスごとに対応して記憶領域が設けられているアドレス毎のデータ反転情報保持回路9は、上位装置からの上位装置リクエストコマンドとしてRAM制御信号生成回路1から送出されてくるメモリアクセスコマンド10および上位装置からの上位装置リクエストアドレスとしてRAM制御信号生成回路1から送出されてくるメモリアクセスアドレス11とデータ解析回路7から送出されてくるデータ選択信号70とを入力信号として入力し、メモリアクセスコマンド10すなわち上位装置リクエストコマンドが書き込みを要求している場合には、メモリアクセスアドレス11すなわち上位装置リクエストアドレスが指定しているアドレスに該当するアドレス毎のデータ反転情報保持回路9内の記憶領域に、メモリ2の当該アドレスにデータを書き込む際に使用したデータ選択信号70の信号値0:そのまま書き込み、1:反転書き込みを記憶し、メモリアクセスコマンド10すなわち上位装置リクエストコマンドとして当該アドレスへの次の書き込みリクエストが送信されてくるまで、その値を保持する。一方、メモリアクセスコマンド10すなわち上位装置リクエストコマンドが読み出しを要求している場合は、メモリアクセスアドレス11すなわち上位装置リクエストアドレスが指定しているアドレスに該当するアドレス毎のデータ反転情報保持回路9内の記憶領域に記憶されていたデータ選択信号70の信号値0:そのまま書き込んでいた場合、1:反転書き込みしていた場合を読み出して、メモリ2の当該アドレスから読み出したメモリデータチェックビット20に関する当該アドレスのデータ反転情報90として、読み出しデータセレクタG2に対して送出する。また、書き込みデータセレクタG1は、上位装置からの上位装置リクエスト書き込みデータとして書き込みデータ制御回路3から送出されてくる書き込みデータ30とECG回路4から送出されてくる書き込みチェックビット40とデータ解析回路7から送出されてくるデータ選択信号70とを入力信号として入力し、書き込みデータ30すなわち上位装置リクエスト書き込みデータチェックビット40を反転した反転データを作成するとともに、データ解析回路7から送出されてきたデータ選択信号70の値に基づいて、書き込みデータ30すなわち上位装置リクエスト書き込みデータチェックビット40またはその反転データのいずれかを選択して、メモリ2に書き込むべきメモリデータチェックビットG10図2では、メモリデータCBG10と略記するとして、メモリ2に対して送出する。また、読み出しデータセレクタG2は、メモリ2から送出されてくるメモリデータチェックビット20とアドレス毎のデータ反転情報保持回路9から送出されてくる当該アドレスのデータ反転情報90とを入力信号として入力し、メモリデータチェックビット20の0と1とを反転させたメモリ反転データを作成するとともに、アドレス毎のデータ反転情報保持回路9から送出されてきた当該アドレスのデータ反転情報90の値に基づいて、メモリデータチェックビット20またはそのメモリデータチェックビット20の0と1とを反転させたメモリ反転データのいずれかを選択して、ECC入力データチェックビットG20図2では、ECC入力データCBG20と略記するとして、ECC回路5に対して送出する。以上のような記憶装置の構成とすることによって、記憶装置の初期化段階の予備テストにおいて、当該記憶装置に搭載したメモリが、0/1のいずれのデータを保持する方が、消費電力が少なくなるのかを判定して、判定結果を搭載メモリ電力特性80としてあらかじめ搭載メモリ電力特性保持回路8に記憶するとともに、消費電力が少ないと判定した値を用いてメモリ2の記憶内容の初期化を実施し、以降の実際のデータの書き込み動作時には、書き込み用の通常データの0の個数と1の個数とを比較し、通常データと該通常データの0と1とを反転させた反転データとのうち消費電力が少なくなる方のデータをメモリ2に書き込むように制御することを可能にしている。而して、記憶装置の消費電力の低減化を図ることができる。なお、図1および図2に示すブロック構成においては、データの書き込み対象の記憶メディアとして、通常のランダムアクセス用のメモリ2を用いる場合を示しているが、場合によっては、ハードウェアマクロ等からなるデータ記憶部として構成しても良い。本発明の実施形態の動作の説明次に、本発明の一実施形態として図2に示した記憶装置の動作について、その一例を、図3および図4のフローチャートを用いて説明する。図3は、図2の記憶装置の動作の一例を説明するためのフローチャートであり、初期化段階の動作を、メモリ2の消費電力特性をあらかじめ調査するために実施する予備テストの動作を中心にして示している。また、図4は、図2の記憶装置における図3のフローチャートに引き続く動作の一例を説明するためのフローチャートであり、初期化終了後の通常の運用段階で、図3の予備テスト結果を利用して、記憶装置のメモリ2への読み書き動作を制御して、消費電力の低減を図っている動作例を示している。図3のフローチャートにおいて、まず、記憶装置の初期化が開始されるとステップS1、記憶装置の初期設定が実施されるステップS2。しかる後、初期化時の動作の一つとして、メモリ2における消費電力が少なくなるデータの保持方法をあらかじめ調査するための予備テストを実施する。まず、装置データ反転ビットの初期値すなわち搭載メモリ電力特性保持回路8に記憶する搭載メモリ電力特性80を示すメモリ電力特性ビットの初期値として0を設定した後ステップS3、記憶装置のメモリ2の全アドレスに対してALL0のデータを書き込むステップS4。しかる後、あらかじめ定めた一定時間が経過した時点で、記憶装置の温度すなわち、消費電力を測定して結果Aとして保存するステップS5。次いで、記憶装置のメモリ2の全アドレスに対してALL1のデータを書き込むステップS6。しかる後、あらかじめ定めた前記一定時間が経過した時点で、記憶装置の温度すなわち、消費電力を測定して結果Bとして保存するステップS7。ALL0のデータを保持している際の記憶装置の温度消費電力の測定結果である結果AとALL1のデータを保持している際の記憶装置の温度消費電力の測定結果である結果Bとを比較してステップS8、結果Aの方が結果Bよりも温度が高い場合にはステップS8のYes、メモリ2に1のデータを保持する場合の方が、消費電力が少なくなるものと判定して、装置データ反転ビットすなわち搭載メモリ電力特性保持回路8に記憶する搭載メモリ電力特性80を示すメモリ電力特性ビットとして、初期値の0から1に書き替えて、以降、記憶装置のリセットが実施されるまで、搭載メモリ電力特性80としてこの値を保持するステップS9。この段階では、メモリ2の全アドレスが、消費電力が低減されるALL1のデータを保持した状態に設定されているので、その状態を継続して、ステップS11に移行する。逆に、結果Aの方が結果Bよりも温度が高くなかった場合にはステップS8のNo、メモリ2に0のデータを保持する場合の方が、消費電力が少なくなるものと判定して、装置データ反転ビットすなわち搭載メモリ電力特性保持回路8に記憶する搭載メモリ電力特性80を示すメモリ電力特性ビットとして、初期値の0をそのまま継続して、以降、記憶装置のリセットが実施されるまで、搭載メモリ電力特性80としてこの値を保持するステップS10。しかる後、メモリ2の全アドレスが、消費電力が多いALL1のデータを保持した状態に設定されているので、消費電力を低減するために、全アドレスに再度ALL0のデータを書き込むステップS11。ステップS12に移行すると、消費電力が少なくなるデータの保持方法を調べるための予備テストを終了して、記憶装置の残りの初期化処理を継続して実施しステップS12、すべての初期化処理が終了すると、記憶装置の初期設定を終了するステップS13。次に、図3の初期化時の予備テストを実施した後の通常の運用段階における動作について、図4のフローチャートを用いて詳細に説明する。図4のフローチャートにおいて、まず、RAM制御信号生成回路1が上位装置からの上位装置リクエストコマンドとして送信されてくるメモリアクセスコマンド10の受付を開始してステップ21、上位装置からの上位装置リクエストコマンドすなわちメモリアクセスコマンド10が送信されてくると、受け付けた当該メモリアクセスコマンド10がメモリ2への書き込み命令であるか否かを確認するステップS22。受け付けた当該メモリアクセスコマンド10がメモリ2への書き込み命令であった場合はステップS22のYes、データ解析回路7において、上位装置からの上位装置リクエスト書き込みデータとして書き込みデータ制御回路3から送出されてくる書き込みデータ30とECG回路4から送出されてくる書き込みチェックビット40とを合わせたデータについて、0のデータと1のデータとのいずれの個数が多いかを確認するステップS23。書き込みデータ30書き込みチェックビット40について、0のデータの個数が多いと判定された場合はステップS24のYes、次に、0のデータと1のデータのうち消費電力が少ない方のデータ値を示す装置データ反転ビットすなわち搭載メモリ電力特性保持回路8に記憶している搭載メモリ電力特性80を示すメモリ電力特性ビットが0であったか否かを確認するステップS25。装置データ反転ビットすなわちメモリ電力特性ビットが0であった場合にはステップS25のYes、消費電力が少ない0のデータの個数が多い状態でメモリ2に書き込むことが望ましいので、書き込みデータセレクタG1において、書き込みデータ30書き込みチェックビット40を、そのまま、メモリデータチェックビットG10として出力して、上位装置からの上位装置リクエストアドレスとしてRAM制御信号生成回路1から送出されているメモリアクセスアドレス11が示すメモリ2のアドレスに書き込むステップS26。一方、装置データ反転ビットすなわちメモリ電力特性ビットが0ではなかった場合にはステップS25のNo、消費電力が少ない1のデータの個数が多い状態でメモリ2に書き込むことが望ましいので、書き込みデータセレクタG1において、書き込みデータ30書き込みチェックビット40の0と1とを反転した反転データを、メモリデータチェックビットG10として出力して、上位装置からの上位装置リクエストアドレスとしてRAM制御信号生成回路1から送出されているメモリアクセスアドレス11が示すメモリ2のアドレスに書き込むステップS28。また、ステップS24において、書き込みデータ30書き込みチェックビット40について、0のデータの個数が多くないと判定された場合はステップS24のNo、1の個数が多い場合であり、次に、0のデータと1のデータのうち消費電力が少ない方のデータ値を示す装置データ反転ビットすなわち搭載メモリ電力特性保持回路8に記憶している搭載メモリ電力特性80を示すメモリ電力特性ビットが1であったか否かを確認するステップS27。装置データ反転ビットすなわちメモリ電力特性ビットが1であった場合にはステップS27のYes、消費電力が少ない1のデータの個数が多い状態でメモリ2に書き込むことが望ましいので、書き込みデータセレクタG1において、書き込みデータ30書き込みチェックビット40を、そのまま、メモリデータチェックビットG10として出力して、上位装置からの上位装置リクエストアドレスとしてRAM制御信号生成回路1から送出されているメモリアクセスアドレス11が示すメモリ2のアドレスに書き込むステップS26。一方、装置データ反転ビットすなわちメモリ電力特性ビットが1ではなかった場合にはステップS27のNo、消費電力が少ない0のデータの個数が多い状態でメモリ2に書き込むことが望ましいので、書き込みデータセレクタG1において、書き込みデータ30書き込みチェックビット40の0と1とを反転した反転データを、メモリデータチェックビットG10として出力して、上位装置からの上位装置リクエストアドレスとしてRAM制御信号生成回路1から送出されているメモリアクセスアドレス11が示すメモリ2のアドレスに書き込むステップS28。また、ステップS22において、受け付けた当該メモリアクセスコマンド10がメモリ2への書き込み命令ではなかった場合はステップS22のNo、受け付けた当該メモリアクセスコマンド10は、メモリ2からのデータの読み出し命令であるものと判別するステップS29。次に、メモリ2のアドレスごとに対応して記憶領域が設けられているアドレス毎のデータ反転情報保持回路9から、上位装置からの上位装置リクエストアドレスとしてRAM制御信号生成回路1から送出されているメモリアクセスアドレス11が示すメモリ2のアドレスに対応する記憶領域に記憶されている当該アドレスのデータ反転情報90すなわち、メモリ2の当該アドレスへのデータ書き込み時に、書き込みデータ30書き込みチェックビット40をそのまま書き込んだか、または、書き込みデータ30書き込みチェックビット40の0と1とを反転した反転データとして書き込んだかを示す情報を読み出して、当該アドレスのデータ反転情報90すなわち当該アドレスのデータ反転情報ビットが0であるか否かを確認するステップS30。当該アドレスのデータ反転情報90すなわち当該アドレスのデータ反転情報ビットが0であった場合はステップS30のYes、メモリ2への当該アドレスへのデータ書き込み時に、書き込みデータ30書き込みチェックビット40をそのまま書き込んだ場合であり、読み出しデータセレクタG2においては、上位装置リクエストアドレスとしてRAM制御信号生成回路1から送出されているメモリアクセスアドレス11が示すメモリ2のアドレスから読み出したメモリデータチェックビット20を、そのまま、ECC入力データチェックビットG20として、ECC回路5に対して送出するステップS31。しかる後、ECC回路5においては、送出されてきたECC入力データチェックビットG20をチェックして、誤りがあれば訂正を行った後、読み出しデータ50として、読み出しデータ制御回路6に送出し、読み出しデータ制御回路6は、上位装置リプライ読み出しデータとして上位装置に対して送信する。一方、当該アドレスのデータ反転情報90すなわち当該アドレスのデータ反転情報ビットが0ではなかった場合はステップS30のNo、メモリ2への当該アドレスへのデータ書き込み時に、書き込みデータ30書き込みチェックビット40の0と1とを反転した反転データとして書き込んだ場合であり、読み出しデータセレクタG2においては、上位装置リクエストアドレスとしてRAM制御信号生成回路1から送出されているメモリアクセスアドレス11が示すメモリ2のアドレスから読み出したメモリデータチェックビット20の0と1とを反転させて元のデータに戻してから、ECC入力データチェックビットG20として、ECC回路5に対して送出するステップS32。しかる後、ECC回路5においては、送出されてきたECC入力データチェックビットG20をチェックして、誤りがあれば訂正を行った後、読み出しデータ50として、読み出しデータ制御回路6に送出し、読み出しデータ制御回路6は、上位装置リプライ読み出しデータとして上位装置に対して送信する。以上のように動作することにより、図2に示した記憶装置においては、図3のフローチャートにて説明したように、記憶装置の初期化段階の予備テストにおいて、当該記憶装置に搭載したメモリが、0/1のいずれのデータを保持する方が、消費電力が少なくなるのかを判定して、その判定結果を搭載メモリ電力特性80としてあらかじめ搭載メモリ電力特性保持回路8に記憶するとともに、消費電力が少ないと判定した値を用いてメモリ2の記憶内容の初期化を実施し、以降の実際のデータの書き込み動作時には、図4のフローチャートにて説明したように、書き込み用の通常データの0、1の個数を比較し、通常データと該通常データの0と1とを反転した反転データとのうち消費電力が少なくなる方のデータをメモリ2に書き込むように制御することを可能にしている。而して、記憶装置の消費電力の低減化を図ることができる。実施形態の効果の説明以上に詳細に説明したように、本実施形態においては、以下に記載するような効果を奏することができる。第1の効果は、記憶装置の初期化時に、該記憶装置に搭載したメモリ2が0のデータを保持する場合と1のデータを保持する場合とのいずれが、消費電力がより少なくなるのかを予備テストによって、メモリ2の消費電力特性を示す搭載メモリ電力特性80として事前に把握することができることにある。第2の効果は、前記予備テストにより事前に把握したメモリ2の消費電力特性を基にして、初期化段階以降において、書き込みデータとその反転データとを比較して、記憶装置のメモリ2にデータを保持する際の消費電力が少なくなる方のデータを常にメモリ2に書き込む動作を行うことによって、記憶装置の消費電力を削減することができることである。第3の効果は、記憶装置の以降の初期化を実施するに当たって、前記予備テストにより事前に把握したメモリ2の消費電力特性を基にして、書き込みデータとその反転データとを比較して、記憶装置のメモリ2にデータを保持する際の消費電力が少ない方のデータを常にメモリに書き込む動作を行うことによって、記憶装置の初期化段階においても消費電力を削減することができることである。本発明の他の実施形態次に、本発明の他の実施形態について説明する。記憶装置の基本的構成は、前記の図2の場合と同じであるが、アドレス毎のデータ反転情報保持回路9の設置については、さらに工夫して、異なる構成とすることも可能である。その構成例について図5に示している。図5は、本発明による記憶装置の図2とは異なるブロック構成例を示すブロック構成図である。つまり、図5の記憶装置の場合、アドレス毎のデータ反転情報保持回路9を設置しない形式とし、書き込みリクエストの際には、メモリデータチェックビットG20とともに、データ解析回路7から送出されているデータ選択信号70すなわち、書き込みデータ30書き込みチェックビット40をそのまま書き込んだか、または、書き込みデータ30書き込みチェックビット40の0と1とを反転させた反転データとして書き込んだかを示す信号も、同時に、RAM制御信号生成回路1から送出されているメモリアクセスアドレス11が示すメモリ2のアドレスに書き込む構成としている。かかる構成を用いる場合、メモリ2からのデータ読み出しの際は、メモリデータチェックビット20とともに、当該アドレスに同時に書き込まれていたデータ選択信号70すなわち、書き込みデータ30書き込みチェックビット40をそのまま書き込んだか、または、書き込みデータ30書き込みチェックビット40の0と1とを反転させた反転データとして書き込んだかを示す信号も、データ選択信号25としてメモリ2から読み出して、読み出した該データ選択信号25を読み出しデータセレクタG2に入力信号として入力することによって、読み出しデータセレクタG2において、メモリ2から読み出したメモリデータチェックビット20をそのまま出力するか、あるいは、メモリデータチェックビット20の0と1とを反転して出力するかのいずれかを選択することを可能にしている。かくのごときデータの読み書き制御方式を採用することによって、アドレス毎のデータ反転情報保持回路9を備えることに伴う複雑な回路構成を用いる必要がなく、ハードウェア量の削減が可能になる。なお、図5に示す記憶装置においては、図2の場合とは異なり、ECC回路5と読み出しデータセレクタG2との配置を入れ替えて、メモリ2からの読み出しデータすなわちメモリデータチェックビット20をまずECC回路5に入力して、誤り訂正を行った後、読み出しデータセレクタG2において、ECC回路5からの読み出しデータをそのまま送出するかまたは反転してから送出するかのいずれかを選択して、読み出しデータ50として読み出しデータ制御回路6に対して送出するように構成している場合を示している。以上、本発明の好適な実施形態の構成を説明した。しかし、かかる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。