平行に配置された複数本のワード線、これらワード線と交差する平行に配置された複数本のビット線、及び前記ワード線とビット線の各交差部の前記ワード線及びビット線間に接続されたメモリセルを有するメモリセルアレイが、隣接するワード線及びビット線を共有して複数積層されて形成された不揮発性記憶装置であって、前記メモリセルは、直列接続された電流整流素子及び可変抵抗素子を有し、積層方向に隣接する前記電流整流素子は、互いに逆向きに電流を流し、前記可変抵抗素子は、下部電極、上部電極、及び前記下部電極と前記上部電極との間に形成された導電性ナノマテリアルを含む抵抗変化層を有し、積層方向に隣接する前記可変抵抗素子の一方は、陰極となる前記下部電極と前記抵抗変化層の間に酸化チタンTiOxを有し、前記積層方向に隣接する前記可変抵抗素子の他方は、陰極となる前記上部電極と前記抵抗変化層の間に酸化チタンTiOxを有することを特徴とする不揮発性記憶装置。前記抵抗変化層に含まれる導電性ナノマテリアルは、カーボンナノマテリアルであることを特徴とする請求項1記載の不揮発性記憶装置。前記抵抗変化層が絶縁膜で埋め込まれていることを特徴とする請求項1又は2記載の不揮発性記憶装置。前記陰極は窒化チタンTiNまたはチタンシリサイドTiSi層から形成されており、前記陰極と前記抵抗変化層との間には酸化チタンTiOxからなる境界層が形成されていることを特徴とする請求項1~3のうちいずれか1項記載の不揮発性記憶装置。前記陰極と前記抵抗変化層との間にチタンTi及び酸素Oを含有したナノ構造体が存在することを特徴とする請求項1~3のうちいずれか1項記載の不揮発性記憶装置。陰極となる第1の電極と、陽極となる第2の電極と、前記第1の電極と前記第2の電極との間に形成された導電性ナノマテリアルを含む抵抗変化層とを有し、前記第1の電極と前記抵抗変化層との間に酸化チタンTiOxが存在することを特徴とする不揮発性記憶装置。本発明は、良好なスイッチ動作特性を示す不揮発性記憶装置を提供することを目的とする。実施形態に係る不揮発性記憶装置は、平行に配置された複数本のワード線、これらワード線と交差する平行に配置された複数本のビット線、及びワード線とビット線の各交差部のワード線及びビット線間に接続されたメモリセルを有するメモリセルアレイが、隣接するワード線及びビット線を共有して複数積層されて形成され、メモリセルは、直列接続された電流整流素子及び可変抵抗素子を有し、積層方向に隣接する電流整流素子は、互いに逆向きに電流を流し、可変抵抗素子は、下部電極、上部電極、及び下部電極と上部電極との間に形成された導電性ナノマテリアルを含む抵抗変化層を有し、積層方向に隣接する可変抵抗素子の一方は、陰極となる下部電極と抵抗変化層の間に酸化チタンTiOxを有し、積層方向に隣接する可変抵抗素子の他方は、陰極となる上部電極と抵抗変化層の間に酸化チタンTiOxを有する。[第1の実施の形態][全体構成]図1は、本発明の第1の実施の形態に係る不揮発性半導体記憶装置の構成を示すブロック図である。この不揮発性半導体記憶装置は、後述する可変抵抗素子と電流整流素子を具備するメモリセルMCをマトリクス状に配置したメモリセルアレイ1を備える。メモリセルアレイ1のビット線BLには、メモリセルアレイ1のビット線BLを制御し、メモリセルのデータ消去、メモリセルへのデータ書き込み、及びメモリセルからのデータ読み出しを可能にするカラム制御回路2が電気的に接続されている。また、メモリセルアレイ1のワード線WLには、メモリセルアレイ1のワード線WLを選択し、メモリセルのデータ消去、メモリセルへのデータ書き込み、及びメモリセルからのデータ読み出しを可能にするロウ制御回路3が電気的に接続されている。[メモリセルアレイ]図2は、メモリセルアレイ1の一部の斜視図、図3は、図2におけるI-I’線で切断して矢印方向に見たメモリセル1列分の断面図、図4は、メモリセル1つ分の断面図、図5は、図3の等価回路図である。メモリセルアレイ1は、クロスポイント型のメモリセルアレイで、複数本のワード線WLが平行に配設され、これと交差して複数本のビット線BLが平行に配設される。ワード線WLとビット線BLとの各交差部に両配線に挟まれるように後述のメモリセルMCが配置される。このようなメモリセルアレイMA0~MA4が、隣接するワード線WL及びビット線BLを共有して多層に形成される。なお、ワード線WL及びビット線BLは、熱に強く、且つ抵抗値の低い材料が望ましく、例えばタングステンW、チタンTi、窒化タングステンWN、窒化チタンTiN、タングステンシリサイドWSi、ニッケルシリサイドNiSi、コバルトシリサイドCoSi等を用いることができる。[メモリセルMC]メモリセルMCは、図4及び図5に示すように、ワード線WLとビット線BLの間に直列接続された可変抵抗素子11と電流整流素子12とを備える。図2のように三次元的に積層配列されたメモリセルアレイにおいては、互いに交差するビット線BL及びワード線WLにつながる周辺回路において、ビット線BL及びワード線WLが異なる機能を特化して具備するようにし、重複する機能を省略した方が、周辺回路の面積を小さくできる。これにより、同じメモリ容量であっても、面積の小さいメモリ装置が実現できるため、望ましい。このため、ビット線BL及びワード線WLの交差部に位置するメモリセルMC中の電流整流素子12においては、ビット線BLがワード線WLの上部に位置する場合と、ビット線BLがワード線WLの下部に位置する場合とで、電流整流方向が異なり、例えば、選択されたメモリセルMCにおいては、常にビット線BLからワード線WLに向かって電流が流れるように、電流整流素子12が電流整流特性を有することが望ましい。[電流整流素子12]メモリセルMCに用いられる電流整流素子12は、電圧電流特性において所定の電流整流特性を有する素子であれば、材質、構造等は、特に限定されない。電流整流素子12としては、例えば、ポリシリコンPoly-Siで作製したダイオードが挙げられる。ダイオードの一例としては、不純物を含有するp型層及びn型層を備えるPN接合ダイオードが用いられる。また他にも、ダイオードとして、PN接合ダイオードのほかに、ショットキーダイオードや、p型層及びn型層の間に不純物を含有しないi層を挿入したPINダイオード等の各種ダイオード、パンチスルーダイオード等を用いることもできる。また、選択されたメモリセルMCの抵抗変化層に所望の電圧、電流が供給できるような電流整流特性を得られるように、電流整流素子12に用いられる材料として、シリコンSi以外に、シリコンゲルマニウムSiGe、ゲルマニウムGe等の半導体、半導体と金属の混晶、酸化物等の絶縁体を用いることも可能である。[可変抵抗素子11]メモリセルMCに対するデータの書き込みは、選択されたメモリセルMCの可変抵抗素子11に所定の電圧を所定時間印加することにより行う。これにより、選択されたメモリセルMCの可変抵抗素子11が高抵抗状態から低抵抗状態へと変化する。以下、この可変抵抗素子11を高抵抗状態から低抵抗状態へ変化させる動作をセット動作という。一方、メモリセルMCに対するデータの消去は、セット動作後の低抵抗状態の可変抵抗素子11に対し、所定の電圧を所定時間印加することにより行う。これにより、可変抵抗素子11が低抵抗状態から高抵抗状態へと変化する。以下、この可変抵抗素子11を低抵抗状態から高抵抗状態へ変化させる動作をリセット動作という。例えば、2値データの記憶であれば、選択メモリセルMCに対し、リセット動作、セット動作を行うことで、選択メモリセルMCの可変抵抗素子11の抵抗状態を高抵抗状態、低抵抗状態に変化させることにより行う。また、以降では、リセット動作、セット動作を総称してスイッチ動作と呼ぶ。第1の実施の形態に係る可変抵抗素子11の構成を説明する前に、まず、炭素系ナノマテリアルを可変抵抗素子として使用した場合に、リセット動作、セット動作の成功確率を向上させるために、発明者等が独自に行った実験結果、及び得られた新規知見に関して説明する。発明者等が独自に行った一連の実験は、図6に示すような素子を用いて行われた。素子構造は、下部電極及び上部電極によって、カーボンナノチューブCNTから構成される可変抵抗膜が挟まれており、下部電極から上部電極までの側面を覆うように側壁保護膜が形成されているというものである。まず、下部電極のスイッチ動作に与える影響に関して説明する。図7に、下部電極がチタン窒化物TiNである場合と、タングステンWである場合についてのスイッチ動作の成功率を示す。ここでのスイッチ動作成功率とは、ある同一の測定条件下で、6回連続でリセット動作、セット動作が成功する確率を示している。可変抵抗膜のスイッチ動作は、下部電極側を接地し、上部電極側に正の電圧パルスを入力することで行った。また、上部電極にはタングステンWを、側壁保護膜にはシリコン窒化膜SiNを用いた。図7に示すように、下部電極が、タングステンWの場合に比べ、チタン窒化物TiNである場合の方がスイッチ動作成功率が高いことが分かる。次に、図8に示すように、下部電極がチタン窒化物TiNであり、上部電極がタングステンWである素子に対して、上部電極に入力するパルスの極性を変更させ、スイッチ動作への影響を調べた。結果を図9に示す。図9に示すように、下部電極が陰極であり、上部電極が陽極である方が、下部電極が陽極であり、上部電極が陰極である場合よりも、スイッチ動作成功率が高いことが分かる。以上より、スイッチ成功率の向上には、下部電極がチタン窒化物TiNであることが重要なのではなく、陰極がチタン窒化物TiNであることが重要であるということが分かる。次に、陰極のチタン窒化物TiNが、どのようにスイッチ動作成功率向上に寄与しているかを明らかにするため、カーボンナノチューブCNTとチタン窒化物TiN電極の界面を、X線光電子分光分析法XPSにより分析した。図10に、XPSの結果を示す。XPS分析により、カーボンナノチューブCNTとチタン窒化物TiN電極の界面に、チタン酸化物TiOxが形成されていることが分かる。カーボンナノチューブCNTとチタン窒化物TiN電極の界面に存在するチタン酸化物TiOxが、どのようにスイッチ動作に影響を与えるかについては、まだ明らかでないが、以上の一連の実験結果は、陰極電極とカーボンナノチューブCNTとの界面に、チタン酸化物TiOxが存在することがスイッチ動作を向上するために重要であると整理される。以上の、発明者等が独自に行った実験結果、及び得られた新規知見に基づき、本実施形態における可変抵抗素子11は、例えば図11に示すように、下部電極111及び上部電極114と、これら下部電極111及び上部電極114に挟まれるように形成された抵抗変化層113と、下部電極111と抵抗変化層113の境界に形成された酸化チタンTiOxからなる境界層112と、下部電極111から上部電極114までの側壁を覆う保護膜115とを備えて構成されている。抵抗変化層113は、例えばカーボンナノチューブCNTといった炭素系ナノマテリアルからなる。カーボンナノチューブCNTの形状は、シングルウォール、マルチチューブ、または両者の混合でも良く、電気伝導特性も、金属的、半導体的、または両者の混合でも良い。また、カーボンナノチューブCNTの他に、フラーレン、グラフェン、カーボンナノリボン等の炭素系ナノマテリアルを用いることができる。下部電極111は、窒化チタンTiN、チタンシリサイドTiSi等のチタン含有物から構成されていることが望ましい。これは、下部電極111は、窒化チタンTiN、チタンシリサイドTiSi等のチタン含有物の場合、下部電極111表面に形成される酸化チタンTiOxからなる境界層112は、下部電極111の酸化によって形成することも可能であり、製造プロセスが容易になるからである。上部電極114は、導電性材料であれば良く、導電性金属、例えばチタンTi、ジルコニウムZr、ハフニウムHf、タンタルTa、タングステンW、アルミニウムAl、シリコンSiの何れか、又はこれらの合金若しくは窒化物から構成される。保護膜115は、例えばSiN等の絶縁性の物質から形成される。なお、上記の例では、図3のメモリセルMC1、メモリセルMC3のように、電流が上部電極114側から下部電極111側へ流れるように、下部電極111が陰極側、上部電極114が陽極側に設けられることを前提としている。図3のメモリセルMC0、メモリセルMC2のように、下部電極111が陽極側、上部電極114が陰極側に設けられる場合には、上部電極114と可抵抗変化層113の間に、酸化チタンTiOxが形成される。下部電極111が陽極側、上部電極114が陰極側に設けられる場合には、下部電極111は必ずしもチタン含有物である必要はなく、導電性材料であれば良く、導電性金属、例えばチタンTi、ジルコニウムZr、ハフニウムHf、タンタルTa、タングステンW、アルミニウムAl、シリコンSiの何れか、又はこれらの合金若しくは窒化物から構成される。上記構成によれば、上記の発明者等が独自に行った実験結果、及び得られた新規知見により、電流整流素子の電流整流方向に依存せず、図3のMC0、MC1いずれの電流整流方向を有するメモリセルMCにおいても、良好なスイッチ動作を示す不揮発性記憶装置の提供が可能となる。[第2の実施の形態]次に、本発明の第2の実施形態に係る不揮発性記憶装置について説明する。本実施の形態の半導体記憶装置の全体構成は、第1の実施の形態と同様であり、その詳細な説明は省略する。また、第1の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。図3のM0、MC2に示すような下部電極が陽極であり、上部電極が陰極となるメモリセルMCにおいては、抵抗変化層113として用いられる炭素系ナノマテリアルの膜中に空間的な間隙が存在する為、境界層112を抵抗変化層113上に形成する製造工程中に、境界層112構成元素であるチタンTiが、抵抗変化層113中にしみ込んでしまい、抵抗変化層113上に、均一な境界層112が形成できないという問題がある。本実施形態においては、このような問題を解決すべく、図12に示すよう、抵抗変化層113の空間的な間隙を埋めるように絶縁材113aが充填されている。これにより、抵抗変化層113上に平坦な面を形成し、その上に均一に境界層112を形成することが可能となる。なお、この例は、下部電極111が陽極、上部電極114が陰極の例についてであるが、下部電極111が陰極、上部電極114が陽極の場合にも、製造工程を同一することで製造工程の煩雑さを防ぐため、適用することも可能である。[第3の実施の形態]次に、本発明の第3の実施形態について説明する。本実施の形態の半導体記憶装置の全体構成は、第1の実施の形態と同様であり、その詳細な説明は省略する。また、第1の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。本実施形態に係る可変抵抗素子11は、図13に示すように、下部電極111と抵抗変化層113との間に酸化チタンTiOx膜が形成されておらず、かわりにチタンTi及び酸素Oを含有したナノ構造体116が存在している。本実施形態に係る可変抵抗素子11は以下の様に製造される。即ち、基板上に下部電極111と、抵抗変化層113としての炭素系ナノマテリアルの膜と、上部電極114とが形成され、その後、ReactiveIonEtchingRIE等の方法によって複数の可変抵抗素子11に分離される。ここで、下部電極111と上部電極114のいずれかは、チタン含有物、例えば、窒化チタンTiNまたはチタンとシリコンの混晶TiSiにより形成されている。抵抗変化層113として用いられている炭素系ナノマテリアルの膜は、メッシュ状で空間的に間隙があるため、上部電極114及び下部電極111を切断した際の残渣が、チタンTi及び酸素Oを含有したナノ構造体116として炭素系ナノマテリアルの膜中にしみ込む。本実施形態によっては、酸化チタンTiOxを堆積する工程を省略することが可能となる。以上、本発明の実施の形態を説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において、種々の変更、追加、組み合わせ等が可能である。