複数の画素、複数のゲート信号線、及び複数のソース信号線がマトリクス状に配置された表示部と、前記複数のゲート信号線のいずれか一を選択するタイミングを制御する機能を有する走査線駆動回路と、前記走査線駆動回路が前記複数のゲート信号線のいずれか一を選択する期間において、前記複数のソース信号線のすべてに第1の信号を出力した後、前記複数のソース信号線のいずれか一に第2の信号を出力するタイミングを制御する機能を有する信号線駆動回路と、を有し、前記複数の画素のそれぞれは、トランジスタと、画素電極とコモン電極とに挟持され、且つメモリ性を有する表示素子と、を有し、前記トランジスタの第1の端子は前記複数のソース信号線のいずれか一と電気的に接続され、前記トランジスタの第2の端子は前記画素電極と電気的に接続され、前記トランジスタのゲートは前記複数のゲート信号線のいずれか一と電気的に接続されるものである表示装置。複数の画素、複数のゲート信号線、及びNNは自然数個の群に分割される複数のソース信号線がマトリクス状に配置された表示部と、前記複数のゲート信号線のいずれか一を選択するタイミングを制御する機能を有する走査線駆動回路と、前記走査線駆動回路が前記複数のゲート信号線のいずれか一を選択する期間において、前記N個の群のすべてのソース信号線に第1の信号を出力した後、前記N個の群のソース信号線に、1群ずつ順番に第2の信号を出力するタイミングを制御する機能を有する信号線駆動回路と、を有し、前記複数の画素のそれぞれは、トランジスタと、画素電極とコモン電極とに挟持され、且つメモリ性を有する表示素子と、を有し、前記トランジスタの第1の端子は前記複数のソース信号線のいずれか一と電気的に接続され、前記トランジスタの第2の端子は前記画素電極と電気的に接続され、前記トランジスタのゲートは前記複数のゲート信号線のいずれか一と電気的に接続されるものである表示装置。複数の画素、複数のゲート信号線、及びNNは自然数個の群に分割される複数のソース信号線がマトリクス状に配置された表示部と、前記複数のゲート信号線のいずれか一を選択するタイミングを制御する機能を有する走査線駆動回路と、前記走査線駆動回路が前記複数のゲート信号線のいずれか一を選択する期間において、前記2個目乃至N個目のソース信号線に第1の信号を出力し、且つ前記1個目のソース信号線に第2の信号を出力した後、前記2個目乃至N個目の群のソース信号線に、1群ずつ順番に前記第2の信号を出力するタイミングを制御する機能を有する信号線駆動回路と、を有し、前記複数の画素のそれぞれは、トランジスタと、画素電極とコモン電極とに挟持され、且つメモリ性を有する表示素子と、を有し、前記トランジスタの第1の端子は前記複数のソース信号線のいずれか一と電気的に接続され、前記トランジスタの第2の端子は前記画素電極と電気的に接続され、前記トランジスタのゲートは前記複数のゲート信号線のいずれか一と電気的に接続されるものである表示装置。請求項1乃至請求項3のいずれか一項において、前記第1の信号の電位は、前記コモン電極の電位と等しいものである表示装置。請求項1乃至請求項3のいずれか一項において、前記第1の信号の電位と前記コモン電極の電位との電位差の絶対値は、前記表示素子の閾値電圧の絶対値よりも小さいものである表示装置。請求項1乃至請求項5のいずれか一項において、前記第2の信号は、前記コモン電極の電位とおおむね等しい値と、前記コモン電極の電位よりも高い値と、前記コモン電極の電位よりも低い値との3値を有するものである表示装置。請求項1乃至請求項4のいずれか一項の表示装置と、通信機能とを有する電子機器。しかしながら、従来の技術では、1ゲート選択期間において、画素には、1ゲート選択期間の開始時刻から、その画素と接続されるデータ信号線にデータ信号が入力されるまでその画素とデータ線を介して接続されるアナログスイッチがオンになるまでは、前の行の画素に対応したデータ信号が入力されていた。つまり、1ゲート選択期間には、画素が有する表示素子に不正な電圧が印加される時間が存在していた。電気泳動素子等のメモリ性を有する表示素子では、不正な電圧が表示素子に印加されることによる影響が蓄積されていた。そのため、表示素子の階調がずれるといった問題があった。上記課題を鑑み、本発明の一態様は、画素が有する表示素子に不正な電圧が印加される時間を無くす又は短くすることを課題の一とする。また、本発明の一態様は、表示素子の階調のずれを無くす又は低減することを課題の一とする。また、これらの課題のいずれか一を解決する表示装置を提供することを課題の一とする。なお、本発明の一態様は、上記課題の少なくとも一を課題とする。本発明の一態様は、複数の画素、複数のゲート信号線、及び複数のソース信号線がマトリクス状に配置された表示部と、走査線駆動回路と、信号線駆動回路とを有する表示装置である。走査線駆動回路は、複数のゲート信号線のいずれか一を選択するタイミングを制御する機能を有する。信号線駆動回路は、走査線駆動回路が複数のゲート信号線のいずれか一を選択する期間において、複数のソース信号線のすべてに第1の信号を出力した後、複数のソース信号線のいずれか一に第2の信号を出力するタイミングを制御する機能を有する。複数の画素のそれぞれは、トランジスタと、画素電極とコモン電極とに挟持され、且つメモリ性を有する表示素子とを有する。トランジスタの第1の端子は複数のソース信号線のいずれか一と電気的に接続され、トランジスタの第2の端子は画素電極と電気的に接続され、トランジスタのゲートは複数のゲート信号線のいずれか一と電気的に接続される。本発明の一態様は、複数のゲート信号線、及びNNは自然数個の群に分割される複数のソース信号線がマトリクス状に配置された表示部と、走査線駆動回路と、信号線駆動回路とを有する表示装置である。走査線駆動回路は、複数のゲート信号線のいずれか一を選択するタイミングを制御する機能を有する。信号線駆動回路は、走査線駆動回路が複数のゲート信号線のいずれか一を選択する期間において、N個の群のすべてのソース信号線に第1の信号を出力した後、N個の群のソース信号線に、1群ずつ順番に第2の信号を出力するタイミングを制御する機能を有する。複数の画素のそれぞれは、トランジスタと、画素電極とコモン電極とに挟持され、且つメモリ性を有する表示素子とを有する。トランジスタの第1の端子は複数のソース信号線のいずれか一と電気的に接続され、トランジスタの第2の端子は画素電極と電気的に接続され、トランジスタのゲートは複数のゲート信号線のいずれか一と電気的に接続される。本発明の一態様は、複数のゲート信号線、及びNNは自然数個の群に分割される複数のソース信号線がマトリクス状に配置された表示部と、走査線駆動回路と、信号線駆動回路とを有する表示装置である。走査線駆動回路は、複数のゲート信号線のいずれか一を選択するタイミングを制御する機能を有する。信号線駆動回路は、2個目乃至N個目のソース信号線に第1の信号を出力し、且つ1個目のソース信号線に第2の信号を出力した後、2個目乃至N個目のソース信号線に、1群ずつ順番に第2の信号を出力するタイミングを制御する機能を有する。複数の画素のそれぞれは、トランジスタと、画素電極とコモン電極とに挟持され、且つメモリ性を有する表示素子とを有する。トランジスタの第1の端子は複数のソース信号線のいずれか一と電気的に接続され、トランジスタの第2の端子は画素電極と電気的に接続され、トランジスタのゲートは複数のゲート信号線のいずれか一と電気的に接続される。なお、第1の信号の電位は、コモン電極と等しくてもよい。なお、第1の信号の電位とコモン電極の電位との電位差の絶対値は、表示素子の閾値電圧の絶対値よりも小さくてもよい。なお、第2の信号は、コモン電極の電位とおおむね等しい値と、コモン電極の電位よりも大きい値と、コモン電極の電位よりも小さい値との3値であってもよい。本発明の一態様は、画素が有する表示素子に不正な電圧が印加される時間を無くす又は短くすることができる。また、本発明の一態様は、表示素子の階調のずれを無くす又は低減することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。なお、本明細書にて用いる第1、第2、第3、乃至第NNは自然数という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。実施の形態1本実施の形態では、開示する発明の一態様である表示装置及びその駆動方法について説明する。まず、本実施の形態の表示装置の構成例について、図1を参照して以下に説明する。図1に示す表示装置は、複数の画素100がマトリクス状に配列された表示部10画素部ともいうと、各画素を駆動するための走査線駆動回路11及び信号線駆動回路12等の駆動回路と、走査線駆動回路11及び信号線駆動回路12等の駆動回路を制御するためのコントローラ13とを有する。表示部10には、nnは自然数本のゲート信号線111ゲート信号線111_1乃至ゲート信号線111_nと示すが走査線駆動回路11からX方向に延伸して設けられ、mmは自然数本のソース信号線112ソース信号線112_1乃至ソース信号線112_mと示すが信号線駆動回路12からY方向に延伸して設けられる。そして、n本のゲート信号線111とm本のソース信号線112との交差領域には、各々、画素100が設けられる。つまり、複数の画素100は、n行×m列のマトリクス状に配列される。ゲート信号線111は、走査線駆動回路11の出力信号例えばゲート信号を伝達する機能を有する配線であり、配線又は信号線ともいう。ソース信号線112は、信号線駆動回路12の出力信号例えば映像信号を伝達する機能を有する配線であり、配線又は信号線ともいう。なお、便宜上、iiは1乃至nのいずれか一行目のゲート信号線111と電気的に接続される画素100のことを、i行目の画素100と示す。また、jjは1乃至mのいずれか一列目のソース信号線112と電気的に接続される画素100のことを、j列目の画素100と示す。なお、m本のソース信号線112は、NNは自然数個の群に分割される。各群は、1本以上のソース信号線112を有する。好ましくは、各群のソース信号線112の数は、互いに同じ数であるとよい。なお、便宜上、kkは1乃至Nのいずれか一群目のソース信号線112と電気的に接続される画素100のことを、k群目の画素100と示す。なお、表示部10には、画素100の構成に応じて、ゲート信号線111及びソース信号線112の他にも様々な配線を設けてもよい。表示部10に設けることが可能な配線としては、容量線、電源線、信号線又はゲート信号線111とは異なるゲート信号線などがある。なお、表示部10の周辺には、ダミー画素、ダミー配線例えばダミーのゲート信号線、ダミーのソース信号線などを設けてもよい。こうして、表示部10の表示不良を低減することができる。走査線駆動回路11は、1行目の画素100からn行目の画素100までを順番に選択する機能を有する回路であり、駆動回路又はゲートドライバともいう。画素100を選択するタイミングの制御は、走査線駆動回路11がn本のゲート信号線111にゲート信号走査信号ともいうを出力することにより行われる。例えば、i行目の画素100を選択する場合、走査線駆動回路11は、i本目のゲート信号線111に出力するゲート信号を選択状態ハイレベルとロウレベルとの一方にする。このとき、i行目以外の行の画素100を選択しないのであれば、走査線駆動回路11は、i行目以外のゲート信号線111に出力するゲート信号を非選択状態ハイレベルとロウレベルとの他方にする。なお、走査線駆動回路11は、シフトレジスタ回路又はデコーダ回路などを有する。走査線駆動回路11がシフトレジスタ回路を有することによって、走査線駆動回路11が駆動するために必要な信号の数を減らすことができる。また、走査線駆動回路11がデコーダ回路を有することによって、走査線駆動回路11はn行の画素100を1行ずつ任意の順番で選択することができる。なお、走査線駆動回路11は、n行の画素100の中の一部の画素100のみを選択してもよい。こうして、選択する行数が減るため、消費電力の削減を図ることができる。信号線駆動回路12は、各画素100に初期化信号第1の信号ともいうを入力した後、映像信号第2の信号ともいうを入力するタイミングを制御する機能を有する回路であり、駆動回路又はソースドライバともいう。言い換えると、信号線駆動回路12は、ソース信号線112に初期化信号を出力した後、映像信号を出力する回路である。映像信号は、画像情報に応じた信号である。各画素100への初期化信号と映像信号との入力は、走査線駆動回路11が各行の画素100を選択する毎に、全ての群のソース信号線112に同時に初期化信号を出力した後に、1群目のソース信号線112からN群目のソース信号線112に、1群ずつ順番に映像信号を出力することにより行われる。こうして、各行の画素100が選択される毎に、ソース信号線112の電位は所定の値に初期化されるため、各画素100に、前の行の画素100に応じた映像信号が入力されることを防止することができる。したがって、画素100が有する表示素子に不正な電圧が印加されることないため、階調のずれ等の表示不良を低減することができる。なお、信号線駆動回路は、ある群例えば1個目の群のソース信号線112に映像信号を出力し、且つ他の群例えば2乃至N個目の群のソース信号線112に初期化信号を出力した後、該他の群のソース信号線112に、1群ずつ順番に映像信号を出力してもよい。こうして、1ゲート選択期間を短くすることができるので、表示装置を高精細にすることができる。あるいは、各画素100に映像信号を入力する時間を長くすることができるので、正確な値の映像信号を各画素100が保持できるようになり、表示品位の向上を図ることができる。コントローラ13は、画像情報に応じて走査線駆動回路11及び信号線駆動回路12等の駆動回路を制御する機能を有する回路であり、制御回路又はタイミングコントローラともいう。走査線駆動回路11及び信号線駆動回路12等の駆動回路の制御は、コントローラ13が様々な制御信号を走査線駆動回路11及び信号線駆動回路12等の駆動回路に供給することにより行われる。例えば、コントローラ13は、垂直同期信号、クロック信号又はパルス幅制御信号等の制御信号を走査線駆動回路11に供給する。例えば、コントローラ13は、映像信号と、水平同期信号、クロック信号又はラッチ信号等の制御信号とを信号線駆動回路12に供給する。なお、コントローラ13は、走査線駆動回路11及び信号線駆動回路12等の駆動回路に信号を供給するだけでなく、これらの回路に電圧を供給してもよい。この場合、コントローラ回路は、DCDCコンバータ及び/又はレギュレータ回路等の電源回路を有することが好適である。なお、この電源回路と、走査線駆動回路11及び信号線駆動回路12等の駆動回路に信号を供給する回路と、を同じ基板に形成することワンチップ化することにより、部品点数の削減、コストの削減及び/又は歩留まりの向上を図ることができる。次に、本実施の形態の表示装置の駆動方法の概略について、図2を参照して以下に説明する。図2は、走査線駆動回路11が1行目からn行目までを1行ずつ順番に選択する場合のタイミングチャートの例を示す。なお、便宜上、映像信号のことを、信号Dataと示す。特に、i行目の画素100に入力される信号Dataのことを、信号Dataiと示す。なお、便宜上、初期化信号のことを、信号RSTと示す。走査線駆動回路11により選択された行の画素100には、信号RSTが入力された後に、信号Dataが入力される。例えば、走査線駆動回路11がi-1行目を選択すると、i-1行目の画素100には、信号RSTが入力された後、信号Datai-1が入力される。すると、i-1行目の画素100は、信号Datai-1に応じた電圧又は電荷を保持する。そして、i-1行目の画素100は、信号Datai-1に応じた階調になる。このとき、走査線駆動回路11は、1行目乃至i-2行目とi行目乃至n行目とを選択しない。そのため、1行目乃至i-2行目の画素100と、i行目乃至n行目の画素100とには、信号は入力されない。その後、走査線駆動回路11は、i-1行目の選択を終了し、i行目を選択する。すると、i-1行目の画素100には、信号は入力されなくなる。ただし、i-1行目の画素100は、信号Datai-1を保持しているので、i-1行目の画素100は、信号Datai-1に応じた階調のままになる。そして、i行目の画素には、信号RSTが入力された後に、信号Dataiが入力される。すると、i行目の画素100は、信号Dataiに応じた電圧又は電荷を保持する。そして、i行目の画素100は、信号Dataiに応じた階調になる。このとき、走査線駆動回路11は、1行目乃至i-2行目とi1行目乃至n行目とを選択しないままになる。そのため、1行目乃至i-2行目の画素100と、i1行目乃至n行目の画素100とには、信号は入力されないままになる。以上のような動作を各行で繰り返すことにより、各画素100に信号Dataを保持させることができる。なお、図2に示すタイミングチャートにおいて、図3に示すように、走査線駆動回路11は、ある行の選択を終了する前に、別の行の選択を開始してもよい。つまり、2以上の行が同時に選択される期間があってもよい。こうして、走査線駆動回路11の駆動周波数を低くすることができるので、消費電力の削減を図ることができる。なお、図2に示すタイミングチャートにおいて、図4に示すように、走査線駆動回路11は、ある行の選択を終了してから、一定時間後、次の行の選択を開始してもよい。このような動作を実現するためには、コントローラ13が、平衡のクロック信号とパルス幅を制御するための信号とを走査線駆動回路11に出力することが好適である。あるいは、コントローラ13が、非平衡のクロック信号を走査線駆動回路11に出力することが好適である。なお、非平衡の信号とは、平衡ではない信号のことであり、1周期のうち、Hレベルになる時間とLレベルになる時間が異なる信号のことをいう。次に、本実施の形態の表示装置の駆動方法の詳細について、図5を参照して以下に説明する。図5は、信号線駆動回路12が全ての群のソース信号線112に同時に信号RSTを出力した後、1群目乃至N群目のソース信号線112に、1群ずつ順番に信号Dataを出力する場合のタイミングチャートの例を示す。なお、信号RSTの電位は、コモン電極の電位と等しいものとして説明する。こうして、信号RSTとコモン電圧とを同じ値とすることにより、電源電圧の種類を減らすことができる。なお、便宜上、i行目の画素100の中のk群目の画素100、つまりi行k群目の画素100に入力される信号Dataのことを、信号Datai、kと示す。各選択期間において、信号線駆動回路12は、全ての群のソース信号線112に同時に信号RSTを出力した後、1群目乃至N群目のソース信号線112に、1群ずつ順番に信号Dataを出力する。例えば、i行目の選択期間の期間T0において、信号線駆動回路12は、全ての群のソース信号線112に同時に信号RSTを出力する。信号RSTは、i行目の画素100に入力される。その後、i行目の選択期間の期間T1において、信号線駆動回路12は、1群目のソース信号線112に信号Datai、1を出力し、2群目乃至N群目のソース信号線112への信号の出力を止める。すると、1群目のソース信号線112の電位は信号Datai、1と等しい値になり、2群目乃至N群目のソース信号線112は浮遊状態になる。よって、信号線駆動回路12が2群目乃至N群目のソース信号線112に信号Dataを出力するまでは、2群目乃至N群目のソース信号線112の電位は、信号RSTと等しいままになる。その後、i行目の選択期間の期間T2において、信号線駆動回路12は、1群目のソース信号線112への信号の出力を止め、2群目のソース信号線112に信号Datai、2を出力する。すると、1群目のソース信号線112は浮遊状態になり、2群目のソース信号線112の電位は信号Datai、2と等しい値になり、3群目乃至N群目のソース信号線112は浮遊状態のままになる。よって、1群目のソース信号線112の電位は、信号Datai、1と等しいままになる。また、3群目乃至N群目のソース信号線112の電位は信号RSTと等しいままになる。以後、本実施の形態の表示装置は、i行目の選択期間の期間TNまで同様の動作を繰り返す。以上のような動作を各選択期間において行うことにより、各画素100に信号Dataが入力され、表示部10に画像が表示される。本実施の形態の表示装置では、画素100には、信号RSTが入力された後、信号Dataが入力される。したがって、本実施の形態の表示装置では、画素100に、前の行の画素100に対応した信号Data等の不正な信号が入力されることを防止することができる。つまり、画素100の表示素子に、不正な電圧が印加されることを防止することができる。そのため、表示素子に不正な電圧が印加されることによる影響が蓄積されることを防止することができるため、表示素子の階調のずれを防止又は低減することができる。また、残像の低減、及び/又は表示品位の向上などを図ることができる。なお、m本のソース信号線112が割り振られる群の数は、表示装置が有する色要素の数と等しいとよい。例えば、表示装置が3つの色要素例えば赤、青、緑を有する場合、m本のソース信号線112を3つの群に割り振るとよい。なお、m本のソース信号線112を割り振る群の数が多すぎると、信号線駆動回路12が1つの群に信号Dataを出力する時間が、短くなってしまう。そのため、m本のソース信号線112を割り振る群の数は、2以上、6以下であることが好ましい。より好ましくは、2以上、4以下である。または、20以上、40以下であることが好ましい。より好ましくは25以上、35以下である。なお、各群のソース信号線112の数は、互いに等しいとよい。こうして、信号線駆動回路12の構成を簡単にすることができる。ただし、N個の群の一部例えば1群目、N群目などが有するソース信号線112の数は、その他の群が有するソース信号線112の数よりも少なくてもよい。この場合でも、信号線駆動回路12の構成を簡単にすることができる。なお、期間T1乃至TNの長さは、互いに等しいとよい。こうして、各期間の長さを制御する信号例えば同期信号を生成する回路を単純にすることができる。ただし、一部の期間の長さは、その他の期間の長さと異なっていてもよい。例えば、期間T1乃至TNの中の2つの期間のうち、後に配置される期間は、先に配置された期間よりも長くする。こうして、画素100に信号Dataが入力される期間を長くすることができるため、表示品位向上を図ることができる。なお、期間T0は、期間T1乃至TNのいずれか一と同じ長さであるとよい。こうして、各期間の長さを制御する信号例えば同期信号を生成する回路を単純にすることができる。ただし、期間T0は、期間T1乃至TNのいずれか一よりも長くしてもよい。こうして、表示素子に不正な信号が入力されることをさらに抑制することができる。あるいは、期間T0は、期間T1乃至TNのいずれか一よりも短くしてもよい。こうして、選択期間を短くすることができる。なお、信号RSTの電位とコモンの電位との電位差の絶対値が表示素子の閾値電圧の絶対値よりも小さくなるように、信号RSTの値を設定するとよい。特に、信号RSTの電位は、コモン電極と同じ電位であることが好ましい。こうして、電源電圧の種類を少なくすることができる。ただし、ソース信号線112におけるスイッチングノイズ等を考慮して、信号RSTの電位をコモン電極と異なる電位としてもよい。例えば、信号線駆動回路12がNチャネル型トランジスタを用いて信号RSTをソース信号線112に出力するタイミングを制御するとする。この場合、Nチャネル型トランジスタがオンになり、信号RSTがソース信号線112に出力された後、Nチャネル型トランジスタがオフになるときに、ソース信号線112の電位は信号RSTよりも下がってしまう。このソース信号線112の電位の低下を考慮して、信号RSTの電位をコモン電極の電位よりも高くしてもよい。なお、同様の理由で、信号線駆動回路12がPチャネル型トランジスタを用いて信号RSTをソース信号線112に出力するタイミングを制御する場合、信号RSTの電位をコモン電極の電位よりも低くしてもよい。なお、i行目の選択期間において、信号線駆動回路12は、k群目のソース信号線112に信号Datai、kを出力すると説明した。この説明は、k群目のソース信号線112が2本以上である場合、信号線駆動回路12がk群目のソース信号線112のすべてに同じ信号を出力するという意味ではないことを付記する。k群目のソース信号線112が2本以上である場合、信号線駆動回路12は、k群目のソース信号線112と電気的に接続される画素100の階調に応じて、k群目のソース信号線112に異なる信号を出力することができるし、同じ信号を出力することができる。なお、図4に示すタイミングチャートのように、ある行の選択期間の終了時刻と、次の行の選択期間の開始時刻とに、一定の期間が設けられる場合、信号線駆動回路12は、選択期間の開始時刻よりも前、且つ前の行の選択期間の終了時刻よりも後に、信号RSTの出力を開始してもよい。こうして、信号線駆動回路12が1つの群のソース信号線112に信号Dataを出力する時間を長くすることができる。あるいは、タイミングのずれ等により、画素100に信号RSTが入力される前に、不正な信号例えば前の行に対応した信号Dataが入力されることを防止することができる。本実施の形態は、他の実施の形態と適宜組み合わせることができる。実施の形態2本実施の形態では、実施の形態1とは異なる表示装置の駆動方法について説明する。本実施の形態では、実施の形態1と異なるところのみを説明し、実施の形態1と共通するところはその説明を省略する。本実施の形態の表示装置の駆動方法は、各選択期間において、信号線駆動回路12は、ある一つの群のソース信号線112に信号Dataを出力し、且つ他の群のソース信号線112に信号RSTを出力するところが、実施の形態1の表示装置の駆動方法と異なる。図6は、本実施の形態の表示装置の駆動方法を説明するためのタイミングチャートの例を示す。各選択期間は、期間T1乃至TNという複数の期間に分割される。図6に示すタイミングチャートでは、各選択期間において、まず信号線駆動回路12は、1群目のソース信号線112に信号Dataを出力し、且つ2群目乃至N群目のソース信号線112に信号RSTを出力する。その後、信号線駆動回路12は、実施の形態1において説明した表示装置の駆動方法と同様に、2群目乃至N群目のソース信号線112に1群ずつ順番に信号Dataを出力する。例えば、i行目の選択期間の期間T1において、信号線駆動回路12は、1群目のソース信号線112に信号Datai、1を出力し、且つ2群目乃至N群目のソース信号線112に信号RSTを出力する。その後、i行目の選択期間の期間T2において、信号線駆動回路12は、1群目のソース信号線112への信号の出力を止め、2群目のソース信号線112に信号Datai、2を出力し、3群目乃至N群目のソース信号線112への信号の出力を止める。すると、1群目のソース信号線112は浮遊状態になる。よって、1群目のソース信号線112の電位は信号Datai、1と等しいままになる。そして、3群目乃至N群目のソース信号線112は浮遊状態になる。よって、信号線駆動回路12が3群目乃至N群目のソース信号線112に信号Dataを出力するまでは、3群目乃至N群目のソース信号線112の電位は信号RSTと等しいままになる。その後、i行目の選択期間の期間T3において、信号線駆動回路12は、2群目のソース信号線112への信号の出力を止め、3群目のソース信号線112に信号Datai、3を出力する。すると、2群目のソース信号線112は浮遊状態になる。よって、2群目のソース信号線112の電位は信号Datai、2と等しいままになる。このとき、信号線駆動回路12は、1群目のソース信号線112及び4群目乃至N群目のソース信号線112に信号を出力しないままになる。以後、本実施の形態の表示装置は、i行目の選択期間の期間TNまで同様の動作を繰り返す。以上のような動作を各選択期間において行うことにより、各画素100に信号Dataが入力され、表示部10に画像が表示される。本実施の形態の表示装置では、画素100には、信号RSTが入力された後、信号Dataが入力される。したがって、本実施の形態の表示装置では、画素100に、前の行の画素100に対応した信号Data等の不正な信号が入力されることを防止することができる。つまり、画素100の表示素子に、不正な電圧が印加されることを防止することができる。そのため、表示素子に不正な電圧が印加されることによる影響が蓄積されることを防止することができるため、表示素子の階調のずれを防止又は低減することができる。また、残像の低減、及び/又は表示品位の向上などを図ることができる。また、本実施の形態の表示装置では、選択期間を分割する数を少なくすることができる。よって、期間T1乃至TNのそれぞれの時間を長くすることができる。つまり、信号線駆動回路12が1つの群のソース信号線112に信号を出力する時間を長くすることができるため、表示部を大きくすることができ、表示品位の向上を図ることができる。あるいは、選択期間を短くすることができるため、表示部10に配列する画素の数を多くすることができる。本実施の形態は、他の実施の形態と適宜組み合わせることができる。実施の形態3本実施の形態では、開示する発明の一態様である表示装置が有する信号線駆動回路の具体例及びその駆動方法について説明する。まず、本実施の形態の信号線駆動回路の構成例について、図7を参照して以下に説明する。図7に示す信号線駆動回路は、デマルチプレクサ回路200を有する。デマルチプレクサ回路200は、m個のスイッチ201スイッチ201_1乃至スイッチ201_mと示すを有する。m個のスイッチ201は、N個の群に分割される。そして、各群は、MMは自然数個のスイッチ201を有する。デマルチプレクサ回路200は、M本の映像信号線211映像信号線211_1乃至映像信号線211_Mと示すと、m本のソース信号線112とに電気的に接続される。そして、スイッチ201は、映像信号線211とソース信号線112との間に電気的に接続される。例えば、j個目のスイッチ201は、M本目の映像信号線211のいずれか一と、j本目のソース信号線112との間に電気的に接続される。なお、映像信号線211は、映像信号を伝達するための配線であり、配線、信号線又はビデオ信号線ともいう。デマルチプレクサ回路200は、映像信号線211により伝達される映像信号を、2以上のソース信号線に分配する機能を有する回路であり、駆動回路、セレクタ回路、SSD回路又は信号線駆動回路ともいう。映像信号を分配するタイミングの制御は、スイッチ201の導通状態を制御することにより行われる。スイッチ201がオンになると、映像信号線211とソース信号線112とは導通状態になる。よって、映像信号がソース信号線112に出力される。一方で、スイッチ201がオフになると、映像信号線211とソース信号線112とは非導通状態になる。よって、映像信号はソース信号線112に出力されない。次に、図7に示す信号線駆動回路の駆動方法の例について、図8を参照して以下に説明する。図8は、実施の形態1において説明した表示装置の駆動方法を実現するためのタイミングチャートの例を示す。各選択期間において、全ての群のスイッチ201が同時にオンになり、信号RSTが全ての群のソース信号線112に同時に出力される。その後、1群目乃至N群目のスイッチ201が1群ずつ順番にオンになり、1群目乃至N群目のソース信号線112に、1群ずつ順番に信号Dataが出力される。例えば、i行目の選択期間の期間T0において、全ての群のスイッチ201が同時にオンになる。期間T0では、映像信号線211には信号RSTが入力される。よって、信号RSTが全ての群のソース信号線112に同時に出力される。その後、i行目の選択期間の期間T1において、1群目のスイッチ201はオンのままになり、2群目乃至N群目のスイッチ201はオフになる。期間T1では、映像信号線211には信号Datai、1が入力される。よって、信号Datai、1は、1群目のソース信号線112に出力される。その後、i行目の選択期間の期間T2において、1群目のスイッチ201はオフになり、2群目のスイッチ201はオンになり、3群目乃至N群目のスイッチ201はオフのままになる。期間T2では、映像信号線211には信号Datai、2が入力される。よって、信号Datai、2は、2群目の映像信号線211に出力される。以後、デマルチプレクサ回路200は、期間T1及び期間T2と同様な動作を期間TNまで繰り返す。以上のような動作を各選択期間において行うことにより、各画素100に信号Dataが入力され、表示部10に画像が表示される。本実施の形態の表示装置では、画素100には、信号RSTが入力された後、信号Dataが入力される。したがって、本実施の形態の表示装置では、画素100に、前の行の画素100に対応した信号Data等の不正な信号が入力されることを防止することができる。つまり、画素100の表示素子に、不正な電圧が印加されることを防止することができる。そのため、表示素子に不正な電圧が印加されることによる影響が蓄積されることを防止することができるため、表示素子の階調のずれを防止又は低減することができる。また、残像の低減、及び/又は表示品位の向上などを図ることができる。なお、図7に示す信号線駆動回路は、その周波数が比較的遅い。そのため、スイッチ201としては、非晶質シリコン、微結晶シリコン又は酸化物半導体等を有するトランジスタを用いることができる。このようなトランジスタによりスイッチ201を構成することによって、製造コストの削減、表示装置の大型化、歩留まりの向上又は信頼性の向上などを図ることができる。なお、図7に示す信号線駆動回路を、非晶質シリコン、微結晶シリコン又は酸化物半導体等を有するトランジスタによって構成する場合、信号線駆動回路と表示部とは同じ基板に形成されることが好ましい。こうして、外部回路と表示部が形成される基板との接続点数を削減することができる。よって、歩留まりの向上、信頼性の向上又はコストの削減などを図ることができる。なお、2つ以上の群のスイッチ201が同時にオンになってもよい。なお、1群目乃至N群目のスイッチ201は、1群ずつ任意の順番でオンになってもよい。この場合、スイッチ201の導通状態は、デコーダ回路によって制御されるとよい。本実施の形態は、他の実施の形態と適宜組み合わせることができる。実施の形態4本実施の形態では、実施の形態3とは異なる信号線駆動回路の具体例及びその駆動方法について説明する。本実施の形態では、実施の形態3と異なるところのみを説明し、実施の形態3と共通するところはその説明を省略する。まず、本実施の形態の信号線駆動回路の構成例について、図9を参照して以下に説明する。本実施の形態の信号線駆動回路は、m個のスイッチ202スイッチ202_1乃至スイッチ202_mと示すを有するところが、実施の形態3で説明した信号線駆動回路とは異なる。スイッチ201と同様に、m個のスイッチ202は、N個の群に分割され、各群は、M個のスイッチ202を有する。スイッチ202は、電源線212とソース信号線112との間に電気的に接続される。例えば、j個目のスイッチ202は、電源線212と、j本目のソース信号線112との間に電気的に接続される。なお、電源線212は、信号RSTを伝達するための配線であり、配線又は信号線ともいう。次に、本実施の形態の信号線駆動回路の駆動方法の例について、図10を参照して以下に説明する。図10は、実施の形態1において説明した表示装置の駆動方法を実現するためのタイミングチャートの例を示す。各選択期間において、全ての群のスイッチ201がオフになり、全ての群のスイッチ202がオンになり、信号RSTが全ての群のソース信号線112に同時に出力される。その後、全ての群のスイッチ202がオフになり、1群目乃至N群目のスイッチ201が1群ずつ順番にオンになり、1群目乃至N群目のソース信号線112に、1群ずつ順番に信号Dataが出力される。例えば、i行目の選択期間の期間T0において、全ての群のスイッチ201がオフになり、全ての群のスイッチ202がオンになる。よって、信号RSTが全ての群のソース信号線112に同時に出力される。その後、i行目の選択期間の期間T1において、全ての群のスイッチ202がオフになり、1群目のスイッチ201はオンになり、2群目乃至N群目のスイッチ201はオフになる。よって、信号Datai、1は、1群目のソース信号線112に出力される。その後、i行目の選択期間の期間T2において、全ての群のスイッチ202がオフのままになり、1群目のスイッチ201はオフになり、2群目のスイッチ201はオンになり、3群目乃至N群目のスイッチ201はオフのままになる。よって、信号Datai、2は、2群目の映像信号線211に出力される。以後、デマルチプレクサ回路200は、期間T1及び期間T2における動作と同様な動作を期間TNまで繰り返す。以上のような動作を各選択期間において行うことにより、各画素100に信号Dataが入力され、表示部10に画像が表示される。本実施の形態の表示装置では、画素100には、信号RSTが入力された後、信号Dataが入力される。したがって、本実施の形態の表示装置では、画素100に、前の行の画素100に対応した信号Data等の不正な信号が入力されることを防止することができる。つまり、画素100の表示素子に、不正な電圧が印加されることを防止することができる。そのため、表示素子に不正な電圧が印加されることによる影響が蓄積されることを防止することができるため、表示素子の階調のずれを防止又は低減することができる。また、残像の低減、及び/又は表示品位の向上などを図ることができる。本実施の形態は、他の実施の形態と適宜組み合わせることができる。実施の形態5本実施の形態では、実施の形態3及び実施の形態4とは異なる信号線駆動回路の具体例及びその駆動方法について説明する。本実施の形態では、実施の形態4と異なるところのみを説明し、実施の形態4と共通するところはその説明を省略する。まず、本実施の形態の信号線駆動回路の構成例について、図11を参照して以下に説明する。本実施の形態の信号線駆動回路は、1群目のスイッチ202が省略されるところが、実施の形態4において説明した信号線駆動回路と異なる。次に、本実施の形態の信号線駆動回路の駆動方法の例について、図12を参照して以下に説明する。図12は、実施の形態2において説明した表示装置の駆動方法を実現するためのタイミングチャートの例を示す。各選択期間において、1群目のスイッチ201がオンになり、且つ2群目乃至N群目のスイッチ201がオフになり、2群目乃至N群目のスイッチ202がオンになる。すると、1群目のソース信号線112に信号Dataが出力され、2群目乃至N群目のソース信号線112に信号RSTが出力される。その後、1群目のスイッチ201がオフになり、且つ2群目乃至N群目のスイッチ201が1群ずつ順番にオンになり、2群目乃至N群目のスイッチ202がオフになる。すると、2群目乃至N群目のソース信号線112に、1群ずつ順番に信号Dataが出力される。例えば、i行目の選択期間の期間T1において、1群目のスイッチ201がオンになり、且つ2群目乃至N群目のスイッチ201がオフになり、2群目乃至N群目のスイッチ202がオンになる。よって、1群目のソース信号線112に信号Datai、1が出力され、2群目乃至N群目のソース信号線112に信号RSTが出力される。その後、i行目の選択期間の期間T2において、1群目のスイッチ201がオフになり、2群目のスイッチ201がオンになり、3群目乃至N群目のスイッチ201がオフのままになり、2群目乃至N群目のスイッチ202がオフになる。よって、映像信号線211の信号Datai、2は、2群目のソース信号線112に出力される。その後、i行目の選択期間の期間T3において、1群目のスイッチ201がオフのままになり、2群目のスイッチ201がオフになり、3群目のスイッチ201がオンになり、4群目乃至N群目のスイッチ201がオフのままになり、2群目乃至N群目のスイッチ202がオフのままになる。よって、映像信号線211の信号Datai、3は、3群目のソース信号線112に出力される。以後、デマルチプレクサ回路200は、期間T2及び期間T3と同様な動作を期間TNまで繰り返す。以上のような動作を各選択期間において行うことにより、各画素100に信号Dataが入力され、表示部10に画像が表示される。本実施の形態の表示装置では、画素100には、信号RSTが入力された後、信号Dataが入力される。したがって、本実施の形態の表示装置では、画素100に、前の行の画素100に対応した信号Data等の不正な信号が入力されることを防止することができる。つまり、画素100の表示素子に、不正な電圧が印加されることを防止することができる。そのため、表示素子に不正な電圧が印加されることによる影響が蓄積されることを防止することができるため、表示素子の階調のずれを防止又は低減することができる。また、残像の低減、及び/又は表示品位の向上などを図ることができる。本実施の形態は、他の実施の形態と適宜組み合わせることができる。実施の形態6本実施の形態では、実施の形態3乃至実施の形態5において説明した信号線駆動回路が有するスイッチとして、トランジスタを用いた場合の例を説明する。図13は、図7に示す信号線駆動回路において、スイッチとしてトランジスタを用いる場合の例を示す。図13では、スイッチ201として、トランジスタ201Aが用いられる。トランジスタ201Aの第1の端子ソースとドレインとの一方は、映像信号線211と電気的に接続される。トランジスタ201Aの第2の端子ソースとドレインとの他方は、ソース信号線112と電気的に接続される。トランジスタ201Aのゲートは、配線213と電気的に接続される。具体的には、k群目のトランジスタ201Aの第1の端子ソースとドレインとの一方は、映像信号線211_1乃至映像信号線211_Mのいずれか一と電気的に接続される。k群目のトランジスタ201Aの第2の端子ソースとドレインとの他方は、映像信号線211_kと電気的に接続される。k群目のトランジスタ201Aのゲートは、k本目の配線213配線213_kと示すと電気的に接続される。なお、トランジスタの極性は、Nチャネル型であることが可能であるし、Pチャネル型であることも可能である。Nチャネル型のトランジスタは、ゲートとソースとの間の電位差Vgsともいうが閾値電圧を上回ったときにオンになるとする。Pチャネル型のトランジスタは、Vgsが閾値電圧を下回ったときにオンになるとする。図14は、図13に示す信号線駆動回路の駆動方法を説明するためのタイミングチャートの例を示す。図14に示すタイミングチャートでは、トランジスタがNチャネル型である場合の例を示す。各群のスイッチ201がオンになる期間では、その群のトランジスタ201Aのゲートと電気的に接続される配線213に、H信号が入力される。そして、各群のスイッチ201がオフになる期間では、その群のトランジスタ201Aのゲートと電気的に接続される配線213に、L信号が入力される。例えば、期間Tkでは、k群目のスイッチ201がオンになり、1群目乃至k-1群目のスイッチ201及びk1群目乃至N群目のスイッチ201がオフになる。よって、k本目の配線213にはH信号が入力され、1本目乃至k-1本目の配線213及びk1本目及びN本目の配線213にはL信号が入力される。次に、図15は、図9に示す信号線駆動回路において、スイッチとしてトランジスタを用いる場合の回路図の例を示す。図15では、スイッチ202として、トランジスタ202Aが用いられる。トランジスタ202Aの第1の端子は、電源線212と電気的に接続される。トランジスタ202Aの第2の端子は、ソース信号線112と電気的に接続される。トランジスタ202Aのゲートは、配線214と電気的に接続される。具体的には、j個目のトランジスタ202Aの第1の端子は、j本目の電源線212と電気的に接続される。j個目のトランジスタ202Aの第2の端子は、ソース信号線112と電気的に接続される。j個目のトランジスタ202Aのゲートは、配線214と電気的に接続される。なお、図11に示す信号線駆動回路において、スイッチとしてトランジスタを用いる場合の構成は、図15に示す信号線駆動回路において、1群目のトランジスタ202Aを省略した構成と同様である。図16は、図15に示す信号線駆動回路の駆動方法を説明するためのタイミングチャートの例を示す。図16に示すタイミングチャートでは、トランジスタがNチャネル型である場合の例を示す。スイッチ202がオンになる期間例えば期間T0では、配線214には、H信号が入力される。スイッチ202がオフになる期間例えば期間T1乃至TNでは、配線214には、L信号が入力される。なお、m個のトランジスタ201AのW/LWはチャネル幅、Lはチャネル長比は、互いに等しいとよい。あるいは、各群のトランジスタ201AのW/L比は、互いに等しいとよい。こうして、ソース信号線112に生じるスイッチングノイズを等しくすることができるので、表示品位の向上を図ることができる。なお、トランジスタ202AのW/L比は、トランジスタ201AのW/L比よりも大きいとよい。こうして、ソース信号線112の電位が信号RSTと等しい値に到達するまでの時間を短くすることができる。したがって、画素100が有する表示素子に不正な電圧が印加される時間を短くすることができるので、表示品位の向上を図ることができる。なお、トランジスタ201AのW/L比、及び/又はトランジスタ202AのW/L比は、画素100が有するトランジスタのW/L比よりも大きいとよい。なお、配線213の信号の振幅電圧と、配線214の信号の振幅電圧とは、互いに等しいとよい。こうして、配線213及び配線214に信号を供給するための回路において、電源電圧の数を減らすことができる。ただし、配線214の信号の振幅電圧を、配線213の信号の振幅電圧よりも小さくしてもよい。なお、本実施の形態の信号線駆動回路が1群目乃至N群目のソース信号線112に、1群ずつ順番に信号Dataを出力する場合、配線213にはシフトレジスタ回路が電気的に接続されるとよい。一方で、本実施の形態の信号線駆動回路が1群目乃至N群目のソース信号線112に、任意の順番で信号Dataを出力する場合、配線213にはデコーダ回路が電気的に接続されるとよい。なお、配線213にシフトレジスタ回路又はデコーダ回路が電気的に接続される場合、これらの回路は、信号線駆動回路及び表示部と同じ基板に形成されてもよい。こうして、外部回路と表示部が形成される基板との接続点数を削減することができる。よって、歩留まりの向上、信頼性の向上又はコストの削減などを図ることができる。ただし、シフトレジスタ回路又はデコーダ回路等の回路は、信号線駆動回路及び表示部と異なる基板に形成されてもよい。こうして、シフトレジスタ回路又はデコーダ回路等の回路を、単結晶シリコンを有するトランジスタを用いて構成することができるので、消費電力の削減を図ることができる。なお、スイッチとして、Pチャネル型のトランジスタが用いられる場合、各タイミングチャートの電位を反転させるとよい。なお、本実施の形態の信号線駆動回路のように、トランジスタを用いて信号線駆動回路が構成される場合、信号線駆動回路のことを半導体装置と呼んでもよい。本実施の形態は、他の実施の形態と適宜組み合わせることができる。実施の形態7本実施の形態では、開示する発明の一態様である表示装置が有する画素の具体例及びその駆動方法について説明する。図17Aは、画素の回路図を示す。画素5450は、トランジスタ5451、容量素子5452及び表示素子5453を有する。表示素子5453は、画素電極5455とコモン電極5454とに挟持されている。トランジスタ5451の第1の端子は、ソース信号線5461と電気的に接続される。トランジスタ5451の第2の端子は、容量素子5452の一方の電極及び画素電極5455と電気的に接続される。トランジスタ5451のゲートは、ゲート信号線5462と電気的に接続される。容量素子5452の他方の電極は、配線5463と電気的に接続される。なお、ソース信号線5461は、図1に示すソース信号線112に対応し、ゲート信号線5462は、図1に示すゲート信号線111に対応する。トランジスタ5451は、ソース信号線5461に入力される映像信号を画素5450に入力タイミングを制御する機能を有するトランジスタであり、選択用トランジスタ又はスイッチングトランジスタともいう。容量素子5452は、画素5450に入力される映像信号に応じた電圧又は電荷を保持する機能を有する容量素子であり、保持容量ともいう。表示素子5453は、メモリ性を有する表示素子である。メモリ性を有する表示素子又はその駆動方式としては、マイクロカプセル型電気泳動方式、マイクロカップ型電気泳動方式、水平移動型電気泳動方式、垂直移動型電気泳動方式、ツイストボール方式、粉体移動方式、電子粉流体方式、コレステリック液晶素子、カイラルネマチック液晶、反強誘電性液晶、高分子分散型液晶、帯電トナー、エレクトロウェッティング方式、エレクトロクロミズム方式、エレクトロデポジション方式などがある。なお、表示素子5453又は表示素子5453の駆動方式として、マイクロカプセル型電気泳動方式、マイクロカップ型電気泳動方式、水平移動型電気泳動方式又は垂直移動型電気泳動方式等の電気泳動方式が用いられる場合、表示装置のことを電気泳動表示装置と呼んでもよい。また、表示素子5453又は表示素子5453の駆動方式として、コレステリック液晶素子、カイラルネマチック液晶、反強誘電性液晶又は高分子分散型液晶等の液晶が用いられる場合、表示装置のことを液晶表示装置と呼んでもよい。図17Bは、マイクロカプセル型の電気泳動方式を用いた画素の断面図を示す。コモン電極5454と画素電極5455との間に、複数のマイクロカプセル5480が配置される。複数のマイクロカプセル5480は、樹脂5481により固定される。樹脂5481は、バインダとしての機能を有する。樹脂5481は、透光性を有するとよい。ただし、コモン電極5454と画素電極5455とマイクロカプセル5480とによって形成される空間には、空気又は不活性ガスなどの気体が充填されることが可能である。このような場合、コモン電極5454と画素電極5455との一方又は両方に、粘着剤又は接着剤等含む層を形成して、マイクロカプセル5480を固定するとよい。膜5482内には、顔料により構成される少なくとも2種類の粒子が含まれている。2種類の粒子は互いに異なる色であることが好ましい。例えば、黒色の顔料により構成される粒子5484と、白色の顔料により構成される粒子5485がマイクロカプセルに含まれる。図18Aは、表示素子5453の方式として、ツイストボール方式を用いる場合の画素の断面図を示す。ツイストボール方式は、表示素子の回転により、反射率を変化させ、階調を制御するものである。図17Bとの違いは、コモン電極5454と画素電極5455との間に、ツイストボール5486が配置されているところである。ツイストボール5486は、粒子5487と、粒子5487の周りに形成されるキャビティ5488とにより構成される。粒子5487は、半球面をそれぞれある色と該ある色とは異なる色とに塗り分けた球状粒子である。ここでは、粒子5487は、半球面をそれぞれ白色と黒色とに塗り分けられているとする。なお、2つの半球面には電荷密度差が設けられている。そのため、コモン電極5454と画素電極5455との間に電位差を生じさせることにより、粒子5487を電界方向に応じて回転させることができる。キャビティ5488は、液体で満たされている。該液体は、液体5483と同様なものを用いることができる。ただし、ツイストボール5486は、図18Aに示す構造に限定されない。例えば、ツイストボール5486の構造は、円柱又は楕円などとすることが可能である。図18Bは、表示素子5453の方式として、マイクロカップ型の電気泳動方式を用いる場合の画素の断面図を示す。マイクロカップアレイは、UV硬化樹脂等からなり複数の凹部を有するマイクロカップ5491に、誘電性溶媒5492に分散させた帯電色素粒子5493を充填し、封止層5494で封止することにより作製できる。封止層5494と画素電極5455との間には、粘着層5495を形成するとよい。誘電性溶媒5492としては、無着色溶媒を用いることが可能であるし、赤や青などの着色溶媒を用いるも可能である。ここでは、帯電色素粒子を1種類有する場合を図示したが、帯電色素粒子を2種類以上有していてもよい。マイクロカップはセルを区切る壁構造を有するため、衝撃や圧力にも十分な耐久性がある。または、マイクロカップの内容物は密閉されているため、環境変化の影響を低減することができる。図18Cは、表示素子5453として、電子粉流体登録商標方式を用いる場合の画素の断面図を示す。ここで用いる粉流体は流動性を示し、流体と粒子の特性を兼ね備えた物質である。この方式では、隔壁5501でセルを区切り、セル内に粉流体5502及び粉流体5503を配置する。粉流体5502及び粉流体5503として、白色粒子と黒色粒子とを用いるとよい。ただし、粉流体5502及び粉流体5503の種類は、これに限定されない。例えば、粉流体5502及び粉流体5503としては、白及び黒以外の2色の有色粒子を用いることが可能である。別の例として、粉流体5502と粉流体5503との一方を省略することが可能である。次に、本実施の形態の画素の動作の概略について説明する。表示素子5453の階調の制御は、表示素子5453に電圧を印加し、表示素子5453に電界を発生させることにより行われる。表示素子5453に印加される電圧の制御は、コモン電極5454の電位及び画素電極5455の電位を制御することにより行われる。具体的には、コモン電極5454の電位の制御は、コモン電極5454に供給する電圧を制御することにより行われる。画素電極5455の電位の制御は、ソース信号線5461に入力される信号を制御することにより行われる。なお、ソース信号線5461に入力される信号は、トランジスタ5451がオンになることにより、画素電極5455に供給される。なお、表示素子5453にかかる電界の強度、表示素子5453にかかる電界の向き、及び表示素子5453に電界をかける時間などの中の1つ以上を制御することにより、表示素子5453の階調を制御することができる。なお、コモン電極5454と画素電極5455との間に、電位差を生じさせないことにより、表示素子5453の階調を保持することができる。次に、本実施の形態の画素の動作について、図23を参照して詳細に説明する。図23は、表示素子5453に電圧を印加する時間により、表示素子5453の階調を制御する場合のタイミングチャートの例を示す。図23に示すタイミングチャートは、期間Taと期間Tbとを有する。期間Taは、各画素に映像信号を入力し、各画素の表示素子5453の階調を制御する期間であり、書き換え期間又はアドレス期間ともいう。また、期間Taは、複数の期間Tを有する。各期間Tでは、画素が走査され、各画素に映像信号が入力される。期間Tbは、期間Taにおける表示素子5453の階調を保持する期間であり、保持期間ともいう。なお、コモン電極5454には、電圧V0が供給されるとする。電圧V0は、所定の電圧であり、コモン電圧ともいう。なお、ソース信号線5461に入力される映像信号は、少なくとも3つの電位を有するものとする。映像信号の3つの電位は、コモン電極5454の電位よりも高い電位電位VHと示すと、コモン電極5454と等しい電位電位V0と示すと、コモン電極5454の電位よりも低い電位電位VLと示すである。つまり、ソース信号線5461には、電位VHと電位V0と電位VLとが選択的に与えられる。期間Taが有する複数の期間Tのそれぞれにおいて、画素電極5455に与える電位を制御することにより、表示素子5453に印加される電圧を制御することができる。例えば、画素電極5455に電位VHが与えられる場合は、コモン電極5454と画素電極5455との電位差はVH-V0となるため、表示素子5453には正の電圧が印加される。画素電極5455に電位V0が与えられる場合は、コモン電極5454と画素電極5455との電位差はゼロとなるため、表示素子5453には電圧ゼロが印加される。画素電極5455に電位VLが与えられる場合は、コモン電極5454と画素電極5455との電位差はVL-V0となるため、表示素子5453には負の電圧が印加される。以上のように、期間Taでは、各期間Tにおいて表示素子5453に印加する電圧を制御することにより、表示素子5453に正の電圧VH-V0と負の電圧VL-V0と電圧ゼロとを様々な順番で印加することができる。したがって、各画素において、少ない種類の映像信号によって、表示素子5453の階調を細かく制御することができる。また、期間Taの最後の期間Tでは、各画素には、コモン電極5454の電位と等しい値の映像信号が入力される。つまり、各画素の画素電極5455には、電位V0が与えられ、各画素の表示素子5453には電圧ゼロが印加される。期間Tbでは、各行の画素は選択されない。つまり、画素に映像信号は入力されない。そのため、期間Tbでは、画素は、期間Taの最後の期間Tにおいて入力された映像信号を保持し続けることになる。上述したように、期間Taの最後の期間Tにおいて、各画素には、コモン電極5454の電位と等しい値の映像信号が入力される。そのため、期間Tbにおいて、各画素の表示素子5453には電圧ゼロが印加され続ける。したがって、各画素において、表示素子5453の階調は維持され続けるため、表示部に表示される画像を保持し続けることができる。なお、便宜上、表示素子5453に正の電圧が印加されると、表示素子5453の階調は、黒第1の階調ともいうに近づくものとする。また、表示素子5453に負の電圧が印加されると、表示素子5453の階調は、白第2の階調ともいうに近づくものとする。なお、表示素子5453の階調を第1の階調に近いほど、期間Taのうち、電位VHが画素電極5455に与えられる時間を長くするとよい。あるいは、複数の期間Tのうち、電位VHが画素電極5455に与えられる回数を多くするとよい。あるいは、期間Taのうち、電位VHが画素電極5455に与えられる時間から電位VLが画素電極5455に与えられる時間を引いた時間を長くするとよい。あるいは、複数の期間Tのうち、電位VHが画素電極5455に与えられる回数から電位VLが画素電極5455に与えられる回数を引いた回数を多くするとよい。なお、表示素子5453の階調を第2の階調に近いほど、期間Taのうち、電位VLが画素電極5455に与えられる時間を長くするとよい。あるいは、複数の期間Tのうち、電位VLが画素電極5455に与えられる回数を多くするとよい。あるいは、期間Taのうち、電位VLが画素電極5455に与えられる時間から電位VHが画素電極5455に与えられる時間を引いた時間を長くするとよい。あるいは、複数の期間Tのうち、電位VLが画素電極5455に与えられる回数から電位VHが画素電極5455に与えられる回数を引いた回数を多くするとよい。なお、期間Taにおいて、画素電極5455に与えられる電位電位VH、電位V0、電位VLの組み合わせは、表示素子5453が次に表示する階調だけでなく、表示素子5453が既に表示している階調に依存してもよい。あるいは、次に表示素子5453が表示する階調が同じ場合でも、既に表示素子5453が表示している階調が異なると、画素電極5455に与えられる電位の組み合わせが異なることがある。例えば、表示素子5453が既に表示している階調を表示するための期間Taにおいて、電位VHが画素電極5455に与えられる時間が長いほど、又は電位VHが画素電極5455に与えられる時間から電位VLが画素電極5455に与えられる時間を引いた時間が長いほど、又は複数の期間Tのうち、電位VHが画素電極5455に与えられる回数が多いほど、又は複数の期間Tのち、電位VHが画素電極5455に与えられる回数から電位VLが画素電極5455に与えられる回数を引いた値が多いほど、期間Taのうち、電位VLが画素電極5455に与えられる時間を長くするとよい。あるいは、複数の期間Tのうち、電位VLが画素電極5455に与えられる回数を多くするとよい。あるいは、期間Taのうち、電位VLが画素電極5455に与えられる時間から電位VHが画素電極5455に与えられる時間を引いた時間を長くするとよい。あるいは、複数の期間Tのうち、電位VLが画素電極5455に与えられる回数から電位VHが画素電極5455に与えられる回数を引いた回数を、多くするとよい。以上のことにより、残像の低減を図ることができる。例えば、表示素子5453が既に表示している階調を、表示するための期間Taにおいて、電位VLが画素電極5455に与えられる時間が長いほど、又は電位VLが画素電極5455に与えられる時間から電位VHが画素電極5455に与えられる時間を引いた時間が長いほど、又は複数の期間Tのうち、電位VLが画素電極5455に与えられる回数が多いほど、又は複数の期間Tのち、電位VLが画素電極5455に与えられる回数から電位VHが画素電極5455に与えられる回数を引いた値が多いほど、期間Taのうち、電位VHが画素電極5455に与えられる時間を長くするとよい。あるいは、複数の期間Tのうち、電位VHが画素電極5455に与えられる回数を多くするとよい。あるいは、期間Taのうち、電位VHが画素電極5455に与えられる時間から電位VLが画素電極5455に与えられる時間を引いた時間を長くするとよい。あるいは、複数の期間Tのうち、電位VHが画素電極5455に与えられる回数から電位VLが画素電極5455に与えられる回数を引いた回数を、多くするとよい。以上のことにより、残像の低減を図ることができる。なお、複数の期間Tは、互いに等しい長さであるとよい。こうして、信号線駆動回路の構成を単純にすることができる。ただし、複数の期間Tのうちの少なくとも2つは、互いに異なる長さであってもよい。特に、複数の期間Tの長さに重み付けを行うとよい。例えば、期間Tの数が4つである場合、1番目の期間Tの長さを時間hとすると、2番目の期間Tの長さを時間h×2とする。3番目の期間Tの長さを時間h×4とする。4番目の期間Tの長さを時間h×8とする。このように、複数の期間Tの長さに重み付けを行うことにより、画素5450を選択する回数を減らすことができ、且つ表示素子5453に電圧を印加する時間を細かく制御することができる。よって、消費電力の削減を図ることができる。なお、コモン電極5454には、電位VHと電位VLと選択的に与えてもよい。この場合、画素電極5455にも、電位VHと電位VLとを選択的に与えることが好ましい。例えば、コモン電極5454に電位VHが与えられる場合、画素電極5455に電位VHが与えられると、表示素子5453には電圧ゼロが印加される。画素電極5455に電位VLが与えられると、表示素子5453には負の電圧が印加される。一方で、コモン電極5454に電位VLが与えられる場合、画素電極5455に電位VHが与えられると、表示素子5453には正の電圧が印加される。画素電極5455に電位VLが与えられると、表示素子5453には電圧ゼロが印加される。このようにして、ソース信号線5461に入力される信号を2値デジタル信号とすることができる。そのため、ソース信号線5461に信号を出力する回路を簡単にすることができる。なお、期間Tb又は期間Tbの一部において、ソース信号線5461及び/又はゲート信号線5462には、信号を入力しなくてもよい。つまり、ソース信号線5461及びゲート信号線5462を浮遊状態にしてもよい。なお、期間Tb又は期間Tbの一部において、配線5463には、信号を入力しなくてもよい。つまり、配線5463を浮遊状態にしてもよい。なお、期間Tb又は期間Tbの一部において、コモン電極5454には、電圧を供給しなくてもよい。つまり、コモン電極5454を浮遊状態にしてもよい。ただし、期間Tb又は期間Tbの一部において、ソース信号線5461には、電位V0を与えてもよい。こうして、各画素において、トランジスタ5451のドレインとソースとの間の電位差を0[V]にすることができるため、画素電極5455の電位の変動を緩和することができる。本実施の形態は、他の実施の形態と適宜組み合わせることができる。実施の形態8本実施の形態では、開示する発明の一態様である表示装置に用いることができるトランジスタの例について説明する。図19A乃至Dにトランジスタの断面構造の一例を示す。図19Aに示すトランジスタ1210は、ボトムゲート構造のトランジスタ逆スタガ型トランジスタともいうの一つである。トランジスタ1210は、絶縁表面を有する基板1200上に、ゲート電極層1201、ゲート絶縁層1202、半導体層1203、ソース電極層1205a、及びドレイン電極層1205bを含む。また、トランジスタ1210を覆い、半導体層1203に積層する絶縁層1207が設けられている。絶縁層1207上にはさらに保護絶縁層1209が形成されている。図19Bに示すトランジスタ1220は、チャネル保護型チャネルストップ型ともいうと呼ばれるボトムゲート構造のトランジスタ逆スタガ型トランジスタともいうの一つである。トランジスタ1220は、絶縁表面を有する基板1200上に、ゲート電極層1201、ゲート絶縁層1202、半導体層1203、半導体層1203のチャネル形成領域上に設けられたチャネル保護層として機能する絶縁層1227、ソース電極層1205a、及びドレイン電極層1205bを含む。また、トランジスタ1220を覆い、保護絶縁層1209が形成されている。図19C示すトランジスタ1230はボトムゲート型のトランジスタであり、絶縁表面を有する基板である基板1200上に、ゲート電極層1201、ゲート絶縁層1202、ソース電極層1205a、ドレイン電極層1205b、及び半導体層1203を含む。また、トランジスタ1230を覆い、半導体層1203に接する絶縁層1207が設けられている。絶縁層1207上にはさらに保護絶縁層1209が形成されている。トランジスタ1230においては、ゲート絶縁層1202は基板1200及びゲート電極層1201上に接して設けられ、ゲート絶縁層1202上にソース電極層1205a、ドレイン電極層1205bが接して設けられている。そして、ゲート絶縁層1202、及びソース電極層1205a、ドレイン電極層1205b上に半導体層1203が設けられている。図19Dに示すトランジスタ1240は、トップゲート構造のトランジスタの一つである。トランジスタ1240は、絶縁表面を有する基板1200上に、絶縁層1247、半導体層1203、ソース電極層1205a、及びドレイン電極層1205b、ゲート絶縁層1202、ゲート電極層1201を含み、ソース電極層1205a、ドレイン電極層1205bにそれぞれ配線層1246a、配線層1246bが接して設けられ電気的に接続している。本実施の形態では、半導体層1203として酸化物半導体を用いる。酸化物半導体としては、四元系金属酸化物であるIn-Sn-Ga-Zn-O系金属酸化物や、三元系金属酸化物であるIn-Ga-Zn-O系金属酸化物、In-Sn-Zn-O系金属酸化物、In-Al-Zn-O系金属酸化物、Sn-Ga-Zn-O系金属酸化物、Al-Ga-Zn-O系金属酸化物、Sn-Al-Zn-O系金属酸化物や、二元系金属酸化物であるIn-Zn-O系金属酸化物、Sn-Zn-O系金属酸化物、Al-Zn-O系金属酸化物、Zn-Mg-O系金属酸化物、Sn-Mg-O系金属酸化物、In-Mg-O系金属酸化物や、In-O系金属酸化物、Sn-O系金属酸化物、Zn-O系金属酸化物などを用いることができる。また、上記金属酸化物の半導体にSiO2を含んでもよい。ここで、例えば、In-Ga-Zn-O系金属酸化物とは、少なくともInとGaとZnを含む酸化物であり、その組成比に特に制限はない。また、InとGaとZn以外の元素を含んでもよい。また、酸化物半導体には、化学式InMO3ZnOmm>0、且つmは自然数でないで表記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。また、本明細書でいうIn-Ga-Zn-Oで表記される酸化物半導体材料は、InGaO3ZnOmm>0、且つmは自然数でないであり、mが自然数でないことは、ICP-MS分析や、RBS分析を用いて確認することができる。なお本実施の形態の構成において酸化物半導体は、n型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性i型とし、又は実質的に真性型としたものである。すなわち、不純物を添加してi型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたi型真性半導体又はそれに近づけたものである。加えて、酸化物半導体は、2.0eV以上、好ましくは2.5eV以上、より好ましくは3.0eV以上のバンドギャップを有する。そのため、酸化物半導体は、熱励起に起因するキャリアの発生を抑制することができる。その結果、酸化物半導体によってチャネル形成領域が構成されたトランジスタの動作温度の上昇に伴うオフ電流の増加を低減することができる。また、高純度化された酸化物半導体中にはキャリアが極めて少なくゼロに近い、キャリア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満である。酸化物半導体中にキャリアが極めて少ないため、トランジスタでは、オフ電流を少なくすることができる。具体的には、上述の酸化物半導体を半導体層に用いたトランジスタは、チャネル幅1μmあたりのオフ電流を10aA/μm1×10-17A/μm以下にすること、さらには1aA/μm1×10-18A/μm以下、さらには10zA/μm1×10-20A/μmにすることが可能である。つまりトランジスタの非導通状態において、酸化物半導体は絶縁体とみなして回路設計を行うことができる。一方で、酸化物半導体は、トランジスタの導通状態においては、非晶質シリコンで形成される半導体層よりも高い電流供給能力を見込むことができる。酸化物半導体を半導体層1203に用いたトランジスタ1210、1220、1230、1240は、オフ状態における電流値オフ電流値を低くすることができる。よって、トランジスタのオフ電流による画素電極の電位の変動を小さくすることができるため、リフレッシュレートを長くすることができる。そのため、消費電力の削減を図ることができる。あるいは、保持容量の省略又は縮小を図ることができるので、画素を小さくすることができる。よって、解像度の向上を図ることができる。また、酸化物半導体を半導体層1203に用いたトランジスタ1210、1220、1230、1240は、耐圧を大きくすることができる。メモリ性を有する表示素子は、一般に駆動電圧が大きいことが知られている。そのため、画素又は信号線駆動回路を構成するトランジスタには、大きい電圧が印加される。よって、メモリ性を有する表示素子により画像を表示する表示装置において、酸化物半導体を用いたトランジスタは好適である。絶縁表面を有する基板1200に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730°C以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、実用的な耐熱ガラスである、酸化ホウ素B2O33より酸化バリウムBaOを多く含むガラス基板を用いてもよい。なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また、プラスチック基板等も適宜用いることができる。ボトムゲート構造のトランジスタ1210、1220、1230において、下地膜となる絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。ゲート電極層1201の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。例えば、ゲート電極層1201の2層の積層構造としては、アルミニウム層上にモリブデン層が積層された2層の積層構造、または銅層上にモリブデン層を積層した2層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した2層構造、窒化チタン層とモリブデン層とを積層した2層構造とすることが好ましい。3層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。ゲート絶縁層1202は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。ゲート絶縁層1202は、ゲート電極層側から窒化シリコン層と酸化シリコン層を積層した構造とすることもできる。例えば、第1のゲート絶縁層としてスパッタリング法により膜厚50nm以上200nm以下の窒化シリコン層SiNyy>0を形成し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上300nm以下の酸化シリコン層SiOxx>0を積層して、膜厚100nmのゲート絶縁層とする。ゲート絶縁層1202の膜厚は、トランジスタに要求される特性によって適宜設定すればよく350nm乃至400nm程度でもよい。ソース電極層1205a、ドレイン電極層1205bに用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Al、Cuなどの金属層の下側又は上側の一方または双方にCr、Ta、Ti、Mo、Wなどの高融点金属層を積層させた構成としても良い。また、Si、Ti、Ta、W、Mo、Cr、Nd、Sc、YなどAl膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているAl材料を用いることで耐熱性を向上させることが可能となる。ソース電極層1205a、ドレイン電極層1205bに接続する配線層1246a、配線層1246bのような導電膜も、ソース電極層1205a、ドレイン電極層1205bと同様な材料を用いることができる。また、ソース電極層1205a、ドレイン電極層1205bは、単層構造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、Ti膜と、そのTi膜上に重ねてアルミニウム膜を積層し、さらにその上にTi膜を成膜する3層構造などが挙げられる。また、ソース電極層1205a、ドレイン電極層1205bこれと同じ層で形成される配線層を含むとなる導電膜を導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する、酸化インジウム酸化亜鉛合金In2O3―ZnOまたは前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。絶縁層1207、1227、1247、保護絶縁層1209としては、酸化絶縁膜、又は窒化絶縁膜などの無機絶縁膜を好適に用いることができる。絶縁層1207、1227、1247には、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。保護絶縁層1209には、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。また、保護絶縁層1209上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料、シロキサン系樹脂、PSGリンガラス、BPSGリンボロンガラス等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。なお、半導体層1203としては、酸化物半導体だけでなく、非晶質シリコン、微結晶シリコン、又は多結晶シリコンを用いることができる。特に、非晶質シリコンを用いたトランジスタにより、開示する発明の一態様である表示装置又は表示装置が有する画素若しくは信号線駆動回路などを構成することにより、表示装置を安価に製造することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態9本実施の形態では、上記実施の形態で示す表示装置において、タッチパネル機能を付加した表示装置の構成について、図20A、Bを用いて説明する。図20Aは、本実施の形態の表示装置の概略図である。図20Aには、上記実施の形態の表示装置である表示パネル1501にタッチパネルユニット1502を重畳して設け、筐体1503ケースにて合着させる構成について示している。タッチパネルユニット1502は、抵抗膜方式、表面型静電容量方式、投影型静電容量方式等を適宜用いることができる。図20Aに示すように、表示パネル1501とタッチパネルユニット1502とを別々に作製し重畳することにより、タッチパネル機能を付加した表示装置の作製に係るコストの削減を図ることができる。図20Aとは異なるタッチパネル機能を付加した表示装置の構成について、図20Bに示す。図20Bに示す表示装置1504は、複数設けられる画素1505に光センサ1506、表示素子1507例えば電気泳動素子、液晶素子などを有する。そのため、図20Aとは異なり、タッチパネルユニット1502を重畳して作製する必要がなく、表示装置の薄型化を図ることができる。なお、画素1505とともにゲート線側駆動回路1508、信号線側駆動回路1509、光センサ用駆動回路1510を画素1505と同じ基板上に作製することで、表示装置の小型化を図ることができる。なお光センサ1506は、アモルファスシリコン等で形成し、酸化物半導体を用いたトランジスタと重畳して形成する構成としてもよい。本実施の形態により、タッチパネルの機能を付加した表示装置において、酸化物半導体膜を用いたトランジスタを用いることで、静止画の表示の際の、画像の保持特性を向上させることができる。そしてリフレッシュレートを低減して静止画表示を行う際、階調が変化することによる画質の劣化を小さくすることができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。実施の形態10本実施の形態においては、上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。図21Aは携帯型遊技機であり、筐体9630、表示部9631、スピーカ9633、操作キー9635、接続端子9636、記録媒体読込部9672、等を有する。図21Aに示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共有する機能、等を有することができる。なお、図21Aに示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。図21Bはデジタルカメラであり、筐体9630、表示部9631、スピーカ9633、操作キー9635、接続端子9636、シャッターボタン9676、受像部9677、等を有することができる。図21Bに示すデジタルカメラは、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、アンテナから様々な情報を取得する機能、撮影した画像、又はアンテナから取得した情報を保存する機能、撮影した画像、又はアンテナから取得した情報を表示部に表示する機能、等を有することができる。なお、図21Bに示すデジタルカメラが有する機能はこれに限定されず、様々な機能を有することができる。図21Cはテレビ受像器であり、筐体9630、表示部9631、スピーカ9633、操作キー9635、接続端子9636、等を有することができる。図21Cに示すテレビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して表示に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有することができる。なお、図21Cに示すテレビ受像機が有する機能はこれに限定されず、様々な機能を有することができる。図21Dは、電子計算機パーソナルコンピュータ用途のモニターPCモニターともいうであり、筐体9630、表示部9631等を有することができる。図21Dに示すモニターは、ウインドウ型表示部9653が表示部9631にある例について示している。なお説明のために表示部9631にウインドウ型表示部9653を示したが、他のシンボル、例えばアイコン、画像等であってもよい。パーソナルコンピュータ用途のモニターでは、入力時にのみ画像信号が書き換えられる場合が多く、上記実施の形態における表示装置の駆動方法を適用する際に好適である。なお、図21Dに示すモニターが有する機能はこれに限定されず、様々な機能を有することができる。図22Aはコンピュータであり、筐体9630、表示部9631、スピーカ9633、操作キー9635、接続端子9636、ポインティングデバイス9681、外部接続ポート9680等を有することができる。図22Aに示すコンピュータは、様々な情報静止画、動画、テキスト画像などを表示部に表示する機能、様々なソフトウェアプログラムによって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデータの送信又は受信を行う機能、等を有することができる。なお、図22Aに示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。次に、図22Bは携帯電話であり、筐体9630、表示部9631、スピーカ9633、操作キー9635、マイクロフォン9638等を有することができる。図22Bに示した携帯電話は、様々な情報静止画、動画、テキスト画像などを表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェアプログラムによって処理を制御する機能、等を有することができる。なお、図22Bに示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。次に、図22Cは電子ペーパーE-bookともいうであり、筐体9630、表示部9631、操作キー9632等を有することができる。図22Cに示した電子ペーパーは、様々な情報静止画、動画、テキスト画像などを表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェアプログラムによって処理を制御する機能、等を有することができる。なお、図22Cに示した電子ペーパーが有する機能はこれに限定されず、様々な機能を有することができる。別の電子ペーパーの構成について図22Dに示す。図22Dに示す電子ペーパーは、図22Cの電子ペーパーに太陽電池9651、及びバッテリー9652を付加した構成について示している。表示部9631として反射型の表示装置を用いる場合、比較的明るい状況下での使用が予想され、太陽電池9651による発電、及びバッテリー9652での充電を効率よく行うことができ、好適である。なおバッテリー9652としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。本実施の形態において述べた電子機器は、開示する発明の一態様である表示装置を有するため、表示品位の向上を図ることができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。