基板の共通の配線に接続されることになる複数のバンプを備え、前記複数のバンプは、所定方向に沿って並んで配置され、前記複数のバンプのそれぞれの断面の少なくとも一部が円弧状になるように、前記複数のバンプがそれぞれ形成されていることを特徴とする半導体装置。請求項1に記載の半導体装置であって、前記断面が楕円状になるように、前記複数のバンプがそれぞれ形成されていることを特徴とする半導体装置。請求項2に記載の半導体装置であって、前記断面が、前記所定方向が短径となる楕円状になるように、前記複数のバンプがそれぞれ形成されていることを特徴とする半導体装置。請求項1に記載の半導体装置であって、前記断面が円状になるように、前記複数のバンプがそれぞれ形成されていることを特徴とする半導体装置。請求項1~4のいずれかに記載の半導体装置であって、前記複数のバンプが、前記所定方向に沿って千鳥列状に並んで配置されていることを特徴とする半導体装置。請求項1~5のいずれかに記載の半導体装置であって、外側に位置するバンプほど断面積が大きくなるように、前記複数のバンプが形成されていることを特徴とする半導体装置。インクを吐出するための複数の素子を駆動するための駆動信号のための配線が形成された基板と、それぞれの前記素子への前記駆動信号の印加を制御するための半導体装置と、を備えたプリンターであって、前記半導体装置は、前記配線に共通に接続された複数のバンプを備え、前記複数のバンプは、前記配線の方向に沿って並んで配置され、前記複数のバンプのそれぞれの断面の少なくとも一部が円弧状になるように、前記複数のバンプがそれぞれ形成されていることを特徴とするプリンター。所定方向に並んで配置された複数のバンプであって、それぞれの断面の少なくとも一部が円弧状になるように形成された前記複数のバンプを備えた半導体装置、及び、前記半導体装置を実装するための基板を準備する工程と、前記基板の共通の配線に前記複数のバンプを加熱することによって接続する工程と、を有する実装基板の製造方法。FPCと半導体チップとでは線膨張係数が異なっており、一般的にはFPCの方が大きく熱膨張する。このため、両者を加熱圧着すると、放熱後にFPCが半導体チップよりも大きく収縮してしまう。その一方、直方体状の半導体チップの長手方向に沿って複数のバンプを配置しつつ、これらのバンプをFPCの共通の配線パターン上に接続することがある。このような場合、加熱時の長手方向の膨張量の差が大きいため、放熱後に配線パターンの配線方向に沿ってバンプに大きな応力がかかってしまう。この結果、接続部にクラックが生じたり、半導体チップが変形したりするおそれがある。ここでの接続部とは、FPCとバンプの接続部、バンプと半導体チップの接続部を指し、クラックは、前記接続部の何れか、および半導体チップの保護膜に生ずる。本発明は、長手方向に沿って配置した複数のバンプを共通の配線パターン上に接続する場合に、バンプにかかる応力の影響を軽減することを目的とする。上記の目的を達成するための主たる発明は、基板の共通の配線に接続されることになる複数のバンプを備え、前記複数のバンプは、所定方向に沿って並んで配置され、前記複数のバンプのそれぞれの断面の少なくとも一部が円弧状になるように、前記複数のバンプがそれぞれ形成されていることを特徴とする半導体装置である。本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。基板の共通の配線に接続されることになる複数のバンプを備え、前記複数のバンプは、所定方向に沿って並んで配置され、前記複数のバンプのそれぞれの断面の少なくとも一部が円弧状になるように、前記複数のバンプがそれぞれ形成されていることを特徴とする半導体装置が明らかとなる。このような半導体装置によれば、バンプにかかる応力の影響を軽減することができる。前記断面が楕円状になるように、前記複数のバンプがそれぞれ形成されていることが望ましい。これにより、クラックの発生を抑制できる。前記断面が、前記所定方向が短径となる楕円状になるように、前記複数のバンプがそれぞれ形成されていることが望ましい。これにより、基板の変形を抑制できる。前記断面が円状になるように、前記複数のバンプがそれぞれ形成されていることが望ましい。これにより、クラックの発生を抑制できる。前記複数のバンプが、前記所定方向に沿って千鳥列状に並んで配置されていることが望ましい。これにより、応力を分散でき、クラックの発生を抑制できる。外側に位置するバンプほど断面積が大きくなるように、前記複数のバンプが形成されていることが望ましい。これにより、外側に位置するバンプにかかる応力を抑制でき、クラックの発生をより抑制できる。インクを吐出するための複数の素子を駆動するための駆動信号のための配線が形成された基板と、それぞれの前記素子への前記駆動信号の印加を制御するための半導体装置と、を備えたプリンターであって、前記半導体装置は、前記配線に共通に接続された複数のバンプを備え、前記複数のバンプは、前記配線の方向に沿って並んで配置され、前記複数のバンプのそれぞれの断面の少なくとも一部が円弧状になるように、前記複数のバンプがそれぞれ形成されていることを特徴とするプリンターが明らかとなる。このような印刷装置によれば、バンプにかかる応力の影響を軽減することができる。所定方向に並んで配置された複数のバンプであって、それぞれの断面の少なくとも一部が円弧状になるように形成された前記複数のバンプを備えた半導体装置、及び、前記半導体装置を実装するための基板を準備する工程と、前記基板の共通の配線に前記複数のバンプを加熱することによって接続する工程と、を有する実装基板の製造方法が明らかとなる。このような製造方法によれば、バンプにかかる応力の影響を軽減することができる。===概要===図1Aは、配線パターンとバンプとの位置関係の説明図である。図中の点線は、半導体チップIC半導体装置の位置と、FPC基板の配線パターン上に配置されることになる半導体チップICのバンプの位置を示している。このように、配線パターンの配線方向に沿って、複数のバンプを配置させることがある。なお、複数のバンプは、配線方向に沿って並んで配置されるように、半導体チップICに設けられている。図1Bは、半導体チップICとFPCを横から見た図である。FPCと半導体チップICを接続するときには、両者を加熱圧着することになる。FPCは、絶縁体であるポリイミドフィルム上に導体である銅の配線パターンを形成したものであり、ポリイミドフィルムの線膨張係数は22×10-61°Cにつき、銅の線膨張係数は16.8×10-61°Cにつきである。これに対し、半導体チップICを構成するシリコンの線膨張係数は、2.4×10-61°Cにつきである。このため、FPCの線膨張係数は、半導体チップICの線膨張係数よりも大きい。その一方、本実施形態では、図1Aに示すように、半導体チップICも配線パターンも細長い形状である。このため、FPCと半導体チップICの線膨張係数の違いによって、加熱時の配線方向の変形量変位量に大きな差が生じることになる。FPCと半導体チップICとの加熱圧着時には、FPCが半導体チップICに対して配線方向に大きく熱膨張した状態で、バンプを介して両者が固定されることになる。なお、加熱時の両者の膨張量が異なっていても、複数のバンプは配線パターン上に位置し続けるため、加熱圧着時にバンプが配線パターンから外れて固定されずに済む。これは、配線方向に沿って複数のバンプを配置した構成による利点である。但し、このような構成では、次に説明する課題も生じる。図1Cは、放熱時の収縮の様子の説明図である。放熱時には、FPCが半導体チップICに対して大きく収縮することになる。但し、収縮時は、加熱時と異なり、バンプを介して両者が固定された状態である。このため、FPCが半導体チップICよりも大きく収縮することによって、配線パターンの配線方向に沿ってバンプに大きな応力がかかる。この結果、接続部もしくは半導体チップの保護膜にクラックが生じたり、半導体チップが変形したりするおそれがある。図2Aは、比較例のバンプの説明図である。比較例によれば、バンプが四角柱状になっている。このため、バンプと配線パターンとの接続部が四角い形状になる。言い換えると、比較例では、配線パターンに平行な面におけるバンプの断面形状が、四角い形状をしている。このような形状の場合、配線パターンの配線方向に応力がかかると、バンプの角の部分で応力集中が生じ、FPCと半導体チップICとの接続部もしくはバンプと半導体チップの接続部、半導体チップの保護膜にクラックが生じるおそれがある。図2Bは、本実施形態のバンプの一例の説明図である。本実施形態によれば、バンプの断面の少なくとも一部が円弧状になっている。これにより、配線パターンの配線方向に応力がかかっても、比較例のように応力集中が生じ難くなり、クラックの発生を抑制できる。以下、本実施形態の詳細について順に説明する。===プリンターの構成===まず、本実施形態の半導体チップICが用いられているプリンターについて説明する。図3は、プリンター1の構成のブロック図である。図4は、プリンター1の斜視図である。プリンター1は、コントローラー10と、搬送ユニット20と、キャリッジユニット30と、ヘッドユニット40と、センサー群50とを有する。印刷制御装置であるコンピューター110から印刷データを受信したプリンター1は、コントローラー10によって各ユニットを制御する。コントローラー10は、プリンター1の制御を行うための制御装置である。コントローラー10は、メモリー11に格納されているプログラムに従って、各ユニットを制御する。また、コントローラー10は、コンピューター110から受信した印刷データに基づいて、各ユニットを制御し、媒体Sに画像を印刷する。コントローラー10には、センサー群50が検出した各種の検出信号が入力している。コントローラー10は、駆動信号生成回路12を備えている。駆動信号生成回路12は、ピエゾ素子後述を駆動するための駆動信号COMを生成する駆動信号生成回路12を備えている。駆動信号生成回路12の駆動信号COMやピエゾ素子の駆動については、後述する。搬送ユニット20は、媒体S例えば、紙、フィルムなどを搬送方向に搬送させるための機構である。搬送方向は、キャリッジ31の移動方向と交差する方向である。キャリッジユニット30は、キャリッジ31を移動方向に移動させるための機構である。キャリッジは、移動方向に沿って往復移動可能である。キャリッジ31には、ヘッドユニット40のヘッド41が設けられている。ヘッドユニット40は、媒体Sにインクを吐出するためのものである。ヘッドユニット30は、ヘッド41と、ヘッド31を制御するためのヘッド制御部HCとを備えている。ヘッドユニット40には、コントローラー10からケーブルCBLを介して、ヘッド41を制御するために必要な各種信号が送られている。図5は、ヘッド41を下から見た図である。ヘッド41は、6色ブラックK、イエローY、濃マゼンタDM、淡マゼンタLM、濃シアンDC、淡シアンLCのノズル列を備えている。6個のノズル列は、キャリッジ31の移動方向に沿って並んでいる。各ノズル列は、インクを吐出するための吐出口であるノズルを180個備えている。180個のノズルは、搬送方向に沿って1/180インチの間隔で並んでいる。各ノズルには、それぞれインクチャンバー不図示と、ピエゾ素子図6の符号47が設けられている。ピエゾ素子の駆動によってインクチャンバーが伸縮膨張し、ノズルからインク滴が吐出される。各ノズルからは、量が異なる複数種類のインクを吐出させることができる。これにより、大きさの異なるドットを用紙上に形成することができる。図6は、ヘッド制御部HCの説明図である。ヘッド制御部HCは、前述の半導体チップICとして構成された部材である。ヘッド制御部HCは、ヘッド41の各ノズルに設けられているピエゾ素子47への駆動信号COMの印加を制御する。ヘッド制御部HCは、第1シフトレジスタ42Aと、第2シフトレジスタ42Bと、第1ラッチ回路43Aと、第2ラッチ回路43Bと、信号選択部44と、制御ロジック45と、スイッチ46とを備えている。ヘッド制御部HCの制御ロジック45以外の各部は、それぞれピエゾ素子47毎に言い換えるとノズル毎に設けられている。制御ロジック45は、設定データSPを記憶するシフトレジスタ群452と、設定データSPに基づいて選択信号q0~q3を生成する選択信号生成部454とを有している。ヘッド制御部HCには、コントローラー10からケーブルCBLを介して、クロック信号CLKと、ラッチ信号LATと、チェンジ信号CHと、画素データSI及び設定データSPとから構成される信号が入力される。また、ヘッド制御部HCには、コントローラー10の駆動信号生成回路12からケーブルCBLを介して駆動信号COMが入力される。図7は、ヘッド制御部HCにおける各種信号の説明図である。駆動信号COMは、繰返し周期T毎に繰り返し生成される。この繰返し周期Tは、キャリッジ31が1画素分の距離を移動するのに要する期間である。このように、キャリッジ31が所定距離移動する毎に、同じ波形の駆動信号COMが駆動信号生成回路12から繰り返し生成される。各繰返し周期Tは、5つの区間T1~T5に分けることができる。第1区間T1には駆動パルスPS1が含まれ、第2区間T2には駆動パルスPS2が含まれ、第3区間T3には駆動パルスPS3が含まれ、第4区間T4には駆動パルスPS4が含まれ、第5区間T5には駆動パルスPS5が含まれるように、駆動信号COMが生成される。なお、駆動パルスPS1~PS5の波形は、ピエゾ素子47に行わせる動作に基づいて定められている。ラッチ信号LATは、繰返し周期Tを規定する信号である。ラッチ信号LATのパルス信号は、キャリッジ31が所定距離移動する毎に出力される。チェンジ信号CHは、繰返し周期Tを5つの区間T1~T5に区分けするための信号である。選択信号q0~q3は、選択信号生成部454から出力される信号である。選択信号生成部454は、設定信号SPに基づいて、選択信号q0~q3のそれぞれの5つの区間T1~T5におけるLレベル又はHレベルを決定して、選択信号q0~q3を出力する。ピエゾ素子47に印加する印加信号は、各ピエゾ素子47に対応する画素データの内容に応じて、波形が異なることになる。画素データは、各画素に形成すべきドットサイズを示すデータであり、ここでは2ビットデータである。次に、ヘッド制御部HCによってピエゾ素子47に印加信号が印加されるまでの動作について説明する。クロックCLKに同期して設定データSPと画素データSIがヘッド制御部HCに入力されると、2ビットデータである画素データの下位ビットデータが第1シフトレジスタ42Aにそれぞれセットされ、上位ビットデータが第2シフトレジスタ42Bにそれぞれセットされ、設定データSPが制御ロジック45のシフトレジスタ群452にセットされる。そして、ラッチ信号LATのパルスに応じて、下位ビットデータが第1ラッチ回路43Aにラッチされ、上位ビットデータが第2ラッチ回路43Bにラッチされ、設定データSPが選択信号生成部454にラッチされる。信号選択部44は、第1ラッチ回路43A及び第2ラッチ回路43Bにラッチされた2ビットの画素データに応じて、選択信号q0~q3から1つを選択する。画素データが[00]の場合下位ビットが[0]で上位ビットが[0]の場合には選択信号q0が選択され、画素データが[01]の場合には選択信号q1が選択され、画素データが[10]の場合には選択信号q2が選択され、画素データが[11]の場合には選択信号q3が選択される。信号選択部44は、選択した選択信号をスイッチ信号SWとしてスイッチ46に出力する。スイッチ46には駆動信号COM及びスイッチ信号SWが入力される。スイッチ信号SWがHレベルのとき、スイッチ46はON状態になり、駆動信号COMがピエゾ素子47へ印加される。スイッチ信号SWがLレベルのとき、スイッチ46はOFF状態になり、駆動信号COMはピエゾ素子47へ印加されない。画素データが[00]の場合、スイッチ46が選択信号q0によりON/OFFされ、駆動信号COMの駆動パルスPS1がピエゾ素子47に印加され、ピエゾ素子47が駆動パルスPS1により駆動する。この結果、インクが吐出されない程度の圧力変動がチャンバー内のインクに生じて、インクメニスカスノズル部分で露出しているインクの自由表面が微振動する。画素データが[01]の場合、スイッチ46が選択信号q1によりON/OFFされ、駆動信号COMの駆動パルスPS3がピエゾ素子47に印加され、ピエゾ素子47が駆動パルスPS3により駆動する。この結果、2.5plの小インク滴がノズルから吐出され、媒体Sに小ドットが形成される。画素データが[10]の場合、スイッチ46が選択信号q2によりON/OFFされ、駆動信号COMの駆動パルスPS2がピエゾ素子47に印加され、ピエゾ素子47が駆動パルスPS2により駆動する。この結果、7plの中インク滴がノズルから吐出され、媒体Sに中ドットが形成される。画素データが[11]の場合、スイッチ46が選択信号q3によりON/OFFされ、駆動信号COMの駆動パルスPS2、PS4及びPS5がピエゾ素子47に印加され、これらの駆動パルスによりピエゾ素子47が駆動する。この結果、21plの大インク滴が吐出され、媒体Sに大ドットが形成される。ところで、駆動信号COMは、ピエゾ素子47を駆動するため、他の信号例えばクロック信号CLKやラッチ信号LATとは異なり、大電圧大電流の信号になる。このため、駆動信号COMの入力個所が1つだけだと、180個のスイッチ46の少なくともいずれかのスイッチ46と入力個所との間の配線が長くなってしまい、半導体チップ内の配線幅では駆動信号COMの供給が困難になる。若しくは、駆動信号COMの入力個所が1つだけだと、駆動信号COMを全てのスイッチ48に供給しようとすると、半導体チップ内の配線を損傷させ、ヘッド制御部HCの寿命が短くなるおそれがある。そこで、本実施形態では、ヘッド制御部HCを構成する半導体チップに複数のバンプを形成し、それぞれのバンプから駆動信号COMを供給している。具体的には、10~20個のピエゾ素子47に対して1個のバンプを設けて、各バンプから10~20個のスイッチ46にそれぞれ駆動信号COMを供給している。これにより、例えば両端のノズルノズル♯1、ノズル♯180に対応するスイッチ48に駆動信号COMを入力する個所をそれぞれ別にでき図6参照、駆動信号COMの入力個所からスイッチ46までの配線が短くできる。一方、ヘッド制御部HCは、180個のピエゾ素子47に対して印加信号を出力するため、ピエゾ素子47の並ぶ方向に長い半導体チップになる。そして、駆動信号COMの入力個所とスイッチ46との間の配線を短くするために、複数のバンプは、半導体チップの長手方向に沿って設けられることになる。===バンプの配置===図8は、ヘッド制御部HCを実装するフレキシブルプリント基板FPCの配線パターンの説明図である。図中では、FPCの配線パターンが黒く描かれている。図中の中央の太点線の長方形は、ヘッド制御部HCを構成する半導体チップの実装位置を示している。図中の左側には、クロック信号CLK、ラッチ信号LAT、チェンジ信号CH、画素データSI及び設定データSPとから構成される信号などをヘッド制御部HCに入力するための配線パターンが設けられている。また、これらの信号とは別に、接地のための配線パターンGND、ヘッド制御部HCの電源となるVDD3V及びVHV42Vの配線パターンも設けられている。図中の右側には、180個のピエゾ素子47に印加する信号をヘッド制御部HCから出力するための配線パターンが設けられているこの配線パターンの一部は省略して記載されている。多数のピエゾ素子47に対して印加信号を出力するために、ヘッド制御部HCは図中の上下方向に長い半導体チップになっている。駆動信号COMをヘッド制御部HCに入力するための配線パターンは、ヘッド制御部HCの実装位置を横切るように設けられている。この配線パターンは、ヘッド制御部HCの実装位置においてヘッド制御部HCの長手方向図中の上下方向に沿ったパターンになっている。この配線パターン上に、ヘッド制御部HCの複数のバンプが接続されることになる。図9は、ヘッド制御部HCの実装位置における配線パターンと、ヘッド制御部HCのバンプの説明図である。図中の点線は、ヘッド制御部HC半導体チップICの実装位置を示している。図中の黒い部分は、配線パターンを示している。配線パターンの中の白線は、バンプの形状位置を示している。言い換えると、配線パターンの中の白線は、バンプと配線パターンとの接続部の形状位置を示している。例えば、配線パターンの幅は250μmであり、バンプの幅はおよそ80μmほどである。図に示すように、配線パターンの配線方向に沿って、複数のバンプが配置されることになる。例えば、ノズル♯1のピエゾ素子47に印加するための駆動信号COMは、図中の一番上のバンプからヘッド制御部HCに供給され、ノズル♯180のピエゾ素子47に印加するための駆動信号COMは、図中の一番下のバンプからヘッド制御部HCに供給される。これにより、各バンプと各スイッチ46との間のヘッド制御部HC半導体チップIC内の配線を短くできる。ヘッド制御部HCの複数のバンプが共通の配線パターン駆動信号COMの配線パターン上に配置されるため、図1A~図1Cと同様の状況が起きる。すなわち、FPCとヘッド制御部HCを構成する半導体チップICとの線膨張係数の違いによって、加熱時の配線方向の変形量に大きな差が生じることになる。FPCと半導体チップICとの加熱圧着時には、FPCが半導体チップICに対して配線方向に大きく熱膨張した状態で、バンプを介して両者が固定されることになる。一方、放熱時には、バンプを介して両者が固定された状態でFPCが半導体チップICよりも大きく収縮することになるため、配線パターンの配線方向に沿ってバンプに大きな応力がかかる。これに対し、本実施形態のバンプによれば、バンプが楕円柱状になっている。このため、図9に示すように、バンプと配線パターンとの接続部が楕円状になる。言い換えると、本実施形態では、配線パターンに平行な面におけるバンプの断面形状が、楕円状になっている。これにより、配線方向の応力がバンプにかかっても、外形が円弧状であるため応力集中が生じ難くなり、クラックの発生を抑制できる。更に、本実施形態によれば、バンプが、配線方向が短径となるような楕円柱状になっている。このため、図9に示すように、バンプと配線パターンとの接続部が、配線方向が短径となるような楕円状になる。言い換えると、本実施形態では、バンプの断面形状が、配線方向が短径となるような楕円状になっている。これにより、配線方向の応力がバンプにかかったときに、バンプの配線方向の幅が短いため、図2Aの点線で示す方向に半導体チップICを変形させるような力が働きにくくなり、半導体チップICの変形を抑制することができる。なお、断面を楕円形状にすることによって、バンプの配線方向の幅を狭くしつつ、FPCとの接続に必要な断面積を確保できる。===変形例===図10は、第1変形例の配線パターンとバンプの説明図である。前述の実施形態では、駆動信号COMの配線パターン上に複数のバンプが配置されていたが、これに限られるものではない。例えば、ヘッド制御部HCに42Vの電源電圧VHV42Vを供給する配線パターンをヘッド制御部HCの実装位置を横切るように設け、この配線パターン上に複数のバンプを配置しても良い。なお、42Vの電源電圧VHVの配線パターンは、42Vの駆動信号COMのON/OFFを制御するスイッチ46図6参照を構成するトランジスタ不図示の電源電圧を供給するためのものである。また、前述の実施形態では、多数のバンプが同じ配線パターン上に配置されていたが、図10に示すように、2個のバンプでも良い。少なくとも2個のバンプが同じ配線パターン上に配置されていれば、図1A~図1Cと同様の状況が生じうるからである。図11は、第2変形例の配線パターンとバンプの説明図である。前述の実施形態によれば、バンプが楕円柱状になっていたが、バンプの形状はこれに限られるものではない。例えば、図に示すように、バンプを円柱状にしても良い。このような形状であれば、バンプと配線パターンとの接続部が円状になり、配線方向の応力がバンプにかかっても、応力集中が生じ難くなり、クラックの発生を抑制できる。但し、図9の場合と比べて、FPCとの接続に必要な断面積を確保しようとするとバンプの配線方向の幅が広がってしまう。この結果、配線方向の応力がバンプにかかったときに、図2Aの点線で示す方向に半導体チップICを変形させるような力が働きやすくなり、半導体チップICの変形が大きくなる。図12は、第3変形例の配線パターンとバンプの説明図である。前述の実施形態では、複数のバンプが一直線上に配列されていたが、これに限られるものではない。複数のバンプが同じ配線パターン上で千鳥列状に配置されていても良い。このように配置することによって、配線方向だけでなく配線方向と交差する方向にもバンプに応力がかかるようになり、バンプにかかる応力が分散される。この結果、更にクラックの発生を抑制できる。また、配線方向にかかる応力が分散されるため、図2Aの点線で示す方向に半導体チップICを変形させるような力が弱まり、半導体チップICの変形を抑制することができる。図13は、第4変形例の配線パターンとバンプの説明図である。前述の実施形態では、全てのバンプが同じ形状であったが、これに限られるものではない。それぞれのバンプの形状を異ならせても良い。特に、図に示すように、同じ配線パターン上に配置される複数のバンプのうち、外側に位置するバンプほど断面積が大きくなるように、バンプを構成しても良い。FPCと半導体チップICが放熱によって収縮したときに、外側のバンプほど大きな力がかかるので、外側のバンプほど断面積を大きくすれば、バンプにかかる応力を抑制でき、クラックの発生をより抑制できる。===その他の実施の形態===上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。<プリンターについて>前述の実施形態では、プリンター1に用いられている半導体チップICについて説明したが、これに限られるものではない。例えば、携帯電話、液晶表示装置などの種々の精密装置において、同じ配線パターン上に複数のバンプを配置させる必要があれば、上記の実施形態と同様のことを行うことができる。<半導体チップ内の駆動信号COMの配線について>前述の図6に示したヘッド制御部HCを構成する半導体チップ内の駆動信号COMの配線によれば、10~20個のピエゾ素子47に対して1個のバンプを設けて、各バンプから10~20個のスイッチ46にそれぞれ駆動信号COMを供給している。但し、これに限られるものではない。図14は、半導体チップ内の駆動信号COMの配線の別の実施形態の説明図である。ここでは、半導体チップ内において、複数の駆動信号COMの配線が共通接続されている。このようにしても、駆動信号COMの入力個所からスイッチ46までの配線を実質的に短くできる。<配線パターンについて>前述の図8に示した配線パターンによれば、多数のピエゾ素子47に対して印加信号を出力するために、ヘッド制御部HCを構成する半導体チップの一方のみの長辺からピエゾ素子用の配線が配置されていた。但し、半導体チップの構成や、FPCの配線パターンの構成は、これに限られるものではない。図15は、半導体チップ及び配線パターンの別の実施形態の説明図である。図16は、半導体チップ及び配線パターンの更に別の実施形態の説明図である。これらの図に示すように、半導体チップやFPCの配線パターンを構成しても良い。また、半導体チップの2つの長辺に対してピエゾ素子用配線が配置されていても良い。