"所定の隙間を隔ててマトリクス状に配置された複数の画素電極が層間絶縁膜の表面に形成され、かつ、画素回路が形成された駆動基板と、透明電極が表面に形成されており、前記透明電極が前記画素電極に離間対向するように配置された透明基板と、前記複数の画素電極と前記透明電極との間に充填封入された液晶と、前記層間絶縁膜における、前記複数の画素電極をそれぞれ分離するために設けられている隣接する前記画素電極間の隙間の下層の位置に形成された、前記隙間よりも広い幅の遮光埋め込み層とを備えることを特徴とする液晶表示装置。前記画素電極は、少なくとも導電性を有する第1の膜の表面に、導電性及び光反射性を有する第2の膜が被覆形成された積層構造であり、前記第1の膜は前記遮光埋め込み層との間に絶縁領域が形成されていることを特徴とする請求項1記載の液晶表示装置。画素回路が形成された駆動基板上において表面に所定の隙間を隔ててマトリクス状に複数の画素電極が配置される層間絶縁膜に、前記複数の画素電極の配置前の段階で隣接する前記画素電極間の隙間の位置に対応する位置に、前記隙間よりも広い幅の溝を形成する溝形成工程と、前記画素回路に電気的に接続された前記層間絶縁膜内の電極パッドと前記画素電極とを電気的に接続するためのビアホールを形成するビアホール形成工程と、前記溝の内部と前記ビアホールの内部にそれぞれに導電性及び光反射性を有する材質の部材を充填し、前記溝内に遮光埋め込み層を形成し、前記ビアホール内にコンタクトプラグを形成する充填工程と、前記充填工程を経た基板上の所定位置に、前記複数の画素電極を形成する画素電極形成工程とを含むことを特徴とする液晶表示装置の製造方法。前記画素電極形成工程は、少なくとも導電性を有する第1の膜の表面に、導電性及び光反射性を有する第2の膜を被覆して前記画素電極を形成する積層膜形成工程と、前記第1の膜と前記遮光埋め込み層との間に絶縁領域を形成する絶縁領域形成工程とを含むことを特徴とする請求項3記載の液晶表示装置の製造方法。しかしながら、特許文献1及び特許文献2記載の液晶表示装置は、いずれも画素電極反射電極の間隙より光が入射することを前提とし、その光が駆動基板内に入らないようにするための構成であり、駆動基板のトランジスタへの遮光特性が不十分であり、層間絶縁膜中を散乱した光がトランジスタ、保持容量に到達してしまい、例えばコントラスト数万対1の要求性能に対して効果が極めて乏しい。また、画素電極表面が平坦でなくなり、後工程画素電極基板と透明電極基板とを離間対向させた貼り合わせ工程、基板間への液晶注入工程に悪影響を及ぼす懸念がある。更に、特許文献2に記載の液晶表示装置では、層間絶縁膜を介してレジストにカーボンブラック、顔料を添加した黒レジスト層による遮光層により、隣接する画素電極の間隙から入射する光のトランジスタへの入射を低減するようにしているが、遮光層の膜厚によっては画素電極と透明電極共通電極との隙間であるセルギャップを薄くできなくなり、また有機材料を多種使用するため信頼性の劣化が懸念され、実用的ではない。本発明は以上の点に鑑みなされたもので、画素電極の間隙からの光が駆動基板内部に到達しないようにすることにより、確実に光リークを低減できる液晶表示装置及びその製造方法を提供することを目的とする。また、本発明の他の目的は、信頼性の劣化を防止すると共に所要のセルギャップを確保した実用的な光リーク低減を行い得る液晶表示装置及びその製造方法を提供することにある。上記目的を達成するため、本発明の液晶表示装置は、所定の隙間を隔ててマトリクス状に配置された複数の画素電極が層間絶縁膜の表面に形成され、かつ、画素回路が形成された駆動基板と、透明電極が表面に形成されており、透明電極が画素電極に離間対向するように配置された透明基板と、複数の画素電極と透明電極との間に充填封入された液晶と、層間絶縁膜における、複数の画素電極をそれぞれ分離するために設けられている隣接する画素電極間の隙間の下層の位置に形成された、隙間よりも広い幅の遮光埋め込み層とを備えることを特徴とする。ここで、上記の画素電極は、少なくとも導電性を有する第1の膜の表面に、導電性及び光反射性を有する第2の膜が被覆形成された積層構造であり、第1の膜は遮光埋め込み層との間に絶縁領域が形成されていることを特徴とする。また、上記の目的を達成するため、本発明の液晶表示装置の製造方法は、画素回路が形成された駆動基板上において表面に所定の隙間を隔ててマトリクス状に複数の画素電極が配置される層間絶縁膜に、複数の画素電極の配置前の段階で隣接する画素電極間の隙間の位置に対応する位置に、隙間よりも広い幅の溝を形成する溝形成工程と、画素回路に電気的に接続された層間絶縁膜内の電極パッドと画素電極とを電気的に接続するためのビアホールを形成するビアホール形成工程と、溝の内部とビアホールの内部にそれぞれに導電性及び光反射性を有する材質の部材を充填し、溝内に遮光埋め込み層を形成し、ビアホール内にコンタクトプラグを形成する充填工程と、充填工程を経た基板上の所定位置に、複数の画素電極を形成する画素電極形成工程とを含むことを特徴とする。ここで、上記の画素電極形成工程は、少なくとも導電性を有する第1の膜の表面に、導電性及び光反射性を有する第2の膜を被覆して画素電極を形成する積層膜形成工程と、第1の膜と遮光埋め込み層との間に絶縁領域を形成する絶縁領域形成工程とを含むことを特徴とする。本発明によれば、隣接する画素電極の間隙から入射しようとする光を阻止することで、確実に光リークを低減することができる。また、本発明によれば、信頼性の劣化を防止すると共に所要のセルギャップを確保した実用的な光リーク低減を行うことができる。次に、本発明の実施の形態について図面を参照して説明する。図1は、本発明になる液晶表示装置の要部の一実施の形態の断面図を示す。なお、図1中、図9と同一構成部分には同一符号を付し、その説明を省略する。本実施の形態の液晶表示装置100は、駆動基板5上に形成されている複数の画素電極11の下層に配置された層間絶縁膜15における、隣接する画素電極11の隙間の下方の位置に、その隙間よりも広い幅の遮光埋め込み層28を形成した点に特徴がある。この遮光埋め込み層28は、隣接する画素電極11の隙間から入射しようとする光Bを遮光し、層間絶縁膜15への入射を阻止するため、駆動基板5に形成されている画素回路へ光が入射することはなく、よって光リーク不良を確実に防止することができる。なお、図1では図示を省略したが、液晶表示装置は、画素電極11の上方に透明基板の表面に形成された透明電極共通電極が離間対向配置されており、また、画素電極11と透明電極共通電極との間にはそれぞれの表面に形成された配向膜を介して液晶が充填封入された公知の構成とされている。次に、本発明になる液晶表示装置の製造方法の一実施の形態について図2乃至図8と共に説明する。図2乃至図7は、本発明になる液晶表示装置の製造方法の要部の一実施の形態の各工程における素子断面図を示し、図8は本実施の形態の要部の工程における素子拡大断面図を示す。なお、以下の説明では画素電極間の間隙は、設計値04μmとして説明する。また、駆動基板5及びその上方の第2メタル9までの部分は既に形成されているものとする。まず、図2Aに示すように、画素電極が配置される下層のシリコン酸化膜などの層間絶縁膜15に、駆動基板上の保持容量あるいはトランジスタいずれも図示せずからの接続孔16と画素電極図示せずとを接続するための電極パッド17とが電気的に接続されており、また遮光膜18が形成されているものとする。次に、画素電極加工用のマスクデータより表示画素領域のみ取り出してマスクを作製し、そのマスクを用いてフォトリソグラフィにより図2Bに示すように、画素電極間の間隙位置に画素電極間間隙06μmを上下左右01μmずつ更に広げた開口部20を有するパターンのフォトレジスト19を層間絶縁膜15の表面に形成する。次に、反応性イオンエッチング装置RIEを使い、三フッ化メタンCHF3,四フッ化メタンCF4の混合ガスを用いて深さ300nm程度、フォトレジスト19をマスクとして層間絶縁膜15を異方性エッチングする。これにより、図2Cに示すように、開口部20に対応した層間絶縁膜15の位置に溝21が形成される。この溝21は、後述する遮光埋め込み層28を形成する基となる。次に、基板上に残存するフォトレジスト19を酸素アッシングで除去して、洗浄を行い、図3Aに示す層間絶縁膜15を得る。続いて、図3Bに示すように、電極パッド17と後に形成する画素電極を接続するためのビアホールに対応した位置に開口部23のパターンを有するフォトレジスト22を層間絶縁膜15の表面に被覆形成する。次に、図3Cに示すように、フォトレジスト22をマスクとしてRIE装置にて電極パッド17に到達するまで層間絶縁膜15をエッチングしてビアホール24を層間絶縁膜15に形成する。次に、基板上に残存するフォトレジスト22を酸素アッシングで除去して、洗浄を行い、図4Aに示す溝21及びビアホール24が形成されている層間絶縁膜15を得る。続いて、図4Bに示すように、スパッタ成膜装置にて膜厚20nm程度の窒化チタン膜25を層間絶縁膜15の表面に成膜した後、更にその上にタングステンCVD装置で膜厚800nm程度のタングステン膜26を成膜する。タングステン膜26は遮光性及び導電性を有する。これにより、上記の溝21の内部とビアホール24の内部に窒化チタン膜25を介してタングステンが充填される。次に、図4Cに示すように、CMP装置を使用してタングステン膜26を層間絶縁膜15の表面まで研磨してタングステンによるコンタクトプラグ27と遮光埋め込み層28とを形成する。コンタクトプラグ27は窒化チタン膜25を通して電極パッド17と電気的に接続されたものとなる。次に、図5Aに示すように、画素電極を形成するためにスパッタ装置を使ってバリア膜として窒化チタンTiN膜29を50nmの膜厚で基板表面に被覆形成した後、更にその上に反射膜として光反射性及び導電性を有するアルミニウムと銅の合金Al-Cu合金膜30を200nmの膜厚で連続で成膜する。次に、画素電極形成用マスクを用いてフォトリソグラフィを実施して、図5Bに示すように、画素電極形成用のレジスト31を被覆形成する。このレジスト31は、画素電極間の間隙位置に画素電極間間隙06μmの幅の開口部32を有する。次に、上記のレジスト31が被覆形成された基板を、塩素Cl2と三塩化硼素BCl3との混合ガスを用いたRIE装置でレジスト31をマスクとしてドライエッチングを行う。これにより、開口部32に対応した位置のAl-Cu合金膜30とTiN膜29とがエッチング除去されるが、遮光埋め込み層28を構成するタングステンはエッチングされずストッパ膜として機能する。エッチング後は同一装置内で酸素プラズマと水プラズマの防食処理を行う。更に側壁ポリマの除去洗浄を行うことにより、図5Cに示すように、Al-Cu合金膜30とTiN膜29とが積層された構造の画素電極11が形成される。ただし、図5Cに示す状態は、隣接する画素電極11のバリア膜である導電性を有するTiN膜29が、導電性を有する遮光埋め込み層28と短絡した状態である。すなわち、隣接した画素電極11同士が遮光埋め込み層28を介して短絡している。そこで、隣接する画素電極11間の絶縁を確保するために、図6Aに33で示すように、四フッ化メタンガスに酸素を添加したガスを使ったマイクロ波励起のエッチング装置を用いて、フッ素ラジカルをエッチング種とした等方性エッチングを行う。このとき、Al-Cu合金膜30と、タングステン膜である遮光埋め込み層28とはフッ素ラジカルではエッチングされずに、バリア膜であるTiN膜29のみが図6Bに示すようにエッチングされてAl-Cu合金膜30の下層に絶縁領域34が形成される。この結果、隣接する画素電極11間の短絡は解消される。図8は、このときの素子断面の拡大図を示す。図8に示すように、バリア膜であるTiN膜29のみがフッ素ラジカルによりエッチングされてAl-Cu合金膜30の下層に絶縁領域34が形成され、バリア膜であるTiN膜29と遮光埋め込み層28とは電気的に非接続状態となる。一方、隣接する画素電極11を構成する隣接するAl-Cu合金膜30の間の間隙は、遮光埋め込み層28の幅よりも狭い状態が保持される。次に、図6Cに示すように、画素電極11間の平坦化を行うために絶縁性のあるスピンオングラスSOG膜35を400nm程度の膜厚で基板表面にスピン塗布して、80°C→150°C→400°Cの段階的温度変化のステップベークを行い焼成する。次に、画素電極11上のSOG膜35を除去するためにRIE装置を使い、CHF3,CF4,アルゴンArの混合ガスを用いてドライエッチングを行う。このドライエッチングの終点検出は、COの発光スペクトルをモニタリングして画素電極11上のSOG膜35が無くなった時点でエッチング終了とする。こうして図7に示すように、画素電極11間に平坦化領域36が形成された構造の層間絶縁膜15を有する画素電極基板の製造が終了する。この画素電極基板は、画素回路が形成された駆動基板5の上に第1メタル7及び第2メタル9などの配線回路部が形成され、更にその上に所定の隙間を隔ててマトリクス状に配置された複数の画素電極11が層間絶縁膜15の表面に形成された基板である。この画素電極基板は、透明電極が表面に形成されている透明基板と、画素電極11と透明電極とが離間対向するように貼り合わされた後、それら基板間の間隙内に液晶が充填封入される周知の後工程を経て図1の断面の液晶表示装置100の製造工程が終了する。なお、図1では図示の便宜上、平坦化領域36の図示は省略している。このように、本実施の形態によれば、隣接する画素電極11の間隙から入射しようとする光を遮光埋め込み層28によって阻止し、層間絶縁膜15を通して駆動基板5の内部に入射しないようにすることができるため、確実に光リークを低減した構造の液晶表示装置100を製造することができる。本実施形態の液晶表示装置100によれば、コントラスト数万対1の要求性能を満たすことができる。また、本実施の形態によれば、隣接する画素電極11の間隙に相当する箇所を画素電極11の導通孔を形成する前に加工し、画素電極11の導通孔のコンタクトプラグ27形成時に一緒に遮光層である遮光埋め込み層28を形成するようにしたため、その後に形成される画素電極11の表面の平坦化処理に影響を与えることがなく、また、後工程画素電極基板と透明電極基板とを離間対向させた貼り合わせ工程、液晶注入工程に悪影響を及ぼさず、信頼性の劣化を防止すると共に所要のセルギャップを確保した実用的な光リーク低減を行うことができる。なお、本発明は以上の実施の形態に限定されるものではなく、例えばAl-Cu合金膜30の代わりに他の一又は二以上の導電性及び光反射性を有する金属膜を使用してもよく、また、TiN膜29の代わりに導電性を有する他の膜を使用するようにしてもよい。"