"複数の画像のクロック周期の最大公約数または該最大公約数の1/2である共通のクロック周期によって前記複数の画像を1つの統合画像に統合する画像生成手段と、前記複数の画像の分周比によって前記共通のクロック周期を分周して得られる個別のクロック周期によって前記統合画像を前記複数の画像に分割する画像分割手段と、を備えることを特徴とする画像処理システム。前記画像生成手段は、前記複数の画像を前記統合画像に統合する際に、制御用データによって前記複数の画像を区分し、前記画像分割手段は、前記統合画像を前記複数の画像に分割する際に、前記制御用データによって前記複数の画像の何れであるかを判定することを特徴とする請求項1に記載の画像処理システム。前記画像分割手段は、前記統合画像を前記複数の画像に分割する際に、前記複数の画像のクロック周期によって前記複数の画像の何れであるかを判定することを特徴とする請求項1に記載の画像処理システム。ところで、上記従来技術に係る画像表示システムにおいては、画像生成装置から出力された1つの画像を、1/m周期づつずれた同期信号に応じてm個の画像に分解してm個の表示器に表示させている。つまり、m個の表示器に対応したm個の画像は同一の解像度を有していることが前提になっており、例えば異なる解像度のm個の画像を混在させて1つの画像とした場合には、1/m周期づつずれた同期信号を用いても、この1つの画像を適切に分解することはできないという問題が生じる。このような問題が生じることに対して、例えば異なる解像度のm個の画像を混在させて1つの画像とした場合などにも適切に対応して、画像表示の多様性およびシステムの汎用性を向上させることが望まれている。本発明は上記事情に鑑みてなされたもので、多様な画像を容易に処理可能として汎用性を向上させることが可能な画像処理システムを提供することを目的としている。上記課題を解決して係る目的を達成するために、本発明の画像処理システムは、複数の画像のクロック周期の最大公約数または該最大公約数の1/2である共通のクロック周期によって前記複数の画像を1つの統合画像に統合する画像生成手段と、前記複数の画像の分周比によって前記共通のクロック周期を分周して得られる個別のクロック周期によって前記統合画像を前記複数の画像に分割する画像分割手段と、を備える。本発明の画像処理システムによれば、クロック周期が異なる複数の画像に対して、複数の異なるクロック周期の最大公約数または該最大公約数の1/2である共通のクロック周期を用いて、統合および分割の処理を行なうことから、例えばドットクロックおよび解像度などが異なる複数の画像を複数の異なる表示画面に表示する場合であっても、1つの画像生成手段から1つの統合画像を出力するだけで済み、システム構成が複雑化することを防止しつつ、多様な画像を容易に処理可能として汎用性を向上させることができる。以下、本発明の一実施形態に係る画像処理システムについて添付図面を参照しながら説明する。本実施の形態による画像処理システム10は、例えば図1に示すように、1つの画像描画装置11と、複数例えば、2以上の任意の自然数k,nn>kによるn個の画像分割装置12および画面表示装置13とを備えて構成されている。画像描画装置11は、例えばグラフィックチップなどのICやLSIなどからなるVDPVideoDisplayProcessorであって、水晶振動子などの発振器図示略およびメモリ図示略などを備えて構成されている。画像描画装置11は、例えば、複数の画面表示装置13にて表示される複数画面分の画像データ例えば、RGBデータなどを外部メモリ図示略などから取得し、これらの複数画面分の画像データを仮想的に描画するようにしてメモリに展開することによって1つの画面分の画像データに統合して、1フレーム毎の画像データ統合画像データとしてメモリに一時的に記憶する。特に、画像描画装置11は、例えばドットクロックおよび解像度などが異なる複数の画像データに対して、複数の画像データのドットクロック周期の最大公約数または該最大公約数の1/2である共通のドットクロック周期によって複数画面分の描画を行なう。より詳細には、画像描画装置11は、例えば、複数の画像データのドットクロック周期の最大公約数が、複数の画像データの何れかの画像データのドットクロック周期と同一である場合には、最大公約数の1/2を共通のドットクロック周期とし、複数の画像データのドットクロック周期の最大公約数が、複数の画像データの何れの画像データのドットクロック周期とも異なる場合には、この最大公約数の1/2を共通のドットクロック周期とする。例えば図2Aに示すように2画面A,B分の同一解像度かつ同一ドットクロック周期例えば、25nsecの2つの画像データに対しては、各画像データのドットクロック周期の1/2を共通のドットクロック周期12.5nsecとして、この共通のドットクロック周期により2画面A,B分の描画を行なう。また、例えば図2Bに示すように2画面A,B分の異なる解像度かつ異なるドットクロック周期例えば、24nsecおよび32nsecの2つの画像データに対しては、各画像データのドットクロック周期の最大公約数を共通のドットクロック周期例えば、8nsecとして、この共通のドットクロック周期により2画面A,B分の描画を行なう。また、画像描画装置11は、複数の画像データに対する共通のドットクロック周期によって複数画面分の描画を行なう際に、例えば所定のドットパターンを有する制御用データによって複数の画像データを区分する。画像描画装置11は、例えば図2A,Bに示すような1ドットずつ黒色と白色とを繰り返すドットパターンなどの所定の制御用データ例えば、制御用DATA1,2を、各画像データに隣接して配置する。例えば図2Aに示すように1フレーム毎の統合画像データにおいて2画面A,B分の同一解像度かつ同一ドットクロック周期の2つの画像データが水平方向に配列されている場合には、水平方向で各画像データに隣接して、例えば同一のドットパターンを有する2つの制御用データ例えば、制御用DATA1,2を付与する。また、例えば図2Bに示すように1フレーム毎の統合画像データにおいて2画面A,B分の異なる解像度かつ異なるドットクロック周期の2つの画像データが水平方向に配列されている場合には、水平方向で各画像データに隣接して、例えば異なるドットパターンを有する2つの制御用データ例えば、制御用DATA1,2を付与する。なお、例えば図2Bに示すように2画面A,B分の2つの画像データが異なる解像度を有することに起因して、1フレーム毎の統合画像データにおいて垂直方向で画面Bの画像データの下方に画像データが存在しない場合などのように、垂直方向での画像データの区分を示す必要がある場合には、垂直方向においてドットパターンが変更された制御用データ例えば、垂直方向での画像データの区分を示す境界位置の上方と下方とにおいて異なるドットパターンを有する制御用DATA1を2画面A,B分の2つの画像データ間に付与する。上述したように、画像描画装置11は、例えば発振器の発振による基準信号に基づいて、複数の画像データのドットクロック周期の最大公約数または該最大公約数の1/2である共通のドットクロック周期を有するドットクロック信号つまり、1フレーム毎の統合画像データにおいて1ドットの点を描画する周波数を示す信号を生成する。さらに、画像描画装置11は、ドットクロック信号に基づいて、複数画面分の画像データを仮想的に描画するようにしてメモリに展開するための垂直同期信号VSYNCおよび水平同期信号HSYNCおよびデータイネーブル信号DEなどの同期信号を生成する。なお、水平同期信号HSYNCは、1フレーム毎の統合画像データの水平方向における画素1ライン分の画像データの描画タイミングを示す信号である。垂直同期信号VSYNCは、1フレーム毎の統合画像データの垂直方向における画素1フレーム分の画像データの描画タイミングを示す信号である。データイネーブル信号DEは、1フレーム毎の統合画像データの水平方向における1ライン分の画像データの描画期間を示す信号である。そして、画像描画装置11は、例えば、メモリに一時的に記憶した1フレーム毎の統合画像データを各ライン毎に読み出して、各ライン毎の統合画像データラインデータを同期信号に応じたタイミングで出力すると共に、共通のドットクロック周期を有するドットクロック信号および該ドットクロック信号に応じた同期信号を出力する。画像分割装置12は、例えば図3に示すように、分周回路21と、制御回路22と、レジスタ23とを備えて構成され、画像描画装置11から出力された統合画像データのラインデータを構成する複数の画像データのうちから、この画像分割装置12に対応した画面表示装置13にて表示される所定の何れか1つの画像データを抽出する。分周回路21は、例えばカウンタやPLLなどを備えて構成され、画像描画装置11から出力されたドットクロック信号に基づき、1フレーム毎の統合画像データを構成する複数の画像データのそれぞれに対して設定された分周比のうちの所定の何れか1つによって、ドットクロック信号の共通のドットクロック周期を分周して得られる個別のドットクロック周期を有する個別のドットクロック信号を出力する。制御回路22は、例えば、画像描画装置11から出力された統合画像データのラインデータに含まれる制御用データおよびドットクロック信号および同期信号と、分周回路21から出力された個別のドットクロック信号とに基づき、1フレーム毎の統合画像データを構成する複数の画像データのうちの所定の何れか1つの画像データを画面表示装置13の表示画面に表示するための個別のドットクロック信号に応じた垂直同期信号VSYNCおよび水平同期信号HSYNCおよびデータイネーブル信号DEなどの個別の同期信号を生成し、これらの同期信号を出力する。また、制御回路22は、例えば、画像描画装置11から出力された統合画像データのラインデータに含まれる制御用データおよび画像描画装置11から出力された同期信号に基づき、統合画像データのラインデータを構成する複数の画像データに対して、所定の何れか1つの画像データであるか否かを判定し、この判定結果を示す信号を出力する。レジスタ23は、例えばFIFOなどを備えて構成され、分周回路21および制御回路22に同期して、画像描画装置11から出力された画像データの入力および保存および出力を行なう。より具体的には、レジスタ23は、制御回路22から出力された判定結果の信号に応じて、画像描画装置11から出力された統合画像データのラインデータを構成する複数の画像データのうちから、所定の何れか1つの画像データを抽出して、該画像データを分周回路21から出力された個別のドットクロック信号に同期して出力する。画面表示装置13は、例えば液晶ディスプレイやブラウン管ディスプレイなどを備えて構成され、画像分割装置12から出力された個別のドットクロック信号および個別の同期信号に応じて、画像分割装置12から出力された画像データつまり、画像描画装置11から出力された統合画像データのラインデータを構成する複数の画像データのうちの所定の何れか1つの画像データを表示する。上述したように、本実施の形態による画像処理システム10によれば、ドットクロックが異なる複数の画像データに対して、複数の異なるドットクロック周期の最大公約数または該最大公約数の1/2である共通のドットクロック周期を用いて、統合および分割の処理を行なう。これにより、例えばドットクロックおよび解像度などが異なる複数の画像データを複数の異なる表示画面に表示する場合であっても、1つの画像描画装置11から1つの統合画像データを出力するだけで済み、システム構成が複雑化することを防止しつつ、多様な画像を容易に処理可能として汎用性を向上させることができる。しかも、制御用データによって、統合画像データを構成する複数の画像データを容易かつ適正に区分することができる。なお、上述した実施の形態においては、制御用データに基づいて統合画像データを構成する複数の画像データの何れであるかを判定するとしたが、これに限定されず、例えば制御用データを省略して、他の信号、例えば複数画面分の画像データのドットクロックの信号などに基づいて統合画像データを構成する複数の画像データの何れであるかを判定してもよい。この場合、画像描画装置11は、共通のドットクロック周期を有するドットクロック信号に加えて、複数画面分の画像データのドットクロックの信号を出力すればよく、画像分割装置12の制御回路22は、複数画面分の画像データのドットクロックの信号に基づいて、統合画像データのラインデータを構成する複数の画像データに対して、所定の何れか1つの画像データであるか否かを判定すればよい。なお、上述した実施の形態においては、例えば図4に示す変形例のように、1つの画像描画装置11と、複数例えば、2以上の任意の自然数k,nn>kによるn個の画像分割装置12および画面表示装置13とを制御する制御装置30を備え、この制御装置30の制御に応じて、複数の画面表示装置13にて表示される複数画面分の画像データの組み合わせおよびドットクロックおよび解像度および分周比などが適宜に変更されてもよい。"