"酸化亜鉛を含む半導体膜中に設けられたチャネル形成領域と、ゲート絶縁膜と、ゲート電極と、金属材料からなる導電膜と、を有し、前記チャネル形成領域は前記ゲート絶縁膜を介して前記ゲート電極と重なり、前記チャネル形成領域は、III族元素又はV族元素のいずれかが添加された酸化亜鉛を含む領域を介して、前記導電膜と電気的に接続していることを特徴とする半導体装置。酸化亜鉛を含む半導体膜中に設けられたチャネル形成領域と、ゲート絶縁膜と、ゲート電極と、金属材料からなる導電膜と、を有し、前記チャネル形成領域は前記ゲート絶縁膜を介して前記ゲート電極と重なり、前記チャネル形成領域は、ホウ素、アルミニウム、ガリウム、インジウム、タリウム、窒素、リン、砒素、アンチモン、ビスマスのいずれかが添加された酸化亜鉛を含む領域を介して、前記導電膜と電気的に接続していることを特徴とする半導体装置。酸化亜鉛を含む半導体膜中に設けられたチャネル形成領域と、ゲート絶縁膜と、ゲート電極と、金属材料からなる導電膜と、を有し、前記チャネル形成領域は前記ゲート絶縁膜を介して前記ゲート電極と重なり、前記チャネル形成領域は、ガリウム、窒素、リンのいずれかが添加された酸化亜鉛を含む領域を介して、前記導電膜と電気的に接続していることを特徴とする半導体装置。酸化亜鉛を含む半導体膜中に設けられたチャネル形成領域と、ゲート絶縁膜と、ゲート電極と、金属材料からなる導電膜と、を有し、前記チャネル形成領域は前記ゲート絶縁膜を介して前記ゲート電極と重なり、前記チャネル形成領域は、n型またはp型の不純物が添加された酸化亜鉛を含む領域を介して、前記導電膜と電気的に接続していることを特徴とする半導体装置。請求項1乃至請求項4のいずれか一項において、前記ゲート電極は、アルミニウム、タングステン、モリブデン、タンタル、銅、チタン、またはそれらの元素を主成分とする合金材料を有することを特徴とする半導体装置。請求項1乃至請求項5のいずれか一項において、前記ゲート絶縁膜は、酸化珪素膜、酸化窒化珪素膜の単層または積層膜であることを特徴とする半導体装置。請求項1乃至請求項6のいずれか一項において、前記チャネル形成領域と、前記ゲート絶縁膜と、前記ゲート電極との上に絶縁膜を有し、前記絶縁膜は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、SOG膜、もしくは有機樹脂膜の単層膜、またはこれらの積層膜であることを特徴とする半導体装置。本発明者の検討によると、図7Aに示されるトップゲート型半導体装置のソース電極1001及びドレイン電極1002を形成する際のエッチングによって基板1000がエッチングされる場合があることがわかった。基板1000上に酸化珪素膜や酸化窒化珪素膜からなる下地膜1006を形成した場合でも、この下地膜がエッチングされて基板1000の表面が露出する場合があることがわかった。また図7Bに示されるボトムゲート型半導体装置においては、ソース電極1001及びドレイン電極1002を形成する際のエッチングによって酸化珪素膜や酸化窒化珪素膜からなるゲート絶縁膜1004がエッチングされることがわかった。トップゲート型半導体装置において、ガラス基板1000や酸化珪素膜や酸化窒化珪素膜からなる下地膜1006がエッチングされると、基板1000からナトリウムなどの不純物が半導体膜1003に拡散し、特性を劣化させてしまう。ボトムゲート型半導体装置図7Bにおいて、ソース電極1001及びドレイン電極1002の形成の際のエッチングによりゲート絶縁膜1004がエッチングされてしまうと、特性が安定せず、不良の原因となる。本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、チャネル形成領域にZnO半導体膜を用い、ソース電極及びドレイン電極にn型又はp型の不純物を添加したZnO膜を用いたときでも欠陥や不良が生じない半導体装置及びその作製方法を提供することにある。本発明の半導体装置は、酸化珪素膜又は酸化窒化珪素膜上のAl膜又はAl合金膜と、前記Al膜又はAl合金膜上のn型又はp型の不純物が添加されたZnO膜とを有することを特徴とする。なお、本明細書においては、酸化珪素膜、酸化窒化珪素膜、Al膜、Al合金膜、ZnO膜はそれぞれ酸化珪素を含む膜、酸化窒化珪素を含む膜、Alを含む膜、Al合金を含む膜、ZnOを含む膜を意味するものとする。本発明の半導体装置は、ゲート電極上の酸化珪素膜又は酸化窒化珪素膜からなるゲート絶縁膜と、前記ゲート絶縁膜上のAl膜又はAl合金膜と、前記Al膜又はAl合金膜上のn型又はp型の不純物が添加されたZnO膜と、前記n型又はp型の不純物が添加されたZnO膜及び前記ゲート絶縁膜上のZnO半導体膜とを有することを特徴とする。本発明の半導体装置は、酸化珪素膜又は酸化窒化珪素膜上のAl膜又はAl合金膜と、前記Al膜又はAl合金膜上のn型又はp型の不純物が添加されたZnO膜と、前記酸化珪素膜又は酸化窒化珪素膜上及び前記n型又はp型の不純物が添加されたZnO膜上のZnO半導体膜と、前記ZnO半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極とを有することを特徴とする。本発明の半導体装置の作製方法は、酸化珪素膜又は酸化窒化珪素膜を形成し、前記酸化珪素膜又は酸化窒化珪素膜上にAl膜又はAl合金膜を形成し、前記Al膜又はAl合金膜上にn型又はp型の不純物が添加されたZnO膜を形成し、前記n型又はp型の不純物が添加されたZnO膜を第1のエッチングによって島状にし、前記Al膜又はAl合金膜を第2のエッチングによって島状にすることを特徴とする。本発明の半導体装置の作製方法は、前記第2のエッチングをした後、前記n型又はp型の不純物が添加されたZnO膜及び前記酸化珪素膜又は酸化窒化珪素膜上にZnO半導体膜を形成することを特徴とする。ボトムゲート型の半導体装置の場合にはゲート電極を形成した後、前記ゲート電極上に前記酸化珪素膜又は酸化窒化珪素膜からなるゲート絶縁膜を形成することを特徴とする。トップゲート型の半導体装置の場合には前記ZnO半導体膜を形成した後、ゲート絶縁膜を形成し、ゲート電極を形成することを特徴とする。本発明の第1のエッチングはウエットエッチングでもよい。本発明の第1のエッチングはバッファードフッ酸を用いたウエットエッチングでもよい。本発明の第1のエッチングはドライエッチングでもよい。本発明の第1のエッチングはCH4メタンガスを用いたドライエッチングでもよい。本発明の第2のエッチングはウエットエッチングでもよい。本発明の第2のエッチングはフォトレジスト用の現像液を用いたウエットエッチングでもよい。本発明の第2のエッチングは有機アルカリ系水溶液を用いたウエットエッチングでもよい。本発明の第2のエッチングはTMAHtetramethylanmmoniumhydroxide、テトラメチルアンモニウムヒドロキシドを用いたウエットエッチングでもよい。また本発明の半導体装置は、ゲート電極上のゲート絶縁膜と、前記ゲート絶縁膜上の金属材料を有する第1の膜と、前記第1の膜上のn型又はp型の不純物が添加された透明半導体材料を有する第2の膜と、前記第2の膜上及び前記ゲート絶縁膜上の透明半導体を有する第3の膜とを有することを特徴とする。また本発明の半導体装置は、絶縁膜上の金属材料を有する第1の膜と、前記第1の膜上のn型又はp型の不純物が添加された透明半導体材料を有する第2の膜と、前記第1の膜上及び前記第2の膜上の透明半導体材料を有する第3の半導体膜と、前記第3の膜上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極とを有することを特徴とする。また本発明の半導体装置の作製方法は、絶縁膜を形成し、前記絶縁膜上に金属材料を有する第1の膜を形成し、前記第1の膜上にn型又はp型の不純物が添加された透明半導体材料を有する第2の膜を形成し、前記第2の膜を第1のエッチングによって島状にし、前記第1の膜を第2のエッチングによって島状にすることを特徴とする。また本発明の半導体装置の作製方法は、ゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に金属材料を有する第1の膜を形成し、前記1の膜上にn型又はp型の不純物が添加された透明半導体材料を有する第2の膜を形成し、前記第2の膜を第1のエッチングによって島状にし、前記第1の膜を第2のエッチングによって島状にすることを特徴とする。トップゲート型半導体装置においては、ガラス基板や酸化珪素膜又は酸化窒化珪素膜からなる下地膜がエッチングされず、基板からナトリウムなどの不純物が半導体膜に拡散し、特性を劣化させることがない。ボトムゲート型半導体装置においては、ゲート絶縁膜がエッチングされず、特性が不安定になることがない。ソース電極及びドレイン電極の一部にAlを用いているので配線の低抵抗化を図ることができる。以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施形態の記載内容に限定して解釈されるものではない。実施形態1ここではボトムゲート型の半導体装置について説明する。図1Aは、本発明の実施形態の一例を示した断面図である。図1Aにおいて、1は基板、3はゲート電極、5はゲート絶縁膜、10はソース電極、10aは第1の導電膜、10bは第2の導電膜、11はドレイン電極、11aは第1の導電膜、11bは第2の導電膜、13は半導体膜を示している。半導体膜13上にパッシベーション用の絶縁膜や平坦化用の絶縁膜を形成してもよい。基板1上にゲート電極3が形成され、ゲート電極3上にゲート絶縁膜5が形成され、ゲート絶縁膜5上にソース電極10、ドレイン電極11が形成されている。ソース電極10は第1の導電膜10a及び第2の導電膜10bの積層膜によって形成され、ドレイン電極11は第1の導電膜11a及び第2の導電膜11bの積層膜によって形成されている。第1の導電膜10aと第2の導電膜10bとの間や、第1の導電膜11aと第2の導電膜11bとの間に第3の導電膜が形成されていてもよい。ソース電極10とドレイン電極11はそれぞれゲート絶縁膜5を介してゲート電極3と一部重なるように形成されていてもよい。ゲート絶縁膜5上であってソース電極10とドレイン電極11上に半導体膜13が形成される構成になっている。以下、各構成について説明する。1基板ガラス基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。基板1にプラスチック基板を用いる場合、PCPolycarbonateポリカーボネート、PESPolyethersulfoneポリエーテルサルフォン、PETpolyethyleneterephthalateポリエチレンテレフタレートもしくはPENPolyethylenenaphthalateポリエチレンナフタレート等を用いることができる。プラスチック基板の場合は、表面にガスバリア層として無機層または有機層を設けてもよい。プラスチック基板の作製時のゴミ等によって基板に突起が発生している場合は、CMPなどを用いて基板を研磨し、基板の表面を平坦化させた後に使用してもよい。基板1の上には酸化珪素SiOx、窒化珪素SiNx、酸化窒化珪素SiOxNyx>y、窒化酸化珪素SiNxOyx>yなど、基板側から不純物などの拡散を防止するための絶縁膜を形成しておいてもよい。2ゲート電極Alアルミニウム膜、Wタングステン膜、Moモリブデン膜、Taタンタル膜、Cu銅膜、Tiチタン膜、または前記元素を主成分とする合金材料例えばAl合金膜、MoWモリブデンタングステン合金膜などを用いることができる。Pリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。またゲート電極3は単層であっても2層以上積層させたものであってもよい。3ゲート絶縁膜ゲート絶縁膜5は珪素を主成分とする絶縁膜、例えば酸化珪素膜、酸化窒化珪素膜で形成される。また単層であっても積層膜であってもよい。4ソース電極、ドレイン電極ソース電極10は第1の導電膜10a及び第2の導電膜10bの積層膜によって形成され、ドレイン電極11は第1の導電膜11a及び第2の導電膜11bの積層膜によって形成されている。第1の導電膜としてはAl膜、AlNiアルミニウムニッケル膜やAlNdアルミニウムネオジム膜等のAl合金膜を用いることができる。第2の導電膜としてはBホウ素、Alアルミニウム、Gaガリウム、Pリン、As砒素などのp型又はn型の不純物が添加されたZnO酸化亜鉛を用いることができる。第1の導電膜と第2の導電膜の間に第3の導電膜としてTi膜などの金属膜を設けてもよい。5半導体膜半導体膜としてはZnO膜を用いる。半導体膜と接するソース電極、ドレイン電極がp型又はn型の不純物が添加されたZnO膜を有しているので半導体膜と容易に電気的に接続させることができる。6絶縁膜図示しないが、半導体膜13上にはパッシベーション膜、平坦化膜などの絶縁膜を形成してもよい。酸化珪素SiOx、窒化珪素SiNx、酸化窒化珪素SiOxNyx>y、窒化酸化珪素SiNxOyx>y、SOGspin-on-glass膜、アクリルなどの有機樹脂膜またはこれらの積層膜を用いることができる。上記のようなボトムゲート型半導体装置はその作製時にゲート絶縁膜がエッチングされず、特性が不安定になることがない。ソース電極及びドレイン電極の一部にAlを用いているため、配線の低抵抗化を図ることができる。実施形態2ここではトップゲート型の半導体装置について説明する。図1Bは、本発明の実施形態の一例を示した断面図である。図1Bにおいて、1は基板、20は絶縁膜、25はソース電極、25aは第1の導電膜、25bは第2の導電膜、26はドレイン電極、26aは第1の導電膜、26bは第2の導電膜、27は半導体膜、28はゲート絶縁膜、29はゲート電極を示している。ゲート電極上にパッシベーション用の絶縁膜や平坦化用の絶縁膜を形成してもよい。基板1上に絶縁膜20が形成され、絶縁膜20上にソース電極25、ドレイン電極26が形成されている。ソース電極25は第1の導電膜25a及び第2の導電膜25bの積層膜によって形成され、ドレイン電極26は第1の導電膜26a及び第2の導電膜26bの積層膜によって形成されている。第1の導電膜25aと第2の導電膜25bとの間、第1の導電膜26aと第2の導電膜26bとの間に第3の導電膜が形成されていてもよい。絶縁膜20上であって、ソース電極25とドレイン電極26上に半導体膜27が形成され、半導体膜27上にゲート絶縁膜28が形成され、ゲート絶縁膜28上にゲート電極29が形成されている。ゲート電極29はゲート絶縁膜28、半導体膜27を介してソース電極25とドレイン電極26のそれぞれと一部重なるように形成してもよい。以下、各構成について説明する。基板、ソース電極、ドレイン電極、半導体膜、ゲート電極は実施形態1において説明したものを用いることができる。1基板上の絶縁膜基板1の上には基板側から不純物などの拡散を防止するための絶縁膜20として酸化珪素膜や酸化窒化珪素膜を形成する。また単層であっても積層膜であってもよい。2ゲート絶縁膜ゲート絶縁膜28は珪素を主成分とする絶縁膜、例えば酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化珪素膜で形成される。また単層であっても積層膜であってもよい。3ゲート電極上の絶縁膜図示しないが、ゲート電極29上にはパッシベーション膜、平坦化膜などの層間絶縁膜を形成してもよい。SiOx膜、SiNx膜、SiON膜、SiNO膜、SOGspin-on-glass膜、アクリルなどの有機樹脂膜またはこれらの積層膜を用いることができる。上記のようなトップゲート型半導体装置においては、その作製時に基板や酸化珪素膜又は酸化窒化珪素膜からなる下地膜がエッチングされず、基板からナトリウムなどの不純物が半導体膜に拡散し、特性を劣化させることがない。ソース電極及びドレイン電極の一部にAlを用いているため、配線の低抵抗化を図ることができる。実施形態3ここではボトムゲート型の半導体装置において、ゲート電極上にゲート絶縁膜として酸化珪素膜又は酸化窒化珪素膜を形成し、第1の導電膜としてAl膜又はAl合金膜を形成し、第2の導電膜としてn型又はp型の不純物が添加されたZnO膜を形成した後に、前記第2の導電膜を第1のエッチングによって島状にし、前記第1の導電膜を第2のエッチングによって島状にしてソース電極及びドレイン電極を形成し、ZnO半導体膜を形成する方法について説明する。図2Aに示すように、基板1上にゲート電極3を10nm~200nmの厚さで形成する。基板1としては実施形態1に示したものを用いる。ここではガラス基板を用いる。基板1の上には酸化珪素SiOx、窒化珪素SiNx、酸化窒化珪素SiOxNyx>y、窒化酸化珪素SiNxOyx>yなど、基板側から不純物などの拡散を防止するための絶縁膜2をCVD法やスパッタ法により10nm~200nmの厚さで形成しておいてもよい図2B。絶縁膜2は基板1の表面を高密度プラズマによって処理することによって形成してもよい。高密度プラズマは例えば2.45GHzのマイクロ波を用いることによって生成され、電子密度が1×1011~1×1013/cm3かつ電子温度が2eV以下のものであればよい。このような高密度プラズマは活性種の運動エネルギーが低く、従来のプラズマ処理と比較してプラズマによるダメージが少なく、欠陥の少ない膜を形成することができる。窒化性雰囲気、例えば窒素と希ガスを含む雰囲気下、または窒素と水素と希ガスを含む雰囲気下、またはアンモニアと希ガスを含む雰囲気下において、上記高密度プラズマ処理を行うことによって基板1の表面を窒化することができる。基板1としてガラス基板などを用いた場合、上記高密度プラズマによる窒化処理を行った場合、基板1表面に形成される窒化膜は窒化珪素が主成分である絶縁膜2を形成することができる。この窒化膜の上に酸化珪素膜または酸化窒化珪素膜をプラズマCVD法により形成して複数層よりなる絶縁膜2としてもよい。また絶縁膜2の表面に同様に高密度プラズマによる窒化処理を行うことによって、その表面に窒化膜を形成することができる。高密度プラズマによる窒化処理によって形成された窒化膜は基板1からの不純物の拡散を抑制することができる。ゲート電極3としては実施形態1に示したものを用いることができる。ここではAlNdアルミニウムネオジム膜を、AlNdターゲットを用いてスパッタ法により成膜し、島状に加工する。島状に加工するにはフォトリソグラフィー法を用い、ドライエッチングやウエットエッチング方法を用いる。ゲート電極3の表面及び、基板1又は絶縁膜2の表面を洗浄した後、ゲート電極3上にゲート絶縁膜5を、公知のCVD法又はスパッタ法を用いて10nm~200nmの厚さで形成する図2A、B。これら表面洗浄工程とゲート絶縁膜5の形成工程とは、大気にふれさせずに連続的に行ってもよい。ゲート電極3にAl膜を用いた場合にはゲート絶縁膜5を高温で形成すると、ヒロックが発生することがあるため、500°C以下、好ましくは350°C以下の低温で形成することが望ましい。ゲート絶縁膜5は実施形態1に示したものを用いることができる。ここでは酸化珪素膜を形成する。なお、以下の図面において絶縁膜2は省略する。ゲート絶縁膜5上にソース電極及びドレイン電極用の第1の導電膜6を膜厚10nm~200nmで形成する。第1の導電膜6としては実施形態1に示したものを用いることができる。ここではAlNiアルミニウムニッケル膜又はAlNd膜を用いる。第1の導電膜6はスパッタ法により形成でき、AlNiターゲット又はAlNdターゲットを用いてスパッタ法により形成することができる。またゲート絶縁膜5を形成した後、大気にさらすことなく、連続して第1の導電膜6を形成してもよい。第1の導電膜6上に第2の導電膜7を膜厚10nm~200nmで形成する図2C。第2の導電膜7としては実施形態1に示したものを用いることができる。ここではAl又はGaの不純物が添加されたZnO酸化亜鉛を用いる。これによって後に形成される半導体層であるZnO膜と容易にオーミック接続させることができる。第2の導電膜7はスパッタ法等により形成できる。例えばAlやGaを添加するには、AlやGaが1~10重量添加されたZnOターゲットを用いてスパッタする方法や、ZnOターゲットにAlやGaのチップを載せて200~300°Cでスパッタする方法によって形成することができる。第1の導電膜6を形成した後、大気にさらすことなく、連続して第2の導電膜7を形成してもよい。したがってゲート絶縁膜5から第2の導電膜7までは大気にさらすことなく、連続形成してもよい。第1の導電膜6と第2の導電膜7の間に第3の導電膜8を膜厚10nm~200nmで設けてもよい図2D。作製工程における熱処理温度によって、第1の導電膜6と第2の導電膜7との間のコンタクト抵抗が上昇する場合がある。しかし、第3の導電膜8を形成することによって第1の導電膜6と第2の導電膜7との間のコンタクト抵抗を低くすることができる。第3の導電膜8はTi膜などの金属膜を用いることができ、スパッタ法等により形成することができる。第2の導電膜7上にレジストマスク9を形成して第2の導電膜7をエッチングする図3A、B。ウエットエッチング方法を用いる場合には、バッファードフッ酸HFフッ化水素酸とNH4Fフッ化アンモニウムとを混合したもの、例えばHF:NH4F重量比=1:100~1:10の溶液を用いることができる。ドライエッチング方法を用いる場合には、CH4ガスによる異方性プラズマエッチングを用いることができる。第2の導電膜7の下には、第1の導電膜6が形成されている。したがって第2の導電膜7をエッチングする際に、第1の導電膜6がエッチングストッパーとなる。これによりゲート絶縁膜5をエッチングしてダメージを与えることなく、ソース電極及びドレイン電極を形成することができる。また第2の導電膜7をエッチングするときに第1の導電膜6の一部をエッチングしてもよい。ただし第1の導電膜6をすべてエッチングしてしまうと、ゲート絶縁膜にダメージを与えることになるため注意を要することは言うまでもない。次にレジストマスク9を用いて第1の導電膜6をエッチングしてソース電極10及びドレイン電極11を形成する図3C。本発明ではフォトレジスト用の現像液、TMAHtetramethylanmmoniumhydroxide、テトラメチルアンモニウムヒドロキシドに代表される有機アルカリ系水溶液を用いて第1の導電膜6をエッチングする。例えば第1の導電膜6にAlNi膜を用い、エッチング液にTMAHを用いた場合、エッチング速度は30°Cで約300nm/minである。一方、上述した材料を用いた第2の導電膜7やゲート絶縁膜5はTMAHによってエッチングされることはない。これによりゲート絶縁膜5にダメージを与えることなく、ソース電極10及びドレイン電極11を形成することができる。また島状の第2の導電膜10b、11bのサイズを縮小することもない。本発明では第1の導電膜6用に特殊なエッチング液を用いずにレジストマスクを形成する際の現像液を用いてエッチングすることができる。したがって低コスト化、高効率化につながる。ソース電極10及びドレイン電極11を形成した後、レジストマスク9を除去する。ソース電極10、ドレイン電極11及びゲート絶縁膜5上に半導体膜12としてZnO膜をスパッタ法にて膜厚20nm~200nmで形成する図3D。例えばZnOターゲットを用い、酸素/アルゴンの流量比を30~20にし、200~300°Cでスパッタすることによって形成できる。半導体膜12を、フォトリソグラフィー法を用いてエッチングして島状の半導体膜13にする図4A。エッチングにはバッファードフッ酸を用いたウエットエッチング方法やCH4ガスを用いた異方性ドライエッチング法を用いることができる。半導体膜12と第2の導電膜10b、11bとはZnOを用いている点で共通しており、十分なエッチング選択比を得ることは困難である。しかし第2の導電膜7は半導体膜12と接する部分に形成されていればよいため、半導体膜12と接しない部分、例えば配線部分については第2の導電膜7がエッチングされてもよい。上記したエッチング方法では、第2の導電膜10b、11bがエッチングされても第1の導電膜10a、11aはエッチングされることはない。したがって第1の導電膜10a、11aが配線となり、半導体装置との電気的接続は確保される。半導体膜13上に絶縁膜14をCVD法やスパッタ法により膜厚50nm~1μmで形成する図4B。絶縁膜14には珪素を主成分とする絶縁膜を用いることができる。珪素を含む絶縁膜の上に有機樹脂膜等を積層してもよい。絶縁膜14は平坦膜やパッシベーション膜として機能する。ソース電極10、ドレイン電極11にはAlが含まれているため絶縁膜14を高温で形成すると、ヒロックが発生することがあるため、500°C以下、好ましくは350°C以下の低温で形成することが望ましい。絶縁膜14にコンタクトホール形成して、ゲート電極3、ソース電極10、ドレイン電極11とコンタクトする導電膜を必要に応じて設ける。このように本発明によって、ゲート絶縁膜にダメージを与えることなく、半導体装置を形成することが可能である。第1の導電膜としてAlNi膜等のAl合金膜を用いているので、配線の低抵抗化を図ることができる。実施形態4ここではトップゲート型の半導体装置において、酸化珪素膜又は酸化窒化珪素膜上に第1の導電膜としてAl膜又はAl合金膜を形成し、第2の導電膜としてn型又はp型の不純物が添加されたZnO膜を形成した後に、第2の導電膜を第1のエッチングによって島状にし、第1の導電膜を第2のエッチングによって島状にしてソース電極及びドレイン電極を形成し、ZnO半導体膜を形成し、ゲート絶縁膜を形成し、ゲート電極を形成する方法について説明する。なお本実施形態に用いる材料、作製に用いる方法は実施形態1~3に記載したものを用いることができることはいうまでもない。まず図5Aに示すように、基板1上に絶縁膜20として酸化珪素膜SiOxをCVD法やスパッタ法により10nm~200nmの厚さで形成する。絶縁膜20は基板1側から不純物などの拡散を防止する。絶縁膜20上にソース電極及びドレイン電極用の第1の導電膜21をスパッタ法又は蒸着法により10nm~200nm形成する。第1の導電膜21としては実施形態1に示したもの、AlNiアルミニウムニッケル膜等のAl合金膜を用いることができる。また絶縁膜20を形成した後、大気にさらすことなく、連続して第1の導電膜21を形成してもよい。第1の導電膜21上に第2の導電膜22をスパッタ法により膜厚10nm~200nmで形成する図5A。第2の導電膜22としてはBホウ素、Alアルミニウム、Gaガリウム、Pリン、As砒素などのp型又はn型の不純物が添加されたZnO酸化亜鉛を用いることができる。また第1の導電膜21を形成した後、大気にさらすことなく、連続して第2の導電膜22を形成してもよい。したがって絶縁膜20から第2の導電膜22までは大気にさらすことなく、連続形成してもよい。第1の導電膜21と第2の導電膜22との間のコンタクト抵抗を低くするために、第1の導電膜21と第2の導電膜22の間に、第3の導電膜23としてTi膜などの金属膜をスパッタ法により10nm~200nm設けてもよい図5B。第2の導電膜22上にレジストマスク24を形成して第2の導電膜22をエッチングする図5C。エッチング方法はバッファードフッ酸を用いたウエットエッチング又はCH4ガスを用いたドライエッチングを用いることができる。第2の導電膜22の下には、第1の導電膜21が形成されている。したがって第2の導電膜22をエッチングする際に、第1の導電膜21がエッチングストッパーとなる。これにより、絶縁膜20をエッチングして基板1を露出させることなく、ソース電極及びドレイン電極を形成することができる。また第2の導電膜22をエッチングするときに第1の導電膜21の一部をエッチングしてもよい。ただし第1の導電膜21のすべてエッチングしてしまうと、絶縁膜20をエッチングして基板1が露出して基板1に含まれる不純物が拡散する可能性があるため注意を要する。第1の導電膜21をエッチングしてソース電極25及びドレイン電極26を形成する図5D。エッチング方法としてはフォトレジスト用の現像液、TMAHを用いたウエットエッチングを用いる。これにより絶縁膜20をエッチングすることなく、ソース電極25及びドレイン電極26を形成することができる。またZnO膜はTMAHによってエッチングされないため、島状の第2の導電膜25b、26bのサイズを縮小することもない。本発明では第1の導電膜21用に特殊なエッチング液を用いずにレジストマスクを形成する際の現像液を用いてエッチングすることができる。したがって低コスト化、高効率化につながる。ソース電極25及びドレイン電極26を形成した後、レジストマスク24を除去する。ソース電極25、ドレイン電極26、絶縁膜20上に半導体膜27としてZnO膜をスパッタ法にて膜厚20nm~200nmで形成する図6A。半導体膜27を、フォトリソグラフィー法を用いてエッチングして島状の半導体膜27にする。エッチングにはバッファードフッ酸を用いたウエットエッチング方法やCH4ガスを用いたドライエッチング法を用いることができる。半導体膜27と第2の導電膜25b、26bとはZnOを用いている点で共通しており、十分なエッチング選択比を得ることは困難である。しかし第2の導電膜22はソース電極及びドレイン電極部に形成されていればよいため、半導体膜27と接しない部分、特に配線部分については第2の導電膜がエッチングされてもよいことは実施形態3と同様である。半導体膜27上にゲート絶縁膜28を、CVD法やスパッタ法を用いて10nm~200nmの厚さで形成する図6B。半導体膜27に上記実施形態で記載した高密度プラズマ処理を行ってゲート絶縁膜を形成してもよい。例えば窒化性雰囲気、例えば窒素と希ガスを含む雰囲気下、または窒素と水素と希ガスを含む雰囲気下、またはアンモニアと希ガスを含む雰囲気下において、上記高密度プラズマ処理を行うことによって半導体膜27の表面を窒化することができる。ゲート絶縁膜28は珪素を主成分とする絶縁膜、例えば酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜などで形成してもよい。また単層であっても積層膜であってもよい。ゲート絶縁膜28上にゲート電極29を形成する図6B。ゲート電極29としては上記実施形態に示した材料を用いることができ、単層であっても2層以上積層させたものであってもよい。膜形成方法には公知のCVD法、スパッタ法、蒸着法等を用いることができる。また島状に加工するにはフォトリソグラフィー法を用い、ドライエッチングやウエットエッチング方法を用いることができる。ゲート電極29及びゲート絶縁膜28上に絶縁膜30をCVD法やスパッタ法により50nm~1μm形成する図6C。絶縁膜30は珪素を含む絶縁膜を用いることができる。珪素を含む絶縁膜の上に有機樹脂膜等を積層してもよい。絶縁膜30は平坦化膜やパッシベーション膜として機能する。ソース電極25、ドレイン電極26はAlを含んでいるためゲート絶縁膜28、ゲート電極29、絶縁膜30を高温で形成すると、ヒロックが発生することがあるため、500°C以下、好ましくは350°C以下の低温で形成することが望ましい。このように本発明によって、基板1が露出することによる不純物の拡散を防止できる。第1の導電膜としてAlNi膜等のAl合金膜を用いているので、配線の低抵抗化を図ることができる。実施形態5ここでは実施形態1、3で示したボトムゲート型の半導体装置を用いて液晶表示装置を作製する形態について図8、9を用いて説明する。なお実施形態2、4で示したトップゲート型の半導体装置を適用できることは言うまでもない。図8A、図9Aは図8BにおけるX-Yの断面図を示す。ガラス基板又はプラスチック基板1上にゲート配線40及び補助容量配線41を形成する。スパッタ法にてAlNd膜を成膜し、その後公知のフォトリソグラフィー法及びエッチング方法を用いて形成する。CVD法又はスパッタ法にて酸化珪素膜又は酸化窒素珪素膜からなるゲート絶縁膜42を形成する。ゲート絶縁膜42上に第1の導電膜としてスパッタ法にてAlNi膜を成膜する。第1の導電膜は後にソース電極45a、ドレイン電極46a及びソース配線47を形成する。第1の導電膜上に第2の導電膜としてAlが添加されたZnO酸化亜鉛をスパッタ法にて成膜する。第2の導電膜は後にソース電極45b、ドレイン電極46b及びソース配線47を形成する。第2の導電膜上であって、後にソース電極部、ドレイン電極部、ソース配線部となる領域にレジストマスクを形成する図示しない。そして第2の導電膜をエッチングしてソース電極45b、ドレイン電極46b及びソース配線47を形成する。ここではバッファードフッ酸、HF:NH4F=1:100重量比の溶液を用いてエッチングする。次に第1の導電膜を、TMAH溶液を用いてエッチングしてソース電極45a、ドレイン電極46a、ソース配線47を形成する。その後レジストマスクを除去する。これによりゲート絶縁膜42にダメージを与えることなく、ソース電極45、ドレイン電極46及びソース配線47を形成することができる。またZnO膜はTMAHによってエッチングされないため、島状の第2の導電膜のサイズを縮小することもない。また第1の導電膜にAlNi膜を用いているのでソース配線の低抵抗化を図ることができる。次に半導体膜48を形成する。スパッタ法にてZnO膜を成膜し、その後フォトリソグラフィー法及びエッチング方法を用いてZnO膜から成る半導体膜48を形成する。エッチングにはバッファードフッ酸を用いたウエットエッチングを用いる。このとき半導体膜48と接しない部分の第2の導電膜は一部除去されてもよい。配線となる部分には第1の導電膜が形成されているからである。半導体膜48上に絶縁膜49をCVD法、スパッタ法、塗布法等により形成する。絶縁膜49は珪素を含む絶縁膜及び有機樹脂膜等の積層膜を用いることができる。絶縁膜49は表面の凹凸を平坦化する膜であればよい。絶縁膜49にフォトリソグラフィー法及びエッチング法を用いてドレイン電極46へのコンタクトホール及び補助容量用のコンタクトホールを形成する。透明導電膜をスパッタ法にて成膜し、その後フォトリソグラフィー法及びエッチング方法を用いて画素電極50を形成する。例えばITOIndiumTinOxide、インジウム錫酸化物、ITSO酸化珪素を含むインジウム錫酸化物、IZOIndiumZincOxide酸化インジウム酸化亜鉛を用いればよい。反射型液晶表示装置の場合には透明電極でなく、Ag銀、Au金、Cu銅、Wタングステン、Alアルミニウム等の光反射性を有する金属材料を形成する。画素電極50と補助容量配線41との重なった部分は、画素電極50、ゲート絶縁膜42及び補助容量配線41によって補助容量100を形成する図8AB。配線や電極において、屈曲部や配線幅が変化する部位の角部をなめらかにして、丸みを付けてもよい。フォトマスクのパターンを用いてマスクパターンを作製し、当該マスクパターンを用いて形成することにより、角部を面取した形状にすることができる。これにより以下の効果がある。凸部を面取りすることによって、プラズマを用いたドライエッチングを行う際、異常放電による微粉の発生を抑えることができる。また、凹部を面取りすることによって、微粉が発生した場合でも、洗浄のときに当該微粉が角に集まるのを防止し、当該微粉を洗い流すことができる。こうして、製造工程における塵や微粉の問題を解消し、歩留まりを向上させることができる。画素電極50を覆うように配向膜51を形成する。配向膜は液滴吐出法や印刷法等によって形成する。配向膜を形成した後、ラビング処理を行う。対向基板56には、着色層及び遮光層ブラックマトリクスによってカラーフィルター55を形成し、保護絶縁膜54を形成する。保護絶縁膜54上に透明電極57を形成し、配向膜53を形成する図9A。配向膜にはラビング処理を行う。次いでシール材の閉パターン75を形成する図9B。液滴吐出法等により形成することができる。このシール材で囲まれた領域に液晶組成物52が充填される図9A。この閉パターン75内に液晶組成物52を滴下してから、対向基板56と半導体装置が形成された基板1を貼り合わせる。液晶組成物52を充填する際には開口部を有するシールパターンを基板1に設け、対向基板56と基板1とを貼り合わせた後に毛細管現象を用いて液晶を注入してもよい。液晶組成物52の配向モードとしては、液晶分子の配列が光の入射側から射出側に向かって90°ツイスト配向したTNモード、FLCモード、IPSモード、VAモードなどを用いることができる。ただしIPSモードの場合には電極パターンが図8Bに示したものと異なり、櫛歯状になる。偏光板は半導体装置が形成されている基板1と対向基板56の両方に貼り付ける。また必要に応じて光学フィルムを貼り付けることができる。半導体装置が形成されている基板1と対向基板56との基板間隔は、球状のスペーサを散布する、樹脂からなる柱状のスペーサを形成する、シール材にフィラーを含ませることなどによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも1つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料を用いることができる。そして、異方性導電体層を介し、公知の技術を用いてFPCFlexiblePrintedCircuitを貼りつける。周辺駆動回路を基板上に形成してもよい。平面模式図を図9Bに示す。ガラス等の基板61上にゲート配線駆動回路62、ソース配線駆動回路63、アクティブマトリクス部64が形成されている。ゲート配線駆動回路62は、少なくともシフトレジスタ62a及びバッファ62bから構成される。ソース配線駆動回路63は、少なくともシフトレジスタ63aと、バッファ63bと、ビデオライン68を通じて送られる信号のサンプリングを行うアナログスイッチ69とから構成される。アクティブマトリクス部64には、ゲート配線駆動回路62から延びる複数の平行するゲート配線72が配されている。ソース配線駆動回路63からは複数のソース配線71がゲート配線72に直交して配設されている。また、ゲート配線72に平行して補助容量配線73が配設されている。そして、ゲート配線72、ソース配線71及び補助容量配線73に囲まれた領域には、半導体装置65、液晶部66、及び補助容量67が設けられている。ゲート配線駆動回路62、ソース配線駆動回路63、アナログスイッチ69にはそれぞれ半導体装置65と同じ作製方法によって同様の構造の半導体装置が形成されている。半導体装置65のゲート電極は、ゲート配線72に接続され、ソース電極はソース配線71に接続されている。半導体装置65のドレイン電極に接続された画素電極と、対向基板上の対向電極との間に液晶が封入され、液晶部66が構成されている。また補助容量配線73は対向電極と同じ電位の電極に接続されている。上記した液晶表示装置はゲート絶縁膜がエッチングされず、特性が不安定になることがなく信頼性が高い。またトップゲート型半導体装置を用いた場合にはガラス基板や酸化珪素膜や酸化窒化珪素膜からなる下地膜がエッチングされないため、基板からナトリウムなどの不純物が半導体膜に拡散し、特性を劣化させることがなく信頼性が高い。ソース電極及びドレイン電極の一部にAlを用いているため、配線の低抵抗化を図ることができる。実施形態6ここでは実施形態1、3で示したボトムゲート型の半導体装置を用いて発光装置を作製する形態について図10、11を用いて説明する。なお実施形態2、4の半導体装置を適用できることは言うまでもない。上記実施形態の記載に基づいて半導体装置を作製し、図10Aの形成までを行う。上記実施形態と同じものは同じ符号で表す。画素電極50はEL表示装置において、陽極又は陰極として機能する。画素電極50の材料としてはアルミニウムAl、銀Ag、金Au、白金Pt、ニッケルNi、タングステンW、クロムCr、モリブデンMo、鉄Fe、コバルトCo、銅Cu、パラジウムPd、リチウムLi、セシウムCs、マグネシウムMg、カルシウムCa、ストロンチウムSr、チタンTiなどの導電性を有する金属、又はアルミニウム-シリコンAl-Si、アルミニウム-チタンAl-Ti、アルミニウム-シリコン-銅Al-Si-Cu等の合金、または窒化チタンTiN等の金属材料の窒化物、ITO、ケイ素を含有するITO、IZO等の金属化合物などを形成することができる。EL層からの発光を取り出す方の電極は透明性を有する導電膜により形成すれば良く、ITO、ケイ素を含有するITO、IZOなどの金属化合物の他、Al、Ag等金属の極薄膜を用いても良い。画素電極50と対向する電極の方から発光を取り出す場合、画素電極50は反射率の高い材料Al、Ag等を用いることができる。本実施形態ではITSOケイ素を含むITOを画素電極50として用いる図10A。次に絶縁膜49及び画素電極50を覆って有機材料もしくは無機材料からなる絶縁膜を形成する。続いて当該絶縁膜を画素電極50の一部が露出するように加工し、隔壁81を形成する。隔壁81の材料としては、感光性を有する有機材料アクリル、ポリイミドなどが好適に用いられるが、感光性を有さない有機材料や無機材料で形成してもかまわない。また、隔壁81の材料にチタンブラックやカーボンナイトライドなどの黒色顔料や染料を分散剤などを用いて分散し、隔壁81を黒くすることでブラックマトリクスとして用いても良い。隔壁81は、テーパー形状を示し、画素電極に向かう隔壁81の端面81aは曲率を有し、当該曲率が連続的に変化していることが望ましい図10B。次に、発光物質を含む層82を形成し、続いて発光物質を含む層82を覆う対向電極83を形成する。これによって画素電極50と対向電極83との間に発光物質を含む層82を挟んでなる発光素子を作製することができ、画素電極50と対向電極83の間に電圧を印加することによって発光を得ることができる。対向電極83の形成に用いられる電極材料としては画素電極に用いることのできる材料と同様の材料を用いることができる。本実施形態ではアルミニウムを第2の電極として用いる。発光物質を含む層82は、蒸着法、インクジェット法、スピンコート法、ディップコート法、ロールツーロール法、スパッタ法などによって形成される。有機エレクトロルミネッセンス表示装置の場合、発光物質を含む層82は正孔輸送、正孔注入、電子輸送、電子注入、発光など各機能を有する層の積層であっても良いし、発光層単層であっても良い。発光物質を含む層としては、単層の有機化合物層もしくは積層の有機化合物層を用いることができる。正孔注入層は陽極と正孔輸送層の間に設けられる。正孔注入層としては有機化合物と金属酸化物の混合層を用いることができる。これによって画素電極50の表面に形成された凹凸や電極表面に残った異物の影響で画素電極50と対向電極83がショート短絡することを防ぐことができる。混合層の膜厚は60nm以上あることが望ましい。また、120nm以上であるとなお良い。厚膜化しても発光素子の駆動電圧の上昇を招かないため、凹凸や異物の影響を充分にカバーできる膜厚を選ぶことができる。したがって本発明によって作製された発光装置は暗点を発生させることがない。また駆動電圧や消費電力の増加を招くことがない。金属酸化物としては、遷移金属の酸化物や窒化物が望ましく、具体的には、酸化ジルコニウム、酸化ハフニウム、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化チタン、酸化マンガン、酸化レニウムが好適である。有機化合物としては4,4’-ビス[N-1-ナフチル-N-フェニルアミノ]ビフェニル略称:NPB、4,4’-ビス[N-3-メチルフェニル-N-フェニルアミノ]ビフェニル略称:TPD、4,4’,4’’-トリスN,N-ジフェニルアミノトリフェニルアミン略称:TDATA、4,4’,4’’-トリス[N-3-メチルフェニル-N-フェニルアミノ]トリフェニルアミン略称:MTDATA、4,4’-ビス{N-[4-N,N-ジ-m-トリルアミノフェニル]-N-フェニルアミノ}ビフェニル略称:DNTPD、1,3,5-トリス[N,N-ジm-トリルアミノ]ベンゼン略称:m-MTDAB、4,4’,4’’-トリスN-カルバゾリルトリフェニルアミン略称:TCTA等のアリールアミノ基を有する有機材料や、フタロシアニン略称:H2Pc、銅フタロシアニン略称:CuPc、バナジルフタロシアニン略称:VOPc等も用いることができる。正孔輸送層は陽極と発光層との間、正孔注入層が設けられる場合には正孔注入層と発光層との間に設けられる。正孔輸送層はホールを輸送する機能に優れた層、例えばNPBやTPD、TDATA、MTDATA、BSPBなどの芳香族アミン即ち、ベンゼン環-窒素の結合を有するの化合物からなる層である。ここに述べた物質は、主に1×10-6~10cm2/Vsの正孔移動度を有する物質である。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、正孔輸送層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものであってもよい。発光層は陽極と陰極の間、正孔輸送層や電子輸送層が設けられる場合には、正孔輸送層と電子輸送層との間に設けられる。発光層について特に限定は無いが、発光層として機能する層には大きく分けて2つの態様ある。一つは発光中心となる発光材料ドーパント材料の有するエネルギーギャップよりも大きいエネルギーギャップを有する材料ホスト材料からなる層に発光材料を分散するホストーゲスト型の層と、もう一つは発光材料のみで発光層を構成する層である。前者は濃度消光が起こりにくく、好ましい構成である。発光中心となる発光物質としては、4-ジシアノメチレン-2-メチル-6-1,1,7,7-テトラメチルジュロリジル-9-エニル-4H-ピラン略称:DCJT、4-ジシアノメチレン-2-t-ブチル-6-1,1,7,7-テトラメチルジュロリジル-9-エニル-4H-ピラン、ペリフランテン、2,5-ジシアノ-1,4-ビス[2-10-メトキシ-1,1,7,7-テトラメチルジュロリジン-9-イルエテニル]ベンゼン、N,N’-ジメチルキナクリドン略称:DMQd、クマリン6、クマリン545T、トリス8-キノリノラトアルミニウム略称:Alq3、9,9’-ビアントリル、9,10-ジフェニルアントラセン略称:DPAや9,10-ビス2-ナフチルアントラセン略称:DNA、2,5,8,11-テトラ-t-ブチルペリレン略称:TBP、PtOEP、Irppy3、Btp2Iracac、FIrpic等が挙げられる。また、上記発光材料を分散してなる層を形成する場合に母体となるホスト材料としては、9,10-ジ2-ナフチル-2-tert-ブチルアントラセン略称:t-BuDNA等のアントラセン誘導体、4,4’-ビスN-カルバゾリルビフェニル略称:CBP等のカルバゾール誘導体、トリス8-キノリノラトアルミニウム略称:Alq3、トリス4-メチル-8-キノリノラトアルミニウム略称:Almq3、ビス10-ヒドロキシベンゾ[h]-キノリナトベリリウム略称:BeBq2、ビス2-メチル-8-キノリノラト-4-フェニルフェノラト-アルミニウム略称:BAlq、ビス[2-2-ヒドロキシフェニルピリジナト]亜鉛略称:Znpp2、ビス[2-2-ヒドロキシフェニルベンゾオキサゾラト]亜鉛略称:ZnBOXなどの金属錯体等を用いることができる。また、発光物質のみで発光層を構成することのできる材料としては、トリス8-キノリノラトアルミニウム略称:Alq3、9,10-ビス2-ナフチルアントラセン略称:DNA、ビス2-メチル-8-キノリノラト-4-フェニルフェノラト-アルミニウム略称:BAlqなどがある。電子輸送層は発光層と陰極との間、電子注入層が設けられる場合には、発光層と電子注入層との間に設けられる。電子輸送層は、電子を輸送する機能に優れた層、例えばトリス8-キノリノラトアルミニウム略称:Alq3、トリス5-メチル-8-キノリノラトアルミニウム略称:Almq3、ビス10-ヒドロキシベンゾ[h]-キノリナトベリリウム略称:BeBq2、ビス2-メチル-8-キノリノラト-4-フェニルフェノラト-アルミニウム略称:BAlqなど、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる層である。また、この他ビス[2-2-ヒドロキシフェニル-ベンゾオキサゾラト]亜鉛略称:ZnBOX2、ビス[2-2-ヒドロキシフェニル-ベンゾチアゾラト]亜鉛略称:ZnBTZ2などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、2-4-ビフェニリル-5-4-tert-ブチルフェニル-1,3,4-オキサジアゾール略称:PBDや、1,3-ビス[5-p-tert-ブチルフェニル-1,3,4-オキサジアゾール-2-イル]ベンゼン略称:OXD-7、3-4-tert-ブチルフェニル-4-フェニル-5-4-ビフェニリル-1,2,4-トリアゾール略称:TAZ、3-4-tert-ブチルフェニル-4-4-エチルフェニル-5-4-ビフェニリル-1,2,4-トリアゾール略称:p-EtTAZ、バソフェナントロリン略称:BPhen、バソキュプロイン略称:BCPなども用いることができる。ここに述べた物質は、主に1×10-6~10cm2/Vsの電子移動度を有する物質である。なお、正孔よりも電子の輸送性の高い物質であれば、上記以外の物質を電子輸送層として用いても構わない。また、電子輸送層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。電子注入層は陰極と電子輸送層との間に設けられる。電子注入層としては、フッ化リチウムLiF、フッ化セシウムCsF、フッ化カルシウムCaF2等のようなアルカリ金属又はアルカリ土類金属の化合物を用いることができる。また、この他、電子輸送性を有する物質にアルカリ金属又はアルカリ土類金属を含有させたもの、例えばAlq3中にマグネシウムMgを含有させたもの等を用いることができる。無機エレクトロルミネッセンス表示装置の場合、発光物質を含む層82には蛍光体粒子を分散剤に分散したものを用いることができる。ZnSにCu銅とともにCl塩素、Iヨウ素、Alアルミニウムなどのドナー性不純物を添加した蛍光体を用いることができる。分散剤としては、シアノエチルセルロース系樹脂のように比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。これらの樹脂に、BaTiO3チタン酸バリウムやSrTiO3チタン酸ストロンチウムなどの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。分散手段としては、超音波分散機などを用いることができる。発光物質を含む層82と電極との間には誘電体層を隣接してもよい。誘電体層は、誘電率と絶縁性が高く、且つ高い誘電破壊電圧を有する材料であれば任意のものが用いられる。これらは金属酸化物、窒化物から選択され、例えばTiO2、BaTiO3、SrTiO3、PbTiO3、KNbO3、PbNbO3、Ta2O3、BaTa2O6、LiTaO3、Y2O3、Al2O3、ZrO2、AlON、ZnSなどが用いられる。これらは均一な膜として設置されても良いし、また粒子構造を有する膜として用いても良い。無機エレクトロルミネッセンス表示装置の場合、発光層を絶縁層で挟んだ二重絶縁構造としてもよい。発光層にはMnマンガンや希土類元素を含んだZnS硫化亜鉛などの2-6族化合物、絶縁層にはSi3N4、SiO2、Al2O3、TiO2などの酸化物、窒化物を用いることができる。対向電極83上にプラズマCVD法により窒素を含む酸化ケイ素膜をパッシベーション膜として形成する図示しない。窒素を含む酸化ケイ素膜を用いる場合には、プラズマCVD法でSiH4、N2O、NH3から作製される酸化窒化ケイ素膜、またはSiH4、N2Oから作製される酸化窒化ケイ素膜、あるいはSiH4、N2OをArで希釈したガスから形成される酸化窒化ケイ素膜を形成すれば良い。また、パッシベーション膜としてSiH4、N2O、H2から作製される酸化窒化水素化ケイ素膜を適用しても良い。もちろんパッシベーション膜は上記したものに限定されるものではない。他のケイ素を主成分とする絶縁層を用いることもできる。また単層構造ではなく積層構造でもよい。また窒化炭素膜と窒化ケイ素膜の多層膜やスチレンポリマーの多層膜を用いてもよい。窒化ケイ素膜やダイヤモンドライクカーボン膜を形成してもよい。発光素子を水などの劣化を促進する物質から保護するために、表示部の封止を行う。対向基板そのものを封止に用いる場合は、絶縁性のシール材により、外部接続部が露出するように貼り合わせる。対向基板と素子基板との間の空間には乾燥した窒素などの不活性気体を充填しても良いし、シール材を画素部全面に形成し、そのシール材によって対向基板を貼り合わせても良い。シール材には紫外線硬化樹脂などを用いると好適である。シール材には乾燥剤や基板間のギャップを一定に保つための粒子を混入しておいても良い。続いて外部接続部にフレキシブル配線基板を貼り付けることによって、発光装置が完成する。以上のように作製した発光装置の構成の1例について図11を参照しながら説明する。なお、形が異なっていても同様の機能を示す部分には同じ符号を付し、その説明を省略する部分もある。図11Aは画素電極50が透光性を有する導電膜により形成されており、基板1側に発光物質を含む層82より発せられた光が取り出される構造である。なお86は対向基板であり、発光素子が形成された後、シール材などを用い、基板1に固着される。対向基板86と素子との間に透光性を有する樹脂85等を充填し、封止する。これによって発光素子が水分により劣化することを防ぐ事ができる。また、樹脂85が吸湿性を有していることが望ましい。さらに樹脂85中に透光性の高い乾燥剤84を分散させるとさらに水分の影響を抑えることが可能になるためさらに望ましい形態である。図11Bは画素電極50と対向電極83の両方が透光性を有する導電膜により形成されている。よって基板1側及び対向基板86側の両方に点線の矢印で示すように光を取り出すことが可能な構成となっている。この構成では基板1と対向基板86の外側に偏光板88を設けることによって画面が透けてしまうことを防ぐことができ、視認性が向上する。偏光板88の外側には保護フィルム87を設けると良い。なお、表示機能を有する本発明の発光装置には、アナログのビデオ信号、デジタルのビデオ信号のどちらを用いてもよい。デジタルのビデオ信号を用いる場合はそのビデオ信号が電圧を用いているものと、電流を用いているものとに分けられる。発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがある。ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動である。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本発明を用いて作製された発光装置及びその駆動方法には、上記したどの駆動方法を用いてもよい。上記した発光装置はゲート絶縁膜がエッチングされず、特性が不安定になることがなく信頼性が高い。またトップゲート型半導体装置を用いた場合にはガラス基板や酸化珪素膜や酸化窒化珪素膜からなる下地膜がエッチングされないため、基板からナトリウムなどの不純物が半導体膜に拡散し、特性を劣化させることがなく信頼性が高い。ソース電極及びドレイン電極の一部にAlを用いているため、配線の低抵抗化を図ることができる。パネル、モジュールが有する画素回路、保護回路及びそれらの動作について図12、図13等を用いて説明する。図10、11に示した半導体装置は駆動用TFT1403の断面図となっている。スイッチング用TFT1401、電流制御用TFT1404、消去用TFT1406はすべて駆動用TFT1403と同時に作製され、駆動用TFT1403と同様の構成をしていても良い。図12Aに示す画素は、列方向に信号線1410及び電源線1411、1412、行方向に走査線1414が配置される。また、スイッチング用TFT1401、駆動用TFT1403、電流制御用TFT1404、補助容量1402及び発光素子1405を有する。図12Cに示す画素は、駆動用TFT1403のゲート電極が、行方向に配置された電源線1412に接続される点が異なっており、それ以外は図12Aに示す画素と同じ構成である。つまり、図12A、Cに示す両画素は、同じ等価回路図を示す。しかしながら、列方向に電源線1412が配置される場合図12Aと、行方向に電源線1412が配置される場合図12Cとでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用TFT1403のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図12A、Cとして分けて記載する。図12A、Cに示す画素の特徴として、画素内に駆動用TFT1403と電流制御用TFT1404が直列に接続されている。駆動用TFT1403のチャネル長L1403、チャネル幅W1403、電流制御用TFT1404のチャネル長L1404、チャネル幅W1404は、L1403/W1403:L1404/W1404=5~6000:1を満たすように設定するとよい。なお、駆動用TFT1403は、飽和領域で動作し発光素子1405に流れる電流値を制御する役目を有する。電流制御用TFT1404は線形領域で動作し発光素子1405に対する電流の供給を制御する役目を有する。両TFTは同じ導電型を有していると作製工程上好ましく、本実施形態ではnチャネル型TFTとして形成する。また駆動用TFT1403には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。上記構成を有する発光装置は、電流制御用TFT1404が線形領域で動作するために、電流制御用TFT1404のVgsの僅かな変動は、発光素子1405の電流値に影響を及ぼさない。つまり、発光素子1405の電流値は、飽和領域で動作する駆動用TFT1403により決定することができる。上記構成により、TFTの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた発光装置を提供することができる。図12A~Dに示す画素において、スイッチング用TFT1401は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用TFT1401がオンとなると、画素内にビデオ信号が入力される。すると、補助容量1402にそのビデオ信号の電圧が保持される。なお図12A、Cには、補助容量1402を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などで可能な場合には、補助容量1402を設けなくてもよい。図12Bに示す画素は、TFT1406と走査線1415を追加している以外は、図12Aに示す画素構成と同じである。同様に、図12Dに示す画素は、TFT1406と走査線1415を追加している以外は、図12Cに示す画素構成と同じである。TFT1406は、新たに配置された走査線1415によりオン又はオフが制御される。TFT1406がオンとなると、補助容量1402に保持された電荷は放電し、電流制御用TFT1404がオフとなる。つまり、TFT1406の配置により、強制的に発光素子1405に電流が流れない状態を作ることができる。そのためTFT1406を消去用TFTと呼ぶことができる。従って、図12B、Dの構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。図12Eに示す画素は、列方向に信号線1410、電源線1411、行方向に走査線1414が配置される。また、スイッチング用TFT1401、駆動用TFT1403、補助容量1402及び発光素子1405を有する。図12Fに示す画素は、TFT1406と走査線1415を追加している以外は、図12Eに示す画素構成と同じである。なお、図12Fの構成も、TFT1406の配置により、デューティ比を向上することが可能となる。このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にTFTが設けられているため低電圧駆動でき、有利であると考えられる。本実施形態では、一画素にTFTが設けられるアクティブマトリクス型の発光装置について説明したが、パッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にTFTが設けられていないため、高開口率となる。発光が発光積層体の両側へ射出する発光装置の場合、パッシブマトリクス型の発光装置を用いると透過率が高まる。続いて、図12Eに示す等価回路を用い、走査線及び信号線に保護回路としてダイオードを設ける場合について説明する。図13には、画素部1500にスイッチング用TFT1401、駆動用TFT1403、補助容量1402、発光素子1405が設けられている。信号線1410には、ダイオード1561と1562が設けられている。ダイオード1561と1562は、スイッチング用TFT1401又は駆動用TFT1403と同様に、上記実施形態に基づき作製され、ゲート電極、半導体層、ソース電極及びドレイン電極等を有する。ダイオード1561と1562は、ゲート電極と、ドレイン電極又はソース電極とを接続することによりダイオードとして動作させている。ダイオード1561、1562と接続する共通電位線1554、1555はゲート電極と同じレイヤーで形成している。従って、ダイオードのソース電極又はドレイン電極と接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。走査線1414に設けられるダイオード1563、1564も同様な構成である。また共通電位線1565、1566も同様な構成である。このように、本発明によれば、入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを形成する位置は、これに限定されず、駆動回路と画素との間に設けることもできる。図12Eに示す等価回路を用いた場合の画素部分の上面図を図14Aに示す。また図14Bには図12Eと同じ等価回路を示す。図10、11に示した半導体装置は駆動用TFT1403に対応する。図10、11は図14におけるX-Yの断面図を示している。電源線1411、信号線1410、スイッチング用TFT1401のソース電極、ドレイン電極、駆動用TFT1403のソース電極、ドレイン電極とは同じ導電膜、すなわち第1の導電膜及び第2の導電膜によって形成されている。スイッチング用TFT1401は駆動用TFT1403と同じ方法によって作製される。スイッチング用TFT1401のドレイン電極と駆動用TFT1403のゲート電極40はゲート絶縁膜42と同じ層の絶縁膜に形成されたコンタクトホールを介して電気的に接続されている。補助容量1402は駆動用TFT1403のゲート電極が延長した部分と、電源線1411と、ゲート絶縁膜42と同じ層の絶縁膜によって形成されている。発光領域1420は隔壁81の開口部に形成される。図示しないが発光領域1420の周辺には隔壁81が形成されている。発光領域1420は角部が丸みを帯びていてもよい。隔壁81の開口部の角部に丸みを与えることによって発光領域1420の角部に丸みを与えることができる。角部に丸みを与えることによって、隔壁81の加工にプラズマを用いたドライエッチングを行う際、異常放電による微粉の発生を抑えることができる。本実施形態は上記実施形態の適当な構成と適宜組み合わせて用いることができる。実施形態7上記実施形態にその一例を示したようなモジュールを搭載した本発明の半導体装置を有する電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオコンポ等、コンピュータ、ゲーム機器、携帯情報端末モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等、記録媒体を備えた画像再生装置具体的にはDigitalVersatileDiscDVD等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置などが挙げられる。それらの電子機器の具体例を図15、図16に示す。図15Aはテレビ受像器やパーソナルコンピュータのモニターなどである。筐体3001、表示部3003、スピーカー部3004等を含む。表示部3003にはアクティブマトリクス表示装置が設けられている。表示部3003は画素ごとに本発明の半導体装置を有している。これにより特性劣化が少ないテレビを得ることができる。図15Bは携帯電話であり、本体3101、筐体3102、表示部3103、音声入力部3104、音声出力部3105、操作キー3106、アンテナ3108等を含む。表示部3103にはアクティブマトリクス表示装置が設けられている。表示部3103は画素ごとに本発明の半導体装置を有している。これにより特性劣化が少ない携帯電話を得ることができる。図15Cはコンピュータであり、本体3201、筐体3202、表示部3203、キーボード3204、外部接続ポート3205、ポインティングマウス3206等を含む。表示部3203にはアクティブマトリクス表示装置が設けられている。表示部3203は画素ごとに本発明の半導体装置を有している。これにより特性劣化が少ないコンピュータを得ることができる。図15Dはモバイルコンピュータであり、本体3301、表示部3302、スイッチ3303、操作キー3304、赤外線ポート3305等を含む。表示部3302にはアクティブマトリクス表示装置が設けられている。表示部3302は画素ごとに本発明の半導体装置を有している。これにより特性劣化が少ないモバイルコンピュータを得ることができる。図15Eは携帯型のゲーム機であり、筐体3401、表示部3402、スピーカー部3403、操作キー3404、記録媒体挿入部3405等を含む。表示部3402にはアクティブマトリクス表示装置が設けられている。表示部3402は画素ごとに本発明の半導体装置を有している。これにより特性劣化が少ない携帯型ゲーム機を得ることができる。図16はフレキシブルディスプレイであり、本体3110、画素部3111、ドライバIC3112、受信装置3113、フィルムバッテリー3114等を含む。受信装置では上記携帯電話の赤外線通信ポート3107からの信号を受信することができる。画素部3111にはアクティブマトリクス表示装置が設けられている。画素部3111は画素ごとに本発明の半導体装置を有している。これにより特性劣化が少ないフレキシブルディスプレイを得ることができる。以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。"