"半導体基板3aの裏面側に不純物が活性化されてなる活性化層12、13を備え、前記半導体基板3aの厚さ方向に電流を流す半導体装置の製造方法において、前記半導体基板3aを用意する工程と、前記半導体基板3aの裏面から前記活性化層12、13を構成するための不純物をイオン注入するイオン注入工程と、前記半導体基板3aの裏面から、第1レーザ18aと、前記第1レーザ18aよりエネルギーが低くされていると共に波長が長くされており、前記第1レーザ18aの照射スポットと少なくとも一部が重なる照射スポットとされた第2レーザ18bとを同時に照射しながら走査し、前記第1レーザ18aによって不純物を活性化させて前記活性化層12、13を形成する活性化工程と、を行うことを特徴とする半導体装置の製造方法。前記活性化工程の前に、前記半導体基板3aの裏面を洗浄して当該半導体基板3aの裏面に形成されている酸化膜を除去する工程を行うことを特徴とする請求項1に記載の半導体装置の製造方法。前記活性化工程は、真空雰囲気または不活性ガス雰囲気で行うことを特徴とする請求項1または2に記載の半導体装置の製造方法。前記活性化工程では、前記第1レーザ18aの照射スポットの中心が前記第2レーザ18bの照射スポットの中心より走査方向下流側に位置する状態で前記第1、第2レーザ18a、18bを照射することを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。前記半導体基板3aを用意する工程では、シリコン基板を用意し、前記活性化工程では、前記第1、第2レーザ18a、18bの照射スポットが重なる領域のエネルギーの合計が1.9J以上であって2.6J以下とされていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。前記半導体基板3aを用意する工程では、第1導電型の前記半導体基板3aを用意し、前記イオン注入工程の前に、前記半導体基板3aの表層部に第2導電型のベース層4を形成する工程と、前記ベース層4の表層部に第1導電型のエミッタ領域6を形成する工程と、前記ベース層4の表面にゲート絶縁膜8を形成する工程と、前記ゲート絶縁膜8上にゲート電極9を形成する工程と、を行い、前記イオン注入工程では、前記活性化層12として第2導電型のコレクタ層を形成するための不純物をイオン注入することを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置の製造方法。前記イオン注入工程では、前記活性化層13として第1導電型のカソード層を形成するための不純物をイオン注入することを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置の製造方法。前記イオン注入工程では、前記活性化層12、13上に第1導電型のフィールドストップ層15を形成するための不純物をイオン注入し前記活性化工程では、前記第1レーザ18aによって前記活性化層12、13と共に前記フィールドストップ層15を形成することを特徴とする請求項1ないし7のいずれか1つに記載の半導体装置の製造方法。しかしながら、上記製造方法では、一般的に、所定波長の1つのレーザを照射してレーザアニールを行っている。この場合、不純物を活性化させるレーザが照射された照射領域とこのレーザが照射されていない非照射領域との間の温度勾配が大きくなる。このため、半導体基板の裏面のうちレーザが照射された照射領域は溶融した後に凝固することになるが、温度勾配が大きいと凝固スピードが速くなって半導体基板の裏面に凹凸ができやすくなるという問題がある。そして、このように半導体基板の裏面に凹凸が形成されると、コレクタ電極を形成した際に凹凸によってリーク不良が発生しやすくなる。なお、ここでは、IGBT素子が形成されてなる半導体装置を例に挙げて説明したが、このような問題は、半導体基板の裏面に不純物をイオン注入し、この不純物を上記のようにレーザアニールした場合に同様に発生する。本発明は上記点に鑑みて、レーザを照射して不純物を活性化させる半導体装置の製造方法において、半導体基板の裏面に凹凸が形成されることを抑制することができる半導体装置の製造方法を提供することを目的とする。上記目的を達成するため、請求項1に記載の発明では、半導体基板3aの裏面側に不純物が活性化されてなる活性化層12、13を備え、半導体基板3aの厚さ方向に電流を流す半導体装置の製造方法において、半導体基板3aを用意する工程と、当該半導体基板3aの裏面から活性化層12、13を構成するための不純物をイオン注入するイオン注入工程と、半導体基板3aの裏面から、第1レーザ18aと、第1レーザ18aよりエネルギーが低くされていると共に波長が長くされており、第1レーザ18aの照射スポットと少なくとも一部が重なる照射スポットとされた第2レーザ18bとを同時に照射しながら走査し、第1レーザ18aによって不純物を活性化させて活性化層12、13を形成する活性化工程と、を行うことを特徴としている。このような製造方法によれば、第1レーザ18aによって不純物が活性化され、第1レーザ18aよりエネルギーが低い第2レーザ18bによって半導体基板3aが温められる。そして、第2レーザ18bは第1レーザ18aより照射スポットが広くされていると共に第1レーザ18aより波長が長くされており、第1レーザ18aより半導体基板3aの裏面を広範囲に温めることができると共に表面側に向かって深くまで温めることができる。すなわち、第2レーザ18bによって不純物が活性化される領域近傍の温度を高くすることができる。このため、第1レーザ18aによって不純物が活性化される領域と不純物が活性化されない領域との温度勾配を緩やかにすることができる。したがって、半導体基板3aの裏面のうち第1レーザ18aが照射されて溶融した領域の凝固スピードを遅くすることができ、半導体基板3aの裏面に凹凸が形成されることを抑制することができる。この場合、請求項2に記載の発明のように、活性化工程の前に、半導体基板3aの裏面を洗浄して当該半導体基板3aの裏面に形成されている酸化膜を除去する工程を行うことが好ましい。これによれば、活性化工程の際に、酸化膜によって第1、第2レーザ18a、18bが乱反射することを抑制することができ、第1、第2レーザ18a、18bが照射されている領域の温度が局所的に不均一になることを抑制することができる。また、請求項3に記載の発明のように、活性化工程は、真空雰囲気または不活性ガス雰囲気で行うのがよい。これによれば、活性化工程を行う際に、第1レーザ18aが照射されて溶融した領域に酸素が取り込まれることを抑制することができ、酸素を核起点とする欠陥が形成されることを抑制することができる。そして、請求項4に記載の発明のように、活性化工程では、第1レーザ18aの照射スポットの中心が第2レーザ18bの照射スポットの中心より走査方向下流側に位置する状態で第1、第2レーザ18a、18bを照射することができる。これによれば、第1レーザ18aを照射した後に第2レーザ18bを照射する領域が増えるため、さらに、温度勾配を緩やかにすることができ、半導体基板3aの裏面に凹凸が形成されることを抑制することができる。また、請求項5に記載の発明のように、半導体基板3aを用意する工程では、シリコン基板を用意し、活性化工程では、第1、第2レーザ18a、18bの照射スポットが重なる領域のエネルギーの合計が1.9J以上であって2.6J以下となるようにすることが好ましい図5参照。これによれば、第1、第2レーザ18a、18bの照射スポットが重なる領域のエネルギーが1.9J以上とされているために不純物が活性化されないことを抑制することができる。また、照射スポットが重なる領域のエネルギーが2.6J以下とされているために半導体基板3aの裏面にダメージが印加されることを抑制することができる。そして、請求項6に記載の発明のように、半導体基板3aを用意する工程では、第1導電型の半導体基板3aを用意し、イオン注入工程の前に、半導体基板3aの表層部に第2導電型のベース層4を形成する工程と、ベース層4の表層部に第1導電型のエミッタ領域6を形成する工程と、ベース層4の表面にゲート絶縁膜8を形成する工程と、ゲート絶縁膜8上にゲート電極9を形成する工程と、を行い、イオン注入工程では、活性化層12として第2導電型のコレクタ層を形成するための不純物をイオン注入することができる。このように、IGBT素子を形成してなる半導体装置の製造方法に本発明を適用することができる。また、請求項7に記載の発明のように、イオン注入工程では、活性化層13として第1導電型のカソード層を形成するための不純物をイオン注入することができる。このように、ダイオード素子を形成してなる半導体装置の製造方法に本発明を適用することができる。さらに、請求項8に記載の発明のように、イオン注入工程では、活性化層12、13上に第1導電型のフィールドストップ層15を形成するための不純物をイオン注入し、活性化工程では、活性化層12、13と共にフィールドストップ層15を形成することができる。このように、フィールドストップ層15を備えた半導体装置に本発明の製造方法を適用することもできる。なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。第1実施形態本発明の第1実施形態について説明する。図1は、本実施形態の製造方法により製造された半導体装置の断面図であり、IGBT素子とダイオード素子とが一体化されて備えられるいわゆるRC-IGBT型の半導体装置である。図1に示されるように、本実施形態の半導体装置は、IGBT素子が形成されるIGBT領域1と、ダイオード素子が形成されるダイオード領域2とを有し、ドリフト層3として機能するN-型のシリコン基板等の半導体基板3aを備えている。そして、N-型ドリフト層3の表面側には、所定深さのP型ベース層4が形成されている。さらに、P型ベース層4を貫通してN-型ドリフト層3まで達するように複数個のトレンチ5が形成されており、このトレンチ5によってP型ベース層4が複数個に分離されている。各トレンチ5は、所定のピッチ間隔で形成されており、所定方向図1では紙面奥行き方向に延設された後その先端部において引き回された環状構造とされている。以下では、トレンチ5が環状構造とされているものを説明するが、トレンチ5は環状構造ではなく、ストライプ構造とされていてもよい。P型ベース層4のうち隣接するトレンチ5同士の間に配置されている領域すなわち、環状のトレンチ5に囲まれていない領域には、表層部にN型エミッタ領域6が形成されている。また、この領域の表層部には、N型エミッタ領域6に挟まれるようにP型ボディ領域7が形成されている。すなわち、P型ベース層4のうち隣接するトレンチ5同士の間に配置されている領域は、チャネル領域として機能する部分となる。N型エミッタ領域6は、トレンチ5の長手方向に沿ってトレンチ5の側面に接するように棒状に延設され、トレンチ5の先端よりも内側で終端する構造とされている。また、P型ボディ領域7は、2つのN型エミッタ領域6に挟まれてトレンチ5の長手方向つまりN型エミッタ領域6に沿って棒状に延設され、トレンチ5の先端よりも内側で終端する構造とされている。これらN型エミッタ領域6とP型ボディ領域7は、十分にP型ベース層4よりも高濃度とされており、P型ベース層4内で終端する構造とされている。また、P型ベース4層のうち隣接するトレンチ5同士の間に配置されていない領域すなわち、環状のトレンチ5に囲まれている領域には、N型エミッタ領域6およびP型ボディ領域7は形成されていない。すなわち、P型ベース層4のうち隣接するトレンチ5同士の間に配置されていない領域はフローティング領域として機能する部分となる。このように、本実施形態では、P型ベース層4がトレンチ5によって複数に分割されており、分割されたP型ベース層4に交互にN型エミッタ領域6およびP型ボディ領域7が形成されている。つまり、本実施形態の半導体装置はいわゆる間引き型の半導体装置であり、オン電圧の低減を図ることができるようになっている。また、各トレンチ5内は、各トレンチ5の内壁表面を覆うように形成されたゲート絶縁膜8と、このゲート絶縁膜8上に形成されたポリシリコン等により構成されるゲート電極9とにより埋め込まれており、これらによってトレンチゲート構造が構成されている。なお、本実施形態では、P型ベース層4のうちトレンチ5の側壁と接する領域が本発明のベース層の表面に相当している。そして、P型ベース層4の上にはBPSG等で構成される層間絶縁膜10が形成されている。この層間絶縁膜10にはコンタクトホール10aが形成されており、N型エミッタ領域6の一部およびP型ボディ領域7が層間絶縁膜10から露出している。そして、層間絶縁膜10の上には上部電極11が形成されており、この上部電極11はコンタクトホール10aを通じてN型エミッタ領域6およびP型ボディ領域7に電気的に接続されている。すなわち、この上部電極11は、IGBT素子におけるエミッタ電極として機能すると共に、ダイオード素子におけるアノード電極として機能する。また、N-型ドリフト層3のうち裏面側には、P型コレクタ層12が形成されている共にP型コレクタ層12の隣にN型カソード層13が形成されている。すなわち、本実施形態では、半導体基板3aの裏面側に形成される層がP型コレクタ層12であるかまたはN型カソード層13であるかによってIGBT領域1とダイオード領域2とに区画されている。そして、半導体基板3aの裏面には下部電極14が形成されている。この下部電極14は、IGBT素子におけるコレクタ電極として機能すると共にダイオード素子におけるカソード電極として機能する。なお、本実施形態では、P型コレクタ層12およびN型カソード層13が本発明の活性化層に相当している。そして、N-型ドリフト層3と、P型コレクタ層12およびN型カソード層13との間には、N-型ドリフト層3より不純物濃度が高くされているN型のフィールドストップ層以下では、単にFS層という15が形成されている。以上のようにして本実施形態における半導体装置が構成されている。なお、本実施形態では、N-型、N型、N型が本発明の第1導電型に相当し、P型、P型が本発明の第2導電型に相当している。次に、このような半導体装置の製造方法について説明する。図2は、本実施形態における半導体装置の製造工程を示す断面図である。図2aに示されるように、まず、N-型ドリフト層3を構成する400μm以下の半導体基板3aを用意する。なお、この半導体基板3aは、裏面が研削等されたものであり、裏面に微小な凹凸が形成されている。続いて、図2bに示されるように、半導体基板3aに表面側の素子構造16を形成する。表面側の素子構造16とは、P型ベース層4、トレンチゲート構造、N型エミッタ領域6、P型ボディ領域7、層間絶縁膜10、上部電極11等であり、図2bでは素子構造16を模式的に示してある。例えば、この素子構造16を以下のように形成する。すなわち、まず、半導体基板3aの表面側からP型ベース層4をイオン注入および熱拡散等で形成する。その後、上記トレンチゲート構造を形成する。トレンチゲート構造の具体的な製造工程に関しては、周知なものと同様であり、P型ベース層4を貫通してN-型ドリフト層3に達するようにトレンチ5を形成し、このトレンチ5の内壁表面にゲート絶縁膜8とゲート電極9となるポリシリコンとを形成することで構成する。続いて、N型エミッタ領域6およびP型ボディ領域7を不純物のイオン注入および熱拡散等により形成する。なお、N型エミッタ領域6およびP型ボディ領域7は、上記のように、トレンチ5によって複数に分割されたP型ベース層4に交互に形成する。すなわち、P型ベース層4において、チャネル領域として機能する領域とフローティング領域として機能する領域とが交互に形成されるようにする。その後、P型ベース層4の上に層間絶縁膜10を形成し、層間絶縁膜10にコンタクトホール10aを形成する。そして、コンタクトホール10aを介してN型エミッタ領域6およびP型ボディ領域7と電気的に接続される上部電極11を形成する。続いて、図2cに示されるように、半導体基板3aの裏面側からFS層15を構成するリン等のN型不純物をFS層形成予定領域にイオン注入する。なお、特に限定されるものではないが、例えば、このイオン注入は、加速電圧を5000KeV以下とし、ドーズ量を1×1010cm-2以上として行うことができる。また、図2cでは、FS層15を構成する不純物を模式的に丸印で示してある。次に、図2dに示されるように、半導体基板3aの裏面からP型コレクタ層12を構成するボロン等のP型不純物をコレクタ層形成予定領域にイオン注入すると共にN型カソード層13を形成するリン等のN型不純物をカソード層形成予定領域にイオン注入する。例えば、次のようにP型不純物およびN型不純物を各形成予定領域にイオン注入することができる。すなわち、まず、半導体基板3aの裏面にレジストを形成してコレクタ層形成予定領域を開口し、このレジストをマスクとしてP型不純物をイオン注入する。そして、このレジストをアッシングや溶液等によって除去した後、新たなレジスト17を配置してカソード層形成予定領域を開口し、このレジスト17をマスクとしてN型不純物をイオン注入する。その後、このレジスト17をアッシングや溶液等によって除去する。なお、特に限定されるものではないが、これらのイオン注入は、加速電圧を2000KeV以下とし、ドーズ量を1×1013cm-2以上として行うことができる。また、図2dでは、N型カソード層13を構成する不純物をイオン注入するときの工程を示しており、P型コレクタ層12を構成する不純物を模式的に四角印で示し、N型カソード層13を構成する不純物を模式的に三角印で示してある。続いて、図2eに示されるように、フッ酸洗浄やドライエッチング等によって半導体基板3aの裏面に形成されている自然酸化膜を除去する工程を行う。その後、図2fに示されるように、真空雰囲気またはアルゴン、窒素、ヘリウム等で充填された不活性ガス雰囲気において、半導体基板3aの裏面側からレーザ18を照射しながら走査して不純物を活性化させ、P型コレクタ層12、N型カソード層13、FS層15を形成する活性化工程を行う。なお、図2fでは、理解をし易くするためにレーザ18が照射される前の領域も不純物が活性化されてP型コレクタ層12、N型カソード層13、FS層15が形成された状態を示してある。また、図3は、活性化工程を行う際に照射されるレーザ18の模式図である。図2fおよび図3に示されるように、活性化工程は、半導体基板3aの裏面側から第1レーザ18aおよび第2レーザ18bを同時に照射し、第1レーザ18aによって不純物が活性化されるようにして行う。具体的には、次のような第1、第2レーザ18a、18bを照射して活性化工程を行う。すなわち、第1、第2レーザ18a、18bは、照射スポットがそれぞれ円形状とされ、第1レーザ18aの照射スポットが第2レーザ18bの照射スポットより小さくされている。そして、第1レーザ18aの照射スポットと第2レーザ18bの照射スポットの中心とが一致するようにされている。また、第2レーザ18bのエネルギーが第1レーザ18aのエネルギーより低くされている。詳述すると、第2レーザ18bは単体で不純物が活性化されないエネルギーとされている。また、第2レーザ18bの波長は第1レーザ18aの波長より長くされている。すなわち、活性化工程は、第1レーザ18aと共に、第1レーザ18aより半導体基板3aの裏面の広範囲および裏面から表面側に向かって深くまで低温に加熱することができる第2レーザ18bを照射することによって行う。言い換えると、活性化工程は、第1レーザ18aと共に、不純物を活性化させる機能を発揮するものではなく、不純物が活性化される領域と不純物が活性化されない領域との温度勾配を緩やかにする第2レーザ18bを照射しながら行う。図4は、レーザ18が照射されている領域と半導体基板3aの裏面の温度との関係を示す図である。図4に示されるように、上記のような第1、第2レーザ18a、18bを照射した場合には、第1レーザ18aのみを照射した場合と比較して、第1レーザ18aの照射スポットの中心から外側に向かって緩やかな温度勾配となることが確認される。また、本実施形態では、第1レーザ18aの照射スポットと第2レーザ18bの照射スポットとが重なる領域のエネルギーは、1.9J以上であって2.6J以下となるように各レーザ18a、18bのエネルギーが調整されている。図5は、第1、第2レーザ18a、18bの照射スポットが重なる領域のエネルギーと耐圧との関係を示す図である。図5に示されるように、第1、第2レーザ18a、18bの照射スポットが重なる領域のエネルギーが1.9J未満になる、または2.6Jより大きくなると、耐圧が低下することが確認される。これは、エネルギーが1.9J未満になると不純物の活性化が完全に行われないためであり、エネルギーが2.6Jより大きくなるとレーザによって半導体基板3aにダメージが印加されるためである。したがって、第1、第2レーザ18a、18bは、照射スポットが重なる領域のエネルギーが1.9J以上であって2.6J以下となるようにエネルギーが調整されている。また、第2レーザ18bは、温度勾配を緩やかにする機能を発揮するものであり、不純物を活性化する機能を発揮するものではないため、エネルギーが1.9J未満とされている。なお、特に限定されるものではないが、第1、第2レーザ18a、18bとしては、レーザ光源から出力されるエキシマレーザ、固体レーザ、ガスレーザ、半導体レーザ等が集光レンズによって集光されたCWContinuousWaveレーザが用いられる。そして、本実施形態では、第1レーザ18aは波長が532nmとされているCWレーザとされ、第2レーザ18bは波長が808nmとされているCWレーザとされている。その後、特に図示しないが、半導体基板3aの裏面に下部電極14を形成することにより、上記図1に示す半導体装置が製造される。以上説明したように、本実施形態では、第1レーザ18aによって不純物が活性化され、第1レーザ18aよりエネルギーが低い第2レーザ18bのみが照射される領域で半導体基板3aが温められる。そして、第2レーザ18bは第1レーザ18aより照射スポットが広くされていると共に第1レーザ18aより波長が長くされており、第1レーザ18aより半導体基板3aの裏面を広範囲に温めることができると共に表面側に向かって深くまで温めることができる。すなわち、第2レーザ18bによって不純物が活性化される領域近傍の温度を高くすることができる。このため、第1レーザ18aが照射されて不純物が活性化される領域と不純物が活性化されない領域との温度勾配を緩やかにすることができる。したがって、半導体基板3aの裏面のうち第1レーザ18aが照射されて溶融した領域の凝固スピードを遅くすることができ、半導体基板3aの裏面に凹凸が形成されることを抑制することができる。また、本実施形態では、活性化工程を行う前に、半導体基板3aの裏面に形成された酸化膜を除去する工程を行っている。これにより、レーザ18を照射して不純物を活性化させる活性化工程を行う際に、酸化膜によって第1、第2レーザ18a、18bが乱反射することを抑制することができ、第1、第2レーザ18a、18bが照射されている領域の温度が局所的に不均一になることを抑制することができる。特に、第1レーザ18aが照射される領域の温度が局所的に不均一になると、溶融した領域の凝固スピードが局所的に不均一となってランダムに凝固し、ランダムに凝固した領域が核となって他の領域との粒界境界に凹凸が形成されることになるが、このように酸化膜を除去することによって半導体基板3aの裏面に凹凸が形成されることをさらに抑制することができる。また、本実施形態では、活性化工程を真空雰囲気または不活性ガス雰囲気中で行っている。このため、活性化工程を行う際に、第1レーザ18aが照射されて溶融した領域に酸素が取り込まれることを抑制することができ、酸素を核起点とする欠陥が形成されることを抑制することができる。このため、さらに半導体基板3aの裏面に凹凸が形成されることを抑制することができる。さらに、本実施形態では、第1、第2レーザ18a、18bの照射スポットを円形状としている。このため、例えば第1、第2レーザ18a、18bの照射スポットを矩形状とする場合と比較して、第1レーザ18aが照射される照射領域と第1レーザ18aが照射されない非照射領域、第2レーザ18bが照射される照射領域と第2レーザ18bが照射されない非照射領域との温度勾配を全体的に緩やかにすることができる。すなわち、第1、第2レーザ18a、18bの照射スポットを矩形状とした場合には、角部近傍で照射領域と非照射領域との温度勾配が急峻に変化することになるが、照射スポットを円形状とすることにより、照射領域と非照射領域との温度勾配を全体的に緩やかにすることができる。また、本実施形態では、第1、第2レーザ18a、18bとしてCWレーザを用いている。このため、第1、第2レーザ18a、18bとしてパルスレーザを用いる場合と比較して、単位時間当たりのアニール時間を長くすることができ、半導体基板3aの裏面から深い位置までアニールすることができる。したがって、FS層15が形成されないことを抑制することができる。さらに、本実施形態のように、IGBT領域1およびダイオード領域2を備える半導体装置では、IGBT領域1とダイオード領域2との境界で活性化される不純物が異なるために各領域1、2の境界で凝固スピードが異なる。このため、従来の製造方法ではこの境界で凹凸が形成されやすかったが、本実施形態のように第1、第2レーザ18a、18bによって活性化工程を行うことにより、境界に凹凸が形成されることを抑制することができる。他の実施形態上記第1実施形態では、第1、第2レーザ18a、18bをCWレーザとした例について説明したが、第1、第2レーザ18a、18bをパルスレーザとしてもよい。また、第1、第2レーザ18a、18bの一方をCWレーザとし、他方をパルスレーザとすることもできる。なお、第1、第2レーザ18a、18bの両方、またはいずれか一方をパルスレーザとする場合であっても、第1、第2レーザ18a、18bの重なる領域のエネルギーは1.9J以上であって2,6J未満となるように、第1、第2レーザ18a、18bのエネルギーを調整することが好ましい。また、上記第1実施形態では、活性化工程を行う際に、第1レーザ18aの照射スポットの中心と第2レーザ18bの照射スポットの中心とが一致するように、第1、第2レーザ18a、18bを照射する例について説明したが、次のようにすることもできる。図6は、他の実施形態における第1、第2レーザ18a、18bの照射スポットを示す模式図である。図6aおよびbに示されるように、第1レーザ18aの照射スポットの中心と第2レーザ18bの照射スポットとの中心とは異なっていてもよい。具体的には、図6aに示されるように、第1、第2レーザ18a、18bの走査方向に対して、第1レーザ18aの照射スポットの中心が第2レーザ18bの照射スポットの中心より走査方向下流側図6中紙面右側となるように第1、第2レーザ18a、18bを照射するようにしてもよい。この場合、図6bに示されるように、第1レーザ18aの照射スポットの一部が第2レーザ18bの照射スポットの外側にはみ出していてもよい。このように第1、第2レーザ18a、18bを照射することにより、上記第1実施形態より、第1レーザ18aが照射された後に第2レーザ18bが照射される領域が増えるため、第1レーザ18aが照射されて不純物が活性化される領域と不純物が活性化されない領域との温度勾配をさらに緩やかにすることができる。そして、図6cに示されるように、第1レーザ18aとエネルギー、波長、照射スポットが同じである第3レーザ18cを第2レーザ18bの照射スポットの中に照射し、効率的に不純物を活性化させてもよい。また、図6dに示されるように、第3レーザ18cの照射スポットは第1レーザ18aの照射スポットより小さくされていてもよい。さらに、第3レーザ18cは第1レーザ18aよりエネルギーが低くされていてもよいし、波長が長くてされていてもよい。このような第3レーザ18cを照射することにより、第1レーザ18aが照射されて不純物が活性化される領域と不純物が活性化されない領域との温度勾配をさらに緩やかにすることができる。また、上記第1実施形態では、IGBT素子とダイオード素子が形成された半導体装置の製造方法を説明したが、例えば、IGBT素子のみが形成された半導体装置やダイオード素子のみが形成された半導体装置に本発明の製造方法を適用することもできる。また、FS層15を備えない半導体装置に本発明の製造方法を適用することもできる。そして、上記第1実施形態では、トレンチゲート構造を有するIGBT素子が形成された半導体装置に本発明の製造方法を適用した例を説明したが、プレーナゲート構造を有するIGBT素子が形成された半導体装置に本発明を適用することもできる。すなわち、N-型ドリフト層3の表層部に互いに離間された複数のP型ベース層4が形成され、P型ベース層4の表層部にN-型ドリフト層3から所定距離離間するようにN型エミッタ領域6が形成され、P型ベース層4の表面のうちN-型ドリフト層3とN型エミッタ領域6との間の部分およびN-型ドリフト層3のうちP型ベース層4が形成されていない部分の表面に、ゲート絶縁膜8を介してゲート電極9が形成されてなる半導体装置に本発明の製造方法を適用することができる。なお、このような半導体装置では、P型ベース層4の表面のうちN型エミッタ領域6とN-型ドリフト層3との間の部分が本発明のベース層の表面に相当する。また、上記第1実施形態では、P型コレクタ層12およびN型カソード層13を構成する不純物をイオン注入する際に、半導体基板3aの裏面にレジストを配置し、各形成予定領域を開口してレジストをマスクとして用いる方法を説明したが、次のようにすることもできる。すなわち、半導体基板3aの裏面からP型コレクタ層12を構成するP型不純物をイオン注入する。その後レジスト17を配置してこのレジスト17のうちのカソード層形成予定領域を開口し、当該レジスト17をマスクとしてN型カソード層13を構成するN型不純物をイオン注入する。これにより、カソード層形成予定領域にN型不純物がイオン注入されるようにしてもよい。"