"電気通信資源を動的に構成する方法であって、第1の電気通信サービスの要求を決定するステップと、該第1の電気通信サービスを実行するために第1のプロセッサ資源を割り当てるステップと、該第1の電気通信サービスを実行する共通メモリから該第1の割り当てられたプロセッサ資源へ指示を引き出すステップと、第2の電気通信サービスの要求を決定するステップと、該第2の電気通信サービスを実行するために第2のプロセッサ資源を割り当てるステップと、該第2の電気通信サービスを実行するために該共通メモリから該第2の割り当てられたプロセッサ資源へ指示を引き出すステップとを含むことを特徴とする方法。指示を共通メモリから引き出す該ステップが、該指示を共有バス上で転送するステップを含んでいる、請求項1に記載の方法。該第1のプロセッサ資源を割り当てるステップと、該第2のプロセッサ資源を割り当てるステップとが、単一プロセッサの資源を割り当てるステップからなる請求項1に記載の方法。該第1のプロセッサ資源を割り当てるステップと、該第2のプロセッサ資源を割り当てるステップとが、複数のプロセッサの資源を割り当てるステップからなる請求項1に記載の方法。第1のプロセッサ資源と第2のプロセッササービスとを割り当てるステップは、各々、該第1の電気通信サービスと該第2の電気通信サービスとの要求に準じて行われる、請求項1に記載の方法。通信装置であって、複数のプロセッサにおいて、各々が少なくとも第1及び第2のタスクを行うようにプログラム設定できる、該複数のプロセッサと、第1の電気通信サービスと第2の電気通信サービスとの指示を記憶するための共有メモリと、該のメモリと該のプロセッサとの各々に結合された共有バスとを含むことを特徴とする通信装置。該通信装置が集積回路で構成されている、請求項6に記載の通信装置。該プロセッサの各々が同一である、請求項6に記載の通信装置。該プロセッサの各々が同一ではない、請求項6に記載の通信装置。該メモリが、データと指示との両方を記憶できる単一のメモリスペースである、請求項6に記載の通信装置。該バスが、分離トランザクションバスである、請求項6に記載の通信装置。通信装置であって、複数のプロセッサにおいて、各々が少なくとも第1及び第2のタスクを行うようにプログラム設定できる、該複数のプロセッサと、第1の電気通信サービスと第2の電気通信サービスとの指示とデータとを記憶するための、単一メモリスペースと、該メモリと該プロセッサとの各々に結合された分離トランザクションバスにおいて、該単一メモリスペースにデータを出入させるだけでなく、該プロセッサに該単一メモリスペースから指示を転送する、該バスとを含むことを特徴とする通信装置。該プロセッサの各々が同一である、請求項12に記載の通信装置。該通信装置が集積回路で構成されている、請求項13に記載の通信装置。そのような種々のデータストリームを処理するために、ある技術では、ハードウェアとソフトウェアの資源を通信システム内のチャネル又はデータストリームごとに専用にしている。この技術は、必要な処理のタイプが推定から分かり、実質的には変化しない場合に、最良に機能する。この技術を使用する一般的なシステムでは、資源を音声データの専用にしたり、資源を他のデータタイプの専用にしている。専用のハードウェアとソフトウェア技術の短所は、トラフィックパターンが静的でないので、資源と費用とが最適化されていないことにある。ボイスコールの数とデータコールの数との関係は、一日のような時間に関して、一定にならない。柔軟であると共に、信号処理と制御処理の両方の機能をソフトウェア制御のもとで動的に扱うことができて、要求に相応する構成に動的に再構成できる、通信インフラの必要性が存在する。本発明によれば、あるアプリケーションの専用になることから、第1のアプリケーションと第2の又は、それ以上のアプリケーションの任意の組合せにいたる、広範囲のアプリケーションにわたって、動的に再構成できる通信インフラが可能になる。通信インフラは、バスと共有システムメモリに結合した複数のプロセッサを含んでいる。各々プロセッサは、制御又は信号処理機能を効率的に実行できるので、真に動的な再構成が可能になる。第1と第2の機能を実施させる指示は、システムメモリに記憶されバス上で各々プロセッサに利用可能になる。スペクトルの第1の末端で或るアプリケーションの専用になることから、スペースの第2の末端で第2アプリケーションの専用になることや、第1のアプリケーションと第2のアプリケーションとの任意の組合せにいたる、広い範囲のアプリケーションの組合せにわたって、動的に再構成できる通信インフラ10を、図1のブロック図に示す。通信インフラ10は、バス20に結合したプロセッサ14、16、18の複数のもの12を含んでいる。システムメモリ22、バスアービトレータ24、入力/出力装置26も、バス20に結合している。入力/出力装置26は、外部メモリインターフェース装置MIU30、平行インターフェース装置PIU32,直列インターフェース装置SIU34のように、他の周辺部を含んでいるが、それらに限定されるわけでない。通信インフラ10は、セルラー電話システムの基本受信局の一部になる。通信インフラ10は、集積回路28として組み込まれている。通信インフラ10は、図1に図示するように、複数のプロセッサ14、16、18のもの12を含んでいる。三つのプロセッサを図示しているが、本発明はそれらに限定されるわけでない。複数のプロセッサ14、16、18のもの12の各々は、二つ以上の通信タスク又はアプリケーションを実行するために、コード形式で指示できる。どのアプリケーションを実行するかについては、各々のプロセッサに与えられ各々が実行する指示に基づいている。本例は、二つの通信タスク又はアプリケーションを用いるプロセッサの動的な構成を図示するものである。本発明は、しかし、そのような二つのタスク又はアプリケーションに限定されるわけでない。通信インフラ10は、幾つかのコールを同時に処理できる。例えば、通信インフラ10は、64のボイスコールを処理できる。図2のブロック図に示すように、これらのコールは、セルラー送受器40、回路交換網42、又はパケット交換網44のように、種々の送信源や送信先から発生し終了することができる。通信インフラ10が呈する二つの計算集中型アプリケーションは、音声コーディングとモデム機能を含んでいる。音声コーディング機能は、セルラー送受器から受信したボイスコールが、例えば、回路交換網42に結合する時に必要になる。音声コーディングは任意の周知の音声コーディング技術を用いて行われる。種々の音声コーディング技術を行うための指示は、システムメモリ22に記憶されている。モデム機能は、任意のフォールバック基準を持つV.90のような任意のモデム基準によって行うことができる。音声コーディング機能専用のプロセッサの複数のもの12を1つ又は複数を備えると共に、モデム機能専用の付随するマイクロプロセッサホストと組合せたプロセッサの複数のもの12を別に一つ具備するよりも、通信インフラ10は、通信インフラ10で処理するチャネル全体でこれらの機能に対する要求の今のレベルに適合するように、音声コーディングとモデム機能に十分なプロセッサ資源を割り当てて、コールを適切なネットワークに動的に送るように動的に構成されている。プロセッサ14、16、18が実行する指示は、各々プロセッサ14,16,18で、音声処理、モデム制御、データポンプ機能、又はこれらの二つのアプリケーションの組合せのために構成されている。好ましい実施例では、プロセッサ14、16、18は、各々がデュアル乗算累算機能を持つ16ビットSC140DSPコアのように、デジタル信号プロセッサDSPになるが、本発明はそれに限定されるわけでない。更に好ましくは、プロセッサ14、16、18は、データと指示とが単一のメモリスペースに記憶される構造であるが、本発明はそれに限定されるわけでない。プロセッサ14、16、18は、同質、すなわち、同じ構造であっても、又は、異質、すなわち、異なる構造であってもよい。通信インフラ10は、使用変更の特徴に対して、制御又は信号処理アプリケーションに対する要求に基づいて、要求とされる処理タイプに、必要におうじて、構成できる、多用途の単一ハードウェアプラットフォームを提供する。通信インフラ10は、システムメモリ22に制御と信号処理の機能の各々を実行するための指示を記憶すると共に、その機能に対する要求が増えたので必要になる機能を実行するための指示を、プロセッサ14、16、18の内の一つの指示キャッシュメモリにバス20を介して転送することによって、動的な構成を実現する。図示した実施例のバス20は、128ビットワイド分離トランザクションバスであるが、本発明はそれに限定されるわけでない。分離トランザクションバスは、バスに結合した装置が、バスに情報の要請を送ると共に、他の装置による使用のためにバスを解放する、特性を呈する。後に、要求された情報が利用可能になる時に、その要求していた装置に、バスを介して既に要求していた情報を受信するように通知される。SC140コアは、プロセッサ14,16,18とも言うが、そのなかの一つは、それ自体のモデム機能の制御状態を呈するだけのために制御コードをオプションに実行し、他のDSPコアは、モデム機能を提供すべきである。各々プロセッサコアは、制御と信号処理機能を扱うための容量を知るために、及び未使用の容量の部分を知るようにプログラム設定されている。通信インフラ10の機能の一つ、又は増加した機能のレベルが必要な時に、割当の階層順から、どのDSPコアが更なる処理を引き受けるかについて決まる。指示されたDSPコアが、更なる処理を行うための容量が利用可能かどうかについて確認する。もしなければ、あるDSPコアが更なる処理を引き受け可能な処理容量があると見なされるまで、又は、通信インフラ10の容量が満杯と決定されるまで、階層順位で次位のDSPコアが、更なる処理を引き受けるように指示される。DSPコアが更なる処理を引き受け可能と見なされると、そのDSPコアは、システムメモリ22内の特定のメモリロケーションから、その機能を行うための指示を要望する。指示が、バス20上をシステムメモリ22から、指示されたDSPコアの指示キャッシュに転送される。データは、通信インフラ10の構造が再構成され、更なる処理を行う指示が指示されたDSPコアに転送されるまでバッファされる。更なる処理タスクを行うDSPコアは、更なる処理を自己の仕事量にインターリーブする。プロセスは、通信インフラ10の容量限界まで更なる処理を取り入れるために繰り返される。もちろん、タスクは、一つ又は複数のDSPコア上の負荷を減少し、後の更なる処理タスクのために未使用の容量を利用可能にすることによって完了する。"