"交流電源からの入力交流出力をフィルタリングする入力フィルタと、フィルタリングされた前記入力交流出力を全波整流する全波整流回路と、前記全波整流回路の出力端子に一端が接続されるインダクタと、前記インダクタの他端に接続され、前記インダクタから出力される電流を整流する整流器と、前記整流器の出力端子に接続され、前記インダクタから出力される電流に応じて充電され、負荷回路へ出力する出力直流電圧を生成する出力コンデンサと、主端子の一方が前記インダクタの他端に接続され、主端子の他方が所定の定電源部に接続され、前記インダクタと前記定電源部とを接続することにより前記インダクタにエネルギーを蓄積し、前記インダクタと前記定電源部との接続を遮断することにより前記出力コンデンサを充電するようにスイッチングするスイッチと、前記スイッチを所定のスイッチング周波数で駆動する制御回路とを有し、前記制御回路は、前記スイッチの遮断時間に対する接続時間の比に応じて前記スイッチング周波数を変化させる、スイッチング電源装置。前記制御回路は、前記スイッチの遮断時間に対する接続時間の比が1を含む所定範囲内の所定の設定値に近いほど前記スイッチング周波数を高くする、請求項1に記載のスイッチング電源装置。前記所定範囲は、0.7以上かつ1.3以下の範囲である、請求項2に記載のスイッチング電源装置。前記制御回路は、前記スイッチの遮断時間に対する接続時間の比が1に近いほど前記スイッチング周波数を高くする、請求項2に記載のスイッチング電源装置。前記制御回路は、前記出力直流電圧に基づいて制御電圧を生成する誤差増幅回路と、前記所定のスイッチング周波数で増減を繰り返すランプ電圧を生成する発振回路と、前記制御電圧と前記ランプ電圧とを比較することにより前記スイッチをスイッチングする駆動信号を生成する比較器と、前記ランプ電圧の中間値と前記制御電圧との差電圧の絶対値が小さいほど前記スイッチング周波数が高くなるような変調信号を前記発振回路に出力する変調信号生成回路とを有する、請求項2に記載のスイッチング電源装置。前記制御回路は、前記全波整流回路の出力電圧および前記出力直流電圧を検出し、前記スイッチの遮断時間に対する接続時間の比を検出された前記全波整流迂回路の出力電圧および前記出力直流電圧から演算するよう構成されている、請求項1に記載のスイッチング電源装置。前記制御回路は、前記全波整流回路の出力電圧に対する前記出力直流電圧の半分の値の比が0.5を含む所定範囲内の所定の設定値に近いほど前記スイッチング周波数を高くする、請求項6に記載のスイッチング電源装置。前記所定範囲は、0.3以上かつ0.7以下の範囲である、請求項7に記載のスイッチング電源装置。前記制御回路は、前記全波整流回路の出力電圧に対する前記出力直流電圧の半分の値の比が0.5に近いほど前記スイッチング周波数を高くする、請求項6に記載のスイッチング電源装置。しかしながら、上記従来のスイッチング電源装置においては、入力交流電圧のレベルによってスイッチング周波数を変調しているため、交流ラインに重畳されるスイッチング周波数によるリプルノイズが入力フィルタによって十分に除去できず、出力電圧の安定化を十分に行えない問題があった。特に、近年、装置の小型化や高速化などによりインダクタの時定数が低くなるとともにスイッチング周波数が高周波数化する傾向にあり、このような小型かつ高速動作するスイッチング電源装置においては、交流ラインに重畳されるリプルノイズの影響が相対的に大きくなり、無視できなくなる傾向にある。本発明は、このような従来の課題を解決するものであり、交流ラインに重畳されるスイッチング周波数によるリプルノイズを十分に除去して出力電圧を安定化することができるスイッチング電源装置を提供することを目的とする。本発明に係るスイッチング電源装置は、交流電源からの入力交流出力をフィルタリングfilteringする入力フィルタと、フィルタリングされた前記入力交流出力を全波整流する全波整流回路と、前記全波整流回路の出力端子に一端が接続されるインダクタと、前記インダクタの他端に接続され、前記インダクタから出力される電流を整流する整流器と、前記整流器の出力端子に接続され、前記インダクタから出力される電流に応じて充電され、負荷回路へ出力する出力直流電圧を生成する出力コンデンサと、主端子の一方が前記インダクタの他端に接続され、主端子の他方が所定の定電源部に接続され、前記インダクタと前記定電源部とを接続することにより前記インダクタにエネルギーを蓄積し、前記インダクタと前記定電源部との接続を遮断することにより前記出力コンデンサを充電するようにスイッチングするスイッチと、前記スイッチを所定のスイッチング周波数で駆動する制御回路とを有し、前記制御回路は、前記スイッチの遮断時間に対する接続時間の比に応じて前記スイッチング周波数を変化させるよう構成されている。スイッチング電源装置に用いられる入力フィルタは、一般的にスイッチング周波数のリプルノイズを交流ラインから除去するローパスフィルタlowpassfilterであるので、スイッチング電源装置のスイッチング周波数が低いほど減衰率は低くなると考えられる。一方、従来のスイッチング電源装置においては、インダクタに流れる電流の振幅に拘わらず、入力される交流電圧に応じてスイッチング周波数に変調をかけている。このため、インダクタに流れる電流の振幅が大きくなることによりリプルノイズが大きくなる場合に、スイッチング周波数が低くなる状態が生じ得る。したがって、従来のスイッチング電源装置においては、インダクタに流れる電流の振幅が大きくなった場合に、スイッチング周波数が低くなると、入力フィルタによるノイズ減衰効果が低減され、交流ラインに重畳されるリプルノイズが増大してしまうと考えられる。これに対し、上記構成のスイッチング電源装置によれば、スイッチの遮断時間に対する接続時間の比接続時間/遮断時間に応じてスイッチング周波数が変化する。この遮断時間に対する接続時間の比に応じてインダクタに流れる電流の振幅が変化すると考えられるため、遮断時間に対する接続時間の比に応じてスイッチング周波数を変化させることにより、インダクタ電流のリプル成分が大きくなる場合にスイッチング周波数を高くすることができる。したがって、入力フィルタにおいてインダクタ電流のリプル成分を有効に除去することができる。よって、交流ラインに重畳されるスイッチング周波数によるリプルノイズが十分に除去され、出力電圧を安定化することができる。前記制御回路は、前記スイッチの遮断時間に対する接続時間の比が1を含む所定範囲内の所定の設定値に近いほど前記スイッチング周波数を高くするよう構成してもよい。さらに、前記所定範囲は、0.7以上かつ1.3以下の範囲であってもよい。また、前記制御回路は、前記スイッチの遮断時間に対する接続時間の比が1に近いほど前記スイッチング周波数を高くするよう構成してもよい。理想的にはスイッチの遮断時間に対する接続時間の比が1接続時間:遮断時間=1:1に近いほどインダクタに流れる電流の振幅が大きくなると考えられる。このため、理想的にはスイッチの遮断時間に対する接続時間の比が1に近いほどスイッチング周波数を高くすることにより電流リプルをより有効に低減することができる。さらに、スイッチの遮断時間に対する接続時間の比に応じてスイッチング周波数を変化させることにより、インダクタに流れる電流自体が変化するため、それに応じて電流の振幅も変化する。したがって、実際にはスイッチの遮断時間に対する接続時間の比が1となる場合より少しずれたところで電流の振幅が最も大きくなる場合がある。そこで、スイッチの遮断時間に対する接続時間の比が1を含む所定範囲内の所定の設定値具体的には0.7~1.3内の値において最もスイッチング周波数が高くなるように設定することで、より有効にリプルノイズを除去することができる。前記制御回路は、前記出力直流電圧に基づいて制御電圧を生成する誤差増幅回路と、前記所定のスイッチング周波数で増減を繰り返すランプ電圧を生成する発振回路と、前記制御電圧と前記ランプ電圧とを比較することにより前記スイッチをスイッチングする駆動信号を生成する比較器と、前記ランプ電圧の中間値と前記制御電圧との差電圧の絶対値が小さいほど前記スイッチング周波数が高くなるような変調信号を前記発振回路に出力する変調信号生成回路とを有していてもよい。これにより、制御電圧とランプ電圧の中間値との差が小さいほどスイッチの遮断時間に対する接続時間の比が1に近くなるため、これらの差電圧の絶対値が小さいほどスイッチング周波数が高くなるような変調信号を発振回路に出力することで、有効にリプルノイズを除去することができる制御回路を簡単な構成で実現することができる。前記制御回路は、前記全波整流回路の出力電圧および前記出力直流電圧を検出し、前記スイッチの遮断時間に対する接続時間の比を検出された前記全波整流迂回路の出力電圧および前記出力直流電圧から演算するよう構成されてもよい。全波整流回路の出力電圧に対する出力直流電圧の比がスイッチの遮断時間に対する接続時間の比に対応するため、両電圧を検出して両電圧からスイッチの遮断時間に対する接続時間の比を演算する制御回路を構成することにより、簡単な構成でスイッチの遮断時間に対する接続時間の比を演算することができる。前記制御回路は、前記全波整流回路の出力電圧に対する前記出力直流電圧の半分の値の比が0.5を含む所定範囲内の所定の設定値に近いほど前記スイッチング周波数を高くするよう構成してもよい。さらに、前記所定範囲は、0.3以上かつ0.7以下の範囲であってもよい。また、前記制御回路は、前記全波整流回路の出力電圧に対する前記出力直流電圧の半分の値の比が0.5に近いほど前記スイッチング周波数を高くするよう構成してもよい。理想的には全波整流回路の出力電圧に対する出力直流電圧の比が1を含む所定範囲内の所定の値すなわち、全波整流回路の出力電圧に対する出力直流電圧の半分の値の比が0.5に近いほどインダクタに流れる電流の振幅が大きくなると考えられる。このため、理想的には全波整流回路の出力電圧に対する出力直流電圧の半分の値の比が0.5に近いほどスイッチング周波数を高くすることにより電流リプルをより有効に低減することができる。さらに、全波整流回路の出力電圧に対する出力直流電圧の比に応じてスイッチング周波数を変化させることにより、インダクタに流れる電流自体が変化するため、それに応じて電流の振幅も変化する。したがって、実際には全波整流回路の出力電圧に対する出力直流電圧の半分の値の比が0.5となる場合より少しずれたところで電流の振幅が最も大きくなる場合がある。そこで、全波整流回路の出力電圧に対する出力直流電圧の半分の値の比が0.5を含む所定範囲内の所定の値具体的には0.3~0.7内の値において最もスイッチング周波数が高くなるように設定することで、より有効にリプルノイズを除去することができる。本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。本発明は以上に説明したように構成され、交流ラインに重畳されるスイッチング周波数によるリプルノイズを十分に除去して出力電圧を安定化することができるという効果を奏する。以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一または相当する要素には同一の参照符号を付して、その重複する説明を省略する。<第1実施形態>まず、本発明の第1実施形態に係るスイッチング電源装置について説明する。図1は、本発明の第1実施形態に係るスイッチング電源装置の概略構成を示す回路図である。図1に示すように、本実施形態のスイッチング電源装置の電源として、入力交流電圧Vaを供給する交流電源1が設けられている。交流電源1の出力端子には入力フィルタ2が接続されており、交流電源1からの出力をフィルタリングする。入力フィルタ2は、インダクタおよびコンデンサから構成される既知のローパスフィルタである。入力フィルタ2の出力端子には、全波整流回路3が接続されており、入力交流電圧Vaを全波整流して整流電圧Viを出力する。全波整流回路3と負荷回路5との間には昇圧コンバータ4が設けられており、整流電圧Viを昇圧して出力直流電圧Voを生成し、負荷回路5へ供給する。昇圧コンバータ4は、全波整流回路3の正出力端子が一端に接続されるインダクタ40と、インダクタ40の他端と全波整流回路3の負出力端子の間に主端子が接続されたスイッチ41と、インダクタ40の他端にアノードanode端子が接続された整流器ダイオード42と、ダイオード42のカソードcathode端子に接続された出力コンデンサ43とを有している。ダイオード42は、インダクタ40から出力される電流を整流し、出力コンデンサ43は、ダイオード42で整流された電流により充電される。出力コンデンサ43が充電されることにより印加される電圧が負荷回路5に供給される出力直流電圧Voとなる。スイッチ41は、主端子の一方がインダクタ40の他端に接続され、主端子の他方が所定の定電源部に接続されている。本実施形態のスイッチング電源装置は、スイッチ41がインダクタ40と定電源部とを接続するオン状態となることによりインダクタ40にエネルギーを蓄積し、インダクタ40と定電源部とを遮断するオフ状態となることによりインダクタ40に蓄積されたエネルギーにより出力コンデンサ43を充電する。本実施形態において、スイッチ41は、NチャンネルMOSFETにより構成されている。なお、スイッチ41はこれに限られず、PチャンネルMOSFETでもよいし、バイポーラbipolarなどのスイッチ動作を行い得る他のトランジスタであってもよい。また、本実施形態において、スイッチ41の主端子の他方に接続される定電源部は、グランドであるが、その他の所定の電位を有する定電源部であってもよい。さらに、本実施形態において、昇圧コンバータ4は、スイッチ41を所定のスイッチング周波数fsで駆動する制御回路44を有している。制御回路44は、スイッチ41の遮断時間Toffに対する接続時間Tonの比に応じてスイッチング周波数fsを変化させるよう構成されている。より詳しくは、制御回路44は、出力直流電圧Voに基づいて制御電圧Veを生成する誤差増幅回路73と、所定のスイッチング周波数fsで増減を繰り返すランプ電圧Vtを生成する発振回路67と、制御電圧Veとランプ電圧Vtとを比較することによりスイッチ41をスイッチングする駆動信号Vgを生成する比較器69と、ランプramp電圧Vtの中間値Vrと制御電圧Veとの差電圧の絶対値|Ve-Vr|が小さいほどスイッチング周波数fsが高くなるような変調信号Smを発振回路67に出力する変調信号生成回路68とを有している。昇圧コンバータ4は、発振回路67に接続される抵抗素子45およびコンデンサ46を有しており、発振回路67は、抵抗素子45の抵抗値によって設定される電流と変調信号生成回路68からの電流との和によってコンデンサ46を第1のしきい値最高電圧値まで充電した後、第2のしきい値最低電圧値まで急速放電することを繰り返し行うことにより所定のスイッチング周波数fsを有する鋸歯波形となるランプ電圧Vtを生成するとともに、第1のしきい値と第2のしきい値との中間値Vrを出力する。変調信号生成回路68は、後述するように制御電圧Veと中間値Vrとの差電圧に逆比例した変調信号Sm変調電流Imを出力する。このため、変調電流Imは、制御電圧Veと中間値Vrとが等しい場合に最大となる。以上のように構成された本実施形態におけるスイッチング電源装置が、出力直流電圧Voを安定化させる動作について説明する。なお、本実施形態におけるスイッチ41のスイッチング周波数fs数10~数100kHzは入力交流電圧Vaの入力交流周波数数10Hzよりも十分大きく、スイッチ41のスイッチング周期内での整流電圧Viの変化は無視できるものとする。まず、スイッチ41がオンすると、インダクタ40には整流電圧Viが印加され、交流電源1→入力フィルタ2→全波整流回路3→インダクタ40→スイッチ41→全波整流回路3→入力フィルタ2→交流電源1の経路で直線的に増加する電流が流れて、インダクタ40にエネルギーが蓄積される。スイッチ41のオン期間接続時間をTon、インダクタ40のインダクタンスをLとすると、インダクタ40に流れる電流の接続時間Tonにおける増加量ΔIL1は次式のようになる。ΔIL1=Vi×Ton/L...1次に、スイッチ41がオフすると、インダクタ40には出力直流電圧Voと整流電圧Viの差電圧が印加され、交流電源1→入力フィルタ2→全波整流回路3→インダクタ40→ダイオード42→出力コンデンサ43及び負荷回路5→全波整流回路3→入力フィルタ2→入力交流電源1の経路で直線的に減少する電流が流れる。これにより、インダクタ40に蓄積されたエネルギーが放出され、出力コンデンサ43が充電されるとともに出力コンデンサ43に印加される出力直流電圧Voに基づいて負荷回路5にエネルギーが供給される。スイッチ41のオフ期間遮断時間をToffとすると、インダクタ40に流れる電流の遮断時間Toffにおける減少量ΔIL2は次式のようになる。ΔIL2=Vo-Vi×Toff/L...2以上のように、スイッチ41のスイッチング動作に伴って直線的な増減が繰り返されることによる三角波状の電流インダクタ電流がインダクタ40に流れる。交流電源1から供給され、交流ラインを流れる入力交流電流は、この三角波状のインダクタ電流が主に入力フィルタ2によって平均化されたものとなる。また、スイッチング周期T=TonToffに占める接続時間Tonの割合であるデューティ比δ=Ton/Tが大きくなると、増加量ΔIL1が増加し、これにより、インダクタ電流が増加し、結果として出力電力が増加する。逆に、デューティ比δが小さくなると、減少量ΔIL2が増加し、これにより、インダクタ電流が減少し、結果として出力電力が減少する。すなわち、デューティ比δを調整することによってインダクタ電流や出力電力を制御することができる。制御回路44において、スイッチ41をスイッチング制御するパルス信号である駆動信号Vgは、誤差増幅回路73により出力直流電圧Voと基準電圧との誤差が増幅された制御信号Veが発振回路67で生成されたランプ電圧Vtと比較器69で比較されることによって生成される。例えば、出力直流電圧Voが基準電圧より大きい状態が続くと、制御電圧Veは低下し、駆動信号Vgのデューティ比δが減少する。これにより、インダクタ電流も減少し、出力直流電圧Voは低下する。逆に、出力直流電圧Voが基準電圧より小さい状態が続くと、制御電圧Veは上昇し、駆動信号Vgのデューティ比δは増加する。これにより、インダクタ電流も増加し、出力直流電圧Voは上昇する。このようなフィードバックによってスイッチング電源装置は、出力直流電圧Voが基準電圧に追従するように動作する。図2は、図1に示すスイッチング電源装置の変調信号生成回路の概略構成を示す回路図であり、図3は、図1に示すスイッチング電源装置の各信号波形を示すグラフである。図2に示すように、本実施形態における変調信号生成回路68は、基準電圧E1を生成する基準電圧源100と、基準電圧E1とランプ電圧Vtの中間値Vrとに基づいて演算増幅する第1の演算増幅器101と、基準電圧E1と制御電圧Veとに基づいて演算増幅する第2の演算増幅器102とを有している。第1の演算増幅器101の非反転入力端子には、制御電圧Veの入力端子が抵抗素子104を介して接続され、第1の演算増幅器101の反転入力端子には、中間値Vrの入力端子が抵抗素子103を介して接続されている。また、第2の演算増幅器102の非反転入力端子には中間値Vrの入力端子が抵抗素子108を介して接続され、反転入力端子には制御電圧Veの入力端子が抵抗素子107を介して接続されている。なお、抵抗素子103,104,107,108は同じ抵抗値rを有している。また、第1および第2の演算増幅器101,102の非反転端子には、基準電圧源100がそれぞれ抵抗素子106,110を介して接続されている。また、第1および第2の演算増幅器101,102の反転端子は、それぞれの出力端子と抵抗素子105,109を介して接続されている。なお、抵抗素子105,106,109,110は同じ抵抗値Rを有している。このように、基準電圧源100と第1の演算増幅器101と抵抗素子103~106とは、第1の演算増幅器101の出力端子から出力電圧V1=E1R/r×Ve-Vrを出力する減算回路として構成される。また、基準電圧源100と第2の演算増幅器102と抵抗素子107~110とは、第2の演算増幅器102の出力端子から出力電圧V2=E1R/r×Vr-Veを出力する減算回路として構成される。第1および第2の演算増幅器101の出力端子には、ダイオード111,112が接続されている。ダイオード111,112は、アノードが共通に接続され、カソードが各演算増幅器101,102の出力端子に接続されている。これにより、ダイオード111,112のアノード側の共通端子には、演算増幅器101,102の出力電圧V1,V2の低い方に対応するダイオード111,112の順方向電圧が加算された電圧が発生する。ダイオード111,112のアノード側の共通端子には、電流源113とNPN型のトランジスタtransistor114のベースが接続されている。トランジスタ114のエミッタは、抵抗素子115抵抗値R15を介して定電圧部例えばグランドgroundに接続されている。したがって、トランジスタ114のエミッタには演算増幅器101,102の低い方の出力電圧V1,V2すなわち、E1-R/r×|Ve-Vr|が発生し、この電圧を抵抗115の抵抗値R15で除算した電流がトランジスタ114に流れる。トランジスタ114のコレクタcollectorには2つのP型トランジスタ116,117を有するカレントミラーcurrentmirror回路が接続されており、トランジスタ114に流れる電流に対応する変調電流Imがトランジスタ117のコレクタから出力される。トランジスタ116,117のミラー比を1:1とすると、変調電流Imはトランジスタ114に流れる電流と等しく、次式で表される。Im=E1-R/r×|Ve-Vr|/R15...3図1に示すように、この変調電流Imは、変調信号Smとして発振回路67に入力される。発振回路67では中間値Vrを中心とするランプ電圧鋸波電圧Vtが生成される。このとき、コンデンサ46の充電電流は抵抗素子45によって設定される電流Icに上記変調電流Imが加えられたものとなる。コンデンサ46の静電容量をCt、ランプ電圧Vtの振幅をΔVtとすると、スイッチング周期Tは次式で表される。T=Ct×ΔVt/IcIm...4式3に示すように、理想的には制御電圧Veがランプ電圧Vtの中間値Vrに近いほど、変調電流Imは大きくなるので、理想的には制御電圧Veがランプ電圧Vtの中間値Vrに近いほど、ランプ電圧Vtのスイッチング周期Tは短くなる。スイッチ41の駆動信号Vgは、制御電圧Veとランプ電圧Vtとの比較によってパルス幅が設定されるので、図3に示すように、理想的には制御電圧Veが中間値Vrに等しい場合に最大周波数となる。このときの駆動信号Vgのデューティ比dutyratioδは、δ=0.5である。すなわち、スイッチ41の遮断時間Toffに対する接続時間Tonの比は1である。図3に示すように、制御電圧Veの上昇とともに駆動信号Vgのデューティ比δスイッチ41をオン状態とするパルス幅は大きくなるが、周波数はデューティ比がδ<0.5の範囲では制御電圧Veの上昇とともに高くなり、δ=0.5で最高となって、δ>0.5の範囲では制御電圧Veの上昇とともに低くなっていく。以上のように、本実施形態のスイッチング電源装置は、理想的にはデューティ比δが0.5に近いほどスイッチング周波数fsが高くなる。ここで、PFC動作のためにインダクタ電流の平均値が刻々と変化するので、オン期間での増加量を示す式1とオフ期間での減少量を示す式2とは厳密には等しくはならない。しかし、1スイッチング周期の前後におけるインダクタ電流の値で考えればオン期間での増加量とオフ期間での減少量はほとんど等しいと考えられる。このため、式1と式2とが等しいとすると、インダクタ電流の振幅ΔIは次式で表される。ΔI=Vi×Ton/L=Vo-Vi×Toff/L...5また、T=TonToffであるため、式5は以下のように変形できる。ΔI=1-Vi/Vo×Vi/Vo×Vo×T/L...6ここで、Vo×T/Lが一定であるとすると、Vi/Vo=0.5のときにインダクタ電流の振幅ΔIは最大となる。式5から、Vi/Vo=0.5のときは、Ton=Toffであるので、デューティ比δ=0.5のときにインダクタ電流の振幅ΔIは最大となる。スイッチング電源装置に用いられる入力フィルタ2は、スイッチング周波数fsのリプルノイズを交流ラインから除去するローパスフィルタであるので、スイッチング電源装置のスイッチング周波数fsが低いほど減衰率は低くなると考えられる。一方、従来のスイッチング電源装置においては、インダクタに流れる電流の振幅に拘わらず、入力される交流電圧に応じてスイッチング周波数fsに変調をかけている。このため、インダクタに流れる電流の振幅が大きくなることによりリプルノイズが大きくなる場合に、スイッチング周波数fsが低くなる状態が生じ得る。したがって、従来のスイッチング電源装置においては、インダクタに流れる電流の振幅が大きくなった場合に、スイッチング周波数fsが低くなると、入力フィルタによるノイズ減衰効果が低減され、交流ラインに重畳されるリプルノイズが増大してしまうと考えられる。これに対し、本実施形態におけるスイッチング電源装置によれば、スイッチ41の遮断時間Toffに対する接続時間Tonの比デューティ比δと略同義であるに応じてスイッチング周波数fsが変化する。すなわち、出力直流電圧Voが一定であればインダクタ電流の振幅ΔIが大きくなるデューティ比δ=0.5のときに、スイッチング周波数fsが最高となるように変調される。図4は図1に示すスイッチング電源装置において得られるスイッチング周波数fsの整流電圧Viおよび出力直流電圧Voとの関係を示すグラフである。図4に示すように、デューティ比δが0.5となるVi/Vo=0.5のときすなわち、Vi=Vo/2のときに、スイッチング周波数fsが最も高くなっている。すなわち、本実施形態のスイッチング電源装置においては、スイッチング周波数fsを拡散する際に、インダクタ電流の振幅が大きくなる場合に、スイッチング周波数fsが高くなるように設定している。その具体的な方法として本実施形態においては、制御電圧Veのレベルに応じてランプ電圧Vtの周波数スイッチング周波数fsを変動させた上で、比較器69においてランプ電圧Vtと制御電圧Veとを比較することによりスイッチ41のオン期間とオフ期間とを設定する駆動信号Vgを出力することとしている。上述したとおり、このデューティ比δに応じてインダクタに流れる電流の振幅が変化すると考えられるため、デューティ比δに応じてスイッチング周波数fsを変化させることにより、インダクタ電流のリプル成分が大きくなる時にスイッチング周波数fsが高くすることができる。したがって、スイッチング周波数fsの拡散によるノイズ低減効果に加え、インダクタ電流の振幅ΔIが抑制され、かつ入力フィルタ2の減衰効果も向上する。これにより、交流ラインに重畳されるリプルノイズも十分除去することができ、交流電源1からの入力力率を改善することができる。特に、時定数が低いインダクタ40に対してもリプルノイズを有効に除去することができる。また、上述したとおり、理想的にはスイッチ41のデューティ比δが0.5遮断時間に対する接続時間の比Ton/Toff=1に近いほどインダクタに流れる電流の振幅が大きくなると考えられるが、スイッチ41のデューティ比に応じてスイッチング周波数fsを変化させることにより、インダクタ40に流れる電流自体が変化するため、それに応じて電流の振幅も変化する。したがって、実際にはスイッチ41のデューティ比δが0.5となる場合より少しずれたところで電流の振幅が最も大きくなることが考えられる。そこで、スイッチ41の遮断時間Toffに対する接続時間Tonの比が1を含む所定範囲内の所定の設定値具体的には0.7~1.3内の値。デューティ比δで言えば0.3≦δ≦0.7の範囲内の値において最もスイッチング周波数が高くなるように設定することで、より有効にリプルノイズを除去することができる。<第2実施形態>次に、本発明の第2実施形態に係るスイッチング電源装置について説明する。図5は本発明の第2実施形態に係るスイッチング電源装置の概略構成を示す回路図である。本実施形態において第1実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態のスイッチング電源装置が第1実施形態と異なる点は、図5に示すように、昇圧コンバータ4Bの制御回路44Bにおいて、制御電圧Veを出力直流電圧Voに加えて、全波整流回路3の出力電圧である整流電圧Viおよびインダクタ40を流れるインダクタ電流に基づいて生成するように構成されていることである。具体的には、本実施形態の制御回路44Bは、第1実施形態における誤差増幅回路73に代えて、インダクタ40に流れるインダクタ電流を検出するための検出抵抗素子48に印加される第1の電流検出電圧Vc1と整流電圧Viに基づく入力検出電圧Visと出力直流電圧Voに基づく出力検出電圧Vosとが入力され、これらの電圧に基づいて制御電圧Veを生成する誤差増幅回路73Bを有している。本実施形態において、検出抵抗素子48は、全波整流回路3の負出力端子とスイッチ41の主端子の他方に接続される定電源部グランドとの間に接続されている。ただし、インダクタ電流を検出可能である限り、検出抵抗素子48は昇圧コンバータ4B内の何れに設けられていてもよい。また、昇圧コンバータ4Bは、整流電圧Viを分圧して制御回路44Bに入力検出電圧Visを印加する抵抗素子49,50と、出力直流電圧Voを分圧して制御回路44Bに出力検出電圧Vosを印加する抵抗素子51,52とを有している。本実施形態の誤差増幅回路73Bは、基準電圧Erを生成する基準電圧源60と、出力検出電圧Vosと基準電圧Erとの誤差を増幅して第1の誤差電圧Ve1を出力する第1の誤差増幅器61と、入力検出電圧Visと第1の誤差電圧Ve1との積に比例した電圧乗算器出力電圧Vcrを出力する乗算器62とを有している。乗算器62の比例定数をKとすると、乗算器出力電圧Vcrは、Vcr=K×Vis×Ve1で表される。さらに、誤差増幅回路73Bは、抵抗素子63,64および演算増幅器65から構成される反転増幅器を有している。この反転増幅器は、負電位となる第1の電流検出電圧Vc1を正電位に反転増幅した第2の電流検出電圧Vc2を出力する。さらに、誤差増幅回路73Bは、第2の電流検出電圧Vc2と乗算器62から出力される乗算器出力電圧Vcrとの誤差を増幅して第2の誤差電圧Veを出力する第2の誤差増幅器66を有している。この第2の誤差電圧Veが制御電圧として比較器69および変調信号生成回路68に入力される。変調信号生成回路68は、第1実施形態と同様に、制御電圧Veと中間値Vrとの差電圧に逆比例した変調信号Sm変調電流Imを出力する。また、比較器69は、第1実施形態と同様に、制御電圧Veとランプ電圧Vtとの比較結果である駆動信号Vgを生成し、これに基づいてスイッチ41が駆動される。制御回路44Bにおいて、スイッチ41をスイッチング動作させる駆動信号Vgは、インダクタ電流に基づく第2の電流検出電圧Vc2と乗算器出力電圧Vcrとの誤差が増幅された第2の誤差電圧である制御電圧Veが、ランプ電圧Vtと比較されることによって生成される。例えば、第2の電流検出電圧Vc2が乗算器出力電圧Vcrより大きい状態が続くと、制御電圧Veは低下し、駆動信号Vgにおけるパルスのデューティ比δは減少する。これにより、インダクタ電流も減少していき、第1の電流検出電圧Vc1は減少する。逆に、第2の電流検出電圧Vc2が乗算器出力電圧Vcrより小さい状態が続くと、制御電圧Veは上昇し、駆動信号Vgにおけるパルスのデューティ比δは増加する。これにより、インダクタ電流も増加していき、第1の電流検出電圧Vc1は増加する。このようなフィードバックによって本実施形態におけるスイッチング電源装置は、第1の電流検出電圧Vc1が乗算器出力電圧Vcrに追従するように動作する。すなわち、本実施形態におけるスイッチング電源装置は、インダクタ電流の平均値である入力交流電流が乗算器出力電圧Vcrに比例するように動作する。乗算器出力電圧Vcrは、出力検出電圧Vosが誤差増幅器61によって基準電圧Erと比較増幅された第1の誤差電圧Ve1と入力検出電圧Visとの乗算値に比例する。誤差増幅器61の応答周波数が入力交流周波数より十分低く設定されていれば、整流電圧Viの1周期にわたって第1の誤差電圧Ve1は、ほとんど変動しない直流値となる。このため、乗算器出力電圧Vcrは、全波整流波形である入力検出電圧Visに比例し、その波高値が第1の誤差電圧Ve1によって増減する電圧波形となる。例えば、出力検出電圧Vosが基準電圧Erより高い状態が続くと、第1の誤差電圧Ve1は低下し、乗算器出力電圧Vcrの波高値は低下するので、入力交流電流も減少していき、出力検出電圧Vosは低下する。逆に、出力検出電圧Vosが基準電圧Erより低い状態が続くと、第1の誤差電圧Ve1は上昇し、乗算器出力電圧Vcrの波高値は上昇するので、入力交流電流も増加していき、出力検出電圧Vosは上昇する。このようなフィードバックによってスイッチング電源装置は、出力電圧Voが安定化するように入力交流電流の振幅を調整するように動作し、これにより、入力交流電流は入力交流電圧に比例する。以上のように構成された本実施形態のスイッチング電源装置においても、第1実施形態において説明した式1から式6が成り立ち、Vo×T/Lが一定であるとすると、Vi/Vo=0.5のときにインダクタ電流の振幅ΔIは最大となる。式5から、Vi/Vo=0.5のときは、Ton=Toffであるので、デューティ比δ=0.5のときにインダクタ電流の振幅ΔIは最大となる。このように、本実施形態におけるスイッチング電源装置によれば、出力直流電圧Voだけでなくインダクタ電流に基づく電圧を検出することにより、インダクタ電流の平均値を制御して、出力電圧を安定化させるとともに入力交流電流を安定化させることができる。<第3実施形態>次に、本発明の第3実施形態に係るスイッチング電源装置について説明する。図6は本発明の第3実施形態に係るスイッチング電源装置の概略構成を示す回路図である。本実施形態において第2実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態のスイッチング電源装置が第2実施形態と異なる点は、図6に示すように、昇圧コンバータ4Cの制御回路44Cにおいて、変調信号生成回路68Cに、制御電圧Veおよびランプ電圧Vtの中間値Vrの代わりに、入力検出電圧Visおよび出力検出電圧Vosに基づく電圧が入力されることである。これにより、制御回路44Cは、スイッチ41の遮断時間Toffに対する接続時間Tonの比を全波整流回路3の出力電圧整流電圧Viおよび出力直流電圧Voを検出することにより推定するよう構成されている。具体的には、変調信号生成回路68Cには、制御電圧Veに対応する入力電圧として入力検出電圧Visが入力され、ランプ電圧Vtの中間値Vrに対応する入力電圧として出力検出電圧Vosの所定の分圧値例えば1/2の値が入力される。制御回路44Cには、出力検出電圧Vosを分圧するための抵抗素子71,72が設けられている。また、抵抗素子51,52による分圧が抵抗素子71,72により影響を受けないように、出力検出電圧Vosを生成する抵抗素子51,52と抵抗素子71,72との間にはバッファ70が設けられている。例えば、抵抗素子71,72の抵抗値を等しくすることにより出力検出電圧Vosが1/2に分圧される。また、本実施形態においては、整流電圧Viと出力直流電圧Voの1/2の電圧との差電圧に応じた電圧を検出するため、整流電圧Viを分圧する抵抗素子49,50の分圧比と、出力直流電圧Voを分圧する抵抗素子51,52の分圧比とは等しくなるように各抵抗素子の抵抗値が設定される。本実施形態のスイッチング電源装置においても、変調信号生成回路68Cは、図2と同様の回路構成とすることができる。この場合、変調信号Smである変調電流Imは、次式で表される。Im=E1-R/r×|Vis-Vos/2|/R15...7第1実施形態において説明したように、Vi/Vo=0.5のときにインダクタ電流の振幅ΔIは最大となる。したがって、整流電圧Viが出力直流電圧Voの半分になるときにスイッチング周波数fsが最高になるように変調する。前述したとおり、全波整流回路3の出力電圧である整流電圧Viに対する出力直流電圧Voの比がスイッチ41の遮断時間Toffに対する接続時間Tonの比に対応するため、両電圧を検出する制御回路44Cを構成することにより、簡単な構成でスイッチ41の遮断時間Toffに対する接続時間Tonの比を演算することができる。なお、本実施形態においては、出力直流電圧Voを分圧する抵抗素子51,52とは別にバッファ70および抵抗素子71,72を用いて出力直流電圧Voをさらに分圧する構成としているが、整流電圧Viと出力直流電圧Voとを適正に検出して比較可能な構成である限りこれに限られない。例えば、バッファ70および抵抗素子71,72を設けずに、出力直流電圧Voを分圧する抵抗素子51,52の分圧比を、整流電圧Viを分圧する抵抗素子49,50の分圧比の半分に設定し、基準電圧源60の基準電圧Erを第2実施形態の半分の値に設定することとしてもよい。また、整流電圧Viを分圧する抵抗素子49,50の分圧比を、出力直流電圧Voを分圧する抵抗素子51,52の分圧比の2倍に設定し、乗算器62の比例定数Kを第2実施形態の半分の値に設定することとしてもよい。なお、本実施形態においても、第1実施形態と同様に、、実際にはスイッチ41のデューティ比δが0.5となる場合より少しずれたところで電流の振幅が最も大きくなることが考えられる。そこで、Vi/Voが0.5を含む所定範囲内の所定の設定値具体的には0.3≦Vi/Vo≦0.7の範囲内の値において最もスイッチング周波数が高くなるように設定することで、より有効にリプルノイズを除去することができる。また、第2および第3実施形態においては、制御回路44B,44Cがインダクタ電流の平均値を制御する構成となっているが、例えばインダクタ電流のピーク値を制御する構成としても、同様に、出力電圧を安定化させるとともに入力交流電流を安定化させることができる。以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態および変形例における各構成要素を任意に組み合わせることとしてもよい。上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。"