"光電変換によって電荷を生じる光電変換部と、前記電荷が蓄積される浮遊拡散領域と、前記浮遊拡散領域と電気的に接続する増幅ゲート電極を有し、当該増幅ゲート電極に印加される電位を増幅した出力信号を生成するソースフォロアトランジスタと、を備え、前記増幅ゲート電極の、前記ソースフォロアトランジスタの活性領域から延出する延出部分の少なくとも一部の膜厚が、前記ソースフォロアトランジスタに隣接する他のトランジスタのゲート電極の膜厚よりも、薄いことを特徴とする固体撮像素子。前記ソースフォロアトランジスタの前記増幅ゲート電極が、前記浮遊拡散領域の直上と、前記ソースフォロアトランジスタの前記活性領域の直上と、にわたって設けられ、前記ソースフォロアトランジスタの前記増幅ゲート電極は、前記ソースフォロアトランジスタの前記活性領域の直上となる部分の第1膜厚よりも、前記浮遊拡散領域の直上となる前記延出部分の少なくとも一部の膜厚である第2膜厚の方が、薄くなることを特徴とする請求項1に記載の固体撮像素子。前記第1膜厚が200nm以上500nm以下であり、前記第2膜厚が10nm以上20nm以下であることを特徴とする請求項2に記載の固体撮像素子。前記第1膜厚が、前記他のトランジスタの前記ゲート電極の膜厚と等しいことを特徴とする請求項2または3に記載の固体撮像素子。前記他のトランジスタは、前記浮遊拡散領域をソースまたはドレインとするトランジスタであることを特徴とする請求項1~4のいずれか1項に記載の固体撮像素子。前記他のトランジスタの少なくとも1つは、前記浮遊拡散領域への前記電荷の出力を制御するための出力ゲート電極を有する出力トランジスタであることを特徴とする請求項5に記載の固体撮像素子。前記延出部分における、前記出力ゲート電極に対向する部分の少なくとも一部の膜厚が、前記出力ゲート電極の膜厚よりも薄いことを特徴とする請求項6に記載の固体撮像素子。前記他のトランジスタの少なくとも1つは、前記浮遊拡散領域の電位のリセットを制御するためのリセットゲート電極を有するリセットトランジスタであることを特徴とする請求項5~7のいずれか1項に記載の固体撮像素子。前記延出部分における、前記リセットゲート電極に対向する部分の少なくとも一部の膜厚が、前記リセットゲート電極の膜厚よりも薄いことを特徴とする請求項8に記載の固体撮像素子。光電変換によって電荷を生じる光電変換部と、前記電荷が蓄積される浮遊拡散領域と、前記浮遊拡散領域と電気的に接続する増幅ゲート電極を有し、当該増幅ゲート電極に印加される電位を増幅した出力信号を生成するソースフォロアトランジスタと、を備える固体撮像素子の製造方法であって、前記増幅ゲート電極は、前記ソースフォロアトランジスタの活性領域から延出する延出部分を有し、前記増幅ゲート電極を設ける位置と、前記ソースフォロアトランジスタに隣接する他のトランジスタのゲート電極を設ける位置と、のそれぞれに電極材料を同時に設ける電極材料形成ステップと、前記電極材料形成ステップの後に、前記電極材料の前記延出部分に相当する部分の少なくとも一部の膜厚を、選択的に薄くする電極材料薄膜化ステップと、を備えることを特徴とする固体撮像素子の製造方法。しかしながら、ソースフォロアトランジスタ24の寄生容量は、遮光膜27と蓋部281との間だけでなく、増幅ゲート電極241と出力ゲート電極221との間や、増幅ゲート電極241とリセットゲート電極231との間にも生じる。そのため、遮光膜27と蓋部281との間の寄生容量を低減するだけでは、ソースフォロアトランジスタ24の寄生容量を効果的に低減することができないことがあるため、問題となる。そこで、本発明は、ソースフォロアトランジスタの寄生容量を効果的に低減して感度を向上した固体撮像素子と、その製造方法を提供することを目的とする。上記目的を達成するため、本発明は、光電変換によって電荷を生じる光電変換部と、前記電荷が蓄積される浮遊拡散領域と、前記浮遊拡散領域と電気的に接続する増幅ゲート電極を有し、当該増幅ゲート電極に印加される電位を増幅した出力信号を生成するソースフォロアトランジスタと、を備え、前記増幅ゲート電極の、前記ソースフォロアトランジスタの活性領域から延出する延出部分の少なくとも一部の膜厚が、前記ソースフォロアトランジスタに隣接する他のトランジスタのゲート電極の膜厚よりも、薄いことを特徴とする固体撮像素子を提供する。また、本発明は、光電変換によって電荷を生じる光電変換部と、前記電荷が蓄積される浮遊拡散領域と、前記浮遊拡散領域と電気的に接続する増幅ゲート電極を有し、当該増幅ゲート電極に印加される電位を増幅した出力信号を生成するソースフォロアトランジスタと、を備える固体撮像素子の製造方法であって、前記増幅ゲート電極は、前記ソースフォロアトランジスタの活性領域から延出する延出部分を有し、前記増幅ゲート電極を設ける位置と、前記ソースフォロアトランジスタに隣接する他のトランジスタのゲート電極を設ける位置と、のそれぞれに電極材料を同時に設ける電極材料形成ステップと、前記電極材料形成ステップの後に、前記電極材料の前記延出部分に相当する部分の少なくとも一部の膜厚を、選択的に薄くする電極材料薄膜化ステップと、を備えることを特徴とする固体撮像素子の製造方法を提供する。上記特徴の固体撮像素子及び固体撮像素子の製造方法によれば、ソースフォロアトランジスタの寄生容量の中でも支配的である、増幅ゲート電極の延出部分とソースフォロアトランジスタに隣接する他のトランジスタのゲート電極との間の寄生容量を、低減することができる。さらに、上記特徴の固体撮像素子において、前記ソースフォロアトランジスタの前記増幅ゲート電極が、前記浮遊拡散領域の直上と、前記ソースフォロアトランジスタの前記活性領域の直上と、にわたって設けられ、前記ソースフォロアトランジスタの前記増幅ゲート電極は、前記ソースフォロアトランジスタの前記活性領域の直上となる部分の第1膜厚よりも、前記浮遊拡散領域の直上となる前記延出部分の少なくとも一部の膜厚である第2膜厚の方が、薄くなると、好ましい。この場合、ソースフォロアトランジスタの寄生容量を低減するために増幅ゲート電極を薄くしたとしても、ソースフォロアトランジスタの動作特性が劣化することを抑制することができる。さらに、上記特徴の固体撮像素子において、前記第1膜厚が200nm以上500nm以下であり、前記第2膜厚が10nm以上20nm以下であると、好ましい。この場合、浮遊拡散領域の直上となる延出部分が薄くなりすぎることを、抑制することができる。そのため、当該延出部分の断線例えば、延出部分と浮遊拡散領域とを電気的に接続するためのコンタクト膜の形成時における断線を、抑制することが可能になる。また、増幅ゲート電極の、ソースフォロアトランジスタの活性領域の直上となる部分を、十分な膜厚にすることができる。そのため、当該部分が薄くなることでソースフォロアトランジスタの動作特性が劣化することを、抑制することが可能になる。さらに、上記特徴の固体撮像素子において、前記第1膜厚が、前記他のトランジスタの前記ゲート電極の膜厚と等しいと、好ましい。この場合、増幅ゲート電極と、ソースフォロアトランジスタに隣接する他のトランジスタのゲート電極と、のそれぞれを成す電極材料を、同時に形成することが可能になる。そのため、固体撮像素子を容易に製造することが可能になる。さらに、上記特徴の固体撮像素子において、前記他のトランジスタは、前記浮遊拡散領域をソースまたはドレインとするトランジスタである。さらに、上記特徴の固体撮像素子において、前記他のトランジスタの少なくとも1つは、前記浮遊拡散領域への前記電荷の出力を制御するための出力ゲート電極を有する出力トランジスタである。この場合、増幅ゲート電極の延出部分と出力ゲート電極との間に生じる寄生容量を、低減することが可能になる。さらに、上記特徴の固体撮像素子において、前記延出部分における、前記出力ゲート電極に対向する部分の少なくとも一部の膜厚が、前記出力ゲート電極の膜厚よりも薄いと、好ましい。この場合、増幅ゲート電極の延出部分と出力ゲート電極との間に生じる寄生容量を、さらに効果的に低減することが可能になる。さらに、上記特徴の固体撮像素子において、前記他のトランジスタの少なくとも1つは、前記浮遊拡散領域の電位のリセットを制御するためのリセットゲート電極を有するリセットトランジスタである。この場合、増幅ゲート電極の延出部分とリセットゲート電極との間に生じる寄生容量を、低減することが可能になる。さらに、上記特徴の固体撮像素子において、前記延出部分における、前記リセットゲート電極に対向する部分の少なくとも一部の膜厚が、前記リセットゲート電極の膜厚よりも薄いと、好ましい。この場合、増幅ゲート電極の延出部分とリセットゲート電極との間に生じる寄生容量を、さらに効果的に低減することが可能になる。本発明の構成によれば、ソースフォロアトランジスタの寄生容量を効果的に低減して、感度を向上する固体撮像素子を実現することが可能になる。<固体撮像素子の構造例>最初に、本発明の実施形態に係る固体撮像素子CCDイメージセンサの構造の一例について、図面を参照して説明する。図1は、本発明の実施形態に係る固体撮像素子の概略構造例を示す模式的なブロック図である。なお、図中の矢印は、電荷例えば電子の移動方向を示している。図1に示すように、本例の固体撮像素子1は、光電変換によって電荷を生じるフォトダイオード光電変換部2と、フォトダイオード2から取得した電荷を転送する転送部3と、フォトダイオード2から転送部3への電荷の移動を制御する読出電極4と、電荷を蓄積する浮遊拡散領域5と、転送部3によって転送された電荷を浮遊拡散領域に出力する出力トランジスタ6と、浮遊拡散領域5を所定の電位にリセットするリセットトランジスタ7と、浮遊拡散領域5に蓄積された電荷による電位を増幅するソースフォロアトランジスタ8と、を備える。なお、図1では、フォトダイオード2が、水平方向図中の左右方向及び垂直方向図中の上下方向に沿ってマトリクス状に配置される場合を例示している。転送部3は、読出電極4を介してフォトダイオード2から取得した電荷を垂直方向に沿って転送する垂直転送部31と、垂直転送部31が転送した電荷を水平方向に沿って転送する水平転送部32と、を備える。出力トランジスタ6は、水平転送部32の最終段に設けられ、浮遊拡散領域5への電荷の出力を制御するための出力ゲート電極61を有する。また、リセットトランジスタ7は、浮遊拡散領域5の電位のリセットを制御するためのリセットゲート電極71を備える。フォトダイオード2は、光電変換によって電荷を生成し、蓄積する。ここで、読出電極4に所定の電位が印加されると、フォトダイオード2に蓄積された電荷が、一斉に垂直転送部31に読み出される。また、垂直転送部31は、フォトダイオード2から読み出された電荷を、順番に水平転送部32に転送する。水平転送部32は、垂直転送部31から転送された電荷を、最終段の出力トランジスタ6に向けて転送する。なお、図1では特に図示していないが、垂直転送部31及び水平転送部32のそれぞれには、電荷の転送を制御するための電極が設けられている。出力トランジスタ6は、出力ゲート電極61に所定の電位が印加されると、水平転送部32によって転送されてソースに一時的に蓄積されている電荷を、浮遊拡散領域5に出力する。浮遊拡散領域5は、出力トランジスタ6から出力された電荷を一時的に蓄積する。このとき、リセットトランジスタ7は、出力トランジスタ6が浮遊拡散領域5に電荷を出力する前に、浮遊拡散領域5内の電位をリセットする。具体的に、リセットトランジスタ7は、リセットゲート電極71に所定の電位が印加されると、浮遊拡散領域5に蓄積されている電荷を、浮遊拡散領域5からドレインに排出する。このように、浮遊拡散領域5は、出力トランジスタ6のドレインに相当し、リセットトランジスタ7のソースに相当する。なお、リセットトランジスタ7のドレインには、所定の電位が供給される。ソースフォロアトランジスタ8は、浮遊拡散領域5に一時的に蓄積される電荷による電位を増幅することで出力信号を生成し、出力する。具体的に、ソースフォロアトランジスタ8は、浮遊拡散領域5と電気的に接続される増幅ゲート電極81を有し、増幅ゲート電極81に印加される電位によってソース及びドレインの導通状態を制御することで、出力信号を生成する。なお、ソースフォロアトランジスタ8のソース及びドレインの一方には所定の電位が供給され、他方から出力信号が出力される。次に、図1に示した固体撮像素子1の出力段の構造について、図面を参照して説明する。図2は、本発明の実施形態に係る固体撮像素子の出力段の構造例を示す上面図であり、図3は、本発明の実施形態に係る固体撮像素子の出力段の構造例を示す断面図である。なお、図3に示す断面図は、図2のA-A断面を示すものである。また、固体撮像素子1の出力段とは、図1に示した浮遊拡散領域5、出力トランジスタ6、リセットトランジスタ7、ソースフォロアトランジスタ8やその周辺部分である。図2及び図3に示すように、本例の固体撮像素子1の出力段には、基板9と、浮遊拡散領域5と、出力ゲート電極61とソース62とを有する出力トランジスタ6と、リセットゲート電極71とドレイン72とを有するリセットトランジスタ7と、増幅ゲート電極81を有するソースフォロアトランジスタ8と、基板9上かつ出力ゲート電極61の直下に設けられる出力ゲート絶縁膜101と、基板9上かつリセットゲート電極71の直下に設けられるリセットゲート絶縁膜102と、浮遊拡散領域5の直上かつ増幅ゲート電極81の直下に設けられる絶縁層103と、基板9上の空間を埋める層間絶縁膜11と、層間絶縁膜11上に設けられる遮光膜12と、層間絶縁膜11中及び層間絶縁膜11上に設けられるコンタクト膜13と、が備えられる。なお、図2では図示の簡略化のため、基板9及び層間絶縁膜11を省略している。出力ゲート絶縁膜101は、基板9の上面に形成されるとともに酸化物から成る下層酸化膜101aと、下層酸化膜101aの上面に形成されるとともに窒化物から成る中層窒化膜101bと、中層窒化膜101bの上面に形成されるとともに酸化物から成る上層酸化膜101cと、を備えたONO膜である。リセットゲート絶縁膜102も同様であり、下層酸化膜102aと、中層窒化膜102bと、上層酸化膜102cと、を備えたONO膜である。一方、絶縁層103は、酸化物から成る。また例えば、基板9はシリコンから成り、下層酸化膜101a,102a、上層酸化膜101c,102c及び絶縁層103は酸化シリコンから成り、中層窒化膜101b,102bは窒化シリコンから成る。ソースフォロアトランジスタ8の増幅ゲート電極81は、ソース及びドレインを含む活性領域82の直上と、浮遊拡散領域5の直上と、にわたって設けられる。以下、増幅ゲート電極81のうち、活性領域82から浮遊拡散領域5に向かって延出する部分を延出部分81a、それ以外の部分を本体部分81bとする。出力トランジスタ6及びリセットトランジスタ7のそれぞれは、ソースフォロアトランジスタ8に隣接して設けられる。なお、本構造例では、延出部分81a、出力ゲート電極61及びリセットゲート電極71が、その長手方向が平行になるように、並んで配置されている。また、延出部分81aは、出力ゲート電極61及びリセットゲート電極71の間に配置されている。また、延出部分81aの少なくとも一部は、出力ゲート電極61の少なくとも一部と対向する。同様に、延出部分81aの少なくとも一部は、リセットゲート電極71の少なくとも一部と対向する。また例えば、出力ゲート電極61、リセットゲート電極71及び増幅ゲート電極81のそれぞれは、ポリシリコンから成る。また、増幅ゲート電極81は、層間絶縁膜11及び絶縁層103を貫通するコンタクトホール14に充填されて設けられたコンタクト膜13を介して、浮遊拡散領域5と電気的に接続する。また、コンタクト膜13の一部は蓋部131となり、層間絶縁膜11上に広がるように形成される。また例えば、遮光膜12及びコンタクト膜13は、金属から成る。ところで、上述のように、ソースフォロアトランジスタ8の寄生容量として、特に以下の3箇所で発生する寄生容量が問題となる。A:遮光膜12と蓋部131との間B:増幅ゲート電極81の延出部分81aと出力ゲート電極61との間C:増幅ゲート電極81の延出部分81aとリセットゲート電極71との間Aの寄生容量については、上述の特許文献1に記載の方法でも低減することができるが、レイアウトの変更によって容易に低減することができる。具体的に、遮光膜12及び蓋部131は、層間絶縁膜11上に形成されるものであり、レイアウトの制約が緩く変更が容易である。さらに、寄生容量静電容量は、下記式1になるため、遮光膜12と蓋部131との間の距離[電極間の距離]を大きくすることで、Aの寄生容量を低減することができる。[静電容量]=[誘電率]×[電極の面積]÷[電極間の距離]1これに対して、増幅ゲート電極81や出力ゲート電極61、リセットゲート電極71などの各種トランジスタ6~8のゲート電極61,71,81は、例えば基板9の内部の構造例えば、浮遊拡散領域5などに対応した位置に設ける必要があるため、レイアウトの制約が厳しく変更が困難である。そのため、B及びCの寄生容量は、Aの寄生容量と同様にレイアウトの変更によって低減することが困難である。さらに、このようなレイアウトの制約に起因して、延出部分81aと出力ゲート電極61との間の距離や、延出部分81aとリセットゲート電極71との間の距離は、遮光膜12と蓋部131との間の距離よりも短くなる。したがって、上記式1を参照すれば明らかなように、ソースフォロアトランジスタ8の寄生容量においては、[電極間の距離]が小さいB及びCの寄生容量が、支配的になる。即ち、B及びCの寄生容量を低減すれば、ソースフォロアトランジスタ8の寄生容量を、効果的に低減することが可能になる。そこで、本例の固体撮像素子1では、図2に示すように、延出部分81aの少なくとも一部である薄膜部81aAの膜厚を、ソースフォロアトランジスタ8に隣接する出力トランジスタ6やリセットトランジスタ7のゲート電極61,71の膜厚よりも、薄くする。これにより、B及びCの寄生容量を低減する。上記式1中の[電極の面積]とは、[電極の膜厚]×[電極の長さ]であるが、[電極の膜厚]は、[電極の長さ]と比べてレイアウトの制約を受け難く、容易に変更が可能である。以上のように、本例の固体撮像素子1では、ソースフォロアトランジスタ8の寄生容量の中でも支配的である、増幅ゲート電極81の延出部分81aとソースフォロアトランジスタ8に隣接する他のトランジスタ6,7のゲート電極61,71との間の寄生容量を、低減することができる。そのため、ソースフォロアトランジスタ8の寄生容量を効果的に低減して、感度を向上することが可能になる。また、本例の固体撮像素子1では、ソースフォロアトランジスタ8の活性領域82の直上となる本体部分81bの第1膜厚よりも、浮遊拡散領域5の直上となる延出部分81aの薄膜部81aAの第2膜厚の方が薄くなるようにする。これにより、ソースフォロアトランジスタ8の寄生容量を低減するために延出部分81aを薄くした場合に、ソースフォロアトランジスタ8の動作特性が劣化することを、抑制することが可能になる。なお、延出部分81aの薄膜部81aAを除く部分の膜厚は、本体部分81bと同様の第1膜厚としてもよい。この場合、延出部分81aが薄くなり過ぎることに起因する断線例えば、延出部分81aと浮遊拡散領域5とを電気的に接続するためのコンタクト膜13の形成時における断線を抑制する観点から、上記の第2膜厚を10nm以上20nm以下にすると、好ましい。また、本体部分81bを十分な膜厚として、ソースフォロアトランジスタ8の動作特性が劣化することを抑制する観点から、上記の第1膜厚を200nm以上500nm以下にすると、好ましい。また、本例の固体撮像素子1では、延出部分81aにおける出力ゲート電極61と対向する部分の少なくとも一部を、薄膜部81aAにする。同様に、延出部分81aにおけるリセットゲート電極71と対向する部分の少なくとも一部を、薄膜部81aAにする。これにより、B及びCの寄生容量を、さらに効果的に低減することが可能になる。また、本例の固体撮像素子1では、本体部分81bの第1膜厚が、出力ゲート電極61及びリセットゲート電極71の膜厚と等しくなる。詳細については後述するが、このようにすると、増幅ゲート電極81と、ソースフォロアトランジスタ8に隣接する他のトランジスタ6,7のゲート電極61,71と、のそれぞれを成す電極材料を、同時に形成することが可能になる。そのため、固体撮像素子1を、容易に製造することが可能になる。なお、ソースフォロアトランジスタ8に隣接する他のトランジスタとして、出力トランジスタ6及びリセットトランジスタ7を例示したが、これ以外のトランジスタがソースフォロアトランジスタ8に隣接する場合であっても同様である。即ち、延出部分81aの薄膜部81aAの膜厚を、当該トランジスタのゲート電極の膜厚よりも薄くすることで、寄生容量を効果的に低減することが可能である。<ゲート電極の製造方法例>次に、上述したそれぞれのゲート電極61,71,81の製造方法の一例について、図面を参照して説明する。図4及び図5は、図2及び図3に示すゲート電極の製造方法の一例を示す断面図である。また、図6は、図5cが示す断面に対して垂直な断面を示す断面図である。なお、図4及び図5は、図3に示した断面と同じ部分の断面を示すものである。また、図4a、図4b、図4c、図5a、図5b、図5cの順番で、固体撮像素子1の製造の進行を示す。また、図6が示す断面は、図5cが示す断面に対して垂直な断面であり、増幅ゲート電極81の長手方向に沿った断面である。本例の製造方法では、最初に、図4aに示すように、浮遊拡散領域5が形成された基板9の上面に対して、下層酸化膜Da、中層窒化膜Db、上層酸化膜Dcを、この順番に積層する。次に、図4bに示すように、上層酸化膜Dc上の、出力ゲート絶縁膜101及びリセットゲート絶縁膜102を形成する位置に、フォトリソグラフィ技術等を用いてマスクM1を形成する。そして、上方にマスクM1が形成されていない下層酸化膜100a、中層窒化膜100b、上層酸化膜100cをドライエッチングすることで、出力ゲート絶縁膜101及びリセットゲート絶縁膜102を形成する。次に、図4cに示すように、マスクM1を除去する。そして、基板9を酸化することで、絶縁層103を形成する。この絶縁層103の膜厚は、例えば10nm以上50nm以下である。次に、図5aに示すように、出力ゲート絶縁膜101、リセットゲート絶縁膜102及び絶縁層103の上面に、電極材料P出力ゲート電極61、リセットゲート電極71及び増幅ゲート電極81を成す材料、例えばポリシリコンを形成する。次に、図5bに示すように、電極材料P上の、出力ゲート電極61、リセットゲート電極71及び増幅ゲート電極81を形成する位置に、フォトリソグラフィ技術等を用いてマスクM2を形成する。そして、上方にマスクM2が形成されていない電極材料Pを異方性エッチングすることで、出力ゲート電極61と、リセットゲート電極71と、増幅ゲート電極材料81Pと、を形成する。増幅ゲート電極材料81Pは、基板9上の増幅ゲート電極81が形成される位置に形成されているが、その膜厚が、出力ゲート電極61及びリセットゲート電極71の膜厚と等しくなっている。最後に、図5c及び図6に示すように、マスクM2を除去する。そして、少なくとも、出力ゲート電極61を覆う位置と、リセットゲート電極71を覆う位置と、増幅ゲート電極材料81Pの薄膜部81aAを形成する部分以外を覆う位置と、のそれぞれにフォトリソグラフィ技術等を用いてマスクM3を形成する。そして、増幅ゲート電極材料81PのマスクM3が形成されていない部分をドライエッチングすることで、薄膜部81aAを有する増幅ゲート電極81を形成する。なお、図6の断面図には、活性領域82の周囲や浮遊拡散領域5の周囲に設けられる素子分離部15と、活性領域82の直上かつ増幅ゲート電極81の直下に設けられる増幅ゲート絶縁膜16と、を図示している。図5c及び図6の工程の後、マスクM3を除去し、層間絶縁膜11を形成する。そして、層間絶縁膜11にコンタクトホール14を空けてコンタクト膜13を形成するとともに、層間絶縁膜11上に遮光膜12を形成する。これにより、図2及び図3に例示した構造が得られる。本例のようにゲート電極61,71,81を形成すると、増幅ゲート電極81と、ソースフォロアトランジスタ8に隣接する他のトランジスタ6,7のゲート電極61,71と、のそれぞれを成す電極材料Pを、同時に形成することが可能になる。そのため、固体撮像素子1を、容易に製造することが可能になる。なお、図5c及び図6に示す工程において、図6に示すように、ソースフォロアトランジスタ8の活性領域82の直上から所定の大きさだけ広げて所定のマージンを確保してマスクM3を設けると、好ましい。このようにマスクM3を形成すると、位置合わせのばらつきなどに起因して、活性領域82上の増幅ゲート電極81本体部分81bがドライエッチングされることを、抑制することができる。<変形等>本発明の実施形態に係る固体撮像素子として、CCDイメージセンサを例示して説明したが、本発明は、所定の画素回路毎にソースフォロアトランジスタを備えるCMOSイメージセンサにも適用可能である。"