基板と、前記基板の主面に対して直交する第1方向に延在した第1導通部と、前記第1方向に延在し、前記第1方向と直交する第2方向に沿って前記第1導通層と離間して設けられた第2導通部と、前記第1導通部と、前記第2導通部と、のあいだに設けられ、第1不純物濃度による第1導電形の第1半導体領域と、前記第1導通部と、前記第1半導体領域と、のあいだに設けられた第2導電形の第2半導体領域と、を含む半導体部と、前記第1導通部と、前記第2導通部と、のあいだで前記第1方向に延在し、前記第2方向に沿って前記第2半導体領域を貫通する第1電極部と、前記第1電極部と、前記第2導通部と、のあいだで前記第1方向に延在し、前記第1電極部と離間して設けられた第2電極部と、前記第1電極部と、前記半導体部と、のあいだに設けられ、前記第1電極部の境界面の法線方向に第1の厚さを有する第1絶縁部と、前記第2電極部と、前記半導体部と、のあいだに設けられ、前記第2電極部の境界面の法線方向に、前記第1の厚さよりも厚い第2の厚さを有する第2絶縁部と、前記第1電極部と、前記第1導通部と、のあいだに設けられ、前記第1電極部の境界面の法線方向に、前記第1の厚さよりも厚い第3の厚さを有する第3絶縁部と、を備えた半導体装置。基板と、前記基板の主面と直交する第1方向に延在した第1導通部と、前記第1方向に延在し、前記第1方向と直交する第2方向に沿って前記第1導通部と離間して設けられた第2導通部と、前記第1導通部と、前記第2導通部と、のあいだに設けられ、第1不純物濃度による第1導電形の第1半導体領域を含む半導体部と、前記第1導通部と、前記第2導通部と、のあいだで前記第1方向に延在した第1電極部と、前記第1電極部と、前記第2導通部と、のあいだで前記第1方向に延在し、前記第1電極部と離間して設けられた第2電極部と、前記第1電極部と、前記半導体部と、のあいだに設けられ、前記第1電極部の境界面の法線方向に第1の厚さを有する第1絶縁部と、前記第2電極部と、前記半導体部と、のあいだに設けられ、前記第2電極部の境界面の法線方向に、前記第1の厚さよりも厚い第2の厚さを有する第2絶縁部と、を備えた半導体装置。前記第1電極部は、前記第2方向に沿って前記第1導電部の途中から前記半導体部の途中にかけて設けられた請求項2記載の半導体装置。前記第2の厚さは、前記第1導通部から前記第2導通部に向けて漸増する請求項2または3に記載の半導体装置。前記第2の厚さは、前記第1導通部から前記第2導通部に向けて増減を繰り返す請求項2または3に記載の半導体装置。前記第2電極部は、前記第2方向にそれぞれ離間して配置された複数の電極領域を含む請求項2~5のいずれか1つに記載の半導体装置。前記第1絶縁部と、前記第2絶縁部と、は、前記第2方向に離間して設けられ、前記第2絶縁部は、前記複数の電極領域ごとに離間して設けられた請求項6記載の半導体装置。前記第1の厚さのうち、前記第1方向に沿った厚さは、前記第2方向に沿った厚さよりも厚い請求項2~7のいずれか1つに記載の半導体装置。前記第1電極部と、前記第1導通部と、のあいだに設けられ、前記第1電極部の境界面と前記第1導通部の境界面とが対向する方向に、前記第1の厚さよりも厚い第3の厚さを有する第3絶縁部をさらに備えた請求項2~8のいずれか1つに記載の半導体装置。前記半導体部は、前記第1導通部と、前記第1半導体領域と、のあいだに設けられた第2導電形の第2半導体領域を含み、前記第1電極部及び前記第1絶縁部は、前記第2方向に沿って前記2半導体領域を貫通する請求項2~9のいずれか1つに記載の半導体装置。前記第1方向に沿った前記第2電極部の長さは、前記第1方向に沿った前記第1電極部の長さよりも長い請求項10記載の半導体装置。前記第1電極部は、前記第1導通部と導通し、前記第1導通部は、前記半導体部とショットキー接合された請求項2~9のいずれか1つに記載の半導体装置。前記半導体部は、前記半導体部の前記第1導通部側に、前記第1導電形であって前記第1不純物濃度よりも低い不純物濃度の第1濃度領域を含む請求項12記載の半導体装置。前記半導体部は、前記半導体部の前記第1導通部側に、前記第1導電形であって前記第1不純物濃度よりも高い不純物濃度の第2濃度領域を含む請求項12記載の半導体装置。前記半導体部は、前記基板と、前記第1導通部と、のあいだで、前記第1導通部の側に、第2導電形の第3濃度領域を含む請求項12~14のいずれか1つに記載の半導体装置。前記半導体部は、前記基板と、前記第1導通部と、のあいだで、前記第1導通部の側に、前記第1導電形であって前記第1不純物濃度よりも低い不純物濃度の第4濃度領域を含む請求項12~14のいずれか1つに記載の半導体装置。前記第1電極部は、前記第1導通部と、前記半導体部と、の境界面から離間して設けられた請求項12~15のいずれか1つに記載の半導体装置。前記第1絶縁部と、前記第2絶縁部と、は、前記第2方向に離間して設けられた請求項2~17のいずれか1つに記載の半導体装置。前記第1絶縁部は、前記第2絶縁部と離間して設けられ、前記第1方向及び前記第2方向と直交する第3方向に沿った前記第1絶縁部の位置と、前記第3方向に沿った前記第2絶縁部の位置と、が相違する請求項18記載の半導体装置。前記第2方向にみて、前記第1絶縁部の一部は、前記第2絶縁部の一部と重なり合う請求項19記載の半導体装置。本発明の実施形態は、耐圧を向上とともに容量の低減を図ることができる半導体装置を提供する。実施形態に係る半導体装置は、基板と、第1導通部と、第2導通部と、半導体部と、第1電極部と、第2電極部と、第1絶縁部と、第2絶縁部と、を備える。第1導通部は、基板の主面と直交する第1方向に延在して設けられている。第2導通部は、第1方向に延在し、第1方向と直交する第2方向に沿って第1導通部と離間して設けられている。半導体部は、第1導通部と、第2導通部と、のあいだに設けられ、第1不純物濃度による第1導電形の第1半導体領域を含む。第1電極部は、第1導通部と、第2導通部と、のあいだで第1方向に延在して設けられている。第2電極部は、第1電極部と、第2導通部と、のあいだで第1方向に延在し、第1電極部と離間して設けられている。第1絶縁部は、第1電極部と、半導体部と、のあいだに設けられ、第1電極部の境界面の法線方向に第1の厚さを有する。第2絶縁部は、第2電極部と、半導体部と、のあいだに設けられ、第2電極部の境界面の法線方向に、第1の厚さよりも厚い第2の厚さを有する。以下、本発明の実施形態を図に基づき説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。実施形態では、一例として、第1導電形をn形、第2導電形をp形とした具体例を挙げる。また、n、n、n-及びp、p、p-の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、nはnよりもn形の不純物濃度が相対的に高く、n-はnよりもn形の不純物濃度が相対的に低いことを示す。また、pはpよりもp形の不純物濃度が相対的に高く、p-はpよりもp形の不純物濃度が相対的に低いことを示す。また、実施形態では、XYZ座標系を用いた説明を行う。第1の実施形態図1は、第1の実施形態に係る半導体装置の構成を例示する模式的斜視図である。図1では、基板5の主面5aと直交する方向をZ軸方向第1方向、Z軸方向と直交する方向をX軸方向第2方向及びY軸方向第3方向として、半導体装置110の一部破断の模式的斜視図を表している。図1に例示した半導体装置110は、MOSFETである。図1では、説明の便宜上、半導体装置110の一部のみが表されている。半導体装置110は、基板5と、第1導通部10と、第2導通部20と、半導体部30と、第1電極部40と、第2電極部50と、第1絶縁部60と、第2絶縁部70と、を備える。半導体装置110では、基板5として、例えばnの半導体基板が用いられる。半導体基板は、例えばシリコンウェーハである。第1導通部10は、基板5の上においてZ軸方向に延在して設けられている。図1に例示した半導体装置110において、第1導通部10は、nソース部である。nソース部は、MOSFETの例えばソースとして機能する。第2導通部20は、基板5の上においてZ軸方向に延在して設けられる。第2導通部20は、X軸方向に沿って第1導通部10と離間して設けられている。図1に例示した半導体装置110において、第2導通部20は、基板5の主面5aからZ軸方向に立ち上がるnピラー部である。nピラー部は、MOSFETの例えばドレインとして機能する。半導体部30は、第1導通部10と、第2導通部20と、のあいだに設けられる。半導体部30は、Z軸方向に延在する第1導通部10と、第2導通部20と、のあいだに埋め込まれている。半導体部30は、第1不純物濃度によるn形の第1半導体領域31を含んでいる。第1半導体領域31は、n形ドリフト領域である。第1半導体領域31は、第2導通部20及び基板5と接している。半導体部30は、第1半導体領域31と、第1導通部10と、のあいだに、p形の第2半導体領域32を含んでいる。第2半導体領域32は、p形ベース領域である。第2半導体領域32は、第1導通部10及び第1半導体領域31と接している。第1電極部40は、第1導通部10と、第2導通部20と、のあいだでZ軸方向に延在して設けられている。第1電極部40は、MOSFETにおけるゲート電極である。第1電極部40は、第1導通部10からX軸方向に沿って第2半導体領域32を貫通し、第1半導体領域31の途中まで形成されている。第2電極部50は、第1電極部40と、第2導通部20と、のあいだでZ軸方向に延在して設けられている。第2電極部50は、第1電極部40と離間して設けられている。第2電極部50は、例えば、MOSFETのソース電極と同電位である。なお、第2電極部50は、接地電位に固定されていてもよい。実施形態では、第2電極部50を、ソース電極ということにする。第2電極部50は、例えばX軸方向に沿って第1電極部40と離間して設けられる。第2電極部50は、第1電極部40と、第2導通部20と、のあいだの第1半導体領域31内に設けられている。第1絶縁部60は、第1電極部40と、半導体部30と、のあいだに設けられる。第1絶縁部60は、第1電極部40の境界面の法線方向に第1の厚さt1を有する。ここで、第1絶縁部60の厚さとは、第1絶縁部60が設けられる第1電極部40と、半導体部30と、の隙間において、第1電極部40の境界面の法線方向に沿った、第1電極部40の境界面と、半導体部30の境界面と、の距離のことをいう。MOSFETにおいて、第1絶縁部60は、ゲート絶縁膜である。第1絶縁部60は、X軸方向に沿って第2半導体領域32を貫通するように設けられる。したがって、第1の厚さt1は、第1電極部40の境界面の法線方向に沿った、第1電極部40の境界面と、第2半導体領域32の境界面と、の距離になる。第2絶縁部70は、第2電極部50と、半導体部30と、のあいだに設けられる。第2絶縁部70は、第2電極部50の境界面の法線方向に、第1の厚さt1よりも厚い第2の厚さt2を有する。ここで、第2絶縁部70の厚さとは、第2絶縁部70が設けられる第2電極部50と、半導体部30と、の隙間において、第2電極部50の境界面の法線方向に沿った、第2電極部50の境界面と、半導体部30の境界面と、の距離のことをいう。実施形態では、第2絶縁部70のことを、ソース絶縁膜ともいうことにする。半導体装置110は、第1導通部10、第2導通部20、半導体部30、第1電極部40、第2電極部50、第1絶縁部60及び第2絶縁部70を、それぞれ少なくとも一つ備えている。図1に例示した半導体装置110では、一つの第1導通部10nソース部がY軸方向にも延在し、この第1導通部10を中心として、X軸方向の一方側及び他方側に、それぞれ第2導通部20nピラー部が設けられている。また、第1電極部40及び第2電極部50は、第1導通部10を中心として線対称に設けられている。しかも、線対称に設けられた第1電極部40及び第2電極部50の組が、Y軸方向に沿って所定の間隔で複数組設けられている。例えば、半導体装置110では、複数の第1導通部10及び複数の第2導通部20が設けられる。複数の第1導通部10と、複数の第2導通部20とは、X軸方向に、それぞれ1つずつ交互に配置される。そして、図1に表した第1電極部40、第2電極部50、第1絶縁部60及び第2絶縁部70が繰り返し配置される。第2絶縁部70のZ軸方向に沿った深さd2は、第1絶縁部60のZ軸方向に沿った深さd1と同じであってもよい。なお、深さd2は、深さd1よりも深いほうが好ましい。これにより、第2絶縁部70の底部での耐圧低下の改善と、容量の低減を図ることができる。図1では、説明の便宜上、第1電極部40ゲート電極と導通するゲート配線、第1導通部10nソース部及び第2電極部50ソース電極と導通するソース配線及び第2導通部20nピラー部と導通するドレイン配線は省略されている。ゲート配線及びソース配線は、図1に例示した半導体装置110の、Z軸方向上側基板5の主面5aの側に層間絶縁膜を介して形成される。ドレイン配線は、図1に例示した半導体装置110の、Z軸方向下側基板5の主面5aと反対側に設けられる。図1に表した矢印は、電子の流れを例示している。半導体装置110では、第1電極部40ゲート電極に閾値を超える電圧が印加されると、第2半導体領域32p形ベース領域にチャネルが形成され、第1導通部10nソース部と対向する第2導通部20nピラー部に向けて電流が流れる。これにより、低オン抵抗を実現することができる。半導体装置110においては、第1絶縁部60及び第2絶縁部70の少なくとも一方と、基板5と、のあいだの半導体部30であって、第1絶縁部60及び第2絶縁部70の側に、電界緩和領域33を設けても良い。電界緩和領域33には、p形の半導体シリコンによる第5濃度領域P5や、第1半導体領域31よりも比抵抗が高いn-半導体シリコンによる第6濃度領域N6が用いられる。電界緩和領域33を設けることで、第1導通部10の基板5側の端部での電界集中を緩和し、耐圧を向上させることができる。図2は、電界強度分布を例示する模式図である。図2aは、図1に示すZ1部でのZ軸方向にみた模式的平面図である。図2aでは、第1導通部10を中心とした一方側の第1電極部40及び第2電極部50を表している。図2bは、図2aに示すX-X線の位置における電界強度分布を例示している。図2bにおけるPositionの軸はX-X線における位置を表し、Eintの軸は電界強度強度を示している。図2aに表したように、第1電極部40と、第2半導体領域32と、のあいだには、第1の厚さt1を有する第1絶縁部60が設けられている。また、第2電極部50と、第1半導体領域31と、のあいだには、第2の厚さt2を有する第2絶縁部70が設けられている。第2の厚さt2は、第1の厚さt1よりも厚い。このように、第2絶縁部70ソース絶縁膜の第2の厚さt2を、第1絶縁部60ゲート絶縁膜の第1の厚さt1よりも厚くすることで、第1電極部40ゲート電極の第2導通部20側の端部での電界の集中を緩和する、フィールドプレートトレンチ構造以下、単にFP構造という。を実現する。これにより、FP構造を有しない構造に比べて、ゲート容量の低減を図る。このようなFP構造では、第2電極部50ソース電極の第2導通部20nピラー部側で電界を持ち、かつ、第1絶縁部60ゲート絶縁膜及び第2絶縁部70ソース絶縁膜の境界部分でも電界を持つ。これにより、図2bに表したように、電界に2つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。また、第1半導体領域31n形ドリフト領域の第1不純物濃度を低くしても十分な耐圧を得ることができ、オン抵抗の低減を図ることができる。ここで、参考例について説明する。図51は、参考例を示す模式的斜視図である。図51に表したように、参考例に係る半導体装置190では、ゲート電極である第1電極部40が、Z軸方向にみて、第1導通部10から第1半導体領域31の途中まで設けられている。図1に例示した半導体装置110には、第1電極部40に離間して第2電極部50が設けられているが、図51に例示した半導体装置190には、第2電極部50が設けられていない。半導体装置190の第1絶縁部60の厚さは均一である。このため、実質的なFET面積MOSFETにおけるゲート電極とゲート絶縁膜との対向面積の増加に比例して、ゲート容量が増加する。ゲート容量が増加すると、高速スイッチングが必要とされる電源回路等に半導体装置190を用いた場合、スイッチングロスが大きくなる。また、第1絶縁部60の底部での厚さが薄いため、耐圧の低下を招きやすい。これに対し、実施形態に係る半導体装置110では、第2電極部50及び第2絶縁部70によるFP構造が設けられているため、耐圧の向上及びゲート容量の低減を図ることができる。次に、半導体装置110の製造方法について説明する。図3~図8は、半導体装置の製造方法を例示する模式的斜視図である。先ず、図3a~dに表した工程で、基板5、第2導通部20及び半導体部30を形成する。先ず、図3aに表したように、基板5の主面5a上に、半導体部30の第1半導体領域31を例えばエピタキシャル成長させる。基板5は、例えばnシリコンウェーハである。第1半導体領域31は、例えばn形シリコンのエピタキシャル層である。次に、第1半導体領域31の上にマスクパターン81を形成する。マスクパターン81には、例えば酸化シリコンが用いられる。マスクパターン81には、フォトリソグラフィによって、第2導通部20を形成する位置に開口が設けられている。次に、図3bに表したように、開口を設けたマスクパターン81を介して、第1半導体領域31及び基板5をエッチングする。エッチングには、例えばRIEReactiveIonEtchingが用いられる。これにより、第1半導体領域31から基板5の途中に達する深さでトレンチT1が形成される。また、トレンチT1は、Y軸方向に延在して形成される。次に、図3cに表したように、トレンチT1内に第2導通部材料20Aを埋め込む。第2導通部材料20Aには、例えば高不純物濃度のポリシリコンが用いられる。第2導通部材料20Aは、マスクパターン81の上まで形成される。次に、第2導通部材料20A及びマスクパターン81をトレンチT1の開口部が露出するまで除去する。第2導通部材料20A及びマスクパターン81は、例えばCMPChemicalMechanicalPolishingによって除去される。これにより、図3dに表したように、トレンチT1内に第2導通部20が形成される。第2導通部20は、基板5の主面5aからZ軸方向に延在するとともに、Y軸方向にも延在して設けられる。ここで、第2導通部20の別な形成方法を図4に沿って説明する。先ず、図4aに表したように、基板5の主面5a上に、マスクパターン82を形成する。マスクパターン82には、例えば酸化シリコンが用いられる。マスクパターン82は、フォトリソグラフィによって、第2導通部20を形成する位置以外に開口が設けられている。次に、図4bに表したように、マスクパターン82を介して基板5をエッチングする。このエッチングによって除去された部分をワイドトレンチWTということにする。一方、マスクパターン82でマスクされた部分は、基板5からZ軸方向に延在した第2導通部20になる。次に、図4cに表したように、基板5の上に第1半導体材料31Aを例えばエピタキシャル成長させる。第1半導体材料31Aは、例えばn形シリコンである。第1半導体材料31Aは、基板5の上の複数の第2導通部20のあいだ、すなわちワイドトレンチWT内に埋め込まれる。ワイドトレンチWT内に埋め込まれた第1半導体材料31Aは、第1半導体領域31になる。次に、第1半導体材料31Aの一部を除去する。ここでは、第1半導体材料31Aを、第2導通部20の上部が露出するまで除去する。第1半導体材料31Aは、例えばCMPによって除去される。これにより、図4dに表したように、基板5上に第2導通部20及び第1半導体領域31が形成される。第2導通部20は、基板5の主面5aからZ軸方向に延在するとともに、Y軸方向にも延在して設けられる。図3または図4に表したいずれかの工程によって第2導通部20を形成したのちは、図5~図8に表す工程を順に行う。なお、図5~図8では、図4に表した工程で第2導通部20を形成した場合を例示している。先ず、図5aに表したように、第1半導体領域31及び第2導通部20の上にマスクパターン83を形成する。マスクパターン83には、例えば酸化シリコンが用いられる。マスクパターン83には、フォトリソグラフィによって、第2半導体領域32を形成する位置に開口が設けられている。そして、開口を設けたマスクパターン83を介して、第1半導体領域31をエッチングする。エッチングには、例えばRIEReactiveIonEtchingが用いられる。これにより、第1半導体領域31の上面から途中に達する深さでトレンチT3が形成される。また、トレンチT3は、Y軸方向に延在して形成される。次に、図5bに表したように、トレンチT3内に第2半導体材料32Aを埋め込む。第2半導体材料32Aは、例えばエピタキシャル成長によってトレンチT3内を埋め込むように形成される。第2半導体材料32Aは、例えばp形シリコンである。その後、第2半導体材料32A、第1半導体領域31及び第2導通部20の上にマスクパターン84を形成する。マスクパターン84には、例えば酸化シリコンが用いられる。マスクパターン84には、フォトリソグラフィによって、第1導通部10を形成する位置に開口が設けられている。そして、開口を設けたマスクパターン84を介して、第2半導体材料32Aをエッチングする。エッチングには、例えばRIEReactiveIonEtchingが用いられる。これにより、第2半導体材料32Aの上面から途中に達する深さでトレンチT4が形成される。また、トレンチT4は、Y軸方向に延在して形成される。次に、図5cに表したように、トレンチT4内に第1導通部材料10Aを埋め込む。第1導通部材料10Aは、例えばエピタキシャル成長によってトレンチT4内を埋め込むように形成される。第1導通部材料10Aは、例えばn形シリコンである。マスクパターン84をCMPによって除去する。これにより、トレンチT4内に第1導通部10が形成される。また、第1導通部10の外側のトレンチT3内には、第2半導体領域32が形成される。次に、図6に表したように、X軸方向に沿ったトレンチT5第1トレンチを形成する。トレンチT5のZ軸方向に沿った深さは、第1導通部10のZ軸方向に沿った深さよりも浅い。トレンチT5のZ軸方向にみた開口は、第1導通部10及び第2半導体領域32を貫通し、第1半導体領域31の途中まで設けられている。図6に表した例では、第1導通部10を中心としてX軸方向の一方側及び他方側に、それぞれトレンチT5の開口が延びるように形成されている。これにより、一つのトレンチT5から、第1導通部10を中心として線対称に第1電極部40及び第2電極部50の組を形成することができる。トレンチT5のZ軸方向にみた開口のY軸方向に沿った幅には、第1の幅w1と、第2の幅w2と、がある。第2の幅w2は、第1の幅w1よりも広い。第1の幅w1の部分には、第1電極部40が形成される。第2の幅w2の部分には、第2電極部50が形成される。トレンチT5の第1の幅w1及び第2の幅w2によって、第1絶縁部60の第1の厚さt1及び第2絶縁部70の第2の厚さt2を設定することができる。また、トレンチT5のZ軸方向にみた開口の形状を変更することによって、トレンチT5内の構造第1電極部40、第2電極部50、第1絶縁部60及び第2絶縁部70の構造について、様々な変形例に対応することができる。また、電界緩和領域33を設ける場合には、トレンチT5の底部BMに、不純物注入を行い、電界緩和領域33を形成する。例えば、トレンチT5の底部BMに向けて斜めにボロンBをイオン注入し、熱拡散する。Bのイオン注入及び熱拡散によって形成される電界緩和領域33は、p形の半導体による第5濃度領域または半導体部30第1半導体領域31よりも不純物濃度が低いn-形半導体による第6濃度領域N4である。次に、図7に表したように、トレンチT5の内壁に、絶縁膜60Aを形成する。絶縁膜60Aは、例えばシリコンの熱酸化膜である。そして、図8に表したように、トレンチT5内に、第1電極部40と、第2電極部50と、を形成する。第1電極部40及び第2電極部50には、例えばポリシリコンが用いられる。第1電極部40と、第2半導体領域32と、のあいだに設けられた絶縁膜60Aは、第1絶縁部60になる。また、第2電極部50と、第1半導体領域31と、のあいだに設けられた絶縁膜60Aは、第2絶縁部70になる。これにより、半導体装置110が完成する。上記説明した製造方法によれば、トレンチT5のZ軸方向にみた開口の形状を変更することで、様々なFP構造を容易に実現することができる。すなわち、いわゆる平面型のMOS構造においてトレンチによるFP構造を設けようとした場合、トレンチの深さ方向開口から底部に向かう方向の途中の位置にソース絶縁膜を形成するための幅広部分を設ける必要があり、製造は非常に困難である。上記説明した製造方法では、トレンチT5の開口面に、ソース絶縁膜を形成する幅広部分が現れることから、いわゆる平面型のMOS構造では実現しえない複雑なFP構造であっても、容易に製造することができる。実施形態では、上記の製造方法を応用して、半導体装置110における様々なトレンチT5内の構造を実現する。次に、トレンチT5内の構造の変形例について説明する。図9~図17は、トレンチ内構造の変形例について説明する図である。図9~図17の各図において、aは図1に示すZ1部での模式的平面図、bはaに示す線の位置における電界強度分布を例示している。なお、各図において、aでは、第1導通部10を中心とした一方側の第1電極部40及び第2電極部50を表している。したがって、第1導通部10を中心として、第1電極部40及び第2電極部50の組が線対称に設けられる場合には、図中一点鎖線oを中心に、aに示す各部を反転させたものが形成されることになる。以下においては、説明の便宜上、第1導通部10を中心とした一方側の第1電極部40及び第2電極部50の組のみを例示した説明を行う。図9aに表したトレンチ内構造では、Z軸方向にみたトレンチT5の開口が、X軸方向に沿って、第1導通部10の途中から第1半導体領域31の途中にかけて設けられている。すなわち、Z軸方向にみたトレンチT5の開口は、第1導通部10を貫通しない。トレンチT5の開口が第1導通部10を貫通しないため、第1電極部40と、第1導通部10と、のあいだには、第3絶縁部80が設けられている。第3絶縁部80は、第1絶縁部60と一体的に形成されている。図9bに表したように、図9aに例示したトレンチ内構造におけるB-B線では、電界に2つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。このような構造によれば、トレンチT5の開口が第1導通部10を貫通する構造に比べて、第1導通部10と接触する絶縁部の領域を小さくすることができる。これにより、ゲート容量の低減及び第1導通部10の導通領域の拡大を図ることができる。また、ゲート容量の低減及び第1導通部10の導通領域の拡大によって、ソース抵抗の低減による低オン抵抗を達成することができる。図10aに表したトレンチ内構造では、図9aに表した構造と同様に、トレンチT5のZ軸方向にみた開口が、第1導通部10を貫通していない。図10aに表した例では、第3絶縁部80の厚さ第3の厚さt3が、第1絶縁部60の第1の厚さt1よりも厚くなっている。ここで、第3絶縁部80の厚さとは、第3絶縁部80が設けられる第1電極部40と、第1導通部10と、の隙間において、第1電極部40の境界面の法線方向に沿った、第1電極部40の境界面と、第1導通部10の境界面と、の距離のことをいう。図10bに表したように、図10aに例示したトレンチ内構造におけるC-C線では、電界に2つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。このような構造によれば、図9aに表した構造に比べて第3絶縁部80の第3の厚さt3が厚いため、さらにゲート容量の低減を図ることができる。これにより、オン抵抗のさらなる低減を達成することができる。図11aに表したトレンチ内構造では、第1電極部40の第1導通部10側に、第3電極部65が設けられている。第3電極部65は、第2電極部50と同電位である。第3電極部65と、第1導通部10と、のあいだには第4絶縁部90が設けられている。第4絶縁部90の厚さ第4の厚さt4は、第1絶縁部60の第1の厚さt1よりも厚い。第4の厚さt4は、例えば第2絶縁部70の第2の厚さt2とほぼ等しい。ここで、第4絶縁部90の厚さとは、第4絶縁部90が設けられる第1電極部40と、第1導通部10と、の隙間において、第1電極部40の境界面の法線方向に沿った、第1電極部40の境界面と、第1導通部10の境界面と、の距離のことをいう。図11bに表したように、図11aに例示したトレンチ内構造におけるD-D線では、電界に2つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。このような構造によれば、第1導通部10に接する絶縁部第4絶縁部90を厚くすることで、図10aに表した構造に比べてさらにゲート容量の低減を図ることができる。これにより、オン抵抗のさらなる低減を達成することができる。図12aに表したトレンチ内構造では、第2電極部50が、2つの副電極部501及び502に分割されている。副電極部501及び502は、X軸方向に沿って互いに離間して配置されている。副電極部502と、第1半導体領域31と、のあいだに設けられた第2絶縁部70の厚さt22は、副電極部501と、第1半導体領域31と、のあいだに設けられた第2絶縁部70の厚さt21よりも厚い。すなわち、第2絶縁部70の厚さは、第1導通部10から第2導通部20に向けて漸増する。図12bに表したように、図12aに例示したトレンチ内構造におけるE-E線では、電界に3つの山が設けられる。すなわち、電界は、第1電極部40の第2導通部20側の端部、副電極部501の第2導通部20側の端部、及び副電極部502の第2導通部20側の端部で強く表れる。このような構造によれば、電界分布を3つの山に分担させることができ、耐圧向上を図ることができる。また、第1半導体領域31の第1不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗の低減を図ることができる。なお、図12aに表した例では、第2電極部50を2つの副電極部501及び502に分割しているが、さらに多くの副電極部に分割してもよい。図13aに表したトレンチ内構造では、第2電極部50が3つの副電極部501、502及び503に分割されている。副電極部501、502及び503は、X軸方向に沿って互いに離間して配置されている。副電極部501と、第1半導体領域31と、のあいだに設けられた第2絶縁部70の厚さt21、副電極部502と、第1半導体領域31と、のあいだに設けられた第2絶縁部70の厚さt22、及び副電極部503と、第1半導体領域31と、のあいだに設けられた第2絶縁部70の厚さt23は、第1導通部10から第2導通部20に向けて増減を繰り返す。図13aに表した例では、厚さt21よりも厚さt22が薄く、厚さt22よりも厚さt23が厚くなっている。すなわち、第2絶縁部70の厚さは、第1導通部10から第2導通部20に向けて、厚い、薄い、厚い、の順に設けられている。図13bに表したように、図13aに例示したトレンチ内構造におけるF-F線では、電界に4つの山が設けられる。すなわち、電界は、第1電極部40の第2導通部20側の端部、副電極部501の第2導通部20側の端部、副電極部502の第2導通部20側の端部、及び副電極部503の第2導通部20側の端部で強く表れる。このような構造によれば、電界分布を4つ山に分担させることができ、電界の谷を抑制することができる。これによって、さらなる耐圧向上を図ることができる。また、第1半導体領域31の第1不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗のさらなる低減を図ることができる。なお、図13aに表した例では、第2電極部50を3つの副電極部501、502及び503に分割しているが、さらに多くの副電極部に分割してもよい。図14aに表したトレンチ内構造では、図13aに表した第2電極部50を、さらに多くの副電極部に分割した例である。図14aに表した構造では、第2電極部60が、7つの副電極部501~507に分割されている。各副電極部501~507と、第1半導体領域31と、のあいだに設けられた第2絶縁部70の厚さは、増減を交互に繰り返す。図14bに表したように、第2電極部60を分割する数が多くなるほど、電界強度の谷が減少していく。図14bでは、図14aに例示したトレンチ内構造におけるG-G線での電界強度分布を例示している。7つの副電極部501~507が設けられていることで、電界強度分布はフラットに近い状態になる。このような構造によれば、さらなる耐圧向上及びオン抵抗の低減を図ることができるようになる。図15aに表したトレンチ内構造では、第2電極部50のX軸方向に沿って、第2絶縁部70の厚さが増減を繰り返す構造である。この構造では、第2電極部50のY軸方向に沿った幅は、ほぼ一定である。一方、トレンチT5のY軸方向に沿った幅が、X軸方向に沿って広狭を繰り返すように設けられている。このトレンチT5の幅の広狭に合わせて、第2絶縁部70の厚さの増減が繰り返される。図15bに表したように、図15aに例示したトレンチ内構造におけるH-H線では、電界強度分布はフラットに近い状態になる。このような構造によれば、さらなる耐圧向上を図ることができる。また、第1半導体領域31の第1不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗のさらなる低減を図ることができる。図16aに表したトレンチ内構造では、第1電極部40がX軸方向に沿って第1導通部10及び第2半導体領域32を貫通し、第1半導体領域31の途中まで延在している。また、第1電極部40と、第1半導体領域31と、のあいだに設けられた第1絶縁部60の厚さは、第1導通部10から第2導通部20に向けて増減を繰り返す。図16bに表したように、図16aに例示したトレンチ内構造におけるI-I線では、電界強度分布はフラットに近い状態になる。このような構造によれば、さらなる耐圧向上を図ることができる。また、第1半導体領域31の第1不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗のさらなる低減を図ることができる。図17aに表したトレンチ内構造では、第1電極部40のY軸方向に沿った幅w12が、第2電極部50のY軸方向に沿った幅w12よりも広くなっている。この構造では、トレンチT5のY軸方向に沿った幅は、ほぼ一定である。したがって、第1電極部40の幅w11に比べて第2電極部50の幅w12を狭くすることで、第1絶縁部60の厚さよりも、第2絶縁部70の厚さを厚くすることができる。図17bに表したように、図17aに例示したトレンチ内構造におけるJ-J線では、電界に2つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。また、この構造では、第1電極部40の幅w11が、他の構造に比べて広いため、第1電極部40の抵抗ゲート抵抗を低くすることができる。次に、上記説明したトレンチ内構造の製造方法について説明する。図18は、トレンチ内構造の製造方法その1を説明する模式図である。図18a~eは、図1に示したZ1部での模式的平面図を工程順に表している。図18f~jは、それぞれ図18a~eに対応して、図1に示したZ2部での模式的断面図を表している。説明の便宜上、トレンチT5の内部の状態のみを例示する。図18に表した製造方法は、図2a、図9a、図10a及び図11aに表したトレンチ内構造の製造方法の例である。これらのトレンチ内構造の製造方法では、トレンチT5のZ軸方向にみた開口の形状、すなわちマスクパターンの開口形状のみ相違する。したがって、代表として図2aに表したトレンチ内構造を例に説明する。先ず、図18a及び図18fに表したように、トレンチT5を形成する。トレンチT5のZ軸方向にみた開口のY軸方向に沿った幅は、幅w1及びw2になる。幅w2は、幅w1よりも広い。トレンチT5の幅w1の部分から、幅w2の部分にかけては、徐々に幅が広くなる。これにより、トレンチT5の開口形状は、ボトル型になる。次に、図18b及び図18gに表したように、トレンチT5の内壁に絶縁膜60Aを形成する。絶縁膜60Aは、例えばシリコンの熱酸化膜である。次に、図18c及び図19hに表したように、トレンチT5内の絶縁膜60Aの上に第1電極膜40Aを形成する。第1電極膜40Aは、例えば不純物を含んだポリシリコンである。第1電極膜40Aは、絶縁膜60Aの上に堆積される。ここで、第1電極膜40Aは、トレンチT5の幅w1の部分には埋め込まれ、トレンチT5の幅w2の部分には空間R1を残すように形成される。すなわち、トレンチT5の幅の狭い部分幅w1の部分では第1電極膜40Aが埋め込まれ、トレンチT5の幅の広い部分幅w2の部分では第1電極膜40Aが不完全に埋め込まれる。次に、図18d及び図18iに表したように、第1電極膜40Aの一部を酸化する。すなわち、第1電極膜40Aとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第1電極膜40Aの酸化は、空間R1に露出する部分、及び幅w1の部分の上面露出部分から進行していく。この酸化によって、幅w2の部分のに第2絶縁部70が形成される。空間R1に露出する第1電極膜40Aは十分に酸化され、膜厚の厚い第2絶縁部70を形成することができる。一方、幅w1の部分は、上面露出部分から内部の一部まで酸化されるものの、酸化されずに残った部分が第1電極部40になる。第1電極部40と、トレンチT5の内壁と、のあいだにある絶縁膜60Aは、第1絶縁部60になる。第1電極部40は、第1電極膜40Aが酸化されずに残る部分であるため、第1電極部40に接する第1絶縁部60の厚さは、絶縁膜60Aを形成した際の膜厚のまま維持される。すなわち、ゲート絶縁膜の膜厚は正確に設定される。上記の酸化処理によって、空間R1は、空間R1よりもわずかに狭い空間R2になる。これは、幅w2の部分に形成されていた第1電極膜40Aの膜厚が、酸化によって増加するためである。次に、図18e及び図18jに表したように、第2絶縁部70で囲まれた空間R2の中に、第2電極部50を形成する。第2電極部50には、例えばポリシリコンが用いられる。なお、図11aに表した第3電極部65は、第2電極部50と同じ工程で作成される。このような工程によって、トレンチ内構造が完成する。ここで、図18に例示したトレンチ内構造の製造方法その1の他の例を説明する。他の例の工程において、図18a~c及び図18f~hに例示した工程は先に説明した工程と同じである。次に、トレンチT5の幅w2の部分の第1電極膜40Aを通して、リンゲッター工程などにより高濃度不純物として燐Pを第1電極膜40Aポリシリコンに拡散させる。その後、リンガラスを除去した後に、酸素雰囲気で幅w2の部分の第1電極膜40Aポリシリコンを全部酸化する。これにより、幅w1の部分の第1絶縁部60よりも十分に厚い酸化膜第2絶縁部70が形成される。この際、第1絶縁部60は、周囲を第1電極膜40Aポリシリコンで包囲されているため、ゲート酸化膜とソース酸化膜の境界のみポリシリコンは酸化され、第1電極部40に接する第1絶縁部60の厚さは、絶縁膜60Aを形成した際の膜厚のまま維持される。その後、図18e及び図18jに表したように、第2絶縁部70で囲まれた空間R2の中に、第2電極部50を形成する。このような工程によって、トレンチ内構造が完成する。なお、第1電極膜40Aを堆積する際、第1電極膜40Aには不純物を含んでいても、含んでいなくてもよい。図19は、トレンチ内構造の製造方法その2を説明する模式図である。図19a~fは、図1に示したZ1部での模式的平面図を工程順に表している。説明の便宜上、トレンチT5の内部の状態のみを例示する。図19に表した製造方法は、図2a、図9a、図10a及び図11aに表したトレンチ内構造の製造方法の例である。これらのトレンチ内構造の製造方法では、トレンチT5のZ軸方向にみた開口の形状、すなわちマスクパターンの開口形状のみ相違する。したがって、代表として図2aに表したトレンチ内構造を例に説明する。先ず、図19aに表したトレンチT5の形成、図19bに表した絶縁膜60Aの形成、図19cに表した第1電極膜40Aの形成を行う。これらの工程は、図18a~cと同じである。次に、図19dに表したように、トレンチT5の幅w2の部分に設けられていた第1電極膜40Aを除去する。第1電極膜40Aは、例えばCDEChemicalDryEtchingによって除去される。これにより、トレンチT5の幅w2の部分には、空間R11が設けられる。次に、図19eに表したように、第1電極膜40Aの一部を酸化する。すなわち、第1電極膜40Aとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第1電極膜40Aの酸化は、空間R11に露出する部分、及び幅w1の部分の上面露出部分から進行していく。トレンチT5の幅w2の部分に第1電極膜40Aが残っていない場合には、絶縁膜60Aの膜厚が増加する。この酸化によって、幅w2の部分に第2絶縁部70が形成される。一方、幅w1の部分は、上面露出部分から内部の一部まで酸化されるものの、酸化されずに残った部分が第1電極部40になる。第1電極部40と、トレンチT5の内壁と、のあいだにある絶縁膜60Aは、第1絶縁部60になる。上記の酸化処理によって、空間R11は、空間R11よりもわずかに狭い空間R12になる。次に、図19fに表したように、第2絶縁部70で囲まれた空間R2の中に、第2電極部50を形成する。第2電極部50には、例えばポリシリコンが用いられる。なお、図11aに表した第3電極部65は、第2電極部50と同じ工程で作成される。このような工程によって、トレンチ内構造が完成する。図19a~fに表した製造方法では、トレンチT5の幅w2の部分の第1電極膜40AをCDE等で除去してから酸化して第2絶縁部70を形成するため、図18に表した製造方法よりも第2絶縁部70を薄く形成することができる。これにより、トレンチT5のY軸方向に沿った幅を狭くして、トレンチピッチを微細化しやすいメリットを得られる。ここで、図18または図19に例示した製造方法において、図10aに表したトレンチ内構造を形成するには、図5cに表した第1導通部材料10AをトレンチT4へ埋め込む際、第1導通部材料10Aに、不純物として砒素AsやPを添加しておく。これにより、図18bまたは図19bに表した工程で絶縁膜60Aを形成する際、第1導通部材料10Aと接する絶縁膜60Aが増速酸化され、第3絶縁部80を第1絶縁部60よりも厚く形成することができる。例えば、不純物濃度を5×1019atm/cm3にした場合、不純物としてPを用いると、第3絶縁部80を第1絶縁部60よりも数十厚く形成できる。また、同じ不純物濃度で、不純物としてAsを用いた場合、第3絶縁部80を第1絶縁部60よりも約200厚く形成できる。第3絶縁部80を厚くすると、ゲート容量の低減に効果的である。したがって、不純物としてAsを用いることが望ましい。図20は、トレンチ内構造の製造方法その3を説明する模式図である。図20a~iは、図1に示したZ1部での模式的平面図を工程順に表している。説明の便宜上、トレンチT5の内部の状態のみを例示する。図20に表した製造方法は、図12aに表したトレンチ内構造の製造方法の例である。先ず、図20aに表したように、トレンチT5を形成する。トレンチT5のZ軸方向にみた開口のY軸方向に沿った幅は、幅w1、w2及びw3になる。幅の大きさは、w1、w2、w3の順に広くなる。トレンチT5の幅w1の部分から、幅w2の部分にかけては、徐々に幅が広くなる。また、幅w2の部分から、幅w3の部分にかけては、徐々に幅が広くなる。次に、図20bに表したように、トレンチT5の内壁に絶縁膜60Aを形成する。絶縁膜60Aは、例えばシリコンの熱酸化膜である。次に、図20cに表したように、トレンチT5内の絶縁膜60Aの上に第1電極膜40Aを形成する。第1電極膜40Aは、例えば不純物を含んだポリシリコンである。第1電極膜40Aは、絶縁膜60Aの上に堆積される。ここで、第1電極膜40Aは、トレンチT5の幅w1の部分には埋め込まれ、トレンチT5の幅w2の部分及び幅w3の部分には空間R21を残すように形成される。すなわち、トレンチT5の幅の狭い部分幅w1の部分では第1電極膜40Aが埋め込まれ、トレンチT5の幅の広い部分幅w2及びw3の部分では第1電極膜40Aが不完全に埋め込まれる。次に、図20dに表したように、トレンチT5の幅w2の部分及び幅w3の部分に設けられていた第1電極膜40Aを除去する。第1電極膜40Aは、例えばCDEによって除去される。これにより、トレンチT5の幅w2の部分及び幅w3の部分には、空間R22が設けられる。次に、図20eに表したように、第1電極膜40Aの一部を酸化する。すなわち、第1電極膜40Aとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第1電極膜40Aの酸化は、空間R22に露出する部分、及び幅w1の部分の上面露出部分から進行していく。トレンチT5の幅w2の部分及び幅w3の部分に第1電極膜40Aが残っていない場合には、絶縁膜60Aの膜厚が増加する。この酸化によって、幅w2の部分の第1電極膜40Aは、第2絶縁部70になる。一方、幅w1の部分は、上面露出部分から内部の一部まで酸化されるものの、酸化されずに残った部分が第1電極部40になる。第1電極部40と、トレンチT5の内壁と、のあいだにある絶縁膜60Aは、第1絶縁部60になる。上記の酸化処理によって、空間R22は、空間R22よりもわずかに狭い空間R23になる。次に、図20fに表したように、第2絶縁部70で囲まれた空間R2の中に、第2電極膜50Aを形成する。第2電極膜50Aには、例えばポリシリコンが用いられる。第2電極膜50Aは、トレンチT5の幅w2の部分には埋め込まれ、トレンチT5の幅w3の部分には空間R24を残すように形成される。次に、図20gに表したように、トレンチT5の幅w3の部分に設けられていた第2電極膜50Aを除去する。第2電極膜50Aは、例えばCDEによって除去される。これにより、トレンチT5の幅w3の部分には、空間R25が設けられる。次に、図20hに表したように、第2電極膜50Aの一部を酸化する。すなわち、第5電極膜50Aとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第5電極膜50Aの酸化は、空間R25に露出する部分、及び幅w2の部分の上面露出部分から進行していく。トレンチT5の幅w3の部分に第2電極膜50Aが残っていない場合には、絶縁膜60Aを酸化した酸化膜の膜厚が増加する。この酸化によって、幅w3の部分に第2絶縁部70が形成される。一方、幅w2の部分は、上面露出部分から内部の一部まで酸化されるものの、酸化されずに残った部分が第2電極部50の副電極部501になる。上記の酸化処理によって、空間R25は、空間R25よりもわずかに狭い空間R26になる。次に、図20iに表したように、第2絶縁部70で囲まれた空間R26の中に、第2電極部50の副電極部502を形成する。副電極部502には、例えばポリシリコンが用いられる。このような工程によって、トレンチ内構造が完成する。図21は、トレンチ内構造の製造方法その4を説明する模式図である。図21a~fは、図1に示したZ1部での模式的平面図を工程順に表している。説明の便宜上、トレンチT5の内部の状態のみを例示する。図21に表した製造方法は、図13aに表したトレンチ内構造の製造方法の例である。先ず、図21aに表したように、トレンチT5を形成する。トレンチT5のZ軸方向にみた開口のY軸方向に沿った幅は、幅w1、w2、w3及びw4になる。幅の大きさは、w1、w2、w3、w4の順に狭い、広いを繰り返す。トレンチT5の幅w1の部分から、幅w2の部分にかけては、徐々に幅が広くなる。また、幅w2の部分から、幅w3の部分にかけては、徐々に幅が狭くなる。また、幅w3の部分から、幅w4の部分にかけては、徐々に幅が広くなる。次に、図21bに表したように、トレンチT5の内壁に絶縁膜60Aを形成する。絶縁膜60Aは、例えばシリコンの熱酸化膜である。次に、図21cに表したように、トレンチT5内の絶縁膜60Aの上に第1電極膜40Aを形成する。第1電極膜40Aは、例えば不純物を含んだポリシリコンである。第1電極膜40Aは、絶縁膜60Aの上に堆積される。ここで、第1電極膜40Aは、トレンチT5の幅w1の部分及び幅w3の部分には埋め込まれ、トレンチT5の幅w2の部分及び幅w4の部分には空間R31a及びR31bを残すように形成される。すなわち、トレンチT5の幅の狭い部分幅w1及びw3の部分では第1電極膜40Aが埋め込まれ、トレンチT5の幅の広い部分幅w2及びw3の部分では第1電極膜40Aが不完全に埋め込まれる。次に、図21dに表したように、トレンチT5の幅w2の部分及び幅w4の部分に設けられていた第1電極膜40Aを除去する。第1電極膜40Aは、例えばCDEによって除去される。これにより、トレンチT5の幅w2の部分及び幅w4の部分には、空間R32a及び32bが設けられる。次に、図21eに表したように、第1電極膜40Aの一部を酸化する。すなわち、第1電極膜40Aとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第1電極膜40Aの酸化は、空間R32a及びR32bに露出する部分、及び幅w1の部分及び幅w3の部分の上面露出部分から進行していく。トレンチT5の幅w2の部分及び幅w4の部分に第1電極膜40Aが残っていない場合には、絶縁膜60Aの膜厚が増加する。この酸化によって、幅w2、幅3及び幅4の部分の第1電極膜40Aは、第2絶縁部70になる。一方、幅w1の部分は、上面露出部分から内部の一部まで酸化されるものの、酸化されずに残った部分が第1電極部40になる。第1電極部40と、トレンチT5の内壁と、のあいだにある絶縁膜60Aは、第1絶縁部60になる。また、幅w3の部分は、上面露出部分から内部の一部まで酸化されるものの、酸化されずに残った部分が第2電極部50の副電極部502になる。上記の酸化処理によって、空間R32a及びR32bは、空間R32a及びR32bよりもわずかに狭い空間R33a及びR33bになる。次に、図21fに表したように、第2絶縁部70で囲まれた空間R33a及びR33bの中に、第2電極部50の副電極部501及び503を形成する。副電極部501及び503には、例えばポリシリコンが用いられる。このような工程によって、トレンチ内構造が完成する。図22は、トレンチ内構造の製造方法その5を説明する模式図である。図22a~fは、図1に示したZ1部での模式的平面図を工程順に表している。説明の便宜上、トレンチT5の内部の状態のみを例示する。図22に表した製造方法は、図14aに表したトレンチ内構造の製造方法の例である。図22a~fに例示したトレンチ内構造の製造方法は、図21a~fに例示したトレンチ内構造の製造方法に対して、トレンチT5の幅の広狭の繰り返し数が多い。その他の工程については同様である。すなわち、図14aに表したトレンチ内構造の製造方法は、図21aに表したトレンチT5のZ軸方向にみた開口の形状を図22aに例示したトレンチT5のZ軸方向にみた開口の形状に変更すればよい。図22b~fに例示した工程は、図21b~fに例示した工程と同様である。図23は、トレンチ内構造の製造方法その6を説明する模式図である。図23a~eは、図1に示したZ1部での模式的平面図を工程順に表している。説明の便宜上、トレンチT5の内部の状態のみを例示する。図23に表した製造方法は、図15aに表したトレンチ内構造の製造方法の例である。先ず、図23aに表したように、トレンチT5を形成する。トレンチT5のZ軸方向にみた開口の形状は、Y軸方向に沿った幅が幅w1でほぼ一定の部分R4aと、幅の広狭を繰り返す部分R4bとを有する。次に、図23bに表したように、トレンチT5の内壁に絶縁膜60Aを形成する。絶縁膜60Aは、例えばシリコンの熱酸化膜である。次に、図23cに表したように、トレンチT5内の絶縁膜60Aの上に第1電極膜40Aを形成する。第1電極膜40Aは、例えば不純物を含んだポリシリコンである。第1電極膜40Aは、絶縁膜60Aの上に堆積される。ここで、第1電極膜40Aは、トレンチT5の幅w1の部分R4aには埋め込まれ、幅が広狭している部分R4bには空間R41を残すように形成される。すなわち、トレンチT5の幅の狭い部分幅w1の部分R4aでは第1電極膜40Aが埋め込まれ、トレンチT5の幅の広狭が繰り返される部分R4bでは第1電極膜40Aが不完全に埋め込まれる。空間R41は、X軸方向に連通して設けられる。次に、図23dに表したように、第1電極膜40Aの一部を酸化する。すなわち、第1電極膜40Aとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第1電極膜40Aの酸化は、空間R41に露出する部分、及び幅w1の部分R4aの上面露出部分から進行していく。この酸化によって、部分R4bに第2絶縁部70が形成される。一方、部分R4aは、上面露出部分から内部の一部まで酸化されるものの、酸化されずに残った部分が第1電極部40になる。第1電極部40と、トレンチT5の内壁と、のあいだにある絶縁膜60Aは、第1絶縁部60になる。上記の酸化処理によって、空間R41は、空間R41よりもわずかに狭い空間R42になる。次に、図23eに表したように、第2絶縁部70で囲まれた空間R42の中に、第2電極部50を形成する。第2電極部50には、例えばポリシリコンが用いられる。このような工程によって、トレンチ内構造が完成する。図24は、トレンチ内構造の製造方法その7を説明する模式図である。図24a~fは、図1に示したZ1部での模式的平面図を工程順に表している。説明の便宜上、トレンチT5の内部の状態のみを例示する。図24に表した製造方法は、図16aに表したトレンチ内構造の製造方法の例である。先ず、図24aに表したように、トレンチT5を形成する。トレンチT5のZ軸方向にみた開口の形状は、Y軸方向に沿った幅が幅w1でほぼ一定の部分R5aと、幅の広狭を繰り返す部分R5bと、幅w3の部分R5cと、を有する。幅w3は、幅w1よりも広い。部分R5bにおいて、トレンチT5の幅が広い箇所には、凹部P1が設けられる。次に、図24bに表したように、トレンチT5の内壁に絶縁膜60Aを形成する。絶縁膜60Aは、例えばシリコンの熱酸化膜である。凹部P1には、絶縁膜60Aが埋め込まれる。次に、図24cに表したように、トレンチT5内の絶縁膜60Aの上に第1電極膜40Aを形成する。第1電極膜40Aは、例えば不純物を含んだポリシリコンである。第1電極膜40Aは、絶縁膜60Aの上に堆積される。ここで、第1電極膜40Aは、トレンチT5の部分R5a及びR5bには埋め込まれ、トレンチT5の部分R5cには空間R51を残すように形成される。すなわち、トレンチT5の幅の狭い部分幅w1の部分R5a及び幅の広狭を繰り返す部分R5bでは第1電極膜40Aが埋め込まれ、トレンチT5の幅の広い部分幅w3の部分R5cでは第1電極膜40Aが不完全に埋め込まれる。次に、図24dに表したように、トレンチT5の部分R5cに設けられていた第1電極膜40Aを除去する。第1電極膜40Aは、例えばCDEによって除去される。これにより、トレンチT5の部分R5cには、空間R52が設けられる。次に、図24eに表したように、第1電極膜40Aの一部を酸化する。すなわち、第1電極膜40Aとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第1電極膜40Aの酸化は、空間R52に露出する部分、及び部分R5a及びR5bの上面露出部分から進行していく。トレンチT5の部分R5cに第1電極膜40Aが残っていない場合には、絶縁膜60Aの膜厚が増加する。この酸化によって、トレンチT5の部分R5cには、第2絶縁部70が形成される。一方、トレンチT5の部分R5a及びR5bは、上面露出部分から内部の一部まで酸化されるものの、酸化されずに残った部分が第1電極部40になる。第1電極部40と、トレンチT5の内壁と、のあいだにある絶縁膜60Aは、第1絶縁部60になる。上記の酸化処理によって、空間R52は、空間R52よりもわずかに狭い空間R53になる。次に、図24fに表したように、第2絶縁部70で囲まれた空間R53の中に、第2電極部50を形成する。第2電極部50には、例えばポリシリコンが用いられる。このような工程によって、トレンチ内構造が完成する。図25は、トレンチ内構造の製造方法その7を説明する模式図である。図25a~gは、図1に示したZ1部での模式的平面図を工程順に表している。説明の便宜上、トレンチT5の内部の状態のみを例示する。図25に表した製造方法は、図17aに表したトレンチ内構造の製造方法の例である。先ず、図25aに表したように、トレンチT5第3トレンチを形成する。トレンチT5のZ軸方向にみた開口の、Y軸方向に沿った幅は、ほぼ一定である。次に、図25bに表したように、トレンチT5の内壁に絶縁膜70Aを形成する。絶縁膜70Aは、例えばシリコンの熱酸化膜である。トレンチT5内には、絶縁膜70Aが形成されずに残った空間R61が設けられる。空間R61は、X軸方向に沿って延在する。次に、図25cに表したように、トレンチT5内の空間R61に第2電極膜50Aを形成する。第2電極膜50Aは、例えばポリシリコンである。第2電極膜50Aは、空間R61内に埋め込まれる。次に、図25dに表したように、第2電極膜50Aの第2導通部20とは反対側の一部を除去する。第2電極膜50Aは、例えばRIEによるドライエッチングにより選択的にエッチングされる。これにより、トレンチT5内で第2電極膜50Aの一部が除去され、空間R62が設けられる。また、トレンチT5内に残った第2電極膜50Aは、第2電極部50になる。次に、図25eに表したように、トレンチT5内の絶縁膜70Aの一部を除去する。絶縁膜70Aは、例えばウェットエッチングによって除去される。これにより、トレンチT5内に空間R63が形成される。絶縁膜70Aは、第2電極部50の端部が露出するまで除去される。第2電極部50と、トレンチT5の内壁と、のあいだに設けられた絶縁膜70Aは、第2絶縁部70になる。なお、図26eに例示した状態では、第2電極部50の端部が空間R63側に突出しているが、突出していなくてもよい。次に、図25fに表したように、空間R63におけるトレンチT5の内壁に絶縁膜60Aを形成する。絶縁膜60Aは、例えばシリコンの熱酸化膜である。絶縁膜60Aは、トレンチT5の内壁とともに、第2絶縁部70の空間R63側の端面、及び第2電極部50の空間R63側の端面にも形成される。空間R63に露出するトレンチT5の内壁に形成された絶縁膜60Aは、第1絶縁部60になる。ここで、絶縁膜60Aを形成する際、第2電極部50には不純物が含まれているため、第2電極部50の空間R62側の端面での酸化レートが高く、トレンチT5の内壁よりも厚く絶縁膜60Aが形成される。第2電極部50の空間R62側の端面で絶縁膜60Aが厚く設けられると、ゲート容量の低減に有効である。次に、図25gに表したように、トレンチT5内の空間R63に第1電極部40を形成する。第1電極膜40Aは、例えば不純物を含んだポリシリコンである。このような工程によって、トレンチ内構造が完成する。第2の実施形態図26は、第2の実施形態に係る半導体装置の構成を例示する模式的斜視図である。図26では、半導体装置120の一部破断の模式的斜視図を表している。図26に例示した半導体装置120は、ショットキーバリアダイオード以下、単にSBDという。である。図26では、説明の便宜上、半導体装置120の一部のみが表されている。半導体装置120は、基板5と、第1導通部10と、第2導通部20と、半導体部30と、第1電極部40と、第2電極部50と、第1絶縁部60と、第2絶縁部70と、を備える。半導体装置120では、基板5として、例えばnの半導体基板が用いられる。半導体基板は、例えばシリコンウェーハである。第1導通部10は、基板5の上においてZ軸方向に延在して設けられている。図26に例示した半導体装置120において、第1導通部10は、ショットキーバリアメタルである。第1導通部10には、例えばWタングステン-Alアルミニウムの積層膜、W-Niニッケル-Auの積層膜、これらの積層膜のWの代わりに、Moモリブデン、Pt白金、TiWチタンタングステン合金、Vバナジウム、Tiチタン等を用いた積層膜が用いられる。第2導通部20は、基板5の上においてZ軸方向に延在して設けられる。第2導通部20は、X軸方向に沿って第1導通部10と離間して設けられている。図1に例示した半導体装置120において、第2導通部20は、基板5の主面5aからZ軸方向に立ち上がるnピラー部である。nピラー部は、SBDのカソードとして機能する。また、第2導通部20と導通する基板5は、SBDのカソード電極として機能する。半導体部30は、第1導通部10と、第2導通部20と、のあいだに設けられる。半導体部30は、Z軸方向に延在する第1導通部10と、第2導通部20と、のあいだに埋め込まれている。半導体部30は、第1不純物濃度によるn形の第1半導体領域31を含んでいる。第1半導体領域31は、n形ドリフト領域である。第1半導体領域31は、第1導通部10とショットキー接合している。第1電極部40は、第1導通部10と、第2導通部20と、のあいだでZ軸方向に延在して設けられている。第1電極部40は、第1導通部10と導通している。すなわち、ショットキーバリアメタルである第1導通部10と同電位になる。第1電極部40は、第1導通部10からX軸方向に沿って第1半導体領域31の途中まで形成されている。第2電極部50は、第1電極部40と、第2導通部20と、のあいだでZ軸方向に延在して設けられている。第2電極部50は、第1電極部40と離間して設けられている。第2電極部50は、第1電極部40と、第2導通部20と、のあいだの第1半導体領域31内に設けられている。第1絶縁部60は、第1電極部40と、半導体部30と、のあいだに設けられる。第1絶縁部60は、第1電極部40の境界面の法線方向に第1の厚さt1を有する。半導体装置120においては、第1電極部40、第1絶縁部60及び半導体部30によって、MOS構造が構成される。すなわち、半導体装置120は、ショットキーバリア面第1導通部10と半導体部30第1半導体領域31との接触面にMOS構造が設けられたTMBSTrenchMosBarrirShottkyである。第2絶縁部70は、第2電極部50と、半導体部30と、のあいだに設けられる。第2絶縁部70は、第2電極部50の境界面の法線方向に、第1の厚さt1よりも厚い第2の厚さt2を有する。半導体装置120は、第1導通部10、第2導通部20、半導体部30、第1電極部40、第2電極部50、第1絶縁部60及び第2絶縁部70を、それぞれ少なくとも一つ備えている。図26に例示した半導体装置120では、一つの第1導通部10ショットキーバリアメタルがY軸方向にも延在し、この第1導通部10を中心として、X軸方向の一方側及び他方側に、それぞれ第2導通部20nピラー部が設けられている。また、第1電極部40及び第2電極部50は、第1導通部10を中心として線対称に設けられている。しかも、線対称に設けられた第1電極部40及び第2電極部50の組が、Y軸方向に沿って所定の間隔で複数組設けられている。図26に表した矢印は、電子の流れを例示している。半導体装置120において、第1導通部10ショットキーバリアメタルに、第2導通部20に対して高い電圧正電位を与えると、電子は第2導通部20から半導体部30第1半導体領域31を通過して第1導通部10へ流れる。半導体装置120では、ショットキーバリア面の面積を広くすることができ、しかも、第1半導体領域31を不純物濃度を低くすることができ、高い耐圧を得ることができる。また、FP構造を有することで、VF順方向降下電圧の低下を達成することができる。半導体装置120においては、半導体部30の、基板5と、第1導通部10と、のあいだで、第1導通部10の側に、電界緩和領域33を設けても良い。電界緩和領域33には、p形の半導体シリコンによる第3濃度領域P3や、第1半導体領域31よりも比抵抗が高いn-半導体シリコンによる第4濃度領域N4が用いられる。電界緩和領域33を設けることで、第1導通部10の基板5側の端部での電界集中を緩和し、耐圧を向上させることができる。また、電界緩和領域33が設けられた部分でのショットキーバリア面を無くすことができるため、リーク電流の抑制を図ることが可能になる。図27は、電界強度分布を例示する模式図である。図27aは、図26に示すZ1部でのZ軸方向にみた模式的平面図である。図27aでは、第1導通部10を中心とした一方側の第1電極部40及び第2電極部50を表している。図27bは、図27aに示すK-K線の位置における電界強度分布を例示している。図27bにおけるPositionの軸はK-K線における位置を表し、Eintの軸は電界強度強度を示している。図27aに表したように、第1電極部40と、第2半導体領域32と、のあいだには、第1の厚さt1を有する第1絶縁部60が設けられている。また、第2電極部50と、第1半導体領域31と、のあいだには、第2の厚さt2を有する第2絶縁部70が設けられている。第2の厚さt2は、第1の厚さt1よりも厚い。このように、第2絶縁部70の第2の厚さt2を、第1絶縁部60の第1の厚さt1よりも厚くすることで、第1電極部40の第2導通部20側の端部での電界の集中を緩和する、FP構造を実現する。これにより、FP構造を有しない構造に比べて、リーク電流の抑制を図る。すなわち、第1絶縁部60の第1の厚さt1が、第2絶縁部70の第2の厚さt2よりも薄いことで、逆バイアスでの空乏層が延びやすくなる。これによって、リーク電流を抑制することができる。次に、半導体装置120の製造方法について説明する。図28~図30は、半導体装置の製造方法を例示する模式的斜視図である。先ず、図3または図4に表したいずれかの工程によって基板5上に第2導通部20及び半導体部30第1半導体領域31を形成する。次に、図28に表したように、半導体部30第1半導体領域31に第1電極部40、第2電極部50、第1絶縁部60及び第2絶縁部70を形成する。これらの形成方法は、図6~図8に例示した工程を適用する。次に、図29に表したように、半導体部30第1半導体領域31にトレンチT6第2トレンチを形成する。トレンチT6は、対向する第2導通部20の中央部分に、Y軸方向に延在して設けられる。トレンチT6によって、第1電極部40及び第1絶縁部60は、分割される。トレンチT6のZ軸方向に沿った深さは、第1絶縁部60及び第2絶縁部70のZ軸方向に沿った深さよりも深く、半導体部30第1半導体領域31の途中の位置まで設けられる。トレンチT6の底部BMには、半導体部30第1半導体領域31が露出する。次に、トレンチT6の底部BMに、不純物注入を行い、電界緩和領域33を形成する。例えば、トレンチT6の底部BMに向けて斜めにボロンBをイオン注入し、熱拡散する。Bのイオン注入及び熱拡散によって形成される電界緩和領域33は、p形の半導体による第3濃度領域P3または半導体部30第1半導体領域31よりも不純物濃度が低いn-形半導体による第4濃度領域N4である。次に、図30に表したように、トレンチT6内に第1導通部材料部10Aを埋め込む。第1導通部材料10Aは、例えばWの単層、W-Alの積層膜、これらの積層膜のWの代わりに、Mo、Pt、TiW、V、Ti等を用いた積層膜である。また、第1導通部材料10Aとして用いられる積層膜は、シリコンとの合金であるシリサイド層としてもよい。トレンチT6内に埋め込まれた第1導通部分材料10Aは、シンター処理によって半導体部30第1半導体領域31とショットキー接合された第1導通部10になる。これにより、半導体装置120が完成する。次に、半導体装置120の変形例について説明する。図31~図32は、半導体装置の変形例について説明する図である。図31~図32の各図において、aは図26に示すZ1部での模式的平面図、bはaに示す線の位置における電界強度分布を例示している。なお、各図において、aでは、第1導通部10を中心とした一方側の第1電極部40及び第2電極部50を表している。したがって、第1導通部10を中心として、第1電極部40及び第2電極部50の組が線対称に設けられる場合には、図中一点鎖線oを中心に、aに示す各部を反転させたものが形成されることになる。以下においては、説明の便宜上、第1導通部10を中心とした一方側の第1電極部40及び第2電極部50の組のみを例示した説明を行う。図31aに表した変形例に係る半導体装置121では、半導体部30の第1導通部10側に、第1半導体領域31の不純物濃度第1不純物濃度よりも低い不純物濃度の第1濃度領域31aが含まれている。すなわち、第1濃度領域31aは、n-半導体領域である。図31bは、図31aに示すL-L線の位置における電界強度分布を例示している。図31bにおけるPositionの軸はL-L線における位置を表し、Eintの軸は電界強度強度を示している。第1濃度領域31aを形成するには、図29に表した工程において、トレンチT6の側壁SWに、Bをイオン注入し、熱拡散する。これにより、第1半導体領域31よりも不純物濃度の低い第1濃度領域31aが形成される。半導体装置121では、半導体部30のショットキーバリア面に第1濃度領域31aを設けることで、ショットキーバリアロワリング効果でφB仕事関数が低下することを防止することができる。また、ショットキーバリア面で空乏層が伸びやすいことによって、電界集中を緩和して、リーク電流を低減することができる。また、図31に表した別の変形例に係る半導体装置122では、半導体部30の第1導通部10側に、第1半導体領域31の不純物濃度第1不純物濃度よりも高い不純物濃度の第2濃度領域31bが含まれている。すなわち、第2濃度領域31bは、n半導体領域である。第2濃度領域31bを形成するには、図29に表した工程において、トレンチT6の側壁SWに、AsまたはPをイオン注入し、熱拡散する。これにより、第1半導体領域31よりも不純物濃度の高い第2濃度領域31bが形成される。半導体装置122では、ショットキーバリアメタルである第1導通部10に接する半導体部30の領域に第1半導体領域31よりも不純物濃度の高い第2濃度領域31bを形成することで、VFの低減を図ることができる。図32に表した変形例に係る半導体装置123では、第1電極部40が、第1導通部10と半導体部30との境界面からX軸方向に離間して設けられている。この半導体装置123を製造するには、図28に表した工程で、トレンチT5図6参照を形成する際、第1導通部10の形成位置を中心に、X軸方向の一方側と、他方側と、に分けて設けるようにする。図32bは、図32aに示すM-M線の位置における電界強度分布を例示している。図32bにおけるPositionの軸はM-M線における位置を表し、Eintの軸は電界強度強度を示している。半導体装置123では、半導体装置120、121及び122に比べて、第1導通部10と、半導体部30と、の接触面であるショットキーバリア面の面積を広くすることができ、VFの低減を図ることができる。また、半導体装置123では、トレンチT6図29参照を形成する際、エッチングされる対象が半導体部30のみになる。同一材料に対するエッチングになるため、エッチング条件の設定を容易にすることができる。図33は、第2電極部の他の例を説明する模式的斜視図である。なお、図33では、MOSFETの例を示しているが、SBDであっても同様である。図33に表したように、半導体装置130では、第2電極部50のZ軸方向に沿った長さL2が、第1電極部40のZ軸方向に沿った長さL1よりも長い。このような第2電極部50を形成するには、トレンチT5を形成する際のエッチングレートの相違を利用する。すなわち、トレンチT5を形成する際、Y軸方向に沿った幅が狭い部位よりも幅が広い部位の方が等方性イオンエッチングでZ軸方向に沿ったエッチング深さが深くなる。この現象を積極的に利用し、第2電極部50を形成する部分のトレンチT5の深さを、第1電極部40を形成する部分のトレンチT5の深さよりも深くする。これにより、第2電極部50のZ軸方向に沿った長さL2が、第1電極部40のZ軸方向に沿った長さL1よりも長くなる。このような構造により、第2絶縁部70の基板5側の部分が、第1絶縁部60の基板5側の部分を囲むようになる。これによって、トレンチ構造底部での耐圧低下の改善と、容量の低減を図ることができる。図34は、第1絶縁部の他の例を説明する模式的斜視図である。なお、図34では、MOSFETの例を示しているが、SBDであっても同様である。図33に表したように、半導体装置140では、第1絶縁部60の第1の厚さのうち、Z軸方向に沿った厚さt15が、Y軸方向に沿った厚さ第1の厚さt1よりも厚くなっている。このような第1絶縁部60を形成するには、トレンチT5を形成したのち、トレンチT5の底部に露出する半導体部30にAsまたはPをイオン注入する。これにより、トレンチT5の底部では、第1絶縁部60が増速酸化され、Z軸方向に沿った厚さt15が、Y軸方向に沿った厚さ第1の厚さt1よりも厚くなる。このような構造により、ゲート容量低減と、電界が集中しやすいトレンチ底部の耐圧を向上することができる。第3の実施形態図35は、第3の実施形態に係る半導体装置の構成を例示する模式的斜視図である。図35では、半導体装置150の一部破断の模式的斜視図を表している。なお、図35では、MOSFETの例を示しているが、SBDであっても同様である。図35に表したように、半導体装置150では、第1絶縁部60と、第2絶縁部70と、が分離している。すなわち、第1絶縁部60と、第2絶縁部70と、はX軸方向に分離している。このように、第1絶縁部60と、第2絶縁部70と、が分離している構造では、半導体装置150を製造する際、第1絶縁部60及び第1電極部40を形成するためのトレンチT5a第1電極部用トレンチと、第2絶縁部70及び第2電極部50を形成するためのトレンチT5b第2電極部用トレンチと、を別工程で形成することができる。すなわち、トレンチT5a及びT5bを、それぞれ独立した条件で形成することができる。したがって、トレンチT5a及びT5bの幅や深さなど、別々な設計で製造することができる。さらに、トレンチT5a内に形成する第1絶縁部60と、トレンチT5b内に形成する第2絶縁部70と、をそれぞれ独立して形成できるため、第1絶縁部60及び第2絶縁部70を、それぞれ所望の条件で制度良く形成することができるようになる。半導体装置150では、トレンチT5bをトレンチT5aよりも深くすることで、第2絶縁部70のZ軸方向に沿った厚さt25を、より厚く深くすることができる。例えば、厚さt25は、図24に表した第1絶縁部60の厚さt15よりも厚い。このように、薄い第1絶縁部60を、厚い第2絶縁部70で囲む構造によって、電界が集中しやすいトレンチ構造底部での耐圧低下の改善と、容量の低減を図ることができる。図36~図42は、トレンチ内の構造の変形例について説明する図である。図36~図42の各図において、aは図35に示すZ1部での模式的平面図、bはaに示す線の位置における電界強度分布を例示している。なお、各図において、aでは、第1導通部10を中心とした一方側の第1電極部40及び第2電極部50を表している。したがって、第1導通部10を中心として、第1電極部40及び第2電極部50の組が線対称に設けられる場合には、図中一点鎖線oを中心に、aに示す各部を反転させたものが形成されることになる。以下においては、説明の便宜上、第1導通部10を中心とした一方側の第1電極部40及び第2電極部50の組のみを例示した説明を行う。図36aに表したトレンチ内構造では、Z軸方向にみて、トレンチT5a内に形成された第1絶縁部60と、トレンチT5b内に形成された第2絶縁部70と、が、X軸方向に分離している。また、Z軸方向にみたトレンチT5bのY軸に沿った幅w12は、Z軸方向にみたトレンチT5aのY軸に沿った幅w11よりも広い。図36bに表したように、図36aに例示したトレンチ内構造におけるN-N線では、電界に2つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。また、幅w11が、幅w12よりも狭いことで、第1電極部40の、第2電極部50側の端部での電界強度を低くすることができ、より耐圧を向上することができる。図37aに表したトレンチ内構造では、Z軸方向にみて、トレンチT5a内に形成された第1絶縁部60と、トレンチT5b内に形成された第2絶縁部70と、が、X軸方向に分離している。また、Z軸方向にみたトレンチT5bのY軸に沿った幅w12は、Z軸方向にみたトレンチT5aのY軸に沿った幅w11とほぼ等しい。図37bに表したように、図37aに例示したトレンチ内構造におけるP-P線では、電界に2つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。なお、図37aに表したトレンチ内構造では、Z軸方向にみたトレンチT5aの開口が第1導通部10を貫通しているが、第1導通部10の途中から第1半導体領域31の途中にかけて設けられていてもよい。図38aに表したトレンチ内構造は、Z軸方向にみたトレンチT5aの開口が、X軸方向に沿って、第1導通部10の途中から第1半導体領域31の途中にかけて設けられている。すなわち、Z軸方向にみたトレンチT5の開口は、第1導通部10を貫通しない。また、Z軸方向にみて、トレンチT5a内に形成された第1絶縁部60と、トレンチT5b内に形成された第2絶縁部70と、が、X軸方向に分離している。第1電極部40と、第1導通部10と、のあいだには、第3絶縁部80が設けられている。第3絶縁部80は、第1絶縁部60と一体的に形成されている。図38bに表したように、図38aに例示したトレンチ内構造におけるQ-Q線では、電界に2つの山が設けられ、これらの山の大きさがバランスすることによって、耐圧を向上させることができる。図39aに表したトレンチ内構造は、Z軸方向にみて、トレンチT5bが複数に分割された構造である。この例では、トレンチT5bが2つのトレンチT5b1及びT5b2に分割されている。2つのトレンチT5b1及びT5b2は、X軸方向に離間している。トレンチT5b1内には、第2絶縁部70の第1部分701及び第2電極部50の副電極部501が設けられている。トレンチT5b2内には、第2絶縁部70の第2部分702及び第2電極部50の副電極部502が設けられている。第1部分701と、第2部分702と、は離間している。第1部分701の厚さt31は、第1絶縁部60の厚さt1よりも厚い。第2部分702の厚さt32は、第1部分701の厚さt31よりも厚い。図39bに表したように、図39aに例示したトレンチ内構造におけるR-R線では、電界に3つの山が設けられる。電界分布を3つの山に分担させることができるため、耐圧向上を図ることができる。また、第1半導体領域31の第1不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗の低減を図ることができる。なお、図39aに表した例では、トレンチT5bを2つに分割しているが、さらに多くのトレンチに分割してもよい。なお、図39aに表したトレンチ内構造では、Z軸方向にみたトレンチT5aの開口が第1導通部10の途中から第1半導体領域31の途中にかけて設けられているが、第1導通部10を貫通して設けられていてもよい。図40aに表したトレンチ内構造は、トレンチT5bが3つのトレンチT5b1、T5b2及びT5b3に分割されている。トレンチT5b1内には、第2絶縁部70の第1部分701及び第2電極部50の副電極部501が設けられている。トレンチT5b2内には、第2絶縁部70の第2部分702及び第2電極部50の副電極部502が設けられている。トレンチT5b3内には、第2絶縁部70の第3部分703及び第2電極部50の副電極部503が設けられている。第1部分701、第2部分702及び第3部分703は、それぞれ離間している。第1部分701の厚さt41は、第1絶縁部60の厚さt1よりも厚い。第2部分702の厚さt42は、第1部分701の厚さt41よりも薄い。第3部分703の厚さt43は、第2部分702の厚さt42よりも厚い。すなわち、第2絶縁部70の厚さは、X軸に沿って、厚い、薄い、を交互に繰り返す。図40bに表したように、図40aに例示したトレンチ内構造におけるS-S線では、電界に4つの山が設けられる。電界分布を4つの山に分担させることができるため、耐圧向上を図ることができる。また、第1半導体領域31の第1不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗の低減を図ることができる。図41aに表したトレンチ内構造は、図40aに表したトレンチ内構造と同様に、トレンチT5bが3つのトレンチT5b1、T5b2及びT5b3に分割されている。図41aに例示した構造では、トレンチT5b1及びT5b3のY軸方向に沿った幅w21が、トレンチT5aのY軸方向に沿った幅w11と、ほぼ等しくなっている。また、トレンチT5b2のY軸方向に沿った幅w22は、トレンチT5aの幅w11よりも狭くなっている。ここで、第1部分701の厚さt41、第2部分702の厚さt42及び第3部分703の厚さt43は、図39に表したトレンチ内構造と同様に、X軸に沿って、厚い、薄い、を交互に繰り返す。図41bに表したように、図41aに例示したトレンチ内構造におけるT-T線では、電界に4つの山が設けられる。電界分布を4つの山に分担させることができるため、耐圧向上を図ることができる。また、第1半導体領域31の第1不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗の低減を図ることができる。図42aに表したトレンチ内構造は、図41aに表したトレンチ内構造と同様に、トレンチT5bが3つのトレンチT5b1、T5b2及びT5b3に分割されている。図42aに例示した構造では、トレンチT5b1、T5b2及びT5b3のY軸方向に沿った幅w31、w32及びw33がほぼ等しく、トレンチT5aのY軸方向に沿った幅w11よりも狭くなっている。ここで、第1部分701の厚さt51、第2部分702の厚さt52及び第3部分703の厚さt53は、図39に表したトレンチ内構造と同様に、X軸に沿って、厚い、薄い、を交互に繰り返す。図42bに表したように、図42aに例示したトレンチ内構造におけるU-U線では、電界に4つの山が設けられる。電界分布を4つの山に分担させることができるため、耐圧向上を図ることができる。また、第1半導体領域31の第1不純物濃度を高くしても十分な耐圧を得ることができ、オン抵抗の低減を図ることができる。図39~図42に表したトレンチ内構造では、トレンチT5a及びトレンチT5bトレンチT5b1、T5b2及びT5b3を形成する際、Z軸方向にみた開口の幅によって、トレンチ深さを設定することができる。すなわち、トレンチの形成において、等方性イオンエッチングを行うと、トレンチの開口の幅に応じたトレンチ深さを設定することができる。また、個々のトレンチトレンチT5b1、T5b2及びT5b3を別々に形成すれば、トレンチの開口の幅によれず、個々の深さを設定することができる。これにより、トレンチの設計自由度が高まる。図40~図42に表したトレンチ内構造では、Z軸方向にみたトレンチT5aの開口が第1導通部10を貫通しているが、第1導通部10の途中から第1半導体領域31の途中にかけて設けられていてもよい。図43は、分割されたトレンチを有するトレンチ内構造の製造方法その1を説明する模式図である。図43a~fは、図35に示したZ1部での模式的平面図を工程順に表している。説明の便宜上、トレンチT5a及びT5bT5b1~T5b3の内部の状態のみを例示する。図43に表した製造方法は、一例として図40aに表したトレンチ内構造の製造方法を表している。先ず、図43aに表したように、トレンチT5a及びT5bT5b1~T5b3を形成する。各トレンチT5a及びT5bT5b1~T5b3は、それぞれ独立した開口を有する。トレンチT5a及びT5bT5b1~T5b3のZ軸方向にみた開口のY軸方向に沿った幅wa1、wb1、wb2及びwb3は、それぞれ、図40a、図41a及び図42aに表した最終的な形態に対応して設定される。各トレンチT5a及びT5bT5b1~T5b3は、それぞれ別工程で形成してもよいし、同じ工程で形成してもよい。別工程で形成する場合には、トレンチの幅及び深さを各々独立して設定することができる。同じ工程で形成する場合には、トレンチの幅によってエッチング深さを設定することができる。次に、図43bに表したように、トレンチT5a及びT5bT5b1~T5b3の内壁に絶縁膜60Aを形成する。絶縁膜60Aは、例えばシリコンの熱酸化膜である。次に、図43cに表したように、トレンチT5a及びT5bT5b1~T5b3内の絶縁膜60Aの上に第1電極膜40Aを形成する。第1電極膜40Aは、例えば不純物を含んだポリシリコンである。第1電極膜40Aは、絶縁膜60Aの上に堆積される。第1電極膜40Aは、幅の狭いトレンチ例えば、トレンチT5a及びT5b2には埋め込まれ、幅の広いトレンチ例えば、トレンチT5b1及びT5b3には空間を残すように形成される。次に、図43dに表したように、トレンチT5b1及びT5b3に設けられていた第1電極膜40Aを除去する。次に、図43eに表したように、第1電極膜40Aの一部を酸化する。すなわち、第1電極膜40Aとして、例えばポリシリコンを用いた場合、酸素雰囲気中で酸化処理を行い、一部を酸化シリコン膜にする。第1電極膜40Aの酸化は、トレンチT5b1及びT5b3の空間に露出する部分、及びトレンチT5a及びT5b3の上面露出部分から進行していく。トレンチT5b1及びT5b3では、絶縁膜60Aの膜厚が増加する。この酸化によって、トレンチT5b1~T5b3の第1電極膜40Aは、第2絶縁部70の第1部分701、第2部分702及び第3部分703になる。一方、トレンチT5aでは、上面露出部分から内部の一部まで酸化されるものの、酸化されずに残った部分が第1電極部40になる。第1電極部40と、トレンチT5aの内壁と、のあいだにある絶縁膜60Aは、第1絶縁部60になる。また、トレンチT5b2では、上面露出部分から内部の一部まで酸化されるものの、酸化されずに残った部分が第2電極部50の副電極部502になる。次に、図43fに表したように、トレンチT5b1及びT5b3内の第2絶縁部70で囲まれた空間に、第2電極部50の副電極部501及び503を形成する。副電極部501及び503には、例えばポリシリコンが用いられる。このような工程によって、トレンチ内構造が完成する。図44は、分割されたトレンチを有するトレンチ内構造の製造方法その2を説明する模式図である。図44a~fは、図35に示したZ1部での模式的平面図を工程順に表している。説明の便宜上、トレンチT5a及びT5bT5b1~T5b3の内部の状態のみを例示する。図44に表した製造方法は、一例として図40aに表したトレンチ内構造の製造方法を表している。先ず、図44aに表したように、トレンチT5a及びT5b2を形成する。トレンチT5a及びT5b2のZ軸方向にみた開口のY軸方向に沿った幅wa1及びwb2は、ほぼ同じである。したがって、これらのトレンチT5a及びT5b2を同じ工程で形成することで、同じ深さのトレンチT5a及びT5b2を同一工程で形成することができる。次に、図44bに表したように、トレンチT5a及びT5b2の内壁に絶縁膜60Aを形成する。絶縁膜60Aは、例えばシリコンの熱酸化膜である。次に、図44cに表したように、トレンチT5a及びT5b2に第1電極膜40Aを埋め込む。第1電極膜40Aは、例えば不純物を含んだポリシリコンである。第1電極膜40Aは、絶縁膜60Aの上に堆積される。次に、図44dに表したように、トレンチT5b1及びT5b3を形成する。トレンチT5b1及びT5b3のZ軸方向にみた開口のY軸方向に沿った幅wb1及びwb3は、ほぼ同じである。したがって、これらのトレンチT5b1及びT5b3を同じ工程で形成することで、同じ深さのトレンチT5b1及びT5b3を同一工程で形成することができる。なお、トレンチT5b1及びT5b3を形成する際には、トレンチT5a及びT5b2をマスクしておく。次に、図44eに表したように、トレンチT5b1及びT5b3の内壁に絶縁膜70Aを形成する。絶縁膜70Aは、例えば、酸素雰囲気中で酸化処理した熱酸化膜である。この酸化によってトレンチT5b1及びT5b3内に形成された絶縁膜70Aは、第2絶縁部70の第1部分701及び第3部分703になる。トレンチT5b2では、上面露出部分から内部の一部まで酸化されるものの、酸化されずに残った部分が第2電極部50の副電極部502になる。また、トレンチT5b2の内壁と、副電極部502と、のあいだにある絶縁膜60Aは、第2絶縁膜70の第2部分702になる。一方、トレンチT5aでは、上面露出部分から内部の一部まで酸化されるものの、酸化されずに残った部分が第1電極部40になる。第1電極部40と、トレンチT5aの内壁と、のあいだにある絶縁膜60Aは、第1絶縁部60になる。次に、図44fに表したように、トレンチT5b1及びT5b3内の第2絶縁部70で囲まれた空間に、第2電極部50の副電極部501及び503を形成する。副電極部501及び503には、例えばポリシリコンが用いられる。このような工程によって、トレンチ内構造が完成する。なお、図43及び図44で説明した製造方法は、図41a及び図42aに表したトレンチ内構造であっても同様に適用することができる。第4の実施形態図45は、第4の実施形態に係る半導体装置の構成を例示する模式的斜視図である。図45では、半導体装置160の一部破断の模式的斜視図を表している。図46は、第4の実施形態に係る半導体装置の構成を説明する模式的平面図である。図46では、図45に例示した半導体装置160の平面の一部を表している。なお、図45及び図46では、MOSFETの例を示しているが、SBDであっても同様である。図45に表したように、半導体装置160では、第1絶縁部60と、第2絶縁部70と、が分離している。すなわち、第1絶縁部60は、第2絶縁部70と、X軸方向に離間している。さらに、第1電極部40と、第2電極部50と、は、Y軸方向に沿った位置がずれて配置されている。第2電極部50のY軸方向に沿った位置は、Y軸方向に隣り合う2つの第1電極部40のあいだである。すなわち、複数の第1電極部40と、複数の第2電極部50と、はY軸方向に沿って互い半ピッチずれて配置されている。図46に表した矢印は、電子の流れる方向を例示している。半導体装置160では、第1電極部40に閾値を超える電圧が印加されると、第2半導体領域32にチャネルが形成され、第1導通部10と対向する第2導通部20に向けて電流が流れる。この際、第1電極部40と、第2導通部20と、のあいだに第2電極部50及び第2絶縁部70が配置されていないことから、第1電極部40の端部側に回り込んだ電子は、第2電極部50及び第2絶縁部70に遮られることなく第2導通部20へ流れる。これにより、オン抵抗の低減を図ることができる。図47~図49は、第4の実施形態に係る半導体装置の他の構造を例示する模式的平面図である。図47~図49では、図45に例示した半導体装置160の平面の一部を表している。なお、図47~図49では、MOSFETの例を示しているが、SBDであっても同様である。図47に表した構造では、Y軸方向に沿った第1電極部400のピッチPT1は、Y軸方向に沿った第2電極部50のピッチPT2よりも狭い。例えば、第2電極部50に対向して第1電極部401が設けられている。複数の第1電極部401のあいだに第1電極部402が設けられている。例えば、ピッチPT1は、ピッチPT2の半分である。このように、Y軸方向に沿った同じ範囲で、第1電極部40の数が、第2電極部50の数よりも多くなるため、第1電極部40の数と、第2電極部50の数と、が同じ場合に比べて、チャネル抵抗を低減でき、オン抵抗を下げることができるようになる。図48に表した構造では、X軸方向にみて、トレンチT5aの一部と、トレンチT5bの一部と、が重なっている。Y軸方向に沿って隣り合う2つのトレンチT5aのあいだに配置されるトレンチT5bは、X軸方向にみて、前記2つのトレンチT5aと、それぞれ重なる部分を有する。これにより、X軸方向にみて、第1絶縁部40の一部と、第2絶縁部70の一部と、が重なり合う。前記2つのトレンチT5aのうちの一方のトレンチT5aと、トレンチT5bと、が、X軸方向にみて重なる部分の、Y軸方向に沿った幅は、幅LP1である。前記2つのトレンチT5aのうち他方のトレンチT5aと、トレンチT5bと、がX軸方向にみて重なる部分の、Y軸方向に沿った幅は、幅LP2である。例えば、幅LP1は、幅LP2と、同じである。幅LP1は、幅LP2よりも長くても、短くてもよい。このような構造により、第1電極部40の、第2電極部50側の端部での電界が緩和され、耐圧を向上することができる。図49に表した構造では、隣り合う2つのトレンチT5aの間と、隣り合う2つのトレンチT5bの間と、が、X軸方向にみて、重なり合う部分を有している。図49に表した例では、隣り合う2つのトレンチT5aの間が、一つおきに、隣り合う2つのトレンチT5bの間と、X軸方向にみて重なり合う。隣り合う2つのトレンチT5aの間と、隣り合う2つのトレンチT5bの間と、が、X軸方向にみて重なり合うと、第1導通部10から第2導通部20へ向かう電流の流れがスムーズになる。これにより、オン抵抗を下げることができるようになる。なお、図45~図49に表した半導体装置160において、第1電極部40及び第1絶縁部60を形成するためのトレンチT5aや、第2電極部50及び第2絶縁部70を形成するためのトレンチT5bの構造は、図45~図49に表した態様のほか、先に説明した各種の態様を適用してもよい。以上説明したように、実施形態に係る半導体装置及びその製造方法によれば、耐圧を向上することができる半導体装置を提供することができる。なお、上記に本実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。例えば、前述の各実施の形態および各変形例においては、第1導電形をn形、第2導電形をp形として説明したが、本発明は第1導電形をp形、第2導電形をn形としても実施可能である。また、半導体装置120、121、122、123、130、140、150及び160において、半導体装置110と同様な電界緩和領域33を設けても良い。これにより、第1絶縁部60及び第2絶縁部70の基板5側での電界集中を緩和し、耐圧を向上させることができる。また、電界緩和領域33は、図1に表したものに限定されない。図50は、他の電界緩和領域を例示する模式的斜視図である。図50に表したように、電界緩和領域33aの領域は、図1に例示した領域よりも大きく形成してもよい。図50に表した電界緩和領域33aは、半導体部30であって、第1絶縁部60及び第2絶縁部70の側から、第2半導体領域32の端部を覆うように形成されている。これにより、第2半導体領域32の端部における耐圧をさらに向上させることができる。電界緩和領域33aは、他の実施形態に係るMOSFET構造に適用してもよい。さらにまた、前述の各実施の形態および各変形例においては、半導体としてSiシリコンを用いたMOSFET及びSBDを説明したが、半導体としては、例えばSiCシリコンカーバイト若しくはGaN窒化ガリウム等の化合物半導体、またはダイアモンド等のワイドバンドギャップ半導体を用いることもできる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。実施形態は、以下の態様を含む。付記1基板と、前記基板の主面と直交する第1方向に延在した第1導通部と、前記第1方向に延在し、前記第1方向と直交する第2方向に沿って前記第1導通部と離間して設けられた第2導通部と、前記第1導通部と、前記第2導通部と、のあいだに設けられ、第1不純物濃度による第1導電形の第1半導体領域を含む半導体部と、前記第1導通部と、前記第2導通部と、のあいだで前記第1方向に延在した第1電極部と、前記第1電極部と、前記第2導通部と、のあいだで前記第1方向に延在し、前記第1電極部と離間して設けられた第2電極部と、前記第1電極部と、前記半導体部と、のあいだに設けられ、前記第1電極部の境界面の法線方向に第1の厚さを有する第1絶縁部と、前記第2電極部と、前記半導体部と、のあいだに設けられ、前記第2電極部の境界面の法線方向に、前記第1の厚さよりも厚い第2の厚さを有する第2絶縁部と、を備えた半導体装置。付記2前記第1電極部は、前記第2方向に沿って前記第1導電部の途中から前記半導体部の途中にかけて設けられた付記1記載の半導体装置。付記3前記第2の厚さは、前記第1導通部から前記第2導通部に向けて漸増する付記1または付記2に記載の半導体装置。付記4前記第2の厚さは、前記第1導通部から前記第2導通部に向けて増減を繰り返す付記1または付記2に記載の半導体装置。付記5前記第2電極部は、前記第2方向にそれぞれ離間して配置された複数の電極領域を含む付記1~付記4のいずれか1つに記載の半導体装置。付記6前記第1絶縁部と、前記第2絶縁部と、は、前記第2方向に離間して設けられ、前記第2絶縁部は、前記複数の電極領域ごとに離間して設けられた付記5記載の半導体装置。付記7前記第1の厚さのうち、前記第1方向に沿った厚さは、前記第2方向に沿った厚さよりも厚い付記1~付記6のいずれか1つに記載の半導体装置。付記8前記第1電極部と、前記第1導通部と、のあいだに設けられ、前記第1電極部の境界面と前記第1導通部の境界面とが対向する方向に、前記第1の厚さよりも厚い第3の厚さを有する第3絶縁部をさらに備えた付記1~付記7のいずれか1つに記載の半導体装置。付記9前記半導体部は、前記第1導通部と、前記第1半導体領域と、のあいだに設けられた第2導電形の第2半導体領域を含み、前記第1電極部及び前記第1絶縁部は、前記第2方向に沿って前記2半導体領域を貫通する付記1~付記8のいずれか1つに記載の半導体装置。付記10前記第1方向に沿った前記第2電極部の長さは、前記第1方向に沿った前記第1電極部の長さよりも長い付記9記載の半導体装置。付記11前記第1電極部は、前記第1導通部と導通し、前記第1導通部は、前記半導体部とショットキー接合された付記1~付記8のいずれか1つに記載の半導体装置。付記12前記半導体部は、前記半導体部の前記第1導通部側に、前記第1導電形であって前記第1不純物濃度よりも低い不純物濃度の第1濃度領域を含む付記11記載の半導体装置。付記13前記半導体部は、前記半導体部の前記第1導通部側に、前記第1導電形であって前記第1不純物濃度よりも高い不純物濃度の第2濃度領域を含む付記11記載の半導体装置。付記14前記半導体部は、前記基板と、前記第1導通部と、のあいだで、前記第1導通部の側に、第2導電形の第3濃度領域を含む付記11~付記13のいずれか1つに記載の半導体装置。付記15前記半導体部は、前記基板と、前記第1導通部と、のあいだで、前記第1導通部の側に、前記第1導電形であって前記第1不純物濃度よりも低い不純物濃度の第4濃度領域を含む付記11~付記13のいずれか1つに記載の半導体装置。付記16前記第1電極部は、前記第1導通部と、前記半導体部と、の境界面から離間して設けられた付記11~付記14のいずれか1つに記載の半導体装置。付記17前記第1絶縁部と、前記第2絶縁部と、は、前記第2方向に離間して設けられた付記1~付記16のいずれか1つに記載の半導体装置。付記18前記第1絶縁部は、前記第2絶縁部と離間して設けられ、前記第1方向及び前記第2方向と直交する第3方向に沿った前記第1絶縁部の位置と、前記第3方向に沿った前記第2絶縁部の位置と、が相違する付記17記載の半導体装置。付記19前記第2方向にみて、前記第1絶縁部の一部は、前記第2絶縁部の一部と重なり合う付記18記載の半導体装置。付記20複数の前記第1電極部が前記第3方向に第1のピッチで設けられ、複数の前記第2電極部が前記第3方向に前記第1のピッチよりも広い第2のピッチで設けられた付記17記載の半導体装置。付記21前記第1方向に沿った前記第2絶縁部の長さは、前記第1方向に沿った前記第1絶縁部の長さよりも長い付記1~付記20のいずれか1つに記載の半導体装置。付記22前記半導体部は、前記基板と、前記第1導通部と、のあいだで、前記第1絶縁部及び前記第2絶縁部の少なくとも一方の側に、第2導電形の第5濃度領域を含む付記1~付記21のいずれか1つに記載の半導体装置。付記23前記半導体部は、前記基板と、前記第1導通部と、のあいだで、前記第1絶縁部及び前記第2絶縁部の少なくとも一方の側に、第1導電形であって前記第1不純物濃度よりも低い不純物濃度の第6濃度領域を含む付記1~付記21のいずれか1つに記載の半導体装置。付記24基板と、前記基板の主面と直交する第1方向に延在した第1導通部と、前記第1方向に延在し、前記第1方向と直交する第2方向に沿って前記第1導通部と離間して設けられた第2導通部と、前記第1導通部と、前記第2導通部と、のあいだに設けられ、第1不純物濃度による第1導電形の第1半導体領域を含む半導体部と、前記第1導通部と、前記第2導通部と、のあいだで前記第1方向に延在した第1電極部と、前記第1電極部と、前記第2導通部と、のあいだで前記第1方向に延在し、前記第1電極部と離間して設けられた第2電極部と、前記第1電極部と、前記半導体部と、のあいだに設けられ、前記第1電極部の境界面の法線方向に第1の厚さを有する第1絶縁部と、前記第2電極部と、前記半導体部と、のあいだに設けられ、前記第2電極部の境界面の法線方向に、前記第1の厚さよりも厚い第2の厚さを有する第2絶縁部と、を含む半導体装置の製造方法であって、前記第1電極部及び前記第2電極部を形成するにあたり、前記半導体部の一部を前記第1方向に除去して、前記第1方向及び前記第2方向と直交する第3方向に第1の開口幅と、前記第3方向に前記第1の開口幅よりも広い第2の開口幅と、を有する第1トレンチを形成する工程と、前記第1トレンチの内壁に第1絶縁膜を形成する工程と、前記第1絶縁膜の膜面上に第1電極膜を形成して、前記第1の開口幅の部分には前記第1電極膜を埋め込み、前記第2の開口幅の部分には前記第1電極膜が埋め込まれない空間を形成する工程と、前記第1電極膜の一部を酸化することで、前記第2絶縁部を形成するとともに、前記第1絶縁部及び前記第1電極部を形成する工程と、前記空間内に第2電極膜を形成して前記第2電極部を形成する工程と、を備えた半導体装置の製造方法。付記25前記空間を形成する工程は、前記第2の開口幅の部分に形成された前記第1電極膜を選択的に除去して前記空間を拡げる工程を含む付記24記載の半導体装置の製造方法。付記26前記第1電極膜の一部を酸化する工程は、前記第1電極部と、前記第1導通部と、のあいだの前記第1絶縁膜を、前記第2の開口幅の部分についての前記第1電極膜の酸化の速度よりも速い酸化の速度で酸化して、前記第1の厚さよりも厚い第3の厚さを有する第3絶縁部を形成する工程を含む付記24または付記25に記載の半導体装置の製造方法。付記27前記半導体部は、前記第1導通部と、前記第1半導体領域と、のあいだに設けられた第2導電形の第2半導体領域を含み、前記第1絶縁部及び前記第1電極部を形成する工程は、前記第1絶縁部及び前記第1電極部を、前記第2方向に沿って前記2半導体領域を貫通するように形成する工程を含む付記24~付記26のいずれか1つに記載の半導体装置の製造方法。付記28前記第1電極部を形成した後、前記第1電極部の一部及び前記半導体部の一部を前記第1方向に前記第1方向に除去して第2トレンチを形成する工程と、前記第2トレンチ内に第1導通膜を埋め込んで、前記第1導通部を前記第1電極部と導通させるとともに、前記第1導通部を前記半導体部とショットキー接合させる工程と、をさらに備えた付記24~付記26のいずれか1つに記載の半導体装置の製造方法。付記29前記第2トレンチを形成する工程は、前記第2トレンチの内壁から露出する前記半導体部に不純物を注入して、前記第1導電形であって前記第1不純物濃度よりも低い不純物濃度の第1濃度領域を含む付記28記載の半導体装置の製造方法。付記30前記第2トレンチを形成する工程は、前記第2トレンチの内壁から露出する前記半導体部に不純物を注入して、前記第1導電形であって前記第1不純物濃度よりも高い不純物濃度の第2濃度領域を含む付記28記載の半導体装置の製造方法。付記31前記第2トレンチを形成する工程は、前記第2トレンチの底部に不純物を注入して、前記基板と、前記半導体部と、のあいだで、前記第1導通部の側に、第2導電形の第3濃度領域を形成する工程を含む付記28記載の半導体装置の製造方法。付記32前記第2トレンチを形成する工程は、前記第2トレンチの底部に不純物を注入して、前記基板と、前記半導体部と、のあいだで、前記第1導通部の側に、前記第1導電形であって前記第1不純物濃度よりも低い不純物濃度の第4濃度領域を形成する工程を含む付記28記載の半導体装置の製造方法。付記33前記第1トレンチは、前記第1の開口幅の部分における第1電極部用トレンチと、前記第2の開口幅の部分における第2電極部用トレンチと、を含み、前記第1電極部用トレンチと、前記第2電極部用トレンチと、を、離間して形成し、前記第1電極部用トレンチ内に、前記第1絶縁部及び前記第1電極部を形成し、前記第2電極部用トレンチ内に、前記第2絶縁部及び前記第2電極部を形成する付記24~付記32のうちいずれか1つに記載の半導体装置の製造方法。付記34前記第1電極部用トレンチ内の前記第1絶縁部と、前記第2電極部用トレンチ内の前記第2絶縁部と、を、別工程で形成する付記33記載の半導体装置の製造方法。付記35前記第1電極部用トレンチ内の前記第1絶縁部と、前記第2電極部用トレンチ内の前記第2絶縁部と、を、同一工程で形成する付記33記載の半導体装置の製造方法。付記36前記第3方向に沿った前記第1電極部用トレンチの位置と、前記第3方向に沿った前記第2電極部用トレンチの位置と、をずらして形成する付記33~付記35のうちいずれか1つに記載の半導体装置の製造方法。付記37基板と、前記基板の主面と直交する第1方向に延在した第1導通部と、前記第1方向に延在し、前記第1方向と直交する第2方向に沿って前記第1導通部と離間して設けられた第2導通部と、前記第1導通部と、前記第2導通部と、のあいだに設けられ、第1不純物濃度による第1導電形の第1半導体領域を含む半導体部と、前記第1導通部と、前記第2導通部と、のあいだで前記第1方向に延在した第1電極部と、前記第1電極部と、前記第2導通部と、のあいだで前記第1方向に延在し、前記第1電極部と離間して設けられた第2電極部と、前記第1電極部と、前記半導体部と、のあいだに設けられ、前記第1電極部の境界面の法線方向に第1の厚さを有する第1絶縁部と、前記第2電極部と、前記半導体部と、のあいだに設けられ、前記第2電極部の境界面の法線方向に、前記第1の厚さよりも厚い第2の厚さを有する第2絶縁部と、を含む半導体装置の製造方法であって、前記第1電極部及び前記第2電極部を形成するにあたり、前記半導体部の一部を前記第1方向に除去して第3トレンチを形成する工程と、前記第3トレンチの内壁に第2絶縁膜を形成し、前記第2絶縁膜を介して第2電極膜を形成する工程と、前記第3トレンチの内部における前記第2導通部とは反対側の一部である第1部分に設けられた前記第1絶縁膜及び前記第2電極膜を除去し、前記第2絶縁部及び前記第2電極部を形成する工程と、前記第1部分における前記第3トレンチの内壁に第1絶縁部を形成する工程と、前記第1部分に、前記第1絶縁部を介して前記第1電極部を形成する工程と、を備えた半導体装置の製造方法。