"半導体基板にコンタクト部を有する回路素子を形成し、前記半導体基板にコンタクトホールを形成するためのエッチングストッパ膜を形成し、前記コンタクト部の前記コンタクトホールに対応する部分が残るように前記エッチングストッパ膜をエッチングし、前記半導体基板に層間絶縁膜を形成し、前記エッチングストッパ膜を用いて前記層間絶縁膜に前記コンタクト部に対応するコンタクトホールをエッチングする、ことを特徴とする半導体装置の製造方法。前記回路素子は、前記半導体基板に形成される抵抗素子である、ことを特徴とする請求項1に記載の半導体装置の製造方法。前記エッチングストッパ膜を形成する前に、前記半導体基板に前記回路素子の他にMOSトランジスタを形成し、前記回路素子及び前記MOSトランジスタのゲート電極を含む前記半導体基板に絶縁膜を形成し、前記絶縁膜に対してエッチング加工を行うことにより、前記MOSトランジスタのゲート電極の側方にサイドウォールを形成するとともに、前記回路素子に保護絶縁膜を形成し、前記回路素子及び前記保護絶縁膜を含む前記半導体基板に前記エッチングストッパ膜を形成し、前記回路素子において前記コンタクト部に対応する部分が残るように前記保護絶縁膜上の前記エッチングストッパ膜をエッチングする、ことを特徴とする請求項1及び請求項2に記載の半導体装置の製造方法。前記回路素子を形成する前に、前記半導体基板に前記回路素子を他の回路素子と分離する素子分離絶縁膜を形成する、ことを特徴とする請求項1~3のいずれか一項に記載の半導体装置の製造方法。前記エッチングストッパ膜を、前記コンタクトホールを形成する部分に応じてエッチングする、ことを特徴とする請求項1~4のいずれか一項に記載の半導体装置の製造方法。ところで、上記のエッチングストッパ膜は、各回路素子の上側を覆うように形成されている。例えば、半導体装置に形成された抵抗素子上のエッチングストッパ膜は、その膜質厚さ等により例えば半導体装置の動作時の発熱で応力分布が不均一となり、抵抗値素子特性を変動させることがある。本発明の一観点によれば、半導体基板にコンタクト部を有する回路素子を形成し、前記半導体基板にコンタクトホールを形成するためのエッチングストッパ膜を形成し、前記コンタクト部の前記コンタクトホールに対応する部分が残るように前記エッチングストッパ膜をエッチングし、前記半導体基板に層間絶縁膜を形成し、前記エッチングストッパ膜を用いて前記層間絶縁膜に前記コンタクト部に対応するコンタクトホールをエッチングする。本発明の一観点によれば、回路素子の素子特性の変動を抑制することができる。第一実施形態以下、第一実施形態を図1~図4に従って説明する。図1に示すように、半導体装置100の半導体基板110には、抵抗素子R1が形成されている。半導体基板110は、例えばP型のシリコン基板である。抵抗素子R1は、半導体基板110の一つの主面に形成された、例えばN型の拡散領域111を有する。拡散領域111は、半導体基板110の一主面に形成された素子分離絶縁膜121,122により、図示しない他の回路素子と電気的に分離されている。拡散領域111の所定領域上には、保護絶縁膜131が形成されている。保護絶縁膜131は、例えばシリコン酸化膜である。拡散領域111の上面であって保護絶縁膜131に覆われていない部分には、シリサイド層コンタクト部111aが形成されている。シリサイド層111aは、例えば拡散領域111に高融点金属材料例えばコバルトを反応させて形成されている。素子分離絶縁膜122の上には、ゲート絶縁膜142が形成され、そのゲート絶縁膜142の上面に、半導体基板110上のMOSトランジスタ図示略のゲート電極141が形成されている。ゲート電極141は、例えばポリシリコン多結晶シリコンである。ゲート電極141の側方には、サイドウォール143が形成されている。サイドウォール143は、例えばシリコン酸化膜である。ゲート電極141の上部には、シリサイド層141aが形成されている。シリサイド層141aは、例えばポリシリコンのゲート電極141に対して高融点金属材料例えばコバルトを反応させて形成されている。シリサイド層111a及び素子分離絶縁膜121,122の上には、シリコン酸化膜151、エッチングストッパ膜152、シリコン酸化膜153が、この順番で形成されている。シリコン酸化膜151とエッチングストッパ膜152とシリコン酸化膜153は、拡散領域111の上に形成された保護絶縁膜131に対応する開口が形成されている。従って、シリコン酸化膜151,153及びエッチングストッパ膜152は、素子分離絶縁膜121,122及びシリサイド層111a,141aの上面に形成されている。保護絶縁膜131及びシリコン酸化膜153の上には、層間絶縁膜161が形成されている。層間絶縁膜161は、例えばシリコン酸化膜である。エッチングストッパ膜152は、層間絶縁膜161とエッチング特性が異なる材質、例えばシリコン窒化膜から形成されている。層間絶縁膜161には、一主面表面から各シリサイド層111a,141aまで達するコンタクトプラグ162が形成されている。コンタクトプラグ162は、例えばタングステンWである。層間絶縁膜161の上には、コンタクトプラグ162と接続される配線164が形成されている。配線164は、例えばアルミニウムである。従って、層間絶縁膜161上の配線164とシリサイド層111a,141aとは、コンタクトプラグ162を介して電気的に接続されている。次に、上記の半導体装置100の製造工程を、図2~図4に従って説明する。まず、図2aに示すように、例えばP型シリコン基板からなる半導体基板110の上面に、例えばLOCOSLocalOxidationofSilicon法により素子分離絶縁膜121,122を形成する。次いで、素子分離絶縁膜121,122の間から半導体基板110に例えばリンPをイオン注入してN型の拡散領域111を形成する。次いで、素子分離絶縁膜121,122及び拡散領域111の上面に、例えば熱酸化法によりシリコン酸化膜170を形成する。次いで、シリコン酸化膜170の上面に、例えば化学気相成長CVD:ChemicalVaporDeposition法により形成したポリシリコン膜をエッチングして、シリコン酸化膜170の上にゲート電極141を形成する。次いで、図2bに示すように、素子分離絶縁膜121,122及び拡散領域111を含む上面全体に、例えばCVD法によりシリコン酸化膜171を形成する。次いで、シリコン酸化膜171の上面に、例えばフォトリソグラフィ法によりレジストマスク図示略を形成する。レジストマスクは、上記の保護絶縁膜131及びサイドウォール143に対応した開口部を有する。次いで、シリコン酸化膜170,171に対して、レジストマスクの開口部から例えば異方性ドライエッチング加工を施し、図2cに示すように、ゲート電極141の側方にサイドウォール143と、拡散領域111上の保護絶縁膜131を形成する。また、シリコン酸化膜170がサイドウォール143に応じてエッチングされ、素子分離絶縁膜122の上面とゲート電極141との間にゲート絶縁膜142が形成される。また、主面に沿った方向において保護絶縁膜131と素子分離絶縁膜121,122との間は離間している。そして、レジストマスクを除去する。次いで、図3aに示すように、例えばスパッタリング法により、コバルト膜172を上面に形成する。次いで、半導体基板110に対して加熱処理を行うことにより、拡散領域111及びゲート電極141にシリサイド層111a,141aをそれぞれ形成する。そして、コバルト膜172を除去する。次いで、図3bに示すように、例えばCVD法により、シリコン酸化膜151、エッチングストッパ膜152、シリコン酸化膜153を順次形成する。エッチングストッパ膜152は、例えばプラズマCVD法により約400度の設定温度で形成したシリコン窒化膜で形成される。エッチングストッパ膜152の屈折率は、例えば1.9である。次いで、図3cに示すように、シリコン酸化膜153の上面に例えばフォトリソグラフィ法によりレジストマスク173を形成する。レジストマスク173は、保護絶縁膜131の位置に応じて開口部173aを形成する。レジストマスク173の開口部173aから保護絶縁膜131の上のエッチングストッパ膜152及びシリコン酸化膜151,153をエッチングする。このエッチング加工において、保護絶縁膜131に達するまでエッチング加工オーバエッチングすることでエッチングストッパ膜152を確実にエッチングすることができる。そして、レジストマスク173を除去する。次いで、図4aに示すように、半導体基板110及び素子分離絶縁膜121,122の上面に、例えばCVD法により層間絶縁膜161を形成する。次いで、例えば化学機械的研磨CMP:ChemicalMechanicalPolishing法により、層間絶縁膜161の表面を平坦化する。そして、例えばフォトリソグラフィ法により、シリサイド層111a,141aの位置に応じた開口部を有するレジストマスク図示略を形成する。レジストマスクの開口部から層間絶縁膜161に対してエッチング加工第1のエッチング加工を施す。上記のように平坦化された層間絶縁膜161の膜厚は、表面からシリサイド層111aまでの間が、表面からシリサイド層141aまでの間と互いに異なる。つまり、各回路素子を形成した部分半導体基板110、素子分離絶縁膜122やコンタクトプラグ162が接続される部分シリサイド層111a,ゲート電極141の形状大きさ等により、コンタクトホール163の深さが異なる。従って、上記したエッチングストッパ膜152を用いて層間絶縁膜161をエッチング加工して、深さの異なるコンタクトホール163を形成するとともに、薄い膜厚の層間絶縁膜161で覆われた回路素子がエッチングされるのを防止する。図4aに示すように、第1のエッチング加工では、層間絶縁膜161の上面からエッチングストッパ膜152の上のシリコン酸化膜153まで達するコンタクトホール163が形成される。次いで、図4bに示すように、コンタクトホール163を介してエッチングストッパ膜152及びシリコン酸化膜151をエッチングして、各コンタクトホール163をシリサイド層111a,141aを露出させる第2のエッチング加工。次いで、例えばCVD法によりコンタクトホール163内にタングステンを充填し層間絶縁膜161の上面まで覆うタングステン膜図示略を形成する。次いで、例えばCMP法によりタングステン膜及び層間絶縁膜161の表面を平坦化し、図4cに示すように、コンタクトプラグ162を形成する。次いで、例えばスパッタリング法により層間絶縁膜161の上に、アルミニウムAl膜174を形成する。次いで、アルミニウム膜174に対して例えばドライエッチングを施して、コンタクトプラグ162の位置に応じて配線164を形成する。以上記述したように、本実施形態によれば、以下の効果を奏する。1半導体基板110には、1つの主面に拡散領域111を有する抵抗素子R1が形成されている。拡散領域111のシリサイド層コンタクト部111aは、コンタクトプラグ162を介して層間絶縁膜161上の配線164と接続されている。拡散領域111上には、コンタクトホール163を形成するためのエッチングストッパ膜152が形成されている。エッチングストッパ膜152は、拡散領域111の上に形成された保護絶縁膜131に対応する開口が形成されている。つまり、拡散領域111抵抗素子R1上において、エッチングストッパ膜152は、コンタクトホール163の形成に必要なシリサイド層111aに対応する部分コンタクトプラグ162と接続される部分が残るようにエッチングされている。これにより、例えば半導体装置100の動作時の発熱により不均一となるエッチングストッパ膜152の応力分布により、抵抗素子R1の抵抗値素子特性が変動することを抑制できる。2半導体装置100は、抵抗素子R1の上のエッチングストッパ膜152がエッチングされている。つまり、素子特性の変動が回路動作に大きく影響する回路素子抵抗素子R1上のエッチングストッパ膜152をエッチングすることで、エッチングストッパ膜152による影響を効果的に低減することができる。3拡散領域111の上には、保護絶縁膜131が形成されている。保護絶縁膜131は、素子分離絶縁膜121,122及び拡散領域111の上に形成されたシリコン酸化膜絶縁膜171に対してエッチング加工を行うことにより、ゲート電極141の側方にサイドウォール143と、拡散領域111上の保護絶縁膜131を形成する。そして、エッチングストッパ膜152に対するエッチング加工において、保護絶縁膜131に達するまでエッチング加工を施すことでエッチングストッパ膜152を確実にエッチングすることができる。4半導体基板110の一主面には、素子分離絶縁膜121,122が形成され、当該素子分離絶縁膜121,122を形成することにより、拡散領域111抵抗素子R1を他の回路素子と電気的に分離させる。第二実施形態以下、第二実施形態を図5~図8に従って説明する。尚、第一実施形態と同じ部材については同じ符号を付し、その説明のすべて又は一部を省略する。図5に示すように、本実施形態の半導体装置100の半導体基板210は、一つの主面に抵抗素子R1の他にP型MOSトランジスタT1が形成されている。半導体基板210には、Nウェル211と、Nウェル212が形成されている。半導体基板210の上には、素子分離絶縁膜221~224が形成されている。Nウェル211,212は、素子分離絶縁膜223により電気的に分離されている。また、Nウェル211は、素子分離絶縁膜221により、図示しない他の回路素子と電気的に分離されている。また、Nウェル212は、素子分離絶縁膜224により、図示しない他の回路素子と電気的に分離されている。Nウェル211には、拡散領域213を有する抵抗素子R1が形成されている。拡散領域213は、例えばP型の拡散領域である。拡散領域213の所定領域上には、保護絶縁膜131が形成されている。拡散領域213の上面であって保護絶縁膜131に覆われていない部分には、電極領域214が形成されている。電極領域214は、例えばp型拡散層である。電極領域214には、シリサイド層214aが形成されている。また、Nウェル211は、電位制御領域215を有し、当該電位制御領域215が素子分離絶縁膜222により拡散領域213と電気的に分離されている。電位制御領域215は、例えばn型拡散層である。電位制御領域215には、シリサイド層215aが形成されている。シリサイド層215aは、層間絶縁膜161上の配線164とコンタクトプラグ162を介して電気的に接続されている。電位制御領域215は、例えばコンタクトプラグ162を介して高電位側に接続され、P型の拡散領域213とNウェル211とのPN接合に対する逆バイアスをNウェル211に印加することで、抵抗素子R1の拡散領域213の絶縁を図ることができる。Nウェル212には、P型MOSトランジスタT1が形成されている。P型MOSトランジスタT1は、Nウェル212に形成されたソース領域217S,218Sを有する。ソース領域217Sは、例えばp-型拡散層である。ソース領域218Sは、例えばp型拡散層である。また、P型MOSトランジスタT1は、Nウェル212に形成されたドレイン領域217D,218Dを有する。ドレイン領域217Dは、例えばp-型拡散層である。ドレイン領域218Dは、例えばp型拡散層である。従って、P型MOSトランジスタT1は、所謂LDDLightlyDopedDrain構造となっている。ソース領域218S及びドレイン領域218Dには、シリサイド層212aが形成されている。シリサイド層212aは、層間絶縁膜161上の配線164とコンタクトプラグ162を介して電気的に接続されている。P型MOSトランジスタT1は、ソース領域217S及びドレイン領域217Dに対応するNウェル212の上には、ゲート絶縁膜142が形成され、そのゲート絶縁膜142の上面に、ゲート電極141が形成されている。シリサイド層214a,215a、P型MOSトランジスタT1及び素子分離絶縁膜221~224の上には、シリコン酸化膜151が形成されている。シリコン酸化膜151の上には、エッチングストッパ膜152が形成されている。エッチングストッパ膜152は、例えばシリコン窒化膜である。シリコン酸化膜151及びエッチングストッパ膜152は、拡散領域213の上に形成された保護絶縁膜131に対応する開口が形成されている。次に、上記の半導体基板210を有する半導体装置100の製造工程を、図6~図8に従って説明する。まず、図6aに示すように、P型のシリコン基板からなる半導体基板210の上面に、例えばLOCOS法により素子分離絶縁膜221,223,224を形成する。次いで、素子分離絶縁膜221,223の間から半導体基板210に例えばリンPをイオン注入してNウェル211を形成する。同様に、素子分離絶縁膜223,224の間からイオン注入して半導体基板210にNウェル212を形成する。次いで、図6bに示すように、Nウェル211上に素子分離絶縁膜222を形成する。次いで、素子分離絶縁膜222,223の間から半導体基板210に例えばボロンBをイオン注入してP型の拡散領域213を形成する。次いで、半導体基板210の上にゲート絶縁膜142と、ゲート絶縁膜142の上にゲート電極141を形成する。次いで、ゲート電極141をマスクとして、例えばイオン注入によりp-型拡散層のソース領域217S及びドレイン領域217Dを形成する。次いで、例えば異方性ドライエッチング加工により、ゲート電極141の側方にサイドウォール143と、拡散領域213上の保護絶縁膜131を形成する。次いで、図6cに示すように、ゲート電極141及びサイドウォール143をマスクとして、例えばイオン注入によりp型拡散層のソース領域218S及びドレイン領域218Dを形成する。このイオン注入により、拡散領域213に電極領域214をそれぞれ形成する。次いで、素子分離絶縁膜221,222の間からNウェル211に例えばイオン注入してn型拡散層の電位制御領域215を形成する。次いで、図7aに示すように、例えばスパッタリング法を用いて、Nウェル211電極領域214及び電位制御領域215にシリサイド層214a,215aを形成する。また、Nウェル212ソース領域217S,218S、ドレイン領域217D,218D及びゲート電極141にシリサイド層212a,141aを形成する。次いで、図7bに示すように、例えばCVD法により半導体基板210の上面にシリコン酸化膜151形成する。次いで、シリコン酸化膜151の上面にシリコン窒化膜からなるエッチングストッパ膜152を形成する。次いで、エッチングストッパ膜152の上面に、例えばフォトリソグラフィ法によりレジストマスク173を形成する。レジストマスク173は、保護絶縁膜131の位置に応じて開口部173aを形成する。次いで、レジストマスク173の開口部173aから保護絶縁膜131の上面のエッチングストッパ膜152をエッチングする。このエッチング加工では、エッチングストッパ膜152のみをエッチングするように、エッチングストッパ膜152等の膜厚やエッチング加工の時間等を設定する。従って、エッチング加工後の保護絶縁膜131上には、シリコン酸化膜151が形成されている。そして、レジストマスク173を除去する。次いで、図8aに示すように、半導体基板210及び素子分離絶縁膜221~224の上面に、例えばCVD法により層間絶縁膜161を形成し、例えばCMP法により表面を平坦化する。次いで、例えばフォトリソグラフィ法により形成したレジストマスク図示略を用いて層間絶縁膜161に対してエッチング加工第1及び第2のエッチング加工を施してコンタクトホール163を形成する。次いで、図8bに示すように、例えばCVD法によりコンタクトホール163内にタングステンを充填し、例えばCMP法により層間絶縁膜161の表面を平坦化してコンタクトプラグ162を形成する。次いで、例えばスパッタリング法により、層間絶縁膜161の上に、アルミニウムAl膜174を形成する。次いで、アルミニウム膜174に対して例えばドライエッチングを施して、コンタクトプラグ162の位置に対応して配線164を形成する。以上記述したように、本実施形態によれば、以下の効果を奏する。1半導体装置100は、半導体基板210の一つの主面に抵抗素子R1と、P型MOSトランジスタT1とが形成されている。抵抗素子R1及びP型MOSトランジスタT1の上には、コンタクトホール163を形成するためのエッチングストッパ膜152が形成されている。エッチングストッパ膜152は、製造工程において、抵抗素子R1の上に形成された保護絶縁膜131に対応する部分がエッチングされる。そして、このエッチングストッパ膜152を用いて、抵抗素子R1と、P型MOSトランジスタT1とのそれぞれに接続されるコンタクトホール163を同時に形成する。つまり、エッチングストッパ膜152を用いて半導体基板210上に隣接して形成されたP型MOSトランジスタT1と抵抗素子R1とにコンタクトホール163を同時に形成できるとともに、素子特性の変動を抑制した抵抗素子R1とすることができる。尚、上記各実施の形態は、以下の態様で実施してもよい。エッチングストッパ膜152に対するエッチング加工は、コンタクトプラグ162と接続される部分コンタクトホール163に対応する部分が残っていれば適宜エッチングする範囲を変更してもよい。例えば図9に示すように、エッチングストッパ膜152及びシリコン酸化膜151,153を、シリサイド層111a,141aの上面においてコンタクトホール163を形成する部分に応じてエッチングする。このようにエッチング加工された半導体装置100は、図10に示すように、抵抗素子R1上においてエッチングストッパ膜152がコンタクトプラグ162との接続部分のみに形成されている。従って、抵抗素子回路素子R1の素子特性の変動をより抑制することができる。エッチングストッパ膜152を適宜変更する。例えばエッチングストッパ膜152にシリコンカーバイトSiCを用いてもよい。エッチングストッパ膜152をエッチングする回路素子を適宜変更する。例えば上記第二実施形態において、抵抗素子R1上のエッチングストッパ膜152をエッチングしたが、他の回路素子、例えばP型MOSトランジスタT1上のエッチングストッパ膜152を、コンタクトプラグ162と接続される部分が残るようにエッチングしてもよい。また、抵抗素子R1とP型MOSトランジスタT1との両方に対応するエッチングストッパ膜152を、コンタクトプラグ162と接続される部分が残るようにエッチングしてもよい。また、回路素子は、抵抗素子R1及びP型MOSトランジスタT1に限らず、他の素子でもよい。上記各実施形態における回路素子の数は一例であり、適宜変更してもよい。上記各実施形態では、抵抗素子R1を半導体基板110,210の一部に形成した拡散領域111,213から形成したが、例えば半導体基板110上に形成したポリシリコンの層から抵抗素子R1を形成してもよい。コンタクト部は、シリサイド層111aに限定されない。例えば保護絶縁膜131と素子分離絶縁膜121,122と隙間から露出し、コンタクトプラグ162が接続される部分を含む拡散領域111の一部をコンタクト部としてもよい。シリサイド層111a,141a,212a,214a,215aを省略してもよい。上記第二実施形態において、電位制御領域215を、例えば拡散領域213の下層半導体基板210の上層に形成埋設してもよい。半導体基板110,210を適宜変更する。例えばP型のシリコン基板上にエピタキシャル成長によりN型のエピタキシャル層を形成したものを半導体基板として用いてもよい。上記実施形態において、各部材、領域等の導電型は一例であり、適宜変更してもよい。例えばN型のシリコン基板からなる半導体基板にP型の拡散領域を有する抵抗素子を形成してもよい。上記第二実施形態において、P型MOSトランジスタT1を他の導電型N型で形成してもよい。素子分離絶縁膜121,122,221~224の製造方法を適宜変更してもよい。例えば、STIShallowTrenchIsolation法により形成してもよい。保護絶縁膜131は、サイドウォール143とは別の工程で形成してもよい。上記各実施形態において、各部材の材料は一例であり、適宜変更してもよい。"