"第1のスイッチング素子と、前記第1のスイッチング素子と逆並列に接続された第1のダイオードと、前記第1のスイッチング素子と直列に接続された第2のスイッチング素子と、前記第2のスイッチング素子と逆並列に接続された第2のダイオードと、直列に接続された前記第1のスイッチング素子及び前記第2のスイッチング素子に印加される第1の直流電源の電圧よりも低い電圧の第2の直流電源と、前記第1のスイッチング素子のターンオフ後から前記第2のスイッチング素子のターンオンまでの間に、前記第1のスイッチング素子及び前記第1のダイオードに前記第2の直流電源の電圧を印加する電圧印加手段と、前記第1のスイッチング素子のターンオン動作中に、前記第1のスイッチング素子のスイッチング速度を変化させるスイッチング速度可変手段とを備えたことを特徴とする電力変換装置。前記スイッチング速度可変手段は、前記第1のスイッチング素子に印加される電圧に基づいて、前記第1のスイッチング素子の制御電極に流れる電流を決定する抵抗値を変化させることを特徴とする請求項1に記載の電力変換装置。前記スイッチング速度可変手段は、電流を出力する電流出力手段と、前記第1のスイッチング素子に印加される電圧に基づいて、前記第1のスイッチング素子の制御電極に流れる電流に、前記電流出力手段から出力される電流を付加する電流付加手段とを備えたことを特徴とする請求項1に記載の電力変換装置。前記スイッチング速度可変手段は、前記第1のスイッチング素子に印加される電圧値に基づいて、前記スイッチング速度を変化させることを特徴とする請求項1から請求項3のいずれか1項に記載の電力変換装置。前記スイッチング速度可変手段は、前記第1のスイッチング素子に印加される電圧の時間変化率に基づいて、前記スイッチング速度を変化させることを特徴とする請求項1から請求項3のいずれか1項に記載の電力変換装置。直列に接続された第1のスイッチング素子及び第2のスイッチング素子に第1の直流電源の電圧が印加され、前記第1のスイッチング素子に第1のダイオードが逆並列に接続され、前記第2のスイッチング素子に第2のダイオードが逆並列に接続された電力変換装置における前記第1のスイッチング素子を制御する素子制御方法であって、前記第1のスイッチング素子のターンオフ後から前記第2のスイッチング素子のターンオンまでの間に、前記第1のスイッチング素子及び前記第1のダイオードに前記第1の直流電源の電圧よりも低い電圧を印加し、前記第1のスイッチング素子のターンオン動作中に、前記第1のスイッチング素子のスイッチング速度を変化させることを含むことを特徴とする素子制御方法。直列に接続された第1のスイッチング素子及び第2のスイッチング素子に第1の直流電源の電圧が印加され、前記第1のスイッチング素子に第1のダイオードが逆並列に接続され、前記第2のスイッチング素子に第2のダイオードが逆並列に接続された電力変換装置における前記第1のスイッチング素子を制御する素子制御回路であって、前記第1の直流電源の電圧よりも低い電圧の第2の直流電源と、前記第1のスイッチング素子のターンオフ後から前記第2のスイッチング素子のターンオンまでの間に、前記第1のスイッチング素子及び前記第1のダイオードに前記第2の直流電源の電圧を印加する電圧印加手段と、前記第1のスイッチング素子のターンオン動作中に、前記第1のスイッチング素子のスイッチング速度を変化させるスイッチング速度可変手段とを備えたことを特徴とする素子制御回路。しかしながら、上述のように電力変換装置の主回路に他の回路を付加すると、スイッチング素子及び還流ダイオードの等価静電容量に起因する振動電流及び振動電圧が大きくなる。主回路配線には、絶縁距離を確保する必要上、漂遊インダクタンスがある。特に高圧の電力変換装置の場合には、浮遊インダクタンスは大きくなる。この浮遊インダクタンスとスイッチング素子及び還流ダイオードの持つ等価静電容量とがLC共振回路を構成する。このLC共振回路は、スイッチング時に等価静電容量を充電する電流が引き金となって、振動電流及び振動電圧リンギングを発生させる。振動電流及び振動電圧は、電磁的なノイズを発生させ、周辺装置に悪影響を及ぼす恐れがある。このようなノイズを抑制するための対策として、スイッチング素子のスイッチング速度を落とすことが知られている。しかし、このような対策は、スイッチング損失を増大させるため、損失を抑制するための回路を設けた意味が失われる。そこで、本発明の実施形態の目的は、還流ダイオードの逆回復による損失を低減し、スイッチング時に発生する振動を抑制する電力変換装置を提供することにある。本発明の実施形態に従った電力変換装置は、第1のスイッチング素子と、前記第1のスイッチング素子と逆並列に接続された第1のダイオードと、前記第1のスイッチング素子と直列に接続された第2のスイッチング素子と、前記第2のスイッチング素子と逆並列に接続された第2のダイオードと、直列に接続された前記第1のスイッチング素子及び前記第2のスイッチング素子に印加される第1の直流電源の電圧よりも低い電圧の第2の直流電源と、前記第1のスイッチング素子のターンオフ後から前記第2のスイッチング素子のターンオンまでの間に、前記第1のスイッチング素子及び前記第1のダイオードに前記第2の直流電源の電圧を印加する電圧印加手段と、前記第1のスイッチング素子のターンオン動作中に、前記第1のスイッチング素子のスイッチング速度を変化させるスイッチング速度可変手段とを備えている。以下図面を参照して、本発明の実施形態を説明する。第1の実施形態図1は、本発明の第1の実施形態に係る電力変換装置の構成を示す構成図である。なお、以降の図における同一部分には同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。以降の実施形態も同様にして重複する説明を省略する。直流主電源3は、電力変換装置1に直流電力を供給する電源である。直流主電源3は、直流電力を供給するものであれば、それ自体が直流電力を発電するものでなくてもよい。例えば、直流主電源3は、交流電力を直流電力に変換するコンバータ又は電気鉄道における直流架線などでもよい。電力変換装置1は、第1の直流電源である直流主電源3から供給される直流電力を三相交流電力に変換して、電動機2に供給する。電動機2は、電力変換装置1から供給される交流電力により駆動する誘導性負荷である。電力変換装置1は、6つのスイッチング素子4a~4fと、6つの還流ダイオード5a~5fと、主素子制御回路6a~6fとを備えている。スイッチング素子4a~4fは、半導体である。スイッチング素子4a~4fは、例えば、IGBTである。スイッチング素子4aとスイッチング素子4b、スイッチング素子4cとスイッチング素子4d、及びスイッチング素子4eとスイッチング素子4fは、それぞれ対になっている。スイッチング素子4aとスイッチング素子4bは、直流主電源3の正極と負極を接続するように直列に接続されている。他の2つの対になるスイッチング素子4c,4d,4e,4fも、スイッチング素子4aとスイッチング素子4bと同様に構成されている。3つの対になるスイッチング素子4a~4fは、それぞれ三相交流のうち1つの相を生成する。対になる2つのスイッチング素子4a~4fの接続点は、それぞれ電動機2と接続されている。対になる2つのスイッチング素子4a~4fは、直流主電源3の短絡を防止するため、同時にオンされないように制御される。具体的には、一方のスイッチング素子4a,4c,4eをターンオンする場合、対になるもう一方のスイッチング素子4b,4d,4fのターンオフ開始から所定時間デッドタイム経過した後に、スイッチング素子4a,4c,4eをターンオンする。還流ダイオード5a~5fは、スイッチング素子4a~4fとそれぞれ逆並列に接続されている。還流ダイオード5a~5fは、誘導性負荷に流れる負荷電流を還流させるための素子である。還流ダイオード5a~5fは、例えば、PiNダイオードのようなバイポーラ素子である。主素子制御回路6a~6fは、スイッチング素子4a~4fにそれぞれ設けられている。主素子制御回路6a~6fは、スイッチング素子4a~4fにそれぞれ入力される上位制御装置からのゲート信号により動作する。図2は、本実施形態に係る主素子制御回路6aの構成を示す構成図である。なお、ここでは、スイッチング素子4aに設けられた主素子制御回路6aについて主に説明し、他の主素子制御回路6b~6fについては同様に構成されているものとして説明を省略する。以降の実施形態も同様に説明を省略する。主素子制御回路6aは、第2の直流電源である2つの補助電源21a,21bと、スイッチング素子22と、高速高圧ダイオード23と、オンディレイ回路24と、ワンショット回路25と、分圧抵抗26a,26bと、比較用基準電圧源27と、比較増幅器28と、第1のPMOSFET31と、第2のPMOSFET29と、NMOSFET34と、補助ゲート抵抗30と、正側ゲート抵抗32と、負側ゲート抵抗33と、主素子駆動回路35とを備えている。補助電源21a,21bは、直流主電源3の電源電圧と比べて非常に小さい電源電圧である。補助電源21a,21bは、還流ダイオード5aに逆方向の電圧を印加するように設けられている。補助電源21a,21bは、直列に接続されている。2つの補助電源21a,21bの接続点は、対になる2つのスイッチング素子4a,4bの接続点と接続されている。3つのゲート抵抗30,32,33は、スイッチング素子4aのターンオン及びターンオフの速度を調整するための速度可変手段として設けられている。抵抗値が大きいほどゲート電荷の充放電速度は遅くなる。従って、スイッチング素子4aのスイッチング速度も遅くなる。主素子駆動回路35には、スイッチング素子4aをスイッチングするためのゲート信号Sgtaが入力される。主素子駆動回路35は、反転増幅器で構成されている。主素子駆動回路35は、ゲート信号Sgtaに基づいて、第1のPMOSFET31及びNMOSFET34を駆動する。ターンオン時は、主素子駆動回路35の出力は低電位となるため、第1のPMOSFET31が導通する。第1のPMOSFET31が導通すると、補助電源21a,21bが正側ゲート抵抗32を介してスイッチング素子4aのゲート端子制御電極をプラスに充電する。スイッチング素子4aは、ゲート端子がプラスに充電されると、ターンオンする。ターンオフ時は、主素子駆動回路35の出力は高電位となるため、NMOSFET34が導通する。NMOSFET34が導通すると、補助電源21a,21bが負側ゲート抵抗33を介してスイッチング素子4aのゲート端子をマイナスに充電する。スイッチング素子4aは、ゲート端子がマイナスに充電されると、ターンオフする。オンディレイ回路24には、ゲート信号Sgtaが入力される。オンディレイ回路24は、ターンオフ低電位を示すゲート信号Sgtaを受信すると所定時間経過後に1を示す信号をワンショット回路25に出力する。ワンショット回路25は、オンディレイ回路24から1を示す信号を受信すると、スイッチング素子4aと対になるスイッチング素子4bがターンオンされるまでの所定時間幅の信号1パルス信号をスイッチング素子22に出力する。スイッチング素子22は、ワンショット回路25から信号を受信すると、スイッチング素子4bがターンオンされるまでの間オンになる。これにより、スイッチング素子22は導通し続ける。スイッチング素子22が導通すると、正極側に設けられた補助電源21aの電圧が高速高圧ダイオード23を介してスイッチング素子4a及び還流ダイオード5aの主電極間スイッチング素子4aのコレクタ-エミッタ間に印加される。高速高圧ダイオード23は、逆回復現象が起きないモノポーラ素子であるショットキーダイオードである。高速高圧ダイオード23の耐圧は、スイッチング素子4aと同定格である。高速高圧ダイオード23の電流容量は、デッドタイムの短い間の導通に耐えられれば小さくてよい。従って、オンディレイ回路24、ワンショット回路25、及びスイッチング素子22による構成により、スイッチング素子4aのターンオフ開始時の所定時間経過後からスイッチング素子4aと対になるスイッチング素子4bのターンオンが完了するまでの間、還流ダイオード5aの逆方向に補助電源21a,21bの電圧が印加される。2つの分圧抵抗26a,26bは直列に接続されている。直列に接続された分圧抵抗26a,26bは、スイッチング素子4a及び還流ダイオード5aと並列に接続されている。直列に接続された分圧抵抗26a,26bの正極側は、高速高圧ダイオード23のカソード側とスイッチング素子4a及び還流ダイオード5aの正極側とを接続する配線に接続されている。直列に接続された分圧抵抗26a,26bの負極側は、対になる2つのスイッチング素子4a,4bの接続点に接続されている。スイッチング素子4aに印加される主電圧コレクタ-エミッタ間電圧は、2つの分圧抵抗26a,26bによって分圧される。ここで、分圧抵抗26a,26bにより分圧された電圧は、スイッチング素子4aのコレクタとエミッタとの間に印加される電圧コレクタ-エミッタ間電圧V1ceとみなしている。スイッチング素子4aのコレクタ-エミッタ間電圧V1ceは、比較増幅器28に入力される。比較用基準電圧源27は、比較増幅器28による比較に用いられる基準電圧Vaを発生させる。比較用基準電圧源27は、発生させた基準電圧Vaを比較増幅器28に出力する。比較用基準電圧源27の正極側は、比較増幅器28の入力端子に接続されている。比較用基準電圧源27の負極側は、対になる2つのスイッチング素子4a,4bの接続点に接続されている。比較増幅器28は、分圧抵抗26a,26bにより検出されたスイッチング素子4aのコレクタ-エミッタ間電圧V1ceと比較用基準電圧源27から入力された基準電圧Vaとを比較する。具体的には、比較増幅器28は、コレクタ-エミッタ間電圧V1ceから基準電圧Vaを減算する。演算結果が負になるとコレクタ-エミッタ間電圧V1ceが基準電圧Vaを下回ると、比較増幅器28は、第2のPMOSFET29を導通させるための信号Scpを出力する。比較増幅器28により第2のPMOSFET29が導通すると、補助電源21a,21bが補助ゲート抵抗30を介してスイッチング素子4aのゲート端子をプラスに充電する。補助ゲート抵抗30を介してスイッチング素子4aのゲート端子がプラスに充電されると、スイッチング素子4aのゲート端子は、既に正側ゲート抵抗32を介して供給されている直流電流に、補助ゲート抵抗30を介して供給される直流電流が加算されて、プラスに充電されることになる。スイッチング素子4aのゲート端子に直流電流が加算されることにより、スイッチング素子4aのスイッチング速度が増加する。従って、スイッチング素子4aは、ターンオン開始時のスイッチング速度は遅く、ターンオンの途中からスイッチング速度が増大する。次に、本実施形態に係る電力変換装置1において、還流ダイオード5aが導通している状態から、スイッチング素子4aをオフし、スイッチング素子4aと対になるスイッチング素子4bをオンする制御について説明する。上位制御装置からスイッチング素子4aをオフするゲート信号Sgtaが入力されると、主素子駆動回路35は、スイッチング素子4aのゲート電圧をオフゲート電圧に引き下げ始める。スイッチング素子4aのターンオフ開始からデッドタイム経過後に、対になるスイッチング素子4bのターンオンが開始される。まず、スイッチング素子4aのターンオフ動作開始後、デッドタイムが経過する前に、スイッチング素子22がオンされる。このため、スイッチング素子4bのターンオン開始時では、還流ダイオード5aには、補助電源21a,21bの電圧が逆方向に印加されている。また、還流ダイオード5aは、逆回復が終わるまで導通を続ける。このため、スイッチング素子22がオンしてからしばらくの間は、補助電源21a,21b、スイッチング素子22、高圧高速ダイオード23、還流ダイオード5aからなる回路に存在する漂遊インダクタンスにより、還流ダイオード5aに電流が流れる。還流ダイオード5aに流れる電流は、負荷電流から補助電源21a,21bにより流入する電流を差し引いた電流である。従って、還流ダイオード5aに流れる電流は、次第に減少してゼロを下回り、逆回復する。還流ダイオード5aの逆回復時に印加される電圧は、直流主電源3の電源電圧よりも非常に低い補助電源21a,21bの電圧である。従って、逆回復時に還流ダイオード5aで発生する損失は、直流主電源3が印加されている場合に比べて非常に低い。還流ダイオード5aの逆回復が完了した後に、デッドタイムが経過し、スイッチング素子4bがターンオンする。この時、主電流負荷電流は、補助電源21a,21b、スイッチング素子22、高圧高速ダイオード23より供給されている。この電流がスイッチング素子4bに転流する。この転流では、高圧高速ダイオード23において逆回復が行われる。高圧高速ダイオード23は、逆回復現象が起きないモノポーラ素子であるため、逆回復による損失は実質上無視できるほど小さくなる。次に、図3~図8を参照して、本実施形態に係る主素子制御回路6aによるスイッチング素子4aのターンオンの動作を説明する。図3は、スイッチング素子4aのゲート信号Sgtaを示す波形図である。図4は、スイッチング素子4aのゲート電流Igを示す波形図である。図5は、スイッチング素子4aのゲート電圧Vgを示す波形図である。図6は、スイッチング素子4aのコレクタ-エミッタ間電圧V1ceを示す波形図である。図7は、比較増幅器28の出力信号Scpを示す波形図である。図8は、スイッチング素子4aと対になるスイッチング素子4bのコレクタ-エミッタ間電圧V2ceを示す波形図である。ここでは、スイッチング素子4aと対になるスイッチング素子4bの還流ダイオード5bが導通している状態で、スイッチング素子4aがターンオンして、主電流がスイッチング素子4aに転流する場合について説明する。時刻t1で、ゲート信号Sgtaが立ち上がると、第1のPMOSFET31及び正側ゲート抵抗32を介してスイッチング素子4aにゲート電流Igが流入する。ゲート電流Igが流入すると、スイッチング素子4aのゲート電圧Vgが立ち上がる。ゲート電圧Vgは、ミラー効果により、一定電圧=ミラー電圧に達すると、そのまま一定電圧を暫く維持する。ゲート電圧Vgが一定電圧を維持している間に、スイッチング素子4aのコレクタ-エミッタ間電圧V1ceが降下し始める。このとき、同時にスイッチング素子4aと対をなすスイッチング素子4bのコレクタ-エミッタ間電圧V2ceが上昇する。時刻t2で、スイッチング素子4aのコレクタ-エミッタ間電圧V1ceが比較用基準電圧源27の基準電圧Vaを下回ると、比較増幅器28は、出力信号Scpを高電位から低電位にする。第2のPMOSFET29が比較増幅器28から低電位の信号Scpを受信すると、第2のPMOSFET29は導通する。第2のPMOSFET29が導通すると、スイッチング素子4aのゲート端子には、正側ゲート抵抗32からのゲート電流に、補助ゲート抵抗30からのゲート電流が加わる。即ち、スイッチング素子4aのゲート抵抗を減少させている。これにより、スイッチング素子4aのスイッチング速度が速くなる。ここで、スイッチング素子4b及び還流ダイオード5bの等価静電容量について説明する。能動素子であるIGBT又は還流ダイオードとして用いられるPiNダイオードなどのバイポーラ素子は、PN接合の等価静電容量で決まる。素子の等価静電容量は、次式で求まる。上式より、素子の等価静電容量は、素子に印加される印加電圧の平方根の逆数に比例することが分かる。即ち、等価静電容量は、印加電圧が低い状態では非常に大きく、印加電圧が高くなる程小さくなる。従って、スイッチング素子4b及び還流ダイオード5bの等価静電容量は、対になるスイッチング素子4aのターンオン開始時は大きく、その後減少する。本実施形態によれば、主素子制御回路6aは、スイッチング素子4aのターンオフ動作開始後、デッドタイムが経過する前に、還流ダイオード5aに補助電源21a,21bの電圧を逆方向に印加している。これにより、スイッチング素子4aと対になるスイッチング素子4bのターンオンによる還流ダイオード5bの逆回復に起因する損失等を軽減することができる。また、主素子制御回路6aは、スイッチング素子4aのターンオン開始直後は、スイッチング素子4aに少ないゲート電流Igを流し、ターンオン動作の途中で、スイッチング素子4aのコレクタ-エミッタ間電圧V1ceの降下量に応じてスイッチング素子4aのゲート電流Igを増加させる。これにより、スイッチング素子4aと対になるスイッチング素子4bのコレクタ-エミッタ間電圧V2ceは、スイッチング素子4aのターンオン開始直後は、緩やかな時間変化率で上昇し、ターンオン動作の途中で、増加した時間変化率で上昇する。従って、スイッチング素子4bのコレクタ-エミッタ間電圧V2ceを、立ち上がり直後の等価静電容量が非常に大きい領域では緩やかに上昇させることで、スイッチング素子4b及び還流ダイオード5bの等価静電容量寄生容量に充電される電流を小さくすることができる。これにより、スイッチング素子4b及び還流ダイオード5bの等価静電容量を充電する電流に起因する振動電流及び振動電圧を小さくすることができる。従って、主素子制御回路6aは、スイッチング素子4aのターンオフ動作開始後、デッドタイムが経過する前に、還流ダイオード5aに補助電源21a,21bの電圧を逆方向に印加し、スイッチング素子4aのターンオン動作中に、スイッチング素子4aのスイッチング速度を動的に制御することができる。これにより、還流ダイオード5aの逆回復電流による損失を低減し、かつスイッチング素子4b及び還流ダイオード5bの等価静電容量を充電する電流に起因する振動リンギングを抑制することができる。また、主素子制御回路6a~6fは、各スイッチング素子4a~4fに設けられているため、全てのスイッチング素子4a~4f及び還流ダイオード5a~5fにおいて同様の作用効果が得られる。第2の実施形態図9は、本発明の第2の実施形態に係る主素子制御回路6Aaの構成を示す構成図である。電力変換装置1Aは、図1に示す第1の実施形態に係る電力変換装置1において、主素子制御回路6a~6fの代わりに図9に示す主素子制御回路6Aa~6Afを設けたものである。ここでは、スイッチング素子4aに設けられる主素子制御回路6Aaについて主に説明し、その他のスイッチング素子4b~4fに設けられる主素子制御回路6Ab~6Afについては主素子制御回路6Aaと同様に構成されているものとして、説明を省略する。その他の点は、電力変換装置1Aは、第1の実施形態に係る電力変換装置1と同様である。主素子制御回路6Aaは、図2に示す第1の実施形態に係る主素子制御回路6aにおいて、2つの分圧抵抗26a,26bの代わりに微分コンデンサ36及び微分抵抗37を設け、比較用基準電圧源27の代わりに比較用基準電圧源27Aを設け、比較増幅器28の代わりに比較増幅器28Aを設けている。その他の点は、主素子制御回路6Aaは、第1の実施形態に係る主素子制御回路6aと同様である。微分コンデンサ36及び微分抵抗37は、微分回路を構成する。この微分回路は、スイッチング素子4aのコレクタ-エミッタ間電圧V1ceの時間変化率を出力電圧Vdとして検出する。微分回路の出力電圧Vdは、比較増幅器28Aに入力される。比較用基準電圧源27Aは、比較増幅器28Aによる比較に用いられる基準電圧Va1を発生させる。基準電圧Va1は、微分コンデンサ36の静電容量、微分抵抗37の抵抗値、及びスイッチング素子4aのコレクタ-エミッタ間電圧V1ceの時間変化率に基づいて決定する。比較用基準電圧源27Aは、発生させた基準電圧Va1を比較増幅器28Aに出力する。比較用基準電圧源27Aの正極側は、対になる2つのスイッチング素子4a,4bの接続点に接続されている。比較用基準電圧源27Aの負極側は、比較増幅器28の入力端子に接続されている。比較増幅器28Aには、微分回路から入力されたスイッチング素子4aのコレクタ-エミッタ間電圧V1ceの時間変化率を示す電圧Vdと比較用基準電圧源27Aから入力された基準電圧Va1とを比較する。具体的には、比較増幅器28Aは、コレクタ-エミッタ間電圧V1ceの時間変化率を示す電圧Vdから基準電圧Va1を減算する。演算結果が負になるとコレクタ-エミッタ間電圧V1ceの時間変化率を示す電圧Vdが基準電圧Va1を下回ると、比較増幅器28Aは、第2のPMOSFET29を導通させるための信号Scpを出力する。主素子制御回路6Aaの動作は、基本的には、第1の実施形態に係る主素子制御回路6aと同様に動作する。従って、ここでは、第1の実施形態に主素子制御回路6aの動作と異なる部分について主に説明する。図10~図16を参照して、本実施形態に係る主素子制御回路6Aaによるスイッチング素子4aのターンオンの動作を説明する。ここでは、スイッチング素子4aと対になるスイッチング素子4bの還流ダイオード5bが導通している状態で、スイッチング素子4aがターンオンして、主電流がスイッチング素子4aに転流する場合について説明する。図10は、スイッチング素子4aのゲート信号Sgtaを示す波形図である。図11は、スイッチング素子4aのゲート電流Igを示す波形図である。図12は、スイッチング素子4aのゲート電圧Vgを示す波形図である。図13は、スイッチング素子4aのコレクタ-エミッタ間電圧V1ceを示す波形図である。図14は、微分コンデンサ36及び微分抵抗37で構成される微分回路の出力電圧Vdを示す波形図である。図15は、比較増幅器28Aの出力信号Scpを示す波形図である。図16は、スイッチング素子4aと対になるスイッチング素子4bのコレクタ-エミッタ間電圧V2ceを示す波形図である。時刻t1で、ゲート信号Sgtaが立ち上がると、第1のPMOSFET31及び正側ゲート抵抗32を介してスイッチング素子4aにゲート電流Igが流入する。ゲート電流Igが流入すると、スイッチング素子4aのゲート電圧Vgが立ち上がる。ゲート電圧Vgは、ミラー効果により、一定電圧=ミラー電圧に達すると、そのまま一定電圧を暫く維持する。ゲート電圧Vgが一定電圧を維持している間に、スイッチング素子4aのコレクタ-エミッタ間電圧V1ceが降下し始める。従って、このコレクタ-エミッタ間電圧V1ceの時間変化率下降率を示す微分回路の出力電圧Vdもマイナスに下がり始める。このとき、同時にスイッチング素子4aと対をなすスイッチング素子4bのコレクタ-エミッタ間電圧V2ceが上昇する。時刻t2で、スイッチング素子4aのコレクタ-エミッタ間電圧V1ceの時間変化率を示す微分回路の出力電圧Vdが比較用基準電圧源27Aの基準電圧Va1を下回ると、比較増幅器28Aは、出力信号Scpを高電位から低電位にする。第2のPMOSFET29が比較増幅器28Aから低電位を示す信号Scpを受信すると、第2のPMOSFET29は導通する。第2のPMOSFET29が導通すると、スイッチング素子4aのゲート端子には、正側ゲート抵抗32からのゲート電流に、補助ゲート抵抗30からのゲート電流が加わる。これにより、スイッチング素子4aのスイッチング速度が速くなる。本実施形態によれば、微分回路により、スイッチング素子4aのコレクタ-エミッタ間電圧V1ceの時間変化率を検出することで、第1の実施形態と同様の作用効果を得ることができる。本実施形態に係る電力変換装置1Aは、直流主電源3の電圧が大きく変動する用途に適している。例えば、電気鉄道の電力システムに適用される場合である。電気鉄道の架線電圧のように、直流主電源3の電圧が大きく変動する場合、スイッチング素子4aのコレクタ-エミッタ間電圧V1ceも大きく変動する。このため、スイッチング素子4aのスイッチング速度を切り替えるためのタイミングターンオン過渡期を、スイッチング素子4aのコレクタ-エミッタ間電圧V1ceを一定の基準電圧第1の実施形態に係る基準電圧Vaと比較して検出すると、スイッチング速度を切り替えるタイミングを適切に検出することが困難である。このように直流主電源3の電圧が大きく変動する場合でも、本実施形態であれば、微分回路により検出したスイッチング素子4aのコレクタ-エミッタ間電圧V1ceの時間変化率下降率に基づいて、スイッチング速度を切り替えるタイミングを検出しているため、適切なタイミングでスイッチング速度を切り替えることができる。第3の実施形態図17は、本発明の第3の実施形態に係る主素子制御回路6Baの構成を示す構成図である。電力変換装置1Bは、図1に示す第1の実施形態に係る電力変換装置1において、主素子制御回路6a~6fの代わりに図17に示す主素子制御回路6Ba~6Bfを設けたものである。ここでは、スイッチング素子4aに設けられる主素子制御回路6Baについて主に説明し、その他のスイッチング素子4b~4fに設けられる主素子制御回路6Bb~6Bfについては主素子制御回路6Baと同様に構成されているものとして、説明を省略する。その他の点は、電力変換装置1Bは、第1の実施形態に係る電力変換装置1と同様である。主素子制御回路6Baは、図2に示す第1の実施形態に係る主素子制御回路6aにおいて、比較増幅器28の代わりに比較増幅器28Bを設け、第1のPMOSFET31の代わりに第1のPMOSFET45を設け、第2のPMOSFET29、補助ゲート抵抗30及び正側ゲート抵抗32の代わりに、2つのトランジスタ41,43、抵抗42及び補助電源44を設けている。その他の点は、主素子制御回路6Baは、第1の実施形態に係る主素子制御回路6aと同様である。比較増幅器28Bは、比較用基準電圧源27から入力された基準電圧Vaから分圧抵抗26a,26bにより検出されたスイッチング素子4aのコレクタ-エミッタ間電圧V1ceを減算する。比較増幅器28Bは、演算した差分電圧をトランジスタ41のベース端子に出力する。トランジスタ41は、ベース端子が比較増幅器28Bに、コレクタ端子が正極側の補助電源21aの正極に、エミッタ端子が抵抗42に接続されている。トランジスタ41は、正極側の補助電源21aから供給される直流電力により、抵抗42を介して、比較増幅器28Bから入力される差分電圧に比例する電流をトランジスタ43のエミッタ端子に出力する。トランジスタ43は、ベース端子が補助電源44に、エミッタ端子が抵抗42に、コレクタ端子が第1のPMOSFET45の正極側に接続されている。トランジスタ43は、エミッタ端子に入力された電流を第1のPMOSFET45に出力する。補助電源44は、正極がトランジスタ43のベース端子に、負極が対になる2つのスイッチング素子4a,4bの接続点に接続されている。補助電源44は、トランジスタ43を常にオン状態にしている。第1のPMOSFET45は、正極側がトランジスタ43のコレクタ端子に、負極側がスイッチング素子4aのゲート端子に接続されている。ターンオン時は、主素子駆動回路35の出力は低電位となるため、第1のPMOSFET45が導通する。第1のPMOSFET45が導通すると、トランジスタ43のコレクタ端子から流入する電流を、スイッチング素子4aのゲート端子に出力する。スイッチング素子4aは、ゲート端子に第1のPMOSFET45から電流ゲート電流が入力されると、ターンオンする。主素子制御回路6Baの動作は、基本的には、第1の実施形態に係る主素子制御回路6aと同様に動作する。従って、ここでは、第1の実施形態に主素子制御回路6aの動作と異なる部分について主に説明する。スイッチング素子4aと対になるスイッチング素子4bの還流ダイオード5bが導通している状態で、スイッチング素子4aがターンオンして、主電流がスイッチング素子4aに転流する場合について説明する。ゲート信号Sgtaが立ち上がると、トランジスタ41、抵抗42、トランジスタ43、及び第1のPMOSFET45を介して、ゲート電流Igが流入する。これにより、スイッチング素子4aのターンオンが開始される。スイッチング素子4aのターンオン開始時は、スイッチング素子4aのコレクタ-エミッタ間電圧V1ceが高いため、比較用基準電圧源27の基準電圧Vaとコレクタ-エミッタ間電圧V1ceとの差は小さい。このため、ゲート電流Igも少ない。従って、スイッチング素子4aのスイッチング速度も遅い。スイッチング素子4aのターンオンが開始されると、コレクタ-エミッタ間電圧V1ceは、徐々に低下する。これに伴い、基準電圧Vaとコレクタ-エミッタ間電圧V1ceとの差が徐々に大きくなる。このため、ゲート電流Igも徐々に増加する。従って、スイッチング素子4aのターンオン開始後は、スイッチング素子4aのスイッチング速度も徐々に増加する。本実施形態によれば、スイッチング素子4aのターンオン中に、コレクタ-エミッタ間電圧V1ceの低下に伴って、ゲート電流Igを増加させることができ、第1の実施形態と同様の作用効果を得ることができる。なお、各実施形態では、電力変換装置を三相インバータとして説明したが、単相インバータでも同様の構成にすることができる。また、第3の実施形態では、分圧抵抗26a,26bによりスイッチング素子4aのコレクタ-エミッタ間電圧V1ceの電圧値を検出して、検出した電圧値に応じてスイッチング速度を増加させる構成としたが、これに限らない。第2の実施形態のように、微分回路によりスイッチング素子4aのコレクタ-エミッタ間電圧V1ceの時間変化率を検出して、検出した電圧の時間変化率によりスイッチング速度を増加させる構成としてもよい。これにより、第3の実施形態と同様の構成で、第2の実施形態の作用効果を得ることができる。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"