"光電変換部を含む画素が複数設けられているセンサ素子と、前記センサ素子に対面して積層するように貼り合わされており、パッド電極が設けられているロジック素子とを具備しており、前記センサ素子と前記ロジック素子との積層体は、前記パッド電極において前記センサ素子に対面するパッド面の上面に、パッド開口が設けられていると共に、前記パッド開口の側部を囲うようにパッド周辺ガードリングが設けられており、前記パッド周辺ガードリングは、前記パッド開口の側部において、少なくとも前記パッド開口と同じ深さまで設けられたトレンチの全体に、金属材料を一体で埋め込むことで形成されている、固体撮像装置。前記パッド周辺ガードリングは、上面から下面へ向かうに幅が伴って狭くなるように形成されている、請求項1に記載の固体撮像装置。前記パッド周辺ガードリングは、銅を用いて形成されており、前記センサ素子は、上面において前記パッド周辺ガードリングが設けられた部分を被覆するように、有機樹脂膜が設けられている、請求項1に記載の固体撮像装置。前記センサ素子は、第1半導体基板を含み、前記第1半導体基板において前記ロジック素子に対面する下面に第1配線層が設けられており、前記ロジック素子は、第2半導体基板を含み、前記第2半導体基板において前記センサ素子に対面する上面に第2配線層が設けられており、前記パッド電極は、前記第2配線層の内部に設けられており、前記パッド開口と前記パッド周辺ガードリングとのそれぞれは、少なくとも、前記第1半導体基板と前記第1配線層とを貫通するように設けられている、請求項1に記載の固体撮像装置。前記センサ素子と前記ロジック素子との積層体は、前記センサ素子と前記ロジック素子とが対面する面の方向において、前記複数の画素が配置された画素領域を含むチップ領域と、前記チップ領域の周りに位置するスクライブ領域とを有し、前記スクライブ領域においてダイシングされる部分よりも前記チップ領域側に、トレンチがチップ周辺ホールリングとして設けられていると共に、前記スクライブ領域において前記チップ周辺ホールリングが設けられている部分よりも前記チップ領域側に、チップ周辺ガードリングが設けられており、前記チップ周辺ガードリングは、前記チップ周辺ホールリングの側部において、少なくとも前記チップ周辺ホールリングと同じ深さまで設けられたトレンチの全体に、金属材料を一体で埋め込むことで形成されている、請求項1に記載の固体撮像装置。前記チップ周辺ガードリングは、上面から下面へ向かうに幅が伴って狭くなるように形成されている、請求項5に記載の固体撮像装置。前記チップ周辺ガードリングは、銅を用いて形成されており、前記センサ素子は、上面において前記チップ周辺ガードリングが設けられた部分を被覆するように、有機樹脂膜が設けられている、請求項5に記載の固体撮像装置。前記センサ素子は、第1半導体基板を含み、前記第1半導体基板において前記ロジック素子に対面する下面に第1配線層が設けられており、前記ロジック素子は、第2半導体基板を含み、前記第2半導体基板において前記センサ素子に対面する上面に第2配線層が設けられており、前記チップ周辺ホールリングと前記チップ周辺ガードリングとのそれぞれは、少なくとも、前記第1半導体基板と前記第1配線層とを貫通するように設けられている、請求項5に記載の固体撮像装置。前記センサ素子は、前記光電変換部の受光面に光を集光するオンチップレンズが前記複数の画素のそれぞれに対応して前記第1半導体基板の上面の側に設けられており、前記オンチップレンズは、前記第1半導体基板の上面において当該オンチップレンズを形成する部分を被覆するように設けられた前記有機樹脂膜を加工することで形成されている、請求項3に記載の固体撮像装置。前記センサ素子は、前記光電変換部の受光面に光を集光するオンチップレンズが前記複数の画素のそれぞれに対応して前記第1半導体基板の上面の側に設けられており、前記オンチップレンズは、前記第1半導体基板の上面において当該オンチップレンズを形成する部分を被覆するように設けられた前記有機樹脂膜を加工することで形成されている、請求項7に記載の固体撮像装置。光電変換部を含む画素が複数設けられているセンサ素子と、前記センサ素子に対面して積層するように貼り合わされており、パッド電極が設けられているロジック素子とを具備しており、前記センサ素子と前記ロジック素子との積層体は、前記パッド電極において前記センサ素子に対面するパッド面の上面に、パッド開口が設けられていると共に、前記パッド開口の側部を囲うようにパッド周辺ガードリングが設けられており、前記パッド周辺ガードリングは、前記パッド開口の側部において、少なくとも前記パッド開口と同じ深さまで設けられたトレンチの全体に、金属材料を一体で埋め込むことで形成されている、電子機器。第1半導体チップと、前記第1半導体チップに対面して積層するように貼り合わされており、パッド電極が設けられている第2半導体チップとを具備しており、前記第1半導体チップと前記第2半導体チップとの積層体は、前記パッド電極において前記第1半導体チップに対面するパッド面の上面に、パッド開口が設けられていると共に、前記パッド開口の側部を囲うようにパッド周辺ガードリングが設けられており、前記パッド周辺ガードリングは、前記パッド開口の側部において、少なくとも前記パッド開口と同じ深さまで設けられたトレンチの全体に、金属材料を一体で埋め込むことで形成されている、半導体装置。光電変換部を含む画素が複数設けられているセンサ素子と、パッド電極が設けられているロジック素子とを対面して積層するように貼り合わせる工程と、前記センサ素子と前記ロジック素子との積層体において、前記パッド電極にて前記センサ素子に対面するパッド面の上面に設けるパッド開口の側部を囲うようにパッド周辺ガードリングを設ける工程とを有し、前記パッド周辺ガードリングを設ける工程においては、前記パッド開口の側部において、少なくとも前記パッド開口と同じ深さまで設けられたトレンチの全体に、金属材料を一体で埋め込むことで、前記パッド周辺ガードリングを形成する、固体撮像装置の製造方法。しかしながら、上記の固体撮像装置などの半導体装置においては、装置の信頼性や、製品の歩留まりなどが十分でない場合がある。したがって、本技術は、装置の信頼性や、製品の歩留まりなどを向上可能な固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法を提供する。本技術の固体撮像装置,電子機器は、光電変換部を含む画素が複数設けられているセンサ素子と、前記センサ素子に対面して積層するように貼り合わされており、パッド電極が設けられているロジック素子とを具備しており、前記センサ素子と前記ロジック素子との積層体は、前記パッド電極において前記センサ素子に対面するパッド面の上面に、パッド開口が設けられていると共に、前記パッド開口の側部を囲うようにパッド周辺ガードリングが設けられており、前記パッド周辺ガードリングは、前記パッド開口の側部において、少なくとも前記パッド開口と同じ深さまで設けられたトレンチの全体に、金属材料を一体で埋め込むことで形成されている。電子機器。本技術の半導体装置は、第1半導体チップと、前記第1半導体チップに対面して積層するように貼り合わされており、パッド電極が設けられている第2半導体チップとを具備しており、前記第1半導体チップと前記第2半導体チップとの積層体は、前記パッド電極において前記第1半導体チップに対面するパッド面の上面に、パッド開口が設けられていると共に、前記パッド開口の側部を囲うようにパッド周辺ガードリングが設けられており、前記パッド周辺ガードリングは、前記パッド開口の側部において、少なくとも前記パッド開口と同じ深さまで設けられたトレンチの全体に、金属材料を一体で埋め込むことで形成されている。本技術の固体撮像装置の製造方法は、光電変換部を含む画素が複数設けられているセンサ素子と、パッド電極が設けられているロジック素子とを対面して積層するように貼り合わせる工程と、前記センサ素子と前記ロジック素子との積層体において、前記パッド電極にて前記センサ素子に対面するパッド面の上面に設けるパッド開口の側部を囲うようにパッド周辺ガードリングを設ける工程とを有し、前記パッド周辺ガードリングを設ける工程においては、前記パッド開口の側部において、少なくとも前記パッド開口と同じ深さまで設けられたトレンチの全体に、金属材料を一体で埋め込むことで、前記パッド周辺ガードリングを形成する。本技術では、パッド電極のパッド面の上面に設けるパッド開口の側部を囲うようにパッド周辺ガードリングを設ける。ここでは、パッド開口の側部において、少なくともパッド開口と同じ深さまで設けられたトレンチの全体に、金属材料を一体で埋め込むことで、このパッド周辺ガードリングを形成する。パッド開口から吸湿した水分が内部へ侵入することを、パッド周辺ガードリングが遮断する。本技術によれば、装置の信頼性や、製品の歩留まりなどを向上可能な固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法を提供することができる。実施形態について、図面を参照して説明する。なお、説明は、下記の順序で行う。1.実施形態1ホールリング有の場合2.実施形態2ホールリング無の場合3.その他<1.実施形態1>[A.装置構成]A-1カメラの要部構成図1は、実施形態1にかかるカメラの構成を示す図である。図1に示すように、カメラ40は、固体撮像装置1と、光学系42と、制御部43と、信号処理部44とを有する。各部について、順次、説明する。固体撮像装置1は、光学系42を介して被写体像として入射する入射光Hを、撮像面PSで受光して光電変換することによって、信号電荷を生成する。ここでは、固体撮像装置1は、制御部43から出力される制御信号に基づいて駆動する。そして、信号電荷を読み出し、電気信号として出力する。光学系42は、結像レンズや絞りなどの光学部材を含み、入射光Hを、固体撮像装置1の撮像面PSへ集光するように配置されている。制御部43は、各種の制御信号を固体撮像装置1と信号処理部44とに出力し、固体撮像装置1と信号処理部44とを制御して駆動させる。信号処理部44は、固体撮像装置1から出力された電気信号について信号処理を実施することによって、カラーデジタル画像を生成する。A-2固体撮像装置の全体構成固体撮像装置1の全体構成について説明する。図2,図3は、実施形態1にかかる固体撮像装置の全体構成を示す図である。図2は、ブロック図を示し、図3は、断面図を示している。図2に示すように、固体撮像装置1は、画素領域PAが設けられている。画素領域PAは、図2に示すように、矩形形状であり、複数の画素Pが水平方向xと垂直方向yとのそれぞれに並んで配置されている。つまり、画素Pがマトリクス状に並んでいる。この画素領域PAは、図1に示した撮像面PSに相当する。画素Pの詳細については、後述する。この他に、固体撮像装置1は、図2に示すように、垂直駆動回路3と、カラム回路4と、水平駆動回路5と、外部出力回路7と、タイミングジェネレータ8とが、周辺回路として設けられている。垂直駆動回路3は、図2に示すように、画素領域PAにおいて水平方向xに並ぶ複数の画素Pの行ごとに電気的に接続されている。カラム回路4は、図2に示すように、列単位で画素Pから出力される信号について信号処理を実施するように構成されている。ここでは、カラム回路4は、CDSCorrelatedDoubleSampling;相関二重サンプリング回路図示なしを含み、固定パターンノイズを除去する信号処理を実施する。水平駆動回路5は、図2に示すように、カラム回路4に電気的に接続されている。水平駆動回路5は、たとえば、シフトレジスタを含み、カラム回路4で画素Pの列ごとに保持されている信号を、順次、外部出力回路7へ出力させる。外部出力回路7は、図2に示すように、カラム回路4に電気的に接続されており、カラム回路4から出力された信号について信号処理を実施後、外部へ出力する。外部出力回路7は、AGCAutomaticGainControl回路7aとADC回路7bとを含む。外部出力回路7においては、AGC回路7aが信号にゲインをかけた後に、ADC回路7bがアナログ信号からデジタル信号へ変換して、外部へ出力する。タイミングジェネレータ8は、図2に示すように、垂直駆動回路3、カラム回路4、水平駆動回路5,外部出力回路7のそれぞれに電気的に接続されている。タイミングジェネレータ8は、各種パルス信号を生成し、垂直駆動回路3、カラム回路4、水平駆動回路5,外部出力回路7に出力することで、各部について駆動制御を行う。図3に示すように、固体撮像装置1は、センサ素子100と、ロジック素子200とを含む。センサ素子100と、ロジック素子200とのそれぞれは、図3に示すように、対面しており、その対面した面で互いに接合されている。このように、固体撮像装置1は、3次元積層構造であって、センサ素子100とロジック素子200とが積み重なっている。そして、センサ素子100とロジック素子200とのそれぞれが、互いに電気的に接続されている。固体撮像装置1において、センサ素子100には、上述の図2で示した画素領域PAが設けられている。また、センサ素子100には、上述の図2で示した周辺回路の一部が設けられている。たとえば、上述の図2で示した垂直駆動回路3とタイミングジェネレータ8とが、画素領域PAの周辺に設けられている。固体撮像装置1において、ロジック素子200には、上述の図2で示した周辺回路のうち、センサ素子100に設けられなかった回路が設けられている。たとえば、上述の図2で示したカラム回路4と、水平駆動回路5と、外部出力回路7とが設けられている。なお、センサ素子100に周辺回路を設けず、ロジック素子200に、図2で示した周辺回路の全てを設けるように、構成しても良い。その他、ロジック素子200に代えて、配線基板を設けても良い。すなわち、機能が異なる複数の半導体チップを積み重ねて、固体撮像装置を構成しても良い。A-3固体撮像装置1の要部構成固体撮像装置1の要部構成について説明する。図4~図7は、実施形態1にかかる固体撮像装置の要部構成を示す図である。ここでは、図4は、上面図であり、センサ素子100側の面を示している。また、図5,図6は、断面図である。図5は、図4のX1-X2部分を示している。これに対して、図6は、図4のX3-X4部分を示している。図7は、画素Pの回路構成を示している。A-3-1上面構成の概要図4に示すように、固体撮像装置1は、チップ領域CAと、スクライブ領域LAとが、面xy面に設けられている。チップ領域CAは、図4に示すように、水平方向xと垂直方向yにおいて区画された矩形形状であって、上述した画素領域PA図2参照を含む。この他に、チップ領域CAは、周辺領域SAを含む。チップ領域CAにおいて、画素領域PAは、図4に示すように、矩形形状であり、複数の画素Pが水平方向xと垂直方向yとのそれぞれに並んで配置されている。チップ領域CAにおいて、周辺領域SAは、図4に示すように、画素領域PAの周囲に位置している。この周辺領域SAにおいては、図4に示すように、パッド電極PADと、パッド周辺ガードリングPGと、パッド周辺絶縁リングPZとが設けられている。スクライブ領域LAは、図4に示すように、チップ領域CAの周りを囲うように位置している。ここでは、スクライブ領域LAは、水平方向xと垂直方向yとのそれぞれに延在する部分を含み、チップ領域CAの周りで矩形を描くように設けられている。このスクライブ領域LAには、図4に示すように、チップ周辺ガードリングCGとチップ周辺ホールリングCHとが設けられている。詳細については後述するが、ダイシング前のウエハ図示無しには、チップ領域CAが複数並んで設けられており、スクライブ領域LAは、その複数のチップ領域CAの間においてライン状に延在している。このスクライブ領域LAでは、ブレードが当てられてダイシングが行われ、上述したチップ領域CAを備える固体撮像装置1に分割される。A-3-2断面構成の概要図5,図6に示すように、上記の固体撮像装置1は、センサ素子100と、ロジック素子200とを含み、それぞれが対面して貼り合わされている。センサ素子100は、図5,図6に示すように、半導体基板101を含む。半導体基板101は、たとえば、単結晶シリコンからなる。図5,図6に示すように、センサ素子100は、半導体基板101においてロジック素子200に対面する側の表面下面には、配線層110と絶縁層120とが、順次、設けられている。配線層110と絶縁層120とのそれぞれは、半導体基板101の表面下面において、画素領域PA,周辺領域SA,スクライブ領域LAの全体に渡って設けられている。センサ素子100において、半導体基板101の内部には、図5に示すように、画素領域PAにフォトダイオード21が設けられている。センサ素子100において、半導体基板101の裏面上面には、図5,図6に示すように、第1絶縁膜102と第2絶縁膜103とが順次設けられている。第1絶縁膜102と第2絶縁膜103とのそれぞれは、半導体基板101の裏面上面において、画素領域PA,周辺領域SA,スクライブ領域LAの全体に渡って設けられている。また、半導体基板101の裏面上面において、画素領域PAには、図5に示すように、カラーフィルタCFとオンチップレンズOCLとが、第1絶縁膜102と第2絶縁膜103と介在して、順次、設けられている。この他に、半導体基板101の裏面上面において、周辺領域SA,スクライブ領域LAには、図6に示すように、レンズ材層104が、第1絶縁膜102と第2絶縁膜103と介在して設けられている。図示を省略しているが、センサ素子100において、配線層110が設けられた下面側には、半導体回路素子図示無しが設けられている。具体的には、半導体回路素子図示無しは、画素領域PAにおいては、図7に示す画素トランジスタTrを構成するように設けられている。また、周辺領域SAにおいては、たとえば、図2に示した、垂直駆動回路3、タイミングジェネレータ8を構成するように、半導体回路素子図示無しが設けられている。ロジック素子200は、図5,図6に示すように、半導体基板201を含む。半導体基板201は、たとえば、単結晶シリコンからなる。ロジック素子200は、半導体基板201が、センサ素子100の半導体基板101に対面している。ロジック素子200の半導体基板201は、支持基板として機能して、固体撮像装置1の全体の強度が確保される。ロジック素子は、図5,図6に示すように、半導体基板201においてセンサ素子100に対面する側の表面上面に、配線層210と絶縁層220とが、順次、設けられている。配線層210と絶縁層220とのそれぞれは、半導体基板201の表面上面において、画素領域PA,周辺領域SA,スクライブ領域LAの全体に渡って設けられている。図示を省略しているが、ロジック素子200において、半導体基板201の表面上面側には、MOSトランジスタなどの半導体回路素子図示無しが設けられている。半導体回路素子図示無しは、たとえば、図2に示した、カラム回路4、水平駆動回路5、外部出力回路7を構成するように設けられている。そして、固体撮像装置1は、図5,図6に示すように、センサ素子100の絶縁層120と、ロジック素子200の絶縁層220とが接合されており、これにより、センサ素子100と、ロジック素子200との両者が貼り合わされている。固体撮像装置1は、図5に示すように、センサ素子100の半導体基板101において、配線層110が設けられた表面下面側とは反対側の裏面上面から入射する入射光Hを、フォトダイオード21が受光するように構成されている。つまり、固体撮像装置1は、裏面照射型CMOSイメージセンサである。また、固体撮像装置1は、図6に示すように、周辺領域SAにおいては、図4に示した、パッド電極PAD、パッド周辺ガードリングPG、パッド周辺絶縁リングPZが設けられている。そして、図6に示すように、スクライブ領域LAには、図4に示した、チップ周辺ガードリングCGとチップ周辺ホールリングCHとが設けられている。A-3-3各部の詳細構成固体撮像装置1を構成する各部の詳細について、順次、説明する。aフォトダイオード21についてフォトダイオード21は、図5に示すように、画素領域PAにおいて、複数の画素Pのそれぞれに対応して設けられている。フォトダイオード21は、センサ素子100において、たとえば、厚みが1~30μmに薄膜化された半導体基板101に設けられている。フォトダイオード21は、被写体像として入射する入射光Hを受光して光電変換することによって、信号電荷を生成し蓄積するように形成されている。ここでは、図5に示すように、半導体基板101の裏面上面側であって、フォトダイオード21の上方には、カラーフィルタCF,マイクロレンズMLが設けられている。このため、フォトダイオード21は、これらの各部を順次介して入射した入射光Hを、受光面JSで受光して光電変換が行われる。フォトダイオード21は、たとえば、n型電荷蓄積領域図示なしを含み、そのn型電荷蓄積領域図示なしが、半導体基板101のp型半導体領域図示なしに設けられている。そして、そのn型電荷蓄積領域において、半導体基板101の表面側には、不純物濃度が高いp型半導体領域図示なしが、正孔蓄積層として設けられている。つまり、フォトダイオード21は、HADHoleAccumulationDiode構造で形成されている。図7に示すように、各フォトダイオード21は、アノードが接地されており、蓄積した信号電荷ここでは、電子が、画素トランジスタTrによって読み出され、電気信号として垂直信号線27へ出力されるように構成されている。b画素トランジスタTrについて画素トランジスタTrは、上述したように、画素領域PAにおいて、複数の画素Pのそれぞれに対応して設けられている。画素トランジスタTrは、図7に示すように、転送トランジスタ22と、増幅トランジスタ23と、選択トランジスタ24と、リセットトランジスタ25とを含み、各画素Pにおいて、フォトダイオード21から信号電荷を電気信号として出力する。上述したように、図5では、画素トランジスタTrについて図示を省略しているが、画素トランジスタTrは、半導体基板101の表面下面に設けられている。具体的には、画素トランジスタTrを構成する各トランジスタ22~25は、たとえば、半導体基板101において画素Pの間を分離する領域に、活性化領域図示なしが形成されており、各ゲートがn型不純物を含むポリシリコンを用いて形成されている。画素トランジスタTrにおいて、転送トランジスタ22は、図7に示すように、フォトダイオード21で生成された信号電荷を、フローティングディフュージョンFDに転送するように構成されている。具体的には、転送トランジスタ22は、フォトダイオード21のカソードと、フローティングディフュージョンFDとの間に設けられている。そして、転送トランジスタ22は、ゲートに転送線26が電気的に接続されている。転送トランジスタ22では、転送線26からゲートに送信される転送信号TGに基づいて、フォトダイオード21において蓄積された信号電荷を、フローティングディフュージョンFDに転送する。画素トランジスタTrにおいて、増幅トランジスタ23は、図7に示すように、フローティングディフュージョンFDにおいて、電荷から電圧へ変換された電気信号を増幅して出力するように構成されている。具体的には、増幅トランジスタ23は、ゲートが、フローティングディフュージョンFDに電気的に接続されている。また、増幅トランジスタ23は、ドレインが電源供給線Vddに電気的に接続され、ソースが選択トランジスタ24に電気的に接続されている。増幅トランジスタ23は、選択トランジスタ24がオン状態になるように選択されたときには、定電流源Iから定電流が供給されて、ソースフォロアとして動作する。このため、増幅トランジスタ23では、選択トランジスタ24に選択信号が供給されることによって、フローティングディフュージョンFDにおいて、電荷から電圧へ変換された電気信号が増幅される。画素トランジスタTrにおいて、選択トランジスタ24は、図7に示すように、選択信号に基づいて、増幅トランジスタ23によって出力された電気信号を、垂直信号線27へ出力するように構成されている。具体的には、選択トランジスタ24は、選択信号が供給されるアドレス線28にゲートが接続されている。そして、選択トランジスタ24は、選択信号が供給された際にはオン状態になり、上記のように増幅トランジスタ23によって増幅された出力信号を、垂直信号線27に出力する。画素トランジスタTrにおいて、リセットトランジスタ25は、図7に示すように、リセットトランジスタ25は、増幅トランジスタ23のゲート電位をリセットするように構成されている。具体的には、リセットトランジスタ25は、リセット信号が供給されるリセット線29にゲートが電気的に接続されている。また、リセットトランジスタ25は、ドレインが電源供給線Vddに電気的に接続され、ソースがフローティングディフュージョンFDに電気的に接続されている。そして、リセットトランジスタ25は、リセット線29から送信されたリセット信号に基づいて、フローティングディフュージョンFDを介して、増幅トランジスタ23のゲート電位を、電源電圧にリセットする。各トランジスタ22,24,25の各ゲートは、水平方向xに並ぶ複数の画素Pからなる行単位で接続されており、その行単位にて並ぶ複数の画素について同時に駆動される。具体的には、上述した垂直駆動回路図示なしによって供給される選択信号によって、水平ライン画素行単位で垂直な方向に順次選択される。そして、タイミングジェネレータ図示なしから出力される各種タイミング信号によって各画素Pのトランジスタが制御される。これにより、各画素Pにおける出力信号が垂直信号線27を通して画素Pの列毎にカラム回路図示なしに読み出される。そして、カラム回路で保持された信号が、水平駆動回路図示なしによって選択されて、外部出力回路図示なしへ順次出力される。cカラーフィルタCFについてカラーフィルタCFは、図5に示すように、画素領域PAにおいて、半導体基板101の裏面上面側に設けられている。ここでは、半導体基板101の裏面上面には、第1絶縁膜102と第2絶縁膜103とが設けられている。第1絶縁膜102は、反射防止膜として機能するように、たとえば、SiNなどの絶縁材料を用いて形成されている。また、第2絶縁膜103は、銅拡散防止膜として機能するように、たとえば、SiCなどの低誘電率な絶縁材料を用いて形成されている。そして、この第2絶縁膜103の上面に、カラーフィルタCFが形成されている。カラーフィルタCFは、半導体基板101の裏面上面側からオンチップレンズOCLを介して入射する入射光Hが着色されて透過するように形成されている。たとえば、カラーフィルタCFは、入射光Hとして入射する可視光線のうち、所定の波長領域の光が選択的に透過するように形成されている。カラーフィルタCFは、たとえば、赤色フィルタ層図示なし、緑色フィルタ層図示なし、青色フィルタ層図示なしを含み、ベイヤー配列で、その3原色の各フィルタ層が、各画素Pに対応するように配置されている。たとえば、カラーフィルタCFは、着色顔料とフォトレジスト樹脂とを含む塗布液を、スピンコート法などのコーティング方法によって塗布して塗膜を形成後、リソグラフィ技術によって、その塗膜をパターン加工して形成される。dオンチップレンズOCL,レンズ材層104についてオンチップレンズOCLは、図5に示すように、画素領域PAにおいて、複数の画素Pのそれぞれに対応して設けられている。オンチップレンズOCLは、半導体基板101の裏面上面側において、カラーフィルタCFの上面に設けられている。オンチップレンズOCLは、半導体基板101の裏面上面から上方に凸状に突き出た凸レンズであり、半導体基板101の裏面上面側から入射する入射光Hをフォトダイオード21へ集光する。詳細については後述するが、オンチップレンズOCLは、カラーフィルタCFを介して第2絶縁膜103の上面に成膜されたレンズ材層104図6参照を加工することで形成されている。たとえば、第2絶縁膜103の上面に有機樹脂材料を成膜することで、レンズ材層104を設ける。そして、レンズ材層104上にフォトレジスト膜図示無しを設けた後に、そのフォトレジスト膜図示無しをレンズ形状にパターン加工する。そして、そのレンズ形状のレジストパターン図示無しをマスクとして、そのレンズ材層104についてエッチバック処理を実施する。このようにして、オンチップレンズOCLが形成される。なお、上記以外に、レンズ材層104をパターン加工後、リフロー処理することで、オンチップレンズOCLを形成しても良い。レンズ材層104は、図6に示すように、周辺領域SAおよびスクライブ領域LAにおいては、オンチップレンズOCLに加工されずに、第2絶縁膜103の上面を被覆するように設けられている。図6に示すように、周辺領域SAでは、レンズ材層104は、半導体基板101の上面においてパッド周辺ガードリングPGが設けられた部分を、第2絶縁膜103を介して被覆するように設けられている。また、レンズ材層104は、パッド周辺絶縁リングPZが設けられた部分を、第2絶縁膜103を介して被覆するように設けられている。そして、レンズ材層104は、パッド電極PADが設けられた部分に、パッド開口PKが形成されている。図6に示すように、スクライブ領域LAにおいては、レンズ材層104は、周辺領域SAに近い部分に設けられ、周辺領域SAから遠い部分には、設けられていない。具体的には、レンズ材層104は、スクライブ領域LAにおいて周辺領域SAに近い部分であって、半導体基板101の上面においてチップ周辺ガードリングCGが設けられた部分を、第2絶縁膜103を介して被覆するように設けられている。しかし、レンズ材層104は、スクライブ領域LAにおいて周辺領域SAから遠い部分であって、ダイシングが行われて切断される部分に近い部分には、設けられていない。eセンサ素子100の配線層110,絶縁層120についてセンサ素子100において、配線層110は、図5,図6に示すように、半導体基板101のうち、カラーフィルタCF、マイクロレンズMLなどの各部が設けられた裏面上面とは反対側の表面下面に設けられている。つまり、センサ素子100において、配線層110は、半導体基板101のうち、ロジック素子200に対面する側の面下面に設けられている。配線層110は、図5に示すように、配線110Hと絶縁層110Zとを含み、絶縁層110Z内において、配線110Hが設けられている。配線層110は、いわゆる多層配線層であり、絶縁層110Zを構成する層間絶縁膜と配線110Hとが、交互に、複数回、積層されて形成されている。たとえば、シリコン酸化物などの絶縁材料を用いて、絶縁層110Zが形成されている。また、アルミニウムなどの導電性の金属材料を用いて、配線110Hが形成されている。配線層110において、配線110Hは、図7で示した、転送線26,アドレス線28,垂直信号線27,リセット線29などの各配線として機能するように、複数が積層して形成されている。そして、図5,図6に示すように、配線層110において半導体基板101側とは反対側の表面下面には、絶縁層120が設けられている。たとえば、絶縁層120は、シリコン酸化物などの絶縁材料を用いて、絶縁層110Zが形成されている。fロジック素子200の配線層210,絶縁層220についてロジック素子200において、配線層210は、図5,図6に示すように、半導体基板201のうち、センサ素子100に対面する側の面上面に設けられている。配線層210は、図5に示すように、配線210Hと絶縁層210Zとを含み、絶縁層210Z内において、配線210Hが設けられている。配線層210は、いわゆる多層配線層であり、絶縁層210Zを構成する層間絶縁膜と配線210Hとが、交互に、複数回、積層されて形成されている。たとえば、シリコン酸化物などの絶縁材料を用いて、絶縁層210Zが形成されている。また、アルミニウムなどの導電性の金属材料を用いて、配線210Hが形成されている。配線層210において、配線210Hは、ロジック素子200の半導体基板201に設けられた半導体回路素子図示無しに電気的に接続する配線として機能するように、複数が積層して形成されている。そして、図5,図6に示すように、配線層210において半導体基板201側とは反対側の表面上面には、絶縁層220が設けられている。たとえば、絶縁層220は、シリコン酸化物などの絶縁材料を用いて、絶縁層110Zが形成されている。gパッド電極PADについてパッド電極PADは、図4,図6に示すように、周辺領域SAに設けられている。ここでは、図4に示すように、パッド電極PADは、複数が、画素領域PAの右側端部に設けられている。また、図6に示すように、パッド電極PADは、ロジック素子200の配線層210の内部に設けられている。具体的には、パッド電極PADは、配線層210を構成する絶縁層210Z内に設けられている。パッド電極PADは、たとえば、配線層210を構成する他の配線210Hと同様に、アルミニウムなどの導電性の金属材料を用いて形成されている。パッド電極PADは、他の配線210Hと電気的に接続されており、ロジック素子200に設けた半導体回路素子図示無しと、その外部に設けた素子図示無しとの間が電気的に接続される。たとえば、パッド電極PADは、センサ素子100の配線層110内に設けられた他のパッド電極図示無しと電気的に接続される。また、パッド電極PADは、ボンディングワイヤ図示無しを用いて、センサ素子100以外に設けられた外部素子図示無しに電気的に接続される。図6に示すように、パッド電極PADは、上方にパッド開口PKが形成されており、パッド電極PADの上面が露出している。ここでは、パッド開口PKは、パッド電極PADの上面からレンズ材層104の上面までの間を貫通するように設けられている。具体的には、パッド開口PKは、第1パッド開口PK1と第2パッド開口PK2とを含み、第1パッド開口PK1と第2パッド開口PK2とが深さ方向zにおいて積み重なるように設けられている。第1パッド開口PK1は、図6に示すように、センサ素子100の配線層110の上面から、レンズ材層104の上面までの間を貫通するように設けられている。すなわち、第1パッド開口PK1は、センサ素子100の半導体基板101と第1絶縁膜102と第2絶縁膜103とレンズ材層104とのそれぞれを貫通するように形成されている。第2パッド開口PK2は、図6に示すように、パッド電極PADの上面から、センサ素子100の配線層110の上面までの間を貫通するように設けられている。すなわち、第2パッド開口PK2は、センサ素子100の配線層110と絶縁層120との両者を貫通するように形成されている。また、第2パッド開口PK2は、ロジック素子200の絶縁層220と共に、配線層210においてパッド電極PADが設けられた部分の上方が貫通するように形成されている。hパッド周辺ガードリングPGについてパッド周辺ガードリングPGは、図4,図6に示すように、周辺領域SAに設けられている。ここでは、図4に示すように、パッド周辺ガードリングPGは、パッド電極PADの周りを矩形状に囲うように設けられている。図6に示すように、パッド周辺ガードリングPGは、ロジック素子200の半導体基板201の表面上面から、センサ素子100の第1絶縁膜102の上面までの間に設けられている。パッド周辺ガードリングPGは、図6に示すように、第1パッド周辺ガードリングPG1と第2パッド周辺ガードリングPG2とを含む。第1パッド周辺ガードリングPG1と第2パッド周辺ガードリングPG2とのそれぞれは、深さ方向zにおいて、積み重なるように設けられている。パッド周辺ガードリングPGのうち、第1パッド周辺ガードリングPG1は、図6に示すように、パッド開口PKの側部に位置するように設けられている。また、第1パッド周辺ガードリングPG1は、深さ方向zにおいて幅が上方から下方へ向かうに伴って狭くなるように形成されている。図6に示すように、第1パッド周辺ガードリングPG1は、センサ素子100の第1絶縁膜102の上面から第2パッド周辺ガードリングPG2の上面までの間に形成されたたトレンチTRPに形成されている。具体的には、第1パッド周辺ガードリングPG1は、センサ素子100の半導体基板101と第1絶縁膜102と配線層110と絶縁層120とのそれぞれを貫通するように形成されている。また、第1パッド周辺ガードリングPG1は、ロジック素子200の絶縁層220と共に、配線層210において第2パッド周辺ガードリングPG2が設けられた部分の上方が貫通するように形成されている。このように、第1パッド周辺ガードリングPG1は、TCVThroughChipViaとしてセンサ素子100を貫通するトレンチTRPに設けられている。パッド周辺ガードリングPGのうち、第2パッド周辺ガードリングPG2は、図6に示すように、パッド電極PADの側部に位置するように設けられている。図6に示すように、第2パッド周辺ガードリングPG2は、配線層210の内部に設けられている。第1パッド周辺ガードリングPG1と第2パッド周辺ガードリングPG2とのそれぞれは、パッド開口PK内の側面から吸湿された水分が、チップ領域CA画素領域PA,周辺領域SAへ浸入することをガードするように形成されている。つまり、第1パッド周辺ガードリングPG1と第2パッド周辺ガードリングPG2とのそれぞれは、パッド開口PKとの間に位置する部分よりも、湿気が透過しにくい材料で形成されている。たとえば、第1パッド周辺ガードリングPG1は、銅などの金属材料を用いて形成されている。第1パッド周辺ガードリングPG1は、図6に示すように、トレンチTRPの全体に金属材料を一体で埋め込むことで形成されている。また、第2パッド周辺ガードリングPG2は、たとえば、配線層210を構成する配線210Hと同様に、アルミニウムなどの導電性の金属材料からなる金属導電膜を積層することで形成されている。また、第2パッド周辺ガードリングPG2は、その積層する複数の金属導電膜の間が連結する金属層が設けられている。iパッド周辺絶縁リングPZについてパッド周辺絶縁リングPZは、図4,図6に示すように、周辺領域SAに設けられている。ここでは、図4に示すように、パッド周辺絶縁リングPZは、パッド周辺ガードリングPGを介して、パッド電極PADの周りを矩形状に囲うように設けられている。また、図6に示すように、パッド周辺絶縁リングPZは、センサ素子100の半導体基板101において裏面上面から表面下面の間を貫通するように設けられている。パッド周辺絶縁リングPZは、絶縁材料を用いて形成されている。そして、パッド周辺絶縁リングPZは、たとえば、製造時に位置合わせマークとして用いられる。jチップ周辺ホールリングCHについてチップ周辺ホールリングCHは、図4,図6に示すように、スクライブ領域LAに設けられている。ここでは、図4に示すように、チップ周辺ホールリングCHは、スクライブ領域LAにおいて、ダイシングで切断される端部よりもチップ領域CAの側の内側部分に設けられている。チップ周辺ホールリングCHは、チップ領域CAの周りを矩形状に囲うように設けられている。図6に示すように、チップ周辺ホールリングCHは、エアギャップであり、ロジック素子200の配線層210の上側部分から、センサ素子100の第2絶縁膜103の上面までの間を開口させることで形成されている。すなわち、チップ周辺ホールリングCHは、センサ素子100の半導体基板101と第1絶縁膜102と第2絶縁膜103と配線層110と絶縁層120とのそれぞれを貫通するように形成されている。また、チップ周辺ホールリングCHは、ロジック素子200の絶縁層220を貫通すると共に、配線層210の上方に溝を設けることで形成されている。チップ周辺ホールリングCHは、図6に示すように、深さ方向zで同じ幅になるように形成されている。詳細については後述するが、チップ周辺ホールリングCHは、スクライブ領域LAでダイシングの際に生ずるチッピングが、チップ領域CAまで達することを防止するために設けられている。kチップ周辺ガードリングCGについてチップ周辺ガードリングCGは、図4,図6に示すように、スクライブ領域LAに設けられている。ここでは、図4に示すように、チップ周辺ガードリングCGは、スクライブ領域LAにおいて、ダイシングで切断される端部よりもチップ領域CAの側の内側部分に設けられている。チップ周辺ガードリングCGは、チップ領域CAの周りを矩形状に囲うように設けられている。チップ周辺ガードリングCGは、図6に示すように、第1チップ周辺ガードリングCG1と第2チップ周辺ガードリングCG2とを含む。第1チップ周辺ガードリングCG1と第2チップ周辺ガードリングCG2とのそれぞれは、深さ方向zにおいて、積み重なるように設けられている。第1チップ周辺ガードリングCG1と第2チップ周辺ガードリングCG2とのそれぞれは、チップ周辺ホールリングCHよりもチップ領域CAに近い位置に設けられている。チップ周辺ガードリングCGのうち、第1チップ周辺ガードリングCG1は、図6に示すように、チップ周辺ホールリングCHの側部に位置するように設けられている。第1チップ周辺ガードリングCG1は、深さ方向zにおいて幅が上方から下方へ向かうに伴って狭くなるように形成されている。図6に示すように、第1チップ周辺ガードリングCG1は、センサ素子100の第1絶縁膜102の上面から第2パッド周辺ガードリングPG2の上面までの間に形成されたトレンチTRCに形成されている。具体的には、第1チップ周辺ガードリングCG1は、センサ素子100の半導体基板101と第1絶縁膜102と配線層110と絶縁層120とのそれぞれを貫通するように形成されている。また、第1チップ周辺ガードリングCG1は、ロジック素子200の絶縁層220と共に、配線層210において第2チップ周辺ガードリングCG2が設けられた部分の上方が貫通するように形成されている。このように、第1チップ周辺ガードリングCG1は、第1パッド周辺ガードリングPG1と同様に、TCVとしてセンサ素子100を貫通するトレンチTRCに設けられている。第1チップ周辺ガードリングCG1は、チップ周辺ホールリングCH内の側面から吸湿された水分が、チップ領域CA画素領域PA,周辺領域SAへ浸入することをガードするように形成されている。ここでは、第1チップ周辺ガードリングCG1は、チップ周辺ホールリングCHとの間に位置する部分よりも、湿気が透過しにくい材料で形成されている。これと共に、第1チップ周辺ガードリングCG1は、スクライブ領域LAにおいてダイシングの際に生ずるチッピングが、側面からチップ領域CAまで達することを防止するように設けられている。ここでは、第1チップ周辺ガードリングCG1は、チップ周辺ホールリングCHとの間に位置する部分に対して、硬度,剛性率などの性質が異なる材料であり、たとえば、機械的強度が大きな材料で形成されている。たとえば、第1チップ周辺ガードリングCG1は、第1パッド周辺ガードリングPG1と同様に、銅などの金属材料を用いて形成されている。第1チップ周辺ガードリングCG1は、図6に示すように、トレンチTRPの全体に金属材料を一体で埋め込むことで形成されている。チップ周辺ガードリングCGのうち、第2チップ周辺ガードリングCG2は、図6に示すように、第2パッド周辺ガードリングPG2と同様に、ロジック素子200の配線層210の内部に設けられている。第2チップ周辺ガードリングCG2は、配線層210を構成する絶縁層210Zの内部において、複数の金属導電膜を連結させて積層することで形成されている。チップ周辺ガードリングCGは、図6に示すように、第3チップ周辺ガードリングCG3を更に含む。チップ周辺ガードリングCGのうち、第3チップ周辺ガードリングCG3は、図4では図示を省略しているが、チップ周辺ホールリングCHと同様な位置に設けられている。つまり、第3チップ周辺ガードリングCG3は、チップ周辺ホールリングCHと同様に、スクライブ領域LAにおいて、ダイシングで切断される端部よりもチップ領域CAの側の内側部分に設けられている。第3チップ周辺ガードリングCG3は、チップ周辺ホールリングCHと同様に、チップ領域CAの周りを矩形状に囲うように設けられている。第3チップ周辺ガードリングCG3は、第2チップ周辺ガードリングCG2よりもチップ領域CAの側から遠い位置に設けられている。第3チップ周辺ガードリングCG3は、図6に示すように、第2チップ周辺ガードリングCG2と同様に、ロジック素子200の配線層210の内部に設けられている。第3チップ周辺ガードリングCG3は、配線層210を構成する絶縁層210Zの内部において、複数の金属導電膜を連結させて積層することで形成されている。すなわち、ロジック素子200の配線層210において、スクライブ領域LAには、第2チップ周辺ガードリングCG2と第3チップ周辺ガードリングCG3との複数のガードリングが設けられている。第2チップ周辺ガードリングCG2と第3チップ周辺ガードリングCG3とのそれぞれは、ダイシングされた側面から吸湿された水分が、チップ領域CA画素領域PA,周辺領域SAへ浸入することをガードするように形成されている。これと共に、第2チップ周辺ガードリングCG2と第3チップ周辺ガードリングCG3とのそれぞれは、スクライブ領域LAにおいてダイシングの際に生ずるチッピングが、側面からチップ領域CAまで達することを防止するために設けられている。たとえば、第2チップ周辺ガードリングCG2と第3チップ周辺ガードリングCG3とのそれぞれは、配線層210を構成する配線210Hと同様に、アルミニウムなどの導電性の金属材料を用いて形成されている。[B]製造方法上記の固体撮像装置1を製造する製造方法の要部について説明する。図8~図13は、実施形態1にかかる固体撮像装置の製造方法を示す図である。ここで、図8は、ダイシングによって上記の固体撮像装置1へ分割する前の半導体基板101の上面を示している。図9~図13は、図6と同様に、X3-X4部分の断面を示すと共に、分割前において、その右側の隣に設けられた固体撮像装置のスクライブ領域LAの断面を示している。図9は、図4と同様に、X3-X4部分の断面を示している。また、図10は、図5と同様に、X5-X6部分の断面を示している。本実施形態では、図7に示すように、複数の固体撮像装置1を、円盤状の大判な半導体基板101の面xy面に並ぶように形成する。ここでは、図9~図13に示すように、a~eの各工程を経て、複数の固体撮像装置1を形成する。つまり、半導体ウエハの面に、固体撮像装置1を半導体チップとして複数設ける。その後、その固体撮像装置1の周囲においてライン状に設けられたスクライブ領域LAにおいて、ブレード図示なしを用いてダイシングすることによって、複数の固体撮像装置1に分割する。これにより、図6に示したように、固体撮像装置1が製造される。下記より、固体撮像装置1を製造する際の各製造工程について、順次、説明する。a貼り合わせなどの実施まず、図9に示すように、センサ素子100の半導体基板101とロジック素子200の半導体基板201とを貼り合わせる。この貼り合わせの実施に先立って、図9に示すように、ロジック素子200を構成する半導体基板201の表面上面に、配線層210と絶縁層220とを、順次、設ける。ここでは、ロジック素子200を構成する半導体基板201の表面上面側に、半導体回路素子図示無しを設ける。そして、半導体回路素子図示無しが設けられた半導体基板201の表面上面全体を被覆するように、配線層210を設ける。ロジック素子200を構成する配線層210の形成においては、図9に示すように、周辺領域SAに、パッド電極PADと第2パッド周辺ガードリングPG2とを、絶縁層210Z内に設ける。さらに、ロジック素子200を構成する配線層210の形成においては、図9に示すように、スクライブ領域LAに、第2チップ周辺ガードリングCG2と第3チップ周辺ガードリングCG3とを設ける。本実施形態では、配線層210の形成の際には、パッド電極PAD、第2パッド周辺ガードリングPG2、第2チップ周辺ガードリングCG2、第3チップ周辺ガードリングCG3のそれぞれを、同時に形成する。具体的には、配線210Hの形成部分に金属材料を成膜すると同時に、各部の形成部分にも金属材料を成膜する。そして、配線210Hへのパターン加工の際に、同時に、各部へのパターン加工を行う。そして、上記のように形成した配線層210の表面上面全体を被覆するように、絶縁層220を設けて、ロジック素子200を形成する。ロジック素子200の他に、センサ素子100を構成する各部を半導体基板101に形成する。本工程では、図9に示すように、センサ素子100を構成する半導体基板101の裏面上面側には、第1絶縁膜102を設け、それよりも上方に設ける部材については、本工程では設けない。つまり、図5,図6に示すセンサ素子100において、第2絶縁膜103、カラーフィルタCF,オンチップレンズOCL,レンズ材層104については、本工程では形成しない。具体的には、図9に示すように、半導体基板101の周辺領域SAに、パッド周辺絶縁リングPZを設ける。パッド周辺絶縁リングPZについては、半導体基板101に溝を形成後、その溝に絶縁材料を埋め込むことで形成する。そして、図9では図示していないが、半導体基板101の画素領域PAに、フォトダイオード21を設ける図5参照。また、半導体基板101の表面下面側に、画素トランジスタTr図7参照などの半導体回路素子図示無しを設ける。そして、図9に示すように、画素トランジスタTrなどの半導体回路素子図示無しが設けられた半導体基板101の表面下面の全体を被覆するように、配線層110を設ける。そして、図9に示すように、その配線層110の表面下面の全体を被覆するように、絶縁層120を設ける。この後、図9に示すように、センサ素子100の絶縁層120と、ロジック素子200の絶縁層220とを、たとえば、プラズマ接合によって接合する。このようにして、センサ素子100の半導体基板101とロジック素子200の半導体基板201とを貼り合わせる。貼り合わせた後、センサ素子100の構成する半導体基板101を薄膜化する。ここでは、半導体基板101の裏面側について、たとえば、CMP処理などの除去加工処理を実施することで、半導体基板101を薄膜化する。たとえば、半導体基板101の内部に設けたパッド周辺絶縁リングPZが露出するまで、半導体基板101を薄膜化する。そして、図9に示すように、センサ素子100の構成する半導体基板101の裏面上面に、第1絶縁膜102を設ける。bトレンチTRP,TRCの形成つぎに、図10に示すように、トレンチTRP,TRCを形成する。ここでは、図10に示すように、周辺領域SAにおいて第1パッド周辺ガードリングPG1図6参照を形成する部分にトレンチTRPを形成する。具体的には、図10に示すように、センサ素子100の第1絶縁膜102の上面から第2パッド周辺ガードリングPG2の上面までの間を貫通するように、このトレンチTRPを形成する。つまり、センサ素子100の半導体基板101と第1絶縁膜102と配線層110と絶縁層120と、ロジック素子200の絶縁層220と共に、配線層210において第2パッド周辺ガードリングPG2が設けられた部分の上方が貫通するように形成する。図10に示すように、トレンチTRPの他に、スクライブ領域LAにおいて第1チップ周辺ガードリングCG1図6参照を形成する部分に、トレンチTRCを形成する。具体的には、図10に示すように、センサ素子100の第1絶縁膜102の上面から第2チップ周辺ガードリングCG2の上面までの間を貫通するように、このトレンチTRCを形成する。つまり、センサ素子100の半導体基板101と第1絶縁膜102と配線層110と絶縁層120とロジック素子200の絶縁層220と共に、配線層210において第2チップ周辺ガードリングCG2が設けられた部分の上方が貫通するように形成する。本実施形態においては、各トレンチTRP,TRCについて、同時に形成する。ここでは、各トレンチTRP,TRCについて、深さ方向zにおいて幅が上方から下方へ向かうに伴って狭くなるように形成する。つまり、深さ方向zの断面がテーパー状になるように形成する。本工程では、第1絶縁膜102の上面を被覆するようにフォトレジスト膜図示無しを成膜後、そのフォトレジスト膜図示無しをパターン加工して、レジストパターン図示無しを形成する。レジストパターン図示無しについては、第1絶縁膜102の上面において、各トレンチTRP,TRCを形成する部分が露出し、他の部分が被覆された状態になるように形成する。そして、そのレジストパターン図示無しをマスクとして用いて、第1絶縁膜102などの各部についてエッチング処理を実施する。これにより、各トレンチTRP,TRCが形成される。各トレンチTRP,TRCについては、たとえば、下記のように形成することが好適である。トレンチTRP,TRCについて幅:1~4μm深さ:10μmc第1パッド周辺ガードリングPG1,第1チップ周辺ガードリングCG1の形成つぎに、図11に示すように、第1パッド周辺ガードリングPG1,第1チップ周辺ガードリングCG1を形成する。ここでは、図11に示すように、上記の工程で形成した各トレンチTRP,TRCに金属導電材料を埋め込むことで、第1パッド周辺ガードリングPG1と、第1チップ周辺ガードリングCG1とのそれぞれを形成する。具体的には、図11に示すように、第2チップ周辺ガードリングCG2の上面に設けられたトレンチTRCに金属導電材料を埋め込むことで、第1パッド周辺ガードリングPG1を形成する。また、第2チップ周辺ガードリングCG2の上面に設けられたトレンチTRCに金属導電材料を埋め込むことで、第1チップ周辺ガードリングCG1を形成する。本実施形態においては、第1パッド周辺ガードリングPG1と、第1チップ周辺ガードリングCG1とのそれぞれを、同時に形成する。本工程では、たとえば、Cu銅を電解メッキ法によって各トレンチTRP,TRCの内部に埋め込むように成膜する。たとえば、電流値が10A以下のメッキ条件で、この形成を実施する。これにより、図11に示すように、第1パッド周辺ガードリングPG1および第1チップ周辺ガードリングCG1は、深さ方向zにおいて幅が上方から下方へ向かうに伴って狭くなるように形成される。つまり、第1パッド周辺ガードリングPG1および第1チップ周辺ガードリングCG1は、深さ方向zの断面がテーパー状になるように形成される。d第2絶縁膜103、レンズ材層104の形成つぎに、図12に示すように、第2絶縁膜103とレンズ材層104とを形成する。ここでは、図12に示すように、第1絶縁膜102の上面を被覆するように、第2絶縁膜103を設ける。この後、図12に示すように、第2絶縁膜103の上面を被覆するように、レンズ材層104を設ける。図12では図示していないが、画素領域PAにおいても、第2絶縁膜103とレンズ材層104とを形成する。画素領域PAでは、図6に示すように、第2絶縁膜103の形成後であってレンズ材層104の形成前に、カラーフィルタCFを形成する。また、画素領域PAでは、レンズ材層104の形成後に、そのレンズ材層104を加工して、オンチップレンズOCLを形成する。第2絶縁膜103については、第1パッド周辺ガードリングPG1と第1チップ周辺ガードリングCG1の銅成分が拡散することを防止する銅拡散防止膜として機能するように、たとえば、SiCなどの低誘電率な絶縁材料を用いて形成する。また、レンズ材層104についても、銅拡散防止膜として機能するように、センサ素子100の上面において第1チップ周辺ガードリングCG1,第1パッド周辺ガードリングPG1が設けられた部分を被覆するように設けられている。eパッド開口PK,チップ周辺ホールリングCHの形成つぎに、図13に示すように、パッド開口PKとチップ周辺ホールリングCHとを形成する。ここでは、図13に示すように、パッド電極PADの上面が露出するように、パッド開口PKを周辺領域SAに形成する。パッド開口PKの形成においては、まず、第1パッド開口PK1を形成する。第1パッド開口PK1については、図13に示すように、センサ素子100の半導体基板101と第1絶縁膜102と第2絶縁膜103とレンズ材層104とにおいて、第1パッド開口PK1を形成する部分をエッチング処理で除去することで形成する。そして、第2パッド開口PK2を形成する。第2パッド開口PK2については、センサ素子100の配線層110および絶縁層120と、ロジック素子200の配線層210および絶縁層220とにおいて、第2パッド開口PK2を形成する部分をエッチング処理で除去することで形成する。本工程では、パッド開口PKの他に、図13に示すように、チップ周辺ホールリングCHをスクライブ領域LAに設ける。チップ周辺ホールリングCHの形成の際には、図13に示すように、第2絶縁膜103の上面において、チップ周辺ホールリングCHを形成する部分を含む領域から、レンズ材層104を除去する。具体的には、レンズ材層104については、スクライブ領域LAにおいて周辺領域SAに近い部分であって、第1チップ周辺ガードリングCG1が設けられた部分を残し、周辺領域SAから遠い部分であってチップ周辺ホールリングCHを形成する部分を除去する。また、スクライブ領域LAにおいて、ダイシングによって切断される部分太い破線部分から、レンズ材層104を除去する。そして、センサ素子100の半導体基板101,第1絶縁膜102,第2絶縁膜103,配線層110,絶縁層120と、ロジック素子200の絶縁層220,配線層210とにおいて、チップ周辺ホールリングCHの形成部分を除去する。たとえば、エッチング処理の実施によって、これらの部分を除去する。これにより、チップ周辺ホールリングCHが形成される。上記の各工程では、たとえば、パッド周辺絶縁リングPZを位置合わせマークとして用いて、位置合わせを実施することで実施される。このようにすることで、図8に示したように、複数の固体撮像装置1が円盤状の半導体基板101の面xy面に形成される。fダイシングつぎに、図6に示したように、ダイシングを実施して、複数の固体撮像装置1を分割する。ここでは、図8に示したように、複数の固体撮像装置1の周囲にライン状に設けたスクライブ領域LAで、ブレード図示なしを用いてダイシングを実施し、複数の固体撮像装置1に分割する。つまり、複数の固体撮像装置1が半導体チップとして形成された大判の半導体ウエハ101などを切削して、複数の半導体チップにチップ化する。具体的には、図13に示すように、分割前の半導体ウエハ101などのスクライブ領域LAにおいて、複数の固体撮像装置1のチップ周辺ガードリングCGの間に位置する部分太い破線の部分で分割するように、ダイシングを実施する。これにより、固体撮像装置1が完成される。[C]まとめ以上のように、本実施形態では、固体撮像装置1は、チップ領域CAを含み、チップ領域CAには、画素領域PAと、その画素領域PAの周辺に位置する周辺領域SAと含む。そして、チップ領域CAの周りを囲うように、スクライブ領域LAが設けられている図4参照。固体撮像装置1は、センサ素子100と、センサ素子100に対面して積層するように貼り合わされており、パッド電極PADが設けられているロジック素子200とを有する。センサ素子100とロジック素子200との積層体からなる固体撮像装置1は、パッド電極PADにおいてセンサ素子100に対面するパッド面の上面に、パッド開口PKが設けられている。また、この積層体からなる固体撮像装置1は、パッド開口PKの側部を囲うように第1パッド周辺ガードリングPG1が設けられている図6参照。この他に、積層体からなる固体撮像装置1は、スクライブ領域LAにてダイシングされる部分よりもチップ領域CAの側の内部に、トレンチがチップ周辺ホールリングCHとしてチップ領域CAの周りを囲うように設けられている。これと共に、スクライブ領域LAにおいては、そのチップ周辺ホールリングCHが設けられている部分よりもチップ領域CAの側に、第1チップ周辺ガードリングCG1が設けられている図6参照。よって、本実施形態では、下記に示すように、装置の信頼性や、製品の歩留まりなどを向上できる。図14は、実施形態1にかかる固体撮像装置について、作用効果を示す図である。図14は、図13と同様に、断面図であり、ダイシングの実施前の状態を示している。図14に示すように、周辺領域SAにおいては、パッド開口PKの内面から湿気MOが侵入する場合がある。しかし、本実施形態では、このパッド開口PKの側部に位置するように、第1パッド周辺ガードリングPG1が設けられている。第1パッド周辺ガードリングPG1は、パッド開口PKの側部において、少なくともパッド開口PKと同じ深さになるように設けられたトレンチTRPの全体に、金属材料を一体で埋め込むことで形成されている。つまり、第1パッド周辺ガードリングPG1は、パッド開口PKの側部においては、深さ方向zにおいて複数の層が積み重なるように形成されておらず、連結部分が存在しない。さらに、第1パッド周辺ガードリングPG1は、ロジック素子200の半導体基板201と貼り合わされたセンサ素子100の半導体基板101を少なくとも貫通するように形成されている。また、第1パッド周辺ガードリングPG1は、センサ素子100とロジック素子200とが対面して貼り合わされた接合面を貫くように形成されている。このため、本実施形態では、パッド開口PKの内面から画素領域PAへ水分が侵入することを、第1パッド周辺ガードリングPG1が効果的に防止できる。また、第1パッド周辺ガードリングPG1は、パッド開口PKの側面との間が絶縁材料で覆われている図14参照。このため、第1パッド周辺ガードリングPG1の側壁部分でのショートが防止可能である。スクライブ領域LAにおいて、図14に示すように、スクライブ領域LAにブレード図示なしを当てて切断する際には、その切断部分図中では太い破線部分からチッピングTPがチップ領域CA周辺領域SAを含むの側へ伝搬する。しかし、本実施形態では、そのダイシングされる部分よりもチップ領域CAの側の内部に、チップ周辺ホールリングCHが設けられている。このため、チッピングTPがスクライブ領域LAからチップ領域CAへ伝搬することを、そのトレンチであるチップ周辺ホールリングCHが防止する。このスクライブ領域LAにおいては、図14に示すように、トレンチであるチップ周辺ホールリングCHの内面から湿気MOが侵入する場合がある。しかし、本実施形態では、図14に示すように、スクライブ領域LAには、チップ周辺ガードリングCGが設けられている。チップ周辺ガードリングCGは、チップ周辺ホールリングCHとチップ領域CA周辺領域SAを含むとの間に介在するように設けられている。ここでは、チップ周辺ガードリングCGは、第1チップ周辺ガードリングCG1が、チップ周辺ホールリングCHの側部において、チップ周辺ホールリングCHと同じ深さまで設けられたトレンチTRCの全体に、金属材料を一体で埋め込むことで形成されている。つまり、第1チップ周辺ガードリングCG1は、チップ周辺ホールリングCHの側部においては、深さ方向zにおいて複数の金属層が積み重なるように形成されておらず、連結部分が存在しない。さらに、第1チップ周辺ガードリングCG1は、ロジック素子200の半導体基板201と貼り合わされたセンサ素子100の半導体基板101を少なくとも貫通するように形成されている。第1チップ周辺ガードリングCG1は、センサ素子100とロジック素子200とが対面して貼り合わされた接合面を貫くように形成されている。このため、本実施形態では、チップ周辺ホールリングCHの内面からチップ領域CAへ水分が侵入することを、第1チップ周辺ガードリングCG1が効果的に防止できる。また、複数の金属膜が連結されたガードリングの場合、その連結部分にチッピングが伝達したときには、その連結部分が離れて、チッピングの進行を止めることできない場合がある。しかし、本実施形態では、上記したように、第1チップ周辺ガードリングCG1は、連結部分が存在しない。よって、本実施形態では、チッピングの進行についても、効果的に防止できる。この他に、本実施形態においては、銅Cuを用いて形成された第1パッド周辺ガードリングPG1と第1チップ周辺ガードリングCG1との上面を被覆するように、有機樹脂膜のレンズ材層104を銅拡散防止層として設けている。このため、銅Cuが拡散することを好適に防止可能である。したがって、本実施形態は、装置の信頼性や、製品の歩留まりなどを向上できる。また、本実施形態では、第1パッド周辺ガードリングPG1と第1チップ周辺ガードリングCG1とを同時に形成している。つまり、第1パッド周辺ガードリングPG1を形成する部分にトレンチTRPを形成すると同時に、第1チップ周辺ガードリングCG1を形成する部分にトレンチTRCを形成する。そして、各トレンチTRP,TRCのそれぞれに、同一の金属材料を同時に埋め込む。これにより、第1パッド周辺ガードリングPG1と第1チップ周辺ガードリングCG1とを同一工程で同時に形成できる。この他に、本実施形態では、半導体基板101の上面において、オンチップレンズOCLを形成する部分を被覆するように、有機材料膜をレンズ材層104として成膜する。このとき、第1パッド周辺ガードリングPG1と第1チップ周辺ガードリングCG1との上面についても被覆するように、有機樹脂膜のレンズ材層104を成膜している。よって、本実施形態では、高い製造効率で製造することを実現できる。<2.実施形態2>[A]装置構成など図15~図17は、実施形態2において、固体撮像装置の要部を示す図である。ここで、図15は、図4と同様に、上面図であり、センサ素子100側の面を示している。そして、図16は、図6と同様に、図16のX3-X4部分であって、周辺領域SAとスクライブ領域LAを示している。図17は、図14と同様に、断面図であり、ダイシングの実施前の状態を示している。図15~図17に示すように、本実施形態の固体撮像装置1bにおいては、チップ周辺ホールリングCH図4などを参照が設けられていない。この点、および、これに関連する点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、記載を省略する。スクライブ領域LAについてブレード図示なしで切断する際には、図17に示すように、その切断部分図中では太い破線部分からチッピングTPが生じ、チップ領域CA周辺領域SAを含むの側へ伝搬する。しかし、本実施形態では、そのダイシングされる部分よりもチップ領域CAの側の内部に、チップ周辺ガードリングCGが設けられている。チップ周辺ガードリングCGは、上記したように、半導体基板101や絶縁層などの周囲に設けられた部分と、硬度,剛性率などの性質が異なる材料で形成されている。本実施形態では、チップ周辺ガードリングCGは、たとえば、銅Cuなどの金属材料で形成されている。このため、チッピングTPがスクライブ領域LAからチップ領域CAへ伝搬することを、チップ周辺ガードリングCGが防止できる。[B]まとめ以上のように、本実施形態は、実施形態1と同様に、装置の信頼性や、製品の歩留まりなどを向上できる。<3.その他>実施形態は、上記したものに限定されるものではなく、種々の変形例を採用することができる。上記の実施形態では、センサ素子100とロジック素子200とをプラズマ接合で貼り合わせる場合について説明したが、これに限定されない。たとえば、接着剤を用いて両者を貼り合せても良い。上記の実施形態では、第1パッド開口PK1と第2パッド開口PK2とを深さ方向zで積み重なるように形成することで、パッド開口PKを設けたが、これに限定されない。第1パッド開口PK1と第2パッド開口PK2との2段で形成する場合以外に、3段以上でパッド開口PKを設けてもよい。また、段差がないように、パッド開口PKを設けてもよい。上記の実施形態では、第1パッド周辺ガードリングPG1を形成する部分にトレンチTRPを形成すると同時に、第1チップ周辺ガードリングCG1を形成する部分にトレンチTRCを形成しているが、これに限定されない。各部を個別に形成しても良い。この他に、各トレンチTRP,TRCの形成と同一工程で、同時に、パッド開口PKを形成しても良い。上記の実施形態では、各トレンチTRP,TRCのそれぞれに、同一の金属材料を同時に埋め込んで、第1パッド周辺ガードリングPG1と第1チップ周辺ガードリングCG1とを同時に形成しているが、これに限定されない。各部を個別に形成しても良い。上記の実施形態では、第1パッド周辺ガードリングPG1と第1チップ周辺ガードリングCG1との両者を固体撮像装置に設ける場合について説明したが、これに限定されない。第1パッド周辺ガードリングPG1と第1チップ周辺ガードリングCG1とのいずれか一方でもよい。上記の実施形態では、第1パッド周辺ガードリングPG1をパッド開口PKと同じ深さになるように形成する場合について説明したが、これに限定されない。第1パッド周辺ガードリングPG1について、パッド開口PKよりも深い位置まで形成しても良い。その際、下方には、第2パッド周辺ガードリングPG2を設けなくても良い。上記の実施形態では、第1チップ周辺ガードリングPC1をチップ周辺ホールリングCHと同じ深さになるように形成する場合について説明したが、これに限定されない。第1チップ周辺ガードリングPC1について、チップ周辺ホールリングCHよりも深い位置まで形成しても良い。その際、下方には、第2チップ周辺ガードリングPC2を設けなくても良い。上記の実施形態では、パッド周辺絶縁リングPZを位置合わせマークとして設ける場合について説明したが、これに限定されない。他に、位置合わせマークを設けても良い。上記の実施形態では、裏面照射型のCMOSイメージセンサであるセンサ素子100を、シリコン基板から製造する場合について説明したが、これに限定されない。いわゆるSOISilicononInsulator基板から、センサ素子100を製造しても良い。上記の実施形態では、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとの4種を、画素トランジスタとして設ける場合について説明したが、これに限定されない。たとえば、転送トランジスタと増幅トランジスタとリセットトランジスタとの3種を、画素トランジスタとして設ける場合に、本技術を適用しても良い。上記の実施形態では、1つのフォトダイオードに対して、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとのそれぞれを1つずつ設ける場合について説明したが、これに限定されない。たとえば、複数のフォトダイオードに対して、増幅トランジスタと選択トランジスタとリセットトランジスタをのそれぞれを1つずつ設ける場合に、本技術を適用しても良い。上記の実施形態においては、カメラに本技術を適用する場合について説明したが、これに限定されない。スキャナーやコピー機などのように、固体撮像装置を備える他の電子機器において、本技術を適用しても良い。上記の実施形態では、センサ素子100が裏面照射型のCMOSイメージセンサである場合について説明したが、これに限定されない。表面照射型の場合に、本技術を適用しても良い。また、CMOSイメージセンサの他に、CCD型イメージセンサの場合に、本技術を適用しても良い。上記の実施形態では、センサ素子100とロジック素子200とを貼り合せる場合について説明したが、これに限定されない。センサ素子100,ロジック素子200以外の半導体チップを貼り合わせる場合に、本技術を適用しても良い。その他、上記の各実施形態を、適宜、組み合わせても良い。つまり、本技術は、下記のような構成も取ることができる。1光電変換部を含む画素が複数設けられているセンサ素子と、前記センサ素子に対面して積層するように貼り合わされており、パッド電極が設けられているロジック素子とを具備しており、前記センサ素子と前記ロジック素子との積層体は、前記パッド電極において前記センサ素子に対面するパッド面の上面に、パッド開口が設けられていると共に、前記パッド開口の側部を囲うようにパッド周辺ガードリングが設けられており、前記パッド周辺ガードリングは、前記パッド開口の側部において、少なくとも前記パッド開口と同じ深さまで設けられたトレンチの全体に、金属材料を一体で埋め込むことで形成されている、固体撮像装置。2前記パッド周辺ガードリングは、上面から下面へ向かうに幅が伴って狭くなるように形成されている、上記1に記載の固体撮像装置。3前記パッド周辺ガードリングは、銅を用いて形成されており、前記センサ素子は、上面において前記パッド周辺ガードリングが設けられた部分を被覆するように、有機樹脂膜が設けられている、上記1または2に記載の固体撮像装置。4前記センサ素子は、第1半導体基板を含み、前記第1半導体基板において前記ロジック素子に対面する下面に第1配線層が設けられており、前記ロジック素子は、第2半導体基板を含み、前記第2半導体基板において前記センサ素子に対面する上面に第2配線層が設けられており、前記パッド電極は、前記第2配線層の内部に設けられており、前記パッド開口と前記パッド周辺ガードリングとのそれぞれは、少なくとも、前記第1半導体基板と前記第1配線層とを貫通するように設けられている、上記1から3のいずれかに記載の固体撮像装置。5前記センサ素子と前記ロジック素子との積層体は、前記センサ素子と前記ロジック素子とが対面する面の方向において、前記複数の画素が配置された画素領域を含むチップ領域と、前記チップ領域の周りに位置するスクライブ領域とを有し、前記スクライブ領域においてダイシングされる部分よりも前記チップ領域側に、トレンチがチップ周辺ホールリングとして設けられていると共に、前記スクライブ領域において前記チップ周辺ホールリングが設けられている部分よりも前記チップ領域側に、チップ周辺ガードリングが設けられており、前記チップ周辺ガードリングは、前記チップ周辺ホールリングの側部において、少なくとも前記チップ周辺ホールリングと同じ深さまで設けられたトレンチの全体に、金属材料を一体で埋め込むことで形成されている、上記1に記載の固体撮像装置。6前記チップ周辺ガードリングは、上面から下面へ向かうに幅が伴って狭くなるように形成されている、上記5に記載の固体撮像装置。7前記チップ周辺ガードリングは、銅を用いて形成されており、前記センサ素子は、上面において前記チップ周辺ガードリングが設けられた部分を被覆するように、有機樹脂膜が設けられている、上記5または6に記載の固体撮像装置。8前記センサ素子は、第1半導体基板を含み、前記第1半導体基板において前記ロジック素子に対面する下面に第1配線層が設けられており、前記ロジック素子は、第2半導体基板を含み、前記第2半導体基板において前記センサ素子に対面する上面に第2配線層が設けられており、前記チップ周辺ホールリングと前記チップ周辺ガードリングとのそれぞれは、少なくとも、前記第1半導体基板と前記第1配線層とを貫通するように設けられている、上記5から7のいずれかに記載の固体撮像装置。9前記センサ素子は、前記光電変換部の受光面に光を集光するオンチップレンズが前記複数の画素のそれぞれに対応して前記第1半導体基板の上面の側に設けられており、前記オンチップレンズは、前記第1半導体基板の上面において当該オンチップレンズを形成する部分を被覆するように設けられた前記有機樹脂膜を加工することで形成されている、上記3または7に記載の固体撮像装置。10光電変換部を含む画素が複数設けられているセンサ素子と、前記センサ素子に対面して積層するように貼り合わされており、パッド電極が設けられているロジック素子とを具備しており、前記センサ素子と前記ロジック素子との積層体は、前記パッド電極において前記センサ素子に対面するパッド面の上面に、パッド開口が設けられていると共に、前記パッド開口の側部を囲うようにパッド周辺ガードリングが設けられており、前記パッド周辺ガードリングは、前記パッド開口の側部において、少なくとも前記パッド開口と同じ深さまで設けられたトレンチの全体に、金属材料を一体で埋め込むことで形成されている、電子機器。11第1半導体チップと、前記第1半導体チップに対面して積層するように貼り合わされており、パッド電極が設けられている第2半導体チップとを具備しており、前記第1半導体チップと前記第2半導体チップとの積層体は、前記パッド電極において前記第1半導体チップに対面するパッド面の上面に、パッド開口が設けられていると共に、前記パッド開口の側部を囲うようにパッド周辺ガードリングが設けられており、前記パッド周辺ガードリングは、前記パッド開口の側部において、少なくとも前記パッド開口と同じ深さまで設けられたトレンチの全体に、金属材料を一体で埋め込むことで形成されている、半導体装置。12光電変換部を含む画素が複数設けられているセンサ素子と、パッド電極が設けられているロジック素子とを対面して積層するように貼り合わせる工程と、前記センサ素子と前記ロジック素子との積層体において、前記パッド電極にて前記センサ素子に対面するパッド面の上面に設けるパッド開口の側部を囲うようにパッド周辺ガードリングを設ける工程とを有し、前記パッド周辺ガードリングを設ける工程においては、前記パッド開口の側部において、少なくとも前記パッド開口と同じ深さまで設けられたトレンチの全体に、金属材料を一体で埋め込むことで、前記パッド周辺ガードリングを形成する、固体撮像装置の製造方法。なお、上記の実施形態において、フォトダイオード21は、光電変換部の一例である。また、上記の実施形態において、カメラ40は、電子機器の一例である。また、上記の実施形態において、センサ素子100は、第1半導体チップの一例である。また、上記の実施形態において、ロジック素子200は、第2半導体チップの一例である。また、上記の実施形態において、第1パッド周辺ガードリングPG1は、パッド周辺ガードリングの一例である。また、上記の実施形態において、半導体基板101は、第1半導体基板の一例である。また、上記の実施形態において、配線層110は、第1配線層の一例である。また、上記の実施形態において、半導体基板201は、第2半導体基板の一例である。また、上記の実施形態において、配線層210は、第2配線層の一例である。また、上記の実施形態において、レンズ材層104は、有機樹脂膜の一例である。また、上記の実施形態において、第1チップ周辺ガードリングCG1は、チップ周辺ガードリングの一例である。また、上記の実施形態において、固体撮像装置1は、半導体装置の一例である。"