トランジスタの信頼性を評価する検査方法であり、トランジスタに光を照射しながら、前記トランジスタのゲート電極とソース電極との間の電圧をVgとし、前記トランジスタのドレイン電極とソース電極との間の電流をIdとしたトランジスタのId-Vg曲線におけるヒステリシス特性を解析することを特徴とする半導体装置の検査方法。トランジスタを作製し、前記トランジスタの作製後に光を照射しながら、前記トランジスタのゲート電極とソース電極との間の電圧Vgを変化させたときの、トランジスタのドレイン電極とソース電極との間の電流Idを測定して得られる前記トランジスタのId-Vg曲線を用いて良否判定の検査を行い、前記トランジスタを用いて半導体装置を作製する半導体装置の作製方法。請求項2において、前記トランジスタは、酸化物半導体層を有する半導体装置の作製方法。トランジスタを複数用いる電子機器において、電圧ストレスによるしきい値電圧の変化量が一定の基準を満たさないトランジスタを有している場合、最終的な製品の信頼性を保証できない恐れがあった。トランジスタの信頼性を調べるための検査方法の一つに、バイアス-熱ストレス試験以下、BT試験というがある。BT試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を評価することができる。特に、トランジスタのしきい値電圧の、BT試験前後での変化量は、信頼性を調べるための重要な指標となる。BT試験前後において、しきい値電圧の変化量が少ないほどトランジスタを有する製品の信頼性が高い。具体的には、トランジスタが形成されている基板の温度基板温度を一定に維持し、トランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは異なる電位を一定時間、例えば1時間印加する。また、ゲートに印加する電位がソースおよびドレインの電位よりも高い場合をBT試験といい、ゲートに印加する電位がソースおよびドレインの電位よりも低い場合を-BT試験という。なお、BT試験に際しては、まだ一度もBT試験を行っていないトランジスタを用いて試験を行う。例えば、一度BT試験を行ったトランジスタを用いて―BT試験を行うと、先に行ったBT試験の影響により、―BT試験結果を正しく評価することができない。一度BT試験を行ったトランジスタを用いて、再度BT試験を行った場合等も同様である。従って、BT試験には多くのサンプルと時間が必要である。また、BT試験は加速試験であるため、BT試験を行ったトランジスタはストレスダメージを受け、そのトランジスタを最終製品に用いることができない。従って、トランジスタの作製後に良否判定の検査をした後、その検査後のトランジスタを用いて最終的な製品を作製する、即ち半導体装置の製造プロセス中においてトランジスタの信頼性を予測して判別することが可能な検査方法が望まれている。本発明の一態様は、BT試験よりも短時間、且つ、低ストレスで精度よく信頼性の低いトランジスタを検知する検査方法を提供することを課題の一つとする。また、本発明の一態様は、信頼性の高いトランジスタをBT試験よりも短時間で判別し、信頼性の高い電子機器を効率よく作製することを課題の一つとする。本明細書で開示する本発明の一態様は、トランジスタの信頼性を予測する検査方法であり、トランジスタに光を照射しながら、トランジスタのゲート電極とソース電極との間の電圧Vgを変化させたときの、トランジスタのドレイン電極とソース電極との間の電流Idを測定して得られるトランジスタのId-Vg曲線におけるヒステリシス特性を解析することを特徴とする半導体装置の検査方法である。トランジスタに光を照射しながらVg-Id測定を行い、測定の結果で現れるヒステリシス特性は、BT試験の結果と相関関係があり、トランジスタの信頼性の良否を判別することができる。理想的には、トランジスタに光を照射しながらVg-Id測定を行い、ゲート電圧をマイナスからプラスの方向へ一定の電圧刻みでスウィープしたVg-Id曲線と、ゲート電圧をプラスからマイナスの方向へ一定の電圧刻みでスウィープしたVg-Id曲線とを比較した場合、ほとんど差がなくほぼ一致することが好ましい。また、光を照射しながらトランジスタの電気特性を測定することによって信頼性を予測する検査は、半導体装置の作製プロセス工程の一工程とすることもでき、その半導体装置の作製方法は、トランジスタを作製し、トランジスタの作製後に光を照射しながら、トランジスタのゲート電極とソース電極との間の電圧Vgを変化させたときの、トランジスタのドレイン電極とソース電極との間の電流Idを測定して得られるトランジスタのId-Vg曲線を用いて良否判定の検査を行い、良判定のトランジスタを用いて半導体装置を作製する半導体装置の作製方法である。特に、トランジスタの半導体層として酸化物半導体材料を用いた場合、光を照射しながら-BT試験を行う、即ちマイナスゲートストレスを印加するとトランジスタの劣化が加速して、トランジスタがノーマリオンとなる現象が確認されている。この劣化を光負バイアス劣化とも呼ぶ。光負バイアス劣化が大きいトランジスタは、ゲート電圧を一定の電圧例えば0.25V刻みでマイナスからプラス方向へスウィープしたVg-Id曲線と、ゲート電圧を一定の電圧刻みでプラスからマイナス方向へスウィープしたVg-Id曲線とを比較した場合、大きな差が見られる。また、光負バイアス劣化が小さいトランジスタは、ゲート電圧を一定の電圧刻みでマイナスからプラス方向へスウィープしたVg-Id曲線と、ゲート電圧を一定の電圧刻みでプラスからマイナス方向へスウィープしたVg-Id曲線とを比較した場合、差が小さい傾向がある。なお、本明細書において、酸化物半導体材料とは、四元系金属酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Ga-O系酸化物半導体や、In-Mg-O系酸化物半導体や、In-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを指す。また、上記酸化物半導体にSiO2を含んでもよい。ここで、例えば、In-Ga-Zn-O系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物、という意味であり、その組成比はとくに問わない。また、InとGaとZn以外の元素を含んでもよい。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=15:1~1.5:1モル数比に換算するとIn2O3:ZnO=15:2~3:4とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。BT試験よりも短時間、且つ、低ストレスで精度よく信頼性の低いトランジスタを検知する検査方法を提供できる。また、信頼性の高いトランジスタをBT試験よりも短時間で判別し、信頼性の高い電子機器を効率よく作製することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。実施の形態1本実施の形態では、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体を用いたトランジスタの光照射時の劣化と、ヒステリシス特性の関係について以下に説明する。まず、In-Ga-Zn-O系酸化物半導体を用いたトランジスタL/W=3μm/50μmの-BT試験の結果を図10Aに示す。-BT試験の試験強度は、ゲート絶縁膜に印加する電界強度を-2MV/cmとするため、Vdを3V、Vgを-6Vとして測定を行った。マイナスゲートストレスを印加した状態で保持時間をそれぞれ、0秒、300秒、1000秒、3600秒、10000秒とした時にVg-Id曲線を測定した結果、保持時間が長ければ長いほどVg-Id曲線がマイナス方向図10A中に示す矢印の方向へ変動していることがわかる。また、LED光源照度36000ルクスの白色光を用い、光を照射しながら行った-BT試験の結果を図10Bに示す。光照射しない結果である図10Aに比べて図10Bは、Vg-Id曲線がマイナス方向へ大きく変動していることがわかる。なお、-BT試験の基板温度を室温とした。また、In-Ga-Zn-O系酸化物半導体を用いたトランジスタの光応答特性を図3に示す。光源はλ=400nmの白色光を用いている。なお、図3において、光源をオンにしたタイミングを上向き矢印で示し、白色光を600秒照射した後、光源をオフにした直後のタイミングを下向き矢印で示している。図3に示すように、In-Ga-Zn-O系酸化物半導体を用いたトランジスタの緩和時間τは長い。緩和時間τは、キャリアの再結合のモデルに依存する。緩和時間τが長いことは、In-Ga-Zn-O系酸化物半導体は光によって生じた電子正孔対の生成または消滅の緩和が遅いことが原因として挙げられる。In-Ga-Zn-O系酸化物半導体を用いたトランジスタは、光λ=350nmを照射してVg-Id曲線を室温で測定すると、ヒステリシス特性が現われる。その結果を図1A及び図1Bに示す。なお、図2に光源430からの光λ=350nmを照射しながら測定を行った上記In-Ga-Zn-O系酸化物半導体を用いたトランジスタの一形態であるトランジスタの断面構造を示す。図2に示すトランジスタ410は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。トランジスタ410は、絶縁表面を有する基板400上に絶縁材料からなる絶縁層420、ゲート電極401、絶縁材料からなるゲート絶縁層402、酸化物半導体層403、ソース電極405a、及びドレイン電極405bを含む。また、トランジスタ410を覆い、酸化物半導体層403に接する絶縁材料からなるバッファ層407が設けられている。図1A及び図1BのVg-Id測定の結果はゲート電圧を0.25V刻みで-20Vから20Vとし、その後、-20Vの順に変化スウィープさせている。その際に、1ステップ0.25Vあたりの積分時間を短く設定して、ゲート電圧を早く変化させた場合FastSweepと、1ステップあたりの積分時間を長く設定して、ゲート電圧をゆっくり変化させた場合SlowSweepの2種類の測定を行っている。ゲート電圧を早く変化させた場合FastSweepの結果が図1Aであり、ゲート電圧をゆっくり変化させた場合SlowSweepの結果が図1Bである。表1にFastSweepとSlowSweepの積分時間をそれぞれ示す。測定器の都合上、測定されるドレイン電流に従って1ステップあたりの積分時間を変えている。なお、光を照射しない場合のVg-Id測定の結果も図1A及び図1Bに示しており、ヒステリシス特性が確認できなかった。図1A及び図1Bにおいて、光λ=350nmを照射したときにヒステリシス特性が確認され、特に-20Vから20VにおいてVg-Id曲線のマイナス方向への変動が見られた。また、SlowSweepの方がヒステリシス特性は顕著だった。図1A及び図1Bの光照射時のVg-Id特性について、-20Vから20VのVg-Id曲線と、20Vから-20VのVg-Id曲線を比較した場合、特にVg-Id曲線の立ち上がり部分で大きな差Δshiftが見られる。この立ち上がり部分のトランジスタ特性は、オフ電流の値を重要視するデバイスで特に重要となる。なお、立ち上がり部分のトランジスタ特性値の一つであるshift値は、Vg-Id曲線の立ち上がりの電圧値を示しており、Idが1×10-12Aとなった電圧に相当する。ヒステリシス特性が現われる原因として以下で説明するメカニズムを考えた。光の照射と、マイナスのゲート電圧の印加の両方が行われると、In-Ga-Zn-O系酸化物半導体中特にゲート絶縁膜との界面付近に正孔が誘起される。バンドギャップ中に正孔を捕獲するトラップが存在すると、捕獲された正孔はゲート絶縁膜との界面付近に正電荷として留まり、Vg-Id曲線がマイナス方向へ変動する要因となる。-20Vから20Vのスウィープでは、マイナスのゲート電圧によって界面付近に捕獲された正孔が留まり続けることでカーブをマイナスシフトさせる。また、20Vから-20Vのスウィープでは、プラスのゲート電圧によって正孔が排斥されるため、マイナスシフトは起きない。図1A及び図1Bで見られたスウィープ速度によるヒステリシス特性の違いは、正孔とトラップの反応速度が影響している。酸化物半導体の場合、この正孔とトラップの反応が非常に遅く、光照射によって発生した正孔は、捕獲されるまでに時間がかかり、また一旦捕獲された正孔は、放出されるまでにまた時間がかかる。仮定したメカニズムの確認のため、デバイスシミュレーションによる検証を行った。計算にはシルバコ社製デバイスシミュレータAtlasを使用した。計算で仮定した主なパラメータを表2に示す。また、計算で仮定した再結合モデルの式を数1、数2に、それぞれ示す。計算では、実測のトランジスタと同じトランジスタ構造のトランジスタを仮定した上で、In-Ga-Zn-O系酸化物半導体のバンドギャップ中に図6A~Dで示すトラップを仮定した。図6Aはトラップを全く含まない場合、図6B~図6Dはバンドギャップ中にドナートラップ正孔を捕獲するトラップを仮定した場合となる。図6B~図6D間の違いは価電子帯Evからトラップまでのエネルギー差となっている。計算結果を図7に示す。図6Aの場合において、FastSweepの計算結果は図7A-1である。また、図7A-2は、SlowSweepの計算結果である。図6Bの場合において、FastSweepの計算結果は図7B-1である。また、図7B-2は、SlowSweepの計算結果である。図6Cの場合において、FastSweepの計算結果は図7C-1である。また、図7C-2は、SlowSweepの計算結果である。図6Dの場合において、FastSweepの計算結果は図7D-1である。また、図7D-2は、SlowSweepの計算結果である。ギャップ内準位としてドナートラップがあると仮定した際に、検証結果は、測定結果で見られるヒステリシス特性を再現できているのが分かる。なお、トラップが価電子帯近傍にあるとき図6B、図6Cはヒステリシス特性が小さくなる傾向が確認された。これは、捕獲された正孔が室温のような低い温度でも簡単に価電子帯に抜けてしまうためと考えられる。また、測定結果で見られたスウィープ速度によるヒステリシス特性の違いについてであるが、この原因として、正孔とトラップの反応が非常に遅く、光照射によって発生した正孔は、捕獲されるまでに時間がかかり、また一旦捕獲された正孔は、放出されるまでにまた時間がかかる、というメカニズムを挙げることができる。本実施の形態での計算では数2の式中のτn、τpを意図的に大きい数値に設定した。結果、測定結果の傾向を再現することができた。最後にドナー準位について以下に考察する。In-Ga-Zn-O系酸化物半導体で代表される酸化物半導体層の欠陥準位として酸素欠損がある。酸素欠損による空孔が残ったままの状態の場合、電子は局在すると考えられる。In-Ga-Zn-O系酸化物半導体中で酸素の空孔を残した酸素欠損状態の状態密度を図8に示す。計算はVASPViennaAb-initioSimulationPackageを用いて行った。空孔有りの酸素欠損は深い準位を作ることがわかる。この場合、欠陥準位は電子で占有されており、また価電子帯に近いので、ホールを捕獲する。これは計算で仮定したホールを捕獲するドナー準位に相当する。また、図9に-BT試験の良好な結果におけるトランジスタのしきい値変動ΔVthを示す。サンプル1、サンプル2、サンプル3のうち、サンプル3が最も信頼性の高いトランジスタといえる。これらのトランジスタにおいても、光を照射しながらVg-Id測定を行い、それぞれ測定を行えば、-BT試験と相関関係があるため、現れるヒステリシス特性を用いてトランジスタの信頼性の良否を判別することができる。光負バイアス劣化は長時間印加されたストレスによって、トラップに捕獲された正孔が、トラップから抜け出せなくなった現象であり、ヒステリシス特性と同様に正孔トラップに由来している。従って、-BT試験の結果と同様に、光を照射しながらVg-Id測定を行って、それぞれを比較すると、サンプル1、サンプル2、サンプル3のうち、変動が一番小さいサンプルはサンプル3となる。Vg-Id測定を行い、ヒステリシス特性を用いる良否判断は、BT試験に比べ、短時間で測定できるので効率的である。実施の形態2本実施の形態では、半導体装置の作製プロセスの一部としてヒステリシス特性を用いた検査を行う例を示す。図2を用いてトランジスタ410の作製工程の一例について説明する。まず、基板400上に下地絶縁層となる絶縁層420を形成する。絶縁層420は、スパッタリング法やPCVD法などを用い、無機絶縁材料からなる絶縁膜を形成する。絶縁層420として、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化ガリウム膜などの無機絶縁膜を用いることができる。基板400の材質等に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板400として用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板400として用いてもよい。また、基板400として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設ける場合、可撓性基板上に接してトランジスタを作製してもよいし、他の基板にトランジスタを形成した後、これを剥離し、可撓性基板に転置しても良い。なお、トランジスタを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離層を形成すると良い。次いで、絶縁層420上にゲート電極401を形成する。ゲート電極401の材料は、Mo、Ti、Cr、Ta、W、Al、Cu、Nd、Sc等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。次いで、ゲート電極401を覆うゲート絶縁層402を形成する。ゲート絶縁層402の膜厚は、100nm以上500nm以下とし、積層の場合は、例えば、膜厚50nm以上200nm以下の第1のゲート絶縁層と、第1のゲート絶縁層上に膜厚5nm以上300nm以下の第2のゲート絶縁層の積層とする。ゲート絶縁層402は、スパッタリング法やPCVD法などを用い、無機絶縁材料からなる絶縁膜を形成する。ゲート絶縁層402として、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化ガリウム膜などの無機絶縁膜を用いることができる。本実施の形態では、30nmの酸化窒化シリコン膜を用いる。次いで、ゲート絶縁層402上に膜厚5nm以上200nm以下の酸化物半導体膜を形成する。ここでは、In、Ga、及びZnを含む酸化物半導体用ターゲットIn2O3:Ga2O3:ZnO=1:1:2[モル数比]を用いて、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源5kW、酸素酸素流量比率50雰囲気下、基板温度200°Cで成膜する。次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層403に加工する。次いで、酸化物半導体層403の脱水化または脱水素化を行う。脱水化または脱水素化を行う第1の加熱処理の温度は、400°C以上基板の歪み点未満、好ましくは425°C以上とする。本実施の形態では、650°C、6分の加熱処理の後、窒素と酸素の混合雰囲気下で450°C、1時間の加熱処理を行う。また、酸化物半導体層の脱水化または脱水素化を行う加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。次いで、ゲート絶縁層402及び酸化物半導体層403上に、導電膜を形成した後、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極405a及びドレイン電極405bを形成する。ソース電極405a及びドレイン電極405bの材料は、Mo、Ti、Cr、Ta、W、Al、Cu、Nd、Sc等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。ここでは、ソース電極405a及びドレイン電極405bとして膜厚200nmのTi膜を用いたサンプルAと、膜厚200nmのW膜を用いたサンプルBの2種類のトランジスタを作製する。次いで、レジストマスクを除去した後、窒素雰囲気下で300°C、1時間の加熱処理を行う。次いで、トランジスタ410を覆うバッファ層407を形成する。バッファ層407は、スパッタリング法やPCVD法などを用い、無機絶縁材料からなる絶縁膜または有機絶縁材料からなる絶縁膜の単層、またはそれらの積層とする。バッファ層407として、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化ガリウム膜などの無機絶縁膜や、アクリル樹脂やポリイミド樹脂などの有機絶縁膜を用いることができる。本実施の形態では、バッファ層407としてスパッタ法で得られる膜厚300nmの酸化珪素膜と、膜厚1.5μmのアクリル樹脂膜の積層を用いる。次いで、図2には図示しないが、バッファ層にコンタクトホールを形成し、ソース電極405a及びドレイン電極405bに接続する接続電極を形成する。次いで、白色LEDモリテックス製直下型バックライトMDBL-CW100で照度36000ルクスの光を照射しながら、ソース電極405a及びドレイン電極405bに接続する接続電極を端子として用い、Vg-Id測定を行う。図2に示すように、トランジスタ410に光を照射する。ソース電極405a及びドレイン電極405bの材料の異なる2種類のトランジスタに光を照射しながらVg-Id測定を行い、ゲート電圧を0.25V電圧刻みで-6Vから6VのVg-Id曲線と、6Vから-6VのVg-Id曲線とを比較した。ソース電極405a及びドレイン電極405bの材料としてTi膜を用いたサンプルAのトランジスタの測定の際に、1ステップ0.25Vあたりの積分時間を短く設定して、ゲート電圧を早く変化させた場合FastSweepの結果が図4Aであり、1ステップあたりの積分時間を長く設定して、ゲート電圧をゆっくり変化させた場合SlowSweepの結果が図4Bである。なお、FastSweepとSlowSweepのスウィープ速度は表1に示した通りである。また、図4AのΔShiftは1.0V、図4BのΔShiftは2.4Vであった。また、ソース電極405a及びドレイン電極405bの材料としてW膜を用いたサンプルBのトランジスタの測定の際に、1ステップ0.25Vあたりの積分時間を短く設定して、ゲート電圧を早く変化させた場合FastSweepの結果が図5Aであり、1ステップあたりの積分時間を長く設定して、ゲート電圧をゆっくり変化させた場合SlowSweepの結果が図5Bである。また、図5AのΔShiftは0.7V、図5BのΔShiftは1.8Vであった。なお、トランジスタ410のサイズは、L/W=3μm/50μmとする。サンプルAとサンプルBを比較すると、Ti膜を用いたサンプルAのVg-Id曲線がマイナス方向へ大きく変動している。また、サンプルAとサンプルBをそれぞれ-BT試験を行って比較した結果を図4C及び図5Cに示す。これらの結果から-BT試験の結果とヒステリシス特性の結果と相関が認められる。また、図4CのΔShiftは0.9V、図5CのΔShiftは0.6Vであった。従って、トランジスタに光を照射しながらVg-Id曲線を測定し、良否判定の検査をした後、その検査後のトランジスタを用いて最終的な製品、例えば液晶表示装置や、半導体チップなどを作製することができる。BT試験を行わなくとも、短時間で良否判定の検査が行え、さらにそのトランジスタを最終的な製品の一部として用いることができるため、信頼性の高い電子機器を効率よく作製することができる。