ポリエチレンナフタレート基板上に厚さが35nm以下のコバルト薄膜を成膜した積層体を二つ用い、これらの二つの積層体を、上記コバルト薄膜のエッジ同士が互いに対向するように交差させて接合するようにしたことを特徴とするナノ接合素子の製造方法。上記コバルト薄膜の厚さが4nm以上20nm以下であることを特徴とする請求項1記載のナノ接合素子の製造方法。上記コバルト薄膜の厚さが5nm以上8nm以下であることを特徴とする請求項2記載のナノ接合素子の製造方法。上記コバルト薄膜を真空蒸着法により成膜するようにしたことを特徴とする請求項1~3のいずれか一項記載のナノ接合素子の製造方法。上記コバルト薄膜をビーム蒸着により斜め蒸着することを特徴とする請求項4記載のナノ接合素子の製造方法。上記二つの積層体を、上記コバルト薄膜のエッジ同士が有機分子を挟んで互いに対向するように交差させて接合するようにしたことを特徴とする請求項1~5のいずれか一項記載のナノ接合素子の製造方法。ポリエチレンナフタレート基板上に厚さが35nm以下のコバルト薄膜を成膜した積層体を二つ用い、これらの二つの積層体を、上記コバルト薄膜のエッジ同士が互いに対向するように交差させて接合したことを特徴とするナノ接合素子。上記二つの積層体を、上記コバルト薄膜のエッジ同士が有機分子を挟んで互いに対向するように交差させて接合したことを特徴とする請求項7記載のナノ接合素子。ポリエチレンナフタレート基板上に厚さが35nm以下のコバルト薄膜を成膜するようにしたことを特徴とするコバルト薄膜の形成方法。ポリエチレンナフタレート基板上に35nm以下の厚さに成膜されたことを特徴とするコバルト薄膜。ポリエチレンナフタレート基板上に厚さが35nm以下のコバルト薄膜を成膜するようにしたことを特徴とする配線の形成方法。ポリエチレンナフタレート基板上に35nm以下の厚さに成膜されたコバルト薄膜からなることを特徴とする配線。少なくとも一主面がSiO2からなる基板上に厚さが35nm以下のコバルト薄膜を成膜した積層体を二つ用い、これらの二つの積層体を、上記コバルト薄膜のエッジ同士が互いに対向するように交差させて接合するようにしたことを特徴とするナノ接合素子の製造方法。上記二つの積層体を、上記コバルト薄膜のエッジ同士が有機分子を挟んで互いに対向するように交差させて接合するようにしたことを特徴とする請求項13記載のナノ接合素子の製造方法。上記基板上に上記コバルト薄膜を成膜し、上記コバルト薄膜上に少なくとも一主面がSiO2からなる他の基板をそのSiO2側が上記コバルト薄膜と接合するように貼り合わせて上記積層体を形成した後、上記積層体の接合される端面を化学機械研磨法により研磨し、さらにプラズマソフトエッチング法によりエッチングすることを特徴とする請求項13または14記載のナノ接合素子の製造方法。少なくとも一主面がSiO2からなる基板上に厚さが35nm以下のコバルト薄膜を成膜した積層体を二つ用い、これらの二つの積層体を、上記コバルト薄膜のエッジ同士が互いに対向するように交差させて接合したことを特徴とするナノ接合素子。上記二つの積層体を、上記コバルト薄膜のエッジ同士が有機分子を挟んで互いに対向するように交差させて接合したことを特徴とする請求項16記載のナノ接合素子。少なくとも一主面がSiO2からなる基板上に厚さが35nm以下のコバルト薄膜を成膜するようにしたことを特徴とするコバルト薄膜の形成方法。少なくとも一主面がSiO2からなる基板上に35nm以下の厚さに成膜されたことを特徴とするコバルト薄膜。少なくとも一主面がSiO2からなる基板上に厚さが35nm以下のコバルト薄膜を成膜するようにしたことを特徴とする配線の形成方法。少なくとも一主面がSiO2からなる基板上に35nm以下の厚さに成膜されたコバルト薄膜からなることを特徴とする配線。特許文献1、2で提案された手法では、真空蒸着装置により有機膜上に金属薄膜例えば、厚さ1~20nmを成膜し、その金属薄膜の厚さを線幅=1~20nmとすることで、光リソグラフィー技術の限界を超えようとすることを目的としていた。実際に、特許文献2では、基板としてポリエチレンナフタレートPEN;polyethylenenaphtalate有機膜を用い、その上にニッケルNi薄膜例えば、厚さ20nmを成膜することで、20nm程度の微細線幅の実現が可能になった。しかしながら、将来の超高密度メモリ、例えば記録再生可能な磁気メモリへの応用を考えた場合、PEN有機膜上のNi薄膜、鉄Fe薄膜あるいはNiFe合金薄膜では、厚さが減少するに従って保磁力が減少し、厚さ35nm以下、特に20nm以下、さらには10nm以下において保磁力が大幅に減少し、磁性が消失する問題が生じていた。そこで、この発明が解決しようとする課題は、厚さが35nm以下でも十分に高い保磁力および角型比を有する磁性のコバルト薄膜を得ることができるコバルト薄膜の形成方法およびこの方法により形成されるコバルト薄膜を提供することである。この発明が解決しようとする他の課題は、不揮発性メモリ、磁気抵抗効果素子、磁気センサーなどの素子を極めて容易に実現することができるナノ接合素子の製造方法およびこの方法により製造されるナノ接合素子を提供することである。この発明が解決しようとするさらに他の課題は、極微細幅の配線を容易に形成することができる配線の形成方法およびこの方法により形成される配線を提供することである。上記課題および他の課題は、添付図面を参照した本明細書の記述によって明らかとなるであろう。本発明者らは、従来技術が有する上記の課題を解決すべく鋭意研究を行う過程で、全く偶然に、有機材料からなる基板の一種であるポリエチレンナフタレート基板を金属薄膜成膜用の基板として用いたところ、その上にコバルト薄膜を成膜した場合には、Ni薄膜、Fe薄膜、NiFe合金薄膜などを成膜した場合には、厚さが減少するに従って保磁力や角型比が減少するのと顕著に異なり、厚さが減少しても保磁力や角型比が減少せず、むしろコバルト薄膜の厚さが35nm以下であるときには、厚さが減少するに従って保磁力や角型比が増加するという極めて特異な現象を見出した。一方、無機材料からなる基板の一種である石英基板組成はSiO2上にコバルト薄膜を成膜した場合にも、コバルト薄膜の厚さが35nm以下に減少しても、十分に高い保磁力および角型比を得ることができることも見出した。この発明は、本発明者らが独自に得た上記の知見に基づいて鋭意検討を行った結果、案出されたものである。すなわち、上記課題を解決するために、この発明は、ポリエチレンナフタレート基板上に厚さが35nm以下のコバルト薄膜を成膜するようにしたことを特徴とするコバルト薄膜の形成方法である。また、この発明は、ポリエチレンナフタレート基板上に35nm以下の厚さに成膜されたことを特徴とするコバルト薄膜である。また、この発明は、ポリエチレンナフタレート基板上に厚さが35nm以下のコバルト薄膜を成膜した積層体を二つ用い、これらの二つの積層体を、上記コバルト薄膜のエッジ同士が互いに対向するように交差させて接合するようにしたことを特徴とするナノ接合素子の製造方法である。また、この発明は、ポリエチレンナフタレート基板上に厚さが35nm以下のコバルト薄膜を成膜した積層体を二つ用い、これらの二つの積層体を、上記コバルト薄膜のエッジ同士が互いに対向するように交差させて接合したことを特徴とするナノ接合素子である。また、この発明は、ポリエチレンナフタレート基板上に厚さが35nm以下のコバルト薄膜を成膜するようにしたことを特徴とする配線の形成方法である。また、この発明は、ポリエチレンナフタレート基板上に35nm以下の厚さに成膜されたコバルト薄膜からなることを特徴とする配線である。上記の各発明において、コバルト薄膜の厚さは、35nmを超えない範囲で、用途などに応じて適宜選ばれるが、より高い保磁力および角型比を得る観点からは、好適には20nm以下、より好適には4nm以上20nm以下、さらに好適には4nm以上10nm以下、最も好適には5nm以上8nm以下に選ばれる。コバルト薄膜は、好適には真空蒸着法により成膜するが、他の成膜法、例えばスパッタリング法により成膜するようにしてもよい。ポリエチレンナフタレート基板の表面粗さは、例えば1.6nm以下あるいは1.3±0.3nmであるが、これに限定されるものではない。ポリエチレンナフタレート基板の形態は特に限定されず、フィルム状であってもシート状であってもバルク基板であってもよい。コバルト薄膜の成膜温度は、ポリエチレンナフタレート基板のガラス転移温度以下であれば特に限定されないが、室温とすることにより基板加熱が不要となるため、成膜に必要な電力の低減を図ることができる。また、コバルト薄膜の成膜速度は特に限定されず、適宜選ばれるが、例えば0.5~3.0nm/分程度に選ばれる。ナノ接合素子およびその製造方法の発明においては、必要に応じて、二つの積層体を、コバルト薄膜のエッジ同士が有機分子を挟んで互いに対向するように交差させて接合するようにする。コバルト薄膜のエッジ同士の間に挟む有機分子は、ナノ接合素子に持たせる機能や用途などに応じて適宜選ばれる。ナノ接合素子は、コバルト薄膜の磁性を積極的に利用する場合には、磁性ナノ接合素子あるいは強磁性ナノ接合素子と言い換えることもできる。また、この発明は、少なくとも一主面がSiO2からなる基板上に厚さが35nm以下のコバルト薄膜を成膜するようにしたことを特徴とするコバルト薄膜の形成方法である。また、この発明は、少なくとも一主面がSiO2からなる基板上に35nm以下の厚さに成膜されたことを特徴とするコバルト薄膜である。また、この発明は、少なくとも一主面がSiO2からなる基板上に厚さが35nm以下のコバルト薄膜を成膜した積層体を二つ用い、これらの二つの積層体を、上記コバルト薄膜のエッジ同士が互いに対向するように交差させて接合するようにしたことを特徴とするナノ接合素子の製造方法である。また、この発明は、少なくとも一主面がSiO2からなる基板上に厚さが35nm以下のコバルト薄膜を成膜した積層体を二つ用い、これらの二つの積層体を、上記コバルト薄膜のエッジ同士が互いに対向するように交差させて接合したことを特徴とするナノ接合素子である。また、この発明は、少なくとも一主面がSiO2からなる基板上に厚さが35nm以下のコバルト薄膜を成膜するようにしたことを特徴とする配線の形成方法である。また、この発明は、少なくとも一主面がSiO2からなる基板上に35nm以下の厚さに成膜されたコバルト薄膜からなることを特徴とする配線である。少なくとも一主面がSiO2からなる基板を用いる上記の各発明において、コバルト薄膜の厚さは、35nmを超えない範囲で、用途などに応じて適宜選ばれる。コバルト薄膜は、好適には真空蒸着法により成膜するが、他の成膜法、例えばスパッタリング法により成膜するようにしてもよい。少なくとも一主面がSiO2からなる基板は、最も好適には石英基板であるが、例えばシリコン基板の一主面にSiO2膜を形成したものであってもよい。少なくとも一主面がSiO2からなる基板の形態は特に限定されず、フィルム状であってもシート状であってもバルク基板であってもよい。コバルト薄膜の成膜温度は、少なくとも一主面がSiO2からなる基板の融点以下であれば特に限定されないが、室温とすることにより基板加熱が不要となるため、成膜に必要な電力の低減を図ることができる。また、コバルト薄膜の成膜速度は特に限定されず、適宜選ばれるが、例えば0.5~3.0nm/分程度に選ばれる。ナノ接合素子の製造方法の発明においては、好適には、少なくとも一主面がSiO2からなる基板上にコバルト薄膜を成膜し、コバルト薄膜上に他の基板、例えば、少なくとも一主面がSiO2からなる他の基板をそのSiO2側がコバルト薄膜と接合するように貼り合わせて積層体を形成した後、この積層体の接合される端面あるいは側面を化学機械研磨ChemicalMechanicalPolishingCMP法により研磨し、さらにアルゴンArなどを用いたプラズマソフトエッチングPlasamaSoftEtching法によりエッチングする。こうすることで、エッチング後の端面にコバルト薄膜の細線状のエッジを明確に現すことができる。上記以外のことは、その性質に反しない限り、ポリエチレンナフタレート基板を用いた上記の各発明に関連して説明したことが成立する。この発明によれば、ポリエチレンナフタレート基板または少なくとも一主面がSiO2からなる基板上に厚さが35nm以下のコバルト薄膜を成膜することにより、厚さが35nm以下と極めて小さいにもかかわらず、保磁力および角型比が十分に高いコバルト薄膜を得ることができる。そして、このコバルト薄膜を有する二つの積層体をエッジ同士が互いに対向するように交差させて接合することにより、例えば、室温で巨大な磁気抵抗効果を示し、磁気センサーなどに用いて好適な磁気抵抗効果素子を極めて容易に実現することができる。また、コバルト薄膜のエッジ同士が有機分子を挟んで互いに対向するように交差させて接合することにより、例えば、不揮発性メモリを極めて容易に実現することができる。以下、発明を実施するための形態以下、発明の実施の形態というについて図面を参照しながら説明する。第1の実施の形態第1の実施の形態によるコバルト薄膜の形成方法について説明する。図1に示すように、このコバルト薄膜の形成方法においては、ポリエチレンナフタレート基板11上に厚さ35nm以下のコバルト薄膜12を成膜する。ポリエチレンナフタレート基板11の形態は問わず、フィルム状であってもシート状であってもバルク基板であってもよい。コバルト薄膜12の成膜には真空蒸着法などを用いる。成膜温度は必要に応じて選ばれるが、例えば室温とする。[実施例1]ポリエチレンナフタレート基板11として帝人デュポン株式会社製の幅5mm、厚さ25μmのPENフィルム商品名:TEONEXQ65をクリーンな環境下でフィルムロールシステムによりスリッターを用いて切断して幅を2mmとした。こうして作製した幅2mm、厚さ25μmのPENフィルム上に真空蒸着法によりコバルト薄膜12を成膜した。このPENフィルムのガラス転移温度Tgは120°Cである。コバルト薄膜12の成膜に用いた抵抗加熱式の真空蒸着装置を図2に示す。図2に示すように、この真空蒸着装置においては、真空チェンバー21の下部にロータリーポンプRP22およびターボ分子ポンプTMP23が接続されており、これらのロータリーポンプ22およびターボ分子ポンプ23により真空チェンバー21内をベース圧力~108Torrに排気することができるようになっている。ターボ分子ポンプ23と真空チェンバー21との間にはゲートバルブ24が取り付けられている。このゲートバルブ24の上流側には圧力測定用の冷陰極ゲージ25が取り付けられている。真空チェンバー21内の上部にPENフィルム26が巻き付けられたロール27および巻き取り用のロール28が、図示省略した支持具により真空チェンバー21の内壁に固定されて取り付けられている。巻き取り用のロール28は真空チェンバー21の外部に設けられたモータコントローラ29により制御される回転機構30により所定の回転速度で回転させることができるようになっている。真空チェンバー21の上面には圧力測定用のイオンゲージ31およびPENフィルム26の温度測定用の熱電対32が取り付けられている。真空チェンバー21内の下部に一対の電流導入端子33、34が取り付けられている。これらの電流導入端子33、34の先端部にはそれぞれステンレス鋼製のパッド35、36が取り付けられており、これらのパッド35、36の間にタングステンフィラメント37が取り付けられている。このタングステンフィラメント37の中央部はらせん状に巻かれており、この部分に窒化ホウ素BN製のるつぼ38が取り付けられている。タングステンフィラメント37の直径は例えば7mmである。るつぼ38内に蒸着源となるコバルトが装填される。真空チェンバー21の外部において電流導入端子33、34間に電源39が接続されており、この電源39により電流導入端子33、34、パッド35、36およびタングステンフィラメント37からなる回路に電流を流し、タングステンフィラメント37のらせん状の部分を加熱してるつぼ38を加熱することができるようになっている。真空チェンバー21内の上部と下部との間には遮熱板40が設けられている。この遮熱板40にはるつぼ38の上方の部分に孔41が設けられている。るつぼ38からのコバルトのビームはこの孔41を通ってPENフィルム26に到達するようになっている。このコバルトのビームの径はPENフィルム26の幅より少し大きく選ばれる。このコバルトのビームの径は、るつぼ38と孔41との間の距離とこの孔41の大きさとによって決まる。この真空蒸着装置を用いて次のようにしてPENフィルム26上にコバルト薄膜12を成膜した。まず、真空チェンバー21内をロータリーポンプ22およびターボ分子ポンプ23により、ベース圧力~108Torrに到達するまで排気する。次に、電源39により電流導入端子33、34、パッド35、36およびタングステンフィラメント37からなる回路に電流を流すことによりタングステンフィラメント37のらせん状の部分を加熱してるつぼ38をコバルトが蒸発する温度、例えば1700°Cに加熱する。一例を挙げると、電源39により電圧7.5V、電流54Aに設定する。このときの蒸着パワーは405Wであり、コバルト薄膜12の成膜速度は1.8nm/分であった。蒸着中の真空チェンバー21内の圧力は105Torrであった。るつぼ38から蒸発するコバルトは遮熱板40の孔41を通って細いビームとなり、このコバルトのビームがPENフィルム26に到達する。この蒸着中は、PENフィルム26を、巻き取り用のロール28を回転機構30により所定の回転速度で回転させることにより、図2中、矢印方向に移動させる。PENフィルム26は、るつぼ38やタングステンフィラメント37などからの放射熱により加熱されるが、遮熱板40を設けていることに加えて、るつぼ38とPENフィルム26との間の距離を十分に大きく選ぶことにより、ガラス転移温度Tg=120°Cより十分に低い温度、例えば62°Cに保つことができる。るつぼ38とPENフィルム26との間の距離は例えば18cmとする。[比較例1]実施例1と同様にして、PENフィルム26上に鉄Fe薄膜を成膜した試料を鉄薄膜の厚さを種々に変えて作製した。[比較例2]実施例1と同様にして、PENフィルム26上にNi75Fe25薄膜を成膜した試料をNi75Fe25薄膜の厚さを種々に変えて作製した。[比較例3]実施例1と同様にして、PENフィルム26上にニッケル薄膜を成膜した試料をニッケル薄膜の厚さを種々に変えて作製した。[比較例4]実施例1と同様にして、PENフィルム26上に金Au薄膜を成膜した試料を金薄膜の厚さを種々に変えて作製した。実施例1においてPENフィルム26上に成膜されたコバルト薄膜12の保磁力Hcおよび角型比Mr/Msを測定した。図3Aは保磁力の測定結果、図3Bは角型比の測定結果を示す。図3AおよびBに示すように、コバルト薄膜12の厚さdが35nm以下でも、保磁力および角型比のいずれも、厚さが35nmより大きい場合と比べてほとんど変わらず、むしろ厚さが約13nmより小さくなるに従って保磁力および角型比とも急激に増加する。特に保磁力に関しては、コバルト薄膜12の厚さが5nm以上8nm以下の範囲内では、厚さがこの範囲外である場合と顕著に相違しており、極めて大きいことが分かる。図4AおよびBならびに図5AおよびBは、PENフィルム26上に成膜したそれぞれ厚さdが5.3nm、6.9nm、12.2nmおよび20.6nmのコバルト薄膜12の磁化容易軸方向に磁場を印加したときのカー回転角の磁場の強さに対する依存性を測定した結果を示す。測定は、コバルト薄膜12の長手方向に垂直な二等分線上において、コバルト薄膜12の表面の左端、中心および右端の3点で行った。図4AおよびBならびに図5AおよびBより、コバルト薄膜12の厚さdが5.3nmであるときは、保磁力HC=77Oe、角型比Mr/Ms=0.84、厚さdが6.9nmであるときは、保磁力HC=57Oe、角型比Mr/Ms=0.79、厚さdが12.2nmであるときは、保磁力HC=25Oe、角型比Mr/Ms=0.48、厚さdが20.6nmであるときは、保磁力HC=26Oe、角型比Mr/Ms=0.37である。PENフィルム26上に成膜したコバルト薄膜12の表面粗さRaを測定した。原子間力顕微鏡AFMNanonaviIIsにより、コバルト薄膜12の表面状態およびAFM像に基づくコバルト薄膜12の表面粗さRaの解析を行った。図6A、B、CおよびDはそれぞれ、PENフィルム26、PENフィルム26上に成膜した厚さdが6.1nmのコバルト薄膜12、PENフィルム26上に成膜した厚さdが19.7nmのコバルト薄膜12およびPENフィルム26上に成膜した厚さdが34.3nmのコバルト薄膜12の表面状態をAFMにより観察した結果を示す。それぞれのスキャン領域の大きさは1×1μm2である。図6B~Dより、コバルト薄膜12はほとんどの場合、表面粗さおよび円形の結晶粒により特徴付けられ、クラスター構造を示すことが分かる。PENフィルム26の表面粗さRaは1.3nm、コバルト薄膜12の表面粗さRaは厚さdが6.1nm、19.7nmおよび34.3nmであるときにそれぞれ1.1nm、0.83nmおよび0.69nmである。図7はPENフィルム26上のコバルト薄膜12のAFMにより得られた表面粗さRaの厚さ依存性を示す。図7から分かるように、コバルト薄膜12の表面粗さRaは、コバルト薄膜12の厚さdが大きくなるに従って、4nmを境として、急激に減少することが分かる。また、図8に示すように、観察領域の大きさLがコバルト薄膜12の厚さdと同じときは、コバルト薄膜12の表面粗さRaは0.09nmとなり、コバルト薄膜12の表面は原子レベルで平坦であることが分かる。図3AおよびBには、比較例1においてPENフィルム26上に成膜した鉄薄膜、比較例2においてPENフィルム26上に成膜したNi75Fe25薄膜および比較例3においてPENフィルム26上に成膜したニッケル薄膜の保磁力および角型比を測定した結果も示す。図3AおよびBに示すように、PENフィルム26上に成膜した鉄薄膜およびNi75Fe25薄膜とも、保磁力および角型比は、厚さが減少するに従って減少する傾向があり、特にNi75Fe25薄膜では厚さが20nm以下になると磁性がほとんど消失してしまうことが分かる。図7には、比較例1においてPENフィルム26上に成膜した鉄薄膜、比較例2においてPENフィルム26上に成膜したNi75Fe25薄膜、比較例3においてPENフィルム26上に成膜したニッケル薄膜、比較例4においてPENフィルム26上に成膜した金薄膜の表面粗さRaを測定した結果も示す。図7に示すように、金薄膜では厚さが増加するに従って表面粗さRaは急激に増加するのに対し、鉄薄膜、Ni75Fe25薄膜およびニッケル薄膜の表面粗さRaは厚さが減少するに従って減少する傾向がある。図9AおよびBならびに図10AおよびBは、PENフィルム26上に成膜したそれぞれ厚さdが7.8nm、9.2nm、12.3nmおよび22.2nmの鉄薄膜の磁化容易軸方向に磁場を印加したときのカー回転角の磁場の強さに対する依存性を測定した結果を示す。図9AおよびBならびに図10AおよびBより、鉄薄膜の厚さdが7.8nmであるときは、保磁力HC=7.2Oe、角型比Mr/Ms=0.66、厚さdが9.2nmであるときは、保磁力HC=20Oe、角型比Mr/Ms=0.68、厚さdが12.3nmであるときは、保磁力HC=44Oe、角型比Mr/Ms=0.81、厚さdが22.2nmであるときは、保磁力HC=76Oe、角型比Mr/Ms=0.96である。図11A、B、CおよびDはそれぞれ、PENフィルム26、PENフィルム26上に成膜した厚さ7.8nmの鉄薄膜、PENフィルム26上に成膜した厚さ13.7nmの鉄薄膜およびPENフィルム26上に成膜した厚さ27.7nmの鉄薄膜の表面状態をAFMにより観察した結果を示す。それぞれのスキャン領域の大きさは1×1μm2である。図11B~Dより、鉄薄膜はほとんどの場合、表面粗さおよび円形の結晶粒により特徴付けられ、クラスター構造を示すことが分かる。PENフィルム26の表面粗さRaは1.3nm、鉄薄膜の表面粗さRaは厚さdが7.8nm、13.7nmおよび27.7nmであるときにそれぞれ1.1nm、0.83nmおよび0.69nmである。図12は、コバルト薄膜12からなる配線の線幅Wコバルト薄膜12の厚さdに対するコバルト薄膜12の配線抵抗の変化を示す。ただし、コバルト薄膜12の高さ幅は2mm、長さは10mmである。図12には、比較のために、従来のリソグラフィー技術を用いた微細加工技術により形成される配線の線幅に対する配線抵抗の変化を示す。図12に示すように、従来の微細加工技術により形成される配線に比べて、PENフィルム26上に成膜したコバルト薄膜12からなる配線では、線幅Wが35nm以下でも配線抵抗は3桁以上低いことが分かる。以上のように、この第1の実施の形態によれば、ポリエチレンナフタレート基板11上に真空蒸着法などにより厚さが35nm以下のコバルト薄膜12を成膜するようにしていることにより、有機材料からなる基板であるポリエチレンナフタレート基板11上に保磁力および角型比とも大きく、しかも極めて平坦な表面を有するコバルト薄膜12を極めて容易に形成することができる。また、このコバルト薄膜12を配線として用いることにより、配線幅が35nm以下であっても十分に低い配線抵抗を得ることができる。第2の実施の形態第2の実施の形態による記録再生可能な不揮発性メモリについて説明する。この不揮発性メモリは、コバルト薄膜12によるナノ接合を用いたものである。図13はこの不揮発性メモリを示す。図13に示すように、この不揮発性メモリは、第1の実施の形態と同様な方法によりポリエチレンナフタレート基板11上にコバルト薄膜12を成膜した積層体を二つ用い、これらの二つの積層体をそれらのコバルト薄膜12のエッジ同士が、間に有機分子13を挟んで互いに対向するように交差させて接合したものである。コバルト薄膜12の厚さは35nm以下、好適には例えば4nm以上20nm以下、より好適には4nm以上10nm以下、最も好適には5nm以上8nm以下である。交差角は必要に応じて選ばれるが、例えば90°とする。この有機分子13としては、電圧により状態が変化し、その状態が保持される性質ヒステリシスを有するものが用いられる。この有機分子13としては、具体的には、例えば、Alq3トリス8-キノリノラトアルミニウム、ロタキサン、カテナン、アゾベンゼンなどが挙げられるが、これらに限定されるものではない。この不揮発性メモリに対するデータの書き込みは、図13に示すように、一方の積層体のコバルト薄膜12と他方の積層体のコバルト薄膜12との間に、書き込むべきデータに応じた電圧Vを印加し、有機分子13にデータを書き込む。この不揮発性メモリのデータの読み出しは、一方の積層体のコバルト薄膜12と他方の積層体のコバルト薄膜12との間に所定の電圧Vを印加したときにコバルト薄膜12間に流れる電流Iを測定することにより行うことができる。[実施例2]実施例1と同様にして、PENフィルム26上にコバルト薄膜12を成膜した積層体を二つ形成した。コバルト薄膜12の厚さは19nmである。これらの二つの積層体をそれらのコバルト薄膜12のエッジ同士が、間に有機分子13としてAlq3を挟んで互いに対向するように交差させて接合し、不揮発性メモリを作製した。有機分子13の厚さは20nmである。ナノ接合部の面積は19×19=361nm2である。この第2の実施の形態によれば、ポリエチレンナフタレート基板11上に成膜したコバルト薄膜12を用いて記録再生可能な不揮発性メモリを実現することができる。第3の実施の形態第3の実施の形態による集積型不揮発性メモリについて説明する。図14はこの集積型不揮発性メモリを示す。図14に示すように、この集積型不揮発性メモリにおいては、絶縁性基板61上に複数のメモリセルブロック62が設置されている。各メモリセルブロック62は、ポリエチレンナフタレート基板11およびコバルト薄膜12が交互に積層された下層の積層体と、同じくポリエチレンナフタレート基板11およびコバルト薄膜12が交互に積層された上層の積層体とが、間に薄膜状の有機分子13を挟んで、下層の積層体および上層の積層体のコバルト薄膜12のエッジ同士が互いに対向するように、かつ互いに直交するように接合した多数のナノ接合が二次元マトリックス状に配置されたものである。各メモリセルブロック62においては、下層の積層体の側面のコバルト薄膜12と接続された配線63が、絶縁性基板61上に形成されたXデコーダ64と接続され、上層の積層体の側面のコバルト薄膜12と接続された配線65が、絶縁性基板61上に形成されたブロック66上に形成されたYデコーダ67と接続されている。Xデコーダ64により下層の積層体のコバルト薄膜12の一つが選択され、Yデコーダ67により上層の積層体のコバルト薄膜12の一つが選択されることにより、メモリセルが選択される。メモリセルブロック62は、例えば次のようにして製造することができる。すなわち、図2に示す真空蒸着装置を用いてPENフィルム26上にコバルト薄膜12を成膜しながら巻き取り用のロール28により巻き取る。次に、コバルト薄膜12を成膜したPENフィルム26を巻き取ったロール28から、四角形の形状の薄片状の積層体を切り出す。次に、こうして切り出した二つの積層体をそれらのコバルト薄膜12のエッジ同士が、間に薄膜状の有機分子13を挟んで、互いに対向するように直角に交差させて貼り合わせ、コバルト薄膜12のエッジ同士を接合する。こうして、メモリセルブロック62が製造される。この第3の実施の形態によれば、コバルト薄膜12を用いた不揮発性メモリからなる集積型不揮発性メモリを容易に実現することができる。第4の実施の形態第4の実施の形態による磁気抵抗効果素子について説明する。この磁気抵抗効果素子は、コバルト薄膜12による強磁性ナノ接合を用いたものである。第2の実施の形態による不揮発性メモリにおいては、ポリエチレンナフタレート基板11上にコバルト薄膜12を成膜した積層体を二つ用い、これらの二つの積層体をそれらのコバルト薄膜12のエッジ同士が、間に有機分子13を挟んで互いに対向するように交差させて接合したのに対し、この磁気抵抗効果素子においては、ポリエチレンナフタレート基板11上にコバルト薄膜12を成膜した積層体を二つ用い、これらの二つの積層体をそれらのコバルト薄膜12のエッジ同士が、間に有機分子13を挟むことなく、互いに対向するように交差させて接合する。その他のことは第2の実施の形態と同様である。この第4の実施の形態によれば、室温で巨大磁気抵抗効果を示す優れた磁気抵抗効果素子を実現することができる。特に、強磁性ナノ接合部の面積を5×5=25nm2以下とすることにより、巨大磁気抵抗効果を示す優れたナノコンタクト磁気抵抗効果素子を実現することができる。加えて、コバルト薄膜12の平均結晶粒径lg>dとすることができることにより、電磁場によって引き起こされる表面増強効果のような表面構造に起因する余分な量子効果を排除することができ、巨大磁気抵抗効果だけを用いた優れた磁気センサーを実現することができる。第5の実施の形態第5の実施の形態によるコバルト薄膜の形成方法について説明する。図15に示すように、このコバルト薄膜の形成方法においては、少なくとも一主面がSiO2からなる基板71上に厚さ35nm以下のコバルト薄膜12を成膜する。基板71の形態は問わず、フィルム状であってもシート状であってもバルク基板であってもよい。コバルト薄膜12の成膜には真空蒸着法などを用いる。成膜温度は必要に応じて選ばれるが、例えば室温とする。[実施例3]基板71として大きさが3mm×3mm×12mmの直方体状の石英基板の3mm×12mmの長方形の一側面上に真空蒸着法によりコバルト薄膜12を成膜した。実施例3において石英基板上に成膜されたコバルト薄膜12の保磁力Hcおよび角型比Mr/Msを測定した。測定結果を図3AおよびBに示す。図3AおよびBに示すように、コバルト薄膜12の厚さdが減少するに従って保磁力および角型比のいずれも直線的に減少するが、減少量は少なく、厚さが35nm以下でも、保磁力および角型比のいずれも、非常に高い値を維持している。図16A、BおよびCは、石英基板上に成膜したそれぞれ厚さdが5.9nm、11nmおよび27nmのコバルト薄膜12の磁化容易軸方向に磁場を印加したときのカー回転角の磁場の強さに対する依存性を測定した結果を示す。図16A、BおよびCより、コバルト薄膜12の厚さdが5.9nmであるときは、保磁力HC=67Oe、角型比Mr/Ms=0.91、厚さdが11nmであるときは、保磁力HC=75Oe、角型比Mr/Ms=0.95、厚さdが27nmであるときは、保磁力HC=82Oe、角型比Mr/Ms=0.91である。石英基板およびその上に成膜したコバルト薄膜12の表面粗さRaを測定した。測定結果を図7に示す。石英基板の表面粗さRaは0.3nmである。コバルト薄膜12の表面粗さRaは、厚さdが35nm以下では、観察領域の大きさがL=1μmの場合、厚さによらず0.3nm程度と小さく、コバルト薄膜12の表面は平坦であることが分かる。図8に示すように、観察領域の大きさLがコバルト薄膜12の厚さdと同じときは、コバルト薄膜12の表面粗さRaは0.03nmとなり、コバルト薄膜12の表面は原子レベルで平坦であることが分かる。この第5の実施の形態によれば、コバルト薄膜12を成膜する基板として、少なくとも一主面がSiO2からなる基板71、好適には石英基板を用いて、第1の実施の形態と同様な種々の利点を得ることができる。第6の実施の形態第6の実施の形態による記録再生可能な不揮発性メモリについて説明する。この不揮発性メモリは、コバルト薄膜12によるナノ接合を用いたものである。図17はこの不揮発性メモリを示す。図17に示すように、この不揮発性メモリは、第5の実施の形態と同様な方法により基板71上にコバルト薄膜12を成膜した積層体を二つ用い、これらの二つの積層体をそれらのコバルト薄膜12のエッジ同士が、間に有機分子13を挟んで互いに対向するように交差させて接合したものである。コバルト薄膜12の厚さは35nm以下である。この不揮発性メモリの上記以外のことは第2の実施の形態と同様である。[実施例4]図18Aに示すように、実施例3と同様にして、石英基板81上にコバルト薄膜12を成膜した積層体を二つ形成した。コバルト薄膜12の厚さは19nmである。図18Bに示すように、第1の積層体のコバルト薄膜12上にこのコバルト薄膜12を間に挟むように石英基板82を貼り合わせる。このとき、こうして石英基板81と石英基板82との間にコバルト薄膜12が挟まれた第1のブロックの表面接合される面および裏面において、石英基板81の端面と石英基板82の端面とが互いにほぼ一致するようにする。次に、図18Cに示すように、この第1のブロックの裏面をCMP法により研磨する。このCMP法による研磨は三段階で行う。第1段階では、粒子径16.0μmのAl2O3、SiO2、ZrO2エメリーを用いて30分間研磨を行う。第2段階では、粒子径9.4μmのAl2O3、SiO2、ZrO2エメリーを用いて10分間研磨を行う。第3段階では、粒子径1.0μmのコロイダルCeO2、硬質クロスを用いて20分間研磨を行う。同様に、この第1のブロックの表面をCMP法により研磨する。このCMP法による研磨は三段階で行う。第1段階では、粒子径16.0μmのAl2O3、SiO2、ZrO2エメリーを用いて50分間研磨を行う。第2段階では、粒子径9.4μmのAl2O3、SiO2、ZrO2エメリーを用いて10分間研磨を行う。第3段階では、粒子径1.0μmのコロイダルCeO2、硬質クロスを用いて20分間研磨を行う。この第1のブロックの表面については、上述のようにしてCMP法により研磨を行った後、この表面をArプラズマソフトエッチング法により30分間エッチングする。こうしてCMP法により研磨およびプラズマソフトエッチングを行った状態を図18Dに示す。一方、図18Eに示すように、第2の積層体のコバルト薄膜12上にこのコバルト薄膜12を間に挟むように石英基板82を貼り合わせる。このとき、こうして石英基板81と石英基板82との間にコバルト薄膜12が挟まれた第2のブロックの表面接合される面および裏面において、石英基板81の端面と石英基板82の端面とが互いにほぼ一致するようにする。次に、図18Fに示すように、この第2のブロックの裏面を上述のようにしてCMP法により研磨するとともに、この第2のブロックの表面を上述のようにしてCMP法により研磨し、さらにArプラズマソフトエッチング法により30分間エッチングする。次に、図18Gに示すように、CMP法による研磨およびソフトエッチングを行った第2のブロックの表面にAlq3薄膜83をスピンコーティングや真空蒸着などにより形成する。次に、第2のブロックのAlq3薄膜83上に第1のブロックの表面側を貼り合わせる。こうして、第1のブロックおよび第2のブロックをそれらのコバルト薄膜12のエッジ同士が、間にAlq3薄膜83を挟んで互いに対向するように交差させて接合し、不揮発性メモリを作製した。Alq3薄膜83の厚さは20nmである。ナノ接合部の面積は19×19=361nm2である。図19~図23は、コバルト薄膜12の厚さdがそれぞれ17nm、12nm、10nm、6.6nmおよび5.5nmである第2のブロックの表面に対してCMP法による研磨およびソフトエッチングを行った後のこの表面の走査型プローブ顕微鏡による電流マッピング像を示し、上図は二次元2Dマッピング像、下図は三次元3Dマッピング像を示す。図19~図23に示すように、いずれの試料でも、コバルト薄膜12のエッジ面の輪郭が明確に観察される。一方、図24は、CMP法による研磨だけを行い、Arプラズマソフトエッチングを行わなかったブロックの表面の走査型プローブ顕微鏡による電流マッピング像二次元マッピング像を示す。図24より、CMP法による研磨だけでは、コバルト薄膜12のエッジ面を現すことはできなかった。この不揮発性メモリの電圧-電流特性の測定結果を図25Aに示す。図25Bは図25Aの原点付近の領域一点鎖線で囲んだ領域の拡大図である。また、この不揮発性メモリの抵抗-電圧特性の測定結果を図26に示す。図25Aおよび図26より、この不揮発性メモリは確かに不揮発性を有していることが分かる。また、図26より、この不揮発性メモリの抵抗の変化率ΔR/Rを求めると、R=R0=0.93kΩR0はRの最小値、ΔR=RM-R0=1.8-0.93=0.87kΩRMはRの最大値として、ΔR/R=0.87/0.93=0.935=93.5と大きい。電流密度はi=1.0×108A/cm2である。ここで、この不揮発性メモリにおける電子の移動度μnおよび電子濃度nを調べるために、図27に示すような試料を作製し、電流-電圧特性を測定した。すなわち、図27に示すように、絶縁性基板91上に、両端に幅広のパッド部を有し、中央部が所定幅の線状パターンからなるコバルト薄膜92を形成し、このコバルト薄膜92の中央部の上にAlq3分子からなるAlq3薄膜93を形成する。そして、コバルト薄膜92と同様な形状を有し、このコバルト薄膜92に対して直角方向に延在するコバルト薄膜94を、その中央部がAlq3薄膜93を介してコバルト薄膜92の中央部と重なるように形成する。コバルト薄膜92とコバルト薄膜94との接合部の大きさは200μm×200μmであり、面積は200×200μm2である。コバルト薄膜92の一端とコバルト薄膜94の一端との間に電圧Vを印加し、コバルト薄膜92の他端とコバルト薄膜94の他端との間に流れる電流Iを測定した。測定は室温R.T.で行った。こうして測定された電流-電圧特性を図28Aに示す。図28Bは図28Aの原点付近の領域の拡大図である。図28AおよびBに示すように、この試料の電流-電圧特性は、電圧が102~2Vの範囲ではほぼ直線的であり、I∝Vであるが、電圧が2Vを超える範囲では傾きが急になり、I∝V2の関係を有する。この電流-電圧特性は空間電荷制限電流SpaceChargeLimitedCurrentSCLCモデルで説明され、SCLCフィッティングを行った結果、μn=1.5×105cm2/Vs、n=4.4×1016cm3が得られた。Alq3の移動度はμn=~105cm2/Vsと報告されているから非特許文献3、μn=1.5×105cm2/Vsの値はAlq3の移動度とほぼ一致している。[比較例5]実施例3と同様にして、石英基板上にニッケル薄膜を成膜した積層体を二つ形成した。一つの積層体のニッケル薄膜の厚さは5.6nm、もう一つの積層体のニッケル薄膜の厚さは5.3nmである。これらの二つの積層体をそれらのニッケル薄膜のエッジ同士が、間にAlq3分子を挟んで互いに対向するように交差させて接合し、メモリを作製した。Alq3分子の厚さは20nmである。強磁性ナノ接合部の面積は5.6×5.3=29.68nm2である。このメモリの電圧-電流特性の測定結果を図29に示す。また、このメモリの抵抗-電圧特性の測定結果を図30に示す。図29および図30より、このメモリは不揮発性を有していないことが分かる。また、図30より、このメモリの抵抗の変化率ΔR/Rを求めると、ΔR/R=10-4.7/4.7=1.13=113である。電流密度はi=8.4×104A/cm2である。第6の実施の形態によれば、第2の実施の形態と同様な利点を得ることができる。以上、この発明の実施の形態および実施例について具体的に説明したが、この発明は、上述の実施の形態および実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。