"導体ベースプレートと、前記導体ベースプレートに配置された第1接着剤と、前記第1接着剤上に配置され、前記導体ベースプレートと接着される半導体チップと、前記導体ベースプレート上において、前記半導体チップと前記導体ベースプレートとの接合面の外周に配置され、前記第1接着剤を被覆する第2接着剤とを備え、前記第1接着剤は、導電性金属成分を含有し、前記第2接着剤は、導電性金属成分を含有していないことを特徴とする半導体装置。前記第1接着剤と前記第2接着剤は、同じエポキシ系樹脂成分を含むことを特徴とする請求項1に記載の半導体装置。前記第2接着剤は、さらに前記半導体チップの側面外周を被覆することを特徴とする請求項1に記載の半導体装置。前記第2接着剤は、さらに前記半導体チップの側面外周と前記半導体チップ上面の縁部の外周部分とを被覆することを特徴とする請求項1に記載の半導体装置。導体ベースプレート上に第1接着剤を形成する工程と、前記第1接着剤上に、前記導体ベースプレートと接着される半導体チップを配置する工程と、前記導体ベースプレート上において、前記半導体チップと前記導体ベースプレートとの接合面の外周に、前記第1接着剤を被覆する第2接着剤を形成する工程と、前記第1接着剤と前記第2接着剤とをキュア処理し硬化させる工程とを有し、前記第1接着剤は、導電性金属成分を含有し、前記第2接着剤は、導電性金属成分を含有していないことを特徴とする半導体装置の製造方法。前記第1接着剤と前記第2接着剤は、同じエポキシ系樹脂成分を含むことを特徴とする請求項5に記載の半導体装置の製造方法。前記第2接着剤は、さらに前記半導体チップの側面外周を被覆するように形成されることを特徴とする請求項5に記載の半導体装置の製造方法。前記第2接着剤は、さらに前記半導体チップの側面外周と前記半導体チップの上面の縁部の外周部分とを被覆するように形成されることを特徴とする請求項5に記載の半導体装置の製造方法。導電性フィラーを含有しないエポキシ系接着剤は高い防湿性を有する。一方、エポキシ樹脂に導電性フィラーとしてAgなどを含有したエポキシ系接着剤は、熱伝導率が高いものの、Agを含むためにイオンマイグレーションが発生しやすい。本実施の形態が解決しようとする課題は、耐イオンマイグレーションに優れた半導体装置およびその製造方法を提供することにある。本実施の形態に係る半導体装置は、導体ベースプレートと、半導体チップと、第1接着剤と、半導体チップと、第2接着剤とを備える。第1接着剤は、導体ベースプレートに配置される。半導体チップは、第1接着剤上に配置され、導体ベースプレートと接着される。第2接着剤は、半導体チップと導体ベースプレートとの接合面の外周に配置され、第1接着剤を被覆する。第1接着剤は、導電性金属成分を含有し、第2接着剤は、導電性金属成分を含有していない。次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。実施の形態に係る半導体装置を例示する図であって、半導体チップ24としてMMICを適用した場合の模式的鳥瞰構造は、図1に示すように表され、図1のI-I線に沿った模式的断面構造は、図2に示すように表される。実施の形態に係る半導体装置は、導体ベースプレート200と、導体ベースプレート200に配置された第1接着剤40と、第1接着剤40上に配置され、導体ベースプレート200と接着される半導体チップ24と、導体ベースプレート200上において、記半導体チップ24と導体ベースプレート200との接合面の外周に配置され、第1接着剤40を被覆する第2接着剤20とを備える。ここで、第1接着剤40は、導電性金属成分を含有し、第2接着剤20は、導電性金属成分を含有していない。また、第1接着剤40と第2接着剤20は、同じエポキシ系樹脂成分から構成されていても良い。また、第2接着剤20は、さらに半導体チップ24の側面外周を被覆する。また、第2接着剤20は、さらに半導体チップ24の側面外周と半導体チップ24上面の縁部の外周部分とを被覆しても良い。より詳細に説明すると、実施の形態に係る半導体装置は、導体ベースプレート200と、入力端子24aおよび出力端子24bを有し、導体ベースプレート200上に接合される半導体チップ24MMIC基板と、導体ベースプレート200上に配置され、半導体チップ24を囲むセラミック枠体180と、セラミック枠体180上に配置されたRF入力端子21aおよびRF出力端子21bと、RF入力端子21aと入力端子24aとの間を接続するボンディングワイヤ12と、出力端子24bとRF出力端子21bとの間を接続するボンディングワイヤ16とを備える。半導体チップ24は、第1接着剤40により、導体ベースプレート200上に接合される。第1接着剤40は、半導体チップ24と導体ベースプレート200との接合面を接合するための接着剤であり、例えば、エポキシ樹脂などの有機材料に、導電性フィラーとしてAgなどの導電性金属粒子を含有した接着剤を適用することができる。導電性フィラーとしては、Ag以外にも、例えばAu、Cu、Pt、Pd、Niなどの導電性金属粒子から適宜選択できるし、例えばCu-Agなどの機能性フィラーから選択してもよい。一方、第2接着剤20は、半導体チップ24と導体ベースプレート200との接合面に形成された第1接着剤40を被覆するように該接合面の外周に形成塗布される接着剤であり、導電性金属成分を含有していない接着剤を適用することができる。第1接着剤40は、Agなどの導電性フィラーを含有しているので、導体ベースプレート200と半導体チップ24との接合に用いる。しかし、導電性フィラーに用いられるAgなどの導電性金属成分は、溶出を起こしやすく、イオンマイグレーションを発生させやすい性質を有している。ここで、イオンマイグレーションとは、高湿度下において電極に直流電圧が印加されると、導電性接着剤中に含まれる銀粉などの導電性金属成分が、イオン化して析出し、非金属成分上を成長していく現象である。例えば、高湿度下において電極に直流電圧が印加されると、導電性接着剤中に含まれる銀粉などの導電性金属成分が、イオン化して析出し、図3に例示するように、非金属成分上を矢印A方向に成長していく。そして、成長した金属成分は、例えば、電極間に絶縁破壊などを起こす。また、成長した導電性金属成分は、短絡などによる故障原因となる。そこで、導電性金属成分を含有していない第2接着剤20を、半導体チップ24と導体ベースプレート200との接合面に形成された第1接着剤40を被覆するように接合面の外周に形成塗布することで、第2接着剤20が第1接着剤40を封止する。これにより、第1接着剤40に含まれる導電性金属成分が溶出を起こすのを防止することができる。第1接着剤40には、Agの導電性フィラー以外の混入物を加える必要がないため、導電性接着剤が本来有する熱伝導性が損なわれるといった問題も生じない。また、第2接着剤20は、半導体チップ24と導体ベースプレート200との接合面に形成された第1接着剤40を被覆するように形成されるだけであるため、半導体チップ24の表面全体がコーティングされることはなく、半導体装置の動作領域表面の誘電率が高くなったり、ワイヤや線路の表面の誘電率が高くなったりするなどの問題は生じない。また、第2接着剤20として、防湿性を有するエポキシ系の接着剤を採用することにより、半導体チップ24と導体ベースプレート200との接合面に塗布された第1接着剤40に含まれる導電性金属成分を水分から保護することができる。さらに、第1接着剤40および第2接着剤20の溶剤として、それぞれ、同じエポキシ系の成分からなる溶剤を採用することにより、第1接着剤40と第2接着剤20とをキュア処理し硬化させる工程を別々に行う必要がなく、第1接着剤40と第2接着剤20のキュア処理を1回の工程で実現できる。製造方法実施の形態に係る半導体装置の製造方法は、図4~図6に示すように、導体ベースプレート200上に第1接着剤40を形成する工程と、第1接着剤40上に、導体ベースプレート200と接着される半導体チップ24を配置する工程と、導体ベースプレート200上において、半導体チップ24と導体ベースプレート200との接合面の外周に、第1接着剤40を被覆する第2接着剤20を形成する工程と、第1接着剤40と第2接着剤20とをキュア処理し硬化させる工程とを有する。ここで、第1接着剤40は、導電性金属成分を含有し、第2接着剤20は、導電性金属成分を含有していない。また、実施の形態に係る半導体装置の製造方法において、第1接着剤40と第2接着剤20は、同じエポキシ系樹脂成分を含んでいても良い。また、実施の形態に係る半導体装置の製造方法において、第2接着剤20は、図7~図8に示すように、さらに半導体チップ24の側面外周を被覆するように形成されていても良い。また、実施の形態に係る半導体装置の製造方法において、第2接着剤20は、図9に示すように、さらに半導体チップ24の側面外周と半導体チップ24の上面の縁部の外周部分とを被覆するように形成されていても良い。以下、図4~図9を参照して、実施の形態に係る半導体装置の製造方法を詳述する。aまず、図4に示すように、導体ベースプレート200上に半導体チップ24を囲むセラミック枠体180を配置し、セラミック枠体180上にRF入力端子21aおよびRF出力端子21bを配置する。そして、導体ベースプレート200上の導体ベースプレート200と半導体チップ24との接合面に第1接着剤40を塗布する。第1接着剤40を塗布する厚さは、第1接着剤40を構成する接着剤の種類によるが、例えば、約60μm~約180μm程度である。b次に、図5に示すように、入力端子24aおよび出力端子24bを有する半導体チップ24を、導体ベースプレート200上の接合面に塗布されている第1接着剤40上に配置する。接合面に形成されている第1接着剤40により、導体ベースプレート200と半導体チップ24とが接合される。半導体チップ24が接合面に配置された後の第1接着剤40の厚さは、半導体チップ24の配置前と比べてほとんど変化せず、例えば、約50μm~約150μm程度である。c次に、図6に示すように、半導体チップ24と導体ベースプレート200との接合面に形成された第1接着剤40を被覆するように接合面の外周に塗布形成する。第2接着剤20を塗布する厚さは、第2接着剤20を構成する接着剤の種類によるが、例えば、約60μm~約180μm程度である。また、第2接着剤20を塗布する方法としては、例えば、接着剤用のディスペンサーや注射器などを用いて、接合面および第1接着剤40の外周全域に流し込むことができる。d次に、第1接着剤40と第2接着剤20とをキュア処理熱処理し、硬化させる。キュア処理を行った後に室温まで冷却した第1接着剤40と第2接着剤20とのそれぞれの厚さは、どちらも例えば、約20μm~約60μm程度である。図7に示した例では、キュア処理し硬化させた第2接着剤20aは、半導体チップ24と導体ベースプレート200との接合面に形成された第1接着剤40を被覆するように封止するように接合面の外周に形成され、さらに半導体チップ24の側面外周を覆うように形成されている。e次に、図8に示すように、ボンディングワイヤ12によりRF入力端子21aと入力端子24aとの間を接続し、ボンディングワイヤ16により出力端子24bとRF出力端子21bとの間を接続する。図9は、キュア処理し硬化させた第2接着剤20bの別の形成例を示している。キュア処理後の第2接着剤20bは、半導体チップ24と導体ベースプレート200との接合面に形成された第1接着剤40を被覆するように封止するように接合面の外周に形成され、さらに半導体チップ24の側面外周と半導体チップ24の上面の縁部の外周部分とを覆うように形成されている。半導体素子構造実施の形態に係る半導体装置に搭載される半導体チップ24のFET140の模式的平面パターン構成の拡大図は、図10aに示すように表され、図10aのJ部分の拡大図は、図10bに示すように表される。また、実施の形態に係る半導体装置に搭載される半導体チップ24のFET140の構成例であって、図10bのII-II線に沿う模式的断面構成例は、図11に示すように表される。実施の形態に係る半導体装置に搭載される半導体チップ24において、複数のFETセルFET1~FET10は、図10~図11に示すように、半絶縁性基板110と、半絶縁性基板110の第1表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、半絶縁性基板110の第1表面に配置され、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極G1,G2,...,G10、複数のソース端子電極S11,S12,S21,S22,...,S101,S102およびドレイン端子電極D1,D2,...,D10と、ソース端子電極S11,S12,S21,S22,...,S101,S102の下部に配置されたVIAホールSC11,SC12,SC21,SC22,...,SC101,SC102と、半絶縁性基板110の第1表面と反対側の第2表面に配置され、ソース端子電極S11,S12,S21,S22,...,S101,S102に対してVIAホールSC11,SC12,SC21,SC22,...,SC101,SC102を介して接続された接地電極図示省略とを備える。ゲート端子電極G1,G2,...,G10には、ボンディングワイヤが接続され、ドレイン端子電極D1,D2,...,D10には、ボンディングワイヤが接続され、ソース端子電極S11,S12,S21,S22,...,S101,S102の下部には、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102が形成され、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102の内壁に形成されたバリア金属層図示省略およびバリア金属層上に形成され、VIAホールを充填する充填金属層図示省略を介してソース端子電極S11,S12,S21,S22,...,S101,S102は、接地電極図示省略に接続されている。半絶縁性基板110は、GaAs基板、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、もしくはダイヤモンド基板のいずれかである。FETセルの構造例実施の形態に係る半導体装置に搭載される半導体チップ24のFETセルの構成例は、図11に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120、ゲートフィンガー電極G124およびドレインフィンガー電極D122とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2次元電子ガス2DEG:TwoDimensionalElectronGas層116が形成されている。図11に示す構成例では、高電子移動度トランジスタHEMT:HighElectronMobilityTransistorが示されている。また、上記の構成例においては、活性領域以外の窒化物系化合物半導体層112を電気的に不活性な素子分離領域として用いている。ここで、活性領域とは、ソースフィンガー電極120、ゲートフィンガー電極124およびドレインフィンガー電極122の直下の2DEG層116、ソースフィンガー電極120とゲートフィンガー電極124間およびドレインフィンガー電極122とゲートフィンガー電極124間の2DEG層116からなる。ソースフィンガー電極120およびドレインフィンガー電極122は、例えば、Ti/Alなどで形成される。ゲートフィンガー電極124は、例えばNi/Auなどで形成することができる。なお、FET140において、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122の長手方向のパターン長は、動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約25μm~約50μmである。また、ソースフィンガー電極120の幅は、例えば、約40μm程度であり、ソース端子電極S11,S12,S21,S22,...,S101,S102の幅は、例えば、約100μm程度である。また、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102の形成幅は、例えば、約10μm~約40μm程度である。以上説明した実施の形態によれば、Agなどの導電性フィラーを含有している第1接着剤40は、導体ベースプレート200と半導体チップ24との接合に用い、導電性フィラーを含有していない第2接着剤20を、半導体チップ24と導体ベースプレート200との接合面に形成された第1接着剤40を覆い隠すように接合面の外周に形成することで、第1接着剤40に含まれる導電性金属成分が溶出を起こすのを防止することができる。また、第2接着剤20として、防湿性を有するエポキシ系の接着剤を採用することにより、半導体チップ24と導体ベースプレート200との接合面に塗布された第1接着剤40に含まれる導電性金属成分を水分から保護することができる。さらに、第1接着剤40および第2接着剤20の溶剤として、それぞれ、エポキシ系の同じ成分からなる溶剤を採用することにより、第1接着剤40と第2接着剤20とをキュア処理し硬化させる工程を別々に行う必要がなく、第1接着剤40と第2接着剤20のキュア処理を1回の工程で実現できる。以上説明した実施の形態によれば、耐イオンマイグレーションに優れた半導体装置およびその製造方法を提供することができる。その他の実施の形態実施の形態に係る半導体装置を説明したが、この実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。なお、実施の形態に係る半導体装置としては、FETに限らず、高電子移動度トランジスタHEMT:HighElectronMobilityTransistorを適用しても良いし、LDMOSLaterallyDiffusedMetalOxideSemiconductorFieldEffectTransistorやヘテロ接合バイポーラトランジスタHBT:HeterojunctionBipolarTransistorなどの増幅素子なども適用できることは言うまでもない。このように、ここでは記載していない様々な実施の形態などを含む。"