少なくとも2つのデータ列を比較して一致不一致を判定するデータ比較回路の故障診断装置であって、前記データ比較回路の入力側で1つのデータ列をそのまま入力させるモードと他のデータ列と不一致となるように変化させて入力させるモードとを切替えることができる切替回路を有し、前記切替回路により1つのデータ列を変化させて入力させたときの前記データ比較回路の比較結果に基づいて、前記データ比較回路の故障の有無を診断することを特徴とする、データ比較回路の故障診断装置。前記データ比較回路は、比較するデータ列がそれぞれ所定ビット数ずつ複数のデータに分けられてそれぞれ入力される複数の排他的論理和回路と、前記複数の排他的論理和回路の出力が入力されて比較結果を出力する論理和回路と、を含んで構成され、前記切替回路は、前記各排他的論理和回路の各入力側に設けられ、前記各排他的論理和回路に入力される1つのデータをそのまま入力させるモードと他のデータと不一致となるように変化させて入力させるモードとを切替えることができるものであることを特徴とする、請求項1記載のデータ比較回路の故障診断装置。前記切替回路は、ビット反転処理により、前記排他的論理和回路に入力される1つのデータを他のデータと不一致となるように変化させることを特徴とする、請求項2記載のデータ比較回路の故障診断装置。前記切替回路は、暗号化処理により、前記排他的論理和回路に入力される1つのデータを他のデータと不一致となるように変化させることを特徴とする、請求項2記載のデータ比較回路の故障診断装置。前記比較するデータ列のうち、いずれか1つのデータ列側の複数の切替回路を順次選択的に切替作動させる制御部と、前記制御部による切替作動ごとに、前記各排他的論理和回路に入力されるデータと、前記各排他的論理和回路の出力とを記録するログ記録部と、を備えることを特徴とする、請求項2~請求項4のいずれか1つに記載のデータ比較回路の故障診断装置。しかしながら、従来のデータ比較回路においては、一致したデータであることが前提となるため、比較結果の出力表示が一致側に固定故障した場合には、不一致であったとしても、不一致の表示ができなくなるという問題点があった。本発明は、このような従来の問題点に鑑み、一致側への固定故障を認識可能とすること課題とする。上記の課題を解決するために、本発明は、データ比較回路の入力側で1つのデータ列をそのまま入力させるモードと他のデータ列と不一致となるように変化させて入力させるモードとを切替えることができる切替回路を設け、この切替回路により1つのデータ列を変化させて入力させたときのデータ比較回路の比較結果に基づいて、データ比較回路の故障の有無を診断する構成とする。本発明によれば、比較するデータ列のうち1つのデータ列を他のデータ列と不一致となるように変化させて、データ比較回路に入力することで、不一致が前提となる。よって、この場合に比較結果の出力が一致のときは、一致側に固定故障したものであると故障診断できるようになる。これにより、データ比較回路の信頼性を向上させることができる。以下、本発明の実施の形態について、詳細に説明する。図1は本発明の一実施形態を示すデータ比較回路の構成図である。本実施形態のデータ比較回路10は、同期して作動する2つのCPUa系CPU及びb系CPUの処理データバス上のデータの一致を常時監視することにより処理の正当性を保証すべく、a系CPUのデータバス1上のデータ列an10と、b系CPUのデータバス2上のデータ列bn10と、を比較する。尚、nはデータ列のビット長例えば32である。データ比較回路10は、n個の排他的論理和回路XOR回路11-1、11-2、、11-nと、これらのXOR回路11-1、11-2、、11-nの出力が入力される論理和回路OR回路12と、を含んで構成される。XOR回路11-1には、a系CPUのバス1上のデータ列an10のうち、1ビット目のデータa0が、後述する切替回路13a-1を介し、データa20となって通常はa20=a0、入力されると共に、b系CPUのバス2上のデータ列bn10のうち、1ビット目のデータb0が、後述する切替回路13b-1を介し、データb20となって通常はb20=b0、入力される。XOR回路11-2には、a系CPUのバス1上のデータ列an10のうち、2ビット目のデータa1が、後述する切替回路13a-2を介し、データa21となって通常はa21=a1、入力されると共に、b系CPUのバス2上のデータ列bn10のうち、2ビット目のデータb1が、後述する切替回路13b-2を介し、データb21となって通常はb21=b1、入力される。同様に、XOR回路11-nには、a系CPUのバス1上のデータ列an10のうち、nビット目のデータan1が、後述する切替回路13a-nを介し、データa2n1となって通常はa2n1=an1、入力されると共に、b系CPUのバス2上のデータ列bn10のうち、nビット目のデータbn1が、後述する切替回路13b-nを介し、データb2n1となって通常はb2n1=bn1、入力される。切替回路13a-1、13a-2、13a-n、及び、13b-1、13b-2、、13b-nは、通常は、入力されるデータをそのまま出力して、対応するXOR回路11-1、11-2、、11-nに入力するが、切替により、入力されるデータをビット反転して、対応するXOR回路11-1、11-2、、11-nに入力することができる。すなわち、各切替回路は、入力されるデータをそのまま出力するモード通常モードと、入力されるデータをビット反転するモードビット反転モードとを有し、これらを切替えることができる。従って、各切替回路の通常モードでは、XOR回路11-1、11-2、、11-nは、次のように機能する。XOR回路11-1には、その一方の入力端子に、a系CPUのバス1上のデータ列の1ビット目のデータa0がそのままa20=a0として入力され、他方の入力端子に、b系CPUのバス2上のデータ列の1ビット目のデータb0がそのままb20=b0として入力され、これらは一致していることを前提とするため、一致している限り、XOR回路11-1の出力比較結果0は0となる。そして、不一致の場合は、XOR回路11-1の出力比較結果0が1となり、不一致異常が検出される。XOR回路11-2には、その一方の入力端子に、a系CPUのバス1上のデータ列の2ビット目のデータa1がそのままa21=a1として入力され、他方の入力端子に、b系CPUのバス2上のデータ列の2ビット目のデータb1がそのままb21=b1として入力され、これらは一致していることを前提とするため、一致している限り、XOR回路11-2の出力比較結果1は0となる。そして、不一致の場合は、XOR回路11-2の出力比較結果1が1となり、不一致異常が検出される。同様に、XOR回路11-nには、その一方の入力端子に、a系CPUのバス1上のデータ列のnビット目のデータan1がそのままa2n1=an1として入力され、他方の入力端子に、b系CPUのバス2上のデータ列のnビット目のデータbn1がそのままb2n1=bn1として入力され、これらは一致していることを前提とするため、一致している限り、XOR回路11-nの出力比較結果n1は0となる。そして、不一致の場合は、XOR回路11-nの出力比較結果n1が1となり、不一致異常が検出される。OR回路12には、XOR回路11-1、11-2、、11-nの出力が入力されており、a系CPUのバス1上のデータ列an10とb系CPUのバス2上のデータ列bn10とが全てのビットで一致していれば、全ての入力比較結果0~n1が0となるので、OR回路12の出力比較結果は0、すなわち一致となる。これに対し、データ列an10とデータ列bn10とがいずれか1つのビットで不一致の場合、全ての入力比較結果0~n1のうち、いずれか1つが1となるので、OR回路12の出力比較結果は1、すなわち不一致となる。従って、データ比較回路10は、各切替回路の通常モードでは、a系CPUのバス1上のデータ列an10と、b系CPUのバス2上のデータ列bn10とをそのまま比較して、一致不一致を判定することができる。次に各切替回路のビット反転モードでのデータ比較回路10の故障診断について説明する。各切替回路13a-1、13a-2、、13a-n、及び、13b-1、13b-2、、13b-nは、順次選択的にビット反転モードに切替える。例えば、切替回路13a-1をビット反転モードに切替えると、a系CPUのバス1上のデータ列an10から取込まれた1ビット目のデータa0が切替回路13a-1によりビット反転されて、データa20となり、XOR回路11-1の一方の入力端子に入力される。このとき、切替回路13b-1は通常モードに維持されており、b系CPUのバス2上のデータ列bn10から取込まれた1ビット目のデータb0はそのままデータb20となり、XOR回路11-1の他方の入力端子に入力される。従って、前提として、a20≠b20となり、正しく不一致を検出できれば、XOR回路11-1の出力比較結果0は1となり、OR回路12の出力比較結果は1となる。これに対し、XOR回路11-1の出力比較結果0が0となって、不一致を検出できなかった場合は、一致側への固定故障と診断することができる。また、切替回路13a-2をビット反転モードに切替えると、a系CPUのバス1上のデータ列an10から取込まれた2ビット目のデータa1が切替回路13a-2によりビット反転されて、データa21となり、XOR回路11-2の一方の入力端子に入力される。このとき、切替回路13b-2は通常モードに維持されており、b系CPUのバス2上のデータ列bn10から取込まれた2ビット目のデータb1はそのままデータb21となり、XOR回路11-2の他方の入力端子に入力される。従って、前提として、a21≠b21となり、正しく不一致を検出できれば、XOR回路11-2の出力比較結果1は1となり、OR回路12の出力比較結果は1となる。これに対し、XOR回路11-2の出力比較結果1が0となって、不一致を検出できなかった場合は、一致側への固定故障と診断することができる。同様に、切替回路13a-nをビット反転モードに切替えると、a系CPUのバス1上のデータ列an10から取込まれたnビット目のデータan1が切替回路13a-nによりビット反転されて、データa2n1となり、XOR回路11-nの一方の入力端子に入力される。このとき、切替回路13b-nは通常モードに維持されており、b系CPUのバス2上のデータ列bn10から取込まれたnビット目のデータbn1はそのままデータb2n1となり、XOR回路11-nの他方の入力端子に入力される。従って、前提として、a2n1≠b2n1となり、正しく不一致を検出できれば、XOR回路11-nの出力比較結果n1は1となり、OR回路12の出力比較結果は1となる。これに対し、XOR回路11-nの出力比較結果n1が0となって、不一致を検出できなかった場合は、一致側への固定故障と診断することができる。次に、切替回路13b-1をビット反転モードに切替えると、b系CPUのバス2上のデータ列bn10から取込まれた1ビット目のデータb0が切替回路13b-1によりビット反転されて、データb20となり、XOR回路11-1のb側の入力端子に入力される。このとき、切替回路13a-1は通常モードに維持されており、a系CPUのバス1上のデータ列an10から取込まれた1ビット目のデータa0はそのままデータa20となり、XOR回路11-1のa側の入力端子に入力される。従って、前提として、a20≠b20となり、正しく不一致を検出できれば、XOR回路11-1の出力比較結果0は1となり、OR回路12の出力比較結果は1となる。これに対し、XOR回路11-1の出力比較結果0が0となって、不一致を検出できなかった場合は、一致側への固定故障と診断することができる。また、切替回路13b-2をビット反転モードに切替えると、b系CPUのバス2上のデータ列bn10から取込まれた2ビット目のデータb1が切替回路13b-2によりビット反転されて、データb21となり、XOR回路11-2のb側の入力端子に入力される。このとき、切替回路13a-2は通常モードに維持されており、a系CPUのバス1上のデータ列an10から取込まれた2ビット目のデータa1はそのままデータa21となり、XOR回路11-2のa側の入力端子に入力される。従って、前提として、a21≠b21となり、正しく不一致を検出できれば、XOR回路11-2の出力比較結果1は1となり、OR回路12の出力比較結果は1となる。これに対し、XOR回路11-2の出力比較結果1が0となって、不一致を検出できなかった場合は、一致側への固定故障と診断することができる。同様に、切替回路13b-nをビット反転モードに切替えると、b系CPUのバス2上のデータ列bn10から取込まれたnビット目のデータbn1が切替回路13b-nによりビット反転されて、データb2n1となり、XOR回路11-nのb側の入力端子に入力される。このとき、切替回路13a-nは通常モードに維持されており、a系CPUのバス1上のデータ列an10から取込まれたnビット目のデータan1はそのままデータa2n1となり、XOR回路11-nのa側の入力端子に入力される。従って、前提として、a2n1≠b2n1となり、正しく不一致を検出できれば、XOR回路11-nの出力比較結果n1は1となり、OR回路12の出力比較結果は1となる。これに対し、XOR回路11-nの出力比較結果n1が0となって、不一致を検出できなかった場合は、一致側への固定故障と診断することができる。データ比較回路10は、上記のような故障診断を可能とするため、反転制御部14及びログ記録部15を有する。反転制御部14は、反転制御データに基づいて、a系側のデータ列an10をビットごとに反転すべく、a系側の切替回路13a-1、13a-2、、13a-nを順次選択的に切替作動させ、次いで、b系側のデータ列bn10をビットごとに反転すべく、b系側の切替回路13b-1、13b-2、、13b-nを順次選択的に切替作動させる。ログ記録部15は、切替作動ごとに、XOR回路11-1、11-2、、11-nの一方の入力端子に入力されるデータ列a2n10、及び、他方の入力端子に入力されるデータ列b2n10を記録する。また同時に、切替作動ごとに、XOR回路11-1、11-2、、11-nの出力である比較結果n10、及び、OR回路12の出力である比較結果を記録する。そして、これらのログ記録データは、各系CPUに送られる。図2は故障診断のフローチャートである。S1では、a系側のデータ列を1ビットずつ反転する。S2では、1ビットずつ反転するごとに、比較結果が不一致1となったか否かを判定し、不一致の場合は、S3へ進んで正常と診断し、一致の場合は、S4へ進んで対応ビット部分が一致側に固定故障と診断する。次のS5では、a系側データ列の反転制御が終了したか否かを判定し、終了していない場合はS1へ戻り、終了している場合はS6へ進む。S6では、b系側のデータ列を1ビットずつ反転する。S7では、1ビットずつ反転するごとに、比較結果が不一致1となったか否かを判定し、不一致の場合は、S8へ進んで正常と診断し、一致の場合は、S9へ進んで対応ビット部分が一致側に固定故障と診断する。次のS10では、b系側データ列の反転制御が終了したか否かを判定し、終了していない場合はS6へ戻り、終了している場合は処理を終了する。本実施形態によれば、データ比較回路10の入力側で1つのデータ列をそのまま入力させるモード通常モードと他のデータ列と不一致となるように変化させて入力させるモードビット反転モードとを切替えることができる切替回路13a-1、13a-2、、13a-n、及び、13b-1、13b-2、、13b-n、を有し、これらの切替回路により1つのデータ列を変化させて入力させたときのデータ比較回路10の比較結果に基づいて、データ比較回路10の故障の有無を診断する構成としたことにより、一致側への固定故障を診断可能となり、データ比較回路の信頼性を向上させることができる。また、前記切替回路は、各系CPUのバス1、2から取込んだデータ列をビット反転処理などにより変化させるのであって、各系CPUが取扱うデータ列自体を変化させるものではないので、各系CPUの制御に影響を与えることはない。また、本実施形態によれば、データ比較回路10は、比較するデータ列がそれぞれ所定ビット数ずつ複数のデータに分けられてそれぞれ入力される複数の排他的論理和回路XOR回路11-1、11-2、、11-nと、これら複数の排他的論理和回路の出力が入力されて比較結果を出力する論理和回路OR回路12と、を含んで構成され、前記切替回路は、前記各排他的論理和回路の各入力側に設けられ、前記各排他的論理和回路に入力される1つのデータをそのまま入力させるモードと他のデータと不一致となるように変化させて入力させるモードとを切替えることができるものとしたことにより、データ比較回路10を簡潔な構成で実現できると共に、かかる構成にて一致側への固定故障を的確に診断可能となる。また、本実施形態によれば、前記切替回路は、ビット反転処理により、前記排他的論理和回路に入力される1つのデータを他のデータと不一致となるように変化させる構成としたことにより、簡単な処理で実施可能となる。また、本実施形態によれば、前記比較するデータ列のうち、いずれか1つのデータ列側の複数の切替回路を順次選択的に切替作動させる制御部14と、前記制御部14による切替作動ごとに、前記各排他的論理和回路に入力されるデータと、前記各排他的論理和回路の出力とを記録するログ記録部15と、を備えることにより、故障部位の特定が容易となる。尚、本実施形態では、1ビットごとに反転処理しているが、複数ビットずつ反転処理するようにしてもよい。また、反転ではなく、ある法則に従った暗号化のようなものでもよい。次に本発明の他の実施形態暗号化処理による実施形態について説明する。図3は本発明の他の実施形態を示すデータ比較回路の構成図である。図1の実施形態と同一要素には同一符号を付して説明を簡略化する。ここでも、データ列an10bn10のビット長をn例えば32とする。データ比較回路10は、n/4個の排他的論理和回路XOR回路11-1、11-2、、11-n/4と、これらのXOR回路11-1、11-2、、11-n/4の出力が入力される論理和回路OR回路12と、を含んで構成される。尚、本実施形態では、XOR回路が4ビットずつデータを比較するようになっている。XOR回路11-1には、a系CPUのバス1上のデータ列an10のうち、1~4ビット目のデータa30が、後述する切替回路16a-1を介し、データa230となって通常はa230=a30、入力されると共に、b系CPUのバス2上のデータ列bn10のうち、1~4ビット目のデータb30が、後述する切替回路16b-1を介し、データb230となって通常はb230=b30、入力される。XOR回路11-2には、a系CPUのバス1上のデータ列an10のうち、5~8ビット目のデータa74が、後述する切替回路16a-2を介し、データa274となって通常はa274=a74、入力されると共に、b系CPUのバス2上のデータ列bn10のうち、4~8ビット目のデータb74が、後述する切替回路16b-2を介し、データb274となって通常はb274=b74、入力される。同様に、XOR回路11-n/4には、a系CPUのバス1上のデータ列an10のうち、n-3~nビット目のデータan1n4が、後述する切替回路13a-n/4を介し、データa2n1n4となって通常はa2n1n4=an1n4、入力されると共に、b系CPUのバス2上のデータ列bn10のうち、n-3~nビット目のデータbn1n4が、後述する切替回路13b-n/4を介し、データb2n1n4となって通常はb2n1n4=bn1n4、入力される。切替回路16a-1、16a-2、、16a-n/4、及び、16b-1、16b-2、、16b-n/4は、通常は、入力されるデータをそのまま出力して、対応するXOR回路11-1、11-2、、11-n/4に入力するが、切替により、入力される4ビットのデータを暗号化処理して、対応するXOR回路11-1、11-2、、11-n/4に入力することができる。すなわち、各切替回路は、入力されるデータをそのまま出力するモード通常モードと、入力されるデータを暗号化処理するモード暗号化モードとを有し、これらを切替えることができる。従って、各切替回路の通常モードでは、XOR回路11-1、11-2、、11-n/4は、次のように機能する。XOR回路11-1には、その一方の入力端子に、a系CPUのバス1上のデータ列の1~4ビット目のデータa30がそのままa230=a30として入力され、他方の入力端子に、b系CPUのバス2上のデータ列の1~4ビット目のデータb30がそのままb230=b30として入力され、これらは一致していることを前提とするため、一致している限り、XOR回路11-1の出力比較結果30は0となる。そして、不一致の場合は、XOR回路11-1の出力比較結果30が1となり、不一致異常が検出される。XOR回路11-2には、その一方の入力端子に、a系CPUのバス1上のデータ列の5~8ビット目のデータa74がそのままa274=a74として入力され、他方の入力端子に、b系CPUのバス2上のデータ列の5~8ビット目のデータb74がそのままb274=b74として入力され、これらは一致していることを前提とするため、一致している限り、XOR回路11-2の出力比較結果74は0となる。そして、不一致の場合は、XOR回路11-2の出力比較結果74が1となり、不一致異常が検出される。同様に、XOR回路11-n/4には、その一方の入力端子に、a系CPUのバス1上のデータ列のn-3~nビット目のデータan1n4がそのままa2n1n4=an1n4として入力され、他方の入力端子に、b系CPUのバス2上のデータ列のn-3~nビット目のデータbn1n4がそのままb2n1n4=bn1n4として入力され、これらは一致していることを前提とするため、一致している限り、XOR回路11-n/4の出力比較結果n1n4は0となる。そして、不一致の場合は、XOR回路11-n/4の出力比較結果n1n4が1となり、不一致異常が検出される。OR回路12には、XOR回路11-1、11-2、、11-n/4の出力が入力されており、a系CPUのバス1上のデータ列an10とb系CPUのバス2上のデータ列bn10とが全てのビットで一致していれば、全ての入力比較結果30~n1n4が0となるので、OR回路12の出力比較結果は0、すなわち一致となる。これに対し、データ列an10とデータ列bn10とがいずれか1つのビットで不一致の場合、全ての入力比較結果30~n1n4のうち、いずれか1つが1となるので、OR回路12の出力比較結果は1、すなわち不一致となる。従って、データ比較回路10は、各切替回路の通常モードでは、a系CPUのバス1上のデータ列an10と、b系CPUのバス2上のデータ列bn10とをそのまま比較して、一致不一致を判定することができる。次に各切替回路の暗号化処理モードでのデータ比較回路10の故障診断について説明する。各切替回路16a-1、16a-2、、16a-n/4、及び、16b-1、16b-2、、16b-n/4は、順次選択的に暗号化モードに切替える。ここでの暗号化処理は、例えば、4ビットのデータに対し、図4に示すような暗号化を施す。図4の例では、次の1~3の操作を施して、暗号化している。1左から2ビット目、3ビット目をそれぞれ反転する。2左から1ビット目と3ビット目を入れ替える。3左から2ビット目と4ビット目を入れ替える。この場合、診断時のデータ列により、特定の2箇所図4中の○で囲んだ箇所で比較結果不一致が発生する。従って、特定の2箇所で不一致が発生していることと、それ以外では一致となっていることを確認するとよい。例えば、切替回路16a-1を暗号化モードに切替えると、a系CPUのバス1上のデータ列an10から取込まれた1~4ビット目のデータa30が切替回路16a-1により暗号化処理されて、データa230となり、XOR回路11-1の一方の入力端子に入力される。このとき、切替回路16b-1は通常モードに維持されており、b系CPUのバス2上のデータ列bn10から取込まれた1~4ビット目のデータb30はそのままデータb230となり、XOR回路11-1の他方の入力端子に入力される。従って、前提として、a230≠b230となり、正しく不一致を検出できれば、XOR回路11-1の出力比較結果30は1となり、OR回路12の出力比較結果は1となる。これに対し、XOR回路11-1の出力比較結果30が0となって、不一致を検出できなかった場合は、一致側への固定故障と診断することができる。また、切替回路16a-2を暗号化モードに切替えると、a系CPUのバス1上のデータ列an10から取込まれた5~8ビット目のデータa74が切替回路16a-2により暗号化処理されて、データa274となり、XOR回路11-2の一方の入力端子に入力される。このとき、切替回路16b-2は通常モードに維持されており、b系CPUのバス2上のデータ列bn10から取込まれた5~8ビット目のデータb74はそのままデータb274となり、XOR回路11-2の他方の入力端子に入力される。従って、前提として、a274≠b274となり、正しく不一致を検出できれば、XOR回路11-2の出力比較結果1は1となり、OR回路12の出力比較結果は1となる。これに対し、XOR回路11-2の出力比較結果74が0となって、不一致を検出できなかった場合は、一致側への固定故障と診断することができる。同様に、切替回路16a-n/4を暗号化モードに切替えると、a系CPUのバス1上のデータ列an10から取込まれたn-3~nビット目のデータan1n4が切替回路16a-n/4により暗号化処理されて、データa2n1n4となり、XOR回路11-n/4の一方の入力端子に入力される。このとき、切替回路16b-n/4は通常モードに維持されており、b系CPUのバス2上のデータ列bn10から取込まれたn-3~nビット目のデータbn1n4はそのままデータb2n1n4となり、XOR回路11-n/4の他方の入力端子に入力される。従って、前提として、a2n1n4≠b2n1n4となり、正しく不一致を検出できれば、XOR回路11-n/4の出力比較結果n1n4は1となり、OR回路12の出力比較結果は1となる。これに対し、XOR回路11-n/4の出力比較結果n1n4が0となって、不一致を検出できなかった場合は、一致側への固定故障と診断することができる。次に、切替回路16b-1、16b-2、、16b-n/4を順次暗号化モードに切替えて、故障診断を行うが、説明は省略する。データ比較回路10は、上記のような故障診断を可能とするため、暗号化制御部17及びログ記録部18を有する。暗号化制御部17は、暗号化制御データに基づいて、a系側のデータ列an10を4ビットずつ暗号化処理すべく、a系側の切替回路16a-1、16a-2、、16a-n/4を順次選択的に切替作動させ、次いで、b系側のデータ列bn10を4ビットずつ暗号化処理すべく、b系側の切替回路16b-1、16b-2、、16b-n/4を順次選択的に切替作動させる。ログ記録部18は、切替作動ごとに、XOR回路11-1、11-2、、11-n/4の一方の入力端子に入力されるデータ列a2n10、及び、他方の入力端子に入力されるデータ列b2n10を記録する。また同時に、切替作動ごとに、XOR回路11-1、11-2、、11-n/4の出力である比較結果n10、及び、OR回路12の出力である比較結果を記録する。そして、これらのログ記録データは、各系CPUに送られる。図5は故障診断のフローチャートである。S11では、a系側のデータ列を4ビットずつ暗号化処理する。S12では、4ビットずつ暗号化処理するごとに、比較結果が不一致1となったか否かを判定し、不一致の場合は、S13へ進んで正常と診断し、一致の場合は、S14へ進んで対応ビット部分が一致側に固定故障と診断する。次のS15では、a系側データ列の暗号化処理が終了したか否かを判定し、終了していない場合はS11へ戻り、終了している場合はS16へ進む。S16では、b系側のデータ列を4ビットずつ暗号化処理する。S17では、4ビットずつ暗号化処理するごとに、比較結果が不一致1となったか否かを判定し、不一致の場合は、S18へ進んで正常と診断し、一致の場合は、S19へ進んで対応ビット部分が一致側に固定故障と診断する。次のS20では、b系側データ列の暗号化処理が終了したか否かを判定し、終了していない場合はS16へ戻り、終了している場合は処理を終了する。特に本実施形態によれば、前記切替回路は、暗号化処理により、前記排他的論理和回路に入力される1つのデータを他のデータと不一致となるように変化させる構成としたことにより、より高精度な診断が可能となる。尚、図示の実施形態はあくまで本発明を例示するものであり、本発明は、説明した実施形態により直接的に示されるものに加え、特許請求の範囲内で当業者によりなされる各種の改良変更を包含するものであることは言うまでもない。