プロトコルエンティティ及びプロトコルエンティティの処理時間を示すタイマを記憶する記憶部と、同一時刻にて処理対象となる複数のプロトコルエンティティを同一の第1のタイマに関連付けて前記記憶部に記憶し、前記第1のタイマが示す処理時間において、前記第1のタイマに関連付けられた前記複数のプロトコルエンティティの処理を実行する制御部と、を備える通信装置。前記制御部は、前記第1のタイマに関連付けられた前記複数のプロトコルエンティティの処理中に、処理時間が過ぎてしまう第2のタイマが存在する場合、前記第2のタイマが示す処理時間において、前記第2のタイマに関連付けられたプロトコルエンティティの処理を実行するように制御する、請求項1に記載の通信装置。プロトコルエンティティ及びプロトコルエンティティの処理時間を示すタイマを記憶する記憶部を備える通信装置の制御方法であって、同一時刻にて処理対象となる複数のプロトコルエンティティを同一の第1のタイマに関連付けて前記記憶部に記憶するステップと、前記第1のタイマが示す処理時間において、前記第1のタイマに関連付けられた前記複数のプロトコルエンティティの処理を実行するステップと、を含む制御方法。記第1のタイマに関連付けられた前記複数のプロトコルエンティティの処理中に、処理時間が過ぎてしまう第2のタイマが存在する場合、前記第2のタイマが示す処理時間において、前記第2のタイマに関連付けられたプロトコルエンティティの処理を実行するステップを含む、請求項3に記載の制御方法。従来の技術では、各種タイマと論理チャネルとは1対1の関係にあった。即ち、論理チャネル毎に全てのタイマの満了を監視しなければならないため、処理負荷が高くなるという問題があった。また、論理チャネル毎に全てのタイマを記憶するため、メモリ使用量が増加してしまうという問題があった。したがって、かかる点に鑑みてなされた本発明の目的は、複数のプロトコルエンティティを同一のタイマに関連付け、処理負荷及びメモリ使用量を低減することができる通信装置及び通信装置の制御方法を提供することである。上述した諸課題を解決すべく、第1の発明による通信装置は、プロトコルエンティティ及びプロトコルエンティティの処理時間を示すタイマを記憶する記憶部と、同一時刻にて処理対象となる複数のプロトコルエンティティを同一の第1のタイマに関連付けて前記記憶部に記憶し、前記第1のタイマが示す処理時間において、前記第1のタイマに関連付けられた前記複数のプロトコルエンティティの処理を実行する制御部と、を備えるものである。また、第2の発明による通信装置は、前記制御部は、前記第1のタイマに関連付けられた前記複数のプロトコルエンティティの処理中に、処理時間が過ぎてしまう第2のタイマが存在する場合、前記第2のタイマが示す処理時間において、前記第2のタイマに関連付けられたプロトコルエンティティの処理を実行するように制御するものである。上述したように本発明の解決手段を装置として説明してきたが、本発明はこれらに実質的に相当する方法、プログラム、プログラムを記録した記憶媒体としても実現し得るものであり、本発明の範囲にはこれらも包含されるものと理解されたい。例えば、本発明を方法として実現させた第3の発明による通信装置の制御方法は、プロトコルエンティティ及びプロトコルエンティティの処理時間を示すタイマを記憶する記憶部を備える通信装置の制御方法であって、同一時刻にて処理対象となる複数のプロトコルエンティティを同一の第1のタイマに関連付けて前記記憶部に記憶するステップと、前記第1のタイマが示す処理時間において、前記第1のタイマに関連付けられた前記複数のプロトコルエンティティの処理を実行するステップと、を含むものである。また、第4の発明による通信装置の制御方法は、記第1のタイマに関連付けられた前記複数のプロトコルエンティティの処理中に、処理時間が過ぎてしまう第2のタイマが存在する場合、前記第2のタイマが示す処理時間において、前記第2のタイマに関連付けられたプロトコルエンティティの処理を実行するステップを含むものである。本発明に係る通信装置及び通信装置の制御方法によれば、複数のプロトコルエンティティを同一のタイマに関連付け、処理負荷及びメモリ使用量を低減することができる。以降、諸図面を参照しながら、本発明の実施態様を詳細に説明する。図1は、本発明の一実施形態に係る通信装置の概略構成を示す図である。通信装置1例えば基地局は、無線通信方式例えばLTEに対応した通信部11と、通信装置1全体を制御する制御部12と、エンティティ及びエンティティの処理時間を示すタイマの情報を記憶する記憶部13とを備える。なお、エンティティとは、無線通信のプロトコル処理を行う主体プロトコルエンティティであって、例えば、無線レイヤにおけるRLCエンティティやMACエンティティなどを含むものである。制御部12は、同一時刻同一システムフレーム番号かつ同一サブフレーム番号に処理対象となるエンティティを同じタイマに関連付けて記憶部13に記憶する。図2は、タイマ及びエンティティの関係を示す図である。制御部12は、タイマを親タイマPTと子タイマCTとに分けて管理している。制御部12は、常に親タイマPTを監視している。親タイマPTには、直近の子タイマである子タイマCT1のポインタがセットされており、制御部12は、親タイマPTを監視することによって、直近の子タイマCT1を参照することが可能となる。各子タイマCT1~CT3には、同一時刻に処理対象となるエンティティが関連付けられている。例えば、直近の子タイマである子タイマCT1には、エンティティEN1~EN3という3つのエンティティが関連付けられている。同様に、子タイマCT2及びCT3には、それぞれの時刻におけるエンティティが関連付けられている。図3は、親タイマ及び子タイマのデータ構造であるタイマ構造体の一例を示す図である。タイマ構造体Timerは、システムフレーム番号SFNと、サブフレーム番号subframeと、親タイマが直近の子タイマのポインタを記憶するためのfirstTimerPと、次の子タイマのポインタnextTimerPと、最初に実行されるエンティティへのポインタを示すfirstEntityPと、関連付けられているエンティティ数を示すnumOfEntitiesと、処理済みのエンティティ数を示すnumOfUsedEntitiesと、を含む。タイマ構造体Timerは、ポインタnextTimerPによって、単方向のリスト構造となっている。また、システムフレーム番号SFN及びサブフレーム番号subframeにより、LTEシステム上での時間は一意に特定される。すなわち、LTEシステム上での現在時刻現在のシステムフレーム番号及び現在のサブフレーム番号と、ある子タイマのシステムフレーム番号SFN及びサブフレーム番号subframeとが一致する場合、当該子タイマに関連付けられたエンティティの処理が行われることになる。図4は、エンティティのデータ構造であるエンティティ構造体Entityの一例を示す図である。エンティティ構造体Entityは、エンティティを識別する番号であるEntityIDと、前のエンティティへのポインタprevEntityPと、次のエンティティへのポインタnextEntityPとを含む。エンティティ構造体は、ポインタprevEntityP及びポインタnextEntityPによって、双方向のリスト構造となっている。図5は、タイマ構造体及びエンティティ構造体の各ポインタの参照関係を示す図である。親タイマPTにおいて、タイマ構造体TimerのポインタfirstTimerPには、直近の子タイマであるCT1のポインタがセットされている。即ち、制御部12は、親タイマPTのポインタfirstTimerPを通じて、直近の子タイマCT1のシステムフレーム番号SFN及びサブフレーム番号subframeを参照することができる。各子タイマCT1~CT3は、図5に示すとおり、タイマ構造体TimerのポインタnextTimerPによって単方向のリスト構造となっている。即ち、子タイマCT1のポインタnextTimerPは子タイマCT2を参照し、子タイマCT2のポインタnextTimerPは子タイマCT3を参照し、子タイマCT3のポインタnextTimerPは子タイマCT1を参照している。また、各子タイマCT1~CT3において、タイマ構造体TimerのポインタfirstEntityPには、各子タイマCT1~CT3に関連付けられたエンティティのうち、最初に実行されるエンティティへのポインタがセットされている。例えば、子タイマCT1のポインタfirstEntityPには、エンティティEN1のポインタがセットされている。各エンティティEN1~EN3は、図5に示すとおり、エンティティ構造体EntityのポインタprevEntityP及びnextEntityPによって双方向のリスト構造となっている。即ち、エンティティEN1のポインタnextEntityPはエンティティEN2を参照し、エンティティEN2のポインタnextEntityPはエンティティEN3を参照し、エンティティEN3のポインタnextEntityPはエンティティEN1を参照している。また、エンティティEN1のポインタprevEntityPはエンティティEN3を参照し、エンティティEN2のポインタprevEntityPはエンティティEN1を参照し、エンティティEN3のポインタprevEntityPはエンティティEN2を参照している。図6は、通信装置1の動作フローチャートである。なお、以下のフローチャートの説明において、親タイマPT、子タイマCT及びエンティティENの状態は、図5に示す状態であるものとして説明を行う。制御部12は、現在時刻を取得しステップS101、親タイマPTのシステムフレーム番号SFN及びサブフレーム番号subframeとの比較を行うステップS102。具体的には、制御部12は、親タイマPTのポインタfirstTimerPを通じて直近の子タイマCT1のシステムフレーム番号SFN及びサブフレーム番号subframeを参照し、それぞれが現在時刻現在のシステムフレーム番号及びサブフレーム番号と一致するかどうかを判定する。現在時刻と親タイマPTが参照する直近の子タイマCT1のシステムフレーム番号SFN及びサブフレーム番号subframeとが一致する場合ステップS102のYes、制御部12は、直近の子タイマCT1の更新処理を開始するステップS103。まず、制御部12は、直近の子タイマCT1のポインタfirstEntityPを参照し、子タイマに関連付けられたエンティティEN1の処理を実行するステップS104。次に、制御部12は、子タイマCT1に関連付けられたエンティティ数numOfEntities及び処理済みのエンティティ数numOfUsedEntitiesを参照し、残りエンティティ数の判定を行うステップS105。残りエンティティ数が1以上である場合ステップS105のYes、制御部12は、子タイマCT1に関連付けられたエンティティの処理中に、処理時間が過ぎてしまう子タイマ例えば子タイマCT2が存在するか否かを判断する。かかる子タイマが存在する場合には、制御部12は、当該子タイマが示す処理時間において、当該子タイマに関連付けられたエンティティの処理を実行するように制御する。具体的には、制御部12は、まず、現在時刻現在のシステムフレーム番号及びサブフレーム番号を取得するステップS106。次に、制御部12は、現在時刻より1msec先の時間のシステムフレーム番号及びサブフレーム番号と、現在処理中の子タイマCT1の次の子タイマCT2のシステムフレーム番号SFN及びサブフレーム番号subframeとを比較するステップS107。現在時刻より1msec先の時間のシステムフレーム番号及びサブフレーム番号と、子タイマCT2のシステムフレーム番号SFN及びサブフレーム番号subframeとが一致する場合ステップS107のYes、制御部12は、親タイマPTのポインタfirstTimerPを次の子タイマである子タイマCT2に切り替えるステップS108。つまり、子タイマCT1のエンティティ処理中であっても、次の子タイマCT2の処理時間までに親タイマPTのポインタfirstTimerPに子タイマCT2のポインタがセットされる。制御部12は、継続して親タイマPTを監視しているため、マルチコア/マルチスレッド等の技術を用いて、子タイマCT1のエンティティ処理を継続しながら子タイマCT2のエンティティ処理を開始することができる。なお、ステップS105において残りエンティティ数が0であると判定された場合や、ステップS107において次の子タイマCT2の処理時間ではないと判定された場合には、親タイマPTのポインタfirstTimerPの切り替えは行われない。制御部12は、ステップS104~S108の処理を含むループを、子タイマCT1に関連付けられたエンティティ数numOfEntities分行う。即ち、制御部12は、エンティティEN1の処理を行った後、エンティティ構造体のポインタnextEntityPを参照し、エンティティEN2及びエンティティEN3の処理を順次行う。なお、制御部12は、エンティティEN1の処理を行った後、エンティティ構造体のポインタprevEntityPを参照し、エンティティEN3及びエンティティEN2の順に処理を行うこともできる。制御部12は、全てのエンティティに対する処理を行うと、親タイマPTのポインタfirstTimerPを次の子タイマである子タイマCT2に切り替えるステップS109。なお、ステップS108において、既に親タイマPTのポインタfirstTimerPが子タイマCT2に切り替えられており、別スレッドで子タイマCT2のエンティティ処理が開始されている場合には、制御部12は、親タイマPTのポインタfirstTimerPに子タイマCT2の次の子タイマである子タイマCT3のポインタをセットする。換言すると、制御部12は、ステップS109及びステップS108において、まだ処理が開始されていない子タイマのうち、直近の子タイマのポインタを親タイマPTのポインタfirstTimerPにセットする。このように、本実施形態によれば、制御部12は、同一時刻にて処理対象となる複数のエンティティEN1~EN3を同一の子タイマCT1に関連付けて記憶部13に記憶し、子タイマCT1が示す処理時間システムフレーム番号SFN及びサブフレーム番号subframeにおいて、子タイマCT1に関連付けられた複数のエンティティEN1~EN3の処理を実行する。これにより、複数のプロトコルエンティティを同一のタイマに関連付け、処理負荷及びメモリ使用量を低減することができる。即ち、同一時刻に処理対象となるエンティティの数だけタイマに関する記憶容量を削減することが可能になる。また、制御部12は、子タイマCT1に関連付けられた複数のエンティティEN1~EN3の処理中に、処理時間が過ぎてしまう子タイマCT2が存在する場合、子タイマCT2が示す処理時間において、子タイマCT2に関連付けられたエンティティの処理を実行するように制御する。これにより、各子タイマの処理時間を超過することなく、確実にエンティティ処理を実行することができる。本発明を諸図面や実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形や修正を行うことが容易であることに注意されたい。従って、これらの変形や修正は本発明の範囲に含まれることに留意されたい。例えば、各構成部、各ステップなどに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数の構成部やステップなどを1つに組み合わせたり、或いは分割したりすることが可能である。例えば、制御部12は、ステップS108及びステップS109において、親タイマPTのポインタfirstTimerPに次の子タイマのポインタをセットする際、同時に、親タイマPTのシステムフレーム番号SFN及びサブフレーム番号subframeに、次の子タイマのシステムフレーム番号SFN及びサブフレーム番号subframeをセットしても良い。これにより、ステップS102などにおいて、制御部12は、親タイマPTのポインタfirstTimerPから子タイマを参照することなく、親タイマPTのシステムフレーム番号SFN及びサブフレーム番号subframeと、現在時刻とを直接比較することが可能になる。また、ステップS107において、ある子タイマに関連付けられたエンティティの処理中に、処理時間が過ぎてしまう他の子タイマが存在すると判定された場合には、制御部12は、先の子タイマのエンティティの処理を中止し、他の子タイマのエンティティ処理のみを行うように制御することもできる。これにより、シングルコア/シングルスレッドの通信装置においても、他の子タイマのエンティティ処理を開始することが可能になる。また、上記実施形態において、子タイマCTを単方向のリスト構造とし、エンティティENを双方向のリスト構造として記載したが、それぞれ、子タイマCTを双方向のリスト構造とし、エンティティENを単方向のリスト構造としても良い。