"半導体デバイスの配線レイアウトを示す第1及び第2のラインパターンを含む第1の設計データにおいて、ウェハ表面に対して垂直方向において変換差予測点が設定された前記第1のラインパターンとそれに隣接する前記第2のラインパターンとの間の開口角に基づいて、開口角モデルを作成するステップと、前記開口角モデルに基づいて、前記第1の設計データが含む第1及び第2のラインパターンのライン幅及び間隔の少なくとも一方を補正し、前記第1の設計データを、補正された前記第1及び第2のラインパターンを含む第2の設計データに補正するステップと、を具備することを特徴とする設計データの補正方法。前記第2の設計データに基づいてフォトマスクを製造するためのマスクデータを作成し、前記マスクデータ内のマスクパターンが前記半導体デバイスの形成時における危険点を含むか否か検証するステップを、さらに具備することを特徴とする請求項1に記載の設計データの補正方法。前記配線マスクパターンが危険点を含む場合に、検出された危険点に対応するライン幅及び間隔の少なくとも一方を、前記開口角モデルに反映するステップと、を具備することを特徴とする請求項2に記載の設計データの補正方法。請求項1乃至3のいずれか1項に記載の設計データの補正方法のプログラムを含む記憶媒体。請求項1乃至3のいずれか1項に記載の設計データの補正方法によって補正された設計データに基づいて、前記半導体デバイスに対応するマスクデータを形成するステップを、具備することを特徴とするフォトマスクの製造方法。半導体デバイスの設計データの補正の効率化を図る技術を提案する。本実施形態の設計データの補正方法は、半導体デバイスの配線レイアウトを示す第1及び第2のラインパターンを含む第1の設計データにおいて、ウェハ表面に対して垂直方向において変換差予測点が設定された前記第1のラインパターンとそれに隣接する前記第2のラインパターンとの間の開口角に基づいて、開口角モデルを作成するステップと、前記開口角モデルに基づいて、前記第1の設計データが含む第1及び第2のラインパターンのライン幅及び間隔の少なくとも一方を補正し、前記第1の設計データを、補正された前記第1及び第2のラインパターンを含む第2の設計データに補正するステップと、を含む。[実施形態]以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。1実施形態図1乃至図6を用いて、第1の実施形態の設計データの補正方法及びフォトマスクの製造方法マスクデータの作成方法について、説明する。a構成図1は、本実施形態の設計データの補正方法及びフォトマスクの製造方法マスクデータの作成方法を実行するための構成を説明するための図である。図1に示されるように、本実施形態の設計データの補正方法及びマスクデータの作成方法は、コンピュータ1及び記憶装置2に記憶されたデータベースDB1,DB2,DB3を用いて、実行される。コンピュータ1は、制御部11、演算部12及び記憶部13を含んでいる。コンピュータ1には、半導体デバイスを形成するための設計データ3が入力される。設計データ3は、ウェハ上に形成される電界効果トランジスタのゲートパターンやウェハ内に形成されるウェル不純物領域のレイアウトを示すパターンデータや各配線レベルにおける素子間を接続するための配線ラインパターン、配線パターンの形状やレイアウトを示すパターンデータなど、半導体デバイスを形成するための各製造工程に対応するように複数のデータレイヤーデータともよばれる30を含んでいる。このように、半導体デバイスの配線レイアウトを示す設計データ3は、複数のラインパターンを含む。設計データ内の各ラインパターンは、半導体デバイスの配線に対応し、半導体デバイスの配線レイアウトに応じて、所定の配線幅をそれぞれ有する。設計データ内の各ラインパターンは、所定のスペース配線間隔を有して、隣接している。設計データ3は、人の手により作成される場合もあるし、演算装置などを用いて回路の配線図から自動的に作成される場合もある。また、設計データ3は、プロセス条件が確定する前に作成されたデータである場合もあるし、プロセス条件が確定した後に作成されたデータである場合もある。制御部11は、例えば、入力された設計データ3に対して、本実施形態の設計データの補正方法及びマスクデータの作成方法を実行するためのソフトウェアプログラム200を有している。制御部11は、演算部12に、後述の本実施形態における設計データ3に対する補正処理及び補正された設計データに基づいたマスクデータの作成処理を実行させる。演算部12は、制御部11の制御によって、設計データ3に対する補正処理及びマスクデータの作成処理のための計算処理を実行する。記憶部13は、演算部12の計算結果を一時的に記憶する。記憶部13は、例えば、設計データ3又は記憶装置2のデータのようなコンピュータ1の外部からのデータを一時的に記憶する。例えば、コンピュータ1は、設計データを補正するためのツール18、設計データ又は設計データに基づいて形成されるマスクデータにおいて半導体デバイスの形成時に短絡/断線ショート/オープンが生じる可能性がある箇所例えば、危険点、エラー、プロセス危険箇所又はホットスポットとよばれるを検出するために、制御部11及び演算部12が利用するツール18を、有している。このような半導体デバイスの配線パターン/配線レイアウトを設計するための機能を有するツール18のことを、設計ツール18とよぶ。設計ツール18は、例えば、ソフトウェアとして提供される。設計ツール18は、例えば、TargetMDPとよばれる設計データの補正処理用のツールを含む。記憶装置2は、複数のデータベースDB1,DB2,DB3を、記憶している。データベース以下では、フィッティングパターンデータベースともよぶDB1には、後述する開口角モデルを作成するための複数のフィッティングパターンデータ21が格納されている。データベース以下では、開口角モデルデータベースともよぶDB2には、開口角モデルを示す複数のデータ22が格納されている。データベース以下では、危険点検出ルールデータベースともよぶDB3には、危険点検出ルールを示す複数のデータ23が格納されている。危険点検出ルールは、例えば、あるプロセス条件において、配線パターンの最小寸法、配線間の最小間隔及び配線の形状などに基づいて、配線の不良短絡又は断線が生じる可能性がある危険点を含む配線パターン及び配線レイアウトを、設計データ又はマスクデータから検出するためのルールである。記憶装置2は、例えば、HDD又はサーバーである。シミュレータ4は、例えば、マスクデータに対するリソグラフィによるシミュレーションを実行する。また、シミュレータ4は、コンピュータ1の内部に取り込まれていても良い。尚、本実施形態の設計データの補正方法及びフォトマスクの製造方法マスクデータの作成方法を実行するためのプログラム200は、メモリカードや光ディスクなどの記憶媒体19から、コンピュータ1の制御部11に供給されてもよい。また、プログラム200は、インターネットや無線通信などの通信回線によって、制御部11に供給されてもよい。データベースDB1,DB2,DB3のデータ21,22,23が、通信回線によって、コンピュータ1に供給されてもよい。また、設計ツール18は、コンピュータ1内の記憶部13内に格納されるプログラムでもよいし、記憶媒体19内に格納されるプログラムでもよいし、または、コンピュータ1の外部から提供されるプログラムでもよい。コンピュータ1は、後述の本実施形態の設計データの補正方法に基づいて、記憶装置2内のデータベースDB1,DB2を用いて、入力された設計データ3に対する補正処理を実行する。そして、コンピュータ1はコンピュータ外部への出力データ5として、設計データ3の補正データ51を出力する。さらには、コンピュータ1は、後述の本実施形態の設計データの補正方法及びマスクデータの作成方法に基づいて、記憶装置2内のデータベースDB1,DB2,DB3を用いて、入力された設計データ3に対する補正処理及びマスクデータの作成処理を実行する。そして、コンピュータ1はマスクデータ52を出力データ5として出力することもできる。本実施形態の設計データの補正方法及びマスクデータの作成方法において、半導体デバイスのラインパターン配線パターンの開口角モデルに基づくデータの作成処理及び補正処理によって、設計データの補正データ51が、形成される。図2を用いて、本実施形態の設計データの補正方法に用いられる開口角モデルについて説明する。図2のaは、配線パターンを模式的に示す平面図である。図2のbは、配線パターンを模式的に示す鳥瞰図である。図2のa及びbにおいて、X方向及びY方向は、ウェハ表面に対して水平方向を示し、Z方向は、ウェハ表面に対して垂直方向を示している。X方向及びY方向は、互いに直交する。半導体デバイスにおいて、所望の電気的特性を実現するために、設計パターンとの誤差が小さい寸法及び形状の配線を、ウェハ上に形成することが好ましい。それゆえ、設計パターンの寸法とウェハ上に形成される配線の寸法との変換差ΔCD以下、寸法変換差ΔCDとよぶがあらかじめ予測され、その寸法変換差が、設計データのパターン形状に反映される。その寸法変換差が反映された設計データに基づいて、リソグラフィ工程で用いられるマスクパターンマスクデータが形成され、所望の電気的特性の許容範囲内の配線が、ウェハ上に実現される。図2のa及びbに示されるように、開口角モデルにおいて、寸法変換差ΔCDの予測を行うための基準点以下、変換差予測点とよぶP0は、ある配線パターン110の上面からウェハ半導体基板表面に対して垂直方向深さ方向における位置寸法、深さHに、設定される。尚、開口角モデルにおいて、配線パターンの側面断面は、垂直であると仮定されている。変換差予測点P0における開口角θが、寸法変換差ΔCDを計算するために、用いられる。開口角モデルにおいて、ウェハ表面に対して垂直方向における隣接パターン間の開口角θは、変換差予測点P0を中心とした球円CCのうち、変換差予測点P0から引き出された直線が近傍のパターン111に干渉しない部分P1と予測点P0とが形成する角度θである。開口角θは、立体角で表される。ウェハ表面に対して垂直方向における開口角θは、ウェハ表面に対して垂直方向における変換差予測点P0の位置深さ、寸法Hとウェハ表面に対して水平方向において変換予測点が設定されたパターン110とそのパターンに隣接するパターン111との間のスペースの寸法以下、スペース長とよぶSとにより、変動する。例えば、スペース長Sが大きくなれば、開口角θは大きくなり、寸法Hが大きくなれば、開口角θは小さくなる。それゆえ、スペース長Sとウェハ表面に対して垂直方向における角度θとの関係が、ウェハ表面に対して垂直方向における変換差予測点P0の位置寸法Hごとに解析されることによって、開口角θが寸法Hをパラメータとして求められる。例えば、寸法Hをパラメータとした開口角θHは、arctanS/Hで示される。寸法Hをパラメータとした開口角θHは、隣接するラインパターンのスペース長を解析することによって、設計データから得ることができる。ラインパターン配線パターン、マスクパターン110,111間のスペース長S、ウェハ表面に対する垂直方向の寸法H、開口角θ及びラインパターンの配線幅LWが、開口角モデルを作成するためのフィッティングパターンデータ21として、データベースDB1内に格納される。開口角θの大きさは、変換差予測点における入射物例えば、光、ラジカル及びイオンなどの入射量に影響を与え、寸法変換差ΔCDが変動する要因となる。開口角θが大きくなれば、開口角θの大きさに応じて、変換差予測点P0に入射される入射物の量が増大する。そのため、その開口角を有するマスクに基づいて加工される部材導電体、絶縁体又は半導体のエッチング量が増大し、配線の長さや幅が小さくなる又は大きくなる可能性がある。図2のcは、配線間の間隔と寸法変換差との関係を示している。図2のcに示されるように、寸法変換差ΔCDは、スペース長をパラメータとして含む開口角θと相関関係を有する。図2のcにおいて、丸印は、実測値実験値又はシミュレーション値を示している。図2のcにおいて、ある変換差予測点P0の位置におけるスペース長Sと寸法変換差ΔCDとの関係が示されている。実測値に基づいて、ある開口角θHにおける寸法変換差のモデルが、形成される。例えば、開口角モデルの寸法変換差ΔCDは、ΔCD=AB×θHで示される式式中のA及びBは係数でモデル化される。これによって、あるプロセス条件における開口角モデルのモデル式MLが得られる。この開口角モデルに基づく寸法変換差ΔCDのモデル式MLが、開口角モデルのデータ22として、データベースDB2に格納される。このように、ウェハ表面に対して垂直方向における変換差予測点の位置寸法H毎に、スペース長Sと寸法変換差ΔCDとの関係が、測定及びデータベース化され、記憶装置2内のデータベースDB1内に記憶される。例えば、開口角モデルの実測値がデータベース化されることによって、寸法変換差ΔCDのモデル式中の係数A,Bを比較的容易に計算できる。なお、係数A,Bは、例えば、最小二乗法などによって計算される。例えば、開口角θは、スペース長Sをパラメータとして含むため、補正対象のラインパターン配線に対する隣接ラインパターンの影響隣接パターン間の相互干渉が、開口角モデルを用いた設計データの補正処理に反映される。本実施形態の設計データの補正方法において、開口角モデルを計算するためのデータベースDB1が、構築される。なお、寸法変換差ΔCDを含む開口角モデルのデータベースDB2も、開口角モデルによって構築できる。本実施形態の設計データの補正方法は、プロセス条件が変更された場合、プロセス条件が確定した後のフィッティングパターンデータによって補正された変更された開口角モデルを用いた処理例えば、TargetMDPによって、補正できる。本実施形態の設計データの補正方法は、配線の形成時における短絡又は断線が生じる可能性がある箇所危険点が設計データから検出された場合において、開口角モデルに基づいて、設計データが含む複数のラインパターン配線パターンの形状を補正することができる。本実施形態の設計データの補正方法に用いられる開口角モデルのように、あるラインパターンとそれに隣接するラインパターンとの間の開口角θを考慮することによって、変換差予測点P0が設定されたパターンの周囲のレイアウトを反映して、設計データの補正量を予測することができる。それゆえ、本実施形態のように、開口角モデルに基づいて設計データを補正することによって、ある補正ルール例えば、設計データ内のラインパターンの形状に基づくデザインルールに基づいてラインパターン毎にそのラインパターンの形状を補正する場合に比較して、ラインパターンの形状の急峻な変化の発生を抑制できる。また、本実施形態では、隣接するラインパターン間の相互干渉を考慮して、ラインパターンを補正できる。それゆえ、本実施形態の設計データの補正方法は、ある補正ルールに基づいて互いに隣接するラインパターンがそれぞれ補正された場合においてその補正された箇所が新たな危険点となってしまうようなエラー補正エラーが発生するのを、抑制できる。したがって、本実施形態のように、開口角モデルを適用した設計データの補正方法は、比較的簡便に、プロセス条件の確定前の設計データを、プロセス条件が確定した後のデータに補正できる。以上のように、本実施形態の設計データの補正方法は、半導体デバイスの設計データの作成及び補正の効率化を図る。b方法図3乃至図6を参照して、本実施形態の設計データの補正方法及びマスクデータの作成方法について説明する。図3は、本実施形態の設計データの補正方法及びマスクデータの作成方法フォトマスクの製造方法の処理フローを示している。図4は、コンピュータに入力されるデータ、入力されたデータに対するプロセス、及び、そのプロセスの結果として出力されるデータの対応関係を示す模式図である。以下では、図1及び図2も適宜用いて、図3に示される本実施形態の設計データの補正方法の処理フローについて説明する。図3及び図4に示されるように、図1のコンピュータ1に、半導体デバイスの配線レイアウトを示す設計データ3が入力されるST0。例えば、設計データ3は、コンピュータ1の記憶部13に一時的に記憶される。コンピュータ1の制御部11は、設計データの補正方法及びマスクデータの作成方法が記述されたプログラム200に基づいて、設計データ3に対する計算処理補正処理を、演算部12に実行させる。制御部11は、演算部12に、フィッティングパターンデータ21から開口角モデルのパラメータを作成させる、又は、パラメータを調整させるステップST1。この開口角モデルのパラメータを作成する又は調整するための処理を、フィッティング処理又は、単に、フィッティングとよぶ。例えば、フィッティング処理される開口角モデルは、プロセス条件が確定される前における暫定的なフィッティングパターンデータ21から作成された開口角モデルでもよいし、プロセス条件が確定した後のフィッティングパターンデータ21から作成された開口角モデルでもよい。制御部11は、記憶装置2のデータベースDB1から、例えば、過去の実験又は製造プロセスに基づいて用意された開口角モデル作成用のフィッティングパターンデータ21を、取得する。尚、フィッティング処理は、記憶装置2内に記憶されたデータを利用して実行されてもよいし、入力された設計データに対して開口角モデルのパラメータを新たに作成するように実行されてもよい。フィッティング処理における設計データが含むラインパターンに対するパラメータの調整によって、例えば、隣接するパターンのピッチを変更せずに、パターンラインパターンの幅配線幅又は、ラインパターン間の間隔スペースが、大きくされたり、小さくされたりする。このフィッティング処理時にプロセス条件が確定している場合、例えば、ラインパターンの形状の調整は、確定したプロセス条件に対応するように、実行される。図5は、あるプロセス条件における開口角モデルに基づく配線レイアウトのデザインルールの一例が示されている。尚、開口角モデルにおける危険点エラーを含むライン幅及びスペースの組み合わせは、半導体デバイスの製造に用いられるプロセス条件に応じて、異なる。図5のaにおいて、網掛けで示された領域99は、プロセス条件の確定前における危険点を含む加工形状仕上がり形状となるライン幅配線幅とスペース配線間隔との組み合わせを、示している。また、白抜きで示された領域90は、プロセス条件の確定前における危険点を含ない仕上がり形状が得られるライン幅とスペースとの組み合わせを、示している。設計データ3に対応する開口角モデルの精度を向上させるために、フィッティング処理に用いられるフィッティングパターンデータ21のバリエーションは、複数であることが好ましい。フィッティング処理におけるパラメータを調整するために設定されるプロセス条件は、半導体デバイスを形成するために確定されたプロセス条件でもよいし、設計データの補正後又はマスクデータの作成後に変更される可能性があるプロセス条件暫定のプロセス条件でもよい。このフィッティング処理において、プロセス条件が確定される前に作成されたフィッティングパターンデータに、確定されたプロセス条件が反映され、確定されたプロセス条件に基づくフィッティングパターンデータが作成されてもよい。例えば、フィッティング処理によって作成又は調整された開口角モデルのモデル式は、開口角モデルデータ22として開口角モデルデータベースDB2に記憶される。制御部11は、開口角モデルデータベースDB2に記憶された複数の開口角モデルデータ22から入力された設計データ3に対応する開口角モデルデータ22を取得する。ただし、入力された設計データの一部分に対応する開口角モデルデータ22が、制御部11によって取得される場合もある。そして、制御部11は、開口角モデルに基づいて、設計データ3に対するパターン補正処理を、演算部12に実行させるステップST2。開口角モデルデータ22を用いた設計データ3に対するパターン補正処理は、例えば、TargetMDPなどの設計ツール18を用いて実行される。図4に示されるように、入力I1としての設計データA図1の設計データ3に相当が、例えば、ターゲットMDPなどの設計ツール18を用いて、開口角モデルにおける寸法変換差のモデル式を考慮して、補正処理され、出力O1として設計データBが出力される。入力された設計データAがプロセス条件の確定前に作成されたデータであり、かつ、このパターン補正処理後に半導体デバイスのプロセス条件が調整又は確定されている場合を、考える。この場合、フィッティング処理において、半導体デバイスのプロセス条件の調整後/確定後のフィッティングパターンデータを用いて、開口角モデルが作成される。以下では、半導体デバイスのプロセス条件の調整後/確定後のフィッティングパターンデータを用いて作成された開口角モデルのことを、その条件の反映後の開口角モデルとよぶ場合がある。開口角モデルが作成された後、設計データAに条件の反映後の開口角モデルを用いた補正処理が再度行われることによって、プロセス条件の変更に対応した設計データBが作成される。補正後の開口角モデルに基づいた設計データに対する補正処理によって、図5のbに示されるように、補正後のデザインルールでは、危険点が発生する可能性があるライン幅及びスペースの組み合わせ斜線で示された領域NAは、自動的に危険点が発生しないライン幅及びスペースの組み合わせに、補正される。例えば、図5のbに示されるように、プロセス条件が変更されることにより、暫定のプロセス条件において危険点を含む加工形状を含むパターンレイアウトを示す領域99に加えて、変更されたプロセス条件において危険点が新たに発生した加工形状を含むパターンを示す領域追加領域とよぶ95が、追加される。ここで、図5のbにおいて、組み合わせNAは、プロセス条件の変更前において危険点を含まない領域90であったが、プロセス条件の変更後において危険点を含む追加領域95になっている。ここで、変更されたプロセス条件によるフィッティングパターンデータを、開口角モデルに反映させることによって、補正後の開口角モデルに基づいた設計データのパターンの補正が実行される。その結果として、危険点を含む組み合わせNAから危険点を含まない組み合わせOAへ設計データのパターンが、自動的に変更される補正される。例えば、変更されたプロセス条件を用いて設計データに対するフィッティング処理が実行されることに伴って、設計ツール18のプログラムが自動的に修正される。尚、半導体デバイスに求められるパターンのレイアウトに応じて、ライン幅のみを小さくする又は大きくするように、設計データ内のラインパターンを補正してもよいし、スペースのみを小さくする又は大きくするように、設計データ内のラインパターン間の間隔を補正してもよい。以上のように、本実施形態の開口角モデルを用いた設計データの補正方法は、プロセス条件が変更されることによる設計データの補正が、飛躍的に簡易になる。従来の設計データの補正処理において、プロセス条件が変更されると、人の手により、設計データのパターン、又は、危険点を含む組み合わせNAから危険点を含まない組み合わせOAへ補正するための設計ツール18のプログラムを修正していた。一方、本実施形態の設計データの補正方法において、プロセス条件の変更後の条件で設計データに対するフィッティング処理が実行されることによって、設計ツール18のプログラムが自動的に修正される。その結果として、本実施形態の設計データの補正方法によれば、設計データの補正が、飛躍的に簡易になり、設計データの入力からマスクの作成までを短期間で行うことができる。開口角モデルに基づいた設計データ内のラインパターンの補正は、基板ウェハ表面に対して垂直方向における位置を基準として、隣り合うラインパターン間の相互干渉を含めた補正を、実行できる。それゆえ、本実施形態のような開口角モデルを用いた設計データの補正は、補正対象のラインパターンのライン幅及び形状のみ考慮して設計データを補正する方法に比較して、高精度で、設計データ内のラインパターンまたはスペースを補正できる。図3及び図4に示されるように、制御部11は、開口角モデルに基づくパターン補正処理が施された設計データBを入力I2として、その設計データに対する寸法変換差の反映を、演算部12に実行させるステップST3。これによって、最初の設計データ内のパターン形状を寸法変換差が反映された設計データBが、出力O2として、得られ、補正データ51が形成される。この寸法変換差を設計データに反映する処理を、本実施形態では、寸法変換差反映処理とよぶ場合がある。この寸法変換差反映処理は、例えば、設計データBと実際に加工されたパターンとを比較して、設計データBのパターン形状を一律に太めたり、細めたりする。この寸法変換差反映処理も開口角モデルを用いて実行できる。図3及び図4に示されるように、制御部11は、設計データに対する補正処理を、演算部12に実行させ、設計データに対応するマスクデータ52を作成させるステップST4。図4に示されるように、開口角モデルに基づいた補正及び寸法変換差が反映された設計データBが入力I3として扱われ、その設計データBに対して、例えば、光近接効果補正処理OPCが施される。これによって、出力O3としてのフォトマスクを製造するためのマスクデータ52が、作成される。マスクデータが含むラインパターン配線パターンのことを、ラインマスクパターン配線マスクパターンとよぶ。図3及び図4に示されるように、制御部11は、作成されたマスクデータに対するシミュレーションを、例えばシミュレータ4を用いて、実行するステップST5。このシミュレーションによって、作成されたマスクデータのラインマスクパターン及び隣接するラインマスクパターン間に、危険点プロセス危険箇所、ホットスポットが生じるか否かチェック検証される。それゆえ、図4に示されるように、入力I4としてのマスクデータに対して、シミュレーションが実行される。実行されるシミュレーションは、例えば、リソグラフィシミュレーションである。これによって、出力O4としてのマスクデータのシミュレーション結果が得られる。制御部11は、記憶装置2内に格納されたデータベースDB3から危険点検出ルールデータ23を読み出す。制御部11は、マスクデータに対するシミュレーション結果と危険点検出ルールデータ23とに基づいて、例えば設計ツール18によって、ラインマスクパターン及び隣接するラインマスクパターン間の危険点の有無を、確認するステップST6。開口角モデルに基づいた設計データに対する補正処理に加えて、このようなシミュレーションによるマスクデータ又は設計データの検証処理によって、形成されるマスクデータの品質が向上される。シミュレーションによって検証されたマスクデータ内に危険点が、検出された場合、フィッティング処理が再度実行される。この際、マスクデータ内において危険点が検出されたラインパターン又はラインパターンとスペースパターンとの組み合わせが、適切に補正されるように、マスクデータ内の危険点を含むラインパターンまたはラインパターンとスペースパターンとの組み合わせが、フィッティングパターンに反映されるステップST7。マスクデータ内の危険点を含むラインパターンまたはラインパターンとスペースパターンとの組み合わせが追加されたフィッティングパターンデータ21が作成され、設計データの補正処理中及びマスクデータの作成処理中に作成されたデータ21は、フィッティングパターン21のデータベースDB1に、新たに格納記憶される。そして、危険点を含む可能性がある設計データに対して、開口角モデルのフィッティング処理ステップST1が再度実行され、さらに、ステップST2からステップST5までの処理が、形成されるマスクデータ内に危険点が検出されなくなるまで繰り返される。危険点が検出されない場合、開口角モデルに基づく設計データに対する補正処理及びマスクデータの作成処理が終了する。作成されたマスクデータに基づいて、フォトマスクが製造され、製造されたフォトマスクを用いて、半導体デバイスが形成される。これによって、入力された設計データを補正するための開口角モデルが形成され、入力された設計データは、その開口角モデルに基づいて補正される。図6を用いて、本実施形態の設計データの補正方法によって形成されたパターン形状について説明する。図6のaは、入力として与えられた設計データDD内のラインパターンのレイアウトを示している。図6のbは、設計データDDの領域AA内において隣接するラインパターンDP1,DP2が、開口角モデルに基づいた設計データの補正処理によって補正された場合におけるシミュレーション形状SP1,SP2を、示している。図6のcは、設計データDDの領域AA内において隣接するラインパターンDP1,DP2を、周知の方法で設計データが補正された場合におけるシミュレーション形状SP1’,SP2’を、示している。図6のb及びcにおいて、破線で示される形状は、設計データDDのラインパターンDP1,DP2に対応している。図6のb及びcにおいて、図6のaの設計データDD内のラインパターンDP1,DP2に対して、開口角モデルに基づく補正処理及び周知の方法による補正処理が、それぞれ施されている。図6のbに示されるように、本実施形態で述べた開口角モデルに基づく設計データの補正処理が実行された場合、形成されるシミュレーションパターンSP1,SP2は、設計パターンDP1、DP2に近似したライン幅を実現している。そして、隣接するパターンSP1,SP2間のスペースは、0.200任意値となる。図6のcに示されるように、周知の技術によって、設計データDD内の隣接するラインパターンDP1,DP2が補正されたされた場合、そのシミュレーションパターンSP1’,SP2’は、開口角モデルに基づいた補正処理に比較して、ライン幅が大きくなる。その結果として、隣接するシミュレーションパターンSP1’,SP2’間の間隔は、0.180任意値となり、図6のbの開口角モデルに基づくシミュレーションパターンSP1,SP2間のスペースより、狭くなっている。このように、開口角モデルに基づいた設計データのラインパターンに対する補正処理は、パターンの補正に起因して隣接するラインパターンの間隔が狭くなるのを、抑制できる。以上のように、本実施形態の設計データの補正方法は、開口角モデルを用いたラインパターン及びラインパターン間のスペースの補正処理によって、設計データを補正する。周知のルールベースに基づいた設計データ内のラインパターンの補正処理では、補正対象のラインパターンに加えて、他のラインパターンに予期しない補正処理が施される場合がある。また、隣接するラインパターンの両方に補正処理が施されたことによって、補正された箇所が新たな危険点となる可能性がある。周知の設計データに対する補正処理では、このような予期しない補正処理や補正により生じた危険点に起因して、ウェハに対する露光によって転写されたパターンの短絡や断線を引き起こされる可能性がある。このような設計データに対する補正処理に起因するラインパターンまたはスペースの危険点の発生を抑制するために、補正のためのルール又は設計データを変更すると、新たな箇所で危険点が発生する可能性があり、設計データの補正と新たな危険点補正エラーの発生の連続となる。その結果として、設計データに対する補正処理が煩雑となり、半導体デバイスのTATが長期化する。これに対して、本実施形態の設計データの補正方法は、ウェハ表面に対して垂直方向に寸法変換差の基準点が設定された開口角モデルを用い、補正対象のラインパターンとそれに隣り合うラインパターンとの相互干渉を考慮して、設計データの補正処理を実行する。これによって、本実施形態の設計データの補正方法は、比較的簡便に、設計データ内のラインパターン及びスペースパターンを補正できる。この結果として、設計データの補正処理が煩雑になるのを回避でき、半導体デバイスのTATを短縮できる。また、設計データの補正に開口角モデルを用いることによって、設計データを高精度で補正でき、半導体デバイスの製造歩留まりを向上できる。また、本実施形態の設計データの補正方法によって補正された設計データに基づいて、フォトマスクを製造するためのマスクデータを作成することによって、高品質のフォトマスクを形成でき、半導体デバイスの製造歩留まりを向上できる。尚、上述のように、本実施形態の設計データの補正方法及び補正された設計データに基づいてマスクデータを作成する方法は、記憶媒体19に記憶されたプログラム200として提供できる。以上のように、本実施形態の設計データの補正方法によれば、半導体デバイスの設計データの作成及び補正の効率を向上できる。[その他]本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"