入力端に印加される直流電圧を一定の出力電圧に変換して出力端から出力させる定電圧回路において、直列接続された各抵抗に印加される電圧が出力電圧の増減に応じて変化する主分圧抵抗回路と、前記主分圧抵抗回路の分圧点にリファレンス端子が接続された主シャントレギュレータと、前記主シャントレギュレータのカソードに流れ込む電流に応じて電圧降下を生じさせる電圧降下用抵抗と、前記電圧降下用抵抗の電圧降下の減少に応じて前記出力電圧を上昇させる一方、前記電圧降下の増加に応じて前記出力電圧を降下させる出力電圧補正部と、を備え、前記主シャントレギュレータのカソードに流れ込む電流は、出力電流の増加分だけ減少する一方、出力電流の減少分だけ増加することを特徴とする定電圧回路。前記出力電圧補正部は、アノード端子が前記主シャントレギュレータのアノード端子に接続された補正用シャントレギュレータと、前記補正用シャントレギュレータのリファレンス端子が接続された抵抗分圧点を含む補正用分圧抵抗回路とを有し、前記主分圧抵抗回路は、前記出力端と前記主シャントレギュレータのリファレンス端子との間に接続された第1抵抗と、前記主シャントレギュレータのリファレンス端子と前記補正用分圧抵抗回路の一端との間に接続された第2抵抗とを有し、前記電圧降下用抵抗は、一端が前記主シャントレギュレータおよび前記補正用シャントレギュレータのアノード端子に接続され、かつ他端が前記補正用分圧抵抗回路の他端に接続されていることを特徴とする請求項1に記載の定電圧回路。前記補正用分圧抵抗回路は、前記補正用シャントレギュレータのリファレンス端子とカソード端子との間に接続された第3抵抗と、前記補正用シャントレギュレータのリファレンス端子と前記電圧降下用抵抗との間に接続された第4抵抗とを有することを特徴とする請求項2に記載の定電圧回路。ところで、出力電流IOUTが増加した場合、定電圧回路11と負荷21との間の配線パターンやハーネスにおける電圧降下の影響が大きくなり、負荷21に供給される電圧は出力電圧VOUTよりも低くなる場合がある。しかしながら、従来の定電圧回路11では、この点について何ら考慮されていなかった。なお、出力電圧検出部13を負荷21の近傍に設け、出力電流IOUTの変化を直接モニタリングすることで、定電圧回路11と負荷21との間の配線パターン等における電圧降下の影響を小さくすることも考えられるが、その場合は、出力電圧検出部13と差動増幅回路14との間の配線パターンが長くなり、ノイズの影響を受けやすくなるという新たな問題が生じてしまう。また、従来の定電圧回路11は、カレントミラー回路を形成する複数のPMOSトランジスタおよびNMOSトランジスタ等で構成された差動増幅回路14や出力電圧補正部16を備えているため、部品点数が多くなり、コストの増大を招くおそれがあった。本発明は上記事情に鑑みてなされたものであって、その課題とするところは、出力電流にかかわらず、一定の電圧を負荷に供給することができる定電圧回路を提供することにある。上記課題を解決するために、本発明に係る定電圧回路は、入力端に印加される直流電圧を一定の出力電圧に変換して出力端から出力させる定電圧回路において、直列接続された各抵抗に印加される電圧が出力電圧の増減に応じて変化する主分圧抵抗回路と、前記主分圧抵抗回路の分圧点にリファレンス端子が接続された主シャントレギュレータと、主シャントレギュレータのカソードに流れ込む電流に応じて電圧降下を生じさせる電圧降下用抵抗と、電圧降下用抵抗の電圧降下の減少に応じて出力電圧を上昇させる一方、電圧降下の増加に応じて出力電圧を降下させる出力電圧補正部とを備え、主シャントレギュレータのカソードに流れ込む電流は、出力電流の増加分だけ減少する一方、出力電流の減少分だけ増加することを特徴とする。この構成によれば、主シャントレギュレータのカソードに流れ込む電流に応じて電圧降下を生じさせる電圧降下用抵抗と、該電圧降下用抵抗の電圧降下の減少に応じて出力電圧を上昇させる一方、電圧降下の増加に応じて出力電圧を降下させるように出力電圧を補正する出力電圧補正部とを備えている。このため、出力電流が増加した場合に、主シャントレギュレータのカソードに流れ込む電流が減少し、電圧降下用抵抗の電圧降下が減少することによって、出力電圧を上昇させて、出力電流が増加する直前の出力電圧よりも大きな出力電圧を出力することができる。したがって、この構成によれば、配線パターンやハーネスでの電圧降下に合わせて出力電圧を上昇させることで、出力電流にかかわらず一定の電圧を負荷に供給することができる。また、この構成によれば、出力電流が減少した場合例えば、負荷が軽い場合に、主シャントレギュレータのカソードに流れ込む電流が増加し、電圧降下用抵抗の電圧降下が増加することによって、出力電圧を降下させて、出力電流が減少する直前の出力電圧よりも小さな出力電圧を出力することができる。したがって、この構成によれば、消費電力を低減することができる。さらに、この構成によれば、従来の定電圧回路のように出力電流の変化をモニタリングする必要がなくなるため、ノイズの影響を低減することができる。また、本発明に係る定電圧回路は、出力電圧補正部が、アノード端子が主シャントレギュレータのアノード端子に接続された補正用シャントレギュレータと、補正用シャントレギュレータのリファレンス端子が接続された抵抗分圧点を含む補正用分圧抵抗回路とを有し、主分圧抵抗回路は、出力端と主シャントレギュレータのリファレンス端子との間に接続された第1抵抗と、主シャントレギュレータのリファレンス端子と補正用分圧抵抗回路の一端との間に接続された第2抵抗とを有し、電圧降下用抵抗は、一端が主シャントレギュレータおよび補正用シャントレギュレータのアノード端子に接続され、かつ他端が補正用分圧抵抗回路の他端に接続されていることが好ましい。この構成によれば、部品点数を減らすことができ、コストを低減することができる。また、本発明に係る定電圧回路は、補正用分圧抵抗回路が、補正用シャントレギュレータのリファレンス端子とカソード端子との間に接続された第3抵抗と、補正用シャントレギュレータのリファレンス端子と電圧降下用抵抗との間に接続された第4抵抗とを有することが好ましい。本発明によれば、出力電流の増加にかかわらず一定の電圧を負荷に供給可能な定電圧回路を提供することができる。以下、添付図面を参照して、本発明に係る定電圧回路の好ましい実施形態について説明する。[定電圧回路の構成]図1に、本発明の一実施形態に係る定電圧回路1を示す。同図に示すように、本実施形態に係る定電圧回路1は、シャントレギュレータIC1本発明の主シャントレギュレータに相当と、入力端3において直流電源5に直列接続された入力抵抗RAと、直列接続された第1抵抗R1および第2抵抗R2からなる第1分圧抵抗回路本発明の主分圧抵抗回路に相当と、シャントレギュレータIC1のカソード電流IKに応じた電圧降下を生じさせる電圧降下用抵抗RBと、電圧降下用抵抗RBの電圧降下に応じて出力電圧VOUTを補正する出力電圧補正部2とを備えている。なお、図1において、定電圧回路1の出力端4と負荷6との間に接続されている疑似抵抗RCは、実際に接続されている抵抗ではなく、配線パターンやハーネス等の抵抗を疑似的に表現したものである。出力電圧補正部2は、本発明の補正用シャントレギュレータに相当するシャントレギュレータIC2と、直列接続された第3抵抗R3および第4抵抗R4からなる第2分圧抵抗回路本発明の補正用分圧抵抗回路に相当とを含んでいる。出力電圧補正部2は、具体的には後述するが、電圧降下用抵抗RBにおける電圧降下の減少に応じて出力電圧VOUTを上昇させる一方、電圧降下用抵抗RBにおける電圧降下の増加に応じて出力電圧VOUTを降下させる。シャントレギュレータIC1は、アノード端子がシャントレギュレータIC2のアノード端子と電圧降下用抵抗RBの一端との接続点点aに接続され、カソード端子が入力抵抗RAの他端に接続され、かつリファレンス端子が第1分圧抵抗回路の分圧点点e;第1抵抗R1と第2抵抗R2との接続点に接続されている。シャントレギュレータIC1は、アノード端子とリファレンス端子との電位差に応じてカソード電流IKを制御する。シャントレギュレータIC2は、アノード端子が点aに接続され、カソード端子が第2分圧抵抗回路の一端点dに接続され、かつリファレンス端子が第2分圧抵抗回路の抵抗分圧点点c;第3抵抗R3と第4抵抗R4との接続点に接続されている。シャントレギュレータIC2は、シャントレギュレータIC1と同様に、アノード端子とリファレンス端子との電位差に応じてカソード電流を制御する。第1分圧抵抗回路と第2分圧抵抗回路とは直列接続されており、第1分圧抵抗回路の一端点fは出力端4に接続され、第2分圧抵抗回路の他端は電圧降下用抵抗RBの他端に接続されている点b。このため、シャントレギュレータIC1のリファレンス端子には、出力電圧VOUTを第1抵抗R1と第2~第4抵抗R2~R4とにより分圧した電圧が入力される。[定電圧回路の動作]次に、出力電流IOUTが増加した場合における定電圧回路1の動作について具体的に説明する。本具体例においては、入力抵抗RAの抵抗値を1Ω、電圧降下用抵抗RBの抵抗値を10mΩ、第1抵抗R1の抵抗値を40kΩ、第2~第4抵抗R2~R4の各抵抗値を10kΩとし、初期状態において、直流電源5から10Vの入力電圧が供給され、5Vの出力電圧VOUTが出力されているものとする。また、点a~fにおける各電位は点bを基準に考えるものとする。かかる定電圧回路1において何らかの要因で出力電流IOUTが1A増加すると、入力抵抗RAを流れる入力電流IINは実質的に一定5Aであるため、シャントレギュレータIC1のカソード電流IKが1A減少する。シャントレギュレータIC1のカソード電流IKが1A減少すると、電圧降下用抵抗RBの電圧降下は10mV減少し、電圧降下用抵抗RBの一端点aの電位は10mV降下する。電圧降下用抵抗RBの一端点aの電位が10mV降下すると、シャントレギュレータIC2はアノード端子とリファレンス端子との電位差を基準電圧に一致させるために、第2分圧抵抗回路の抵抗分圧点点cの電位を10mV降下させる。第2分圧抵抗回路を構成する第3抵抗R3と第4抵抗R4には同一の電流が流れているので、第3抵抗R3と第4抵抗R4との抵抗値の比1:1により、第2分圧抵抗回路の抵抗分圧点点cの電位が10mV降下すると、第2分圧抵抗回路の一端点dの電位も10mV降下する。第2分圧抵抗回路の一端点dの電位が10mV降下すると、シャントレギュレータIC1はアノード端子とリファレンス端子との電位差を基準電圧に一致させるために、第1分圧抵抗回路の分圧点点eの電位を10mV上昇させる。第1分圧抵抗回路を構成する第1抵抗R1と第2抵抗R2には同一の電流が流れているので、第1抵抗R1と第2抵抗R2との抵抗値の比4:1により、第1分圧抵抗回路の分圧点点eの電位が10mV上昇すると、第1分圧抵抗回路の一端点fの電位は40mV上昇する。これにより、出力端4の電位も40mV上昇し、出力電圧VOUTが40mV上昇する。上記のように、本実施形態に係る定電圧回路1では、第1抵抗R1と第2抵抗R2との抵抗値の比を調整することにより、出力端4の電位の上昇量上記具体例では40mVを調整することができる。このため、本実施形態に係る定電圧回路1では、出力端4の電位の上昇量が、配線パターンやハーネスにおける電圧降下疑似抵抗RCにおける電圧降下と同程度になるように、第1抵抗R1と第2抵抗R2との抵抗値の比を調整することで、出力電流IOUTにかかわらず一定の電圧を負荷6に供給することができる。また、本実施形態に係る定電圧回路1によれば、出力電流IOUTが減少した場合、電圧降下用抵抗RBの電圧降下に応じて出力端4の電位を降下させることができるので、一定の電圧を負荷6に供給することができ、さらに消費電力を低減することもできる。さらに、本実施形態に係る定電圧回路1によれば、従来の定電圧回路11のように出力電流IOUTの変化をモニタリングする必要がなくなるため、ノイズの影響を低減することができる。さらに、本実施形態に係る定電圧回路1によれば、従来の定電圧回路11と比べて部品点数を減らすことができるので、コストを低減することができる。以上、本発明に係る定電圧回路の好ましい実施形態について説明したが、本発明は上記実施形態の構成に限定されるものではない。例えば、上記各抵抗RA、RB、R1~R4の抵抗値は、配線パターンや負荷6の状態に応じて任意に設定することができる。設定手順の一例としては、まず、第2抵抗R2に発生させたい電圧を決定し、シャントレギュレータIC1およびシャントレギュレータIC2の基準電圧に基づいて、電圧降下用抵抗RB、第3抵抗R3および第4抵抗R4の抵抗値を設定する。次に、出力端4の電位の上昇量を決定し、その上昇量に合わせて第1抵抗R1と第2抵抗R2の抵抗値を設定する。そして、出力させたい最大の出力電圧VOUTに合わせて入力抵抗RAの抵抗値を設定すればよい。なお、上記各抵抗RA、RB、R1~R4の数および位置は用途に応じて任意に変更することができる。例えば、第3抵抗R3を削除してもよい。さらに、上記実施形態に係る定電圧回路1は、出力電圧補正部2をシャントレギュレータIC2および第2分圧抵抗回路によって構成しているが、電圧降下用抵抗RBの電圧降下に応じて出力端4の電位を補正することができるのであれば、他の部品や回路等によって構成してもよい。また、図2に示すように、トランスにより1次側と2次側とが絶縁された回路においても、主シャントレギュレータIC1に直列接続されたフォトカプラの発光ダイオードPC1を接続してもよい。ここで、RDは発光ダイオードPC1をオフ状態とするときに安定して発光ダイオードPC1をオフ状態に保つための抵抗であり、REは発光ダイオードPC1の入力電流制限抵抗である。かかる構成の定電圧回路1’によれば、フォトカプラのフォトトランジスタPC2が接続された1次側回路例えば、フィードバック端子を備えたスイッチング制御回路に出力電圧VOUTの変化をフィードバックすることができる。