"第1のトランジスタ及び第2のトランジスタからなる第1のカレントミラー回路と、前記第1のトランジスタからの電流が流入する第1のノードに接続された第3のトランジスタ、及び前記第2のトランジスタからの電流が流入する第2のノードに接続された第4のトランジスタからなる第2のカレントミラー回路と、により構成される定電流回路と、前記定電流回路へ前記第2のノードを介して起動電流を供給する第5のトランジスタと、前記第1のノードの電位を制御電圧とする第6のトランジスタと、前記第6のトランジスタからの電流が流入する第3のノードに接続され、ダイオード接続の構成を有する第7のトランジスタと、前記第7のトランジスタからの電流が流入する第4のノードに接続された静電容量素子と、前記第4のノードの電位上昇に応じて前記第5のトランジスタを駆動制御するラッチ回路と、により構成される始動回路と、を備えた半導体集積回路。前記ラッチ回路は、前記第4のノードの電位を入力端の電位とするインバータ部と、該インバータ部の出力端の電位を制御電圧とする第8のトランジスタとからなり、前記第4のノードの電位が所定電位に達して前記第8のトランジスタが導通状態となったとき、前記第5のトランジスタから前記定電流回路への起動電流の供給を停止する、請求項1記載の半導体集積回路。前記第4のノードの電位が、ダイオード接続された前記第7のトランジスタの閾値電圧分だけ電源電圧より降下した電位を維持しながら上昇し、前記インバータ部に入力された前記第4のノードの電位が第1の論理値と認識されて該インバータ部の出力が、該第1の論理値と逆の第2の論理値となって前記第8のトランジスタが導通状態になることで、前記第5のトランジスタが非導通状態に維持されるとともに前記第4のノードの電位が前記電源電圧に保持される、請求項2記載の半導体集積回路。前記第7のトランジスタ及び前記第8のトランジスタの閾値電圧が、前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、前記第4のトランジスタ、前記第5のトランジスタ、及び前記第6のトランジスタの閾値電圧よりも絶対値で大きく設定された、請求項1乃至3のいずれかに記載の半導体集積回路。前記第7のトランジスタと前記第8のトランジスタの閾値電圧が等しく設定された、請求項4記載の半導体集積回路。前記インバータ部は、第9のトランジスタと第10のトランジスタのドレイン電極同士を相互に接続するとともにゲート電極同士を相互に接続して構成され、前記第9のトランジスタの閾値電圧を前記第10のトランジスタの閾値電圧よりも低く設定するか、あるいは、前記第9のトランジスタの相互コンダクタンスが前記第10のトランジスタの相互コンダクタンスよりも高く設定された、請求項5記載の半導体集積回路。しかしながら、上記従来の半導体集積回路は、電源の立ち上がりが遅い場合、一方の端子がノードN4に接続された静電容量素子コンデンサC1に対して、トランジスタM7のサブスレッショルド領域弱反転領域ともいうでの電流、すなわち、トランジスタM7のゲート電圧がVt以下でもソースドレイン間に流れる電流によって充電が行われる。その結果、ノードN4は、例えば、図5において二点鎖線で示すように、電源電圧VDDの立ち上がりに対して傾きは異なるが、充電により上昇する電位を持つ。図5において、A点からB点までの間で、VDDよりノードN4の電位VN4を減じた電位VDD-VN4は、トランジスタM5のゲートソース間電圧Vgsである。したがって、トランジスタM5のゲートソース間電圧VgsVgs5と記すと、トランジスタM7のゲートソース間電圧VgsVgs7と記すには、VN4の電位差が生じる。トランジスタM7の弱反転領域でのドレイン電流は、ゲートソース間電圧Vgsの増加に対して指数関数的に増加する特性を有することが知られている。そのため、トランジスタM7のVgs7=VDDとトランジスタM5のVgs5=VDD-VN4の差が定電流回路の起動電流の挿入に対して重要となる。上記従来の定電流回路の起動電流挿入期間は、VDDの上昇が図5のA点定電流回路の動作開始点を越えてから、トランジスタM7のVtを超えて強反転領域のドレイン電流によってN4がVDDの電位に充電されるまでの期間であり、この期間の経過によって起動電流の供給が完了する。したがって、上記従来の定電流回路は、トランジスタM5のVgs5がN4の電位VN4に依存するので、A点からB点までの間に、トランジスタM5のVgs5が、トランジスタM7のVgs7と比べて、定電流回路の起動電流を流すだけの電圧Vgsに至ったかどうかが明確にならない、という問題があった。また、従来の定電流回路では、トランジスタM7のVtを超えたVDDの電圧で起動電流の停止となるので、起動電流が十分に定電流回路に供給されて、定電流回路が安定した動作状態にあるかどうかが明確ではない。さらには、定電流回路に起動電流が流入するときのVDDは、定電流回路のトランジスタM4が動作点定電流回路が動作できる電位に入り、電流を保持できる電位とする必要があるが、トランジスタM4が動作できる安定した状態で起動電流を流すことができない、という問題があった。本発明は、上述した課題を解決するために提案されたものであり、その目的は、より安定して定電流回路を起動するとともに、起動後の定電流回路部を正常な状態で確実に動作させることができる半導体集積回路を提供することである。上記目的を達成するために、請求項1記載の発明は、半導体集積回路であって、第1のトランジスタ及び第2のトランジスタからなる第1のカレントミラー回路と、前記第1のトランジスタからの電流が流入する第1のノードに接続された第3のトランジスタ、及び前記第2のトランジスタからの電流が流入する第2のノードに接続された第4のトランジスタからなる第2のカレントミラー回路と、により構成される定電流回路と、前記定電流回路へ前記第2のノードを介して起動電流を供給する第5のトランジスタと、前記第1のノードの電位を制御電圧とする第6のトランジスタと、前記第6のトランジスタからの電流が流入する第3のノードに接続され、ダイオード接続の構成を有する第7のトランジスタと、前記第7のトランジスタからの電流が流入する第4のノードに接続された静電容量素子と、前記第4のノードの電位上昇に応じて前記第5のトランジスタを駆動制御するラッチ回路と、により構成される始動回路と、を備えたことを特徴とする。本発明によれば、定電流回路のトランジスタを安定した状態で動作させて定電流回路を起動するとともに、起動後の定電流回路部を確実に動作させることができる、という効果を奏する。以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。図1は、本発明の実施形態に係る半導体集積回路の構成を示す回路図である。図1に示すように、本実施形態に係る半導体集積回路10は、定電流回路部12、及びスタートアップ回路14を備え、スタートアップ回路14は、後述するラッチ回路部105を含んで構成される。また、半導体集積回路10には、不図示の電源より、例えば1Vの電源電圧VDD以降において、第1の電圧ともいうと、その第1の電圧よりも低い接地電圧GND以降において、第2の電圧ともいうが供給される。定電流回路部12は、第1のカレントミラー回路101と、第2のカレントミラー回路102と、抵抗部R1とを含んで構成される。第1のカレントミラー回路101は、2つの第1導電型のトランジスタ例えば、PチャンネルMOSトランジスタM1,M2によって構成されている。PチャンネルMOSトランジスタM1,M2は、ゲート電極G制御電極ともいうと、ソース電極S第1の電極ともいうと、ドレイン電極D第2の電極ともいうとにより構成されている。トランジスタM1とトランジスタM2のゲート電極Gは相互に接続され、トランジスタM1のゲート電極Gとドレイン電極Dとが接続短絡されている。トランジスタM1のドレイン電極Dは、第1のノードN1に接続され、トランジスタM2のドレイン電極Dは、第2のノードN2に接続されている。そして、トランジスタM1とトランジスタM2各々のソース電極Sには、第1の電圧である電源電圧VDDが供給される。第1のカレントミラー回路101は、相互に接続された、トランジスタM1とトランジスタM2のゲート電極Gに第1の電圧レベルの電圧が供給されると非導通状態となり、第2の電圧レベルの電圧が供給されると導通状態となる。第2のカレントミラー回路102は、2つの第2導電型のトランジスタ例えば、NチャンネルMOSトランジスタM3,M4により構成されている。NチャンネルMOSトランジスタM3,M4は、ゲート電極G制御電極ともいうと、ソース電極S第1の電極ともいうと、ドレイン電極D第2の電極ともいうとにより構成されている。トランジスタM3とトランジスタM4は、ゲート電極G同士が相互に接続されている。トランジスタM3のソース電極Sは、抵抗部R1の一方の端子と接続され、ドレイン電極Dは第1のノードN1と接続されている。また、トランジスタM4のゲート電極Gとドレイン電極Dとが接続短絡されている。そして、トランジスタM4のドレイン電極Dは第2のノードN2と接続され、ソース電極Sには、第1の電圧よりも低い接地電圧GNDが供給される。抵抗部R1の他方の端子には第2の電圧、すなわち、接地電圧GNDが供給される。第1のノードN1と第2のノードN2とに流れる電流は、第2のカレントミラー回路102の電流利得により定まり、抵抗部R1によって決定される。なお、第2のカレントミラー回路102は、相互に接続された、トランジスタM3とトランジスタM4のゲート電極Gに第1の電圧レベルの電圧が供給されると導通状態となり、第2の電圧レベルの電圧が供給されると非導通状態となる。スタートアップ回路部14は、PチャンネルMOSトランジスタM5と、PチャンネルMOSトランジスタM6と、ゲート電極Gとドレイン電極Dとが接続短絡されたPチャンネルMOSトランジスタM7と、静電容量素子例えば、コンデンサC1と、ラッチ回路部105とにより構成されている。ここでは、トランジスタM7のゲート電極Gと静電容量素子C1の一方の端子とがノードN4に接続され、静電容量素子C1の他方の端子には、接地電圧GND第2の電圧が供給される。ラッチ回路部105は、インバータT1と、PチャンネルMOSトランジスタM8とにより構成され、インバータT1の入力端はノードN4に接続され、インバータT1の出力端とトランジスタM8のゲート電極GがノードN5を介して接続されている。また、トランジスタM8のドレイン電極Dは、トランジスタM5のゲート電極Gに接続されるとともに、インバータT1の入力端に接続されている。ここでは、トランジスタM8の閾値電圧VtがトランジスタM7のVtと同じ値に設定されている。また、インバータT1のスレッショルド電圧は、トランジスタM7のVDDがVtと同等の電位まで上昇したときに論理Lと認識するように設定されている。トランジスタM5のドレイン電極DはノードN2と接続されている。また、トランジスタM6のゲート電極Gは、第1のカレントミラー回路101を構成するトランジスタM1とトランジスタM2のゲート電極GノードN1でもあるに接続され、トランジスタM1とトランジスタM6とは、カレントミラー回路を構成している。トランジスタM6のソース電極Sには、電源電圧VDDが供給され、ドレイン電極DはノードN3に接続されている。また、トランジスタM7のソース電極SはノードN3に接続され、ドレイン電極DはノードN4に接続されている。これらのトランジスタM5,M6は、制御電圧として、そのゲート電極Gに第1の電圧レベルの電圧が供給されると非導通状態となり、ゲート電極Gに第2の電圧レベルの電圧が供給されると導通状態となる。半導体集積回路10を構成するトランジスタの閾値電圧Vtは、トランジスタM7,M8がトランジスタM1,M2,M5,M6よりも大きいVtを有し、かつ、トランジスタM7,M8が、トランジスタM3,M4よりも絶対値で大きいVtを有するように設定されている。例えば、トランジスタM1,M2等の閾値Vtは0.5Vであり、トランジスタM7,M8の閾値Vtは0.9Vである。次に、本発明の実施の形態の半導体集積回路の動作について説明する。半導体集積回路10の電源立ち上げ時において、ノードN1の電圧レベルは、ほぼ電源電圧VDD第1の電圧レベルであり、トランジスタM6のゲート電極Gには、ノードN1と同電位の電圧が供給されるため、トランジスタM6は非導通状態にある。また、ノードN2は、ほぼ接地電圧GND第2の電圧レベルの電圧レベルであり、ノードN4も、ほぼ接地電圧GNDの電圧レベルにある。よって、論理Lレベルの電圧が入力された、ラッチ回路部105のインバータT1の出力は論理Hとなるため、ラッチ回路部105内のトランジスタM8は非導通状態となる。その結果、トランジスタM5のゲート電極Gには、制御電圧としてノードN4の電圧レベル、すなわち、ほぼ接地電圧GNDの電圧レベルが供給される。従って、トランジスタM5は導通状態となり、このトランジスタM5を介して、ノードN2に電流が流れる。これにより、ノードN2の電圧レベルが上昇し、第2のカレントミラー回路102のトランジスタM3及びトランジスタM4は導通状態になる。トランジスタM3,M4が導通状態となることでノードN1に電流が流れ、ノードN1の電圧レベルが下がる。そして、ノードN1の電圧レベルが接地電圧GNDのレベルまで下がると、第1のカレントミラー回路101のトランジスタM1及びトランジスタM2は導通状態となる。よって、トランジスタM1を介してノードN1に電流が流れ、トランジスタM2を介してノードN2に電流が流れる。このとき、トランジスタM6は非導通状態にあるが、トランジスタM6のサブスレッショルド領域での電流トランジスタM6のゲート電圧がVt以下のときソースドレイン間に流れる漏れ電流と、トランジスタM7から流れ出たサブスレッショルド電流とによって、静電容量素子C1が充電される。その結果、ノードN4の電位レベルは、図2の線分abで示すように、徐々に上昇する。一方、ノードN1の電圧レベルの降下により、スタートアップ回路部14のトランジスタM6のゲート電極Gへ印加される電圧レベルも下がる。そして、ノードN1の電圧レベルが接地電圧GNDまで下がると、トランジスタM6は導通状態となり、このトランジスタM6と、ダイオード接続されたトランジスタM7とを介してノードN4に電流が流れ、その電流により静電容量素子C1に蓄積される電荷が徐々に増加する。すなわち、電源電圧VDDの上昇に伴い、ダイオード接続されたトランジスタM7のドレイン電極Dの電位レベルは、例えば、図2の線分bcで示すように、電源電圧VDDからトランジスタM7の閾値電圧Vtだけ降下したまま、電源電圧VDDに追随して上昇する。これは、トランジスタM7がダイオード接続されているため、トランジスタM7のゲートソース間電圧VgsがVtを超えることがないからである。したがって、トランジスタM5のVgsVgs5と記すとトランジスタM7のVgsVgs7と記すとが構成上同じとなり、Vgs5も電源電圧VDDの上昇に対して一定の電位降下を保ったまま上昇する。よって、トランジスタM5のオン電流起動電流は、トランジスタM7のオン電流よりも大きくなる。静電容量素子C1への充電により、ラッチ回路部105のインバータT1が、そのノードN4の電位を論理Hと認識するまでノードN4の電位が上昇したとき図2の点c、インバータT1の出力は、論理Hから論理Lへ反転する。ラッチ回路部105内のトランジスタM8は、このインバータT1の反転電圧を受けて導通状態となる。その結果、ノードN4の電位と電源電圧VDDとが一致して図2の点d、スタートアップ回路部14のトランジスタM5が非導通状態となり、定電流回路部12に対する起動電流の供給が完了する。トランジスタM5が非導通状態となっても、ノードN1及びノードN2には、すでに電流が流れているため、定電流回路部12は、以降、安定して動作する。なお、トランジスタM1,M2,M3及びM4各々の相互コンダクタンスgmを、それぞれgm1,gm2,gm3及びgm4とした場合、ノードN1を流れる電流I1と、ノードN2を流れる電流I2は、以下のようになる。I1=kT/q{lngm1gm2/gm3gm4}I2=gm2/gm1I1ここで、kはボルツマン定数、Tは絶対温度、qは電子の電荷量であり、は乗算記号を表す。次に、スタートアップ回路部14に設けたラッチ回路部105の機能について説明する。静電容量素子C1への充電期間中は、静電容量素子C1に電流が流れ込むことにより、ノードN4は、上述したように電源電圧VDDに対してトランジスタM7の閾値電圧Vtだけ降下した電位を有する。スタートアップ回路14に上記のラッチ回路部105を設けない場合、静電容量素子C1への充電が完了した状態では、ノードN4の電位レベルがほぼ電源電圧VDDとなっているため、例えば、ソース電位VSSここでは、接地電圧GNDが変動すると、その電位変動が静電容量素子C1を介してノードN4へ伝わる。トランジスタM7は、ゲートソース間電圧Vgsが小さいので、その電位変動を電源電圧VDDに対して吸収できない。その結果、トランジスタM5のゲート電極Gの電圧レベルが電源電圧VDDより低下するため、非導通状態であるべきトランジスタM5が導通状態となり、定電流回路部12に想定外の電流が流れ込むという問題が生じる。これに対して、本実施形態に係る半導体集積回路では、ノードN4の電位が電源電圧VDDに対してトランジスタM7の閾値電圧Vtだけ降下した電位を有しながら上昇するも、スタートアップ回路14に設けたラッチ回路部105のインバータT1の入力レベルが、上昇する電源電圧VDDのレベルに対して論理Hと認識したところで、インバータT1の出力が論理Lとなるので、ラッチ回路部105内のトランジスタM8が、より強力にノードN4の電位を電源電圧VDDのレベルに維持する。その結果、ソース電位VSSの変動等があっても、トランジスタM5のゲート電極Gの電圧レベルが電源電圧VDDから低下することがないので、トランジスタM5の非導通状態が維持され、定電流回路部12を正常な状態で動作させることができる。さらに、ラッチ回路部105を構成するインバータT1は、例えば、図3aに示すように、PチャンネルMOSトランジスタM31のドレイン電極DとNチャンネルMOSトランジスタM32のドレイン電極Dとを接続して構成される。また、トランジスタM31のソース電極Sには電源電圧VDDが供給され、トランジスタM32のソース電極Sには接地電圧GNDが供給される。さらに、トランジスタM31とM32のゲート電極Gは相互に接続され、この接続点をインバータの入力端子とし、相互に接続されたドレイン電極Dをインバータの出力端子としている。図3bは、図3aに示すインバータT1の入力/出力特性を示しており、トランジスタM31とM32の相互に接続されたゲート電極Gに入力された入力電圧Vinと、相互に接続されたドレイン電極Dからの出力電圧Voutとについて、互いにその論理値論理H,Lが反転する関係を有している。ここでは、トランジスタM31の閾値電圧Vt31をトランジスタM32の閾値電圧Vt32よりも低く設定するか、あるいは、トランジスタM31の相互コンダクタンスgm31をトランジスタM32の相互コンダクタンスgm32よりも高く設定している。こうすることで、インバータT1が論理Hと認識する入力電圧Vinを高くすることができる。すなわち、インバータT1の出力電圧が論理Lとなる入力電圧を高くする図3bに示すように、vin1をvin2にすることで、インバータT1の論理Hとなる出力の範囲を広げることができる。ここでは、半導体集積回路10の電源立ち上げ時、トランジスタM7のVDDがVtと同等の電位まで上昇したとき、インバータT1は、その電位を論理Lと認識するように設定されている。以上説明したように、本実施形態に係る半導体集積回路は、定電流回路部へ起動電流を供給する起動トランジスタの制御電圧として、ダイオード接続したトランジスタの閾値電圧Vtだけ電源電圧VDDから降下しながら、その電源電圧VDDに追随して上昇する電圧を印加して、起動トランジスタから定電流回路部へスタートアップ電流を供給する。そして、起動トランジスタへの印加電圧が、インバータとトランジスタからなるラッチ回路部により論理Hと認識されるまで上昇したときに、インバータからの出力を論理Hから論理Lへ反転させる。こうすることで、定電流回路部へ起動電流を供給する起動トランジスタへの制御電圧の上昇を遅延させ、起動トランジスタが定電流回路部へ十分な起動電流を供給する前に非導通状態となるのを回避できる。また、起動トランジスタへの印加電圧がラッチ回路部により論理Hと認識されるまで上昇したときにインバータ出力を論理Lへ反転させ、それによりオン状態となったラッチ回路部内のトランジスタの出力を、定電流回路部へ起動電流を供給する起動トランジスタの制御電圧とすることで、ラッチ回路部内のトランジスタによって、より強力に、起動トランジスタへの制御電圧を電源電圧VDDのレベルに保持して、起動トランジスタの非導通状態を維持でき、定電流回路部に不要な電流が流れ込むのを防止して、定電流回路部を正常な状態で確実に動作させることができる。さらに、ラッチ回路部105を構成するトランジスタM8の閾値電圧Vtを、ダイオード接続したトランジスタM7のVtと同じに設定することで、トランジスタM7に比べて、トランジスタM8の高温リークやサブスレッショルド電流を小さくすることができる。なお、上記実施形態に係る半導体集積回路では、PチャンネルMOSトランジスタM7の閾値Vtを、PチャンネルMOSトランジスタM5の閾値Vtよりも高く設定することにより、トランジスタM5のオン電流をトランジスタM7のオン電流よりも大きくする例について説明したが、これに限定されない。例えば、PチャンネルMOSトランジスタM5の相互コンダクタンスgm5よりもPチャンネルMOSトランジスタM7の相互コンダクタンスgm7が小さくなるようにすることで、トランジスタM5のオン電流がトランジスタM7のオン電流よりも大きくなるようにしてもよい。また、上記実施形態に係る半導体集積回路において、ノードN4に接続された静電容量素子C1を半導体集積回路に内蔵された素子として説明したが、静電容量素子C1を、ノードN4と接地電圧GNDとに対応して設けた外部端子に外付け可能な容量素子としてもよい。静電容量素子C1を外付け可能とすることによって、C1の容量を種々の値に変える例えば、数ピコファラッドの容量を数マイクロファラッドとすることで、ノードN4における電位上昇の遅延時間を、より長くとることが可能となる。さらに、上記実施形態に係る半導体集積回路10のスタートアップ回路14において、静電容量素子C1に代えてノードN4に抵抗を接続し、その抵抗に流れる電流による上昇電圧をラッチ回路部105へ入力して、トランジスタM5を制御する構成としてもよい。"