"高速信号転送用フレームの信号収容領域より複数の低速信号転送用フレームを多重分離する信号分離装置であって、前記高速信号転送用フレームは第1オーバーヘッド領域と、信号収容領域と、第2オーバーヘッド領域を有し、前記信号収容領域に前記低速信号転送用フレームを収容する所定数のトリビュータリスロットを割り当てたフレーム構成であり、前記高速信号転送用フレームを終端する終端手段と、前記終端手段の出力する前記高速信号転送用フレームのフォーマットを変換フレームのフォーマットに変換するフォーマット変換手段と、前記フォーマット変換手段の出力する前記変換フレームを前記所定数にパラレル化してデータ列を出力するパラレル化手段と、前記パラレル化手段の出力する前記所定数のデータ列から前記複数の低速信号転送用フレームを分離する分離手段と、を有し、前記フォーマット変換手段は、前記高速信号転送用フレームを前記所定数にパラレル化したデータ列のうち任意のi番目のデータ列には、前記高速信号転送用フレームの信号収容領域に割り当てられた前記所定数のトリビュータリスロットのうちi番目のトリビュータリスロットを含み、かつ、前記所定数のデータ列それぞれの先頭位置が一致するように、前記高速信号転送用フレームの信号収容領域を前記第1オーバーヘッド領域及び前記第2オーバーヘッド領域を用いて遅延させて前記変換フレームのフォーマットに変換することを特徴とする信号多重分離装置。請求項1の信号多重分離装置において、前記フォーマット変換手段は、前記高速転送用フレームの前記第1オーバーヘッド領域と前記信号収容領域の境界部分に、前記高速転送用フレームの行毎に、前記第1オーバーヘッド領域のトリビュータリスロットに格納された信号収容情報を複製するための複製領域を確保するため、前記信号収容情報量の前記所定数倍だけ前記信号収容領域を時間軸方向にシフトし、前記複製領域に前記信号収容情報を前記所定数回だけ複製することを特徴とする信号多重分離装置。複数の低速信号転送用フレームを高速信号転送用フレームの信号収容領域に多重収容する信号多重収容装置であって、前記高速信号転送用フレームは第1オーバーヘッド領域と、信号収容領域と、第2オーバーヘッド領域を有し、前記信号収容領域に前記低速信号転送用フレームを収容する所定数のトリビュータリスロットを割り当てたフレーム構成であり、前記複数の低速信号転送用フレームを前記所定数のデータ列にマッピングするマッピング手段と、先頭位置が一致した前記所定数のデータ列をシリアル化して、前記所定数のデータ列のうち任意のi番目のデータ列を、前記高速信号転送用フレームの信号収容領域に割り当てられた前記所定数のトリビュータリスロットのうちi番目のトリビュータリスロットに収容した変換フレームとして出力するシリアル化手段と、前記シリアル化手段の出力する前記変換フレームのフォーマットを前記高速信号転送用フレームのフォーマットに逆変換するフォーマット逆変換手段と、前記フォーマット逆変換手段の出力する高速信号転送用フレームに前記第1及び第2オーバーヘッド領域を付加して高速信号転送用フレームを生成するフレーム生成手段と、を有し、前記フォーマット逆変換手段は、前記変換フレームにおいて前記高速信号転送用フレームの前記第1オーバーヘッド領域及び前記第2オーバーヘッド領域を用いた前記信号収容領域の遅延を除去することで前記変換フレームを前記高速信号転送用フレームにフォーマット逆変換を行うことを特徴とする信号多重収容装置。請求項3の信号多重収容装置において、前記フォーマット逆変換手段は、前記変換フレームにおいて前記高速転送用フレームの前記第1オーバーヘッド領域と前記信号収容領域の境界部分に設けられている複製領域を除去することを特徴とする信号多重収容装置。高速信号転送用フレームの信号収容領域より複数の低速信号転送用フレームを多重分離すると共に、複数の低速信号転送用フレームを高速信号転送用フレームの信号収容領域に多重収容する信号多重収容分離装置であって、前記高速信号転送用フレームは第1オーバーヘッド領域と、信号収容領域と、第2オーバーヘッド領域を有し、前記信号収容領域に前記低速信号転送用フレームを収容する所定数のトリビュータリスロットを割り当てたフレーム構成であり、前記高速信号転送用フレームを終端する終端手段と、前記終端手段の出力する前記高速信号転送用フレームのフォーマットを変換フレームのフォーマットに変換するフォーマット変換手段と、前記フォーマット変換手段の出力する前記変換フレームを前記所定数にパラレル化してデータ列を出力するパラレル化手段と、前記パラレル化手段の出力する前記所定数のデータ列から前記複数の低速信号転送用フレームを分離する分離手段と、前記複数の低速信号転送用フレームを前記所定数のデータ列にマッピングするマッピング手段と、先頭位置が一致した前記所定数のデータ列をシリアル化して、前記所定数のデータ列のうち任意のi番目のデータ列を、前記高速信号転送用フレームの信号収容領域に割り当てられた前記所定数のトリビュータリスロットのうちi番目のトリビュータリスロットに収容した変換フレームとして出力するシリアル化手段と、前記シリアル化手段の出力する前記変換フレームのフォーマットを前記高速信号転送用フレームのフォーマットに逆変換するフォーマット逆変換手段と、前記フォーマット逆変換手段の出力する高速信号転送用フレームに前記第1及び第2オーバーヘッド領域を付加して高速信号転送用フレームを生成するフレーム生成手段と、を有し、前記フォーマット変換手段は、前記高速信号転送用フレームを前記所定数にパラレル化したデータ列のうち任意のi番目のデータ列には、前記高速信号転送用フレームの信号収容領域に割り当てられた前記所定数のトリビュータリスロットのうちi番目のトリビュータリスロットを含み、かつ、前記所定数のデータ列それぞれの先頭位置が一致するように、前記高速信号転送用フレームの信号収容領域を前記第1オーバーヘッド領域及び前記第2オーバーヘッド領域を用いて遅延させて前記変換フレームにフォーマット変換を行い、前記フォーマット逆変換手段は、前記変換フレームにおいて前記高速信号転送用フレームの前記第1オーバーヘッド領域及び前記第2オーバーヘッド領域を用いた前記信号収容領域の遅延を除去することで前記変換フレームを前記高速信号転送用フレームにフォーマット逆変換を行うことを特徴とする信号多重収容分離装置。図4に示す多重分離装置は、AMP方式とGMP方式が混在した環境下でOTUkのHO_ODUkからODUjを抽出するにはAMP方式用とGMP方式用のODTU処理部14,15とAMP方式用とGMP方式用のデマッピング部16,17が必要となる。これはAMP方式のみを考えて構成した場合と比較して約2倍の回路規模となる。図4の多重収容ブロックにおいても、マッピングに関連するブロックの回路はAMP方式のみの場合と比較して約2倍の回路規模となるという問題があった。開示の信号分離装置は、回路規模を削減することを目的とする。開示の一実施形態による信号分離装置は、高速信号転送用フレームの信号収容領域より複数の低速信号転送用フレームを多重分離する信号分離装置であって、前記高速信号転送用フレームは第1オーバーヘッド領域と、信号収容領域と、第2オーバーヘッド領域を有し、前記信号収容領域に前記低速信号転送用フレームを収容する所定数のトリビュータリスロットを割り当てたフレーム構成であり、前記高速信号転送用フレームを終端する終端手段と、前記終端手段の出力する前記高速信号転送用フレームのフォーマットを変換フレームのフォーマットに変換するフォーマット変換手段と、前記フォーマット変換手段の出力する前記変換フレームを前記所定数にパラレル化してデータ列を出力するパラレル化手段と、前記パラレル化手段の出力する前記所定数のデータ列から前記複数の低速信号転送用フレームを分離する分離手段と、を有し、前記フォーマット変換手段は、前記高速信号転送用フレームを前記所定数にパラレル化したデータ列のうち任意のi番目のデータ列には、前記高速信号転送用フレームの信号収容領域に割り当てられた前記所定数のトリビュータリスロットのうちi番目のトリビュータリスロットを含み、かつ、前記所定数のデータ列それぞれの先頭位置が一致するように、前記高速信号転送用フレームの信号収容領域を前記第1オーバーヘッド領域及び前記第2オーバーヘッド領域を用いて遅延させて前記変換フレームのフォーマットに変換する。本実施形態によれば、回路規模を削減することができる。以下、図面に基づいて実施形態を説明する。<AMP方式とGMP方式>図5にODUjをHO_ODUkに多重収容する場合のODUjとHO_ODUkの組み合わせを示す。図5には、例えばODU0をHO_ODU1に多重収容する場合はAMP方式を用い、HO_ODU1のペイロードエリアでODU0が専有するトリビュータリスロット数Mが1であることを示している。また、ODU0をODU2に多重収容する場合はGMP方式を用い、HO_ODU2のペイロードエリアでODU0が専有するトリビュータリスロット数Mが1であることを示している。つまり、ODUjとHO_ODUkの組合せでAMP方式を使うかGMP方式を使うかが決められている。また、図6に多重収容時に用いるマッピング方式であるAMP方式とGMP方式の違いを示す。すなわち、AMP方式のデータ挿入位置はOPUペイロードエリア及びOPUオーバーヘッド部PJO用であり、スタッフバイトを挿入するスタッフ位置が固定位置であり、多重分離処理単位スタッフデータ挿入処理単位は1バイト単位、JCバイト情報と同一フレームでスタッフ処理を行う。これに対し、GMP方式のデータ挿入位置はOPUペイロードエリアであり、スタッフ位置がスタッフ量に応じて変化し、多重分離処理単位はMバイト単位、1マルチフレーム前のJCバイト情報でスタッフ処理を行うこと等を示している。これらを考慮して、ODUjからHO_ODUkへの多重収容多重分離はTS毎のバイトストリームに対する処理とし、ODUjをHO_ODUkへ多重収容するときのトリビュータリスロット専有数Mが2以上の場合は、M個のトリビュータリスロットのバイトストリームを連結させて処理することとする。<多重分離装置、多重分離ブロック>図7にODUjをOTUkのHO_ODUkに多重収容し、OTUkのHO_ODUkよりODUjを多重分離する多重分離装置の一実施形態の構成図を示す。多重分離装置は多重分離ブロック40と多重収容ブロック60を有している。OTUkのHO_ODUkからODUjを多重分離する多重分離ブロック40は、OTUk処理部41、クロック再生部42、OTUkクロックで動作するExt.HO_ODUk処理部43、OTUkクロックで動作するフレームフォーマット変換部44、OTUkクロックで動作するデマルチプレクサ45、AMP方式及びGMP方式のデマッピング部46-1~46-n、クロック再生部47-1~47-n、ODUj処理部48-1~48-nを有している。OTUk処理部41においてネットワーク側より受信したOTUk信号の終端処理を行う。このとき、クロック再生部42は受信OTUk信号からOTUkクロックを抽出して再生する。図8Aには、OTU3クロックで動作するOTUk処理部41が出力するOTU3フレームの例を示している。ただし、OTU3フレームのOTUkオーバーヘッドOH及びFECオーバーヘッドFECはOTUk処理部41において終端されている。そのため、OTUkオーバーヘッド及びFECオーバーヘッドには不定データ又はナルデータなどが格納されている場合がある。なお、OTU3フレームは第1行rowの第1列columnから第4080列、第2行の第1列から第4080列、第3行の第1列から第4080列、第4行の第1列から第4080列の順に伝送される。Ext.HO_ODUk処理部43において、OTU3フレームからOTUkクロックで動作するHO_ODUkフレームを抽出する。図8BにExt.HO_ODUk処理部43より出力されるODU3フレームの例を示す。OTU3フレームのFEC部分を無効データ‘0’で満たした信号フォーマットとする。なお、図8Bに示すフレームを、ExtendedHO_ODU3Ext.HO_ODU3フレームと呼ぶ。Ext.HO_ODUk処理部43で生成されたExt.HO_ODUkフレームはフレームフォーマット変換部44に供給される。フレームフォーマット変換部44ではExt.HO_ODUkフレームの無効データ部を利用して、HO_ODUkのペイロード領域、及び、必要に応じてHO_ODUkのOH情報を遅延させて、デマルチプレクサ45でのバイト単位の処理に適した信号フォーマットの変換フレームに変換する。図8Cに、変換フレームのフレームフォーマットの一例を示す。図8Bに示すExt.HO_ODU3フレームではHO_ODU3のペイロード領域は第17列~第3824列に配置されている。これに対し、フレームフォーマット変換部44によって、図8Cでは、HO_ODU3のペイロード領域は第33列~第3840列へとシフトしている。これは、第1行及び第3行の第17列を16バイト分だけシフトしたことで、第2行及び第4行のHO_ODU3オーバーヘッドが第17列~第32列へと16バイト分だけシフトして得られる。また、フレームフォーマット変換部44はExt.HO_ODUkフレームの信号と共に、HO_ODU3のペイロード領域であることを示すペイロードイネーブル信号を出力する。なお、第1行及び第3行の第17列を16バイト分だけシフトする代りに、第1行乃至第4行それぞれの第17列を16バイト分シフトすることも考えられる。また、第1行及び第3行の第17列のシフト量は16バイトに限らず1632×nn=0...7の範囲で設定可能となる。フレームフォーマット変換部44から出力されるExt.HO_ODUkフレームとペイロードイネーブル信号はバイト単位のデマルチプレクス処理を行うデマルチプレクサ45に供給される。デマルチプレクサ45の出力パラレル数はHO_ODUkのペイロード領域に割り当てられたトリビュータリスロット数tsHO_ODU3ではts=32と一致することを基本とする。これにより、デマルチプレクサ45の出力ポートから出力される各バイトデータ列にはHO_ODUkのペイロード領域の同一トリビュータリスロット番号の信号及びその他のオーバーヘッドOH,FECや無効データ‘0’が出力される。つまり、第1出力ポートからはトリビュータリスロット番号1の信号TS1が出力され、第2出力ポートからはトリビュータリスロット番号2の信号TS2が出力され、同様にして第32出力ポートからはトリビュータリスロット番号32の信号TS32が出力される。また、デマルチプレクサ45の各出力ポートから出力される各バイトデータ列中でトリビュータリスロット位置を示すペイロードイネーブル信号が出力される。図8Dに、OTU3クロックで動作するデマルチプレクサ45の各出力ポートから出力されるトリビュータリスロット番号1~32のバイトデータ列とペイロードイネーブル信号の例を示す。デマルチプレクサ45より出力されたトリビュータリスロット毎のバイトデータ列とペイロードイネーブル信号はデマッピング部46-1~46-nに供給され、バイトデータ列よりODUj信号が抽出される。図9にデマッピング部46-1~46-nの一実施形態の構成図を示す。デマルチプレクサ45の出力部には各トリビュータリスロット01~n毎にFIFO51-1~51-nが配置される。各FIFO51-1~51-nへの書き込みはスタッフ制御部52より出力され、かつ、OTUkクロックで動作するライトイネーブル信号により制御される。また、前記ライトイネーブル信号より再生されたODUjクロックをリードイネーブル信号として各FIFO51-1~51-nからの読み出し制御が行われる。スタッフ制御部52には、トリビュータリスロット毎のデータ又はスタッフ情報を格納しているオーバーヘッドOHを終端するJCバイト処理部53-1~53-nからJCJustificationControlバイト情報が例えばフレームフォーマット変換部44又はデマルチプレクサ45から入力される。スタッフ制御部52内のAMP制御部AMPcnt54-1~54-n及びGMP制御部GMPcnt55-1~55-nは、JCバイト情報を基にAMP方式及びGMP方式それぞれにおけるトリビュータリスロット毎のバイトデータ列中に対するデータ又はスタッフ位置の判定を行い、その判定結果よりFIFO51-1~51-nへのライトイネーブル信号を生成する。つまり、ライトイネーブル信号はトリビュータリスロット毎にバイトデータ列中のデータのFIFOへの書き込みを指示し、スタッフバイトのFIFOへの書き込みをさせないことを指示してスタッフバイトを削除するために生成される。セレクタ56-1~56-nはトリビュータリスロット専有数Mが2以上のマルチフレームの場合に、マルチフレームを連結動作させるために、トリビュータリスロット番号が最小のAMP方式のライトイネーブル信号を選択するために設けられている。また、セレクタ57-1~57-nはトリビュータリスロット専有数Mが2以上のマルチフレームの場合に、マルチフレームを連結動作させるために、トリビュータリスロット番号が最小のGMP方式のライトイネーブル信号を選択するために設けられている。また、セレクタ58-1~58-nによりAMP方式又はGMP方式のどちらの方式を用いてFIFO制御を行うかを選択する。この選択は予め決定されている。セレクタ58-1~58-nより出力されるライトイネーブル信号によりFIFO51-1~51-nへの書き込み制御が行われる。図7において、クロック再生部47-1~47-nはデマッピング部46-1~46-nから供給されるライトイネーブル信号とクロック生成部42から供給されるHO_ODUkクロックを用いてライトイネーブル信号が書き込みを指示するときにODUjクロックを再生してODUj処理部48-1~48-nに供給する。ODUj処理部48-1~48-nはデマッピング部46-1~46-nから供給されるODUj信号にオーバーヘッドを付加し、クロック再生部47-1~47-nから供給されるODUjクロックを用いてクライアント側もしくはクロスコネクト側に対して出力する。なお、クロック再生部47-1~47-nはクロック再生部42の出力するクロックに基づいているため、ODUj処理部48-1~48-nが出力するODUjフレームは同期したものとなる。このようにして、OTUkからODUjを抽出する場合、トリビュータリスロット毎のバイトデータ列を生成し、そのバイトデータ列に対してAMP方式又はGMP方式によるデータ又はスタッフ位置判定を行った結果を用いてODUjを抽出することにより、AMP方式又はGMP方式のデータ又はスタッフ位置判定の制御部以外はAMP方式とGMP方式で回路を共用化することができる。<多重収容ブロック>図7に示す多重収容ブロック60については多重分離処理部40とほぼ反対の動作となる。多重収容ブロック60は、ODUj処理部61-1~61-n、AMP方式及びGMP方式のマッピング部62-1~62-n、クロック生成部63-1~63-n、OTUkクロックで動作するマルチプレクサ64、OTUkクロックで動作するフレームフォーマット逆変換部65、OTUkクロックで動作するExt.HO_ODUk処理部66、OTUk処理部67、クロック再生部68を有している。クライアント側又はクロスコネクト側から受信したODUjフレームはクロック生成部63-1~63-nからのODUjクロックで動作するODUj処理部61-1~61-nでオーバーヘッドに対する処理を行われ、各ODUjフレームの先頭位置を一致させた上でマッピング部62-1~62-nに供給される。マッピング部62-1~62-nでは各ODUjフレームをトリビュータリスロットに対応するバイトデータ列にマッピングする。各バイトデータ列はクロック再生部68からのOTUkクロックで動作するマルチプレクサ64においてバイト単位で多重化されて変換フレームとされる。次に、変換フレームはOTUkクロックで動作するフレームフォーマット逆変換部65においてExt.HO_ODUkフレームへと変換される。OTUkクロックで動作するExt.HO_ODUk処理部66はExt.HO_ODUkフレームをHO_ODUkフレームに変換する。OTUk処理部67はHO_ODUkフレームにオーバーヘッド情報やFECオーバーヘッド情報を付加したOTUkフレームを生成してネットワーク側に出力する。図10にマッピング部62-1~62-nの一実施形態の構成図を示す。図10において、ODUj処理部61-1~61-nの出力する各ODUj信号はマッピング部62-1~62-nのFIFO71-1~71-nに供給され、各ODUj信号に対するクロック及びライトイネーブル信号によりFIFO71-1~71-nに書き込まれる。クロック及びライトイネーブル信号は多重分離ブロック40のクロック再生部47-1~47-nが出力するODUjクロックに対応している。この各ODUj信号に対するクロック及びライトイネーブル信号はスタッフ制御部72内のトリビュータリスロット番号毎に設けられたカウンタ73-1~73-nに供給されてカウントされる。カウンタ73-1~73-nでカウントしたカウント値つまり各ODUj信号のデータのバイト数はAMP制御部AMPcnt74-1~74-n及びGMP制御部GMPcnt75-1~75-nに供給される。AMP制御部74-1~74-n及びGMP制御部75-1~75-nそれぞれはトリビュータリスロット毎に、カウント値が予め決められたバイトデータ列に挿入するスタッフバイト位置であるかを判定し、その判定結果よりFIFO71-1~71-nへのリードイネーブル信号を生成する。つまり、リードイネーブル信号はトリビュータリスロット毎にバイトデータ列中のデータのFIFOからデータの読み出しを指示し、スタッフバイト位置でFIFOからデータの読み出しをさせないことを指示してスタッフバイトを挿入するために生成される。セレクタ76-1~76-nはトリビュータリスロット専有数Mが2以上のマルチフレームの場合に、マルチフレームを連結動作させるために、トリビュータリスロット番号が最小のAMP方式のリードイネーブル信号を選択するために設けられている。また、セレクタ77-1~77-nはトリビュータリスロット専有数Mが2以上のマルチフレームの場合に、マルチフレームを連結動作させるために、トリビュータリスロット番号が最小のGMP方式のリードイネーブル信号を選択するために設けられている。また、セレクタ78-1~78-nによりAMP方式又はGMP方式のどちらの方式を用いてFIFO制御を行うかを選択する。セレクタ78-1~78-nより出力されるリードイネーブル信号によりFIFO71-1~71-nへの読み出し制御が行われる。<フレームフォーマット変換部>次に、フレームフォーマット変換部44について更に詳細に説明する。フレームフォーマット変換部44の目的は、前述のとおりOTUkクロックで動作するExt.HO_ODUkフレームに対して、Ext.HO_ODUkフレームの無効データ領域へのHO_ODUkオーバーヘッドやペイロードの移動により、デマルチプレクサ45のバイト単位の処理後にトリビュータリスロット単位のバイト列となるようにフレームフォーマット変換を行うことが主目的となる。フレームフォーマット変換の機能一覧を下記に示す。1Ext.HO_ODUkのOPUkペイロードエリアのトリビュータリスロット再配置:デマルチプレクサ45のバイト単位の処理後にトリビュータリスロット単位のバイト列となるようにExt.HO_ODUkフレームをフォーマット変換する。2ペイロードイネーブル信号の生成:Ext.HO_ODUk中のOPUkペイロード領域を示すイネーブル信号を生成する。3OPUkオーバーヘッドの再配置:HO_ODUkからODUjの多重分離処理、多重収容処理を行う際に、OPUkオーバーヘッドのJCバイト情報に基づいて処理を行う。このJCバイト情報がトリビュータリスロット単位のバイトデータ列に含まれるように再配置を行う。4JCイネーブル信号の生成:上記のJCバイト情報位置を示すJCイネーブル信号を生成する。<フレームフォーマット変換例>次に、OTU3,HO_ODU3,Ext.HO_ODU3信号に対するフレームフォーマット変換を例にとってトリビュータリスロット再配置に関して説明する。まず、フレームフォーマット変換機能1及び2について説明する。OTU3,HO_ODU3,Ext.HO_ODU3信号において、帯域が約1.25Gbit/sのトリビュータリスロットを想定した場合、トリビュータリスロット数tsは32となるので、デマルチプレクサ45の出力ポートは32ポートとなり、32個のバイトデータ列を出力する。ここで、フレームフォーマット変換を行わない場合は、図11Aに示すように、ODU3フレームの1行当たりのODU3オーバーヘッド、ODU3ペイロードが32の整数倍となっていないので、32バイト幅の各バイトに相当するデマルチプレクサ13の出力ポートからは、ODU3フレームの各行毎に異なるトリビュータリスロット番号のデータが出力される。また、デマルチプレクサ13の出力ポートの上から下へ向かいポート番号を1から32と割り当てたとき、ポート番号とトリビュータリスロット番号が一致していない。この状態において、HO_ODUkのペイロード領域の処理をトリビュータリスロット単位で実現しようとした場合はデマルチプレクサ13の出力側にトリビュータリスロットのスイッチを行うための処理が必要となる。次に、フレームフォーマット変換を行う場合を説明する。OTU3フレーム、OTU3クロックで動作するExt.HO_ODU3フレーム処理の出力では、OTU3、HO_ODU3のオーバーヘッド領域及びOTU3のFECオーバーヘッド領域は空き領域として処理が可能である。そこで、これらの領域を利用してフレームフォーマット変換部45でHO_ODU3ペイロード領域のトリビュータリスロットの再配置を行う。フレームフォーマット変換を行わない場合の図11AではHO_ODU3フレームの1行目の1列目ではオーバーヘッド領域に続いてトリビュータリスロットTS1~TS16が配置されている。これに対して、フレームフォーマット変換を行った場合は図11Bに示すように、Ext.HO_ODU3フレームの1行目の1列目はオーバーヘッド領域に続いて、無効データnull,all‘0’を16バイト分格納し、2列目よりTS1~TS32が配置される。16バイト分の無効データの挿入はExt.HO_ODU3フレームのオーバーヘッド領域後から16バイト分だけデータを遅延させる処理で実現できる。この場合、デマルチプレクサ45のバイト単位の出力ではExt.HO_ODU3フレームの全TS1~TS32のペイロード領域が同一クロックで出力されることになるので、Ext.HO_ODU3のペイロード部分を示すためのペイロードイネーブル信号も合わせて生成する。このようなフレーム変換をExt.HO_ODU3フレームに施すことにより、デマルチプレクサ45の出力ポート番号とTS番号が一致し、HO_ODU3へのODUj信号の多重収容処理多重分離処理をトリビュータリスロット単位で実現可能となる。次にフレームフォーマット変換機能3及び4について説明する。これらの機能が要求される背景は下記のとおりである。HO_ODUkからODUjの多重分離処理多重収容処理を行う際に、トリビュータリスロット単位の処理となり、また、このとき、HO_ODUkの第15列、第16列に配置されているOPUkオーバーヘッド中に格納されているJCバイト情報に基づいてスタッフ処理を行う。そのため、トリビュータリスロット毎のバイトデータ列にOPUkオーバーヘッドのJCバイト情報も含まれるとオーバーヘッド処理JCバイト処理が簡易になる。例えば図9におけるデマッピング部46-1~46-nのJCバイト処理部53-1~53-nには、デマルチプレクサ45の各出力ポートからJCバイトを供給することが可能となる。AMP方式によるHO_ODUkからODUjの多重分離処理多重収容処理を考えたとき、OPUkオーバーヘッド部に固定的に配置HO_ODUkフレームの第4列、第16列に固定的に配置されているNJONegativeJustificationOpportunityバイトに格納されたデータは、HO_ODU3の場合、フレーム毎にTS1~TS32に対するNJOバイト領域となり、特定のトリビュータリスロットに対応するデマルチプレクサ45の出力ポートここではTSNとするに出現する。そのため、任意トリビュータリスロットiのデータに対するNJOバイトを処理のためはNJOが出現する固定位置のトリビュータリスロットTSNに対応する出力ポートとのスイッチが必要となる。このスイッチを不要とするために、各トリビュータリスロットに対応したNJOバイトが対応するデマルチプレクサ45の出力ポートに出現するようにフレーム変換を行う。OPUkオーバーヘッド再配置の概要を帯域幅約1.25GbpsのトリビュータリスロットのOTU2/HO_ODU2Ext.HO_ODU2の場合を例として説明する。図12A及び図12B及び図12Cに、フレームフォーマット変換前のExt.HO_ODU2に2×ODU0及び3×ODU1を多重したOTU2フレームのトリビュータリスロット配置を示す。図12Aの右側に図12Bが連続し、図12Bの右側に図12Cが連続する。これは図13A乃至図13C、図14A乃至図14Cについても同様である。フレームフォーマット変換前の図12A乃至図12Cでは、8フレーム分のOTU2フレームで構成される1マルチフレームのOTU2フレームを示しており、ODU1AをTS1とTS2に割り当て、ODU0AをTS3に割り当て、ODU1BをTS4とTS8に割り当て、ODU0BをTS5に割り当て、ODU1CをTS6とTS7に割り当てている。つまり、マルチフレームのオーバーヘッド1列~16列の1行~4行と5行~8行はODU1Aの情報AMPを示し、9行~12行はODU0Aの情報GMPを示し、13行~16行と27行~32行はODU1Bの情報AMPを示し、17行~20行はODU0Bの情報GMPを示し、21行~24行と25行~28行はODU1Bの情報AMPを示している。図13A乃至図13Cでは、OPUkオーバーヘッド第16列目とペイロード領域第17列目の境界部分にOPUkオーバーヘッドの情報を各トリビュータリスロットへコピーするためのギャップ領域を確保する。ここでは、信号収容情報を保存したオーバーヘッド情報量[バイト/行]×トリビュータリスロット数ts[行]だけ各行毎にギャップ領域を挿入する。つまり、図13AのGMP方式を表す第9行では信号収容情報JC1,JC2を保存した15列,16列にある信号収容情報を保存したオーバーヘッド情報量は2バイトであり、第10行では信号収容情報JC3,JC4を保存したオーバーヘッド情報量は2バイトであり、また、ts=2であるので、2[バイト/row]×8[row]=16バイト分のギャップを各行に確保する。このギャップ挿入によってペイロード領域が時間軸方向にシフトするが、そのシフト分はExt.HO_ODU2のFECオーバーヘッド領域で吸収する。続いて、フレームフォーマット変換後の図14A乃至図14Cに示すように、ギャップ領域にOPUkオーバーヘッドをコピーする。OPUkオーバーヘッド第15列目を第17列~第24列に8TSだけコピーし、続いて、OPUkオーバーヘッド第16列目を第25列~第32列に8TSだけコピーする。このとき、JC及びJC1~JC6バイトの位置を示すJCイネーブル信号も合わせて生成する。図12A乃至図14Cに示したOTU2フレームを8バイト幅にパラレル化した場合のExt.HO_ODU2フレーム構成を図15に示す。図15の左側は図12A乃至図12Cに示すフレームフォーマット変換前のフレームを8バイト幅でパラレル化したもの示し、図15の右側は図14A乃至図14Cに示すフレームフォーマット変換後の変換フレームを8バイト幅でパラレル化したものを示す。図15の横方向は8バイトパラレル化した各チャネルを示し、縦方向は時間方向のデータの並びを示す。図15の右側では、各トリビュータリスロットに対応した列へOPU2オーバーヘッドが出現するように配置されており、HO_ODU2の各トリビュータリスロットからAMP方式やGMP方式によってデータを抽出するときは、トリビュータリスロット毎のデマッピング部46ー1~46-nが該当する各トリビュータリスロットのOPU2オーバーヘッドが格納されているタイミングで、OPU2オーバーヘッド情報を取り出してAMP方式やGMP方式の制御を行うことにより実現する。なお、上記タイミングはOTU1,2,3の場合はMFASMultiFrameAlignmentOverheadオーバーヘッドのモニタ、OTU4の場合はOMFIOPUMulti-FrameIdentifierオーバーヘッドのモニタにより抽出可能である。図16A乃至図16CにOTU3フレームを32バイト幅にパラレル化した場合のExt.HO_ODU3フレーム構成を示す。図16Aはフレームフォーマット変換前のフレームを32バイト幅でパラレル化したもの示し、図16Bはフレームフォーマット変換部44によるフレームフォーマット変換後の変換フレームを32バイト幅でパラレル化したものを示し、図16Cはフレームフォーマット逆変換部65によるフレームフォーマット逆変換後のフレームを32バイト幅でパラレル化したものを示す。図16A乃至図16Cの横方向は8バイトパラレル化した各チャネルを示し、縦方向は時間方向のデータの並びを示す。また、図16Aに示すOTU3フレームの開始タイミングをt0として図16B,図16Cにも記載している。図16Bでは、各トリビュータリスロットに対応した列へOPU3オーバーヘッドが出現するように配置されており、HO_ODU3の各トリビュータリスロットからAMP方式やGMP方式によってデータを抽出するときは、トリビュータリスロット毎のデマッピング部46ー1~46-nが該当する各トリビュータリスロットのOPU3オーバーヘッドが格納されているタイミングで、OPU3オーバーヘッド情報を取り出してAMP方式やGMP方式の制御を行うことにより実現する。また、図16Cに示すフレームフォーマット逆変換後のフレームは、図16Aに示すフレームフォーマット変換前のフレームと同一フレームとなっている。図17にフレームフォーマット変換部44の一実施形態の構成図を示し、図18にフレームフォーマット逆変換部65の一実施形態の構成図を示す。図17、図18においては、OTU3クロックで動作するExt.HO_ODU3フレームを対象とし、また、Ext.HO_ODU3フレームは32バイト幅256ビット幅のパラレル信号で入出力されることを想定している。図17において、256ビット幅の入力データをData_Input[x:y]xは終了ビット位置、yは開始ビット位置を示すで表す。この入力データは例えば図16Aに示すものである。この他に、Ext.HO_ODU3フレームの先頭を示すフレームパルスFP_Inputが入力される。Ext.HO_ODU3のペイロードエリアの信号はライトイネーブル生成部81及びライトアドレス生成部82でフレームパルスに同期して生成されたライトイネーブル信号write_enableとライトアドレスwrite_addressに従ってバッファメモリ83に書き込まれる。また、Ext.HO_ODU3の各行の15列カラム,16列に配置されているJCJustificationControlオーバーヘッドバイトJCバイトはライトイネーブル生成部84で生成されたライトイネーブル信号write_enable21,write_enable22に従って、データ格納コピー部85及びデータ格納コピー部86に書き込まれる。ここで、Ext.HO_ODU3の15列のJCバイトはデータ格納コピー部85に、16列のJCバイトはデータ格納コピー部86に書き込まれる。また、256ビット幅のExt.HO_ODU3フレームではExt.HO_ODU3フレームの行毎に15列,16列の信号が出現する位置が変わる。具体的にはExt.HO_ODU3フレームの1行と3行においては15列のJCバイトはData_input[143:136]に出現し、16列のJCバイトはData_input[135:128]に出現する。また、Ext.HO_ODU3フレームの2行と4行では15列のJCバイトはData_input[15:8]に出現し、16列のJCバイトはData_input[7:0]に出現する。そのため、データ格納コピー部85、データ格納コピー部86の前段に配置されたセレクタSEL87,88をライトイネーブル生成部84で生成した制御信号で制御する。これによって、Ext.HO_ODU3フレームの行毎に15列のJCバイトに対してはData_input[143:136]とData_input[15:8]のいずれかを選択し、16列のJCバイトに対してはData_input[135:128]とData_input[7:0]のいずれかを選択する。データ格納コピー部85,86それぞれでは、入力したバイト単位のJCバイト情報が全256ビット32×8ビットに出力されるように、JCバイト情報を32個複製して格納する処理を行う。フレームフォーマット変換部44の出力側では、Ext.HO_ODU3のペイロードエリアの信号中に含まれるトリビュータリスロット毎の情報がData_Output[255:0]の特定位置に出力されるようにライトイネーブル信号及びread_address_generatorでリードイネーブル生成部91及びリードアドレス生成部92でフレームパルスに同期して生成されたリードイネーブル信号read_enableとリードアドレスread_addressに従ってバッファメモリ83からデータを読み出す。出力側ではData_Output[255:248]にはトリビュータリスロット番号01、Data_Output[247:240]にはトリビュータリスロット番号02、...、Data_Output[7:0]にはトリビュータリスロット番号32それぞれのデータ列が出力されることになる。この出力データは例えば図16Bに示す変換フレームである。このとき、リードイネーブル生成部91で生成したExt.HO_ODUのペイロード部の信号を出力することを示すペイロードイネーブル信号Payload_enableも合わせて出力する。データ格納コピー部85,86それぞれに格納されているJCバイト情報はリードイネーブル生成部94で生成したリードイネーブル信号read_enable21、read_enable22によりそれぞれ読み出される。また、Data_Output[255:0]に配置されているセレクタ95の制御信号に従ってData_Output[255:0]より出力される。このとき、リードイネーブル生成部94で生成されたJCバイト情報位置を示すためのJCイネーブル信号JC_enableについてもオア回路96を通して出力される。図18に示すフレームフォーマット逆変換部65では、図17に示すフレームフォーマット変換部44で変換されたExt.HO_ODU3フレームの逆変換を行う。フレームフォーマット変換された256ビット幅の入力データData_Input[x:y]が入力される。この入力データは例えば図16Bに示す変換フレームである。この他に、フレームフォーマット変換されたExt.HO_ODU3フレームの先頭を示すフレームパルスFP_Inputと、フレームフォーマット変換されたExt.HO_ODU3フレーム中においてJCバイトの位置を示すJC_enable信号が入力される。フレームフォーマット変換されたExt.HO_ODU3信号はライトイネーブル生成部101及びライトアドレス生成部102でフレームパルスに同期して生成されたライトイネーブル信号write_enableとライトアドレスwrite_addressに従ってバッファメモリ103に書き込まれる。また、Ext.HO_ODU3に含まれるJCバイト情報はライトイネーブル生成部104で生成されたライトイネーブル信号write_enable21,write_enable22に従って、レジスタ105,106に書き込まれる。ここで、フレームフォーマット変換されたExt.HO_ODU3には全256ビットにJCバイトが出現するが、256ビットには8ビット単位のJCバイトが32個複製されているので、Data_Input[x:y]の最初の8ビットであるData_Input[255:248]の信号を用いてJCバイトをレジスタ105,106に書き込んでいる。なお、レジスタ104,105に接続するData_Input[x:y]位置は前記に限らない。フレームフォーマット逆変換部65の出力側ではExt.HO_ODU3フレームとなるようにリードイネーブル生成部107及びリードアドレス生成部108でフレームパルスに同期して生成されたリードイネーブル信号read_enableとリードアドレスread_addressに従ってバッファメモリ103よりデータを読み出す。レジスタ105,106に格納されているJCバイト情報はリードイネーブル生成部109で生成されたリードイネーブル信号read_enable21、read_enable22に従って読み出され、バッファ103と、Data_Output[143:136]、Data_Output[135:128]、Data_Output[16:8]、Data_Output[7:0]との間に配置されているセレクタ111,112,113,114に供給される。セレクタ111~114はリードイネーブル生成部109で生成された制御信号に従ってJCバイトがExt.HO_ODU3フレームの15列及び16列に配置されるように出力する。これにより、例えば図16Cに示すExt.HO_ODU3フレームが出力される。本実施形態によれば、デマルチプレクサ45の出力ポート番号とTS番号が一致するため、デマッピング部46-1~46-nにおけるAMP制御部54-1~54-n及びGMP制御部55-1~55-n以外のFIFO51-1~51-n等を共用化することができ、また、マッピング部62-1~62-nにおけるAMP制御部74-1~74-n及びGMP制御部75-1~75-n以外のFIFO71-1~71-nn等を共用化することができ、従来と比較して、約半分の規模でデマッピングマッピングが実現可能となる。付記1高速信号転送用フレームの信号収容領域より複数の低速信号転送用フレームを多重分離する信号分離装置であって、前記高速信号転送用フレームは第1オーバーヘッド領域と、信号収容領域と、第2オーバーヘッド領域を有し、前記信号収容領域に前記低速信号転送用フレームを収容する所定数のトリビュータリスロットを割り当てたフレーム構成であり、前記高速信号転送用フレームを終端する終端手段と、前記終端手段の出力する前記高速信号転送用フレームのフォーマットを変換フレームのフォーマットに変換するフォーマット変換手段と、前記フォーマット変換手段の出力する前記変換フレームを前記所定数にパラレル化してデータ列を出力するパラレル化手段と、前記パラレル化手段の出力する前記所定数のデータ列から前記複数の低速信号転送用フレームを分離する分離手段と、を有し、前記フォーマット変換手段は、前記高速信号転送用フレームを前記所定数にパラレル化したデータ列のうち任意のi番目のデータ列には、前記高速信号転送用フレームの信号収容領域に割り当てられた前記所定数のトリビュータリスロットのうちi番目のトリビュータリスロットを含み、かつ、前記所定数のデータ列それぞれの先頭位置が一致するように、前記高速信号転送用フレームの信号収容領域を前記第1オーバーヘッド領域及び前記第2オーバーヘッド領域を用いて遅延させて前記変換フレームのフォーマットに変換することを特徴とする信号多重分離装置。付記2付記1の信号多重分離装置において、前記フォーマット変換手段は、前記高速転送用フレームの前記第1オーバーヘッド領域と前記信号収容領域の境界部分に、前記高速転送用フレームの行毎に、前記第1オーバーヘッド領域のトリビュータリスロットに格納された信号収容情報を複製するための複製領域を確保するため、前記信号収容情報量の前記所定数倍だけ前記信号収容領域を時間軸方向にシフトし、前記複製領域に前記信号収容情報を前記所定数回だけ複製することを特徴とする信号多重分離装置。付記3複数の低速信号転送用フレームを高速信号転送用フレームの信号収容領域に多重収容する信号多重収容装置であって、前記高速信号転送用フレームは第1オーバーヘッド領域と、信号収容領域と、第2オーバーヘッド領域を有し、前記信号収容領域に前記低速信号転送用フレームを収容する所定数のトリビュータリスロットを割り当てたフレーム構成であり、前記複数の低速信号転送用フレームを前記所定数のデータ列にマッピングするマッピング手段と、先頭位置が一致した前記所定数のデータ列をシリアル化して、前記所定数のデータ列のうち任意のi番目のデータ列を、前記高速信号転送用フレームの信号収容領域に割り当てられた前記所定数のトリビュータリスロットのうちi番目のトリビュータリスロットに収容した変換フレームとして出力するシリアル化手段と、前記シリアル化手段の出力する前記変換フレームのフォーマットを前記高速信号転送用フレームのフォーマットに逆変換するフォーマット逆変換手段と、前記フォーマット逆変換手段の出力する高速信号転送用フレームに前記第1及び第2オーバーヘッド領域を付加して高速信号転送用フレームを生成するフレーム生成手段と、を有し、前記フォーマット逆変換手段は、前記変換フレームにおいて前記高速信号転送用フレームの前記第1オーバーヘッド領域及び前記第2オーバーヘッド領域を用いた前記信号収容領域の遅延を除去することで前記変換フレームを前記高速信号転送用フレームにフォーマット逆変換を行うことを特徴とする信号多重収容装置。付記4付記3の信号多重収容装置において、前記フォーマット逆変換手段は、前記変換フレームにおいて前記高速転送用フレームの前記第1オーバーヘッド領域と前記信号収容領域の境界部分に設けられている複製領域を除去することを特徴とする信号多重収容装置。付記5高速信号転送用フレームの信号収容領域より複数の低速信号転送用フレームを多重分離すると共に、複数の低速信号転送用フレームを高速信号転送用フレームの信号収容領域に多重収容する信号多重収容分離装置であって、前記高速信号転送用フレームは第1オーバーヘッド領域と、信号収容領域と、第2オーバーヘッド領域を有し、前記信号収容領域に前記低速信号転送用フレームを収容する所定数のトリビュータリスロットを割り当てたフレーム構成であり、前記高速信号転送用フレームを終端する終端手段と、前記終端手段の出力する前記高速信号転送用フレームのフォーマットを変換フレームのフォーマットに変換するフォーマット変換手段と、前記フォーマット変換手段の出力する前記変換フレームを前記所定数にパラレル化してデータ列を出力するパラレル化手段と、前記パラレル化手段の出力する前記所定数のデータ列から前記複数の低速信号転送用フレームを分離する分離手段と、前記複数の低速信号転送用フレームを前記所定数のデータ列にマッピングするマッピング手段と、先頭位置が一致した前記所定数のデータ列をシリアル化して、前記所定数のデータ列のうち任意のi番目のデータ列を、前記高速信号転送用フレームの信号収容領域に割り当てられた前記所定数のトリビュータリスロットのうちi番目のトリビュータリスロットに収容した変換フレームとして出力するシリアル化手段と、前記シリアル化手段の出力する前記変換フレームのフォーマットを前記高速信号転送用フレームのフォーマットに逆変換するフォーマット逆変換手段と、前記フォーマット逆変換手段の出力する高速信号転送用フレームに前記第1及び第2オーバーヘッド領域を付加して高速信号転送用フレームを生成するフレーム生成手段と、を有し、前記フォーマット変換手段は、前記高速信号転送用フレームを前記所定数にパラレル化したデータ列のうち任意のi番目のデータ列には、前記高速信号転送用フレームの信号収容領域に割り当てられた前記所定数のトリビュータリスロットのうちi番目のトリビュータリスロットを含み、かつ、前記所定数のデータ列それぞれの先頭位置が一致するように、前記高速信号転送用フレームの信号収容領域を前記第1オーバーヘッド領域及び前記第2オーバーヘッド領域を用いて遅延させて前記変換フレームにフォーマット変換を行い、前記フォーマット逆変換手段は、前記変換フレームにおいて前記高速信号転送用フレームの前記第1オーバーヘッド領域及び前記第2オーバーヘッド領域を用いた前記信号収容領域の遅延を除去することで前記変換フレームを前記高速信号転送用フレームにフォーマット逆変換を行うことを特徴とする信号多重収容分離装置。付記6高速信号転送用フレームの信号収容領域より複数の低速信号転送用フレームを多重分離する信号分離方法であって、前記高速信号転送用フレームは第1オーバーヘッド領域と、信号収容領域と、第2オーバーヘッド領域を有し、前記信号収容領域に前記低速信号転送用フレームを収容する所定数のトリビュータリスロットを割り当てたフレーム構成であり、前記高速信号転送用フレームを終端し、終端された前記高速信号転送用フレームのフォーマットを変換フレームのフォーマットに変換し、前記フォーマット変換された前記変換フレームを前記所定数にパラレル化してデータ列を出力し、パラレル化された前記所定数のデータ列から前記複数の低速信号転送用フレームを分離し、前記変換フレームのフォーマットへの変換は、前記高速信号転送用フレームを前記所定数にパラレル化したデータ列のうち任意のi番目のデータ列には、前記高速信号転送用フレームの信号収容領域に割り当てられた前記所定数のトリビュータリスロットのうちi番目のトリビュータリスロットを含み、かつ、前記所定数のデータ列それぞれの先頭位置が一致するように、前記高速信号転送用フレームの信号収容領域を前記第1オーバーヘッド領域及び前記第2オーバーヘッド領域を用いて遅延させて前記変換フレームのフォーマットに変換することを特徴とする信号多重分離方法。付記7複数の低速信号転送用フレームを高速信号転送用フレームの信号収容領域に多重収容する信号多重収容方法であって、前記高速信号転送用フレームは第1オーバーヘッド領域と、信号収容領域と、第2オーバーヘッド領域を有し、前記信号収容領域に前記低速信号転送用フレームを収容する所定数のトリビュータリスロットを割り当てたフレーム構成であり、前記複数の低速信号転送用フレームを前記所定数のデータ列にマッピングし、先頭位置が一致した前記所定数のデータ列をシリアル化して、前記所定数のデータ列のうち任意のi番目のデータ列を、前記高速信号転送用フレームの信号収容領域に割り当てられた前記所定数のトリビュータリスロットのうちi番目のトリビュータリスロットに収容した変換フレームとして出力し、前記変換フレームのフォーマットを前記高速信号転送用フレームのフォーマットに逆変換し、逆変換された前記高速信号転送用フレームに前記第1及び第2オーバーヘッド領域を付加して高速信号転送用フレームを生成し、前記高速信号転送用フレームのフォーマットへの逆変換は、前記変換フレームにおいて前記高速信号転送用フレームの前記第1オーバーヘッド領域及び前記第2オーバーヘッド領域を用いた前記信号収容領域の遅延を除去することを特徴とする信号多重収容方法。"