第1の主面に不揮発性半導体メモリチップが実装されたパッケージ基板と、前記パッケージ基板の前記第1の主面と対向する第2の主面に形成され、前記不揮発性半導体メモリチップと電気的に接続される接続用バンプと、前記第2の主面において、前記パッケージ基板の中心から見て前記接続用バンプより前記パッケージ基板の外周に近い部分に形成され、前記不揮発性半導体メモリチップには電気的に接続されない2nnはn>0の整数。個の検知用バンプと、前記2n個の前記検知用バンプを電気的に直列に接続するために、前記第1の主面または前記第2の主面に設けられ、前記2n個の前記検知用バンプをそれぞれ1回だけ通る一筆書きの経路に沿って順次2つの前記検知用バンプからなる対それぞれにおいて前記2つの前記検知用バンプを電気的に接続するn個の検知用配線と、を有することを特徴とする半導体パッケージ。第1の主面に半導体チップが実装されるパッケージ基板と、前記パッケージ基板の前記第1の主面と対向する第2の主面に形成され、前記半導体チップには電気的に接続されない複数の検知用バンプと、前記第1の主面または前記第2の主面に設けられ、少なくとも2つの前記検知用バンプを電気的に接続するための検知用配線と、を有することを特徴とする半導体パッケージ。前記第2の主面に形成され、前記半導体チップと電気的に接続される接続用バンプをさらに有し、前記検知用バンプの少なくとも一部は、前記パッケージ基板中心から見て前記接続用バンプより前記パッケージ基板の外周に近い部分に形成されていることを特徴とする請求項2に記載の半導体パッケージ。前記検知用バンプは前記接続用バンプより小さく形成されていることを特徴とする請求項1または請求項3のいずれか1項に記載の半導体パッケージ。不揮発性半導体メモリチップが実装された請求項1~請求項4のいずれか1項に記載の半導体パッケージと、前記半導体パッケージが複数個実装されたモジュール基板と、前記半導体パッケージの前記検知用バンプの故障を外部から検知するために前記モジュール基板に設けられた検知用端子と、を備え、前記半導体パッケージの少なくとも1つの前記検知用バンプと前記検知用端子とが電気的に接続されていることを特徴とする半導体ディスク装置。本発明は、実装後の信頼性を向上させることができる半導体パッケージおよびそれを用いた半導体ディスク装置を提供する。本発明の実施形態における一態様によれば、第1の主面に不揮発性半導体メモリチップが実装されたパッケージ基板と、前記パッケージ基板の前記第1の主面と対向する第2の主面に形成され、前記不揮発性半導体メモリチップと電気的に接続される接続用バンプと、前記第2の主面において、前記パッケージ基板の中心から見て前記接続用バンプより前記パッケージ基板の外周に近い部分に形成され、前記不揮発性半導体メモリチップには電気的に接続されない2nnはn>0の整数。個の検知用バンプと、前記2n個の前記検知用バンプを電気的に直列に接続するために、前記第1の主面または前記第2の主面に設けられ、前記2n個の前記検知用バンプをそれぞれ1回だけ通る一筆書きの経路に沿って順次2つの前記検知用バンプからなる対それぞれにおいて前記2つの前記検知用バンプを電気的に接続するn個の検知用配線と、を有することを特徴とする半導体パッケージが提供される。また、本発明の実施形態における別の一態様によれば、第1の主面に半導体チップが実装されるパッケージ基板と、前記パッケージ基板の前記第1の主面と対向する第2の主面に形成され、前記半導体チップには電気的に接続されない複数の検知用バンプと、前記第1の主面または前記第2の主面に設けられ、少なくとも2つの前記検知用バンプを電気的に接続するための検知用配線と、を有することを特徴とする半導体パッケージが提供される。さらに、本発明の実施形態における別の一態様によれば、不揮発性半導体メモリチップが実装された上述の半導体パッケージと、前記半導体パッケージが実装されたモジュール基板と、前記半導体パッケージの前記検知用バンプの故障を外部から検知するために前記モジュール基板に設けられた検知用端子と、を備え、前記半導体パッケージの少なくとも1つの前記検知用バンプと前記検知用端子とが電気的に接続されていることを特徴とする半導体ディスク装置が提供される。以下、図面を参照しながら、本発明の実施の形態を説明する。図1は、本発明の実施例1に係る半導体パッケージの構造を示す断面図および平面図である。ここでは、主に、バンプの熱ストレスによる破壊を検知するための検知用バンプとその配線接続にかかわる部分を示した。図1aは半導体パッケージの断面図1bに示したA-B断面。を示し、図1bは半導体パッケージの裏面から見た平面図を示している。本発明の実施例1に係る半導体パッケージは、パッケージ基板11、半導体チップ12を覆うモールド13、ボンディングワイヤ14、外部接続用バンプ15、12個の検知用バンプ161a~164c、および検知用配線17a~17fを備えている。パッケージ基板11の一方の主面以下、パッケージ基板表面という。にはNAND型フラッシュメモリチップ半導体チップ12が実装され、パッケージ基板11の対向する他方の主面以下、パッケージ基板裏面という。には複数の外部接続用バンプ15および12個の検知用バンプ161a~164c以下、総称してバンプ電極ともいう。が形成されている。検知用バンプ161a~164cと外部接続用バンプ15との区別を分かり易くするために、図1では検知用バンプ161a~164cにハッチングを施してある。また、パッケージ基板表面には、検知用バンプ161a~164cを互いに電気的に接続するための検知用配線17a~17fが設けられている。図1bでは、検知用配線17a~17fによる接続は太い破線で示した。半導体パッケージは、図1aに示したように、パッケージ基板裏面とモジュール基板表面が対向するようにモジュール基板22上に実装され、バンプ電極を介してモジュール基板22と電気的に接続される。パッケージ基板11は、ガラスエポキシ基板表面に絶縁層と配線用の導体層が積層されて形成されている。パッケージ基板裏面にバンプ電極が配置されている箇所にはパッケージ基板11を貫通する導電性のスループラグ図1には図示していない。が形成されている。スループラグはパッケージ基板裏面のバンプ電極とパッケージ基板表面の配線用導体とを電気的に接続する。配線用の導体層には検知用配線17a~17f、および外部接続用バンプ15とボンディングワイヤ14を電気的に接続する配線が形成されている。半導体チップ12としては、例えば、32GBギガバイトのNAND型フラッシュメモリが搭載される。外部接続用バンプ15は、例えばハンダがボール状に形成され、図1bに示したように、パッケージ基板裏面にアレイ状に配置されている。外部接続用バンプ15は、それぞれがスループラグ、配線用導体、およびボンディングワイヤ14を介して半導体チップ12上の回路に電気的に接続されている。そして、外部接続用バンプ15は、半導体チップ12が必要とする入出力信号や電源などをモジュール基板22上に設けられた接続用配線モジュール配線を介して外部と送受する。検知用バンプ161a~164cは、外部接続用バンプ15と同じ材質、同じ形状で形成され、外部接続用バンプ15と同様に、スループラグを介してパッケージ基板表面に設けられた検知用配線17a~17fに電気的に接続されている。12個の検知用バンプ161a~164cは、3個ずつの4つの組が、図1bに示したように、それぞれパッケージ基板11の4隅に配置されている。すなわち、パッケージ基板裏面の中心から見て外部接続用バンプ15の外側、つまり、パッケージ基板11の外周により近い角部分に配置され、検知用バンプ161a~161cは図面右下角部分に配置され、検知用バンプ162a~162cは図面左下角部分に配置され、検知用バンプ163a~163cは図面左上角部分に配置され、検知用バンプ164a~164cは図面右上角部分に配置されている。検知用バンプ161a~164cは、パッケージ基板表面に設けられた検知用配線17a~17fとモジュール基板22上に設けられた接続用配線21a~21e以下、モジュール配線21a~21eという。とを介して、それぞれを1回だけ通る一筆書きの経路に沿って電気的に直列に接続されている。なお、検知用バンプ161a~164cは、半導体メモリチップ12とは電気的に接続されていない。すなわち、検知用バンプ161aと検知用バンプ161bは検知用配線17aで電気的に接続され、検知用バンプ161bと検知用バンプ162aはモジュール配線21aで電気的に接続され、検知用バンプ162aと検知用バンプ162bは検知用配線17bで電気的に接続され、検知用バンプ162bと検知用バンプ162cはモジュール配線21bで電気的に接続され、検知用バンプ162cと検知用バンプ163aは検知用配線17cで電気的に接続され、検知用バンプ163aと検知用バンプ163bはモジュール配線21cで電気的に接続され、検知用バンプ163bと検知用バンプ163cは検知用配線17dで電気的に接続され、検知用バンプ163cと検知用バンプ164aはモジュール配線21dで電気的に接続され、検知用バンプ164aと検知用バンプ164bは検知用配線17eで電気的に接続され、検知用バンプ164bと検知用バンプ164cはモジュール配線21eで電気的に接続され、検知用バンプ164cと検知用バンプ161cは検知用配線17fで電気的に接続されている。そして、検知用バンプ161aおよび161cは、それぞれモジュール基板22上の配線によってモジュール基板22に設けられた検知用端子図1には図示していない。に接続されている。言い替えると、検知用配線17a~17fは、12個の検知用バンプ161a~164cを一筆書きの経路に沿って順次2つずつを互いに電気的に接続して6組の対を形成し、モジュール配線21a~21eは、検知用配線17a~17fで接続された6組の検知用バンプをそれぞれ接続するように配置されている。すなわち、モジュール配線21a~21eは、検知用配線17a~17fも含めた一筆書きの経路に沿ってこれら6組の対を順次電気的に接続している。図1bでは、モジュール配線21a~21eによる電気的な接続は細い点線で示した。このように、パッケージ基板表面に設けられた検知用配線17a~17fとモジュール基板22上に設けられたモジュール配線21a~21eとを交互に一筆書きの経路に沿って検知用バンプ161a~164cに接続することで、つまり、検知用バンプ161a~164cを電気的に直列に接続することで、検知用バンプ161a~164cのうち1つが破断した場合にその故障を外部から容易に検知することができる。一般に、熱ストレスによるバンプの破断はパッケージ基板11とモジュール基板22の熱膨張の違いによる応力が主な原因であるので、パッケージ基板11の中心から遠いバンプ、つまり、より外側に配置されたバンプほど破断の確率が高くなる。このため、同じ材質、同じ形状でかつ同様の実装方法で外部接続用バンプ15より外側に配置された検知用バンプ161a~164cは、同じ熱ストレスに対して破断する確率が外部接続用バンプ15より高く、したがって、上述した検知用バンプ161a~164cの接続方法によれば、外部接続用バンプ15が破断する前にその故障を外部から容易に予知することが可能となる。上記実施例1によれば、検知用バンプ161a~164cが電気的に直列に接続されているので、その破断を外部から容易に検知でき、半導体パッケージの実装後の信頼性を大幅に向上させることができる。特に、発熱量が大きい大容量の不揮発性半導体メモリチップを搭載する半導体パッケージの信頼性を大きく向上させることができる。また、上記実施例1によれば、検知用バンプ161a~164cの接続はパッケージ基板11に設けられた検知用配線17a~17fとモジュール基板22に設けられたモジュール配線21a~21eとで行うことができるので、半導体チップ12を実装せずに、テストに長時間を要する信頼性試験を半導体パッケージ単体で実施でき、製品開発の効率アップ、開発コストの低減を図ることができる。さらに、上記実施例1によれば、半導体チップ12を実装せずに半導体パッケージ単体で信頼性試験を実施できるので、例えば、容量の異なるメモリチップの実装に容易に対応でき、製品開発の効率アップ、開発コストの低減を図ることができる。さらに、上記実施例1によれば、モジュール基板22に設けられたモジュール配線を介して外部から容易に検知用バンプ161a~164cの破断を検知できるので、半導体パッケージを装置製品に実装した後、例えば、装置製品の最終出荷テストや実稼働状態でのメンテナンスなどでも外部接続用バンプ15の故障を容易に予知することができる。上述の実施例1では、半導体チップ12はNAND型フラッシュメモリであるとしたが、本発明はこれに限られるものではない。また、上述の実施例1では、12個の検知用バンプ161a~164cを3個ずつパッケージ基板裏面の4隅に配置し、これらを電気的に直列に接続するとしたが、本発明はこれに限られるものではなく、原理的には任意の偶数個2n個。nはn>0である整数。の検知用バンプに対して適用可能である。さらに、上述の実施例1では、検知用バンプ161a~164cのすべてが電気的に直列に接続されるとしたが、本発明はこれに限られるものではなく、検知用バンプをいくつかのグループに分けそれぞれで直列接続されるように構成しても良い。この場合、それぞれのグルーブにおいて検知用バンプが2n個になるように構成すれば良い。その結果、パッケージ基板裏面のどの隅が熱ストレスに弱いか検知することが可能である。さらに、上述の実施例1では、検知用バンプ161a~164cは外部接続用バンプ15と同じ材質、同じ形状で形成されるとしたが、本発明はこれに限られるものではなく、例えば、外部接続用バンプ15より破断しやすい材質で形成しても良いし、あるいは、外部接続用バンプ15より小さいサイズで形成しても良い。すなわち、検知用バンプ161a~164cを外部接続用バンプ15よりも破断させやすくすることにより、外部接続用バンプ15の信頼性を大きく向上させることができる。またこの場合、同じ熱ストレスによる熱応力に対して外部接続用バンプ15より破断する確率が高くなるので、必ずしも検知用バンプを外部接続用バンプ15より外側に配置する必要は無い。その結果、検知用バンプを外部接続用バンプ15の間に配置することができる。その結果、周囲に検知用バンプを形成する必要が無いので半導体パッケージをよりコンパクトにすることができる。特に、検知用バンプのサイズを外部接続用バンプ15よりも小さくした場合、この効果は大きい。さらに、上述の実施例1では、検知用配線17a~17fはパッケージ基板表面に形成されるとしたが、本発明はこれに限られるものではなく、例えば、パッケージ基板裏面、つまり、検知用バンプ161a~164cが形成されている面に設けても良い。図2は、本発明の実施例2に係る半導体ディスク装置における半導体パッケージの電気的な接続を示すイメージ図である。ここでは、主に、半導体パッケージにおける検知用バンプの破断を検知する方法にかかわる部分を示した。本発明の実施例2に係る半導体ディスク装置は、モジュール基板22、検知用端子23aおよび23b、m個の半導体パッケージ24a~24m、およびm1個のモジュール配線25a~25m1を備えている。半導体パッケージ24a~24mには、それぞれ半導体チップ12としてNAND型フラッシュメモリが実装され、これら半導体パッケージ24a~24mがモジュール基板22の表面に実装されている。半導体パッケージ24a~24mの構造、機能、および各構成要素の電気的な接続関係などは実施例1と同様であるので、詳しい説明は省略し各構成要素については実施例1と同じ符号を用いる。モジュール基板22は、ガラスエポキシ基板に配線層と絶縁層が積層された通常のプリント回路基板であり、モジュール基板22の表面には、半導体パッケージ24a~24mの他に検知用端子23a、23b、およびモジュール配線25a~25m1が設けられている。モジュール配線25a~25m1は、m個の半導体パッケージ24a~24mのすべての検知用バンプ161a~164c合計12m個。が電気的に直列に接続されるよう配線されている。そして、これら12m個の検知用バンプをそれぞれ1回だけ通る一筆書きの経路の一端は検知用端子23aに電気的に接続され、他端は検知用端子23bに電気的に接続されている。すなわち、検知用端子23aと半導体パッケージ24aの検知用バンプ161aがモジュール配線25aを介して接続され、半導体パッケージ24aの検知用バンプ161cと半導体パッケージ24bの検知用バンプ161aがモジュール配線25bを介して接続され、半導体パッケージ24bの検知用バンプ161cと半導体パッケージ24cの検知用バンプ161aがモジュール配線25cを介して接続され、、半導体パッケージ24m1の検知用バンプ161cと半導体パッケージ24mの検知用バンプ161aがモジュール配線25mを介して接続され、半導体パッケージ24mの検知用バンプ161cと検知用端子23bがモジュール配線25m1を介して接続されている。このように、モジュール基板22に設けられたモジュール配線25a~25m1を一筆書きの経路に沿って半導体パッケージ24a~24mの検知用バンプ161aおよび161cに電気的に接続することで、つまり、半導体パッケージ24a~24mの検知用バンプ161a~164cをすべて電気的に直列に接続することで、これら検知用バンプ161a~164cのうち1つが破断した場合にその故障を検知用端子23a、23bから容易に検知することができる。したがって、上述したモジュール配線25a~25m1の接続方法によれば、モジュール基板22上に実装された半導体パッケージ24a~24mの外部接続用バンプ15が破断する前にその故障を検知用端子23a、23bから容易に予知することが可能となる。上記実施例2によれば、半導体パッケージ24a~24mの12m個のすべての検知用バンプ161a~164cが電気的に直列に接続されているので、その破断を検知用端子23a、23bから容易に検知でき、モジュール基板22が搭載された半導体ディスク装置の信頼性を大幅に向上させることができる。特に、発熱量が大きい大容量の不揮発性半導体メモリチップが多数搭載された半導体ディスク装置の信頼性を大きく向上させることができる。また、上記実施例2によれば、半導体チップ12を実装していない半導体パッケージとモジュール基板22とで信頼性試験を実施できるので、例えば、容量の異なるメモリチップの実装に容易に対応でき、より大容量の半導体ディスク装置の製品開発において開発効率アップ、開発コストの低減を図ることができる。さらに、上記実施例2によれば、モジュール基板22に設けられた検知用端子23a、23bから容易に検知用バンプ161a~164cの破断を検知できるので、例えば、半導体ディスク装置の最終出荷テストや実稼働状態でのメンテナンスなどにおいて半導体パッケージ24a~24mの外部接続用バンプ15の故障を容易に予知することができる。上述の実施例2では、半導体チップ12はNAND型フラッシュメモリであるとしたが、本発明はこれに限られるものではなく、半導体ディスク装置に搭載されるメモリチップであれば、原理的には適用可能である。また、上述の実施例2では、m個の半導体パッケージ24a~24mをすべて電気的に直列に接続するとしたが、本発明はこれに限られるものではなく、半導体パッケージをいくつかのグループに分けそれぞれで直列接続されるように構成しても良い。この場合、それぞれのグルーブに検知用端子を設ければ良い。さらに、上述の実施例2では、一筆書き経路の両端に検知用端子23a、23bが接続されるとしたが、本発明はこれに限られるものではなく、例えば、一筆書き経路の一端をモジュール基板22の接地配線など、電源電位に接続するようにしても良い。また、半導体パッケージには、不揮発性半導体メモリチップだけでなく、不揮発性半導体メモリチップを制御するコントローラが配置されている場合が多い。また、半導体ディスク装置には不揮発性半導体メモリチップを搭載した半導体パッケージだけでなく、DRAMを搭載した半導体パッケージ、主制御回路を搭載した半導体パッケージなども配置される。この場合、全ての半導体パッケージにおいて、検知用バンプを用いることができる。また、特にパッケージサイズが大きく、熱ストレスに弱い半導体パッケージのみに検知用バンプを用いても良い。その結果、半導体ディスクシステム装置を小型化することができる。以上において本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。