ヘテロ接合を有するGaN系積層体と、上記GaN系積層体上に形成されているフィンガー状のドレイン電極と、上記GaN系積層体上に、上記ドレイン電極に対して、上記ドレイン電極がフィンガー状に延在している方向である長手方向と交差する方向に隣り合うように形成されていると共に上記長手方向に延在しているフィンガー状のソース電極と、平面視において、上記ドレイン電極とソース電極との間に形成されたゲート電極とを備え、上記ドレイン電極の長手方向の端から上記長手方向と直交する短手方向に伸ばした仮想線よりも長手方向外方に位置すると共に上記ソース電極に隣接する領域の下の上記GaN系積層体、または、上記ドレイン電極の長手方向の端に対して長手方向外側に隣接する領域の下の上記GaN系積層体の少なくとも一方に、2次元電子ガスが存在しない2次元電子ガス除去領域が形成されていることを特徴とするヘテロ接合電界効果トランジスタ。請求項1に記載のヘテロ接合電界効果トランジスタにおいて、少なくとも上記ソース電極の長手方向の端に対して長手方向外側に隣接する領域の下の上記GaN系積層体に、2次元電子ガスが存在しない2次元電子ガス除去領域が形成されていることを特徴とするヘテロ接合電界効果トランジスタ。請求項1または2に記載のヘテロ接合電界効果トランジスタにおいて、上記ソース電極の長手方向の長さが上記ドレイン電極の長手方向の長さと同じ長さであるか、もしくは、上記ソース電極の長手方向の長さが上記ドレイン電極の長手方向の長さよりも短く、かつ、上記ソース電極の長手方向の一端から上記長手方向と直交する短手方向に伸ばした仮想線が、上記ドレイン電極と接しているか、もしくは上記ドレイン電極と交差しており、上記ソース電極の長手方向の他端から上記長手方向と直交する短手方向に伸ばした仮想線が、上記ドレイン電極と接しているか、もしくは上記ドレイン電極と交差していることを特徴とするヘテロ接合電界効果トランジスタ。請求項1から3のいずれか1つに記載のヘテロ接合電界効果トランジスタにおいて、上記ゲート電極は、平面視において、上記フィンガー状のドレイン電極と上記フィンガー状のソース電極との間で長手方向に延在していると共に上記ドレイン電極の長手方向の端部を囲むように延在していることを特徴とするヘテロ接合電界効果トランジスタ。請求項4に記載のヘテロ接合電界効果トランジスタにおいて、上記ドレイン電極の長手方向の端から上記長手方向と直交する短手方向に伸ばした仮想線と上記ゲート電極とが囲む領域の下の上記GaN系積層体に上記2次元電子ガスが存在しない2次元電子ガス除去領域を形成したことを特徴とするヘテロ接合電界効果トランジスタ。請求項4に記載のヘテロ接合電界効果トランジスタにおいて、上記ドレイン電極の長手方向の端から上記長手方向と直交する短手方向に伸ばした仮想線と上記ゲート電極とが囲む領域の下の上記GaN系積層体に上記ヘテロ接合による2次元電子ガスを残したことを特徴とするヘテロ接合電界効果トランジスタ。請求項1456のいずれか1つに記載のヘテロ接合電界効果トランジスタにおいて、上記フィンガー状のソース電極の長手方向の一方の端部は、上記フィンガー状のドレイン電極の長手方向の一方の端から上記長手方向と直交する短手方向に伸ばした仮想線よりも長手方向外方に位置しており、上記2次元電子ガス除去領域は、上記ドレイン電極の長手方向の一方の端から上記短手方向に伸ばした仮想線よりも長手方向外方に位置すると共に上記ソース電極の上記端部に対して上記短手方向に隣接する領域の下の上記GaN系積層体に形成されていることを特徴とするヘテロ接合電界効果トランジスタ。ところで、近年、GaN系HFETにおいて、オフ時の静的な耐圧として、600V以上の高耐圧のものが得られている。この静的なオフ耐圧は、ノーマリオンのGaN系HFETにおいて、ゲート電極に-10Vを印加し続けているオフ状態において、ソース電極に0Vを印加すると共にドレイン電極に印加する電圧が何ボルトのときに絶縁破壊に至るのかを表す。この静的なオフ耐圧における絶縁破壊は、図19に示すソース電極フィンガー303とドレイン電極フィンガー306とが対向する領域で発生している。ところが、本発明者らは、GaN系FETを検討して行くうちに、短絡耐量と関連するスイッチング動作時の動的な耐圧がオフ時の静的な耐圧の3分の1乃至4分の1である問題に直面した。具体的には、ノーマリオンのGaN系HFETにおいて、ソース電極に印加する電圧を0とし、ドレイン電極に印加する電圧を電圧Xとして、ゲート電極に-10を加えているオフ状態から、パルス幅5μ秒で0Vのパルス波を1パルスだけゲート電極に印加して、オンさせ、素子が破壊するか否かを観察する実験を行なった。上記ドレイン電極に印加する電圧Xは、例えば、100V110V120V...等のように、10Vずつ増加させ、それぞれのドレイン印加電圧Xにおいて、上記実験を行ない、絶縁破壊に至る電圧Xを測定した。なお、この明細書では、上記パルス波印加による実験で求めた絶縁破壊電圧Xをダイナミック耐圧と言う。このダイナミック耐圧実験の結果、静的なオフ時の耐圧が600Vであるにもかかわらず、動的な耐圧である上記ダイナミック耐圧が、静的なオフ時の耐圧の4分の1に低下しているという予想外の現象が生じていることが判明した。この実験後のサンプルを解析したところ、ドレイン電極の端部で絶縁破壊が起こっていることが観察された。図19に例示するように、ドレイン電極フィンガー306の端部306Aとソース接続部305との間隔は、ドレイン電極フィンガー306とソース電極フィンガー303とが対向する間隔よりも長いことから、上記ドレイン電極の端部で絶縁破壊が発生するのは予想外であった。そこで、本発明者らは、上記静的なオフ耐圧に対する動的な耐圧である上記ダイナミック耐圧の低下について様々な検討を行なった結果、次のように、推定した。すなわち、ゲート電極にパルス波を印加したときのスイッチング動作による電界の時間的変化の影響によって、図19に矢印Yで例示するように、局所的に電流が集中し、ドレイン電極の端部での絶縁破壊が起こっていると考えられた。つまり、上記ダイナミック耐圧の低下は、スイッチング時の電流集中が影響していると考えられた。そこで、この発明の課題は、動的な耐圧であるダイナミック耐圧の低下を抑制できるGaN系のHFETを提供することにある。本発明者らは、上記ダイナミック耐圧の低下の問題に対して様々な検討を行なった結果、上述のようにドレイン電極の端部に電子流が集中していることが、低下の要因ではないかと推察し、ドレイン電極端部への電子流の集中を抑制する構造を発明し、この発明の構造によって、ダイナミック耐圧の低下抑制に有効な結果が得られた。すなわち、この発明の電界効果トランジスタは、ヘテロ接合を有するGaN系積層体と、上記GaN系積層体上に形成されているフィンガー状のドレイン電極と、上記GaN系積層体上に、上記ドレイン電極に対して、上記ドレイン電極がフィンガー状に延在している方向である長手方向と交差する方向に隣り合うように形成されていると共に上記長手方向に延在しているフィンガー状のソース電極と、平面視において、上記ドレイン電極とソース電極との間に形成されたゲート電極とを備え、上記ドレイン電極の長手方向の端から上記長手方向と直交する短手方向に伸ばした仮想線よりも長手方向外方に位置すると共に上記ソース電極に隣接する領域の下の上記GaN系積層体、または、上記ドレイン電極の長手方向の端に長手方向外側に隣接する領域の下の上記GaN系積層体の少なくとも一方に、2次元電子ガスが存在しない2次元電子ガス除去領域が形成されていることを特徴とする。本発明のように、上記2次元電子ガスを除去した2次元電子ガス除去領域を形成した構成により、理論的な確かな根拠は不明であるが、具体的な事実として、上記ダイナミック耐圧の低下を抑制できることが判明した。本発明の構成によれば、上記2次元電子ガス除去領域の存在によって、スイッチング時の動的な電界変動によって上記ソース電極の端部から上記ドレイン電極の端部へ向かって電子流が集中しにくくなると想像される。なお、本明細書において、上記ソース電極に隣接する領域とは、上記ソース電極に間隙を挟むことなく接している領域、または、上記ソース電極に対して僅かな間隙を隔てて隣り合う領域を意味している。この僅かな間隙とは、例えば、20μm以下であり、上記2次元電子ガス除去領域は、例えば上記GaN系積層体にリセスを形成し、或いは、不純物を注入して製造することが可能である。また、一実施形態では、少なくとも上記ソース電極の長手方向の端に対して長手方向外側に隣接する領域の下の上記GaN系積層体に、2次元電子ガスが存在しない2次元電子ガス除去領域が形成されている。この実施形態によれば、上記ソース電極の長手方向外側に隣接する2次元電子ガス除去領域の存在により、上記ソース電極の長手方向の端から上記ドレイン電極の長手方向の端へ向かって電子流が集中しにくくなると考えられ、上記ダイナミック耐圧の低下を抑制できる。また、一実施形態では、上記ソース電極の長手方向の長さが上記ドレイン電極の長手方向の長さと同じ長さであるか、もしくは、上記ソース電極の長手方向の長さが上記ドレイン電極の長手方向の長さよりも短く、かつ、上記ソース電極の長手方向の一端から上記長手方向と直交する短手方向に伸ばした仮想線が、上記ドレイン電極と接しているか、もしくは上記ドレイン電極と交差しており、上記ソース電極の長手方向の他端から上記長手方向と直交する短手方向に伸ばした仮想線が、上記ドレイン電極と接しているか、もしくは上記ドレイン電極と交差している。この実施形態のような構成によれば、理論的な確かな根拠は不明であるが、具体的な事実として、さらに、上記ダイナミック耐圧の低下を抑制できることが判明した。本実施形態のように、上記ソース電極の長手方向の両端が上記ドレイン電極の長手方向の両端よりも長手方向外方へ突出していない構成によれば、スイッチング時の動的な電界変動によって上記ソース電極の端部から上記ドレイン電極の端部へ向かって電子流が集中しにくくなるからであると想像される。これに対し、ソース電極の長手方向の長さがドレイン電極の長手方向の長さよりも長い場合のように、ソース電極の長手方向の両端もしくは一端がドレイン電極の長手方向の両端よりも長手方向外方へ突出している場合には、本実施形態の構成に比べて、上記ダイナミック耐圧が著しく低下していることが判明した。また、一実施形態では、上記ゲート電極は、平面視において、上記フィンガー状のドレイン電極と上記フィンガー状のソース電極との間で長手方向に延在していると共に上記ドレイン電極の長手方向の端部を囲むように延在している。この実施形態によれば、上記ゲート電極は上記ドレイン電極の長手方向の端部を囲むように延在しているので、上記オフ耐圧試験時にドレイン電極の端部への電界の集中を抑制でき、静的なオフ耐圧の向上を図れる。また、一実施形態では、上記ドレイン電極の長手方向の端から上記長手方向と直交する短手方向に伸ばした仮想線と上記ゲート電極とが囲む領域の下の上記GaN系積層体に上記2次元電子ガスが存在しない2次元電子ガス除去領域を形成した。この実施形態によれば、上記ドレイン電極の長手方向の端と上記ゲート電極との間に上記2次元電子ガス除去領域を形成した構成により、上記ダイナミック耐圧試験時にドレイン電極の端部への電子流の集中を抑制できると考えられ、動的な耐圧の向上を図れる。また、上記2次元電子ガス除去領域が存在していることで、上記ドレイン電極の長手方向の端と上記ゲート電極との間の電界が、上記ドレイン電極の長手方向の端と上記ゲート電極との間の距離を短く設定した場合に急増することを回避して、静的なオフ耐圧の低下を回避できる。また、一実施形態では、上記ドレイン電極の長手方向の端から上記長手方向と直交する短手方向に伸ばした仮想線と上記ゲート電極とが囲む領域の下の上記GaN系積層体に上記ヘテロ接合による2次元電子ガスを残した。この実施形態によれば、上記ドレイン電極の長手方向の端と上記ゲート電極との間の領域下のGaN系積層体に2次元電子ガスを残した構成により、上記領域下の2次元電子ガスを削除した場合に比べて、電流容量の増加を図れる。また、上記ドレイン電極と上記ゲート電極との間の距離を長く設定した場合に、上記ドレイン電極と上記ゲート電極との間の電界が急減するので、静的なオフ耐圧の向上を図れる。また、一実施形態では、上記フィンガー状のソース電極の長手方向の一方の端部は、上記フィンガー状のドレイン電極の長手方向の一方の端から上記長手方向と直交する短手方向に伸ばした仮想線よりも長手方向外方に位置しており、上記2次元電子ガス除去領域は、上記ドレイン電極の長手方向の一方の端から上記短手方向に伸ばした仮想線よりも長手方向外方に位置すると共に上記ソース電極の上記端部に対して上記短手方向に隣接する領域の下の上記GaN系積層体に形成されている。この実施形態によれば、上記ソース電極の端部に短手方向に隣接する領域下に上記2次元電子ガス除去領域を形成したことで、ソース電極の端部からドレイン電極の端部への電子流の集中を抑制して、上記ソース電極の長手方向の一方の端が上記ドレイン電極の長手方向の一方の端よりも長手方向外方に突出していても、動的なオフ耐圧の向上を図れる。この発明の電界効果トランジスタによれば、ソース電極に隣接する領域またはドレイン電極の長手方向の端に隣接する領域の少なくとも一方の領域下のGaN系積層体に2次元電子ガス除去領域を形成したことにより、上記ダイナミック耐圧の低下を抑制できることが判明した。本発明の構成によれば、上記2次元電子ガス除去領域の存在によって、スイッチング時の動的な電界変動によってソース電極の端部からドレイン電極の端部へ向かって電子流が集中しにくくなると推察される。以下、この発明を図示の実施の形態により詳細に説明する。図1は、この発明の第1実施形態であるGaNHFETの平面模式図である。また、図2は図1のB-B線断面を示す図であり、図3は図1のA-A線断面を示す図である。また、図4は図1のC-C線断面を示す図であり、図5は図1のD-D線断面を示す図である。図2図3に示すように、この第1実施形態は、Si基板1上に、アンドープGaN層2アンドープAlGaN層3を形成している。アンドープGaN層2とアンドープAlGaN層3がヘテロ接合を有するGaN系積層体5を構成している。上記アンドープGaN層2とアンドープAlGaN層3との界面に2DEG6が発生する。また、上記GaN系積層体5上には、保護膜7、層間絶縁膜8が順次形成されている。上記保護膜7の材料としては、例えば、ここでは、SiNを用いたが、SiO2、Al2O3などを用いてもよい。また、上記層間絶縁膜8の材料としては、例えば、ここでは、ポリイミドを用いたが、SOGやBPSGなどの絶縁材料を用いてもよい。また、上記SiN保護膜7の膜厚は、ここでは、一例として、150nmとしたが、20nm~250nmの範囲で設定してもよい。また、上記GaN系積層体5には、アンドープGaN層2に達するリセスが形成され、このリセスにドレイン電極11とソース電極12がオーミック電極として形成されている。このドレイン電極11とソース電極12は、一例として、Ti層Al層TiN層が順に積層されたTiAlTiN電極とした。また、上記保護膜7には開口が形成され、この開口にゲート電極33が形成されている。このゲート電極33は、例えば、TiNで作製され、アンドープAlGaN層3とショットキー接合するショットキー電極として形成されている。また、図2に示すように、上記層間絶縁膜8上にドレイン配線15が形成されている。上記層間絶縁膜8には、スルーホール17が形成され、このスルーホール17を通して、上記ドレイン配線15がドレイン電極11に電気的に接続されている。また、図3に示すように、上記層間絶縁膜8上にソース配線20が形成されている。上記層間絶縁膜8には、スルーホール18が形成され、このスルーホール18を通して、上記ソース配線20がソース電極12に電気的に接続されている。上記ドレイン配線15ソース配線20としては、Ti/AuまたはTi/Alなどを用いている。図1に示すように、この第1実施形態は、3本のフィンガー状のドレイン電極11と4本のフィンガー状のソース電極12を備えている。上記ドレイン電極11と上記ソース電極12は、上記ドレイン電極11ソース電極12がフィンガー状に長手方向に延在している方向と直交する短手方向に予め定められた間隔を隔てて交互に配置されている。また、上記ドレイン電極11と上記ソース電極12は、互いに略平行に延在している。また、この実施形態では、各ソース電極12の長手方向の長さL12と各ドレイン電極11の長手方向の長さL11とが同じ長さである。また、上記ソース電極12の長手方向の両端12A12Bから上記長手方向と直交する短手方向に伸ばした仮想線M1M2が上記ドレイン電極11の端11A11Bと接している。つまり、上記ソース電極12の長手方向の端12A12Bの長手方向の位置は、上記ドレイン電極11の長手方向の端11A11Bの長手方向の位置と一致している。また、上記ゲート電極33は、平面視において、上記フィンガー状のドレイン電極11と上記フィンガー状のソース電極12との間で長手方向に延在している複数の長手方向延在部33Aと各長手方向延在部33Aを接続する接続部33Bとを有する。この接続部33Bは、各ドレイン電極11各ソース電極12の長手方向の外方で上記長手方向と直交する短手方向に延在している。図1に示すように、上記ゲート電極33の各長手方向延在部33Aは、ソース電極12との間の短手方向の距離がドレイン電極11との間の短手方向の距離よりも短い。また、この第1実施形態では、図4図5に示すように、上記アンドープGaN層2に達するリセス35が、各ドレイン電極11の長手方向の両端11A11Bに長手方向外側に隣接する領域から、各ソース電極12の長手方向の両端12A12Bに長手方向外側に隣接する領域に亘って、形成されている。このリセス35により、図1に示す2次元電子ガスを除去した2次元電子ガス除去領域31が形成されている。この2次元電子ガス除去領域31は、上記仮想線M1の長手方向外方で短手方向に延在していると共に上記仮想線M2の長手方向外方で短手方向に延在している。したがって、上記2次元電子ガス除去領域31は、各ソース電極12の長手方向の両端12A12Bに長手方向外側に隣接する領域下および各ドレイン電極11の長手方向の両端11A11Bに長手方向外側に隣接する領域下に形成されている。また、上記2次元電子ガス除去領域31は、上記短手方向の両端のソース電極12の短手方向外側に隣接する領域にもソース電極12に沿って長手方向に延在している。上記構成のGaNHFETは、ノーマリオンタイプであり、上記ゲート電極13に負電圧を印加することで、オフされる。このGaNHFETによれば、上記2次元電子ガス除去領域31を形成したことにより、次に述べるように、従来例に比べて、上記ダイナミック耐圧の低下を抑制できることが判明した。すなわち、図19に示すような従来例では、静的なオフ耐圧として600Vが得られるものの、上記動的なオフ耐圧であるダイナミック耐圧は、150V以下に低下していた。この静的なオフ耐圧は、ゲート電極に-10Vを印加し続けているオフ状態において、ソース電極に0Vを印加すると共にドレイン電極に何ボルトの電圧を印加したときに短絡に至るのかを表す。一方、上記ダイナミック耐圧は、前述した通り、ソース電極に印加する電圧を0とし、ドレイン電極に印加する電圧を電圧Xとして、ゲート電極に-10を加えているオフ状態から、パルス幅5μ秒で0Vのパルス波を1パルスだけゲート電極に印加して、オンさせ、素子が破壊するか否かを観察する実験を行なうことで求める。上記ドレイン電極に印加する電圧Xは、例えば、100V110V120V...等のように、10Vずつ増加させ、それぞれのドレイン印加電圧Xにおいて、上記実験を行ない、短絡に至る電圧Xを測定した。上記従来例においては、上記実験の結果、静的なオフ時の耐圧が600Vであるにもかかわらず、動的な耐圧である上記ダイナミック耐圧が、静的なオフ時の耐圧の4分の1以下に低下しているという予想外の現象が生じていた。この実験後のサンプルを解析したところ、ドレイン電極の端部で絶縁破壊が起こっていることが観察された。上記従来例における上記静的なオフ耐圧に対する上記ダイナミック耐圧の低下については、次のように、推定される。すなわち、ゲート電極にパルス波を印加したときのスイッチング動作による電界の時間的変化によって、局所的に電流が集中し、ドレイン電極の端部での絶縁破壊が起こっていると考えられる。つまり、この耐圧低下は、スイッチング時の動的な電界変動が影響していると考えられる。これに対して、本実施形態では、静的なオフ耐圧が600Vであり、動的な耐圧であるダイナミック耐圧は、260Vであった。したがって、本実施形態によれば、動的なオフ耐圧であるダイナミック耐圧が、従来例に比べて、70以上向上していた。本実施形態の構成によれば、上記2次元電子ガス除去領域31の存在によって、スイッチング時の動的な電界変動によって上記ソース電極12の端12A12Bから上記ドレイン電極11の端11A11Bへ向かって電子流が集中しにくくなると推察される。また、本実施形態によれば、上記ソース電極12の長手方向の両端12A12Bが上記ドレイン電極11の長手方向の両端11A11Bよりも長手方向外方へ突出していない構成により、上記ソース電極12の端12A12Bから上記ドレイン電極11の端11A11Bへ向かって電子流が集中することを回避できると考えられる。また、この実施形態では、フィンガー状のドレイン電極11およびソース電極12を複数備えるので、上述の上記ソース電極12の長手方向の両端12A12Bが上記ドレイン電極11の長手方向の両端11A11Bよりも長手方向外方へ突出していない構成により、スイッチング時の動的な電界変動によって、両側のソース電極12から中央のドレイン電極11の端部への電子流の集中が起こりにくくなるから、著しく、ダイナミック耐圧を向上できる。尚、上記第1実施形態では、各ソース電極12の長手方向の両端12A12Bに長手方向外側に隣接する領域下および各ドレイン電極11の長手方向の両端11A11Bに長手方向外側に隣接する領域下に2次元電子ガス除去領域31を形成したが、図6に示す第1変形例のように、各ソース電極12の長手方向の両端12A12Bに長手方向外側に隣接する領域下のみに2次元電子ガス除去領域51を形成してもよい。この第1変形例でも、上記ソース電極12の長手方向の両端12A12Bから上記ドレイン電極11の長手方向の両端11A11Bへ向かって電子流が集中することを回避できると考えられ、動的なオフ耐圧を向上できる。なお、上記ソース電極12の両端12A12Bの長手方向に隣接する領域下の2次元電子ガス除去領域51だけでなく、ドレイン電極11の両端11A11Bに隣接する領域下にも2次元電子ガス除去領域を形成してもよい。また、上記ソース電極12またはドレイン電極11の長手方向の片方の端だけに長手方向に隣接する領域下に2次元電子ガス除去領域を形成してもよい。また、この第1実施形態では、アンドープGaN層2に達するリセス35を形成することで上記2次元電子ガス除去領域31を形成したが、上記リセス35を形成する替わりに上記領域のGaN系積層体5に、ホウ素または鉄等の不純物を注入することで、上記2次元電子ガス除去領域35を形成してもよい。また、図7に示す第2変形例のように、上記第1実施形態のゲート電極33に替えて、ゲート電極38を備えてもよい。このゲート電極38は、上記ゲート電極33と同様に、上記フィンガー状のドレイン電極11と上記フィンガー状のソース電極12との間で長手方向に延在している複数の長手方向延在部38Aと各長手方向延在部38Aを接続する接続部38Bとを有する。一方、このゲート電極38は、各長手方向延在部38Aを挟んで上記接続部38Bと対向して短手方向に延在しているもう1つの接続部38を有する点が、上記ゲート電極33と異なる。このゲート電極38によれば、各ドレイン電極11の両端11A11Bを含む各ドレイン電極11の周囲を取り囲んでいると共に各ソース電極12の両端12A12Bを含む各ソース電極12の周囲を取り囲んでいる。これにより、上記オフ耐圧試験時にドレイン電極11の端部への電子流の集中が抑制されると考えられ、静的なオフ耐圧の向上を図れる。また、上記第1実施形態では、各ソース電極12の長手方向の長さL12を各ドレイン電極11の長手方向の長さL11と同じ長さにすると共に各ソース電極12の長手方向の端12A12Bの長手方向の位置を上記ドレイン電極11の長手方向の端11A11Bの長手方向の位置と一致させたが、上記ソース電極12の長手方向の長さを上記ドレイン電極11の長手方向の長さよりも短くしてもよい。この場合、上記ソース電極12の長手方向の両端12A12Bから上記長手方向と直交する短手方向に伸ばした仮想線が上記ドレイン電極11と交差するようにソース電極とドレイン電極を配置する。また、上記ソース電極12の長手方向の長さを上記ドレイン電極11の長手方向の長さよりも短くした場合に、上記ソース電極12の長手方向の両端12A12Bのうちの一方から上記短手方向に伸ばした仮想線がドレイン電極11の長手方向の端に接していて、両端12A12Bのうちの他方から上記短手方向に伸ばした仮想線がドレイン電極11に交差していてもよい。図8は、この発明の第2実施形態であるGaNHFETの平面模式図である。また、図9は、図8のE-E線断面を示す図である。また、図10は、図8のF-F線断面を示す図である。図9図10に示すように、この第2実施形態は、Si基板81上に、アンドープGaN層82アンドープAlGaN層83を形成している。アンドープGaN層82とアンドープAlGaN層83がヘテロ接合を有するGaN系積層体85を構成している。上記アンドープGaN層82とアンドープAlGaN層83との界面に2DEG86が発生する。また、上記GaN系積層体85上には、保護膜87、層間絶縁膜88が順次形成されている。上記保護膜87の材料としては、ここでは、例えば、SiNとしたが、SiO2、Al2O3などを用いてもよい。また、上記層間絶縁膜88の材料としては、例えば、ここでは、ポリイミドを用いたが、SOGやBPSGなどの絶縁材料を用いてもよい。また、上記SiN保護膜87の膜厚は、ここでは、一例として、150nmとしたが、20nm~250nmの範囲で設定してもよい。また、上記GaN系積層体85には、アンドープGaN層82に達するリセスが形成され、このリセスにドレイン電極91とソース電極92がオーミック電極として形成されている。このドレイン電極91とソース電極92は、一例として、Ti層Al層TiN層が順に積層されたTiAlTiN電極とした。また、上記保護膜87には開口が形成され、この開口にゲート電極93が形成されている。このゲート電極93は、例えば、TiNで作製され、アンドープAlGaN層83とショットキー接合するショットキー電極として形成されている。また、図9に示すように、上記層間絶縁膜88上にドレイン配線95が形成されている。上記層間絶縁膜88には、スルーホール97が形成され、このスルーホール97を通して、上記ドレイン配線95がドレイン電極91に電気的に接続されている。また、図10に示すように、上記層間絶縁膜88上にソース配線103が形成されている。上記層間絶縁膜88には、スルーホール98が形成され、このスルーホール98を通して、上記ソース配線103がソース電極92に電気的に接続されている。上記ドレイン配線95ソース配線103としては、Ti/AuまたはTi/Alなどを用いている。また、図8に示すように、この実施形態では、各ソース電極92の長手方向の長さL92と各ドレイン電極91の長手方向の長さL91とが同じ長さである。また、上記ソース電極92の長手方向の両端92A92Bから上記長手方向と直交する短手方向に伸ばした仮想線M31M32が上記ドレイン電極91の両端91A91Bと接している。つまり、上記ソース電極92の長手方向の端92A92Bの長手方向の位置は、上記ドレイン電極91の長手方向の端91A91Bの長手方向の位置と一致している。また、各ドレイン電極91の両端91A91Bは、長手方向外方へ凸の湾曲形状である。また、上記ゲート電極93は、上記フィンガー状のドレイン電極91と上記フィンガー状のソース電極92との間で長手方向に延在している長手方向延在部93Aと湾曲部93B93Cとを有している。この湾曲部93Bは、ドレイン電極91の端91Aを囲むように延在しており、ドレイン電極91を挟んで隣り合う2つの長手方向延在部93Aの一端に連なっている。また、上記湾曲部93Cは、ドレイン電極91の端91Bを囲むように延在しており、ドレイン電極91を挟んで隣り合う2つの長手方向延在部93Aの他端に連なっている。また、上記2つの長手方向延在部93Aと湾曲部93Bと湾曲部93Cとが構成する環状部は、上記長手方向に延在する枝部93Dに連なり、この枝部93Dは上記長手方向と直交する方向に延在している連接部93Eに連なっている。図8に示すように、上記ゲート電極93の各長手方向延在部93Aは、ソース電極92との間の短手方向の距離がドレイン電極91との間の短手方向の距離よりも短い。さらに、この実施形態では、図8に示すように、上記ゲート電極93の湾曲部93B93Cに対して外周側へ僅かな間隙を隔てていると共に上記ソース電極92の両端92A92Bに対して長手方向外方へ僅かな間隙を隔てて2次元電子ガス除去領域111111Aが形成されている。この僅かな間隙は、例えば、20μm以下である。上記2次元電子ガス除去領域111111Aは、上記GaN系積層体85に後述するリセスを形成することによって形成している。上記2次元電子ガス除去領域111は、上記ソース電極92の端92A近傍から長手方向外方へ向かって末広がりに広がっていると共にゲート電極93の湾曲部93Bに沿って延在している。また、上記2次元電子ガス除去領域111Aは、上記ソース電極92の端92B近傍から長手方向外方へ向かって末広がりに広がっていると共にゲート電極93の湾曲部93Cに沿って延在している。この2次元電子ガス除去領域111では、図9に示すように、ゲート電極93の湾曲部93Bに対して外周側へ隣接していると共にアンドープGaN層82に達するリセス108を形成することにより、2次元電子ガス86が除去されている。このリセス108は、図10に示すように、上記ソース電極92の端92Aに対して長手方向外方へ隣接している。また、上記ソース電極92の端92Bに対して長手方向外方へ隣接していると共にアンドープGaN層82に達するリセス109を形成することにより、2次元電子ガス86が除去されて上記2次元電子ガス除去領域111Aが形成されている。また、上記2次元電子ガス除去領域111は、上記短手方向の両端のソース電極92の短手方向外側に隣接する領域にもソース電極92に沿って長手方向に延在している。上記構成のGaNHFETは、ノーマリオンタイプであり、上記ゲート電極13に負電圧を印加することで、オフされる。この第2実施形態のGaNHFETの耐圧実験結果は、静的なオフ耐圧が600Vで、ダイナミック耐圧が300Vであり、図17に示す比較例のダイナミック耐圧150Vに比べて、100以上向上していた。図17に示す比較例は、この第2実施形態と比較して、2次元電子ガス除去領域111111Aが形成されていない点と、ソース電極92に替えてソース電極412を備えた点、およびドレイン電極91に替えてドレイン電極411を備えた点が異なる。この比較例のソース電極412は、ソース電極92に相当する長手方向延在部412Aと、この長手方向延在部412Aの長手方向の一端から上記ゲート電極93の湾曲部93Bを囲むように延在している湾曲部412Bと上記長手方向延在部412Aの長手方向の他端から上記ゲート電極93の湾曲部93Cを囲むように延在している湾曲部412Cとを有している。この比較例のドレイン電極411の端411Aと上記ソース電極412の湾曲部412Bとの間の長手方向の距離D2は、ドレイン電極411とソース電極412の長手方向延在部412Aとの間の短手方向の距離D1の15倍である。この比較例のGaNHFETの静的なオフ耐圧は、600Vであった。この静的なオフ耐圧では、ソース電極412の長手方向延在部412Aとドレイン電極411との間で短絡が発生していた。一方、この比較例のダイナミック耐圧は、150Vであり、静的なオフ耐圧600Vの4分の1まで低下していた。この動的な耐圧では、ドレイン電極411の端411A411Bの部分で絶縁破壊が起こっていることが観察された。上記比較例における上記静的なオフ耐圧に対する上記ダイナミック耐圧の低下については、次のように、推定される。すなわち、ゲート電極93にパルス波を印加したときのスイッチング動作による電界の時間的変化によって、局所的に電流が集中し、ドレイン電極411の端411A411Bの部分での絶縁破壊が起こっていると考えられる。つまり、この耐圧低下は、スイッチング時の動的な電界変動が影響していると想像される。これに対して、この実施形態のGaNHFETのダイナミック耐圧は、280Vであり、上記比較例のダイナミック耐圧150Vに比べて、80以上向上していた。なお、この実施形態の静的なオフ耐圧は、600Vであり、上記比較例と同じであった。このように、この第2実施形態によれば、上記比較例に比べて、上記ダイナミック耐圧の低下を抑制できることが判明した。その理由は、上記ソース電極92の長手方向の両端92A92Bに隣接した2次元電子ガス除去領域111111Aを形成した上にソース電極92の長手方向の両端92A92Bがドレイン電極91の長手方向の両端91A91Bよりも長手方向外方へ突出していなく、かつ上記ドレイン電極91の両端91A91Bを湾曲形状としたことで、ダイナミック耐圧試験時にドレイン電極91の端91A91Bへの電子流の集中を抑制できたためと推察される。また、この第2実施形態によれば、前述の第1実施形態に比べて、ダイナミック耐圧が20V向上していた。その理由は、上記2次元電子ガス除去領域111を形成しただけでなく、上記ゲート電極93が長手方向延在部93A湾曲部93B93Cによって、平面視において、上記ドレイン電極91の全体を囲んでいるとともに、上記ドレイン電極91の両端91A91Bを湾曲形状とした構成によると考えられる。上記構成により、ダイナミック耐圧試験時にドレイン電極91の端91A91Bへの電子流の集中をより抑制できたと推察される。なお、上記第2実施形態において、ソース電極92の長手方向の長さをドレイン電極91の長手方向の長さよりも短くしてもよい。この場合、ソース電極92の長手方向の両端92A92Bから上記長手方向と直交する短手方向に伸ばした仮想線がドレイン電極91と交差するようにソース電極92とドレイン電極91を配置する。また、上記ソース電極92の長手方向の長さを上記ドレイン電極91の長手方向の長さよりも短くした場合に、上記ソース電極92の長手方向の両端92A92Bのうちの一方から上記短手方向に伸ばした仮想線がドレイン電極91の長手方向の端に接していて、両端92A92Bのうちの他方から上記短手方向に伸ばした仮想線がドレイン電極91に交差していてもよい。また、上記第2実施形態では、図8に示すように、上記ゲート電極93の湾曲部93B93Cに対して外周側へ僅かな間隙を隔てていると共に上記ソース電極92の両端92A92Bに対して長手方向外方へ僅かな間隙を隔てて2次元電子ガス除去領域111を形成したが、図11に示すように、上記ソース電極92の両端92A92Bに対して長手方向外方へ僅かな間隙を隔てて2次元電子ガス除去領域151152を形成してもよい。この2次元電子ガス除去領域151152は、上記ソース電極92の短手方向の寸法とほぼ同様の短手方向寸法を有し、ほぼ四角形状である。このような四角形状の2次元電子ガス除去領域151152を有する場合にも、上記ソース電極92の両端92A92Bから上記ドレイン電極91の両端91A91Bへの電流パスが形成されることが抑制されると考えられ、ダイナミック耐圧の向上を図れる。なお、上記ソース電極92の両端92A92Bの長手方向に隣接する領域下の2次元電子ガス除去領域151152だけでなく、ドレイン電極91の両端91A91Bに隣接する領域下にも2次元電子ガス除去領域を形成してもよい。また、上記ソース電極92またはドレイン電極91の長手方向の片方の端だけに長手方向に隣接する領域下に2次元電子ガス除去領域を形成してもよい。また、上記第2実施形態では、アンドープGaN層82に達するリセス108109を形成することで上記2次元電子ガス除去領域111111Aを形成したが、上記リセス108109を形成する替わりに上記領域のGaN系積層体85に、ホウ素または鉄等の不純物を注入することで、上記2次元電子ガス除去領域111111Aを形成してもよい。また、上記2次元電子ガス除去領域111は、上記ゲート電極93の湾曲部93B93Cに対して外周側へ間隙を隔てることなく隣り合っていてもよく、上記2次元電子ガス除去領域111111Aは、上記ソース電極92の両端92A92Bに対して長手方向外方へ間隙を隔てることなく隣り合っていてもよい。本明細書において、2次元電子ガス除去領域がソース電極やゲート電極に隣接しているとは、間隙を隔てることなく隣り合っている場合と、上記僅かな間隙を隔てて隣り合っている場合とを含んでいる。ここで、図18の特性K2で、この第2実施形態におけるドレイン電極91の端91A91Bとゲート電極93の湾曲部93B93Cとの間の距離T2と端91A91Bと湾曲部93B93Cとの間の電界Eとの関係を示す。この第2実施形態によれば、上記ドレイン電極91の長手方向の端91A91Bと上記ゲート電極93の湾曲部93B93Cとの間の領域下のGaN系積層体85に2次元電子ガス86を残した。この構成により、上記ドレイン電極91と上記ゲート電極93の湾曲部93B93Cとの間の距離T2を長くすることで、上記ドレイン電極91と上記ゲート電極93の湾曲部93B93Cとの間の電界が急減するから、静的なオフ耐圧の向上を図れる。一方、図18の特性K1は、前述の第1実施形態におけるドレイン電極11の端11Bとゲート電極33の接続部33Bとの間の距離T1と上記端11Bと接続部33Bとの間の電界Eとの関係を示している。この第1実施形態では、上記ドレイン電極11の端11Bとゲート電極33の接続部33Bとの間の2次元電子ガスが削除されている。この構成により、上記距離T1を短くした場合に、上記電界Eが急増することを回避できて、静的なオフ耐圧の急低下を回避できる。図12は、この発明の第3実施形態であるGaNHFETの平面模式図である。また、図13は図12のG-G線断面を示す図であり、図14は図12のH-H線断面を示す図である。また、図15は図12のI-I線断面を示す図であり、図16は図12のJ-J線断面を示す図である。図13~図16の断面図に示すように、この第3実施形態は、Si基板201上に、アンドープGaN層202アンドープAlGaN層203を形成している。アンドープGaN層202とアンドープAlGaN層203がヘテロ接合を有するGaN系積層体205を構成している。上記アンドープGaN層202とアンドープAlGaN層203との界面に2DEG206が発生する。また、上記GaN系積層体205上には、保護膜207、層間絶縁膜208が順次形成されている。上記保護膜207の材料としては、例えば、ここでは、SiNを用いたが、SiO2、Al2O3などを用いてもよい。また、上記層間絶縁膜208の材料としては、例えば、ここでは、ポリイミドを用いたが、SOGやBPSGなどの絶縁材料を用いてもよい。また、上記SiN保護膜207の膜厚は、ここでは、一例として、150nmとしたが、20nm~250nmの範囲で設定してもよい。また、上記GaN系積層体205には、アンドープGaN層202に達するリセスが形成され、このリセスにドレイン電極211とソース電極212がオーミック電極として形成されている。このドレイン電極211とソース電極212は、一例として、Ti層Al層TiN層が順に積層されたTiAlTiN電極とした。また、上記保護膜207には開口が形成され、この開口にゲート電極230が形成されている。このゲート電極230は、例えば、TiNで作製され、アンドープAlGaN層3とショットキー接合するショットキー電極として形成されている。また、図12に示すように、この第3実施形態は、3本のフィンガー状のドレイン電極211と4本のフィンガー状のソース電極212を備えている。上記ドレイン電極211と上記ソース電極212は、上記ドレイン電極211ソース電極212がフィンガー状に長手方向に延在している方向と直交する短手方向に予め定められた間隔を隔てて交互に配置されている。また、上記ドレイン電極211と上記ソース電極212は、互いに略平行に延在している。また、この第3実施形態では、各ソース電極212の長手方向の一端部212Aは、各ドレイン電極211の長手方向の一端211Aよりも長手方向一端側へ突出している。つまり、上記フィンガー状のソース電極212の長手方向の一端部212Aは、上記フィンガー状のドレイン電極211の長手方向の一端211Aから上記長手方向と直交する短手方向に伸ばした仮想線M71よりも長手方向外方に位置している。各ドレイン電極211の長手方向の他端211Bは短手方向に延在するドレイン電極接続部213に電気的に接続されている。また、各ソース電極212の長手方向の一端部212Aは、短手方向に延在するソース電極接続部214に電気的に接続されている。また、上記ゲート電極230は、平面視において、上記フィンガー状のドレイン電極211と上記フィンガー状のソース電極212との間で長手方向に延在している複数の長手方向延在部230Bと各長手方向延在部230Bを一端部で接続する接続部230Cと各長手方向延在部230Bを他端部で接続する接続部230Aとを有する。上記接続部230Cは、各ドレイン電極211の一端211Aの長手方向の外方で上記長手方向と直交する短手方向に延在している。また、上記接続部230Aは、各ソース電極212の他端部212Bの長手方向の外方で上記長手方向と直交する短手方向に延在している。図12に示すように、上記ゲート電極230の各長手方向延在部230Bは、ソース電極212との間の短手方向の距離がドレイン電極211との間の短手方向の距離よりも短い。図12のH-H線断面図である図14および図12のI-I線断面図である図15に示すように、上記アンドープGaN層202に達するリセス250Bが、各ソース電極212の一端部212Aとゲート電極230の長手方向延在部230Bとの間の領域下に形成されている。このリセス250Bにより、図12に示す2次元電子ガス除去領域260Bが形成されている。この2次元電子ガス除去領域260Bは、上記ドレイン電極211の長手方向の一方の端211Aから上記短手方向に伸ばした仮想線M71よりも長手方向外方に位置すると共に上記ソース電極212の一端部212Aに対して上記短手方向に隣接する領域の下の上記GaN系積層体205に形成されている。また、図12のG-G線断面図である図13に示すように、上記アンドープGaN層202に達するリセス250Aが、上記ソース電極接続部214と上記ゲート電極230の長手方向延在部230Cとの間の領域下に形成されている。このリセス250Aにより、図12に示す2次元電子ガス除去領域260Aが形成されている。この2次元電子ガス除去領域260Aは、上記2次元電子ガス除去領域260Bの長手方向外方に隣接すると共に上記ソース電極212の一端部212Aからソース電極接続部214に沿って短手方向に延在している。なお、この第3実施形態では、アンドープGaN層202に達するリセス250A250Bを形成することで上記2次元電子ガス除去領域260A260Bを形成したが、上記リセス250A250Bを形成する替わりに上記領域のGaN系積層体205に、ホウ素または鉄等の不純物を注入することで、上記2次元電子ガス除去領域260A260Bを形成してもよい。上記構成の第3実施形態によれば、上記ソース電極212の端部212Aに短手方向に隣接する領域下に上記2次元電子ガス除去領域260Bを形成したことで、ソース電極212の端部212Aからドレイン電極211の端211Aへの電子流の集中を抑制して、上記ソース電極212の長手方向の一方の端部212Aが上記ドレイン電極211の長手方向の一方の端211Aよりも長手方向外方に突出していても、動的な耐圧であるダイナミック耐圧の向上を図れる。また、この第3実施形態によれば、上記ドレイン電極211の一端211Aに対して長手方向外方に対向するゲート電極230の長手方向延在部230Cとソース電極接続部214との間に短手方向に延在してソース電極212の端部212A達する2次元電子ガス除去領域260Aを形成したことで、ドレイン電極211の端211Aへの電子流の集中がさらに抑制されると考えられ、動的な耐圧であるダイナミック耐圧の向上を図れる。具体的には、本実施形態では、静的なオフ耐圧が600Vであり、動的なオフ耐圧であるダイナミック耐圧は、300Vであった。したがって、本実施形態によれば、動的な耐圧であるダイナミック耐圧が、従来例に比べて、100以上向上していた。なお、上記第3実施形態において、上記ドレイン電極211の長手方向の端211Aと上記ゲート電極230の接続部230Cとの間で上記端211Aに長手方向に隣接する領域下に2次元電子ガス除去領域を形成してもよい。この場合、上記ダイナミック耐圧試験時にドレイン電極211の端部への電子流の集中を一層抑制できると考えられ、動的なオフ耐圧の向上を図れる。尚、上記第1~第3実施形態において、フィンガー状のドレイン電極1191211を3本備え、フィンガー状のソース電極1292212を4本備えたが、フィンガー状のドレイン電極を2本備え、フィンガー状のソース電極を3本備えて、ドレイン電極とソース電極を長手方向と交差する短手方向に交互に配置してもよい。また、フィンガー状のドレイン電極を1本備え、フィンガー状のソース電極62を2本備えてもよく、フィンガー状のドレイン電極を3本以上備え、フィンガー状のドレイン電極を4本以上備えて、ドレイン電極とソース電極を上記短手方向に交互に配置してもよい。また、上記第1~第3実施形態において、基板181201をSi基板としたが、Si基板に限らず、サファイヤ基板やSiC基板を用いてもよく、サファイヤ基板やSiC基板上に窒化物半導体層を成長させてもよいし、GaN基板にAlGaN層を成長させる等のように、Ga系半導体からなる基板上にGa系半導体層を成長させてもよい。また、適宜、バッファ層を基板と各層間に形成してもよい。また、アンドープGaN層282202とアンドープAlGaN層383203との間に、AlNで作製したヘテロ改善層を形成してもよい。また、上記アンドープAlGaN層383203上にGaNキャップ層を形成してもよい。また、上記第1~第3実施形態では、アンドープGaN層に達するリセスを形成し、このリセスにドレイン電極とソース電極をオーミック電極として形成したが、上記リセスを形成せずに上記アンドープGaN層上のアンドープAlGaN層上にドレイン電極とソース電極を形成し、アンドープAlGaN層の層厚を薄くすることでドレイン電極とソース電極がオーミック電極になるようにしてもよい。また、上記第1~第3実施形態では、ゲート電極3393230をTiNで作製したが、WNで作製してもよい。また、ゲート電極をTiAuやNiAuで作製してもよい。また、上記第1~第3実施形態では、ドレイン電極1191211とソース電極1292212は、一例として、TiAlTiN電極としたが、TiAl電極としてもよく、HfAl電極としてもよく、TiAlCuTiN電極としてもよい。また、上記ドレイン電極ソース電極としては、TiAlまたはHfAl上にNiAuを積層したものとしてもよく、TiAlまたはHfAl上にPtAuを積層したものとしてもよく、TiAlまたはHfAl上にAuを積層したものとしてもよい。また、上記第1~第3実施形態では、保護膜をSiNで作製したが、SiO2、Al2O3などで作製してもよく、SiN膜上にSiO2膜を積層した積層膜としてもよい。また、この発明の電界効果トランジスタにおけるGaN系積層体は、AlXInYGa1-X-YNで表されるGaN系半導体層を含むものでもよい。すなわち、GaN系積層体は、AlGaN、GaN、InGaN等を含むものでもよい。また、ノーマリオンタイプのHFETについて説明したがノーマリオフタイプでも同様の効果が得られる。またショットキーゲートで説明したが絶縁ゲート構造でも構わない。この発明の具体的な実施の形態について説明したが、この発明は上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。