接続パッドと、該接続パッドの所定領域を露出する開口が形成された絶縁膜と、該接続パッドに接続するように該絶縁膜の上方に形成された外部接続用電極とが、第1の面側に設けられた半導体基板を準備する基板準備工程と、前記半導体基板の前記第1の面側に前記外部接続用電極を覆うように第1の封止材料を設けてから、第1の条件で前記封止材料を仮硬化させる仮硬化工程と、仮硬化させた前記第1の封止材料を覆うように第2の封止材料を設けてから、第2の条件で前記第1の封止材料及び前記第2の封止材料を同時に本硬化させる本硬化工程と、を含むことを特徴とする半導体装置の製造方法。前記基板準備工程において、前記半導体基板の前記第1の面に、前記外部接続用電極が設けられた電極配設領域と、前記外部接続用電極が設けられていない電極非配設領域とを有し、かつ、前記電極配設領域には、前記半導体基板の前記第1の面の法線方向から見て、複数の前記外部接続用電極が所定間隔をおいて設けられている前記半導体基板を準備することを含むことを特徴とする請求項1に記載の半導体装置の製造方法。前記仮硬化工程において、前記半導体基板の前記第1の面側に、前記電極配設領域及び前記電極非配設領域を覆うように、前記第1の封止材料を設けることを含むことを特徴とする請求項2に記載の半導体装置の製造方法。前記本硬化工程は、前記仮硬化工程において仮硬化させた前記第1の封止材料上面に形成された凹部を埋めるように前記第2の封止材料を設けることを含むことを特徴とする請求項1乃至3の何れか一項に記載の半導体装置の製造方法。前記仮硬化工程は、前記第1の条件として、第1の所定温度範囲及び第1の所定時間、前記半導体基板を加熱することを含むことを特徴とする請求項1乃至3の何れか一項に記載の半導体装置の製造方法。前記本硬化工程は、前記第2の条件として、前記第1の所定温度範囲の上限値よりも高い上限値を有する温度範囲である第2の所定温度範囲及び前記第1の所定時間の上限値よりも高い上限値を有する時間である第2の所定時間、前記半導体基板を加熱することを含むことを特徴とする請求項5に記載の半導体装置の製造方法。前記仮硬化工程は、前記半導体基板の前記第1の面側に、開口部を有するマスクを密着させて、前記開口部を介して前記封止材料を塗布する印刷法によって、前記第1の封止材料を設けることを含むことを特徴とする請求項1乃至6の何れか一項に記載の半導体装置の製造方法。上述したような半導体装置においては、半導体素子等や絶縁膜、再配線、柱状電極が形成された半導体基板面上に、エポキシ樹脂等からなる封止層を形成することにより、半導体素子等を外部から絶縁するとともに、水分の侵入や物理的圧力等の外的環境から半導体装置を保護している。すなわち、半導体装置の封止構造や封止層を形成する工程は、半導体装置の信頼性を評価するうえで重要な要素として位置付けられている。しかしながら、上述したような半導体装置の一連の製造プロセスにおいて、上述した特許文献1に記載されているように、半導体基板の上面側に複数の柱状電極が均一に配列されていない場合には、次のような問題を有していた。すなわち、柱状電極が配列されていない領域を有する半導体基板に対して、液状の樹脂材料を印刷した後、硬化させて封止層を形成する樹脂封止工程を適用した場合、柱状電極が等間隔で規則的に配列されている領域に比較して、柱状電極が配列されていない領域の封止層の厚みが薄くなる傾向がある。そのため、後工程で、封止層及び柱状電極を研削して、柱状電極の上面を露出させる工程を行った場合に、柱状電極が配列されていない領域が未研削部となって、封止層の上面パッケージ表面に窪み凹部として残ってしまう場合があった。このような封止層の厚みのばらつきやパッケージ表面の窪みは、熱サイクルによるパッケージの歪みや割れを招いたり、外的環境に対する耐性を劣化させるおそれがあった。また、上述したような半導体装置は、高密度実装技術により小型かつ高性能であることを特長としているので、ユーザー等の要望により、その寸法精度寸法誤差の許容範囲や外観等について厳格な規格が設定されている。そのため、パッケージを構成する封止層の厚みのばらつきやパッケージ表面の窪みは、品質管理上の規格外品と判断され、これによって歩留まりの低下を招く場合があった。そこで、本発明は、上述した問題点に鑑み、パッケージのうち封止層の表面に窪みが形成されることを抑制することができる半導体装置の製造方法を提供することを目的とする。本発明に係る半導体装置の製造方法は、接続パッドと、該接続パッドの所定領域を露出する開口が形成された絶縁膜と、該接続パッドに接続するように該絶縁膜の上方に形成された外部接続用電極とが、第1の面側に設けられた半導体基板を準備する基板準備工程と、前記半導体基板の前記第1の面側に前記外部接続用電極を覆うように第1の封止材料を設けてから、第1の条件で前記封止材料を仮硬化させる仮硬化工程と、仮硬化させた前記第1の封止材料を覆うように第2の封止材料を設けてから、第2の条件で前記第1の封止材料及び前記第2の封止材料を同時に本硬化させる本硬化工程と、を含むことを特徴とする。本発明に係る半導体装置の製造方法によれば、半導体基板に柱状電極が均一に配列されていない場合であっても、パッケージのうち封止層の表面に窪みが形成されることを抑制することができる。以下、本発明に係る半導体装置の製造方法について、実施形態を示して詳しく説明する。まず、本発明に係る半導体装置の製造方法を適用して製造される半導体装置について説明する。半導体装置図1は、本発明に係る半導体装置の製造方法により製造される半導体装置の一実施形態を示す概略構成図である。ここで、図1aは、半導体装置の平面図であり、図1bは、図1aに示した半導体装置におけるIB-IB線本明細書においては図1中に示したローマ数字の1に対応する記号として便宜的にIを用いる。に沿った断面を示す図である。本発明に係る製造方法により製造される半導体装置10は、例えば図1a、bに示すように、所定の機能を有する集積回路図示を省略が上面11a側図1aの紙面手前側、及び、図1bの上側;第1の面側に形成されたシリコン基板11を備えている。ここで、集積回路は、周知のトランジスタやダイオード、抵抗、コンデンサ等の素子により形成されている。図1a、bに示すように、シリコン基板11の上面11aには、上記集積回路の各素子に接続されたアルミニウム系金属などからなる複数の接続パッド12が設けられている。また、シリコン基板11の上面11aには、酸化シリコンや窒化シリコンなどからなるパッシベーション膜13が設けられている。ここで、パッシベーション膜13は、シリコン基板11の上面11aの中央部に矩形状または正方形状に形成されている。また、パッシベーション膜13は、シリコン基板11の上面の周縁部の枠状の領域には形成されておらず、該周縁部においてシリコン基板11の上面11aが露出されている。の外周縁全体を枠状に露出させるとともに、当該パッシベーション膜13には、各接続パッド12の中央部を露出させる複数の開口部13hが設けられている。また、パッシベーション膜13の上面には、ポリイミド系樹脂などからなる保護膜14が、シリコン基板11の上面11aに関する法線の方向から見て、即ち、シリコン基板11を平面視して、パッシベーション膜13と略同一の形状となるように設けられている。パッシベーション膜13の開口部13hに対応する部分の保護膜14には開口部14hが設けられている。すなわち、各接続パッド12の中央部は、パッシベーション膜13に設けられた開口部13h、及び、保護膜14に設けられた開口部14hを介して露出されている。本実施形態では、複数の接続パッド12が、シリコン基板11の上面11aの外周縁に沿って、複数の接続パッド12が全体として略矩形枠状をなすように配列されているが、各接続パッド12の配列はこれに限られるものではない。また、図1a、bに示すように、保護膜14の上面には、複数の配線15が設けられている。配線15は、例えば、保護膜14の上面に設けられた銅などからなる下地金属層15-1と、下地金属層15-1の上面に設けられた銅などからなる上部金属層15-2との2層構造を有している。各配線15の一端部15aは、パッシベーション膜13及び保護膜14の開口部13h、14hを介して各接続パッド12に接続され、一方、各配線15の他端部にはランド15bが形成されている。そして、各配線15の一端部15aと他端部ランド15bの間は、これらと一体的に形成された引き回し線部15cにより接続されている。なお、図1aに示した平面図においては、図示の都合上、一部の配線15のみを表記し、他の配線の図示を省略した。また、図1a、bに示すように、各配線15のランド15bの上面には、銅などからなる柱状の外部接続用電極16が設けられている。ここで、外部接続用電極16は、例えば図1aに示すように、シリコン基板11を平面視して、その中央付近の領域R1には設けられず、その周辺領域となる領域R2にのみ設けられている。領域R2に設けられた複数の外部接続用電極16は、矩形状のシリコン基板11の各辺方向図面上下方向及び左右方向に等間隔を有するように正方配列されている。すなわち、シリコン基板11の上面11aに、外部接続用電極16が設けられた電極配設領域R2と、外部接続用電極16が設けられていない電極非配設領域R1とを有し、かつ、電極配設領域R2には、シリコン基板11の上面11aの法線方向から見て、複数の外部接続用電極16が所定間隔をおいて設けられている。また、図1bに示すように、配線15、保護膜14及びシリコン基板11の各上面には、シリカフィラーを含むエポキシ系樹脂などからなる封止層17が、その上面を平坦化されて設けられている。ここで、封止層17は、その上面が外部接続用電極16の上面とほぼ面一となるように設けられている。各外部接続用電極16の上面には半田バンプ18が接続されて設けられている。そして、本実施形態に係る半導体装置10においては、特に、シリコン基板11の上面11aに設けられる封止層17が、液状の封止材料の塗布、脱泡、焼成の各工程からなる封止層形成工程を、製造条件を変えて連続的に繰り返し実行することにより形成されることを特徴としている。ここで、封止層17は、当該製造条件を変えて連続的に形成された各封止膜が一体的に構成されて単一の層をなしている。以下、本実施形態に係る半導体装置10の製造方法を示して、具体的に説明する。半導体装置の製造方法次に、本実施形態に係る半導体装置の製造方法について説明する。図2~図8は、本実施形態に係る半導体装置の製造方法の一例を示す工程断面図である。ここでは、図1bに示した断面構造を有する半導体装置について製造方法を説明する。上述した半導体装置10の製造方法は、まず、図2aに示すように、ウエハ状態のシリコン基板以下、半導体ウエハ21と記す;半導体基板の上面21aに、アルミニウム軽金属などからなる接続パッド12、酸化シリコンなどからなるパッシベーション膜13、及び、ポリイミド系樹脂などからなる保護膜14が形成され、接続パッド12の中央部がパッシベーション膜13及び保護膜14の各開口部13h、14hを介して露出されたものを予め準備する。ここで、半導体ウエハ21の厚さは、図1bに示したシリコン基板11の厚さよりも厚く設定されている。なお、図2aにおいて、符号22で示す領域は、ダイシングストリートである。ここで、ダイシングストリート22及びその両側の近傍領域におけるパッシベーション膜13及び保護膜14は、予め除去されている。次いで、図2bに示すように、パッシベーション膜13及び保護膜14の各開口部13h、14hを介して露出された接続パッド12の上面、保護膜14の上面、並びに、ダイシングストリート22及びその両側の近傍領域に対応する部分における半導体ウエハ21の上面21aに、下地金属層15-1を形成する。ここで、下地金属層15-1は、例えば、無電解メッキにより形成された銅層のみであってもよく、また、スパッタ法により形成された銅層のみであってもよく、さらには、スパッタ法により形成されたチタンなどの薄膜層上にスパッタ法により銅層を形成したものであってもよい。次いで、図2cに示すように、下地金属層15-1の上面にポジ型の液状レジストからなる第1のメッキレジスト膜23をパターン形成する。ここで、後述する上部金属層15-2の形成領域に対応する部分における第1のメッキレジスト膜23には、開口部23hが形成されている。次いで、図3aに示すように、下地金属層15-1をメッキ電流路とした銅の電解メッキを行なうことにより、第1のメッキレジスト膜23の開口部23h内の下地金属層15-1の上面に上部金属層15-2が形成される。その後、下地金属層15-1の上面から第1のメッキレジスト膜23が剥離される。次いで、図3bに示すように、上部金属層15-2及び下地金属層15-1の各上面に、ネガ型のドライフィルムレジストからなる第2のメッキレジスト膜24をパターン形成する。ここで、上部金属層15-2のランド後述する外部接続用電極16の形成領域に対応する部分における第2のメッキレジスト膜24には、開口部24hが形成されている。次いで、図4aに示すように、下地金属層15-1をメッキ電流路とした銅の電解メッキを行なうことにより、第2のメッキレジスト膜24の開口部24h内の上部金属層15-2のランド上面に外部接続用電極16が形成される。このように形成された外部接続用電極16は、上部金属層15-2及び下地金属層15-1を介して接続パッド12に電気的に接続されている。その後、図4bに示すように、上部金属層15-2及び下地金属層15-1の各上面から第2のメッキレジスト膜24が剥離される。なお、この状態では、外部接続用電極16の高さは、図1bに示した外部接続用電極16の高さよりも高くなるように設定されている。次いで、図5aに示すように、上部金属層15-2をマスクとして、当該上部金属層15-2の形成領域直下の領域以外の下地金属層15-1をエッチングして除去することにより、上部金属層15-2の直下にのみ下地金属層15-1を残存させる。これにより、上部金属層15-2とその直下に残存する下地金属層15-1からなる2層構造の配線15が形成される基板準備工程。この配線15の形成工程においては、さらに、酸素プラズマ法などを用いて、下地金属層15-1がエッチング除去された領域の保護膜14や半導体ウエハ21などに対して、アッシング処理を行うものであってもよい。これによれば、保護膜14や半導体ウエハ21上に残存する下地金属層15-1の残渣を除去することができるとともに、後述する封止層形成工程において、保護膜14や半導体ウエハ21と封止層17との密着性を向上させることができる。次いで、図5bに示すように、配線15、外部接続用電極16及び保護膜14の各上面、並びに、ダイシングストリート22及びその両側の近傍領域における半導体ウエハ21の上面に、スクリーン印刷法などを用いてシリカフィラーを含むエポキシ系樹脂などからなる液状の封止材料第1の封止材料33が、外部接続用電極16に接触するように、かつ、外部接続用電極16を覆うようにして塗布される。その後、封止材料に含まれるガス成分を減圧雰囲気下で除去脱泡した後、所定の焼成温度及び焼成時間第1の硬化条件で仮焼成処理を行うことにより、仮硬化状態の封止膜17-1が形成される。ここで、封止膜17-1は、図5bに示すように、外部接続用電極16に接触するように形成され、かつ、その厚さは外部接続用電極16の上面を被覆するように、外部接続用電極16の高さよりもやや厚くなるように設定される。次いで、図6aに示すように、封止膜171が形成された半導体ウエハ21の上面に、上述した封止膜17-1の形成方法と同様の手法を用いて、同一の液状の封止材料第2の封止材料33が塗布される。その後、封止材料33に含まれるガス成分を減圧雰囲気下で除去脱泡した後、所定の焼成温度及び焼成時間第2の硬化条件で本焼成処理を行う。これにより、仮硬化状態の封止膜17-1と、その後に塗布した封止材料33からなる封止膜17-2が、本硬化して、図6bに示すように、境目のない一体の層をなす封止層17が形成される。図6bにおいて、二点鎖線によって便宜的に封止膜17-1の形状を示しているが、封止膜17-1と封止膜17-2とは一体の層をなしている。また、これにより、均一な膜厚を有するとともに、平坦な表面状態の上面を有する封止層17が形成される。ここで、この封止層17の形成方法封止層形成工程の一例について、より具体的に説明する。図9、図10は、本実施形態に係る半導体装置の製造方法に適用される封止層の形成方法を示す概略工程図である。図9、図10においては、図示を簡略化するため、半導体ウエハ21の上面に形成された絶縁膜や配線、電極等の表記を省略した。本実施形態に係る封止層17の形成方法は、まず、図9aに示すように、半導体ウエハ21の上面21aに、当該半導体ウエハ21の外形寸法よりも小さく、かつ、半導体装置の形成領域が露出する開口径を有する開口部31hが設けられたメタルマスク31を載置して密着させる。これにより、メタルマスク31の開口部31h内に、半導体ウエハ21のデバイス領域が露出した状態となる。そして、スクリーン印刷法を用いて、図9a、bに示すように、当該メタルマスク31の上面に沿って、ウレタン等のゴム製のスキージ32を特定方向図では左右方向に摺動させることにより、シリカフィラーを含むエポキシ系樹脂などからなる液状の封止材料33が開口部31h内に塗り込まれる。これにより、当該開口部31h内に露出する半導体ウエハ21の上面21aに封止材料33が塗布される。すなわち、個片化される前の各半導体装置10におけるシリコン基板11の上面11a側に、電極配設領域R2及び電極非配設領域R1を覆うように、封止材料33が塗布される図1a参照。その後、図9cに示すように、メタルマスク31が取り外された半導体ウエハ21を真空チャンバー40内に移送して減圧することにより、封止材料33に含まれるガス成分が除去脱泡される。次いで、図9dに示すように、半導体ウエハ21を焼成炉オーブン50内に移送して、所定の焼成温度及び焼成時間第1の硬化条件で仮焼成処理を行うことにより、図5bに示すように、半導体ウエハ21の上面に仮硬化状態の封止膜17-1が形成される仮硬化工程。この仮硬化工程において塗布される第1の封止材料と、後述する本硬化工程において塗布される第2の封止材料は、便宜上異なる用語を用いただけであり、これらは同じ材料からなる。ここで、仮硬化状態の封止膜17-1を形成する際の仮焼成処理は、例えば50°C~100°C程度の温度で、30分~60分程度実行される。この仮焼成処理における焼成条件第1の硬化条件は、後述する本焼成処理における焼成条件よりも、少なくとも焼成温度が低くなるように設定される。さらには、本焼成処理における焼成条件よりも、焼成時間が短くなるように設定されることが好ましい。なお、本実施形態において、仮硬化状態とは、少なくとも液状の封止材料33の溶剤がある程度気化して流動性が低下し、封止材料の膜厚の変化が観測されなくなった状態であって、かつ、封止材料の架橋反応が完了していない状態と定義する。また、仮焼成処理における具体的な焼成条件は、封止材料の種類や特性などに応じて異なるが、上述した定義に相当する仮硬化状態を実現するような焼成条件を適宜設定するものとする。この仮焼成処理により形成される仮硬化状態の封止膜17-1は、半導体ウエハ21の上面に形成される外部接続用電極16の配列状態に応じて、その膜厚が左右される。すなわち、図5bに示すように、外部接続用電極16が配列されていない領域R1の封止膜17-1の膜厚は、外部接続用電極16が等間隔で規則的に配列されている領域R2の封止膜17-1の膜厚に比較して薄くなる傾向があるため、領域R1に窪み凹部17dが形成される。これは、領域R1では実質的に外部接続用電極16の配列間隔が広く設定された状態に相当するため、液状の封止材料33による表面張力の影響が大きく現れてメニスカスが形成され、領域R1の中央部の液面が下がることに起因するものである。なお、ここでは、窪み17dが形成された封止膜17-1の膜表面の最低となる高さすなわち、半導体ウエハ21の上面21aから封止膜17-1の上面までの高さの最小値が、後述する研削面CS1の位置よりも低いものとする。次に、上述した封止膜17-1の形成方法と同様に、図10aに示すように、半導体ウエハ21の上面21aに、再度開口部31hが設けられたメタルマスク31を載置して密着させる。これにより、メタルマスク31の開口部31h内に、上述した封止膜17-1が露出した状態となる。そして、スクリーン印刷法を用いて、図10a、bに示すように、メタルマスク31の表面に沿って、スキージ32を特定方向図では左右方向に摺動させることにより、封止膜17-1と同一の液状の封止材料33が開口部31h内に露出する封止膜17-1上に塗布される。このとき、図6aに示すように、外部接続用電極16が等間隔で規則的に配列されている領域R2の封止膜17-1上には、封止材料33が薄く塗布されるか、もしくは、ほとんど塗布されない。一方、外部接続用電極16が配列されていない領域R1には、窪み17dを埋め込むように封止材料33が比較的厚く塗布される。その後、図10cに示すように、半導体ウエハ21を真空チャンバー40内で減圧することにより、封止材料33に含まれるガス成分を除去脱泡する。次いで、図10dに示すように、半導体ウエハ21を焼成炉オーブン50内で、所定の焼成温度及び焼成時間第2の硬化条件で本焼成処理を行うことにより、図6bに示すように、仮硬化状態の封止膜17-1と封止材料33からなる封止膜17-2が境目のない一体の層をなす封止層17が形成される本硬化工程。このとき、領域R1において、封止膜17-1に形成された窪み17dに埋め込まれた封止材料33の表面の高さすなわち、半導体ウエハ21の上面21aから封止材料33の上面までの高さは、後述する研削面CS1の位置よりも高くなっている。ここで、封止層17を形成する際の本焼成処理は、例えば180°C~250°C程度の温度で、1~3時間程度実行される。すなわち、この本焼成処理における焼成条件は、上述した仮焼成処理における焼成条件よりも、少なくとも焼成温度が高くなるように設定される。さらには、仮焼成処理における焼成条件よりも、焼成時間が長くなるように設定されることが好ましい。この封止層17は、図6aに示したように、仮硬化状態の封止膜17-1の上面に、領域R1では窪み17dを埋め込むように封止材料33が比較的厚く塗布され、領域R2では封止材料33が薄く塗布された状態で、本焼成処理が行われることにより形成される。この本焼成処理における仮硬化状態の封止膜17-1と封止材料33の硬化の際には、双方の封止材料に十分かつ良好に架橋反応が生じる。これにより、仮硬化状態の封止膜17-1と封止材料33からなる封止膜17-2において一体的に反応が進行して、図6bに示すように、双方の境目がなく一体の層からなる封止層17が形成される。また、この本焼成処理により、均一な膜厚を有するとともに、平坦な表面状態の上面を有する封止層17が形成される。なお、本実施形態においては、スクリーン印刷法を用いて、半導体ウエハ21の上面に封止材料33を塗布する1回目の印刷工程と、仮硬化状態の封止膜17-1上に封止材料33を塗布する2回目の印刷工程において、同一の開口部31hを有するメタルマスク31を使用する場合について説明した。本発明はこれに限定されるものではなく、印刷工程ごとに異なるメタルマスクを使用するものであってもよい。すなわち、1回目の印刷工程において封止材料33が塗布された半導体ウエハ21をメタルマスク31から取り外して、脱泡処理及び焼成処理を行う際に、塗布された封止材料33の端部が垂れて変形するような場合には、2回目の印刷工程において1回目と同じ開口径の開口部31hを有するメタルマスク31を使用することができない。そのため、このような場合には、2回目の印刷工程においてより開口径の大きい開口部を有するメタルマスクを使用して封止材料33が塗布される。次いで、図7aに示すように、上述した封止層17の上面側、及び、外部接続用電極16の上部を機械的に研削して除去することにより、図中の研削面CS1において、外部接続用電極16の上面を露出させるとともに、外部接続用電極16の上面を封止層17の上面とほぼ面一に形成する。これにより、半導体ウエハ21が載置、固定されたステージ図示を省略の基準面半導体ウエハ21の下面に相当するから研削面CS1までの高さ、すなわち、外部接続用電極16の上面までの高さが、任意の寸法に設定される。このとき、上述したように、仮硬化状態において封止膜17-1に窪み17dが形成されていた領域R1には、封止材料33が厚く埋め込まれて本焼成処理が行われ、一体の層からなる封止層17が形成されている。そのため、封止層17及び外部接続用電極16の上部を研削面CS1まで研削した場合であっても、半導体ウエハ21の上面の半導体装置の形成領域全域で、封止層17の上面が均一な高さに設定される。なお、この機械的な研削により外部接続用電極16の上面にバリが生じた場合には、このバリをウェットエッチングなどにより除去し、さらにこの後の酸化を防止するため、外部接続用電極16の上面に無電解メッキによりニッケル層を形成するなどの表面処理を行うようにしてもよい。次いで、図7bに示すように、半導体ウエハ21の下面側を、図中の研削面CS2まで機械的に研削することにより、半導体ウエハ21の厚さを薄くする。ここでは、半導体ウエハ21の上面側をステージ図示を省略上に載置、固定した状態で、半導体ウエハ21の下面側を機械的に研削することにより、ステージの基準面図7aに示した半導体ウエハ21の上面側の研削面CS1に相当するから研削面CS2までの高さ、すなわち、半導体装置10全体の厚みが、任意の寸法に設定される。なお、半導体ウエハ21の下面側を研削する際には、半導体ウエハ21のうちの半導体素子や集積回路が形成された上面側を、テープで覆った状態で行うことが好ましい。次いで、図8aに示すように、外部接続用電極16の上面に半田バンプ18を形成する。ここでは、半田バンプ18として半田ボールを形成する場合について説明したが、ランドグリッドアレイLandgridarray;LGA型のパッケージに適用されるような、半田印刷による突起状の電極パッドを形成するものであってもよい。なお、図7bに示した、半導体ウエハ21の下面側を研削する工程に先立って、外部接続用電極16の上面に半田バンプ18を形成した後に、半導体ウエハ21の下面側を研削するようにしてもよい。次いで、図8bに示すように、封止層17及び半導体ウエハ21をダイシングストリート22に沿って切断して個片化することにより、図1a、bに示した半導体装置10が複数個得られる。作用効果の検証次に、上述した実施形態に係る半導体装置の製造方法の作用効果について、比較例を示して説明する。図11は、本実施形態の比較例となる半導体装置の製造方法に適用される封止層の形成方法を示す概略工程図である。また、図12は、比較例となる半導体装置の製造方法における封止層の表面状態を説明するための概略断面図である。ここでは、上述した実施形態に係る半導体装置の製造方法との対比を簡易にするために、同等の構成については同一の符号を付して示した。本実施形態の比較例となる半導体装置の製造方法においては、次のような封止層の形成方法が適用されているものとする。すなわち、図11aに示すように、まず、図示を省略した保護膜や配線、外部接続用電極等が形成された半導体ウエハ21の上面に、半導体装置の形成領域が露出する開口部31hが設けられたメタルマスク31を載置して密着させる。そして、スクリーン印刷法を用いて、図11a、bに示すように、メタルマスク31の上面に沿って、スキージ32を特定方向図では左右方向に摺動させることにより、液状の封止材料33が開口部31h内に露出する半導体ウエハ21の上面に塗布される。その後、図11cに示すように、半導体ウエハ21を真空チャンバー40内で減圧することにより、封止材料33に含まれるガス成分が除去脱泡される。次いで、図11dに示すように、半導体ウエハ21を焼成炉オーブン50内で、所定の焼成温度及び焼成時間で焼成処理を行うことにより、図12aに示すように、半導体ウエハ21の上面に封止層17pが形成される。ここで、封止層17pを形成する際の焼成処理は、上述した本実施形態における本焼成処理に示した焼成条件と同様に、例えば180°C~250°C程度の温度で、1~3時間程度実行するものとする。このようにして形成された封止層17pは、上述した実施形態においても説明したように、液状の封止材料33による表面張力の影響により、半導体ウエハ21の上面に形成される外部接続用電極16の配列状態に応じて、その膜厚が左右される。すなわち、図12aに示すように、外部接続用電極16が配列されていない領域R1の封止層17pの膜厚は、外部接続用電極16が等間隔で規則的に配列されている領域R2の封止層17pの膜厚に比較して薄くなり、特に、領域R1の中央部の液面が下がることにより窪み17dが形成される。ここで、窪み17dが形成された封止層17pの上面の最低となる高さすなわち、半導体ウエハ21の上面から封止層17pの上面までの高さの最小値が、図12aに示すように、研削面CS1の位置よりも低い場合には、封止層17pの上面側、及び、外部接続用電極16の上部を研削面CS1まで研削して除去する研削工程において、図12bに示すように、領域R1の窪み17dの一部が封止層17pの上面すなわち、パッケージの表面に残ってしまうという問題がある。そのため、このような封止層17pの厚みにばらつきがある半導体装置においては、熱サイクルによるパッケージの歪みや割れを招いたり、外的環境に対する耐性が劣化する可能性があった。また、封止層17pの厚みのばらつきやパッケージ表面の窪みは、品質管理上の規格外品と判断され、半導体装置の信頼性の低下を招く場合があった。なお、図12bに示したような封止層17pの上面の窪み17dを生じさせないようにするためには、図12aに示した封止層17pの形成時に、窪み17dの深さを考慮して、予め封止層17pの厚みを厚くする手法も考えられる。しかし、封止層17pを厚く形成した場合には、焼成処理後に、半導体ウエハ21に反りや湾曲が生じて、後工程で封止層17pを研削加工することができなくなる問題や、仮に半導体ウエハ21に反りや湾曲が生じない場合でも、封止層17pの研削加工の作業時間が長くなったり、封止材料の使用量が増加して製造コストが上昇するなどの問題があり、有効な解決方法とは言えなかった。そこで、本実施形態に係る半導体装置の製造方法においては、半導体装置の製造プロセスにおいて、半導体ウエハの上面への液状の封止材料の塗布、脱泡、仮焼成からなる一連の工程を実行して仮硬化状態の封止膜を形成した後、再度、液状の封止材料の塗布、脱泡、本焼成からなる一連の工程を実行して、均一な膜厚で、平坦な表面状態の上面を有する封止層を形成することを特徴としている。このように、仮硬化状態の封止膜を形成した後に、封止材料を再度塗布ことにより、上述した実施形態においても説明したように、仮硬化状態の封止膜の膜表面に形成された窪みをなくして、均一な膜厚で、平坦な表面状態の上面を有する封止層を形成することができるので、後工程で封止層の上部を所定の高さまで研削した場合であっても、封止層の上面に窪み等が形成されることがない。すなわち、本実施形態に係る半導体装置の製造方法においては、半導体ウエハの上面に設けられた外部接続用電極の配列状態に関わらず、均一な膜厚の封止層や平坦なパッケージ表面を実現することができる。したがって、本実施形態によれば、熱サイクルによるパッケージの歪みや割れ、外的環境に対する耐性の劣化を抑制することができるとともに、品質管理上の規格に適合した、信頼性の高い半導体装置を提供することができる。なお、上述した実施形態においては、図1aに示したように、シリコン基板11を平面視して、中央付近の領域R1に外部接続用電極16が設けられていない半導体装置10について、その製造方法を詳しく説明した。この半導体装置10における外部接続用電極16の配列構造は、実施形態を説明するための一例を示したものに過ぎず、本発明はこれに限定されるものではない。すなわち、本発明に係る半導体装置の製造方法が適用される半導体装置は、シリコン基板を平面視して、外部接続用電極が等間隔で規則的配列された領域上述した領域R2に相当すると、外部接続用電極が配列されていない、もしくは、その配列間隔が不規則に設定された領域上述した領域R1に相当するが混在するものであれば、例えば外部接続用電極が配列されていない領域が、シリコン基板を平面視して、中央付近からずれてシリコン基板のいずれかの辺や角部方向に偏在するものであっても、上述したような作用効果を良好に得ることができる。さらには、シリコン基板を平面視して、隣接する半導体装置に設けられた外部接続用電極同士の間、例えば、ダイシングストリートに重なる領域などの、外部接続用電極が設けられない領域においても同様に、上述したような作用効果を良好に得ることができる。また、上述した実施形態においては、図1に示したように、シリコン基板11上に柱状の外部接続用電極16が配列された半導体装置について、その製造方法を詳しく説明したが、本発明はこれに限定されるものではない。すなわち。上述した実施形態に示した本発明の技術思想によれば、柱状の外部接続用電極に限らず、絶縁膜や配線などを形成することにより、半導体ウエハやシリコン基板の上面に比較的大きな段差が生じている場合であっても、均一な膜厚で、平坦な表面状態の上面を有する封止層を形成することができる。また、上述した実施形態に示した半導体装置においては、接続パッド12と外部接続用電極16に接続される配線15として、下地金属層15-1と上部金属層15-2からなる2層構造の配線を有している場合について説明した。この配線構造は、実施形態を説明するための一例を示したものに過ぎず、本発明はこれに限定されるものではない。すなわち、本発明に係る半導体装置の製造方法により製造される半導体装置に適用される配線は、例えば、単層の金属層又は導電層からなるものであってもよいし、3層以上の複数層の金属層又は導電層が積層された配線構造を有するものであってもよい。以上、本発明のいくつかの実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載された発明とその均等の範囲を含むものである。以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。付記請求項1に記載の発明は、接続パッドと、該接続パッドの所定領域を露出する開口が形成された絶縁膜と、該接続パッドに接続するように該絶縁膜の上方に形成された外部接続用電極とが、第1の面側に設けられた半導体基板を準備する基板準備工程と、前記半導体基板の前記第1の面側に前記外部接続用電極を覆うように第1の封止材料を設けてから、第1の条件で前記封止材料を仮硬化させる仮硬化工程と、仮硬化させた前記第1の封止材料を覆うように第2の封止材料を設けてから、第2の条件で前記第1の封止材料及び前記第2の封止材料を同時に本硬化させる本硬化工程と、を含むことを特徴とする半導体装置の製造方法である。請求項2に記載の発明は、前記基板準備工程において、前記半導体基板の前記第1の面に、前記外部接続用電極が設けられた電極配設領域と、前記外部接続用電極が設けられていない電極非配設領域とを有し、かつ、前記電極配設領域には、前記半導体基板の前記第1の面の法線方向から見て、複数の前記外部接続用電極が所定間隔をおいて設けられている前記半導体基板を準備することを含むことを特徴とする請求項1に記載の半導体装置の製造方法である。請求項3に記載の発明は、前記仮硬化工程において、前記半導体基板の前記第1の面側に、前記電極配設領域及び前記電極非配設領域を覆うように、前記第1の封止材料を設けることを含むことを特徴とする請求項2に記載の半導体装置の製造方法である。請求項4に記載の発明は、前記本硬化工程は、前記仮硬化工程において仮硬化させた前記第1の封止材料上面に形成された凹部を埋めるように前記第2の封止材料を設けることを含むことを特徴とする請求項1乃至3の何れか一項に記載の半導体装置の製造方法である。請求項5に記載の発明は、前記仮硬化工程は、前記第1の条件として、第1の所定温度範囲及び第1の所定時間、前記半導体基板を加熱することを含むことを特徴とする請求項1乃至3の何れか一項に記載の半導体装置の製造方法である。請求項6に記載の発明は、前記本硬化工程は、前記第2の条件として、前記第1の所定温度範囲の上限値よりも高い上限値を有する温度範囲である第2の所定温度範囲及び前記第1の所定時間の上限値よりも高い上限値を有する時間である第2の所定時間、前記半導体基板を加熱することを含むことを特徴とする請求項5に記載の半導体装置の製造方法である。請求項7に記載の発明は、前記仮硬化工程は、前記半導体基板の第1の面側に、開口部を有するマスクを密着させて、前記開口部を介して前記封止材料を塗布する印刷法によって、前記第1の封止材料を設けることを含むことを特徴とする請求項1乃至6の何れか一項に記載の半導体装置の製造方法である。