第1導電型の第1の不純物層を表面に有する半導体基板上に電極を形成する工程と、この電極の位置を基準にして、前記電極の端部を貫通する条件で前記半導体基板の表面に対して斜め方向から前記第1の不純物層に不純物を注入することにより、一部が前記電極の下に配置された、前記第1の不純物層と接合することによってフォトダイオードを構成する第2導電型の第2の不純物層を形成する工程と、前記電極から露出した前記第2の不純物層の表面に、第1導電型の第3の不純物層を形成する工程と、を具備することを特徴とする固体撮像装置の製造方法。前記第2の不純物層を形成する工程は、前記電極が形成された前記半導体基板上にレジスト層を形成する工程と、この電極の位置を基準にして、前記電極の端部を含む前記半導体基板の所定が露出するように、前記レジスト層に開口部を形成する工程と、前記開口部が形成された前記レジスト層をマスクとして用い、前記電極の端部を貫通する条件で前記半導体基板の表面に対して斜め方向から前記不純物を注入する工程と、を具備することを特徴とする請求項1に記載の固体撮像装置の製造方法。前記半導体基板は、表面が100面であるシリコン基板であるとともに、前記電極はポリシリコンからなることを特徴とする請求項1または2に記載の固体撮像装置の製造方法。前記第2の不純物層を形成する工程は、前記半導体基板の表面に対して7°以上45°以下だけ傾いた方向から前記不純物を注入する工程であることを特徴とする請求項2に記載の固体撮像装置の製造方法。前記第3の不純物層を形成する工程は、前記電極の位置を基準にして、前記半導体基板の表面に対して斜め方向から前記第2の不純物層に不純物を注入することにより、前記第3の不純物層を形成する工程であることを特徴とする請求項1乃至4のいずれかに記載の固体撮像装置の製造方法。実施形態は、残像特性のばらつきを抑制することができる固体撮像装置の製造方法を提供することを目的とする。実施形態に係る固体撮像装置の製造方法は、電極を形成する工程、第2の不純物層を形成する工程、および第3の不純物層を形成する工程、を具備する。前記電極は、第1導電型の第1の不純物層を表面に有する半導体基板上に形成される。前記第2の不純物層は、第2導電型であって、前記電極の位置を基準にして、前記電極の端部を貫通する条件で前記半導体基板の表面に対して斜め方向から前記第1の不純物層に不純物を注入することにより形成されるものである。前記第2の不純物層は、前記第1の不純物層と接合することによってフォトダイオードを構成し、前記第2の不純物層の一部は、前記電極の下に配置される。前記第3の不純物層は、第1導電型であって、前記電極から露出した前記第2の不純物層の表面に形成される。まず、実施形態に係る固体撮像装置の製造方法によって製造された固体撮像装置について、図1を参照して説明する。図1は、固体撮像装置の要部を示す模式的な上面図である。図1に示すように、固体撮像装置10は、画素部11、電荷蓄積部12、電荷転送部13以下、CCD部13と称すを含む構成であり、これらが、例えばシリコンからなるP型の半導体基板に形成されている。画素部11は、受光した光に応じて電荷を発生させるフォトダイオードを有する。画素部11は、例えば互いに離間して列状に複数形成されている。電荷蓄積部12は、画素部11で発生した電荷を読み込んで蓄積するとともに、蓄積された電荷をCCD部13に転送する。電荷蓄積部12は、各画素部11とCCD部13との間にそれぞれ形成されている。CCD部13は、電荷蓄積部12から転送された電荷を、CCD部13の最終段に形成されたフローティングディフュージョン部14FD部14に転送する。CCD部13は、画素部11の列に対して略平行に形成されている。なお、FD部14は、転送された電荷量に基づいて電圧を出力する電荷電圧変換部である。図2は、図1の一点鎖線X-X ́に沿って示す画素部11および電荷蓄積部12の部分断面図である。図2に示すように、画素部11および電荷蓄積部12は、P型の半導体基板15の表面に設けられたP型の第1の不純物層であるP型のウェル16に形成されている。各画素部11は、それぞれ、ウェル16の表面に形成されたN型の第2の不純物層17と、この第2の不純物層17の表面に形成されたP型の第3の不純物層18と、によって形成されている。第2の不純物層17は、電荷蓄積部12に一部がはみ出すように画素部11に形成されている。この第2の不純物層17とウェル16とは、pn接合することによりフォトダイオードを構成している。また、第3の不純物層18は、画素部11において、第2の不純物層17の表面に形成されている。この第3の不純物層18は、第2の不純物層17のシールド層である。なお、各画素部11は、フォトダイオードの他に、例えばフォトダイオードに光を集光するためのマイクロレンズやカラーフィルタ等を備えてもよい。各電荷蓄積部12は、画素部11からはみ出したN型の第2の不純物層17の端部17a、N型の第4の不純物層19、およびゲート電極20、を有する。第4の不純物層19は、第2の不純物層17の端部17aと離間し、かつ後述するCCD部13の第5の不純物層21に接合するように、ウェル16の表面に形成されている。ゲート電極20は、例えばポリシリコンにより形成されたものであって、第4の不純物層19上、および第4の不純物層19と第2の不純物層17の端部17aとの間のウェル16上に、絶縁膜22を介して形成されるとともに、ゲート電極20の端部は、第2の不純物層17の端部17a上に形成される。図3は、第2の不純物層17とゲート電極20との位置関係を示す図である。図3に示すように、形成されるゲート電極20は四角形であり、この端部20aは、第2の不純物層17の端部17aに重なるように形成されている。ゲート電極20の端部20aと第2の不純物層17の端部17aとが重なる部分図3の斜線部分の面積、および第2の不純物層17の端部17aの不純物濃度は、第2の不純物層17の端部17aによって形成されるポテンシャル後述するPn2が、製品に許容される深さになるように調節されている。なお、図4にゲート電極20 ́の変形例を示すように、ゲート電極20 ́は、第2の不純物層17の端部17aに重なる端部20a ́が凸状に形成されたものであってもよい。図5は、画素部11から電荷蓄積部12に電荷を読み出す方法を説明するための図であって、同図aは、図2の一部を拡大した断面図、同図bは、画素部11および電荷蓄積部12に形成されるポテンシャルを示す。図5aに示されるゲート電極20に電圧が印加されない状態において、第2の不純物層17の端部17aが形成するポテンシャルをPn2、第2の不純物層17および第3の不純物層18が形成するポテンシャルをPn3、P型のウェル16が形成するポテンシャルをPp、第4の不純物層19が形成するポテンシャルをPn4とする。図5bに点線で示すように、ポテンシャルPn3はN型の第2の不純物層17およびP型の第3の不純物層18によって形成されるポテンシャルであり、ポテンシャルPpはP型の不純物層であるウェル16によって形成されるポテンシャルである。従って、ポテンシャルPn3はポテンシャルPpより深く形成される。また、ポテンシャルPn4はN型の第4の不純物層19によって形成されるポテンシャルである。従って、ポテンシャルPn4はポテンシャルPpより深く形成される。さらに、ポテンシャルPn2は、図5bにおいては、ポテンシャルPn3より深く、かつポテンシャルPpより浅くなるように形成されている。なお、Pn3とPn2との境界部分、Pn2とPpとの境界部分、PpとPn4との境界部分は、フリンジ効果によって、それぞれ傾斜している。ここで、ポテンシャルPn2は、画素部11から電荷蓄積部12に転送される電荷の転送効率を向上させるために、ポテンシャルPn3よりDだけ深くなるように形成される。しかし、ポテンシャルPn2が深すぎると、この部分に電荷が溜まりすぎ、製品に許容される残像特性を満たせなくなる。従って、ポテンシャルPn2は、製品に許容される深さDになるように形成されている。このポテンシャルPn2の深さDは、ゲート電極20の端部20aと第2の不純物層17の端部17aとが重なる部分の面積以下、重なり面積と称する、および第2の不純物層17の端部17aの不純物濃度を調節することにより、制御することができる。図6は、重なり面積SとポテンシャルPn2との関係を示すグラフであり、横軸は重なり面積Sの大きさ、縦軸はポテンシャルPn2の深さを示す。図6に示すように、重なり面積Sが大きくなると、これに比例してポテンシャルPn2は深くなる。なお、この現象は、狭チャネル効果に基づいている。また、図7は、第2の不純物層17の端部17aの不純物濃度とポテンシャルPn2との関係を示すグラフであり、横軸は不純物濃度、縦軸はポテンシャルPn2の深さを示す。図7に示すように、第2の不純物層17の端部17aの不純物濃度が濃くなると、これに比例してポテンシャルPn2は深くなる。ポテンシャルPn2は、図6および図7に基づいて、重なり面積Sおよび第2の不純物層17の端部17aの不純物濃度を調節することにより、ポテンシャルPn3よりDだけ深くなるように形成されている。この状態において、フォトダイオードで発生した電荷は、ポテンシャルPn2に対応する部分まで転送されるが、ポテンシャルPpが電位障壁となるため、CCD部13まで転送されることはない。この状態から、ゲート電極20に所定の電圧を印加する。すると、図5bに実線で示すように、ゲート電極20直下の各種半導体層によって形成されるポテンシャルPn4、Pp、およびPn2は深くなる。ポテンシャルPpがポテンシャルPn3より深くなるように電圧を印加すれば、ポテンシャルPpが電位障壁になることはないため、フォトダイオードで発生した電荷は、電荷蓄積部12を介してCCD部13に転送される。次に、CCD部13について図8を参照して説明する。図8は、図1の一点鎖線Y-Y ́に沿って示すCCD部13の部分断面図である。図8に示すように、CCD部13は、ウェル16の表面に列状に形成された複数のN型の第5の不純物層21と、各第5の不純物層21上に絶縁膜22を介して形成された複数の長方形の転送電極23と、によって形成されている。それぞれの第5の不純物層21は、電荷の転送方向図面右から左に向かう方向に向かって一定の割合で深くなるように形成されている。第5の不純物層21は、不純物が最も深く形成される箇所が、これに隣接する第5の不純物層21のうち、不純物が最も浅く形成される箇所に接合するように形成されている。それぞれの転送電極23は、互いに離間して形成されている。また、それぞれの転送電極23は、この電極23の形状を構成する一辺が、第5の不純物層21上のうち、不純物が最も深い箇所に一致するように形成されている。なお、転送電極23は、例えばポリシリコンにより形成されたものである。このようなCCD部13は、転送電極23に適切な電位を適切なタイミングで印加することにより、第5の不純物層21によって形成されるポテンシャルを制御して、電荷を転送する。転送される電荷は、最終的にCCD部13の最終段に設けられたFD部14に転送される。FD部14では、転送された電荷量に応じて電圧を発生させる。固体撮像装置10によって出力される画像は、FD部14で発生した電圧に基づいて得ることができる。次に、実施形態に係る固体撮像装置の製造方法について、図9乃至図12を参照して説明する。図9乃至図12は、実施形態に係る固体撮像装置の製造方法を説明するための図5aに相当する断面図である。まず図9に示すように、例えばP型のシリコンからなる半導体基板15の所定領域に第1の不純物層としてP型のウェル16を形成した後、このウェル16の表面の所定領域に、電荷蓄積部12のN型の第4の不純物層19を形成する。この後、半導体基板15の表面に絶縁膜22を形成し、第4の不純物層19を含むウェル16上に、絶縁膜22を介してゲート電極20を形成する。ゲート電極20は、例えばポリシリコンをパターニングすることによって形成される。なお、図示は省略するが、例えば、第4の不純物層19を形成する工程においてCCD部13の第5の不純物層21を形成し、ゲート電極20を形成する工程においてCCD部13の転送電極23を形成してもよい。次に、図10を示すように、ゲート電極20、および転送電極23を含む半導体基板15上に第1のレジスト層24を形成する。そして、ゲート電極20の位置を基準にして、第2の不純物層17が形成される領域図3が第1のレジスト層24から露出するように、第1のレジスト層24に第1の開口部25を形成する。形成された第1の開口部25からは、ゲート電極20の端部20aが露出する。第1の開口部25を有する第1のレジスト層24は、後述する第2の不純物層17を形成する工程において、不純物を斜め方向から注入する際のマスクとして使用される。従って、第1の開口部25は、第2の不純物層17が形成される領域図3からわずかに画素部11方向にずれて形成される。なお、第1の開口部25は、ゲート電極20の位置を基準にして形成されるため、高い位置精度で形成される。次に、図11に示すように、第1のレジスト層24が形成された半導体基板15にN型の不純物を注入することにより、ウェル16の表面に第2の不純物層17を形成する。第2の不純物層17は、ウェル16とpn接合し、フォトダイオードが形成される。不純物を注入する条件は、第1のレジスト層24の第1の開口部25から露出したゲート電極20の端部20aを貫通する条件であり、この条件の下、図中の矢印で示すように、不純物が画素部11から電荷蓄積部12に向かう方向に所望の角度θnだけ傾いた方向から、不純物を注入する。ここで所望の角度θnとは、半導体基板15がシリコン基板であり、シリコン基板の表面が100面である場合、例えばθn=7°~45°程度の角度である。なお、この角度θnは、第2の不純物層17の深さ方向における濃度ピークを単一にするための角度である。これに対し、例えばシリコン基板の100面に対して垂直方向θn=0°から不純物を注入すると、シリコン結晶の配列によって、第2の不純物層の深さ方向における濃度ピークが複数個形成される。この結果、第3の不純物層を含む第2の不純物層全体によって形成されるポテンシャルが深さ方向に複数個形成され、画素部-電荷蓄積部間における転送特性にばらつきが生ずる等の問題がある。このように半導体基板15の表面に対して斜め方向から、ゲート電極20を貫通させて不純物を注入すると、第2の不純物層17は、この端部17aがゲート電極20の端部20aの下に潜り込むように形成される。第2の不純物層17の端部17aがゲート電極20の端部20aの下に潜り込むことによって得られる重なり面積Sは、第1のレジスト層24の開口部25の位置、および不純物を注入する角度θnによって決まる。第2の不純物層17は、第1のレジスト層24の開口部25の位置および不純物を注入する角度θnを調節することによって、ゲート電極20との重なり面積Sが所望の面積になるように形成される。さらに第2の不純物層17は、ゲート電極20の端部20aを貫通する条件の範囲内において不純物注入時の不純物加速度を調整する、若しくはゲート電極20の端部の厚さを調整することによって、第2の不純物層17の端部17aの不純物濃度が所望の濃度になるように形成される。これらにより、第2の不純物層17は、この端部17aによって形成されるポテンシャルPn2が、第2、第3の不純物層17、18によって形成されるポテンシャルPn3よりDだけ深くなるように形成される。なお、これらの調節によってもポテンシャルPn2を所望のポテンシャルにすることが困難である場合には、不純物が注入される加速度、および不純物濃度を調節してもよい。次に、第1のレジスト層24を除去した後、図12に示すように、半導体基板15上に、画素部11の第3の不純物層18が形成される領域が露出する第2の開口部27を有する第2のレジスト層26を形成する。そして、第2のレジスト層26をマスクとして、P型の不純物を、図中に矢印で示すように、電荷蓄積部12から画素部11に向かう方向に所望の角度θpだけ傾いた方向から、第2の不純物層17の表面に注入する。これにより、第2の不純物層17の表面にP型の第3の不純物層18を形成する。第2の開口部27を有する第2のレジスト層26は、この第3の不純物層18を形成する工程において、不純物を斜め方向から注入する際のマスクとして使用される。従って、第2の開口部27は、第3の不純物層18が形成される領域からわずかに電荷蓄積部12方向にずれて形成される。なお、第2の開口部27も、第1のレジスト層24の第1の開口部25と同様に、ゲート電極20の位置を基準にして形成されるため、高い位置精度で形成される。このようにP型の不純物は斜め方向から注入され、さらにこの不純物の注入条件に関わらず、P型の不純物はゲート電極20を貫通することはないため、第3の不純物層18は、ゲート電極20の端部20aからわずかに離れた位置に形成される。これにより、第3の不純物層18が拡散して第2の不純物層17からはみ出すことによって電位障壁が形成されることを抑制することができる。最後に、第2のレジスト層26を除去し、上述の固体撮像装置10を製造することができる。以上に示す本実施形態に係る固体撮像装置の製造方法によれば、ゲート電極20の位置を基準にして、第1のレジスト層24に、第2の不純物層17を形成するための第1の開口部25を形成し、この第1のレジスト層24をマスクとして用いて第2の不純物層17を形成する。従って、高い位置精度で第1の開口部25、すなわち第2の不純物層17を形成することができる。例えば、従来はゲート電極20に対する第2の不純物層17の位置が±0.14μm程度ずれていたが、本実施形態に係る方法によれば、ゲート電極20に対する第2の不純物層17の位置のずれは、±0.10μm程度まで抑制することができる。このように、本実施形態に係る固体撮像装置の製造方法によれば、高い位置精度で第2の不純物層17を形成することができるため、ゲート電極20の端部20aと第2の不純物層17の端部17aとの重なり面積Sのばらつきを抑制することができる。この結果、電荷蓄積部12毎の残像特性のばらつき、あるいは製品毎の残像特性のばらつきは、抑制される。さらに、本実施形態に係る固体撮像装置の製造方法においては、第2の不純物層17を形成するための不純物を斜め方向から注入するため、第2の不純物層17の深さ方向における濃度ピークを単一にすることができる。従って、画素部11-電荷蓄積部12間毎の転送特性のばらつきも抑制される。以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。