検出対象の直流高電圧を周波数に変換する電圧-周波数変換回路と、前記電圧-周波数変換回路により変換された周波数に応じた直流低電圧に変換する周波数-電圧変換回路と、を備え、前記電圧-周波数変換回路は、検出対象の直流出力電圧が印加される第1抵抗と、前記第1抵抗の出力ノードに直接またはインダクタを介して接続され、前記第1抵抗に流れる電流に応じた電荷を蓄積する第1容量と、前記第1抵抗の出力ノードに接続され、電流を光パルス信号に変換して当該光パルス信号を前記周波数-電圧変換回路の受光素子に伝達する発光素子と、前記第1抵抗の出力ノードに逆バイアス接続されるツェナーダイオードと、前記発光素子への電流流入をスイッチングするスイッチ部と、を含み、前記スイッチ部は、前記出力ノードの電圧が前記ツェナーダイオードのツェナー電圧以上になるとオンして前記発光素子に電流を流入させ、前記ツェナーダイオードに流れる電流が所定の値より小さくなるとオフして前記発光素子への電流流入を停止させることを特徴とする電圧変換システム。前記周波数-電圧変換回路は、検出用電圧を出力する出力端子に接続された第2抵抗と、前記第2抵抗の出力ノードに接続され、前記出力端子から前記第2抵抗を介して流れる電流に応じた電荷を蓄積する第2容量と、前記第2抵抗の出力ノードの電圧と、前記ツェナー電圧の1/nnは1を超える数に設定された参照電圧とを比較し、その比較結果に応じた電圧を第3抵抗を介して前記出力端子に出力するコンパレータと、前記第2抵抗の出力ノードとグラウンドとの間に接続され、前記発光素子から伝達された光パルス信号を受信し、当該光パルス信号に応じてオンオフする受光素子と、を含み、前記コンパレータの出力端子と、前記コンパレータの反転入力端子との間に、前記第2容量の充電電圧の非線形性を補償するための第3容量が接続されることを特徴とする請求項1に記載の電圧変換システム。検出対象の直流高電圧が印加される抵抗と、前記抵抗の出力ノードに直接またはインダクタを介して接続され、前記抵抗に流れる電流に応じた電荷を蓄積する容量と、前記抵抗の出力ノードに接続され、電流を光パルス信号に変換して当該光パルス信号を周波数-電圧変換回路の受光素子に伝達する発光素子と、前記抵抗の出力ノードに逆バイアス接続されるツェナーダイオードと、前記発光素子への電流流入をスイッチングするスイッチ部と、を含み、前記スイッチ部は、前記出力ノードの電圧が前記ツェナーダイオードのツェナー電圧以上になるとオンして前記発光素子に電流を流入させ、前記ツェナーダイオードに流れる電流が所定の値より小さくなるとオフして前記発光素子への電流流入を停止させることを特徴とする電圧-周波数変換回路。検出対象の直流高電圧が印加される抵抗と、前記抵抗の出力ノードに接続され、前記抵抗に流れる電流に応じた電荷を蓄積する容量と、前記抵抗の出力ノードに接続され、電流を光パルス信号に変換して当該光パルス信号を周波数-電圧変換回路の受光素子に伝達する発光素子と、前記発光素子への電流流入をスイッチングするスイッチ部と、前記抵抗の出力ノードの電圧と第1参照電圧とを比較し、前記出力ノードの電圧が前記第1参照電圧以上になると前記スイッチ部をオンして、前記発光素子に電流を流入させるコンパレータと、前記容量に追加的な電流を流すための電流源と、前記直流高電圧と第2参照電圧とを差動増幅して生成した電圧により、前記電流源を制御する差動増幅回路と、を備えることを特徴とする電圧-周波数変換回路。検出対象の直流高電圧が印加される抵抗と、前記抵抗の出力ノードに接続され、前記抵抗に流れる電流に応じた電荷を蓄積する容量と、前記抵抗の出力ノードに接続され、電流を光パルス信号に変換して当該光パルス信号を周波数-電圧変換回路の受光素子に伝達する発光素子と、前記発光素子への電流流入をスイッチングするスイッチ部と、前記抵抗の出力ノードの電圧と参照電圧とを比較し、前記出力ノードの電圧が前記参照電圧以上になると前記スイッチ部をオンして、前記発光素子に電流を流入させるコンパレータと、前記直流高電圧が設定値以下になると前記参照電圧を低下させる参照電圧補正部と、を備えることを特徴とする電圧-周波数変換回路。検出用電圧を出力する出力端子に接続された第1抵抗と、前記第1抵抗の出力ノードに接続され、前記出力端子から前記第1抵抗を介して流れる電流に応じた電荷を蓄積する第1容量と、前記第1抵抗の出力ノードの電圧と参照電圧とを比較し、その比較結果に応じた電圧を第2抵抗を介して前記出力端子に出力するコンパレータと、前記第1抵抗の出力ノードとグラウンドとの間に接続され、検出対象の直流出力電圧を周波数に変換する電圧-周波数変換回路の発光素子から伝達された光パルス信号を受信し、当該光パルス信号に応じてオンオフする受光素子と、を含み、前記コンパレータの出力端子と、前記コンパレータの反転入力端子との間に、前記第1容量の充電電圧の非線形性を補償するための第2容量が接続されることを特徴とする周波数-電圧変換回路。図1に示した電圧検出システム500では出力トランスT1のリーケージインダクタンスL5による影響を受けて電圧の検出精度が低下することがある。また、直流高電圧の出力電圧を直接降圧するのではなく、第1整流回路510による整流前の交流電圧を降圧しているため、その降圧後に第2整流回路520による整流が必要となる。すなわち、追加的な整流回路が必要となる。本発明はこうした状況に鑑みてなされたものであり、その目的は、直流高電圧を高精度に検出するのに有効な技術を提供することにある。上記課題を解決するために、本発明のある態様の電圧変換システムは、検出対象の直流高電圧を周波数に変換する電圧-周波数変換回路と、電圧-周波数変換回路により変換された周波数に応じた直流低電圧に変換する周波数-電圧変換回路と、を備える。電圧-周波数変換回路は、検出対象の直流出力電圧が印加される第1抵抗と、第1抵抗の出力ノードに直接またはインダクタを介して接続され、第1抵抗に流れる電流に応じた電荷を蓄積する第1容量と、第1抵抗の出力ノードに接続され、電流を光パルス信号に変換して当該光パルス信号を周波数-電圧変換回路の受光素子に伝達する発光素子と、第1抵抗の出力ノードに逆バイアス接続されるツェナーダイオードと、発光素子への電流流入をスイッチングするスイッチ部と、を含む。スイッチ部は、出力ノードの電圧がツェナーダイオードのツェナー電圧以上になるとオンして発光素子に電流を流入させ、ツェナーダイオードに流れる電流が所定の値より小さくなるとオフして発光素子への電流流入を停止させる。この態様によると、電圧-周波数変換回路において能動素子を使用せずに、直流高電圧を直流低電圧に変換できる。また、電圧-周波数変換回路から光パルス信号を用いて周波数-電圧変換回路に検出対象の電圧を伝達するため、安全に電圧を検出できる。周波数-電圧変換回路は、検出用電圧を出力する出力端子に接続された第2抵抗と、第2抵抗の出力ノードに接続され、出力端子から第2抵抗を介して流れる電流に応じた電荷を蓄積する第2容量と、第2抵抗の出力ノードの電圧と、ツェナー電圧の1/nnは1を超える数に設定された参照電圧とを比較し、その比較結果に応じた電圧を第3抵抗を介して出力端子に出力するコンパレータと、第2抵抗の出力ノードとグラウンドとの間に接続され、発光素子から伝達された光パルス信号を受信し、当該光パルス信号に応じてオンオフする受光素子と、を含んでもよい。コンパレータの出力端子と、コンパレータの反転入力端子との間に、第2容量の充電電圧の非線形性を補償するための第3容量が接続されてもよい。これによれば、周波数-電圧変換回路側において、電圧-周波数変換回路側の第1容量に対応する第2容量がエクスポネンシャル充電することによる、第2容量の充電電圧の非線形性を補償することができる。本発明の別の態様は、電圧-周波数変換回路である。この電圧-周波数変換回路は、検出対象の直流高電圧が印加される抵抗と、抵抗の出力ノードに直接またはインダクタを介して接続され、抵抗に流れる電流に応じた電荷を蓄積する容量と、抵抗の出力ノードに接続され、電流を光パルス信号に変換して当該光パルス信号を周波数-電圧変換回路の受光素子に伝達する発光素子と、抵抗の出力ノードに逆バイアス接続されるツェナーダイオードと、発光素子への電流流入をスイッチングするスイッチ部と、を含む。スイッチ部は、出力ノードの電圧がツェナーダイオードのツェナー電圧以上になるとオンして発光素子に電流を流入させ、ツェナーダイオードに流れる電流が所定の値より小さくなるとオフして発光素子への電流流入を停止させる。この態様によると、能動素子を使用せずに、電圧を周波数に変換できる。本発明のさらに別の態様もまた、電圧-周波数変換回路である。この電圧-周波数変換回路は、検出対象の直流高電圧が印加される抵抗と、抵抗の出力ノードに接続され、抵抗に流れる電流に応じた電荷を蓄積する容量と、抵抗の出力ノードに接続され、電流を光パルス信号に変換して当該光パルス信号を周波数-電圧変換回路の受光素子に伝達する発光素子と、発光素子への電流流入をスイッチングするスイッチ部と、抵抗の出力ノードの電圧と第1参照電圧とを比較し、出力ノードの電圧が第1参照電圧以上になるとスイッチ部をオンして、発光素子に電流を流入させるコンパレータと、容量に追加的な電流を流すための電流源と、直流出力電圧と第2参照電圧とを差動増幅して生成した電圧により、電流源を制御する差動増幅回路と、を備える。この態様によると、容量に追加的な電流を流して容量への充電速度を調整することにより、容量がエクスポネンシャル充電することによる、容量の充電電圧の非線形性を補償することができる。本発明のさらに別の態様もまた、電圧-周波数変換回路である。この電圧-周波数変換回路は、検出対象の直流高電圧が印加される抵抗と、抵抗の出力ノードに接続され、抵抗に流れる電流に応じた電荷を蓄積する容量と、抵抗の出力ノードに接続され、電流を光パルス信号に変換して当該光パルス信号を周波数-電圧変換回路の受光素子に伝達する発光素子と、発光素子への電流流入をスイッチングするスイッチ部と、抵抗の出力ノードの電圧と参照電圧とを比較し、出力ノードの電圧が参照電圧以上になるとスイッチ部をオンして、発光素子に電流を流入させるコンパレータと、直流出力電圧が設定値以下になると参照電圧を低下させる参照電圧補正部と、を備える。この態様によると、コンパレータの参照電圧を低下させて、容量への充電速度を調整することにより、容量がエクスポネンシャル充電することによる、容量の充電電圧の非線形性を補償することができる。本発明のさらに別の態様は、周波数-電圧変換回路である。この周波数-電圧変換回路は、検出用電圧を出力する出力端子に接続された第1抵抗と、第1抵抗の出力ノードに接続され、出力端子から第1抵抗を介して流れる電流に応じた電荷を蓄積する第1容量と、第1抵抗の出力ノードの電圧と参照電圧とを比較し、その比較結果に応じた電圧を第2抵抗を介して出力端子に出力するコンパレータと、第1抵抗の出力ノードとグラウンドとの間に接続され、検出対象の直流出力電圧を周波数に変換する電圧-周波数変換回路の発光素子から伝達された光パルス信号を受信し、当該光パルス信号に応じてオンオフする受光素子と、を含む。コンパレータの出力端子と、コンパレータの反転入力端子との間に、第1容量の充電電圧の非線形性を補償するための第2容量が接続される。この態様によると、周波数を電圧に変換する際に、第1容量がエクスポネンシャル充電することによる、第1容量の充電電圧の非線形性を補償することができる。本発明によれば、直流高電圧を高精度に検出できる。図2は、本発明の実施の形態に係る電圧検出システム100の構成を示す図である。電圧検出システム100は、第1抵抗R1、電圧-周波数変換器10a、フォトカプラPcおよび周波数-電圧変換器20aを備える。フォトカプラPcは発光素子としてのフォトダイオードPdおよび受光素子としてのフォトトランジスタPtにより構成される。図2の例では、フォトダイオードPdから発光された光信号は、光ファイバ15を介してフォトトランジスタPtに伝達される。第1抵抗R1、電圧-周波数変換器10aおよびフォトダイオードPdは、高圧部を構成する。以下、これらの構成を総称して電圧-周波数変換回路10という。フォトトランジスタPtおよび周波数-電圧変換器20aは、低圧部を構成する。以下、これらの構成を総称して周波数-電圧変換回路20という。電圧-周波数変換回路以下、V-F変換回路と表記する10は、検出対象の直流高電圧本実施の形態では、給電装置用のコンバータ出力電圧Vconvを周波数に変換する。より具体的には、V-F変換回路10は当該コンバータ出力電圧Vconvに比例した周波数の光パルス信号を発生させ、フォトカプラPcで絶縁された周波数-電圧変換回路以下、F-V変換回路と表記する20に伝達する。F-V変換回路20は、V-F変換回路10から伝達された光パルス信号の周波数に応じた直流低電圧を生成する。図示しない電圧検出回路は、この直流低電圧を検出することにより、検出対象の直流高電圧を計測できる。図3は、V-F変換回路10の基本構成例を示す図である。図3に示すV-F変換回路10は、第1抵抗R1、第1容量C1、フォトダイオードPd、コンパレータCmpおよび第1トランジスタQ1を備える。第1抵抗R1の入力端子には、コンバータ出力電圧Vconvが印加される。第1抵抗R1の出力端子と、グラウンドとの間に第1容量C1が接続される。第1容量C1は、第1抵抗R1に流れる電流に応じた電荷エネルギーを蓄積する。第1抵抗R1と第1容量C1との間のノードと、グラウンドとの間に、フォトダイオードPdおよび第1トランジスタQ1の直列回路が接続される。より具体的には、当該ノードにフォトダイオードPdのアノード端子が接続され、フォトダイオードPdのカソード端子に第1トランジスタQ1のコレクタ端子が接続され、第1トランジスタQ1のエミッタ端子にグラウンドが接続される。コンパレータCmpの反転入力端子には、第1抵抗R1と第1容量C1との間のノードの電圧が入力され、その非反転入力端子には参照電圧Vrefが入力される。コンパレータCmpの出力端子は、第1トランジスタQ1のベース端子に接続される。コンバータ出力電圧Vconvは第1抵抗R1を介して第1容量C1に充電され、第1容量C1の充電電圧が参照電圧Vrefに到達するとコンパレータCmpの出力が反転する。具体的には、ローレベルからハイレベルに変化する。これにより、第1トランジスタQ1がオンし、フォトダイオードPdに第1容量C1からの放電電流が流入し、フォトダイオードPdが発光する。放電により第1容量C1の充電電圧が参照電圧Vref未満になると、コンパレータCmpの出力が反転する。これにより、第1トランジスタQ1がオフされ、フォトダイオードPdが消光するとともに、第1容量C1への充電が再開される。この過程が繰り返されることにより、光パルス信号が生成される。第1容量C1の充電時間の長さすなわち、フォトカプラPcの発振周波数は、検出対象の電圧の大きさに比例するため、電圧を周波数に変換できる。F-V変換回路20は、V-F変換回路10から受信したパルス信号の周波数を電圧に変換することにより、直流高電圧を直流低電圧へ変換できる。図4は、第1容量C1の充電電圧Vc1およびフォトダイオードPdに流れる電流Ipdの波形を示す図である。V-F変換回路10にコンバータ出力電圧Vconvが印加されると第1容量C1に電圧が充電される。第1容量C1の静電容量をC、第1容量C1の電圧をVc1、第1容量C1に流れる電流をIc1とすると、Vc1=1/CIc1/tの関係式が成り立つ。この式より、時間経過とともに第1容量C1の電圧Vc1が上昇することがわかる。第1容量C1の電圧Vc1が参照電圧Vref以上になると、第1トランジスタQ1がオンし、第1容量C1からフォトダイオードPdに放電電流が流れ、フォトダイオードPdが発光する。図3に示したV-F変換回路10において、第1抵抗R1の抵抗値を大きくして、小さな電流で第1容量C1を充電することが好ましい。そして、短時間でその充電された電荷をフォトダイオードPdに供給し、大きな光パルス信号を得ることが好ましい。これにより、コンパレータCmpおよび参照電圧Vrefの電圧源の消費電力を低減できる。図5は、V-F変換回路10の第1構成例を示す図である。第1構成例は、図3に示した基本構成例と比較し、能動素子を使用しない例である。図3のコンパレータCmpを第1ツェナーダイオードZD1で代替した構成である。図5に示すV-F変換回路10は、第1抵抗R1、第1インダクタL1、第1容量C1、第1ダイオードD1、第2抵抗R2、フォトダイオードPd、第1ツェナーダイオードZD1および第1aトランジスタQ1a、第1bトランジスタQ1bおよび第3抵抗R3を備える。第1抵抗R1の入力端子にはコンバータ出力電圧Vconvが印加される。第1抵抗R1はV-F変換回路10に流れる電流量を決定する。第1抵抗R1の出力端子と、グラウンドとの間に第1インダクタL1と第1容量C1の直列回路が接続される。第1インダクタL1は、第1aトランジスタQ1aおよび第1bトランジスタQ1bがオンした後、第1容量C1と共振して第1aトランジスタQ1aおよび第1bトランジスタQ1bをオフする。第1容量C1は、コンバータ出力電圧Vconvによって充電され、第1容量C1の電圧が第1ツェナーダイオードZD1のツェナー電圧ブレイクダウン電圧ともいうを以上になると放電する。第1容量C1と並列に第1ダイオードD1が接続される。第1ダイオードD1のアノード端子はグラウンドに接続され、カソード端子は第1インダクタL1に接続される。第1ダイオードD1は第1容量C1が逆方向に充電されることを防止する。第1抵抗R1と第1インダクタL1との間のノードに、第2抵抗R2の入力端子が接続され、第2抵抗R2の出力端子にフォトダイオードPdのアノード端子が接続され、フォトダイオードPdのカソード端子に第1bトランジスタQ1bのコレクタ端子が接続される。第1bトランジスタQ1bのエミッタ端子は第3抵抗R3の入力端子に接続され、第3抵抗R3の出力端子はグラウンドに接続される。第2抵抗R2は、第1bトランジスタQ1b側に流れる電流量を決定する。フォトダイオードPdは、第1容量C1の放電電流により発光し、V-F変換を行う。第1抵抗R1と第1インダクタL1との間のノードに、第1ツェナーダイオードZD1のカソード端子が接続され、第1ツェナーダイオードZD1のアノード端子が、第1bトランジスタQ1bと第3抵抗R3との間のノードに接続される。第1aトランジスタQ1aのコレクタ端子は第1bトランジスタQ1bのベース端子と接続され、第1aトランジスタQ1aのエミッタ端子はグラウンドに接続され、第1aトランジスタQ1aのベース端子は第1ツェナーダイオードZD1と第3抵抗R3との間のノードに接続される。当該ノードには第1bトランジスタQ1bのエミッタ端子も接続される。第1ツェナーダイオードZD1は、第1aトランジスタQ1aがオンする閾値電圧を設定する。当該閾値電圧は、図3、図4の参照電圧Vrefに相当する。第1aトランジスタQ1aおよび第1bトランジスタQ1bは、第1容量C1の充電電圧が上記閾値電圧まで上昇したときにオンして、フォトダイオードPdに電流を流す。すなわち、第1aトランジスタQ1aおよび第1bトランジスタQ1bは、フォトダイオードPdに電流を流すか否かを決定するスイッチとして機能する。なお、第1aトランジスタQ1aおよび第1bトランジスタQ1bの代わりにサイリスタを用いてもよい。第3抵抗R3は、第1ツェナーダイオードZD1の漏れ電流により第1aトランジスタQ1aがオンしないように当該漏れ電流をグラウンドに流す。図3の基本構成例と同様に、V-F変換回路10にコンバータ出力電圧Vconvが印加されると、第1容量C1への充電が開始され、時間経過とともに第1容量C1の電圧が上昇するステップ1。つぎに、第1容量C1の電圧が第1ツェナーダイオードZD1のツェナー電圧以上になると、第1aトランジスタQ1aがオンし、それに伴って第1bトランジスタQ1bもオンする。これにより、第1容量C1に充電された電荷がフォトダイオードPdに流入し、フォトダイオードPdが発光するステップ2。つぎに、第1容量C1および第1インダクタL1で共振させて第1aトランジスタQ1aおよび第1bトランジスタQ1bを逆バイアスして、第1aトランジスタQ1aおよび第1bトランジスタQ1bをオフするステップ3。このように、ステップ1~ステップ3を繰り返し、フォトダイオードPdを発光させる。第1容量C1の充電速度は第1容量C1に流れる電流に比例し、その電流はコンバータ出力電圧Vconvに比例するため、コンバータ出力電圧Vconvを周波数に変換できる。フォトダイオードPdにより生成された光パルス信号は、F-V変換回路20に入力され、当該光パルス信号に応じた電圧が取得される。なお、図5において第1インダクタL1を用いない構成も可能である。第1抵抗R1、第2抵抗R2、第1ツェナーダイオードZD1、第1aトランジスタQ1aおよび第1bトランジスタQ1bのそれぞれ設定値を調整することにより、共振による逆バイアスを使用しなくても、自己保持電圧により第1aトランジスタQ1aおよび第1bトランジスタQ1bをオフさせることが可能である。つぎに、V-F変換回路10で発生する充電誤差について説明する。以下の説明では、第1容量C1へは0Vから充電するものとし、放電時間はないものと仮定する。第1容量C1への充電について定電流充電とエクスポネンシャル充電の2種類を考える。定電流充電では、第1容量C1への充電電圧は、定電流Vcont/R1で直線的に上昇する。これは理想的な線形モデルである。エクスポネンシャル充電は実際の回路の振る舞いである。定電流充電とエクスポネンシャル充電との差が誤差として現れる。下記式1は定電流充電における第1容量C1の電圧Vを示す。下記式2はエクスポネンシャル充電における第1容量C1の電圧Vを示す。下記式3は定電流充電における第1容量C1の電圧Vが参照電圧Vrefに到達するまでの時間T1を示す。下記式4はエクスポネンシャル充電における第1容量C1の電圧Vが参照電圧Vrefに到達するまでの時間T2を示す。下記式5は時間T1に対する時間T2の誤差δ[]を示す。図6a、bは、図3のV-F変換回路10において、コンバータ出力電圧Vconvの20~2000Vの範囲の誤差δを示す図である。前提として、Vref=5V、R1=4MΩ、C1=0.5μFに設定してシミュレーションしている。図6aは、コンバータ出力電圧Vconvの20~2000Vの範囲の誤差δをプロットした図である。図6bは、図6aの20~200Vの範囲を拡大して示した図である。図6a、bから分かるようにコンバータ出力電圧Vconvが低くなるにつれ、誤差δが大きくなる。とくに、50V以下では5を超える誤差δが発生している。以下、この誤差δを小さくする手法について説明する。まず、コンパレータCmpの参照電圧Vrefを下げる手法について考える。図7は、V-F変換回路10の第2構成例を示す図である。第2構成例は、図3に示した基本構成例と比較し、第4抵抗R4および第2容量C2が追加された構成である。第1抵抗R1および第4抵抗R4のそれぞれの入力端子には、コンバータ出力電圧Vconvが印加される。第1抵抗R1の出力端子と、グラウンドとの間に第1容量C1が接続される。第1抵抗R1と第1容量C1との間のノードと、グラウンドとの間に、フォトダイオードPdおよび第1トランジスタQ1の直列回路が接続される。第4抵抗R4の出力端子と、グラウンドとの間に第2容量C2が接続される。コンパレータCmpの反転入力端子には、第4抵抗R4と第2容量C12との間のノード電圧が入力され、その非反転入力端子には参照電圧Vrefが入力される。コンパレータCmpの出力端子は、第1トランジスタQ1のベース端子に接続される。図8a、bは、図7のV-F変換回路10において、コンバータ出力電圧Vconvの20~2000Vの範囲の誤差δを示す図である。前提として、Vref=1V、R1=4MΩ、C1=0.5μF、R4=20MΩ、C2=0.5μFに設定してシミュレーションしている。すなわち、図7のV-F変換回路10は、図3のV-F変換回路10と比較し、コンパレータCmpの参照電圧Vrefを1/5に設定している。それに対応して、第4抵抗R4の抵抗値を5倍にして第2容量C2に流れ込む電流を1/5にしている。図8aは、コンバータ出力電圧Vconvの20~2000Vの範囲の誤差δをプロットした図である。図8bは、図6aの20~200Vの範囲を拡大して示した図である。図8a、bと図6a、bとを比較すると、低電圧領域の誤差δが改善していることが分かる。このように、コンパレータCmpの参照電圧Vrefを下げることにより、誤差δを改善できる。つぎに、低電圧領域を直線補償する手法について考える。以下の説明では、200V以下の領域を補償する例を挙げる。図9は、V-F変換回路10の第3構成例を示す図である。第3構成例は、図3に示した基本構成例と比較し、電流源Iおよび差動増幅回路Ampが追加された構成である。電流源Iは、たとえば、nチャンネルMOSFETで構成できる。電流源Iの入力端子にはコンバータ出力電圧Vconvが印加される。電流源Iの出力端子は、第1抵抗R1と第1容量C1との間のノードに接続される。すなわち、電流源Iは第1容量C1は追加的な電流を供給することができる。差動増幅回路Ampの反転入力端子にはコンバータ出力電圧Vconvが印加される。その非反転入力端子には第2参照電圧Vref2が入力される。図9の例では第2参照電圧Vref2は200Vである。差動増幅回路Ampは、コンバータ出力電圧Vconvと第2参照電圧Vref2との差分を増幅して電流源Iの制御端子たとえば、ゲート端子に入力する。図9に示す例では、電流源Iから第1容量C1に供給される電流Iは、下記式6により算出される。I=-Vconv-200×6×109.........式6図10a、bは、図9のV-F変換回路10において、コンバータ出力電圧Vconvの20~2000Vの範囲の時間T2、誤差δを示す図である。上述したように、時間T2はエクスポネンシャル充電における第1容量C1の電圧Vが参照電圧Vrefに到達するまでの時間を示す。前提として、Vref=5V、R1=4MΩ、C1=0.5μFに設定してシミュレーションしている。図10aは、コンバータ出力電圧Vconvの20~2000Vの範囲の時間T2および誤差δをまとめた表である。図10bは、コンバータ出力電圧Vconvの20~2000Vの範囲の時間T2および誤差δをプロットした図である。図10bから分かるように、低電圧領域を直線補償することにより、誤差δを2以内に収めることができる。つぎに、低電圧領域で参照電圧Vrefを補償する手法について考える。以下の例では、低電圧領域で参照電圧Vrefを下げて時間周期T2の増加を補償する。図11は、V-F変換回路10の第4構成例を示す図である。第4構成例は、図3に示した基本構成例と比較し、第5抵抗R5、第6抵抗R6、第7抵抗R7、第8抵抗R8、第9抵抗R9、第10抵抗R10、第11抵抗R11、第2ツェナーダイオードZD2および第3ツェナーダイオードD3が追加された構成である。これらの構成は、コンバータ出力電圧Vconvが設定値以下になると参照電圧Vrefを低下させる参照電圧補正部として機能する。コンバータ出力電圧Vconvが印加される第1抵抗R1とグラウンドとの間に、第5抵抗R5と第2ツェナーダイオードZD2の第1直列回路と、第6抵抗R6と第3ツェナーダイオードZD3の第2直列回路とが並列に接続される。第2ツェナーダイオードZD2のカソード端子が第5抵抗R5に接続され、そのアノード端子がグラウンドに接続される。第3ツェナーダイオードZD3のカソード端子が第6抵抗R6に接続され、そのアノード端子がグラウンドに接続される。第7抵抗R7の入力端子は、第5抵抗R5と第2ツェナーダイオードZD2との間のノードに接続され、第8抵抗R8の入力端子は、第6抵抗R6と第3ツェナーダイオードZD3との間のノードに接続される。第7抵抗R7の出力端子と第8抵抗R8の出力端子は結合される。第2トランジスタQ2のベース端子は当該結合ノードに接続され、そのコレクタ端子は第10抵抗R10を介してコンパレータCmpの非反転入力端子に接続され、そのエミッタ端子は第9抵抗R9を介してグラウンドに接続される。参照電圧Vrefは、第2トランジスタQ2のコレクタ端子と第10抵抗R10の入力端子に印加される。第10抵抗R10とコンパレータCmpの非反転入力端子との間のノードと、第2トランジスタQ2のエミッタ端子と第9抵抗との間のノードとの間に、第11抵抗R11が接続される。図11のV-F変換回路10において、第2ツェナーダイオードZD2および第3ツェナーダイオードZD3を用いて、コンバータ出力電圧Vconvの20~200Vの範囲で2段の直線で参照電圧Vrefを補正している。まず、第5抵抗R5の出力端子電圧が第2ツェナーダイオードZD2のツェナー電圧以上になると1段目の補正が発動し、第6抵抗R6の出力端子電圧が第3ツェナーダイオードZD3以上になると2段目の補正が発動する。図12a、bは、図11のV-F変換回路10において、コンバータ出力電圧Vconvの20~2000Vの範囲の時間T2、誤差δを示す図である。前提として、Vref=5V、R1=4MΩ、C1=50nF、R5=9MΩ、VD2=7V、R6=9MΩ、VD2=70V、R7=800kΩ、R8=5MΩ、R9=50kΩ、R10=100kΩ、R11=1MΩに設定してシミュレーションしている。なお、VD2およびVD3は、第2ツェナーダイオードZD2および第3ツェナーダイオードZD3のそれぞれのツェナー電圧を指す。図12aは、コンバータ出力電圧Vconvの20~2000Vの範囲の時間T2および誤差δをまとめた表である。図12bは、コンバータ出力電圧Vconvの20~2000Vの範囲の時間T2および誤差δをプロットした図である。図12a、bから分かるように、低電圧領域の参照電圧Vrefを補償することにより、コンバータ出力電圧Vconv=20V以上の誤差δは、±5以内に収めることができる。コンバータ出力電圧Vconv=25V以上の誤差δは、±3以内に収めることができる。図13は、図3のV-F変換回路10における第1容量C1の電圧波形を示す図である。前提として、Vconv=2000V、Vref=5V、R1=4MΩ、C1=50nFに設定してシミュレーションしている。Vconv=2000Vが約500μs0.5msに変換される。つぎに、上述の誤差δをF-V変換回路20で小さくする手法について説明する。図14は、F-V変換回路20の構成例を示す図である。図14に示すF-V変換回路20は、フォトトランジスタPt、第12抵抗R12、第3容量C3、第1ボルテージフォロワVf1、第2ダイオードD2、第4容量C4、第13抵抗R13、第2ボルテージフォロワVf2、第14抵抗R14、第2コンパレータCmp2、第15抵抗R15、第5容量C5、第16抵抗R16および第6容量C6を備える。第12抵抗R12、第3容量C3および第2コンパレータCmp2は、図3に示したV-F変換回路10の第1抵抗R1、第1容量C1およびコンパレータCmpにそれぞれ対応する。なお、図5に示したV-F変換回路10では、第2コンパレータCmp2と第1ツェナーダイオードZD1が対応する。図13に示したシミュレーション例では、コンパレータCmpの参照電圧Vrefは5Vに設定した。これに対して、本構成例では第2コンパレータCmp2の第3参照電圧Vref3を50mVに設定する。なお、図5に示したV-F変換回路10では、コンパレータCmpの参照電圧Vrefの代わりに第1ツェナーダイオードZD1のツェナー電圧となる。このように、図14に示すF-V変換回路20は、図3または図5に示すV-F変換回路10に対応する回路構成とし、1/100のモデルとする。たとえば、コンバータ出力電圧Vconvが2000Vの場合に、F-V変換回路20の出力電圧が20Vになるよう設計する。なお、1/100に限ることなく、1/nnは1を超える数であればよい。図14において、第12抵抗R12は検出用電圧OUTを出力する出力端子チェック端子Toに接続される。第12抵抗R12の入力端子とグラウンドとの間に、第6容量C6が接続される。第12抵抗R12の出力端子とグラウンドとの間に、第3容量C3が接続される。第3容量C3は、出力端子Toから第12抵抗R12を介して流れる電流に応じた電荷を蓄積する。第1ボルテージフォロワVf1の非反転入力端子には、第12抵抗R12と第3容量C3との間のノード電圧が印加され、第1ボルテージフォロワVf1の出力端子とその反転入力端子は接続される。第1ボルテージフォロワVf1は、出力インピーダンスを低下させる。第1ボルテージフォロワVf1の出力端子は、第2ボルテージフォロワVf2の非反転入力端子に順方向バイアスの第2ダイオードD2を介して接続される。第2ダイオードD2のカソード端子とグラウンドとの間に、第4容量および第13抵抗R13の並列回路が接続される。当該並列回路は第2ボルテージフォロワVf2の非反転入力端子に入力される電圧を安定化させる。第2ボルテージフォロワVf2の出力端子とその反転入力端子は接続される。第2ボルテージフォロワVf2も、出力インピーダンスを低下させる。第2ボルテージフォロワVf2の出力端子は、第14抵抗R14を介して第2コンパレータCmp2の反転入力端子に接続される。第2コンパレータCmp2の非反転入力端子には第3参照電圧Vref3が入力される。第2コンパレータCmp2の出力端子と非反転入力端子との間に、第15抵抗R15と第5容量C5の並列回路が接続される。また、第2コンパレータCmp2の出力端子は、第16抵抗R16を介してF-V変換回路20の出力端子Toに接続される。本構成例では、第14抵抗R14の抵抗値より第15抵抗R15の抵抗値を非常に大きく設定しているため、差動増加器の入出力特性よりコンパレータの入出力特性に近くなる。すなわち、入力電圧が第3参照電圧Vref3より小さい間は、第2コンパレータCmp2の出力電圧は最大値をとり、入力電圧が第3参照電圧Vref3より大きくなると、第2コンパレータCmp2の出力電圧は最小値に変化する。したがって、第3参照電圧Vref3は、第3容量C3に充電される最大電圧を規定することになる。第12抵抗R12と第3容量C3との間のノードと、グラウンドとの間にフォトトランジスタPtが接続される。フォトトランジスタPtは、V-F変換回路10のフォトダイオードPdから伝達された光パルス信号を受信し、当該光パルス信号に応じてオンオフする。フォトトランジスタPtがオンすると、第3容量C3に蓄積された電荷がグラウンドに抜けて、第3容量C3の電圧が0Vになる。図14に示す回路構成において、第5容量C5は、第3容量C3へのエクスポネンシャル充電による非線形性を補償するために接続される。容量のインピーダンスは1/2πfCである。第5容量C5と第15抵抗R15との並列回路において、周波数が十分に低い場合、第5容量C5のインピーダンスが第15抵抗R15の抵抗値に比べて大きくなるため、当該並列回路のインピーダンスはほぼ第15抵抗R15の抵抗値になる。一方、周波数が十分に高い場合、第5容量C5のインピーダンスが第15抵抗R15の抵抗値に比べて小さくなるため、当該並列回路のインピーダンスはほぼ第5容量C5のインピーダンスになる。コンパレータCmp2全体で見ると、カットオフ周波数を超えると増幅率が低下していく。したがって、カットオフ周波数の値を調整することにより、V-F変換回路10において、低電圧領域すなわち、低周波領域では高い増幅率で高速で充電し、それ以外の領域では充電速度を緩めることができる。よって、F-V変換回路20側において、エクスポネンシャル充電による非線形性を補償することができる。図15は、図14のF-V変換回路20における第3容量C3の電圧波形を示す図である。前提として、Vref3=50mV、R12=4MΩ、C3=50nF、C4=10nF、R13=1MΩ、R14=100Ω、R15=100MΩ、C5=200μF、R16=1kΩ、C6=500nFに設定してシミュレーションしている。f=1.9996kHz約501μsが20Vに変換される。図16a、bは、図3のV-F変換回路10および図14のF-V変換回路20において、コンバータ出力電圧Vconvの15~2000Vの範囲の、時間T、周波数f、出力電圧Voutおよび誤差を示す図である。図16a、bに示すシミュレーション結果は、図3のV-F変換回路10にコンバータ出力電圧Vconvを入力し、時間Tおよび周波数fを求め、当該周波数fを図14のF-V変換回路20に入力し、出力電圧Voutを求めたものである。誤差Δは下記式7により求められる。Δ=Vconv-Vout100×Vconv100.........式7図16aは、コンバータ出力電圧Vconvの15~2000Vの範囲の、時間T、周波数f、出力電圧Voutおよび誤差をまとめた表である。図16bは、コンバータ出力電圧Vconvの15~2000Vの範囲の誤差をプロットした図である。図16a、bから分かるように、図14のF-V変換回路20を用いることにより、V-F変換回路10に入力される電圧と、F-V変換回路20で検出される電圧との正規化後の誤差を1以内に収めることができる。図17a、bは、図14のF-V変換回路20における第3容量C3の電圧波形の一例を示す図である。図17aは波形を巨視的に、図17bは微視的に見た図である。図17a、bでは、f=698.3HzT=約1.43msの例を示しており、図16aから分かるようにコンバータ出力電圧Vconvが700Vの例である。このとき、図14のF-V変換回路20の出力電圧Voutは約7Vとなる。図18a、bは、図14のF-V変換回路20における第3容量C3の電圧波形の別の例を示す図である。図18a、bでは、f=17.4HzT=約57msの例を示しており、図16aから分かるようにコンバータ出力電圧Vconvが20Vの例である。このとき、図14のF-V変換回路20の出力電圧Voutは約20mVとなる。図17bと図18bとを比較すると、低周波数の後者では、伝達される光パルス信号がハイレベルになりフォトトランジスタPtがオンになるタイミングより前に、第3容量C3の電圧が第3参照電圧Vref3の50mVに到達することが分かる。前者では、フォトトランジスタPtがオンになるタイミングと第3容量C3の電圧が第3参照電圧Vref3の50mVに到達するタイミングが実質的に同時であることが分かる。このように、図14のF-V変換回路20は、周波数帯域に応じて第3容量C3への充電速度を調整することにより、エクスポネンシャル充電による非線形性を補償できる。以上説明したように本実施の形態によれば、直流高電圧を安全に高精度に検出することができる。直流高電圧を出力する電源装置の電圧を、直接検出しようとすると人体に危険が及ぶ場合がある。図1に示した手法では高電圧を監視するために、高電圧を分岐し、電圧を下げて監視している。具体的には、高電圧を出力する出力トランスT1の一次側低圧側から電圧を取得し、その電圧を電圧検出トランスT2を用いてさらに下げて監視している。この手法では、出力トランスT1の一次側のリーケージインダクタンスL5によって電圧波形が歪み場合があり、十分な電圧検出精度を得られない場合がある。この点、本実施の形態によれば、フォトカプラPcを用いてV-F変換することにより電圧検出トランスT2を用いずに安全に高電圧を検出できる。より具体的には、V-F変換回路10で直流高電圧を光パルス信号に変換し、フォトカプラPcで絶縁し、その光パルス信号をF-V変換回路20で低電圧に変換する。V-F変換回路10では、検出対象の電圧を第1容量C1に充電し、第1容量C1が所定の電圧まで上昇したときに放電し、そのエネルギーによりフォトダイオードPdが発光する。ここで、充電時間の長さ、つまりフォトカプラPcの発振周波数は、検出対象の電圧の大きさに比例するためV-F変換できる。その後、V-F変換回路10と絶縁されたF-V変換回路20において、F-V変換することにより、直流高電圧を直流低電圧へ変換することができ、直流高電圧を安全に検出できる。また、本実施の形態によれば、出力トランスT1の二次側から検出対象の電圧を取得するため、一次側のリーケージインダクタンスL5の影響を受けずに電圧を検出できる。また、本実施の形態によれば、わずかな電流で第1容量C1および第3容量C3に充電するため、消費電力を極めて低減できる。また、図1に示した手法では、直流高電圧を直接降圧するのではなく、整流前の交流電圧を降圧するため、降圧後に新たに整流器を用いて整流する必要がある。この点、本実施の形態によれば、整流された直流高電圧を検出するため、追加的な整流器を用いずに電圧を検出できる。また、図5に示したV-F変換回路10の第1構成例によれば、オペアンプなどの能動素子を使用していないため、回路規模の簡素化、低コスト化を図ることができる。さらに、図7、図9、図11に示したV-F変換回路10の第2~4構成例、および図14に示したF-V変換回路20の構成例によれば、エクスポネンシャル充電による非線形性を補償することができる。したがって、検出対象電圧の検出精度を高めることができる。以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。