"第1配線と第2配線との間に配置され、抵抗を変化させる可変抵抗素子を有するメモリセルを備えた不揮発性半導体記憶装置において、前記メモリセルは、前記可変抵抗素子として機能し、炭素C、珪素Si、及び水素Hを含み、又は炭素C、珪素Si、及び水素Hを含み且つ窒素N及び酸素Oの少なくともいずれか一方を含んだ可変抵抗層と、前記可変抵抗素子の一方の面側に設けられた第1電極層と、前記可変抵抗素子の他方の面側に設けられた第2電極層と、絶縁物からなり且つ前記可変抵抗層の一方の面と前記第1電極層との間に設けられた第1バリアハイト制御層とを備えることを特徴とする不揮発性半導体記憶装置。前記第1バリアハイト制御層は、酸化物、窒化物、及び酸化物と窒化物との混合物のいずれかにて構成されていることを特徴とする請求項1記載の不揮発性半導体記憶装置。前記メモリセルは、絶縁物からなり且つ前記可変抵抗層の他方の面と前記第2電極層との間に設けられた第2バリアハイト制御層を更に備えることを特徴とする請求項1又は請求項2記載の不揮発性半導体記憶装置。前記第1バリアハイト制御層は、珪素Si及びアルミニウムAlの少なくともいずれか一方を含むことを特徴とする請求項1乃至請求項3のいずれか1項に記載の不揮発性半導体記憶装置。前記可変抵抗層は、SiXCANBOCYHZであり、5≦X≦40、20≦Y≦60、5≦Z≦65、50≦A≦100、0≦B≦20、0≦C≦4であることを特徴とする請求項1乃至請求項4のいずれか1項記載の不揮発性半導体記憶装置。前記可変抵抗層は、3nm以上70nm以下の膜厚を有することを特徴とする請求項1乃至請求項5のいずれか1項記載の不揮発性半導体記憶装置。前記第1バリアハイト制御層は、0.5nm以上2nm以下の膜厚を有することを特徴とする請求項1乃至請求項6のいずれか1項記載の不揮発性半導体記憶装置。この発明は、データ保持特性を向上させた不揮発性半導体記憶装置を提供することを目的とする。以下に説明する実施形態の不揮発性半導体記憶装置は、第1配線と第2配線との間に配置され、抵抗を変化させる可変抵抗素子を有するメモリセルを備える。メモリセルは、可変抵抗層、第1電極層、第2電極層、及び第1バリアハイト制御層を備える。可変抵抗層は、可変抵抗素子として機能する。可変抵抗層は、炭素C、珪素Si、及び水素Hを含み、又は炭素C、珪素Si、及び水素Hを含み且つ窒素N及び酸素Oの少なくともいずれか一方を含む。第1電極層は、可変抵抗素子の一方の面側に設けられている。第2電極層は、可変抵抗素子の他方の面側に設けられている。第1バリアハイト制御層は、絶縁物からなり且つ可変抵抗層の一方の面と第1電極層との間に構成されている。以下、図面を参照しつつ、本発明の実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。また、図中の矢印X、矢印Y、矢印Zは互いに直交する方向を表している。[概略構成]先ず、図1を参照して、実施形態に係る不揮発性半導体記憶装置の概略について説明する。図1は、実施形態に係る不揮発性半導体記憶装置の概略図である。図1に示すように、不揮発性半導体記憶装置は、メモリセルアレイ10、ワード線選択回路20a、ワード線駆動回路20b、ビット線選択回路30a、及びビット線駆動回路30bを有する。メモリセルアレイ10は、互いに交差するワード線WLWL1、WL2及びビット線BLBL1、BL2、並びにワード線WLとビット線BLとの交差部に配置されたメモリセルMCMC<1,1>~MC<2,2>を有する。ワード線WLは、Y方向に所定ピッチをもって配列され、X方向に延びるように形成されている。ビット線BLは、X方向に所定ピッチをもって配列され、Y方向に延びるように形成されている。メモリセルMCMC<1,1>~MC<2,2>は、X方向及びY方向に形成される面上にマトリクス状に配置されている。メモリセルMCは、直列接続されたダイオードDIと可変抵抗素子VRを有する。ダイオードDIは、記憶書き込み/再生読み出し時における回り込み電流SneakCurrentを防止するために配置されている。可変抵抗素子VRは、電圧の印加または電流の供給により低抵抗状態と高抵抗状態とを繰り返し変化させることができる。この2つの状態における抵抗値に基づいて、メモリセルMCはデータを不揮発的に記憶する。ダイオードDIのアノードは、ワード線WLに接続され、ダイオードDIのカソードは、可変抵抗素子VRの一端に接続されている。可変抵抗素子VRの他端は、ビット線BLに接続されている。ワード線選択回路20aは、複数の選択トランジスタTraTra1、Tra2を有する。選択トランジスタTraの一端は、ワード線WLの一端に接続され、選択トランジスタTraの他端は、ワード線駆動回路20bに接続されている。選択トランジスタTraのゲートには、信号SaSa1、Sa2が供給される。信号Saの制御により、ワード線選択回路20aは、ワード線WLを選択的にワード線駆動回路20bに接続する。ワード線駆動回路20bは、メモリセルMCに記憶されているデータの消去、メモリセルMCへのデータの書き込み、及びメモリセルMCからのデータの読み出しに必要な電圧をワード線WLへ印加する。また、ワード線駆動回路20bは、データの消去、データの書き込み、データの読み出しに必要な電流をワード線WLへ供給する。ビット線選択回路30aは、複数の選択トランジスタTrbTrb1、Trb2を有する。選択トランジスタTrbの一端は、ビット線BLの一端に接続され、選択トランジスタTrbの他端は、ビット線駆動回路30bに接続されている。選択トランジスタTrbのゲートには、信号SbSb1、Sb2が供給される。信号Sbの制御により、ビット線選択回路30aは、ビット線BLを選択的にビット線駆動回路30bに接続する。ビット線駆動回路30bは、メモリセルMCに記憶されているデータの消去、メモリセルMCへのデータの書き込み、及びメモリセルMCからのデータの読み出しに必要な電圧をビット線BLへ印加する。ビット線駆動回路30bは、データの消去、データの書き込み、データの読み出しに必要な電流をビット線BLへ供給する。また、ビット線駆動回路30bは、ビット線BLを介して読み出されたデータを外部に出力する。[積層構造]次に、図2~図4を参照して、メモリセルアレイ10の積層構造について説明する。図2~図4は、メモリセルアレイ10の積層構造を示す概略斜視図である。メモリセルアレイ10は、図2に示す積層構造10Aにて構成されている。積層構造10Aは、基板40の面上に下層から上層へとZ方向に積層された第1導電層50、メモリ層60、及び第2導電層70を有する。ここで、第1導電層50は、前述したワード線WLとして機能する。メモリ層60は、前述したメモリセルMCとして機能する。第2導電層70は、前述したビット線BLとして機能する。すなわち、積層構造10Aメモリセルアレイ10は、第1導電層50ワード線WLと第2導電層70ビット線BLとの交差部にメモリ層60メモリセルMCを配置した、所謂、クロスポイント型の構成を有している。第1導電層50は、Y方向に所定ピッチをもって、X方向に延びるストライプ状に形成されている。第1導電層50は、導電性材料例えば、金属などから形成されている。第1導電層50は、耐熱性が高く、且つ抵抗値の低い材料から形成されることが望ましい。例えば、タングステンW、チタンTi、タンタルTa、及びこれらの窒化物、もしくはこれらを積層したものなどを例示することができる。メモリ層60は、第1導電層50上に設けられ、X方向及びY方向においてマトリクス状に配置されている。第2導電層70は、X方向に所定ピッチをもって、Y方向に延びるストライプ状に形成されている。第2導電層70は、メモリ層60の上面と接するように形成されている。第2導電層70は、耐熱性が高く、且つ抵抗値の低い材料から形成されることが望ましい。例えば、タングステンW、チタンTi、タンタルTa、及びこれらの窒化物、もしくはこれらを積層したものなどを例示することができる。なお、第1導電層50と第2導電層70とを同じ材料から形成することもできるし、異なる材料から形成することもできる。図2に例示をした積層構造10Aは、第1導電層50、メモリ層60、第2導電層70を一層ずつ有するものである。しかしながら、メモリセルアレイ10は、積層構造10Aに限定されない。例えば、メモリセルアレイ10は、図3に示す積層構造10Bにて構成されていてもよい。積層構造10Bは、積層構造10Aの構成に加えて、さらに上層Z方向に絶縁層図示略を介して積層された第1導電層50、メモリ層60、及び第2導電層70を有する。また、メモリセルアレイ10は、図4に示す積層構造10Cにて構成されていてもよい。積層構造10Cは、積層構造10Aの第2導電層70の上層Z方向に形成されたメモリ層60、及びこのメモリ層60の上層Z方向に形成された第1導電層50を有する。すなわち、積層構造10Cにおいて、上下のメモリ層60は、その間の第2導電層70を共有する。次に、メモリ層60の構成を説明する。図5は、メモリ層60の構成を示す断面図である。なお、図5は、一例として、図2に例示をした積層構造10Aの断面図である。図5に示すように、メモリ層60は、下層から上層へとZ方向に積層された、ダイオード層61、電極層62、バリアハイト制御層63、可変抵抗層64、バリアハイト制御層65、電極層66を有する。なお、メモリ層60は、バリアハイト制御層63、65のいずれか一方だけを含むものであってもよい。ダイオード層61は、第1導電層50の上層Z方向に形成されている。ダイオード層61は、前述したダイオードDIとして機能する。ダイオード層61は、例えば、MIMMetalInsulatorMetal構造、PIN構造PpolySiliconIntrinsicNpolySiliconを有するものとすることができる。電極層62は、ダイオード層61の上層Z方向に形成されている。電極層62は、以下に示す元素群g1から選択される少なくとも1種類以上の金属、もしくは、化合物g1のような元素群g1の窒化物、炭化物の何れかから形成してもよい。或いは、電極層62は、これらの混合体から形成してもよい。元素群g1:タングステンW、タンタルTa、シリコンSi、イリジウムIr、ルビジウムRu、金Au、白金Pt、パラジウムPd、モリブデンMo、ニッケルNi、クロムCr、コバルトCo、チタンTi化合物群g1:Ti-N、Ti-Si-N、Ta-N、Ta-Si-N、Ti-C、Ta-C、W-Nバリアハイト制御層63は、電極層62の上層Z方向に形成されている。バリアハイト制御層63は、可変抵抗層64と電極層62との間に設けられ、それらの間にショットキー接合が形成される事を防ぐ。バリアハイト制御層63は、電圧印加により抵抗変化を起こさないような絶縁膜、例えば、珪素Si、アルミニウムAlの少なくとも一方を含む酸化物、窒化物、酸化物と窒化物との混合物のいずれかにて構成されている。バリアハイト制御層63は、SiOX、SiXNY、AlXOY、AlXNYのいずれかにより構成してもよい。バリアハイト制御層63をSiOXとした場合、1.5≦X≦2が望ましい。Xが1.5以下であると、格子欠陥やダングリングボンド等の不完全な結合が増える。これにより、可変抵抗層64をスイッチングさせる場合、バリアハイト制御層63SiOXにおいて電荷のトラップや原子移動が起こる。すなわち、可変抵抗層64のスイッチング特性、データ保持特性等が悪化するだけでなく、その絶縁性も悪化するため、素子のリーク電流も大きくなり消費電力が増加してしまう。一方、Xが2の場合、SiOXはSiO2となる。Xが2より大きい場合、SiOXは一般的に均一な膜として形成され難い。バリアハイト制御層63をSiXNYとした場合、1.1≦Y/X≦1.33が望ましい。Y/Xが1.1以下であると、SiOXの場合と同様に不完全な結合が増え、可変抵抗層64のスイッチング時にバリアハイト制御層63SiXNYにおいて電荷のトラップや原子移動が起こる。すなわち、可変抵抗層64のスイッチング特性やデータ保持特性が悪化するだけでなく、その絶縁性も悪化する。Y/Xが1.33の場合、SiXNYは化学量論組成の一つであるSi3N4となる。Y/Xが1.33より大きい場合、SiXNYは均一な膜として形成され難く、結合が不安定である。バリアハイト制御層63をAlXOYとした場合、1.1≦Y/X≦1.5が望ましい。これまでの議論と同様にY/Xが1.1以下であると、不完全な結合が増え、電荷のトラップや原子移動が起こる。すなわち、可変抵抗層64のスイッチング特性やデータ保持特性等が悪化するだけでなく、その絶縁性も悪化する。Y/Xが1.5の場合、AlXOYは化学量論組成の一つであるAl2O3となる。Y/Xが1.5より大きい場合、AlXOYは均一な膜として形成され難く、結合が不安定である。バリアハイト制御層63をAlXNYとした場合、0.7≦Y/X≦1.0が望ましい。これまでの議論と同様にY/Xが0.7以下であると、不完全な結合が増え、電荷のトラップや原子移動が起こる。すなわち、可変抵抗層64のスイッチング特性やデータ保持特性等が悪化するだけでなく、その絶縁性も悪化する。Y/Xが1.0の場合、AlXNYはAlNとなる。Y/Xが1.0より大きい場合、AlXNYは均一な膜として形成され難く、結合が不安定である。なお、バリアハイト制御層63は、SiOX、SiXNY、AlXOY、AlXNYのいずれであっても、その成膜方法において使用されるガスにより、微量元素としてOもしくはN、もしくはH水素もしくはClを少なからず含むものであってもよい。特に、H水素は条件にもよるが、微量ではなく30atから50at程度含まれる場合もある。バリアハイト制御層63の膜厚は、上記材料を用いて成膜されることを考慮すると、0.5nm以上が好ましい。すなわち、十から数十原子層の原子が積層されていないと均一な膜厚の膜が形成されず、その結果としてバリアハイト制御層63として機能しない。バリアハイト制御層63の機能については、以下に示す実施例のデータ保持特性を説明する部分にて述べる。一方、バリアハイト制御層63の膜厚が2nm以上であると、フォーミング時またはセット時、印加電圧によりバリアハイト制御層65が破壊される危険があり、フォーミング時またはセット時の電圧が高くなる。またはフォーミング時またはセット時、印加電圧により可変抵抗層64が破壊される危険がある。よって、バリアハイト制御層63の膜厚は、トンネル電流が流れる程度の膜厚である2nm以下が好ましい。可変抵抗層64は、電極層62の上層Z方向に形成されている。可変抵抗層64は、前述した可変抵抗素子VRとして機能する。可変抵抗層64は、印加される電圧及び通電される電流の少なくともいずれかによって電気抵抗値を変化させる。可変抵抗層64の膜厚は、3nmナノメートル以上70nmナノメートル以下が好ましい。バリアハイト制御層65は、可変抵抗層64の上層Z方向に形成されている。バリアハイト制御層65は、可変抵抗層64と電極層66との間に設けられ、それらの間にショットキー接合が形成される事を防ぐ。バリアハイト制御層65は、電圧印加により抵抗変化を起こさないような絶縁膜、例えば、珪素Si、アルミニウムAlの少なくとも一方を含む酸化物、窒化物、酸化物と窒化物との混合物のいずれかにて構成されている。バリアハイト制御層65は、SiOX、SiXNY、AlXOY、AlXNYのいずれかにより構成してもよい。バリアハイト制御層65をSiOXとした場合、1.5≦X≦2が望ましい。Xが1.5以下であると、格子欠陥やダングリングボンド等の不完全な結合が増える。これにより、可変抵抗層64をスイッチングさせる場合、バリアハイト制御層65SiOXにおいて電荷のトラップや原子移動が起こる。すなわち、可変抵抗層64のスイッチング特性、データ保持特性等が悪化するだけでなく、その絶縁性も悪化するため、素子のリーク電流も大きくなり消費電力が増加してしまう。一方、Xが2の場合、SiOXはSiO2となる。Xが2より大きい場合、SiOXは一般的に均一な膜として形成され難い。バリアハイト制御層65をSiXNYとした場合、1.1≦Y/X≦1.33が望ましい。Y/Xが1.1以下であると、SiOXの場合と同様に不完全な結合が増え、可変抵抗層64のスイッチング時にバリアハイト制御層65SiXNYにおいて電荷のトラップや原子移動が起こる。すなわち、可変抵抗層64のスイッチング特性やデータ保持特性が悪化するだけでなく、その絶縁性も悪化する。Y/Xが1.33の場合、SiXNYは化学量論組成の一つであるSi3N4となる。Y/Xが1.33より大きい場合、SiXNYは均一な膜として形成され難く、結合が不安定である。バリアハイト制御層65をAlXOYとした場合、1.1≦Y/X≦1.5が望ましい。これまでの議論と同様にY/Xが1.1以下であると、不完全な結合が増え、電荷のトラップや原子移動が起こる。すなわち、可変抵抗層64のスイッチング特性やデータ保持特性等が悪化するだけでなく、その絶縁性も悪化する。Y/Xが1.5の場合、AlXOYは化学量論組成の一つであるAl2O3となる。Y/Xが1.5より大きい場合、AlXOYは均一な膜として形成され難く、結合が不安定である。バリアハイト制御層65をAlXNYとした場合、0.7≦Y/X≦1.0が望ましい。これまでの議論と同様にY/Xが0.7以下であると、不完全な結合が増え、電荷のトラップや原子移動が起こる。すなわち、可変抵抗層64のスイッチング特性やデータ保持特性等が悪化するだけでなく、その絶縁性も悪化する。Y/Xが1.0の場合、AlXNYはAlNとなる。Y/Xが1.0より大きい場合、AlXNYは均一な膜として形成され難く、結合が不安定である。なお、バリアハイト制御層65は、SiOX、SiXNY、AlXOY、AlXNYのいずれであっても、その成膜方法において使用されるガスにより、微量元素としてOもしくはN、もしくはH水素もしくはClを少なからず含むものであってもよい。特に、H水素は条件にもよるが、微量ではなく30atから50at程度含まれる場合もある。バリアハイト制御層65の膜厚は、上記材料を用いて成膜されることを考慮すると、0.5nm以上が好ましい。すなわち、十から数十原子層の原子が積層されていないと均一な膜厚の膜が形成されず、その結果としてバリアハイト制御層65として機能しない。バリアハイト制御層65の機能については、以下に示す実施例のデータ保持特性を説明する部分にて述べる。一方、バリアハイト制御層65の膜厚が2nm以上であると、フォーミング時またはセット時、印加電圧によりバリアハイト制御層65が破壊される危険があり、フォーミング時またはセット時の電圧が高くなる。またはフォーミング時またはセット時、印加電圧により可変抵抗層64が破壊される危険がある。よって、バリアハイト制御層65の膜厚は、トンネル電流が流れる程度の膜厚である2nm以下が好ましい。電極層66は、バリアハイト制御層65の上面と第2導電層70の下面との間に形成されている。電極層66は、電極層62と同様の組成を有するものとすることができる。絶縁層67は、マトリクス状に配置された各メモリ層60の間に形成されている。絶縁層67は、いわゆる素子間絶縁層として機能する。絶縁層67は、絶縁性材料から形成することができる。例えば、絶縁層67は、ポリイミドやフタロシアニン系有機分子材料などから形成してもよい。[可変抵抗層64の組成]次に、可変抵抗層64の組成について説明する。可変抵抗層64は、誤動作誤スイッチの確率を低くするため、低抵抗状態と高抵抗状態との抵抗比が高い抵抗変化材料を用いている。可変抵抗層64は、炭素Cと珪素Siを主成分とし、さらに、水素を含む。或いは、可変抵抗層64は、炭素Cと珪素Si、及び水素を含み、且つ窒素と酸素の少なくとも一方を含む。可変抵抗層64は、SiC結合、Si結合Xは整数、及びSiH結合の少なくともいずれか1つを有することが好ましい。また、可変抵抗層64は、これらに加えて、CH2結合、CC結合、SiN結合、及びSiNHX結合Xは整数、NHX結合Xは整数、及びSiC6HX結合Xは整数の少なくともいずれか1つを有するものであってもよい。ここで、C6HXはベンゼンの置換基であるフェニル基である。一例として、SiC結合の構造式を化1に示す。SiX結合の構造式を化2に示す。CH2-結合の構造式を化3に示す。CC結合の構造式を化4に示す。SiN結合の構造式を化5に示す。NHX結合の構造式を化6に示す。SiC6HX結合の構造式を化7に示す。本実施形態において、可変抵抗層64の組成式は、SiXYHZと表すことができる。この場合、原子比X、Y、Z、A、B、Cの範囲は、各々、5≦X≦40、20≦Y≦60、5≦Z≦65、50≦A≦100、0≦B≦20、0≦C≦4が望ましい。例えば、炭素Cの割合が全体の約60程度まで多くなると、熱による膜の収縮や吸湿性が大きくなるので、例えば電極材料等に対して、膜は、密着力が弱まり、引いては剥がれやすくなる。そのため、炭素Cの割合が、全体の約60程度、或いはそれよりも多くなると可変抵抗層64と電極電極層62、64との密着力が小さくなりすぎるおそれがある。また、SiN結合、SiNHX結合、及びNHX結合が存在すれば、可変抵抗層64の耐熱性を向上させることができる。そのため、熱による膜収縮率を小さくすることができる。よって、SiN結合、SiNHX結合、及びNHx結合の結合状態が存在するようにすれば、可変抵抗層64においては、膜の収縮率を抑え、その耐熱性を高めることができる。炭素Cの割合が全体の約60より多くなるとセル電流が増加して消費電力が大きくなりすぎるおそれがある。また、珪素Siの割合が全体の約50以上まで多くなると、セル電流が増加して消費電力が大きくなりすぎるおそれがある。[可変抵抗層64の抵抗変化の機構]次に、可変抵抗層64の抵抗変化の機構について説明する。可変抵抗層64が電圧印加等により過熱されると、その可変抵抗層64内の炭素原子Cの結合状態は変化する。これにより、可変抵抗層64はリセット状態=高抵抗状態からセット状態=低抵抗状態に遷移する。或いは、可変抵抗層64はセット状態=低抵抗状態からリセット状態=高抵抗状態に遷移する。例えば、可変抵抗層64は、C=C結合の割合の変化に応じて抵抗値を変化させる。すなわち、可変抵抗層64は、sp2混成軌道の成分、若しくはパイ電子の成分の変化に応じて抵抗値を変化させる。また、可変抵抗層64は、その内部におけるフィラメントの形成/破壊に応じて抵抗値を変化させる。例えば、可変抵抗層64は、リセット状態=高抵抗状態において、以下の[化8]に示す構造を有するものとする。この[化8]の状態において水素結合が切れるとC=C結合が増加し、可変抵抗層64は以下の[化9]に示すセット状態=低抵抗状態に遷移する。或いは、[化8]の状態において水素結合が切れると、可変抵抗層64は、以下の[化10]に示す状態となる。[化10]の状態は、ダングリングボンドを有する不安定な状態である。よって、[化10]の状態は、C=C結合の割合を増やすように、またフィラメントを形成するようにも変化し易い。また、[化10]に示す状態に変化することにより、可変抵抗層64中に欠陥が生じ、その欠陥を介して原子が移動し易くなる。[バリアハイト制御層63、65の製造方法]次に、実施形態に係るバリアハイト制御層63、65の形成方法について説明する。例えば、バリアハイト制御層63、65は、CVD法ChemicalVaporDeposition熱CVD法、プラズマCVD法、蒸着法、プラズマ酸化、窒化、スパッタリング法、ALD法を用いて形成される。CVD法には幾つかの方法があるが、例えば、プラズマCVDPECVD法を用いれば、SiOX膜は、シランSiH4系のガスに酸素を加え、500°C以下の比較的低温において形成できるため好適である。また、プラズマCVDPECVD法を用いれば、SiXNY膜は、例えば、シランSiH4系のガスにアンモニア又は窒素ガス、酸素ガスを加え、700°C程度において形成することができる。これらの場合、プラズマの周波数は、通常商用に用いられる周波数帯13.56MHzとしてもよいし、さらに低周波数の帯域としてもよい。蒸着法を用いれば、バリアハイト制御層63、65は、液体状の原料を気化させ、これを凝縮させることで形成される。この様にすれば、液体の状態において成分を調整したり、気化後に他のガスと混合したりすることができるので、製造時において種々のバリエーションを採用することができる。そのため、膜の形成における自由度を高めることが可能となる。ここで、電極層62がSiの場合、電極層62の最表面のみをプラズマ酸化、窒化することで、Siの酸化膜系のバリアハイト制御層63を形成することができる。また、可変抵抗層64は珪素Si、炭素、水素を主成分とする膜であるため、バリアハイト制御層63と同様に最表面のみをプラズマ酸化、窒化することでSiの酸化膜系のバリアハイト制御層65を形成することができる。スパッタ法は、SiOX、SiXNY、AlXOY、AlXNY等からなるスパッタリングターゲットを不活性ガスアルゴンAr等によりスパッタする。または、スパッタ法は、珪素SiやアルミニウムAl単体のスパッタリングターゲットをスパッタすると同時に、窒素、酸素Oを含むガスを反応ガス例えば、O2、N2、NH3として導入する。スパッタ法には幾つかの方法があるが、マグネトロンスパッタ法が量産性に優れるため好適である。ALD法を用いれば、SiOX膜は、シランSiH4系のガスに酸素を加えることで形成される。ALD法を用いれば、SiXNY膜は、例えば、シランSiH4系のガスにアンモニア又は窒素ガス、酸素ガスを加えることで形成される。ALD法を用いれば、AlXOY膜は、例えば、TMATriMethylAluminiumとH2Oを反応させることで形成される。AlXNY膜は、例えば、アルミニウムを高温高圧下で窒化することで形成される。[バリアハイト制御層63、65の役割]次に、実施形態のバリアハイト制御層63、65の役割について図6を参照して説明する。図6は、本実施形態と比較例のエネルギー準位を示す図である。図6に示すように、本実施形態はバリアハイト制御層63、65を有する一方、比較例はバリアハイト制御層63、65を有していない。すなわち、比較例において、可変抵抗層64は、直接的に電極層62、66に接しているショットキー接続されている。これにより、比較例において、可変抵抗層64のエネルギー準位は、その端部から中央部に向かって電極層62、66との界面から離れるに従って連続的に低くなる。したがって、セット動作実行後、可変抵抗層64の端部電極層62、66との界面のエネルギー準位にトラップされた電子は、時間経過と共にエネルギー的に安定である低いエネルギー準位に遷移する。すなわち、可変抵抗層64は、時間経過と共に低抵抗状態から高抵抗状態となる。一方、実施形態は、可変抵抗層64と電極層62、66との間にバリアハイト制御層63、65を設け、これにより、可変抵抗層64と電極層62、66と間にショットキー接合が形成される事を防止している。このため、可変抵抗層64のエネルギー準位を比較例に比べて平坦にすることができる。このように、バリアハイト制御層63、65を可変抵抗層64と電極層62、66との間に介在させることにより、比較例に比べ可変抵抗層64の抵抗値の経時変化を抑制することができる。[サンプル100評価装置の構成]次に、図7を参照して、後述する実施例1~24に対する情報保持特性データリテンション:DataRetentionの評価に用いたサンプル100評価装置について説明する。図7に示すように、サンプル100は、基板40a、メモリ層60a、導電層70a、絶縁層67a、測定パッド69a、69bを有する。メモリ層60aは、基板40a上に設けられている。メモリ層60aは、下層から上層へ積層された電極層62a、バリアハイト制御層63a、可変抵抗層64a、バリアハイト制御層65a、及び電極層66aを有する。また、メモリ層60aは、層63a~65aの側面を覆う絶縁層67aを有する。なお、バリアハイト制御層63a、65aのいずれか一方は、省略可能である。電極層62aは、基板40a上に設けられている。バリアハイト制御層63aは、電極層62aと可変抵抗層64aの間に設けられている。可変抵抗層64aは、バリアハイト制御層63a上に形成されている。バリアハイト制御層65aは、可変抵抗層64aと電極層66aの間に設けられている。バリアハイト制御層63a、可変抵抗層64a、及びバリアハイト制御層65aは、各々、同一直径を持つ柱状に形成されている。バリアハイト制御層63a、可変抵抗層64a、及びバリアハイト制御層65aは、電極層62aの上面に積層されている。電極層62a、電極層66aは、上記元素群g1から選択される少なくとも1種類以上の金属、もしくは、例えば、化合物g1のような元素群g1の窒化物、炭化物の何れかから形成されている。或いは、電極層62は、これらの混合体から形成されている。可変抵抗層64aの組成式は、SiXYHZと表すことができる5≦X≦40、20≦Y≦60、5≦Z≦65、50≦A≦100、0≦B≦20、0≦C≦4。導電層70aは、電極層66aの上面を覆うように設けられている。導電層70aは、金属などの導電体から構成されている。絶縁層67aは、二酸化珪素SiO2などから形成されている。測定パッド69a、69bは、各々、100マイクロメートルμm程度の直径を有する。電極層62aと測定パッド69aとは配線68aを介して電気的に接続されている。電極層66aと測定パッド69bとは配線68bを介して電気的に接続されている。測定パッド69a、69b、及び配線68a、68bは、アルミニウムAl、タングステン等の導電体から形成されている。なお、測定パッド69a、69bには、必要に応じて保護抵抗などの付随する回路を適宜設けても良い。[情報保持特性の評価手順]次に、サンプル100の情報保持特性の評価手順について説明する。評価はプローブ対を用いて行なった。プローブ対は、その先端が10ナノメートルnm以下に先鋭化されたものである。まず、プローブ対を測定パッド69a、69bに接触させて、メモリ層60aメモリセルへの書き込み/消去に用いられる1~15Vの電圧を印加した。具体的に、書き込み時、例えば、10nsec~100msec幅で、1~15Vの電圧パルスを印加した。消去時、例えば、10nsec~100msec幅で、0.2~15Vの電圧パルスを印加した。なお、評価を行うサンプルの材料及び構造により、書き込み/消去の際のパルス幅の最適値は異なる。また、書き込み/消去の際のパルス幅は、スイッチング回数により若干異なるものとなる場合もある。そのため、評価にあたり前述した範囲の中で最適なパルス幅を選択するようにした。次に、書き込み又は消去の後に、読み出しを行なうことによりスイッチング動作を確認した。読み出しは、プローブ対を介して、パルス幅が10~1000nsec、電圧が0.1~0.5V程度の電圧パルスを印加し、メモリ層60aの抵抗値、電流、電圧等を測定することにより行なった。情報保持特性の評価に用いた複数のサンプルは、室温において可変抵抗層64aに情報を記録したものとした。なお、書き込み消去を1サイクルとすると、メモリ層60a可変抵抗層64aへの情報の記録は、1000サイクル行なった。以上のように情報を記録したサンプルを室温、85°C、及び125°Cのオーブンに挿入し、一定時間ごとにそれらサンプルに対して読み出しを行い、抵抗値を測定した。そして、その抵抗値と、情報を記録していないメモリ層60aの抵抗値とを比較して、情報保持特性を評価した。[情報保持特性の評価結果]次に、可変抵抗層64aの情報保持特性の評価結果について説明する。以下、実施例1~実施例8は、室温において保持特性を評価したものである。[実施例1]実施例1として次に示すサンプルを測定した。実施例1において、可変抵抗層64aの直径は0.25マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはSiOX系の膜を用いた。一方、実施例1と比較するため、実施例1からバリアハイト制御層63a、65aを除いたサンプル比較例1を測定した。実施例1においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例1は良好な結果を示した。一方、比較例1においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は30程度変化し、比較例1は改善を要する結果となった。すなわち、実施例1は、室温においてバリアハイト制御層63a、65aを設けることでデータ保持特性が比較例1よりも向上することを示した。[実施例2]実施例2として次に示すサンプルを測定した。実施例2において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは可変抵抗層64aと電極層66aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはSiOX系の膜を用いた。一方、実施例2と比較するため、実施例2からバリアハイト制御層63a、65aを除いたサンプル比較例2を測定した。実施例2においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例2は良好な結果を示した。一方、比較例2においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は30程度変化し、比較例2は改善を要する結果となった。すなわち、実施例2は、実施例1よりも可変抵抗層64aの直径が小さくなっても、バリアハイト制御層63a、65aを設けることでデータ保持特性が比較例2よりも向上することを示した。[実施例3]実施例3として次に示すサンプルを測定した。実施例3において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは5ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはSiOX系の膜を用いた。一方、実施例3と比較するため、実施例3からバリアハイト制御層63a、65aを除いたサンプル比較例3を測定した。実施例3においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例3は良好な結果を示した。一方、比較例3においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は30程度変化し、比較例3は改善を要する結果となった。すなわち、実施例3は、第1実施例よりも可変抵抗層64aの膜厚が薄くなっても、バリアハイト制御層63a、65aを設けることでデータ保持特性が比較例3よりも向上することを示した。[実施例4]実施例4として次に示すサンプルを測定した。実施例4において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはAlXOY系の膜を用いた。一方、実施例4と比較するため、実施例4からバリアハイト制御層63a、65aを除いたサンプル比較例4を測定した。実施例4においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例4は良好な結果を示した。一方、比較例4においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は30程度変化し、比較例4は改善を要する結果となった。すなわち、実施例4は、室温においてバリアハイト制御層63a、65aをSiOX系の膜の代わり、AlXOY系の膜で構成してもデータ保持特性が比較例4よりも向上することを示した。[実施例5]実施例5として次に示すサンプルを測定した。実施例5において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはSiXNY系の膜を用いた。一方、実施例5と比較するため、実施例5からバリアハイト制御層63a、65aを除いたサンプル比較例5を測定した。実施例5においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例5は良好な結果を示した。一方、比較例5においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は30程度変化し、比較例5は改善を要する結果となった。すなわち、実施例5は、室温においてバリアハイト制御層63a、65aをSiOX系の膜の代わり、SiXNY系の膜で構成してもデータ保持特性が比較例5よりも向上することを示した。[実施例6]実施例6として次に示すサンプルを測定した。実施例6において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはAlNY系の膜を用いた。一方、実施例6と比較するため、実施例6からバリアハイト制御層63a、65aを除いたサンプル比較例6を測定した。実施例6においては、情報記録時から200時間経過後の測定でもメモリ層60aの抵抗変化は10以下であり、実施例6は良好な結果を示した。一方、比較例6においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は30程度変化し、比較例6は改善を要する結果となった。すなわち、実施例6は、室温においてバリアハイト制御層63a、65aをSiOX系の膜の代わり、AlXNY系の膜で構成してもデータ保持特性が比較例6よりも向上することを示した。[実施例7]実施例7として次に示すサンプルを測定した。実施例7において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、一方、上記実施例1~6と異なり、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けなかった。バリアハイト制御層63aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63aはSiOX系の膜を用いた。一方、実施例7と比較するため、実施例7からバリアハイト制御層63aを除いたサンプル比較例7を測定した。実施例7においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は20以下であり、実施例7は良好な結果を示した。一方、比較例7においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は30程度変化し、比較例7は改善を要する結果となった。[実施例8]実施例8として次に示すサンプルを測定した。実施例8において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設け、一方、上記実施例1~7と異なり、バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設けなかった。バリアハイト制御層65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層65aはSiOX系の膜を用いた。一方、実施例8と比較するため、実施例8からバリアハイト制御層65aを除いたサンプル比較例8を測定した。実施例8においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は20以下であり、実施例8は良好な結果を示した。一方、比較例8においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は30程度変化し、比較例8は改善を要する結果となった。すなわち、実施例7、8は、室温においてバリアハイト制御層63a、65aのいずれか一方のみで比較例7、8よりもデータ保持特性が向上することを示した。[実施例9]以下、実施例9~実施例16は、85°Cにおいての保持特性を評価したものである。実施例9として次に示すサンプルを測定した。実施例9において、可変抵抗層64aの直径は0.25マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはSiOX系の膜を用いた。一方、実施例9と比較するため、実施例9からバリアハイト制御層63a、65aを除いたサンプル比較例9を測定した。実施例9においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例9は良好な結果を示した。一方、比較例9においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は40程度変化し、比較例9は改善を要する結果となった。すなわち、実施例9は、85°Cにおいてバリアハイト制御層63a、65aを設けることでデータ保持特性が比較例9よりも向上することを示した。[実施例10]実施例10として次に示すサンプルを測定した。実施例10において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは可変抵抗層64aと電極層66aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはSiOX系の膜を用いた。一方、実施例10と比較するため、実施例10からバリアハイト制御層63a、65aを除いたサンプル比較例10を測定した。実施例10においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例10は良好な結果を示した。一方、比較例10においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は40程度変化し、実施例10は改善を要する結果となった。すなわち、実施例10は、実施例9よりも可変抵抗層64aの直径が小さくなっても、バリアハイト制御層63a、65aを設けることでデータ保持特性が比較例10よりも向上することを示した。[実施例11]実施例11として次に示すサンプルを測定した。実施例11において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは5ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはSiOX系の膜を用いた。一方、実施例11と比較するため、実施例11からバリアハイト制御層63a、65aを除いたサンプル比較例11を測定した。実施例11においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例11は良好な結果を示した。一方、比較例11においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は45程度変化し、実施例11は改善を要する結果となった。すなわち、実施例11は、第9実施例よりも可変抵抗層64aの膜厚が薄くなっても、バリアハイト制御層63a、65aを設けることでデータ保持特性が比較例11よりも向上することを示した。[実施例12]実施例12として次に示すサンプルを測定した。実施例12において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはAlXOY系の膜を用いた。一方、実施例12と比較するため、実施例12からバリアハイト制御層63a、65aを除いたサンプル比較例12を測定した。実施例12においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例12は良好な結果を示した。一方、比較例12においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は40程度変化し、実施例12は改善を要する結果となった。すなわち、実施例12は、85°Cにおいてバリアハイト制御層63a、65aをSiOX系の膜の代わり、AlXOY系の膜で構成してもデータ保持特性が比較例12よりも向上することを示した。[実施例13]実施例13として次に示すサンプルを測定した。実施例13において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはSiXNY系の膜を用いた。一方、実施例13と比較するため、実施例13からバリアハイト制御層63a、65aを除いたサンプル比較例13を測定した。実施例13においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例13は良好な結果を示した。一方、比較例13においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は40程度変化し、比較例13は改善を要する結果となった。すなわち、実施例13は、85°Cにおいてバリアハイト制御層63a、65aをSiOX系の膜の代わり、SiXNY系の膜で構成してもデータ保持特性が比較例13よりも向上することを示した。[実施例14]実施例14として次に示すサンプルを測定した。実施例14において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはAlNY系の膜を用いた。一方、実施例14と比較するため、実施例14からバリアハイト制御層63a、65aを除いたサンプル比較例14を測定した。実施例14においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例14は良好な結果を示した。一方、比較例14においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は40程度変化し、比較例14は改善を要する結果となった。すなわち、実施例14は、85°Cにおいてバリアハイト制御層63a、65aをSiOX系の膜の代わり、AlXNY系の膜で構成してもデータ保持特性が比較例14よりも向上することを示した。[実施例15]実施例15として次に示すサンプルを測定した。実施例15において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、一方、上記実施例9~14と異なり、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けなかった。バリアハイト制御層63aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63aはSiOX系の膜を用いた。一方、実施例15と比較するため、実施例15からバリアハイト制御層63aを除いたサンプル比較例15を測定した。実施例15においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は30以下であり、実施例15は良好な結果を示した。一方、比較例15においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は40程度変化し、比較例15は改善を要する結果となった。[実施例16]実施例16として次に示すサンプルを測定した。実施例16において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設け、一方、上記実施例9~15と異なり、バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設けなかった。バリアハイト制御層65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層65aはSiOX系の膜を用いた。一方、実施例16と比較するため、実施例16からバリアハイト制御層65aを除いたサンプル比較例16を測定した。実施例16においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は30以下であり、実施例16は良好な結果を示した。一方、比較例16においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は40程度変化し、比較例16は改善を要する結果となった。すなわち、実施例15、16は、85°Cにおいてバリアハイト制御層63a、65aのいずれか一方のみでデータ保持特性が比較例15、16よりも向上することを示した。[実施例17]以下、実施例17~実施例24は、125°Cにおいての保持特性を評価したものである。実施例17として次に示すサンプルを測定した。実施例17において、可変抵抗層64aの直径は0.25マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはSiOX系の膜を用いた。一方、実施例17と比較するため、実施例17からバリアハイト制御層63a、65aを除いたサンプル比較例17を測定した。実施例17においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例17は良好な結果を示した。一方、比較例1においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は50程度変化し、比較例17は改善を要する結果となった。すなわち、実施例17は、125°Cにおいてバリアハイト制御層63a、65aを設けることでデータ保持特性が比較例17よりも向上することを示した。[実施例18]実施例18として次に示すサンプルを測定した。実施例18において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは可変抵抗層64aと電極層66aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはSiOX系の膜を用いた。一方、実施例18と比較するため、実施例18からバリアハイト制御層63a、65aを除いたサンプル比較例18を測定した。実施例18においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例18は良好な結果を示した。一方、比較例18においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は50程度変化し、比較例18は改善を要する結果となった。すなわち、実施例18は、実施例17よりも可変抵抗層64aの直径が小さくなっても、バリアハイト制御層63a、65aを設けることでデータ保持特性が比較例18よりも向上することを示した。[実施例19]実施例19として次に示すサンプルを測定した。実施例19において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは5ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはSiOX系の膜を用いた。一方、実施例19と比較するため、実施例19からバリアハイト制御層63a、65aを除いたサンプル比較例19を測定した。実施例19においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例19は良好な結果を示した。一方、比較例19においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗が55程度変化し、比較例19は改善を要する結果となった。すなわち、実施例19は、第17実施例よりも可変抵抗層64aの膜厚が薄くなっても、バリアハイト制御層63a、65aを設けることでデータ保持特性が比較例19よりも向上することを示した。[実施例20]実施例20として次に示すサンプルを測定した。実施例20において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはAlXOY系の膜を用いた。一方、実施例20と比較するため、実施例20からバリアハイト制御層63a、65aを除いたサンプル比較例20を測定した。実施例20においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例20は良好な結果を示した。一方、比較例20においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は50程度変化し、比較例20は改善を要する結果となった。すなわち、実施例20は、125°Cにおいてバリアハイト制御層63a、65aをSiOX系の膜の代わり、AlXOY系の膜で構成してもデータ保持特性が比較例20よりも向上することを示した。[実施例21]実施例21として次に示すサンプルを測定した。実施例21において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはSiXNY系の膜を用いた。一方、実施例21と比較するため、実施例21からバリアハイト制御層63a、65aを除いたサンプル比較例21を測定した。実施例21においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例21は良好な結果を示した。一方、比較例21においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は50程度変化し、比較例21は改善を要する結果となった。すなわち、実施例21は、125°Cにおいてバリアハイト制御層63a、65aをSiOX系の膜の代わり、SiXNY系の膜で構成してもデータ保持特性が比較例21よりも向上することを示した。[実施例22]実施例22として次に示すサンプルを測定した。実施例22において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けた。バリアハイト制御層63a、65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63a、65aはAlNY系の膜を用いた。一方、実施例22と比較するため、実施例22からバリアハイト制御層63a、65aを除いたサンプル比較例22を測定した。実施例22においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は10以下であり、実施例22は良好な結果を示した。一方、比較例22においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は50程度変化し、比較例22は改善を要する結果となった。すなわち、実施例22は、125°Cにおいてバリアハイト制御層63a、65aをSiOX系の膜の代わり、AlXNY系の膜で構成してもデータ保持特性が比較例22よりも向上することを示した。[実施例23]実施例23として次に示すサンプルを測定した。実施例23において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設け、一方、上記実施例17~22と異なり、バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設けなかった。バリアハイト制御層63aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層63aはSiOX系の膜を用いた。一方、実施例23と比較するため、実施例23からバリアハイト制御層63aを除いたサンプル比較例23を測定した。実施例23においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は30以下であり、実施例23は良好な結果を示した。一方、比較例23においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は50程度変化し、比較例23は改善を要する結果となった。[実施例24]実施例24として次に示すサンプルを測定した。実施例24において、可変抵抗層64aの直径は0.043マイクロメートルμmとし、その高さは10ナノメートルnmとした。バリアハイト制御層65aは電極層66aと可変抵抗層64aとの間に設け、一方、上記実施例17~23と異なり、バリアハイト制御層63aは電極層62aと可変抵抗層64aとの間に設けなかった。バリアハイト制御層65aの厚さは、2ナノメートルnmとした。なお、可変抵抗層64aは前述した組成範囲にあり、バリアハイト制御層65aはSiOX系の膜を用いた。一方、実施例24と比較するため、実施例24からバリアハイト制御層65aを除いたサンプル比較例24を測定した。実施例24においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗変化は30以下であり、実施例24は良好な結果を示した。一方、比較例24においては、情報記録時から200時間経過後の測定でメモリ層60aの抵抗は50程度変化し、比較例24は改善を要する結果となった。すなわち、実施例23、24は、125°Cにおいてバリアハイト制御層63a、65aのいずれか一方のみでデータ保持特性が比較例23、24よりも向上することを示した。以上、0.043マイクロメートルμmの直径、10ナノメートルnmの高さの可変抵抗層64aを持つ実施例2、4~8及び比較例2、4~8は、次の[表1]で表すことができる。優劣の判定として、情報記録時から200時間経過後にメモリ層60aの抵抗変化が10未満である実施例、比較例に符号○を付した。情報記録時から200時間経過後にメモリ層60aの抵抗変化が10以上、40未満である実施例に符号△を付した。同様に、0.043マイクロメートルμmの直径、10ナノメートルnmの高さの可変抵抗層64aを持つ実施例10、12~16及び比較例10、12~16は、次の[表2]で表すことができる。優劣の判定として、情報記録時から200時間経過後にメモリ層60aの抵抗変化が40以上である実施例に符号×を付した。同様に、0.043マイクロメートルμmの直径、10ナノメートルnmの高さの可変抵抗層64aを持つ実施例18、20~24及び比較例18、20~24は、次の[表3]で表すことができる。以上、実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"