基板上に形成されたソース/ドレインの一方となる第1磁性層と、前記第1磁性層上に設けられチャネルとなる絶縁膜と、前記絶縁膜上に設けられ前記ソース/ドレインの他方となる第2磁性層と、前記絶縁膜の側面に設けられたゲート電極と、前記ゲート電極と前記絶縁膜の前記側面との間に設けられたゲート絶縁膜と、備えていることを特徴とするスピントランジスタ。チャネルとなる前記絶縁膜はF-Nトンネル機構によって電流が流れることを特徴とする請求項1記載のスピントランジスタ。前記第1磁性層は、半導体層上もしくは金属配線層上に設けられていることを特徴とする請求項1または2記載のスピントランジスタ。前記絶縁膜は、エピタキシャル膜もしくは配向膜であることを特徴とする請求項1乃至3のいずれかに記載のスピントランジスタ。前記絶縁膜は、酸化マグネシウム、酸化アルミニウム、酸化マグネシウムアルミニウム、酸化ランタンストロンチウム、酸化セリウム、酸化ジルコニウム、酸化ストロンチウム、酸化タンタルのエピタキシャル膜もしくは配向膜であることを特徴とする請求項1乃至3のいずれかに記載のスピントランジスタ。前記第1磁性層のフェルミ準位とチャネルとなる前記絶縁膜の価電子帯端のエネルギー差が、前記ゲート電極のフェルミ準位と前記ゲート絶縁膜の価電子帯端との間のエネルギー差よりも小さいことを特徴とする請求項1乃至5のいずれかに記載のスピントランジスタ。チャネルとなる前記絶縁膜と前記ゲート絶縁膜が同じ材質であることを特徴とする請求項1乃至6のいずれかに記載のスピントランジスタ。請求項1乃至7のいずれかに記載のスピントランジスタを記憶素子として用いたメモリ。本実施形態は、IDP/IDAP比を高めることのできるスピントランジスタおよびメモリを提供する。本実施形態のスピントランジスタは、基板上に形成されたソース/ドレインの一方となる第1磁性層と、前記第1磁性層上に設けられチャネルとなる絶縁膜と、前記絶縁膜上に設けられ前記ソース/ドレインの他方となる第2磁性層と、前記絶縁膜の側面に設けられたゲート電極と、前記ゲート電極と前記絶縁膜の前記側面との間に設けられたゲート絶縁膜と、備えていることを特徴とする。以下、図面を参照して実施形態について説明する。第1実施形態第1実施形態によるスピントランジスタの構造を図1に示す。この実施形態のスピントランジスタ1は、下部電極4上に、強磁性層6、絶縁膜8、強磁性層10がこの順序で積層された積層膜11を有している。そして、この積層膜11の側面にゲート絶縁膜12が設けられ、ゲート絶縁膜12に対して、上記積層膜11の側面と反対側にゲート電極14が設けられている。すなわち、上記積層膜の側部とゲート電極14との間にゲート絶縁膜12が設けられた構成となっている。なお、ゲート絶縁膜12は少なくとも絶縁膜8の側面に設けられていればよい。また、積層膜11は金属からなる下部電極4上に設けられているが、半導体層上に設けられてもよい。本実施形態においては、ゲート電極14と下部電極4とは、ゲート絶縁膜12によって電気的に絶縁されている。なお、ゲート電極14と下部電極4との電気的絶縁は、ゲート絶縁膜12の代わり他の絶縁膜で行ってもよい。また、強磁性層10上には導電体からなるキャップ層16が設けられ、このキャップ層16上に上部電極18が設けられた構成となっている。キャップ層16の積層方向に垂直な膜面の面積は磁性層10の膜面の面積と同じか、それより小さくなっている。強磁性層6は磁化方向が固定された磁化固定層であり、強磁性層10は磁化方向が可変の記録層である。ここで、磁化方向が固定とは強磁性層に書込み電流を流した前後で磁化方向が変化しないことを意味し、磁化方向が可変とは強磁性層に書込み電流を流した前後で磁化方向が可変であることを意味する。なお、強磁性層6を記録層とし、強磁性層10を磁化固定層としてもよい。なお、強磁性層6、10は、磁化方向が膜面に垂直な垂直磁化膜であってもよいし、磁化方向が膜面に平行な面内磁化膜であってもよい。ここで、膜面とは、各強磁性層の上面を意味する。また、強磁性層6、10は、磁性体の特性を調整するために複数の磁性層を有する積層膜であってもよい。動作原理次に、本実施形態のスピントランジスタの動作原理について図2を参照して説明する。まず、図2に示すように強磁性層6と強磁性層10との間に電圧を印加しない場合について考える。強磁性層6と強磁性層10の間に設けられた絶縁膜8の膜厚が十分に厚ければ、ゲート電極14に電圧を印加しない場合には強磁性層6と強磁性層10の間に電子電流は流れない図2の細い実線で示す矢印参照。次に、ゲート電極14に電圧を印加した場合について考える。ゲート電極14に正電圧を印加すると、図2に示す波線に示すように絶縁膜8の伝導帯のエネルギー準位が押し下げられる。すると、強磁性層6と強磁性層10の間でF-NFowlerNordheimトンネル機構によって電子電流が流れるようになる図2に示す太い実線で示す矢印参照。F-Nトンネル電流が流れる絶縁膜8の等価酸化膜厚EOTは、10Å~100Åであることが好ましい。このように、絶縁層8の側部に設けられたゲート電極14に印加する電圧により強磁性層6と強磁性層10の間の電流を制御することができる。すなわち、絶縁膜8がチャネルとなっている。また、強磁性層6、10のうちの一方がソース/ドレインのうちの一方、例えばソースソース電極となり、他方がドレインドレイン電極となる。さらに、強磁性層6と強磁性層10の間の電流は双方の強磁性層6、10の相対的な磁化方向に依存する。一般的には強磁性層6と強磁性層10の相対的な磁化方向が平行であるときの電流IDPは、反平行であるときに流れる電流IDAPよりも多い。しかしながら、強磁性層6と強磁性層10の材質の組み合わせ適宜選択することによって、相対的な磁化方向が平行のときに流れる電流IDPを減少させ、反平行のときに流れる電流IDAPが増加するように構成することもできる。また、本実施形態のスピントランジスタはメモリの記憶素子として用いることができる。この場合、記録層となる強磁性層の磁化方向と、磁化固定層となる強磁性層の磁化方向とが平行状態か、反平行状態かによってデータ0または1に対応させる。なお、平行状態にデータ1を対応させ、反平行状態にデータ0を対応させてもよい。そして、記録層となる強磁性層の磁化方向を反平行状態から平行状態にするためには、ゲート電極に電圧を印加してスピントランジスタをオン状態にし、磁化固定層となる強磁性層から絶縁膜8を介して記録層となる強磁性層に電子電流を流す。この場合、磁化固定層によってスピン偏極された電子は、絶縁膜8を通して記録層に流れ、記録層の磁化にスピントルクを及ぼし、記録層の磁化方向が平行状態となる。なお、電子電流は通常の電流とは流れる方向が逆となる。また、記録層となる強磁性層の磁化方向を平行状態から反平行状態にするためには、ゲート電極に電圧を印加してスピントランジスタをオン状態にし、記録層となる強磁性層から絶縁膜8を介して磁化固定層となる強磁性層に電子電流を流す。この場合、記録層によってスピン偏極された電子は、絶縁膜8を通して磁化固定層に流れる。磁化固定層の磁化方向と同じ向きのスピンを有する電子は、磁化固定層を通過する。しかし、磁化固定層の磁化方向と逆の向きのスピンを有する電子は、磁化固定層と絶縁膜8との界面において反射され、絶縁膜8を通して記録層に流れ込み、記録層の磁化にスピントルクを及ぼし、記録層の磁化を反平行状態にする。このようにして、記録層の磁化方向を磁化固定層の磁化方向に対して平行状態または反平行状態にすること、すなわち、書込みを行うことができる。なお、読み出しは、記録層と磁化固定層との間に電圧を印加し、流れる電流を検出することにより、データ0または1を読みだす。次に、本実施形態のスピントランジスタの利点は説明する。まず、従来のスピントランジスタではチャネルとして半導体を用いる。チャネルとして半導体を用いたスピントランジスタにおいては、理論的には大きなIDP/IDAP比が得られると予想されている。しかし、実験ではまだ実用になりうる程度のIDP/IDAP比は実現されていない。一方、本実施形態のスピントランジスタのように、チャネルとして絶縁体を用いる場合、特にMgOなどのようなエピタキシャル構造もしくは配向構造を有する絶縁膜を用いる場合には、Δ1バンドによるスピンフィルタ効果により高い抵抗変化率が実現されることが知られている。通常のMTJでは2つの強磁性層間で直接トンネル電流が流れうる程度の膜厚の絶縁膜を用いる。これに対して、本実施形態のスピントランジスタではゲート電圧を印加しない場合には直接トンネル電流がほとんど流れないよう厚い絶縁膜を用いる。一般的にMgOなどのようなエピタキシャル構造もしくは配向構造を有する絶縁膜は膜厚が厚くなるにつれて結晶性や配向性が向上する。このため、通常のMTJに比べて高品質な絶縁膜を得ることができる。その結果として、より多くのスピンフィルタ効果が期待でき、高いMR比を得ることができるとともに、IDP/IDAP比を高めることができる。また、本実施形態のスピントランジスタのように、強磁性層6、絶縁膜8、強磁性層10を縦に積層する構造、すなわち強磁性層6、絶縁膜8、強磁性層10が縦に配置された縦型の配置構造を用いることにより、次の利点も生じる。まず、一般的なスピントランジスタでは強磁性層を含む2つの電極とゲート電極が平面内に配置された構造、すなわち横型の配置構造となる。このため、製造する際に、強磁性層を含む電極とゲート電極をそれぞれ個別にパターニングしなければならず、強磁性層を含む2つの電極とゲート電極の間に間隔が生じる。この間隔によりIDP/IDAP比が減少し、また、デバイス寸法が巨大化するという問題が生じる。一方、本実施形態では、強磁性層6、10間の距離は純粋に絶縁膜8の膜厚のみによって規定されるため、デバイス寸法を巨大化するのを抑制することができる。また、縦に積層することにより、MTJなどで一般的に使用されている成膜方法を利用することができ、高品位な強磁性層6絶縁膜8強磁性層10の積層構造を利用することができる。また、本実施形態による縦型の配置構造を用いることにより簡便な製造方法を利用することが可能となり、スピントランジスタを低コストで作製することができる。その製造方法の一具体例について図3a乃至図3dを参照して説明する。まず、スパッタ法や電子線蒸着法を用いて下部電極4強磁性層6絶縁膜8強磁性層10がこの順序で積層された積層膜を形成する。続いて、フォトリソグラフィー、RIE、イオンミリング法等を用いて強磁性層6絶縁膜8強磁性層10からなる積層構造11をピラー状に加工する図3a。次に、上記積層構造を覆うように、ゲート絶縁膜12およびゲート電極14を順次成膜する図3b。その後、フォトリソグラフィーを用いてフォトレジストからなるレジストパターン図示せずを形成し、このレジストパターンをマスクとしてRIEを行う。すると、上記ピラー状の積層構造11の側部にゲート絶縁膜12とゲート電極14が残置される図3c。次に、下部電極4、上記ピラー状の積層構造、ゲート絶縁膜12、およびゲート電極14を覆うように、図示しない層間絶縁膜ILDを成膜した後に、エッチバックを行い、ピラー状の積層構造11の頭頂部に通じる孔を層間絶縁膜に形成する。なお、この工程ではフォトリソグラフィーとRIE等を組み合わせたビアホールの形成プロセスを用いても良い。最後に、上記孔またはビアを電極材料で埋め込む。その後、電極材料をパターニングすることにより、キャップ層16および上部電極18を形成する図3d。これにより、図1に示す本実施形態のスピントランジスタが完成する。このスピントランジスタは、記憶素子としても機能し、スピンメモリのメモリセルとなる。このプロセスを用いると、図4a乃至図4cに示すように、アレイ状のスピントランジスタを備えたスピンメモリを簡便に形成することができる。すなわち、下部電極4上に、図3aに示す強磁性層6絶縁膜8強磁性層10からなる積層構造のピラー11を複数個形成する。その後、複数個のピラーおよび下部電極4を覆うように、ゲート絶縁膜12、ゲート電極を順次積層する図4a参照。なお、図4aにおいては、ピラーは1列しか示していない。その後、図4bに示すように、レジストパターン15を複数のピラーを覆うように形成する。続いて、このレジストパターン15をマスクとして、ゲート電極14、ゲート絶縁膜12をパターニングする。これにより、各ピラー11の断面が図3cに示すような構造を有し、レジストパターン15に覆われた各ピラー間の下部電極上にはゲート絶縁膜12とゲート電極14の積層膜が残置される図4c。なお、図4cにおいては、ピラー11上にキャップ層16が設けられた構成を示している。その後、図5に示すように、下部電極4と直交する方向に配列されたピラー11のキャップ層16を上部電極18で接続することにより、アレイ状に配列されたスピントランジスタを記憶素子とするメモリを形成することができる。なお、各スピントランジスタのゲート電極には、対応するスピントランジスタを選択するための選択線が接続される。このメモリは、スピントランジスタを記憶素子とするクロスポイント型メモリであり、高い集積度を有することになる。次に、本実施形態によるスピントランジスタの特性について図6a、6bを参照して説明する。図6aは数値シミュレーションによって求めた結果を示す図であり、図6bは、シミュレーションに用いたモデルとなるスピントランジスタを示す図である。このモデルは図6bに示すように、円筒形の強磁性層6/絶縁膜9/強磁性層10の積層膜11の周囲にゲート絶縁膜12およびゲート電極14が付与された構造を有しており、このモデルに対して絶縁膜8の伝導帯のポテンシャル分布を計算した。なお、このモデルは、強磁性層6にソース電極5が接続され、強磁性層10にドレイン電極13が接続された構成となっている。絶縁膜8としてMgOを仮定し、強磁性層6から見たMgOのバリアハイトは図2に示すように、0.4eVとした。強磁性層6、10間に印加された電圧は1V、ゲート電極14に印加された電圧を1Vとしたときの絶縁膜8の伝導帯のポテンシャル分布を図6aに示す。図6aから、ゲート電極14に電圧を印加した際にはゲート電極14付近の絶縁膜8のポテンシャルが低下することがわかる。次に、この図6aに示すポテンシャル分布の計算結果を用いて、強磁性層6、10間に流れる電流を計算した結果を図7に示す。横軸はゲート電圧Vg、縦軸は強磁性層6、10間に流れる電流を電流密度I_d_pに換算したものである。なお、図7は、強磁性層6、10の磁化方向は互いに平行である場合の計算結果である。また、図7に示すグラフg1~g8は強磁性層6、10間に印加する電圧Vddをパラメータとして、0.10Vから0.1V刻みに0.8Vまで変化させたものである。図7からわかるように、電圧Vddが一定の場合は、それぞれゲート電圧Vgが増加するにつれて、電流密度も増加する。しかし、増加の度合いはゲート電圧が大きくなるほど減少する。また、同じゲート電圧Vgである場合には、電圧Vddが増加すれにつれて電流密度も上昇している。その上昇の度合いは、ゲート電圧が小さいほど顕著である。この図7の特性からわかるように、ゲート電圧の変化にしたがって強磁性層6、10間の電流が変化する、いわゆるトランジスタ特性が実現される。次に、2つの強磁性層6、10の相対的な磁化方向が反平行である場合の電流変化率を計算した結果を図8に示す。横軸はゲート電圧Vg、縦軸は電流変化率に対応するMR比を示す。また、グラフg1~g8は強磁性層6、10間に印加する電圧Vddをパラメータとして、0.10Vから0.1V刻みに0.8Vまで変化させたものである。図8からわかるように、250程度の高いMR比、すなわち電流変化率が実現される。したがって、図7および図8からわかるように、本実施形態のスピントランジスタは、高い電流変化率を実現できるとともに、トランジスタ特性も実現することができる。次に、本実施形態のスピントランジスタを構成する各部材の材料について説明する。本実施形態のスピントランジスタにおいては、以下の材料を用いることができる。まず、強磁性層6、10のそれぞれは、一方向異方性を有することが望ましい。その膜厚は0.1nmから100nmが好ましい。さらに、これらの強磁性層6、10の膜厚は、超常磁性にならない程度の厚さが必要であり、0.4nm以上であることがより望ましい。そして、強磁性層6、10の材料は、ホイスラー合金、例えばCo2FeAl1-xSixやCo2Mn1-xFexSiなどを用いることができる。また、Co、Fe、Niまたはそれらの合金、Co-Pt、Co-Fe-Pt、Fe-Pt、Co-Fe-Cr-Pt、C0-Cr-Pt、Co-Pdや、NiMnSb、Co2MnGe、Co2MnAl、Co2MnSi、CoCrFeAlなどの合金を用いることができる。また、GeMn、SiCNi、SiCMn、SiCFe、ZnMnTe、ZnCrTe、BeMnTe、ZnVO、ZnMnO、ZnCoO、GaMnAs、InMnAs、InMnAb、GaMnP、GaMnN、GaCrN、AlCrN、BiFeTe、SbVTe、PbSnMnTe、GeMnTe、CdMnGeP、ZnSiNMn、ZnGeSiNMn、BeTiFeO、CdMnTe、ZnMnS、TiCoO、SiMn、SiGeMnなどの磁性半導体からなる磁性体を用いることができる。なお、上記磁性材料に、Ag銀、Cu銅、Au金、Alアルミニウム、Ruルテニウム、Osオスニウム、Reレニウム、Taタンタル、Bボロン、C炭素、O酸素、N窒素、Pdパラジウム、Pt白金、Zrジルコニウム、Irイリジウム、Wタングステン、Moモリブデン、Nbニオブなどの非磁性元素を添加して、磁気特性を調節する、あるいは結晶性、機械的特性、化学的特性などの各種物性を調節することができる。これらの強磁性層6、10は面内磁化膜を用いてもよいし、垂直磁化膜や斜めの磁化を有する膜を用いても良い。特に、垂直磁化膜を用いた場合には後述するスピン注入書き込みを行う際に電流密度を削減でき、また、高い熱安定性を達成することができる。また、磁化固定層となる強磁性層、例えば強磁性層6に、Fe-Mn鉄-マンガン、Pt-Mn白金-マンガン、Pt-Cr-Mn白金-クロム-マンガン、Ni-Mnニッケル-マンガン、Ir-Mnイリジウム-マンガン、NiO酸化ニッケル、Fe2O3酸化鉄などの反強磁性層を付与して強磁性層の磁化方向を制御してもよい。絶縁膜8としては、Si、Ge、Al、Ga、Mg、Ti、Zr、Ta、Sr、Ce等の酸化物または窒化物や、SrTiO、NdGaO、MgAlO酸化マグネシウムアルミニウム、LaSrO酸化ランタンストロンチウムなどを用いることができる。本実施形態のスピントランジスタの書き込みの際にはゲート電極14に電圧を印加して強磁性層6、10間に電流を流して行う。流す電流量がある臨界値を越えるとスピン注入磁化反転により、記録層となる強磁性層の磁化方向が変化するためである。なお、読み出し時にはこの臨界電流を超えない電流で読み出しを行うことが重要である。本実施形態においては、書き込みを効率良く行うためには、デバイスの上部に磁化固定層を設けるのが好ましい。縦型の配置のデバイス構造においては、図9aに示すように、下側の強磁性層の角部が尖っているため、下側の強磁性層の近くに電界が集中しやすい構造となっている。そこで、図9bに示すように、下部の強磁性層をソース電極、すなわち記録層とし、上部の強磁性層をドレイン電極、すなわち磁化固定層として用いる場合に、ソース電極側に電界は集中しないので、より多くの電流を流すことができる。一般的なスピン注入磁化反転においては、記録層から磁化固着層に電子電流を流して双方の相対的な磁化方向を平行状態P状態から反平行状態AP状態に書き換える際に、より多くの電流を必要とする。したがって、図10a、10bに示すように、磁化固定層を上部に設けることにより、平行状態から反平行状態に書き換える際の電流量を確保できる。なお、図10a、10bに示す上下の矢印は、電子電流e-の流れる方向を示す。このため、効率よく書き込みを行うことができる。なお、図10に示す構成はあくまでも1例であり、上部の強磁性層側にゲート電界が集中するようなデバイス構造を採った場合には下部の強磁性層側に磁化固定層を設けることが望ましい。また、反平行状態から平行状態に書き換える際により多くの電流を必要とする磁性層の構成を採った場合にも下部の強磁性層側に磁化固定層を設けることが好ましい。なお、本実施形態は、上記説明に限定されることは無い。例えば、チャネルの型としてはエンハンス型に限らずデプリーション型のものを用いることができる。また、上記実施形態のスピントランジスタを用いて集積回路を構成してもよい。上記実施形態のスピントランジスタを記憶素子としてメモリセルに備えるメモリとして構成してもよい。さらにまた、EEPROMElectricallyErasableProgrammableReadOnlyMemoryのトランジスタとして上記実施形態のスピントランジスタを適用することが可能である。また、本実施形態のスピントランジスタを使用することにより周辺回路が簡略で小面積なメモリまたは集積回路を提供することができる。第2実施形態第1実施形態のスピントランジスタにおいては、チャネルとして用いる絶縁膜8とゲート絶縁膜12の材質の選択がスピントランジスタの性能を規定する上で重要なポイントとなる。そこで、第2実施形態のスピントランジスタにおいては、チャネルとして用いる絶縁膜8とゲート絶縁膜12の材質が同一である場合について説明する。まず、チャネルとして用いる絶縁膜8とゲート絶縁膜12の材質が同一である場合のバンド図を図11aおよび図12aに示す。図11aはスピントランジスタを図11bに示す切断線A-Aで切断した断面におけるバンド図であり、図12aはスピントランジスタを図12bに示す切断線B-Bで切断した断面におけるバンド図である。なお、図11a中のEg1はゲート電極14のフェルミ準位とゲート絶縁膜12の価電子帯端のエネルギー差を示し、図12a中のEg2はソース/ドレイン電極6、10のフェルミ準位とチャネルとして用いる絶縁膜8の価電子帯端のエネルギー差を示す。もし、ゲート電極14の材質とソース/ドレイン電極6、10の材質が同一であれば、エネルギー差Eg1とエネルギー差Eg2は同じ値になる。この場合、ゲート電極14に電圧を印加すると、ゲート電極14からゲート絶縁膜12を介してドレイン電極6に流れる電子の量がソース-ドレイン間に流れる電子の量に比べて無視できないオーダーとなり、いわゆるゲートリーク電流の問題が生じる。このゲートリーク電流を抑制するためには、エネルギー差Eg1がエネルギー差Eg2よりも大きくなるように材質を選択するのが望ましい。理想的な状況においては、エネルギー差Eg1とエネルギー差Eg2はゲート電極14およびソース/ドレイン電極6、10の仕事関数によって決まる。そのため、ゲート電極14として用いる材料の仕事関数がソース/ドレイン電極6、10に用いる材料の仕事関数よりも大きければ、エネルギー差Eg1よりもエネルギー差Eg2の方が大きくなるように設計することができる。しかしながら、現実の系においては仕事関数の差だけでエネルギー差が決まるわけではないので注意が必要である。より確実にゲートリークを抑制するために、ゲート電極14として半導体、例えば、ポリシリコンなどを用いても良い。ゲート電極14としてポリシリコンを使用すると、半導体のゲート絶縁膜側に空乏層が形成され、この空乏層がゲート電極とゲート絶縁膜の間のリークを抑制する効果をもたせることができるためである。第3実施形態第2実施形態のように、チャネルとして用いる絶縁膜8の材質とゲート絶縁膜12の材質とを同一にする場合には、ゲート電極14とソース/ドレイン電極6、10間の電極に用いる材料を選択することによってゲートリーク電流を抑制することができる。しかし、それぞれの絶縁膜として材質を異なるものを使用することによってもゲートリーク電流を抑制することができる。これを第3実施形態として説明する。チャネルとして用いる絶縁膜8とゲート絶縁膜12の材質が異なる場合のバンド図を図13aおよび図14aに示す。図13aはスピントランジスタを図13bに示す切断線A-Aで切断した断面におけるバンド図であり、図14aはスピントランジスタを図14bに示す切断線B-Bで切断した断面におけるバンド図である。なお、図13a中のEg1はゲート電極14のフェルミ準位とゲート絶縁膜12の価電子帯端のエネルギー差を示し、図14a中のEg2はソース/ドレイン電極6、10のフェルミ準位とチャネルとして用いる絶縁膜8の価電子帯端のエネルギー差を示す。図13a乃至図14bからわかるように、チャネルとして用いる絶縁膜8とゲート絶縁膜12の材質が異なる場合は、ゲート電極14のフェルミ準位とゲート絶縁膜12の価電子帯端のエネルギー差Eg1がソース/ドレイン電極6、10のフェルミ準位とチャネルとして用いる絶縁膜8の価電子帯端のエネルギー差Eg2よりも大きくなるような材質の組み合わせを用いると良い。また、ゲート絶縁膜12とチャネルとして用いる絶縁膜8の材質が異なる場合は、それぞれの材質の相互拡散に対しても考慮が必要である。この第3実施形態においては、ゲート絶縁膜12とチャネルとして用いる絶縁膜8の界面にチャネルが形成されてソース-ドレイン間に電子が流れる。したがって、ゲート絶縁膜12とチャネルとして用いる絶縁膜8との間に相互拡散が生じた場合には、その相互拡散が生じた領域を多くの電子が通過することになる。相互拡散した材料を通過するときに電子のスピン偏極度が劣化すると、スピントランジスタの磁気抵抗比の減少をもたらすため望ましくない。そこで、相互拡散が起きた場合にも磁気抵抗比が減少しないような絶縁材料の組み合わせを用いるのが良い。具体的には、AlOx酸化アルミニウムとMgO酸化マグネシウムの組み合わせが考えられる。AlOxとMgOが相互拡散した場合、MgxAlyOz酸化マグネシウムアルミニウムのスピネルが形成され、高いスピン偏極率を維持することができるためである。また、他にもZrOx酸化ジルコニウムなどの高融点材料とその他の材料の組み合わせを用いても良い。多くの場合、高融点材料であれば他の材料と混晶をつくるために必要な温度が高くなるためである。ZrOxをチャネルとして用いた場合、多くの場合にはEg2が小さくなる。したがって、MgOやAlOxまた、SiOx酸化シリコンなどの絶縁体をゲート絶縁膜として用いた場合にはエネルギー差Eg2に比べてエネルギー差Eg1が大きくなるため、上記の理由によりゲートリーク電流を減少させ、さらに高い磁気抵抗比を実現することができる。また、エネルギー差Eg1とエネルギー差Eg2の値が近い場合には、ゲート絶縁膜12のEOTをチャネルとなる絶縁膜8のEOTに比べて厚くすることにより、ゲートリークを抑制することができる。第4実施形態次に、第4実施形態によるスピントランジスタについて図15を参照して説明する。図15は、この第4実施形態のスピントランジスタを示す断面図である。この第4実施形態のスピントランジスタは、第1実施形態において、下部の強磁性層6の中央部の膜厚を厚くした構成となっている。このような構成とすることにより、ソース/ドレイン間に印加された電圧によって生じる電界は積層膜11の中心部に集中するため、ゲートリーク電流を減少させることができる。第5実施形態次に、第5実施形態によるメモリについて図16を参照して説明する。図16は、第5実施形態のメモリを示す回路図である。この第5実施形態のメモリは、第1乃至第4実施形態のいずれかのスピントランジスタ1がメモリセルとしてマトリクス状に配列された構成となっている。同じ行のスピントランジスタ1のゲート電極が1本のワード線WLに接続され、同じ列のスピントランジスタ1の下部電極4および上部電極18のうちの一方の電極がビット線BL1に接続され、他方の電極がビット線BL2に接続された構成となっている。書き込みは、ワード線駆動回路50によって一本のワード線WLが選択され、この選択されたワード線WLにゲート電極が接続された書き込みを行うスピントランジスタ1がON状態となる。続いて、書き込みを行うスピントランジスタ1に接続されたビット線BL1とビット線BL2がビット線駆動回路60によって選択され、ビット線BL1とビット線BL2との間に書き込み電流を流すことにより、スピントランジスタ1に書き込みが行われる。読み出しは、ワード線駆動回路50によって一本のワード線WLが選択され、この選択されたワード線WLにゲート電極が接続された読み出しを行うスピントランジスタ1がON状態となる。続いて、読み出しを行うスピントランジスタ1に接続されたビット線BL1とビット線BL2がビット線駆動回路60によって選択され、ビット線BL1とビット線BL2との間に読み出し電流を流すことにより、スピントランジスタ1からデータの読み出しが行われる。この第5実施形態のメモリは、IDP/IDAP比を高めることが可能なスピントランジスタを記憶素子として用いているので、IDP/IDAP比を高めることができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。