"レジスタを含む回路ブロックと、前記レジスタの値を読み出して出力するレジスタ値読み出し回路と、前記レジスタの値を前記レジスタ値読み出し回路から受け取り、予め設定された期待値と前記レジスタ値を比較し、前記比較の結果に基づいて割り込み要求を生成する割り込み生成回路と、を有することを特徴とする半導体集積回路。前記レジスタ値読み出し回路は、前記レジスタの値を、バスを介して前記割り込み生成回路に出力するコントローラである、ことを特徴とする請求項1に記載の半導体集積回路。前記回路ブロックはポーリング対象となる回路ブロックであり、前記レジスタはステータスレジスタである、ことを特徴とする請求項1または請求項2に記載の半導体集積回路。前記割り込み生成回路は、前記ステータスレジスタの値を格納するポーリングデータ格納レジスタと、前記期待値を格納する期待値データ格納レジスタと、前記ポーリングデータ格納レジスタと前記期待値データ格納レジスタの値を比較する第1比較器と、を有し、前記ポーリングデータ格納レジスタと前記期待値データ格納レジスタの値が一致したとき、前記割り込み要求である期待値データ検出割り込み要求を出力する、ことを特徴とする請求項3に記載の半導体集積回路。前記割り込み生成回路は、前記ポーリングデータ格納レジスタに前記レジスタ値を格納するアクセス回数をカウントするポーリング数カウンタと、予め設定された前記アクセス回数の最大値を格納する最大ポーリング数設定レジスタと、前記ポーリング数カウンタのカウント値と前記最大ポーリング数設定レジスタの値を比較する第2比較器と、を有し、前記第2比較器の比較結果に基づきタイムアウト割り込み要求を出力する、ことを特徴とする請求項4に記載の半導体集積回路。前述したように、レジスタ変化による割り込み機能が設けられていないIPを使用する場合、CPUは、ポーリング処理を行う。しかしながら、このポーリング処理を行うには、例えば、CPUに対して常にクロックを入力しなければならず、消費電力の増大を招く。さらに、ポーリング処理を行う場合、そのポーリングの結果により実行する対象処理必要とされる処理は、所定のポーリング間隔によりレジスタ変化を検出した後に実行されるため、割り込み処理のように即座に実行することができない。その結果、必要とされる対象処理に遅延が生じる。一実施形態によれば、レジスタを含む回路ブロックと、レジスタ値読み出し回路と、割り込み生成回路と、を有することを特徴とする半導体集積回路が提供される。前記レジスタ値読み出し回路は、前記レジスタの値を読み出して出力する。前記割り込み生成回路は、前記レジスタの値を前記レジスタ値読み出し回路から受け取り、予め設定された期待値と前記レジスタ値を比較し、前記比較の結果に基づいて割り込み要求を生成する。開示の半導体集積回路および割り込み生成方法は、消費電力を低減すると共に、必要とされる対象処理の遅延を低減することができるという効果を奏する。まず、半導体集積回路および割り込み生成方法の実施例を詳述する前に、半導体集積回路および割り込み生成方法およびその問題点を、図1~図5を参照して説明する。図1は、CPUからのポーリング処理を説明するためのブロック図である。図1において、参照符号100はポーリング対象となるIPIntellectualProperty、200はバス、そして、300はCPUCentralProcessingUnit:中央処理装置を示す。CPU300は、IP100におけるレジスタIPのステータスレジスタ1をポーリングし、例えば、そのIPのステータスレジスタ1の値が所定の値に変化したら処理対象処理を行う。ここで、CPU300はマスターとして機能し、IP100はスレーブとして機能する。すなわち、図1に示されるように、CPU300は、バス200を介してIPのステータスレジスタ1の値を、予め設定したポーリング間隔で読み出し、その読み出した値が所定の値に変化期待値に一致したら必要とされる処理対象処理を実行する。図2は、CPUからのポーリング処理別の処理なしを説明するためのタイミングチャートであり、IPのステータスレジスタ1の値が、タイミングT10において、0x0000から0x0001へ変化する場合を示す。ここで、図2中の参照符号NG10で示すように、CPU300は、例えば、IPのステータスレジスタ1の値が変化したタイミングT10を検出して行う割り込み機能CPU割り込みを有していないものとする。図2に示されるように、CPU300は、予め設定したポーリング間隔でIPのステータスレジスタ1の値を読み出リードし、期間PP11,PP12,PP13,PP14でポーリング処理を行う。すなわち、ポーリング期間PP11,PP12,PP13,PP14において、CPU300のバスには、IPのステータスレジスタ1の値が読み出される。そして、CPU300は、タイミングT10の次のポーリング期間PP14のポーリング処理により、IPのステータスレジスタ1の値の変化0x0001への変化を認識し、その期間PP14の後の期間OP10から対象処理を実行する。すなわち、CPUのバスには、期間OP10から対象処理の実行によるデータが現出する。ここで、CPU300は別の処理例えば、別のIPによる処理を行っていないので、ポーリング期間PP11,PP12,PP13,PP14および対象処理の実行期間OP10以外では、CPU300CPUのバスはアイドル状態となっている。図3は、図2のポーリング処理の一例を示すフローチャートである。図3に示されるように、CPU300が別の処理を行っていない場合においてポーリング処理が開始すると、ステップST11で、予め設定したポーリング間隔によりIPのステータスレジスタ1の値をリードする。次に、ステップST12に進んで、レジスタリード値IPのステータスレジスタ1から読み出した値が期待値と一致したかどうかを判定し、一致したと判定すれば、ステップST13に進んで、対象処理を実行する。すなわち、例えば、IPのステータスレジスタ1から読み出した値が0x0000から0x0001へ変化し、期待値である0x0001と一致したと判定すれば、ステップST13に進んで、対象処理を実行して、ステップST11に戻る。なお、ステップST12において、レジスタリード値が期待値と一致しないと判定すれば、そのままステップST11に戻って同様の処理を繰り返す。ここで、図2中の参照符号CR10で示されるように、ポーリング処理を行うためには、CPU300が別の処理を行っていない場合でも、CPU300のクロックを常に入力する必要がある。そのため、CPU300は、常に電力を消費し、また、CPUのクロックを生成するための回路,並びに,CPUのクロックにより動作する他の回路も電力を消費することになる。図4は、CPUからのポーリング処理別の処理ありを説明するためのタイミングチャートであり、IPのステータスレジスタ1の値が、タイミングT20において、0x0000から0x0001へ変化する場合を示す。ここで、図4中の参照符号NG20で示すように、CPU300は、例えば、IPのステータスレジスタ1の値が変化したタイミングT20を検出して行うCPU割り込みを有していないものとする。図4に示されるように、CPU300は、予め設定したポーリング間隔でIPのステータスレジスタ1の値をリードし、期間PP22,PP24でポーリング処理を行う。すなわち、ポーリング期間PP22,PP24において、CPUのバスには、IPのステータスレジスタ1の値が読み出される。そして、CPU300は、タイミングT20の次のポーリング期間PP24のポーリング処理により、IPのステータスレジスタ1の値の変化を認識し、その期間PP24の直後の期間OP20から対象処理を実行する。すなわち、CPUのバスには、期間OP20から対象処理の実行によるデータが現出する。ここで、図4に示されるように、CPU300は、期間AP21,AP23において、別の処理例えば、別のIPによる処理を行っている。また、ポーリング期間PP22,PP24,別の処理の実行期間AP21,AP23および対象処理の実行期間OP20以外では、CPU300CPUのバスはアイドル状態となっている。図5は、図4のポーリング処理の一例を示すフローチャートである。図5に示されるように、CPU300が別の処理を行っている場合においてポーリング処理が開始すると、ステップST21で、別の処理を実行する。次に、ステップST22に進んで、予め設定したポーリング間隔でIPのステータスレジスタ1の値をリードする。さらに、ステップST23に進んで、レジスタリード値が期待値と一致したかどうかを判定し、一致したと判定すれば、ステップST24に進んで、対象処理を実行してステップST21に戻る。また、ステップST23において、レジスタリード値が期待値と一致しないと判定すれば、そのままステップST21に戻って同様の処理を繰り返す。ここで、図4に示されるように、CPU300が別の処理を行っている場合には、ポーリング処理を行うためだけではなく、常にCPU300のクロックを入力する必要があり、クロックを停止することはできない。そして、図4中の参照符号DT20で示すように、CPU300が別の処理を行っている場合、CPU300が対象処理を実行するのは、例えば、別の処理の実行期間AP23の後に行うポーリング期間PP24のさらに後である期間OP20からになる。すなわち、CPU300が対象処理を実行するのは、例えば、IPのステータスレジスタ1の値が変化したタイミングT20から時間DT20だけ経過した後の期間OP20になるため、必要とされる対象処理に遅延が生じる。図1~図5を参照して説明した問題は、例えば、システム開発において使用するIPが、他社から提供されたIP、或いは、過去資産である従前のIPであり、それらのIPが所定のレジスタ変化による割り込み機能が有しておらず、また、それらのIP自体を改良変更することができない場合等において生じる。以下、半導体集積回路および割り込み生成方法の実施例を、添付図面を参照して詳述する。図6は、本実施例の割り込み生成方法による割り込み処理別の処理なしを説明するためのタイミングチャートである。図6と前述した図2との比較から明らかなように、本実施例の割り込み生成方法による割り込み処理別の処理なしによれば、ポーリング処理を不要として、CPU300のクロックを停止する。図2中の参照符号CR10に示される、ポーリング処理のために必要とされていたCPU300のクロックを、図6中の参照符号CR30のように、停止することによって、消費電力の低減を図る。すなわち、期間CR30において、CPU300のクロックを停止することにより、CPUのクロックを生成するための回路,並びに,CPUのクロックにより動作する他の回路の消費電力を低減することが可能になる。なお、CPU300のクロックは、IPのステータスレジスタ1の値の変化を検出してCPU300の割り込みが生成されてからCPU300へ与えればよい。図7は、本実施例の割り込み生成方法による割り込み処理別の処理ありを説明するためのタイミングチャートである。図7と前述した図4との比較から明らかなように、本実施例の割り込み生成方法による割り込み処理別の処理ありによれば、ポーリング処理を不要としてCPU割り込みを行い、対象処理を優先的に処理する。すなわち、図4中の参照符号DT20に示される、IPのステータスレジスタ1の値が変化してから対象処理が実行されるまでの時間遅延時間を、図7中の参照符号DT40のように、短縮して対象処理を実行するまでの時間を低減することが可能になる。図8は、第1実施例の半導体集積回路を示すブロック図である。図8において、参照符号100はIP,200はバス,300はCPU,400はDMACDirectMemoryAccessController,そして,500は割り込み生成回路を示す。IP100,CPU300,DMAC400および割り込み生成回路500は、バス200を介して接続されている。IP100は、レジスタIPのステータスレジスタ1を含み、DMAC400は、バス200を介して、IPのステータスレジスタ1の値を読み出リードし、割り込み生成回路500ポーリングデータ格納レジスタ2に書き込むライトする。割り込み生成回路500は、ポーリングデータ格納レジスタ2,期待値データ格納レジスタ3,データマスクレジスタ4,最大ポーリング数設定レジスタ5,最大ウェイトサイクル設定レジスタ6,割り込みクリアレジスタ7およびポーリング数カウンタ8を含む。また、割り込み生成回路500は、ポーリングウェイトサイクルカウンタ9,第1比較器10,第2比較器11,第3比較器12,第1割り込み生成部13,第2割り込み生成部14およびデコーダバスのアドレスデコーダ15を含む。さらに、割り込み生成回路500は、DSTP信号データストップ信号生成部16,DREQ信号データリクエスト信号生成部17,アンド回路部18,19およびオア回路部20を含む。IPのステータスレジスタ1は、ポーリング対象のIP100のステータスレジスタであり、このステータスレジスタ1の値が変化したら、CPU300が必要とされる処理対象処理を実行する。ポーリングデータ格納レジスタ2は、DMAC400によりDMA転送された、ポーリング対象のIPのステータスレジスタ1の値を格納し、期待値データ格納レジスタ3は、ポーリング対象のIPのステータスレジスタ1の期待値を格納する。データマスクレジスタ4は、ポーリングデータ格納レジスタ2および期待値データ格納レジスタ3の比較において、マスクしたいビットを設定するレジスタである。例えば、32ビットのデータにおいて、ビット0のみの変化を検出したい場合には、このデータマスクレジスタ4によりビット1~31をセットしてマスクする。最大ポーリング数設定レジスタ5は、ポーリングデータ格納レジスタ2の最大ライトアクセス回数を設定する。すなわち、DMAC400により行うDMA転送の最大回数最大DMA転送回数をこの最大ポーリング数設定レジスタ5に設定する。これにより、DMA転送が完了しても、まだポーリングデータ格納レジスタ2の値に変化がない場合にタイムアウト割り込みを出力し、そのタイムアウト割り込みを検出したCPU300が再度DMA転送を実行する。最大ウェイトサイクル設定レジスタ6は、ポーリングデータ格納レジスタ2のライトアクセス間隔の最大ウェイトサイクル数を設定する。そして、何らかの要因でDMAC400がポーリングデータ格納レジスタ2へのDMA転送を止めてしまった場合のスタックを防止する。すなわち、ポーリングデータ格納レジスタ2の書き込みライトが、最大ウェイトサイクル設定レジスタ6で設定したサイクル数以上ない場合、タイムアウト割り込みを出力し、そのタイムアウト割り込みを検出したCPU300が再度DMA転送を実行する。割り込みクリアレジスタ7は、この割り込みクリアレジスタ7をセットすることにより、第1および第2割り込み生成部13および14の割り込みをクリアする。ポーリング数カウンタ8は、ポーリングデータ格納レジスタ2のライトアクセス回数をカウントする。なお、割り込みのクリアと同時に、このポーリング数カウンタ8のカウント値もクリアされる。ポーリングウェイトサイクルカウンタ9は、ポーリングデータ格納レジスタ2のライトアクセス間隔のウェイトサイクル数をカウントする。なお、割り込みのクリアと同時に、このポーリングウェイトサイクルカウンタ9のカウント値もクリアされる。第1比較器10は、ポーリングデータ格納レジスタ2および期待値データ格納レジスタ3の値について、データマスクレジスタ4でマスクされていないビットを比較する。そして、一致したら、第1割り込み生成部13をセットすると共に、DSTP信号生成部16を介してDSTP信号を生成する。第2比較器11は、最大ポーリング数設定レジスタ5およびポーリング数カウンタ8の値を比較し、一致したら第2割り込み生成部14をセットする。第3比較器12は、最大ウェイトサイクル設定レジスタ6およびポーリングウェイトサイクルカウンタ9の値を比較し、一致したら第2割り込み生成部14をセットする。第1割り込み生成部13は、第1比較器10の比較で一致したら、期待値データ検出割り込みをセットし期待値データ検出割り込み信号を生成し、割り込みクリアレジスタ7がセットされたら、期待値データ検出割り込みをクリアし期待値データ検出割り込み信号を停止する。第2割り込み生成部14は、第2比較器11または第3比較器12の比較で一致したら、タイムアウト割り込みをセットしタイムアウト割り込み信号を生成し、割り込みクリアレジスタ7がセットされたら、タイムアウト割り込みをクリアしタイムアウト割り込み信号を停止する。デコーダ15は、バス200のアドレスデコーダである。上述したように、DSTP生成部16は、第1比較器10の比較で一致したら、DSTP信号をアサートしてDMA転送を停止させる。DREQ生成部17は、期待値データ格納レジスタ3に期待値がセットされたら、DREQ信号をアサートしてDMA転送を開始する。ここで、割り込み生成回路500は、例えば、1つのIPとして、ポーリング対象IP100の外側に配置する。なお、IP100は、例えば、他社から提供されたIP、或いは、過去資産である従前のIPである。そして、例えば、CPU300にソフトウェアプログラムを実行させ、DMAC400および割り込み生成回路500を制御する。なお、CPU300に実行させるプログラムは、例えば、割り込み生成回路500に設けた書き換え可能なフラッシュメモリ等の不揮発性半導体記憶装置に対して書き込むか、或いは、バス200を介して接続される半導体記憶装置に書き込むことができる。まず、ソフトウェアにより、CPU300からDMAC400の転送元アドレスをポーリング対象IP100のステータスレジスタ1のアドレスに設定し、転送先アドレスをポーリングデータ格納レジスタ2のアドレスに設定する。そして、DMAC400により、IPのステータスレジスタ1のレジスタ値をポーリングデータ格納レジスタ2へDMA転送する。第1比較器10は、アンド回路部18および19の出力を比較し、その比較結果を第1割り込み生成部13およびDSTP信号生成部16へ出力する。すなわち、第1比較器10は、ポーリングデータ格納レジスタ2と期待値データ格納レジスタ3のレジスタ値について、データマスクレジスタ4でマスクされていないビットを比較する。そして、一致したら第1割り込み生成部13をセットし、割り込み期待値データ検出割り込み要求をCPU300へ通知し、さらに、DSTP信号生成部16を介してDSTP信号をDMAC400へ出力してDMA転送を停止させる。CPU300が、期待値データ検出割り込みを検出すると、ソフトウェアにより、対象処理図1~図5を参照して説明したポーリング処理でIPのステータスレジスタ1が変化したら実行する処理を実行する。さらに、割り込みクリアレジスタ7を設定して、期待値データ検出割り込みをクリアする。そして、CPU300は、割り込み処理を実行し、対象処理を優先的に処理する。このようにして、CPUのポーリング処理を、割り込み処理に変換する。ここで、図8に示す第1実施例において、割り込み生成回路500は、DMA転送のスタックを防止するために、タイムアウト割り込み機能を有し、また、CPU300は、タイムアウト割り込みを検出した場合に、DMA転送の設定を再設定する機能を有する。これは、DMAC400からのDMA転送が完了しても、IPのステータスレジスタ1が変化しない場合があるため、ソフトウェアにより、CPU300から最大ポーリング数設定レジスタ5に対してDMAC400により設定する。すなわち、最大ポーリング数設定レジスタ5に対して、最大DMA転送回数を設定しておく。第2比較器11は、最大ポーリング数設定レジスタ5のレジスタ値と、ポーリングデータ格納レジスタ2のライトアクセス回数をカウントするポーリング数カウンタ8の値を比較する。そして、一致したら第2割り込み生成部14をセットし、割り込みタイムアウト割り込み要求をCPU300へ通知する。また、何らかの要因でDMAC400がDMA転送を止めた場合に備えて、ソフトウェアにより、CPU300から最大ウェイトサイクル設定レジスタ6に対して、ポーリングデータ格納レジスタ2のライトアクセス間隔の最大ウェイトサイクル数を設定する。第3比較器12は、最大ウェイトサイクル設定レジスタ6のレジスタ値と、ポーリングデータ格納レジスタ2のライトアクセス間隔のウェイトサイクル数をカウントするポーリングウェイトサイクルカウンタ9の値を比較する。そして、一致したら第2割り込み生成部14をセットし、割り込みをCPU300へ通知する。CPU300がタイムアウト割り込みを検出すると、ソフトウェアにより、DMA転送に必要な設定を再設定し、割り込みクリアレジスタ7を設定してタイムアウト割り込みをクリアする。そして、CPU300は、割り込み処理を実行する。なお、図8に示す第1実施例の半導体集積回路では、IPのステータスレジスタ1の値の変化を検出して所定の対象処理を実行する場合を説明したが、変化を検出するレジスタはステータスレジスタに限定されるものではない。図9~図11は、図8に示す半導体集積回路における処理の一例を示すフローチャートである。図9に示されるように、処理が開始すると、ステップST31において、DMAC400のレジスタ設定を行う。例えば、転送タイプはシングル、転送数は最大、転送元アドレスはIPのステータスレジスタ1アドレス固定、そして、転送先アドレスはポーリングデータ格納レジスタ2アドレス固定と設定する。さらに、ステップST32に進んで、割り込み生成回路500のレジスタ設定を行う。例えば、期待値データ格納レジスタ3に期待値を、データマスクレジスタ4にマスクビットを、最大ポーリング数設定レジスタ5にDMA転送数を、そして、最大ウェイトサイクル設定レジスタ6に適切なサイクル数を、設定する。次に、ステップST34において、割り込み生成回路500から、DMAC400へDREQ信号データリクエスト信号を出力して、ステップST35に進む。ステップST35では、DMAC400からポーリングデータ格納レジスタ2へIPのステータスレジスタ1のデータを転送して、ステップST36に進む。なお、ステップST32における割り込み生成回路500のレジスタ設定を行った後、前述した図6のように、ソフトウェアが別の処理を実行しない場合、ステップST33において、CPU300は割り込み待ち状態に入る。一方、ステップST32における割り込み生成回路500のレジスタ設定を行った後、前述した図7のように、ソフトウェアが別の処理を実行する場合、図11に示されるように、ステップST330において、CPU300は別の処理を実行する。ただし、割り込みが検出されたら、図11の処理ステップST330を中断して、割り込み処理図9のステップST34に移動し、その割り込み処理が完了した後、図11の処理に戻る。図10に示されるように、ステップST36では、ポーリングデータ格納レジスタ2および期待値データ格納レジスタ3の値について、データマスクレジスタ4でマスクされていないビットを第1比較器10で比較し、一致したかどうかを判定する。ステップST36において、一致したと判定すると、ステップST37に進んで、第1割り込み生成部13で期待値データ検出割り込みをアサートし、CPU300へ割り込みを通知する。さらに、ステップST38に進んで、割り込み生成回路500からDMAC400へDSTP信号を出力し、DMA転送を停止させ、ステップST39に進んで、割り込み処理を行う。すなわち、ステップST39では、必要とされる対象処理を実行し、割り込みクリアレジスタ7から割り込みをクリアしてステップST40に進む。ステップST40では、第1割り込み生成部13で期待値データ検出割り込みをネゲートし、ポーリング数カウンタ8およびポーリングウェイトサイクルカウンタ9をクリア0して処理を終了する。一方、ステップST36において、一致しないと判定すると、ステップST41に進んで、最大ポーリング数設定レジスタ5およびポーリング数カウンタ8の値を第2比較器11で比較し、一致したかどうかを判定する。ステップST41において、一致したと判定すると、ステップST42に進んで、第2割り込み生成部14でタイムアウト割り込みをアサートし、CPUへ割り込みを通知し、さらに、ステップST43に進んで、割り込み処理を行う。すなわち、ステップST43では、上述したステップST39と同様に、割り込みクリアレジスタ7から割り込みをクリアしてステップST44に進む。ステップST44では、第2割り込み生成部14でタイムアウト割り込みをネゲートし、ポーリング数カウンタ8およびポーリングウェイトサイクルカウンタ9をクリア0してステップST31に戻る。なお、ステップST41において、一致しないと判定すると、ステップST45に進んで、最大ウェイトサイクル設定レジスタ6の値とポーリングウェイトサイクルカウンタ9の値を、第3比較器12で比較し、一致したかどうかを判定する。ステップST45において、一致したと判定すると、ステップST42に進んで、前述した処理を行い、一致しないと判定すると、ステップST35に戻って前述した処理を繰り返す。ここで、図9~図11を参照して説明したフローチャートにおいて、ステップST31,ST32,ST39,ST43およびST330の処理がCPU300からのソフトウェアの設定処理を示す。また、ステップST34~ST38,ST40~ST42,ST44およびST45の処理が割り込み生成回路500によるハードによる処理を示す。図12は、図8に示す半導体集積回路における処理を説明するためのタイミングチャートであり、前述した図6のタイミングチャートに対して、割り込み生成回路500のレジスタ2~4およびDMAC400のバス動作を追加したものである。図6を参照して説明したように、本実施例の割り込み生成方法による割り込み処理別の処理なしによれば、CR30の期間において、ポーリング処理を不要として、CPU300のクロックを停止することができる。従って、この期間CR30では、CPU300のバスもアイドル状態となる。このとき、図8~図11を参照して説明したように、DMAC400は、IPのステータスレジスタ1の値をリードして、割り込み生成回路500のポーリングデータ格納レジスタ2にライトする。従って、DMAC400のクロックは、常に入力され、DMAC400のバスは、IPのステータスレジスタ1のリードおよびポーリングデータ格納レジスタ2のライトに使用され、その残りの期間がアイドル状態となる。図12の例では、IPのステータスレジスタ1の値が、タイミングT30において、0x0000から0x0001へ変化し、期待値データ格納レジスタ3には0x0001が設定されている。なお、データマスクレジスタ4には、第1比較器10によるポーリングデータ格納レジスタ2および期待値データ格納レジスタ3の比較において、マスクしたいビット0x0001が設定されるようになっている。そして、データマスクレジスタ4によりマスクされていないビットに関して、タイミングT30において、ポーリングデータ格納レジスタ2の値0が1に変化して期待値データ格納レジスタ3に設定された値1に一致すると、割り込みを開始する。すなわち、第1比較器10の比較により、ポーリングデータ格納レジスタ2の値が期待値データ格納レジスタ3の設定値に一致すると、第1割り込み生成部13で期待値データ検出割り込みをアサートし、CPU300へ割り込みを通知する。そして、CPU300は、第1割り込み生成部13からの期待値データ検出割り込みを受けて、期間OP30から必要とされた対象処理を実行する。このように、本実施例によれば、期間CR30において、CPU300のクロックを停止することにより、CPUのクロックを生成するための回路,並びに,CPUのクロックにより動作する他の回路の消費電力を低減することが可能になる。なお、図12に示されるように、DMAC400のクロックは常に入力されるが、DMAC400はCPU300よりも回路規模が遥かに小さいため、消費される電力もCPUと比較すると、非常に小さくなる。また、本実施例によれば、ポーリング処理を不要としてCPU割り込みを行うことで、別の処理に待たされることなく、必要とされる対象処理を優先的に処理して対象処理を実行するまでの時間を低減することが可能になる。さらに、システム開発において使用するIPが、例えば、所定のレジスタ変化による割り込み機能を持たない他社から提供されたIP、或いは、過去資産である従前のIPであっても、それらIP自体を変更することなく割り込み処理を実現することができる。図13は、第2実施例の半導体集積回路を示すブロック図である。図13と前述した図8との比較から明らかなように、本第2実施例の半導体集積回路では、第1実施例におけるDMAC400の代わりに、専用の制御回路400’を使用する。ここで、専用の制御回路400’は、DMAC400とは異なり、IPの割り込み生成回路500におけるポーリングデータ格納レジスタ2に対する書き込みをバス200を介することなく、直接行うようになっている。また、専用の制御回路400’は、DMAC400ではないので、図8におけるDSTP信号生成部16およびDREQ信号生成部17も不要となる。このように、本実施例の半導体集積回路は、図8に示す第1実施例のように、DMAC400を使用することもできるが、図13に示す第2実施例のように、専用の制御回路400’を使用してもよい。以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。付記1レジスタを含む回路ブロックと、前記レジスタの値を読み出して出力するレジスタ値読み出し回路と、前記レジスタの値を前記レジスタ値読み出し回路から受け取り、予め設定された期待値と前記レジスタ値を比較し、前記比較の結果に基づいて割り込み要求を生成する割り込み生成回路と、を有することを特徴とする半導体集積回路。付記2前記レジスタ値読み出し回路は、前記レジスタの値を、バスを介して前記割り込み生成回路に出力するコントローラである、ことを特徴とする付記1に記載の半導体集積回路。付記3前記レジスタ値読み出し回路は、前記レジスタの値を、直接に前記割り込み生成回路に出力する専用の制御回路である、ことを特徴とする付記1に記載の半導体集積回路。付記4前記回路ブロックはポーリング対象となる回路ブロックであり、前記レジスタはステータスレジスタである、ことを特徴とする付記1乃至付記3のいずれか1項に記載の半導体集積回路。付記5前記回路ブロックは、前記ステータスレジスタの変化による割り込み機能を持たない、ことを特徴とする付記1乃至付記4のいずれか1項に記載の半導体集積回路。付記6前記割り込み生成回路は、前記ステータスレジスタの値を格納するポーリングデータ格納レジスタと、前記期待値を格納する期待値データ格納レジスタと、前記ポーリングデータ格納レジスタと前記期待値データ格納レジスタの値を比較する第1比較器と、を有し、前記ポーリングデータ格納レジスタと前記期待値データ格納レジスタの値が一致したとき、前記割り込み要求である期待値データ検出割り込み要求を出力する、ことを特徴とする付記4または付記5に記載の半導体集積回路。付記7前記割り込み生成回路は、前記ポーリングデータ格納レジスタに前記レジスタ値を格納するアクセス回数をカウントするポーリング数カウンタと、予め設定された前記アクセス回数の最大値を格納する最大ポーリング数設定レジスタと、前記ポーリング数カウンタのカウント値と前記最大ポーリング数設定レジスタの値を比較する第2比較器と、を有し、前記第2比較器の比較結果に基づきタイムアウト割り込み要求を出力する、ことを特徴とする付記6に記載の半導体集積回路。付記8前記割り込み生成回路は、前記ポーリングデータ格納レジスタに前記レジスタ値を格納するアクセスの間隔のウェイトサイクル数をカウントするポーリングウェイトサイクルカウンタと、予め設定された前記ウェイトサイクル数の最大値を格納する最大ウェイトサイクル設定レジスタと、前記ポーリングウェイトサイクルカウンタのカウント値と前記最大ウェイトサイクル設定レジスタの値を比較する第3比較器と、を有し、前記第3比較器の比較結果に基づき前記タイムアウト割り込み要求を出力する、ことを特徴とする付記7に記載の半導体集積回路。付記9前記レジスタ値出力回路、および、前記割り込み生成回路をソフトウェアにより制御するCPUを有する、ことを特徴とする付記1乃至付記8のいずれか1項に記載の半導体集積回路。付記10回路ブロックに含まれるレジスタの値を読み出して出力し、前記レジスタの値を受け取って、予め設定された期待値と比較し、前記レジスタの値が前記予め設定された期待値と一致したときに、割り込み要求を生成する、ことを特徴とする割り込み生成方法。付記11前記回路ブロックはポーリング対象となる回路ブロックであり、前記レジスタはステータスレジスタである、ことを特徴とする付記10に記載の割り込み生成方法。付記12前記回路ブロックは、前記ステータスレジスタの変化による割り込み機能を持たない、ことを特徴とする付記10または付記11に記載の割り込み生成方法。"