"炭化珪素基板にイオン注入する工程と、前記イオン注入がされた炭化珪素基板に第1の熱処理を行う工程と、前記第1の熱処理がされた炭化珪素基板に前記第1の熱処理より低温の第2の熱処理を行う工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。前記第1の熱処理工程の温度は1800°C以上2000°C以下であり、前記第2の熱処理温度は1600°C以上1700°C以下であることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。前記第1と第2の熱処理工程はアルゴンまたはシランを含む不活性ガス雰囲気で行うことを特徴とする請求項1又は2に記載の炭化珪素半導体装置の製造方法。前記第一の熱処理工程の後に続けて前記第2の熱処理工程を実施することを特徴とする請求項1乃至3のいずれか1項に記載の炭化珪素半導体装置の製造方法。前記第1の熱処理工程から第2の熱処理工程に至る時間は30分以上であることを特徴とする請求項4に記載の炭化珪素半導体装置の製造方法。前記第2の熱処理工程は少なくとも15分以上行うことを特徴とする請求項1乃至5のいずれか1項に記載の炭化珪素半導体装置の製造方法。前記第2の熱処理工程は少なくとも30分以上行うことを特徴とする請求項1乃至5のいずれか1項に記載の炭化珪素半導体装置の製造方法。前記第1の熱処理工程の温度は1900°C以上1950°C以下であることを特徴とする請求項1乃至7のいずれか1項に記載の炭化珪素半導体装置の製造方法。そこで、実施形態は、低損失な炭化珪素半導体装置の製造方法を提供することを目的とする。実施形態の炭化珪素半導体装置の製造方法は、炭化珪素基板にイオン注入する工程と、前記イオン注入がされた炭化珪素基板に第1の熱処理を行う工程と、前記第1の熱処理がされた炭化珪素基板に前記第1の熱処理より低温の第2の熱処理を行う工程と、を有することを特徴とする。実施形態の炭化珪素半導体装置の製造方法は、イオン注入種の活性化率を向上させるためにイオン注入した炭化珪素基板に超高温で第1の熱処理をして充分に低コンタクト抵抗を実現できる導電性制御を行い、その後に第1の熱処理温度よりも低い温度にて第2の熱処理を行なう。酸化膜や電極膜などを形成する場合は、多段熱処理の後に酸化膜や電極膜などを形成することが好ましい。これらの処理をした炭化珪素半導体装置は、注入イオン種の活性化率が高いだけではなく、第2の熱処理無しでは得ることのできない第1の熱処理による悪影響を緩和したと考えられる効果がある。その効果として、MOSFETにおける、上記処理面に形成した絶縁膜との界面の界面準位密度の低下が挙げられる。また、ショットキー障壁ダイオードにおける、逆方向漏れ電流の減少が挙げられる。また、バイポーラ型のPiNダイオードにおける、オン電圧の低下が挙げられる。本発明者等は、DIMOSFETにおいてチャネル移動度を高めるための検討を種々行ってきた。一般に幅広く検討されているようなゲート酸化膜を形成した後の熱処理方法について温度、雰囲気やその組み合わせなどについての条件を変化させて、MOSキャパシタを作成し、High-Low法によるキャパシタンス-電圧特性を測定した結果から炭化珪素/二酸化珪素界面の界面準位密度を見積もり、その大きさで熱処理条件の良し悪しを評価してきた。確かに酸化膜形成後の熱処理条件に応じてある程度の界面準位密度は変化したが、1e11cm-2eV-1を下回るような条件を見出すことができなかった。そこで、酸化膜形成後の熱処理温度を上げることを考えた。しかしながら、酸化膜はガラス転移温度が上限となるであろうことから大幅に熱処理温度を上げてみることは出来ない。そこで、界面準位密度を律速する要素は炭化珪素側、すなわち炭化珪素単結晶中の結晶欠陥に支配されているのではないかとの仮説を立て、酸化膜形成前に熱処理を行なうことを思いついた。イオン注入後の活性化熱処理を超高温で行なった後に一旦室温まで冷却し、酸化を行うことで二酸化珪素膜を形成させて界面準位密度で評価してみると、ある程度予想はされたがそれよりも予想外に高い界面準位密度となり、活性化熱処理温度を1900°Cに下げた後に酸化した試料を作成して同様の評価を行ったが1e13cm-2eV-1程度の界面準位が見積もられた。そこで、試しに徐々に熱処理温度を下げた実験を行なった。それぞれMOSキャパシタを作成して界面準位密度を評価したところ、1700°Cまで熱処理温度を下げた試料で1e11cm-2eV-1を下回る結果が得られた。しかし、この程度の活性化熱処理温度では注入イオン種の活性化率が低いため、TLM測定による評価では良好なコンタクト特性が得られなかった。そこで、まずコンタクト特性が良くなる超高温熱処理として1800°C以上2000°C以下で第1の熱処理をした後、1600°C以上1700°C以下で一旦温度を保持する第2の熱処理から温度を下げるという多段階熱処理によって上記課題を解決した。第2の熱処理は第1の熱処理に続いて行うことが好ましい。第1の熱処理ではあまり高温であると上記の悪影響が顕著化することが好ましくないことから、2000°C以下が好ましく、1950°C以下がより好ましい。また、第1の熱処理の温度が低いと注入種の活性化率が低いため低温は好ましくないことから、1800°C以上が好ましく、1900°C以上がより好ましい。より好ましい範囲であれば、第2の熱処理による効果がより顕著となることが好ましい。第1と第2の熱処理の温度は異なるため、第1の熱処理から第2の熱処理への移行の冷却処理の工程を行う。冷却工程の時間は、15分以上より好ましくは30分以上の時間をかけて、半導体基板が傾斜的に温度変化することが好ましい。移行の冷却工程の温度変化が急激であると半導体基板に熱応力を導入することが好ましくない。また、移行の冷却工程の時間が長すぎると経済的に好ましくない。第2の熱処理は、第1の熱処理による悪影響が減少する温度範囲が好ましい。その具体的な温度範囲は1600°C以上1700°C以下である。処理温度が1600°Cより低いと第1の熱処理による悪影響である欠陥密度等が変化しにくいため好ましくない。また、処理温度が1700°Cより高いと第1の熱処理による悪影響である欠陥密度等は変化するものの、その変化量が小さいため好ましくない。第2の熱処理は少なくとも15分以上であることが好ましい。15分以上の処理によって、第1の熱処理による悪影響である界面欠陥あるいは結晶欠陥などが減少することによる効果を確認することができる。より処理時間が長い程、第2の熱処理の効果が顕著になる。そして、例えば、1e11cm-2eV-1を下回る処理面の界面準位密度、十分に低い漏れ電流特性や十分に低いオン電圧等の特性を有する炭化珪素半導体装置を得るには、第2の熱処理の時間は20分以上が好ましく、30分以上がより好ましい。実施形態の多段熱処理を行うことで、大幅な炭化珪素パワー半導体装置の低損失化を実現することができる。第2の熱処理工程後において、第2の熱処理工程の上限温度より高い温度で半導体装置を処理すると、第2の熱処理による効果が減少することが好ましくない。第1と第2の熱処理はアルゴン等の不活性ガス雰囲気下で行うことが好ましい。イオン注入、第1と第2の熱処理の後に酸化を行なってMOSキャパシタを作成した。作成したMOSキャパシタの界面準位密度をHigh-Low法によるキャパシタンス-電圧特性を測定した結果から見積もったところ、界面準位密度が低下した。これは、第1の熱処理によって炭化珪素中に存在していた第1の熱処理による悪影響によって生じた何らかの界面準位密度を支配する要因が減少したのではないかと解釈した。次に、同様の多段階熱処理を実施した炭化珪素エピタキシャル膜の表面にショットキー障壁電極を形成してショットキー障壁ダイオードを作製した。作製したダイオードの逆方向漏れ電流特性を測定してみた結果、従来の方法に比べて有意に低い漏れ電流特性を示した。これも炭化珪素エピタキシャル膜表面付近に存在していた、例えば局所的にショットキー障壁高さを下げるような第1の熱処理による悪影響によって生じたと思われる微小領域欠陥が減少した結果ではないかと解釈した。また、同様の多段階熱処理をPiN構造の炭化珪素エピタキシャル積層構造に高濃度Alイオンを注入して試料に対して実施してPiNダイオードを作製した結果、コンタクト抵抗が下がったことに起因すると考えられるオン抵抗が減少したばかりか、オン電圧も低下した。特にオン電圧の低下については高濃度p型層付近のイオン注入損傷欠陥や第1の熱処理による悪影響が低減するなどにより注入効率が上昇し、オン電圧が下がったのではないかと解釈した。以下、本発明の詳細を図示の実施形態によって説明する。図の半導体装置は左右対称の構成となっており、一部の符号は省略している。第1の実施形態図1は、本発明の第1の実施形態に係わる炭化珪素半導体装置の例として縦型DIMOSFETの概略断面構造図を示す。4H-炭化珪素の0001面n型基板10の主表面上には基板10よりも低い窒素濃度のn-型エピタキシャル層11が形成されている。エピタキシャル層11の表面側には、所定間隔で複数のp-ウエル領域12が形成されている。各ウエル領域12内には、n型ソース領域13が窒素イオン注入によって形成されており、これらの各ソース領域13内にはコンタクト用のpソース領域14がアルミニウムイオン注入により形成されている。各ウエル領域12間に形成されるチャネル領域上には二酸化珪素からなるゲート絶縁膜15が形成され、このゲート絶縁膜15上にゲート電極16が形成されている。ゲート絶縁膜15を含む全面が二酸化珪素膜から成る層間絶縁膜17により覆われており、この層間絶縁膜17の一部が開口されてソース領域14が露出している。露出したソース領域14上にはソース電極18が形成されて電気的に接続されている。層間絶縁膜17上には配線19が選択的に形成され、この配線19がゲート電極16やソース電極18と電気的に接続されている。炭化珪素基板10の裏側面にはドレイン電極100が形成されている。第1の実施形態の縦型DIMOSFETは、例えば次のように製造される。n型炭化珪素基板10上に、n-型不純物を添加したエピタキシャル層11を形成する。このエピタキシャル層11は、例えば化学気相成長法を用いて所定の耐圧設計に基くキャリア濃度を実現できる添加不純物濃度となるように添加ガスの流量を調整し、また膜厚も当該設計に基く厚みになるようにエピタキシャル成長させて形成する。第1の実施形態では3.3kVの耐圧を持つMOSFETを製造するためにキャリア濃度3.9×1015cm-3、膜厚を26μmとなるように成長条件を調整した後に行った。次にエピタキシャル層11の表面にウエル形成用のマスク図示せずを設け、アルミニウム等のp-型不純物イオンを注入し、複数のp-型ウエル領域12を形成した。当該ウエル12の形成後、マスク図示せずを除去した。引き続いてソース領域形成用マスク図示せずを設け、窒素等のn型不純物イオンを注入し、n型ソース領域を13を形成した。次にコンタクト領域形成用のマスクを設けアルミニウム等のp型不純物イオンを注入してコンタクト用のp型ソース領域14を形成した。次に注入した不純物イオンの活性化熱処理に先立ち、表面を保護するためにp型ソース領域14が形成された炭化珪素基板10の表面にフォトレジストを塗布し、プリベークを行った後に炭素化熱処理をアルゴン等の不活性ガス気流中で800°Cで30分行った。その後、アルゴン等の不活性ガス中で活性化熱処理を行なった。最高到達温度は1900°Cとし、当該温度で5分間保持した後、設定温度を1700°Cに下げ、1700°Cになってから30分保持した後、室温まで冷却して取り出した。このようにしてウエル領域12とソース領域13,14とによる所謂DIDoubleImplanted構造が得られた。充分に洗浄を行った後、ソース領域13,14の形成されたエピタキシャル層11の表面を酸化炉に入れ、1100°C6時間酸素や水などの酸化性ガスと共に酸化二窒素やアンモニアなどの添加ガスの存在する気流中で酸化を行い、二酸化珪素あるいは正確には酸窒化膜からなるゲート絶縁膜15を形成した。ゲート絶縁膜16上にはゲート電極用のポリシリコン16を形成した。フォトリソグラフィーによるパターン形成を行うことでポリシリコン層16、ゲート絶縁膜15に対してレジスト塗布、露光、現像、ドライエッチングを順次実施し、ゲート電極形成領域以外のポリシリコン層16、ゲート絶縁膜15を除去した。パターン形成の後、レジストの除去と洗浄を行い、ポリシリコン層16によるゲート電極16を形成した。この際、ゲート電極16は一部がソース領域13の一部と重なり合うように形成した。ゲート電極16を含む全体に良好な絶縁性を持つ層間絶縁膜を堆積した。堆積方法はLP-TEOSLowPressure-TetraethylOrthosilicate法を用いたが、他のLPCVD法などでも良い。次の工程でもフォトリソグラフィーにより層間絶縁膜17におけるソース領域14領域やゲート電極17部を開口し、全面に配線層を形成した後に当該配線層にパターン形成を行いソース領域14上に接続されたソース電極18を形成した。更に当該ソース電極18やゲート電極17に接続された配線19を形成した。次に炭化珪素基板10の裏面にオーミック接続されたドレイン電極100を形成する。これによって図1に示すような縦型のDIMOSFETが完成した。これらの素子の電気特性を測定した結果、界面準位密度の低下に基くチャネル移動度の向上およびソース電極部のコンタクト抵抗低減によると思われるオン抵抗の低減が顕著であり、特に素子作成プロセスにおいて実施形態の多段熱処理を行わない従来の方法による場合に比べて炭化珪素エピタキシャル層表面の荒れが目立つということもなかった。第2の実施形態次にショットキー障壁ダイオード装置を製造する場合の実施例につき図2を参照しながら説明する。図2は、本発明の第2の実施形態に係わる炭化珪素半導体装置の例として接合障壁制御ショットキーJBSダイオードの概略断面構造図を示す。4H-炭化珪素の0001面n型基板20の主表面上には基板20よりも低い窒素濃度のn-型エピタキシャル層21が形成されている。エピタキシャル層21の表面側には、接合終端構造としてのp-形領域22と接合障壁制御用のp-領域23が形成されている。このp-領域22、23はアルミニウムイオン注入により形成されている。活性領域の外側を取り囲むように二酸化珪素からなる酸化膜24が形成され、この酸化膜24の中心部分が除去されてショットキー電極25用の金属ここではチタンが炭化珪素エピ層21表面と接触することによってショットキー電極25が形成されている。ショットキー電極25の上部はアノード電極26が形成されている。炭化珪素基板20の裏側面にはカソード電極27が形成されている。第2の実施形態のショットキー障壁ダイオードは、例えば次のように製造される。n型炭化珪素基板20上に、n-型不純物を添加したエピタキシャル層21を形成する。このエピタキシャル層21は、例えば化学気相成長法を用いて所定の耐圧設計に基くキャリア濃度を実現できる添加不純物濃度となるように添加ガスの流量を調整し、また膜厚も当該設計に基く厚みになるようにエピタキシャル成長させて形成する。第2の実施形態では3.3kVの耐圧を持つ接合障壁制御ショットキーダイオードを製造するためにキャリア濃度3.9×1015cm-3、膜厚を26μmとなるように成長条件を調整した後に行った。次にエピタキシャル層21の表面に接合終端構造形成用のマスク図示せずを設け、アルミニウム等のp-型不純物イオンを注入し、p-型領域22、23を形成した。当該領域22、23の形成後、マスク図示せずを除去した。次に注入した不純物イオンの活性化熱処理に先立ち、表面を保護するためにp-型イオン注入領域22、23が形成された炭化珪素基板20の表面にフォトレジストを塗布し、プリベークを行った後に炭素化熱処理をアルゴン等の不活性ガス気流中で800°Cで30分行った。その後、アルゴン等の不活性ガス中で活性化熱処理を行なった。最高到達温度は1900°Cとし、当該温度で5分間保持した後、設定温度を1700°Cに下げ、1700°Cになってから30分保持した後、室温まで冷却して取り出した。このようにして接合終端領域22が形成され、耐圧電界集中緩和構造が得られた。充分に洗浄を行った後、接合終端領域22と接合障壁制御領域23の形成されたエピタキシャル層21の表面を酸化炉に入れ、1100°C6時間ドライ酸素気流中で酸化を行い、二酸化珪素からなる酸化膜24を形成した。フォトリソグラフィーによるパターン形成を行うことで酸化膜24に対してレジスト塗布、露光、現像、ドライエッチングを順次実施し、ショットキー電極形成領域の酸化膜24を除去した。パターン形成の後、レジストの除去と洗浄を行い、ショットキー電極25を形成した。この際、ショットキー電極25は一部が酸化膜24の上部に乗り上げるように形成し、引き続いてアノード電極26をウエーは全面に形成した後に当該アノード電極層にパターン形成を行い図2に示すようなアノード電極26とショットキー電極25を形成した。次に炭化珪素基板20の裏面にオーミック接続されたカソード電極27を形成する。これによって図2に示すような縦型のJBSが完成した。これまで、ショットキー電極材としてチタンを例に取って説明してきたが、別の金属材料であるタングステンやモリブデンなどを用いても同様に実施可能であり、それぞれショットキー障壁高さが変化するため、接合障壁制御ショットキー構造のp型イオン注入層同士の間隔など設計事項を調整する必要はあるものの、同様の効果を得るためにチタンが必須というわけではない。これらの素子の電気特性を測定した結果、逆方向電流-電圧特性において、従来方法により作成された素子と比較すると大幅な漏れ電流抑制が顕著であり、より低損失な素子ができるということが分かった。これまで、ショットキー電極材としてチタンを例に取って説明してきたが、別の金属材料であるタングステンやモリブデンなどを用いても同様に実施可能であり、それぞれショットキー障壁高さが変化するため、接合障壁制御ショットキー構造のp型イオン注入層同士の間隔など設計事項を調整する必要はあるものの、同様の効果を得るためにチタンが必須というわけではない。第3の実施形態次にPiNダイオードを製造する場合の実施例につき図3を参照しながら説明する。図3は、本発明の第3の実施形態に係わる炭化珪素半導体装置の例としてPiNダイオードの概略断面構造図を示す。4H-炭化珪素の0001面n型基板30の主表面上には基板30よりも低い窒素濃度のn-型エピタキシャル層31が形成されている。引き続いてp-型エピタキシャル層32と更に引き続きp型エピタキシャル層33が形成されている。このような積層構造をメサ型に加工を行い、n-型エピタキシャル層31を露出するまでエッチングを実施する。接合終端構造としてのp-形領域34が露出したn-エピタキシャル層31およびp-エピタキシャル層32に対して形成されている。このp-領域34はアルミニウムイオン注入により形成されている。p型エピタキシャル層33の上部はにアノード電極35が形成されている。炭化珪素基板30の裏側面にはカソード電極36が形成されている。第2の実施形態のPiNダイオードは、例えば次のように製造される。n型炭化珪素基板30上に、n-型不純物を添加したエピタキシャル層31、p-型不純物を添加したエピタキシャル層32、p型不純物を添加したエピタキシャル層33を形成する。このエピタキシャル層31、32、33は、例えば化学気相成長法を用いて所定の耐圧設計に基くキャリア濃度を実現できる添加不純物濃度となるように添加ガスの流量を調整し、また膜厚も当該設計に基く厚みになるようにエピタキシャル成長させて形成する。本実施例3では3.3kVの耐圧を持つPiNダイオードを製造するためにn型キャリア濃度3.9×1015cm-3、膜厚を26μmとなるように成長条件を調整した後にn-型エピタキシャル層31の成長を行い、p型キャリア濃度8×1017cm-3、膜厚を1.5μmのp-型エピタキシャル層32の成長を行い、更にp型キャリア濃度1×1019cm-3、膜厚を0.5μmのp型エピタキシャル層33の成長を行った。次にエピタキシャル層33の表面に3μm程度の酸化膜をCVDにより形成した後、メサ加工用のマスク図示せずを設けてドライエッチングによりメサ型にエッチングを行い、予め求めておいたエッチング速度を元にしてn-型エピタキシャル層31までエッチングが到達したところからさらにエッチング継続してからメサ加工を終えた。次に接合終端部34を形成するためにアルミニウム等のp-型不純物イオンを注入し、p-型領域34を形成した。当該領域34の形成後、マスク図示せずを除去した。次に注入した不純物イオンの活性化熱処理に先立ち、表面を保護するためにp-型イオン注入領域34が形成された炭化珪素基板30の表面にフォトレジストを塗布し、プリベークを行った後に炭素化熱処理をアルゴン等の不活性ガス気流中で800°Cで30分行った。その後、アルゴン等の不活性ガス中で活性化熱処理を行なった。最高到達温度は1900°Cとし、当該温度で5分間保持した後、設定温度を1700°Cに下げ、1700°Cになってから30分保持した後、室温まで冷却して取り出した。このようにして接合終端領域34が形成され、耐圧電界集中緩和構造が得られた。充分に洗浄を行った後、接合終端領域34の形成されたエピタキシャル層33の表面にアノード電極35をウエーハ全面に形成した後に当該アノード電極層にパターン形成を行い図3に示すようなアノード電極35を形成した。次に炭化珪素基板30の裏面にオーミック接続されたカソード電極36を形成する。これによって図3に示すようなPiNダイオードが完成した。これらの素子の電気特性を測定した結果、逆方向電流-電圧特性において、従来方法により作成された素子と比較すると立ち上がり電圧の低下が顕著であり、より低損失なPiNダイオードができるということが分かった。オン電圧の低減は、高濃度p型層付近のイオン注入損傷が低減するなどにより注入効率が上昇したことによると解釈している。また、アノード電極のコンタクト抵抗が減少したことを理由の筆頭として考えられる表面モフォロジーを悪化させないで低オン抵抗化できることも実現されたためオン抵抗も従来の方法で製造した素子と比べて低い特徴を示した。以上、本発明の実施形態を説明したが、本発明は上記実施形態そのままに限定解釈されるものではない。実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。実施形態では半導体装置の例を示し、発明を説明したが、他の構成の炭化珪素半導体装置に本発明を適用することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成することができる。例えば、変形例の様に異なる実施形態にわたる構成要素を適宜組み合わせても良い。"