"第1導電型のバッファ層と、前記バッファ層の第1主面上に形成された第1ドリフト層と、前記第1ドリフト層上に形成された第1導電型の第2ドリフト層と、前記第2ドリフト層上に形成された第2導電型のベース層と、前記ベース層表面に選択的に形成された第1導電型のエミッタ層と、前記エミッタ層の表面から前記第2ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第2主面上に形成された第2導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第1ドリフト層は、第1導電型の第1の層と、第2導電型の第2の層が水平方向に繰り返された構造である、絶縁ゲート型バイポーラトランジスタ。前記第1の層と前記第2の層の間に適宜絶縁膜が形成された、請求項1に記載の絶縁ゲート型バイポーラトランジスタ。第1導電型のバッファ層と、前記バッファ層の第1主面上に形成された第1ドリフト層と、前記第1ドリフト層上に形成された第1導電型の第2ドリフト層と、前記第2ドリフト層上に形成された第2導電型のベース層と、前記ベース層表面に選択的に形成された第1導電型のエミッタ層と、前記エミッタ層の表面から前記第2ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第2主面上に形成された第2導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第1ドリフト層は、第1導電型の第1の層、絶縁層、及び第2導電型の第2の層がこの順で水平方向に繰り返された構造である、絶縁ゲート型バイポーラトランジスタ。前記第1ドリフト層はワイドバンドギャップ半導体で形成される、請求項1~3のいずれかに記載の絶縁ゲート型バイポーラトランジスタ。第1導電型のバッファ層と、前記バッファ層の第1主面上に形成された第1導電型の第3ドリフト層と、前記第3ドリフト層上に形成された第1ドリフト層と、前記第1ドリフト層上に形成された第1導電型の第2ドリフト層と、前記第2ドリフト層上に形成された第2導電型のベース層と、前記ベース層表面に選択的に形成された第1導電型のエミッタ層と、前記エミッタ層の表面から前記第2ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第2主面上に形成された第2導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第1ドリフト層は、第1導電型の第1の層と、第2導電型の第2の層が水平方向に繰り返された構造である、絶縁ゲート型バイポーラトランジスタ。前記第1の層と前記第2の層の間に適宜絶縁膜が形成された、請求項5に記載の絶縁ゲート型バイポーラトランジスタ。第1導電型のバッファ層と、前記バッファ層の第1主面上に形成された第1導電型の第3ドリフト層と、前記第3ドリフト層上に形成された第1ドリフト層と、前記第1ドリフト層上に形成された第1導電型の第2ドリフト層と、前記第2ドリフト層上に形成された第2導電型のベース層と、前記ベース層表面に選択的に形成された第1導電型のエミッタ層と、前記エミッタ層の表面から前記第2ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第2主面上に形成された第2導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第1ドリフト層は、第1導電型の第1の層、絶縁層、及び第2導電型の第2の層がこの順で水平方向に繰り返された構造である、絶縁ゲート型バイポーラトランジスタ。前記バッファ層の第2主面上に、前記第2導電型のコレクタ層と水平方向に繰り返し構造になるように形成された第1導電型のコレクタ層をさらに備え、前記コレクタ電極は、前記第2導電型のコレクタ層及び前記第1導電型のコレクタ層上に形成される、請求項1~7のいずれかに記載の絶縁ゲート型バイポーラトランジスタ。前記第2導電型のコレクタ層の中間点と前記第1導電型のコレクタ層との間で、前記バッファ層に0.5V以上の電圧降下が発生するよう、前記第2導電型のコレクタ層の幅を決定する、請求項8に記載の絶縁ゲート型バイポーラトランジスタ。前記第1導電型のコレクタ層と前記第2導電型のコレクタ層の繰り返しピッチは、前記第1ドリフト層の繰り返しピッチの5~15000倍である、請求項8に記載の絶縁ゲート型バイポーラトランジスタ。請求項1,5の絶縁ゲート型バイポーラトランジスタの製造方法であって、前記第1ドリフト層を形成する工程として、a注入工程と、b拡散工程と、cエピタキシャル成長工程とを備える、絶縁ゲート型バイポーラトランジスタの製造方法。請求項2,3,6,7の絶縁ゲート型バイポーラトランジスタの製造方法であって、前記第1ドリフト層を形成する工程として、dトレンチ工程と、e注入工程と、f拡散工程とを備える、絶縁ゲート型バイポーラトランジスタの製造方法。特許文献1に記載のトレンチゲート型IGBTでは、耐圧を保持するためにある程度の厚みをもったN-ベース層が必要であるが、N-ベース層を厚くするとオン電圧が高くなるという問題点があった。そこで、本発明は上述の問題点に鑑み、耐圧の保持と低オン電圧化を両立するトレンチゲート型のIGBT及びその製造方法の提供を目的とする。本発明の第1の絶縁ゲート型バイポーラトランジスタIGBTは、第1導電型のバッファ層と、前記バッファ層の第1主面上に形成された第1ドリフト層と、前記第1ドリフト層上に形成された第1導電型の第2ドリフト層と、前記第2ドリフト層上に形成された第2導電型のベース層と、前記ベース層表面に選択的に形成された第1導電型のエミッタ層と、前記エミッタ層の表面から前記第2ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第2主面上に形成された第2導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第1ドリフト層は、第1導電型の第1の層と、第2導電型の第2の層が水平方向に繰り返された構造である。本発明の第2のIGBTは、第1導電型のバッファ層と、前記バッファ層の第1主面上に形成された第1ドリフト層と、前記第1ドリフト層上に形成された第1導電型の第2ドリフト層と、前記第2ドリフト層上に形成された第2導電型のベース層と、前記ベース層表面に選択的に形成された第1導電型のエミッタ層と、前記エミッタ層の表面から前記第2ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第2主面上に形成された第2導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第1ドリフト層は、第1導電型の第1の層、絶縁層、及び第2導電型の第2の層がこの順で水平方向に繰り返された構造である。本発明の第3のIGBTは、第1導電型のバッファ層と、前記バッファ層の第1主面上に形成された第1導電型の第3ドリフト層と、前記第3ドリフト層上に形成された第1ドリフト層と、前記第1ドリフト層上に形成された第1導電型の第2ドリフト層と、前記第2ドリフト層上に形成された第2導電型のベース層と、前記ベース層表面に選択的に形成された第1導電型のエミッタ層と、前記エミッタ層の表面から前記第2ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第2主面上に形成された第2導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第1ドリフト層は、第1導電型の第1の層と、第2導電型の第2の層が水平方向に繰り返された構造である。本発明の第4のIGBTは、第1導電型のバッファ層と、前記バッファ層の第1主面上に形成された第1導電型の第3ドリフト層と、前記第3ドリフト層上に形成された第1ドリフト層と、前記第1ドリフト層上に形成された第1導電型の第2ドリフト層と、前記第2ドリフト層上に形成された第2導電型のベース層と、前記ベース層表面に選択的に形成された第1導電型のエミッタ層と、前記エミッタ層の表面から前記第2ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第2主面上に形成された第2導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第1ドリフト層は、第1導電型の第1の層、絶縁層、及び第2導電型の第2の層がこの順で水平方向に繰り返された構造である。本発明の第1の絶縁ゲート型バイポーラトランジスタIGBTは、第1導電型のバッファ層と、前記バッファ層の第1主面上に形成された第1ドリフト層と、前記第1ドリフト層上に形成された第1導電型の第2ドリフト層と、前記第2ドリフト層上に形成された第2導電型のベース層と、前記ベース層表面に選択的に形成された第1導電型のエミッタ層と、前記エミッタ層の表面から前記第2ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第2主面上に形成された第2導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第1ドリフト層は、第1導電型の第1の層と、第2導電型の第2の層が水平方向に繰り返された構造であるので、耐圧を保持しながらオン電圧を低減できる。本発明の第2のIGBTは、第1導電型のバッファ層と、前記バッファ層の第1主面上に形成された第1ドリフト層と、前記第1ドリフト層上に形成された第1導電型の第2ドリフト層と、前記第2ドリフト層上に形成された第2導電型のベース層と、前記ベース層表面に選択的に形成された第1導電型のエミッタ層と、前記エミッタ層の表面から前記第2ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第2主面上に形成された第2導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第1ドリフト層は、第1導電型の第1の層、絶縁層、及び第2導電型の第2の層がこの順で水平方向に繰り返された構造であるので、耐圧を保持しながらオン電圧を低減できる。本発明の第3のIGBTは、第1導電型のバッファ層と、前記バッファ層の第1主面上に形成された第1導電型の第3ドリフト層と、前記第3ドリフト層上に形成された第1ドリフト層と、前記第1ドリフト層上に形成された第1導電型の第2ドリフト層と、前記第2ドリフト層上に形成された第2導電型のベース層と、前記ベース層表面に選択的に形成された第1導電型のエミッタ層と、前記エミッタ層の表面から前記第2ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第2主面上に形成された第2導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第1ドリフト層は、第1導電型の第1の層と、第2導電型の第2の層が水平方向に繰り返された構造であるので、耐圧を保持しながらオン電圧を低減できる。本発明の第4のIGBTは、第1導電型のバッファ層と、前記バッファ層の第1主面上に形成された第1導電型の第3ドリフト層と、前記第3ドリフト層上に形成された第1ドリフト層と、前記第1ドリフト層上に形成された第1導電型の第2ドリフト層と、前記第2ドリフト層上に形成された第2導電型のベース層と、前記ベース層表面に選択的に形成された第1導電型のエミッタ層と、前記エミッタ層の表面から前記第2ドリフト層中へと貫通してゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記エミッタ層と導通するエミッタ電極と、前記バッファ層の第2主面上に形成された第2導電型のコレクタ層と、前記コレクタ層上に形成されたコレクタ電極とを備え、前記第1ドリフト層は、第1導電型の第1の層、絶縁層、及び第2導電型の第2の層がこの順で水平方向に繰り返された構造であるので、耐圧を保持しながらオン電圧を低減できる。前提技術図7に、IGBTとフリーホイールダイオードを用いたインバータ回路の一例を示す。複数のIGBTが直列,並列に接続され、IGBTのエミッタ-コレクタ間にはフリーホイールダイオードが接続されている。負荷は電動誘導機である。オン電圧を小さくする前提技術として、図8にその構造を示すトレンチゲート型IGBTがある。トレンチゲート型IGBTでは、Pコレクタ層12上にNバッファ層11を介してN-ドリフト層1が形成され、N-ドリフト層1上にはPベース層4が形成される。Pベース層4の表面にはNエミッタ層5及びPコンタクト層6が形成される。また、Pベース層4の表面からN-ドリフト層1の途中にかけてトレンチが形成され、該トレンチ内に絶縁ゲート膜7を介してゲート電極8が形成される。Pコンタクト層6上にはエミッタ電極10が形成され、ゲート電極8とエミッタ電極10は層間絶縁膜9で絶縁されている。ゲート電極8に閾値電圧Vth以上のゲート電圧を印加すると、Nエミッタ層5とN-ドリフト層1の間にあるPベース層4の領域がN型に反転して、電子がNエミッタ層5からN-ドリフト層1へ注入される。ゲート電圧をVth以上に印加した状態で、Pコレクタ層12とNバッファ層11のPN接合が順バイアスされる以上のコレクタ電圧をコレクタ電極13に印加すると、コレクタ電極13からホールがN-ドリフト層1に注入されて伝導度変調が生じ抵抗値が急激に下がるため、十分な通電能力を有する。また、ゲート電極8に負バイアスを印加して、エミッタ電極10とコレクタ電極13の間に所定の電圧エミッタ電圧<コレクタ電圧を印加すると、Pベース層4からN-ドリフト層1に向かって空乏層が伸び、N-ドリフト層1が空乏化することにより耐圧が保持できる。図9の左図は、図8に示したIGBTの断面図を示している。図9の右図は、図9の左図に示すIGBTのオフ時に、エミッタ-コレクタ間に600Vの電圧を印加した際に生じる空乏層内の電界強度分布のシミュレーションを、図9の左図のA-A ́断面に沿って示したものである。この結果によれば、Pベース層4とN-ドリフト層1のPN接合部分にもっとも電界が集中した、いわゆる三角形状の電界強度分布になっている。PN接合部分での電界強度は約1.9×105V/cmであるが、オン電圧を小さくすべくN-ドリフト層1の膜厚を薄くしていくと、PN接合部分での電界強度が臨界電界強度を超えてブレークダウンが生じてしまう。図10は、オン電圧点線と耐圧実線について、N-ドリフト層1の厚みに関する特性を示したものである。図10に示すように、N-ドリフト層1を薄くしてオン電圧を低減すれば、同時に耐圧も低下してしまい、オン電圧の低減と耐圧の向上はN-ドリフト層1の厚みに対してトレードオフの関係となっている。そこで、本実施の形態では空乏層内の電界強度分布を改善することにより、オン電圧の低減と耐圧の向上を両立するIGBTを提案する。実施の形態1<構成>図1は、実施の形態1のトレンチゲート型IGBTの断面図である。本実施の形態のIGBTでは、Pコレクタ層12上にNバッファ層11を介してドリフト層が形成される。ドリフト層は第1ドリフト層と第2ドリフト層であるN-ドリフト層3の2層構造であり、第1ドリフト層は、第1の層としてのN-ドリフト層1と第2の層としてのP-ドリフト層2が図中の水平方向に繰り返された超接合構造となっている。N-ドリフト層1とP-ドリフト層2の厚みは共にL1とする。なお、図1ではN-ドリフト層1とP-ドリフト層2を1つずつ示している。N-ドリフト層3上にはPベース層4が形成され、Pベース層4の表面にはNエミッタ層5及びPコンタクト層6が形成される。また、Nエミッタ層5の表面からPベース層4を貫通してN-ドリフト層1の途中にかけてトレンチが形成され、該トレンチ内に絶縁ゲート膜7を介してゲート電極8が形成される。Pコンタクト層6上にはエミッタ電極10が形成され、ゲート電極8とエミッタ電極10は層間絶縁膜9で絶縁されている。<動作>ゲート電極8に正電圧を印加すると、Nエミッタ層5とN-ドリフト層3の間にあるPベース層4の領域がN型に反転して、電子がNエミッタ層5からN-ドリフト層3へ注入され、本IGBTは順方向に導通する。ゲート電極8に閾値Vth以上のゲート電圧を印加した状態で、Pコレクタ層12とNバッファ層11のPN接合が順バイアスされる以上のコレクタ電圧をコレクタ電極13に印加すると、コレクタ電極13からホールがN-ドリフト層1に注入されて伝導度変調が生じ、第1、第2ドリフト層の抵抗値が急激に下がるため、十分な通電能力を有する。ゲート電極8に負バイアスを印加し、エミッタ電極10とコレクタ電極13に所定の電圧エミッタ電圧<コレクタ電圧を印加すると、Pベース層4からN-ドリフト層3及びN-ドリフト層1、P-ドリフト層2の繰り返し構造に向かって空乏層が伸張する。N-ドリフト層1とP-ドリフト層2において含有するキャリア量を揃えていれば、N-ドリフト層1とP-ドリフト層2は完全空乏化され、高電界を保持することができる。図2の右図は、本実施の形態のIGBTのオフ時に、エミッタ-コレクタ間に600Vの電圧を印加した際に生じる空乏層内の電界強度分布のシミュレーションを示したものである。N-ドリフト層3の膜厚は4μm、N-ドリフト層1及びP-ドリフト層2の膜厚は35μmとした。図2の左図には図1と同一のIGBTの断面図を示しており、N-ドリフト層1を通るA-A ́線に沿った電界強度分布を図3の右図において実線で、P-ドリフト層2を通るB-B ́線に沿った電界強度分布を図3の右図において破線で示している。シミュレーション結果によれば、空乏層内の電界強度分布はほぼ台形状となる。Pベース層4とN-ドリフト層3のPN接合部分で電界強度の最大値1.9×105V/cmをとるが、臨界電界強度内である。第1ドリフト層を超接合構造としたことにより、当該構造を完全空乏化できるため、従来の構造に比べて、ドリフト層を薄く形成した場合でも耐圧を維持することが可能である。次に、本実施の形態のIGBTにおいて、N-ドリフト層1及びP-ドリフト層2の厚みL1を25μm、35μmと変化させた場合のコレクタ電圧-コレクタ電流密度特性のシミュレーションを図3に示す。比較のために、図8に示す従来構造のIGBTにおいてN-ドリフト層1の膜厚を60μmとした場合も併せて示している。なお、L1=25μm、35μmの場合に上側のN-ドリフト層3の膜厚を4μmとしている。図2から、従来構造ではコレクタ電流密度が100A/cm2程度となるオン電圧が約1.8Vであるのに対し、本実施の形態の構造ではL1=25,35μmとした場合、共にオン電圧が約1.0Vと小さくなっていることが判る。このように本実施の形態のIGBTでは、N-ドリフト層1及びP-ドリフト層2の不純物濃度及び膜厚L1を適切に選択することによって、耐圧を維持しながらオン電圧を小さくすることが可能である。なお、上記では各層の導電型をN型、P型と規定して説明を行ったが、これらが全て反転した導電型であっても同様の効果を奏する。また、本実施の形態のIGBTは一般に珪素Siによって形成されるが、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成しても良い。ワイドバンドギャップ半導体としては、例えば炭化珪素SiC、窒化ガリウムGaN系材料又はダイヤモンドがある。例えば炭化珪素を用いる場合、炭化珪素の臨界降伏電界強度は珪素に比べて10倍程度高いことから、珪素を用いる場合に比べてN-ドリフト層1及びP-ドリフト層2の膜厚L1を10分の1程度薄くしても、耐圧を維持することが可能である。また、第1ドリフト層の超接合構造はNバッファ層11上に直接的に形成される必要はなく、第1ドリフト層の超接合構造とNバッファ層11との間に第3ドリフト層としてN-ドリフト層が設けられていても、本発明の効果を奏する。<効果>本実施の形態のIGBTは、第1導電型のバッファ層Nバッファ層11と、Nバッファ層11の第1主面上に形成された第1ドリフト層1,2と、第1ドリフト層1,2上に形成された第1導電型の第2ドリフト層N-ドリフト層3と、N-ドリフト層3上に形成された第2導電型のベース層Pベース層4と、Pベース層4表面に選択的に形成された第1導電型のエミッタ層Nエミッタ層5と、Nエミッタ層5の表面からN-ドリフト層3中へと貫通してゲート絶縁膜7を介して埋め込み形成されたゲート電極8と、Nエミッタ層5と導通するエミッタ電極10と、Nバッファ層11の第2主面上に形成された第2導電型のコレクタ層Pコレクタ層12と、Pコレクタ層12上に形成されたコレクタ電極13とを備え、第1ドリフト層1,2は、第1導電型の第1の層N-ドリフト層1と、第2導電型の第2の層P-ドリフト層2が水平方向に繰り返された構造であるので、耐圧を確保しつつオン電圧を低減することが可能である。また、第1ドリフト層であるN-ドリフト層1及びP-ドリフト層2はワイドバンドギャップ半導体で形成されるので、Siなど通常のバンドギャップの半導体と比べて、さらにオン電圧を低減することが可能である。また、本実施の形態のIGBTは、第1導電型のバッファ層Nバッファ層11と、Nバッファ層11の第1主面上に形成された第1導電型の第3ドリフト層N-ドリフト層と、前記N-ドリフト層上に形成された第1ドリフト層1,2と、第1ドリフト層1,2上に形成された第1導電型の第2ドリフト層N-ドリフト層3と、N-ドリフト層3上に形成された第2導電型のベース層Pベース層4と、Pベース層4表面に選択的に形成された第1導電型のエミッタ層Nエミッタ層5と、Nエミッタ層5の表面からN-ドリフト層3中へと貫通してゲート絶縁膜7を介して埋め込み形成されたゲート電極8と、Nエミッタ層5と導通するエミッタ電極10と、Nバッファ層11の第2主面上に形成された第2導電型のコレクタ層Pコレクタ層12と、Pコレクタ層12上に形成されたコレクタ電極13とを備え、第1ドリフト層1,2は、第1導電型の第1の層N-ドリフト層1と、第2導電型の第2の層P-ドリフト層2が水平方向に繰り返された構造であるので、耐圧を確保しつつオン電圧を低減することが可能である。実施の形態2<構成>図4は、実施の形態2に係るIGBTの構成を示す断面図である。実施の形態1の構成と異なる点は、第1ドリフト層がN-ドリフト層1、SiO2などの絶縁層14、P-ドリフト層2が図中の水平方向に繰り返された超接合構造であることである。N-ドリフト層1、絶縁層14、P-ドリフト層2の厚みは共にL2とする。なお、超接合構造ではN-ドリフト層1、絶縁層14、P-ドリフト層2がこの順に規則的に水平方向に繰り返されていても良いし、N-ドリフト層1とP-ドリフト層2との間の任意の箇所に、適宜絶縁層14が挿入された構造でも良い。これ以外の構成については実施の形態1と同様であるため、説明を省略する。<動作>基本的な動作は実施の形態1と同様である。ゲート電極8に正電圧、エミッタ電極10に負電圧、コレクタ電極13に正電圧を印加すると、Nエミッタ層5とN-ドリフト層3の間にあるPベース層4の領域がN型に反転して、電子がNエミッタ層5からN-ドリフト層3へ注入され、本IGBTは順方向に導通する。ゲート電極8に閾値Vth以上のゲート電圧を印加した状態で、Pコレクタ層12とNバッファ層11のPN接合が順バイアスされる以上のコレクタ電圧をコレクタ電極13に印加すると、コレクタ電極13からホールが第1ドリフト層に注入されて伝導度変調が生じ、第1、第2ドリフト層の抵抗値が急激に下がるため、十分な通電能力を有する。ゲート電極8に負電圧を印加し、エミッタ電極10とコレクタ電極13に所定の電圧エミッタ電圧<コレクタ電圧を印加すると、Pベース層4からN-ドリフト層3及びN-ドリフト層1、P-ドリフト層2の繰り返し構造に向かって空乏層が伸張する。N-ドリフト層1とP-ドリフト層2において含有するキャリア量を揃えていれば、N-ドリフト層1とP-ドリフト層2は完全空乏化され、高電界を保持することができる。図5の右図は、実施の形態2に係るIGBTのオフ時に、エミッタ-コレクタ間に600Vの電圧を印加した際に生じる空乏層内の電界強度分布のシミュレーションを示したものである。図5の左図には図4と同一のIGBTの断面図を示しており、N-ドリフト層1を通るA-A ́線に沿った電界強度分布を図5の右図において実線で、P-ドリフト層2を通るB-B ́線に沿った電界強度分布を図5の右図において破線で示している。シミュレーション結果によれば、空乏層内の電界強度分布はほぼ台形状となる。Pベース層4とN-ドリフト層3のPN接合部分で電界強度の最大値として約1.9×105V/cmをとるが、臨界電界強度内である。第1ドリフト層を超接合構造としたことにより、当該構造を完全空乏化できるため、従来の構造に比べて、ドリフト層を薄く形成した場合でも耐圧を維持することが可能である。次に、本実施の形態のIGBTにおいて、N-ドリフト層1及びP-ドリフト層2の厚みL2を35μmとした場合のコレクタ電圧-コレクタ電流密度特性のシミュレーションを図6に示す。比較のために、図8に示す従来構造のIGBTにおいてN-ドリフト層1の膜厚を60μmとした場合も併せて示している。なお、上側のN-ドリフト層3の膜厚を4μmとし、上側、第1ドリフト層の膜厚の合計は39μmである。図6から、従来構造ではコレクタ電流密度が100A/cm2程度となるオン電圧が約1.8Vであるのに対し、本実施の形態の構造ではオン電圧が約1.0Vと小さくなっていることが判る。このように本実施の形態のIGBTでは、N-ドリフト層1及びP-ドリフト層2の不純物濃度及び膜厚L2を適切に選択することによって、耐圧を維持しながらオン電圧を小さくすることが可能である。なお、上記では各層の導電型をN型、P型と規定して説明を行ったが、これらが全て反転した導電型であっても同様の効果を奏する。また、第1ドリフト層の超接合構造はNバッファ層11上に直接的に形成される必要はなく、第1ドリフト層の超接合構造とNバッファ層11との間に第3ドリフト層としてN-ドリフト層が設けられていても、本発明の効果を奏する。<効果>本実施の形態のIGBTにおいて、第1の層N-ドリフト層1と第2の層P-ドリフト層2の間に適宜絶縁膜14が形成される構成によっても、実施の形態1と同様に、耐圧を確保しつつオン電圧を低減することが可能である。あるいは、本実施の形態のIGBTは、第1導電型のバッファ層Nバッファ層11と、Nバッファ層11の第1主面上に形成された第1ドリフト層1,2と、第1ドリフト層1,2上に形成された第1導電型の第2ドリフト層N-ドリフト層3と、N-ドリフト層3上に形成された第2導電型のベース層Pベース層4と、Pベース層4表面に選択的に形成された第1導電型のエミッタ層Nエミッタ層5と、Nエミッタ層5の表面からN-ドリフト層3中へと貫通してゲート絶縁膜7を介して埋め込み形成されたゲート電極8と、Nエミッタ層5と導通するエミッタ電極10と、Nバッファ層11の第2主面上に形成された第2導電型のコレクタ層Pコレクタ層12と、Pコレクタ層12上に形成されたコレクタ電極13とを備え、第1ドリフト層1,2は、第1導電型の第1の層N-ドリフト層1、絶縁層14、第2導電型の第2の層P-ドリフト層2がこの順で水平方向に繰り返された構造であるので、耐圧を確保しつつオン電圧を低減することが可能である。また、本実施の形態のIGBTは、第1導電型のバッファ層Nバッファ層11と、Nバッファ層11の第1主面上に形成された第1導電型の第3ドリフト層と、第3ドリフト層上に形成された第1ドリフト層1,2と、第1ドリフト層1,2上に形成された第1導電型の第2ドリフト層N-ドリフト層3と、N-ドリフト層3上に形成された第2導電型のベース層Pベース層4と、Pベース層4表面に選択的に形成された第1導電型のエミッタ層Nエミッタ層5と、Nエミッタ層5の表面からN-ドリフト層3中へと貫通してゲート絶縁膜7を介して埋め込み形成されたゲート電極8と、Nエミッタ層5と導通するエミッタ電極10と、Nバッファ層11の第2主面上に形成された第2導電型のコレクタ層Pコレクタ層12と、Pコレクタ層12上に形成されたコレクタ電極13とを備え、第1ドリフト層1,2は、第1導電型の第1の層N-ドリフト層1、絶縁層14、第2導電型の第2の層P-ドリフト層2がこの順で水平方向に繰り返された構造であるので、耐圧を確保しつつオン電圧を低減することが可能である。実施の形態3<前提>電動誘導機などの誘導性負荷でインバータ回路をスイッチングする場合には、図18に示すように、誘導性負荷に流れる大電流を付加とアームの閉回路間で還流させるために、IGBTのコレクタ-エミッタ間にフリーホイールダイオードを設ける必要がある。そこで、IGBTとフリーホイールダイオードを1チップに内蔵したRC-IGBTが考案されている。図19に、本実施の形態の前提に係るRC-IGBTの断面構造を示す。図19に示すトレンチゲート型のRC-IGBTでは、Pコレクタ層12上にN-ドリフト層1が形成され、N-ドリフト層1上にはPベース層4が形成される。Pベース層4の表面にはNエミッタ層5及びPコンタクト層6が形成される。また、Pベース層4の表面からN-ドリフト層1の途中にかけてトレンチが形成され、該トレンチ内に絶縁ゲート膜7を介してゲート電極8が形成される。Pコンタクト層6上にはエミッタ電極10が形成され、ゲート電極8とエミッタ電極10は層間絶縁膜9で絶縁されている。N-ドリフト層1下の全ての領域にPコレクタ層12が形成されるのではなく、N-ドリフト層1下は、Pコレクタ層12とNコレクタ層15が水平方向に繰り返された構造となっている。Nコレクタ層15、N-ドリフト層1、Pベース層4でフリーホイールダイオードのPN接合が形成されている。ゲート電極8に閾値電圧Vth以上のゲート電圧を印加すると、Nエミッタ層5とN-ドリフト層1の間にあるPベース層4の領域がN型に反転して、電子がNエミッタ層5からN-ドリフト層1へ注入される。ゲート電圧をVth以上に印加した状態で、Pコレクタ層12とN-ドリフト層1のPN接合が順バイアスされる以上のコレクタ電圧をコレクタ電極13に印加すると、コレクタ電極13からPコレクタ層12を介してホールがN-ドリフト層1に注入されて伝導度変調が生じ、抵抗値が急激に下がるため十分な通電能力を有する。電流密度が低い動作領域ではMOSFET動作ユニポーラモードとなるが、ある程度の耐圧を確保するにはN-ドリフト層1の比抵抗を大きくする必要がある。そのため、MOSFET動作するための電流密度範囲を大きくすることは出来ない。また、ゲート電極8に負バイアスを印加して、エミッタ電極10とコレクタ電極13の間に所定の電圧エミッタ電圧<コレクタ電圧を印加すると、Pベース層4からN-ドリフト層1に向かって空乏層が伸び、N-ドリフト層1が空乏化することにより耐圧を保持する。図20の左図は、図19に示したRC-IGBTの断面図を示している。図20の右図は、図20の左図に示すRC-IGBTのオフ時に、エミッタ-コレクタ間に600Vの電圧を印加した際に生じる空乏層内の電界強度分布のシミュレーションを、図20の左図のA-A ́断面に沿って示したものである。この結果によれば、Pベース層4とN-ドリフト層1のPN接合部分にもっとも電界が集中した、いわゆる三角形状の電界強度分布になっている。PN接合部分での電界強度は約1.9×105V/cmであるが、オン電圧を小さくすべくN-ドリフト層1の膜厚を薄くしていくと、PN接合部分での電界強度が臨界電界強度を超えてブレークダウンが生じてしまう。図21は図10の再掲であり、オン電圧点線と耐圧実線について、N-ドリフト層1の厚みに関する特性を示したものである。図21に示すように、N-ドリフト層1を薄くしてオン電圧を低減すれば、同時に耐圧も低下してしまい、オン電圧の低減と耐圧の向上はN-ドリフト層1の厚みに対してトレードオフの関係となっている。そこで、本発明の実施の形態3ではRC-IGBTに超接合構造を適用することにより、空乏層内の電界強度分布を改善し、オン電圧の低減と耐圧の向上を両立する。<構成>図11は、実施の形態3に係る絶縁ゲート型バイポーラトランジスタである、RC-IGBTの構成を示す断面図である。本実施の形態のRC-IGBTでは、Nバッファ層11の第1主面にドリフト層が形成される。ドリフト層は第1ドリフト層と第2ドリフト層であるN-ドリフト層3の2層構造であり、第1ドリフト層は、第1の層としてのN-ドリフト層1と第2の層としてのP-ドリフト層2が図中の水平方向に繰り返された超接合構造となっており、注入、拡散、エピタキシャル成長工程によって形成される。N-ドリフト層1とP-ドリフト層2の厚みは共にL3とする。N-ドリフト層3上にはPベース層4が形成され、Pベース層4の表面にはNエミッタ層5及びPコンタクト層6が形成される。また、Nエミッタ層5の表面からPベース層4を貫通してN-ドリフト層1の途中にかけてトレンチが形成され、該トレンチ内に絶縁ゲート膜7を介してゲート電極8が形成される。Pコンタクト層6上にはエミッタ電極10が形成され、ゲート電極8とエミッタ電極10は層間絶縁膜9で絶縁されている。Nバッファ層11の第2主面にはPコレクタ層12とNコレクタ層15が図中の水平方向に繰り返し形成され、その繰り返しピッチはL4とする。Pコレクタ層12とNコレクタ層15の裏面にはコレクタ電極13が形成される。以上に示したRC-IGBTの構成は、Pコレクタ層12とNコレクタ層15の繰り返し構造以外の部分については実施の形態1に示したIGBTの構成と同様である。<動作>次に、本実施の形態のRC-IGBTの動作について説明する。ゲート電極8に正電圧を印加すると、Nエミッタ層5とN-ドリフト層3の間にあるPベース層4の領域がN型に反転して、電子がNエミッタ層5からN-ドリフト層3へ注入され、本RC-IGBTは順方向に導通する。ゲート電極8に閾値Vth以上のゲート電圧を印加した状態で、Pコレクタ層12とNバッファ層11のPN接合が順バイアスされる以上のコレクタ電圧をコレクタ電極13に印加すると、コレクタ電極13からPコレクタ層12を介してホールがN-ドリフト層1に注入されて伝導度変調が生じ、第1、第2ドリフト層の抵抗値が急激に下がるため、十分な通電能力を有する。ゲート電極8に負バイアスを印加し、エミッタ電極10とコレクタ電極13に所定の電圧エミッタ電圧<コレクタ電圧を印加すると、Pベース層4からN-ドリフト層3及びN-ドリフト層1、P-ドリフト層2の繰り返し構造に向かって空乏層が伸張する。N-ドリフト層1とP-ドリフト層2において含有するキャリア量を揃えていれば、N-ドリフト層1とP-ドリフト層2は完全空乏化され、高電界を保持することができる。図12の右図は、本実施の形態のRC-IGBTのオフ時に、エミッタ-コレクタ間に600Vの電圧を印加した際に生じる空乏層内の電界強度分布のシミュレーションを示したものである。図12の左図には図11と同一のIGBTの断面図を示しており、N-ドリフト層1を通るA-A ́線に沿った電界強度分布を図12の右図において実線で、P-ドリフト層2を通るB-B ́線に沿った電界強度分布を図12の右図において破線で示している。シミュレーション結果によれば、空乏層内の電界強度分布はほぼ台形状となる。次に、本実施の形態のRC-IGBTにおいて、N-ドリフト層1及びP-ドリフト層2の厚みL3を40μmとした場合のコレクタ電圧-コレクタ電流密度特性のシミュレーションを図13に示す。比較のために、図19に示す従来構造のRC-IGBTにおいてN-ドリフト層1の膜厚を90μmとした場合も併せて示している。図13から、従来構造ではコレクタ電流密度が100A/cm2程度となるオン電圧が約1.4V前後であるのに対し、本実施の形態の超接合構造ではオン電圧が約1.1V以下と減少している。また、本実施の形態の超接合構造ではスナップバック電圧が小さく、MOSFET動作時の電流密度は20A/cm2以下と定格電流密度の1/10~1/5程度であり、MOSFET動作範囲を大きく取ることが出来る。さらに、MOSFET動作領域では、オン抵抗の小さなMOSFET特性が得られている。N-ドリフト層1,3及びNバッファ層11のN型不純物濃度を同一に揃える事により、N型不純物濃度を大きな値にできる。また、Pコレクタ層12の幅をNコレクタ層15より大きくしたことで、Pコレクタ層12からの正孔の注入を容易にできる。これらにより上述の小さなスナップバック電圧、小さなオン抵抗が実現できる。スナップバック電圧を小さくする条件として、スナップバックピーク電圧時の電流密度において、Pコレクタ層12の中間点とNコレクタ層15との間の電位差が0.5V以上、望ましくは0.7V以上になるように、Nバッファ層11にて図11の水平方向に電圧降下が発生することが必要である。上記条件を満たすべくPコレクタ層12の幅図11の水平方向を大きく取ることで、コレクタ電極13からの正孔の注入が容易になる。そのため、スナップバック電圧が小さく、かつオン抵抗の小さなMOSFETの特性となる。また、MOSFET動作範囲を大きく取ることが出来る。図14は、Pコレクタ層12とNコレクタ層15の繰り返しピッチ図11中にL4で表すをセルピッチN-ドリフト層1とP-ドリフト層2の繰り返しピッチの4倍、6倍、7倍、8倍、9倍、10倍と変化させたときの、コレクタ電圧-コレクタ電流密度特性を示している。図より、Pコレクタ層12とNコレクタ層15の繰り返しピッチが大きくなるほど、スナップバック電圧が小さくなることがわかる。Pコレクタ層12とNコレクタ層15の繰り返しピッチはセルピッチの5~15000倍であることが望ましい。このように本実施の形態のRC-IGBTでは、N-ドリフト層1及びP-ドリフト層2の不純物濃度及び膜厚L3を適切に選択することに加え、Pコレクタ層12とNコレクタ層15の繰り返しピッチを大きく取るこれによりPコレクタ層12の幅を大きくすることを可能にすることにより、耐圧を維持しながらオン電圧を小さくし、さらに定格電流密度の1/10~1/5程度の電流密度以下でオン抵抗の小さなMOSFET特性を得ることが可能になる。なお、上記では各層の導電型をN型、P型と規定して説明を行ったが、これらが全て反転した導電型であっても同様の効果を奏する。<効果>本実施の形態の絶縁ゲート型バイポーラトランジスタは、Nバッファ層11の第2主面上に、第2導電型のコレクタ層Pコレクタ層12と水平方向に繰り返し構造になるように形成された第1導電型のコレクタ層Nコレクタ層15をさらに備え、コレクタ電極13は、Pコレクタ層12及びNコレクタ層15上に形成されるので、このようなRC-IGBTにおいても、超接合構造を用いることにより、耐圧を維持しながらオン電圧を小さくすることが可能である。また、本実施の形態の絶縁ゲート型バイポーラトランジスタにおいて、Pコレクタ層12の中間点とNコレクタ層15との間で、Nバッファ層11に0.5V以上の電圧降下が発生するよう、Pコレクタ層12の幅を決定することにより、コレクタ電極13からの正孔注入を容易に行う事ができ、スナップバック電圧を小さくすることが可能である。また、本実施の形態の絶縁ゲート型バイポーラトランジスタにおいて、Nコレクタ層15とPコレクタ層12の繰り返しピッチは、第1ドリフト層1,2の繰り返しピッチの5~15000倍とすることにより、コレクタ電極13からの正孔注入を容易に行う事ができ、スナップバック電圧を小さくすることが可能である。本実施の形態の絶縁ゲート型バイポーラトランジスタの製造方法では、第1ドリフト層1,2を形成する工程として、a注入工程と、b拡散工程と、cエピタキシャル成長工程とを備えるので、耐圧を維持しながらオン電圧の小さい絶縁ゲート型バイポーラトランジスタを製造できる。また、第1ドリフト層の超接合構造はNバッファ層11上に直接的に形成される必要はなく、第1ドリフト層の超接合構造とNバッファ層11との間に第3ドリフト層としてN-ドリフト層が設けられていても、本発明の効果を奏する。実施の形態4図15は、本発明の実施の形態4に係る絶縁ゲート型バイポーラトランジスタである、RC-IGBTの構成を示す断面図である。実施の形態3のRC-IGBTと異なる点は、第1ドリフト層が、N-ドリフト層1、SiO2などの絶縁層14、P-ドリフト層2が図中の水平方向に繰り返された超接合構造となっていることであり、トレンチ工程、注入工程、拡散工程によって形成される。N-ドリフト層1、絶縁層14、P-ドリフト層2の厚みは共にL5とする。なお、超接合構造ではN-ドリフト層1、P-ドリフト層2、絶縁層14がこの順に規則的に水平方向に繰り返されていても良いし、N-ドリフト層1とP-ドリフト層2との間の任意の箇所に、適宜絶縁層14が挿入された構造でも良い。これ以外の構成については実施の形態3と同様であるため、説明を省略する。<動作>基本的な動作は実施の形態3と同様である。ゲート電極8に正電圧を印加すると、Nエミッタ層5とN-ドリフト層3の間にあるPベース層4の領域がN型に反転して、電子がNエミッタ層5からN-ドリフト層3へ注入され、本IGBTは順方向に導通する。ゲート電極8に閾値Vth以上のゲート電圧を印加した状態で、Pコレクタ層12とNバッファ層11のPN接合が順バイアスされる以上のコレクタ電圧をコレクタ電極13に印加すると、正孔がコレクタ電極13からPコレクタ層12を介してN-ドリフト層1に注入されて伝導度変調が生じ、第1、第2ドリフト層の抵抗値が急激に下がるため、十分な通電能力を有する。ゲート電極8に負バイアスを印加し、エミッタ電極10とコレクタ電極13に所定の電圧エミッタ電圧<コレクタ電圧を印加すると、Pベース層4からN-ドリフト層3及びN-ドリフト層1、絶縁層14、P-ドリフト層2の繰り返し構造に向かって空乏層が伸張する。N-ドリフト層1とP-ドリフト層2において含有するキャリア量を揃えていれば、第1ドリフト層が完全空乏化され、高電界を保持することができる。図16の右図は、本実施の形態のRC-IGBTのオフ時に、エミッタ-コレクタ間に600Vの電圧を印加した際に生じる空乏層内の電界強度分布のシミュレーションを示したものである。図16の左図には図15と同一のIGBTの断面図を示しており、N-ドリフト層1を通るA-A ́線に沿った電界強度分布を図16の右図において実線で、P-ドリフト層2を通るB-B ́線に沿った電界強度分布を図16の右図において破線で示している。シミュレーション結果によれば、空乏層内の電界強度分布はほぼ台形状となる。次に、本実施の形態のRC-IGBTにおいて、N-ドリフト層1、P-ドリフト層2、絶縁層14の厚みL5を40μmとした場合のコレクタ電圧-コレクタ電流密度特性のシミュレーションを図17に示す。比較のために、図19に示す従来構造のRC-IGBTにおいてN-ドリフト層1の膜厚を90μmとした場合も併せて示している。図17から、従来構造ではコレクタ電流密度が100A/cm2程度となるオン電圧が約1.4V前後であるのに対し、本実施の形態の超接合構造ではオン電圧が約1.5V前後と若干大きくなっているものの、電流密度が20A/cm2以下の低電流密度領域では、オン抵抗の小さなMOSFET特性ユニポーラ特性を得ることができ、低電流密度でのオン電圧が小さくなることが判る。N-ドリフト層1,3及びNバッファ層11のN型不純物濃度を同一に揃える事により、N型不純物濃度を大きな値にできる。また、Pコレクタ層12とNコレクタ層15の繰り返しピッチをセルピッチの5倍~15000倍とし、Pコレクタ層12の幅図11の水平方向を大きく取ることで、コレクタ電極13からの正孔の注入を容易に出来る構造となる。そのため、スナップバック電圧が小さく、かつオン抵抗の小さなMOSFET特性となり、MOSFET動作電流密度を定格電流密度の1/10~1/5程度と、MOSFET動作範囲を大きく取ることが出来る。このように本実施の形態のRC-IGBTでは、N-ドリフト層1及びP-ドリフト層2の不純物濃度や超接合層の膜厚L5を適切に選択することにより、耐圧を維持しながらオン電圧を小さくし、定格電流密度の1/10~1/5程度の電流密度以下でオン抵抗の小さなMOSFET特性を得ることが可能になる。なお、上記では各層の導電型をN型、P型と規定して説明を行ったが、これらが全て反転した導電型であっても同様の効果を奏する。<効果>本実施の形態の絶縁ゲート型バイポーラトランジスタは、Nバッファ層11の第2主面上に、第2導電型のコレクタ層Pコレクタ層12と水平方向に繰り返し構造になるように形成された第1導電型のコレクタ層Nコレクタ層15をさらに備え、コレクタ電極13は、Pコレクタ層12及びNコレクタ層15上に形成されるので、このようなRC-IGBTにおいても、超接合構造を用いることにより、耐圧を維持しながらオン電圧を小さくすることが可能である。また、本実施の形態の絶縁ゲート型バイポーラトランジスタにおいて、Nコレクタ層15とPコレクタ層12の繰り返しピッチは、第1ドリフト層1,2,14の繰り返しピッチの5~15000倍とすることにより、コレクタ電極13からの正孔注入を容易に行う事ができ、スナップバック電圧を小さくすることが可能である。本実施の形態の絶縁ゲート型バイポーラトランジスタの製造方法では、第1ドリフト層1,2,14を形成する工程として、dトレンチ工程と、e注入工程と、f拡散工程とを備えるので、耐圧を維持しながらオン電圧の小さい絶縁ゲート型バイポーラトランジスタを製造できる。また、第1ドリフト層の超接合構造はNバッファ層11上に直接的に形成される必要はなく、第1ドリフト層の超接合構造とNバッファ層11との間に第3ドリフト層としてN-ドリフト層が設けられていても、本発明の効果を奏する。"