"半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第11領域及び前記第12領域及び前記第2領域を覆い、前記第11領域及び前記第12領域での厚さが前記第2領域での厚さよりも薄く、かつ前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域と前記第12領域とを覆う前記段差レジストをマスクとして、前記第13領域のソースドレイン前駆体にイオン注入を行い、N型の不純物を導入するNSDイオン注入工程と、イオン注入の加速電圧を上げて、前記第2領域に位置する前記段差レジストではイオンの通過が阻止され、前記第11領域及び前記第12領域に位置する前記段差レジストではイオンを通させることで、前記段差レジストをマスクとして、前記チャネル領域に、P型の不純物をイオン注入し、前記チャネル領域を構成するNCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする半導体装置の製造方法。半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第11領域及び前記第12領域及び前記第2領域を覆い、前記第11領域及び前記第12領域での厚さが前記第2領域での厚さよりも薄く、かつ前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域と前記第12領域とを覆う前記段差レジストをマスクとして、前記第13領域のソースドレイン前駆体にイオン注入を行い、N型の不純物を導入するNSDイオン注入工程と、前記第11領域及び前記第12領域には前記段差レジストを残さず、前記第2領域には前記段差レジストが残るよう前記段差レジストを薄膜化する薄膜化工程と、前記第2領域に位置する前記段差レジストをマスクとして、前記チャネル領域に、P型の不純物をイオン注入し、前記チャネル領域を構成するNCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする半導体装置の製造方法。半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第11領域及び前記第2領域を覆い、前記第11領域での厚さが前記第2領域での厚さよりも薄く、かつ前記第12領域及び前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域とを覆う前記段差レジストをマスクとして、前記第12領域のLDD前駆体にイオン注入を行い、N型の不純物を導入するNLDDイオン注入工程と、イオン注入の加速電圧を上げて、前記第2領域に位置する前記段差レジストではイオンの通過が阻止され、前記第11領域に位置する前記段差レジストではイオンを通させることで、前記段差レジストをマスクとして、前記チャネル領域に、P型の不純物をイオン注入し、前記チャネル領域を構成するNCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする半導体装置の製造方法。半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第11領域及び前記第2領域を覆い、前記第11領域での厚さが前記第2領域での厚さよりも薄く、かつ前記第12領域及び前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域とを覆う前記段差レジストをマスクとして、前記第12領域のLDD前駆体にイオン注入を行い、N型の不純物を導入するNLDDイオン注入工程と、前記第11領域には前記段差レジストを残さず、前記第2領域には前記段差レジストが残るよう前記段差レジストを薄膜化する薄膜化工程と、前記第2領域に位置する前記段差レジストをマスクとして、前記チャネル領域に、P型の不純物をイオン注入し、前記チャネル領域を構成するNCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする半導体装置の製造方法。半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、前記ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第2領域を覆い、前記第1領域を開口した第1レジストを形成する工程と、前記第1レジストをマスクとして前記第1領域にP型不純物を導入するNCDイオン注入工程と、前記第11領域及び前記第12領域及び前記第2領域を覆い、前記第11領域及び前記第12領域での厚さが前記第2領域での厚さよりも厚く、かつ前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域と前記第12領域とを覆う前記段差レジストをマスクとして、前記第13領域のソースドレイン前駆体にイオン注入を行い、N型の不純物を導入するNSDイオン注入工程と、イオン注入の加速電圧を上げて、前記第11領域及び前記第12領域に位置する前記段差レジストではイオンの通過が阻止され、前記第2領域に位置する前記段差レジストではイオンを通させることで、前記段差レジストをマスクとして、前記第2領域のPMOSTFT前駆体に、N型の不純物をイオン注入するPCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする半導体装置の製造方法。半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第2領域を覆い、前記第1領域を開口した第1レジストを形成する工程と、前記第1レジストをマスクとして前記第1領域にP型不純物を導入するNCDイオン注入工程と、前記第11領域及び前記第12領域及び前記第2領域を覆い、前記第11領域及び前記第12領域での厚さが前記第2領域での厚さよりも厚く、かつ前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域と前記第12領域とを覆う前記段差レジストをマスクとして、前記第13領域のソースドレイン前駆体にイオン注入を行い、N型の不純物を導入するNSDイオン注入工程と、前記第2領域には前記段差レジストを残さず、前記第11領域及び前記第12領域には前記段差レジストが残るよう前記段差レジストを薄膜化する薄膜化工程と、前記第11領域及び前記第12領域に位置する前記段差レジストをマスクとして、前記第2領域のPMOSTFT前駆体に、N型の不純物をイオン注入するPCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする半導体装置の製造方法。半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第2領域を覆い、前記第1領域を開口した第1レジストを形成する工程と、前記第1レジストをマスクとして前記第1領域にP型不純物を導入するNCDイオン注入工程と、前記第11領域及び前記第2領域を覆い、前記第11領域での厚さが前記第2領域での厚さよりも厚く、かつ前記第12領域及び前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域とを覆う前記段差レジストをマスクとして、前記第12領域のLDD前駆体にイオン注入を行い、N型の不純物を導入するNLDDイオン注入工程と、イオン注入の加速電圧を上げて、前記第11領域に位置する前記段差レジストではイオンの通過が阻止され、前記第2領域に位置する前記段差レジストではイオンを通させることで、前記段差レジストをマスクとして、前記第2領域のPMOSTFT前駆体に、N型の不純物をイオン注入するPCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする半導体装置の製造方法。半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第2領域を覆い、前記第1領域を開口した第1レジストを形成する工程と、前記第1レジストをマスクとして前記第1領域にP型不純物を導入するNCDイオン注入工程と、前記第11領域及び前記第2領域を覆い、前記第11領域での厚さが前記第2領域での厚さよりも厚く、かつ前記第12領域及び前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域とを覆う前記段差レジストをマスクとして、前記第12領域のLDD前駆体にイオン注入を行い、N型の不純物を導入するNLDDイオン注入工程と、前記第2領域には前記段差レジストを残さず、前記第11領域には前記段差レジストが残るよう前記段差レジストを薄膜化する薄膜化工程と、前記第11領域に位置する前記段差レジストをマスクとして、前記第2領域のPMOSTFT前駆体に、N型の不純物をイオン注入するPCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする半導体装置の製造方法。請求項1または請求項3に記載の半導体装置の製造方法において、前記NCDイオン注入工程における、前記段差レジストの薄膜部での厚さが50nm~300nmであり、前記NCDイオン注入工程の加速を60keV~80keVに調整することを特徴とする半導体装置の製造方法。請求項5または請求項7に記載の半導体装置の製造方法において、前記PCDイオン注入工程における、前記段差レジストの薄膜部での膜厚が50nm~300nmであり、前記PCDイオン注入工程の加速を70keV~90keVに調整することを特徴とする半導体装置の製造方法。請求項1乃至8のいずれか一項に記載の半導体装置の製造方法であって、前記段差レジストを形成する露光工程で、前記段差レジストの厚さが薄い領域の露光には、光強度を中間調に制御するパターンを備えたハーフトーンマスクを用いることを特徴とする半導体装置の製造方法。請求項1乃至11のいずれか一項に記載の半導体装置の製造方法を用い、画素の電位または電流値を制御するNMOSTFTを形成するNMOSTFT形成工程を有し、前記NMOSTFT形成工程は、画像情報を操作するPMOSTFTを形成する工程を含むことを特徴とする電気光学装置の製造方法。しかしながら、特許文献1または特許文献2に記載の半導体装置の製造方法では、一つの半導体素子に対応する領域の上に、複数の膜厚のレジストを形成しなければならず、一つの半導体素子という狭い領域に、2種類の膜厚のレジストを厚さ幅ともに正確に形成することは容易ではなく、複数の半導体素子を均一に作ることが困難であるという課題があった。また、半導体層の直上にレジストを形成し、不純物注入を行っているため、不純物の注入工程で硬化したレジストが除去しきれずに、使用ともに半導体層の中へ浸透し誤動作が起きるという課題や、直上のレジストを除去する工程での、半導体素子へのダメージにより誤動作するという課題があった。つまり、信頼性のよい半導体装置、ならびにそれを用いた電気光学装置の製造が困難であった。本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。[適用例1]本適用例に係る半導体装置の製造方法は、半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第11領域及び前記第12領域及び前記第2領域を覆い、前記第11領域及び前記第12領域での厚さが前記第2領域での厚さよりも薄く、かつ前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域と前記第12領域とを覆う前記段差レジストをマスクとして、前記第13領域のソースドレイン前駆体にイオン注入を行い、N型の不純物を導入するNSDイオン注入工程と、イオン注入の加速電圧を上げて、前記第2領域に位置する前記段差レジストではイオンの通過が阻止され、前記第11領域及び前記第12領域に位置する前記段差レジストではイオンを通させることで、前記段差レジストをマスクとして、前記チャネル領域に、P型の不純物をイオン注入し、前記チャネル領域を構成するNCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする。これによれば、前記チャネル領域を構成する前記第11領域と、前記ソースドレイン領域を構成する前記第13領域とを、少ないフォトマスク数で加工することができる。具体的には、前記第11領域に前記チャネルを形成するNCDイオン注入工程と、前記第13領域に前記ソースドレイン領域を形成するNSDイオン注入工程と、を1枚のフォトマスクで加工を済ませることができる。前記ソースドレインは2回のイオン注入で形成されるが、1回目の注入であるNSDイオン注入工程により所望の濃度のイオン注入を行うことで、ソースドレインとしての性能を確保している。前記ソースドレインは2回目の注入であるNCDイオン注入により、追加の注入がされる。しかしNCDイオン注入工程は、NSDイオン注入工程に比べ、濃度が低いためソースドレインの性能を維持するのに問題にならない。前記チャネル領域では、1回目の注入であるNSDイオン注入工程では、レジストにマスクされ不純物の注入がされず、2回目の注入であるNCDイオン注入工程により加速の電圧を上げて調瀬された不純物注入工程の際に、レジストを透過するようにレジスト膜厚を調整されており、チャネルに必要な濃度の不純物導入が可能である。前記PMOSTFTの領域では、レジストが加速電圧を上げても透過しないように膜厚調整されており、2回の注入工程で不純物の導入はされず、PMOSTFTの性能を落とすことがない。このように、段差レジストを注入エネルギーに応じてイオン注入の阻止膜と透過膜とに使い分けることで、フォトマスク数の増加を抑えて、NMOSTFTのチャネルとソースドレインを形成することが可能となる。加えて、段差レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の段差レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む段差レジストを形成することから、ゲート電極に覆われる位置に形成されるTFTのチャネル部を汚染することなくTFTを製造することができる。[適用例2]上記本適用例に係る半導体装置の製造方法は、半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第11領域及び前記第12領域及び前記第2領域を覆い、前記第11領域及び前記第12領域での厚さが前記第2領域での厚さよりも薄く、かつ前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域と前記第12領域とを覆う前記段差レジストをマスクとして、前記第13領域のソースドレイン前駆体にイオン注入を行い、N型の不純物を導入するNSDイオン注入工程と、前記第11領域及び前記第12領域には前記段差レジストを残さず、前記第2領域には前記段差レジストが残るよう前記段差レジストを薄膜化する薄膜化工程と、前記第2領域に位置する前記段差レジストをマスクとして、前記チャネル領域に、P型の不純物をイオン注入し、前記チャネル領域を構成するNCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とすることが好ましい。これによれば、前記チャネル領域を構成する前記第11領域と、前記ソースドレイン領域を構成する前記第13領域とを、少ないフォトマスク数で加工することができる。具体的には、前記第11領域に前記チャネルを形成するNCDイオン注入工程と、前記第13領域に前記ソースドレイン領域を形成するNSDイオン注入工程と、を1枚のフォトマスクで加工を済ませることができる。前記ソースドレインは2回のイオン注入で形成されるが、1回目の注入であるNSDイオン注入工程により所望の濃度のイオン注入を行うことで、ソースドレインとしての性能を確保している。前記ソースドレインは2回目の注入であるNCDイオン注入により、追加の注入がされる。しかしNCDイオン注入工程は、NSDイオン注入工程に比べ、濃度が低いためソースドレインの性能を維持するのに問題にならない。前記チャネル領域では、1回目の注入であるNSDイオン注入工程では、レジストにマスクされ不純物の注入がされず、2回目の注入であるNCDイオン注入工程時には、レジストの薄膜化工程により、不純物を遮蔽するレジストが除去されており、チャネルに必要な濃度の不純物導入が可能である。前記PMOSTFTの領域では、レジストが薄膜化工程によっても、除去されないように厚く膜厚調整されており、2回の注入工程で不純物の導入はされず、PMOSTFTの性能を落とすことがない。このように、段差レジストをイオン注入の阻止膜を2段階に使い分けることで、フォトマスク数の増加を抑えて、NMOSTFTのチャネルとソースドレインを形成することが可能となる。また、NCDイオン注入工程は、NMOSTFTのチャネル領域のレジストを除去した状態で行われるため、段差レジストの膜厚変動に伴うTFT特性の変動を抑えることができる。加えて、段差レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の段差レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む段差レジストを形成することから、ゲート電極に覆われる位置に形成されるTFTのチャネル部を汚染することなくTFTの製造することができる。[適用例3]上記本適用例に係る半導体装置の製造方法は、半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第11領域及び前記第2領域を覆い、前記第11領域での厚さが前記第2領域での厚さよりも薄く、かつ前記第12領域及び前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域とを覆う前記段差レジストをマスクとして、前記第12領域のLDD前駆体にイオン注入を行い、N型の不純物を導入するNLDDイオン注入工程と、イオン注入の加速電圧を上げて、前記第2領域に位置する前記段差レジストではイオンの通過が阻止され、前記第11領域に位置する前記段差レジストではイオンを通させることで、前記段差レジストをマスクとして、前記チャネル領域に、P型の不純物をイオン注入し、前記チャネル領域を構成するNCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする。これによれば、前記チャネル領域を構成する前記第11領域と、前記LDD領域を構成する前記第12領域とを、少ないフォトマスク数で加工することができる。具体的には、前記第11領域に前記チャネルを形成するNCDイオン注入工程と、前記第12領域に前記LDD領域を形成するNLDDイオン注入工程と、を1枚のフォトマスクで加工を済ませることができる。前記LDDは2回のイオン注入で形成されるが、1回目の注入であるNLDD注入工程により所望の濃度のイオン注入を行うことで、LDDとしての性能を確保している。前記LDDは2回目の注入であるNCDイオン注入により、追加の注入がされる。しかしNCDイオン注入工程は、NLDDイオン注入工程に比べ、濃度が低いためLDDの性能を維持するのに問題にならない。前記チャネル領域では、1回目の注入であるNLDDイオン注入工程では、レジストにマスクされ不純物の注入がされず、2回目の注入であるNCDイオン注入工程により加速電圧を上げて調瀬された不純物注入工程の際に、レジストを透過するようにレジスト膜厚を調整されており、チャネルに必要な濃度の不純物導入が可能である。前記PMOSTFTの領域では、レジストが加速電圧を上げても透過しないように膜厚調整されており、2回の注入工程で不純物の導入はされず、PMOSTFTの性能を落とすことがない。このように、段差レジストを注入エネルギーに応じてイオン注入の阻止膜と透過膜とに使い分けることで、フォトマスク数の増加を抑えて、NMOSTFTのチャネルとLDDを形成することが可能となる。加えて、段差レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の段差レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む段差レジストを形成することから、ゲート電極に覆われる位置に形成されるTFTのチャネル部を汚染することなくTFTの製造することができる。また、この場合前記段差レジストには2回の注入が行われる。レジストは通常よりも多くの不純物を遮蔽し変質しが起き、除去が困難になり、TFTの信頼性を落とす可能性がある。しかし、この場合NSDイオン注入工程と比較して低ドーズであり、レジストの変質が抑えられる。そのため、レジストは除去しやすいまま保持されており信頼性を落とすことがない。[適用例4]上記本適用例に係る半導体装置の製造方法は、半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第11領域及び前記第2領域を覆い、前記第11領域での厚さが前記第2領域での厚さよりも薄く、かつ前記第12領域及び前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域とを覆う前記段差レジストをマスクとして、前記第12領域のLDD前駆体にイオン注入を行い、N型の不純物を導入するNLDDイオン注入工程と、前記第11領域には前記段差レジストを残さず、前記第2領域には前記段差レジストが残るよう前記段差レジストを薄膜化する薄膜化工程と、前記第2領域に位置する前記段差レジストをマスクとして、前記チャネル領域に、P型の不純物をイオン注入し、前記チャネル領域を構成するNCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする。これによれば、前記チャネル領域を構成する前記第11領域と、前記LDD領域を構成する前記第12領域とを、少ないフォトマスク数で加工することができる。具体的には、前記第11領域に前記チャネルを形成するNCDイオン注入工程と、前記第12領域に前記LDD領域を形成するNLDDイオン注入工程と、を1枚のフォトマスクで加工を済ませることができる。前記LDDは2回のイオン注入で形成されるが、1回目の注入であるNLDDイオン注入工程により所望の濃度のイオン注入を行うことで、LDDとしての性能を確保している。前記LDDは2回目の注入であるNCDイオン注入により、追加の注入がされる。しかしNCDイオン注入工程は、NLDDイオン注入工程に比べ、濃度が低いためLDDの性能を維持するのに問題にならない。前記チャネル領域では、1回目の注入であるNLDDイオン注入工程では、レジストにマスクされ不純物の注入がされず、2回目の注入であるNCDイオン注入工程時には、レジストの薄膜化工程により、不純物を遮蔽するレジストが除去されており、チャネルに必要な濃度の不純物導入が可能である。前記PMOSTFTの領域では、レジストが薄膜化工程によっても、除去されないように厚く膜厚調整されており、2回の注入工程で不純物の導入はされず、PMOSTFTの性能を落とすことがない。このように、段差レジストをイオン注入の阻止膜を2段階に使い分けることで、フォトマスク数の増加を抑えて、NMOSTFTのチャネルとLDDを形成することが可能となる。また、チャネルのイオン注入は、チャネル領域のレジストを除去した状態で行われるため、段差レジストの膜厚変動に伴うTFT特性の変動を抑えることができる。加えて、段差レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の段差レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む段差レジストを形成することから、ゲート電極に覆われる位置に形成されるTFTのチャネル部を汚染することなくTFTの製造することができる。また、前記段差レジストには2回の注入が行われる。レジストは通常よりも多くの不純物を遮蔽し変質しが起き、除去が困難になり、TFTの信頼性を落とす可能性がある。しかし、この場合NSDイオン注入工程と比較して低ドーズであり、レジストの変質が抑えられる。そのため、レジストは除去しやすいまま保持されており信頼性を落とすことがない。[適用例5]上記本適用例に係る半導体装置の製造方法は、半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、前記ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第2領域を覆い、前記第1領域を開口した第1レジストを形成する工程と、前記第1レジストをマスクとして前記第1領域にP型不純物を導入するNCDイオン注入工程と、前記第11領域及び前記第12領域及び前記第2領域を覆い、前記第11領域及び前記第12領域での厚さが前記第2領域での厚さよりも厚く、かつ前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域と前記第12領域とを覆う前記段差レジストをマスクとして、前記第13領域のソースドレイン前駆体にイオン注入を行い、N型の不純物を導入するNSDイオン注入工程と、イオン注入の加速電圧を上げて、前記第11領域及び前記第12領域に位置する前記段差レジストではイオンの通過が阻止され、前記第2領域に位置する前記段差レジストではイオンを通させることで、前記段差レジストをマスクとして、前記第2領域のPMOSTFT前駆体に、N型の不純物をイオン注入するPCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする。これによれば、前記PMOSTFT領域を構成する前記第2領域と、前記ソースドレイン領域を構成する前記第13領域とを、少ないフォトマスク数で加工することができる。具体的には、前記第2領域に前記PMOSTFTのチャネルに動作閾値を調整するためイオン注入するPCDイオン注入工程と、前記第13領域に前記ソースドレイン領域を形成するNSDイオン注入工程と、を1枚のフォトマスクで加工を済ませることができる。前記ソースドレインは2回のイオン注入で形成されるが、1回目の注入であるNSDイオン注入工程により所望の濃度のイオン注入を行うことで、ソースドレインとしての性能を確保している。前記ソースドレインは2回目の注入であるPCDイオン注入により、追加の注入がされる。しかしPCDイオン注入工程は、NSDイオン注入工程に比べ、濃度が低いためソースドレインの性能を維持するのに問題にならない。前記PMOSTFT領域では、1回目の注入であるNSDイオン注入工程では、レジストにマスクされ不純物の注入がされず、2回目の注入であるPCDイオン注入工程により加速電圧を上げて調瀬された不純物注入工程の際に、レジストを透過するようにレジスト膜厚を調整されており、PMOSTFTの動作閾値調整に必要な濃度の不純物導入が可能である。前記チャネル前駆体領域及びLDD前駆体領域では、レジストが加速電圧を上げても透過しないように調整されており、2回の注入工程で不純物の導入はされず、NMOSTFTの性能を落とすことがない。このように、段差レジストを注入エネルギーに応じてイオン注入の阻止膜と透過膜とに使い分けることで、フォトマスク数の増加を抑えて、PMOSTFTとNMOSTFTのソースドレインと、を形成することが可能となる。加えて、段差レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の段差レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む段差レジストを形成することから、ゲート電極に覆われる位置に形成されるTFTのチャネル部を汚染することなくTFTの製造することができる。また、この方法によればPMOSTFTに動作閾値調整に必要な不純物注入がされており、PMOSTFTの閾値ずれによる、誤動作を抑えることができる。言い換えるとPMOSTFTを用いた回路を含む半導体装置を高品質で製造することができる。[適用例6]上記本適用例に係る半導体装置の製造方法は、半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第2領域を覆い、前記第1領域を開口した第1レジストを形成する工程と、前記第1レジストをマスクとして前記第1領域にP型不純物を導入するNCDイオン注入工程と、前記第11領域及び前記第12領域及び前記第2領域を覆い、前記第11領域及び前記第12領域での厚さが前記第2領域での厚さよりも厚く、かつ前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域と前記第12領域とを覆う前記段差レジストをマスクとして、前記第13領域のソースドレイン前駆体にイオン注入を行い、N型の不純物を導入するNSDイオン注入工程と、前記第2領域には前記段差レジストを残さず、前記第11領域及び前記第12領域には前記段差レジストが残るよう前記段差レジストを薄膜化する薄膜化工程と、前記第11領域及び前記第12領域に位置する前記段差レジストをマスクとして、前記第2領域のPMOSTFT前駆体に、N型の不純物をイオン注入するPCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする。これによれば、前記PMOSTFT領域を構成する前記第2領域と、前記ソースドレイン領域を構成する前記第13領域とを、少ないフォトマスク数で加工することができる。具体的には、前記第2領域に前記PMOSTFTのチャネルに動作閾値を調整するためイオン注入するPCDイオン注入工程と、NMOSTFTのソースドレインを形成するNSDイオン注入工程と、を1枚のフォトマスクで加工を済ませることができる。前記ソースドレインは2回のイオン注入で形成されるが、1回目の注入であるNSDイオン注入工程により所望の濃度のイオン注入を行うことで、ソースドレインとしての性能を確保している。前記ソースドレインは2回目の注入であるPCDイオン注入により、追加の注入がされる。しかしPCDイオン注入工程は、NSDイオン注入工程に比べ、濃度が低いためソースドレインの性能を維持するのに問題にならない。前記PMOSTFT領域では、1回目の注入であるNSDイオン注入工程では、レジストにマスクされ不純物の注入がされず、2回目の注入であるPCD工程時には、レジストの薄膜化工程により、不純物を遮蔽するレジストが除去されており、PMOSTFTの動作閾値調整に必要な濃度の不純物導入が可能である。前記チャネル前駆体領域及びLDD前駆体領域では、レジストが薄膜化工程によっても、除去されないように厚く膜厚調整されており、2回の注入工程で不純物の導入はされず、NMOSTFTの性能を落とすことがない。このように、段差レジストをイオン注入の阻止膜を2段階に使い分けることで、フォトマスク数の増加を抑えて、PMOSTFTとNMOSTFTのソースドレインと、を形成することが可能となる。また、PCDイオン注入工程は、第2領域のレジストを除去した状態で行われるため、段差レジストの膜厚変動に伴うTFT特性の変動を抑えることができる。加えて、段差レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の段差レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む段差レジストを形成することから、ゲート電極に覆われる位置に形成されるTFTのチャネル部を汚染することなくTFTの製造することができる。また、この方法によればPMOSTFTに動作閾値調整に必要な不純物注入がされており、PMOSTFTの閾値ずれによる、誤動作を抑えることができる。言い換えるとPMOSTFTを用いた回路を含む半導体装置を高品質で製造することができる。[適用例7]上記本適用例に係る半導体装置の製造方法は、半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第2領域を覆い、前記第1領域を開口した第1レジストを形成する工程と、前記第1レジストをマスクとして前記第1領域にP型不純物を導入するNCDイオン注入工程と、前記第11領域及び前記第2領域を覆い、前記第11領域での厚さが前記第2領域での厚さよりも厚く、かつ前記第12領域及び前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域とを覆う前記段差レジストをマスクとして、前記第12領域のLDD前駆体にイオン注入を行い、N型の不純物を導入するNLDDイオン注入工程と、イオン注入の加速電圧を上げて、前記第11領域に位置する前記段差レジストではイオンの通過が阻止され、前記第2領域に位置する前記段差レジストではイオンを通させることで、前記段差レジストをマスクとして、前記第2領域のPMOSTFT前駆体に、N型の不純物をイオン注入するPCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする。これによれば、前記PMOSTFT領域を構成する前記第2領域と、前記LDD領域を構成する前記第12領域とを、少ないフォトマスク数で加工することができる。具体的には、前記第2領域に前記PMOSTFTのチャネルに動作閾値を調整するためイオン注入するPCDイオン注入工程と、前記第12領域に前記LDD領域を形成するNLDDイオン注入工程と、を1枚のフォトマスクで加工を済ませることができる。前記LDDは2回のイオン注入で形成されるが、1回目の注入であるNLDDイオン注入工程により所望の濃度のイオン注入を行うことで、LDDとしての性能を確保している。前記LDDは2回目の注入であるPCDイオン注入により、追加の注入がされる。しかしPCDイオン注入工程は、NLDDイオン注入工程に比べ、濃度が低いためLDDの性能を維持するのに問題にならない。前記PMOSTFT領域では、1回目の注入であるNLDDイオン注入工程では、レジストにマスクされ不純物の注入がされず、2回目の注入であるPCD工程により加速電圧を上げて調瀬された不純物注入工程の際に、レジストを透過するようにレジスト膜厚を調整されており、PMOSTFTの動作閾値調整に必要な濃度の不純物導入が可能である。前記チャネル領域では、レジストが加速電圧を上げても透過しないように調整されており、2回の注入工程で不純物の導入はされず、NMOSTFTの性能を落とすことがない。このように、段差レジストを注入エネルギーに応じてイオン注入の阻止膜と透過膜とに使い分けることで、フォトマスク数の増加を抑えて、PMOSTFTとLDDを形成することが可能となる。加えて、段差レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の段差レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む段差レジストを形成することから、ゲート電極に覆われる位置に形成されるTFTのチャネル部を汚染することなくTFTの製造することができる。また、この場合前記段差レジストには2回の注入が行われる。レジストは通常よりも多くの不純物を遮蔽し変質が起き、除去が困難になり、TFTの信頼性を落とす可能性がある。しかし、この場合NSD工程と比較して低ドーズであり、レジストの変質が抑えられる。そのため、レジストは除去しやすいまま保持されており信頼性を落とすことがない。また、この方法によればPMOSTFTに動作閾値調整に必要な不純物注入がされており、PMOSTFTの閾値ずれによる、誤動作を抑えることができる。言い換えるとPMOSTFTを用いた回路を含む半導体装置を高品質で製造することができる。[適用例8]上記本適用例に係る半導体装置の製造方法は、半導体膜を島状に分離することで形成された、第1領域および第2領域を1面側に備える基板と、前記第1領域中の、第11領域と、第12領域と、第13領域と、前記第11領域に形成された、チャネル領域と、ゲート絶縁膜を挟み、前記チャネル領域と対向するように形成された第1ゲート電極と、前記1面側の平面視で前記第1ゲート電極を挟む前記第12領域に形成されたLDDと、前記1面側の平面視で前記LDDを挟む前記第13領域に形成されたソースドレインと、を含むNMOSTFTと、前記第2領域に形成された、第2ゲート電極を含むPMOSTFTと、を含む半導体装置の製造方法であって、前記基板の前記1面側に前記NMOSTFTと、前記PMOSTFTと、が備える前記ゲート絶縁膜を形成する絶縁膜製造工程と、前記第2領域を覆い、前記第1領域を開口した第1レジストを形成する工程と、前記第1レジストをマスクとして前記第1領域にP型不純物を導入するNCDイオン注入工程と、前記第11領域及び前記第2領域を覆い、前記第11領域での厚さが前記第2領域での厚さよりも厚く、かつ前記第12領域及び前記第13領域にあたる部分を開口した段差レジストを形成する段差レジスト形成工程と、前記第2領域と前記第11領域とを覆う前記段差レジストをマスクとして、前記第12領域のLDD前駆体にイオン注入を行い、N型の不純物を導入するNLDDイオン注入工程と、前記第2領域には前記段差レジストを残さず、前記第11領域には前記段差レジストが残るよう前記段差レジストを薄膜化する薄膜化工程と、前記第11領域に位置する前記段差レジストをマスクとして、前記第2領域のPMOSTFT前駆体に、N型の不純物をイオン注入するPCDイオン注入工程と、前記段差レジストを除去する工程と、前記1面側に前記第1ゲート電極、前記第2ゲート電極、を形成するゲート電極形成工程と、を含むことを特徴とする。これによれば、前記PMOSTFT領域を構成する前記第2領域と、前記LDD領域を構成する前記第12領域とを、少ないフォトマスク数で加工することができる。具体的には、前記第2領域に前記PMOSTFTのチャネルに動作閾値を調整するためイオン注入するPCDイオン注入工程と、NMOSTFTのLDDを形成するNLDDイオン注入工程と、を1枚のフォトマスクで加工を済ませることができる。前記LDDは2回のイオン注入で形成されるが、1回目の注入であるNLDDイオン注入工程により所望の濃度のイオン注入を行うことで、LDDとしての性能を確保している。前記LDDは2回目の注入であるPCDイオン注入により、追加の注入がされる。しかしPCDイオン注入工程は、NLDDイオン注入工程に比べ、濃度が低いためLDDの性能を維持するのに問題にならない。前記PMOSTFT領域では、1回目の注入であるNLDDイオン注入工程では、レジストにマスクされ不純物の注入がされず、2回目の注入であるPCD工程時には、レジストの薄膜化工程により、不純物を遮蔽するレジストが除去されており、PMOSTFTの動作閾値調整に必要な濃度の不純物導入が可能である。前記チャネル領域では、レジストが薄膜化工程によっても、除去されないように厚く膜厚調整されており、2回の注入工程で不純物の導入はされず、NMOSTFTの性能を落とすことがない。このように、段差レジストをイオン注入の阻止膜を2段階に使い分けることで、フォトマスク数の増加を抑えて、PMOSTFTとLDDを形成することが可能となる。また、PCDイオン注入工程は、第2領域のレジストを除去した状態で行われるため、段差レジストの膜厚変動に伴うTFT特性の変動を抑えることができる。加えて、段差レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の段差レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む段差レジストを形成することから、ゲート電極に覆われる位置に形成されるTFTのチャネル部を汚染することなくTFTの製造することができる。また、この場合前記段差レジストには2回の注入が行われる。レジストは通常よりも多くの不純物を遮蔽し変質が起き、除去が困難になり、TFTの信頼性を落とす可能性がある。しかし、この場合NSD工程と比較して低ドーズであり、レジストの変質が抑えられる。そのため、レジストは除去しやすいまま保持されており信頼性を落とすことがない。また、この方法によればPMOSTFTに動作閾値調整に必要な不純物注入がされており、PMOSTFTの閾値ずれによる、誤動作を抑えることができる。言い換えるとPMOSTFTを用いた回路を含む半導体装置を高品質で製造することができる。[適用例9]本適用例に係る半導体装置の製造方法は、上記適用例1または適用例3にかかる半導体装置の製造方法において、前記NCDイオン注入工程における、前記段差レジストの薄膜部での膜厚が50nm~300nmであり、前記NCDイオン注入工程の加速を60keV~80keVに調整することを特徴とする。上記した適用例によれば、前記NCDイオン注入工程によりチャネルに必要な不純物を、複数のNMOSTFTに均一に導入することが可能である。そのため、均一性の高い半導体装置を製造することができる。[適用例10]本適用例に係る半導体装置の製造方法は、上記適用例5または適用例7にかかる半導体装置の製造方法であって、前記PCDイオン注入工程における、前記段差レジストの薄膜部の膜厚が50nm~300nmであり、前記PCDイオン注入工程の加速を70keV~90keVに調整することを特徴とする。上記した適用例によれば、前記PCDイオン注入工程によりチャネルに必要な不純物を、複数のPMOSTFTに均一に導入することが可能である。そのため、均一性の高い半導体装置を製造することができる。[適用例11]本適用例に係る半導体装置の製造方法は、上記適用例1~8にかかる半導体装置の製造方法であって、前記段差レジストを形成する露光工程で、前記段差レジストの厚さが薄い領域の露光には、光強度を中間調に制御するパターンを備えたハーフトーンマスクを用いることを特徴とする。上記した適用例によれば、セルフアラインで2種類の膜厚を備えるレジスト膜を形成することができ、高い位置精度を確保することができる。また、一度のフォトリソグラフ工程で2種類の膜厚を備えるレジスト膜を形成できることから、加工コストを低減することができる。[適用例12]本適用例にかかる電気光学装置の製造方法は、上記適用例1~11にかかる半導体装置の製造方法を含み、画素の電位または電流値を制御する前記NMOSTFTを形成し、画像情報を操作する前記PMOSTFTを形成する工程を含むことを特徴とする。これによれば、少ないマスク数で、リークが少なく保持動作に適したNMOSTFTと、高速動作が可能で、画像情報を操作する処理速度に優れたPMOSTFTとを形成できることから、外付け部品が少ない電気光学装置を製造する製造方法を提供することができる。以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。本実施形態では、電気光学装置として液晶装置を例に挙げて、半導体装置の製造方法および電気光学装置の製造方法を説明する。第1実施形態まず、電気光学装置としての液晶装置について、図1および図2を参照して説明する。図1は液晶装置の構成を示す概略図であり、同図aは正面図、同図bは同図aのH-H’線断面図である。図2は、液晶装置の等価回路図である。本実施形態では、薄膜トランジスターThinFilmTransistor;以下TFTと呼ぶを画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。ここで、画素のスイッチング用のTFTを、以降TFT30とも記載する。例示した液晶装置100は、例えば投射型表示装置液晶プロジェクターの光変調手段液晶ライトバルブ等や、直視型ディスプレイとして好適に用いることができる。また、電気光学装置として、液晶装置100以外の、例えば有機EL装置、電子ペーパーにも後述する本実施形態の半導体装置の製造方法を適用することができる。<液晶装置の構成>図1aおよびbに示すように、本実施形態の液晶装置100は、素子基板10と、対向基板20と、これら一対の基板によって挟持された液晶層50とを有する。素子基板10および対向基板20は、透明な例えば石英などのガラス基板が用いられている。素子基板10は対向基板20よりも一回り大きく、両基板は、額縁状に配置されたシール材52を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層50を構成している。シール材52は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材52には、一対の基板の間隔を一定に保持するためのスペーサー図示省略が混入されている。額縁状に配置されたシール材52の内側には、同じく額縁状に見切り部53が設けられている。見切り部53は、遮光性を有する金属材料あるいは樹脂材料等を用いて、見切り部53の内側が複数の画素Gを有する表示領域10aとなっている。素子基板10の1辺部に沿ってデータ線駆動回路101が設けられ、これに電気的に接続された複数の端子部102が配列している。該1辺部と直交し互いに対向する他の2辺部には、該2辺部に沿って走査線駆動回路104が設けられている。対向基板20を挟んで該1辺部と対向する他の1辺部には、2つの走査線駆動回路104を繋ぐ複数の配線105が設けられている。同図bに示すように、素子基板10の液晶層50側の表面には、画素Gごとに設けられた光透過性を有する画素電極9およびスイッチング素子としてのTFT30と、信号配線と、これらを覆うように形成された配向膜18とが設けられている。また、画素Gを区画する遮光膜としてのBMブラックマトリックスが設けられている。この場合、BMは遮光性を有する例えばAl、Ti等の金属材料、あるいはこれらを積層した膜を含んでいる。対向基板20の液晶層50側の表面には、見切り部53と、表示領域10aに亘って形成された共通電極19と、少なくとも共通電極19を覆うように形成された配向膜29とが設けられている。これらの配向膜18及び配向膜29には、所定の方向に配向処理が施されている。図2は、液晶装置の等価回路図である。図2に示すように、液晶装置100の表示領域10aを構成する各画素Gは、画素電極9と画素電極9をスイッチング制御するためのNMOSTFTとしてのTFT30とを有している。画素電極9と共通電極19との間には前述したように液晶層50が介在している。共通電極19は走査線駆動回路104から延びる共通線3bと電気的に接続されており、各画素Gにおいて共通の電位に保持されるようになっている。走査線駆動回路104は、PMOSTFT40p含む回路を形成することで製造されており、走査線3aを駆動すると共に、タイミングデータやその他の信号処理を行っている。データ線駆動回路101から延びるデータ線6aがTFT30のソースと電気的に接続されている。データ線駆動回路101は、画像信号D1,D2,...,Dnを、データ線6aを介して各画素Gに供給する。画像信号D1~Dnはこの順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループごとに供給するようにしてもよい。データ線駆動回路101は、PMOSTFT40p含む回路を形成することで製造されており、データ線6aを駆動すると共に、タイミングデータやその他の信号処理を行っている。また、TFT30のゲートには、走査線駆動回路104から延びる走査線3aが電気的に接続されている。走査線駆動回路104から所定のタイミングで走査線3aにパルス的に供給される走査信号SC1,SC2,...,SCmが、この順に線順次でTFT30のゲートに印加されるようになっている。画素電極9は、TFT30のドレインに電気的に接続されている。スイッチング素子であるTFT30が走査信号SC1,SC2,...,SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1,D2,...,Dnが所定のタイミングで画素電極9に書き込まれるようになっている。画素電極9を介して液晶層50に書き込まれた所定レベルの画像信号D1,D2,...,Dnは、画素電極9と液晶層50を介して対向する共通電極19との間で一定期間保持される。このように、液晶層50に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層50に入射した光が変調されて、画像光が生成されるようになっている。<液晶装置の製造方法>以下、上記した電気光学装置としての液晶装置の製造方法に関して、特に、PMOSTFT40p、及びTFT30の製造工程について図3および図4を参照して説明する。図3a~g、図4h~jは本実施形態にかかる製造工程を説明するための工程断面図である。まず、石英等の絶縁物を用いた素子基板10の第1面に、窒化珪素層151を堆積し、次に酸化珪素層152を堆積する。そして、例えば1000°C程度で半導体膜としての多結晶シリコン膜153を堆積する。ここまでの工程を終えた断面図を図3aに示す。なお、ここでは絶縁物として石英を用いた場合について説明したが、これは半導体や導体を絶縁体絶縁部で覆ったものを素子基板10として用いても良い。次に、多結晶シリコン膜153をフォトリソグラフ/エッチング法により素子基板10の平面視で島状に分離し、第1領域155、第2領域156、を形成する。ここで、第1領域155、第2領域156は通常複数個存在することとなる。ここまでの工程を終えた断面図を図3bに示す。次に、素子基板10の第1面に、ゲート絶縁膜158を形成する。ゲート絶縁膜158はCVD法や熱酸化法を用いることができる。本実施形態では、CVD法を用いたものとして説明を続ける絶縁膜製造工程。ここまでの工程を終えた図を図3cに示す。次に、第1領域155中の第11領域に形成されたチャネル前駆体161a及び第12領域に形成されたLDD前駆体162aを覆う厚さが第2領域156を覆う厚さよりも薄く、かつ第1領域155中の第13領域に形成されたソースドレイン前駆体165aを開口した露出させた段差レジスト202を形成する段差レジスト形成工程。ここまでの工程を終えた断面図を図3dに示す。このように、レジストの厚さを複数の水準で設定する場合、ハーフトーンマスクを用いることが、製造工程数の増加を抑えることができることから好適である。ここで、第1領域155中のチャネル前駆体161a第11領域及びLDD前駆体162a第12領域を覆う段差レジスト202の厚さは例えば200nmから300nm程度、第2領域156を覆う厚さは例えば600nm以上の値をとる。次に、第1領域155中のチャネル前駆体161a第11領域及びLDD前駆体162a第12領域を覆う段差レジスト202でイオンの通過を阻止させるよう、イオンの加速電圧を設定する。そして、第1領域155中のチャネル前駆体161a第11領域及びLDD前駆体162a第12領域と第2領域156を覆う段差レジスト202をマスクとして、第1領域155中のソースドレイン前駆体165a第13領域にN型を示す不純物例えばリンのイオン注入を行い、ソースドレイン165を形成するNSDイオン注入工程。リンを用いた場合には、加速電圧として40keVから60keV程度を用いると、第1領域155中のチャネル前駆体161a及びLDD前駆体162aを覆う段差レジスト202でリンイオンの通過を阻止され、第1領域155中のソースドレイン前駆体165aにはリンイオンが注入される。イオン注入を行っている状態での断面図を図3eに示す。なお、NSDイオン注入工程では、ソースドレイン165と、後述する電極175図4j参照とが、オーム性接合が取れる程度の不純物濃度となるようドーズ量を制御し、キャリア濃度が1023~1027m3になるように調整されていることが好ましい。次に、イオン注入に用いる加速エネルギーを、第2領域156を覆う段差レジスト202ではイオンの透過が阻止され、第1領域155中のチャネル前駆体161a及びLDD前駆体162aを覆う段差レジスト202ではイオンが透過するように設定し、第1領域155中のチャネル前駆体161a及びLDD前駆体162aにP型を示す不純物例えばボロンのイオン注入を行い、第1領域155中のチャネル前駆体161aにチャネル領域161、を形成するNCDイオン注入工程。そしてイオン注入後、段差レジスト202を除去する。P型の不純物としてボロンを用いた場合には、加速電圧として60keVから80keV程度を用いると、第1領域155中のチャネル前駆体161a第11領域にボロンイオンが注入される。イオン注入を行っている状態での断面図を図4fに示す。なお、第NSDイオン注入工程と高加速のNCDイオン注入工程は互いに工程の順番を入れ替えることもできる。次に、ゲート絶縁膜158を挟み、平面視で第1領域155の第11領域チャネル領域に第1ゲート電極163を形成し、同じく平面視で第2領域156のチャネル領域に第2ゲート電極164を形成する。第1ゲート電極163、第2ゲート電極164は金属やポリシリコン、金属とシリコンとの化合物、あるいはこれらの多層構造を用いても良い。第1ゲート電極163、第2ゲート電極164は、第1領域155、第2領域156を覆うようにゲート電極前駆体を成膜した後、フォトリソグラフ/エッチング法により形成することができるゲート電極形成工程。ここまでの工程を終えた断面図を図3gに示す。次に、第2領域156にあたる部分を覆い、第1領域155を開口した第2レジスト203と、第1ゲート電極163とをマスクとして、第12領域のLDD前駆体162aにN型を示す不純物例えばリンをイオン注入し、LDD162を形成する。そしてイオン注入後、第2レジスト203を除去するNLDDイオン注入工程。イオン注入を行っている状態での断面図を図4hに示す。第1ゲート電極163をマスクとしているため、LDD162は第1ゲート電極160を素子基板10の平面視で挟む形状となる。次に、第2領域156にあたる部分を開口し、第1領域155にあたる部分を覆う第3レジスト204を形成し、第3レジスト204と第2ゲート電極164とをマスクとしてイオン注入を行い、P型を示す不純物例えばボロンを注入し、PMOSTFT40pのソースドレイン166を形成するPSDイオン注入工程。そしてイオン注入後、第3レジスト204を除去する。イオン注入を行っている状態での断面図を図4iに示す。なお、PSDイオン注入工程では、PMOSTFT40pのソースドレイン166と、後述する電極175とが、オーム性接合が取れる程度の不純物濃度となるようドーズ量を制御し、キャリア濃度が1023~1027m3になるように調整されていることが好ましい。次に、層間絶縁膜180を形成した後、ソースドレイン165と、PMOSTFT40pのソースドレイン166と接続させた電極175を形成する電極形成工程。ここまでの工程を終えた断面図を図4jに示す。上記した製造工程を用いることで、例えば液晶装置100の駆動に好適なPMOSTFT40p、及びTFT30を形成することができる。上記した半導体装置の製造方法は以下の効果を奏する。1電気光学装置としての液晶装置や、有機EL装置、電子ペーパー等において、図2に示すように、表示用の素子を駆動する、低リークで電荷保持特性に優れたTFT30と、データ線6aを駆動すると共に、タイミングデータやその他の信号処理を行う動作速度に優れたPMOSTFT40pとを、マスク数の増加を抑えて同一基板に作りこむことができる。具体的には、ゲート絶縁膜158を形成する工程と、電極形成工程間を、6枚のフォトマスクで形成することができる。これは、従来工程でのフォトマスク数に比べ1枚削減できる。2ゲート絶縁膜158を形成してからイオン注入やフォトリソグラフ工程を行うため、上記したTFT30と、PMOSTFT40pのチャネルそれぞれ第1領域155中のチャネル領域161、第2領域156の第2ゲート電極164に覆われた部分へのダメージやコンタミ不純物や欠陥の浸入が抑えられることから、不安定要因の少ない製造プロセスを構築することができる。3ハーフトーンマスクを用いて、段差のあるレジストパターンを製造することで、セルフアラインで2種類の膜厚を備えるレジスト膜を形成することができ、高い位置精度を確保することが可能となる。また、一度のフォトリソグラフ工程で2種類の膜厚を備えるレジスト膜を形成できることから、加工コストを低減することができる。4ポジレジストを用いた場合、ハーフトーンのマスクパターンが光透過領域に囲われることとなる。そのため、他の遮光パターンとの干渉が避けられるため、パターン形状や、レジストの厚み再現性を向上させることができる。5ハーフトーンマスクを用いて、段差のある段差レジスト202を形成した後、イオンの加速エネルギーを変えてTFT30のチャネル領域161を形成する。即ち、段差レジスト202をイオン注入エネルギーに応じてイオン注入の阻止膜と透過膜とに使い分けることで、フォトマスク数の増加を抑えてチャネル領域161を備えるTFT30を形成することができる。第2実施形態液晶装置100や種々の電気光学装置に用いる第2実施形態の半導体装置PMOSTFT40p、及びTFT30の製造方法について、図5を参照して説明を行う。図5は、第2実施形態にかかる製造工程を説明するための工程断面図である。本実施形態では、上記した説明と重複する部分があるので、重複した部分については上記した説明を引用し、重複を避けるものとする。まず、段差レジスト形成工程までは同じなので、段差レジスト形成工程を再掲するところから説明を始める。第1領域155中のチャネル前駆体161a及びLDD前駆体162aを覆う厚さが第2領域156を覆う厚さよりも薄く、かつ第1領域155中のソースドレイン前駆体165aを開口した露出させた段差レジスト302を形成する段差レジスト形成工程。ここまでの工程を終えた断面図を図5aに示す。このように、レジストの厚さを複数の水準で設定する場合、ハーフトーンマスクを用いることが、製造工程数の増加を抑えることができることから好適である。次に、第1領域155中のチャネル前駆体161a及びLDD前駆体162aと第2領域156を覆う段差レジスト302をマスクとして、第1領域155中のソースドレイン前駆体165aにN型を示す不純物例えばリンのイオン注入を行い、ソースドレイン165を形成するNSDイオン注入工程。イオン注入を行っている状態での断面図を図5bに示す。なお、NSDイオン注入工程では、ソースドレイン165と、後述する電極175とが、オーム性接合が取れる程度の不純物濃度となるようドーズ量を制御し、キャリア濃度が1023~1027m3になるように調整されていることが好ましい。次に、第2領域156には段差レジスト302が残り、チャネル前駆体161a及びLDD前駆体162aを覆っていた段差レジスト302が残らないようアッシング等の方法を用い、段差レジスト302薄膜化する薄膜化工程。ここまでの工程を終えた断面図を図5cに示す。次に、第2領域156を覆う段差レジスト302をマスクとして、第1領域155中のチャネル前駆体161a及びLDD前駆体162aとにP型を示す不純物例えばボロンのイオン注入を行い、第1領域155中のチャネル前駆体161a領域にチャネル領域161、を形成するNCDイオン注入工程。そしてイオン注入後、段差レジスト302を除去する。イオン注入を行っている状態での断面図を図5dに示す。以降、第1実施形態でのゲート電極形成工程、NLDDイオン注入工程、PSDイオン注入工程と、電極形成工程を行うことで、例えば液晶装置100の駆動に好適なPMOSTFT40p、及びTFT30を形成することができる。本実施形態における半導体装置の製造方法は、上述した第1実施形態の効果1~5に加え、以下の効果を奏する。6段差レジスト302の厚さが薄い領域をアッシング等の手段で除去してから、チャネル領域161を形成するイオン注入を行うので、同時に形成される複数のチャネル領域161に同じプロファイルを持つイオン注入が為されることとなる。そのため、段差レジスト302の厚さ分布の影響を受けることがない。従って、チャネル領域161の不純物濃度を安定した状態で保つことができる。第3実施形態液晶装置100や種々の電気光学装置に用いる第3実施形態の半導体装置PMOSTFT40p、及びTFT30の製造方法について、図6を参照して説明を行う。図6は、第3実施形態にかかる製造工程を説明するための工程断面図である。この実施形態では、上記した説明と重複する部分があるので、重複した部分については上記した説明を引用し、重複を避けるものとする。まず、ゲート絶縁膜形成工程までは第1実施形態と同じなので、ゲート絶縁膜形成工程を再掲するところから説明を始める。素子基板10の第1面に、ゲート絶縁膜158を形成する。ゲート絶縁膜158はCVD法や熱酸化法を用いることができる。本実施形態では、CVD法を用いたものとして説明を続ける絶縁膜製造工程。ここまでの工程を終えた図を図6aに示す。第1領域155中のチャネル前駆体161aを覆う厚さが第2領域156を覆う厚さよりも薄く、かつ第1領域155中のソースドレイン前駆体165a及びLDD前駆体162aを開口した露出させた段差レジスト402を形成する段差レジスト形成工程。ここまでの工程を終えた断面図を図6bに示す。このように、レジストの厚さを複数の水準で設定する場合、ハーフトーンマスクを用いることが、製造工程数の増加を抑えることができることから好適である。ここで、第1領域155中のチャネル前駆体161aを覆う段差レジスト402の厚さは例えば200nmから300nm程度、第2領域156を覆う段差レジスト402の厚さは例えば600nm以上の値をとる。次に、第1領域155中のチャネル前駆体161aを覆う段差レジスト402でイオンの通過を阻止させるよう、イオンの加速電圧を設定する。そして、第1領域155中のチャネル前駆体161aと第2領域156を覆う段差レジスト402をマスクとして、第1領域155中のソースドレイン前駆体165a及びLDD前駆体162aにN型を示す不純物例えばリンのイオン注入を行い、LDD162を形成するNLDDイオン注入工程。リンを用いた場合には、加速電圧として40keVから60keV程度を用いると、第1領域155中のチャネル前駆体161aを覆う段差レジスト402でリンイオンの通過を阻止され、第1領域155中のソースドレイン前駆体165a及びLDD前駆体162aにはリンイオンが注入される。イオン注入を行っている状態での断面図を図6cに示す。なお、NLDDイオン注入工程では、不純物濃度が、後述するソースドレイン165より少なく、チャネル領域161より多く、ドーズ量が制御されていることが好ましい。次に、イオン注入に用いる加速エネルギーを上げ、第2領域156を覆う段差レジスト402ではイオンの透過が阻止され、第1領域155中のチャネル前駆体161aを覆う段差レジスト402ではイオンが透過するように設定し、第1領域155中のチャネル前駆体161aにP型を示す不純物例えばボロンのイオン注入を行い、第1領域155中のチャネル前駆体161aにチャネル領域161、を形成するNCDイオン注入工程。そしてイオン注入後、段差レジスト402を除去する。P型の不純物としてボロンを用いた場合には、加速電圧として60keVから80keV程度を用いると、第1領域155中のチャネル前駆体161aにボロンイオンが注入される。イオン注入を行っている状態での断面図を図6dに示す。なお、NLDDイオン注入工程と高加速のNCDイオン注入工程は互いに工程の順番を入れ替えることもできる。次に、第1実施形態と同様にして第1領域155に第1ゲート電極163、第2領域156に第2ゲート電極164を形成する。第1ゲート電極163、第2ゲート電極164は金属やポリシリコン、金属とシリコンとの化合物、あるいはこれらの多層構造を用いても良い。第1ゲート電極163、第2ゲート電極164は、図示せぬゲート電極前駆体を成膜した後、フォトリソグラフ/エッチング法により形成することができるゲート電極形成工程。次に、第2領域156と、第1領域155中のLDD162を覆い、第1領域155中のソースドレイン前駆体165aを開口した露出させた第2レジスト403と、第1ゲート電極163とをマスクとして、第1領域155中のソースドレイン前駆体165aにN型を示す不純物例えばリンをイオン注入すし、ソースドレイン165を形成する。そしてイオン注入後、第2レジスト403を除去するNSDイオン注入工程。イオン注入を行っている状態での断面図を図6eに示す。以降、第1実施形態でのPSDイオン注入工程と、電極形成工程を行うことで、例えば液晶装置100の駆動に好適なPMOSTFT40p、及びTFT30を形成することができる。本実施形態における半導体装置の製造方法は、上述した第1実施形態の効果1~5に加え、以下の効果を奏する。7段差レジストは2回の注入工程を経ており、通常よりも多くのエネルギーを遮蔽し、そのエネルギーにより変質しやすい状態になっている。しかし、NLDD注入工程と、NCDイオン注入工程は、NSDイオン注入工程と比較しドーズ量が少なく調整されている。そのためレジストの変質も少なくおさえることが可能である。それにより、レジスト除去工程の際に、レジストが除去されないまま残り、TFTの信頼性を落とす心配がない。第4実施形態液晶装置100や種々の電気光学装置に用いる第4実施形態の半導体装置PMOSTFT40p、及びTFT30の製造方法について、図7を参照して説明を行う。図7は、第4実施形態にかかる製造工程を説明するための工程断面図である。この実施形態では、上記した説明と重複する部分があるので、重複した部分については上記した説明を引用し、重複を避けるものとする。まず、段差レジスト形成工程までは第3実施形態と同じなので、段差レジスト形成工程を再掲するところから説明を始める。第1領域155中のチャネル前駆体161aを覆う厚さが第2領域156を覆う厚さよりも薄く、かつ第1領域155中のソースドレイン前駆体165a及びLDD前駆体162aを開口した露出させた段差レジスト502を形成する段差レジスト形成工程。ここまでの工程を終えた断面図を図7aに示す。このように、レジストの厚さを複数の水準で設定する場合、ハーフトーンマスクを用いることが、製造工程数の増加を抑えることができることから好適である。次に、第1領域155中のチャネル前駆体161aと第2領域156を覆う段差レジスト502をマスクとして、第1領域155中のソースドレイン前駆体165a及びLDD前駆体162aにN型を示す不純物例えばリンのイオン注入を行い、LDD162を形成するNLDDイオン注入工程。イオン注入を行っている状態での断面図を図7bに示す。なお、NLDDイオン注入工程では、不純物濃度が、後述するソースドレイン165より少なく、チャネル領域161より多く、ドーズ量が制御されていることが好ましい。次に、第2領域156には段差レジスト502が残り、チャネル前駆体161aを覆っていた段差レジスト502は残らないようアッシング等の方法を用い、段差レジスト502薄膜化する薄膜化工程。ここまでの工程を終えた断面図を図7cに示す。次に、第2領域156を覆う段差レジスト502をマスクとして、第1領域155中のチャネル前駆体161aにP型を示す不純物例えばボロンのイオン注入を行い、第1領域155中のチャネル前駆体161aにチャネル領域161、を形成するNCDイオン注入工程。そしてイオン注入後、段差レジスト502を除去する。イオン注入を行っている状態での断面図を図7dに示す。以降、第3実施形態でのゲート電極形成工程、NSDイオン注入工程、PSDイオン注入工程と、電極形成工程を行うことで、例えば液晶装置100の駆動に好適なPMOSTFT40p、及びTFT30を形成することができる。本実施形態における半導体装置の製造方法は、上述した第3実施形態の効果1~5と7に加え、以下の効果を奏する。8段差レジスト502の厚さが薄い領域をアッシング等の手段で除去してから、チャネル領域161を形成するイオン注入を行うので、同時に形成される複数のチャネルに同じプロファイルを持つイオン注入が為されることとなる。そのため、段差レジスト502の厚さ分布の影響を受けることがない。従って、チャネル領域161の不純物濃度を安定した状態で保つことができる。第5実施形態液晶装置100や種々の電気光学装置に用いる第5実施形態の半導体装置PMOSTFT40p、及びTFT30の製造方法について、図8を参照して説明を行う。図8は、第5実施形態にかかる製造工程を説明するための工程断面図である。この実施形態では、上記した説明と重複する部分があるので、重複した部分については上記した説明を引用し、重複を避けるものとする。まず、ゲート絶縁膜形成工程までは第1実施形態と同じなので、ゲート絶縁膜形成工程を再掲するところから説明を始める。素子基板10の第1面に、ゲート絶縁膜158を形成する。ゲート絶縁膜158はCVD法や熱酸化法を用いることができる。本実施形態では、CVD法を用いたものとして説明を続ける絶縁膜製造工程。ここまでの工程を終えた図を図8aに示す。次に、前記チャネル前駆体161a、前記LDD前駆体及び前記びソースドレイン前駆体を含む第1領域155を開口し露出させ、第2領域156を覆った第1レジスト601をマスクとして、第1領域155にチャネルに必要な濃度のP型を示す不純物例えばボロンをイオン注入しチャネル領域161を形成する。そしてイオン注入後、第1レジスト601を除去するNCDイオン注入工程。イオン注入を行っている状態での断面図を図8bに示す。次に、第1領域155中のチャネル領域161及びLDD前駆体162aを覆う段差レジスト602の厚さが第2領域156を覆う段差レジストの厚さよりも厚く、かつ第1領域155中のソースドレイン前駆体165aを開口した露出させた段差レジスト602を形成する段差レジスト形成工程。ここまでの工程を終えた断面図を図8cに示す。このように、レジストの厚さを複数の水準で設定する場合、ハーフトーンマスクを用いることが、製造工程数の増加を抑えることができることから好適である。ここで、第1領域155中のチャネル領域161及びLDD前駆体162aでの段差レジスト602の厚さは例えば600nm以上、第2領域156での厚さは例えば200nmから300nm程度の値をとる。次に、第2領域156を覆う段差レジスト602でイオンの通過を阻止させるよう、イオンの加速電圧を設定する。そして、第1領域155中のチャネル領域161及びLDD前駆体162aと第2領域156とを覆う段差レジスト602をマスクとして、第1領域155中のソースドレイン前駆体165aにN型を示す不純物例えばリンのイオン注入を行い、ソースドレイン165を形成するNSDイオン注入工程。リンを用いた場合には、加速電圧として40keVから60keV程度を用いると、第1領域155中のチャネル領域161及びLDD前駆体162aと第2領域156とを覆う段差レジスト602でリンイオンの通過を阻止され、第1領域155中のソースドレイン前駆体領域165aにはリンイオンが注入される。イオン注入を行っている状態での断面図を図8dに示す。なお、NSDイオン注入工程では、ソースドレイン165と、後述する電極175とが、オーム性接合が取れる程度の不純物濃度となるようドーズ量を制御し、キャリア濃度が1023~1027m3になるように調整されていることが好ましい。次に、イオン注入に用いる加速エネルギーを上げ、第1領域155中のチャネル領域161及びLDD前駆体162aを覆う段差レジスト602ではイオンの透過が阻止され、第2領域156を覆う段差レジスト602ではイオンが透過するように設定し、第2領域156にN型を示す不純物例えばリンのイオン注入を行い、PMOSTFTの閾値調整のためのイオン注入をするPCDイオン注入工程。そしてイオン注入後、段差レジスト602を除去する。N型の不純物としてリンを用いた場合には、加速電圧として70keVから90keV程度を用いると、第2領域156にリンイオンが注入される。イオン注入を行っている状態での断面図を図8eに示す。なお、NSDイオン注入工程と高加速のPCDイオン注入工程は互いに工程の順番を入れ替えることもできる。以降、第1実施形態でのゲート電極形成工程、NLDDイオン注入工程、PSDイオン注入工程と、電極形成工程を行うことで、例えば液晶装置100の駆動に好適なPMOSTFT40p、及びTFT30を形成することができる。本実施形態における半導体装置の製造方法は、上述した第1実施形態の効果1~5に加え、以下の効果を奏する。9この方法によれば、工程を削減しつつPMOSTFT40pの閾値調整のためのPCDイオン注入を行うことができる。そのため、PMOSTFT40pの動作閾値の製造による変動を押さえることが可能であり、PMOSTFT40pを用いた回路を安定的に製造することが可能である。言い換えると、PMOSTFT40pの安定形成に必要な工程の増加を、段差レジストを用いた方法により抑えることができる。第6実施形態液晶装置100や種々の電気光学装置に用いる第6実施形態の半導体装置PMOSTFT40p、及びTFT30の製造方法について、図9を参照して説明を行う。図9は、第6実施形態にかかる製造工程を説明するための工程断面図である。この実施形態では、上記した説明と重複する部分があるので、重複した部分については上記した説明を引用し、重複を避けるものとする。まず、段差レジスト形成工程までは第5実施形態と同じなので、段差レジスト形成工程を再掲するところから説明を始める。第1領域155中のチャネル領域161及びLDD前駆体162aを覆う段差レジスト702の厚さが第2領域156を覆う段差レジスト702の厚さよりも厚く、かつ第1領域155中のソースドレイン前駆体165aを開口した露出させった段差レジスト702を形成する段差レジスト形成工程。ここまでの工程を終えた断面図を図9aに示す。このように、レジストの厚さを複数の水準で設定する場合、ハーフトーンマスクを用いることが、製造工程数の増加を抑えることができることから好適である。次に、第1領域155中のチャネル領域161及びLDD前駆体162aと第2領域156を覆う段差レジスト702をマスクとして、第1領域155中のソースドレイン前駆体165aにN型を示す不純物例えばリンのイオン注入を行い、ソースドレイン165を形成するNSDイオン注入工程。イオン注入を行っている状態での断面図を図9bに示す。なお、NSDイオン注入工程では、ソースドレイン165と、後述する電極175とが、オーム性接合が取れる程度の不純物濃度となるようドーズ量を制御し、キャリア濃度が1023~1027m3になるように調整されていることが好ましい。次に、チャネル領域161とLDD前駆体162a領域には段差レジスト702が残り、第2領域156には段差レジスト702が残らないようアッシング等の方法を用い、段差レジスト702薄膜化する薄膜化工程。ここまでの工程を終えた断面図を図9cに示す。次に、チャネル領域161とLDD前駆体162aを覆う段差レジスト702をマスクとして、第2領域156にN型を示す不純物例えばリンのイオン注入を行い、PMOSTFT40pの閾値調整のためのイオン注入をするPCDイオン注入工程。そしてイオン注入後、段差レジスト702を除去する。イオン注入を行っている状態での断面図を図9dに示す。以降、第5実施形態でのゲート電極形成工程、NLDDイオン注入工程、PSDイオン注入工程と、電極形成工程を行うことで、例えば液晶装置100の駆動に好適なPMOSTFT40p、及びTFT30を形成することができる。本実施形態における半導体装置の製造方法は、上述した第5実施形態の効果1~5、9に加え、以下の効果を奏する。10段差レジスト702の厚さが薄い領域をアッシング等の手段で除去してから、PMOSTFT40pのチャネルを形成するイオン注入を行うので、同時に形成される複数のチャネルに同じプロファイルを持つイオン注入が為されることとなる。そのため、段差レジスト702の厚さ分布の影響を受けることがない。従って、PMOSTFT40pのチャネル領域の不純物濃度を安定した状態で保つことができる。第7実施形態液晶装置100や種々の電気光学装置に用いる第7実施形態の半導体装置PMOSTFT40p、及びTFT30の製造方法について、図10を参照して説明を行う。図10は、第7実施形態にかかる製造工程を説明するための工程断面図である。この実施形態では、上記した説明と重複する部分があるので、重複した部分については上記した説明を引用し、重複を避けるものとする。まず、NCDイオン注入工程までは第5実施形態と同じなので、NCDイオン注入工程を再掲するところから説明を始める。前記チャネル前駆体161a、前記LDD前駆体及び前記びソースドレイン前駆体を含む第1領域155にあたる部分を開口し露出させ、第2領域156を覆った第1レジスト801をマスクとして、第1領域155にチャネルに必要な濃度のP型を示す不純物例えばボロンをイオン注入しチャネル領域161を形成する。そしてイオン注入後、第1レジスト801を除去するNCDイオン注入工程。イオン注入を行っている状態での断面図を図10aに示す。次に、第1領域155中のチャネル領域161を覆う段差レジスト802の厚さが第2領域156を覆う段差レジストの厚さよりも厚く、かつ第1領域155中のソースドレイン前駆体165a及びLDD前駆体162aを開口した露出させた段差レジスト802を形成する段差レジスト形成工程。ここまでの工程を終えた断面図を図10bに示す。このように、レジストの厚さを複数の水準で設定する場合、ハーフトーンマスクを用いることが、製造工程数の増加を抑えることができることから好適である。ここで、第1領域155中のチャネル領域161を覆う段差レジスト802の厚さは例えば600nm以上、第2領域156を覆う段差レジスト802の厚さは例えば200nmから300nm程度の値をとる。次に、第2領域156を覆う段差レジスト802でイオンの通過を阻止させるよう、イオンの加速電圧を設定する。そして、第1領域155中のチャネル領域161と第2領域156を覆う段差レジスト802をマスクとして、第1領域155中のソースドレイン前駆体165a及びLDD前駆体162aにN型を示す不純物例えばリンのイオン注入を行い、LDD162を形成するNLDDイオン注入工程。リンを用いた場合には、加速電圧として40keVから60keV程度を用いると、第2領域156での段差レジスト802でリンイオンの通過を阻止され、第1領域155中のソースドレイン前駆体165a及びLDD前駆体162aにはリンイオンが注入される。イオン注入を行っている状態での断面図を図10cに示す。なお、NLDDイオン注入工程では、不純物濃度が、後述するソースドレイン165より少なく、チャネル領域161より多く、ドーズ量が制御されていることが好ましい。次に、イオン注入に用いる加速エネルギーを上げ、第1領域155中のチャネル領域161を覆う段差レジスト802ではイオンの透過が阻止され、第2領域156を覆う段差レジスト802ではイオンが透過するように設定し、第1領域155中のチャネル領域161を覆う段差レジスト802をマスクとして、第2領域156にN型を示す不純物例えばリンのイオン注入を行い、PMOSTFT40pの閾値調整のためのイオン注入をするPCDイオン注入工程。そしてイオン注入後、段差レジスト802を除去する。N型の不純物としてリンを用いた場合には、加速電圧として70keVから90keV程度を用いると、第2領域中にリンイオンが注入される。イオン注入を行っている状態での断面図を図10dに示す。なお、第NLDDイオン注入工程と高加速のPCDイオン注入工程は互いに工程の順番を入れ替えることもできる。次に、第1実施形態と同様にして第1領域155に第1ゲート電極163、第2領域156に第2ゲート電極164を形成する。第1ゲート電極163、第2ゲート電極164は金属やポリシリコン、金属とシリコンとの化合物、あるいはこれらの多層構造を用いても良い。第1ゲート電極163、第2ゲート電極164は、第1領域155および第2領域156を覆うようにゲート電極前駆体を成膜した後、フォトリソグラフ/エッチング法により形成することができるゲート電極形成工程。次に、第2領域156と、第1領域155中のLDD162を覆い、第1領域155中のソースドレイン前駆体165aを開口した露出させた第2レジスト803と、第1ゲート電極163とをマスクとして、第1領域155中のソースドレイン前駆体165aにN型を示す不純物例えばリンをイオン注入するしソースドレイン165を形成する。そしてイオン注入後、第2レジスト803を除去するNSDイオン注入工程。イオン注入を行っている状態での断面図を図10eに示す。以降、第5実施形態でのPSDイオン注入工程と、電極形成工程を行うことで、例えば液晶装置100の駆動に好適なPMOSTFT40p、及びTFT30を形成することができる。本実施形態における半導体装置の製造方法は、上述した第5実施形態の効果1~5、9に加え、以下の効果を奏する。11段差レジスト802は2回の注入工程を経ており、通常よりも多くのエネルギーを遮蔽し、そのエネルギーにより変質しやすい状態になっている。しかし、NLDD注入工程と、PCDイオン注入工程は、NSDイオン注入工程と比較しドーズ量が少なく調整されている。そのためレジストの変質も少なくおさえることが可能である。それにより、レジスト除去工程の際に、レジストが除去されないまま残り、TFTの信頼性を落とす心配がない。第8実施形態液晶装置100や種々の電気光学装置に用いる第8実施形態の半導体装置PMOSTFT40p、及びTFT30の製造方法について、図11を参照して説明を行う。図11は、第8実施形態にかかる製造工程を説明するための工程断面図である。この実施形態では、上記した説明と重複する部分があるので、重複した部分については上記した説明を引用し、重複を避けるものとする。まず、段差レジスト形成工程までは第7実施形態と同じなので、段差レジスト形成工程を再掲するところから説明を始める。第1領域155中のチャネル領域161を覆う段差レジスト902の厚さが第2領域156を覆う段差レジスト902の厚さよりも厚く、かつ第1領域155中のソースドレイン前駆体165a及びLDD前駆体162aを開口した露出させた段差レジスト902を形成する段差レジスト形成工程。ここまでの工程を終えた断面図を図11aに示す。このように、レジストの厚さを複数の水準で設定する場合、ハーフトーンマスクを用いることが、製造工程数の増加を抑えることができることから好適である。次に、第1領域155中のチャネル領域161と第2領域156を覆う段差レジスト902をマスクとして、第1領域155中のソースドレイン前駆体165a及びLDD前駆体162aにN型を示す不純物例えばリンのイオン注入を行い、LDD162を形成するNLDDイオン注入工程。イオン注入を行っている状態での断面図を図11bに示す。なお、NLDDイオン注入工程では、不純物濃度が、後述するソースドレイン165より少なく、チャネル領域161より多く、ドーズ量が制御されていることが好ましい。次に、チャネル領域161には段差レジスト902が残り、第2領域156には段差レジスト902が残らないようアッシング等の方法を用い、段差レジスト902薄膜化する薄膜化工程。ここまでの工程を終えた断面図を図11cに示す。次に、チャネル領域161を覆う段差レジスト902をマスクとして、第2領域156にN型を示す不純物例えばリンのイオン注入を行い、PMOSTFTの閾値調整のためのイオン注入をするPCDイオン注入工程。そしてイオン注入後、段差レジスト902を除去する。イオン注入を行っている状態での断面図を図11dに示す。以降、第7実施形態でのゲート電極形成工程、NSDイオン注入工程、PSDイオン注入工程と、電極形成工程を行うことで、例えば液晶装置100の駆動に好適なPMOSTFT40p、及びTFT30を形成することができる。本実施形態における半導体装置の製造方法は、上述した第7実施形態の効果1~5、9、11に加え、以下の効果を奏する。12段差レジスト902の厚さが薄い領域をアッシング等の手段で除去してから、PMOSTFT40pのチャネルを形成するイオン注入を行うので、同時に形成される複数のチャネルに同じプロファイルを持つイオン注入が為されることとなる。そのため、段差レジスト902の厚さ分布の影響を受けることがない。従って、PMOSTFT40pのチャネル領域の不純物濃度を安定した状態で保つことができる。"