"自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに備え、各画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第1トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第2トランジスタとを有し、各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、外光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている表示パネル。各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、外光の入射する位置に配置されている請求項1に記載の表示パネル。各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、当該第1トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、前記第2トランジスタのゲート電圧を変化させるようになっている請求項2に記載の表示パネル。前記表示パネルは、前記画素回路と、列方向に延在する複数の帯状配線とが形成された基板を有し、各画素回路は、行方向および列方向に2次元配置されており、各自発光素子は、第1電極、有機層および第2電極を前記基板側から順に有し、列方向に並んで配置された各第2電極は、共通の帯状配線と電気的に接続されているか、または、共通の帯状配線と一体に形成されている請求項1に記載の表示パネル。前記表示パネルは、前記画素回路と、シート状配線とが形成された基板を有し、各自発光素子は、第1電極、有機層および第2電極を前記基板側から順に有し、各第2電極は、前記シート状配線と電気的に接続されているか、または、前記シート状配線と一体に形成されている請求項1に記載の表示パネル。前記表示パネルは、前記画素回路が形成された基板を有し、各自発光素子は、透明電極、有機層および反射電極を前記基板側から順に有し、各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、前記透明電極と対向する領域、または前記透明電極の外縁と対向する領域に配置されている請求項1に記載の表示パネル。前記表示パネルは、前記画素回路が形成された基板を有し、各自発光素子は、反射電極、有機層および透明電極を前記基板側から順に有し、前記反射電極は、開口を有し、各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、前記開口と対向する領域に配置されている請求項1に記載の表示パネル。自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、前記画素回路を駆動する駆動回路とを備え、各画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第1トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第2トランジスタとを有し、各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、外光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている表示装置。各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、外光の入射する位置に配置されている請求項8に記載の表示装置。各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、当該第1トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、前記第2トランジスタのゲート電圧を変化させるようになっている請求項9に記載の表示装置。前記表示パネルは、前記画素回路と、列方向に延在する複数の帯状配線とが形成された基板を有し、各画素回路は、行方向および列方向に2次元配置されており、各自発光素子は、第1電極、有機層および第2電極を前記基板側から順に有し、列方向に並んで配置された各第2電極は、共通の帯状配線と電気的に接続されているか、または、共通の帯状配線と一体に形成されている請求項8に記載の表示装置。前記駆動回路は、前記帯状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じた補正を、映像信号に対して行うようになっている請求項11に記載の表示装置。前記駆動回路は、前記帯状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じて発光輝度およびγ特性のうち少なくとも一方を補正するようになっている請求項11に記載の表示装置。前記表示パネルは、前記画素回路と、シート状配線とが形成された基板を有し、各自発光素子は、第1電極、有機層および第2電極を前記基板側から順に有し、各第2電極は、前記シート状配線と電気的に接続されているか、または、前記シート状配線と一体に形成されている請求項8に記載の表示装置。前記駆動回路は、前記シート状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じた補正を、映像信号に対して行うようになっている請求項14に記載の表示装置。前記駆動回路は、前記シート状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じて発光輝度およびγ特性のうち少なくとも一方を補正するようになっている請求項14に記載の表示装置。表示装置を備え、前記表示装置は、自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、前記画素回路を駆動する駆動回路とを有し、各画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第1トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第2トランジスタとを有し、各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、外光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている電子機器。しかし、そのようにした場合には、パネルの構成が複雑になってしまうという問題があった。本技術はかかる問題点に鑑みてなされたものであり、その目的は、簡易な構成で、外光輝度に応じた補正を映像信号に対して行うことの可能な表示パネルならびにそれを備えた表示装置および電子機器を提供することにある。本技術による表示パネルは、自発光素子と、自発光素子を駆動する画素回路とを画素ごとに備えている。各画素回路は、保持容量と、映像信号に対応する電圧を保持容量に書き込む第1トランジスタと、保持容量の電圧に基づいて自発光素子を駆動する第2トランジスタとを有している。各画素のうち全部または一部の画素に含まれる画素回路において、第1トランジスタは、外光の輝度の大きさに応じた電圧を第2トランジスタのゲート電圧にフィードバックするようになっている。本技術による表示装置は、上記の表示パネルと、画素回路を駆動する駆動回路とを備えている。本技術による電子機器は、上記の表示装置を備えている。本技術による表示パネル、表示装置および電子機器では、第1トランジスタが、外光の輝度の大きさに応じた電圧が第2トランジスタのゲート電圧にフィードバックするようになっている。そのため、表示パネルに特殊な回路を設けることなく、外光輝度に応じて自発光素子の発光輝度を変えることができる。本技術による表示パネル、表示装置および電子機器によれば、表示パネルに特殊な回路を設けることなく、外光輝度に応じて自発光素子の発光輝度を変えることができるようにしたので、簡易な構成で、外光輝度に応じた補正を映像信号に対して行うことができる。以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.実施の形態書込トランジスタに外光が照射されるようになっている例表示パネルがボトムエミッション構造となっている例2.変形例表示パネルがトップエミッション構造となっている例3.モジュールおよび適用例<1.実施の形態>構成図1は、本技術による一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、表示パネル10と、表示パネル10を駆動する駆動回路20とを備えている。表示パネル10表示パネル10は、複数の表示画素14が行方向および列方向に2次元配置された表示領域10Aを有している。表示パネル10は、外部から入力された映像信号20Aに基づく画像を、各表示画素14をアクティブマトリクス駆動することにより表示するものである。各表示画素14は、例えば、赤色用のサブピクセル13Rと、緑色用のサブピクセル13Gと、青色用のサブピクセル13Bとを含んでいる。なお、以下では、サブピクセル13R,13G,13Bの総称としてサブピクセル13を用いるものとする。図2は、サブピクセル13の回路構成の一例を表したものである。サブピクセル13は、図2に示したように、有機EL素子11と、有機EL素子11を駆動する画素回路12とを有している。有機EL素子11は、自発光素子の一具体例に相当する。なお、サブピクセル13Rには、有機EL素子11として、赤色光を発する有機EL素子11Rが設けられている。同様に、サブピクセル13Gには、有機EL素子11として、緑色光を発する有機EL素子11Gが設けられている。サブピクセル13Bには、有機EL素子11として、青色光を発する有機EL素子11Bが設けられている。画素回路12は、例えば、書込トランジスタTwsと、駆動トランジスタTdrと、保持容量Csとを含んで構成されたものであり、2Tr1Cの回路構成となっている。なお、画素回路12は、2Tr1Cの回路構成に限られるものではなく、上記以外のトランジスタや、容量を有していてもよい。書込トランジスタTwsは、映像信号20Aに対応する電圧を保持容量Csに書き込むトランジスタである。書込トランジスタTwsは、さらに、後に詳述するように、外光輝度の大きさに応じた電圧を駆動トランジスタTdrのゲート電圧にフィードバックするものでもある。駆動トランジスタTdrは、書込トランジスタTwsによって書き込まれた保持容量Csの電圧に基づいて有機EL素子11を駆動するトランジスタである。トランジスタTws,Tdrは、例えば、nチャネルMOS型の薄膜トランジスタTFTThinFilmTransistorにより構成されている。トランジスタTws,Tdrは、pチャネルMOS型のTFTにより構成されていてもよい。なお、書込トランジスタTwsが第1トランジスタの一具体例に相当し、駆動トランジスタTdrが第2トランジスタの一具体例に相当する。次に、図2、図3を参照して、各構成要素の接続関係および配置について説明する。なお、図3は、サブピクセル13のレイアウトの一例を表したものである。ゲート線WSLは、行方向に延在して形成されており、コンタクト37Aを介して、書込トランジスタTwsのゲート31Aに接続されている。ドレイン線DSLも行方向に延在して形成されており、コンタクト37Bを介して、駆動トランジスタTdrのドレイン32Cに接続されている。データ線DTLは列方向に延在して形成されており、コンタクト37Cを介して、書込トランジスタTwsのドレイン31Cに接続されている。書込トランジスタTwsのソース31Bは駆動トランジスタTdrのゲート32Aと、保持容量Csの一端端子33Aに接続されている。駆動トランジスタTdrのソース32Bと保持容量Csの他端端子33Bとが、コンタクト37Dを介して、有機EL素子11のアノード電極35Aに接続されている。有機EL素子11の有機層35Cはアノード電極35A上に配置されている。有機EL素子11のカソード電極35Bは、有機層35C上に配置されており、かつ、カソード線CTLに接続されている。次に、表示パネル10における書込トランジスタTwsおよびその近傍の断面構成について説明する。図4は、書込トランジスタTwsおよびその近傍の断面構成の一例を表したものである。表示パネル10は、例えば、図4に示したように、書込トランジスタTwsおよびその近傍において、基板41上に、絶縁層42、絶縁層43、絶縁層44および基板45を基板41側からこの順に有している。絶縁層43は開口43Aを有しており、開口43Aに有機EL素子11が設けられている。有機EL素子11は、例えば、図4に示したように、アノード電極35A、有機層35Cおよびカソード電極35Bを開口43Aの底面側から順に積層して構成されている。アノード電極35Aは、第1電極の一具体例に相当し、カソード電極35Bは、第2電極の一具体例に相当する。基板41,45は、例えば、ガラス基板,シリコンSi基板あるいは樹脂基板などからなる。アノード電極35Aは、絶縁層42の平坦面にならった平坦な膜となっている。アノード電極35Aは、可視光に対して透明な導電性材料、例えばITOIndiumTinOxide;酸化インジウムスズによって構成されている。有機層35Cは、例えば、アノード電極35A側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを有している。カソード電極35Bは、少なくとも有機層35Cの上面に接して形成されている。カソード電極35Bは、例えば、後述のカソード線CTLと共に、絶縁層43を含む表面全体に形成された共通電極として機能する。カソード電極35Bおよびカソード線CTLは、金属材料で構成されており、反射ミラーとして機能する。これにより、有機EL素子11の有機層35Cから発せられた光は、アノード電極35A、絶縁層42および基板41を介して外部に出力されるようになっている。従って、表示パネル10は、ボトムエミッション構造となっている。ところで、本実施の形態では、例えば、図4に示したように、書込トランジスタTwsが映像表示面Sに近接して配置されており、しかも、外光が書込トランジスタTwに直接入射するのを遮る構造が設けられていない。つまり、書込トランジスタTwは、外光が直接入射する位置に配置されている。書込トランジスタTwsは、例えば、アノード電極35Aと対向する領域、またはアノード電極35Aの外縁と対向する領域に配置されている。一方、図示しないが、駆動トランジスタTdrに外光が入射するのを遮る構造が設けられている。つまり、駆動トランジスタTdrは、外光が直接入射しない位置に配置されている。駆動回路20駆動回路20は、タイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24、ドレイン線駆動回路25および補正信号生成回路26を有している。表示パネル10は、データ線駆動回路23の出力に接続されたデータ線DTLと、ゲート線駆動回路24の出力に接続されたゲート線WSLと、ドレイン線駆動回路25の出力に接続されたドレイン線DSLとを有している。表示パネル10は、さらに、補正信号生成回路26の入力に接続されたカソード線CTLを有している。カソード線CTLは、有機EL素子11のカソード電極35Bにも接続されている。カソード線CTLは、列方向に延在する複数の帯状配線後述の図9参照で構成されている。各帯状配線は、例えば、画素列ごとに1本ずつ設けられており、画素列の含まれる各カソード電極35Bと電気的に接続されているか、または、画素列の含まれる各カソード電極35Bと一体に形成されている。なお、各帯状配線は、複数の画素列ごとに1本ずつ設けられていてもよい。この場合には、各帯状配線は、複数の画素列の含まれる各カソード電極35Bと電気的に接続されているか、または、複数の画素列の含まれる各カソード電極35Bと一体に形成されている。タイミング生成回路21は、例えば、データ線駆動回路23、ゲート線駆動回路24、ドレイン線駆動回路25および補正信号生成回路26が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて同期して、これらの回路に対して制御信号21Aを出力するようになっている。映像信号処理回路22は、例えば、外部から入力されたデジタルの映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号をアナログに変換して信号電圧22Aをデータ線駆動回路23に出力するものである。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。映像信号処理回路22は、さらに、例えば、補正信号生成回路26からの補正指示がある場合には、補正信号生成回路26から入力される補正信号26Aを用いて映像信号20Aを補正するようになっている。映像信号処理回路22は、例えば、補正信号生成回路26から入力され、図示しない記憶回路に格納しておいた補正信号26Aを記憶回路から読み出し、読み出した補正信号26Aを映像信号20Aに掛け合わせたり、足し合わせたりすることにより、映像信号20Aを補正するようになっている。映像信号処理回路22は、補正信号26Aを用いて発光輝度およびγ特性のうち少なくとも発光輝度を変化させるように、映像信号20Aに対して補正を行うようになっている。データ線駆動回路23は、制御信号21Aの入力に応じて同期して、映像信号処理回路22から入力されたアナログの信号電圧22Aを、各データ線DTLを介して、選択対象の表示画素14またはサブピクセル13に書き込むものである。データ線駆動回路23は、例えば、信号電圧22Aと、映像信号とは無関係の一定電圧とを出力することが可能となっている。ゲート線駆動回路24は、制御信号21Aの入力に応じて同期して、複数のゲート線WSLに選択パルスを順次印加して、複数の表示画素14またはサブピクセル13をゲート線WSL単位で順次選択するものである。ゲート線駆動回路24は、例えば、書込トランジスタTwsをオンさせるときに印加する電圧と、書込トランジスタTwsをオフさせるときに印加する電圧とを出力することが可能となっている。ドレイン線駆動回路25は、制御信号21Aの入力に応じて同期して、所定の電圧を、各ドレイン線DSLを介して、各画素回路12の駆動トランジスタTdrのドレインに出力するようになっている。ドレイン線駆動回路25は、例えば、有機EL素子11を発光させるときに印加する電圧と、有機EL素子11を消光させるときに印加する電圧とを出力することが可能となっている。補正信号生成回路26は、カソード線CTLに流れる電流から外光の照度を計算し、計算により得られた照度に応じた補正信号26Aを生成するものである。図5は、補正信号生成回路26の機能ブロックの一例を表したものである。補正信号生成回路26は、例えば、発光電流検出部26-1、電流計算部26-2、照度計算部26-3および補正信号生成部26-4で構成されている。発光電流検出部26-1は、カソード線CTLに流れる電流を検出するものである。発光電流検出部26-1は、例えば、カソード線CTLごとに電流を検出するようになっており、カソード線CTLごとに1つずつ設けられた複数の電流計測回路を含んで構成されている。発光電流検出部26-1は、例えば、検出した電流検出電流の値を電流計算部26-2に出力するようになっている。このとき、発光電流検出部26-1は、例えば、検出電流の値をカソード線CTLごとに出力するようになっている。なお、発光電流検出部26-1は、例えば、カソード線CTLに流れる電流に対応する特性信号例えば電圧を電流計算部26-2に出力するようになっていてもよい。このとき、発光電流検出部26-1は、例えば、特性信号例えば電圧をカソード線CTLごとに出力するようになっていてもよい。電流計算部26-2は、映像信号20Aから、カソード線CTLに流れる電流を予測するものである。電流計算部26-2は、例えば、映像信号20Aから、カソード線CTLごとに電流を予測するようになっている。発光電流検出部26-1が検出電流の値を出力するようになっている場合には、電流計算部26-2は、映像信号20Aから導出した予測電流の値を出力するようになっている。このとき、電流計算部26-2は、例えば、映像信号20Aから導出した予測電流の値を画素行ごとに出力するようになっている。なお、発光電流検出部26-1が、上述の特性信号を出力するようになっている場合には、電流計算部26-2は、映像信号20Aから導出した予測電流に対応する予測信号例えば電圧を出力するようになっていてもよい。このとき、電流計算部26-2は、例えば、予測信号例えば電圧を画素行ごとに出力するようになっていてもよい。照度計算部26-3は、発光電流検出部26-1からの入力信号と、電流計算部26-2からの入力信号とを用いて、表示領域10Aに入射する外光の照度を計算するものである。照度計算部26-3は、例えば、発光電流検出部26-1から入力された検出電流の値と、電流計算部26-2から入力された予測電流の値とを比較し、その比較結果から、表示領域10Aに入射する外光の照度を計算するようになっている。なお、照度計算部26-3は、例えば、発光電流検出部26-1から入力された特性信号と、電流計算部26-2から入力された予測信号とを比較し、その比較結果から、表示領域10Aに入射する外光の照度を計算するようになっていてもよい。照度計算部26-3は、例えば、上記の比較結果から、表示領域10Aに入射する外光の照度を表示画素14またはサブピクセル13ごとに計算するようになっている。補正信号生成部26-4は、照度計算部26-3で計算された外光の照度に応じて補正信号26Aを生成し、出力するものである。補正信号26Aは、映像信号20Aから得られた信号電圧22Aが表示画素14またはサブピクセル13に入力されたときに表示輝度が本来の輝度となるように、映像信号20Aに対して補正するためのものである。補正信号生成部26-4は、例えば、補正信号26Aを表示画素14またはサブピクセル13ごとに生成するようになっている。補正信号生成部26-4は、例えば、外光の照度と、補正信号26Aとを対応づけたテーブルを格納した記憶回路を有していることが好ましい。補正信号生成部26-4がそのようなテーブルを格納した記憶回路を有している場合には、その記憶回路から読み出したテーブルから、照度計算部26-3で計算された外光の照度に対応する補正信号26Aを抽出し、出力することが可能である。なお、補正信号生成回路26において照度計算部26-3が省略されていてもよい。ただし、その場合には、補正信号生成部26-4は、発光電流検出部26-1からの入力信号と、電流計算部26-2からの入力信号とを用いて、補正信号26Aを直接生成し、出力するようになっていることが必要である。この場合、補正信号生成部26-4は、例えば、発光電流検出部26-1からの入力信号と電流計算部26-2からの入力信号との差分または比と、補正信号26Aとを対応づけたテーブルを格納した記憶回路を有していることが好ましい。補正信号生成部26-4がそのようなテーブルを格納した記憶回路を有している場合には、その記憶回路から読み出したテーブルから、照度計算部26-3で計算された外光の照度に対応する補正信号26Aを抽出し、出力することが可能である。[動作]次に、本実施の形態の表示装置1の動作の一例について説明する。この表示装置1では、映像信号20Aに対応する信号電圧22Aがデータ線駆動回路23によって各データ線DTLに印加されると共に、制御信号21Aに応じた選択パルスがゲート線駆動回路24およびドレイン線駆動回路25によって複数のゲート線WSLおよびドレイン線DSLに順次印加される。実際には、以下に説明する動作を経て映像が表示される。なお、以下では、書込トランジスタTwsに外光が入射していないときの動作について説明する。図6は、ある画素回路12に印加される電圧波形の一例と、駆動トランジスタTdrのゲート電圧Vgおよびソース電圧Vsの変化の一例とを表したものである。図6Aにはデータ線DTLに、映像信号20Aに対応する信号電圧Vsigと、映像信号20Aとは無関係の一定電圧であるオフセット電圧Vofsが印加されている様子が示されている。図6Bにはゲート線WSLに、書込トランジスタTwsをオンする電圧Vonと、書込トランジスタTwsをオフする電圧Voffが印加されている様子が示されている。図6Cにはドレイン線DSLに、電圧Vccと、電圧Vini<電圧Vccが印加されている様子が示されている。さらに、図6D,Eには、ドレイン線DSL、データ線DTLおよびゲート線WSLへの電圧印加に応じて、駆動トランジスタTdrのゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。Vth補正準備期間まず、Vth補正の準備を行う。なお、Vthとは、駆動トランジスタTdrの閾値電圧を指している。具体的には、ゲート線WSLの電圧VwsがVoffとなっており、ドレイン線DSLの電圧VdsがVccとなっている時つまり有機EL素子11が発光している時に、ドレイン線駆動回路25がドレイン線DSLの電圧VdsをVccからViniに下げるT1。すると、ソース電圧VsがViniとなり、有機EL素子11が消光する。その後、データ線DTLの電圧VdtがVofsとなっている時にゲート線駆動回路24がゲート線WSLの電圧VwsをVoffからVonに上げ、駆動トランジスタTdrのゲート電圧VgをVofsとする。最初のVth補正期間次に、Vthの補正を行う。具体的には、書込トランジスタTwsがオンしており、データ線DTLの電圧VdtがVofsとなっている間に、ドレイン線駆動回路25がドレイン線DSLの電圧VdsをViniからVccに上げるT2。すると、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その後、データ線駆動回路23がデータ線DTLの電圧VdtをVofsからVsigに切り替える前に、ゲート線駆動回路24がゲート線WSLの電圧VwsをVonからVoffに下げるT3。すると、駆動トランジスタTdrのゲートがフローティングとなり、Vthの補正が休止する。最初のVth補正休止期間Vth補正が休止している期間中は、例えば、先のVth補正を行った行画素とは異なる他の行画素において、データ線DTLの電圧Vdtのサンプリングが行われる。なお、このとき、先のVth補正を行った行画素において、ソース電圧VsがVofs-Vthよりも低いので、閾値補正休止期間中にも、先の閾値補正を行った行画素において、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。2回目のVth補正期間次に、Vth補正を再び行う。具体的には、データ線DTLの電圧VdtがVofsとなっており、Vth補正が可能となっている時に、ゲート線駆動回路24がゲート線WSLの電圧VwsをVoffからVonに上げ、駆動トランジスタTdrのゲート電圧VgをVofsにするT4。このとき、ソース電圧VsがVofs-Vthよりも低い場合Vth補正がまだ完了していない場合には、駆動トランジスタTdrがカットオフするまでゲート-ソース間電圧VgsがVthになるまで、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れる。その後、データ線駆動回路23がデータ線DTLの電圧VdtをVofsからVsigに切り替える前に、ゲート線駆動回路24がゲート線WSLの電圧VwsをVonからVoffに下げるT5。すると、駆動トランジスタTdrのゲートがフローティングとなるので、ゲート-ソース間電圧Vgsをデータ線DTLの電圧の大きさに拘わらず一定に維持することができる。なお、このVth補正期間において、保持容量CsがVthに充電され、ゲート-ソース間電圧VgsがVthとなった場合には、駆動回路20は、Vth補正を終了する。しかし、ゲート-ソース間電圧VgsがVthにまで到達しない場合には、駆動回路20は、ゲート-ソース間電圧VgsがVthに到達するまで、Vth補正と、Vth補正休止とを繰り返し実行する。書き込みμ補正期間Vth補正休止期間が終了した後、書き込みとμ補正を行う。なお、μとは、駆動トランジスタTdrの移動度を指している。具体的には、データ線DTLの電圧VdtがVsigとなっている間に、ゲート線駆動回路24がゲート線WSLの電圧をVoffからVonに上げT6、駆動トランジスタTdrのゲートをデータ線DTLに接続する。すると、駆動トランジスタTdrのゲート電圧Vgがデータ線DTLの電圧Vsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idsは有機EL素子11の素子容量図示せずに流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがてゲート-ソース間電圧VgsがVsigVth-ΔVとなる。このようにして、書き込みと同時に移動度補正が行われる。ここで、駆動トランジスタTdrの移動度が大きい程、ΔVも大きくなるので、ゲート-ソース間電圧Vgsを発光前にΔVだけ小さくすることにより、サブピクセル13ごとのμのばらつきを取り除くことができる。発光期間最後に、ゲート線駆動回路24がゲート線WSLの電圧VwsをVonからVoffに下げるT7。すると、駆動トランジスタTdrのゲートがフローティングとなり、駆動トランジスタTdrのドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子11に閾値電圧Vel以上の電圧が印加され、有機EL素子11が所望の輝度で発光を開始する。このように、本実施の形態の表示装置1では、各サブピクセル13において画素回路12がオンオフ制御され、各サブピクセル13の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル10の表示領域10Aにおいて画像が表示される。[作用効果]次に、本実施の形態の表示装置1の作用効果について説明する。本実施の形態では、表示パネル10がボトムエミッション構造となっており、かつ書込トランジスタTwsが、映像表示面Sから入射した外光が直接入射する位置に配置されている。そのため、書込トランジスタTwsの特性は外光によって変化する。一般的に、トランジスタは、光を受光すると、図7のように特性が変化し、オフ領域のリーク電流が光の強度に応じて増加する特性をもつ。これを画素回路12にあてはめて考えてみる。なお、以下では、書込トランジスタTwsがnチャネルMOS型のトランジスタで構成されている場合には、駆動回路20ゲート線駆動回路24が、書込トランジスタTwsのゲートに、Voffつまり、書込トランジスタTwsのソース電圧およびドレイン電圧よりも低い電圧を印加している状態で、有機EL素子11が発光を開始したものとする。また、書込トランジスタTwsがpチャネルMOS型のトランジスタで構成されている場合には、駆動回路20ゲート線駆動回路24が、書込トランジスタTwsのゲートに、Voffつまり、書込トランジスタTwsソース電圧およびドレイン電圧よりも高い電圧を印加している状態で、有機EL素子11が発光を開始したものとする。書込トランジスタTwsに外光が入射すると、図2に示したように、保持容量Csから電荷がリークし、書込トランジスタTwsにリーク電流ILが流れる。そのため、例えば、図6D,Eに示したように、駆動トランジスタTdrのゲート-ソース間電圧Vgsが低下して、電流が低下する。なお、図6D,Eでは、通常のゲート-ソース間電圧がVgs0となっているときに、本実施の形態では、ゲート-ソース間電圧がVgs0よりも小さなVgs1となっていることが示されている。保持容量Csからのリーク電流は外光の強度に依存する。そのため、入射する外光輝度の高い表示画素14またはサブピクセル13ではリーク電流が大きくなり、入射する外光輝度の低い表示画素14またはサブピクセル13ではリーク電流が小さくなる。つまり、本実施の形態では、書き込みトランジスタTwsが、有機EL素子11の直下に配置されていることにより、入射する外光輝度の大きさに応じた電圧を駆動トランジスタTdrのゲート電圧にフィードバックするようになっている。これにより、例えば、図8B,Cに示したように、入射する外光輝度の高い表示画素14またはサブピクセル13では、ゲート-ソース間電圧Vgs1が大幅に狭まり、カソード線CTLに流れる電流が大幅に小さくなる。一方、例えば、図8D,Eに示したように、輝度の低い表示画素14またはサブピクセル13では、ゲート-ソース間電圧Vgs2がわずかに狭まり、その結果、カソード線CTLに流れる電流はわずかに小さくなる。以上をまとめると、補正信号26Aによる補正がなされていない場合には、入射する外光輝度の高い表示画素14またはサブピクセル13では、カソード線CTLに流れる電流が大幅に小さくなり、入射する外光輝度の低い表示画素14またはサブピクセル13では、カソード線CTLに流れる電流がわずかに小さくなる。補正信号生成回路26は、カソード線CTLに流れる電流が予測電流よりも大幅に小さい場合には、映像信号20Aに対して相対的に大きな補正を行う補正信号26Aを生成する。さらに、補正信号生成回路26は、カソード線CTLに流れる電流が予測電流よりもわずかに小さい場合には、映像信号20Aに対して相対的に小さな補正を行う補正信号26Aを生成する。これにより、映像信号処理回路22は、入射する外光輝度の高い表示画素14またはサブピクセル13に対応する映像信号20Aに対して、補正信号26Aを用いて表示輝度を大幅に高くする補正を行う。さらに、映像信号処理回路22は、入射する外光輝度の低い表示画素14またはサブピクセル13に対応する映像信号20Aに対して、補正信号26Aを用いて表示輝度を若干高くする補正を行う。その結果、入射する外光輝度の高い表示画素14またはサブピクセル13は、映像信号20Aに対応する輝度よりも大幅に高い輝度で発光するので、画質や視認性が向上する。また、入射する外光輝度の低い表示画素14またはサブピクセル13は、映像信号20Aに対応する輝度よりも若干大きな輝度で発光する。その結果、入射する外光輝度の低い表示画素14またはサブピクセル13に対応する映像信号20Aに対してまで表示輝度を大幅に高くする補正を行った場合と比べて、消費電力が低くなる。図9は、表示パネル10の映像表示面Sに対して外光が部分的に入射している様子を模式的に表したものである。図9において、明領域αとは、外光が入射している領域を指しいており、暗領域βとは、外光がわずかに弱く入射している領域を指している。なお、図9では、n本のゲート線WSLWSL1,WSL2,...,WSLi,WSLn-1,WSLnが設けられており、かつm本のカソード線CTLCTL1,CTL2,...,CTLj,CTLm-1,CTLmが設けられている場合が例示されている。図10は、外光が映像表示面Sに対して図9に示したように部分的に入射している間に、ゲート線駆動回路24がn本のゲート線WSLを1本ずつまたは複数本ずつ選択スキャンしているときに、補正信号生成回路26で検出される電流値をグラフで表したものである。図10Aは、ゲート線駆動回路24が1ライン目のゲート線WSL1を選択しているときに補正信号生成回路26が各カソード線CTLの電流をセンシングすることにより得られた電流を表したものである。図10Bは、ゲート線駆動回路24がiライン目のゲート線WSLiを選択しているときに補正信号生成回路26が各カソード線CTLの電流をセンシングすることにより得られた電流を表したものである。なお、図10A,Bにおいて、I0は、外光が入射していない表示画素14またはサブピクセル13がゲート線駆動回路24によって選択されているときに得られる電流値である。また、図10A,Bにおいて、I1は、外光が入射している表示画素14またはサブピクセル13がゲート線駆動回路24によって選択されているときに得られる電流値である。外光が映像表示面Sに対して図9に示したように部分的に入射している場合には、ゲート線駆動回路24がn本のゲート線WSLを1本ずつまたは複数本ずつ選択スキャンすることにより、補正信号生成回路26は、得られた電流値の大きさによって、映像表示面Sのどこに外光が強く入射し、映像表示面Sのどこに外光が弱く入射しているかを、表示画素14またはサブピクセル13レベルで検出することができる。そのため、補正信号生成回路26は、明領域α内の表示画素14またはサブピクセル13に対応する映像信号20Aに対して相対的により大きな補正を行う補正信号26Aを生成する。さらに、補正信号生成回路26は、暗領域β内の表示画素14またはサブピクセル13に対応する映像信号20Aに対して相対的により小さな補正を行う補正信号26Aを生成する。これにより、映像信号処理回路22は、明領域α内の表示画素14またはサブピクセル13に対応する映像信号20Aに対して、補正信号26Aを用いて表示輝度を大幅に高くする補正を行う。さらに、映像信号処理回路22は、暗領域β内の表示画素14またはサブピクセル13に対応する映像信号20Aに対して、補正信号26Aを用いて表示輝度を若干高くする補正を行う。その結果、明領域α内の表示画素14またはサブピクセル13は、映像信号20Aに対応する輝度よりも大幅に高い輝度で発光するので、明領域αにおける画質や視認性が向上する。また、暗領域β内の表示画素14またはサブピクセル13は、映像信号20Aに対応する輝度よりも若干大きな輝度で発光する。その結果、暗領域β内の表示画素14またはサブピクセル13に対応する映像信号20Aに対してまで表示輝度を大幅に高くする補正を行った場合と比べて、消費電力が低くなる。以上のことから、本実施の形態では、外光が映像表示面Sに対して部分的に入射している場合に、外光が入射している部分の画質や視認性を向上させることができ、さらに、従来の場合と比べて低消費電力化を実現することができる。また、本実施の形態では、表示パネル10内に外光輝度センサを新たに設けなくても、映像信号20Aに対して、外光に応じた補正を行うことができる。従って、簡易な構成で、外光輝度に応じた補正を映像信号20Aに対して行うことができる。<2.変形例>変形例1上記実施の形態では、カソード線CTLは、複数の帯状配線で構成されていたが、例えば、図11に示したように、シート状配線となっていてもよい。この場合に、シート状配線は、各カソード電極35Bと電気的に接続されているか、または、各カソード電極35Bと一体に形成されている。本変形例において、補正信号生成回路26は、シート状のカソード線CTLに流れる電流から外光の照度を計算し、計算により得られた照度に応じた補正信号26Aを生成するようになっている。映像信号処理回路22は、補正信号26Aを用いて発光輝度およびγ特性のうち少なくとも発光輝度を変化させるように、全ての表示画素14またはサブピクセル13に対応する映像信号20Aに対して補正を行うようになっている。つまり、本変形例では、表示画素14またはサブピクセル13ごとの補正ができないが、映像表示面S全体が明領域αとなったときに、映像表示面S全体の画質や視認性を向上させることができる。さらに、映像表示面S全体が暗領域βとなったときに、低消費電力化を実現することができる。また、本変形例では、上記の実施の形態と同様、表示パネル10内に外光輝度センサを新たに設けなくても、映像信号20Aに対して、外光に応じた補正を行うことができる。従って、簡易な構成で、外光輝度に応じた補正を映像信号20Aに対して行うことができる。変形例2また、上記実施の形態およびその変形例では、表示パネル10がボトムエミッション構造となっていたが、トップエミッション構造となっていてもよい。図12は、本変形例におけるサブピクセル13のレイアウトの一例を表したものである。図13は、図12のサブピクセル13における書込トランジスタTwsおよびその近傍の断面構成の一例を表したものである。本変形例では、有機EL素子11のアノード電極35Aおよび有機層35Cがサブピクセル13の上面に広く形成されている。アノード電極35Aは、書込トランジスタTwsの直上に開口Hを有している図13参照。アノード電極35Aは、金属材料で構成されており、反射ミラーとして機能する。有機層35Cは、書込トランジスタTwsの直上を含むサブピクセル13の上面に広く形成されており、書込トランジスタTwsの直上には、開口Hを介して有機層35Cが見えている。つまり、書込トランジスタTwsは、開口Hと対向する領域に配置されており、有機EL素子11から発せられた光が入射する位置に配置されている。カソード電極35Bは、可視光に対して透明な導電性材料、例えばITOによって構成されている。これにより、有機EL素子11の有機層35Cから発せられた光は、カソード電極35B、絶縁層44および基板45を介して外部に出力されるようになっている。本変形例では、表示パネル10がトップエミッション構造となっており、かつ書込トランジスタTwsが外光の直接入射する位置に配置されている。そのため、書込トランジスタTwsの特性は外光によって変化するので、書込トランジスタTwsに外光が入射すると、図2に示したように、保持容量Csから電荷がリークし、書込トランジスタTwsにリーク電流ILが流れる。そのため、例えば、図6D,Eに示したように、駆動トランジスタTdrのゲート-ソース間電圧Vgsが低下して、電流が低下する。保持容量Csからのリーク電流は光の強度に依存する。そのため、図7に示したように、輝度の高い画素ではリーク電流は大きくなり、輝度の低い画素ではリーク電流が小さくなる。つまり、本変形例では、書込トランジスタTwsが、開口Hを介して有機EL素子11の直下に配置されることにより、外光の輝度の大きさに応じた電圧を駆動トランジスタTdrのゲート電圧にフィードバックするようになっている。これにより、例えば、図8B,Cに示したように、入射する外光輝度の高い表示画素14またはサブピクセル13では、ゲート-ソース間電圧Vgs1が大幅に狭まり、カソード線CTLに流れる電流が大幅に小さくなる。一方、例えば、図8D,Eに示したように、輝度の低い表示画素14またはサブピクセル13では、ゲート-ソース間電圧Vgs2がわずかに狭まり、その結果、カソード線CTLに流れる電流はわずかに小さくなる。補正信号生成回路26は、カソード線CTLに流れる電流が予測電流よりも大幅に小さい場合には、映像信号20Aに対して相対的に大きな補正を行う補正信号26Aを生成する。さらに、補正信号生成回路26は、カソード線CTLに流れる電流が予測電流よりもわずかに小さい場合には、映像信号20Aに対して相対的に小さな補正を行う補正信号26Aを生成する。これにより、映像信号処理回路22は、入射する外光輝度の高い表示画素14またはサブピクセル13に対応する映像信号20Aに対して、補正信号26Aを用いて表示輝度を大幅に高くする補正を行う。さらに、映像信号処理回路22は、入射する外光輝度の低い表示画素14またはサブピクセル13に対応する映像信号20Aに対して、補正信号26Aを用いて表示輝度を若干高くする補正を行う。その結果、入射する外光輝度の高い表示画素14またはサブピクセル13は、映像信号20Aに対応する輝度よりも大幅に高い輝度で発光するので、画質や視認性が向上する。また、入射する外光輝度の低い表示画素14またはサブピクセル13は、映像信号20Aに対応する輝度よりも若干大きな輝度で発光する。その結果、入射する外光輝度の低い表示画素14またはサブピクセル13に対応する映像信号20Aに対してまで表示輝度を大幅に高くする補正を行った場合と比べて、消費電力が低くなる。また、本変形例では、上記実施の形態と同様、表示パネル10内に外光輝度センサを新たに設けなくても、映像信号20Aに対して、外光に応じた補正を行うことができる。従って、簡易な構成で、外光輝度に応じた補正を映像信号20Aに対して行うことができる。<3.モジュールおよび適用例>以下、上記実施の形態およびその変形例で説明した表示装置1の適用例について説明する。表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。[モジュール]表示装置1は、例えば、図14に示したようなモジュールとして、後述する適用例1~5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板38の一辺に、表示パネル10を封止する封止用基板39から露出した領域210を設け、この露出した領域210に、タイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24、ドレイン線駆動回路25および補正回路生成回路26の配線を延長して外部接続端子図示せずを形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板FPC;FlexiblePrintedCircuit220が設けられていてもよい。[適用例1]図15は、表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、表示装置1により構成されている。[適用例2]図16は、表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、表示装置1により構成されている。[適用例3]図17は、表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、表示装置1により構成されている。[適用例4]図18は、表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、表示装置1により構成されている。[適用例5]図19は、表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、表示装置1により構成されている。以上、実施の形態、変形例および適用例を挙げて本技術を説明したが、本技術はそれらに限定されるものではなく、種々変形が可能である。例えば、実施の形態等では、全ての画素回路12において、書込トランジスタTwsは、外光の輝度の大きさに応じた電圧を駆動トランジスタTdrのゲート電圧Vgにフィードバックするようになっていた。しかし、一部の画素回路12において、書込トランジスタTwsは、外光の輝度の大きさに応じた電圧を駆動トランジスタTdrのゲート電圧Vgにフィードバックするようになっていてもよい。例えば、一部の画素回路12において、書込トランジスタTwsが、外光の入射する位置に配置されていてもよい。また、例えば、一部の画素回路12において、書込トランジスタTwsが、当該書込トランジスタTwsに入射する外光の輝度の大きさに応じたリーク電流によって、駆動トランジスタTdrのゲート電圧Vgを変化させるようになっていてもよい。また、実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路12の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路12に追加することが可能である。その場合、画素回路12の変更に応じて、上述したタイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25のほかに、必要な駆動回路を追加してもよい。また、実施の形態等では、データ線駆動回路23、ゲート線駆動回路24、ドレイン線駆動回路25および補正信号生成回路26の駆動をタイミング生成回路21および映像信号処理回路22が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、データ線駆動回路23、ゲート線駆動回路24、ドレイン線駆動回路25および補正信号生成回路26の制御は、ハードウェア回路で行われていてもよいし、ソフトウェアプログラムで行われていてもよい。また、実施の形態等では、書込トランジスタTwsのソースおよびドレインや、駆動トランジスタTdrのソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。また、実施の形態等では、書込トランジスタTwsおよび駆動トランジスタTdrがnチャネルMOS型のTFTにより形成されているものとして説明されていたが、書込トランジスタTwsおよび駆動トランジスタTdrの少なくとも一方がpチャネルMOS型のTFTにより形成されていてもよい。なお、駆動トランジスタTdrがpチャネルMOS型のTFTにより形成されている場合には、上記実施の形態等において、有機EL素子11のアノード35Aがカソードとなり、有機EL素子11のカソード35Bがアノードとなる。また、上記実施の形態等において、書込トランジスタTwsおよび駆動トランジスタTdrは、常に、アモルファスシリコン型のTFTやマイクロシリコン型のTFTである必要はなく、例えば、低温ポリシリコン型のTFTであってもよい。また、例えば、本技術は以下のような構成を取ることができる。1自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに備え、各画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第1トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第2トランジスタとを有し、各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、外光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている表示パネル。2各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、外光の入射する位置に配置されている1に記載の表示パネル。3各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、当該第1トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、前記第2トランジスタのゲート電圧を変化させるようになっている2に記載の表示パネル。4前記表示パネルは、前記画素回路と、列方向に延在する複数の帯状配線とが形成された基板を有し、各画素回路は、行方向および列方向に2次元配置されており、各自発光素子は、第1電極、有機層および第2電極を前記基板側から順に有し、列方向に並んで配置された複数の第2電極は、共通の帯状配線と電気的に接続されているか、または、共通の帯状配線と一体に形成されている1ないし3のいずれか1つに記載の表示パネル。5前記表示パネルは、前記画素回路と、シート状配線とが形成された基板を有し、各自発光素子は、第1電極、有機層および第2電極を前記基板側から順に有し、各第2電極は、前記シート状配線と電気的に接続されているか、または、前記シート状配線と一体に形成されている1ないし3のいずれか1つに記載の表示パネル。6前記表示パネルは、前記画素回路が形成された基板を有し、各自発光素子は、透明電極、有機層および反射電極を前記基板側から順に有し、各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、前記透明電極と対向する領域、または前記透明電極の外縁と対向する領域に配置されている1ないし5のいずれか1つに記載の表示パネル。7前記表示パネルは、前記画素回路が形成された基板を有し、各自発光素子は、反射電極、有機層および透明電極を前記基板側から順に有し、前記反射電極は、開口を有し、各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、前記開口と対向する領域に配置されている1ないし5のいずれか1つに記載の表示パネル。8自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、前記画素回路を駆動する駆動回路とを備え、各画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第1トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第2トランジスタとを有し、各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、外光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている表示装置。9各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、外光の入射する位置に配置されている8に記載の表示装置。10各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、当該第1トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、前記第2トランジスタのゲート電圧を変化させるようになっている9に記載の表示装置。11前記表示パネルは、前記画素回路と、列方向に延在する複数の帯状配線とが形成された基板を有し、各画素回路は、行方向および列方向に2次元配置されており、各自発光素子は、第1電極、有機層および第2電極を前記基板側から順に有し、列方向に並んで配置された複数の第2電極は、共通の帯状配線と電気的に接続されているか、または、共通の帯状配線と一体に形成されている8ないし10のいずれか1つに記載の表示装置。12前記駆動回路は、前記帯状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じた補正を、映像信号に対して行うようになっている11に記載の表示装置。13前記駆動回路は、前記帯状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じて発光輝度およびγ特性のうち少なくとも一方を補正するようになっている11に記載の表示装置。14前記表示パネルは、前記画素回路と、シート状配線とが形成された基板を有し、各自発光素子は、第1電極、有機層および第2電極を前記基板側から順に有し、各第2電極は、前記シート状配線と電気的に接続されているか、または、前記シート状配線と一体に形成されている8ないし10のいずれか1つに記載の表示装置。15前記駆動回路は、前記シート状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じた補正を、映像信号に対して行うようになっている14に記載の表示装置。16前記駆動回路は、前記シート状配線に流れる電流から外光の照度を計算し、計算により得られた照度に応じて発光輝度およびγ特性のうち少なくとも一方を補正するようになっている14に記載の表示装置。17表示装置を備え、前記表示装置は、自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、前記画素回路を駆動する駆動回路とを有し、各画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第1トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第2トランジスタとを有し、各画素のうち全部または一部の画素に含まれる画素回路において、前記第1トランジスタは、外光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている電子機器。"