"被測定半導体デバイスに検査信号を供給するための検査信号供給回路と、前記被測定半導体デバイスからの出力信号と基準値とを比較して前記被測定半導体デバイスの状態を検査するための比較回路とを1つの半導体チップ内に形成した半導体デバイスの検査装置であって、前記半導体チップ内に、前記検査信号供給回路の出力インピーダンスを調整するためのインピーダンス調整回路を配設したことを特徴とする半導体デバイスの検査装置。請求項1記載の半導体デバイスの検査装置であって、前記インピーダンス調整回路は、回路基板に搭載され、当該回路基板には、前記検査信号供給回路の出力端子と電気的に接続された抵抗素子が配設されていることを特徴とする半導体デバイスの検査装置。請求項2記載の半導体デバイスの検査装置であって、前記インピーダンス調整回路は、前記検査信号供給回路の出力インピーダンスと前記抵抗素子のインピーダンスとを加算したインピーダンス値が、前記被測定半導体デバイスまでの伝送線路のインピーダンス値と一致するように、前記検査信号供給回路の出力インピーダンスを調整可能とされていることを特徴とする半導体デバイスの検査装置。半導体チップ内に設けられ被測定半導体デバイスに向けて検査信号を出力するドライバ回路の最終段に、電気的に並列した複数の抵抗の組み合わせを選択する回路を有し、前記ドライバ回路の出力端から、前記被測定半導体デバイスの端子に到る配線のインピーダンスと目標とするインピーダンスとの差分の値を、前記複数の抵抗の組み合わせを選択する回路により作り出す様に動作させることで、前記ドライバ回路から出力される信号を前記被測定半導体デバイスの検査に適した波形に整形する手段を備えたことを特徴とする半導体デバイスの検査装置。半導体デバイスの検査装置では、検査する半導体デバイスの種類によって、夫々異なる検査用の電子回路を必要とする。従来このような検査用の電子回路は、プリント配線基板等の上に形成された大型のものであった。しかしながら、このような大型の検査用の電子回路は、検査する半導体デバイスの近傍に設置することが難しく、ある程度離れた位置に設置することになる。このため、検査用の電子回路と検査する半導体デバイスとの間の伝送線路が長くなり、高速な検査を行うことが困難になるという問題がある。半導体デバイスの検査装置の電子回路をワンチップ化して小型化することで、次のような効果を期待することができる。1:ドライバ回路をチップ内に集積することで、本来基板上に広い面積を要して構成していたリレーやスイッチが必要なくなり、部品点数を集約化して減らすことができる。2:チップ内にドライバ回路を集積することで、検査装置が自己の発熱に伴う温度の上昇や、半導体デバイスの機能を電気的にテストするプロセスによってチップ内の温度分布やプロセスを実行する回路の動作のばらつきが一様となり、コントロールしやすくなる。なお、基板上に広い面積に亘って構成する従来の方法では、それぞれの部分のばらつきは相互に関係しないため、プロセスの内容を修正する為に特定の部品を交換することでプロセス内容を変更してゆく管理を実行することが難しい。また、ドライバ回路の外側に部品を付けることでインピーダンスを調整すると言う、外部部品による調整方法では、部品自体が持つ抵抗のインピーダンスが決まるため、インピーダンスの微調整によって、ドライバ回路の出力する信号波形の微調整を実行することができない。以上のような半導体デバイスの検査装置の電子回路のワンチップ化は、優れた効果を期待できるが、逆に、小型化するためには、検査信号供給回路を狭い面積の中に形成して、占有面積を減少させて初めて達成できる技術である為、製造工程の状態や使用するテスト環境によって、ドライバ回路の出力インピーダンスが大きく変化するようになり、半導体デバイスの波形検査信号の供給では、オーバーシュート、アンダーシュートが発生する問題が出てくる。そして、検査信号供給回路の出力インピーダンスが変動することによって、インピーダンスマッチングがずれると、検査信号の波形が所定形状とならず、例えば、所定の電圧レベルより高い電圧の検査信号が印加されるような場合があり、半導体デバイスの検査を精度良く行得ないばかりか、場合によっては検査対象の半導体デバイスが損傷を受けたり、破壊されたりする場合がある。本発明の発明者は、半導体デバイスの検査装置の電子回路のワンチップ化に伴う問題の背景と原因分析を次の様に行った。インピーダンスのミスマッチ要因の分析1プリント基板上に構成される伝送線路は、マイクロストリップ線路やストリップ線路で作られるが、基板上の配線密度が高くなるにつれて十分な幅のGNDプレーンを確保することが難しくなり、理想的な伝送線路を構成することができなくなる。これによりインピーダンスが変動する。2ドライバ回路の出力信号の振動を減衰させる為に付けるダンピング抵抗を、仮に36Ωとした場合、この値は製造のバラツキや、その使用時温度特性によって誤差を持っている。つまり、ダンピング抵抗と言っても理想抵抗ではないので、インピーダンスの変動の要因の一つとなる。3基板上のドライバ回路の出力に、リレーを挿入して回路を切り換えてインピーダンスを変更する場合に、リレーのオン抵抗が存在する為に、インピーダンスの誤差が生じる。4本発明の半導体デバイスの検査を行う検査装置のドライバ回路のように、多くの出力信号を出すラインを備えた場合、基板から出力する伝送回路のインピーダンスは、出力ライン毎に異なるため、それぞれの出力ラインに対して、木目細かなインピーダンス調整を各出力ラインごとに実施する必要がある。以上の原因分析に基づいて、本発明では、検査対象の半導体デバイスに、検査用の信号を供給するラインごとにインピーダンス調整が可能であり、前記半導体デバイスの端子に至る伝送ラインが持つインピーダンスが、目的とするインピーダンスに対して足りない差分だけを、正確に微調整によって、ワンチップ化したドライバ回路内の出力段のインピーダンスによって作り出すことで、検査対象の半導体デバイスにダメージを与えることなく、精度良く目的の信号波形を送り込んで検査することのできる半導体デバイスの検査装置を提供することを目的とする。本発明の半導体デバイスの検査装置の一態様は、被測定半導体デバイスに検査信号を供給するための検査信号供給回路と、前記被測定半導体デバイスからの出力信号と基準値とを比較して前記被測定半導体デバイスの状態を検査するための比較回路とを1つの半導体チップ内に形成した半導体デバイスの検査装置であって、前記半導体チップ内に、前記検査信号供給回路の出力インピーダンスを調整するためのインピーダンス調整回路を配設したことを特徴とする。本発明によれば、検査用の電子回路をワンチップ化して小型化することができるとともに、検査信号供給回路の出力インピーダンスを所定の値とすることができ、検査対象の半導体デバイスにダメージを与えることなく精度良く検査することのできる半導体デバイスの検査装置を提供することができる。以下、本発明の実施形態を、図面を参照して説明する。図1は、本発明の一実施形態に係る半導体検査装置の概略構成を模式的に示すものである。半導体検査装置100は、回路基板110に、半導体チップ120を搭載して構成されており、伝送線路150を介して被検査半導体デバイスDUTDeviceUnderTest200と接続され、その検査を行うよう構成されている。半導体チップ120には、タイミングジェネレータ121、デジタルアナログ変換器DAC122、複数のピンドライバ回路123、コンパレータ回路比較回路124、DC回路125、VC回路126、ドライババッファ回路127が配設されている。また、半導体チップ120が搭載された回路基板110には、各ピンドライバ回路123に対応して抵抗素子111が配設されている。また、図1において130,131はフォースラインであり、140、141はセンスラインである。複数のピンドライバ回路123からは、タイミングジェネレータ121のテストタイミングに基づき、抵抗素子111及び伝送線150を介して被検査半導体デバイス200に所定の検査信号が印加される。すなわち、ピンドライバ回路123は、検査信号供給回路として作用する。そして、ピンドライバ回路123から供給される検査信号に基づいて被検査半導体デバイス200から出力される出力信号をコンパレータ回路124で基準値と比較することによって、被検査半導体デバイス200から正常な信号が出力されているかを検査する。なお、半導体チップ120に形成されたDC回路125は、被検査半導体デバイス200にDC電圧又は電流を印加するためのものであり、VC回路126は被検査半導体デバイス200に電源を供給するものである。図2に示すように、複数図2には1つのみ図示してある。のピンドライバ回路123からは、抵抗素子111及び伝送線150を介して被検査半導体デバイス200に所定の検査信号が印加される。この際、例えば、伝送線150のインピーダンスが50Ωの場合、ピンドライバ回路123の出力インピーダンスを14Ω、抵抗素子111のインピーダンスを36Ω等とし、合計のインピーダンスが50Ωとなるようにしてインピーダンスのマッチングを行っている。しかしながら、ピンドライバ回路123等を1つの半導体チップ120内に形成した場合、製造プロセスの状況によってピンドライバ回路123の出力インピーダンスが変動する場合がある。また、半導体チップ120を小型化するためには、ピンドライバ回路123を狭い領域内に形成してピンドライバ回路123が半導体チップ120内で占める面積を減少させる必要がある。ところが、このようにピンドライバ回路123を小さくすると、さらに、製造プロセスの状況、電圧変動、温度等の環境の影響を受け易くなり、ピンドライバ回路123の出力インピーダンスが安定せず、変動してしまう場合がある。そして、ピンドライバ回路123の出力インピーダンスが変動することによって、インピーダンスのマッチングがずれると、ピンドライバ回路123からの出力波形の立ち上がりの肩の部分に段差が生じ、所定値より高い値となったり、逆に低い値となる場合がある。このような場合のピンドライバ回路123からの出力波形の例を、縦軸を電圧、横軸を時間とした図3のグラフに示す。図3aは、半導体検査装置のドライバ回路と、被検査半導体デバイスとをつなぐ伝送線路が50Ωのインピーダンスを持っている時に、ドライバ回路がインピーダンスとして60Ωという高い値を持つように設定された時の、ドライバ回路からの出力波形を示したものである。ドライバ回路からは、50ナノ秒続く理想的なパルス波形を出力する様に設定されているが、実際に出力された出力波形は、図3aに示されているとおり、立ち上がりにおいて期待値電圧3.000Vよりも低い2.727Vの電圧が10ナノ秒続くアンダーシュートを持つ出力波形となっている。この原因は、伝送線路とドライバ回路のそれぞれのインピーダンスのミスマッチングによるものである。図3bは、前記前提条件と同じく、伝送経路が50Ωのインピーダンスを持っている時に、ドライバ回路がインピーダンスとして40Ωという低い値を持つように設定された時の、ドライバ回路からの出力波形を示したものである。ドライバ回路からは、50ナノ秒続く理想的なパルス波形を出力する様に設定されているが、実際に出力された出力波形は、図3bに示されているとおり、立ち上がりにおいて期待値電圧3.000Vよりも高い3.333Vの電圧が10ナノ秒続くオーバーシュートを持つ出力波形となっている。この原因は、伝送線路とドライバ回路のそれぞれのインピーダンスが、前記図3aとは逆の大小関係となった場合のミスマッチングによるものである。そして、このように被検査半導体デバイス200に、所定波形ではない検査信号、例えば、所定の電圧レベルより高い電圧の検査信号が印加されると、被検査半導体デバイス200の検査を精度良く行えないばかりか、場合によっては被検査半導体デバイス200が損傷を受けたり、破壊されたりする場合がある。図3aは、アンダーシュートが発生した事例であり、図3bは、オーバーシュートが発生した事例であるが、これらの原因を原理に戻って解明すると次の通りとなる。ピンドライバ回路123のインピーダンス:Zφ抵抗素子ダンピング抵抗111のインピーダンス:R伝送線150のインピーダンス:Zとすると、ピンドライバ回路123と抵抗素子111の合成インピーダンスZsは、Zs=ZφRとなり、反射係数=Zs-Z/ZsZとなる。ここで、Zφ=30Ω、R=36Ω、Z=50Ωとすると、反射係数=66-50/6650≒0.14となり、波形に段が付いたりオーバーシュートが発生する。Zφを調整して14Ωにすると、反射係数0となり、反射による段付きやオーバーシュートは発生しなくなる。そこで、本実施形態では、ピンドライバ回路123に図4に示すようなインピーダンス調整回路300が設けられている。インピーダンス調整回路300は、IN1側にスイッチ311~316、及びIN2側にスイッチ321~326が夫々設けられている。これらのスイッチのうち、×6サイズのスイッチ311、321は、OCD設定に関わらず、IN1、IN2信号によって動作するようになっている。また、スイッチ311、321以外の×1サイズのスイッチ312、322、×2サイズのスイッチ313、323、×4サイズのスイッチ314、324、×8サイズのスイッチ315、325、×16サイズのスイッチ316、326は、OCD設定とIN1信号又はIN2信号のアンドANDで動作するようになっている。したがって、スイッチサイズは、スイッチ311、321のみが動作した場合の×6サイズから、全てのスイッチ311~316、スイッチ321~326が動作した場合の×37サイズ内で、5ビットのOCD設定により調整できるようになっている。これによって、ピンドライバ回路123の出力インピーダンスと抵抗素子111のインピーダンスのトータルのインピーダンスを、50Ωに設定できるようになっている。以上のピンドライバ回路の出力インピーダンス調整回路の説明をまとめると次のようになる。サイズの異なる5つのスイッチを組み合わせることにより、オンした時の抵抗の値を、半導体デバイスの検査装置のドライバ回路に最適な値を選べる様に設定することができる。それぞれのスイッチサイズは、×1、×2、×4、×8、×16となっており、組み合わせにより、32通りの調整が可能である。ドライバ回路の出力信号の振動を減衰する抵抗を36Ωとした場合、ドライバ回路の出力インピーダンスを14Ωとなる様に調整する。この場合、1ビットあたりのインピーダンスの変化量は、約0.5Ωとなり高精度でマッチングを取ることが可能となる。ドライバの出力インピーダンスを下げ、駆動能力を上げると、オーバーシュートが発生し、反射による割れが発生する可能性がある。遠端に容量負荷がある場合でも、ドライバの駆動能力を増すと逆に出力がリンギングを起こし波形品質が低下する。容量負荷とドライバの駆動能力は無関係なので、正しくマッチングを取ることが重要である。図5は、縦軸をピンドライバ回路123の出力インピーダンス、横軸をOCD設定値として、これらの関係を、温度が25°C菱形のプロット、50°C正方形のプロット、80°C三角形のプロットの場合について夫々測定した結果を示している。図5に示されるとおり、OCD設定を変更することによって、10Ωから40Ω程度の範囲でピンドライバ回路123の出力インピーダンスを調整することができる。また、ピンドライバ回路123の出力インピーダンスを、図中点線で示す14Ωの近傍において、細かく調整できるようになっている。これによって、抵抗素子111のインピーダンスを36Ωとした際に、抵抗素子111のインピーダンスとピンドライバ回路123の出力インピーダンスの合計が、精度良く50Ωとなるように、調整できるようになっている。なお、図5における各プロットは、スイッチ311、321の他、×4サイズのスイッチ314、324を動作させた場合、×8サイズのスイッチ315、325を動作させた場合、×16サイズのスイッチ316、326を動作させた場合、全てのサイズのスイッチ312~316、スイッチ322~326を動作させた場合のインピーダンスの値を示している。このように、本実施形態の半導体検査装置100では、タイミングジェネレータ121、デジタルアナログ変換器DAC122、複数のピンドライバ回路123、コンパレータ回路124、DC回路125、VC回路126、ドライババッファ回路127等を1つの半導体チップ120内に形成した構成となっており、従来に比べて検査回路を小型化することができる。これによって、半導体検査装置100をより被検査半導体デバイスDUTDeviceUnderTest200の近くに配置することが可能となり、伝送線路150を短くすることができ、高速な検査を行うことが可能となる。また、半導体チップ120におけるピンドライバ回路123の製造プロセスの状況や、電圧変動や温度等によってピンドライバ回路123の出力インピーダンスが所定値からずれてしまった場合でも、インピーダンス調整回路300によって、精度良くピンドライバ回路123の出力インピーダンスを所定値に調整することができる。これによって、常にインピーダンス整合がとれた状態で、被検査半導体デバイス200に所定波形の検査信号を供給することができ、被検査半導体デバイス200が損傷を受けたり破壊されたりすることなく、精度良く被検査半導体デバイス200の検査を行うことができる。なお、本発明は、上記実施形態に限定されるものではなく、種々の変形が可能であることは勿論である。"