"差動入力信号をサンプリングし且つ入力信号ゲインを昇圧するよう動作して、昇圧された入力信号ゲインを有するサンプリングされた差動信号を生成するサンプリングユニットと、前記昇圧された入力信号ゲインを有するサンプリングされた差動信号を増幅して、差動増幅信号を生成する差動増幅器とを有する装置。前記差動増幅器信号を記憶するキューを更に有する請求項1に記載の装置。前記記憶された差動増幅信号を受信する判定帰還型等化器を更に有する請求項2に記載の装置。前記判定帰還型等化器へ結合され、前記昇圧された入力信号ゲインを有するサンプリングされた差動信号においてチャネル損失を補償するフィードフォワード型等化器を更に有する請求項3に記載の装置。前記フィードフォワード型等化器は、前記サンプリングされた差動信号を有するノードへ前記判定帰還型等化器を結合するプログラマブルキャパシタを有する、請求項4に記載の装置。前記判定帰還型等化器は、排他的論理和ロジックユニットを有する、請求項3に記載の装置。前記サンプリングユニットは、第1のクロック信号のフェーズの間、前記差動入力信号の第1の信号をサンプリングする第1のスイッチを有し、前記サンプリングされた差動信号は、前記第1の信号を有する、請求項1に記載の装置。前記サンプリングユニットは、前記第1のクロック信号の前記フェーズの間、前記差動入力信号の第2の信号をサンプリングする第2のスイッチを有し、前記サンプリングされた差動信号は、前記第2の信号を有する、請求項7に記載の装置。前記サンプリングユニットは、第2のクロック信号のフェーズによって動作可能であって、前記第2のスイッチへ結合されたノードへ前記差動増幅信号の前記第1の信号を結合する第3のスイッチを更に有する、請求項8に記載の装置。前記サンプリングユニットは、第2のクロック信号のフェーズによって動作可能であって、前記第1のスイッチへ結合されたノードへ前記差動増幅信号の前記第2の信号を結合する第4のスイッチを更に有する、請求項8に記載の装置。前記サンプリングユニット及び前記差動増幅器は、モバイルインダストリプロセッサインターフェースM-PHY受信器、ペリフェラルコンポーネントインターコネクトエクスプレス受信器、シリアルアドバンスドテクノロジアタッチメント受信器、シリアルアタッチドSCSI受信器、ダブルデータレートxなお、xは整数受信器、高精細マルチメディアインターフェース受信器、又はユニバーサルシリアルバスxなお、xは整数受信器のうちの1つである受信器に置かれる、請求項1に記載の装置。前記モバイルインダストリプロセッサインターフェースM-PHY受信器は、高速GEARレート信号を受信するよう動作する、請求項11に記載の装置。前記差動増幅器は、前記サンプリングされた差動信号においてコモンモードを受け入れないよう動作する、請求項1に記載の装置。前記差動増幅器は、内蔵のオートゼロ機能を備える、請求項1に記載の装置。前記差動増幅器は、前記サンプリングされた差動信号においてオフセット相殺と無関係に増幅するよう動作する、請求項1に記載の装置。入力信号ゲインを昇圧し且つ昇圧された入力信号ゲインを有するサンプリングされた差動信号を生成するよう、差動入力信号をサンプリングするステップと、前記サンプリングされた差動信号へのオフセット相殺と無関係に差動増幅信号を生成するよう、前記昇圧された入力信号ゲインを有するサンプリングされた差動信号を増幅するステップとを有する方法。前記差動増幅信号を記憶するよう、該差動増幅信号をキューに入れるステップを更に有する請求項16に記載の方法。前記サンプリングされた差動信号においてチャネル損失を補償するよう、判定帰還型等化及びフィードフォワード型等化を適用するステップを更に有する請求項16に記載の方法。前記判定帰還型等化の適用は、キューに入れられた前記差動増幅信号へ排他的論理和演算を適用することを含む、請求項18に記載の方法。前記フィードフォワード型等化の適用は、前記サンプリングされた差動信号を有するノードをプログラマブルキャパシタと結合することを含む、請求項18に記載の方法。前記差動入力信号のサンプリングは、第1のクロック信号のフェーズの間、前記差動入力信号の第1の信号をサンプリングするよう第1のスイッチを切り換えることを含み、前記サンプリングされた差動信号は、前記第1の信号を有する、請求項16に記載の方法。前記差動入力信号のサンプリングは、前記第1のクロック信号の前記フェーズの間、前記差動入力信号の第2の信号をサンプリングするよう第2のスイッチを切り換えることを含み、前記サンプリングされた差動信号は、前記第2の信号を有する、請求項21に記載の方法。無線接続と、前記無線接続へ通信上結合され、入出力受信器を備えるプロセッサとを有し、前記入出力受信器は、差動入力信号をサンプリングし且つ入力信号ゲインを昇圧するよう動作して、昇圧された入力信号ゲインを有するサンプリングされた差動信号を生成するサンプリングユニットを有する、システム。前記プロセッサは、前記昇圧された入力信号ゲインを有するサンプリングされた差動信号を増幅して、差動増幅信号を生成する差動増幅器を有する、請求項23に記載のシステム。前記差動増幅器信号を記憶するキューを更に有する請求項24に記載のシステム。前記記憶された差動増幅信号を受信する判定帰還型等化器を更に有する請求項25に記載のシステム。前記判定帰還型等化器へ結合され、前記昇圧された入力信号ゲインを有するサンプリングされた差動信号においてチャネル損失を補償するフィードフォワード型等化器を更に有する請求項26に記載のシステム。前記フィードフォワード型等化器は、前記サンプリングされた差動信号を有するノードへ前記判定帰還型等化器を結合するプログラマブルキャパシタを有する、請求項27に記載のシステム。前記判定帰還型等化器は、排他的論理和ロジックユニットを有する、請求項26に記載のシステム。前記サンプリングユニットは、第1のクロック信号のフェーズの間、前記差動入力信号の第1の信号をサンプリングする第1のスイッチを有し、前記サンプリングされた差動信号は、前記第1の信号を有する、請求項23に記載のシステム。前記サンプリングユニットは、前記第1のクロック信号の前記フェーズの間、前記差動入力信号の第2の信号をサンプリングする第2のスイッチを有し、前記サンプリングされた差動信号は、前記第2の信号を有する、請求項30に記載のシステム。前記サンプリングユニットは、前記差動入力信号の前記第2の信号を有するノードへ前記差動増幅信号の前記第1の信号を結合する第3のスイッチを更に有し、該第3のスイッチは、第2のクロック信号のフェーズの間結合する、請求項31に記載のシステム。前記サンプリングユニットは、前記差動入力信号の前記第1の信号を有するノードへ前記差動増幅信号の前記第2の信号を結合する第4のスイッチを更に有し、該第4のスイッチは、第2のクロック信号のフェーズの間結合する、請求項31に記載のシステム。前記サンプリングユニットは、モバイルインダストリプロセッサインターフェースM-PHY受信器、ペリフェラルコンポーネントインターコネクトエクスプレス受信器、シリアルアドバンスドテクノロジアタッチメント受信器、シリアルアタッチドSCSI受信器、ダブルデータレートxなお、xは整数受信器、高精細マルチメディアインターフェース受信器、又はユニバーサルシリアルバスxなお、xは整数受信器のうちの1つである受信器に置かれる、請求項23に記載のシステム。前記モバイルインダストリプロセッサインターフェースM-PHY受信器は、高速GEARレート信号を受信するよう動作する、請求項34に記載のシステム。前記差動増幅器は、前記サンプリングされた差動信号においてコモンモードを受け入れないよう動作する、請求項24に記載のシステム。前記差動増幅器は、内蔵のオートゼロ機能を備える、請求項24に記載のシステム。前記差動増幅器は、前記サンプリングされた差動信号においてオフセット相殺と無関係に増幅するよう動作する、請求項24に記載のシステム。ディスプレイユニットを更に有する請求項23に記載のシステム。前記ディスプレイユニットは、タッチパッド又はタッチスクリーンである、請求項39に記載のシステム。本発明の実施形態は、以下で与えられている詳細な記載から、及び本発明の様々な実施形態の添付の図面から、より完全に理解されるであろう。なお、本発明の様々な実施形態は、本発明を具体的な実施形態に限定するよう解されるべきではなく、単に説明及び理解のためのものである。本発明の実施形態は、低電力高速デジタル受信器Rxに関する。一実施形態において、低電力高速デジタルRxは、差動入力信号をサンプリングし且つ入力信号ゲインを昇圧するよう動作して、昇圧された入力信号ゲインを有するサンプリングされた差動信号を生成するサンプリングユニットを含むフロントエンドを有する。該フロントエンドは、前記昇圧された入力信号ゲインを有するサンプリングされた差動信号を増幅して、差動増幅信号を生成する差動増幅器を更に有する。一実施形態において、前記フロントエンドは、前記差動増幅器信号を記憶するキューを有する。一実施形態において、前記フロントエンドは、前記記憶された差動増幅信号を受信する判定帰還型等化器DFEを有する。一実施形態において、前記フロントエンドは、前記DFEへ結合され、前記昇圧された入力信号ゲインを有するサンプリングされた差動信号においてチャネル損失を補償するフィードフォワード型等化器feed-forwardequalizer;FFEを更に有し、該FFEは、前記サンプリングされた差動信号を有するノードへ前記DFEを結合するプログラマブルキャパシタを有し、前記DFEは、排他的論理和Exclusive-OR;XORロジックユニットを有する。一実施形態において、前記サンプリングユニットは、第1のクロック信号のフェーズの間、前記差動入力信号の第1の信号をサンプリングして、前記サンプリングされた差動信号が前記第1の信号を有するようにする第1のスイッチと、前記第1のクロック信号の前記フェーズの間、前記差動入力信号の第2の信号をサンプリングして、前記サンプリングされた差動信号が前記第2の信号を有するようにする第2のスイッチとを有する。一実施形態において、前記サンプリングユニットは、前記差動入力信号の前記第2の信号を有するノードへ前記差動増幅信号の第1の信号を結合する第3のスイッチを更に有し、該第3のスイッチは、第2のクロック信号のフェーズの間結合する。一実施形態において、前記サンプリングユニットは、前記差動入力信号の前記第1の信号を有するノードへ前記差動増幅信号の前記第2の信号を結合する第4のスイッチを更に有し、該第4のスイッチは、前記第2のクロックの前記フェーズの間結合する。ここで論じられている実施形態の技術的効果は多数である。例えば、ここで論じられている低電力高速デジタルRxフロントエンドは、図1のAFE100よりも有意に低い電力50~70低い。を示す。ここで論じられている低電力高速デジタルRxフロントエンドは、図1の多段AFE100のサンプリングエラーよりもずっと少ないサンプリングエラーをもたらす単一のアクティブ段として実施される。例えば、101における及びDFE103におけるアクティブ段は、ここで論じられている実施形態においては除外される。ここで論じられている実施形態は、リファレンス電流又は電圧を供給する電圧又は電流リファレンス発生器を要するアナログ回路を含まない。図1のAFE100に存在するアナログ回路を除くことによって、アクティブ回路全体が非常に低いPVT感度を有するデジタル回路を用いて実施されるので、より高い設計スケーラビリティがここで論じられている実施形態よって達成される。ここで論じられている低電力高速デジタルRxフロントエンドの実施形態は、スイッチドキャパシタ差動増幅器/サンプラにおいて内蔵のオートゼロ機能を備える。このオートゼロ機能は、デバイス不整合効果オフセットを低減して、ここで論じられている設計を異なるプロセス技術にわたって極めてスケーラブルなものとする。ここで論じられている実施形態は、AFE100におけるバンド幅制限回路がRxフロントエンドにおいて除かれるので、改善されたRxフロントエンドバンド幅を伴って、より高い性能を示す。ここで論じられている実施形態はまた、AFE100におけるジッタ注入よりも少ないジッタ注入のために、より高い性能を示す。低減されたジッタ注入の1つの理由は、信号がRxによって受信される点の物理的により近くでデータ信号がサンプリングされるためである。ここで論じられている実施形態は、増幅器101、FFE102及びDFE103の設計を簡単にし、より小さいシリコン面積、ひいては、より低い設計及び製造費用をもたらす。ここで論じられている技術的効果は、上記の効果に限定されない。他の技術的効果は、ここで論じられている実施形態によって予期される。以下の説明で、多数の詳細は、本発明の実施形態のより完全な説明を提供するよう論じられる。しかし、当業者に明らかなように、本発明の実施形態は、それらの具体的な詳細によらずに実施されてよい。他の事例において、よく知られている構造及び装置は、本発明の実施形態を不明瞭しないように、詳細にではなく、ブロック図形式で示される。実施形態の対応する図面において、信号は線により表される点に留意されたい。一部の線は、更なる構成信号パスを示すよう、より太く、及び/又は主たる情報フロー方向を示すよう、1以上の端部で矢印を有することがある。そのような表示は、限定するよう意図されない。むしろ、線は、回路又は論理ユニットのより容易な理解を促すよう、1以上の例となる実施形態に関連して使用される。設計ニーズ又は好みによって決定されるような、如何なる表される信号も、実際に、いずれかの方向において進んでよく且つ何らかの適切なタイプの信号スキームにより実施されてよい1以上の信号を有してよい。以下の説明及び特許請求の範囲で、語結合されるcoupled及びその派生語が使用されることがある。語結合されるは、ここでは、直接物理的に、電気的に、時期的に、光学的に等接する2以上の要素に言及する。語結合されるはまた、ここでは、互いと直接に接しないが依然として互いと協働又は相互作用する2以上の要素に言及してよい。ここで使用されるように、別なふうに特定されない限り、共通の対象を記載するための序数形容詞第1のfirst、第2のsecond及び第3のthird等の使用は、同じ対象の異なるインスタンスが参照されていることを示すにすぎず、記載されていない対象が時間的に、空間的に、順位付けにおいて、又は何らかの他の方法において所与の順序になければならないことを暗示するよう意図されない。語広周波範囲widefrequencyranges又は高速highspeedは、ここでは、少なくとも、2011年4月28日付けで認可された、2011年2月8日付けのM-PHYバージョン1.00.00のためのMIPIアライアンス規格において記載されるHS-GEAR1からHS-GEAR3の高速HSGEAR範囲を指す。図2Aは、本発明の一実施形態に従う低電力高速デジタルRxフロントエンド200の高位アーキテクチャである。一実施形態において、Rxフロントエンド200は、差動入力信号Rxをサンプリングし且つ入力信号ゲインを昇圧するよう動作するサンプリングユニット201を有し、サンプリングユニット201は、昇圧された入力信号ゲインを有するサンプリングされた差動信号206を生成するよう動作する。一実施形態において、Rxフロントエンド200は、昇圧された入力信号ゲインを有するサンプリングされた差動信号206を増幅して、差動増幅信号207を生成する差動増幅器202を有する。一実施形態において、Rxフロントエンド200は、差動増幅器信号207を記憶するキュー203を有する。一実施形態において、Rxフロントエンド200は、記憶されている差動増幅信号208を受信して信号209を出力するよう動作するDFEユニット204を有する。一実施形態において、Rxフロントエンド200は、DFE204へ結合され、信号209を受信し、信号210を介して、昇圧された入力信号ゲインを有するサンプリングされた差動信号206においてチャネル損失を補償するFFEユニット205を更に有する。一実施形態において、FFEユニット205は、サンプリングされた差動信号Rxを有するノードへDFEユニット204を結合するプログラマブルキャパシタを有し、DFEユニット204は、排他的論理和XORロジックユニットを有する。Rxフロントエンドの出力は、サンプリングされた信号DoDoutである。図2Bは、本発明の一実施形態に従う低電力高速デジタルRxフロントエンド200の回路レベル実施220である。図2Bは、図2Aを参照して記載される。一実施形態において、サンプリングユニット201は、第1のクロック信号Clk1図2BのためのCLK及び図2DにおけるClk1として示される。のフェーズΦ1の間、差動入力信号Rxの第1の信号Rxをサンプリングする第1のスイッチ221を有する。サンプリングされた差動信号は第1の信号P1を有する。一実施形態において、サンプリングユニット201は、第1のクロック信号Clk1のフェーズΦ1の間、差動入力信号Rxの第2の信号Rx-をサンプリングする第2のスイッチ222を有し、サンプリングされた差動信号は第2の信号M1を有する。語‘P1’は、ノードP1又は第1のサンプリングされた信号P1に言及するために同義的に使用され、これは、ノードP1が、第1のスイッチ221によってサンプリングされた後に第1のサンプリングされた信号を持っていることを示す。語‘M1’は、ノードM1又は第2のサンプリングされた信号M1に言及するために同義的に使用され、これは、ノードM1が、第2のスイッチ222によってサンプリングされた後に第2のサンプリングされた信号を持っていることを示す。一実施形態において、サンプリングユニット201は、第2のクロック信号Clk2図2BのためのCLK、及び図2DにおけるClk2として示される。のフェーズΦ2の間、差動入力信号の第2の信号Rx-を有するノードへ差動増幅信号の第1の信号P2を結合する第3のスイッチ223を更に有する。一実施形態において、サンプリングユニット201は、第2のクロック信号Clk2のフェーズΦ2の間、差動入力信号の第1の信号Rxを有するノードへ差動増幅信号の第2の信号M2を結合する第4のスイッチ224を更に有する。語‘P2’は、ノードP2又は第1の増幅された信号P2に言及するために同義的に使用され、これは、ノードP2が、増幅器202によって増幅された後に第1の増幅された信号を持っていることを示す。語‘M2’は、ノードM2又は第2の増幅された信号M2に言及するために同義的に使用され、これは、ノードM2が、増幅器202によって増幅された後に第2の増幅された信号を持っていることを示す。一実施形態において、第1のスイッチ221は、第1の信号RxをノードP1へキャパシタCiを介して結合する。一実施形態において、第2のスイッチ222は、第2の信号Rx-をノードM1へ他のキャパシタCiを介して結合する。一実施形態において、第4のスイッチ224は、第1のサンプリングされた信号第1のスイッチ221によってサンプリングされた。をノードM1へキャパシタCeを介して結合する。一実施形態において、第3のスイッチ223は、第2のサンプリングされた信号第2のスイッチ222によってサンプリングされた。をノードP1へ他のキャパシタCeを介して結合する。一実施形態において、増幅器202の出力ノードM2は、ノードM1及びP1へ第5のスイッチ225を介して結合され、第5のスイッチ225は、第2のクロックClk2のフェーズΦ2によって制御される。一実施形態において、増幅器202の出力ノードP2は、ノードM1及びP1へ第6のスイッチ226を介して結合され、第6のスイッチ226は、第2のクロック信号Clk2のフェーズΦ2によって制御される。サンプリングユニット201は、ここでは、少なくとも2x入力ゲインを入力信号Rx及びRx-へ与えて、昇圧されたサンプリングされた信号をノードP1及びM1で生じさせる。この適用のために、ここで記載されるトランジスタは、ドレイン、ソース及びゲート端子を有する金属酸化膜半導体metaloxidesemiconductor;MOSである。しかし、当業者は、他のトランジスタが本発明の適用範囲から外れることなしに使用されてよいことを認識するであろう。ここで論じられているスイッチは、クロック信号の位相フェーズによって制御されるトランジスタ例えば、MOSトランジスタとして実施される。例えば、第1のスイッチ221は、第1のクロック信号Clk1のフェーズΦ1によって制御される。語~によって制御されるcontrolledbyは、ここでは、第1のクロック信号Clk1のフェーズΦ1の間当該スイッチをオンすることを指す。一実施形態において、第1のクロック信号Clk1のフェーズΦ1を運ぶ信号は、第1のクロック信号Clk1のフェーズΦ1によって制御されるトランジスタのゲート端子へ結合される。そのような実施形態では、スイッチは、フェーズΦ1の論理ハイレベルの間、オンされる。一実施形態において、増幅器202の出力はキュー203へ結合する。一実施形態において、増幅器202は、図3を参照してここで記載されるように差動増幅器341である。一実施形態において、差動増幅器341は、自己バイアス型対称負荷出力バッファ回路である。一実施形態において、差動増幅器341は、サンプリングされた第1及び第2の信号P1及びM1をサンプリングユニット201から入力として受信し、差動信号P2及びM2を夫々出力する。一実施形態において、差動増幅器341は、サンプリングされた第1及び第2の信号差動信号においてコモンモードを受け入れないよう動作する。一実施形態において、差動増幅器341は、内蔵のオートゼロ機能を備える。一実施形態において、差動増幅器341は、サンプリングされた差動信号におけるオフセット相殺と無関係にサンプリングユニット201からのサンプリングされた第1及び第2の信号P1及びM1を増幅するよう動作する。一実施形態において、差動増幅器341は、入力信号をフルスイングへ広げる入力装置として使用される2つの相補型complementaryMOSCMOSトランジスタ対M1、M2及びM3、M4を有する。一実施形態において、更なるCMOSトランジスタ対M5、M6及びM7、M8は、いずれか一方の電流バイアス又は負荷のために使用される。バイアス/負荷トランジスタのゲート端子は、図示されるように連結されてよい。それらの実施形態では、回路343及び344は、左右及び上下の両方向で対称である。3つの帰還ループが回路構造において設けられ、トランジスタM1、M2、M5及びM6による左ループと、トランジスタM3、M4、M7及びM8による右ループと、トランジスタM5、M6、M7及びM8によるコモンモードループとを含む。一実施形態において、図3に示されるように、トランジスタM1、M4、M5及びM7はn型MOSNMOSトランジスタであり、一方、トランジスタM2、M3、M6及びM8はp型MOSPMOSトランジスタである。差動増幅器341の実施形態は、略ゼロDC直流バイアス、高速スイッチング、及びソフトランディング例えば、実質的に信号におけるノイズ及びグリッチを回避することを達成するよう、交点の周りでより高いバイアス電流を提供する。そのような特性は、差動増幅器341を、様々な用途例えば、広い電力供給範囲、レールツーレールの信号スイング、広いトランジスタサイズ範囲、等のためによりロバストとし且つ異なる製造プロセス技術のためにスケーラブルなものとするのに役立つ。図2Bを参照し直すと、増幅器202の出力P2及びM2はキュー203へ結合する。一実施形態において、キュー203は、シーケンシャルユニットのチェーンを有する。一実施形態において、シーケンシャルユニットは、クロック信号Clkを受信するよう動作するフリップフロップflip-flop;FFである。他の実施形態では、他の形態のシーケンシャルユニットが、本発明の実施形態の適用範囲を変更することなしに使用されてよい。回路200のハーフレート回路レベル実施を示す図2Dを参照して論じられるように、各自のキューのためのクロック信号として、200の回路を模倣するハーフレート回路の半分はClk1を受信し、200の回路を模倣するハーフレート回路のもう半分はClk2を受信する。図2Bを参照し直すと、キュー203における夫々のFFの出力は、そのチェーンにおける次のFFへ入力される。一実施形態において、夫々のFFの出力は、DFEユニット204によって受信される。一実施形態において、夫々のFFの出力は、出力信号DoDoutを運ぶバスの部分を形成する。一実施形態において、DFEユニット204はXORロジックユニットを有し、夫々のXORロジックユニットは、キュー203からFF例えば、最左のFFの出力例えば、D1を受信し、更にClk信号のΦ1又はΦ2を受信する。図2Dを参照して論じられるように、上側のハーフレート回路のDFEユニット204はClk1のΦ1を受信し、一方、下側のハーフレート回路はClk2のΦ2を受信する。図2Bを参照し直すと、DFEユニット204の出力はFFEユニット205によって受信される。一実施形態において、FFEユニット205は、デジタル信号をアナログ信号に変換する可変キャパシタを有する。一実施形態において、可変キャパシタは、信号に応答して自身のキャパシタンスを調整するよう動作する。一実施形態において、アナログ信号は、図2Bに示されるように、ノードP1及びM1へキャパシタCfを介して結合する。一実施形態において、キャパシタCi、Ce及びCfは、オフセット相殺を増幅器202へ提供する。一実施形態において、キャパシタCi、Ce及びCfのキャパシタンス値を変更することによって、回路220のゲインは変更される。一実施形態において、Ci及びCeのキャパシタンス値の和は、実質的に、100fFに近い。語実質的にsubstantiallyは、ここでは、所望値の20範囲内にあることを指す。一実施形態において、Ci及びCeのキャパシタンス値の和は、キャパシタCi及びCeの間で線形にプログラム又は分配され得る。例えば、Ciが実質的にゼロに近い場合に、Ceは実質的に100fFに近く、また、Ciが実質的に100fFに近い場合に、Ceは実質的にゼロに近い。この実施形態では、Cfのキャパシタンス値は、実質的に、Ci及びCeのキャパシタンス値の和の10分の1、すなわち、1/10CiCeに近い。例えば、Ci及びCeのキャパシタンス値の和が実質的に100fFに近い場合に、Cfのキャパシタンス値は実質的に10fFに近い。図2Dは、本発明の一実施形態に従う低電力高速デジタルRxフロントエンド200のハーフレート回路レベル実施240である。ハーフレート回路240は、上半分241及び下半分242を有し、各半分は第1及び第2の差動信号Rx及びRx-を受信する。波形243は2組の波形を示す。第1の組の波形244は、第1のフェーズΦ1を有するClk1信号である。Clk1と符号を付された波形は、その波形に関する遅延された波形であり、遅延は、論理ゲート図示せず。による伝播遅延を表す。第2の組の波形245は、第2のフェーズΦ2を有するClk2信号である。Clk2の符号を付された波形は、その波形に関する遅延された波形であり、遅延は、論理ゲート図示せず。による伝播遅延を表す。本発明の実施形態を不明瞭にしないように、ハーフレート回路240の上半分241は、図2A及び図2Bを参照してここで論じられる。サンプリングユニット241aは、サンプリングユニット201と同じであり、増幅器241bは、増幅器202と同じである。キュー241cは、キュー203と同じである。キュー203を説明する際の簡単のために、単一のFF241cしか示されていない。しかし、FFのチェーンもここでは予見される。ここで論じられている実施形態では、FF241cは、両方のハーフレート回路241及び241のDFEユニットによって受信される差動信号Do_1及びDo_1bを生成する。一実施形態において、DFEユニット241dは、図2Dに図示されるように、上側及び下側両方のハーフレート回路241、242のキューからの出力を、Clk1の第1のフェーズΦ1又はClk2の第2のフェーズΦ2のいずれか一方とともに受信するXORロジックユニットを備える。一実施形態において、FFEユニット241eは可変キャパシタC1及びC2を有する。可変キャパシタC1及びC2の出力は、増幅器241bの入力へ結合される。一実施形態において、DFEユニット241によるDFE等化は、キャパシタCi、Ce、Cf、C1及びC2によって実行される。ハーフ回路240の動作は、電荷再分配の原理を用いて解析され得る。このとき、増幅器/サンプラの入力オフセットは、オートゼロ動作を示すために意図的に含まれる。Φ2フェーズオートゼロフェーズの間、サンプリング増幅器202の入力P1、M1は、出力コモンモードVcmへプリチャージされる。ノードP1及びM1に蓄えられる総電荷は、次の1として表される:このとき、Veff及びVeff-は、正及び負のパスからの等価な帰還等化電圧である。Φ1フェーズサンプリングフェーズの間、サンプリング増幅器202の2つの入力ノードに蓄えられる電荷は、次の2として夫々与えられる:電荷保存の原理に基づき:式1、2及び3に基づき、次の式4が導出される:サンプリングフェーズにおいてサンプリング増幅器202の入力ノードにある差動電圧について解くことで、次の式5が得られる:このとき:Rxフロントエンド200の出力に対する入力の時間領域伝達関数は、次の式7として与えられる:ここで論じられている数学的導出に基づき、Rxフロントエンド200は、オートゼロ、2タップFFE等化、3タップDFE等化、及び増幅動作の内蔵機能を実現する。図2Cは、本発明の一実施形態に従う低電力高速デジタルRxフロントエンド200のZドメイン等価物230である。Zドメイン等価式は、次のように与えられる:このとき、Vccは高電力供給であり、このとき:図4は、本発明の一実施形態に従う低電力高速デジタルRxフロントエンドを有するRx400の高位ブロック図である。一実施形態において、Rx400は、ここで論じられている実施形態に従う低電圧デジタルRxフロントエンド200/220/230を有する。低電圧デジタルRxフロントエンド200/220/230は、位相補間器PI403からの補間位相信号Φ1、Φ2、Φ3及びΦ4を用いて入力Rx信号をサンプリングするよう動作する。このとき、Φ1第1のフェーズは、Rx信号の位相の中央で遷移エッジを有し、Φ2第2のフェーズは、Rx信号の位相とデータ信号の次の位相との交点で遷移エッジを有し、Φ3第3のフェーズは、入力Rx信号の次の位相の中央で遷移エッジを有し、Φ4第4のフェーズは、Rx信号の次の位相の位相の終わりで遷移エッジを有する。一実施形態において、Rx400はアライメントユニット401を有する。アライメントユニット401は、Φ1、Φ2、Φ3及びΦ4フェーズによってサンプリングされたサンプリングRx信号を受信し、出力信号を生成する。出力信号は、送信クロック信号領域に同期化される。アライメントユニット401の出力は、次いでPI403へ入力され、そこで、デジタル制御ユニットは、整列された信号アライメントユニット401の出力から、フェーズΦ1、Φ2、Φ3及びΦ4が時間において適切に位置付けられているかどうか、すなわち、それらが上記の4つの点でRx信号をサンプリングするよう位相シフトされているかどうかを決定する。一実施形態において、Rx400は、data_out信号を生成する直列入力並列出力serial-in-parallel-out;SIPOユニット402を有する。data_out信号は、次いで、I/O受信器200を有するプロセッサの他のロジックユニット図示せず。によって処理される。I/O受信器は、モバイルインダストリプロセッサインターフェースMIPIM-PHY受信器、ペリフェラルコンポーネントインターコネクトエクスプレスPeripheralComponentInterconnectExpress;PCIe受信器、シリアルアドバンスドテクノロジアタッチメントSerialAdvancedTechnologyAttachment;SATA受信器、シリアルアタッチドSerialAttachedSCSISAS受信器、ダブルデータレートDoubleDataRatexDDRxなお、xは整数。例えば、x=4以上受信器、高精細マルチメディアインターフェースHigh-DefinitionMultimediaInterfaceHDMI登録商標受信器、又はユニバーサルシリアルバスUniversalSerialBusxUSBxなお、xは整数。例えば、x=2以上受信器として使用され得る。図5は、本発明の一実施形態に従う低電力高速デジタルRxフロントエンドによって入来信号をサンプリングする方法フローチャート500である。フローチャート500におけるブロックは特定の順序において示されているが、動作の順序は変更され得る。よって、図示される実施形態は、異なる順序において実行可能であり、一部の動作/ブロックは、並行して実行されてよい。加えて、1以上の動作/ブロックは、低電力高速デジタルRxフロントエンド200によって入来信号をサンプリングするための様々な環境において省略され得る。図5のフローチャートは、図1乃至4の実施形態を参照して説明される。ブロック501で、差動入力信号Rxは、入力信号ゲインを昇圧し且つ昇圧された入力信号ゲインを有するサンプリングされた差動信号206を生成するよう、サンプリングユニット201によってサンプリングされる。ブロック502で、差動増幅器202は、サンプリングされた差動信号206P1,M1へのオフセット相殺と無関係に差動増幅信号207P2,M2を生成するよう、昇圧された入力信号ゲインを有するサンプリングされた差動信号206P1,M1を増幅する。ブロック503で、差動増幅信号207P2,M2は、差動増幅信号207P2,M2を記憶するようキュー203に入れられる。ブロック504で、DFEユニット204は、サンプリングされた差動信号におけるチャネル損失を補償するよう判定帰還型等化DEFを適用する。DFEの適用は、キューに入れられた差動増幅信号に排他的論理和XORを適用することを含む。ブロック505で、FFEユニット205は、サンプリングされた差動信号206P1,M1におけるチャネル損失を補償するようフィードフォワード型等化FFEを適用する。FFEの適用は、サンプリングされた差動信号を有するノードP1,M1をプログラマブルキャパシタC1,C2と結合することを含む。C1及びC2のキャパシタンスは、一実施形態に従う他のロジックユニット図示せず。によってプログラムされる。一実施形態において、差動入力信号のサンプリングは、第1のクロック信号Clk1のフェーズΦ1の間、差動入力信号Rxの第1の信号Rxをサンプリングするよう第1のスイッチ221を切り換えて、前記サンプリングされた差動信号が第1の信号P1を有するようにすることと、第1のクロック信号Clk1のフェーズΦ1の間、差動入力信号Rxの第2の信号Rx-をサンプリングするよう第2のスイッチ222を切り換えて、サンプリングされた差動信号が第2の信号M2を有するようにすることとを含む。図6は、本発明の一実施形態に従う低電力高速デジタルRxフロントエンドを含むプロセッサを有するスマートデバイスのシステムレベル図である。図6はまた、平面インターフェースコネクタが使用され得るモバイル装置の実施形態のブロック図を明らかにする。コンピューティング装置600は、コンピューティングタブレット、携帯電話機若しくはスマートフォン、無線機器対応の電子書籍、又は他の無線モバイル装置のようなモバイルコンピューティング装置を表す。構成要素の幾つが大まかに示されており、かかる装置の全ての構成要素が装置600において示されているわけではない。装置600は、装置の第一次プロセッシング動作を実行するプロセッサ610を有する。一実施形態において、プロセッサ610は、図1乃至4を参照して論じられる低電力高速デジタルRxフロントエンド200を有する。図6を参照し直すと、プロセッサ610は、マイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラマブルロジック装置、又は他のプロセッシング手段のような1以上の物理装置を有することができる。プロセッサ610によって実行されるプロセッシング動作は、アプリケーション及び/又は装置機能が実行されるオペレーティングプラットフォーム又はオペレーティングシステムの実行を含む。プロセッシング動作は、人間ユーザによる若しくは他の装置によるI/O入出力に関連した動作、電力管理に関連した動作、及び/又は装置600を他の装置へ接続することに関連した動作を含む。プロセッシング動作は、音声I/O及び/又は表示I/Oに関連した動作を更に含んでよい。一実施形態において、装置600は、オーディオ機能をコンピューティング装置へ提供することに関連するハードウェア例えば、オーディオハードウェア及びオーディオ回路及びソフトウェア例えば、ドライバ、コーデックコンポーネントに相当するオーディオサブシステム620を含む。オーディオ機能は、マイクロホン入力とともに、スピーカ及び/又はヘッドホン出力を含むことができる。そのような機能のための装置は、装置600に組み込まれ、又は装置600へ接続され得る。一実施形態において、ユーザは、プロセッサ610によって受信されて処理される音声コマンドを供給することによって、装置600と対話する。ディスプレイサブシステム630は、ユーザがコンピューティング装置と対話するために視覚的及び/又は触覚的な表示を提供するハードウェア例えば、ディスプレイ装置及びソフトウェア例えば、ドライバコンポーネントに相当する。ディスプレイサブシステム630は、表示をユーザに提供するために使用される特定のスクリーン又はハードウェア装置を含むディスプレインターフェース632を含む。一実施形態において、ディスプレイインターフェース632は、表示関連した少なくとも何らかの処理を実行するよう、プロセッサ610とは別のロジックを含む。一実施形態において、ディスプレイサブシステム630は、出力及び入力の両方をユーザに提供するタッチスクリーン又はタッチパッド装置を含む。I/Oコントローラ640は、ユーザとのインタラクションに関連したハードウェア装置及びソフトウェアコンポーネントに相当する。I/Oコントローラ640は、オーディオサブシステム620及び/又はディスプレイサブシステム630の部分であるハードウェアを管理するよう動作することができる。加えて、I/Oコントローラ640は、装置600へ接続する付加的な装置のための接続点を表し、付加的な装置を通じてユーザはシステムと対話してよい。例えば、装置600へ取り付けられ得る装置は、マイクロホン装置、スピーカ若しくはステレオシステム、ビデオシステム若しくは他のディスプレイ装置、キーボード若しくはキーパッド装置、又はカードリーダ若しくは他の装置のような具体的な用途による使用のための他のI/O装置を含んでよい。上述されたように、I/Oコントローラ640は、オーディオサブシステム620及び/又はディスプレイサブシステム630と相互作用することができる。例えば、マイクロホン又は他のオーディオ装置による入力は、装置600の1以上の適用又は機能のための入力又はコマンドを与えることができる。加えて、音声出力は、表示出力の代わりに、又はそれに加えて供給され得る。他の例では、ディスプレイサブシステム630がタッチスクリーンを含む場合は、ディスプレイ装置は入力装置としても働き、これは少なくとも部分的にI/Oコントローラ640によって管理され得る。I/Oコントローラ640によって管理されるI/O機能を提供するよう、装置600には追加のボタン又はスイッチが更に存在してよい。一実施形態において、I/Oコントローラ640は、装置600に含まれ得る加速度計、カメラ、光センサ若しくは他の環境センサ、又は他のハードウェアのような装置を管理する。入力は、システムの動作例えば、ノイズのフィルタリング、輝度検出のための表示調整、カメラのフラッシュの適用、又は他の機能に作用するようシステムへ環境入力を供給することに加えて、直接的なユーザインタラクションの部分であってよい。一実施形態において、装置600は、バッテリ電力使用量、バッテリの充電、及び電力節約動作に関連した機能を管理する電力管理650を含む。メモリサブシステム660は、装置600に情報を記憶するメモリ装置を含む。メモリは、不揮発性メモリ装置への電力が中断される場合に状態は変わらない。及び/又は揮発性メモリ装置への電力が中断される場合に状態は不定である。メモリ装置を含むことができる。メモリ660は、アプリケーションデータ、ユーザデータ、音楽、写真、文書、又は他のデータを、システム600のアプリケーション及び機能の実行に関連したシステムデータ長期又は一時的にかかわらずとともに記憶することができる。実施形態の要素はまた、コンピュータにより実行可能な命令例えば、図5のフローチャート及び上記のいずれかの他のプロセスを実施するための命令を記憶する機械により読み取り可能な媒体例えば、メモリ660として設けられる。機械により読み取り可能な媒体以降、機械可読媒体と称する。例えば、メモリ660は、フラッシュメモリ、光ディスク、CD-ROM、DVDROM、RAM、EPROM、EEPROM、磁気若しくは光学式カード、又は電子的な若しくはコンピュータにより実行可能な命令を記憶するのに適した他のタイプの機械可読媒体を含んでよいがそれらに限られない。例えば、本発明の実施形態は、通信リンク例えば、モデム又はネットワーク接続を介してデータ信号によって遠隔のコンピュータ例えば、サーバから要求元コンピュータ例えば、クライアントへ転送され得るコンピュータプログラム例えば、BIOSとしてダウンロードされてよい。接続670は、装置600が外部の装置と通信することを可能にするハードウェア装置例えば、無線及び/又は有線のコネクタ及び通信ハードウェア及びソフトウェアコンポーネント例えば、ドライバ、プロトコルスタックを含む。装置は、他のコンピューティング装置、無線アクセスポイント又は基地局のような別個の装置、及びヘッドセット、プリンタ又は他の装置のような周辺機器であってよい。接続670は、多種多様なタイプの接続を含むことができる。一般化するよう、装置600は、セルラー接続672及び無線接続674により説明される。セルラー接続672は、概して、GSM登録商標globalsystemformobilecommunications又は変形若しくは派生物、CDMAcodedivisionmultipleaccess又は変形若しくは派生物、TDMtimedivisionmultiplexing又は変形若しくは派生物、あるいは、他のセルラーサービス標準を介して提供されるような、無線キャリアによって提供されるセルラーネットワーク接続を指す。無線接続674は、セルラーでない無線接続を指し、パーソナルエリアネットワーク例えば、ブルートゥース、ニアフィールド、等、ローカルエリアネットワーク例えば、Wi-Fi、及び/又はワイドエリアネットワーク例えば、WiMax、あるいは、他の無線通信を含むことができる。周辺装置接続680は、周辺装置接続を行うハードウェアインターフェース及びコネクタ並びにソフトウェアコンポーネント例えば、ドライバ、プロトコルスタックを含む。装置600は、他のコンピューティング装置への周辺装置であってよくTO682且つ自身へ接続される周辺装置を有してよいFROM684ことが理解されるであろう。装置600は、一般的に、装置600でのコンテンツの管理例えば、ダウンロード及びアップロード、変更、同期化のような目的のために、他のコンピューティング装置へ接続するためのドッキングコネクタを備える。加えて、ドッキングコネクタは、装置600が、例えば、オーディオビジュアル又は他のシステムへのコンテンツ出力を制御することを可能にする特定の周辺機器へ装置600が接続することを可能にすることができる。独自仕様のドッキングコネクタ又は他の独自仕様の接続ハードウェアに加えて、装置600は、共通の又は標準ベースのコネクタを介して周辺装置接続680を行うことができる。共通のタイプは、ユニバーサルシリアルバスUniversalSerialBus;USBコネクタ多種多様なハードウェアインターフェースのいずれを含むこともできる。、ミニディスプレイポートMiniDisplayPort;MDPを含むディスプレイポート、高精細マルチメディアインターフェースHDMI、ファイアワイア、又は他のタイプを含むことができる。実施形態、一実施形態、幾つかの実施形態又は他の実施形態との明細書中の言及は、その実施形態に関連して記載される特定の特徴、機能、又は特性が少なくとも幾つかの実施形態に含まれるが、必ずしも全ての実施形態でないことを意味する。実施形態、一実施形態又は幾つかの実施形態の様々な出現は、必ずしも全て同じ実施形態に言及しているわけではない。明細書が、構成要素、特徴、構造、又は特性が含まれ得る、含まれてよい、又は含まれることがあると述べる場合は、その特定の構成要素、特徴、構造、又は特性は、含まれる必要がない。明細書又は特許請求の範囲が単称の要素に言及する場合は、それは、ただ1つの要素しか存在しないことを意味するわけではない。明細書又は特許請求の範囲が更なる要素に言及する場合は、それは、その更なる要素が1よりも多く存在することを除外しない。本発明は、その具体的な実施形態に関連して記載されてきたが、かかる実施形態の多くの代替、変更、及び変形は、上記の説明に照らして当業者に明らかであろう。例えば、実施形態は、2つの異なるクロック信号Clk1及びClk2に夫々属する2つのフェーズΦ1及びΦ2を参照して論じられているが、それら2つのフェーズは、同じクロック信号のハイ及びローフェーズであってよい。本発明の実施形態は、全てのそのような代替、変更及び変形を、添付の特許請求の範囲の広範な適用範囲内にあるように包含するよう意図される。要約は、読む者が技術的開示の性質及び要点を確かめることを可能にするよう与えられている。要約は、特許請求の範囲の適用範囲又は意義を限定するために使用されないとの理解の下で提示される。特許請求の範囲は、これにより詳細な説明に組み込まれ、各請求項は、別個の実施形態として自立する。"