"Ib族元素、In、およびIn以外のIIIb族元素から選ばれる一種の元素X、およびVIb族元素を含むp型半導体層を光吸収層として備え、前記p型半導体層が膜厚方向にX/InX比の勾配を持ち、p形半導体層の最表面のX/InX比Aと膜中最小X/InX比である深さにおけるX/InX比Bのそれぞれの値の比C=A/Bの値が1.1~1.8である、太陽電池。前記p型半導体層に含まれるIn以外のIIIb族元素XがGaである、請求項1に記載の太陽電池。前記p型半導体層に含まれるIb族元素がCuである、請求項1または2に記載の太陽電池。前記p型半導体層に含まれるVIb族元素がSeおよびSから選ばれる一種または二種である、請求項1~3いずれか一項に記載の太陽電池。前記Ib族元素、前記元素X、および前記VIb族元素がそれぞれCu,Ga及びSeであり、前記比C=A/Bが1.40~1.80である、請求項1~4のいずれか一項に記載の太陽電池。InおよびIn以外のIIIb族元素から選ばれる一種の元素XおよびVIb族元素を同時に蒸着する第一の工程に引き続き、Ib族およびVIb族を同時に蒸着する第二の工程、その後再びInおよびIn以外のIIIb族元素から選ばれる一種の元素XおよびVI族元素を同時に蒸着する第三の工程、を備えるp型半導体製造工程において、第三の工程におけるInおよび元素XそれぞれのフラックスPIn3およびPX3の比P3=PX3/PIn3が、第一の工程におけるIn、元素X各々のフラックス比P1=PX1/PIn1より大きい工程を備える、太陽電池の製造方法。前記第一の工程と第三の工程におけるInおよび元素Xそれぞれのフラックス比P1=PX1/PIn1およびP3=PX3/PIn3の比P3/P1の値が1.1~1.8である、請求項6記載の太陽電池の製造方法。前記第一の工程と第三の工程において用いるIn以外のIIIb族元素XがGaである請求項6または7に記載の太陽電池の製造方法。前記第二の工程で用いるIb族元素がCuである、請求項6~8いずれか一項に記載の太陽電池の製造方法。前記p型半導体製造工程で用いるVIb族元素がSeおよびSから選ばれる一種または二種である、請求項6~9いずれか一項に記載の太陽電池の製造方法。前記Ib族元素、前記元素X、および前記VIb族元素がそれぞれCu,Ga及びSeであり、前記比P3=PX3/PIn3が1.35~1.80である、請求項6~10のいずれか一項に記載の太陽電池の製造方法。請求項6~11のいずれか一項に記載の製造方法により製造された請求項1~5のいずれか一項に記載の太陽電池。CuおよびIn以外のIIIb族元素から選ばれる一種の元素Xを含む第一のターゲットおよびInを含む第二のターゲットを用いてスパッタリングを行い前躯体層を積層する工程と、前記前躯体をVIb族元素を含む雰囲気下で加熱する熱処理工程を備える製造方法により製造された、請求項1~5のいずれか一項に記載の太陽電池。一般的なpn接合型の太陽電池においては、光吸収層のバンドギャップエネルギー以下Egと呼ぶを大きくすると太陽電池の開放電圧が大きくなる。一方Egを小さくすると、太陽電池特性における短絡電流密度が大きくなる。この関係はトレードオフであり、単一pn接合太陽電池においてはEgが1.4eVから1.5eVが理想的であるとされている。例えば、CuIn,XS,Se2XはIn以外のIIIb族元素から選ばれる一種の元素においてはX/InX比またはS/SeS比を変えることで光吸収層のEgを制御することができる。さらに膜厚深さ方向のX/InX比の傾斜の程度が太陽電池特性と大きな相関をもつとの報告がある。例えば、特許文献1では、Cu-Ga合金とIn金属ターゲットを用い、それぞれの膜を積層し、その後セレン雰囲気下で熱処理を行いCIGSe膜を形成している。またCu-Ga合金ターゲットのGa含有量を調整することで、膜表面バッファ層側から膜底面裏面電極側に向けてGa濃度を上げることで開放電圧の増加ができるとしている。しかし、前述の通り、通常光吸収層のバンドギャップエネルギーEgを大きくすると開放電圧が大きくなることは公知の技術であり、さらに短絡電流密度はEgの増加による吸収端の短波長化に伴い減少してしまう。この傾斜組成により開放電圧は向上するものの、短絡電流密度は減少しているものと考えられ、変換効率も横ばいまたは減少してしまう。非特許文献2においては、裏面電極方向へバンドギャップエネルギーEgを増加させるシングルグレーデッドバンドギャップ構造に加えて、CIGSe膜の光入射側のバッファ層との界面付近にGa濃度の高い層を形成することにより、pn接合界面でのバンドギャップを拡大し、開放電圧を向上させるダブルグレーデッドバンドギャップを形成している。ダブルグレーデッドバンドギャップによれば、より高い変換効率を達成できる。p型半導体層のもつEgはGa/InGaによって決まり、Ga量が大きいほどEgは大きくなる。このEgの変化は伝導帯底部のエネルギー準位の変化によるものである。つまり、表面のGa/InGaを増すと膜表面部分の伝導帯底部のエネルギー準位が増加する。このような構造をとることで、空乏層内における光生成キャリアの再結合を低減することができ、その結果開放電圧の向上が可能であるとされている。上記のようにシングルグレーデッドもしくはダブルグレーデッドバンドギャップ構造を用いることで、変換効率の向上を図ることができるとされている。しかし、三段階法においては、GaとInの付着係数の違い、または膜中における拡散係数の違い、により自然にプロファイルは形成されるものの、高温下で成膜するため成膜中のGaおよびInの相互拡散は避けられず、Ga/InGaプロファイルを再現よく形成することは困難である。また、適切なプロファイル形状自体は明確になっていない。本発明では、上記従来技術の有する課題に鑑みてなされたものであり、良好な太陽電池特性を得るために、光吸収層であるp型半導体膜において適切な深さ方向のX/InXプロファイルXはIn以外のIIIb族元素から選ばれる一種の元素を持つ太陽電池、およびそれを得る方法を提案する。すなわち、本発明は、光吸収層であるp型半導体層において短絡電流値の低下無しに開放電圧の向上を得るために、適切な深さ方向のX/InXプロファイルXはIn以外のIIIb族元素から選ばれる一種の元素を持つ太陽電池を提供することを目的とする。上記目的を達成するために、本発明に係る太陽電池は、膜厚方向にX/InX比の勾配を持ち、p形半導体層の最表面のX/InX比Aと膜中最小X/InX比である深さにおけるX/InX比Bのそれぞれの値の比Cが式1および式2で表される、Ib族元素、元素XおよびVIb族元素を含むp型半導体層を光吸収層として備える。C=A/B11.1<C<1.82式1において、Aはp型半導体層最表面n型層に最も近い側におけるX/InX比、Bはp型半導体層の深さ方向組成分布を分析した際に最もX/InX比が低い深さにおけるX/InX比である。上記本発明では、Ib族元素、元素X、およびVIb族元素がそれぞれCu,Ga及びSeである場合、比C=A/Bが1.40~1.80であることが好ましい。上記本発明によれば、従来のp型半導体層を備える太陽電池に比べて、空乏層内での光生成キャリアの再結合の発生をより抑えることができ、なおかつEgの増加により通常発生する短絡電流密度の減少を伴うことなしに、開放電圧を効果的に増加させることが可能となる。上記本発明では、p型半導体層に含まれるIn以外のIIIb族から選ばれる一種の元素XがGaであることが好ましい。これにより、CuInGaSe2、CuInGaS2などから構成されるp型半導体層を形成することが可能となる。元素XにGaを用いることで、バンドギャップエネルギーEgを太陽電池光吸収層として最適な約1.0eVから約2.4eVの間にすることができる。上記本発明では、p型半導体層に含まれるIb族元素がCuであることが好ましい。これにより、CuInGaSe2、CuInGaS2などから構成されるp型半導体層を形成することが可能となる。上記本発明では、p型半導体形成工程において、InおよびIn以外のIIIb族元素から選ばれる一種の元素X、およびVI族元素の蒸着からなる第一の成膜工程、Ib族元素およびVI族元素の蒸着からなる第二の成膜工程、InおよびIn以外のIIIb族元素から選ばれる一種の元素Xの蒸着からなる第三の成膜工程、によりp型半導体を形成することが好ましい。さらに第三の工程におけるInおよび元素Xのフラックス量の比P3=PX3/PIn3が第一の工程におけるフラックス比P1=PX1/PIn1より大きいことが好ましい。上記本発明において、第一の工程と第三の工程におけるInおよび元素Xそれぞれのフラックス比P1=PX1/PIn1およびP3=PX3/PIn3、それぞれの比であるP3/P1の値が1.1~1.8であることが好ましい。さらにこの範囲のなかで、より値が大きい方が効果は顕著となる。上記本発明では、Ib族元素、元素X、およびVIb族元素がそれぞれCu,Ga及びSeである場合、比P3=PX3/PIn3が1.35~1.80であることが好ましい。上記本発明では、p型半導体形成工程において蒸着源として用いられるIn以外のIIIb族元素から選ばれる一種の元素XがGaであることが好ましい。これにより本発明の効果が顕著となる。上記本発明では、p型半導体形成工程において蒸着源として用いられるIb族元素がCuであることが好ましい。Cuを用いることで成膜中にCuSe、CuSに代表される液相が膜表面に生成し、結晶成長を促す。それにより膜中に存在する欠陥準位が減少し、吸収層内での光生成キャリアの再結合確率が低減し、変換効率が向上する。上記本発明では、p型半導体形成工程において、Cuに加えてIn以外のIIIb族元素のいずれか一種を含む第一のターゲットおよびInを含む第二のターゲットを用いてスパッタリングを行い前躯体層を積層する工程と、前記前躯体をVIb族元素を含む雰囲気下で加熱する熱処理工程を備える方法を用いても良い。上記本発明では、X/InX比が深さ方向で最小になる位置が表面から0.1μmから1.0μmの間にあることが好ましい。太陽電池のpn接合の空乏層は通常この深さの範囲に位置するため、上記の範囲内にXの最小濃度点を形成し、なおかつ表面における元素Xの量を増すことで空乏層内でのキャリア再結合を低減することができ、結果として変換効率の向上を図ることができる。本発明によれば、従来の太陽電池に比べて短絡電流の劣化なしに開放電圧を増加させることができる太陽電池、及び太陽電池の製造方法を提供することができる。以下、図面を参照しながら、本発明の好適な一実施形態について詳細に説明する。なお、図面において、同一又は同等の要素については同一の符号を付す。また、上下左右の位置関係は図面に示す通りである。また、説明が重複する場合にはその説明を省略する。太陽電池図1に示すように、本実施形態に係る太陽電池2は、ソーダライムガラス4青板ガラスと、ソーダライムガラス4上に形成された裏面電極層6と、裏面電極層6上に形成されたp型光吸収層8と、p型光吸収層8上に形成されたn型バッファ層10と、n型バッファ層10上に形成された半絶縁層12と、半絶縁層12上に形成された窓層14透明導電層と、窓層14上に形成された上部電極16取り出し電極と、を備える薄膜型太陽電池である。p型光吸収層8は、Cu、Ag又はAu等のIb族元素、Inに加え、In以外のIIIb族元素から選ばれる一種の元素X、さらにO、S、Se又はTe等のVIb族元素から構成されるp型化合物半導体層である。p型光吸収層8は図2に示すようなX/InX比の濃度勾配を膜厚方向に持ち、p型光吸収層表面n型バッファ層10側のX/InX組成比Aと、膜中でもっともX/InX比が小さい深さにおけるX/InX組成比B、それぞれの比であるC=A/Bの値が1.1~1.8である。これにより空乏層内での光生成キャリアの再結合を効果的に低減することができ、結果として開放電圧を増加させることが可能となる。Ib族元素、元素X、およびVIb族元素がそれぞれCu,Ga及びSeである場合、比C=A/Bが1.40~1.80であることが好ましい。仮にCの値が1.1より小さい場合、光生成キャリアは空乏層内において再結合しやすくなり、開放電圧は低下してしまう。仮にCの値が1.8より大きい場合、pn接合界面付近のp型光吸収層8における元素Xの濃度が高くなり、結晶性が低下することにより、pn接合界面付近に再結合中心となる欠陥準位が形成され、接合界面において光生成キャリアが再結合しやすくなり、開放電圧が低下してしまう。本実施形態では、p型光吸収層8におけるIn以外のIIIb族元素から選ばれる一種の元素XがGaであることが好ましい。これによりバンドギャップエネルギーEgを太陽電池光吸収層として最適な約1.0eVから約2.4eVの間にすることができる。これにより本発明の効果が顕著となる。本実施形態では、p型光吸収層8におけるIb族元素はCuであることが好ましい。またその組成はp型光吸収層におけるCu含有量は21原子から24.9原子であることが好ましい。これにより本発明の効果が顕著となる。仮にCu含有量が21原子より小さい場合、正孔濃度が極めて低くなりp型光吸収層8はp型半導体として機能しなくなってしまう。もしくはn型半導体の特性を示すようになり、太陽電池素子として機能しなくなってしまう。仮にCu含有量が24.9原子より大きい場合、p型光吸収層8は単一相ではなく他の相、例えばCu2Se、CuSe、Cu2S、CuSなどに代表される導電性の高い異相を含む膜となる。導電性の高い相を含んだp型半導体層8を持つ太陽電池素子は、抵抗が極めて低くなり裏面電極とn型層および窓層が導電性の高い相を含むp型半導体層8を介し短絡し、太陽電池として機能しなくなってしまう。本実施形態では、p型光吸収層8におけるVIb族元素はSeまたはSから選ばれる少なくとも一種であることが好ましい。これにより本発明の効果が顕著となる。本実施形態では、p型光吸収層8においてX/InX比が深さ方向で最小になる位置が表面から0.1μmから1.0μmの間にあることが好ましい。太陽電池素子におけるpn接合の空乏層はこの範囲に位置するため、上記の範囲内の深さにX/InX比が最も低くなる点を形成し、なおかつ表面における元素Xの量を増すことで空乏層内でのキャリア再結合を低減することができ、結果として変換効率の向上を図ることができる。太陽電池の製造方法本実施形態では、まず、ソーダライムガラス4上に裏面電極層6を形成する。裏面電極層6は、通常、Moから構成される金属層である。裏面電極層6の形成方法としては、例えばMoターゲットのスパッタリング等が挙げられる。本実施形態では、ソーダライムガラス4上に裏面電極層6を形成した後、蒸着法にてp型光吸収層8を裏面電極層6上に形成する。p型光吸収層8の形成工程はInおよびIn以外のIIIb族元素から選ばれる一種の元素XおよびVIb族元素を同時蒸着する第一の工程、Cu、Ag又はAu等のIb族元素、およびVIb族元素を同時蒸着する第二の工程、InおよびIn以外のIIIb族元素から選ばれる一種の元素XおよびVI族元素を同時蒸着する第三の工程を含むことが好ましい。とくに第三の工程におけるInおよび元素Xのフラックス量の比P3=PX3/PIn3が第一の工程におけるInおよび元素Xのフラックス量の比P1=PX1/PIn1より大きいことが好ましい。第三の工程におけるInおよび元素Xのフラックス量の比P3=PX3/PIn3が第一の工程におけるフラックス比P1=PX1/PIn1それぞれの比P3/P1が1.1~1.8の範囲にあることがより好ましい。さらにこの範囲のなかで、より値が大きい方が効果は顕著となる。Ib族元素、元素X、およびVIb族元素がそれぞれCu,Ga及びSeである場合、比P3=PX3/PIn3が1.35~1.80であることが好ましい。蒸着法により、p型光吸収層8を形成する工程では蒸着源の一つであるIn以外のIIIb族元素から選ばれる一種の元素XにGaを用いることが好ましい。これによりバンドギャップエネルギーEgを太陽電池光吸収層として最適な約1.0eVから約2.4eVの間にすることができる。蒸着法により、p型光吸収層8を形成する工程では、基板の温度を200~550°Cとすることが好ましく、400~550°Cとすることがより好ましい。なお、なお、基板とは蒸着法における被蒸着体であり、p型光吸収層8を形成する工程における基板とは、ソーダライムガラス4及び裏面電極層6に相当する。基板の温度が低過ぎる場合、p型光吸収層8が裏面電極層6から剥がれ易い傾向がある。また低温のため結晶成長しにくくなり、それにより膜中に欠陥準位が生じ、吸収層内での再結合が起こりやすくなるとともに、光生成キャリアの輸送特性が低下し、変換効率が低下してしまう。一方、基板の温度が高過ぎる場合、ソーダライムガラス4、裏面電極層6又はp型半導体層8が軟化して変形し易い傾向がある。これらの傾向は、基板の温度を上記の範囲内とすることにより抑制できる。p型光吸収層8の製造工程はCuに加えてIn以外のIIIb族元素から選ばれる一種の元素Xを含む第一のターゲットおよびInを含む第二のターゲットを用いてスパッタリングを行い前躯体層を積層する工程と、前記前躯体をVIb族元素を含む雰囲気下で加熱する熱処理工程を備える工程を用いてもよい。この方法を用いると、大面積に比較的容易に均一な膜厚、組成の膜を形成できる。上記第一のターゲットに含まれる元素XはGaとすることが好ましい。元素XをGaとすることでバンドギャップエネルギーEgを太陽電池光吸収層として最適な約1.0eVから約2.4eVの間にすることができる。上記熱処理工程の際の温度は200~550°Cとすることが好ましく、400~550°Cとすることがより好ましい。基板の温度が低過ぎる場合、低温のため前駆体層の相互拡散が促進されず、不均一な膜組成となるとともに、低温のため結晶成長しにくくなる。それにより膜中に欠陥が生じ、吸収層内での再結合が起こりやすくなるとともに光生成キャリアの輸送特性が低下し、変換効率が低下してしまう。一方、基板の温度が高過ぎる場合、ソーダライムガラス4、裏面電極層6又はp型半導体層8が軟化して変形し易い傾向がある。これらの傾向は、熱処理時の基板の温度を上記の範囲内とすることにより抑制できる。p型光吸収層8の形成後、p型光吸収層8上にn型バッファ層10を形成する。n型バッファ層10としては、例えば、CdS層、ZnS,O,OH層、ZnMgO層又はZnOx,S1-x層xは1未満の正の実数等が挙げられる。CdS層及びZnS,O,OH層は、溶液成長法ChemicalBathDepositionにより形成することができる。ZnMgO層は、MOCVDMetalOrganicChemicalVaporDeposition等の化学蒸着法又はスパッタリングにより形成することができる。ZnOx,S1-x層はALD法Atomiclayerdeposition等により形成することができる。n型バッファ層10の形成後、n型バッファ層10上に半絶縁層12を形成し、半絶縁層12上に窓層14を形成し、窓層14上に上部電極16を形成する。半絶縁層12としては、例えば、ZnO層、ZnMgO層等が挙げられる。窓層14はZnO:Al、ZnO:B、ZnO:Ga、ITO等が挙げられる。半絶縁層12および窓層14はMOCVDMetalOrganicChemicalVaporDeposition等の化学蒸着法又はスパッタリングにより形成することができる。上部電極16は例えばAl又はNi等の金属から構成される。上部電極16は抵抗加熱蒸着、電子ビーム蒸着またはスパッタリングにより形成することができる。これにより、薄膜型太陽電池2が得られる。なお、窓層14上に反射防止層を形成してもよい。反射防止層としては、たとえばMgF2、TiO2、SiO2等が挙げられる。窓層14は抵抗加熱蒸着または電子ビーム蒸着、スパッタリング法などにより形成することができる。以上、本発明の好適な一実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えばp型光吸収層8をスパッタリング法、印刷法、電析法、気相セレン化法、固相セレン化法またはそれらを組み合わせた方法により形成してもよい。上記実施形態に係る太陽電池2を製造することができる。以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。実施例1縦10cm×横10cm×厚さ1mmの青板ガラスを洗浄乾燥した後、Mo単体から構成される膜状の裏面電極をスパッタリングにより青板ガラス上に形成した。裏面電極の膜厚は1μmとした。引き続き、p型半導体成膜を三段階法によりPhysicalVapordeposition物理蒸着法、以下PVD法と呼ぶ装置にて行った。三段階法とは一段階目にIn、Ga、Seの蒸着、二段階目にCu、Seの蒸着、三段階目にIn、Ga、Seの蒸着を行う方法である。成膜開始前に予め、所望する各元素のフラックスが得られるよう蒸着源となるKセルの温度設定を行い、温度とフラックスの関係を測定しておく。これにより成膜中にフラックスを適宜所望の値に設定することができる。一段階目用フラックスは下記のとおりとした。In:5.0x10-7torrGa:5.0x10-8torrSe:5.0x10-6torr二段階目用フラックスは下記のとおりとした。Cu:1.0x10-7torrSe:5.0x10-6torr三段階目用フラックスは下記のとおりとした。In:5.0x10-7torrGa:9.0x10-8torrSe:5.0x10-6torr青板ガラス上に形成された裏面電極をPVD装置のチャンバー内に設置し、チャンバー内を脱気した。真空装置内の到達圧力は1.0×10-8torrとした。なお、実施例1において、基板とは、各蒸着工程における被蒸着体を意味する。第一段階では、基板を300°Cまで加熱し、In、Ga及びSeの各Kセルのシャッターを開き、In、Ga及びSeを基板上に蒸着させた。この蒸着により基板上に約1μmの厚さの層が形成された時点で、In及びGaの各Kセルのシャッターを閉じ、In及びGaの蒸着を終了した。Seは引き続き供給を続けた。第一段階終了後、前述の第三段階目用のフラックスに到達するようにInおよびGaのKセルの温度を変更した。第二段階では、基板を520°Cまで加熱した後に、CuのKセルのシャッターを開き、Seと共にCuを基板上に蒸着させた。なお第二段階及び後述する第三段階では、基板を加熱するための電力を一定とし、電力に対する温度値のフィードバックは行わなかった。また、第二段階では、放射温度計により基板の表面温度をモニタし、基板の温度上昇が止まり、温度の低下が始まったことが確認でき次第、CuのKセルのシャッターを閉じて、Cuの蒸着を終了した。Seは引き続き供給を続けた。第二段階の蒸着を終了した時点では、第一段階の蒸着を終了した時点に比べて、基板上に形成された層の厚さを約0.8μm増加させた。第三段階では、再びIn及びGaの各Kセルのシャッターを開き、第一段階と同様に、In、Ga及びSeを基板上に蒸着させた。基板上に形成された層の厚さを、第三段階の蒸着を開始した時点から約0.2μm増加させた時点で、In、Gaの各Kセルのシャッターを閉じて、第三段階の蒸着を終了した。その後基板を300度まで冷却した後、SeのKセルのシャッターを閉じて、p型半導体層の成膜を終了した。p型半導体層のGa/InGa膜厚方向深さプロファイルをオージェ電子分光法AugerElectronSpectroscopy:AES法により測定、分析を行った。p形半導体層の最表面のGa/InGa比Aと膜中最小Ga/InGa比である深さにおけるGa/InGa比Bのそれぞれの値の比Cは1.288であった。p型半導体層の形成後、50nmの厚さのn型CdSバッファ層をp型半導体層上に化学溶液成長ChemicalBathDeposition:CBD法により形成した。n型バッファ層の形成後、50nmの厚さのi-ZnO層半絶縁層をn型バッファ層上に形成した。引き続き1μmの厚さのZnO:Al層窓層をi-ZnO層上に形成した。Alから構成され、1μmの厚さの集電電極上部電極を、ZnO:Al層上に形成した。i-ZnO層、ZnO:Al層及び集電電極は、それぞれスパッタリングにより形成した。これにより、実施例1の薄膜型太陽電池を得た。実施例2~5、比較例1、2p型半導体層成膜工程において、第三段階目用フラックスを表1に示す値に設定した。以上の事項以外は実施例1と同様の方法により実施例2~5、比較例1および比較例2の各太陽電池を作製した。それぞれのp型半導体層のGa/InGa膜厚方向深さプロファイルをオージェ電子分光法AugerElectronSpectroscopy:AES法により測定、分析を行った。p形半導体層の最表面のGa/InGa比Aと膜中最小Ga/InGa比である深さにおけるGa/InGa比Bのそれぞれの値の比C=A/Bの値を表1に示す。実施例6実施例1と同様の方法で、裏面電極を形成した。引き続き、p型半導体成膜を三段階法によりPhysicalVapordeposition物理蒸着法、以下PVD法と呼ぶ装置にて行った。三段階法とは一段階目にIn、Ga、Sの蒸着、二段階目にCu、Sの蒸着、三段階目にIn、Ga、Sの蒸着を行う方法である。成膜開始前に予め、所望する各元素のフラックスが得られるよう蒸着源となるKセルの温度設定を行い、温度とフラックスの関係を測定しておく。これにより成膜中にフラックスを適宜所望の値に設定することができる。一段階目用フラックスは下記のとおりとした。In:5.0x10-7torrGa:8.0x10-8torrS:5.0x10-6torr二段階目用フラックスは下記のとおりとした。Cu:1.0x10-7torrS:5.0x10-6torr三段階目用フラックスは下記のとおりとした。In:5.0x10-7torrGa:8.9x10-8torrS:5.0x10-6torr青板ガラス上に形成された裏面電極をPVD装置のチャンバー内に設置し、チャンバー内を脱気した。真空装置内の到達圧力は1.0×10-8torrとした。なお、実施例6において、基板とは、各蒸着工程における被蒸着体を意味する。第一段階では、基板を300°Cまで加熱し、In、Ga及びSの各Kセルのシャッターを開き、In、Ga及びSを基板上に蒸着させた。この蒸着により基板上に約1μmの厚さの層が形成された時点で、In及びGaの各Kセルのシャッターを閉じ、In及びGaの蒸着を終了した。Sは引き続き供給を続けた。第一段階終了後、前述の第三段階目用のフラックスに到達するようにInおよびGaKセルの温度を変更した。第二段階では、基板を520°Cまで加熱した後に、CuのKセルのシャッターを開き、Sと共にCuを基板上に蒸着させた。なお第二段階及び後述する第三段階では、基板を加熱するための電力を一定とし、電力に対する温度値のフィードバックは行わなかった。また、第二段階では、放射温度計により基板の表面温度をモニタし、基板の温度上昇が止まり、温度の低下が始まったことが確認でき次第、CuのKセルのシャッターを閉じて、Cuの蒸着を終了した。Sは引き続き供給を続けた。第二段階の蒸着を終了した時点では、第一段階の蒸着を終了した時点に比べて、基板上に形成された層の厚さを約0.8μm増加させた。第三段階では、再びIn及びGaの各Kセルのシャッターを開き、第一段階と同様に、In、Ga及びSを基板上に蒸着させた。基板上に形成された層の厚さを、第三段階の蒸着を開始した時点から約0.2μm増加させた時点で、In、Gaの各Kセルのシャッターを閉じて、第三段階の蒸着を終了した。その後基板を300度まで冷却した後、SのKセルのシャッターを閉じて、p型半導体層の成膜を終了した。p型半導体層のGa/InGa膜厚方向深さプロファイルをオージェ電子分光法AugerElectronSpectroscopy:AES法により測定、分析を行った。p形半導体層の最表面のGa/InGa比Aと膜中最小Ga/InGa比である深さにおけるGa/InGa比Bのそれぞれの値の比Cは1.190であった。以上の事項以外は実施例1と同様の方法により実施例6の太陽電池を作製した。実施例7、8、比較例3、4p型半導体層成膜工程において、第三段階目用フラックスを表2に示す値に設定した。以上の事項以外は実施例6と同様の方法により実施例7および実施例8、比較例3および比較例4の各太陽電池を作製した。それぞれのp型半導体層のGa/InGa膜厚方向深さプロファイルをオージェ電子分光法AugerElectronSpectroscopy:AES法により測定、分析を行った。p形半導体層の最表面のGa/InGa比Aと膜中最小Ga/InGa比である深さにおけるGa/InGa比Bのそれぞれの値の比C=A/Bの値を表2に示す。実施例9実施例1と同様の方法で、裏面電極を形成した。引き続き、p型半導体成膜を三段階法によりPhysicalVapordeposition物理蒸着法、以下PVDと呼ぶ装置にて行った。三段階法とは一段階目にIn、Ga、Seの蒸着、二段階目にAg、Seの蒸着、三段階目にIn、Ga、Seの蒸着を行う方法である。成膜開始前に予め、所望する各元素のフラックスが得られるよう蒸着源となるKセルの温度設定を行い、温度とフラックスの関係を測定しておく。これにより成膜中にフラックスを適宜所望の値に設定することができる。一段階目用フラックスは下記のとおりとした。In:5.0x10-7torrGa:1.3x10-7torrSe:5.0x10-6torr二段階目用フラックスは下記のとおりとした。Ag:1.0x10-7torrSe:5.0x10-6torr三段階目用フラックスは下記のとおりとした。In:5.0x10-7torrGa:1.51x10-8torrSe:5.0x10-6torr青板ガラス上に形成された裏面電極をPVD装置のチャンバー内に設置し、チャンバー内を脱気した。真空装置内の到達圧力は1.0×10-8torrとした。なお、実施例9において、基板とは、各蒸着工程における被蒸着体を意味する。第一段階では、基板を300°Cまで加熱し、In、Ga及びSの各Kセルのシャッターを開き、In、Ga及びSを基板上に蒸着させた。この蒸着により裏面電極上に約1μmの厚さの層が形成された時点で、In及びGaの各Kセルのシャッターを閉じ、In及びGaの蒸着を終了した。Sは引き続き供給を続けた。第一段階終了後、前述の第三段階目用のフラックスに到達するようにInおよびGaのKセルの温度を変更した。第二段階では、基板を520°Cまで加熱した後に、AgのKセルのシャッターを開き、Seと共にAgを基板上に蒸着させた。なお第二段階及び後述する第三段階では、基板を加熱するための電力を一定とし、電力に対する温度値のフィードバックは行わなかった。また、第二段階では、放射温度計により基板の表面温度をモニタし、基板の温度上昇が止まり、温度の低下が始まったことが確認でき次第、AgのKセルのシャッターを閉じて、Agの蒸着を終了した。Seは引き続き供給を続けた。第二段階の蒸着を終了した時点では、第一段階の蒸着を終了した時点に比べて、基板上に形成された層の厚さを約0.8μm増加させた。第三段階では、再びIn及びGaの各Kセルのシャッターを開き、第一段階と同様に、In、Ga及びSeを基板上に蒸着させた。基板上に形成された層の厚さを、第三段階の蒸着を開始した時点から約0.2μm増加させた時点で、In、Gaの各Kセルのシャッターを閉じて、第三段階の蒸着を終了した。その後基板を300度まで冷却した後、SeのKセルのシャッターを閉じて、p型半導体層の成膜を終了した。p型半導体層のGa/InGa膜厚方向深さプロファイルをオージェ電子分光法AugerElectronSpectroscopy:AES法により測定、分析を行った。p形半導体層の最表面のGa/InGa比Aと膜中最小Ga/InGa比である深さにおけるGa/InGa比Bのそれぞれの値の比Cは1.210であった。以上の事項以外は実施例1と同様の方法により実施例9の太陽電池を作製した。実施例10、11、比較例5、6p型半導体層成膜工程において、第三段階目用フラックスを表3に示す値に設定した。以上の事項以外は実施例9と同様の方法により実施例10および実施例11、比較例3および比較例4の各太陽電池を作製した。それぞれのp型半導体層のGa/InGa膜厚方向深さプロファイルをオージェ電子分光法AugerElectronSpectroscopy:AES法により測定、分析を行った。p形半導体層の最表面のGa/InGa比Aと膜中最小Ga/InGa比である深さにおけるGa/InGa比Bのそれぞれの値の比C=A/Bの値を表3に示す。実施例12実施例1と同様の方法で、裏面電極を形成した。引き続き、p型半導体成膜を三段階法によりPhysicalVapordeposition物理蒸着法、以下PVD法と呼ぶ装置にて行った。三段階法とは一段階目にIn、Al、Seの蒸着、二段階目にCu、Seの蒸着、三段階目にIn、Al、Seの蒸着を行う方法である。成膜開始前に予め、所望する各元素のフラックスが得られるよう蒸着源となるKセルの温度設定を行い、温度とフラックスの関係を測定しておく。これにより成膜中にフラックスを適宜所望の値に設定することができる。一段階目用フラックスは下記のとおりとした。In:5.0x10-7torrAl:5.0x10-8torrSe:5.0x10-6torr二段階目用フラックスは下記のとおりとした。Cu:1.0x10-7torrSe:5.0x10-6torr三段階目用フラックスは下記のとおりとした。In:5.0x10-7torrAl:5.75x10-8torrSe:5.0x10-6torr青板ガラス上に形成された裏面電極をPVD装置のチャンバー内に設置し、チャンバー内を脱気した。真空装置内の到達圧力は1.0×10-8torrとした。なお、実施例12において、基板とは、各蒸着工程における被蒸着体を意味する。第一段階では、基板を300°Cまで加熱し、In、Al及びSeの各Kセルのシャッターを開き、In、Al及びSeを基板上に蒸着させた。この蒸着により基板上に約1μmの厚さの層が形成された時点で、In及びAlの各Kセルのシャッターを閉じ、In及びAlの蒸着を終了した。Seは引き続き供給を続けた。第一段階終了後、前述の第三段階目用のフラックスに到達するようにInおよびAlのKセルの温度を変更した。第二段階では、基板を520°Cまで加熱した後に、CuのKセルのシャッターを開き、Seと共にCuを基板上に蒸着させた。なお第二段階及び後述する第三段階では、基板を加熱するための電力を一定とし、電力に対する温度値のフィードバックは行わなかった。また、第二段階では、放射温度計により基板の表面温度をモニタし、基板の温度上昇が止まり、温度の低下が始まったことが確認でき次第、CuのKセルのシャッターを閉じて、Cuの蒸着を終了した。Seは引き続き供給を続けた。第二段階の蒸着を終了した時点では、第一段階の蒸着を終了した時点に比べて、基板上に形成された層の厚さを約0.8μm増加させた。第三段階では、再びIn及びAlの各Kセルのシャッターを開き、第一段階と同様に、In、Al及びSeを基板上に蒸着させた。裏面電極上に形成された層の厚さを、第三段階の蒸着を開始した時点から約0.2μm増加させた時点で、In、Gaの各Kセルのシャッターを閉じて、第三段階の蒸着を終了した。その後基板を300度まで冷却した後、SeのKセルのシャッターを閉じて、p型半導体層の成膜を終了した。p型半導体層のAl/InAl膜厚方向深さプロファイルをオージェ電子分光法AugerElectronSpectroscopy:AES法により測定、分析を行った。p形半導体層の最表面のAl/InAl比Aと膜中最小Al/InAl比である深さにおけるAl/InAl比Bのそれぞれの値の比Cは1.110であった。以上の事項以外は実施例1と同様の方法により実施例12の太陽電池を作製した。実施例13、14、比較例7、8p型半導体層成膜工程において、第三段階目用フラックスを表3に示す値に設定した。以上の事項以外は実施例12と同様の方法により実施例13および実施例14、比較例7および比較例8の各太陽電池を作製した。それぞれのp型半導体層のAl/InAl膜厚方向深さプロファイルをオージェ電子分光法AugerElectronSpectroscopy:AES法により測定、分析を行った。p形半導体層の最表面のAl/InAl比Aと膜中最小Al/InAl比である深さにおけるAl/InAl比Bのそれぞれの値の比C=A/Bの値を表4に示す。実施例15実施例1と同様の方法で、裏面電極を形成した。その後青板ガラス上に形成された裏面電極基板をスパッタリング装置に設置し、スパッタリング法により前駆体層形成を行った。その後アニール炉に基板を設置し、加熱処理をすることによりp型半導体層の形成を行った。以下p型半導体層形成の詳細を説明する。スパッタリング工程において、Arガススパッタリングガスをチャンバー内に供給し続けながら、チャンバー内でGaの含有率が25原子であるCu-Ga合金から構成されるターゲットをスパッタした後、Inメタルから構成されるターゲットをスパッタした。さらにその後Cu-Ga合金を再びスパッタした。このスパッタリング工程により、第一のCu―Ga合金層、In層、第二のCu-Ga合金層が順に積層する前駆体層を得た。なお、スパッタリング工程では、第一のCu-Ga層の厚さを450nm、In層の厚さを500nm、第二のCu-Ga層の厚さを50nmとした。また、スパッタリング工程では、基板温度を200°Cとし、チャンバー内の気圧が1PaとなるようにArガスの流量を設定した。スパッタリング工程後の熱処理工程では、550°CのH2Se雰囲気中で前駆体層を1時間加熱することにより、前駆体層のセレン化を行い、厚さが2μmであるp型半導体層を形成した。p型半導体層のGa/InGa膜厚方向深さプロファイルをオージェ電子分光法AugerElectronSpectroscopy:AES法により測定、分析を行った。p形半導体層の最表面のGa/InGa比Aと膜中最小Ga/InGa比である深さにおけるGa/InGa比Bのそれぞれの値の比Cは1.111であった。以上の事項以外は実施例1と同様の方法により実施例15の太陽電池を得た。実施例16~17、比較例9~10実施例1と同様の方法で、裏面電極を形成した。その後青板ガラス上に形成された裏面電極基板をスパッタリング装置に設置し、スパッタリング法により前駆体層形成を行った。その後アニール炉に基板を設置し、加熱処理をすることによりp型半導体層の形成を行った。以下p型半導体層形成の詳細を説明する。スパッタリング工程において、Arガススパッタリングガスをチャンバー内に供給し続けながら、チャンバー内でGaの含有率が25原子であるCu-Ga合金から構成されるターゲットをスパッタした後、Inメタルから構成されるターゲットをスパッタした。さらにその後Cu-Ga合金を再びスパッタした。このスパッタリング工程により、第一のCu―Ga合金層、In層、第二のCu-Ga合金層が順に積層する前駆体層を得た。前駆体層における第一のCu-Ga合金層、第二のCu-Ga合金層の厚さを表4に示した値とした。以上の事項以外は実施例15と同様の方法により実施例16および実施例17、比較例9~10の各太陽電池を作製した。それぞれのp型半導体層のGa/InGa膜厚方向深さプロファイルをオージェ電子分光法AugerElectronSpectroscopy:AES法により測定、分析を行った。p形半導体層の最表面のGa/InGa比Aと膜中最小Ga/InGa比である深さにおけるGa/InGa比Bのそれぞれの値の比C=A/Bの値を表5に示す。薄膜型太陽電池の評価実施例1~17、および比較例1~10の各太陽電池の特性を表6に示す。なお、開放電圧Vocは前述のとおり光吸収層のバンドギャップエネルギーとの相関があり、異なるバンドギャップエネルギー、すなわち異なるX/InX組成比XはIn以外のIIIb元素から選ばれる一種の元素をもつ光吸収層をもつ太陽電池において開放電圧の絶対値を直接比較評価することはできない。そこで、各々の太陽電池素子の量子効率測定を行い、その吸収端から光吸収層のバンドギャップエネルギーEgを求め、下記式3に示すように、太陽電池の開放電圧値からEgおよび0.6を差し引いた値ΔVocを計算し、比較することとする。これにより異なるバンドギャップエネルギーをもつ光吸収層をもつ太陽電池の開放電圧の良し悪しを比較評価することができる。ΔVoc=Voc-Eg-0.63Eg:光吸収層のバンドギャップエネルギーを表す。それぞれの太陽電池の量子効率測定を行い、その吸収端から算出する。Voc:当該薄膜太陽電池の開放電圧PVD法により作製し、最表面のGa/InGa比Aと膜中最小Ga/InGa比である深さにおけるGa/InGa比Bのそれぞれの値の比C=A/Bの値が1.1~1.8の範囲内であるp型光吸収層CuInGaSe2を備える実施例1~5は、同じくPVD法により作製し、Cの値が上記範囲外であるp型光吸収層CuInGaSe2を備える比較例1~2に比べて、ΔVocおよび変換効率が大きいことが確認された。PVD法を用いたp型光吸収層成膜工程において、第三の工程におけるInおよびGaのフラックス量の比P3=PGa3/PIn3が第一の工程におけるフラックス比P1=PGa1/PIn1それぞれの比P3/P1が1.1~1.8の範囲内である条件で作製されたp型光吸収層CuInGaSe2を備える実施例1~5は、同じくPVD法により作製し、P3/P1の値が上記範囲外である条件で作製されたp型光吸収層CuInGaSe2を備える比較例1~2に比べて、ΔVocおよび変換効率が大きいことが確認された。PVD法により作製し、最表面のGa/InGa比Aと膜中最小Ga/InGa比である深さにおけるGa/InGa比Bのそれぞれの値の比C=A/Bの値が1.1~1.8の範囲内であるp型光吸収層CuInGaS2を備える実施例6~8は、同じくPVD法により作製し、Cの値が上記範囲外であるp型光吸収層CuInGaS2を備える比較例3~4に比べて、ΔVocおよび変換効率が大きいことが確認された。PVD法を用いたp型光吸収層成膜工程において、第三の工程におけるInおよびGaのフラックス量の比P3=PGa3/PIn3が第一の工程におけるフラックス比P1=PGa1/PIn1それぞれの比P3/P1が1.1~1.8の範囲内である条件で作製されたp型光吸収層CuInGaS2を備える実施例6~8は、同じくPVD法により作製し、P3/P1の値が上記範囲外である条件で作製されたp型光吸収層CuInGaS2を備える比較例3~4に比べて、ΔVocおよび変換効率が大きいことが確認された。PVD法により作製し、最表面のGa/InGa比Aと膜中最小Ga/InGa比である深さにおけるGa/InGa比Bのそれぞれの値の比C=A/Bの値が1.1~1.8の範囲内であるp型光吸収層AgInGaSe2を備える実施例9~11は、同じくPVD法により作製し、Cの値が上記範囲外であるp型光吸収層AgInGaSe2を備える比較例5~6に比べて、ΔVocおよび変換効率が大きいことが確認された。PVD法を用いたp型光吸収層成膜工程において、第三の工程におけるInおよびGaのフラックス量の比P3=PGa3/PIn3が第一の工程におけるフラックス比P1=PGa1/PIn1それぞれの比P3/P1が1.1~1.8の範囲内である条件で作製されたp型光吸収層AgInGaSe2を備える実施例9~11は、同じくPVD法により作製し、P3/P1の値が上記範囲外である条件で作製されたp型光吸収層AgInGaSe2を備える比較例5~6に比べて、ΔVocおよび変換効率が大きいことが確認された。PVD法により作製し、最表面のAl/InAl比Aと膜中最小Al/InAl比である深さにおけるAl/InAl比Bのそれぞれの値の比C=A/Bの値が1.1~1.8の範囲内であるp型光吸収層CuInAlSe2を備える実施例12~14は、同じくPVD法により作製し、Cの値が上記範囲外であるp型光吸収層CuInAlSe2を備える比較例7~8に比べて、ΔVocおよび変換効率が大きいことが確認された。PVD法を用いたp型光吸収層成膜工程において、第三の工程におけるInおよびAlのフラックス量の比P3=PAl3/PIn3が第一の工程におけるフラックス比P1=PAl1/PIn1それぞれの比P3/P1が1.1~1.8の範囲内である条件で作製されたp型光吸収層CuInAlSe2を備える実施例12~14は、同じくPVD法により作製し、P3/P1の値が上記範囲外である条件で作製されたp型光吸収層CuInAlSe2を備える比較例7~8に比べて、ΔVocおよび変換効率が大きいことが確認された。スパッタリング法により前駆体を形成しその後熱処理を施すことにより作製し、最表面のGa/InGa比Aと膜中最小Ga/InGa比である深さにおけるGa/InGa比Bのそれぞれの値の比C=A/Bの値が1.1~1.8の範囲内であるp型光吸収層CuInGaSe2を備える実施例15~17は、同じくスパッタリング法により前駆体を形成しその後熱処理を施すことにより作製した、Cの値が上記範囲外であるp型光吸収層CuInGaSe2を備える比較例9~10に比べて、ΔVocおよび変換効率が大きいことが確認された。"