直流電源にブートストラップコンデンサを用いて駆動する主スイッチング素子としてのハイサイド側MOSFETと同期整流素子としてのローサイド側MOSFETとの直列回路を接続し、ローサイド側MOSFETのドレイン-ソース間にコイルと平滑コンデンサとを直列に接続すると共に、ハイサイド側MOSFET及びローサイド側MOSFETを相補的にオン/オフ駆動することにより前記平滑コンデンサの端子間から直流出力を得る同期整流方式の降圧型DC-DCコンバータであって、前記平滑コンデンサの直流出力電圧が所定値以上である場合の過電圧をクランプする過電圧保護用素子と、前記過電圧保護用素子が過電圧をクランプした時に流れる過電流を遮断する過電流遮断用素子と、保護回路と、を備え、前記保護回路は、前記ブートストラップコンデンサの両端の電圧を検出する差動電圧検出手段と、前記差動電圧検出手段により検出された電圧が所定値以上である場合に、前記ローサイド側MOSFETをオフし、前記ハイサイド側MOSFETをオンする制御手段と、を備えたことを特徴とするDC-DCコンバータ。直流電源にブートストラップコンデンサを用いて駆動する主スイッチング素子としてのハイサイド側MOSFETと同期整流素子としてのローサイド側MOSFETとの直列回路を接続し、ローサイド側MOSFETのドレイン-ソース間にコイルと平滑コンデンサとを直列に接続すると共に、ハイサイド側MOSFET及びローサイド側MOSFETを相補的にオン/オフ駆動することにより前記平滑コンデンサの端子間から直流出力を得る同期整流方式の降圧型DC-DCコンバータであって、前記DC-DCコンバータは保護回路を備え、前記保護回路は、前記ブートストラップコンデンサの両端の電圧を検出する差動電圧検出手段と、前記差動電圧検出手段により検出された電圧が所定値以上である場合に、前記ローサイド側MOSFETをオフする制御手段と、前記ブートストラップコンデンサに対し並列に接続されるスイッチ素子と、前記ブートストラップコンデンサ両端の電圧が所定値以上の場合に前記スイッチ素子をオンする電圧検出手段と、前記ブートストラップコンデンサの高圧側の端子と前記スイッチ素子のドレイン端子間に前記スイッチ素子がオンすることにより流れる電流により溶断される素子と、を備えたことを特徴とするDC-DCコンバータ。しかし、従来のブートストラップ回路106に用いられる保護回路においては、入力とGND間をショートさせるトランジスタTr1は、ヒューズF2の遮断電流とコンデンサC7の充電エネルギーを合わせたエネルギーを放電する必要があるため、これを満たす電流規格又は安全動作領域を持つ大きなトランジスタを用いる必要があった。本発明は、上記問題点に鑑み、従来技術の問題を解決しつつ、安全性を向上させたDC-DCコンバータを提供することを目的とする。請求項1に記載のDC-DCコンバータは、直流電源にブートストラップコンデンサを用いて駆動する主スイッチング素子としてのハイサイド側MOSFETと同期整流素子としてのローサイド側MOSFETとの直列回路を接続し、ローサイド側MOSFETのドレイン-ソース間にコイルと平滑コンデンサとを直列に接続すると共に、ハイサイド側MOSFET及びローサイド側MOSFETを相補的にオン/オフ駆動することにより前記平滑コンデンサの端子間から直流出力を得る同期整流方式の降圧型DC-DCコンバータであって、前記の課題を解決するために、前記平滑コンデンサの直流出力電圧が所定値以上である場合の過電圧をクランプする過電圧保護用素子と、前記過電圧保護用素子が過電圧をクランプした時に流れる過電流を遮断する過電流遮断用素子と、保護回路とを備え、前記保護回路は、前記ブートストラップコンデンサの両端の電圧を検出する差動電圧検出手段と、前記差動電圧検出手段により検出された電圧が所定値以上である場合に、前記ローサイド側MOSFETをオフし、前記ハイサイド側MOSFETをオンする制御手段とを備えたものである。また、請求項2に記載のDC-DCコンバータは、直流電源にブートストラップコンデンサを用いて駆動する主スイッチング素子としてのハイサイド側MOSFETと同期整流素子としてのローサイド側MOSFETとの直列回路を接続し、ローサイド側MOSFETのドレイン-ソース間にコイルと平滑コンデンサとを直列に接続すると共に、ハイサイド側MOSFET及びローサイド側MOSFETを相補的にオン/オフ駆動することにより前記平滑コンデンサの端子間から直流出力を得る同期整流方式の降圧型DC-DCコンバータであって、前記DC-DCコンバータは保護回路を備え、前記保護回路は、前記ブートストラップコンデンサの両端の電圧を検出する差動電圧検出手段と、前記差動電圧検出手段により検出された電圧が所定値以上である場合に、前記ローサイド側MOSFETをオフする制御手段と、前記ブートストラップコンデンサに対し並列に接続されるスイッチ素子と、前記ブートストラップコンデンサ両端の電圧が所定値以上の場合に前記スイッチ素子をオンする電圧検出手段と、前記ブートストラップコンデンサの高圧側の端子と前記スイッチ素子のドレイン端子間に前記スイッチ素子がオンすることにより流れる電流により溶断される素子とを備えたものである。入力電圧が印加される端子とブートストラップ電圧が印加される端子とが短絡した場合の安全性を向上させたDC-DCコンバータを提供することができる。次に、本発明の実施形態を、図面を参照して具体的に説明する。実施形態1図3に、ブートストラップ回路を備えたDC-DCコンバータの本発明による実施形態1を示す。図3において、符号Q1で示したものはハイサイドスイッチング素子としてのパワーMOSFETであり、符号Q2で示したものは、ローサイドスイッチング素子としてのパワーMOSFETである。ハイサイドMOSFETQ1のドレイン端子にはヒューズF11を介して入力電圧Vinが印加され、そのソース端子にはローサイドMOSFETQ2のドレイン端子が接続される。ハイサイドMOSFETQ1及びローサイドMOSFETQ2との接続点には、コイルL11の一端が接続され、コイルL11の他端とGNDとの間には、平滑コンデンサC12と負荷RL及び負荷保護用のクランプダイオードD13が接続される。コイルL11と平滑コンデンサC12は、DC-DCコンバータの出力部において直流平滑回路を構成している。ブートストラップコンデンサC11は、一端がSW端子に接続され、他端がBS端子に接続されている。そして、ブートストラップコンデンサC11は、図示しないレギュレータにより生成される所定の電圧が、同じく図示しない逆流防止ダイオードと、BS端子とを介して印加されることにより充電され、ブートストラップ電圧を生成する。このブートストラップ電圧により、バッファ回路BF1の出力信号の電圧レベルとSW端子の電圧との電位差を生じさせ、ハイサイドMOSFETQ1のゲート閾値電圧よりも大きくすることでハイサイドMOSFETQ1がオンとなり、ハイサイドMOSFETQ1のドレイン―ソース間を介してSW端子に電流が流れるよう構成される。ハイサイドMOSFETQ1とローサイドMOSFETQ2のゲート端子には、個別に相補的なドライブ信号が入力される。すなわち、図示しないドライブ信号生成回路から入力されるドライブ信号入力端子がオア回路ORとアンド回路ANDの一方の入力端子にそれぞれ接続される。また、過電圧保護回路1からの出力信号がラッチ回路LC1を介し、オア回路ORの他方の入力端子と、インバータ回路INVを介してアンド回路ANDの他方の入力端子にそれぞれ接続される。オア回路ORの出力は、バッファ回路BF1を介してハイサイドMOSFETQ1のゲート端子へ接続される。また、アンド回路ANDの出力は、バッファ回路BF2を介してローサイドMOSFETQ2のゲート端子へ接続される。過電圧保護回路1は、ブートストラップコンデンサC11の両端の電位、すなわち図3に示すBS端子とSW端子間の電位差を基準電圧Vrefと比較することにより過電圧検出を行う。BS端子とSW端子間の電位差を、オペアンプOP1及び抵抗R1~R4によって構成される差動増幅器により検出し、当該差動増幅器からの出力をコンパレータCP1の非反転入力へ接続する。そして、コンパレータCP1の反転入力端子には基準電圧となるVrefを供給する。コンパレータCP1の出力は、ラッチ回路LC1を介して、上述した通り、オア回路ORのドライブ信号入力端子が接続されない側の入力端子へ接続され、さらにインバータ回路INVを介してアンド回路ANDのドライブ信号入力端子が接続されない側の入力端子へ接続される。ブートストラップ回路が正常に動作している場合、ブートストラップコンデンサC11がエネルギーの充電と放電を繰り返し行うことによって、ハイサイドMOSFETQ1を安定してオンオフ制御する。過電圧保護回路1は、BS端子とSW端子間の電位差と基準電圧Vrefとを比較し、通常、コンパレータCP1の出力はLowの信号となる。しかし、埃の付着などによって、入力電圧が印加される端子とブートストラップ電圧が印加されるBS端子とが短絡し、かつ、ローサイドMOSFETQ2がオンした場合には、まずBS端子とSW端子間の電位差が通常時より大きくなるため、この電位差がオペアンプOP1及び抵抗R1~R4によって構成される差動増幅器から変換されて出力される。次に、当該差動増幅器で変換された電位差信号がコンパレータCP1で基準電圧Vrefとの比較において閾値を超えると、コンパレータCP1からはHighの信号が出力される。このコンパレータCP1から出力された信号は、ラッチ回路LC1を介して、オア回路ORのドライブ信号入力端子が接続されない側の入力端子及びインバータ回路INVを介してアンド回路ANDのドライブ信号入力端子が接続されない側の入力端子へそれぞれ入力される。オア回路ORのドライブ信号入力端子が接続されない側の入力端子へは、ラッチ回路LC1から出力されたHighの信号が入力されるため、オア回路ORの他方の入力端子へ入力されるドライブ信号に関わらず、オア回路ORからの出力は常にHighの信号が出力される。この出力された信号は、バッファ回路BF1を介してハイサイドMOSFETQ1のゲート端子へ入力されることで、ハイサイドMOSFETQ1はオン状態、すなわちドレイン―ソース間が導通した状態を保持する。一方、ラッチ回路LC1の出力は、アンド回路ANDのドライブ信号入力端子が接続されない側の入力端子へ入力されるが、インバータ回路INVを介するため、インバータ回路INVからの出力はLowの信号が出力され、アンド回路ANDの一方の入力端子へと入力される。このため、アンド回路ANDの他方の入力端子へ入力されるドライブ信号に関わらず、アンド回路ANDからの出力は常にLowの信号が出力され、バッファ回路BF2を介してローサイドMOSFETQ2のゲート端子へ入力されることで、ローサイドMOSFETQ2のドレイン―ソース間が遮断された状態を保持する。この場合、電流の流れる経路は、入力電源ラインへ接続されているヒューズF11、ハイサイドMOSFETQ1、そしてハイサイドMOSFETQ1のソース端子へ接続されているコイルL11を通過し、負荷保護用クランプダイオードD13へ流れるため太点線矢印、入力電源ラインへ接続されているヒューズF11が溶断し、電源ラインからの電圧供給が遮断される。このような構成とすることで、電源ラインからGNDへの貫通電流を阻止し、電源ラインからの電圧供給を遮断できるため、ハイサイドMOSFETQ1及びローサイドMOSFETQ2の発煙、焼損、破裂音などを阻止して、安全性を向上させることができる。実施形態2図4に、ブートストラップ回路を備えるDC-DCコンバータの本発明による実施形態2を示す。本実施形態2では、実施形態1のDC-DCコンバータにおいて、オア回路ORとラッチ回路LC1を除外し、BS端子―SW端子間に過電圧保護回路2を備えたものである。この過電圧保護回路2は、BS端子とバッファ回路BF1間に接続される抵抗R5、BS端子にドレイン電極が接続されソース電極はSW端子に接続されるNチャネルMOSFETQ3、BS端子-SW端子間に接続されるツェナーダイオードD14と抵抗R6から構成される。このように構成された過電圧保護回路2は、何らかの異常により入力電圧が印加される端子とブートストラップ電圧が印加されるBS端子とが短絡した場合、BS-SW端子間に生じた電位差により、まずツェナーダイオードD14が導通し、NチャネルMOSFETQ3がオン状態となる。NチャネルMOSFETQ3のドレイン―ソース間が導通するため、BS端子とバッファ回路BF1間に接続されている抵抗R5に過大電流が流れることとなり、この過大電流により、抵抗R5が溶断される。抵抗R5が溶断されることで、ブートストラップコンデンサC11とバッファ回路BF1間が遮断されるため、バッファ回路BF1及びハイサイドMOSFETQ1のゲート電圧には過電圧がかからず、保護される。また、ブートストラップコンデンサC11とバッファ回路BF1間が遮断されることから、ハイサイドMOSFETQ1はオンできない。尚、この場合であっても、過電圧保護回路1は上述した実施形態1の場合と同様に機能するので、ローサイドMOSFETQ2がオン状態のタイミングで入力電圧が印加される端子とブートストラップ電圧が印加されるBS端子とが短絡されても、ローサイドMOSFETQ2のドレイン―ソース間は、瞬時に遮断されるため、Vin―GND間に貫通電流が流れることなく、ハイサイドMOSFETQ1及びローサイドMOSFETQ2は損傷なく保護することが可能となる。また、BS端子とバッファ回路BF1間に接続される抵抗は、例えば薄膜抵抗を用いることで、過電流による溶断時においても発煙が抑制され、電源ラインを安全に遮断することが可能となる。このように、抵抗R5の溶断によりVinを遮断することから、通常、外付けされるヒューズF11及び負荷保護用クランプダイオードD13を設ける必要がなく、安全性を向上させつつ、外付け部品点数を削減することが可能となる。