炭化けい素半導体で作製されたn型の基板上に炭化けい素半導体でエピタキシャル成長によりp型の半導体層を形成し、上記p型の半導体層上に炭化けい素半導体でn型の半導体層を形成し、上記n型の基板を除去することを特徴とするバイポーラ半導体素子の製造方法。炭化けい素半導体で作製されたp型の半導体層と、上記p型の半導体層上に形成されていると共に炭化けい素半導体で作製されたn型の半導体層とを備え、上記p型の半導体層と上記n型の半導体層とを炭化けい素半導体で作製されたn型の基板上にエピタキシャル成長により形成してから、上記n型の基板を除去したことを特徴とするバイポーラ半導体素子。請求項2に記載のバイポーラ半導体素子において、上記p型の半導体層がアノードをなし、上記n型の半導体層がカソードをなすダイオードであることを特徴とするバイポーラ半導体素子。請求項2に記載のバイポーラ半導体素子において、オン時に上記p型の半導体層から上記n型の半導体層へ電流が流れるスイッチング素子であることを特徴とするバイポーラ半導体素子。請求項4に記載のバイポーラ半導体素子において、さらに、上記n型の半導体層上に形成されたp型の炭化けい素成長層を備え、上記p型の半導体層がエミッタをなし、上記n型の半導体層がベースをなし、上記n型の半導体層上に形成されたp型の炭化けい素成長層がコレクタをなすpnpトランジスタであることを特徴とするバイポーラ半導体素子。請求項4に記載のバイポーラ半導体素子において、さらに、上記n型の半導体層上に順に形成されたp型の炭化けい素成長層とn型の炭化けい素成長層を備え、上記p型の半導体層がアノードエミッタをなし、上記n型の半導体層がベースをなし、上記n型の炭化けい素成長層がカソードをなすGTOであることを特徴とするバイポーラ半導体素子。請求項4に記載のバイポーラ半導体素子において、さらに、上記n型の半導体層上に形成されたp型の炭化けい素成長層を備え、上記p型の半導体層がエミッタをなし、上記n型の半導体層がベースをなし、上記n型の半導体層上に形成されたp型の炭化けい素成長層がコレクタをなすIGBTであることを特徴とするバイポーラ半導体素子。請求項4に記載のバイポーラ半導体素子において、さらに、上記n型の半導体層上に順に形成されたp型の炭化けい素成長層とn型の炭化けい素成長層を備え、上記p型の半導体層がアノードエミッタをなし、上記n型の半導体層がベースをなし、上記n型の炭化けい素成長層がカソードをなすサイリスタであることを特徴とするバイポーラ半導体素子。請求項3に記載のバイポーラ半導体素子と、スイッチング素子とを備え、上記スイッチング素子は、炭化けい素半導体で作製されたn型の基板と、上記n型の基板上に形成されていると共に炭化けい素半導体で作製されたp型の半導体層とを有することを特徴とするバイポーラ半導体装置。請求項4から8のいずれか1つに記載のバイポーラ半導体素子と、ダイオードとを備え、上記ダイオードは、炭化けい素半導体で作製されたn型の基板と、上記n型の基板上に形成されていると共に炭化けい素半導体で作製されたp型の半導体層とを有することを特徴とするバイポーラ半導体装置。請求項9に記載のバイポーラ半導体装置において、導電性支持板を備え、上記導電性支持板上に上記ダイオードと上記スイッチング素子とが載置され、上記ダイオードのp型の半導体層と上記スイッチング素子のn型の基板とが上記導電性支持板で電気的に接続されていることを特徴とするバイポーラ半導体装置。請求項10に記載のバイポーラ半導体装置において、導電性支持板を備え、上記導電性支持板上に上記スイッチング素子と上記ダイオードとが載置され、上記スイッチング素子のp型の半導体層と上記ダイオードのn型の基板とが上記導電性支持板で電気的に接続されていることを特徴とするバイポーラ半導体装置。請求項9に記載のバイポーラ半導体装置において、導電性支持板と、上記導電性支持板上に載置された絶縁基板と、上記絶縁基板の表面に形成された導電部材とを有し、上記導電部材上に上記ダイオードと上記スイッチング素子とが載置され、上記導電部材で上記ダイオードのp型の半導体層と上記スイッチング素子のn型の基板とが電気的に接続されていることを特徴とするバイポーラ半導体装置。請求項10に記載のバイポーラ半導体装置において、導電性支持板と、上記導電性支持板上に載置された絶縁基板と、上記絶縁基板の表面に形成された導電部材とを有し、上記導電部材上に上記スイッチング素子と上記ダイオードとが載置され、上記導電部材で上記スイッチング素子のp型の半導体層と上記ダイオードのn型の基板とが電気的に接続されていることを特徴とするバイポーラ半導体装置。そこで、この発明の課題は、SiC基板をp型とした結晶品質の良いSiCバイポーラ素子およびその製造方法を提供することにある。上記課題を解決するため、この発明のバイポーラ半導体素子の製造方法は、炭化けい素半導体で作製されたn型の基板上に炭化けい素半導体でエピタキシャル成長によりp型の半導体層を形成し、上記p型の半導体層上に炭化けい素半導体でn型の半導体層を形成し、上記n型の基板を除去することを特徴とする。この発明のバイポーラ半導体素子の製造方法によれば、上記p型のSiC半導体層を、エピタキシャル成長により作製するから、バルク成長で作製されるp型基板に比べて結晶成長速度が遅く、低抵抗にするためp型ドーパントであるアルミニウムの濃度を上げても、結晶品質が良くなる。したがって、この結晶品質が良いp型のSiC半導体層を基板に見立てることができ、SiC基板をp型とした結晶品質の良いSiCバイポーラ素子を実現可能になり、インバータ回路における逆並列接続等の回路構成上の自由度を向上させることができる。また、この発明のバイポーラ半導体素子は、炭化けい素半導体で作製されたp型の半導体層と、上記p型の半導体層上に形成されていると共に炭化けい素半導体で作製されたn型の半導体層とを備え、上記p型の半導体層と上記n型の半導体層とを炭化けい素半導体で作製されたn型の基板上にエピタキシャル成長により形成してから、上記n型の基板を除去したことを特徴とする。この発明のバイポーラ半導体素子によれば、上記p型のSiC半導体層は、エピタキシャル成長で作製されるから、バルク成長で作製されるp型基板に比べて結晶成長速度が遅く、p型ドーパントであるアルミニウムの濃度を上げても、結晶品質が良くなる。したがって、この結晶品質が良いp型のSiC半導体層を基板に見立てることができ、SiC基板をp型とした結晶品質の良いSiCバイポーラ素子を実現可能になり、インバータ回路における逆並列接続等の回路構成上の自由度を向上させることができる。また、一実施形態のバイポーラ半導体素子では、上記p型の半導体層がアノードをなし、上記n型の半導体層がカソードをなすダイオードである。この実施形態によれば、上記アノードをなすp型の半導体層を結晶品質が良いp型SiC基板に見立てたダイオードを実現でき、インバータ回路における逆並列接続等の回路構成上の自由度を向上させることができる。また、一実施形態のバイポーラ半導体素子は、オン時に上記p型の半導体層から上記n型の半導体層へ電流が流れるスイッチング素子である。この実施形態によれば、アノードをなす上記p型の半導体層を結晶品質が良いp型SiC基板に見立てたスイッチング素子を実現でき、インバータ回路における逆並列接続等の回路構成上の自由度を向上させることができる。また、一実施形態のバイポーラ半導体素子では、さらに、上記n型の半導体層上に形成されたp型の炭化けい素成長層を備え、上記p型の半導体層がエミッタをなし、上記n型の半導体層がベースをなし、上記n型の半導体層上に形成されたp型の炭化けい素成長層がコレクタをなすpnpトランジスタである。この実施形態によれば、上記エミッタをなすp型の半導体層を結晶品質が良いp型SiC基板に見立てたpnpトランジスタを実現でき、インバータ回路における逆並列接続等の回路構成上の自由度を向上させることができる。また、一実施形態のバイポーラ半導体素子では、さらに、上記n型の半導体層上に順に形成されたp型の炭化けい素成長層とn型の炭化けい素成長層を備え、上記p型の半導体層がアノードエミッタをなし、上記n型の半導体層がベースをなし、上記n型の炭化けい素成長層がカソードをなすGTOである。この実施形態によれば、上記アノードエミッタをなすp型の半導体層を結晶品質が良いp型SiC基板に見立てたGTOを実現でき、インバータ回路における逆並列接続等の回路構成上の自由度を向上させることができる。また、一実施形態のバイポーラ半導体素子では、さらに、上記n型の半導体層上に形成されたp型の炭化けい素成長層を備え、上記p型の半導体層がエミッタをなし、上記n型の半導体層がベースをなし、上記n型の半導体層上に形成されたp型の炭化けい素成長層がコレクタをなすIGBTである。この実施形態によれば、上記エミッタをなすp型の半導体層を結晶品質が良いp型SiC基板に見立てたIGBTを実現でき、インバータ回路における逆並列接続等の回路構成上の自由度を向上させることができる。また、一実施形態のバイポーラ半導体素子では、さらに、上記n型の半導体層上に順に形成されたp型の炭化けい素成長層とn型の炭化けい素成長層を備え、上記p型の半導体層がアノードエミッタをなし、上記n型の半導体層がベースをなし、上記n型の炭化けい素成長層がカソードをなすサイリスタである。この実施形態によれば、上記アノードエミッタをなすp型の半導体層を結晶品質が良いp型SiC基板に見立てたサイリスタを実現でき、インバータ回路における逆並列接続等の回路構成上の自由度を向上させることができる。また、一実施形態のバイポーラ半導体装置では、上記ダイオードである実施形態とスイッチング素子とを備え、上記スイッチング素子は、炭化けい素半導体で作製されたn型の基板と、上記n型の基板上に形成されていると共に炭化けい素半導体で作製されたp型の半導体層とを有する。この実施形態のバイポーラ半導体装置によれば、上記ダイオードのp型の半導体層によるアノードを結晶品質が良いp型SiC基板とし、上記スイッチング素子のカソードをn型SiC基板としたので、上記p型SiC基板とn型SiC基板とを同一の導電性支持体上に絶縁物を介在させることなく実装でき、冷却能力を損なうことなく逆並列接続の回路モジュールを実現できる。また、一実施形態のバイポーラ半導体装置では、上記スイッチング素子である実施形態とダイオードとを備え、上記ダイオードは、炭化けい素半導体で作製されたn型の基板と、上記n型の基板上に形成されていると共に炭化けい素半導体で作製されたp型の半導体層とを有する。この実施形態のバイポーラ半導体装置によれば、上記スイッチング素子のp型の半導体層によるアノードを結晶品質が良いp型SiC基板とし、上記ダイオードのカソードをn型SiC基板としたので、上記p型SiC基板とn型SiC基板とを同一の導電性支持体上に絶縁物を介在させることなく実装して、冷却能力を損なうことなく逆並列接続の回路モジュールを実現できる。また、一実施形態のバイポーラ半導体装置では、導電性支持板を備え、上記導電性支持板上に上記ダイオードと上記スイッチング素子とが載置され、上記ダイオードのp型の半導体層と上記スイッチング素子のn型の基板とが上記導電性支持板で電気的に接続されている。この実施形態のバイポーラ半導体装置によれば、上記ダイオードのp型の半導体層によるアノードを結晶品質が良いp型SiC基板とし、上記スイッチング素子のカソードをn型SiC基板としたので、上記p型SiC基板とn型SiC基板とを同一の導電性支持板上に絶縁物を介在させることなく実装して、冷却能力を損なうことなく逆並列接続の回路モジュールを実現できる。また、一実施形態のバイポーラ半導体装置では、導電性支持板を備え、上記導電性支持板上に上記スイッチング素子と上記ダイオードとが載置され、上記スイッチング素子のp型の半導体層と上記ダイオードのn型の基板とが上記導電性支持板で電気的に接続されている。この実施形態のバイポーラ半導体装置によれば、上記スイッチング素子のp型の半導体層によるアノードを結晶品質が良いp型SiC基板とし、上記ダイオードのカソードをn型SiC基板としたので、上記p型SiC基板とn型SiC基板とを同一の導電性支持体上に絶縁物を介在させることなく実装して、冷却能力を損なうことなく逆並列接続の回路モジュールを実現できる。また、一実施形態のバイポーラ半導体装置では、導電性支持板と、上記導電性支持板上に載置された絶縁基板と、上記絶縁基板の表面に形成された導電部材とを有し、上記導電部材上に上記ダイオードと上記スイッチング素子とが載置され、上記導電部材で上記ダイオードのp型の半導体層と上記スイッチング素子のn型の基板とが電気的に接続されている。この実施形態によれば、上記ダイオードとスイッチング素子とが上記絶縁基板を介して導電性支持板上に載置されている。これにより、上記ダイオードやスイッチング素子の熱膨張係数と導電性支持板の熱膨張係数との差異に起因する歪みを上記絶縁基板で吸収することが可能となって、上記歪みの低減が図れ、信頼性の向上が図れる。また、一実施形態のバイポーラ半導体装置では、導電性支持板と、上記導電性支持板上に載置された絶縁基板と、上記絶縁基板の表面に形成された導電部材とを有し、上記導電部材上に上記スイッチング素子と上記ダイオードとが載置され、上記導電部材で上記スイッチング素子のp型の半導体層と上記ダイオードのn型の基板とが電気的に接続されている。この実施形態によれば、上記ダイオードとスイッチング素子とが上記絶縁基板を介して導電性支持板上に載置されている。これにより、上記ダイオードやスイッチング素子の熱膨張係数と導電性支持板の熱膨張係数との差異に起因する歪みを上記絶縁基板で吸収することが可能となって、上記歪みの低減が図れ、信頼性の向上が図れる。この発明のバイポーラ半導体素子の製造方法によれば、p型のSiC半導体層を、エピタキシャル成長により作製するから、バルク成長で作製されるp型基板に比べて結晶成長速度が遅く、p型ドーパントであるアルミニウムの濃度を上げても、結晶品質が良くなる。したがって、この結晶品質が良いp型のSiC半導体層を基板に見立てることができ、SiC基板をp型とした結晶品質の良いSiCバイポーラ素子を実現可能になり、インバータ回路における逆並列接続等の回路構成上の自由度を向上させることができる。以下、この発明を図示の実施の形態により詳細に説明する。図1に、この発明のバイポーラ半導体素子の実施形態としてのダイオード素子1の断面を示す。このダイオード素子1の製造工程では、n型の4H型SiCで作製した基板11の上に、以下に説明する半導体層を形成する。なお、4H型のHは六方晶を表し、4H型の4は原子積層が4層周期となる結晶構造を表している。この第1実施形態の製造工程では、上記n型の4H型SiC基板11上に、p型4H-SiC、n型4H-SiCを順次エピタキシャル成長させて、後述するように、ダイオード素子1を作製する。図1に示すn型の4H型SiC基板11は、改良レーリー法によって成長させたインゴットをオフ角θを8度にしてスライスし、鏡面研磨することによって作製した。ホール効果測定法によって求めたn型SiC基板11のキャリヤ密度は8×1018cm-3、厚さは400μmである。上記基板21のC面に、CVD法によってアルミニウムドープp型SiC層と窒素ドープn型SiC層とを順次エピタキシャル成長で形成する。上記アルミニウムドープp型SiC層であるp型成長層が、アノード層12とp型のドリフト層13となる。このアノード層12は、アクセプタ密度5×1017cm-3、膜厚は20μmである。また、上記p型のドリフト層13は、アクセプタ密度15×1014cm-3、膜厚は75μmである。なお、ドリフト層13の膜厚は一例として60μmから75μmの範囲で設定されるが必ずしもこの範囲に限定されるものではない。また、上記窒素ドープn型SiC層であるn型成長層が、図1に示すn型カソード層14となる。このn型カソード層14は、ドナー密度7×1017cm-3、膜厚は10μmである。この実施形態のダイオード素子1は、その作製の過程において、上記n型SiC基板11の上に、p型アノード層12、p型ドリフト層13、n型カソード層14を順次形成しているが、上記作製時の処理条件を以下により詳しく説明する。先ず、この実施形態のダイオード素子1の製造工程では、材料ガスとして、シランおよびプロパンを用いる。ドーパントガスとして窒素およびトリメチルアルミニウム3を用いる。また、キャリアガスとして水素を用いる。各ガスの流量は、sccmまたは、slmで表す。圧力は、kPaで表す。また、以下の説明において、各ガスの名称の後に付したかっこ内の数値は流量を表す。また、上記SiC基板21の温度は1550°Cに保たれており、処理チャンバー内の圧力は5.6kPaに保たれている。n型4HSiC基板21のC面にp型SiC成長層であるp4HSiCアノード層12を形成する工程では、シリコン原料ガスとしてのシラン、炭素原料ガスとしてのプロパン、トリメチルアルミニウムおよびキャリアガスとしての水素を供給する。この工程の処理時間は80分である。また、上記p型SiC成長層であるp型SiCドリフト層13を形成する工程では、シラン、プロパン、トリメチルアルミニウムおよびキャリアガスとしての水素を供給する。この工程の処理時間は300分である。また、上記n型SiC成長層であるn型SiCカソード層14を形成する工程では、シラン、プロパン、窒素およびキャリアガスとしての水素を供給する。この工程の処理時間は40分である。次に、上述のようなエピタキシャル成長の後、n型4HSiC基板11の全ての部分をCMPにて除去した。なお、上記p型ドリフト層13の形成工程の後であると共に上記n型カソード層14の形成工程の前に、上記n型4HSiC基板11の全ての部分をCMPにて除去してもよい。上記の各形成工程の処理により、この第1実施形態のpinダイオード用のSiCエピタキシャルウェハを作製できる。次に、この第1実施形態となるSiCエピタキシャルウェハに、次に説明する加工を施すことによって、図1に示すこの実施形態のダイオード素子1を作製できる。アノードとなるp型4HSiCアノード層12の下面に、TiとAlの膜をそれぞれ蒸着し、アノード電極16とする。このアノード電極16は、Ti層とAl層から構成されている。また、上記n型SiCカソード層14上に、Niを形成しカソード電極15とする。最後に、1000°Cで20分間の熱処理を行って、カソード電極15およびアノード電極16をそれぞれオーミック電極にする。pn接合のサイズは直径が2.6mmφでありほぼ円形である。この第1実施形態のダイオード素子1によれば、上記p型のSiCアノード層12p型のSiCドリフト層13と上記n型SiCカソード層14をn型SiC基板11上にエピタキシャル成長により形成してから、上記n型SiC基板11を除去した。つまり、p型基板に見立てる上記p型4HSiCアノード層12は、エピタキシャル成長により作製するから、バルク成長で作製されるp型基板に比べて結晶成長速度が遅く、p型ドーパントであるアルミニウムの濃度を上げても、結晶品質が良くなる。したがって、上記p型4HSiCアノード層12をp型基板に見立てた結晶品質が良いSiCダイオード素子を実現可能になり、後述するインバータ回路における逆並列接続等の回路構成上の自由度を向上させることができる。次に、図2に、この発明のバイポーラ半導体素子の第2実施形態としてのGTO30の断面を示す。この第2実施形態のGTO30の製造工程では、n型の4H型SiCで作製した基板31の上に、以下に説明する半導体層を形成する。この第2実施形態の製造工程では、上記n型の4H型SiC基板31上に、p型4H-SiC、n型4H-SiC、p型4H-SiC、n型4H-SiCを順次エピタキシャル成長させて、後述するように、GTO30を作製する。図2に示すn型の4H型SiC基板31は、改良レーリー法によって成長させたインゴットをオフ角θを8度にしてスライスし、鏡面研磨することによって作製した。ホール効果測定法によって求めたn型SiC基板31のキャリヤ密度は8×1018cm-3、厚さは400μmである。上記基板31のC面に、CVD法によってアルミニウムドープp型SiC層、窒素ドープn型SiC層、アルミニウムドープp型SiC層、窒素ドープn型SiC層を順次エピタキシャル成長で形成する。上記アルミニウムドープp型SiC層である第1のp型成長層が、p型アノードエミッタ層32となる。このp型アノードエミッタ層32は、アクセプタ密度5×1017cm-3、膜厚は20μmである。また、上記窒素ドープn型SiC層である第1のn型成長層が、n型バッファ層33およびn型ドリフト層34となる。上記n型バッファ層33は、ドナー密度7×1017cm-3、膜厚は75μmである。また、上記n型ドリフト層33は、ドナー密度15×1014cm-3、膜厚は75μmである。また、上記アルミニウムドープp型SiC層である第2のp型成長層が、p型ドリフト層35となる。このp型ドリフト層35は、アクセプタ密度1×1017cm-3、膜厚は20μmである。また、窒素ドープn型SiC層である第2のn型成長層が、n型カソード層36となる。このn型カソード層36は、ドナー密度7×1017cm-3、膜厚は25μmである。この実施形態のGTO30は、その作製の過程において、上記n型SiC基板31の上に、p型アノードエミッタ層32、n型バッファ層33、n型ドリフト層34、p型ドリフト層35、n型カソード層36を順次形成しているが、上記作製時の処理条件を以下により詳しく説明する。先ず、この実施形態のGTO30の製造工程では、材料ガスとして、シランおよびプロパンを用いる。ドーパントガスとして窒素およびトリメチルアルミニウム3を用いる。また、キャリアガスとして水素を用いる。各ガスの流量は、sccmまたは、slmで表す。圧力は、kPaで表す。また、以下の説明において、各ガスの名称の後に付したかっこ内の数値は流量を表す。また、上記SiC基板31の温度は1550°Cに保たれており、処理チャンバー内の圧力は5.6kPaに保たれている。n型4HSiC基板31のC面にp型SiC成長層であるp4HSiCアノードエミッタ層32を形成する工程では、シリコン原料ガスとしてのシラン、炭素原料ガスとしてのプロパン、トリメチルアルミニウムおよびキャリアガスとしての水素を供給する。この工程の処理時間は80分である。また、上記n型SiC成長層であるn型バッファ層33を形成する工程では、シラン、プロパン、窒素およびキャリアガスとしての水素を供給する。この工程の処理時間は40分である。上記n型SiC成長層であるn型ドリフト層34を形成する工程では、シラン、プロパン、窒素およびキャリアガスとしての水素を供給する。この工程の処理時間は300分である。また、上記p型SiC成長層であるp型SiCドリフト層35を形成する工程では、シラン、プロパン、トリメチルアルミニウムおよびキャリアガスとしての水素を供給する。この工程の処理時間は80分である。また、上記n型カソード層36となる第2のn型SiC成長層を形成する工程では、シラン、プロパン、窒素およびキャリアガスとしての水素を供給する。この工程の処理時間は100分である。次に、上述のようなエピタキシャル成長の後、n型4HSiC基板31の全ての部分をCMPにて除去した。なお、上記p4HSiCアノードエミッタ層32の形成工程の後であると共に上記n型バッファ層33の形成工程の前に、上記n型4HSiC基板31の全ての部分をCMPにて除去してもよい。また、上記n型4HSiC基板31を除去する工程は、上記n型バッファ層33を形成する工程または上記n型ドリフト層34を形成する工程の次に行なってもよく、上記p型SiCドリフト層35を形成する工程の次に行なってもよい。上記の各形成工程の処理により、この第1実施形態のpinダイオード用のSiCエピタキシャルウェハを作製できる。なお、上記n型バッファ層33は必ずしも必要ではなく、これを形成しない場合もある。また、p型アノードエミッタ層32とn型バッファ層33の間に、p型バッファ層を形成してもよい。次に、上記第2のn型SiC成長層のうちの、上記n型カソード層36となる領域を残して、他の領域を反応性イオンエッチング法により、p型ドリフト層35の表面が露出しかつ表面部分がいくらか除去される程度に深くエッチングしてメサ型のn型カソード層36を形成する。また、上記露出したp型ドリフト層35にイオン注入をして、順次、p型の埋込ゲート領域38およびp型のゲートコンタクト領域37を、メサ型のn型カソード層36を取り囲むように形成する。なお、上記p型の埋込ゲート領域38は必ずしも必要でなく、これを形成しない場合もある。上記p型の埋込ゲート領域38の不純物濃度は、p型ドリフト層35の不純物濃度の3倍以上であるのが好ましい。イオン注入の工程でp型の埋込ゲート領域38がp型ドリフト層35の上面近傍にまで形成されてもよい。p型の埋込ゲート領域38は、メサ型のn型カソード層36とp型ドリフト層35の接合部から若干離れて形成される。p型のゲートコンタクト領域37はp型の埋込ゲート領域38より更に不純物濃度の高い低抵抗領域であり、上記接合部から離れた位置に形成される。次に、アノードとなるp型4HSiCアノード層32の下面に、TiとAlの膜をそれぞれ蒸着し、アノード電極41とする。このアノード電極41は、Ti層とAl層から構成されている。また、上記n型カソード層36にNiを形成しカソード電極39を形成する。また、上記p型ゲートコンタクト領域37上にNiを形成しゲート電極40が形成される。最後に、1000°Cで20分間の熱処理を行って、カソード電極39ゲート電極40およびアノード電極41をそれぞれオーミック電極にする。この第2実施形態のGTO30によれば、上記p型のSiCアノードエミッタ層32n型バッファ層33とn型ドリフト層34p型ドリフト層35n型カソード層36をn型SiC基板31上にエピタキシャル成長により形成してから、上記n型SiC基板31を除去した。つまり、p型基板に見立てる上記p型4HSiCアノード層32を、エピタキシャル成長により作製するから、バルク成長で作製されるp型基板に比べて結晶成長速度が遅く、p型ドーパントであるアルミニウムの濃度を上げても、結晶品質が良くなる。したがって、この結晶品質が良いp型4HSiCアノード層32をp型基板に見立てた結晶品質の良いSiCGTOを実現可能になり、後述するインバータ回路における逆並列接続等の回路構成上の自由度を向上させることができる。尚、上記第2実施形態では、本発明のバイポーラ半導体素子がサイリスタの一例としてのGTOについて説明したが、本発明はGTO以外のサイリスタにも適用できる。次に、図3に、この発明のバイポーラ半導体素子の第3実施形態としてのpnpバイポーラトランジスタ50の断面を示す。この第3実施形態のpnpバイポーラトランジスタ50の製造工程では、n型の4H型SiCで作製した基板51の上に、以下に説明する半導体層を形成する。この第3実施形態のpnpバイポーラトランジスタ50は、その製造工程において、n型の4H型SiCを用いた基板のおよびプロパンを用いる。ドーパントガスとして窒素N2およびトリメチルアルミニウムAl3を用いる。また、キャリアガスとして水素を用いる。基板の温度は1550°Cに保たれており、処理チャンバー内の圧力は5.6kPaに保たれている。各ガスの流量は、sccmまたは、slmで表す。また、圧力は、kPaで表す。そして、以下の説明において、各ガスの名称の後に付したかっこ内の数値は流量を表す。n型4HSiC基板51のC面にp型SiC成長層であるp4HSiCアノードエミッタ層52を形成する工程では、シリコン原料ガスとしてのシラン、炭素原料ガスとしてのプロパン、トリメチルアルミニウムおよびキャリアガスとしての水素を供給する。この工程の処理時間は80分である。また、上記p型SiC成長層であるp型SiCドリフト層53を形成する工程では、シラン、プロパン、トリメチルアルミニウムおよびキャリアガスとしての水素を供給する。この工程の処理時間は300分である。また、上記n型SiC成長層54となるn型SiC成長層を形成する工程では、シラン、プロパン、窒素およびキャリアガスとしての水素を供給する。この工程の処理時間は4分である。また、上記p型SiC成長層55となるp型SiC成長層を形成する工程では、シラン、プロパン、トリメチルアルミニウムおよび水素を供給する。この工程の処理時間は3分である。次に、上述のようなエピタキシャル成長の後、n型4HSiC基板51の全ての部分をCMPにて除去した。なお、上記p型SiCドリフト層53の形成工程の後であると共に上記n型成長層54の形成工程の前に、n型4HSiC基板51の全ての部分をCMPにて除去してもよい。上記の各工程の処理により、この第3実施形態のpnpバイポーラトランジスタ用のSiCエピタキシャルウェハを作製できる。そして、この第2実施形態用のSiCエピタキシャルウエハに以下に説明する加工を施すことにより図2に示す第2実施形態のpnpバイポーラトランジスタ50を作製できる。まず、反応性イオンエッチングによりp型成長層55となるp型成長層を幅10μm、深さ0.75μm、ピッチ23μmでエッチングし、コレクタとなるn型成長層55を残す。このRIEのエッチングガスとしては、CF4とO2を用い、圧力は0.05Torr、高周波電力260Wの条件でエッチングした。また、このときのマスク材料として、CVDによって堆積したSiO2膜を用いた。次に、ベース領域において素子分離を行うために、反応性イオンエッチングにより上記n型SIC成長層54をメサ構造にする。このRIEのエッチングガスにはCF4とO2を用い、圧力は0.05Torr、高周波電力260Wの条件で深さ約1μmまでエッチングした。このときのマスク材料として、CVDによって堆積したSiO2膜を用いた。この第3実施形態では、ベース端部での電界集中を緩和するためのn型ガードリング56と、ベースのコンタクト領域57を同一プロセスの窒素イオン注入によって形成した。ベースのコンタクト領域57は幅3μmでエミッタとの間隔は5μmであり、n型ガードリング56の幅は150μmである。コンタクト領域57p型ガードリング56の深さは共に0.5μmである。上記n型ガードリング56、ベースのコンタクト領域57を形成する時の窒素イオン注入のエネルギーは40~560keVであり、トータルドーズ量は1.0×1013cm-2である。このイオン注入のマスクとしては、CVDにより形成したSiO2膜を用いた。また、イオン注入はすべて室温で行い、注入イオン活性化のための熱処理はアルゴンガス雰囲気中の温度1600°C、時間5分の条件で行った。次に、アニールの後、温度1150°Cで2時間のウェット酸化によって熱酸化膜を形成し、さらにCVDによってSiO2膜を堆積させ、合計2μmの酸化膜58を形成した。次に、エミッタとなるp型4HSiCアノードエミッタ層52の下面に、エミッタ電極59Cを形成する。また、ベースコンタクト領域57にベース電極59Bを形成する。また、コレクタ領域であるp型SiC成長層55にNiを蒸着してコレクタ電極69を形成する。次に、1000°C、20分間の熱処理を行ってそれぞれオーミック接合を形成した。最後に、ベース電極59Bおよびコレクタ電極69をTi/Au電極70で覆って各電極端子を形成した。接合部の大きさは3.2mm×3.2mmである。この第3実施形態のpnpトランジスタ50によれば、上記p型のSiCアノードエミッタ層52p型SiCドリフト層53とn型SiC成長層54p型SiC成長層55をn型SiC基板51上にエピタキシャル成長により形成してから、上記n型SiC基板51を除去した。つまり、p型基板に見立てる上記p型4HSiCアノードエミッタ層52を、エピタキシャル成長により作製するから、バルク成長で作製されるp型基板に比べて結晶成長速度が遅く、p型ドーパントであるアルミニウムの濃度を上げても、結晶品質が良くなる。したがって、この結晶品質が良いp型4HSiCアノードエミッタ層52をp型基板に見立てた結晶品質の良いSiCpnpトランジスタ50を実現できる。よって、後述するインバータ回路における逆並列接続等の回路構成上の自由度を向上させることができる。次に、図4に、この発明のバイポーラ半導体素子の第4実施形態としてのIGBT80の断面を示す。この第4実施形態のIGBT80の製造工程では、n型の6H型SiCで作製した基板71の上に、膜厚の時間当たりの増加速度が15μm/hで、p型6H-SiC層、n型6H-SiC層、p型6H-SiC層、n型6H-SiC層の順番で4つの層をエピタキシャル成長させ、以下に詳しく説明するようにして、IGBT80を作製した。このIGBT80では、p層とn層の主たる接合面は、0001面となっている。次に、このIGBT80の作製方法を説明する。すなわち、面方位が、カーボン面から3.5度のオフ角θの面をもつn型の6H型SiCを用いた基板上に、15μm/hの成膜速度で、p型6H-SiC層、n型6H-SiC層、p型6H-SiC層、n型6H-SiC層を順次形成する。上記n型の6H型SiC基板71は、改良レーリー法によって成長したインゴットをカーボン面から3.5度傾いた面でスライスし、鏡面研磨することによって作製した。上記6H型SiC基板71はn型で、厚さは400μm、ホール効果測定法によって求めたキャリヤ密度は5×1018cm-3である。このSiC基板71上に、CVD法によって、第1のアルミニウムドープp型SiC層、第1の窒素ドープn型SiC層、第2のアルミニウムドープp型SiC層、第2の窒素ドープn型SiC層の四層を連続的にエピタキシャル成長した。上記第1のアルミニウムドープp型SiC層は、図4のp6H‐SiCアノードエミッタ層72となる。このp6H‐SiCアノードエミッタ層72は、アクセプタ密度が5×1017cm-3、膜厚は20μmである。また、上記第1の窒素ドープn型SiC層は、n型SiCドリフト層73となる。このn型SiCドリフト層73は、ドナー密度が15×1014cm-3、膜厚は75μmである。また、n型SiCドリフト層73の上に形成されるp型成長層74は、上記第2のアルミニウムドープp型SiC層で作製され、アクセプタ密度が2×1017cm-3、膜厚は2μmである。また、上記p型成長層74上に形成されるn型成長層75は、上記第2の窒素ドープn型SiC層で作製され、ドナー密度が約1×1018cm-3、膜厚は0.75μmである。次に、このIGBT80を作製するときの処理条件を説明する。まず、材料ガスとして、シランおよびプロパンを用いる。また、ドーパントガスとして窒素およびトリメチルアルミニウム{Al3}を用いる。また、キャリアガスとして水素を用いる。ここで、各ガスの流量は、sccmまたは、slmで表す。また、圧力は、kPaで表す。また、以下の説明において、各ガスの名称の後に付したかっこ内の数値は流量を表す。n型SiC基板71の温度は1550°Cに保たれており、処理チャンバー内の圧力は5.6kPaに保たれている。このn型SiC基板71のC面上に、p6H‐SiCアノードエミッタ層72を形成する工程では、シラン、プロパン、トリメチルアルミニウムおよびキャリアガスとしての水素を供給する。この工程の処理時間は80分である。また、上記n型SiCドリフト層73を形成する工程では、シラン、プロパン、窒素および水素を供給する。この工程の処理時間は300分である。また、上記p型成長層74を形成する工程では、シラン、プロパン、トリメチルアルミニウムおよびキャリアガスとしての水素を供給する。この工程の処理時間は8分である。また、上記n型成長層75を形成する工程では、シラン、プロパン、窒素および水素を供給する。この工程の処理時間は3分である。次に、上述のようなエピタキシャル成長の後、n型SiC基板71の全ての部分をCMPにて除去した。なお、上記n型SiCドリフト層73の形成工程の後であると共に上記p型成長層74の形成工程の前に、n型SiC基板71の全ての部分をCMPにて除去してもよい。上記の各工程での処理により、このIGBT80用のSiCエピタキシャルウェハができる。そして、この第4実施形態用のSiCエピタキシャルウェハに、次に説明する加工を施すことによって、図4に示すIGBT80を作製できる。まず、フォトリソグラフ法を用いて、n型成長層75の中央部をRIEでエッチングして、孔76aを設け、アルミニウムをイオン注入することにより、コレクタとなるコンタクト領域76を形成する。次に、ゲート領域を形成するために、RIEによりn型成長層75とp型成長層74をエッチングして孔78aをあける。次に、孔78aの壁面にMOS構造を形成するために、CVDによりSiO2膜を堆積させ、絶縁膜77を形成する。次に、p6HSiCアノードエミッタ層72によるエミッタ領域にNiを蒸着してエミッタ電極79Cとする。また、コレクタとなるコンタクト領域76にコレクタ電極79を蒸着する。次に、熱処理を行って、それぞれオーミック接合を形成する。さらに、絶縁膜77の上にMo電極を形成しゲート電極78とする。こうして完成した本実施形態のIGBT80は、上記p型のSiCアノードエミッタ層72n型SiCドリフト層73とp型SiC成長層74n型SiC成長層75をn型SiC基板71上にエピタキシャル成長により形成してから、上記n型SiC基板71を除去した。つまり、p型基板に見立てる上記p型4HSiCアノード層72を、エピタキシャル成長により作製するから、バルク成長で作製されるp型基板に比べて結晶成長速度が遅く、p型ドーパントであるアルミニウムの濃度を上げても、結晶品質が良くなる。したがって、この結晶品質が良いp型4HSiCアノード層72をp型基板に見立てた結晶品質の良いSiCIGBTを実現可能になる。よって、後述するインバータ回路における逆並列接続等の回路構成上の自由度を向上させることができる。次に、図5Aの断面模式図を参照して、この発明の第5実施形態であるバイポーラ半導体装置として回路モジュール700を説明する。この回路モジュール700は、図1を参照して説明した前述の第1実施形態のダイオード素子1と図10Bを参照して説明したスイッチング素子としてのGTO100とを備える。図5Bの回路図に示すように、上記ダイオード素子1と上記GTO100は逆並列接続される。図5Aに示すように、上記スイッチング素子としてのGTO100は、カソードKをなすn型4H‐SiC基板101に形成したカソード電極109が導電性支持体701上に直接に載置されて電気的に接続されている。上記カソード電極109は、一例として金シリコン金スズ金ゲルマニウムのような金系半田やその他の高温半田でもって上記導電性支持体701に電気的に接続される。また、上記導電性支持体701は、一例として銅で作製される。一方、上記GTO100のアノードAをなすメサ形状のp型SiCアノードエミッタ層106に形成されたアノード電極110は、リード線708で端子705に電気的に接続されている。上記リード線708は、一例としてアルミニウム金銅等で作製される。また、上記端子705は、絶縁体711でもって導電性支持体701との間の絶縁を保ちつつ導電性支持体701を貫通して固定されている。また、上記GTO100のゲート電極111は、リード線709により、ゲート端子703の上端に接続されている。上記リード線709は、例えばアルミニウム金銅等で作製される。上記ゲート端子703は、絶縁体713でもって導電性支持体701との間の絶縁を保ちつつ導電性支持体701を貫通して固定されている。また、上記整流素子としてのダイオード素子1のアノードAをなすp型4HSiCアノード層12に形成されたアノード電極16が導電性支持体701上に直接に載置されて電気的に接続されている。上記アノード電極16は、一例として金シリコン金スズ金ゲルマニウムのような金系半田やその他の高温半田でもって上記導電性支持体701に電気的に接続される。一方、このダイオード素子1のカソードKをなすn型SiCカソード層14に形成されたカソード電極15はリード線707で端子706に電気的に接続されている。上記リード線707は、例えばアルミニウム金銅等で作製される。上記導電性支持体701には窒素雰囲気中で金属キャップ702が溶接され、内部空間には窒素ガスが満たされている。なお、導電性支持体701に装着した上記ダイオード素子1およびGTO100をエポキシ樹脂等のモールドレジンを用いてモールドすれば金属キャップ702は不要になる。この実施形態のバイポーラ半導体装置としての回路モジュール700によれば、上記ダイオード素子1の結晶品質が良いp型のSiCアノード層12をp型SiC基板と見立ててアノードをとし、上記スイッチング素子としてのGTO100のn型SiC基板101をカソードとした。これにより、上記p型SiC基板と見立てた結晶品質が良いp型のSiCアノード層12とn型SiC基板101とを同一の導電性支持体701上に絶縁物を介在させることなく実装して、冷却能力を損なうことなく逆並列接続の回路モジュールを実現できる。なお、上記実施形態の回路モジュール700では、n型SiC基板をカソードとしたGTO100をスイッチング素子として備えたが、スイッチング素子としてGTOに替えてn型SiC基板をコレクタとしたnpnトランジスタを備えてもよい。この場合、このnpnトランジスタのコレクタをなすn型SiC基板に形成したコレクタ電極を導電性支持体701に直接電気的に接続すると共にエミッタをなすn型SiC成長層に形成したエミッタ電極をリード線708で端子705に電気的に接続し、ベース電極をリード線709で端子703に電気的に接続する。また、スイッチング素子としてGTOに替えてn型SiC基板をコレクタとしたIGBTを備えてもよい。この場合、このIGBTのコレクタをなすn型SiC基板に形成したコレクタ電極を導電性支持体701に直接電気的に接続すると共にエミッタをなすn型SiC成長層に形成したエミッタ電極をリード線708で端子705に電気的に接続し、ゲート電極をリード線709で端子703に電気的に接続する。次に、図7の断面模式図に、上記第5実施形態の回路モジュール700の変形例としての回路モジュール750を示す。この変形例の回路モジュール750は、上記導電性支持体701上に配置された絶縁基板710を有する点が前述の第5実施形態と異なる。よって、この変形例では、前述の第5実施形態と同様の部分には同様の符号を付して、前述の第5実施形態と異なる点を主として説明する。上記絶縁基板710は、両面に導電部材としての導電膜721722が形成されている。上記導電膜721722は一例として銅で作製される。上記導電膜722は上記金系半田や高温半田でもって導電性支持体701に電気的に接続されている。また、上記絶縁基板710上の導電膜721上に上記ダイオード素子1と上記スイッチング素子としてのGTO100が載置されている。このダイオード素子1のアノード電極16とGTO100のカソード電極109とが上記金系半田や高温半田でもって上記導電膜721に電気的に接続されている。この導電膜721は、例えば、図示しないリード線等で上記導電性支持板701に電気的に接続される。また、上記ゲート端子703は、絶縁体713でもって導電性支持体701との間の絶縁を保ちつつ導電性支持体701を貫通して固定されている。一方、上記ゲート端子703と絶縁体713は、上記絶縁基板710および導電膜721722に対して図7における奥行方向に位置ずれしており、上記絶縁基板710および導電膜721722を貫通していない。この変形例によれば、ダイオード素子1とGTO100とが導電膜721722で挟んだ絶縁基板710を介して導電性支持板701上に載置されている。これにより、ダイオード素子1やGTO100の熱膨張係数と導電性支持板701の熱膨張係数との差異に起因する歪みを上記絶縁基板710で吸収することが可能となって、上記歪みの低減が図れ、信頼性を向上できる。なお、上記絶縁基板710の材質としては、一例として、アルミナ等のセラミックス、窒化アルミニウム、石英ガラス等を採用できる。また、上記導電膜721722を導電板としてもよい。次に、図6Aの断面模式図を参照して、この発明の第6実施形態であるバイポーラ半導体装置として回路モジュール800を説明する。この第6実施形態の回路モジュール800は、ダイオード素子1に替えてダイオード素子200を備える点とGTO100に替えてGTO30を備える点とが図5A図5Bを参照して説明した前述の第5実施形態の回路モジュール700と異なる。この回路モジュール800は、図2を参照して説明した前述の第2実施形態のスイッチング素子としてのGTO30と図10Aを参照して説明した整流素子としてのダイオード素子200を備える。図6Bの回路図に示すように、上記ダイオード素子200と上記GTO30は逆並列接続される。図6Aに示すように、上記スイッチング素子としてのGTO30は、アノードAをなすp型4HSiCアノードエミッタ層32に形成したアノード電極41が導電性支持体801上に直接に載置されて電気的に接続されている。上記アノード電極41は、一例として金シリコン金スズ金ゲルマニウムのような金系半田やその他の高温半田でもって上記導電性支持体801に電気的に接続される。また、上記導電性支持体801は、一例として銅で作製される。一方、上記GTO30のカソードKをなすメサ形状のn型SiCカソード層36に形成されたカソード電極39は、リード線808で端子805に電気的に接続されている。上記リード線808は、一例としてアルミニウム金銅等で作製される。また、上記端子805は、絶縁体811でもって導電性支持体801との間の絶縁を保ちつつ導電性支持体801を貫通して固定されている。また、上記GTO30のゲート電極40は、リード線809により、ゲート端子803の上端に接続されている。上記リード線809は例えばアルミニウム金銅等で作製される。上記ゲート端子803は、絶縁体813でもって導電性支持体801との間の絶縁を保ちつつ導電性支持体801を貫通して固定されている。また、上記整流素子としてのダイオード素子200のカソードKをなすn型4H‐SiC基板201に形成されたカソード電極205が導電性支持体801上に直接に載置されて電気的に接続されている。上記カソード電極205は、一例として金シリコン金スズ金ゲルマニウムのような金系半田やその他の高温半田でもって上記導電性支持体801に電気的に接続される。一方、このダイオード素子200のアノードAをなすp型SiCアノード層203に形成されたアノード電極206はリード線807で端子806に電気的に接続されている。上記リード線807は、例えばアルミニウム金銅等で作製される。上記導電性支持体801には窒素雰囲気中で金属キャップ802が溶接され、内部空間には窒素ガスが満たされている。なお、導電性支持体801に装着した上記ダイオード素子200およびGTO30をエポキシ樹脂等のモールドレジンを用いてモールドすれば金属キャップ802は不要になる。この実施形態のバイポーラ半導体装置としての回路モジュール800によれば、上記スイッチング素子としてのGTO30のp型4HSiCアノードエミッタ層32によるアノードを結晶品質が良いp型SiC基板とし、上記ダイオード素子200のカソードをn型SiC基板201としたので、上記結晶品質が良いp型SiC基板としてのp型4HSiCアノードエミッタ層32とn型SiC基板201とを同一の導電性支持体801上に絶縁物を介在させることなく実装して、冷却能力を損なうことなく逆並列接続の回路モジュールを実現できる。なお、上記実施形態の回路モジュール800では、p型SiCアノードエミッタ層32をアノードとしたGTO30をスイッチング素子として備えたが、GTO30に替えて、スイッチング素子としてp4HSiCアノードエミッタ層52をエミッタとした第3実施形態のpnpトランジスタ50を備えてもよい。この場合、上記pnpトランジスタ50のエミッタ電極59Cを導電性支持体801上に直接載置し、エミッタ電極59Cを上記金系半田や高温半田でもって導電性支持体801に電気的に接続する。また、上記pnpトランジスタ50のコレクタ電極69をリード線808で端子805に電気的に接続する。また、上記pnpトランジスタ50のベース電極59Bをリード線809で端子803に電気的に接続する。また、スイッチング素子としてGTO30に替えて、p型4HSiCアノード層72をアノードエミッタとした第4実施形態のIGBT80を備えてもよい。この場合、上記IGBT80のエミッタ電極79Cを導電性支持体801上に直接載置し、エミッタ電極59Cを上記金系半田や高温半田でもって導電性支持体801に電気的に接続する。また、上記IGBT80のコレクタ電極79をリード線808で端子805に電気的に接続する。また、上記IGBT80のゲート電極78をリード線809で端子803に電気的に接続する。次に、図8の断面模式図に、上記第6実施形態の回路モジュール800の変形例としての回路モジュール850を示す。この変形例の回路モジュール850は、上記導電性支持体801上に配置された絶縁基板810を有する点が前述の第6実施形態と異なる。よって、この変形例では、前述の第6実施形態と同様の部分には同様の符号を付して、前述の第6実施形態と異なる点を主として説明する。上記絶縁基板810は、両面に導電部材としての導電膜821822が形成されている。上記導電膜821822は一例として銅で作製される。上記導電膜822は上記金系半田や高温半田でもって導電性支持体801に電気的に接続されている。また、上記絶縁基板810上の上記導電膜821上に上記ダイオード素子200と上記スイッチング素子としてのGTO30が載置されている。このダイオード素子200のカソード電極205と上記GTO30のアノード電極41とが上記金系半田や高温半田でもって上記導電膜821に電気的に接続されている。この導電膜821は、例えば、図示しないリード線等で上記導電性支持板801に電気的に接続される。また、上記ゲート端子803は、絶縁体813でもって導電性支持体801との間の絶縁を保ちつつ導電性支持体801を貫通して固定されている。一方、上記ゲート端子803と絶縁体813は、上記絶縁基板810および導電膜821822に対して図8における奥行方向に位置ずれしており、上記絶縁基板810および導電膜821822を貫通していない。この変形例によれば、ダイオード素子200とGTO30とが導電膜821822で挟んだ絶縁基板810を介して導電性支持板801上に載置されている。これにより、ダイオード素子200やGTO30の熱膨張係数と導電性支持板801の熱膨張係数との差異に起因する歪みを上記絶縁基板810で吸収することが可能となって、上記歪みの低減が図れ、信頼性を向上できる。なお、上記絶縁基板810の材質としては、例えば、アルミナ等のセラミックス、窒化アルミニウム、石英ガラス等を採用できる。また、上記導電膜821822を導電板としてもよい。図7は、この発明の第7実施形態としての三相インバータ主回路部の回路図である。この三相インバータ主回路部は、上記第5実施形態の回路モジュール700を6つ備えている。図7に示すように、この三相インバータ主回路部1000は、上記回路モジュール700によるダイオード素子1とGTO100との逆並列接続回路1001を6つ備え、直流電源1002から交流出力を得る。尚、上記第5実施形態で述べたのと同様、各並列接続回路1001において、スイッチング素子を、GTO100に替えて、n型SiC基板をコレクタとしたnpnトランジスタまたはn型SiC基板をコレクタとしたIGBTを備えてもよい。また、上記各並列接続回路1001を、上記第5実施形態の回路モジュール700に替えて、上記第6実施形態の回路モジュール800で構成してもよい。上述のように、上記実施形態のSiCバイポーラ素子およびそれを用いたバイポーラ半導体装置は、家電分野、産業分野、電気自動車などの車両分野、送電などの電力系統分野等において、例えばインバータなどの電力制御装置等に組込んで使用される。上記各実施形態を電力制御装置に組み込むことで、熱抵抗を低減することになり、冷却性能が向上し、素子の接合温度を下げることができる。その結果、SiCバイポーラ素子の破壊を防ぐだけでなく、大電流通電が可能となると共に装置の信頼性を向上させることができる。