少なくとも電子部品がハンダ接続により搭載される電極パッド領域を除き表面保護膜が形成された回路基板であって、上記表面保護膜は多層で構成され、上記電極パッド領域の開口面積が下層から上層に向かって拡大する部分を有することを特徴とする回路基板。上記電極パッド上のハンダ部材の体積が、上記電極パッド領域の表面保護膜の開口部分の大きさに対応する請求項1に記載の回路基板。上記電極パッドの周囲には、上記電極パッド領域を包囲する環状の配線パターンが形成され、当該配線パターン上に上記表面保護膜が形成されている請求項1又は2に記載の回路基板。電子部品と、少なくとも上記電子部品がハンダ接続により搭載された電極パッド領域を除き表面保護膜が形成された回路基板と、を備える電子装置であって、上記表面保護膜は多層で構成され、上記電極パッド領域の開口面積が下層から上層に向かって拡大する部分を有することを特徴とする電子装置。上記電極パッド上のハンダ部材の体積が、上記電極パッド領域の表面保護膜の開口部分の大きさに対応する請求項4に記載の電子装置。上記電極パッド領域の周囲には、上記電極パッド領域を包囲する環状の配線パターンが形成され、当該配線パターン上に上記表面保護膜が形成されている請求項4又は5に記載の電子装置。ところで、電子部品のリード端子の高さは、必ずしも均一ではない。又、回路基板あるいは電子部品の形状は、必ずしも設計どおりではない。さらに、回路基板及び電子部品に反りなどの変形が生じることもある。このため、電極パッド及びリード端子の間隔には、通常ばらつきが発生する。電極パッドに供給される半田ペーストの分量が少ないと、半田ペーストの溶融により電子部品が沈み込んでも、半田ペーストが電極パッド及びリード端子の間隔のばらつきを吸収しきれず、一部のリード端子では、電極パッド及びリード端子間の接続不良が発生することがある。特に近年、電極パッド及びリード端子の狭ピッチ化に付随して、電極パッド自身が小型化しているため、電極パッドに供給される半田ペーストが減少しており、益々、電極パッド及びリード端子間の接続不良が発生しやすい状況となっている。そこで、電極パッド及びリード端子間の接続不良を減らすために、例えば150μmの半田マスクの板厚を例えば200μmまで増加して、電極パッド上に供給される半田ペーストを増量することがある。しかし、半田マスクを厚くすると、半田マスクを回路基板から剥離するときに、半田ペーストがマスク開口内に残留してしまい、電極パッドに充分な分量、即ちリード端子間の高さのばらつきを吸収し得る分量の半田ペーストを供給できないことがある。半田マスクを厚くせずに、電極パッドに供給される半田ペーストを増量するためには、例えばソルダーレジストの、電極パッドに対応する位置に形成される開口を大きくすることが考えられる。しかし、ソルダーレジストが回路基板の保護機能を有することを考慮すると、ソルダーレジストに形成される開口を大きくすることには限界がある。又、半田マスクを厚くせずに、電極パッドに供給される半田ペーストを増量するためには、例えばソルダーレジストの膜厚を増加して、該ソルダーレジストの、電極パッドに対応する位置に形成される開口を深くすることが考えられる。しかし、ソルダーレジストの膜厚を増加すると、電極パッド上に供給される半田ペーストの厚さも増加するため、電子部品のリード端子がソルダーペースト内に沈み込む際に、大量の半田が開口内から回路基板上に流れ出し、所謂、半田ブリッジを引き起こすことがある。そこで、開示の技術は、回路基板の表面に形成される保護膜の膜厚の抑制と、該保護膜による回路基板の表面保護と、を実現しつつ、電極パッドに供給される半田ペーストを増加することができる回路基板及び電子装置を提供する。開示の技術の一観点によれば、少なくとも電子部品がハンダ接続により搭載される電極パッド領域を除き表面保護膜が形成された回路基板であって、上記表面保護膜は多層で構成され、上記電極パッド領域の開口面積が下層から上層に向かって拡大する部分を有する回路基板が提供される。開示の技術によれば、回路基板の表面に形成される保護膜の膜厚の抑制と、該保護膜による回路基板の表面保護と、を実現しつつ、電極パッドに供給される半田ペーストを増加することができる。[第1の実施形態]先ず、図1~図5を参照して、第1の実施形態を説明する。回路基板10の構成図1は、第1の実施形態にかかる回路基板10の概略図であって、図1aは回路基板10の表面、図1bは図1aの1b-1b線における断面を、それぞれ示している。図1に示すように、回路基板10は、基材11と、多層配線層12と、電極パッド13と、第1のソルダーレジスト14と、第2のソルダーレジスト15と、を備える。回路基板10の種類は、特に限定されるものではなく、例えば、プリント基板、又はセラミック基板を用いても良い。基材11は、平面視で長方形状に形成されている。回路基板10がプリント基板であれば、基材11の材料として、例えばガラス繊維にエポキシ樹脂を含浸させたものが用られる。又、回路基板10がセラミック基板であれば、基材11の材料として、例えばアルミナセラミックスなどが用いられる。多層配線層12は、基材11上に配置された配線パターン12aと、配線パターン12a上に配置された絶縁層12bと、絶縁層12bに埋め込まれ、配線パターン12a及び電極パッド13を電気的に接続するビア12cと、を備える。配線パターン12aは、基材11の表面に貼り付けられた金属箔などをパターニングしたものである。配線パターン12aの材料は、例えば銅やアルミなどの金属を用いても良い。絶縁層12bの材料は、例えばエポキシ樹脂又はポリイミド樹脂などを用いても良い。ビア12cの材料は、例えば銅やアルミなどの金属を用いても良い。電極パッド13は、多層配線層12の絶縁層12b上に、マトリクス状に配列されていている。電極パッド13は、例えば平面視で長方形状に形成され、それぞれのパッド表面には、後述する電子部品20のリード端子22S、22Lが接続される。電極パッド13の材料は、例えば銅などの金属を用いても良い。電極パッド13の表面周面を含むにニッケル及び金などの鍍金層を形成しても良い。電極パッド13の厚さは、例えば40μm~60μmとする。電極パッド13のピッチPは、後述する電子部品20のリード端子22S、22Lのピッチに対応するものであり、例えば1.0mm~1.27mmとする。しかし、本実施形態にかかる電極パッド13のピッチPは、これに限定されるものではなく、電子部品20のリード端子22S、22Lのピッチに応じて、例えば0.4mm~1.0mmとしても良い。電極パッド13の幅WピッチPの方向における幅は、例えば0.1mm~0.4mmとする。但し、電極パッド13のピッチPに応じて、電極パッド13の幅Wを0.1mm未満としても良い。第1、第2のソルダーレジスト14、15は、回路基板10の表面保護膜として用いられものであり、回路基板10の表面を保護する機能の他、電極パッド13上で溶融した半田材が回路基板10上に濡れ広がることを防止する機能を備えている。第1のソルダーレジスト14は、多層配線層12の絶縁層12b上に配置され、電極パッド13に対応する位置には、それぞれ第1の開口14aが形成されている。第1の開口14aは、それぞれ電極パッド13を包囲していて、電極パッド13及び第1の開口14aの隙間からは、下地の絶縁層12bが露出している。このように、本実施形態では、電極パッド13の周囲に、第1のソルダーレジスト14が存在しない領域を配置して、電極パッド13の側面を露出させている。このため、後述する半田部材30を、電極パッド13の表面だけでなく、電極パッド13の側面にも接合することができる。但し、第1のソルダーレジスト14は、多層配線層12を保護する役割を有しているため、電極パッド13から大きく遠ざけることは出来ない。従って、電極パッド13の周面から第1の開口14aの内面までの寸法L1は、例えば50μm~100μmに設定される。なお、第1の開口14aの形状は、電極パッド13の形状に対応させても良い。第1のソルダーレジスト14の材料は、例えば熱硬化性樹脂や感光性樹脂とする。第1のソルダーレジスト14の膜厚は、例えば1μm~45μmとする。第2のソルダーレジスト15は、第1のソルダーレジスト14上に配置され、電極パッド13に対応する位置、即ち第1の開口14aに対応する位置には、それぞれ第2の開口15aが形成されている。第2の開口15aは、それぞれ電極パッド13及び第1の開口14aを包囲していて、第2の開口15aからは、第1のソルダーレジスト14が露出している。即ち、第1のソルダーレジスト14は、第2のソルダーレジスト15の第2の開口15aの内側まで延在している。これにより、電極パッド13の周囲には、第1、第2の開口14a、15aにより規定される半田収容領域16が形成される。半田収容領域16は、後述する電子装置を製造するときに、半田ペーストPを収容するものである。第1の開口14aの内面から第2の開口15aの内面までの寸法L2は、必要な半田ペーストPの体積、半田マスクMsのマスク開口Msoの内部容積、第1の開口14aの内部容積、及び電極パッド13の体積などにより決定されるものであるが、本実施形態では、例えば10μm~100μmに設定される。なお、第2の開口15aの形状は、例えば第1の開口14aの形状に対応させても良い。第2のソルダーレジスト15の材料は、特に限定されるものではないが、絶縁性及び難燃性を有していれば、例えば熱硬化性樹脂や感光性樹脂などの樹脂材料、基板マーキング用のシルク印刷で用いられるインク材、又はポリイミドテープやカプトンテープなどのテープ材を用いても良い。即ち、第2のソルダーレジスト15の材料は、樹脂材料、インク材、テープ材など、絶縁性及び難燃性を有する、あらゆる材料を含むものとする。第2のソルダーレジスト15の材料を第1のソルダーレジスト14と異ならせても良い。第2のソルダーレジスト15の膜厚は、第1のソルダーレジスト14の膜厚と同等、例えば1μm~45μmとする。第2の開口15aの内面及び第1の開口14aの距離L2は、隣接する電極パッド13間に、少なくとも第2のソルダーレジスト15が存在し得るように決定すれば良く、本実施形態では、例えば50μm~200μmとしている。なお、本実施形態では、前述のように、第1、第2のソルダーレジスト14、15の膜厚を、それぞれ1μm~45μmとしている。しかし、第1、第2のソルダーレジスト14、15の合計膜厚が10μmを下回ると、回路基板の表面が露出してしまい、回路基板を保護できない恐れがある。又、第1、第2のソルダーレジスト14、15の合計膜厚が50μmを上回ると、後述する電子部品20が沈み込むときに、半田収容領域16から多量の半田ペーストPが溢れ出し、電極パッド13間で半田ブリッジが生じるリスクが高まる。従って、第1、第2のソルダーレジスト14、15の膜厚は、両者の合計膜厚が10μm~50μmとなるように設定される。回路基板10の製造工程図2は、第1の実施形態にかかる回路基板10の製造工程の説明図である。先ず、図2aに示すように、基板17を準備する。基板17は、回路基板10から第1、第2のソルダーレジスト14、15を除いたものである。次に、図2bに示すように、基板17の表面に、第1の開口14aを有する第1のソルダーレジスト14を形成する。第1のソルダーレジスト14の形成方法は、例えばスクリーン印刷などの印刷法を用いても良い。印刷用のマスクは、基板17に搭載される所謂スクリーンであって、第1のソルダーレジスト14の第1の開口14aに対応する形状及び寸法のマスク領域を有している。なお、第1のソルダーレジスト14の形成後、第1のソルダーレジスト14を、例えば加熱により硬化させても良い。次に、図2cに示すように、第1のソルダーレジスト14上に、第2の開口15aを有する第2のソルダーレジスト15を形成する。これにより、電極パッド13の周囲に、第1、第2の開口14a、15aにより規定される半田収容領域16が形成される。第2のソルダーレジスト15の形成後、第2のソルダーレジスト15を、例えば加熱により硬化させても良い。第1のソルダーレジスト14が硬化済であれば、第2のソルダーレジスト15の形成中に、該第2のソルダーレジスト15が歪むことがない。このため、第2のソルダーレジスト15に第2の開口15aを精度よく形成することができる。第2のソルダーレジスト15の形成方法は、第1のソルダーレジスト14の形成方法と同様に、例えば印刷法を用いても良い。印刷用のマスクは、第1のソルダーレジスト14に搭載される所謂スクリーンであって、第2のソルダーレジスト14の第2の開口15aに対応する形状及び寸法のマスク領域を有している。なお、第1、第2のソルダーレジスト14、15の膜厚、及び寸法L1、L2は、後述するように、電極パッド13に供給される半田ペーストPの体積に依存する。従って、第1、第2のソルダーレジスト14、15を形成する前に、電子部品20のリード端子22S、22Lの高さのばらつきを測定して、該ばらつきを吸収できる半田ペーストPの体積を算出する必要がある。該ばらつきを吸収できる半田ペーストPの体積が求まれば、使用する半田マスクMsのマスク開口Msoの内部容積と、電極パッド13の体積と、に基づき、必要な半田収容領域16の内部容積が定まるので、該半田収容領域16の内部容積を確保できるように、第1、第2のソルダーレジスト14、15の膜厚、及び寸法L1、L2を決定すれば良い。以上の製造工程により、本実施形態にかかる回路基板10が製造される。電子装置の構成図3は、第1の実施形態にかかる電子製品の概略図である。なお、図3は、回路基板10の詳細構造を省略している。図3に示すように、電子装置は、回路基板10と、電子部品20と、半田部材30と、を備える。電子部品20は、表面実装型の電子部品であって、部品本体21と、複数のリード端子22S、22Lと、を備える。リード端子22S、22Lは、それぞれ部品本体21の実装面21aから回路基板10側に延在する第1の延在部22aと、第1の延在部22aから部品本体21の実装面21aと平行に延在する第2の延在部22bと、を備える。本実施形態では、電子部品20として、例えばサーバや伝送装置などの電子装置に搭載される基板対基板コネクタ、又はパソコンなどの電子装置に搭載されるDIMMメモリ用のコネクタなどを想定している。このため、本実施形態では、リード端子22S、22Lのピッチを、例えば1.0mm~1.27mmとしている。以上のような電子部品20のリード端子22S、22Lは、半田部材30を介して、それぞれ回路基板10の電極パッド13に接続されている。部品本体21の実装面21aからリード端子22S、22Lの第2の延在部22bまでの距離高さは、リード端子22S、22Lごとに異なる。これは、電子部品20の製造工程のばらつき、又は回路基板10や電子部品20の反りに起因するものである。このため、回路基板20に実装されている電子部品20のリード端子22S、22Lの中には、電極パッド13に接触しているリード端子22Lと、電極パッド22に接触していないリード端子22Sと、が含まれる。しかし、本実施形態では、後述するように、電極パッド13上に、リード端子の高さのばらつきを吸収し得る充分な分量の半田部材30が配置されているので、図3に示すように、リード端子22L、22Sの双方とも、それぞれ半田部材30を介して、電極パッド13に電気的に接続されている。しかし、本実施形態にかかるリード端子22S、22Lのピッチは、これに限定されるものではなく、例えば0.4mm~1.0mmとしても良い。又、本実施形態にかかる電子部品20は、コネクタ類に限定されるものではなく、他の電子部品であっても良い。さらに、端子の種類も限定されるものではなく、バンプ型の端子、その他の端子を用いても良い。又、本実施形態では、電極パッド13の平面形状を長方形状としているが、電子部品20として、BGAタイプのパッケージを用いる場合、電極パッド13の平面形状を円形とすることもある。電子装置の製造方法図4は、第1の実施形態にかかる電子装置の製造工程の説明図である。図5は、第1の実施形態にかかる電子装置の製造工程の説明図である。なお、図4、図5は、回路基板10の詳細構造を省略している。先ず、図4aに示すように、半田マスクMsを準備する。半田マスクMsは、例えばステンレスやアルミなどの可撓性を有する金属板に、半田ペーストPを供給するためのマスク開口Msoを形成したものである。マスク開口Msoの位置、形状及び寸法は、第2のソルダーレジスト15の第2の開口15aの位置、形状及び寸法に対応している。半田マスクMsの厚さは、後述する半田ペーストPの供給量に応じて決定されるものであるが、本実施形態では、例えば120μm~150μmとしている。以上のような半田マスクMsを回路基板10上に載置する。なお、半田ペーストPの供給量は、電子部品20のリード端子22S、22Lのコプレナリティに応じて決定されるものである。例えばリード端子22S、22LのコプレナリティCpに電極パッド13の面積を乗算したものを、半田ペーストPの供給量としても良い。又、半田ペーストPの供給量を決定する際に、リード端子22S、22LのコプレナリティCpだけでなく、電子部品20又は回路基板10の反りなどを考慮しても良い。次に、図4bに示すように、スキージSを用いて、半田マスクMs上に供給される半田ペーストPを、マスク開口Msoから第1、第2の開口14a、15a内に充填する。これにより、電極パッド13上に、半田収容空間16及びマスク開口Msoに対応する分量の半田ペーストPが供給される。即ち、電極パッド13上に供給される半田ペーストPの分量は、マスク開口Msoの内部容積と、第1の開口14aの内部容積と、第2の開口15aの内部容積と、の合算値から電極パッド13の体積を差し引いた分量となる。従って、第2のソルダーレジスト15を備えていない回路基板に比べて、第2のソルダーレジスト15の第2の開口15aの内部容積の分量だけ、より多くの半田ペーストPを電極パッド13上に供給することができる。これにより、半田マスクMsを厚くすることなく、電極パッド13に供給される半田ペーストPを増量することができる。次に、図4cに示すように、回路基板10から半田マスクMsを取り除く。このとき、半田マスクMsの板厚が120μm~150μmと薄いので、半田ペーストPは、マスク開口Mso内に残留することなく、回路基板10の電極パッド13上に残置される。次に、図5aに示すように、電極パッド13上に供給された半田ペーストP上に、それぞれ電子部品20のリード端子22S、22Lを載置する。このとき、複数のリード端子22S、22Lの中には、半田ペーストPに接触するリード端子22Lと、半田ペーストPに接触しないリード端子22Sが含まれる。次に、図5bに示すように、電子部品20が搭載された回路基板10を、例えばリフロー炉内で加熱して、半田ペーストPに含まれる半田粒子図示しないを溶融する。半田粒子が溶融すると、半田ペーストPが流動化するため、半田ペーストP上に載置されていたリード端子22Lは、電子部品20の重さにより沈み込む。このとき、半田ペーストPから離間していたリード端子22Sも同様に、電子部品の重さにより沈み込む。又、溶融した半田粒子は、自身の表面張力により、電極パッド13上に凝集して、電子部品20のリード端子22S、22L側に盛り上がる。これにより、電子部品20のリード端子22S、22Lは、溶融した半田粒子に取り込まれ、該溶融した半田粒子を介して、電極パッド13に電気的に接続される。このとき、電極パッド13上には、第2のソルダーレジスト15の第2の開口15aの内部容積の分量だけ、より多くの半田ペーストPが供給されているので、溶融した半田粒子は、より高く盛り上がる。従って、リード端子22S、22Lの高さに、例えば150μm以上の大きなばらつきがあっても、リード端子22S、22Lを確実に電極パッド13に接続することができる。即ち、第2のソルダーレジスト15を備えていない回路基板であれば、接続不良となるようなリード端子22S、22Lであっても、電極パッド13に接続することができる。溶融した半田粒子は、自然冷却又は強制冷却により硬化して、前述の半田部材30となる。以上のように、本実施形態では、第1の開口14aを有する第1のソルダーレジスト14上に、第1の開口14aよりも大きい第2の開口15aを有する第2のソルダーレジスト15を形成している。このため、第1、第2のソルダーレジスト14、15の合計膜厚の抑制と、回路基板10の表面保護と、を実現しつつ、リード端子22S、22Lの高さばらつきの吸収に必要な分量の半田ペーストPを、電極パッド13上に供給することができる。要するに、従来のソルダーレジストの膜厚を単に増加しても、半田ペーストPを増量することは可能であるが、前述したように、ソルダーレジストの膜厚に上限があるため、如何にソルダーレジストの膜厚を抑制しつつ、半田ペーストPを増量するか、ということが重要になる。又、従来のソルダーレジストに形成される、電極パッドを露出させる開口を大きくしても、半田ペーストPを増量することは可能であるが、前述したように、回路基板10の表面保護を考慮すると、如何に回路基板10の露出表面を減らしつつ、半田ペーストPを増量するか、ということが重要になる。そこで、本実施形態では、第1の開口14aが形成された第1のソルダーレジスト14に、回路基板10の保護機能を担わせ、第1の開口14aより大きい第2の開口14bが形成された第2のソルダーレジスト15に、半田ペーストPの増量機能を担わせているのである。なお、本実施形態では、第1、第2のソルダーレジスト14、15の膜厚を同等としているが、本発明は、これに限定されるものではない。例えば、第2のソルダーレジスト15を第1のソルダーレジスト14よりも厚くしても良い。第2の開口15aは、第1の開口14aよりも大きいので、第2のソルダーレジスト15を第1のソルダーレジスト14よりも厚くすれば、電極パッド13上に供給される半田ペーストPを、効率よく増量することができる。[第2の実施形態]次に、図6を参照して、第2の実施形態を説明する。図6は、第2の実施形態にかかる回路基板40の概略図であって、図6aは回路基板40の表面、図6bは図6aの6b-6b線における断面を、それぞれ示している。なお、図6の破断領域H1は、回路基板40から第2のソルダーレジスト15を除いた領域を示している。図6に示すように、第2の実施形態にかかる回路基板40は、第1の実施形態にかかる回路基板10の絶縁層12b上に、さらに配線パターン12dを備える。配線パターン12dは、絶縁層12bの表面に貼り付けられた例えば金属箔をパターニングしたものである。配線パターン12dの材料は、例えば銅やアルミなどの金属を用いても良い。第1のソルダーレジスト14は、該配線層12d及び絶縁層12b上に配置され、配線パターン12d上に、第1の開口14aを有している。第1の開口14aは、配線パターン12dを部分的に露出させ、当該露出部分を電極パッド13としている。即ち電極パッド13は、第1の開口14aにより規定されている。以上のように、第1のソルダーレジスト14の第1の開口14aにより電極パッド13を規定したとしても、第2のソルダーレジスト15の第2の開口15aの内部容積の分量だけ、より多くの半田ペーストPを電極パッド13上に供給できる。このため、第1の実施形態と同様、大きなばらつきを有するリード端子22S、22Lを電極パッド13に接続することができる。[第3の実施形態]次に、図7を参照して、第3の実施形態を説明する。図7は、第3の実施形態にかかる電子装置の概略図である。なお、図7は、回路基板41の詳細構造を省略している。図7に示すように、第3の実施形態にかかる電子装置は、回路基板41上に、電子部品20と、電子部品50と、が実装されている。回路基板41は、第1の実施形態にかかる回路基板10に、電子部品50の実装領域を追加したものである。電子部品50は、部品本体51と、複数の端子52と、を備える。電子部品50の端子52は、それぞれ回路基板41の実装領域に形成された電極パッド53に、半田部材54を介して接続されている。電子部品50は、特に限定されるものではなく、例えば抵抗素子やコンデンサなどの受動部品、又はトランジスタなどの能動部品としても良い。電極パッド53に半田ペーストPを供給するときにも、半田マスク図示しないが用いられる。このとき使用する半田マスクは、第1の実施形態で使用した半田マスクMsに、電極パッド53に半田ペーストPを供給するための開口を追加したものを用いれば良い。半田マスクは、半田マスクMsと同様、120μm~150μmの厚さであるため、回路基板50に押し付けると、回路基板41の凹凸に倣って撓る。このため、回路基板41に半田マスクを押し付けて、スキージングするだけで、電極パッド53それぞれに半田ペーストPを供給することが出来る。以上のように、回路基板41に複数種の電子部品が実装されている場合、図7aに示すように、電子部品20の実装領域だけに、第2のソルダーレジスト15を形成しても良い。リード端子22S、22Lの高さに許容できないばらつきがある電子部品20の実装領域だけに、第2のソルダーレジスト15を形成することで、第2のソルダーレジスト15の材料を必要最小限に減らすことができる。但し、図7bに示すように、リード端子22S、22Lの高さに許容できないばらつきがある電子部品20が少なくとも実装されるのであれば、電子部品20の実装領域及び電子部品50の実装領域の双方に、第2のソルダーレジスト15を形成しても良い。[第4の実施形態]次に、図8-図10を参照して、第4の実施形態を説明する。図8は、第4の実施形態にかかる回路基板の製造方法の説明図である。図9は、第4の実施形態にかかる回路基板の製造方法の説明図である。図10は、第4の実施形態にかかる回路基板の製造方法の説明図である。図8aに示すように、基板17を準備する。基板17は、回路基板10から第1、第2のソルダーレジスト14、15を除いたものである。次に、図8bに示すように、基板17の表面に液状のフォトレジスト材料を供給して、第1のフォトレジスト膜19aを形成する。フォトレジスト材料としては、例えば感光性ポリイミド樹脂を用いても良い。フォトレジスト材料の供給法としては、例えばスプレー法を用いても良い。必要に応じて、第1のフォトレジスト膜19aを加熱しても良い。加熱温度及び加熱時間は、例えば80°C、20分~30分としても良い。第1のフォトレジスト膜19aの膜厚は、例えば1μm~45μmとする。次に、図8cに示すように、第1のフォトマスクM1を用いて、第1のフォトレジスト膜19aを露光する。図中の符号L1は、露光用の光源を示している。第1のフォトマスクM1は、透光性のマスク開口M1oを有する。マスク開口M1oは、基板17の上方に第1のフォトマスクM1を位置決めしたときに、電極パッド13に対応する位置に配置され、それぞれ電極パッド13より大きい長方形状に形成されている。従って、第1のフォトマスクM1を用いて、第1のフォトレジスト膜19aを露光すると、マスク開口M1oを透過した光が第1のフォトレジスト膜19aに照射されて、該第1のフォトレジスト膜19aに、第1のソルダーレジスト14の第1の開口14aに対応する形状及び寸法の露光パターン図示しないが形成される。次に、図9aに示すように、第1のフォトレジスト膜19aに現像液を供給して、第1のフォトレジスト膜19aの未露光領域を除去する。これにより、基板17上に第1のソルダーレジスト14が形成される。現像液は、第1のフォトレジスト膜19aの材料に応じて選択すれば良いが、例えばアルカリ水溶液を用いれば良い。続いて、第1のソルダーレジスト14を加熱する。加熱温度及び加熱時間は、第1のフォトレジスト膜19aが感光性を呈さなくなるように設定される。そこで、本実施形態では、加熱温度を100°C~200°C、加熱時間を50分~60分とする。次に、図9bに示すように、第1のソルダーレジスト14の表面に、液状のフォトレジスト材料を供給して、第2のフォトレジスト膜19bを形成する。フォトレジスト材料としては、例えば感光性ポリイミド樹脂を用いても良い。フォトレジスト材料の供給法としては、例えばスプレー法を用いても良い。必要に応じて、第2のフォトレジスト膜19bを加熱しても良い。加熱温度及び加熱時間は、例えば80°C、20分~30分としても良い。第2のフォトレジスト膜19bの膜厚は、例えば1μm~45μmとする。但し、第1、第2のフォトレジスト膜19a、19bの膜厚は、両者の合計膜厚が10μm~50μmとなるように決定する。次に、図9cに示すように、第2のフォトマスクM2を用いて、第2のフォトレジスト膜19bを露光する。図中の符号L2は、露光用の光源を示している。第2のフォトマスクM2は、透光性のマスク開口M2oを有する。マスク開口M2oは、基板17の上方に第2のフォトマスクM2を位置決めしたときに、第1のフォトマスクM1のマスク開口M1oに対応する位置に配置され、それぞれ第1のフォトマスクM1のマスク開口M1oよりも大きい長方形状に形成されている。従って、第2のフォトマスクM2を用いて、第2のフォトレジスト膜19bを露光すると、マスク開口M2oを透過した光が第2のフォトレジスト膜19bに照射されて、該第2のフォトレジスト膜19bに、第2のソルダーレジスト15の第2の開口15aに対応する形状及び寸法の露光パターン図示しないが形成される。次に、図10に示すように、第2のフォトレジスト膜19bに現像液を供給して、第2のフォトレジスト膜19bの未露光部分を除去する。このとき、第1のソルダーレジスト14は、感光性を有していないので、第1のソルダーレジスト14が変形することはない。これにより、第1のソルダーレジスト14上に第2のソルダーレジスト15が形成される。現像液は、第2のフォトレジスト膜19bのフォトレジスト材料に応じて選択すれば良いが、例えばアルカリ水溶液を用いれば良い。続いて、第2のソルダーレジスト15を加熱する。加熱温度及び加熱時間は、第2のフォトレジスト膜19bが感光性を呈さなくなるように設定される。そこで、本実施形態では、加熱温度を100°C~200°C、加熱時間を50分~60分とする。以上の製造方法により、本実施形態にかかる回路基板10が製造される。以上のように、フォトリソグラフィーにより第1、第2のソルダーレジスト14、15を形成すれば、第1、第2の開口14a、15aの寸法及び形状を高精度にすることができるから、半田ペーストPの供給量のばらつきを抑制することができる。[第5の実施形態]次に、図11、図12を参照して、第5の実施形態を説明する。図11は、第5の実施形態にかかる回路基板42の概略図であって、図11aは回路基板42の表面、図11bは図11aの11b-11b線における断面を、それぞれ示している。なお、図11の破断領域H2は、回路基板42から第1、第2のソルダーレジスト14、15を除いた領域を示している。図12は、第5の実施形態にかかる回路基板の製造工程の説明図である。図11に示すように、第5の実施形態にかかる回路基板42は、絶縁層12b上にダミーパターンパターン18Aを備え、該ダミーパターン18A上に、第1、第2のソルダーレジスト14、15が形成されている。ダミーパターン18Aは、平面視で梯子型に形成され、それぞれの枠状部内に電極パッド13が配置されている。ダミーパターン18Aの厚さは、電極パッド13と同様に、例えば40μm~60μmとされる。ダミーパターン18Aの寸法及び形状は、平面視で第2のソルダーレジスト14と同等の寸法及び形状としても良い。ダミーパターン18Aの材料は、電極パッド13と同様に、例えば銅又はアルミなどの金属を用いても良い。電極パッド13と同様の材料を用いる場合、図12aに示すように、多層配線層12の絶縁層12b上に金属膜13mを形成した後、該金属膜13mをエッチングすることにより、図12bに示すように、電極パッド13及びダミーパターン18Aを同時にパターニングする。こうすれば、別段の製造工程を追加する必要がないので、製造工程を簡単化することができる。なお、後述する第6の実施形態にかかるダミーパターン18Bも同等の要領で製造しても良い。以上のように、第5の実施形態では、第1、第2のソルダーレジスト14、15が該ダミーパターン18A上に形成されているので、第1、第2のソルダーレジスト14、15は、それぞれダミーパターン18Aの膜厚の分量だけ、電極パッド13よりも高く盛り上がる。従って、第1の実施形態にかかる回路基板10に比べて、より多くの半田ペーストPを電極パッド13上に供給することができる。[第6の実施形態]次に、図13を参照して、第6の実施形態を説明する。図13は、第6の実施形態にかかる回路基板43の平面図であって、図13aは回路基板43の表面、図13bは図13aの13b-13b線における断面、をそれぞれ示している。なお、図13の破断領域H3は、回路基板43から第1、第2のソルダーレジスト14、15を除いた領域を示している。図13に示すように、第6の実施形態にかかる回路基板43は、第5の実施形態にかかる回路基板42の絶縁層12b上に、さらに配線パターン12eを備える。配線パターン12eは、絶縁層12bの表面に貼り付けられた例えば金属箔をパターニングしたものである。配線パターン12eの材料は、例えば銅やアルミなどの金属を用いても良い。第1のソルダーレジスト14は、該配線パターン12e及び絶縁層12b上に配置され、配線パターン12e上には、第1の開口14aが形成されている。第1の開口14aは、配線パターン12eを部分的に露出させ、当該露出部分を電極パッド13としている。即ち、電極パッド13は、第1の開口14a規定されている。ダミーパターン18Bは、電極パッド13から延在する配線パターン12eをダミーパターン18Bの外側に引き出すために、配線パターン12eに対応する位置に不連続部Sを備える。このように、ダミーパターン18Bは、連続的に形成されている必要はない。ダミーパターン18Bが不連続部Sを有していても、配線パターン12e及びダミーパターン18Bの隙間を小さくすれば、第2のソルダーレジスト15の高さに影響が出ることはない。従って、第5の実施形態と同様に、より多くの半田ペーストPを電極パッドP上に供給することができる。