"入力端子と出力端子との間に接続された制御用トランジスタと、出力電圧に比例したフィードバック電圧を生成する分圧回路と、前記分圧回路により生成された前記フィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、を備え、出力電圧切替え制御信号に応じて前記分圧回路における分圧比を変化させることで前記出力電圧を切り替えるレギュレータ用半導体集積回路において、前記出力端子と回路の基準電位点との間に接続された放電用トランジスタと、前記フィードバック電圧と所定の基準電圧とを比較して、前記制御信号の変化後、前記出力電圧が所望の電位に下がるまでの間、前記放電用トランジスタをオン状態にさせる信号を出力する切替え時出力立下り制御回路と、を備えることを特徴とするレギュレータ用半導体集積回路。前記切替え時出力立下り制御回路は、意図的にオフセットを持たせたオフセット付きの差動増幅回路であることを特徴とする請求項1に記載のレギュレータ用半導体集積回路。前記出力電圧切替え制御信号が変化した場合に、所定のパルス幅を有するワンショットパルスを生成するパルス生成回路を備え、前記ワンショットパルスによって前記差動増幅回路に一時的に動作電流が流れるように構成されていることを特徴とする請求項2に記載のレギュレータ用半導体集積回路。前記出力端子と回路の基準電位点との間に接続された第2の放電用トランジスタと、外部からチップの動作/非動作を示す制御信号が入力される外部端子と、を備え、前記外部端子に入力されている前記制御信号がチップの非動作を示す状態に変化した際に、前記第2の放電用トランジスタがオンされるように構成されていることを特徴とする請求項1~3のいずれかに記載のレギュレータ用半導体集積回路。前記放電用トランジスタが前記第2の放電用トランジスタを兼用するように構成されていることを特徴とする請求項4に記載のレギュレータ用半導体集積回路。しかしながら、図4の切替え機能を備えたレギュレータにあっては、出力コンデンサCoにチャージされている電荷を引き抜くパスが負荷のみであるため、出力電圧Voutを高い電圧から低い電圧に切り替える際の応答特性が悪く、所望のレベルに到達するまでに時間を要するという不具合がある。そこで、図5に示すように、出力コンデンサCoと並列に抵抗Roを設けることで切替え応答特性を向上させる方法が考えられる。しかしながら、図5に示すレギュレータにあっては、出力コンデンサCoと並列に接続された抵抗Roの値や負荷であるデバイスの状態に依存して、図2cに示すように、出力電圧が切替え後のレベルに到達するまでに要する時間が変化してしまう。また、通常動作状態において、常に抵抗Roに電流が流れるため、無駄な電流が多くなるという課題がある。なお、シリーズレギュレータにおいて、過渡応答特性を良好にするため、ブリーダ抵抗と並列に電流をバイパスさせるスイッチ用のトランジスタを設けるようにした発明が提案されている特許文献1。しかしながら、特許文献1に開示されている先願発明は、ブリーダ抵抗の一方と並列にではなくブリーダ抵抗全体と並列にスイッチ用のトランジスタを設けている。また、この先願発明は、出力電圧が急に変化したときの過渡応答特性を改善するためのものであって、出力電圧を切り替える際の過渡応答特性を改善するための本発明とは目的が異なっている。この発明は上記のような背景の下になされたもので、その目的とするところは、無駄な電流を増加させることなく出力電圧切替え時の過渡応答特性を改善することができるレギュレータ用の半導体集積回路を提供することにある。上記目的を達成するため、この発明は、入力端子と出力端子との間に接続された制御用トランジスタと、出力電圧に比例したフィードバック電圧を生成する分圧回路と、前記分圧回路により生成された前記フィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、を備え、出力電圧切替え制御信号に応じて前記分圧回路における分圧比を変化させることで前記出力電圧を切り替えるレギュレータ用半導体集積回路において、前記出力端子と回路の基準電位点との間に接続された放電用トランジスタと、前記フィードバック電圧と所定の基準電圧とを比較して、前記制御信号の変化後、前記出力電圧が所望の電位に下がるまでの間、前記放電用トランジスタをオン状態にさせる信号を出力する切替え時出力立下り制御回路と、を設けるようにした。上記した手段によれば、通常動作状態においては放電用トランジスタに電流が流れず、出力電圧切替え制御信号が変化して出力電圧が高い電位状態から低い電位状態へ切り替える際に、放電用トランジスタが一時的にオンされて出力電圧を速やかに立ち下げるように動作するため、定常状態における無駄な電流を増加させることなく出力電圧切替え時の過渡応答特性を改善することができるようになる。また、望ましくは、前記切替え時出力立下り制御回路には、意図的にオフセットを持たせたオフセット付きの差動増幅回路を使用するようにする。これにより、比較的簡単な回路で出力電圧切替え時に放電用トランジスタを一時的にオン状態にさせる信号を生成することができ、回路規模をそれほど増大させることなく、出力電圧切替え時の過渡応答特性を改善することができる。さらに、望ましくは、前記出力電圧切替え制御信号が変化した場合に、所定のパルス幅を有するワンショットパルスを生成するパルス生成回路を備え、前記ワンショットパルスによって前記差動増幅回路に一時的に動作電流が流れるように構成する。これによって、切替え時出力立下り制御回路に電流が流れる時間を制限し、回路の消費電流をより一層低減することができる。また、望ましくは、前記出力端子と回路の基準電位点との間に接続された第2の放電用トランジスタと、外部からチップの動作/非動作を示す制御信号が入力される外部端子と、を備え、前記外部端子に入力されている前記制御信号がチップの非動作を示す状態に変化した際に、前記第2の放電用トランジスタがオンされるように構成する。これにより、外部からチップの動作/非動作を示す制御信号が変化してチップがオフする際にも、出力電圧を速やかに立ち下げることができる。さらに、望ましくは、前記放電用トランジスタが前記第2の放電用トランジスタを兼用するように構成する。これにより、出力電圧が高い電位状態から低い電位状態へ切り替わる際に出力電圧を立ち下げるトランジスタと、チップがオフする際に出力電圧を立ち下げるトランジスタとを兼用することができ、レギュレータ用半導体集積回路に両方の機能を持たせる場合にチップ面積の増大を抑制することができる。本発明によると、出力電圧切替え機能を備えたシリーズレギュレータを構正する場合に、無駄な電流を増加させることなく出力電圧切替え時の過渡応答特性を改善することができるレギュレータ用の半導体集積回路を実現できるという効果がある。以下、本発明の好適な実施の形態を図面に基づいて説明する。図1は、本発明を適用したシリーズレギュレータLDOを含むの一実施形態を示す。なお、特に限定されるわけではないが、図1において一点鎖線で囲まれている部分の回路を構成する素子は、1個の半導体チップ上に形成され、レギュレータの制御用半導体集積回路以下、レギュレータ用ICと称する10として構成される。この実施形態におけるレギュレータ用IC10は、図示しない直流電圧源からの直流電圧VDDが印加される電圧入力端子INと出力端子OUTとの間にPチャネルMOSFET絶縁ゲート型電界効果トランジスタ:以下、MOSトランジスタと記すからなる電圧制御用トランジスタM1が接続され、出力端子OUTと接地電位が印加されるグランド端子GNDとの間には、出力電圧Voutを分圧するブリーダ抵抗R1,R2が直列に接続されている。このブリーダ抵抗R1,R2により分圧された電圧VFBが、上記電圧制御用トランジスタM1のゲート端子を制御する誤差アンプ11の非反転入力端子にフィードバックされている。そして、上記誤差アンプ11はフィードバック電圧VFBと基準電圧Vrefとの電位差に応じて電圧制御用トランジスタM1を制御して、出力電圧Voutが所望の電位になるように制御する。出力電圧Voutの電位は、ブリーダ抵抗R1,R2の抵抗比によって設定できる。この実施形態のシリーズレギュレータは、上記のようなフィードバック制御によって、出力電圧Voutを一定に保持するように動作する。出力端子OUTには、出力電圧Voutを安定化させる外付けの出力コンデンサCoが接続されている。また、本実施形態のレギュレータ用IC10には、基準電圧Vrefを発生するための基準電圧回路12と、該基準電圧回路12および上記誤差アンプ11にバイアス電流を流すバイアス回路13、インバータなどで構成され外部から入力されるチップのオンオフ制御信号としてのチップイネーブル信号CEに基づいて上記バイアス回路13を動作状態にさせる起動制御回路14が設けられている。基準電圧回路12は、ツェナーダイオードからなる定電圧回路、あるいは定電流源として動作するデプレッション型MOSトランジスタとエンハンスメント型のMOSトランジスタとを直列に接続した基準電圧発生回路などにより構成することができる。さらに、本実施形態のレギュレータ用IC10は、出力電圧切替え制御信号CVを入力するための端子を備えるとともに、ブリーダ抵抗R1,R2のうちR2と並列に、直列形態の抵抗R3およびMOSトランジスタM2が接続され、MOSトランジスタM2をオン、オフさせることで、ブリーダ抵抗による分圧比を変化させることによって出力電圧レベルを切替え可能に構成されている。そのため、インバータなどで構成され外部から入力される出力電圧切替え信号CVを受けてチップの内部信号を生成するロジック回路15が設けられ、該ロジック回路15からの制御信号が上記MOSトランジスタM2のゲート端子に印加され、出力電圧切替え信号CVがハイレベルのときは、M2がオフされて前記フィードバック電圧VFBがブリーダ抵抗R1,R2によって決定され、出力電圧Voutが低い状態に維持される。一方、出力電圧切替え信号CVがロウレベルにされると、MOSトランジスタM2がオンされて、出力電圧の分圧比が抵抗R1の抵抗値と抵抗R2およびR3の合成抵抗値によって決定されるように変化され、それによって出力電圧Voutは低いレベルから高いレベルに変化される。さらに、本実施形態のレギュレータ用IC10には、フィードバック電圧VFBと基準電圧Vrefとを比較する電圧比較回路16と、出力端子OUTと接地点GNDとの間に並列に接続されたNチャネルMOSトランジスタM3およびM4とが設けられている。このうち、MOSトランジスタM3のゲート端子には、上記ロジック回路15からの制御信号が印加されることで、チップイネーブル信号CEがハイレベルからロウレベルに変化されてチップがオフ状態にされる際にオンされて、出力コンデンサCoの電荷を引き抜いて、出力電圧Voutを速やかに接地電位0Vに引き下げる働きをする。一方、MOSトランジスタM4のゲート端子には、上記電圧比較回路16の出力信号が印加されている。そして、この実施例の電圧比較回路16には、例えば差動トランジスタのW/Lゲート幅とゲート長の比のサイズに差を設けることで意図的にオフセットを持たせたオフセット付きの差動増幅回路が使用されている。なお、意図的にとは、製造時に生じる素子のばらつきで自然に発生するオフセットを含まないという意味である。これにより、出力電圧切替え信号CVがロウレベルからハイレベルに変化されて、MOSトランジスタM2がオフされて出力電圧Voutが高いレベルV1から低いレベルV2に切り替えられる際に、フィードバック電圧VFBが基準電圧Vrefよりも上がることで、電圧比較回路16の出力信号がハイレベルに変化してMOSトランジスタM4がオンされて、出力コンデンサCoの電荷を引き抜くように作用する。そして、出力電圧VoutがV2まで下がるとフィードバック電圧VFBが基準電圧Vrefまで下がり、電圧比較回路16の出力信号がロウレベルに変化してMOSトランジスタM4がオフされる。その結果、出力電圧切替え信号CVがロウレベルからハイレベルに変化し、起動制御回路15から出力されるMOSトランジスタM2のゲート制御電圧が、図2aのように、ハイレベルからロウレベルに変化した際に、負荷の状態に関わらず常に図2bのように、一定の短い時間内に出力電圧Voutを速やかに目標とする電位V2まで引き下げることができる。一方、出力電圧切替え信号CVがハイレベルからロウレベルに変化する際には、フィードバック電圧VFBが一時的に低い電位に下がるが、電圧比較回路16の出力信号は変化せず、MOSトランジスタM4がオンされることがない。また、電圧比較回路16にオフセット付きの差動増幅回路を使用しているため、定常状態でフィードバック電圧VFBが負荷変動に応じて変動してもMOSトランジスタM4がオンされることはない。なお、差動増幅回路にオフセットを持たせる方法は、上記のように差動トランジスタのW/Lのサイズに差を設ける方法の他、差動トランジスタの負荷となる素子の抵抗値に差を設けるあるいは一方にのみ抵抗を接続するなどの方法であってもよい。さらに、本実施形態のレギュレータ用IC10には、特に限定されるものではないが、チップ温度が所定温度以上になったことを検出した場合に回路の動作を停止させるため、温度検出回路を備えたサーマルシャットダウン回路17や、負荷の短絡などで出力電流が増加して所定の電流値に達したときに、出力電圧Voutを低下させながら出力電流を減少させて、過電流から素子を保護するカレントリミット回路18が設けられている。サーマルシャットダウン回路18、例えば特開2007-318028号公報などに開示され、またカレントリミット回路19は、例えば特開2008-052516号公報などに開示されており、いずれも公知であるので、具体的な回路については説明を省略する。図3には、出力電圧切替え機能を備えた図1の実施例のシリーズレギュレータ用ICの変形例を示す。この変形例は、電圧比較回路16の電源電圧端子とバイアス回路13との間に電源スイッチとしてのPチャネルMOSトランジスタM5を設けるとともに、出力電圧切替え信号CVのロウレベルからハイレベルへの変化を検出して、所定のパルス幅を有するワンショットパルスを生成するパルス生成回路19を設け、該パルス生成回路19により生成されたワンショットパルスによって電源スイッチとしてのPチャネルMOSトランジスタM5をオンさせ、電圧比較回路16に一時的に動作電流を流して動作させるようにしたものである。このように電圧比較回路16を一時的に動作させるように構成することにより、図1のレギュレータ用ICに比べて消費電流を低減することができるという利点がある。電源スイッチとしてのMOSトランジスタM5を設ける代わりに、電圧比較回路16の電流源をパルス生成回路19により生成されたワンショットパルスによってオン、オフ制御するように構成しても良い。なお、パルス生成回路19には、ワンショットパルスのパルス幅を規定するためのCR時定数回路を設け、該時定数回路を構成するコンデンサをICの外付け素子として接続するための外部端子を、レギュレータ用IC10に設けて、パルス幅すなわち電圧比較回路16の動作時間をユーザが任意に設定できるように構成してもよい。また、そのようなパルス幅調整可能なパルス生成回路を設けた場合、電圧比較回路16を省略して、パルス生成回路の出力上記実施例とは逆相の出力で、放電用のMOSトランジスタM4を直接オン、オフ制御するように構成しても良い。そして、その場合、出力電圧Voutの立ち下がり速度は、MOSトランジスタM4と直列に抵抗を設けてその抵抗値で調整するようにしても良い。以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、チップのオフ時に出力電圧Voutを立ち下げるためのMOSトランジスタM3と、出力電圧切替え時に出力電圧Voutを立ち下げるためのMOSトランジスタM4を別々に設けているが、これらのトランジスタを共通のトランジスタとして設けるとともに、ロジック回路15の出力と電圧比較回路16の出力との論理和をとるORゲートを設けて、該ORゲートの出力で共通のトランジスタをオン、オフさせるように構成してもよい。なお、ORゲートを設けることで、回路を構成する素子数は多くなるが、出力端子から電流を引き抜くトランジスタM3,M4は比較的サイズの大きな素子とする必要があるのに対し、ORゲートの負荷はMOSトランジスタのゲート容量のみであるので、ORゲートを構成する素子のサイズは小さなものにすることができる。そのため、MOSトランジスタM3とM4を兼用した場合、トータルの回路占有面積は減少させることができる。また、前記実施形態では、出力電圧を制御するための制御用トランジスタとしてMOSトランジスタを使用しているが、本発明は、制御用トランジスタとしてバイポーラトランジスタを使用するレギュレータにも適用することができる。また、前記実施形態では、放電用のMOSトランジスタM4を制御するための電圧比較回路16としてオフセット付きの差動増幅回路を使用すると説明したが、差動増幅回路はオフセットのない通常の差動増幅回路を使用し、該差動増幅回路へ供給するフィードバック電圧を、上記オフセットに相当する所定電位だけシフトして入力するように構成してもよい。さらに、以上の説明では、本発明をシリーズレギュレータ用ICに適用した例を説明したが、本発明にそれに限定されるものではなく、二次電池を充電する充電装置を構成する充電制御用ICにも利用することができる。"