高電位端子と出力端子との間に接続されたハイサイドスイッチと、前記出力端子と低電位端子との間に、前記低電位端子から前記出力端子に向かう方向を順方向として接続された整流要素と、入力されるハイサイド制御信号に応じて前記ハイサイドスイッチの制御端子に第1の電圧を供給してオンさせ、前記出力端子の電圧が規定値以上に上昇したとき前記ハイサイドスイッチの制御端子に前記第1の電圧よりも高い第2の電圧を供給する駆動回路と、を備えたことを特徴とするスイッチング回路。前記駆動回路は、前記規定値の電圧を基準電圧として生成する電圧源回路を有し、前記出力端子の電圧を前記基準電圧と比較する検出回路と、前記ハイサイド制御信号に応じて前記第1の電圧を出力し、前記検出回路の出力に応じて前記第2の電圧を出力するハイサイド制御回路と、を有することを特徴とする請求項1記載のスイッチング回路。前記整流要素は、前記出力端子と前記低電位端子との間に接続されたローサイドスイッチの寄生ダイオードであることを特徴とする請求項1または2に記載のスイッチング回路。前記駆動回路は、入力されるローサイド制御信号に応じて前記ローサイドスイッチをオンまたはオフするローサイド制御回路をさらに有することを特徴とする請求項3記載のスイッチング回路。前記整流要素は、前記低電位端子にアノードが接続され前記出力端子にカソードが接続されたダイオードであることを特徴とする請求項1または2に記載のスイッチング回路。請求項1~5のいずれか1つに記載のスイッチング回路と、入力された電圧に応じてPWM信号の前記ハイサイド制御信号を生成する制御回路と、を備えたことを特徴とするDC-DCコンバータ。前記出力端子に一端が接続されたインダクタと、前記インダクタの他端と前記低電位端子との間に接続された平滑コンデンサと、前記インダクタの他端と前記低電位端子との間に接続され、前記制御回路に電圧を帰還する帰還抵抗と、をさらに備えたことを特徴とする請求項6記載のDC-DCコンバータ。本発明の実施形態は、スイッチングノイズの低減と動作効率を改善したスイッチング回路及びDC-DCコンバータを提供する。実施形態によれば、ハイサイドスイッチと、整流要素と、駆動回路と、を備えたスイッチング回路が提供される。前記ハイサイドスイッチは、高電位端子と出力端子との間に接続されている。前記整流要素は、前記出力端子と低電位端子との間に、前記低電位端子から前記出力端子に向かう方向を順方向として接続される。前記駆動回路は、入力されるハイサイド制御信号に応じて前記ハイサイドスイッチの制御端子に第1の電圧を供給してオンさせ、前記出力端子の電圧が規定値以上に上昇したとき前記ハイサイドスイッチの制御端子に前記第1の電圧よりも高い第2の電圧を供給する。以下、本発明の実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。まず、第1の実施形態について説明する。図1は、第1の実施形態に係るスイッチング回路の構成を例示する回路図である。スイッチング回路破線1で囲んだ部分は、直列に接続されたハイサイドスイッチ2及びローサイドスイッチ3と、ハイサイドスイッチ2とローサイドスイッチ3とを制御する駆動回路破線5で囲んだ部分で構成され、誘導性負荷17を駆動する。なお、ローサイドスイッチ3は、寄生ダイオードとして整流要素4を含んでいる。ハイサイドスイッチ2は、出力端子18と高電位端子19との間に接続されている。ハイサイドスイッチ2は、PチャンネルMOSFET以下、PMOSであり、第1の主電極としてのソースは、高電位端子19に接続され、第2の主電極としてのドレインは、出力端子18に接続されている。また、ハイサイドスイッチ2の制御端子としてのゲート2gは、駆動回路5に接続される。ハイサイドスイッチ2には、図示しない寄生ダイオードが含まれる。ローサイドスイッチ3は、出力端子18と低電位端子23との間に接続されている。ローサイドスイッチ3は、NチャンネルMOSFET以下、NMOSであり、第1の主電極としてのソースは、低電位端子23に接続され、第2の主電極としてのドレインは、出力端子18に接続されている。また、ローサイドスイッチ3の制御端子としてのゲートは、駆動回路5に接続される。なお、低電位端子23は接地され、高電位端子19と低電位端子23との間には、電源電圧VINが供給される。整流要素4は、出力端子18と低電位端子23との間に、低電位端子23から出力端子18に向かう方向を順方向として接続されている。すなわち、整流要素4の第1の主電極としてアノードは、低電位端子23に接続され、整流要素4の第2の主電極としてカソードは、出力端子18に接続されている。駆動回路5は、ハイサイドスイッチ2を制御するハイサイド制御回路6と、ローサイドスイッチ3を制御するローサイド制御回路7と、出力端子18の電圧、すなわち出力電圧VLXを検出する検出回路8とを有している。ハイサイド制御回路6は、高電位端子19と第2の中電位端子20との間に接続され、ハイサイド制御信号VHに応じて、ハイサイドスイッチ2の制御端子2gに電圧VGを供給してハイサイドスイッチ2を制御する。ハイサイド制御回路6は、否定回路インバータ9、10、第1のトランジスタ11、第2のトランジスタ12、第3のトランジスタ13、論理和の否定回路NOR14を有している。第1のトランジスタ11と第2のトランジスタ12とは、高電位端子19と第2の中電位端子20との間に直列に接続される。第1のトランジスタ11はPMOSであり、ゲートには、インバータ9を介してハイサイド制御信号VHを反転した信号が入力される。第2のトランジスタ12はPMOSであり、ゲートには、インバータ9、10を介してハイサイド制御信号VHと同相の信号が入力される。第1のトランジスタ11のソースは高電位端子19に接続され、第1のトランジスタ11のドレインは、第2のトランジスタ12のソースに接続され、第2のトランジスタ12のドレインは、第2の中電位端子20に接続される。また、第3のトランジスタ13は、第2のトランジスタ12と並列に接続される。第3のトランジスタ13はNMOSであり、ドレインは、第2のトランジスタ12のソースと接続され、第3のトランジスタ13のソースは、第2のトランジスタ12のドレイン及び第2の中電位端子20に接続される。第3のトランジスタ13のゲートには、NOR14を介して、ハイサイド制御信号VHと検出回路8の出力との論理和を反転した信号が入力される。なお、高電位端子19と第2の中電位端子20との間には、電源電圧Vs2が供給され、インバータ9、10は、電源電圧Vs2で動作する。ローサイド制御回路7は、第1の中電位端子21と接地端子22との間に接続され、ローサイド制御信号VLを反転した信号をローサイドスイッチ3の制御端子としてのゲートに出力する。なお、第1の中電位端子21と接地端子22との間には、電源電圧Vs1が供給され、接地端子22は、低電位端子23とともに接地されている。また、ローサイド制御回路7は、インバータであり、ローサイド制御回路7は、電源電圧Vs1で動作する。検出回路8は、出力電圧VLXを基準電圧Vsと比較する比較回路15と、基準電圧Vsを生成する電圧源回路16とで構成される。比較回路15の反転入力端子は出力端子18に接続され、非反転入力端子には、電圧源回路16から出力される基準電圧Vsが入力される。比較回路15の出力端子から、検出回路8の出力として、NOR14に検出信号VDが出力される。なお、検出信号VDの論理レベルをハイサイド制御回路6の論理レベルに変換するレベルシフタについては省略している。また、基準電圧Vsは、出力電圧VLXが低電位端子23の電圧に対して上昇したことを検出するための基準となる電圧であり、例えば電源電圧VINの90に設定される。次に、スイッチング回路1の動作について説明する。スイッチング回路1は、外部から入力されるハイサイド制御信号VH及びローサイド制御信号VLに応じてハイサイドスイッチ2とローサイドスイッチ3とを交互にオンさせて誘導性負荷17に流れる電流ILLを制御する。また、駆動回路5のハイサイド制御回路6は、検出回路8で検出される出力電圧VLXのレベルに応じてハイサイドスイッチ2の制御端子2gに供給する電圧VGを切り替えてハイサイドスイッチ2のオン抵抗Ronを制御する。図2は、ゲートソース間電圧Vgsとオン抵抗Ronとの関係を表す特性図である。図2においては、ハイサイドスイッチ2のゲートソース間電圧Vgsを横軸、オン抵抗Ronを縦軸にとり、オン抵抗Ronのゲートソース間電圧Vgs依存性を表している。なお、各電圧は絶対値を表している。しきい値電圧Vth以上のゲートソース間電圧Vgsに対して、オン抵抗Ronは単調に低下する。制御端子2gの電圧VGは、高電位端子19の電位を基準にしているため、制御端子2gの電圧VGは、ハイサイドスイッチ3のゲートソース間電圧Vgsと等しい。制御端子2gの電圧VGが第1の電圧V1のとき、オン抵抗はRon1である。制御端子2gの電圧が第2の電圧V2のとき、オン抵抗はRon2である。ここで、|Vgs1|<|Vgs2|、Ron1>Ron2になっている。図3は、第1の実施形態のスイッチング回路の主要な信号のタイミングチャートであり、aはハイサイド制御信号VH、bはローサイド制御信号VL、cは検出信号VD、dは制御端子の電圧VG、eは出力電圧VLX、fはハイサイド電流IH、gはローサイド電流IL、hは負荷電流ILLを表す。なお、図3aは、ハイサイド制御信号VHとして、ハイレベルとローレベルとを周期的に繰り返す矩形波を入力した場合を例示している。また、ローサイド制御信号VLは、ハイサイド制御信号VHと逆相の信号である図3b。また、図3bは、ローサイドスイッチ3がオンまたはオフに制御されていることを、それぞれON、OFFで表し、図3dは、ハイサイドスイッチ2がオンまたはオフに制御されていることを、それぞれON、OFFで表している。また、ハイサイドスイッチ2とローサイドスイッチ3とが同時にオンになることを避けるためにデッドタイムTdが設けられている。まず、外部から入力されるハイサイド制御信号VHがハイレベル、ローサイド制御信号VLがローレベルのときの動作について説明する図3a、b。ハイサイド制御回路6のNOR14は、ハイレベルのハイサイド制御信号VHを入力して、第3のトランジスタ13のゲートにローレベルを出力する。その結果、第3のトランジスタ13はオフする。また、インバータ9は、ハイレベルのハイサイド制御信号VHを入力して、第1のトランジスタ11のゲートにローレベルを出力する。その結果、第1のトランジスタ11は、オンする。また、インバータ10は、第2のトランジスタ12のゲートにハイレベルを出力する。その結果、第2のトランジスタ12はオフする。したがって、オンした第1のトランジスタ11は、ハイサイドスイッチ2の制御端子2gの電圧VGをハイレベルにする。その結果、ハイサイドスイッチ2はオフし、ハイサイド電流IHは流れない図3d、f。ローサイド制御回路7は、ローレベルのローサイド制御信号VLを入力して、ローサイドスイッチ3のゲートにハイレベルを出力する。その結果、ローサイドスイッチ3はオンする。誘導性負荷17は、出力電圧VLXをローレベルにして図3e、ローサイドスイッチ3を介して回生電流を流す。ローサイドスイッチ3を流れるローサイド電流ILは、負荷電流ILLとして流れる図3g。出力電圧VLXが基準電圧Vsよりも低いため、検出回路8は、検出信号VDとしてハイレベルを出力する図3c。次に、ハイサイド制御信号VHがハイレベル、ローサイド制御信号VLがハイレベルとなるデッドタイムTdにおける動作について説明する。ローサイド制御回路7は、ローサイド制御信号VLがハイレベルに変化すると、ローサイドスイッチ3のゲートにローレベルを出力する。その結果、ローサイドスイッチ3はオフする。誘導性負荷17は、ローサイドスイッチ3の整流要素寄生ダイオード4を介して回生電流を流す。負荷電流ILLは、ローサイド電流ILとしてローサイドスイッチ3の整流要素4を流れる図3g、h。次に、ハイサイド制御信号VHがローレベル、ローサイド制御信号VLがハイレベルに変化したときの動作について説明する図3a、b。インバータ9は、ローレベルのハイサイド制御信号VHを入力して、第1のトランジスタ11のゲートにハイレベルを出力する。その結果、第1のトランジスタ11はオフする。また、インバータ10は、第2のトランジスタ12のゲートにローレベルを出力する。その結果、第2のトランジスタ12はオンする。第2のトランジスタ12のソースドレイン間電圧は、第2のトランジスタ12のソースゲート間電圧Vsgゲートソース間電圧Vgsと逆方向の電圧にほぼ等しくなっている。したがって、駆動回路5のハイサイド制御回路6は、ハイサイドスイッチ2の制御端子2gの電圧VGとして、第1の電圧V1=Vs2-Vsgを出力する。なお、PMOSは、ゲート電位はソース電位よりも低いため、第1の電圧V1は、高電位端子19側、すなわちハイサイドスイッチ2のソースを基準として、ハイサイドスイッチ2のゲート電圧が正となる方向にとっている。ローサイド制御回路7は、ローサイドスイッチ3のゲートにローレベルを出力している。その結果、ローサイドスイッチ3は、オフの状態を維持する。また、ハイサイドスイッチ2がオンしたため、ローサイドスイッチ3を流れていた回生電流は、整流要素4の逆方向回復電流として、ハイサイドスイッチ2を流れる。そのため、ハイサイドスイッチ2には、整流要素4の逆方向回復時間の間、この逆方向回復電流の大きな電流値のハイサイド電流IHが流れる図3fの一点鎖線Rで囲んだ部分。しかし、ハイサイドスイッチ2の制御端子2gの電圧VGには、相対的に低い第1の電圧V1が供給されているため、ハイサイド電流IHは、ハイサイドスイッチ2の相対的に大きいオン抵抗Ron1により制限されている。ハイサイドスイッチ2に逆方向回復電流が流れている期間は、出力電圧VLXは、ローレベルである図3e。出力電圧VLXが電圧源回路16の基準電圧Vsよりも低いため、検出回路8は、検出信号VDとしてハイレベルを出力する。その結果、NOR14は、第3のトランジスタ13のゲートにローレベルを出力し、第3のトランジスタ13はオフする。そして、出力端子18が短絡していない場合、整流要素4の逆方向回復時間の経過後、ハイサイドスイッチ2は、出力電圧VLXをローレベルからハイレベルに上昇させる図3eの一点鎖線Pで囲んだ部分。また、出力端子18が短絡している場合、整流要素4の逆方向回復時間の経過後、ハイサイドスイッチ2は、出力電圧VLXをハイレベルに上昇させることができず、出力電圧VLXはローレベルのままになる図3eの一点鎖線Qで囲んだ部分。まず、1出力端子18が短絡していない場合について説明し、次に2出力端子18が短絡している場合について説明する。1出力端子が短絡していない場合、上記のとおり、ハイサイドスイッチ2は、出力電圧VLXをローレベルからハイレベルに上昇させる図3eの一点鎖線Pで囲んだ部分。その結果、出力電圧検出回路8は、出力電圧VLXが基準電圧Vs以上に上昇したことを検出し、検出信号VDとして、ローレベルを出力する図3c。NOR14は、ローレベルの検出信号VDを入力して、第3のトランジスタ13のゲートにハイレベルを出力する。その結果、第3のトランジスタ13はオンして、ハイサイドスイッチ2の制御端子2gの電圧VGを、第1の電圧V1よりも高い第2の電圧V2にする図3d。その結果、ハイサイドスイッチ2のオン抵抗Ronは、第1の電圧V1がゲートに供給されていたときよりも低いオン抵抗Ron2になる。なお、第2の電圧V2は、第1の電圧V1と同様にハイサイドスイッチ2のソースを基準として、ハイサイドスイッチ2のゲート電圧が正となる方向にとっている。また、第2の電圧V2は、高電位端子19と第2の中電位端子20との間の電圧Vs2にほぼ等しい。そして、ハイサイドスイッチ2は、相対的にオン抵抗Ronの低い状態で、出力電圧VLXをほぼ電源電圧VINまで上昇させる。その結果、ハイサイド制御信号VHがローレベルの間、誘導性負荷17の両端に直流電圧が供給され、ハイサイド電流IHは、直線的に上昇する図3f。また、ハイサイド電流IHは、出力端子18を介して、誘導性負荷17を負荷電流ILLとして流れる。次に、ハイサイド制御信号VHがハイレベル、ローサイド制御信号VLがハイレベルとなるデッドタイムTdにおける動作は、上記と同様である。ハイサイド制御回路6は、ハイレベルに変化したハイサイド制御信号VHを入力して、ハイサイドスイッチ2の制御端子2gの電圧VGとしてハイレベルを出力する。その結果、ハイサイドスイッチ2はオフする。また、ローサイド制御回路7は、ハイレベルのローサイド制御信号VLを入力して、ローサイドスイッチ3のゲートにローレベルを出力している。その結果、ローサイドスイッチ3は、オフの状態を維持する。誘導性負荷17は、ローサイドスイッチ3の整流要素4を介して回生電流を流す。負荷電流ILLは、ローサイド電流ILとしてローサイドスイッチ3の整流要素4を流れる図3g、h。そして、ハイサイド制御信号VHがハイレベルに、ローサイド制御信号VLがローレベルに変化すると、次サイクルが開始し、上記と同様の動作を繰り返す。2出力端子18が短絡している場合、上記のとおり、出力電圧VLXはローレベルのままになる図3eの一点鎖線Qで囲んだ部分。検出回路8は、出力電圧VLXが基準電圧Vsよりも低いことを検出し、検出信号VDとして、ハイレベルを出力する図3c。NOR14は、検出信号VDがハイレベルのため、第3のトランジスタ13のゲートにローレベルを出力し続ける。その結果、第3のトランジスタ13はオフのままで、ハイサイドスイッチ2の制御端子2gの電圧VGを、第1の電圧V1に維持する図3d。その結果、ハイサイドスイッチ2のオン抵抗は、相対的に大きい状態のままになる。ハイサイドスイッチ2の電流IHは、出力端子18が短絡しているが、相対的に高いオン抵抗で制限された電流値になる。次に、ハイサイド制御信号VHがハイレベル、ローサイド制御信号VLがハイレベルとなるデッドタイムTdにおける動作は、上記と同様である。ハイサイド制御回路6は、ハイレベルに変化したハイサイド制御信号VHを入力して、ハイサイドスイッチ2の制御端子2gの電圧VGとしてハイレベルを出力する。その結果、ハイサイドスイッチ2はオフする。また、ローサイド制御回路7は、ハイレベルのローサイド制御信号VLを入力して、ローサイドスイッチ3のゲートにローレベルを出力している。その結果、ローサイドスイッチ3は、オフの状態を維持する。誘導性負荷17は、ローサイドスイッチ3の整流要素4を介して回生電流を流す。負荷電流ILLは、ローサイド電流ILとしてローサイドスイッチ3の整流要素4を流れる図3g、h。そして、ハイサイド制御信号VHがハイレベルに、ローサイド制御信号VLがローレベルに変化すると、次サイクルが開始し、上記と同様の動作を繰り返す。次に、本実施形態の効果について説明する。本実施形態においては、ハイサイド制御信号VHがローレベルに変化したとき、相対的に電圧の低い第1の電圧V1を制御端子2gに供給して、ハイサイドスイッチ2をオンさせている。その結果、ハイサイドスイッチ2は相対的にオン抵抗の高い状態でオンし、逆方向回復電流の電流値を制限することができ、ハイサイドスイッチ2とローサイドスイッチ3との間を流れるパルス的な貫通電流によるノイズや電磁輻射を低減することができる。また、本実施形態においては、ハイサイドスイッチ2の制御端子2gに第1の電圧V1を供給してオンさせた後、出力電圧VLXが基準電圧Vs以上に上昇したとき、第1の電圧V1よりも高い第2の電圧V2を制御端子2gに供給している。その結果、整流要素4の逆方向回復時間の値や入力する電源電圧VINの値が変化しても、ハイサイドスイッチ2を流れる逆方向電流の終了時点を確実に検出することができる。例えば、第1の電圧V1の誤差やばらつきなどによりハイサイドスイッチ2のオン抵抗が変動して、第1の電圧V1が供給されているときのハイサイドスイッチ2の電流値が変動する場合がある。しかし、本実施形態においては、ハイサイドスイッチ2を流れる逆方向電流の終了時点を確実に検出することができる。また、本実施形態においては、ハイサイドスイッチ2の制御端子2gに第1の電圧V1を供給してオンさせた後、第1の電圧V1よりも高い第2の電圧V2を制御端子2gに供給してハイサイドスイッチ2を相対的にオン抵抗の低い状態にしている。その結果、ハイサイドスイッチ2の導通損失を低減することができる。なお、第1の電圧V1を供給している期間は、ローサイドスイッチ2の整流要素4の逆方向回復時間にほぼ等しく、スイッチング回路1のスイッチング周期と比較して短い。したがって、第1の電圧V1を供給して相対的にオン抵抗の高い状態にすることによる電力損失はわずかである。図4は、駆動回路のハイサイド制御回路の構成を例示する他の回路図である。図4に表したように、ハイサイド制御回路6aは、図1に表したハイサイド制御回路6と比較して、第1の電圧V1を出力する第2のトランジスタ12とインバータ10の構成が異なっている。すなわち、インバータ10と第2のトランジスタ12とが、ダイオード24と第2のトランジスタ25とに置き換えられている。インバータ9、第1のトランジスタ11、第3のトランジスタ13、NOR14については、ハイサイド制御回路6と同様である。なお、図4において、図1と同一の要素には、同一の符号を付している。第1のトランジスタ11、ダイオード24、第2のトランジスタ25は、高電位端子19と第2の中電位端子20との間に直列に接続されている。第2のトランジスタ25のゲートには、インバータ9を介してハイサイド制御信号VHを反転した信号が入力される。直列に接続されたダイオード24及び第2のトランジスタ25の両端に、第3のトランジスタ13が接続されている。ハイサイド制御信号VHがローレベルに変化したとき、インバータ9を介して、第2のトランジスタ25のゲートにはハイレベルが入力さる。その結果、第2のトランジスタ25はオンして、ハイサイドスイッチ2の制御端子2gの電圧VGとして、第1の電圧V1=Vs2-Vf=V2-Vfを出力する。ここで、Vfは、ダイオード24の順方向電圧である。このように、ハイサイド制御回路6aは、第1の電圧V1として、第2の電圧V2よりもダイオード24の順方向電圧Vfだけ低い電圧を出力する点が、PMOSの第2のトランジスタ12のソースゲート間電圧Vsgだけ低い電圧を出力するハイサイド制御回路6と異なる。なお、図4においては、ダイオード24が1つの場合を例示しているが、第1の電圧V1の値に応じて任意数のダイオードを直列に接続してもよい。これ以外の構成、動作及び効果については、ハイサイド制御回路6と同様であり、ハイサイド制御回路6の替わりにハイサイド制御回路6aで構成したスイッチング回路の構成、動作及び効果については、前述の第1の実施形態と同様である。次に、第2の実施形態について説明する。図5は、第2の実施形態に係るスイッチング回路の構成を例示する回路図である。図5に表したように、スイッチング回路1aは、図1に表したスイッチング回路1と比較して、ローサイドスイッチ3、ローサイド制御回路7がなく、整流要素4がダイオード4aで構成されている点が異なっている。したがって、ローサイド制御信号VLはなく、またローサイド電流ILは、整流要素4の電流ILである。なお、図5において、図1と同一の要素には、同一の符号を付している。本実施形態におけるこれ以外の構成、動作及び効果については、前述の第1の実施形態と同様である。次に、第3の実施形態について説明する。図6は、第3の実施形態に係るスイッチング回路の構成を例示する回路図である。図6に表したように、スイッチング回路1bは、図5に表したスイッチング回路1aと比較して、低電位端子23は平滑コンデンサ26を介して接地され、低電位端子23に負電圧が生成される点が異なっている。なお、図6においては、第2の中電位端子20と第1の中電位端子21については記載を省略している。また、図5と同一の要素には、同一の符号を付している。本実施形態においても、ハイサイドスイッチ2の制御端子2gに第1の電圧V1を供給してオンさせた後、出力電圧VLXが基準電圧Vs以上に上昇したとき、第1の電圧V1よりも高い第2の電圧V2を制御端子2gに供給する。ただし、低電位電源端子23が負電圧となるため、ハイサイドスイッチ2のオン直後は、出力電圧VLXは負電圧になる。しかし、基準電圧Vsは、前述の第1の実施形態と同様に正の電圧であり、例えば電源電圧VINの90に設定される。したがって、本実施形態におけるこれ以外の構成、動作及び効果については、ローサイドスイッチ3及びローサイド制御回路7がない前述の第2の実施形態と同様である。図7は、第4の実施形態に係るDC-DCコンバータの構成を例示する回路図である。図7に表したように、DC-DCコンバータ30は、スイッチング回路1と、スイッチング回路1を制御する制御回路31を備えている。スイッチング回路1については、図1に表したスイッチング回路1と同様である。なお、図7において、図1と同一の要素には、同一の符号を付している。また、DC-DCコンバータ32は、スイッチング回路1と、制御回路31と、スイッチング回路1により駆動されるインダクタ33と、帰還抵抗34、35と、平滑コンデンサ36とを備えている。DC-DCコンバータ32は、電源電圧VINを降圧して出力電圧VOUTを出力するDC-DCコンバータである。制御回路31は、入力される電圧VFBに応じてPWM信号を生成して、スイッチング回路1にハイサイド制御信号VH、ローサイド制御信号VLとして出力する。制御回路31は、インダクタ33の他端の出力電圧VOUTに応じて、スイッチング回路1を制御する。インダクタ33は、一端が出力端子18に接続され、スイッチング回路1により駆動される。帰還抵抗34及び35は、インダクタ33の他端と接地端子22との間に直列に接続され、インダクタ33の他端の出力電圧VOUTを分圧した電圧VFBを制御回路31に帰還する。また、平滑コンデンサ36は、インダクタ33の他端と接地端子22との間に接続され、出力電圧VOUTを平滑化する。本実施形態においては、制御回路31が出力電圧VOUTを検出した電圧VFBに応じてハイサイド制御信号VH、ローサイド制御信号VLを生成し、スイッチング回路1を介してインダクタ33を流れる電流を制御している。その結果、電源電圧VINを降圧した出力電圧VOUTを出力することができる。本実施形態における上記以外の構成、動作及び効果については、前述の第1の実施形態と同様である。なお、図7においては、降圧型のDC-DCコンバータの構成を例示したが、図6に表したハイサイド制御回路6aで構成したスイッチング回路を用いて反転型のDC-DCコンバータを構成することもできる。また、図7に例示したDC-DCコンバータ32のインダクタ33の他端にさらに昇圧型のDC-DCコンバータを追加して、昇降圧型のDC-DCコンバータを構成することもできる。また、第1の実施形態において、ハイサイド制御回路6とローサイド制御回路6aとにそれぞれ電源電圧Vs2、Vs1を供給するブートストラップ型の構成を例示した。しかし、第2の中電位端子20を接地端子22に接続し、第1の中電位端子21を高電位端子19に接続して、各電源電圧を共通の電源電圧VINとしてもよい。またさらに、各実施形態において、ハイサイドスイッチ2がPMOSの構成を例示したが、ハイサイドスイッチ2はNMOSでもよい。この場合、第1の電圧V1及び第2の電圧V2は、それぞれハイサイドスイッチ2のソース電位を基準として、ハイサイドスイッチ2のゲートソース間電圧Vgsを表すことになる。また、ハイサイドスイッチ2及びローサイドスイッチ3は、BJT、IGBTでもよい。ただし、IGBTやBJTなどを用いた場合は、低電位端子23と出力端子18との間に、整流要素4として寄生ダイオードが接続された状態とならない。そのため、低電位端子23と出力端子18との間に、実際にダイオードなどの整流要素を接続して同様の電流経路を作る必要がある。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。