"電子走行層と、前記電子走行層の上方に形成された電子供給層と、前記電子供給層の上方に形成されたキャップ層とを含み、前記キャップ層は、前記電子走行層及び前記電子供給層と分極が同方向である第1の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第2の結晶とが混在することを特徴とする化合物半導体装置。前期電子走行層と電子供給層は結晶成長面が0001面であり、前記キャップ層は、結晶成長面が0001の前記第1の結晶と、結晶成長面が000-1の前記第2の結晶とが混在することを特徴とする請求項1に記載の化合物半導体装置。前記キャップ層は、前記電子供給層の上方における所定部分に局在することを特徴とする請求項1又は2に記載の化合物半導体装置。前記キャップ層上に形成された電極を更に含むことを特徴とする請求項1~3のいずれか1項に記載の化合物半導体装置。前記キャップ層は、p型ドーパントを含有することを特徴とする請求項1~4のいずれか1項に記載の化合物半導体装置。電子走行層を形成する工程と、前記電子走行層の上方に電子供給層を形成する工程と、前記電子供給層の上方に、前記電子走行層及び前記電子供給層と分極が同方向である第1の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第2の結晶とが混在するキャップ層を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。前期電子走行層と電子供給層は結晶成長面が0001面であり、前記キャップ層は、結晶成長面が0001の前記第1の結晶と、結晶成長面が000-1の前記第2の結晶とが混在することを特徴とする請求項6に記載の化合物半導体装置の製造方法。前記キャップ層を、前記電子供給層の上方における所定部分に局在するように形成することを特徴とする請求項6又は7に記載の化合物半導体装置の製造方法。前記キャップ層上に電極層を形成し、前記電極層及び前記キャップ層を同時加工し、前記キャップ層を前記電子供給層の上方における所定部分に局在させると共に、前記キャップ層上に電極を形成する工程を更に含むことを特徴とする請求項8に記載の化合物半導体装置の製造方法。前記キャップ層は、p型ドーパントを含有することを特徴とする請求項6~9のいずれか1項に記載の化合物半導体装置の製造方法。電源装置等に用いられるスイッチング素子では、いわゆるフェイルセーフの観点から、電圧のオフ時には電流が流れない、所謂ノーマリオフ動作が望まれる。ところが、高濃度の2DEGを利用したGaNHEMTでは、トランジスタのチャネルに多数の電子が存在するため、ゲート電圧のオフ時にも電流が流れてしまう。電流を遮断するには、ゲート電極に負の電圧を印加する必要があり、ノーマリオン動作のデバイスとなる。ノーマリオフ動作のGaNHEMTを実現するための手法の一つとして、p型GaN層或いはp型AlGaN層を電子供給層上に形成し、バンド変調効果により2DEGの濃度を制御する手法が提案されている。p型GaN層は、一般的にアクセプタ不純物としてMgをドーピングするが、活性化率が1程度と低いため、高いホール濃度を有するp型GaN結晶を作製することが難しい。従って、電子供給層上にp型GaN層を形成し、AlGaN/GaNヘテロ界面の伝導帯のエネルギー準位をフェルミ準位より上位に持ち上げるためには、p型GaN層の膜厚を厚くする必要がある。しかしながら、p型GaN層を厚く形成した場合、ゲート電極からチャネルであるAlGaN/GaNへテロ界面までの距離が長くなる。そのため、応答速度が低下し、チャネルにおけるゲート電極からの電界が不十分になり、ピンチオフ不良等のデバイス特性の劣化が惹起されるという問題がある。本発明は、上記の課題に鑑みてなされたものであり、薄いキャップ層を用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作を実現する信頼性の高い高耐圧の化合物半導体装置及びその製造方法を提供することを目的とする。化合物半導体装置の一態様は、電子走行層と、前記電子走行層の上方に形成された電子供給層と、前記電子供給層の上方に形成されたキャップ層とを含み、前記キャップ層は、前記電子走行層及び前記電子供給層と分極が同方向である第1の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第2の結晶とが混在する。化合物半導体装置の製造方法の一態様は、電子走行層を形成する工程と、前記電子走行層の上方に電子供給層を形成する工程と、前記電子供給層の上方に、前記電子走行層及び前記電子供給層と分極が同方向である第1の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第2の結晶とが混在するキャップ層を形成する工程とを含む。上記の諸態様によれば、薄いキャップ層を用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作が得られる信頼性の高い高耐圧の化合物半導体装置が実現する。以下、化合物半導体装置の具体的な諸実施形態について、図面を用いて詳細に説明する。なお、図面の所定図においては、理解の容易を考慮して、その構成部材の膜厚等が実際の値と異なるように描画している。第1の実施形態本実施形態では、化合物半導体装置として、ショットキー型のAlGaN/GaNHEMTを開示する。図1及び図2は、第1の実施形態によるショットキー型のAlGaN/GaNHEMTの製造方法を工程順に示す概略断面図である。本実施形態では、図1aに示すように、成長用基板として例えばSi基板1上に、化合物半導体積層構造2を形成する。成長用基板としては、Si基板の代わりに、半絶縁性のSiC基板、サファイア基板、GaAs基板、GaN基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。化合物半導体積層構造2は、電子走行層2a、中間層スペーサ層2b、電子供給層2c、及びキャップ層2dを有して構成される。詳細には、Si基板1上に、例えば有機金属気相成長MOVPE:MetalOrganicVaporPhaseEpitaxy法により、以下の各化合物半導体を成長する。MOVPE法の代わりに、分子線エピタキシーMBE:MolecularBeamEpitaxy法等を用いても良い。SiC基板1上に、電子走行層2a、中間層2b、電子供給層2c、及びキャップ層2dとなる各化合物半導体を順次成長する。電子走行層2aは、Si基板1上に、iインテンショナリアンドープ-GaNを1μm程度~3μm程度の厚みに成長することで形成される。中間層2bは、i-AlGaNを5nm程度の厚みに成長することで形成される。電子供給層2dは、n-AlGaNを30nm程度の厚みに成長することで形成される。キャップ層2dは、p-GaNを比較的薄く、例えば50nm程度~100nm程度に成長することで形成される。50nmよりも薄いと、所期のノーマリオフ動作が得られなくなる。100nmよりも厚いと、ゲート電極からチャネルであるAlGaN/GaNへテロ界面までの距離が長くなって応答速度が低下し、チャネルにおけるゲート電極からの電界が不十分になり、ピンチオフ不良等の劣化が惹起される。従って、キャップ層2dを50nm程度~100nm程度に形成することにより、十分なノーマリオフ動作を得るも、高速の応答速度を確保し、ピンチオフ不良等のデバイス特性の劣化を抑止することができる。本実施形態では、キャップ層2dのp-GaNは50nm程度の厚みに形成される。なお、p-GaNでキャップ層2dを形成する代わりに、例えばp-AlGaNでキャップ層を形成しても良い。GaNの成長には、原料ガスとしてGa源であるトリメチルガリウムTMGaガス及びアンモニアNH3ガスの混合ガスを用いる。AlGaNの成長には、原料ガスとしてTMAlガス、TMGaガス及びNH3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、TMAlガス、TMGaガスの供給の有無及び流量を適宜設定する。共通原料であるNH3ガスの流量は、100sccm~10slm程度とする。また、成長圧力は50Torr~300Torr程度、成長温度は1000°C~1200°C程度とする。AlGaNをn型として成長する際、即ち電子供給層2cn-AlGaNの形成には、n型不純物をAlGaNの原料ガスに添加する。ここでは、例えばSiを含む例えばシランSiH4ガスを所定の流量で原料ガスに添加し、AlGaNにSiをドーピングする。Siのドーピング濃度は、1×1018/cm3程度~1×1020/cm3程度、例えば2×1018/cm3程度とする。GaNをp型として成長する際、即ちキャップ層2dの形成には、p型不純物、例えばMgをGaNの原料ガスに添加する。本実施形態では、p型不純物としてMgを用いる。Mgを所定の流量で原料ガスに添加し、GaNにMgをドーピングする。Mgのドーピング濃度は、例えば5×1019/cm3程度~1×1020/cm3程度とする。ドーピング濃度が5×1019/cm3程度よりも低いと、極性反転結晶の存在しないp型GaNとなる。1×1020/cm3程度よりも高いと、Mgの偏析やGaNの結晶性の低下を引き起こすこととなる。従って、Mgのドーピング濃度を5×1019/cm3程度~1×1020/cm3程度とすることにより、GaN結晶中に極性反転結晶を含む良質なp型GaN結晶が得られる。なお、AlGaNをp型として成長してキャップ層を形成する場合にも、上記と同様に、例えばMgを上記のドーピング濃度でAlGaNの原料ガスに添加すれば良い。本実施形態では、上記のようにp-GaNを成長することにより、キャップ層2dは、第1のGaN結晶と第2のGaN結晶とが混在した状態に形成される。第1のGaN結晶は、電子走行層2a及び電子供給層2cと分極が同方向のGaN結晶である。第2のGaN結晶は、電子走行層2a及び電子供給層2cと分極が逆方向のGaN結晶極性反転結晶である。電子走行層2a及び電子供給層2cは結晶成長面が0001面である。一方、図示のように、キャップ層2dは結晶成長面が0001の第1の結晶2d1Ga-faceとなると、結晶成長面が000-1の第2の結晶2d2N-faceとなるとが混在しており、本実施形態では、第2の結晶がキャップ層2dの上層部位に形成される。第2の結晶2d2は、例えば逆三角形状に形成される。続いて、図1bに示すように、素子分離構造3を形成する。図1c以降では、素子分離構造3の図示を省略する。詳細には、化合物半導体積層構造2の素子分離領域に、例えばアルゴンArを注入する。これにより、化合物半導体積層構造2及びSi基板1の表層部分に素子分離構造3が形成される。素子分離構造3により、化合物半導体積層構造2上で活性領域が画定される。なお、素子分離は、上記の注入法の代わりに、例えばSTIShallowTrenchIsolation法を用いて行っても良い。このとき、化合物半導体積層構造2のドライエッチングには、例えば塩素系のエッチングガスを用いる。続いて、図1cに示すように、キャップ層2dをエッチング加工する。詳細には、キャップ層2dをリソグラフィー及びドライエッチングにより加工し、キャップ層2dのゲート電極の形成予定位置以外の部分を除去する。これにより、ゲート電極の形成予定位置のみに局所的にキャップ層2dが残存する。続いて、図2aに示すように、ソース電極4及びドレイン電極5を形成する。詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体積層構造2上に塗布し、電子供給層2cの表面におけるソース電極及びドレイン電極の形成予定位置を露出させる各開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばTa/AlTaが下層でAlが上層を、例えば蒸着法により、開口内を含むレジストマスク上に堆積する。Taの厚みは20nm程度、Alの厚みは200nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTa/Alを除去する。その後、Si基板1を、例えば窒素雰囲気中において400°C~1000°C程度の温度、例えば550°C程度で熱処理し、残存したTa/Alを電子供給層2cとオーミックコンタクトさせる。Ta/Alの電子供給層2cとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電子供給層2c上にソース電極4及びドレイン電極5が形成される。続いて、図2bに示すように、ゲート電極6を形成する。詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストをキャップ層2d上を含む電子供給層2c上に塗布し、リソグラフィーによりキャップ層2dの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばNi/AuNiが下層でAuが上層を、例えば蒸着法により、キャップ層2dの部分を露出させる開口内を含むレジストマスク上に堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したNi/Auを除去する。以上により、キャップ層2d上にゲート電極6が形成される。続いて、図2cに示すように、化合物半導体積層構造2の表面を保護するパッシベーション膜7を形成する。詳細には、ソース電極4、ドレイン電極5、及びゲート電極6を覆うように、化合物半導体積層構造2上に、絶縁膜、ここでは単層のシリコン窒化膜SiN膜をプラズマCVD法により例えば100nm程度の厚みに堆積する。これにより、パッシベーション膜7が形成される。パッシベーション膜7は、単層のSiN膜の代わりに、単層のシリコン酸化膜SiO膜、単層のシリコン酸窒化膜SiON膜、又は単層のアルミニウム酸化膜AlN膜を形成しても良い。SiN膜、SiO膜、SiON膜及びAlN膜から選ばれたいずれか2層以上の積層膜に形成しても好適である。しかる後、パッシベーション膜7の開口、ソース電極4、ドレイン電極5、ゲート電極6と接続される配線の形成等の諸工程を経て、本実施形態によるショットキー型のAlGaN/GaNHEMTが形成される。本実施形態によるAlGaN/GaNHEMTの奏する効果について、比較例によるAlGaN/GaNHEMTとの比較に基づいて説明する。図3は、比較例によるAlGaN/GaNHEMTについて、化合物半導体積層構造の一部のみを示す概略断面図であり、aが比較例1を、bが比較例2を示す。図4は、本実施形態によるAlGaN/GaNHEMTについて、化合物半導体積層構造の一部のみを示す概略断面図である。図3及び図4では、説明の便宜上、中間層を省略し、電子走行層をGaN、電子供給層をAlGaN、キャップ層をp-GaNと表示する。また図中で、PSPはGa-faceにおける自発分極を、PSPはN-faceにおける自発分極を、PPEはピエゾ分極を、それぞれ表している。GaNは、ウルツ鉱構造の結晶構造を有し、結晶に反転対称性が無いため、自発分極を持つ。GaN/AlGaN/p-GaNへテロ界面には、GaNの自発分極とAlGaNの自発分極との差に起因した分極電荷が発生する。更に、GaN/AlGaNヘテロ界面には、GaNの格子定数とAlGaNの格子定数との差に起因した歪みによるピエゾ分極が生じ、自発分極の効果と相俟って、GaN/AlGaN/p-GaNヘテロ接合のGaN/AlGaN界面に高い電子濃度の2次元電子ガス2DEGが発生する。比較例1,2では、図3a,bに示すように、キャップ層が電子走行層及び電子供給層と同じ0001結晶成長面の第1の結晶のみからなるp-GaNで形成されている。この場合、比較例1のようにp-GaNが比較的薄い例えば50nm程度と、p-GaNの下方に2DEGが残存し、ノーマリオン動作となる。一方、比較例2のようにp-GaNが比較的厚い例えば100nm程度と、p-GaNの下方で2DEGが消失し、ノーマリオフ動作となる。ところがこの場合、ゲート電極からチャネルであるAlGaN/GaNへテロ界面までの距離が長くなって応答速度が低下し、チャネルにおけるゲート電極からの電界が不十分になり、ピンチオフ不良等が劣化が惹起されることになる。比較例1,2に対して本実施形態では、図4に示すように、キャップ層のp-GaN中に自発分極が逆方向の極性反転結晶000-1結晶成長面を導入し、p-GaNの自発分極を低減させる。これにより、p-GaNを薄く例えば50nm程度しても、GaN/AlGaN界面に生じる2DEG濃度を消失させることができる。キャップ層はゲート電極下のみに存するため、ゲート電圧のオフ時にはチャネルには2DEGがなくノーマリオフとなり、ゲート電圧のオン時にはチャネルに所期の2DEGが生成されて駆動する。このように本実施形態では、キャップ層のp-GaNを薄く形成して十分なノーマリオフ動作を得るも、高速の応答速度を確保し、ピンチオフ不良等のデバイス特性の劣化を抑止することが可能となる。以上説明したように、本実施形態によれば、p-GaNの薄いキャップ層2dを用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作が得られる信頼性の高い高耐圧のショットキー型のAlGaN/GaNHEMTが実現する。変形例以下、第1の実施形態の変形例について説明する。本例では、第1の実施形態と同様にAlGaN/GaNHEMTを作製するが、ゲート電極の形成工程が異なる点で第1の実施形態と相違する。図5は、第1の実施形態の変形例によるAlGaN/GaNHEMTの製造方法の主要工程を示す概略断面図である。本例では、先ず、第1の実施形態と同様に、図1a,bの諸工程を順次行う。続いて、図5aに示すように、化合物半導体積層構造2上に電極膜11を形成する。詳細には、化合物半導体積層構造2のキャップ層2d上に、例えばNi/Auを蒸着法等により堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。これにより、キャップ層2d上の全面に電極膜11が形成される。続いて、図5bに示すように、電極膜11及びキャップ層2dを同時にエッチング加工する。詳細には、電極膜11及びキャップ層2dをリソグラフィー及びドライエッチングにより加工し、電極膜11及びキャップ層2dのゲート電極の形成予定位置以外の部分を除去する。これにより、ゲート電極12が形成されると共に、ゲート電極12と自己整合して、ゲート電極12下のみに局所的にキャップ層2dが残存する。所期のノーマリオフ動作を得るには、キャップ層2dがゲート電極12下のみにこれと位置整合して設けられることが望ましい。本実施形態では、キャップ層2dがゲート電極12に自己整合してこれと略同一形状に正確に加工される。従って、容易且つ確実に所期のノーマリオフ動作を得ることができる。続いて、第1の実施形態における図2aの工程と、図2cの工程とを順次行う。以上により、図5cに示す構造を得る。しかる後、パッシベーション膜7の開口、ソース電極4、ドレイン電極5、ゲート電極6と接続される配線の形成等の諸工程を経て、本例によるショットキー型のAlGaN/GaNHEMTが形成される。以上説明したように、本例によれば、p-GaNの薄いキャップ層2dを用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作が得られる信頼性の高い高耐圧のショットキー型のAlGaN/GaNHEMTが実現する。第2の実施形態本実施形態では、化合物半導体装置として、MIS型のAlGaN/GaNHEMTを開示する。図6は、第2の実施形態によるMIS型のAlGaN/GaNHEMTの製造方法の主要工程に示す概略断面図である。本実施形態では、先ず、第1の実施形態と同様に、図1a~図2aの諸工程を順次行う。続いて、図6aに示すように、ゲート絶縁膜21を形成する。詳細には、キャップ層2dを覆うように、化合物半導体積層構造2上に絶縁材料として例えばAl2O3を堆積する。Al2O3は、例えば原子層堆積法AtomicLayerDeposition:ALD法により、TMAガス及びO3を交互に供給して、膜厚2nm~200nm程度、ここでは例えば10nm程度に堆積する。これにより、ゲート絶縁膜21が形成される。なお、Al2O3の堆積は、ALD法の代わりに、例えばプラズマCVD法又はスパッタ法等で行うようにしても良い。また、Al2O3を堆積する代わりに、Alの窒化物又は酸窒化物を用いても良い。それ以外にも、Si,Hf,Zr,Ti,Ta,Wの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。続いて、図6bに示すように、ゲート電極22を形成する。詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストをゲート絶縁膜21上に塗布し、リソグラフィーによりゲート絶縁膜21のキャップ層2d上に相当する部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばNi/Auを、例えば蒸着法により、ゲート絶縁膜21のキャップ層2d上に相当する部分を露出させる開口内を含むレジストマスク上に堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したNi/Auを除去する。以上により、ゲート絶縁膜21のキャップ層2d上に相当する部分上にゲート電極22が形成される。続いて、図6cに示すように、パッシベーション膜23を形成する。詳細には、ゲート電極21を覆うように、ゲート絶縁膜21上に、絶縁膜、ここでは単層のシリコン窒化膜SiN膜をプラズマCVD法により例えば100nm程度の厚みに堆積する。これにより、パッシベーション膜23が形成される。パッシベーション膜23は、単層のSiN膜の代わりに、単層のシリコン酸化膜SiO膜、単層のシリコン酸窒化膜SiON膜、又は単層のアルミニウム酸化膜AlN膜を形成しても良い。SiN膜、SiO膜、SiON膜及びAlN膜から選ばれたいずれか2層以上の積層膜に形成しても好適である。しかる後、パッシベーション膜23及びゲート絶縁膜22の開口、ソース電極4、ドレイン電極5、ゲート電極21と接続される配線の形成等の諸工程を経て、本実施形態によるMIS型のAlGaN/GaNHEMTが形成される。以上説明したように、本実施形態によれば、p-GaNの薄いキャップ層2dを用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作が得られる信頼性の高い高耐圧のMIS型のAlGaN/GaNHEMTが実現する。第3の実施形態本実施形態では、第1の実施形態及びその変形例、第2の実施形態から選ばれた1種のAlGaN/GaNHEMTを適用した電源装置を開示する。図7は、第3の実施形態による電源装置の概略構成を示す結線図である。本実施形態による電源装置は、高圧の一次側回路31及び低圧の二次側回路32と、一次側回路31と二次側回路32との間に配設されるトランス33とを備えて構成される。一次側回路31は、交流電源34と、いわゆるブリッジ整流回路35と、複数ここでは4つのスイッチング素子36a,36b,36c,36dとを備えて構成される。また、ブリッジ整流回路35は、スイッチング素子36eを有している。二次側回路22は、複数ここでは3つのスイッチング素子37a,37b,37cを備えて構成される。本実施形態では、一次側回路31のスイッチング素子36a,36b,36c,36d,36eが、第1の実施形態及びその変形例、第2の実施形態から選ばれた1種のAlGaN/GaNHEMTとされている。一方、二次側回路32のスイッチング素子37a,37b,37cは、シリコンを用いた通常のMISFETとされている。本実施形態では、p-GaNの薄いキャップ層2dを用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作が得られる信頼性の高い高耐圧のAlGaN/GaNHEMTを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。第4の実施形態本実施形態では、第1の実施形態及びその変形例、第2の実施形態から選ばれた1種のAlGaN/GaNHEMTを適用した高周波増幅器を開示する。図8は、第4の実施形態による高周波増幅器の概略構成を示す結線図である。本実施形態による高周波増幅器は、ディジタルプレディストーション回路41と、ミキサー42a,42bと、パワーアンプ43とを備えて構成される。ディジタルプレディストーション回路41は、入力信号の非線形歪みを補償するものである。ミキサー42aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ43は、交流信号とミキシングされた入力信号を増幅するものであり、第1の実施形態及びその変形例、第2の実施形態から選ばれた1種のAlGaN/GaNHEMTを有している。なお図8では、例えばスイッチの切り替えにより、出力側の信号をミキサー42bで交流信号とミキシングしてディジタルプレディストーション回路41に送出できる構成とされている。本実施形態では、p-GaNの薄いキャップ層2dを用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作が得られる信頼性の高い高耐圧のAlGaN/GaNHEMTを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。他の実施形態第1~第4の実施形態では、化合物半導体装置としてAlGaN/GaNHEMTを例示した。化合物半導体装置としては、AlGaN/GaNHEMT以外にも、以下のようなHEMTに適用できる。その他のHEMT例1本例では、化合物半導体装置として、InAlN/GaNHEMTを開示する。InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1~第4の実施形態では、電子走行層がi-GaN、中間層がAlN、電子供給層がn-InAlN、キャップ層がp-GaNで形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。本例によれば、上述したAlGaN/GaNHEMTと同様に、薄いキャップ層を用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作を実現する信頼性の高い高耐圧のInAlN/GaNHEMTが実現する。その他のHEMT例2本例では、化合物半導体装置として、InAlGaN/GaNHEMTを開示する。GaNとInAlGaNは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第1~第4の実施形態では、電子走行層がi-GaN、中間層がi-InAlGaN、電子供給層がn-InAlGaN、キャップ層がp-GaNで形成される。本例によれば、上述したAlGaN/GaNHEMTと同様に、薄いキャップ層を用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作を実現する信頼性の高い高耐圧のInAlGaN/GaNHEMTが実現する。化合物半導体装置としては、その他、窒化物半導体として、AlN及びInNの一方又は双方、これらとGaNとの混晶からなるものを用いても良い。以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。付記1電子走行層と、前記電子走行層の上方に形成された電子供給層と、前記電子供給層の上方に形成されたキャップ層とを含み、前記キャップ層は、前記電子走行層及び前記電子供給層と分極が同方向である第1の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第2の結晶とが混在することを特徴とする化合物半導体装置。付記2前期電子走行層と電子供給層は結晶成長面が0001面であり、前記キャップ層は、結晶成長面が0001の前記第1の結晶と、結晶成長面が000-1の前記第2の結晶とが混在することを特徴とする付記1に記載の化合物半導体装置。付記3前記キャップ層は、前記電子供給層の上方における所定部分に局在することを特徴とする付記1又は2に記載の化合物半導体装置。付記4前記キャップ層上に形成された電極を更に含むことを特徴とする付記1~3のいずれか1項に記載の化合物半導体装置。付記5前記キャップ層は、p型ドーパントを含有することを特徴とする付記1~4のいずれか1項に記載の化合物半導体装置。付記6前記第2の結晶は、逆三角形状に形成されていることを特徴とする付記1~5のいずれか1項に記載の化合物半導体装置。付記7電子走行層を形成する工程と、前記電子走行層の上方に電子供給層を形成する工程と、前記電子供給層の上方に、前記電子走行層及び前記電子供給層と分極が同方向である第1の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第2の結晶とが混在するキャップ層を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。付記8前期電子走行層と電子供給層は結晶成長面が0001面であり、前記キャップ層は、結晶成長面が0001の前記第1の結晶と、結晶成長面が000-1の前記第2の結晶とが混在することを特徴とする付記7に記載の化合物半導体装置の製造方法。付記9前記キャップ層を、前記電子供給層の上方における所定部分に局在するように形成することを特徴とする付記7又は8に記載の化合物半導体装置の製造方法。付記10前記キャップ層上に電極を形成する工程を更に含むことを特徴とする付記7~9のいずれか1項に記載の化合物半導体装置の製造方法。付記11前記キャップ層上に電極層を形成し、前記電極層及び前記キャップ層を同時加工し、前記キャップ層を前記電子供給層の上方における所定部分に局在させると共に、前記キャップ層上に電極を形成する工程を更に含むことを特徴とする付記9に記載の化合物半導体装置の製造方法。付記12前記キャップ層は、p型ドーパントを含有することを特徴とする付記7~11のいずれか1項に記載の化合物半導体装置の製造方法。付記13前記第2の結晶は、逆三角形状に形成されることを特徴とする付記7~12のいずれか1項に記載の化合物半導体装置の製造方法。付記14変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、前記高圧回路はトランジスタを有しており、前記トランジスタは、電子走行層と、前記電子走行層の上方に形成された電子供給層と、前記電子供給層の上方に形成されたキャップ層とを含み、前記キャップ層は、前記電子走行層及び前記電子供給層と分極が同方向である第1の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第2の結晶とが混在することを特徴とする電源回路。付記15入力した高周波電圧を増幅して出力する高周波増幅器であって、トランジスタを有しており、前記トランジスタは、電子走行層と、前記電子走行層の上方に形成された電子供給層と、前記電子供給層の上方に形成されたキャップ層とを含み、前記キャップ層は、前記電子走行層及び前記電子供給層と分極が同方向である第1の結晶と、前記電子走行層及び前記電子供給層と分極が逆方向である第2の結晶とが混在することを特徴とする高周波増幅器。"