ミキサ回路から出力される中間周波数信号を増幅する増幅器の出力レベルにもとづいてRSSI信号を出力するRSSI回路に対して設けられるRSSI信号誤検出防止回路であって、前記ミキサ回路へ入力される局部発振周波数信号の周波数を制御するPLL回路から出力されるロック検出信号の制御により前記RSSI回路の動作/非動作を切り替えるRSSI動作制御部を備えることを特徴とするRSSI信号誤検出防止回路。前記RSSI動作制御部が、前記RSSI回路の動作用電流を生成する電流源回路と、前記ロック検出信号の制御により、前記電流源回路から出力される電流を前記RSSI回路へ供給するかしないかを切り替える第1のスイッチとを備えることを特徴とする請求項1に記載のRSSI信号誤検出防止回路。前記ロック検出信号により制御される第2のスイッチを介して、前記ロック検出信号がアンロック状態を示すときに前記RSSI回路のRSSI信号出力端子へ前記RSSI信号の検出判定閾値を超えない範囲の初期電圧を与える初期電圧設定部を備えることを特徴とする請求項1または2に記載のRSSI信号誤検出防止回路。前記第2のスイッチが、前記初期電圧を生成する電圧源を前記RSSI信号出力端子へ接続するかしないかを切り替えることを特徴とする請求項3に記載のRSSI信号誤検出防止回路。前記第2のスイッチが、前記RSSI信号出力端子に接続される抵抗に前記初期電圧を発生させる電流を生成する電流源の出力のオン/オフを切り替えることを特徴とする請求項3に記載のRSSI信号誤検出防止回路。前記ロック検出信号の遅延時間の調整を行う遅延回路を備えることを特徴とする請求項1乃至5のいずれか1項に記載のRSSI信号誤検出防止回路。本発明が解決しようとする課題は、正常な受信状態でないときにRSSI信号が誤検出されることを防止することのできるRSSI信号誤検出防止回路を提供することにある。実施形態のRSSI信号誤検出防止回路は、ミキサ回路から出力される中間周波数信号を増幅する増幅器の出力レベルにもとづいてRSSI信号を出力するRSSI回路に対して設けられる。このRSSI信号誤検出防止回路は、前記ミキサ回路へ入力される局部発振周波数信号の周波数を制御するPLL回路から出力されるロック検出信号の制御により前記RSSI回路の動作/非動作を切り替えるRSSI動作制御部を備える。以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。第1の実施形態図1は、第1の実施形態のRSSI信号誤検出防止回路1を搭載する受信機の要部の構成の例を示すブロック図である。この受信機は、入力された高周波RF信号を中間周波数IF信号へ変換するミキサ回路101と、IF信号から不要周波数を除去するBPF帯域通過フィルタ102と、BPF102の出力信号を増幅するリミッタアンプ103と、リミッタアンプ103にもとづいて受信電界強度を示すRSSI信号を出力するRSSI回路104と、を備える。ここで、リミッタアンプ103は多段構成となっており、各段のアンプ例えば、A1、A2、A3の出力が、RSSI回路104へ入力されるものとする。RSSI回路104は、リミッタアンプ103の各段のアンプの出力振幅をそれぞれ電流へ変換する振幅検出部1041と、振幅検出部1041の電流源1042と、振幅検出部1041から出力される電流を加算し、RSSI電流を出力する出力部1043と、を有する。RSSI回路104の出力端子には、抵抗R1およびキャパシタC1が接続される。抵抗R1により、RSSI回路104から出力されるRSSI電流は電流-電圧変換され、電圧出力のRSSI信号が得られる。また、この受信機は、ミキサ回路101へ印加する局部発振周波数LO信号を発振するVCO電圧制御発振器105と、VCO105の発振周波数を制御するPLL位相同期回路106と、を備える。PLL回路106は、MCU200からの受信チャンネルCHの指示を受け、VCO105の発振周波数を切り替える。この切り替えの際、PLL回路106は、VCO105の発振周波数が所望の周波数に達するまではアンロック状態となり、VCO105の発振周波数が所望の周波数に達するとロック状態となる。そこで、PLL回路106からは、PLL回路106がロック状態であるかアンロック状態であるかを示すロック検出信号LDが出力される。なお、このロック検出信号LDは、PLL回路106がロック状態であるときはHハイレベルを示し、PLL回路106がアンロック状態であるときはLローレベルを示すものとする。また、この受信機が間欠受信方式である場合、電源立ち上がり時にVCO105の発振周波数が安定するまでは、PLL回路106はアンロック状態となる。すなわち、PLL回路106がアンロック状態であるときは、VCO105の発振周波数が安定しない状態であり、このようなときには、ミキサ回路101から出力されるIF信号のレベルが過渡的に増大することがある。そのため、RSSI回路104から誤ったRSSI信号が出力されることがある。そこで、この受信機は、RSSI信号誤検出防止回路1を備え、受信チャンネル切り替え時や間欠受信における電源の立ち上がり時に、RSSI回路104から誤ったRSSI信号が出力されること防止する。本実施形態のRSSI信号誤検出防止回路1は、PLL回路106から出力されるロック検出信号LDの制御によりRSSI回路104の動作/非動作を切り替えるRSSI動作制御部11を備える。RSSI動作制御部11は、ロック検出信号LDがロック状態を示すときは、RSSI回路104を動作させる。一方、ロック検出信号LDがアンロック状態を示すときは、RSSI動作制御部11は、RSSI回路104の動作を停止させる。これにより、RSSI回路104から出力されるRSSI信号のレベルは非検出レベルに固定される。すなわち、受信チャンネル切り替え時や間欠受信における電源の立ち上がり時など、PLL回路106がアンロック状態であるときにはRSSI回路104が動作を停止する。これにより、RSSI回路104から誤ったRSSI信号が出力されることが防止される。図2に、RSSI動作制御部11およびRSSI回路104の具体的な回路構成の例を示す。なお、ここでは、リミッタアンプ103を構成するアンプは、差動信号で動作するものとする。また、RSSI回路104の振幅検出部1041と電流源1042の構成については、リミッタアンプ103のアンプの初段の出力に対する部分のみを示すが、リミッタアンプ103の2段目以降の出力にも、初段と同じ回路が接続される。RSSI動作制御部11は、RSSI回路104の動作用電流を生成する電流源回路I1と、ロック検出信号LDの制御により、電流源回路I1から出力される電流をRSSI回路104へ供給するかしないかを切り替えるスイッチとして機能するNMOSトランジスタM1と、を備える。電流源回路I1は、基準電流源Irefと、基準電流源に接続されたNMOSトランジスタM11と、NMOSトランジスタM11とカレントミラー回路を形成するNMOSトランジスタM12と、NMOSトランジスタM12に出力されるミラー電流が流れるPMOSトランジスタM13と、を備える。NMOSトランジスタM11およびNMOSトランジスタM12が、NMOSトランジスタM1に、共通に接続される。NMOSトランジスタM1のゲート端子へ入力されるロック検出信号LDがHのときは、NMOSトランジスタM11に基準電流源Irefから基準電流Irefが流れ、PMOSトランジスタM13からRSSI回路104へ、電流Ibが出力される。一方、ロック検出信号LDがLのときは、NMOSトランジスタM11に電流が流れず、RSSI回路104への電流の供給が行われない。次に、RSSI回路104の内部構成の例について説明する。振幅検出部1041は、リミッタアンプ103A1A2、A3の差動出力v1v2、v3が入力されるPMOSトランジスタM411、M412と、基準電圧Vrefが入力されるPMOSトランジスタM413とを有する。電流源1042は、RSSI信号誤検出防止回路1のPMOSトランジスタM13とカレントミラー回路を形成するPMOSトランジスタM421を有する。したがって、ロック検出信号LDがHでRSSI信号誤検出防止回路1から電流Ibが入力されるときは、PMOSトランジスタM421から振幅検出部1041のPMOSトランジスタM411、M412、M413へ、動作電流が供給される。これにより、PMOSトランジスタM411、M412からは、リミッタアンプ103A1A2、A3の差動出力v1v2、v3に応じた電流i1i2、i3が出力され、PMOSトランジスタM413からは、基準電圧Vrefに応じた電流irが出力される。ここで、IF信号が無信号時にi1i2、i3=irとなるように、PMOSトランジスタM411、M412、M413のサイズ比W/LW:ゲート幅、L:ゲート長は、1:1:2に設定される。出力部1043は、振幅検出部1041から出力される電流irを加算した電流IREF=iririrが入力されるNMOSトランジスタM431と、NMOSトランジスタM431とミラー比1のカレントミラー回路を形成するNMOSトランジスタM432と、振幅検出部1041から出力される電流i1、i2、i3を加算した電流IDET=i1i2i3が入力されるNMOSトランジスタM433と、NMOSトランジスタM433とミラー比1のカレントミラー回路を形成するNMOSトランジスタM434と、を有する。ここで、NMOSトランジスタM432のドレイン端子とNMOSトランジスタM433のドレイン端子は接続されている。そのため、NMOSトランジスタM433には、電流IDETからNMOSトランジスタM432に流れる電流IREFを差し引いた電流IDET-IREFが流れる。したがって、NMOSトランジスタM434から出力されるミラー電流もIDET-IREFとなる。NMOSトランジスタM434には、さらに、PMOSトランジスタM435、M436で形成されるミラー比1のカレントミラー回路が接続され、このPMOSトランジスタM436から出力されるミラー電流が、RSSI電流IRSSIとなる。すなわち、RSSI電流IRSSIは、IRSSI=IDET-IREFとなる。一方、ロック検出信号LDがLのときは、振幅検出部1041が非動作状態となり、NMOSトランジスタM434に接続されるミラー比1のカレントミラー回路であるRSSI電流IRSSIは0となる。図3に、本実施形態のRSSI信号誤検出防止回路1を用いたときの、ロック検出信号LDの変化に対するRSSI信号電圧の変化の様子を示す。なお、ここでは、比較のため、本実施形態のRSSI信号誤検出防止回路1を用いない場合従来のRSSI信号電圧波形も併せて示す。従来は、ロック検出信号LDがLのときもRSSI回路が動作するため、過渡的に閾値を超えるRSSI信号電圧が出力されることがあった。これに対して、本実施形態のRSSI信号誤検出防止回路1は、ロック検出信号LDがLのときはRSSI回路104の動作を停止させ、ロック検出信号LDがHとなってからRSSI回路104の動作を開始させる。そのため、ロック検出信号LDがLのとき、すなわち、VCO105の発振周波数が安定しないときに、閾値を超えるRSSI信号電圧が出力されることはない。このような本実施形態によれば、受信チャンネル切り替え時や間欠受信における電源の立ち上がり時など、PLL回路106がアンロック状態となるときに、RSSI回路104から誤ったRSSI信号が出力されるのを防止することができる。第2の実施形態第1の実施形態では、RSSI信号は、ロック検出信号LDがLからHへ遷移したときに、0Vから立ち上がり始める。そのため、RSSI信号が最終電圧に収束するまでの時間がかかり、本来の検出動作開始までに時間を要する。そこで、本実施形態では、RSSI信号が最終電圧に収束するまでの時間を短縮することのできるRSSI信号誤検出防止回路の例を示す。図4は、本実施形態のRSSI信号誤検出防止回路2の構成の例を示す回路図である。本実施形態のRSSI信号誤検出防止回路2は、RSSI動作制御部11に加えて、RSSI信号の初期電圧を設定する初期電圧設定部21を備える。初期電圧設定部21は、RSSI信号の初期電圧Vinitを生成する電圧源Vinitと、RSSI回路104のRSSI信号出力端子と電圧源Vinitとの間に接続されたNMOSトランジスタM2と、NMOSトランジスタM2のゲート端子へロック検出信号LDの反転信号を入力するインバータIV1と、を有する。NMOSトランジスタM2は、ロック検出信号LDがLのとき、RSSI信号出力端子へ初期電圧Vinitを与える。ここで、初期電圧Vinitは、RSSI信号の検出判定閾値を超えない範囲で設定される。図5に、本実施形態のRSSI信号誤検出防止回路2を用いたときの、ロック検出信号LDの変化に対するRSSI信号電圧の変化の様子を示す。図3と比較してわかるように、本実施形態のRSSI信号誤検出防止回路2を用いると、RSSI信号が最終電圧に収束するまでの時間が短縮される。このような本実施形態によれば、RSSI信号が最終電圧に収束するまでの時間が短縮されるので、RSSI回路104が本来の検出動作を開始するまでの時間を短縮することができる。第3の実施形態第2の実施形態では電圧源を用いてRSSI信号の初期電圧を設定する例を示したが、本実施形態では、電流源を用いてRSSI信号の初期電圧を設定する例を示す。図6は、本実施形態のRSSI信号誤検出防止回路3の構成の例を示す回路図である。本実施形態のRSSI信号誤検出防止回路3は、RSSI動作制御部11に加えて、RSSI信号の初期電圧を設定する初期電圧設定部31を備える。初期電圧設定部31は、電流源I2と、電流源I2に接続されたNMOSトランジスタM3と、NMOSトランジスタM3とカレントミラー回路を形成するNMOSトランジスタM4と、NMOSトランジスタM3およびNMOSトランジスタM4と接地端子VSSとの間に接続されたNMOSトランジスタM2と、NMOSトランジスタM2のゲート端子へロック検出信号LDの反転信号を入力するインバータIV1と、を有する。ここで、NMOSトランジスタM4の出力端子は、図2で示したRSSI回路104の出力部1043の内部回路例のPMOSトランジスタM435に接続されるものとする。この初期電圧設定部31では、ロック検出信号LDがLのときNMOSトランジスタM2が導通し、NMOSトランジスタM3に電流源I2からの電流が流れ、そのミラー電流がNMOSトランジスタM4から出力される。このミラー電流は、NMOSトランジスタM4が接続されるRSSI回路104の出力部1043のPMOSトランジスタM435に流れ、PMOSトランジスタM435とミラー回路を形成するPMOSトランジスタM436から、RSSI電流として出力される。このRSSI電流が抵抗R1で電圧に変化され、RSSI信号の初期電圧として出力される。このような本実施形態によれば、電流源を用いて、RSSI信号出力端子に、ロック検出信号LDがLのときの初期電圧を与えることができる。第4の実施形態PLL回路106がロックしてからRSSI回路104が動作を開始するまでに時間的余裕を設ける必要がある場合は、上述の各実施形態のRSSI信号誤検出防止回路1~3に入力されるロック検出信号LDの立ち上がりを遅延させればよい。図7は、本実施形態のRSSI信号誤検出防止回路4の構成の例を示す回路図である。このRSSI信号誤検出防止回路4は、第1の実施形態のRSSI信号誤検出防止回路1に、ロック検出信号LDを遅延させて遅延ロック検出信号LDDを出力する遅延回路41を追加し、この遅延回路41から出力される遅延ロック検出信号LDDを、RSSI動作制御部11へ入力するようにしたものである。この遅延回路41の追加により、ロック検出信号LDの立ち上がりに対して、RSSI回路104の動作開始を遅らせることができる。また、RSSI信号誤検出防止回路2、3に対して遅延回路41を追加しても、同様の効果が得られる。図8aに、遅延回路41の具体的な回路例、また、図8bに、その動作波形例を示す。この例では、5段のトグル型フリップフロップTFF1~TFF5により25分周回路を形成し、D型フリップフロップDFF1とNANDゲートND1により、ロック検出信号LDの立ち上がりを、25分周の半周期分遅延させている。すなわち、トグル型フリップフロップTFF1~TFF5およびD型フリップフロップDFF1へ入力されるクロック信号CK簿周波数をfCKとすると、ロック検出信号LDの立ち上がりから遅延ロック検出信号LDDの立ち上がりまでの遅延時間tdは、td=1/fCK/25-1と表わされる。このような本実施形態によれば、PLL回路106がロックしてからRSSI回路104が動作を開始するまでに、時間的な余裕を設けることができる。応用例図9は、上述の各実施形態に係るRSSI信号誤検出防止回路の応用例であるリモートキーレスエントリーシステムの構成の例を示すブロック図である。ここでは、第1の実施形態のRSSI信号誤検出防止回路1を用いた例を示しているが、他の実施形態のRSSI信号誤検出防止回路を用いてもよい。リモートキーレスエントリーシステムは、受信機1000と、送信機2000と、により構成される。受信機1000は、RF-IC高周波受信用集積回路100と、MCU200と、アンテナANTで受信された信号が入力されるSAWフィルタ300と、を備える。RF-IC100に、RSSI信号誤検出防止回路1が搭載される。また、RF-IC100には、図1に示したブロックのほか、SAWフィルタ300の出力を増幅するLNA低雑音増幅器110と、RSSI信号が入力されるA/Dコンバータ130と、A/Dコンバータ130の出力が入力されるデジタルフィルタ/復調器140と、を備える。デジタルフィルタ/復調器140から復調データが出力される。なお、このRF-IC100では、PLL回路106の周波数の設定は、MCU200からの受信チャンネル設定の指示を受ける制御部120により行われる。図10は、このリモートキーレスエントリーシステムにおける、受信機入力電力とRSSI信号出力電圧との関係の例を示す特性図である。ここで、受信機入力電力の閾値所望信号あり/なしの判定基準を-60dBとすると、対応するRSSI信号出力電圧の閾値は0.75Vとなる。このリモートキーレスエントリーシステムでは、RSSI信号誤検出防止回路1を用いるので、受信チャンネル切り替え時などPLL回路106がアンロック状態となるときに、RSSI回路104から閾値を超えるRSSI信号が出力されることがなく、受信機1000が所望信号を受信しているかどうかを、正しく判定することができる。以上説明した少なくとも1つの実施形態のRSSI信号誤検出防止回路によれば、正常な受信状態でないときにRSSI信号が誤検出されることを防止することができる。また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。