複数のバスマスタから、データ転送の種類を示す属性情報とアドレスとを含むデータ転送要求を受信する受信手段と、前記受信手段により受信されたデータ転送要求に含まれる情報に基づいて、当該データ転送要求が圧縮対象であるかどうかを判断し、圧縮対象でなければ前記データ転送要求に含まれる属性情報とアドレスを含める第1のパケットフォーマットに沿って前記データ転送要求を転送し、圧縮対象であれば前記受信手段により受信された属性情報またはアドレスを含めない第2のパケットフォーマットに沿って前記データ転送要求を転送する送信手段とを備えることを特徴とするデータ転送装置。前記送信手段は、前記受信手段により受信されたデータ転送要求が圧縮対象であるかどうかを、当該データ転送要求に含まれるバスマスタの識別子に基づいて判断することを特徴とする請求項1に記載のデータ転送装置。前記送信手段は、前記受信手段により受信されたデータ転送要求に含まれるバスマスタの識別子がプロセッサを示していれば当該データ転送要求を圧縮対象ではないと判断することを特徴とする請求項2に記載のデータ転送装置。前記送信手段は、前記受信手段により受信されたデータ転送要求に含まれるバスマスタの識別子がダイレクトメモリアクセスコントローラを示していれば当該データ転送要求を圧縮対象であると判断することを特徴とする請求項2又は3に記載のデータ転送装置。前記送信手段は、前記受信手段により受信されたデータ転送要求が圧縮対象であるかどうかを、当該データ転送要求に含まれるデータ転送先を示すアドレスに基づいて判断することを特徴とする請求項1に記載のデータ転送装置。前記送信手段は、前記受信手段により受信されたデータ転送要求に含まれるデータ転送先を示すアドレスがメモリ領域であると当該データ転送要求を圧縮対象であると判断することを特徴とする請求項5に記載のデータ転送装置。前記送信手段は、前記受信手段により受信されたデータ転送要求に含まれるデータ転送先を示すアドレスがIO領域であると当該データ転送要求を圧縮対象ではないと判断することを特徴とする請求項5又は6に記載のデータ転送装置。前記受信手段により受信されたデータ転送要求が圧縮対象であるかどうかを判断するための情報を保持する保持手段をさらに備えることを特徴とする請求項1乃至6のいずれか1項に記載のデータ転送装置。データ転送の種類を示す属性情報またはアドレスが含まれていないデータ転送要求を受信する受信手段と、前記受信手段により受信されたデータ転送要求に含まれる情報に基づいて、前記データ転送要求に含める属性情報またはアドレスを出力する出力手段と、前記出力手段により出力される属性情報またはアドレスを前記転送要求に含めて送信する送信手段とを備えることを特徴とするデータ転送装置。前記出力手段は、データ転送のスタートアドレスと繰り返し回数に基づいて前記受信手段により受信されたデータ転送要求に含めるアドレスを生成することを特徴とする請求項9に記載のデータ転送装置。複数のバスマスタが接続されている第1バスに接続されている送信部と、バススレーブが接続されている第2バスに接続されている受信部と、前記送信部と前記受信部とを接続する第3バスとを有するデータ転送装置であって、前記送信部は、前記バスマスタが発行するデータ転送要求に含まれる情報に基づいて、当該データ転送要求が圧縮対象であるかどうかを判断し、圧縮対象でなければ前記データ転送要求に含まれる属性情報とアドレスを含める第1のパケットフォーマットに沿って前記データ転送要求を転送し、圧縮対象であれば前記データ転送要求に含まれる属性情報またはアドレスを含めない第2のパケットフォーマットに沿って前記データ転送要求を転送し、前記受信部は、前記第3バスを介して前記送信部により送信されるデータ転送要求が前記第2のパケットフォーマットであると、予め保持している属性情報またはアドレスを前記転送要求に含めて前記バススレーブに転送することを特徴とするデータ転送装置。前記受信部に、前記送信部より送信されるデータ転送要求に含めるアドレスを出力するダイレクトメモリアクセスコントローラを更に有することを特徴とする請求項11に記載のデータ転送装置。複数のバスマスタから、データ転送の種類を示す属性情報とアドレスとを含むデータ転送要求を受信する受信工程と、前記受信工程で受信されたデータ転送要求に含まれる情報に基づいて、当該データ転送要求が圧縮対象であるかどうかを判断し、圧縮対象でなければ前記データ転送要求に含まれる属性情報とアドレスを含める第1のパケットフォーマットに沿って前記データ転送要求を転送し、圧縮対象であれば前記データ転送要求に含まれる属性情報またはアドレスを含めない第2のパケットフォーマットに沿って前記データ転送要求を転送する送信工程とを備えることを特徴とするデータ転送方法。データ転送の種類を示す属性情報またはアドレスが含まれていないデータ転送要求を受信する受信工程と、前記受信工程で受信したデータ転送要求に含まれる情報に基づいて、前記データ転送要求に含める属性情報またはアドレスを出力する出力工程と、前記出力工程で出力された属性情報またはアドレスを前記転送要求に含めて送信する送信工程とを備えることを特徴とするデータ転送方法。複数のバスマスタが接続されている第1バスに接続されている送信部と、バススレーブが接続されている第2バスに接続されている受信部と、前記送信部と前記受信部とを接続する第3バスとを有するデータ転送装置によるデータ転送方法であって、前記送信部は、前記バスマスタが発行するデータ転送要求に含まれる情報に基づいて、当該データ転送要求が圧縮対象であるかどうかを判断し、圧縮対象でなければ前記データ転送要求に含まれる属性情報とアドレスを含める第1のパケットフォーマットに沿って前記データ転送要求を転送し、圧縮対象であれば前記データ転送要求に含まれる属性情報またはアドレスを含めない第2のパケットフォーマットに沿って前記データ転送要求を転送し、前記受信部は、前記第3バスを介して前記送信部により送信されるデータ転送要求が前記第2のパケットフォーマットであると、予め保持している属性情報またはアドレスを前記転送要求に含めて前記バススレーブに転送することを特徴とするデータ転送方法。複数のバスマスタが同一のインターフェースを介してバススレーブにアクセスをする構成では、インターフェース上には複数のバスマスタのトランザクションが混在するためアドレスが連続し難いため、特許文献1や特許文献2の方法では転送効率が上がり難い。また、複数のバストランザクションを単純に1つのパケット内にパッキングして転送する従来の方式では、複数のバストランザクションのデータを格納するためのデータバッファについて大容量のものが必要となってしまうおそれがあった。本発明に係るデータ転送装置は、複数のバスマスタから、データ転送の種類を示す属性情報とアドレスとを含むデータ転送要求を受信する受信手段と、前記受信手段により受信されたデータ転送要求に含まれる情報に基づいて、当該データ転送要求が圧縮対象であるかどうかを判断し、圧縮対象でなければ前記データ転送要求に含まれる属性情報とアドレスを含める第1のパケットフォーマットに沿って前記データ転送要求を転送し、圧縮対象であれば前記受信手段により受信された属性情報またはアドレスを含めない第2のパケットフォーマットに沿って前記データ転送要求を転送する送信手段とを備えることを特徴とする。バストランザクションに含まれる転送元を示す識別子、転送先を示す識別子やアドレス、又は要求発行元を示す識別子に応じてパケットを圧縮することで、情報を効率よく圧縮し、バスの転送効率が向上させることができる。[実施形態1]図1はASIC_A100とASIC_B200がシリアルバス第3バス300で接続されているシステムの構成を示す。ASICはApplicationSpecificIntegratedCircuitの略称である。シリアルバス300上では、プリントデータ等がパケットによって転送される。ASIC_A100は第1バス105を有し、バスマスタとしてCPUプロセッサ101およびDMAC_A102を有し、バススレーブとしてパケット送信部103およびDRAMコントローラA104を有している。第1バス105は、アドレスやデータ等についてそれぞれ専用線を備えているパラレルバスである。そして、バスマスタであるCPU101及びDMAC_A102は、この第1バス105を介して、バススレーブであるパケット送信部103又はDRAMコントローラA104との間でデータ転送送信又は受信を行う。DRAMコントローラA104はDRAMインターフェースA107を介してDRAM_A106との間でデータ転送ライトアクセス又はリードアクセスを行う。パケット送信部103は第1バス105からの転送をシリアルバス300の転送に変換して、接続先のASIC_B200へ転送を行う。一方、ASIC_B200は第2バス204を有し、バスマスタとしてパケット受信部201を有し、バススレーブとして省電力制御モジュール202およびDRAMコントローラB203を有している。第2バス204は、アドレスやデータ等についてそれぞれ専用線を備えているパラレルバスである。そして、パケット受信部201はシリアルバス300からの転送を第2バスの形式に沿った転送に変換し、第2バスを介して省電力制御モジュール202又はDRAMコントローラB203との間でデータ転送を行う。DRAMコントローラB203はDRAMインターフェースB206を介してDRAM_B205との間でデータ転送を行う。ここで、図1の構成が、画像処理等を行うメインチップASIC_A100とプリントヘッド制御を行うサブチップASIC_B200を備えるプリンタ装置の一部である場合について検討する。この場合、送信側データ転送装置であるメインチップは、受信側データ転送装置であるサブチップにプリントデータを転送しつつ、メインチップがサブチップの状態を確認しながら省電力制御を行う。プリントデータ転送のように予め決まった転送はバスマスタであるダイレクトメモリアクセスコントローラ以下DMACと呼ぶが行い、省電力制御のような複雑な処理はCPUが行う。その際に、送信側データ転送装置内部のシリアルインターフェースはプリントデータと省電力制御データが混在したデータ転送要求トランザクションを受け取るが、DMACは連続したアドレスに転送するにも関わらず、シリアルインターフェース上では複数のバスマスタによるバストランザクションが混在する。そのためバストランザクションに含まれるアドレスが連続しないことが多くなり、従来の手法では転送効率が上がり難くなる。また、メインチップから、複数色のプリントデータを転送する場合、サブチップには各色用にプリントデータバッファ領域が準備されている。複数色のプリントデータを同時に転送すると、色毎のデータは連続したアドレスに転送するにも関わらず、シリアルインターフェースではアドレスが連続しないので、従来の手法では転送効率が上がり難くなる。そこで、本実施形態でASIC間のインターフェースであるパケット送信部103とパケット受信部201において、バスマスタに応じてパケットを圧縮する。図3に本実施形態で用いるパケットのフォーマットの例を示す。図3a、図3bの其々に二種類のフォーマットが定義されている。図3aは第1のパケットフォーマットを示す。第1のパケットはヘッダー部以下、単にヘッダーと称す及びデータ部以下、単にデータと称す。を有する。ヘッダー及びデータ共に複数の32Bit単位のキャラクタを備える。ヘッダーは、パケットの種類を示す識別子Typeや転送属性情報ReqAtrb0/1や転送先のアドレスAddressを含む。ここで、データは書き込みデータWdataやストローブWstrbによって構成され、Write転送時にのみ生成される。図3bは第2のパケットフォーマットであり、第2のパケットもヘッダー部とデータ部を有するが、第1のパケットフォーマット図3aと比較すると、ヘッダー部の転送属性情報ReqAtrb0/1や転送先のアドレスAddress、データ部のストローブWstrbを格納するフィールドが省略されている。パケットの種類を示す識別子Typeは第1のパケットフォーマットか第2のパケットフォーマットかを示す識別子となる。図4は識別子Typeの例を示す。識別子の上位ビットがパケットフォーマットを示すフラグであり、図4の例では0のとき第1のパケットフォーマットであることを示し、1のとき第2のパケットフォーマットであることを示す。下位ビットがWrite転送かRead転送かを示すフラグで図4の例では、0のときRead転送であることを示し、1のときWrite転送であることを示している。以降の説明ではキャラクタが32Bitである例を用いて説明するが、図14に示すようにキャラクタが16Bitなどでもよい。図14の例であると、図14aが第1のパケットフォーマット、図14bが圧縮されたパケットである第2のパケットフォーマットとなる。図5に32Bitのシリアル伝送の例を示す。Nは非転送期間NOP:NoOperationを示し、Sはスタートビットを示す。また、数字はキャラクタ内のBit位置を示す。パラレル―シリアル変換は、32Bit単位のキャラクタごと行われる。32Bit単位のキャラクタにキャラクタの先頭を示す2Bitのスタートビットが付加され、まず、2Bitのスタートビットが送信される。その後、32Bit単位のキャラクタの最上位Bitから順に1Bitずつ送信が行われる。パラレル―シリアル変換されたキャラクタはクロックとともにシリアルバス300を介して、受信側のASIC_B200に送信される。図2は本実施形態の転送方式を実現するためのパケット送信部103及びパケット受信部201の概略構成を示す。まず、パケット送信部103について説明する。第1バスリクエスト受信部1030は第1バス105を介して、CPU101やDMAC_A102からのバスリクエストデータ転送要求を受信する。バスリクエストは、データ転送先のアドレスAddress、Write転送かRead転送かを示すフラグ、書き込みデータWdata、ストローブWstrb及び転送属性情報ReqAtrb0/1を含んでいる。転送属性情報ReqAtrb0/1は、転送長や転送の優先度、バスリクエストを出したバスマスタを識別する番号以下、マスタIDと呼ぶ等を示す情報を含んでいる。第1バスリクエスト受信部1030は、転送先のアドレスAddressを識別し、受信したバスリクエストの転送先アドレスがASIC_B200のアドレスであれば、バスリクエストをリクエストパケット変換部1031へ転送する。一方で、転送先アドレスが制御対象保持部1033のアドレスであれば、第1バスリクエスト受信部1030は受信したバスリクエストを制御対象保持部1033へ転送する。リクエストパケット変換部1031は、第1バスリクエスト受信部1030から受信したバスリクエストをパケットに変換する。リクエストパケット変換部1031は、受信したバスリクエストを、パケットフォーマット決定部1032へ転送する。そして、パケットフォーマット決定部1032の指示を受け、第1のパケットフォーマットあるいは、第2のパケットフォーマットに従ったパケットに変換する。その後、リクエストパケット変換部1031は変換したパケットをリクエストパケット送信部1034に転送する。制御対象保持部1033は、特定のパケットフォーマットに変換する対象のバスリクエストの情報を保持しているレジスタである。これらのレジスタには予めアドレスが割り当てられており、CPU等が事前に設定するものとする。本実施形態では、第2のパケットフォーマットの変換対象を、バスリクエストに含まれるマスタIDに基づいて決定する。マスタIDはバスリクエストの発行元を識別するための情報である。本実施形態では、DMAC_A102のバスリクエストを、第2のパケットフォーマットの変換対象とするので、DMAC_A102に対応するマスタIDが制御対象保持部1033に設定される。パケットフォーマット決定部1032は、リクエストパケット変換部1031または第1バスリクエスト受信部1030からバスリクエストを受け取り、制御対象保持部1033に保持されている情報と、前記バスリクエストに含まれる情報とを比較する。そして、パケットフォーマット決定部1032は比較結果に応じて、第1のパケットフォーマットと第2のパケットフォーマットのいずれかを判断し圧縮対象であるかどうかを判断することに相当する、リクエストパケット変換部1032に指示する。具体的には、パケットフォーマット決定部1032が、バスリクエストに含まれるマスタIDと制御対象保持部1033に保持されているマスタIDとを比較し、一致しないときは第1のパケットフォーマット、一致するときは第2のパケットフォーマットに決定する。リクエストパケット送信部1034は、リクエストパケット変換部1031からパケットに変換されたリクエストを受け取り、パラレル-シリアル変換し、シリアルバス300へ送信する。図6にパケット送信部103のフローチャートを示す。パケット送信部103は、第1バス105を介して、CPU101やDMAC_A102からバスリクエストを受信すると処理を開始する。まず、第1バスリクエスト受信部1030がバスリクエストを受信するS601。次に、第1バスリクエスト受信部1030は、受信したバスリクエストのアドレスが制御対象保持部1033のアドレスであるか判定するS602。ステップS602にて、真ならば、制御対象保持部1033にバスリクエストに含まれるデータを設定しS607、処理を終了する。ステップS602にて、偽であればバスリクエストをリクエストパケット変換部1031に転送し、ステップS603に進む。次に、パケットフォーマット決定部1032が、バスリクエストに含まれるマスタIDが制御対象保持部1033に保持している情報と一致するかどうかを判定するS603。ステップS603の判定において、一致すれば、リクエストパケット変換部1031は、受信したバスリクエストを第2のパケットフォーマットのパケットに変換するS604。例えば、リクエストパケット変換部1031は、DMAC_A102からのバスリクエストを第2のパケットフォーマットのパケットに変換する。一方、ステップS603の判定において、一致しなければ、リクエストパケット変換部1031は、受信したバスリクエストを第1のパケットフォーマットに従ったパケットに変換するS605。例えば、リクエストパケット変換部1031は、CPU101からのバスリクエストを第1のパケットフォーマットに従ったパケットに変換する。さらに、リクエストパケット送信部1034がリスエスとパケット変換部1031により変換されたパケットをパラレル-シリアル変換し、シリアルバス300へ送信するS606。次に、パケット受信部201について説明する。リクエストパケット受信部2010はシリアルバス300を介してASIC_A100から送信された、シリアルデータを受信し、シリアル-パラレル変換する。シリアル―パラレル変換は、32Bit単位のキャラクタごと行われる。まず、リクエストパケット受信部2010は、2Bitのスタートビットの認識を行い、2Bitのスタートビットに続くシリアルデータを32Bit毎にパラレルデータへ変換し複数の32Bitのキャラクタを含むパケットを生成する。リクエストパケット受信部2010によって生成されたパケットはリクエストパケット逆変換部2011に転送される。リクエストパケット逆変換部2011は、リクエストパケット受信部2010からのリクエストパケットに含まれる、転送の種類を示す識別子Typeに応じて、受信したパケットを第2バスに従った形式へ変換する。第1バスと第2バスの形式は異なっていてもよいが、ここでは説明の簡便のため、第2バスのリクエスト形式は第1バスのリクエスト形式と同じものとする。リクエストパケット逆変換部2011は、受信したパケットに含まれる、転送の種類を示す識別子が、第1のパケットフォーマットを示しているならば、受信したパケットからアドレスAddr及び転送属性情報ReqAtrb0/1を抽出し、第2バスへのリクエスト形式に変換する。一方、受信したパケットに含まれる識別子が第2のパケットフォーマットを示しているならば、リクエストパケット逆変換部2011はアドレス生成部2012へデータを要求し、アドレスAddr及び転送属性情報ReqAtrb0/1を受け取り、第2バスへのリクエスト形式に変換する。アドレス制御情報保持部2013は、アドレス生成に必要な情報を保持しているレジスタである。本実施形態ではDMAC_A102がDRAM_B205に対して図7に示す2次元の画像データの転送を行うものとする。転送のスタートアドレスをSA、X方向のデータ転送回数をNUM_X回、Y方向のライン数をNUM_Y、Y方向に1進むときのオフセットアドレスをOFSTとする。なお、DMAC_Aは1回のデータ転送で32byteのデータを転送するものとする。アドレス制御情報保持部2013は、SA、NUM_X、NUM_Y、OFSTの値や、転送属性情報ReqAtrb0/1及びストローブWtrbを保持している。また、レジスタには予めアドレスが割り当てられており、CPU等が事前に設定するものとする。本実施形態では、ASIC_B200内部にCPUを備えないので、あらかじめASIC_A100内部のCPU101がアドレス制御情報部2013のレジスタを設定する。例えば、ASIC_A100内部のCPU101がアドレス制御情報部2013のレジスタを設定するためのバスリクエストを発行し、このバスリクエストは第1のパケットフォーマットに従ったパケットでASIC_A100からASIC_B200に伝達されてリクエストパケット受信部2010などによって設定される。アドレス生成部2012は、第2のパケットフォーマットを第2バスへのリクエスト形式に変換するときに使用するアドレスAddress及び転送属性情報ReqAtrb0/1、ストローブWtrbを、アドレス制御情報保持部2013に保持されている情報に基づいて生成する。本実施形態では、アドレス生成部2012は、転送属性情報ReqAtrb0/1及びストローブWtrbとしてアドレス制御情報保持部2013に保持されている情報をそのまま転送する。また、アドレス生成部2012は中間アドレスNextAddressを保持する中間アドレスレジスタ不図示を備える。アドレスAddress及びストローブWtrbは、図8のフローチャートに示す処理によって生成する。本実施形態では、CPU101などによってアドレス制御情報保持部2013にスタートアドレスSAなどのデータが設定されると、アドレス生成部2012が図8のアドレス生成処理を開始する詳細は後述する。第2バスリクエスト送信部2014は、第2バスへのリクエスト形式に変換されたリクエストを省電力制御モジュール202、又は、DRAMコントローラB203へ第2バス204を介して送信する。図8はアドレス生成部によるアドレス生成処理を示す。まず、アドレス生成部2012はSAをアドレス制御情報保持部2013から中間アドレスレジスタにロードするS801。さらに、アドレス生成部2012はX方向のデータ転送回数NUM_XおよびY方向のライン数NUM_Yをアドレス制御情報保持部2013からロードし、繰り返し処理の回数ループ回数として設定するS802、S803。次に、アドレス生成部2012はリクエストパケット逆変換部2011からのリクエスト生成要求を待つS804。クエストパケット逆変換部2011からの要求がくれば、アドレス生成部2012は第2バスへのリクエストアドレスAddrressとして中間アドレスレジスタの保持するアドレスを出力し、さらに中間アドレスレジスタの保持するアドレスに1回のデータ転送量ここでは32を加算するS805。アドレス生成部2012はステップS804、S805の処理をNUM_X回繰り返した後に、中間アドレスレジスタの保持するアドレスにOFSTを加算するS806。アドレス生成部2012によるステップS802~S806の処理はY方向のライン数が増加する毎に行われ、NUM_Y回繰り返された後に、処理を終了する。アドレス制御情報保持部2013には、一般的なDMACに設定する他の情報アドレス増分などを保持するレジスタを設けてもよい。図9はパケット受信部201による処理のフローチャートを示す。パケット受信部201は、シリアルバス300を介してASIC_A100から送信されたキャラクタ単位のシリアルデータを受信すると処理を開始する。リクエストパケット受信部2010がシリアルデータをキャラクタ毎にパラレルデータに変換しパケットへ変換するS901。リクエストパケット逆変換部2011がパケットヘッダー内の識別子TYPEを解析し、最上位ビットが1、つまり第2のパケットフォーマットに従ったパケットであるかどうかを判定するS902。リクエストパケット逆変換部2011の受信したパケットが、第2のパケットフォーマットに従ったパケットであるS902で真ならば、リクエストパケット逆変換部2011は、アドレス生成部2012にアドレスを要求するS903。そして、アドレス生成部2012により生成したアドレスをリクエストパケット逆変換部2011が第2バスのリクエストアドレスとしてパケットに格納するS904。一方で、リクエストパケット逆変換部2011の受信したパケットが、第2のパケットフォーマットに従ったパケットでないS902で偽ならば、リクエストパケット逆変換部2011は、リクエストパケット受信部2010から受信したパケットにふくまれているアドレスを第2バスのリクエストアドレスとしてパケットに含めるS905。そして、第2バスリクエスト送信部2014がリクエストパケット逆変換部2011から転送されるパケットを第2バスへ送信するS906。以上説明したように、本発明のデータ転送装置によれば、インターフェース上に複数のバスマスタのトランザクションが混在しても、パケット送信部103でバスリクエストに付加されたマスタIDがDMAC_A102であるときにパケットのアドレス及び転送属性情報の付加を省略した第2のパケットフォーマットに従ったパケットを転送するように制御するため、シリアルバス300の転送効率が向上する。また、パケット送信部103は第1バスからリクエストトランザクションの受信に応じて処理を開始する様に構成しているので、データバッファの容量が小さくてすむ。本実施形態では、制御対象保持部1033にマスタIDを保持し、バスリクエストに付加されたマスタIDに応じてパケットフォーマットを決定する例を開示したが、制御対象保持部にアドレス領域の情報を保持し、バスリクエストに付加された転送先アドレス領域に応じてパケットフォーマットを決定してもよい。具体的には、転送先アドレスがIO領域、すなわち省電力制御モジュール202又はDRAM_B205以外のとき第1のパケットフォーマット、前記領域でないとき、すなわち、DRAM_B205のメモリ領域のとき第2のパケットフォーマットと決定してもよい。さらに、本実施形態では2次元の転送を例に挙げたが、アドレス生成部2012にアドレスを生成できる設定をすることができれば転送方式に依らず本発明を適用できる。例えば、n次元nは1以上の整数の転送であれば、n個のループ回数を保持するレジスタやカウンタを設ければよい。また、送信側データ転送装置100から複数色のプリントデータを転送する構成においては、パケット内の識別子に転送元のマスタIDを示すフィールドを拡張すればよい。例えば、送信側データ転送装置100内部に色数に対応した数のDMACを備え、各々のDMACが各色を転送する構成について、送信側データ転送装置100内部に、前記複数のDMACに対応する複数の制御対象保持部1033を備え、それぞれのマスタIDを設定する。パケットフォーマット決定部1032は前記複数の制御対象保持部1033に保持されている情報を参照し、第1のパケットフォーマットか、第2のパケットフォーマットかを決定する。リクエストパケット変換部1031は、第2のパケットフォーマットへのパケット変換時に、パケット内の識別子に転送元のマスタIDを付加する。また、受信側データ転送装置200内部に、前記複数のDMACに対応する複数のアドレス生成部2012、及びアドレス制御情報保持部2013を備え、それぞれのアドレス制御情報を設定する。リクエストパケット逆変換部2011は、パケット内の識別子が第2のパケットフォーマットを示しているならば、識別子の転送元のマスタIDに応じて、複数のアドレス生成部2012の内の1つから、アドレス及び転送属性情報を受け取り、第2バスへのリクエスト形式に変換する。以上のように、パケット送信部103でバスリクエストに付加されたマスタIDがDMACであるときに各DMACに対応させてパケットのアドレス及び転送属性情報を圧縮した第2のパケットフォーマットに従ったパケットを転送し、転送効率を向上させられる。また、受信側データ転送装置の内部にIOデバイスとDRAM間の転送を行うためのDMACを備えていれば、このDMACのアドレス生成機能を第2のパケットフォーマットのパケット受信に利用することができる。図10はASIC_A100とASIC_C400がシリアルバス300で接続されているシステムの構成を示す。ASIC_C400はASIC_B200にバスマスタとしてDMAC_C402が搭載されている。DMAC_C402はIOデバイスコントローラ403、及びパケット受信部401とDRAMコントローラB203との間のデータ転送を行う。IOデバイスコントローラ403はIOデバイスインターフェース405を介してIOデバイス404との間でデータ転送を行う。図11は本実施形態の転送方式を実現するためのパケット受信部401の構成図である。リクエストパケット逆変換部4010は、転送の種類を示す識別子Typeによってパケットから第2バスへのリクエスト形式への変換を行う。第2バスのリクエスト形式は第1バスのリクエスト形式と同じものとする。パケットの種類を示す識別子が、第1のパケットフォーマットを示しているならば、受信したパケットからアドレスAddr及び転送属性情報ReqAtrb0/1を抽出し、第2バスへのリクエスト形式に変換する。一方、識別子が第2のパケットフォーマットを示しているならば、DMAC_C402にデータを転送する。DMAC_C402は、一次元転送、及び2次元転送が可能なDMACであり、IOデバイスコントローラ403とDRAMコントローラB203間は一次元データを転送、パケット受信部401とDRAMコントローラB203間は2次元データを転送するとする。内部にアドレス生成部、及びアドレス制御情報保持部を備える。アドレス制御情報保持部には、2次元転送用に、転送のスタートアドレスをSA、X方向のデータ転送回数をNUM_X回、Y方向のライン数をNUM_Y、Y方向に1進むときのオフセットアドレスをOFSTの情報をレジスタに保持し、図7の2次元転送を行うものとする。図2のアドレス制御情報保持部2013と同様に、レジスタにはアドレスが割り当てられており、CPU等が事前に設定するものとする。DMAC_C402のチャネルが1チャネルの場合はIOデバイスコントローラ403の転送と、パケット受信部401の転送を、排他的に実行する。一方で、DMAC_C402が複数チャネルの場合は各チャネルの転送を並行して実行する。図12にパケット受信部401のフローチャートを示す。パケット受信部401は、シリアルバス300を介してASIC_A100から送信されたキャラクタを受信すると処理を開始する。リクエストパケット受信部2010がキャラクタをパケットに変換するS1201。リクエストパケット逆変換部4010がパケットヘッダー内の識別子TYPEを解析し、最上位ビットが1、つまり第2のパケットフォーマットのパケットであるか判定するS1202。前記判定にて、真ならば、リクエストパケット逆変換部4010は、DMAC_C402にデータを転送して処理を終了するS1203。前記判定にて、偽ならば、リクエストパケット逆変換部4010は、受信したパケット内のアドレスを第2バスのリクエストアドレスとするS1204。その後、第2バスリクエスト送信部2014が第2バスへリクエストを送信するS1205。以上説明したように、本発明のデータ転送装置によれば、実施形態1と同様の効果が得られると共に、第2のパケットフォーマットのアドレス生成に既存のDMACを兼用することで、回路規模を削減することができる。上述の実施形態の説明ではチップ間のバス300にシリアルバスを用いた例を説明したが、シリアルバスでもパラレルバスでも本発明を適用できる。例えば、パケットの幅でパラレル転送を行う形態:NetworkOnChipなどでもよいし、無線通信などの様々な物理的な転送形態を用いても本発明は適用できる。すなわち、論理層でデータをパケット化するデータ転送について高い効果を発揮し、物理層の形態にはとらわれない。また、上述の実施形態では、集積回路間チップ間、モジュール間におけるデータ転送について説明したが、本発明は同一集積回路同一チップ、同一モジュール内におけるデータ転送にも適用することもできる。ただし、チップ間の転送は、チップ内の転送に比べて、データを転送する能力が低く、システムのボトルネックとなる可能性が高い。チップ内の転送では、属性情報アドレスデータについてそれぞれに物理的に信号線が存在し、同時並列的に転送することができる。一方、チップ間の転送では、製品のコストを下げようとすると共通の信号線を利用してすることになりチップのIOピンはコスト上昇を招くため、時系列に転送するので、上述の実施形態による転送効率の向上はチップ内転送に比べて顕著である。また、第1バス、第2バスのプロトコルはAXIAdvancedeXtensibleInterfaceやOCPOpenCoreProtocolでもよいし、第1バスと第2バスとで異なるプロトコルを用いてもよい。