"同一半導体基板にIGBT素子領域とダイオード素子領域が混在している半導体装置であり、IGBT素子領域では、p型のコレクタ層とn型のドリフト層とp型のボディ層が順に積層されており、前記半導体基板の表面から前記ボディ層を貫通して前記ドリフト層まで伸びている絶縁トレンチゲート電極が形成されており、その絶縁トレンチゲート電極に接しているとともに前記表面に臨む範囲にn型のトレンチゲート電極隣接領域が形成されており、そのトレンチゲート電極隣接領域が前記ボディ層によって前記ドリフト層から分離されており、ダイオード素子領域では、n型のカソード層と前記n型のドリフト層とp型のアノード層が順に積層されており、前記表面から前記アノード層を貫通して前記ドリフト層まで伸びている絶縁トレンチゲート電極が形成されており、前記表面に臨む範囲にp型のアノード領域が形成されており、そのアノード領域が前記アノード層によって前記ドリフト層から分離されており、ダイオード素子領域では、前記のn型のトレンチゲート電極隣接領域が形成されておらず、しかも、前記アノード層の不純物濃度が前記ボディ層の不純物濃度よりも薄いことを特徴とする半導体装置。前記ダイオード素子領域では、前記絶縁トレンチゲート電極に接しないとともに前記表面に臨む範囲にn型の半導体領域が形成されていることを特徴とする請求項1に記載の半導体装置。前記ダイオード素子領域では、前記アノード領域が前記絶縁トレンチゲート電極に接していることを特徴とする請求項1又は2に記載の半導体装置。前記IGBT素子領域では、前記ボディ層の中間深さに、隣接する前記絶縁トレンチゲート電極間に亘って伸びているn型のボディ分割領域が形成されていることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。前記IGBT素子領域と前記ダイオード素子領域に加えて電流検出用IGBT素子領域を形成されており、その電流検出用IGBT素子領域は、前記IGBT素子領域よりも前記表面における占有面積が狭く、前記ドリフト層と前記ボディ層と前記絶縁トレンチゲート電極と前記トレンチゲート電極隣接領域で構成される前記IGBT素子領域での半導体領域配置と同一の半導体領域配置を備えており、前記表面から観測したときに、前記電流検出用IGBT素子領域が前記ダイオード素子領域によって前記IGBT素子領域から隔てられていることを特徴とする請求項1から4のいずれか1項に記載の半導体装置。前記IGBT素子領域と前記ダイオード素子領域に加えて電流検出用ダイオード素子領域が形成されており、その電流検出用ダイオード素子領域は、前記ダイオード素子領域よりも前記表面における占有面積が狭く、前記ドリフト層と前記アノード層と前記絶縁トレンチゲート電極と前記アノード領域で構成される前記ダイオード素子領域での半導体領域配置と同一の半導体領域配置を備えており、前記表面から観測したときに、前記電流検出用ダイオード素子領域が前記IGBT素子領域によって前記ダイオード素子領域から隔てられていることを特徴とする請求項1から5のいずれか1項に記載の半導体装置。請求項1から6のいずれか1項に記載の半導体装置の複数個を組み合わせて構成した給電装置の駆動方法であり、IGBT素子領域をオン状態に切換えて給電する際には、そのIGBT素子領域を備えている半導体装置の前記絶縁トレンチゲート電極に正電圧を印加し、そのIGBT素子領域をオフ状態に切換えることによって他の半導体装置のダイオード素子領域に還流電流が流れる際には、その還流電流が流れる半導体装置の前記絶縁トレンチゲート電極に負電圧を印加することを特徴とする給電装置の駆動方法。前記IGBT素子領域をオフ状態から再びオン状態に切換えるに先立って、前記他の半導体装置の前記絶縁トレンチゲート電極に負電圧を印加することを中断すること特徴とする請求項7に記載の給電装置の駆動方法。請求項1から6のいずれか1項に記載の半導体装置の複数個を組み合わせて構成した給電装置の駆動方法であり、少なくとも2個のIGBT素子領域をオン状態に切換えて給電する際には、オン状態に切換える各々のIGBT素子領域を備えている各々の半導体装置の各々の前記絶縁トレンチゲート電極に正電圧を印加し、先にオン状態に切換えたIGBT素子領域のうち、少なくとも1個のIGBT素子領域をオフ状態に切換えるとともに、少なくとも他の1個のIGBT素子領域をオン状態に維持することにより、別の半導体装置のダイオード素子領域に還流電流を流し、先にオン状態からオフ状態に切換えたIGBT素子領域を再びオン状態に切換えた後に前記還流電流を流していた前記別の半導体装置の前記絶縁トレンチゲート電極に負電圧を印加することを特徴とする給電装置の駆動方法。特許文献1に開示されている逆導通型の半導体装置を用いると、ダイオード素子領域J102のリカバリ損失を低減化することができる。しかしながら、低ライフタイム層161によってIGBT素子領域J101のオン電圧が増大してしまう。この問題を解決するためには、ダイオード素子領域J102にのみに低ライフタイム層161を形成すればよい。しかしながら、ライフタイムキラーは飛程が長く、現状ではライフタイムキラーを微細に選択的に照射することは難しい。このため、ダイオード素子領域J102のみに低ライフタイム層161を形成することは難しい。本来、ダイオード素子領域J102にとって最適なp型層130の不純物濃度は、IGBT素子領域J101にとって最適なp型層130の不純物濃度よりも薄い。IGBT素子領域J101にとって最適な不純物濃度をp型層130に採用すると、ダイオード素子領域J102が導通状態のときにドリフト層160へ注入されるホールの注入量が、ダイオード素子領域J102にとって最適な注入量よりも多くなってしまう。このため、逆導通型の半導体装置を用いると、ダイオード素子領域J102が導通状態から非導通状態に移行する際のリカバリ損失が増大していた。かといって、p型層130の不純物濃度をダイオード素子領域J102に最適な濃度に合わせると、半導体装置100をIGBTとして機能させるIGBT素子領域J101をオン状態にする際に、IGBTがオンするためのしきい値電圧が不要に低下する。半導体装置100の短絡耐量が低下してしまう。ダイオード素子領域J102の表面102aに臨んで形成されているp型領域122の不純物濃度を下げることによっても、ダイオード素子領域J102が導通状態のときにp型領域122から流出するホールの量を減少させることができる。しかしながら、p型領域122の不純物濃度を下げるとp型領域122と表面電極101がオーミック接触し難くなる。p型領域122と表面電極101との間で電圧降下が発生し、局所的に発熱し易くなる。現状の技術では、半導体装置100の他の特性を劣化させないで、ダイオード素子領域J102のリカバリ損失を低減化することができない。すなわち、逆導通型の半導体装置のダイオード素子領域のリカバリ損失を低減化することは難しい。本発明は、上記の問題を解決するために創案された。すなわち、本発明は、逆導通型の半導体装置の他の特性を劣化させないでダイオード素子領域のリカバリ損失を低減化する技術を提供する。本発明は、同一半導体基板にIGBT素子領域とダイオード素子領域が混在している逆導通半導体装置に具現化することができる。IGBT素子領域では、p型のコレクタ層とn型のドリフト層とp型のボディ層が順に積層されている。また、IGBT素子領域では、半導体基板の表面からボディ層を貫通してドリフト層まで伸びている絶縁トレンチゲート電極が形成されている。また、IGBT素子領域では、絶縁トレンチゲート電極に接しているとともに半導体基板の表面に臨む範囲にn型のトレンチゲート電極隣接領域が形成されている。そのトレンチゲート電極隣接領域はボディ層によってn型のドリフト層から分離されている。トレンチゲート電極隣接領域はエミッタ領域として機能する。ダイオード素子領域では、n型のカソード層とn型のドリフト層とp型のアノード層が順に積層されている。ダイオード素子領域では、半導体基板の表面からアノード層を貫通してドリフト層まで伸びている絶縁トレンチゲート電極が形成されている。ダイオード素子領域では、半導体基板の表面に臨む範囲にp型のアノード領域が形成されている。そのアノード領域が、アノード層によってn型のドリフト層から分離されている。ダイオード素子領域のn型のドリフト層はカソード層として機能する。本発明の半導体装置のダイオード素子領域には、n型のトレンチゲート電極隣接領域が形成されていない。すなわち、ダイオード素子領域の絶縁トレンチゲート電極に接するとともに半導体基板の表面に臨む範囲には、n型の領域が形成されていない。また、本発明の半導体装置では、ダイオード素子領域に存在するアノード層の不純物濃度が、IGBT素子領域に存在するボディ層の不純物濃度よりも薄い。なお、本明細書では、トレンチの内面に形成されている絶縁膜と、絶縁膜に覆われた状態でトレンチ内に収容されているトレンチゲート電極を合わせて絶縁トレンチゲート電極という。トレンチゲート電極隣接領域とアノード領域が接地され、コレクタ層とカソード層に正電圧が印加されている状態で、絶縁トレンチゲート電極に閾値以上の正電圧が印加されると、IGBT素子領域では、p型ボディ層のうちの絶縁トレンチゲート電極に接する範囲にn型チャネルが形成される。絶縁トレンチゲート電極に接しているn型トレンチゲート電極隣接領域からn型チャネルを介してn型ドリフト層に電子が注入される。ドリフト層に電子が注入されと、コレクタ層からドリフト層にホールが注入される。ドリフト層に電子とホールが注入され、活発な伝導度変調現象が生じる。これによってIGBT素子がオン状態となる。一方、ダイオード素子領域でも、p型アノード層のうちの絶縁トレンチゲート電極に接する範囲にn型チャネルが形成される。しかしながら、本発明の半導体装置のダイオード素子領域では、絶縁トレンチゲート電極に隣接する範囲にn型領域が形成されていない。そのため、ダイオード素子領域ではドリフト層に電子が注入されない。ダイオード領域では、電流が流れない。また、本発明の半導体装置のダイオード素子領域では、絶縁トレンチゲート電極に隣接する範囲にn型領域が形成されていないために、IGBT素子領域がオン状態の際に、ダイオード素子領域からIGBT素子領域のドリフト層に電子が注入されることもない。ダイオード素子領域が、オン状態の際のIGBT素子の特性に影響を及ぼすことがない。同一半導体基板に形成されているダイオード素子領域が、IGBT素子領域の動作に干渉しない。本発明の半導体装置では、ダイオード素子領域のアノード層のp型不純物の濃度をIGBT素子領域のボディ層のp型不純物の濃度よりも低くすることによってIGBT素子領域のボディ層よりもダイオード素子領域のアノード層の方でn型チャネルが形成され易い。しかしながら、本発明の半導体装置のダイオード素子領域では、絶縁トレンチゲート電極に隣接する範囲にn型領域を形成しないことによって、IGBT素子のオン時にダイオード領域に電流が流れることを防止する。ダイオード素子領域のアノード層のp型不純物の濃度を下げても、IGBT素子領域がオン状態となるしきい値電圧は低下しない。従って、半導体装置の短絡耐量は低下しない。本発明の半導体装置によると、アノード層のp型不純物の濃度を、ダイオード素子領域にとって最適な濃度となるように低くすることができる。これにより、ダイオード素子領域が導通状態のときに、ドリフト層に注入されるホールの注入量をダイオード素子領域にとって最適な注入量に抑制することができる。ダイオード素子領域のアノード層のp型不純物の濃度がIGBT素子領域のボディ層のp型不純物の濃度と等しい場合には、ダイオード素子領域のドリフト領域に過剰なホールが注入されるのに対し、本発明の半導体装置では、アノード層の不純物濃度をボディ層の不純物濃度よりも低くおさえることによってホールの注入量を抑制することができるので、ダイオード素子領域が導通状態から非導通状態に移行する際のリカバリ損失を低減化することができる。また、上記した半導体装置では、半導体装置の表面に臨んでいるアノード領域のp型不純物の濃度を充分に高濃度で形成することができるので、半導体基板の表面に形成する電極とアノード領域を良好にオーミック接触させることができる。双方の間で電圧降下が発生することによる局所的な発熱を抑制することができる。本発明の半導体装置によると、逆導通型の半導体装置の他の特性を劣化させないでダイオード素子領域のリカバリ損失を低減化することができる。上記の半導体装置のダイオード素子領域に、n型の半導体領域が形成されていることが好ましい。この場合、n型の半導体領域は、絶縁トレンチゲート電極に接しないとともに半導体基板の表面に臨む範囲に形成する。すなわち、p型のアノード領域とn型の半導体領域の両者を半導体基板の表面に臨む範囲に形成するとともに、n型の半導体領域を絶縁トレンチゲート電極に接しない範囲に形成する。半導体基板の表面に臨む範囲にn型の半導体領域を形成しても、絶縁トレンチゲート電極に接しないために、IGBTのオン時にn型の半導体領域からドリフト層に注入される電子量は少ない。その一方において、ダイオード素子が導通状態の際に、アノード領域から注入されたホールの一部が、n型の半導体領域に吸収される。ダイオード素子領域にとって過多であったホールの注入量をさらに抑制することができるので、ダイオード素子領域のリカバリ損失をさらに低減化することができる。ダイオード素子領域では、アノード領域が絶縁トレンチゲート電極に接していることが好ましい。n型の半導体領域を形成する場合には、p型のアノード領域とn型の半導体領域の両者を半導体基板の表面に臨む範囲に形成するとともに、p型のアノード領域は絶縁トレンチゲート電極に接し、n型の半導体領域は絶縁トレンチゲート電極に接しない範囲に形成する。後に詳述するが、ダイオード素子領域が導通状態の際に、絶縁トレンチゲート電極に負電圧を印加する制御を行うことが好ましい。そのような制御を行うと、ダイオード素子領域が導通状態の際に、p型アノード層のうちの絶縁トレンチゲート電極と接している部分にホールが集中する。アノード領域が絶縁トレンチゲート電極と接していると、アノード領域から流出したホールが、絶縁トレンチゲート電極に沿って、ドリフト層に注入され易くなる。ダイオード素子領域の定常損失を低減化することができる。IGBT素子領域では、p型のボディ層の中間深さに、隣接する絶縁トレンチゲート電極間に亘って伸びているn型のボディ分割領域が形成されていることが好ましい。その場合、ボディ分割領域によって分割されたp型のボディ層の下層部と、n型のボディ分割領域とによって、内蔵ダイオードが形成される。内蔵ダイオードに流すことが可能な電流の向きは、ダイオード素子領域に流すことが可能な電流の向きとは逆向きとなる。ダイオード素子領域が導通状態の際にIGBT素子領域のボディコンタクト領域から放出されたホールがドリフト層に注入されない。IGBT素子領域が、導通状態のダイオード素子の特性に影響を及ぼすことがない。同一半導体基板に形成されているIGBT素子領域が、ダイオード素子領域の動作に干渉しない。半導体装置の中には、IGBT素子領域を流れている電流の大きさを検出するためのIGBT素子領域を備えているものがある。このために、IGBT素子領域とダイオード素子領域に加えて電流検出用のIGBT素子領域を形成してもよい。その場合、電流検出用IGBT素子領域は、IGBT素子領域よりも半導体基板の表面における占有面積が狭い。また、電流検出用IGBT素子領域は、IGBT素子領域での半導体領域の配置関係と同一配置関係を備えている。すなわち、ドリフト層とボディ層と絶縁トレンチゲート電極とトレンチゲート電極隣接領域の配置関係は、IGBT素子領域と電流検出用IGBT素子領域とで等しい。この場合、半導体基板の表面から観測したときに、電流検出用IGBT素子領域がダイオード素子領域によってIGBT素子領域から隔てられていることが好ましい。電流検出用IGBT素子領域は、後記する電流検出用ダイオード素子領域によってIGBT素子領域から隔てられていてもよい。なお、IGBT素子領域の裏面に臨む範囲に、p型の半導体領域が形成されていれば、電流検出用IGBT素子領域自体はコレクタ層を備えていなくてもよい。従来、電流検出用IGBT素子領域とIGBT素子領域は拡散層等で分離されていた。また電流検出用IGBT素子領域とダイオード素子領域も拡散層等で分離されていた。本発明の半導体装置では、ダイオード素子領域にn型のトレンチゲート電極隣接領域が形成されていない。したがって、オン状態の際のIGBT素子領域の特性にダイオード素子領域が影響を及ぼさない。電流検出用IGBT素子領域がダイオード素子領域によってIGBT素子領域から隔てられている構造を採用すると、拡散層等によって領域を分離する必要がない。小型の半導体基板内に、必要な素子領域を配置することが可能となる。半導体装置の中には、ダイオード素子領域を流れている電流の大きさを検出するためのダイオード素子領域を備えているものがある。このために、IGBT素子領域とダイオード素子領域に加えて電流検出用のダイオード素子領域を形成してもよい。その場合、電流検出用ダイオード素子領域は、ダイオード素子領域よりも半導体基板の表面における占有面積が狭い。また、電流検出用ダイオード素子領域は、ダイオード素子領域での半導体領域の配置関係と同一配置関係を備えている。すなわち、ドリフト層とアノード層と絶縁トレンチゲート電極とアノード領域の配置関係は、ダイオード素子領域と電流検出用ダイオード素子領域とで等しい。この場合、半導体基板の表面から観測したときに、電流検出用ダイオード素子領域がIGBT素子領域によってダイオード素子領域から隔てられていることが好ましい。電流検出用ダイオード素子領域は、前記した電流検出用IGBT素子領域によってダイオード素子領域から隔てられていてもよい。なお、ダイオード素子領域の裏面に臨む範囲に、n型の半導体領域が形成されていれば、電流検出用ダイオード素子領域自体はカソード層を備えていなくてもよい。電流検出用ダイオード素子領域は、ダイオード素子領域と同様に、ドリフト層とアノード層と絶縁トレンチゲート電極とアノード領域を備えている。さらに、IGBT素子領域あるいはIGBT素子領域と電流検出用IGBT素子領域の双方にn型のボディ分割領域ことが好ましい。ボディ分割領域は、IGBT素子領域あるいはIGBT素子領域と電流検出用IGBT素子領域の双方のp型のボディ層の中間深さに、隣接する絶縁トレンチゲート電極間に亘って伸びている。この場合、導通状態のダイオード素子領域の特性にIGBT素子領域あるいはIGBT素子領域と電流検出用IGBT素子領域の双方が影響を及ぼさない。電流検出用ダイオード素子領域がIGBT素子領域によってダイオード素子領域から隔てられている構造を採用すると、拡散層等によって領域を分離する必要がない。小型の半導体基板内に、必要な素子領域を配置することが可能となる。上記した電流検出用ダイオード素子領域と、前述した電流検出用IGBT素子領域の双方を備えている場合には、本明細書に添付した図24に示すように、電流検出用素子領域を入れ子状に形成することができる。図24の場合、電流検出用ダイオード素子領域N2が、IGBT素子領域M1の一端部で入れ子状に形成されている。また、電流検出用IGBT素子領域N1が、ダイオード素子領域M2の一端部で入れ子状に形成されている。電流検出用ダイオード素子領域N2は、電流検出用IGBT素子領域N1とIGBT素子領域M1に隣接しているが、電流検出用IGBT素子領域N1とIGBT素子領域M1によってダイオード素子領域M2からは隔てられている。同様に、電流検出用IGBT素子領域N1は、電流検出用ダイオード素子領域N2とダイオード素子領域M2に隣接しているが、電流検出用ダイオード素子領域N2とダイオード素子領域M2によってIGBT素子領域M1からは隔てられている。電流検出用IGBT素子領域N1と電流検出用ダイオード素子領域N2は同時に動作することがないので、双方に共通の表面電極と裏面電極を形成することができる。この配置関係によると、小型の半導体基板内に、必要な素子領域をコンパクトに配置することが可能となる。本発明は、新規な給電装置の駆動方法をも実現する。本発明で駆動する給電装置は、前述した本発明の逆導通型の半導体装置の複数個を組み合せて構成されている。この給電装置は、モータ等の電気的負荷に給電する。本方法では、半導体装置のIGBT素子領域をオン状態に切換えて給電する際には、そのIGBT素子領域を備えている半導体装置の絶縁トレンチゲート電極に正電圧を印加する。そのIGBT素子領域をオフ状態に切換えることによって他の半導体装置のダイオード素子領域に還流電流が流れる際には、その還流電流が流れる半導体装置の絶縁トレンチゲート電極に負電圧を印加する。絶縁トレンチゲート電極に負電圧を印加すると、p型アノード層のうちの絶縁トレンチゲート電極と接している部分にホールが集中する。すると、ダイオード素子領域に還流電流が流れる際にアノード領域から流出したホールが、絶縁トレンチゲート電極に沿って、ドリフト層に注入され易くなる。ダイオード素子領域の順方向電圧降下を小さくすることができる。ダイオード素子領域の定常損失を低減化することができる。この駆動方法は、p型アノード層の不純物濃度を下げてリカバリ損失を低下させる際に特に有用となる。リカバリ損失と定常損失の両者を低減化することができる。IGBT素子領域をオフ状態から再びオン状態に切換えるに先立って、他の半導体装置の絶縁トレンチゲート電極に負電圧を印加することを中断することが好ましい。絶縁トレンチゲート電極に負電圧を印加した状態では、ドリフト層に対するホールの注入量が増加している。このまま、先にオフ状態にしたIGBT素子領域を再びオン状態に切換え、還流電流が流れているダイオード素子領域を非導通状態に切換えると、ドリフト層に蓄積されていたホールによってダイオード素子領域にリカバリ電流が流れる。そこで、IGBT素子領域をオフ状態から再びオン状態に切換えるに先立って還流電流が流れているダイオード素子領域が非導通状態に切換えられるのに先立って、還流電流が流れている半導体装置の絶縁トレンチゲート電極に、負電圧を印加することを中断する。これにより、ドリフト層に蓄積されるホールの量が減少し、ダイオード素子領域が非導通状態に切換えられるときに流れるリカバリ電流を小さくすることができる。ダイオード素子領域のリカバリ損失を低減化することができる。本発明は、さらに、新規な給電装置の駆動方法をも実現する。本方法では、少なくとも2個のIGBT素子領域をオン状態に切換えて給電する際には、オン状態に切換える各々のIGBT素子領域を備えている各々の半導体装置の各々の絶縁トレンチゲート電極に正電圧を印加する。そうしてオン状態に切換えたIGBT素子領域のうち、少なくとも1個のIGBT素子領域をオフ状態に切換えるとともに少なくとも他の1個のIGBT素子領域をオン状態に維持することにより、別の半導体装置のダイオード素子領域に還流電流を流す。そして、先にオン状態からオフ状態に切換えたIGBT素子領域を再びオン状態に切換えた後に、還流電流が流れていた別の半導体装置の絶縁トレンチゲート電極に負電圧を印加する。ダイオード素子領域が導通状態から非導通状態に移行してリカバリ電流が流れているときに、そのリカバリ電流が流れている半導体装置の絶縁トレンチゲート電極に負電圧を印加する。すると、ドリフト層に蓄積していたホールが、絶縁トレンチゲート電極に引き付けられ、ホールがアノード領域に戻る速度が遅くなる。ソフトリカバリ特性を実現することができ、リカバリ電流が大きな電流に発達することを抑制することができる。サージ電圧の発生を抑制することができる。また、本発明の駆動方法で駆動する給電装置は、本発明の逆導通型の半導体装置を用いているので、ダイオード素子領域のリカバリ損失を低減化することができる。リカバリ損失を低減化することができるとともに、リカバリ動作時にサージ電圧が発生することを抑制することができる。本発明によると、逆導通型の半導体装置において、ダイオード素子領域のリカバリ損失を、他の特性を劣化させることなく低減化することができる。以下に説明する実施例の主要な特徴を列記しておく。特徴1本発明の駆動方法で駆動する給電装置Kは、4個の逆導通型の半導体装置A1,A2,B1,B2を備えているインバータ回路である。特徴2IGBT素子領域J1のトレンチゲート電極12と、ダイオード素子領域J2のトレンチゲート電極12は、共通のゲート配線に接続されている。第1実施例本発明を具現化した半導体装置と、その半導体装置を備えている給電装置の駆動方法の第1実施例を、図1から図21を参照して説明する。本実施例の半導体装置は、同一半導体基板にIGBT素子領域とダイオード素子領域が混在している逆導通IGBTである。図1に示すように、本実施例の半導体装置B1の特徴は、IGBT素子領域J1では、絶縁トレンチゲート電極TGに隣接する位置にエミッタ領域として機能するn型のトレンチゲート電極隣接領域20が形成されているのに対し、ダイオード素子領域J2では、絶縁トレンチゲート電極TGに隣接する位置にn型のトレンチゲート電極隣接領域20が形成されておらず、代わりにアノードとして機能するp型の領域アノード領域40が形成されていることである。また、本実施例の半導体装置B1の特徴は、アノード層50のp型不純物の濃度が、ボディ層30のp型不純物の濃度よりも低いことである。図1は、半導体装置B1の要部断面図である。図2から図7は、半導体装置A1,A2,B1,B2を備えている給電装置Kが、モータMに給電している状態を説明する図である。なお、半導体装置A1,A2,B1,B2の各々は、同一の構成である。図8は、半導体装置A1,A2,B1,B2の各々のゲートGA1,GA2,GB1,GB2に印加するゲート電圧VGA1,VGA2,VGB1,VGB2のタイミングチャート図である。図9は、半導体装置B1のIGBT素子領域J1のオン状態を説明する図である。図10は、半導体装置B2のダイオード素子領域J2の導通状態を説明する図である。図11は、図10のダイオード素子領域J2の絶縁トレンチゲート電極TG近傍を拡大した図である。図12は、半導体装置B2のダイオード素子領域J2の導通状態であり、半導体装置B1のIGBT素子領域J1を再びオン状態にする直前の状態を説明する図である。図13は、半導体装置B1のIGBT素子領域J1を再びオン状態にした後に、半導体装置B2のダイオード素子領域J2にリカバリ電流が流れている状態を説明する図である。図14から図21は、半導体装置B1の製造方法を説明する図である。図1の要部断面図を用いて、半導体装置B1の構成を説明する。半導体装置B1は、n型の半導体基板2を用いて形成されている。半導体基板2には、IGBT素子領域J1とダイオード素子領域J2が混在している。IGBT素子領域J1では、p型のコレクタ領域80とn型のドリフト層60とp型のボディ層30が順に積層されている。IGBT素子領域J1の上層部2Uでは、半導体基板2の表面2aからボディ層30を貫通してn型のドリフト層60まで伸びている複数本の絶縁トレンチゲート電極TGが形成されている。各々の絶縁トレンチゲート電極TGは、その長手方向を図1に示す奥行き方向に揃えて伸びている。また、各々の絶縁トレンチゲート電極TGは、半導体基板2の表面2aから半導体基板2の深さ方向に伸びている。絶縁トレンチゲート電極TGは、トレンチの内面に形成されている絶縁膜14を備えている。絶縁トレンチゲート電極TGは、絶縁膜14で覆われた状態でトレンチに収容されているトレンチゲート電極12を備えている。IGBT素子領域J1では、隣接する絶縁トレンチゲート電極TG間の上層部2Uに、複数個のn型のトレンチゲート電極隣接領域20が形成されている。各々のトレンチゲート電極隣接領域20は、半導体基板2の表面2aに臨む範囲に形成されている。各々のトレンチゲート電極隣接領域20は、絶縁トレンチゲート電極TGと接している。したがって、トレンチゲート電極隣接領域20は、絶縁膜14を介してトレンチゲート電極12と対向している。トレンチゲート電極隣接領域20は、エミッタ領域として機能する。また、IGBT素子領域J1では、上層部2Uに、p型のボディコンタクト領域22が形成されている。ボディコンタクト領域22は、表面2aに臨む範囲に形成されている。ボディコンタクト領域22は、隣接するトレンチゲート電極隣接領域20の間に配置されている。IGBT素子領域J1では、トレンチゲート電極隣接領域20とボディコンタクト領域22が、ボディ層30によってn型のドリフト層60から分離されている。IGBT素子領域J1では、トレンチゲート電極隣接領域20がエミッタ領域として機能する。ダイオード素子領域J2では、n型のカソード領域70とn型のドリフト層60とp型アノード層50が順に積層されている。n型のドリフト層60は、ダイオードのカソード領域の一部として高抵抗領域として機能する。本発明では、IGBT素子領域J1のn型のドリフト層60と、ダイオード素子領域J2のn型のドリフト層60が共通であることから、両者を総称してドリフト層という。ダイオード素子領域J2でも、IGBT素子領域J1と同様の絶縁トレンチゲート電極TGが形成されている。各々の絶縁トレンチゲート電極TGは、半導体基板2の表面2aから半導体基板2の深さ方向に伸び、アノード層50を貫通してドリフト層60にまで達している。また、ダイオード素子領域J2では、隣接する絶縁トレンチゲート電極TG間の上層部2Uに、複数個のp型のアノード領域40が形成されている。各々のアノード領域40は、半導体基板2の表面2aに臨む範囲に形成されている。各々のアノード領域40は、絶縁トレンチゲート電極TGに接している。アノード領域40は、絶縁膜14を介して、トレンチゲート電極12と対向している。また、ダイオード素子領域J2では、上層部2Uに、n型のホール吸収領域42が形成されている。ホール吸収領域42は、表面2aに臨む範囲に形成されている。ホール吸収領域42は、隣接するアノード領域40の間に配置されている。n型のホール吸収領域42は、絶縁トレンチゲート電極TGとは接していない。ダイオード素子領域J2では、アノード領域40とホール吸収領域42が、アノード層50によってドリフト層60から分離されている。半導体基板2の表面2aには、表面電極1が形成されている。表面電極1は、IGBT素子領域J1の表面とダイオード素子領域J2の表面に連続して伸びている。表面電極1は、IGBT素子領域J1ではトレンチゲート電極隣接領域エミッタ領域20とボディコンタクト領域22と導通している。また、表面電極1は、ダイオード素子領域J2ではアノード領域40とホール吸収領域42と導通している。トレンチゲート電極12と表面電極1の間には絶縁膜10が形成されており、両者は接続していない。トレンチゲート電極12は、表面電極1が形成されていない領域図1の奥行き方向のいずれかの断面で、図示していないゲート配線と接続している。半導体基板2の裏面2bには、裏面電極3が形成されている。裏面電極3は、IGBT素子領域J1の裏面とダイオード素子領域J2の裏面に連続して伸びている。裏面電極3は、半導体基板2の下層部2Lで裏面2bに臨んで形成されているコレクタ領域80とカソード領域70の双方と導通している。これにより、逆導通IGBTとして機能する半導体装置B1が構成されている。図2から図7に示すように、上述した半導体装置B1と同一構成の4個の逆導通IGBTを用いて給電装置Kを構成することができる。各々の半導体装置A1,A2,B1,B2は、図2に示すように、IGBT素子領域J1で構成されるIGBTの一対の主電極間コレクタエミッタ間に、ダイオード素子領域J2で構成されるダイオードが逆並列に接続されている回路として機能する。図2から図7に示す半導体装置B1のコレクタCB1は、半導体装置B1の裏面電極3図1参照と導通している。半導体装置B1のエミッタEB1は、半導体装置B1の表面電極1図1参照と導通している。半導体装置B1のゲートGB1は、半導体装置B1のトレンチゲート電極12図1参照と導通している。半導体装置A1のコレクタCA1とエミッタEA1とゲートGA1も半導体装置B1と同様に各々の電極と導通している。半導体装置A2のコレクタCA2とエミッタEA2とゲートGA2も半導体装置B1と同様に各々の電極と導通している。半導体装置B2のコレクタCB2とエミッタEB2とゲートGB2も半導体装置B1と同様に各々の電極と導通している。図2を参照して給電装置Kの構成を説明する。給電装置Kは、逆導通IGBTの2個の半導体装置A1,A2が直列に接続されている直列回路Aと、逆導通IGBTの2個の半導体装置B1,B2が直列に接続されている直列回路Bを備えている。それらの直列回路A,Bは並列に接続されている。その並列回路が、電源Sの一対の端子c,d間に接続されている。直列回路Aの半導体装置A1,A2間の中間電位点xは、モータMの一方の給電点に接続されている。直列回路Bの半導体装置B1,B2間の中間電位点yは、モータMの他方の給電点に接続されている。図2から図7を参照して給電装置KがモータMに給電する動作について説明する。IGBTがオンオフしている時のIGBT素子領域J1のオン状態オフ状態については、後述する。また、ダイオードが導通非導通の時のダイオード素子領域J2の状態導通状態非導通状態についても、後述する。まずは、給電装置KのがモータMに給電する動作のみを説明する。以下の説明では、半導体装置A1,A2,B1,B2のIGBT素子領域J1で構成されるIGBTを簡単にIGBTという。また、半導体装置A1,A2,B1,B2のダイオード素子領域J2で構成されるダイオードをダイオードという。給電装置Kは、電源Sからの電力をモータMに給電する。図3は、給電装置KがモータMに給電している1つの状態を示している。半導体装置B1,A2のIGBTをオンし、半導体装置A1,B2のIGBTをオフする。この場合、電源Sの正側から半導体装置B1のIGBTとモータMと半導体装置A2のIGBTを介して電源Sの負側に戻る閉ループが形成される。これにより、モータMに図3に示す矢印方向の電流が流れる。モータMが給電される。次に、図4に示すように、半導体装置B1のIGBTをオフし、半導体装置A2のIGBTのオン状態を維持する。すると、モータMと電源Sとの接続は切断される。しかしながら、モータMのインダクタンス成分によって、還流電流が流れる。還流電流は、モータMと半導体装置A2のIGBTと半導体装置B2のダイオードを介して流れる。モータMに図4に示す矢印方向の電流が流れ続ける。次に、再び、図3に示す状態に戻す。モータMに図3に示す矢印方向の電流が流れ、モータMが給電される。次に、図2に示すように、半導体装置A2のIGBTをオフし、半導体装置B1のIGBTのオン状態を維持する。すると、モータMと電源Sとの接続は切断される。しかしながら、モータMのインダクタンス成分によって、還流電流が流れる。還流電流は、モータMと半導体装置A1のダイオードと半導体装置B1のIGBTを介して流れる。モータMに図2に示す矢印方向の電流が流れ続ける。次に、再び、図3に示す状態に戻す。モータMに図3に示す矢印方向の電流が流れ、モータMが給電される。この状態を繰り返すことによって給電装置Kは、モータMに同じ方向の電流を流しながら、モータMに供給する電力の実効値を調整することができる。給電装置KはモータMに対する給電方向を切換えることができる。図6は、給電装置KがモータMに給電している別の状態を示している。半導体装置A1,B2のIGBTをオンし、半導体装置B1,A2のIGBTをオフする。この場合、電源Sの正側から半導体装置A1のIGBTとモータMと半導体装置B2のIGBTを介して電源Sの負側に戻る閉ループが形成される。これにより、モータMに図6に示す矢印方向図3とは逆方向の電流が流れる。モータMが給電される。次に、図7に示すように、半導体装置A1のIGBTをオフし、半導体装置B2のIGBTのオン状態を維持する。すると、モータMと電源Sとの接続が切断する。しかしながら、モータMのインダクタンス成分によって、還流電流が流れる。還流電流は、モータMと半導体装置B2のIGBTと半導体装置A2のダイオードを介して流れる。モータMに図7に示す矢印方向の電流が流れ続ける。次に、再び、図6に示す状態に戻す。モータMに図6に示す矢印方向の電流が流れ、モータMが給電される。次に、図5に示すように、半導体装置B2のIGBTをオフし、半導体装置A1のIGBTのオン状態を維持する。すると、モータMと電源Sとの接続が切断する。しかしながら、モータMのインダクタンス成分によって、還流電流が流れる。還流電流は、モータMと半導体装置B1のダイオードと半導体装置A1のIGBTを介して流れる。モータMに図5に示す矢印方向の電流が流れ続ける。次に、再び、図6に示す状態に戻す。モータMに図6に示す矢印方向の電流が流れ、モータMが給電される。この状態を繰り返すことによって給電装置Kは、モータMに同じ方向の電流を流しながら、モータMに供給する電力の実効値を調整することができる。上記した状態を実現するための給電装置Kの駆動方法を、図8を用いて説明する。併せて、図8の駆動方法で給電装置Kを駆動している際に、給電装置Kを構成する半導体装置B1,B2のIGBT素子領域J1とダイオード素子領域J2がどのような状態となっているかについて、図9から図13を用いて説明する。なお、以下では、給電装置KがモータMに、図2から図4に示す矢印方向の電流を流す場合について説明する。図5から図7に示す矢印方向の電流を流す場合も同様な方法を用いるので、この場合に関する説明は省略する。図8では、半導体装置A1,A2,B1,B2のゲートGA1,GA2,GB1,GB2併せて図2参照に印加するゲート電圧VGA1VGA2VGB1VGB2をタイミングチャートで示している。図8の期間Q1時刻t1まででは、給電装置Kが図3に示す状態になる。図8に示すように、半導体装置B1のゲートGB1に閾値以上のゲート電圧VGB1VVを印加している。また、半導体装置A2のゲートGA2に閾値以上のゲート電圧VGA2VVを印加している。また、半導体装置B2と半導体装置A1に印加するゲート電圧VGB2とゲート電圧VGA1は0Vとしている。半導体装置B1のコレクタCB1が電源Sの正側に接続され、エミッタEB1が負側に接続され、ゲートGB1にVVが印加される。これにより、半導体装置B1のIGBTがオンするIGBT素子領域J1がオン状態となる。また、半導体装置A2のコレクタCA2が正側に接続され、エミッタEA2が負側に接続され、ゲートGA2にVVが印加される。これにより、半導体装置A2のIGBTがオンするIGBT素子領域J1がオン状態となる。モータMに図3に示す矢印方向の電流が流れる。期間Q1での半導体装置B1の要部断面図を図9に示す。半導体装置A2も同様であるので、半導体装置B1を例にとって説明する。半導体装置B1の裏面電極3コレクタCB1に、図3に示す電源Sの正側が接続されて正電圧が印加されている。半導体装置B1の表面電極1エミッタEB1が負側に接続されている。また、トレンチゲート電極12ゲートGB1にVVが印加されている。半導体装置B1のIGBT素子領域J1では、トレンチゲート電極12に絶縁膜14を介して対向しているp型のボディ層30がn型に反転してn型チャネル図9では、バツ印で模式的に示している。が形成される。これにより、トレンチゲート電極隣接領域エミッタ領域20から流出した電子図9では、マイナス印で模式的に示しているが、n型チャネルを介してドリフト層60に注入される。この結果、コレクタ領域80からは、ドリフト層60に向けてホール図9では、プラス印で模式的に示している。が移動する。ドリフト層60には電子とホールが注入されて伝導度変調現象が起こり、半導体装置B1のIGBT素子領域J1が低いオン電圧でオン状態となる。ホールは、電子と再結合して消滅するか、ボディ層30とボディコンタクト領域22を経由して表面電極1へと排出される。半導体装置B1のダイオード素子領域J2でも、トレンチゲート電極12に絶縁膜14を介して対向しているp型のアノード層50がn型に反転し、n型チャネルが形成される。ダイオード素子領域J2のアノード層50のp型不純物の濃度は、ボディ層30の不純物濃度よりも低い。このため、アノード層50のうちのトレンチゲート電極12に絶縁膜14を介して対向している範囲は、IGBT素子領域J1のボディ層30よりもn型に反転し易い。しかしながら、ダイオード素子領域J2には、n型のトレンチゲート電極隣接領域20がないので、電子がドリフト層60に注入されることはない。図8の期間Q2では、給電装置Kが図4に示す状態になる。期間Q2では、図8に示すように、半導体装置B1のゲートGB1に印加するゲート電圧VGB1を0Vとしている。半導体装置A2のゲートGA2に印加するゲート電圧VGA2はVVを維持している。期間Q2では、半導体装置B1のIGBT素子領域J1がオフ状態となり、半導体装置A2のIGBT素子領域J1のオン状態が維持される。この結果、モータMと電源Sとの接続は切断する。しかしながら、モータMのインダクタンス成分によってモータMが電圧源となる。この電圧によって、半導体装置B2の表面電極1に裏面電極3よりも高い電圧が印加される。これにより、半導体装置B2のダイオード素子領域J2が導通状態となる。モータMと半導体装置A2のIGBT素子領域J1と半導体装置B2のダイオード素子領域J2を介して還流電流が流れる。モータMに図4に示す矢印方向の電流が流れ続ける。図8に示すように、期間Q2のうちの時刻t1から時刻t2までの期間では、還流電流が流れる半導体装置B2のゲートGB2に負のゲート電圧VGB2-VVが印加される。時刻t1から時刻t2までの期間に還流電流が流れている半導体装置B2の要部断面図を図10に示す。図10に示すように、半導体装置B2の表面電極1アノードに正電圧が印加されている。半導体装置B2の裏面電極3カソードが負側となっている。これにより、アノード領域40からホールが流出してダイオード素子領域J2が導通状態となる。トレンチゲート電極12に負電圧を印加すると、アノード層50のうちのトレンチゲート電極12に絶縁膜14を介して対向する範囲図11に示す範囲H1に、ホールが集中する。また、絶縁トレンチゲート電極TGの底部が、n型のドリフト層60に突出している。トレンチゲート電極12に負電圧を印加すると、n型のドリフト層60のうちの絶縁膜14を介してトレンチゲート電極12に対向する範囲図11に、バツ印で模式的に示している。にホールが誘起され、p型層に反転する。アノード層50の不純物濃度が薄くても、アノード領域40から注入されたホールが、ホールの集中範囲H1とトレンチ底部の周囲に形成されたp型反転層を介してn型のドリフト層60に効率的に注入される。ホールの集中範囲H1とp型反転層を介してホールが移動するために、ダイオード素子領域J2での順方向電圧降下が低く、定常損失を低減化することができる。この駆動方法は、半導体装置A1,A2,B1,B2のダイオード素子領域J2のリカバリ損失を低減するために、アノード層50の不純物濃度を薄くした場合に特に有用となる。図8の期間Q2のうち時刻t2から時刻t3までの期間では、還流電流が流れている半導体装置B2のゲートGB2に負のゲート電圧VGB2を印加することを中断する。このときの半導体装置B2の要部断面図を図12に示す。図12に示すように、図10の場合と同様に期間Q2の時刻t1から時刻t2までと同様に、半導体装置B2の表面電極1アノードに正電圧が印加されている。半導体装置B2の裏面電極3カソードが負側となっている。これにより、図10の場合と同様に、アノード領域40からホールが流出してダイオード素子領域J2が導通状態となっている。この期間では、半導体装置B2のゲートGB2に負のゲート電圧VGB2-VVを印加することを中断しているので、ホールの集中範囲H1は消失している。また、トレンチ底部の周囲に形成されていたp型反転層も消失している。このために、のドリフト層60にホールが注入される効率が低下する。半導体装置B2のゲートGB2に負のゲート電圧VGB2-VVを印加した場合図10の場合と比較して、ドリフト層60に蓄積されるホールの量が減少する。半導体装置B1のIGBTを再びオンする前にすなわち還流電流が流れていた半導体装置B2のダイオード素子領域J2が非導通状態となる前に、予め、半導体装置B2のダイオード素子領域J2のドリフト型層60に蓄積されているホールの量を低減化しておくことができる。このために、半導体装置B2のダイオード素子領域J2が非導通状態となる際に発生するリカバー損失を低下させることができる。また、半導体装置B2のダイオード素子領域J2は、n型のホール吸収領域42を備えている。n型のホール吸収領域42を備えていると、半導体装置B2のダイオード素子領域J2が非導通状態となる際にアノード領域40に戻るホールの一部をホール吸収領域42で吸収することができる。ダイオード素子領域J2を導通状態から非導通状態に切換えたときのリカバリ損失をさらに少なくする。図8の期間Q3では、給電装置Kが図3に示す状態に戻る。期間Q3では、再び、期間Q1と同様に、半導体装置B1のゲートGB1に閾値以上のゲート電圧VGB1VVを印加している。また、半導体装置A2のゲートGA2に閾値以上のゲート電圧VGA2VVを印加している。また、半導体装置B2と半導体装置A1に印加するゲート電圧VGB2とゲート電圧VGA1は0Vとしている。期間Q3のうち、時刻t3から時刻t4までの間は、期間Q2で還流電流が流れていた半導体装置B2のゲートGB2のゲート電圧VGB2を、0Vとしている。時刻t4以降は、ゲートGB2に再び負のゲート電圧VGB2-VVを印加する。なお、時刻t4は半導体装置B1のIGBTを再びオンした時刻t3よりも後であり、半導体装置B2のダイオード素子領域J2がリカバリ動作をしている時に設定する。ダイオード素子領域J2では、導通状態から非導通状態となった時に、導通状態のときとは逆方向のリカバリ電流が流れる。リカバリ電流の発生は、導通状態の期間に、ドリフト層60に流入したホールがアノード層50やアノード領域40に戻ることに起因する。本実施例では、半導体装置B2にリカバリ電流が発生する時に、半導体装置B2のトレンチゲート電極12に負のゲート電圧VGB2を印加している。負電圧を印加すると、図13に示すように、ドリフト層60に残留していたホールが、トレンチゲート電極12に引き寄せられ、ホールがアノード層50やアノード領域40に戻る速度を遅くすることができる。これにより、リカバリ電流の変化速度を抑制することができ、ソフトリカバリ特性を実現することができる。リカバリ電流の変化速度に起因するサージ電圧を抑制することができる。また、リカバリ電流が大きな電流に発達することを防止することができる。その後に、給電装置Kを構成する半導体装置A1,A2,B1,B2のゲートGA1,GA2,GB1,GB2に印加するゲート電圧VGA1VGA2VGB1VGB2を切換え、図2から図4に示す状態を繰り返す。本実施例では、図4に示す半導体装置B2のダイオード素子領域J2に還流電流が流れる場合について説明したが、他の半導体装置のダイオード素子領域J2に還流電流が流れる場合図2、図5、図7に示す各々の状態も、半導体装置B2の場合と同様である。上記した給電装置Kの駆動方法によると、各々の半導体装置のダイオード素子領域J2の特性を能動的に制御することができる。いずれかの半導体装置のダイオード素子領域J2に還流電流が流れるときには、そのダイオード素子領域J2のホールの流入量を増加する。還流電流が流れ易い状態に切換えることによって、順方向電圧降下を低減化して定常損失を低減化することができる。また、そのダイオード素子領域J2にリカバリ電流が流れるときには、予めそのダイオード素子領域J2に蓄積されているホールの量を減少させておくことでリカバリ電流を抑制することができる。また、そのダイオード素子領域J2にリカバリ電流が流れているときには、そのダイオード素子領域J2におけるホールの移動を抑制することでリカバリ電流が増大化することを抑制し、リカバリ電流の変化速度を遅くすることができる。なお、本実施例では、モータMが単相の場合の給で装置Kについて説明したが、例えばモータMが3相の場合には、6個の逆導通型の半導体装置を用いて給電装置を構成することができる。本発明は、給電回路の相数に限定されるものではない。給電装置Kを構成する半導体装置A1,A2,B1,B2の製造方法を、図14から図21を参照して説明する。図14に示すように、まず、n型の半導体基板2を準備する。表面2aからp型不純物を注入する。熱処理をすることにより、図14に示すp型層P1が形成される。次に、図15に示すように、ダイオード素子領域J2図1参照を形成する範囲の表面2aに、マスクR1を形成する。再び、表面2aからp型不純物を注入する。表面2aにマスクR1を形成している範囲にはp型不純物が注入されないので、表面2aにマスクR1を形成していない範囲のp型不純物の濃度がp型層P1よりも高くなる。熱処理をすることにより、表面2aにマスクR1を形成していない範囲のp型層P1が、p型のボディ層30となり、表面2aにマスクR1を形成している範囲のp型層P1がそのまま残り、p型のアノード層50となる。なお、前記したp型層P1を形成するための熱処理は実施せずに、まとめて熱処理をしてボディ層30とアノード層50を形成してもよい。次に、図16に示すように、表面2aからボディ層30とアノード層50を貫通する複数本のトレンチTを形成する。次に、図17に示すように、トレンチTの内面を熱酸化し、絶縁膜14を形成する。次に、トレンチT内にポリシリコン等の導電性部材を充填し、トレンチゲート電極12を形成する。トレンチTの内面に形成された絶縁膜14がゲート酸化膜として機能する。絶縁膜14とトレンチゲート電極12によって絶縁トレンチゲート電極TGが形成される。次に、図18に示すように、半導体基板2のうち、IGBT素子領域J1となる範囲に、マスクの形成と不純物注入を繰り返して熱処理することによってトレンチゲート電極隣接領域20とボディコンタクト領域22を形成する。トレンチゲート電極隣接領域20とボディコンタクト領域22は、隣接する絶縁トレンチゲート電極TG間の表面2aに形成する。次に、半導体基板2のうち、ダイオード素子領域J2となる範囲に、アノード領域40とホール吸収領域42を形成する。アノード領域40とホール吸収領域42は、隣接する絶縁トレンチゲート電極TG間の表面2aに形成する。なお、IGBT素子領域J1のトレンチゲート電極隣接領域20とダイオード素子領域J2のホール吸収領域42は、共にn型の半導体領域であるとともに、表面2aからの深さも同程度であるので、同じプロセスで形成することが好ましい。また、IGBT素子領域J1のボディコンタクト領域22とダイオード素子領域J2のアノード領域40は、共にp型の半導体領域であるとともに、表面2aからの深さも同程度であるので、同じプロセスで形成することが好ましい。次に、図19に示すように、トレンチゲート電極12が表面2aに露出している部分に絶縁膜10を形成する。次に、表面2aに表面電極1を形成する。トレンチゲート電極12は、図19に示す奥行き方向にいずれかの位置で図示していないゲート配線と接続する。次に、図20に示すように半導体基板2を下方から削る。その後、半導体基板2の裏面2bのうちIGBT素子領域J1を形成する範囲の裏面2bにマスクR2を形成する。そして、裏面2bからn型不純物を注入する。その後、レーザアニールを行うことによりマスクR2が形成されていない範囲にn型のカソード領域70を形成する。その後にマスクR2を除去する。次に、図21に示すように裏面2bのうちカソード領域70が形成されている範囲にマスクR3を形成する。そして、裏面2bからp型不純物を注入する。その後、レーザアニールを行うことによりマスクR3が形成されていない範囲にp型のコレクタ領域80を形成する。コレクタ領域80と前述したカソード領域70は同時にレーザアニールを行って形成してもよい。また、既に形成済みの上層部2Uへの影響が少ない範囲の温度であれば熱処理を行っても良い。次に、コレクタ領域80とカソード領域70の双方に接続する裏面電極3を形成する。本実施例の半導体装置A1,A2,B1,B2では、ダイオード素子領域J2にn型のトレンチゲート電極隣接領域20が形成されていない。ダイオード素子領域J2からは、ドリフト型層60に電子が注入されない。アノード層50のp型の不純物濃度を低くすることでIGBT素子領域J1のボディ層30よりもチャネルが形成され易くなったとしても、IGBT素子領域J1がオン状態となるしきい値電圧は低下しない。半導体装置100の短絡耐量が低下しない。したがって、アノード層50のp型不純物の濃度を、ダイオード素子領域J2にとって最適な濃度となるように低くすることができる。これにより、ダイオード素子領域J2が導通状態のときに、ドリフト層60に注入されるホールの量を、ダイオード素子領域J2にとって最適となる量に抑制することができる。従来の逆導通半導体装置ではダイオード素子領域J2にとって過多であったホールの注入量を抑制することができるので、ダイオード素子領域J2が導通状態から非導通状態に移行する際のリカバリ損失を低減化することができる。また図31に示す従来の半導体装置100aでは、IGBT素子領域J101のエミッタコレクタ間n型のトレンチゲート電極隣接領域120とコレクタ領域180の間に電流が流れているIGBT素子領域J101のオン状態の際に、ダイオード素子領域J102からもドリフト層160に電子が注入されている。ダイオード素子領域J102が、オン状態の際のIGBT素子領域J101の特性に影響を及ぼしている。一方、本実施例の半導体装置A1,A2,B1,B2では、ダイオード素子領域J2にn型のトレンチゲート電極隣接領域120が形成されていない。このため、IGBT素子領域J1がオン状態の際に、ダイオード素子領域J2からは、ドリフト層60に電子が注入されない。ダイオード素子領域J2が、オン状態の際のIGBT素子領域J1の特性に影響を及ぼさない。同一半導体基板2に形成されているダイオード素子領域J2が、IGBT素子領域J1の動作に干渉しない。また、本実施例の半導体装置では、表面2aに臨んでいるアノード領域40のp型の不純物濃度を高濃度で形成することができるので、p型のアノード領域40と半導体基板2の表面2aに形成する表面電極1を良好にオーミック接触させることができる。双方の間で電圧降下が発生することによる局所的な発熱を抑制することができる。半導体装置B1によると、ダイオード素子領域J1のリカバリ損失を、他の特性を劣化させることなく低減化することができる。また、本実施例の半導体装置では、ダイオード素子領域J2が非導通状態に切り換わる際に、ホールの一部が、ホール吸収領域42に吸収される。ダイオード素子領域J2のリカバリ損失をさらに低減化することができる。なお、本実施例の半導体装置A1,A2,B1,B2では、ダイオード素子領域J2の全てのセル隣接する絶縁トレンチゲート電極TGの間で、アノード領域40が絶縁トレンチゲート電極TGに接している場合について説明したが、アノード領域40が一部のセルで絶縁トレンチゲート電極TGに接している構成であってもよい。また、本実施例の半導体装置A1,A2,B1,B2では、ダイオード素子領域J2の全てのセルに、ホール吸収領域42が形成されている場合について説明したが、ホール吸収領域42は一部のセルに形成されている構成であってもよい。第2実施例本発明を具現化した半導体装置の第2実施例を、図22と図23を参照して説明する。図22に示すように、本実施例の半導体装置B11の特徴は、IGBT素子領域J11のボディ層32の中間深さにn型のボディ分割領域90が形成されていることである。ボディ分割領域90は電気的にフローティング状態であることが好ましい。図22は、半導体装置B11のIGBT素子領域J11のオン状態を説明する図である。図23は、半導体装置B11のダイオード素子領域J12の導通状態を説明する図である。なお、図22,23では、図1に示す半導体装置B1と同等の構成要素には、同一番号の符号を付して重複説明を省略する。半導体装置B11のIGBT素子領域J11では、裏面電極3が正側に接続されているとともに、表面電極1が負側にある状態で、トレンチゲート電極12に印加するゲート電圧をオンオフすることによってエミッタコレクタ間トレンチゲート電極隣接領域20とコレクタ領域80との間に流れる電流をオンオフする。トレンチゲート電極12に、閾値以上のゲート電圧を印加すると、トレンチゲート電極12が絶縁膜14を介して対向している範囲のボディ層32にチャネル図22にバツ印で模式的に示している。が形成される。チャネルは、ボディ分割領域90で分割された上部ボディ層32aと下部ボディ層32bの双方に形成される。トレンチゲート電極隣接領域20から流出した電子が、上部ボディ層32aのチャネルとボディ分割領域90と下部ボディ層32bのチャネルを介してドリフト層60に注入される。また、コレクタ領域80からは、ドリフト層60に向けてホールが移動する。ドリフト層60には電子とホールが注入されて伝導度変調現象が起こり、半導体装置B11のIGBT素子領域J11が低いオン電圧でオン状態となる。半導体装置B11のダイオード素子領域J12でも、トレンチゲート電極12に絶縁膜14を介して対向しているp型のアノード層50がn型に反転し、n型チャネルが形成される。しかしながら、ダイオード素子領域J12には、電子を流出するn型のトレンチゲート電極隣接領域20がないため、電子がドリフト層60に注入されない。トレンチゲート電極12に印加するゲート電圧が閾値未満となると例えば、0Vを印加すると、ボディ層32に形成されていたn型チャネルが消失する。トレンチゲート電極隣接領域20から流出した電子がドリフト層60に注入されなくなり、半導体装置B11のIGBT素子領域J11がオフ状態となる。図23に示すように、半導体装置B11の表面電極1が正側に接続されるとともに、裏面電極3が負側に接続されると、ダイオード素子領域J12のアノードカソード間アノード領域40とカソード領域70の間に電流が流れて導通状態となる。第1実施例の図10に示す場合と同様に、この期間に半導体装置B11のトレンチゲート電極12に負電圧を印加すると、ドリフト層60に注入されるホールの量が増え、ダイオード素子領域J12の定常損失を低減化することができる。ただし、この場合には、ボディ分割領域90のうちの絶縁トレンチゲート電極TGと接する範囲の導電型がp型に反転してしまわない程度の負電圧を印加する。この際にIGBT素子領域J11では、ボディコンタクト領域22からホールが流出するものの、下部ボディ層32bとボディ分割領域90によって形成されるダイオードに阻まれて、このホールがドリフト層60に注入されない。図32に示す従来の逆導通型の半導体装置100aでは、ダイオード素子領域J102が導通状態のときに、IGBT素子領域J101のp型領域122ボディコンタクト領域から流出するホールもドリフト層60に注入されていた。本実施例の半導体装置B11では、ボディ分割領域90によって分割されたボディ層32の下部ボディ層32bと、ボディ分割領域90とのpn接合によって、内蔵ダイオードが形成される。内蔵ダイオードに流すことが可能な電流の向きは、ダイオード素子領域J12に流すことが可能な電流の向きとは逆向きとなる。ダイオード素子領域J12が導通状態の際にIGBT素子領域J11のボディコンタクト領域22から放出されたホールがドリフト層60に注入されない。導通状態のダイオード素子領域J12の特性に、IGBT素子領域J11から流出したホールが影響を及ぼさない。導通状態のダイオード素子領域J12の動作が、同一半導体基板2に形成されているIGBT素子領域J11に干渉されない。なお、複数個の半導体装置B11を用い、第1実施例で説明した給電装置K図2から図7参照を構成することもできる。本実施例の半導体装置B11では、IGBT素子領域J11の全てのセル隣接する絶縁トレンチゲート電極TGの間に、ボディ分割領域90が形成されている場合について説明したが、ボディ分割領域90が一部のセルに形成されている構成であってもよい。第3実施例本発明を具現化した半導体装置の第3実施例を、図24を参照して説明する。本実施例の半導体装置は、IGBT素子領域M1とダイオード素子領域M2が隣接しているだけでなく、電流検出用IGBT素子領域N1と電流検出用ダイオード素子領域N2を備えている。電流検出用IGBT素子領域N1は、IGBT素子領域M1よりも表面での占有面積が狭い。半導体基板を表面から観測すると、電流検出用IGBT素子領域N1の周囲は、ダイオード素子領域M2と電流検出用ダイオード素子領域N2で取囲まれており、IGBT素子領域M1から隔てられている。電流検出用IGBT素子領域N1は、ダイオード素子領域M2の一端部IGBT素子領域M1側の下方の端部で入れ子状に形成されている。電流検出用ダイオード素子領域N2は、ダイオード素子領域M2よりも表面での占有面積が狭い。半導体基板を表面から観測すると、電流検出用ダイオード素子領域N2の周囲は、IGBT素子領域M1と電流検出用IGBT素子領域N1で取囲まれており、ダイオード素子領域M2から隔てられている。電流検出用ダイオード素子領域N2は、IGBT素子領域M1の一端部ダイオード素子領域M2側の下方の端部で入れ子状に形成されている。電流検出用ダイオード素子領域N2と電流検出用IGBT素子領域N1は隣接している。本実施例のIGBT素子領域M1と電流検出用IGBT素子領域N1は、第2実施例のIGBT素子領域J11図22参照によって構成されている。本実施例のダイオード素子領域M2と電流検出用ダイオード素子領域N2は、第2実施例のダイオード素子領域J12によって構成されている。ダイオード素子領域J12にはn型のトレンチゲート電極隣接領域20が形成されていないために、オン状態のIGBT素子領域J11の特性は、ダイオード素子領域J12によって影響されない。また、IGBT素子領域J11にはボディ分割領域90が形成されているために、導通状態のダイオード素子領域J12の特性は、IGBT素子領域J11によって影響されない。IGBT素子領域J11とダイオード素子領域J12が干渉し合わない。そのために、図24に示すように、一方の素子領域に他方の電流検出用素子領域を入れ子状に形成することができる。一方の素子領域と、その素子の電流検出用素子領域は離間されているので干渉し合わない。電流検出用IGBT素子領域N1に流れる電流を検出することにより、IGBT素子領域M1に流れる電流を算出することができる。電流検出用ダイオード素子領域N2に流れる電流を検出することにより、ダイオード素子領域M2に流れる電流を算出することができる。従来は、電流検出用IGBT素子領域N1を、IGBT素子領域M1とダイオード素子領域M2から分離するために、各々の領域の間に拡散層や絶縁トレンチを形成していた。また、電流検出用ダイオード素子領域N2を、IGBT素子領域M1とダイオード素子領域M2から分離するために、各々の領域の間に拡散層や絶縁トレンチを形成していた。本実施例によると、拡散層や絶縁トレンチを形成する必要がないので、半導体基板のスペースを有効に利用することができる。半導体装置を小型化することができる。また、電流検出用IGBT素子領域N1と電流検出用ダイオード素子領域N2は、同時にオン状態となることがなく、しかも双方は隣接している。このため、双方に共通の表面電極と裏面電極を形成することができる。それぞれに電極を形成する工程を削減することができる。また、電極を引き出す端子も共通の端子を用いることができるので、各々を計測器に接続する手間を削減することができる。より確実に各々の素子を分離するために、図25に示すように、各々の素子領域に共通して伸びている絶縁トレンチゲート電極太線で示している。を利用してもよい。絶縁トレンチゲート電極TG1が、IGBT素子領域M1と電流検出用ダイオード素子領域N2の境界と、ダイオード素子領域M2と電流検出用IGBT素子領域N1の境界に沿って伸びている。範囲W1でIGBT素子領域M1と電流検出用ダイオード素子領域N2が、絶縁トレンチゲート電極TG1で分離されている。また、範囲W2でダイオード素子領域M2と電流検出用IGBT素子領域N1が、絶縁トレンチゲート電極TG1で分離されている。また、図26に示すように、図25に示す構成に、さらに絶縁トレンチBT1,BT2,BT3を形成して、より確実に素子を分離してもよい。絶縁トレンチBT1によってIGBT素子領域M1とダイオード素子領域M2が分離されている。また、絶縁トレンチBT1によって電流検出用IGBT素子領域N1と電流検出用ダイオード素子領域N2が分離されている。絶縁トレンチBT2によってIGBT素子領域M1と電流検出用ダイオード素子領域N2が分離されている。絶縁トレンチBT3によってダイオード素子領域M2と電流検出用IGBT素子領域N1が分離されている。なお、絶縁トレンチBT1,BT2,BT3は、トレンチに絶縁体が充填されている構成であってもよいし、絶縁トレンチゲート電極と同じ構成であってもよい。また、複数本の絶縁トレンチゲート電極が、図27に示す縦方向に伸びていることもある。絶縁トレンチゲート電極TG3が、IGBT素子領域M1と電流検出用ダイオード素子領域N2の境界に揃って伸びている。また、絶縁トレンチゲート電極TG4が、IGBT素子領域M1とダイオード素子領域M2の境界に沿って伸びているとともに、電流検出用IGBT素子領域N1と電流検出用ダイオード素子領域N2に沿って伸びている。また、絶縁トレンチゲート電極TG5が、ダイオード素子領域M2と電流検出用IGBT素子領域N1の境界に沿って伸びている。範囲W3,W4,W5で、各々の素子領域が絶縁トレンチゲート電極によって分離されている。また、図28に示すように、図27に示す構成に、さらに絶縁トレンチBT4を形成して、より確実に素子を分離してもよい。絶縁トレンチBT4によってIGBT素子領域M1と電流検出用ダイオード素子領域N2が分離されている。また、ダイオード素子領域M2と電流検出用IGBT素子領域N1が分離されている。絶縁トレンチBT4は、トレンチに絶縁体が充填されている構成であってもよいし、絶縁トレンチゲート電極と同じ構成であってもよい。素子領域の境界のうち少なくとも一部に絶縁トレンチを形成することにより、さらに互いの素子が干渉し合わない構成とすることができる。IGBT素子領域M1と電流検出用IGBT素子領域N1を構成しているIGBT素子領域J11には、ボディ分割領域90が形成されている。これにより、IGBT素子領域J11がオン状態のときに、ホールがドリフト層60からボディコンタクト領域22に抜けにくいため、伝導度変調現象を活発化させることができる。素子領域の境界の少なくとも一部が、絶縁トレンチゲート電極か絶縁トレンチで分離されていれば、IGBT素子領域J11がオン状態のときに、ホールがn型層60から隣接する素子領域に移動することを抑制することができる。なお、電流検出用IGBT素子領域N1の裏面に必ずコレクタ領域80が形成されている必要はない。電流検出用IGBT素子領域N1に隣接する素子領域の裏面にp型の半導体領域が形成されていれば電流を検出することができる。また、電流検出用ダイオード素子領域N2の裏面に必ずカソード領域70が形成されている必要はない。電流検出用ダイオード素子領域N2に隣接する素子領域の裏面にn型の半導体領域が形成されていれば電流を検出することができる。なお、半導体基板を表面から観測すると、図29に示すように、電流検出用ダイオード素子領域N21の周囲が三方向からIGBT素子領域M11に囲まれていてもよい。電流検出用IGBT素子領域N11の周囲が三方向からダイオード素子領域M21に囲まれていてもよい。IGBT素子領域M11と電流検出用IGBT素子領域N11を更に離間させることができるので、IGBT素子領域M11と電流検出用IGBT素子領域N11を確実に分離することができる。また、ダイオード素子領域M21と電流検出用IGBT素子領域N11を確実に分離することができる。なお、電流検出用IGBT素子領域N11の裏面に必ずコレクタ領域80が形成されている必要はない。IGBT素子領域M11の裏面にp型の半導体領域が形成されていれば電流を検出することができる。また、電流検出用ダイオード素子領域N21の裏面に必ずカソード領域70が形成されている必要はない。ダイオード素子領域M21の裏面にn型の半導体領域が形成されていれば電流を検出することができる。以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず特許請求の範囲を限定するものではない。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。"