順番が定められた複数の演算部と、順番が連続する演算部の間に設けられる複数のデータバスと、複数の演算部のうち少なくともいずれかの演算部を間引き演算部として選択する間引き制御部と、前記間引き制御部によって選択された間引き演算部と前記間引き演算部より一つ前の演算部との間に設けられる入力側のデータバスと、前記間引き演算部と前記間引き演算部より一つ後の演算部との間に設けられる出力側のデータバスとを接続するデータバス接続部とを備えることを特徴とする演算装置。複数の演算部は、データを記憶するメモリを備え、前記間引き演算部以外の演算部は、メモリに記憶されているデータを出力側のデータバスに出力し、入力側のデータバスからデータを入力し、入力したデータを用いて特定の演算を行うことを特徴とする請求項1記載の演算装置。前記演算装置は、順番が連続する演算部の間に設けられる複数の第一データバスと複数の第二データバスとを備え、前記データバス接続部は、前記間引き演算部の入力側の第一データバスと出力側の第一データバスとを接続すると共に前記間引き演算部の入力側の第二データバスと出力側の第二データバスとを接続し、前記間引き演算部以外の演算部の入力側の第二データバスと出力側の第一データバスとを接続し、前記間引き演算部以外の演算部は、メモリに記憶されているデータを出力側の第一データバスと出力側の第二データバスとのうちいずれかのデータバスに出力し、入力側の第一データバスからデータを入力し、入力したデータを用いて特定の演算を行うことを特徴とする請求項2記載の演算装置。前記演算装置は、特定の演算に用いるデータが記憶されている入力元演算部として、特定の演算を行う実行演算部より一つ前の順番を有する第一演算部と、前記実行演算部より二つ前の順番を有する第二演算部と、前記第二演算部より前の順番を有する第三演算部とのうちいずれかの演算部を入力元演算部として選択する演算制御部を備え、前記間引き制御部は、前記演算制御部が前記第三演算部を入力元演算部として選択した場合に間引き演算部を選択することを特徴とする請求項3記載の演算装置。前記間引き制御部は、前記入力元演算部が前記第二演算部よりn1以上の整数個前の順番を有する演算部である場合、前記実行演算部と前記入力元演算部との間の順番を有する演算部のうちn個の演算部を間引き演算部として選択することを特徴とする請求項4記載の演算装置。前記間引き制御部は、間引き演算部の選択を行った後、選択した間引き演算部の代わりに、選択した間引き演算部の前後いずれかの演算部を新たな間引き演算部として選択することを特徴とする請求項5記載の演算装置。前記演算装置は、さらに、割当番号が割り当てられて演算部の間毎に設けられる複数の制御信号線と、複数の制御信号線の少なくともいずれかに制御信号を出力する制御信号出力部と、複数の演算部に対応付けて設けられる複数の制御信号中継部であって、所定の割当番号の制御信号線に出力された制御信号を入力し、入力した制御信号を当該演算部に入力する複数の制御信号中継部を備え、故障していない演算部の制御信号中継部は、入力側の制御信号線毎に制御信号を入力し、入力した制御信号を入力側の制御信号線と同じ割当番号が割り当てられた出力側の制御信号線に出力し、故障した演算部の制御信号中継部は、入力側の制御信号線毎に制御信号を入力し、入力した制御信号を入力側の制御信号線の次の割当番号が割り当てられた出力側の制御信号線に出力することを特徴とする請求項1から請求項6いずれかに記載の演算装置。従来の並列信号処理プロセッサは、複数のPE間でデータを参照するため、接続する最大距離のPE数と同数のデータバスを必要とする。そのため、接続する最大距離を大きくするとデータバス本数が増えてしまう。また、最大距離を越えるPE間の通信ではデータ転送だけのために命令の実行サイクルを浪費するので、演算効率が低下するという課題が生じた。本発明は、例えば、最大距離を越える演算要素PE間の通信が必要な場合でも、高速な並列信号処理が可能な演算装置を得ることを目的とする。本発明の演算装置は、順番が定められた複数の演算部と、順番が連続する演算部の間に設けられる複数のデータバスと、複数の演算部のうち少なくともいずれかの演算部を間引き演算部として選択する間引き制御部と、前記間引き制御部によって選択された間引き演算部と前記間引き演算部より一つ前の演算部との間に設けられる入力側のデータバスと、前記間引き演算部と前記間引き演算部より一つ後の演算部との間に設けられる出力側のデータバスとを接続するデータバス接続部とを備える。本発明によれば、例えば、最大距離を越える演算要素演算部間の通信が必要な場合でも、高速な並列信号処理が可能になる。実施の形態1.隣接する演算部間に一本の信号線を設け、隣接していない演算部に記憶されているデータを用いて各演算部が演算を行う形態について説明する。演算部はプロセッサエレメントともいう。図1は、実施の形態1における並列信号処理装置100の構成図である。実施の形態1における並列信号処理装置100の構成について、図1に基づいて説明する。並列信号処理装置100演算装置の一例は、プログラム制御部110と、第一信号線101と、第二信号線102とを備える。並列信号処理装置100は、複数の演算部120と、複数のデータバス150とを備える。並列信号処理装置100は、セレクタ130とスルーパススイッチ部140とを演算部120毎に備える。複数の演算部120には1番目の演算部、2番目の演算部、というように順番を定める。図1では、複数の演算部120を順番通りに並べて配置している。例えば、演算部120Aを1番目の演算部、演算部120Bを2番目の演算部、演算部120Cを3番目の演算部、演算部120Dを4番目の演算部、演算部120Eを5番目の演算部として扱う。但し、複数の演算部120の配置は順番通りでなくても構わない。複数のデータバス150は、順番が連続する二つの演算部120の間に一本ずつ設ける。例えば、演算部120Aと演算部120Bとの間に一本のデータバス150を設ける。同様に、演算部120Bと演算部120Cとの間、演算部120Cと演算部120Dとの間、演算部120Dと演算部120Eとの間にも一本ずつデータバス150を設ける。プログラム制御部110は、第一信号線101と第二信号線102とのそれぞれを介して複数の演算部120に接続している。プログラム制御部110は、複数の演算命令によって特定の演算処理を表したプログラムが記憶されたメモリ、プログラムに含まれる演算命令を解読する処理回路例えば、CPU:CentralProcessingUnitおよびプログラムの実行に必要なその他の部品例えば、プログラムカウンタを備える図示省略。プログラム制御部110は、演算命令の解読結果に従って、例えば、以下のような処理を行う。プログラム制御部110演算制御部の一例は、特定の演算に用いるデータが記憶されている入力元演算部として、特定の演算を行う実行演算部より一つ前の順番を有する第一演算部と、第一演算部より前の順番を有する第二演算部とのうちいずれかの演算部120を入力元演算部として選択する。プログラム制御部110は、第一信号線101を介して演算を行うための演算制御信号101aを各演算部120へ入力する。プログラム制御部110は、後述する間引き演算部以外の演算部120実行演算部だけに演算制御信号101aを入力してもよい。演算制御信号101aは、入力元演算部を特定する情報例えば、実行演算部から入力元演算部までの演算部120の個数や、演算の内容例えば、数式例えば、加算、減算、乗算、除算、論理演算などの演算の種類を含んだ信号である。プログラム制御部110は、間引き制御部111を備える。間引き制御部111は、複数の演算部120のうち少なくともいずれかの演算部120を間引き演算部として選択する。間引き制御部111は、間引き制御信号102aを第二信号線102を介して間引き演算部へ入力する。間引き制御信号102aは、間引き演算部と間引き演算部より一つ前の演算部120との間に設けられる入力側のデータバス150と、間引き演算部と間引き演算部より一つ後の演算部120との間に設けられる出力側のデータバス150とを接続することを指示する信号である。例えば、間引き制御部111は、プログラム制御部110が第二演算部を入力元演算部として選択した場合に間引き演算部を選択する。間引き制御部111は、入力元演算部が第一演算部よりn1以上の整数個前の順番を有する演算部120である場合、実行演算部と入力元演算部120との間の順番を有する演算部120のうちn個の演算部120を間引き演算部として選択する。さらに、間引き制御部111は、間引き演算部の選択を行った後、選択した間引き演算部の代わりに、選択した間引き演算部の前後いずれかの演算部120を新たな間引き演算部として選択する。そして、間引き制御部111は、新たな間引き演算部に間引き制御信号102aを入力する。間引き演算部のセレクタ130およびスルーパススイッチ部140それぞれデータバス接続部の一例は、入力側のデータバス150と出力側のデータバス150とを接続する。セレクタ130およびスルーパススイッチ部140の詳細については後述する。複数の演算部120は、さらに、データを記憶するメモリと、特定の演算を行う演算器とを備える図示省略。例えば、演算器は、電子回路やCPUによって構成される。各演算部120は、セレクタ130およびスルーパススイッチ部140を制御する。間引き演算部以外の演算部120の演算器は、メモリに記憶されているデータを出力側のデータバス150に出力し、入力側のデータバス150からデータを入力し、入力したデータを用いて特定の演算を行う。図2は、実施の形態1における演算部120のデータバスの接続状態12を示す図である。実施の形態1における演算部120のデータバスの接続状態12について、図2に基づいて説明する。図中の黒丸は、データバス、信号線およびスイッチを互いに接続する端子を表している。1演算制御信号101aが入力されていて間引き制御信号102aが入力されていない場合、演算部120実行演算部のスルーパススイッチ部140は、スルーパススイッチ141を切り替えてデータバス150aを第二入出力部124に接続する。また、セレクタ130は、セレクタスイッチ131を切り替えてデータバス150bを第一入出力部123に接続する。1の場合、演算部120は、メモリ121からデータを取得し、取得したデータを第一入出力部123を介してデータバス150bへ出力する。また、演算器122は他の演算部120から出力されたデータを第二入出力部124から入力し、入力したデータを用いて演算を行う。演算の方法は演算制御信号101aの指示に従う。演算部120は、演算器122の演算結果をメモリ121に記憶する。但し、演算部120が第二入出力部124を介してデータバス150aにデータを出力し、演算器122が第一入出力部123からデータを入力して演算を行っても構わない。全ての演算部120が1に該当する場合、並列信号処理装置100は、図1のような状態になる。これにより、各演算部120は、隣りの演算部120入力元演算部に記憶されているデータを用いて演算を行うことができる。例えば、演算部120Bは、演算部120Cに記憶されているデータおよび演算部120Aに記憶されているデータを用いて演算を行うことができる。図2に戻り、演算部120のデータバスの接続状態2について説明する。2間引き制御信号102aが入力されている場合、演算部120間引き演算部のスルーパススイッチ部140がスルーパススイッチ141を切り替えると共にセレクタ130がセレクタスイッチ131を切り替えて、データバス150aとデータバス150bとを連結する。2の場合、演算部120は、メモリに記憶されているデータを出力する必要は無く、データを入力して演算を行う必要も無い。図3は、実施の形態1における並列信号処理装置100の一例を示す図である。1に該当する実行演算部と2に該当する間引き演算部とが交互に存在する場合、並列信号処理装置100は、図3のような状態になる。これにより、各実行演算部は、二つ隣りの演算部120入力元演算部に記憶されているデータを用いて演算を行うことができる。例えば、演算部120Cは、演算部120Eに記憶されているデータおよび演算部120Aに記憶されているデータを用いて演算を行うことができる。図4は、実施の形態1における並列信号処理装置100の演算例を示す図である。Y=AXnCXn3CXn-3を計算する場合について、図4に基づいて説明する。ここで、Xnとは、n番目の演算部120に記憶されたデータXを示す。当然、データXnの値は、各演算部120で個別な値である。演算部120Dに注目して説明する。演算部120Dは4番目の演算部なので、n=4となり、演算部120Dのメモリにはデータ値X4が予め記憶されている。例えば、演算部120Dの一つ前の演算部120CのメモリにはX4-1が記憶され、演算部120Dの二つ前の演算部120BのメモリにはX4-2が記憶されている。また、演算部120Dの一つ後の演算部120EのメモリにはX41が記憶され、演算部120Dの二つ後の演算部120FにはX42が記憶されている。さらに、各演算部120のメモリには、係数値ACが予め記憶されている。次に、計算手順について説明する。ステップ1において、全ての演算部120に対して演算制御信号101aが入力される。演算制御信号101aはデータ値と係数値Aとの乗算を指示する命令である。また、間引き制御信号102aはいずれの演算部120にも入力されない。したがって、全ての演算部120は、データ値と係数値Aとの乗算を行い、乗算の結果をメモリに記憶する。例えば、演算部120Dはデータ値X4と係数値Aとの乗算値AX4を算出し、演算部120Gはデータ値X43と係数値Aとの乗算値AX43を算出し、演算部120Aはデータ値X4-3と係数値Aとの乗算値AX4-3を算出する。ステップ2において、全ての演算部120に対して演算制御信号101aが入力される。演算制御信号101aはデータ値と係数値Cとの乗算を指示する命令である。また、間引き制御信号102aはいずれの演算部120にも入力されない。したがって、全ての演算部120は、データ値と係数値Cとの乗算を行い、乗算の結果をメモリに記憶する。例えば、演算部120Dはデータ値X4と係数値Cとの乗算値CX4を算出し、演算部120Gはデータ値X43と係数値Cとの乗算値CXn3を算出し、演算部120Aはデータ値X4-3と係数値Cとの乗算値CX4-3を算出する。ステップ3において、2つ置きに並ぶ演算部120A、D、Gに対して演算制御信号101aが入力される。演算制御信号101aは2つ前の演算部120と2つ後の演算部120とのそれぞれによって演算されたステップ2の演算結果の加算を指示する命令である。また、その他の演算部120B、C、E、Fに対して間引き制御信号102aが入力される。したがって、演算制御信号101aを受けた演算部120A、D、Gは2つ前の演算部120と2つ後の演算部120とのそれぞれからステップ2の演算結果を取得し、取得した演算結果の加算を行い、加算の結果をメモリに記憶する。また、間引き制御信号102aを受けた演算部120B、C、E、Fは入力側のデータバス150と出力側のデータバス150とを連結して演算結果を中継する。例えば、演算部120Dは、2つ前の演算部120Aからステップ2の演算結果CX4-3を取得し、2つ後の演算部120Gからステップ2の演算結果CX43を取得する。そして、演算部120Dは、取得した演算結果の合計値CX4-3CX43を算出する。ステップ4において、ステップ3で演算制御信号101aが入力された演算部120A、D、Gの一つ前の演算部120C、Fに対して演算制御信号101aが入力され、その他の演算部120A、B、D、E、Gに対して間引き制御信号102aが入力される。演算制御信号101aの内容はステップ3の演算制御信号101aと同じである。したがって、ステップ3と同様に、演算制御信号101aを受けた演算部120C、Fは2つ前の演算部120と2つ後の演算部120とのそれぞれからステップ2の演算結果を取得し、取得した演算結果の加算を行い、加算の結果をメモリに記憶する。ステップ5において、ステップ4で演算制御信号101aが入力された演算部120C、Fの一つ前の演算部120B、Eに対して演算制御信号101aが入力され、その他の演算部120A、C、D、F、Gに対して間引き制御信号102aが入力される。演算制御信号101aの内容はステップ3の演算制御信号101aと同じである。したがって、ステップ3と同様に、演算制御信号101aを受けた演算部120B、Eは2つ前の演算部120と2つ後の演算部120とのそれぞれからステップ2の演算結果を取得し、取得した演算結果の加算を行い、加算の結果をメモリに記憶する。上記のように、ステップ3からステップ5までの処理において、各演算部120は輪番で演算を行う。つまり、連続する3つの演算部120B、C、Dは交代しながら順番に演算を行う。これにより、全ての演算部120が前後の演算部120以外の演算部120に記憶されているデータを用いて演算を行うことができる。ステップ6において、全ての演算部120に対して演算制御信号101aが入力される。演算制御信号101aはステップ1の演算結果とステップ3から5の演算結果との加算を指示する命令である。また、間引き制御信号102aはいずれの演算部120にも入力されない。したがって、全ての演算部120は、ステップ1の演算結果とステップ3から5の演算結果との加算を行い、加算の結果をメモリに記憶する。例えば、演算部120Dは、ステップ1の演算結果AX4とステップ3の演算結果CX43CX4-3との合計値AXCX43CX4-3を算出する。以上の処理により、並列信号処理装置100はY=AXnCXn3CXn-3を計算することができる。さらに、並列信号処理装置100は、任意の離れたデータ値Xnαによる多項式例えば、Y=AXn-1CXn2CXn-4を計算できる。また、並列信号処理装置100は、以下で説明するように、従来技術よりも早く演算を行うことができる。図5は、従来の並列信号処理の演算例を示す図である。演算例で用いている計算式は実施の形態1の演算例図4と同じである。従来の並列信号処理では、隣りの演算部に記憶されているデータだけしか入力できない。演算部120Dに注目して説明すると、演算部ABに記憶されているデータCX4-3CX43を演算部Dで使用するためには、データを転送するための処理ステップ3-6が必要になる。したがって、従来の並列信号処理は、実施の形態1の並列信号処理図4に比べて多くの処理ステップを要する。実施の形態2.隣接する演算部間に複数本の信号線を設け、一つ隣りの演算部と二つ隣りの演算部と二つ隣りの演算部より離れている演算部とのいずれかに記憶されているデータを用いて各演算部が演算を行う形態について説明する。以下、実施の形態1と異なる事項について主に説明する。説明を省略する事項については実施の形態1と同様である。図6は、実施の形態2における並列信号処理装置100の構成図である。実施の形態2における並列信号処理装置100の構成について、図6に基づいて説明する。並列信号処理装置100演算装置の一例は、複数の第一データバス151と複数の第二データバス152とを備える。複数の第一データバス151と複数の第二データバス152とは、順番が連続する二つの演算部120の間に一本ずつ設ける。例えば、演算部120Aと演算部120Bとの間に第一データバス151と第二データバス152とを一本ずつ設ける。同様に、演算部120Bと演算部120Cとの間、演算部120Cと演算部120Dとの間、演算部120Dと演算部120Eとの間にも第一データバス151と第二データバス152とを一本ずつ設ける。プログラム制御部110は、以下のように動作する。プログラム制御部110演算制御部の一例は、特定の演算に用いるデータが記憶されている入力元演算部として、特定の演算を行う実行演算部より一つ前の順番を有する第一演算部と、実行演算部より二つ前の順番を有する第二演算部と、第二演算部より前の順番を有する第三演算部とのうちいずれかの演算部を入力元演算部として選択する。プログラム制御部110は、間引き制御部111によって選択される間引き演算部以外の演算部120実行演算部に演算制御信号101aを入力する。間引き制御部111は、プログラム制御部110が第三演算部を入力元演算部として選択した場合に間引き演算部を選択し、選択した間引き演算部へ間引き制御信号102aを入力する。間引き制御信号102a間引き制御命令は、入力側の第一データバス151と出力側の第一データバス151とを接続すると共に入力側の第二データバス152と出力側の第二データバス152とを接続することを指示する信号である。例えば、間引き制御部111は、入力元演算部が第二演算部よりn1以上の整数個前の順番を有する演算部120である場合、実行演算部と入力元演算部との間の順番を有する演算部120のうちn個の演算部120を間引き演算部として選択する。さらに、間引き制御部111は、間引き演算部の選択を行った後、選択した間引き演算部の代わりに、選択した間引き演算部の前後いずれかの演算部120を新たな間引き演算部として選択する。そして、間引き制御部111は、新たな間引き演算部に間引き制御信号102aを入力する。演算部120の動作について説明する。間引き演算部のセレクタ130およびスルーパススイッチ部140それぞれデータバス接続部の一例は、入力側の第一データバスと出力側の第一データバスとを接続すると共に入力側の第二データバス152と出力側の第二データバス152とを接続する。間引き演算部以外の演算部120実行演算部のセレクタ130およびスルーパススイッチ部140は、入力側の第二データバス152と出力側の第一データバス151とを接続する。セレクタ130とスルーパススイッチ部140との詳細については後述する。実行演算部の演算器図示省略は、メモリ図示省略に記憶されているデータを出力側の第一データバス151と出力側の第二データバス152とのうちいずれかのデータバスに出力し、入力側の第一データバス151からデータを入力し、入力したデータを用いて特定の演算を行う。図7は、実施の形態2における演算部120のデータバスの接続状態1-3を示す図である。実施の形態2における演算部120のデータバスの接続状態1-3について、図7に基づいて説明する。1第一データバス151へのデータの出力を指示する演算制御信号101aが入力されていて間引き制御信号102aが入力されていない場合、演算部120実行演算部のスルーパススイッチ部140は、第一スルーパススイッチ142を切り替えて第一データバス151aを第二入出力部124に接続する。また、セレクタ130は、第一セレクタスイッチ132と第二セレクタスイッチ133とを切り替えて第一データバス151bを第一入出力部123に接続する。1の場合、演算部120は、メモリからデータを取得し、取得したデータを第一入出力部123を介して第一データバス151bへ出力する。また、演算器122は他の演算部120から出力されたデータを第二入出力部124から入力し、入力したデータを用いて演算を行う。演算の方法は演算制御信号101aの指示に従う。演算部120は、演算器122の演算結果をメモリ121に記憶する。但し、演算部120が第二入出力部124を介して第一データバス151aにデータを出力し、演算器122が第一入出力部123からデータを入力して演算を行っても構わない。全ての演算部120が1に該当する場合、並列信号処理装置100は、図6のような状態になる。これにより、各演算部120は、隣りの演算部120入力元演算部に記憶されているデータを用いて演算を行うことができる。例えば、演算部120Cは、演算部120Dに記憶されているデータおよび演算部120Bに記憶されているデータを用いて演算を行うことができる。図7に戻り、演算部120のデータバスの接続状態2について説明する。2第二データバス152へのデータの出力を指示する演算制御信号101aが入力されていて間引き制御信号102aが入力されていない場合、演算部120実行演算部のスルーパススイッチ部140は、第一スルーパススイッチ142を切り替えて第一データバス151aを第二入出力部124に接続する。さらに、スルーパススイッチ部140が第二スルーパススイッチ143を切り替えると共にセレクタ130が第二セレクタスイッチ133を切り替えて、第二データバス152aと第一データバス151bとを連結する。また、セレクタ130は、第一セレクタスイッチ132を切り替えて第一入出力部123を第二データバス152bに接続する。2の場合、演算部120は、メモリからデータを取得し、取得したデータを第一入出力部123を介して第二データバス152bへ出力する。また、演算器122は他の演算部120から出力されたデータを第二入出力部124から入力し、入力したデータを用いて演算を行う。演算の方法は演算制御信号101aの指示に従う。演算部120は、演算器122の演算結果をメモリ121に記憶する。但し、演算部120が第二入出力部124を介して第一データバス151aにデータを出力し、演算器122が第一入出力部123からデータを入力して演算を行っても構わない。図8は、実施の形態2における並列信号処理装置100の一例を示す図である。全ての演算部120が2に該当する場合、並列信号処理装置100は、図8のような状態になる。これにより、各演算部120は、二つ隣りの演算部120入力元演算部に記憶されているデータを用いて演算を行うことができる。例えば、演算部120Cは、演算部120Eに記憶されているデータおよび演算部120Aに記憶されているデータを用いて演算を行うことができる。図7に戻り、演算部120のデータバスの接続状態3について説明する。3間引き制御信号102aが入力されている場合、演算部120間引き演算部のスルーパススイッチ部140が第一スルーパススイッチ142を切り替えると共にセレクタ130が第二セレクタスイッチ133を切り替えて、第一データバス151aと第一データバス151bとを連結する。さらに、スルーパススイッチ部140は第二スルーパススイッチ143を切り替えて第二データバス152aと第二データバス152bとを連結する。3の場合、演算部120は、メモリに記憶されているデータを出力する必要は無く、データを入力して演算を行う必要も無い。図9は、実施の形態2における並列信号処理装置100の一例を示す図である。2に該当する実行演算部と3に該当する間引き演算部とが交互に存在する場合、並列信号処理装置100は、図9のような状態になる。これにより、各実行演算部は、4つ離れた演算部120入力元演算部に記憶されているデータを用いて演算を行うことができる。例えば、演算部120Aは、演算部120Eに記憶されているデータを用いて演算を行うことができる。上記のように、間引き演算部の入力側のデータバスと出力側のデータバスとを連結することにより図73参照、実行演算部は遠く離れた入力元演算部からデータを取得して演算を行うことができる。例えば、実行演算部が4つ離れた入力元演算部からデータを取得して演算を行う場合、実行演算部と入力元演算部との間にある演算部のうち2=4-2個の演算部を間引き演算部として選択すればよい図9参照。中間にある2つの演算部120を間引き演算部として扱うことにより、実行演算部と4つ離れた演算部120とをデータバスで直結することができるためである。同様に、実行演算部がn個離れた入力元演算部からデータを取得して演算を行う場合、実行演算部と入力元演算部との間にある演算部のうちn-2個の演算部を間引き演算部として選択すればよい。また、並列信号処理装置100の演算部120の間には2本のデータバスを設ければよいため、並列信号処理装置100を小型化することができる。但し、演算部120の間に3本以上のデータバスを設けても構わない。この場合、間引き演算部の数を減らすことができる。これにより、輪番に要する処理数図4のステップ3-5参照が減り、演算時間が短縮される。図10は、従来の並列信号処理装置の構成図である。図10に示すように、演算部間にデータバスを2本ずつ設けた従来の並列信号処理装置は、1回の処理でa一つ隣りまたはb二つ隣りの演算部からしかデータを取得することができない。このため、従来の並列信号処理は、データバス本数により直接参照できる演算部より遠い演算部のデータを使う計算をする場合、データを転送するための処理ステップ図5のステップ3-6参照が必要であり、実施の形態2の並列信号処理に比べて多くの処理ステップを要する。実施の形態3.複数の演算部のうちいずれかの演算部またはセレクタ、スルーパススイッチ部が故障した場合に正常に動作することができる形態について説明する。以下、実施の形態1、2と異なる事項について主に説明する。説明を省略する事項については実施の形態1、2と同様である。図11は、実施の形態3における並列信号処理装置100の構成図である。実施の形態3における並列信号処理装置100の構成について、図11に基づいて説明する。並列信号処理装置100は、実施の形態2で説明した構成図6参照に加えて、冗長制御部160、第三信号線103、複数の間引き制御スイッチ部170および冗長要素109を備える。また、並列信号処理装置100は、複数の第二信号線102から成る第二信号線群104を備える。プログラム制御部110は、演算部を診断するための診断プログラムを定期的にまたは所定のタイミングで実行し、各演算部120が正常であるか否かを判定する。診断プログラムはプログラム制御部110のメモリに予め記憶しておく。プログラム制御部110によって演算部120の故障が検出された場合、冗長制御部160は、第三信号線103を介して冗長制御信号103aを故障した演算部120の間引き制御スイッチ部170に入力する。複数の第二信号線102複数の制御信号線の一例は、割当番号が割り当てられて演算部120の間毎に設けられる。間引き制御部111制御信号出力部の一例は、複数の第二信号線102のうち間引き演算部に接続されている第二信号線102に間引き制御信号102a制御信号の一例を出力する。複数の間引き制御スイッチ部170複数の制御信号中継部の一例は、複数の演算部120に対応付けて設けられている。複数の間引き制御スイッチ部170は、所定の割当番号の第二信号線102に出力された間引き制御信号102aを入力し、入力した間引き制御信号102aを当該演算部120に入力する。冗長制御信号103aが入力されていない間引き制御スイッチ部170は、入力側の第二信号線102毎に間引き制御信号102aを入力し、入力した間引き制御信号102aを入力側の第二信号線102と同じ割当番号が割り当てられた出力側の第二信号線102に出力する。冗長制御信号103aが入力された間引き制御スイッチ部170は、入力側の第二信号線102毎に間引き制御信号102aを入力し、入力した間引き制御信号102aを入力側の第二信号線102の次の割当番号が割り当てられた出力側の第二信号線102に出力する。冗長要素109は、演算部120Fとセレクタ130Fとスルーパススイッチ部140Fとを備える。並列信号処理装置100は、必要な個数の演算部120に加えて冗長要素109を備える。これにより、いずれかの演算部120に故障が発生した場合であっても、正常に動作する演算部120を必要な個数だけ確保することができる。図12は、実施の形態3における間引き制御スイッチ部170の構成図である。実施の形態3における間引き制御スイッチ部170の構成について、図12に基づいて説明する。ここで、N個の演算部120を一グループ一組として扱うものとする。この場合、N本の第二信号線102を演算部120の間毎に設ける。図12では、4つの演算部120を一グループとして扱い、4本の第二信号線102A-Dを演算部120の間毎に設けている。各第二信号線102には割当番号を割り当てる。以下、第二信号線102Aの割当番号を1、第二信号線102Bの割当番号を2、第二信号線102Cの割当番号を3、第二信号線102Dの割当番号を4とする。間引き制御スイッチ部170は、入力側の第二信号線102毎に入力側の第二信号線102を同じ割当番号が割り当てられた出力側の第二信号線102に接続するための信号線スイッチ171を備える。間引き制御スイッチ部170は、信号線スイッチ171を切り替えることにより、入力側の第二信号線102を次の割当番号が割り当てられた出力側の第二信号線102に接続することができる。間引き制御スイッチ部170は、演算部120を所定の割当番号の第二信号線102に接続するための切り離しスイッチ172を備える。図12において、演算部120A、Eは第二信号線102Aに接続され、演算部120B、Fは第二信号線102Bに接続され、演算部120Cは第二信号線102Cに接続され、演算部120Dは第二信号線102Dに接続されている。間引き制御スイッチ部170は、切り離しスイッチ172を切り替えることにより、演算部120を第二信号線102から切り離すことができる。いずれの演算部120も故障していない場合、並列信号処理装置100は以下のように動作する。各間引き制御スイッチ部170は、入力側の第二信号線102毎に入力側の第二信号線102を同じ割当番号が割り当てられた出力側の第二信号線102に接続する。これにより、間引き制御信号102aが第二信号線102Aに出力された場合、各間引き制御スイッチ部170は、入力側の第二信号線102Aから間引き制御信号102aを入力し、入力した間引き制御信号102aを出力側の第二信号線102Aに出力する。また、演算部120を第二信号線102Aに接続している間引き制御スイッチ部170A、Eは、入力した間引き制御信号102aを演算部120A、Eに入力する。間引き制御信号102aが入力された演算部120A、Eは、間引き演算部として動作する実施の形態1、2参照。図13は、実施の形態3における間引き制御スイッチ部170の一例を示す図である。演算部120Eが故障した場合の並列信号処理装置100の動作について、図13に基づいて説明する。故障した演算部120Eの間引き制御スイッチ部170Eは、切り離しスイッチ172を切り替えて演算部120Eを第二信号線102Aから切り離す。また、間引き制御スイッチ部170Eは、各信号線スイッチ171を切り替えて入力側の第二信号線102を次の割当番号が割り当てられた出力側の第二信号線102に接続する。つまり、入力側の第二信号線102Aは出力側の第二信号線102Bに接続される。このため、第二信号線102から間引き制御スイッチ部170Eへ入力された間引き制御信号102aは、第二信号線102Bから間引き制御スイッチ部170Fに入力される。そして、間引き制御信号102aは第二信号線102Bに接続されている演算部120Fに入力され、演算部120Fは故障した演算部120Eの代わりに間引き演算部として動作する。以上のように、間引き制御スイッチ部170を備えることにより、演算部120の故障に対して冗長度を有し、高い歩留まりで低コストな並列信号処理装置100を実現することができる。