"差動対をなすように第1及び第2のPチャネルMOSトランジスタが差動接続されてなる差動増幅回路を有する演算増幅器であって、前記第1及び第2のPチャネルMOSトランジスタへテール電流源から供給されるテール電流に対して負の温度特性を有する電流を生成、出力する負温度特性電流生成回路と、前記第1及び第2のPチャネルMOSトランジスタの各々へ入力オフセット電圧補正電流を供給する入力オフセット電圧補正電流生成回路とを具備し、前記入力オフセット電圧補正電流生成回路は、前記負温度特性電流生成回路の出力電流を基に、前記入力オフセット電圧補正電流を出力調整可能に構成されてなることを特徴とする演算増幅器。前記第1及び第2のPチャネルMOSトランジスタは、ソースが相互に接続されて、その接続点に前記テール電流源からテール電流が供給されるよう設けられる一方、前記負温度特性電流生成回路は、負温度特性電流生成用第1乃至第3のNチャネルMOSトランジスタからなるカレントミラー回路を有してなり、前記負温度特性電流生成用第1乃至第3のNチャネルMOSトランジスタはゲートが相互に接続されると共に、前記負温度特性電流生成用第1のNチャネルMOSトランジスタのドレインと接続され、前記負温度特性電流生成用第1のNチャネルMOSトランジスタのドレインに前記テール電流源が接続され、前記負温度特性電流生成用第1のNチャネルMOSトランジスタのソースは、第1の抵抗器を介して、前記負温度特性電流生成用第2のNチャネルMOSトランジスタのソースは、第2の抵抗器を介して、共に負電源に接続され、前記第1の抵抗器は負の温度特性を有してなる一方、前記負温度特性電流生成用第3のNチャネルMOSトランジスタのソースは前記負電源に接続され、前記負温度特性電流生成用第3のNチャネルMOSトランジスタのドレインから前記テール電流に対して負の温度特性の電流が出力可能とされてなり、前記第1及び第2のPチャネルMOSトランジスタのソースと前記負温度特性電流生成用第2のNチャネルMOSトランジスタのドレインの間には、テール電流供給用カレントミラー回路が設けられて前記第1及び第2のPチャネルMOSトランジスタへのテール電流の供給を可能とし、前記入力オフセット電圧補正電流生成回路は、補正電流生成用第1乃至第3のPチャネルMOSトランジスタからなるカレントミラー回路を有してなり、前記補正電流生成用第1乃至第3のPチャネルMOSトランジスタはゲートが相互に接続されると共に、前記補正電流生成用第1のPチャネルMOSトランジスタのドレインと接続され、前記補正電流生成用第1のPチャネルMOSトランジスタのソースは第3の抵抗器を介して、前記補正電流生成用第2のPチャネルMOSトランジスタのソースは第1の可変抵抗器を介して、前記補正電流生成用第3のPチャネルMOSトランジスタのソースは第2の可変抵抗器を介して、共に前記正電源に接続され、前記補正電流生成用第1のPチャネルMOSトランジスタのドレインは、前記負温度特性電流生成用第3のNチャネルMOSトランジスタのドレインに、前記補正電流生成用第2のPチャネルMOSトランジスタのドレインは、前記第1のPチャネルMOSトランジスタのドレインに、前記補正電流生成用第3のPチャネルMOSトランジスタのドレインは、前記第2のPチャネルMOSトランジスタのドレインに、それぞれ接続され、前記第1及び第2の可変抵抗器の抵抗値の調整により、入力オフセット電圧のゼロ調整を可能としてなることを特徴とする請求項1記載の演算増幅器。一方、入力オフセット電圧温度変動は、下記する式4により表すことができる。∂Vos/∂T=∂Vth/∂TnVT/T{-ΔR/R-ΔW/L/W/L}=∂Vth/∂TVos-ΔVth/T式4この式4より、MOSトランジスタの場合、初期オフセット電圧Vosを抑えても必ずしもオフセット電圧温度変動を抑えることは出来ないことが理解できる。実際には、MOSトランジスタを弱反転領域近傍で使用する場合、入力オフセット電圧Vosは、閾値電圧のミスマッチ量であるΔVthが支配的となるため、入力オフセット電圧調整は、ΔR/Rの項でΔVthを打ち消すように調整することになる。その結果、入力オフセット電圧調整によってΔR/Rの項が大きくなり、式4における第二項が増大する。式4における第一項と第二項は、相関のない独立したパラメータであり、第二項の増大はそのまま∂Vos/∂Tの悪化に繋がることとなる。すなわち、入力オフセット電圧のゼロ調整を行うことで入力オフセット電圧温度変動の悪化を招くという問題がある。本発明は、上記実状に鑑みてなされたもので、入力オフセット電圧温度変動を悪化させることなく入力オフセット電圧のゼロ調整を可能とする演算増幅器を提供するものである。上記本発明の目的を達成するため、本発明に係る演算増幅器は、差動対をなすように第1及び第2のPチャネルMOSトランジスタが差動接続されてなる差動増幅回路を有する演算増幅器であって、前記第1及び第2のPチャネルMOSトランジスタへテール電流源から供給されるテール電流に対して負の温度特性を有する電流を生成、出力する負温度特性電流生成回路と、前記第1及び第2のPチャネルMOSトランジスタの各々へ入力オフセット電圧補正電流を供給する入力オフセット電圧補正電流生成回路とを具備し、前記入力オフセット電圧補正電流生成回路は、前記負温度特性電流生成回路の出力電流を基に、前記入力オフセット電圧補正電流を出力調整可能に構成されてなるものである。本発明によれば、差動増幅回路に供給されるテール電流に対して負の温度特性を有する電流によって、入力オフセット電圧ゼロ調整を可能な構成とすることで、従来と異なり、入力オフセット電圧のゼロ調整後に、入力オフセット電圧温度変動の悪化を招くことなく、回路動作の安定性、信頼性の向上に寄与することができるという効果を奏するものである。以下、本発明の実施の形態について、図1を参照しつつ説明する。なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。最初に、本発明の実施の形態における演算増幅器の回路構成について説明する。本発明の実施の形態における演算増幅器は、第1及び第2のPチャネルMOSトランジスタ以下PMOSトランジスタと称する1,2を中心に差動増幅回路101が構成されると共に、入力オフセット電圧補正電流生成回路102と、負温度特性電流生成回路103とが設けられたものとなっている。第1のPMOSトランジスタ1と第2のPMOSトランジスタ2は、相互にソースが接続されて差動接続とされ、その接続点には、第6のPMOSトランジスタ6のドレインが接続され、第6のPMOSトランジスタ6のソースに図示されない正電源から正電源電圧が印加されるようになっている。一方、第1のPMOSトランジスタ1のドレインと図示されない負電源との間には、第1の定電流源11が直列接続されて設けられると共に、ドレインと第1の定電流源11との接続点には、第1の出力端子33が接続されている。また、第2のPMOSトランジスタ2のドレインと図示されない負電源との間には、第2の定電流源12が、直列接続されて設けられると共に、ドレインと第2の定電流源12との接続点には、第2の出力端子34が接続されている。なお、本発明の実施の形態においては、グランドが負電源となっている。そして、第1のPMOSトランジスタ1のゲートには第1の入力端子31を介して第1の入力信号が、また、第2のPMOSトランジスタ2のゲートには第2の入力端子32を介して第2の入力信号が、それぞれ外部から印加可能とされており、第1及び第2のPMOSトランジスタ1,2による差動増幅回路101が構成されたものとなっている。入力オフセット電圧補正電流生成回路102は、第8乃至第10のPMOSトランジスタ補正電流生成用第1乃至第3のPMOSトランジスタ8~10と第1及び第2の可変抵抗器25,26を主たる構成要素として構成されたものとなっている。第8乃至第10のPMOSトランジスタ8~10は、カレントミラー回路を構成するものとなっている。すなわち、第8乃至第10のPMOSトランジスタ8~10は、各々のゲートが相互に接続されると共に、第8のPMOSトランジスタ8のドレインと接続されたものとなっている。そして、第8のPMOSトランジスタ8のソースは第3の抵抗器23を介して、第9のPMOSトランジスタ9のソースは第1の可変抵抗器25を介して、第10のPMOSトランジスタ10のソースは第2の可変抵抗器26を介して、共に図示されない正電源へ接続されて正電源電圧が印加されるようになっている。一方、第8のPMOSトランジスタ8のドレインは、後述する負温度特性電流生成回路103の第7のNMOSトランジスタ7のドレインに接続されている。また、第9のPMOSトランジスタ9のドレインは、第1のPMOSトランジスタ1のドレインに、第10のPMOSトランジスタ10のドレインは、第2のPMOSトランジスタ2のドレインに、それぞれ接続されている。負温度特性電流生成回路103は、第3及び第4のNチャネルMOSトランジスタ以下NMOSトランジスタと称する3,4と、第7のNMOSトランジスタ7と、第1及び第2の定電流源11,12を主たる構成要素として構成されたものとなっている。かかる負温度特性電流生成回路103は、詳細は後述するようにテール電流源としての第3の定電流源13に対して負の温度特性を有する電流を第7のNMOSトランジスタ7のドレイン電流として生成、出力するよう構成されたものである。具体的には、まず、第3及び第4のNMOSトランジスタ負温度特性電流生成用第1及び第2のNMOSトランジスタ3,4、並びに、第7のNMOSトランジスタ負温度特性電流生成用第3のNMOSトランジスタ7は、次述するように接続されてカレントミラー回路を構成するものとなっている。すなわち、第3及び第4のNMOSトランジスタ3,4は、ゲートが相互に接続されると共に、第3のNMOSトランジスタ3のドレイン及び第7のNMOSトランジスタ7のゲートに接続されている。かかる第7のNMOSトランジスタ7のソースは、負電源、すなわち、グランドに接続されている。そして第3のNMOSトランジスタ3のソースは、第1の抵抗器21を介して、第4のNMOSトランジスタ4のソースは、第2の抵抗器22を介して共に負電源、すなわち、グランドに接続されている。本発明の実施の形態においては、第1及び第2の抵抗器21,22は、同一の温度特性であり、共に負の温度特性を有するものとなっている。一方、第3のNMOSトランジスタ3のドレインと図示されない正電源との間には、テール電流源としての第3の定電流源13が直列接続されて設けられている。また、第4のNMOSトランジスタ4のドレインは、第5のPMOSトランジスタ5のドレインに接続されたものとなっている。第5及び第6のPMOSトランジスタ5,6は、テール電流供給用カレントミラー回路を構成するものとなっている。すなわち、まず、第5及び第6のPMOSトランジスタ5,6は、ゲートが相互に接続されると共に、第5のPMOSトランジスタ5のドレインに接続されたものとなっている。一方、第5及び第6のPMOSトランジスタ5,6のソースには、図示されない正電源からの正電源電圧が印加されるようになっている。そして、第6のPMOSトランジスタ6のドレインは、先に述べたように第1及び第2のPMOSトランジスタ1,2のソースに接続されており、第5及び第6のPMOSトランジスタ5,6により、第1及び第2のPMOSトランジスタ1,2に電流を供給するようになっている。次に、かかる構成における動作について説明する。まず、第1の入力端子31と第2の入力端子32にそれぞれ印加された入力信号に対して第1及び第2のPMOSトランジスタ1,2による差動増幅が行われる点は、従来と基本的に同様である。次に、負温度特性電流生成回路103の動作について説明すれば、まず、第3のNMOSトランジスタ3、第7のNMOSトランジスタ7、及び、第1の抵抗器21により構成されたカレントミラー回路によって、第3の定電流源13の電流が第7のNMOSトランジスタ7のドレイン電流にミラーされるようになっている。このとき、第7のNMOSトランジスタ7のドレイン電流は、下記する式5により表される。I2=[{W1/L1I1/W2/L2}1/2RI1{k ́W2/L2/2}1/2]2式5ここで、I1は第3の定電流源13の電流値、I2は第7のNMOSトランジスタ7のドレイン電流、W1/L1は第7のNMOSトランジスタ7のゲート長L1に対するゲート幅W1の比、W2/L2は第3のNMOSトランジスタ3のゲート長L2に対するゲート幅W2の比、Rは第1の抵抗器21の抵抗値である。また、k ́は、k ́=μn×Coxと表され、μnは電子の移動度、Coxは単位面積当たりの酸化膜容量である。かかる式5によれば、第1の抵抗器21に負の温度特性を有するものを用いることで第3の定電流源13の定電流に対して負の温度特性を有する電流が生成、出力されることが理解できる。負温度特性電流生成回路103により生成された負の温度特性を有する電流は、次述する入力オフセット電圧補正電流生成回路102に供給されるものとなっている。入力オフセット電圧補正電流生成回路102は、第9及び第10のPMOSトランジスタ9,10のドレインより、第1及び第2のPMOSトランジスタ1,2のドレインに、入力オフセット電圧補正電流を供給するものとなっている。ここで、第9及び第10のPMOSトランジスタ9,10に流れる電流は、これら第9及び第10のPMOSトランジスタ9,10とカレントミラー回路を構成する第8のPMOSトランジスタ8を介して上述の第7のNMOSトランジスタ7に流れる負の温度特性を有する電流となっている。そして、補正電流の値は、第1及び第2の可変抵抗器25,26によって調整可能となっている。この入力オフセット電圧補正電流生成回路102においては、第3の抵抗器23、第1及び第2の可変抵抗器25,26は、同一の温度特性を有するものが用いられており、温度に依らず、それぞれの電流比が一定となるようになっている。ここで、上述した本発明の実施の形態における演算増幅器による入力オフセット電圧温度変動の抑圧について、図3に示された従来回路と対比して説明する。最初に、図3に示された従来の入力オフセット電圧ゼロ調整のための回路において、第1のPMOSトランジスタ53に流れる電流をI1、第2のPMOSトランジスタ54に流れる電流をI2とし、その差分をΔID=I1-I2とする。また、ID=I1-I2/2と定義する。さらに、入力オフセット電圧補正電流源52より出力される電流であって、第1のPMOSトランジスタ53のドレインに供給される電流をItrm1、第2のpMOSトランジスタ54のドレインに供給される電流をItrm2とし、その差分ΔItrmをΔItrm=Itrm1-Itrm2とする。かかる前提の下、図3に示された従来回路における入力オフセット電圧は、下記する式6により表される。Vos=ΔVthnVT{-ΔID/ID-ΔItrm/ID-ΔW/L/W/L}式6一方、上述した本発明の実施の形態の演算増幅器においては、式6におけるΔItrm/IDの項によって入力オフセット電圧のゼロ調整を行うものとなっている。そして、IDとΔItrmが同じ温度特性を有する場合、ΔItrm/IDは温度に依らず一定の値となり、入力オフセット電圧温度変動は下記する式7により表される。∂Vos/∂T=∂ΔVth/∂TnVT/T{-ΔID/ID-ΔItrm/ID-ΔW/L/W/L}式7この式7によれば、その第二項のΔItrm/IDによって入力オフセット電圧温度変動の悪化が生じ、入力オフセット電圧のゼロ調整のみでは従来回路の問題を解決できないことが理解できる。IDとΔItrmとが異なる温度特性を有する場合、入力オフセット電圧温度変動は、下記する式8の如くとなる。∂Vos/∂T=∂ΔVth/∂TnVT/T{-ΔID/ID-ΔItrm/ID-ΔW/L/W/L}-nVT∂ΔItrm/ID/∂T式8かかる式8によれば、ΔItrm/IDが負の温度特性を有すると、第3項は正の値となり、それにより、第二項-ΔID/IDと第三項-ΔItrm/IDとが打ち消しあい、入力オフセット電圧温度変動を抑えることができる。この場合、ΔItrmとIDの温度特性が正か負かは問題ではなく、IDに対してΔItrmが相対的に負の温度特性を有することで入力オフセット電圧温度変動を抑えることができる。本発明の実施の形態における演算増幅器は、先に説明したような回路構成によって、上述のような入力オフセット電圧温度変動の抑圧が可能となっているものである。"