"主走査方向に列状に配され、予め定められた第1の間隔にて配される第1の発光素子群と少なくとも一部が前記第1の間隔より狭い第2の間隔で配される第2の発光素子群とからなる複数の発光素子と、前記複数の発光素子の各々の発光素子に当該発光素子を駆動する信号を供給する配線部と、を備え、前記配線部は、前記第1の発光素子群の発光素子に信号を供給するために、当該発光素子上に副走査方向に分岐して配される第1の分岐線と、前記第2の発光素子群の発光素子に信号を供給するために、当該発光素子を相互に接続しつつ当該発光素子上に主走査方向に配される第2の分岐線と、を備えることを特徴とする発光素子アレイチップ。前記第1の発光素子群の発光素子は、連続して配され、前記第2の発光素子群の発光素子は、前記第1の発光素子群の発光素子の少なくとも一方の端部に配されることを特徴とする請求項1に記載の発光素子アレイチップ。前記第2の発光素子群の発光素子は、前記第1の間隔より広い第3の間隔で配されるものを含むことを特徴とする請求項1または2に記載の発光素子アレイチップ。前記発光素子は、第1導電型の第1層と、第2導電型の第2層と、第1導電型の第3層と、第2導電型の第4層とが順に積層するサイリスタ構造をなし、前記発光素子の第3層は、当該発光素子の第4層より副走査方向に延伸した延伸部を有するとともに、当該延伸部に第2導電型のダイオード部が接続し、前記配線部は、前記発光素子に電力を供給するための電力供給線と、前記電力供給線、前記延伸部、および隣接する延伸部に接続するダイオード部のカソード電極を順に接続する接続線と、を更に備え、前記第2の発光素子群の発光素子の第3層は、第4層と接触する箇所では主走査方向において当該第4層の幅であり、前記ダイオード部が接続される箇所では主走査方向において前記第1の発光素子群の発光素子の第3層の前記ダイオード部が接続される箇所の幅であることを特徴とする請求項1乃至3の何れか1項に記載の発光素子アレイチップ。主走査方向に列状に配される発光素子からなる第1の発光素子列と、主走査方向に列状に配される発光素子からなり、前記第1の発光素子列と少なくとも一部が副走査方向に重複して配される第2の発光素子列と、前記発光素子に当該発光素子を駆動する信号を供給する配線部と、前記発光素子の光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子と、を備え、前記第1の発光素子列の発光素子の間隔と前記第2の発光素子列の発光素子の間隔とは、当該第1の発光素子列と当該第2の発光素子列とが重複する箇所において異なり、前記配線部は、前記発光素子に信号を供給するために当該発光素子上に副走査方向に分岐して配される第1の分岐線と、当該発光素子を相互に接続しつつ当該発光素子上に主走査方向に配される第2の分岐線とを備えることを特徴とする発光素子ヘッド。前記発光素子の発光を制御する制御部を更に備え、前記制御部は、前記第1の発光素子列と前記第2の発光素子列とが重複する箇所の前記発光素子については、当該第1の発光素子列または当該第2の発光素子列の一方に属するものを選択して発光させる制御を行なうことを特徴とする請求項5に記載の発光素子ヘッド。トナー像を形成させるトナー像形成手段と、前記トナー像を記録媒体に転写する転写手段と、前記トナー像を記録媒体に定着する定着手段と、を有し、前記トナー像形成手段は、主走査方向に列状に配される発光素子からなる第1の発光素子列と、主走査方向に列状に配される発光素子からなり、前記第1の発光素子列と少なくとも一部が副走査方向に重複して配される第2の発光素子列と、前記発光素子に当該発光素子を駆動する信号を供給する配線部と、前記発光素子の光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子と、を備える発光素子ヘッドを備え、前記第1の発光素子列の発光素子の間隔と前記第2の発光素子列の発光素子の間隔とは、当該第1の発光素子列と当該第2の発光素子列とが重複する箇所において異なり、前記配線部は、前記発光素子に信号を供給するために当該発光素子上に副走査方向に分岐して配される第1の分岐線と、当該発光素子を相互に接続しつつ当該発光素子上に主走査方向に配される第2の分岐線とを備えることを特徴とする画像形成装置。ここで、発光素子アレイからの光出力により感光体上に静電潜像を形成するにあたり、主走査方向に対する露光範囲が予め定められた範囲から変化することがある。つまり主走査方向において倍率が変化することがある。ところが主走査方向の倍率の変化を補正するために使用する発光素子について光量の不足が生じることがあった。本発明の目的は、主走査方向の倍率の変化を補正するために使用する発光素子について光量の不足が生じにくい発光素子アレイチップ等を提供することにある。請求項1に記載の発明は、主走査方向に列状に配され、予め定められた第1の間隔にて配される第1の発光素子群と少なくとも一部が前記第1の間隔より狭い第2の間隔で配される第2の発光素子群とからなる複数の発光素子と、前記複数の発光素子の各々の発光素子に当該発光素子を駆動する信号を供給する配線部と、を備え、前記配線部は、前記第1の発光素子群の発光素子に信号を供給するために、当該発光素子上に副走査方向に分岐して配される第1の分岐線と、前記第2の発光素子群の発光素子に信号を供給するために、当該発光素子を相互に接続しつつ当該発光素子上に主走査方向に配される第2の分岐線と、を備えることを特徴とする発光素子アレイチップである。請求項2に記載の発明は、前記第1の発光素子群の発光素子は、連続して配され、前記第2の発光素子群の発光素子は、前記第1の発光素子群の発光素子の少なくとも一方の端部に配されることを特徴とする請求項1に記載の発光素子アレイチップである。請求項3に記載の発明は、前記第2の発光素子群の発光素子は、前記第1の間隔より広い第3の間隔で配されるものを含むことを特徴とする請求項1または2に記載の発光素子アレイチップである。請求項4に記載の発明は、前記発光素子は、第1導電型の第1層と、第2導電型の第2層と、第1導電型の第3層と、第2導電型の第4層とが順に積層するサイリスタ構造をなし、前記発光素子の第3層は、当該発光素子の第4層より副走査方向に延伸した延伸部を有するとともに、当該延伸部に第2導電型のダイオード部が接続し、前記配線部は、前記発光素子に電力を供給するための電力供給線と、前記電力供給線、前記延伸部、および隣接する延伸部に接続するダイオード部のカソード電極を順に接続する接続線と、を更に備え、前記第2の発光素子群の発光素子の第3層は、第4層と接触する箇所では主走査方向において当該第4層の幅であり、前記ダイオード部が接続される箇所では主走査方向において前記第1の発光素子群の発光素子の第3層の前記ダイオード部が接続される箇所の幅であることを特徴とする請求項1乃至3の何れか1項に記載の発光素子アレイチップである。請求項5に記載の発明は、主走査方向に列状に配される発光素子からなる第1の発光素子列と、主走査方向に列状に配される発光素子からなり、前記第1の発光素子列と少なくとも一部が副走査方向に重複して配される第2の発光素子列と、前記発光素子に当該発光素子を駆動する信号を供給する配線部と、前記発光素子の光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子と、を備え、前記第1の発光素子列の発光素子の間隔と前記第2の発光素子列の発光素子の間隔とは、当該第1の発光素子列と当該第2の発光素子列とが重複する箇所において異なり、前記配線部は、前記発光素子に信号を供給するために当該発光素子上に副走査方向に分岐して配される第1の分岐線と、当該発光素子を相互に接続しつつ当該発光素子上に主走査方向に配される第2の分岐線とを備えることを特徴とする発光素子ヘッドである。請求項6に記載の発明は、前記発光素子の発光を制御する制御部を更に備え、前記制御部は、前記第1の発光素子列と前記第2の発光素子列とが重複する箇所の前記発光素子については、当該第1の発光素子列または当該第2の発光素子列の一方に属するものを選択して発光させる制御を行なうことを特徴とする請求項5に記載の発光素子ヘッドである。請求項7に記載の発明は、トナー像を形成させるトナー像形成手段と、前記トナー像を記録媒体に転写する転写手段と、前記トナー像を記録媒体に定着する定着手段と、を有し前記トナー像形成手段は、主走査方向に列状に配される発光素子からなる第1の発光素子列と、主走査方向に列状に配される発光素子からなり、前記第1の発光素子列と少なくとも一部が副走査方向に重複して配される第2の発光素子列と、前記発光素子に当該発光素子を駆動する信号を供給する配線部と、前記発光素子の光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子と、を備える発光素子ヘッドを備え、前記第1の発光素子列の発光素子の間隔と前記第2の発光素子列の発光素子の間隔とは、当該第1の発光素子列と当該第2の発光素子列とが重複する箇所において異なり、前記配線部は、前記発光素子に信号を供給するために当該発光素子上に副走査方向に分岐して配される第1の分岐線と、当該発光素子を相互に接続しつつ当該発光素子上に主走査方向に配される第2の分岐線とを備えることを特徴とする画像形成装置である。請求項1の発明によれば、本構成を採用しない場合に比較して、主走査方向の倍率の変化を補正するために使用する発光素子について光量の不足が生じにくい発光素子アレイチップを提供できる。請求項2の発明によれば、発光素子アレイチップの端部において主走査方向の倍率を補正することができる。請求項3の発明によれば、本構成を採用しない場合に比較して、主走査方向の倍率を縮小する補正と拡大する補正の双方を行なうことができる。請求項4の発明によれば、本構成を採用しない場合に比較して、第2の発光素群の発光素子にダイオード部を配置しやすくなる。請求項5の発明によれば、本構成を採用しない場合に比較して、発光素子の光量のばらつきが少ない発光素子ヘッドを提供できる。請求項6の発明によれば、副走査方向に重複して配される発光素子を選択して発光させることにより、主走査方向の倍率の補正を行なうことができる。請求項7の発明によれば、本構成を採用しない場合に比較して、より良好な画質を得ることができる画像形成装置を提供することができる。以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。<画像形成装置の説明>図1は本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータPC2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。画像形成プロセス部10は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット11を備えている。この画像形成ユニット11は、トナー像形成手段の一例である4つの画像形成ユニット11Y、11M、11C、11Kから構成されている。画像形成ユニット11Y、11M、11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面に塗布された感光体を予め定められた電位で帯電する帯電器13、帯電器13によって帯電された感光体を露光し静電潜像を形成する発光素子ヘッド14、発光素子ヘッド14によって形成された静電潜像を現像する現像手段の一例としての現像器15を備えている。ここで、各画像形成ユニット11Y、11M、11C、11Kは、現像器15に収納されたトナーを除いて、構成に違いはない。そして、画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエローY、マゼンタM、シアンC、黒Kのトナー像を形成する。また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を記録媒体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール23と、記録用紙にトナー像を定着させる定着手段の一例としての定着器24とを備えている。この画像形成装置1において、画像形成プロセス部10は、画像出力制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータPC2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、画像形成ユニット11に供給される。そして、例えば黒K色の画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて発光する発光素子ヘッド14により露光される。これにより、感光体ドラム12上には、黒K色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒K色のトナー像が形成される。同様に、画像形成ユニット11Y、11M、11Cにおいても、それぞれイエローY、マゼンタM、シアンCの各色トナー像が形成される。各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。その後、合成トナー像が静電転写された記録用紙は、定着器24まで搬送される。定着器24に搬送された記録用紙上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置1から排出される。<発光素子ヘッドの説明>図2は、本実施の形態が適用される発光素子ヘッド14の構成を示した図である。この発光素子ヘッド14は、ハウジング61と、発光素子として複数のLEDを備えた発光部63と、発光部63や信号発生回路100後述の図3参照等を搭載する回路基板62と、LEDから出射された光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子の一例としてのロッドレンズ径方向屈折率分布型レンズアレイ64とを備えている。ハウジング61は、例えば金属で形成され、回路基板62およびロッドレンズアレイ64を支持し、発光部63の発光点とロッドレンズアレイ64の焦点面とが一致するように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向主走査方向に沿って配置されている。<発光部の説明>図3は、発光素子ヘッド14における回路基板62および発光部63の上面図である。図3に示すように、発光部63は、回路基板62上に、60個の発光素子アレイチップの一例としての発光チップCC1~C60を、主走査方向に二列に向かい合わせて千鳥状に配置して構成されている。さらに、回路基板62は、発光チップCの発光素子アレイ後述の図4参照の発光を制御する制御部の一例としての信号発生回路100を搭載している。<発光素子アレイチップの説明>図4a~bは、本実施の形態が適用される発光チップCの構造を説明した図である。図4aは、発光チップCをLEDの光が出射する方向から見た図である。また図4bは、図4aのIVb-IVb断面図である。発光チップCには、発光素子アレイの一例として主走査方向に列状に配される複数のLED71が直線状に等間隔で配されている。また基板70の両側に発光素子アレイを駆動する信号を入出力するための電極部の一例としてのボンディングパッド72が発光素子アレイを挟むようにして配されている。そしてそれぞれのLED71には光が出射する側にマイクロレンズ73が形成されている。このマイクロレンズ73により、LED71から出射した光は集光され、感光体ドラム12図2参照に対して、効率よく光を入射させることができる。このマイクロレンズ73は、光硬化性樹脂等の透明樹脂からなり、より効率よく光を集光するためその表面は非球面形状をとることが好ましい。また、マイクロレンズ73の大きさ、厚さ、焦点距離等は、使用されるLED71の波長、使用される光硬化性樹脂の屈折率等により決定される。<自己走査型発光素子アレイチップの説明>なお、本実施の形態では、発光チップCとして例示した発光素子アレイチップとして自己走査型発光素子アレイSLED:SelfScanningLightEmittingDeviceチップを使用するのが好ましい。自己走査型発光素子アレイチップは、発光素子アレイチップの構成要素としてpnpn構造を持つ発光サイリスタを用い、発光素子の自己走査が実現できるように構成したものである。図5は、発光チップCとして自己走査型発光素子アレイチップを採用した場合の信号発生回路100の構成および回路基板62の配線構成を示した図である。信号発生回路100には、画像出力制御部30図1参照より、ライン同期信号Lsync、画像データVdata、クロック信号clk、およびリセット信号RST等の各種制御信号が入力されるようになっている。そして、信号発生回路100は、外部から入力されてくる各種制御信号に基づいて、例えば画像データVdataの並べ替えや出力値の補正等を行い、各発光チップCC1~C60のそれぞれに対して発光信号φIφI1~φI60を出力する。なお、本実施の形態では、各発光チップCC1~C60のそれぞれに、1個ずつ発光信号φIφI1~φI60が供給されるようになっている。また、信号発生回路100は、外部から入力されてくる各種制御信号に基づき、各発光チップC1~C60に対してスタート転送信号φS、第1転送信号φ1および第2転送信号φ2を出力する。回路基板62には、各発光チップC1~C60のVcc端子に接続される電力供給用のVcc=-5.0Vの電源ライン101およびGND端子に接続される接地用の電源ライン102が設けられている。また、回路基板62には、信号発生回路100のスタート転送信号φS、第1転送信号φ1、第2転送信号φ2を送信するスタート転送信号ライン103、第1転送信号ライン104、第2転送信号ライン105も設けられている。さらに、回路基板62には、信号発生回路100のから各発光チップCC1~C60に対して発光信号φIφI1~φI60を出力する60本の発光信号ライン1061061~10660も設けられている。これら電源ライン101,102、スタート転送信号ライン103、第1転送信号ライン104、第2転送信号ライン105、発光信号ライン106は、LED71にLED71を駆動する信号を供給する配線部の一例である。なお、回路基板62には、60本の発光信号ライン1061061~10660に過剰な電流が流れるのを防止するための60個の発光電流制限抵抗RIDが設けられている。また、発光信号φI1~φI60は、それぞれ、後述するようにハイレベルHおよびローレベルLの2状態を取りうる。そして、ローレベルは-5.0Vの電位、ハイレベルは±0.0Vの電位となっている。図6は、発光チップCC1~C60の回路構成を説明するための図である。発光チップCは、65個の転送サイリスタS1~S65、65個の発光サイリスタL1~L65を備えている。なお、発光サイリスタL1~L65は、転送サイリスタS1~S65と同様のpnpn接続を有しており、その中のpn接続を利用することで発光ダイオードLEDとしても機能するようになっている。また、発光チップCは、64個のダイオードD1~D64および65個の抵抗R1~R65を備えている。さらに、発光チップCは、第1転送信号φ1、第2転送信号φ2、そしてスタート転送信号φSが供給される信号線に、過剰な電流が流れるのを防止するための転送電流制限抵抗R1A、R2A、R3Aを有している。なお、発光素子アレイ81を構成する発光サイリスタL1~L65は、図中左側からL1、L2、...、L64、L65の順で配列され、発光素子列すなわち発光素子アレイ81を形成している。また、転送サイリスタS1~S65も、図中左側からS1、S2、...、S64、S65の順で配列され、スイッチ素子列すなわちスイッチ素子アレイ82を形成している。さらに、ダイオードD1~D64も、図中左からD1、D2、...、D63、D64の順で配列されている。さらにまた、抵抗R1~R65も、図中左からR1、R2、...R64、R65の順で配列されている。では次に、発光チップCにおける各素子の電気的な接続について説明する。各転送サイリスタS1~S65のアノード端子は、GND端子に接続されている。このGND端子には、電源ライン102図5参照が接続され、接地される。また、奇数番目の転送サイリスタS1、S3、...、S65のカソード端子は、転送電流制限抵抗R1Aを介してφ1端子に接続されている。このφ1端子には、第1転送信号ライン104図5参照が接続され、第1転送信号φ1が供給される。一方、偶数番目の転送サイリスタS2、S4、...、S64のカソード端子は、転送電流制限抵抗R2Aを介してφ2端子に接続されている。このφ2端子には、第2転送信号ライン105図5参照が接続され、第2転送信号φ2が供給される。また、各転送サイリスタS1~S65のゲート端子G1~G65は、各転送サイリスタS1~S65に対応して設けられた抵抗R1~R65をそれぞれ介してVcc端子に接続されている。このVcc端子には、電源ライン101図5参照が接続され、電源電圧Vcc-5.0Vが供給される。さらに、各転送サイリスタS1~S65のゲート端子G1~G65は、対応する同番号の発光サイリスタL1~L65のゲート端子に、1対1でそれぞれ接続されている。また、各転送サイリスタS1~S64のゲート端子G1~G64には、ダイオードD1~D64のアノード端子が接続されており、これらダイオードD1~D64のカソード端子は、それぞれに隣接する次段の転送サイリスタS2~S65のゲート端子G2~G65に接続されている。すなわち、各ダイオードD1~D64は、転送サイリスタS1~S65のゲート端子G1~G65を挟んで直列接続されている。そして、ダイオードD1のアノード端子すなわち転送サイリスタS1のゲート端子G1は、転送電流制限抵抗R3Aを介してφS端子に接続されている。このφS端子には、スタート転送信号ライン103図5参照を介してスタート転送信号φSが供給される。次に、各発光サイリスタL1~L65のアノード端子は、各転送サイリスタS1~S65のアノード端子と同様に、GND端子に接続されている。また、各発光サイリスタL1~L65のカソード端子は、φI端子に接続されている。このφI端子には、発光信号ライン106発光チップC1の場合は発光信号ライン1061:図5参照が接続され、発光信号φI発光チップC1の場合は発光信号φI1が供給される。なお、他の発光チップC2~C60には、それぞれ、対応する発光信号φI2~φI60が供給される。<倍率補正の説明>次に発光素子ヘッド14における主走査方向の位置ずれについて説明を行なう。発光素子ヘッド14への発光チップCの取り付け精度および各発光チップCにおける発光サイリスタLの形成精度には限界がある。また上述したロッドレンズアレイ64図2参照には、焦点位置のばらつきが存在する。更に発光チップCが配される回路基板62図2参照に温度むらが生じることにより各発光チップCに熱膨張のむらが生じることがある。このような原因により感光体ドラム12の表面の主走査方向に対する露光範囲が予め定められた範囲から変化することがある。つまり主走査方向において倍率が変化する。そのためこの主走査方向における倍率の変化を補正する必要が生じる。なお以下、この主走査方向における倍率の変化の補正を単に倍率補正と言うことにする。図7a~cは、従来の倍率補正の第1の例について説明した図である。図7a~cでは、斜線の画像形成を行なう場合を例として挙げている。そして倍率が主走査方向で拡大して変化したときに、主走査方向で画像を縮小することで倍率補正する方法について説明している。ここで図7bでは、倍率補正前の画像を概念的に図示しており、図7cでは、倍率補正後の画像を概念的に図示している。そして図7aでは、図7b~cの画像を形成する発光サイリスタLを対応して図示している。図7bで示すように、各発光サイリスタLの点灯のタイミングを制御することで、各発光サイリスタLにより斜め状に連続してドットを描画し、画像を形成することができる。これは人間の目には連続した斜線として認識される。一方図7cは、倍率補正を行なうために1つの点灯データを削除した場合である。この場合、形成される画像をこの削除した分だけ主走査方向に縮小することができる。つまり形成する画像を主走査方向で縮小する倍率補正をすることができる。一方、この場合、点灯データが1つ欠けているため、描画された画像においてもこの分についてのドットが欠如する。そのため副走査方向においてドットが連続せず空隙が生ずる。図7cでは、この空隙は、点線による円内に生じている。そしてこの空隙に起因して、人間の目には形成される画像に乱れが生じ、例えば、白スジが入っているように見える。更に図8a~cは、従来の倍率補正の第2の例について説明した図である。図8a~cでは、斜線の画像形成を行なう場合を例として挙げている。そして倍率が主走査方向で縮小して変化したときに、主走査方向で画像を拡大することで倍率補正する方法について説明している。ここで図8bは、図7bと同様の図であり、倍率補正前の画像を概念的に図示している。そして図8cでは、倍率補正後の画像を概念的に図示している。そして図8aは、図7aと同様の図であり、図8b~cの画像を形成する発光サイリスタLを対応して図示している。ここで図8cは、倍率補正を行なうために1つの点灯データを追加した場合である。この場合、形成される画像をこの追加した分だけ主走査方向に拡大することができる。つまり形成する画像を主走査方向で拡大する倍率補正をすることができる。一方、この場合、点灯データは、この前後の何れかの発光サイリスタLの点灯データと同じであるため、描画された画像においてこの分についてのドットが連続する。そしてこれに起因して、人間の目には形成される画像に乱れが生じ、例えば、黒スジが入っているように見える。本実施の形態では、図7a~cおよび図8a~cで上述した現象を抑制するため、以下の構造で発光サイリスタLを配した発光チップCを使用する。図9a~bは、本実施の形態で使用する発光チップCの発光サイリスタLの配列の例について説明した図である。図9aでは、発光チップCの発光サイリスタLの配列と共に、発光チップC同士の配列についても併せて説明している。ここで図9aでは、発光チップC1と発光チップC2、および発光チップC2と発光チップC3の境界部について例示しているが、他の発光チップC同士についても同様の関係が繰り返されるパターンとなっている。図9aに示すように発光チップC1,C2,C3には、それぞれ発光サイリスタL1~L65が配置されている。まず発光チップC1,C3について説明すると、発光サイリスタL3~L62は、予め定められた第1の間隔にて連続して配される第1の発光素子群の一例である。また発光サイリスタL1~L2および発光サイリスタL63~L65は、第1の発光素子群の主走査方向両端部に第1の間隔図9bにおけるピッチP1とは異なる間隔で配される第2の発光素子群の一例である。このうち発光サイリスタL63~L65は、発光サイリスタL3~L62の主走査方向両端部の一方で第1の間隔より狭い第2の間隔図9bにおけるピッチP2で配されるものである。更に発光サイリスタL1~L2は、発光サイリスタL3~L62の主走査方向両端部の他方で第1の間隔より広い第3の間隔図9bにおけるピッチP3で配されるものである。また発光チップC2は、発光チップC1,C3と基本的に同様の構成を採るが、発光サイリスタL1~L65の配列が発光チップC1,C3とは逆順となっている。つまり発光チップC2は、発光チップC1,C3を180°回転させて配したものである。また発光チップC1,C2,C3の発光サイリスタL1~L65は副走査方向の一部に重複して配される。本実施の形態では、発光チップC1の発光サイリスタL61~L65と発光チップC2の発光サイリスタL1~L5は、副走査方向において重複して配置されている。更に発光チップC2の発光サイリスタL61~L65と発光チップC3の発光サイリスタL1~L5は、副走査方向において重複して配置されている。そしてこれらの発光サイリスタLは、予め定められた整数比による個数で配される。本実施の形態では、発光チップC1の発光サイリスタL61~L62と発光チップC2の発光サイリスタL1~L3の占める主主査方向の長さはほぼ同じとなるように配されており、この場合予め定められた整数比は、2:3である。同様に発光チップC1の発光サイリスタL63~L65と発光チップC2の発光サイリスタL4~L5、発光チップC2の発光サイリスタL61~L63と発光チップC3の発光サイリスタL1~L2、発光チップC2の発光サイリスタL64~L65と発光チップC3の発光サイリスタL3~L5は、それぞれ3:2、3:2、2:3の整数比による個数で配される。また発光チップCを千鳥状に配列させたときに以上のように発光サイリスタLが配列する構成は、発光サイリスタLが、主走査方向に列状に配される発光サイリスタLからなる第1の発光素子列と、主走査方向に列状に配される発光サイリスタLからなり第1の発光素子列と少なくとも一部が副走査方向に重複して配される第2の発光素子列からなるとして捉えることができる。そしてこの場合、第1の発光素子列の発光サイリスタLの間隔と第2の発光素子列の発光サイリスタLの間隔とは、第1の発光素子列と第2の発光素子列とが重複する箇所において異なる。そして更に第1の発光素子列と第2の発光素子列とが重複する箇所の発光サイリスタLは、第1の発光素子列に属するものと第2の発光素子列に属するものとで予め定められた整数比による個数で配される。次にこの構成で配した発光チップCの発光サイリスタLの動作の一例について説明を行なう。図10は、発光チップCの発光サイリスタLを駆動するための信号発生回路100を説明した図である。図10に示した信号発生回路100は、倍率を補正するための倍率補正データを格納する倍率補正データ記憶部111から必要に応じ倍率補正データを読み出す倍率補正データ読み込み部112と、入力されるシリアル信号としての画像データVdataを並び替える画像データ並び替え部113と、画像データ並び替え部113からパラレル信号として送られる駆動信号を受信し、各発光チップCC1~C60の各発光サイリスタLを駆動させるための発光信号を生成する発光信号生成部114_1~114_60とを備える。ここで、画像データ並び替え部113では、画像データを並び替える際に、発光チップCの発光サイリスタLが副走査方向において重複する箇所において、発光サイリスタLを発光させる場合は、どちらか一方の列の発光サイリスタLには、点灯データを挿入するが、他方には空白データを挿入する。これにより重複する箇所において、どちらか一方の発光チップCに属する発光サイリスタLが点灯することになる。これは、発光チップCを千鳥状に配列させることにより発光サイリスタLが、第1の発光素子列と第2の発光素子列の二列に配されるとして捉えたときに、信号発生回路100は、第1の発光素子列と第2の発光素子列とが重複する箇所の発光サイリスタLについては、第1の発光素子列または第2の発光素子列の一方に属するものを選択して発光させる制御を行なうとして捉えることもできる。次に上述したように発光サイリスタLを点灯させる制御を行なった場合に形成される画像について説明を行なう。図11a~cは、本実施の形態の倍率補正の第1の例について説明した図である。図11a~cでは、図7a~cで説明した場合と同様に、斜線の画像形成を行なう場合を例として挙げている。そして同様に倍率が主走査方向で拡大して変化したときに画像を主走査方向で縮小することで倍率補正する方法について説明している。ここで図11bでは、倍率補正前の画像を概念的に図示しており、図7bで図示したものと同様である。また図11cでは、本実施の形態の倍率補正後の画像を概念的に図示している。そして図11aでは、図11b~cの画像を形成する発光サイリスタLを対応して図示している。なお図11aは、図9aにおける発光チップC1と発光チップC2の境界部を拡大した図である。本実施の形態では、発光チップC1および発光チップC2の副走査方向に重複する箇所の発光サイリスタLのうち発光チップC1の発光サイリスタL61~L65を使用し、発光チップC2の発光サイリスタL1~L5を使用していない。つまりこれにより発光チップC2では、発光サイリスタL1~L5は、点灯せず、点灯しうる発光サイリスタLは、発光サイリスタL6以降のものとなる。これは、図7で説明した場合と比較すると、図7cでは、発光チップC2の発光サイリスタL1~L2を使用していたが、これに対し、図11においては、その代わりに発光チップC1の発光サイリスタL63~L65を使用すると見ることもできる。図12a~bは、発光チップC1と発光チップC2の境界部について発光サイリスタLを点灯させる順序について説明した図である。ここで図12aは、倍率補正を行なわない場合の発光サイリスタLが点灯する順序を説明している。また図12bは、倍率補正を行なう場合の発光サイリスタLが点灯する順序を説明している。そして図12a~bにおいて各発光サイリスタL内に記載した数字が点灯の順序である。ここで図12aと図12bとを比較すると、例えば、10番目に点灯する発光サイリスタLを見た場合、発光サイリスタLの1つ分図中左側にずれていることがわかる。つまり主走査方向に倍率を縮小して発光サイリスタLを点灯させることができる。そしてこのように発光サイリスタLを点灯させる制御を行なうことで、図11cのような画像が形成できる。つまり前述の図7cでは、1つの点灯データを削除すると、本来3つの点灯データにより斜線が描かれるべきところに2つの点灯データにより斜線を描くために形成される画像に隙間が生じる。対して本実施の形態では、点灯データの削除は行なわず、その点灯データにより発光チップC1の発光サイリスタL63~L65を点灯させる。発光チップC1の発光サイリスタL63~L65のそれぞれの間隔は、発光チップC1の他の発光サイリスタLの間隔より狭いため、発光チップC1の発光サイリスタL63~L65を使用して形成される画像は、主走査方向に倍率が縮小したものとなる。つまり形成する画像を主走査方向で縮小する倍率補正をすることができる。また本実施の形態の場合、点灯データの削除は行なっていないため形成される画像に隙間が生じない。そのため形成される画像に例えば、白スジが入る等の画像の乱れを抑制することができる。なお本実施の形態では、このような倍率補正は、発光チップC1と発光チップC2の境界部のみならず、他の箇所で行なうこともできる。つまり発光チップC3と発光チップC4の境界部、発光チップC5と発光チップC6の境界部、...、発光チップC57と発光チップC58の境界部、発光チップC59と発光チップC60の境界部においても行なうことができる。よって倍率補正を行ないたい箇所や倍率補正を行ないたい程度に応じて上記発光チップC間の境界部を選択し、主走査方向に倍率を縮小する倍率補正を行なうことができる。また本実施の形態では、発光チップC2の発光サイリスタL1~L3は使用せずに主走査方向に倍率を縮小する倍率補正を行なったが、これを使用してもよい。つまり、上述した例では、発光チップC1の発光サイリスタL63~L65を使用していたが、その代わりに発光チップC2の発光サイリスタL1~L3を使用しても同様のことが実現できる。更に発光チップC1の発光サイリスタL63~L65および発光チップC2の発光サイリスタL1~L3の双方を使用することで、一方を使用する場合に比較して2倍の倍率補正が可能となる。図13a~cは、本実施の形態の倍率補正の第2の例について説明した図である。図13a~cでは、図8a~cで説明した場合と同様に、斜線の画像形成を行なう場合を例として挙げている。そして同様に倍率が主走査方向で縮小して変化したときに画像を主走査方向で拡大することで倍率補正する方法について説明している。ここで図13bでは、倍率補正前の画像を概念的に図示しており、図8bで図示したものと同様である。また図13cでは、本実施の形態の倍率補正後の画像を概念的に図示している。そして図13aでは、図13b~cの画像を形成する発光サイリスタLを対応して図示している。なお図13aは、図9aにおける発光チップC2と発光チップC3の境界部を拡大した図である。本実施の形態では、発光チップC2および発光チップC3の副走査方向に重複する箇所の発光サイリスタLのうち発光チップC2の発光サイリスタL64~L65を使用し、発光チップC3の発光サイリスタL1~L5を使用しない。つまりこれにより発光チップC3では、発光サイリスタL1~L5は、点灯せず、点灯しうる発光サイリスタLは、発光サイリスタL6以降のものとなる。これは、図8で説明した場合と比較すると、図8cでは、発光チップC2の発光サイリスタL1~L3を使用していたが、これに対し、図13においては、その代わりに発光チップC2の発光サイリスタL64~L65を使用すると見ることもできる。図14a~bは、発光チップC2と発光チップC3の境界部について発光サイリスタLを点灯させる順序について説明した図である。ここで図14aは、倍率補正を行なわない場合の発光サイリスタLが点灯する順序を説明している。また図14bは、倍率補正を行なう場合の発光サイリスタLが点灯する順序を説明している。そして図14a~bにおいて各発光サイリスタL内に記載した数字が点灯の順序である。ここで図14aと図14bとを比較すると、例えば、10番目に点灯する発光サイリスタLを見た場合、発光サイリスタLの1つ分図中右側にずれていることがわかる。つまり主走査方向に倍率を拡大して発光サイリスタLを点灯させることができる。このように発光サイリスタLを点灯させる制御を行なうことで、図13cのような画像が形成できる。つまり前述の図8cでは、1つの点灯データを追加すると、本来3つの点灯データにより斜線が描かれるべきところに2つの点灯データにより斜線を描くために形成される画像として重複するドットを描画する箇所が生じる。対して本実施の形態では、点灯データの追加は行なわず、その点灯データにより発光チップC2の発光サイリスタL64~L65を点灯させる。発光チップC2の発光サイリスタL64~L65のそれぞれの間隔は、発光チップC1の他の発光サイリスタLの間隔より広いため、発光チップC2の発光サイリスタL64~L65を使用して形成される画像は、主走査方向に倍率が拡大したものとなる。つまり形成する画像を主走査方向で拡大する倍率補正をすることができる。また本実施の形態の場合、点灯データの追加は行なっていないため形成される画像に重複箇所を生じさせる必要はない。そのため形成される画像に例えば、黒スジが入る等の画像の乱れを抑制することができる。なお本実施の形態では、このような倍率補正は、発光チップC2と発光チップC3の境界部のみならず、他の箇所で行なうこともできる。つまり発光チップC4と発光チップC5の境界部、発光チップC6と発光チップC7の境界部、...、発光チップC56と発光チップC57の境界部、発光チップC58と発光チップC59の境界部においても行なうことができる。よって倍率補正を行ないたい箇所や倍率補正を行ないたい程度に応じて上記発光チップC間の境界部を選択し、主走査方向に倍率を拡大する倍率補正を行なうことができる。また本実施の形態では、発光チップC3の発光サイリスタL1~L2は使用せずに主走査方向に倍率を拡大する倍率補正を行なったが、これを使用してもよい。つまり、上述した例では、発光チップC2の発光サイリスタL64~L65を使用していたが、その代わりに発光チップC3の発光サイリスタL1~L2を使用しても同様のことが実現できる。更に発光チップC2の発光サイリスタL64~L65および発光チップC3の発光サイリスタL1~L2の双方を使用することで、一方を使用する場合に比較して2倍の倍率補正が可能となる。以上のような配列で発光サイリスタLが配された発光チップCを使用することで、発光チップCの取り付け精度、各発光チップCにおける発光サイリスタLの形成精度、およびロッドレンズアレイ64図2参照の焦点位置のばらつきの程度に対する要求は、より低くなる。つまり発光素子ヘッド14図2参照を製造後に検査を行ない、その結果により、上述した倍率補正を行なうことで、主走査方向の倍率のばらつきの少ない発光素子ヘッド14を製造することができる。そのため発光チップCや発光素子ヘッド14の製造歩留まりをより高くすることができる。更に、温度変化に起因する主走査方向における倍率の変化に対しても、例えば、発光素子ヘッド14等の機内温度に対応して、上述した倍率補正を行なうことで、主走査方向における倍率の変化がより少ない発光素子ヘッド14を提供することができる。次に、図15に示すタイミングチャートを参照しながら、露光動作における発光チップCの動作を詳細に説明する。なお、図15では、図11a~cおよび図12a~bで説明したような画像を主走査方向で縮小することで倍率補正するときの発光サイリスタLを点灯させるためのタイミングチャートの例を示している。そして説明の便宜上、それぞれの発光サイリスタLを主走査方向で順に点灯させる場合について説明を行なう。また発光サイリスタLの点灯パターンは、図12bで説明した場合と同様であるとする。図中発光チップC1~C2の発光信号φIとして発光信号φI1~φI2を図示している。なお説明をわかりやすくするため発光信号φI1~φI2については並行して図示しているが、それぞれの発光信号φI1~φI2について、このように互いに時間的に同時性を有して信号が送られるとは限らない。ここで初期状態においては、スタート転送信号φSがローレベルLに、第1転送信号φ1がハイレベルHに、第2転送信号φ2がローレベルに、そして発光信号φIφI1~φI2がハイレベルに、それぞれ設定されているものとする。動作の開始に伴い、信号発生回路100から入力されるスタート転送信号φSが、ローレベルからハイレベルに変更される。これにより、発光チップCの転送サイリスタS1のゲート端子G1にハイレベルのスタート転送信号φSが供給される。このとき、ダイオードD1~D64を介して、他の転送サイリスタS2~S65のゲート端子G2~G65にもスタート転送信号φSが供給される。ただし、各ダイオードD1~D64でそれぞれ電圧降下が生じるため、転送サイリスタS1のゲート端子G1にかかる電圧が最も高くなる。そして、スタート転送信号φSがハイレベルとなっている状態で、信号発生回路100から入力される第1転送信号φ1が、ハイレベルからローレベルに変更される。また、第1転送信号φ1がローレベルに変更されてから第1の期間taが経過した後、第2転送信号φ2が、ローレベルからハイレベルに変更される。このように、スタート転送信号φSがハイレベルとなっている状態において、ローレベルの第1転送信号φ1が供給されると、発光チップCでは、ローレベルの第1転送信号φ1が供給される奇数番目の転送サイリスタS1、S3、...、S65のうち、ゲート電圧が最も高く、閾値以上となる転送サイリスタS1がターンオンする。また、このとき、第2転送信号φ2はハイレベルとなっているので、偶数番目の転送サイリスタS2、S4、...、S64のカソード電圧は高いままとなり、ターンオフの状態が維持される。このとき、発光チップCでは、奇数番目の転送サイリスタS1のみがターンオンした状態になる。これに伴い、奇数番目の転送サイリスタS1とゲート同士が接続された発光サイリスタL1がターンオンし、発光可能な状態におかれる。転送サイリスタS1がターンオンしている状態において、第2転送信号φ2がハイレベルに変更されてから第2の期間tbが経過した後、第2転送信号φ2がハイレベルからローレベルに変更される。すると、ローレベルの第2転送信号φ2が供給される偶数番目の転送サイリスタS2、S4、...、S64のうち、ゲート電圧が最も高く、閾値以上となる転送サイリスタS2がターンオンする。このとき、発光チップCでは、奇数番目の転送サイリスタS1とこれに隣接する偶数番目の転送サイリスタS2とが、共にターンオンした状態になる。これに伴い、既にターンオンしている発光サイリスタL1に加えて、偶数番目の転送サイリスタS2とゲート同士が接続された発光サイリスタL2がターンオンし、共に発光可能な状態におかれる。転送サイリスタS1および転送サイリスタS2が共にターンオンしている状態において、第2転送信号φ2がローレベルに変更されてから第3の期間tcが経過した後、第1転送信号φ1がローレベルからハイレベルに変更される。これに伴い、奇数番目の転送サイリスタS1はターンオフし、偶数番目の転送サイリスタS2のみがターンオンした状態になる。これに伴い、奇数番目の発光サイリスタL1はターンオフして発光不能な状態におかれ、偶数番目の発光サイリスタL2のみがターンオンを維持して発光可能な状態におかれる。なお、この例では、第1転送信号φ1がハイレベルに変更されるのに合わせて、スタート転送信号φSがハイレベルからローレベルに変更されている。転送サイリスタS2がターンオンしている状態において、第1転送信号φ1がハイレベルに変更されてから第4の期間tdが経過した後、第1転送信号φ1がハイレベルからローレベルに変更される。これに伴い、ローレベルの第1転送信号φ1が供給される奇数番目の転送サイリスタS1、S3、...、S65のうち、ゲート電圧が最も高い転送サイリスタS3がターンオンする。このとき、発光チップCでは、偶数番目の転送サイリスタS2とこれに隣接する奇数番目の転送サイリスタS3とが、共にターンオンした状態になる。これに伴い、既にターンオンしている発光サイリスタL2に加えて、奇数番目の転送サイリスタS3とゲート同士が接続された発光サイリスタL3がターンオンし、共に発光可能な状態におかれる。転送サイリスタS2および転送サイリスタS3が共にターンオンしている状態において、第1転送信号φ1がローレベルに変更されてから第5の期間teが経過した後、第2転送信号φ2がローレベルからハイレベルに変更される。これに伴い、偶数番目の転送サイリスタS2はターンオフし、奇数番目の転送サイリスタS3のみがターンオンした状態になる。これに伴い、偶数番目の発光サイリスタL2はターンオフして発光不能な状態におかれ、奇数番目の発光サイリスタL3のみがターンオンを維持して発光可能な状態におかれる。このように、発光チップCでは、第1転送信号φ1および第2転送信号φ2が共にローレベルに設定される重なり期間を設けつつ、交互にハイレベル、ローレベルが切り換えられることにより、転送サイリスタS1~S65が番号順に順次ターンオンする。また、これに伴い、発光サイリスタL1~L65も番号順に順次ターンオンする。このとき、第2の期間tbでは、奇数番目の転送サイリスタ例えば転送サイリスタS1のみがターンオンし、第3の期間tcでは、奇数番目の転送サイリスタおよび次段に設けられた偶数番目の転送サイリスタ例えば転送サイリスタS1および転送サイリスタS2がターンオンし、第4の期間tdでは、偶数番目の転送サイリスタ例えば転送サイリスタS2のみがターンオンし、第5の期間teでは、偶数番目の転送サイリスタおよび次段に設けられた奇数番目の転送サイリスタ例えば転送サイリスタS2および転送サイリスタS3がターンオンし、その後、再び第2の期間tbにおいて奇数番目の転送サイリスタ例えば転送サイリスタS3のみがターンオンする、という過程を繰り返すことになる。一方、発光信号φI1~φI2は、基本的に、奇数番目の転送サイリスタが単独でターンオンする第2の期間tbおよび偶数番目の転送サイリスタが単独でターンオンする第4の期間tdにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。ただし、発光信号φI1においては、左端の2個の転送サイリスタS1~S2がターンオンする期間については、このような変更は行われない。これにより発光チップC1では、発光サイリスタL3、L4、...、L64、L65が、1個ずつ順番に発光する。つまり本実施の形態では、画像を主走査方向で拡大することで倍率補正するための発光サイリスタL1~L2は使用しないため、この2個の発光サイリスタL1~L2を点灯させない制御を行なう。一方、画像を主走査方向で縮小することで倍率補正するための発光サイリスタL63~L65は使用するため、これについては点灯させる。また発光信号φI2においては、左端の2個の転送サイリスタS1~S5がターンオンする期間、および右端の2個の転送サイリスタS64~S65がターンオンする期間については、このような変更は行われない。これにより発光チップC2では、発光サイリスタL6、L7、...、L62、L63が、1個ずつ順番に発光する。つまり本実施の形態では、画像を主走査方向で拡大することで倍率補正するための発光サイリスタL64~L65は使用しないため、この2個の発光サイリスタL64~L65を点灯させない制御を行なう。更に画像を主走査方向で縮小することで倍率補正するための発光サイリスタL1~L3についても本実施の形態では使用せず、発光サイリスタL4~L5についても使用しないため、この5個の発光サイリスタL1~L5を点灯させない制御を行なう。<配線部およびダイオード部の説明>ここで図16は、発光チップCの発光サイリスタL周辺における従来の配線部の一部を拡大した図である。図16に示す発光チップCは、発光サイリスタL1~L65が配列しているが、そのうち発光サイリスタL60~L65の周辺について図示している。そしてここでは、発光サイリスタL63~L65の間隔は、発光サイリスタL60~L62の間隔より狭くなっている。また発光サイリスタL60~L65に沿って、発光信号φIを供給する発光信号ライン106が配されている。そして発光信号ライン106からは、発光サイリスタL60~L65に発光信号φIを供給するために、発光サイリスタL60~L65上に副走査方向に分岐して配される第1の分岐線106aが配されている。また発光サイリスタL60~L65の中央部には、発光サイリスタL60~L65のカソード電極120が設けられており、第1の分岐線106aと接続している。即ちこの構成により図6の発光サイリスタL60~L65のカソード端子と発光信号ライン106の接続が実現される。またこの構成を採ることで、第1の分岐線106aは、その一部が、発光サイリスタL60~L65上を覆って延びることになる。そのため第1の分岐線106aにより発光サイリスタL60~L65が遮蔽され、発光サイリスタL60~L65の発光面積が減少する。ここで上述した通り、発光サイリスタL63~L65は、発光サイリスタL60~L62の間隔ピッチP1より狭い間隔ピッチP2で配される。本実施の形態では、P1:P2=3:2である。また第1の分岐線106aの線幅は、信頼性向上の観点から他の発光サイリスタを含む発光サイリスタL1~L65についてほぼ同一の幅とすることが好ましい。そのため図16で示すように発光サイリスタL63~L65上における第1の分岐線106aの占める面積の比率は、発光サイリスタL60~L62に対して大きなものとなる。ここで図16に示すように発光サイリスタL60~L62間の幅をa、発光サイリスタL60~L62の幅をb、発光サイリスタL63~L65の幅をcとすると、これらとP1およびP2の間の関係は、P1=ab、およびP2=acである。また本実施の形態では、P1:P2=3:2であるのでP2=2/3P1となるが、一般的にはP2=rP10<r<1r:ピッチ比となる。よってこれらの式からP1およびP2を消去すると、c=rb-1-raとなる。そして発光サイリスタL63~L65の幅cの値として、例えば、a=4.6μm、b=16.6μm、r=2/3を採る場合は、c=9.5μmとなる。つまり発光サイリスタL63~L65の占める面積は、発光サイリスタL60~L62に対し6割以下の割合である。また上述のように発光サイリスタL63~L65上における第1の分岐線106aの占める面積の比率は、発光サイリスタL60~L62に対して大きなものとなるので、光が発する発光面積の割合としては、これより更に小さくなる。図17aは、発光サイリスタL60~L62の幅bを16.6μmとしたときに発光サイリスタL63~L65の幅cを変化させたときの各発光サイリスタL63~L65からの光量の変化を示した図である。更に図17bは、ピッチ比rを変化させたときの各発光サイリスタL63~L65の光量の変化を示した図である。何れの図も縦軸は、各発光サイリスタL60~L62の光量を1としたときの各発光サイリスタL63~L65の光量を示している。特に図17bからわかるようにピッチ比rが小さくなると各発光サイリスタL63~L65の光量はrより小さくなる。しかしながら画像形成の観点から各発光サイリスタL63~L65の光量としては、発光サイリスタL60~L62の光量の約r倍であることが好ましい。例えば図16の場合では、約2/3であることが好ましい。ここで図18は、発光チップCの発光サイリスタL周辺における従来の配線部の一部を拡大した図である。また図19は、図18のXIX―XIX断面図である。ここでは図16に対し、更に広い範囲の配線について説明している。上述の通り、本実施の形態では発光サイリスタL60~L65は、自己走査型発光素子アレイであり、図19に示すようにpnpn構造を有する。つまり発光サイリスタLは、第1導電型の第1層と、第2導電型の第2層と、第1導電型の第3層と、第2導電型の第4層とが順に積層するサイリスタ構造をなす。ここで第1導電型は、p型に対応し、第2導電型は、n型に対応する。そして図18に示すように、発光サイリスタLの第3層は、発光サイリスタLの第4層より副走査方向に延伸した延伸部121を有する。また延伸部121には、発光サイリスタL60~L65の第4層と同様の第2導電型であるn型の半導体層が接続し、これによりダイオード部の一例としてのダイオードD60~D64が形成されている。更に図16で説明した発光信号ライン106の他に、図18に示すように、発光サイリスタL60~L65に沿って、発光サイリスタLに電力を供給するための電力供給線としての電源ライン101が配される。そして電源ライン101、延伸部121、および隣接する延伸部121に接続するダイオードD60~D64のカソード電極を順に接続する接続線122が配されている。なお延伸部121では、ゲート電極123を設けて接続線122との接続を行なう。即ち接続線122により、図6の電源ライン101、発光サイリスタL60~L65のゲート端子、およびダイオードD60~D64のカソード端子との接続が実現される。ここで発光サイリスタL63~L65において、延伸部121に接続されるゲート電極123とダイオードD60~D64のレイアウトが問題となる。つまり発光サイリスタL63~L65の幅は、発光サイリスタL60~L62の幅より狭いため、そのためゲート電極123とダイオードD60~D64を配置することが困難になる場合がある。図16~図19で説明した問題を解決するため、本実施の形態では、以下の形態の発光チップCを使用する。図20は、本実施の形態で使用する発光チップCの一方の端部について説明した図である。図20に示す発光チップCは、発光サイリスタL1~L65が配列するが、そのうち発光サイリスタL56~L65の周辺について図示している。そしてここでは、発光サイリスタL63~L65の間隔は、発光サイリスタL56~L62の間隔より狭くなっている。また発光サイリスタL56~L65に沿って、発光信号φIを供給する発光信号ライン106が配されている。発光信号ライン106は、ボンディングパッド72dと接続し、ボンディングパッド72dを介して発光信号φIを発光サイリスタL56~L65に供給する。更に発光信号ライン106からは、発光サイリスタL56~L62に発光信号φIを供給するために、発光サイリスタL56~L62上に副走査方向に分岐して配される第1の分岐線106aが配されている。更に本実施の形態では、発光サイリスタL63~L65に信号を供給するために、発光サイリスタL63~L65を相互に接続しつつ発光サイリスタL63~L65上に主走査方向に配される第2の分岐線106bが配されている。このような構成の発光チップCを使用することで、図16で説明を行なった第1の分岐線106aを発光サイリスタL63~L65上に設ける場合に対し、発光信号ライン106が発光サイリスタL63~L65を遮蔽する面積を少なくしやすくなる。そのため発光サイリスタL63~L65から発する光量も大きくなり、図17で説明したような発光サイリスタL63~L65の光量を発光サイリスタL60~L62の光量の約r倍とする調整がしやすくなる。なお本実施の形態では、発光サイリスタL60~L62間の幅aを4.7μm、発光サイリスタL60~L62の幅bを16.5μm、発光サイリスタL63~L65の幅cを9.5μmとすることができる。また第2の分岐線106bの線幅は、信頼性向上の観点から第1の分岐線106aの線幅と、ほぼ同一の幅とすることが好ましい。本実施の形態では、この第1の分岐線106aおよび第2の分岐線106bの線幅を5μmとすることができる。また図20に示す発光チップCは、図18で説明したのと同様に発光サイリスタLの第3層は、発光サイリスタLの第4層より副走査方向に延伸した延伸部121を有する。更にダイオードD56~D64および電源ライン101が配され、そして電源ライン101、延伸部121、および隣接する発光サイリスタLのダイオードD56~D64のカソード電極120を順に接続する接続線122が配されている。なお電源ライン101は、ボンディングパッド72cと接続し、ボンディングパッド72cを介して電力が供給される。ここで本実施の形態では、発光サイリスタL63~L65の第3層は、第4層と接触する箇所では主走査方向において第4層の幅であり、ダイオードD63~D64が接続される箇所では主走査方向において発光サイリスタL56~L62の第3層のダイオードD56~D62が接続される箇所の幅となっている。本実施の形態では、発光サイリスタL63~L65の第3層は、第4層と接触する箇所よりダイオードD63~D64が接続される箇所の方が主走査方向に広くなっている。発光サイリスタLの第3層の形状がこのような形状を採ることで、発光サイリスタLの幅に関係なく、ダイオードD56~D64が配される箇所においては、その幅を共通とすることができる。そのためゲート電極123とダイオードD63~D64を配置するのに困難が生じにくい。更にこの幅が変化すると発光サイリスタLのしきい電圧値や保持電流値などの特性値が変化しやすくなるが、これについて別途考慮する必要性が少なくなる。また図21は、本実施の形態で使用する発光チップCの他方の端部について説明した図である。図21に示す発光チップCは、発光サイリスタL1~L9の周辺について図示している。そしてここでは、発光サイリスタL1~L2の間隔は、発光サイリスタL3~L9の間隔より広くなっている。また発光サイリスタL1~L9に沿って、発光信号φIを供給する発光信号ライン106が配されている。発光信号ライン106は、ボンディングパッド72aと接続し、ボンディングパッド72aを介して発光信号φIを発光サイリスタL1~L9に供給する。更に発光信号ライン106からは、発光サイリスタL1~L9に発光信号φIを供給するために、発光サイリスタL1~L9上に副走査方向に分岐して配される第1の分岐線106aが配されている。一方本実施の形態では、上述した第2の分岐線106bは配されない。つまり発光サイリスタL1~L2の間隔は、発光サイリスタL3~L9の間隔より広いため、上述したような第1の分岐線106aによる遮蔽により発光サイリスタL1~L2の光量が小さくなりすぎるという現象は生じない。逆に発光サイリスタL1~L2の光量が大きくなりすぎるという問題が生じうるが、これについては、発光サイリスタL1~L2の発光面積を小さくする等により容易に調整が可能である。一方本実施の形態でも、ダイオードD1~D9および電源ライン101が配され、そして電源ライン101、延伸部121、および隣接する発光サイリスタLのダイオードD1~D9のカソード電極120を順に接続する接続線122が配されている。なお電源ライン101は、ボンディングパッド72bと接続し、ボンディングパッド72bを介して電力が供給される。そして本実施の形態でも発光サイリスタL1~L2の第3層は、第4層と接触する箇所では主走査方向において第4層の幅であり、ダイオードD1~D2が接続される箇所では主走査方向において発光サイリスタL3~L9の第3層のダイオードD3~D9が接続される箇所の幅となっている。つまり発光サイリスタL1~L2の第3層は、第4層と接触する箇所よりダイオードD1~D2が接続される箇所の方が主走査方向に狭くなっている。つまりこの幅を変化させると上述したように発光サイリスタLのしきい電圧値や保持電流値などの特性値が変化しやすくなるため、同様の幅としている。なお発光サイリスタLの第3層の形状としては、発光チップCの作製の容易性の観点から長方形から複数の多角形を抜いた形状とすることが好ましい。本実施の形態では、発光サイリスタLの第3層の形状は、長方形から2個の台形を抜いた形状となっている。図22は、発光サイリスタLの第3層の形状の他の例を説明した図である。図22では、図20に対し主走査方向の幅の狭い発光サイリスタL63~L65の第3層の形状が異なっている。なお図中この形状をわかりやすくするため発光信号ライン106および第2の分岐線106bを点線で示している。本実施の形態の発光サイリスタL63~L65の第3層の形状は、長方形から1個または2個の長方形を抜いた形状となっている。なお上述した例では、下からp型、n型、p型、n型の順で半導体が積層したpnpn構造を有する発光サイリスタLについて説明を行なったがこれに限られるものではなく、下からn型、p型、n型、p型の順で半導体が積層したnpnp構造を有する発光サイリスタLについても適用が可能である。また上述した例では、第2の発光素子群は、第1の発光素子群の主走査方向両端部に配されていたが、これに限られるものではなく、第1の発光素子群中にあってもよい。"