不純物添加シリコン層と層間絶縁膜とが拡散防止層を介して交互に積層された積層体と、前記積層体の積層方向に形成された貫通孔と、前記積層体の積層方向に沿って前記貫通孔内に形成されたチャネル層と、前記貫通孔の内面と前記チャネル層との間に形成されたトンネル絶縁膜と、前記貫通孔の内面と前記トンネル絶縁膜との間に形成されたチャージトラップ層と、前記貫通孔の内面と前記チャージトラップ層との間に形成されたブロック絶縁膜とを備えることを特徴とする不揮発性半導体記憶装置。拡散防止剤を含む不純物添加シリコン層と層間絶縁膜とが交互に積層された積層体と、前記積層体の積層方向に形成された貫通孔と、前記積層体の積層方向に沿って前記貫通孔内に形成されたチャネル層と、前記貫通孔の内面と前記チャネル層との間に形成されたトンネル絶縁膜と、前記貫通孔の内面と前記トンネル絶縁膜との間に形成されたチャージトラップ層と、前記貫通孔の内面と前記チャージトラップ層との間に形成されたブロック絶縁膜とを備えることを特徴とする不揮発性半導体記憶装置。前記拡散防止剤は、窒化ホウ素、窒素および炭素のいずれか1つから選択されることを特徴とする請求項2に記載の不揮発性半導体記憶装置。前記不純物添加シリコン層の不純物は、ホウ素およびゲルマニウムのいずれか1つから選択されることを特徴とする請求項1から3のいずれか1項に記載の不揮発性半導体記憶装置。第1シリコン層と前記第1シリコン層よりも不純物濃度が低い第2シリコン層とを拡散防止層を介して交互に積層する工程と、前記第1シリコン層、前記第2シリコン層および前記拡散防止層を積層方向に貫通する貫通孔を形成する工程と、前記第2シリコン層を選択的に除去する工程と、前記第2シリコン層が除去された部分に層間絶縁膜を埋め込む工程と、前記貫通孔の内面にブロック絶縁膜を形成する工程と、前記貫通孔内の前記ブロック絶縁膜の表面にチャージトラップ層を形成する工程と、前記貫通孔内の前記チャージトラップ層の表面にトンネル絶縁膜を形成する工程と、前記貫通孔内のトンネル絶縁膜の表面にチャネル層を形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。前記拡散防止層は、拡散防止剤を含む不純物無添加シリコン層であることを特徴とする請求項5に記載の不揮発性半導体記憶装置の製造方法。拡散防止剤が混入された不純物添加シリコン層と不純物無添加シリコン層とを交互に積層する工程と、前記不純物添加シリコン層および前記不純物無添加シリコン層を積層方向に貫通する貫通孔を形成する工程と、前記不純物無添加シリコン層を選択的に除去する工程と、前記不純物無添加シリコン層が除去された部分に層間絶縁膜を埋め込む工程と、前記貫通孔の内面にブロック絶縁膜を形成する工程と、前記貫通孔内の前記ブロック絶縁膜の表面にチャージトラップ層を形成する工程と、前記貫通孔内の前記チャージトラップ層の表面にトンネル絶縁膜を形成する工程と、前記貫通孔内のトンネル絶縁膜の表面にチャネル層を形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。前記拡散防止剤は、窒化ホウ素、窒素および炭素のいずれか1つから選択されることを特徴とする請求項7に記載の不揮発性半導体記憶装置の製造方法。前記不純物は、ホウ素およびゲルマニウムのいずれか1つから選択されることを特徴とする請求項7または8に記載の不揮発性半導体記憶装置の製造方法。本発明の一つの実施形態の目的は、不純物添加シリコン層に添加された不純物が不純物無添加シリコン層に拡散するのを抑制することが可能な不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法を提供することである。実施形態の不揮発性半導体記憶装置によれば、積層体と、貫通孔と、チャネル層と、トンネル絶縁膜と、チャージトラップ層と、ブロック絶縁膜とが設けられている。積層体は、不純物添加シリコン層と層間絶縁膜とが拡散防止層を介して交互に積層されている。貫通孔は、前記積層体の積層方向に形成されている。チャネル層は、前記積層体の積層方向に沿って前記貫通孔内に形成されている。トンネル絶縁膜は、前記貫通孔の内面と前記チャネル層との間に形成されている。チャージトラップ層は、前記貫通孔の内面と前記トンネル絶縁膜との間に形成されている。ブロック絶縁膜は、前記貫通孔の内面と前記チャージトラップ層との間に形成されている。以下、実施形態に係る不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。第1実施形態図1aは、第1実施形態に係る不揮発性半導体記憶装置の概略構成を示す斜視図、図1bは、図1aのメモリセルMC1の部分の概略構成を示す断面図である。なお、図1の例では、メモリセルMC1を4層分だけ積層し、これら4個のメモリセルMC1を直列接続することでNANDストリングNS1を形成する方法を示した。また、図1では、簡単のために、拡散防止層3を介して不純物添加シリコン層2間に形成される層間絶縁膜は省略した。図1において、下地層SB1上には、セレクトゲート電極SG0が形成されている。なお、下地層SB1としては、例えば、半導体基板を用いることができる。セレクトゲート電極SG0上には4層分のワード線WL1~WL4が順次積層され、最上層のワード線WL4上にはセレクトゲート電極SG1~SG4がロウごとに形成されている。そして、ワード線WL1~WL4およびセレクトゲート電極SG0~SG4が柱状体12にて貫かれることで、NANDセルNC1が構成されている。ここで、セレクトゲート電極SG0~SG4およびワード線WL1~WL4は、不純物添加シリコン層2と層間絶縁膜とを拡散防止層3を介して交互に積層することができる。さらに、セレクトゲート電極SG1~SG4上には、ビット線BL1~BL3がカラムごとに形成されている。なお、ワード線WL1~WL4は、拡散防止層3にて挟まれた不純物添加シリコン層2にて構成することができる。また、この不純物添加シリコン層2は、NANDフラッシュメモリの制御ゲート電極として用いることができる。ここで、拡散防止層3は、拡散防止剤が混入された不純物無添加シリコン層を用いることができる。この拡散防止剤は、不純物添加シリコン層2の不純物よりもシリコン層における拡散速度の小さな材料を用いることができる。また、不純物添加シリコン層2の不純物は、不純物無添加シリコン層に比べて不純物添加シリコン層2のエッチングレートが小さくなるよう選択することができる。具体的には、この拡散防止剤は、窒化ホウ素、窒素および炭素のいずれか1つから選択することができる。不純物添加シリコン層2の不純物は、ホウ素およびゲルマニウムのいずれか1つから選択することができる。また、不純物添加シリコン層2、拡散防止層3および層間絶縁膜を積層方向に貫通する貫通孔4が形成され、貫通孔4内には、セレクトゲート電極SG0~SG4および4層分のワード線WL1~WL4を貫く柱状体12が形成されている。この柱状体12の中心には柱状絶縁体11が形成されている。この柱状絶縁体11の材料は、例えば、シリコン酸化膜を用いることができる。なお、柱状体12は、ビット線BL1~BL3とセレクトゲート電極SG1~SG4との交差点に配置することができる。そして、柱状絶縁体11の外面と貫通孔4の内面との間にはチャネル層7が形成され、貫通孔4の内面とチャネル層7との間にはトンネル絶縁膜8が形成され、貫通孔4の内面とトンネル絶縁膜8との間にはチャージトラップ層9が形成され、貫通孔4の内面とチャージトラップ層9との間にはブロック絶縁膜10が形成されている。なお、チャネル層7、トンネル絶縁膜8、チャージトラップ層9およびブロック絶縁膜10はそれぞれ、セレクトゲート電極SG0~SG4および4層分のワード線WL1~WL4を貫くように構成することができる。チャネル層7は、例えば、Siなどの半導体を用いることができる。トンネル絶縁膜8およびブロック絶縁膜10は、例えば、シリコン酸化膜を用いることができる。チャージトラップ層9は、例えば、シリコン窒化膜またはONO膜シリコン酸化膜/シリコン窒化膜/シリコン酸化膜の3層構造を用いることができる。ここで、拡散防止層3にて不純物添加シリコン層2を挟み込むことにより、不純物添加シリコン層2の不純物がその上下に拡散するのを抑制することができ、不純物添加シリコン層2の不純物濃度のバラツキを低減することができる。また、拡散防止層3に窒素が添加される場合においては、電極NANDフラッシュメモリの制御ゲート電極間の破壊耐圧を向上させることができる。また、拡散防止層3に炭素が添加される場合においては、電極間の誘電率を下げることができ、隣接するメモリセルMC1の閾値の干渉を緩和させることができる。なお、図1の実施形態では、メモリセルMC1を4層分だけ積層した構成について説明したが、メモリセルMC1をnnは2以上の整数層分だけ積層するようにしてもよい。また、図1の実施形態では、セレクトゲート電極SG0~SG4および4層分のワード線WL1~WL4を貫く柱状体12の中心に柱状絶縁体11を形成する方法について説明したが、柱状絶縁体11の代わりに柱状半導体を埋め込むようにしてもよい。第2実施形態図2~図5は、第2実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。なお、この第2実施形態では、図1のメモリセルMC1が4層分だけ積層される場合を例にとった。また、以下の説明では、不純物添加シリコン層2の不純物としてホウ素、拡散防止層3の拡散防止剤として窒素を選択した場合を例にとる。図2aにおいて、CVDなどの方法にて、不純物無添加シリコン層1と不純物添加シリコン層2とを拡散防止層3を介して下地層SB1上に交互に積層する。この時、不純物無添加シリコン層1の成膜では、例えば、成膜温度を400度から650度の範囲に設定し、シリコンガスとしてSiH4を用い、圧力が1~10torr程度の減圧環境に設定することができる。拡散防止層3の成膜では、例えば、成膜温度を400度から650度の範囲に設定し、シリコンガスとしてSiH4、窒素系ガスとしてアンモニアNH3を用い、圧力が1~10torr程度の減圧環境に設定することができる。不純物添加シリコン層2の成膜では、例えば、成膜温度を400度から650度の範囲に設定し、シリコンガスとしてSiH4、ホウ素ガスとしてBCl3を用い、圧力が1~10torr程度の減圧環境に設定することができる。ここで、不純物無添加シリコン層1と不純物添加シリコン層2との間に拡散防止層3を設けることにより、不純物添加シリコン層2の不純物が不純物無添加シリコン層1に拡散するのを抑制することができる。このため、不純物添加シリコン層2の不純物分布が維持され、不純物無添加シリコン層1と不純物添加シリコン層2とのエッチングの選択比を維持したまま加工することができ、不純物添加シリコン層2の形状変化による歩留低下を抑制することが可能となる。また、不純物添加シリコン層2の形状変化を抑制することで、電極の加工バラつきを抑制することができ、メモリセルの特性劣化を防ぐことができる。さらに、熱処理による不純物の拡散を抑制することができ、成膜温度を上げられるので成膜速度が早くなり、生産性を向上させることができる。次に、図2bに示すように、開口部Hが設けられたハードマスクMを最上層の不純物添加シリコン層2上に形成する。そして、ハードマスクMを介して不純物無添加シリコン層1、不純物添加シリコン層2および拡散防止層3をエッチングすることにより、不純物無添加シリコン層1、不純物添加シリコン層2および拡散防止層3を積層方向に貫く貫通孔4を形成する。なお、ハードマスクMの材料としては、シリコン酸化膜またはシリコン窒化膜を用いることができる。ここで、不純物無添加シリコン層1、不純物添加シリコン層2および拡散防止層3をシリコン系材料にて構成することにより、貫通孔4を形成する時に不純物無添加シリコン層1、不純物添加シリコン層2および拡散防止層3のサイドエッチを均一化することができ、貫通孔4の埋め込み性の悪化を抑制することができる。次に、図3aに示すように、CVDなどの方法にて貫通孔4内に犠牲膜5を埋め込み、CMPなどの方法にて犠牲膜5を平坦化した後、ハードマスクMを除去する。なお、犠牲膜5の材料としては、シリコン酸化膜またはシリコン窒化膜を用いることができる。次に、図3bに示すように、ウェットエッチングなどの方法にて不純物無添加シリコン層1を選択的にエッチングすることにより、不純物無添加シリコン層1を除去する。なお、不純物添加シリコン層2の抵抗を低減させるため、不純物無添加シリコン層1を除去した後、不純物添加シリコン層2をシリサイド化してもよい。次に、図4aに示すように、ALD-CVDなどの方法にて不純物無添加シリコン層1の除去部分に層間絶縁膜6を埋め込む。次に、図4bに示すように、貫通孔4内の犠牲膜5を除去し、不純物添加シリコン層2、拡散防止層3および層間絶縁膜6の側壁を露出させる。次に、図5に示すように、CVDなどの方法にて不純物添加シリコン層2、拡散防止層3および層間絶縁膜6の積層方向に沿って貫通孔4の内面にブロック絶縁膜10を形成する。次に、CVDなどの方法にて貫通孔4内のブロック絶縁膜10の表面にチャージトラップ層9を形成する。次に、CVDなどの方法にて貫通孔4内のチャージトラップ層9の表面にトンネル絶縁膜8を形成する。次に、CVDなどの方法にて貫通孔4内のトンネル絶縁膜8の表面にチャネル層7を形成する。これにより、貫通孔4、ブロック絶縁膜10、チャージトラップ層9、トンネル絶縁膜8およびチャネル層7の形成を1層ごとに繰り返すことなく、メモリセルMC1を積層化することができ、工程数の増大を抑制しつつ、NANDフラッシュメモリの高集積化を図ることができる。なお、上述した実施形態では、シリコンガスとしてSiH4を例にとったが、Si2H6やSiH2Cl2などのその他のガスでもよく、シリコンを含む他の原料ガスでもよい。また、ホウ素ガスとしてBCl3を例にとったが、B2H6や有機原料であるTMBトリメチルボレートなどのその他のガスでもよく、ホウ素を含む他の原料ガスでもよい。窒素系ガスとしてNH3を例にとったが、NO、N2Oなどのその他のガスでもよく、窒素を含む他のガスを用いてもよい。また、上述した実施形態では、拡散防止層3の拡散防止剤として窒素を選択した場合を例にとったが、拡散防止層3の拡散防止剤として炭素を選択してもよい。この場合、窒素系ガスの代わりに、C2H4などの炭素系ガスを用いればよい。あるいは、拡散防止層3の拡散防止剤として窒化ホウ素を選択してもよい。この場合、窒素系ガスの代わりに、NH3とBCl3やその他の窒素系ガスとホウ素ガスの組み合わせを用いればよい。また、この窒化ホウ素を含むシリコン層は、窒化ホウ素層でもよい。窒化ホウ素層を形成するためのガスとして、NH3とBCl3やその他の窒素系ガスとホウ素ガスの組み合わせでもよい。また、上述した実施形態では、不純物添加シリコン層2の不純物としてホウ素を選択した場合を例にとったが、不純物添加シリコン層2の不純物としてゲルマニウムを選択するようにしてもよい。この場合、シリコンガスの代わりに、GeH4などのゲルマニウム系ガスを用いればよい。また、不純物無添加シリコン層1と不純物添加シリコン層2と拡散防止層3とで成膜温度を変えるようにしてもよいし、ガスの切り替えのみで成膜温度を同一に設定してもよい。また、不純物無添加シリコン層1と不純物添加シリコン層2と拡散防止層3とを成膜するごとに成膜チャンバから出して非連続で形成してもよいが、成膜チャンバ内で連続して成膜するようにしてもよい。また、上記以外でも、PE-CVDPlasma-EnhancedChemicalVapordepositionによる成膜でもよい。また、不純物無添加シリコン層1と不純物添加シリコン層2との選択比をとるために、不純物無添加シリコン層1と不純物添加シリコン層2とを組み合わせる方法を例にとったが、不純物無添加シリコン層1の代わりに不純物添加シリコン層2よりも不純物濃度の低いシリコン層を用いるようにしてもよい。第3実施形態図6aは、第3実施形態に係る不揮発性半導体記憶装置の概略構成を示す斜視図、図6bは、図6aのメモリセルMC1の部分の概略構成を示す断面図である。なお、図1の第1実施形態では、1本分の柱状体12で構成されたI字管にメモリセルMC1を適用した場合について説明したが、図6の第3実施形態では、2本分の柱状体12a、12bで構成されたU字管にメモリセルMC1を適用した場合について説明する。また、図6の例では、4層分だけ積層されたメモリセルMC1を折り返し、8個のメモリセルMC1を直列接続することでNANDストリングNS3を形成する方法を示した。また、図6では、簡単のために、拡散防止層3を介して不純物添加シリコン層2間に形成される層間絶縁膜は省略した。図6において、半導体基板SB2上には、接続層CNが形成され、接続層CNには接続部13が形成されている。接続層CN上には、柱状体12a、12bが隣接して配置され、柱状体12a、12bの下端は接続部13を介して互いに接続されている。また、接続層CN上には、4層分のワード線WL14~WL11が順次積層されるとともに、ワード線WL14~WL11にそれぞれ隣接するように4層分のワード線WL15~WL18が順次積層されている。また、最上層のワード線WL18上にはセレクトゲート電極SG11が形成され、最上層のワード線WL11上にはセレクトゲート電極SG12が形成されている。そして、セレクトゲート電極SG11およびワード線WL15~WL18が柱状体12aにて貫かれるとともに、セレクトゲート電極SG12およびワード線WL11~WL14が柱状体12bにて貫かれることで、NANDセルNC3が構成されている。ここで、セレクトゲート電極SG11、SG12およびワード線WL11~WL18は、不純物添加シリコン層2と層間絶縁膜とを拡散防止層3を介して交互に積層することができる。さらに、セレクトゲート電極SG11上には、柱状体12aの上端に接続くされたソース線SLが設けられるとともに、ソース線SL上には、プラグPGを介して柱状体12bの上端に接続されたビット線BL11~BL15がカラムごとに形成されている。なお、ワード線WL11~WL18は、拡散防止層3にて挟まれた不純物添加シリコン層2にて構成することができる。また、この不純物添加シリコン層2は、NANDフラッシュメモリの制御ゲート電極として用いることができる。また、不純物添加シリコン層2、拡散防止層3および層間絶縁膜を積層方向に貫通する貫通孔4が形成されている。貫通孔4内には、セレクトゲート電極SG11および4層分のワード線WL15~WL18を貫く柱状体12aが形成されるとともに、セレクトゲート電極SG12および4層分のワード線WL11~WL14を貫く柱状体12bが形成されている。これらの柱状体12a、12bの中心には柱状絶縁体11が形成されている。この柱状絶縁体11の材料は、例えば、シリコン酸化膜を用いることができる。なお、柱状体12a、12bは、ビット線BL11~BL15とワード線WL11~WL18との交差点に配置することができる。そして、柱状絶縁体11の外面と貫通孔4の内面との間にはチャネル層7が形成され、貫通孔4の内面とチャネル層7との間にはトンネル絶縁膜8が形成され、貫通孔4の内面とトンネル絶縁膜8との間にはチャージトラップ層9が形成され、貫通孔4の内面とチャージトラップ層9との間にはブロック絶縁膜10が形成されている。なお、柱状体12aのチャネル層7、トンネル絶縁膜8、チャージトラップ層9およびブロック絶縁膜10はそれぞれ、セレクトゲート電極SG11および4層分のワード線WL15~WL18を貫くように構成することができる。柱状体12bのチャネル層7、トンネル絶縁膜8、チャージトラップ層9およびブロック絶縁膜10はそれぞれ、セレクトゲート電極SG12および4層分のワード線WL11~WL14を貫くように構成することができる。ここで、拡散防止層3にて不純物添加シリコン層2を挟み込むことにより、不純物添加シリコン層2の不純物がその上下に拡散するのを抑制することができ、不純物添加シリコン層2の不純物濃度のバラツキを低減することができる。また、拡散防止層3に窒素が添加される場合においては、電極NANDフラッシュメモリの制御ゲート電極間の破壊耐圧を向上させることができる。また、拡散防止層3に炭素が添加される場合においては、電極間の誘電率を下げることができ、隣接するメモリセルMC1の閾値の干渉を緩和させることができる。なお、図6の実施形態では、メモリセルMC1を4層分だけ積層した構成について説明したが、メモリセルMC1をnnは2以上の整数層分だけ積層するようにしてもよい。また、図6の実施形態では、柱状体12a、12bの中心に柱状絶縁体11を形成する方法について説明したが、柱状絶縁体11の代わりに柱状半導体を埋め込むようにしてもよい。第4実施形態図7は、第4実施形態に係る不揮発性半導体記憶装置の概略構成を示す斜視図、図7bは、図7aのメモリセルMC2の部分の概略構成を示す断面図である。なお、第1実施形態では、不純物添加シリコン層2の不純物がその上下に拡拡するのを抑制するため、拡散防止層3にて不純物添加シリコン層2を挟み込む方法について説明したが、第4実施形態では、不純物添加シリコン層2aの不純物がその上下に拡拡するのを抑制するため、不純物添加シリコン層2a自体に拡散防止剤を添加する方法について説明する。また、図7の例では、メモリセルMC2を4層分だけ積層し、これら4個のメモリセルMC2を直列接続することでNANDストリングNS2を形成する方法を示した。また、図7では、簡単のために、不純物添加シリコン層2a間に形成される層間絶縁膜は省略した。図7において、下地層SB1上には、セレクトゲート電極SG0aが形成されている。なお、下地層SB1としては、例えば、半導体基板を用いることができる。セレクトゲート電極SG0a上には4層分のワード線WL1a~WL4aが積層され、最上層のワード線WL4a上にはセレクトゲート電極SG1a~SG4aがロウごとに形成されている。そして、ワード線WL1a~WL4aおよびセレクトゲート電極SG0a~SG4aが柱状体12にて貫かれることで、NANDセルNC2が構成されている。ここで、ワード線WL1a~WL4aおよびセレクトゲート電極SG0a~SG4aは、不純物添加シリコン層2aと層間絶縁膜とを交互に積層することができる。さらに、セレクトゲート電極SG1a~SG4a上には、ビット線BL1~BL3がカラムごとに形成されている。なお、ワード線WL1a~WL4aは、不純物添加シリコン層2aにて構成することができる。また、この不純物添加シリコン層2aは、NANDフラッシュメモリの制御ゲート電極として用いることができる。ここで、不純物添加シリコン層2aには、拡散防止剤が混入されている。この拡散防止剤は、不純物添加シリコン層2aの不純物よりもシリコン層における拡散速度の小さな材料を用いることができる。また、不純物添加シリコン層2aの不純物は、不純物無添加シリコン層1に比べて不純物添加シリコン層2aのエッチングレートが小さくなるよう選択することができる。具体的には、この拡散防止剤は、窒化ホウ素、窒素および炭素のいずれか1つから選択することができる。不純物添加シリコン層2aの不純物は、ホウ素およびゲルマニウムのいずれか1つから選択することができる。また、不純物添加シリコン層2aおよび層間絶縁膜を積層方向に貫通する貫通孔4aが形成され、貫通孔4a内には、セレクトゲート電極SG1、SG2および4層分のワード線WL1を貫く柱状体12が形成されている。この柱状体12の中心には柱状絶縁体11が形成されている。この柱状絶縁体11の材料は、例えば、シリコン酸化膜を用いることができる。なお、柱状体12は、ビット線BL1~BL3とセレクトゲート電極SG1a~SG4aとの交差点に配置することができる。そして、柱状絶縁体11の外面と貫通孔4aの内面との間にはチャネル層7が形成され、貫通孔4aの内面とチャネル層7との間にはトンネル絶縁膜8が形成され、貫通孔4aの内面とトンネル絶縁膜8との間にはチャージトラップ層9が形成され、貫通孔4aの内面とチャージトラップ層9との間にはブロック絶縁膜10が形成されている。ここで、不純物添加シリコン層2aに拡散防止剤を添加することにより、不純物添加シリコン層2aの不純物がその上下に拡散するのを抑制することができ、不純物添加シリコン層2aの不純物濃度のバラツキを低減することができる。なお、図7の実施形態では、メモリセルMC2を4層分だけ積層した構成について説明したが、メモリセルMC2をn層分だけ積層するようにしてもよい。また、図7の実施形態では、柱状体12の中心に柱状絶縁体11を形成する方法について説明したが、柱状絶縁体11の代わりに柱状半導体を埋め込むようにしてもよい。また、図7の実施形態では、NANDストリングNS2の上下にセレクトゲート電極SG0、SG1~SG4をそれぞれ設ける方法について説明したが、NANDストリングNS2の下端でNANDストリングNS2を折り返し、その折り返されたNANDストリングNS2の上端にセレクトゲート電極を設けるようにしてもよい。第5実施形態図8~図11は、第5実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。なお、この第5実施形態では、図7のメモリセルMC2が4層分だけ積層される場合を例にとった。また、以下の説明では、不純物添加シリコン層2aの不純物としてホウ素、不純物添加シリコン層2aの拡散防止剤として炭素を選択した場合を例にとる。図8aにおいて、CVDなどの方法にて、不純物無添加シリコン層1と不純物添加シリコン層2aとを下地層SB1上に交互に積層する。なお、不純物添加シリコン層2aには拡散防止剤として炭素が混入されている。この時、不純物無添加シリコン層1の成膜では、例えば、成膜温度を400度から650度の範囲に設定し、シリコンガスとしてSiH4を用い、圧力が1~10torr程度の減圧環境に設定することができる。不純物添加シリコン層2aの成膜では、例えば、成膜温度を400度から650度の範囲に設定し、シリコンガスとしてSiH4、ホウ素ガスとしてBCl3、炭素ガスとしてエチレンC2H4を用い、圧力が1~10torr程度の減圧環境に設定することができる。ここで、不純物添加シリコン層2aに拡散防止剤として炭素を添加することにより、不純物添加シリコン層2aの不純物が不純物無添加シリコン層1に拡散するのを抑制することができる。このため、不純物添加シリコン層2aの不純物分布が維持され、不純物無添加シリコン層1と不純物添加シリコン層2aとのエッチングの選択比を維持したまま加工することができ、不純物添加シリコン層2aの形状変化による歩留低下を抑制することが可能となる。また、不純物添加シリコン層2aの形状変化を抑制することで、電極の加工バラつきを抑制することができ、メモリセルの特性劣化を防ぐことができる。さらに、熱処理による不純物の拡散を抑制することができ、成膜温度を上げられるので成膜速度が早くなり、生産性を向上させることができる。次に、図8bに示すように、開口部Hが設けられたハードマスクMを最上層の不純物添加シリコン層2a上に形成する。そして、ハードマスクMを介して不純物無添加シリコン層1および不純物添加シリコン層2aをエッチングすることにより、不純物無添加シリコン層1および不純物添加シリコン層2aを積層方向に貫く貫通孔4aを形成する。次に、図9aに示すように、CVDなどの方法にて貫通孔4a内に犠牲膜5を埋め込み、CMPなどの方法にて犠牲膜5を平坦化した後、ハードマスクMを除去する。次に、図9bに示すように、ウェットエッチングなどの方法にて不純物無添加シリコン層1を選択的にエッチングすることにより、不純物無添加シリコン層1を除去する。なお、不純物添加シリコン層2aの抵抗を低減させるため、不純物無添加シリコン層1を除去した後、不純物添加シリコン層2aをシリサイド化してもよい。次に、図10aに示すように、ALD-CVDなどの方法にて不純物無添加シリコン層1の除去部分に層間絶縁膜6を埋め込む。次に、図10bに示すように、貫通孔4a内の犠牲膜5を除去し、不純物添加シリコン層2aおよび層間絶縁膜6の側壁を露出させる。次に、図11に示すように、CVDなどの方法にて不純物添加シリコン層2aおよび層間絶縁膜6の積層方向に沿って貫通孔4aの内面にブロック絶縁膜10を形成する。次に、CVDなどの方法にて貫通孔4a内のブロック絶縁膜10の表面にチャージトラップ層9を形成する。次に、CVDなどの方法にて貫通孔4a内のチャージトラップ層9の表面にトンネル絶縁膜8を形成する。次に、CVDなどの方法にて貫通孔4a内のトンネル絶縁膜8の表面にチャネル層7を形成する。これにより、貫通孔4a、ブロック絶縁膜10、チャージトラップ層9、トンネル絶縁膜8およびチャネル層7の形成を1層ごとに繰り返すことなく、メモリセルMC2を積層化することができ、工程数の増大を抑制しつつ、NANDフラッシュメモリの高集積化を図ることができる。なお、上述した実施形態では、シリコンガスとしてSiH4を例にとったが、Si2H6やSiH2Cl2などのその他のガスでもよく、シリコンを含む他の原料ガスでもよい。また、ホウ素ガスとしてBCl3を例にとったが、B2H6や有機原料であるTMBトリメチルボレートなどのその他のガスでもよく、ホウ素を含む他の原料ガスでもよい。炭素系ガスとしてC2H4を例にとったが、炭素を含む他のガスを用いてもよい。また、上述した実施形態では、不純物添加シリコン層2aの拡散防止剤として炭素を選択した場合を例にとったが、不純物添加シリコン層2aの拡散防止剤として窒素を選択してもよい。この場合、炭素系ガスの代わりに、NH3、NO、N2Oなどの窒素系ガスを用いればよい。この時、窒素系ガスとホウ素系ガスの組み合わせであることから、窒化ホウ素が生じる。また、上述した実施形態では、不純物添加シリコン層2aの不純物としてホウ素を選択した場合を例にとったが、不純物添加シリコン層2aの不純物としてゲルマニウムを選択するようにしてもよい。この場合、シリコンガスの代わりに、GeH4などのゲルマニウム系ガスを用いればよい。また、不純物無添加シリコン層1と不純物添加シリコン層2aとで成膜温度を変えるようにしてもよいし、ガスの切り替えのみで成膜温度を同一に設定してもよい。また、不純物無添加シリコン層1と不純物添加シリコン層2aとを成膜するごとに成膜チャンバから出して非連続で形成してもよいが、成膜チャンバ内で連続して成膜するようにしてもよい。また、上記以外でも、PE-CVDPlasma-EnhancedChemicalVapordepositionによる成膜でもよい。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。