絶縁表面上にゲート電極を形成し、前記ゲート電極上に絶縁層を形成し、前記絶縁層上に金属薄膜を形成し、前記金属薄膜上に第1の酸化物半導体層を形成し、前記第1の酸化物半導体層を形成した後、前記金属薄膜の少なくとも一部を酸化する酸化処理を行い、前記金属薄膜を構成する金属を含む第2の酸化物半導体層を形成することを特徴とする半導体装置の作製方法。請求項1において、前記酸化処理は、酸素を含む雰囲気下、大気雰囲気下、及び窒素雰囲気下のいずれか一における加熱処理であることを特徴とする半導体装置の作製方法。請求項1または請求項2において、前記第1の酸化物半導体層又は前記第2の酸化物半導体層は、インジウム、ガリウム、または亜鉛を含むことを特徴とする半導体装置の作製方法。請求項1乃至請求項3のいずれか一において、前記金属薄膜を構成する金属は、インジウム、亜鉛、錫、モリブデン、またはタングステンを含むことを特徴とする半導体装置の作製方法。請求項1乃至請求項4のいずれか一において、前記金属薄膜は、スパッタリング法、真空蒸着法、または塗布法で形成されることを特徴とする半導体装置の作製方法。請求項1乃至請求項5のいずれか一において、前記第1の酸化物半導体層は30nm以上150nm以下の厚みを有することを特徴とする半導体装置の作製方法。請求項1乃至請求項6のいずれか一において、前記金属薄膜は、前記第1の酸化物半導体層よりも薄いことを特徴とする半導体装置の作製方法。同一基板上にマトリクス回路と、前記マトリクス回路を駆動する駆動回路とを有する半導体装置の作製方法であって、前記基板上の前記マトリクス回路領域及び前記駆動回路領域上に金属薄膜を形成し、前記マトリクス回路領域上の前記金属薄膜を選択的に除去するエッチングを行い、前記駆動回路領域の金属薄膜上及び前記マトリクス回路領域上にそれぞれ第1の酸化物半導体層を形成し、前記第1の酸化物半導体層を形成した後、前記金属薄膜の酸化処理を行って前記金属薄膜を構成する金属を含む第2の酸化物半導体層を形成し、前記駆動回路領域には、少なくとも前記第1の酸化物半導体層と前記第2の酸化物半導体層とが積層された第1の薄膜トランジスタを形成し、前記マトリクス回路領域には、第1の酸化物半導体層を用いた第2の薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。請求項8において、前記第2の酸化物半導体層の電気抵抗率は、前記第1の酸化物半導体層の電気抵抗率よりも低いことを特徴とする半導体装置の作製方法。請求項8又は請求項9において、前記第1の酸化物半導体層の材料と前記第2の酸化物半導体層の材料は異なることを特徴とする半導体装置の作製方法。マトリクス回路と、前記マトリクス回路を駆動する駆動回路とを有し、前記駆動回路は、第1の薄膜トランジスタを有し、前記マトリクス回路は、第2の薄膜トランジスタを有し、前記第1の薄膜トランジスタは、モリブデンを有する第1の導電層と、前記導電層上に設けられた酸化シリコン、窒化シリコン、又は酸化窒化シリコンを有する絶縁膜と、前記絶縁膜上に設けられた金属膜が酸化された第1の膜と、前記第1の膜上に設けられた、前記第1の層より厚い第1の酸化物半導体層と、前記第1の酸化物半導体層上に設けられた第2の導電層と、を有し、前記第2の薄膜トランジスタは、前記第1の導電層と、前記導電層上に設けられた酸化シリコン、窒化シリコン、又は酸化窒化シリコンを有する前記絶縁膜と、前記絶縁膜上に設けられた第2の酸化物半導体層と、前記第2の酸化物半導体層上に設けられた前記第2の導電層と、を有し、前記第1の薄膜トランジスタ及び前記第2の薄膜トランジスタを覆う保護膜を有し、前記第1及び第2の酸化物半導体層は、In-Sn-Zn-O系の半導体を含み、前記保護膜は、酸化アルミニウムを有することを特徴とする半導体装置。マトリクス回路と、前記マトリクス回路を駆動する駆動回路とを有し、前記駆動回路は、第1の薄膜トランジスタを有し、前記マトリクス回路は、第2の薄膜トランジスタを有し、前記第1の薄膜トランジスタは、モリブデンを有する第1の導電層と、前記導電層上に設けられた酸化シリコン、窒化シリコン、又は酸化窒化シリコンを有する絶縁膜と、前記絶縁膜上に設けられた金属膜が酸化された第1の膜と、前記第1の膜上に設けられた、前記第1の層より厚い第1の酸化物半導体層と、前記第1の酸化物半導体層上に設けられた第2の酸化物半導体層と、前記第2の酸化物半導体層上に設けられた第2の導電層と、を有し、前記第2の薄膜トランジスタは、前記第1の導電層と、前記導電層上に設けられた酸化シリコン、窒化シリコン、又は酸化窒化シリコンを有する前記絶縁膜と、前記絶縁膜上に設けられた第3の酸化物半導体層と、前記第3の酸化物半導体層上に設けられた第4の酸化物半導体層と、前記第4の酸化物半導体層上に設けられた前記第2の導電層と、を有し、前記第1の薄膜トランジスタ及び前記第2の薄膜トランジスタを覆う保護膜を有し、前記第1乃至第4の酸化物半導体層は、In-Sn-Zn-O系の半導体を含み、前記保護膜は、酸化アルミニウムを有することを特徴とする半導体装置。酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。また、同一基板上に複数種類の薄膜トランジスタの構造を作製して複数種類の回路を構成し、増加する工程数が少ない半導体装置の作製方法を提供することを課題の一つとする。絶縁表面上に金属薄膜を成膜した後、金属薄膜よりも膜厚の厚い酸化物半導体層を積層し、その後、加熱処理などの酸化処理を行うことで金属薄膜の一部または全部を酸化させる。金属薄膜としては、酸化処理により半導体を示す材料、例えばインジウム、亜鉛、錫、モリブデン、またはタングステンなどを用いることが好ましい。酸化させた金属薄膜は、第1の酸化物半導体層となり、その上に設けられている第2の酸化物半導体層との積層が得られる。なお、第1の酸化物半導体層は、第2の酸化物半導体層に比べて電気抵抗率が低い即ち、導電率が高いとする。また、第1の酸化物半導体層は、ゲート電極までの間隔距離が近い側に配置し、少なくともゲート絶縁膜に接する。この積層を用いて薄膜トランジスタを作製することによって、電気特性例えば電界効果移動度などの優れた薄膜トランジスタを実現することができる。本明細書で開示する発明の構成の一つは、絶縁表面上にゲート電極を形成し、ゲート電極上に絶縁層を形成し、絶縁層上に金属薄膜を形成し、金属薄膜上に酸化物半導体層を形成し、酸化物半導体層を形成した後、金属薄膜の少なくとも一部を酸化する酸化処理を行うことを特徴とする半導体装置の作製方法である。上記構成は、上記課題の少なくとも一つを解決する。金属薄膜は、スパッタリング法、真空蒸着法、または塗布法などを用いて形成する。金属薄膜の膜厚は、0nmよりも厚く10nm以下、好ましくは3nm以上5nm以下とする。また、異なる金属薄膜の積層を用いてもよく、その合計膜厚は10nm以下とする。なお、金属薄膜の少なくとも一部を酸化するとは、薄膜トランジスタとして機能し、スイッチング特性を示す程度に酸化する。即ち、ゲート電圧印加時とゲート電圧無印加状態とでソース電極とドレイン電極間に流れる電流がほとんど変化しない状態、またはソース電極とドレイン電極が導通状態となる状態とならないように金属薄膜を酸化させる。また、酸化処理は、酸素を含む雰囲気下、大気雰囲気下、窒素雰囲気下のいずれか一での加熱処理200°C~600°Cとする。窒素雰囲気下においても、加熱処理を行うことで、金属薄膜は、金属薄膜の上に接して形成されている酸化物半導体層第2の酸化物半導体層の酸素と結合し、酸化する。この場合、金属薄膜の存在により第2の酸化物半導体層の酸素が引き抜かれ、第2の酸化物半導体層に酸素欠損領域を形成することもできる。また、窒素雰囲気下の加熱処理に限らず、酸素を含む雰囲気下や大気雰囲気下で加熱することによっても金属薄膜の存在により、第2の酸化物半導体層の酸素が引き抜かれ、第2の酸化物半導体層に酸素欠損領域を形成することもできる。第2の酸化物半導体層に酸素欠損領域を形成することによって、電界効果移動度を向上させることができる。また、金属薄膜の材料によっては、この加熱処理により上に形成されている酸化物半導体層との界面が不明確になる場合もあるが、ゲート絶縁層側の酸化物半導体層、即ち酸化物半導体層の下層部と、酸化物半導体層の上層部とで異なる電気特性を示す。なお、第2の酸化物半導体層は、In、M、またはZnを含む酸化物半導体であり、Mは、Ga、Fe、Ni、Mn、またはCoなどから選ばれた一の金属元素又は複数の金属元素を示す。ただし、Mは、CdやHgの如き元素、即ち、人体にとって有毒な物質を含まないものとする。本明細書において、MとしてGaを用いる場合は、この薄膜をIn-Ga-Zn-O系非単結晶膜とも呼ぶ。また、本明細書において、In、Ga、及びZnを含む酸化物半導体膜を用いて形成された半導体層をIGZO半導体層とも記す。また、上記酸化物半導体において、Mとして含まれる金属元素の他に、不純物元素としてFe、Niその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。また、第2の酸化物半導体層には絶縁性の不純物を含ませても良い。当該不純物として、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物が適用される。これらの絶縁性酸化物、絶縁性窒化物、若しくは絶縁性酸化窒化物は、酸化物半導体の電気伝導性を損なわない濃度で添加される。酸化物半導体に絶縁性の不純物を含ませることにより、該酸化物半導体の結晶化を抑制することができる。酸化物半導体の結晶化を抑制することにより、薄膜トランジスタの特性を安定化することが可能となる。In-Ga-Zn-O系酸化物半導体に酸化シリコンなどの不純物を含ませておくことで、300°C乃至600°Cの熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。In-Ga-Zn-O系酸化物半導体層をチャネル形成領域とする薄膜トランジスタの製造過程では、熱処理を行うことでS値subthresholdswingvalueや電界効果移動度を向上させることが可能であるが、そのような場合でも薄膜トランジスタがノーマリーオンになってしまうのを防ぐことができる。また、当該薄膜トランジスタに熱ストレス、バイアスストレスが加わった場合でもしきい値電圧の変動を防ぐことができる。薄膜トランジスタのチャネル形成領域に適用する酸化物半導体として上記の他にも、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系、In-Zn-O系、Sn-Zn-O系、Al-Zn-O系、In-O系、Sn-O系、Zn-O系の酸化物半導体を適用することができる。すなわち、これらの酸化物半導体に結晶化を抑制し非晶質状態を保持させる不純物を加えることによって、薄膜トランジスタの特性を安定化させることができる。当該不純物は、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などである。例えば、酸化シリコンを添加したIn-Sn-Zn-O系酸化物半導体をスパッタ法で成膜する場合には、ターゲットとしてIn2O3、SnO2、ZnO、SiO2を所定の割合で焼結させたターゲットを用いる。また、酸化シリコンを添加したIn-Al-Zn-O系酸化物半導体の場合には、ターゲットとしてIn2O3、Al2O3、ZnO、SiO2を所定の割合で焼結させたターゲットを用いて成膜する。また、薄膜トランジスタのn層に適用する酸化物半導体としては、窒素を含ませたIn-Ga-Zn-O系非単結晶膜、即ちIn-Ga-Zn-O―N系非単結晶膜IGZON膜とも呼ぶを用いてもよい。このIn-Ga-Zn-O―N系非単結晶膜は、窒素ガスを含む雰囲気中でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを用いて成膜して得たインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を加熱処理することで得られる。また、第2の酸化物半導体層の膜厚は、少なくとも金属薄膜の膜厚よりも厚くすることが好ましく、例えば金属薄膜の膜厚の2倍以上、具体的には30nm以上とし、好ましくは60nm以上150nm以下とする。また、第2の酸化物半導体層は、金属薄膜と同じ元素を少なくとも一含むことが好ましく、第2の酸化物半導体層中に金属薄膜と同じ元素を少なくとも一含んでいれば、同じエッチング溶液やエッチングガスで第2の酸化物半導体層と金属薄膜とを同じエッチング工程で除去することができるため、工程数を減らすことができる。また、同一基板上にマトリクス回路と駆動回路を作製することで半導体装置の製造コストを削減する。駆動回路は、例えば、論理回路などの高速動作を優先する回路を含んでいる。このような回路には、第1の酸化物半導体層と第2の酸化物半導体層の積層を用いる薄膜トランジスタを用いて構成し、画素部を構成するマトリクス回路は第3の酸化物半導体層の単層を用いる薄膜トランジスタを用いて構成する。こうすることで、論理回路などの高速動作を優先する回路と、マトリクス回路とで異なる構造の薄膜トランジスタを配置することができる。また、他の発明の構成の一つは、絶縁表面上にマトリクス回路と、該マトリクス回路を駆動する駆動回路とを有し、駆動回路は、第1のゲート絶縁膜を介して第1のゲート電極と重なる第1の酸化物半導体層と第2の酸化物半導体層の積層を有する第1の薄膜トランジスタを有し、マトリクス回路は、第2のゲート絶縁膜を介して第2のゲート電極と重なる第3の酸化物半導体層を有する第2の薄膜トランジスタを有し、第1の酸化物半導体層と第2の酸化物半導体層の材料は異なり、第2の酸化物半導体層と第3の酸化物半導体層の材料は同一である半導体装置である。上記構成は、上記課題の少なくとも一つを解決する。上記構成において、第1の薄膜トランジスタは、第1のゲート電極上に第1のゲート絶縁膜を有し、第1のゲート絶縁膜上に第1の酸化物半導体層を有し、第1の酸化物半導体層上に第2の酸化物半導体層を有し、第1の酸化物半導体層の電気抵抗率は、第2の酸化物半導体層の電気抵抗率よりも低い。また、上記構成において、第2の薄膜トランジスタは、第2のゲート電極上に第2のゲート絶縁膜を有し、第2のゲート絶縁膜上に第3の酸化物半導体層を有する。また、上記構成を得るための作製工程も発明の一つであり、その構成は、同一基板上にマトリクス回路と、該マトリクス回路を駆動する駆動回路とを有する半導体装置の作製方法であり、基板のマトリクス回路領域及び駆動回路領域上に第1の酸化物半導体層を形成し、マトリクス回路領域上の第1の酸化物半導体層を除去するエッチングを行い、駆動回路領域の第1の酸化物半導体層上に第2の酸化物半導体層と、マトリクス回路領域上に第3の酸化物半導体層を形成し、駆動回路領域に第1の酸化物半導体層と第2の酸化物半導体層の積層を用いた第1の薄膜トランジスタと、マトリクス回路領域に第3の酸化物半導体層を用いた第2の薄膜トランジスタとを形成する半導体装置の作製方法である。また、選択的に形成した金属薄膜を酸化して第1の酸化物半導体層を形成することもできる。この作製工程も発明の一つであり、その構成は、同一基板上にマトリクス回路と、該マトリクス回路を駆動する駆動回路とを有する半導体装置の作製方法であり、基板のマトリクス回路領域及び駆動回路領域上に金属薄膜を形成し、マトリクス回路領域上の金属薄膜を除去するエッチングを行い、酸化物半導体層を駆動回路領域の金属薄膜上と、マトリクス回路領域上に形成し、酸化物半導体層を形成した後、金属薄膜の酸化処理を行って駆動回路領域に第1の酸化物半導体層と第2の酸化物半導体層の積層を用いた第1の薄膜トランジスタと、マトリクス回路領域に第3の酸化物半導体層を用いた第2の薄膜トランジスタとを形成する半導体装置の作製方法である。上記作製方法に関する各構成において、第1の酸化物半導体層の電気抵抗率は、第2の酸化物半導体層の電気抵抗率よりも低い。また、上記作製方法に関する各構成において、第1の酸化物半導体層と第2の酸化物半導体層の材料は異なり、第2の酸化物半導体層と第3の酸化物半導体層の材料は同一である。本明細書において、上、下、側、水平、垂直等の方向を表す文言は、基板表面の上にデバイスを配置した場合の基板面を基準とする方向を指す。積層の酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置を実現できる。また、同一基板上に積層の酸化物半導体層を有する薄膜トランジスタと、単層の酸化物半導体層を有する薄膜トランジスタを作製して複数種類の回路を構成することができる。本発明の実施形態の一について、以下に説明する。実施の形態の一について、図面を用いて詳細に説明する。但し、以下の説明に限定されず、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。実施の形態1図1A、図1B、図1C、及び図1Dに駆動回路に用いる第1の薄膜トランジスタ430と、画素部マトリクス回路とも呼ぶに用いる第2の薄膜トランジスタ170とを同一基板上に設ける作製例の一を示す。本実施の形態では、同一基板上に異なる構造の薄膜トランジスタを形成し、高速動作可能な駆動回路と大きなオンオフ比の薄膜トランジスタを有する画素部とを有する新規構造及び新規の作製方法を提供する。また、本実施の形態では、酸化物半導体層の積層をチャネル形成領域とする薄膜トランジスタの新規の作製方法も提供する。画素部を駆動するための駆動回路は、高速駆動が必要とされ、インバータ回路、容量、または抵抗などを用いて構成する。2つのnチャネル型TFTを組み合わせてインバータ回路を形成する場合、エンハンスメント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合以下、EDMOS回路というと、エンハンスメント型TFT同士で形成する場合以下、EEMOS回路というがある。なお、nチャネル型TFTのしきい値電圧が正の場合は、エンハンスメント型トランジスタと定義し、nチャネル型TFTのしきい値電圧が負の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うものとする。また、画素部の薄膜トランジスタは、画素電極への電圧印加のオンオフを切り替えるため、大きなオンオフ比が必要とされる。オンオフ比とは、オフ電流とオン電流の比率ION/IOFFであり、大きいほどスイッチング特性に優れていると言え、表示のコントラスト向上に寄与する。なお、オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。また、オフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、n型のトランジスタの場合には、ゲート電圧がトランジスタのしきい値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。このように、高コントラスト、及び低消費電力駆動を実現するためには、画素部にエンハンスメント型トランジスタを用いることが好ましい。このように、画素部と駆動回路とでは優先される電気特性が異なるため、それぞれ異なる構造の薄膜トランジスタを用いることが好ましく、本実施の形態では、その作製方法の一例を以下に示す。まず、絶縁表面を有する基板400上に第1のゲート電極401及び第2のゲート電極101を設ける。第1のゲート電極401及び第2のゲート電極101の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。例えば、第1のゲート電極401及び第2のゲート電極101の2層の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。また、Caを含む銅層上にバリア層となるCaを含む酸化銅層の積層や、Mgを含む銅層上にバリア層となるMgを含む酸化銅層の積層もある。また、3層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。次いで、第1のゲート電極401及び第2のゲート電極101上を覆うゲート絶縁層403を形成する。ゲート絶縁層403はスパッタ法、PCVD法などを用い、膜厚を50~400nmとする。例えば、ゲート絶縁層403としてスパッタ法により酸化シリコン膜を用い、100nmの厚さで形成する。勿論、ゲート絶縁層403はこのような酸化シリコン膜に限定されるものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。積層する場合、例えば、PCVD法により窒化シリコン膜を形成し、その上にスパッタ法で酸化シリコン膜を成膜すればよい。また、ゲート絶縁層403として酸化窒化シリコン膜、または窒化シリコン膜などを用いる場合、ガラス基板からの不純物、例えばナトリウムなどが拡散し、後に上方に形成する酸化物半導体に侵入することをブロックすることができる。また、ゲート絶縁層403として、有機シランガスを用いたCVD法により酸化シリコン層を形成することも可能である。有機シランガスとしては、珪酸エチルTEOS:化学式SiOC2H54、テトラメチルシランTMS:化学式SiCH34、テトラメチルシクロテトラシロキサンTMCTS、オクタメチルシクロテトラシロキサンOMCTS、ヘキサメチルジシラザンHMDS、トリエトキシシランSiHOC2H53、トリスジメチルアミノシランSiHNCH323等のシリコン含有化合物を用いることができる。次に、ゲート絶縁層403上に、インジウム、亜鉛、錫、モリブデン、またはタングステンなどの金属薄膜を形成する。また、これらの合金薄膜、またはこれらの積層膜を用いることもできる。金属薄膜は、スパッタリング法、真空蒸着法、または塗布法を用いて形成する。ここでは、蒸着法を用いてインジウム膜を0nmよりも厚く10nm以下、好ましくは3nm以上5nm以下で形成する。なお、金属薄膜としては、後の加熱処理によって後に金属薄膜上に接して形成される酸化物半導体層よりも電気抵抗率の低い酸化物となる材料を用いる。また、金属薄膜の材料や成膜条件によっては、ゲート絶縁層403の表面を覆う膜ではなく、ゲート絶縁層403の一部が露出する状態、例えば金属がクラスター状に分散して存在する場合もある。金属がクラスター状に分散して存在する場合であっても、後の酸化処理により酸化物半導体となるのであれば、薄膜トランジスタの電界移動度を向上させることができる。また、クラスター状に金属を分散させる場合、その金属として上述した材料に限らず、アルミニウムや銅などを用いることができ、さらにその上にインジウムの金属薄膜を成膜することによって薄膜トランジスタの電気特性向上を図ってもよい。次いで、フォトリソグラフィ技術を用いて金属薄膜を選択的に除去する。この除去工程としてはウェットエッチングやドライエッチングを用いることができる。こうして駆動回路領域に金属薄膜470を設ける。この段階での状態を示す断面工程図が図1Aに相当する。なお、フォトリソグラフィ技術を用いる場合、金属薄膜は大気に曝されるため、金属薄膜の材料によっては、表面に自然酸化膜が形成される。なお、自然酸化膜が形成されたとしても酸化物半導体層の一部として機能させることができる。また、シャドーマスクを用いるスパッタ法により所望の領域以外を遮蔽し、所望の領域にのみ金属薄膜を形成してもよい。また、シャドーマスクを用いるスパッタ法により大気に曝すことなく、金属薄膜上に酸化物半導体層を成膜することもできる。こうすることによって金属薄膜と酸化物半導体層の界面を清浄に保つことができ、フォトマスク数を低減することもできる。次いで、金属薄膜470上及びゲート絶縁層403上に酸化物半導体層を形成する。酸化物半導体層の膜厚は、金属薄膜470の膜厚よりも厚くすることが好ましく、具体的には、30nm以上とし、好ましくは60nm以上150nm以下とする。本実施の形態では酸化物半導体層として第1のIn-Ga-Zn-O系非単結晶膜を成膜する。直径8インチのInインジウム、Gaガリウム、及びZn亜鉛を含む酸化物半導体ターゲットモル数比でIn2O3:Ga2O3:ZnO=1:1:1を用いて、基板とターゲットの間との距離を170mm、圧力0.4Pa、直流DC電源0.5kW、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流DC電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。スパッタ法によりIn-Ga-Zn-O系酸化物半導体層を形成する場合において、In、Ga、及びZnを含む酸化物半導体ターゲットに、絶縁性の不純物を含ませておいても良い。当該不純物は、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などである。例えば、酸化物半導体ターゲットに、SiO2を0.1重量以上10重量以下、好ましくは1重量以上6重量以下の割合で含ませておくことが好ましい。酸化物半導体に絶縁性の不純物を含ませることにより、成膜される酸化物半導体をアモルファス化することが容易となる。また、酸化物半導体膜を熱処理した場合に、結晶化してしまうのを抑制することができる。In-Ga-Zn-O系の酸化物半導体の他にも、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系、In-Zn-O系、Sn-Zn-O系、Al-Zn-O系、In-O系、Sn-O系、Zn-O系の酸化物半導体に絶縁性の不純物を含ませることで同様な効果を得ることができる。例えば、酸化シリコンを添加したIn-Sn-Zn-O系酸化物半導体をスパッタ法で成膜する場合には、ターゲットとしてIn2O3、SnO2、ZnO、SiO2を所定の割合で焼結させたターゲットを用いる。また、酸化シリコンを添加したIn-Al-Zn-O系酸化物半導体の場合には、ターゲットとしてIn2O3、Al2O3、ZnO、SiO2を所定の割合で焼結させたターゲットを用いて成膜する。次いで、大気に曝すことなく、第1のIn-Ga-Zn-O系非単結晶膜よりも低抵抗の酸化物半導体膜本実施の形態では第2のIn-Ga-Zn-O系非単結晶膜をスパッタ法で成膜する。ここでは、In2O3:Ga2O3:ZnO=1:1:1としたターゲットを用い、成膜条件は、圧力を0.4Paとし、電力を500Wとし、成膜温度を室温とし、アルゴンガス流量40sccmを導入してスパッタ成膜を行う。In2O3:Ga2O3:ZnO=1:1:1としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ1nm~10nmの結晶粒を含むIn-Ga-Zn-O系非単結晶膜が形成されることがある。なお、ターゲットの成分比、成膜圧力0.1Pa~2.0Pa、電力250W~3000W:8インチφ、温度室温~100°C、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、1nm~10nmの範囲で調節されうると言える。第2のIn-Ga-Zn-O系非単結晶膜の膜厚は、5nm~20nmとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第2のIn-Ga-Zn-O系非単結晶膜の膜厚は、5nmとする。第1のIn-Ga-Zn-O系非単結晶膜は、第2のIn-Ga-Zn-O系非単結晶膜の成膜条件と異ならせる。例えば、第2のIn-Ga-Zn-O系非単結晶膜の成膜条件における酸素ガス流量とアルゴンガス流量の比よりも第1のIn-Ga-Zn-O系非単結晶膜の成膜条件における酸素ガス流量の占める比率が多い条件とする。具体的には、第2のIn-Ga-Zn-O系非単結晶膜の成膜条件は、希ガスアルゴン、又はヘリウムなど雰囲気下または酸素ガス10以下、アルゴンガス90以上とし、第1のIn-Ga-Zn-O系非単結晶膜の成膜条件は、酸素雰囲気下又は酸素ガス流量とアルゴンガス流量の比1:1以上とする。なお、本実施の形態では、第2のIn-Ga-Zn-O系非単結晶膜を設ける例を示したが特に限定されず、設けなくともよい。スパッタ法にはスパッタ用電源に高周波電源を用いるRFスパッタ法と、DCスパッタ法があり、さらにパルス的にバイアスを与えるパルスDCスパッタ法もある。また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ法を用いるスパッタ装置がある。また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、第1のIn-Ga-Zn-O系非単結晶膜及び第2のIn-Ga-Zn-O系非単結晶膜をエッチングする。ここではITO07N関東化学社製を用いたウェットエッチングにより、不要な部分を除去して第1のIn-Ga-Zn-O系非単結晶膜である酸化物半導体膜485a、485b、第2のIn-Ga-Zn-O系非単結晶膜である酸化物半導体膜486a、486bを形成する。また、金属薄膜470として、インジウム膜や亜鉛膜や錫膜を用いた場合、同じITO07N関東化学社製によってエッチングされる。本実施の形態ではインジウム膜を用いる例であるため、金属薄膜470は、第1のIn-Ga-Zn-O系非単結晶膜である酸化物半導体膜485aとほぼ同じ上面形状となる。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。この段階での断面図を図1Bに示す。また、上記エッチング工程で金属薄膜470が残る場合には、上記エッチング工程用いたレジストマスクをそのまま用いて、エッチャントやエッチングガスを変更して金属薄膜を選択的に除去するエッチング工程を行えばよい。次いで、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してゲート電極層と同じ材料の配線や電極層に達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する場合にコンタクトホールを形成する。なお、ここではフォトリソグラフィー工程を行って、後に形成する導電膜と直接接続するためのコンタクトホールを形成する例を示したが、特に限定されず、後で画素電極との接続のためのコンタクトホールと同じ工程でゲート電極層に達するコンタクトホールを形成し、画素電極と同じ材料で電気的な接続を行ってもよい。画素電極と同じ材料で電気的な接続を行う場合にはマスク数を1枚削減することができる。次に、第2のIn-Ga-Zn-O系非単結晶膜である酸化物半導体膜486a、486b及びゲート絶縁層403上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成する。導電膜の材料としては、Al、Cr、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、200°C~600°Cの熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。Al単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。Alと組み合わせる耐熱性導電性材料としては、チタンTi、タンタルTa、タングステンW、モリブデンMo、クロムCr、Ndネオジム、Scスカンジウムから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金、または上述した元素を成分とする窒化物で形成する。ここでは、導電膜としてチタン膜の単層構造とする。また、導電膜は、2層構造としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜としてTi膜と、そのTi膜上に重ねてNdを含むアルミニウムAl-Nd膜を積層し、さらにその上にTi膜を成膜する3層構造としてもよい。導電膜は、シリコンを含むアルミニウム膜の単層構造としてもよい。次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素部にソース電極層又はドレイン電極層105a、105b、ソース領域又はドレイン領域として機能するn層104a、104bを形成し、駆動回路部にソース電極層又はドレイン電極層として機能する第1配線409、第2配線410、ソース領域又はドレイン領域として機能するn層406a、406bを形成する。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば導電膜としてアルミニウム膜、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングを行うことができる。ここでは、アンモニア過水過酸化水素:アンモニア:水=5:2:2を用いたウェットエッチングにより、Ti膜である導電膜をエッチングしてソース電極層又はドレイン電極層を形成し、第2のIn-Ga-Zn-O系非単結晶膜をエッチングしてn層104a、104bを形成する。このエッチング工程において、酸化物半導体層の露出領域も一部エッチングされ、酸化物半導体層103となる。よってn層104a、104bの間の酸化物半導体層103のチャネル領域は膜厚の薄い領域となる。ソース電極層又はドレイン電極層105a、105b、n層104a、104bのエッチングをアンモニア過水のエッチング材によって同一工程で行うため、図1Cに示すように、ソース電極層又はドレイン電極層105a、105b及びn層104a、104bの端部は一致し、連続的な構造となっている。以上の工程で画素部には、酸化物半導体層103をチャネル形成領域とする第2の薄膜トランジスタ170が作製できる。次いで、200°C~600°C、代表的には300°C~500°Cの熱処理光アニールも含むを行う。ここでは炉に入れ、窒素雰囲気下で350°C、1時間の熱処理を行う。この熱処理は、金属薄膜470の一部または全部を酸化する酸化処理とも呼ぶ。本実施の形態では、酸化インジウム膜となり第1の酸化物半導体層471となる。以上の工程で駆動回路には、第1の酸化物半導体層471と第2の酸化物半導体層405の積層を有する第1の薄膜トランジスタ430が作製できる。この段階での断面図を図1Cに示した。また、この熱処理によりIn-Ga-Zn-O系非単結晶膜の原子レベルの再配列が行われる。なお、熱処理を行うタイミングは、第2のIn-Ga-Zn-O系非単結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。なお、図1Cでは熱処理前後で金属薄膜470の膜厚と、その金属薄膜が酸化した後の第1の酸化物半導体層の膜厚はほぼ同一として図示しているが、酸化によって熱処理前の金属薄膜の膜厚よりも第1の酸化物半導体層471の膜厚が厚くなることもある。また、第1の酸化物半導体層471の膜厚が厚くなることによって、上の第2の酸化物半導体層405の膜厚が熱処理前よりも薄くなる場合もある。次いで、レジストマスクを除去し、第1の薄膜トランジスタ430及び第2の薄膜トランジスタ170を覆う保護絶縁層412を形成する。保護絶縁層412はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または酸化タンタル膜などの単層またはこれらの積層を用いることができる。保護絶縁層412は、膜厚を50~400nmとする。次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁層412のエッチングによりソース電極層又はドレイン電極層105bに達するコンタクトホールを形成する。次いで、レジストマスクを除去し、導電膜を形成した後、フォトリソグラフィー工程を行い、レジストマスクを形成し、導電膜のエッチングによりソース電極層又はドレイン電極層105bと電気的に接続する第1の電極472を形成する。次いで、隣り合う画素の第1の電極との絶縁を図るための隔壁として機能する絶縁層473を形成する。次いで、第1の電極472上に発光層を含む有機化合物層475を形成し、さらにその上に第2の電極474を形成する。発光素子は、少なくとも第1の電極472と、発光層を含む有機化合物層475と、第2の電極474とを有する。この段階での断面図を図1Dに示した。なお、本実施の形態では発光素子を用いた発光表示装置の一例を示したが特に限定されず、液晶表示装置や電子ペーパーを作製することができる。液晶表示装置や発光表示装置や電子ペーパーに用いるゲート線駆動回路またはソース線駆動回路などの周辺回路に対して、積層の酸化物半導体を用いた薄膜トランジスタを用い、高速駆動や、低消費電力化を図ることができる。また、工程数を大幅に増加させることなく、同一基板上に画素部と駆動回路との両方を設けることができる。同一基板上に、画素部以外の様々な回路を設けることにより、表示装置の製造コストを低減することができる。実施の形態2本実施の形態では、2つのnチャネル型の薄膜トランジスタを用いてインバータ回路を構成する例を以下に説明する。このインバータ回路は駆動回路の一部として用いる。なお、実施の形態1に示す第1の薄膜トランジスタ430と図2Aに示す第1の薄膜トランジスタ430は同一であるため、詳細な説明は省略することとする。本実施の形態では、絶縁表面を有する基板上に高速動作可能な駆動回路を有する新規構造及び新規の作製方法を提供する。また、同一基板上に酸化物半導体層の積層をチャネル形成領域とする第1の薄膜トランジスタと、酸化物半導体層の単層をチャネル形成領域とする第2の薄膜トランジスタの新規の作製方法も提供する。駆動回路のインバータ回路の断面構造を図2Aに示す。図2Aにおいて、基板400上に第1のゲート電極401及び第2のゲート電極402を設ける。また、第1のゲート電極401及び第2のゲート電極402を覆うゲート絶縁層403を有する。ゲート絶縁層403上には、第1のゲート電極401と重なる位置に第1の酸化物半導体層471と第2の酸化物半導体層405の積層を有し、第2のゲート電極402と重なる位置に第3の酸化物半導体層451と第4の酸化物半導体層407の積層を設ける。また、第2の酸化物半導体層405上方または第4の酸化物半導体層407上方に第1配線409、第2配線410、及び第3配線411を設け、第2の配線410は、ゲート絶縁層403に形成されたコンタクトホール404を介して第2のゲート電極402と直接接続する。なお、コンタクトホール404を形成する工程順序はゲート絶縁層403の形成後であれば、特に限定されず、例えば、後に行われる酸化物半導体膜のエッチングの後や、さらにその後の加熱処理後にコンタクトホール404を形成してもよい。なお、第2の酸化物半導体層405と第1配線409の間には、n層406aを設け、第2の酸化物半導体層405と第2配線410の間には、n層406bを設ける。また、第4の酸化物半導体層407と第2配線410の間には、n層408aを設け、第4の酸化物半導体層407と第3配線411の間にはn層408bを設ける。第1の薄膜トランジスタ430は、第1のゲート電極401と、ゲート絶縁層403を介して第1のゲート電極401と重なる位置に第1の酸化物半導体層471と第2の酸化物半導体層405の積層を有し、第1配線409は、接地電位の電源線接地電源線である。この接地電位の電源線は、負の電圧VDLが印加される電源線負電源線としてもよい。また、第2の薄膜トランジスタ431は、第2のゲート電極402と、ゲート絶縁層403を介して第2のゲート電極402と重なる位置に第3の酸化物半導体層451と第4の酸化物半導体層407の積層を有し、第3配線411は、正の電圧VDDが印加される電源線正電源線である。図2Aに示すように、第2の酸化物半導体層405と第4の酸化物半導体層407の両方に電気的に接続する第2の配線410は、ゲート絶縁層403に形成されたコンタクトホール404を介して第2の薄膜トランジスタ431の第2のゲート電極402と直接接続する。第2の配線410と第2のゲート電極402とを直接接続させることにより、良好なコンタクトを得ることができ、接触抵抗を低減することができる。第2のゲート電極402と第2配線410を他の導電膜、例えば透明導電膜を介して接続する場合に比べて、コンタクトホールの数の低減、コンタクトホールの数の低減による占有面積の縮小を図ることができる。また、駆動回路のインバータ回路の上面図を図2Cに示す。図2Cにおいて、鎖線Z1-Z2で切断した断面が図2Aに相当する。また、EDMOS回路の等価回路を図2Bに示す。図2A及び図2C示す回路接続は、図2Bに相当し、第1の薄膜トランジスタ430をエンハンスメント型のnチャネル型トランジスタとし、第2の薄膜トランジスタ431をデプレッション型のnチャネル型トランジスタとする例である。また、図2では、EDMOS回路の例を示したが、EEMOS回路を用いることもできる。EEMOS回路の等価回路を図3に示す。図3の等価回路においては、どちらもエンハンスメント型のnチャネル型トランジスタとする組み合わせでもよいし、第1の薄膜トランジスタ460をエンハンスメント型のnチャネル型トランジスタとし、もう一方のトランジスタである第2の薄膜トランジスタ461をデプレッション型のnチャネル型トランジスタとする組み合わせでもよく、どちらの組み合わせを用いても駆動回路を構成することができる。どちらも同じエンハンスメント型のnチャネル型トランジスタとする組み合わせで作製できる図3の回路構成を駆動回路に用いることは、画素部に用いるトランジスタも同じエンハンスメント型のnチャネル型トランジスタとするため作製工程が増大せず、好ましいと言える。また、実施の形態1においては、金属薄膜と酸化物半導体層を積層した後、金属薄膜を酸化させて第1の酸化物半導体層と第2の酸化物半導体層の積層を作製する一例を示したが特に限定されない。例えば、第1の酸化物半導体層を全面に形成した後、駆動回路の第1の酸化物半導体層をレジストで覆った状態で画素部の領域をエッチングで除去し、レジストを除去した後、全面に第2の酸化物半導体層を形成する製造工程としてもよい。このような製造工程とすれば、同一基板上に単層の酸化物半導体層を用いた薄膜トランジスタを配置した画素部と、積層の酸化物半導体層を用いた薄膜トランジスタを配置した駆動回路とを形成することができる。また、本実施の形態は実施の形態1と自由に組み合わせることができる。実施の形態3半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。画素部に配置する薄膜トランジスタは、実施の形態1に従って形成する。また、薄膜トランジスタはnチャネル型TFTであるため、駆動回路のうち、nチャネル型TFTで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図4Aに示す。図4Aに示す表示装置は、基板5300上に表示素子を備えた画素を複数有する画素部5301と、各画素を選択する走査線駆動回路5302と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路5303とを有する。また、実施の形態1に示す薄膜トランジスタは、nチャネル型TFTであり、nチャネル型TFTで構成する信号線駆動回路について図5を用いて説明する。図5に示す信号線駆動回路は、ドライバIC5601、スイッチ群5602_1~5602_M、第1の配線5611、第2の配線5612、第3の配線5613及び配線5621_1~5621_Mを有する。スイッチ群5602_1~5602_Mそれぞれは、第1の薄膜トランジスタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜トランジスタ5603cを有する。画素部5301は、信号線駆動回路5303から列方向に伸張して配置された複数の信号線S1~Sm図示せず。により信号線駆動回路5303と接続され、走査線駆動回路5302から行方向に伸張して配置された複数の走査線G1~Gn図示せず。により走査線駆動回路5302と接続され、信号線S1~Sm並びに走査線G1~Gnに対応してマトリクス状に配置された複数の画素図示せず。を有する。そして、各画素は、信号線Sj信号線S1~Smのうちいずれか一、走査線Gi走査線G1~Gnのうちいずれか一と接続される。ドライバIC5601は第1の配線5611、第2の配線5612、第3の配線5613及び配線5621_1~5621_Mに接続される。そして、スイッチ群5602_1~5602_Mそれぞれは、第1の配線5611、第2の配線5612、第3の配線5613及びスイッチ群5602_1~5602_Mそれぞれに対応した配線5621_1~5621_Mに接続される。そして、配線5621_1~5621_Mそれぞれは、第1の薄膜トランジスタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜トランジスタ5603cを介して、3つの信号線に接続される。例えば、J列目の配線5621_J配線5621_1~配線5621_Mのうちいずれか一は、スイッチ群5602_Jが有する第1の薄膜トランジスタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜トランジスタ5603cを介して、信号線Sj-1、信号線Sj、信号線Sj1に接続される。なお、第1の配線5611、第2の配線5612、第3の配線5613には、それぞれ信号が入力される。なお、ドライバIC5601は、単結晶半導体基板上に形成されていることが望ましい。さらに、スイッチ群5602_1~5602_Mは、画素部と同一基板上に形成されていることが望ましい。したがって、ドライバIC5601とスイッチ群5602_1~5602_MとはFPCなどを介して接続するとよい。次に、図5に示した信号線駆動回路の動作について、図6のタイミングチャートを参照して説明する。なお、図6のタイミングチャートは、i行目の走査線Giが選択されている場合のタイミングチャートを示している。さらに、i行目の走査線Giの選択期間は、第1のサブ選択期間T1、第2のサブ選択期間T2及び第3のサブ選択期間T3に分割されている。さらに、図5の信号線駆動回路は、他の行の走査線が選択されている場合でも図6と同様の動作をする。なお、図6のタイミングチャートは、J列目の配線5621_Jが第1の薄膜トランジスタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜トランジスタ5603cを介して、信号線Sj-1、信号線Sj、信号線Sj1に接続される場合について示している。なお、図6のタイミングチャートは、i行目の走査線Giが選択されるタイミング、第1の薄膜トランジスタ5603aのオンオフのタイミング5703a、第2の薄膜トランジスタ5603bのオンオフのタイミング5703b、第3の薄膜トランジスタ5603cのオンオフのタイミング5703c及びJ列目の配線5621_Jに入力される信号5721_Jを示している。なお、配線5621_1~配線5621_Mには第1のサブ選択期間T1、第2のサブ選択期間T2及び第3のサブ選択期間T3において、それぞれ別のビデオ信号が入力される。例えば、第1のサブ選択期間T1において配線5621_Jに入力されるビデオ信号は信号線Sj-1に入力され、第2のサブ選択期間T2において配線5621_Jに入力されるビデオ信号は信号線Sjに入力され、第3のサブ選択期間T3において配線5621_Jに入力されるビデオ信号は信号線Sj1に入力される。さらに、第1のサブ選択期間T1、第2のサブ選択期間T2及び第3のサブ選択期間T3において、配線5621_Jに入力されるビデオ信号をそれぞれData_j-1、Data_j、Data_j1とする。図6に示すように、第1のサブ選択期間T1において第1の薄膜トランジスタ5603aがオンし、第2の薄膜トランジスタ5603b及び第3の薄膜トランジスタ5603cがオフする。このとき、配線5621_Jに入力されるData_j-1が、第1の薄膜トランジスタ5603aを介して信号線Sj-1に入力される。第2のサブ選択期間T2では、第2の薄膜トランジスタ5603bがオンし、第1の薄膜トランジスタ5603a及び第3の薄膜トランジスタ5603cがオフする。このとき、配線5621_Jに入力されるData_jが、第2の薄膜トランジスタ5603bを介して信号線Sjに入力される。第3のサブ選択期間T3では、第3の薄膜トランジスタ5603cがオンし、第1の薄膜トランジスタ5603a及び第2の薄膜トランジスタ5603bがオフする。このとき、配線5621_Jに入力されるData_j1が、第3の薄膜トランジスタ5603cを介して信号線Sj1に入力される。以上のことから、図5の信号線駆動回路は、1ゲート選択期間を3つに分割することで、1ゲート選択期間中に1つの配線5621から3つの信号線にビデオ信号を入力することができる。したがって、図5の信号線駆動回路は、ドライバIC5601が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約1/3にすることができる。接続数が約1/3になることによって、図5の信号線駆動回路は、信頼性、歩留まりなどを向上できる。なお、図5のように、1ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある1つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。例えば、3つ以上のサブ選択期間それぞれにおいて1つの配線から3つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、1ゲート選択期間を4つ以上のサブ選択期間に分割すると、1つのサブ選択期間が短くなる。したがって、1ゲート選択期間は、2つ又は3つのサブ選択期間に分割されることが望ましい。別の例として、図7のタイミングチャートに示すように、1つの選択期間をプリチャージ期間Tp、第1のサブ選択期間T1、第2のサブ選択期間T2、第3のサブ選択期間T3に分割してもよい。さらに、図7のタイミングチャートは、i行目の走査線Giが選択されるタイミング、第1の薄膜トランジスタ5603aのオンオフのタイミング5803a、第2の薄膜トランジスタ5603bのオンオフのタイミング5803b、第3の薄膜トランジスタ5603cのオンオフのタイミング5803c及びJ列目の配線5621_Jに入力される信号5821_Jを示している。図7に示すように、プリチャージ期間Tpにおいて第1の薄膜トランジスタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜トランジスタ5603cがオンする。このとき、配線5621_Jに入力されるプリチャージ電圧Vpが第1の薄膜トランジスタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜トランジスタ5603cを介してそれぞれ信号線Sj-1、信号線Sj、信号線Sj1に入力される。第1のサブ選択期間T1において第1の薄膜トランジスタ5603aがオンし、第2の薄膜トランジスタ5603b及び第3の薄膜トランジスタ5603cがオフする。このとき、配線5621_Jに入力されるData_j-1が、第1の薄膜トランジスタ5603aを介して信号線Sj-1に入力される。第2のサブ選択期間T2では、第2の薄膜トランジスタ5603bがオンし、第1の薄膜トランジスタ5603a及び第3の薄膜トランジスタ5603cがオフする。このとき、配線5621_Jに入力されるData_jが、第2の薄膜トランジスタ5603bを介して信号線Sjに入力される。第3のサブ選択期間T3では、第3の薄膜トランジスタ5603cがオンし、第1の薄膜トランジスタ5603a及び第2の薄膜トランジスタ5603bがオフする。このとき、配線5621_Jに入力されるData_j1が、第3の薄膜トランジスタ5603cを介して信号線Sj1に入力される。以上のことから、図7のタイミングチャートを適用した図5の信号線駆動回路は、サブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図7において、図6と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号CLK及びスタートパルス信号SPが入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素のトランジスタのゲート電極が接続されている。そして、1ライン分の画素のトランジスタを一斉にONにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。走査線駆動回路の一部に用いるシフトレジスタの一形態について図8及び図9を用いて説明する。図8にシフトレジスタの回路構成を示す。図8に示すシフトレジスタは、フリップフロップ5701_1~5701_nという複数のフリップフロップで構成される。また、第1のクロック信号、第2のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。図8のシフトレジスタの接続関係について説明する。図8のシフトレジスタは、i段目のフリップフロップ5701_iフリップフロップ5701_1~5701_nのうちいずれか一は、図9に示した第1の配線5501が第7の配線5717_i-1に接続され、図9に示した第2の配線5502が第7の配線5717_i1に接続され、図9に示した第3の配線5503が第7の配線5717_iに接続され、図9に示した第6の配線5506が第5の配線5715に接続される。また、図9に示した第4の配線5504が奇数段目のフリップフロップでは第2の配線5712に接続され、偶数段目のフリップフロップでは第3の配線5713に接続され、図9に示した第5の配線5505が第4の配線5714に接続される。ただし、1段目のフリップフロップ5701_1の図9に示す第1の配線5501は第1の配線5711に接続され、n段目のフリップフロップ5701_nの図9に示す第2の配線5502は第6の配線5716に接続される。なお、第1の配線5711、第2の配線5712、第3の配線5713、第6の配線5716を、それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線と呼んでもよい。さらに、第4の配線5714、第5の配線5715を、それぞれ第1の電源線、第2の電源線と呼んでもよい。次に、図8に示すフリップフロップの詳細について、図9に示す。図9に示すフリップフロップは、第1の薄膜トランジスタ5571、第2の薄膜トランジスタ5572、第3の薄膜トランジスタ5573、第4の薄膜トランジスタ5574、第5の薄膜トランジスタ5575、第6の薄膜トランジスタ5576、第7の薄膜トランジスタ5577及び第8の薄膜トランジスタ5578を有する。なお、第1の薄膜トランジスタ5571、第2の薄膜トランジスタ5572、第3の薄膜トランジスタ5573、第4の薄膜トランジスタ5574、第5の薄膜トランジスタ5575、第6の薄膜トランジスタ5576、第7の薄膜トランジスタ5577及び第8の薄膜トランジスタ5578は、nチャネル型トランジスタであり、ゲートソース間電圧Vgsがしきい値電圧Vthを上回ったとき導通状態になるものとする。図9において、第3の薄膜トランジスタ5573のゲート電極は、電源線と電気的に接続されている。また、第3の薄膜トランジスタ5573と第4の薄膜トランジスタ5574の接続させた回路図9中鎖線で囲んだ回路は、図2Aに示す回路構成に相当すると言える。ここでは全ての薄膜トランジスタは、エンハンスメント型のnチャネル型トランジスタとする例を示すが、特に限定されず、例えば、第3の薄膜トランジスタ5573は、デプレッション型のnチャネル型トランジスタを用いても駆動回路を駆動させることもできる。次に、図9に示すフリップフロップの接続構成について、以下に示す。第1の薄膜トランジスタ5571の第1の電極ソース電極またはドレイン電極の一方が第4の配線5504に接続され、第1の薄膜トランジスタ5571の第2の電極ソース電極またはドレイン電極の他方が第3の配線5503に接続される。第2の薄膜トランジスタ5572の第1の電極が第6の配線5506に接続され、第2の薄膜トランジスタ5572第2の電極が第3の配線5503に接続される。第3の薄膜トランジスタ5573の第1の電極が第5の配線5505に接続され、第3の薄膜トランジスタ5573の第2の電極が第2の薄膜トランジスタ5572のゲート電極に接続され、第3の薄膜トランジスタ5573のゲート電極が第5の配線5505に接続される。第4の薄膜トランジスタ5574の第1の電極が第6の配線5506に接続され、第4の薄膜トランジスタ5574の第2の電極が第2の薄膜トランジスタ5572のゲート電極に接続され、第4の薄膜トランジスタ5574のゲート電極が第1の薄膜トランジスタ5571のゲート電極に接続される。第5の薄膜トランジスタ5575の第1の電極が第5の配線5505に接続され、第5の薄膜トランジスタ5575の第2の電極が第1の薄膜トランジスタ5571のゲート電極に接続され、第5の薄膜トランジスタ5575のゲート電極が第1の配線5501に接続される。第6の薄膜トランジスタ5576の第1の電極が第6の配線5506に接続され、第6の薄膜トランジスタ5576の第2の電極が第1の薄膜トランジスタ5571のゲート電極に接続され、第6の薄膜トランジスタ5576のゲート電極が第2の薄膜トランジスタ5572のゲート電極に接続される。第7の薄膜トランジスタ5577の第1の電極が第6の配線5506に接続され、第7の薄膜トランジスタ5577の第2の電極が第1の薄膜トランジスタ5571のゲート電極に接続され、第7の薄膜トランジスタ5577のゲート電極が第2の配線5502に接続される。第8の薄膜トランジスタ5578の第1の電極が第6の配線5506に接続され、第8の薄膜トランジスタ5578の第2の電極が第2の薄膜トランジスタ5572のゲート電極に接続され、第8の薄膜トランジスタ5578のゲート電極が第1の配線5501に接続される。なお、第1の薄膜トランジスタ5571のゲート電極、第4の薄膜トランジスタ5574のゲート電極、第5の薄膜トランジスタ5575の第2の電極、第6の薄膜トランジスタ5576の第2の電極及び第7の薄膜トランジスタ5577の第2の電極の接続箇所をノード5543とする。さらに、第2の薄膜トランジスタ5572のゲート電極、第3の薄膜トランジスタ5573の第2の電極、第4の薄膜トランジスタ5574の第2の電極、第6の薄膜トランジスタ5576のゲート電極及び第8の薄膜トランジスタ5578の第2の電極の接続箇所をノード5544とする。なお、第1の配線5501、第2の配線5502、第3の配線5503及び第4の配線5504を、それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線と呼んでもよい。さらに、第5の配線5505を第1の電源線、第6の配線5506を第2の電源線と呼んでもよい。また、信号線駆動回路及び走査線駆動回路を実施の形態2に示すnチャネル型TFTのみで作製することも可能である。実施の形態2に示すnチャネル型TFTはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。例えば、実施の形態2に示すnチャネル型TFTを用いた走査線駆動回路は、高速に動作させることができるため、フレーム周波数を高くすること、または、黒画面挿入を実現することができる。さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することができる。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することができる。また、複数の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利である。また、半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図4Bに示す。図4Bに示す発光表示装置は、基板5400上に表示素子を備えた画素を複数有する画素部5401と、各画素を選択する第1の走査線駆動回路5402及び第2の走査線駆動回路5404と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路5403とを有する。図4Bに示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、1画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。具体的に時間階調法で表示を行なう場合、1フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、1フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。なお、図4Bに示す発光表示装置では、一つの画素に2つのスイッチング用TFTを配置する場合、一方のスイッチング用TFTのゲート配線である第1の走査線に入力される信号を第1走査線駆動回路5402で生成し、他方のスイッチング用TFTのゲート配線である第2の走査線に入力される信号を第2の走査線駆動回路5404で生成している例を示しているが、第1の走査線に入力される信号と、第2の走査線に入力される信号とを、共に1つの走査線駆動回路で生成するようにしても良い。また、例えば、1つの画素が有するスイッチング用TFTの数によって、スイッチング素子の動作を制御するのに用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線に入力される信号を、全て1つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。また、発光表示装置においても、駆動回路のうち、nチャネル型TFTで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態2に示すnチャネル型TFTのみで作製することも可能である。また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置電気泳動ディスプレイも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの無色を含むとする。このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半減する。上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態1又は実施の形態2の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態4本実施の形態では、半導体装置として発光表示装置の一例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、前者は有機EL素子、後者は無機EL素子と呼ばれている。有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー-アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。図10は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層代表的には、In-Ga-Zn-O系非単結晶膜をチャネル形成領域に用いるnチャネル型のトランジスタを1つの画素に2つ用いる例を示す。画素6400は、スイッチング用トランジスタ6401、駆動用トランジスタ6402、発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ6401はゲートが走査線6406に接続され、第1電極ソース電極及びドレイン電極の一方が信号線6405に接続され、第2電極ソース電極及びドレイン電極の他方が駆動用トランジスタ6402のゲートに接続されている。駆動用トランジスタ6402は、ゲートが容量素子6403を介して電源線6407に接続され、第1電極が電源線6407に接続され、第2電極が発光素子6404の第1電極画素電極に接続されている。発光素子6404の第2電極は共通電極6408に相当する。共通電極6408は、同一基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部とすればよい。なお、発光素子6404の第2電極共通電極6408には低電源電位が設定されている。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。なお、容量素子6403は駆動用トランジスタ6402のゲート容量を代用して省略することも可能である。駆動用トランジスタ6402のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ6402のゲートには、駆動用トランジスタ6402が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ6402は線形領域で動作させる。駆動用トランジスタ6402は線形領域で動作させるため、電源線6407の電圧よりも高い電圧を駆動用トランジスタ6402のゲートにかける。なお、信号線6405には、電源線電圧駆動用トランジスタ6402のVth以上の電圧をかける。また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図10と同じ画素構成を用いることができる。アナログ階調駆動を行う場合、駆動用トランジスタ6402のゲートに発光素子6404の順方向電圧駆動用トランジスタ6402のVth以上の電圧をかける。発光素子6404の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ6402が飽和領域で動作するようなビデオ信号を入力することで、発光素子6404に電流を流すことができる。駆動用トランジスタ6402を飽和領域で動作させるため、電源線6407の電位は、駆動用トランジスタ6402のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子6404にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。なお、図10に示す画素構成は、これに限定されない。例えば、図10に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。次に、発光素子の構成について、図11を用いて説明する。ここでは、駆動用TFTがn型の場合を例に挙げて、画素の断面構造について説明する。図11ABCの半導体装置に用いられる駆動用TFTであるTFT7001、7011、7021は、実施の形態1で示す第2の薄膜トランジスタ170と同様に作製でき、酸化物半導体膜を半導体層として含む薄膜トランジスタである。発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。上面射出構造の発光素子について図11Aを用いて説明する。図11Aに、駆動用TFTであるTFT7001がn型で、発光素子7002から発せられる光が陽極7005側に抜ける場合の、画素の断面図を示す。TFT7001は、半導体層として、酸化シリコンを添加したIn-Sn-Zn-O系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、300°C乃至600°Cの熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。図11Aでは、発光素子7002の陰極7003と駆動用TFTであるTFT7001が電気的に接続されており、陰極7003上に発光層7004、陽極7005が順に積層されている。陰極7003は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。そして発光層7004は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極7003上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極7005は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物以下、ITOと示す。、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いても良い。陰極7003及び陽極7005で発光層7004を挟んでいる領域が発光素子7002に相当する。図11Aに示した画素の場合、発光素子7002から発せられる光は、矢印で示すように陽極7005側に射出する。次に、下面射出構造の発光素子について図11Bを用いて説明する。駆動用TFT7011がn型で、発光素子7012から発せられる光が陰極7013側に射出する場合の、画素の断面図を示す。TFT7011は、半導体層として、酸化シリコンを添加したIn-Al-Zn-O系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、300°C乃至600°Cの熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。図11Bでは、駆動用TFT7011と電気的に接続された透光性を有する導電膜7017上に、発光素子7012の陰極7013が成膜されており、陰極7013上に発光層7014、陽極7015が順に積層されている。なお、陽極7015が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜7016が成膜されていてもよい。陰極7013は、図11Aの場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度好ましくは、5nm~30nm程度とする。例えば20nmの膜厚を有するアルミニウム膜を、陰極7013として用いることができる。そして発光層7014は、図11Aと同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極7015は光を透過する必要はないが、図11Aと同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜7016は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。陰極7013及び陽極7015で、発光層7014を挟んでいる領域が発光素子7012に相当する。図11Bに示した画素の場合、発光素子7012から発せられる光は、矢印で示すように陰極7013側に射出する。次に、両面射出構造の発光素子について、図11Cを用いて説明する。図11Cでは、駆動用TFT7021と電気的に接続された透光性を有する導電膜7027上に、発光素子7022の陰極7023が成膜されており、陰極7023上に発光層7024、陽極7025が順に積層されている。TFT7021は、半導体層として、酸化シリコンを添加したSn-Al-Zn-O系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、300°C乃至600°Cの熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。陰極7023は、図11Aの場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極7023として用いることができる。そして発光層7024は、図11Aと同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極7025は、図11Aと同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。陰極7023と、発光層7024と、陽極7025とが重なっている部分が発光素子7022に相当する。図11Cに示した画素の場合、発光素子7022から発せられる光は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。なお、ここでは、発光素子として有機EL素子について述べたが、発光素子として無機EL素子を設けることも可能である。なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ駆動用TFTと発光素子が電気的に接続されている例を示したが、駆動用TFTと発光素子との間に電流制御用TFTが接続されている構成であってもよい。次に、半導体装置の一形態に相当する発光表示パネル発光パネルともいうの外観及び断面について、図12を用いて説明する。図12Aは、第1の基板上に形成された薄膜トランジスタ及び発光素子を、第2の基板との間にシール材によって封止した、パネルの上面図であり、図12Bは、図12AのH-Iにおける断面図に相当する。第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よって画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは、第1の基板4501とシール材4505と第2の基板4506とによって、充填材4507と共に密封されている。このように、少なくとも画素部4502が外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム貼り合わせフィルム、紫外線硬化樹脂フィルム等やカバー材でパッケージング封入することが好ましい。また第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数有しており、図12Bでは、画素部4502に含まれる薄膜トランジスタ4510と、信号線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。薄膜トランジスタ4509は、酸化物半導体層の積層を半導体層として含む実施の形態1に示す第1の薄膜トランジスタを適用し、薄膜トランジスタ4510は、In-Ga-Zn-O系非単結晶膜を単層として含む実施の形態1に示す第2の薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ4509、4510はnチャネル型薄膜トランジスタである。また4511は発光素子に相当し、発光素子4511が有する画素電極である第1の電極層4517は、薄膜トランジスタ4510のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子4511の構成は、第1の電極層4517、電界発光層4512、第2の電極層4513の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子4511から取り出す光の方向などに合わせて、発光素子4511の構成は適宜変えることができる。隔壁4520は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第1の電極層4517上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。電界発光層4512は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。発光素子4511に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層4513及び隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、DLC膜等を形成することができる。また、信号線駆動回路4503a、4503b、走査線駆動回路4504a、4504b、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518bから供給されている。本実施の形態では、接続端子電極4515が、発光素子4511が有する第1の電極層4517と同じ導電膜から形成され、端子電極4516は、薄膜トランジスタ4509、4510が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。接続端子電極4515は、FPC4518aが有する端子と、異方性導電膜4519を介して電気的に接続されている。発光素子4511からの光の取り出し方向に位置する第2の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。また、充填材4507としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVCポリビニルクロライド、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVBポリビニルブチラルまたはEVAエチレンビニルアセテートを用いることができる。本実施の形態は充填材として窒素を用いた。また、必要であれば、発光素子の射出面に偏光板、又は円偏光板楕円偏光板を含む、位相差板λ/4板、λ/2板、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図12の構成に限定されない。以上の工程により、半導体装置として信頼性の高い発光表示装置表示パネルを作製することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態5本実施の形態では、実施の形態1とは、金属薄膜の上面面積が異なる、即ち金属薄膜の端部の位置が、第2の酸化物半導体層の端部と離れている例を図13に示す。なお、金属薄膜の形状が異なる部分以外は、図1と同一であるため、同じ部分には同じ符号を用いて説明する。まず、実施の形態1と同様に、絶縁表面を有する基板400上に第1のゲート電極401及び第2のゲート電極101を設ける。なお、第1のゲート電極401及び第2のゲート電極101の形成の際、画素部の容量配線108、及び端子部の第1の端子121も形成する。次いで、第1のゲート電極401及び第2のゲート電極101上を覆うゲート絶縁層403を形成する。次に、ゲート絶縁層403上に、インジウム、亜鉛、錫、モリブデン、またはタングステンなどの金属薄膜を形成する。また、これらの合金薄膜またはこれらの積層膜を用いることもできる。金属薄膜は、スパッタリング法、真空蒸着法、または塗布法を用いて形成する。ここでは、スパッタ法を用いて亜鉛膜を0nmよりも厚く10nm以下、好ましくは3nm以上5nm以下で形成する。次いで、フォトリソグラフィ技術を用いて金属薄膜を選択的に除去する。このエッチング工程では後に形成する酸化物半導体層のパターン形状よりも小さい面積が残存するように金属薄膜490を形成する。なお、金属薄膜490はゲート絶縁層403を介して第1のゲート電極401と少なくとも一部重なる位置に形成する。このような金属薄膜490を形成することにより、金属薄膜490の側面を酸化物半導体層が覆う構造とし、後に行われる熱処理によって金属薄膜の酸化が十分に行われなかったとしても金属薄膜によって第1配線409と第2配線410とが短絡することを防止することができる。次いで、金属薄膜490の上面および側面を覆う酸化物半導体層を形成する。本実施の形態では酸化物半導体層としてスパッタ法により、第1のIn-Ga-Zn-O系非単結晶膜を成膜する。スパッタ法により第1のIn-Ga-Zn-O系酸化物半導体層を形成する場合において、In、Ga、及びZnを含む酸化物半導体ターゲットに、絶縁性の不純物を含ませておいても良い。当該不純物は、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などである。例えば、酸化物半導体ターゲットに、SiO2を0.1重量以上10重量以下、好ましくは1重量以上6重量以下の割合で含ませておくことが好ましい。次いで、大気に曝すことなく、第1のIn-Ga-Zn-O系非単結晶膜よりも低抵抗の酸化物半導体膜本実施の形態では第2のIn-Ga-Zn-O系非単結晶膜をスパッタ法で成膜する。次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、第1のIn-Ga-Zn-O系非単結晶膜及び第2のIn-Ga-Zn-O系非単結晶膜をエッチングする。エッチングにより、不要な部分を除去して第1のIn-Ga-Zn-O系非単結晶膜である酸化物半導体膜485a、485b、第2のIn-Ga-Zn-O系非単結晶膜である酸化物半導体膜486a、486bを形成する。この段階での断面図を図13Aに示す。図13Aに示すように第1のIn-Ga-Zn-O系非単結晶膜である酸化物半導体膜485aは、金属薄膜490の上面および側面を覆い、金属薄膜490には露出する部分が存在しない。なお、本実施の形態では、第2のIn-Ga-Zn-O系非単結晶膜を設ける例を示したが特に限定されず、設けなくともよい。次いで、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してゲート電極層と同じ材料の配線や電極層に達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する場合にコンタクトホールを形成する。次に、第2のIn-Ga-Zn-O系非単結晶膜である酸化物半導体膜486a、486b及びゲート絶縁層403上に金属材料からなる導電膜をスパッタ法で形成する。次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素部にソース電極層又はドレイン電極層105a、105b、ソース領域又はドレイン領域として機能するn層104a、104bを形成し、駆動回路部にソース電極層又はドレイン電極層として機能する第1配線409、第2配線410、ソース領域又はドレイン領域として機能するn層406a、406bを形成する。このエッチング工程において、酸化物半導体層の露出領域も一部エッチングされ、酸化物半導体層103となる。よってn層104a、104bの間の酸化物半導体層103のチャネル領域は膜厚の薄い領域となる。以上の工程で画素部には、酸化物半導体層103をチャネル形成領域とする第2の薄膜トランジスタ170が作製できる。また、このフォトリソグラフィー工程において、ソース電極層又はドレイン電極層105a、105bと同じ材料である第2の端子122を端子部に残す。なお、第2の端子122はソース配線ソース電極層又はドレイン電極層105a、105bを含むソース配線と電気的に接続されている。また、端子部において、接続電極120は、ゲート絶縁膜に形成されたコンタクトホールを介して端子部の第1の端子121と直接接続される図15参照。なお、ここでは図示しないが、上述した工程と同じ工程を経て駆動回路の薄膜トランジスタのソース配線あるいはドレイン配線とゲート電極が直接接続される。次いで、200°C~600°C、代表的には300°C~500°Cの熱処理光アニールも含むを行う。ここでは炉に入れ、大気雰囲気下で350°C、1時間の熱処理を行う。この熱処理は、金属薄膜490の一部または全部を酸化する酸化処理とも呼ぶ。本実施の形態では、導電性を有する酸化亜鉛膜として第1の酸化物半導体層491となる。以上の工程で駆動回路には、第1の酸化物半導体層491と第2の酸化物半導体層405の積層を有する第1の薄膜トランジスタ420が作製できる。この段階での断面図を図13Bに示した。また、この熱処理によりIn-Ga-Zn-O系非単結晶膜の原子レベルの再配列が行われる。なお、熱処理を行うタイミングは、第2のIn-Ga-Zn-O系非単結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。次いで、レジストマスクを除去し、第1の薄膜トランジスタ420及び第2の薄膜トランジスタ170を覆う保護絶縁層412を形成する。次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁層412のエッチングによりソース電極層又はドレイン電極層105bに達するコンタクトホールを形成する。また、ここでのエッチングにより第2の端子122に達するコンタクトホール、接続電極120に達するコンタクトホールも形成する。次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウムIn2O3やインジウム錫酸化物In2O3―SnO2、ITOと略記するなどをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金In2O3―ZnOを用いても良い。次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層110を形成する。また、このフォトリソグラフィー工程において、容量部におけるゲート絶縁層403及び保護絶縁層412を誘電体として、容量配線108と画素電極層110とで保持容量が形成される。また、このフォトリソグラフィー工程において、第1の端子及び第2の端子をレジストマスクで覆い端子部に形成された透明導電膜128、129を残す。透明導電膜128、129はFPCとの接続に用いられる電極または配線となる。第1の端子121と直接接続された接続電極120上に形成された透明導電膜128は、ゲート配線の入力端子として機能する接続用の端子電極となる。第2の端子122上に形成された透明導電膜129は、ソース配線の入力端子として機能する接続用の端子電極である図15参照。なお、ここでは、ゲート絶縁層403及び保護絶縁層412を誘電体として、容量配線108と画素電極層110とで保持容量を形成する例を示したが、特に限定されず、ソース電極またはドレイン電極と同じ材料で構成される電極を容量配線上方に設け、その電極と、容量配線と、それらの間にゲート絶縁層403を誘電体として構成する保持容量を形成し、その電極と画素電極とを電気的に接続する構成としてもよい。次いで、レジストマスクを除去し、この段階での断面図を図13Cに示す。なお、この段階での画素部における第2の薄膜トランジスタ170の上面図が図14に相当する。また、図14中のA1-A2線に沿った断面図及び図14中のB1-B2線に沿った断面図に相当する断面図が図15に相当する。図15は、画素部における第2の薄膜トランジスタ170の断面構造と、画素部における容量部の断面構造と、端子部の断面構造を示している。また、図16A、及び図16Bは、ソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図16Aは図16B中のD1-D2線に沿った断面図に相当する。図16Aにおいて、保護絶縁膜154上に形成される透明導電膜155は、入力端子として機能する接続用の端子電極である。また、図16Aにおいて、端子部では、ゲート配線と同じ材料で形成される電極156が、ソース配線と電気的に接続される第2の端子150の下方にゲート絶縁層152を介して重なる。電極156は第2の端子150とは電気的に接続しておらず、電極156を第2の端子150と異なる電位、例えばフローティング、GND、0Vなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第2の端子150は、保護絶縁膜154を介して透明導電膜155と電気的に接続している。なお、保護絶縁膜154は保護絶縁層412と同一である。ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第1の端子、ソース配線と同電位の第2の端子、容量配線と同電位の第3の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。こうして、酸化半導体層が積層構造の第1の薄膜トランジスタ420を有する駆動回路と、ボトムゲート型のnチャネル型薄膜トランジスタである第2の薄膜トランジスタ170と保持容量を有する画素部、及び端子部を完成させることができる。アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する端子を端子部に設ける。この端子は、共通電極を固定電位、例えばGND、0Vなどに設定するための端子である。また、本実施の形態は、図14の画素構成に限定されず、図14とは異なる上面図の例を図17に示す。図17では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配線と接続する第3の端子は省略することができる。なお、図17において、図14と同じ部分には同じ符号を用いて説明する。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を1フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。また、垂直同期周波数を通常の1.5倍好ましくは2倍以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術を用いてもよい。また、液晶表示装置の動画特性を改善するため、バックライトとして複数のLED発光ダイオード光源または複数のEL光源などを用いて面光源を構成し、面光源を構成している各光源を独立して1フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、3種類以上のLEDを用いてもよいし、白色発光のLEDを用いてもよい。独立して複数のLEDを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてLEDの発光タイミングを同期させることもできる。この駆動技術は、LEDを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。本実施の形態で得られる第1の薄膜トランジスタ420は、導電率の異なる酸化物半導体層の積層を用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。また、本実施の形態により、電気特性が高く信頼性のよい表示装置を低コストで提供することができる。実施の形態6導電率の異なる酸化物半導体層の積層を用いた薄膜トランジスタを作製し、該薄膜トランジスタを駆動回路、さらには画素部に用いて表示機能を有する液晶表示装置を作製することができる。また、薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。液晶表示装置は表示素子として液晶素子液晶表示素子ともいうを含む。また、液晶表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに、該液晶表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。なお、本明細書中における液晶表示装置とは、画像表示デバイス、表示デバイス、もしくは光源照明装置含むを指す。また、コネクター、例えばFPCFlexibleprintedcircuitもしくはTABTapeAutomatedBondingテープもしくはTCPTapeCarrierPackageが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOGChipOnGlass方式によりIC集積回路が直接実装されたモジュールも全て液晶表示装置に含むものとする。液晶表示装置の一形態に相当する液晶表示パネルの外観及び断面について、図18を用いて説明する。図18は、液晶素子4013を第1の基板4001第2の基板4006との間にシール材4005によって封止した、パネルの上面図であり、図18Bは、図18A1A2のM-Nにおける断面図に相当する。第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、液晶層4008と共に封止されている。本実施の形態において液晶層4008は、特に限定されないが、ブルー相を示す液晶材料を用いる。ブルー相を示す液晶材料は、電圧無印加状態から電圧印加状態においては、応答速度が1msec以下と短く、高速応答が可能である。ブルー相を示す液晶材料として液晶及びカイラル剤を含む。カイラル剤は、液晶を螺旋構造に配向させ、ブルー相を発現させるために用いる。例えば、5重量以上のカイラル剤を混合させた液晶材料を液晶層に用いればよい。液晶は、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電性液晶、反強誘電性液晶等を用いる。また、図18A1は第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。なお、図18A2は信号線駆動回路の一部を第1の基板4001上に導電率の異なる酸化物半導体の積層を用いた薄膜トランジスタで形成する例であり、第1の基板4001上に信号線駆動回路4003bが形成され、かつ別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003aが実装されている。なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG方法、ワイヤボンディング方法、或いはTAB方法などを用いることができる。図18A1は、COG方法により信号線駆動回路4003を実装する例であり、図18A2は、TAB方法により信号線駆動回路4003を実装する例である。また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、薄膜トランジスタを複数有しており、図18Bでは、画素部4002に含まれる薄膜トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011とを例示している。薄膜トランジスタ4010、4011上には絶縁層4020、層間膜4021が設けられている。薄膜トランジスタ4010は、導電率の異なる酸化物半導体層の積層を半導体層として含む実施の形態1に示す第1の薄膜トランジスタを適用し、薄膜トランジスタ4011は、In-Ga-Zn-O系非単結晶膜を単層として含む実施の形態1に示す第2の薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ4010、4011はnチャネル型薄膜トランジスタである。また、第1の基板4001上に画素電極層4030及び共通電極層4031が設けられ、画素電極層4030は、薄膜トランジスタ4010と電気的に接続されている。液晶素子4013は、画素電極層4030、共通電極層4031、及び液晶層4008を含む。本実施の形態では、基板に概略平行すなわち水平な方向な電界を生じさせて、基板と平行な面内で液晶分子を動かして、階調を制御する方式、を用いる。このような方式として、IPSInPlaneSwitchingモードで用いる電極構成や、FFSFringeFieldSwitchingモードで用いる電極構成が適用できる。なお、第1の基板4001、第2の基板4006の外側にはそれぞれ偏光板4032、4033が設けられている。なお、第1の基板4001、第2の基板4006としては、透光性を有するガラス、プラスチックなどを用いることができる。プラスチックとしては、FRPFiberglass-ReinforcedPlastics板、PVFポリビニルフルオライドフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。また4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層4008の膜厚セルギャップを制御するために設けられている。なお球状のスペーサを用いていても良い。また、図18の液晶表示装置では、基板の外側視認側に偏光板を設けける例を示すが、偏光板は基板の内側に設けてもよい。偏光板の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光層を設けてもよい。層間膜4021は、透光性樹脂層である。また、層間膜4021の一部を遮光層4012とする。遮光層4012は、薄膜トランジスタ4010、4011を覆う。図18Bにおいては、薄膜トランジスタ4010、4011上方を覆うように遮光層4034が第2の基板4006側に設けられている。遮光層4012、及び遮光層4034を設けることにより、さらにコントラスト向上や薄膜トランジスタの安定化の効果を高めることができる。遮光層4034を設けると、薄膜トランジスタの半導体層へ入射する光の強度を減衰させることができ、酸化物半導体の光感度による薄膜トランジスタの電気特性の変動を防止し安定化する効果を得られる。薄膜トランジスタの保護膜として機能する絶縁層4020で覆う構成としてもよいが、特に限定されない。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。また、平坦化絶縁膜として透光性の絶縁層をさらに形成する場合、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料、シロキサン系樹脂、PSGリンガラス、BPSGリンボロンガラス等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。積層する絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法インクジェット法、スクリーン印刷、オフセット印刷等、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層を材料液を用いて形成する場合、ベークする工程で同時に、半導体層のアニール200°C~400°Cを行ってもよい。絶縁層の焼成工程と半導体層のアニールを兼ねることで効率よく液晶表示装置を作製することが可能となる。画素電極層4030、共通電極層4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物以下、ITOと示す。、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、画素電極層4030、共通電極層4031として、導電性高分子導電性ポリマーともいうを含む導電性組成物を用いて形成することができる。また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている。また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。図18では、接続端子電極4015が、画素電極層4030と同じ導電膜から形成され、端子電極4016は、薄膜トランジスタ4010、4011のソース電極層及びドレイン電極層と同じ導電膜で形成されている。接続端子電極4015は、FPC4018が有する端子と、異方性導電膜4019を介して電気的に接続されている。また図18においては、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。図19は液晶表示装置の断面構造の一例であり、素子基板2600と対向基板2601がシール材2602により固着され、その間にTFT等を含む素子層2603、液晶層2604が設けられる。カラー表示を行う場合、バックライト部に複数種の発光色を射出する発光ダイオードを配置する。RGB方式の場合は、赤の発光ダイオード2910R、緑の発光ダイオード2910G、青の発光ダイオード2910Bを液晶表示装置の表示エリアを複数に分割した分割領域にそれぞれ配置する。対向基板2601の外側には偏光板2606が設けられ、素子基板2600の外側には偏光板2607、及び光学シート2613が配設されている。光源は赤の発光ダイオード2910R、緑の発光ダイオード2910G、青の発光ダイオード2910Bと反射板2611により構成され、回路基板2612に設けられたLED制御回路2912は、フレキシブル配線基板2609により素子基板2600の配線回路部2608と接続され、さらにコントロール回路や電源回路などの外部回路が組みこまれている。本実施の形態は、このLED制御回路2912によって個別にLEDを発光させることによって、フィールドシーケンシャル方式の液晶表示装置とする例を示したが特に限定されず、バックライトの光源として冷陰極管または白色LEDを用い、カラーフィルタを設けてもよい。また、本実施の形態では、IPSモードで用いる電極構成の例を示したが特に限定されず、TNTwistedNematicモード、MVAMulti-domainVerticalAlignmentモード、PVAPatternedVerticalAlignmentモード、ASMAxiallySymmetricalignedMicro-cellモード、OCBOpticalCompensatedBirefringenceモード、FLCFerroelectricLiquidCrystalモード、AFLCAntiFerroelectricLiquidCrystalモードなどを用いることができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態7本実施の形態では、マスク数を低減するため、高階調マスクを用いた露光を行う例を示す。なお、多階調マスクとは、露光部分、中間露光部分、及び未露光部分に3つの露光レベルを行うことが可能なマスクであり、透過した光が複数の強度となる露光マスクである。一度の露光及び現像工程により、複数代表的には二種類の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。多階調マスクの代表例としては、グレートーンマスクやハーフトーンマスクがある。グレートーンマスクは、透光性基板及びその上に形成される遮光部並びに回折格子で構成される。遮光部においては、光の透過率が0である。一方、回折格子はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御することができる。なお、回折格子は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。ハーフトーンマスクは、透光性基板及びその上に形成される半透過部並びに遮光部で構成される。半透過部は、MoSiN、MoSi、MoSiO、MoSiON、CrSiなどを用いることができる。遮光部は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。ハーフトーンマスクに露光光を照射した場合、遮光部においては、光透過率は0であり、遮光部及び半透過部が設けられていない領域では光透過率は100である。また、半透過部においては、10~70の範囲で調整可能である。半透過部に於ける光の透過率の調整は、半透過部の材料により調整により可能である。図20A乃至図20Eは薄膜トランジスタ360の作製工程を示す断面図に相当する。図20Aにおいて、絶縁膜357が設けられた基板350上にゲート電極層351を設ける。本実施の形態では、絶縁膜357として酸化珪素膜膜厚100nmを用いる。ゲート電極層351上にゲート絶縁層352、金属薄膜380、酸化物半導体膜381及び導電膜383を順に積層する。本実施の形態では、金属薄膜380としてスパッタ法を用いた膜厚3nmのインジウム膜と、スパッタ法を用いた膜厚3nmの亜鉛膜とを積層したものを用いる。ゲート絶縁層352、金属薄膜380、酸化物半導体膜381、導電膜383上にマスク384を形成する。本実施の形態では、マスク384を形成するために多階調高階調マスクを用いた露光を行う例を示す。透過した光が複数の強度となる多階調マスクを用いて露光した後、現像することで、図20Bに示すように膜厚の異なる領域を有するマスク384を形成することができる。多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。次に、マスク384を用いて第1のエッチング工程を行い、金属薄膜380、酸化物半導体膜381、導電膜383をエッチングし島状に加工する。この結果、パターニングされた金属薄膜390、酸化物半導体層385、導電層387を形成することができる図20B参照。。次に、マスク384をアッシングする。この結果、マスクの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のマスクのレジストゲート電極層351の一部と重畳する領域は除去され、分離されたマスク388を形成することができる図20C参照。。マスク388を用いて酸化物半導体層385、導電層387を第2のエッチング工程によりエッチングし、半導体層353、ソース電極層又はドレイン電極層355a、355bを形成する。図20D参照。。なお、半導体層353は一部のみがエッチングされ、溝部凹部を有する半導体層となり、かつ端部においても、一部エッチングされ露出した形状となる。塩素系ガスCl2に酸素ガスO2好ましくは15以上を添加してエッチングを行うと、ゲート絶縁層352に酸化窒化珪素膜を用いる場合、酸化物半導体層485に用いられるIn-Ga-Zn-O系非単結晶膜との選択比を高くすることができるため、より酸化物半導体膜481のみを選択的にエッチングすることが可能となる。酸化物半導体膜381、導電膜383を第1のエッチング工程でドライエッチングすると、酸化物半導体膜381、導電膜383は異方的にエッチングされるため、マスク384の端部と、酸化物半導体層385、導電層387の端部は一致し、連続的な形状となる。同様に酸化物半導体層385、導電層387を第2のエッチング工程でドライエッチングすると、酸化物半導体層385、導電層387は異方的にエッチングされるため、マスク388の端部と、半導体層353の凹部及び端部、ソース電極層又はドレイン電極層355a、355bの端部は一致し、連続的な形状となる。また、本実施の形態では、半導体層353、ソース電極層又はドレイン電極層355a、355bの端部は同じテーパー角で連続的に積層されている形状を示すが、エッチング条件や、酸化物半導体層及び導電層の材料によって、エッチングレートが異なるため、それぞれ異なるテーパー角や不連続な端部形状を有する場合もある。この後、マスク388を除去する。次いで、酸素を含む雰囲気で200°C~600°Cの加熱を行い、金属薄膜390を酸化させ、第1の酸化物半導体層391を形成する図20E参照。。本実施の形態では、第1の酸化物半導体層391は酸化インジウムと酸化亜鉛の混合層となる。以上の工程で、第1の酸化物半導体層391上に第2の酸化物半導体層である半導体層353の積層を有する逆スタガ型の薄膜トランジスタ360を作製することができる。本実施の形態のように、多階調マスクにより形成した複数代表的には二種類の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が計れる。よって、信頼性のある半導体装置を低コストで生産性よく作製することができる。本実施の形態においては、駆動回路に配置する薄膜トランジスタも画素部に配置する薄膜トランジスタも第1の酸化物半導体層391上に第2の酸化物半導体層である半導体層353の積層を有する逆スタガ型の薄膜トランジスタ360とする例を示した。即ち、本実施の形態は、駆動回路と画素部との薄膜トランジスタの構造はほぼ同一であり、回路毎に構造の異なる作製方法を用いていない例である。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態8実施の形態1または実施の形態2ではボトムゲート構造の例を示したが、本実施の形態ではボトムコンタクト構造逆コプラナ型とも呼ぶの例を図21を用いて以下に説明する。インバータ回路の作製工程の一例を図21A、図21B、及び図21Cに示す。基板740上に、スパッタ法により第1の導電膜を形成し、第1のフォトマスクを用いて選択的に第1の導電膜のエッチングを行い、第1のゲート電極741及び第2のゲート電極742を形成する。次いで、第1のゲート電極741及び第2のゲート電極742を覆うゲート絶縁層743をプラズマCVD法またはスパッタ法を用いて形成する。ゲート絶縁層743は、CVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することができる。また、ゲート絶縁層743として、有機シランガスを用いたCVD法により酸化シリコン層を形成することも可能である。次いで、第2のフォトマスクを用いてゲート絶縁層743を選択的にエッチングして第2のゲート電極742に達するコンタクトホール744を形成する。ここまでの段階での断面図が図21Aに相当する。次いで第2の導電膜をスパッタ法により成膜し、第3のフォトマスクを用いて選択的に導電膜のエッチングを行い、第1配線746、第2配線750、及び第3配線751を形成する。第3配線751は、コンタクトホール744を介して第2のゲート電極742と直接接する。次いで、金属薄膜と酸化物半導体膜の積層をスパッタ法により成膜する。なお、金属薄膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層743の表面及びコンタクトホール744の底面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、N2Oなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にCl2、CF4などを加えた雰囲気で行ってもよい。次いで、第4のフォトマスクを用いて選択的に、金属薄膜及び酸化物半導体膜のエッチングを行う。次いで大気雰囲気下または窒素雰囲気下で200°C~600°Cの加熱処理を行う。この加熱処理によって金属薄膜を酸化させて第1の酸化物半導体層748、第3の酸化物半導体層749とする。加熱処理を終えた段階で第1の酸化物半導体層748上には第2の酸化物半導体層745が積層され、第1の薄膜トランジスタ760が形成される。なお、第1の酸化物半導体層748と第2の酸化物半導体層745の導電率は異なっており、第1の酸化物半導体層748の導電率が高く、第1の薄膜トランジスタ760の電界効果移動度向上に寄与している。また、同様に第3の酸化物半導体層749上には第4の酸化物半導体層747が積層され、第2の薄膜トランジスタ761が形成される。なお、この加熱処理を行うタイミングは限定されず、第2の酸化物半導体膜の成膜後であればいつ行ってもよい。例えば、第4のフォトマスクを用いてエッチングを行う前に加熱処理を行い、金属薄膜を酸化させて第1の酸化物半導体膜を形成すれば、その後の第4のフォトマスクを用いてのエッチング時において酸化物半導体膜の積層となるためエッチング残渣を低減したエッチングが可能となる。次いで、保護層752を形成し、第5のフォトマスクを用いて保護層752を選択的にエッチングしてコンタクトホールを形成した後、第3の導電膜を形成する。最後に第6のフォトマスクを用いて第3の導電膜を選択的にエッチングして第2配線750と電気的に接続する接続配線753を形成する。ここまでの段階での断面図が図21Cに相当する。なお、上述した工程順序は一例であって特に限定されない。例えば、フォトマスク数が1枚増えるが、金属薄膜をエッチングするフォトマスクと、酸化物半導体膜の一部をエッチングするフォトマスクを別々に用いてエッチングを行ってもよい。また、第2の導電膜上にスパッタ法でIn-Ga-Zn-O―N系非単結晶膜を積層した後パターニングを行い、第1配線746及び第2配線750と、第2の酸化物半導体層745との間に配置されるn層、または第2配線750及び第3配線751と、第4の酸化物半導体層747との間に配置されるn層として機能させてもよい。この場合、In-Ga-Zn-O―N系非単結晶膜は、第1配線746及び第2配線750と第2の酸化物半導体層745とが重なる領域と、第2配線750及び第3配線751と第4の酸化物半導体層747とが重なる領域とに設ける。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態9本実施の形態では、半導体装置として電子ペーパーの一例を示す。図22Aは、アクティブマトリクス型の電子ペーパーを示す断面図である。半導体装置に用いられる表示部に配置される薄膜トランジスタ581としては、実施の形態1で示す第2の薄膜トランジスタと同様に作製でき、酸化物半導体膜を半導体層として含む電気特性の高い薄膜トランジスタである。本実施の形態では、Zn-O―Si系の酸化物半導体を半導体層として含む電気特性の高い薄膜トランジスタを用いる。また、同一基板上にZn-O―Si系の酸化物半導体を半導体層として含む電気特性の高い薄膜トランジスタを用いた駆動回路を設けてもよいが、特に設けなくともよい。また、実施の形態1で示す酸化物半導体層の積層を有する第1の薄膜トランジスタも本実施の形態の薄膜トランジスタ581として用いてもよい。図22Aの電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。基板580と基板596との間に封止される薄膜トランジスタ581はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第1の電極層587と、絶縁層583、584、585に形成する開口で接しており電気的に接続している。第1の電極層587と第2の電極層588との間には黒色領域590a及び白色領域590bを有し、周りに液体で満たされているキャビティ594を含む球形粒子589が設けられており、球形粒子589の周囲は樹脂等の充填材595で充填されている図22A参照。。本実施の形態においては、第1の電極層587が画素電極に相当し、第2の電極層588が共通電極に相当する。第2の電極層588は、薄膜トランジスタ581と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部において、一対の基板間に配置される導電性粒子を介して第2の電極層588と共通電位線とを電気的に接続することができる。また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm~200μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられるマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置単に表示装置、又は表示装置を具備する半導体装置ともいうを遠ざけた場合であっても、表示された像を保存しておくことが可能となる。実施の形態1に示す工程により薄膜トランジスタを作製することで、半導体装置として製造コストが低減された電子ペーパーを作製することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍電子ブック、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図22Bに示す。図22Bは、電子書籍2700の一例を示している。例えば、電子書籍2700は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図22Bでは表示部2705に文章を表示し、左側の表示部図22Bでは表示部2707に画像を表示することができる。また、図22Bでは、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態10酸化物半導体層を用いた薄膜トランジスタを含む半導体装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、またはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。図23Aは、テレビジョン装置9600の一例を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、壁に固定して筐体9601の裏側を支持した構成を示している。テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機9610により行うことができる。リモコン操作機9610が備える操作キー9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことも可能である。図23Bは携帯型遊技機であり、筐体9881と筐体9891の2つの筐体で構成されており、連結部9893により、開閉可能に連結されている。筐体9881には表示部9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図23Bに示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部9886、LEDランプ9890、入力手段操作キー9885、接続端子9887、センサ9888力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの、マイクロフォン9889等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図23Bに示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図23Bに示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。図24Aは、携帯電話機1000の一例を示している。携帯電話機1000は、筐体1001に組み込まれた表示部1002の他、操作ボタン1003、外部接続ポート1004、スピーカ1005、マイク1006などを備えている。図24Aに示す携帯電話機1000は、表示部1002を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部1002を指などで触れることにより行うことができる。表示部1002の画面は主として3つのモードがある。第1は、画像の表示を主とする表示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示モードと入力モードの2つのモードが混合した表示入力モードである。例えば、電話を掛ける、或いはメールを作成する場合は、表示部1002を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部1002の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。また、携帯電話機1000内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機1000の向き縦か横かを判断して、表示部1002の画面表示を自動的に切り替えるようにすることができる。また、画面モードの切り替えは、表示部1002を触れること、又は筐体1001の操作ボタン1003の操作により行われる。また、表示部1002に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。また、入力モードにおいて、表示部1002の光センサで検出される信号を検知し、表示部1002のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。表示部1002は、イメージセンサとして機能させることもできる。例えば、表示部1002に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。図24Bも携帯電話機の一例である。図24Bの携帯電話機は、筐体9411に、表示部9412、及び操作ボタン9413を含む表示装置9410と、筐体9401に操作ボタン9402、外部入力端子9403、マイク9404、スピーカ9405、及び着信時に発光する発光部9406を含む通信装置9400とを有しており、表示機能を有する表示装置9410は電話機能を有する通信装置9400と矢印の2方向に脱着可能である。よって、表示装置9410と通信装置9400の短軸同士を取り付けることも、表示装置9410と通信装置9400の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置9400より表示装置9410を取り外し、表示装置9410を単独で用いることもできる。通信装置9400と表示装置9410とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。