交流電源が印加される電源入力ラインと、前記電源入力ラインが接続され前記交流電源の電圧波形を全波整流させるダイオードブリッジと、前記ダイオードブリッジの後段に設けられると共に全波整流された電力が印加される平滑コンデンサと、前記電圧波形のゼロクロス信号に基づいてトリガー信号を出力するマイクロコンピュータと、前記電源入力ラインの何れかに設けられ前記トリガー信号に応じて電流の導通状態または遮断状態を形成させるトライアックと、前記トライアックに並列接続され前記トライアックが遮断状態のときに前記電流を通過させるバイパス抵抗と、を備える電源回路において、前記マイクロコンピュータは、前記ゼロクロス信号に基づいて前記トリガー信号を生成するトリガー信号生成処理を、内部割込み間隔毎に起動させ、前記トリガー信号生成処理は、前記ゼロクロス信号が入力される入力ポートの電圧レベルを判定するポートレベル判定処理と、前記ポートレベル判定処理の処理結果が複数回連続して一致する場合に前記処理結果を反映させる信頼性向上処理と、を具備していることを特徴とする電源回路。前記バイパス抵抗は、正特性抵抗であることを特徴とする請求項1に記載の電源回路。上述したように、外部割込み方式の信号処理では、ゼロクロス信号Szの波形にパルスが形成されると、トリガー信号Stを成形するルーチンPr1が起動される。このため、図10に示す如く、電圧閾値Vzに到達するようなノイズが交流電源10に重畳されると、其のノイズの度に、トリガー信号StのルーチンPr1が不必要なタイミングで起動されることとなり、マイクロコンピュータで実行されていた他の処理が中断されてしまう。このようなノイズが継続的に発生すると、マイクロコンピュータで実施されるべき他の処理が不必要に停滞してしまう。そこで、マイクロコンピュータでの処理停滞を解消させるには、内部割込み方式による信号処理を採用することが考えられる。以下、図11及び図12を参照して、内部割込み方式による信号処理について具体的に説明する。尚、図11は内部割込み方式によるトリガー信号の成形ルーチンPr2を示し、図12は、交流電源10の電圧Vina絶対値表示、マイクロコンピュータでの内部タイミングtm、ゼロクロス信号Sz、ゼロクロス信号の認識値Szm、トリガー信号St、の状態が各々示されている。尚、交流電源10の周波数が50Hz1周期=20msecであるとする。内部割込み方式によるトリガー信号の成形ルーチンPr2は、内部割込み間隔毎内部タイミングtm毎に起動され、同図によれば、250μsec毎に起動される。このルーチンPr2は、tmの到来によって起動され、先ず、ゼロクロス信号の入力ポートの電位レベルを検出し、当該ゼロクロス信号SzについてHIGH/LOWの判定を実行するS201。そして、ゼロクロス信号SzのポートレベルがHIGHのとき、処理S202によってゼロクロス信号の認識値SzmをHIGHとし、これに呼応して、トリガー信号Stを直ちに反転LOWに設定させる。一方、ゼロクロス信号SzのポートレベルがLOWのとき、処理S203によってゼロクロス信号の認識値SzmをLOWとし、これに呼応して、トリガー信号Stを直ちに反転HIGHに設定させる。ルーチンPr2は、同図に示される一連の処理が終了すると、次の起動タイミングまで待機する。このように、本ルーチンPr2は、パルスエッジの発生に関わらず所定時間毎に起動されるので、外部割込み方式のような処理停滞に係る不具合が解消される。図12bを参照して具体的に説明する。内部タイミングtm=taへの到達前では、ゼロクロス信号:Sz=LOWであるので、ゼロクロス信号の認識値はSzm=LOWとされ、トリガー信号StはHIGHとされている。その後、時刻taに到達すると、ゼロクロス信号SzがHIGHへと切換えられるが、この時はまだルーチンPr2が起動されないので、Szm=LOWが維持され、トリガー信号StはHIGHのままである。かかる後、内部タイミングtm=0が到来すると、ルーチンPr2は、Sz=HIGHを受けて、ゼロクロス信号の認識値をSzm=HIGHへ切換える。このときのルーチンPr2は、Szm=HIGHを受けて、トリガー信号StをLOWへ設定する。そして、次の内部タイミングtm=250μsecでも、Szm=HIGHなので、ルーチンPr2は、トリガー信号StをLOWに維持させる。その後、時刻tbに到達すると、ゼロクロス信号がSz=LOWに切換る。このため、其の次の内部タイミングtm=500に至ると、ルーチンPr2は、Sz=LOWへの変化を受けて、トリガー信号StをHIGHへ切換える。内部タイミングtm=750μsecの後にあっては、ゼロクロス信号Szの次のパルスエッジが形成されるまで、トリガー信号StをHIGHの状態に維持させる。このように、トリガー信号Stは、内部タイミング毎にHIGH/LOWが設定され、ゼロクロス信号の認識値Szmに対応した波形を形成させる図12a参照。ところが、図13bに示す如く、ルーチンPr2の起動タイミングの近傍時刻で電圧閾値Vzに到達する程度のノイズNが発生すると、マイクロコンピュータでもこのノイズを認識してしまい、これと同時に、トリガー信号に不要なノイズパルスXを形成させてしまう。このため、トライアック30は、ノイズに伴って電源ラインを一時的に遮断させてしまう図13a参照。上述したように、マイクロコンピュータは、ゼロクロス信号の認識値Szmが変わると、トリガー信号Stを直ちに切換えて設定する。従って、各信号におけるノイズに伴うパルスXは、高調波が発生するタイミングに現れると、其の回復直後にトライアックの導通を開始させる。このため、電圧降下の低いトライアックは、高調波付近でノイズパルスXが回復すると、突入電流を発生させてしまう。そして、この突入電流は、家屋等に設けられているブレーカーの作動原因となる。本発明は上記課題に鑑み、不要なパルスによって生じる突入電流を効果的に抑制させる電源回路の提供を目的とする。上記課題を解決するため、本発明では次のような電源回路の構成とする。即ち、交流電源が印加される電源入力ラインと、前記電源入力ラインが接続され前記交流電源の電圧波形を全波整流させるダイオードブリッジと、前記ダイオードブリッジの後段に設けられると共に全波整流された電力が印加される平滑コンデンサと、前記電圧波形のゼロクロス信号に基づいてトリガー信号を出力するマイクロコンピュータと、前記電源入力ラインの何れかに設けられ前記トリガー信号に応じて電流の導通状態または遮断状態を形成させるトライアックと、前記トライアックに並列接続され前記トライアックが遮断状態のときに前記電流を通過させるバイパス抵抗と、を備える電源回路において、前記マイクロコンピュータは、前記ゼロクロス信号に基づいて前記トリガー信号を生成するトリガー信号生成処理を、内部割込み間隔毎に起動させ、前記トリガー信号生成処理は、前記ゼロクロス信号が入力される入力ポートの電圧レベルを判定するポートレベル判定処理と、前記ポートレベル判定処理の処理結果が複数回連続して一致する場合に前記処理結果を反映させる信頼性向上処理と、を具備していることとする。前記バイパス抵抗は、正特性抵抗であるのが好ましい。これにより、かかるバイパス抵抗は、トライアックが故障しても、バイパス経路へ流れる電流を制限させ、発熱量を一定範囲に抑えるよう機能する。本発明に係る電源回路によると、信頼性向上処理によってトリガー信号のパルス成形タイミングを遅延させるので、ノイズに伴うパルスがトリガー信号波形に重畳されても、電源入力ラインでは、抵抗値の高いバイパス経路に一旦電流を投入させてから、トライアックにより成る電圧降下の低い主経路へ電流を投入させることとなる。このように、本発明に係る電源回路では、電源入力ラインに流れる電流値が段階を経て上昇するよう制御されるので、ノイズパルスに伴う突入電流を抑制することが可能となる。以下、本発明に係る実施の形態につき図面を参照して説明する。図1に示す如く、コンデンサインプット型電源回路1000は、電源入力ラインL1~L2と、バイパス抵抗200と、トライアック300と、フォトカプラ400を具備する信号伝達回路410と、マイクロコンピュータ500と、フィルター回路600と、ゼロクロス検出回路700と、ダイオードブリッジ800と、平滑コンデンサ900と、レギュレータReg1及びレギュレータReg2とから構成される。また、コンデンサインプット型電源回路1000は、入力側に交流電源100が接続され、電力入力ラインL1及びL2を介して交流電力が入力される。一方、出力側には、図示されないドライブ回路とこれに接続されるモータとが設けられている。電源入力ラインL1は、其の一方に交流電源100が接続され、他方にダイオードブリッジ800が接続される。電源入力ラインL2についても同様である。ダイオードブリッジ800は、其の後段に平滑コンデンサ900が設けられ、適宜に電源ラインが配線されている。この電源ラインには、図示の如く、レギュレータReg1及びReg2が配線されている。電源入力ラインの双方には、ヒューズ101及び102が設けられ、過電流が生じたときに交流電源100から電気的に遮断される。また、電源入力ラインL1には、リレー103が設けられ、当該リレー103では、所定の入力信号に基づいて、交流電源投入を許可/不許可の状態に切換える。かかる構成を具備する電源回路100は、ダイオードブリッジ800によって交流電源の電圧波形を全波整流させ、この電圧が平滑コンデンサ900に印加される。平滑コンデンサ900では、入力側から与えられる供給電荷と負荷側への放電電荷とによって極板間に蓄積される電荷量がバランスされ、出力電圧Vaが制御される。また、レギュレータReg1によって定電圧Vbが制御され、レギュレータRge2によって定電圧Vcが制御される。本実施の形態で用いられる電源回路は、ダイオードブリッジの出力側に平滑コンデンサを設けたコンデンサインプット型とされ、トランス等といった大型素子を用いることのない簡素な構成とされる。当該電源回路は、周知の如く、全波整流波のピーク値毎に大きな電流が流れ、所謂、高調波を周期的に発生させる特徴がある。バイパス抵抗200及びトライアック300は、互いに並列接続され、この並列回路が電源ラインL1に介挿される。本実施の形態では、当該並列回路を電源入力ラインL1に設けているが、当該並列回路を電源入力ラインL2へ設けるようにしても良い。以下、バイパス抵抗を具備する経路をバイパス経路と呼び、トライアックを具備する経路を主経路と呼ぶ。バイパス抵抗200は、バイパス経路に介挿入される素子である。本実施の形態では、例えば、ポジスタ登録商標又はポジアール登録商標といった、正特性抵抗が用いられている。バイパス抵抗200は、交流電源100が投入されると、トライアック300の導通が開始されるまで、バイパス経路に交流電流を流し図2a、平滑コンデンサ900をプレチャージさせる。このため、バイパス抵抗200は、第1の条件として、リレー103による交流電源投入時の突入電流がブレーカーを駆動させないよう、その抵抗値が設定される。また、発明が解決しようとする課題で指摘したように、内部割込み方式の信号処理では、電源回路の運転中にノイズパルスに伴う突入電流を発生させることがある。従って、バイパス抵抗200は、第2の条件として、ノイズパルスに伴う突入電流によってもブレーカーを駆動させないように、其の抵抗値が適宜に設定されなければならない。更に、このバイパス抵抗200は、第3の条件として、トライアック300が非導通とされているときの発熱量を一定範囲に抑えるため、その抵抗値について上限値が課される。当該抵抗値の上限は、トライアックの故障を想定して、バイパス抵抗200に電流が流れ続けても、発熱量が放熱能力を超えないよう設定されるのが好ましい。このため、第3の条件に係る抵抗値は、通常の運転状態よりも温度が上昇してしまったときに当該抵抗値が上昇する特性とされるのが好ましく、かかる条件を満足するため、正特性抵抗を用いるのが好ましい。そして、バイパス抵抗300は、これらの条件を充足するような特性を有する抵抗素子が選定される。尚、本実施の形態にあっては、バイパス抵抗として正特性抵抗を用いているが、要求される特性が異なる場合には、負特性抵抗又は温度依存されない抵抗を用いても良い。図1に戻り回路構成の説明を続ける。トライアック300は、ゲート端子に信号伝達回路410が接続配線され、当該ゲート端子にゲート信号が入力される。交流電源100の半周期に同期した信号ゲート信号がゲート端子に入力されると、トライアック300は、点弧/消弧を繰り返すように駆動され、交流電流が導通できるよう導通方向を切換える。当該トライアック300は、バイパス抵抗200と比較して電圧降下の低い素子であり、当該トライアック300の駆動時には主経路へ電流を導引させる図2b参照。信号伝達回路410は、フォトトライアックカプラ400、保護抵抗r1及び抵抗r2、トランジスタTrによって構成される。このうち、フォトトライアックカプラ400は、パルスの状態に応じて発光/消光する発光素子部と、これ応じて信号を形成する受光素子部とによって成る。このフォトトライアックカプラ400は、光学的結合素子の一形態である。発光素子部と抵抗r2とトランジスタTrは、定電圧電源Vbが印加される直列回路を成し、トリガー信号を受信して発光素子部を点滅させる。一方、受光素子部は、一端が保護抵抗r1を介してトライアック300のゲート端子に接続され、他端が電源入力ラインL1へ直接的に接続されている。信号伝達回路410では、トリガー信号に応じて瞬時にゲート信号を発生させれば良いので、ゲート信号の印加を遅延させる回路構成は不要とされる。このため、ゲート端子→保護抵抗r1→受光素子部400→電源入力ラインL1という配線経路では、時定数を形成させる容量性素子コンデンサなどを設けないのが好ましい。フィルター回路600は、例えば、ラインフィルタ及びこれにπ接続させたコンデンサとからなる構成が考えられる。但し、これに限らず、適宜な回路構成を適用すれば良い。ゼロクロス検出回路700は、図示の如く、抵抗素子及びコンデンサ及びフォトカプラ等から構成され、定電圧電源Vcによって電力が与えられている。このゼロクロス検出回路700は、電源入力ラインL1及びL2の双方に接続され、交流電源の電圧を検出しゼロクロス信号を出力する。このゼロクロス信号は、ゼロクロス検出回路700の回路構成によって電圧閾値Vzが決定され、図4に示す如く、電圧閾値Vzを下回る時にゼロクロス信号Szのパルスを発生させる。マイクロコンピュータ500は、AD変換回路及びCPU及びメモリ回路及びクロック回路等を内蔵させており、図1に示す如く、AD入力ポート、その他、信号の入力ポートPz及び出力ポートPtを配備させている。内蔵のメモリ回路には、複数のプログラム及び検出データが格納されており、そのプログラムは、各ルーチンでの処理を規定している。その一つとして、当該プログラムは、トリガー信号の成形ルーチン特許請求の範囲におけるトリガー信号生成処理を規定している。そして、マイクロコンピュータ500では、これらプログラムとハードウェアとが協働して、各プログラムで規定される処理を順次実行していく。マイクロコンピュータ500では、内部タイミング毎内部割込み間隔毎にトリガー信号の成形ルーチンを起動させ、これにより、トリガー信号を成形出力させる。ここで、内部タイミングとは、例えば、後段負荷として設けられるモータ回転数の検出タイミングとしても良い。但し、これに限定されるものではなく、適宜のタイミングを用いれば良い。トリガー信号の成形ルーチンPr3は、図3に示す如く、ポートレベル判定処理S011と、第1の信頼性向上処理S012~S013と、第2の信頼性向上処理S014~S015と、トリガー信号設定処理S017とが規定されている。以下、各々の処理について説明する。ルーチンPr3が内部タイミングによって起動されると、先ず、ポートレベル判定処理S011が実行され、ゼロクロス信号Szが入力される入力ポートPtの電圧レベルについて、HIGH/LOWの何れであるかを判定する。ポートレベル判定処理S011では、判定精度を高めるために多数決等の誤検知対策を施すと良い。そして、ポートレベル判定処理S011は、判定結果がHIGHのとき第1の信頼性向上処理S012~S013へ移行させ、判定結果がLOWのとき第2の信頼性向上処理S014~S015へと移行させる。第1の信頼性向上処理は、先ず、HIGHという処理結果が複数回連続しているか否かを判定するS012。本実施の形態では、連続性を判定する基準を2回と設定している。即ち、連続性判定処理S012では、前回の内部タイミングにおけるポートレベルの処理結果と今回の処理結果とが共にHIGHとなるとき、其の処理結果の連続性を肯定しYES判定、一方、双方の処理結果が一致しないとき、其の処理結果の連続性を否定するNO判定。そして、連続性が肯定された場合、現在HIGHと判定されたゼロクロス信号Szが正しいとして、ゼロクロス信号の認識値SzmをHIGHと決定するS013。一方、連続性が否定された場合には、ポートレベルがLOW→HIGHへと変化した場面であるところ、その変化を即座に反映させずに、ゼロクロス信号の認識値Szmを前回の状態LOWに維持する。第2の信頼性向上処理S014~S015についても、ポートレベルの判定結果LOWに基づいて処理することを除き、処理S012~処理S013と同様である。即ち、連続性判定処理S014によってポートレベル:LOWの連続性を判定し、連続性が認められればYES判定、ゼロクロス信号の認識値SzmをLOWとしS015、連続性が認められなければNO判定、ゼロクロス信号の認識値SzmをHIGHとする。このように、第1の信頼性向上処理S012~S013又は第2の信頼性向上処理S014~S015の何れかのルートで認識値Szmが決定されると、ルーチンRt3では、この認識値Szmに基づいて、トリガー信号Stの波形状態を決定するS016。本実施の形態の場合、トリガー信号設定処理S016は、ゼロクロス信号の認識値SzmがHIGHのときトリガー信号の出力レベルをLOWとさせ、当該認識値SzmがLOWのときトリガー信号の出力レベルをHIGHとさせる。即ち、処理S016では、認識値Szmの状態を反転させ、これをトリガー信号Stとして設定する。図4bを参照して具体的に説明する。内部タイミングtm=taへの到達前では、ゼロクロス信号:Sz=LOWであるので、ゼロクロス信号の認識値はSzm=LOWとされ、トリガー信号StはHIGHとされている。その後、時刻taに到達すると、ゼロクロス信号SzがHIGHへと切換えられるが、この時はまだルーチンPr3が起動されないので、Szm=LOWが維持され、トリガー信号StはHIGHのままである。その後、内部タイミングtm=0が到来すると、ルーチンPr3では、ポートレベルをHIGHと判定するが、このポートレベルはLOW→HIGHへ切換った直後なので、連続性については否定されることとなる。このとき、ルーチンPr3は、ゼロクロス信号の認識値をSz=LOWのままとし、トリガー信号StをHIGHに維持する。次の内部タイミングtm=250μsecが到来すると、ルーチンPr3は、ポートレベルHIGHの連続性を肯定するので、ゼロクロス信号の認識値をSzm=HIGHに切換え、これに応じて、トリガー信号StをSt=LOWに切換える。その後、時刻tbでゼロクロス信号が立下り、更に後、内部タイミングtm=500μsecが到来すると、ルーチンPr3は、ポートレベルの立下りエッジを検出するが、この場合、ポートレベルの連続性が否定されるので、Szm=HIGHを維持し、トリガー信号StをLOWに維持させる。かかる後、内部タイミングtm=750μsecに至ると、ルーチンPr3は、ポートレベルLOWの連続性を肯定し、Sz=LOWと認識し、トリガー信号StをHIGHへ切換える。内部タイミングtm=750μsecの後にあっては、ゼロクロス信号Szの次のパルスエッジが形成されるまで、トリガー信号StをHIGHの状態に維持させる。このように、本ルーチンPr3は、ゼロクロス信号Szに対して、少なくとも250μsec内部タイミングの1クロック分以上遅らせてゼロクロス信号の認識値Szmを決定する。従って、トリガー信号Stについても、ゼロクロス信号に対して、250μsec以上遅れて形成されることとなる図4参照。本実施の形態に係る電源回路では、このようにトリガー信号の形成を遅延させることで、突入電流が効果的に抑制される。例えば、図5aのように、ゼロクロス信号に影響を与える大きさのノイズNが発生する場合単発の場合、ゼロクロス信号Szには、ノイズNに伴うパルスが唯一形成されるのみである参照:1.0msec。従って、本実施の形態に係るルーチンPr3では、ゼロクロス信号の連続性を判定する処理が設けられているので、ゼロクロス信号の認識値Szm及びトリガー信号Stでは、ノイズNに伴うパルスが形成させることはない。このため、本実施の形態に係る電源回路では、このようなノイズNが生じていても突入電流を発生させることはない。一方、図5bのように、ノイズNが複数連続して発生する場合、ゼロクロス信号Szには、ノイズNに伴うパルスが複数連続して形成されることがある参照:1.0~1.25msec。この場合、ゼロクロス信号の認識値Szmは、ノイズNの発生が反映され、トリガー信号Stについても同様のパルスが反映されてしまう。従って、本実施の形態に係る電源回路であっても、ノイズパルスXを発生させてしまう。ところが、同電源回路では、ルーチンPr3の信頼性向上処理が機能することにより、トリガー信号のパルス形成タイミングを、ノイズの発生タイミングよりも幾分数百μse程度以上遅らせるという特徴がある。このため、当該電源回路では、ノイズパルスXがトリガー信号波形等に重畳されても、抵抗値の高いバイパス経路に一旦電流を投入させてから、トライアックにより成る電圧降下の低い主経路へ電流を投入させることとなる。即ち、本実施の形態に係る電源回路では、トライアック300が遮断されている間、バイパス経路を介して緩慢な電流を供給させ、或る時間が経過してから、より多い電流を主経路経由で供給させる。このため、平滑コンデンサ900では、先ず、バイパス経路を経由する電流によって電荷量が徐々に増加し、或る時間が経過した後、主経路を経由する電流によって、目標値までの残余分を補充するように電荷が供給される。このように、本実施の形態では、トライアック300の導通が開始するとき、補充すべき電荷量が抑えられるので、ノイズパルスXに伴う突入電流を抑制することができる。然るに、本実施の形態によると、内部割込みの信号処理に伴ってトリガー信号にノイズパルスXが現れたとしても、これに伴う突入電流が抑制され、家屋等に設けられるブレーカーの駆動を回避できる。以上の如く、本発明の要旨とするところは、ノイズに伴うパルスの回復直後にトライアックを導通させる制御を止め、トリガー信号の形成及び出力を敢えて遅延させたところにある。そして、本発明は、かかる制御を上述した回路構成に適用させることで、ノイズパルスが生じても、突入電流を抑制せしめる極めて顕著な作用効果を齎すものである。