"回路基板の電子部品が搭載される部位に、前記電子部品が有する複数の基板電極間に第1の凸部を形成し、前記電子部品に当接するように前記第1の凸部を覆ってソルダーレジストを塗布し、前記基板電極より高い第2の凸部を形成し、前記回路基板に前記電子部品を搭載し、前記回路基板に設けられた基板電極にはんだペーストを印刷し、リフロー炉によって前記電子部品に設けられた部品電極と前記基板電極とをはんだ接続する請求項1に記載の車載用電子回路装置の製造方法。前記第2の凸部を、前記回路基板に電気的配線を行うパターンによって形成することを特徴とする請求項1に記載の車載用電子回路装置の製造方法。前記第2の凸部を、前記回路基板上に塗布するシルクインクによって形成することを特徴とする請求項1に記載の車載用電子回路装置の製造方法。前記第2の凸部を、請求項2又は3記載の方法のうち二以上を併用して形成することを特徴とする請求項1に記載の車載用電子回路装置の製造方法。一つの前記電子部品に対して、前記第2の凸部を二以上設けたことを特徴とする請求項1乃至4のいずれか一項に記載の車載用電子回路装置の製造方法。前記電子部品は複数の前記部品電極を有し、前記第2の凸部は、前記回路基板上の前記複数の部品電極に対向する部位に凹部を設け、当該複数の凹部にそれぞれ基板電極を設けることで形成されることを特徴とする請求項1記載の車載用電子回路装置の製造方法。前記第2の凸部の高さを、請求項2~4のいずれかに記載の方法によって調整することを特徴とする請求項6に記載の車載用電子回路装置の製造方法。前記第2の凸部の上面が平面状であることを特徴とする請求項1乃至7のいずれか一項に記載の車載用電子回路装置の製造方法。回路基板と、前記回路基板に搭載される電子部品と、前記回路基板に設けられた基板電極と前記電子部品に設けられた部品電極とを、リフロー炉を用いて接続し、電気的に接続するはんだ層と、を備え、前記回路基板は、前記電子部品が搭載される部位であって、複数の前記基板電極の間に形成された第1の凸部と、前記第1の凸部を覆うようにソルダーレジストが塗布され、前記電子部品に当接する第2の凸部と、を有し、当該第2の凸部の高さは前記基板電極より高い電子回路装置。図5に、はんだ厚さとはんだ接続寿命の一般的な関係を示す。はんだ厚さを増すと、はんだ層に生じる歪みが低減でき、従って、接続寿命を向上できる。上記従来技術では、はんだ層を厚くすることによって歪みの集中を小さくし、接続寿命を向上している。なお、図5の実線部は、はんだ厚さの増加に伴い、はんだ接続寿命が向上することを示している。図5の破線部は、はんだ厚さがある値以上になると、はんだ接続寿命は飽和すると予想されることを示している。ここで、はんだ厚さとはんだ接続寿命の関係は、対象とする電子部品の材質や寸法,回路基板の材質,基板側電極の寸法,はんだフィレット形状、等により異なるため、図5では定性的な図示に留める。一例として、はんだ厚さを25倍にすることで、はんだ接続寿命を約15倍にできる計算結果を得た。このように、一般的には、はんだ層を厚くすることによってはんだに生じる歪みを低減でき、従って、はんだ接続寿命を向上できる。しかし、現実の製造工程においては、製造上のさまざまな要因により、はんだ層の厚さにはばらつきが生じる。例えば、車載用電子回路装置の電子部品実装工程では、概ねはんだペーストの印刷、2電子部品の搭載、3リフロー炉によるはんだ接続、の工程を経ることになるが、各工程において、[1]部品寸法およびめっき寸法のばらつき、[2]回路基板の電極ランド寸法ばらつき、[3]リフロー条件の変動、等によるはんだ層の厚さの変動が生じる。従って、特別な対策無しには、はんだ層の厚さを一定の範囲内に保つことは困難であり、結果的に、はんだ接続寿命をばらつかせる要因となる。上記従来技術では、この課題について特段の工夫がなされていない。そこで本発明は、上記の課題に対し、はんだ層の厚さのばらつきを縮小する実装方法および回路基板を提供することを目的とする。回路基板に電子部品を当接させる凸部を設け、回路基板に設けられた基板電極と電子部品に設けられた部品電極との間隔を当該凸部の高さに合わせる。具体的には、回路基板と、前記回路基板に搭載される電子部品と、前記回路基板に設けられた基板電極と前記電子部品に設けられた部品電極とを電気的に接続するはんだ層とを備えた車載用電子回路装置において、前記回路基板の前記電子部品が搭載される部位に当該電子部品に当接する凸部を設け、さらに当該凸部の高さを前記基板電極より高く構成する。この凸部は回路基板上のソルダーレジスト,Cuランド,シルクインク、またはこれらの組合せによって設けることができる。また当該凸部は、回路基板へ凹みを設け、回路基板の電極を凹み内に設けることによっても形成することが出来る。回路基板に設けられた基板電極と電子部品に設けられた部品電極との間隔のばらつき、即ち、はんだ層の厚さのばらつきが、凸部の製造公差の範囲に押さえられる。従って、従来技術よりもはんだ層の厚さのばらつきが小さくなり、はんだ接続寿命のばらつきが低減される。以下、図を用いて本発明の実施例を説明する。図1に第1の実施例を示す。図1は、電子部品1を回路基板2に、はんだ層3で接続した電子回路装置の断面模式図である。電子部品1の具体例にはセラミック抵抗やセラミックコンデンサ等がある。回路基板2の具体例には、ガラスエポキシ基板やセラミック基板等がある。はんだ層3の具体例には共晶はんだ,Pbフリーはんだ等がある。本発明は、これら部材の組合せに関係なく広く適用可能であるが、特に、ガラスエポキシ基板とセラミック抵抗やセラミックコンデンサのように、線膨張係数の差が大きい場合に有効である。電子部品1の両端には部品電極1aが形成されている。部品電極1aは主にSn錫系のめっきである。回路基板2には、部品電極1aに対抗する位置に基板電極ランド2aが、またこれら基板電極の中間的な位置に凸部2bが形成されている。基板電極2a,凸部2bの材料は主にCu銅である。回路基板2の表面には、基板電極2aおよびその周囲を除いて、ソルダーレジスト4が塗布されている。回路基板2に設けた凸部2bは、他のランドや回路と電気的に接続されていない、独立したランドである。この凸部2bを覆うようにソルダーレジスト4を塗布し、さらにソルダーレジスト4の上にシルクインク5を塗布することによって、電子部品1を当接させる凸部5bを構成する。凸部5bの高さは、凸部2bの高さにソルダーレジスト4およびシルクインク5の厚さに相当する高さを加えたものとなる。ここで、ソルダーレジスト4の厚さは、印刷時のマスク厚、またはスプレー量によって所定の厚さに調整でき、シルクインク5の厚さは印刷時のマスク厚によって調整できるので、凸部5bの高さは凸部2bの高さのばらつきの範囲内に制限できる。従って、この凸部5bに電子部品1を当接させた状態ではんだ付けを行うことで、はんだ層3の厚さのばらつきを凸部2bの高さばらつきの範囲内に制限できる。このようにはんだ層3の厚さを所定の範囲内とすることで、はんだ接続寿命のばらつきを縮小することができる。なお図1に示すように、凸部5bの上面は平面状とすることが望ましい。なお、ソルダーレジスト4及びシルクインク5の厚さ構成の一例として、ソルダーレジスト:5ミクロン,シルクインク:20ミクロンとした場合、ソルダーレジスト4およびシルクインク5によって25ミクロンの凸部を形成できる。図2は、回路基板2上に形成する凸部2bを複数設けた例である。凸部2bを複数にすることによって、電子部品1が傾くことを防止できる。凸部2bが一つである場合、電子部品1が傾く恐れがある。電子部品1が傾いてしまうと、基板電極2aと部品電極1aとの間の距離が場所によって異なってしまうため、その間のはんだ層3の厚さが場所によってばらつき、はんだ接続寿命のばらつきを増大させる可能性がある。具体的には、図1の例であれば電子部品1の右側のはんだの厚さと左側のはんだ層3の厚さとが異なってしまう。さらに、電子部品1が大きく傾いてしまうと、部品電極1aと基板電極2aの電気的接続を確保できない恐れもある。従って、凸部2bを一つしか設けない場合は、製造工程において電子部品1が傾かないように、細心の注意を払う必要がある。これに対し本実施例では、凸部2bを複数とし、電子部品1の傾きを防ぐ構成とした。これにより、実施例1に比べて製造工程において電子部品1を傾かないように保持することが容易となり、電子部品1の両端の部品電極1aと各々に対応する基板電極2aの間に形成されるはんだ層3の厚さをより均一にできる。従って、はんだ接続寿命のばらつきを縮小することができる。複数の凸部2bを設ける場合は、各凸部間の高さばらつきによる傾きを防止するために、必要最小数2箇所にすることが望ましいが、3箇所以上であってもよい。図3に第3の実施例を示す。本実施例は、凸部の高さをより厳密に制限したい場合、または、はんだ接続信頼性と放熱性を両立させたい場合に有効である。実施例1では、凸部2bの高さを他の基板電極2aと同等としているため、はんだ層3の厚さは事実上ソルダーレジスト4とシルクインク5の厚さによって規定されている。これに対し本実施例では、図3に示すように、回路基板2に形成する凸部2bを基板電極2aよりも厚く高く形成し、ソルダーレジスト4等を塗布することなく電子部品1を当接させる凸部を形成している。本方法では、ソルダーレジスト4による凸部形成に比べて、当該凸部の高さのばらつきを低減できる。従って、はんだ層3の厚さをより厳密に制御できるので、はんだ接続寿命をより安定化できる。本方法による凸部2bは、Cuめっきまたは回路パターン形成に使用する銅箔の積層によって形成できる。なお、本実施例の構成では、熱伝導性に優れる金属Cuを電子部品1と接触させるため、実施例1,2に対して電子部品1の放熱性を向上できる。図4に示す第4の実施例は、電子部品1の実装時の高さに制約がある場合に、特に有効である。図4は回路基板2において、電子部品1の部品電極1aに対抗する位置に凹部2cを設け、回路基板2の部品直下の位置に凸部5cを形成してある。なお本実施例では凸部5cは、凹部2cを作成したことによって残された残存部5dと独立したランド2bにより形成されている。ここで凹部2cの深さは、部品電極1aのめっき厚よりも深く形成してあり、電子部品1を回路基板2へ実装したときに、電子部品1の腹と回路基板2の凸部5cとが接触する構造となっている。部品電極1aと基板電極2aは、はんだ層3によって電気的に接続される。以上の構成によれば、はんだ層3の厚さは凹部2cの深さと部品電極1aのめっき厚の差によって決まることになる。従って、はんだ層3の厚さを所定の範囲内とすることができ、はんだ接続寿命のばらつきを低減できる。図4の例においては、はんだ層3の厚さを最大限に確保しながら、電子部品1の実装高さを最低限とする為、凸部5cにはソルダーレジスト4やシルクインク5の塗布をしていない。しかし、実装高さが許すならば、絶縁性確保のため、ソルダーレジスト4やシルクインク5を塗布することが望ましい。尚、回路基板2に多層基板を用いる場合は、内層のパターンを基板電極2aと兼用することも可能である。"