半導体セラミック層と内部電極層とが交互に積層されている素子本体と、前記内部電極層と電気的に接続され、前記素子本体の相互に向き合う両端面にそれぞれ設けられている外部端子電極と、を備える積層型PTCサーミスタであって、前記素子本体の側面にはガラス膜が形成され、かつ前記素子本体の実装基板側の少なくとも1つの前記側面に放熱用端子電極が設けられていることを特徴とする積層型PTCサーミスタ。前記素子本体における隣り合う少なくとも3つの前記側面にわたって前記放熱用端子電極が形成してある請求項1に記載の積層型PTCサーミスタ。前記放熱用端子電極の各側面における面積割合が、当該放熱用端子電極が形成されている当該側面の面積に対して、35以上であり、前記放熱用端子電極が各側面において、前記外部端子電極に絶縁されるように形成してある請求項1または2に記載の積層型PTCサーミスタ。前記外部端子電極が半田により基板に接合してあると共に、これらの外部端子電極とは絶縁されて、前記放熱用端子電極は、半田により基板に接合されている請求項1~3のいずれかに記載の積層型PTCサーミスタの実装構造。本発明は、このような実状に鑑みてなされ、その目的は、複雑な製造工程を必要とせずに低抵抗および高耐電圧を高水準で両立可能な積層型PTCサーミスタを提供することを目的とする。上記目的を達成するために、本発明に係る積層型PTCサーミスタは、半導体セラミック層と内部電極層とが交互に積層されている素子本体と、前記内部電極層と電気的に接続され、前記素子本体の相互に向き合う両端面にそれぞれ設けられている外部端子電極と、を備える積層型PTCサーミスタであって、前記素子本体の側面にはガラス膜が形成され、かつ前記素子本体の実装基板側の少なくとも1つの前記側面に放熱用端子電極が設けられていることを特徴とする。本発明の積層型PTCサーミスタは、放熱用端子電極を介して実装基板に熱を逃がすことができ、電圧印加時の素子発熱量を抑えることができるので、低い室温抵抗と高耐電圧とを高水準で両立させることができる。また、本発明では、放熱用端子電極は、外部端子電極と同時に形成することができるので、複雑な製造工程を必要とせずに低抵抗および高耐電圧を高水準で両立可能な積層型PTCサーミスタを提供することができる。好ましくは、前記素子本体における隣り合う少なくとも3つの前記側面にわたって前記放熱用端子電極が形成してある。少なくとも3つの前記側面にわたって放熱用端子電極を形成することで、放熱面積が増大し、電圧印加時の素子発熱量をさらに抑制することができる。好ましくは、前記放熱用端子電極の各側面における面積割合が、当該放熱用端子電極が形成されている当該側面の面積に対して、35以上、さらに好ましくは40以上である。各側面での放熱用端子電極の面積を所定値以上に確保することで、放熱特性が向上する。ただし、その放熱用端子電極の面積は、各側面において、少なくともいずれか一方の前記外部端子電極に対して絶縁されるように決定されることが好ましい。素子本体の両端面に形成してある外部端子電極が短絡しないようにするためである。好ましくは、前記外部端子電極が半田により基板に接合してあると共に、これらの外部端子電極とは絶縁されて、前記放熱用端子電極は、半田により基板に接合されている。さらに好ましくは、放熱用端子電極は、基板のグランド端子に接続してあることが好ましい。このような構成にすることで、素子本体に発生する熱が放熱用端子電極、半田およびグランド端子を通して良好に放熱される。以下、本発明を、図面に示す実施形態に基づき説明する。第1実施形態図1に示すように、本発明の一実施形態に係る積層型PTCサーミスタ1は、半導体セラミック層2と内部電極層3とが交互に積層されている素子本体10を有する。図2Aおよび図2Bに示すように、素子本体10は、平面側側面10aと、背面側側面10bと、その他の2側面10cとを有する。また、素子本体10は、図1に示すように、内部電極層3が交互に引き出される方向に端面10dを有し、全体として直方体形状となっている。半導体セラミック層2は、たとえばチタン酸バリウム系半導体セラミック、などで構成される。内部電極層3は、たとえばニッケル、パラジウム、これらの金属の少なくとも一部を含む合金などで構成される。半導体セラミック層2の厚みは、特に限定されないが、好ましくは5~200μm、内部電極層3の厚みは、特に限定されないが、好ましくは1~5μmである。図1に示すように、素子本体10の4つの側面10a~10cには、ガラス膜5が形成してある。素子本体10の相互に向き合う端面10dには、図示する例ではガラス膜が形成されてないが、ガラス膜5が形成されていても良い。ガラス膜5は、素子本体10の保護機能を有し、基板実装時のフラックスの燃焼により半導体セラミック層2が還元されることを抑制してPTC特性が低下することを防止する機能を有する。ガラス膜5は、低温で焼き付けが可能なガラス膜が好ましく、たとえばBi系ガラス、B系ガラス、Zn系ガラスなどが好ましい。ガラス膜5の膜厚は、特に限定されないが、好ましくは1~10μmである。素子本体10の相互に向き合う端面10dには、それぞれ外部端子電極4が形成してあり、それぞれ交互に引き出される内部電極層3と接続してある。外部端子電極4は、それぞれ、素子本体10の端面10dに密着する電極端面部4aと、素子本体10の4つの側面10a~10cに跨がる電極側面部4bとを有する。外部端子電極4は、たとえばAg、Pd、Cu、Ni、Zn、Al、Sn、これらの金属の少なくとも一部を含む合金などで構成され、その厚みは、特に限定されないが、好ましくは5~30μmである。外部端子電極4は、単層でも良いが、複数の層の積層膜であっても良い。本実施形態では、図2Aおよび図2Bに示すように、4つの側面10a~10cに跨がって連続して放熱用端子電極6が形成してある。放熱用端子電極6は、双方の外部端子電極4と電気的に導通しないように、素子本体10の長手方向外部端子電極4の相互を結ぶ方向の中央位置に形成してある。図2Aに示すように、2012サイズ積層型PTCサーミスタ1の長さ外部端子電極4の相互間方向L0は、好ましくは1.8~2.2mmである。また、積層型PTCサーミスタ1の厚み図1に示す内部電極層3の積層方向T0は、好ましくは1.05~1.45mmである。さらに、積層型PTCサーミスタ1の幅長さL0および厚みT0に垂直方向W0は、好ましくは1.05~1.45mmである。たとえば図3に示すように、素子本体10の背面側側面10bでは、放熱用端子電極6は、素子本体10の長さL0の略中心位置に形成され、放熱用端子電極6の幅L1は、外部端子電極4の電極側面部4bの幅L2と同等以上の幅であることが好ましい。ただし、放熱用端子電極6の幅L1が大きすぎると、外部端子電極4の電極側面部4bと短絡する恐れがあることから、これらと短絡しないように、外部端子電極4との距離L3が0.1mm以上となるように決定される。なお、放熱用端子電極6と外部端子電極4との距離L3は、放熱用端子電極6の両側で必ずしも同一寸法になる必要はない。また、外部端子電極4の電極側面部4bの幅L2も、両側で必ずしも同一である必要はない。本実施形態では、素子本体10の背面側側面10bにおいて、放熱用端子電極6の面積S1は、L1×W0で表せるが、側面10bの全面積S0=L0×W0に対して、40~70の面積であることが好ましい。このような面積に設定することで、後述する放熱効果が向上すると共に、外部端子電極4との短絡も防止できる。放熱用端子電極6は、外部端子電極4と同様な金属または合金で構成することができ、好ましくは外部端子電極4と同時に形成され、同等な厚みを有する。次に、積層型PTCサーミスタ1の製造方法について説明する。まず、図1に示す半導体セラミック層2の原料を含む半導体セラミック層形成用スラリーを準備する。次に、半導体セラミック層形成用スラリーをペットフィルムの上にドクターブレード法などで塗布、乾燥してグリーンシートを作製する。このグリーンシートの表面に、図1に示す内部電極層3を形成するための内部電極用ペーストをスクリーン印刷などで印刷する。内部電極用ペーストが印刷されたグリーンシートを、必要枚数で積層し、プレス機で積層方向に加圧、圧着して圧着体を得る。この圧着体をカッターなどで切断し、図1に示す素子本体10に対応するサイズの積層チップを得る。次に、積層チップを、大気中、250~500°Cで1~10時間加熱保持してバインダを除去した後、H2/N2雰囲気中、1150~1250°Cで0.5~4時間、積層チップを焼結し、素子本体焼結体10を得る。続いて得られた素子本体10を、大気中で、500~800°Cで0.5~6時間加熱保持することにより、再酸化処理を行う。再酸化処理により、半導体セラミック層2のPTC特性を発現させる。酸化処理後の素子本体10に、たとえばスプレー処理などにより無機ガラススラリーを吹き付けた後、大気中600~700°Cで焼き付けて素子本体10の全表面にガラス膜5を形成する。続いて、ガラス膜5が形成された素子本体10の4側面10a~10cに、図4に示すように、レジスト膜12を付ける。レジスト膜12は、図2Aおよび図2Bに示す素子本体10の外周面で電極4および6が形成されない領域に形成される。レジスト膜12は、素子本体10が図4に示すペースト14が貯留してあるペースト容器16の内部に浸漬された場合に、ペースト14が素子本体10の外面に付着することを防止する。ペースト14は、図1に示す電極4および6を形成するための電極ペーストである。ペースト14は、レジスト膜12以外の素子本体10の表面に付着する。レジスト膜12以外の素子本体10の表面にペーストが付着された素子本体10を、大気中500~600°Cで焼き付ければ、図1に示すように、放熱用端子電極6と外部端子電極4とが形成してある素子本体10が得られる。レジスト膜12は、ペースト焼き付け時に除去される樹脂などで構成されることが好ましい。なお、電極4および6は、スパッタリングなどの成膜法により形成しても良い。また、図1に示す素子本体10の端面10dに形成されるガラス膜は、外部端子電極4が形成される前に、端面加工などにより除去しても良いが、除去しなくとも、内部電極層3の端部は、外部端子電極4の焼き付け処理時に接続される。このようにして得られる図1に示す構成の積層型PTCサーミスタ1は、図5に示すように、実装基板20に実装される。すなわち、積層型PTCサーミスタ1の背面側側面実装基板側10bを実装基板20に対向させて配置し、実装基板20の配線端子22に外部端子電極4が接触し、グランド端子24に放熱用端子電極6が接触するように配置する。その後に、半田30のリフロー処理などにより半田付けを行う。半田30は、背面側側面実装基板側10bに位置する電極4および6のみでなく、その背面側側面10bに隣接する側面10cに位置する電極4および6の下部にまで昇ってくる。本実施形態の積層型PTCサーミスタ1は、放熱用端子電極6、半田30およびグランド端子24を介して実装基板20に熱を逃がすことができる。そのため、電圧印加時の素子本体10の発熱量を抑えることができるので、低い室温抵抗と高耐電圧とを高水準で両立させることができる。また、本実施形態では、放熱用端子電極6は、外部端子電極4と同時に形成することができるので、複雑な製造工程を必要とせずに低抵抗および高耐電圧を高水準で両立可能な積層型PTCサーミスタ1を提供することができる。特に本実施形態では、素子本体10における隣り合う4つの側面10a~10cにわたって放熱用端子電極6が形成してある。4つの側面10a~10cにわたって放熱用端子電極6を形成することで、放熱面積が増大し、電圧印加時の素子発熱量をさらに抑制することができる。また、本実施形態では、放熱用端子電極6の各側面における面積割合が、当該放熱用端子電極6が形成されている当該各側面10a~10cの面積に対して、40以上である。各側面での放熱用端子電極6の面積を所定値以上に確保することで、放熱特性が向上する。第2実施形態本実施形態では、図6Aおよび図6Bに示すように、素子本体10における平面側側面10aには、放熱用端子電極6がほとんど形成されず、背面側側面10bとその両側の側面10cとを含む、隣り合う3つの側面10b~10cにわたって放熱用端子電極6が形成してある。図5に示すように、半田30は、背面側側面実装基板側10bに位置する電極4および6のみでなく、その背面側側面10bに隣接する側面10cに位置する電極4および6の下部にまで昇ってくる。そのため、少なくとも3つの側面10b~10cにわたって放熱用端子電極6を形成することで、3つの側面10b~10cで半田30を介してグランド端子24と接続される。その結果、放熱用端子電極6から半田30を介してグランド端子24に放熱される放熱量が確保され、本実施形態の積層型PTCサーミスタ1aは、第1実施形態と同等な作用効果を奏する。その他の構成および作用効果は第1実施形態と同様である。第3実施形態本実施形態では、図7Aおよび図7Bに示すように、素子本体10における平面側側面10aおよびそれに隣接する2つの側面10cには、放熱用端子電極6が形成されず、背面側側面10bのみに放熱用端子電極6が形成してある。図5に示すように、背面側側面10bに形成してある放熱用端子電極6は、半田30を介してグランド端子24に接続される部分であり、少なくともその背面側側面10bに放熱用端子電極6を形成すれば、グランド端子に放熱される放熱量が確保される。本実施形態の積層型PTCサーミスタ1bは、第1実施形態よりは劣るが、第1実施形態と同じような作用効果が期待できる。その他の構成および作用効果は第1実施形態と同様である。第4実施形態本実施形態では、図8に示すように、素子本体10の背面側側面10bに形成する放熱用端子電極6が、素子本体10の幅W0の方向に複数に分割されている以外は、第3実施形態と同様である。ただし、側面10bにおいて、複数に分割されている放熱用電極6の合計面積S1は、側面10bの全面積S0に対して、第3実施形態と同様なパーセント割合である。本実施形態の積層型PTCサーミスタ1cは、第3実施形態と同様な作用効果が期待できる。第5実施形態本実施形態では、図9に示すように、素子本体10の背面側側面10bに形成する放熱用端子電極6が、素子本体10の長さL0の方向に複数に分割されている以外は、第3実施形態と同様である。ただし、側面10bにおいて、複数に分割されている放熱用電極6の合計面積S1は、側面10bの全面積S0に対して、第3実施形態と同様なパーセント割合である。本実施形態の積層型PTCサーミスタ1dは、第3実施形態と同様な作用効果が期待できる。第6実施形態本実施形態では、図10に示すように、素子本体10の背面側側面10bに形成する放熱用端子電極6の幅L1が、外部端子電極4の電極側面部4bの幅L2より短く、放熱用端子電極6の面積S1が、側面10bの面積S0の40よりも小さいが35以上である。その他の構成は、第3実施形態と同様である。本実施形態の積層型PTCサーミスタ1eは、放熱用端子電極6の面積S1が小さいため、第3実施形態よりは本発明の作用効果が小さい。第7実施形態本実施形態では、図11に示すように、素子本体10の背面側側面10bに形成する放熱用端子電極6のS1が、側面10bの面積S0の40よりも小さいが35以上である以外は、第3実施形態と同様である。本実施形態の積層型PTCサーミスタ1fは、放熱用端子電極6の面積S1が小さいため、第3実施形態よりは本発明の作用効果が小さい。第8実施形態本実施形態では、図12に示すように、素子本体10の背面側側面10bに形成する放熱用端子電極6のS1が、側面10bの面積S0の40よりも小さいが35以上である以外は、第4実施形態と同様である。本実施形態の積層型PTCサーミスタ1fは、放熱用端子電極6の面積S1が小さいため、第4実施形態よりは本発明の作用効果が小さい。なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。実施例1得られるチタン酸バリウム系化合物が下記式Aの組成になるように、BaCO3、TiO2、Gd2O3、Nb2O5、SiO2およびMnNO326H2Oをそれぞれ秤量した後、純水ならびに粉砕用ボールとともにナイロン製ポット内に入れて6時間混合し、乾燥させて混合粉末を得た。Ba0.999Gd0.0011.02Ti0.999Nb0.001O30.05SiO20.001MnA得られた混合粉末を仮成形し、これを1150°Cの大気中に4時間保持して仮焼して、仮焼体を得た。次いで、この仮焼体を解砕して得た仮焼粉末を純水ならびに粉砕用ボールとともにナイロン製ポットに入れ、これに溶剤、バインダ及び可塑剤を添加してボールミルにて20時間混合し、半導体セラミック層形成用スラリーを得た。得られた半導体セラミック層形成用スラリーをペットフィルムの上にドクターブレード法で塗布、乾燥してグリーンシートを作製した。このグリーンシートの表面に内部電極用Niペーストをスクリーン印刷で印刷してNi内部電極層を形成した。内部電極層の一端面がセラミック層の左端部、右端部に交互に露出するようグリーンシートを積層し、これをプレスで積層方向に加圧、圧着した。圧着体をカッターで切断し、2mm×1.2mm×1.2mmの積層チップを得た。積層チップを大気中、300°Cで8時間加熱保持してバインダを除去した後、H2/N2雰囲気中、1200°Cで2時間、積層体を焼結し、素子本体10焼結体を得た。続いて、得られた素子本体10を大気中、700°Cで2時間加熱保持することにより、再酸化処理を行った。酸化処理後の素子本体10に、スプレーでBi系無機ガラススラリーを吹き付けた後、大気中650°Cで焼き付けて素子本体表面にガラス膜を形成した。続いてガラス膜が形成された本体の4側面および両端面に、図2Aおよび図2Bに示すようなパターンでAgペーストを塗布した後、大気中600°Cで焼き付けて、放熱用端子電極6と外部端子電極4を形成した。このようにして得られた図1に示す構成の積層型PTCサーミスタ1について、放熱用端子電極6および両端部外部端子電極4の合わせて3端子で、図5に示すように、プリント配線基板からなる実装基板20上に半田付けした。実装基板20上に半田付けした積層型PTCサーミスタ1を恒温槽内に入れ、25°Cにおける抵抗値R25°C、単位:Ω、及び200°Cにおける抵抗値R200°C、単位:Ω、をそれぞれデジタルマルチメータにて測定した。さらに、25°Cにおける抵抗値R25°C、200°Cにおける抵抗値R200°Cの各測定値から、PTCジャンプ{[log10R200°C/R25°C]、単位:桁}を求めた。また、上記3端子でプリント基板上にはんだ付けした積層型PTCサーミスタを25°Cの恒温槽内に入れ、両端面の電極間に直流電源を接続して0Vより徐々に印加電圧を上昇させ、積層型サーミスタが破壊するまで昇圧し、破壊直前の電圧を耐電圧とした。これらの測定結果を表1に示す。なお、この実施例1では、図3に示すように、素子本体10の背面側側面10bにおいて、放熱用端子電極6の面積S1は、側面10bの全面積S0に対して、40~70の範囲内であった。実施例2図7に示すように、素子本体の背面側側面10bのみに放熱用端子電極6を形成した以外は、実施例1と同様にして積層型PTCサーミスタを作製し、そのR25°C、R200°C、PTCジャンプ、耐電圧をそれぞれ測定した。結果を表1に示す。実施例3図6に示すように、素子本体の背面側側面10bおよびその両側に位置する側面10cのみに放熱用端子電極6を形成した以外は、実施例1と同様にして積層型PTCサーミスタを作製し、そのR25°C、R200°C、PTCジャンプ、耐電圧をそれぞれ測定した。結果を表1に示す。実施例4図8に示すように、素子本体の背面側側面10bにおいて、2つに分割された放熱用端子電極6を形成した以外は、実施例2と同様にして積層型PTCサーミスタを作製し、そのR25°C、R200°C、PTCジャンプ、耐電圧をそれぞれ測定した。結果を表1に示す。実施例5図9に示すように、素子本体の背面側側面10bにおいて、3つに分割された放熱用端子電極6を形成した以外は、実施例2と同様にして積層型PTCサーミスタを作製し、そのR25°C、R200°C、PTCジャンプ、耐電圧をそれぞれ測定した。結果を表1に示す。比較例1素子本体10にガラス膜5および放熱用端子電極6を形成していない以外は、実施例1と同様にして積層型PTCサーミスタを作製し、そのR25°C、R200°C、PTCジャンプ、耐電圧をそれぞれ測定した。結果を表1に示す。比較例2素子本体10にガラス膜5を形成していない以外は、実施例1と同様にして積層型PTCサーミスタを作製し、そのR25°C、R200°C、PTCジャンプ、耐電圧をそれぞれ測定した。結果を表1に示す。比較例3素子本体10に放熱用端子電極6を形成していない以外は、実施例1と同様にして積層型PTCサーミスタを作製し、そのR25°C、R200°C、PTCジャンプ、耐電圧をそれぞれ測定した。結果を表1に示す。実施例6図10に示すように、素子本体の背面側側面10bにおいて、放熱用端子電極6の幅L1が、外部端子電極4の電極側面部4bの幅L2より短く、放熱用端子電極6の面積S1が、側面10bの面積S0の40よりも小さい以外は、実施例2と同様にして積層型PTCサーミスタを作製し、そのR25°C、R200°C、PTCジャンプ、耐電圧をそれぞれ測定した。結果を表1に示す。実施例7図11に示すように、素子本体の背面側側面10bにおいて、放熱用端子電極6の面積S1が、側面10bの面積S0の40よりも小さい放熱用端子電極6を形成した以外は、実施例2と同様にして積層型PTCサーミスタを作製し、そのR25°C、R200°C、PTCジャンプ、耐電圧をそれぞれ測定した。結果を表1に示す。実施例8図12に示すように、素子本体の背面側側面10bにおいて、放熱用端子電極6の面積S1が、側面10bの面積S0の40よりも小さい放熱用端子電極6を形成した以外は、実施例4と同様にして積層型PTCサーミスタを作製し、そのR25°C、R200°C、PTCジャンプ、耐電圧をそれぞれ測定した。結果を表1に示す。表1に示す測定結果から明らかなように、素子本体にガラス膜が形成されていない比較例1と比較例2では、PTCジャンプと耐電圧いずれも低い値となっている。これは、素子本体10の表面にガラス膜5が形成されていないために、基板実装時のフラックスの燃焼により、積層型PTCサーミスタ1の半導体セラミック層2が還元されたためと考えられる。また素子本体10にガラス膜5は形成されているが、放熱用端子電極6が形成されていない比較例3では、PTCジャンプが高いにも関わらず、20Vに満たない低い耐電圧となっている。これらの比較例1~3に対して、実施例1~8では、PTCジャンプも高く耐電圧も高いことがわかる。これは、放熱用端子電極6を介して実装基板20に熱を逃がすことができ、電圧印加時の素子発熱量を抑えることができたためと考えられる。なお、実施例6~8に比較して、実施例1~5での耐電圧が高いのは、放熱用端子電極6の面積が大きいためであると考えられる。