第1のトランジスタと、第2のトランジスタと、フォトダイオードと、スイッチと、出力端子と、抵抗と、を有し、前記第1のトランジスタのゲートと前記第2のトランジスタのゲートは電気的に接続され、前記スイッチは、一方の端子が前記第2のトランジスタのソース又はドレインの一方に電気的に接続され、他方の端子が前記フォトダイオードの一方の端子及び電源に電気的に接続され、前記フォトダイオードは、他方の端子が前記第1のトランジスタのソース又はドレインの一方及び前記第1のトランジスタのゲート電極に電気的に接続され、前記抵抗は、一方の端子が前記第1のトランジスタのソース又はドレインの他方及び前記第2のトランジスタのソース又はドレインの他方に電気的に接続され、他方の端子が接地され、前記出力端子は、前記抵抗の一方の端子と電気的に接続されることを特徴とする半導体装置。第1のトランジスタと、第2のトランジスタと、フォトダイオードと、スイッチと、出力端子と、抵抗と、を有し、前記第1のトランジスタのゲートと前記第2のトランジスタのゲートは電気的に接続され、前記スイッチは、一方の端子が前記第2のトランジスタのソース又はドレインの一方に電気的に接続され、他方の端子が前記第1のトランジスタのソース又はドレインの一方及び電源に電気的に接続され、前記フォトダイオードは、一方の端子が前記第1のトランジスタのソース又はドレインの他方及び前記第1のトランジスタのゲート電極に電気的に接続され、他方の端子が前記第2のトランジスタのソース又はドレインの他方及び前記抵抗の一方の端子に電気的に接続され、前記抵抗は、他方の端子が接地され、前記出力端子は、前記抵抗の一方の端子と電気的に接続されることを特徴とする半導体装置。請求項1において、前記第1のトランジスタ及び前記第2のトランジスタは、nチャネル型トランジスタであることを特徴とする半導体装置。請求項2において、前記第1のトランジスタ及び前記第2のトランジスタは、pチャネル型トランジスタであることを特徴とする半導体装置。請求項1乃至請求項4のいずれか一において、前記スイッチは受光強度が所定の値より高いときオフとなり、前記受光強度が前記所定の値より低いときオンとなることを特徴とする半導体装置。請求項1乃至請求項5のいずれか一において、前記第1のトランジスタ及び前記第2のトランジスタは、薄膜トランジスタであることを特徴とする半導体装置。従来の光センサでは、微弱光の検出は行うことが可能であったが、微弱光から強光までを検出しようとすると、出力電流の範囲が広くなり、1階調に用いる電圧が小さくなってしまうという問題があった。これにより分解能が悪くなったり、ノイズの影響が大きくなったりしてしまう。本発明の光電変換装置は、フォトダイオード、増幅回路、スイッチを有し、光が弱いときはスイッチをオンにしてフォトダイオードの光電流を増幅する。光が強いときはスイッチをオフにしてフォトダイオードの光電流をそのまま出力する。なお本明細書において、光電変換装置とは、センサ部で受光した光を電気信号に変換する機能を備えた装置をいい、素子として用いられる場合は光電変換素子と呼ぶ。また半導体装置とは半導体層を有する装置をいい、半導体層を有する素子を含む装置全体も半導体装置と呼ぶ。本発明は、光電変換層を有するフォトダイオードと、トランジスタを含む増幅回路と、スイッチとを有し、入射する光の強度が所定の強度より小さいと前記スイッチにより前記フォトダイオードと前記増幅回路は電気的に接続され、光電流は前記増幅回路により増幅されて出力され、入射する光の強度が前記所定の強度より大きいと前記スイッチは前記フォトダイオードと前記増幅回路の一部又は全部を電気的に切り離して光電流の増幅率を下げて出力されることを特徴とする半導体装置に関するものである。本発明は、ゲート電極に共通の電位が印加されるように接続され、カレントミラー回路を形成する第1のトランジスタと第2のトランジスタと、一方の端子が電源に接続され、他方の端子が前記第1のトランジスタのソース領域又はドレイン領域の一方かつ前記第1のトランジスタのゲート電極に接続されるフォトダイオードと、前記フォトダイオードの一方の端子と、前記第2のトランジスタのソース領域又はドレイン領域の一方との間に直列に挿入されたスイッチとを有し、前記スイッチは受光強度に応じてオンオフの切り替えが行われることを特徴とする半導体装置に関するものである。本発明は、ゲート電極に共通の電位が印加されるように接続され、カレントミラー回路を形成する第1のトランジスタと第2のトランジスタと、一方の端子が電源に接続され、他方の端子が前記第1のトランジスタのソース領域又はドレイン領域の一方かつ前記第1のトランジスタのゲート電極に接続されるフォトダイオードと、前記フォトダイオードの一方の端子と、前記第2のトランジスタのソース領域又はドレイン領域の一方との間に直列に挿入されたスイッチとを有し、前記スイッチは受光強度が所定の値より高いときオフとなり、受光強度が所定の値より低いときオンとなることを特徴とする半導体装置に関するものである。本発明は、ゲート電極に共通の電位が印加されるように接続され、カレントミラー回路を形成する第1のトランジスタと第2のトランジスタと、一方の端子が電源に接続され、他方の端子が前記第1のトランジスタのソース領域又はドレイン領域の一方かつ前記第1のトランジスタのゲート電極に接続されるフォトダイオードと、前記フォトダイオードの一方の端子と、前記第2のトランジスタのソース領域又はドレイン領域の一方との間に挿入されたスイッチとを有し、受光強度に応じて前記スイッチの切り替えを行う制御部を有することを特徴とする半導体装置に関するものである。本発明において、前記光電変換層は、p型半導体層、i型半導体層及びn型半導体層を有するものである。本発明において、前記トランジスタは薄膜トランジスタである。本発明において、前記トランジスタは、ソース領域又はドレイン領域、チャネル形成領域、ゲート絶縁膜及びゲート電極を有するものである。本発明の光電変換装置は、微弱光はフォトダイオードにより発生した光電流を増幅回路で増幅して出力し、ある一定以上の照度を持つ光を検知することにより得られた光電流は増幅せずに出力することが可能となる。これにより出力電流を一度下げることができ、出力電流の絶対値の範囲を狭くし、1階調における電圧の値を大きくすることができる。これにより検知できる光強度の範囲が広くなるという利点を持つ。本実施の形態を、図1、図2、図3、図4、図5、図6A~図6Bを用いて説明する。ただし本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。図1に示すように、本実施の形態の半導体装置は、電源バイアス電源101、スイッチ102、フォトダイオード103、トランジスタ104及び105で構成されるカレントミラー回路111、出力端子107、接続抵抗RLを有している。本実施例ではトランジスタ104及び105として薄膜トランジスタThinFilmTransistorTFTを用いており、さらに、TFT104及び105はnチャネル型TFTで形成されている。光電流は出力端子107によって外部に取り出される。図1では、カレントミラー回路111を構成するTFT104のゲート電極は、カレントミラー回路111を構成するもう1つのTFT105のゲート電極、及びフォトダイオード103の一方の端子に電気的に接続されている。TFT104のソース領域又はドレイン領域の一方は、フォトダイオード103の一方の端子、TFT105のゲート電極に電気的に接続されている。またTFT104のソース領域又はドレイン領域の他方は、TFT105のソース領域又はドレイン領域の一方、出力端子、接続抵抗RLに電気的に接続されている。TFT105のゲート電極は、TFT104のゲート電極、TFT104のソース領域又はドレイン領域の一方に電気的に接続されている。TFT105のソース領域又はドレイン領域の一方は、TFT104のソース領域又はドレイン領域の他方、出力端子、接続抵抗RLに電気的に接続されている。またTFT105のソース領域又はドレイン領域の他方は、スイッチ102の一方の端子に電気的に接続されている。TFT104及び105のゲート電極は互いに接続されているので共通の電位が印加される。フォトダイオード103の一方の端子はTFT104のソース領域又はドレイン領域の一方、TFT104のゲート電極、TFT105のゲート電極に電気的に接続されている。またフォトダイオード103の他方の端子は、スイッチ102の他方の端子、電源101に接続されている。スイッチ102はフォトダイオード103とTFT105との間に直列に挿入されており、スイッチ102の一方の端子は、TFT105のソース領域又はドレイン領域の他方に、スイッチ102の他方の端子は、フォトダイオード103の他方の端子及び電源101に接続されている。また接続抵抗RL及び電源101は、それぞれ一方の端子が接地されている。図2は図1のスイッチ102を閉じた状態、図3は図1のスイッチ102を開けた状態の回路図である。入射する光の強度が小さいときは図2に示すようにスイッチ102は閉じられ、フォトダイオード103とカレントミラー回路111は導通する。カレントミラー回路111はフォトダイオード103の出力値を増幅する働きをする。また入射する光の強度が大きいときには、図3に示すようにスイッチ102を開けて光電流がTFT105を流れないようにする。このような構成では、カレントミラー回路111は光電流を増幅する働きをせず、TFT104は抵抗として働く。図31に図1のスイッチ102の切り替えを外部からの信号により行う場合の回路図、図32に図1のスイッチ102の切り替えを外部の制御部からの判断を基に行う場合の回路図、図33に図32においてスイッチの切り替え状況を表す信号を出力する場合の回路図を示す。図31の構成では、スイッチ102の切り替えは光量による切り替えで行うのではなく、外部からの信号を入力するスイッチ121を設けてカレントミラー回路111への切り替えを行っている。さらに図32の構成では、光量による切り替えを外部の制御部124で判断し、その判断を基に外部入力からによりスイッチ121を切り替えている。また図33の構成のように外部回路に動作を認識させるために、スイッチ121の切り替え状況を表す信号を外部端子125から出力してもよい。外部の制御部124はチップ等を用いればよい。図1では2個のTFTを図示しているが、出力値をn倍とするためにnチャネル型TFT104を1個及びnチャネル型TFT105をn個にすればよい。図4参照。例えば出力値を100倍にしたければnチャネルTFT104を1個及びnチャネル型TFT105を100個並べればよい。なお図4において図1と同じものは同じ符号で示している。図4において、nチャネル型TFT105はn個のnチャネル型TFT105a、105b、105c、105d...から構成されている。これによりフォトダイオード103で発生した光電流がn倍に増幅されて出力される。さらに図4のような回路構成の場合、スイッチを複数設けそれらを切り替えることにより、増幅率を多段階に変化させることも可能である。すなわち増幅回路の一部を切り離したり、全部を切り離したりして光電流の増幅率を多段階で変化させる。例えばnチャネルTFT105を100個を1組として100組、すなわち1万個形成し、1組に1つずつスイッチを設けて、増幅率を1万倍、1000倍、100倍、1倍というように切り替えてもよい。また、図1はカレントミラー回路111をnチャネル型TFTを用いた等価回路図であるが、nチャネル型TFTに代えてpチャネル型TFTのみを用いてもよい。なお増幅回路をpチャネル型TFTで形成する場合は図5に示す等価回路図となる。図5において、図1と同じものは同じ符号で示している。図5に示すようにフォトダイオード208とpチャネル型TFT201及び202で構成されるカレントミラー回路203を接続すればよい。図1のフォトダイオード103、TFT104及び105を含むカレントミラー回路111の断面図を図6A~図6Bに示す。図6Aにおいて、210は基板、212は下地絶縁膜、213はゲート絶縁膜である。受光する光は基板210、下地絶縁膜212、およびゲート絶縁膜213を通過するため、これらの材料は全て透光性の高い材料を用いることが望ましい。フォトダイオード103は、配線219と、保護電極218と、光電変換層100、及び端子電極221を有する。光電変換層100は、一導電型を有する第1の半導体層、第2の半導体層、第1の半導体層とは逆の導電型を有する第3の半導体層を有する。本実施の形態では、第1の半導体層としてp型半導体層100p、第2の半導体層として真性i型半導体層100i、第3の半導体層としてn型半導体層100nを形成する。p型半導体層100pは、13族の不純物元素、例えばホウ素Bを含んだアモルファスシリコン膜をプラズマCVD法にて成膜して形成すればよい。p型半導体層100pを形成したら、さらに導電型を付与する不純物を含まない半導体層真性半導体層又はi型半導体層と呼ぶ100i及びn型半導体層100nを順に形成する。これによりp型半導体層100p、i型半導体層100i及びn型半導体層100nを有する光電変換層100が形成される。なお本明細書においては、i型半導体層とは、半導体層に含まれるp型もしくはn型を付与する不純物が1×1020cm-3以下の濃度であり、酸素及び窒素が5×1019cm-3以下の濃度であり、暗伝導度に対して光伝導度が1000倍以上である半導体層を指す。またi型半導体層には、ホウ素Bが10~1000ppm添加されていてもよい。i型半導体層100iとしては、例えばプラズマCVD法でアモルファスシリコン膜を形成すればよい。またn型半導体層100nとしては、15族の不純物元素、例えばリンPを含むアモルファスシリコン膜を形成してもよいし、アモルファスシリコン膜を形成後、15族の不純物元素を導入してもよい。またp型半導体層100p、真性半導体層100i、n型半導体層100nとして、アモルファス半導体膜だけではなく、セミアモルファス半導体膜を用いてもよい。なおセミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体単結晶、多結晶を含む膜の中間的な構造の半導体を含む膜である。このセミアモルファス半導体膜は、自由エネルギー的に安定な第3の状態を有する半導体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5~20nmとして非単結晶半導体膜中に分散させて存在せしめることが可能である。セミアモルファス半導体膜は、そのラマンスペクトルが520cm-1よりも低波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる111、220の回折ピークが観測される。また、未結合手ダングリングボンドを終端化させる材料として水素またはハロゲンを少なくとも1原子またはそれ以上含ませている。本明細書では便宜上、このような半導体膜をセミアモルファス半導体SAS膜と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体膜が得られる。なお微結晶半導体膜マイクロクリスタル半導体膜もセミアモルファス半導体膜に含まれる。またSAS膜は珪素を含む気体をグロー放電分解することにより得ることができる。代表的な珪素を含む気体としては、SiH4であり、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素を含む気体を希釈して用いることで、SAS膜の形成を容易なものとすることができる。希釈率は2倍~1000倍の範囲で珪素を含む気体を希釈することが好ましい。またさらに、珪素を含む気体中に、CH4、C2H6などの炭化物気体、GeH4、GeF4などのゲルマニウム化物気体、F2などを混入させて、エネルギーバンド幅を1.5~2.4eV、若しくは0.9~1.1eVに調節しても良い。本実施の形態では、第1の半導体層をp型半導体層100p、第2の半導体層を真性i型半導体層100i、第3の半導体層をn型半導体層100nとしたが、積層する順番を逆にしてもよい。すなわち第1の半導体層としてn型半導体層、第2の半導体層としてi型半導体層、第3の半導体層としてp型半導体層を形成する構成にしてもよい。なお本実施の形態では、フォトダイオード103として、PINフォトダイオードを用いているが、他にもPNフォトダイオード、アバランシェフォトダイオード、ショットキーフォトダイオードを用いてもよい。さらにシリコンだけではなく、ゲルマニウムGe、GaAsP、InGaAs/InP等を用いてもよい。また、配線219、接続電極220、端子電極251、TFT104のソース電極又はドレイン電極241、及びTFT105のソース電極又はドレイン電極242は、高融点金属膜と低抵抗金属膜アルミニウム合金または純アルミニウムなどとの積層構造となっている。ここでは、配線219、ソース電極又はドレイン電極241及び242は、チタン膜Ti膜とアルミニウム膜Al膜とTi膜とを順に積み重ねた三層構造とする。さらに配線219、接続電極220、端子電極251、TFT104のソース電極又はドレイン電極241、及びTFT105のソース電極又はドレイン電極242を覆うように、それぞれ保護電極218、保護電極245、保護電極248、保護電極246及び保護電極247が形成されている。光電変換層100をエッチングする際に、配線219は、覆っている保護電極218によって保護される。保護電極218の材料は、光電変換層100をエッチングするガスまたはエッチャントに対して光電変換層100よりもエッチング速度の小さい導電材料であることが好ましい。加えて、保護電極218の材料は、光電変換層100と反応して合金とならない導電材料であることが好ましい。なおその他の保護電極245、保護電極248、保護電極246及び保護電極247も保護電極218と同様の材料及び作製工程により形成される。また、配線219、接続電極220、端子電極251上に保護電極218、保護電極245、保護電極248、保護電極246及び保護電極247を設けない構造にしてもよい。このような構造の可視光センサを図6Bに示す。図6Bにおいて、配線284、接続電極285、端子電極281、TFT104のソース電極又はドレイン電極282、及びTFT105のソース電極又はドレイン電極283は単層の導電膜により形成されており、このような導電膜として、チタン膜Ti膜が好ましい。またチタン膜に変えて、タングステンW、タンタルTa、モリブデンMo、ネオジウムNd、コバルトCo、ジルコニウムZr、亜鉛Zn、ルテニウムRu、ロジウムRh、パラジウムPd、オスミウムOs、イリジウムIr、白金Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線284、接続電極285、端子電極281、TFT104のソース電極又はドレイン電極282、及びTFT105のソース電極又はドレイン電極283を単層膜とすることにより、作製工程において成膜回数を減少させることが可能となる。また図6A及び図6Bにおいては、nチャネル型TFT104及び105は1つのチャネル形成領域を含む構造本明細書ではシングルゲート構造というのトップゲート型TFTの例を示しているが、チャネル形成領域が複数ある構造にしてオン電流値のバラツキを低減させてもよい。また、オフ電流値を低減するため、nチャネル型TFT104及び105に低濃度ドレインLightlyDopedDrainLDD領域を設けてもよい。LDD領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域のことであり、LDD領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。また、ホットキャリアによるオン電流値の劣化を防ぐため、nチャネル型TFT104及び105を、ゲート絶縁膜を介してLDD領域をゲート電極と重ねて配置させた構造本明細書ではGOLDGate-drainOverlappedLDD構造と呼ぶとしてもよい。GOLD構造を用いた場合、LDD領域とゲート電極と重ねて形成しなかった場合よりも、さらにドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果がある。このようなGOLD構造とすることで、ドレイン領域近傍の電界強度が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。またカレントミラー回路111を構成するTFT104及び105は、トップゲート型TFTだけでなく、ボトムゲート型TFT、例えば逆スタガ型TFTでもよい。この場合、受光する光を妨げないよう、ゲート電極が光透過性を持つことが望ましい。また、配線214は配線219に接続する配線であって増幅回路のTFT105のチャネル形成領域上方にも延在してゲート電極にもなっている。また、配線215はn型半導体層100nに接続する配線であってTFT104のドレイン配線ドレイン電極とも呼ぶまたはソース配線ソース電極とも呼ぶと接続している。また、216及び217は絶縁膜、220は接続電極である。受光する光は絶縁膜216及び217を通過するため、これらの材料は全て透光性の高い材料を用いることが望ましい。なお、絶縁膜217は、CVD法により形成される酸化珪素SiOx膜を用いることが好ましい。絶縁膜217をCVD法で形成する酸化珪素膜とすると固着強度が向上する。また、端子電極250は、配線214及び215と同一工程で形成され、端子電極251は配線219及び接続電極220と同一工程で形成されている。また、端子電極221はn型半導体層100nに接続されており、半田264で基板260の電極261に実装されている。また、端子電極222は端子電極221と同一工程で形成され、半田263で基板260の電極262に実装されている。図6A及び図6Bにおいて、光は図中の矢印に示すとおり、基板210側から光電変換層100に入射する。これにより光電流が発生し、光を検知することが可能となる。ただし図示はしていないが、光は矢印の方向からではなく、反対側すなわち基板260側からも入射する。入射した光は封止層224を通り、遮光する電極や配線を回り込んで光電変換層100に入り込むので、これにより光電流を発生させることも可能である。本実施例を図6A~図6B、図7A~図7D、図8A~図8D及び図9A~図9Cを用いて説明する。なお発明を実施するための最良の形態で説明したものと同じものは同じ符号で示している。まず、基板第1の基板210上に素子を形成する。ここでは基板210として、ガラス基板の一つであるAN100を用いる。次いで、プラズマCVD法で下地絶縁膜212となる窒素を含む酸化珪素膜膜厚100nmを形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素膜膜厚54nmを積層形成する。また、下地絶縁膜212は酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜を用いた積層してもよい。例えば、下地絶縁膜212として、酸素を含む窒化珪素膜を50nm、さらに窒素を含む酸化珪素膜を100nm積層した膜を形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。次いで、上記非晶質珪素膜を固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法などにより結晶化させて、結晶構造を有する半導体膜結晶性半導体膜、例えば多結晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得る。重量換算で10ppmのニッケルを含む溶液をスピナーを用いて非晶質珪素膜表面に添加する。なお、スピナーによる添加に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜ここでは多結晶珪素膜を形成する。ここでは熱処理500°C、1時間の後、結晶化のための熱処理550°C、4時間を行って多結晶珪素膜を得る。次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザビームの照射を行う。なお、非晶質珪素膜をレーザ結晶化方法で結晶化して結晶性半導体膜を得る場合、もしくは結晶構造を有する半導体膜を得た後結晶粒内に残される欠陥を補修するためにレーザ照射を行う場合には、以下に述べるレーザ照射方法で行えばよい。レーザ照射は、連続発振型のレーザビームCWレーザビームやパルス発振型のレーザビームパルスレーザビームを行うことができる。ここで用いることができるレーザビームは、Arレーザ、Krレーザ、エキシマレーザなどの気体レーザ、単結晶のYAG、YVO4、フォルステライトMg2SiO4、YAlO3、GdVO4、若しくは多結晶セラミックのYAG、Y2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVO4レーザ基本波1064nmの第2高調波532nmや第3高調波355nmを用いることができる。このときレーザのパワー密度は0.01~100MW/cm2程度好ましくは0.1~10MW/cm2が必要である。そして、走査速度を10~2000cm/sec程度として照射する。なお、単結晶のYAG、YVO4、フォルステライトMg2SiO4、YAlO3、GdVO4、若しくは多結晶セラミックのYAG、Y2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、Krイオンレーザ、またはTi:サファイアレーザは、連続発振をさせることが可能であり、Qスイッチ動作やモード同期などを行うことによって10MHz以上の発振周波数でパルス発振をさせることも可能である。10MHz以上の発振周波数でレーザビームを発振させると、半導体膜がレーザビームによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。媒質としてセラミック多結晶を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数mm、長さ数十mmの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。発光に直接寄与する媒質中のNd、Ybなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ1mm以下、長辺の長さ数mm~数mの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。なお、レーザ照射を大気中、または酸素雰囲気中で行う場合は、レーザビームの照射により表面に酸化膜が形成される。次いで、上記レーザビームの照射により形成された酸化膜に加え、オゾン水で表面を120秒処理して合計1~5nmの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケルNiを膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマCVD法やスパッタ法や蒸着法などで1~10nm程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザビームの照射により形成された酸化膜を除去してもよい。次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を10nm~400nm、ここでは膜厚100nmで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマCVD法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比SiH4:Arを1:99とし、成膜圧力を6.665Paとし、RFパワー密度を0.087W/cm2とし、成膜温度を350°Cとする。その後、650°Cに加熱された炉に入れて3分の熱処理を行い触媒元素を除去ゲッタリングする。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。次いで、得られた結晶構造を有する半導体膜例えば結晶性珪素膜の表面にオゾン水で薄い酸化膜を形成した後、第1のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体膜本明細書では島状半導体領域という231及び232を形成する図7A参照。島状半導体領域を形成した後、レジストからなるマスクを除去する。次いで、必要があればTFTのしきい値を制御するために微量な不純物元素ホウ素またはリンのドーピングを行う。ここでは、ジボランB2H6を質量分離しないでプラズマ励起したイオンドープ法を用いる。次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体領域231及び232の表面を洗浄した後、ゲート絶縁膜213となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマCVD法により115nmの厚さで窒素を含む酸化珪素膜組成比Si=32、O=59、N=7、H=2で形成する。次いで、ゲート絶縁膜213上に金属膜を形成した後、第2のフォトマスクを用いて、ゲート電極234及び235、配線214及び215、端子電極250を形成する図7B参照。この金属膜として、例えば窒化タンタルTaN及びタングステンWをそれぞれ30nm、370nm積層した膜を用いる。また、ゲート電極234及び235、配線214及び215、端子電極250として、上記以外にもチタンTi、タングステンW、タンタルTa、モリブデンMo、ネオジウムNd、コバルトCo、ジルコニウムZr、亜鉛Zn、ルテニウムRu、ロジウムRh、パラジウムPd、オスミウムOs、イリジウムIr、白金Pt、アルミニウムAl、金Au、銀Ag、銅Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。次いで、島状半導体領域231及び232への一導電型を付与する不純物の導入を行って、TFT105のソース領域またはドレイン領域237、及びTFT104のソース領域またはドレイン領域238の形成を行う。本実施例ではnチャネル型TFTを形成するので、n型の不純物、例えばリンP、砒素Asを島状半導体領域231及び232に導入する図7C参照。次いで、CVD法により酸化珪素膜を含む第1の層間絶縁膜図示しないを50nm形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法RTA法、或いはYAGレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。次いで、水素及び酸素を含む窒化珪素膜を含む第2の層間絶縁膜216を、例えば10nmの膜厚で形成する。次いで、第2の層間絶縁膜216上に絶縁物材料から成る第3の層間絶縁膜217を形成する図7D参照。第3の層間絶縁膜217はCVD法で得られる絶縁膜を用いることができる。本実施例においては密着性を向上させるため、第3の層間絶縁膜217として、900nmの膜厚で形成した窒素を含む酸化珪素膜を形成する。次に、熱処理300~550°Cで1~12時間の熱処理、例えば窒素雰囲気中410°Cで1時間を行い、島状半導体膜を水素化する。この工程は第2の層間絶縁膜216に含まれる水素により島状半導体膜のダングリングボンドを終端させるために行うものである。ゲート絶縁膜213の存在に関係なく島状半導体膜を水素化することができる。また第3の層間絶縁膜217として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、シリコンSiと酸素Oとの結合で骨格構造で構成される。置換基として、少なくとも水素を含む化合物例えばアルキル基、芳香族炭化水素が用いられる。置換基として、フッ素を用いてもよい。または置換基として、少なくとも水素を含む化合物と、フッ素とを用いてもよい。第3の層間絶縁膜217としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第2の層間絶縁膜216を形成後、島状半導体膜を水素化するための熱処理を行い、次に第3の層間絶縁膜217を形成することもできる。次いで、第3のフォトマスクを用いてレジストからなるマスクを形成し、第1の層間絶縁膜、第2の層間絶縁膜216及び第3の層間絶縁膜217またはゲート絶縁膜213を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。なお、第3の層間絶縁膜217は必要に応じて形成すればよく、第3の層間絶縁膜217を形成しない場合は、第2の層間絶縁膜216を形成後に第1の層間絶縁膜、第2の層間絶縁膜216及びゲート絶縁膜213を選択的にエッチングしてコンタクトホールを形成する。次いで、スパッタ法で金属積層膜を成膜した後、第4のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線219、接続電極220、端子電極251、TFT104のソース電極またはドレイン電極241、TFT105のソース電極又はドレイン電極242を形成する。そして、レジストからなるマスクを除去する。なお、本実施例の金属膜は、膜厚100nmのTi膜と、膜厚350nmのSiを微量に含むAl膜と、膜厚100nmのTi膜との3層を積層したものとする。次いで、後に形成される光電変換層代表的にはアモルファスシリコンと反応して合金になりにくい導電性の金属膜チタンTiまたはモリブデンMoなどを成膜した後、第5のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線219を覆う保護電極218を形成する図8A参照。ここではスパッタ法で得られる膜厚200nmのTi膜を用いる。なお、同様に接続電極220、端子電極251、TFT104のソース電極又はドレイン電極241、TFT105のソース電極又はドレイン電極242も導電性の金属膜で覆われ、それぞれ保護電極245、保護電極248、保護電極246、保護電極247が形成される。従って、導電性の金属膜は、これらの電極における2層目のAl膜が露呈されている側面も覆い、導電性の金属膜は光電変換層へのアルミニウム原子の拡散も防止できる。ただし、配線219、接続電極220、端子電極251、TFT104のソース電極又はドレイン電極241、及びTFT105のソース電極又はドレイン電極242を、単層の導電膜で形成する場合、すなわち図6Bで示すように、これらの電極又は配線に代えて、配線284、接続電極285、端子電極281、及びTFT104のソース電極又はドレイン電極282、及びTFT105のソース電極又はドレイン電極283を形成する場合は、保護電極は形成しなくてもよい。このような構成を図8Bで示す。配線284、接続電極285、端子電極281、及びTFT104のソース電極又はドレイン電極282、及びTFT105のソース電極又はドレイン電極283を単層の導電膜により形成する場合は、耐熱性及び導電率等の点からチタン膜Ti膜が好ましい。またチタン膜に変えて、タングステンW、タンタルTa、モリブデンMo、ネオジウムNd、コバルトCo、ジルコニウムZr、亜鉛Zn、ルテニウムRu、ロジウムRh、パラジウムPd、オスミウムOs、イリジウムIr、白金Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線284、接続電極285、端子電極281、及びTFT104のソース電極又はドレイン電極282、及びTFT105のソース電極又はドレイン電極283を単層膜にすることにより、作製工程において成膜回数を減少させることが可能となる。次に第3の層間絶縁膜217上に、p型半導体層100p、i型半導体層100i及びn型半導体層100nを含む光電変換層100を形成する。p型半導体層100pは、13族の不純物元素、例えばホウ素Bを含んだアモルファスシリコン膜をプラズマCVD法にて成膜して形成すればよい。また配線219及び保護電極218は光電変換層100の最下層、本実施例ではp型半導体層100pと電気的に接続されている。また図示してはいないが、図8Bのように保護電極を形成せず、配線284、接続電極285、端子電極281、及びTFT104のソース電極又はドレイン電極282、及びTFT105のソース電極又はドレイン電極283を単層の導電膜で形成した場合は、配線284上に光電変換層100の最下層が接することとなる。p型半導体層100pを形成したら、さらにi型半導体層100i及びn型半導体層100nを順に形成する。これによりp型半導体層100p、i型半導体層100i及びn型半導体層100nを有する光電変換層100が形成される。i型半導体層100iとしては、例えばプラズマCVD法でアモルファスシリコン膜を形成すればよい。またn型半導体層100nとしては、15族の不純物元素、例えばリンPを含むアモルファスシリコン膜を形成してもよいし、アモルファスシリコン膜を形成後、15族の不純物元素を導入してもよい。またp型半導体層100p、真性半導体層100i、n型半導体層100nとして、アモルファス半導体膜だけではなく、セミアモルファス半導体膜を用いてもよい。次いで、全面に絶縁物材料例えば珪素を含む無機絶縁膜からなる封止層224を厚さ1μm~30μmで形成して図8Cの状態を得る。ここでは絶縁物材料膜としてCVD法により、膜厚1μmの窒素を含む酸化珪素膜を形成する。CVD法による絶縁膜を用いることによって密着性の向上を図っている。次いで、封止層224をエッチングして開口部を設けた後、スパッタ法により端子電極221及び222を形成する。端子電極221及び222は、チタン膜Ti膜100nmと、ニッケル膜Ni膜300nmと、金膜Au膜50nmとの積層膜とする。こうして得られる端子電極221及び端子電極222の固着強度は5Nを超え、端子電極として十分な固着強度を有している。以上の工程で、半田接続が可能な端子電極221及び端子電極222が形成され、図8Dに示す構造が得られる。次いで、個々に切断して複数の光センサチップを切り出す。1枚の大面積基板例えば600cm×720cmからは大量の光センサチップ2mm×1.5mmを製造することが可能である。切り出した1つの光センサチップ2mm×1.5mmの断面図を図9Aに示し、その下面図を図9B、上面図を図9Cに示す。図9A~図9Cにおいて、図6A~図6C、図7A~図7C、図8A~図8Dと同一である箇所には同じ符号を用いている。なお、図9Aにおいて、基板210と、素子形成領域291と、端子電極221及び端子電極222とを含む総膜厚は、0.8±0.05mmである。また、光センサチップの総膜厚を薄くするために、基板210をCMP処理等によって削って薄くした後、ダイサーで個々に切断して複数の光センサチップを切り出してもよい。また、図9Bにおいて、端子電極221及び222の一つの電極サイズは、0.6mm×1.1mmであり、電極間隔は0.4mmである。また、図9Cにおいて受光部292の面積は、1.57mm2である。また、増幅回路部293には、約100個のTFTが設けられている。最後に、得られた光センサチップを基板260の実装面に実装する。なお、端子電極221と電極261、並びに端子電極222と電極262との接続には、それぞれ半田264及び263を用い、予め基板260の電極261及び262上にスクリーン印刷法などによって形成しておき、半田と端子電極を当接した状態にしてから半田リフロー処理を行って実装する。半田リフロー処理は、例えば不活性ガス雰囲気中、255°C~265°C程度の温度で約10秒行う。また、半田の他に金属金、銀等で形成されるバンプ、又は導電性樹脂で形成されるバンプ等を用いることができる。また、環境問題を考慮して鉛フリーはんだを用いて実装してもよい。なお本実施例は、実施の形態のいかなる記載と組み合わせることも可能である。本実施例では、増幅回路をpチャネル型TFTで形成する例を、図5及び図10A~図10Bを用いて説明する。なお、実施の形態及び実施例1と同じものは同じ符号で示しており、それぞれ実施の形態及び実施例1に記載された作製工程に基づいて作成すればよい。増幅回路、例えばカレントミラー回路203をpチャネル型TFT201及び202で形成する場合には、実施の形態及び実施例1の島状半導体領域への一導電型を付与する不純物を、p型の不純物、例えばホウ素Bに代えればよい。カレントミラー回路203をpチャネル型TFT201及び202で作成した本実施例の光センサの等価回路図を図5、断面図を図10A~図10Bに示す。図5及び図10Aにおいて、端子電極221及び222はそれぞれ光電変換層208、pチャネル型TFT201及び202に接続されている。pチャネル型TFT201は、光電変換層208のアノード側の電極と電気的に接続される。光電変換層208は、pチャネル型TFT201と接続する第2の電極アノード側の電極上にn型半導体層208n、i型半導体層208i、p型半導体層208pを順次積層した後、第1の電極カソード側の電極を形成すればよい。また、積層順序を逆にした光電変換層としてもよく、第1の電極カソード側の電極上にp型半導体層、i型半導体層、n型半導体層を順次積層した後、pチャネル型TFT201と接続する第2の電極アノード側の電極を形成し、第1の電極と接続するカソード側の端子電極を形成してもよい。図10Aに示すように、pチャネル型TFT201及び202の島状半導体領域には、p型の不純物、例えばホウ素Bが導入されており、pチャネル型TFT201にはソース領域又はドレイン領域204、pチャネル型TFT202にはソース領域又はドレイン領域205が形成される。なお図10Bに示すように、配線219及びその保護電極218、接続電極220及びその保護電極245、端子電極251及びその保護電極248、TFT201のソース電極又はドレイン電極242及びその保護電極247、並びにTFT202のソース電極又はドレイン電極241及びその保護電極246に代えて、単層の導電膜を用いてそれぞれの配線や電極を形成してもよい。これにより配線284、接続電極285、端子電極281、及びTFT201のソース電極又はドレイン電極283、及びTFT202のソース電極又はドレイン電極282が形成される。なお本実施例は、実施の形態及び実施例1のいかなる記載と組み合わせることも可能である。本実施例では増幅回路をボトムゲート型TFTを用いて形成した光センサ及びその作製方法の例を、図11A~図11E、図12A~図12D、図13A~図13Bを用いて説明する。なお、実施の形態、実施例1~実施例2と同じものは同じ符号で示している。まず基板210上に、下地絶縁膜212及び金属膜311を形成する図11A参照。この金属膜311として、本実施例では例えば窒化タンタルTaN及びタングステンWをそれぞれ30nm、370nm積層した膜を用いる。また、金属膜311として、上記以外にもチタンTi、タングステンW、タンタルTa、モリブデンMo、ネオジウムNd、コバルトCo、ジルコニウムZr、亜鉛Zn、ルテニウムRu、ロジウムRh、パラジウムPd、オスミウムOs、イリジウムIr、白金Pt、アルミニウムAl、金Au、銀Ag、銅Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。なお、下地絶縁膜212を基板210上に形成せず、金属膜311を直接基板210に形成してもよい。次に金属膜311を用いて、ゲート電極312及び313、配線214及び215、端子電極250を形成する図11B参照。次いで、ゲート電極312及び313、配線214及び215、端子電極250を覆うゲート絶縁膜314を形成する。本実施例では、珪素を主成分とする絶縁膜、例えばプラズマCVD法により115nmの厚さで窒素を含む酸化珪素膜組成比Si=32、O=59、N=7、H=2を用いてゲート絶縁膜314を形成する。次にゲート絶縁膜314上に島状半導体領域315及び316を形成する。島状半導体領域315及び316は、実施例2で述べた島状半導体領域231及び232と同様の材料及び作製工程により形成すればよい図11C参照。島状半導体領域315及び316を形成したら、後にTFT301のソース領域又はドレイン領域321及びTFT302のソース領域又はドレイン領域322となる領域以外を覆ってマスク318を形成し、一導電型を付与する不純物の導入を行う図11D参照。一導電型の不純物としては、nチャネル型TFTを形成する場合には、n型不純物としてリンP、砒素Asを用い、pチャネル型TFTを形成する場合には、p型不純物としてホウ素Bを用いればよい。本実施例ではn型不純物であるリンPを島状半導体領域315及び316に導入し、TFT301のソース領域又はドレイン領域321及びソース領域及びドレイン領域の間にチャネル形成領域、並びにTFT302のソース領域又はドレイン領域322、及びソース領域及びドレイン領域の間にチャネル形成領域を形成する。次いでマスク318を除去し、図示しない第1の層間絶縁膜、第2の層間絶縁膜216及び第3の層間絶縁膜217を形成する図11E参照。第1の層間絶縁膜、第2の層間絶縁膜216及び第3の層間絶縁膜217の材料及び作製工程は実施例2の記載に基づけばよい。次に第1の層間絶縁膜、第2の層間絶縁膜216及び第3の層間絶縁膜217にコンタクトホールを形成し、金属膜を成膜、さらに選択的に金属膜をエッチングして、配線219、接続電極220、端子電極251、TFT301のソース電極又はドレイン電極331、TFT302のソース電極又はドレイン電極332を形成する。そして、レジストからなるマスクを除去する。なお、本実施例の金属膜は、膜厚100nmのTi膜と、膜厚350nmのSiを微量に含むAl膜と、膜厚100nmのTi膜との3層を積層したものとする。さらに配線219、接続電極220、端子電極251、TFT301のソース電極又はドレイン電極331、及びTFT302のソース電極又はドレイン電極332を覆うように、それぞれ保護電極218、保護電極245、保護電極248、保護電極336及び保護電極337が形成されている。また配線219及びその保護電極218、接続電極220及びその保護電極245、端子電極251及びその保護電極248、TFT301のソース電極又はドレイン電極331及びその保護電極336、並びにTFT302のソース電極又はドレイン電極332及びその保護電極337に代えて、単層の導電膜を用いてそれぞれの配線や電極を形成してもよい。図12Bに示すように、配線284、接続電極285、端子電極281、及びTFT301のソース電極又はドレイン電極341、及びTFT302のソース電極又はドレイン電極342が形成される。以上の工程で、ボトムゲート型TFT301及び302を作製することができる。次に第3の層間絶縁膜217上に、p型半導体層100p、i型半導体層100i及びn型半導体層100nを含む光電変換層100を形成する図12C。光電変換層100の材料及び作製工程等は、実施の形態及び実施例1を参照すればよい。次いで封止層224、端子電極221及び222を形成する図12D参照。端子電極221はn型半導体層100nに接続されており、端子電極222は端子電極221と同一工程で形成される。さらに電極261及び262を有する基板260を、半田263及び264で実装する。なお基板260上の電極261は、半田264で端子電極221に実装されている。また基板260の電極262は、半田263で端子電極222に実装されている図13A参照。なお図13Bは図12Cに電極261及び262を有する基板260を実装する例を示している。なお本実施例は、実施の形態、実施例1~実施例2のいかなる記載と組み合わせることも可能である。本実施例では、図14、図15、図16A~図16E、図17A~図17F、図18A~図18B、図19A~図19C、図20A~図20B、図21A~図21C、図22A~図22C、図23A~図23C、図24A~図24B、図25A図25Cを用いて、光電変換素子と、厚膜回路素子を用いて形成される受動素子と、薄膜回路素子を用いて形成された能動素子とを有する半導体装置について説明する。図14~図16に示す半導体装置は、光電変換素子基板501、薄膜回路素子基板503503a、503b...、厚膜回路素子基板504504a、504b...を組み合わせて作製される。なお厚膜素子とはスクリーン印刷法やインクジェット法等にて形成される素子を指すものとする。光電変換素子基板501には、複数の光電変換素子521を有する光電変換領域502が形成されている。光電変換領域502は、端子電極562により他の基板に電気的に接続されている。この光電変換素子521として、実施例1で述べたフォトダイオード103や実施例2~実施例3で述べた光電変換装置を用いることが可能である。複数の薄膜回路素子基板503のそれぞれには、複数の薄膜回路素子522を含む薄膜回路511511a、511b、511c...が形成される。薄膜回路511は、薄膜トランジスタThinFilmTransistorTFT回路、薄膜ダイオード等の薄膜で形成された素子を含む回路である。この薄膜回路511により図1に示すカレントミラー回路111やスイッチ102を形成すればよい。また薄膜回路511は接続電極513本実施例では513a、513c、513eで他の基板に電気的に接続される。また薄膜回路511を1つの基板上で積層してもよく、その例を図16Dに示す。薄膜回路素子基板503c上には薄膜回路511c、本実施例ではTFT回路が形成されている。基板503cに近い側下層に形成されたTFTに接続されている電極533aは接続電極534aを介して異方性導電接着材531中に分散される導電性粒子532で電気的に接続される。また基板503cに遠い側上層に形成されたTFTに接続されている電極533bもまた、異方性導電接着材531中に分散される導電性粒子532で電気的に接続されているので、下層のTFTと上層のTFTは電気的に接続されることとなる。また電極533bは接続電極534bに接続されており、これにより薄膜回路素子基板503cは他の基板と電気的に接続される。また下層のTFTに電気的に接続されている接続電極513eが基板503cの裏側まで貫通しており、これにより別の他の基板と電気的に接続される。複数の厚膜回路素子基板504上には、厚膜回路素子523を有する厚膜回路512512a、512b...が形成される。厚膜回路512は、コイル、コンデンサ、抵抗等の厚膜素子を含む回路であり、導電ペースト等を用いスクリーン印刷法やインクジェット法等で形成すればよい。また接続電極513本実施例では513b、513dによって他の基板と電気的に接続される。また半導体装置の最端には、端子素子回路507を含む端子基板505が形成される図16E参照。端子電極506は、端子基板505に設けられた貫通孔を介して、基板の両表面に印刷法等にて形成される。端子基板505上に形成される端子素子回路507は、光電変換素子でもよいし、薄膜回路素子でもよいし、厚膜回路素子でもよい。ただし光電変換素子を形成する場合は、端子基板505は透光性基板を用いる。本実施例ではTFT535を有する薄膜回路素子が形成されている。基板501、503、504はフィルム、セラミック等を用い、基板上に直接素子を形成してもよいし、別の基板に形成後、剥離して貼り付けてもよい。ただし光電変換素子基板501は光電変換素子521に光が入る必要があるので、透光性基板を用いる。また各基板を電気的に接続させるために、接続電極を形成するが、この接続電極は、まずレーザ照射により基板を貫通する貫通孔コンタクトホールを作成し、それから貫通孔を介して基板の表面と裏面に形成される。このため各基板はレーザ照射により貫通孔を形成できる材料のものである必要がある。本実施例の光電変換素子の詳しい作製方法について以下に説明する。まず基板501上に下地絶縁膜552を形成し、下地絶縁膜552上に導電膜553を形成する図17A参照。次に導電膜553を用いて、光電変換素子の下部電極554を形成する図17B参照。下部電極554上に、第1の導電型を有する半導体膜、真性半導体膜、第1の導電型と逆の導電型を有する半導体膜を形成する。本実施例では、p型半導体膜555p、真性半導体膜555i、n型半導体膜555nを順に形成する図17C参照。次いで、p型半導体膜555p、真性半導体膜555i、n型半導体膜555nを用いて、光電変換層556のp型半導体層556p、真性半導体層556i、n型半導体層556nを形成する図17D参照。次に下地絶縁膜552、下部電極554、光電変換層556を覆って絶縁膜557を形成する図17E参照。さらに絶縁膜557にコンタクトホールを設け、光電変換層の最上層、本実施例ではn型半導体層556nに接する上部電極558を形成する図17F参照。次に保護膜561を形成し図18A参照、保護膜561にコンタクトホールを設けて上部電極558に電気的に接続される端子電極562を形成する図18B参照。端子電極562は他の基板との電気的接続のために用いられる電極である。なお下地絶縁膜552、下部電極554、光電変換層556、絶縁膜557、上部電極558の材料等の詳細な説明は、実施の形態及び実施例1~実施例3を参考にすればよい。次に、本実施例のTFT回路基板の詳しい作製方法について説明する。なお本実施例では、半導体素子として絶縁分離されたTFTを例示するが、集積回路に用いられる半導体素子はこれに限定されず、あらゆる回路素子を用いることができる。例えば、TFTの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。まず図19Aに示すように、スパッタ法を用いて耐熱性を有する基板第1の基板601上に剥離層602を形成する。第1の基板601として、後の工程で剥離するので、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。剥離層602は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコンセミアモルファスシリコンを含む等、シリコンを主成分とする層を用いることができる。剥離層602は、スパッタ法、減圧CVD法、プラズマCVD法等を用いて形成することができる。本実施例では、膜厚50nm程度の非晶質シリコンを減圧CVD法で形成し、剥離層602として用いる。なお剥離層602はシリコンに限定されず、エッチングにより選択的に除去できる材料で形成すれば良い。剥離層602膜厚は、50~60nmとするのが望ましい。セミアモルファスシリコンに関しては、30~50nmとしてもよい。次に、剥離層602上に、下地膜603を形成する。下地膜603は第1の基板601中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、TFTなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また下地膜603は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地膜603は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。本実施例では、膜厚100nmのSiON膜、膜厚50nmのSiNO膜、膜厚100nmのSiON膜を順に積層して下地膜603を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層のSiON膜に代えて、膜厚0.5~3μmのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法などによって形成しても良い。また、中層のSiNO膜に代えて、窒化珪素膜SiNx、Si3N4等を用いてもよい。また、上層のSiON膜に代えて、SiO2膜を用いていても良い。また、それぞれの膜厚は、0.05~3μmとするのが望ましく、その範囲から自由に選択することができる。或いは、剥離層602に最も近い、下地膜603の下層603aをSiON膜またはSiO2膜で形成し、中層603bをシロキサン系樹脂で形成し、上層603cをSiO2膜で形成しても良い。ここで、酸化珪素膜は、SiH4及びO2、又は、TEOSテトラエトキシシラン及びO2等の混合ガスを用い、熱CVD、プラズマCVD、常圧CVD、バイアスECRCVD等の方法によって形成することができる。また、窒化珪素膜は、代表的には、SiH4及びNH3の混合ガスを用い、プラズマCVDによって形成することができる。また、酸化窒化珪素膜SiOxNy:x>y、窒化酸化珪素膜SiNxOy:x>yは、代表的には、SiH4及びN2Oの混合ガスを用い、プラズマCVDによって形成することができる。次に、下地膜603上に半導体膜604を形成する。半導体膜604は、下地膜603を形成した後、大気に曝さずに形成することが望ましい。半導体膜604の膜厚は20~200nm望ましくは40~170nm、好ましくは50~150nmとする。なお半導体膜604は、非晶質半導体であっても良いし、セミアモルファス半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01~4.5atomic程度であることが好ましい。非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。代表的な珪素を含む気体としては、SiH4、Si2H6が挙げられる。この珪素を含む気体を、水素、水素とヘリウムで希釈して用いても良い。なおセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体単結晶、多結晶を含むの中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5~20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが520cm-1よりも低波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる111、220の回折ピークが観測される。また、未結合手ダングリングボンドを終端化させる材料として水素またはハロゲンを少なくとも1原子またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体SASと呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。またSASは珪素を含む気体をグロー放電分解することにより得ることができる。代表的な珪素を含む気体としては、SiH4であり、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素を含む気体を希釈して用いることで、SASの形成を容易なものとすることができる。希釈率は2倍~1000倍の範囲で珪素を含む気体を希釈することが好ましい。またさらに、珪素を含む気体中に、CH4、C2H6などの炭化物気体、GeH4、GeF4などのゲルマニウム化気体、F2などを混入させて、エネルギーバンド幅を1.5~2.4eV、若しくは0.9~1.1eVに調節しても良い。例えば、SiH4にH2を添加したガスを用いる場合、或いはSiH4にF2を添加したガスを用いる場合、形成したセミアモルファス半導体を用いてTFTを作製すると、該TFTのサブスレッショルド係数S値を0.35V/sec以下、代表的には0.25~0.09V/secとし、移動度を10cm2/Vsecとすることができる。そして上記セミアモルファス半導体を用いたTFTで、例えば19段リングオシレータを形成した場合、電源電圧3~5Vにおいて、その発振周波数は1MH以上、好ましくは100MHz以上の特性を得ることができる。また電源電圧3~5Vにおいて、インバータ1段あたりの遅延時間は26ns、好ましくは0.26ns以下とすることができる。そして図19Aに示すように、半導体膜604を、レーザビーム600を照射することにより結晶化する。或いは、触媒元素を用いる結晶化法と、レーザを用いたレーザ結晶化法とを組み合わせも良い。レーザ結晶化の前に、レーザに対する半導体膜の耐性を高めるために、500°C、1時間の熱アニールを該半導体膜に対して行なうのが望ましい。そして連続発振が可能な固体レーザを用い、基本波の第2高調波~第4高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Nd:YVO4レーザ基本波1064nmの第2高調波532nmや第3高調波355nmを用いるのが望ましい。具体的には、連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力10Wのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜に照射する。このときのパワー密度は0.01~100MW/cm2程度好ましくは0.1~10MW/cm2が必要である。そして、走査速度を10~2000cm/sec程度とし、照射する。なおレーザは、公知の連続発振の気体レーザもしくは固体レーザを用いることができる。気体レーザとして、Arレーザ、Krレーザなどがあり、固体レーザとして、YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、Y2O3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザなどが挙げられる。また、パルス発振のレーザ光の発振周波数を10MHz以上とし、通常用いられている数十Hz~数百Hzの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十nsec~数百nsecと言われている。よって上記周波数帯を用いることで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が10~30μm、走査方向に対して垂直な方向における幅が1~5μm程度の結晶粒の集合を形成することができる。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともTFTのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。また、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光の照射により半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。次に、図19Bに示すように、結晶化された半導体膜605を用いて、結晶化された半導体膜605から島状の半導体膜606、607、608を形成する。そして、島状の半導体膜606~608を覆うように、ゲート絶縁膜609を形成する。ゲート絶縁膜609は、プラズマCVD法又はスパッタリング法などを用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することができる。積層する場合には、例えば、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の3層構造とするのが好ましい。なお、ゲート絶縁膜609を形成した後、3~100の水素を含む雰囲気中で、300~450°Cで1~12時間の熱処理を行ない、島状の半導体膜606~608を水素化する工程を行なっても良い。また、水素化の他の手段として、プラズマ水素化プラズマにより励起された水素を用いるを行っても良い。この水素化の工程により、熱的に励起された水素によりダングリングボンドを終端することができる。また、後の工程において可撓性を有する第2の基板上に半導体素子を貼り合わせた後、第2の基板を曲げることにより半導体膜中に欠陥が形成されたとしても、水素化により半導体膜中の水素の濃度を、1×1019~1×1022cm-3好ましくは1×1019~5×1020cm-3とすることで、半導体膜に含まれている水素によって該欠陥を終端させることができる。また該欠陥を終端させるために、半導体膜中にハロゲンを含ませておいても良い。次に図19Cに示すように、ゲート電極610~612を形成する。本実施例では、SiとWをスパッタ法で積層するように形成した後、レジスト613をマスクとしてエッチングを行なうことにより、ゲート電極610~612を形成した。勿論、ゲート電極610~612の材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、n型を付与する不純物がドーピングされたSiとNiSiニッケルシリサイドとの積層構造や、TaN窒化タンタルとWタングステンの積層構造としてもよい。また、種々の導電材料を用いて単層で形成しても良い。また、レジストマスクの代わりに、SiOx等のマスクを用いてもよい。この場合、SiOx、SiON等のマスクハードマスクと呼ばれる。を形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅のゲート電極610~612を形成することができる。また、レジスト613を用いずに、液滴吐出法を用いて選択的にゲート電極610~612を形成しても良い。導電材料としては、導電膜の機能に応じて種々の材料を選択することができる。また、ゲート電極とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択すればよい。なお、ゲート電極をエッチング形成する際のエッチングガスとしては、CF4、Cl2、O2の混合ガスやCl2ガスを用いたが、これに限定されるものではない。次に図20Aに示すように、pチャネル型TFTとなる島状の半導体膜607をレジスト615で覆い、ゲート電極610、612をマスクとして、島状の半導体膜606、608に、n型を付与する不純物元素代表的にはPリン又はAs砒素を低濃度にドープする第1のドーピング工程。第1のドーピング工程の条件は、ドーズ量:1×1013~6×1013/cm2、加速電圧:50~70keVとしたが、これに限定されるものではない。この第1のドーピング工程によって、ゲート絶縁膜609を介してドーピングがなされ、島状の半導体膜606、608に、一対の低濃度不純物領域616、617が形成される。なお、第1のドーピング工程は、pチャネル型TFTとなる島状の半導体膜607をレジストで覆わずに行っても良い。次に図20Bに示すように、レジスト615をアッシング等により除去した後、nチャネル型TFTとなる島状の半導体膜606、608を覆うように、レジスト618を新たに形成し、ゲート電極611をマスクとして、島状の半導体膜607に、p型を付与する不純物元素代表的にはBホウ素を高濃度にドープする第2のドーピング工程。第2のドーピング工程の条件は、ドーズ量:1×1016~3×1016cm-2、加速電圧:20~40keVとして行なう。この第2のドーピング工程によって、ゲート絶縁膜609を介してドーピングがなされ、島状の半導体膜607に、一対のp型の高濃度不純物領域620が形成される。次に図21Aに示すように、レジスト618をアッシング等により除去した後、ゲート絶縁膜609及びゲート電極610~612を覆うように、絶縁膜621を形成する。本実施例では、膜厚100nmのSiO2膜をプラズマCVD法によって形成した。その後、エッチバック法により、絶縁膜621、ゲート絶縁膜609を部分的にエッチングし、図21Bに示すように、ゲート電極610~612の側壁に接するように、サイドウォール622~624を自己整合的セルフアラインに形成する。エッチングガスとしては、CHF3とHeの混合ガスを用いた。なお、サイドウォールを形成する工程は、これらに限定されるものではない。なお、絶縁膜621を形成した時に、基板の裏面にも絶縁膜が形成された場合には、レジストを用い、裏面に形成された絶縁膜を選択的にエッチングし、除去するようにしても良い。この場合、用いられるレジストは、サイドウォールをエッチバック法で形成する際に、絶縁膜621、ゲート絶縁膜609と共にエッチングして、除去するようにしても良い。次に図21Cに示すように、pチャネル型TFTとなる島状の半導体膜607を覆うように、レジスト626を新たに形成し、ゲート電極610、612及びサイドウォール622、624をマスクとして、n型を付与する不純物元素代表的にはP又はAsを高濃度にドープする第3のドーピング工程。第3のドーピング工程の条件は、ドーズ量:1×1013~5×1015/cm2、加速電圧:60~100keVとして行なう。この第3のドーピング工程によって、ゲート絶縁膜609を介してドーピングがなされ、島状の半導体膜606、608に、一対のn型の高濃度不純物領域627、628が形成される。なおサイドウォール622、624は、後に高濃度のn型を付与する不純物をドーピングし、サイドウォール622、624の下部に低濃度不純物領域又はノンドープのオフセット領域を形成する際のマスクとして機能するものである。よって、低濃度不純物領域又はオフセット領域の幅を制御するには、サイドウォールを形成する際の成膜条件及びエッチバック法の条件を適宜変更し、サイドウォールのサイズを調整すればよい。次に、レジスト626をアッシング等により除去した後、不純物領域の熱活性化を行っても良い。例えば、50nmのSiON膜を成膜した後、550°C、4時間、窒素雰囲気下において、加熱処理を行なえばよい。また、水素を含むSiNx膜を、100nmの膜厚に形成した後、410°C、1時間、窒素雰囲気下において、加熱処理を行なうことにより、多結晶半導体膜の欠陥を改善することができる。これは、例えば、多結晶半導体膜中に存在するダングリングボンドを終端させるものであり、水素化処理工程などと呼ばれる。上述した一連の工程により、nチャネル型TFT630、pチャネル型TFT631、nチャネル型TFT632が形成される。上記作製工程において、エッチバック法の条件を適宜変更し、サイドウォールのサイズを調整することで、チャネル長0.2μm~2μmのTFTを形成することができる。なお、本実施例では、TFT630~632をトップゲート構造としたが、ボトムゲート構造逆スタガ構造としてもよい。さらに、この後、TFT630~632を保護するためのパッシベーション膜を形成しても良い。パッシベーション膜は、アルカリ金属やアルカリ土類金属のTFT630~632への侵入を防ぐことができる、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。具体的には、例えば膜厚600nm程度のSiON膜を、パッシベーション膜として用いることができる。この場合、水素化処理工程は、該SiON膜形成後に行っても良い。このように、TFT630~632上には、SiON、SiNx、SiONの3層の絶縁膜が形成されることになるが、その構造や材料はこれらに限定されるものではない。上記構成を用いることで、TFT630~632が下地膜603とパッシベーション膜とで覆われるため、Naなどのアルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのをより防ぐことができる。次に図22Aに示すように、TFT630~632を覆うように、第1の層間絶縁膜633を形成する。第1の層間絶縁膜633は、ポリイミド、アクリル、ポリアミド等の、耐熱性を有する有機樹脂を用いることができる。また上記有機樹脂の他に、低誘電率材料low-k材料、シロキサン系材料を出発材料として形成されたSi-O-Si結合を含む樹脂以下、シロキサン系樹脂と呼ぶ等を用いることができる。シロキサンは、シリコンSiと酸素Oとの結合で骨格構造で構成される。置換基として、少なくとも水素を含む有機基例えばアルキル基、芳香族炭化水素が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。第1の層間絶縁膜633の形成には、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法インクジェット法、スクリーン印刷、オフセット印刷等、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素、PSGリンガラス、BPSGリンボロンガラス、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、第1の層間絶縁膜633を形成しても良い。また第1の層間絶縁膜633上に、さらに第2の層間絶縁膜640を形成してもよい。第2の層間絶縁膜640を形成した例を図22Bに示す。第2の層間絶縁膜640としては、DLCダイヤモンドライクカーボン或いは窒化炭素CN等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは窒化酸化珪素膜等を用いることができる。形成方法としては、プラズマCVD法や、大気圧プラズマ等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン系樹脂等を用いてもよい。なお、第1の層間絶縁膜633又は第2の層間絶縁膜640と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、第1の層間絶縁膜633又は第2の層間絶縁膜640の膜剥がれや割れが生じるのを防ぐために、第1の層間絶縁膜633又は第2の層間絶縁膜640中にフィラーを混入させておいても良い。次に図22Bに示すように、第1の層間絶縁膜633にコンタクトホールを形成し、TFT630~632に接続する配線634~639を形成する。コンタクトホール開孔時のエッチングに用いられるガスは、CHF3とHeの混合ガスを用いたが、これに限定されるものではない。本実施例では、配線634~639を、Ti、TiN、Al-Si、Ti、TiNを積層した5層構造とし、スパッタ法によって形成した後、エッチングにより形成した。なお、Alにおいて、Siを混入させることにより、配線形成時のレジストベークにおけるヒロックの発生を防止することができる。また、Siの代わりに、0.5程度のCuを混入させても良い。また、TiやTiNでAl-Si層をサンドイッチすることにより、耐ヒロック性がさらに向上する。なお、エッチング時には、SiON等からなる上記ハードマスクを用いるのが望ましい。なお、配線の材料や、形成方法はこれらに限定されるものではなく、前述したゲート電極に用いられる材料を採用しても良い。なお、配線634及び635はnチャネル型TFT630の高濃度不純物領域627に、配線636及び637はpチャネル型TFT631の高濃度不純物領域620に、配線638及び639はnチャネル型TFT632の高濃度不純物領域628に、それぞれ接続されている。次に図22Cに示すように、配線634~639を覆うように、第1の層間絶縁膜633上に、第2の層間絶縁膜640を形成した場合は第2の層間絶縁膜640上に、第3の層間絶縁膜641を形成する。第3の層間絶縁膜641に、配線639が一部露出する様な位置に開口部を有するように形成する。なお第3の層間絶縁膜641は、第1の層間絶縁膜633と同様の材料を用いて形成することが可能である。次に、第3の層間絶縁膜641上に電極642を形成する。電極642は、Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al、Fe、Co、Zn、Sn、Niなどの金属、金属化合物を1つまたは複数有する導電材料を用いることができる。ただし電極642の材料は、後の剥離層をエッチングする工程で、エッチングされない材料で形成する必要がある。そのため剥離層602と選択比がとれる材料で形成する。また電極642は、配線639と接続されている。次に図23Aに示すように、素子を分離するために溝646を形成する。溝646は、剥離層602が露出する程度であれば良い。溝646の形成は、ダイシング、スクライビングなどを用いることができる。次に図23Bに示すように、剥離層602をエッチングにより除去する。本実施例では、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝646から導入する。本実施例では、例えばClF3三フッ化塩素を用い、温度:350°C、流量:300sccm、気圧:800Pa、時間:3hの条件で行なう。また、ClF3ガスに窒素を混ぜたガスを用いても良い。ClF3等のフッ化ハロゲンを用いることで、剥離層602が選択的にエッチングされ、第1の基板601をTFT630~632から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。次に図23Cに示すように、剥離されたTFT630~632を、接着剤652を用いて第2の基板651に貼り合わせる。接着剤652は、第2の基板651と下地膜603とを貼り合わせることができる材料を用いる。接着剤652は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。また基板の可撓性を確保するために、下地膜603に接する接着剤652に有機樹脂を用いる場合、下地膜603として窒化珪素膜または酸素を含む窒化珪素膜を用いることで、有機樹脂からNaなどのアルカリ金属やアルカリ土類金属が半導体膜中に拡散するのを防ぐことができる。第2の基板651として、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。または第2の基板651として、フレキシブル無機材料を用いていても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるARTONJSR製を用いることができる。また、ポリエチレンテレフタレートPETに代表されるポリエステル、ポリエーテルスルホンPES、ポリエチレンナフタレートPEN、ポリカーボネートPC、ナイロン、ポリエーテルエーテルケトンPEEK、ポリスルホンPSF、ポリエーテルイミドPEI、ポリアリレートPAR、ポリブチレンテレフタレートPBT、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。第2の基板651は集積回路において発生した熱を拡散させるために、2~30W/mK程度の高い熱伝導率を有する方が望ましい。また第2の基板651が、錐面、柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向とTFT630~632のキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、第2の基板651が曲がっても、それによってTFT630~632の特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、1~30とすることで、第2の基板651が曲がっても、それによってTFT630~632の特性に影響が出るのをより抑えることができる。次いで、第2の基板651にレーザビーム661を照射する図24A参照。レーザビーム661の照射により第2の基板651、第1の層間絶縁膜633及び第3の層間絶縁膜641を貫通するコンタクトホール662が形成される。次に、コンタクトホール662を介して外部の素子と接続する接続電極663を形成する。接続電極663をスクリーン印刷法、インクジェット法等によって形成すればよい。図25A~図25Cには、厚膜素子回路を形成した基板の例を示す。基板671上にはスクリーン印刷法やインクジェット法等にて形成された厚膜素子、例えばコイル672が形成されている。コイル672の両端には基板671を貫通するコンタクトホールが形成され、そのコンタクトホールを介して接続電極673が形成される。以上のように、光電変換素子基板と薄膜回路基板とを組み合わせて図1に示す構造を作製することができる。さらに厚膜回路基板を組み合わせることにより、抵抗や容量等も同時に兼ね備えた装置を作製することが可能となる。本実施例では、本発明により得られた光電変換装置を様々な電子機器に組み込んだ例について説明する。本発明が適用される電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を図26、図27A~図27B、図28A~図28B及び図29に示す。図26は携帯電話であり、本体A701、本体B702、筐体703、操作キー704、音声入力部705、音声出力部706、回路基板707、表示パネルA708、表示パネルB709、蝶番710、透光性材料部711、光電変換素子712を有している。本発明は光電変換素子712に適用することができる。光電変換素子712は透光性材料部711を透過した光を検知し、検知した外部光の照度に合わせて表示パネルA708及び表示パネルB709の輝度コントロールを行ったり、光電変換素子712で得られる照度に合わせて操作キー704の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。図27A及び図27Bに携帯電話の別の例を示す。図27A及び図27Bにおいて、721は本体、722は筐体、723は表示パネル、724は操作キー、725は音声出力部、726は音声入力部、727及び728は光電変換素子である。図27Aに示す携帯電話では、本体721に設けられた光電変換素子727により外部の光を検知することにより表示パネル723及び操作キー724の輝度を制御することが可能である。また図27Bに示す携帯電話では、図27Aの構成に加えて、本体721の内部に光電変換素子728を設けている。光電変換素子728により、表示パネル723に設けられているバックライトの輝度を検出することも可能となる。図28Aはコンピュータであり、本体731、筐体732、表示部733、キーボード734、外部接続ポート735、ポインティングマウス736等を含む。また図28Bは表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体741、支持台742、表示部743などによって構成されている。図28Aのコンピュータに設けられる表示部733、及び図28Bに示す表示装置の表示部743として、液晶パネルを用いた場合の詳しい構成を図29に示す。図29に示す液晶パネル762は、筐体761に内蔵されており、基板751a及び751b、基板751a及び751bに挟まれた液晶層752、偏光フィルタ755a及び755b、及びバックライト753等を有している。また筐体761には光電変換素子を有する光電変換素子形成領域754が形成されている。本発明を用いて作製された光電変換素子形成領域754はバックライト753からの光量を感知し、その情報がフィードバックされて液晶パネル762の輝度が調節される。図30A及び図30Bは、本発明の光センサをカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図30Aは、デジタルカメラの前面方向から見た斜視図、図30Bは、後面方向から見た斜視図である。図30Aにおいて、デジタルカメラには、リリースボタン801、メインスイッチ802、ファインダ窓803、フラッシュ804、レンズ805、鏡胴806、筺体807が備えられている。また、図30Bにおいて、ファインダ接眼窓811、モニタ812、操作ボタン813が備えられている。リリースボタン801は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。メインスイッチ802は、押下又は回転によりデジタルカメラの電源のON/OFFを切り替える。ファインダ窓803は、デジタルカメラの前面のレンズ805の上部に配置されており、図30Bに示すファインダ接眼窓811から撮影する範囲やピントの位置を確認するための装置である。フラッシュ804は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。レンズ805は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、CCDChargeCoupledDevice等の撮像素子が設けられている。鏡胴806は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ805を手前に移動させる。また、携帯時は、レンズ805を沈銅させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体807内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。ファインダ接眼窓811は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。操作ボタン813は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。本発明の光センサを図30A及び図30Bに示すカメラに組み込むと、光センサが光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。また本発明の光センサはその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。なお本実施例は、実施の形態、実施例1~実施例4のいかなる記載と組み合わせることも可能である。