"入力端子と出力端子の間に、一対のMOSトランジスタが直列に接続されており、各MOSトランジスタに、各MOSトランジスタのドレインソース間に流れる電流を一定電流以下に制限するゲートソース間電圧を印加するゲートソース間電圧調整回路が接続されており、一対のMOSトランジスタが反対導電型である場合には、一対のゲートソース間電圧調整回路に接続されている一対のゲート外電極が同一方向を向く向きで接続されており、一対のMOSトランジスタが同一導電型である場合には、一対のゲートソース間電圧調整回路に接続されている一対のゲート外電極が反対方向を向く向きで接続されていることを特徴とする電流制限回路。入力端子と出力端子の間に、第1MOSトランジスタと第2MOSトランジスタが直列に接続されており、入力端子から出力端子に向けて電流が流れる際にソースとなる第1MOSトランジスタの電極と第1MOSトランジスタのゲートに、第1ゲートソース間電圧調整回路が接続されており、出力端子から入力端子に向けて電流が流れる際にソースとなる第2MOSトランジスタの電極と第2MOSトランジスタのゲートに、第2ゲートソース間電圧調整回路が接続されている電流制限回路。各MOSトランジスタのボディが前記ゲート外電極を介してゲートソース間電圧調整回路に接続されていることを特徴とする請求項1または2に記載の電流制限回路。NMOSトランジスタのボディがゲートソース間電圧調整回路用電源の低電圧端子に接続されており、PMOSトランジスタのボディが当該電源の高電圧端子に接続されていることを特徴とする請求項1または2に記載の電流制限回路。オペアンプの入力端子と出力端子の間に、前記一対のMOSトランジスタが反対導電型であるとともに、各MOSトランジスタの前記ゲート外電極が出力端子側を向く向きで接続されている請求項1から4のいずれかの1項に記載の電流制限回路が接続されている増幅装置。2入力2出力のオペアンプの第1入力端子と第1出力端子の間、ならびに、第2入力端子と第2出力端子の間に、前記一対のMOSトランジスタが反対導電型であり、各MOSトランジスタの前記ゲート外電極が出力端子側を向く向きで接続されているとともに、一対の反対導電型のMOSトランジスタの接続順序が同一である請求項1から4のいずれかの1項に記載の電流制限回路が接続されている増幅装置。図4に例示する場合、オペアンプ14の出力電圧と入力電圧の大小関係が定まっていない。入力電圧>出力電圧となることもあれば、入力電圧<出力電圧となることもある。図9に示すように、NMOSトランジスタ4の出力端子8側の電極48とゲートGの間の電圧をゲートソース間電圧調整回路5で調整する場合、前記したように、入力電圧>出力電圧である間は、大きな抵抗値を提供する帰還抵抗10aとして機能するが、入力電圧<出力電圧となると、抵抗値が下がってしまう。図9の回路では、出力電圧と入力電圧の大小関係によらないで、一定の抵抗値を提供する帰還抵抗10aとならない。同様に、図10に示すように、PMOSトランジスタ6の出力端子8側の電極68とゲートGの間の電圧をゲートソース間電圧調整回路7で調整する場合、前記したように、入力電圧<出力電圧である間は、大きな抵抗値を提供する帰還抵抗10aとして機能するが、入力電圧>出力電圧となると、抵抗値が下がってしまう。図10の回路では、出力電圧と入力電圧の大小関係によらないで、一定の抵抗値を提供する帰還抵抗10aとならない。NMOSトランジスタまたはPMOSトランジスタで帰還抵抗10bを実現する場合にも同じ問題が生じる。図9、図10に示す入力端子2の電圧と出力端子8の電圧の大小関係によらないで、入力端子2と出力端子8の間の通電電流を一定電流以下に制限できる回路をMOSトランジスタで形成する技術が求められている。本明細書で開示する技術では、一対のMOSトランジスタを直列に接続することで、双方向の電流制限回路を実現する。各MOSトランジスタのゲートとソースに、各MOSトランジスタのドレインソース間に流れる電流を一定電流以下に制限するゲートソース間電圧を印加するゲートソース間電圧調整回路が接続されている。一対のMOSトランジスタに、反対導電型のMOSトランジスタを用いることもできるし、同一導電型のMOSトランジスタを用いることもできる。反対導電型であるNMOSトランジスタとPMOSトランジスタを直列に接続する場合には、ゲートソース間電圧調整回路に接続されているNMOSトランジスタのゲート外電極ゲートでない方の電極と、ゲートソース間電圧調整回路に接続されているPMOSトランジスタのゲート外電極ゲートでない方の電極が同一方向を向く向きで接続する。ここでいう向きは、トランジスタの空間内における配置方向ではなく、電流の流れに沿った向きをいう。図1のa1は、ゲートソース間電圧調整回路5Rに接続されているNMOSトランジスタ4Rのゲート外電極ゲートGでない方の電極48と、ゲートソース間電圧調整回路7Rに接続されているPMOSトランジスタ6Rのゲート外電極68が、ともに出力端子8側を向く向きで接続されている場合を例示している。a2でも、ゲートソース間電圧調整回路7Rに接続されているPMOSトランジスタ6Rのゲート外電極68と、ゲートソース間電圧調整回路5Rに接続されているNMOSトランジスタ4Rのゲート外電極48が、ともに出力端子8側を向いている。図1において、添え字Rは、ゲートソース間電圧調整回路に接続されているゲート外電極が出力端子8側を向いていることを示している。図1のa3は、ゲートソース間電圧調整回路5Lに接続されているNMOSトランジスタ4Lのゲート外電極42と、ゲートソース間電圧調整回路7Lに接続されているPMOSトランジスタ6Lのゲート外電極62が、ともに入力端子2側を向く向きで接続されている場合を例示している。a4でも、ゲートソース間電圧調整回路7Lに接続されているPMOSトランジスタ6Lのゲート外電極62と、ゲートソース間電圧調整回路5Lに接続されているNMOSトランジスタ4Lのゲート外電極42が、ともに入力端子2側を向いている。図1において、添え字Lは、ゲートソース間電圧調整回路に接続されているゲート外電極が入力端子2側を向いていることを示している。図1a1の場合、入力電圧>出力電圧の場合は、NMOSトランジスタ4Rの電極48がソースとなり、ゲートソース間電圧調整回路5Rがゲートソース間電圧を調整し、ドレインソース間の飽和電流を制限する。ゲートソース間電圧調整回路5Rが、NMOSトランジスタ4Rのドレインソース間に流れる電流を一定電流以下に制限するゲートソース間電圧を印加する回路となる。入力電圧<出力電圧の場合は、PMOSトランジスタ6Rの電極68がソースとなり、ゲートソース間電圧調整回路7Rがゲートソース間電圧を調整し、ドレインソース間の飽和電流を制限する。ゲートソース間電圧調整回路7Rが、PMOSトランジスタ6Rのドレインソース間に流れる電流を一定電流以下に制限するゲートソース間電圧を印加する回路となる。a2の場合も同様である。図1a3の場合、出力電圧>入力電圧の場合は、NMOSトランジスタ4Lの電極42がソースとなり、ゲートソース間電圧調整回路5Lがゲートソース間電圧を調整し、ドレインソース間の飽和電流を制限する。ゲートソース間電圧調整回路5Lが、NMOSトランジスタ4Lのドレインソース間に流れる電流を一定電流以下に制限するゲートソース間電圧を印加する回路となる。入力電圧>出力電圧の場合は、PMOSトランジスタ6Lの電極62がソースとなり、ゲートソース間電圧調整回路7Lがゲートソース間電圧を調整し、ドレインソース間の飽和電流を制限する。ゲートソース間電圧調整回路7Lが、PMOSトランジスタ6Lのドレインソース間に流れる電流を一定電流以下に制限するゲートソース間電圧を印加する回路となる。a4の場合も同様である。図1のa1~a4に示すように、反対導電型であるNMOSトランジスタ4とPMOSトランジスタ6の直列回路で電流制限回路を構成する場合、4Rと6Rの直列回路a1とa2に例示されるで構成するか、4Lと6Lの直列回路a3とa4に例示されるで構成する。4Rと6Lの直列回路や、4Lと6Rの直列回路は不適切である。図1のa1からa4を電流の流れに沿って観測すると、一対のゲートソース間電圧調整回路5,7に接続されている一対のゲート外電極48と68、42と62が、同一方向を向く向きで接続されていることがわかる。一対のNMOSトランジスタを直列に接続する場合には、ゲートソース間電圧調整回路に接続されているゲート外電極が反対方向を向く向きで接続する。図1のb1では、ゲートソース間電圧調整回路5Rに接続されているゲート外電極48Rが出力端子8側を向いているNMOSトランジスタ4Rと、ゲートソース間電圧調整回路5Lに接続されているゲート外電極42Lが入力端子2側を向いているNMOSトランジスタ4Lの直列回路で電流制限回路を構成している。図1b2でも、ゲートソース間電圧調整回路5Lに接続されているゲート外電極42Lが入力端子2側を向いているNMOSトランジスタ4Lと、ゲートソース間電圧調整回路5Rに接続されているゲート外電極48Rが出力端子8側を向いているNMOSトランジスタ4Rの直列回路で電流制限回路を構成している。図1b1b2の場合、入力電圧>出力電圧の場合は、NMOSトランジスタ4Rの電極48Rがソースとなり、ゲートソース間電圧調整回路5Rがゲートソース間電圧を調整し、ドレインソース間の飽和電流を制限する。入力電圧<出力電圧の場合は、NMOSトランジスタ4Lの電極42Lがソースとなり、ゲートソース間電圧調整回路5Lがゲートソース間電圧を調整し、ドレインソース間の飽和電流を制限する。図1のb1とb2に示すように、一対のNMOSトランジスタ4の直列回路で電流制限回路を構成する場合は、4Rと4Lの直列回路で構成する。4Rと4Rの直列回路や、4Lと4Lの直列回路は不適切である。図1のb1とb2を電流の流れに沿って観測すると、一対のゲートソース間電圧調整回路5R,5Lに接続されている一対のゲート外電極48Rと42Lが、反対方向を向く向きで接続されていることがわかる。図1のc1では、ゲートソース間電圧調整回路7Rに接続されているゲート外電極68Rが出力端子8側を向いているPMOSトランジスタ6Rと、ゲートソース間電圧調整回路7Lに接続されているゲート外電極62Lが入力端子2側を向いているPMOSトランジスタ6Lの直列回路で電流制限回路を構成している。図1c2でも、ゲートソース間電圧調整回路7Lに接続されているゲート外電極62Lが入力端子2側を向いているPMOSトランジスタ6Lと、ゲートソース間電圧調整回路7Rに接続されているゲート外電極68Rが出力端子8側を向いているPMOSトランジスタ6Rの直列回路で電流制限回路を構成している。図1c1c2の場合、入力電圧>出力電圧の場合は、PMOSトランジスタ6Lの電極62Lがソースとなり、ゲートソース間電圧調整回路7Lがゲートソース間電圧を調整し、ドレインソース間の飽和電流を制限する。入力電圧<出力電圧の場合は、PMOSトランジスタ6Rの電極68Rがソースとなり、ゲートソース間電圧調整回路7Rがゲートソース間電圧を調整し、ドレインソース間の飽和電流を制限する。図1のc1とc2に示すように、一対のPMOSトランジスタ6の直列回路で電流制限回路を構成する場合は、6Rと6Lの直列回路で構成する。6Rと6Rの直列回路や、6Lと6Lの直列回路は不適切である。図1のc1とc2を電流の流れに沿って観測すると、一対のゲートソース間電圧調整回路7R,7Lに接続されている一対のゲート外電極68Rと62Lが、反対方向を向く向きで接続されていることがわかる。例えばa1の場合、入力電圧>出力電圧であれば、NMOSトランジスタ4Rの電極48がソースとなる。そのために、入力端子2の電圧が上昇しても、NMOSトランジスタ4Rのゲートソース間電圧はゲートソース間電圧調整回路5Rで調整され、NMOSトランジスタ4Rのドレインソース間を流れる電流が、ゲートソース間電圧で決まる飽和電流以上となることはない。入力電圧>出力電圧の場合、PMOSトランジスタ6Rの入力端子2側の電極62がソースとなる。そのために、入力端子2の電圧が上昇すれば、PMOSトランジスタ6Rのゲートソース間電圧が上昇し、飽和電流が増大する。入力電圧>出力電圧の場合、PMOSトランジスタ6Rでは電流値を制限することができない。NMOSトランジスタ4Rが直列に接続されているので、入力電圧>出力電圧の場合には、NMOSトランジスタ4Rで電流値を制限することができる。出力電圧>入力電圧であれば、PMOSトランジスタ6Rの電極68がソースとなる。そのために、出力端子8の電圧が上昇しても、PMOSトランジスタ6Rのゲートソース間電圧はゲートソース間電圧調整回路7Rで調整され、PMOSトランジスタ6Rのドレインソース間を流れる電流が、ゲートソース間電圧で決まる飽和電流以上となることはない。出力電圧>入力電圧の場合、NMOSトランジスタ4Rの入力端子2側の電極42がソースとなる。そのために、出力端子8の電圧が上昇すれば、NMOSトランジスタ4Rのゲートソース間電圧が上昇し、飽和電流が増大する。出力電圧>入力電圧の場合、NMOSトランジスタ4Rでは電流値を制限することができない。PMOSトランジスタ6Rが直列に接続されているので、出力電圧>入力電圧の場合には、PMOSトランジスタ6Rで電流値を制限することができる。a2の場合も同様である。a3の場合、入力電圧>出力電圧であれば、PMOSトランジスタ6Lの電極62がソースとなるためにゲートソース間電圧調整回路7Lによってゲートソース間電圧が一定値に調整され、ドレインソース間電流が一定値以下に規制される。出力電圧>入力電圧であれば、NMOSトランジスタ4Lの電極42がソースとなるためにゲートソース間電圧調整回路5Lによってゲートソース間電圧が一定値に調整され、ドレインソース間電流が一定値以下に規制される。a4の場合も同様である。b1の場合、入力電圧>出力電圧であれば、NMOSトランジスタ4Rの電極48Rがソースとなるためにゲートソース間電圧調整回路5Rによってゲートソース間電圧が一定値に調整され、ドレインソース間電流が一定値以下に規制される。出力電圧>入力電圧であれば、NMOSトランジスタ4Lの電極42Lがソースとなるためにゲートソース間電圧調整回路5Lによってゲートソース間電圧が一定値に調整され、ドレインソース間電流が一定値以下に規制される。b2の場合も同様である。c1の場合、入力電圧>出力電圧であれば、PMOSトランジスタ6Lの電極62Lがソースとなるためにゲートソース間電圧調整回路7Lによってゲートソース間電圧が一定値に調整され、ドレインソース間電流が一定値以下に規制される。出力電圧>入力電圧であれば、PMOSトランジスタ6Rの電極68Rがソースとなるためにゲートソース間電圧調整回路7Rによってゲートソース間電圧が一定値に調整され、ドレインソース間電流が一定値以下に規制される。c2の場合も同様である。図1の場合、MOSトランジスタのボディは、ゲートソース間電圧調整回路に接続されているゲート外電極に接続されている。しかしながら、その接続関係が不可欠というものはでない。図2に示すように、NMOSトランジスタのボディは、GND電位に接地してもよい。すなわち、ボディを、ゲートソース間電圧調整回路用電源の低電圧端子側に接続してもよい。この場合も、NMOSトランジスタのゲートソース間電圧を調整することによってNMOSトランジスタのドレインソース間を流れる電流を制限することができる。PMOSトランジスタのボディは、Vcc電位に接続してもよい。すなわち、ボディを、ゲートソース間電圧調整回路用電源の高電圧端子側に接続してもよい。この場合も、PMOSトランジスタのゲートソース間電圧を調整することによってPMOSトランジスタのドレインソース間を流れる電流を制限することができる。図1と図2のa1からa4に示すように、一対のMOSトランジスタが反対導電型である場合には、一対のゲートソース間電圧調整回路5,7に接続されている一対のゲート外電極48と68、42と62が同一方向を向く向きに接続することで、双方向の電流制限回路となる。図1と図2のb1からc2に示すように、一対のMOSトランジスタが同一導電型である場合には、一対のゲートソース間電圧調整回路5Rと5L,7Rと7Lに接続されている一対のゲート外電極48Rと42L、68Rと62Lが反対方向を向く向きに接続することで、双方向の電流制限回路となる。図1と図2のa1とa2から明らかなように、NMOSトランジスタ4RとPMOSトランジスタ6Rの接続順序は制約されない。入力端子2側にNMOSトランジスタ4Rが配置されて出力端子8側にPMOSトランジスタ6Rが配置されてもよいし、その逆でもよい。a1に例示するように、入力端子2側にNMOSトランジスタ4Rが配置されている場合、NMOSトランジスタ4Rのゲート外電極ゲートソース間電圧調整回路に接続されている2つの電極のうちで、ゲートでない方の電極をいう。以下同じ48は、PMOSトランジスタ6Rを介して出力端子8に接続され、PMOSトランジスタ6Rのゲート外電極68は、直接に出力端子8に接続される。本明細書でいうゲート外電極が同一方向を向く向きで接続されているには、上記の関係が含まれる。またa2に例示するように、入力端子2側にPMOSトランジスタ6Rが配置されている場合、PMOSトランジスタ6Rのゲート外電極68は、NMOSトランジスタ4Rを介して出力端子8に接続され、NMOSトランジスタ4Rのゲート外電極48は直接に出力端子8に接続される。本明細書でいうゲート外電極が同一方向を向く向きで接続されているには、上記接続関係も含まれる。a3に例示するように、ゲート外電極42が入力端子2を向いているNMOSトランジスタ4Lが入力端子2側に配置されている場合、PMOSトランジスタ6Lのゲート外電極62はNMOSトランジスタ4Lを介して入力端子2に接続される。a4に例示するように、ゲート外電極62が入力端子2を向いているPMOSトランジスタ6Lが入力端子2側に配置されている場合、NMOSトランジスタ4Lのゲート外電極42はPMOSトランジスタ6Lを介して入力端子2に接続される。これらの接続関係も、本明細書でいうゲート外電極が同一方向を向く向きで接続されているに含まれる。ゲート外電極が反対方向を向く向きで接続されている一対の同一導電型のMOSを直列に接続する場合も、接続順序は制約されない。b1に例示するように、ゲート外電極48Rが出力端子8側を向いているNMOSトランジスタ4Rを入力端子2側に配置し、ゲート外電極42Lが入力端子2側を向いているNMOSトランジスタ4Lを出力端子8側に配置してもよいし、b2に例示するように、ゲート外電極42Lが入力端子2側を向いているNMOSトランジスタ4Lを入力端子2側に配置し、ゲート外電極48Rが出力端子8側を向いているNMOSトランジスタ4Rを出力端子8側に配置してもよい。c1に例示するように、ゲート外電極68Rが出力端子8側を向いているPMOSトランジスタ6Rを入力端子2側に配置し、ゲート外電極62Lが入力端子2側を向いているPMOSトランジスタ6Lを出力端子8側に配置してもよい。あるいは、c2に例示するように、ゲート外電極62Lが入力端子2側を向いているPMOSトランジスタ6Lを入力端子2側に配置し、ゲート外電極68Rが出力端子8側を向いているPMOSトランジスタ6Rを出力端子8側に配置してもよい。本明細書でいうゲート外電極が反対方向を向く向きで接続されているには、図1と図2のb2c1c2が含まれる。図2に例示するように、NMOSトランジスタのボディがゲートソース間電圧調整回路用電源の低電圧GND端子に接続されており、PMOSトランジスタのボディが当該電源の高電圧Vcc端子に接続されていてもよい。このようにしても、電流を制限することができる。図1に例示するように、一対のMOSトランジスタのボディが、前記したゲート外電極ゲートソース間電圧調整回路に接続されている電極であってゲートでない方の電極を介してゲートソース間電圧調整回路に接続されていることが好ましい。この場合、基板のバイアス効果によって閾値電圧が上昇することがなく、回路が正常に動作する電圧範囲を広く確保することができる。それに対して図2の場合、ソースとボディ間に電圧が加わる基板のバイアス効果ことから閾値電圧が上昇し、回路が正常に動作する電圧範囲が狭められる。オペアンプの入力端子と出力端子の間に、一対のMOSトランジスタで実現されている電流制限回路を挿入する場合には、一対のMOSトランジスタが反対導電型であるとともに、各MOSトランジスタのゲート外電極が出力端子側を向く向きで接続することが好ましい。図4に例示するように、オペアンプ14の入力端子2aと出力端子8aの間に挿入する帰還抵抗10aを、一対のMOSトランジスタで構成される電流制限回路で実現する場合には、図1のb1b2c1c2に例示されている同一導電型のMOSトランジスタを用いるタイプでなく、図1のa1~a4に例示されている反対導電型のMOSトランジスタを用いるのが好ましい。しかも、図1のa3a4に例示されている向き、すなわちゲート外電極が入力端子側を向いているのではなく、a1a2に例示されている向き、すなわちゲート外電極が出力端子側を向いている向きであることが好ましい。オペアンプ14の入力端子2bと出力端子8bの間に挿入する帰還抵抗10bについても同様である。上記の条件を満たしている場合、NMOSトランジスタのボディとPMOSトランジスタのボディが、ボディに導通しているゲート外電極を介して出力端子側に接続される。この場合、NMOSトランジスタやPMOSトランジスタの基板に加わるノイズや、基板に流れるリーク電流が、オペアンプの入力側に伝達されない。そのためにオペアンプの出力が安定する。また、ゲートソース間電圧調整回路からMOSトランジタに供給される電流が、オペアンプの入力端子に流れることを防止することができ、その電流が流れることによってオペアンプの入力端子の電圧がシフトすることを防止できる。図2の方式による場合でも、ゲート外電極が出力端子側に接続されていれば、MOSトランジスタに加わるノイズや、MOSトランジスタに流れるリーク電流が、オペアンプの入力側に伝達されない。そのためにオペアンプの出力が安定する。上記説明は、オペアンプの帰還抵抗に用いる場合に限られる。他の用途に用いる電流制限回路には、図1と図2に例示する種々のタイプを利用することができる。図4に例示するように、2入力2出力のオペアンプ14の第1入力端子2aと第1出力端子8aの間に帰還抵抗10aを挿入し、第2入力端子2bと第2出力端子8bの間に帰還抵抗10bを挿入し、帰還抵抗10a,10bの各々を一対の反対導電型のMOSトランジスタを直列に接続して構成する場合、各MOSトランジスタのゲート外電極が出力端子側を向く向きで接続するとともに、一対の反対導電型のMOSトランジスタの接続順序を同一とすることが好ましい。図6は、図1に列挙した直列接続で、帰還抵抗10a、10bを構成する場合を示している。前記したように、オペアンプの帰還抵抗に用いる場合には、反対導電型であるNMOSトランジスタ4とPMOSトランジスタ6の双方を利用するタイプが好ましい。またMOSトランジスタのゲート外電極が出力端子側を向く向きであることが好ましい。すなわち、図1において添え字Rを持つ直列接続を採用することが好ましい。図6は、上記の2条件を満たす直列接続のみを例示している。図6のAとBは、帰還抵抗10aを構成するNMOSトランジスタ4RとPMOSトランジスタ6Rの接続順序と、帰還抵抗10bを構成するNMOSトランジスタ4RとPMOSトランジスタ6Rの接続順序が同一である場合を例示している。これに対して、図6のCとDは、帰還抵抗10aを構成するNMOSトランジスタ4RとPMOSトランジスタ6Rの接続順序と、帰還抵抗10bを構成するNMOSトランジスタ4RとPMOSトランジスタ6Rの接続順序が逆である場合を例示している。2入力2出力を持つオペアンプの帰還抵抗に用いる場合は、図6のCDではなく、図6のABの接続順序を採用することが好ましい。例えば、図6Cの回路構成をとった場合、帰還抵抗10aの側ではゲートソース間電圧調整回路5RからNMOSトランジスタ4Rを介して入力端子2aに電流が流れるのに対しその通電方向にはNMOSトランジスタ4Rが低抵抗、帰還抵抗10bの側ではゲートソース間電圧調整回路7RからPMOSトランジスタ6Rを介して入力端子2bに電流が流れることがないその通電方向にはPMOSトランジスタ6Rが高抵抗。同様に図6Dの回路構成をとった場合、帰還抵抗10aの側ではゲートソース間電圧調整回路7RからPMOSトランジスタ6Rを介して入力端子2aに電流が流れないのに対し、帰還抵抗10bの側ではゲートソース間電圧調整回路5RからNMOSトランジスタ4Rを介して入力端子2bに電流が流れる。その差が、第1出力端子8aからの出力電圧と、第2出力端子8bからの出力電圧に異なる影響を与える。その結果、オペアンプ14をチョッパアンプに用いる場合、第1出力端子8aからの出力電圧と第2出力端子8bからの出力電圧がアンバランスなものとなり、第1出力端子8aからの出力電圧と第2出力端子8bからの出力電圧を復調したときに、チョッパクロックの1/2周期毎に生じる復調後電圧の凹凸差が大きなものとなってしまう。それに対して、図6のAとBに例示するように、NMOSとPMOSの接続順序が同一である場合には、上記のアンバランスが生じない。そのために、第1出力端子8aからの出力電圧と第2出力端子8bからの出力電圧を復調したときにチョッパクロックの1/2周期毎に生じる凹凸差を小さく抑えることができる。もっとも上記説明は、2入力2出力のオペアンプの帰還抵抗に用いる場合に限られる。他の用途に用いる電流制限回路には、図1と図2に例示する種々のタイプを利用することができる。本明細書に開示されている技術によると、入力電圧と出力電圧の大小関係によることなく、通電電流を一定電流以下に制限する回路をMOSトランジスタで実現することができる。MOSトランジスタは小型化できることから、電流制限回路を小型化することができる。下記で説明する実施例の主要な特長を以下に例示する。特徴1直列に接続されている第1MOSトランジスタと第2MOSトランジスタの各々に、ゲートソース間電圧調整回路が接続されている。各々のMOSトランジスタは、ゲート以外に2つの電極を持っており、通電方向によって、2つの電極のうちの一方がドレインとなり、他方がソースとなる。第1MOSトランジスタには、第1通電方向の際にソースとなる電極とゲートに、第1ゲートソース間電圧調整回路が接続されている。第2MOSトランジスタには、第2通電方向の際にソースとなる電極とゲートに、第2ゲートソース間電圧調整回路が接続されている。第1ゲートソース間電圧調整回路は、第2通電方向の際にはゲートソース間電圧調整回路とならないが、第1通電方向の際にはゲートソース間電圧調整回路となる。第2ゲートソース間電圧調整回路は、第1通電方向の際にはゲートソース間電圧調整回路とならないが、第2通電方向の際にはゲートソース間電圧調整回路となる。本明細書でいうゲートソース間電圧調整回路は、通電方向によってゲートソース間電圧調整回路となったりならなかったりするものをいい、常時にゲートソース間電圧を調整するものでない。第1通電方向の際にソースとなる電極とゲートに第1ゲートソース間電圧調整回路が接続されている第1MOSトランジスタと、第2通電方向の際にソースとなる電極とゲートに第2ゲートソース間電圧調整回路が接続されている第2MOSトランジスタの直列回路であれば、意図した電流制限回路となる。特長2オペアンプの入力端子と出力端子の間に、NMOSトランジスタとPMOSトランジスタの直列回路と、コンデンサが並列に接続されており、チャージアンプが構成されている。ゲートソース間電圧調整回路に、ゲートとゲート外電極が接続されている。NMOSトランジスタとPMOSトランジスタとも、ゲート外電極は出力端子側に接続されている。NMOSトランジスタとPMOSトランジスタとも、ボディはゲート外電極に導通している。NMOSトランジスタとPMOSトランジスタとも、ボディが出力端子側に接続されているために、NMOSトランジスタやPMOSトランジスタの基板に加わるノイズや基板に流れるリーク電流が、チャージアンプの出力電圧に大きな影響を与えることがない。またボディが出力端子側に接続されているので、寄生容量が小さく、寄生容量がチャージアンプのゲインに大きな影響を与えることがない。チャージアンプのゲインは、主としてコンデンサの容量比で決まる。チャージアンプの場合、入力電圧が変化しなくても出力電圧が変化する現象が生じ、チョッパ方式で用いた場合には、復調後の出力電圧にチョッパクロックの1/2周期のノイズが生じる。出力電圧の変化速度は、コンデンサ容量と帰還抵抗の積で決まり、積が大きいほど低速化する。コンデンサ容量が一定の場合には、帰還抵抗が大きいほど、出力電圧の変化速度が低速化する。ゲートソース間電圧が調整されているNMOSトランジスタとPMOSトランジスタの直列回路によると、大きな帰還抵抗値を実現することができ、復調後の出力電圧に重畳するチョッパクロックの1/2周期のノイズが小さなチョッパ方式のチャージアンプを実現することができる。特長3電流供給回路と、カレントミラー回路で、ドレインソース間の電流を一定電流以下に制限する電圧を、ゲートとソースの間に印加するゲートソース間電圧調整回路が構成されている。特長4カレントミラー回路は、通電電流を所定比率で減少させる。図1は、入力端子2から出力端子8に流れる電流と出力端子8から入力端子2に流れる電流の双方を、一定電流以下に制限する双方向の電流制限回路の実施例を例示している。図1のaでは、反対導電型であるNMOSトランジスタ4とPMOSトランジスタ6の直列回路で構成されている。図1のbでは、同一導電型であるNMOSトランジスタ4RとNMOSトランジスタ4Lの直列回路で構成されている。図1のcでは、同一導電型であるPMOSトランジスタ6RとPMOSトランジスタ6Lの直列回路で構成されている。NMOSトランジスタ4RとNMOSトランジスタ4Lは、ゲートソース間電圧調整回路5に接続されているゲートでない方の電極ゲート外電極の接続方向が相違しており、PMOSトランジスタ6RとPMOSトランジスタ6Lも同様である。本明細書では、添え字を省略する場合には、添え字で区別される複数事象に共通する説明であることを示す。例えば、図1aという場合、図1a1a2a3a4に共通する説明であることを示し、NMOSトランジスタ4という場合、NMOSトランジスタ4RとNMOSトランジスタ4Lに共通する説明であることを示す。NMOSトランジスタ4RのゲートGとゲート外電極48の間には、ゲートソース間電圧調整回路5Rによって、NMOSトランジスタ4Rのドレインソース間に所定電流が流れる電圧が印加される。より正確にいうと、ゲート外電極48がソースとなる場合に、ゲートソース間電圧調整回路5RによってNMOSトランジスタ4Rのゲートソース間電圧が調整され、NMOSトランジスタ4Rのドレインソース間に流れる電流が所定電流に制限される。同様に、NMOSトランジスタ4LのゲートGとゲート外電極42の間には、ゲートソース間電圧調整回路5Lによって、NMOSトランジスタ4Lのドレインソース間に所定電流が流れる電圧が印加される。同様に、PMOSトランジスタ6RのゲートGとゲート外電極68の間には、ゲートソース間電圧調整回路7Rによって、PMOSトランジスタ6Rのドレインソース間に所定電流が流れる電圧が印加される。同様に、PMOSトランジスタ6LのゲートGとゲート外電極62の間には、ゲートソース間電圧調整回路7Lによって、PMOSトランジスタ6Lのドレインソース間に所定電流が流れる電圧が印加される。図1に示すように、NMOSトランジスタ4RのボディBはゲート外電極48を介してゲートソース間電圧調整回路5Rに接続されており、NMOSトランジスタ4LのボディBはゲート外電極42を介してゲートソース間電圧調整回路5Lに接続されており、PMOSトランジスタ6RのボディBはゲート外電極68を介してゲートソース間電圧調整回路7Rに接続されており、PMOSトランジスタ7LのボディBはゲート外電極62を介してゲートソース間電圧調整回路7Lに接続されている。図2に示すように、NMOSトランジスタ4のボディを接地電圧ゲートソース間電圧調整回路用電源の低電圧側端子の電圧に接続し、PMOSトランジスタ6のボディをVccゲートソース間電圧調整回路用電源の高電圧側端子の電圧に接続してもよい。図1aと図2aの電流制限回路は、入力端子2と出力端子8の間に一対のMOSトランジスタ4Rと6R、または4Lと6Lが直列に接続されており、各トランジスタのゲートとゲート外電極に、ドレインソース間に定電流を通電するゲートソース間電圧を印加する電圧調整回路が接続されている。一対のトランジスタは反対導電型であり、一対のトランジスタのゲート外電極が同一方向を向く向きで接続されている。すなわち、a1とa2の場合、ゲート外電極48,68はともに出力端子8側に接続されており、a3とa4の場合、ゲート外電極42,62はともに入力端子2側に接続されている。図1bと図2bの電流制限回路は、入力端子2と出力端子8の間に一対のNMOSトランジスタ4R,4Lが直列に接続されており、各トランジスタのゲートとゲート外電極に、ドレインソース間に定電流を通電するゲートソース間電圧を印加する電圧調整回路が接続されている。一対のトランジスタ4R,4Lは同一導電型であり、一対のトランジスタ4R,4Lのゲート外電極48R、42Lが反対方向を向く向きで接続されている。すなわち、ゲート外電極48Rは出力端子8側に接続されており、ゲート外電極42Lは入力端子2側に接続されている。図1cと図2cの電流制限回路は、入力端子2と出力端子8の間に一対のPMOSトランジスタ6R,6Lが直列に接続されており、各トランジスタのゲートとゲート外電極に、ドレインソース間に定電流を通電するゲートソース間電圧を印加する電圧調整回路が接続されている。一対のトランジスタ6R,6Lは同一導電型であり、一対のトランジスタ6R,6Lのゲート外電極68R、62Lが反対方向を向く向きで接続されている。すなわち、ゲート外電極68Rは出力端子8側に接続されており、ゲート外電極62Lは入力端子2側に接続されている。図1と図2に例示されている電流制限回路は、入力端子2から出力端子8に流れる電流と出力端子8から入力端子2に流れる電流の双方を一定電流以下に制限する。双方向の電流制限回路として機能する。図31は、ゲートとゲート外電極間に定電圧が印加されており、ゲート外電極が出力端子側に接続されているNMOSトランジスタ4Rのドレインソース間の電圧と電流の関係を示している。図32は、ゲートとゲート外電極間に定電圧が印加されており、ゲート外電極が出力端子側に接続されているPMOSトランジスタ6Rのドレインソース間の電圧と電流の関係を示している。図32の直線b1に示すように、PMOSトランジスタ6Rは、出力端子8の電圧が入力端子2の電圧よりも高い場合には、その電圧差が増大しても通電電流を一定値以下に制限する特性を備えている。それに対して、図31の直線a2に示すように、出力端子8の電圧が入力端子2の電圧よりも高い場合には、NMOSトランジスタ4Rによって通電電流値を制限することができない。一方、図31の直線a1に示すように、NMOSトランジスタ4Rは、入力端子2の電圧が出力端子8の電圧よりも高い場合には、その電圧差が増大しても通電電流値を一定値以下に制限する特性を備えている。それに対して、図32の直線b2に示すように、入力端子2の電圧が出力端子8の電圧よりも高い場合は、PMOSトランジスタ6Rによって通電電流値を制限することができない。NMOSトランジスタ4RとPMOSトランジスタ6Rのゲート外電極を同じ向きにしてこの場合には、ともに出力端子側に向けて直列に接続しておけば、入力端子2の電圧が出力端子8の電圧よりも高い場合でも低い場合でも、通電電流値を一定電流以下に制限することができる。図1のa2の電流制限回路でも同じ現象が得られる。図31は、ゲート外電極が入力端子側に接続されているPMOSトランジスタ6Lのドレインソース間の電圧と電流の関係をも示しており、図32は、ゲート外電極が入力端子側に接続されているNMOSトランジスタ4Lのドレインソース間の電圧と電流の関係をも示している。図32の直線b1に示すように、NMOSトランジスタ4Lは、出力端子8の電圧が入力端子2の電圧よりも高い場合には、その電圧差が増大しても通電電流を一定値以下に制限する特性を備えている。図31の直線a1に示すように、PMOSトランジスタ6Lは、入力端子2の電圧が出力端子8の電圧よりも高い場合には、その電圧差が増大しても通電電流値を一定値以下に制限する特性を備えている。PMOSトランジスタ6LとNMOSトランジスタ4Lを直列に接続しておけば、入力端子2の電圧が出力端子8の電圧よりも高い場合でも低い場合でも、通電電流値を一定電流以下に制限することができる。図1のa4の電流制限回路でも同じ現象が得られる。NMOSトランジスタ4RとPMOSトランジスタ6Rの直列接続の例、ならびにNMOSトランジスタ4LとPMOSトランジスタ6Lの直列接続の例から明らかに、反対導電型のMOSを直列接続する場合、一対のMOSのゲート外電極が同一向きでさえあればよく、ゲート外電極が入力端子側を向いていてもよいし、出力端子側を向いていてもよい。また、入力端子2側にNMOSトランジスタ4が配置されていてもよいし、PMOSトランジスタ6が配置されていてもよい。図31は、ゲート外電極が出力端子側に接続されているNMOSトランジスタ4Rのドレインソース間の電圧と電流の関係を示しており、図32は、ゲート外電極が入力端子側に接続されているNMOSトランジスタ4Lのドレインソース間の電圧と電流の関係をも示している。図32の直線b1に示すように、NMOSトランジスタ4Lは、出力端子8の電圧が入力端子2の電圧よりも高い場合には、その電圧差が増大しても通電電流を一定値以下に制限する特性を備えている。図31の直線a1に示すように、NMOSトランジスタ4Rは、入力端子2の電圧が出力端子8の電圧よりも高い場合には、その電圧差が増大しても通電電流値を一定値以下に制限する特性を備えている。NMOSトランジスタ4RとNMOSトランジスタ4Lのゲート外電極を逆向きにして直列に接続しておけば、入力端子2の電圧が出力端子8の電圧よりも高い場合でも低い場合でも、通電電流値を一定電流以下に制限することができる。図31は、ゲート外電極が入力端子側に接続されているPMOSトランジスタ6Lのドレインソース間の電圧と電流の関係をも示しており、図32は、ゲート外電極が出力端子側に接続されているPMOSトランジスタ6Rのドレインソース間の電圧と電流の関係を示している。図32の直線b1に示すように、PMOSトランジスタ6Rは、出力端子8の電圧が入力端子2の電圧よりも高い場合には、その電圧差が増大しても通電電流を一定値以下に制限する特性を備えている。図31の直線a1に示すように、PMOSトランジスタ6Lは、入力端子2の電圧が出力端子8の電圧よりも高い場合には、その電圧差が増大しても通電電流値を一定値以下に制限する特性を備えている。PMOSトランジスタ6RとPMOSトランジスタ6Lのゲート外電極を逆向きにして直列に接続しておけば、入力端子2の電圧が出力端子8の電圧よりも高い場合でも低い場合でも、通電電流値を一定電流以下に制限することができる。図31の特性のMOSトランジスタを入力端子側に接続するとともに、図32の特性のMOSトランジスタを出力端子側に接続してもよい。逆に、図31の特性のMOSトランジスタを出力端子側に接続するとともに、図32の特性のMOSトランジスタを入力端子側に接続してもよい。いずれにしても双方向の電流制限回路となる。図4は、実施例の電流制限回路10をオペアンプ14の帰還抵抗に用いた適用例を示している。図4の場合、2入力2出力のオペアンプ14を例示しており、帰還抵抗10a,10bの双方が、図1の電流制限回路10で構成されている。この場合、図6を参照して説明したように、条件1ゲート外電極を出力端子8側に向けたNMOSトランジスタ4Rと、ゲート外電極を出力端子8側に向けたPMOSトランジスタ6Rで電流制限回路10,10aを構成し、条件2帰還抵抗10aにおけるNMOSトランジスタ4RとPMOSトランジスタ6Rの接続順序と、帰還抵抗10bにおけるNMOSトランジスタ4RとPMOSトランジスタ6Rの接続順序を一致させることが好ましい。すなわち、図6のA,Bに示す電流制限回路を用いることが好ましい。帰還容量12a,12bが接続されているオペアンプ14は、チャージアンプとして機能する。帰還抵抗10a,10bの抵抗値が高いと、チャージアンプ14の出力電圧が経過時間とともに変化する速度を低速化することができる。このために、復調後の出力電圧に生じるチョッパクロックの1/2周期のノイズの大きさを抑制することができる。PMOSトランジスタ4とNMOSトランジスタ6の直列回路で帰還抵抗10a,10bを実現すると、高抵抗に調整できることから、チャージアンプ14をチョッパンアンプに用いた場合に、復調後の出力電圧に現れるノイズチョッパクロックの1/2周期に同期した電圧変化を小さく抑えることができる増幅後電圧が得られる。また、ボディに接続されているゲート外電極を出力端子8側に向けたNMOSトランジスタ4RとPMOSトランジスタ6Rを用いると、ノイズの影響を受けにくいチョッパンアンプを実現できる。また、同一の接続順序で接続したPMOSトランジスタ4RとNMOSトランジスタ6Rの直列回路で帰還抵抗10a,10bを実現すると、ゲートソース間電圧調整回路5,7等からMOSトランジスタ4R,6R等を介してオペアンプ14の2つの入力端子2a,2bに、異なる大きさの電流が流れることがない。このために、オペアンプ14の2つの出力端子8a,8bからアンバランスな電圧が出力されることがない。オペアンプ14の2つの出力端子8a,8bからアンバランスな電圧が出力されると、復調後電圧にチョッパクロックの1/2周期で変動する凹凸が現れる。同一の接続順序で接続したNMOSトランジスタ4RとPMOSトランジスタ6Rの直列回路で帰還抵抗10a,10bを実現すると、復調後電圧に生じる凹凸の大きさを減少することができる。図5は、ゲートソース間電圧調整回路5,7の回路構成を示している。参照番号22は、基準電流を流す電流回路を示しており、PMOSP4とPMOSP5のゲートソース間電圧、ならびにNMOSN4とNMOSN5のゲートソース間電圧を、PMOSP4のドレインソース間と、NMOSN4のドレインソース間と、抵抗Rを流れる電流が基準値Irefとなり、PMOSP5のドレインソース間と、NMOSN5のドレインソース間を流れる電流が基準値Irefとなるゲートソース間電圧に調整する。回路22は、MOSトランジスタのドレインソース間を基準電流Irefが流れるだけのゲートソース間電圧に調整する定電流回路を構成している。後記するように、参照番号20は起動回路であり、参照番号24はカレントミラー回路である。図3の帰還抵抗10a、10bに対して、図5の起動回路20と定電流回路22の組を一組使用する。また、図3の帰還抵抗10aに対して、1個のカレントミラー回路24を使用し、帰還抵抗10bに対して他の1個のカレントミラー回路24を使用する。PMOSP5とPMOSP6はカレントミラー回路を構成し、NMOSN6とNMOSN9はカレントミラー回路を構成している。図5のbは、各MOSトランジスタのチャネル幅をWとし、チャネル長をLとしたときの、W/Lの比率を示している。PMOSP5とPMOSP6のカレントミラー回路では、W/Lの比率が20:1であり、NMOSN6とNMOSN9はカレントミラー回路では、W/Lの比率が1:0.2である。結局、NMOSN9のドレインソース間には、PMOSP5のドレインソース間を流れる電流の1/100の電流が流れる。PMOSP5のドレインソース間を流れる電流は、定電流回路22によって基準電流Irefに制限されていることから、NMOSN9のドレインソース間を流れる電流も、一定電流に制限される。ただし、NMOSN9を流れる電流は、PMOSP5を流れる基準電流Irefの1/100という微弱なものである。NMOSN9は、実質的に非常に大きな抵抗値を持つ抵抗素子として機能する。なお、W/Lの比率は必要に応じて選択することができる。例えばMOSP5とPMOSP6とNMOSN6とNMOSN9のW/Lの比率を、20:0.2:0.2:0.2としてもよい。PMOSP5とPMOSP6はカレントミラー回路を構成し、PMOSP6とPMOSP7はカレントミラー回路を構成し、PMOSP7とPMOSP8はカレントミラー回路を構成し、PMOSP8とPMOSP9はカレントミラー回路を構成している。PMOSP5とPMOSP6のカレントミラー回路ではW/Lの比率が20:1であり、PMOSP6とPMOSP7のカレントミラー回路ではW/Lの比率が1:1であり、PMOSP7とPMOSP8のカレントミラー回路ではW/Lの比率が1:1であり、PMOSP8とPMOSP9のカレントミラー回路ではW/Lの比率が1:0.2である。結局、PMOSP9のドレインソース間には、PMOSP5のドレインソース間を流れる電流の1/100の電流が流れる。PMOSP5のドレインソース間を流れる電流は、定電流回路22によって基準電流Irefに制限されていることから、PMOSP9のドレインソース間を流れる電流も一定電流に制限される。ただし、PMOSP9を流れる電流は、PMOSP5を流れる基準電流Irefの1/100という微弱なものである。PMOSP9は、実質的に非常に大きな抵抗値を持つ抵抗素子として機能する。ここでもW/Lの比率は必要に応じて選択することができる。PMOSP9を流れる電流を非常に微弱なものとし、PMOSP9の抵抗値を増大させることができる。回路20は、起動回路である。仮に起動回路20がなければ、電源投入時に定電流回路22のPMOSP4とPMOSP5のゲートソース間電圧が電源電圧Vccで安定してしまい、定電流回路22が本来の動作モードにはいらない。起動回路20が用意されていると、そのなかのトランジスタが順々にオンしていく動作が得られ、電源投入時に定電流回路22のPMOSP4とPMOSP5のゲートソース間電圧が電源電圧Vccで安定してしまう現象を発生させない。その状態で定電流回路22が動作し始めると、定電流回路22は定電流回路22を流れる電流を定電流に調整するという本来の動作モードにはいることができる。図2に示す電流制限回路の場合、図5に示したゲートソース間電圧調整回路にも変形を必要とする。図2に示す電流制限回路の場合は、図5に示されているNMOSトランジスタN9のボディをGND電圧に落とす。その場合、N9とミラーを構成するNMOSトランジスタN6のボディもGND電圧に落とす。また、図2に示す電流制限回路の場合、図5のPMOSトランジスタP9のボディをVcc電圧とする。その場合、P9とミラーを構成するPMOSトランジスタP8のボディもVcc電圧とする。本実施例の電流制限回路は、前記したように、オペアンプの帰還抵抗を提供するために利用することができるが、その適用例はそれに限られない。例えば、図7は、本実施例の電流制限回路を利用してローパスフィルタ回路を構成した場合を例示している。電流制限回路を利用することで、入力端子2の入力電圧から高周波を除去した電圧を出力端子8から出力するローパスフィルタ回路を構成することができる。なお、30は基準電圧線であり、32はコンデンサである。図8は、本実施例の電流制限回路を利用してハイパスフィルタ回路を構成した場合を例示している。端子34に入力する入力電圧から低周波を除去した電圧を端子38から出力するハイパスフィルタ回路を構成することができる。なお、40は基準電圧線であり、36はコンデンサである。図4、図7、図8は、本実施例の電流制限回路の適用例を例示するものであり、これらに限られるものでない。また、図7、図8の用途に用いる場合には、図1に例示した種々の電流制限回路を利用することができる。図4の用途に用いる場合には、図6ABに例示した種々の電流制限回路を利用することができる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。また下記に記載する特許請求の範囲の技術的範囲は、実施例に限定されない。実施例はあくまで実施例を例示するものである。"