連続したゼロ信号によって区分された連続した正反対信号により構成された入力信号列をフィルタ処理するために用いられる有限長インパルス応答FIRフィルタ装置であって、前記フィルタ装置は、特有の許容できる入力ビット列パターンの所定組の各々に対するFIRフィルタ出力値を含むテーブルを記憶するための手段と、入力デジタル信号列の部分を前記テーブルを記憶する手段に順次供給してフィルタ処理された入力列に応じた連続する出力値を出力する手段と、を具備する有限長インパルス応答FIRフィルタ装置。前記許容できる入力パターンの所定組は、先頭の正反対信号に続いて末尾がゼロ信号となる組、先頭のゼロ信号に続いて末尾が正反対信号となる組、全部が正反対信号である組、或いは全部がゼロ信号である組のいずれかのパターンのみを含む、請求項1に記載の装置。前記テーブルを記憶する手段はROMを有する、請求項1に記載の装置。前記テーブルを記憶する手段は対称形FIRフィルタに対応するフィルタ値を記憶する、請求項1に記載の装置。前記連続するゼロ値は連続する正反対信号より実質的に長い、請求項1に記載の装置。連続したゼロ信号によって区分された連続した正反対信号により構成された入力信号列をフィルタ処理するために用いられる有限長インパルス応答FIRフィルタ装置であって、前記フィルタ装置は、特有の許容できる入力ビット列パターンの所定組の各々に対するFIRフィルタ出力値を保持するテーブルと、入力デジタル信号列の部分を順次前記記憶する手段に供給してフィルタ処理された入力列に対応する連続する出力値を出力する手段と、を具備する有限長インパルス応答FIRフィルタ装置。前記許容できる入力パターンの所定組は、先頭の正反対信号に続いて末尾がゼロ信号となる組、先頭のゼロ信号に続いて末尾が正反対信号となる組、全部が正反対信号である組、或いは全部がゼロ信号である組のいずれかのパターンのみを含む、請求項6に記載の装置。前記テーブルを記憶する手段はROMを有する、請求項6に記載の装置。前記テーブルを記憶する手段は対称形FIRフィルタに対応するフィルタ値を記憶する、請求項6に記載の装置。前記連続するゼロ値は連続する正反対信号より実質的に長い、請求項1に記載の装置。連続したゼロ信号によって区分された連続した正反対信号により構成された入力信号列をフィルタ処理するための方法であって、前記方法は、フィルタ処理すべき入力信号列を受信し、フィルタ処理された入力列に対応する連続する出力値を出力するために、特有の許容できる入力ビット列パターンの所定組の各々に対するFIRフィルタ出力値を保持するテーブルに入力デジタル信号列の部分を順次供給する、工程を具備する方法。前記連続するゼロ値は連続する正反対信号より実質的に長い、請求項11に記載の方法。デジタル信号をアナログ信号に変換する装置であって、前記装置は、個々のビットで構成されたデジタル信号を受信する手段と、前記デジタル信号を複数のビットを有する等しい長さのビット列に分割する手段と、許容できる信号列の一つに対応する有限長インパルス応答フィルタ出力値を示す値を有し、前記ビット列の特有の許容できるビットパターンの所定の組の各々に対応するデジタル値を含むテーブルを記憶する手段と、入力デジタル信号列の各々をテーブルを記憶する手段に順次供給してビット列中の特有のビットパターンに対応する連続するデジタル値を出力する手段と、を具備する装置。連続するデジタル値をアナログ信号に変換するデジタルアナログ変換手段を具備する、請求項13に記載の装置。前記アナログ信号を伝送する手段を具備する、請求項14に記載の方法。前記伝送する手段は、セルラー電話の伝送ユニットを具備する請求項15に記載の装置。前記デジタル信号は符号分割多重アクセスCDMAフォーマットに応じてフォーマット化されている請求項13に記載の装置。前記テーブルを記憶する手段は読み出し専用メモリROMを具備する請求項13に記載の方法。前記伝送手段は、同相アナログ信号を伝送する手段と、直交位相アナログ信号を伝送する手段と、を具備する請求項14に記載の装置。前記受信デジタル信号をビット列に分割する手段は、同相信号に対応するビット列を発生する手段と、直交位相信号に対応するビット列を発生する手段と、を具備する請求項19に記載の装置。前記テーブルを記憶する手段は、許容できる同相のビット列に対応するデジタル値の組を記憶する同相テーブルと、許容できる直交位相のビット列に対応するデジタル値の組を記憶する直交位相テーブルと、を具備する請求項20に記載の装置。デジタル信号列を二重にする手段と、所定の時間内で二重信号列の一部を選択削除する手段と、を具備する請求項13に記載の装置。前記二重信号列の各々は電力制御グループを具備する請求項22に記載の装置。前記二重信号列の一部を選択除去する手段はデータバーストランダム化装置を具備する請求項22に記載の装置。前記分割手段は夫々Nビットを有するビット列を発生し、テーブルの記憶手段はこのNビット列の特有の許容できる組み合わせに基づいた値を記憶する、請求項13に記載の装置。前記テーブルの記憶手段に記憶されるデジタル値は、直線性と対称性を持つ許容できるビット列を表す有限長インパルス応答フィルタ出力値を有する、請求項13に記載の装置。集積回路チップに形成されてなる、請求項13に記載の装置。前記テーブルの記憶手段は4つのフィルタ位相に対する別々の値を記憶する、請求項13に記載の装置。前記テーブルの記憶手段は48個の係数値を用いた12-タップFIRフィルタを示す部分加算値を記憶し、各々のフィルタ位相の各々の値は6個の2進入力信号と6個の係数値との積の和を示す、請求項28に記載の装置。有限長インパルス応答フィルタを用いてデジタル信号をアナログ信号に変換するための装置であって、許容できるビット列の組の特定の一つに対応する有限長インパルス応答フィルタ出力値を示す、入力データ列の特定の許容できるビットパターンの所定組の各々に対するデジタル値を有するテーブルとして構成された有限長インパルス応答フィルタを具備する改良装置。前記デジタル信号は符号分割多重アクセスCDMAフォーマットに応じてフォーマット化されている請求項30に記載の改良装置。前記テーブルは読み出し専用メモリROMとして構成された請求項30に記載の改良装置。デジタル信号をアナログ信号に変換する方法であって、個々のビットで構成されたデジタル信号を受信する工程と、前記デジタル信号を複数のビットを有する等しい長さのビット列に分割する工程と、許容できる信号列の一つに対応する有限長インパルス応答フィルタ出力値を示す値を有し、前記ビット列の特有の許容できるビットパターンの所定の組の各々に対応するデジタル値を含むテーブルを記憶する工程と、ビット列中の特有のビットパターンに対応する連続するデジタル値を出力するために、入力デジタル信号列の各々をテーブルを記憶する手段に順次供給する工程と、を具備する方法。連続するデジタル値をアナログ信号に変換する工程を具備する請求項33に記載の方法。前記アナログ信号を伝送する工程を具備する請求項33に記載の方法。前記デジタル信号は符号分割多重アクセスCDMAフォーマットに応じてフオーマット化されている請求項33に記載の方法。デジタル信号列を二重にする工程と、前記デジタル信号列を順次テーブルに供給する前に、所定の時間内で二重信号列の一部を選択削除する工程と、を具備する請求項33に記載の方法。前記二重信号列の各々は電力制御グループを具備する請求項37に記載の方法。前記分割工程は夫々Nビットを有するビット列を発生し、テーブルの記憶工程はこのNビット列の特有の許容できる組み合わせに基づいた値を記憶する、請求項33に記載の方法。