"外部から電源電圧を受けるための電源端子と、外部から接地電圧を受けるための接地端子と、外部との間で信号の入力および出力の少なくとも一方を行なうための第1の入出力端子と、前記電源端子と前記第1の入出力端子との間に、前記電源端子がカソード側となり、前記第1の入出力端子がアノード側となるように設けられた第1のダイオードと、前記電源電圧に等しいハイレベルの信号が前記第1の入出力端子に入力されたとき、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いか否かを判定する判定部とを備える、半導体装置。前記判定部は、前記電源端子と前記接地端子との間にかかる電圧を分圧し、分圧によって得られた第1の分圧電圧を出力する第1の分圧部と、前記第1の入出力端子と前記接地端子との間にかかる電圧を分圧し、分圧によって得られた第2の分圧電圧を出力する第2の分圧部と、前記電源端子と前記接地端子との間にかかる電圧によって駆動され、前記第1の分圧電圧と前記第2の分圧電圧とを比較する第1の比較器とを含み、前記第1および第2の分圧部の分圧比は、前記電源端子および前記第1の入出力端子の両方に前記電源電圧が印加されたとき、前記第1の分圧電圧が前記第2の分圧電圧より大きくなり、前記電源端子がオープン状態になりかつ前記第1の入出力端子に前記電源電圧が印加されたとき、前記第1の分圧電圧が前記第2の分圧電圧よりも小さくなるように設定される、請求項1に記載の半導体装置。前記判定部は、前記第1の入出力端子と前記接地端子との間にかかる電圧によって駆動され、前記電源端子の電圧と前記第1の入出力端子の電圧とを比較する第1の比較器を含み、前記第1の比較器は、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いとき第1の論理レベルの信号を出力し、前記第1の比較器は、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低くないとき第2の論理レベルの信号を出力する、請求項1に記載の半導体装置。前記判定部は、前記電源端子と前記接地端子との間にかかる電圧を分圧し、分圧によって得られた第1の分圧電圧を出力する第1の分圧部と、前記第1の入出力端子と前記接地端子との間にかかる電圧を分圧し、分圧によって得られた第2の分圧電圧を出力する第2の分圧部と、前記電源端子と前記接地端子との間にかかる電圧によって駆動され、前記第1および第2の分圧電圧の各々をデジタル値に変換するアナログデジタル変換器と、前記アナログデジタル変換器とデータバスを介して接続された中央処理装置とを含み、前記中央処理装置は、前記アナログデジタル変換器によってデジタル変換された前記第1および第2の分圧電圧を比較する、請求項1に記載の半導体装置。前記判定部は、前記第1の入出力端子と前記接地端子との間にかかる電圧によって駆動され、前記電源端子の電圧と前記第1の入出力端子の電圧の各々をデジタル値に変換するアナログデジタル変換器と、前記アナログデジタル変換器とデータバスを介して接続された中央処理装置とを含み、前記中央処理装置は、前記アナログデジタル変換器によってデジタル変換された前記電源端子の電圧および前記第1の入出力端子の電圧を比較する、請求項1に記載の半導体装置。前記半導体装置は、外部との間で信号の入力および出力の少なくとも一方を行なうための第2の入出力端子と、前記接地端子と前記第2の入出力端子との間に、前記接地端子がアノード側となり、前記第2の入出力端子がカソード側となるように設けられた第2のダイオードとをさらに備え、前記判定部は、さらに、前記接地電圧に等しいローレベルの信号が前記第2の入出力端子に入力されたとき、前記接地端子の電圧が前記第2の入出力端子の電圧よりも高いか否かを判定する、請求項1に記載の半導体装置。前記判定部は、前記電源端子と前記接地端子との間にかかる電圧を分圧し、分圧によって得られた第1の分圧電圧を出力する第1の分圧部と、前記第1の入出力端子と前記接地端子との間にかかる電圧を分圧し、分圧によって得られた第2の分圧電圧を出力する第2の分圧部と、前記電源端子と前記接地端子との間にかかる電圧によって駆動され、前記第1の分圧電圧と前記第2の分圧電圧とを比較する第1の比較器と、前記電源端子と前記接地端子との間にかかる電圧を分圧し、分圧によって得られた第3の分圧電圧を出力する第3の分圧部と、前記電源端子と前記第2の入出力端子との間にかかる電圧を分圧し、分圧によって得られた第4の分圧電圧を出力する第4の分圧部と、前記電源端子と前記接地端子との間にかかる電圧によって駆動され、前記第3の分圧電圧と前記第4の分圧電圧とを比較する第2の比較器とを含み、前記第1および第2の分圧部の分圧比は、前記電源端子および前記第1の入出力端子の両方に前記電源電圧が印加されたとき、前記第1の分圧電圧が前記第2の分圧電圧より大きくなり、前記電源端子がオープン状態になりかつ前記第1の入出力端子に前記電源電圧が印加されたとき、前記第1の分圧電圧が前記第2の分圧電圧よりも小さくなるように設定され、前記第3および第4の分圧部の分圧比は、前記接地端子および前記第2の入出力端子の両方に前記接地電圧が印加されたとき、前記第3の分圧電圧が前記第4の分圧電圧より大きくなり、前記接地端子がオープン状態になりかつ前記第2の入出力端子に前記接地電圧が印加されたとき、前記第3の分圧電圧が前記第4の分圧電圧よりも小さくなるように設定される、請求項6に記載の半導体装置。前記判定部は、前記第1および第2の入出力端子間にかかる電圧によって駆動され、前記電源端子の電圧と前記第1の入出力端子の電圧とを比較する第1の比較器と、前記第1および第2の入出力端子間にかかる電圧によって駆動され、前記第2の入出力端子の電圧と前記接地端子の電圧とを比較する第2の比較器とを含み、前記第1の比較器は、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いとき第1の論理レベルの信号を出力し、前記第1の比較器は、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低くないとき第2の論理レベルの信号を出力し、前記第2の比較器は、前記接地端子の電圧が前記第2の入出力端子の電圧よりも低いとき第1の論理レベルの信号を出力し、前記第2の比較器は、前記接地端子の電圧が前記第2の入出力端子の電圧よりも低くないとき第2の論理レベルの信号を出力する、請求項6に記載の半導体装置。前記判定部は、前記第1の比較器の出力と前記第2の比較器の出力との論理和を出力する論理和回路をさらに含む、請求項7または8に記載の半導体装置。前記判定部は、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いときに異常信号を出力し、前記半導体装置は、中央処理装置と、前記異常信号を受けたときに、前記中央処理装置に対して割込み通知を発行する割込み制御回路をさらに備える、請求項1に記載の半導体装置。前記判定部は、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いときにリセット信号を出力し、前記半導体装置は、前記リセット信号を受けたときに初期化動作を行なう内部回路をさらに備える、請求項1に記載の半導体装置。前記半導体装置は、動作モードとして、通常モードと前記通常モードよりも消費電力の小さい省電力モードとを有し、前記半導体装置は、前記動作モードを切替えるモード制御回路をさらに備え、前記モード制御回路は、前記判定部から、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いという判定結果を受取ったときに、前記動作モードを前記通常モードから前記省電力モードに切替える、請求項1に記載の半導体装置。前記半導体装置は、前記判定部の判定結果を外部に出力するための出力端子をさらに備える、請求項1に記載の半導体装置。前記半導体装置は、外部との間で信号の入力および出力の少なくとも一方を行なうための第2の入出力端子と、前記電源端子と前記第2の入出力端子との間に、前記電源端子がカソード側となり、前記第2の入出力端子がアノード側となるように設けられた第2のダイオードと、前記第1および第2の入出力端子と接続され、前記第1および第2の入出力端子のいずれか一方を選択して、選択した入出力端子の電圧を前記判定部に出力する選択回路とをさらに備え、前記判定部は、前記電源電圧に等しいハイレベルの信号が前記第1および第2の入出力端子の両方に入力されたとき、前記選択回路から前記第1の入出力端子の電圧を受けている場合には、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いか否かを判定し、前記選択回路から前記第2の入出力端子の電圧を受けている場合には、前記電源端子の電圧が前記第2の入出力端子の電圧よりも低いか否かを判定する、請求項1に記載の半導体装置。前記半導体装置は、さらに、外部との間で信号の入力および出力の少なくとも一方を行なうための第2の入出力端子と、前記電源端子と前記第2の入出力端子との間に、前記電源端子がカソード側となり、前記第2の入出力端子がアノード側となるように設けられた第2のダイオードと、前記第1の入出力端子と接続され、前記第1の入出力端子の電圧を取り込んで保持する第1のサンプルホールド回路と、前記第2の入出力端子と接続され、前記第2の入出力端子の電圧を取り込んで保持する第2のサンプルホールド回路と、前記第1および第2のサンプルホールド回路と接続され、前記第1および第2のサンプルホールド回路のいずれか一方を選択して、選択したサンプルホールド回路に保持された電圧を前記判定部に出力する選択回路とを備え、前記判定部は、前記電源電圧または前記電源電圧に等しいハイレベルの信号が前記第1および第2の入出力端子の両方に入力されたとき、前記選択回路から前記第1のサンプルホールド回路によって保持された前記第1の入出力端子の電圧を受けている場合には、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いか否かを判定し、前記選択回路から前記第2のサンプルホールド回路によって保持された前記第2の入出力端子の電圧を受けている場合には、前記電源端子の電圧が前記第2のサンプルホールド回路によって保持された前記第2の入出力端子の電圧よりも低いか否かを判定する、請求項1に記載の半導体装置。前記半導体装置は、外部との間で信号の入力および出力の少なくとも一方を行なうための1または複数の第2の入出力端子と、前記1または複数の第2の入出力端子にそれぞれ対応して設けられ、各々が、前記電源端子と対応の第2の入出力端子との間に、前記電源端子がカソード側となり、対応の第2の入出力端子がアノード側となるように設けられた1または複数の第2のダイオードとをさらに備え、前記判定部は、さらに、前記電源電圧に等しいハイレベルの信号が前記第1の入出力端子および前記1または複数の第2の入出力端子に入力されたとき、前記電源端子の電圧が前記第1の入出力端子および前記1または複数の第2の入出力端子の各々の電圧よりも低いか否かを判定し、前記判定部は、前記電源端子の電圧が前記第1の入出力端子および前記1または複数の第2の入出力端子の全ての電圧よりも低い場合に、前記電源端子と外部との接続が不良であることを表わす信号を出力する、請求項1に記載の半導体装置。前記半導体装置は、前記電源端子と前記第1の入出力端子との間に互いに直列に設けられた第2のダイオードおよび第1のスイッチ素子をさらに備え、前記第2のダイオードは、前記電源端子がカソード側となり、前記第1の入出力端子がアノード側となるように接続され、前記判定部は、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低い場合に、前記第1のスイッチ素子をオン状態にする、請求項1に記載の半導体装置。前記半導体装置は、さらに、前記電源端子と前記第1の入出力端子との間に互いに直列に設けられた第3のダイオードおよび第1のスイッチ素子と、前記接地端子と前記第2の入出力端子との間に互いに直列に設けられた第4のダイオードおよび第2のスイッチ素子とを備え、前記第3のダイオードは、前記電源端子がカソード側となり、前記第1の入出力端子がアノード側となるように接続され、前記第4のダイオードは、前記接地端子がアノード側となり、前記第2の入出力端子がカソード側となるように接続され、前記判定部は、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低い場合に、前記第1のスイッチ素子をオン状態にし、前記判定部は、前記接地端子の電圧が前記第2の入出力端子の電圧よりも高い場合に、前記第2のスイッチ素子をオン状態にする、請求項6に記載の半導体装置。外部から電源電圧を受けるための電源端子と、外部から接地電圧を受けるための接地端子と、外部との間で信号の入力および出力の少なくとも一方を行なうための入出力端子と、前記接地端子と前記入出力端子との間に、前記接地端子がアノード側となり、前記入出力端子がカソード側となるように設けられた第1のダイオードと、前記接地電圧に等しいローレベルの信号が前記入出力端子に入力されたとき、前記接地端子の電圧が前記入出力端子の電圧よりも高いか否かを判定する判定部とを備える、半導体装置。前記判定部は、前記電源端子と前記接地端子との間にかかる電圧を分圧し、分圧によって得られた第1の分圧電圧を出力する第1の分圧部と、前記電源端子と前記入出力端子との間にかかる電圧を分圧し、分圧によって得られた第2の分圧電圧を出力する第2の分圧部と、前記電源端子と前記接地端子との間にかかる電圧によって駆動され、前記第1の分圧電圧と前記第2の分圧電圧とを比較する比較器とを含み、前記第1および第2の分圧部の分圧比は、前記接地端子および前記入出力端子の両方に前記接地電圧が印加されたとき、前記第1の分圧電圧が前記第2の分圧電圧より大きくなり、前記接地端子がオープン状態になりかつ前記入出力端子に前記接地電圧が印加されたとき、前記第1の分圧電圧が前記第2の分圧電圧よりも小さくなるように設定される、請求項19に記載の半導体装置。前記判定部は、前記電源端子と前記入出力端子との間にかかる電圧によって駆動され、前記入出力端子の電圧と前記接地端子の電圧とを比較する比較器を含み、前記比較器は、前記接地端子の電圧が前記入出力端子の電圧よりも低いとき第1の論理レベルの信号を出力し、前記比較器は、前記接地端子の電圧が前記入出力端子の電圧よりも低くないとき第2の論理レベルの信号を出力する、請求項19に記載の半導体装置。前記半導体装置は、前記接地端子と前記入出力端子との間に互いに直列に設けられた第2のダイオードおよびスイッチ素子をさらに備え、前記第2のダイオードは、前記接地端子がアノード側となり、前記入出力端子がカソード側となるように接続され、前記判定部は、前記電源端子の電圧が前記入出力端子の電圧よりも低い場合に、前記スイッチ素子をオン状態にする、請求項19に記載の半導体装置。第1および第2の半導体装置を含む電子機器であって、前記第1の半導体装置は、前記第1の半導体装置の外部から電源電圧を受けるための電源端子と、前記第1の半導体装置の外部から接地電圧を受けるための接地端子と、前記第2の半導体装置から信号が入力される複数の入力端子と、前記複数の入力端子の1つである第1の入力端子と前記電源端子との間に、前記電源端子がカソード側となり、前記第1の入力端子がアノード側となるように設けられた第1のダイオードと、前記電源電圧に等しいハイレベルの信号が前記第2の半導体装置から前記第1の入力端子に入力されたとき、前記電源端子の電圧が前記第1の入力端子の電圧よりも低いか否かを判定し、前記電源端子の電圧が前記第1の入力端子の電圧より低いときに第1の異常信号を前記第2の半導体装置に出力する判定部とを含み、前記第2の半導体装置は、前記第1の異常信号を受けたときに、前記複数の入力端子うち前記第1の入力端子を含めた所定数の入力端子に対して、前記電源電圧に等しいハイレベルの信号を出力する、電子機器。前記第1の半導体装置は、前記複数の入力端子の1つである第2の入力端子と前記接地端子との間に、前記接地端子がアノード側になり、前記第2の入力端子がカソード側となるように設けられた第2のダイオードをさらに含み、前記判定部は、さらに、前記接地電圧に等しいローレベルの信号が前記第2の半導体装置kら前記第2の入力端子に入力されたとき、前記接地端子の電圧が前記第2の入力端子の電圧よりも高いか否かを判定し、前記接地端子の電圧が前記第2の入力端子の電圧よりも高いときに第2の異常信号を前記第2の半導体装置に出力し、前記第2の半導体装置は、前記第1および第2の異常信号の両方を受けたときに、前記複数の入力端子のうち前記第1の入力端子を含めた所定数の入力端子に対して、前記電源電圧に対応するハイレベルの信号を出力するとともに、前記複数の入力端子のうち前記第2の入力端子を含めた前記所定数と同数の入力端子に対して、前記接地電圧に等しいローレベルの信号を出力する、請求項23に記載の電子機器。半導体装置の検査方法であって、前記半導体装置は、外部から電源電圧を受けるための電源端子と、外部から接地電圧を受けるための接地端子と、外部との間で信号の入力および出力の少なくとも一方を行なうための第1の入出力端子と、前記電源端子と前記第1の入出力端子との間に、前記電源端子がカソード側となり、前記第1の入出力端子がアノード側となるように設けられた第1のダイオードと、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いか否かを判定する判定部とを含み、前記電源端子および前記第1の入出力端子の両方に前記電源電圧を印加したときに、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いか否かを前記判定部によって判定する第1の判定ステップと、前記電源端子をオープン状態にするとともに前記第1の入出力端子に前記電源電圧を印加したときに、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いか否かを前記判定部によって判定する第2の判定ステップと、前記第1の判定ステップで、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低くないと判定され、かつ、前記第2の判定ステップで、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いと判定された場合に、前記半導体装置は正常であると判定するステップとを備える、半導体装置の検査方法。前記半導体装置は、動作モードとして、通常モードと前記通常モードよりも消費電力の小さい省電力モードとを有し、前記第2の判定ステップは、前記省電力モードで実行される、請求項25に記載の半導体装置の検査方法。前記半導体装置は、外部との間で信号の入力および出力の少なくとも一方を行なうための第2の入出力端子と、前記電源端子と前記第2の入出力端子との間に、前記電源端子がカソード側となり、前記第2の入出力端子がアノード側となるように接続された第2のダイオードとをさらに含み、前記第2の判定ステップでは、前記第1および第2の入出力端子の両方に前記電源電圧を印加する、請求項25に記載の半導体装置の検査方法。前記半導体装置は、前記電源端子と前記第1の入出力端子との間に互いに直列に設けられた第2のダイオードおよびスイッチ素子をさらに含み、前記第2のダイオードは、前記電源端子がカソード側になり、前記第1の入出力端子がアノード側になるように接続され、前記第2の判定ステップでは、前記スイッチ素子を導通状態にする、請求項25に記載の半導体装置の検査方法。半導体装置の検査方法であって、前記半導体装置は、外部から電源電圧を受けるための電源端子と、外部から接地電圧を受けるための接地端子と、各々が、外部との間で信号の入力および出力の少なくとも一方を行なうための第1および第2の入出力端子と、前記電源端子と前記第1の入出力端子との間に、前記電源端子がカソード側となり、前記第1の入出力端子がアノード側となるように設けられた第1のダイオードと、前記電源端子および前記接地端子間にかかる電圧で駆動され、第1のノードの電圧が第2のノードの電圧より低いか否かを判定する判定部と、前記第1のノードを前記電源端子および前記第2の入出力端子のいずれか一方に選択的に接続する第1のスイッチと、前記第2のノードを前記第1および第2の入出力端子のいずれか一方に選択的に接続する第2のスイッチとを含み、前記電源端子および前記接地端子には、常に前記電源電圧および前記接地電圧が印加され、前記第1のスイッチによって前記第1のノードと前記第2の入出力端子とを接続し、かつ、前記第2のスイッチによって前記第2のノードと前記第1の入出力端子とを接続した第1の接続状態で、前記第1および第2の入出力端子の両方に前記電源電圧を印加したときに、前記第1のノードの電圧が前記第2のノードの電圧より低いか否かを前記判定部によって判定する第1の判定ステップと、前記第1の接続状態で、前記第1の入出力端子に前記電源電圧を印加するとともに前記第2の入出力端子に前記電源電圧よりも低い所定の電圧を印加したときに、前記第1のノードの電圧が前記第2のノードの電圧よりも低いか否かを前記判定部によって判定する第2の判定ステップと、前記第1のスイッチによって前記第1のノードと前記電源端子とを接続し、かつ、前記第2のスイッチによって前記第2のノードと前記第2の入出力端子とを接続した第2の接続状態で、前記第2の入出力端子に前記電源電圧を印加したときに、前記第1のノードの電圧が前記第2のノードの電圧よりも低いか否かを前記判定部によって判定する第3の判定ステップと、前記第1の判定ステップで、前記第1のノードの電圧が前記第2のノードの電圧よりも低くないと判定され、前記第2の判定ステップで、前記第1のノードの電圧が前記第2のノードの電圧よりも低いと判定され、前記第3の判定ステップで、前記第1のノードの電圧が前記第2のノードの電圧よりも低くないと判定された場合に、前記半導体装置は正常であると判定するステップとを備える、半導体装置の検査方法。前記半導体装置の検査方法であって、前記半導体装置は、外部から電源電圧を受けるための電源端子と、外部から接地電圧を受けるための接地端子と、各々が、外部との間で信号の入力および出力の少なくとも一方を行なうための第1および第2の入出力端子と、前記電源端子と前記第1の入出力端子との間に、前記電源端子がカソード側となり、前記第1の入出力端子がアノード側となるように設けられた第1のダイオードと、前記電源端子と前記第2の入出力端子との間に、前記電源端子がカソード側となり、前記第2の入出力端子がアノード側となるように設けられた第2のダイオードと、前記第1および第2の入出力端子と接続され、前記第1および第2の入出力端子のいずれか一方を選択して、選択した入出力端子の電圧を出力する選択回路と、前記電源端子の電圧が前記選択回路によって選択された入出力端子の電圧よりも低いか否かを判定する判定部とを含み、前記選択回路によって前記第1の入出力端子が選択された第1の選択状態で、前記電源端子および前記第1の入出力端子の両方に前記電源電圧を印加したときに、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いか否かを前記判定部によって判定する第1の判定ステップと、前記第1の選択状態で、前記電源端子をオープン状態にするとともに前記第1の入力端子に前記電源電圧を印加したときに、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いか否かを前記判定部によって判定する第2の判定ステップと、前記選択回路によって前記第2の入出力端子が選択された第2の選択状態で、前記接地電圧と前記電源電圧との間の所定の電圧を前記電源端子に印加するとともに前記接地電圧を前記第2の入出力端子に印加したときに、前記電源端子の電圧が前記第2の入出力端子の電圧よりも低いか否かを前記判定部によって判定する第3の判定ステップと、前記第2の選択状態で、前記所定の電圧を前記電源端子に印加するとともに前記電源電圧を前記第2の入出力端子に印加したときに、前記電源端子の電圧が前記第2の入出力端子の電圧よりも低いか否かを前記判定部によって判定する第4の判定ステップと、前記第1の判定ステップで、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低くないと判定され、前記第2の判定ステップで、前記電源端子の電圧が前記第1の入出力端子の電圧よりも低いと判定され、前記第3の判定ステップで、前記電源端子の電圧が前記第2の入出力端子の電圧よりも低くないと判定され、前記第4の判定ステップで、前記電源端子の電圧が前記第2の入出力端子の電圧よりも低いと判定された場合に、前記半導体装置は正常と判定するステップとを備える、半導体装置の検査方法。上記の文献は、複数の電源端子および接地端子が設けられている場合に、接続不良となっている一部の端子を検出する方法に関するものであるが、電源端子および接地端子が1つずつしか設けられていない場合でも、接続不良の検出が容易でない場合がある。具体的には、電源端子が接続不良であっても、入出力ポートの1つに電源電圧が供給されている場合には、半導体チップが一見正常に動作することがある。なぜなら、出力バッファを構成するPMOSPositivechannelMetalOxideSemiconductorトランジスタに寄生するダイオードを介して電源電圧が半導体チップ内の電源配線に供給されるからである。同様に、接地端子が接続不良であっても、入出力ポートの1つに接地電圧が供給されている場合には、半導体チップが一見正常に動作する場合がある。なぜなら、出力バッファを構成するNMOSNegativechannelMetalOxideSemiconductorトランジスタに寄生するダイオードを介して接地電圧が半導体チップ内の接地線に供給されるからである。信号の入出力端子が接続不良の場合には、入出力信号に応答して半導体装置が正常に動作するか否かを検査することによって接続不良を容易に検出することができる。しかしながら、上記のようなオープン故障が生じている場合には、半導体チップが低負荷で動作している場合であれば一見正常に動作するために接続不良を容易に検出できない。この発明の主たる目的は、電源端子または接地端子の接続不良を容易に検出することができる半導体装置を提供することである。この発明の実施の一形態による半導体装置は、電源端子と、接地端子と、第1の入出力端子と、第1のダイオードと、判定部とを備える。電源端子は、外部から電源電圧を受けるために設けられる。接地端子は、外部から接地電圧を受けるために設けられる。第1の入出力端子は、外部との間で信号の入力および出力の少なくとも一方を行なうために設けられる。第1のダイオードは、電源端子と第1の入出力端子との間に、電源端子がカソード側となり、第1の入出力端子がアノード側となるように設けられる。判定部は、電源電圧に等しいハイレベルの信号が第1の入出力端子に入力されたとき、電源端子の電圧が第1の入出力端子の電圧よりも低いか否かを判定する。上記の実施の形態の半導体装置によれば、判定部を設けることによって、電源端子または接地端子の接続不良を容易に検出することができる。以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。<実施の形態1>[半導体装置の構成]図1は、この発明の実施の形態1による半導体装置の構成を示すブロック図である。図1を参照して、半導体装置は、半導体チップ9が半導体パッケージ1に収納されたものである。半導体チップ9は、複数のパッドPDC,PDS,PD1,PD2,...と、内部回路20と、出力バッファ31,32と、電圧検査部10A,10Bとを含む。図1では、半導体チップ9としてマイクロコンピュータチップが例示される。半導体パッケージ1は、電源電圧Vccを外部から受けるための電源端子TCと、接地電圧Vssを外部から受けるための接地端子TSと、信号に入出力に用いられる複数の入出力端子T1,T2,...とを含む。半導体チップの周縁部に設けられたパッドPDC,PDS,PD1,PD2,...は、電源端子TC、接地端子TS、および入出力端子T1,T2,...とそれぞれボンディングワイヤによって接続される。なお、パッケージ1の種類は、QFPQuadFlatPackageやBGABallGridArrayなど、どのような種類であってもよい。QFPの場合には、上記の各端子はリードフレームに相当する。内部回路20は、CPUCentralProcessingUnit21、ROMReadOnlyMemory22たとえば、フラッシュメモリ、RAMRandomAccessMemory23、割込み制御回路24、アナログデジタル変換器ADC:AnalogtoDigitalConverter25、タイマ回路26、および、IOInputOutputポート論理回路28,29などの多数の機能ブロックを含む。これらの機能ブロックはバス30を介して相互に接続される。IOInputOutputポート論理回路28,29は、CPU21などの内部回路20と半導体装置の外部との間でパッドPD1,PD2を介したデータの入出力入力および出力の少なくとも一方を行なう際に用いられるインターフェースである。たとえば、IOポート論理回路28,29は、入出力データを一時的に保持したり、信号形式や電圧レベルを変換したりする。内部回路20は、さらに、内部電源回路27を含む。内部電源回路27は、電源配線L1を介してパッドPDCと接続される。内部電源回路27は、パッドPDCを介して受けた電源電圧Vccに基づいて内部電源電圧を生成し、生成した内部電源電圧を内部回路20内の各機能ブロックに駆動電圧として供給する。内部回路20の各機能ブロックは、接地配線L2を介してパッドPDSと接続され、外部から接地電圧Vssを受ける。出力バッファ31は、IOポート論理回路28から出力データ信号を受け、この出力データ信号を増強してパッドPD1を介して外部に出力する。より詳細には、出力バッファ31は、電源配線L1とパッドPD1との間に接続されたPMOSトランジスタQ11と、接地配線L2とパッドPD1との間に接続されたNMOSトランジスタQ12とを含む。トランジスタQ11,Q12のゲートにIOポート論理回路28から出力された出力データ信号が入力される。通常、MOSトランジスタQ11,Q12と並列に寄生ダイオードD11,D12が付随する。具体的に、パッドPDC電源端子TCが寄生ダイオードD11のカソード側となり、パッドPD1入出力端子T1が寄生ダイオードD11のアノード側となる。パッドPDS接地端子TSが寄生ダイオードD12のアノード側となり、パッドPD1入出力端子T1が寄生ダイオードD12のカソード側となる。これらの寄生ダイオードD11,D12は静電気保護の機能も内在する。なお、パッドPD1が入力専用の場合には、出力バッファ31が設けられていないため出力バッファに生じる寄生ダイオードは付随しないが、静電気放電の保護のためにダイオードD11,D12が設けられている場合は同様の機能を有することとなる。出力バッファ32についても同様である。概略的に記載すると、IOポート論理回路29から出力された出力データ信号を受け、この出力データ信号を増強してパッドPD2を介して外部に出力する。より詳細には、出力バッファ32は、電源配線L1とパッドPD2との間に接続されたPMOSトランジスタQ21と、接地配線L2とパッドPD2との間に接続されたNMOSトランジスタQ22とを含む。MOSトランジスタQ21,Q22と並列に寄生ダイオードD21,D22が存在する。寄生ダイオードD21,D22は静電気保護のために利用される。[オープン故障の検出]半導体装置をプリント基板に実装するとき、半導体装置の端子TC,TS,T1,T2とプリント基板上の接続部とが半田接続される。このとき、入出力端子T1,T2に電源電圧Vccまたは接地電圧Vssが入力されている場合には、電源端子TCおよび接地端子TSの接続不良が容易に検知できないことがある。以下、図1を参照して具体的に説明する。まず、入出力端子T1に電源電圧Vccが印加されている場合について説明する。たとえば、半導体装置の動作モードを決定するハイレベルの信号が入出力端子T1に固定的に入力される場合や、入出力端子T1が未使用のときにフローティング状態となるのを避けるために入出力端子T1を電源ノードND1に接続する場合などがこの例に当てはまる。電源端子TCの半田接続が不良のために、電源端子TCと外部との接続が断線されていると、入出力端子T1を介して入力された電源電圧Vccたとえば、5[V]がダイオードD11を介して電源配線L1に供給される。電源配線L1の電圧は、電源電圧VccよりもダイオードD11のビルトイン電圧Vth約0.7Vだけ低い。内部回路20は、電圧Vcc-Vthを駆動電圧として一見正常に動作する。ただし、配線抵抗やダイオードD11によって電流量が制限されるので、内部回路20の動作は不安定である。次に、入出力端子T2に接地電圧Vssが印加されている場合について説明する。たとえば、半導体装置の動作モードを決定するローレベルの信号が入出力端子T2に固定的に入力される場合や、入出力端子T2が未使用のときにフローティング状態となるのを避けるために入出力端子T2を接地ノードND2に接続する場合などがこの例に当てはまる。接地端子TSの半田接続が不良のために、接地端子TSと外部との接続が断線されているとすると、入出力端子T2を介して入力された接地電圧Vssたとえば、0[V]がダイオードD22を介して接地配線L2に供給される。接地配線L2の電圧は、接地電圧VssよりもダイオードD22のビルトイン電圧Vth約0.7Vだけ高い。内部回路20は、電圧VssVthを受けて一見正常に動作する。ただし、配線抵抗やダイオードD22によって電流量が制限されるので、内部回路20の動作は不安定である。内部回路20が一見正常に動作するために、上記のオープン故障を検出するのは容易ではない。そこで、図1の半導体装置では、上記のオープン故障を容易に検出するために電圧検査部10A,10Bが設けられている。電圧検査部10Aは、電源端子TCに接続される電源配線L1の電圧が、入出力端子T1に接続されるパッドPD1の電圧よりも低いか否かを判定する。電源配線L1の電圧がパッドPD1の電圧よりも低い場合具体的には、ダイオードD11のビルトイン電圧Vthだけ低いには、電源端子TCの接続が不良であると判定される。一方、電圧検査部10Bは、接地端子TSに接続される接地配線L2の電圧が、入出力端子T2に接続されるパッドPD2の電圧よりも高いか否かを判定する。接地配線L2の電圧がパッドPD2の電圧よりも高い場合具体的には、ダイオードD22のビルトイン電圧Vthだけ高いには、接地端子TSの接続が不良であると判定される。この明細書では、電圧検査部を判定部とも称する。[電圧検査部10A,10Bの構成]図2は、図1の電圧検査部10Aの構成を示す回路図である。図2には、図1の電源端子TC、接地端子TS、入出力端子T1、寄生ダイオードD11,D12およびバス30も併せて示される。図2を参照して、電圧検査部10Aは、比較器11Aと、ノイズを除去するためのフィルタ12A,13Aと、Dフリップフロップ14とを含む。比較器11Aの第1の入力ノードIN1は、フィルタ12Aを介して電源端子TCと接続され、比較器11Aの第2の入力ノードIN2は、フィルタ13Aを介して入出力端子T1と接続される。比較器11Aの出力ノードは、Dフリップフロップ14のデータ端子Dと接続される。比較器11Aは、入出力端子T1と接地端子TS接地配線L2との間にかかる電圧によって駆動され、第1の入力ノードIN1の入力電圧電源端子TCの電圧と第2の入力ノードIN2の入力電圧入出力端子T1の電圧とを比較する。そして、比較器11Aは、第1の入力ノードIN1の入力電圧電源端子TCの電圧が第2の入力ノードIN2の入力電圧入出力端子T1の電圧に等しいか、それより大きいとき、ローLレベル0の信号を出力する。一方、比較器11Aは、第1の入力ノードIN1の入力電圧電源端子TCの電圧が第2の入力ノードIN2の入力電圧入出力端子T1の電圧より低いとき、ハイHレベル1の信号を出力する。なお、第1、第2の入力ノードIN1,IN2への入力される電圧が等しいときに出力がLレベルになるように、比較器11Aのオフセット電圧が調整される。次に動作について説明する。まず、電源端子TCの半田接続が不良で断線状態であるとする。入出力端子T1には電源電圧Vccが入力されているとする。このとき、電源配線L1の電圧は電源電圧VccよりもダイオードD11のビルトイン電圧Vthだけ低くなるので、比較器11AはHレベルの信号を出力する。一方、電源端子TCの半田接続が正常の場合には、電源端子TCおよび入出力端子T1には電源電圧Vccが入力されている。したがって、比較器11AはLレベルの信号を出力する。Dフリップフロップ14は、クロック端子Cに入力された制御信号CS1がHレベルに立上がったとき、データ端子Dに入力されている信号の論理レベルを保持して、出力端子Qから出力する。たとえば、図1のCPU21は、制御信号CS1をHレベルにした後にDフリップフロップ14の出力をバス30を介して取得する。CPU21は、Dフリップフロップ14の出力信号がHレベルとなったことによって、電源端子TCの接続異常を検知する。なお、図2の構成において、比較器11Aを、電源端子TC電源配線L1と接地端子TS接地配線L2との間にかかる電圧によって駆動してはならない。電源端子TCが接続不良のときに、比較器11Aの高圧側の駆動電圧Vcc-Vthよりも第2の入力ノードIN2への入力電圧Vccが高くなるからである。図3は、図1の電圧検査部10Bの構成を示す回路図である。図2には、図1の電源端子TC、接地端子TS、入出力端子T2、寄生ダイオードD21,D22およびバス30も併せて示される。図3を参照して、電圧検査部10Bは、比較器11Bと、ノイズを除去するためのフィルタ12B,13Bと、Dフリップフロップ14とを含む。比較器11Bの第1の入力ノードIN1は、フィルタ12Bを介して接地端子TSと接続され、比較器11Bの第2の入力ノードIN2は、フィルタ13Bを介して入出力端子T2と接続される。比較器11Bの出力ノードは、Dフリップフロップ14のデータ端子Dと接続される。比較器11Bは電源端子TC電源配線L1と入出力端子T2との間にかかる電圧によって駆動され、第1の入力ノードIN1の入力電圧接地端子TSの電圧と第2の入力ノードIN2の入力電圧入出力端子T2の電圧とを比較する。そして、比較器11Bは、第1の入力ノードIN1の入力電圧接地端子TSの電圧が第2の入力ノードIN2の入力電圧入出力端子T2の電圧に等しいか、それより小さいとき、Lレベル0の信号を出力する。一方、比較器11Bは、第1の入力ノードIN1の入力電圧接地端子TSの電圧が第2の入力ノードIN2の入力電圧入出力端子T2の電圧より高いとき、Hレベル1の信号を出力する。なお、第1、第2の入力ノードIN1,IN2への入力される電圧が等しいときに出力がLレベルになるように、比較器11Bのオフセット電圧が調整される。次に動作について説明する。まず、接地端子TSの半田接続が不良で断線状態であるとする。入出力端子T2には接地電圧Vssが入力されているとする。このとき、電源配線L1の電圧は接地電圧VssよりもダイオードD22のビルトイン電圧Vthだけ高くなるので、比較器11BはHレベルの信号を出力する。一方、接地端子TSの半田接続が正常の場合には、接地端子TSおよび入出力端子T2には接地電圧Vssが入力されている。したがって、比較器11BはLレベルの信号を出力する。Dフリップフロップ14は、クロック端子Cに入力された制御信号CS1がHレベルに立上がったとき、データ端子Dに入力されている信号の論理レベルを保持して、出力端子Qから出力する。たとえば、図1のCPU21は、制御信号CS1をHレベルにした後にDフリップフロップ14の出力をバス30を介して取得する。CPU21は、Dフリップフロップ14の出力信号がHレベルとなったことによって、接地端子TSの接続異常を検知する。なお、図2の構成において、比較器11Bを、電源端子TC電源配線L1と接地端子TS接地配線L2との間にかかる電圧によって駆動してはならない。接地端子TSが接続不良のときに、比較器11Bの低圧側の駆動電圧VssVthよりも第2の入力ノードIN2への入力電圧Vssが低くなるからである。図4は、図2、図3の電圧検査部10A,10Bを組合わせた電圧検査部10Cの構成を示す回路図である。図4には、図1の電源端子TC、接地端子TS、入出力端子T1,T2、寄生ダイオードD11,D12,D21,D22およびバス30も併せて示される。図4を参照して、電圧検査部10Bは、比較器11A,11Bと、ノイズを除去するためのフィルタ12A,13A,12B,13Bと、論理和回路15と、Dフリップフロップ14とを含む。比較器11Aの第1の入力ノードは、フィルタ12Aを介して電源端子TCと接続され、比較器11Aの第2の入力ノードは、フィルタ13Aを介して入出力端子T1と接続される。比較器11Aの出力ノードは、論理和回路15の第1の入力ノードに接続される。比較器11Aは、入出力端子T1,T2間に供給される電圧によって駆動される。比較器11Aは、第1の入力ノードの入力電圧電源端子TCの電圧が第2の入力ノードの入力電圧入出力端子T1の電圧より低いとき電源端子TCの断線、Hレベル1の信号を出力する。比較器11Bの第1の入力ノードは、フィルタ12Bを介して接地端子TSと接続され、比較器11Bの第2の入力ノードは、フィルタ13Bを介して入出力端子T2と接続される。比較器11Bの出力ノードは、論理和回路15の第2の入力ノードに接続される。比較器11Bは、入出力端子T1,T2間に供給される電圧によって駆動される。比較器11Bは、第1の入力ノードの入力電圧接地端子TSの電圧が第2の入力ノードの入力電圧入出力端子T2の電圧より高いとき接地端子TSの断線、Hレベル1の信号を出力する。論理和回路15は、比較器11A,11Bのいずれか一方の出力がHレベルのときHレベルの信号をDフリップフロップ14のデータ端子Dに出力する。図1のCPU21は、制御信号CS1をHレベルにした後にDフリップフロップ14から出力される信号をバス30を介して取得する。CPU21は、Dフリップフロップ14の出力信号がHレベルとなったことによって、電源端子TCおよび接地端子TSの少なくとも一方が接続異常であることを検知する。[電圧検査部の変形例]以下の変形例では、比較器11A,11Bを、電源端子TCおよび接地端子TS間の電圧で駆動できるように、比較器11A,11Bの入力電圧を抵抗による分圧電圧にした点に特徴がある。以下、具体的に説明する。図5は、図2の電圧検査部10Aの変形例として、電圧検査部40Aの構成を示す回路図である。図5には、図1の電源端子TC、接地端子TS、入出力端子T1、寄生ダイオードD11,D12およびバス30も併せて示される。図5の電圧検査部40Aは、抵抗素子R1,R2,R3,R4と、スイッチSW1,SW2をさらに含む点で図2の電圧検査部10Aと異なる。他の構成要素は図2の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない場合がある。抵抗素子R1,R2およびスイッチSW1は、電源配線L1と接地配線L2との間に直列に配列され、電源端子TCおよび接地端子TS間にかかる電圧を分圧する第1の分圧部DIV1を構成する。抵抗素子R3,R4およびスイッチSW2は、入出力端子T1と接地配線L2との間に直列に接続され、入出力端子T1および接地端子TS間にかかる電圧を分圧する第2の分圧部DIV2を構成する。スイッチSW1,SW2は、電源端子TCの接続状態が良否を検査するときのみオン状態にされ、通常動作時はオフ状態になるように制御される。これによって、通常時には、抵抗素子R1,R2の直列接続体および抵抗素子R3,R4の直列接続体を電流が流れないようにして、無駄な電力消費をなくすことができる。比較器11Aの第1の入力ノードIN1は、フィルタ12Aを介して抵抗素子R1,R2の接続ノードND3と接続され、比較器11Aの第2の入力ノードIN2は、フィルタ13Aを介して抵抗素子R3,R4の接続ノードND4と接続される。比較器11Aの出力ノードは、Dフリップフロップ14のデータ端子Dと接続される。比較器11Aは、接続ノードND3の電圧と接続ノードND4の電圧を比較して、比較結果をDフリップフロップ14に出力する。比較器11Aは、電源端子TCおよび接地端子TS間にかかる電圧によって駆動される。電源端子TCが接続不良であっても、入出力端子T1に入力される電源電圧Vccによって比較器11Aが正常に動作するようにする必要がある。このため、第2の入力ノードIN2に入力される電圧が高圧側の駆動電圧Vcc-Vthより低くなるように、言替えると、抵抗素子R3,R4の抵抗値r3,r4が、Vcc×r4/r3r4<Vcc-Vth...の関係を満たすように設定される。ただし、上式1において、簡単のためにVss=0とした。さらに、電源端子TCおよび入出力端子T1の両方に電源電圧が印加されたとき、接続ノードND3の電圧が接続ノードND4の電圧よりも大きくなるとともに、電源端子TCがオープン状態になりかつ入出力端子T1に電源電圧Vccが印加されたとき、接続ノードND3の電圧が接続ノードND4の電圧よりも小さくなるようにする。すなわち、r2/r1r2>r4/r3r4...Vcc-Vth×r2/r1r2<Vcc×r4/r3r4...を満たすように、抵抗素子R1~R4の抵抗値r1~r4を設定する。ただし、上式2、3では簡単のためにVss=0とした。図6は、図3の電圧検査部10Bの変形例として、電圧検査部40Bの構成を示す回路図である。図6には、図1の電源端子TC、接地端子TS、入出力端子T2、寄生ダイオードD21,D22、およびバス30も併せて示される。図6の電圧検査部40Bは、抵抗素子R5,R6,R7,R8と、スイッチSW3,SW4をさらに含む点で図3の電圧検査部10Bと異なる。他の構成要素は図3の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない場合がある。抵抗素子R5,R6およびスイッチSW3は、電源配線L1と接地配線L2との間に直列に配列され、電源端子TCおよび接地端子TS間にかかる電圧を分圧する第3の分圧部DIV3を構成する。抵抗素子R7,R8およびスイッチSW4は、入出力端子T2と電源配線L1との間に直列に接続され、入出力端子T2および電源端子TC間にかかる電圧を分圧する第4の分圧部DIV4を構成する。スイッチSW3,SW4は、電源端子TCの接続状態が良否を検査するときのみオン状態にされ、通常動作時はオフ状態になるように制御される。これによって、通常時には、抵抗素子R5,R6の直列接続体および抵抗素子R7,R8の直列接続体を電流が流れないようにして、無駄な電力消費をなくすことができる。比較器11Bの第1の入力ノードIN1は、フィルタ12Bを介して抵抗素子R5,R6の接続ノードND5と接続され、比較器11Bの第2の入力ノードIN2は、フィルタ13Bを介して抵抗素子R7,R8の接続ノードND6と接続される。比較器11Bの出力ノードは、Dフリップフロップ14のデータ端子Dと接続される。比較器11Bは、接続ノードND5の電圧と接続ノードND6の電圧を比較して、比較結果をDフリップフロップ14に出力する。比較器11Bは、電源端子TCおよび接地端子TS間にかかる電圧によって駆動される。接地端子TSが接続不良のとき入出力端子T2に入力される接地電圧Vssによって比較器11Bが正常に動作するようにする必要がある。すわなち、第2の入力ノードIN2に入力される電圧が低圧側の駆動電圧VssVthより高くなるように、言替えると、抵抗素子R7,R8の抵抗値r7,r8が、Vcc×r8/r7r8>Vth...の関係を満たすように設定される。ただし、簡単のためにVss=0とした。さらに、電源端子TCおよび入出力端子T2の両方に接地電圧Vssが印加されたとき、接続ノードND5の電圧が接続ノードND6の電圧よりも小さくなるとともに、接地端子TSがオープン状態になりかつ入出力端子T2に接地電圧Vssが印加されたとき、接続ノードND5の電圧が接続ノードND6の電圧よりも大きくなるようにする。すなわち、r6/r5r6<r8/r7r8...Vcc-Vth×r6/r5r6>Vcc×r8/r7r8...を満たすように、抵抗素子R5~R8の抵抗値r5~r8を設定する。上式5、6では、簡単のためにVss=0とした。図7は、図4の電圧検査部10Cの変形例として、図5の電圧検査部40Aと図6の電圧検査部40Bとを組合わせた電圧検査部40Cの構成を示す回路図である。図7には、図1の電源端子TC、接地端子TS、入出力端子T1,T2、寄生ダイオードD11,D12,D21,D22およびバス30も併せて示される。図7の電圧検査部40Cは、抵抗素子R1~R8と、スイッチSW1~SW4と、フィルタ12A,13A,12B,13Bと、比較器11A,11Bと、論理和回路15と、Dフリップフロップ14とを含む。これらの構成要素のうち、抵抗素子R1~R4、スイッチSW1,SW2、フィルタ12A,13A、および比較器11Aの接続および動作は、比較器11Aの出力ノードが論理和回路15の第1の入力ノードに接続される点を除いて、図5の場合と同じである。抵抗素子R5~R8、スイッチSW3,SW4、フィルタ12B,13B、および比較器11Bの接続および動作は、比較器11Bの出力ノードが論理和回路15の第2の入力ノードに接続される点を除いて、図6の場合と同じである。論理和回路15は、比較器11A,11Bのいずれか一方の出力がHレベルのときHレベルの信号をDフリップフロップ14のデータ端子Dに出力する。図1のCPU21は、制御信号CS1をHレベルにした後にDフリップフロップ14から出力される信号をバス30を介して取得する。CPU21は、Dフリップフロップ14の出力信号がHレベルとなったことによって、電源端子TCおよび接地端子TSの少なくとも一方が接続異常であることを検知する。図8は、図5の電圧検査部40Aの変形例として、電圧検査部40Dの構成を示す回路図である。図8には、図1の電源端子TC、接地端子TS、入出力端子T1,T2、寄生ダイオードD11,D12,D21,D22およびバス30も併せて示される。ただし、入出力端子T2は、接地ノードND2でなく電源ノードND1に接続される。図8の電圧検査部40Dは、抵抗素子R5,R6,R7,R8と、スイッチSW3,SW4と、論理積回路16とをさらに含む点で図5の電圧検査部40Aと異なる。他の構成要素は図5の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない場合がある。抵抗素子R5,R6およびスイッチSW3は、電源配線L1と接地配線L2との間に直列に配列され、電源端子TCおよび接地端子TS間にかかる電圧を分圧する分圧部を構成する。抵抗素子R7,R8およびスイッチSW4は、入出力端子T2と接地配線L2との間に直列に接続され、入出力端子T2および接地端子TS間にかかる電圧を分圧する分圧部を構成する。スイッチSW3,SW4は、電源端子TCの接続状態が良否を検査するときのみオン状態にされ、通常動作時はオフ状態になるように制御される。これによって、通常時には、抵抗素子R5,R6の直列接続体および抵抗素子R7,R8の直列接続体を電流が流れないようにして、無駄な電力消費をなくすことができる。比較器11Bの第1の入力ノードは、フィルタ12Bを介して抵抗素子R5,R6の接続ノードND5と接続され、比較器11Bの第2の入力ノードは、フィルタ13Bを介して抵抗素子R7,R8の接続ノードND6と接続される。比較器11Bの出力ノードは、論理積回路16の入力ノードの1つと接続される。比較器11Bは、接続ノードND5の電圧と接続ノードND6の電圧を比較して、比較結果を論理積回路16に出力する。上記の抵抗素子R5~R8、フィルタ12B,13B、比較器11B,および入出力端子T2は、図5の抵抗素子R1~R4、フィルタ12A,13A、比較器11A,および入出力端子T1にそれぞれ対応する。論理積回路16は、比較器11A,11Bの両方の出力がHレベルのとき、Hレベルの信号をDフリップフロップ14のデータ端子Dに出力する。CPU21は、Dフリップフロップ14の出力信号がHレベルとなったことによって、電源端子TCが接続異常であることを判定する。図5の場合に比べると、入出力端子T1,T2の各電圧と電源端子TCの電圧とを比較しているので、より確実に電源端子TCの接続不良を検出することができる。<実施の形態2>図9は、この発明の実施の形態2による半導体装置の構成を示すブロック図である。図9の半導体装置は、図2の半導体装置にさらに選択回路33が付加されたものである。選択回路33は、入出力端子T1~T4と接続される。選択回路33は、制御信号CS2に従って、入出力端子T1~T4のうちの1つを選択し、選択した入出力端子の電圧を電圧検査部10Aに出力する。なお、実施の形態1で説明したように、入出力端子T1~T4の各々と電源端子TCとの間には、電源端子TCがカソード側になるように寄生ダイオードD11,D21,D31,D41がそれぞれ設けられる。入出力端子T1~T4の各々と接地端子TSとの間には、接地端子TSがアノード側になるように寄生ダイオードD12,D22,D32,D42がそれぞれ設けられる。電圧検査部10Aは、比較器11Aと、ノイズを除去するためのフィルタ12A,13Aと、Dフリップフロップ14とを含む。比較器11Aの第1の入力ノードIN1は、フィルタ12Aを介して電源端子TCと接続され、比較器11Aの第2の入力ノードIN2は、フィルタ13Aを介して選択回路33の出力ノードと接続される。比較器11Aの出力ノードは、Dフリップフロップ14のデータ端子Dと接続される。比較器11Aは選択回路33の出力ノードと接地端子TS接地配線L2との間にかかる電圧によって駆動され、第1の入力ノードIN1の入力電圧電源端子TCの電圧と第2の入力ノードIN2の入力電圧選択回路33によって選択された入出力端子の電圧とを比較する。比較器11Aは、第1の入力ノードIN1の入力電圧電源端子TCの電圧が第2の入力ノードIN2の入力電圧選択回路33によって選択された入出力端子の電圧より低いとき、Hレベル1の信号を出力する。具体的に、図9では、入出力端子T2に電源電圧Vccが入力されている場合が示される。この場合、選択回路33によって入出力端子T2を選択し、選択された入出力端子T2の電圧と電源端子TCの電圧とを比較器11Aによって比較することによって、電源端子TCの接続状態が良好か否かを判定できる。このように選択回路33を設けることによって、入出力端子T1~T4に対して1個ずつ比較器を設けることなく、1個の比較器によって入出力端子T1~T4のうちの所望の端子電圧と電源端子TCの電圧とを比較することができる。その他の点は、図2の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。図10は、図9の半導体装置の変形例を示すブロック図である。図10の半導体装置は、電圧検査部10Aに代えて図5で説明した電圧検査部40Aが設けられている点で、図9の半導体装置と異なる。電圧検査部40Aは、比較器11Aと、フィルタ12A,13Aと、Dフリップフロップ14と、抵抗素子R1~R4と、スイッチSW1,SW2とを含む。抵抗素子R1,R2およびスイッチSW1は、電源配線L1と接地配線L2との間に直列に配列され、電源端子TCおよび接地端子TS間にかかる電圧を分圧する第1の分圧部を構成する。抵抗素子R3,R4およびスイッチSW2は、選択回路33の出力ノードと接地配線L2との間に直列に接続され、選択回路33によって選択された入出力端子と接地端子TSとの間にかかる電圧を分圧する第2の分圧部を構成する。スイッチSW1,SW2は、電源端子TCの接続状態が良否を検査するときのみオン状態になる。比較器11Aは、電源端子TCおよび接地端子TS間にかかる電圧によって駆動される。比較器11Aの第1の入力ノードIN1は、フィルタ12Aを介して抵抗素子R1,R2の接続ノードND3と接続され、比較器11Aの第2の入力ノードIN2は、フィルタ13Aを介して抵抗素子R3,R4の接続ノードND4と接続される。比較器11Aの出力ノードは、Dフリップフロップ14のデータ端子Dと接続される。比較器11Aは、接続ノードND3の電圧と接続ノードND4の電圧を比較して、比較結果をDフリップフロップ14に出力する。選択回路33によって入出力端子T1~T4を順に選択し、選択した入出力端子の電圧と接地端子TSの電圧を電圧検査部40Aによって比較することができるので、入出力端子T1~T4の各々に対して比較器11Aを設ける必要がない。図10のその他の点は、図5、図9で説明したのと同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。図11は、図10の半導体装置の変形例を示すブロック図である。図11の半導体装置は、サンプルホールド回路SH1~SH4をさらに含む点で図10の半導体装置と異なる。サンプルホールド回路SH1~SH4は、入出力端子T1~T4にそれぞれ対応して設けられる。サンプルホールド回路SH1は、対応の入出力端子T1と選択回路33の入力ノードとの間に設けられたスイッチ51と、選択回路33の入力ノードと接地配線L2との間に設けられたコンデンサ52とを含む。サンプルホールド回路SH1は、入出力端子T1の電圧を取込んでコンデンサ52に保持する。サンプルホールド回路SH2~SH4の各々についてもサンプルホールド回路SH1と同様に、対応の入出力端子と選択回路33の入力ノードとの間に設けられ、対応の入出力端子の電圧を保持する。サンプルホールド回路SH1~SH4を設けることによって、入出力端子T1~T4の電圧を同一タイミングで取込んで電源端子TCの電圧と比較することができる。図11のその他の点は図10の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。<実施の形態3>図12は、この発明の実施の形態3による半導体装置の構成を示すブロック図である。図12には、図2の電圧検査部10Aの変形例として、電圧検査部41Aの構成が示される。電圧検査部41Aは、ADAnalogtoDigital変換器34と、フィルタ12A,13Aと、CPU21とを含む。AD変換器34には、アナログ入力端子AIN1,AIN2と、電源電圧Vccが入力される電源端子AVccと、接地電圧Vssが入力される接地端子GNDと、参照電圧Vrefが入力される参照電圧端子と、デジタル出力端子Doutが設けられる。AD変換器34は、アナログ入力端子AIN1,AIN2に入力されるアナログ電圧を順番にデジタル変換して、デジタル出力端子Doutからバス30に出力する。AD変換器34の第1のアナログ入力端子AIN1は、フィルタ12Aを介して電源端子TCに接続される。AD変換器34の第2のアナログ入力端子AIN2は、フィルタ13Aを介して入出力端子T1に接続される。AD変換器34の電源端子AVccは入出力端子T1に接続され、AD変換器34の接地端子GNDは接地端子TSに接続される。AD変換器34は、入出力端子T1に電源電圧Vccが入力されたとき、入出力端子T1と接地端子GNDとの間にかかる電圧によって動作する。AD変換器34とバス30を介して接続されたCPU21は、AD変換器34から出力されたデジタル変換後の電源端子TCの電圧およびデジタル変換後の入出力端子T1の電圧を取得する。CPU21は、取得した電源端子TCの電圧を表わすデジタル値と入出力端子T1の電圧を表わすデジタル値とを比較することによって、電源端子TCの接続状態が良好であるか否かを判定する。図13は、図12の電圧検査部41Aの変形例として、電圧検査部42Aの構成を示す回路図である。図13の電圧検査部42Aは、抵抗素子R1,R2,R3,R4と、スイッチSW1,SW2をさらに含む点で図12の電圧検査部41Aと異なる。他の構成要素は図12の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない場合がある。抵抗素子R1,R2およびスイッチSW1は、電源配線L1と接地配線L2との間に直列に配列され、電源端子TCおよび接地端子TS間にかかる電圧を分圧する第1の分圧部を構成する。抵抗素子R3,R4およびスイッチSW2は、入出力端子T1と接地配線L2との間に直列に接続され、入出力端子T1および接地端子TS間にかかる電圧を分圧する第2の分圧部を構成する。スイッチSW1,SW2は、電源端子TCの接続状態が良否を検査するときのみオン状態にされる。AD変換器34の第1のアナログ入力端子AIN1は、フィルタ12Aを介して抵抗素子R1,R2の接続ノードND3に接続される。AD変換器34の第2のアナログ入力端子AIN2は、フィルタ13Aを介して抵抗素子R3,R4の接続ノードND4に接続される。AD変換器34の電源端子AVccは電源端子TCに接続され、AD変換器34の接地端子GNDは接地端子TSに接続される。AD変換器34は、電源端子TCと接地端子GNDとの間にかかる電圧によって動作する。電源端子TCが接続不良であっても、入出力端子T1に入力される電源電圧VccによってAD変換器34が正常に動作するようにする必要がある。このため、AD変換器34の第2のアナログ入力端子AIN2に入力される電圧が、電源端子AVccに入力される電圧Vcc-Vthより低くなるように、言替えると、抵抗素子R3,R4の抵抗値r3,r4が、Vcc×r4/r3r4<Vcc-Vth...の関係を満たすように設定される。ただし、上式7において、簡単のためにVss=0とした。AD変換器34とバス30を介して接続されたCPU21は、AD変換器34から出力されたデジタル変換後の接続ノードND3の電圧およびデジタル変換後の接続ノードND4の電圧を取得する。CPU21は、取得した接続ノードND3の電圧を表わすデジタル値と接続ノードND4の電圧を表わすデジタル値とから、電源端子TCの電圧値と入出力端子T1の電圧値とを算出する。CPU21、算出した電源端子TCの電圧値と算出した入出力端子T1の電圧値とを比較することによって電源端子TCの接続状態が良好であるか否かを判定する。<実施の形態4>実施の形態4では、半導体装置の動作中に半田接続部が劣化することによって電源端子TCで断線が生じた場合に、半導体装置を安全な状態にするフェールセーフ技術が開示される。以下、図14~図17を参照して、具体的に説明する。図14は、この発明の実施の形態4による半導体装置の構成を示すブロック図である。図14の半導体装置は、図2の半導体装置を変形したものである。具体的には、電圧検査部43Aが、Dフリップフロップ14を含まない点で図2の電圧検査部10Aと異なる。比較器11Aは、電源端子TCの電圧と入出力端子T1の電圧とを比較し、電源端子TCの電圧が入出力端子T1の電圧よりも低いときにHレベルの信号CS3異常信号を割込み制御回路24に出力する。割込み制御回路24は、Hレベルの信号CS3を受けたときに、割込み通知をCPU21に発行する。割込み通知を受けたCPU21は半導体装置を安全に停止させる。図15は、この発明の実施の形態4の変形例による半導体装置の構成を示すブロック図である。図15の電圧検査部43Aの構成は、図14の場合と同じである。図15の場合、比較器11Aは、電源端子TCの電圧と入出力端子T1の電圧とを比較し、電源端子TCの電圧が入出力端子T1の電圧よりも低いときにHレベルのリセット信号CS4を内部回路20を構成する各機能ブロックへ出力する。各機能ブロックはHレベルのリセット信号CS4を受けたときに初期化動作を行なう。図16は、この発明の実施の形態4の他の変形例による半導体装置の構成を示すブロック図である。図16の半導体装置は、内部回路20で用いられる内部クロックを生成するクロック生成回路35およびモード制御回路36をさらに含む。図16のその他の点は、図1、図2で説明した半導体装置と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。モード制御回路36は、Dフリップフロップ14の出力を随時検出し、Dフリップフロップ14の出力がHレベルになったとき、半導体装置の動作モードを通常モードから省電力モードに切り替えるモード制御信号CS5を出力する。フラッシュメモリROM22は、モード制御信号CS5を受けたとき、読出動作のみを行ない、高電圧が必要な書込動作および消去動作などを行なわない。クロック生成回路35は、モード制御信号CS5を受けたとき、生成するクロック周波数を通常時よりも低下させる。図17は、この発明の実施の形態4のさらに他の変形例による半導体装置の構成を示すブロック図である。図17の電圧検査部43Aの構成は、図14の場合と同じである。図17の場合、比較器11Aは、電源端子TCの電圧と入出力端子T1の電圧とを比較し、電源端子TCの電圧が入出力端子T1の電圧よりも低いときにHレベルの信号CS6異常信号を出力端子TOを介して半導体装置の外部に出力する。たとえば、半導体装置の外部に設けられたコントローラは、Hレベルの信号CS6を半導体装置から受けたとき、半導体装置を安全に停止させる。<実施の形態5>実施の形態5は、実施の形態1で説明した半導体装置が実装された電子機器において、半導体装置の電源端子TCまたは接地端子TSの接続状態の不良を検知したときに、安全に半導体装置の動作を停止させるフェールセーフ技術を開示するものである。以下、図18~図20を参照して、具体的に説明する。図18は、この発明の実施の形態5による電子機器の構成を示すブロック図である。図18の電子機器は、プリント基板60A上に実装された半導体装置2A,61Aを含む。半導体装置2Aは、半導体パッケージに収納されたマイクロコンピュータチップであり、半導体装置61Aは、半導体装置2Aを制御するコントローラである。半導体装置2Aは、図5の半導体装置を変形したものであり、電圧検査部40Aに代えて電圧検査部44Aを含む。電圧検査部44Aは、電圧検査部40AからDフリップフロップ14を取除いたものである。比較器11Aから出力されたステータス信号CS6は、出力端子STOUTを介して半導体装置60Aの入力端子STINに入力される。半導体装置2Aは、入出力端子T1~T3を含む。図1、図2で説明したように、入出力端子T1~T3の各々と電源端子TCとの間には、電源端子TC電源配線L1がカソード側となるように寄生ダイオードD11,D21,D31がそれぞれ設けられる。入出力端子T1~T3の各々と接地端子TSとの間には、接地端子TS接地配線L2がアノード側となるように寄生ダイオードD12,D22,D32がそれぞれ設けられる。入出力端子T1~T3には、半導体装置61Aの出力端子OUTA,OUTB,OUTCからそれぞれ信号が供給される。初期状態において、半導体装置61Aの出力端子OUTAから半導体装置2Aの入出力端子T1に電源電圧Vccに等しいHレベルの信号が入力され、出力端子OUTB,OUTCから入出力端子T2,T3にそれぞれ接地電圧Vssに等しいLレベルの信号が入力されているとする。この状態で、半導体装置2Aの電圧検査部44Aは、電源端子TCの電圧が入出力端子T1の電圧よりも低いか否かを判定する。電源端子TCの半田接続状態が不良で断線していた場合には、電圧検査部44Aに設けられた比較器11AはHレベルのステータス信号CS6を半導体装置61Aに出力する。半導体装置61Aは、Hレベルのステータス信号CS6を受けたとき、入出力端子T2,T3に供給する信号もLレベルからHレベルに切替える。これによって、電源配線L1に供給される電流量が増えるので、半導体装置2Aがより安定に動作する。この状態で、半導体装置61Aは、半導体装置2Aの動作を停止させる。図19は、図18の電子機器の変形例を示すブロック図である。図19の電子機器は、プリント基板60B上に実装された半導体装置2B,61Bを含む。半導体装置2Bは、半導体パッケージに収納されたマイクロコンピュータチップであり、半導体装置61Bは、半導体装置2Bを制御するコントローラである。半導体装置2Bは、図18の電圧検査部44Aに代えて電圧検査部44Bを含む。電圧検査部44Bは、図6の電圧検査部40BからDフリップフロップ14を取除いたものである。比較器11Bから出力されたステータス信号CS7は、出力端子STOUTを介して半導体装置61Bの入力端子STINに入力される。初期状態において、半導体装置61Bの出力端子OUTAから半導体装置2Bの入出力端子T2に接地電圧Vssに等しいLレベルの信号が入力され、出力端子OUTB,OUTCから入出力端子T3,T4にそれぞれ電源電圧Vccに等しいHレベルの信号が入力されているとする。この状態で、半導体装置2Bの電圧検査部44Bは、接地端子TSの電圧が入出力端子T2の電圧よりも高いか否かを判定する。接地端子TSの半田接続状態が不良で断線していた場合には、電圧検査部44Bに設けられた比較器11BはHレベルのステータス信号CS7を半導体装置61Bに出力する。半導体装置61Bは、Hレベルのステータス信号CS7を受けたとき、入出力端子T3,T4に供給する信号もHレベルからLレベルに切替える。これによって、接地配線L2に供給される電流量が増えるので、半導体装置2Bがより安定に動作する。この状態で、半導体装置61Bは、半導体装置2Bを停止させる。図20は、図18の電子機器の他の変形例を示すブロック図である。図20の電子機器は、プリント基板60C上に実装された半導体装置2C,61Cを含む。半導体装置2Cは、半導体パッケージに収納されたマイクロコンピュータチップであり、半導体装置61Cは、半導体装置2Cを制御するコントローラである。半導体装置2Cは、図18の電圧検査部44Aに代えて電圧検査部44Cを含む。電圧検査部44Cは、図7の電圧検査部40Cから論理和回路15およびDフリップフロップ14を取除いたものである。比較器11Aから出力されたステータス信号CS6は、出力端子STOUT1を介して半導体装置61Cの入力端子STIN1に入力される。比較器11Bから出力されたステータス信号CS7は、出力端子STOUT2を介して半導体装置61Cの入力端子STIN2に入力される。初期状態において、半導体装置61Cの出力端子OUTAから半導体装置2Cの入出力端子T1に電源電圧Vccに等しいHレベルの信号が入力され、半導体装置61Cの出力端子OUTBから半導体装置2Cの入出力端子T2に接地電圧Vssに等しいLレベルの信号が入力されているとする。半導体装置61Cの出力端子OUTC,OUTDから入出力端子T3,T4に共にHレベルまたは共にLレベルの信号が入力されているとする。この状態で、半導体装置2Cの電圧検査部44Cは、電源端子TCの電圧が入出力端子T1の電圧よりも低いか否かを判定するとともに、接地端子TSの電圧が入出力端子T2の電圧よりも高いか否かを判定する。電源端子TCおよび接地端子TSの両方の半田接続状態が不良で断線していた場合には、電圧検査部44Bに設けられた比較器11AはHレベルのステータス信号CS6を半導体装置61Cに出力し、比較器11BはHレベルのステータス信号CS7を半導体装置61Bに出力する。半導体装置61Cは、Hレベルのステータス信号CS6およびHレベルのステータス信号CS7の両方を受けたとき、入出力端子T3に供給する信号をHレベルに切替え、入出力端子T4に供給する信号をLレベルに切替える。これによって、電源配線L1および接地配線L2に供給される電流量が安定するので、半導体装置2Bがより安定に動作する。この状態で、半導体装置61Bは、半導体装置2Bの動作を停止させる。半導体装置61Cが、半導体装置2Cに設けられたより多数の入出力端子に信号を供給している場合には、Hレベルに切替える入出力端子の個数とLレベルに切替える入出力端子の個数が同数になるように出力信号の論理レベルを変更する。<実施の形態6>実施の形態6では、半導体装置の電源端子TCまたは接地端子TSの接続状態の不良を検知したときに、安全に半導体装置の動作を停止させるフェールセーフ技術を開示する。以下、図21~図23を参照して、具体的に説明する。図21は、この発明の実施の形態6による半導体装置の構成を示すブロック図である。図21の半導体装置は図5の半導体装置を変形したものであり、電圧検査部40Aに代えて電圧検査部44Aを含む。電圧検査部44Aは、電圧検査部40AからDフリップフロップ14を取除いたものである。なお、図21の半導体装置には、入出力端子T3,T4も併せて図示される。入出力端子T3,T4の各々と電源端子TCとの間にはダイオードD31,D41がそれぞれ設けられ、入出力端子T3,T4の各々と接地端子TSとの間にはダイオードD32,D42がそれぞれ設けられる。図21の半導体装置はさらにスイッチSW5A,SW5B,SW6A,SW6Bを含む。スイッチSW5Bは、ダイオードD31のアノードとダイオードD32のカソードとの間に設けられる。スイッチSW5Aは、ダイオードD11のアノードと、ダイオードD31およびスイッチSW5Bの接続ノードとの間に設けられる。入出力端子T3は、スイッチSW5BおよびダイオードD32の接続ノードに接続される。スイッチSW6Bは、ダイオードD41のアノードとダイオードD42のカソードとの間に設けられる。スイッチSW6Aは、ダイオードD11のアノードと、ダイオードD41およびスイッチSW6Bの接続ノードとの間に設けられる。入出力端子T4は、スイッチSW6BおよびダイオードD42の接続ノードに接続される。電圧検査部44Aは、電源端子TCの電圧が入出力端子T1の電圧よりも低いか否かを判定する。電源端子TCの半田接続状態が不良で断線していた場合には、電圧検査部44Aに設けられた比較器11AはHレベルのステータス信号CS6をスイッチSW5A,SW5B,SW6A,SW6Bに出力する。スイッチSW5A,SW6Aは、Hレベルのステータス信号CS6を受けたときオン状態になり、スイッチSW5B,SW6Bは、Hレベルのステータス信号CS6を受けたときオフ状態になる。これによって、電源配線L1と電源端子TCとの間がダイオードD11,D31,D41を介して接続されるので、電源配線L1に供給される電流量が増加する。このように半導体装置がより安定に動作するようにしてから、半導体装置の動作を停止させる。図22は、実施の形態6による半導体装置の他の例を示すブロック図である。図22の半導体装置は図6の半導体装置を変形したものであり、電圧検査部40Bに代えて電圧検査部44Bを含む。電圧検査部44Bは、電圧検査部40BからDフリップフロップ14を取除いたものである。なお、図22の半導体装置には、入出力端子T5,T6も併せて図示される。入出力端子T5,T6の各々と電源端子TCとの間にはダイオードD51,D61がそれぞれ設けられ、入出力端子T5,T6の各々と接地端子TSとの間にはダイオードD52,D62がそれぞれ設けられる。図22の半導体装置はさらにスイッチSW7B,SW7B,SW8B,SW8Bを含む。スイッチSW7Bは、ダイオードD51のアノードとダイオードD52のカソードとの間に設けられる。スイッチSW7Aは、ダイオードD21のアノードと、ダイオードD52およびスイッチSW7Bの接続ノードとの間に設けられる。入出力端子T5は、スイッチSW7BおよびダイオードD52の接続ノードに接続される。スイッチSW8Bは、ダイオードD61のアノードとダイオードD62のカソードとの間に設けられる。スイッチSW8Aは、ダイオードD21のアノードと、ダイオードD62およびスイッチSW8Bの接続ノードとの間に設けられる。入出力端子T6は、スイッチSW8BおよびダイオードD62の接続ノードに接続される。電圧検査部44Bは、接地端子TSの電圧が入出力端子T2の電圧よりも高いか否かを判定する。接地端子TSの半田接続状態が不良で断線していた場合には、電圧検査部44Bに設けられた比較器11BはHレベルのステータス信号CS7をスイッチSW7A,SW7B,SW8A,SW8Bに出力する。スイッチSW7A,SW8Aは、Hレベルのステータス信号CS7を受けたときオン状態になり、スイッチSW7B,SW8Bは、Hレベルのステータス信号CS7を受けたときオフ状態になる。これによって、接地配線L2と接地端子TSとの間がダイオードD22,D52,D62を介して接続されるので、接地配線L2に供給される電流量が増加する。このように半導体装置がより安定に動作するようにしてから、半導体装置の動作を停止させる。図23は、実施の形態6による半導体装置のさらに他の例を示すブロック図である。図23の半導体装置は、図21の半導体装置と図22を半導体装置を組合わせたものである。図23では図解を容易にするために、図21の入出力端子T3,T4、スイッチSW5B,SW6B、およびダイオードD32,D42の図示を省略するとともに、図23の入出力端子T5,T6、スイッチSW7B,SW8B、およびダイオードD51,D61の図示を省略している。電圧検査部44Cは、電源端子TCの電圧が入出力端子T1の電圧よりも低いか否かを判定するともに、接地端子TSの電圧が入出力端子T2の電圧よりも高いか否かを判定する。電源端子TCおよび接地端子TSの両方の半田接続状態が不良で断線していた場合には、電圧検査部44Cに設けられた比較器11AはHレベルのステータス信号CS6をスイッチSW5A,SW6Aに出力し、比較器11BはHレベルのステータス信号CS7をスイッチSW7A,SW8Aに出力する。スイッチSW5A,SW6AはHレベルのステータス信号CS6を受けてオン状態になり、スイッチSW7A,SW8AはHレベルのステータス信号CS7を受けてオン状態になる。これによって、電源配線L1と電源端子TCとの間がダイオードD11,D31,D41を介して接続され、接地配線L2と接地端子TSとの間がダイオードD22,D52,D62を介して接続されるので、電源配線L1および接地配線L2に供給される電流量が増加する。このように半導体装置がより安定に動作するようにしてから、半導体装置の動作を停止させる。<実施の形態7>実施の形態7では、これまで説明した電圧検査部を備えた半導体装置を出荷する前に、電圧検査部が正常に動作するかどうかを検査する検査手法について説明する。図24は、図5の電圧検査部40Aが正常に動作するか否かを検査を行なうための検査システムの構成を示すブロック図である。図24の検査システムは、図5で説明した電圧検査部40Aが設けられた半導体装置3と、半導体装置3を装着可能なテストボード62と、半導体テスタ63とを含む。半導体装置3は、図5で説明した半導体装置の構成に加えて、CPU21と、モード制御回路36と、IOポート論理回路64と、出力バッファ65と、入出力端子T5とを含む。半導体装置3は、動作モードとして、通常モードと、通常モードよりも消費電力の小さい省電力モードとを有し、これらの動作モードはモード制御回路36によって切替えられる。IOポート論理回路64はバス30と接続され、半導体装置3が入出力端子T5を介して信号の入出力を行なう際のインターフェースとして用いられる。入出力端子T5は、半導体テスタ63の制御端子CTL5と接続される。テストボード62には、半導体テスタ63の制御端子CTL1,CTL2から出力された制御信号によってオンまたはオフに切替えられるスイッチSW11,SW12が設けられる。スイッチSW11は、半導体テスタ63の電源出力端子POUT1と半導体装置3の電源端子TCとに接続され、スイッチSW12は、半導体テスタ63の電源出力端子POUT2と半導体装置3の入出力端子T1とに接続される。半導体テスタ63は、電源出力端子POUT1,POUT2から大きさを変更可能な電源電圧を出力する。半導体テスタ63は、さらに、制御端子CTL5を介して、半導体装置3と通信する。半導体装置3の検査時には、半導体テスタ63からの指令を受けてCPU21およびモード制御回路36などが動作するともに、電圧検査部40Aによる検査結果が半導体テスタ63に出力される。図25は、図21の検査システムによる検査手順を示すフローチャートである。図24、図25を参照して、ステップS110で、まず、モード制御回路36は、検査中に半導体装置3が安定に動作するように、半導体装置3の動作モードを低消費電力モード省電力モードに切替える。このステップS110は、後述するステップS160,S170で、半導体装置3の電源配線L1に供給される電流量が減少するのに備えて予め実行される。次のステップS120で、半導体テスタ63はテストボード62上のスイッチSW11,SW12の両方をオン状態にする。次のステップS130で、半導体テスタ63は、電源出力端子POUT1,POUT2から電圧V1通常、電源電圧Vccに等しいを半導体装置3の電源端子TCおよび入出力端子T1にそれぞれ出力する。半導体装置3に設けられた電圧検査部40Aは、電源端子TCの電圧と入出力端子T1の電圧とを比較する。比較器11Aは、電源端子TCの電圧と入出力端子T1の電圧とが等しい場合にはLレベル0の信号を出力し、電源端子TCの電圧が入出力端子T1の電圧よりも低い場合にはHレベル1の信号を出力する。比較器11Aの出力は、DフリップフロップFF:FlipFlop14に保持される。次のステップS140で、半導体テスタ63は、Dフリップフロップ14の出力を取得する。次のステップS150で、半導体テスタ63はテストボード62上のスイッチSW11をオフ状態にし、スイッチSW12をオン状態にする。これによって半導体装置3の電源端子TCはオープン状態になる。次のステップS160で、半導体テスタ63は、電源出力端子POUT2から電圧V1電源電圧Vccを半導体装置3の入出力端子T1に出力する。半導体装置3に設けられた電圧検査部40Aは、電源端子TCの電圧と入出力端子T1の電圧とを比較する。比較器11Aは、電源端子TCの電圧と入出力端子T1の電圧とが等しい場合にはLレベル0の信号を出力し、電源端子TCの電圧が入出力端子T1の電圧よりも低い場合にはHレベル1の信号を出力する。比較器11Aの出力は、Dフリップフロップ14に保持される。次のステップS170で、半導体テスタ63は、Dフリップフロップ14の出力を取得する。次のステップS180で、半導体テスタ63は、ステップS140で取得したDフリップフロップ14の出力が0であり、かつ、ステップS170で取得したDフリップフロップ14の出力が1であるという判定条件が満たされているか否かを判断する。この判定条件が満たされている場合にはステップS180でYES、電圧検査部40Aには異常なしと判断されステップS190、この判定条件が満たされていない場合にはステップS180でNO、電圧検査部40Aに異常有りと判断されるステップS195。[変形例1]図26は、検査システムの第1の変形例を示すブロック図である。図26の半導体装置には、入出力端子T2,T3がさらに設けられる。入出力端子T2,T3の各々と電源配線L1との間には、寄生ダイオードD21,D31がそれぞれ存在し、入出力端子T2,T3の各々と接地配線L2との間には、寄生ダイオードD22,D32がそれぞれ存在する。テストボード66には、さらに、半導体テスタ63の制御端子CTL3,CTL4から出力された制御信号によってオンまたはオフに切替えられるスイッチSW13,SW14が設けられる。スイッチSW13は、半導体テスタ63の電源出力端子POUT3と半導体装置3の入出力端子T2とに接続され、スイッチSW12は、半導体テスタ63の電源出力端子POUT4と半導体装置3の入出力端子T3とに接続される。半導体テスタ63は、電源出力端子POUT1~POUT4から大きさが変更可能な電源電圧を出力する。図26のその他の点は図24と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。図27は、図26の検査システムによる検査手順を示すフローチャートである。図27の検査手順は、図25のステップS120,S150,S160に代えてステップS120A,S150A,S160Aがそれぞれ設けられる。図27のその他のステップは、図25の場合と同じであるので同一の参照符号を付して説明を繰返さない。ステップS120Aで、半導体テスタ63はテストボード62上のスイッチSW11,SW12の両方をオン状態にし、スイッチSW13,SW14をオフ状態にする。ステップS150Aで、半導体テスタ63はテストボード62上のスイッチSW11をオフ状態にし、スイッチSW12,SW13,SW14をオン状態にする。これによって半導体装置3の電源端子TCはオープン状態になる。ステップS160Aで、半導体テスタ63は、電源出力端子POUT2,POUT3,POUT4から電圧V1通常、電源電圧Vccに等しいを半導体装置3の入出力端子T1,T2,T3に出力する。上記の手順によれば、ステップS160A,S170で電源配線L1に供給される電流量が増加するので、半導体装置3をより安定に動作させることができる。なお、ステップS120Aで、予めスイッチSW11~SW14を全てオン状態にし、ステップS130の段階で、電源出力端子POUT1~POUT4の全てから電圧V1を供給するようにしてもよい。もしくは、テストボード66上にスイッチSW13,SW14を設けずに、半導体装置3の入出力端子T1,T2,T3がテストボード66上で相互に接続されるように配線を設けてもよい。この場合には、図25と全く同じ手順で半導体装置3のテストを行なうことができる。[変形例2]図28は、検査システムの第2の変形例を示すブロック図である。図28の半導体装置は、図21で説明した半導体装置と同様に、ダイオードD31,D41とスイッチSW5,SW6とを含む。ダイオードD31およびスイッチSW5は、電源端子TCと入出力端子T1との間に直列に接続され、ダイオードD41およびスイッチSW6は、電源端子TCと入出力端子T1との間に直列に接続される。図29は、図28の検査システムによる検査手順を示すフローチャートである。図29の検査手順は、図25のステップS140とステップS150との間にステップS145をさらに含む。ステップS145において、半導体装置3のCPU4は、半導体テスタ63からの指令基づいて、スイッチSW5,SW6をオフ状態からオン状態に切替える。この結果、ステップS160,S170で電源配線L1に供給される電流量が増加するので、半導体装置3をより安定に動作させることができる。なお、ステップS145は、ステップS120の前に設けてもよい。図27のその他のステップは、図25の場合と同じであるので同一の参照符号を付して説明を繰返さない。[変形例3]図30は、検査システムの第3の変形例を示すブロック図である。図30の検査システムは、半導体装置5と、半導体装置5を装着可能なテストボード67と、半導体テスタ63とを含む。半導体装置5には、図24の電圧検査部40Aに代えて電圧検査部45Aが設けられる。電圧検査部45Aは、スイッチSW31,SW32をさらに含む点で、図24の電圧検査部40Aと異なる。半導体装置5は、さらに、Nチャネルオープンドレインの入出力端子T9を含む点で、図24の半導体装置3と異なる。入出力端子T9と接地端子TSとの間には寄生ダイオードD92が存在する。スイッチSW31,SW32は、端子a,b,cを含み、端子aを端子b,cのいずれか一方と選択的に接続することができる切替スイッチである。スイッチSW31の端子aと接地配線L2との間に抵抗素子R1,R2が直列に設けられ、スイッチSW32の端子aと接地配線L2との間に抵抗素子R3,R4が直列に設けられる。スイッチSW31の端子cは電源配線L1に接続される。スイッチSW31の端子bおよびスイッチSW32の端子cは入出力端子T9に接続される。スイッチSW32の端子bは入出力端子T1に接続される。半導体テスタ63は、電源出力端子POUT1,POUT2,POUT3から大きさが変更可能な電源電圧を出力する。電源出力端子POUT1,POUT2,POUT3は、半導体装置5の電源端子TC、入出力端子T9、および入出力端子T1とそれぞれ接続される。さらに、半導体テスタ63は、制御端子CTL5を介して、半導体装置5と通信する。半導体装置5の検査時には、半導体テスタ63からの指令を受けてCPU21などが動作するともに、電圧検査部45Aによる検査結果が半導体テスタ63に出力される。図31は、図30の検査システムによる検査手順を示すフローチャートである。図30、図31を参照して、ステップS201で、半導体テスタ63からの指令に基づいて、CPU21は、スイッチSW31,SW32を切替えることによって、スイッチSW31の端子a,b間が接続され、スイッチSW32の端子a,b間が接続されるようにする。次のステップS202で、半導体テスタ63は、電源出力端子POUT1,POUT2,POUT3から電圧V1通常、電源電圧Vccに等しいを半導体装置5の電源端子TCおよび入出力端子T9,T1にそれぞれ出力する。半導体装置5に設けられた電圧検査部45Aは、スイッチSW31を介して接続された入出力端子T9の電圧と、スイッチSW32を介して接続された入出力端子T1の電圧とを比較する。比較器11Aは、入出力端子T9の電圧と入出力端子T1の電圧とが等しい場合にはLレベル0の信号を出力し、入出力端子T9の電圧が入出力端子T1の電圧よりも低い場合にはHレベル1の信号を出力する。比較器11Aの出力は、Dフリップフロップ14に保持される。次のステップS203で、半導体テスタ63は、Dフリップフロップ14の出力を取得する。次のステップS204で、半導体テスタ63は、電源出力端子POUT1,POUT3から電圧V1通常、電源電圧Vccに等しいを半導体装置5の電源端子TCおよび入出力端子T1にそれぞれ出力し、電源出力端子POUT2から電圧V2を入出力端子T9に出力する。電圧V2は、電圧V1よりも少なくともダイオードのビルトイン電圧だけ低い電圧である。電圧検査部45Aは、スイッチSW31を介して接続された入出力端子T9の電圧と、スイッチSW32を介して接続された入出力端子T1の電圧とを比較する。比較器11Aは、入出力端子T9の電圧と入出力端子T1の電圧とが等しい場合にはLレベル0の信号を出力し、入出力端子T9の電圧が入出力端子T1の電圧よりも低い場合にはHレベル1の信号を出力する。比較器11Aの出力は、Dフリップフロップ14に保持される。次のステップS205で、半導体テスタ63は、Dフリップフロップ14の出力を取得する。次にステップS206で、半導体テスタ63からの指令に基づいて、CPU21は、スイッチSW31,SW32を切替えることによって、スイッチSW31の端子a,c間が接続され、スイッチSW32の端子a,c間が接続されるようにする。次のステップS207で、半導体テスタ63は、電源出力端子POUT1,POUT2から電圧V1通常、電源電圧Vccに等しいを半導体装置5の電源端子TCおよび入出力端子T9にそれぞれ出力する。半導体装置5に設けられた電圧検査部45Aは、スイッチSW31を介して接続された電源端子TCの電圧と、スイッチSW32を介して接続された入出力端子T9の電圧とを比較する。比較器11Aは、電源端子TCの電圧と入出力端子T9の電圧とが等しい場合にはLレベル0の信号を出力し、電源端子TCの電圧が入出力端子T9の電圧よりも低い場合にはHレベル1の信号を出力する。比較器11Aの出力は、Dフリップフロップ14に保持される。次にステップS208で、半導体テスタ63は、Dフリップフロップ14の出力を取得する。次のステップS209で、半導体テスタ63は、ステップS203で取得したDフリップフロップ14の出力が0であり、かつ、ステップS205で取得したDフリップフロップ14の出力が1であり、かつ、ステップS208で取得したDフリップフロップ14の出力が0であるという判定条件が満たされているか否かを判断する。この判定条件が満たされている場合にはステップS209でYES、電圧検査部45Aは異常なしと判断されステップS210、この判定条件が満たされていない場合にはステップS209でNO、電圧検査部40Aに異常有りと判断されるステップS211。上記の検査手順によれば、比較器11Aには、常時、半導体テスタ63から電圧V1電源電圧Vccが供給されるので、安定な動作状態で電圧検査部45Aの検査を行なうことができる。[変形例4]図32は、検査システムの第4の変形例を示すブロック図である。図32の検査システムには、半導体装置3に代えて半導体装置6が設けられる点で図26の検査システムと異なる。半導体装置6は、選択回路33をさらに含む。選択回路33は、入出力端子T1~T3のうちの1つを選択し、選択した入出力端子の電圧を出力する。抵抗素子R3,R4およびスイッチSW2は、選択回路33の出力ノードと接地配線L2との間に直列に接続される。半導体テスタ63は、電源出力端子POUT1,POUT2から大きさが変更可能な電源電圧を出力し、信号出力端子SOUT1,SOUT2からHレベルおよびLレベルに切替可能な信号を出力する。電源出力端子POUT1は、テストボード上に設けられたスイッチSW11を介して半導体装置6の電源端子TCと接続される。電源出力端子POUT2は、テストボード上に設けられたスイッチSW12を介して半導体装置6の入出力端子T1と接続される。信号出力端子SOUT1は、テストボード上に設けられたスイッチSW13を介して半導体装置6の入出力端子T2と接続される。信号出力端子SOUT2は、テストボード上に設けられたスイッチSW14を介して半導体装置6の入出力端子T3と接続される。図32のその他の点は図26と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。図33は、図32の検査システムによる検査手順を示すフローチャートである。図32、図33を参照して、ステップS301で、モード制御回路36は、検査中に半導体装置3が安定に動作するように、半導体装置3の動作モードを低消費電力モードに切替える。次のステップS302で、選択回路33は、CPU21から指令に従って、入出力端子T1を選択する。選択回路33からは入出力端子T1の電圧が出力される。次のステップS303で、半導体テスタ63はテストボード62上のスイッチSW11,SW12の両方をオン状態にする。次のステップS304で、半導体テスタ63は、電源出力端子POUT1,POUT2から電圧V1通常、電源電圧Vccに等しいを半導体装置6の電源端子TCおよび入出力端子T1にそれぞれ出力する。半導体装置6に設けられた電圧検査部40Aは、電源端子TCの電圧と選択回路33によって選択された入出力端子T1の電圧とを比較する。比較器11Aは、電源端子TCの電圧と入出力端子T1の電圧とが等しい場合にはLレベル0の信号を出力し、電源端子TCの電圧が入出力端子T1の電圧よりも低い場合にはHレベル1の信号を出力する。比較器11Aの出力は、Dフリップフロップ14に保持される。次のステップS305で、半導体テスタ63は、Dフリップフロップ14の出力を取得する。次のステップS306で、半導体テスタ63はテストボード62上のスイッチSW11をオフ状態にし、スイッチSW12をオン状態にする。これによって半導体装置6の電源端子TCはオープン状態になる。次のステップS307で、半導体テスタは、電源出力端子POUT2から電圧V1通常、電源電圧Vccに等しいを半導体装置3の入出力端子T1に出力する。半導体装置6に設けられた電圧検査部40Aは、電源端子TCの電圧と選択回路33によって選択された入出力端子T1の電圧とを比較する。比較器11Aは、電源端子TCの電圧と入出力端子T1の電圧とが等しい場合にはLレベル0の信号を出力し、電源端子TCの電圧が入出力端子T1の電圧よりも低い場合にはHレベル1の信号を出力する。比較器11Aの出力は、Dフリップフロップ14に保持される。次のステップS308で、半導体テスタ63は、Dフリップフロップ14の出力を取得する。次のステップS309で、半導体テスタ63は、ステップS305で取得したDフリップフロップ14の出力が0であり、かつ、ステップS308で取得したDフリップフロップ14の出力が1であるという判定条件が満たされているか否かを判断する。この判定条件が満たされている場合にはステップS309でYES、処理はステップS311に進む。この判定条件が満たされていない場合にはステップS309でNO、比較器11Aに異常有りと判断されステップS326、処理が終了する。ステップS311で、半導体テスタ63はテストボード62上のスイッチSW11,SW13,SW14をオン状態にする。次のステップS312で、半導体テスタ63は、電源出力端子POUT1から電圧V2を半導体装置6の電源端子TCに出力する。電圧V2は、電圧V1電源電圧Vccよりも少なくともダイオードのビルトイン電圧だけ低い電圧である。次のステップS313で、選択回路33は、CPU21から指令に従って、入出力端子T2を選択する。選択回路33からは入出力端子T2の電圧が出力される。次のステップS314で、半導体テスタ63は、信号出力端子SOUT1からHレベルの信号電源電圧Vccに等しいを半導体装置6の電源端子TCに出力する。半導体装置6に設けられた電圧検査部40Aは、電源端子TCの電圧と選択回路33によって選択された入出力端子T2の電圧とを比較する。比較器11Aは、電源端子TCの電圧が入出力端子T2の電圧以上の大きさの場合にはLレベル0の信号を出力し、電源端子TCの電圧が入出力端子T2の電圧よりも低い場合にはHレベル1の信号を出力する。比較器11Aの出力は、Dフリップフロップ14に保持される。次のステップS315で、半導体テスタ63は、Dフリップフロップ14の出力を取得する。次のステップS316で、半導体テスタ63は、信号出力端子SOUT1からLレベルの信号接地電圧Vssに等しいを半導体装置6の電源端子TCに出力する。半導体装置6に設けられた電圧検査部40Aは、電源端子TCの電圧と選択回路33によって選択された入出力端子T2の電圧とを比較する。比較器11Aは、電源端子TCの電圧が入出力端子T2の電圧以上の大きさの場合にはLレベル0の信号を出力し、電源端子TCの電圧が入出力端子T2の電圧よりも低い場合にはHレベル1の信号を出力する。比較器11Aの出力は、Dフリップフロップ14に保持される。次のステップS317で、半導体テスタ63は、Dフリップフロップ14の出力を取得する。次のステップS318で、選択回路33は、CPU21から指令に従って、入出力端子T3を選択する。選択回路33からは入出力端子T3の電圧が出力される。次のステップS319で、半導体テスタ63は、信号出力端子SOUT2からHレベルの信号電源電圧Vccに等しいを半導体装置6の電源端子TCに出力する。半導体装置6に設けられた電圧検査部40Aは、電源端子TCの電圧と選択回路33によって選択された入出力端子T3の電圧とを比較する。比較器11Aは、電源端子TCの電圧が入出力端子T3の電圧以上の大きさの場合にはLレベル0の信号を出力し、電源端子TCの電圧が入出力端子T3の電圧よりも低い場合にはHレベル1の信号を出力する。比較器11Aの出力は、Dフリップフロップ14に保持される。次のステップS320で、半導体テスタ63は、Dフリップフロップ14の出力を取得する。次のステップS321で、半導体テスタ63は、信号出力端子SOUT1からLレベルの信号接地電圧Vssに等しいを半導体装置6の電源端子TCに出力する。半導体装置6に設けられた電圧検査部40Aは、電源端子TCの電圧と選択回路33によって選択された入出力端子T3の電圧とを比較する。比較器11Aは、電源端子TCの電圧が入出力端子T3の電圧以上の大きさの場合にはLレベル0の信号を出力し、電源端子TCの電圧が入出力端子T3の電圧よりも低い場合にはHレベル1の信号を出力する。比較器11Aの出力は、Dフリップフロップ14に保持される。次のステップS322で、半導体テスタ63は、Dフリップフロップ14の出力を取得する。次のステップS323で、半導体テスタ63は、ステップS315で取得したDフリップフロップ14の出力が1であり、かつ、ステップS317で取得したDフリップフロップ14の出力が0であり、かつ、ステップS320で取得したDフリップフロップ14の出力が1であり、かつ、ステップS322で取得したDフリップフロップ14の出力が0であるという判定条件が満たされているか否かを判断する。この判定条件が満たされている場合にはステップS323でYES、電圧検査部40Aに異常なしと判断されるステップS324。この判定条件が満たされていない場合にはステップS323でNO、入出力端子T2,T3の接続に異常有りと判断されるステップS325。以上の手順によれば、まず、比較器11Aに異常がないかどうかステップS302~S309で判断される。その後、各入出力端子との接続に異常がないかが判断される。この判断は、入力信号をHレベルおよびLレベルに切替えるだけよいので、より高速に検査することができる。今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"