"複数の誘電体層が積層されてなる積層体であって、積層方向の両端に位置し互いに対向している上面及び底面、互いに対向している2つの側面、並びに、互いに対向している2つの端面を有している直方体状の積層体と、前記誘電体層上に設けられているコンデンサ導体層であって、コンデンサを構成しているコンデンサ導体層と、前記端面を覆っていると共に、前記上面及び前記底面に折り返されている外部電極と、前記複数のコンデンサ導体が設けられている前記誘電体層よりも前記底面の近くに位置している前記誘電体層上に設けられているダミー導体層であって、積層方向から平面視したときに、前記外部電極における該底面に折り返されている部分の先端と重なっているダミー導体層と、を備えており、前記ダミー導体層の厚みは、前記コンデンサ導体層の厚みよりも大きいこと、を特徴とする電子部品。前記ダミー導体層のカバレッジは、70以上100以下であること、を特徴とする請求項1に記載の電子部品。カバレッジは、前記ダミー導体層を積層方向から平面視したときに、該ダミー導体層の面積に対する該ダミー導体層に形成されている空孔の面積の割合を100から減算した値であること、を特徴とする請求項2に記載の電子部品。前記ダミー導体層は、前記外部電極に接続されていること、を特徴とする請求項1ないし請求項3のいずれかに記載の電子部品。前記ダミー導体層は、前記外部電極に接続されていないこと、を特徴とする請求項1ないし請求項3のいずれかに記載の電子部品。前記外部電極は、2つの前記側面に折り返されていること、を特徴とする請求項1ないし請求項5のいずれかに記載の電子部品。そこで、本発明の目的は、ダミー導体層を超えてコンデンサ導体近くにまでクラックが到達することを抑制できる電子部品を提供することである。本発明の一形態に係る電子部品によれば、複数の誘電体層が積層されてなる積層体であって、積層方向の両端に位置し互いに対向している上面及び底面、互いに対向している2つの側面、並びに、互いに対向している2つの端面を有している直方体状の積層体と、前記誘電体層上に設けられているコンデンサ導体層であって、コンデンサを構成しているコンデンサ導体層と、前記端面を覆っていると共に、前記上面及び前記底面に折り返されている外部電極と、前記複数のコンデンサ導体が設けられている前記誘電体層よりも前記底面の近くに位置している前記誘電体層上に設けられているダミー導体層であって、積層方向から平面視したときに、前記外部電極における該底面に折り返されている部分の先端と重なっているダミー導体層と、を備えており、前記ダミー導体層の厚みは、前記コンデンサ導体層の厚みよりも大きいこと、を特徴とする。本発明によれば、ダミー導体層を超えてコンデンサ導体近くにまでクラックが到達することを抑制できる。以下に、本発明の実施形態に係る電子部品について図面を参照しながら説明する。電子部品の構成まず、一実施形態に係る電子部品の構成について図面を参照しながら説明する。図1は、一実施形態に係る電子部品10の外観斜視図である。図2は、図1の電子部品10の積層体11の分解斜視図である。図2では、セラミック層17g~17iについては省略してある。図3は、図1の電子部品の断面構造図である。以下では、積層体11の積層方向をz軸方向と定義する。積層体11をz軸方向から平面視したときに、積層体11の長辺が延在している方向をx軸方向と定義する。積層体11をz軸方向から平面視したときに、積層体11の短辺が延在している方向をy軸方向と定義する。電子部品10は、チップコンデンサであり、図1ないし図3に示すように、積層体11、外部電極1212a,12b、コンデンサ導体層3030a~30d,3131a~31c図1には図示せず及びダミー導体層4040a~40f,4141a~41f図1には図示せずを備えている。積層体11は、z軸方向の両端に位置している上面S1及び底面S2、互いに対向している端面S3,S4、並びに、互いに対向している側面S5,S6を有する直方体状をなしている。ただし、積層体11は、面取りが施されることにより角及び稜線において丸みを帯びた形状をなしている。以下では、積層体11において、z軸方向の正方向側の面を上面S1とし、z軸方向の負方向側の面を底面S2とする。また、x軸方向の負方向側の面を端面S3とし、x軸方向の正方向側の面を端面S4とする。また、y軸方向の正方向側の面を側面S5とし、y軸方向の負方向側の面を側面S6とする。底面S2は、電子部品10が回路基板に実装される際に、該回路基板の主面と対向する実装面である。積層体11は、図2に示すように、複数のセラミック層誘電体層1717a~17oがz軸方向の正方向側から負方向側へとこの順に並ぶように積層されることにより構成されている。セラミック層17は、長方形状をなしており、BaTiO3を主成分としBi2O3を含む誘電体セラミックにより作製されている。以下では、セラミック層17のz軸方向の正方向側の主面を表面と称し、セラミック層17のz軸方向の負方向側の主面を裏面と称す。積層体11の上面S1は、z軸方向の最も正方向側に設けられているセラミック層17aの表面により構成されている。積層体11の底面S2は、z軸方向の最も負方向側に設けられているセラミック層17oの裏面により構成されている。また、端面S3は、セラミック層17a~17oのx軸方向の負方向側の短辺が連なることによって構成されている。端面S4は、セラミック層17a~17oのx軸方向の正方向側の短辺が連なることによって構成されている。側面S5は、セラミック層17a~17oのy軸方向の正方向側の長辺が連なることによって構成されている。側面S6は、セラミック層17a~17oのy軸方向の負方向側の長辺が連なることによって構成されている。コンデンサ導体層30a~30d,31a~31cは、Al、Ni,Cuなどを主成分とする材料により作製されている導体層であり、セラミック層17を介して互いに対向することによってコンデンサを構成している。コンデンサ導体層30a~30dはそれぞれ、図2及び図3に示すように、セラミック層17e,17g,17i,17kの表面上に設けられており、積層体11に内蔵されている。コンデンサ導体層30a~30dは、長方形状をなしており、セラミック層17e,17g,17i,17kのx軸方向の負方向側の短辺に引き出されている。コンデンサ導体層31a~31cはそれぞれ、図2及び図3に示すように、セラミック層17f,17h,17jの表面上に設けられており、積層体11に内蔵されている。コンデンサ導体層31a~31cは、長方形状をなしており、セラミック層17f,17h,17jのx軸方向の正方向側の短辺に引き出されている。コンデンサ導体層30a~30dとコンデンサ導体層31a~31cとは、z軸方向から平面視したときに、重なりあっている。これにより、コンデンサ導体層30,31間にはコンデンサCが形成されている。外部電極12a,12bは、Ag、Cu、Niペーストが塗布されて形成される電極である。外部電極12aは、端面S3を覆っていると共に、上面S1、底面S2及び側面S5,S6とに折り返されている。また、外部電極12aは、コンデンサ導体層30a~30dに接続されている。より詳細には、外部電極12aは、コンデンサ導体層30a~30dが端面S3から露出している部分を覆うように、積層体11の端面S3の全面を覆っている。外部電極12bは、端面S4を覆っていると共に、上面S1、底面S2及び側面S5,S6とに折り返されている。また、外部電極12bは、コンデンサ導体層31a~31cに接続されている。より詳細には、外部電極12bは、コンデンサ導体層31a~31cが端面S4から露出している部分を覆うように、積層体11の端面S4の全面を覆っている。ダミー導体層40a~40f,41a~41fは、Al、Ni、Cuを主成分とする材料により作製されている導体層である。ダミー導体層40a~40c,41a~41cはそれぞれ、コンデンサ導体層30a~30d,31a~31cが設けられているセラミック層17e~17kよりも上面S1の近くに位置しているセラミック層17b~17dの表面上に設けられている。ダミー導体層40d~40f,41d~41fはそれぞれ、コンデンサ導体層30a~30d,31a~31cが設けられているセラミック層17e~17kよりも底面S2の近くに位置しているセラミック層17l~17nの表面上に設けられている。ダミー導体層40a~40fは、長方形状をなしており、セラミック層17b~17d,17l~17nのx軸方向の負方向側の短辺に引き出されている。これにより、ダミー導体層40a~40fは、外部電極12aに接続されている。また、ダミー導体層40a~40cは、z軸方向から平面視したときに、図3に示すように、外部電極12aにおける上面S1に折り返されている部分の先端Taと重なっている。ダミー導体層40d~40fは、z軸方向から平面視したときに、図3に示すように、外部電極12aにおける底面S2に折り返されている部分の先端Tbと重なっている。ダミー導体層41a~41fは、長方形状をなしており、セラミック層17b~17d,17l~17nのx軸方向の正方向側の短辺に引き出されている。これにより、ダミー導体層41a~41fは、外部電極12bに接続されている。また、ダミー導体層41a~41cは、z軸方向から平面視したときに、図3に示すように、外部電極12bにおける上面S1に折り返されている部分の先端Tcと重なっている。ダミー導体層41d~41fは、z軸方向から平面視したときに、図3に示すように、外部電極12bにおける底面S2に折り返されている部分の先端Tdと重なっている。ところで、電子部品10では、クラックがコンデンサ導体層へ到達することを抑制するため、ダミー導体層40,41の空孔量を減らし、カバレッジを増加させている。ダミー導体層40,41のカバレッジは、70以上100以下であることが好ましい。複数枚のダミー導体層を有する場合は、すべて上記範囲内であることが好ましい。また、積層体11の構造欠陥を防止するため、コンデンサ導体層30,31は薄く、カバレッジは60以上70未満であることが好ましい。カバレッジは、コンデンサ導体層30,31及びダミー導体層40,41をz軸方向から平面視したときに、コンデンサ導体層30,31及びダミー導体層40,41の面積に対するコンデンサ導体層30,31及びダミー導体層40,41に形成されている空孔の面積の割合を100から減算した値である。ダミー導体層が複数枚ある場合は、各層の平均値とする。カバレッジの測定は、以下の手順により行われる。まず、電子部品10のセラミック層17を剥離して、コンデンサ導体層30,31及びダミー導体層40,41を露出させて、SEMにより撮影を行う。SEMにより得られた画像に2値化処理を施して、コンデンサ導体層30,31及びダミー導体層40,41の隙間空孔から見えるセラミック層17の面積を求める。そして、コンデンサ導体層30,31及びダミー導体層40,41の隙間空孔から見えるセラミック層17の面積をコンデンサ導体層30,31及びダミー導体層40,41の面積で割って100を掛けた値を100から減算する。これにより、カバレッジが算出される。電子部品の製造方法次に、電子部品10の製造方法について説明する。なお、図面は、図1ないし図3を援用する。まず、BaTiO3、Bi2O3、BaCO3の原料粉末に対して、ポリビニルブチラール系バインダ及びエタノール等の有機溶剤を加えてボールミルに投入し、湿式調合を行って、セラミックスラリーを得る。原料粉末は、BaTiO3が100モル部、Bi2O3が3モル部、BaCO3が2モル部の割合で混合されて構成されている。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、セラミック層17となるべきセラミックグリーンシートを作製する。セラミック層17となるべきセラミックグリーンシートの厚さは、例えば、6μmである。次に、セラミック層17となるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法で塗布することにより、コンデンサ導体層30,31及びダミー導体層40,41を形成する。導電性材料からなるペーストは、金属粉末に、有機バインダ及び有機溶剤が加えられたものである。金属粉末は、Al、Cu、Niである。コンデンサ導体層30,31の厚さは、0.1μm以上2.0μm以下である。ダミー導体層40,41の厚さは、0.1μm以上10.0μm以下である。次に、セラミック層17となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を得る。この後、未焼成のマザー積層体に対して、静水圧プレスにて圧着を施す。次に、未焼成のマザー積層体を所定寸法にカットして、複数の未焼成の積層体11を得る。この後、積層体11の表面に、バレル研磨加工等の研磨加工を施す。次に、未焼成の積層体11を大気中で270°Cに加熱して、未焼成の積層体11中のバインダを燃焼させる。更に、未焼成の積層体11を焼成する。焼成温度は、例えば、650°Cである。次に、積層体11に外部電極12を形成する。具体的には、公知のディップ法やスリット工法等により、積層体11の表面にBi2O3-SiO2-BaO系ガラスフリットを含有するAgペーストを塗布する。そして、大気中でAg、Cu、Niペーストを600~900°Cで焼付けを行うことにより、外部電極12を形成する。以上の工程により、電子部品10が完成する。効果以上の電子部品10によれば、以下に説明するように、カバレッジが高く空孔が少なくカバレッジが高いため、積層体11にクラックが形成されても、ダミー導体層によってコンデンサ導体層付近にまでクラックが到達することが抑制され、水分が侵入せずにコンデンサとして信頼性を高めることが可能になる。電子部品10では、ダミー導体層40d~40f,41d~41fはそれぞれ、コンデンサ導体層30a~30d,31a~31cが設けられているセラミック層17e~17kよりも底面S2の近くに位置しているセラミック層17l~17nの表面上に設けられている。更に、ダミー導体層40d~40fは、z軸方向から平面視したときに、図3に示すように、外部電極12aにおける底面S2に折り返されている部分の先端Tbと重なっている。ダミー導体層41d~41fは、z軸方向から平面視したときに、図3に示すように、外部電極12bにおける底面S2に折り返されている部分の先端Tdと重なっている。更に、ダミー導体層40,41のz軸方向の厚みは、コンデンサ導体層30,31のz軸方向の厚みよりも大きい。これにより、基板分割工程時に、電子部品10及び回路基板に歪みが発生して外部電極12a,12bが引っ張られることにより、先端Tb,Tdからz軸方向の正方向側に向かって延びるクラックが発生したとしても、ダミー導体層40、41において、厚みが大きいすなわち、カバレッジが高いため、該クラックは、ダミー導体層40f,41fよりz軸方向の正方向側に進行することが抑制される。その結果、積層体11にコンデンサ導体層30,31へ到達するほどのクラックが形成されることが抑制される。また、電子部品10では、ダミー導体層40,41が厚く形成され、コンデンサ導体層30,31は厚く形成されない。そのため、積層体11の構造欠陥を防止できる。また、外部電極12a,12bには、めっきが施されている。そのため、めっき処理の際に、積層体11内にめっき液が侵入するおそれがある。しかしながら、電子部品10では、ダミー導体層40,41のカバレッジが高いので、積層体11内にめっき液が侵入することが抑制される。また、セラミック層17の破壊靭性値は、3MPa√m~7MPa√mである。一方、カバレッジの高いダミー導体層40,41の破壊靭性値は、セラミック層7の破壊靭性値の10倍以上である。したがって、電子部品10において、破損しやすい先端Tb,Td近傍にダミー導体層40,41が設けられることにより、積層体11の破損が抑制される。また、電子部品10では、外部電極12a,12bの先端Ta~Tdがダミー導体層40,41と同電位で、かつ、ダミー導体層40,41のカバレッジが高くなっているために、外部電極12a,12bの先端Ta~Tdから流れる漏れ電流がコンデンサ導体層30,31に入力することが抑制される。シミュレーション結果本願発明者は、電子部品10が奏する効果をより明確にするために、以下に説明するシミュレーションを行った。図4は、比較例に用いた電子部品110の断面構造図である。本願発明者は、電子部品10の構成を有する第1のモデル及び電子部品110の構成を有する第2のモデルを作成した。第1のモデルと第2のモデルとの相違点は、ダミー導体層40,41の有無である。そして、第1のモデル及び第2のモデルにおいて、外部電極12bの先端Tdで発生したクラックの進行を解析した。図5は、解析結果を示したグラフである。横軸は、x座標を示し、縦軸は、z座標を示している。x座標の原点は端面S3であり、及びz座標の原点は上面S1である。図5によれば、第2のモデルでは、第1のモデルでダミー導体層41が設けられている位置を通過してz軸方向の正方向側に進行していることが分かる。一方、第1のモデルでは、クラックは、ダミー導体層41が設けられている位置において、z軸方向の正方向側への進行をやめて、ダミー導体層41に沿ってx軸方向の正方向側へと進行していることが分かる。すなわち、クラックは、残留応力が高い部分を進行している。本シミュレーションによれば、カバレッジが高く厚みの大きいダミー導体層40,41が設けられることにより残留応力が高くなり、大きなクラックの進行方向を制御できていることが分かる。第1の変形例以下に、第1の変形例に係る電子部品10aについて図面を参照しながら説明する。図6は、第1の変形例に係る電子部品10aの断面構造図である。図6に示すように、ダミー導体層40,41は、上面S1及び底面S2の近傍に設けられていてもよい。すなわち、ダミー導体層40,41は、コンデンサ導体層30,31から離されて設けられている。これにより、ダミー導体層40,41とコンデンサ導体層30,31との間において静電容量が発生することが抑制される。その結果、電子部品10aでは、目標の静電容量値を得るための設計が容易となる。また、ダミー導体層40,41がコンデンサ導体層30,31から離れていると、ダミー導体層40,41とコンデンサ導体層30,31との間に発生する静電容量が小さくなるので、ダミー導体層40,41に積みずれが発生しても、該静電容量の変動値が小さくて済む。その結果、電子部品10aでは、目標の静電容量値を得るための設計が容易となる。第2の変形例以下に、第2の変形例に係る電子部品10bについて図面を参照しながら説明する。図7は、第2の変形例に係る電子部品10bの断面構造図である。図7に示すように、ダミー導体層40,41は、コンデンサ導体層30,31の近傍に設けられていてもよい。すなわち、ダミー導体層40,41は、上面S1及び底面S2から離されて設けられている。これにより、積層体11のz軸方向の両端にダミー導体層40,41が位置しなくなる。その結果、積層体11において、ダミー導体層40,41とセラミック層17との間で相関剥離が発生することが抑制される。第3の変形例及び第4の変形例以下に、第3の変形例に係る電子部品10c及び第4の変形例に係る電子部品10dについて図面を参照しながら説明する。図8は、第3の変形例に係る電子部品10cの断面構造図である。図9は、第4の変形例に係る電子部品10dの断面構造図である。図8及び図9に示すように、ダミー導体層40,41のx軸方向の端部は、揃っていなくてもよい。なお、電子部品10cにおいて、z軸方向の正方向側から平面視したときに、外部電極12a,12bの先端Ta~Tdと重なっているダミー導体層は、ダミー導体層40c,40d,41c,41dである。同様に、電子部品10dにおいて、z軸方向の正方向側から平面視したときに、外部電極12a,12bの先端Ta~Tdと重なっているダミー導体層は、ダミー導体層40a,40f,41a,41fである。第5の変形例及び第6の変形例以下に、第5の変形例に係る電子部品10e及び第6の変形例に係る電子部品10fについて図面を参照しながら説明する。図10は、第5の変形例に係る電子部品10eの内部平面図である。図11は、第6の変形例に係る電子部品10fの内部平面図である。図10及び図11に示すように、ダミー導体層40は、外部電極12aの端面S3に形成されている部分のみならず、外部電極12aの側面S5,S6に形成されている部分にも接続されていてもよい。同様に、ダミー導体層41は、外部電極12bの端面S4に形成されている部分のみならず、外部電極12bの側面S5,S6に形成されている部分にも接続されていてもよい。以上のような構成を有する電子部品10e,10fでは、ダミー導体層40,41のy軸方向の幅が広くなる。これにより、側面S5又は側面S6が実装面として用いられて電子部品10e,10fが回路基板に実装されたとしても、積層体11にクラックが発生することを抑制することが可能となる。第7の変形例及び第8の変形例以下に、第7の変形例に係る電子部品10g及び第8の変形例に係る電子部品10hについて図面を参照しながら説明する。図12は、第7の変形例に係る電子部品10gの内部平面図である。図13は、第8の変形例に係る電子部品10hの内部平面図である。図12及び図13に示すように、ダミー導体層40,41は、複数に分割されていてもよい。第9の変形例以下に、第9の変形例に係る電子部品10iについて図面を参照しながら説明する。図14は、第9の変形例に係る電子部品10iの断面構造図である。図15は、第9の変形例に係る電子部品10iの内部平面図である。図14及び図15に示すように、ダミー導体層40,41は、外部電極12a,12bに接続されていなくてもよい。以上のように、ダミー導体層40,41が外部電極12a,12bに接続されないことにより、ダミー導体層40,41の面積が小さくなる。その結果、ダミー導体層40,41が設けられているセラミック層17間において層間剥離が発生することが抑制される。また、ダミー導体層40,41が外部電極12a,12bに接続されないことにより、積層体11の端面S3,S4及び側面S5,S6にダミー導体層40,41が露出しなくなる。そのため、積層体11のカット時やバレル時に、ダミー導体層40,41が設けられているセラミック層17間において層間剥離が発生することが抑制される。更に、ダミー導体層40,41が設けられているセラミック層17間から水分が侵入することが抑制される。第10の変形例以下に、第10の変形例に係る電子部品10jについて図面を参照しながら説明する。図16は、第10の変形例に係る電子部品10jの断面構造図である。図16に示すように、ダミー導体層40,41は、上面S1及び底面S2の近傍に設けられていてもよい。これにより、第1の変形例に係る電子部品10aと同様に、電子部品10jでは、目標の静電容量値を得るための設計が容易となる。第11の変形例以下に、第11の変形例に係る電子部品10kについて図面を参照しながら説明する。図17は、第11の変形例に係る電子部品10kの断面構造図である。図17に示すように、ダミー導体層40,41は、コンデンサ導体層30,31の近傍に設けられていてもよい。これにより、第2の変形例に係る電子部品10bと同様に、電子部品10kでは、積層体11において、ダミー導体層40,41とセラミック層17との間で相関剥離が発生することが抑制される。第12の変形例及び第13の変形例以下に、第12の変形例に係る電子部品10l及び第13の変形例に係る電子部品10mについて図面を参照しながら説明する。図18は、第12の変形例に係る電子部品10lの内部平面図である。図19は、第13の変形例に係る電子部品10mの内部平面図である。図18及び図19に示すように、ダミー導体層40は、外部電極12aの側面S5,S6に形成されている部分においてのみ接続されていてもよい。同様に、ダミー導体層41は、外部電極12bの側面S5,S6に形成されている部分においてのみ接続されていてもよい。第14の変形例及び第15の変形例以下に、第14の変形例に係る電子部品10n及び第15の変形例に係る電子部品10oについて図面を参照しながら説明する。図20は、第14の変形例に係る電子部品10nの内部平面図である。図21は、第15の変形例に係る電子部品10oの内部平面図である。図20及び図21に示すように、ダミー導体層40,41は、複数に分割されていてもよい。その他の実施形態以上のように構成された電子部品は、前記実施形態に係る電子部品10,10a~10oに限らず、その要旨の範囲内において変更可能である。電子部品10の製造方法では、ダミー導体層40,41は、印刷法により形成されるとしたが、他の方法によって形成されてもよい。他の方法とは、例えば、金属箔をセラミックグリーンシートに貼り付けてダミー導体層40,41を形成する方法や、射出成形によってダミー導体層40,41を形成する方法等が挙げられる。まず、金属箔をセラミックグリーンシートに貼り付けてダミー導体層40,41を形成する方法について説明する。金属箔をフィルムに静電気により貼りつける。次に、セラミックグリーンシートのダミー導体層40,41を形成する部分に接着剤を印刷する。金属箔が貼り付けられたフィルムをセラミックグリーンシートに貼り合わせ、フィルムのみをセラミックグリーンシートから剥離する。これにより、ダミー導体層40,41が形成される。また、金属箔をセラミックグリーンシートに貼り付けてダミー導体層40,41を形成する方法は、以下の射出成型によって実現されてもよい。具体的には、セラミックグリーンシートのダミー導体層40,41を形成する部分に、カーボン入りのセラミックペーストを印刷し積層、カット、焼成する。カーボン入りの部分にセラミックペーストを塗った部分が焼失し、空洞となる。その空洞に金属ペーストを注入することによりダミー導体層40,41を形成する。"