半導体基板の第1導電型領域の表面に細長に設けられた第2導電型領域と、前記細長の第2導電型領域を複数箇所で横切ることにより前記第2導電型領域にソースとドレインが直列に接続された複数のMOSトランジスタを形成するゲート配線と、前記複数のMOSトランジスタと前記ゲート配線との表面を覆う絶縁膜と、前記絶縁膜の表面から前記複数のMOSトランジスタのソースドレイン領域にそれぞれ設けられた複数の第1のコンタクトと、前記絶縁膜の表面から前記ゲート配線の各領域に共通に接続された第2のコンタクトと、を有することを特徴とする半導体装置。前記ゲート配線は、前記第2導電型領域を3箇所以上で横切ることにより、前記第2導電型領域には、3個以上ソースとドレインが直列に接続されたMOSトランジスタが形成されていることを特徴とする請求項1記載の半導体装置。複数の第1の方向に延在する前記第2導電型領域が前記半導体基板の前記第1導電型領域の表面に形成され、前記ゲート配線は、前記各第2導電型領域を複数箇所で横切ることにより前記各第2導電型領域にソースとドレインが直列に接続された前記複数のMOSトランジスタがそれぞれ形成され、前記絶縁膜は、前記各第2導電型領域にそれぞれ設けられた複数のMOSトランジスタと前記ゲート配線との表面を覆い、前記第1のコンタクトが前記各第2導電型領域に設けられた複数のMOSトランジスタにそれぞれ設けられていることを特徴とする請求項1又は2記載の半導体装置。前記複数の第2導電型領域の間に絶縁領域が設けられ、前記ゲート配線は前記第1の方向に延在する複数の第2導電型領域とそれぞれ第2の方向で複数の個所で交差することにより、前記複数のMOSトランジスタは、前記第1の方向と前記第2の方向にマトリクス状に形成され、第1の方向にはソースとドレインが直列に接続され、第2の方向には前記絶縁領域によりソースドレイン領域が互いに絶縁されていることを特徴とする請求項3記載の半導体装置。前記複数の第1のコンタクトは、前記第1の方向及び前記第2の方向に行列状に形成され、前記第2のコンタクトは、前記第2の方向に形成された複数の第1のコンタクトの列のうち、いずれかの列の延長線上に形成されていることを特徴とする請求項3又は4記載の半導体装置。前記第2の方向に形成された複数の第1のコンタクトの列のうち、いずれかの列の延長線状の両端に第2のコンタクトが複数設けられていることを特徴とする請求項5記載の半導体装置。前記複数の第1のコンタクト毎に設けられ、それぞれ対応する前記第1のコンタクトに接続された複数の第1の金属配線パターンと、前記第2のコンタクトに接続された第2の金属配線パターンと、をさらに備えることを特徴とする請求項1乃至6いずれか1項記載の半導体装置。前記半導体基板の表面に設けられた第1又は第2導電型領域である第3導電性領域と、をさらに備え、前記第3導電性領域は、前記第2の金属配線パターンに接続されていることを特徴とする請求項7記載の半導体装置。前記複数のMOSトランジスタ及び前記第1及び第2のコンタクトが検査用のパターンであることを特徴とする請求項1乃至8いずれか1項記載の半導体装置。前記複数の第1のコンタクトのうち一部の第1のコンタクトと、前記第2のコンタクトと、に電子線を照射し、一部の第1のコンタクトから観測される2次電子像を観測することにより、対応する第1のコンタクトに電子線が照射されていない前記MOSトランジスタを含む前記複数のMOSトランジスタの欠陥を検査することを特徴とする請求項1乃至6、9いずれか1項記載の半導体装置の検査方法。前記行列状に配置された複数の第1のコンタクトのうち、第1の方向の各行に配置された第1のコンタクトのうち、少なくとも一つの第1のコンタクトと、前記第2のコンタクトと、に電子線を照射し、電子線が照射されているか否かを問わず、各行に配置された第1のコンタクトのうち、任意の一つのコンタクトから観測される2次電子線像を観測することにより、電子線が照射されておらず、及び/又、2次電子線を観測していない第1のコンタクトを含む各第1のコンタクトに対応するMOSトランジスタの欠陥を検査することを特徴とする請求項5又は6記載の半導体装置の検査方法。前記第2の金属配線パターンに電子線を照射し、電子線を照射していない前記複数の第1の金属配線パターンから観測される2次電子像を観測することにより前記複数のMOSトランジスタの欠陥を検査することを特徴とする請求項7又は8記載の半導体装置の検査方法。半導体基板の上に設けられ、其々ソースとドレインが互いに直列に接続された複数のMOSトランジスタと、前記複数のMOSトランジスタの上面を覆う絶縁膜と、前記絶縁膜の上から複数の前記MOSトランジスタのソースドレイン領域にそれぞれ達する第1のコンタクトと、前記複数のMOSトランジスタとは離れた位置に設けられたコンタクトであって前記絶縁膜の上から前記各MOSトランジスタのゲートに共通に接続された第2のコンタクトと、を有する半導体装置の検査方法であって、前記複数の第1のコンタクトのうち、一部の第1のコンタクト、及び前記第2のコンタクトに電子線を照射し、前記複数のMOSトランジスタを導通させ、前記複数の第1のコンタクトのうちいずれかの第1のコンタクトについて2次電子像を観測し、前記複数のMOSトランジスタの欠陥の有無を検査する第1の検査工程と、前記第1の検査工程によって欠陥有と判定された場合、前記第2のコンタクトには電子線を照射せずに、前記複数の第1のコンタクトに電子線を照射し、前記電子線が照射された第1のコンタクトから観測される2次電子像を観測することにより、前記複数のMOSトランジスタのうち、不良欠陥の存在するMOSトランジスタを絞り込む第2の検査工程と、を有することを特徴とする半導体装置の検査方法。半導体基板の第1導電型領域の表面に細長に設けられた第2導電型領域と、前記細長の第2導電型領域を複数箇所で横切ることにより前記細長の第2導電型領域にソースとドレインが直列に接続された複数のMOSトランジスタを形成するゲート配線と、前記複数のMOSトランジスタと前記ゲート配線との表面を覆う絶縁膜と、前記絶縁膜の表面から前記複数のMOSトランジスタのソースドレイン領域にそれぞれ設けられた複数の第1のコンタクトと、前記絶縁膜の表面から前記ゲート配線に接続された第2のコンタクトと、を形成する第1の製造工程と、前記複数の第1のコンタクトのうち、一部の第1のコンタクト、及び前記第2のコンタクトに電子線を照射し、前記電子線が照射された第1のコンタクトから観測される2次電子像を観測することにより、対応する第1のコンタクトに電子線が照射されていない前記MOSトランジスタを含む前記複数のMOSトランジスタの欠陥を検査する第1の検査工程と、前記複数の第1のコンタクト毎に設けられ、それぞれ対応する前記第1のコンタクトに接続された複数の第1の金属配線パターンと、前記第2のコンタクトに接続された第2の金属配線パターンと、をさらに形成する第2の製造工程と、前記第2の金属配線パターンに電子線を照射し、前記電子線が照射されていない前記複数の第1の金属配線パターンから観測される2次電子像を観測することにより前記複数のMOSトランジスタの欠陥を検査する第2の検査工程と、を含むことを特徴とする半導体装置の製造方法。前記複数のMOSトランジスタは、それぞれ検査用MOSトランジスタであり、前記検査用MOSトランジスタとは別に、前記半導体装置は、最終製品の半導体装置としての機能の一部を担う複数の第2のMOSトランジスタを含み、前記第1の製造工程は、前記複数の第2導電型領域と同時に前記第2のMOSトランジスタのトランジスタ領域を形成する工程と、前記ゲート配線と同時に前記第2のMOSトランジスタのゲートを形成する工程と、前記絶縁膜と同時に前記第2のMOSトランジスタの表面を覆う絶縁膜を形成する工程と、前記複数の第1のコンタクトと同時に前記第2のMOSトランジスタのソースドレインコンタクトを形成する工程と、を含み、前記第2の製造工程は、前記第1の金属配線パターンと同時に前記第2のMOSトランジスタのソースドレインコンタクトに接続された金属配線を形成する工程と、を含むことを特徴とする請求項14記載の半導体装置の製造方法。しかしながら、特許文献1に記載されているような従来の電子線検査方法では、コンタクトプラグを全領域検査しなければならず、欠陥密度が減少してきた場合、有効なデータを取るためには、長時間の検査が必要となり、効率のよいデータ取得ができない。また、DRAM工程では重要な拡散層へのリーク不良も検出できない。また、従来の電子線検査方法では、1箇所の不良に対して、コンタクトプラグの輝度変化は1箇所であり、全領域を検査する必要がある。また、非接続コンタクトプラグが、リークしているか否かのみを見ているため、通常コンタクトプラグが、拡散層へリークしている場合、ゲートとショートしている場合については、検出不可能である。本発明の第1の視点によれば、半導体基板の第1導電型領域の表面に細長に設けられた第2導電型領域と、前記細長の第2導電型領域を複数箇所で横切ることにより前記第2導電型領域にソースとドレインが直列に接続された複数のMOSトランジスタを形成するゲート配線と、前記複数のMOSトランジスタと前記ゲート配線との表面を覆う絶縁膜と、前記絶縁膜の表面から前記複数のMOSトランジスタのソースドレイン領域にそれぞれ設けられた複数の第1のコンタクトと、前記絶縁膜の表面から前記ゲート配線の各領域に共通に接続された第2のコンタクトと、を有する半導体装置が提供される。本発明の第2の視点によれば、前記第1の視点の半導体装置において、前記複数の第1のコンタクトのうち一部の第1のコンタクトと、前記第2のコンタクトと、に電子線を照射し、一部の第1のコンタクトから観測される2次電子像を観測することにより、対応する第1のコンタクトに電子線が照射されていない前記MOSトランジスタを含む前記複数のMOSトランジスタの欠陥を検査する半導体装置の検査方法が提供される。本発明の第3の視点によれば、半導体基板の上に設けられ其々ソースとドレインが互いに直列に接続された複数のMOSトランジスタと、前記複数のMOSトランジスタの上面を覆う絶縁膜と、前記絶縁膜の上から複数の前記MOSトランジスタのソースドレイン領域にそれぞれ達する第1のコンタクトと、前記複数のMOSトランジスタとは離れた位置に設けられたコンタクトであって前記絶縁膜の上から前記各MOSトランジスタのゲートに共通に接続された第2のコンタクトと、を有する半導体装置の検査方法であって、前記複数の第1のコンタクトのうち、一部の第1のコンタクト、及び前記第2のコンタクトに電子線を照射し、前記複数のMOSトランジスタを導通させ、前記複数の第1のコンタクトのうちいずれかの第1のコンタクトについて2次電子像を観測し、前記複数のMOSトランジスタの欠陥の有無を検査する第1の検査工程と、前記第1の検査工程によって欠陥有と判定された場合、前記第2のコンタクトには電子線を照射せずに、前記複数の第1のコンタクトに電子線を照射し、前記電子線が照射された第1のコンタクトから観測される2次電子像を観測することにより、前記複数のMOSトランジスタのうち、不良欠陥の存在するMOSトランジスタを絞り込む第2の検査工程と、を有する半導体装置の検査方法が提供される。本発明の第4の視点によれば、半導体基板の第1導電型領域の表面に細長に設けられた第2導電型領域と、前記細長の第2導電型領域を複数箇所で横切ることにより前記細長の第2導電型領域にソースとドレインが直列に接続された複数のMOSトランジスタを形成するゲート配線と、前記複数のMOSトランジスタと前記ゲート配線との表面を覆う絶縁膜と、前記絶縁膜の表面から前記複数のMOSトランジスタのソースドレイン領域にそれぞれ設けられた複数の第1のコンタクトと、前記絶縁膜の表面から前記ゲート配線に接続された第2のコンタクトと、を形成する第1の製造工程と、前記複数の第1のコンタクトのうち、一部の第1のコンタクト、及び前記第2のコンタクトに電子線を照射し、前記電子線が照射された第1のコンタクトから観測される2次電子像を観測することにより、対応する第1のコンタクトに電子線が照射されていない前記MOSトランジスタを含む前記複数のMOSトランジスタの欠陥を検査する第1の検査工程と、前記複数の第1のコンタクト毎に設けられ、それぞれ対応する前記第1のコンタクトに接続された複数の第1の金属配線パターンと、前記第2のコンタクトに接続された第2の金属配線パターンと、をさらに形成する第2の製造工程と、前記第2の金属配線パターンに電子線を照射し、前記電子線が照射されていない前記複数の第1の金属配線パターンから観測される2次電子像を観測することにより前記複数のMOSトランジスタの欠陥を検査する第2の検査工程と、を含む半導体装置の製造方法が提供される。本発明の第1の視点によれば、いずれか1つの第1のコンタクトと第2のコンタクトに電子線を照射し、任意の第1のコンタクトの2次電子像を観測することにより複数の第1のコンタクトの電子線検査を行うことが可能な半導体装置が得られる。本発明の第2の視点によれば、直接電子線を照射していない第1のコンタクトについても電子線検査を行うことが可能な半導体装置の検査方法が得られる。本発明の第3の視点によれば、さらに、複数の第1のコンタクトのうち、実際に欠陥が発生している第1のコンタクトを容易に特定することができる。本発明の第4の視点によれば、製造工程の途中でキラー欠陥が存在するか否かを容易に検査することが可能な半導体装置の製造方法が得られる。ここで、本明細書において、発明の説明に用いる技術用語について、定義をしておく。本明細書において、コンタクトとは、コンタクトプラグのことを言う。コンタクトホールを意味する場合は、コンタクトホールと記載する。また、特に導電型を固定せずに、第1導電型、第2導電型と言う場合、その半導体装置において、P型とN型の領域が存在する場合は、P型又はN型の領域のうち、一方の領域が第1導電型であり、他方の領域が第2導電型である。すなわち、本明細書において、第1導電型と第2導電型は、互いに逆導電型である。次に、実施形態の具体的な詳細な説明に入る前に、本発明の実施形態の概要について説明する。なお、概要の説明において、付記する図面参照符号は専ら実施形態の理解を助けるための例示であり、図示の態様に限定することを意図するものではない。図1、図2に示すように、本発明の一実施形態の半導体装置100は、半導体基板の第1導電型領域図2の101の表面に細長に設けられた第2導電型領域102と、細長の第2導電型領域を複数箇所で横切ることにより第2導電型領域にソースとドレインが直列に接続された複数のMOSトランジスタを形成するゲート配線103、104と、複数のMOSトランジスタとゲート配線との表面を覆う絶縁膜図2の111と、絶縁膜の表面から前記複数のMOSトランジスタのソースドレイン領域にそれぞれ設けられた複数の第1のコンタクト105と、絶縁膜の表面から前記ゲート配線の各領域に共通に接続された第2のコンタクト106と、を有する。上記半導体装置によれば、一つの第2導電型領域102に設けられた複数の第1のコンタクト105のうち、少なくとも1つの第1のコンタクト105と、第2のコンタクトに電子線を照射することにより、一つの第2導電型領域102に直列に形成された複数のMOSトランジスタを第2のコンタクトに与えた電子線の電荷により導通させることができる。当該第2導電型領域102に設けられた第1のコンタクト105のうち、いずれかの第1のコンタクト105にリークがあれば、電子線を照射することにより与えた電荷がその第1のコンタクト105からリークするので、2次電子像として観測することができる。たとえば、図4に示すように、241、242、243、244の位置にある第1のコンタクト105のいずれかにリーク欠陥が存在する場合、MOSトランジスタは導通状態にあることから、241、242、243、244からはいずれもリーク欠陥から電荷が抜けた明るい2次電子コントラスト像を観測することができる。電子線を照射するのは、241~244の位置に相当する第1のコンタクト105のうち、任意の一つの第1のコンタクト105に電子線を照射すれば、十分であり、241~244のうち、任意の一つの2次電子像を観測することにより、241~244のうち、いずれかの第1のコンタクト105にリーク欠陥が存在することが確認できる。電子線を照射する第1のコンタクトと観測する第1のコンタクトは、同一のコンタクトであってもよいし、MOSトランジスタを介して接続されている第1のコンタクトであれば、異なる第1のコンタクトであってもよい。本発明において下記の形態が可能である。[形態1]第1の視点のとおり、半導体基板の第1導電型領域の表面に細長に設けられた第2導電型領域と、前記細長の第2導電型領域を複数箇所で横切ることにより前記第2導電型領域にソースとドレインが直列に接続された複数のMOSトランジスタを形成するゲート配線と、前記複数のMOSトランジスタと前記ゲート配線との表面を覆う絶縁膜と、前記絶縁膜の表面から前記複数のMOSトランジスタのソースドレイン領域にそれぞれ設けられた複数の第1のコンタクトと、前記絶縁膜の表面から前記ゲート配線の各領域に共通に接続された第2のコンタクトと、を有する半導体装置。[形態2]前記ゲート配線は、前記第2導電型領域を3箇所以上で横切ることにより、前記第2導電型領域には、3個以上ソースとドレインが直列に接続されたMOSトランジスタが形成されていることが好ましい。[形態3]複数の第1の方向に延在する前記第2導電型領域が前記半導体基板の前記第1導電型領域の表面に形成され、前記ゲート配線は、前記各第2導電型領域を複数箇所で横切ることにより前記各第2導電型領域にソースとドレインが直列に接続された前記複数のMOSトランジスタがそれぞれ形成され、前記絶縁膜は、前記各第2導電型領域にそれぞれ設けられた複数のMOSトランジスタと前記ゲート配線との表面を覆い、前記第1のコンタクトが前記各第2導電型領域に設けられた複数のMOSトランジスタにそれぞれ設けられていることが好ましい。[形態4]前記複数の第2導電型領域の間に絶縁領域が設けられ、前記ゲート配線は前記第1の方向に延在する複数の第2導電型領域とそれぞれ第2の方向で複数の個所で交差することにより、前記複数のMOSトランジスタは、前記第1の方向と前記第2の方向にマトリクス状に形成され、第1の方向にはソースとドレインが直列に接続され、第2の方向には前記絶縁領域によりソースドレイン領域が互いに絶縁されていることが好ましい。[形態5]前記複数の第1のコンタクトは、前記第1の方向及び前記第2の方向に行列状に形成され、前記第2のコンタクトは、前記第2の方向に形成された複数の第1のコンタクトの列のうち、いずれかの列の延長線上に形成されていることが好ましい。[形態6]前記第2の方向に形成された複数の第1のコンタクトの列のうち、いずれかの列の延長線状の両端に第2のコンタクトが複数設けられていることが好ましい。[形態7]前記複数の第1のコンタクト毎に設けられ、それぞれ対応する前記第1のコンタクトに接続された複数の第1の金属配線パターンと、前記第2のコンタクトに接続された第2の金属配線パターンと、をさらに備えることが好ましい。[形態8]前記半導体基板の表面に設けられた第1又は第2導電型領域である第3導電性領域と、をさらに備え、前記第3導電性領域は、前記第2の金属配線パターンに接続されていることが好ましい。[形態9]前記複数のMOSトランジスタ及び前記第1及び第2のコンタクトが検査用のパターンであってもよい。[形態10]第2の視点のとおり、前記複数の第1のコンタクトのうち一部の第1のコンタクトと、前記第2のコンタクトと、に電子線を照射し、一部の前記第1のコンタクトから観測される2次電子像を観測することにより、対応する第1のコンタクトに電子線が照射されていない前記MOSトランジスタを含む前記複数のMOSトランジスタの欠陥を検査する半導体装置の検査方法。[形態11]前記行列状に配置された複数の第1のコンタクトのうち、第1の方向の各行に配置された第1のコンタクトのうち、少なくとも一つの第1のコンタクトと、前記第2のコンタクトと、に電子線を照射し、電子線が照射されているか否かを問わず、各行に配置された第1のコンタクトのうち、任意の一つのコンタクトから観測される2次電子線像を観測することにより、電子線が照射されておらず、及び/又、2次電子線を観測していない第1のコンタクトを含む各第1のコンタクトに対応するMOSトランジスタの欠陥を検査することが好ましい。[形態12]前記第2の金属配線パターンに電子線を照射し、電子線を照射していない前記複数の第1の金属配線パターンから観測される2次電子像を観測することにより前記複数のMOSトランジスタの欠陥を検査することが好ましい。[形態13]第3の視点のとおり、半導体基板の上に設けられ、其々ソースとドレインが互いに直列に接続された複数のMOSトランジスタと、前記複数のMOSトランジスタの上面を覆う絶縁膜と、前記絶縁膜の上から複数の前記MOSトランジスタのソースドレイン領域にそれぞれ達する第1のコンタクトと、前記複数のMOSトランジスタとは離れた位置に設けられたコンタクトであって前記絶縁膜の上から前記各MOSトランジスタのゲートに共通に接続された第2のコンタクトと、を有する半導体装置の検査方法であって、前記複数の第1のコンタクトのうち、一部の第1のコンタクト、及び前記第2のコンタクトに電子線を照射し、前記複数のMOSトランジスタを導通させ、前記複数の第1のコンタクトのうちいずれかの第1のコンタクトについて2次電子像を観測し、前記複数のMOSトランジスタの欠陥の有無を検査する第1の検査工程と、前記第1の検査工程によって欠陥有と判定された場合、前記第2のコンタクトには電子線を照射せずに、前記複数の第1のコンタクトに電子線を照射し、前記電子線が照射された第1のコンタクトから観測される2次電子像を観測することにより、前記複数のMOSトランジスタのうち、不良欠陥の存在するMOSトランジスタを絞り込む第2の検査工程と、を有する半導体装置の検査方法。[形態14]第4の視点のとおり、半導体基板の第1導電型領域の表面に細長に設けられた第2導電型領域と、前記細長の第2導電型領域を複数箇所で横切ることにより前記細長の第2導電型領域にソースとドレインが直列に接続された複数のMOSトランジスタを形成するゲート配線と、前記複数のMOSトランジスタと前記ゲート配線との表面を覆う絶縁膜と、前記絶縁膜の表面から前記複数のMOSトランジスタのソースドレイン領域にそれぞれ設けられた複数の第1のコンタクトと、前記絶縁膜の表面から前記ゲート配線に接続された第2のコンタクトと、を形成する第1の製造工程と、前記複数の第1のコンタクトのうち、一部の第1のコンタクト、及び前記第2のコンタクトに電子線を照射し、前記電子線が照射された第1のコンタクトから観測される2次電子像を観測することにより、対応する第1のコンタクトに電子線が照射されていない前記MOSトランジスタを含む前記複数のMOSトランジスタの欠陥を検査する第1の検査工程と、前記複数の第1のコンタクト毎に設けられ、それぞれ対応する前記第1のコンタクトに接続された複数の第1の金属配線パターンと、前記第2のコンタクトに接続された第2の金属配線パターンと、をさらに形成する第2の製造工程と、前記第2の金属配線パターンに電子線を照射し、前記電子線が照射されていない前記複数の第1の金属配線パターンから観測される2次電子像を観測することにより前記複数のMOSトランジスタの欠陥を検査する第2の検査工程と、を含む半導体装置の製造方法。[形態15]前記複数のMOSトランジスタは、それぞれ検査用MOSトランジスタであり、前記検査用MOSトランジスタとは別に、前記半導体装置は、最終製品の半導体装置としての機能の一部を担う複数の第2のMOSトランジスタを含み、前記第1の製造工程は、前記複数の第2導電型領域と同時に前記第2のMOSトランジスタのトランジスタ領域を形成する工程と、前記ゲート配線と同時に前記第2のMOSトランジスタのゲートを形成する工程と、前記絶縁膜と同時に前記第2のMOSトランジスタの表面を覆う絶縁膜を形成する工程と、前記複数の第1のコンタクトと同時に前記第2のMOSトランジスタのソースドレインコンタクトを形成する工程と、を含み、前記第2の製造工程は、前記第1の金属配線パターンと同時に前記第2のMOSトランジスタのソースドレインコンタクトに接続された金属配線を形成する工程と、を含むことが好ましい。以下に具体的な実施の形態について、図面を参照してさらに詳しく説明する。[第1の実施形態]図11は、第1の半導体装置100の製造工程とその製造工程の途中で行われる欠陥検査を示す製造工程フローチャートである。図11の流れに沿って、半導体装置の製造工程とその途中で行われる欠陥検査について説明する。まず、半導体装置100について、コンタクトプラグ工程まで製造するステップS1。図1は、コンタクトプラグ工程まで製造した半導体装置100の平面図である。また、図2は、図1におけるA-A断面を矢印の方から見た断面図である。図1、図2に示すように第1の実施形態による半導体装置100は、P型半導体基板101のX方向に伸びる複数のN型高濃度領域102が形成されている。なお、半導体基板自体は必ずしもP型である必要はなく、P型半導体基板101は、N型半導体基板の表面に設けられたP型ウェル領域101であってもよい。X方向に伸びる複数設けられたN型高濃度領域102をそれぞれ横切ってY方向の伸びる複数のゲート配線103が設けられている。N型高濃度領域102をゲート配線103が横切る位置には、それぞれMOSトランジスタのゲートが形成されている。すなわち、X方向に伸びる複数のN型高濃度領域102が設けられ、各N型高濃度領域102を横切りY方向伸びる複数のゲート配線103が設けられ、N型高濃度領域102をゲート配線103が横切る位置には、それぞれMOSトランジスタのゲートが形成されているので、半導体基板100の表面には、電流の流れる方向をX方向とするMOSトランジスタがマトリクス状に形成されている。表面にゲート配線103が設けられていないN型高濃度領域102は、MOSトランジスタのソース又はドレインとなる領域である。さらに、各N型高濃度領域102のY方向の間を絶縁するSTIによる絶縁領域107が設けられている。絶縁領域107によりマトリクス状に形成された各MOSトランジスタのソースドレイン領域は、Y方向には互いに絶縁されている。また、Y方向に配線された各ゲート配線103は、X方向に配線されたゲート配線104により相互に接続されている。従って、各ゲート配線103は相互にゲート配線104により接続され、すべて同電位になる。なお、ゲート配線104は、マトリクス状に形成された複数のMOSトランジスタを間に挟んで、Y方向の両側にX方向に配線されている。さらに、図2に示すように、各MOSトランジスタのソースドレイン及びゲート配線103、104の表面を覆う絶縁膜111が設けられている。また、各MOSトランジスタのソースドレインとなる領域には、第1のコンタクトプラグコンタクトであるソースドレインコンタクト105が絶縁膜111の表面からMOSトランジスタのソースドレインとなるN型高濃度領域102に達するように設けられている。また、図2の断面図には、表われないが、図1に示すとおり、マトリクス状に形成された複数のMOSトランジスタを挟んでY方向の両側に設けられたゲート配線104には、それぞれ第2のコンタクトプラグコンタクトであるゲートコンタクト106が絶縁膜111の表面からゲート配線に達するように設けられている。図11のフローチャートに示すとおり、ステップ1でコンタクトプラグ工程まで製造が終わった半導体装置100について、ステップS2でコンタクト検査を行う。コンタクト検査は、SEMScanningElectronMicroscope式検査装置を用い、図1、図2に示すゲートコンタクト106及び一部のソースドレインコンタクト105に電子線を照射し、ソースドレインコンタクト105から観測される2次電子量を計測することによって行う。なお、この2次電子量2次電子像の観測は、半導体装置100に照射する電子の加速電圧を低く制御し、照射電子により半導体装置に印加する電荷より2次電子により放出される電荷が多くなるように制御することにより、半導体装置100の表面を正に帯電させた状態で2次電子像の観測を行う。ここで、第1の実施形態において、観測される2次電子像について説明をする前に、参考のため、試料である半導体装置の帯電状態と観測される2次電子像の関係について一般的な説明をしておく。図13は、半導体装置等の試料に対して、照射する電子線の加速電圧と試料の帯電量を示す図である。図13aにおいて、横軸は、半導体装置等の試料に対して照射する電子線の加速電圧LEである。また、縦軸は、照射する電荷量と2次電子として放出する電荷量の比σを帯電量として表している。σが1より大きいときは、照射する電子の負の電荷量より2次電子として放出する負の電荷量の方が大きく、試料が正に帯電している状態を示す。また、σが1より小さいときは、照射する電子の負の電荷量が2次電子として放出する負の電荷量より大きく、試料が負に帯電する状態を示す。また、図13bは、正に帯電している状態を説明する図であり、図13cは、負に帯電している状態を説明する図である。図13aにおいて、照射する電子線の加速電圧LEがE1より絶対値が小さい場合は、半導体装置の表面からほとんど2次電子は放出されないので、試料は負に帯電する図13c参照。加速電圧LEの絶対値がE1より大きく、かつ、E2より小さい場合は、照射する電子線により負に帯電する電荷量より、2次電子として放出する電荷量の方が大きくなるので、この場合は、電子線の照射により試料を正に帯電させることができる図13b参照。加速電圧LEの絶対値がE2より大きければ、照射する電子線により負に帯電する電荷量の方が、2次電子として放出する電荷量の方より大きくなるので、試料は負に帯電する図13c参照。次に、表1と表2に半導体装置のN型高濃度N領域、ゲート、P型高濃度P領域に接続された導体を負と正に帯電させたときに観測される2次電子像の濃度を示す。表1に示すようにN型高濃度N領域に接続されたプラグコンタクトや配線などの導体が負に帯電した場合、N型高濃度N領域との接続が正常であれば、電子は、N型高濃度領域N領域へ拡散し、N型高濃度領域からさらに半導体基板等へ拡散するので、負の帯電状態は解消され、2次電子として放出される電荷量は少なく、暗い2次電子像が観測される。プラグコンタクトや配線などの導体とN型高濃度領域N領域との接続がオープン不良であれば、導体に照射された電荷はそのまま導体に蓄積し、2次電子として放出されるので、明るい2次電子像を観測することができる。一方、プラグコンタクトや配線などの導体にショート不良があった場合には、導体に照射された電荷はショート箇所を通じて放出され、元の導体は帯電しないので、2次電子として放出される電荷は少なく、暗い2次電子像が観測される。この場合は、導体とN型高濃度領域N領域との接続が正常である場合と識別することは困難である。また、プラグコンタクトや配線などの導体とゲート配線との接続が正常であった場合とゲート配線との接続がオープンであった場合は、負の電荷はそのまま蓄積するので、明るい2次電子像を観測することができる。これに対して、プラグコンタクトや配線などの導体がショート不良を起こしていた場合は、ショート箇所に電荷が逃げていくので、負の帯電が蓄積することはなく、2次電子として放出される電荷は少なくなるので暗い2次電子像が観測される。したがって、一般的にゲート配線に接続されるプラグコンタクトや配線などの導体のショート不良の検出は可能であるが、オープン不良の検出は難しい。P型高濃度P領域に接続されたプラグコンタクトや配線などの導体を負に帯電させた場合、電子はP型高濃度P領域では少数キャリアであるため、帯電した電子はN型高濃度N領域に比べて拡散しにくいが、P型高濃度P領域へ若干拡散する。従って、一部の帯電した電子は、拡散せずに、2次電子として放出されるため、明るさが中間レベルの2次電子像として観測される。一方、プラグコンタクトや配線の導体とP型高濃度P領域との接続がオープン不良であれば、P型高濃度P領域へ拡散する電子が存在しないため、照射された電子は2次電子として放出される明るい2次電子像が観測される。プラグコンタクトや配線の導体にショート不良がある場合は、照射された電子は、ショート箇所に流れ、負の電荷は蓄積されないのでほとんど2次電子は放出されないので、暗い2次電子像が観測される。表2には、N領域、Gate、P領域に接続された導体を正帯電させたときに観測される2次電子像を示す。N型高濃度N領域に接続されたプラグコンタクト又は配線などの導体が正に帯電した場合、N型高濃度N領域との接続が正常であれば、電子は、N型高濃度N領域に拡散するので、暗い2次電子像が観測される。また、N型高濃度N領域に接続されるべきプラグコンタクト又は配線などの導体にオープン不良が存在する場合は、より暗い2次電子像が観測され、N型高濃度N領域に接続されるべきプラグコンタクト又は配線などの導体にショート不良が存在した場合には、明るい2次電子像が観測される。また、ゲート配線に接続されたプラグコンタクト又は配線などの導体が正に帯電した場合、ゲート配線との接続が正常であれば、暗い2次電子像が観測される。また、ゲート配線に接続されるべきプラグコンタクト又は配線などの導体にオープン不良が存在する場合は、より暗い2次電子像が観測され、ゲート配線に接続されるべきプラグコンタクト又は配線などの導体にショート不良が存在した場合には、明るい2次電子像が観測される。さらに、P型高濃度P領域に接続されたプラグコンタクト又は配線などの導体が正に帯電した場合、P型高濃度P領域との接続が正常であれば、明るい2次電子像が観測される。また、P型高濃度P領域に接続されるべきプラグコンタクト又は配線などの導体にオープン不良が存在する場合は、より暗い2次電子像が観測され、P型高濃度P領域に接続されるべきプラグコンタクト又は配線などの導体にショート不良が存在した場合には、明るい2次電子像が観測される。以上の一般的な電子線を照射したときの試料の帯電状態と観測される2次電子像の説明を基に、第1の実施形態の説明に戻って説明を続ける。図3は、第1の実施形態におけるコンタクト検査図11のステップS2において、半導体装置100のコンタクトに異常がない場合に観測される2次電子像のイメージ図である。図3における2次電子像観測領域214~274は、図1におけるソースドレインコンタクト105、ゲートコンタクト106の位置にそれぞれ相当する。2次電子像観測領域214~274のうち、214と274がゲートコンタクト106の位置に対応し、その他の2次電子像観測領域221~264がソースドレインコンタクト105の位置に対応する。なお、2次電子像として観測される画像ではないが、図1との対応を示すため、図3には、図1のN型高濃度領域102、ゲート配線103、104を細破線により薄く図示している。図3において、201は、電子線を照射する領域である。図13を用いて説明したように、領域201が電子線の照射により正に帯電するように照射する電子線の加速電圧を調整する。すると、表2を用いて説明したように、ゲート配線103、104に接続されているゲートコンタクト106が存在する箇所214、274からは、最も暗い2次電子像が観測される。また、表2に示すとおり、N型高濃度領域102に接続されているソースドレインコンタクト105が存在する箇所224、234、244、254、264からは、暗い2次電子像が観測される。半導体装置100の表面を正に帯電となる加速電圧で検査を行うと、通常ソースドレインコンタクト105は逆バイアスとなり、電子が放出されず電位コントラストでは暗コントラストとなるためである。ただし、相対的には、224、234、244、254、264より214、274の方がより暗い2次電子像が観測される。さらに、ゲートコンタクト1062次電子像214、274が観測される箇所が正に帯電することにより、ゲート配線103、104も正に帯電し、マトリクス状に形成されている各MOSトランジスタNMOSトランジスタは、導通状態になる。従って、NMOSトランジスタを介してつながっているN型高濃度領域102の各領域はほぼ同電位になる。すると、電子線を直接照射したソースドレインコンタクト1052次電子像224、234、244、254、264が観測される箇所に限られず、直接電子線を直接照射していないソースドレインコンタクト105図3の領域221~223、231~233、241~243、251~253、261~263からも領域224、234、244、254、264と同程度の2次電子像が観測される。また、図11のステップS2のコンタクト検査において、ゲート配線ポリシリ配線103、104の接続には問題はなく、いずれかのソースドレインコンタクト105にコンタクトショートがあった場合は、図4に図示するような2次電子像が観察される。図4の2次電子像について説明する。電子線を照射する領域201は、図3に示すコンタクトに異常がない場合に照射する領域201と同一である。また、図4において、図3と同一である部分は、同一の符号を付し、重複する説明は省略する。図4において、図3と異なる部分について説明する。図4において、2次電子像観測領域214~274のうち、領域241、242、243、244は、他のソースドレインコンタクト105に相当する位置から観測される2次電子像211~224、231~234、251~254、261~264に比べると明コントラストの領域として観測される。表2に示すとおり、半導体基板の表面を正に帯電させた場合において、N型高濃度N領域へ接続するコンタクトにショートが発生している場合に相当する。リーク不良部では、PN間のリークがある為、P型半導体基板P型ウェル領域101から電子が放出され、電位コントラスト明となるためである。その上で、ゲートコンタクト106上に電子線を照射することによって、ゲートをオン状態にすることで、PN接合間に電荷が流れ拡散層N型高濃度領域102でつながったコンタクト全てがP型半導体基板P型ウェル領域101と同電位となり電位コントラスト明となる。すなわち、2次電子像観測領域241~244は、ゲートコンタクト1062次電子像214、274が観測される箇所が正に帯電することにより、ゲート配線103、104も正に帯電する。さらに、NMOSトランジスタのソースドレイン領域となる2次電子像観測領域241~244はNMOSトランジスタが導通状態となるため、互いに同電位となり、電子線が直接照射されている領域244の他、電子線が直接照射されていない領域241、242、243も領域244とほぼ同電位に帯電する。従って、2次電子像観測領域241~244のうちいずれかのソースドレインコンタクト105にショートによる不良が存在する場合には、領域241~244のいずれからも同様な明るい2次電子像が得られる。一方、領域211~224、231~234、251~254、261~264は、暗コントラストであるので、領域241~244のいずれかのソースドレインコンタクト105にショートによる不良が存在し、領域211~224、231~234、251~254、261~264のソースドレインコンタクト105には、ショート不良が存在しないことが確認できる図11のステップS3。なお、マトリクス状に設けられた各ソースドレインコンタクト105のうち、MOSトランジスタを通じて互いにソースとドレインが接続されているソースドレインコンタクト105のうち、任意の一つのソースドレインコンタクト105に電子線を照射すれば、他のソースドレインコンタクト105には電子線を照射する必要はない。ゲートコンタクト106に電子線を照射し、正に帯電するように制御し、ゲート配線103、104を正に帯電させ、各NMOSトランジスタを導通させるように制御しているためである。また、2次電子像観測領域について、MOSトランジスタのソース、ドレインとして直列に接続されているソースドレイン領域のうち、任意の一つのソースドレインコンタクト105に相当する2次電子像観測領域を観測すれば十分である。MOSトランジスタのソース、ドレインとして直列に接続されているソースドレイン領域から観測される2次電子像は互いにほぼ等しいコントラストになるからである。図11のフローチャートに戻って説明を続ける。ステップS3において、図4に示すようにいずれかのソースドレインコンタクト105に相当する2次電子像観測領域から明コントラストの2次電子像が観測された場合には、明コントラストが観測されたソースドレインコンタクト105とMOSトランジスタを介して直列に接続されているいずれかのソースドレインコンタクト105に不良キラー欠陥が存在することが確認できる。ただし、ステップS3では、MOSトランジスタを介して直列に接続されているソースドレインコンタクト105のいずれかに不良キラー欠陥が存在することまではわかるが、どのソースドレインコンタクト105に不良が存在するかまでは、不明である。この不良解析が必要である場合には、ステップS4へ進む。図5は、図4に示すようなコンタクトリークの存在を推認する2次電子像が観測された場合に、図11のステップS4の不良コンククトを特定する検査をおこなったときに観察される2次電子像のイメージ図である。図5では、図4において、コンタクトリークの存在を推認する明コントラストの2次電子像が観測された行X方向のソースドレインコンタクト105にのみ電子線を照射している領域202。すなわち、電子線照射領域202は、図4において、明コントラストの2次電子像が観測された領域241~244に等しい。また、図5では、ゲートコンタクト106が存在する領域214、274には電子線を照射していない。従って、図5では、ゲート配線104、105は電子線の照射により影響を受けず、電荷が蓄積することはないので、各MOSトランジスタは非導通の状態に維持され、ソースドレインコンタクト105毎に独立してコンタクトリークを確認することができる。図5の例では、領域242のみが明コントラストとして観測できるので、領域242のソースドレインコンタクト105にリーク不良が存在し、領域241、243、244のソースドレインコンタクト105には、リーク不良は存在しないことが確認できる。図11のフローチャートに戻って説明を続けると、ステップS4により不良コンタクトが特定できたので、必要に応じて、ステップS11に進み、設計工程や製造工程にフィードバックをかけることができる。また、ステップS2のコンタクト検査において、ステップS5に示すようにソースドレインコンタクト105には異常はなく、ゲートコンタクト106に異常が存在する場合には、図6に示すような2次電子像が観測される。図6において、電子線照射領域201、2次電子像観測領域214~274は、図3、図4と同一の領域であるので重複する説明は省略する。また、電子線照射領域201が正に帯電するように照射する電子線の加速電圧を制御することも図3の説明で述べたとおりである。図6に示すように、ゲートコンタクト106が存在する位置に相当する2次電子像観測領域214、274から明るい2次電子像が観測されている点が、正常な場合の図3に示す2次電子像と異なっている。表2を用いて説明したように、ゲートにショート不良が存在する場合には、明るい2次電子像が観測される。図6に示すようにゲートコンタクト106が存在する2次電子像観測領域214、274から明るい2次電子像が観測される場合は、ゲートにショート不良が存在すると考えられる。そのような場合は、図11のステップ11に進み、必要に応じて、製造工程、設計工程にフィードバックをかけることができる。図11の製造フローチャートにおいて、ステップS2のコンタクト検査に異常がなかった場合は、ステップS6に進み、第1金属配線工程まで製造を進める。図7は、第1金属配線工程まで終了した後の半導体装置100Aの平面図であり、図8は、そのA-A断面を矢印の方向から見た断面図である。図7の半導体装置100Aでは、図1の半導体装置100では図示していなかったP型又はN型の高濃度半導体領域121を図示している。高濃度半導体領域121はP型であってもN型であってもどちらであってもよい。高濃度半導体領域121は、マトリクス状に設けたMOSトランジスタのY方向の両側に設けたゲート配線104に対してさらにY方向の両側の外側に設けている。また、半導体装置100Aでは、図1に示す半導体装置100のソースドレインコンタクト105の表面に金属配線122を設けている。さらに、ゲートコンタクト106の表面には、金属配線123を設け、金属配線123は図示しないコンタクトを介して高濃度半導体領域121に接続されている。図8の断面図に示すように金属配線122は、ソースドレインコンタクト105によりNMOSトランジスタのソースドレインとなるN型高濃度領域102に接続されている。さらに、半導体装置100Aの金属配線122、123が存在しない領域の表面は、絶縁膜112で覆われている。また、図8の断面図には表われないが、図7の金属配線123は、ゲートコンタクト106を介してゲート配線104に接続され、金属配線123は、さらに図示しないコンタクトを介してP型又はN型の高濃度半導体領域121に接続されている。すなわち、図1のコンタクト工程までしか進んでいない段階では、高濃度半導体領域121は、ゲート配線104とは接続されていない無関係な領域であったが、金属配線工程まで製造工程を進めることにより、ゲート配線104は高濃度半導体領域121に接続されている。図7、8に示す第1金属配線工程までの製造が完了した場合には、図11の製造フローチャートにおいて、ステップS7のM1検査第1金属配線の検査を実施する。M1検査は、半導体装置100Aの特定の領域に電子線を照射し、半導体装置100Aの表面を正に帯電させ、2次電子像を観察するようにより行う。図9は、図7の半導体装置100Aにおける金属配線検査において、異常がなかった場合に観察される2次電子像のイメージ図である。図9の図示する範囲は、おおよそ図7の平面図に相当する範囲である。図9において、参考のため、図7におけるN型高濃度領域102、ゲート配線103、104を細破線により薄く示す。図9において、301は、電子線照射領域である。314~374は、2次電子像観測領域である。このうち、領域314、374は、金属配線123の存在する領域に相当し、領域321~324、331~334、341~344、351~354、361~364はそれぞれ金属配線122の存在する領域に相当する。照射する電子線の加速電圧を電子線照射領域が正に帯電するように制御して電子線を照射すると、半導体装置100Aが正常である場合には、P型又はN型の高濃度半導体領域に接続されている金属配線123が存在する領域314、374は、明るい2次電子像が観測され、それ以外の金属配線122が存在する領域321~324、331~334、341~344、351~354、361~364は、暗い2次電子像が観測される。一方、金属配線検査図11のステップS7のM1検査において、ゲート配線103とソースドレインコンタクト105との間にショート不良があった場合には、図10に示すような2次電子像が観測される。図10では、不良がない図9と異なり領域341~344が明るく表示されている。これは、領域341~344に相当するいずれかのソースドレインコンタクト105とゲート配線103、104がショート不良を起こしていることを示している。金属配線検査M1検査では、ゲートコンタクト106を介してゲート配線103、104に接続された金属配線123に相当する領域314、374が正帯電するように電子線を照射している。従って、マトリクス状に形成されたNMOSトラジスタのゲートはすべて正に帯電し、NMOSトランジスタはすべて導通するように制御される。従って、MOSトランジスタによって接続されたN型高濃度領域102のソースドレイン領域はほぼ同電位になるように制御される。従って、領域341~344のいずれかに相当するソースドレイン領域とゲート配線103、104との間にショート不良がある場合は、表2のN型高濃度領域にショート不良が存在する場合に相当し、領域341~344のうち、実際にショート欠陥のあるソースドレイン領域以外のソースドレイン領域に相当する領域341~344からも明るい2次電子像が観測される。図10に示すような2次電子像が観測された場合には、図5を用いて説明したのと同じ方法により、領域314、374には、電子線を照射せずに、各MOSトランジスタをオフの状態に制御し、領域341~344に電子線を照射することにより、ソースドレインコンタクトとゲート配線とのショート不良が実際に発生している箇所を特定することができる。その不良解析の結果は、図11のステップS8、S11に示すとおり、必要に応じて関連性のある設計工程、製造工程へフィードバックし、製造工程の歩留まりや、設計品質、製造品質をさらに高めることができる。さらに、図11の製造フローチャートにおいて、金属配線検査M1検査において、異常がなかった場合には、最終製造工程まで半導体装置の製造を進め、最終検査を行って、問題がなければ、製品として出荷することができきる。なお、半導体装置100、100Aの本来のレイアウトパターンに図1や図7に示すレイアウトパターンが存在すれば、そのレイアウトパターンを用いてコンタクト検査や金属配線M1検査を行うことができる。また、図1や図7に示すレイアウトパターンを検査用のテストパターンとして半導体装置の一部のレイアウトに設けることができる。さらに、実際に製品となる半導体装置チップ内のレイアウトパターンには、図1や図7に示すレイアウトパターンが存在しない場合であっても、同一ウェーハの別チップや同一製造ロットの別ウェーハに図1や図7に示すレイアウトパターンを設けることにより、欠陥検査を容易に行うことができる。すなわち、N型高濃度領域102と実際に製品となるNMOSトランジスタのソースドレイン領域トランジスタ領域、ソースドレインコンタクト105と製品となるNMOSトランジスタのソースドレインコンタクト等を同時に形成することにより、図1や図7に示す検査用テストパターンを用いて実際に製品となる半導体装置のキラー欠陥の存在可能性を調べることができる。なお、上記実施形態では、第1導電型領域がP型領域、第2導電型領域がN型領域であり、NMOSトランジスタのゲートを正に帯電させて導通させる実施形態を最も好ましい実施形態として説明したが、第1導電型領域をN型領域、第2導電型領域をP型領域とし、トランジスタをPMOSトランジスタとして、ゲートを負に帯電させて導通させるものであってもよい。さらには、NMOSトランジスタやPMOSトランジスタを常時オン状態となるデプレッションMOSトランジスタとして形成し、NMOSデプレッショントランジスタのゲートに電子線を照射することにより負に帯電させてNMOSデプレッショントランジスタを非導通に制御したり、PMOSデプレッショントランジスタのゲートに電子線を照射することにより正に帯電させてPMOSデプレッショントランジスタを非導通に制御することも可能である。MOSトランジスタがデプレッショントランジスタである場合、ゲートを帯電させない状態では、導通状態となるので、いずれかのコンタクトに不良があれば、MOSトランジスタのゲートを介してつながった拡散層は、すべてほぼ同電位となり、同じ明度の2次電子像が観測できる。その結果、いずれかのトランジスタに欠陥が存在する場合は、デプレッショントランジスタのゲートを帯電NMOSデプレッショントランジスタの場合は負に帯電、PMOSデプレッショントランジスタの場合は正に帯電させて、デプレッショントランジスタを非導通に制御し、欠陥が生じているトランジスタを特定することも可能である。本発明の全開示特許請求の範囲及び図面を含むの枠内において、さらにその基本的技術思想に基づいて、実施例ないし実施例の変更調整が可能である。また、本発明の特許請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、特許請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。