ダイシング溝により個片化され、かつ回路面に形成された第1の電極パッドをそれぞれ有する複数の第1のチップ領域と、前記第1の電極パッドを露出させるように、前記複数の第1のチップ領域の回路面にそれぞれ設けられた第1の感光性表面保護膜兼接着剤層とを有する第1の半導体ウエハを用意する工程と、ダイシング溝により個片化され、かつ回路面に形成された第2の電極パッドをそれぞれ有する複数の第2のチップ領域と、前記第2の電極パッドを露出させるように、前記複数の第2のチップ領域の回路面にそれぞれ設けられた第2の感光性表面保護膜兼接着剤層とを有する第2の半導体ウエハの回路面を、前記第2の電極パッドを露出させた前記第1のチップ領域と前記第2のチップ領域とのチップ積層体を複数形成するように、前記第1のチップ領域と前記第2のチップ領域とを位置合せしつつ、前記第1の半導体ウエハの非回路面に前記第2の感光性表面保護膜兼接着剤層を介して積層する工程とを具備することを特徴とする積層型半導体装置の製造方法。請求項1記載の半導体装置の製造方法において、前記第1の半導体ウエハを用意する工程は、ハーフカット状態のダイシング溝により区分された前記複数の第1のチップ領域と、前記複数の第1のチップ領域の回路面にそれぞれ設けられた第1の感光性表面保護膜兼接着剤層とを有する前記第1の半導体ウエハを、前記回路面に前記第1の感光性表面保護膜兼接着剤層を介して貼付された支持基板で保持する工程と、前記支持基板に保持された前記第1の半導体ウエハの非回路面を研削し、前記複数の第1のチップ領域をそれぞれ個片化する工程とを具備し、前記第2の半導体ウエハを積層する工程は、ハーフカット状態のダイシング溝により区分された前記複数の第2のチップ領域と、前記複数の第2のチップ領域上にそれぞれ設けられた第2の感光性表面保護膜兼接着剤層とを有する前記第2の半導体ウエハの回路面を、前記支持基板に保持された前記第1の半導体ウエハの非回路面に、前記第2の感光性表面保護膜兼接着剤層を用いて接着する工程と、前記支持基板に前記第1の半導体ウエハを介して保持された前記第2の半導体ウエハの非回路面を研削し、前記複数の第1のチップ領域をそれぞれ個片化する工程とを具備することを特徴とする積層型半導体装置の製造方法。請求項2記載の積層型半導体装置の製造方法において、前記第2の感光性表面保護膜兼接着剤層は、前記第2の電極パッドを露出させると共に、前記第2の電極パッド側に隣接する前記チップ積層体の前記第1のチップ領域と重ならないように設けられた開口部を有することを特徴とする積層型半導体装置の製造方法。請求項1ないし請求項3のいずれか1項記載の積層型半導体装置の製造方法において、前記第1の半導体ウエハと前記第2の半導体ウエハとの積層物を、前記第2の半導体ウエハの非回路面に貼付された支持テープで保持する工程と、前記複数のチップ積層体を前記支持テープからピックアップする工程とを具備することを特徴とする積層型半導体装置の製造方法。ダイシング溝により個片化され、かつ回路面に形成された第1の電極パッドをそれぞれ有する複数の第1のチップ領域と、前記第1の電極パッドを露出させるように、前記複数の第1のチップ領域の回路面にそれぞれ設けられた第1の感光性表面保護膜兼接着剤層とを有する第1の半導体ウエハを用意する工程と、ハーフカット状態のダイシング溝により区分され、かつ回路面に形成された第2の電極パッドをそれぞれ有する複数の第2のチップ領域と、前記第2の電極パッドを露出させるように、前記複数の第2のチップ領域の回路面にそれぞれ設けられた第2の感光性表面保護膜兼接着剤層とを有する第2の半導体ウエハを、前記回路面に前記第2の感光性表面保護膜兼接着剤層を介して貼付された支持基板で保持する工程と、前記支持基板に保持された前記第2の半導体ウエハの非回路面を研削し、前記複数の第2のチップ領域をそれぞれ個片化する工程と、前記第1の電極パッドを露出させた前記第1のチップ領域と前記第2のチップ領域とのチップ積層体を複数形成するように、前記第1のチップ領域と前記第2のチップ領域とを位置合せしつつ、前記支持基板に保持された前記第2の半導体ウエハの非回路面を前記第1の半導体ウエハの回路面に前記第1の感光性表面保護膜兼接着剤層を用いて接着する工程と、前記第2の半導体ウエハの回路面から前記支持基板を剥離する工程とを具備することを特徴とする積層型半導体装置の製造方法。本発明が解決しようとする課題は、複数の半導体チップを積層する際の工数やコストを低減することによって、積層型半導体装置の製造コストを低減することを可能にした積層型半導体装置の製造方法を提供することにある。実施形態による積層型半導体装置の製造方法は、ダイシング溝により個片化され、かつ回路面に形成された第1の電極パッドをそれぞれ有する複数の第1のチップ領域と、第1の電極パッドを露出させるように、複数の第1のチップ領域の回路面にそれぞれ設けられた第1の感光性表面保護膜兼接着剤層とを有する第1の半導体ウエハを用意する工程と、ダイシング溝により個片化され、かつ回路面に形成された第2の電極パッドをそれぞれ有する複数の第2のチップ領域と、第2の電極パッドを露出させるように、複数の第2のチップ領域の回路面にそれぞれ設けられた第2の感光性表面保護膜兼接着剤層とを有する第2の半導体ウエハの回路面を、第2の電極パッドを露出させた前記第1のチップ領域と第2のチップ領域とのチップ積層体を複数形成するように、第1のチップ領域と第2のチップ領域とを位置合せしつつ、第1の半導体ウエハの非回路面に第2の感光性表面保護膜兼接着剤層を介して積層する工程とを具備としている。以下、実施形態の積層型半導体装置の製造方法について、図面を参照して説明する。第1の実施形態図1は第1の実施形態の積層型半導体装置の製造方法における第1の半導体ウエハの準備工程を示す図、図2は第1の実施形態の積層型半導体装置の製造方法における第2の半導体ウエハの積層工程からチップ積層体のピックアップ工程までを示す図である。図3は第1の実施形態における第1のチップ領域を拡大して示す図、図4は第1の実施形態における第1のチップ領域に対する第2のチップ領域のオフセット量を説明するための図、図5は第1の実施形態における第1の半導体ウエハの第1のチップ領域と第2の半導体ウエハの第2のチップ領域との積層状態を拡大して示す図である。まず、図1aに示すように、第1の半導体ウエハ1の回路面表面1aに感光性を有する第1の表面保護膜兼接着剤層2を形成する。第1の半導体ウエハ1は複数の第1のチップ領域X1を有しており、各チップ領域X1の回路面1aには半導体回路や配線層等を有する半導体素子部図示せずが形成されている。複数の第1のチップ領域X1間には、それぞれダイシング領域Dが設けられている。第1の半導体ウエハ1はダイシング領域Dに沿って切断される。第1の半導体ウエハ1を切断して第1のチップ領域X1を個片化することによって、複数のチップ領域X1に相当する半導体チップが作製される。表面保護膜兼接着剤層2は、第1のチップ領域X1の回路面表面を保護すると共に、第1のチップ領域X1に基づく半導体チップを他の半導体チップと積層する際に接着剤として機能するものである。さらに、表面保護膜兼接着剤層2は感光性を有しているため、露光現像工程でパターにングすることが可能とされている。このような感光性を有する表面保護膜兼接着剤層2には、露光現像工程を可能にする感光性と、半導体ウエハ間の接着を可能にする接着性や再接着性等を有するフェノール樹脂やポリイミド樹脂等の熱硬化性もしくは熱可塑性樹脂が適用される。第1の表面保護膜兼接着剤層2は、例えば感光性、接着性、再接着性等を有する樹脂組成物感光性接着剤樹脂組成物を第1の半導体ウエハ1の回路面1aにスピンコート法等により塗布した後、この樹脂組成物の塗布膜を乾燥溶剤の除去等させることにより形成される。表面保護膜兼接着剤層2の形成材料としては、例えば20~40質量のフェノール樹脂と10質量以下の感光剤と10質量以下の界面活性剤と30~80質量の溶剤とを含有する樹脂組成物や、30~80質量のフェノール樹脂と10質量以下の感光剤と20~40質量の架橋剤と10質量以下の界面活性剤とを含有する樹脂組成物等が挙げられる。次に、図1bに示すように、表面保護膜兼接着剤層2を所望のパターンを有するフォトマスクを用いて露光した後、表面保護膜兼接着剤層2の種類や特性に応じた現像液で現像処理することによって、表面保護膜兼接着剤層2に開口部3を所望のパターンで形成する。開口部3は半導体ウエハ1のダイシング領域Dを露出させるように形成される。さらに、各チップ領域X1の回路面には、図3に示すように電極パッド4が設けられている。電極パッド4は他の半導体チップや配線基板、リードフレーム等の回路基材との接続部となる。このため、第1の表面保護膜兼接着剤層2には、ダイシング領域Dに加えて電極パッド4を露出させるように、開口部3が形成される。図3において、電極パッド4はチップ領域X1に基づく半導体チップの1つの外形辺に沿って配置されている。次いで、図1cに示すように、第1の半導体ウエハ1に回路面表面1a側から溝5を形成する。溝5は、開口部3により第1の表面保護膜兼接着剤層2を除去したダイシング領域Dを、例えばその幅に応じた刃厚を有するブレードで切削することにより形成される。溝5の深さは、第1の半導体ウエハ1の厚さより浅く、かつ半導体チップの完成時の厚さより深く設定される。すなわち、第1の半導体ウエハ1にハーフカット状態の溝5を形成する。溝5はエッチング等で形成してもよい。このような深さの溝ダイシング溝5を第1の半導体ウエハ1に形成することによって、複数のチップ領域X1はそれぞれ半導体チップの完成厚さに応じた状態で区分される。次に、図1dに示すように、ハーフカット状態のダイシング溝5を形成した第1の半導体ウエハ1の回路面1aに、第1の表面保護膜兼接着剤層2を介して支持基板6を貼付する。支持基板6は図示を省略した粘着層を有しており、この粘着層を用いて支持基板6を第1の表面保護膜兼接着剤層2を介して第1の半導体ウエハ1の回路面1aに貼付する。支持基板6は、後工程で半導体ウエハ1の非回路面裏面1bを研削する際の保持体として機能すると共に、非回路面1bの研削工程でチップ領域X1を個片化した後の半導体ウエハ1の形状ウエハ形状を維持するものである。支持基板6としては、半導体基板、ガラス基板、セラミックス基板、樹脂基板等が用いられる。次いで、図1eに示すように、支持基板6に保持された第1の半導体ウエハ1の非回路面裏面1bを研削および研磨する。半導体ウエハ1の非回路面1bは、例えばラッピング定盤を用いて機械的に研削され、続いて研磨定盤を用いて研磨例えばドライポリッシングされる。半導体ウエハ1の非回路面1bの研削研磨工程は、回路面1a側から形成したダイシング溝5に達するように実施される。このように、第1の半導体ウエハ1の非回路面1bを研削することによって、各チップ領域X1はそれぞれ個片化される。半導体ウエハ1の分割には、いわゆる先ダイシング工程が適用される。この段階において、各チップ領域X1が個片化されているものの、半導体ウエハ1は支持基板6で保持されているため、全体的にはウエハ形状が維持されている。すなわち、図1eに示すように、ダイシング溝5により個片化された複数の第1のチップ領域X1と、第1のチップ領域X1にそれぞれ設けられた第1の表面保護膜兼接着剤層2とを有し、全体形状としてはウエハ形状が維持されている第1の半導体ウエハ1が作製される。第1の表面保護膜兼接着剤層2は、上述したようにチップ領域X1に設けられた電極パッド4を露出させるように形成されている。個片化されたチップ領域X1間には、ダイシング溝5の幅に相当する隙間が存在している。第1の半導体ウエハ1の作製工程は先ダイシング工程に限られるものではなく、レーザ光によるダイシング工程等を適用してもよい。次に、図2aに示すように、ハーフカット状態のダイシング溝7と、このダイシング溝7により区分された複数の第2のチップ領域X2と、第2のチップ領域X2の回路面にそれぞれ設けられた第2の表面保護膜兼接着剤層8とを有する第2の半導体ウエハ9を用意する。このような第2の半導体ウエハ9は、図1に示した第1の半導体ウエハ1の作製工程と同様に、表面保護膜兼接着剤層8の形成工程a、表面保護膜兼接着剤層8の露光現像工程b、第2の半導体ウエハ9のハーフダイシング工程cを順に実施することにより作製される。第2の表面保護膜兼接着剤層8は、第1の表面保護膜兼接着剤層2と同様な樹脂材料で形成されており、同様な機能や性質等を有している。第2の半導体ウエハ9のチップ領域X2の回路面には、第1の半導体ウエハ1のチップ領域X1と同様に、電極パッド図2では図示せずが設けられている。このため、第2の表面保護膜兼接着剤層8には、第1の表面保護膜兼接着剤層2と同様に、ダイシング領域Dと電極パッドを露出させるように開口部10が形成される。後述するように、第2の半導体ウエハ9の回路面9aは、後工程で第1の半導体ウエハ1の非回路面1bにオフセットされた状態で接着される。このため、開口部10の形状は第2の半導体ウエハ9のオフセット量を含む形状とすることが好ましい。この点については後に詳述する。次いで、図2bに示すように、ハーフカット状態のダイシング溝7を有する第2の半導体ウエハ9を、支持基板6に保持された第1の半導体ウエハ1と積層する。第2の半導体ウエハ9と第1の半導体ウエハ1との積層は、第2の半導体ウエハ9のチップ領域X2の回路面に設けられた第2の表面保護膜兼接着剤層8を用いて、第2の半導体ウエハ9の回路面9aを第1の半導体ウエハ1の非回路面1aに接着することにより実施される。このように、第2の表面保護膜兼接着剤層8は、第2のチップ領域X2の回路面を保護する機能に加えて、第2の半導体ウエハ9を第1の半導体ウエハ1に接着する接着剤として機能するものである。第1の半導体ウエハ1と第2の半導体ウエハ9とは、表面保護膜兼接着剤層8の種類や性質に応じた処理例えばキュア処理や熱圧着処理等により接着される。なお、3枚以上の半導体ウエハを積層する場合には、全ての半導体ウエハを積層した後にキュア処理等の接着処理を実施してもよい。第1の半導体ウエハ1と第2の半導体ウエハ9との積層工程は、第1のチップ領域X1と第2のチップ領域X2とのチップ積層体を複数形成するように実施される。第2のチップ領域X2は、第1のチップ領域X1の下方に積層された状態で、電極パッドへのワイヤボンディング等による接続を可能にする必要がある。このため、第1のチップ領域X1と第2のチップ領域X2とは、電極パッドを露出するように階段状に積層される。すなわち、第2のチップ領域X2は第1のチップ領域X1に対してオフセットされた状態で積層される。第2のチップ領域X2のオフセット量について、図4を参照して説明する。第2のチップ領域X2の回路面には、第1のチップ領域X1と同様に、直径dを有する電極パッド11が形成されている。電極パッド11は、その中心が第2のチップ領域X2の端部から距離L1だけ離れた位置に形成されている。さらに、電極パッド11に接続用の金属ワイヤをボンディングするにあたって、第1のチップ領域X1がボンディングツールキャピラリ等の昇降を阻害しないように、ボンディングツールの直径と積層位置のずれに対する余裕距離等を考慮して、第1のチップ領域X1を電極パッド11の中心から距離L2の位置に配置する必要がある。従って、第1のチップ領域X1に対する第2のチップ領域X2のオフセット量は、第2のチップ領域X2の端部から電極パッド11の中心までの距離L1と、電極パッド11の中心から第1のチップ領域X1の端部までの距離L2との和L1L2となる。例えば、電極パッド11の直径dを100μmとした場合に、第2のチップ領域X2の端部から電極パッド11の中心までの距離L1を180μm、ワイヤボンディングに必要な電極パッド11の中心から第1のチップ領域X1の端部までの距離L2を130μmとすると、第2のチップ領域X2は第1のチップ領域X1の端部から310μmオフセットさせて配置されることになる。これによって、第1のチップ領域X1と階段状に積層された第2のチップ領域X2の電極パッド11に対してワイヤボンディングすることができる。ところで、第2の表面保護膜兼接着剤層8の開口部10を第1の表面保護膜兼接着剤層2の開口部3と同様な形状とすると、開口部10の開口幅はダイシング領域Dの幅と第2のチップ領域X2の端部から電極パッド11の端部までの距離L3と電極パッド11の直径dとを足した距離となる。つまり、第2の表面保護膜兼接着剤層8は第2のチップ領域X2の端部から距離L3直径dの位置に形成されることになる。第2のチップ領域X2の電極パッド11に対するワイヤボンディング性を確保するためには、開口部10の形状はダイシング領域Dの幅と電極パッド11を露出させるのに必要な第2のチップ領域X2の端部からの距離L3dとを考慮して決定すればよい。ここで、階段状に積層された1つのチップ積層体において、第2のチップ領域X2は上述したように第1のチップ領域X1に対してオフセットされているため、第1のチップ領域X1が第2のチップ領域X2に対して悪影響を及ぼすことはない。ただし、第2のチップ領域X2のオフセット量によっては、第2の電極パッド11側に隣接するチップ積層体の第1のチップ領域X11図中、二点鎖線で示すが第2のチップ領域X2上に位置することになる。このため、開口部10の形状によっては、第2のチップ領域X2上に本来の積層チップとなる第1のチップ領域X1のみならず、隣接するチップ積層体の第1のチップ領域X11の一部が表面保護膜兼接着剤層8で接着されることになる。これは後述するチップ積層体のピックアップ工程に悪影響を及ぼすおそれがある。そこで、第2の表面保護膜兼接着剤層8の開口部10は、図5に示すように、ダイシング領域Dと第2の電極パッド11とを露出させると共に、第2の電極パッド11側に隣接するチップ積層体の第1のチップ領域11と重ならないような開口形状を有することが好ましい。第2の表面保護膜兼接着剤層8の開口部10の具体的な開口幅Wは、第2の半導体ウエハ9のダイシング領域Dの幅と第2のチップ領域X2のオフセット量L1L2との和から第1の半導体ウエハ1のダイシング領域Dを引いた値DL1L2-D、すなわち第2のチップ領域X2のオフセット量L1L2より広くなるように設定することが好ましい。これによって、第2のチップ領域X2上に隣接するチップ積層体の第1のチップ領域X11の一部が接着されることを防止することができる。次に、図2cに示すように、支持基板6に第1の半導体ウエハ1を介して保持された第2の半導体ウエハ9の非回路面裏面9bを研削する。第2の半導体ウエハ9の非回路面9bの研削は、第1の半導体ウエハ1と同様にして実施される。第2の半導体ウエハ9の非回路面裏面9bを研削することによって、チップ領域X2はそれぞれ個片化される。ただし、第2の半導体ウエハ9は第1の半導体ウエハ1を介して支持基板6で保持されているため、全体的にはウエハ形状が維持されている。すなわち、図2cに示すように、ダイシング溝それに基づく隙間7により個片化された第2のチップ領域X2と、第2のチップ領域X2にそれぞれ設けられた第2の表面保護膜兼接着剤層8とを有し、全体形状としてはウエハ形状が維持されている第2の半導体ウエハ9の回路面9aを、第2の電極パッド11を露出させた第1のチップ領域X1と第2のチップ領域X2とのチップ積層体を複数形成するように、第1の半導体ウエハ1の非回路面1bに第2の表面保護膜兼接着剤層8を介して接着することができる。このようにして、第1の半導体ウエハ1のチップ領域X1と第2の半導体ウエハ9のチップ領域X2とを積層したチップ積層体12を作製する。チップ積層体12は第1の半導体ウエハ1と第2の半導体ウエハ9とを積層することにより作製されるため、第1および第2の半導体ウエハ1、9におけるチップ領域X1、X2の形成数に応じて一括して作製される。すなわち、第1のチップ領域X1と第2のチップ領域X2との積層をウエハレベルで実施しているため、チップ積層に要する工数やコストを削減することができる。さらに、半導体ウエハ1、9の分割に先ダイシングを適用しているため、半導体ウエハ9の貼り替え等に要する工数も削減することができる。チップ積層体12を第1のチップ領域X1と第2のチップ領域X2とで構成する場合には、第1の半導体ウエハ1と第2の半導体ウエハ9との積層物をチップ積層体12のピックアップ工程に送る。3枚以上のチップを積層したチップ積層体12を作製する場合には、半導体ウエハの準備工程図2a、半導体ウエハの積層工程図2b、半導体ウエハの非回路面の研削工程図2cを繰り返し行うことによって、図2dに示すように、第2の半導体ウエハ9の非回路面9bに第3の表面保護膜兼接着剤層13を介して第3の半導体ウエハ14を接着する。このような工程を繰り返すことによって、必要数のチップを積層したチップ積層体12を得ることができる。チップ積層体12のピックアップ工程においては、まず半導体ウエハの積層物図2eは第1、第2および第3の半導体ウエハ1、9、14の積層物を示すを、ピックアップ用の支持シート15に貼付する。具体的には、最下段の半導体ウエハの非回路面図2eでは第3の半導体ウエハ14の非回路面14bを支持シート15に貼付する。支持シート15としては、例えば紫外線硬化型粘着テープ例えば、ポリエチレンやポリプロピレンのようなポリオレフィン樹脂、ポリ塩化ビニル樹脂等からなる基材シートに紫外線硬化型樹脂からなる粘着層を形成したテープが用いられる。そして、半導体ウエハの積層物から支持基板6を剥離した後、チップ積層体12を支持シート15から順にピックアップする。チップ積層体12はその積層枚数に応じて剛性が上がっているため、半導体チップを1枚ずつピックアップする場合に比べて、割れや欠け等の発生を抑制することができる。また、ピックアップ時の突き上げ速度等を高めることができるため、ピックアップに要する工数等も削減可能となる。チップ積層体12のピックアップは、チップ積層体12の階段方向下段から上段に向かう方向と同方向図2eの矢印Y方向に順に実施することが好ましい。これによって、隣接するチップ積層体12の干渉等によるピックアップ不良の発生を抑制することができる。なお、支持シート15を引き伸ばすことで、チップ積層体12の間隔を十分に広げることができる場合には、この限りではない。支持シート15からピックアップされたチップ積層体12は、例えば図6に示すように配線基板16上に実装される。図6は、チップ積層体12を構成する各半導体チップ12a、12b、12cと配線基板16とを金属ワイヤ17で電気的に接続すると共に、チップ積層体12を金属ワイヤ17等と共に封止樹脂層18により封止した半導体パッケージ19を示している。配線基板16の下面側には、図示を省略した外部電極が設けられる。半導体パッケージ19には各種公知の構成を適用することができる。例えば、チップ積層体12を実装する回路基材は、リードフレーム等であってもよい。図7に示すように、半導体パッケージ20は途中で階段方向を逆向きにした2段もしくはそれ以上のチップ積層体12A、12Bを有していてもよい。この場合、下側のチップ積層体12Aを配線基板16上に実装してワイヤボンディングを実施した後、上側のチップ積層体12Bを積層すればよい。下側のチップ積層体12Aと上側のチップ積層体12Bとの接着は、例えば下側のチップ積層体12Aの最上段チップ12a上に塗布もしくは貼り付けた接着剤21を使用して実施することができる。さらに、半導体ウエハのチップ領域やダイシング領域の形状等を工夫することによって、図8に示すようなチップ積層体12や図9に示すようなチップ積層体12を得ることも可能である。第2の実施形態図10は第2の実施形態の積層型半導体装置の製造方法における第1の半導体ウエハの準備工程を示す図、図11は第2の実施形態の積層型半導体装置の製造方法における第2の半導体ウエハの積層工程からチップ積層体のピックアップ工程までを示す図である。第2の実施形態においては、まず図10aに示すように、ハーフカット状態のダイシング溝31と、このダイシング溝31により区分された複数の第1のチップ領域X1と、第1のチップ領域X1の回路面にそれぞれ設けられた第1の表面保護膜兼接着剤層32とを有する第1の半導体ウエハ33を用意する。第1の半導体ウエハ33は、第1の実施形態における第1および第2の半導体ウエハ1、9の準備工程と同様にして作製される。すなわち、図1aに示した表面保護膜兼接着剤層の形成工程、図1bに示した表面保護膜兼接着剤層の露光現像工程、図1cに示した半導体ウエハのハーフダイシング工程を順に実施することによって、第1の半導体ウエハ33を作製する。第1の表面保護膜兼接着剤層32は、第1の実施形態で用いた表面保護膜兼接着剤層2、8と同様に、感光性を有する樹脂材料で形成されており、同様な機能や性質等を有するものである。第1の半導体ウエハ33のチップ領域X1の回路面には、図示を省略した電極パッドが設けられている。このため、第1の表面保護膜兼接着剤層32には、ダイシング領域Dと電極パッドを露出させるように開口部34が形成されている。第2の実施形態においては、第1の半導体ウエハ33が下段側に配置され、その回路面33aに上段側の半導体ウエハの非回路面が接着されることになる。従って、第1の半導体ウエハ33の開口部34の形状は、2段目の半導体ウエハのオフセット量を含む形状とすることが好ましい。具体的な形状は、第1の実施形態と同様とすることが好ましい。次に、図10bに示すように、ハーフカット状態のダイシング溝31を有する第1の半導体ウエハ33の回路面33aに、第1の表面保護膜兼接着剤層32を介して支持基板35を貼付する。支持基板35は、後工程で半導体ウエハ33の非回路面裏面33bを研削する際の保持体として機能すると共に、研削工程でチップ領域X1を個片化した後の半導体ウエハ33の形状を維持するものである。支持基板35としては、半導体基板、ガラス基板、セラミックス基板、樹脂基板等が用いられる。次いで、図10cに示すように、支持基板35に保持された第1の半導体ウエハ33の非回路面裏面33bを研削する。半導体ウエハ33の研削は、第1の実施形態と同様にして実施する。第1の半導体ウエハ33の非回路面33bを研削することによって、各チップ領域X1はそれぞれ個片化される。第1の半導体ウエハ33の分割には、いわゆる先ダイシング工程が適用される。この段階において、各チップ領域X1が個片化されているものの、第1の半導体ウエハ33は支持基板35で保持されているため、全体的にはウエハ形状が維持されている。すなわち、図10cに示すように、ダイシング溝31により個片化された複数のチップ領域X1と、チップ領域X1にそれぞれ設けられた表面保護膜兼接着剤層32とを有し、全体形状としてはウエハ形状が維持されている第1の半導体ウエハ33が作製される。第1の表面保護膜兼接着剤層32は、チップ領域X1に設けられた電極パッドを露出させる開口部34を有している。第1の半導体ウエハ1の作製工程は先ダイシング工程に限られるものではなく、レーザ光によるダイシング工程等を適用してもよい。次いで、図10dに示すように、個片化されたチップ領域X1を有する第1の半導体ウエハ33の非回路面33bを、ピックアップ用の支持シート36に貼付した後、支持基板35を剥離する。支持シート36としては、例えば紫外線硬化型粘着テープポリエチレンやポリプロピレンのようなポリオレフィン樹脂、ポリ塩化ビニル樹脂等からなる基材シートに紫外線硬化型樹脂からなる粘着層を形成したテープ等が用いられる。次に、第1の半導体ウエハ33の作製工程と同様な工程を実施して、図11aに示すように、支持基板37により保持された第2の半導体ウエハ38を作製する。第2の半導体ウエハ38は、ダイシング溝39により個片化された複数の第2のチップ領域X2と、第2のチップ領域X2にそれぞれ設けられた第2の表面保護膜兼接着剤層40とを有している。第2の半導体ウエハ38の全体形状は、支持基板37により維持されている。第2の表面保護膜兼接着剤層40は、第1の表面保護膜兼接着剤層32と同様な樹脂材料で形成されており、同様な機能や性質等を有している。また、第2の表面保護膜兼接着剤層40は、電極パッドを露出させる開口部41を有している。次いで、図11bに示すように、複数の第2のチップ領域X2を有する第2の半導体ウエハ38を、支持シート36に保持された第1の半導体ウエハ33上に積層する。第1の半導体ウエハ33と第2の半導体ウエハ38との積層は、第1の半導体ウエハ33のチップ領域X1の回路面に設けられた第1の表面保護膜兼接着剤層32を用いて、第2の半導体ウエハ38の非回路面38bを第1の半導体ウエハ33の回路面33aに接着することにより実施される。表面保護膜兼接着剤層32を用いた第1の半導体ウエハ33と第2の半導体ウエハ38との接着は、第1の実施形態と同様にして行うことが好ましい。第1の半導体ウエハ33と第2の半導体ウエハ38との積層は、第1のチップ領域X1と第2のチップ領域X2とのチップ積層体を複数形成するように実施される。第1のチップ領域X1は、その上方に第2のチップ領域X2が積層された状態で電極パッドへのワイヤボンディングを実施する必要がある。このため、第1のチップ領域X1と第2のチップ領域X2とは、電極パッドを露出するように階段状に積層される。すなわち、第2のチップ領域X2は第1のチップ領域X1に対してオフセットされた状態で積層される。第2のチップ領域X2のオフセット量は、第1の実施形態と同様とすることが好ましい。この後、図11cに示すように、第2の半導体ウエハ38から支持基板37を剥離する。このようにして、第1の半導体ウエハ33のチップ領域X1と第2の半導体ウエハ38のチップ領域X2とを積層したチップ積層体42を作製する図11c。チップ積層体42は、第1の半導体ウエハ33と第2の半導体ウエハ38とを積層することにより作製されるため、第1および第2の半導体ウエハ33、38におけるチップ領域X1、X2の形成数に応じて一括して作製される。すなわち、第1のチップ領域X1と第2のチップ領域X2との積層をウエハレベルで実施しているため、複数のチップ積層体42が一括して作製される。従って、チップ積層に要する工数やコストを削減することができる。チップ積層体42を第1のチップ領域X1と第2のチップ領域X2とで構成する場合には、第1の半導体ウエハ33と第2の半導体ウエハ38との積層物を、チップ積層体42のピックアップ工程に送る。3枚以上のチップを積層したチップ積層体42を作製する場合には、半導体ウエハの作製工程図11a、半導体ウエハの積層工程図11b、支持基板37の剥離工程図11cを繰り返すことで、図11dに示すように、第2の半導体ウエハ38の回路面38aに第3の半導体ウエハ43の非回路面43bを接着する。第3の半導体ウエハ44は、第1および第2の半導体ウエハ33、38と同様に、複数のチップ領域と表面保護膜兼接着剤層44とを有している。このような工程を繰り返すことで、必要数のチップを積層したチップ積層体42が得られる。チップ積層体42は、図11dに示すように、支持シート36から順にピックアップされる。チップ積層体42はその積層枚数に応じて剛性が上がっているため、半導体チップを1枚ずつピックアップする場合に比べて、割れや欠け等の発生を抑制することができる。また、ピックアップ時の突き上げ速度等を高めることができるため、ピックアップに要する工数等も削減可能となる。チップ積層体42のピックアップは、チップ積層体42の階段方向下段から上段に向かう方向と同方向図11dの矢印Y方向に順に実施することが好ましい。これによって、隣接するチップ積層体12の干渉等によるピックアップ不良の発生を抑制することができる。支持シート36を引き伸ばすことで、チップ積層体42の間隔を十分に広げることができる場合には、この限りではない。支持シート36からピックアップされたチップ積層体42は、第1の実施形態と同様に、配線基板やリードフレーム等の回路基材上に実装される。チップ積層体42を具備する半導体パッケージの構造は、第1の実施形態と同様である。また、第1の実施形態と同様に、2段もしくはそれ以上のチップ積層体を途中で階段方向を逆向きにして積層することも可能である。この場合の製造工程は第1の実施形態と同様に、下側のチップ積層体を回路基材上に実装してワイヤボンディングを実施した後、上側のチップ積層体を積層すればよい。さらに、半導体ウエハのチップ領域やダイシング領域の形状等を工夫することによって、図8や図9に示したようなチップ積層体を得ることも可能である。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。