ゲート電極層と、前記ゲート電極層上にゲート絶縁層と、前記ゲート絶縁層上にチャネル領域を含む半導体層と、前記半導体層上のバッファ層と、前記バッファ層上にソース電極層及びドレイン電極層とを含むトランジスタを有し、前記半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、前記バッファ層は、抵抗率が1Ωcmよりも大きい金属酸化物層であり、前記半導体層と前記ソース電極層及び前記ドレイン電極層とは前記バッファ層を介して電気的に接続することを特徴とする半導体装置。ゲート電極層と、前記ゲート電極層上にゲート絶縁層と、前記ゲート絶縁層上にチャネル領域を含む半導体層と、前記半導体層上のバッファ層と、前記バッファ層上にソース電極層及びドレイン電極層とを含むトランジスタを有し、前記半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、前記バッファ層は、酸化物絶縁材料を含む金属酸化物層であり、前記半導体層と前記ソース電極層及び前記ドレイン電極層とは前記バッファ層を介して電気的に接続することを特徴とする半導体装置。請求項1又は請求項2において、前記バッファ層は抵抗率の異なる複数の層で構成されることを特徴とする半導体装置。請求項1乃至3のいずれか一において、前記バッファ層の側面はテーパ形状を有することを特徴とする半導体装置。請求項1乃至4のいずれか一において、前記バッファ層の端部は、前記ソース電極層または前記ドレイン電極層の下端部の端面と前記半導体層のチャネル領域の間に存在していることを特徴とする半導体装置。ところで表示装置には各種の方式があり、液晶表示装置ではブルー相液晶が注目されている。また、電子ペーパーと呼ばれる表示装置では、コントラストを電気的に可変可能な媒体電子インクなどとも呼ばれているが用いられている。さらに、エレクトロルミネセンス材料を用いた自発光方式の表示装置も実用化が進展している。このような、新しい表示方式に対応するために、表示装置に用いられるトランジスタは、より高耐圧なものが求められている。本発明の一形態は、上記課題に鑑み、新規な構造の半導体装置あるいはその作製方法を提供することを課題とする。例えば、高電圧若しくは大電流で駆動されるトランジスタの信頼性向上を図ることを課題とする。本発明の一態様は、チャネル形成領域を形成する半導体層とソース電極層及びドレイン電極層との間にバッファ層が設けられたトランジスタを有する半導体装置である。バッファ層は、チャネル形成領域を形成する半導体層との接触抵抗を大きくするために、チャネル形成領域を形成する半導体層とソース電極層及びドレイン電極層との間にあって、特にドレイン端近傍の電界を緩和して、トランジスタの耐圧を向上させるように設けられる。当該半導体層は、シリコン半導体よりもバンドギャップの大きいワイドギャップ半導体材料が適用される。当該ワイドギャップ半導体材料として、金属酸化物でなる酸化物半導体材料が用いられる。酸化物半導体材料として好適なものは、酸化亜鉛を含む酸化物半導体材料であり、例えば、酸化亜鉛に加えて、ガリウム、インジウム若しくはスズなどの酸化物を含む酸化物半導体材料が適用される。チャネル形成領域を形成するための酸化物半導体層は、高純度化された真性若しくは実質的に真性型の酸化物半導体層とすることが好ましい。酸化物半導体に含まれる水素はキャリア濃度を増加させる要因となり得るので、これを5×1019cm-3以下、好ましくは5×1018cm-3以下とすることが好ましい。また、リチウム、ナトリウム、カリウム等のアルカリ金属あるいはアルカリ土類金属も酸化物半導体においては好ましくない元素であるので可能な限り含まれないようにすることが好ましい。特にアルカリ金属のうち、ナトリウムは酸化物半導体において、金属元素と酸素の結合を分断し、あるいは結合中に割り込むことで欠陥を生成し、トランジスタ特性の劣化例えば、ノーマリオン化しきい値の負へのシフト、移動度の低下等の要因となるためこれを低減することが好ましい。このような問題は、特に酸化物半導体中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体中の水素の濃度が5×1019cm-3以下、特に5×1018cm-3以下である場合には、アルカリ金属の濃度を十分に低くすることが強く求められる。例えば、酸化物半導体層におけるナトリウムの濃度は、5×1016cm-3以下、好ましくは1×1016cm-3以下、さらに好ましくは1×1015cm-3以下とするとよい。同じく、リチウムの濃度は5×1015cm-3以下、好ましくは1×1015cm-3以下、カリウムの濃度は5×1015cm-3以下、好ましくは1×1015cm-3以下とするとよい。高純度化された酸化物半導体層の抵抗は非常に高いものとなる。このような状況において耐圧不良が生ずるとすると、1ソース電極層及びドレイン電極層と酸化物半導体層との接触界面で起こると予想される前記電極層の酸化反応でドレインが実質的に失われてしまうことが考えられる。また、2バックチャネル側酸化物半導体層において、ゲート絶縁層とは反対側の面のチャネルエッチ部に水素、水酸基OH、水分H2Oが残存すると、この領域がn型化することで寄生チャネルが出来てしまい、この寄生チャネルが耐圧不良を引き起こす要因となる。よって、上記1に対しては、酸化物半導体層とソース電極層及びドレイン電極層とはn型若しくはn型のバッファ層を間に介して電気的に接続させることが好ましい態様となる。また、上記2に対しては、ソース電極層及びドレイン電極層と酸化物半導体層との間に設けるバッファ層で電界を緩和する構造とすることで、その対策がなされるようにする。例えば、バッファ層は、ソース電極層及びドレイン電極層と重なる領域から、チャネル形成領域に向けてひさし部が形成されるように、チャネル形成領域の側に向けて延在した形状とすることが好ましい。このようにひさし部が設けられることによって、ドレイン電極層の端部で電界が集中するのを防ぐことができ、電界緩和の効果を高めることができる。バッファ層は、チャネル形成領域と同様に酸化物材料を用いることが好ましい。酸化物材料同士を用いることでチャネル形成領域を形成する半導体層とバッファ層を積層させた構造としても、酸素のクロスコンタミネーションを防ぐことができる。また、酸化物半導体層とソース電極層及びドレイン電極層とが直接接触しない構造とすることで、酸化物半導体層から酸素が引き抜かれるような酸化反応を防止できる。バッファ層を形成する材料としては、インジウムの酸化物、亜鉛の酸化物、スズの酸化物又はこれらのいずれか二種以上を組み合わせた導電性の酸化物材料を用いることができる。バッファ層は、チャネル形成領域を形成する酸化物半導体層よりも抵抗率を低くすることが好ましい。このバッファ層はトランジスタの高耐圧化を図るために設けられるものであり、そのためバッファ層の抵抗率は、具体的には1Ωcm以上とすることが好ましい。バッファ層は、n-層とも呼べ、シリコンを用いたトランジスタにおけるLDD領域の一つであるn-層に相当する機能を持たせるものであり、酸化物半導体層との接触抵抗を大きくするために設けられる。本明細書では、抵抗率が1Ωcm以上の導電性の酸化物材料をバッファ層、即ちn-層と呼び、その抵抗率は、上記の導電性の酸化物材料に絶縁材料を混合させることによりに調整することができる。導電性の酸化物材料に混合する絶縁材料としては酸化物絶縁材料が好ましく、例えば酸化シリコンなどは素材として安定な物質であり好ましいものとなる。バッファ層は、チャネル形成領域を形成する半導体層と積層される構造を有するので、バッファ層の厚さを調整することによっても、この領域の抵抗値を調整することができる。バッファ層は、単層又は複数の層を積層して構成される。バッファ層を複数の層で構成する場合には、チャネル形成領域が形成される半導体層側から、段階的に若しくは連続的に抵抗率が低くなるようにすることが好ましい。このような積層バッファ層の構成は、電界の集中を緩和してトランジスタの耐圧を高めるように作用する。本発明の一態様によれば、チャネル形成領域を形成する半導体層とソース電極層及びドレイン電極層との間にバッファ層を設けることで、当該バッファ層が電界の集中を緩和して、トランジスタの耐圧を高めることができる。チャネル形成領域を形成する半導体層とバッファ層の双方を酸化物材料で構成することで、酸素のクロスコンタミネーションを防ぐことができ、トランジスタの動作の安定化、すなわちトランジスタの信頼性を高めることができる。バッファ層を複数の層でなる積層バッファ層とすることで、チャネル形成領域とドレイン電極層及びソース電極層との間における電界の集中を緩和してトランジスタの耐圧を高めることができる。以下では、本発明の実施の形態及び実施例について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。実施の形態1本実施の形態では、トランジスタ及びその作製工程について、図1及び図2を用いて説明する。図1Bは上面図であり、図1Aは図1Bにおける鎖線A-Bで切断した断面図である。図1A及び図1Bにおいて、絶縁表面を有する基板100上に、ゲート電極層101、ゲート絶縁層102、酸化物半導体層103、バッファ層107a、107b、ソース電極層又はドレイン電極層105a、105bを含むトランジスタ172が設けられている。バッファ層107a、107b、は、酸化物半導体層103とソース電極層の間に生じる恐れのある電界集中や、酸化物半導体層103とドレイン電極層の間に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑えることができる。また、図2は、バッファ層を積層とした他の例を示す断面図であり、図2において、絶縁表面を有する基板100上に、ゲート電極層101、ゲート絶縁層102、酸化物半導体層103、第1のバッファ層106a、106b、第2のバッファ層104a、104b、ソース電極層又はドレイン電極層105a、105bを含むトランジスタ173が設けられている。なお、図2において、図1Aと同じ箇所には同じ符号を用いる。第1のバッファ層106a、106b、及び第2のバッファ層104a、104bは、積層バッファ層として機能し、酸化物半導体層103とソース電極層の間に生じる恐れのある電界集中や、酸化物半導体層103とドレイン電極層の間に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑えることができる。バッファ層107a、107b、第1のバッファ層106a、106b、及び第2のバッファ層104a、104bの材料としては、In-Sn-O系、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系、In-Zn-O系、Sn-Zn-O系、Al-Zn-O系、In-O系、Sn-O系、Zn-O系の金属酸化物を適用することができ、その膜厚は100nm以上、具体的には、100nm以上1×105nm以下の範囲内で適宜選択する。それぞれ1重量、3重量、5重量、15重量、20重量のSiO2を含むIn-Sn-O系ターゲットを用いて成膜を行い、抵抗率を測定した結果を表1に示す。なお、成膜条件は、直径8インチのターゲットを用い、圧力0.4Pa、アルゴンガス流量50sccm、酸素ガス流量2sccm、電力1kWとした。図1の構造においては、SiO2を1重量以上20重量以下含むIn-Sn-O系ターゲットを用いて成膜を行いバッファ層107a、107bを形成する。従って、バッファ層107a、107bに含有するSiO2を1重量以上20重量以下に適宜調節することによって、バッファ層107a、107bの抵抗率を800μΩcm以上12105300μΩcm以下とすることができる。また、図2の構造においては、第1のバッファ層の抵抗率よりも第2のバッファ層の抵抗率を小さくし、例えば、スパッタ法を用いて、SiO2を15重量以上20重量以下含むIn-Sn-O系ターゲットを用いて成膜を行い第1のバッファ層106a、106bを形成し、SiO2を1重量以上15重量未満含むIn-Sn-O系ターゲットを用いて成膜を行い第2のバッファ層104a、104bを形成する。本実施の形態のバッファ層を有するトランジスタは、オフ電流が少なく、そのようなトランジスタを含む半導体装置は高い電気特性及び高信頼性を付与することができる。図1A、図1B、及び図2のトランジスタ172、173の作製方法の一例を以下に説明する。まず、基板100上にゲート電極層101、ゲート絶縁層102、及び酸化物半導体層103を形成する。基板100は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また基板100上に下地膜として絶縁膜を形成してもよい。下地膜としては、CVD法やスパッタ法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層、又は積層で形成すればよい。ゲート電極層101は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。ゲート電極層101は、スパッタ法や真空蒸着法で基板100上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。また、ゲート電極層101を積層構造とし、その一層として、In-Sn-O系、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系、In-Zn-O系、Sn-Zn-O系、Al-Zn-O系、In-O系、Sn-O系、Zn-O系の金属酸化物を用いてもよい。ゲート電極層101を積層構造とし、その一層として特に仕事関数の大きな材料であるインジウム、ガリウム、及び亜鉛を含む酸窒化物膜IGZON膜とも呼ぶを用いることが好ましい。インジウム、ガリウム、及び亜鉛を含む酸窒化物膜は、アルゴン及び窒素の混合ガス雰囲気下で成膜することにより得られる。ゲート絶縁層102は、CVD法やスパッタ法等を用いて、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イットリウム等を単層でまたは積層して形成することができる。酸化物半導体層103は、スパッタ法等を用いて、少なくとも亜鉛を含む金属酸化物ターゲットを用い、得られる膜厚を5nm以上50μm以下とする。金属酸化物ターゲットの代表例としては、四元系金属酸化物であるIn-Sn-Ga-Zn-O系金属酸化物や、三元系金属酸化物であるIn-Ga-Zn-O系金属酸化物、In-Sn-Zn-O系金属酸化物、In-Al-Zn-O系金属酸化物、Sn-Ga-Zn-O系金属酸化物、Al-Ga-Zn-O系金属酸化物、Sn-Al-Zn-O系金属酸化物や、二元系金属酸化物であるIn-Zn-O系金属酸化物、Sn-Zn-O系金属酸化物などのターゲットを用いることができる。金属酸化物ターゲットの一例としては、In、Ga、及びZnを含む金属酸化物ターゲットは、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の組成比としたものを用いる。また、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の組成比を有するターゲット、またはIn2O3:Ga2O3:ZnO=1:1:4[mol数比]の組成比を有するターゲット、In2O3:Ga2O3:ZnO=2:1:8[mol数比]の組成比を有するターゲットを用いることもできる。In、Ga、及びZnを含む金属酸化物ターゲットを用いたスパッタ法で得られる酸化物半導体は、In-Ga-Zn-Oで表記され、その酸化物半導体材料は、InGaO3ZnOmm>0、且つmは自然数でないであり、mが自然数でないことは、ICP-MS分析や、RBS分析を用いて確認することができる。また、酸化物半導体層103の形成時に、スパッタリング装置の処理室の圧力を0.4Pa以下とすることで、被成膜面及び被成膜物への、アルカリ金属、水素等の不純物の混入を低減することができる。なお、被成膜物に含まれる水素は、水素原子の他、水素分子、水、水酸基、または水素化物として含まれる場合もある。また、酸化物半導体層103の形成時に、ターゲットの間の距離T-S間距離を40mm以上300mm以下好ましくは60mm以上とする。また、スパッタリング法による酸化物半導体層103の形成時において、被成膜面の温度は250°C以上好ましくは基板の熱処理上限温度以下とする。250°Cは、水、水素などの不純物の被成膜物中への混入を防ぎ、チャンバー内の気相へ不純物を放出する温度である。また、スパッタリング法による成膜時における被成膜面の温度の上限は、基板の熱処理上限温度、或いは被成膜物の上限温度その温度を超えると大きく成膜中の成分が変化する温度とする。また、酸化物半導体層103の形成時に、スパッタリング装置の処理室のリークレートを1×10-10Pam3/秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体層103中への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプ例えばクライオポンプなどを用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を低減することができる。ゲート絶縁層102、及び酸化物半導体層103は大気に曝さずに連続的に形成することが好ましい。連続して成膜すると、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができる。酸化物半導体層103の形成後、必要であれば、水素及び水分をほとんど含まない雰囲気下窒素雰囲気、酸素雰囲気、乾燥空気雰囲気例えば、水分については露点-40°C以下、好ましくは露点-60°C以下などで加熱処理温度範囲200°C以上700°C以下を行ってもよい。この加熱処理は、酸化物半導体層中からH、OHなどを脱離させる脱水化または脱水素化とも呼ぶことができ、不活性雰囲気下で昇温し、途中で切り替え酸素を含む雰囲気下とする加熱処理を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化処理とも呼べる。次いで、酸化物半導体層103上に接してバッファ層107a、107bを形成する。バッファ層も大気に曝さずに酸化物半導体層103の形成後に連続的に形成することが好ましい。連続して成膜すると、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができる。バッファ層107a、107bは、酸素のみ、アルゴンのみ、又はアルゴン及び酸素の混合雰囲気下でスパッタ法によりSiO2を1重量以上20重量以下含むIn-Sn-O系ターゲットを用い、膜厚100nm以上10000nm以下の成膜を行う。なお、得られたバッファ層107a、107bの抵抗率は、チャネル形成領域を形成する酸化物半導体層103よりも低く、後に形成されるソース電極層またはドレイン電極層よりも高い。また、バッファ層を積層する場合には、図2に示すように第1のバッファ層106a、106b上に接して第2のバッファ層104a、104bを形成する。なお、得られた第2のバッファ層104a、104bの抵抗率は、第1のバッファ層106a、106bよりも低く、後に形成されるソース電極層またはドレイン電極層よりも高い。勿論、第1のバッファ層106a、106bの抵抗率は、チャネル形成領域を形成する酸化物半導体層103よりも低い。次いで、バッファ層上に金属導電膜を形成する。ソース電極層またはドレイン電極層105a、105bとなる金属導電膜の材料としては、Al、Cu、Cr、Ta、Ti、Mo、Wなどの金属材料、または該金属材料を成分とする合金材料で形成する。また、Al、Cuなどの金属層の下側もしくは上側の一方または双方にCr、Ta、Ti、Mo、Wなどの高融点金属層を積層させた構成としても良い。例えば、金属導電膜としては、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層を積層した三層の積層構造とすることが好ましい。また、金属導電膜としてアルミニウム層とタングステン層を積層した二層の積層構造、銅層とタングステン層を積層した二層の積層構造、アルミニウム層とモリブデン層を積層した二層の積層構造とすることもできる。勿論、金属導電膜として単層、または4層以上の積層構造としてもよい。次いで、金属導電膜上にフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層またはドレイン電極層105a、105bを形成した後、続いてバッファ層を選択的にエッチングして酸化物半導体層103の一部を露出させ、レジストマスクを除去する。なお、このフォトリソグラフィ工程では、酸化物半導体層103は一部がエッチングされ、溝部凹部を有する酸化物半導体層となる。また、電界集中の緩和を効果的に行わせるために、図3Aに示すようにバッファ層107a、107bの端部が、ソース電極層またはドレイン電極層105a、105bの側面から突出しており、バッファ層の上面の一部も露出している形状とすることが好ましい。なお、バッファ層の端部がソース電極層またはドレイン電極層の側面から突出しているとは、ソース電極層またはドレイン電極層の下端部の端面と、酸化物半導体からなるチャネル形成領域の間にバッファ層の端部が存在していることを示す。図3Aは、図1Aのバッファ層107a、107bの端部周辺を拡大した模式図である。図3Aに示すように、酸化物半導体層103の一部を露呈させるフォトリソグラフィ工程でバッファ層の側面をテーパ形状ひさし形状とも呼ぶとし、そのテーパ部分ひさし部とも呼ぶが電界集中緩和領域として機能するようにしてもよい。なお、バッファ層107a、107bは、端部の先端に近づくにつれて膜厚が薄くなり高抵抗となる。また、図3Aに示すテーパ形状に限定されず、バッファ層の材料やエッチング条件によってバッファ層の端部は、様々な断面形状となることがある。図3Aと異なる例の拡大図を図3Bに示す。電界集中緩和領域のチャネル長方向の長さLsは、ソース電極層またはドレイン電極層105a、105bの下端部からバッファ層107a、107bの下端部までの水平距離とする。また、図2と異なる例の拡大図を図3Cに示す。図3Cでは、第1のバッファ層106a、106bの上端部と第2のバッファ層104a、104bの下端部の端面の位置が一致しておらず、第1のバッファ層106a、106bの上面の一部が露出している例を示している。電界集中緩和領域のチャネル長方向の長さLsは、ソース電極層またはドレイン電極層105a、105bの下端部から第1のバッファ層106a、106bの下端部までの水平距離とする。電界集中緩和領域であるテーパ部分の抵抗率は、その領域の厚さ、チャネル長方向の長さLsにもよるが、実施者が適宜、バッファ層の材料の選択及び膜厚の設定、テーパ部分のサイズ設計などを行うことによって所望の抵抗率に調節すればよい。少なくともバッファ層のテーパ部分の抵抗率は、酸化物半導体層103のチャネル形成領域よりも低い値とする。次いで、酸化物半導体層103を保護するため、酸化物半導体層103の露出部を覆うように、保護絶縁層109を形成する。保護絶縁層109としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化アルミニウムガリウム、及び酸化ガリウムのいずれか一以上との積層構造を用いることができる。なお、保護絶縁層109として酸化ガリウムを用いる場合、DCスパッタリング法で成膜するために酸化ガリウム中に酸化亜鉛1重量以上を混入させたターゲットを用いて成膜することが好ましい。この場合、保護絶縁層109は、酸化亜鉛を含む酸化ガリウムとなる。なお、保護絶縁層109の膜厚は、50nm以上、好ましくは200nm以上500nm以下とする。保護絶縁層を厚くすることで、保護絶縁層109からの酸素放出量を増加させることができると共に、その増加によって保護絶縁層109及び酸化物半導体層103との界面における欠陥を低減することが可能である。なお、加熱により酸素の一部が放出する保護絶縁層109は、スパッタリング法を用いることで形成しやすいため好ましい。加熱により酸素の一部が放出する保護絶縁層109をスパッタリング法により形成する場合は、成膜ガス中の酸素量が高いことが好ましく、酸素、または酸素及び希ガスの混合ガス等を用いることができる。代表的には、成膜ガス中の酸素濃度を6以上100以下にすることが好ましい。以上の工程でトランジスタ172が形成される図1A参照。。トランジスタ172は、チャネル形成領域を形成する酸化物半導体層とソース電極層及びドレイン電極層との間にバッファ層を設けることで、当該バッファ層が電界の集中を緩和して、トランジスタの耐圧を高めることができる。また、バッファ層が積層である場合、ソース電極層またはドレイン電極層105a、105bを形成した後、続いて第1のバッファ層及び第2のバッファ層を選択的にエッチングして酸化物半導体層103の一部を露出させ、レジストマスクを除去する。こうして、トランジスタ173が形成される図2参照。。バッファ層を複数の層でなる積層バッファ層とすることで、チャネル形成領域とドレイン電極層及びソース電極層との間における電界の集中を緩和してトランジスタの耐圧を高めることができる。また、電界集中の緩和を効果的に行わせるために、図2に示すように第1のバッファ層106a、106bの端部、及び第2のバッファ層104a、104bの端部がソース電極層またはドレイン電極層105a、105bの側面から突出しており、第2のバッファ層104a、104bの上面の一部も露出している形状とすることが好ましい。また、チャネル形成領域を形成する半導体層とバッファ層の双方を酸化物材料で構成することで、酸素のクロスコンタミネーションを防ぐことができ、トランジスタの動作の安定化、すなわちトランジスタの信頼性を高めることができる。なお、本実施の形態で得られる酸化物半導体層103は、層全体が単結晶になっているのではなく、酸化物半導体層103の表面に対して垂直方向にc軸配向をしている非単結晶層であり、層内に複数の結晶を含んでいるが、それぞれのa-b面は一致していない。なお、本実施の形態ではボトムゲート構造の例を示したが特に限定されず、トップゲート型のトランジスタを適宜適用することができる。また、酸化物半導体層を間に挟んで上下にゲート電極層を設ける構造としてもよい。図3Bに示す構造を用いて、シノプシス社製デバイスシミュレータSentaurusDeviceで計算を行った。計算に用いた条件は、100nmのSiOxからなるゲート絶縁層、バッファ層107a、107bと重ならない領域の酸化物半導体層の膜厚25nm、バッファ層107a、107bと重なる酸化物半導体層の膜厚30nm、膜厚50nmのITSOからなるバッファ層107a、107bとする。ITSOは、In2O3、SnO、及びSiO2を含む材料である。また、トランジスタのL/Wは、3μm/300μmとする。酸化物半導体層103は、誘電率を15とし、電子親和力を4.3eVとし、ITSOとのバンドギャップEgは3.15eVとする。また、ゲート電極層101の仕事関数は、5.3eV、ソース電極層又はドレイン電極層105a、105bの仕事関数を4eVとして計算した結果を図4に示す。図4はトランジスタにVds=Vgs=30Vとして電圧を印加した場合の等電位線分図である。なお、バッファ層の抵抗率は、3.3E-3Ωcmとする。図4にpointAとして示したドレイン端部に大きな電位勾配が確認でき、強い電界集中が生じていることがわかる。電界集中緩和領域のチャネル長方向の長さLsを2μmとした場合と0μmとした場合を比較、即ち、ドレイン端pointAにおける電界強度とドレイン電圧との関係を図5Aに示す。バッファ層の抵抗率は、3.3E-3Ωcmである場合、ほとんど変化がない。一方、バッファ層の抵抗率は、1.2E1Ωcmとし、電界集中緩和領域のチャネル長方向の長さLsを2μmとした場合と0μmとした場合を比較、即ち、ドレイン端pointAにおける電界強度とドレイン電圧との関係を図5Bに示す。図5Bでは電界集中緩和領域のチャネル長方向の長さLsを長くするとpointAでの電界を弱めることができる。これらの結果から、バッファ層をLDD領域として機能させるためには、低抵抗な材料より高抵抗な材料を用いることが好ましいといえる。また、図3Aは、バッファ層の断面形状がテーパー形状となっており、図3Bのバッファ層に比べて膜厚の薄い部分があるため、図3Aのバッファ層は、図3Bのバッファ層よりも高抵抗となる。従って、バッファ層に同じ材料を用いる場合でも、図3Bの構造よりも図3Aの構造のほうがバッファ層が高抵抗となるため、pointAでの電界を弱めることができ、好ましい。