"基準磁界発生器8と磁界検知セル6とを備える磁界検知回路2と、当該磁界検知セルの出力に接続され、磁界センサの伝達特性の変動を修正するためのゲイン修正フィードバック回路30、28を備える信号処理回路4とを、備える磁界センサであって、前記センサは、基準電流Irefを生成するように構成された基準電流発生器3をさらに備え、前記基準電流発生器は、前記基準磁界Brefを生成するために構成された前記磁界検知回路2と、前記復調回路の出力信号が比較され得る基準信号yrefを提供するために構成された前記ゲイン修正フィードバック回路とに接続される磁界センサ。前記基準電流発生器は、前記基準磁界発生器8の基準コイル14に、前記基準電流Irefをコピーし、且つ前記コイルを駆動して前記基準磁界Brefを生成するための第二基準電流Irefcoilを生成するように構成された電流ミラー回路36aを介して、接続される請求項1記載のセンサ。前記ゲイン修正フィードバック回路30、28、47は、前記基準電流発生器に、前記基準電流Irefをコピーし、且つ前記ゲイン修正フィードバック回路30、28、47に供給されるさらなる基準電流Irefrを生成するように構成された電流ミラー回路36bを介して、接続される請求項1又は2記載のセンサ。前記電流ミラー回路36bは、前記ゲイン修正フィードバック回路の復調器に接続される請求項1又は2記載のセンサ。前記基準電流発生器は、内部抵抗器RBGに印加されて前記基準電流Irefを生成するためのバンドギャップ電圧基準VBGを生成する集積回路素子を備える前出の請求項のいずれかに記載のセンサ。前記信号処理回路4は、当該信号処理回路4の測定信号復調器24の出力23に接続された電圧-電流V/I変換回路34を備える前出の請求項のいずれかに記載のセンサ。前記電圧-電流V/I変換回路は、統合され、且つ測定信号をサンプルホールドするように構成された回路を備える請求項6記載のセンサ。前記信号処理回路は、前記測定信号と前記基準信号を同時に分離するように構成された少なくとも二つの復調器を並列に備える復調回路を備える前出の請求項のいずれかに記載のセンサ。前記信号処理回路は、前記測定信号と前記基準信号を別々に処理するように構成された少なくとも二つの連続する復調モードで動作可能な復調器を備える復調回路を備える請求項1乃至7のいずれかに記載のセンサ。導体に流れる電流を、測定する当該電流によって生成された外部磁界を測定することによって、測定する電流センサであって、前出の請求項のいずれかに記載の磁界センサを備える電流センサ。高透磁率を有する材料からなり、前記磁界検知セルが配置される空隙を有する磁気コアを備える請求項10記載の電流センサ。前記ホールセルが、前記基準磁界を測定しながら前記外部界を消去するように接続された前出の請求項のいずれかに記載のセンサ。上記を鑑みて、本発明の目的は、長時間にわたって正確であり、外部回路又は装置に容易且つ安価に実装できる信頼性のある磁界センサを提供することである。さらなる目的は、長時間にわたって正確であり、外部回路又は装置に容易且つ安価に実装できる信頼性のある磁界センサを備える電流センサを提供することである。様々な用途のための異なる回路への容易な構成及び実装を可能にする入力及び出力を有する磁界センサを提供することは有利である。産業規模で安価に製造できる磁界センサを提供することは有利である。本発明の目的が、請求項1に記載の磁界センサを提供することによって、達成された。本明細書において開示されるのは、基準磁界発生器と磁界検知セルとを備える磁界検知回路と、当該磁界検知セルの出力に接続され、誤差による変動を含む磁界センサの伝達特性の変動を修正するためのゲイン修正フィードバック回路と復調器回路とを備える信号処理回路とを、備える磁界センサである。上記センサは、基準電流を生成するように構成された基準電流発生器をさらに備え、上記基準電流発生器は、基準磁界を生成するために構成された上記磁界検知回路と、上記復調回路の出力信号が比較され得る基準信号を提供するために構成された上記ゲイン修正フィードバック回路とに接続される。有利には、内部基準電流発生器を上記センサへ組み込むと、電流検知用途等の様々な用途のための外部回路への実装が容易になる。上記基準電流発生器は、上記基準磁界発生器の基準コイルに、上記基準電流をコピーし、且つ上記コイルを駆動して上記基準磁界を生成するための第二基準電流を生成するように構成された電流ミラー回路を介して、接続されてもよい。上記ゲイン修正フィードバック回路は、上記基準電流発生器に、上記基準電流Irefをコピーし、且つ上記ゲイン修正フィードバック回路に供給されるさらなる基準電流を生成するように構成された電流ミラー回路を介して、接続されてもよい。上記電流ミラー回路は、上記ゲイン修正フィードバック回路の復調器に接続されてもよい。上記基準電流発生器は、内部抵抗器RBGに印加されて上記基準電流Irefを生成するためのバンドギャップ電圧基準VBGを生成する集積回路素子を備えてもよい。上記信号処理回路は、当該信号処理回路の測定信号復調器の出力に接続された電圧-電流V/I変換回路を備えてもよい。上記電圧-電流V/I変換回路は、測定信号に対するサンプルホールド機能と有利に組み合わされてもよい。上記信号復調回路は、上記測定信号と上記基準信号を同時に分離するように構成された少なくとも二つの復調器を並列に備えてもよく、又は、例えば、時分割多重化によって、上記測定信号と上記基準信号を別々に処理するように構成された少なくとも二つの連続する復調モードで動作可能な単一の復調器を備えてもよい。一実施形態において、上記磁界センサは、導体に流れる電流を、測定する当該電流によって生成された外部磁界を測定することによって、測定する電流センサに、組み込まれてもよい。上記電流センサは、高透磁率を有する材料からなり、上記磁界検知セルが配置される空隙を有する磁気コアを備えてもよい。本発明の更なる目的及び有利な特徴は、請求項、実施形態の以下の詳細な説明、及び以下の図面からも明らかになるであろう。まず図2を参照すると、本発明の実施形態に係る磁界センサ1の回路の原理を示す図が示され、当該磁界センサ1は、概して、磁界検知回路2と、内部基準電流発生器3と、信号処理回路4とを備える。磁界検知回路2は、磁界検知セル6と、基準磁界発生器8と、ゲイン修正入力10とを備える。本発明に係る磁界センサは、測定する電流によって生成された磁界の検出に基づいて、電流センサとして、有利に用いられてもよい。また、本発明に係る磁界センサは、他の磁界検知の用途に実装されてもよい。磁界検知セル6は、一つ又は複数の磁界検知素子を備えてもよく、例えば、当技術分野で既知のように、ホール効果センサ又は集積回路に形成されたホール効果センサのアレイを備えてもよい。磁界検知セル6は、各磁界検知素子の出力信号を変調するための変調器をさらに備えてもよい。また、フラックスゲート磁界センサ、巨大磁気抵抗磁界センサ、又は他の既知の磁界センサ等の他の磁界センサが、本発明の範囲内において用いられてもよい。基準磁界発生器8は、磁界検知セル6にかけられる基準磁界Brefを生成する目的のために一つ又は複数の基準コイル14を駆動するコイル基準電流Irefcoilを供給する変調基準電流入力12を備える。基準コイル及び磁界センサ信号変調器が駆動されるクロック周波数は、スイッチボックス16a、16bによって制御され、それによって、磁界検知セル変調器のクロック周波数が、好ましくは、偶数の約数又は倍数となり、例えば、基準コイル変調器を制御するクロック周波数の半分又は2倍となる。信号処理回路4は、磁界検知セル6の出力20に接続された増幅回路部18と、復調回路部22と、磁界検知セル6の入力にフィードバックするゲイン修正のためのフィードバックループ28とを備える。復調回路部は、磁界センサ出力26につながる出力23を有する復調器24と、ゲイン修正フィードバックライン28につながる出力25を有する復調器30と、オフセット修正フィードバックライン27につながる出力を有する復調器32とを有する。復調器の目的は、増幅器の出力での信号に存在する両成分、すなわち、測定信号と基準信号を分離することである。両信号が同時に存在する場合、復調器は、WO2006/056829に記載されているように、加算及び減算によって、これらの信号を抽出できる。これは、二つの復調器を同時に並列に用いて、両信号に対して行われ得る。別の選択肢では、基準信号と測定信号を、二つの連続する復調モードで動作する単一の復調器を用いて抽出する。同様な方法は、基準信号と測定信号が、増幅系で別々に処理される場合、すなわち、センサが、他の信号を消去しながら、外部磁界又は基準磁界のみを測定するように接続される場合にも、適用できる。図2の実施形態では、別々の復調器32、30が、正確性及び応答性を改善するために、オフセット修正及びゲイン修正に用いられる。しかしながら、オフセット修正フィードバックライン及びゲイン修正フィードバックラインにつながる単一の復調器が、用いられてもよい。さらに、復調方式を、断続的に出力信号及びオフセット修正信号を生成するように適応させることにより、フィードバックライン及びセンサ出力ライン26用の単一の復調器のみを有することができる。すなわち、前置増幅器の出力には、必要数の復調器が接続されて、信号に存在する異なる成分を復調できる。外部磁界Bextの測定ゲインを校正するために用いられる基準磁界Brefの測定センサ及び前置増幅器のオフセットこれらの信号成分のそれぞれは、図2に示されるような別個の復調器によって抽出でき、又は、それらのいくつかは、同じ復調器が周期的な時間単位で異なる復調方式を適用することによって、次々抽出できる。本発明では、測定信号復調器24の出力は有利には電圧出力であり、それによって、磁界センサ出力26が、電圧出力となるように、又は、復調器の出力23に接続された電圧-電流V/I変換回路34によって電流出力となるように、容易に構成されてもよい。電流又は電圧という出力の選択によって、外部回路への磁界センサの実装の自由度が向上する。ここで図1を参照して、本発明の実施形態に係るセンサの全般的な機能原理を、図2、3に示すそのより具体的な実施形態や態様を論ずる前に、大まかに説明する。上述のように、回路は、フィードバックループ28を有するゲイン修正フィードバック回路を備える。ゲイン誤差を測定するために、基準信号が、生成され外部信号とともに増幅される。基準信号を生成するために、安定した基準電流Irefが必要である。本発明の有利な態様では、安定した基準電流Irefは、基準コイル14を介して基準磁界Brefを生成するのに用いられる内部基準電流発生器3によって、生成される。Bref=EcoilIref1Ecoilは、コイル効率である。電流基準Irefの方向を変えることによって、基準磁界Brefは、正又は負になり得る。従って、例えばホールセンサ等の磁界センサ6の入力に存在する全磁界Bは、外部Bext磁界及び基準Bref磁界の合計又は差である。磁界センサは、以下の電圧を生成する。VH=SIBIbias2SIは、ホールセンサの感度であり、Ibiasは、当該センサのバイアス電流である。次いで、増幅器の出力での信号xは、x=fA,SI,B,Ibias3となる。Aは、増幅器のゲインである。信号xは、例えば、WO2006/056829に記載されているような、それ自体が従来技術で既知であるような復調技術によって分離される外部磁界及び基準磁界の両方のイメージを含む。各信号に対して、別個の復調器が設けられる。第一復調器D1の出力では、信号youtは、yout=fGS,Bext4となり、一方、第二復調器D2の出力は、youtref=fGR,Bref5となる。GS及びGRは、それぞれ、外部磁界及び基準磁界のゲインである。基準経路上の復調信号は、増幅系を介した基準磁界Brefのアナログイメージを表す。ゲインの誤差を測定するために、この信号を、チップ上で生成されるある安定したアナログ信号と比較しなければならない。基準電流Irefは、既に利用可能であり安定である。さらに、基準電流Irefは、基準磁界Brefを生成し、そして、第二復調器D2の出力youtrefは、基準磁界Brefのイメージである。よって、それらの比は、一定であり、ゲイン修正に用いることができる。出力youtref及び基準電流Irefが比較可能な量となるようにする必要がある。信号の増幅中にゲインの変動がなければ、比較器の出力は、ゼロとなる。基準磁界GRのゲインの変動があれば、以下の二つのシナリオがあり得る。iyoutref>fIrefの場合、比較器の出力Comp=-ΔiifIref>youtrefの場合、Comp=Δこの出力は、バイアス電流Ibiasを増減させることによって、磁界センサのセル例えば、ホールセル6のゲイン修正バイアス電流を制御し、ゲイン修正を行う。復調器D1、D2が、完全に整合する場合、ΔGR=ΔGSとなる。ΔGii=S,Rは、ゲイン誤差を示す。従って、ゲイン修正は、復調器の出力yout、youtrefに同等に働き、出力youtを、最小誤差を有する外部磁界Bextのイメージとすることができる。増幅系における信号は、電圧又は電流のいずれかになり得る。ホールセンサの出力は、既に電圧である。増幅器の出力xが電圧ならば、復調器D2の出力youtrefも同様に電圧となる。この信号を基準電流Irefに対して比較可能な量にするために、iIrefは電圧に変換される必要があるか、又はiiyoutrefは、電流に変換される必要がある。ゲイン誤差を最小化するために、基準磁界及び外部磁界のゲインの変動が、ΔGR=ΔGSに、又はこれに近くなるようにすることも有用である。提案する統合基準は、電流を与える。基準復調器の出力は電圧である。これら二つの量を、比較する必要があり、それらの差を、ゲイン修正に用いる。ΔGRをできるだけΔGSの近くになるように維持するために、電流基準の電圧への変換を、高精度且つ低温度ドリフトで、行わなければならない。電流と電圧の基本的な関係は、V=RIである。Rは抵抗である。可能な変換方法では、本発明の実施形態に提案するように、i非常に安定した発振器、及び安定した抵抗器を意味するコンデンサ、ii外部抵抗器、又はiii内部抵抗器によって、変換を行う。好ましくは、実施される解決策では、電流の変化が電圧の変化に比例しΔI~ΔV、よって、ゲイン修正のための復調器の出力youtrefと基準電流Irefの比は変わらない。非常に安定した発振器は費用のかかる解決策であり、外部抵抗器であればより安価な解決策となるであろうが、その場合、このシステムは、完全には統合されないであろう。内蔵抵抗器は、高い温度ドリフトを有しており、それが基準経路にのみ用いられる場合、目的とするセンサの用途には適さないであろう。しかしながら、前述のものと整合する別の抵抗器を信号経路に用いるとすると、温度ドリフトは基準信号と測定信号の両方に同等に影響を与え、よって、それは相殺され、ΔGR=ΔGSとなる。結果として、本発明に係るシステムの出力信号は、電圧の代わりに、電流となる。ここで、図2に示す実施形態に係る磁界センサの機能を説明する。示した実施形態では、基準電流発生器3は、基準電流Irefを生成するために内部抵抗器RBGに印加されるバンドギャップ電圧基準VBG35を生成する、集積回路素子を備える。Iref=VBG/RBG1しかしながら、基準電流は、他の手段によって生成されてもよく、例えば、他の既知の安定又は一定電圧源から得られてもよい。基準電流Irefは、電流ミラー回路36aによってコピーされて、第二基準電流Irefcoilを生成する。Irefcoil=α1Iref2α1は、IrefcoilとIrefとの公称比である。また、第三基準電流が、さらなる電流ミラー回路36bによって生成される。Irefr=α2Iref3α2は、IrefrとIrefとの公称比である。第二基準電流Irefcoilは、基準磁界Brefを生成するために、基準コイル14にバイアスをかける。Bref=EcoilIrefcoil4Ecoilは、コイル効率である。第三基準電流Irefrは、基準電圧Vrefを生成するために、内部抵抗器Rvrefにバイアスをかける。Vref=RrefIrefr5変形例では、Irefcoil=Irefrの場合に、構成を簡略化できる。なぜならば、基準コイルと基準抵抗器は、直列に配置でき、同じ電流で直接バイアスをかけることが可能だからである。ホールセンサマイクロシステムの形態の磁界センサでは、外部磁界Bextを測定し増幅させ、外部磁界を表す増幅電圧信号VAextを以下のように生成してもよい。VAext=SIIbiasApreampBext6SIは、ホールセンサの電流に対する感度であり、Ibiasは、センサにバイアスをかける電流であり、Apreampは、前置増幅器系のゲインである。また、基準磁界Brefを、同じ回路によって測定し、基準磁界を表す増幅電圧信号VArefを以下のように生成できる。VAref=SIIbiasApreampBref7二つの増幅電圧信号VAext、VArefは、変調技術を例えば、WO2006/056829のように用いる場合、システムによって同時に処理でき、又は、Bext及びBrefを交互に消去して一度に一つの信号のみを処理することによって、順次処理できる。基準復調器30は、感度校正ループに含まれる。その目的は、システムのゲイン、すなわち、SIIbiasApreampを、動作中一定にして、それによって、システムが、補正された際、理想的な特性を示すようにすることである。そうするために、ループは、基準電圧信号を安定化させる。VAref=Vref8これによって、式8中の全ての項を前述の式を用いて展開すると、以下のようになる。SIIbiasApreampEcoilα1Iref=Rvrefα2Iref9磁界センサのバイアス電流は、よって、以下のように調整される。Ibias=Rvref/SIApreampEcoilα2/α110システムの信号出力26は、直接、増幅電圧信号VAextであってもよく、又は、電圧-電流V/I変換回路又は抵抗器によって電流Ioutに変換したものであってもよい。Iout=VAext/RVI=SIIbiasApreampBext/RVI11校正ループが動作していれば、式10で算出されたバイアス電流Ibiasを、式11に代入することができる。Iout=VAext/RVI=SIApreampBext/RVIRvref/SIApreampEcoilα2/α1=Bext1/EcoilRvref/RVIα2/α112式12では、なお、以下の理由から、外部磁界Bextを、安定な定数で有利に乗算してもよい。aコイルの効率は、温度又はエージングによる変化をほとんど受けない幾何学的寸法にのみに依存する。bまた、抵抗器の比Rvref/RVIは、両コンポーネントが内部で整合する場合、すなわち、素子が類似し、シリコン上に互いに近接して配置される場合、確実に安定させることができる。cまた、電流比α2/α1も安定化させることができる。なぜならば、電流ミラーを形成し、抵抗器のように整合させることができる二つのトランジスタによって、それが生成されてもよいからである。このことは、校正ループは、システムの感度を効率よく調整し、出力電流を、以下のようにできることを意味する。Iout=BextK13Kは、一定で、以下のように等しい。K=1/EcoilRvref/RvIα1/α214感度の変化は、a、b及びcで論じた三つの要素のうちの一つの変化によって、生じ得る。これは、例えば、素子が占める比表面積を増加させて内蔵コンポーネントの整合量を改善することによって、有利に最小化できる。ここで、図3a~3dを参照して、信号処理回路4に含まれてもよい電圧-電流V/I変換回路34の実施形態を説明する。有利な実施形態によると、V/I回路34は、サンプルホールド機能を含んでもよい。この組込みは、コンデンサC1~C5及びスイッチT1、T2を有する増幅器で行う。サンプルホールド動作は、コンデンサC3、C6があるため、可能であり、一方、電圧から電流への変換は、抵抗器Rで行う。V/I変換器34は、信号復調器24の出力23に接続され、差動入力電圧入力Vin_n、Vin_pを有する。よって、以下のように記載可能である。Vin_n=vcm-Vin/21Vin_p=vcmVin/22vcmは同相モード電圧である。電圧-電流変換器の動作は、三つの段階を含む。第一段階では、スイッチT1が、閉じられる図3b。この段階の間、入力電圧Vinが、サンプリングされる。Qiphase1が、第一段階におけるコンデンサCiの電荷を表すならば、入力コンデンサC1、C2に集められた対応するコンデンサ電荷は、以下のように記載できる。Q1phase1=C1Vin_p-vcm=C1Vinphase1/23Q2phase1=C2Vin_n-vcm=-C2Vinphase1/24増幅器の出力、つまり、ノードB及びノードAは、コンデンサC3、C6を介して同相モード電圧vcmに接続される。C4、C5がリセット段階においてあらかじめ放電されていれば、増幅器の入力からの電流がないため、ノードA、Bでの電圧VA、VBが供給電圧vcmと等しい、つまり、VA=VB=vcmとなる。従って、電流が抵抗器Rを流れず、出力電流がゼロ、Iout=0となり得る。さもなければ、もしリセット段階がなければ、コンデンサC5は、電流がV-ノードに/から流れないため、放電することができず、よって、ノードBでの電圧VBは、前のサイクルからの値を維持し、Ioutphase1=Ioutphase0となるであろう。第二段階では、スイッチT2が閉じられる図3c。C1、C2に集められたコンデンサの電荷は、C4、C5に移される。そこで、増幅器38の入力ノードV-ノード、Vノードが、コンデンサC3、C6を介して同相モード電圧vcmに接続される。ΔQ1=ΔQ4ΔQ35ΔQ2=ΔQ5ΔQ66上記の式から、増幅器の入力における電圧を以下のように算出できる。Q1phase2-Q1phase1=Q3phase2-Q3phase1Q4phase2-Q4phase17Q3phase1=0且つQ4phase1=08C1vcm-V-Vin1/2=C3vcm-VC4vcm-V9C3=C4且つC1=2C3については、以下のようになる。V=vcm-Vin/1010変換器における負のフィードバック及び増幅器の高いゲインのため、増幅器の両入力電圧は、互いに等しい、つまり、V=V-となる。式6、10から、ノードBの電圧は、VB=vcm-Vin/2となる。従って、出力電流は、サンプリングされた入力に直接比例する。Iout=IR=VB-vcm/R=-Vin/2R11第三段階の間、全てのスイッチは、開かれ図3d、コンデンサC4、C5には電流が流れない。この場合、ノードBの電圧VBは、前の値を維持し、出力電流Ioutは変化しない。変換器に用いられる増幅器38は、その構造内に、オフセット消去を備えてもよい。オフセットは、入力チョッパによって消去され、それによって、一期間の間、V=Vin_p且つV-=Vin_nとなり、一方、第二期間の間、V=Vin_n且つV-=Vin_pとなるようにしてもよい。入力を交差させる場合、我々はシングルエンドの出力を有するので、信号経路も、同様に内部で交差する。"