アンテナを有する共振回路と、前記共振回路に発生した交流信号を復調して第1の復調信号を生成することができる機能を有する第1の回路と、前記第1の復調信号を補正して第2の復調信号を生成することができる機能を有する第2の回路と、を有し、前記第2の回路は、インバータを有し、前記インバータは入力信号の振幅値が電源電圧より小さい場合に、信号を出力することができる機能を有することを特徴とする半導体装置。アンテナを有する共振回路と、前記共振回路に発生した交流信号を復調して第1の復調信号を生成することができる機能を有する第1の回路と、前記第1の復調信号を補正して第2の復調信号を生成することができる機能を有する第2の回路と、を有し、前記第2の回路は、インバータを有し、前記インバータは、入力信号に応じて信号を出力することができる機能を有し、前記入力信号は前記インバータに供給される電源電圧より小さいことを特徴とする半導体装置。前記半導体装置が実装された品物をベルトコンベアにより搬送し、ベルトコンベアの脇にリーダライタを設けることで品物の検品を行うことを特徴とする流通システム。無線でデータの送受信が可能な半導体装置は、電磁波を介してデータを受信、送信するアナログ回路と、受信したデータを入力として送信データを出力する論理回路とから構成される。アナログ回路と論理回路は、半導体素子によって作製される。このような、アナログ回路と論理回路を含む半導体装置を、ガラス基板上やフレキシブル基板上等に設けられた半導体素子により構成すると、半導体素子の特性代表的にはトランジスタのしきい値や半導体層の抵抗値のばらつきの影響を受けてしまう。特に、アナログ回路代表的には復調回路は、半導体素子の特性のばらつきによる影響を受けて正常に動作せず、歩留まり低下の大きな要因となる。本発明は、半導体素子の特性のばらつきの影響を小さくすることにより、高い歩留まりを実現する半導体装置を提供することを課題とする。また本発明は、半導体素子の特性のばらつきの影響を小さくすることにより、生産性を向上させて、安価な半導体装置を提供することを課題とする。さらに本発明は、ガラス基板やフレキシブル基板等のように面積が大きな基板上に大量に作製することにより、安価な半導体装置を提供することを課題とする。本発明の半導体装置は、アンテナを含む共振回路と、共振回路に発生した交流信号を復調して第1の復調信号を生成する復調回路と、第1の復調信号を補正して第2の復調信号を生成する補正回路を有する。上記の構成において、補正回路は、レベルシフタを有する。また、補正回路は、差動増幅器を有する。また、補正回路は、インバータを有する。インバータは、入出力特性の変化点の電圧値が電源電圧の25乃至45の大きさの範囲内にある。又は、インバータは、入出力特性の変化点の電圧値が電源電圧の55乃至75の大きさの範囲内にある。また、補正回路は、Nチャネル型トランジスタとPチャネル型トランジスタとで構成されるインバータを有する。インバータは、入出力特性の変化点の電圧値が電源電圧の25乃至45の大きさの範囲内にあり、Nチャネル型トランジスタのチャネル幅は、Pチャネル型トランジスタのチャネル幅よりも大きい。より具体的には、Nチャネル型トランジスタのチャネル幅は、Pチャネル型トランジスタのチャネル幅よりも1倍乃至10倍の大きさを有する。また、補正回路は、Nチャネル型トランジスタとPチャネル型トランジスタとで構成されるインバータを有する。インバータは、入出力特性の変化点の電圧値が電源電圧の25乃至45の大きさの範囲内にあり、Pチャネル型トランジスタのしきい値電圧の絶対値は、Nチャネル型トランジスタのしきい値電圧の絶対値よりも大きい。また、補正回路は、Nチャネル型トランジスタとPチャネル型トランジスタとで構成されるインバータを有する。また、インバータは、入出力特性の変化点の電圧値が電源電圧の25乃至45の大きさの範囲内にあり、Pチャネル型トランジスタのチャネル長は、Nチャネル型トランジスタのチャネル長よりも大きい。また、補正回路はNチャネル型トランジスタとPチャネル型トランジスタとで構成されるインバータを有する。インバータは、入出力特性の変化点の電圧値が電源電圧の55乃至75の大きさの範囲内にあり、Pチャネル型トランジスタのチャネル幅は、Nチャネル型トランジスタのチャネル幅よりも大きい。より具体的には、Pチャネル型トランジスタのチャネル幅は、Nチャネル型トランジスタのチャネル幅よりも4倍乃至20倍の大きさを有する。また、補正回路はNチャネル型トランジスタとPチャネル型トランジスタとで構成されるインバータを有し、インバータは、入出力特性の変化点の電圧値が電源電圧の55乃至75の大きさの範囲内にあり、Nチャネル型トランジスタのしきい値電圧の絶対値は、Pチャネル型トランジスタのしきい値電圧の絶対値よりも大きい。また、補正回路は、Nチャネル型トランジスタとPチャネル型トランジスタとで構成されるインバータを有し、インバータは、入出力特性の変化点の電圧値が電源電圧の55乃至75の大きさの範囲内にあり、Nチャネル型トランジスタのチャネル長は、Pチャネル型トランジスタのチャネル長よりも大きい。また、共振回路、復調回路及び補正回路は、同じ基板上に設けられている。基板は、ガラス基板又は可撓性基板である。また、復調回路と補正回路は、第1の基板上に設けられており、アンテナは、第2の基板上に設けられている。第1の基板と第2の基板は、ガラス基板又は可撓性基板である。また、復調回路は、複数の薄膜トランジスタを有する。また、補正回路は、複数の薄膜トランジスタを有する。また、本発明の半導体装置は、電源回路、クロック発生回路、メモリ、メモリ制御回路及び変調回路から選択された一つ又は複数を有する。また、復調信号生成回路は、ガラス基板上又は可撓性基板上に設けられている。また、復調信号生成回路は、薄膜トランジスタを含む。また、本発明の半導体装置は、電源回路、クロック発生回路、メモリ、メモリ制御回路及び変調回路から選択された一つ又は複数を有する。また、本発明の半導体装置の駆動方法は、アナログ回路で構成された復調回路が生成する復調信号の振幅を、補正回路によって補正する。補正回路は、レベルシフタ、差動増幅器、又はインバータから選択された一つを有する。本発明は、半導体素子の特性のばらつきの影響により、復調回路によって生成される第1復調信号が不完全な場合でも、当該第1復調信号を補正回路に入力して電源電圧と等しい振幅の第2復調信号を生成する。したがって、本発明を用いることにより、半導体素子の特性のばらつきの影響を小さくすることが可能となり、高い歩留まりを実現し、生産性を向上させることにより安価な半導体装置を提供することができる。また本発明の半導体装置は、ガラス基板やフレキシブル基板等のように面積が大きな基板上に大量に作製することができるため、安価に提供することができる。本発明の実施の形態を、図面を用いて説明する。しかしながら本発明は以下の説明に限定されず、本発明の趣旨から逸脱することなくその形態を様々に変更し得ることは当業者であれば容易に理解される。したがって本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通する場合がある。実施の形態1本発明の半導体装置とその周辺機器の構成について、図1を参照して説明する。本発明の半導体装置101は、リーダライタ110と電磁波を介して無線でデータの送受信を行う。リーダライタ110は、通信回線111を介してコンピュータ112に接続される。コンピュータ112は、リーダライタ110と半導体装置101との通信を制御する。半導体装置101は、アンテナと共振容量からなる共振回路102、電源回路103、復調信号生成回路104、クロック発生回路105、制御回路106、メモリ107、符号化回路108、変調回路109を有する。また半導体装置101はアンテナを有さず、アンテナを接続するための配線を有する場合がある。この場合は別途作製されたアンテナを配線に接続して半導体装置を使用する。さらに半導体装置101は上記構成に制限されず、中央処理演算装置CPU、輻輳制御回路等を有していてもよい。共振回路102は、リーダライタ110より発信される電磁波を受信し、交流の誘導電圧を発生する。この誘導電圧は半導体装置101の電源になるほか、リーダライタ110から送信されるデータを含んでいる。電源回路103は、共振回路102に発生した誘導電圧をダイオードで整流し、容量を用いて安定化することで一定の電源電圧とグラウンド電圧以下、GND電圧と記すとを生成する。復調信号生成回路104は、共振回路102に発生した誘導電圧に含まれるデータを復調して取り出す。クロック発生回路105は、共振回路102に発生した交流の誘導電圧を基に、必要な周波数のクロック信号を生成する。制御回路106は、メモリ107を制御する。ここではメモリ制御信号の生成のほか、復号化回路や情報判定回路等を含む。メモリ107は、半導体装置101固有のデータを保持する。半導体装置101が電池を有さないパッシブ型である場合、メモリ107は不揮発性であることが望ましい。符号化回路108は、メモリ107が有するデータを符号化信号に変換する。変調回路109は、符号化信号を基に搬送波を変調する。本実施の形態における半導体装置は、電池を持たずにリーダライタから電磁波を介して電力供給を受けて駆動するが、本発明はこれに限定されない。半導体装置の内部に電池を有する構成として、電池により電力供給を受けて駆動しても良い。リーダライタから発信される電磁波は、規定周波数の搬送波が副搬送波により変調されている。副搬送波はリーダライタから半導体装置に送信する2値のデジタル信号である。搬送波の変調方式には、振幅を変えるASKAmplitudeShiftKeying変調方式、位相を変えるPSKPhaseShiftKeying変調方式、周波数を変えるFSKFrequencyShiftKeying変調方式があり、以下には、ASK変調方式によって変調された電磁波を復調する場合について説明する。しかしながら、本発明はASK変調方式には限定されず、他の変調方式により変調された電磁波を復調する場合にも適用される。本発明の半導体装置101における復調信号生成回路104は、復調回路104aと補正回路104bを有する。復調回路104aは、例えば、図2Aに示すように容量203、ダイオード204、206、抵抗205、208、容量207、209から構成される。復調回路104aには、共振回路102に発生した交流信号が入力される。また、復調回路104aは、副搬送波を復調した第1復調信号を生成する。なお、復調回路104aは図2に示した回路構成には限定されない。補正回路104bは、例えば、公知のレベルシフタで構成され、第1復調信号を補正した第2復調信号を生成する。一般的に、復調回路が生成する復調信号は、メモリ制御回路等に入力される。復調信号を入力して動作する回路は論理回路であるので、復調信号は2値のデジタル信号である必要がある。しかしながら、復調回路はアナログ回路で構成され、半導体素子の特性のばらつきの影響を受けるために、完全なデジタル信号を生成することが難しい。したがって、本発明では、デジタル信号を生成するために、復調信号生成回路を復調回路と補正回路で構成する。そして、復調回路が出力する第1復調信号を補正回路に入力することで、デジタル信号である第2復調信号を生成する。ここでは、第1復調信号の補正とは、第1復調信号を補正回路に入力し、補正回路において、第2の復調信号を生成する動作に相当する。図2Aで示す復調回路104aについて説明する。図2Aにおいて抵抗205、208の抵抗値をR1、R2とし、容量207、209の容量値をC1、C2とし、図2Bには図2Aにおけるノードa、b、cの動作波形を示す。ノードa、b、cの動作波形はそれぞれ、図2BのB-1、B-2、B-3で示される。ノードaの信号は共振回路に発生した交流の誘導電圧であり、高周波の搬送波が低周波の副搬送波によって変調されている図2BのB-1。ノードaの信号に対し、受信する電磁波の強度と副搬送波の周波数に合わせて、回路201の抵抗205に流れる電流量と容量207に蓄積される電荷量とを適切に設定することで、ノードbの信号が得られる図2BのB-2。ノードbの信号には小振幅で高周波数の成分が残留するので、副搬送波より大きな周波数成分をカットするローパスフィルタ202を設けることで、ノードcにはLowレベル以下、Loレベルと記す及びHighレベル以下、Hiレベルと記すの電位電圧からなるデジタル信号である第1復調信号が得られる図2BのB-3。このように、復調回路104aは、抵抗205、208の抵抗値R1、R2と容量207、209の容量値C1、C2の特性により動作特性が決定する。単結晶シリコン基板上に作製した半導体素子は、特性のばらつきが小さいため、復調回路104aが出力するノードcの第1復調信号を論理回路へ供給しても、論理回路は正常に動作する。しかしながら、ガラス基板上やフレキシブル基板上に作製した半導体素子は、一般に、半導体層の抵抗値やトランジスタのしきい値電圧等の半導体素子の特性のばらつきが大きいという問題がある。その結果として、復調回路104aの動作特性のばらつきも大きくなる。図2Bに示した復調回路の動作特性は、半導体素子の特性が理想的な場合である。図3に示した復調回路の動作特性は、半導体素子の特性のばらつきの影響を受けた場合である。図3Aは、復調回路104aの回路201において抵抗205に流れる電流量が大きいため、ノードbには大きな振幅で高周波数成分が残留する場合を示す図3AのA-1。ノードbの信号をローパスフィルタ202に入力すると、ノードcではHiレベルを表す信号が電源電圧より低い電圧で出力される図3AのA-2。特に、復調回路104aによって生成される信号であってHiレベルを表す信号の振幅が、論理回路のしきい値LoレベルとHiレベルを認識する境界となる電圧より小さい場合、当該信号を復調信号として論理回路に入力すると、Hiレベルと認識されずに半導体装置は誤動作を起こすこととなる。図3Bは、図3Aと同様、ノードbに大きな振幅で高周波成分が残留し図3BのB-1、さらにローパスフィルタ202における抵抗208の抵抗値R2および容量209の容量値C2がばらつくことで搬送波の周波数成分がカットできずにノードcに出力される場合を示す図3BのB-2。特に、ノイズを有するノードcのHiレベルを表す信号が論理回路のしきい値電圧よりも小さくなるような場合に、当該信号を復調信号として論理回路に直接入力すると、ノイズと信号が識別できずに半導体装置は誤動作を起こすこととなる。図3Cは図3Aとは逆に、復調回路104aの回路201において抵抗205に流れる電流量が小さいため、ノードbにはLoレベルを表す信号がGND電圧にまで下がり切らずに出力される場合を示す図3CのC-1。ノードbの信号をローパスフィルタ202に入力すると、高周波数成分はカットされるが、LoレベルはGND電圧より高いまま出力される図3CのC-2。特に、ノードcのLoレベルを表す信号の振幅が論理回路のしきい値よりも大きくなる場合に、当該信号を復調信号として論理回路に直接入力すると、Loレベルと認識されずに誤動作を起こすこととなる。図3Dは回路201によって副搬送波が復調されているものの図3DのD-1、ローパスフィルタ202における抵抗208の抵抗値R2および容量209の容量値C2のばらつきにより副搬送波の周波数成分までがカットされ、ノードcでは、Loレベルを表す信号がGND電圧に変化するまでの遅延が大きくなる場合、およびHiレベルを表す信号が電源電圧に変化するまでの遅延が大きくなる場合を示す図3DのD-2。ノードcの信号を復調信号として論理回路に直接入力すれば、Loレベル又はHiレベルと認識される期間が変化して誤動作を起こすこととなる。上記のように半導体素子の特性がばらつくことによって、アナログ回路で構成される復調回路の出力特性は大きくばらつく可能性がある。したがって、本発明は復調信号生成回路を復調回路と補正回路で構成する。補正回路は、復調回路から供給される第1復調信号に基づき、デジタル信号であり、電源電圧と等しい振幅の第2復調信号を生成する。このように、復調信号生成回路内に補正回路を設ける本発明は、半導体素子の特性のばらつきによる影響を抑制して、電源電圧と等しい振幅の信号を生成することができる。補正回路104bは、レベルシフタ又は差動増幅器を有する。本実施の形態では補正回路104bとしてNチャネル型トランジスタ402とPチャネル型トランジスタ401からなるインバータの例を挙げる図4A。インバータは入出力特性の変化点が通常の論理回路で用いられる電圧電源電圧の大きさをVDDとするとVDD/2付近ではなく、意図的にGND電圧側、もしくは電源電圧以下、VDDとも記す側にずらしていることを特徴とする。まず図4Bに、通常の論理回路で用いられるインバータの入出力特性を示す。インバータの入出力特性の変化点はVDD/2付近である。これはインバータを構成するNチャネル型トランジスタとPチャネル型トランジスタの駆動能力がほぼ等しいためである。このようなインバータは、例えばNチャネル型トランジスタの移動度以降μNと記すがPチャネル型トランジスタの移動度以降μPと記すの2倍であり、二つのトランジスタのチャネル長が等しい時、Pチャネル型トランジスタのチャネル幅以降WPと記すがNチャネル型トランジスタのチャネル幅以降WNと記すの2倍の大きさを有する構成とすることで実現できる。次に図4C、Dに、補正回路が有するインバータの入出力特性を示す。図4Cは入出力特性の変化点をVDD/2よりも低い電圧に設定し、図4Dは変化点をVDD/2よりも大きい電圧に設定している。これらの入出力特性は、インバータを構成するNチャネル型トランジスタの駆動能力とPチャネル型トランジスタの駆動能力に差を付けることで実現でき、例えばWNとWPの大きさを調節することによって実現できる。インバータが有する入出力特性の変化点をVDD/2よりもどれだけ低い電圧、もしくは高い電圧に設定するかは、インバータを構成するトランジスタのしきい値電圧や、半導体素子のばらつきの影響を受けた復調回路から出力される第1復調信号のばらつきの度合いに依存する。ここで電源電圧の大きさVDDを100とする百分率で表すとVDD/2は50で表される、本発明の形態は、LoレベルおよびHiレベルを表す第1復調信号の振幅が各々20乃至60程度ばらついた場合に適用することが好ましい。したがって、半導体素子のばらつきにより復調回路から出力されるHiレベルを表す信号が電源電圧よりも20乃至60程度減少する場合には、補正回路が有するインバータの変化点を電源電圧の25乃至45程度の間に設定すれば良いこととなる。逆にLoレベルを表す信号がGND電圧よりも20乃至60程度増加する場合には、補正回路が有するインバータの変化点を電源電圧の55乃至75程度の間に設定すれば良いこととなる。図4Cの入出力特性を有するインバータは、例えばWNをWPよりも大きくすることで作製できる。さらに具体的には、μNがμPの2倍であり、両トランジスタのゲート長が等しい場合、WNをWPの1倍乃至10倍程度にすることで、当該インバータを作製することができる。または、Pチャネル型トランジスタのチャネル長は、Nチャネル型トランジスタのチャネル長よりも大きくしてもよい。Pチャネル型トランジスタのしきい値電圧の絶対値は、Nチャネル型トランジスタのしきい値電圧の絶対値よりも大きくしてもよい。このようにインバータの入出力特性を設定することで、図3A、Bに示すHiレベルを表す信号が電源電圧よりも20乃至60程度小さな値を取る場合であっても、補正回路104bによって振幅を補正した第2復調信号を生成することができる。図4Dの入出力特性を有するインバータは、例えばWPをWNよりも大きくすることで作製できる。さらに具体的には、μNがμPの2倍であり、両トランジスタのゲート長が等しい場合、WPをWNの4倍乃至20倍程度にすることで、当該インバータを作製することができる。または、Nチャネル型トランジスタのチャネル長は、Pチャネル型トランジスタのチャネル長よりも大きくしてもよい。Nチャネル型トランジスタのしきい値電圧の絶対値は、Pチャネル型トランジスタのしきい値電圧の絶対値よりも大きくしてもよい。このようにインバータの入出力特性をこのように設定することで、図3Cに示すLoレベルを表す信号がGND電圧よりも20乃至60程度大きな値を取る場合であっても、補正回路104bによって振幅を補正した第2復調信号を生成することができる。また、上記ではインバータが有する入出力特性の変化点をVDD/2よりGND電圧側、もしくは電源電圧側にずらすためにインバータを構成する二つのトランジスタの駆動能力を設定する方法として、トランジスタのチャネル幅を設定する例を示したが、本発明はこの方法に限定されない。例えば、NチャネルトランジスタおよびPチャネルトランジスタのしきい値電圧を設定したり、NチャネルトランジスタおよびPチャネルトランジスタのチャネル長を設定したりすることでインバータの入出力特性の変化点を決定することも可能である。上記のように、半導体装置が有する復調信号生成回路を復調回路と補正回路で構成することによって、半導体素子の特性のばらつきに対するマージンが大幅に増加する。つまり補正回路を設けない場合には、復調回路が有する抵抗と容量は図3A~Cのいずれの場合も生じさせないような適切な特性値内に製造しなければならない。さらに抵抗と容量の素子特性にばらつきが生じた場合には、図3A~Cのように不完全な復調信号が論理回路に入力され、半導体装置は誤動作を起こすので歩留まりが低下することとなる。しかしながら本発明の構成とすることで、図3A、BもしくはCの場合が生じても構わないような、より広い特性値内に製造すればよく、半導体素子の特性のばらつきが生じても復調信号を補正することで、半導体素子の誤動作を低減し、歩留まりを向上することができる。さらに本発明により、容易に入手が可能で基板面積が大きいガラス基板やフレキシブル基板上に半導体装置を大量に作製することが可能となるため、安価に半導体装置を提供することができる。実施の形態2本実施の形態では本発明の半導体装置が有する補正回路104bについて実施の形態1と異なる形態を、図5を用いて説明する。図5に示す回路は差動増幅器である。図5A、Bに示すのは、抵抗分割を用いてVDDとGNDの中間に発生させた電圧と、復調回路104aの出力である第1復調信号とを比較する構成を有する差動増幅器である。抵抗分割によって発生させる電圧の大きさを調節することで、図3の例に示した第1復調信号のばらつきを補正することが可能である。図5Aは、第1復調信号のHiレベルがVDDより低い電圧になる場合図3A、Bの補正に適している。逆に図5Bは、第1復調信号のLoレベルがGNDより高い電圧になる場合図3Cの補正に適している。差動増幅器の出力振幅は完全にVDDとはならないものの、第1復調信号の振幅が小さくても増幅して補正できる利点がある。したがって補正回路として差動増幅器を用いる場合には後にインバータ501を設けて信号の振幅をVDDにする事が望ましい。そして、補正回路の出力である第2復調信号を論理回路に入力することで、半導体装置の誤動作を防ぐことができる。また、本発明の半導体装置が有する補正回路は、上記に説明した差動増幅器の構成に限定されない。例えば、差動増幅器の出力が抵抗を介して正帰還される構成を有することもできる。上記のように、本発明の半導体装置は、復調信号生成回路が復調回路と補正回路とを有することで、半導体素子の特性のばらつきの影響を小さくすることができる。したがって本発明の半導体装置は高い歩留まりを実現し、その結果、安価な半導体装置を提供することができる。本実施の形態は、実施の形態1、実施例1及び実施例2と自由に組み合わせることができる。本発明の半導体装置は主に半導体素子から構成されている。本実施例では、半導体素子の作製例を、断面図を用いて説明する。以下には、半導体素子を総称して素子群と記載する。本実施例では素子群をガラス基板上に作製する。その後半導体装置に軽量、可撓性等の付加価値を加えるため、素子群を基板から剥離して可撓性を有する基板フィルム等も含むに貼り合わせる工程の例を説明する。まずガラス基板4001上に剥離層4002を形成する図6A。基板はガラス以外にも石英、シリコン、金属等を用いることができる。剥離層4002は、金属、珪素等の元素や化合物等を用いて基板の全面、もしくは一部に形成する。なおガラス基板4001上に半導体装置を作製する場合は剥離層4002を形成しなくてもよい。次に剥離層4002を覆うように絶縁層4003を形成する。絶縁層4003は珪素酸化物、珪素窒化物等で形成する。次に絶縁層4003上に半導体層4004を形成し、レーザ結晶化や金属触媒を用いた熱結晶化等により結晶化させ、その後所望の形状にエッチングする。次に半導体層4004を覆うようにゲート絶縁層4005を形成する。ゲート絶縁層4005は珪素酸化物、珪素窒化物等で形成する。次にゲート電極層4006を形成する。ゲート電極層4006は導電性を持つ元素や化合物で形成し、所望の形状にエッチングする。フォトリソグラフィ法を用いる場合、レジストマスクをプラズマ等でエッチングすることでゲート電極幅を短く作製し、トランジスタの性能を高めることができる。本実施例ではゲート電極層4006を積層構造となるように形成した場合を示す。次に半導体層4004に不純物元素を添加してN型不純物領域4007、P型不純物領域4008を形成する。不純物領域はフォトリソグラフィ法によりレジストマスクを形成し、燐、砒素、ボロン等の不純物元素を添加することで形成する。次に窒素化合物等により絶縁層を形成し、当該絶縁層に垂直方向の異方性エッチングをすることでゲート電極の側面に接する絶縁層4009サイドウォールともよぶを形成する図6B。次にN型不純物領域を有する半導体層に不純物を添加し、絶縁層4009の直下の第一のN型不純物領域4010と、第一の不純物領域よりも高い不純物濃度を有する第二のN型不純物領域4011とを形成する。上記の工程によりN型トランジスタ4012、P型トランジスタ4013が形成される。続いてトランジスタ4012、4013を覆うように絶縁層4014を形成する図6C。絶縁層4014は絶縁性を有する無機化合物、有機化合物等により形成する。本実施例では絶縁層4014を積層構造で形成したものを示す。次に第二のN型不純物領域4011とP型不純物領域4008とを露出させるコンタクトホールを形成し、当該コンタクトホールを充填するように導電層4015を形成した後、当該導電層4015を所望の形状にエッチングする。導電層4015は導電性を有する金属元素や化合物等で形成する。次に導電層4015を覆うように絶縁層4016を形成する。絶縁層4016は絶縁性を有する無機化合物、有機化合物等で形成する。次に導電層4015を露出させるコンタクトホールを形成し、当該コンタクトホールを充填するように導電層を形成した後、所望の形状にエッチングすることでアンテナ、もしくはアンテナを接続するための配線を形成する。次にアンテナ4019を形成する導電層を覆うように保護層4026を形成する。保護層4026は絶縁性を有する化合物、樹脂等により形成する。絶縁層、導電層、素子を形成する各々の層は、単一材料を用いて単層構造としても良く、複数の材料を用いて積層構造で形成してもよい。また上記工程では絶縁層4016上にアンテナ4019を形成したが、導電層4015と同じ層に形成しても良い。上記の工程により作製した半導体素子が有する半導体層は、非晶質半導体、微結晶半導体、多結晶半導体、有機半導体等のいずれを用いてもよい。良好な特性の半導体素子を得るためには、200度から600度の温度好適には350度から500度で結晶化した結晶質半導体層低温ポリシリコン層や、600度以上の温度で結晶化した結晶質半導体層高温ポリシリコン層を用いることができる。さらに良好な特性の半導体素子を得るためには、金属元素を触媒として結晶化した半導体層や、レーザにより結晶化した半導体層を用いるとよい。また、プラズマCVD法により、SiH4とF2の混合ガス、SiH4とH2の混合ガス等を用いて形成した半導体層や、前記半導体層にレーザ照射を行ったものを用いるとよい。さらに回路内の半導体素子が有する半導体層は、キャリアの流れる方向チャネル長方向と平行に延びる結晶粒界を有するように形成するとよい。このような半導体層は連続発振レーザCWLCと略記することができるや10MHz以上好ましくは60~100MHzで動作するパルスレーザで形成することができる。また、半導体層の厚さは20nm~200nm好ましくは50nm~150nmとするとよい。さらに、半導体層特にチャネル形成領域に1×1019atoms/cm3~1×1022atoms/cm3の濃度好ましくは1×1019atoms/cm3~5×1020atoms/cm3の濃度で水素又はハロゲン元素を添加すると、欠陥が少なくクラックが生じにくい活性層を得ることができる。上記のように作製したトランジスタは、S値サブスレッシュホールド値が0.35V/sec以下好ましくは0.09~0.25V/secを有する。また、移動度は10cm2/Vs以上の特性を有するとよい。さらに当該トランジスタは、電源電圧が3~5Vで動作するリングオシレータで1MHz以上好ましくは10MHz以上の特性を有することが望ましい。また、本実施例に示されたトランジスタは基板上に半導体層、ゲート絶縁層、ゲート電極層を順に積層を積層させた構造を取るが、この例には限定されず、ゲート電極層、絶縁膜、半導体層を順に積層させる構造を取ることも可能である。また本実施例のN型のトランジスタは第一のN型不純物領域と第二のN型不純物領域を有するが、この例には限定されず不純物領域における不純物濃度が一様であっても良い。また、素子群は複数の層に渡って設けられていてもよい。多層構造で作製する場合は、層間での寄生容量を低減するために層間絶縁膜の材料として低誘電率材料を用いるとよい。例えばエポキシ樹脂、アクリル樹脂等の樹脂材料、シロキサン系ポリマー等の重合によってできた化合物材料などが挙げられる。寄生容量を低減した多層構造を採用すれば、小面積化、動作の高速化、低消費電力化を実現することができる。また、アルカリ金属の汚染を防ぐための保護層を設けることで、信頼性を向上することができる。当該保護層は窒化アルミニウム、窒化珪素膜等の無機材料により形成し、回路内の素子を包むように、または回路全体を包むように設けるとよい。次に、上記のように構成した素子群をガラス基板4001から剥離し、可撓性を有する基板、フィルム等へ張り付ける方法を説明する。素子群をガラス基板4001から剥離して可撓性を有する基板、フィルム等へ張り付ける場合、当該素子群の厚さは5μm以下好ましくは1μm~3μmであることが望ましい。また、本発明の半導体装置を構成する場合、素子群の面積は5mm角以下好ましくは、0.3mm角~4mm角であることが望ましい。まず剥離層4002が露出するように開口部4027を形成し、当該開口部4027にエッチング剤を導入して剥離層4002を部分的に除去する図7A。次に、ガラス基板上面方向から第一の可撓性基板4029を接着し、剥離層4002を境に素子群4028をガラス基板4001から第一の可撓性基板4029側へ移し取る。次に、素子群4028がガラス基板4001と接していた側に第二の可撓性基板4030を接着することで、可撓性を有する半導体装置を作製することができる図7B。可撓性基板としてはプラスティックフィルム、紙等を用いることができる。外部からの影響を最小限にするため、第一の可撓性基板4029と第二の可撓性基板4030とが同一の厚さを有し、素子群4028が断面の中心に存在することが望ましい。上記工程において素子群4028にアンテナを接続する配線のみを作製した場合、第一の可撓性基板4029にアンテナを作製し、素子群4028と接着することで半導体装置を作製することが可能である。また、曲面を有する可撓性基板に素子群4028を張り付ける場合、半導体素子のキャリアの流れる方向チャネル長方向が、できる限り曲面の湾曲の影響を受けない方向となるように形成することで、半導体素子への影響を少なくすることができる。また、本実施例においては開口部4027から剥離層4002をエッチングした後に素子群4028を第一の可撓性基板4029へ移し取る方法を挙げたが、本発明はこの例には限定されない。例えば剥離層4002を開口部4027からのエッチング工程のみで除去した後、素子群4028を可撓性基板へ移しかえる方法や、開口部4027を設けずに第一の可撓性基板4029を貼り付けて素子群4028をガラス基板から剥がし取る方法、さらにはガラス基板4001を裏面から研磨して素子群4028を得る方法などがあり、これらの方法を組み合わせて行うことも可能である。ガラス基板を裏面から研磨する以外の方法で素子群4028を可撓性基板へ移しかえる工程を用いれば、素子群4028を作製するためのガラス基板4001が再利用できる利点がある。本実施例は、実施の形態1、実施の形態2、及び実施例2と自由に組み合わせることができる。本発明の半導体装置の具体的な使用形態について説明する。本発明の半導体装置の用途は広範にわたり、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。紙幣、硬貨とは市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの金券、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す。証書類とは、運転免許証、住民票等を指す。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す。書籍類とは、雑誌、辞書等を指す。記録媒体とは、DVDソフト、ビデオテープ等を指す。身の回り品とは、鞄、眼鏡等を指す。乗物類とは、自転車等の車両、船舶等を指す。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置テレビ受像機ともよぶ、携帯電話、携帯情報端末等を指す。紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。半導体装置を物の管理や流通のシステムに応用することでシステムの高機能化を図ることができる。例えば図8Aに示すように、本発明の半導体装置3001が実装された品物3002をベルトコンベアにより搬送し、ベルトコンベアの脇にリーダライタ3003を設けることで品物3002の検品を簡単に行うことができる。さらに図8Bに示すように、表示部3004を含む携帯端末3005の側面にリーダライタ3003を設け、上記検品された品物3002に実装された半導体装置3001にかざすと、表示部3004に品物3002の原材料、原産地、流通過程の履歴等が表示されるシステムにすることが可能である。本実施例は、実施の形態1、実施の形態2、及び実施例1と自由に組み合わせることができる。