複数のパッドが配置された表面、前記表面とは反対側に位置する裏面、を有する第1半導体チップと、前記第1半導体チップが搭載された第1上面、前記第1上面とは反対側に位置する第1下面、前記第1上面と前記第1下面との間に位置する複数の側面、を備えた第1チップ搭載部と、前記第1半導体チップの裏面と前記第1チップ搭載部の第1上面とを固定する接着材と、前記第1チップ搭載部の周囲に配置された複数のリードと、前記第1半導体チップの前記複数のパッドのうちの第1パッドと前記複数のリードのうちの第1リードとを電気的に接続する導電材と、上面と前記上面とは反対側に位置する下面とを有し、前記第1半導体チップ、前記接着材、前記チップ搭載部の一部、前記複数のリードの一部、および前記導電材を封止する封止体と、を有し、前記第1チップ搭載部の前記第1下面は、前記封止体の前記下面から露出しており、前記第1チップ搭載部の前記複数の側面のうちの第1側面は、前記第1チップ搭載部の前記第1下面に連なる第1部分と、前記第1部分よりも外側に位置し、前記第1チップ搭載部の前記第1上面に連なる第2部分と、前記第2部分よりも外側に位置し、前記第1チップ搭載部の前記第1上面に連なり、前記第1および第2部分と同一方向を向いた第3部分と、を有し、平面視において、前記第1半導体チップの外縁は、前記第1チップ搭載部の前記第1部分と前記第2部分との間に位置し、かつ前記接着材の外縁は、前記第1半導体チップと前記第2部分との間に位置することを特徴とする半導体装置。請求項1に記載の半導体装置において前記第1チップ搭載部の隣に配置される第2チップ搭載部をさらに有し、前記第1チップ搭載部は、前記第2チップ搭載部に対向する第2側面をさらに有し、前記第1チップ搭載部の前記第2側面は、前記第1チップ搭載部の前記第1下面に連なる第4部分と、前記第4部分よりも外側に位置し、前記第1チップ搭載部の前記第1上面に連なり、前記第4部分と同一方向を向いた第5部分と、を有し、平面視において、前記第2側面は、前記第1および第2チップ搭載部が配置された方向と直交する方向における前記封止体の中心線を跨ぐように配置されていることを特徴とする半導体装置。請求項2に記載の半導体装置において、前記第2側面には、複数の前記第4部分と、複数の前記第5部分が交互に配置されていることを特徴とする半導体装置。請求項2に記載の半導体装置において、平面視において、前記第1半導体チップの外縁は、前記第1チップ搭載部の前記第4部分よりも内側に位置することを特徴とする半導体装置。請求項4に記載の半導体装置において、前記第1チップ搭載部の前記第5部分の高さは、前記第1チップ搭載部の前記第1上面から前記第1下面までの距離よりも短いことを特徴とする半導体装置。請求項5に記載の半導体装置において、前記第1チップ搭載部の前記第2部分の高さは、前記第1チップ搭載部の前記第1上面から前記第2下面までの距離よりも短く、前記第1チップ搭載部の前記第3部分の高さは、前記第1チップ搭載部の前記第1上面から前記第2下面までの距離と同一であることを特徴とする半導体装置。請求項6に記載の半導体装置において、前記第1チップ搭載部の前記第3部分に連なる第2下面は、前記封止体の前記下面から露出していることを特徴とする半導体装置。請求項7に記載の半導体装置において、前記第1チップ搭載部の前記第2下面は、外部端子であることを特徴とする半導体装置。請求項7に記載の半導体装置において、前記封止体の下面において、前記第1チップ搭載部の前記第1下面と前記第2下面との間には、前記封止体の一部が配置されていることを特徴とする半導体装置。請求項3に記載の半導体装置において、平面視において隣り合う前記複数の第5部分の間に配置された前記複数の第4部分は、前記第1チップ搭載部の前記第1上面および前記第2下面と連なり、前記複数の第4部分の高さは前記第1上面から前記第2下面までの距離と同一であることを特徴とする半導体装置。請求項4に記載の半導体装置において、前記第1チップ搭載部の前記第1側面と前記第2側面とは互いに対向する側面であって、前記第1チップ搭載部は、前記第1側面と交差する第3側面をさらに有し、前記複数のリードのうちの第1リードは、前記第1チップ搭載部の前記第3側面に沿うように配置されており、前記第1リードと前記第1半導体チップの複数のパッドのうちの第1パッドとは、前記導電材により電気的に接続されており、前記導電材は、平面視において前記第1チップ搭載部の第3側面を跨ぐように配置されていることを特徴とする半導体装置。請求項11に記載の半導体装置において、前記導電材は金属製リボン材であることを特徴とする半導体装置。請求項12に記載の半導体装置において、前記第1半導体チップは、パワートランジスタを備え、前記第1パッドは、前記パワートランジスタのソースと電気的に接続されたソースパッドであることを特徴とする半導体装置。請求項13に記載の半導体装置において、前記第1半導体チップの前記第1裏面は、前記パワートランジスタのドレインと電気的に接続されたドレイン電極であり、前記接着材は導電性接着材であることにより、前記第1半導体チップの前記ドレイン電極と前記第1チップ搭載部とは電気的に接続されており、前記第1チップ搭載部の前記第1下面はドレイン端子であることを特徴とする半導体装置。請求項4に記載の半導体装置において、平面視において、前記半導体チップの前記外縁から前記第1チップ搭載部の第4部分までの距離は、前記半導体チップの前記外縁から前記第1チップ搭載部の第2部分までの距離よりも長いことを特徴とする半導体装置。請求項2に記載の半導体装置において、前記第2チップ搭載部は、第2上面、前記第2上面とは反対側に位置する第2下面、前記第2上面と前記第2下面との間に位置する複数の側面、を備えており、前記第1チップ搭載部の前記第2側面と対向する前記第2チップ搭載部の側面には、前記第2チップ搭載部の前記第2下面に連なる第7部分と、前記第7部分よりも外側に位置し、前記第2チップ搭載部の前記第2上面に連なる第8部分と、前記第8部分よりも外側に位置し、前記第2チップ搭載部の前記第2上面に連なり、前記第7および第8部分と同一方向を向いた第9部分と、を有することを特徴とする半導体装置。請求項1に記載の半導体装置において、前記第1側面は、複数の前記第2部分と、複数の前記第3部分が交互に配置されていることを特徴とする半導体装置。平面視において四辺形を成す表面、前記表面とは反対側に位置する裏面、前記表面と前記裏面の間に位置する側面、および前記表面に配置される第1電極を有する第1半導体チップと、前記第1半導体チップが搭載される上面、前記上面とは反対側に位置する下面、および前記上面と前記下面の間に位置する側面を有する第1チップ搭載部と、前記第1半導体チップと前記第1チップ搭載部を接着固定する接着材と、前記第1チップ搭載部の周囲に配置され、前記第1半導体チップと電気的に接続される複数のリードと、前記複数のリードのうちの第1リードと前記半導体チップの前記電極を電気的に接続する導電材と、上面、前記上面とは反対側に位置する下面を有し、前記第1半導体チップ、前記接着材、前記第1チップ搭載部の一部、前記複数のリードの一部、および前記複数の導電材を封止する封止体と、を有し、前記第1半導体チップの前記裏面、および前記側面の前記裏面側の一部は前記接着材により覆われ、前記第1チップ搭載部の前記下面は、前記封止体の下面において前記封止体から露出し、前記第1チップ搭載部の前記側面のうちの第1側面は、平面視において、前記第1チップ搭載部の前記下面に連なる第1部分と、前記第1部分よりも前記第1チップ搭載部の前記上面側に配置され、平面視において、前記第1部分よりも外側に配置される第2部分と、を備え、平面視において、前記第1半導体チップの備える四辺のうちの第1辺は、前記第1部分と前記第2部分の間に配置され、前記第2部分には、前記第1辺と交差する方向に突出する突出部が前記第1辺の延在方向に沿って配置されていることを特徴とする半導体装置。請求項18に記載の半導体装置において、前記第2部分には複数の突出部が前記第1辺の延在方向に沿って配置されていることを特徴とする半導体装置。a第1チップ搭載部と、前記第1チップ搭載部の周囲に配置された複数のリードと、を備えたリードフレームを準備する工程と、b前記第1チップ搭載部の第1上面上に接着材を介して第1半導体チップを搭載する工程と、c前記第1半導体チップの表面に設けられた第1パッドと前記複数のリードのうちの第1リードとを導電材により電気的に接続する工程と、d前記第1半導体チップ、前記第1チップ搭載部の一部、および前記導電材、を封止体により封止する工程と、を有し、前記第1チップ搭載部の第1側面は、前記第1チップ搭載部の第1下面に連なる第1部分と、前記第1部分よりも外側に位置し、前記第1チップ搭載部の前記第1上面に連なる第2部分と、前記第2部分よりも外側に位置し、前記第1チップ搭載部の前記第1上面に連なり、前記第1および第2部分と同一方向を向いた第3部分と、を有し、前記b工程は、前記第1半導体チップの外縁が前記第1チップ搭載部の前記第1部分と前記第2部分との間に位置し、かつ前記接着材の外縁が、前記第1半導体チップと前記第2部分との間に位置するように行い、前記c工程は、前記第1チップ搭載部の前記第1上面の一部をクランパにより押さえた状態で、前記導電材をボンディングツールに超音波を印加することにより前記第1半導体チップの前記第1パッドと電気的に接続させ、前記第1チップ搭載領域において、前記導電材の配置領域を囲むように、前記第1チップ搭載部の前記第1上面を含む複数のクランプ領域を押さえ、前記複数のクランプ領域のそれぞれには、前記第1チップ搭載部の前記第1部分と前記第2部分の間の領域以外の領域が含まれることを特徴とする半導体装置の製造方法。請求項20に記載の半導体装置の製造方法において、前記クランプ領域の前記第1下面からの高さは、前記第1上面から前記第1下面までの距離と同一であることを特徴とする半導体装置の製造方法。請求項20に記載の半導体装置の製造方法において、前記第1チップ搭載部は、前記第1側面に対向する第2側面をさらに有し、平面視において、前記第1半導体チップから前記第2側面までの距離は、前記第1半導体チップから第1側面の前記第2部分までの距離よりも長く、前記クランパは、前記第1チップ搭載部の前記第1上面において、前記半導体チップから前記第1側面の前記第2部分までの間の領域を押さえることを特徴とする半導体装置の製造方法。半導体装置のパッケージ態様として、半導体チップが搭載されたタブチップ搭載部の下面を封止体から露出させる、所謂、タブ露出型の半導体装置がある。タブ露出型の半導体装置は、封止体から露出させたタブを放熱経路として活用することができるので、半導体装置の放熱性を向上させる観点で優れている。また、タブ露出型の半導体装置では、タブの周縁部に薄板領域段差部を設け、薄板領域の下面側を封止体で封止することでタブが封止体から脱落することを防止ないしは抑制する構造が好ましい。本願発明者は、タブ露出型の半導体装置のパッケージ構造について検討を行い、新たな課題を見出した。すなわち、半導体装置の使用環境下での温度サイクルにより、特にタブの薄板領域近傍において、封止体に微小な欠損クラックが発生することが判った。本願発明者の検討によれば、半導体チップの一部がタブの薄板領域と重なる位置に配置され、かつ、半導体チップと薄板領域の間に接着材が配置されている場合にこのクラックが発生することが判った。封止体にクラックが発生すると、封止体内に水分等が侵入する経路となる。また、クラックが発生した状態で継続的に使用すれば、クラックが進展して大きくなる。この結果、半導体装置の信頼性が低下する原因となる。本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の信頼性低下を抑制する技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。すなわち、本願発明の一態様である半導体装置は、第1半導体チップが搭載された第1上面、前記第1上面とは反対側に位置し、封止体から露出する第1下面、前記第1上面と前記第1下面との間に位置する複数の側面、を備えた第1チップ搭載部を有している。また、前記第1チップ搭載部の前記複数の側面のうちの第1側面は、前記第1チップ搭載部の前記第1下面に連なる第1部分と、前記第1部分よりも外側に位置し、前記第1チップ搭載部の前記第1上面に連なる第2部分と、前記第2部分よりも外側に位置し、前記第1チップ搭載部の前記第1上面に連なり、前記第1および第2部分と同一方向を向いた第3部分と、を有している。そして、平面視において、前記第1半導体チップの外縁は、前記第1チップ搭載部の前記第1部分と前記第2部分との間に位置し、かつ、第1半導体チップと前記第1チップ搭載部を接着固定する接着材の外縁は、前記第1半導体チップと前記第2部分との間に位置するものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。すなわち、本願発明の一態様によれば、半導体装置の信頼性低下を抑制することができる。本願における記載形式基本的用語用法の説明本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。同様に実施の態様等の記載において、材料、組成等について、AからなるX等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、A以外の要素を含むものを排除するものではない。たとえば、成分についていえば、Aを主要な成分として含むX等の意味である。たとえば、シリコン部材等といっても、純粋なシリコンに限定されるものではなく、SiGeシリコンゲルマニウム合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Cu層、ニッケルめっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Cu、ニッケル等を主要な成分とする部材を含むものとする。さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。実施の形態1本実施の形態では、タブ露出型の半導体装置の一例として、四角形の平面形状を成す封止体の下面において、チップ搭載部および複数のリードの一部が露出する、QFNQuadFlatNonleadedpackage型の半導体装置に適用した実施態様について説明する。図1は本実施の形態の半導体装置の上面図、図2は、図1に示す半導体装置の下面図、図3は図1のA-A線に沿った断面図、図4は図1のB-B線に沿った断面図である。また、図5は、図1に示す封止体を取り除いた状態で、半導体装置の内部構造を示す平面図である。<半導体装置>本実施の形態の半導体装置1の構成について、図1~図5を用いて説明する。図1~図5に示すように、本実施の形態の半導体装置1は、タブ2図3、図5参照と、タブ2上に接着材ダイボンド材7図3、図5参照を介して搭載された半導体チップ3図3、図5参照と、を備えている。また、半導体装置1は、半導体チップ3の周囲に配置された複数のリード4図3、図5参照と、半導体チップ3の複数のパッド3d図3、図5参照と複数のリード4とを、それぞれ電気的に接続する複数のワイヤ5図3、図5参照と、を有している。また、半導体装置1は半導体チップ3、複数のワイヤ5、および複数のリード4を封止する封止体6図3、図5参照を備えている。また、タブ2には、複数の吊りリード9図4、図5参照が接続されている。まず、半導体装置1の外観構造について説明する。図1に示す封止体樹脂体6は例えば、エポキシ系の熱硬化性樹脂に、シリカなどのフィラ粒子を添加した樹脂から成る。また、封止体6は平面視において、四つの辺主辺を備える四辺形を成す。封止体6は、辺主辺6c1、辺6c1と対向する辺主辺6c2、辺6c1と辺6c2の間に位置する辺主辺6c3、および辺6c3と対向する辺主辺6c4を備えている。また、各辺6c1、6c2、6c3、6c4の間の角部には面取り部が配置されて、これにより封止体6の欠けを抑制している。この面取り部を含めると、厳密には封止体6の平面形状は八角形面取り部の辺を一辺として考慮すると八辺形になっている。しかし、面取り部角部の各辺は、複数のリード4が並べて配置される主辺の長さと比較して十分に小さいため、実質的には、四辺形四角形と見做すことができる。本願では、面取り部を封止体6の角と見做し、四辺形四角形として説明する。また、封止体6は上面表面6aと、この上面6aとは反対側の下面裏面、実装面6b図2参照と、この上面6aと下面6bとの間に位置する側面6cとを有している。側面6cは、図3および図4に示すように傾斜面となっている。また、図1および図2に示すように、半導体装置1では、封止体6の各辺各主辺に沿って、それぞれ複数のリード4が配置されている。複数のリード4は、それぞれ金属材料からなり、本実施の形態では、例えば銅Cuから成る。詳しくは、銅Cuからなる基材の表面に、例えばニッケルNiからなるめっき膜図示は省略が形成されている。図2に示すように、複数のリード4の下面4bは封止体6の下面6bにおいて、封止体6から露出している。また、封止体6の周縁部平面視における外周部分において、複数のリード4の上面6aと複数の吊りリード9の一部が封止体6から露出している。また、図3に示すように複数のリード4の外側の側面4cは、封止体6の側面6cにおいて封止体6から露出している。リード4の封止体6からの露出面には、導体膜外装めっき膜8図3参照が形成されている。導体膜8は、例えばめっき法により形成された半田膜であって、導体膜8を形成することにより、半導体装置1を図示しない実装基板に実装する際に、接合材例えば半田材がリード4の露出面に濡れ広がり易くすることができる。また、図2に示すように、複数のリード4の内側には、半導体チップ3図3参照を搭載するチップ搭載部であるタブダイパッド、チップ搭載部2が配置されている。タブ2の下面2bは、封止体6の下面6bにおいて、封止体6から露出している。つまり、半導体装置1は、タブ露出型ダイパッド露出型の半導体装置である。また、タブ2は、封止体6よりも熱伝導率が高い金属材料からなり、本実施の形態では、例えば銅Cuから成る。詳しくは、銅Cuからなる基材の表面に、例えばニッケルNiからなるめっき膜図示は省略が形成されている。このように、タブ露出型の半導体装置は、熱伝導率が封止体6よりも高い、例えば、銅Cuなどの金属部材タブ2を露出させることで、タブ2が露出しない半導体装置と比較して、パッケージの放熱性を向上させることができる。また、半導体装置1を図示しない実装基板に実装する際に、タブ2の下面2bを実装基板の端子と、例えば半田材接合材を介して接続すれば、半導体装置1で発生した熱をさらに効率的に実装基板側に放熱することができる。このため、本実施の形態では、タブ2の下面2b側に導体膜外装めっき膜8図3参照が形成されている。これにより、タブ2を実装基板側の端子と接続する際に接合材となる半田材の濡れ性を向上させることができる。また、タブ2の下面2bと実装基板の端子を、半田材などの導電性部材を介して電気的に接続すれば、タブ2を半導体装置1の電極として活用することができる。また、図1および図2に示すように、半導体装置1は、封止体6の角部において、吊りリード9の一部が封止体6から露出している。詳しくは、図4および図5に示すように、吊りリード9の一方の端部は、タブ2に接続され一体に形成され、他方の端部露出部は、封止体6から露出している。吊りリード9は、タブ2と一体に形成されるので、露出部も含め、タブ2と同じ金属材料から成り、本実施の形態では、銅Cuからなる基材の表面に、例えばニッケルNiからなるめっき膜図示は省略が形成されている。次に半導体装置1の内部構造について説明する。図5に示すように、封止体6には、半導体チップ3が封止されている。図3に示すように、半導体チップ3は、表面上面、主面3a、表面3aとは反対側に位置する裏面下面、主面3b、および表面3aと裏面3bの間に位置する側面3cを有している。半導体チップ3の表面3aは、図5に示すように平面視において、四辺形四角形を成す。図示は省略するが、半導体チップ3の裏面3b図3参照も表面3aと同様に平面視において四辺形四角形を成す。また、表面3aには、複数のパッド電極、チップ電極、ボンディングパッド3dが配置されている。図5に示す例では、半導体チップ3の表面3aの外縁を構成する各辺に沿って、それぞれ複数のパッド3dが配置されている。また、図示は省略するが、半導体チップ3の主面詳しくは、半導体チップ3の基材半導体基板の上面に設けられた半導体素子形成領域には、複数の半導体素子回路素子が形成されており、複数のパッド3dは、半導体チップ3の内部詳しくは、表面3aと図示しない半導体素子形成領域の間に配置される配線層に形成された配線図示は省略を介して、この半導体素子と電気的に接続されている。半導体チップ3詳しくは、半導体チップ3の基材は、例えばシリコンSiから成る。また、表面3aには、半導体チップ3の基材および配線を覆う絶縁膜が形成されており、複数のパッド3dの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、このパッド3dは金属からなり、例えばアルミニウムAlからなる。また、図5に示すように、半導体チップ3の周囲タブ2の周囲には、例えば、タブ2と同じ銅Cuから成る複数のリード4が配置されている。複数のリード4は、それぞれ上面4a、上面4aの反対側に位置する下面4bおよび上面4aと下面4bの間に位置する側面4cを備えている。そして、半導体チップ3の表面3aに形成された複数のパッド3dは、複数のリード4の封止体6の内部に位置する部分インナリード部と、複数のワイヤ導電材5を介してそれぞれ電気的に接続されている。ワイヤ5は、例えば、金Auあるいは銅Cuから成り、ワイヤ5の一部例えば一方の端部がパッド3dに接合され、他部例えば他方の端部がリード4の上面4aのボンディング領域に接合されている。また、図3~図5に示すように、半導体チップ3は、タブ2の上面チップ搭載面2a上に、接着材ダイボンド材7を介して接着固定されている。本実施の形態では、半導体チップ3はタブ2の中央に搭載されている。半導体チップ3は、裏面3bをタブ2の上面2aと対向させた状態で、接着材7を介してタブ2上に搭載されている。この接着材7は、半導体チップ3をダイボンディングする際の接着材であって、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂に、銀Agなどから成る金属粒子を含有させたダイボンド材あるいは半田材などの導電性接着材を用いている。図3に示すように、タブ2は、半導体チップ3が搭載された上面2a、上面2aとは反対側に位置する下面2b、上面2aと下面2bの間に位置する複数の側面2cを備えている。また、タブ2には、平面視における周縁部側において、タブ2の下面2b側の一部が取り除かれ、平面視における中央領域よりも板厚が薄い領域図3に示す薄板領域10が設けられている。そして、タブ2の薄板領域10は封止体6により封止されている。別の観点で説明すると、タブ2の側面2cは、タブ2の下面2bに連なる部分側面2c1と、部分2c1よりも外側平面視においてリード4側に位置し、タブ2の上面2aに連なる部分側面2c2を有している。そして、部分2c2の高さは、タブ2の上面2aから下面2bまでの距離よりも短い。また、部分2c1に連なる下面部分2dは、封止体6により封止されている。さらに別の観点で説明すると、タブ2の上面2aの面積は、タブ2の下面2bの面積よりも大きく、封止体6から露出する下面2bの外側に配置された領域は下面2bと上面2aの間に位置する下面2dを有する。さらに別の観点で説明すると、タブ2は、平面視において中央領域と中央領域の外側に位置する周縁領域を有し、周縁領域は上面2aと、上面2aの反対側に位置し、かつ、上面2aと下面2bの間に位置する下面2dを備えている。このため上面2aと下面2dの間の距離で規定される周縁領域の厚さは、上面2aと下面2bの間の距離で規定される中央領域の厚さと比較して薄くなっている。以下、下面2bよりも高い位置上面2a側に位置する下面を有し、封止体6に封止される領域を薄板領域10として説明する。図3に示すようにタブ2に薄板領域10を設けることで、薄板領域10の下方に封止体6が配置されることとなる。つまり、タブ2は、薄板領域10を介して封止体6に支持されることとなる。このため、タブ2が封止体6から脱落してしまう抜けてしまうことを防止ないしは抑制することができる。なお、薄板領域10は、途中で分断されていても良いが、本実施の形態ではタブ2の全周に亘って薄板領域10が形成されている。また、タブ2の下面2bの面積を上面2aの面積よりも小さくする構成は、下記の観点から好ましい。すなわち、半導体装置1の平面サイズの増大を抑制しつつ、かつ、半導体チップ3の平面サイズを大きくする場合、チップ搭載部であるタブ2の平面サイズが大きくなる。しかし、図2に示すタブ2の下面2bの面積が大きくなると、パッケージの周縁部に配置された複数のリード4との距離が短くなる。そして、タブ2と複数のリード4の距離が過剰に近くなると、図示しない実装基板上において、接合材である半田材がブリッジしてしまう。つまり、実装基板上において、タブ2を介して複数のリード4が短絡してしまう懸念がある。そこで、本実施の形態のように、タブ2の下面2bの面積を上面2a図3、図5参照の面積よりも小さくすることで、タブ2と複数のリード4の距離が近づきすぎることを防止できる。また、図5に示すようにタブ2の上面2aは半導体チップ3の平面サイズに応じて大きくすることができるので、半導体チップ3の裏面3b図3参照全体をタブ2に接着固定することができる。なお、タブ2の薄板領域10についてのさらに詳細な形状、およびその形状を適用する理由については、後で詳細に説明する。図5に示すように、タブ2には、複数の吊りリード9が接続連結されている。複数の吊りリード9は、それぞれ一方の端部がタブ2の角部角に接続されている。また複数の吊りリード9はそれぞれ他方の端部が封止体6の角部に向かって延び、封止体6から露出している。吊りリード9を封止体6の角部に向かって、延ばすことにより、封止体6の各辺各主辺に沿って配置される複数のリード4の配列を阻害することなく配置できるので、リード4の数、すなわち、半導体装置1の端子数を増加させることができる。また、図4に示すように、吊りリード9には、薄板領域10が設けられている。詳しくは、吊りリード9のうち、タブ2と封止体6からの露出部を接続する部分は、下面9b側の一部分が取り除かれ、上面9aの反対側に位置し、かつ、下面9bと上面9aの間に位置する下面部分9dを備えている。そして、吊りリード9の薄板領域10は、封止体6により封止されている。これにより、吊りリード9と封止体6をしっかりと固定することができるので、吊りリード9、および吊りリード9と連結されたタブ2が封止体6から抜け落ちることを防止ないしは抑制することができる。<チップ搭載部の詳細構成>次に、図2~図5に示すタブ2の詳細な形状について説明する。ここでは、まず、本願発明者が見出した課題について説明し、その後、本実施の形態のタブ2の構成について説明する。図6は、図5とは別の実施態様である半導体装置の内部構造を示す平面図、図7は、図6に示すA-A線に沿った拡大断面図、図8は図7に示す半導体装置に温度サイクル負荷が付与され、変形した状態を模式的に示す拡大断面図である。また、図9は、図7に対する別の実施態様である半導体装置の拡大断面図、図10は、図9に示す半導体装置に温度サイクル負荷が付与され、変形した状態を模式的に示す拡大断面図である。図6~図8に示す半導体装置20は、半導体チップ3が搭載されるタブ21の上面2aの外縁が、封止体6の各辺6c1~6c4のそれぞれに沿って直線的に延びる四つの辺21c1、21c2、21c3、21c4を有している点で図1~図5に示す半導体装置1と相違する。その他の点は、半導体装置1と同様である。また、図9および図10に示す半導体装置23は、半導体チップ3の平面サイズが小さく、平面視において、半導体チップ3および接着材7が薄板領域10と重なっていない点で、図6~図8に示す半導体装置20と相違する。その他の点は半導体装置20と同様である。図6~図8に示す半導体装置20が有するタブ21は、図3~図5に示す半導体装置1が有するタブ2と同様に、平面視において、周縁部に薄板領域10が設けられている。このため、前記したようにタブ21が封止体6から脱落してしまうことを防止ないしは抑制することができる。また、タブ2と複数のリード4図6参照の距離が近づきすぎることを防止できる。ところが、本願発明者が半導体装置20について温度サイクル試験を行った結果、タブ2の薄板領域10の近傍において、例えば図8に示すような封止体6に微小なクラック欠損CLKが発生することが判った。封止体6にクラックCLKが発生すると、封止体6内に水分等が侵入する経路となる。また、クラックCLKが発生した状態で継続的に使用すれば、クラックCLKが進展して大きくなる。この結果、半導体装置の信頼性が低下する原因となる。クラックCLKが発生した半導体装置20を観察すると、クラックCLKは、薄板領域10の下面2dと部分側面2c2が交差する位置2eを起点として発生する頻度が高い。また、平面視においては、図6に示すように直線的に延びる各辺21c1、21c2、21c3、21c4それぞれの中心付近がクラックCLK図8参照の起点となり易い。一方、図9および図10に示す半導体装置23の場合、同様に温度サイクル試験を行ったが、図8に示すようなクラックCLKの発生は認められなかった。また、図示は省略するが、図6~図8に示す半導体装置20の別の例として、半導体チップ3の平面サイズをタブ21の上面2aよりも大きくして、平面視においてタブ21の外側に半導体チップ3の側面3cを配置した半導体装置について、同様に温度サイクル試験を行ったが、図8に示すようなクラックCLKの発生は認められなかった。さらに、図示は省略するが、図6~図8に示す半導体装置20の別の例として、半導体チップ3とタブ21の間に配置する接着材7の量を少なくして、平面視において接着材7と薄板領域10が重ならないように配置した半導体装置について、同様に温度サイクル試験を行ったが、図8に示すようなクラックCLKの発生は認められなかった。つまり、図8に示すクラックCLKは、平面視において、半導体チップ3の外縁側面3cが、タブ21の部分側面2c1と部分側面2c2との間に位置し、かつ接着材7の外縁が、半導体チップ3と部分側面2c2との間に位置する場合に発生する現象であることが判った。上記本願発明者による検討結果から、図8に示すクラックCLKは、以下のように発生すると考えられる。半導体装置1、20、23に温度サイクル負荷が付与されると、構成材料の線膨張係数の違いに起因して応力が生じる。例えば、半導体装置1、20、23の場合、半導体チップ3、封止体6および接着材7の線膨張係数と比較して、金属材料から成るタブ2、21の線膨張係数は特に高い。したがって、半導体装置1、20、23に温度サイクル負荷が付与されると、タブ2、21の周囲の部材には、タブ2、21からの応力が発生する。特に、温度が低下する降温時には、図7~図10に矢印22を付して示すように、平面視においてパッケージの中央部が上方に盛り上がる変形凸変形が生じ易い。凸変形が生じると、図8に示す薄板領域10の周辺領域では、封止体6とタブ21が引き離される方向開口方向に変形させる力開口変形を生じさせる応力が発生する。ここで、図10に示す半導体装置23のように、平面視において、半導体チップ3および接着材7がタブ21の薄板領域10と重なっていない場合、薄板領域10は封止体6以外には接触していない。このため、樹脂からなる封止体6が薄板領域10に追従して変形することにより、温度サイクル負荷に起因して発生した応力を開放低減することができる。ところが、図8に示すように、平面視において、半導体チップ3および接着材7の一部がタブ21の薄板領域10と重なっている場合、薄板領域10に接着材7を介して固定される半導体チップ3により薄板領域10の変形は阻害される。このためタブ21の薄板領域10に生じた応力は開放低減され難く、局所に集中する。断面視において応力が集中し易い場所は、薄板領域の下面2dと部分側面2c2が交差する位置2eである。また、平面視においては、図6に示すように直線的に延びる各辺21c1、21c2、21c3、21c4それぞれの中心位置に集中し易い。したがって、この応力が集中した場所がクラックCLKの起点となると考えられる。なお、前記した半導体チップ3の外縁側面3cがタブ21の外側に配置される例場合、薄板領域10の変形が阻害される点では、図8に示す半導体装置20と同様である。しかし、この場合、応力が半導体チップ3に伝達されるため、図8に示す位置2eには応力が集中しない。また、半導体チップ3の裏面3bの下方では、封止体6の厚さが厚いため、仮に半導体チップ3の裏面3bの外縁部に応力が集中した場合であっても、クラックCLKは発生し難い。また、前記した平面視において半導体チップ3と薄板領域10が重なり、かつ、接着材7と薄板領域10が重ならない例の場合、図10に示す半導体装置23と同様に薄板領域10の変形は阻害されない。このため、図8に示すようなクラックCLKは発生し難い。上記の検討結果から、図9および図10に示す半導体装置23のように、半導体チップ3および接着材7を、平面視において薄板領域10と重ならないように配置すれば、クラックCLKの発生を抑制できると考えられる。しかし半導体装置23は、半導体チップ3の平面サイズに応じて、薄板領域10のサイズ、すなわち、タブ21の上面2aの平面サイズを大きくする必要がある。このため、パッケージの小型化、あるいは実装面積の低減が困難という別の課題が生じる。また、半導体チップ3とタブ21を接着固定する接着材7は、その一部を半導体チップ3の側面3cまで濡れ上がらせることにより、接着強度を向上させることができる。したがって、前記した平面視において半導体チップ3と薄板領域10が重なり、かつ、接着材7と薄板領域10が重ならない例の場合、接着材7の接着強度の信頼性が低下する懸念がある。そこで、本願発明者は、上記の検討結果を踏まえ、図11~図13に示す半導体装置1が有するタブ2の構成を見出した。図11は、図5に示すチップ搭載部の薄板領域の範囲を示す平面図である。また図12は、図11のA-A線に沿った拡大断面図、図13は図11のB-B線に沿った拡大断面図である。なお、図11では、タブ2の構造を見易くするため、図5に示す半導体チップ3、複数のワイヤ5および複数のリード4を取り除いた状態で示している。ただし、平面視における半導体チップ3の外縁側面3cの位置は二点鎖線で示している。本実施の形態のタブ2は、図11に示すように封止体6の各辺6c1、6c2、6c3、6c4に沿った辺対向する辺が、平面視において蛇行している。つまり、タブ2の側面2cは、タブ2の側面2cは、タブ2の下面2bに連なる部分側面2c1と、部分2c1よりも外側平面視においてリード4側に位置し、タブ2の上面2aに連なる部分側面2c2を有している点では、図7、図8に示す半導体装置20のタブ21と同様である。しかし、本実施の形態のタブ2の側面2cは、この部分側面2c1、部分側面2c2に加え、部分側面2c2よりも外側に位置し、タブ2の上面2aに連なり、かつ、部分側面2c1および部分側面2c2と同一方向を向いた部分側面2c3を有している。別の観点で説明すれば、タブ2の部分側面2c2には、封止体6の辺6c1、6c2、6c3、6c4に向かって突出する突出部11が辺6c1、6c2、6c3、6c4の延在方向に沿って配置されている。逆に、部分側面2c3を基準面として説明すれば、部分側面2c3には、封止体6の辺6c1、6c2、6c3、6c4と交差する方向に向かって窪む、窪み部12を有している。本実施の形態のタブ2は、図11に示すように平面視において、薄板領域10に凹凸を形成することで、図8に示すようなクラックCLKの発生を防止ないしは抑制することができる。以下その理由について説明する。図12に示すように、半導体装置1のタブ2の部分側面2c2での断面構造は、図7に示す半導体装置20のタブ21の構造と同様な構造となっている。つまり、平面視において、半導体チップ3および接着材7の一部がタブ2の薄板領域10と重なっている。言い換えれば、平面視において、半導体チップ3の外縁側面3cは、タブ2の部分側面2c1と部分側面2c2との間に位置し、かつ接着材7の外縁は、半導体チップ3半導体チップ3の外縁と部分側面2c2との間に位置する。つまり、接着材7の一部は、半導体チップ3の側面3cにまで濡れ上がり、フィレットを形成している。このため、接着材7による接着強度を向上させることができる。しかし、半導体装置1に温度サイクル負荷が付与されると、前記した半導体装置20の場合と同様に、薄板領域10に接着材7を介して固定される半導体チップ3により薄板領域10の変形が阻害され、タブ2の薄板領域10に応力が発生する。ここで、本実施の形態のタブ2の場合、図12に示す部分側面2c2のさらに外側に部分側面2c3が配置され、部分側面2c2、2c3は一体に形成されているので、部分側面2c2で発生した応力は、部分側面2c3に伝達される。この結果、部分側面2c2でのクラックCLK図8参照の発生を防止ないしは抑制することができる。一方、図13に示す部分側面2c3には、前記の通り、部分側面2c2で発生した応力が伝達される。しかし、半導体チップ3および接着材7の外縁は、部分側面2c1と部分側面2c2の間に位置しているため、部分側面2c3の近傍突出部11では、薄板領域10が封止体6以外には接触していない。このため、樹脂からなる封止体6が薄板領域10に追従して変形することにより、温度サイクル負荷に起因して発生した応力を開放低減することができる。つまり、図11に示す薄板領域10に形成された複数の突出部11が応力開放端として機能することで、応力を開放低減し、クラックCLK図8参照の発生を抑制することができる。このように、本実施の形態の半導体装置1に温度サイクル負荷を付与した場合、タブ2の一部でこの負荷に起因する応力が発生する場合があるが、この応力を部分側面2c3の近傍で開放することができる。その結果、半導体装置1においては、図8に示すようなクラックCLKの発生を抑制することができる。このため、クラックCLKに起因する半導体装置1の信頼性低下を抑制することができる。また、本実施の形態によれば、接着材7の一部が半導体チップ3の側面3cにまで濡れ上がり、フィレットを形成するので、半導体チップ3とタブ2との間の接着強度を向上させることができる。その結果、接着材7の接着強度低下による信頼性低下を抑制できる。また、本実施の形態によれば、半導体チップ3を薄板領域10上に配置することが可能になるので、タブ2の上面の平面サイズを小さくすることができる。その結果、半導体装置1は、信頼性低下を抑制しつつ、かつ、平面サイズの大型化を抑制することができる。<好ましい態様>次に、図1~図5、および図11~図13に示す半導体装置の変形例を説明しながら、本実施の形態の好ましい態様について説明する。図14は、図11に対する変形例であって、半導体装置が有するチップ搭載部の薄板領域と半導体チップの位置関係を示す平面図である。また、図15は、図14に対する変形例であって、半導体装置が有するチップ搭載部の薄板領域と半導体チップの位置関係を示す平面図である。なお、図14に示す半導体装置24は、半導体チップ3の平面サイズおよびタブ2の上面2aにおける配置が異なっている点、タブ25の薄板領域10の形状が異なっている点を除き、図11に示す半導体装置1と同様である。また、図15に示す半導体装置26は、半導体チップ3の平面サイズおよびタブ2の上面2aにおける配置が異なっている点を除き、図11に示す半導体装置1と同様である。本願発明者の検討によれば、図8に示すようなクラックCLKは、半導体チップ3および接着材7が平面視において薄板領域10と重なる辺において発生する。したがって、図14に示す半導体装置24のように、平面視において四辺形を成す半導体チップ3の有する四辺のうちの、一辺のみが薄板領域10と重なる位置に搭載されている場合、半導体チップ3と重なる辺において、クラック対策を施せば、クラックの発生を抑制できる。つまり、図14に示すように、タブ25の四辺のうち、封止体6の辺6c1に沿った辺対向する辺のみで半導体チップ3と薄板領域10が重なる場合、半導体チップ3と重なる辺のみに突出部11窪み部12を設ける構成とすれば良い。逆に、半導体チップ3と薄板領域10が重ならない辺封止体6の辺6c2、6c3、6c4に沿った辺には、薄板領域10に突出部11および窪み部12を設けていない。ただし、タブ25は一体に形成されるため、辺6c1と対向する辺において発生した応力が他の辺に伝達される可能性がある。したがって、より確実にクラックの発生を抑制する観点からは、図15に示す半導体装置26のように、半導体チップ3と薄板領域10が重ならない辺封止体6の辺6c2、6c3、6c4に沿った辺についても、薄板領域10に突出部11、窪み部12を設けることが好ましい。また、各辺における突出部11の数は、図11に示す態様には限定されず、例えば、図示は省略するが、各辺に一つの突出部11を設ける構造とすることができる。ただし、タブ2で発生した応力は、突出部11に集中するため、特定の突出部に応力が集中することを抑制し、分散させる観点から、図11に示すように、各辺に沿って複数の突出部11を設けることが好ましい。言い換えると、図11に示すように、封止体6の各辺6c1、6c2、6c3、6c4に沿った辺対向する辺は、それぞれ複数の部分2c2と複数の部分2c3が交互に配置されていることが好ましい。このように複数の突出部11を設けることで、各突出部に伝達される応力を低減することができる。また、本願発明者の検討によれば、応力が集中する位置近傍におけるタブ2と封止体6の接触界面の密着性を向上させることで、封止体6とタブ2の薄板領域の剥離を抑制し、図8に示すクラックCLKの発生をさらに抑制できる。したがって、図16に示すように、部分側面2c3に粗面化処理を施し、例えば、リード4の側面4c内部側の側面4cよりも平坦度を低くすることが好ましい。図16は、図13に対する変形例であって、半導体装置の薄板領域周辺の拡大断面図である。これにより、応力が集中する位置近傍において、封止体6とタブ2との密着性が向上するので、図8に示すクラックCLKの発生をさらに抑制できる。また、図11、図14および図15では、平面視において矩形を成す突出部11を設けた実施態様について説明したが、突出部11の平面形状は、温度サイクル負荷に起因して発生した応力を低減することができれば良く、矩形には限定されない。例えば、図17に示す半導体装置27が有するタブ28のように、平面視において波形を成す突出部11aを設ける構成とすることができる。図17は、図11に対する別の変形例であって、半導体装置が有するチップ搭載部の薄板領域と半導体チップの位置関係を示す平面図である。図17に示す半導体装置27では、タブ28に波形の平面形状を成す複数の突出部11aを設けることで、応力が局所的に集中することを抑制することが可能となる。<半導体装置の製造方法>次に、図1~図16を用いて説明した半導体装置1の製造工程について、図18に示す工程フローに沿って説明する。図18は、本実施の形態の半導体装置の組立てフローを示す説明図である。1.リードフレーム準備工程図19は、図18に示す基板準備工程で準備する配線基板の全体構造を示す平面図、図20は図19の一つの製品形成領域を拡大して示す拡大平面図である。まず、図18に示す基板準備工程では、図19および図20に示す配線基板を準備する。図19に示すように、本工程で準備するリードフレーム30は、枠部枠体30bの内側に複数の製品形成領域30aを備えている。詳しくは、複数の製品形成領域30aが行列状に配置されている。複数の製品形成領域30aは、それぞれ、図5に示す半導体装置1の1個分に相当する。また、各製品形成領域30aの間には、図18に示す個片化工程で、切断する切断代である切断領域切断ライン30cが配置されている。このように、複数の製品形成領域30aを備えるリードフレーム30を用いることで、複数の半導体装置1を一括して製造することができるので、製造効率を向上させることができる。また、図20に示すように、本工程で準備するリードフレーム30の各製品形成領域30aには、半導体装置1が備える、タブ2、タブ2の周囲に配置される複数のリード4、およびタブ2を支持する複数の吊りリード9が既に形成されている。複数のリード4は、ダム部30dに連結され、ダム部30dを介して一体に形成されている。また複数の吊りリード9はそれぞれダム部30dに連結されている。このためタブ2は、吊りリード9を介してダム部30dに連結され、これによりリードフレーム30に支持されている。また、タブ2には、図20にハッチングを付して示す薄板領域10が既に形成されている。薄板領域10は、タブ2の他、複数のリード4のそれぞれ、および複数の吊りリード9のそれぞれにも形成されている。また、タブ2の薄板領域10は半導体チップ3図5参照を搭載する領域であるチップ搭載領域2fと平面視において重なっている。また、タブ2の薄板領域10には、図11~図13を用いて説明した突出部11、窪み部12が既に形成されている。言い換えれば、タブ2の側面2cは、図11~図13を用いて説明したタブ2の下面2bに連なる部分側面2c1と、部分2c1よりも外側平面視においてリード4側に位置し、タブ2の上面2aに連なる部分側面2c2を有している。また、側面2cには、部分側面2c2よりも外側に位置し、タブ2の上面2aに連なり、かつ、部分側面2c1および部分側面2c2と同一方向を向いた部分側面2c3が形成されている。そして、部分2c2の高さは、タブ2の上面2aから下面2bまでの距離よりも短い。また、本実施の形態では、部分2c3の高さは、タブ2の上面2aから下面2bまでの距離よりも短い。このように、リードフレーム30の状態で、薄板領域10および突出部11、窪み部12を予め形成することにより、容易に加工することができる。例えば、リードフレーム30のタブ2、複数のリード4、および複数の吊りリード9の形状をエッチングにより成形する場合には、タブ2の周縁部に対してリードフレームの下面側から途中までエッチングする、所謂ハーフエッチング方式を適用することで、薄板領域10、突出部11、窪み部12を形成することができる。また、例えば、リードフレーム30のタブ2、複数のリード4、および複数の吊りリード9の形状を切断金型図示は省略を用いたプレス加工により形成する場合には、タブ2の周縁部に対してリードフレームの下面側から金型を当てて、途中まで押し潰すプレス方式を適用することで、薄板領域10、突出部11、窪み部12を形成することができる。2.半導体チップ搭載工程図21は、図20に示すチップ搭載部上に、接着材を介して半導体チップを搭載した状態を示す拡大平面図である。次に、図18に示す半導体チップ搭載工程では、図21に示すように各製品形成領域30aのタブ2上に半導体チップ3を搭載する。本実施の形態では、例えば、エポキシ系の熱硬化性樹脂、あるいは、熱硬化性樹脂に銀Ag粒子を混合した接着材7を介して半導体チップ3を搭載する。搭載方式は、例えば半導体チップ3の裏面3b図3参照とタブ2の上面2aを対向させた状態で搭載する、所謂フェイスアップ実装方式としている。硬化前はペースト状の性状を有する接着材を介して搭載する場合、まず、タブ2のチップ搭載領域2f図20参照上にペースト状の接着材7を配置塗布する。続いて半導体チップ3を準備して、裏面3b図3参照側をタブ2に向かって押し付けると接着材7は周囲に濡れ広がる。そして、半導体チップ3の側面3cの外側まで広がった接着材7の一部は、半導体チップ3の側面にも濡れ広がり、図3に示すようなフィレット形状が形成される。この状態で接着材7を加熱して、樹脂成分が硬化すると、半導体チップ3がタブ2上に接着固定される。3.電気的接続工程図22は、図21に示す半導体チップの複数のパッドと複数のリードを、複数のワイヤを介してそれぞれ電気的に接続した状態を示す拡大平面図である。次に、図18に示す電気的接続工程では、図22に示すように、半導体チップ3の複数のパッド3dと、半導体チップ3の周囲に配置された複数のリード4を複数のワイヤ導電材5を介して、それぞれ電気的に接続する。本工程では、例えば、ヒートステージ図示は省略を準備し、各製品形成領域30aのタブ2上に、半導体チップ3が搭載されたリードフレーム30をヒートステージ上に配置する。そして例えば、キャピラリ図示は省略を介してワイヤ5を供給し、超音波と熱圧着を併用してワイヤ5を接合する、所謂、ネイルヘッドボンディング方式によりワイヤ5を接続する。4.封止工程図23は、図22に示す半導体チップ、複数のワイヤおよび複数のリードを封止する封止体を形成した状態拡大平面図、図24は図23のA-A線に沿った拡大断面図である。次に、図18に示す封止工程では、図24に示すように各製品形成領域に封止体6を形成し、半導体チップ3、タブ2の一部上面2aおよび薄板領域10、複数のワイヤ5、および複数のリード4の一部インナリード部を封止体により封止する。本工程では、例えば、図24に示すように上型第1金型32と、下型第2金型33を備える成形金型31を用いて、所謂トランスファモールド方式により封止体6を形成する。詳しく説明すると、例えば、タブ2およびタブ2の周囲に配置された複数のリードの一部インナリード部が上型32に形成されたキャビティ34内に位置するようにリードフレーム30を配置し、上型32と下型33でクランプする挟み込む。この状態で、軟化可塑化させた熱硬化性樹脂封止用樹脂を、成形金型のキャビティに圧入すると、封止用樹脂はキャビティ34と下型33で形成された空間内に供給され、成形される。この時、図23に示すダム部30dが封止用樹脂を堰き止めるので、封止用樹脂がダム部30dの外側まで無秩序に漏れ出ることを抑制できる。そして封止用樹脂を加熱して硬化させれば図23および図24に示す封止体6が形成される。トランスファモールド方式では、封止用樹脂に圧力を付与してキャビティ34内に供給するため、薄板領域10を確実に封止する事ができる。この結果、タブ2、複数のリード4、あるいは吊りリード9図23参照が封止体6から脱落することを防止ないしは抑制できる。5.めっき工程次に、図18に示すめっき工程では、例えば図23に示すリードフレーム30を図示しないめっき溶液に浸し、封止体6から露出した金属部分の表面に導体膜めっき膜8図1~図4参照を形成する。本実施の形態では、例えば、半田溶液にリードフレーム30を浸し、電気めっき方式により半田膜である導体膜8を形成する。半田膜の種類としては、例えば、錫-鉛めっき、Pbフリーめっきである純錫めっき、錫-ビスマスめっき等が挙げられる。なお、予めリードフレームに導体膜が形成された先付けめっきのリードフレームを用いてもよい。このときの導体膜は、例えば、ニッケル膜と、ニッケル膜上に形成されたパラジウム膜と、パラジウム膜上に形成された金膜により形成される場合が多い。先付けめっきのリードフレームを用いる場合は、本めっき工程は省略される。6.リードカット工程、個片化工程次に、図18に示すリードカット工程では、図22に示すリードフレーム30の複数のリード4を、ダム部30dの内側で切断し、図1に示すように複数のリード4をそれぞれ分離する。また、図18に示す個片化工程では、図22に示すリードフレーム30の複数の吊りリード9を、ダム部の内側で切断し、吊りリード9をダム部30dから切り離す。これにより、図1に示すように個片化された半導体装置1を取得する事が出来る。個片化方法は特に限定されないが、切断金型を用いてプレス加工により切断する方法、あるいはダイシングブレードと呼ばれる回転刃を用いて切断する方法等を適用することができる。以上の各工程により、図1~図16を用いて説明した半導体装置1が得られる。その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは、図示しない実装基板に実装する。実施の形態2前記実施の形態1では、本願発明者が見出した課題および解決手段を理解し易くするため、一つのチップ搭載部を有し、該チップ搭載部に一つの半導体チップが搭載された例について説明した。しかし、チップ搭載部の数および半導体チップの数は、それぞれ一つに限定されない。特に、一つのパッケージ内に互いに独立した複数のチップ搭載部を備える半導体装置の場合、温度サイクル負荷が付与された時の変形方向が複雑になるため、クラックが発生し易くなる。そこで、本実施の形態では、一つのパッケージ内に互いに独立した複数のチップ搭載部を備えた半導体装置の例として、DC-DCコンバータなどの電力変換装置に組み込まれ、スイッチング装置として機能するパワー半導体装置を例に取り上げて説明する。なお、本実施の形態では、前記実施の形態1で説明した半導体装置1と共通する事項については原則として重複する説明を省略し、相違点を中心に説明する。<回路構成>図25は本実施の形態の半導体装置を有する非絶縁型DC-DCコンバータの一例の回路図である。この非絶縁型DC-DCコンバータ40は、例えばデスクトップ型のパーソナルコンピュータ、ノート型のパーソナルコンピュータ、サーバまたはゲーム機等のような電子機器の電源回路に用いられており、半導体装置41と、入力コンデンサCinと、出力コンデンサCoutと、コイルLとを有している。なお、符号のVINは入力電源、GNDは基準電位例えばグランド電位で0V、Ioutは出力電流、Voutは出力電圧を示している。半導体装置41は、2つのドライバ回路DR1、DR2と、ドライバ回路DR1、DR2にそれぞれ制御信号を送る制御回路CTと、2つのパワーMOSFETMetalOxideSemiconductorFieldEffectTransistor:以下、単にパワーMOS、あるいはパワートランジスタと略すQH1、QL1とを有している。このドライバ回路DR1、DR2、制御回路CTおよびパワーMOSFETQH1、QL1は、1つの同一の封止体パッケージ6内に封止収容されている。制御回路CTは、パワーMOSQH1、QL1の動作を制御する回路であり、例えばPWMPulseWidthModulation回路によって構成されている。このPWM回路は、指令信号と三角波の振幅とを比較してPWM信号制御信号を出力する。このPWM信号により、パワーMOSQH1、QL1すなわち、非絶縁型DC-DCコンバータ40の出力電圧すなわち、パワーMOSQH1、QL1の電圧スイッチオンの幅オン時間が制御されるようになっている。この制御回路CTの出力は、半導体チップ3B3に形成された配線を介してドライバ回路DR1、DR2の入力に電気的に接続されている。ドライバ回路DR1、DR2のそれぞれの出力は、それぞれパワーMOSQH1のゲート端子およびパワーMOSQL1のゲート端子に電気的に接続されている。ドライバ回路DR1、DR2は、制御回路CTから供給されたパルス幅変調PulseWidthModulation:PWM信号に応じて、それぞれパワーMOSQH1、QL1のゲート端子の電位を制御し、パワーMOSQH1、QL1の動作を制御する回路である。一方のドライバ回路DR1の出力は、パワーMOSQH1のゲート端子に電気的に接続されている。他方のドライバ回路DR2の出力は、パワーMOSQL1のゲート端子に電気的に接続されている。この制御回路CTおよび2つのドライバ回路DR1、DR2は、同一の半導体チップ3B3に形成されている。なお、VDINはドライバ回路DR1、DR2の入力電源を示している。パワートランジスタであるパワーMOSQH1、QL1は、入力電源VINの高電位第1の電源電位供給用の端子第1電源端子ET1と、基準電位第2の電源電位GND供給用の端子第2電源端子ET2との間に直列に接続されている。すなわち、パワーMOSQH1は、そのソースドレイン経路が、入力電源VINの高電位供給用の端子ET1と出力ノード出力端子Nとの間に直列に接続され、パワーMOSQL1は、そのソースドレイン経路が出力ノードNと基準電位GND供給用の端子ET2との間に直列に接続されている。なお、図25ではパワーMOSQH1、QL1にはそれぞれ寄生ダイオード内部ダイオードを示している。また、符合のDはパワーMOSQH1、QL1のドレイン、SはパワーMOSQH1、QL1のソースを示している。パワーMOS第1電界効果トランジスタ、パワートランジスタQH1は、ハイサイドスイッチ高電位側:第1動作電圧;以下、単にハイサイドという用の電界効果トランジスタであり、上記コイルLにエネルギーを蓄えるためのスイッチ機能を有している。コイルLは、非絶縁型DC-DCコンバータ40の出力負荷LDの入力に電力を供給する素子である。このハイサイド用のパワーMOSQH1は、上記半導体チップ3B3とは別の半導体チップ3B2に形成されている。また、このパワーMOSFETQH1は、例えばnチャネル型の電界効果トランジスタにより形成されている。ここでは、この電界効果トランジスタのチャネルが半導体チップ3B2の厚さ方向に形成される。この場合、半導体チップ3B2の主面半導体チップ3B2の厚さ方向に直交する面に沿ってチャネルが形成される電界効果トランジスタに比べて単位面積あたりのチャネル幅を増加でき、オン抵抗を低減することができるので、素子の小型化を実現することができ、パッケージングを小型化することができる。一方、パワーMOS第2電界効果トランジスタ、パワートランジスタQL1は、ローサイドスイッチ低電位側:第2動作電圧;以下、単にローサイドという用の電界効果トランジスタであり、制御回路CTからの周波数に同期してトランジスタの抵抗を低くして整流を行う機能を有している。すなわち、パワーMOSQL1は、非絶縁型DC-DCコンバータ40の整流用のトランジスタである。このローサイド用のパワーMOSQL1は、上記半導体チップ3B3、3B2とは別の半導体チップ3B1に形成されている。このパワーMOSQL1は、例えばnチャネル型のパワーMOSにより形成されており、上記パワーMOSQH1と同様にチャネルが半導体チップ3B1の厚さ方向に形成される。チャネルが半導体チップ3B1の厚さ方向に形成されるパワーMOSを使用している理由は、ローサイド用のパワーMOSQL1は、そのオン時間電圧を印加している間の時間が、ハイサイド用のパワーMOSQH1のオン時間よりも長く、スイッチング損失よりもオン抵抗による損失が大きく見える。このため、チャネルが半導体チップ3B1の厚さ方向に形成される電界効果トランジスタを使用する方が、チャネルが半導体チップ3B1の主面に沿うように形成される電界効果トランジスタを使用する場合に比べて単位面積当たりのチャネル幅を増加できるからである。すなわち、ローサイド用のパワーMOSQL1を、チャネルが半導体チップ3B1の厚さ方向に形成される電界効果トランジスタで形成することにより、オン抵抗を小さくできるので、非絶縁型DC-DCコンバータ40に流れる電流が増大しても電圧変換効率を向上させることができるからである。上記入力コンデンサCinは、入力電源VINから供給されたエネルギー電荷を一時的に蓄えて、その蓄えたエネルギーを非絶縁型DC-DCコンバータ40の主回路に供給する電源であり、入力電源VINに並列に電気的に接続されている。上記出力コンデンサCoutは、上記コイルLと負荷LDとを結ぶ出力配線と基準電位GND供給用の端子との間に電気的に接続されている。非絶縁型DC-DCコンバータ40のパワーMOSQH1のソースと、パワーMOSQL1のドレインとを結ぶ配線には、出力用電源電位を外部に供給する上記出力ノードNが設けられている。この出力ノードNは、出力配線を介してコイルLと電気的に接続され、さらに出力配線を介して負荷LDと電気的に接続されている。この負荷LDには、例えばハードディスクドライブHDD、ASICApplicationSpecificIntegratedCircuit、FPGAFieldProgrammableGateArray、拡張カードPCICARD、メモリDDRメモリ、DRAMDynamicRAM、フラッシュメモリ等、CPUCentralProcessingUnit等がある。このような非絶縁型DC-DCコンバータ40では、パワーMOSQH1、QL1で同期を取りながら交互にオン/オフすることにより電源電圧の変換を行っている。すなわち、ハイサイド用のパワーMOSQH1がオンの時、端子ET1からパワーMOSQH1を通じて出力ノードNに電流第1電流I1が流れる。一方、ハイサイド用のパワーMOSQH1がオフの時、コイルLの逆起電圧により電流I2が流れる。この電流I2が流れている時にローサイド用のパワーMOSQL1をオンすることで、電圧降下を少なくすることができる。<半導体装置の構造>次に、図25に示す半導体装置41の構造について説明する。図26は図25に示す半導体装置の上面図、図27は図26の半導体装置の下面図、図28は図26のA-A線に沿った断面図、図29は図26のB-B線に沿った断面図である。また、図30は、図26に示す封止体を取り除いた状態で、半導体装置の内部構造を示す平面図である。本実施の形態の半導体装置41の図27に示す上面側の外観構造は、前記実施の形態1で説明した図1に示す半導体装置1と同様である。一方、図27に示す下面側の外観形状は、複数のリード4の内側に、それぞれ独立した複数のチップ搭載部であるタブダイパッド、チップ搭載部2B1、2B2、2B3が配置されている点で、図2に示す半導体装置1と異なる。タブ2B1、2B2、2B3は、互いに所定の間隔を持って分離された状態で隣接して配置されている。タブ2B1、2B2、2B3は、その各々の中心が、封止体6の中心からずれて配置されている。このうち、タブ2B1の全体面積が最も大きい。タブ2B1、2B2、2B3それぞれの下面2bは、封止体6の下面6bにおいて、封止体6からそれぞれ露出している。また、タブ2B1、2B2、2B3は前記実施の形態で説明したタブ2図3参照と同様の材料で構成される。また、例えば、銅Cuからなる基材の表面に、例えばニッケルNiからなるめっき膜図示は省略が形成されている点もタブ2と同様である。半導体装置41は、前記したようにパワートランジスタが形成された半導体チップ3B2、3B1を含んでおり、大電流が流れる。このため、熱伝導率が封止体6よりも高いタブ2B1、2B2、2B3を露出させることで、半導体装置41の信頼性低下を抑制している。また、タブ2B1、2B2、2B3の下面2bを、それぞれ図示しない実装基板側の端子と接続する際に接合材となる半田材の濡れ性を向上させる観点から下面2b側にそれぞれ導体膜外装めっき膜8が形成されている。次に半導体装置41の内部構造について説明する。図30に示すように、封止体6には、それぞれ表面上面、主面3a、表面3aとは反対側に位置する裏面下面、主面3b、および表面3aと裏面3bの間に位置する側面3cを有する半導体チップ3B3、3B2、3B1が封止されている。ローサイド用のパワーMOSが形成された半導体チップ3B1は表面3a側に複数のパッド3dが形成されている。この複数のパッド3dには、パワーMOSパワートランジスタのソースと電気的に接続されるソースパッドSが含まれる。また、複数のパッド3dには、パワーMOSパワートランジスタのゲートと電気的に接続されるパッドゲートパッド3dが含まれる。ソースパッドSは、他のパッド3d例えばゲートパッドよりも平面積が広くなるように形成されている。また、図28および図29に示すように、半導体チップ3B1は裏面3b側には、裏面電極3eが形成されている。この裏面電極3eは、本実施の形態では、パワーMOSパワートランジスタのドレインと電気的に接続されるドレイン電極Dとなっている。半導体チップ3B1は、ドレイン電極Dが形成された裏面3bをタブ2B1の上面2aと対向させた状態で、接着材7を介して搭載固定されている。また、接着材7は、導電性の接着材であって、タブ2B1と裏面電極3eは、導電性の接着材7を介して電気的に接続されている。導電性の接着材として、本実施の形態では、エポキシ系の熱硬化性樹脂に、銀Agなどから成る金属粒子を含有させたダイボンド材を用いている。ただし、導電性の接着材7は上記に限定されず、例えば半田材を用いることができる。このように、半導体チップ3B1の裏面3b側をドレイン電極Dとし、導電性の接着材7を介してドレイン電極Dとタブ2B1を電気的に接続することにより、タブ2B1の下面2bを半導体装置41のドレイン端子として用いることができる。また、図30に示すハイサイド用のパワーMOSが形成された半導体チップ3B2は表面3a側に複数のパッド3dが形成されている。この複数のパッド3dには、パワーMOSパワートランジスタのソースと電気的に接続されるソースパッドSが含まれる。また、複数のパッド3dには、パワーMOSパワートランジスタのゲートと電気的に接続されるパッドゲートパッド3dが含まれる。ソースパッドSは、他のパッド3d例えばゲートパッドよりも平面積が広くなるように形成されている。また、図28に示すように、半導体チップ3B2は裏面3b側には、裏面電極3eが形成されている。この裏面電極3eは、本実施の形態では、パワーMOSパワートランジスタのドレインと電気的に接続されるドレイン電極Dとなっている。半導体チップ3B2は、ドレイン電極Dが形成された裏面3bをタブ2B2の上面2aと対向させた状態で、接着材7を介して搭載固定されている。また、接着材7は、導電性の接着材であって、タブ2B1と裏面電極3eは、導電性の接着材7を介して電気的に接続されている。このように、半導体チップ3B2の裏面3b側をドレイン電極Dとし、導電性の接着材7を介してドレイン電極Dとタブ2B2を電気的に接続することにより、タブ2B2の下面2bを半導体装置41のドレイン端子として用いることができる。また、前記した二つのパワーMOSを駆動するドライバ回路本実施の形態ではドライバ回路および制御回路が形成された半導体チップ3B3は、表面3a側に複数のパッド3dが形成されている。半導体チップ3B3は制御系の半導体チップなので、パワー半導体チップよりも多くの外部端子を必要とするため、半導体チップ3B3が有するパッド3dの数は、他の半導体チップ3B1、3B2が有するパッド3dの数よりも多い。また、半導体チップ3B3には、他の半導体チップ3B1、3B2のソースパッドSに流れるような大電流は流れないため、他の半導体チップ3B1、3B2が有するようなソースパッドSは形成されていない。また、図29に示すように、半導体チップ3B3の裏面3b側には、他の半導体チップ3B1、3B2が有するような裏面電極3eは形成されていない。このため、タブ2B3と半導体チップ3B3の裏面3bを電気的に接続しない構成とすることもできるが、本実施の形態では、タブ2B3の上面2a上に導電性の接着材7を介して搭載固定されている。このように半導体チップ3B3を他の半導体チップ3B1、3B2と同様に、導電性の接着材7を介して搭載することで、半導体チップ3B3の放熱性を向上させることができる。また、半導体チップ3B3を他の半導体チップ3B1、3B2と同様に、導電性の接着材7を介して搭載することで、製造工程を単純化することができる。また、図30に示すように半導体チップ3B3、3B2、3B1は、導電材を介して互いに電気的に接続されている。半導体チップ3B1のパッド3dは、ワイヤ導電材5を介して半導体チップ3B3のパッド3dと電気的に接続されている。また、半導体チップ3B2のパッド3dは、ワイヤ導電材5を介して半導体チップ3B3のパッド3dと電気的に接続されている。また、半導体チップ3B2のソースパッドSは、金属板導電材、リボン材帯材42を介してタブ2B2の隣に配置されたタブ2B1と電気的に接続されている。詳しくは、図28に示すように金属板42は、一方の端部が半導体チップ3B2のソースパッドSに接合され、ソースパッドSとの接合部からタブ2B1の側面LS2を跨ぐように延び、タブ2B1の上面2aに他方の端部が接合されている。つまり、半導体チップ3B2のソースパッドSは金属板42、タブ2B1、および導電性の接着材7を介して半導体チップ3B1の裏面電極3eと電気的に接続されている。また、図30に示すように半導体チップ3B3、3B2、3B1の周囲タブ2B1、2B2、2B3の周囲には、複数のリード4が配置されている。本実施の形態では複数のリード4には、それぞれ分離された状態で配置される複数のリード4B1、複数のリード4が一体に形成されたリード板リード4B2、タブ2B1、2B2、2B3のいずれかと一体に形成され、吊りリードとしての機能を兼ねる、タブ一体型のリード4B3が含まれる。図30に示す例では、リード4B1、リード4B2、およびリード4B3で構成されている。半導体チップ3B3、3B2、3B1は、導電材を介して複数のリード4とそれぞれ電気的に接続されている。半導体チップ3B1のソースパッドSは、金属板導電材、リボン材帯材42を介してタブ2B1の隣に配置されたリード4リード4B2と電気的に接続されている。詳しくは、図29に示すように金属板42は、一方の端部が半導体チップ3B1のソースパッドSに接合され、ソースパッドSとの接合部からタブ2B1の側面LS3を跨ぐように延び、リード4B2の上面4aに他方の端部が接合されている。また、半導体チップ3B2のパッド3dの一部は、ワイヤ5を介してリード4リード4B1と電気的に接続されている。また、半導体チップ3B2のソースパッドSは、金属板42、タブ2B1を介してタブ2B1と一体に形成されたリード4B2と電気的に接続されている。また、半導体チップ3B3のパッド3dの一部は、ワイヤ5を介してリード4B1やリード4B2と電気的に接続されている。上記の通り、本実施の形態では、他のパッド3dよりも相対的に大きな電流が流れるソースパッドSには金属板42を接続している。この場合、複数のワイヤ5をソースパッドSに接続する場合よりも導電経路の断面積を広くすることができる。このため、導電経路のインピーダンス成分を低減することができるので、半導体装置41の信頼性を向上させることができる。また、金属板42を用いることにより、伝熱経路の断面積を広くすることができる。このため、半導体装置41の主たる発熱源となる半導体チップ3B1、3B2の放熱性を向上させることができるので、熱影響による半導体装置41の信頼性低下を抑制できる。金属板42の材料は特に限定されないが、本実施の形態の金属板42はアルミニウムから成る。金属板42を半導体チップ3B1、3B2やタブ2B1、あるいはリード4などの接合対象部と電気的に接続するためには、例えば図28や図29に示すように各部材の高低差を考慮して、帯状の金属板42を成形する必要がある。金属板42として、銅Cuからなる板材を用いる技術がある。この場合、予め所定形状に成形した銅板を、半田材や導電性粒子を含む樹脂などの導電性の接合材を介して接合対象部に接合する。一方、アルミニウムから成る金属製リボン材である金属板42を用いれば、帯状リボン状の金属板42を、半田材などの導電性接合材を介さずに接合対象部に接合することができる。また、アルミニウム板は銅板よりも成形性が良いため、接合対象部に接合しながら順次成形することができる。したがって、予め所定形状に成形された板材を用いる場合は、製品毎に個別に金属板42をストックする必要があるが、金属製リボン材を用いる場合にはその必要がなく、汎用性が高い。このため、本実施の形態では、製造効率を向上させることができる金属製のリボン材アルミニウムリボンを金属板42として用いている。<チップ搭載部の詳細構造>次に、本実施の形態の半導体装置41が有する複数のチップ搭載部の詳細な構造について説明する。図31は、図30に示すローサイド用の半導体チップが搭載されるチップ搭載部の周辺を拡大して示す拡大平面図である。また、図32は図31のA-A線に沿った拡大断面図、図33は図31のB-B線に沿った拡大断面図である。また、図34は、図30に示す封止体を平面視において4分割する中心線と、チップ搭載部の位置関係を示す説明図である。なお、図34では、タブ2B1~2B3の位置を見易くするため、図30に示す半導体チップ3B1~3B3、金属板42およびワイヤ5は図示を省略している。図31に示すローサイド用の半導体チップ3B1が搭載されるタブ2B1は、封止体6の辺6c4に沿って配置される側面LS1、側面LS1と互いに対向する側面LS2、側面LS1および側面LS2と交差し、かつ、封止体6の辺6c2側に配置される側面LS3、および側面LS3と互いに対向する側面LS4を有している。また、図30および図31にハッチングを付して示すように、タブ2B1の周縁部には、薄板領域10が形成されている。すなわち、図32、図33に示すように、タブ2B1の側面LS1~LS4は、それぞれタブ2B1の下面2bに連なる部分側面2c1と、部分2c1よりも外側平面視においてリード4側に位置し、タブ2B1の上面2aに連なる部分側面2c2を有している。本実施の形態では、タブ2B1の周囲に薄板領域10が設けられているが、薄板領域10の構成は、前記実施の形態1で説明したタブ2とは異なる。本実施の形態では、タブ2B1の周囲を取り囲むように断続的に薄板領域10が設けられている。詳しくは、タブ2B1の4つの側面LS1~LS4のうち、側面LS1では、側面LS1に沿って連続的に延びるように薄板領域10が配置されている。一方、タブ2B1のその他の側面LS2、LS3、LS4では、各側面LS2、LS3、LS4に沿ってそれぞれ断続的に薄板領域10が配置されている。ここで、図31に示すようにタブ2B1の側面LS1側では、半導体チップ3B1および接着材7とタブ2B1の薄板領域10が平面視において重なっている。すなわち、図32に示すように半導体チップ3B1の外縁側面3cは、タブ2B1の部分2c1と部分2c2との間に位置し、かつ接着材7の外縁は、半導体チップ3B1の外縁と部分2c2との間に位置する。本実施の形態のように、導電材金属板42をタブ2B1に接合する場合、少なくとも導電材の接合領域には、薄板領域10以外の領域が含まれている必要がある。また、導電材を安定的に接合する観点からは、接合領域に薄板領域10が含まれる場合であってもその面積は出来る限り小さくすることが好ましい。一方、前記したように、半導体装置の実装面積低減の観点から平面サイズの小型化の要求があるため、タブ2B1上の限られたスペースで導電材を接合する領域を確保する必要がある。このため、図31に示すように半導体チップ3B1は、タブ2B1の上面2aにおいて、タブ2B1の中心位置と半導体チップ3B1の中心位置とがずれるように配置されている。この結果、半導体チップ3B1の一部がタブ2B1の薄板領域10に重なる。例えば、半導体チップ3B1の外縁タブ2B2側の側面3cからタブ2B1の側面LS2の部分2c2までの距離は、タブ2B1の上面2a上に金属板42の接合領域を確保するため、半導体チップ3B1の外縁封止体6の辺6c4側の側面3cからタブ2B1の側面LS1の部分2c2までの距離よりも長い。言い換えると、タブ2B1の上面2a上に金属板42の接合領域を確保するため、半導体チップ3B1は側面LS1側に寄せて配置搭載されている。このため、半導体チップ3B1の一部は、側面LS1側の薄板領域10と重なるように配置される。また、半導体チップ3B1が寄せて配置されるタブ2B1の側面LS1側では、側面LS1に沿って連続的に延びるように薄板領域10が配置されているので、半導体チップ3B1の裏面全体をタブ2B1の上面に接着させることができる。また、前記したように、本実施の形態では、金属板42として例えばアルミニウムから成る金属製リボン材を用い、半田材などの導電性接合材を介さずにタブ2B1に金属板42を接合している。このように金属板42をタブ2B1に接合する方法として、接合治具ボンディングツールに超音波を印加することにより接合する方法がある。この方式では、前記実施の形態1の電気的接続工程で説明した、所謂、ネイルヘッドボンディング方式とは異なり、熱圧着方式を併用しないため、接合部に効率的に超音波を伝達する必要がある。このため、金属板42を接合する工程において、接合部の近傍、すなわち、タブ2B1の一部をクランプする必要がある。また、接合部周辺をしっかりと固定するためには、接合時に押さえ治具クランパで押さえる領域クランプ領域には、薄板領域10以外の領域が含まれている必要がある。また、金属板42を安定的に接合する観点からは、クランプ領域に薄板領域10が含まれる場合であってもその面積は出来る限り小さくすることが好ましい。このため、クランプ領域には、半導体チップ3B1を搭載することができず、その結果、半導体チップ3B1の一部がタブ2B1の薄板領域10に重なる。このように半導体チップ3B1および接着材7とタブ2B1の薄板領域10が平面視において重なっている場合、前記実施の形態1で説明したように、温度サイクル負荷が付与された場合に発生する応力を低減する対策を施す必要がある。この対策としては、前記実施の形態1で説明した半導体装置1と同様に薄板領域10の外側に薄板領域10と一体に形成された突出部11を形成する方法がある。しかし、本実施の形態のように、複数のチップ搭載部を平面的に並べて配置する構造の半導体装置の場合、平面サイズの小型化の要求から、突出部11を形成するスペースが確保できない場合がある。そこで、本実施の形態では、前記実施の形態1で説明した突出部11の変形例として、図33に示す突出部11aの構造を適用した。以下図33を用いて説明する。図33に示す突出部11aと、前記実施の形態1で説明した図13に示す突出部11は、突出部11、11aの外側の部分側面2c3に応力を伝達させる機能を備えている点では同様であるが、以下の点で相違する。すなわち、図13で説明した突出部11では、部分側面2c3の高さが、タブ2の上面2aから下面2bまでの距離よりも短いため、部分2c3および部分2c3に連なる下面2dが封止体6により封止される。この構造の場合、前記したように樹脂からなる封止体6が薄板領域10に追従して変形することにより、温度サイクル負荷に起因して発生した応力を開放低減する。一方、図33に示す突出部11aでは、部分2c3の高さが、タブ2B1の上面2aから下面2bまでの距離と同一である。言い換えれば、部分側面2c3に連なる下面2gは、封止体6の下面6bにおいて封止体6から露出している。つまり、断面視において、最も応力が集中し易い位置である位置2eの下側には封止体6が配置されない。このため、応力に起因して封止体6に例えば図8に示すようなクラックCLKが発生することを防止できる。また、部分2c3と部分2c1の間には、下面2dが封止体6に封止される薄板領域10が配置されている。言い換えれば、封止体6に下面6bにおいて、タブ2B1の下面2bと突出部11aの下面2gの間には、封止体6の一部が配置されている。このため、封止体6からタブ2B1が脱落することを防止ないしは抑制できる。また、図33に示すように、本実施の形態では、タブ2B1に沿って配置される半導体装置41の外部端子である複数のリード4をタブ2B1の突出部11aとしている。前記したように、半導体装置41では、複数のリード4には、タブ2B1、2B2、2B3のいずれかと一体に形成され、吊りリードとしての機能を兼ねる、タブ一体型のリード4B3が含まれる。また、平面視において封止体6の周縁部に配置される複数のリード4のうち、タブ2B1と同じ電位のリード4については、タブ2B1と一体化することにより、導電路の断面積を増加させることができる。そこで、図33に示すようにタブ2B1と一体に形成されるリード4B2を突出部11aとして活用することで、突出部11aを設けた場合であっても、半導体装置41の平面サイズが増大することを抑制できる。また、このように複数のリード4のうちの一部を突出部11aとして用いる場合には、部分2c3に連なる下面2gは、リード4の下面4bを兼ねることになる。このため、本実施の形態では図33に示すように、下面2gには、導体膜8が形成されている。本実施の形態の複数の突出部11aは、上記した相違点を除き、前記実施の形態1で説明した突出部11と同様なので、前記実施の形態1の<好ましい態様>で説明した実施態様を適用することができる。例えば、側面LS1における突出部11aの数端子4の数は、図31に示す態様には限定されず、例えば、図示は省略するが、各辺に一つの突出部11aを設ける構造とすることができる。ただし、タブ2B1で発生した応力は、突出部11aに集中するため、特定の突出部11aに応力が集中することを抑制し、分散させる観点から、図31に示すように、側面LS1に沿って複数の突出部11aを設けることが好ましい。言い換えると、側面LS1に沿って、複数の部分2c2と複数の部分2c3が交互に配置されていることが好ましい。このように複数の突出部11aを設けることで、各突出部11aに伝達される応力を低減することができる。次に、タブ2B1のその他の側面LS2~LS4について説明する。図35および図36は、それぞれ図31に対する変形例であって、ローサイド用の半導体チップが搭載されるチップ搭載部の周辺を拡大して示す拡大平面図である。図31、図35、および図36に示すように、タブ2B1の側面LS1以外の側面LS2~LS4側では、半導体チップ3B1の外縁が薄板領域10の内側の端部部分側面2c1よりも内側にそれぞれ配置されている。言い換えればタブ2B1の側面LS1以外の側面LS2~LS4側では平面視において、半導体チップ3B1が薄板領域10と重なっていない。前記実施の形態1で説明したように、平面視において四辺形を成す半導体チップ3B1の有する四辺のうちの、一辺のみが薄板領域10と重なる位置に搭載されている場合、半導体チップ3B1と重なる辺において、クラック対策を施せば、クラックの発生を抑制できる。したがって、図35に示す半導体装置50ようにタブ2B1の4つの側面LS1~LS4のうち、半導体チップ3B1と重ならない側面LS2~LS4については、突出部11aを設けず、薄板領域10の外縁である部分側面2c3を直線的に延ばす構成とすれば良い。図35に示す半導体装置50が備えるタブ2B1は、側面LS2~LS4のそれぞれに、薄板領域10が形成されている。言い換えれば、側面LS2~LS4のそれぞれは、タブ2B1の下面2b図28、図29参照に連なる部分側面2c4と、部分2c4よりも外側に位置し、タブ2B1の上面2aに連なり、部分2c4と同一方向を向いた部分側面2c5と、を有している。このように薄板領域10をタブ2B1の各側面LS1~LS4に設けることで、タブ2B1が封止体6から脱落してしまう抜けてしまうことを防止ないしは抑制することができる。ところが、タブ2B1は一体に形成されるため、側面LS1において発生した応力が他の側面LS2~LS4に伝達される場合がある。本願発明者の検討によれば、以下の場合には、特に、側面LS2~LS4においてもクラックが発生する可能性があり、前記実施の形態1で説明した突出部11のように、応力を開放する部分を形成した方が好ましいことが判った。まず、本実施の形態のように複数のチップ搭載部を平面的に並べて配置する場合、他のチップ搭載部と対向配置される側面が生じる。例えば、図31に示すタブ2B1では、側面LS2はタブ2B2と対向する。また、側面LS4はタブ2B3と対向する。ここで、タブ2B1、タブ2B2、およびタブ2B3は、パッケージの小型化および半導体装置の電気的特性向上のために、それぞれ近接して配置されている。これは、タブ2B1、タブ2B2、およびタブ2B3を寄せて配置することにより、パッケージの平面サイズが小さくなると共に、各タブ2B1~2B3間を渡る金属板やワイヤの長さが短くなるので、配線抵抗が抑えられ、半導体装置の電気特性が向上するからである。しかしながら、各タブ2B1~2B3を近接して配置した場合、他のタブタブ2B2、2B3に対向する側面LS2、LS4においては、チップ搭載部間に配置される封止体6の量が相対的に少なくなり、強度が低下するので、クラックが発生し易い。特に、平面視におけるパッケージの中心線を跨ぐ辺では、クラックが発生し易いことが判った。図34を用いて説明すると、図34では、平面視において、互いに直交する二本の中心線仮想線CL1、CL2を引くことができる。図1では、タブ2B1およびタブ2B2が配置された方向に沿って中心線CL1を、中心線CL1と直交する方向に中心線CL2を引いている。ここで、タブ2B1の側面LS1、LS2はそれぞれ中心線CL1を跨いでいる。一方、タブ2B1の側面LS3、LS4はそれぞれ中心線CL2を跨いでいる。つまり、図34に示す例の場合、側面LS2、LS4は、他のタブ2B2またはタブ2B3と対向し、かつ、中心線CL1または中心線CL2を跨いでいるので、クラックが発生し易い。したがって、側面LS2、LS4については、前記実施の形態1で説明した突出部11のように、応力を開放する部分を形成した方が好ましいことが判った。上記したクラックを抑制する構造として、図31に示す半導体装置41の例では、側面LS2には、側面LS2の延在方向に沿って複数の前記部分側面2c4と複数の部分側面2c5とが交互に配置されている。また、側面LS4には、側面LS4の延在方向に沿って複数の前記部分側面2c4と複数の部分側面2c5とが交互に配置されている。別の観点で説明すれば、側面LS2、LS4のそれぞれには、複数の突出部11bが側面LS2、LS4の延在方向に沿って配置されている。このように、平面視において、薄板領域10と半導体チップ3B1が重ならない辺平面視において半導体チップ3B1の外縁が部分2c1よりも内側にある辺であっても、封止体6の量や辺の配置に応じて突出部11bを設けることにより、クラックの発生をより確実に抑制することができる。ただし、前記実施の形態1で図14を用いて説明したように、クラックの発生を確実に抑制する観点からは、突出部11bを配置するスペースが確保できれば、図31に示すように全ての側面LS1~LS4について、突出部11bを設けることが好ましい。また、側面LS2、LS4に前記実施の形態1で説明した突出部11のような応力を開放する部分を形成する、という観点からは、図36に示す半導体装置51のような構成も考えられる。図36に示す半導体装置51では、タブ2B1の全周囲を取り囲むように連続的に薄板領域10を配置し、その薄板領域10の外側に、さらに複数の突出部11cが配置されている。言い換えれば、半導体装置51では、タブ2B1の側面LS2は、タブ2B1の下面2b図28参照に連なる部分側面2c4と、部分2c4よりも外側タブ2B2側に位置し、タブ2B1の上面2aに連なる部分側面2c5と、部分2c5よりも外側タブ2B2側に位置し、タブ2B1の上面2aに連なり、部分2c4および部分2c5と同一方向を向いた部分側面2c6とを有している。また、タブ2B1の側面LS4は、タブ2B1の下面2b図28参照に連なる部分側面2c4と、部分2c4よりも外側タブ2B3側に位置し、タブ2B1の上面2aに連なる部分側面2c5と、部分2c5よりも外側タブ2B3側に位置し、タブ2B1の上面2aに連なり、部分2c4および部分2c5と同一方向を向いた部分側面2c6とを有している。図36に示す半導体装置51のように、タブ2B1の周方向に沿って連続的に薄板領域10を配置する場合であっても、そのさらに外側に、突出部11cを設ければ、クラックの発生をより確実に抑制することができる。ただし、各タブ2B1~2B3を近接して配置し、半導体装置の平面寸法を小さくする観点実装面積を低減する観点からは、図31に示す半導体装置41のように、各側面LS2、LS3、LS4に沿ってそれぞれ断続的に薄板領域10が配置する構成が好ましい。図31に示す半導体装置41では、平面視において隣り合う部分側面2c5の間に配置された部分側面2c4は、薄板領域10を構成しない。言い換えれば、平面視において隣り合う部分側面2c5の間に配置された部分側面2c4は、タブ2B1の上面2aおよび下面2b図28、図29参照と連なり、その高さは上面2aから下面2bまでの距離と同一である。さらに言い換えれば、タブ2B1の側面LS1以外の側面LS2~LS4側では、突出部11bのみが薄板領域10となっている。このような構成とすることで、薄板領域10の占有面積を低減することができる。その結果、各タブ2B1~2B3を近接して配置することができるので、半導体装置41の平面寸法を小さくすることができる。また、薄板領域10の占有面積を低減することで、封止体6から露出するタブ2B1の下面2b図28、図29参照の面積を大きくすることができる。この結果、半導体装置41の放熱効率を向上させることができる。ところで、タブ2B1の側面LS2および側面LS4については、他のチップ搭載部タブ2B2、2B3が対向配置されている。また、側面LS3は、複数のリード4が側面LS3に沿って一体に形成されたリード板リード4B2が対向配置されている。したがって、側面LS1のようにリード4と一体化しない場合には、前記実施の形態1で説明した半導体装置1と同様に、突出部11bを封止体6で封止することが好ましい。すなわち、図28に示すように、タブ2B1の側面LS2における部分側面2c5の高さは、タブ2B1の上面2aから下面2bまでの距離よりも短い。また、図29に示すように、タブ2B1の側面LS3、LS4における部分側面2c5の高さは、タブ2B1の上面2aから下面2bまでの距離よりも短い。以上、図30に示す複数のタブ2B1~2B3のうち、最も面積が広く、クラックが生じ易いタブ2B1を代表例として取り上げて詳しく説明したが、その他のタブ2B2、2B3についてもタブ2B1で説明した技術思想に沿って適用することができる。例えば図30に示すタブ2B2では、封止体6の辺6c2に沿った辺において、半導体チップ3B2と薄板領域10が平面視において重なっている。したがって、図34に示すように、タブ2B2と一体に形成された複数のリード4を突出部11aとすることにより、タブ2B2におけるクラックの発生を抑制することができる。また、図34に示すタブ2B2の複数の側面のうち、タブ2B1の側面LS2と対向する側面LS5は他のチップ搭載部タブ2B1と対向配置され、かつ、側面LS5は中心線CL1を跨いでいる。したがって、タブ2B1の側面LS2と対向する側面LS5において、それぞれ部分側面2c4、2c5突出部11bを設けることで、クラックの発生を抑制することができる。また、図30に示すように、半導体チップ3B3は、平面視において薄板領域10と重なっていないが、互いに独立した複数のチップ搭載部が平面的に並べて配置される半導体装置41では、各チップ搭載部タブ2B1、2B2、2B3で発生した応力が相互に影響を及ぼす懸念がある。特に、図34に示すようにタブ2B3は、タブ2B1およびタブ2B2と対向配置され、かつ、中心線CL2を跨ぐ側面LS6を備えている。したがって、特に、タブ2B1およびタブ2B2と対向配置される側面LS6については、それぞれ部分側面2c4、2c5を設けることで、クラックの発生を抑制することができる。また、平面寸法に余裕がある場合には、タブ2B3が有する全ての側面について、部分側面2c4、2c5を設けることが好ましい。ただし、前記したように、クラックの発生頻度は、タブ2B1、タブ2B2の方が高いので、平面寸法の制約から全てのチップ搭載部に部分側面2c4、2c5突出部11bを設けることが難しい場合には、発生頻度の高いタブ2B1、タブ2B2を優先することが好ましい。<半導体装置の製造方法>次に、図25~図34を用いて説明した半導体装置41の製造工程について、図37に示す工程フローに沿って説明する。なお、本実施の形態では、前記実施の形態1で説明した半導体装置の製造方法との相違点を中心に説明する。図37は、本実施の形態の半導体装置の組立てフローを示す説明図である。図37に示す半導体装置の製造工程と、図18に示す前記実施の形態1の半導体装置の製造工程との相違点は、半導体チップを搭載する工程と、金属製リボン材である金属板を接合する工程を順次繰り返して実施する点である。したがって、図37に示すリードフレーム準備工程およびワイヤボンディング工程以降の工程については前記実施の形態1で説明した技術を応用して適用することができるので説明を省略する。まず、図37に示す半導体チップ3B3搭載工程では、図38に示すように、リードフレームの製品形成領域30aが備えるタブチップ搭載部2B3の上面2a上に、二つのドライバ回路および制御回路が形成された半導体チップ3B3を搭載する。図38は、本実施の形態のリードフレームのチップ搭載部上にドライバ回路が形成された半導体チップを搭載した状態を示す平面図である。本工程では、前記実施の形態1で説明した半導体チップ搭載工程と同様の作業で搭載することができる。ただし、本実施の形態では半導体チップ3B3は、半導体チップ3B3がタブ2B3の薄板領域10と重ならないように、タブ2B3の中央部に配置することが好ましい。なお、図37では、本工程はリードフレーム準備工程に続いて行うように記載したが、本工程の順序は、リードフレーム準備工程の後で、かつ、ワイヤボンディング工程の前であれば、特に限定されない。次に、図37に示す半導体チップ3B2搭載工程では、図39に示すように、リードフレームの製品形成領域30aが備えるタブチップ搭載部2B2の上面2a上に、ハイサイド用のスイッチング素子である半導体チップ3B2を搭載する。図39は、本実施の形態のリードフレームのチップ搭載部上にハイサイド用の半導体チップを搭載した状態を示す平面図である。本工程では、前記実施の形態1で説明した半導体チップ搭載工程と同様の作業で、導電性の接着材7を介して半導体チップ3B2をタブ2B2に搭載し、これらを電気的に接続する。ただし、本工程に続くリボンボンディング工程において、押さえ治具により押さえる領域クランプ領域をタブ2B2上に確保するため、半導体チップ3B3の中心位置をタブ2B2の中心位置からずらして配置する。詳しくは、長方形の平面形状を成す半導体チップ3B3の短辺の両隣にクランプ領域を確保するため、一方の短辺をリード4側に寄せて搭載する。この結果、リード4側に寄せた半導体チップ3B2の短辺側面は、薄板領域10上、すなわち、側面LS1の部分2c1と部分2c2の間に位置するように搭載される。また、接着材7の外縁が、半導体チップ3B2と部分2c2との間に位置するように搭載される。次に、図37に示すリボンボンディングH工程では、図40および図41に示すようにハイサイド用の半導体チップ3B2のソース電極Sとタブ2B1の上面2aを、金属板42を介して電気的に接続する。図40は、図39に示すハイサイド用の半導体チップとローサイド用のチップ搭載部を、金属板を介して電気的に接続した状態を示す平面図である。また図41は図40のA-A線に沿った断面において、接合治具および押さえ治具の一部を示す断面図である。本工程では、図41に示すように、ステージ44上に配置したリードフレームの上面側を押さえ治具クランパ45で押さえた状態で、接合治具ウェッジツール、ボンディングツール47に超音波を印加することにより、金属板42をソースパッドS、タブ2B1の順で接合する。詳しくは、リボンガイド48から接合治具と接合部ソースパッドSの間に供給し、接合治具47に超音波を印加することで、ソースパッドSと金属製リボン材を接合する。続いて、リボンガイド48から順次金属製リボン材を供給しながらタブ2B1の側面LS2を跨ぐように成形し、タブ2B1の上面2a第2ボンド側の接合部に接合する。そして、図示しないリボンカッタで金属製リボン材を切断すれば、金属板42が形成される。ここで、超音波を接合部に効率的に伝達するためには、接合部周辺の振動などの影響を低減する必要がある。このため、図40に示すように、金属板42の配置領域の周囲を取り囲むように、タブ2B2およびタブ2B1の上面2aを含む複数のクランプ領域46aを押さえることが好ましい。図40に示す例では、金属板42の配置領域の周囲に、6箇所のクランプ領域を設けている。ただし、次の半導体チップ3B1搭載工程で半導体チップ3B1図30参照が搭載される領域を押さえつけると、平坦性が損なわれる懸念があるため、半導体チップ3B1が搭載される領域は避けることが好ましい。このため、図40に示すようにタブ2B1のタブ2B2側の領域は、金属板42を配置する領域、および本工程でのクランプ領域46aとなるので、図31に示すように、次工程で搭載する半導体チップ3B1は、側面LS1側に寄せて配置される。また、本工程では、ステージ44と押さえ治具45でリードフレームを挟み込んで振動を抑制するので、複数のクランプ領域46aには、薄板領域10以外の領域が含まれている必要がある。また、クランプ領域46aの下面2bからの高さは、タブ2B2の下面2bから上面2aまでの距離と同じであることが好ましい。また、クランプ領域46aに薄板領域10が含まれる場合であってもその面積は出来る限り小さくすることが好ましい。このため、クランプ領域46aには、半導体チップ3B2を搭載することができず、その結果、半導体チップ3B2の一部がタブ2B2の薄板領域10と重なる。次に、図37に示す半導体チップ3B1搭載工程では、図42および図43に示すように、リードフレームの製品形成領域30aが備えるタブチップ搭載部2B1の上面2a上に、ローサイド用のスイッチング素子である半導体チップ3B1を搭載する。図42は、本実施の形態のリードフレームのチップ搭載部上にローサイド用の半導体チップを搭載した状態を示す平面図である。また図43は、図42のA-A線に沿った断面図である。本工程では、前記実施の形態1で説明した半導体チップ搭載工程と同様の作業で、図43に示すように導電性の接着材7を介して半導体チップ3B1をタブ2B1に搭載し、これらを電気的に接続する。本工程は、既に金属板42が形成された状態で行うため、図43に示すように半導体チップ3B1はタブ2B1の側面LS1側に寄せて搭載する。このため、平面視において、半導体チップ3B1の側面3cから側面LS2の部分2c4までの距離L1は、半導体チップ3B1の側面3cから側面LS1の部分2c2までの距離L2よりも長くなる。また、本工程では、半導体チップ3B1および接着材7の一部が薄板領域10と重なるように、半導体チップ3B1をタブ2B1上に搭載する。すなわち、半導体チップ3B1の外縁側面LS1側の側面3cは、部分2c1と部分2c2の間に位置するように搭載される。また、接着材7の外縁は半導体チップの外縁と、部分2c2の間に位置するように濡れ広がる。次に、図37に示すリボンボンディングL工程では、図44に示すようにローサイド用の半導体チップ3B1のソース電極Sとリード4B2の上面2aを、金属板42を介して電気的に接続する。図44は、図42に示すローサイド用の半導体チップとリードを、金属板を介して電気的に接続した状態を示す平面図である。なお、本工程では、前記したリボンボンディングH工程と同様の治具を用いて金属板42を形成するので、断面図の図示は省略し、図41を参照しながら説明する。本工程では、図41に示すように、ステージ44上に配置したリードフレームの上面側を押さえ治具クランパ45で押さえた状態で、接合治具ウェッジツール、ボンディングツール47に超音波を印加することにより、図44に示すように金属板42を半導体チップ3B1のソースパッドS、リード4B2の順で接合する。詳しくは、リボンガイド48から接合治具と接合部ソースパッドSの間に供給し、接合治具47に超音波を印加することで、ソースパッドSと金属製リボン材を接合する。続いて、リボンガイド48から順次金属製リボン材を供給しながらタブ2B1の側面LS3図44参照を跨ぐように成形し、リード4B2の上面4a第2ボンド側の接合部に接合する。そして、図示しないリボンカッタで金属製リボン材を切断すれば、図44に示す金属板42が形成される。図44に示すように、本工程では、金属板42の配置領域の周囲を取り囲むように、タブ2B1の上面2aを含む複数のクランプ領域46aを押さえることが好ましい。このため、図44に示す例では、金属板42の配置領域の周囲に、5箇所のクランプ領域46bを設けている。以降図37に示すワイヤボンディング工程、封止工程、めっき工程、リードカット工程、個片化工程は、前記実施の形態1と同様に行うことができるため、重複する説明は省略する。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、前記実施の形態2では、金属板42としてアルミニウムから成る金属製リボン材を用いて、成形しながら接合する例について説明したが、前記実施の形態2でも簡単に説明したように、予め成形した金属板42を準備して、半田材、あるいは所謂、銀ペーストなどの導電性接着材を介して接合することができる。この場合の製造工程は、導電性接着材を介して金属板42を仮固定した後、加熱処理リフロー処理により一括して接合することができる。また、加熱処理により接合する場合、超音波により接合する方式のように、タブ2B1やタブ2B2の上面を押さえなくても接合することができるので、チップ搭載部上の半導体チップのレイアウトの制約を緩和することができる。また例えば、前記実施の形態2では、一つのパッケージ内に互いに独立した複数のチップ搭載部を備えた半導体装置の例として、DC-DCコンバータなどの電力変換装置に組み込まれ、スイッチング装置として機能するパワー半導体装置を例に取り上げて説明した。しかし、前記実施の形態2で説明した技術は、他の半導体装置にも適用可能である。また、前記実施の形態2では、半導体チップ3B3に二つのドライバ回路と制御回路が形成されている例について説明したが、変形例としては、制御回路が形成された半導体装置を別途準備して、半導体チップ3B3には、ドライバ回路のみを形成する場合もある。また、例えば、前記実施の形態では、単一の半導体チップを備える半導体装置の実施形態として半導体チップと複数のリードを、複数のワイヤを介して電気的に接続する例を説明した。しかし、単一の半導体チップを備える半導体装置において、実施の形態2で説明したように金属板を介してリードと半導体チップを電気的に接続することができる。