"発光素子と、前記発光素子に電流を供給して発光させる駆動トランジスタと、を含む発光装置であって、前記駆動トランジスタは、半導体基板に形成されたMOS電界効果トランジスタであって、ゲート-ソース間に印加される電圧によって変化するドレイン電流を前記発光素子に供給して前記発光素子の輝度を制御し、前記発光素子の最大輝度が、前記MOS電界効果トランジスタのバックゲートに印加される電圧によって調整されることを特徴とする発光装置。前記発光素子と前記駆動トランジスタがそれぞれ複数配列しており、前記複数の駆動トランジスタがバックゲートを共有していることを特徴とする請求項1に記載の発光装置。前記発光素子と前記駆動トランジスタが異なる色の発光素子を含んで複数配列しており、同じ色の発光素子の前記駆動トランジスタはバックゲートを共有し、異なる色の発光素子の前記駆動トランジスタはバックゲートが分離されていることを特徴とする請求項1に記載の発光装置。前記発光素子と前記駆動トランジスタが異なる色の発光素子を含んで複数配列しており、同じ色の複数の発光素子の前記駆動トランジスタのバックゲートに同一の電圧が印加され、異なる色の発光素子の駆動トランジスタのバックゲートに異なる電圧が印加されることを特徴とする請求項1に記載の発光装置。前記複数の発光素子と複数の駆動トランジスタの周辺にPチャネル型のMOS電界効果トランジスタとNチャネル型のMOS電界効果トランジスタを含む回路が配置されており、前記Pチャネル型のMOS電界効果トランジスタとNチャネル型のMOS電界効果トランジスタの少なくとも一方のバックゲートは、前記発光素子の前記駆動トランジスタのバックゲートと分離して形成されていることを特徴とする請求項2ないし4のいずれか1項に記載の発光装置。前記発光素子の輝度を与える輝度信号を前記駆動トランジスタのゲートに伝達するサンプリングトランジスタを含み、前記サンプリングトランジスタが、前記駆動トランジスタとバックゲートを共有するMOS電界効果トランジスタであることを特徴とする請求項1ないし5のいずれか1項に記載の発光装置。駆動回路を複雑にせず、劣化の進行を抑えるには、点灯時間でなく電流の大きさによって輝度を変調するほうが好ましい。駆動回路に与える輝度信号の変調範囲を広くすることにより、電流の最大値が大きくなり最小値は常に0である、最大輝度を調節することができる。最大輝度を低く設定して使用することで劣化の進行を抑えることができる。しかし、最大輝度を低く設定したときは輝度信号の変調範囲が狭くなるので、輝度信号の1つ1つの間隔も狭くなる。それらが識別できるように輝度信号の精度を高くしておく必要があるが、精度の高い輝度信号を生成する回路は、複雑かつ高価なものになる。本発明は、駆動回路に与える輝度信号の範囲を変えることなく最大輝度を切り替えることが可能な発光装置を提供することを目的とする。本発明は、発光素子と、前記発光素子に電流を供給して発光させる駆動トランジスタと、を含む発光装置であって、前記駆動トランジスタは、半導体基板に形成されたMOS電界効果トランジスタであって、ゲート-ソース間に印加される電圧によって変化するドレイン電流を前記発光素子に供給して前記発光素子の輝度を制御し、前記発光素子の最大輝度が、前記MOS電界効果トランジスタのバックゲートに印加される電圧によって調整されることを特徴とする。本発明によれば、輝度信号範囲は変えずにトランジスタのバックゲート電位を調整するので、駆動回路や輝度信号を生成する回路を複雑かつ高価にすることがない。MOS電界効果トランジスタにおいてソース電圧を一定にしてバックゲート電圧を変えると閾値電圧が変化することは、バックゲート効果または基板バイアス効果と呼ばれてよく知られている。本発明は、有機EL素子に電流を供給する駆動トランジスタのバックゲート電圧を調節することによって有機EL素子に流す電流を制御し、それによって有機EL素子の輝度を任意に設定するものである。複数の有機EL素子を有する発光装置においては、個々の有機EL素子の輝度はそれに与える階調信号によって制御される。これに対して、バックゲート電圧による輝度調整は、複数の有機EL素子の全体を一様に輝度変化させる場合に適した調整方法である。複数の有機EL素子の全体的な輝度調節は、表示装置を使用する際に外光の明るさによって画面全体の輝度を高くしたり低くしたりするときや、R,G,Bの各有機EL素子の輝度比を調節してホワイトバランスを最適にするときに必要となる。以下、実施形態によって本発明を具体的に説明する。第1の実施形態図1は本発明の第1の実施形態である表示装置の概略図である。表示部1には画素PXLがN行M列の行列をなして配置されている。画素PXLは、赤、緑、青の3色をそれぞれ発光する3つの副画素SPR、SPG、SPBで構成されている。副画素は,N本の走査線SL1、SL2,、SLNと、3M本のデータ線DLR,DLG,DLBの交差部にあり、交差する走査線SLとデータ線DLに接続されている。以下、位置によらない一般の走査線の意味で用いるときは、行を示す添え字iを省略する。また、色によらず一般の副画素を指すときはRGBの添え字も省略する。表示部1の周囲には、データ信号を生成しデータ線DLに供給するデータ信号生成回路2と、走査線SLに走査信号を与える走査線制御回路3と、外部との接続端子4が配置されている。データ信号生成回路2には画像信号が伝えられる。データ信号生成回路2は画像信号をデータ信号Vdataに変換してデータ線DLに出力する。データ信号Vdataは有機EL素子の輝度を決定する輝度信号であって、後述の各副画素の駆動回路に伝えられる。走査線制御回路3には、走査の開始と行順次の切り替えのタイミングを決める信号が伝えられる。走査線制御回路3は、それに従って各走査線SLに走査信号を出力する。接続端子4には、電源電圧や画像信号、その他表示装置を動作させる様々の電圧と信号が入力される。接続端子4に入ってきた電圧および信号は、配線9を通じてデータ信号生成回路2と走査線制御回路3に伝達される。表示部1には、有機EL素子とその駆動回路が複数配列しており、駆動回路、データ信号生成回路2、走査線制御回路3は、シリコンウェーハからなる基板10に形成されている。有機EL素子は、上記の回路が形成された基板10の上に配列される。なお、基板10はGaAsなどシリコン以外の半導体基板であってもよい。図2は副画素SPの電気的構成を示す回路図である。副画素SPには、流す電流に応じて発光量が変化する有機EL素子ELと、それを駆動する駆動回路PCTが備わっている。駆動回路PCTは、シリコン基板を用いた周知の半導体加工プロセスによって形成される。有機EL素子ELは、駆動回路が形成された基板10の上に、アノード電極、発光材料を含む有機化合物膜、カソード電極などを積層して形成される。駆動回路PCTは、トランジスタTr1,トランジスタTr2ならびに容量Cを含んでいる。トランジスタTr1とトランジスタTr2はともにPチャネル型のMOSメタルオキサイドセミコンダクタ電界効果トランジスタである。トランジスタTr1は、ゲートが走査線SLに接続され、ドレインとソースがデータ線DLと容量Cの一端にそれぞれ接続されている。トランジスタTr1は、走査線SLの電圧により、データ線DLとトランジスタTr2のゲートの間を接続または遮断する。トランジスタTr1はデータ線DLのデータ電圧をサンプリングし、トランジスタTr2のゲートに伝えるためのスイッチである。以下、トランジスタTr1をサンプリングトランジスタともいう。走査線SLにLlowレベルの選択信号があたえられるとTr1がオンになり、そのときのデータ線DLの電圧Vdataを容量Cに伝える。走査線がHhighレベルになると、サンプリングトランジスタTr1は遮断されるが、データ線DLの電圧は容量Cに保持される。なお、サンプリングトランジスタTr1のソースとドレインは流れる電流の向きによっては役割が入れ替わるが、本明細書では便宜上データ線に接続された方をドレインと呼ぶことにする。トランジスタTr2は、ゲートが容量Cの一端およびトランジスタTr1のソースに接続され、ソースが電源電位VELに、ドレインが有機EL素子ELのアノードに接続されている。トランジスタTr2は有機EL素子ELを決められた輝度で発光させる駆動トランジスタであり、容量Cの電圧をソース-ゲート間電圧として、その電圧に応じたドレイン電流を有機EL素子ELに供給する。容量Cは、一方の端子がサンプリングトランジスタTr1のソースおよび駆動トランジスタTr2のゲートに接続され、もう一方の端子には固定電圧VCが与えられている。容量Cはデータ線DLから駆動トランジスタTr2のゲートに伝えられた輝度信号を保持する。有機EL素子ELのカソードは全有機EL素子に共通の電圧VCOMに接続されている。駆動回路PCTには、データ線DLと走査線SL以外に、電源電圧VELを供給する電源線と、容量Cの一端に固定電圧VCを与える固定電圧線が配設されている。電源電圧VELと固定電圧VCは等しくてもよい。その場合、電源電圧VELを供給する電源線と容量Cの一端に固定電圧VCを与える固定電圧線は、共通の配線とすることができる。電源線と容量Cの固定電圧線は図1では省略されている。サンプリングトランジスタTr1と駆動トランジスタTr2はバックゲートを有しており、走査線SLと平行に設けられたバックゲート線BG1,BG2,から共通のバックゲート電圧VBGが供給されている。バックゲート電圧VBGは外部の電源から接続端子4に入り、バックゲート電圧供給線BBGと各行のバックゲート線BGを介して各画素に配給されている。図3aは、N型のシリコン基板31に形成されたPチャネル型のMOS電界効果トランジスタPMOS-FETの断面図である。MOS電界効果トランジスタMOS-FETは、MOS構造、すなわち金属層ゲート32とシリコン基板31が絶縁層33を挟んで対向して配置した構造を持っている。ゲート32と半導体である基板31の間に電圧を印加すると、半導体の表面近くにキャリアこの場合は正孔の導通路チャネルができる。チャネルの両側に同じキャリアを多数キャリアとするP型のソース34とドレイン35を設け、ソース-ドレイン間に電圧をかけてチャネルにキャリアを流す。キャリアの流れはゲート電圧によっても制御されるので、トランジスタとして動作する。ゲート32、ソース34、ドレイン35は、層間絶縁層37に開けた開口を通じて外部のゲート電極G、ソース電極S、ドレイン電極Dにそれぞれ接続されている。また、シリコン基板31はN型の高濃度不純物領域36を経てバックゲート線BGに接続されている。チャネルは導電体であり、チャネル内の電位はソース34の電位とドレイン35の電位の中間にある。しかし、チャネルの後方ゲートから離れたほうは空乏層を隔ててチャネルとは逆のキャリアを多数キャリアとする半導体領域となっており、この部分は通常は電流が流れないので均一な電位になる。このチャネル後方の半導体領域はバックゲートまたはボディと呼ばれる。図3aのPMOS-FETでは、N型のシリコン基板31がバックゲートとなる。図3bはシリコン基板がP型のときのPMOS-FETの断面構造を示す。P型のシリコン基板31‘にN型不純物を拡散した領域38ウェルというを形成し、これに絶縁層33を介してゲート32を対向させる。また、N型のウェル38にP型のソース34とドレイン35、N型の高濃度不純物領域36を設け、P型のシリコン基板31’にP型の高濃度不純物領域39を設ける。ゲート32、ソース34、ドレイン35、ウェル38は、層間絶縁層37に開けた開口を通じて外部のゲート電極G、ソース電極S、ドレイン電極D、バックゲート線BGにそれぞれ接続されている。また、シリコン基板31‘はP型の高濃度不純物領域39を経て基板電極SSに接続されている。図3bのPMOS-FETにおけるバックゲートはN型ウェル38である。図4は、PMOS-FETの特性図であり、ソース-ゲート間電圧VGSとドレイン電流Iとの関係がバックゲート電圧VBGによってどのように変化するかを示している。電圧の基準はソース電位であり、バックゲートがソース電位より高い電位にあるとき、バックゲート電圧の符号を正と定める。図4の実線、破線、一点鎖線は、それぞれ、バックゲート電圧VBGを、VBG0=VELとしたとき、VBG1=VELV1V1>0としたとき、VBG2=VELV20<V1<V2としたときの特性である。横軸上にVminとVmaxで示す点は、データ信号生成回路2の出力する輝度信号が最小電圧Vminのときと最大電圧Vmaxのときのゲート-ソース間電圧を示す。Vmaxにおける電流Iは、VBG=VBG0のときI0、VBG=VBG1のときI1、VBG=VBG2のときI2となる。PMOS-FETである駆動トランジスタTr2は、バックゲート電位VBGをソース電位より高くしていくことにより、ドレイン電流が減少し、有機EL素子ELの輝度が減少することがわかる。周囲が明るい環境にあり最大表示輝度を高くしたい場合には、バックゲートをソースと同電位VBG=VBG0とし、逆に暗い環境にあり最大表示輝度を低くしたい場合には、バックゲートをソースより高電位VBG>VBG0とすればよい。このとき、データ線を介してゲートに与えられる輝度信号を変える必要はない。バックゲート電圧を調節することによって最大輝度が変化し、輝度の変調範囲を広くしたり狭くしたりすることができる。以上は駆動トランジスタTr2がPMOSの場合である。NMOSのときは、逆に、バックゲート電位VBGをソース電位より低くすると閾値電圧が上昇してドレイン電流が減少する。それにより輝度を調節することができる。最大輝度を変更するために駆動トランジスタTr2のバックゲート電圧を変えると、入力データに対するデータ電圧のガンマ特性も変わってしまう恐れがある。その場合は、入力データとデータ電圧の関係を示すルックアップテーブルをバックゲート電圧の切り替えに対応して複数用意し、バックゲート電圧の切り替えごとに変更すれば、ガンマ特性が変わらない表示が実現できる。図2の駆動回路は、サンプリングトランジスタTr1と駆動トランジスタTr2に同じバックゲート電圧を印加するため、バックゲートを共有してもよい。しかし、駆動トランジスタTr2のバックゲート調節によってサンプリングトランジスタTr1の特性も変化する。駆動トランジスタTr2は図4に示すようにゲートーソース間電圧がVminとVmaxの間の中間的な電圧で動作する。一方、サンプリングトランジスタTr1はオンとオフの切り替えスイッチとして動作する。サンプリングトランジスタTr1のゲート電圧振幅を十分大きくとることによって、駆動トランジスタTr2のバックゲート電圧が変動しても、サンプリングトランジスタTr1のスイッチ動作を支障なく行うようにすることができる。図5は、サンプリングトランジスタTr1のソース-ドレイン間電圧VDSとドレイン電流Idの関係を示す。サンプリングトランジスタTr1をスイッチとしてオンするための最大オン抵抗をRonとすると、Linの傾きは1/Ronで示される。抵抗領域Rにおいて、バックゲート電位がVBGminとVBGmaxの間で変化しても、その傾きが1/Ron以上であれば動作は保証される。データ線の寄生容量を2pF、一選択時間を20usの場合、応答時間を5τに設定すると、Ronとしては、2MΩ=20us÷5÷2pF以下となるようトランジスタサイズと選択信号レベルを決定する。バックゲート電圧VBGの電圧を変える手段としては、D/Aコンバータ、およびアンプを用いた可変電圧出力回路、または可変電圧出力のレギュレータICなどを用いることが可能であり、出力電圧を可変できる回路であればよい。第2の実施形態図6は本発明の第2の実施形態である表示装置の概略図である。図6の表示装置は、バックゲート電圧を与えるバックゲート線が有機EL素子の色別に設けられていることが、図1と異なる。その他の図1と同じ部分には同じ符号を付した。駆動回路は図2と同じである。色別のバックゲート線BGR、BGG、BGBは列ごとに設けられ、表示部1の外で色別のバックゲート電圧供給線BBGR、BBGG、BBGBに接続されている。3本のバックゲート電圧供給線BBGR、BBGG、BBGBには接続端子4を通して色別のバックゲート電圧VBGR、VBGG、VBGBが与えられる。バックゲート電圧を調節することによって、3色の輝度比すなわちホワイトバランスが任意に設定でき、所望の白色表示にすることができる。ホワイトバランスを調整する場合は、赤、緑、青のうち最も電流を必要する色青とするの最大電流によって青のデータ電圧信号Vdataの最大値Vmax図2を決定する。データ電圧信号Vdataの最小値Vminは最小電流通常はゼロの値に設定する。他の色赤と緑のデータ電圧信号の最大値と最小値もこれに一致させる。そして、最も電流を必要する色青のバックゲート電圧は0Vとし、他の色赤と緑のバックゲート電圧をホワイトバランスから決定する。図2において、最も電流を必要する色の最大電流がI0であり、その他の2色の最大電流がI1とI2であるとすると、これら2色のバックゲート電圧はV1とV2に設定される。V1とV2を調節することにより赤と緑の最大輝度が調節でき、青の最大輝度との比から白色の色合いが決まる。輝度信号の範囲Vmin~VmaxはRGBで同じでよい。あらかじめ各色のガンマ補正をしておけば、バックゲート電圧の調整だけでホワイトバランスをとることができる。上の例は最も電流を必要する色のバックゲート電圧を固定としたが、3色のバックゲート電圧をすべて調節できるようにしてもよい。図7abは、色別にバックゲート電圧を設定できるように、バックゲートを分離して形成した表示装置の平面図である。図7aはP型の基板10に形成したN型のウェル38のパタンを示す。表示部1の副画素SPR,SPG,SPBの並びに合わせて、列方向に別々のウェルWR,WG,WBが形成されている。図7bは、各ウェルにバックゲート電圧を与えるためのバックゲート線BGR、BGG、BGBのパタンを示す。赤の有機EL素子が形成される部分のバックゲートになるウェルWRは、パタン5rのバックゲート線BGRによってバックゲート電圧VBGRが供給される。ウェルWRとバックゲート線BGRとは、絶縁膜に開けたコンタクトホール8を通じて接触している。同様に、緑と青の有機EL素子が形成される部分のバックゲートになるウェルWGとWBは、それぞれ、パタン5gと5bのバックゲート線によってバックゲート電圧VBGGとVBGBが供給される。周辺回路第1と第2の実施形態の表示装置は、表示部1の駆動回路と、表示部1の周辺のデータ信号生成回路2や走査線制御回路3などの周辺回路が、同一の基板10に形成される。駆動回路の2つのトランジスタTr1とTr2は極性が同じなのでバックゲートを共通にすることができるが、周囲の回路はCMOSで構成され、Nチャネル型の電界効果トランジスタNMOS-FETとPチャネル型の電界効果トランジスタPMOS-FETが混在している。したがって、周辺回路のNMOS-FETとPMOS-FETの少なくとも一方は、表示部のトランジスタTr1およびTr2とはバックゲートを分離して形成しなければならない。以下、表示部と周辺回路のバックゲートの構成方法について説明する。図8は、n型の基板に形成した表示装置の断面図である。表示部1の領域Aと周辺回路が配置されている領域Bのトランジスタの断面構造が示されている。図3に示したゲート絶縁層や層間絶縁層は省略されている。また、有機EL素子や封止構造も省略した。領域Aには表示部1が配置され、複数のPMOS-FET6’が形成されている。これらの中にはサンプリングトランジスタTr1と駆動トランジスタTr2が混在しているが、図8では区別されていない。バックゲート電圧VBGはすべてのPMOS-FET6’に共通で、n領域を介してn型の基板に供給される。領域Bには周辺回路が配置され、PMOS-FET6、NMOS-FET7が形成されている。PMOS-FET6のバックゲートはソースと短絡され、電源電圧VDDと同じ電圧がn領域を介してn型の基板にバックゲート電圧として供給されている。P型ウェルに形成されたNMOS-FET7も、ソースとバックゲートが短絡され、電源VSSがp型高不純物領域を介してp型のウェルに供給されている。n型基板の電圧VDDは最高電位に設定され、P型ウェルの電圧VSSは最低電位一般的にグランドGNDに設定されている。領域AのPMOS-FET6’のバックゲートと領域BのPMOS-FET6のバックゲートはn型の基板を介して、接続されている。そのため、駆動回路のPMOS-FET6’のバックゲート電位を変更して有機EL素子ELに流れる電流を制御すると、周辺回路の電源電圧も変化する。バックゲート電圧VDDは、周辺回路の最小動作電源電圧以上かつMOS-FETの耐圧以下に設定されている。最小動作電源電圧が3V、MOS-FETの耐圧が5Vの場合、駆動回路のバックゲート電圧VBGおよび周辺回路の電源VDDは3V~5Vで変化する。バックゲートは基板と一致しているので、図1のようなバックゲート線BGをなくして、基板の背面に電極を設け、これにバックゲート電圧を与えてもよい。図9aとbは、表示部1と周辺回路領域でバックゲートを分離し、周辺回路の電源電位とバックゲート電位を変えずに、表示部1のバックゲート電圧だけを調節できるようにしたものである。図9aはp型のシリコンウェーハ基板を使用した場合を示している。表示部1が配置されている領域Aでは、PMOS-FET6’のバックゲートはn型のウェルであり、n領域を介してバックゲート電圧VBGが供給されている。領域Bには、n型のウェルにPMOS-FET6が形成され、n型ウェルからなるバックゲートがソースとともに電源VDDに接続されている。領域BのNMOS-FET7は基板がバックゲートであり、電源VSSがp領域を介してp型の基板に接続されている。領域Aのn型のウェルと領域Bのn型のウェルの間はp型領域によって分離されて形成されており、表示部1のPMOS-FET6‘のバックゲート電圧VBGと、周辺回路のPMOS-FET6のバックゲート電圧は別々に与えられる。領域AにおけるPMOS-FET6’のバックゲート電圧VBGは、領域BにおけるPMOS-FET6に影響を与えることなく、独立して制御される。図9bはn型のシリコンウェーハ基板を使用した場合である。領域AのPMOS-FET6’は、p型のウェルの中に形成されたn型のウェルの中に形成されている。PMOS-FET6’のバックゲートはn型のウェルであり、n領域を介してバックゲート電圧VBGが供給されている。領域Bは、PMOS-FET6が基板をバックゲートとして形成されており、ソースとバックゲートが短絡されて電源VDDに接続されている。また、p型のウェル内にNMOS-FET7が形成され、ソースとバックゲートが短絡されて電源VSSに接続されている。領域Aにおいて深いp型のウェルを形成して、その中にn型のウェルを形成することで表示部1と周辺回路領域のバックゲートが分離されている。領域AにおけるPMOS-FET6’のバックゲート電圧VBGは、領域BにおけるPMOS-FET6のバックゲート電位と独立して制御できる。以上の説明では有機EL素子を例にとったが、無機EL素子、LEDなど他の発光素子についても同様に本発明が適用できる。また、画素は赤,緑,青の3色の有機EL素子で構成されるとしたが、2色以上の異なる色を含む画素であればよく、他の色の組み合わせでもよい。また、駆動回路として図2を例に挙げたが、この構成に限定されるものではない。ソース-ゲート間電圧を制御して有機EL素子ELに供給する電流量を制御するトランジスタを備えており、かつ、そのトランジスタがバックゲートを有している構成であれば、同様に本発明が適用できる。また、複数の画素を持たず、R,G,Bの3つの有機EL素子から構成される照明装置においても、各有機EL素子に図2と同様の駆動回路を設け、第2の実施形態のようにバックゲート電圧を調節して、好みの色合いの照明を得ることも可能である。"