素子上に形成された第1電極と、前記第1電極上に配置されたSnBi又はSnInを含む第1のはんだと、基板上に形成された第2電極と、前記第2電極上に配置されたSnBi又はSnInを含む第2のはんだと、前記第1のはんだと前記第2のはんだとの間に配置されたSnGa合金とを具備し、前記SnGa合金と前記第1のはんだとの界面、及び前記SnGa合金と前記第2のはんだとの界面に、SnBiGa合金層又はSnInGa合金層をさらに有することを特徴とする半導体装置。前記第1のはんだ及び第2のはんだの融点は前記SnGa合金の融点よりも低いことを特徴とする請求項1に記載の半導体装置。前記SnGa合金は、Snの原子量比が60~80であることを特徴とする請求項1又は2に記載の半導体装置。素子上に形成した第1電極と、基板上に形成した第2電極とに、SnBi又はSnInを含む第1のはんだ及び第2のはんだをそれぞれ形成する工程と、前記第1のはんだの上にSnGa合金を配置する工程と、前記第1のはんだを介して前記第1電極に前記SnGa合金をリフロー接合する工程と、前記SnGa合金が接合された素子を、前記SnGa合金が前記2のはんだと接触するようにして前記基板上に配置する工程と、前記第2のはんだを介して前記第2電極に前記SnGa合金をリフロー接合する工程と、を有し、前記リフロー接合温度は、前記第1のはんだ、及び、前記第2のはんだの融点よりも高く、かつ前記SnGa合金の融点よりも低く、前記リフロー接合により、前記SnGa合金と前記第1のはんだとの界面、及び、前記SnGa合金と前記第2のはんだとの界面に、SnBiGa合金層又はSnInGa合金層を形成することを特徴とする半導体装置の製造方法。素子上に形成された第1電極と、前記第1電極上に配置されたSnBi又はSnInを含む第1のはんだと、基板上に形成された第2電極と、前記第2電極上に配置されたSnBi又はSnInを含む第2のはんだと、前記第1のはんだと前記第2のはんだとの間に配置されたSnGa合金とを具備し、前記SnGa合金と前記第1のはんだとの界面、及び前記SnGa合金と前記第2のはんだとの界面に、SnBiGa合金層又はSnInGa合金層をさらに有する半導体装置を備えたことを特徴とする電子機器。そこで、比較的低いリフロー温度で信頼性良く接合を行える接合部を備えた半導体装置、半導体装置の製造方法及び電子機器を提供することを目的とする。下記開示の一観点によれば、素子上に形成された第1電極と、前記第1電極上に配置されたSnBi又はSnInを含む第1のはんだと、基板上に形成された第2電極と、前記第2電極上に配置されたSnBi又はSnInを含む第2のはんだと、前記第1のはんだと前記第2のはんだとの間に配置されたSnGa合金とを具備し、前記SnGa合金と前記第1のはんだとの界面、及び前記SnGa合金と前記第2のはんだとの界面に、SnBiGa合金層又はSnInGa合金層をさらに有する半導体装置が提供される。別の一観点によれば、素子上に形成した第1電極と、基板上に形成した第2電極とに、SnBi又はSnInを含む第1のはんだ及び第2のはんだをそれぞれ形成する工程と、前記第1のはんだの上にSnGa合金を配置する工程と、前記第1のはんだを介して前記第1電極に前記SnGa合金をリフロー接合する工程と、前記SnGa合金が接合された素子を、前記SnGa合金が前記2のはんだと接触するようにして前記基板上に配置する工程と、前記第2のはんだを介して前記第2電極に前記SnGa合金をリフロー接合する工程と、を有し、前記リフロー接合温度は、前記第1のはんだ、及び、前記第2のはんだの融点よりも高く、かつ前記SnGa合金の融点よりも低く、前記リフロー接合により、前記SnGa合金と前記第1のはんだとの界面、及び、前記SnGa合金と前記第2のはんだとの界面に、SnBiGa合金層又はSnInGa合金層を形成する半導体装置の製造方法が提供される。さらに別の一観点によれば、素子上に形成された第1電極と、前記第1電極上に配置されたSnBi又はSnInを含む第1のはんだと、基板上に形成された第2電極と、前記第2電極上に配置されたSnBi又はSnInを含む第2のはんだと、前記第1のはんだと前記第2のはんだとの間に配置されたSnGa合金とを具備し、前記SnGa合金と前記第1のはんだとの界面、及び前記SnGa合金と前記第2のはんだとの界面に、SnBiGa合金層又はSnInGa合金層をさらに有する半導体装置を備えた電子機器が提供される。開示の半導体装置、半導体装置の製造方法及び電子機器によれば、SnBi系はんだ又はSnIn系はんだを含む第1のはんだ及び第2のはんだを用いるので、リフロー接合の温度を下げることができる。また、第1のはんだ及び第2のはんだの間に接合されたSnGa合金が外部からの衝撃や振動を吸収するため、SnBi系はんだのみ又はSnInはんだのみで接合する場合に比べて衝撃や振動に対する耐久性に優れる。さらに、SnGa合金と第1のバンプとの界面及びSnGa合金と第2のバンプとの界面に形成されたSnBiGa合金層又はSnInGa合金層によりGaの拡散を防ぐことができるので、第1電極及び第2電極の腐食を防止できる。以下、実施形態に係る半導体装置についてその製造方法と共に説明する。図1~図4は、実施形態に係る半導体装置の製造方法を工程順に表す断面図である。先ず、図1aのように、半導体素子11を用意する。この半導体素子11は、例えばシリコン単結晶基板上に半導体デバイス不図示を形成したものであり、その上面には半導体デバイスと電気的に接続された複数の第1電極12が形成されている。第1電極12は、例えばCu銅、Pt白金及びPdパラジウム等の金属膜又はこの金属膜の表面にNiニッケルやAu金等のめっきを施したものである。第1電極12は、半導体素子11に必要とされる端子数等に応じて種々のサイズに形成され得るが、ここでは一例として、直径が600μm程度の円形に形成されているものとする。次に、この半導体素子11の上面に、第1電極12に対応する部分に開口31aが形成されたメタルマスク31を配置する。このメタルマスク31は、はんだと反応しにくいSUSステンレス鋼等を材料とし、その厚さは例えば150μm程度である。次に、図1bのように、メタルマスク31を用いたスクリーン印刷により開口31a内にはんだペーストを塗布して、第1電極12の上に第1のはんだ層13を形成する。第1のはんだ層13は、メタルマスク31とほぼ同じ150μm程度の厚さに形成される。なお、本実施形態では第1のはんだ層13を、SnとBiとを重量比でそれぞれ42:58の割合で含む共晶組成のSnBi系はんだペーストを用いて形成する。この組成のSnBi系はんだは、SnAgCu系はんだよりも低い温度138°Cで融解するため、リフロー接合の温度を下げることができる。その後、第1のはんだ層13の形成に用いたメタルマスク31を除去する。次に、図2aのように、半導体素子11の上に、第1電極12に対応する部分に位置決め孔32aが形成されたボール配置用マスク32を配置する。ボール配置用マスク32の厚さは例えば500μm以上とする。次いで、SnGa合金を球状に形成したSnGa合金ボール14を用意する。そして、このSnGa合金ボール14をボール配置用マスク32の位置決め孔32a内に入れて、第1のはんだ層13の上にSnGa合金ボール14を配置する。SnGa合金ボール14の直径は、第1のはんだ層13との接触面積を広く取るために第1電極12の直径よりも大きくすることが好ましい。ここではその直径を700μm程度とする。次に、図2bのように、SnGa合金ボール14が配置された半導体素子11を、第1のはんだ層13の融点よりも高く、かつSnGa合金ボール14よりも低い温度に加熱して、SnGa合金ボール14を半導体素子11にリフロー接合する。ここでは、140°C~150°Cの温度でリフロー接合を行うものとする。これにより、第1のはんだ層13が融解し、この第1のはんだ層13を介してSnGa合金ボール14が第1電極12に接合される。このリフロー接合の際に、第1のはんだ層13に含まれるSnBi系はんだとSnGa合金ボール14とが反応して、第1のはんだ層13とSnGa合金ボール14との界面にSnBiGa合金層15が生成される。このSnBiGa合金層15はGaを含むことで融点が上昇するため、リフロー接合の温度では固相の膜状となり、第1のはんだ層13とSnGa合金ボール14とを仕切る。そのため、SnGa合金ボール14のGaを含んだ融液の第1のはんだ層13側への拡散を阻止でき、Gaによる第1電極12の腐食を防止できる。次に、図3aのように、パッケージ等の回路基板21を用意する。この回路基板21の材料は、例えばセラミックやエポキシ樹脂等であり、その表面には第1電極12に対応する部分に複数の第2電極22が形成されている。この第2電極22の材料は、第1電極12と同様である。次いで、この回路基板21の上面に、第2電極22に対応する部分に開口33aが形成されたメタルマスク33を配置する。次に、図3bのように、メタルマスク33を用いたスクリーン印刷により、開口33a内にはんだペーストを塗布し、第2電極22の上に第2のはんだ層23を形成する。第2のはんだ層23は、第1のはんだ層13と同様のはんだペーストを用いて、150μm程度の厚さに形成される。その後、メタルマスク33を除去する。次に、図4aのように、半導体素子11のSnGa合金ボール14が形成された面を、回路基板21の第2のはんだ層23が形成された面と向かい合わせ、SnGa合金ボール14と第2のはんだ層23とを接触させる。次いで、図4bのように、半導体素子11及び回路基板21を、第2のはんだ層23の融点よりも高く、且つSnGa合金ボール14の融点よりも低い温度に加熱して、SnGa合金ボール14と第2電極22とを第2のはんだ層23でリフロー接合する。ここでは、リフロー接合の温度を140°C~150°Cとする。このリフロー接合の際に、第2のはんだ層23とSnGa合金ボール14との界面にSnBiGa合金層15が形成され、SnGa合金ボール14のGaを含んだ融液が、第2電極22側に拡散するのを阻止できる。以上の工程により、半導体素子11の第1電極12と回路基板21の第2電極22とが第1、第2のはんだ層13、23及びSnGa合金ボール14を介して接合された半導体装置10が完成する。ここで、本実施形態のSnGa合金ボール14の好適な組成について説明する。図5は、SnGa合金の状態図であり、図6は本実施形態に係る半導体装置10の接合部を拡大した断面図である。図5において、固相線41はSnGa合金が完全に凝固する凝固点を表し、液相線42はSnGa合金が完全に融解する融点を表している。そして、矢印Aは本実施形態のSnGa合金ボール14の好適な組成範囲を表している。SnGa合金は、固相線41と液相線42に挟まれる領域で、固体のSn粒子と、液体のGaを含む融液とが混在した半固体状態半溶融状態ともいうとなっている。この状態では、Sn粒子同士が粒界部分の融液を介して滑ることで粘弾性を示し、外部からの応力に対して変形できる。そのため、図6のように衝撃や振動による急激な応力Fが作用すると、SnGa合金ボール14が変形してその応力を吸収し、接合部の破断や疲労を防ぐことができる。これにより、SnBi系はんだのみで接合を行う場合に比べて、衝撃や振動に対する耐久性に優れる。但し、SnGa合金中のSn成分が80を超えると液相成分の割合が減少して粘弾性が失われ、振動や衝撃に対して脆弱となる。そのため、図5のように、本実施形態では、SnGa系合金のSnの原子量比の上限を80とする。一方、液相線42に示すように、SnGa合金の融点はSn成分が減少するほど低くなる。SnGa合金ボール14の融点がSnBi系はんだの融点である138°Cに近い場合には、リフロー接合の際にSnGa合金ボール14の形が崩れて、Gaを含む融液が第1電極12及び第2電極22と接触するおそれがある。そのため、第1電極12及び第2電極22がGaを含む融液によって腐食されて接合部の信頼性が低下する。そこで、本実施形態ではSnGa系合金のSn原子量比の下限を60とする。これにより、SnGa系合金の融点を160°C以上とすることができ、SnGa合金ボール14の融液と第1電極12及び第2電極22との接触を防止できる。上記の理由により、本実施形態では、SnGa合金ボール14の材料として、Snを原子量比で60at~80at含むSnGa合金を用いるものとする。以上のように、本実施形態に係る半導体装置10は、SnBi系はんだを含む第1のはんだ層13及び第2のはんだ層23とを融解させてリフロー接合を行うため、140°C~150°Cと比較的低い温度で接合を行うことができる。そのため、半導体装置の熱による劣化を防止できる。また、粘弾性を示すSnGa合金ボール14を介して接合するので、衝撃や振動に対する耐久性に優れる。さらに、第1のはんだ層13及び第2のはんだ層23と、SnGa合金ボール14との界面に形成されたSnBiGa合金層15によりGaの拡散が阻止され、Gaによる第1電極12、第2電極22の腐食を防止でき、長期間にわたって接合部の信頼性を維持できる。なお、上記の説明では、半導体素子11をパッケージ等の回路基板21上に接合する場合を例に説明したが、本実施形態はこれに限定されるものではない。例えば、パーソナルコンピュータやサーバー等の電子機器の配線基板と回路基板21との接合部に適用してもよい。また、第1のはんだ層13及び第2のはんだ層23には、SnBi系はんだに代えて、SnIn系はんだを用いてもよい。この場合は、リフロー接合の際に、SnGa合金ボール14との界面にSnBiGa合金層15に代えてSnInGa合金層が形成される。SnBiGa合金層15と同様に、SnInGa合金層はGaを含むことで融点が各はんだ13、23の融点よりも上昇するため、リフロー接合の温度では固相の膜状となり、第1のはんだ層13及び第2のはんだ層23とSnGa合金ボール14とを仕切る。そのため、SnGa合金ボール14からのGaを含んだ融液の拡散を阻止できる。また、共晶組成のSnIn系はんだは、融点が117°Cと、SnBi系はんだの融点138°Cよりも低いため、より低い温度でリフロー接合を行うことができる。以上の実施形態に関し、更に以下の付記を開示する。付記1素子上に形成された第1電極と、前記第1電極上に配置されたSnBi又はSnInを含む第1のはんだと、基板上に形成された第2電極と、前記第2電極上に配置されたSnBi又はSnInを含む第2のはんだと、前記第1のはんだと前記第2のはんだとの間に配置されたSnGa合金とを具備し、前記SnGa合金と前記第1のはんだとの界面、及び前記SnGa合金と前記第2のはんだとの界面に、SnBiGa合金層又はSnInGa合金層をさらに有することを特徴とする半導体装置。付記2前記第1のはんだ及び第2のはんだの融点は前記SnGa合金の融点よりも低いことを特徴とする付記1に記載の半導体装置。付記3前記SnGa合金は、Snの原子量比が60~80であることを特徴とする付記1又は2に記載の半導体装置。付記4前記第1のはんだ及び第2のはんだは、共晶組成のSnBi又は共晶組成のSnInを含むことを特徴とする付記3に記載の半導体装置。付記5前記SnBiGa合金層及びSnInGa合金層の融点は、前記第1のはんだ及び第2のはんだの融点よりも高いことを特徴とする付記1乃至4の何れか1項に記載の半導体装置。付記6前記第1電極及び第2電極は、Cu銅、Pt白金及びPdパラジウムの何れかの金属膜を含むことを特徴とする付記1乃至5の何れか1項に記載の半導体装置。付記7素子上に形成した第1電極と、基板上に形成した第2電極とに、SnBi又はSnInを含む第1のはんだ及び第2のはんだをそれぞれ形成する工程と、前記第1のはんだの上にSnGa合金を配置する工程と、前記第1のはんだを介して前記第1電極に前記SnGa合金をリフロー接合する工程と、前記SnGa合金が接合された素子を、前記SnGa合金が前記2のはんだと接触するようにして前記基板上に配置する工程と、前記第2のはんだを介して前記第2電極に前記SnGa合金をリフロー接合する工程と、を有し、前記リフロー接合温度は、前記第1のはんだ、及び、前記第2のはんだの融点よりも高く、かつ前記SnGa合金の融点よりも低く、前記リフロー接合により、前記SnGa合金と前記第1のはんだとの界面、及び、前記SnGa合金と前記第2のはんだとの界面に、SnBiGa合金層又はSnInGa合金層を形成することを特徴とする半導体装置の製造方法。付記8前記第1のはんだ及び第2のはんだは、共晶組成のSnBi又は共晶組成のSnInを含むことを特徴とする付記7に記載の半導体装置の製造方法。付記9前記SnGa合金はSnの原子量比が60~80であることを特徴とする付記8に記載の半導体装置の製造方法。付記10素子上に形成された第1電極と、前記第1電極上に配置されたSnBi又はSnInを含む第1のはんだと、基板上に形成された第2電極と、前記第2電極上に配置されたSnBi又はSnInを含む第2のはんだと、前記第1のはんだと前記第2のはんだとの間に配置されたSnGa合金とを具備し、前記SnGa合金と前記第1のはんだとの界面、及び前記SnGa合金と前記第2のはんだとの界面に、SnBiGa合金層又はSnInGa合金層をさらに有する半導体装置を備えたことを特徴とする電子機器。