EL層と層間絶縁膜を介して積層された薄膜トランジスタアレイ装置であって、前記薄膜トランジスタアレイ装置は、基板と、前記基板の上方に配置された第1配線と、前記第1配線と交差する第2配線と、前記基板上に形成されたゲート電極と第1及び第2電極とを含む第1トランジスタと、前記基板上に形成された第2トランジスタと、前記層間絶縁膜と前記第1トランジスタとの間、及び前記層間絶縁膜と前記第2トランジスタとの間に介在するパッシベーション膜と、前記パッシベーション膜下に積層された導電酸化物膜と、前記パッシベーション膜上に形成され、前記第1電極と同層に設けられた第1導電性部材と前記EL層に含まれる第2導電性部材とを中継する電極であって、前記パッシベーション膜に設けられた第1孔部を介して前記第1導電性部材と電気的に接続される中継電極とを含み、前記第1トランジスタ及び前記第2トランジスタは、ボトムゲート型のトランジスタであり、前記第1配線は、前記第1電極と同層である前記パッシベーション膜の下層に配置され、且つ前記ゲート電極に電気的に接続される配線、及び第1電極に電気的に接続される配線の一方であり、前記第2配線は、前記第1電極と別層である前記パッシベーション膜の上層に配置され、且つ前記ゲート電極に電気的に接続される配線及び前記第1電極に電気的に接続される配線の他方であり、前記第1電極と同層で且つ前記基板の周縁部には、前記薄膜トランジスタアレイ装置の前記第1配線もしくは前記第2配線を駆動する外部信号が入力される端子部が配置され、前記導電酸化物膜は、前記端子部の上面を覆い、且つ少なくとも前記第1孔部の底面部において前記中継電極と前記第1導電性部材との間に介在し、前記中継電極と前記第1導電性部材とを電気的に接続させ、前記中継電極は、前記パッシベーション膜上の前記第2配線と同層に形成され、前記第2配線と同一材料からなる薄膜トランジスタアレイ装置。前記第1配線は、前記ゲート電極に電気的に接続される配線であり、前記第2配線は、前記第1電極に電気的に接続される配線である請求項1に記載の薄膜トランジスタアレイ装置。前記第1配線は、前記第1電極に電気的に接続される配線であり、前記第2配線は、前記ゲート電極に電気的に接続される配線である請求項1に記載の薄膜トランジスタアレイ装置。前記第2導電性部材は、アルミニウムを主成分とする金属である請求項1~3のいずれか1項に記載の薄膜トランジスタアレイ装置。前記中継電極の前記導電酸化物膜と接する面は、少なくとも、銅、モリブデン、チタン、またはタングステンのいずれかを含む金属により形成されている請求項1~4のいずれか1項に記載の薄膜トランジスタアレイ装置。前記中継電極は、積層構造である請求項1~5のいずれか1項に記載の薄膜トランジスタアレイ装置。前記層間絶縁膜は、有機膜と無機膜との二層からなり、前記無機膜は、前記第2配線及び前記中継電極を覆っている請求項1~6のいずれか1項に記載の薄膜トランジスタアレイ装置。前記第1トランジスタ及び前記第2トランジスタに各々含まれる半導体層は、結晶性半導体層であり、前記第1及び第2トランジスタの各々に含まれるゲート電極は、前記第1及び第2配線のうちの前記ゲート電極に電気的に接続される配線に用いられる金属より高耐熱性の金属により形成されている請求項1~7のいずれか1項に記載の薄膜トランジスタアレイ装置。前記ゲート電極に電気的に接続される配線に用いられる金属より高耐熱性の金属は、モリブデン、タングステン、チタン、タンタル、ニッケルのいずれかを含む金属である請求項8に記載の薄膜トランジスタアレイ装置。前記導電酸化物膜は、インジウムおよび錫を含む酸化物膜、あるいはインジウムおよび亜鉛を含む酸化物膜のいずれかである請求項1~9のいずれか1項に記載の薄膜トランジスタアレイ装置。上部電極と、下部電極と、前記上部電極と下部電極との間に介在する発光機能層を含むEL発光素子を有するEL部と、前記EL発光素子を制御する薄膜トランジスタアレイ装置と、前記EL部と前記薄膜トランジスタアレイ装置との間に介在する層間絶縁膜とを含むEL表示パネルであって、前記薄膜トランジスタアレイ装置は、基板と、前記基板の上方に配置された第1配線と、前記第1配線と交差する第2配線と、前記基板上に形成されたゲート電極と第1及び第2電極とを含む第1トランジスタと、前記基板上に形成された第2トランジスタと、前記層間絶縁膜と前記第1トランジスタとの間、及び前記層間絶縁膜と前記第2トランジスタとの間に介在するパッシベーション膜と、前記パッシベーション膜下に積層された導電酸化物膜と、前記パッシベーション膜上に形成され、前記第1電極と同層に設けられた第1導電性部材と前記EL部に含まれる第2導電性部材とを中継する電極であって、前記パッシベーション膜に設けられた第1孔部を介して前記第1導電性部材と電気的に接続される中継電極とを含み、前記第1トランジスタ及び前記第2トランジスタは、ボトムゲート型のトランジスタであり、前記第1配線は、前記第1電極と同層である前記パッシベーション膜の下層に配置され、且つ前記ゲート電極に電気的に接続される配線、及び第1電極に電気的に接続される配線の一方であり、前記第2配線は、前記第1電極と別層である前記パッシベーション膜の上層に配置され、且つ前記ゲート電極に電気的に接続される配線及び前記第1電極に電気的に接続される配線の他方であり、前記第1電極と同層で且つ前記基板の周縁部には、前記薄膜トランジスタアレイ装置の前記第1配線もしくは前記第2配線を駆動する外部信号が入力される端子部が配置され、前記導電酸化物膜は、前記端子部の上面端部を覆い、且つ少なくとも前記第1孔部の底面部において前記中継電極と前記第1導電性部材との間に介在し、前記中継電極と前記第1導電性部材とを電気的に接続させ、前記中継電極は、前記パッシベーション膜上の前記第2配線と同層に形成され、前記第2配線と同一材料からなるEL表示パネル。前記第2導電性部材は、アルミニウムを主成分とする金属である請求項11に記載のEL表示パネル。前記第2導電性部材と前記中継電極とは、前記層間絶縁膜に設けられた孔部の上部周縁の平坦領域で接続されている請求項11又は12に記載のEL表示パネル。請求項11~13のいずれか1項に記載のEL表示パネルを搭載したEL表示装置。EL層と層間絶縁膜を介して積層された薄膜トランジスタアレイ装置の製造方法であって、基板を準備する第1工程と、前記基板上に、第1配線を形成する第2工程と、前記基板上に、ゲート電極と第1及び第2電極を含む第1トランジスタと第2トランジスタとを形成すると共に、前記第1及び第2トランジスタ上に導電酸化物膜を形成する第3工程と、前記導電酸化物膜上にパッシベーション膜を形成する第4工程と、前記パッシベーション膜上に、前記第1配線と交差する第2配線と、前記第1電極と同層に設けられた第1導電性部材と前記EL層に設けられた第2導電性部材とを中継する電極であって、前記パッシベーション膜に設けられた第1孔部を介して前記第1導電性部材と電気的に接続される中継電極とを形成する第5工程と、を含み、前記第1トランジスタ及び前記第2トランジスタは、ボトムゲート型のトランジスタであり、前記第1配線は、前記第1電極と同層である前記パッシベーション膜の下層に配置され、且つ前記ゲート電極に電気的に接続される配線、及び第1電極に電気的に接続される配線の一方であり、前記第2配線は、前記第1電極と別層である前記パッシベーション膜の上層に配置され、且つ前記ゲート電極に電気的に接続される配線及び前記第1電極に電気的に接続される配線の他方であり、前記第3工程において、前記第1電極と同層に設けられ、前記第1配線もしくは前記第2配線を駆動する外部信号が入力される端子部の上面を覆うように、前記導電酸化物膜を形成し、前記第4工程において、前記導電酸化物膜に覆われた前記端子部の上面を、前記パッシベーション膜に設けられた開口部から露出させ、前記導電酸化物膜は、少なくとも前記第1孔部の底面部において前記中継電極と前記第1導電性部材との間に介在し、前記中継電極と前記第1導電性部材とを電気的に接続させ、前記第5工程において、前記中継電極は、前記第2配線と同一材料を用いて、前記パッシベーション膜上の前記第2配線と同層に形成される薄膜トランジスタアレイ装置の製造方法。前記第2導電性部材は、アルミニウムを主成分とする金属である請求項15に記載の薄膜トランジスタアレイ装置の製造方法。前記中継電極の前記導電酸化物膜と接する面を、銅、モリブデン、チタン、又はタングステンのいずれかを含む金属により形成する請求項15又は16に記載の薄膜トランジスタアレイ装置の製造方法。前記第1トランジスタ及び前記第2トランジスタに各々含まれる半導体層は、結晶性半導体層であり、前記第1及び第2トランジスタの各々に含まれるゲート電極を、前記第1及び第2配線のうちの前記ゲート電極に電気的に接続される配線に用いられる金属より高耐熱性の金属により形成する請求項15~17のいずれか1項に記載の薄膜トランジスタアレイ装置の製造方法。前記導電酸化物膜を、インジウムおよび錫を含む酸化物膜、あるいはインジウムおよび亜鉛を含む酸化物膜で形成する請求項15~18のいずれか1項に記載の薄膜トランジスタアレイ装置の製造方法。基板を準備する第1工程と、前記基板上に、第1配線を形成する第2工程と、前記基板上に、ゲート電極と第1及び第2電極とを含む第1トランジスタと第2トランジスタとを形成すると共に、前記第1及び第2トランジスタ上に導電酸化物膜を形成する第3工程と、前記導電酸化物膜上に、パッシベーション膜を形成する第4工程と、前記パッシベーション膜上に、前記第1配線と交差する第2配線と、前記パッシベーション膜に設けられた第1孔部を介して第1電極と同層に設けられた第1導電性部材と電気的に接続される中継電極とを形成する第5工程と、前記パッシベーション膜上に、層間絶縁膜を形成する第6工程と、前記層間絶縁膜上に下部電極を形成する第7工程と、前記下部電極の上方に発光機能層を形成する第8工程と、前記発光機能層の上方に上部電極を形成する第9工程と、を含み、前記中継電極は、前記第1導電性部材と、前記層間絶縁膜より上に形成される第2導電性部材とを中継するものであり、前記第1トランジスタ及び前記第2トランジスタは、ボトムゲート型のトランジスタであり、前記第1配線は、前記第1電極と同層である前記パッシベーション膜の下層に配置され、且つ前記ゲート電極に電気的に接続される配線、及び第1電極に電気的に接続される配線の一方であり、前記第2配線は、前記第1電極と別層である前記パッシベーション膜の上層に配置され、且つ前記ゲート電極に電気的に接続される配線及び前記第1電極に電気的に接続される配線の他方であり、前記第3工程において、前記第1電極と同層に設けられ、前記第1配線もしくは前記第2配線を駆動する外部信号が入力される端子部の上面を覆うように、前記導電酸化物膜を形成し、前記第4工程において、前記導電酸化物膜に覆われた前記端子部の上面を、前記パッシベーション膜に設けられた開口部から露出させ、前記導電酸化物膜は、少なくとも前記第1孔部の底面部において前記中継電極と前記第1導電性部材との間に介在し、前記中継電極と前記第1導電性部材とを電気的に接続させ、前記第5工程において、前記中継電極は、前記パッシベーション膜上に形成された前記第2配線と同一材料を用いて、前記パッシベーション膜上の前記第2配線と同層に形成されるEL表示パネルの製造方法。しかしながら、一般的な電極材料として用いられる金属は、耐熱性が高いものほど導電性が低下する傾向がある。従って、ゲート電極1022の材料として耐熱性の高いものを使用し、ゲート電極1022と同じ層で同じ金属材料でゲート配線1021を形成した場合、ゲート配線1021の配線抵抗が高くなってしまう。高い配線抵抗は、信号の遅延や、電圧降下によるディスプレイのムラの原因となる。特に、パネル面積が大型化し駆動周波数が増大化すると、配線抵抗の影響が大きくなる。また、第1の金属層1020に形成されるゲート配線1021と、第2の金属層1050に形成されるソース配線1051とは、図36に示されるように、膜厚が200nm程度のゲート絶縁膜1030を介して交差している。このため、薄膜トランジスタ1000の高性能化のためにゲート絶縁膜1030を薄膜化しようとすると、ゲート配線1021とソース配線1051との間隔がさらに狭くなり、配線間の寄生容量が増加してしまうという問題もある。さらに、薄膜トランジスタ1000を構成する電極や配線に用いられている金属は、空気中の水分、又は薄膜トランジスタ1000を構成する酸化物膜等に接触することによって酸化し、薄膜トランジスタ1000の機能を劣化させる恐れがある。本発明は上記課題を解決するものであり、ゲート電極及びゲート配線をそれぞれに適した特性の材料で形成し、ゲート配線とソース配線との間の寄生容量を低減し、さらに金属の酸化を防止した薄膜トランジスタアレイ装置を提供することを目的とする。本発明の一形態に係る薄膜トランジスタアレイ装置は、EL層と層間絶縁膜を介して積層されている。前記薄膜トランジスタアレイ装置は、基板と、前記基板の上方に配置された第1配線と、前記第1配線と交差する第2配線と、前記基板上に形成されたゲート電極と第1及び第2電極とを含む第1トランジスタと、前記基板上に形成された第2トランジスタと、前記層間絶縁膜と前記第1トランジスタとの間、及び前記層間絶縁膜と前記第2トランジスタとの間に介在するパッシベーション膜と、前記パッシベーション膜下に積層された導電酸化物膜と、前記パッシベーション膜上に形成され、前記第1電極と同層に設けられた第1導電性部材と前記EL層に含まれる第2導電性部材とを中継する電極であって、前記パッシベーション膜に設けられた第1孔部を介して前記第1導電性部材と電気的に接続される中継電極とを含む。前記第1トランジスタ及び前記第2トランジスタは、ボトムゲート型のトランジスタである。前記第1配線は、前記第1電極と同層である前記パッシベーション膜の下層に配置され、且つ前記ゲート電極に電気的に接続される配線、及び第1電極に電気的に接続される配線の一方である。前記第2配線は、前記第1電極と別層である前記パッシベーション膜の上層に配置され、且つ前記ゲート電極に電気的に接続される配線及び前記第1電極に電気的に接続される配線の他方である。前記第1電極と同層で且つ前記基板の周縁部には、前記薄膜トランジスタアレイ装置の前記第1配線もしくは前記第2配線を駆動する外部信号が入力される端子部が配置される。前記導電酸化物膜は、前記端子部の上面を覆い、且つ少なくとも前記第1孔部の底面部において前記中継電極と前記第1導電性部材との間に介在し、前記中継電極と前記第1導電性部材とを電気的に接続させる。前記中継電極は、前記パッシベーション膜上の前記第2配線と同層に形成され、前記第2配線と同一材料からなる。本発明によれば、ゲート電極の耐熱性を維持したまま、ゲート配線の低抵抗化を実現することができる。また、薄膜トランジスタの特性向上のためにゲート絶縁膜の厚みを薄くしても、第1配線と第2配線との間の寄生容量が大きくなることがない。即ち、寄生容量の増加による映像信号の遅延等を抑制することができる。さらに、各電極及び各配線に用いられている金属の酸化を防止することにより、薄膜トランジスタアレイ装置の機能低下を防止することができる。なお、第1電極とはソース電極及びドレイン電極の一方を指し、第2電極とはソース電極及びドレイン電極の他方を指す。これらは、第1トランジスタのタイプP型又はN型と、第1電極と第2電極との電圧関係によって決定される。本発明の一形態に係る薄膜トランジスタアレイ装置は、EL層と層間絶縁膜を介して積層されている。前記薄膜トランジスタアレイ装置は、基板と、前記基板の上方に配置された第1配線と、前記第1配線と交差する第2配線と、前記基板上に形成されたゲート電極と第1及び第2電極とを含む第1トランジスタと、前記基板上に形成された第2トランジスタと、前記層間絶縁膜と前記第1トランジスタとの間、及び前記層間絶縁膜と前記第2トランジスタとの間に介在するパッシベーション膜と、前記パッシベーション膜下に積層された導電酸化物膜と、前記パッシベーション膜上に形成され、前記第1電極と同層に設けられた第1導電性部材と前記EL層に含まれる第2導電性部材とを中継する電極であって、前記パッシベーション膜に設けられた第1孔部を介して前記第1導電性部材と電気的に接続される中継電極とを含む。前記第1トランジスタ及び前記第2トランジスタは、ボトムゲート型のトランジスタである。前記第1配線は、前記第1電極と同層である前記パッシベーション膜の下層に配置され、且つ前記ゲート電極に電気的に接続される配線、及び第1電極に電気的に接続される配線の一方である。前記第2配線は、前記第1電極と別層である前記パッシベーション膜の上層に配置され、且つ前記ゲート電極に電気的に接続される配線及び前記第1電極に電気的に接続される配線の他方である。前記第1電極と同層で且つ前記基板の周縁部には、前記薄膜トランジスタアレイ装置の前記第1配線もしくは前記第2配線を駆動する外部信号が入力される端子部が配置される。前記導電酸化物膜は、前記端子部の上面を覆い、且つ少なくとも前記第1孔部の底面部において前記中継電極と前記第1導電性部材との間に介在し、前記中継電極と前記第1導電性部材とを電気的に接続させる。前記中継電極は、前記パッシベーション膜上の前記第2配線と同層に形成され、前記第2配線と同一材料からなる。一例として、前記第1配線は、前記ゲート電極に電気的に接続される配線であり、前記第2配線は、前記第1電極に電気的に接続される配線であってもよい。他の例として、前記第1配線は、前記第1電極に電気的に接続される配線であり、前記第2配線は、前記ゲート電極に電気的に接続される配線であってもよい。上記の薄膜トランジスタアレイ装置では、ゲート電極に電気的に接続される配線及び第1電極に電気的に接続される配線の一方をパッシベーション膜より下層に配置し、ゲート電極に電気的に接続される配線及び第1電極に電気的に接続される配線の他方を基板上に形成された第1電極とは別層であるパッシベーション膜上に配置した。そのため、第1及び第2配線の間の間隔は、ゲート電極と第1電極との間の間隔ではなく、第1電極上に形成されたパッシベーション膜の膜厚に対応する。ここで、パッシベーション膜は、薄膜トランジスタアレイ装置の表面を保護するものであるため、その膜厚を厚くしても薄膜トランジスタアレイ装置としての性能に影響を与えない。その結果、パッシベーション膜の膜厚を調整して、第1及び第2配線の間の距離を確保することにより、第1及び第2配線の間の寄生容量を低減することができる。また、第1電極と同層で且つ基板の周縁部は、パッシベーション膜に設けられた開口部から露出し、装置外部のゲート駆動回路又はソース駆動回路若しくは、ドレイン駆動回路との接続部である端子として利用できる。この場合、露出された端子は、空気又は空気中の水分に触れ酸化されやすい。酸化されると、酸化された端子と外部の駆動回路とが、電気抵抗が高い酸化層を介して電気的に接続されることとなるため、端子と外部の駆動回路との接続抵抗が高くなってしまうという問題がある。そこで、上記構成の薄膜トランジスタアレイ装置では、パッシベーション膜下に導電酸化物膜を積層させて、導電酸化物膜によって、端子の露出された領域上面を覆うようにした。このことにより、導電酸化物膜は、露出された端子が酸化されることを防止することができる。その結果、端子と外部の駆動回路との接続抵抗を長期にわたり低抵抗化することができる。上記のように、パッシベーション膜下に導電酸化物膜IndiumTinOxide:ITOが積層されている場合、第1電極と同層の第1導電性部材とEL層に含まれる第2導電性部材との間に導電酸化物膜が介在することになり、導電酸化物膜によって第2導電性部材が酸化するという問題が生ずる。これに対し、上記構成によれば、第1導電性部材とオーバラップするパッシベーション膜上の領域に中継電極を形成し、中継電極に、第1及び第2導電性部材とを中継させている。また、導電酸化物膜は、中継電極と第1導電性部材との間に介在している。これにより、第2導電性部材と導電酸化物膜との間には中継電極が存在するので、導電酸化物膜によって第2導電性部材が酸化するのを防止できる。さらに、中継電極は、パッシベーション膜上の第2配線と同層に形成され、第2配線と同一材料からなる。このように、第2配線をパッシベーション膜上に配置したことで、第2配線と同層に第2配線と同一材料にて中継電極を形成できる。そのため、第2配線の形成と中継電極の形成とを同一工程にて行うことが可能となる。その結果、簡易な構成により、第1及び第2配線の間の寄生容量を低減しつつ、導電酸化物膜によって第2導電性部材が酸化するのを防止できる。また、前記第2導電性部材は、アルミニウムを主成分とする金属であってもよい。第2導電性部材と導電酸化物膜との間には中継電極が存在するので、第2導電性部材にアルミニウムを主成分とする金属を採用した場合であっても、導電酸化物膜によって第2導電性部材が酸化するのを防止できる。また、前記中継電極の前記導電酸化物膜と接する面は、少なくとも、銅、モリブデン、チタン、またはタングステンのいずれかを含む金属により形成されてもよい。また、前記中継電極は、積層構造であってもよい。また、前記層間絶縁膜は、有機膜と無機膜との二層からなってもよい。そして、前記無機膜は、前記第2配線及び前記中継電極を覆っていてもよい。また、前記第1トランジスタ及び前記第2トランジスタに各々含まれる半導体層は、結晶性半導体層であってもよい。そして、前記第1及び第2トランジスタの各々に含まれるゲート電極は、前記ゲート電極に電気的に接続される配線すなわち、ゲート配線に用いられる金属より高耐熱性の金属により形成されてもよい。上記構成によれば、第1トランジスタ及び第2トランジスタに各々含まれる半導体層は、結晶性半導体層としてもよい。この場合、半導体層を結晶性半導体層として形成するには、非結晶性半導体層にレーザ照射をして非結晶性半導体層の温度を1100°Cから1414°Cの範囲にまで上昇させて、非結晶性半導体層を結晶化する必要がある。ボトムゲートの薄膜トランジスタアレイ装置においては、先ず基板上にゲート電極が形成され、その後に半導体層が形成されるため、上記のような高熱処理により非結晶性半導体層を結晶化させる場合には、ゲート電極を構成する金属の耐熱性が高いことが要求される。一方で、耐熱性が高い金属は抵抗も高いため、ゲート電極とゲート配線とを同一材料にて形成した場合、ゲート配線も高抵抗の金属にて形成されることになり、ゲート配線が高抵抗化するという問題が生ずる。しかしながら、上記構成の薄膜トランジスタアレイ装置によれば、ゲート電極とゲート配線とを別層で形成することにより、ゲート電極とゲート配線とを別材料から選択することが可能となる。これにより、ゲート電極を構成する金属の耐熱性を高くしつつ、ゲート配線を構成する金属を低抵抗の金属から選択して、ゲート配線を低抵抗化することができる。また、前記ゲート電極に電気的に接続される配線に用いられる金属より高耐熱性の金属は、モリブデン、タングステン、チタン、タンタル、ニッケルのいずれかを含む金属であってもよい。また、前記導電酸化物膜は、インジウムおよび錫を含む酸化物膜、あるいはインジウムおよび亜鉛を含む酸化物膜のいずれかであってもよい。本発明の一形態に係るEL表示パネルは、上部電極と、下部電極と、前記上部電極と下部電極との間に介在する発光機能層を含むEL発光素子を有するEL部と、前記EL発光素子を制御する薄膜トランジスタアレイ装置と、前記EL部と前記薄膜トランジスタアレイ装置との間に介在する層間絶縁膜とを含む。前記薄膜トランジスタアレイ装置は、基板と、前記基板の上方に配置された第1配線と、前記第1配線と交差する第2配線と、前記基板上に形成されたゲート電極と第1及び第2電極とを含む第1トランジスタと、前記基板上に形成された第2トランジスタと、前記層間絶縁膜と前記第1トランジスタとの間、及び前記層間絶縁膜と前記第2トランジスタとの間に介在するパッシベーション膜と、前記パッシベーション膜下に積層された導電酸化物膜と、前記パッシベーション膜上に形成され、前記第1電極と同層に設けられた第1導電性部材と前記EL部に含まれる第2導電性部材とを中継する電極であって、前記パッシベーション膜に設けられた第1孔部を介して前記第1導電性部材と電気的に接続される中継電極とを含む。前記第1トランジスタ及び前記第2トランジスタは、ボトムゲート型のトランジスタである。前記第1配線は、前記第1電極と同層である前記パッシベーション膜の下層に配置され、且つ前記ゲート電極に電気的に接続される配線、及び第1電極に電気的に接続される配線の一方である。前記第2配線は、前記第1電極と別層である前記パッシベーション膜の上層に配置され、且つ前記ゲート電極に電気的に接続される配線及び前記第1電極に電気的に接続される配線の他方である。前記第1電極と同層で且つ前記基板の周縁部には、前記薄膜トランジスタアレイ装置の前記第1配線もしくは前記第2配線を駆動する外部信号が入力される端子部が配置される。前記導電酸化物膜は、前記端子部の上面端部を覆い、且つ少なくとも前記第1孔部の底面部において前記中継電極と前記第1導電性部材との間に介在し、前記中継電極と前記第1導電性部材とを電気的に接続させる。前記中継電極は、前記パッシベーション膜上の前記第2配線と同層に形成され、前記第2配線と同一材料からなる。EL表示パネルは、表示パネルのEL素子部の発光を制御する薄膜トランジスタアレイ装置に形成されたゲート信号の遅延により、表示パネルが20インチ、30インチ、40インチと大型化するに従って表示パネルを駆動するためのマージンが減少する。そこで、上記構成の薄膜トランジスタアレイ装置を採用すれば、大画面のEL表示パネルであっても、第1及び第2配線の間での寄生容量の低減ができるため、ゲート信号の遅延、及びゲート信号波形の鈍りを低減したEL表示パネルを実現できるため、高いフレーム周波数で動作させることで、動画解像度に優れたEL表示パネルを実現できる。また、薄膜トランジスタアレイ装置とEL素子との電気的接続を長期にわたり低抵抗とすることができるため、EL素子の発光電流が減少せず低消費電力で発光輝度が高く、かつ、長寿命のELパネルが実現できる。さらに、簡易な構成により、第1及び第2配線の間の寄生容量を低減しつつ、導電酸化物膜によって第2導電性部材が酸化するのを防止できるため、製造歩留まりが高いEL表示パネルを実現できる。また、前記第2導電性部材は、アルミニウムを主成分とする金属であってもよい。また、前記第2導電性部材と前記中継電極とは、前記層間絶縁膜に設けられた孔部の上部周縁の平坦領域で接続されてもよい。本発明の一形態に係るEL表示装置は、上記記載のEL表示パネルを搭載する。上記のEL表示パネルを搭載することにより、映像信号を劣化させることのない高画質な画像を表示できるEL表示装置を実現できる。本発明の一形態に係るEL層と層間絶縁膜を介して積層された薄膜トランジスタアレイ装置を製造する方法である。具体的には、基板を準備する第1工程と、前記基板上に、第1配線を形成する第2工程と、前記基板上に、ゲート電極と第1及び第2電極とを含む第1トランジスタと第2トランジスタとを形成すると共に、前記第1及び第2トランジスタ上に導電酸化物膜を形成する第3工程と、前記導電酸化物膜上にパッシベーション膜を形成する第4工程と、前記パッシベーション膜上に、前記第1配線と交差する第2配線と、前記第1電極と同層に設けられた第1導電性部材と前記EL層に設けられた第2導電性部材とを中継する電極であって、前記パッシベーション膜に設けられた第1孔部を介して前記第1導電性部材と電気的に接続される中継電極とを形成する第5工程とを含む。前記第1トランジスタ及び前記第2トランジスタは、ボトムゲート型のトランジスタである。前記第1配線は、前記第1電極と同層である前記パッシベーション膜の下層に配置され、且つ前記ゲート電極に電気的に接続される配線、及び第1電極に電気的に接続される配線の一方である。前記第2配線は、前記第1電極と別層である前記パッシベーション膜の上層に配置され、且つ前記ゲート電極に電気的に接続される配線及び前記第1電極に電気的に接続される配線の他方である。前記第3工程において、前記第1電極と同層に設けられ、前記第1配線もしくは前記第2配線を駆動する外部信号が入力される端子部の上面を覆うように、前記導電酸化物膜を形成する。前記第4工程において、前記導電酸化物膜に覆われた前記端子部の上面を、前記パッシベーション膜に設けられた開口部から露出させる。前記導電酸化物膜は、少なくとも前記第1孔部の底面部において前記中継電極と前記第1導電性部材との間に介在し、前記中継電極と前記第1導電性部材とを電気的に接続させる。前記第5工程において、前記中継電極は、前記第2配線と同一材料を用いて、前記パッシベーション膜上の前記第2配線と同層に形成される。また、前記第2導電性部材は、アルミニウムを主成分とする金属であってもよい。また、前記中継電極の前記導電酸化物膜と接する面を、銅、モリブデン、チタン、又はタングステンのいずれかを含む金属により形成してもよい。また、前記第1トランジスタ及び前記第2トランジスタに各々含まれる半導体層は、結晶性半導体層であってもよい。そして、前記第1及び第2トランジスタの各々に含まれるゲート電極を、前記ゲート電極に電気的に接続される配線すなわち、ゲート配線に用いられる金属より高耐熱性の金属により形成してもよい。上記の製造方法によれば、ゲート電極とゲート配線とを別層で形成することにより、ゲート電極とゲート配線とを別材料から選択することが可能となる。これにより、ゲート電極を構成する金属の耐熱性が高くしつつ、ゲート配線を構成する金属を低抵抗の金属から選択して、ゲート配線を低抵抗化することができる。その結果、移動度が高い半導体層を形成できるとともに、低抵抗のゲート配線を形成できるようになる。また、前記導電酸化物膜を、インジウムおよび錫を含む酸化物膜、あるいはインジウムおよび亜鉛を含む酸化物膜で形成してもよい。本発明の一形態に係るEL表示パネルの製造方法は、基板を準備する第1工程と、前記基板上に、第1配線を形成する第2工程と、前記基板上に、ゲート電極と第1及び第2電極とを含む第1トランジスタと第2トランジスタとを形成すると共に、前記第1及び第2トランジスタ上に導電酸化物膜を形成する第3工程と、前記導電酸化物膜上に、パッシベーション膜を形成する第4工程と、前記パッシベーション膜上に、前記第1配線と交差する第2配線と、前記パッシベーション膜に設けられた第1孔部を介して第1電極と同層に設けられた第1導電性部材と電気的に接続される中継電極とを形成する第5工程と、前記パッシベーション膜上に、層間絶縁膜を形成する第6工程と、前記層間絶縁膜上に下部電極を形成する第7工程と、前記下部電極の上方に発光機能層を形成する第8工程と、前記発光機能層の上方に上部電極を形成する第9工程とを含む。前記中継電極は、前記第1導電性部材と、前記層間絶縁膜より上に形成される第2導電性部材とを中継するものである。前記第1トランジスタ及び前記第2トランジスタは、ボトムゲート型のトランジスタである。前記第1配線は、前記第1電極と同層である前記パッシベーション膜の下層に配置され、且つ前記ゲート電極に電気的に接続される配線、及び第1電極に電気的に接続される配線の一方である。前記第2配線は、前記第1電極と別層である前記パッシベーション膜の上層に配置され、且つ前記ゲート電極に電気的に接続される配線及び前記第1電極に電気的に接続される配線の他方である。前記第3工程において、前記第1電極と同層に設けられ、前記第1配線もしくは前記第2配線を駆動する外部信号が入力される端子部の上面を覆うように、前記導電酸化物膜を形成する。前記第4工程において、前記導電酸化物膜に覆われた前記端子部の上面を、前記パッシベーション膜に設けられた開口部から露出させる。前記導電酸化物膜は、少なくとも前記第1孔部の底面部において前記中継電極と前記第1導電性部材との間に介在し、前記中継電極と前記第1導電性部材とを電気的に接続させる。前記第5工程において、前記中継電極は、前記パッシベーション膜上に形成された前記第2配線と同一材料を用いて、前記パッシベーション膜上の前記第2配線と同層に形成される。以下、図面を参照して本発明の実施形態を詳細に説明する。実施の形態1図1~図3を参照して、本発明の実施の形態1に係る有機ELElectroLuminescenceディスプレイ有機EL表示パネル10及び画像表示装置用の薄膜トランジスタアレイ装置以下、単に薄膜トランジスタアレイ装置と表記する20を説明する。なお、図1は、薄膜半導体アレイ基板1を示す図である。図2Aは、本発明の実施の形態1に係る表示装置の一例である有機ELディスプレイ10の斜視図である。図2Bは、図2Aの積層構造をより具体的に示す部分斜視図であって、ラインバンクの例を示す図である。図2Cは、図2Aの積層構造をより具体的に示す部分斜視図であって、ピクセルバンクの例を示す図である。図3は、画素100を駆動する画素回路30の回路構成を示す図である。まず、薄膜半導体アレイ基板1は、図1に示されるように、複数図1では2個の有機ELディスプレイ10で構成されている。また、有機ELディスプレイ10は、図2Aに示されるように、下層より、薄膜トランジスタアレイ装置20、層間絶縁膜平坦化膜11図2Aでは図示省略、陽極下部電極12、有機EL層有機発光層13、及び透明陰極上部電極14の積層構造体である。また、陽極12及び有機EL層13の間には正孔輸送層図示省略が、有機EL層13及び透明陰極14の間には電子輸送層図示省略が積層される。薄膜トランジスタアレイ装置20には、複数の画素100が行列状マトリックス状に配置されている。各画素100は、それぞれに設けられた画素回路30によって駆動される。また、薄膜トランジスタアレイ装置20は、行状に配置される複数のゲート配線21と、ゲート配線21と交差するように列状に配置される複数のソース配線信号配線22と、ソース配線22に平行に延びる複数の電源配線23図2Aでは図示省略とを備える。このゲート配線21は、画素回路30のそれぞれに含まれるスイッチング素子として動作する薄膜トランジスタのゲート電極41図2Aでは図示省略を行毎に接続する。ソース配線22は、画素回路30のそれぞれに含まれるスイッチング素子として動作する薄膜トランジスタのソース電極42図2Aでは図示省略を列毎に接続する。電源配線23は、画素回路30のそれぞれに含まれる駆動素子として動作する薄膜トランジスタのドレイン電極52図2Aでは図示省略を列毎に接続する。より具体的には、有機ELディスプレイ10の各画素100は、図2B及び図2Cに示されるように、3色赤色、緑色、青色のサブ画素100R、100G、100Bによって構成されている。サブ画素100R、100G、100Bは、それぞれ図2Bの奥行き方向に複数個並んでいるこれをサブ画素列と表記する。図2Bはラインバンクの例を示す図であって、各サブ画素列は、バンク15によって互いに分離されている。図2Bに示されるバンク15は、互いに隣接するサブ画素列の間をソース配線22と平行な方向に延びる突条であって、薄膜トランジスタアレイ装置20上に形成されている。言い換えれば、各サブ画素列は、互いに隣接する突条の間すなわち、バンク15の開口部に、それぞれ形成されている。陽極12は、薄膜トランジスタアレイ装置20上より具体的には、層間絶縁膜11上で且つバンク15の開口部内に、サブ画素100R、100G、100B毎に形成されている。有機EL層13は、陽極12上で且つバンク15の開口部内に、サブ画素列毎すなわち、各列の複数の陽極12を覆うようにに形成されている。透明陰極14は、複数の有機EL層13及びバンク15複数の突条上で、且つ全てのサブ画素100R、100G、100Bを覆うように、連続的に形成されている。一方、図2Cはピクセルバンクの例を示す図であって、各サブ画素100R、100G、100Bは、バンク15によって互いに分離されている。図2Cに示されるバンク15は、ゲート配線21に平行に延びる突条と、ソース配線22に平行に延びる突条とが互いに交差するように形成されている。そして、この突条で囲まれる部分すなわち、バンク15の開口部にサブ画素100R、100G、100Bが形成されている。陽極12は、薄膜トランジスタアレイ装置20上より具体的には、層間絶縁膜11上で且つバンク15の開口部内に、サブ画素100R、100G、100B毎に形成されている。同様に、有機EL層13は、陽極12上で且つバンク15の開口部内に、サブ画素100R、100G、100B毎に形成されている。透明陰極14は、複数の有機EL層13及びバンク15複数の突条上で、且つ全てのサブ画素100R、100G、100Bを覆うように、連続的に形成されている。さらに、図2B及び図2Cでは図示を省略するが、薄膜トランジスタアレイ装置20には、各サブ画素100R、100G、100B毎に画素回路30が形成されている。そして、各サブ画素100R、100G、100Bと、対応する画素回路30とは、図7に示されるように、中継電極55によって電気的に接続されている。なお、サブ画素100R、100G、100Bは、有機EL層13の特性発光色が異なることを除いて同一の構成である。そこで、以降の説明では、サブ画素100R、100G、100Bを区別することなく、全て画素100と表記する。また、本発明は、図2Bに示されるラインバンクにも、図2Cに示されるピクセルバンクにも同様に適用することができる。画素回路30は、図3に示されるように、スイッチ素子として動作する第1のトランジスタ40と、駆動素子として動作する第2のトランジスタ50と、対応する画素に表示するデータを記憶するキャパシタ60とで構成される。第1のトランジスタ40は、ゲート配線21に接続されるゲート電極41と、ソース配線22に接続されるソース電極42と、キャパシタ60及び第2のトランジスタ50のゲート電極51に接続されるドレイン電極43と、半導体膜44図3では図示省略とで構成される。この第1のトランジスタ40は、接続されたゲート配線21及びソース配線22に電圧が印加されると、当該ソース配線22に印加された電圧値を表示データとしてキャパシタ60に保存する。第2のトランジスタ50は、第1のトランジスタ40のドレイン電極43に接続されるゲート電極51と、電源配線23及びキャパシタ60に接続されるドレイン電極52と、陽極12に接続されるソース電極53と、半導体膜54図3では図示省略とで構成される。この第2のトランジスタ50は、キャパシタ60が保持している電圧値に対応する電流を電源配線23からソース電極53を通じて陽極12に供給する。すなわち、上記構成の有機ELディスプレイ10は、ゲート配線21とソース配線22との交点に位置する画素100毎に表示制御を行うアクティブマトリックス方式を採用している。次に、図4~図8を参照して、薄膜トランジスタアレイ装置20を構成する画素100の構造図5及び図6の破断線の右側の構造を説明する。なお、図4は、画素100の構成を示す正面図である。図5は、図4のV-Vにおける断面図である。図6は、図4のVI-VIにおける断面図である。図7は、図4のVII-VIIにおける断面図である。図8は、図4のV-V断面から見た主要部分の斜視図である。なお、図7には、層間絶縁膜11及び陽極12をも図示している。図4~図7に示されるように、画素100は、基板110、第1の金属層導電層120、ゲート絶縁膜130、半導体膜44、54、第2の金属層導電層140、導電酸化物膜IndiumTinOxide:ITO160、パッシベーション膜150、及び第3の金属層導電層170の積層構造体である。基板110上に積層される第1の金属層120には、第1のトランジスタ40のゲート電極41と、第2のトランジスタ50のゲート電極51とが形成される。また、基板110及び第1の金属層120上には、ゲート電極41、51を覆うように、ゲート絶縁膜130が形成されている。半導体膜44は、ゲート絶縁膜130上ゲート絶縁膜130と第2の金属層140との間で、且つゲート電極41と重畳する領域内に配置される。同様に、半導体膜54は、ゲート絶縁膜130上ゲート絶縁膜130と第2の金属層140との間で、且つゲート電極51と重畳する領域内に配置される。なお、本明細書中の重畳するとは、上下方向から見て互いに重なり合う位置関係にあることを指す。ゲート絶縁膜130及び半導体膜44、54上に積層される第2の金属層140には、ゲート配線21と、第1のトランジスタ40のソース電極42及びドレイン電極43と、第2のトランジスタ50のドレイン電極52及びソース電極53とが形成されている。つまり、第1及び第2のトランジスタ40、50は、ゲート電極41、51がソース電極42、53及びドレイン電極43、52より下層に形成されるボトムゲート型のトランジスタである。より具体的には、ソース電極42及びドレイン電極43は、互いに対向する位置で、且つそれぞれが半導体膜44の一部に重畳するように形成される。同様に、ドレイン電極52及びソース電極53は、互いに対向する位置で、且つそれぞれが半導体膜54の一部に重畳するように形成される。また、ゲート絶縁膜130には、ゲート配線21及びゲート電極41に重畳する位置に、厚み方向に貫通する第1のコンタクトホール孔部171が形成されている。そして、ゲート配線21は、第1のコンタクトホール171を介して、第1の金属層120に形成されたゲート電極41と電気的に接続されている。また、ゲート絶縁膜130には、ドレイン電極43及びゲート電極51に重畳する位置に、厚み方向に貫通する第2のコンタクトホール孔部172が形成されている。そして、ドレイン電極43は、第2のコンタクトホール172を介して、第1の金属層120に形成されたゲート電極51と電気的に接続されている。さらに、ゲート絶縁膜130及び第2の金属層140上には、ソース電極42、53、及びドレイン電極43、52を覆うように、導電酸化物膜160が形成されている。つまり、導電酸化物膜160は、パッシベーション膜150と第1及び第2のトランジスタ40、50との間に介在するように形成されている。導電酸化物膜160は、ゲート配線21、ソース電極42、53、及びドレイン電極43、52等すなわち、第2の金属層140の各構成要素に重畳する位置に選択的に形成されている。導電酸化物膜160上には、パッシベーション膜150が積層されている。さらに、パッシベーション膜150上には、第3の金属層170が積層されている。パッシベーション膜150上に積層される第3の金属層170には、ソース配線22、電源配線23、及び中継電極55が形成される。また、パッシベーション膜150には、ソース配線22及びソース電極42に重畳する位置に、厚み方向に貫通する第3のコンタクトホール孔部173が形成されている。そして、ソース配線22は、第3のコンタクトホール173を介して、第2の金属層140に形成されたソース電極42と電気的に接続されている。なお、ソース配線22とソース電極42とは直接接触しておらず、両者の間には導電酸化物膜160が介在している。また、パッシベーション膜150には、電源配線23及びドレイン電極52に重畳する位置に、厚み方向に貫通する第4のコンタクトホール孔部174が形成されている。そして、電源配線23は、第4のコンタクトホール174を介して、第2の金属層140に形成されたドレイン電極52と電気的に接続されている。なお、電源配線23とドレイン電極52とは直接接触しておらず、両者の間には導電酸化物膜160が介在している。さらに、パッシベーション膜150には、第2のトランジスタ50のドレイン電極52及び中継電極55に重畳する位置に、厚み方向に貫通する第5のコンタクトホール孔部175が形成されている。そして、中継電極55は、第5のコンタクトホール175を介して、第2の金属層140に形成されたソース電極53と電気的に接続されている。なお、ソース電極53と中継電極55とは直接接触しておらず、両者の間には導電酸化物膜160が介在している。さらに、パッシベーション膜150及び第3の金属層170上には、ソース配線22、電源配線23、及び中継電極55を覆うように、層間絶縁膜11が形成されている。層間絶縁膜11上には、隣接する画素100との境界部分にバンク15が形成されている。そして、バンク15の開口部には、画素100単位で形成される陽極12と、色サブ画素列単位又はサブ画素単位で形成される有機EL層13とが形成される。さらに、有機EL層13及びバンク15上には、透明陰極14が形成される。さらに、陽極12及び中継電極55に重畳する位置に、層間絶縁膜11を厚み方向に貫通する第6のコンタクトホール孔部176が形成されている。そして、陽極12は、第6のコンタクトホール176を介して、第3の金属層170に形成された中継電極55に電気的に接続される。なお、図7に示される中継電極55は、第5のコンタクトホール175に充填される中央領域と、第5のコンタクトホール175の上部周縁に延在する平坦領域とで構成されている。そして陽極12は、中継電極55の平坦領域で電気的に接続されている。上記構成の画素100において、図8に示されるように、ゲート配線21は、パッシベーション膜150より下層の第2の金属層140に形成されている。一方、ソース配線22及び電源配線23は、ゲート配線21と別層の第3の金属層170に形成されている。そして、ゲート配線21とソース配線22、及びゲート配線21と電源配線23とは、パッシベーション膜150及び導電酸化物膜160を挟んで互いに交差している。上記構成のように、各配線ゲート配線21、ソース配線22、及び電源配線23を、ゲート電極41、51が形成される第1の金属層120より上方の金属層第2の金属層140及び第3の金属層170に設けることにより、ゲート電極41、51及び各配線をそれぞれに適した材料で構成することができる。また、パッシベーション膜150は、ゲート絶縁膜130と比較して、膜厚を自由に設定することができる。そこで、各配線を、当該パッシベーション膜150を介して積層方向に隣接する第2及び第3の金属層140、170に配置することにより、寄生容量を低減することができる。次に、図5及び図6を参照して、薄膜トランジスタアレイ装置20の端部周縁部に形成される端子部70、80の構造図5及び図6の破断線の左側の構造を説明する。図5に示される端子部破断線の左側の部分70は、行方向に連なる複数の画素100の両端の2箇所に形成されている。端子部70には、ゲート配線21の端部の上面を導電酸化物膜160で覆うことによって、端子71が形成されている。そして、この端子71は、パッシベーション膜150を厚み方向に貫通する孔部72によって外部に露出される。つまり、端子部70は、行列状に配置された画素100を行毎に接続するゲート配線21の両端に設けられて、ゲート配線21と外部の駆動回路とを接続し、外部の駆動回路からゲート配線21に信号を入力する接続部として機能する。ここで、導電酸化物膜160は、孔部72から露出するゲート配線21の端部を覆うように配置されているので、ゲート配線21が空気中の水分等と接触して酸化するのを防止することができる。同様に、図6に示される端子部破断線の左側の部分80は、列方向に連なる複数の画素100の両端の2箇所に形成されている。この端子部80は、第2の金属層140に形成された中継配線82と、パッシベーション膜150を厚み方向に貫通する孔部83、84とで構成される。また、中継配線82の上面は導電酸化物膜160で覆われており、その端部図6の左側の端部が端子81として機能する。孔部83は、中継配線82の一方側端部に重畳する位置に形成され、端子81を露出させる。同様に、孔部84は、中継配線82の他方側端部に重畳する位置に形成され、ソース配線22の端部と中継配線82の他方側端部とを電気的に接続する。つまり、端子部80は、行列状に配置された画素100を列毎に接続するソース配線22の両端に設けられて、ソース配線22と外部の駆動回路とを接続し、外部の駆動回路からソース配線22に信号を入力する接続部として機能する。ここで、導電酸化物膜160は、孔部83から露出する中継配線82の端部を覆うように配置されているので、中継配線82が空気中の水分等と接触して酸化するのを防止することができる。次に、図9A~図12Cを参照して、本実施の形態1に係る薄膜トランジスタアレイ装置20を製造する方法を説明する。なお、図9A~図9Fは、製造工程a~fに対応する図4のV-V断面の構造を示す図である。図10A~図10Cは、図9Eと図9Fとの間の製造工程の詳細を示す図である。図11A~図11Hは、製造工程a~fに対応する図4のVII-VII断面の構造を示す図である。図12A~図12Cは、図11Gと図11Hとの間の製造工程の詳細を示す図である。まず、図9A及び図11Aに示される製造工程aのように、基板110を準備する。基板110には、一般的に、ガラス、石英等、絶縁性の材料を使用する。基板110からの不純物の拡散を防止するために、図示しない酸化珪素膜もしくは窒化珪素膜を基板110の上面に形成しても良い。膜厚は100nm程度である。続いて、図11Bに示される製造工程bのように、基板110上に耐熱性を有する第1の金属層120を形成した後、フォトリソグラフィー法、エッチング法などによりパターニングを行い、ゲート電極41、51を形成する。材料としては、耐熱性のあるMo、W、Ta、Ti、Niのいずれかあるいはそれらの合金が挙げられる。本実施の形態1ではMoを用いた。厚みは100nm程度が望ましい。続いて、図9B及び図11C~図11Eに示される製造工程cのように、基板110及び第1の金属層120上にゲート絶縁膜130を形成し、ゲート絶縁膜130上に半導体層を形成する。なお、ゲート絶縁膜130及び半導体層は、プラズマCVD法等により、真空を破ることなく連続的に形成される。ゲート絶縁膜130としては、酸化珪素膜、窒化珪素膜、もしくはその複合膜が形成される。厚みは200nm程度である。また、半導体層は、50nm程度の非晶質シリコン膜である。この後、例えば、図11Dの矢印で示すように、半導体層上にエキシマレーザ等を照射することにより、半導体層を非結晶性半導体層から多結晶性半導体層へ改質する。結晶化の方法としては、例えば400°C~500°Cの炉内で脱水素を行ったのち、エキシマレーザによって結晶化させ、その後、真空中で数秒~数10秒の水素プラズマ処理を行う。より具体的には、エキシマレーザ等を照射して、非結晶性半導体層の温度を所定の温度範囲まで上昇させることにより、結晶化させる。ここで、所定の温度範囲とは、例えば、1100°C~1414°Cである。また、多結晶性半導体層内の平均結晶粒径は、20nm~60nmである。ここで、ゲート電極41、51を構成する第1の金属層120は、上記の工程で高温に曝されるので、上記の温度範囲の上限値1414°Cより融点が高い金属で形成される必要がある。一方、以降の工程で積層される第2及び第3の金属層140、170は、上記の温度範囲の下限値1100°Cより融点が低い金属で形成してもよい。次に、図11Eに示すように、フォトリソグラフィー法、エッチング法等により、半導体層を島状の半導体膜44、54に加工する。さらに、ゲート絶縁膜130に、同じくフォトリソグラフィー法、エッチング法等により、第1及び第2の貫通孔図示省略を形成する。この第1の貫通孔は後に第1のコンタクトホール171に、第2の貫通孔は後に第2のコンタクトホール172になる。その後、図9C及び図11Fに示される製造工程dのように、ゲート絶縁膜130及び半導体膜44、54上に第2の金属層140と導電酸化物膜160とを形成し、パターニングによりゲート配線21、ソース電極42、53、ドレイン電極43、52、及び中継配線82をそれぞれ加工する。このとき、第2の金属層140を構成する材料が第1及び第2の貫通孔図示省略にも充填され、第1及び第2のコンタクトホール171、172が形成される。この工程により、ゲート配線21とゲート電極41とが第1のコンタクトホール171を介して電気的に接続される。同様に、ゲート電極51とドレイン電極43とが第2のコンタクトホール172を介して電気的に接続される。第2の金属層140を構成する材料としては、低抵抗金属であるAl、Cu、Agのいずれかあるいはそれらの合金が挙げられる。本実施の形態1ではAlを使用し、厚みは300nm程度である。また、ここで形成されるゲート配線21、ソース電極42、53、ドレイン電極43、52、及び中継配線82の上面は、導電酸化物膜160で覆われる。そこで、第2の金属層140の導電酸化物膜160と接する面は、少なくとも、銅、モリブデン、チタン、またはタングステンのいずれかを含む金属により形成される。例えば、第2の金属層140を積層構造とし、バリアメタルとしてMoを50nm形成した後に、Alを300nm形成してもよい。より低抵抗が求められる場合、Alの代わりにCuこの場合は、バリアメタルは不要が使用される場合もある。また、厚みを増加させることでも更なる低抵抗が実現できる。また、導電酸化物膜160を構成する材料は、インジウムおよび錫を含む酸化物膜、あるいはインジウムおよび亜鉛を含む酸化物膜のいずれかである。さらに、後述する第3の金属層170を構成する材料は、低抵抗であることが求められるため、第2の金属層140と同じ金属でも良い。また、ソース電極42と半導体膜44との間、及びドレイン電極43と半導体膜44との間には、一般的に、図示しない低抵抗半導体層が形成される。この低抵抗半導体層は、一般的に、リン等のn型ドーパントがドーピングされた非晶質シリコン層、もしくはボロン等のp型ドーパントがドーピングされた非晶質シリコン層が使用される。厚みとしては20nm程度である。結晶化された半導体膜44とドーピングされた非晶質シリコン層との間にさらに非晶質シリコン等の半導体層があってもよい。これらの膜はデバイス特性を向上させるために必要になる場合がある。半導体膜54についても同様である。その後、図9D、図9E、及び図11Gに示される製造工程eのように、酸化膜例えば、酸化珪素膜、窒化膜例えば、窒化珪素膜、もしくはそれらの膜の積層膜からなるパッシベーション膜150を、ゲート絶縁膜130、半導体膜44、54、及び導電酸化物膜160で覆われた第2の金属層140上に形成する。なお、パッシベーション膜150は上記の酸化膜や窒化膜等の無機膜に限らず、アクリル系やイミド系の感光樹脂による有機膜であっても良い。また、パッシベーション膜150に、フォトリソグラフィー法、エッチング法等により、パッシベーション膜150を厚み方向に貫通する第3~第5の貫通孔173a第4及び第5の貫通孔は図示省略及び孔部72、83、84を形成する。この第3の貫通孔173aは後に第3のコンタクトホール173に、第4の貫通孔は後に第4のコンタクトホール174に、第5の貫通孔は後に第5のコンタクトホール175になる。ここで、第2及び第3の金属層140、170に挟まれたパッシベーション膜150に形成される単位面積あたりの容量が、第1及び第2の金属層120、140に挟まれたゲート絶縁膜130により形成される単位面積あたりの容量より小さくなるように、ゲート絶縁膜130及びパッシベーション膜150の材料や膜厚を決定する。より具体的には、パッシベーション膜150に形成される単位面積当たりの容量は、1.5×10-4F/m2未満であるのが望ましい。一方、ゲート絶縁膜130に形成される単位面積当たりの容量は、1.5×10-4F/m2以上であるのが望ましい。さらに、図9F及び図11Hに示される製造工程fのように、パッシベーション膜150上に第3の金属層170を形成する。そして、第3の金属層170は、パターニングにより、ソース配線22、電源配線23、及び中継電極55に加工される。ソース配線22、電源配線23、及び中継電極55を形成する工程は、図10A~図10C及び図12A~図12Cを用いて、後述する。このとき、第3の金属層170を構成する材料が第3~第5の貫通孔173a第4及び第5の貫通孔派図示省略にも充填され、第3~第5のコンタクトホール173、174、175が形成される。これにより、第3のコンタクトホール173を介してソース配線22とソース電極42とが電気的に接続され、第4のコンタクトホール174を介して電源配線23とドレイン電極52とが電気的に接続され、第5のコンタクトホール175を介してソース電極53と中継電極55とが電気的に接続される。次に、図10A~図10C及び図12A~図12Cを参照して、ソース配線22、電源配線23、及び中継電極55を形成する工程を詳細に説明する。まず、図10A及び図12Aに示すように、パッシベーション膜150上に第3の金属層170を形成する。この工程では、第3の金属層170は、画素100の全面に形成されている。続いて、図10B及び図12Bに示すように、第3の金属層170上に感光性レジスト膜180を成膜する。感光性レジスト膜180は、加工後にソース配線22、電源配線23、及び中継電極55となる部分に重畳する位置に形成される。一方、それ以外の領域、つまり、最終的に第3の金属層170が除去される部分には、感光性レジスト膜180は形成されない。次に、図10C及び図12Cに示すように、エッチング法によって、ソース配線22、電源配線23、及び中継電極55をパターニングする。具体的には、感光性レジスト膜180の位置においては、第3の金属層170が残る。ここで残された第3の金属層170は、ソース配線22、電源配線23、及び中継電極55となる。つまり、ソース配線22と電源配線23と中継電極55とは、同一の材料で形成される。一方、感光性レジスト膜180が形成されていない領域においては、第3の金属層170が除去される。続いて、図示は省略するが、本実施の形態1に係る有機ELディスプレイ10を製造する方法を説明する。具体的には、上記の薄膜トランジスタアレイ装置20上に層間絶縁膜11、バンク15、陽極12、有機EL層13、及び透明陰極14を、この順に積層する方法を説明する。まず、第3の金属層170上に、層間絶縁膜11を形成する。その後、フォトリソグラフィー法、エッチング法により、層間絶縁膜11を貫通する第6の貫通孔図示省略を形成する。この第6の貫通孔は、後に第6のコンタクトホール176となる。次に、バンク15は、層間絶縁膜11上の各画素100の境界に対応する位置に形成される。さらに、陽極12は、層間絶縁膜11上で、バンク15の開口部内に画素100毎に形成される。このとき、陽極12を構成する材料が第6の貫通孔に充填され、第6のコンタクトホール176が形成される。この第6のコンタクトホール176を介して、陽極12と中継電極55とが電気的に接続される。陽極12の材料は、例えば、モリブデン、アルミニウム、金、銀、銅などの導電性金属若しくはそれらの合金、PEDOT:PSSなどの有機導電性材料、酸化亜鉛、又は、鉛添加酸化インジウムのいずれかの材料である。これらの材料からなる膜を真空蒸着法、電子ビーム蒸着法、RFスパッタ法、又は、印刷法などにより作成し、電極パターンを形成する。有機EL層13は、陽極12上で、バンク15の開口部内に色サブ画素列毎又はサブ画素毎に形成される。この有機EL層13は、正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層などの各層が積層されて構成される。例えば、正孔注入層として銅フタロシアニンを、正孔輸送層としてα-NPDBis[N-1-Naphthyl-N-Phenyl]benzidineを、発光層としてAlq3tris8-hydroxyquinolinealuminumを、電子輸送層としてオキサゾール誘導体を、電子注入層としてAlq3を用いることができる。なお、これらの材料は、あくまで一例であって他の材料を用いてもよい。透明陰極14は、有機EL層13上に連続的に形成される透過性を有する電極である。透明陰極14の材料は、例えば、ITO、SnO2、In2O3、ZnO又はこれらの組み合わせなどである。変形例次に、図13、図14A、及び図14Bを参照して、本実施の形態1に係る薄膜トランジスタアレイ装置20の変形例を説明する。図13は、変形例に係る薄膜トランジスタアレイ装置の断面図であって、図6に対応する図である。図14A及び図14Bは、変形例に係る薄膜トランジスタアレイ装置の製造方法を示す図であって、図10A及び図10Bに対応する図である。図13に示される薄膜トランジスタアレイ装置は、パッシベーション膜150及び導電酸化物膜160の位置関係が図6と異なる。すなわち、図13では、パッシベーション膜150上に導電酸化物膜160が形成されている。但し、図6と同様に、端子部80は導電酸化物膜160で覆われている。また、図示は省略するが、ソース電極53と中継電極55との間にも導電酸化物膜160が介在する。すなわち、図13に示される構成を採用したとしても、図6と同様の効果を得ることはできる。図13に示される薄膜トランジスタアレイ装置を製造する場合、図14A及び図14Bに示されるように、ハーフトーンマスクを用いて、導電酸化物膜160及び第3の金属層170を同時に加工する方法ハーフトーンプロセスがある。まず、図14Aに示すように、パッシベーション膜150上に導電酸化物膜160及び第3の金属層170を形成する。この工程では、導電酸化物膜160及び第3の金属層170は、画素100の全面に形成されている。続いて、図14Bに示すように、第3の金属層170上に感光性レジスト膜180を成膜する。この感光性レジスト膜180は、相対的に厚み寸法の小さい第1の感光性レジスト膜181と、相対的に厚み寸法の大きい第2の感光性レジスト膜182とで構成されている。第1の感光性レジスト膜181は、加工後に端子71、81となる部分端子71は図示省略に重畳する位置に形成される。一方、第2の感光性レジスト膜182は、加工後にソース配線22、電源配線23、及び中継電極55となる部分電源配線23及び中継電極55は図示省略に重畳する位置に形成される。一方、それ以外の領域、つまり、最終的に導電酸化物膜160及び第3の金属層170が除去される部分には、感光性レジスト膜180は形成されない。そして、図14Bに示される積層構造体に、端子71、81、ソース配線22、電源配線23、及び中継電極55を、エッチング法によってパターニングする。具体的には、第1の感光性レジスト膜181の位置においては、第3の金属層170が除去され、導電酸化物膜160のみが残る。ここで残された導電酸化物膜160は、端子71、81となる。一方、第2の感光性レジスト膜182の位置においては、導電酸化物膜160及び第3の金属層170が残る。ここで残された導電酸化物膜160及び第3の金属層170は、ソース配線22、電源配線23、及び中継電極55となる。つまり、ソース配線22と電源配線23と中継電極55とは、同一の材料で形成される。このように、変形例に係る薄膜トランジスタアレイ装置を製造しようとすると、ハーフトーンプロセスのような複雑な方法を用いる必要がある。一方、導電酸化物膜160と第3の金属層170とを別々に加工しようとすると、さらに製造工数が増加する。これは、図13に示される画素100のように、導電酸化物膜160と第3の金属層170とが積層されている領域と、図13に示される端子部80のように、導電酸化物膜160のみで構成されている領域とが混在しているためである。これに対して、本実施の形態1に係る薄膜トランジスタアレイ装置20では、全ての領域で第2の金属層140と導電酸化物膜160とが積層されている。言い換えれば、第2の金属層140が残っている領域では常に導電酸化物膜160も残っている。一方、第2の金属層140が除去された領域では常に導電酸化物膜160も除去されている。そのため、図14A及び図14Bで説明したハーフトーンプロセス等を用いなくても、簡単に製造することができる。すなわち、本実施の形態1と変形例とを比較すると、導電酸化物膜160を積層させたことによって得られる効果は共通するものの、その製造は本実施の形態1の方が遥かに簡単であることが分かる。次に、図15~図17を参照して、図7の変形例を説明する。図15には、陽極12が中継電極55の中央領域で電気的に接続されている例を示している。また、図16には、層間絶縁膜11が有機膜11aと無機膜11bとの二層で構成されている例を示している。ここで、有機膜11aは陽極12に接する側上層に配置され、無機膜11bはソース配線22、電源配線23、及び中継電極55に接する側下層に配置されている。さらに、図17に示される薄膜トランジスタアレイ装置は、図7の構成に加えて、第2の中継電極56、第3の中継電極57、補助配線90、及び補助電極91を備える。また、図17には、位置関係を明確にするために、有機EL層13、透明陰極14、及びバンク15を図示している。補助配線90は、第2の金属層140で形成される。また、この補助配線90は、ソース配線22と平行に列状に配置され、両端部でそれぞれが補助配線90の接続されている。さらに、補助配線90の上面は、導電酸化物膜160で覆われている。第2の中継電極56は、第3の金属層170に画素毎に形成される。そして、第2の中継電極56は、パッシベーション膜150を厚み方向に貫通する第7のコンタクトホール177を介して補助配線90と電気的に接続されている。第3の中継電極57は、陽極12と同じ層に、陽極12と同じ材料で画素毎に形成される。そして、第3の中継電極57は、層間絶縁膜11を厚み方向に貫通する第8のコンタクトホール178を介して第2の中継電極56と電気的に接続されている。さらに、透明陰極14は、バンク15を厚み方向に貫通する第9のコンタクトホール179を介して、第3の中継電極57に電気的に接続されている。すなわち、第2及び第3の中継電極57は、補助配線90と透明陰極14とを中継する。これにより、透明陰極14の補助配線90への接続抵抗を長期間にわたり低減することができる。なお、図17の例では、中継電極55第1の中継電極がソース電極53に直接接続されておらず、補助電極91に接続されている。補助電極91は、第2の金属層140に画素毎に形成される。また、補助電極91の上面は、導電酸化物膜160で覆われている。そして、補助電極91は、中継電極55と電気的に接続されると共に、図17と異なる断面でソース電極53と電気的に接続される。但し、補助電極91の接続先は、ドレイン電極52であってもよい。このように、第2の金属層140には、陽極12とソース電極53若しくはドレイン電極52とを直接的又は間接的に接続する中継電極55に限定されず、透明陰極14と補助配線90とを直接的又は間接的に接続する第2の中継電極56を設けてもよい。すなわち、第2の金属層140に形成される中継電極は、第2の金属層140に形成される第1の導電性部材図17の例では、ソース電極53又は補助配線90と、層間絶縁膜11より上の層に形成される第2の導電性部材図17の例では、陽極12又は透明陰極14とを接続中継するものであればよい。なお、第2及び第3の中継電極56、57のいずれか一方、あるいは両方が、例えば図17の紙面の手前側及び奥側において行方向に延在する配線とすることもできる。これにより、第2及び第3の中継電極56、57が、列状に配置された補助配線90と合わせて2次元に張り巡らされた補助配線としての機能を発揮できる。その結果、超大型の表示パネルにおける電源配線の低抵抗化による消費電力の低減や、ウィンドウパターン表示時におけるクロストークの低減を実現する形態として、さらに好適である。実施の形態2次に、本発明の実施の形態2に係る薄膜トランジスタアレイ装置20を説明する。なお、実施の形態1と実施の形態2とは、ゲート配線21と、ソース配線22及び電源配線23との位置関係が主に異なる。すなわち、実施の形態1では、ゲート配線21が第2の金属層140に配置され、ソース配線22及び電源配線23が第3の金属層170に配置されている。これに対して、実施の形態2では、ソース配線22及び電源配線23が第2の金属層140に配置され、ゲート配線21が第3の金属層170に配置されている。そこで、以降の説明では、実施の形態1と共通する構成要素には同一の参照番号を付すものとする。図18~図22を参照して、薄膜トランジスタアレイ装置20を構成する画素100の構造図19及び図20の破断線の右側の構造を説明する。なお、図18は、画素100の構成を示す正面図である。図19は、図18のXIX-XIXにおける断面図である。図20は、図18のXX-XXにおける断面図である。図21は、図18のXXI-XXIにおける断面図である。図22は、図18のXIX-XIX断面から見た主要部分の斜視図である。なお、図21には、層間絶縁膜11及び陽極12をも図示している。図18~図21に示されるように、画素100は、基板110、第1の金属層導電層120、ゲート絶縁膜130、半導体膜44、54、第2の金属層導電層140、導電酸化物膜IndiumTinOxide:ITO160、パッシベーション膜150、及び第3の金属層導電層170の積層構造体である。基板110上に積層される第1の金属層120には、第1のトランジスタ40のゲート電極41と、第2のトランジスタ50のゲート電極51とが形成される。また、基板110及び第1の金属層120上には、ゲート電極41、51を覆うように、ゲート絶縁膜130が形成されている。半導体膜44は、ゲート絶縁膜130上ゲート絶縁膜130と第2の金属層140との間で、且つゲート電極41と重畳する領域内に配置される。同様に、半導体膜54は、ゲート絶縁膜130上ゲート絶縁膜130と第2の金属層140との間で、且つゲート電極51と重畳する領域内に配置される。なお、本明細書中の重畳するとは、上下方向から見て互いに重なり合う位置関係にあることを指す。ゲート絶縁膜130及び半導体膜44、54上に積層される第2の金属層140には、ソース配線22と、電源配線23と、第1のトランジスタ40のソース電極42及びドレイン電極43と、第2のトランジスタ50のドレイン電極52及びソース電極53とが形成されている。つまり、第1及び第2のトランジスタ40、50は、ゲート電極41、51がソース電極42、53及びドレイン電極43、52より下層に形成されるボトムゲート型のトランジスタである。より具体的には、ソース電極42及びドレイン電極43は、互いに対向する位置で、且つそれぞれが半導体膜44の一部に重畳するように形成される。また、ソース電極42は、同層に形成されているソース配線22から延設されている。同様に、ドレイン電極52及びソース電極53は、互いに対向する位置で、且つそれぞれが半導体膜54の一部に重畳するように形成される。また、ドレイン電極52は、同層に形成されている電源配線23から延設されている。また、ゲート絶縁膜130には、ドレイン電極43及びゲート電極51に重畳する位置に、厚み方向に貫通する第2のコンタクトホール孔部192が形成されている。そして、ドレイン電極43は、第2のコンタクトホール192を介して、第1の金属層120に形成されたゲート電極51と電気的に接続されている。さらに、ゲート絶縁膜130及び第2の金属層140上には、ソース電極42、53、及びドレイン電極43、52を覆うように、導電酸化物膜160が形成されている。つまり、導電酸化物膜160は、パッシベーション膜150と第1及び第2のトランジスタ40、50との間に介在するように形成されている。導電酸化物膜160は、ゲート配線21、ソース電極42、53、及びドレイン電極43、52等すなわち、第2の金属層140の各構成要素に重畳する位置に選択的に形成されている。導電酸化物膜160上には、パッシベーション膜150が積層されている。さらに、パッシベーション膜150上には、第3の金属層170が積層されている。パッシベーション膜150上に積層される第3の金属層170には、ゲート配線21及び中継電極55が形成される。また、ゲート絶縁膜130及びパッシベーション膜150には、ゲート配線21及びゲート電極41に重畳する位置に、厚み方向に貫通する第1のコンタクトホール孔部191が形成されている。そして、ゲート配線21は、第1のコンタクトホール191を介して、第1の金属層120に形成されたゲート電極41と電気的に接続されている。同様に、パッシベーション膜150には、第2のトランジスタ50のソース電極53及び中継電極55に重畳する位置に、厚み方向に貫通する第3のコンタクトホール孔部193が形成されている。そして、中継電極55は、第3のコンタクトホール193を介して、第2の金属層140に形成されたソース電極53と電気的に接続されている。なお、ソース電極53と中継電極55とは直接接触しておらず、両者の間には導電酸化物膜160が介在している。さらに、パッシベーション膜150及び第3の金属層170上には、ゲート配線21及び中継電極55を覆うように、層間絶縁膜11が形成されている。層間絶縁膜11上には、隣接する画素100との境界部分にバンク15が形成されている。そして、バンク15の開口部には、画素100単位で形成される陽極12と、色サブ画素列単位又はサブ画素単位で形成される有機EL層13とが形成される。さらに、有機EL層13及びバンク15上には、透明陰極14が形成される。さらに、陽極12及び中継電極55に重畳する位置に、層間絶縁膜11を厚み方向に貫通する第4のコンタクトホール孔部194が形成されている。そして、陽極12は、第4のコンタクトホール194を介して、第3の金属層170に形成された中継電極55に電気的に接続される。なお、図7に示される中継電極55は、第3のコンタクトホール193に充填される中央領域と、第3のコンタクトホール193の上部周縁に延在する平坦領域とで構成されている。そして陽極12は、中継電極55の平坦領域で電気的に接続されている。上記構成の画素100において、図22に示されるように、ソース配線22及び電源配線23は、ソース電極42、53及びドレイン電極43、52と同層の第2の金属層140に形成されている。一方、ゲート配線21は、ソース配線22及び電源配線23と別層の第3の金属層170に形成されている。そして、ゲート配線21とソース配線22、及びゲート配線21と電源配線23とは、パッシベーション膜150及び導電酸化物膜160を挟んで互いに交差している。上記構成のように、各配線ゲート配線21、ソース配線22、及び電源配線23を、ゲート電極41、51が形成される第1の金属層120より上方の金属層第2の金属層140及び第3の金属層170に設けることにより、ゲート電極41、51及び各配線をそれぞれに適した材料で構成することができる。また、パッシベーション膜150は、ゲート絶縁膜130と比較して、膜厚を自由に設定することができる。そこで、各配線を、当該パッシベーション膜150を介して積層方向に隣接する第2及び第3の金属層140、170に配置することにより、寄生容量を低減することができる。次に、図19及び図20を参照して、薄膜トランジスタアレイ装置20の端部周縁部に形成される端子部70、80の構造図19及び図20の破断線の左側の構造を説明する。図19に示される端子部破断線の左側の部分70は、行方向に連なる複数の画素100の両端の2箇所に形成されている。端子部70は、導電酸化物膜160と同一の材料で形成された端子75と、第2の金属層140に形成された中継配線76と、パッシベーション膜150を厚み方向に貫通する孔部77、78とで構成される。孔部77は、中継配線76の一方側端部に重畳する位置に形成され、端子75を外部に露出させる。同様に、孔部78は、中継配線76の他方側端部に重畳する位置に形成され、ゲート配線21の端部と中継配線76の他方側端部とを電気的に接続する。つまり、端子部70は、行列状に配置された画素100を行毎に接続するゲート配線21の両端に設けられて、ゲート配線21と外部の駆動回路とを接続し、外部の駆動回路からゲート配線21に信号を入力する接続部として機能する。ここで、端子75は、孔部77から露出する中継配線76の一方側端部を覆うように配置されているので、中継配線76が空気中の水分等と接触して酸化するのを防止することができる。同様に、図20に示される端子部破断線の左側の部分80は、列方向に連なる複数の画素100の両端の2箇所に形成されている。端子部80には、ソース配線22の端部の上面を導電酸化物膜160で覆うことによって端子85が形成されている。そして、この端子85は、パッシベーション膜150を厚み方向に貫通する孔部86によって外部に露出される。つまり、端子部80は、行列状に配置された画素100を列毎に接続するソース配線22の両端に設けられて、ソース配線22と外部の駆動回路とを接続し、外部の駆動回路からソース配線22に信号を入力する接続部として機能する。ここで、端子85は、孔部86から露出するソース配線22の端部を覆うように配置されているので、ソース配線22が空気中の水分等と接触して酸化するのを防止することができる。次に、図23A~図26Cを参照して、本実施の形態2に係る薄膜トランジスタアレイ装置20を製造する方法を説明する。なお、図23A~図23Gは、製造工程a~fに対応する図18のXIX-XIX断面の構造を示す図である。図24A~図24Cは、図23Fと図23Gとの間の製造工程の詳細を示す図である。図25A~図25Hは、製造工程a~fに対応する図18のXXI-XXI断面の構造を示す図である。図26A~図26Cは、図25Gと図25Hとの間の製造工程の詳細を示す図である。まず、図23A及び図25Aに示される製造工程aのように、基板110を準備する。基板110には、一般的に、ガラス、石英等、絶縁性の材料を使用する。基板110からの不純物の拡散を防止するために、図示しない酸化珪素膜もしくは窒化珪素膜を基板110の上面に形成しても良い。膜厚は100nm程度である。続いて、図23B及び図25Bに示される製造工程bのように、基板110上に耐熱性を有する第1の金属層120を形成した後、フォトリソグラフィー法、エッチング法などによりパターニングを行い、ゲート電極41、51を形成する。材料としては、耐熱性のあるMo、W、Ta、Ti、Niのいずれかあるいはそれらの合金が挙げられる。本実施の形態2ではMoを用いた。厚みは100nm程度が望ましい。続いて、図23C及び図25C~図25Eに示される製造工程cのように、基板110及び第1の金属層120上にゲート絶縁膜130を形成し、ゲート絶縁膜130上に半導体層を形成する。なお、ゲート絶縁膜130及び半導体層は、プラズマCVD法等により、真空を破ることなく連続的に形成される。ゲート絶縁膜130としては、酸化珪素膜、窒化珪素膜、もしくはその複合膜が形成される。厚みは200nm程度である。また、半導体層は、50nm程度の非晶質シリコン膜である。この後、例えば、図25Dの矢印で示すように、半導体層上にエキシマレーザ等を照射することにより、半導体層を非結晶性半導体層から多結晶性半導体層へ改質する。結晶化の方法としては、例えば400°C~500°Cの炉内で脱水素を行ったのち、エキシマレーザによって結晶化させ、その後、真空中で数秒~数10秒の水素プラズマ処理を行う。より具体的には、エキシマレーザ等を照射して、非結晶性半導体層の温度を所定の温度範囲まで上昇させることにより、結晶化させる。ここで、所定の温度範囲とは、例えば、1100°C~1414°Cである。また、多結晶性半導体層内の平均結晶粒径は、20nm~60nmである。ここで、ゲート電極41、51を構成する第1の金属層120は、上記の工程で高温に曝されるので、上記の温度範囲の上限値1414°Cより融点が高い金属で形成される必要がある。一方、以降の工程で積層される第2及び第3の金属層140、170は、上記の温度範囲の下限値1100°Cより融点が低い金属で形成してもよい。次に、図25Eに示すように、フォトリソグラフィー法、エッチング法等により、半導体層を島状の半導体膜44、54に加工する。さらに、ゲート絶縁膜130に、同じくフォトリソグラフィー法、エッチング法等により、第2の貫通孔図示省略を形成する。この第2の貫通孔は、後に第2のコンタクトホール192となる。その後、図23D及び図25Fに示される製造工程dのように、ゲート絶縁膜130及び半導体膜44、54上に第2の金属層140及び導電酸化物膜160を形成し、パターニングによりソース配線22、電源配線23、ソース電極42、53、ドレイン電極43、52、及び中継配線76をそれぞれ加工する。このとき、第2の金属層140を構成する材料が第2の貫通孔図示省略にも充填され、第2のコンタクトホール192が形成される。この工程により、ゲート電極51とドレイン電極43とが第2のコンタクトホール192を介して電気的に接続される。第2の金属層140を構成する材料としては、低抵抗金属であるAl、Cu、Agのいずれかあるいはそれらの合金が挙げられる。本実施の形態2ではAlを使用し、厚みは300nm程度である。また、ここで形成されるソース配線22、電源配線23、ソース電極42、53、ドレイン電極43、52、及び中継配線76の上面は、導電酸化物膜160で覆われる。そこで、第2の金属層140の導電酸化物膜160と接する面は、少なくとも、銅、モリブデン、チタン、またはタングステンのいずれかを含む金属により形成される。例えば、第2の金属層140を積層構造とし、バリアメタルとしてMoを50nm形成した後に、Alを300nm形成してもよい。より低抵抗が求められる場合、Alの代わりにCuこの場合は、バリアメタルは不要が使用される場合もある。また、厚みを増加させることでも更なる低抵抗が実現できる。また、導電酸化物膜160を構成する材料は、インジウムおよび錫を含む酸化物膜、あるいはインジウムおよび亜鉛を含む酸化物膜のいずれかである。さらに、後述する第3の金属層170を構成する材料は、低抵抗であることが求められるため、第2の金属層140と同じ金属でも良い。また、ソース電極42と半導体膜44との間、及びドレイン電極43と半導体膜44との間には、一般的に、図示しない低抵抗半導体層が形成される。この低抵抗半導体層は、一般的に、リン等のn型ドーパントがドーピングされた非晶質シリコン層、もしくはボロン等のp型ドーパントがドーピングされた非晶質シリコン層が使用される。厚みとしては20nm程度である。結晶化された半導体膜44とドーピングされた非晶質シリコン層との間にさらに非晶質シリコン等の半導体層があってもよい。これらの膜はデバイス特性を向上させるために必要になる場合がある。半導体膜54についても同様である。その後、図23E、図23F、及び図25Gに示される製造工程eのように、酸化膜例えば、酸化珪素膜、窒化膜例えば、窒化珪素膜、もしくはそれらの膜の積層膜からなるパッシベーション膜150を、ゲート絶縁膜130、半導体膜44、54、及び導電酸化物膜160で覆われた第2の金属層140上に形成する。また、パッシベーション膜150に、フォトリソグラフィー法、エッチング法等により、ゲート絶縁膜130及びパッシベーション膜150を連続的に貫通する第1の貫通孔171aと、パッシベーション膜150を厚み方向に貫通する第3の貫通孔図示省略及び孔部77、78、86とを形成する。この第1の貫通孔191aは後に第1のコンタクトホール191に、第3の貫通孔は後に第3のコンタクトホール193になる。なお、パッシベーション膜150は上記の酸化膜や窒化膜等の無機膜に限らず、アクリル系やイミド系の感光樹脂による有機膜であっても良い。ここで、第2及び第3の金属層140、170に挟まれたパッシベーション膜150に形成される単位面積あたりの容量が、第1及び第2の金属層120、140に挟まれたゲート絶縁膜130により形成される単位面積あたりの容量より小さくなるように、ゲート絶縁膜130及びパッシベーション膜150の材料や膜厚を決定する。より具体的には、パッシベーション膜150に形成される単位面積当たりの容量は、1.5×10-4F/m2未満であるのが望ましい。一方、ゲート絶縁膜130に形成される単位面積当たりの容量は、1.5×10-4F/m2以上であるのが望ましい。さらに、図23G及び図25Hに示される製造工程fのように、パッシベーション膜150上に第3の金属層170を形成する。そして、第3の金属層170は、パターニングによりゲート配線21及び中継電極55に加工される。ゲート配線21及び中継電極55を形成する工程は、図24A~図24C及び図26A~図26Cを用いて、後述する。このとき、第3の金属層170を構成する材料が第1及び第3の貫通孔図示省略にも充填され、第1及び第3のコンタクトホール191、193が形成される。これにより、第1のコンタクトホール191を介してゲート配線21とゲート電極41とが電気的に接続され、第3のコンタクトホール193を介してソース電極53と中継電極55とが電気的に接続される。次に、図24A~図24C及び図26A~図26Cを参照して、ゲート配線21及び中継電極55を形成する工程を詳細に説明する。まず、図24A及び図26Aに示すように、パッシベーション膜150上に第3の金属層170を形成する。この工程では、第3の金属層170は、画素100の全面に形成されている。続いて、図24B及び図26Bに示すように、第3の金属層170上に感光性レジスト膜180を成膜する。感光性レジスト膜180は、加工後にゲート配線21及び中継電極55となる部分に重畳する位置に形成される。一方、それ以外の領域、つまり、最終的に第3の金属層170が除去される部分には、感光性レジスト膜180は形成されない。次に、図24C及び図26Cに示すように、エッチング法によって、ゲート配線21、及び中継電極55をパターニングする。具体的には、感光性レジスト膜180の位置においては、第3の金属層170が残る。ここで残された第3の金属層170は、ゲート配線21及び中継電極55となる。つまり、ゲート配線21と中継電極55とは、同一の材料で形成される。一方、感光性レジスト膜180が形成されていない領域においては、第3の金属層170が除去される。続いて、図示は省略するが、本実施の形態2に係る有機ELディスプレイ10を製造する方法を説明する。具体的には、上記の薄膜トランジスタアレイ装置20上に層間絶縁膜11、バンク15、陽極12、有機EL層13、及び透明陰極14を、この順に積層する方法を説明する。まず、第3の金属層170上に、層間絶縁膜11を形成する。その後、フォトリソグラフィー法、エッチング法により、層間絶縁膜11を貫通する第4の貫通孔図示省略を形成する。この第4の貫通孔は、後に第4のコンタクトホール194となる。次に、バンク15は、層間絶縁膜11上の各画素100の境界に対応する位置に形成される。さらに、陽極12は、層間絶縁膜11上で、バンク15の開口部内に画素100毎に形成される。このとき、陽極12を構成する材料が第4の貫通孔に充填され、第4のコンタクトホール194が形成される。この第4のコンタクトホール194を介して、陽極12と中継電極55とが電気的に接続される。陽極12の材料は、例えば、モリブデン、アルミニウム、金、銀、銅などの導電性金属若しくはそれらの合金、PEDOT:PSSなどの有機導電性材料、酸化亜鉛、又は、鉛添加酸化インジウムのいずれかの材料である。これらの材料からなる膜を真空蒸着法、電子ビーム蒸着法、RFスパッタ法、又は、印刷法などにより作成し、電極パターンを形成する。有機EL層13は、陽極12上で、バンク15の開口部内に色サブ画素列毎又はサブ画素毎に形成される。この有機EL層13は、正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層などの各層が積層されて構成される。例えば、正孔注入層として銅フタロシアニンを、正孔輸送層としてα-NPDBis[N-1-Naphthyl-N-Phenyl]benzidineを、発光層としてAlq3tris8-hydroxyquinolinealuminumを、電子輸送層としてオキサゾール誘導体を、電子注入層としてAlq3を用いることができる。なお、これらの材料は、あくまで一例であって他の材料を用いてもよい。透明陰極14は、有機EL層13上に連続的に形成される透過性を有する電極である。透明陰極14の材料は、例えば、ITO、SnO2、In2O3、ZnO又はこれらの組み合わせなどである。変形例次に、図27、図28A、及び図28Bを参照して、本実施の形態2に係る薄膜トランジスタアレイ装置20の変形例を説明する。図27は、変形例に係る薄膜トランジスタアレイ装置の断面図であって、図19に対応する図である。図28A及び図28Bは、変形例に係る薄膜トランジスタアレイ装置の製造方法を示す図であって、図24A及び図24Bに対応する図である。図27に示される薄膜トランジスタアレイ装置は、パッシベーション膜150及び導電酸化物膜160の位置関係が図19と異なる。すなわち、図27では、パッシベーション膜150上に導電酸化物膜160が形成されている。但し、図19と同様に、端子部80は導電酸化物膜160で覆われている。また、図示は省略するが、ソース電極53と中継電極55との間にも導電酸化物膜160が介在する。すなわち、図27に示される構成を採用したとしても、図19と同様の効果を得ることはできる。図27に示される薄膜トランジスタアレイ装置を製造する場合、図28A及び図28Bに示されるように、ハーフトーンマスクを用いて、導電酸化物膜160及び第3の金属層170を同時に加工する方法ハーフトーンプロセスがある。まず、図28Aに示すように、パッシベーション膜150上に導電酸化物膜160及び第3の金属層170を形成する。この工程では、導電酸化物膜160及び第3の金属層170は、画素100の全面に形成されている。続いて、図28Bに示すように、第3の金属層170上に感光性レジスト膜180を成膜する。この感光性レジスト膜180は、相対的に厚み寸法の小さい第1の感光性レジスト膜181と、相対的に厚み寸法の大きい第2の感光性レジスト膜182とで構成されている。第1の感光性レジスト膜181は、加工後に端子75、85となる部分端子85は図示省略に重畳する位置に形成される。一方、第2の感光性レジスト膜182は、加工後にゲート配線21及び中継電極55となる部分中継電極55は図示省略に重畳する位置に形成される。一方、それ以外の領域、つまり、最終的に導電酸化物膜160及び第3の金属層170が除去される部分には、感光性レジスト膜180は形成されない。そして、図28Bに示される積層構造体に、端子75、85、ゲート配線、及び中継電極55を、エッチング法によってパターニングする。具体的には、第1の感光性レジスト膜181の位置においては、第3の金属層170が除去され、導電酸化物膜160のみが残る。ここで残された導電酸化物膜160は、端子75、85となる。一方、第2の感光性レジスト膜182の位置においては、導電酸化物膜160及び第3の金属層170が残る。ここで残された導電酸化物膜160及び第3の金属層170は、ゲート配線21及び中継電極55となる。つまり、ゲート配線21と中継電極55とは、同一の材料で形成される。このように、変形例に係る薄膜トランジスタアレイ装置を製造しようとすると、ハーフトーンプロセスのような複雑な方法を用いる必要がある。一方、導電酸化物膜160と第3の金属層170とを別々に加工しようとすると、さらに製造工数が増加する。これは、図27に示される画素100のように、導電酸化物膜160と第3の金属層170とが積層されている領域と、図27に示される端子部80のように、導電酸化物膜160のみで構成されている領域とが混在しているためである。これに対して、本実施の形態2に係る薄膜トランジスタアレイ装置20では、全ての領域で第2の金属層140と導電酸化物膜160とが積層されている。言い換えれば、第2の金属層140が残っている領域では常に導電酸化物膜160も残っている。一方、第2の金属層140が除去された領域では常に導電酸化物膜160も除去されている。そのため、図28A及び図28Bで説明したハーフトーンプロセス等を用いなくても、簡単に製造することができる。すなわち、本実施の形態2と変形例とを比較すると、導電酸化物膜160を積層させたことによって得られる効果は共通するものの、その製造は本実施の形態2の方が遥かに簡単であることが分かる。次に、図29~図31を参照して、図21の変形例を説明する。図29には、陽極12が中継電極55の中央領域で電気的に接続されている例を示している。また、図30には、層間絶縁膜11が有機膜11aと無機膜11bとの二層で構成されている例を示している。ここで、有機膜11aは陽極12に接する側上層に配置され、無機膜11bはゲート配線21及び中継電極55に接する側下層に配置されている。さらに、図31に示される薄膜トランジスタアレイ装置は、図21の構成に加えて、第2の中継電極56、第3の中継電極57、補助配線90、及び補助電極91を備える。また、図31には、位置関係を明確にするために、有機EL層13、透明陰極14、及びバンク15を図示している。補助配線90は、第2の金属層140で形成される。また、この補助配線90は、ソース配線22と平行に列状に配置され、両端部で補助配線90のそれぞれが接続されている。さらに、補助配線90の上面は、導電酸化物膜160で覆われている。第2の中継電極56は、第3の金属層170に画素毎に形成される。そして、第2の中継電極56は、パッシベーション膜150を厚み方向に貫通する第5のコンタクトホール195を介して補助配線90と電気的に接続されている。第3の中継電極57は、陽極12と同じ層に、陽極12と同じ材料で画素毎に形成される。そして、第3の中継電極57は、層間絶縁膜11を厚み方向に貫通する第6のコンタクトホール196を介して第2の中継電極56と電気的に接続されている。さらに、透明陰極14は、バンク15を厚み方向に貫通する第7のコンタクトホール197を介して、第3の中継電極57に電気的に接続されている。すなわち、第2及び第3の中継電極57は、補助配線90と透明陰極14とを中継する。これにより、透明陰極14の補助配線90への接続抵抗を長期にわたり低減することができる。なお、図31の例では、中継電極55第1の中継電極がソース電極53に直接接続されておらず、補助電極91に接続されている。補助電極91は、第2の金属層140に画素毎に形成される。また、補助電極91の上面は、導電酸化物膜160で覆われている。そして、補助電極91は、中継電極55と電気的に接続されると共に、図31と異なる断面でソース電極53と電気的に接続される。但し、補助電極91の接続先は、ドレイン電極52であってもよい。このように、第2の金属層140には、陽極12とソース電極53もしくはドレイン電極52とを直接的又は間接的に接続する中継電極55に限定されず、透明陰極14と補助配線90とを直接的又は間接的に接続する第2の中継電極56を設けてもよい。すなわち、第2の金属層140に形成される中継電極は、第2の金属層140に形成される第1の導電性部材図31の例では、ソース電極53又は補助配線90と、層間絶縁膜11より上の層に形成される第2の導電性部材図31の例では、陽極12又は透明陰極14とを接続中継するものであればよい。なお、第2及び第3の中継電極56、57のいずれか一方、あるいは両方が、例えば図31の紙面の手前側及び奥側において行方向に延在する配線とすることもできる。これにより、第2及び第3の中継電極56、57が、列状に配置された補助配線90と合わせて2次元に張り巡らされた補助配線としての機能を発揮できる。その結果、超大型の表示パネルにおける電源配線の低抵抗化による消費電力の低減や、ウィンドウパターン表示時におけるクロストークの低減を実現する形態として、さらに好適である。なお、本実施の形態1、2においては、画素100を構成するTFTが2個の場合を示しているが、本発明の適用範囲はこの限りではない。画素100内のTFTのばらつきを補償するために複数個3個以上のTFTから構成される場合でも同様の構成を採用することが可能である。また、本実施の形態1、2においては、有機EL素子を駆動するための画素構成を示したが、これに限るものではない。液晶、無機EL等、TFTを使って構成される薄膜トランジスタアレイ装置20全てに適用可能である。また、本実施の形態1、2の有機EL表示パネルを搭載したEL表示装置は、映像信号を劣化させることのない高画質な画像を表示できる。すなわち、本発明は、EL表示装置にも適用することができる。また、本実施の形態1においては、互いに積層方向に隣接する第1~第3の金属層120、140、170のうちの第1の金属層120にゲート電極41、51を、第2の金属層140にゲート配線21第1の配線を、第3の金属層170にソース配線22及び電源配線23第2の配線を形成した例を示した。また、本実施の形態2においては、互いに積層方向に隣接する第1~第3の金属層120、140、170のうちの第1の金属層120にゲート電極41、51を、第2の金属層140にソース配線22及び電源配線23第1の配線を、第3の金属層170にゲート配線21第2の配線を形成した例を示した。しかしながら、本発明の適用範囲はこの限りではない。つまり、第1及び第2の金属層120、140の間、及び第2及び第3の金属層140、170の間にさらに金属層が形成されていても、ゲート配線21、ソース配線22、及び電源配線23がゲート電極41、51より上方の金属層に位置していれば、本発明の効果を得ることができる。また、本実施の形態1、2においては、ボトムゲート型の薄膜トランジスタの例を示したが、本発明の適用範囲はこの限りではない。すなわち、本発明はトップゲート型の薄膜トランジスタにも適応することができる。また、本実施の形態1、2においては、トップエミッショ型の有機ELディスプレイ10の例を示したが、本発明の適用範囲はこの限りではない。例えば、上部電極を反射電極とし、下部電極を透明電極=ITOなどの透明導電膜としたボトムエミッション型の有機ELディスプレイであってもよい。また、図7、図15~図17、図21、図29~図31等に示される中継電極55は、陽極12下の全面に形成されていてもよい。すなわち、層間絶縁膜11と陽極12とが直接接触しないように、層間絶縁膜11と陽極12との間に中継電極55を介在させてもよい。これにより、樹脂で構成されている層間絶縁膜11からの酸素や水分などによって、陽極12の酸化や腐食等を防止することができる。上記構成を採用することにより、例えば、陽極12がAlで形成されている場合において、酸化や腐食等に起因する陽極12の反射率の低下及び電気抵抗の増大を防止することができる。その結果、さらに長寿命な表示パネルを実現することができる。以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。