第1開口を有する第1導体と、第2開口を有し、前記第1導体の少なくとも一部と対向する第2導体と、前記第1開口および前記第2開口を通過し、前記第1導体および前記第2導体と絶縁された導体ビアと、前記第1開口の内部に設けられ、一端が前記導体ビアに接続され、他端が開放端となっており、前記第2導体と対向している第1配線と、前記第2開口の内部に設けられ、一端が前記導体ビアに接続され、他端が開放端となっており、前記第1導体と対向している第2配線と、を備えることを特緒とする構造体。請求項1に記載の構造体において、前記第1配線および前記第2配線が、それぞれ前記第2導体および前記第1導体をリターンパスとするマイクロストリップ線路を形成することを特徴とする構造体。請求項1または2に記載の構造体において、前記第1配線および前記第2配線の少なくとも一方は、前記第1開口または前記第2開口の内部に複数設けられていることを特徴とする構造体。請求項1乃至3のいずれか一項に記載の構造体において、前記第1配線および前記第2配線の少なくとも一方は、前記他端が分岐していることを特徴とする構造体。請求項1乃至4のいずれか一項に記載の構造体において、前記第1導体の少なくとも一部と対向し、前記第1導体に対して前記第2導体と反対側に位置する第3導体をさらに備え、前記第3導体は前記導体ビアに接続されていることを特徴とする構造体。請求項5に記載の構造体において、前記第3導体は、平面視で前記第1配線と重なる位置に開口を有することを特徴とする構造体。請求項1乃至6のいずれか一項に記載の構造体において、前記第2導体の少なくとも一部と対向し、前記第2導体に対して前記第1導体と反対側に位置する第4導体をさらに備え、前記第4導体は前記導体ビアに接続されていることを特徴とする構造体。請求項7に記載の構造体において、前記第4導体は、平面視で前記第2配線と重なる位置に開口を有することを特徴とする構造体。導電体と誘電体とを含んで構成された積層構造を有し、前記積層構造内に、請求項1乃至8のいずれか一項に記載の構造体を少なくともひとつ備えることを特徴とする配線基板。請求項9に記載の配線基板において、前記構造体が繰り返し配列されたことを特徴とする配線基板。請求項9または10に記載の配線基板において、少なくとも一つの電子素子が備えられ、前記第1導体および前記第2導体の少なくとも一つが前記電子素子のグランド端子または電源端子と接続されることを特徴とする配線基板。上記マッシュルーム型EBG構造は、互いに対向する導体プレーンを配置する層以外に、導体エレメントを配置する層以下、導体エレメント層と記載を設ける必要がある。特に、互いに対向する2つの導体プレーンのいずれもがビアと接続されないEBG構造の場合、すなわち図16において点線で囲んだEBG構造の場合、導体エレメント層を2層設ける必要がある。このため、互いに対向する2つの導体プレーンのいずれもがビアと接続されない従来のEBG構造を有する構造体以下、EBG構造体と記載は、積層数が多くなり、厚くなってしまうという問題がある。また、互いに対向する2つの導体プレーンのいずれもがビアと接続されない従来のEBG構造を配線基板に適用した場合、配線基板の積層数が多くなり、配線基板が厚くなってしまうという問題がある。さらに、積層数が多くなることに起因して、EBG構造体および配線基板の製造コストが増大してしまう。本発明は上記事情に鑑みてなされたものであり、その目的とするところは、互いに対向する2つの導体プレーンと、ビアと、当該ビアと接続される導体エレメントとを有し、2つの導体プレーンのいずれもが当該ビアと接続されないEBG構造において、従来のEBG構造より少ない層数でEBG構造を実現することで、従来のEBG構造を有するEBG構造体および配線基板に比べて、薄く、低コスト化を実現したEBG構造体および配線基板を提供することにある。本発明によれば、第1開口を有する第1導体と、第2開口を有し、前記第1導体の少なくとも一部と対向する第2導体と、前記第1開口および前記第2開口を通過し、前記第1導体および前記第2導体と絶縁された導体ビアと、前記第1開口の内部に設けられ、一端が前記導体ビアに接続され、他端が開放端となっており、前記第2導体と対向している第1配線と、前記第2開口の内部に設けられ、一端が前記導体ビアに接続され、他端が開放端となっており、前記第1導体と対向している第2配線と、を備えることを特徴とする構造体が提供される。また、本発明によれば、導電体と誘電体とを含んで構成された積層構造を有し、前記積層構造内に、上記構造体を少なくともひとつ備えることを特徴とする配線基板が提供される。本発明によれば、互いに対向する2つの導体プレーンと、ビアと、当該ビアと接続される導体エレメントとを有し、2つの導体プレーンのいずれもが当該ビアと接続されないEBG構造において、従来のEBG構造より少ない層数でEBG構造を実現することができる。結果、本発明によれば、従来のEBG構造を有するEBG構造体および配線基板に比べて、薄く、低コスト化を実現したEBG構造体および配線基板を提供することができる。以下、本発明の実施の形態について、図面を用いて説明する。すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。<第1の実施形態>図1は、本発明の第1の実施形態に係る構造体10の一例の断面図である。図2は本発明の第1の実施形態に係る構造体10の一例の上面図であり、図2AはA層11における上面図、図2BはB層12における上面図をそれぞれ表す。図1は、図2におけるa-a ́断面の断面図に相当する。構造体10は、図1に示すように、第1導体101と、第2導体102と、第1導体101と第2導体102の各々に設けられた第1開口105および第2開口106と、第1開口105の内部と第2開口106の内部各々に設けられた第1配線111および第2配線112と、第1開口105および第2開口106を通過し、第1導体101および第2導体102と絶縁された導体ビア121と、を有する。このような構成要素を有する構造体10は、例えば、配線基板に形成される導電性の各種構成要素によって構成することができる。以下、構造体10について詳細に説明する。図1に示す構造体10は、A層11に設けられた第1導体101と、A層11の下方に位置するB層12に設けられた第2導体102とを有する。第1導体101と第2導体102は、互いにその少なくとも一部が、例えば誘電体を挟んで、対向するように配置されている。第1導体101には、少なくとも一つの第1開口105が設けられており、第1開口の内部には少なくとも一つの第1配線111が設けられている。また、第2導体102には、少なくとも一つの第2開口106が設けられており、第2開口の内部には少なくとも一つの第2配線112が設けられている。さらに構造体10は、第1開口105および第2開口106を貫通し、第1導体101および第2導体102と絶縁された少なくとも一つの導体ビア121を備える。第1配線111は、例えば誘電体を挟んで、第2導体102と対向して形成され、その一端は導体ビア121に接続されており、他方の端部は開放端となっている。また第2配線112は、例えば誘電体を挟んで、第1導体101と対向して形成され、その一端は導体ビア121に接続されており、他方の端部は開放端となっている。第1導体101、第2導体102、第1配線111、第2配線112、および、導体ビア121は銅箔で形成することができるが、導電性であれば他の素材で形成されてもよい。また、各々が同一の素材であってもよいし、異なる素材であってもよい。なお、配線基板に形成される導電性の各種構成要素によって構造体10を構成する場合、第1導体101および第1配線111は、積層構造を有する配線基板の同一層に設けられる。また、第2導体102および第2配線112は、積層構造を有する配線基板の同一層に設けられる。また、構造体10は、上述のA層11およびB層12以外の層を備えても構わない。例えば、A層11およびB層12の間には誘電体の層が位置してもよい。また、構造体10は、本発明の構成に矛盾しない範囲で、図示しない孔やビア、信号線等を他に備えてもよい。さらに、第1開口105および第2開口106は必ずしも中空である必要はなく、その内部に誘電体が充填されていてもよい。すなわち、第1開口105および第2開口106の内部における第1配線111および第2配線112各々が位置する領域以外の領域には、誘電体が充填されていてもよい。構造体10において、第1導体101または第2導体102はLSIなどの電子素子の電源端子に接続され、電子素子に電源電位を与える電源プレーンとして機能させてもよい。あるいは第1導体101または第2導体102はLSIなどの電子素子のグランド端子に接続され、電子素子にグランド電位を与えるグランドプレーンとして機能させてもよい。次に、本実施形態の作用および効果について説明する。図3は、図1および図2に示した構造体10の等価回路を示す。第1導体101と第2導体102は対向することによって、インダクタンスLPPWおよび容量CPPWで表される平行平板導波路を形成する。また、第1配線111は、対向する第2導体102と電気的に結合して、第2導体102をリターンパスとする第1マイクロストリップ線路を形成している。同様に、第2配線112は、対向する第1導体101と電気的に結合して、第1導体101をリターンパスとする第2マイクロストリップ線路を形成している。上記第1マイクロストリップ線路と上記第2マイクロストリップ線路は、それぞれ開放端を有するため、オープンスタブとして動作する。図3に示すように、第1および第2マイクロストリップ線路と、導体ビア121が形成するインダクタンスLviaは、直列共振回路を形成している。構造体10は、上記平行平板を、上記直列共振回路によってシャントすることで、いわゆるオープンスタブ型EBG構造のユニットセルを形成しており、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。特にインダクタンスLviaの値が無視できる程度に小さい場合、共振周波数は近似的にマイクロストリップ線路の線路長が波長の1/4となる周波数で与えられる。したがって、オープンスタブとして動作する第1マイクロストリップ線路および第2マイクロストリップ線路の線路長を長くすることで、バンドギャップ帯域を低周波化することができる。本実施形態によれば、第1導体101と第2導体102とを含んで形成される平行平板導波路は、第1配線111と第2配線112と導体ビア121とともに、EBG構造を構成し、上記平行平板導波路におけるノイズ伝播を抑制することができる。また、第1導体101および第2導体102のいずれもが導体ビア121と接続されない場合でも、従来のEBG構造図16参照に比べて少ない層数でEBG構造を構成することができる。このため、従来のEBG構造図16参照を有するEBG構造体および配線基板に比べて、薄く、低コスト化を実現したEBG構造体および配線基板を実現することができる。なお、第1マイクロストリップ線路を形成する第1配線111と、当該第1配線111に対向する第2導体102とは近接していることが好ましい。そして、第2マイクロストリップ線路を形成する第2配線112と、当該第2配線112に対向する第1導体101とは近接していることが好ましい。なぜならば、配線と対向する導体の距離が近いほど、マイクロストリップ線路の特性インピーダンスが低くなり、バンドギャップ帯域を広帯域化することができるためである。ただし、第1配線111を対向する第2導体102に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。また、第2配線112を対向する第1導体101に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。また、図1および図2では、構造体10の一例として、第1配線111および第1開口105と、第2配線112および第2開口106とが、上面視でa-a ́断面に直交する面に対して鏡面対称に配置された場合を示したが、第1配線111および第2配線112は、対向する第2導体102および第1導体101と電気的に結合して、それぞれマイクロストリップ線路を形成していればどのような配置でもよく、必ずしも図1および図2の配置に限定する必要はない。例えば図4に示すような配置であってもよい。さらに、図1および図2では、構造体10の一例として、第1配線111および第2配線112がミアンダ形状の場合を示したが、第1配線111および第2配線112は、必要な線路長を持つマイクロストリップ線路を形成していればどのような形状でもよく、必ずしもミアンダ形状に限定する必要はない。例えば、第1配線111および第2配線112は、スパイラル形状であってもよいし、直線形状であってもよい。図5は、第1配線111がスパイラル形状である例を、図6は第1配線111が直線形状である例を示している。また、例えば、第1配線111はミアンダ形状で、第2配線112は直線形状といったように、第1配線111および第2配線112の形状が異なっていてもよい。また、第1開口105の内部に設けられる第1配線111、および、第2開口106の内部に設けられる第2配線112の少なくとも一方は、各開口の内部に複数配置されてもよい。特に図7に示すように、同一開口内の複数の配線の配線長が互いに異なるように構成すれば、各々の配線が異なる周波数で共振を起こすため、バンドギャップをマルチバンド化することができる。図7では、第1開口105内の2本の第1配線111の配線長が互いに異なるとともに、第2開口106内の2本の第2配線112の配線長が互いに異なる例を示している。また、第1配線111および第2配線112の少なくとも一方は、複数の分岐を持つように構成されてもよい。図8は、第1配線111および第2配線112各々が1つの分岐を持つ例を示している。この場合も同様にバンドギャップをマルチバンド化することができる。なお、図7に示すように第1開口105、および、第2開口106各々の内部に複数配置された第1配線111、および、第2配線112の少なくとも一部が、図8に示すように分岐を持ってもよい。また、図1および図2では、構造体10の導体ビア121を、貫通ビアで構成した場合について示した。この場合、導体ビア121が、A層11およびB層12以外の層で、配線基板が有する他の要素と接続されていても、本発明の本質的な効果に何ら影響を与えるものではない。また、導体ビア121は、A層11の上方には貫通せず、また、B層12の下方には貫通しない非貫通ビアで構成することも可能である。構造体10を有する配線基板は、構造体10を形成することが可能な多層基板であれば、どのような材料、プロセスのものでもよい。例えば、ガラスエポキシ樹脂を用いたプリント基板であってもよいし、LSI等のインターポーザー基板であってもよいし、LTCCLowTemperatureCo-firedCeramicsなどのセラミック材料を用いたモジュール基板であってもよいし、当然シリコンなどの半導体基板であってもよい。<第2の実施形態>図9は、本発明の第2の実施形態に係る構造体10の構成の一例を示す断面図である。第2の実施形態は、第3導体201および第4導体202を有する点を除いて、第1の実施形態に係る構造体10と同様の構成である。以下、構造体10について詳細に説明する。なお、第1の実施形態と同様の構成については、説明を省略する。まず、第3導体201は、A層11の上方に位置するC層13に配置されており、その少なくとも一部が、例えば誘電体を挟んで、第1導体101と対向している。また、第3導体201は、導体ビア121と接続されている。同様に、第4導体202は、B層12の下方に位置するD層14に配置されており、その少なくとも一部が、例えば誘電体を挟んで、第2導体102と対向している。また、第4導体202は、導体ビア121と接続されている。本実施形態によっても、第1の実施形態と全く同様の効果を得ることができる。さらに、本実施形態によれば、第3導体201と第1導体101とを含んで形成される平行平板導波路におけるノイズ伝播を抑制することができる。また、本実施形態によれば、第4導体202と第2導体102とを含んで形成される平行平板導波路におけるノイズ伝播を抑制することができる。構造体10において、第3導体201または第4導体202は、LSIなどの電子素子のグランド端子に接続され、電子素子にグランド電位を与えるグランドプレーンとして機能させてもよい。この場合、第1導体101または第2導体102は電子素子の電源端子に接続され、電子素子に電源電圧を与える電源プレーンとして機能させることが好ましい。ただし、第1導体101、第2導体102、第3導体201、第4導体202にそれぞれどのような電位を与えても、本発明の本質的な効果に何ら影響を与えない。なお、構造体10は、上述のC層13、A層11、B層12、D層14以外の層を備えても構わない。例えば、C層13とA層11との間、A層11とB層12との間、B層12とD層14との間に誘電体の層が設けられてもよい。また、構造体10は、本発明の構成に矛盾しない範囲で、図示しない孔やビア、信号線等を他に備えてもよい。図9では、構造体10の導体ビア121を、貫通ビアで構成した場合について示した。この場合、C層13、A層11、B層12、D層14以外の層で、導体ビア121が他の要素と接続されていても、本発明の本質的な効果に何ら影響を与えるものではない。また、第1の実施形態と同様、導体ビア121を非貫通ビアで構成することも可能である。また、図9では第3導体201および第4導体202の両方が備えられた構成を示したが、必ずしも両方の導体を備える必要があるわけではない。例えば、第3導体201を備え、第4導体202を備えないような構成、または、第4導体202を備え、第3導体201を備えないような構成とすることも可能である。<第3の実施形態>図10は、本発明の第3の実施形態に係る構造体10の構成の一例を示す断面図である。図11は本発明の第3の実施形態に係る構造体10の一例の上面図であり、図11AはC層13における上面図、図11BはD層14における上面図をそれぞれ表す。図10は、図11におけるa-a ́断面の断面図に相当する。第3の実施形態は、第3導体201および第4導体202が開口を有する点を除いて、第2の実施形態に係る構造体10と同様の構成である。図10および図11Aに示すように、第3導体201は、平面視で第1配線111と重なる領域に第3開口301を備える。図11Aにおいては、第1配線111と第3開口301との位置関係を示すため、C層13には存在しない第1配線111を点線で示している。また、図10および図11Bに示すように、第4導体202は、平面視で第2配線112と重なる領域に第4開口302を備える。図11Bにおいては、第2配線112と第4開口302との位置関係を示すため、D層14には存在しない第2配線112を点線で示している。本実施形態によっても、第2の実施形態と全く同様の効果を得ることができる。また、第2の実施形態では、第3導体201が位置するC層13と、第1配線111が位置するA層11の層間隔が小さく、第1配線111と第3導体201との電気的結合が無視できない場合に、第1配線111が理想的なマイクロストリップ線路として動作しなくなるため、設計が難しくなる。これに対して、第3の実施形態に係る構造体10では、第3導体201に設けられた第3開口301によって、第1配線111が理想的なマイクロストリップ線路として動作するため、図3の等価回路に基づいて容易に設計することが可能となる。第4導体202と第2配線112についても全く同様の関係が成り立つ。<第4の実施形態>第4の実施形態は、第1の実施形態で説明した構造体10を、配線基板100に形成される導電性の各種構成要素によって構成した実施形態である。以下、構造体10を有する配線基板100について詳細に説明する。なお、第1の実施形態と同様の構成については、説明を省略する。図12は、第4の実施形態に係る配線基板100の一例の上面図と断面図である。より詳細には、図12Aは配線基板100のA層11を示す上面図であって、図12Bは配線基板100のB層12を示す上面図である。図12Cは図12Aおよび図12Bに示す断面b-b ́における断面図である。図12に示されているように、本実施形態に係る配線基板100は、A層11に、第1電源プレーン101 ́、および、第2電源プレーン401が配置されている。第1電源プレーン101 ́と第2電源プレーン401とは絶縁されている。また、A層11の下方に位置するB層12には第3電源プレーン102 ́、および第4電源プレーン402が配置されている。第3電源プレーン102 ́と第4電源プレーン402とは絶縁されている。なお、第1電源プレーン101 ́は第1の実施形態における第1導体101に想当し、第3電源プレーン102 ́は、第1の実施形態における第2導体102に相当する。すなわち、第1電源プレーン101 ́は、第1導体101と同様に、第1開口105を有し、第1開口105の内部には第1配線111が設けられている。また、第3電源プレーン102 ́は、第2導体102と同様に、第2開口106を有し、第2開口106の内部には第2配線112が設けられている。図12に示すように、A層11、B層12には、構造体10以外の導体要素、例えば他の電源プレーン第2電源プレーン401、第4電源プレーン402などや信号を伝送する伝送線路などを含んでいてもよい。また、配線基板100は、A層11、B層12と異なる層を備えていてもよく、これらの層に上述した構成要素以外の構成要素、例えばグランドプレーンや電源プレーンや伝送線路などを含んでいてもよい。例えば、A層11とB層12との間に誘電体の層が設けられてもよい。本実施の形態の配線基板100は、A層11の第1電源プレーン101 ́およびB層12の第3電源プレーン102 ́を、上述の構造体10の第1導体101および第2導体102として利用することで、第1電源プレーン101 ́、第3電源プレーン102 ́、第1配線111、第1開口105、第2配線112、第2開口106、および導体ビア121を含んで、EBG構造が構成されている。このように構成されることで、本実施形態の配線基板100は、第1電源プレーン101 ́と第3電源プレーン102 ́で形成される平行平板間のノイズ伝播や、当該平行平板におけるノイズ共振を抑制することができる。平行平板におけるノイズ共振を抑制する場合は、共振による平行平板間の電圧振幅が最大となる領域の近傍に、構造体10を配置することが好ましいが、他の場所に構造体10を配置しても本発明の本質的な効果には何ら影響を与えない。また、図12では配線基板100に、構造体10が一つ設けられた場合を示したが、ノイズの伝播経路やノイズの共振モードにあわせて、構造体10を複数配置してもよい。特に図13に示すように、構造体10を繰り返し配置した場合、構造体10の本質的な効果に加えて、繰返しの周期性に基づくBragg反射が生じることによってより広帯域なノイズ伝播抑制効果を得ることができる。ここで、繰り返し構造体10を配置する場合、互いに隣り合う構造体10において、導体ビア121の間隔中心間距離が、対象にしている電磁波の波長λの1/2以内となるようにするのが好ましい。また繰り返しには、いずれかの構造体10において構成の一部が欠落している場合も含まれる。また構造体10が2次元配列を有している場合には、繰り返しには構造体10が部分的に欠落している場合も含まれる。また周期性には、一部の構造体10において構成要素の一部がずれている場合や、一部の構造体10そのものの配置がずれている場合も含まれる。すなわち厳密な意味での周期性が崩れた場合においても、構造体10が繰り返し配置されている場合には、メタマテリアルとしての特性を得ることができるため、周期性にはある程度の欠陥が許容される。なおこれらの欠陥が生じる要因としては、構造体10間に配線やビア、接続部材を通す場合、既存の配線レイアウトや基板間接続構造にメタマテリアル構造を追加する場合において既存のビアやパターン、接続部材によって単位セルが配置できない場合、製造誤差、及び既存のビアやパターン、接続部材を単位セルの一部として用いる場合などが考えられる。当該前提は、以下のすべての実施形態において同様である。なお、図13では、A層11に複数の第1開口105および第1配線111を設ける例を示したが、同様にB層12に複数の第2開口106および第2配線112を設けることもできる。また、本実施形態では、実際の配線基板100における実装例として、構造体10が有する第1導体101および第2導体102として電源プレーンを用いて構成した場合を示したが、必ずしもこのような構成に限定されるわけではない。例えば、第1導体101が電源プレーンで、第2導体102がグランドプレーンであるような構成とすることもできる。<第5の実施形態>図14は、第5の実施形態に係る配線基板100の一例の断面図である。第5の実施形態は、第1グランドプレーン201 ́および第2グランドプレーン202 ́を有する点を除いて、第4の実施形態に係る配線基板100と同様の構成である。なお、第5の実施形態は、第2の実施形態で説明した構造体10を、配線基板100に形成される導電性の各種構成要素によって構成した実施形態である。以下、配線基板100について詳細に説明する。なお、第2および第4の実施形態と同様の構成については、説明を省略する。図14に図示されているように、本実施形態に係る配線基板100は、第4の実施形態と同様に、A層11には第1電源プレーン101 ́および第2電源プレーン401が配置され、A層の下方に位置するB層12には第3電源プレーン102 ́および第4電源プレーン402が配置されている。なお、A層11およびB層12の構成は、第4の実施形態と同様である。そして、本実施形態に係る配線基板100は、A層11の上方に位置するC層13に、第1グランドプレーン201 ́が配置されている。また、本実施形態に係る配線基板100は、B層12の下方に位置するD層14に、第2グランドプレーン202 ́が配置されている。なお、第1グランドプレーン201 ́は、第2の実施形態の構造体10における第3導体201に相当している。第1電源プレーン101 ́は、第2の実施形態の構造体10における第1導体101に相当している。第3電源プレーン102 ́は、第2の実施形態の構造体10における第2導体102に相当している。第2グランドプレーン202 ́は、第2の実施形態の構造体10における第4導体202に相当している。図14に示すように、C層13、A層11、B層12、D層14には、構造体10以外の導体要素、例えば他の電源プレーンや信号を伝送する伝送線路などを含んでいてもよい。また、配線基板100は、C層13、A層11、B層12、D層14と異なる層を備えていてもよく、これらの層に上述した構成要素以外の構成要素、例えばグランドプレーンや電源プレーンや伝送線路などを含んでいてもよい。例えば、C層13とA層11との間、A層11とB層12との間、B層12とD層14との間に、誘電体の層が設けられてもよい。本実施の形態の配線基板100は、C層13の第1グランドプレーン201 ́、A層11の第1電源プレーン101 ́、B層12の第3電源プレーン102 ́、D層14の第2グランドプレーン202 ́各々を、上述の構造体10の第3導体201、第1導体101、第2導体102、および第4導体202として利用することで、第1グランドプレーン201 ́、第1電源プレーン101 ́、第3電源プレーン102 ́、第2グランドプレーン202 ́、第1配線111、第1開口105、第2配線112、第2開口106、および導体ビア121を含んで、EBG構造が構成されている。このように構成されることで、本実施形態の配線基板100は、第1グランドプレーン201 ́と第1電源プレーン101 ́とで形成される第1平行平板間のノイズ伝播や、第1平行平板におけるノイズ共振を抑制することができる。また、第1電源プレーン101 ́と第3電源プレーン102 ́とで形成される第2平行平板間のノイズ伝播や、第2平行平板におけるノイズ共振を抑制することができる。また、第3電源プレーン102 ́と第2グランドプレーン202 ́とで形成される第3平行平板間のノイズ伝播や、第3平行平板におけるノイズ共振を抑制することができる。平行平板におけるノイズ共振を抑制する場合は、共振による平行平板間の電圧振幅が最大となる領域の近傍に、構造体10を配置することが好ましいが、他の場所に構造体10を配置しても本発明の本質的な効果には何ら影響を与えない。また、図14では配線基板100に、構造体10が一つ設けられた場合を示したが、ノイズの伝播経路やノイズの共振モードにあわせて、構造体10を複数配置してもよい。特に構造体10を繰り返し配置した場合、構造体10の本質的な効果に加えて、繰返しの周期性に基づくBragg反射が生じることによってより広帯域なノイズ伝播抑制効果を得ることができる。また、本実施形態では、実際の配線基板100における実装例として、第1導体101および第2導体102として電源プレーンを、第3導体201および第4導体202としてグランドプレーンを用いて構成した場合を示したが、必ずしもこのような構成に限定されるわけではない。<第6の実施形態>図15は、第6の実施形態に係る配線基板100の一例の上面図と断面図である。より詳細には、図15Bは配線基板100のA層11を示す上面図であって、図15Aは図15Bに示す断面b-b ́における断面図である。図15Aに示されているように、本実施形態に係る配線基板100の層構成は第5の実施形態と同様である。さらに、本実施形態に係る配線基板100の表層には、アナログ信号を処理するアナログ電子素子601と、デジタル信号を処理するデジタル電子素子602が実装されている。デジタル電子素子602のグランド端子はグランドビア603と接続されており、グランドビア603は第1グランドプレーン201 ́および第2グランドプレーン202 ́と接続されている。なお、グランドビア603は、第2電源プレーン401および第4電源プレーン402各々に設けられた開口を、第2電源プレーン401および第4電源プレーン402と非接触な状態で通過している。すなわち、グランドビア603は、第2電源プレーン401および第4電源プレーン402と絶縁されている。また、デジタル電子素子602の電源端子は第1電源ビア604と接続されており、第1電源ビア604は第2電源プレーン401と接続されている。なお、第1電源ビア604は、第1グランドプレーン201 ́、第4電源プレーン402および第2グランドプレーン202 ́各々に設けられた開口を、第1グランドプレーン201 ́、第4電源プレーン402および第2グランドプレーン202 ́と非接触な状態で通過している。すなわち、第1電源ビア604は、第1グランドプレーン201 ́、第4電源プレーン402および第2グランドプレーン202 ́と絶縁されている。また、デジタル電子素子602の他の電源端子は第2電源ビア605と接続されており、第2電源ビア605は第4電源プレーン402と接続されている。なお、第2電源ビア605は、第1グランドプレーン201 ́、第2電源プレーン401および第2グランドプレーン202 ́各々に設けられた開口を、第1グランドプレーン201 ́、第2電源プレーン401および第2グランドプレーン202 ́と非接触な状態で通過している。すなわち、第2電源ビア605は、第1グランドプレーン201 ́、第2電源プレーン401および第2グランドプレーン202 ́と絶縁されている。また、アナログ電子素子601の図示せぬグランド端子は、第1グランドプレーン201 ́および第2グランドプレーン202 ́と接続され、第1電源プレーン101 ́および第3電源プレーン102 ́とは絶縁されている。また、アナログ電子素子601の図示せぬ電源端子は、第1電源プレーン101 ́と接続され、第1グランドプレーン201 ́、第3電源プレーン102 ́および第2グランドプレーン202 ́とは絶縁されている。また、アナログ電子素子601の図示せぬ他の電源端子は、第3電源プレーン102 ́と接続され、第1グランドプレーン201 ́、第1電源プレーン101 ́および第2グランドプレーン202 ́とは絶縁されている。このような構成は、上述した、デジタル電子素子602と各プレーンとを接続する手段と同様にして実現することができる。なお、第1グランドプレーン201 ́は、第2の実施形態の構造体10における第3導体201に相当している。第1電源プレーン101 ́および第2電源プレーン401は、第2実施形態の構造体10における第1導体101に相当している。第3電源プレーン102 ́および第4電源プレーン402は、第2の実施形態の構造体10における第2導体102に相当している。第2グランドプレーン202 ́は、第2の実施形態の構造体10における第4導体202に相当している。すなわち、本実施形態においては、第1電源プレーン101 ́のみならず、第2電源プレーン401も、第1導体101と同様に、第1開口105を有し、第1開口105の内部には第1配線111が設けられている。また、本実施形態においては、第3電源プレーン102 ́のみならず、第4電源プレーン402も、第2導体102と同様に、第2開口106を有し、第2開口106の内部には第2配線112が設けられている。なお、C層13、A層11、B層12、D層14には、構造体10以外の導体要素、例えば他の電源プレーンや信号を伝送する伝送線路などを含んでいてもよい。また、配線基板100は、C層13、A層11、B層12、D層14と異なる層を備えていてもよく、これらの層に上述した構成要素以外の構成要素、例えばグランドプレーンや電源プレーンや伝送線路などを含んでいてもよい。例えば、C層13とA層11との間、A層11とB層12との間、B層12とD層14との間に、誘電体の層が設けられてもよい。デジタル電子素子602で生じたノイズの少なくとも一部は、グランドビア603や第1電源ビア604や第2電源ビア605を介して、第1グランドプレーン201 ́と第2電源プレーン401とで形成される第1平行平板、第2電源プレーン401と第4電源プレーン402とで形成される第2平行平板、第4電源プレーン402と第2グランドプレーン202 ́とで形成される第3平行平板に伝播する。かかる場合、上記平行平板を伝播するノイズは、直接、または平行平板端部から放射して間接的に、アナログ電子素子601に到達し、アナログ電子素子601の受信感度低下や誤動作を招く恐れがある。本実施形態の配線基板100は当該問題を解決可能に構成している。すなわち、本実施形態に係る配線基板100は、デジタル電子素子602に接続する第2電源プレーン401もしくは第4電源プレーン402が延在する領域以下、デジタル領域というでは、C層13の第1グランドプレーン201 ́、A層11の第2電源プレーン401、B層12の第4電源プレーン402、D層14の第2グランドプレーン202 ́を、それぞれ上述の構造体10の第3導体201、第1導体101、第2導体102、および第4導体202として利用することで、第1グランドプレーン201 ́、第2電源プレーン401、第4電源プレーン402、第2グランドプレーン202 ́、第1配線111、第1開口105、第2配線112、第2開口106、および導体ビア121を含んで、EBG構造が構成されている。このように構成されることで、デジタル電子素子602で生じたノイズが、アナログ電子素子601に接続する第1電源プレーン101 ́もしくは第3電源プレーン102 ́が延在する領域以下、アナログ領域という側に伝播しないようにすることができる。また、本実施形態に係る配線基板100のアナログ領域では、C層13の第1グランドプレーン201 ́、A層11の第1電源プレーン101 ́、B層12の第3電源プレーン102 ́、D層14の第2グランドプレーン202 ́を、それぞれ上述の構造体10の第3導体201、第1導体101、第2導体102、および第4導体202として利用することで、第1グランドプレーン201 ́、第1電源プレーン101 ́、第3電源プレーン102 ́、第2グランドプレーン202 ́、第1配線111、第1開口105、第2配線112、第2開口106、および導体ビア121を含んで、EBG構造が構成されている。このように構成されることで、デジタル領域から伝播するノイズが、アナログ電子素子601に伝播しないようにすることができる。構造体10の配置は、図15に示すように、アナログ電子素子601またはデジタル電子素子602の少なくとも一方を、平面視で囲むように複数配置することが好ましいが、アナログ電子素子601またはデジタル電子素子602の少なくとも一方の周辺に、少なくとも一つ配置されていれば本発明の本質的な効果を得ることができる。したがって、構造体10の配置パターンは複数の態様を取り得る。また、本実施形態では、ノイズから防護すべき電子素子の一例として、アナログ電子素子601を例に挙げて説明したが、ノイズの影響を受けて性能が低下する部品や回路であればどのようなものでもよい。例えばアンテナなどを考えることもできる。また、本実施形態では、ノイズを生じさせる電子素子の一例としてデジタル電子素子602を例に挙げて説明したが、ノイズを生じさせる部品や回路であればどのようなものでもよい。例えば電源回路などを考えることもできる。なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各構成要素の機能などを具体的に説明したが、その機能などは本願発明を満足する範囲で各種に変更することができる。この出願は、2010年9月28日に出願された日本特許出願特願2010-216567号を基礎とする優先権を主張し、その開示の全てをここに取り込む。