第1方向に沿ってそれぞれ延出するとともに第1方向に交差する第2方向に沿って間隔をおいて隣接する第1信号配線及び第2信号配線と、第2方向に沿って延出した第3信号配線と、前記第3信号配線と第1方向に沿って間隔をおいて隣接し前記第2信号配線の直上を通り第2方向に沿って延出した第1電極と、を備えた第1基板と、前記第2信号配線と前記第3信号配線との第1交差部から第1方向及び第2方向とは異なる方向に延出したカラーフィルタと、前記第1電極を挟んだ両側で前記第1電極の延出方向と略平行な方向に沿って延出した第2電極と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。前記カラーフィルタは、前記第1信号配線、前記第2信号配線、前記第3信号配線、及び、前記第1電極よりも内側の透過領域において前記第2信号配線と前記第1電極との第2交差部に対向する位置を取り囲む第1開口部を備えたことを特徴とする請求項1に記載の液晶表示装置。前記カラーフィルタは、前記透過領域において前記第1信号配線と前記第3信号配線との第3交差部に対向する位置を取り囲む第2開口部を備えたことを特徴とする請求項2に記載の液晶表示装置。前記透過領域は略四角形状であって、前記第2開口部は、前記透過領域において前記第1開口部の対角に位置することを特徴とする請求項3に記載の液晶表示装置。前記カラーフィルタは、略四角形状の前記透過領域において前記第1交差部から対角線上に沿って延出したことを特徴とする請求項4に記載の液晶表示装置。第1方向に沿ってそれぞれ延出するとともに第1方向に交差する第2方向に沿って間隔をおいて配置された第1信号配線及び第2信号配線と、前記第1信号配線と前記第2信号配線との間に位置し第1方向に沿って延出した第3信号配線と、第2方向に沿ってそれぞれ延出するとともに第1方向に沿って間隔をおいて隣接する第4信号配線及び第5信号配線と、前記第4信号配線と前記第5信号配線との間に位置し前記第3信号配線の直上を通り第2方向に沿って延出した第1電極と、を備えた第1基板と、前記第1信号配線、前記第2信号配線、前記第4信号配線、及び、前記第5信号配線によって区画された領域において前記第3信号配線と前記第1電極との交差部に対向する位置を取り囲む第1開口部を備えたカラーフィルタと、前記第1電極を挟んだ両側で前記第1電極の延出方向と略平行な方向に沿って延出した第2電極と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。前記第3信号配線は、前記第1信号配線と前記第2信号配線との略中間に位置し、前記カラーフィルタは、前記第1信号配線、前記第2信号配線、前記第4信号配線、及び、前記第5信号配線によって区画された領域においてドーナツ状に形成されたことを特徴とする請求項6に記載の液晶表示装置。前記第3信号配線は、前記第1信号配線よりも前記第2信号配線の側に偏在し、前記カラーフィルタは、前記第1信号配線、前記第2信号配線、前記第4信号配線、及び、前記第5信号配線によって区画された領域においてU字状に形成されたことを特徴とする請求項6に記載の液晶表示装置。前記カラーフィルタは、さらに、前記第1信号配線と前記第4信号配線及び前記第5信号配線との交差部、及び、前記第2信号配線と前記第4信号配線及び前記第5信号配線との交差部にそれぞれ対向する位置を取り囲む第2開口部を備えたことを特徴とする請求項6乃至8のいずれか1項に記載の液晶表示装置。さらに、前記第1基板の外面に配置され第1吸収軸を有する第1偏光板と、前記第2基板の外面に配置され前記第1吸収軸とクロスニコルの位置関係にある第2吸収軸を有する第2偏光板と、を備え、前記第1吸収軸は、前記第1電極の延出方向と略平行であるまたは略直交することを特徴とする請求項1乃至9のいずれか1項に記載の液晶表示装置。本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。本実施形態によれば、第1方向に沿ってそれぞれ延出するとともに第1方向に交差する第2方向に沿って間隔をおいて隣接する第1信号配線及び第2信号配線と、第2方向に沿って延出した第3信号配線と、前記第3信号配線と第1方向に沿って間隔をおいて隣接し前記第2信号配線の直上を通り第2方向に沿って延出した第1電極と、を備えた第1基板と、前記第2信号配線と前記第3信号配線との第1交差部から第1方向及び第2方向とは異なる方向に延出したカラーフィルタと、前記第1電極を挟んだ両側で前記第1電極の延出方向と略平行な方向に沿って延出した第2電極と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。本実施形態によれば、第1方向に沿ってそれぞれ延出するとともに第1方向に交差する第2方向に沿って間隔をおいて配置された第1信号配線及び第2信号配線と、前記第1信号配線と前記第2信号配線との間に位置し第1方向に沿って延出した第3信号配線と、第2方向に沿ってそれぞれ延出するとともに第1方向に沿って間隔をおいて隣接する第4信号配線及び第5信号配線と、前記第4信号配線と前記第5信号配線との間に位置し前記第3信号配線の直上を通り第2方向に沿って延出した第1電極と、を備えた第1基板と、前記第1信号配線、前記第2信号配線、前記第4信号配線、及び、前記第5信号配線によって区画された領域において前記第3信号配線と前記第1電極との交差部に対向する位置を取り囲む第1開口部を備えたカラーフィルタと、前記第1電極を挟んだ両側で前記第1電極の延出方向と略平行な方向に沿って延出した第2電極と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている但し、m及びnは正の整数である。液晶表示パネルLPNは、アクティブエリアACTにおいて、n本のゲート配線GG1~Gn、n本の補助容量線CC1~Cn、m本のソース配線SS1~Smなどを備えている。ゲート配線G及び補助容量線Cは、例えば、第1方向Xに沿って略直線的に延出した信号配線に相当する。これらのゲート配線G及び補助容量線Cは、第1方向Xに交差する第2方向Yに沿って間隔をおいて隣接し、交互に並列配置されている。ここでは、第1方向Xと第2方向Yとは互いに略直交している。ソース配線Sは、ゲート配線G及び補助容量線Cと交差している。ソース配線Sは、第2方向Yに沿って略直線的に延出した信号配線に相当する。なお、ゲート配線G、補助容量線C、及び、ソース配線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。各画素PXは、スイッチング素子SW、画素電極PE、共通電極CEなどを備えている。保持容量Csは、例えば補助容量線Cと画素電極PEとの間に形成される。補助容量線Cは、補助容量電圧が印加される電圧印加部VCSと電気的に接続されている。なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で共通電極CEの少なくとも一部が対向基板CTに形成された構成であり、これらの画素電極PEと共通電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと共通電極CEとの間に形成される電界は、第1方向Xと第2方向Yとで規定されるX-Y平面あるいは基板主面に対してわずかに傾いた斜め電界あるいは、基板主面にほぼ平行な横電界である。スイッチング素子SWは、例えば、nチャネル薄膜トランジスタTFTによって構成されている。このスイッチング素子SWは、ゲート配線G及びソース配線Sと電気的に接続されている。このようなスイッチング素子SWは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子SWの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。画素電極PEは、各画素PXに配置され、スイッチング素子SWに電気的に接続されている。共通電極CEは、液晶層LQを介して複数の画素PXの画素電極PEに対して共通に配置されている。このような画素電極PE及び共通電極CEは、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。アレイ基板ARは、共通電極CEに電圧を印加するための給電部VSを備えている。この給電部VSは、例えば、アクティブエリアACTの外側に形成されている。共通電極CEは、アクティブエリアACTの外側に引き出され、図示しない導電部材を介して、給電部VSと電気的に接続されている。図2は、図1に示したアレイ基板ARを対向基板側から見たときの一画素PXの構造例を概略的に示す平面図である。ここでは、X-Y平面における平面図を示している。アレイ基板ARは、ゲート配線G1、ゲート配線G2、補助容量線C1、ソース配線S1、ソース配線S2、スイッチング素子SW、画素電極PE、第1配向膜AL1などを備えている。図示した例では、アレイ基板ARは、さらに、共通電極CEの一部を備えている。図示した例では、画素PXは、破線で示したように、第1方向Xに沿った長さが第2方向Yに沿った長さよりも短い長方形状である。ゲート配線G1及びゲート配線G2は、第2方向Yに沿って間隔をおいて配置され、それぞれ第1方向Xに沿って延出している。補助容量線C1は、ゲート配線G1とゲート配線G2との間に位置し、第1方向Xに沿って延出している。ソース配線S1及びソース配線S2は、第1方向Xに沿って間隔をおいて隣接し、第2方向Yに沿って延出している。図示した画素PXにおいて、ソース配線S1は左側端部に配置され、ソース配線S2は右側端部に配置されている。厳密には、ソース配線S1は当該画素PXとその左側に隣接する画素との境界に跨って配置され、ソース配線S2は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。また、画素PXにおいて、ゲート配線G1は上側端部に配置され、ゲート配線G2は下側端部に配置されている。厳密には、ゲート配線G1は当該画素PXとその上側に隣接する画素との境界に跨って配置され、ゲート配線G2は当該画素PXとその下側に隣接する画素との境界に跨って配置されている。補助容量線C1は、例えば、ゲート配線G1とゲート配線G2との略中間に位置している。つまり、補助容量線C1は、ゲート配線G1と第2方向Yに沿って間隔をおいて隣接するとともに、ゲート配線G2と第2方向Yに沿って間隔をおいて隣接しており、補助容量線C1とゲート配線G1との第2方向Yに沿った間隔は、補助容量線C1とゲート配線G2との第2方向Yに沿った間隔と略同等である。画素電極PEは、隣接するソース配線S1とソース配線S2との間に配置されている。また、この画素電極PEは、補助容量線C1の直上を通りゲート配線G1とゲート配線G2との間に位置している。スイッチング素子SWは、図示した例では、ゲート配線G1及びソース配線S1に電気的に接続されている。このスイッチング素子SWは、ゲート配線G1とソース配線S1の交点に設けられている。スイッチング素子SWのゲート電極WGはゲート配線G1と電気的に接続され、ソース電極WSはソース配線S1と電気的に接続され、ソース配線S1及び補助容量線C1に沿って延長されたドレイン配線に接続されたドレイン電極WDは補助容量線C1と重なる領域に形成されたコンタクトホールCHを介して画素電極PEと電気的に接続されている。このようなスイッチング素子SWは、ソース配線S1及び補助容量線C1と重なる領域に設けられ、ソース配線S1及び補助容量線C1と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。画素電極PEは、互いに電気的に接続された主画素電極PA及び副画素電極PBを備えている。主画素電極PAは、副画素電極PBから画素PXの上側端部付近及び下側端部付近まで第2方向Yに沿って直線的に延出している。このような主画素電極PAは、第1方向Xに沿って略同一の幅を有する帯状に形成されている。副画素電極PBは、補助容量線C1と重なる領域に位置し、コンタクトホールCHを介してスイッチング素子SWと電気的に接続されている。この副画素電極PBは、第1方向Xに沿って主画素電極PAの幅よりも幅広に形成されている。また、この副画素電極PBは、補助容量線C1とソース配線S1とが交差する交差部CR1と、補助容量線C1とソース配線S2とが交差する交差部CR2との間に位置している。なお、これらの交差部CR1及び交差部CR2は、図中の斜線で示した領域である。このような画素電極PEは、ソース配線S1とソース配線S2との略中間の位置、つまり、画素PXの中央に配置されている。換言すると、ソース配線S1及びソース配線S2は、画素電極PEを挟んだ両側に位置している。ソース配線S1と主画素電極PAとの第1方向Xに沿った間隔は、ソース配線S2と主画素電極PAとの第1方向Xに沿った間隔と略同等である。共通電極CEは、アレイ基板ARに第1主共通電極CA1及び第1副共通電極CB1を備えている。これらの第1主共通電極CA1及び第1副共通電極CB1は、互いに電気的に接続されている。第1主共通電極CA1は、X-Y平面内において、主画素電極PAを挟んだ両側で主画素電極PAの延出方向と略平行な第2方向Yに沿って直線的に延出している。あるいは、第1主共通電極CA1は、ソース配線Sとそれぞれ対向するとともに主画素電極PAの延出方向と略平行に延出している。このような第1主共通電極CA1は、第1方向Xに沿って略同一の幅を有する帯状に形成されている。また、このような第1主共通電極CA1は、副画素電極PBを挟む両側で途切れている。つまり、第1主共通電極CA1は、交差部CR1及び交差部CR2で途切れている。図示した例では、第1主共通電極CA1は、第1方向Xに間隔をおいて2本平行に並んでおり、画素PXの左右両端部にそれぞれ配置されている。以下では、これらの第1主共通電極CA1を区別するために、図中の左側の第1主共通電極をCAL1と称し、図中の右側の第1主共通電極をCAR1と称する。第1主共通電極CAL1は、交差部CR1で途切れ、その他の位置ではソース配線S1と対向している。第1主共通電極CAR1は、交差部CR2で途切れ、その他の位置ではソース配線S2と対向している。画素PXにおいて、第1主共通電極CAL1は左側端部に配置され、第1主共通電極CAR1は右側端部に配置されている。厳密には、第1主共通電極CAL1は当該画素PXとその左側に隣接する画素との境界に跨って配置され、第1主共通電極CAR1は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。第1副共通電極CB1は、X-Y平面内において、画素電極PEを挟んだ両側で副画素電極PBの延出方向と略平行な第1方向Xに沿って直線的に延出している。あるいは、第1副共通電極CB1は、ゲート配線Gとそれぞれ対向するとともに副画素電極PBの延出方向と略平行に延出している。このような第1副共通電極CB1は、帯状に形成されている。第1副共通電極CB1の第2方向Yに沿った幅については、必ずしも一定でなくても良い。また、この第1副共通電極CB1は、第1主共通電極CA1と一体的あるいは連続的に形成され、第1主共通電極CA1と電気的に接続されている。図示した例では、第1副共通電極CB1は、第2方向Yに間隔をおいて2本平行に並んでおり、画素PXの上下両端部にそれぞれ配置されている。以下では、これらの第1副共通電極CB1を区別するために、図中の上側の第1副共通電極をCBU1と称し、図中の下側の第1副共通電極をCBB1と称する。第1副共通電極CBU1は、途中で途切れることなくゲート配線G1と対向している。第1副共通電極CBB1は、途中で途切れることなくゲート配線G2と対向している。画素PXにおいて、第1副共通電極CBU1は上側端部に配置され、第1副共通電極CBB1は下側端部に配置されている。厳密には、第1副共通電極CBU1は当該画素PXとその上側に隣接する画素との境界に跨って配置され、第1副共通電極CBB1は当該画素PXとその下側に隣接する画素との境界に跨って配置されている。画素電極PEと共通電極CEとの位置関係に着目すると、以下の関係が言える。X-Y平面内において、主画素電極PAと第1主共通電極CA1とは、第1方向Xに沿って交互に配置されている。これらの主画素電極PAと第1主共通電極CA1とは、互いに略平行に配置されている。このとき、X-Y平面内において、第1主共通電極CA1のいずれも画素電極PEとは重ならない。すなわち、第1方向Xに沿って間隔をおいて隣接する第1主共通電極CAL1及び第1主共通電極CAR1の間には、1本の主画素電極PAが位置している。換言すると、第1主共通電極CAL1及び第1主共通電極CAR1は、主画素電極PAを挟んだ両側に配置されている。このため、第1主共通電極CAL1、主画素電極PA、及び、第1主共通電極CAR1は、第1方向Xに沿ってこの順に配置されている。これらの主画素電極PAと第1主共通電極CA1との第1方向Xに沿った間隔は略一定である。すなわち、第1主共通電極CAL1と主画素電極PAとの第1方向Xに沿った間隔は、第1主共通電極CAR1と主画素電極PAとの第1方向Xに沿った間隔と略同等である。また、X-Y平面内において、副画素電極PBと第1副共通電極CB1とは、第2方向Xに沿って交互に配置されている。これらの副画素電極PBと第1副共通電極CB1とは、互いに略平行に配置されている。このとき、X-Y平面内において、第1副共通電極CB1のいずれも画素電極PEとは重ならない。すなわち、第2方向Yに沿って間隔をおいて隣接する第1副共通電極CBU1及び第1副共通電極CBB1の間には、1本の副画素電極PBが位置している。換言すると、第1副共通電極CBU1及び第1副共通電極CBB1は、副画素電極PBを挟んだ両側に配置されている。このため、第1副共通電極CBB1、副画素電極PB、及び、第1副共通電極CBU1は、第2方向Yに沿ってこの順に配置されている。図3は、図1に示した対向基板CTにおける一画素PXの構造例を概略的に示す平面図である。ここでは、X-Y平面における平面図を示している。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板に備えられた画素電極PEと、第1主共通電極CA1及び第1副共通電極CB1とを破線で示している。共通電極CEは、対向基板CTに第2主共通電極CA2及び第2副共通電極CB2を備えている。これらの第2主共通電極CA2及び第2副共通電極CB2は、互いに電気的に接続されている。また、これらの第2主共通電極CA2及び第2副共通電極CB2は、例えば、アクティブエリアの外側などにおいて、アレイ基板に備えられた第1主共通電極CA1及び第1副共通電極CB1と電気的に接続されている。第2主共通電極CA2は、X-Y平面内において、主画素電極PAを挟んだ両側で主画素電極PAの延出方向と略平行な第2方向Yに沿って直線的に延出している。あるいは、第2主共通電極CA2は、第1主共通電極CA1とそれぞれ対向するとともに主画素電極PAの延出方向と略平行に延出している。このような第2主共通電極CA2は、第1方向Xに沿って略同一の幅を有する帯状に形成されている。図示した例では、第2主共通電極CA2は、第1方向Xに間隔をおいて2本平行に並んでおり、画素PXの左右両端部にそれぞれ配置されている。以下では、これらの第2主共通電極CA2を区別するために、図中の左側の第2主共通電極をCAL2と称し、図中の右側の第2主共通電極をCAR2と称する。第2主共通電極CAL2は、途中で途切れることなく第1主共通電極CAL1と対向している。第2主共通電極CAR2は、途中で途切れることなく第1主共通電極CAR1と対向している。画素PXにおいて、第2主共通電極CAL2は左側端部に配置され、第2主共通電極CAR2は右側端部に配置されている。厳密には、第2主共通電極CAL2は当該画素PXとその左側に隣接する画素との境界に跨って配置され、第2主共通電極CAR2は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。第2副共通電極CB2は、X-Y平面内において、画素電極PEを挟んだ両側で副画素電極PBの延出方向と略平行な第1方向Xに沿って直線的に延出している。あるいは、第2副共通電極CB2は、第1副共通電極CB1とそれぞれ対向するとともに副画素電極PBの延出方向と略平行に延出している。このような第2副共通電極CB2は、第2方向Yに沿って略同一の幅を有する帯状に形成されている。また、この第2副共通電極CB2は、第2主共通電極CA2と一体的あるいは連続的に形成され、第2主共通電極CA2と電気的に接続されている。つまり、対向基板CTにおいては、共通電極CEは格子状に形成されている。図示した例では、第2副共通電極CB2は、第2方向Yに間隔をおいて2本平行に並んでおり、画素PXの上下両端部にそれぞれ配置されている。以下では、これらの第2副共通電極CB2を区別するために、図中の上側の第2副共通電極をCBU2と称し、図中の下側の第2副共通電極をCBB2と称する。第2副共通電極CBU2は、途中で途切れることなく第1副共通電極CBU1と対向している。第2副共通電極CBB2は、途中で途切れることなく第1副共通電極CBB2と対向している。画素PXにおいて、第2副共通電極CBU2は上側端部に配置され、第2副共通電極CBB2は下側端部に配置されている。厳密には、第2副共通電極CBU2は当該画素PXとその上側に隣接する画素との境界に跨って配置され、第2副共通電極CBB2は当該画素PXとその下側に隣接する画素との境界に跨って配置されている。図4は、図2のA-A線で切断した液晶表示パネルLPNの断面構造を概略的に示す断面図である。図5は、図2のB-B線で切断した液晶表示パネルLPNの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。液晶表示パネルLPNを構成するアレイ基板ARの背面側には、バックライト4が配置されている。バックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオードLEDを利用したものや冷陰極管CCFLを利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。アレイ基板ARは、光透過性を有する第1絶縁基板10を用いて形成されている。このアレイ基板ARは、第1絶縁基板10の内側においてゲート配線G1、ゲート配線G2、補助容量線C1、ソース配線S1、ソース配線S2、画素電極PE、共通電極CE、第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、第1配向膜AL1などを備えている。ゲート配線G1、ゲート配線G2、及び、補助容量線C1は、第1絶縁膜11の上に形成され、第2絶縁膜12によって覆われている。ソース配線S1及びソース配線S2は、第2絶縁膜12の上に形成され、第3絶縁膜13によって覆われている。つまり、第2絶縁膜12は、ゲート配線G1、ゲート配線G2、補助容量線C1と、ソース配線S1、ソース配線S2との間の層間絶縁膜に相当する。画素電極PEの主画素電極PAや、共通電極CEの第1主共通電極CAL1、第1主共通電極CAR1、第1副共通電極CBB1などは、同一絶縁膜の上面、すなわち、第3絶縁膜13の上面に形成されているが、それぞれ離間している。主画素電極PAは、隣接するソース配線S1及びソース配線S2のそれぞれの直上の位置よりもそれらの内側に位置している。第1主共通電極CAL1は、ソース配線S1の直上に位置している。第1主共通電極CAR1は、ソース配線S2の直上に位置している。第1副共通電極CBB1は、ゲート配線G2の直上に位置している。図示しない第1副共通電極CBU1は、ゲート配線G1の直上に位置している。第1配向膜AL1は、アレイ基板ARの対向基板CTと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第1配向膜AL1は、画素電極PEの主画素電極PAや共通電極CEの第1主共通電極CAL1、第1主共通電極CAR1、第1副共通電極CBB1などを覆っており、第3絶縁膜13の上にも配置されている。このような第1配向膜AL1は、水平配向性を示す材料によって形成されている。対向基板CTは、光透過性を有する第2絶縁基板20を用いて形成されている。この対向基板CTは、第2絶縁基板20の内側、つまり、アレイ基板ARと対向する側においてブラックマトリクスBM、カラーフィルタCF、オーバーコート層OC、共通電極CE、第2配向膜AL2などを備えている。ブラックマトリクスBMは、各画素PXを区画する。すなわち、ブラックマトリクスBMは、ソース配線S、ゲート配線G、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここに示した例では、ブラックマトリクスBMは、ソース配線S1及びソース配線S2の上方に位置し第2方向Yに沿って延出した部分と、ゲート配線G2及び図示しないゲート配線G1の上方に位置し第1方向Xに沿って延出した部分を備えている。このブラックマトリクスBMは、第2絶縁基板20のアレイ基板ARに対向する内面20Aに配置されている。カラーフィルタCFは、各画素PXに対応して配置されている。すなわち、カラーフィルタCFは、第2絶縁基板20の内面20AにおいてブラックマトリクスBMによって区画された内側に配置されるとともに、その一部がブラックマトリクスBMに乗り上げている。第1方向Xに隣接する画素PXにそれぞれ配置されたカラーフィルタCFは、互いに色が異なる。例えば、カラーフィルタCFは、赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。これらのカラーフィルタCF同士の境界は、ブラックマトリクスBMと重なる位置にある。オーバーコート層OCは、カラーフィルタCFを覆っている。このオーバーコート層OCは、カラーフィルタCFの表面の凹凸の影響を緩和する。共通電極の第2主共通電極CAL2、第2主共通電極CAR2、第2副共通電極CBB2などは、オーバーコート層OCのアレイ基板ARと対向する側に形成され、いずれもブラックマトリクスBMの直下に位置している。第2主共通電極CAL2は、第1主共通電極CAL1の直上に位置している。第2主共通電極CAR2は、第1主共通電極CAR1の直上に位置している。第2副共通電極CBB2は、第1副共通電極CBB1の直上に位置している。図示しない第2副共通電極CBU2は、第1副共通電極CBU1の直上に位置している。第1主共通電極CAL1及び第2主共通電極CAL2と主画素電極PAとの間の領域、及び、第1主共通電極CAR1及び第2主共通電極CAR2と主画素電極PAとの間の領域は、いずれも光が透過可能な透過領域に相当する。第2配向膜AL2は、対向基板CTのアレイ基板ARと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第2配向膜AL2は、共通電極CEの第2主共通電極CAL2、第2主共通電極CAR2、第2副共通電極CBB2やオーバーコート層OCなどを覆っている。このような第2配向膜AL2は、水平配向性を示す材料によって形成されている。これらの第1配向膜AL1及び第2配向膜AL2には、液晶層LQの液晶分子を初期配向させるための配向処理例えば、ラビング処理や光配向処理がなされている。第1配向膜AL1が液晶分子を初期配向させる第1配向処理方向PD1、及び、第2配向膜AL2が液晶分子を初期配向させる第2配向処理方向PD2は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第1配向処理方向PD1及び第2配向処理方向PD2は、図3に示したように、X-Y平面内において、第2方向Yと略平行であって、同じ向きである。上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば2~7μmのセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で、アクティブエリアACTの外側のシール材によって貼り合わせられている。液晶層LQは、アレイ基板ARと対向基板CTとの間に形成されたセルギャップに保持され、第1配向膜AL1と第2配向膜AL2との間に配置されている。このような液晶層LQは、例えば、誘電率異方性が正ポジ型の液晶材料によって構成されている。アレイ基板ARの外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面10Bには、第1光学素子OD1が接着剤などにより貼付されている。この第1光学素子OD1は、液晶表示パネルLPNのバックライト4と対向する側に位置しており、バックライト4から液晶表示パネルLPNに入射する入射光の偏光状態を制御する。この第1光学素子OD1は、第1偏光軸あるいは第1吸収軸AX1を有する第1偏光板PL1を含んでいる。なお、第1偏光板PL1と第1絶縁基板10との間に位相差板などの他の光学素子が配置されても良い。対向基板CTの外面、つまり、対向基板CTを構成する第2絶縁基板20の外面20Bには、第2光学素子OD2が接着剤などにより貼付されている。この第2光学素子OD2は、液晶表示パネルLPNの表示面側に位置しており、液晶表示パネルLPNから出射した出射光の偏光状態を制御する。この第2光学素子OD2は、第2偏光軸あるいは第2吸収軸AX2を有する第2偏光板PL2を含んでいる。なお、第2偏光板PL2と第2絶縁基板20との間に位相差板などの他の光学素子が配置されていても良い。第1偏光板PL1の第1偏光軸AX1と、第2偏光板PL2の第2偏光軸AX2とは、略直交する位置関係クロスニコルにある。このとき、一方の偏光板は、例えば、その偏光軸が主画素電極PAあるいは主共通電極CAの延出方向と略平行または略直交するように配置されている。つまり、主画素電極PAあるいは主共通電極CAの延出方向が第2方向Yである場合、一方の偏光板の吸収軸は、第2方向Yと略平行であるつまり、第1方向Xと略直交する、あるいは、第2方向Yと略直交するつまり、第1方向Xと略平行である。あるいは、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第1配向処理方向PD1あるいは第2配向処理方向PD2と平行または直交するように配置されている。初期配向方向が第2方向Yと平行である場合、一方の偏光板の偏光軸は、第2方向Xと平行、あるいは、第1方向Xと平行である。図3において、aで示した例では、第1偏光板PL1は、その第1偏光軸AX1が主画素電極PAの延出方向あるいは液晶分子LMの初期配向方向第2方向Yに対して直交するつまり、第1方向Xに平行となるように配置され、また、第2偏光板PL2は、その第2偏光軸AX2が主画素電極PAの延出方向あるいは液晶分子LMの初期配向方向に対して平行となるつまり、第2方向Yと平行となるように配置されている。また、図3において、bで示した例では、第2偏光板PL2は、その第2偏光軸AX2が主画素電極PAの延出方向あるいは液晶分子LMの初期配向方向第2方向Yに対して直交するつまり、第1方向Xに平行となるように配置され、また、第1偏光板PL1は、その第1偏光軸AX1が主画素電極PAの延出方向あるいは液晶分子LMの初期配向方向に対して平行となるつまり、第2方向Yと平行となるように配置されている。次に、上記構成の液晶表示パネルLPNの動作について、図2乃至図5を参照しながら説明する。すなわち、液晶層LQに電圧が印加されていない状態、つまり、画素電極PEと共通電極CEとの間に電位差あるいは電界が形成されていない状態OFF時には、液晶層LQの液晶分子LMは、その長軸が第1配向膜AL1の第1配向処理方向PD1及び第2配向膜AL2の第2配向処理方向PD2を向くように配向している。このようなOFF時が初期配向状態に相当し、OFF時の液晶分子LMの配向方向が初期配向方向に相当する。なお、厳密には、液晶分子LMは、X-Y平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子LMの初期配向方向とは、OFF時の液晶分子LMの長軸をX-Y平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子LMは、X-Y平面に平行に配向しているものとし、X-Y平面と平行な面内で回転するものとして説明する。ここでは、第1配向処理方向PD1及び第2配向処理方向PD2は、ともに第2方向Yと略平行な方向である。OFF時においては、液晶分子LMは、図3に破線で示したように、その長軸が第2方向Yと略平行な方向に初期配向する。つまり、液晶分子LMの初期配向方向は、主画素電極PAあるいは主共通電極CAの延出方向である第2方向Yと平行あるいは、第2方向Yに対して0°である。図示した例のように、第1配向処理方向PD1及び第2配向処理方向PD2が平行且つ同じ向きである場合、液晶層LQの断面において、液晶分子LMは、液晶層LQの中間部付近で略水平プレチルト角が略ゼロに配向し、ここを境界として第1配向膜AL1の近傍及び第2配向膜AL2の近傍において対称となるようなプレチルト角を持って配向するスプレイ配向。ここで、第1配向膜AL1を第1配向処理方向PD1に配向処理した結果、第1配向膜AL1の近傍における液晶分子LMは第1配向処理方向PD1に初期配向され、第2配向膜AL2を第2配向処理方向PD2に配向処理した結果、第2配向膜AL2の近傍における液晶分子LMは第2配向処理方向PD1に初期配向される。そして、第1配向処理方向PD1と第2配向処理方向PD2は互いに平行で且つ同じ向きである場合には、上述のように液晶分子LMはスプレイ配向になり、上記したように液晶層LQの中間部を境界として、アレイ基板AR上の第1配向膜AL1の近傍での液晶分子LMの配向と対向基板CT上の第2配向膜AL2の近傍での液晶分子LMの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第1配向処理方向PD1及び第2配向処理方向PD2が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。なお、第1配向処理方向PD1及び第2配向処理方向PD2が互いに平行且つ逆向きである場合、液晶層LQの断面において、液晶分子LMは、第1配向膜AL1の近傍、第2配向膜AL2の近傍、及び、液晶層LQの中間部において略均一なプレチルト角を持って配向するホモジニアス配向。バックライト4からのバックライト光の一部は、第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光は、第1偏光板PL1の第1吸収軸AX1と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態によって変化するが、OFF時においては、液晶層LQを通過した直線偏光の偏光状態はほとんど変化しない。このため、液晶表示パネルLPNを透過した直線偏光は、第1偏光板PL1に対してクロスニコルの位置関係にある第2偏光板PL2によって吸収される黒表示。一方、液晶層LQに電圧が印加された状態、つまり、画素電極PEと共通電極CEとの間に電位差あるいは電界が形成された状態ON時では、画素電極PEと共通電極CEとの間に基板と略平行な横電界あるいは斜め電界が形成される。液晶分子LMは、電界の影響を受け、その長軸が図中の実線で示したようにX-Y平面と略平行な平面内で回転する。図3に示した例では、画素PXの左下の領域内では、液晶分子LMは、第2方向Yに対して時計回りに回転し図中の左下を向くように配向する。画素PXの左上の領域内では、液晶分子LMは、第2方向Yに対して反時計回りに回転し図中の左上を向くように配向する。画素PXの右下の領域内では、液晶分子LMは、第2方向Yに対して反時計回りに回転し図中の右下を向くように配向する。画素PXの右上の領域内では、液晶分子LMは、第2方向Yに対して時計回りに回転し図中の右上を向くように配向する。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、液晶分子LMの配向方向は、画素電極PEと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素PXには、複数のドメインが形成される。このようなON時には、バックライト4から液晶表示パネルLPNに入射したバックライト光の一部は、第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光は、第1偏光板PL1の第1吸収軸AX1と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態に応じて変化する。例えば、第1方向Xに平行な直線偏光が液晶表示パネルLPNに入射すると、液晶層LQを通過する際に第1方向Xに対して45°-225°方位あるいは135°-315°方位に配向した液晶分子LMによりλ/2の位相差の影響を受ける但し、λは液晶層LQを透過する光の波長である。これにより、液晶層LQを通過した光の偏光状態は、第2方向Yに平行な直線偏光となる。このため、ON時においては、液晶層LQを通過した少なくとも一部の光は、第2偏光板PL2を透過する白表示。上記の通り、本実施形態の構成によれば、一画素内における液晶分子LMの配向方向は主として4方向に分かれる。このような配向を実現するためには、少なくとも画素電極PEに加えて、共通電極CEとして第2主共通電極CAL2及び第2主共通電極CAR2を備えていればよい。つまり、アレイ基板ARに備えられた第1主共通電極CA1及び第1副共通電極CB1、対向基板CTに備えられた第2副共通電極CB2は、他の配線からの電界をシールドしたり、液晶分子LMの配向制御に必要な電界を補強したり、共通電極CEを冗長化したりするものであって、上記のマルチドメインを形成するのに必須ではない。このような構成において、OFF時黒表示、及び、階調表示を行った際の一画素PXの透過率について検討する。図6は、一画素PXにおいて、黒表示、低階調表示、中間調表示、及び、高階調表示白表示を行った際のそれぞれの光の透過状態を示す図である。なお、図中の画素の第2方向Yに沿った長辺のシルエットは、ソース配線S、第1主共通電極CA1及び第2主共通電極CA2、あるいは、ブラックマトリクスBMのシルエットであり、画素の第1方向Xに沿った短辺のシルエットは、ゲート配線G、第1副共通電極CB1及び第2副共通電極CB2、あるいは、ブラックマトリクスBMのシルエットであり、画素中央で交差する十字状のシルエットは、画素電極PE及び補助容量線Cのシルエットである。黒表示の際には、一画素の全体でほとんど光が透過せず、透過率が略ゼロとなる。高階調表示の際には、一画素内の4つの領域において光が透過し、透過率が最大となる。低階調表示の際、及び、中間調表示の際には、高階調表示の際と同様に、一画素内の4つの領域において光が透過するが、画素の中央部、及び、画素のコーナー部に暗部が発生している。しかも、この暗部は、特に、低階調表示の際に広がっていることが分かる。このような暗部は、液晶層LQに液晶分子LMを回転させるのに十分な電界が印加されず、液晶分子LMが初期配向状態を維持しているために生ずるものである。画素の中央部に発生する暗部は、図2を参照すると、補助容量線C1と画素電極PEとの交差部を中心として広がっている。また、画素のコーナー部に発生する暗部は、図2を参照すると、ゲート配線G1とソース配線S1及びソース配線S2との交差部、及び、ゲート配線G2とソース配線S1及びソース配線S2との交差部を中心に広がっている。いずれの暗部も、第2方向Yに延びた多角形状あるいは長円形状楕円形状も含むである。図7は、本実施形態におけるカラーフィルタの形状を概略的に示す平面図である。なお、図中には、画素電極PE、ゲート配線G1、ゲート配線G2、ソース配線S1、ソース配線S2、補助容量線C1を破線で示している。ゲート配線G1及びゲート配線G2、及び、ソース配線S1及びソース配線S2のそれぞれの位置は、ブラックマトリクスが形成される位置と略一致している。図示した例では、緑色画素PXG、赤色画素PXR、及び、青色画素PXBが第1方向Xに沿って順に並んでいる。緑色画素PXGには緑色カラーフィルタCFGが配置され、赤色画素PXRには赤色カラーフィルタCFRが配置され、青色画素PXBには青色カラーフィルタCFBが配置されている。ここでは、赤色画素PXRの赤色カラーフィルタCFRについて説明するが、緑色画素PXGの緑色カラーフィルタCFG及び青色画素PXBの青色カラーフィルタCFBについても同様の構成であるため、説明を省略する。まず、ゲート配線G1、補助容量線C1、ソース配線S1、及び、画素電極PEよりも内側の透過領域赤色画素PXRの左上の領域に着目する。この透過領域において、赤色カラーフィルタCFRは、ソース配線S1と補助容量線C1との交差部CR1から第1方向X及び第2方向Yとは異なる方向、ここでは、第1方向Xに対して0°より大きく90°より小さい範囲θaの方向に延出している。つまり、このような透過領域が略四角形状であるとすると、赤色カラーフィルタCFRは、交差部CR1と、画素電極PEとゲート配線G1とが近接する位置とを結ぶ対角線上に沿って延出している。換言すると、赤色カラーフィルタCFRは、この透過領域において、補助容量線C1と画素電極PEとの交差部CR3に対向する位置を取り囲む開口部AP1を備えている。この開口部AP1は、交差部CR3の面積よりも大きく、交差部CR3を中心として第2方向Yに広がっている。また、赤色カラーフィルタCFRは、ゲート配線G1とソース配線S1との交差部CR41に対向する位置を取り囲む開口部AP21を備えている。この開口部AP21は、交差部CR41の面積よりも大きく、交差部CR41を中心として第1方向X及び第2方向Yに広がっている。つまり、このような透過領域が略四角形状であるとすると、交差部CR3は交差部CR41の対角に位置しており、開口部AP21は透過領域において開口部AP1の対角に位置している。上記の説明では、赤色画素PXRの左上の領域のみに着目したが、他の領域でも同様であり、赤色画素PXRの右上の領域においては、赤色カラーフィルタCFRは、ソース配線S2と補助容量線C1との交差部CR2から第1方向X及び第2方向Yとは異なる方向、ここでは、第1方向Xに対して90°より大きく180°より小さい範囲θbの方向に延出している。赤色画素PXRの右下の領域においては、赤色カラーフィルタCFRは、ソース配線S2と補助容量線C1との交差部CR2から、第1方向Xに対して180°より大きく270°より小さい範囲θcの方向に延出している。赤色画素PXRの左下の領域においては、赤色カラーフィルタCFRは、ソース配線S1と補助容量線C1との交差部CR1から、第1方向Xに対して270°より大きく360°より小さい範囲θdの方向に延出している。ゲート配線G1、ゲート配線G2、ソース配線S1、及び、ソース配線S2によって区画された領域、つまり、一画素単位で見ると、赤色カラーフィルタCFRは、赤色画素PXRの中央部に形成された開口部AP1、及び、4つのコーナー部にそれぞれ形成された開口部AP21~AP24を備えている。開口部AP21~AP24は、略同一形状である。上記の通り、開口部AP1は補助容量線C1と画素電極PEとの交差部CR3に対向する位置を取り囲むように形成され、また、開口部AP21はゲート配線G1とソース配線S1との交差部CR41に対向する位置を取り囲むように形成されている。開口部AP22は、ゲート配線G1とソース配線S2との交差部CR42に対向する位置を取り囲むように形成されている。開口部AP23は、ゲート配線G2とソース配線S2との交差部CR43に対向する位置を取り囲むように形成されている。開口部AP24は、ゲート配線G2とソース配線S1との交差部CR44に対向する位置を取り囲むように形成されている。このため、赤色カラーフィルタCFRは、一画素単位で見ると、ドーナツ状に形成されている。なお、開口部AP1及び開口部AP21~AP24は、図示した例では、第2方向Yに延びた多角形状例えば八角形状であるが、第2方向Yに延びた長円形状あるいは楕円形状であっても良い。あるいは、これらの開口部AP1及び開口部AP21~AP24を規定するエッジは、少なくとも一部が直線状であってもよいし、少なくとも一部が曲線状であっても良い。また、これらの開口部AP1及び開口部AP21~AP24を含む対向基板の断面については図示を省略するが、開口部AP1及び開口部AP21~AP24が形成された箇所は、第2絶縁基板20の内面20AがカラーフィルタCFから露出し、オーバーコート層OCによって覆われている。このような開口部AP1及び開口部AP21~AP24は、図6に示した低階調表示の際に発生する暗部の領域に対応して形成されている。このため、低階調表示の際に、開口部AP1及び開口部AP21~AP24から光抜けが生ずることはほとんどなく、主としてカラーフィルタを介してバックライト光が透過する。したがって、本実施形態のカラーフィルタを適用した場合であっても、低階調表示の際には、赤色画素PXRにおいてはほとんどのバックライト光が赤色カラーフィルタCFRを介して透過し、緑色画素PXGにおいてはほとんどのバックライト光が緑色カラーフィルタCFGを介して透過し、青色画素PXBにおいてはほとんどのバックライト光が青色カラーフィルタCFBを介して透過するため、色純度の低下を抑制することが可能となる。つまり、低階調表示の際には、開口部を有していないカラーフィルタを適用した場合と比較して、略同等の色再現範囲を維持することが可能となる。一方、高階調表示の際には、バックライト光は、カラーフィルタを介して透過するとともに、開口部AP1及び開口部AP21~AP24からも透過する。開口部AP1及び開口部AP21~AP24から透過したバックライト光は、実質的に白色光である。高階調表示の際には、赤色画素PXRにおいては、ほとんどのバックライト光が赤色カラーフィルタCFRを介して透過する一方で、一部のバックライト光が開口部AP1及び開口部AP21~AP24から透過するため、赤色の色純度は低下するものの赤色画素PXRでの輝度を向上することが可能となる。同様に、緑色画素PXGにおいては、ほとんどのバックライト光が緑色カラーフィルタCFGを介して透過する一方で、一部のバックライト光が開口部から透過するため、緑色の色純度は低下するものの緑色画素PXGでの輝度を向上することが可能となる。同様に、青色画素PXBにおいては、ほとんどのバックライト光が青色カラーフィルタCFBを介して透過する一方で、一部のバックライト光が開口部から透過するため、青色の色純度は低下するものの青色画素PXBでの輝度を向上することが可能となる。図8は、各カラーフィルタの分光透過率、及び、開口部での分光透過率の一例を示す図である。赤色カラーフィルタCFRによって得られる分光透過率は、赤色波長λr例えば650nm付近で最大透過率となる。緑色カラーフィルタCFGによって得られる分光透過率は、緑色波長λg例えば550nm付近で最大透過率となる。青色カラーフィルタCFBによって得られる分光透過率は、青色波長λb例えば450nm付近で最大透過率となる。開口部AP1及び開口部AP21~AP24において得られる分光透過率は、白色光の分光透過率に相当する。赤色画素PXRにおいて、低階調表示の際には、赤色カラーフィルタCFRによって得られる分光透過率に即した色が表示され、高階調表示の際には、赤色カラーフィルタCFRによって得られる分光透過率に白色光の分光透過率を加算した色が表示される。同様に、緑色画素PXGにおいては、低階調表示の際には、緑色カラーフィルタCFGによって得られる分光透過率に即した色が表示され、高階調表示の際には、緑色カラーフィルタCFGによって得られる分光透過率に白色光の分光透過率を加算した色が表示される。同様に、青色画素PXBにおいては、低階調表示の際には、青色カラーフィルタCFBによって得られる分光透過率に即した色が表示され、高階調表示の際には、青色カラーフィルタCFBによって得られる分光透過率に白色光の分光透過率を加算した色が表示される。図9は、本実施形態のカラーフィルタを適用した場合の低階調表示の際の色再現範囲及び高階調表示の際の色再現範囲の一例を示す色度図である。なお、ここではCIExy色度図で色再現範囲を示している。低階調表示の際には、赤色画素PXRにおいて赤色カラーフィルタCFRの分光透過率に即した色が表示されるため、高い色純度の赤色が表示され、同様に、緑色画素PXGにおいては高い色純度の緑色が表示され、同様に、青色画素PXBにおいては高い色純度の青色が表示される。このため、低階調表示の際には、比較的広い色再現範囲を得ることが可能となる。一方、高階調表示の際には、赤色画素PXRにおいて赤色カラーフィルタCFRの分光透過率に白色光の分光透過率を加算した色が表示される。つまり、低階調表示の際のような赤色カラーフィルタCFRの分光透過率に即した色と比較して、色度座標が白色側にシフトする。このため、高階調表示の際には、低階調表示の場合よりも赤色の色純度が低下する。同様に、緑色画素PXGにおいて表示される緑色の色度座標も白色側にシフトし、青色画素PXBにおいて表示される青色の色度座標も白色側にシフトする。したがって、高階調表示の際には、低階調表示の際と比較して色再現範囲が小さくなる。しかしながら、このような高階調表示の際には、それぞれの画素においてカラーフィルタを介することなくカラーフィルタの開口部を透過する白色光が表示に寄与する。このため、赤色画素PXR、緑色画素PXG、及び、青色画素PXBのそれぞれにおいて、開口部を有していないカラーフィルタを適用した場合と比較して、高階調表示の際に高い輝度を得ることが可能となる。このような本実施形態によれば、低階調表示の際には光漏れを生ずることなく広い色再現範囲を得ることが可能であり、高階調表示の際には高輝度を得ることが可能となる。したがって、表示品位を向上することが可能となる。また、本実施形態によれば、画素電極PEと共通電極CEとの間の電極間隙において高い透過率を得ることが可能となる。また、一画素あたりの透過率を十分に高くするためには、主画素電極PAと主共通電極CAとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する例えば、主画素電極PAに対して主共通電極CAの配置位置を変更することで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。また、本実施形態によれば、ブラックマトリクスBMと重なる領域では、透過率が十分に低下している。これは、ソース配線Sの直上に位置する共通電極CEの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスBMを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスBMと重なる領域の液晶分子LMがOFF時あるいは黒表示時と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタCFの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。また、アレイ基板ARと対向基板CTとの合わせずれが生じた際に、画素電極PEを挟んだ両側の共通電極CEとの電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素PXに共通に生じるため、画素PX間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ARと対向基板CTとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタCFの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。また、本実施形態によれば、主共通電極CAは、それぞれソース配線Sと対向している。特に、主共通電極CAL及び主共通電極CARがそれぞれソース配線S1及びソース配線S2の直上に配置されている場合には、主共通電極CAL及び主共通電極CARがソース配線S1及びソース配線S2よりも画素電極PE側に配置された場合と比較して、開口部APを拡大することができ、画素PXの透過率を向上することが可能となる。また、主共通電極CAL及び主共通電極CARをそれぞれソース配線S1及びソース配線S2の直上に配置することによって、画素電極PEと主共通電極CAL及び主共通電極CARとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるIPSモード等の利点である広視野角化も維持することが可能となる。また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。また、本実施形態によれば、アレイ基板ARは、画素電極PEを挟んだ両側に位置する第1主共通電極CA1を備えている。この第1主共通電極CA1は、副画素電極PBに隣接する位置で途切れているため、副画素電極PBの第1方向Xに沿った幅が拡大したり、画素PXの第1方向Xに沿った幅が縮小したりした場合であっても、画素電位となる副画素電極PBとコモン電位の第1主共通電極CA1との電極間距離を十分に確保することが可能となる。したがって、画素電極PEと共通電極CEとのショートに起因した表示不良の発生を抑制することが可能となる。また、第1方向Xに沿った画素ピッチを低減した狭画素ピッチに対応することが可能となり、高精細化が可能となる。また、本実施形態によれば、第1主共通電極CA1がソース配線Sと対向するため、ソース配線Sからの不所望な電界を遮蔽することが可能となる。このため、ソース配線Sから液晶層LQに対して不所望なバイアスが印加されることを抑制することができ、クロストーク例えば、当該画素PXが黒を表示する画素電位に設定されている状態で、当該画素PXに接続されたソース配線に白を表示する画素電位が供給されたときに、当該画素PXの一部から光漏れが生じて輝度の上昇を招く現象などの表示不良の発生を抑制することが可能となる。また、本実施形態によれば、第1副共通電極CB1がゲート配線Gと対向するため、ゲート配線Gからの不所望な電界を遮蔽することが可能となる。このため、ゲート配線Gから液晶層LQに対して不所望なバイアスが印加されることを抑制することができ、焼きツキなどの表示不良の発生、さらには、液晶分子の配向不良に起因した光漏れの発生を抑制することが可能となる。また、本実施形態によれば、アレイ基板ARに備えられた第1主共通電極CA1及び第1副共通電極CB1は、互いに電気的に接続され、略格子状に形成されているため、冗長性を向上することが可能となる。また、対向基板CTに備えられた第2主共通電極CA2及び第2副共通電極CB2は、互いに電気的に接続され、格子状に形成されているため、冗長性を向上することが可能となる。したがって、アレイ基板ARに備えられた共通電極CEの一部で断線が発生しり、対向基板CTに備えられた共通電極CEの一部に断線が発生したとしても、各画素PXに安定してコモン電位を供給することが可能となり、表示不良の発生を抑制することが可能となる。なお、上記の例では、液晶分子LMの初期配向方向が第2方向Yと平行である場合について説明したが、液晶分子LMの初期配向方向は、図3に示したように、第2方向Yを斜めに交差する斜め方向Dであっても良い。ここで、第2方向Yに対する初期配向方向Dのなす角度θ1は、0°より大きく45°より小さい角度である。なお、このなす角度θ1については、5°~30°程度、より望ましくは20°以下とすることが液晶分子LMの配向制御の観点で極めて有効である。つまり、液晶分子LMの初期配向方向は、第2方向Yに対して0°乃至20°の範囲内の方向と略平行であることが望ましい。また、上記の例では、液晶層LQが正ポジ型の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層LQは、誘電率異方性が負ネガ型の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ1が45°~90°、望ましくは70°以上とすることが好ましい。なお、ON時においても、画素電極PE上あるいは共通電極CE上では、横電界がほとんど形成されないあるいは、液晶分子LMを駆動するのに十分な電界が形成されないため、液晶分子LMは、OFF時と同様に初期配向方向からほとんど動かない。このため、画素電極PE及び共通電極CEがITOなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ON時において表示にほとんど寄与しない。したがって、画素電極PE及び共通電極CEは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムAl、チタンTi、銀Ag、モリブデンMo、タングステンWなどの不透明な導電材料を用いて形成しても良い。画素電極PE及び共通電極CEの少なくとも一方が上記の不透明な導電材料によって形成された場合、液晶表示パネルLPNに入射した直線偏光は、画素電極PEや共通電極CEのエッジの延出方向と略平行であるあるいは略直交する。また、上記のような不透明な導電材料によって形成されているゲート配線G、補助容量線C、及び、ソース配線Sの延出方向は、液晶表示パネルLPNに入射した直線偏光と略平行であるあるいは略直交する。このため、画素電極PEや共通電極CE、ゲート配線G、補助容量線C、及び、ソース配線Sのエッジで反射された直線偏光は、その偏光面が乱れにくく、偏光子である第1偏光板PL1を透過した際の偏光面を維持することができる。したがって、OFF時において、液晶表示パネルLPNを透過した直線偏光は、検光子である第2偏光板PL2で十分に吸収されるため、光漏れを抑制することが可能となる。つまり、黒表示の際に十分に透過率を低減することができ、コントラスト比の低下を抑制することが可能となる。また、画素電極PEや共通電極CEの周辺での光漏れ対策のためにブラックマトリクスBMの幅を拡張する必要がなく、開口部APの面積の低減、ON時の透過率の低減を抑制することが可能となる。次に、本実施形態の他の構造例について説明する。図10は、本実施形態におけるカラーフィルタの他の形状を概略的に示す平面図である。図中には、画素電極PE、ゲート配線G1、ゲート配線G2、ソース配線S1、ソース配線S2、補助容量線C1を破線で示している。補助容量線C1は、ゲート配線G1の側よりもゲート配線G2の側に偏在している。つまり、補助容量線C1とゲート配線G2との第2方向Yに沿った間隔は、補助容量線C1とゲート配線G1との第2方向Yに沿った間隔よりも小さい。この構造例においては、図7に示した構造例と比較して、カラーフィルタに形成される開口部の位置が相違している。その他については、図7に示した構造例と同様であり、同一の参照符号を付して詳細な説明を省略する。ここでは、赤色画素PXRの構造について説明するが、緑色画素PXG及び青色画素PXBについても同様であるため、説明を省略する。ゲート配線G1、ゲート配線G2、ソース配線S1、及び、ソース配線S2によって区画される赤色画素PXRにおいて、補助容量線C1はゲート配線G2に近接し、画素電極PEは、補助容量線C1と対向する副画素電極PB及びこの副画素電極PBからゲート配線G1に向かって直線的に延出した帯状の主画素電極PAを備えている。このような赤色画素PXRには、赤色カラーフィルタCFRが配置されている。まず、ゲート配線G1、補助容量線C1、ソース配線S1、及び、画素電極PEよりも内側の透過領域赤色画素PXRの左上の領域に着目する。この透過領域において、赤色カラーフィルタCFRは、ソース配線S1と補助容量線C1との交差部CR1から第1方向X及び第2方向Yとは異なる方向、ここでは、第1方向Xに対して0°より大きく90°より小さい範囲θaの方向に延出している。つまり、このような透過領域が略四角形状であるとすると、赤色カラーフィルタCFRは、交差部CR1と、主画素電極PAとゲート配線G1とが近接する位置とを結ぶ対角線上に沿って延出している。換言すると、赤色カラーフィルタCFRは、この透過領域において、補助容量線C1と画素電極PEとの交差部CR3に対向する位置を取り囲む開口部AP1を備えている。この開口部AP1は、交差部CR3の面積よりも大きく、交差部CR3からゲート配線G1に向かって第2方向Yに広がっている。また、赤色カラーフィルタCFRは、ゲート配線G1とソース配線S1との交差部CR41に対向する位置を取り囲む開口部AP21を備えている。この開口部AP21は、交差部CR41の面積よりも大きく、交差部CR41を中心として第1方向X及び第2方向Yに広がっている。つまり、このような透過領域が略四角形状であるとすると、交差部CR3は交差部CR41の対角に位置しており、開口部AP21は透過領域において開口部AP1の対角に位置している。上記の説明では、赤色画素PXRの左上の領域のみに着目したが、他の領域でも同様であり、赤色画素PXRの右上の領域においては、赤色カラーフィルタCFRは、ソース配線S2と補助容量線C1との交差部CR2から第1方向X及び第2方向Yとは異なる方向、ここでは、第1方向Xに対して90°より大きく180°より小さい範囲θbの方向に延出している。ゲート配線G1、ゲート配線G2、ソース配線S1、及び、ソース配線S2によって区画された領域、つまり、一画素単位で見ると、赤色カラーフィルタCFRは、赤色画素PXRの中央部からゲート配線G2の側に向かって形成された開口部AP1、及び、2つのコーナー部にそれぞれ形成された開口部AP21及び開口部AP22を備えている。開口部AP21及び開口部AP22は、略同一形状である。上記の通り、開口部AP1は補助容量線C1と画素電極PEとの交差部CR3に対向する位置を取り囲むように形成され、また、開口部AP21はゲート配線G1とソース配線S1との交差部CR41に対向する位置を取り囲むように形成されている。開口部AP22は、ゲート配線G1とソース配線S2との交差部CR42に対向する位置を取り囲むように形成されている。このため、赤色カラーフィルタCFRは、一画素単位で見ると、U字状厳密には上下反転したU字状に形成されている。なお、開口部AP1及び開口部AP21~AP22は、図示した例では、多角形状であるが、この例に限らない。このような開口部AP1及び開口部AP21~AP22は、図7に示した構造例と同様に、低階調表示の際に発生する暗部の領域に対応して形成されている。このような構造例においても、低階調表示の際には、開口部AP1及び開口部AP21~AP22から光抜けが生ずることはほとんどなく、広い色再現範囲を得ることが可能となる。また、高階調表示の際には、高輝度を得ることが可能となる。上述の2つの構造例においては、例えば、主画素電極PAと副画素電極PBの交差する部分は、一画素内の他の部分と比較して電界に対して液晶分子が応答し難い部分である。このため、主画素電極PAと副画素電極PBの交差する部分は他の部分と比較して輝度の低下する部分になる。しかしながら、上記構造例のように液晶分子の応答し難い部分にカラーフィルタを配置せず代わりに透明な部分、あるいは、着色しない無色の部分、あるいは、開口部を配置することにより、低階調から高諧調にかけて輝度の向上を図ることができる。なお、本実施形態において、画素PXの構造は、上記の例に限定されるものではない。上記の例では、副画素電極PBの直下に補助容量線が配置された構成について説明したが、副画素電極PBの直下には、ゲート配線が配置されても良い。また、補助容量線の配置位置は画素の略中央でなくても良いし、ゲート配線の配置位置は画素の上側端部あるいは下側端部でなくてもよい。上記の例では、画素電極PEが主画素電極PA及び副画素電極PBを備えた場合について説明したが、画素電極PEは、スイッチング素子SWと電気的に接続可能であれば、副画素電極PBを備えていなくても良い。上記の例では、主画素電極PAの延出方向が第2方向Yである場合について説明したが、主画素電極PAは第1方向Xに沿って延出していても良い。この場合には、主共通電極CAの延出方向は第1方向Xとなる。また、この場合、上記の例と同様に第1方向Xに沿った第1配線がゲート配線Gであれば、主共通電極CAはゲート配線Gと対向するが、第1方向Xに沿った第1配線がソース配線Sであり第2方向Yに沿った第2配線がゲート配線Gであれば、主共通電極CAはソース配線Sと対向する。上記の例では、第1電極として主画素電極PAを含む画素電極PEに対して、この第1電極の両側に位置する第2電極として主共通電極CAを含む共通電極CEを設けた場合について説明したが、第1電極として主共通電極CAを含む共通電極CEに対して、この第1電極の両側に位置する第2電極として主画素電極PAを含む画素電極PEを設けても良い。以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。