電源の電圧状況を検出する方法であって、電源の第1の状況に関連する第1の電圧を前記電源が有することに応答して、沈降状態と開放状態との間で状態を変化させるように、前記電源に通信可能に結合される容量性要素を構成することと、前記容量性要素の前記状態から生成される電圧スパイクを検出するために、検出器を前記容量性要素と通信状態に配置すること、とを含み、前記電圧スパイクに応答して前記電源が前記第1の状況にあることを示すために前記検出器が信号を生成する、方法。請求項1に記載の方法であって、前記第1の状況が過電圧状況であり、前記容量性要素が、前記電源が前記第1の電圧を有することに応答して、前記沈降状態にあるように構成される、方法。請求項2に記載の方法であって、前記容量性要素が、前記電源の電圧が所望の電圧範囲内にあるときに前記開放状態にあるように構成される、方法。請求項1に記載の方法であって、前記第1の状況が不足電圧状況であり、前記容量性要素が、前記電源が前記第1の電圧を有することに応答して、前記開放状態にあるように構成される、方法。請求項4に記載の方法であって、前記容量性要素が、前記電源の電圧が所望の電圧範囲内にあるときに前記沈降状態にあるように構成される、方法。請求項1に記載の方法であって、前記容量性要素の沈降が、可動プレートが固定プレートに係合することを含み、前記固定プレートが、前記可動プレートによって係合されるべき表面上に配置される隔離層を有する、方法。請求項1に記載の方法であって、前記電源が、複数のセルを有するバッテリパック、1つ又は複数のスーパーキャパシタ、又は1つ又は複数の燃料セル、の少なくとも1つを含む、方法。請求項1に記載の方法であって、前記容量性要素が、チューニング可能なマイクロエレクトロメカニカルシステムMEMSキャパシタを含む、方法。電源の電圧状況を検出するための電源監視装置であって、前記電源に通信可能に結合される容量性要素であって、前記電源が前記電源の第1の状況に関連する第1の電圧を有することに応答して、沈降状態と開放状態との間で状態を変化させるように構成される、前記容量性要素と、前記容量性要素の前記状態変化から生成される電圧スパイクを検出するために、前記容量性要素に通信可能に結合される検出器と、前記電圧スパイクに応答して前記電源が前記第1の状況にあることを示すために信号を生成する信号生成器と、を含む、電源監視装置。請求項9に記載の電源監視装置であって、前記容量性要素が、チューニング可能なマイクロエレクトロメカニカルシステムキャパシタを含む、電源監視装置。電源の電圧状況を検出する電源監視装置であって、前記電源が無故障状況にあるとき、第1の固定プレートから第1の距離分離されるべき第1の可動プレートを有する、前記電源に通信可能に結合される第1のキャパシタであって、前記電源の過電圧状況に応答して、前記第1の可動プレートが、前記第1の固定プレートの第1の隔離層の上に沈降する、前記第1のキャパシタと、前記第1の可動プレートが前記第1の固定プレートの前記隔離層の上に沈降することを検出することに応答して第1の故障信号を生成するように、前記第1のキャパシタに通信可能に結合される第1の検出器回路と、前記電源が無故障状況にあるとき、第2の固定プレートの隔離層に係合する第2の可動プレートを有する、前記電源に通信可能に結合される第2のキャパシタであって、前記第2の可動プレートが、前記電源の不足電圧状況に応答して、前記第2の固定プレートの前記隔離層から係合解除する、前記第2のキャパシタと、前記第2の可動プレートが前記第2の固定プレートから係合解除することを検出することに応答して第2の故障信号を生成するように、前記第2のキャパシタに通信可能に結合される第2の検出器回路と、を含む、電源監視装置。請求項11に記載の電源監視装置であって、前記第1の可動プレートが、前記過電圧状況からの復帰に応答して、前記第1の固定プレートの前記隔離層から係合解除するように構成される、電源監視装置。請求項12に記載の電源監視装置であって、前記第2の可動プレートが、前記不足電圧状況からの復帰に応答して前記第2の固定プレートの前記隔離層に係合するように構成される、電源監視装置。本明細書で説明される例示の方法及び装置は、電源が例えば、過電圧状況、不足電圧状況、又は所定の範囲外であると判定される任意の電圧状況等の故障状況で動作する時点を検出することが可能である。過電圧状況とは、電源が適正に動作するとみなされる電圧範囲の上限を上回る電圧を電源が有することを指す。不足電圧状況とは、電源が適正に動作するとみなされる電圧範囲の下限を下回る電圧を電源が有することを指す。電源が適正に動作するとみなされる電圧範囲は、本明細書では所望の電圧範囲と称することもある。所望の電圧範囲は、例えば、電源の製造者、又は電源が実装される回路又はデバイスの設計者によって定義されうる。過電圧状況を定義する所望の電圧範囲の上限は、本明細書では過電圧閾値と称することもある。不足電圧状況を定義する所望の電圧範囲の下限は、本明細書では不足電圧閾値と称することもある。全般的に、本明細書で説明される例示の方法及び装置は、監視される電源が故障状況で動作する時点を検出するためにチューニング可能なMEMSマイクロエレクトロメカニカルシステムキャパシタを使用する。後で詳しく説明するように、本明細書で説明される例示のMEMSキャパシタは、監視される電源内のそれぞれ過電圧状況又は不足電圧状況に応答して、復帰可能な方式で沈降collapse及び/又は開放openするように、チューニングされる。また、本明細書で説明される例示のMEMSキャパシタは、電源がそれぞれ過電圧状況又は不足電圧状況から復帰することに応答して、再び開放又は再び閉鎖するようにチューニングされる。本明細書で説明される例示のMEMSキャパシタの、沈降、開放、再開放、及び再閉鎖は、監視される電源の動作状況を示す1つ又は複数の信号を生成する。これらの信号は、例えば、電源、及び/又は電源に関連する例えば、電力供給を受ける回路要素及びデバイスを保護する等の様々な方式に使用されうる。マイクロワット規模で電力を消費するCMOS相補型金属酸化物半導体デバイスを用いる監視装置のような以前の電源監視システムと比較すると、本明細書で説明される例示の方法及び装置は、1つ又は複数のキャパシタの漏れに限定されるゼロ電流消費を提供しうる。また、本明細書で説明される例示の電源監視装置は、例えば、CMOS回路要素を用いる監視装置等の以前の監視装置に比べて、より高い電圧に耐えうる。より高い電圧ブレークダウンレベルで電源を監視するこの機能は、例えば、数百のセルが直列に使用されるハイブリッド電気自動車で用いられるマルチセルバッテリパックで、特に有利である。更に、本明細書で説明される例示のMEMSキャパシタは、付加的な電力を消費することなく、電源監視装置に対してヒステリシスを提供する。これに比べて、CMOS回路要素を用いるような以前のシステムは、付加的な電力を消費する付加的なヒステリシス回路要素を必要とする。開示例の付加的又は代替的な利点及び便益は、図1~図5、及び対応する本明細書の説明から明らかになる。図1は、過電圧状況及びそこからの復帰について、例示の電源102を監視するように構成される例示の電源監視装置100の概略図である。図2は、不足電圧状況及びそこからの復帰について、例示の電源102を監視するように構成される例示の電源監視装置200の概略図である。以下で詳しく説明するように、図1の例示の電源監視装置100及び図2の例示の電源監視装置200は、電源102に関連する所望の電圧範囲全体を監視するように、共に用いられうる。図1及び図2に示す例では、電源102はバッテリである。しかしながら、本明細書で説明される例示の方法及び装置は、別のタイプの電源及び2つ以上のバッテリ又はセルを含む電源を監視するために用いることもできる。図1の例示の電源監視装置100は、例示の電源102の電圧VCELLが電源102のために特定される所望の電圧範囲の過電圧閾値を超える時点を検出するように構成される。図示された例では、所望の電圧範囲は、例示の電源102がそれ自体及び関連するデバイス又は回路要素のいずれにも損傷を起こすことなく適正に動作しうる電圧を含むものと定義される。図1の例示の電源監視装置100はレジスタ106に直列に結合されるチューニング可能なMEMSキャパシタ104を含む。図1の例示の電源監視装置100はシュミットトリガ108及びラッチ110も含む。全般的に、キャパシタ104、レジスタ106、シュミットトリガ108、及びラッチ110は、協働して、電源102の動作状況を示す出力112を生成する。VCELLの関数として変動するキャパシタンスCVを有する例示のキャパシタ104は、電源102に通信可能に結合される。図1の例示のキャパシタ104は、キャパシタ104のプレートが、電源102に関連する過電圧閾値をVCELLが超えることに応答して、非破壊的及び復帰可能な方式で沈降するように、チューニング又は構成される。このような沈降を起こすキャパシタ104に印加される電圧は、本明細書ではプルイン電圧と称する。例示のキャパシタ104を、過電圧閾値に対応するプルイン電圧を有するようにチューニングすることは、後で図3に関連して詳しく説明する。所望の電圧範囲内での電源102の動作の間、キャパシタ104のプレートは開放である。従って電源102が所望の電圧範囲内で動作しているとき、シュミットトリガ108への入力は論理高である。VCELLが過電圧閾値を超えることに応答して、キャパシタ104が沈降すると、シュミットトリガ108の入力において、負方向スパイクが生成される。シュミットトリガ108は、このスパイクを、クリーンな負方向エッジに変換し、それをラッチ110へ出力する。図1に図示された例では、ラッチ110の出力112は初期的に論理高に設定される。シュミットトリガ108が負方向エッジをラッチ110へ送ると、ラッチ110がリセットされる。図1に図示された例では、ラッチ110のリセットは、出力112に、電源102の電圧が過電圧閾値を超えたことを示すようにさせる。出力112は、電源102及び/又は任意の関連する回路要素を損傷誤動作等から保護するために、任意の適切な方式で用いられうる。例えば、出力112はディスエーブル信号として電源102へ送り返されうる。それに加えて又はその代わりに、出力112は、例えば、電源102及び/又は電源102の動作の影響を受けうる任意の関連する回路要素をディスエーブルすることが可能な、図8に関連して後述する例示のコンピュータ800のプロセッサ812のような、コントローラ又はプロセッサへ送られうる。幾つかの例では、電源102をディスエーブルする代わりに電源102の動作を制限又は限定するために出力112が用いられうる。過電圧状況の検出に起因して、一定の期間、電源102がディスエーブル又は制限される間、VCELLは低下し、想定外の状況がなければ、最終的に所望の電圧範囲に戻る。即ち、VCELLが過電圧閾値を下回って低下する。図1の例示のキャパシタ104は、過電圧閾値を下回る或る値までVCELLが低下することに応答して、キャパシタ104のプレートが上述の沈降状態から再び開放するように、チューニングされる。過電圧閾値を下回る値は、電源監視装置100にヒステリシスを導入するように選択される。この値は、本明細書では、プルアウト電圧と称する。従って、図1の例示の電源監視装置100のヒステリシスは、キャパシタ104のプルイン電圧とキャパシタ104のプルアウト電圧との間の差に実質的に等しい。例示のキャパシタ104の特定のプルアウト電圧へのチューニングは、後で図3に関連して詳しく説明する。VCELLがキャパシタ104のプルアウト電圧に到達することに応答して、例示のキャパシタ104のプレートが再び開放すると、シュミットトリガ108の入力において、正方向スパイクが生成される。シュミットトリガ108がそのスパイクをクリーンな正方向エッジに変換し、それをラッチ110へ出力する。過電圧状況に応答してラッチ110が事前にリセットされている場合、シュミットトリガ108によって生成された正方向エッジに応答して、ラッチ110が設定される。例示のラッチ110が設定されると、VCELLが所望の電圧範囲に戻った又は復帰したことを示すように、出力112が論理高に戻される。出力112は、過電圧状況によって事前にディスエーブル又は制限された電源102及び/又は任意の関連する回路要素の動作を起動又は制限解除するために、任意の適切な方式で用いられうる。例えば、出力112は、イネーブル信号として電源102へ送り返されうる。それに加えて又はその代わりに、出力112は、電源102及び/又は電源102の動作の影響を受けうる任意の関連する回路要素をイネーブル又は制限解除することが可能な、例えば、図8に関連して後述する例示のコンピュータ800のプロセッサ812のような、コントローラ又はプロセッサへ送られうる。図2の例示の電源監視装置200は、VCELLが電源102のために特定される所望の電圧範囲の不足電圧閾値を下回って低下する時点を検出するように構成される。以下の説明によって示されるように、図2の例示の電源監視装置200は、図1の例示の電源監視装置100とは、類似しているが逆の方式で動作する。図2の例示の電源監視装置200はレジスタ206に直列に結合されるチューニング可能なMEMSキャパシタ204を含む。また、図2の例示の電源監視装置200は、シュミットトリガ208及びラッチ210も含む。全般的に、キャパシタ204、レジスタ206、シュミットトリガ208、及びラッチ210が、協働して、電源102の動作状況を示す出力212を生成する。VCELLの関数として変動するキャパシタンスCVを有する例示のキャパシタ204は、電源102に通信可能に結合される。図2の例示のキャパシタ204は、VCELLが所望の電圧範囲内であるときに、キャパシタ204のプレートが非破壊的及び復帰可能な方式で沈降されるようにチューニング又は構成される。また、図2の例示のキャパシタ204は、電源102に関連する不足電圧閾値を下回ってVCELLが低下することに応答して、キャパシタ204のプレートが開放するようにチューニングされる。上述のように、キャパシタ204に印加され、プレートを開放させる電圧は、本明細書では、プルアウト電圧と称する。例示のキャパシタ204を、不足電圧閾値に対応するプルアウト電圧を有するようにチューニングすることは、後で図3に関連して詳しく説明する。電源102の動作が所望の電圧範囲内の間は、キャパシタ104のプレートは沈降されるので、電源102が所望の電圧範囲内で動作しているとき、シュミットトリガ208への入力は論理低である。VCELLが不足電圧閾値を下回って低下することに応答してキャパシタ204が開放すると、シュミットトリガ208の入力において正方向スパイクが生成される。シュミットトリガ208は、このスパイクをクリーンな正方向エッジに変換し、それをラッチ210へ出力する。図2に示された例では、ラッチ210の出力212は、初期的に論理低に設定される。シュミットトリガ208が正方向エッジをラッチ210へ送ると、電源102の電圧が不足電圧閾値を下回って低下したことを示すように、ラッチ210の出力212がトグルされる。出力212は、電源102及び/又は任意の関連する回路要素を、損傷誤動作等から保護するように、任意の適切な方式で用いられうる。例えば、出力212は、ディスエーブル信号として電源102に送り返されうる。それに加えて又はその代わりに、出力212は、電源102及び/又は電源102の動作の影響を受けうる任意の関連する回路要素をディスエーブルすることが可能な、例えば図8に関連して後述する例示のコンピュータ800のプロセッサ812のような、コントローラ又はプロセッサへ送られうる。幾つかの例では、電源102をディスエーブルする代わりに電源102の動作を制限又は限定するために出力212が用いられうる。不足電圧状況の検出に起因して、一定の期間、電源102がディスエーブル又は制限される間、VCELLは上昇し、想定外の状況がなければ、最終的に所望の電圧範囲に戻る。即ち、VCELLが不足電圧閾値を超える。図2の例示のキャパシタ204は、VCELLが不足電圧閾値を上回る或る値を超えることに応答して、キャパシタ204のプレートが上述の開放状態から再び沈降するように、チューニングされる。不足電圧閾値を上回る値は、電源監視装置200へヒステリシスを導入するように選択される。上述のように、その値は、本明細書ではプルイン電圧と称する。従って、図1の例示の電源監視装置200のヒステリシスは、キャパシタ204のプルアウト電圧とキャパシタ204のプルイン電圧との間の差に実質的に等しい。例示のキャパシタ204を特定のプルイン電圧にチューニングすることは、後で図3に関連して詳しく説明する。キャパシタ204のプルイン電圧にVCELLが到達することに応答して、例示のキャパシタ204のプレートが再び沈降すると、シュミットトリガ208の入力において、負方向スパイクが生成される。シュミットトリガ208は、このスパイクをクリーンな負方向エッジに変換し、それをラッチ210へ出力する。クリーンな負方向エッジは、VCELLが所望の電圧範囲に戻った又は復帰したことを示すように、ラッチ210の出力212をトグルする。出力212は、不足電圧状況により事前にディスエーブル又は制限された電源102及び/又は任意の関連する回路要素の動作を起動又は制限解除するように、任意の適切な方式で用いられうる。例えば、出力212は、イネーブル信号として電源102に送り返されうる。それに加えて又はその代わりに、出力212は、電源102及び/又は電源102の動作の影響を受けうる任意の回路要素をイネーブル又は制限解除することが可能な、例えば図8に関連して後述する例示のコンピュータ800のプロセッサ812のような、コントローラ又はプロセッサへ送られうる。シュミットトリガ108-b、ラッチ110-b、及び出力112-bの構成を、本明細書では検出器回路と称することもある。この構成は、電源102の故障状況及びそこからの復帰を示すために、キャパシタ104及び204によって生成される電圧スパイクを検出し、対応する出力112及び212を生成することが可能な任意の適切な回路、デバイス、及び/又は構成によって実装されうる。本明細書で説明される電源監視装置を実装する例示の方式が、図1及び図2に示されているが、図1及び図2に示される要素、プロセス及び/又はデバイスの1つ又は複数は、任意の他の方法で組合せ、分割、再配置、省略、削除、及び/又は実装されてもよい。また、図1及び図2の例示のキャパシタ104、204、例示のレジスタ106、206、例示のシュミットトリガ108、208、例示のラッチ110、210、及び/又は、より全般的には例示の電源監視装置100及び200は、ハードウェア、ソフトウェア、ファームウェア、及び/又はハードウェア、ソフトウェア、及び/又はファームウェアの任意の組合せによって実装されてもよい。このように、例えば、図1及び図2の、例示のキャパシタ104、204、例示のレジスタ106、206、例示のシュミットトリガ108、208、例示のラッチ110、210、及び/又は、より全般的には例示の電源監視装置100及び200の任意ものは、1つ又は複数の、回路、プログラマブルプロセッサ、特定用途向け集積回路ASIC、プログラマブル論理デバイスPLD及び/又はフィールドプログラマブル論理デバイスFPLD等によって実装されてもよい。添付の装置の請求項のいずれかが純粋にソフトウェア及び/又はファームウェア実装をカバーするように読まれる場合、図1及び図2の少なくとも1つの、例示のキャパシタ104、204、例示のレジスタ106、206、例示のシュミットトリガ108、208、例示のラッチ110、210、及び/又は、より全般的には、例示の電源監視装置100及び200が、それらのソフトウェア及び/又はファームウェアを記憶するメモリ、DVD、CD等のようなコンピュータ可読媒体を含むことを本明細書では明示的に定義される。また更には、図1及び図2の電源監視装置100及び200は、図1及び図2に図示されたものに加えて、又はそれらの代わりに1つ又は複数の、要素、プロセス及び/又はデバイスを含んでもよく、且つ/或いは図示された要素、プロセス、及びデバイスのいずれか又は全てを2つ以上含んでもよい。図3は、図1及び図2の例示のキャパシタ104及び204を実装することが可能な、キャパシタ300の断面図である。上述のように、図1及び図2の例示のMEMSキャパシタ104及び204は、プルイン電圧及びプルアウト電圧を有するようにチューニングされうる。本明細書で説明される方法及び装置に従って、図1及び図2のキャパシタ104及び204は、電源102の故障状況及びそこからの復帰を示すことが可能なプルイン及びプルアウト電圧を有するようにチューニングされる。図3の例示のチューニング可能なキャパシタ300は、可動プレート302及び固定プレート304を含む。プルイン電圧がキャパシタ300に印加されることに応答して、可動プレート302は、参照番号306の矢印が示す方向に、固定プレート304に向って移動する。典型的に、プレート302及び304のそのような沈降は、潜在的にキャパシタ300に損傷を与え得るため、通常は回避される。しかしながら、本明細書で説明される例示の方法及び装置は、故障状況又はそこからの復帰を示す、それぞれ図1及び図2の出力112及び212を生成するために、この沈降を利用する。キャパシタ300への損傷を防止するために、可動プレート302に対向する固定プレート304の表面上に隔離層308が配置される。その結果、プルイン電圧がキャパシタ300に印加されることに応答して可動プレート302が沈降すると、可動プレート302が隔離層308へ押し付けられ、それによって短絡回路等を防止する。キャパシタ300のプルイン電圧及びプルアウト電圧は、キャパシタの寸法及びアスペクトを構成することによってチューニングされうる。キャパシタ300のプルイン電圧は、式1により得られ、キャパシタ104のプルアウト電圧は式2によって得られる。式1:VPULL-IN=x0√8kx0/27εA式2:VPULL-out=x0√2ktISO/εA式1及び式2では、x0は、開放位置の可動プレート302と固定プレート304との間のギャップを表し、tISOは隔離層308の厚みを表し、xは可動プレート302と固定プレート304との間の距離を表し、Aはプレート302及び304の面積を表し、εはプレート302と304との間の誘電率を表し、kは可動プレート302の厚み及びそれに関連する物質定数ヤング率及びポアソン比によるによって決まる可動プレート302のバネ定数を表す。図3に示すように、x’は固定プレート304からの可動プレート302の変移を表し、x^は、正のx方向を示す。図示された例において、tISOは、x0よりも顕著に小さい。プルイン及びプルアウト電圧のための上述の式は、それぞれが独立して制御されうることを示している。例えば、プルイン電圧は、x0を設定又は調整することによってチューニングされ、一方、プルアウト電圧は、tIS0を設定又は調整することによってチューニングされうる。従って、キャパシタ104のためのプルイン及びプルアウト電圧を構成するものが、対応する電源監視装置100又は200のヒステリシスを制御しうる。上述のように、ヒステリシスはキャパシタ104のプルイン電圧とプルアウト電圧との間の差によって定義される。例えば、電源102が、図1の例示のキャパシタ104によって検出されるような過電圧状況から復帰すると、例示のキャパシタ104は過電圧状況に応答して沈降した後そのプルイン電圧が対応する過電圧閾値を下回ってVCELLが低下した後直ちに再び開放することはない。むしろ、図1の例示のキャパシタ104は、例示の電源監視装置100のためのヒステリシスの望ましい量に対応する或る量分プルイン電圧よりも低いプルアウト電圧を有するようにチューニングされる。その結果、例示のキャパシタ104は再開放することなく、従って、ヒステリシスによって定義される量分VCELLが所望の電圧範囲内になるまで、出力112上に復帰信号を生成する。これに類似するが、逆の構成が、図2の例示の電源200及びその例示のキャパシタ204に適用されうる。図4は、VCELLの関数としての、図1、図2、及び/又は図3の例示のキャパシタ104、204、300のプレート302と304との間のギャップ距離xのグラフ400である。グラフ400は、過電圧状況について電源102を監視するように構成される図1の例示のキャパシタ104に対応する第1のグラフ402、及び不足電圧状況について電源102を監視するように構成される図2の例示のキャパシタに対応する第2のグラフ404を含む。第1及び第2のグラフ402及び404は、図1の例示のキャパシタ104と図2の例示のキャパシタ204との間の例示の関係性を示すように図4では縦に並べられる。しかしながら、幾つかの例では、キャパシタ104と204との間でこれに代わる関係性及び/又は構成を含んでも良い。例えば、第1のグラフ402に示されるプルアウト電圧が、第2のグラフ404に示されるプルイン電圧より低い電圧であってもよい。即ち、第1及び第2のグラフ402及び404が、キャパシタ104及び204の開放状態及び沈降状態等の状態変化に対応する部分で重なってもよい。図1の過電圧キャパシタ104に対応する第1のグラフ402については、所望の電圧範囲に存在した後でVCELLがプルイン電圧を超えるときに、xは、ほぼゼロ隔離層308の厚みによって制限されるまで低減される。第1のグラフ402に示されるように、図1のキャパシタ104のプルアウト電圧は、電源102のための所望の電圧範囲の上限に対応する。過電圧状況から復帰すると、プルアウト電圧に到達するまで、xはゼロ付近に留まる。所望の電圧範囲の少なくとも一部について、過電圧状況からの復帰の後、図1の例示のキャパシタ104は沈降されたままである。図1の過電圧キャパシタ104のプルアウト電圧に到達すると、プレート302と304との間の距離は急速に増加する。このように、図1の例示のキャパシタ104のヒステリシスは、図4の第1のグラフ402で参照番号406で示す電圧差によって示される。図2の第2の不足電圧キャパシタ204に対応するグラフ404については、所望の電圧範囲に存在した後に、VCELLがプルアウト電圧に到達すると、xは急速に増加する。第2のグラフ404に示されるように、図2のキャパシタ204のプルイン電圧は、電源102のための所望の電圧範囲の下限に対応する。不足電圧状況から復帰すると、プルイン電圧に到達するまで、xはプレート302及び304の開放に対応するポイントで留まる。所望の電圧範囲の少なくとも一部について、不足電圧状況からの復帰の後、図2の例示のキャパシタ204は開放のままである。図2の不足電圧キャパシタ204のプルイン電圧に到達すると、プレート302と304との距離は急速に減少する。このように、図2の例示のキャパシタ204のヒステリシスは、図4の第2のグラフ404で参照番号408で示す電圧差によって示される。図5は図1の例示の電源監視装置100を実装するためのフローチャートである。図6は図2の例示の電源監視装置200を実装するためのフローチャートである。幾つかの例では、図5及び/又は図6の例示のフローチャートの1つ又は複数のプロセス又は要素が、機械可読命令を用いて実行されてもよい。そのような例では、機械可読命令は、図8に関連して後述する、例示の例示のコンピュータ800のプロセッサ812等の、プロセッサによる実行のためのプログラムを含む。プログラムは、CD-ROM、フロッピーディスク、ハードドライブ、デジタルバーサタイルディスクDVD、又はプロセッサ812に関連するメモリ等の、コンピュータ可読媒体上に記憶されたソフトウェアで具現化されてもよいが、全体のプログラム及び/又はその一部分は、代替的に、プロセッサ812以外のデバイスによって実行されてもよく、及び/又はファームウェア又は専用のハードウェアによって具現化されてもよい。また、例示のプログラムを図5及び図6に示されるフローチャートに関連して説明するが、例示の電源監視装置100及び/又は200を実装するために、多くの他の方法が代替的に用いられうる。例えば、ブロックの実行順序を変更してもよく、及び/又は説明された幾つかのブロックの変更、削除、又は組合せを行ってもよい。上述のように、図5及び図6の例示のプロセスは、ハードディスクドライブ、フラッシュメモリ、リードオンリーメモリROM、コンパクトディスクCD、デジタルバーサタイルディスクDVD、キャッシュ、ランダムアクセスメモリRAM、及び/又は、情報を任意の期間例えば、長期の間、永久的に、短期間、一時的なバッファリングの間、及び/又は情報のキャッシングの間記憶する任意の他の記憶媒体、のような有形コンピュータ可読媒体に記憶されたコード化命令例えば、コンピュータ可読命令を用いて実装してもよい。本明細書で用いられる場合、有形コンピュータ可読媒体という用語は、任意のタイプのコンピュータ可読記憶装置を含んで伝搬信号を含まないとして明示的に定義される。それに加えて又はその代わりに、図5及び図6の例示のプロセスは、ハードディスクドライブ、フラッシュメモリ、リードオンリーメモリ、コンパクトディスク、デジタルバーサタイルディスク、キャッシュ、ランダムアクセスメモリ、及び/又は情報を任意の期間例えば、長期の間、永久的に、短期間、一時的なバッファリングの間、及び/又は情報のキャッシングの間記憶する任意の他の記憶媒体のような、非一時的コンピュータ可読媒体に記憶されたコード化命令例えば、コンピュータ可読を用いて実装されてもよい。本明細書で用いられる場合、非一時的コンピュータ可読媒体という用語は、任意のコンピュータ可読媒体を含み伝搬信号を含まないとして明示的に定義される。図5のフローチャートは、電源102の監視の決定から開始するブロック500。図1の電源102のための過電圧閾値の値が電源102の製造者等によって決定されるブロック501。上述のように、過電圧閾値は、電源102が適正に動作しうる所望の電圧範囲の上限を定義する。図1の例示の電源監視装置100は、過電圧閾値を上回ってVCELLが上昇する時点を検出するため専用であるので、キャパシタ104は実質的に過電圧閾値に等しいプルイン電圧を有するようにチューニングされるブロック502。次に、図1に示すように、キャパシタ104を電源102、レジスタ106、シュミットトリガ108、及びラッチ110に通信可能に結合することによって、キャパシタ104は例示の電源監視装置100内に配置されるブロック504。その後電源監視装置100は電源102を継続的に監視しうる。ブロック502で構成されたプルイン電圧に到達する場合、シュミットトリガ108の入力において、負方向スパイクが生成される。シュミットトリガ108の入力に対して、負方向スパイクが提示されるときブロック506、このスパイクはシュミットトリガ108によってクリーンな負方向エッジに変換されるブロック508。そうでない場合、電源監視装置100は電源102の監視を継続するブロック506。再びブロック508を参照すると、シュミットトリガ108によって生成された負方向エッジは、電源102に過電圧状況が発生したことを示す出力112をラッチ110に生成させるブロック510。上述のように、出力112は、過電圧状況から修復及び/又は保護するために図8のプロセッサ812等の任意の適切なデバイスによって用いられうる。電源102でプルアウト電圧に到達するまで、キャパシタ104は沈降されたままになり、従って、出力112は過電圧状況を示したままになる。プルアウト電圧に到達したことに応答して、キャパシタ104は再び開放する。キャパシタ104のその開放がシュミットトリガ108の入力において、正方向スパイクを生成させる。シュミットトリガ108に対してこのようなスパイクが提示されるブロック512と、シュミットトリガ108はそのスパイクをクリーンな正方向エッジに変換するブロック514。そうでない場合、電源監視装置100は、過電圧状況からの復帰について電源102の監視を継続するブロック512。再びブロック512を参照すると、シュミットトリガ108によって生成された正方向エッジは、電源102が過電圧状況から復帰したことを示すように、ラッチ110に出力112をトグルさせるブロック516。上述のように、出力112は、電源102の動作を再びイネーブルにする又は制限解除するように、図8のプロセッサ812のような任意の適切なデバイスによって用いられうる。これで図5の例示のフローチャートは終了するブロック518。図6のフローチャートは、電源102の監視の決定から開始するブロック600。図2の電源102のための不足電圧閾値の値が電源102の製造者等によって決定されるブロック601。上述のように、不足電圧閾値は電源102が適正に動作しうる所望の電圧範囲の下限を定義する。図2の例示の電源監視装置200は、VCELLが不足電圧閾値を下回って低下した時点を検出するため専用であるので、キャパシタ204は実質的に不足電圧閾値に等しいプルアウト電圧を有するようにチューニングされるブロック602。次に、図2に示すように、キャパシタ204を電源102、レジスタ206、シュミットトリガ208、及びラッチ210に通信可能に結合することによって、キャパシタ204は例示の電源監視装置200内に配置されるブロック604。その後電源監視装置200は継続的に電源102を監視することができる。ブロック602において構成されたプルアウト電圧に到達する場合、シュミットトリガ208の入力において、正方向スパイクが生成される。シュミットトリガ208の入力に対して正方向スパイクが提示されるブロック606とき、このスパイクは、シュミットトリガ208によってクリーンな正方向エッジに変換されるブロック608。そうでない場合、電源監視装置200は電源102の監視を継続するブロック606。再びブロック608を参照すると、シュミットトリガ208によって生成された正方向エッジは、電源102で不足電圧状況が発生したことを示す出力212をラッチ210に生成させるブロック610。上述のように、出力212は、不足電圧状況から修復及び/又は保護するために、図8のプロセッサ812等の任意の適切なデバイスによって用いられうる。電源102においてプルイン電圧に到達するまで、キャパシタ204は開放のままになり、従って、出力212は不足電圧状況を示したままになる。プルイン電圧に到達したことに応答して、キャパシタ204は再び沈降する。キャパシタ204のこの再沈降は、シュミットトリガ208の入力において、負方向スパイクを生成する。シュミットトリガ208に対してこのようなスパイクが提示されるブロック612とき、シュミットトリガ208は、このスパイクをクリーンな負方向エッジに変換するブロック614。そうでない場合、電源監視装置200は、不足電圧状況からの復帰について電源102を継続して監視するブロック612。ブロック612を再び参照すると、シュミットトリガ208によって生成された負方向エッジは、電源102が不足電圧状況から復帰したことを示すように、ラッチ210に出力212をトグルさせるブロック616。上述のように、出力212は電源102の動作を再びイネーブルにする又は制限解除するように、図8のプロセッサ812等の任意の適切なデバイスによって用いられうる。これで図6の例示のフローチャートは終了するブロック618。図7は、図1及び図2の例示の電源102を、過電圧状況及び不足電圧状況について監視するように構成される例示の回路700の例示の構成の概略図である。特に、図7の例示の回路700は、並列に結合された、図1の例示の電源監視装置100及び図2の例示の電源監視装置200を含む。その結果、図1の例示の電源監視装置100のキャパシタ104及び図2の例示の電源監視装置200のキャパシタ204は、VCELLの影響を受ける。従って、図1の例示の電源監視装置100及び図2の例示の電源監視装置200は、電源102が過電圧状況にあるのか、不足電圧状況にあるのかを示すように、それぞれ出力112及び212を出力することができる。図7の例示の回路700は、図1の例示の電源監視装置100と図2の例示の電源監視装置200とを組み合わせた例示の構成である。また他の構成及び/又は回路も可能である。図8は、図1及び図2の電源監視装置100を実装するために図5及び/又は図6の命令の少なくとも1つを実行することが可能な例示のコンピュータ800のブロック図である。コンピュータ800は、例えば、サーバ、パーソナルコンピュータ、移動電話例えば、携帯電話、携帯情報端末PDA、インターネットアプライアンス、セットトップボックス、又は任意の他のタイプのコンピューティングデバイスでありうる。この例のコンピュータ800はプロセッサ812を含む。例えば、プロセッサ812は、Pentium登録商標ファミリー、Itanium登録商標ファミリー、又はXScale登録商標ファミリーからの1つ又は複数のIntel登録商標マイクロプロセッサによって実装されうる。いうまでもなく他のファミリーの他のプロセッサも適切である。プロセッサ812は、バス822を介して揮発性メモリ814及び不揮発性メモリ816を含むメインメモリと通信状態にある。揮発性メモリ814は、同期ダイナミックランダムアクセスメモリSDRAM、ダイナミックランダムアクセスメモリDRAM、RAMBUSダイナミックランダムアクセスメモリRDRAM、及び/又は任意の他のタイプのランダムアクセスメモリデバイスによって実装されてもよい。不揮発性メモリ816は、フラッシュメモリ及び/又は任意の他の所望のタイプのメモリデバイスによって実装されてもよい。メインメモリ814、816へのアクセスは、典型的には、メモリコントローラ図示されていないによって制御される。また、コンピュータ800はインタフェース回路824を含む。インタフェース回路824は、Ethernetインタフェース、ユニバーサルシリアルバスUSB、及び/又はPCIエクスプレスインタフェース等の任意のタイプのインタフェース標準によって実装されてもよい。1つ又は複数の入力デバイス826がインタフェース回路824に接続される。入力デバイス826は、ユーザはデータ及びコマンドをプロセッサ812に入力することを可能にする。入力デバイスは、例えば、キーボード、マウス、タッチスクリーン、トラックパッド、トラックボール、Isopoint及び/又は音声認識システムによって実装されうる。1つ又は複数の出力デバイス828もインタフェース回路824に接続される。出力デバイス828は、例えば、表示デバイス例えば、液晶ディスプレイ、陰極線管CRT、プリンタ及び/又はスピーカによって実装されうる。従って、インタフェース回路824は、典型的に、グラフィックドライバカードを含む。また、インタフェース回路824は、ネットワーク826例えば、Ethernet接続、デジタル加入者線DSL、電話線、同軸ケーブル、セルラー電話システム、等を介して外部コンピュータとデータ交換を行うことを推進するための、モデム又はネットワークインタフェースカードのような通信デバイス例えば、リクエストサービサーrequestservicerを含む。また、コンピュータ800は、ソフトウェア及びデータを記憶するための、1つ又は複数の大容量記憶デバイス830を含む。そのような大容量記憶デバイス830の例には、フロッピーディスクドライブ、ハードドライブディスク、コンパクトディスクドライブ、及びデジタルバーサタイルディスクDVDドライブが含まれる。図5及び図6のコード化命令は、大容量記憶デバイス830内、揮発性メモリ814内、不揮発性メモリ816内、及び/又は、CD又はDVDのようなリムーバル記憶媒体上に記憶されてもよい。本発明に関係する分野の当業者にとっては、本発明の請求の範囲内で例示の実施形態及び他の実施形態に多くの変形が可能であることが理解されるであろう。