電力変換回路用電流検出回路であって、サンプルアンドホールド回路と、立ち上がりエッジ検出回路と、立ち下がりエッジ検出回路と、タイミング制御回路と、同期検出回路と、ローパスフィルタとを備え、前記サンプルアンドホールド回路の第1端子は駆動制御トランジスタS2の第3端子と接続され、前記サンプルアンドホールド回路の第2端子は前記タイミング制御回路の第1端子と接続され、前記サンプルアンドホールド回路の第3端子は前記同期検出回路の第1端子と接続され、前記立ち上がりエッジ検出回路の第1端子はメインスイッチS1の第2端子と接続され、前記立ち上がりエッジ検出回路の第2端子は前記タイミング制御回路の第2端子と接続され、前記立ち下がりエッジ検出回路の第1端子はメインスイッチS1の第2端子と接続され、前記立ち下がりエッジ検出回路の第2端子は前記タイミング制御回路の第3端子と接続され、前記タイミング制御回路の第4端子は前記同期検出回路の第2端子と接続され、前記同期検出回路の第3端子は前記ローパスフィルタの第1端子と接続され、前記ローパスフィルタの第2端子は前記電流検出回路の出力端子であることを特徴とする電力変換回路用電流検出回路。請求項1記載の電力変換回路用電流検出回路であって、前記サンプルアンドホールド回路は、FETN1と、インバータINV1と、コンデンサC3と、増幅器A1と、抵抗R3及びR4とを備え、前記FETN1のドレイン電極は前記サンプルアンドホールド回路の第1端子として機能し、前記FETN1のゲート電極は前記インバータINV1の入力端子と接続され、前記FETN1のソース電極は前記コンデンサC3を介して接地され、前記インバータINV1の前記入力端子での信号は前記駆動制御トランジスタS2の前記第1端子での制御信号と同位相であり、前記インバータINV1の前記出力端子は前記サンプルアンドホールド回路の前記第2端子として機能し、前記増幅器A1の非反転入力端子は前記FETN1のソース電極と接続され、前記増幅器A1の反転入力端子は抵抗R3を介して接地され、前記増幅器A1の出力端子は前記抵抗R4を介して前記反転入力端子と接続され、前記サンプルアンドホールド回路の第3端子として機能し、前記メインスイッチS1がオン状態であるとき、前記サンプルアンドホールド回路はサンプルモードであり、入力電流信号に比例する信号を出力し、前記メインスイッチS1がオフにされると、前記サンプルアンドホールド回路はホールドモードに入ることを特徴とする電力変換回路用電流検出回路。請求項1記載の電力変換回路用電流検出回路であって、前記立ち上がりエッジ検出回路は、増幅器A2と、抵抗R5及びR6とを備え、前記抵抗R5の第1端子は前記立ち上がりエッジ検出回路の第1端子として機能し、前記抵抗R5の第2端子は前記抵抗R6を介して接地され、前記増幅器A2の非反転入力端子は前記抵抗R5と前記抵抗R6との間のノードに接続され、前記増幅器A2の反転入力端子は基準電圧端子と接続され、前記増幅器A2の出力端子は前記立ち上がりエッジ検出回路の第2端子として機能し、前記タイミング制御回路の第2端子と接続され、前記立ち上がりエッジ検出回路は前記メインスイッチS1の点で電圧が設定値に達したことを検出すると、前記立ち上がりエッジ検出回路はラッチ回路を動作させ、前記同期検出回路を制御して信号を前記サンプルアンドホールド回路から前記ローパスフィルタに出力することを特徴とする電力変換回路用電流検出回路。請求項1記載の電力変換回路用電流検出回路であって、前記立ち下がりエッジ検出回路は、増幅器A3と、インバータINV2と、FETN2と、コンデンサC4と、クランプ用ツェナーダイオードZ1~Z4と、抵抗R7及びR8とを備え、前記抵抗R7の第1端子は前記立ち下がりエッジ検出回路の第1端子として機能し、前記抵抗R7の第2端子は前記抵抗R8を介して接地され、前記コンデンサC4の第1端子は前記抵抗R7と前記抵抗R8の間のノードと接続され、前記コンデンサC4の第2端子は前記増幅器A3の非反転入力端子と接続され、前記増幅器A3の反転入力端子は基準電圧端子と接続され、前記増幅器A3の出力端子は前記インバータINV2の入力端子と接続され、前記インバータINV2の出力端子は前記立ち下がりエッジ検出回路の第2端子として機能し、前記FETN2のゲート電極とドレイン電極は前記増幅器A3の非反転入力端子と接続され、前記FETN2のソース電極は接地され、前記クランプ用ツェナーダイオードZ1の負極は前記抵抗R7と前記抵抗R8の間のノードと接続され、前記クランプ用ツェナーダイオードZ1の正極は、直列に接続される前記クランプ用ツェナーダイオードZ2と前記クランプ用ツェナーダイオードZ3と前記クランプ用ツェナーダイオードZ4とを介して接地され、前記立ち下がりエッジ検出回路は前記メインスイッチS1の点で電圧の立ち下がりエッジを検出すると、前記立ち下がりエッジ検出回路がラッチをアンロックし、前記同期検出回路をカットオフすることにより、前記ローパスフィルタの入力信号をゼロにすることを特徴とする電力変換回路用電流検出回路。請求項1記載の電力変換回路用電流検出回路であって、前記タイミング制御回路は、DフリップフロップDF1と、DフリップフロップDF2とを備え、前記DフリップフロップDF1のリセット端子は前記タイミング制御回路の第1端子として機能し、前記サンプルアンドホールド回路の第2端子と接続され、前記DフリップフロップDF1のクロック信号端子は前記タイミング制御回路の第3端子として機能し、前記立ち下がりエッジ検出回路の第2端子と接続され、前記DフリップフロップDF1の信号入力端子は電源と接続され、前記DフリップフロップDF1の出力端子は前記DフリップフロップDF2のリセット端子と接続され、前記DフリップフロップDF1の反転出力端子は開放され、前記DフリップフロップDF2のクロック信号端子は前記タイミング制御回路の第2端子として機能し、前記立ち上がりエッジ検出回路の第2端子と接続され、前記DフリップフロップDF2の信号入力端子は電源と接続され、前記DフリップフロップDF2の出力端子は開放され、前記DフリップフロップDF2の反転出力端子は前記タイミング制御回路の第4端子として機能し、前記同期検出回路の第2端子と接続されることを特徴とする電力変換回路用電流検出回路。請求項1記載の電力変換回路用電流検出回路であって、前記同期検出回路は、インバータINV3と、FETN3及びN4とを備え、前記FETN3のドレイン電極は前記同期検出回路の第1端子として機能し、前記サンプルアンドホールド回路の第3端子と接続され、前記FETN3のソース電極は前記FETN4のドレイン電極と接続され、前記FETN3のゲート電極はインバータINV3の出力端子と接続され、前記インバータINV3の入力端子は前記同期検出回路の第2端子として機能し、前記タイミング制御回路の第4端子と接続され、前記FETN4のゲート電極は前記インバータINV3の入力端子と接続され、前記FETN4のソース電極は接地され、前記FETN4のドレイン電極は前記同期検出回路の第3端子として機能し、前記ローパスフィルタの第1端子と接続されることを特徴とする電力変換回路用電流検出回路。請求項1記載の電力変換回路用電流検出回路であって、前記ローパスフィルタの第1端子は前記同期検出回路の第3端子と接続され、前記ローパスフィルタの第2端子は誤差増幅器の入力端子と接続され、前記ローパスフィルタは入力信号をフィルタリングし、DC負荷15の平均出力電流に比例する信号を出力することを特徴とする電力変換回路用電流検出回路。請求項1~7のいずれか一項に記載の電流検出回路を利用する制御回路であって、ピーク-バレー検出回路と、誤差増幅器と、PWMコントローラと、駆動制御回路とをさらに備え、前記電流検出回路の端子Uは前記駆動制御トランジスタS2の第3端子と接続され、前記電流検出回路の端子Dは前記メインスイッチS1の第2端子と接続され、前記電流検出回路の出力端子は前記ローパスフィルタの第2端子として機能し、前記誤差増幅器の入力端子と接続され、前記誤差増幅器の出力端子は前記PWMコントローラと接続され、前記PWMコントローラは前記駆動制御回路と接続され、前記駆動制御回路はまた前記ピーク-バレー検出回路の出力端子と接続され、前記ピーク-バレー検出回路の入力端子は前記メインスイッチS1の第2端子と接続されることを特徴とする制御回路。請求項8記載の制御回路を有する電力変換回路であって、外部AC電源と接続され、前記外部AC電源のノイズを遮断するように構成されたフィルタ回路12と、前記フィルタ回路と接続され、交流を直流に変換するように構成された整流回路13と、コンデンサC1と、インダクタンス又はスイッチングトランスLと、ダイオードD1と、コンデンサC2と、メインスイッチS1と、駆動制御トランジスタS2と、抵抗R2と、制御回路と、補助電源回路とを備える単段電力変換回路14とを備え、前記コンデンサC1の第1端子は前記整流回路及び前記DC負荷の負極と接続され、前記コンデンサC1の第2端子は接地され、前記インダクタンス又はスイッチングトランスLの第1端子は前記DC負荷の負極と接続され、前記インダクタンス又はスイッチングトランスLの第2端子は前記ダイオードD1の正極と接続され、前記ダイオードD1の負極は前記DC負荷の正極と接続され、前記コンデンサC2は前記DC負荷の正極と負極との間に接続され、前記メインスイッチS1の第1端子は前記補助電源回路を介して前記DC負荷の負極と接続され、前記メインスイッチS1の第2端子は前記ダイオードD1の正極と接続され、前記駆動制御トランジスタS2の第1端子は前記制御回路と接続され、前記駆動制御トランジスタS2の第2端子は前記メインスイッチS1の第3端子と接続され、前記駆動制御トランジスタS2の第3端子は前記抵抗R2を介して接地され、また前記制御回路と接続され、前記制御回路はまた前記メインスイッチS1の第2端子と接続され、前記単段電力変換回路は力率を調整するように設計され、前記メインスイッチを介して回路電流を検出することによって演算により出力電流信号を得ることを特徴とする電力変換回路。請求項9記載の電力変換回路であって、前記補助電源回路は、ダイオードD2と、抵抗R1と、コンデンサC6と、電圧安定化トランジスタZ2とを備え、前記ダイオードD2の正極は前記DC負荷の負極と接続され、前記ダイオードD2の負極は、直列に接続される前記抵抗R1と前記コンデンサC6とを介して接地され、前記抵抗R1と前記コンデンサC6との間のノードは前記メインスイッチS1の第1端子と接続され、前記電圧安定化トランジスタZ2の正極は接地され、前記電圧安定化トランジスタZ2の負極は前記メインスイッチS1の第1端子と接続されることを特徴とする電力変換回路。本発明の目的、技術的解決法、及び利点をより明確に理解させるために、本発明がさらに添付図面を参照して実施形態により詳しく説明される。明細書で説明された実施形態は本発明を説明するために提供されただけであり、本発明を限定するものではないということは理解されるべきである。本発明の実施形態では、電力変換回路用電流検出回路が提供される。電流検出回路は、出力電流を検出でき、そして、信頼性が高く、構成が簡易である。図1を参照すると、本発明の電力変換回路は、フィルタ回路12と、整流回路13と、単段電力変換回路14とを備える。フィルタ回路12は、外部AC電源のライブラインLとヌルラインNとの両方に接続される。整流回路13は、フィルタ回路12を介して外部AC電源と接続される。単段電力変換回路14は、整流回路13の正極出力端子とDC負荷15との間に接続される。ここで、整流回路13の正極出力端子とDC負荷15との間のノードがCとして示される。明細書において、フィルタ回路12は当該技術分野において周知のフィルタ回路であり、整流回路13はブリッジ整流回路である。これらは明細書ではこれ以上説明されない。単段電力変換回路14は、コンデンサC1と、インダクタンス又はスイッチングトランスLと、ダイオードD1と、コンデンサC2と、メインスイッチS1と、駆動制御トランジスタS2と、抵抗R2と、制御回路16と、補助電源回路17とを備える。コンデンサC1の第1端子は整流回路13及びDC負荷15の負極と接続され、コンデンサC1の第2端子は接地される。インダクタンス又はスイッチングトランスLの第1端子はDC負荷15の負極と接続され、インダクタンス又はスイッチングトランスLの第2端子はダイオードD1の正極と接続され、ダイオードD1の負極はDC負荷15の正極と接続される。コンデンサC2はDC負荷15の正極と負極との間に接続される。メインスイッチS1の第1端子は補助電源回路17を介してDC負荷15の負極と接続され、メインスイッチS1の第2端子はダイオードD1の正極と接続される。駆動制御トランジスタS2の第1端子は制御回路16の第1端子Hと接続され、駆動制御トランジスタS2の第2端子はメインスイッチS1の第3端子と接続され、駆動制御トランジスタS2の第3端子は抵抗R2を介して接地され、また制御回路16の第2端子Uと接続され、制御回路16の第3端子DはメインスイッチS1の第2端子と接続される。メインスイッチS1と駆動制御トランジスタS2は、Nチャネル電界効果トランジスタである。ここで、メインスイッチS1のドレイン電極とダイオードD1の正極との間のノードがDとしてとして示され、メインスイッチS1のゲート電極と補助電源回路17との間のノードがEとしてとして示され、駆動制御トランジスタS2のドレイン電極とメインスイッチS1のソース電極との間のノードがFとしてとして示される。図2を参照すると、制御回路16は、ピーク-バレー検出回路161と、電流検出回路162と、誤差増幅器Errampと、PWMコントローラU1と、駆動制御回路163とを備える。電流検出回路162の入力端子Uは駆動制御トランジスタS2の第3端子と接続され、電流検出回路162の入力端子DはメインスイッチS1の第2端子と接続され、電流検出回路162の出力端子は誤差増幅器Errampの入力端子と接続される。誤差増幅器Errampの出力端子はPWMコントローラU1と接続され、PWMコントローラU1は駆動制御回路163の第1端子と接続される。駆動制御回路163の第2端子はピーク-バレー検出回路161の出力端子と接続され、駆動制御回路163の第3端子は駆動制御トランジスタS2の第1端子と接続される。ピーク-バレー検出回路161の入力端子はメインスイッチS1の第2端子と接続される。補助電源回路17は、ダイオードD2と、抵抗R1と、コンデンサC6と、電圧安定化トランジスタZ2とを備える。ダイオードD2の正極はDC負荷15の負極と接続され、ダイオードD2の負極は直列に接続される抵抗R1とコンデンサC6とを介して接地される。抵抗R1とコンデンサC6との間のノードはメインスイッチS1の第1端子と接続される。電圧安定化トランジスタZ2の正極は接地され、電圧安定化トランジスタZ2の負極はメインスイッチS1の第1端子と接続される。本発明の電力変換回路の動作プロセスは、以下のように説明される。フィルタ回路12はAC電源のノイズを遮断するように設計され、整流回路13はAC-DC変換を実行するように設計され、単段電力変換回路14は電力変換回路の力率を調整し、出力電流を検出するように設計される。ここで、単段電力変換回路14の補助電源回路17は補助電源を提供するように設計され、制御回路16は、定電流出力制御を達成するように、DC負荷15に出力する出力電流を検出し、かつ、DC負荷15に出力される平均出力電流値を設定された所定の値に調整するように設計される。メインスイッチS1の入力制御端子Eは、電源ONした後、固定レベルにクランプされ、メインスイッチS1のON/OFFは主に、駆動制御トランジスタS2によって制御される。メインスイッチS1がONにスイッチが入れられると、インダクタLの電流が立ち上がる。メインスイッチS1がOFFにスイッチが入れられると、メインスイッチS1とダイオードD1の寄生容量のために、メインスイッチS1の点Dの電圧が次第に0ゼロから立ち上がる電圧0ゼロでスイッチOFF。点Dの電位がDC負荷15の点Kの電位を超えると、ダイオードD1がONにされ、インダクタLの電流がダイオードD1を介してDC負荷15に出力されてピーク値から降下する。一旦、インダクタLの電流が0ゼロに降下すると、メインスイッチS1の点Dの電位はダイオードD1とメインスイッチS1とインダクタLの寄生容量の共鳴効果のために、降下する。しばらくして、ピーク-バレー電圧値はメインスイッチS1の点Dで発生する。ピーク-バレー検出回路161は主に、端子Dでの電圧を検出することにより、単段電力変換回路14のスイッチONモーメントを制御するように設計される。そして、ピーク-バレー電圧値が発生すると、検出された結果を駆動制御回路163に送信し、駆動制御回路163と駆動制御トランジスタS2はメインスイッチS1を駆動し、瞬時にスイッチをONにすることにより、ゼロボルトでスイッチをONにすることを達成し、スイッチング損失を低減する。回路の動作プロセスでは、メインスイッチS1のON時間が増加すると、インダクタLの動作電流と負荷15への電流出力が増加する。メインスイッチS1のON時間が減少すると、インダクタLの動作電流と負荷15への電流出力が減少する。図2を参照すると、制御回路16と単段電力変換回路14は3つの接続ポートD、U及びHを有する。ポートD及びUは制御回路16の2つの入力端子であり、制御回路16は、駆動制御トランジスタS2を制御するように、2つの入力端子からの情報に応じてポートHで制御信号を生成することにより、単段電力変換回路14全体のオペレーションを制御する。制御回路16は、スイッチング回路を制御して、よりよい電源効率と力率を得るように、負荷15への電流出力の情報を取得することが必要である。本発明の電力変換回路は、フィルタ回路12を介してAC電源のノイズを遮断し、整流回路13を介してAC-DC変換を実行し、そして、単段電力変換回路14を介して、出力電流を検出し、力率を調整する。さらに、本発明の電力変換回路は、フューズF1をさらに備える。フューズF1はライブラインLとフィルタ回路12との間に接続される。フューズF1を介して電流があまりにも高い場合、フューズF1が溶け、電力変換回路を保護する。図2を参照すると、さらに、電流検出回路162はサンプルアンドホールド回路1と、立ち上がりエッジ検出回路2と、立ち下がりエッジ検出回路3と、タイミング制御回路4と、同期検出回路5と、ローパスフィルタ6とを備える。サンプルアンドホールド回路1の第1端子S11はノードUと接続され、サンプルアンドホールド回路1の第2端子S12はタイミング制御回路4の第1端子S41と接続され、サンプルアンドホールド回路1の第3端子S13は同期検出回路5の第1端子S51と接続される。立ち上がりエッジ検出回路2の第1端子S21はノードDと接続され、立ち上がりエッジ検出回路2の第2端子S22はタイミング制御回路4の第2端子S42と接続される。立ち下がりエッジ検出回路3の第1端子S31はノードDと接続され、立ち下がりエッジ検出回路3の第2端子S32はタイミング制御回路4の第3端子S43と接続される。タイミング制御回路4の第4端子S44は同期検出回路5の第2端子S52と接続される。同期検出回路5の第3端子S53はローパスフィルタ6の第1端子S61と接続される。ローパスフィルタ6の第2端子S62は誤差増幅器Errampの入力端子と接続される。制御回路16は、DC負荷15に出力される電流平均値を取得し、電流平均値を駆動制御回路163に入力し、そして設定値と比較するように、電流検出回路162によってサンプル抵抗R2を介して電流を検出し、電流信号を処理して、メインスイッチS1のON時間を増加するか減少するかを決定し、その結果、出力電流を設定値に調整する。DC負荷15や入力電圧が変化するか否かにかかわらず、駆動制御回路163は動的にメインスイッチS1のON/OFF時間を調整することができ、DC負荷15から期待電流出力を取得する。図3を参照すると、本発明の好ましい実施形態として、電流検出回路162のサンプルアンドホールド回路1は、NチャネルFETN1と、インバータINV1と、コンデンサC3と、増幅器A1と、抵抗R3及びR4とを備える。NチャネルFETN1のドレイン電極はノードUと接続され、NチャネルFETN1のゲート電極はインバータINV1の入力端子と接続され、NチャネルFETN1のソース電極はコンデンサC3を介して接地される。インバータINV1の入力端子は、制御端子CTLと接続される。増幅器A1の非反転入力端子はNチャネルFETN1のソース電極と接続され、増幅器A1の反転入力端子は抵抗R3を介して接地され、増幅器A1の出力端子は抵抗R4を介して前記反転入力端子と接続される。メインスイッチS1がON状態であるとき、電流サンプルアンドホールド回路1はサンプルモードであり、入力電流信号に比例する信号を出力する。メインスイッチS1がスイッチをOFFに入れられると、電流サンプルアンドホールド回路1はホールドモードに入る。立ち上がりエッジ検出回路2は、増幅器A2と、抵抗R5及びR6とを備える。抵抗R5の一方の端子はノードDと接続され、抵抗R5の他方の端子は抵抗R6を介して接地される。増幅器A2の非反転入力端子は抵抗R5と抵抗R6との間のノードに接続され、増幅器A2の反転入力端子は基準電圧端子VREF2と接続される。立ち上がりエッジ検出回路2はメインスイッチS1の点の電圧が設定値に到達したことを検出すると、立ち上がりエッジ検出回路2はラッチ回路を動作させ、同期検出回路5を制御して信号を電流サンプルアンドホールド回路1からローパスフィルタ6に出力する。立ち下がりエッジ検出回路3は、増幅器A3と、インバータINV2と、NチャネルFETN2と、コンデンサC4と、クランプ用ツェナーダイオードZ1~Z4と、抵抗R7及びR8とを備える。抵抗R7の一方の端子はノードDと接続され、他方の端子は抵抗R8を介して接地される。コンデンサC4の一方の端子は抵抗R7と抵抗R8の間のノードと接続され、コンデンサC4の他方の端子は増幅器A3の非反転入力端子と接続される。増幅器A3の反転入力端子は基準電圧端子VREF1と接続され、増幅器A3の出力端子はインバータINV2の入力端子と接続される。NチャネルFETN2のゲート電極とドレイン電極は増幅器A3の非反転入力端子と接続され、NチャネルFETN2のソース電極は接地される。クランプ用ツェナーダイオードZ1の負極は抵抗R7と抵抗R8の間のノードと接続され、クランプ用ツェナーダイオードZ1の正極は、直列に接続されるクランプ用ツェナーダイオードZ2とクランプ用ツェナーダイオードZ3とクランプ用ツェナーダイオードZ4とを介して接地される。立ち下がりエッジ検出回路3はメインスイッチS1の点で電圧の立ち下がりエッジを検出すると、立ち下がりエッジ検出回路がラッチをアンロックし、同期検出回路5をカットオフすることにより、ローパスフィルタ6の入力信号を0ゼロにする。タイミング制御回路4は、DフリップフロップDF1と、DフリップフロップDF2とを備える。DフリップフロップDF1のクロック信号端子CKは立ち下がりエッジ検出回路3のインバータINV2の出力端子と接続され、DフリップフロップDF1のリセット端子Rはサンプルアンドホールド回路1のインバータINV1の出力端子と接続され、DフリップフロップDF1の信号入力端子Dは電源VDDと接続され、DフリップフロップDF1の出力端子QはDフリップフロップDF2のリセット端子Rと接続され、DフリップフロップDF1の反転出力端子QBは開放される。DフリップフロップDF2の端子CKは立ち上がりエッジ検出回路2の増幅器A2の出力端子と接続され、DフリップフロップDF2の信号入力端子Dは電源VDDと接続され、DフリップフロップDF2の出力端子Qは開放される。同期検出回路5は、インバータINV3と、NチャネルFETN3及びN4とを備える。インバータINV3の入力端子はタイミング制御回路4のDフリップフロップDF2の反転出力端子QBと接続され、インバータINV3の出力端子はNチャネルFETN3のゲート電極と接続される。NチャネルFETN3のドレイン電極はサンプルアンドホールド回路1の増幅器A1の出力端子と接続され、NチャネルFETN3のソース電極はNチャネルFETN4のドレイン電極と接続される。NチャネルFETN4のゲート電極はインバータINV3の入力端子と接続され、NチャネルFETN4のソース電極は接地される。ローパスフィルタ6は、抵抗R9と、コンデンサC5とを備える。抵抗R9の一方の端子は同期検出回路5のNチャネルFETN4のドレイン電極と接続され、抵抗R9の他方の端子はコンデンサC5を介して接地され、また誤差増幅器の入力端子と接続される。ローパスフィルタ6は入力信号をフィルタリングし、DC負荷15から出力される電流平均値に比例する信号を出力する。同時に、図5を参照すると、インダクタLの電流波形はILとして示され、ダイオードD1の電流波形はID1として示され、ノードFの電圧波形はVFとして示され、ノードDの電圧波形はVDとして示され、サンプルアンドホールド回路1の出力信号波形はSHoutとして示され、同期検出回路5の出力信号波形はSynoutとして示され、DフリップフロップDF1の出力端子Qの出力波形はDF1Qとして示され、DフリップフロップDF2の出力端子QBの出力波形はDF2QBとして示される。図5から、DC負荷15に出力される電流平均値IavrがID1の平均値、すなわち、2によって割算され、負荷率dutyratioで乗算されたID1のピーク値と等しいことがわかる。現実の利用の観点から、Iavrに比例する信号のみが要求される。以後、電流検出回路162がこのような信号を取得する方法が、以下のように説明される。メインスイッチS1がONにスイッチが入れられると、ノードUからの信号がサンプルアンドホールド回路1に入力される。メインスイッチS1がON状態であるとき、サンプルアンドホールド回路1はサンプルモードであり、サンプルアンドホールド回路1の出力信号SHoutはインダクタLの電流ILに追随し;同期検出回路5はOFF状態であり、同期検出回路5の出力信号Synoutは低レベルである。メインスイッチS1のON時間の終わりで、ノードFの電圧VFが立ち上がり、メインスイッチS1はOFFにスイッチが入れられ、ノードDで電位VDが立ち上がる。ノードDの電位がノードCの電位に近づくと、インダクタの電流ILがダイオードD1を介してDC負荷15に流される。立ち上がりエッジ検出回路2は動作し、タイミング制御回路4に動作信号を出力する。タイミング制御回路4はサンプルアンドホールド回路1をホールドモードにする。そして、サンプルアンドホールド回路1で保持された電圧はインダクタLの電流のピーク値に比例する。インダクタLの電流のピーク値はダイオードD1の電流のピーク値に等しいので、サンプルアンドホールド回路1の出力SHoutはダイオードD1の電流ID1のピーク値に比例する。インダクタLの電流ILが0ゼロに減少する前は、サンプルアンドホールド回路1がその期間中ホールドモードであるために、この信号は変化がない。この時点で、同期検出回路5はON状態であり、サンプルアンドホールド回路1の出力SHoutは同期検出回路5を介してローパスフィルタ6に出力される。インダクタの電流ILはダイオードD1を介してDC負荷15に流されるので、インダクタLの電流ILは次第に減少する。インダクタLの電流ILが0ゼロに減少すると、ノードDの電位が減少し始める。立ち下がりエッジ検出回路3がノードDの電圧降下信号を検出すると、立ち下がりエッジ検出回路3は動作して、タイミング制御回路4に動作信号を出力し、そして、タイミング制御回路4は同期検出回路5をカットオフし、これによってローパスフィルタ6の入力信号を0ゼロにする。ON-OFF周期では、ローパスフィルタ6に出力される入力信号の平均値はその周期での平均出力電流値に比例する。すなわち、ローパスフィルタは出力電流Iavrの平均値に比例する信号を出力する。ローパスフィルタ6から出力される電圧信号は内部に予め設定された基準値と共に誤差増幅器Errampに送られる。平均出力電流が前記内部に予め設定された基準値より大きい場合、誤差増幅器Errampの出力はPWMコントローラU1を介してメインスイッチS1のON時間をゆっくりと減少する。平均出力電流が前記内部に予め設定された基準値より小さい場合、誤差増幅器Errampの出力はPWMコントローラU1を介してメインスイッチS1のON時間をゆっくりと増加する。最終的に、平均出力電流は前記内部に予め設定された基準値と等しくなるように調整され、これにより定電流出力制御が達成される。メインスイッチS1のOFF時間の終わりで、メインスイッチS1は再度切り替えられ、回路は次の周期に入る。VFが低レベルであるとき、メインスイッチS1はONにスイッチが入れられ、DフリップフロップDF2の端子D2QBは高レベルを出力する。電流サンプル抵抗R2からの信号はサンプルアンドホールド回路1のFETN1に入力される。FETN1のゲート電極に印加される一連の信号はメインスイッチS1の駆動信号と同期する。メインスイッチS1がON状態であるとき、制御端子CTLはVFと反対に高レベルであり、サンプルアンドホールド回路1はサンプルモードである。この時点で、タイミング制御回路4のDフリップフロップDF1の端子D1Qは高レベルを出力し、DフリップフロップDF2の端子D2QBは高レベルを出力し、同期検出回路5のFETN4はONにされて接地し、同期検出回路5のFETN3はOFFにされ、同期検出回路5の出力は0ゼロである。メインスイッチS1のON時間の終わりで、VFは高レベルに変化し、メインスイッチS1はOFFにスイッチが入れられ、制御端子CTLは低レベルに変化し、サンプルアンドホールド回路1はホールドモードに入り、DフリップフロップDF1はリセットされ、DフリップフロップDF1の端子D1Qの出力は低レベルであり、DフリップフロップDF2はリセット状態から解放される。メインスイッチS1がOFFにスイッチが入れられるので、メインスイッチS1の点Dの電位は立ち上がる。点Dでの電位が点Cでの電位に近づくと、立ち上がりエッジ検出回路2は動作し、増幅器A2の出力は増加し、タイミング制御回路4のDフリップフロップDF2を動作させ、端子D2QBの出力は減少し、従って、同期検出回路5のFETN3はONにされ、同期検出回路5のFETN4はOFFにされ、サンプルアンドホールド回路1の出力信号はローパスフィルタ6の入力端子に出力される。この時点で、インダクタLの電流ILはDC負荷15に流され、これにより次第に減少する。図4を参照すると、本発明の好ましい他の実施形態では、電流検出回路162の立ち下がりエッジ検出回路3のNチャネルFETN1はダイオードD3と置き換えられてもよい。ダイオードD3の正極は増幅器A1の非反転入力端子と接続され、ダイオードD3の負極は接地される。本発明の電力変換回路は、フィルタ回路12を介してAC電源のノイズを遮断し、整流回路13を介してAC-DC変換を実行し、力率を調整して、平均出力電流を調整して単段電力変換回路14を介して内部に予め設定された値と等しくし、これにより定電流出力制御を達成する。上述した実施形態は本発明のいくつかの好ましい実施形態だけであり、本発明を制限するものではない。本発明の精神及び本質から逸脱することなく行われる任意の変更、均等な置換、及び改良は、本発明の保護範囲に属するとみなされる。