半導体層に生じた欠陥部を修復する半導体素子の修復方法であって、前記欠陥部を検出する検出工程と、前記半導体層上にレジスト膜を形成する膜形成工程と、検出した前記欠陥部上のレジスト膜が除去されるように、前記半導体層上のレジスト膜をパターニングするパターニング工程と、前記パターニング工程によってパターニングされたレジスト膜をマスクにして半導体層をエッチングするエッチング工程とを包含することを特徴とする半導体素子の修復方法。前記検出工程は、前記半導体素子に電圧を印加して破壊された箇所又は発光した箇所を前記欠陥部として検出することを特徴とする請求項1に記載に半導体素子の修復方法。前記パターニング工程は、前記レジスト膜にレーザ光を照射して、前記レジスト膜をパターニングすることを特徴とする請求項1又は2に記載の半導体素子の修復方法。前記半導体層を形成する半導体層形成工程をさらに包含し、前記半導体層形成工程においては、基板上に形成された前記半導体層上に透明導電膜をさらに形成し、前記半導体層及び前記透明導電膜を、単一のレジスト膜をマスクにしてそれぞれエッチングすることを特徴とする請求項1~3のいずれか1項に記載の半導体素子の修復方法。従来、エレクトロニクス分野において、結晶系薄膜は、薄膜トランジスタの半導体層、結晶系太陽電池の発電層、化合物半導体発光素子等、広くデバイス全般に利用されている。化合物半導体発光素子では、pnジャンクション部に結晶系薄膜が利用されている。化合物半導体発光素子の1つである、窒化ガリウム系化合物半導体発光素子は、直接遷移型の発光素子であるため発光効率が高いこと、窒化ガリウムを中心として窒化インジウムや窒化アルミニウムを加え、それらの比率を変えることなどで青紫色から赤色までの発光が得られること等から注目されている。このようなGaN系化合物半導体発光素子の一例を、図3、4、7及び8に示す。図3及び4において、半導体発光素子100は、サファイア基板101上に、バッファ層102、n-GaN層103、活性化層104、及びp-GaN層105が積層されている。さらにp-GaN層105の上層に、n電極106及びp電極107が積層されている。活性化層104には、バリア層によって挟まれた多数のウエル層からなる多重量子井戸MQW:Multiquantumwell構造が形成されている。また、図7及び8に示す半導体発光素子110においては、図3及び4に示す半導体発光素子100の構成に加えて、さらに透明導電膜121がp-GaN層105とp電極107との間に積層されている。上述したような化合物半導体発光素子は、有機金属気相成長法MOCVD法等を用いたエピタキシャル成長法によって、サファイア基板上にn-GaN層、バッファ層及びp-GaN層を順次形成した後、通常のCVD法及びフォトリソグラフィ法を用いてパターニングすることによって電極及び透明導電膜を順次形成することで製造される。このようなGaN系化合物半導体発光素子をはじめ、各種デバイスを高品質に製造するためには、各層を高精度に形成する必要がある。しかしながら、実際には、製膜工程において層構造の中に欠陥が発生することにより、素子が短絡し、製品の歩留まりが上がらないという課題がある。このような欠陥は、半導体層の製膜不良や、異物混入等が原因で発生するが、完全になくすことは困難であり、素子中に形成された欠陥を除去する方法が求められている。特許文献1では、半導体素子に生じた欠陥を一括して絶縁性材料で埋めることによって、欠陥を除去している。しかしながら、n層とp層とにまたがって生じる欠陥は、p層が積層された時点ですでに生じているため、有効ではない。一方、特許文献2では、半導体素子に生じた欠陥に逆バイアスを印加して破壊することによって、欠陥を検出している。このように検出した欠陥は、一般に、導電膜や絶縁膜に対し、パルスレーザーを照射してパターニングすることによって除去される。具体的には、除去すべき欠陥部分に直接パルスレーザーを照射し、当該領域の導電膜等を除去するが、この場合、加工面において短絡が多く発生するため、修復率が低いという問題がある。本発明は、上記問題点に鑑みてなされたものであり、その目的は、半導体素子において、欠陥が生じていない部分にダメージを与えることなく、半導体素子の欠陥を修復する方法を提供することにある。本発明に係る半導体素子の修復方法は、上記課題を解決するために、半導体層に生じた欠陥部を修復する半導体素子の修復方法であって、前記欠陥部を検出する検出工程と、前記半導体層上にレジスト膜を形成する膜形成工程と、検出した前記欠陥部上のレジスト膜が除去されるように、前記半導体層上のレジスト膜をパターニングするパターニング工程と、前記パターニング工程によってパターニングされたレジスト膜をマスクにして半導体層をエッチングするエッチング工程とを包含することを特徴としている。上記の構成によれば、欠陥部を検出した後、当該欠陥部上のレジスト膜を開口させる。そして、当該レジスト膜をマスクして半導体層をエッチングし、半導体層の欠陥部のみを除去するので、欠陥が生じていない部分にダメージを与えることなく、高い修復率で半導体素子の欠陥を修復することができる。さらに、欠陥部の修復処理に起因する新たな欠陥の発生を防ぐことができる。また、本発明に係る半導体素子の修復方法において、前記検出工程は、前記半導体素子に電圧を印加して破壊された箇所又は発光した箇所を前記欠陥部として検出することが好ましい。これにより、半導体層に生じた欠陥部を検出することができるので、レジスト膜をマスクにしてエッチングにより当該欠陥部を除去し、高い修復率で半導体素子を修復することができる。さらに、本発明に係る半導体素子の修復方法において、前記パターニング工程は、前記レジスト膜にレーザ光を照射して、前記レジスト膜をパターニングすることが好ましい。これにより、欠陥部の除去のためのマスクとなるレジスト膜を形成することができる。また、本発明に係る半導体素子の修復方法は、前記半導体層を形成する半導体層形成工程をさらに包含し、前記半導体層形成工程においては、基板上に形成された半導体層上に透明導電膜をさらに形成し、前記半導体層及び前記透明導電膜を、単一のレジスト膜をマスクにしてそれぞれエッチングすることが好ましい。これにより、半導体層及び透明導電膜のそれぞれのエッチングに対するレジスト膜を形成する必要がなく、一つのレジスト膜を形成すればよいので、レジスト膜形成工程を省略することが可能である。その結果、半導体素子をより短時間かつ低コストに製造することができる。本発明に係る半導体素子の修復方法は、上記課題を解決するために、半導体層に生じた欠陥部を修復する半導体素子の修復方法であって、前記欠陥部を検出する検出工程と、前記半導体層上にレジスト膜を形成する膜形成工程と、検出した前記欠陥部上のレジスト膜が除去されるように、前記半導体層上のレジスト膜をパターニングするパターニング工程と、前記パターニング工程によってパターニングされたレジスト膜をマスクにして半導体層をエッチングするエッチング工程とを包含しているので、半導体素子において、欠陥が生じていない部分にダメージを与えることなく、高い修復率で半導体素子を修復することができる。半導体素子の修復方法本発明の一実施形態に係る半導体素子の修復方法について、図1を参照して以下に説明する。図1は、半導体素子の製造及び本発明に係る半導体素子の修復方法のフローを示す図である。図1において、ステップS1~ステップS5の半導体素子の製造フローについては、後述する。ここでは、ステップS1~ステップS5において製造された半導体素子の修復フローステップS6~ステップS10について説明する。まず、ステップS6の電圧印加工程において、半導体素子に高電圧を印加する。次に、ステップS7の欠陥検出工程において、高電圧の印加により生じた短絡部を欠陥部として検出する。そして、ステップS8のレジスト膜塗布工程において、半導体層上にレジスト膜を塗布する。ステップS8において塗布されたレジスト膜を、ステップS9のパターニング工程においてパターニングし、欠陥部上のレジスト膜を開口させる。さらに、ステップS10において、パターニングされたレジスト膜をマスクにして、半導体層をエッチングし、欠陥部を除去する。次に、図2を参照して、本発明に係る半導体素子10の修復方法の各工程を説明する。図2は、本発明に係る半導体素子10の修復方法の各工程を示す模式図である。図2中aに示すように、半導体素子10においては、基板11上に、バッファ層12、n-GaN層13、活性化層14、及びp-GaN層15がこの順に積層されている。また、n-GaN層13上にn電極16が設けられており、p-GaN層15上にp電極17が設けられている。ここで、n-GaN層13及びp-GaN層15、さらにこれらの層の間に位置する層を併せて半導体層と称する。半導体素子に生じる欠陥は、半導体層を構成する各層の製膜不良等により生じ、このような欠陥が生じた半導体素子に電圧を印加すると、短絡して正常に作動しないため、不良品となってしまう。このような問題を解決するために、本発明においては、製造した半導体素子の欠陥を特定し、欠陥が生じていない半導体層部分にダメージを与えることなく、当該欠陥部分を取り除くことによって、半導体素子を修復する。図2中aに示すように、半導体素子10の半導体層には、欠陥部25が生じている。当該欠陥部25は、上述した図1のステップS6において、半導体素子10に高電圧を印加して短絡した短絡部として検出されたものである。欠陥部25を検出した後、図2中bに示すように、半導体層上にレジスト膜18材料を塗布する。次に、図2中cに示すように、欠陥部25上のレジスト膜18を除去するように、レジスト膜をパターニングする。レジスト膜のパターニングは、レーザ照射装置5からレーザ光4を、欠陥部25上のレジスト膜18に照射することによって行ってもよい。レーザ光4の照射によりレジスト膜18は、図2中dに示すように、欠陥部25上のみが取り除かれて開口するようにパターニングされる。その後、従来公知の方法により、レジスト膜18を現像する図2中e。そして、レジスト膜18をマスクにして半導体層をエッチングし、図2中fに示すように、欠陥部25を取り除く。これにより、半導体素子10を修復することができる。このように、本発明によれば、短絡していない部分の半導体層にダメージを与えることなく、高い修復率で半導体素子10を修復することできる。また、本発明に係る半導体素子10の修復方法によれば、修復処理により半導体素子10に新たな電流リークを発生させることなく修復することができる。したがって、高い修復率で半導体素子を修復することができる。電圧印加工程電圧印加工程では、半導体素子10に電圧を印加する。このとき、例えばpnジャンクションのp側とn側との電位差が500Vとなるように、半導体素子10に高電圧を印加する。pnジャンクション間に欠陥があると、電圧の印加により当該欠陥部分に過剰に電流が流れ、ジャンクション破壊が生じ、短絡する。また、電圧の印加により、欠陥部分が局所的に発光する。検出工程欠陥検出工程では、電圧の印加により生じたジャンクション破壊の破壊痕を、欠陥部25として検出する。ここで、半導体素子10の欠陥部25は、電圧の印加により生じるジャンクション破壊部分、すなわち破壊痕であり、ジャンクション破壊により当該部分において短絡するため、短絡部でもある。ジャンクション破壊部分は、従来公知の欠陥検出装置を用いて特定し、欠陥部25として検出する。また、欠陥検出工程においては、電圧の印加により局所的に発光した箇所を特定することによって、当該箇所を欠陥部25として検出してもよい。例えば、ジャンクション破壊の破壊痕のサイズは、Φ2~10μmであるため、汎用の画像検出装置を用いて検出することが可能である。膜形成工程膜形成工程では、半導体層の上面にポジ型レジスト膜材料を塗布し、レジスト膜18を形成する。レジスト膜材料としては、g、h又はi線で感光する汎用の材料が使用可能である。このようなレジスト膜材料を、一般的な塗布装置を用いて半導体層の上面に塗布して製膜した後、所定温度で仮硬化させる。レジスト膜の膜厚は、半導体層に求める加工深さをエッチングすることに対して必要となる膜厚とすれば良く、例えば硬化後で1μm~5μmとする。また、レジスト膜とその下の半導体層との密着性を確保するために、予め半導体層上にHMDSのような表面処理を行ってもよい。パターニング工程パターニング工程では、膜形成工程において形成したレジスト膜18のパターニングを行う。まず、検出工程で検出した欠陥部25上のレジスト膜18に対して、レジスト膜18が吸収する波長のレーザ照射し、当該領域のレジスト膜を加工除去することによって、レジスト膜18にパターンを形成する。なお、レーザの照射条件については、欠陥部25上のレジスト膜18が完全に除去されるような条件であればよい。レーザ照射強度及び照射回数を増大させる、レジスト膜18が除去されやすくなる。したがって、レーザ照射強度及び照射回数を増大させる方向にレーザ照射条件を変更しても、品質に大きな影響はない。一方、レーザ照射強度及び照射回数を低減させる方向にレーザ照射条件を変更すると、レジスト膜18の残渣が生じる可能性がある。エッチング工程エッチング工程では、パターニング工程においてパターニングしたレジスト膜をマスクにして半導体層をエッチングする。エッチング条件としては、エッチングする半導体層に合わせて、従来公知の条件を採用すればよい。例えば、GaN系化合物半導体層の場合には、塩素系ガスを用いたドライエッチングを採用することができる。なお、エッチングの深さについては、pnジャンクションで短絡した部分を除去すればよく、欠陥の深さ方向の位置に依存しない。したがって、エッチングの深さは、pnジャンクションの厚みが最小であるが、これ以上エッチングしたとしても品質には影響を及ぼさない。以上の工程により、本発明に係る半導体素子の修復方法による、半導体素子10に生じた欠陥の修復が達成される。半導体層形成工程本発明に係る半導体素子の修復方法は、電圧印加工程の前に、半導体層形成工程を包含していてもよい。半導体層形成工程においては、図1に示すステップS1~ステップS5の各工程よって、半導体層を形成する。まず、ステップS1の基板表面処理工程において、基板11の表面を従来公知の方法によって処理する。例えば、基板11上にバッファ層12を形成する。次にバッファ層12上に、n-GaN層13、活性化層14及びp-GaN層15を順に積層し、GaN層半導体層を形成するステップS2。次に、ステップS3の透明導電膜形成工程において、p-GaN層15上に透明導電膜を形成する。そして、ステップS4において、GaN層及び透明導電膜にパターンを形成する。ステップS4は、レジスト膜塗布工程ステップS41、露光工程ステップS42、現像工程ステップS43、及びエッチング工程ステップS44のサブステップを包含している。本実施形態においては、GaN層及び透明導電膜を、単一のレジスト膜をマスクとしてエッチングし、パターン形成する。すなわち、GaN層及び透明導電膜のパターン形成に、同一のレジスト膜を用いている。これにより、GaN層及び透明導電膜のそれぞれにレジスト膜を形成する必要がなく、製造工程を短縮できるので、より短時間かつ低コストで半導体素子を製造することができる。最後に、パターンが形成された透明導電膜又はGaN層上に電極パターンを形成し、n電極16及びp電極17を設けるステップS5ことによって、半導体層を含む半導体素子10を製造することができる。なお、本実施形態ではGaN系化合物半導体素子の修復方法について説明したが、本発明の修復対象は化合物半導体素子に限定されず、薄膜トランジスタにおける半導体層として、結晶シリコン又は酸化物半導体等が修復可能である。また、本発明によれば、太陽電池における発電層の修復が可能であり、シリコン系太陽電池においては、多結晶シリコン層又は単結晶シリコン層が修復可能であり、化合物半導体系太陽電池においては、化合物半導体層を修復することができる。半導体発光素子100図3~6を参照して、化合物半導体発光素子及びその製造方法の一例を示す。図3は、半導体素子の一例を示す上面模式図であり、図4は、図3に示す半導体素子をA-A’線で切断した時の断面模式図である。また、図5は、図3に示す半導体素子の製造方法のフローを示す図であり、図6は、図3に示す半導体素子の製造方法の各工程を示す模式図である。図3及び4に示すGaN系化合物半導体発光素子100は、例えば図5に示すフロー又は図6に示す各製造工程にしたがって製造することができる。図3及び4に示すように、GaN系化合物半導体発光素子100は、サファイア基板101、バッファ層102、n-GaN層103、活性化層104、p-GaN層105、n電極106、及びp電極107を備えている。図5に示すように、GaN系化合物半導体発光素子100は、基板処理工程ステップS51、GaN層形成工程ステップS52、GaN層パターン形成工程ステップS53、及び電極パターン形成工程ステップS54により製造される。ステップS53は、さらに、レジスト膜塗布工程ステップS531、露光工程ステップS532、現像工程ステップS533、及びエッチング工程ステップS534のサブステップをさらに含む。GaN系化合物半導体発光素子100の製造工程を、図6を参照してより詳細に説明する。まず、サファイア基板101上にバッファ層102を形成したのち、GaN層形成工程において、MOCVD法によって、n-GaN層103、活性化層104、及びp-GaN層105を順次形成し、図6中aに示す層構成を形成する。すなわち、まず、基板表面処理工程として、図6中aのような層構成を形成する。次に、図6中bに示すように、p-GaN層105上にレジスト膜材料を塗布してレジスト膜108を形成し、従来公知のフォトリソグラフィにより、図6中cに示すようにレジスト膜108を所望のパターンにパターニングする。そして、図6中dに示すように、例えば塩素系ガスを用いたドライエッチングによって、レジスト膜108をマスクにしてGaN層をエッチングする。続いて、レジスト膜108を剥離し、図6中eに示すGaN層パターンを形成する。さらに続いて、電極パターンを形成する。電極パターン形成工程において、図6中fに示すように、GaN層上にレジスト膜材料を塗布し、従来公知の方法によってレジスト膜109を形成する図6中g。次に、図6中hに示すように、GaN層の上面に導電膜120を蒸着させた上でレジスト膜109を除去することによって、リフトオフによりn電極106及びp電極107を形成する図6中i。以上の工程を経て、GaN系化合物半導体発光素子100を製造することができる。半導体発光素子110図7~10を参照して、化合物半導体発光素子及びその製造方法の他の例を示す。図7は半導体素子の他の例を示す上面模式図であり、図8は、図7に示す半導体素子をB-B’線で切断した時の断面模式図である。また、図9は、図7に示す半導体素子の製造方法のフローを示す図であり、図10は、図7に示す半導体素子の製造方法の各工程を示す模式図である。図7及び8に示すGaN系化合物半導体発光素子110は、例えば図9に示すフロー又は図10に示す各製造工程にしたがって製造することができる。図7及び8に示すように、GaN系化合物半導体発光素子110は、サファイア基板101、バッファ層102、n-GaN層103、活性化層104、p-GaN層105、n電極106、及びp電極107を備え、p-GaN層105とp電極107との間に透明導電膜121をさらに備えている。すなわち、GaN系化合物半導体発光素子110は、GaN層上に透明導電膜を設けた点でのみ、図3及び4に示すGaN系化合物半導体発光素子100と異なっている。図9に示すように、GaN系化合物半導体発光素子110は、基板処理工程ステップS91、GaN層形成工程ステップS92、透明導電膜形成工程ステップS93、透明導電膜及びGaN層パターン形成工程ステップS94、及び電極パターン形成工程ステップS95により製造される。ステップS94は、さらに、レジスト膜塗布工程ステップS941、露光工程ステップS942、現像工程ステップS943、及びエッチング工程ステップS944のサブステップをさらに含む。GaN系化合物半導体発光素子110の製造工程を、図10を参照してより詳細に説明する。まず、サファイア基板101上にバッファ層102を形成したのち、GaN層形成工程において、MOCVD法によって、n-GaN層103、活性化層104、p-GaN層105を順次形成し、さらに透明導電膜121を形成することによって、図10中aに示す層構成を形成する。すなわち、まず、基板表面処理工程として、図10中aのような層構成を形成する。次に、図10中bに示すように、透明導電膜121上にレジスト膜材料を塗布してレジスト膜122を形成し、従来公知のフォトリソグラフィにより、図10中cに示すようにレジスト膜122を所望のパターンにパターニングする。そして、図10中dに示すように、例えば塩素系ガスを用いたドライエッチングによって、レジスト膜122をマスクにして透明導電膜121をエッチングする。さらに、図10中eに示すように、同一のレジスト膜122を用いて、GaN層をエッチングする。続いて、レジスト膜122を剥離し、図10中eに示す透明導電膜121及びGaN層のパターンを形成する。その後、図6中f~iと同様に電極を形成することによって、図10fに示すようにGaN系化合物半導体発光素子110を製造することができる。実施例本発明に係る半導体素子の修復方法の一実施例を以下に示す。なお、当該実施例は本発明の一例を示すに過ぎず、本発明は当該実施例により限定されるものではない。まず、図2中aに示すような半導体素子10のp電極17とn電極16との間に、500Vの電圧を印加する。pnジャンクション間に欠陥があると、過剰に電流が流れて短絡し、ジャンクション破壊の破壊痕として欠陥部25が生じる。次に、一般的な欠陥検出装置を用いて、半導体素子10を確認し、欠陥部25を検出した。次に、半導体素子10の上面にレジスト膜18を塗布し、仮硬化させることで、図2中bに示すような層構成を形成した。このときのレジスト膜厚は2.5μmであった。次に、図2中cに示すように、一般的なレーザ照射装置を用いて、Φ20μmマスクを介して、検出した欠陥部25の上面に、YAG3倍波のパルスレーザーを照射した。照射条件を、照射強度450mJ/cm2、照射回数10回、1パルスあたりの照射時間5nsecとした。その結果、半導体素子10が図2中dに示すような状態となった。この状態において表面形状評価を行ったところ、レーザ照射によりレーザ照射部のレジスト膜18は完全に除去されていた。続いて、従来公知の方法によりレジスト膜18の現像を行うことで、図2中eに示すようなレジストパターンを形成した。この状態における表面形状評価により、レーザ照射領域に加工による表面凹凸はなく、良好な表面状態であることを確認した。さらに続いて、レジスト膜18をマスクにしてドライエッチングにより半導体層を0.8μmパターニングし、レジスト膜18を剥離することで、図2中fに示すように、半導体素子10から欠陥部25が除去された。欠陥部25が検出された100個の不良半導体素子を修復した後、修復した半導体素子に対してESD検査を実施したところ、92個の半導体素子において、電流リークがなく良好な特性を示すことが確認された。