複数枚のDSPディジタルシグナルプロセッサカードとこれらDSPカードを管理制御するホストCPUとが、複数のスロットを有する同一のバックプレーンに実装され共通のバスに接続されたディジタルシグナルプロセッサシステムであって、前記ホストCPUは、前記パックプレーンの各スロットに実装されているカードの種別情報に基づいて、前記DSPカードの実装されているスロットを特定するカード探索手段と、前記特定したスロットに実装されているDSPカードに対してカードアドレス情報を割り当てるカードアドレス割当手段と、前記DSPカードのそれぞれに対して前記カードアドレス情報及び信号処理プログラムを転送する転送手段と、前記DSPカードを起動する起動指令手段とを有し、前記DSPカードのそれぞれは、前記ホストCPUから転送される自カードに割り当てられたカードアドレス情報を記憶するカードアドレス記憶手段と、前記ホストCPUから転送される信号処理プログラムを記憶するプログラム記憶手段と、前記ホストCPUからの起動指令に基づき前記信号処理プログラムを実行するプログラム実行手段とを有することを特徴とするディジタルシグナルプロセッサシステム。前記DSPカードは、内部メモリ及びこの内部メモリに記憶されるデータをDMA転送するDMAコントローラを有するとともに、互いにカード内の内部バスに接続された複数のDSPと、前記複数のDSPが接続された内部バスと前記バックプレーンのバスとの間のプロトコル変換を行うバスプロトコル変換機能と、前記ホストCPUから転送される信号処理プログラムを記憶する外部記憶装置と、前記DSPの内部メモリに転送される初期化プログラムを保持する不揮発性メモリとを有し、前記ホストCPUから転送されるカードアドレス情報を前記バスプロトコル変換機能内に記憶することを特徴とする請求項1に記載のディジタルシグナルプロセッサシステム。前記DSPカードの有する複数のDSP中の一のDSPはあらかじめ定められた第1のDSPであり、この第1のDSPは、前記ホストCPUからの起動指令に基づき、このDSPカード内の他のDSPに対してブート指令を発行するとともに、これらブート指令を受けたDSPは自身が実行する信号処理プログラムを前記外部記憶装置からロードし実行することを特徴とする請求項2に記載のディジタルシグナルプロセッサシステム。複数枚のDSPディジタルシグナルプロセッサカードとこれらDSPカードを管理制御するホストCPUとが、複数のスロットを有する同一のバックプレーンに実装され共通のバスに接続されたディジタルシグナルプロセッサシステムに用いるDSPカードのアドレス設定方法であって、前記ホストCPUは、前記バックプレーンの各スロットに実装されているすべてのカードの種別情報を収集し、これら収集したカードの種別情報に基づいて、前記DSPカードの実装されているスロットを特定し、前記特定したスロットに実装されているDSPカードに対してカードアドレス情報を割り当て、前記DSPカードのそれぞれに対し、割り当てたカードアドレス情報及び信号処理プログラムを転送し、前記DSPカードのそれぞれに起動指令を送出し、前記DSPカードのそれぞれは、内部メモリ及びこの内部メモリに記憶されるデータをDMA転送するDMAコントローラを有するとともに、互いにカード内の内部バスに接続された複数のDSPと、前記複数のDSPが接続された内部バスと前記バックプレーンのバスとの間のプロトコル変換を行うバスプロトコル変換機能と、前記ホストCPUから転送される信号処理プログラムを記憶する外部記憶装置と、前記DSPの内部メモリに転送される初期化プログラムを保持する不揮発性メモリとを有し、前記ホストCPUから転送される信号処理プログラムを前記外部記憶装置に記憶し、前記ホストCPUから転送される自カードに割り当てられたカードアドレス情報を前記バスプロトコル変換機能内に記憶し、前記ホストCPUからの起動指令を受けとって前記複数のDSPのそれぞれが外部記憶装置から前記信号処理プログラムをロードし、前記バスプロトコル変換機能内に記憶されたカードアドレス情報を参照しながら前記信号処理プログラムを実行することを特徴とするDSPカードのアドレス設定方法。ところで、このようなDSPシステムのハードウェア及びソフトウェアのデバッグの際には、デバッグ用に計測ツール等をバックプレーンに追加挿入する。その際には、複数のDSPカードのスロット位置も一時的に変更することが必要となる場合がある。しかしながら、スロット位置が変更されると、それぞれのDSPカードは変更後のスロット位置に基づいて処理を実行することになる。従って、例えば上述した事例のように、DSPカードのアドレス情報をその実装スロット位置情報に対応させておくと、DSPカードのスロット位置を変更したことにより、そのDSPカードがアクセス対象とするホストCPUのメモリ空間のベースアドレス情報も変わってしまい、当初の状態を再現することができなかった。また、場合によってはソフトウェアが動作しないという事象も発生し、デバッグ作業を含むDSPシステムの整備維持に支障を来していた。本発明の実施形態は、上述の事情を考慮してなされたものであり、DSPカードのバックプレーン上での実装スロット位置に依存することなく、各DSPカードのアドレス情報を重複なく割り当てることによって、維持整備を効率的に実施することのできるDSPシステム及びDSPカードのカードアドレス設定方法を提供することを目的とする。上記目的を達成するために、本実施形態に係るDSPシステムは、複数枚のDSPディジタルシグナルプロセッサカードとこれらDSPカードを管理制御するホストCPUとが、複数のスロットを有する同一のバックプレーンに実装され共通のバスに接続されたディジタルシグナルプロセッサシステムであって、前記ホストCPUは、前記パックプレーンの各スロットに実装されているカードの種別情報に基づいて、前記DSPカードの実装されているスロットを特定するカード探索手段と、前記特定したスロットに実装されているDSPカードに対してカードアドレス情報を割り当てるカードアドレス割当手段と、前記DSPカードのそれぞれに対して前記カードアドレス情報及び信号処理プログラムを転送する転送手段と、前記DSPカードを起動する起動指令手段とを有し、前記DSPカードのそれぞれは、前記ホストCPUから転送される自カードに割り当てられたカードアドレス情報を記憶するカードアドレス記憶手段と、前記ホストCPUから転送される信号処理プログラムを記憶するプログラム記憶手段と、前記ホストCPUからの起動指令に基づき前記信号処理プログラムを実行するプログラム実行手段とを有することを特徴とする。また、本実施形態に係るDSPカードのアドレス設定方法は、複数枚のDSPディジタルシグナルプロセッサカードとこれらDSPカードを管理制御するホストCPUとが、複数のスロットを有する同一のバックプレーンに実装され共通のバスに接続されたディジタルシグナルプロセッサシステムに用いるDSPカードのアドレス設定方法であって、前記ホストCPUは、前記バックプレーンの各スロットに実装されているすべてのカードの種別情報を収集し、これら収集したカードの種別情報に基づいて、前記DSPカードの実装されているスロットを特定し、前記特定したスロットに実装されているDSPカードに対してカードアドレス情報を割り当て、前記DSPカードのそれぞれに対し、割り当てたカードアドレス情報及び信号処理プログラムを転送し、前記DSPカードのそれぞれに起動指令を送出し、前記DSPカードのそれぞれは、内部メモリ及びこの内部メモリに記憶されるデータをDMA転送するDMAコントローラを有するとともに、互いにカード内の内部バスに接続された複数のDSPと、前記複数のDSPが接続された内部バスと前記バックプレーンのバスとの間のプロトコル変換を行うバスプロトコル変換機能と、前記ホストCPUから転送される信号処理プログラムを記憶する外部記憶装置と、前記DSPの内部メモリに転送される初期化プログラムを保持する不揮発性メモリとを有し、前記ホストCPUから転送される信号処理プログラムを前記外部記憶装置に記憶し、前記ホストCPUから転送される自カードに割り当てられたカードアドレス情報を前記バスプロトコル変換機能内に記憶し、前記ホストCPUからの起動指令を受けとって前記複数のDSPのそれぞれが外部記憶装置から前記信号処理プログラムをロードし、前記バスプロトコル変換機能内に記憶されたカードアドレス情報を参照しながら前記信号処理プログラムを実行することを特徴とする。以下に、本実施形態のDSPシステム及びDSPカードのカードアドレス設定方法について、図1~図6を参照して説明する。図1は、本実施形態のDSPシステムの一例を示すブロック図である。このDSPシステム1は、ホストCPU2、及び同一に構成された複数m枚のDSPカード3-1~3-mから構成され、これらは図示しない複数のスロットを有する同一のバックプレーンの各スロットに実装されている。そして、バックプレーンに実装された状態において、これらホストCPU2、及びDSPカード3-1~3-mは、共通のデータバス4に接続されている。本実施例においては、この共通のデータバス4は、例えばVMEバスとしている。また、図2は、データバス4にVMEバスを用いたバックプレーンの一例としてVME64xシャーシをとりあげ、これにホストCPU及び2枚のDSPカードが実装された事例をモデル化して示した説明図である。この事例では、VME64xシャーシは、カードを実装可能な21のスロットを有しており、その第1スロットにホストCPU2が、第5スロット及び第11スロットにDSPカード3が実装されている場合を例示している。実装されたこれらのカードは、バックプレーンにおいてVMEバスにより互いに接続され、DSPシステム1を構成している。ホストCPU2は、演算制御を行うCPUに加え、図示しないがROM、RAM、HDD等の記憶部、データバスや各種入出力デバイスを含む入出力部を有するコンピューティング装置であり、例えば、汎用の基本ソフトウェアOSや各種のデバイスドライバとともに、各種の応用プログラムがインストールされている。そして、バックプレーンの各スロットに実装されているカードの種別情報に基づき、DSPカードの実装されているスロットを特定するカード探索手段、特定したスロットに実装されている各DSPカード3に対してカードアドレス情報を割り当てるカードアドレス割当手段、各DSPカードに対してカードアドレス情報及び信号処理プログラムを転送する転送手段、及びDSPカードを起動する起動指令手段を有している。本実施例においては、これらの機能は上記した応用プログラムを含むソフトウェアにより実現されるものとしている。カード探索手段では、バックプレーンの各スロットに実装されているカードの種別情報を収集する。カードの種別情報は、本実施例においては例えばANSI/VITA1-1994VME64で定義されたCR/CSRレジスタから収集する。この手法では、各スロット毎に、そのスロットにカードが実装されていればそのカードの種別に対応した特定の値が、また実装されていなければその旨を示す値が、それぞれカードの種別情報として収集される。収集されたカードの種別情報に基づいたカードの探索結果の一例を図3aに示す。図3aは、各カードが、図2に示した事例のようにバックプレーンの各スロットに実装されている場合の探索結果である。そして、この探索結果から、DSPカード3が実装されているバックプレーンのスロットを特定する。図3aの事例では、スロット番号5及びスロット番号11が、DSPカード3の実装されたスロットとして特定される。カードアドレス割当手段では、特定したスロットに実装されているDSPカード3のそれぞれに対して、重複しないようにそのカードアドレス情報を割り当てる。図3aの探索結果に対してカードアドレス情報を割り当てた一例を、図3bに示す。図3bの事例では、カードアドレス情報として、各DSPカード3に対して1から順番に整数値のカード番号を割り当てている。転送手段では、DSPカード3に対して信号処理プログラム、及びそのDSPカードのカードアドレス情報としてのカード番号を送出する。信号処理プログラムは、ホストCPU2の記憶部、または入出力部経由で接続された外部記憶装置等に格納されており、あらかじめVMEバスで定義された手法により、DSPカード3の外部記憶装置32に送出する。また、カード番号は、本実施例においてはDSPカード3のバスプロトコル変換機能33内に設定するものとしている。起動指令手段は、DSPカード3に対して所定の信号処理プログラムをロードして信号処理を開始させるための指令を送出する。次に、DSPカード3の構成について説明する。DSPカード3は、ディジタル信号処理を行う複数n個のDSP31-1~31-n、外部記憶装置32、バスプロトコル変換機能33、及びフラッシュROM34を備えている。n個のDSP31-1~31-nは、それぞれに小容量の記憶領域を有する内部メモリ及びDMAコントローラDMACを備えており、データカード3内のデータバス35に共通に接続されている。そして、DMAコントローラ経由で、外部記憶装置32内の信号処理プログラムやフラッシュROM34内のブート制御プログラム等を内部メモリに記憶するとともにこれらを実行する。外部記憶装置32は、例えばページメモリのような大容量のメモリであり、ホストCPU2から転送される信号処理プログラムを記憶する。バスプロトコル変換機能33は、例えばFPGA等のプログラマブルロジックデバイスとして機能単位にまとめられており、データバス4VMEバスとDSPカード3内のデータバス35、ならびに外部記憶装置32及びフラッシュROM34のメモリバスとの間を接続するためのプロトコル変換を行う。本実施例においては、ホストCPU2から転送されるカードアドレス情報としてのカード番号を、このバスプロトコル変換機能33に記憶するものとしている。フラッシュROM34は、各DSP31-1~31-nによって実行される初期化等を含むブート制御プログラムが格納されており、DSPカード3の電源投入あるいはリセット直後に各DSP31に転送される。また、本実施例においては、n個のDSP31-1~31-nのうちの一つのDSP例えばDSP31-1、以下、これを第1のDSPと表すが、ホストCPU2からの起動指令に基づいて他のDSP例えばDSP31-2~31-nに対してブート指令を発行するよう構成されているものとしている。なお、その動作については後述する。次に、前出の図1ないし図3、ならびに図4ないし図6のフローチャートを参照して、上述のように構成された本実施形態のDSPシステムの動作について説明する。なお、以下の説明においても、データバス4にVMEバスを用いているものとして説明する。図4はホストCPU2の動作を説明するためのフローチャートである。また、図5は、DSPカード3内のn個のDSPの中で、他のDSPに対してブート指令を発行するように構成された第1のDSP例えばDSP31-1の動作を説明するためのフローチャートであり、図6はそれ以外のDSP例えばDSP31-2~31-nの動作を説明するためのフローチャートである。はじめに、図4を参照して、ホストCPU2の動作を説明する。ホストCPU2が動作を開始すると、ホストCPU2は、まずバックプレーンの各スロットに実装されているカードの種別情報を収集する。本実施例ではANSI/VITA1-1994VME64で定義された手法により、各スロット毎に実装されたカードの種別に対応した特定の値がカードの種別情報として収集され、その結果は、例えば図3aの事例のように内部に保持されるST401。次いで、ホストCPU2は、この収集結果に基づきDSPカード3が実装されているバックプレーンのスロットを特定するST402。そして、特定したスロットに実装されたDSPカード3のそれぞれに対して、重複なきようにそのカードアドレス情報としてのカード番号を、例えば図3bの事例のように割り当てるST403。次いで、ホストCPU2は、実装されているDSPカードによる信号処理を起動するため、すべてのDSPカード3に対して順次、信号処理プログラム、及びカード番号を転送し、信号処理を開始させるための起動指令を送出するステップを繰り返すST404~ST414。すなわち、対象のDSPカード3のステータスを調べST405、起動開始準備が完了していればST406のYES、DSPカード3に転送する信号処理プログラムを転送用の記憶領域等に読み込んで転送に備えるST407。そして、この信号処理プログラムをDSPカード3内の外部記憶装置32に転送する。本実施例では、あらかじめVMEバスで定義された手法を用いて転送を行う。すなわち、まず転送対象のDSPカード3の外部記憶装置32をVMEアドレスPに割り付けST408、割り付けた外部記憶装置32をVMEバスに開放した上でST409、外部記憶装置32に信号処理プログラムを転送するST410。さらに、DSPカード3内のバスプロトコル変換機能33に、カードアドレス情報としてのカード番号を設定するST411。そして、外部記憶装置32をVMEアドレスPから解除するST412。次いで、ホストCPU2は、DSPカード3に対する信号処理の起動指令として、ブート開始指令を送出する。この指令を受けたDSPカード3は、外部記憶装置32に転送された信号処理プログラムを自カード内の各DSPにロードし、所定の信号処理を開始する。次に、図5を参照して、DSPカード3内の第1のDSPの動作を説明する。この第1のDSPは、ホストCPU2からDSPカード3に送出されるブート開始指令を受けて、同じDSPカード内の他のDSPをブートして信号処理を開始させた後、自身も割り付けられた信号処理を開始実行する。まず、DSPカード3に電源が投入されると、第1のDSPは、フラッシュROM34に格納されている初期化等を含むブート制御プログラムをロードして各種設定等を行った後ST501、ホストCPUからのブート開始指令を待つST502。ブート開始指令を受けとるとST502のYES、第1のDSPは、同一DSPカード内の他のDSPに対して起動の対象か否かを判定しながら、起動対象のDSPに対してはブート指令を発行し起動するST503~ST506。これら第1のDSPにより起動されたDSP第1のDSP以外のDSPの動作については後述する。次いで、第1のDSPは、自身に割り付けられた信号処理プログラムを、DMAコントローラを用いて外部記憶装置32から読みこみ、実行を開始する。すなわち、DMA完了ベクタに内部メモリの先頭アドレスを指定しST507、DMAコントローラを用いて外部記憶装置32から所定の信号処理プログラムを内部メモリにロードするST508。そして、DMA転送完了の割込を受けて、内部メモリの先頭番地から処理を開始することにより、ロードした信号処理プログラムの実行を開始するST509。そして、例えば、後述するようにこのDSPカード3内の各DSPにより処理され外部記憶装置32に保持されている処理データをホストCPU2に転送する際などは、ホストCPU2によってバスプロトコル変換機能33に設定された自カードのカード番号に基づいて、転送先となるホストCPU2のメモリ空間のアドレス情報を得ているST510。これにより、バックプレーン上でのDSPカード3の実装位置に依存することなく、このDSPカードがアクセスすべきホストCPU2の所定のメモリ空間へアクセスすることが可能となる。最後に、図6を参照して、DSPカード3内の第1のDSP以外のDSPの動作を説明する。これらのDSPは、いずれも電源投入後、リセット信号が解除されると、フラッシュROM34に格納されている初期化等を含むブート制御プログラムをロードして初期設定を行い、起動に際しての自己診断を行った後、第1のDSPからのブート指令を待つST601~ST604。そして、ブート指令を受けるとST604のYES、DMAコントローラを用いて外部記憶装置32から対象となる信号処理プログラムをロードし、ロード完了後はこのプログラムの実行を開始するST605~ST607。なお、これらの動作は、第1のDSPにおけるST507~ST509の動作ステップと同様であるので、詳細な説明は省略する。そして、それぞれのDSPに割り付けられた信号処理プログラムが実行されると、その処理結果は、例えば外部記憶装置32に書き込まれ、さらに第1のDSPによってホストCPU2に転送されるST608。以上説明したように、本実施形態のDSPシステムにおいては、ホストCPUは、バックプレーンに実装されているカードの種別情報を収集してDSPカードが実装されているスロットを特定するとともに、特定したスロットに実装されているDSPカードのそれぞれに対して、カードアドレス情報としてのカード番号を重複なく割り当て、これをDSPシステムの起動時に各DSPカード内のバスプロトコル変換機能に設定している。そして、各DSPカードは、ホストCPUによって自カードに設定されたカード番号を用いて所定の信号処理を実行する。これにより、DSPカードのバックプレーン上での実装スロット位置に依存することなく、各DSPカードのアドレス情報を重複なく割り当てることができ、DSPカードの実装位置を変更した場合においても、その影響がDSPシステム内のソフトウェアに及ぶことがないので、ハードウェア及びソフトウェアを含むDSPシステム全体の維持整備等を効率的に実施することができる。なお、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。