"マトリクス状に配置された複数の電気光学素子と、各々の電気光学素子を駆動するための複数の画素回路とを有する、アクティブマトリクス駆動方式の画像表示装置であって、各画素回路は、容量と、画像信号の値に対応する電荷を前記容量に充電するための書込スイッチと、前記容量に保持された電荷に基づくゲート電圧に応じて、前記電気光学素子を駆動する駆動トランジスタと、前記容量を放電させることで前記電気光学素子の発光を停止する停止スイッチと、を有しており、少なくとも2行分の画素回路の停止スイッチが、共通の停止制御線に接続されており、前記共通の停止制御線を介して与えられる停止制御信号に従って各々の電気光学素子の発光を停止することを特徴とする画像表示装置。1走査サイクルに対する前記電気光学素子の発光期間の割合であるデューティーが、デューティー>100/NN:走査線の数を満たすように、前記停止制御信号による電気光学素子の発光停止タイミングが決められていることを特徴とする請求項1に記載の画像表示装置。共通の停止制御線に接続された複数の行同士の発光期間の長さの差に起因する輝度ムラを抑制する手段を有することを特徴とする請求項1又は2に記載の画像表示装置。前記輝度ムラを抑制する手段は、発光期間が長いほうの行の画像信号の値を小さくし、又は、発光期間が短いほうの行の画像信号の値を大きくする補正を画像信号に対して施す回路であることを特徴とする請求項3に記載の画像表示装置。前記輝度ムラを抑制する手段は、前記停止スイッチにより発光を停止した時の電気光学素子の発光強度の減衰速度を、発光期間が長いほうの行よりも発光期間が短いほうの行において、遅くする回路であることを特徴とする請求項3に記載の画像表示装置。停止制御信号を出力する複数の出力段を有する発光停止制御回路を有し、2本又はそれより多い停止制御線が前記発光停止制御回路の同じ出力段に接続されていることを特徴とする請求項1~5のいずれか1項に記載の画像表示装置。マトリクス状に配置された複数の電気光学素子と、各々の電気光学素子を駆動するための複数の画素回路とを有する、アクティブマトリクス駆動方式の画像表示装置の制御方法であって、各画素回路は、容量と、前記容量に保持された電荷に基づくゲート電圧に応じて前記電気光学素子を駆動する駆動トランジスタと、前記容量を放電させることで前記電気光学素子の発光を停止する停止スイッチと、を有しており、少なくとも第1の行の画素回路の停止スイッチと第2の行の画素回路の停止スイッチが、共通の停止制御線に接続されており、前記制御方法は、第1の行の画素回路の容量に画像信号の値に対応する電荷を充電することにより、第1の行の電気光学素子の発光を開始するステップと、第2の行の画素回路の容量に画像信号の値に対応する電荷を充電することにより、第2の行の電気光学素子の発光を開始するステップと、前記共通の停止制御線を介して停止制御信号を与えることにより、第1の行と第2の行の電気光学素子の発光を停止するステップと、を含むことを特徴とする画像表示装置の制御方法。特許文献1には、ホールド時間を調整するための構成として、次の3つの構成が開示されている。1画素回路に電源電位Vddを供給する電源配線の電位を制御することにより発光を停止する構成、2画像信号を書き込んだ後に輝度ゼロ黒信号を書き込む構成、3発光を停止する停止制御線を行毎に設ける構成。しかしながら、これらの構成1~3は以下のような問題がある。1この構成の場合、電源配線は行毎に電気的に分離される。そのため、電源配線に接続された1行分の画素フルHDの場合は1920×3=5760画素に対応する発光電流が1本の電源配線に集中し、配線抵抗に起因した電圧降下が発生する。この電源配線の電圧降下量が行毎に異なると、発光輝度が変動し、表示画像に輝度ムラいわゆるクロストークが発生する場合がある。この問題は、駆動トランジスタを飽和領域で定電流駆動のように動作させることによって、緩和できることが知られている。しかし、トランジスタの飽和領域特性を完全にフラットにすることは困難であり、この方法では上記問題を十分に解消することは難しい。また、配線幅や配線厚さを大きくする事によって配線抵抗を小さくすれば、クロストークの問題を抑制できるが、配線幅を大きくすると配線レイアウト上の問題で高精細化が困難になり、配線厚さを大きくするとコストアップになるという別の問題が発生する。2輝度ゼロ信号を書き込むための期間を確保しなければならないため、画像信号の書き込み期間が約半分になる。これにより、書き込み不良が発生するなどの理由により高精細化が難しくなる。3専用の停止制御線を設ける構成では、電源配線を行毎に分離する必要がないため前述のクロストークは問題にならないし、書き込みと発光停止制御を専用線を用いて独立に行えるため書き込み期間を小さくする必要がない。しかし、行方向の配線数が少なくとも2倍になるため、配線レイアウトの問題から高精細化が難しくなる。本発明は、このような実情に鑑みなされたもので、アクティブマトリクス駆動方式の画像表示装置において、書き込み期間不足や配線レイアウトの問題を回避しながら、良好な動画画質と高精細化を実現するための技術を提供することを目的とする。本発明の第1態様は、マトリクス状に配置された複数の電気光学素子と、各々の電気光学素子を駆動するための複数の画素回路とを有する、アクティブマトリクス駆動方式の画像表示装置であって、各画素回路は、容量と、画像信号の値に対応する電荷を前記容量に充電するための書込スイッチと、前記容量に保持された電荷に基づくゲート電圧に応じて、前記電気光学素子を駆動する駆動トランジスタと、前記容量を放電させることで前記電気光学素子の発光を停止する停止スイッチと、を有しており、少なくとも2行分の画素回路の停止スイッチが、共通の停止制御線に接続されており、前記共通の停止制御線を介して与えられる停止制御信号に従って各々の電気光学素子の発光を停止する画像表示装置を提供する。本発明の第2態様は、マトリクス状に配置された複数の電気光学素子と、各々の電気光学素子を駆動するための複数の画素回路とを有する、アクティブマトリクス駆動方式の画像表示装置の制御方法であって、各画素回路は、容量と、前記容量に保持された電荷に基づくゲート電圧に応じて前記電気光学素子を駆動する駆動トランジスタと、前記容量を放電させることで前記電気光学素子の発光を停止する停止スイッチと、を有しており、少なくとも第1の行の画素回路の停止スイッチと第2の行の画素回路の停止スイッチが、共通の停止制御線に接続されており、前記制御方法は、第1の行の画素回路の容量に画像信号の値に対応する電荷を充電することにより、第1の行の電気光学素子の発光を開始するステップと、第2の行の画素回路の容量に画像信号の値に対応する電荷を充電することにより、第2の行の電気光学素子の発光を開始するステップと、前記共通の停止制御線を介して停止制御信号を与えることにより、第1の行と第2の行の電気光学素子の発光を停止するステップと、を含む画像表示装置の制御方法を提供する。本発明によれば、アクティブマトリクス駆動方式の画像表示装置において、書き込み期間不足や配線レイアウトの問題を回避しながら、良好な動画画質と高精細化を実現することができる。本発明は、画像表示装置に関し、詳しくは、各画素の発光期間ホールド時間を制御するための構成に関するものである。本発明は、マトリクス状に配置された複数の電気光学素子表示素子と、各々の電気光学素子を駆動するための複数の画素回路とを有する、アクティブマトリクス駆動方式の画像表示装置に好ましく適用できる。ここで電気光学素子とは、電気信号電流信号または電圧信号により発光強度輝度が制御される自発光型のデバイスをいい、例えば、有機発光ダイオードOLED、電子放出素子冷陰極素子と電子線励起蛍光体からなる発光素子などがある。以下、OLEDを発光素子として用いるELDを例にして、本発明の実施の形態について説明する。第1実施形態図2は、上下の2画素に対応する画素回路PXLの等価回路図である。図中、Vddは電源電圧、Aはアノード、Kはカソード、Gはゲート、Dはドレイン、Sはソースを示す。走査線Yは、画素回路PXLを1行ずつ順に選択するための選択信号を供給する配線である。データ線Xは、画素回路PXLの発光輝度を指示するためのデータ信号を供給する配線である。データ信号は、画像信号の値階調情報に対応する電圧信号として与えられる。走査線Yとデータ線Xの交差部に画素回路PXLが形成される。画素回路PXLは、発光素子OLEDを駆動するための回路であり、書込スイッチTFT1と、駆動トランジスタTFT2と、保持容量Csと、停止スイッチTFT3とを含む。発光素子OLEDは供給される電流量によって輝度が変化する電気光学素子である。書込スイッチTFT1は、走査線Yを介して与えられる選択信号によって制御されるトランジスタであり、ONのときに、データ線Xから供給されるデータ信号に対応する電荷を保持容量Csに充電する。これにより画素回路PXLに階調情報が書き込まれる。駆動トランジスタTFT2は、保持容量Csに保持された電荷に基づくゲート電圧に応じて、発光素子OLEDに供給する電気信号本例では電流量を制御する。画素回路PXLに書き込まれた階調情報は、走査線Yが非選択となったあとも保持容量Csに保持されるため、発光素子OLEDの発光状態が維持される。停止スイッチTFT3は、発光素子OLEDの駆動発光を停止するためのトランジスタである。停止スイッチTFT3は、停止制御線Zを介してゲートGに与えられる停止制御信号により、ON/OFFが切り替えられる。停止スイッチTFT3がONになると、保持容量Csが放電される。その結果、駆動トランジスタTFT2のゲート-ソース間電圧Vgsが0Vとなり、発光素子OLEDに流れる駆動電流が遮断され、発光素子OLEDが消灯する。本実施形態では、上下2行分の画素回路PXLの停止スイッチTFT3のゲートGが共通の停止制御線Zに接続されており、2行単位で発光停止制御が行われる。図1は、画像表示装置の全体構成を模式的に示している。前述した図2の回路図は、図1の破線部分に対応するものである。走査線Y1,Y2,...,YNが行状に配列され、データ線Xが列状に配列されている。走査線Yとデータ線Xの交差部のそれぞれに画素回路PXLが形成されている。また、走査線Y1,Y2,...,YNと平行に、停止制御線Z1,Z2,...,ZN/2が形成されている。停止制御線Zは、奇数行第1の行と偶数行第2の行の2行の走査線Yごとに1本ずつ配置されている。走査線Yは走査線駆動回路21に接続されている。走査線駆動回路21はシフトレジスタを含んでおり、垂直クロックVCKに同期して垂直スタートパルスVSP1を順次転送することにより、走査線Y1,Y2,...,YNを順次選択する。例えばフレーム周波数が60Hzの場合、1走査サイクルは1/60秒であり、各走査線Yは1走査サイクルに1回選択状態となる。一方、停止制御線Zは発光停止制御回路23に接続されている。この発光停止制御回路23もシフトレジスタを含んでおり、垂直クロックVCKに同期して垂直スタートパルスVSP2を順次転送することにより、停止制御線Z1,Z2,...,ZN/2に停止制御信号を順次出力する。尚、パルスVSP2は遅延回路24により所定時間だけパルスVSP1から遅延している。データ線Xはデータ線駆動回路22に接続されている。データ線駆動回路22は、走査線Yの線順次走査に同期して、各データ線Xにデータ信号を出力する。この場合、データ線駆動回路22は、いわゆる線順次駆動を行い、選択された行の全ての画素に対して一斉にデータ信号を供給する。画像処理回路20は、画像表示装置に入力された画像信号に対して必要な信号処理例えば、IP変換、色変換、階調変換、フレーム周波数変換などを行い、変換後の画像信号をデータ線駆動回路22に出力する回路である。データ線駆動回路22では、画像処理回路20から与えられた画像信号に基づいて、画像信号の値に応じたデータ信号電圧信号が生成される。図3は、画像表示装置の動作を示すタイミングチャートである。まず、垂直スタートパルスVSP1が走査線駆動回路21及び遅延回路24に入力される。走査線駆動回路21はパルスVSP1の入力を受けたあと、垂直クロックVCKに同期して走査線Y1,Y2,...,YNを順次選択する。この走査に同期してデータ線駆動回路22からデータ信号が供給されることで、走査線単位で階調情報が画素回路PXLに書き込まれていく。各画素回路PXLの発光素子OLEDは書き込まれた階調情報に応じた強度で発光を開始する。パルスVSP1は遅延回路24で遅延され、パルスVSP2として発光停止制御回路23に入力される。発光停止制御回路23はパルスVSP2を受けたあと、垂直クロックVCKに同期して停止制御線Z1,Z2,...,ZN/2に停止制御信号を順次出力する。このとき、発光停止制御回路23のシフトレジスタは、垂直クロックVCKの2サイクル毎にパルスVSP2をシフトさせていく。その結果、走査線Y1とY2,Y3とY4,...,YN-1とYNのように、2行ずつ発光が停止していく。この構成によれば、各画素の発光期間は、画素回路PXLに階調情報が書き込まれてから停止制御信号によって発光が停止するまでの期間である。この発光期間の長さは、遅延回路24によって設定される遅延時間の長さに概ね等しい。遅延時間をtとし、1走査サイクル1フレーム期間をTとすると、画素が発光している時間的割合、すなわちデューティーは概ねt/Tとなる。なお厳密には、奇数行の画素と偶数行の画素とで発光期間が若干異なるが図3のAの部分、本実施形態ではこの差Aによる輝度の違いは許容するものとする。以上述べた本実施形態の構成によれば、遅延回路24の遅延時間tにより発光期間を適切に調整することにより、ホールドボケを抑制し、動画の画質を向上することができる。また、全部の行に停止制御線を配置する従来構成に比べて、停止制御線Zの数を半分にできるため、高精細化が容易となる。また、発光停止制御回路23の出力段数も走査線数の半分でよいので、回路規模を小さくしてコストを抑えることもできる。さらに、停止制御線Zには、寄生容量を充放電する電流以外はほとんど電流が流れないため、クロストークに起因する画質劣化がほとんど発生しない。第2実施形態第1実施形態では、図3のAで示すように、奇数行の画素のほうが偶数行の画素よりも発光期間が1行の選択期間分だけ長くなる。これは、発光開始タイミングが走査線毎に異なるのに対し、発光停止タイミングは、停止制御線Zを共有している2本の走査線で同じだからである。その結果、同じ階調情報を書き込んだ場合に、奇数行の画素のほうが偶数行の画素より若干明るくなる。走査線の総数をN、奇数行の発光期間遅延時間に相当をt、1走査サイクル1フレーム期間をTとすると、発光期間の長さの差はT/Nとなり、同じ階調情報を書き込んだ場合の奇数行と偶数行の輝度の変化率はT/N×tであらわせる。画像の明るさにもよるが、一般的に、輝度差を検知できる限界は概ね1といわれている。したがって、T/N×tが約0.01より大きくなると、すなわち、デューティーt/Tが約100/Nより小さくなると、輝度ムラが視認される場合がある。そこで、本実施形態の画像表示装置では、デューティーが以下の条件式を満足するように、発光停止タイミング、すなわち遅延回路24の遅延時間を決める。デューティー>100/NN:走査線の数デューティーが大きくなりすぎると、ホールドボケが発生し、動画の画質が低下する可能性がある。それゆえ、デューティーの上限については以下の条件式のように定めるとよい。デューティー<Dmaxここで、Dmaxは、ホールドボケの許容限界となるデューティーの値である。Dmaxの具体的な数値は、被験者実験等で定めることができる。なお、Dmaxは、固定値でもよいし、フレーム周波数や画像の明るさや動き量などに応じて変更してもよい。このような発光期間制御により、輝度ムラの抑制とホールドボケの抑制を両立でき、高品質な動画表示が可能となる。上述した第2実施形態の方法は、100/N≧Dmaxとなる場合は利用することができない。そこで、次に述べる第3実施形態及び第4実施形態では、共通の停止制御線に接続された複数の行同士の発光期間の長さの差に起因する輝度ムラを抑制する手段を別に設ける。第3実施形態第3実施形態では、画像信号階調値を補正することにより、発光期間の長さの差に起因する輝度ムラを抑制する。以下、第1実施形態と違う点について詳細に説明する。図4は、奇数行と偶数行の発光の様子を示している。横軸は時間、縦軸は発光強度である。発光開始タイミング及び発光停止タイミングの制御は、第1実施形態図3参照と同じであり、Aで示すように奇数行のほうが発光期間が長い。ヒトが感じる明るさは発光強度の時間積分、すなわち図4のグラフの面積に相当する。したがって、奇数行と偶数行の明るさの差をなくすには、図4のグラフの面積が同じになるよう発光強度を調整すればよい。本実施形態では、図4のAの部分とBの部分の面積が同じになるように、奇数行の画像信号を小さく発光強度を小さくする。例えば、奇数行のほうが偶数行よりも発光期間が2だけ長い場合は、奇数行の画像信号が2小さくなるようなゲイン例えば0.98を奇数行の画像信号に乗じればよい。なお、画像信号の値と発光強度が比例しない場合には、画像信号を発光強度に対してリニアな信号に変換した後にゲインを乗じるか、画像信号と発光強度の非リニア性を考慮したゲインの値を用いればよい。これらの処理は、図1の画像処理回路20で行われる。以上述べた構成により、発光期間の長さの差に起因する輝度ムラを抑制することができる。さらに、第2実施形態と違い、デューティーに下限制約がないため、必要に応じてデューティーを1/N以下の値に設定でき、ホールドボケの抑制を確実にできる。本実施形態では、奇数行の画像信号を補正したが、偶数行の画像信号を補正し、あるいは、奇数行と偶数行の両方の画像信号を補正することでも、同じ結果を得ることができる。ただし、本実施形態のように、発光期間が長いほうの画像信号を補正の対象とするのが好ましい。その理由は、発光期間が短いほうの画像信号を補正する場合は、画像信号の値を大きくする例えば、1より大きいゲインを乗じることになるため、補正後の値がオーバーフローしないようにする手段例えば、リミッタ回路の追加が必要となるためである。第4実施形態前述のように奇数行と偶数行で発光期間が異なると、動きの速い映像を追従視した場合などに、映像中の物体のエッジにギザギザジャギーが見える可能性がある。これは、残像により、発光期間が長いほうの行の絵が発光期間が短いほうの行の絵よりも幅広に見えるからである。そこで第4実施形態では、発光停止時の発光強度の減衰速度例えば、時定数に差を設けることにより、行毎の発光期間の差を緩和する。以下、第1実施形態と違う点について詳細に説明する。図5は、第4実施形態の画素回路の等価回路図である。第1実施形態図2参照との違いは、偶数行の画素回路PXLにおける停止スイッチTFT32のソース側に、抵抗Rを追加した点である。図6は、奇数行と偶数行の発光の様子を示している。横軸は時間、縦軸は発光強度である。発光開始タイミング及び発光停止タイミングの制御は、第1実施形態図3参照と同じである。発光停止時は、共通の停止制御線Zにより奇数行の停止スイッチTFT31と偶数行の停止スイッチTFT32の両方のゲートGに同時に発光停止信号が印加される。このとき、奇数行の画素回路PXLでは、保持容量Cs1の電荷が速やかに放電され、発光が直ちに停止する。一方、偶数行の画素回路PXLでは、抵抗Rの働きにより保持容量Cs2の放電が緩やかに進むため、駆動トランジスタTFT22の駆動電流量すなわちOLEDの発光強度が所定の時定数をもって減衰する。その結果、奇数行と偶数行の発光期間の差が小さくなる。上記の時定数は、保持容量Cs2、抵抗R、その他の放電経路まわりの寄生容量や寄生抵抗、停止スイッチTFT32のゲート容量などによって決まる。よって、図6のCの部分がAの部分と同じ面積になるように、画素回路PXLの各要素の寸法構造特性などを設定すればよい。例えば、ゲート幅とゲート長を変えることによって停止スイッチTFT32のON抵抗を調整出来るため、実質的に抵抗Rを調整出来る。なお、発光強度駆動電流の減衰速度が調整されれば、保持容量Cs2、抵抗R2、その他の放電経路まわりの寄生容量や寄生抵抗など、いずれの要素を変えてもよい。以上述べた構成により、行毎の発光期間の差を小さくできるため、動きの速い映像を追従視した際のギザギザジャギーを抑制することができる。さらに、図6のようにAの部分とCの部分の面積を同じにしたことで、輝度ムラを抑制することもできる。しかも、第3実施形態と違い画像信号を補正するための特別な回路が必要なく、表示パネル基板作成用の露光マスクのパタン変更のみで実施できるため、生産コストの増大がほとんどないという利点もある。第5実施形態以下、第5実施形態の画像表示装置の構成について、第1実施形態と違う点について詳細に説明する。図7は、第5実施形態の画像表示装置の全体構成を模式的に示す図である。図8は、4行分の画素回路の等価回路図であり、図7の破線部分に対応している。第1実施形態との違いは、2本の停止制御線Zが発光停止制御回路23の同じ出力段に接続され、4行分の画素回路が同じ停止制御信号により制御される点と、この4行分の画素回路において駆動電流の減衰速度を異ならせている点である。具体的には、図7に示すように、2行の走査線Yごとに1本ずつ停止制御線Zが配置されており、2本の停止制御線Zがその取り出し部において束ねられて発光停止制御回路23の1つの出力段に接続されている。これにより、発光停止制御回路23の出力段の数は第1実施形態の半分になっている。また、図8に示すように、4行の組のうち第2番目~第4番目の画素回路PXLの停止スイッチTFT32、TFT33、TFT34には、それぞれ抵抗R2、R3、R4が設けられている。これらの抵抗R2、R3、R4の値の比を概ね1:2:3に設定することで、第1番目から第4番目の順に発光停止時の駆動電流の減衰速度を遅くできる。なお、抵抗を形成する具体的な方法は第4実施形態で述べたとおりである。図9は、第1番目から第4番目の画素回路それぞれの発光の様子を示している。横軸は時間、縦軸は発光強度である。発光開始タイミング及び発光停止タイミングの制御は、第1実施形態図3参照と同じである。上記抵抗R2~R4の作用により、後の行ほど発光強度の低下が緩やかとなる。その結果、4つの行の発光期間の差が小さくなる。以上述べた構成により、前述の実施形態と同じ効果に加え、発光停止制御回路23の出力段の数のさらなる削減により、回路規模の縮小及びコスト低減を図ることができる。本実施形態では、2本の停止制御線Zを同じ出力段に接続したが、さらに多くの停止制御線Zを同じ出力段に接続すれば、発光停止制御回路23の出力段の数をより削減できる。また、本実施形態では抵抗R2~R3により発光期間の差による輝度ムラを抑制したが、第4実施形態で述べたように保持容量やゲート容量などを調整したり、第3実施形態で述べたように画像信号を補正したりすることでも、同様の効果が得られる。また、第1、第2実施形態のように輝度ムラが問題とならない場合は、輝度ムラを抑制する構成は必要ない。以上述べた各実施形態は本発明の一具体例にすぎず、本発明の範囲を限定するものではない。例えば、上記実施形態では2行分の画素回路を1本の停止制御線に接続したが、3行以上の画素回路を共通の停止制御線に接続する構成をとることもできる。また、本発明は、複数の電気光学素子と、各電気光学素子を駆動するための電気信号を出力する画素回路とを有する、アクティブマトリクス駆動方式の画像表示装置であれば、ELD以外にも適用できる。例えば、電気光学素子として、電子放出素子と蛍光体からなる発光素子を用いるFEDにも本発明を適用することができる。FEDの場合の画素回路では、ソースフォロア回路により電圧信号で電子放出素子をすることが好ましい。また、本発明は、別の画素回路TFTの特性変動を補償するための様々な画素回路などを有する画像表示装置にも適用することができる。また、上記各実施形態においては、各スイッチ及び駆動トランジスタを、電界効果トランジスタ、好ましくは薄膜トランジスタで構成するとよい。"