ストライプ状のリッジ部を有する半導体レーザ素子が複数並列配置された半導体チップと、前記半導体チップが実装されたサブマウントと、前記サブマウント上に前記半導体レーザ素子の数と同数形成された配線層と、前記リッジ部上の一部に形成された前記配線層に接合される接続電極部と、前記複数のリッジ部をすべて含む範囲を、少なくとも前記リッジ部のストライプ方向を横切る方向で分割した分割領域とを備え、前記リッジ部の数と同数形成された前記分割領域内には、1つの前記接続電極部が含まれるように配置されており、前記各接続電極部は前記ストライプ方向に対してそれぞれ異なる位置に形成されるとともに、前記分割領域に対応するように前記配線層が配置されていることを特徴とするマルチビーム半導体レーザ装置。前記分割領域は、前記リッジ部のストライプ方向を横切る方向の分割に加え、前記ストライプ方向に沿った分割により生成されることを特徴とする請求項1に記載のマルチビーム半導体レーザ装置。前記分割領域は、前記リッジ部のストライプ方向を横切る方向の分割のみにより生成されることを特徴とする請求項1に記載のマルチビーム半導体レーザ装置。隣り合う前記リッジ部の間隔をa、前記リッジ部の数をnとしたときに、前記配線層の前記ストライプ方向を横切る方向の長さは、a×n以上であることを特徴とする請求項3に記載のマルチビーム半導体レーザ装置。並列配置された前記リッジ部のうち中央の列に近づくほど、前記接続電極部はレーザ光出射端面側に近くなるように形成されていることを特徴とする請求項1~4のいずれか1項に記載のマルチビーム半導体レーザ装置。しかし、上記従来の方法では、各半導体レーザ素子のピッチ間隔が狭く、例えば、電極61のピッチ間隔は数十μmとなるため、半導体チップ60の電極61とサブマウント50の配線層51とを正確に位置合せするには、時間がかかっていた。また、位置合せを慎重に行なわず、半導体チップ60とサブマウント50との接合時に、わずかなずれが発生すると、電極と配線層が接続されなかったり、電極が対応する配線層だけではなく、隣りの配線層にも接触し、各半導体レーザ素子が独立して駆動できない可能性があった。例えば、図17aは、半導体チップ60がサブマウント50に精度良くマウントした場合を示す。この場合は、半導体チップ60の各電極61が、サブマウント50上の配線層51とが一致した状態で接合される。図17bは、半導体チップ60とサブマウント50の位置合せで、横方向にずれた場合を示す。配線層51のピッチの間に電極61がちょうど入り込んだ状態となっており、配線層51と電極61とが全く接触していない場合には、半導体レーザ素子を発光させることができない。図17cは、サブマウント50に対して、半導体チップ60が平行にならずに、傾いて接合された場合を示す。配線層51に対して電極61は回転角度を持った状態で接合されており、この回転角度が大きいと、隣の配線層にも接触して、各半導体レーザ素子がそれぞれ独立して駆動できなくなってしまう。以上、図17b、cに示す不具合を発生させないためにも、非常に高いダイボンディング精度が要求され、生産効率が低下していた。本発明は、上述した課題を解決するために創案されたものであり、ストライプ形状の複数の半導体レーザ素子が配列された半導体チップとサブマウントとを接合する場合に、半導体レーザ素子の電極とサブマウント側の対応する配線層の位置合せの許容度を高めて、生産効率を高めることができるマルチビーム半導体レーザ装置を提供することを目的としている。上記目的を達成するために、本発明のマルチビーム半導体レーザ装置はストライプ状のリッジ部を有する半導体レーザ素子が複数並列配置された半導体チップと、前記半導体チップが実装されたサブマウントと、前記サブマウント上に前記半導体レーザ素子の数と同数形成された配線層と、前記リッジ部上の一部に形成された前記配線層に接合される接続電極部と、前記複数のリッジ部をすべて含む範囲を、少なくとも前記リッジ部のストライプ方向を横切る方向で分割した分割領域とを備え、前記リッジ部の数と同数形成された前記分割領域内には、1つの前記接続電極部が含まれるように配置されており、前記各接続電極部は前記ストライプ方向に対してそれぞれ異なる位置に形成されるとともに、前記分割領域に対応するように前記配線層が配置されていることを特徴とするを主要な特徴とする。本発明によれば、ストライプ状のリッジ部を有する半導体レーザ素子が複数並列配置された半導体チップにおいて、サブマウント上に形成された配線層と接続される接続電極部が、リッジ部上の一部に形成されている。また、複数のリッジ部をすべて含む範囲を、少なくとも前記リッジ部のストライプ方向を横切る方向で分割した分割領域がリッジ部の数と同数形成されている。さらに、分割領域内には、1つの接続電極部が含まれるように配置されており、各接続電極部はストライプ方向に対してそれぞれ異なる位置に形成されるとともに、これらの分割領域に対応するようにサブマウントの配線層が配置されている。このため、従来と比較して、サブマウントの配線層の横幅を広くとることができ、接合時の位置合せの許容度を大きくすることができ、生産効率を向上させることができる。以下、図面を参照して本発明の一実施形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。構造に関する図面は模式的なものであり、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。図1は、サブマウント30と半導体チップ40を上から見た平面図を示す。また、半導体チップ40には、半導体レーザ素子が4個形成されている例を示す。図1aのサブマウント30には、配線層31a、31b、31c、31dが形成されている。一方、図1bに示すように、半導体チップ40には、4つのレーザ素子に対応したストライプ状のリッジ部R1~R4破線の部分が形成されている。リッジ部R1、R2、R3、R4上には、各々接続電極部41a、41b、41c、41dが形成されている。半導体チップ40には、リッジ部R1~R4が並列配置、すなわち4つの半導体レーザ素子が並列配置されていることになる。接続電極部41a~41dは、具体的には、各リッジ部R1~R4上に設けられているリッジ電極上に形成された絶縁膜の一部を取り除き、リッジ電極上に形成される。接続電極部41a~41dとサブマウント30の配線層31a~31dとをジャンクションダウンで接合して、電気的に接続し、接続電極部41a~41dに電流が供給される。例えば、接続電極部41a~41dにはAu金等が、配線層31a~31dにはAuSnハンダ配線等が用いられる。なお、図1aと図1bとの関係がわかりやすいように、図1aは、上面から見たサブマウント30を、図1bは裏面から透視して見た半導体チップ40を描いている。したがって、ジャンクションダウン時の配線層31a~31dと、接続電極部41a~41dとの位置関係を見る場合には、図1aの上に図1bを重ねてみれば良い。以下、サブマウント30と半導体チップ40の平面図について、同様である。ここで、ストライプ状のリッジ部の全体を含む範囲ARを、ストライプ方向を横切る方向横方向で2つのブロックに分割し、かつ、ストライプ方向に沿って2分割して、合計4つの分割領域を生成しする。図1bでは、ストライプ状のリッジ部の全体を含む範囲ARを、半導体チップ40の上下のラインと横方向に示された2点鎖線で囲まれた範囲としている。これに限るものではなく、半導体チップ40の平面全体としても良い。1つの分割領域内に1つの接続電極部を形成し、各接続電極の配置位置を、ストライプ方向を横切る方向に対してすべて異なるように形成する。図1bでは、接続電極部41a~41dは、4つの分割領域に対して上下に交互に配置されている。範囲ARをストライプ方向に沿って2分割している分割線S3一点鎖線とS4一点鎖線は、横方向に対する位置は異なるように形成される。また、分割線S3はリッジ部R2とリッジ部R4との間の中央付近、分割線S4はリッジ部R1とリッジ部R3との間の中央付近に設定されている。同様に、サブマウント30上の4つの配線層31a~31dについても、半導体チップ40の接続電極部と対応するように、接続電極部と同様な配置に形成される。すなわち、半導体チップ40の範囲ARを上下に2分割し、上側のブロックと下側のブロックをさらに縦方向に2分割して形成された4つの分割領域の配置に対応した配置で、4つの配線層31a~31dが形成される。したがって、サブマウント30上の配線層領域を分割する横方向の分割線だけでなく、縦方向の分割線S1の位置はS3に対応し、分割線S2の位置はS4に対応する。以上のように、上側の2つの接続電極部41a、41b、及び下側の2つの接続電極部41a、41bをともに、ストライプ方向を横切る方向に対して、できるだけ間隔を置いて配置することができるようになるので、接続電極部の配置又は分割領域の配置に対応して形成された4つの配線層31a~31dの各配線層の横幅を広く取ることができ、サブマウント30と半導体チップ40との接合時の位置合せの精度を厳しくする必要がなくなる。上記のように、サブマウント30と半導体チップ40とを作製し、ジャンクションダウンによる接合を行なった場合の状態を図2に示す。図2aは、精度良くマウントした場合を示す。図2bは、横方向にずれて接合した場合を示す。図2cは、回転方向にずれた場合を示す。ここで、半導体チップ40の接続電極部41a~41dの各幅が15μm、接続電極部41a~41dの間隔が30μm、サブマウント30側の配線層31a~31dの長手方向の長さが500μmとした場合を考える。また、W1は20μm、W2は30μm、W3は30μmとする。図2aは、精度良くマウントした場合を示す。図2bは、横方向にずれたときの限界を示している。接続電極部41bと配線層31bが重なり合う限界を示し、また、接続電極部41dと配線層31dが重なり合う限界を示している。このときの実装については、横方向のずれが、32.5μmのときが許容限界となる。図2cは、例えば、接続電極部41bが電極層31bと31aの両方に接合する状況が発生したときの回転方向の許容限界を示している。図2aのように、横方向が精度良くマウントした状態から、回転角度を持った場合は、回転各度9度が許容限界となる。また、横方向のずれが±5μmであれば、回転角度±4度が許容角度ということなる。横方向のずれが、32.5μmであれば、回転角度にかかわらず、許容限界となり、回転方向のずれの余裕はない。以上のように、上下に2分割して左右に2分割する方式では、従来よりは許容範囲は大きくなって位置合せが容易になるが、許容範囲は比較的狭いものとなって、ダイボンディング時の位置合せ精度を大きく緩和させるには十分ではない。次に、ダイボンディング時の位置合せ精度を大きく緩和させることができる方法について説明する。図3bに示すように、リッジ部R1~R4の全体を含む範囲ARをリッジ部のストライプ方向を横切る方向横方向により4分割する。分割領域は、リッジ部の数と同数作成する必要があるが、図1bの場合と異なり、横方向のみにより4分割し、縦方向の分割は行なわない。また、ストライプ状のリッジ部の全体を含む範囲ARを、図1bと同様、半導体チップ40の上下のラインと横方向に示された2点鎖線で囲まれた範囲としている。4つに分割された分割領域に、接続電極部を1つずつ配置し、接続電極部42a~42dの各横方向の位置は、重ならないように形成される。図では、R4の接続電極部42aが最も上側の分割領域に形成され、次の分割領域にはR2の接続電極部42bが、次の分割領域にはR1の接続電極部42cが、最下部の分割領域にはR3の接続電極部42dが形成されている。しかしながら、上記の順番に限定されるものではなく、例えば、R1の接続電極部42cを最も上側の分割領域に形成し、次の分割領域に、R2の接続電極部42b、次の分割領域にR3の接続電極部42d、最下部の分割領域R4の接続電極部42aと順に形成しても良い。すなわち、上下の順番は、すべての組み合わせが可能であり、ストライプ方向を横切る方向横方向の位置が重ならないように配置されていれば良い。同様に、サブマウント30上の配線層32a~32dについても、半導体チップ40の接続電極部又は分割領域と対応するように、リッジ部のストライプ方向を横切る方向により4分割する。すなわち、上下に4分割される。このとき、半導体チップ40の分割領域間の間隔W5と、サブマウント30に形成される分割された各配線層領域の間隔W4とは、等しいことが望ましい。ここで、図1と同様、図3aと図3bとの関係がわかりやすいように、図3aは、上面から見たサブマウントを、図3bは裏面から透視して見た半導体チップ40を描いている。したがって、ジャンクションダウン時の配線層32a~32dと、接続電極部42a~42dとの位置関係を見る場合には、図3aの上に図3bを重ねてみれば良い。図4aは、精度良くマウントした場合である。42a~42dの各接続電極部は、配線層32a~32dまでの対応する各領域内に十分収まっている。図4bは、横方向にずれたときの状態を示している。接続電極部42cと配線層32cは重なり合っているが、限界に近いところまでの状態が示されている。しかしながら、横方向のずれが大きくても、接続電極部42a~42dは、対応する配線層32a~32dと接触することができていることがわかる。図4cは、回転方向にずれが生じた場合を示す。図4cでは、接続電極部42dが、対応する配線層32dの領域外に外れる限界を示しているが、図2cと比較してみてもわかるように、回転方向の許容角度は大きい。サブマウント30に半導体チップ40をジャンクションダウンにより接合する場合、図4aのように、サブマウント30と半導体チップ40との相互の位置が合っている状態から回転方向への許容角度は32度となった。また、図4bのように、サブマウント30と半導体チップ40との位置が相互に横方向にずれている場合の回転方向の許容角度は、以下のようになる。横方向のずれが、±5μmの場合は許容角度±18度、15μmの場合は許容角度±5度となった。以上のように、リッジ部R1~R4の全体を含む範囲ARをリッジ部のストライプ方向を横切る方向横方向のみにより4分割して、各分割領域に、各リッジ部に1:1に対応した接続電極部を1個ずつ配置するようにすれば、サブマウント30側の分割された配線層の横幅リッジ部のストライプ方向を横切る方向の幅をかなり大きく確保することができるので、横方向のずれや回転方向のずれに対しても十分な許容度を持つことができる。図3の場合を拡張して、図5のように、n個のレーザ素子LD1~LDnを有する半導体チップ40を考える。n個のレーザ素子LD1~LDnにより、n本のストライプ状のリッジ部R1~Rnが形成されている。リッジ部のストライプ方向を横切る方向この場合直角に横切るをx、リッジ部のストライプ方向をyとする。また、隣り合うリッジ部の間隔はa、リッジ部のストライプ方向の長さをbとする。また、図5の上部側が、レーザビームの出射側であり、前端面である。図6のように、リッジ部R1~Rnの全体を含む範囲をx方向によりn分割してn個の分割領域A1~Anを作成する。図6では、リッジ部R1~Rnの全体を含む範囲は、半導体チップ40の平面全体とした。分割領域A1~Anに、リッジ部R1~Rnに1対1に対応した接続電極部421~42nまでを配置する。このようにして、横方向x方向の位置では、各接続電極部が相互に重ならないように配置される。また、この場合、1つの分割領域には1個の接続電極部が配置され、接続電極部のy方向の長さは分割領域のy方向の長さよりも小さく形成される。分割領域A1~Anのy方向の長さはb/nと表わせる。電流を注入する領域である接続電極部421~42nは、b/nよりも短く形成される。これは、サブマウント上の配線層は、y方向に一定の間隔を置いて電気的に分離して配置する必要があるため、隣の配線層にも同時に接触することを避けるためである。b/nよりも短く形成するときのマージンをαとすると、接続電極部421~42nのy方向の長さL1は、L1=b/n-αとなる。ここで、0<α<b/nである。αが大きいほどダイボディング時の許容度は大きくなるが、接触面積が小さくなるため、接触抵抗が大きくなる。また、並列配置されたレーザ素子のうち、内側に配置されたレーザ素子の方が、外側に配置されたレーザ素子よりも熱が蓄積されやすい。このため、接続電極部の位置は、図6にも示したように、並列配置されたリッジ部の中心の列に近づくにつれて前端面側に配置するほうが、放熱性の観点から望ましい。次に、図6の半導体チップ40の分割領域A1~Anに対応して、n分割された配線層を有するサブマウント30を図7に示す。長方形の配線層領域を上下にn分割し、配線層321~32nを形成している。配線層321~32nは、n分割されたA1~Anの領域に対応している。各配線層321~32nのy方向の長さL2は、最も長い場合でも、領域A1~Anの各長さb/nを越えないように形成される。マージンをβとすれば、L2=b/n-βと表わせる。α<βで、β-αが大きいほどダイボンディング時の回転方向ずれに対する許容角度は大きくなるが、x方向及びy方向に対する許容ずれは小さくなる。また接合強度も小さくなる。実際にはα、βの値はダイボンディング装置の精度、レーザ素子製造プロセス時のマスクアライメント精度、サブマウント作製時の配線層パターンの位置精度から決定する。次に、半導体チップ40の積層構造の一例を図8に示す。図8は、1つのレーザ素子分の積層構造例を示すが、他のレーザ素子もこれと同じ構造により構成される。n型GaAs基板1上に、n型GaAsバッファ層2、n型AlGaInPクラッド層3、n型AlGaInPガイド層4、AlGaInP活性層5、p型AlGaInPガイド層6、第1p型AlGaInPクラッド層7、p型エッチングストップ層8までが、平坦に積層されている。なお、p型エッチングストップ層8は、AlGaInP超格子層で構成される。このp型エッチングストップ層8上には、リッジ部が形成されている。リッジ部は、第2p型AlGaInPクラッド層9と、第2p型AlGaInPクラッド層9上に積層されたp型GaAsキャップ層10で構成されている。リッジ部の側面からp型エッチングストップ層8の表面まで、SiO2又はSiN等で形成された絶縁膜11で覆われている。製造工程を図9から図13に示す。各半導体の結晶成長は、MOCVD法有機金属気相成長法等により行われる。まず、n型GaAs基板1~p型GaAaキャップ層10までを積層し、絶縁膜となるSiO2膜11Aを成膜した後、リッジ部を形成するために、リッジ部両側の溝部に相当する領域のSiO2膜11Aをエッチングにより取り除く図9a。次に、ドライエッチング及びウェットエッチングを行い、レーザ素子LD1~LD4に対応するリッジ部R1~R4を形成する図9b。このエッチングの工程では、p型エッチングストップ層8により、上側からのエッチングは停止する。次に、素子分離溝を形成する位置のSiO2膜をエッチングにより取り除き、SiO2膜11Bを作製する図9c。その後、図10dのように、ドライエッチングにより、素子分離溝13を形成する。素子分離溝13は、n型GaAsバッファ層2を取り除き、n型AlGaInPクラッド層3の途中まで形成される。次に、エッチングによりSiO2膜11Bの全体を取り除いた後、新たなSiO2膜11Cを成膜する図10e。リッジ部上のSiO2膜をエッチングにより除去し、さらに、カバー層として形成していたp型GaAs層10をエッチングにより取り除く図10f。リッジ部上に、再度p型GaAsキャップ層10を形成する図11g。p電極15の基礎となる金属層15Aを全体に形成する図11h。金属層15Aは、例えば、Ti層の上にAu層を積層したTi/Auの多層金属層で構成され、蒸着により形成される。リッジ部上とリッジ部周辺の金属層15Aを残し、他の金属層をメタルエッチングにより除去し、p電極リッジ電極15を形成する図11i。次に、SiO2膜11Dを全体に成膜し、n型GaAs基板1の裏面を研磨した後、裏面電極16を形成する図12j。SiO2膜11Dの成膜が終了すると、絶縁膜11が形成される。絶縁膜11は、絶縁膜SiO2膜11Cと絶縁膜SiO2膜11Dで構成される。裏面電極16は、多層金属層で構成され、蒸着により形成される。次に、図12kに示すように、電流を供給するレーザ素子のリッジ部上のSiO2膜だけをエッチングにより除去する。本実施例では、LD1のリッジ部R1上のSiO2膜だけを除去している。次に、金属層17を全体に形成する図12l。金メッキ層18を必要な箇所に成膜した後図13m、金メッキ層18が形成されていない領域の金属層17をメタルエッチングにより除去する図13n。以上のようにして、素子分離溝13により分離されたレーザ素子LD1~LD4を有するマルチビーム半導体レーザ装置が完成する。レーザ素子LD1~LD4は、各々独立して駆動させることができる。図14は、図9から図13に示した製造方法により作製された、4つの半導体レーザ素子を有するマルチビーム半導体レーザ装置を上面から見た平面図を示す。絶縁膜11の上に金属層17が積層され、金属層17の上に金メッキ層18が形成された状態が示されている。レーザ素子LD1~LD4に対応するリッジ部R1~R4が並列配置された状態が示されている。4箇所ある斜線で示された領域は、図12kで、絶縁膜となるSiO2膜11Dをエッチングして取り除いた領域を示す。ここで、A-A’、B-B’、C-C’、D-D’における断面を図15に示す。図15aがA-A’の断面を、図15bがB-B’の断面を、図15cがC-C’の断面を、図15dがD-D’の断面を示す。この断面からわかるように、図15aでは、リッジ部R2上の絶縁膜が除去されて、リッジ電極15と金属層17が接触して電気的に接続されるため、リッジ部R2上の金メッキ層18が対応するサブマウントの配線層とハンダで接合されることにより、サブマウント30から電流が供給される。図15bでは、リッジ部R3上の絶縁膜が除去されて、リッジ電極15と金属層17と金メッキ層18が接触して電気的に接続されるため、リッジ部R3の金メッキ層18が対応するサブマウントの配線層とハンダで接合されることにより、サブマウント30から電流が供給される。図15cでは、リッジ部R4上の絶縁膜が除去されて、リッジ電極15と金属層17と金メッキ層18が接触して電気的に接続されるため、リッジ部R4の金メッキ層18が対応するサブマウントの配線層とハンダで接合されることにより、サブマウント30から電流が供給される。図15dでは、リッジ部R1上の絶縁膜が除去されて、リッジ電極15と金属層17と金メッキ層18が接触して電気的に接続されるため、リッジ部R1の金メッキ層18が対応するサブマウントの配線層とハンダで接合されることにより、サブマウント30から電流が供給される。