"各々に、複数の画素の信号が出力される、複数の信号線と、前記複数の信号線の各々から出力される信号を保持する、複数の第1の保持容量と、前記複数の信号線及び前記複数の第1の保持容量の間に設けられ、各々が第1のNMOSトランジスタ及び第1のPMOSトランジスタを有する、複数の第1のCMOSスイッチと、前記複数の第1のNMOSトランジスタのゲートに電気的に接続される第1の制御線と、前記複数の第1のPMOSトランジスタのゲートに電気的に接続される第2の制御線とを有し、前記第1の制御線及び前記第2の制御線には、前記第1のNMOSトランジスタがオフするタイミングと前記第1のPMOSトランジスタがオフするタイミングとがずれるように、異なるタイミングの信号が供給されることを特徴とする固体撮像装置。前記複数の第1のCMOSスイッチのすべてにおいて、前記第1のNMOSトランジスタが前記第1のPMOSトランジスタより先にオフし、又は前記第1のPMOSトランジスタが前記第1のNMOSトランジスタより先にオフすることを特徴とする請求項1記載の固体撮像装置。さらに、前記第1の制御線及び前記第2の制御線に供給する信号を制御する制御部を有し、前記制御部は、前記第1のNMOSトランジスタがオフするタイミングと前記第1のPMOSトランジスタがオフするタイミングとがずれるように、前記第1の制御線及び前記第2の制御線に供給する信号を制御することを特徴とする請求項1又は2記載の固体撮像装置。さらに、各々が、前記複数の信号線の各々から出力される画素のリセット信号を保持する、複数の第2の保持容量と、前記複数の信号線及び前記複数の第2の保持容量の間に設けられ、各々が、第2のNMOSトランジスタ及び第2のPMOSトランジスタを有する、複数の第2のCMOSスイッチと、前記複数の第2のNMOSトランジスタのゲートに電気的に接続される第3の制御線と、前記複数の第2のPMOSトランジスタのゲートに電気的に接続される第4の制御線とを有し、前記第3の制御線及び前記第4の制御線には、前記第2のNMOSトランジスタがオフするタイミングと前記第2のPMOSトランジスタがオフするタイミングとがずれるように、異なるタイミングの信号が供給されることを特徴とする請求項1~3のいずれか1項に記載の固体撮像装置。さらに、前記複数の信号線及び前記複数の第1のCMOSスイッチの間に設けられ、各々が、前記複数の信号線から出力される信号を増幅する、複数の信号増幅部を有することを特徴とする請求項1~4のいずれか1項に記載の固体撮像装置。さらに、前記第1の制御線に制御信号を供給するための第1の電極パッドと、前記第2の制御線に制御信号を供給するための第2の電極パッドとを有することを特徴とする請求項1~5のいずれか1項に記載の固体撮像装置。さらに、電極パッドと、前記電極パッドに入力される信号を遅延する遅延回路とを有し、前記第1の制御線及び前記第2の制御線のうちの一方は前記遅延回路を介して前記電極パッドに電気的に接続され、前記第1の制御線及び前記第2の制御線のうちの他方は前記遅延回路を介さないで前記電極パッドに電気的に接続されることを特徴とする請求項1~5のいずれか1項に記載の固体撮像装置。さらに、前記第1の制御線にパルスを供給するための第1の入力パッドと、前記第2の制御線にパルスを供給するための第2の入力パッドとを有し、前記第1の入力パッドと、前記第1の制御線に駆動される前記複数の第1のNMOSトランジスタのうち、該第1の入力パッドに最も近い位置に配される第1のNMOSトランジスタまでの電気経路の信号に対する遅延量と、前記第2の入力パッドと、前記第2の制御線に駆動される前記複数の第1のPMOSトランジスタのうち、該第2の入力パッドに最も近い位置に配される第1のPMOSトランジスタまでの電気経路の信号に対する遅延量とが異なることを特徴とする請求項1~5のいずれか1項に記載の固体撮像装置。各々に、複数の画素の信号が出力される、複数の信号線と、各々が、前記複数の信号線の各々から出力される信号を保持する、複数の第1の保持容量と、前記複数の信号線及び前記複数の第1の保持容量の間に設けられ、各々が第1のNMOSトランジスタ及び第1のPMOSトランジスタを有する、複数の第1のCMOSスイッチと、前記複数の第1のNMOSトランジスタのゲートに電気的に接続される第1の制御線と、前記複数の第1のPMOSトランジスタのゲートに電気的に接続される第2の制御線と、前記第1の制御線にパルスを供給するための第1の入力パッドと、前記第2の制御線にパルスを供給するための第2の入力パッドとを有し、前記第1の入力パッドと、前記第1の制御線に駆動される前記複数の第1のNMOSトランジスタのうち、該第1の入力パッドに最も近い位置に配される第1のNMOSトランジスタまでの電気経路の信号に対する遅延量と、前記第2の入力パッドと、前記第2の制御線に駆動される前記複数の第1のPMOSトランジスタのうち、該第2の入力パッドに最も近い位置に配される第1のPMOSトランジスタまでの電気経路の信号に対する遅延量とが異なることを特徴とする固体撮像装置。前記第1の入力パッドと前記第2の入力パッドとが同一の導電パターンにより構成されていることを特徴とする請求項9記載の固体撮像装置。該第2の入力パッドに最も近い位置に配される第1のPMOSトランジスタまでの電気経路の信号に対する遅延量が、該第1の入力パッドに最も近い位置に配される第1のNMOSトランジスタまでの電気経路の信号に対する遅延量よりも大きいことを特徴とする請求項9又は10記載の固体撮像装置。信号保持容量のスイッチをCMOSスイッチで構成し、画素領域に強いスポット光を入射させるとスポットの左右のどちらかで白か黒の帯が発生するという課題を発明者らは新たに見出した。この課題は、CMOSスイッチを構成するNMOSトランジスタとPMOSトランジスタがオン状態=導通状態からオフ状態=非道通状態に遷移するタイミングが、撮像面全域で一致しないことが原因であることがわかった。NMOSトランジスタとPMOSトランジスタをオン/オフする際のゲートの電位変化がMOSトランジスタの寄生容量を介してドレイン側に電位変動をもたらすことが一般的に知られている。CMOSスイッチはNMOSトランジスタとPMOSトランジスタのオフが略同時に行われれば、電位変動が相殺される。しかしながら、一方のスイッチが時間的に先にオフすると、後からオフするスイッチによってトランジスタのドレインあるいはソースに書き込まれている信号電位が変動する。この変動が撮像領域全体で一定であれば、白帯や黒帯を生じない。撮像領域全体で、ある領域はNMOSトランジスタとPMOSトランジスタが略同時にオフし、別の領域ではオフするタイミングが一致しないと、2つの領域で書き込まれる信号の電位が異なり、白帯や黒帯という現象が見られることがわかった。強いスポット光のように特定の電位に偏った信号を出力する画素が多数存在すると、NMOSトランジスタとPMOSトランジスタの一方だけがオン状態となる。MOSトランジスタはオン状態よりオフ状態の方がゲート寄生容量が大きいため、多数のオン状態のMOSトランジスタが接続された制御線と多数のオフ状態のMOSトランジスタが接続された制御線に寄生容量に大きな差を生じる。その結果、制御線を伝わるパルスの遅延に差が生じ、NMOSトランジスタとPMOSトランジスタのオン/オフのタイミングに差が生じる。これにより、強いスポット光で画像中に白帯、黒帯が発生してしまう。本発明の目的は、強いスポット光により生じる白帯又は黒帯に起因する画質の低下を防止することができる固体撮像装置を提供することである。本発明の固体撮像装置は、各々に、複数の画素の信号が出力される、複数の信号線と、前記複数の信号線の各々から出力される信号を保持する、複数の第1の保持容量と、前記複数の信号線及び前記複数の第1の保持容量の間に設けられ、各々が第1のNMOSトランジスタ及び第1のPMOSトランジスタを有する、複数の第1のCMOSスイッチと、前記複数の第1のNMOSトランジスタのゲートに電気的に接続される第1の制御線と、前記複数の第1のPMOSトランジスタのゲートに電気的に接続される第2の制御線とを有し、前記第1の制御線及び前記第2の制御線には、前記第1のNMOSトランジスタがオフするタイミングと前記第1のPMOSトランジスタがオフするタイミングとがずれるように、異なるタイミングの信号が供給されることを特徴とする。本発明によれば、第1のCMOSスイッチを用いることにより第1の保持容量の信号のダイナミックレンジを拡大させることができる。また、強いスポット光を入射させた際のスポットの左右のどちらかでの白帯や黒帯の発生による画質の低下を抑制することができる。第1の実施形態図1は、本発明の第1の実施形態の固体撮像装置の構成例を示すブロック図である。固体撮像装置は、画素アレイA、画素定電流源102、垂直走査回路103、信号増幅部104、信号保持部105、信号増幅部104から信号保持部105への信号書き込み制御部106、スイッチ107、水平走査回路108、出力アンプ109を備える。画素アレイAは、複数の画素101を有する。ここでは画素101が複数行及び複数列を構成するように行列状に配列されている。なお、図1では、画素アレイAが3行3列の画素101で構成されているが、これは説明を簡単化することを意図したものであり、画素アレイAの構成を限定することを意図したものではない。画素101は、光電変換により電気信号を生成する光電変換部を有する。複数の列信号線110には、複数の画素101の信号が出力される。信号増幅部104は、複数の列信号線110及び複数の信号保持部105の間の電気経路に設けられ、複数の列信号線110から出力される信号を増幅する。信号保持部105は、信号増幅部104によって読み出された信号を保持する。出力アンプ109は、信号保持部105に保持された信号をスイッチ107を介して読み出すように構成される。信号増幅部104及び信号保持部105は、1列毎に設けられていてもよいし、複数列毎に設けられていてもよい。垂直走査回路103は、典型的には、シフトレジスタを含んで構成され、画素アレイA中の行を選択する。水平走査回路108は、典型的には、シフトレジスタを含んで構成され、画素アレイA中の列を選択する。この例では、画素アレイA中の列の選択は、信号保持部105から出力アンプ109に信号が転送されるようにスイッチ107を選択的に活性化することによってなされる。図2は、画素101、信号増幅部104及び信号保持部105の詳細な構成例を示す図である。画素部101は、例えば、フォトダイオード光電変換部201と、転送トランジスタ202と、増幅トランジスタソースフォロアトランジスタ203と、リセットトランジスタ204と、選択トランジスタ205とを含む。フォトダイオード201は、光電変換により電気信号を生成する。フォトダイオード201において光電変換によって生成された電荷は、転送トランジスタ202によってフローティングディフュージョン以下、FDという217に転送される。この電荷によってFD217の電位が定まる。FD217は、増幅トランジスタ203のゲートと共通のノードであり、FD217に転送された電荷に基づく信号が増幅トランジスタ203によって増幅されて、選択トランジスタ205を介して列信号線110に出力される。列信号線110は、定電流源102に接続されていて、ソースフォロア回路が構成されている。信号増幅部104は、例えば、クランプ容量206、反転アンプ207、フィードバック容量208、クランプスイッチ209等を含む。列信号線110は、信号増幅部104のクランプ容量206の一端に電気的に接続されている。ここでは直接接続されているがスイッチを介して接続されていてもよい。フィードバック容量208及びクランプスイッチ209は、反転アンプ207の入力端と出力端との間に並列に接続されている。信号増幅部104の出力端は、信号保持部105に電気的に接続されている。信号保持部105は、例えば、スイッチ211n、211p、212n、212p、保持容量213、214を含む。保持容量213、214は、同一の容量値をもつことが好ましい。信号増幅部104の出力端は、スイッチ211n、211p、212n、212pを介して保持容量213、214にそれぞれ接続されている。スイッチ211n、211p、212n、212pの制御を行うのが制御部106である。保持容量213、214に保持された信号は、水平走査回路108から提供されるPHパルスにしたがって列選択スイッチ215、216がオンすることによって出力アンプ109に転送される。保持容量213、214には、それぞれNノイズ出力、S光信号出力が保持され、出力アンプ109によって、N出力とS出力との差分が増幅される。列毎の複数の第1の保持容量214は、列毎の複数の列信号線110の各々から出力される信号を保持する。第1のNMOSトランジスタ212n及び第1のPMOSトランジスタ212pを有する第1のCMOSスイッチは、列信号線110及び第1の保持容量214の間の電気経路に設けられる。NMOSトランジスタはNチャネルMOS電界効果トランジスタであり、PMOSトランジスタはPチャネルMOS電界効果トランジスタである。パルスPTSが供給される第1の制御線は、列毎の複数の第1のCMOSスイッチの第1のNMOSトランジスタ212nのゲートに電気的に接続される。パルスPTS_bが供給される第2の制御線は、列毎の複数の第1のCMOSスイッチの第1のPMOSトランジスタ212pのゲートに電気的に接続される。列毎の複数の第2の保持容量213は、複数の画素101がリセットされた状態で列毎の複数の列信号線110の各々から出力される画素のリセット信号を保持する。第2のNMOSトランジスタ211n及び第2のPMOSトランジスタ211pを有する第2のCMOSスイッチは、信号線110及び第2の保持容量213の間の電気経路に設けられる。パルスPTNが供給される第3の制御線は、列毎の複数の第2のCMOSスイッチの第2のNMOSトランジスタ211nのゲートに電気的に接続される。パルスPTN_bが供給される第4の制御線は、列毎の複数の第2のCMOSスイッチの第2のPMOSトランジスタ211pのゲートに電気的に接続される。図3は、図1及び図2に示す固体撮像装置の動作例を示すタイミング図である。図3を参照しながら固体撮像装置の動作を説明する。以降ではハイレベルのパルスで、各トランジスタがアクティブとなることとする。時刻t1に、選択トランジスタ205のゲートに供給される選択信号PSELがハイレベルになる。これにより、選択トランジスタ205がオンし、増幅トランジスタ203が活性化される。この状態では、リセット信号PRESがハイレベルであり、リセットトランジスタ204がオンし、FD217はリセット電位SVDDによってリセットされている。時刻t2に、クランプパルスPC0Rがハイレベルになり、クランプスイッチ209がオンし、反転アンプ207がユニティゲインバッファ状態になり、VC0Rの電位が出力される。時刻t3に、リセットトランジスタ204のゲートに供給されるリセット信号PRESがローレベルになり、リセットトランジスタ204がオフし、FD217の電位がフローティングとなり、列信号線110の基準電位VNが定まる。時刻t4に、クランプパルスPC0Rがローレベルになり、クランプスイッチ209がオフし、列信号線110の基準電位VNがクランプされる。時刻t5に、PTNパルスがハイレベルとなり、PTN_bパルスがローレベルとなり、信号保持部105のスイッチ211n、211pがオンし、保持容量213に、VC0Rの電圧と反転アンプ207のオフセット電圧が重畳された値の書き込みが始まる。時刻t6に、PTNパルスがローレベルとなり、PTN_bパルスがハイレベルとなり、スイッチ211n、211pがオフし、この書き込みが終了する。時刻t7に、画素部101の転送トランジスタ202のゲートに供給される転送パルスPTXがハイレベルになり、転送トランジスタ202がオンし、フォトダイオード201の信号電荷がFD217に転送される。時刻t8に、転送パルスPTXがローレベルになり、転送トランジスタ202がオフし、転送が完了する。その後、時刻t9に、PTSパルスがハイレベルになり、PTS_bパルスがローレベルになり、信号保持部105のスイッチ212n、212pがオンし、保持容量214に信号が書き込まれる。転送パルスPTXがハイレベルになることにより、列信号線110の電位はVNからVSに変化する。信号電荷が電子である場合には、VS≦VNの関係となる。増幅後の信号は、信号保持部105のスイッチ212n、212pを介して保持容量214に書き込まれる。時刻t10に、PTSパルスをローレベルにし、スイッチ212nをオフしてから、時刻t11に、PTS_bパルスをハイレベルにし、スイッチ212pをオフし、この書き込みが終了する。すなわち、スイッチ212nがオフするタイミングとスイッチ212pがオフするタイミングとがずれるように、パルスPTSとPTS_bが異なるタイミングで供給される。具体的には、制御部106が、パルスPTS、PTS_b、PTN、PTN_bを制御する。その後、時刻t12に、リセット信号PRESがハイレベルになり、画素部101のリセットトランジスタ204がオンし、FD217がリセットされる。これと同時に、選択信号PSELがローレベルになり、選択トランジスタ205がオフする。これにより、行の選択が解除される。その後、時刻t13に、水平走査回路108から提供されるPHパルスによって列選択スイッチ215、216がオンし、出力アンプ109でN出力とS出力との差を演算して画像信号が出力される。これが時刻t14に終了し、以降は、順次PHパルスに同期して各列の信号が出力される。次に、本実施形態の効果を明らかにする。信号保持容量214のスイッチ212n,212pをCMOSスイッチで構成し、強いスポット光を入射させると、スポットの左右のどちらかで白か黒の帯が発生するメカニズムを説明する。この課題は、信号増幅部104の出力電位によって、CMOSスイッチを構成するNMOSトランジスタ212n、PMOSトランジスタ212pのゲート容量が変化するという現象により発生している。図4Aは、CMOSスイッチを構成するNMOSトランジスタ212nの模式図を示す。ソースが信号保持容量214に接続され、ドレインが信号増幅部104の出力と接続されている。信号増幅部104の出力、信号保持容量214、NMOSトランジスタ212nのゲート電位がVDD電源電位となる場合はNMOSトランジスタ212nにチャネルが生じないため、チャネル容量が生じず、NMOSトランジスタ212nのゲート容量は小さい。それに対して、図4Bのように、信号増幅部104の出力及び信号保持容量214の電位が例えば1.5V、NMOSトランジスタ212nのゲート電位が5Vの際にはチャネルが生じる。このため、チャネル容量が発生し、ゲート容量は大きくなる。PMOSトランジスタ212pはNMOSトランジスタ212nとは逆の特性を示す。撮像面の一部に強いスポット光が入射すると、光が入射している画素101に対応する信号増幅部104の出力電位はVDDまで上昇する。これにより、信号保持容量214のCMOSスイッチのNMOSトランジスタ212nのゲート容量は小さくなり、PMOSトランジスタ212pのゲート容量は大きくなる。図5は、演算増幅手段301、CMOSスイッチ302、信号保持容量303が複数列並んだ模式図を示す。演算増幅手段301は信号増幅部104に対応する。実際には数千列並んでおり、3列に限定されるものではない。演算増幅手段301がCMOSスイッチ302を介して信号保持容量303と接続されている。また、CMOSスイッチ302のNMOSトランジスタ及びPMOSトランジスタのゲートを駆動するバッファ304が配置されている。画面中央にスポット光が当たり、中央の演算増幅手段301の出力が飽和すると、CMOSスイッチ302を構成するNMOSトランジスタのゲート下にチャネルが発生しないため、ゲート容量が小さくなる。それに伴い、NMOSトランジスタを駆動するバッファ304が駆動する容量が小さくなるため、バッファ304から遠い側で、暗時よりもオフする速度が速くなる。バッファ304から近いところでは、バッファ304の駆動力でオフする速度が決まるため、チャネル容量の影響は小さい。逆にPMOSトランジスタを駆動するバッファ304は駆動する容量が大きくなるため、バッファ304から遠い側で、暗時よりもオフする速度が遅くなる。バッファ304から近いところでは、バッファ304の駆動力でオフする速度が決まるため、チャネル容量の影響は小さい。上記現象により、バッファ304から近い信号保持容量303のCMOSスイッチ302のNMOSトランジスタとPMOSトランジスタはほぼ同時にオフする。この際、バッファ304から遠い信号保持容量303のCMOSスイッチ302のNMOSトランジスタとPMOSトランジスタは途中の演算増幅手段301の出力次第で、どちらが先にオフするかが変化してしまう。CMOSスイッチ302のバッファ304を信号保持容量303のレイアウトの両側に設けるという構成も考えられるが、両側に設けた二つのバッファ304のオン/オフタイミングをそろえるのは困難であるため実用的な構成ではない。NMOSトランジスタはゲート電位がVDD電源電位からGND基準電位に変化することでオフする。逆にPMOSトランジスタはゲート電位がGNDからVDDに変化することでオフする。信号保持容量303に保持される電位は、CMOSスイッチ302がオンしている間は演算増幅手段301の出力電位に固定される。CMOSスイッチ302のNMOSトランジスタ、PMOSトランジスタのどちらかがオフした後は、後からオフする方のゲート電位の変化を受けて容量結合により変動する。具体的に、NMOSトランジスタがPMOSトランジスタより後にオフする場合は信号保持容量303の電位はGND側に変動し、PMOSトランジスタがNMOSトランジスタより後にオフする場合は信号保持容量303の電位はVDD側に変動する。以上により、信号保持容量303のスイッチ302をCMOSスイッチにして、撮像面の一部に強いスポット光が入射すると、CMOSスイッチ302のゲートを駆動するバッファ304から遠い側で白か黒の帯が発生する。NMOSトランジスタがPMOSトランジスタより後にオフする場合は信号保持容量303の電位がGND側に変動し信号が小さくなるため、黒い帯が発生する。PMOSトランジスタがNMOSトランジスタより後にオフする場合は信号保持容量303の電位はVDD側に変動し信号が大きくなるため、白い帯が発生する。ここではバッファを設けた例に関して説明したがバッファを設けない場合にも同様の現象が起こり得る。図3の時刻t10~t11に、信号の書き込みが終了する時、反転アンプ207の出力が飽和しており、VDD電位を保持容量214に書き込む際、NMOSトランジスタ212nにはチャネルが生じないため、チャネルが生じず、ゲート容量が小さくなる。逆にPMOSトランジスタ212pはチャネルが生じるため、ゲート容量が大きくなる。NMOSトランジスタ212nを駆動するバッファ304が駆動する容量が小さくなるため、バッファ304から遠い側でNMOSトランジスタ212nはオフする速度が速くなる。逆にPMOSトランジスタ212pはバッファ304から遠い側でオフする速度が遅くなる。以上により、スイッチ212nNMOSトランジスタとスイッチ212pPMOSトランジスタのどちらが先にオフするかで、前述の理由により、CMOSスイッチ302のゲートを駆動するバッファ304から遠い側で白か黒の帯が発生してしまう。NMOSトランジスタ212n及びPMOSトランジスタ212pのどちらが先にオフするか不確定であることが帯の発生原因である。本実施形態では、制御部106を例えば図6記載の回路にし、PTS、PTS_b、PTN、PTN_bのトランジスタがオフするタイミングパルスをずらすようにする。そして、本実施形態では、PTNとPTN_bのいずれかと、PTSとPTS_bのいずれかが必ず他方より先にトランジスタオフするようにしている。図6において、401は固体撮像装置の外からのパルス入力部であり、第1~第4の電極パッドである。402は信号保持部105の第1~第4の制御線である。制御信号パルスPTSは、第1の電極パッド401に電気的に接続される第1の制御線402を介してNMOSトランジスタ212nのゲートに供給される。制御信号パルスPTS_bは、第2の電極パッド401に電気的に接続される第2の制御線402を介してPMOSトランジスタ212pのゲートに供給される。制御信号パルスPTNは、第3の電極パッド401に電気的に接続される第3の制御線402を介してNMOSトランジスタ211nのゲートに供給される。制御信号パルスPTN_bは、第4の電極パッド401に電気的に接続される第4の制御線402を介してPMOSトランジスタ211pのゲートに供給される。PTS、PTS_bのうち、PTSが完全にトランジスタをオフさせてからPTS_bによりトランジスタをオフさせる。列毎の複数の第1のCMOSスイッチのすべてにおいて、第1のNMOSトランジスタ212nが第1のPMOSトランジスタ212pより先にオフし、又は第1のPMOSトランジスタ212pが第1のNMOSトランジスタ212nより先にオフするのが好ましい。この状態で画素領域の一部に強いスポット光があたったとする。反転アンプ207の出力には高い電位の信号が発生し、同じ行のNMOSトランジスタ212nのゲート容量が増大し、PMOSトランジスタ212pのゲート容量が減少する。従って、パルスPTSを供給する制御線に生じる寄生容量が増大し、パルスPTS_bを供給する制御線に生じる寄生容量が減少する。パルスPTSが遅延しても、撮像領域の全面に渡って、PTSとPTS_bのオフするタイミングの前後関係に変化が生じないように、外部からのPTSとPTS_bの時間差に余裕を持たせているので、白帯や黒帯の発生は抑制される。通常、固体撮像装置の外部との入出力ピンの数はパッケージのピン数などの制限があるため、できるだけ減らすようにするものである。PTS、PTNを固体撮像装置の外から入力し、制御部106でインバータで反転させてPTS_b、PTN_bパルスを固体撮像装置内部で発生させるのが一般的である。本実施形態ではPTS、PTS_b、PTN、PTN_bのトランジスタをオフさせるタイミングパルスを固体撮像装置の外から入力し、トランジスタオフするタイミングを自由に制御できるようにしている。上記の構成によって、図7のように、時刻t6にパルスPTNをローレベルにすることによりNMOSトランジスタ212nをオフする。そして、時刻t6とは異なる時刻t7にパルスPTN_bをハイレベルにすることによりPMOSトランジスタ212pをオフすることも可能である。パルスPTSによりNMOSトランジスタ212nがオフするタイミングをパルスPTS_bによりPMOSトランジスタ212pがオフするタイミングより必ず先となるようにタイミングをずらす。さらに、パルスPTNによりNMOSトランジスタ211nがオフするタイミングもパルスPTN_bによりPMOSトランジスタ211pがオフするタイミングよりも必ず先となるようにタイミングをずらす。これにより、S信号とN信号の差分がより精度良く得られることができるので、より好ましい。すなわち、NMOSトランジスタ211nがオフするタイミングとPMOSトランジスタ211pがオフするタイミングとがずれるように、パルスPTNとPTN_bが異なるタイミングで供給される。第2の実施形態本発明の第2の実施形態の固体撮像装置を示すブロック図は図1と同じである。第2の実施形態では、第1の実施形態とは制御部106が異なる。その他の構成は第1の実施形態と同じである。図8は、第2の実施形態の制御部106の詳細な構成例を示す図である。図8において、601は、固体撮像装置の外からのパルス入力部であり、例えば入力パッド電極パッドを含む。ここでは、パルスPTSを入力する第1の入力パッド及びパルスPTS_bを入力する第2の入力パッドに対して一つの入力パッドを構成する同一の導電パターンが設けられている。また、パルスPTNを入力する第3の入力パッド及びパルスPTN_bを入力する第4の入力パッドに対して一つの入力パッドを構成する同一の導電パターンが設けられている。他の構成例として、PTS,PTS_b、PTN,PTN_bに対してそれぞれ一つ、つまり計4つの入力パッドとなる各々が独立した4つの導電パターンを設けてもよい。602は信号保持部105の第1~第4の制御線のそれぞれと電気的に接続されるノードである。PTS、PTNのタイミングパルスを固体撮像装置の外から入力し、抵抗と容量による遅延回路を用いることにより、PTSがPTS_bより必ず先にトランジスタオフするようにタイミングをずらしている。上記入力パッドからPTSもしくはPTS_bにより駆動されるトランジスタのうち、該入力パッドに最も近い位置に配されるトランジスタまでの電気経路の信号に対する遅延量を考える。PTSの電気経路に生じる遅延量とPTS_bの電気経路に生じる遅延量とが異なる。具体的には、PTS_bの電気経路に生じる遅延量がPTSの電気経路に生じる遅延量よりも大きい。PTNにおいても同様である。遅延回路の抵抗と容量のサイズを調整することで、撮像領域全体に渡り常にPTSによりトランジスタをオフさせるタイミングをPTS_bによりトランジスタをオフさせるタイミングより先にすることができる。そして、PTNによりトランジスタをオフさせるタイミングをPTN_bによりトランジスタをオフさせるタイミングより常に先とすることができる。このように設計することで、強いスポット光の左右に発生する白帯あるいは黒帯の発生を抑制することができる。第1の実施形態と同じく、PTSとPTS_bだけに図8の回路を適用しても効果はある。また遅延回路を設けることなく単に配線抵抗を異ならせることにより遅延量を変えてもよい。以上のように、遅延回路は、電極パッド601に入力された信号を遅延させる。パルスPTSを伝達する第1の制御線602及びパルスPTS_bを伝達する第2の制御線602のうちの一方は遅延回路を介してパルスPTSの電極パッド601に電気的に接続される。つまり両者の遅延量を異ならせている。パルスPTSの第1の制御線602及びパルスPTS_bの第2の制御線602のうちの他方は遅延回路を介さないでパルスPTSの電極パッド601に接続される。パルスPTNの第3の制御線602及びパルスPTN_bの第4の制御線602のうちの一方は遅延回路を介してパルスPTNの電極パッド601に接続される。パルスPTNの第3の制御線602及びパルスPTN_bの第4の制御線602のうちの他方は遅延回路を介さないでパルスPTNの電極パッド601に接続される。第3の実施形態図9は、本発明の第3の実施形態の固体撮像装置の構成例を示すブロック図である。第3の実施形態は、第1の実施形態に対して信号増幅部104が省かれている。図10は、画素101及び信号保持部105の詳細な構成例を示す図である。第1の実施形態に対して信号増幅部104が省かれている。本実施形態の回路構成は、信号処理回路中に反転アンプがないために、信号保持部105に書き込まれる信号の極性が第1の実施形態に対して反転する。従って、本実施形態では、スポット光によるNMOSトランジスタとPMOSトランジスタのゲート容量の大小関係が第1の実施形態と逆転する。図11を参照しながら固体撮像装置の動作を説明する。時刻t1に、選択トランジスタ205のゲートに入力される選択信号PSELがハイレベルになると、選択トランジスタ205がオンし、増幅トランジスタ203が活性化される。この状態では、リセット信号PRESがハイレベルになり、リセットトランジスタ204がオンし、FD217はリセット電圧SVDDによってリセットされている。時刻t2に、リセットトランジスタ204のゲートに入力されるリセット信号PRESがローレベルになり、リセットトランジスタ204がオフし、FD217の電位が黒信号レベルに固定され、列信号線110の基準電位VNが定まる。時刻t3に、PTNパルスがハイレベルになり、PTN_bパルスがローレベルになり、信号保持部105のスイッチ211n、211pがオンし、保持容量213に、列信号線110の基準電位VNの書き込みが始まる。時刻t4に、PTNパルスがローレベルになり、PTN_bパルスがハイレベルになり、スイッチ211n、211pがオフし、この書き込みが終了する。時刻t5に、画素部101の転送トランジスタ202のゲートに入力される転送パルスPTXがハイレベルになり、転送トランジスタ202がオンし、フォトダイオード201の信号電荷がFD217に転送される。時刻t6では、転送パルスPTXがローレベルになり、転送トランジスタ202がオフし、転送が完了する。その後、時刻t7に、PTSパルスがハイレベルになり、PTS_bパルスがローレベルになり、信号保持部105のスイッチ212n、212pがオンし、保持容量214に信号が書き込まれる。転送パルスPTXがハイレベルになることにより列信号線110の電位は、VNからVSに変化する。信号電荷が電子である場合には、VS<VNの関係となる。光信号電圧VSは、信号保持部105のスイッチ212n、212pを介して保持容量214に書き込まれる。時刻t8に、PTS_bパルスがローレベルとなり、スイッチ212pがオフしてから、時刻t9に、PTSパルスがハイレベルになり、スイッチ212nがオフすることで、この書き込みが終了する。その後、時刻t10に、リセット信号PRESがハイレベルになり、画素部101のリセットトランジスタ204がオンし、FD217がリセットされる。これと同時に、選択信号PSELがローレベルになり、選択トランジスタ205がオフする。これにより、行の選択が解除される。その後、時刻t11に、水平走査回路108から提供されるPHパルスによって列選択スイッチ215、216がオンし、出力アンプ109でN出力とS出力との差を演算して画像信号が出力される。これが時刻t12に終了し、以降は、順次PHパルスに同期して各列の信号が出力される。このような動作で、時刻t8~t9に、信号の書き込みが終了する時、画素の出力が飽和していると、列信号線110の電位がGNDレベル近傍まで低下し、その電位が保持容量214に書き込まれる。GND近傍の電位が保持容量214に書き込まれる際、PMOSトランジスタ212pにはチャネルが生じないため、チャネル容量が発生せず、ゲート容量が小さくなる。逆にNMOSトランジスタ212nはチャネルが生じるため、ゲート容量が大きくなる。PMOSトランジスタ212pを駆動するバッファが駆動する容量が小さくなるため、バッファから遠い側でPMOSトランジスタ212pはオフする速度が速くなる。逆にNMOSトランジスタ212nはバッファから遠い側でオフする速度が遅くなる。本実施形態では、制御部106を第1の実施形態と同じ図6記載の回路にし、PTS、PTS_b、PTN、PTN_bのトランジスタオフするタイミングパルスを固体撮像装置の外から入力できるようにしている。本実施形態は、第1の実施形態と同様に、外部から、PTS_bが先に完全にトランジスタオフしてから、PTSをトランジスタオフするパルスを受けることで、列信号線110の信号電位は常にPTSをトランジスタオフするパルスによって電位変動を受ける。これにより、スポットの左右のどちらかで白帯あるいは黒帯の発生が抑制される。また、図12のように、時刻t4にPTN_bがトランジスタオフし、時刻t5にPTNがトランジスタオフすることでN信号の電位変動も抑制されるので、S信号とN信号の差分がより精度良く得られることができるのは第1及び第2の実施形態と同様である。また、第2の実施形態と同様に、PTNとPTN_b、あるいはPTSとPTS_bを遅延回路を用いてタイミングを作ることもできる。第3の実施形態に適用する場合、PTNとPTN_bの外部入力パッドを共通化し、PTNの供給線に遅延回路を設ければよい。また、PTSとPTS_bの外部入力パッドを共通化し、PTSの供給線に遅延回路を設ければよい。第4の実施形態図13は、本発明の第4の実施形態の固体撮像装置の構成例を示すブロック図である。第4の実施形態は、第1の実施形態に対して信号保持部の構成が異なっている。具体的には信号保持部1305は、第1のCMOSスイッチ1311A、第2のCMOSスイッチの1312A、第3のCMOSスイッチ1311B、第4のCMOSスイッチ1312Bを含んで構成される。第1の実施形態と同様に光信号用の経路とノイズ信号用の経路とに分かれている。両経路も基本的な構成は同じであるため光信号用を例にとり説明を行う。信号増幅部で増幅された信号は、第2のCMOSスイッチ1312A1311Aを介して容量1314A1313Aに保持される。これと同時に、増幅部13161315で信号が増幅され、第4のCMOSスイッチ1312B1311Bを介して容量1314B1313Bに信号が保持される。その後、第1の実施形態と同様に水平走査回路からのパルスにより順次出力される。本実施形態においても、第1~第4のCMOSスイッチを構成するNMOSトランジスタ、PMOSトランジスタのオフのタイミングを異ならせることにより、第1の実施形態と同様の効果を得ることができる。少なくとも一つのCMOSスイッチにおいてNMOSトランジスタとPMOSトランジスタのオフのタイミングを異ならせればよい。より好ましくは、すべてのCMOSスイッチのNMOSトランジスタ、PMOSトランジスタのオフのタイミングを異ならせるのがよい。本実施形態によれば、第1の実施形態の効果に加えて、容量1313B、1314Bで信号を保持している状態において次行の信号を容量1313A、1314Aに保持することが可能であるため、信号読み出しの高速化を図ることが可能となる。なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。上記の実施形態は、種々の組み合わせが可能である。"