"液晶ディスプレーにおけるゲートライン駆動方法であって、現在のフレームで、第NNゲートラインの総行数行のゲートラインが完全にオフする時刻に、前記第N行のゲートラインへ補償電圧Vgcを入力するステップと、前記補償電圧Vgcの入力を保持するステップと、次のフレームで、前記第N行のゲートラインへオン電圧Vghを入力する際、前記第N行のゲートラインへ前記補償電圧Vgcの入力を停止するステップと、を含む、ことを特徴とする液晶ディスプレーにおけるゲートライン駆動方法。前記の第N行のゲートラインが完全にオフする時刻の前に、前記第N行のゲートラインへオン電圧Vghを入力し、前記ゲートラインをオンするように制御するステップと、前記第N行のゲートラインへオフ電圧Vglを入力し、前記ゲートラインをオフするように制御するステップと、をさらに含むことを特徴とする請求項1に記載の液晶ディスプレーにおけるゲートライン駆動方法。前記液晶ディスプレーの画素構造は、ゲートラインが蓄積容量Cstの下極板とする構造であって、薄膜トランジスタの容量をCgsとすると、前記補償電圧VgcがVgcVgh×CgsCstになることを特徴とする請求項2に記載の液晶ディスプレーにおけるゲートライン駆動方法。前記液晶ディスプレーの画素構造は、ゲートライン及び共通電極線が蓄積容量Cstの下極板とする構造であって、薄膜トランジスタの容量をCgsとすると、前記補償電圧VgcがVgcVgh×CgsCstになることを特徴とする請求項2に記載の液晶ディスプレーにおけるゲートライン駆動方法。液晶ディスプレーにおけるゲートライン駆動装置であって、ゲートラインに接続され、現在のフレームで、第NNゲートラインの総行数行のゲートラインが完全にオフする時刻に、前記第N行のゲートラインへ補償電圧Vgcを入力し、前記補償電圧Vgcの入力を保持し、次のフレームで、前記第N行のゲートラインへオン電圧Vghを入力する際、前記第N行のゲートラインへ前記補償電圧Vgcの入力を停止する補償モジュールを含むことを特徴とする液晶ディスプレーにおけるゲートライン駆動装置。前記第N行のゲートラインへオン電圧Vghを入力し、前記ゲートラインをオンするように制御するオンモジュールと、前記第N行のゲートラインへオフ電圧Vglを入力し、前記ゲートラインをオフするように制御するオフモジュールと、をさらに含むことを特徴とする請求項5に記載の液晶ディスプレーゲートライン駆動装置。前記液晶ディスプレーの画素構造は、ゲートラインが蓄積容量Cstの下極板とする構造であって、薄膜トランジスタの容量をCgsとすると、前記補償電圧VgcがVgcVgh×CgsCstになることを特徴とする請求項に6記載の液晶ディスプレーゲートライン駆動装置。前記液晶ディスプレーの画素構造は、ゲートライン及び共通電極線が蓄積容量Cstの下極板とする構造であって、薄膜トランジスタの容量をCgsとすると、前記補償電圧VgcがVgcVgh×CgsCstになることを特徴とする請求項6に記載の液晶ディスプレーゲートライン駆動装置。本発明が解決しようとする技術問題は、画素電圧とデータライン電圧との電位差ΔVpの影響を避け、フリッカー現象及びDC残留による残像不良を有効的に除去できる液晶ディスプレーにおけるゲートライン駆動方法及びゲートライン駆動装置を提供することである。上記技術問題を解決するために、本発明の液晶ディスプレーにおけるゲートライン駆動方法及びゲートライン駆動装置は、以下の技術方案を採用する。液晶ディスプレーにおけるゲートライン駆動方法であって、現在のフレームで、第NNゲートラインの総行数行のゲートラインが完全にオフする時刻に、前記第N行のゲートラインへ補償電圧Vgcを入力するステップと、前記補償電圧Vgcの入力を保持するステップと、次のフレームで、前記第N行のゲートラインへオン電圧Vghを入力する際、前記第N行のゲートラインへ前記補償電圧Vgcの入力を停止するステップと、を含む。前記の第N行のゲートラインが完全にオフする時刻の前に、前記第N行のゲートラインへオン電圧Vghを入力し、前記ゲートラインをオンするように制御するステップと、前記第N行のゲートラインへオフ電圧Vglを入力し、前記ゲートラインをオフするように制御するステップと、をさらに含む。前記液晶ディスプレーの画素構造は、ゲートラインが蓄積容量Cstの下極板とする構造であって、薄膜トランジスタの容量をCgsとすると、前記補償電圧VgcがVgcVgh×CgsCstになる。前記液晶ディスプレーの画素構造は、ゲートライン及び共通電極線が蓄積容量Cstの下極板とする構造であって、薄膜トランジスタの容量をCgsとすると、前記補償電圧VgcがVgcVgh×CgsCstになる。液晶ディスプレーにおけるゲートライン駆動装置であって、ゲートラインに接続され、現在のフレームで、第NNゲートラインの総行数行のゲートラインが完全にオフする時刻に、前記第N行のゲートラインへ補償電圧Vgcを入力し、前記補償電圧Vgcの入力を保持し、次のフレームで、前記第N行のゲートラインへオン電圧Vghを入力する際、前記第N行のゲートラインへ前記補償電圧Vgcの入力を停止する補償モジュールを含む。前記第N行のゲートラインへオン電圧Vghを入力し、前記ゲートラインをオンするように制御するオンモジュールと、前記第N行のゲートラインへオフ電圧Vglを入力し、前記ゲートラインをオフするように制御するオフモジュールと、をさらに含む。前記液晶ディスプレーの画素構造は、ゲートラインが蓄積容量Cstの下極板とする構造であって、薄膜トランジスタの容量をCgsとすると、前記補償電圧VgcがVgcVgh×CgsCstになる。前記液晶ディスプレーの画素構造は、ゲートライン及び共通電極線が蓄積容量Cstの下極板とする構造であって、薄膜トランジスタの容量をCgsとすると、前記補償電圧VgcがVgcVgh×CgsCstになる。本発明に技術方案において、各ゲートラインのそれぞれが完全にオフする時刻から、次のフレームで、該ゲートラインがオンする際まで、該ゲートラインへ1つの一定の補償電圧Vgcを補償し、これにより、寄生容量等の各種の要素による画素電極における画素電圧とデータライン信号との間の電位差ΔVpを相殺し、これによって、電位差ΔVpの影響を避け、電位差ΔVpによるフリッカー現象及びDC残留による残像不良を有効的に除去する。以下、本発明実施例における図面を結合して、本発明実施例における技術方案を、明瞭で完全に説明する。下記の実施例は明らかに本発明の一部の実施例に過ぎず、全部の実施例を含まれないのである。本発明の実施例に基づいて、当業者は進歩的な労働を支払わないで得る他の実施例も、本発明の保護した範囲に属する。本発明の実施例は、画素電圧とデータライン電圧との電位差ΔVpの影響を避けて、フリッカー現象及びDC残留による残像不良を有効的に除去する液晶ディスプレーにおけるゲートライン駆動方法及びゲートライン駆動装置を提供する。寄生容量等の各種の要素の存在により、実際の画素電極における画素電圧とデータライン電圧とが一致しなく、電位差ΔVpが存在し、電位差ΔVpの影響を避けて、フリッカー現象及びDC残留による残像不良を有効的に除去するために、本発明の実施例は、液晶ディスプレーにおけるゲートライン駆動方法を提供し、図1に示すように、該方法は、現在のフレームで、第N行のゲートラインが完全にオフする時刻に、前記第N行のゲートラインへ補償電圧Vgcを入力するステップ101と、前記補償電圧Vgcの入力を保持するステップ102と、次のフレームで、前記第N行のゲートラインへオン電圧Vghを入力する際、前記第N行のゲートラインへ前記補償電圧Vgcの入力を停止するステップ103と、を含み、ただし、Nゲートラインの総行数。本発明の実施例が提供された液晶ディスプレーにおけるゲートライン駆動方法において、各のゲートラインが完全にオフする時刻から、次のフレームで、該ゲートラインがオンする際まで、該ゲートラインへ1つの一定の補償電圧Vgcを補償し、これにより、寄生容量等の各種の要素による画素電極における画素電圧とデータライン信号との間の電位差ΔVpを相殺し、これによって、電位差ΔVpの影響を避け、電位差ΔVpによるフリッカー現象及びDC残留による残像不良を有効的に除去する。本発明の実施例において、好ましくて、以下の方法によって本発明の技術方案を具体的に説明する。図2に示すように、該方法は、以下のステップを含み、ステップ201、現在のフレームで、第N行のゲートラインへオン電圧Vghを入力し、前記ゲートラインをオンするように制御し、各フレームの画面で、ゲートラインがゲート極駆動装置の制御によって次第にオンされ、各行のゲートラインのそれぞれに、ゲート極駆動装置が1つのオン電圧Vghを入力する必要があり、これにより、該行のゲートラインをオンするように制御し、ゲートラインがオンされた後、該行のゲートラインに対応する画素ユニットに画像データを導入し、図3に示すように、ゲートラインがTa時刻でオンされる。ステップ202、第N行のゲートラインへオフ電圧Vglを入力し、前記ゲートラインをオフするように制御し、図3に示すように、ゲートラインがTb時刻でオフし始まる。ステップ203、第N行のゲートラインが完全にオフする時刻に、前記第N行のゲートラインへ補償電圧Vgcを入力し、且つ次のフレームで、前記第N行のゲートラインへオン電圧Vghを入力するまで続ける。図3に示すように、ゲートラインがTc時刻で完全にオフし、この際、ゲートラインへ補償電圧Vgcを入力し、且つ次のフレームで、前記ゲートラインへオン電圧Vghを入力するまで続ける。説明する必要があるのは、補償電圧Vgcが多い方法で得られることができ、好ましくて、シーケンス制御信号は、ゲートラインがオンからオフに転換する時間点に、チップが1つの補償電圧Vgcを設計して発生し、且つ該行のゲートラインの次のフレームがオンする時間点まで続けて保持するように制御する。液晶ディスプレーの画素構造は、ゲートラインに蓄積容量を形成する方式CstonGateを採用する構造であり、即ち、ゲートラインが蓄積容量Cstの下極板とする構造を例として、図4に示すように、液晶ディスプレーの画素構造は、ゲートライン1とデータライン2とが交差して制限された複数の画素ユニット3からなり、ただし、Cgsが薄膜トランジスタの容量であり、Cstが蓄積容量である。そうすると、補償電圧の値がVgcVgh×CgsCstである。具体的な原理及び実現方法は以下のようであり、図5は、第N行及び第N1行のゲートラインにおけるゲートライン信号の模式図であり、図5に示すように、T1時間で、第N1行のゲートラインは、その画素薄膜トランジスタのオンの前の電圧が結合変化し、データラインが書き込まれた電圧でT1時間にリセットされ、この際、画素電圧がデータラインの電圧に等しくなる。T2時間で、第N1行のゲートラインに対応する画素自身におけるゲートライン信号の電圧の変化は-VghVgcであり、薄膜トランジスタの容量Cgsによって、画素電圧の変動ΔV1を引き起こし、ΔV1-VghVgc×CgsCstCgsClc、ただし、Clcが画素容量である。T3時間で、第N行のゲートラインの電圧がVgcに変更し、蓄積容量Cstによって、第N1行のゲートラインに対応する画素の画素電圧変動ΔV2を引き起こし、ΔV2Vgc×CstCstCgsClcT4時間で、第N1行のゲートラインに対応する画素自身におけるゲートライン信号の電圧がVgcに変更し、薄膜トランジスタの容量Cgsによって、画素電圧変動ΔV3を引き起こし、ΔV3Vgc×CgsCstCgsClcこのため、T4時間の後、画素電圧Vpixelが、VpixelVdata-ΔV1ΔV2ΔV3である。以上、-ΔV1ΔV2ΔV3を0にさえすれば、薄膜トランジスタがオンされる場合に書き込まれた画素電圧Vdataは、時間T1,T2,T3,T4での一連の容量結合効果を経た後、画素電圧Vpixelがデータラインの電圧Vdataに戻すことができる。上記の3つの公式を代入した後、容量結合の変化を0にするための設計条件が得られることができ、この設計条件がVgc×CstVgh×Cgsである。このように、補償電圧Vgcの大きさを調整させすれば、容量結合による電圧変化の影響を除去することができ、ゲートラインの容量結合の効果を完全に補償し、これにより、寄生容量等の各種の要素による画素電極における画素電圧とデータライン信号との間の電位差ΔVpを相殺し、これによって、電位差ΔVpの影響を避け、電位差ΔVpによるフリッカー現象及びDC残留による残像不良を有効的に除去する。説明する必要があるのは、上記方法は、液晶ディスプレーの画素構造がゲートライン及び共通電極線に蓄積容量を成形する方式CstonGatecommonを採用する構造においても同様に適用し、即ち、補償電圧の値がVgcVgh×CgsCstであり、同様に、補償電圧Vgcの大きさを調整することで、容量結合による電圧変化の影響を除去し、ゲートラインの容量結合の効果を完全に補償することができる。ここで繰り返して説明しない。本発明の実施例は、さらに、上記液晶ディスプレーにおけるゲートライン駆動方法を応用するゲートライン駆動装置を提供し、図6に示すように、該装置は、現在のフレームで、第N行のゲートラインが完全にオフする時刻に、前記第N行のゲートラインへ補償電圧Vgcを入力し、前記補償電圧Vgcの入力を保持し、次のフレームで、前記第N行のゲートラインへオン電圧Vghを入力する際、前記第N行のゲートラインへ前記補償電圧Vgcの入力を停止する、補償モジュール11を含む。ただし、Nゲートラインの総行数である。そのうち、補償モジュール11がゲートラインと接続し、その機能がシーケンス制御器によって実現することができる。さらに、該ゲートライン駆動装置は、オンモジュール22及びオフモジュール33を含む。オンモジュール22は、前記第N行のゲートラインへオン電圧Vghを入力し、前記ゲートラインをオンするように制御することに用いられ、オフモジュール33は、前記第N行のゲートラインへオフ電圧Vglを入力し、前記ゲートラインをオフするように制御することに用いられる。さらに、前記液晶ディスプレーの画素構造は、ゲートラインが蓄積容量Cstの下極板とする構造であって、薄膜トランジスタの容量をCgsとすると、前記補償電圧VgcがVgcVgh×CgsCstになる。選択的に、前記液晶ディスプレーの画素構造は、ゲートライン及び共通電極線が蓄積容量Cstの下極板とする構造であって、薄膜トランジスタの容量をCgsとすると、前記補償電圧VgcがVgcVgh×CgsCstになる。本実施例の液晶ディスプレーにおけるゲートライン駆動装置の方法は、前記実施例に記載のゲートライン駆動方法と完全に同じで、ここで繰り返して説明しない。本発明の実施例の技術方案において、各ゲートラインのそれぞれが完全にオフする時刻から、次のフレームで、該ゲートラインがオンする際まで、補償モジュールが該ゲートラインへ1つの一定の補償電圧Vgcを補償し、これにより、寄生容量等の各種の要素による画素電極における画素電圧とデータライン信号との間の電位差ΔVpを相殺し、これによって、電位差ΔVpの影響を避け、電位差ΔVpによるフリッカー現象及びDC残留による残像不良を有効的に除去する。以上の実施方式の記載によって、当業者は、本発明がソフトウェアを借り、必要の汎用ハードウェアを加える方式で実現することができ、もちろん、ハードウェアによって実現することもできるが、多くの場合には、前者がより好ましい実施方式である。このような理解に基づき、本発明の技術方案は、本質上、又は、従来の技術に貢献がある部分は、ソフトウェア製品の形で体現することができ、該コンピュータソフトウェア製品が読み取り可能な記憶媒体、例えば、コンピュータのフロッピー登録商標ディスク,ハードディスク又はCD等に記憶され、1台のコンピュータ設備パソコン、サーバー、又はネットワーク設備等であっても良いを本発明の各の実施例に記載の方法を執行するように、複数の指令を含む。前記のように、ただ本発明の具体的な実施方式であるが、本発明の保護範囲はこれに限定しなく、いずれの当業者が本発明に開示した技術範囲内に、易しくて思い出した変化又は切り替えは、すべて本発明の保護範囲内に含まれる。このため、本発明の保護範囲は、前記の請求項の保護範囲を基準とする。"