配線領域と非配線領域とを備える第1の絶縁膜において、前記配線領域に溝を形成し、前記第1の絶縁膜の上面と前記溝の底面及び側壁とを覆うように配線材料を堆積し、前記配線材料をエッチングすることにより、前記溝中に、前記溝と平行に、且つ、前記溝の前記側壁と離して配置された複数の配線を形成し、前記第1の絶縁膜の上面と前記複数の配線の上面とを覆い、且つ、前記配線の間と前記側壁と前記側壁に隣り合うように配置された前記配線との間とを埋め込むように、第2の絶縁膜を形成する、ことを備える半導体装置の製造方法。前記配線の間と前記側壁と前記側壁に隣り合うように配置された前記配線との間とにエアーギャップが形成されるように、前記第2の絶縁膜を形成する、ことを特徴とする請求項1に記載の半導体装置の製造方法。基板上に、配線領域と非配線領域とを備える第1の絶縁膜を形成し、前記第1の絶縁膜の上面を覆うように配線材料を堆積し、前記配線材料をエッチングすることにより、前記配線領域に複数の配線と、前記非配線領域にダミーパターンとを形成し、前記第1の絶縁膜と前記複数の配線と前記ダミーパターンとの上面を覆い、且つ、前記配線の間と前記配線と隣り合うように配置された前記ダミーパターンとの間とを埋め込むように、第2の絶縁膜を形成する、ことを備える半導体装置の製造方法。基板上に形成され、配線領域と非配線領域とを備える第1の絶縁膜と、前記第1の絶縁膜の前記配線領域に形成された溝と、前記溝中に、前記溝と平行であって、前記溝の側壁と離して配置された複数の配線と、前記第1の絶縁膜の上面と前記複数の配線の上面とを覆い、前記配線の間と前記側壁と前記側壁に隣り合うように配置された前記配線との間とを埋め込むように形成された、第2の絶縁膜と、を備えることを特徴とする半導体装置。前記第2の絶縁膜は、前記配線の間と前記側壁と前記側壁に隣り合うように配置された前記配線との間とに、エアーギャップを備える、ことを特徴とする請求項4に記載の半導体装置。本発明は、配線形状の制御が容易になり、且つ、配線間を埋める絶縁膜表面の段差が回避できるような半導体装置及びその製造方法を提供するものである。本発明の実施形態によれば、半導体装置の製造方法は、配線領域と非配線領域とを備える第1の絶縁膜において、前記配線領域に溝を形成し、前記第1の絶縁膜の上面と前記溝の底面及び側壁とを覆うように配線材料を堆積し、前記配線材料をエッチングすることにより、前記溝中に、前記溝と平行に、且つ、前記溝の前記側壁と離して配置された複数の配線を形成し、前記第1の絶縁膜の上面と前記複数の配線の上面とを覆い、且つ、前記配線の間と前記側壁と前記側壁に隣り合うように配置された前記配線との間とを埋め込むように、第2の絶縁膜を形成する、ことを備える。以下、図面を参照して、実施形態を説明する。ただし、本発明は、この実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付す。第1の実施形態第1の実施形態にかかる半導体装置の製造方法を図1及び図2を用いて説明する。以下、配線をRIE法で形成した後にその配線間を埋める絶縁膜を形成するような、メモリ製品、ロジック製品等の半導体装置の製造方法を例に説明する。本発明は、このような半導体装置に限定されるものではなく、他の種類の半導体装置の製造方法においても用いることができる。まず、図1aで示すように、第1の絶縁膜2を用意する。第1の絶縁膜2は、例えば、酸化シリコン、窒化シリコン、炭酸化シリコンSiOC、ポリアクリレートPAR等の各種絶縁膜から形成することができる。第1の絶縁膜2は、配線3を形成することとなる配線領域21と、配線3を形成しない非配線領域22とを有する。図1bに示すように、第1の絶縁膜2の上にリソグラフィとエッチングとを用いて配線領域21に溝31を形成する。この溝31の深さは、例えば、後に形成する配線3の高さと同じとすることが好ましく、例えば数10nmである。また、溝31の幅については、例えば、数100nmから数10μmとすることができる。ここで、高価であるリソグラフィのプロセスを使用して溝31を形成することとなるが、溝31の幅は広いため、配線領域21に溝31を形成するリソグラフィは、リソグラフィにて解像できる最小距離に比べて、かなり広い距離を持つ例えば1桁以上。従って、ここで使用するリソグラフィは安価なものである。次に、図1cで示すように、配線材料6を、第1の絶縁膜2の表面全体を覆うように、溝31の凹凸に沿って成膜する。成膜方法としては、例えばCVDChemicalVaporDeposition、PVDPhysicalVaporDeposition、めっき等が挙げられる。配線材料6の膜厚は例えば形成する配線3の高さと同じとすることができる。また、この配線材料6は、RIE法で容易に加工できる金属材料から選択することができ、例えば、TiN、Ti、Ni、Co、W、Mo、Ru、Ta、Alなどの金属単体、W、Ti、Ni、Coの少なくとも1つを含むシリサイド、及び、W、Ti、Ni、Coの少なくも1つをドープしたシリコンから選択することができる。その後、図2aで示すように、マスク材料7を成膜する。さらに所望のパターンを有するレジスト8により、マスク材料7を加工して、マスクを形成する。次に、図2bで示すように、配線材料6を、先に形成したマスクを用いて、リソグラフィとエッチングとにより加工して、溝31の中に、配線3を形成する。配線3の高さは、例えば数10nmであり、幅は、例えば数10nmである。配線3の形成の制御の容易性の観点から、溝31の側壁と最も溝31の側壁に近い配線3までの距離aを常に一定にしておくと好ましい。この距離aは、配線3の間の距離bに近いほどさらに好ましく、例えば距離bを距離aの10倍以下に設定すると良い。エッチングで除去する配線材料6のボリュームが第1の絶縁膜2上で均一でない場合には、配線材料6のエッチング残渣ができてしまったり、配線3の形状が不均一になってしまったりすることがあるが、本実施形態においては、配線材料6を第1の絶縁膜2上のほぼ全面に亘って除去しているため、配線材料6のエッチング残渣の発生を回避し、配線3の形状の不均一性を改善することができる。次に、図2cに示すように、第2の絶縁膜4を形成する。この第2の絶縁膜4は、第1の絶縁膜2と同様に、酸化シリコン、窒化シリコン、炭酸化シリコンSiOC、ポリアクリレートPAR等の各種絶縁膜から形成することができる。その厚みは、例えば、数10nmから1μmのものとすることができる。溝31を形成し、その溝31の中に配線3を形成していることから、溝31が形成されていない第1の絶縁膜2の上面第1の絶縁膜2の凸部の上面と配線3の上面とにより、第1の絶縁膜2の全面に亘って第2の絶縁膜4が形成される面の高さが同じとなる。従って、それらの上に第2の絶縁膜4を形成しても、第2の絶縁膜4の表面に段差が生じてしまうことを避けることができる。よって、第2の絶縁膜4の表面の平坦にするCMPの工程を行わなくても良い。このようにして、図3aに示すように、第1の実施形態にかかる半導体装置1が形成される。すなわち、本実施形態の半導体装置1は、第1の絶縁膜2の配線領域21に形成された溝31と、溝31中に溝31と平行であって溝31の側壁と離して配置された複数の配線3と、第1の絶縁膜2と複数の配線3との上面を覆い、且つ、配線3の間と溝31の側壁とその側壁に隣り合うように配置された配線3との間とを埋め込むように形成された、第2の絶縁膜4を有する。さらに、配線3の形成の制御の容易性の観点から、溝31の側壁と最も溝31の側壁に近い配線3までの距離aが常に一定であると好ましい。この距離aは、配線3の間の距離bに近いほどさらに好ましい。また、図3bに示すように、配線3の下に、例えば数nmの厚みを有するバリアメタル5を形成しても良い。このバリアメタル5は、TiN、Ti、Ni、Co、W、Mo、Ru、Ta、Alなどの金属単体を含む材料により形成することができる。このバリアメタル5を形成することにより、第1の絶縁膜2と配線3との間の密着性をより高めることができる。また、第1の実施形態にかかる半導体装置1の変形例1を図4aに示す。第1の絶縁膜2に形成された溝31に配線3を形成すると、溝31の側壁と溝31の底部の一部に接するような溝端部配線32が形成される場合がある。例えば、この溝端部配線32の形状としては、溝31と接してはいない他の配線3と同じ形状である場合や、他の配線3とその断面形状が異なる場合がある。さらに、溝端部配線32の断面形状が、左右非対称であったり、三角形に近い形状であったりする。この溝端部配線32を他の配線3と同様に配線として用いても良く、また、ダミー配線として用いても良い。このような溝端部配線32が形成された場合には、先に規定した距離aは、溝端部配線32と、2番目に溝31の側壁に近い配線3との距離とする図4aを参照。そして、本実施形態と同様に、距離aを常に一定にしておくと好ましい。また、この距離aは、配線3の間の距離bに近いほどさらに好ましく、例えば距離bを距離aの10倍以下に設定すると良い。さらに、第1の実施形態と同じく、第1の実施形態にかかる半導体装置の変形例2を示す図4bのように、配線3下の第1の絶縁膜2の上面部分と溝31の側壁とを覆うように、例えば数nmの厚みを有するバリアメタル5を形成しても良い。このバリアメタル5は、第1の実施形態と同様に、TiN、Ti、Ni、Co、W、Mo、Ru、Ta、Alなどの金属単体を含む材料により形成することができる。このバリアメタル5を形成することにより、第1の絶縁膜2と配線3との間の密着性をより高めることができる。ダマシン法で配線を形成する場合、基板上を均一にCMP処理する等のために非配線領域22にダミーパターンを配置することが多い。しかし、本実施形態においては、配線材料6のCMP処理を行うことが不要であるために、非配線領域22にダミーパターンを配置することが不要である。従って、第1の実施形態にかかる半導体装置の変形例3を示す図4cのように、数層に亘って貫くようなコンタクト10を有する半導体装置1を形成しようとする場合には、第1の絶縁膜2の凸領域、言い換えると、非配線領域22にコンタクト10を形成することができる。つまり、非配線領域22にはダミーパターンがないため、第1の実施形態及びその変形例においては、コンタクト10を配置することが可能な領域が広く、コンタクト10の設計に関して自由度が高いこととなる。また、配線3の下にコンタクト10を有するような半導体装置1を形成することができる。このような半導体装置1を本実施形態の変形例4として、図5aに示す。この変形例4においては、配線3の下のコンタクト10はRIE法で形成されている。変形例4と同様に、配線3の下にコンタクト10を有する半導体装置1であって、このコンタクト10がダマシン法で形成されたものである場合、図5bに示される本実施形態の変形例5のようにすることができる。この変形例5においては、第1の絶縁膜2に溝を形成せず、その代わりに、第1の絶縁膜2の上に第3の絶縁膜11を形成するものである。この変形例5の製造方法を図6及び図7を用いて説明する。図6aに示されるように、ダマシン法によりコンタクト10を形成した後、詳細には、コンタクト10と第1の絶縁膜2との表面をCMP処理した後、第3の絶縁膜11をコンタクト10と第1の絶縁膜2との表面の上に成膜する。次に、図6bに示されるように、第3の絶縁膜11のうち、配線領域21にあたる部分を除去する。このようにして、第1の絶縁膜2と、その表面の一部を覆う第3の絶縁膜11とが一体となって溝31を形成する。次に、図6cで示すように、第1の実施形態と同様に、配線材料6を、第1の絶縁膜2と第3の絶縁膜11との表面全体を覆うように、溝31の凹凸に沿って成膜する。その後、図7aから図7cに示されるように、第1の実施形態と同様に、マスクを形成し、溝31の中に配線3を形成し、さらに第2の絶縁膜4を形成する。この後の製造方法に関する詳細な説明は、第1の実施形態と同じであるため、ここでは説明を省略する。このように、本実施形態によれば、RIE法で配線を形成する半導体装置において、あらかじめ第1の絶縁膜2に形成した溝31に配線3を形成することにより、配線材料6の除去が全面に均一に施されることから、配線3の形状の制御が容易になり、さらに、溝31が形成されていない第1の絶縁膜2の上面第1の絶縁膜2の凸部の上面と配線3の上面とにより、第2の絶縁膜4が形成される面の高さが均一となることから、その上に形成される第2の絶縁膜4の表面に段差が生じてしまうことを避けることができる。第2の実施形態第2の実施形態は、配線3の間にエアーギャップ12を形成した半導体装置1である。配線3の間にエアーギャップ12を形成することにより、配線3の間に生じる容量の低減を図ることができる。第2の実施形態にかかる半導体装置1の製造方法を、図8を用いて説明する。図8aに示すように、第1の実施形態と同様に、第1の絶縁膜2の配線領域21にあらかじめ溝31を形成する。このとき、溝31は、第2の絶縁膜4が埋め込まれることとなるスペース41の幅が第1の絶縁膜2の全体に亘って同じ程度になるように形成する。詳細には、配線3の間と、溝31の側壁と最も溝31の側壁に近い配線3との間とが同じ幅になるように、形成する。そして、図8bに示すように、溝31を埋め込むようにエアーギャップ12を有する第2の絶縁膜4を形成する。従って、例えば非配線領域22や容量低減を必要としない配線領域について、リソグラフィ工程を追加したり、第2の絶縁膜4の成膜条件を最適化したりすることにより配線3間にエアーギャップ12が形成できないように製造工程をコントロールすることを必要とすることなく、容量低減を狙いたい配線3間のみにエアーギャップ12を形成することができる。また、第2の絶縁膜4が埋め込まれるスペース41の幅が第1の絶縁膜2の全体に亘って均一であることから、スペース41に埋め込まれる第2の絶縁膜4中に、エアーギャップ12を全体に亘って均一に、詳細にはエアーギャップ12の形状、大きさ、分布等を均一にして、形成することができる。そして、均一にエアーギャップ12が形成されることから、大幅な容量低減が狙える大きなエアーギャップ12を形成するように製造工程をコントロールすることが可能となり、エアーギャップ12が塞がらないといった状況や、その後の半導体装置1の製造工程において、加熱によって配線3が熱膨張して、配線3がエアーギャップ12側に倒れるといった状況を避け、半導体装置1の製造の歩留まりを向上させることができる。このようにして、図9aに示すように、第2の実施形態にかかる半導体装置1が形成される。すなわち、配線3の間と、溝31の側壁とその側壁に最も近い位置に配置された配線3との間との第2の絶縁膜4に、エアーギャップ12を形成した半導体装置1が形成される。この図9aからわかるように、本実施形態においては、第2の絶縁膜4が埋め込まれるスペース41は、配線3間の距離と同じ幅を持つ。従って、配線3間のスペースのような狭いスペースと、それに比べて広いスペースとに、同時にエアーギャップ12を有する第2の絶縁膜4を埋め込んだ場合に比べて、半導体装置1の強度を確保することができる。また、図9bに示すように、配線3の間に第2の絶縁膜4を全く埋め込まないように半導体装置1を形成しても良い。この半導体装置1においては、非配線領域22に第1の絶縁膜2があるため、半導体装置1の強度を確保しつつ、配線3の間の大幅な容量低減を図ることができる。このように、本実施形態によれば、RIE法で配線を形成する半導体装置1において、あらかじめ第1の絶縁膜2に形成した溝31に配線3を形成することにより、配線材料6の除去が全面に均一に施されることから、配線3の形状の制御が容易になり、さらに、溝31が形成されていない第1の絶縁膜2の上面第1の絶縁膜2の凸部の上面と配線3の上面とにより、第2の絶縁膜4が形成される面の高さが均一となり、その上に形成される第2の絶縁膜4の表面に段差が生じてしまうことを避けることができる。また、本実施形態によれば、エアーギャップ12を全体に亘って均一に形成できることから、半導体装置1の製造の歩留まりを向上させつつ、配線3の間に生じる容量の低減を図ることができる。加えて、半導体装置1の強度を確保することができる。なお、第1の実施形態と同様に、配線3の下などに、例えば数nmの厚みを有するバリアメタル5を形成しても良い。このバリアメタル5は、TiN、Ti、Ni、Co、W、Mo、Ru、Ta、Alなどの金属単体を含む材料により形成することができる。第3の実施形態第3の実施形態は、図10aに示すように、非配線領域22にダミーパターン13を配置して、第1の絶縁膜2のほぼ全面に亘って配線3及びダミーパターン13を配置しているため、その上に形成される第2の絶縁膜4の表面を平坦にすることができる。なお、この第3の実施形態は、数層をまたぐコンタクト10がない半導体装置1に適用することができる。本実施形態においては、第1の実施形態と同様に、配線3の形成の制御の容易性の観点から、配線3と配線3に最も近い非配線領域22に形成したダミーパターン13との距離aが、配線3間の距離bの10倍を超えず、常に一定であることが好ましい図10a参照。また、本実施形態のダミーパターン13は、第3の実施形態にかかる半導体装置1の変形例の断面図である図10bのように、一定周期ごとに区切っても良い。配線3の形成の制御の容易性の観点から、その場合のダミーパターン13間の距離cは、配線3と配線3に最も近いダミーパターン13との距離aと同じであることが好ましい。第3の実施形態にかかる半導体装置1の製造方法を図11及び図12を用いて説明する。まず、図11aで示すように、第1の実施形態と同様に、第1の絶縁膜2を用意する。第1の絶縁膜2は、配線3を形成することとなる配線領域21と、ダミーパターン13を形成する非配線領域22とを有する。次に、図11bで示すように、配線材料6を、第1の絶縁膜2の表面全体を覆うように成膜する。成膜方法としては、第1の実施形態と同様に、例えばCVD、PVD、めっき等が挙げられる。配線材料6の膜厚は例えば形成する配線3の高さと同じにすることができる。また、この配線材料6は、RIE法で容易に加工できる金属材料から選択することができ、例えば、TiN、Ti、Ni、Co、W、Mo、Ru、Ta、Alなどの金属単体、W、Ti、Ni、Coの少なくも1つを含むシリサイド、及び、W、Ti、Ni、Coの少なくも1つをドープしたシリコンから選択することができる。その後、図11cで示すように、マスク材料7を成膜する。さらに所望のパターンを有するレジスト8により、マスク材料7を加工して、マスクを形成する。次に、図12aで示すように、配線材料6を、先に形成したマスクを用いて、リソグラフィとエッチングとにより加工して、第1の絶縁膜2の上に、配線3とダミーパターン13とを形成する。先に説明したように、配線3と配線3に最も近い非配線領域22に形成したダミーパターン13との距離aが、配線3間の距離bの10倍を超えず、常に一定であることが好ましい。さらに、本実施形態においては、配線材料6をエッチングによりほとんど除去しない。言い換えると、エッチングにより除去する配線材料6のボリュームは、第1の絶縁膜2上の全面に亘ってほぼ一定である。従って、配線3の形状の制御が容易となる。次に、図12bに示すように、第1の実施形態と同様に、第2の絶縁膜4を形成する。非配線領域22にダミーパターン13を配置して、第1の絶縁膜2のほぼ全面に亘って配線3及びダミーパターン13を配置しているため、その上に形成される第2の絶縁膜4の表面を平坦にすることができる。このように、本実施形態によれば、RIE法で配線3を形成する半導体装置1において、配線領域21に配線3を配置し、非配線領域22にダミーパターン13を配置することにより、第1の絶縁膜2のほぼ全面に亘って配線3及びダミーパターン13を配置していることとなるため、その上に形成される第2の絶縁膜4の表面を平坦にすることができる。また、配線材料6の除去が全面に均一に施されることから、配線3の形状の制御が容易になる。なお、第1の実施形態と同様に、配線3の下などに、例えば数nmの厚みを有するバリアメタル5を形成しても良い。このバリアメタル5は、TiN、Ti、Ni、Co、W、Mo、Ru、Ta、Alなどの金属単体を含む材料により形成することができる。なお、第1から第3の実施形態においては、半導体基板は、必ずしもシリコン基板でなくてもよく、他の基板でも良い。また、種々の基板上に半導体構造等が形成されたものでも良い。さらに、本発明は、上記実施形態に限定されるものではなく、これら以外の各種の形態を採ることができる。すなわち、本発明の趣旨を逸脱しない範囲で適宜変形して実施することができる。