"複数の画素が配置されてなる画素アレイが形成される画素形成領域と、前記画素アレイから出力される電気信号に対する信号処理を行うロジック回路が形成されるロジック回路形成領域と、少なくとも一部がSi表面を同位体濃縮して形成されている基板とを備え、前記基板は、前記ロジック回路形成領域において発生した熱を、外装としてのパッケージに伝達するように設けられる固体撮像装置。前記画素形成領域および前記ロジック回路形成領域は、前記基板上に構成され、前記基板において、前記画素形成領域のSiの同位体存在比は、前記ロジック回路形成領域のSiの同位体存在比より小さい請求項1に記載の固体撮像装置。前記画素形成領域および前記ロジック回路形成領域は、バルク基板上に構成され、前記基板は、全てSiを同位体濃縮して形成されており、裏面照射型の支持基板として、前記バルク基板に貼り合わせられる請求項1に記載の固体撮像装置。前記画素形成領域および前記ロジック回路形成領域は、バルク基板上に構成され、前記基板は、前記画素形成領域に接する領域以外の領域が全てSiを同位体濃縮して形成されており、裏面照射型の支持基板として、前記バルク基板に貼り合わせられる請求項1に記載の固体撮像装置。複数の画素が配置されてなる画素アレイが形成される画素形成領域と、前記画素アレイから出力される電気信号に対する信号処理を行うロジック回路が形成されるロジック回路形成領域と、少なくとも一部がSi表面を同位体濃縮して形成されている基板とを備える固体撮像装置の製造方法であって、前記基板を、前記ロジック回路形成領域において発生した熱を、外装としてのパッケージに伝達するように設けるステップを含む固体撮像装置の製造方法。しかしながら、特許文献1,2の手法においては、大がかりな冷却機構を設ける必要があった。また、特許文献3の構成を、1チップ上に画素アレイとロジック回路とが混載するCMOSイメージセンサに適用した場合、ロジック回路で発生した熱が画素アレイに与える影響が大きくなり、熱雑音の増大や信頼性の低下を招く恐れがある。本技術は、このような状況に鑑みてなされたものであり、より簡単な構成で、熱雑音の増大や信頼性の低下を抑制することができるようにするものである。本技術の一側面の固体撮像装置は、複数の画素が配置されてなる画素アレイが形成される画素形成領域と、前記画素アレイから出力される電気信号に対する信号処理を行うロジック回路が形成されるロジック回路形成領域と、少なくとも一部がSi表面を同位体濃縮して形成されている基板とを備え、前記基板は、前記ロジック回路形成領域において発生した熱を、外装としてのパッケージに伝達するように設けられる。前記画素形成領域および前記ロジック回路形成領域は、前記基板上に構成され、前記基板において、前記画素形成領域のSiの同位体存在比は、前記ロジック回路形成領域のSiの同位体存在比より小さくなるようにすることができる。前記画素形成領域および前記ロジック回路形成領域は、バルク基板上に構成され、前記基板は、全てSiを同位体濃縮して形成されており、裏面照射型の支持基板として、前記バルク基板に貼り合わせられるようにすることができる。前記画素形成領域および前記ロジック回路形成領域は、バルク基板上に構成され、前記基板は、前記画素形成領域に接する領域以外の領域が全てSiを同位体濃縮して形成されており、裏面照射型の支持基板として、前記バルク基板に貼り合わせられるようにすることができる。本技術の一側面の固体撮像装置の製造方法は、複数の画素が配置されてなる画素アレイが形成される画素形成領域と、前記画素アレイから出力される電気信号に対する信号処理を行うロジック回路が形成されるロジック回路形成領域と、少なくとも一部がSi表面を同位体濃縮して形成されている基板とを備える固体撮像装置の製造方法であって、前記基板を、前記ロジック回路形成領域において発生した熱を、外装としてのパッケージに伝達するように設けるステップを含む。本技術の一側面においては、基板が、ロジック回路形成領域において発生した熱を、外装としてのパッケージに伝達するように設けられる。本技術の一側面によれば、より簡単な構成で、熱雑音の増大や信頼性の低下を抑制することが可能となる。以下、本技術の実施の形態について図を参照して説明する。なお、説明は以下の順序で行う。1.裏面照射型のCMOSイメージセンサへの適用例2.表面照射型のCMOSイメージセンサへの適用例<1.裏面照射型のCMOSイメージセンサへの適用例>[CMOSイメージセンサの構成例]図1は、本技術を適用した固体撮像装置としての、裏面照射型のCMOSComplementaryMetalOxideSemiconductorイメージセンサの一実施の形態の構成を示す断面図である。図1のCMOSイメージセンサ11は、バルク基板21、支持基板22、およびパッケージ23から構成される。バルク基板21は、従来のウエハプロセスによって、Si基板上図中、支持基板22に接する面に、配線層間膜が形成されてなる。図1に示されるように、Si基板上の中央部には、図中、上方向から入射される光を光電変換する複数の画素が配置されてなる画素アレイが形成される画素形成領域が構成される。また、Si基板上において画素形成領域を囲む配線層間膜には、画素アレイから出力される電気信号に対して所定の信号処理を行うDSPDigitalSignalProcessor等のロジック回路が形成されるロジック回路形成領域が構成される。支持基板22は、Siを同位体的に濃縮同位体濃縮したSi基板として構成される。天然に存在するSiには、28Si,29Si,30Siの3種類の安定同位体が存在し、その存在比は、それぞれ9223,467,310とされる。そこで、本実施の形態では、支持基板22として、Siの同位体として天然存在比の最も高い28Siの存在比が100の基板を適用する。なお、支持基板22として、29Siや30Siを用いるようにしてももちろんよい。なお、ここで、バルク基板21を形成するSi基板においては、28Siの存在比は天然存在比9223であるものとする。パッケージ23は、CMOSイメージセンサ11の外装として構成される。パッケージ23には、バルク基板21が貼り合わされた支持基板22が搭載される。言い換えると、支持基板22は、ロジック回路形成領域のロジック回路で発生した熱を、パッケージ23に伝達するように設けられている。ここで、ロジック回路形成領域で発生した熱の拡散について説明する。図1に示されるように、ロジック回路形成領域で熱を発生するロジック回路を熱源Hとすると、その熱は、バルク基板21内具体的には、画素形成領域に拡散するとともに、支持基板22を介してパッケージ23に拡散する。ここで、一般的に、Si中の同位体の純度が高いほど、熱伝導率が高くなることが知られている。つまり、28Siの存在比が高いSi基板ほどその熱伝導率は高くなり、28Siの存在比が100のSi基板と、28Siの存在比が天然存在比のSi基板とでは、前者の熱伝導率の方が高くなる。すなわち、図1のCMOSイメージセンサ11において、熱源Hロジック回路形成領域とパッケージ23との間の熱勾配は、28Siの存在比が100である支持基板22によって、例えば、28Siの存在比が天然存在比である支持基板を適用した場合と比較して緩和される。したがって、熱源Hで発生した熱は、バルク基板21内具体的には、画素形成領域に拡散するより多く、支持基板22を介してパッケージ23に拡散するようになり、結果としてロジック回路形成領域の温度が低下するようになる。以上の構造によれば、画素アレイとロジック回路とが混載する裏面照射型のCMOSイメージセンサにおいて、大がかりな冷却機構を設けることなく、ロジック回路で発生した熱が画素アレイに与える影響を抑えることができる。したがって、より簡単な構成で、熱雑音の増大や、ゲート絶縁膜の絶縁破壊等の信頼性の低下を抑制することが可能となる。なお、支持基板22において、バルク基板21の画素形成領域に接する領域の28Siの存在比を100より低くすることで、支持基板22を介しての画素形成領域への熱拡散を抑制するようにしてもよい。具体的には、図2に示されるように、支持基板22における画素形成領域直下の領域に、28Siの存在比が天然存在比である28Si天然存在比領域22aを構成するようにする。これにより、支持基板22において、28Si天然存在比領域22aの熱伝導率は、他の領域の熱伝導率より低くなるので、熱源Hで発生した熱が、支持基板22の画素形成領域に接する領域を介して画素形成領域に拡散するのを抑制することができる。したがって、より確実に、熱雑音の増大や、ゲート絶縁膜の絶縁破壊等の信頼性の低下を抑制することが可能となる。[CMOSイメージセンサの製造工程]次に、図3,4を参照して、図1のCMOSイメージセンサ11の製造工程について説明する。図3は、図1または図2のCMOSイメージセンサ11の製造処理について説明するフローチャートであり、図4は、製造工程におけるCMOSイメージセンサ11の断面図を示している。まず、ステップS11において、従来のウエハプロセスによって、バルク基板21を作成する。具体的には、図4Aに示されるように、バルク基板21においては、配線層間膜21aがSi基板21b上に形成される。なお、Si基板21bにおいては、28Siの存在比は天然存在比9223とされる。ステップS12において、一部画素形成領域に接する領域以外の領域または全部が28Siを同位体濃縮して作成された支持基板22を、ボンディングによりバルク基板21に貼り合わせる。具体的には、図4Bに示されるように、バルク基板21を図4Aの状態から天地表裏反対にし、配線層間膜21aが支持基板22に接するように、支持基板22を、バルク基板21に貼り合わせる。ステップS13において、図4Cに示されるように、バルク基板21のSi基板21b側に、CFカラーフィルタ31を成膜する。その後、従来のCMOSイメージセンサの製造工程と同様の工程を経ることで、CMOSイメージセンサ11が形成される。以上の処理によれば、28Siの存在比が一部または全部の領域で100である支持基板22によって、ロジック回路形成領域とパッケージ23との間の熱勾配を緩和させた、裏面照射型のCMOSイメージセンサを製造することが可能となる。このようにして製造されたCMOSイメージセンサにおいては、大がかりな冷却機構を設けることなく、ロジック回路で発生した熱が画素アレイに与える影響を抑えることができるので、より簡単な構成で、熱雑音の増大や、ゲート絶縁膜の絶縁破壊等の信頼性の低下を抑制することが可能となる。なお、上述した処理においては、従来の裏面照射型のCMOSイメージセンサの製造プロセスを用いることが可能である。<2.表面照射型のCMOSイメージセンサへの適用例>[CMOSイメージセンサの構成例]図5は、本技術を適用した固体撮像装置としての、表面照射型のCMOSイメージセンサの一実施の形態の構成を示す断面図である。図5のCMOSイメージセンサ61は、Si基板71、画素アレイ72、およびパッケージ73から構成される。Si基板71上には、図中、上方向から入射される光を光電変換する複数の画素が配置されてなる画素アレイ72が形成される画素形成領域が構成され、Si基板71上の画素形成領域を囲む領域には、画素アレイ72から出力される電気信号に対して所定の信号処理を行うDSP等のロジック回路が形成されるロジック回路形成領域が構成される。また、Si基板71は、少なくとも一部がSiを同位体的に濃縮同位体濃縮して形成される。具体的には、Si基板71は、基本的には28Siの存在比が100となるように形成されるが、Si基板71において画素アレイ72が形成される画素形成領域には、28Siの存在比が天然存在比9223となる28Si天然存在比領域71aが形成される。言い換えると、28Si天然存在比領域71aは、画素アレイ72を形成することができる領域であり、28Si天然存在比領域71aに不純物のドーピング等を行うことで、画素アレイ72が形成される。上述したように、天然に存在するSiには、28Si,29Si,30Siの3種類の安定同位体が存在し、その存在比は、それぞれ9223,467,310とされる。そこで、本実施の形態では、Si基板71として、Siの同位体として天然存在比の最も高い28Siの存在比が100で、画素形成領域となる28Si天然存在比領域71aおよび画素アレイ72において、28Siの存在比が天然存在比9223となる基板を適用する。なお、Si基板71として、29Siや30Siを用いるようにしてももちろんよい。また、Si基板71における28Siの存在比は、上述した組み合わせに限らず、画素形成領域28Si天然存在比領域71aおよび画素アレイ72のSiの同位体の存在比が、ロジック回路形成領域Si基板71の28Si天然存在比領域71aおよび画素アレイ72以外の領域の同位体の存在比より小さくなればよい。パッケージ73は、CMOSイメージセンサ61の外装として構成され、パッケージ73には、Si基板71が搭載される。言い換えると、Si基板71は、ロジック回路形成領域のロジック回路で発生した熱を、パッケージ73に伝達するように設けられている。ここで、ロジック回路形成領域で発生した熱の拡散について説明する。図5に示されるように、ロジック回路形成領域で熱を発生するロジック回路を熱源Hとすると、その熱は、Si基板71内に拡散するとともに、Si基板71を介してパッケージ73に拡散する。上述したように、一般的に、Si中の同位体の純度が高いほど、熱伝導率が高くなることが知られている。つまり、28Siの存在比が高いSi基板ほどその熱伝導率は高くなり、28Siの存在比が100のSi基板と、28Siの存在比が天然存在比のSi基板とでは、前者の熱伝導率の方が高くなる。すなわち、図5のCMOSイメージセンサ61において、画素形成領域としての28Si天然存在比領域71aおよび画素アレイ72における熱伝導率は、Si基板71のその他の領域と比較して低くなる。したがって、熱源Hで発生した熱は、28Si天然存在比領域71aおよび画素アレイ72画素形成領域に拡散しにくくなり、その分Si基板71を介してパッケージ73に拡散するようになる。以上の構造によれば、画素アレイとロジック回路とが混載する表面照射型のCMOSイメージセンサにおいて、大がかりな冷却機構を設けることなく、ロジック回路で発生した熱が画素アレイに与える影響を抑えることができる。したがって、より簡単な構成で、熱雑音の増大や信頼性の低下を抑制することができるようにするものである。[CMOSイメージセンサの製造工程]次に、図6,7を参照して、図5のCMOSイメージセンサ61の製造工程について説明する。図6は、図5のCMOSイメージセンサ61の製造処理について説明するフローチャートであり、図7は、製造工程におけるCMOSイメージセンサ61の断面図を示している。まず、ステップS61において、28Siを同位体濃縮して作成されたSi基板71上の画素形成領域部分にくぼみを形成する。具体的には、図7Aに示されるように、28Siの存在比が100であるSi基板71表面に、リソグラフィおよびエッチングを行うことで、画素形成領域部分に深さ5μmのくぼみを形成する。自然酸化膜を除去した後、ステップS62において、Siの同位体存在比が天然存在比28Siの存在比が9223であるSiH4ガスシランガスを用いて、エピタキシャル成長を行う。これにより、図7Bに示されるように、深さ5μmのくぼみが形成されたSi基板71の表面に、例えば、厚さ10μmで、同位体存在比が天然存在比となるSiの薄膜形成が行われる。なお、Si基板71に形成されるくぼみの深さを、28Si天然存在比領域71aへのイオン注入により形成されるウェルの深さに応じて決定することもできる。本実施の形態では、2μmのウェル図示せずが、28Si天然存在比領域71aに形成されるものとする。ステップS63において、CMPChemicalMechanicalPolishing:化学機械研磨により、Si基板71を平坦化する。これにより、図7Cに示されるように、Si基板71と画素形成領域としての28Si天然存在比領域71aとの間の高さ方向図中上下方向の段差が無くなる。ステップS64において、画素形成領域28Si天然存在比領域71a内に緩衝領域を設定する。緩衝領域とは、ロジック回路形成領域からの熱拡散を緩和するための領域であり、ロジック回路形成領域から画素形成領域への熱拡散をシミュレーションすることにより決定される。すなわち、例えば、図7Dに示されるように、28Si天然存在比領域71aにおいてロジック回路形成領域に隣接する幅30μmの領域を緩衝領域とする。その後、Si基板71をパッケージ73に搭載する等、従来のCMOSイメージセンサの製造工程と同様の工程を経ることで、CMOSイメージセンサ61が形成される。以上の処理によれば、画素形成領域の熱伝導率を、Si基板71のその他の領域と比較して低くしたCMOSイメージセンサを製造することが可能となる。このようにして製造されたCMOSイメージセンサにおいては、大がかりな冷却機構を設けることなく、ロジック回路で発生した熱が画素アレイに与える影響を抑えることができるので、より簡単な構成で、熱雑音の増大や信頼性の低下を抑制することが可能となる。なお、上述した処理においても、従来の表面照射型のCMOSイメージセンサの製造プロセスを用いることが可能である。なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。"