主回路への電圧の供給を切り替えるスイッチ素子と、前記スイッチ素子を駆動する第1の駆動信号を出力する駆動部と、入力側が前記駆動部に電気的に接続され、出力側が前記スイッチ素子に電気的に接続され、前記駆動部から出力された前記第1の駆動信号に基づいて第2の駆動信号を出力する第1のバッファ回路と、入力側が前記駆動部に電気的に接続され、前記駆動部から出力された前記第1の駆動信号に基づいて検査のための検査信号を出力する第2のバッファ回路と、前記第2のバッファ回路の出力側に電気的に接続され、前記検査信号を出力する第1のパッドと、を備えた電子回路。前記第1のバッファ回路及び前記第2のバッファ回路は、同じ数のインバータを備える請求項1に記載の電子回路。前記駆動部は、発振信号を生成する発振回路、及び前記発振信号から前記第1の駆動信号を生成する分周回路を含み、前記発振回路に電気的に接続し、前記発振信号を停止させる停止信号が入力する第2のパッドを有する請求項2に記載の電子回路。しかし、従来の半導体集積回路は、パッドとICテスタのプローブとの間に発生する寄生容量により、実際の発振周波数とは異なる発振周波数を測定してしまうという問題があった。従って、計測された発振周波数と、設計から予定された発振周波数と、のずれが、寄生容量に起因するのか、製造不良により、実際の発振周波数が予定された発振周波数からずれているのか、を判断することができない。また、パッドを介して外部から信号を供給し、内部回路を動作させる検査では、当該信号に起因するノイズの影響による誤作動を起こす可能性がある。従って、本発明の目的は、高い精度で所定の検査を行うことができる電子回路を提供することにある。本発明の一態様は、主回路への電圧の供給を切り替えるスイッチ素子と、スイッチ素子を駆動する第1の駆動信号を出力する駆動部と、入力側が駆動部に電気的に接続され、出力側がスイッチ素子に電気的に接続され、駆動部から出力された第1の駆動信号に基づいて第2の駆動信号を出力する第1のバッファ回路と、入力側が駆動部に電気的に接続され、駆動部から出力された第1の駆動信号に基づいて検査のための検査信号を出力する第2のバッファ回路と、第2のバッファ回路の出力側に電気的に接続され、検査信号を出力する第1のパッドと、を備えた電子回路を提供する。本発明によれば、高い精度で所定の検査を行うことができる。実施の形態の要約実施の形態に係る電子回路は、主回路への電圧の供給を切り替えるスイッチ素子と、スイッチ素子を駆動する第1の駆動信号を出力する駆動部と、入力側が駆動部に電気的に接続され、出力側がスイッチ素子に電気的に接続され、駆動部から出力された第1の駆動信号に基づいて第2の駆動信号を出力する第1のバッファ回路と、入力側が駆動部に電気的に接続され、駆動部から出力された第1の駆動信号に基づいて検査のための検査信号を出力する第2のバッファ回路と、第2のバッファ回路の出力側に電気的に接続され、検査信号を出力する第1のパッドと、を備えて概略構成されている。第1の実施の形態電子回路1の構成図1aは、第1の実施の形態に係る電子回路の回路図であり、bは、発振信号、第1の駆動信号、第2の駆動信号及び検査信号に関するタイミングチャートである。本実施の形態に係る電子回路1は、図1aに示すように、主に、主回路2への電圧Vccの供給を切り替えるスイッチ素子としてのp型トランジスタ3と、p型トランジスタ3を駆動する第1の駆動信号を出力する駆動部4と、入力側が駆動部4に電気的に接続され、出力側がp型トランジスタ3に電気的に接続され、駆動部4から出力された第1の駆動信号に基づいて第2の駆動信号を出力する第1のバッファ回路としての第1のインバータ部5と、入力側が駆動部4に電気的に接続され、駆動部4から出力された第1の駆動信号に基づいて検査のための検査信号を出力する第2のバッファ回路としての第2のインバータ部6と、第2のインバータ部6の出力側に電気的に接続され、検査信号を出力する第1のパッドとしての検査パッド7と、を備えて概略構成されている。以下では、バッファ回路としてインバータを用いた実施の形態について説明する。なお、バッファ回路は、例えば、検査パッド7に駆動部4からの電流がほとんど流れ込まない、入力インピーダンスが高い電子部品を用いて構成される。従って、バッファ回路は、例えば、反転、非反転のオペアンプを用いて構成されても良く、また、その数は、第1のバッファ回路及び第2のバッファ回路で同じ数となる。主回路2の構成主回路2は、一例として、物理量を検出して検出信号を出力するセンサ、検出信号を増幅する増幅回路、等を含んで概略構成されている。p型トランジスタ3の構成p型トランジスタ3は、例えば、p型のMOSFETMetalOxideSemiconductorFieldEffectTransistorであり、ゲート30に入力するHiとなる第2の駆動信号に基づいてソース31とドレイン32間をキャリアが移動するように構成されている。すなわち、Hiとなる第2の駆動信号が入力したp型トランジスタ3は、例えば、ソース31に印加された電圧Vccをドレイン32と電気的に接続される主回路2に供給するように構成されている。駆動部4について駆動部4は、例えば、発振信号を生成する発振回路40、及び発振信号から第1の駆動信号を生成する分周回路41を備えて概略構成されている。発振回路40は、例えば、出力側が分周回路41の入力側と電気的に接続されている。また、発振回路40は、例えば、図1bに示すように、HiとLoを同じ時間間隔で繰り返すクロック信号である発振信号を生成するように構成されている。分周回路41は、例えば、出力側が、第1のインバータ部5と第2のインバータ部6のそれぞれの入力側に電気的に接続されている。分周回路41は、例えば、図1bに示すように、発振回路40から出力された発振信号を、発振信号よりも低い周波数のクロック信号である第1の駆動信号に変換するように構成されている。この分周回路41は、例えば、図1bに示すように、発振信号のHiの立ち上がりの回数に基づいて第1の駆動信号を生成している。例えば、分周回路41は、1回目のHiが立ち上がってから2回目のHiが立ち上がるまで例えば、時間t1~時間t2をLoとし、2回目のHiから5回目のHiまでをHiとし、これを繰り返すことで第1の駆動信号を生成している。第1のインバータ部5の構成第1のインバータ部5は、例えば、インバータ50を備えて構成されている。インバータ50は、例えば、出力側がp型トランジスタ3のゲート30に電気的に接続されている。インバータ50は、例えば、図1bに示すように、第1の駆動信号がHiのときは、Loとなる第2の駆動信号を出力し、第1の駆動信号がLoのときは、Hiとなる第2の駆動信号を出力するように構成されている。つまり、第2の駆動信号は、第1の駆動信号の位相を反転させた信号となっている。第2のインバータ部6の構成第2のインバータ部6は、例えば、インバータ60を備えて構成されている。インバータ60は、例えば、出力側が検査パッド7に電気的に接続されている。インバータ60は、例えば、図1bに示すように、第1の駆動信号がHiのときは、Loとなる検査信号を出力し、第1の駆動信号がLoのときは、Hiとなる検査信号を出力するように構成されている。つまり、検査信号は、第1の駆動信号の位相を反転させた信号であり、p型トランジスタ3を駆動する第2の駆動信号と同じ信号となっている。検査パッド7の構成検査パッド7は、一例として、基板又はICチップ上に、アルミニウム、銅等の金属材料を蒸着して形成される。p型トランジスタ3のオン時間の測定では、例えば、この検査パッド7に測定装置のプローブを接続する。このオン時間とは、例えば、p型トランジスタ3が導通状態オンとなる時間のことである。つまり、オン時間とは、例えば、第2の駆動信号のHiが継続する時間を示している。このオン時間の測定とは、例えば、オンの持続時間及び周期を測定することであり、測定されたオン時間と、設計から予定されるオン時間と、を比較することにより、電子回路1が正常か否かを判定することが可能となる。以下に、所定の検査としてのp型トランジスタ3のオン時間の測定について説明する。オン時間の測定オン時間の測定は、次のようにして行われる。まず、駆動部4を駆動させ、第1の駆動信号を出力させる。次に、検査パッド7に測定装置のプローブを接続し、第2のインバータ部6から出力される検査信号を測定する。この検査信号は、p型トランジスタ3を駆動させる第2の駆動信号の位相を反転させたものと等しいので、検査信号においてLoが継続する時間を測定してp型トランジスタ3のオン時間の測定を行う。第1の実施の形態の効果本実施の形態に係る電子回路1は、第2のバッファ回路として第2のインバータ部6を有しているので、検査パッド7にプローブを接続することにより発生する寄生容量の影響を受けずに、p型トランジスタ3のオン時間の測定を高い精度で行うことができる。例えば、電子回路が第2のインバータ部6を備えていない場合、検査パッド7にプローブを接続することにより発生する寄生容量の影響で、実際に出力されている信号とは異なる信号を測定してしまう。しかし、本実施の形態に係る電子回路1は、第2のバッファ回路として第2のインバータ部6を備えることで、駆動部4からの電流の流れ込みを防ぎ、駆動部4を切り離すことができるので、第2の駆動信号に影響を与えず、また、寄生容量の影響を受けることなく検査信号を測定することができる。また、本実施の形態に係る電子回路1は、駆動部4から出力された第1の駆動信号とは位相が反転した検査信号を検査パッド7から出力するが、第1のバッファ回路としての第1のインバータ部5により変換された第2の駆動信号によりp型トランジスタ3は駆動されるので、測定されるオン時間にずれは生じない。例えば、第1のインバータ部5を備えない場合、第2のインバータ部6により変換された検査信号と、実際にp型トランジスタ3に入力する信号と、の間には、第2のインバータ部6による遅延により、両者に時間差が生じる。しかし、本実施の形態に係る電子回路1は、第1のインバータ部5を備えているので、両者に時間差がなくなり、高い精度でオン時間の測定を行うことができる。[第2の実施の形態]第2の実施の形態は、発振回路40に検査パッドが接続されている点で、第1の実施の形態と異なっている。なお、第2の実施の形態において、第1の実施の形態と同じ機能及び構成を有する部分については、第1の実施の形態と同じ符号を付し、その説明は省略するものとする。電子回路1の構成図2aは、第2の実施の形態に係る電子回路の回路図であり、bは、発振信号、第1の駆動信号、第2の駆動信号及び検査信号に関するタイミングチャートである。本実施の形態に係る電子回路1は、例えば、図2aに示すように、発振回路40に電気的に接続し、発振信号を停止させる停止信号が入力する第2のパッドとしての検査パッド8を有する。この検査パッド8は、例えば、停止信号を生成する外部装置と電気的に接続されている。この検査パッド8は、一例として、基板又はICチップ上に、アルミニウム、銅等の金属材料を蒸着して形成される。停止信号は、例えば、図2bに示すように、発振回路40の出力をLoにする信号である。発振回路40は、例えば、図2bに示すように、時間t4~時間t5において停止信号が入力すると、入力している間、発振信号をLoとするように構成されている。なお、発振回路40は、例えば、出力を停止しているだけで、停止信号が入力している間も発振信号を生成し続けているものとする。以下に、所定の検査としての主回路2の諸特性の測定について説明する。なお、諸特性とは、一例として、主回路2に含まれるセンサの感度や増幅回路の増幅率等であるが、これに限定されず、p型トランジスタ3の動作の検査等を行うことが可能である。諸特性の測定p型トランジスタ3をオンに保った状態での主回路2の諸特性の測定について説明する。検査パッド7にプローブを接続し、第1の駆動信号を測定する。p型トランジスタ3がオンとなる第1の駆動信号がLoとなるタイミング例えば、時間t4で検査パッド8を介して発振回路40に停止信号を出力する。ここで、時間t3における発振信号のHiの立ち上がりが、第1の駆動信号をHiからLoに切り替えるトリガであるので、Hiが持続している時間t4において停止信号が発振回路40に入力すると、分周回路41は、停止信号が継続する限り、Loとなる第1の駆動信号を出力し続ける。第1のインバータ部5は、例えば、図2bに示すように、第1の駆動信号がLoであるときは、Hiとなるので、p型トランジスタ3にHiとなる第2の駆動信号を出力する。分周回路41は、時間t3において既にHiの立ち上がりを1回カウントしているので、停止信号が停止されても、信号をLoからHiに切り替えるために必要なHiの立ち上がりの回数がカウントされるまで、Loとなる第1の駆動信号を出力する。つまり、分周回路41は、例えば、Hiの立ち上がりが2回カウントされる時間t6まで、Loとなる第1の駆動信号を出力する。従って、p型トランジスタ3は、図2bに示す時間t3~時間t6の間、オン導通状態を持続する。この間に、例えば、主回路2の諸特性を測定することが可能となる。第2の実施の形態の効果本実施の形態に係る電子回路1は、発振信号をHi又はLoを継続して出力させることができるので、p型トランジスタ3及び主回路2の諸特性を高い精度で測定することができる。従来、諸特性を測定する方法のひとつとして、検査パッドを介して直接電圧を印加する方法が知られているが、この電圧により、誤作動が発生し、正確な測定が行えない可能性がある。しかし、本実施の形態に係る電子回路1は、発振信号をHi又はLoのいずれかの状態を持続させることで、p型トランジスタ3をオン又はオフのいずれかの状態を持続させることができるので、誤作動を回避しながら従来と同様の測定を行うことができる。上記の実施の形態の変形例として、第1のインバータ部5に含まれるインバータの数、及び第2のインバータ部6に含まれるインバータの数は、それぞれのインバータの数が同数であれば、その数は限定されない。以上、本発明のいくつかの実施の形態及び変形例を説明したが、これらの実施の形態及び変形例は、一例に過ぎず、特許請求の範囲に係る発明を限定するものではない。これら新規な実施の形態及び変形例は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更等を行うことができる。また、これら実施の形態及び変形例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。さらに、これら実施の形態及び変形例は、発明の範囲及び要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。