"複数の誘電体層が積層され、互いに対向する第1及び第2側面と前記第1及び第2側面を連結する第3及び第4側面とを有するセラミック本体と、前記誘電体層に形成され、前記第1側面または第2側面に露出した電極引出し部と電極非引出し部とで構成され、前記電極非引出し部と前記第3側面との間の長さが100μm以下であり、前記電極非引出し部と前記第3側面との間の長さに対する前記電極引出し部と前記第3側面との間の長さの比率が1.2~1.7である内部電極層と、を含む積層型セラミックキャパシタ。前記誘電体層の厚さは2μm以下である請求項1に記載の積層型セラミックキャパシタ。前記内部電極層の厚さは0.3~1.0μmである請求項1に記載の積層型セラミックキャパシタ。前記内部電極層は、前記電極非引出し部と前記第4側面との間の長さが100μm以下であり、前記電極非引出し部と前記第4側面との間の長さに対する前記電極引出し部と前記第4側面との間の長さの比率が1.2~1.7である請求項1に記載の積層型セラミックキャパシタ。互いに対向する第1及び第2側面と前記第1及び第2側面と連結された第3及び第4側面とを有する複数の誘電体層を形成する段階と、前記誘電体層に前記第1側面または第2側面に露出した電極引出し部と電極非引出し部とで構成され、前記電極非引出し部と前記第3側面との間の長さが100μm以下であり、前記電極非引出し部と前記第3側面との間の長さに対する前記電極引出し部と前記第3側面との間の長さの比率が1.2~1.7である内部電極層を形成する段階と、前記誘電体層を積層してセラミック本体を形成する段階と、を含む積層型セラミックキャパシタの製造方法。前記誘電体層の厚さは2μm以下である請求項5に記載の積層型セラミックキャパシタの製造方法。前記内部電極層の厚さは0.3~1.0μmである請求項5に記載の積層型セラミックキャパシタの製造方法。前記内部電極層は、前記電極非引出し部と前記第4側面との間の長さが100μm以下であり、前記電極非引出し部と前記第4側面との間の長さに対する前記電極引出し部と前記第4側面との間の長さの比率が1.2~1.7である請求項5に記載の積層型セラミックキャパシタの製造方法。本発明は、クラックを抑制して信頼性の高い積層型セラミックキャパシタ及びその製造方法を提供する。本発明の一実施形態によると、複数の誘電体層が積層され、互いに対向する第1及び第2側面と上記第1及び第2側面を連結する第3及び第4側面とを有するセラミック本体と、上記誘電体層に形成され、上記第1側面または第2側面に露出した電極引出し部と電極非引出し部とで構成され、上記電極非引出し部と上記第3側面との間の長さが100μm以下であり、電極非引出し部と上記第3側面との間の長さに対する電極引出し部と上記第3側面との間の長さの比率が1.2~1.7である内部電極層と、を含む積層型セラミックキャパシタが提供される。上記誘電体層の厚さは2μm以下に形成されることができる。また、上記内部電極層の厚さは0.3~1.0μmに形成されることができる。上記内部電極層は、上記電極非引出し部と上記第4側面との間の長さが100μm以下であり、上記電極非引出し部と上記第4側面との間の長さに対する上記電極引出し部と上記第4側面との間の長さの比率が1.2~1.7であることができる。一方、本発明の他の実施形態によると、互いに対向する第1及び第2側面と上記第1及び第2側面と連結された第3及び第4側面とを有する複数の誘電体層を形成する段階と、上記誘電体層に上記第1側面または第2側面に露出した電極引出し部と電極非引出し部とで構成され、電極非引出し部と上記第3側面との間の長さが100μm以下であり、電極非引出し部と上記第3側面との間の長さに対する電極引出し部と上記第3側面との間の長さの比率が1.2~1.7である内部電極層を形成する段階と、上記誘電体層を積層してセラミック本体を形成する段階と、を含む積層型セラミックキャパシタの製造方法が提供される。上記誘電体層の厚さは2μm以下に形成されることができ、上記内部電極層の厚さは0.3~1.0μmに形成されることができる。上記内部電極層は、上記電極非引出し部と上記第4側面との間の長さが100μm以下であり、上記電極非引出し部と上記第4側面との間の長さに対する上記電極引出し部と上記第4側面との間の長さの比率が1.2~1.7であることができる。本発明による積層型セラミックキャパシタは、焼結または実装工程で熱衝撃によって発生するセラミック積層体のクラックを抑制し、信頼性が向上される効果がある。本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下に説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上において同一の符号で表される要素は同一の要素である。以下、添付された図面を参照して本発明の好ましい実施形態を説明する。図1は本発明の一実施形態による積層型セラミックキャパシタを概略的に図示した斜視図である。図2は図1のBB線に沿って切断した断面図である。図3aは本発明の一実施形態による内部電極が印刷された誘電体層の斜視図である。図3bは本発明の一実施形態による内部電極が印刷された誘電体層の平面図である。図1及び図2を参照すると、本発明の一実施形態による積層型セラミックキャパシタは、キャパシタ本体1と外部電極2とを含むことができる。上記キャパシタ本体1はその内部に複数の誘電体層11が積層され、複数の上記誘電体層11を間に置いて第1内部電極層12aと第2内部電極層12bが互いに対向するように交互に積層されることができる。この際、誘電体層11はチタン酸バリウムBaTiO3を利用して形成されることができ、第1及び第2内部電極層12a、12bはニッケルNi、タングステンW又はコバルトCoなどを利用して形成されることができる。上記外部電極2は上記キャパシタ本体1の両側面に形成されることができる。上記外部電極2は上記キャパシタ本体1の外表面に露出した第1及び第2内部電極層12a、12bと電気的に連結されるように形成されることにより、外部端子の役割をすることができる。この際、上記外部電極2は銅Cuを利用して形成されることができる。本発明の一実施形態による積層型セラミックキャパシタは、内部に誘電体層11と第1及び第2内部電極層12a、12bとが交互に積層された有効層20を含むことができる。また、上記有効層20の上面及び下面には誘電体物質層が積層されて形成された保護層10を含むことができる。上記保護層10は上記有効層20の上面及び下面のうち少なくとも一面、好ましくは上面及び下面に同一厚さを有するように複数の誘電体物質層が連続に積層されて形成されることにより、上記有効層20を外部衝撃から保護することができる。本発明によると、上記有効層20内の内部電極層で容量発生に寄与する電極非引出し部と容量発生に寄与しない電極引出し部との密度差によって発生する上述のクラックを抑制して、信頼性の高い積層セラミック電子部品及びその製造方法が提供される。本発明における電極の非引出し部は、積層セラミック電子部品、特に積層型セラミックキャパシタにおいて内部電極層の容量発生に寄与する部分を意味する。一方、電極の引出し部は内部電極層の容量発生に寄与しない部分であり、複数の誘電体層が積層されて形成され、互いに対向する第1及び第2側面と上記第1及び第2側面と連結された第3及び第4側面とを有するセラミック本体において上記第1側面または第2側面に露出した電極部を意味する。図3a~図3bを参照すると、本発明の一実施形態による積層型セラミックキャパシタは、誘電体層11に形成され、電極非引出し部Aと第3側面との間の長さxが100μm以下であり、電極非引出し部Aと上記第3側面との間の長さxに対する電極引出し部Bと上記第3側面との間の長さyの比率y/xが1.2~1.7である内部電極層12a、12bを含むことを特徴とする。電極非引出し部Aと上記第3側面との間の長さxに対する電極引出し部Bと上記第3側面との間の長さyの比率y/xを上述のように具現するためには、上下誘電体層に用いられるセラミックシートのスラリー製造時に添加するバインダのような有機物の種類及び量を制御したり、積層体を硬くする圧着工程で用いられる副資材を用いて上記比率を制御することができる。最近、積層セラミックキャパシタは静電容量を具現するために、内部電極の面積を最大限広げ、夫々の電極非引出し部Aと電極引出し部Bと上記第3側面または第4側面との間の長さを最小化しているが、これにより、セラミック積層体のクラック発生に脆弱であるという問題点が発生する。電極引出し部Bの密度は電極非引出し部Aの密度の半分であり、グリーンセラミック積層体を圧着する時、内部電極の延びる程度は容量有効部、即ち、電極非引出し部Aがより大きい。これにより、電極引出し部Bの密度が電極非引出し部Aの密度より低いため、焼結または実装工程で発生する熱衝撃によってセラミック積層体にクラックが発生する。一方、上記熱衝撃によるクラックは、電極非引出し部Aと電極引出し部Bとの密度差が大きいほどさらに増加する。本発明は、電極非引出し部Aと上記第3側面との間の長さxが100μm以下、電極非引出し部Aと上記第3側面との間の長さxに対する電極引出し部Bと上記第3側面との間の長さyの比率y/xが1.2~1.7となるように具現することにより、焼結または実装工程で熱衝撃によって発生するセラミック積層体のクラックを抑制する。本発明では、本発明の目的を果たすために、電極非引出し部Aと上記第3側面との間の長さxを100μm以下となるようにするが、これは100μmを超過する場合、積層セラミックキャパシタの静電容量を具現することが不可能となるためである。また、本発明では、電極非引出し部Aと上記第3側面との間の長さxに対する電極引出し部Bと上記第3側面との間の長さyの比率y/xを1.2~1.7となるように具現するが、もし電極非引出し部Aと上記第3側面との間の長さxに対する電極引出し部Bと上記第3側面との間の長さyの比率y/xが1.2未満となる場合は、本発明の目的である熱衝撃による層間剥離Delamination及びクラックの改善効果が得られない。また、上記比率が1.7を超過する場合は、電極引出し部Bの内部電極サイズが小さすぎて外部電極との接触性が低下し、静電容量が減少するという問題があるため、上述のように1.2~1.7となるように具現することが好ましい。上記誘電体層11の厚さは2μm以下に形成されることができ、上記内部電極層12a、12bの厚さは0.3~1.0μmに形成されることができる。また、上記内部電極層は、上記電極非引出し部と上記第4側面との間の長さが100μm以下、上記電極非引出し部と上記第4側面との間の長さに対する上記電極引出し部と上記第4側面との間の長さの比率が1.2~1.7であることができる。一方、本発明の他の実施形態によると、互いに対向する第1及び第2側面と、上記第1及び第2側面と連結された第3及び第4側面と、を有する複数の誘電体層を形成する段階と、上記誘電体層に上記第1側面または第2側面に露出した電極引出し部と電極非引出し部とで構成され、電極非引出し部と上記第3側面との間の長さが100μm以下であり、電極非引出し部と上記第3側面との間の長さに対する電極引出し部と上記第3側面との間の長さの比率が1.2~1.7である内部電極層を形成する段階と、上記誘電体層を積層してセラミック本体を形成する段階と、を含む積層型セラミックキャパシタの製造方法が提供される。上記誘電体層11の厚さは2μm以下に形成されることができ、上記内部電極層12a、12bの厚さは0.3~1.0μmに形成されることができる。また、上記内部電極層は、上記電極非引出し部と上記第4側面との間の長さが100μm以下であり、上記電極非引出し部と上記第4側面との間の長さに対する上記電極引出し部と上記第4側面との間の長さの比率が1.2~1.7であることができる。図4は本発明の他の実施形態による積層セラミック電子部品の製造工程図である。まず、複数のグリーンシートを形成する段階aがなされる。ここで、グリーンシートはセラミックグリーンシートであり、チタン酸バリウムBaTiO3などの粉末をセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤と配合した後、バスケットミルBasketMillを利用して形成したスラリーをキャリアフィルムcarrierfilm上に塗布及び乾燥して数μmの厚さに製造して、誘電体層を形成する。そして、グリーンシート上に導電性ペーストをディスペンスdispensingし、スキージsqueegeeを一側方向に進行させながら導電性ペーストによる内部電極層を形成するb。この際、導電性ペーストは、銀Ag、鉛Pb、白金などの貴金属材料及びニッケルNi、銅Cuのうち一つの物質で形成されるか、または少なくとも二つの物質を混合して形成されることができる。本発明の他の実施形態によると、内部電極層の厚さは0.3~1.0μmとなるように製造する。このように内部電極層が形成された後、グリーンシートをキャリアフィルムから分離させた後、複数のグリーンシート夫々を互いに重ねて積層することにより、積層体を形成するc。次に、グリーンシート積層体を高温、高圧で圧着dさせた後、圧着されたシート積層体を切断工程eによって所定サイズに切断することにより、キャパシタ本体を製造するf。その後、か焼、焼成、研磨、外部電極及びメッキ工程などを経て、積層型キャパシタが完成される。以下、比較例及び実施例を用いて本発明をより詳細に説明するが、本発明はこれによって制限されない。比較例1と2及び実施例1から4を、下記のように電極非引出し部と上記第3側面との間の長さに対する電極引出し部と上記第3側面との間の長さの比率を異にして製造した。電極非引出し部と上記第3側面との間の長さに対する電極引出し部と上記第3側面との間の長さの比率を制御するために、電極非引出し部Aと上記第3側面との間の長さが100μm以下であるグリーンセラミック積層体を製作した。スクリーンScreenまたはグラビアGravure印刷工法で印刷膜厚さ0.5μmに印刷した後、500層を積層した後、圧着、切断、焼成、外部電極、メッキなどの工程を経て積層セラミックキャパシタを製作した。比較例1と2は、電極非引出し部と上記第3側面との間の長さに対する電極引出し部と上記第3側面との間の長さの比率が1.7を超過するように製造し、他の条件は実施例と同一である。積層セラミックキャパシタの断面を観察した結果、電極非引出し部Aと上記第3側面との間の長さxは100μm以下、電極非引出し部と上記第3側面との間の長さに対する電極引出し部と上記第3側面との間の長さの比率は1.0~2.0に具現された。このように製作された積層セラミックキャパシタに対して、計測器を用いて静電容量を測定し、320°Cの鉛槽に2秒間浸漬させた後、50~1,000倍の顕微鏡でクラック発生有無を評価した。下記表1は上記実施例1から4及び比較例1と2について静電容量、セラミック積層体の剥離発生頻度及び熱衝撃によるクラック発生頻度を比較したものである。y/x比率が1.2未満の場合は工程上の具現が困難になり、比較例1及び2のようにy/x比率が1.8以上の場合は電極引出し部の内部電極サイズが小さいため外部電極との接触性が低下し、静電容量が減少する結果をもたらした。これにより、クラック及び静電容量を考慮した上での適宜なy/x比率は、実施例1から4のように1.2~1.7水準が好ましいということが分かる。本発明は、上述の実施形態及び添付の図面により限定されず、添付の請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で様々な形態の置換、変形及び変更が出来るということは当技術分野の通常の知識を有する者には明白であり、これもまた本発明の範囲に属するというべきであろう。"