半導体層の表面側に光電変換部を形成する工程と、前記光電変換部から信号を読み出す読み出し回路を前記半導体層の表面側に形成する工程と、前記半導体層の裏面側にゲッタリング層を形成する工程と、前記半導体層の熱処理を行うことにより、前記半導体層の重金属を前記ゲッタリング層にトラップさせる工程と、前記半導体層の重金属がトラップされた前記ゲッタリング層を除去する工程と、前記ゲッタリング層を除去された前記半導体層の裏面側に光入射面を設ける工程とを備えることを特徴とする固体撮像装置の製造方法。BOX層を介して半導体基板上に設けられた半導体層の表面側に光電変換部を形成する工程と、前記光電変換部から信号を読み出す読み出し回路を前記半導体層の表面側に形成する工程と、前記読み出し回路が形成された前記半導体層から前記半導体基板および前記BOX層を除去する工程と、前記半導体基板および前記BOX層が除去された前記半導体層の裏面側にゲッタリング層を形成する工程と、前記半導体層の熱処理を行うことにより、前記半導体層の重金属を前記ゲッタリング層にトラップさせる工程と、前記半導体層の重金属がトラップされた前記ゲッタリング層を除去する工程と、前記ゲッタリング層を除去された前記半導体層の裏面側に光入射面を設ける工程とを備えることを特徴とする固体撮像装置の製造方法。前記ゲッタリング層を薄膜化することにより、前記半導体層の裏面側にシールド層を形成する工程をさらに備えることを特徴とする請求項1または2に記載の固体撮像装置の製造方法。前記ゲッタリング層には不純物がドープされ、前記半導体層の熱処理時に前記ゲッタリング層の不純物を前記半導体層に拡散させることで前記半導体層の裏面側にシールド層を形成することを特徴とする請求項1から3のいずれか1項に記載の固体撮像装置の製造方法。前記ゲッタリング層を除去した後、前記半導体層の裏面側にシールド層を形成する工程をさらに備えることを特徴とする請求項1から3のいずれか1項に記載の固体撮像装置の製造方法。本発明の一つの実施形態の目的は、感度の低下を抑制しつつ、感光面の重金属汚染を低減することが可能な固体撮像装置の製造方法を提供することである。実施形態の固体撮像装置の製造方法によれば、半導体層の表面側に光電変換部を形成する工程と、前記光電変換部から信号を読み出す読み出し回路を前記半導体層の表面側に形成する工程と、前記半導体層の裏面側にゲッタリング層を形成する工程と、前記半導体層の熱処理を行うことにより、前記半導体層の重金属を前記ゲッタリング層にトラップさせる工程と、前記半導体層の重金属がトラップされた前記ゲッタリング層を除去する工程と、前記ゲッタリング層を除去された前記半導体層の裏面側に光入射面を設ける工程が設けられている。以下、実施形態に係る固体撮像装置の製造方法について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。第1実施形態図1~図6は、第1実施形態に係る固体撮像装置の製造方法を示す断面図である。なお、以下の説明では、固体撮像装置として裏面照射型CMOSイメージセンサを用いた場合を例にとる。図1aにおいて、半導体基板1上にはBOX層2を介して半導体層4が設けられている。ここで、半導体層4には画素領域R1および周辺領域R2が設けられている。なお、半導体基板1上にBOX層2を介して半導体層4が順次設けられた基板としては、例えば、SOI基板を用いることができる。また、半導体層4の材料は、例えば、Si、Ge、SiGe、GaAs、InP、GaP、GaN、SiCまたはGaInAsPなどを用いることができる。また、半導体層4としては、N型エピタキシャル半導体を用いることができる。また、例えば、BOX層2の材料はシリコン酸化膜を用いることができる。次に、図1bに示すように、CVDなどの方法にて半導体層4上の全面にストッパ層5を積層する。そして、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、ストッパ層5および半導体層4に貫通孔6を形成する。なお、例えば、ストッパ層5の材料はシリコン窒化膜を用いることができる。次に、図1cに示すように、CVDなどの方法にて貫通孔6が埋め込まれるようにしてストッパ層5上の全面に貫通孔絶縁層7を積層する。そして、CMPなどの方法にて貫通孔絶縁層7を薄膜化することにより、ストッパ層5上の貫通孔絶縁層7を除去する。なお、貫通孔絶縁層7の材料はシリコン酸化膜を用いることができる。次に、図1dに示すように、ストッパ層5のエッチングを行うことにより、半導体層4上からストッパ層5を除去する。なお、半導体層4上からストッパ層5を除去する時に、半導体層4の表面にダメージが及ぶのを防止するために、ウェットエッチングを用いることが好ましい。次に、図2aに示すように、画素間に配置された素子分離絶縁層8を半導体層4の表面側に埋め込んだ後、半導体層4上にゲート電極10を画素ごとに形成する。なお、例えば、素子分離絶縁層8の材料はシリコン酸化膜、ゲート電極10の材料は多結晶シリコン膜を用いることができる。ここで、ゲート電極10を適宜配線することにより、光電変換部から信号を読み出す読み出し回路を形成することができる。なお、読み出し回路として、例えば、行選択トランジスタ、増幅トランジスタ、リセットトランジスタ、読み出しトランジスタおよびフローティングディフュージョンを画素ごとに設けるようにしてもよい。そして、PまたはAsなどの不純物を半導体層4にイオン注入することにより、N型不純物導入層11を半導体層4の深い位置に形成する。また、Bなどの不純物を半導体層4にイオン注入することにより、P型不純物導入層12を半導体層4の浅い位置に形成する。ここで、N型不純物導入層11上にP型不純物導入層12が形成されることで、フォトダイオードが光電変換部として画素ごとに形成される。なお、この例では、PNダイオードを光電変換部として形成する方法について説明したが、光電変換部はPNダイオードに限定されることなく、例えば、PINダイオードなどであってもよい。また、半導体層4上にゲート電極10を形成する前に、N型不純物導入層11およびP型不純物導入層12を半導体層4に形成するようにしてもよい。次に、図2bに示すように、CVDなどの方法にて半導体層4上の全面に層間絶縁層14を積層する。そして、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、貫通孔絶縁層7を露出させる開口部15を層間絶縁層14に形成する。なお、例えば、層間絶縁層14の材料はシリコン酸化膜を用いることができる。次に、図2cに示すように、CVDなどの方法にて開口部15が埋め込まれるようにして層間絶縁層14上の全面に埋め込み電極16を形成する。そして、CMPなどの方法にて埋め込み電極16を薄膜化することにより、層間絶縁層14上の埋め込み電極16を除去する。なお、例えば、埋め込み電極16の材料はW、AlまたはCuなどを用いることができる。次に、図3aに示すように、CVDなどの方法にて層間絶縁層14上の全面に層間絶縁層17を積層するとともに、層間絶縁層17に埋め込まれた配線18、20、22および埋め込み電極19、21を形成する。なお、例えば、層間絶縁層14の材料はシリコン酸化膜、配線18、20、22の材料はAlまたはCu、埋め込み電極19、21の材料はW、AlまたはCuなどを用いることができる。次に、図3bに示すように、層間絶縁層17上に支持基板23を形成する。なお、支持基板23は層間絶縁層17に貼り付けることができる。また、例えば、支持基板23の材料はSiなどの半導体基板を用いるようにしてもよいし、ガラス、セラミックまたは樹脂などの絶縁性基板を用いるようにしてもよい。次に、図3cに示すように、CVDなどの方法にて半導体基板1を薄膜化することにより、BOX層2の裏面から半導体基板1を除去する。なお、BOX層2は、半導体基板1を薄膜化する時のストップ層として用いることができる。次に、図3dに示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、埋め込み電極16を露出させる開口部24を貫通孔絶縁層7に形成する。この時、貫通孔6の側面に貫通孔絶縁層7を残すことができる。次に、図4aに示すように、メッキまたはCVDなどの方法にて開口部24が埋め込まれるようにしてBOX層2の裏面上に貫通電極25を形成する。そして、CMPなどの方法にて貫通電極25を薄膜化することにより、BOX層2の裏面上の貫通電極25を除去する。なお、例えば、貫通電極25の材料はW、AlまたはCuなどを用いることができる。その後、BOX層2のエッチングを行うことにより、半導体層4の裏面からBOX層2を除去し、半導体層4の裏面に光入射面Pを設ける。次に、図4bに示すように、CVDなどの方法にて半導体層4の裏面にゲッタリング層41を積層する。なお、ゲッタリング層41としては、多結晶半導体層またはアモルファス半導体層を用いることができる。また、ゲッタリング層41の材料は、例えば、Si、Ge、SiGe、GaAs、InP、GaP、GaN、SiCまたはGaInAsPなどを用いることができる。また、ゲッタリング層41にはBなどのP型不純物をドープしてもよい。また、例えば、ゲッタリング層41の膜厚は0.8μm程度に設定することができる。そして、半導体層4の熱処理を行うことにより、半導体層4の重金属をゲッタリング層41にトラップさせる。ここで、ゲッタリング層41にP型不純物がドープされている場合、ゲッタリング層41のP型不純物が半導体層4に拡散し、半導体層4の裏面にシールド層3が形成される。なお、半導体層4の熱処理の温度は、配線18、20、22および埋め込み電極19、21へのダメージを抑制するために、400~420°C程度に設定することができる。また、半導体層4の重金属をゲッタリング層41にトラップさせるために、半導体層4の熱処理の時間は4時間以上に設定することが好ましい。次に、図4cに示すように、CMPまたはエッチバックなどの方法を用いることにより、半導体層4の裏面からゲッタリング層41を除去する。次に、図4dに示すように、CVDなどの方法にて半導体層4の裏面上に絶縁層26を成膜する。なお、例えば、絶縁層26の材料はシリコン酸化膜を用いることができる。次に、図5aに示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、貫通電極25を露出させる開口部27を絶縁層26に形成する。次に、図5bに示すように、開口部27を介して貫通電極25に接続されたパッド電極28を絶縁層26上に形成する。その後、CVDなどの方法にて絶縁層26上の全面に絶縁層29を成膜する。なお、例えば、絶縁層29の材料はシリコン酸化膜を用いることができる。次に、図5cに示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、半導体層4の裏面の画素領域R1を露出させる開口部30を絶縁層26、29に形成する。次に、図6aに示すように、CVDまたはスパッタなどの方法にて半導体層4の裏面側に反射防止膜31、32を順次成膜する。なお、例えば、反射防止膜31、32の材料はシリコン酸化膜を用いることができる。この時、反射防止膜31、32の屈折率を互いに異ならせることができる。次に、図6bに示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、パッド電極28を露出させる開口部33を反射防止膜31、32に形成する。次に、図6cに示すように、反射防止膜32上にカラーフィルタ34を画素ごとに形成した後、カラーフィルタ34上にオンチップレンズ35を画素ごとに形成する。なお、例えば、カラーフィルタ34およびオンチップレンズ35の材料は透明な有機化合物を用いることができる。この時、カラーフィルタ34は、例えば、赤、緑または青に着色することができる。ここで、半導体層4の裏面からBOX層2を除去してから半導体層4の裏面にゲッタリング層41を設けることにより、半導体層4の重金属の拡散がBOX層2にて阻止されないようにすることができ、半導体層4の重金属をゲッタリング層41に効果的にトラップさせることができる。また、半導体層4の重金属をゲッタリング層41にトラップさせた後にゲッタリング層41を除去することにより、光入射面P上にゲッタリング層41が配置されるのを防止することができ、感度の低下を抑制することができる。また、半導体層4の裏面にシールド層3を形成するために、ゲッタリング層41のP型不純物を半導体層4に拡散させることにより、シールド層3を形成するための工程を簡略化することができ、工程数を削減することができる。なお、上述した実施形態では、SOI基板を用いることにより裏面照射型CMOSイメージセンサを形成する方法について説明したが、バルクエピ基板を用いて裏面照射型CMOSイメージセンサを形成する方法に適用してもよい。第2実施形態上述した第1実施形態では、図4bにおいて、ゲッタリング層41のP型不純物を半導体層4に拡散させることにより、半導体層4の裏面にシールド層3を形成する方法について説明したが、半導体層4の裏面からゲッタリング層41を除去した後、半導体層4の裏面にP型不純物をドープすることで半導体層4の裏面にシールド層3を形成するようにしてもよい。第3実施形態上述した第1実施形態では、図4bにおいて、ゲッタリング層41のP型不純物を半導体層4に拡散させることにより、半導体層4の裏面にシールド層3を形成する方法について説明したが、半導体層4の重金属をゲッタリング層41にトラップさせた後、半導体層4の裏面のゲッタリング層41を薄膜化し、この薄膜化されたゲッタリング層41をシールド層3として用いるようにしてもよい。なお、この薄膜化されたゲッタリング層41の膜厚は0.1m程度に設定することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。