"導体ベースプレートと、前記導体ベースプレート上に配置された半導体装置と、前記半導体装置を内在し、前記導体ベースプレート上に配置され、前記導体ベースプレートとは異なる材料からなる金属壁とを備え、前記導体ベースプレートはベース面に緩やかな弧を有することを特徴とするパッケージ。前記金属壁は、緩やかな弧を有することを特徴とする請求項1に記載のパッケージ。前記導体ベースプレートの対抗する1対の端面が10μmの緩やかな弧を有することを特徴とする請求項1に記載のパッケージ。前記半導体基板の長辺は、前記緩やかな弧を有する前記導体ベースプレートの弧を有する辺に垂直に配置されたことを特徴とする請求項1に記載のパッケージ。前記金属壁に囲まれた前記導体ベースプレート上に前記半導体装置に隣接して配置された入力回路基板および出力回路基板を備え、前記入力回路基板および出力回路基板の長辺は、前記緩やかな弧を有する前記導体ベースプレートの弧を有する辺に垂直に配置されたことを特徴とする請求項1に記載のパッケージ。前記金属壁上に配置されたメタルシールリングと、前記メタルシールリング上に配置されたメタルキャップとを備えることを特徴とする請求項1に記載のパッケージ。前記金属壁の入出力部に設けられた貫通孔と、前記貫通孔にはめ込まれ、かつ前記導体ベースプレート上に配置されたフィードスルー下層部と、前記貫通孔にはめ込まれ、かつ前記フィードスルー下層部上に配置されたフィードスルー上層部とを備えたことを特徴とする請求項1~6のいずれか1項に記載のパッケージ。前記金属壁の入力部において、前記フィードスルー下層部と前記フィードスルー上層部の間に配置された入力ストリップラインと、前記金属壁の出力部において、前記フィードスルー下層部と前記フィードスルー上層部の間に配置された出力ストリップラインとを備えることを特徴とする請求項7に記載のパッケージ。前記入力回路基板上に配置され、前記入力ストリップラインに接続された入力整合回路と、前記出力回路基板上に配置され、前記出力ストリップラインに接続された出力整合回路と、前記半導体装置と前記入力整合回路および前記出力整合回路を接続するボンディングワイヤとを備えることを特徴とする請求項8に記載のパッケージ。前記半導体装置は、半絶縁性基板と、前記半絶縁性基板の第1表面に配置されそれぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、前記半絶縁性基板の第1表面に配置され前記ゲートフィンガー電極、前記ソースフィンガー電極および前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極、複数のソース端子電極およびドレイン端子電極と、前記ソース端子電極の下部に配置されたVIAホールと、前記半絶縁性基板の第1表面と反対側の第2表面に配置され、前記ソース端子電極に対して前記VIAホールを介して接続された接地電極とを備えることを特徴とする請求項1~9のいずれか1項に記載のパッケージ。前記半絶縁性基板は、GaAs基板、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかであることを特徴とする請求項10に記載のパッケージ。導体ベースプレートは、放熱性が高い銅Cu、CuとモリブデンMoのクラッド材、若しくはCuとMoのコンパウンド材などで構成される。一方、金属外壁は低価格で、硬度が高いKOVALで作られることが多い。ここで、導体ベースプレート材とKOVALの熱膨張係数は異なるため、銀ロウ付けする際の反りが生じる。初期状態が平面な導体ベースプレート材と金属外壁を高温で接合しているために駒状、もしくはお椀状の大きな反りが生じる。本発明が解決しようとする課題は、ベース面の反りが制御されたパッケージを提供することである。本実施の形態に係るパッケージは、導体ベースプレートと、半導体装置と、金属壁とを備える。半導体装置は、導体ベースプレート上に配置される。金属壁は、半導体装置を内在し、導体ベースプレート上に配置され、前記導体ベースプレートとは異なる材料からなる。導体ベースプレートは、緩やかな弧を有する。次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。第1の実施の形態パッケージ構造実施の形態に係るパッケージを説明する模式的鳥瞰構成は、図1に示すように表される。図1aはメタルキャップ10、図1bはメタルシールリング14a、図1cは、金属壁16、図1dは、導体ベースプレート200、フィードスルー下層部20、入力ストリップライン19aおよび出力ストリップライン19b、およびフィードスルー上層部22の模式的構成をそれぞれ表す。実施の形態に係るパッケージは、図1に示すように、メタルキャップ10と、メタルシールリング14aと、金属壁16と、導体ベースプレート200と、導体ベースプレート200上に配置されたフィードスルー下層部20と、フィードスルー下層部20上に配置された入力ストリップライン19aおよび出力ストリップライン19bと、フィードスルー下層部20上に配置されたフィードスルー上層部22とを備える。実施の形態に係るパッケージ1の模式的平面パターン構成は、図2に示すように表される。また、図2のI-I線に沿う模式的断面構造は、図3に示すように表される。また、図2のII-II線に沿う模式的断面構造は、図4に示すように表され、図2のIII-III線に沿う模式的断面構造は、図5に示すように表される。実施の形態に係るパッケージ1の構成例は、図1~図5に示すように、導体ベースプレート200と、導体ベースプレート200上に配置された半導体装置24と、半導体装置24を内在し、導体ベースプレート200上に配置された金属壁16と、金属壁16の入出力部に設けられた貫通孔34図1c参照と、貫通孔34にはめ込まれ、かつ導体ベースプレート200上に配置されたフィードスルー下層部20と、貫通孔34にはめ込まれ、かつフィードスルー下層部20上に配置されたフィードスルー上層部22とを備える。また、実施の形態に係るパッケージ1は、図1~図4に示すように、金属壁16の入力部において、フィードスルー下層部20とフィードスルー上層部22の間に配置された入力ストリップライン19aと、金属壁16の出力部において、フィードスルー下層部20とフィードスルー上層部22の間に配置された出力ストリップライン19bとを備えていても良い。また、実施の形態に係るパッケージ1は、図2~図3に示すように、金属壁16に囲まれた導体ベースプレート200上に半導体装置24に隣接して配置された入力回路基板26および出力回路基板28と、入力回路基板26上に配置され、入力ストリップライン19aに接続された入力整合回路17と、出力回路基板28上に配置され、出力ストリップライン19bに接続された出力整合回路18と、半導体装置24と入力整合回路17を接続するボンディングワイヤ12と、半導体装置24と出力整合回路18を接続するボンディングワイヤ14とを備えていても良い。実施の形態に係るパッケージ1においては、半導体装置24、入力回路基板26、および出力回路基板28の長辺方向に垂直な方向III-III線方向に、約10μm程度の緩やかな弧を導体ベースプレート200および/若しくは金属壁16に持たせ、その反り量をネジ70a70bを用いて、ヒートシンク図示省略にネジ止めすることで、平坦化するように抑えている。また、半導体装置24、入力回路基板26、および出力回路基板28が図2のように配置されることから、入力部の凸状フィードスルー25部分では、RF入力端子21aが接続される入力ストリップライン19aは、入力回路基板26の短辺方向から入力整合回路17に接続され、出力部の凸状フィードスルー25部分では、RF出力端子21bが接続される出力ストリップライン19bは、出力回路基板28の短辺方向から出力整合回路18に接続される。また、実施の形態に係るパッケージ1は、図1、図3~図5に示すように、金属壁16上に配置されたメタルシールリング14aと、メタルシールリング14a上に配置されたメタルキャップ10とを備えていても良い。導体ベースプレート200は、例えば、モリブデン、銅モリブデン合金などの導電性金属によって形成されている。さらに、導体ベースプレート200の表面には、例えば、Au、Ni、Ag、Ag-Pt合金、Ag-Pd合金などのメッキ導体を形成してもよい。金属壁16は、例えば、アルミニウム、モリブデン、銅モリブデン合金などの導電性金属によって形成される。金属壁16の上面には、メタルシールリング14aを介して、半田付けのためのハンダメタル層図示省略が形成される。ハンダメタル層としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。また、実施の形態に係るパッケージにおいて、金属壁16は、絶縁性若しくは導電性の接着剤を介して、導体ベースプレート200上に配置される。絶縁性の接着剤としては、例えば、エポキシ樹脂、ガラスなどから形成可能であり、導電性の接着剤としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。実施の形態に係るパッケージ1の構成例では、図3に示すように、フィードスルー上層部22の厚さW2を金属壁16の厚さW1よりも厚く形成しても良い。実施の形態に係るパッケージ1の構成例では、図3に示すように、フィードスルー下層部20とフィードスルー上層部22からなる凸状フィードスルー25において、フィードスルー上層部22の厚さW2を金属壁16の厚さW1よりも厚く形成することにより、フィードスルー下層部20とフィードスルー上層部22の接続部分の応力集中点と応力発生源金属壁16を離すことができる。これによって、応力が緩和され、応力集中点におけるクラックの発生を抑制することができる。フィードスルー下層部20およびフィードスルー上層部22は、同一の材質、例えば、セラミックで形成されていても良い。セラミックの材質としては、例えば、アルミナAl2O3、窒化アルミニウムAlN、酸化ベリリウムBeOなどから形成可能である。メタルキャップ10は、図1に示すように、平板形状を備える。メタルキャップ10は、例えば、アルミニウム、モリブデン、銅モリブデン合金などの導電性金属によって形成される。金属壁16上にメタルシールリング14aを介してメタルキャップ10を配置する。結果として、実施の形態に係るパッケージは、図1に示すように、金属壁16と、金属壁16上に配置されたメタルシールリング14aと、金属壁16上にメタルシールリング14aを介して配置されたメタルキャップ10とを備える。実施の形態に係るパッケージ1は、前述のように、予め所定の方向図2のIII-III線に沿う方向に約10μm程度の反りを有する。すなわち、実施の形態に係るパッケージ1の模式的平面パターン構成であって、予めC-C’方向に反りを持つ構造のパッケージ1のC-C’方向、A-A’方向は図6に示すように表される。また、実施の形態に係るパッケージ1のC-C’方向の反りは、図7に示すように表され、実施の形態に係るパッケージ1のA-A’方向の形状は、図8に示すように表される。また、実施の形態に係るパッケージ1の模式的鳥瞰構造であって、予めC-C’方向に反りを持つ構造は、図9に示すように表される。図7および図8から明らかなように、実施の形態に係るパッケージ1は、予めC-C’方向に反りを有するが、A-A’方向には、ほとんど反りを有していない。実施の形態に係るパッケージ1は、図6~図9に示すように、導体ベースプレート200と、導体ベースプレート200上に配置された半導体装置24と、半導体装置24を内在し、導体ベースプレート200上に配置され、導体ベースプレート200とは異なる材料からなる金属壁16とを備え、導体ベースプレート200はベース面に緩やかな弧を有する。また、実施の形態に係るパッケージ1は、図9に示すように、金属壁16は、緩やかな弧を有していても良い。また、実施の形態に係るパッケージ1は、図9に示すように、導体ベースプレート200の対抗する1対の端面100a100bが約10μm程度の緩やかな弧を有していても良い。また、実施の形態に係るパッケージ1においては、図6~図9に示すように、半導体装置24の基板の長辺は、緩やかな弧を有する導体ベースプレート200の長辺方向C-C’に垂直に配置されている。また、実施の形態に係るパッケージ1においては、図6~図9に示すように、金属壁16に囲まれた導体ベースプレート200上に半導体装置24に隣接して配置された入力回路基板26および出力回路基板28を備え、入力回路基板26および出力回路基板28の長辺は、緩やかな弧を有する導体ベースプレート200の長辺方向C-C’に垂直に配置されていても良い。実施の形態に係るパッケージ1においては、図9の鳥瞰図のように、予め短辺方向に反り量を有する導体ベースプレート200をプレス型で形成している。ここで、対向する1対の端面100a100bが約10μm程度の緩やかな孤を有する。対向する1対の端面100a100bが弧に対する接線との開き量dが約10μm程度の緩やかな孤を有する。予め導体ベースプレート200および/若しくは金属壁16に緩やかな弧を設けることによって、その結果、接合時や基板実装時、キャップ半田付け時の反りの発生を抑えることができる。基板実装時、キャップ半田付け時には加熱するため、基板やキャップとパッケージとの線熱膨張率差から、冷却時に反りが生じる。基板が長方形の場合、長手方向において熱収縮差が大きいため、短辺方向に反りが生じ易い。一般に、弧状の板は、平面状の板よりも弧を描いていない長辺方向に対しては強度が高い。このため、実施の形態に係るパッケージ1においては、図9に示すように、導体ベースプレート200はベース面に短辺方向に約10μm程度の反り量の緩やかな弧を持たせている。尚、上記において、約10μm程度の反り量とする理由は、既存パッケージの同心円状の反りが約10μm程度であることから、実験的に得られる数値であり、予め与えておく反り量としても同程以上は必要だからである。実施の形態に係るパッケージ1においては、導体ベースプレート200が平面構造を有するために外力金属枠との線熱膨張差で反りが生じ易くなっていることに対して、導体ベースプレート200の短辺方向に弧を持たせることで、導体ベースプレート200の長辺方向に強度を持たせている。柔らかい紙でも、弧をつければ立てることができるが、平らな状態では立てることができないように、弧を持たせることで強度が生まれるからである。尚、導体ベースプレート200の長辺方向にも弧をもたせると、強度は得られなくなる。比較例比較例に係るパッケージ1aの模式的平面パターン構成において、パッケージのC-C’方向、A-A’方向を説明する図は、図10に示すように表される。また、比較例に係るパッケージ1aのC-C’方向の反りは、図11に示すように表され、A-A’方向の反りは、図12に示すように表される。比較例に係るパッケージ1aにおいては、半導体装置24、入力回路基板26、および出力回路基板28の長辺方向に並行な方向C-C’線に沿う方向に、導体ベースプレート200のネジ止め位置が配置され、当該長辺方向に垂直な方向A-A’線に沿う方向に、RF入力端子21aRF出力端子21bが配置される。また、半導体装置24、入力回路基板26、および出力回路基板28が図10のように配置されることから、入力部の凸状フィードスルー25部分では、RF入力端子21aが接続される入力ストリップライン19aは、入力回路基板26の長辺方向から入力整合回路17に接続され、出力部の凸状フィードスルー25部分では、RF出力端子21bが接続される出力ストリップライン19bは、出力回路基板28の長辺方向から出力整合回路18に接続される。図10に示す比較例に係るパッケージ1aにおいては、導体ベースプレート200の長辺方向に反ることから、図11に示すように、C-C’方向に反りが生じる。また、図10に示す比較例に係るパッケージ1aにおいては、半導体装置24、入力回路基板26、および出力回路基板28が図10のように配置されることから、図12に示すように、A-A’方向にも反りが生じる。比較例に係るパッケージ1aの模式的平面パターン構成において、駒状の反りの方向C-C’、A-A’を説明する図は、図13aに示すように表され、A-A’方向の反りは、図13bに示すように表され、C-C’方向の反りは、図13cに示すように表される。比較例に係るパッケージ1aの模式的平面パターン構成において、お椀状の反りの方向C-C’、A-A’を説明する図は、図14aに示すように表され、A-A’方向の反は、図14bに示すように表され、C-C’方向の反りは、図14cに示すように表される。基板実装時、キャップ半田付け時には加熱するため、基板やキャップとパッケージとの線熱膨張率差から、冷却時に反りが生じる。平面の場合、A-A’方向とC-C’方向ともに強度は同程度なのでほぼ同心円上に反る。正確には実装する基板形状の影響を受けるので多少歪みが生じ、駒状若しくはお碗状に反る。半導体素子構造実施の形態に係るパッケージに搭載される半導体装置24の模式的平面パターン構成の拡大図は、図15aに示すように表され、図15aのJ部分の拡大図は、図15bに示すように表される。また、実施の形態に係るパッケージに搭載される半導体装置24の構成例1~4であって、図15bのIV-IV線に沿う模式的断面構成例1~4は、それぞれ図16~図19に示すように表される。実施の形態に係るパッケージに搭載される半導体装置24において、複数のFETセルFET1~FET10は、図16~図19に示すように、半絶縁性基板110と、半絶縁性基板110の第1表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、半絶縁性基板110の第1表面に配置され、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極G1,G2,...,G10、複数のソース端子電極S11,S12,S21,S22,...,S101,S102およびドレイン端子電極D1,D2,...,D10と、ソース端子電極S11,S12,S21,S22,...,S101,S102の下部に配置されたVIAホールSC11,SC12,SC21,SC22,...,SC101,SC102と、半絶縁性基板110の第1表面と反対側の第2表面に配置され、ソース端子電極S11,S12,S21,S22,...,S101,S102に対してVIAホールSC11,SC12,SC21,SC22,...,SC101,SC102を介して接続された接地電極図示省略とを備える。ゲート端子電極G1,G2,...,G10には、ボンディングワイヤ12が接続され、ドレイン端子電極D1,D2,...,D10には、ボンディングワイヤ14が接続され、ソース端子電極S11,S12,S21,S22,...,S101,S102の下部には、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102が形成され、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102の内壁に形成されたバリア金属層図示省略およびバリア金属層上に形成され、VIAホールを充填する充填金属層図示省略を介してソース端子電極S11,S12,S21,S22,...,S101,S102は、接地電極図示省略に接続されている。半絶縁性基板110は、GaAs基板、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。構造例1実施の形態に係るパッケージに搭載される半導体装置24のFETセルの構成例1は、図16に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120、ゲートフィンガー電極G124およびドレインフィンガー電極D122とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2次元電子ガス2DEG:TwoDimensionalElectronGas層116が形成されている。図16に示す構成例1では、高電子移動度トランジスタHEMT:HighElectronMobilityTransistorが示されている。構造例2実施の形態に係るパッケージに搭載される半導体装置24のFETセルの構成例2は、図17に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたソース領域126およびドレイン領域128と、ソース領域126上に配置されたソースフィンガー電極S120、窒化物系化合物半導体層112上に配置されたゲートフィンガー電極G124およびドレイン領域128上に配置されたドレインフィンガー電極D122とを備える。窒化物系化合物半導体層112とゲートフィンガー電極G124との界面には、ショットキーコンタクトSchottkyContactが形成されている。図17に示す構成例2では、金属-半導体電界効果トランジスタMESFET:MetalSemiconductorFieldEffectTransistorが示されている。構造例3実施の形態に係るパッケージに搭載される半導体装置24のFETセルの構成例3は、図18に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120およびドレインフィンガー電極D122と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上のリセス部に配置されたゲートフィンガー電極G124とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2DEG層116が形成されている。図18に示す構成例3では、HEMTが示されている。構造例4実施の形態に係るパッケージに搭載される半導体装置24のFETセルの構成例4は、図19に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120およびドレインフィンガー電極D122と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上の2段リセス部に配置されたゲートフィンガー電極124とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2DEG層116が形成されている。図19に示す構成例4では、HEMTが示されている。また、上記の構成例1~4においては、活性領域以外の窒化物系化合物半導体層112を電気的に不活性な素子分離領域として用いている。ここで、活性領域とは、ソースフィンガー電極120、ゲートフィンガー電極124およびドレインフィンガー電極122の直下の2DEG層116、ソースフィンガー電極120とゲートフィンガー電極124間およびドレインフィンガー電極122とゲートフィンガー電極124間の2DEG層116からなる。素子分離領域の他の形成方法としては、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦118および窒化物系化合物半導体層112の深さ方向の一部まで、イオン注入により形成することもできる。イオン種としては、例えば、窒素N、アルゴンArなどを適用することができる。また、イオン注入に伴うドーズ量は、例えば、約1×1014ions/cm2であり、加速エネルギーは、例えば、約100keV~200keVである。素子分離領域上およびデバイス表面上には、パッシベーション用の絶縁層図示省略が形成されている。この絶縁層としては、例えば、PECVDPlasmaEnhancedChemicalVaporDeposition法によって堆積された窒化膜、アルミナAl2O3膜、酸化膜SiO2、酸窒化膜SiONなどで形成することができる。ソースフィンガー電極120およびドレインフィンガー電極122は、例えば、Ti/Alなどで形成される。ゲートフィンガー電極124は、例えばNi/Auなどで形成することができる。なお、実施の形態に係るパッケージに搭載される半導体装置24において、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122の長手方向のパターン長は、マイクロ波/ミリ波/サブミリ波と動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約25μm~50μmである。また、ソースフィンガー電極120の幅は、例えば、約40μm程度であり、ソース端子電極S11,S12,S21,S22,...,S101,S102の幅は、例えば、約100μm程度である。また、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102の形成幅は、例えば、約10μm~40μm程度である。本実施の形態に係るパッケージによれば、回路基板、半導体装置の長辺が緩やかな弧をもつ導体ベースプレートおよび/若しくは金属壁の辺に垂直に配置されている。本実施の形態に係るパッケージによれば、導体ベースプレートおよび/若しくは金属壁に弧を与えることで強度を得ている。本実施の形態に係るパッケージによれば、予めベースプレート材と金属外壁に緩やかな弧を設けることで、接合時や基板実装時、キャップ半田付け時のそりの発生を抑えることができる。本実施の形態に係るパッケージによれば、配置を実装する部品の長辺が緩やかな弧をもつ辺に垂直になるようにすることによって、緩やかな弧を描いているベースプレートに回路基板、半導体装置を実装したパッケージを筐体にネジ止めするときに、回路基板、半導体装置の割れを防止することができる。本実施の形態によれば、ベース面の反りの少ないパッケージを提供することができる。その他の実施の形態本実施形態および変形例を説明したが、この実施形態および変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。なお、実施の形態に係るパッケージに搭載される半導体装置としては、FET、HEMTに限らず、LDMOSLaterallyDiffusedMetalOxideSemiconductorFieldEffectTransistorやヘテロ接合バイポーラトランジスタHBT:HeterojunctionBipolarTransistorなどの増幅素子、メムスMEMS:MicroElectroMechanicalSystems素子なども適用できることは言うまでもない。このように、ここでは記載していない様々な実施の形態などを含む。"