差動対を構成する第1、第2のMOSトランジスタと、前記第1のMOSトランジスタのソースに一端が接続される第1の抵抗と、前記第2のMOSトランジスタのソースに一端が接続され、前記第1の抵抗の他端に他端が接続される第2の抵抗と、前記第1、第2の抵抗の接続点と第1の電源端子との間に接続され、前記差動対の動作電流を供給する電流源と、前記第1のMOSトランジスタのソースにソースが接続され、第2の電源端子にドレインが接続され、ゲートにオフセット調整電圧が与えられ、前記第1の抵抗の両端に生じる電圧を調節するオフセット調整電流を前記オフセット調整電圧に応じて制御する第3のMOSトランジスタと、を有するオフセット調整差動増幅回路。前記オフセット調整電流は、前記第3のMOSトランジスタのドレインと前記第2の電源端子との間に接続された定電流源により供給される請求項1に記載のオフセット調整差動増幅回路。前記第1~第3のMOSトランジスタは、同一の導電型のMOSトランジスタである請求項1又は2に記載のオフセット調整差動増幅回路。前記オフセット調整電圧は、前記第1のMOSトランジスタのゲート電圧との関係が安定的な電圧値を有する請求項1乃至3のいずれか1項に記載のオフセット調整差動増幅回路。前記第1のMOSトランジスタのゲートは、前記オフセット調整差動増幅回路の非反転入力端子であり、前記第2のMOSトランジスタのゲートは、前記オフセット調整差動増幅回路の反転入力端子であり、前記オフセット調整差動増幅回路は、オフセット調整差動増幅回路の出力端子と、前記反転入力端子とが接続された負帰還回路を構成し、前記オフセット調整差動増幅回路の利得は、前記出力端子、前記非反転入力端子、前記反転入力端子に接続された抵抗の比により設定される請求項1乃至4のいずれか1項に記載のオフセット調整差動増幅回路。本願発明が解決しようとする課題を説明するために、まず、特許文献1に記載の差動段電圧オフセットトリム回路100の詳細な動作について説明する。なお、以下の説明は、差動段電圧オフセットトリム回路100における課題を説明するために本願発明者が考えたものである。まず、差動段電圧オフセットトリム回路100の分析を行うに当たり、分析に用いる式において用いる記号について以下のように定義する。NMOSトランジスタM1、M2について、それぞれキャリアNMOSトランジスタの場合、電子の移動度をμ1、μ2、単位面積当たりのゲート酸化膜容量をCox1、Cox2、ゲート幅をW1、W2、ゲート長をL1、L2、閾値電圧をVth1、Vth2とする。また、NMOSトランジスタM1~M5はすべて飽和領域で動作し、かつ、基盤バイアス効果、アーリー効果、短チャネル効果等の影響は無視できるものとする。さらに、I0は抵抗R0に流れる電流I1~I5は、それぞれNMOSトランジスタM1~M5のドレイン電流、V1、V2はNMOSトランジスタM1、M2のゲート電圧、V3はトランジスタM1のソース電圧及びNMOSトランジスタM3のドレイン電圧、V4はNMOSトランジスタM2のソース電圧及びNMOSトランジスタM4のドレイン電圧であるとする。なお、式を簡単化するために、β1=μ1Cox1W1/L1、β2=μ2Cox2W2/L2であると定義する。まず、差動段電圧オフセットトリム回路100のオフセット電圧V1-V2について求める。電圧V1~V4、電流I1~I5の関係は、式1~式4により現すことができる。ここで、式1、式2を変形することで式1、式2を得ることができる。そして、式1と式2の両辺をそれぞれ引くと式5が得られる。この式5に式4を代入すると式6が得られる。さらに、式6に式3を代入すると式7が得られる。この式7から、オフセット電圧V1-V2は、電流I1、I2、I4に変化がない場合、電流I5の増減に応じて増減することがわかる。また、式7に現されている変数は正の値しかとることはないが、電流I2、I4、I5の値の設定によっては、オフセット電圧V1-V2を正の値と負の値のいずれに設定することもできる。続いて、差動段電圧オフセットトリム回路100において、オフセット電圧が発生している場合について説明する。ここでは、オフセット電圧がNMOSトランジスタM1、M2の閾値電圧Vth1、Vth2の差に起因して発生している場合を考える。なお、NMOSトランジスタM1、M2のβ1、β2は理想通りに等しいと仮定する。また、差動段電圧オフセットトリム回路100の差動出力電流が零であると仮定する。つまり、電流I1、I2が式8の関係を有すると仮定する。この式8の関係に基づき式3を変形すると式9が得られる。そして、式9及びβ1とβ2とが等しいという関係を式7に適用すると式10を得ることができる。差動段電圧オフセットトリム回路100の理想的な動作は、差動入力電圧が零の場合に差動電流出力が零の場合、即ち、V1=V2の場合に差動出力電流について式8が成立することである。そこで、V1=V2の関係と式8の関係を式10に適用すると式11を得ることができる。この式11から、差動段電圧オフセットトリム回路100では、抵抗R0若しくは電流I5の値を可変してこの式を満たすことによりオフセット電圧を零とできることがわかる。例えば、LSI上で構成されるオペアンプにおいては、抵抗R0の抵抗値を可変することは大掛かりになるが、NMOSトランジスタM5の出力電流である電流I5を可変することはオフセット調整電圧VTを可変すれば良く、比較的容易である。さらに、電流I3を電流I4よりも大きく設定することにより、閾値電圧Vth1、Vth2の差が正の場合と負の場合のいずれにも対応可能であることが式11よりわかる。以上の分析は、説明をわかり易くするために差動段電圧オフセットトリム回路においてオフセット電圧が生じる原因がNMOSトランジスタM1、M2の閾値電圧の差であると仮定した。しかし、当然ながらオフセット電圧の原因はNMOSトランジスタM1、M2のキャリアの移動度、ゲート酸化膜容量、ゲート幅、ゲート長のいずれの違いが原因となっても発生する。これらが原因の場合は式10においてβ1とβ2とが等しいとせずに計算すれば良い。この分析は以上の結果を参考にすれば同様に行えるため、ここでは詳細を省略する。しかしながら、差動段電圧オフセットトリム回路100では、オフセット調整を行うための状態を維持することが困難であるという問題がある。具体的には、式11における電流I5の値を安定に維持することが困難であるという問題がある。電流I5を出力するNMOSトランジスタM5において式1及び式2を得る場合と同様の前提を仮定すると式12を得ることができる。NMOSトランジスタM5は、ソース接地回路を構成しているため、オフセット調整電圧を与えて電流I5を得る動作方法は、これ以外に存在しない。式12において、オフセット調整電圧VTが安定的に与えられたとしても、NMOSトランジスタM5の閾値電圧Vth5やβ5は、例えば、回路の動作環境温度によって大きく変動するため、電流I5も温度変動に対して大きな影響を受ける問題がある。以下、この理由を詳細に示す。まず、式12の両辺を絶対温度Tで微分すると式11を得ることができる。ただし、オフセット調整電圧VTは、外部から与えられる変数であるため、ここでは絶対温度Tに対して定数として扱う。ここで、例えば、絶対温度Tが300[K]である場合のNMOSトランジスタの閾値電圧Vthは式14により得られる。一般的に、NMOSトランジスタの単位面積当たりのゲート酸化膜容量Coxは、温度依存性を持たないとして良い。よって、βの温度特性は電子の移動度μの温度特性と等しい。すると、βの温度依存性は、電子の移動度μに関して、絶対温度R[K]における値をμRとすることができる。つまり、βの温度依存性は式15で現すことができる。さらに、絶対温度Rを300[K]を基準として考えると式15は式16を得ることができる。式13によると、電流I5の温度依存性を少なくするためには、式13の右辺が零である必要がある。即ち、式13の右辺の第1項と第2項とが等しくなる必要がある。ところが、式14と式16との結果より、式13の右辺は、第1項の値と第2項の値とがまちまちであり、両者が一致する可能性があったとしても、β5、オフセット調整電圧VT、閾値電圧Vth5が都合良く揃った特定の場合に限られることがわかる。よって、差動段電圧オフセットトリム回路100においては、オフセット調整のために印加されるオフセット調整電圧VTに対して、オフセット調整結果である電流I5を安定して維持することが困難であることがわかる。これは、オフセット調整電圧VTがグランドを基準とした絶対値としてNMOSトランジスタM5に与えられるために避けられない問題である。本発明にかかるオフセット調整差動増幅回路の一態様は、差動対を構成する第1、第2のMOSトランジスタと、前記第1のMOSトランジスタのソースに一端が接続される第1の抵抗と、前記第2のMOSトランジスタのソースに一端が接続され、前記第1の抵抗の他端に他端が接続される第2の抵抗と、前記第1、第2の抵抗の接続点と第1の電源端子との間に接続され、前記差動対の動作電流を供給する電流源と、前記第1のMOSトランジスタのソースにソースが接続され、第2の電源端子にドレインが接続され、ゲートにオフセット調整電圧が与えられ、前記第1の抵抗の両端に生じる電圧を調節するオフセット調整電流を前記オフセット調整電圧に応じて制御する第3のMOSトランジスタと、を有する。本発明にかかるオフセット調整差動増幅回路によれば、オフセット調整電流を制御する第3のMOSトランジスタのソースと、差動対を構成する第1のMOSトランジスタのソースと、が互いに接続される。そのため、オフセット調整電圧として温度に対して安定した電圧を入力したとしても、オフセット調整電流を安定に維持し、オフセット調整値を安定させることができる。本発明にかかるオフセット調整差動増幅回路によれば、オフセット調整値を温度に対して安定して維持することができる。実施の形態1以下、図面を参照して本発明の実施の形態について説明する。図1に実施の形態1にかかるオフセット調整差動増幅回路の回路図を示す。図1では、本願発明についてより明確に説明を行うために、オフセット調整差動増幅回路の差動入力段のみの回路を示したが、差動増幅回路を構成するためには、この差動入力段の後段に差動入力段が出力する差動電流を増幅する電力増幅回路或いは電流増幅回路を接続する必要がある。なお、以下では、図1に示した差動入力段をオフセット調整差動増幅回路1と称して説明を行う。図1に示すように、オフセット調整差動増幅回路1は、NMOSトランジスタM1、M2、M6、M7、抵抗R1、R2を有する。ここで、NMOSトランジスタM1は第1のMOSトランジスタに相当し、NMOSトランジスタM2は第2のMOSトランジスタに相当し、NMOSトランジスタM7は第3のMOSトランジスタに相当する。また、抵抗R1は第1の抵抗に相当し、抵抗R2は第2の抵抗に相当する。NMOSトランジスタM1、M2は、差動対を構成する。NMOSトランジスタM1のゲートには電圧V1が入力され、NMOSトランジスタM2には電圧V2が入力される。NMOSトランジスタM1のドレインからは電圧V1、V2の電圧差V1-V2に応じて変動する第1の電流例えば、I1が出力される。NMOSトランジスタM2のドレインからは電圧V1、V2の電圧差V2-V1に応じて第1の電流とは逆相の変動を示す第2の電流例えば、電流I2が出力される。抵抗R1は、NMOSトランジスタM1のソースに一端が接続される。抵抗R2は、NMOSトランジスタM2のソースに一端が接続され、抵抗R1の他端に他端が接続される。つまり、抵抗R1、R2は、NMOSトランジスタM1、M2のソース間に直列に接続される。この抵抗R1、R2は、後述するオフセット電圧調整を簡単にするためには同一の抵抗値に設定されることが好ましい。NMOSトランジスタM6は、抵抗R1、R2の接続点と第1の電源端子例えば、低電位側電源端子との間に接続され、差動対の動作電流を供給する電流源として動作する。NMOSトランジスタM6のゲートには、バイアス電圧VBが与えられ、バイアス電圧VBの大きさに応じて動作電流例えば電流I6を出力する。NMOSトランジスタM6のソースは接地端子に接続され、ドレインは抵抗R1、R2の接続点に接続される。NMOSトランジスタM7は、NMOSトランジスタM1のソースにソースが接続され、第2の電源端子例えば、高電位側電源端子にドレインが接続され、ゲートにオフセット調整電圧VTが与えられる。そして、NMOSトランジスタM7は、抵抗R1の両端に生じる電圧を調節するオフセット調整電流例えば、電流I7をオフセット調整電圧VTに応じて制御する。続いて、実施の形態1にかかるオフセット調整差動増幅回路1の動作について説明する。以下の説明では、前提条件として以下の条件を定義する。NMOSトランジスタM1、M2について、それぞれキャリアNMOSトランジスタの場合、電子の移動度をμ1、μ2、単位面積当たりのゲート酸化膜容量をCox1、Cox2、ゲート幅をW1、W2、ゲート長をL1、L2、閾値電圧をVth1、Vth2とする。また、NMOSトランジスタM1~M5はすべて飽和領域で動作し、かつ、基盤バイアス効果、アーリー効果、短チャネル効果等の影響は無視できるものとする。さらに、電流I1、I2、I6、I7は、それぞれNMOSトランジスタM1、M2、M6、M7のドレイン電流、V1、V2はNMOSトランジスタM1、M2のゲート電圧、V3はトランジスタM1のソース電圧、V4はNMOSトランジスタM2のソース電圧であるとする。なお、式を簡単化するために、β1=μ1Cox1W1/L1、β2=μ2Cox2W2/L2であると定義する。まず、オフセット差動増幅回路1のオフセット電圧V1-V2について求める。電圧V1~V4、電流I1、I2、I6の関係は、式17~式20により現すことができる。ここで、式17、式18を変形することで式17、式18を得ることができる。そして、式17式と式18の両辺をそれぞれ引くと式21が得られる。この21式に20式を代入すると22式が得られる。この式22から、オフセット電圧V1-V2は、電流I1、I2に変化がない場合、電流I7の増減に応じて増減することがわかる。また、式22に現されている変数は正の値しかとることはないが、電流I2、I4、I5の値の設定によっては、オフセット電圧V1-V2を正の値と負の値のいずれに設定することもできる。続いて、オフセット調整差増増幅回路1において、オフセット電圧が発生している場合について説明する。ここでは、オフセット電圧がNMOSトランジスタM1、M2の閾値電圧Vth1、Vth2の差に起因して発生している場合を考える。なお、NMOSトランジスタM1、M2のβ1、β2は理想通りに等しいと仮定する。また、差動段電圧オフセットトリム回路100の差動出力電流が零であると仮定する。つまり、電流I1、I2が式23の関係を有すると仮定する。この式23式の関係に基づき式19を変形すると式24が得られる。そして、24式及びβ1とβ2とが等しいという関係を22式に適用すると式25式を得ることができる。オフセット調整差動増幅回路1の理想的な動作は、差動入力電圧が零の場合に差動電流出力が零の場合、即ち、V1=V2の場合に差動出力電流について式23が成立することである。そこで、V1=V2の関係と式23の関係を式25に適用すると式26を得ることができる。この式26から、オフセット調整差動増幅回路1では、抵抗R1、R2若しくは電流I7の値を可変してこの式を満たすことによりオフセット電圧を零とできることがわかる。例えば、LSI上で構成されるオペアンプにおいては、抵抗R1、R2の抵抗値を可変することは大掛かりになるが、NMOSトランジスタM7の出力電流である電流I7を可変することはオフセット調整電圧VTを可変すれば良く、比較的容易である。さらに、R2×I2をR1×I6/2よりも大きく設定することにより、閾値電圧Vth1、Vth2の差が正の場合と負の場合のいずれにも対応可能であることが26式よりわかる。続いて、実施の形態1にかかるオフセット調整差動増幅回路1では、オフセット調整のために印加されるオフセット調整電圧VTが与えられている場合に、オフセット調整の結果である電流I7を安定に維持することができる。そこで、この電流I7が安定する原理について説明する。そこで、電流I7を出力するNMOSトランジスタM7において式17及び式18を得る場合と同様の前提を仮定すると式27を得ることができる。そして、式27を変形すると式27が得られる。さらに、式17と式28の両辺をそれぞれ引くと式28が得られる。続いて、式28の両辺を絶対温度Tで微分すると式29が得られる。ただし、オフセット調整電圧VT、電圧V1、V2は、外部から与えられる変数であるため、ここでは絶対温度Tに対して定数として扱う。ここで、β1、β7及び閾値電圧Vth1、Vth7は、それぞれNMOSトランジスタM1、M7の素子特性を示す変数である。式25の導出で用いた仮定と同様に、β1、β7及び閾値電圧Vth1、Vth7は、それぞれ等しいことが好ましい。そのため、回路設計において、また、回路をLSI上で構成する場合にはレイアウト設計においても、この特性が実現されるように配慮されるのが一般的である。ところが、実際には素子の相対精度が高くとるLSI上で構成した場合でも、素子同士の相対精度が完全に一致することは難しく、例えば、1/100~1/1000程度の誤差が生じる。それでも式13と比較するならば式29においては右辺が概略零となる可能性が高い、或いは概略零とならなくても非零である誤差は大変少ない。確認のために、式29においてβ1、β7の温度特性と、Vth1、Vth7の温度特性と、がそれぞれ等しいとすると、式30の関係が得られる。そして、式30の関係式を式29に代入すると式31が導き出される。この式31から、実施の形態1にかかるオフセット調整差動増幅回路1では、オフセット調整のために印加されるオフセット調整電圧VTに対してオフセット調整の結果である電流I7を安定温度に対して安定に維持することが容易になっていることがわかる。これはNMOSトランジスタM7がNMOSトランジスタM1とソースが共通に接続されているため、オフセット調整電圧VTが電圧V1を基準とした相対値としてNMOSトランジスタM7に与えられるために可能となる作用である。上記説明より、実施の形態1にかかるオフセット調整増幅回路1では、オフセット調整のために印加されているオフセット調整電圧に対して、オフセット調整結果である電流I7を安定させることができる。実施の形態2実施の形態2では、オフセット調整差動増幅回路の応用例について説明する。実施の形態2では、実施の形態1において説明したオフセット調整差動増幅回路1の差動入力段を含むオフセット調整差動増幅回路2を用いる。このオフセット調整差動増幅回路2の回路図を図2に示す。図2に示すように、オフセット調整差動増幅回路2は、増幅器OA、抵抗R3、R4、電圧源VR、Vadjを有する。増幅器OAは、オフセット調整差動増幅回路1の差動入力段を含む差動増幅回路である。増幅器OAは、非反転入力端子、反転入力端子、出力端子、オフセット調整電圧入力端子を有する。図2に示した例では、非反転入力端子には電圧V1が入力される。つまり、非反転入力端子は、図1に示したオフセット調整差動増幅回路1のNMOSトランジスタM2のゲートに相当する。反転入力端子は、図1に示したオフセット調整差動増幅回路1のNMOSトランジスタM1のゲートに相当する。オフセット調整電圧入力端子は、図1に示したオフセット調整差動増幅回路1のNMOSトランジスタM7のゲートに相当する。出力端子は、図1に示してはいないが、オフセット調整差動増幅回路1の差動入力段の後段に設けられる電力増幅回路或いは電流増幅回路の出力端子に相当する。抵抗R3の一端には入力電圧Vinが入力され、抵抗R3の他端はオフセット調整差動増幅回路2の反転入力端子に接続される。抵抗R4の一端は反転入力端子に接続され、抵抗R4の他端はオフセット調整差動増幅回路2の出力端子に接続される。電圧源VRは、負極が接地端子に接続され、正極がオフセット調整差動増幅回路2の非反転入力端子に接続される。電圧源VRは、定電圧源であり、基準電圧VRを生成する。電圧源Vadjは、負極が電圧源VRの正極に接続され、正極がオフセット調整電圧入力端子に接続される。電圧源Vadjが生成する電圧は、式28におけるV1-VTに相当する電圧を生成する。図2に示したオフセット調整差動増幅回路2は、増幅器OAを用いて反転増幅回路を構成しているものであり、入力電圧Vinと出力電圧Voutとの関係は式32で現される。即ち、オフセット調整差動増幅回路2の増幅率は-R4/R3となる。なお、増幅器OAに接続される抵抗の接続方法によっては、正転増幅器、バッファ回路等を構成することも可能である。つまり、増幅器OAの増幅率は、増幅器OAに接続される抵抗により適宜設定することが可能である。このオフセット調整差動増幅回路2が一般的なオペアンプと異なる点として、非反転入力端子と反転入力端子の他に電圧源Vadjが接続されるオフセット調整電圧入力端子を有する点である。そして、このオフセット調整電圧入力端子に接続される電圧源Vadjは、定電圧源であり、基準電圧VRを基準にV1-VTに相当する電圧を生成する。つまり、オフセット調整差動増幅回路2では、NMOSトランジスタM1とNMOSトランジスタM7のゲート電圧の電圧差が概略一定に保たれ、電流I7を安定に維持することができる。なお、電圧源Vadjにおいて生成される電圧は、回路外から等価的な電圧源として供給されても良いし、非反転入力端子とオフセット調整電圧入力端子との間に接続された抵抗に定電流を供給して生成し、生成した電圧を供給しても良い。電圧源Vadjで生成される電圧は、回路が構成、或いは製造された初期段階に増幅器OAのオフセット電圧を測定して、オフセット電圧が概略零となるように調節された固定電圧が与えられていても良い。或いは、回路の動作途中に適宜時間分割により増幅器OAのオフセット電圧の測定とその零調整が行われても良い。回路の動作途中における時間分割による差動増幅回路のオフセット零調節のさらに別の手段としては一般的にChopperStabilizedOpAmpと呼ばれる方法もある。実施の形態3実施の形態3では、実施の形態1にかかるオフセット調整差動増幅回路1の変形例について説明する。そこで、実施の形態3にかかるオフセット調整差動増幅回路3の回路図を図3に示す。図3に示すように、実施の形態3にかかるオフセット調整差動増幅回路3は、実施の形態1にかかるオフセット調整差動増幅回路1に定電流源10を追加したものである。定電流源10は、NMOSトランジスタM7のドレインと第2の電源端子例えば、電源電圧VDDが供給される高電位側電源端子との間に接続される。実施の形態1にかかるオフセット調整差動増幅回路1では、オフセット調整電圧VT或いはVT-V1の値が不用意に大きくなり、電流I7が電流I6よりも大きくなると、電流I1及び電流I2の少なくとも一方が概略零となり、差動増幅回路として信号増幅を全く行わなくなる、或いは、そうして回路が無反応になる時間が長くなる等の現象が発生し、増幅回路としての動作に支障をきたす可能性がある。定電流源10は、上右記のような問題の発生を防ぐ効果を有する。例えば、定電流源10の出力電流の値を電流I6よりも適宜小さく設定することにより、電流I7の最大値も電流I6よりも小さくなり、回路の動作応答が確保される。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。