"フォトダイオードから出力された電流信号を電圧信号に変換して増幅する増幅部と、前記増幅部から出力された電圧信号が入力され、該電圧信号を減衰させ、オフセットを付与し、遅延させて出力する信号処理部と、前記増幅部から出力された電圧信号が入力される第一入力端と、前記信号処理部から出力された電圧信号が入力される第二入力端と、を有し、前記第一及び第二入力端に入力された電圧信号を比較して、受信信号として出力する比較部と、を備えていることを特徴とする光受信回路。前記信号処理部は、入力された電圧信号を減衰するアッテネータ回路と、入力された電圧信号にオフセットを付与するオフセット回路と、入力された電圧信号を遅延させる遅延回路と、を有していることを特徴とする請求項1に記載の光受信回路。前記アッテネータ回路は、前記第一入力端に接続される第一信号線と前記第二入力端に接続される第二信号線との間に挿入された第一抵抗素子と、前記第二信号線に挿入された第二抵抗素子と、を含み、前記オフセット回路は、前記第一抵抗素子と、前記第二抵抗素子と、前記第二信号線に接続された定電流源と、を含んでいることを特徴とする請求項2に記載の光受信回路。前記信号処理部は、抵抗素子と容量素子とを含むRC積分回路を更に有していることを特徴とする請求項2に記載の光受信回路。前記アッテネータ回路は、前記第一入力端に接続される第一信号線と前記第二入力端に接続される第二信号線との間に挿入された第一抵抗素子と、前記第二信号線に挿入された第二抵抗素子と、を含み、前記オフセット回路は、前記第一抵抗素子と、前記第二抵抗素子と、前記第二信号線に接続された定電流源と、を含み、前記RC積分回路は、前記抵抗素子として前記第一抵抗素子と前記第二抵抗素子とを含み、前記容量素子が前記第二信号線に接続されていることを特徴とする請求項4に記載の光受信回路。光信号がフォトダイオードに入射してから受信信号が比較部から出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することが可能な光受信回路を提供することを目的とする。本発明に係る光受信回路は、フォトダイオードから出力された電流信号を電圧信号に変換して増幅する増幅部と、増幅部から出力された電圧信号が入力され、該電圧信号を減衰させ、オフセットを付与し、遅延させて出力する信号処理部と、増幅部から出力された電圧信号が入力される第一入力端と、信号処理部から出力された電圧信号が入力される第二入力端と、を有し、第一及び第二入力端に入力された電圧信号を比較して、受信信号として出力する比較部と、を備えていることを特徴とする。本発明に係る光受信回路では、信号処理部が、増幅部から出力された電圧信号を減衰させ、オフセットを付与し、遅延させて出力している。そして、比較部が、増幅部から出力された電圧信号を減衰させ、オフセットを付与し、遅延させた電圧信号に基づいて、受信信号を生成し、出力している。この結果、増幅部から出力された電圧信号の波形の立ち上がり及び立ち下がりが速やかに検出されることとなり、光信号がフォトダイオードに入射してから受信信号が比較部から出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することができる。信号処理部は、入力された電圧信号を減衰するアッテネータ回路と、入力された電圧信号にオフセットを付与するオフセット回路と、入力された電圧信号を遅延させる遅延回路と、を有していてもよい。この場合、信号処理部の構成を簡易に実現することができる。アッテネータ回路は、第一入力端に接続される第一信号線と第二入力端に接続される第二信号線との間に挿入された第一抵抗素子と、第二信号線に挿入された第二抵抗素子と、を含み、オフセット回路は、第一抵抗素子と、第二抵抗素子と、第二信号線に接続された定電流源と、を含んでいてもよい。この場合、アッテネータ回路及びオフセット回路の構成を簡易且つ低コストにて実現することができる。信号処理部は、抵抗素子と容量素子とを含むRC積分回路を更に有していてもよい。この場合、増幅部から出力された電圧信号にリンギングが発生している場合でも、増幅部から出力された電圧信号の波形をRC積分回路で鈍らせることにより、信号処理部から出力された電圧信号の波形におれるリンギングの発生が抑制されることとなる。これにより、リンギングの発生が抑制された電圧信号に基づいて、受信信号を生成、出力することができる。アッテネータ回路は、第一入力端に接続される第一信号線と第二入力端に接続される第二信号線との間に挿入された第一抵抗素子と、第二信号線に挿入された第二抵抗素子と、を含み、オフセット回路は、上記第一抵抗素子と、上記第二抵抗素子と、第二信号線に接続された定電流源と、を含み、RC積分回路は、抵抗素子として上記第一抵抗素子と上記第二抵抗素子とを含み、容量素子が第二信号線に接続されていてもよい。この場合、RC積分回路の構成を簡易且つ低コストにて実現することができる。光信号がフォトダイオードに入射してから受信信号が比較部から出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することが可能な光受信回路を提供することができる。以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。まず、図1を参照して、本実施形態に係る光受信回路1の構成について説明する。図1は、本実施形態に係る光受信回路を示すブロック図である。光受信回路1は、フォトダイオードPD、増幅部AMP、バッファ部BUF、信号処理部SP、及び比較部COMPを備えている。光受信回路1は、たとえば、バースト信号を媒体とする光通信に用いられる光受信回路であって、光中継器に用いることができる。フォトダイオードPDは、光信号Pinが入力されると、光信号Pinに対応した電流信号光電流信号を生成する。フォトダイオードPDは、アノードが固定電位たとえば、グラウンドに接続されている。フォトダイオードPDのカソードは、増幅部AMPに接続されている。したがって、フォトダイオードから出力された電流信号は、増幅部AMPに入力される。増幅部AMPは、フォトダイオードPDから出力された電流信号を電圧信号に変換して増幅する。増幅部AMPの出力端は、バッファ部BUFの入力端に接続されている。バッファ部BUFは、増幅部から出力された電圧信号が入力され、当該電圧信号を増幅して出力する。バッファ部BUFの出力端には、信号線SLが接続されている。信号線SLは、バッファ部BUFの後段において、第一信号線SL1と、第二信号線SL2と、に分岐されている。比較部COMPは、第一信号線SL1が接続される第一入力端COMP1と、第二信号線SL2が接続される第二入力端COMP2と、を有している。比較部COMPは、第一入力端COMP1と第二入力端COMP2とに入力された電圧信号を比較して、図2に示されるような電圧信号を受信信号として出力する。第一入力端COMP1には、増幅部AMPから出力された電圧信号が、バッファ部BUFと第一信号線SL1とを介して、入力される。信号処理部SPは、第二信号線SL2に挿入されている。信号処理部SPは、入力された電圧信号を減衰させ、オフセットを付与し、遅延させて出力する。具体的には、信号処理部SPは、入力された電圧信号を減衰するアッテネータ回路ATTと、入力された電圧信号にオフセットを付与するオフセット回路OSと、入力された電圧信号を遅延させる遅延回路DLと、を有している。信号処理部SPは、増幅部AMPから出力された電圧信号が、バッファ部BUFと第二信号線SL2とを介して、入力される。したがって、信号処理部SPは、アッテネータ回路ATT、オフセット回路OS、及び遅延回路DLの機能により、増幅部AMPから出力された電圧信号を減衰させ、オフセットを付与し、遅延させて出力することとなる。第二入力端COMP2には、信号処理部SPから出力された電圧信号が、第二信号線SL2を介して、入力される。したがって、比較部COMPは、増幅部AMPからバッファ部BUFと第一信号線SL1とを介して入力された電圧信号と、信号処理部SPから第二信号線SL2を介して入力された電圧信号を比較する。続いて、図2を参照して、光受信回路1の動作について説明する。図2は、光信号及び各種電圧信号の波形を示す線図である。図2のaに示されるような光信号PinがフォトダイオードPDに入力されると、フォトダイオードPDは、光信号Pinに対応した電流信号を生成し、増幅部AMPに出力する。増幅部AMPは、フォトダイオードPDから出力された電流信号に対応した電圧信号を生成し、バッファ部BUFと第一信号線SL1とを介して、比較部COMPに出力する。増幅部AMPから出力されて、第一入力端COMP1に入力される電圧信号VS1の波形は、図2のbに示されるように、フォトダイオードPDが有する容量成分や増幅部AMPの特性などの要因により、光信号Pinの波形に比して、鈍った形状を呈している。増幅部AMPは、生成した電圧信号を、バッファ部BUFと第二信号線SL2とを介して、信号処理部SPにも出力する。信号処理部SPは、増幅部AMPバッファ部BUFから出力された電圧信号を、上述したように、減衰させ、オフセットを付与し、遅延させた電圧信号を生成し、第二信号線SL2を介して、比較部COMPに出力する。信号処理部SPは、具体的には、図2のcに示されるように、アッテネータ回路ATTにより減衰され、図2のdに示されるように、オフセット回路OSによりオフセットが付与され、図2のe示されるように、遅延回路DLにより遅延させる。信号処理部SPから出力されて、第二入力端COMP2に入力される電圧信号VS2の波形は、図2のeに示されるように、電圧信号VS1の波形に比して、減衰し、オフセットが付与され、遅延した形状を呈している。比較部COMPは、電圧信号VS1と電圧信号VS2とに基づいて、図2のfに示されるような電圧信号VS3を生成し、受信信号として出力する。電圧信号VS3の波形は、電圧信号VS1>電圧信号VS2となった時点で立ち上がり、電圧信号VS1>電圧信号VS2となっている間は所定の値を維持し、電圧信号VS1<電圧信号VS2となった時点で立ち下がる形状を呈している。次に、従来の光受信回路が抱える課題、及び、本実施形態の光受信回路1の作用効果について説明する。図3は、従来の光受信回路の一例を示すブロック図である。図3に示された光受信回路は、所定の固定電位を有する電圧信号VSTH1を第二入力端COMP2に出力する信号出力部101を備えている。図3に示された光受信回路では、比較部COMPが、電圧信号VS1と電圧信号VSTH1とに基づいて、電圧信号を生成し、受信信号として出力する。図3に示された光受信回路では、光信号Pinが、図4に示されるように、広いダイナミックレンジを有している光信号である場合、以下の問題点が生じる懼れがある。すなわち、電圧信号VSTH1は、弱い光信号Pinの大きさに応じて設定される必要があるため、図4に示されるように、強い光信号Pinと弱い光信号Pinとで、比較部COMPから出力される電圧信号のパルス幅が変化し、パルス幅歪が生じることとなる。図5は、従来の光受信回路の一例を示すブロック図である。図5に示された光受信回路は、第一入力端COMP1に入力される電圧信号VS1のピーク値を検出し、当該ピーク値に対応した電圧信号VSTH2を第二入力端COMP2に出力する信号出力部103を備えている。図5に示された光受信回路では、比較部COMPが、電圧信号VS1と電圧信号VSTH2とに基づいて、電圧信号を生成し、受信信号として出力する。図5に示された光受信回路では、電圧信号VS1のピーク値を検出するまでに時間が必要となるため、図6に示されるように、電圧信号VSTH2が安定した値となるまでに時間がかかってしまう。このため、電圧信号VSTH2が安定した値となるまでの間に、パルス幅歪が生じる懼れがある。図7は、従来の光受信回路の一例を示すブロック図である。図7に示された光受信回路は、第一入力端COMP1に入力される電圧信号VS1を減衰させ、オフセットを付与し、波形を鈍らせた電圧信号VSTH3を第二入力端COMP2に出力する信号出力部105を備えている。図7に示された光受信回路では、比較部COMPが、電圧信号VS1と電圧信号VSTH3とに基づいて、電圧信号を生成し、受信信号として出力する。図7に示された光受信回路では、一般に、波形を鈍らせるためにRC積分回路が用いられるが、電圧信号VS1と電圧信号VSTH3とのそれぞれの波形の立ち上がりの際に、波形が重ならないように、RC積分回路の時定数を大きく設定する必要がある。このため、光信号Pinが、図8に示されるように、通信速度が速い信号である場合、電圧信号VSTH3が十分に立ち上がる前に、電圧信号VS1の立ち下がりと交差し、パルス幅歪が生じる懼れがある。図9は、従来の光受信回路の一例を示すブロック図である。図9に示された光受信回路は、信号出力部103と、第一入力端COMP1に入力される電圧信号VS1を遅延させる遅延回路107と、を備えている。図9に示された光受信回路では、比較部COMPが、遅延された電圧信号VS1と電圧信号VSTH2とに基づいて、電圧信号を生成し、受信信号として出力する。図9に示された光受信回路では、電圧信号VS1が遅延されている。このため、図10に示されるように、比較部COMPから出力される電圧信号VS3が遅延されることとなる。これに対して、本実施形態の光受信回路1では、信号処理部SPが、増幅部AMPから出力された電圧信号VS1を減衰させ、オフセットを付与し、遅延させて、電圧信号VS2として出力している。そして、比較部COMPが、電圧信号VS1と電圧信号VS2とに基づいて、受信信号を生成し、出力している。この結果、増幅部AMPから出力された電圧信号VS1の波形の立ち上がり及び立ち下がりが速やかに検出されることとなり、光信号Pinがフォトダイオードに入射してから受信信号が比較部COMPから出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することができる。本実施形態では、信号処理部SPが、アッテネータ回路ATTと、オフセット回路OSと、遅延回路DLと、を有している。これにより、信号処理部SPの構成を簡易に実現することができる。続いて、図11を参照して、本実施形態の変形例に係る光受信回路1の構成について説明する。図11は、本実施形態の変形例に係る光受信回路を示すブロック図である。図11に示された光受信回路1は、図1に示された光受信回路1と同じく、フォトダイオードPD、増幅部AMP、バッファ部BUF、信号処理部SP、及び比較部COMPを備えている。信号処理部SPは、RC積分回路INTを更に有している。RC積分回路INTは、抵抗素子と容量素子とを含んでおり、オフセット回路OSと遅延回路DLとの間に挿入されている。図11に示された変形例では、図12に示されるように、電圧信号VS1にリンギングが発生している場合でも、増幅部AMPから出力された電圧信号VS1の波形をRC積分回路INTで鈍らせることにより、電圧信号VS2の波形におれるリンギングの発生が抑制されることとなる。これにより、比較部COMPは、リンギングの発生が抑制された電圧信号VS2に基づいて、受信信号を生成、出力することができる。続いて、図13を参照して、本実施形態の変形例に係る光受信回路1の構成について説明する。図13は、本実施形態の変形例に係る光受信回路を示す回路図である。図13に示された光受信回路1は、図1に示された光受信回路1と同じく、フォトダイオードPD、増幅部AMP、バッファ部BUF、信号処理部SP、及び比較部COMPを備えている。信号処理部SPは、アッテネータ回路ATTと、オフセット回路OSと、遅延回路DLと、RC積分回路INTと、を有している。増幅部AMPは、前置増幅器AMP1と、主増幅器AMP2と、を有している。増幅部AMPは、電圧信号として、差動正相信号と差動逆相信号とを出力する。増幅部AMPの後段には、中点出力回路MOが挿入されている。中点出力回路MOは、直列接続され且つ抵抗値が同じである一対の抵抗素子R1,R2を含んでおり、差動正相信号と差動逆相信号との中点を電圧信号として出力する。中点出力回路MOの後段にも、バッファ部BUFが配置されている。アッテネータ回路ATTは、第一信号線SL1と第二信号線SL2との間に挿入された抵抗素子R4と、第二信号線SL2に挿入された抵抗素子R3と、を含んでいる。アッテネータ回路ATTでの減衰比は、抵抗素子R3と抵抗素子R4と抵抗値の比率により設定される。オフセット回路OSは、抵抗素子R4と、抵抗素子R3と、第二信号線SL2に接続された定電流源IDCと、を含んでいる。オフセット回路OSでのオフセットの量は、定電流源IDCの出力電流値と、抵抗素子R3と抵抗素子R4と抵抗値の比率と、により設定される。RC積分回路INTは、抵抗素子R4と、抵抗素子R3と、第二信号線SL2に接続された容量素子C1と、を含んでいる。RC積分回路INTでの時定数は、容量素子C1の容量値と、抵抗素子R4の抵抗値と、抵抗素子R3の抵抗値と、により設定される。図13に示された光受信回路1においても、信号処理部SPが備えられていることにより、増幅部AMPから出力された電圧信号VS1の波形の立ち上がり及び立ち下がりが速やかに検出されることとなり、光信号Pinがフォトダイオードに入射してから受信信号が比較部COMPから出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することができる。本変形例では、アッテネータ回路ATTは、抵抗素子R4と、抵抗素子R3と、を含んでいる。このため、アッテネータ回路ATTの構成を簡易且つ低コストにて実現することができる。オフセット回路OSは、抵抗素子R4と、抵抗素子R3と、定電流源IDCと、を含んでいる。これにより、オフセット回路OSの構成を簡易且つ低コストにて実現することができる。本変形例でも、信号処理部SPが、抵抗素子R4と、抵抗素子R3と、容量素子C1と、を含むRC積分回路INTを有している。これにより、比較部COMPは、リンギングの発生が抑制された電圧信号VS2に基づいて、受信信号を生成、出力することができる。また、RC積分回路INTの構成を簡易且つ低コストにて実現することができる。以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。信号処理部SPにおける、アッテネータ回路ATT、オフセット回路OS、遅延回路DL、及びRC積分回路INTの挿入位置は、上述した実施形態及び変形例に示された位置に限られない。"