"基板と、前記基板上に形成された半導体層と、前記半導体層上に形成された電極層と、を備え、前記半導体層は、前記基板の表面に沿った方向にp型領域、i型領域、n型領域が接合されたpin接合が形成されていることを特徴とする光電変換装置。請求項1に記載の光電変換装置であって、前記半導体層は、シリコンを含むアモルファス層又は微結晶層であることを特徴とする光電変換装置。請求項1又は2に記載の光電変換装置であって、前記電極層は、前記p型領域と前記n型領域とにまたがって形成されていることを特徴とする光電変換装置。請求項1~3のいずれか1項に記載の光電変換装置であって、前記半導体層は、複数の半導体層が積層されてなり、前記複数の半導体層のそれぞれに、前記基板の表面に沿った方向にp型領域、i型領域、n型領域が接合されたpin接合が形成されていることを特徴とする光電変換装置。ところで、積層型の光電変換装置では、光入射面から発電層であるi型半導体層に光が到達するまでにドープ層であるn型半導体層又はp型半導体層による光吸収が生ずる。特に、n型半導体層又はp型半導体層を高濃度ドープ層とした場合、光吸収量が増加し、これによって短絡電流Jscが大幅に減少する。このため、高い開放電圧Vocを得ることが難しい。また、積層型の光電変換装置では、複数の光電変換セルを直並列に接続するために透明電極層、半導体層、裏面電極をレーザ光で切断する加工を行う必要がある。このような加工を行うためには高価なレーザ光照射装置が必要であり、光電変換装置の製造コストや製造工程を増加させる。本発明は、基板と、基板上に形成された半導体層と、半導体層上に形成された電極層と、を備え、半導体層は、基板の表面に沿った方向にp型領域、i型領域、n型領域が接合されたpin接合が形成されている、光電変換装置である。本発明は、ドープ層による光吸収を低減すると共に、レーザ加工によらず光電変換セルの直並列接続を可能とする光電変換装置を提供する。本発明の実施の形態における光電変換装置100は、図1の平面図及び図2の断面図に示すように、半導体材料からなる基板10、半導体層12、電極層14及び封止層16を含んで構成される。なお、図1は、半導体層12の構成を明確に示すために電極層14及び封止層16を省略して示している。基板10は、光電変換装置100を構造的に支持する部材である。基板10側を受光面側とする場合、基板10は、光電変換装置100において光電変換に利用される波長域の光を透過する透明材料で構成する。基板10は、例えば、ガラス基板、プラスチック基板等とすることができる。ただし、電極層14側を受光面側とする場合には、基板10は非透明材料としてもよい。この場合、基板10は、アルミニウム、ステンレス等の金属基板としてもよい。半導体層12は、基板10上に形成される。半導体層12は、p型領域12p、i型領域12i及びn型領域12nが基板10の表面に沿った方向に接合されたpin接合を有する光電変換ユニットを構成する。ここで、基板10の表面とは、基板10において半導体層12が形成された面をいう。また、基板10に沿った方向とは、基板10の表面に平行な方向をいい、図1及び図2のX方向に相当する。半導体層12は、半導体材料であればよく、シリコンSi、炭化シリコンSiC、ガリウム砒素GaAs等とすることができる。例えば、これに限定されるものではないが、アモルファスシリコン層、アモルファス炭化シリコン層、微結晶シリコン層、微結晶炭化シリコン層等のシリコンを含む材料で構成することが好適である。半導体層12は、図3の断面図に示すように、例えばプラズマ化学気相成長法CVDによりi型の半導体層として形成される。プラズマCVD法は、例えば、13.56MHzのRFプラズマCVD法を適用することが好適である。このとき、シランSiH4、ジシランSi2H6、ジクロルシランSiH2Cl2等のシリコン含有ガスを用いることによってアモルファスシリコン層や微結晶シリコン層を形成することができる。また、さらにメタンCH4等の炭素含有ガスを添加することによってアモルファス炭化シリコン層や微結晶炭化シリコン層を形成することができる。半導体層12の膜厚は、0.1μm以上2μm以下とすることが好適である。この膜厚は、後述するp型領域12p及びn型領域12nを形成する際に一回のイオン注入処理及び熱処理で基板10にまで達するようにドーピングが可能な深さに相当する。なお、i型領域12iとは、真性の半導体領域に相当し、後述するp型領域12p及びn型領域12nのドーパント濃度よりも低いドーパント濃度である領域をいう。具体的には、i型領域12iは、ボロン等のp型のドーパント及びリン等のn型のドーパントの濃度が1×1016/cm3以下とすることが好適である。次に、図4の断面図に示すように、半導体層12上に開口部A1を有するマスクM1を形成し、マスクM1を介してn型のドーパントのイオン注入を行う。半導体層12がシリコンや炭化シリコンを含む場合、n型のドーパントはリンP、砒素As、アンチモンSbとする。イオン注入は、150keV以上3000keV以下の注入エネルギー、5×1013/cm2以上5×1015/cm2のドーズ量で行うことが好適である。また、イオン注入後に加熱処理を行うことが好適であるが、後述するP型のドーパントのイオン注入後に同時に行うことがより好適である。これにより、マスクM1の開口部A1の領域にn型ドーパントが注入されて基板10にまで達し、その領域がn型領域12nとなる。その後、マスクM1を除去する。次に、図5の断面図に示すように、半導体層12上に開口部A2を有するマスクM2を形成し、マスクM2を介してp型のドーパントのイオン注入を行う。半導体層12がシリコンや炭化シリコンを含む場合、p型のドーパントは、ボロンB、アルミニウムAlとする。イオン注入は、40keV以上1200keV以下の注入エネルギー、5×1013/cm2以上5×1015/cm2のドーズ量で行うことが好適である。また、イオン注入後に加熱処理を行うことが好適である。この際、加熱処理の温度は200°C程度が好適である。これにより、マスクM2の開口部A2の領域にp型ドーパントが注入されて基板10にまで達し、その領域がp型領域12pとなる。その後、マスクM2を除去する。ここで、p型領域12p及びn型領域12nは、図4のY方向紙面奥行き方向に向けて延設された短冊状の領域として形成される。また、図4のX方向紙面左右方向に沿って、p型領域12p及びn型領域12nによってi型領域12iが挟まれたpin接合が形成される。本実施の形態では、1つのpin接合からなる光電変換セルのp型領域12pが隣り合う別の光電変換セルのn型領域12nとpn接合を形成するように、X方向に沿って光電変換セルが直列に接続された構成としている。なお、p型領域12p及びn型領域12nのX方向の幅はそれぞれ0.1μm以上5μm以下とし、Y方向の幅はそれぞれ1μm以上1mm以下とすることが好適である。また、p型領域12p及びn型領域12nによって挟まれたi型領域12iのX方向の幅は0.1μm以上10μm以下とすることが好適である。また、基板10のY方向の幅が1mm以上ある場合には、図1の平面図に示すように、間隙Sを設けてp型領域12p及びn型領域12nを短冊状に繰り返して形成する。間隙Sは、0.1μm以上10μm以下とすることが好適である。このような構造は、マスクM1,M2の開口部A1,A2のパターンニング及びイオン注入時のアライメントにより実現することができる。電極層14は、半導体層12上に形成される。電極層14は、銀Ag、アルミニウムAl等の金属層で構成することができる。また、電極層14は、透明導電性酸化物TCOと金属層とを順に積層した構造とすることも好適である。透明導電性酸化物TCOとしては、酸化錫SnO2、酸化亜鉛ZnO、インジウム錫酸化物ITO等、又は、これらに不純物をドープしたものが用いられる。電極層14として、このような構成を採ることによって、半導体層12を透過した光を電極層14にて反射させて発電層となる半導体層12のi型領域12iに再び入射させて光電変換に寄与させることができる。電極層14には、光閉じ込め効果を高めるための凹凸が設けてもよい。電極層14は、図6の断面図に示すように、半導体層12上に開口部A3を有するマスクM3を形成し、マスクM3を介して電極層14を形成する。電極層14は、例えば、スパッタリング法又はCVD法等によって形成することができる。電極層14の膜厚は、0.1μm以上1μm以下とすることが好適である。電極層14形成後、マスクM3を除去する。ここで、電極層14は、図6のY方向に向けて延設された短冊状の領域として形成される。また、電極層14は、隣接する光電変換セル間のpn接合を形成するp型領域12p及びn型領域12nにまたがるように形成される。これにより、X方向に沿って、隣接する光電変換セルが直列に接続される。電極層14は、pn接合を形成するp型領域12p及びn型領域12nからはみ出さない程度のX方向及びY方向の幅とする。また、図2に示すように、電極層14は、光電変換装置100のX方向端部のp型領域12p及びn型領域12n上にも形成される。これらの電極層14は、光電変換装置100から外部へ電力を取り出すための正極14p及び負極14nとなる。正極14p及び負極14nは、p型領域12p及びn型領域12nからはみ出さない程度のX方向及びY方向の幅とする。封止層16は、半導体層12及び電極層14の露出部分を被うように形成される。封止層16は、充填材等によってバックシートで半導体層12及び電極層14を被う構造とする。充填材及びバックシートは、EVA、ポリイミド等の樹脂材料とすることができる。充填材を塗布したバックシートで半導体層12及び電極層14の露出部分を被い、150°C程度の温度に加熱しつつバックシートに圧力を加えることによって封止を行うことができる。これによって、光電変換装置100の発電層への水分等の浸入をより抑制することができる。このとき、封止層16に白色の充填材又はバックシートを適用することによって、半導体層12を透過した光を封止層16にて反射させて発電層となる半導体層12のi型領域12iに再び入射させて光電変換に寄与させることができる。<変形例1>図7の断面図に示すように、上記の半導体層12i型領域12i、p型領域12p、n型領域12nの形成工程を繰り返して、半導体層12a及び12bを積層した多層構造を有する光電変換装置102としてもよい。半導体層12の積層は、2層に限定されるものではなく、3層以上を積層してもよい。この場合、半導体層12bの膜厚は、半導体層12b内のp型領域及びn型領域を形成する際に一回のイオン注入処理及び熱処理で下層の半導体層12aにまで到達するようにドーピングが可能な深さに設定することが好適である。なお、この場合の半導体層12の合計の膜厚は、0.1μm以上2μm以下に限定されるものではない。ここで、半導体層12a、12bは、同一の膜質としてもよいし、それぞれ異なる膜質としてもよい。例えば、光入射側となる半導体層12aをアモルファスシリコン層とし、半導体層12bを微結晶シリコン層とすることによって、アモルファスシリコン層において短波長側の光による光電変換を行い、微結晶シリコン層においてより長波長側の光による光電変換を行うようにしてもよい。これにより、より広い波長領域に亘って入射光を光電変換に寄与させることができる。<変形例2>図8の断面図に示すように、光電変換装置100を機械的に積み上げて光電変換装置セット104としてもよい。光電変換装置セット104は、2つの光電変換装置100の電極層14a,14bを互いに向かい合わせて封止層16で接続した構成とされる。このとき、受光面側となる基板10aはガラス基板やプラスチック基板等の透明な材料で構成し、受光面とは反対側の基板10bは金属等の非透明で反射性を有する材料で構成することが好適である。これにより、半導体層12a、封止層16、半導体層12bを透過してきた光を基板10bで反射させ、半導体層12a、半導体層12bへ再度入射させることにより光の利用効率を高めることができる。さらに、電極層14a、14bは、透明導電膜TCOとすることが好適である。電極層14a、14bをTCOとすることによって、例えば、光電変換装置100を積み上げた際に電極層14aと電極層14bとの位置がずれた場合であっても、半導体層12aを透過してきた光を電極層14a、14bを透過させて効率よく半導体層12bへ導入させることができる。また、光入射側となる半導体層12aをアモルファスシリコン層とし、半導体層12bをアモルファスシリコン層より長波長側に吸収波長領域を有する微結晶シリコン層とすることによって、より広い波長領域に亘って入射光を光電変換に寄与させることができる。なお、光電変換装置100の代りに変形例2における光電変換装置102を機械的に積み上げてもよいし、光電変換装置100と光電変換装置102とを機械的に積み上げてもよい。本実施の形態における光電変換装置100,102及び光電変換装置セット104によれば、p型領域12p及びn型領域12nの占有面積分の損失はあるものの、ドープ層であるp型領域12p及びn型領域12nを透過させずにi型領域12iに直接光を導入することができる。したがって、p型領域12p及びn型領域12nを高濃度にドープした場合であっても光吸収を抑制でき、短絡電流密度Jscの低下を抑制しつつ、開放電圧Vocを増加させることができる。また、従来の積層型の光電変換装置では、直列接続方向の各光電変換セルの幅が1cm程度であり、直列接続の段数は100段程度である。この段数は、レーザ光での加工精度に依存しておおよそ決定される。一方、本実施の形態における光電変換装置100,102及び光電変換装置セット104では、p型領域12p及びn型領域12nを形成する際のマスクM1,M2の開口部A1,A2加工精度およびそれらの位置合わせ精度に依存して決定されるので、直列接続方向X方向の各光電変換セルの幅を従来より小さくすることができる。例えば、光電変換装置100,102及び光電変換装置セット104において直列接続方向X方向の各光電変換セルの幅を1μmとすると、開放電圧Vocを従来の1万倍に増加させることができる。また、レーザ加工によらず光電変換セルの直並列接続を実現することができ、製造コストや製造工程の増加を防ぐことができる。"