出力電圧を所定の基準電圧に基づいて制御するための負帰還ループを備えた出力電圧可変型のDC-DCコンバータであって、電圧設定信号に基づいて前記基準電圧を生成する基準電圧生成手段と、前記負帰還ループ内に配置された位相補償手段と、前記電圧設定信号に基づいて前記位相補償手段の回路定数を変更して所望の位相特性とする位相補償制御手段とを備えたことを特徴とするDC-DCコンバータ。請求項1に記載のDC-DCコンバータにおいて、前記電圧設定信号は、デジタル値であり、前記基準電圧生成手段は、デジタル値による前記電圧設定信号をDA変換することにより前記基準電圧を生成し、前記位相補償制御手段は、デジタル値による前記電圧設定信号に基づいて前記位相補償手段の回路定数を変更することを特徴とするDC-DCコンバータ。請求項1または2のいずれか一項に記載のDC-DCコンバータにおいて、前記位相補償制御手段に補正設定信号を与える補正設定手段を備え、前記位相補償制御手段は、前記電圧設定信号および前記補正設定信号に基づいて前記位相補償手段の回路定数を変更することを特徴とするDC-DCコンバータ。請求項3に記載のDC-DCコンバータにおいて、前記補正設定手段は、上位のホストシステムからのソフトウェア操作により前記補正設定信号を出力する手段、操作入力部の受け付けた手動操作により前記補正設定信号を出力する手段、ROMにより前記補正設定信号を出力する手段のいずれかを含むことを特徴とするDC-DCコンバータ。請求項3または4のいずれか一項に記載のDC-DCコンバータにおいて、前記位相補償制御手段の入力となる前記電圧設定信号および前記補正設定信号のいずれか1つもしくは複数の組み合わせを選択する手段を備えたことを特徴とするDC-DCコンバータ。請求項1乃至5のいずれか一項に記載のDC-DCコンバータにおいて、前記位相補償手段の回路定数を直接にトリミングする手段を備えたことを特徴とするDC-DCコンバータ。出力電圧を所定の基準電圧に基づいて制御するための負帰還ループを備えた出力電圧可変型のDC-DCコンバータの制御方法であって、基準電圧生成手段が、電圧設定信号に基づいて前記基準電圧を生成する基準電圧生成工程と、位相補償制御手段が、前記電圧設定信号に基づいて、前記負帰還ループ内に配置された位相補償手段の回路定数を変更して所望の位相特性とする位相補償制御工程とを備えたことを特徴とするDC-DCコンバータ補償制御方法。上述した出力電圧可変型のDC-DCコンバータでは、出力電圧を所定の基準電圧に基づいて制御するための負帰還ループの位相特性の位相余裕ゲイン0dBでの位相とゲイン余裕位相0°でのゲインが充分に確保されている場合には動作が安定しているが、これらの位相余裕やゲイン余裕が所定値よりも小さくなると、サブハーモニック発振により出力電圧が不安定になる。小振幅の交流信号を扱う回路では出力電圧による位相特性の変化を考慮する必要はないが、直流信号を扱う回路では出力電圧により位相特性が大きく変化し、出力電圧によっては特性が劣化し、供給先デバイスからの要求特性を満たせない場合がある。DC-DCコンバータによっては、特性劣化を防ぐため、外付け部品を実装可能とすることで対応しているが、部品点数が増え、コストアップするという問題がある。特許文献1には、広範囲の入力電圧に対応するDC-DCコンバータにおいて、発振を防ぐためにゲイン可変と位相補償の周波数可変対応を行う技術が開示されている。しかし、入力電圧の変動を対象としたものであり、上述した出力電圧の変動を対象としたものではなく、上記の問題を解決できるものではない。本発明は上記の従来の問題点に鑑み提案されたものであり、その目的とするところは、出力電圧可変型のDC-DCコンバータにおいて、設定された出力電圧によって特性が劣化することを有効に防止することのできるDC-DCコンバータを提供することにある。上記の課題を解決するため、本発明にあっては、出力電圧を所定の基準電圧に基づいて制御するための負帰還ループを備えた出力電圧可変型のDC-DCコンバータであって、電圧設定信号に基づいて前記基準電圧を生成する基準電圧生成手段と、前記負帰還ループ内に配置された位相補償手段と、前記電圧設定信号に基づいて前記位相補償手段の回路定数を変更して所望の位相特性とする位相補償制御手段とを備えるようにしている。本発明のDC-DCコンバータにあっては、設定された出力電圧によって特性が劣化することを有効に防止することができる。以下、本発明の好適な実施形態につき説明する。<回路構成>図1は本発明の一実施形態にかかるDC-DCコンバータ1の構成例を示す図である。図示の回路は電流モード制御のDC-DCコンバータであり、DAコンバータDAC101、誤差増幅回路ERRAMP102、分圧部103抵抗R1、R2、PWMコンパレータPWMCOMP104、インダクタ電流検出回路IV105、発振回路OSC106、PWM制御回路107、スイッチンングトランジスタPchTr108、同期整流トランジスタNchTr109、インダクタLo110、コンデンサCo111、位相補償部112、ROM113、レジスタ114、インタフェース部115、操作入力部116、位相補償制御回路117を備えている。DAコンバータ101には、レジスタ114から出力電圧設定コードVosetが入力され、DA変換することで電圧に変換され出力される。その出力は誤差増幅回路102の非反転入力に基準電圧Vrefとして入力される。誤差増幅回路102の反転入力には、負荷2に与えられる出力電圧Vfbを分圧部103の抵抗R1と抵抗R2で分圧した電圧Vfbinが入力される。誤差増幅回路102の出力は、PWMコンパレータ104の反転入力に入力される。PWMコンパレータ104の非反転入力には、インダクタ電流検出回路105の出力が入力される。インダクタ電流検出回路105は、インダクタLoの帰還電流に対し、サブハーモニック発振を防止するスロープ補償を行った上で、電圧に変換し出力を行う。PWM制御回路107は発振回路106からのクロックCLKとPWMコンパレータ104の出力によって、スイッチンングトランジスタ108のON/OFFのデューティを制御し、また、同期整流トランジスタ109をスイッチンングトランジスタ108と相補的にON/OFFするよう制御する。スイッチンングトランジスタ108のソースは入力電圧VINに接続され、ドレインは同期整流トランジスタ109のドレインに接続され、同期整流トランジスタ109のソースはグランドGNDに接続される。スイッチンングトランジスタ108のドレインはインダクタLoおよびコンデンサCoを介してGNDに接続され、インダクタLoとコンデンサCoの接続点は負荷2に接続される。位相補償部112の主経路の入出力は分圧部103の入力Vfbと誤差増幅回路102の反転入力Vfbinの間に接続される。なお、位相補償部112は、図示の箇所だけでなく、Vfbinと誤差増幅回路102の出力間や、誤差増幅回路102の出力とGND間に入れることも可能である。また、位相補償部112を複数設けてもよい。位相補償部112の制御入力には、位相補償制御回路117の出力Phasesftが入力される。位相補償制御回路117には、レジスタ114の出力である出力電圧設定コードVosetとROM113の出力である位相補償設定コードExtset1とレジスタ114の出力である位相補償設定コードExtset2と位相補償設定選択信号Swsetselとが入力される。レジスタ114にはホストシステム3からのソフトウェア操作を受け付けるインタフェース部115が接続されるとともに、手動操作を受け付ける操作入力部116が接続される。図2は位相補償部112の構成例を示す図である。図2において、位相補償部112は、位相補償制御回路117の出力PhasesftによりON/OFFが制御されるスイッチSw1/Sw1、Sw2/Sw2、Sw3/Sw3と、スイッチSw1/Sw1、Sw2/Sw2、Sw3/Sw3ONによりVfbとVfbinの間に接続されるコンデンサCph1、Cph2、Cph3とを備えている。スイッチSw1とスイッチSw1は同じ動作をし、スイッチSw2とスイッチSw2は同じ動作をし、スイッチSw3とスイッチSw3は同じ動作をする。スイッチSw1/Sw1、Sw2/Sw2、Sw3/Sw3のON/OFFの組み合わせで、コンデンサCph1、Cph2、Cph3の使用の組み合わせが選択され、位相補償の定数の変更が行われる。位相補償の定数を変更することで、出力電圧変更での不安定動作を回避することができる。なお、図示の位相補償部112はスイッチと容量で構成し、容量を可変としているが、スイッチと容量に抵抗を加え、スイッチにより、抵抗を可変もしくは容量と抵抗の両方を可変にしてもよい。また、容量、抵抗の値を手動により直接にトリミングできるようにしてもよい。図3は位相補償制御回路117の構成例を示す図である。図3において、位相補償制御回路117は、レジスタ114からの出力電圧設定コードVosetをデコードするデコード回路DEC1と、レジスタ114からの出力電圧設定コードVosetとROM113からの位相補償設定コードExtset1とをデコードするデコード回路DEC2と、レジスタ114からの出力電圧設定コードVosetとレジスタ114からの位相補償設定コードExtset2とをデコードするデコード回路DEC3と、レジスタ114からの位相補償設定選択信号Swsetselに基づいてデコード回路DEC1、DEC2、DEC3のいずれかの出力を選択して選択信号Swonselとして出力するセレクタSEL1と、セレクタSEL1の出力に基づき、予め設定されたスイッチSw1、Sw2、Sw3のONの組み合わせの信号から一つを選択してPhasesftとして出力するセレクタSEL2とを備えている。デコード回路DEC1は、所定のビット数で表わされる出力電圧設定コードVosetの示す値の範囲に対してセレクタSEL2の入力となるスイッチSw1、Sw2、Sw3のONの組み合わせの信号の一つを選択する信号例えば、図示の7通りの組み合わせの信号を選択する場合には、3ビットの組み合わせで選択内容を表現するか、7通りのそれぞれに対応する7ビットにより選択を表現を出力する。出力電圧設定コードVosetは、ホストシステム3からインタフェース部115を介して、あるいは手動操作により操作入力部116を介してレジスタ114に設定されるデジタル値による出力電圧値である。デコード回路DEC1における入力と出力の対応付けは、ワイヤードロジックもしくはプログラマブルロジックにより実装することができる。デコード回路DEC2は、出力電圧設定コードVosetと位相補償設定コードExtset1をビット演算等により結合したコードに対してセレクタSEL2の入力となるスイッチSw1、Sw2、Sw3のONの組み合わせの信号の一つを選択する信号を出力する。デコード回路DEC2における入力と出力の対応付けは、ワイヤードロジックもしくはプログラマブルロジックにより実装することができる。出力電圧設定コードVosetと位相補償設定コードExtset1の両方からのデコードにより位相補償定数を決定する利点は、出力電圧設定コードVosetのみで予め決めた設定で特性を満たせない場合に、位相補償設定コードExtset1により、スイッチSw1、Sw2、Sw3のONの組み合わせを変更することが可能で、特性を補正できることにある。ユーザへの出荷前段階で、ROM113に補正値として位相補償設定コードExtset1を設定し、特性を確保することが可能である。デコード回路DEC3は、出力電圧設定コードVosetと位相補償設定コードExtset2をビット演算等により結合したコードに対してセレクタSEL2の入力となるスイッチSw1、Sw2、Sw3のONの組み合わせの信号の一つを選択する信号を出力する。デコード回路DEC3における入力と出力の対応付けは、ワイヤードロジックもしくはプログラマブルロジックにより実装することができる。出力電圧設定コードVosetと位相補償設定コードExtset2の両方からのデコードにより位相補償定数を決定する利点は、上述したROM113での位相補償設定コードExtset1を決定するためにレジスタ114の位相補償設定コードExtset2で容易に事前確認できることにある。位相補償設定コードExtset2はレジスタ114にソフトウェアで設定可能であるため、スイッチSw1、Sw2、Sw3のONの組み合わせを変更することを可能とし、変更での特性確認を容易に行うことができる。セレクタSEL1は、位相補償設定選択信号Swsetselに基づいてデコード回路DEC1、DEC2、DEC3のいずれかの出力を選択して選択信号Swonselとして出力する。セレクタSEL2は、セレクタSEL1の出力である選択信号Swonselに基づき、予め設定されたスイッチSw1、Sw2、Sw3のONの組み合わせの信号から一つを選択してPhasesftとして出力する。Phasesftは位相補償部112に供給される。なお、位相補償制御回路117への入力は上述したようにROM113やソフトウェアで設定されるレジスタ114を用いているが、ソフトウェアからの設定パスがない場合には、外部端子等の操作入力部116により手動設定することができる。また、一般にフィルタ定数を変更する場合には入力電圧や出力電圧のアナログ量をモニタし、アナログ量に基づいて変更を行っているが、本実施形態では、レジスタ114やROM113に設定するデジタル値によって基準電圧とフィルタ定数の制御を行っているため、回路構成が容易である。アナログ量を扱う回路では、半導体製造過程でのプロセスパラメータ変動による特性ばらつきの考慮も必要であるが、デジタル値を扱う本回路では、それらの考慮が不要である。<位相補償の手法>図1に示したDC-DCコンバータ1においては、誤差増幅回路102、PWMコンパレータ104、PWM制御回路107、スイッチンングトランジスタ108、同期整流トランジスタ109、インダクタ110、コンデンサ111、分圧部103、位相補償部112、インダクタ電流検出回路105によって構成される負帰還ループによって、出力電圧Vfbが一定になるように制御される。ここで、負帰還ループの位相特性が、例えば図4のボーデ線図で与えられる場合を考える。図1のDC-DCコンバータ1において、入力電圧、出力設定電圧、負荷電流、インダクタLo、コンデンサCoの条件の組み合わせによって、位相余裕またはゲイン余裕が十分に確保できていない状況において、サブハーモニック発振により出力電圧が不安定になる可能性がある。図4において、位相余裕はゲイン0dBでの位相周波数fg0、ゲイン余裕は位相0°でのゲイン周波数fp0とそれぞれ定義される。図1のDC-DCコンバータ1においては、位相補償を施して位相余裕およびゲイン余裕を十分に確保して、出力電圧のサブハーモニック発振を防ぐことが必要とされる。図1のDC-DCコンバータ1では、出力電圧設定コードVosetにより基準電圧Vrefが設定され、各設定に応じた出力電圧Vfbを出力することができる。しかし、位相補償部112の容量値が出力設定電圧によらず一定である場合には、出力設定電圧によっては、負帰還ループの位相余裕またはゲイン余裕を十分に確保することができず、出力電圧が不安定になる可能性がある。この点、本実施形態では、出力設定電圧に応じて図2に示した位相補償部112の定数を可変にすることにより、負帰還ループの位相余裕およびゲイン余裕を最適化することが可能である。このことを説明するために、出力電圧Vfbからその分圧した電圧Vfbinへの伝達関数を計算し、この伝達関数からボーデ線図を求める。まず、ラプラス変換形式における電圧Vfbinは、回路定数R1、R2、Cを用いて、次式で与えられる。ただし、s=iωとする。iは虚数、ωは角周波数である。ここで、とおくと、式1は次式のように書き換えることができる。この式から、伝達関数は次式で与えられる。したがって、伝達関数Vfbin/Vfbsのボーデ線図は図5に示すようになり、周波数fz、fpの間に位相カーブの山ができる。ただし、図5の周波数fz、fpは、前記のωz=2πfz、ωp=2πfpにより計算される。式2、3、5から伝達関数VfbinVfbの位相特性は、周波数fz、fp、すなわちR1、R2、Cの回路定数によって決定されることが分かる。したがって、位相補償部112におけるトータルの容量Cの値を可変にすることで、位相カーブにおける山のピーク周波数を変化させることができるので、図4に示す負帰還ループのボーデ線図における位相余裕およびゲイン余裕を決定する周波数fg0、fp0の付近に位相補償部112の山のピーク周波数を重ね、位相余裕およびゲイン余裕を十分に確保できるように、各出力設定電圧に応じて位相補償部112のトータルの容量Cの値を最適化すればよい。以上から、DC-DCコンバータ1において、出力設定電圧に応じて位相補償部112の容量を変更することにより、出力電圧を一定に保つための負帰還ループの位相特性を最適化することが可能になる。<総括>以上説明したように、本実施形態によれば次のような利点がある。1位相補償制御手段としての位相補償制御回路により、位相補償手段としての位相補償部の回路定数を電圧設定信号に基づいて変更して所望の位相特性とするため、出力電圧の変更に伴う負帰還ループの位相特性の劣化を防ぐことができ、安定した電圧を供給することが可能となる。2電圧設定信号と位相補償の設定を全てデジタル値で行うことにより、半導体製造過程でのプロセスパラメータ変動による特性ばらつきの考慮が不要となり、回路構成が容易となる。3マニュアル操作により補正設定信号を与えられるようにしたことで、DC-DCコンバータの用途、接続環境、半導体製造過程でのプロセスばらつきにより事前に想定した特性変動を超える場合にも、確実な位相補償を行うことができる。また、位相補償のための外付け部品が不要であり、コストダウンに寄与することができる。4ソフトウェア、外部端子等による変更を行えるようにしたことで、自動変更のみの使用で発振問題が発生した際の解析を容易にすることができる。また、DC-DCコンバータの使用状況に応じ、設定変更が可能なため、より確実な位相補償が可能となる。ROMやトリミングでの変更手段を持つことで、自動変更と同様にユーザ側での負担もない。5自動変更の他に、ソフトウェアでの補正、さらにはトリミングやROMでの補正も組み合わせることで、より確実に位相補償を行うことができる。また、エンジニアサンプルでの位相補償の評価をソフトウェアからの設定で行い、その結果をトリミングやROMの設定に反映することも可能となる。以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更を加えることができることは明らかである。すなわち、具体例の詳細および添付の図面により本発明が限定されるものと解釈してはならない。