"それぞれに複数の単位記憶領域を含む複数のメモリバンクを有し、画像が格納される記憶部と、画像を処理する画像処理部と、前記画像処理部から前記記憶部へのアクセスを制御するアクセス制御部と、を備え、前記アクセス制御部は、画像を前記記憶部に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数の単位画素データ群に分割し、画素空間において列方向に並ぶ少なくとも2個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する、画像処理装置。前記アクセス制御部は、画素空間において列方向に少なくとも2個かつ行方向に少なくとも2個並ぶ少なくとも4個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する、請求項1に記載の画像処理装置。前記アクセス制御部は、前記記憶部から所望の画像領域を読み出す際に、同一のメモリバンク内の異なる単位記憶領域への連続アクセスが発生しないように、当該画像領域に含まれる複数の単位画素データ群を読み出す、請求項1又は2に記載の画像処理装置。前記アクセス制御部は、前記記憶部から所望の画像領域を読み出す際に、同一のメモリバンク内の同一の単位記憶領域への連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出す、請求項3に記載の画像処理装置。前記アクセス制御部は、前記記憶部から所望の画像領域を読み出す際に、異なるメモリバンクへの連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出す、請求項3又は4に記載の画像処理装置。前記アクセス制御部は、あるマクロブロックを前記記憶部に格納するに際し、当該マクロブロックを、当該マクロブロック内の偶数行の画素データを集めた第1の単位画素データ群と、当該マクロブロック内の奇数行の画素データを集めた第2の単位画素データ群とに分割する、請求項1~5のいずれか一つに記載の画像処理装置。前記アクセス制御部は、第1及び第2のマクロブロックを含むマクロブロックペアを前記記憶部に格納するに際し、当該マクロブロックペアを、第1のマクロブロック内の偶数行の画素データを集めた第1の単位画素データ群と、第1のマクロブロック内の奇数行の画素データを集めた第2の単位画素データ群と、第2のマクロブロック内の偶数行の画素データを集めた第3の単位画素データ群と、第2のマクロブロック内の奇数行の画素データを集めた第4の単位画素データ群とに分割する、請求項1~6のいずれか一つに記載の画像処理装置。単位画素データ群には、輝度データ及び色差データの双方が含まれる、請求項1~7のいずれか一つに記載の画像処理装置。前記アクセス制御部は、前記記憶部へ画像を書き込む際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の書き込みを行うことが可能である、請求項1~8のいずれか一つに記載の画像処理装置。前記アクセス制御部は、前記記憶部へ画像を書き込む際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の書き込みを行うことが可能である、請求項1~9のいずれか一つに記載の画像処理装置。前記アクセス制御部は、前記記憶部から画像を読み出す際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の読み出しを行うことが可能である、請求項1~10のいずれか一つに記載の画像処理装置。前記アクセス制御部は、前記記憶部から画像を読み出す際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の読み出しを行うことが可能である、請求項1~11のいずれか一つに記載の画像処理装置。前記アクセス制御部は、画素空間内における単位画素データ群の位置座標に基づいて、前記記憶部が有する複数のメモリバンクのうち、各単位画素データ群を格納すべきメモリバンクを設定するアドレス設定部を有する、請求項1~12のいずれか一つに記載の画像処理装置。前記アドレス設定部は、水平サイズが2のべき乗でない画像に関するアドレス設定を、水平サイズが2のべき乗である画像に対応する演算モデルを用いて実行する、請求項13に記載の画像処理装置。画像を処理する画像処理部から、それぞれに複数の単位記憶領域を含む複数のメモリバンクを有し、画像が格納される記憶部へのアクセスを制御する、メモリアクセス制御方法であって、画像を前記記憶部に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数の単位画素データ群に分割し、画素空間において列方向に並ぶ少なくとも2個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する、メモリアクセス制御方法。しかしながら、上記特許文献1に開示された画像処理装置によると、行方向垂直方向に連続する複数の画素データは異なるバンクに格納されている。従って、垂直方向に沿ってメモリから複数の画素データを順に読み出す場合には、各行毎にバンクを切り換える必要がある。その結果、バンクを切り換えるための切り換えコマンドの発行等の処理が頻繁に発生するため、メモリからの画素データの読み出し処理が複雑になるという問題がある。本発明はかかる問題を解決するために成されたものであり、簡易な処理によって画素データの読み出しを実行することが可能な、画像処理装置及びメモリアクセス制御方法を得ることを目的とする。本発明の第1の態様に係る画像処理装置は、それぞれに複数の単位記憶領域を含む複数のメモリバンクを有し、画像が格納される記憶部と、画像を処理する画像処理部と、前記画像処理部から前記記憶部へのアクセスを制御するアクセス制御部と、を備え、前記アクセス制御部は、画像を前記記憶部に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数の単位画素データ群に分割し、画素空間において列方向に並ぶ少なくとも2個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納することを特徴とするものである。第1の態様に係る画像処理装置によれば、アクセス制御部は、画像を記憶部に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数の単位画素データ群に分割し、画素空間において列方向に並ぶ少なくとも2個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する。従って、列方向水平方向に沿って記憶部から複数の単位画素データ群を順に読み出す場合には、同一のメモリバンク内の同一の単位記憶領域に格納されている少なくとも2個の単位画素データ群に関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。また、行方向垂直方向に沿って記憶部から複数の画素データを順に読み出す場合には、各単位画素データ群に含まれる複数行の画素データに関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。本発明の第2の態様に係る画像処理装置は、第1の態様に係る画像処理装置において特に、前記アクセス制御部は、画素空間において列方向に少なくとも2個かつ行方向に少なくとも2個並ぶ少なくとも4個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納することを特徴とするものである。第2の態様に係る画像処理装置によれば、アクセス制御部は、画素空間において列方向に少なくとも2個かつ行方向に少なくとも2個並ぶ少なくとも4個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する。従って、行方向垂直方向に沿って記憶部から複数の単位画素データ群を順に読み出す場合には、同一のメモリバンク内の同一の単位記憶領域に格納されている少なくとも2個の単位画素データ群に関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。本発明の第3の態様に係る画像処理装置は、第1又は第2の態様に係る画像処理装置において特に、前記アクセス制御部は、前記記憶部から所望の画像領域を読み出す際に、同一のメモリバンク内の異なる単位記憶領域への連続アクセスが発生しないように、当該画像領域に含まれる複数の単位画素データ群を読み出すことを特徴とするものである。第3の態様に係る画像処理装置によれば、アクセス制御部は、記憶部から所望の画像領域を読み出す際に、同一のメモリバンク内の異なる単位記憶領域への連続アクセスが発生しないように、当該画像領域に含まれる複数の単位画素データ群を読み出す。同一のメモリバンク内の異なる単位記憶領域への連続アクセスを回避することにより、プリチャージに伴う待ち時間の発生を回避できるため、読み出しの所要時間を短縮することが可能となる。本発明の第4の態様に係る画像処理装置は、第3の態様に係る画像処理装置において特に、前記アクセス制御部は、前記記憶部から所望の画像領域を読み出す際に、同一のメモリバンク内の同一の単位記憶領域への連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出すことを特徴とするものである。第4の態様に係る画像処理装置によれば、アクセス制御部は、記憶部から所望の画像領域を読み出す際に、同一のメモリバンク内の同一の単位記憶領域への連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出す。同一のメモリバンク内の同一の単位記憶領域へ連続アクセスすることにより、再度のプリチャージは不要となるため、プリチャージに伴う待ち時間の発生を回避することが可能となる。本発明の第5の態様に係る画像処理装置は、第3又は第4の態様に係る画像処理装置において特に、前記アクセス制御部は、前記記憶部から所望の画像領域を読み出す際に、異なるメモリバンクへの連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出すことを特徴とするものである。第5の態様に係る画像処理装置によれば、アクセス制御部は、記憶部から所望の画像領域を読み出す際に、異なるメモリバンクへの連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出す。あるメモリバンクにアクセスしている間に、次のメモリバンクに関するプリチャージを行うことができるため、プリチャージに伴う待ち時間の発生を回避することが可能となる。本発明の第6の態様に係る画像処理装置は、第1~第5のいずれか一つの態様に係る画像処理装置において特に、前記アクセス制御部は、あるマクロブロックを前記記憶部に格納するに際し、当該マクロブロックを、当該マクロブロック内の偶数行の画素データを集めた第1の単位画素データ群と、当該マクロブロック内の奇数行の画素データを集めた第2の単位画素データ群とに分割することを特徴とするものである。第6の態様に係る画像処理装置によれば、アクセス制御部は、マクロブロックを、当該マクロブロック内の偶数行の画素データを集めた第1の単位画素データ群と、当該マクロブロック内の奇数行の画素データを集めた第2の単位画素データ群とに分割する。従って、第1及び第2の単位画素データ群の双方を読み出すことにより、フレーム画像を記憶部から画像処理部に読み出すことが可能となり、また、第1及び第2の単位画素データ群の一方を読み出すことにより、フィールド画像を記憶部から画像処理部に読み出すことが可能となる。本発明の第7の態様に係る画像処理装置は、第1~第6のいずれか一つの態様に係る画像処理装置において特に、前記アクセス制御部は、第1及び第2のマクロブロックを含むマクロブロックペアを前記記憶部に格納するに際し、当該マクロブロックペアを、第1のマクロブロック内の偶数行の画素データを集めた第1の単位画素データ群と、第1のマクロブロック内の奇数行の画素データを集めた第2の単位画素データ群と、第2のマクロブロック内の偶数行の画素データを集めた第3の単位画素データ群と、第2のマクロブロック内の奇数行の画素データを集めた第4の単位画素データ群とに分割することを特徴とするものである。第7の態様に係る画像処理装置によれば、アクセス制御部は、マクロブロックペアを、第1のマクロブロック内の偶数行の画素データを集めた第1の単位画素データ群と、第1のマクロブロック内の奇数行の画素データを集めた第2の単位画素データ群と、第2のマクロブロック内の偶数行の画素データを集めた第3の単位画素データ群と、第2のマクロブロック内の奇数行の画素データを集めた第4の単位画素データ群とに分割する。従って、第1~第4の単位画素データ群の全てを読み出すことにより、マクロブロックペアのフレーム画像を記憶部から画像処理部に読み出すことが可能となり、また、第1及び第3の単位画素データ群、又は第2及び第4の単位画素データ群を読み出すことにより、マクロブロックペアのフィールド画像を記憶部から画像処理部に読み出すことが可能となる。本発明の第8の態様に係る画像処理装置は、第1~第7のいずれか一つの態様に係る画像処理装置において特に、単位画素データ群には、輝度データ及び色差データの双方が含まれることを特徴とするものである。第8の態様に係る画像処理装置によれば、単位画素データ群には、輝度データ及び色差データの双方が含まれる。従って、輝度データと色差データとが異なるメモリバンクに格納されている場合と比較すると、対応する輝度データと色差データとを簡易に読み出すことが可能となる。本発明の第9の態様に係る画像処理装置は、第1~第8のいずれか一つの態様に係る画像処理装置において特に、前記アクセス制御部は、前記記憶部へ画像を書き込む際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の書き込みを行うことが可能であることを特徴とするものである。第9の態様に係る画像処理装置によれば、アクセス制御部は、記憶部へ画像を書き込む際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の書き込みを行うことが可能である。単位画素データ群のサイズと等しいサイズを転送サイズとすることにより、単位画素データ群を一回のデータ転送によって画像処理部から記憶部に書き込むことが可能となる。本発明の第10の態様に係る画像処理装置は、第1~第9のいずれか一つの態様に係る画像処理装置において特に、前記アクセス制御部は、前記記憶部へ画像を書き込む際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の書き込みを行うことが可能であることを特徴とするものである。第10の態様に係る画像処理装置によれば、アクセス制御部は、記憶部へ画像を書き込む際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の書き込みを行うことが可能である。単位画素データ群のサイズよりも小さいサイズを転送サイズとすることにより、単位画素データ群を複数回のデータ転送によって画像処理部から記憶部に書き込むことが可能となる。本発明の第11の態様に係る画像処理装置は、第1~第10のいずれか一つの態様に係る画像処理装置において特に、前記アクセス制御部は、前記記憶部から画像を読み出す際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の読み出しを行うことが可能であることを特徴とするものである。第11の態様に係る画像処理装置によれば、アクセス制御部は、記憶部から画像を読み出す際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の読み出しを行うことが可能である。単位画素データ群のサイズと等しいサイズを転送サイズとすることにより、単位画素データ群を一回のデータ転送によって記憶部から画像処理部に読み出すことが可能となる。本発明の第12の態様に係る画像処理装置は、第1~第11のいずれか一つの態様に係る画像処理装置において特に、前記アクセス制御部は、前記記憶部から画像を読み出す際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の読み出しを行うことが可能であることを特徴とするものである。第12の態様に係る画像処理装置によれば、アクセス制御部は、記憶部から画像を読み出す際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の読み出しを行うことが可能である。単位画素データ群のサイズよりも小さいサイズを転送サイズとすることにより、記憶部から画像処理部への不要なデータ転送を回避することが可能となる。本発明の第13の態様に係る画像処理装置は、第1~第12のいずれか一つの態様に係る画像処理装置において特に、前記アクセス制御部は、画素空間内における単位画素データ群の位置座標に基づいて、前記記憶部が有する複数のメモリバンクのうち、各単位画素データ群を格納すべきメモリバンクを設定するアドレス設定部を有することを特徴とするものである。第13の態様に係る画像処理装置によれば、アドレス設定部は、画素空間内における単位画素データ群の位置座標に基づいて、記憶部が有する複数のメモリバンクのうち、各単位画素データ群を格納すべきメモリバンクを設定する。従って、各単位画素データ群を適切なメモリバンクに格納することが可能となる。本発明の第14の態様に係る画像処理装置は、第13の態様に係る画像処理装置において特に、前記アドレス設定部は、水平サイズが2のべき乗でない画像に関するアドレス設定を、水平サイズが2のべき乗である画像に対応する演算モデルを用いて実行することを特徴とするものである。第14の態様に係る画像処理装置によれば、アドレス設定部は、水平サイズが2のべき乗でない画像に関するアドレス設定を、水平サイズが2のべき乗である画像に対応する演算モデルを用いて実行する。従って、記憶部内において各単位画素データ群を格納する物理アドレスを演算によって設定するにあたり、乗算器が不要となるため、演算回路の回路規模を削減することが可能となる。本発明の第15の態様に係るメモリアクセス制御方法は、画像を処理する画像処理部から、それぞれに複数の単位記憶領域を含む複数のメモリバンクを有し、画像が格納される記憶部へのアクセスを制御する、メモリアクセス制御方法であって、画像を前記記憶部に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数の単位画素データ群に分割し、画素空間において列方向に並ぶ少なくとも2個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納することを特徴とするものである。第15の態様に係るメモリアクセス制御方法によれば、画像を記憶部に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数の単位画素データ群に分割し、画素空間において列方向に並ぶ少なくとも2個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する。従って、列方向水平方向に沿って記憶部から複数の単位画素データ群を順に読み出す場合には、同一のメモリバンク内の同一の単位記憶領域に格納されている少なくとも2個の単位画素データ群に関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。また、行方向垂直方向に沿って記憶部から複数の画素データを順に読み出す場合には、各単位画素データ群に含まれる複数行の画素データに関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。本発明によれば、簡易な処理によって画素データの読み出しを実行することが可能な、画像処理装置及びメモリアクセス制御方法を得ることができる。以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。図1は、本発明の実施の形態に係る画像処理装置1の全体構成を簡略化して示す図である。図1に示すように画像処理装置1は、記憶部2、システムバス3、アクセス制御部4、及び画像処理部5を備えて構成されている。画像処理部5は、例えばH.264規格に準拠しており、ラインバッファ7、エンコーダ8、及びデコーダ9を有している。アクセス制御部4は、画像処理部5から記憶部2へのアクセス読み出しアクセス及び書き込みアクセスをDMADirectMemoryAccessによって制御する。アクセス制御部4は、アドレス生成部6を有している。記憶部2は、例えばDRAMDynamicRandomAccessMemoryによって構成されており、原画像、エンコーダ8及びデコーダ9によって参照される参照画像、エンコーダ8によって作成されるローカルデコード画像、及びデコーダ9によって作成されるデコード画像等が、記憶部2に格納される。図2は、記憶部2の構成を示す図である。記憶部2は、複数のメモリバンクに分割されており、この例では第0バンク220~第7バンク227の合計8個のメモリバンクによって構成されている。各メモリバンクは、メモリコントローラ21に接続されている。各メモリバンクは、複数のRow単位記憶領域を有している。Rowは、DRAMにおけるプリチャージの制御単位であり、同一のRowに格納されている複数の画素データは連続してつまりプリチャージのための待ち時間なく読み出すことができ、また、同一のRowには複数の画素データを連続して書き込むことができる。図3は、アクセス制御部4が記憶部2にマクロブロックを格納する際の処理を示す図である。アクセス制御部4は、16列×16行の1個のマクロブロックを2個の単位画素データ群以下パックワードと称すに分割して、パックワード単位で記憶部2に画像を格納する。図4~7は、アクセス制御部4によるパックワードの生成処理を説明するための図である。図4及び図5にはそれぞれ、1個のマクロブロックに含まれる輝度データ及び色差データ本実施の形態の例ではYUV420フォーマットを示している。アクセス制御部4は、偶数行の輝度データ及び偶数行の色差データを抽出して配列することにより、図6に示すトップフィールドのパックワードを生成する。また、アクセス制御部4は、奇数行の輝度データ及び奇数行の色差データを抽出して配列することにより、図7に示すボトムフィールドのパックワードを生成する。図6,7に示すように各パックワードには、2行分の輝度データとそれに対応する色差データとの組が4セット輝度相当で8行分含まれている。つまり、各パックワードには、輝度相当で16列×8行分の画素データ輝度データ及び色差データが含まれている。記憶部2には、1個のマクロブロックに対応して、トップフィールドのパックワード及びボトムフィールドのパックワードの、合計2個のパックワードが格納される。画像を読み出す場合には、アクセス制御部4は、トップフィールド及びボトムフィールドの双方のパックワードを読み出すことにより、記憶部2から画像処理部5にフレームマクロブロックを読み出すことができる。また、トップフィールド又はボトムフィールドのパックワードを読み出すことにより、記憶部2から画像処理部5にフィールドマクロブロックを読み出すことができる。図8は、アクセス制御部4が記憶部2にマクロブロックペアを格納する際の処理を示す図である。アクセス制御部4は、アップマクロブロックをトップフィールド及びボトムフィールドの2個のパックワードに分割し、また、ダウンマクロブロックをトップフィールド及びボトムフィールドの2個のパックワードに分割する。記憶部2には、1組のマクロブロックペアに対応して、アップマクロブロックのトップフィールドのパックワード、アップマクロブロックのボトムフィールドのパックワード、ダウンマクロブロックのトップフィールドのパックワード、及びダウンマクロブロックのボトムフィールドのパックワードの、合計4個のパックワードが格納される。図9,10は、アクセス制御部4が記憶部2からマクロブロックペアを読み出す際の処理を示す図である。図9に示すように、アクセス制御部4は、アップマクロブロックのトップフィールド及びボトムフィールドの各パックワードを組として読み出し、ダウンマクロブロックのトップフィールド及びボトムフィールドの各パックワードを組として読み出すことにより、記憶部2から画像処理部5にフレームマクロブロックのペアを読み出すことができる。また、図10に示すように、アップマクロブロックのトップフィールド及びダウンマクロブロックのトップフィールドの各パックワードを組として読み出し、アップマクロブロックのボトムフィールド及びダウンマクロブロックのボトムフィールドの各パックワードを組として読み出すことにより、記憶部2から画像処理部5にフィールドマクロブロックのペアを読み出すことができる。以下、記憶部2に画像を格納する際の、複数のメモリバンクに対するパックワードの振り分け処理について説明する。本実施の形態では、1920列×1080行のフルHDの画像を記憶部2に格納する状況を想定している。また、本実施の形態において、画像データのビット長は8ビットであり、1個のパックワードのデータサイズは192バイト=16×8×1.5である。図11,12は、パックワードの振り分けに関する第1の例を示す図である。図11では代表的に、記憶部2に格納される画像のうち1920列×64行分の画素空間を示している。図中の各枠は1個のRowに対応する画像領域を示しており、枠内の数字0~7は第0バンク220~第7バンク227を区別するバンクアドレスを意味している。また、図12は、図11に示した画素空間のうち左上隅の3個のRowに対応する画像領域を示している。図中の各枠は1個のパックワードを示しており、枠内の数字はバンクアドレスを意味している。図11,12の例では、1Rowのデータサイズが2048バイトである場合を想定している。従って図12に示すように、約10.6個のパックワードが1個のRowに格納され、3個のRowに32個列方向に8個×行方向に4個のパックワードが格納される。例えば、図12の左上隅のパックワードはアップマクロブロックのトップフィールドのパックワードであり、その下のパックワードはアップマクロブロックのボトムフィールドのパックワードであり、さらにその下のパックワードはダウンマクロブロックのトップフィールドのパックワードであり、さらにその下のワックワードはダウンマクロブロックのボトムフィールドのパックワードである。また、図12に示すように、画素空間において列方向に少なくとも2個かつ行方向に少なくとも2個並ぶ少なくとも4個のパックワードは、同一のメモリバンク内の同一のRowに格納される。従って、例えば太線Rで囲んだ6個のパックワードを読み出す場合には、第0バンク220内の同一Rowへの連続アクセスによって左側3個のパックワードが読み出され、次に、第0バンク220とは異なる第1バンク221内の同一Rowへの連続アクセスによって右側3個のパックワードが読み出される。従って、記憶部2から所望の画像領域を読み出す際に、同一のメモリバンク内の別Rowへの連続アクセスは発生しない。図11を参照して、各画像領域には図中の矢印で示すように0~7のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Rowに格納される。バンクアドレス及びRowの設定は、画素空間内における各パックワードの位置座標に基づいて、図1に示したアドレス生成部6が行う。図11に示すように、列方向に隣接する2個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する2個の画像領域にも異なるバンクアドレスが割り当てられている。図13,14は、パックワードの振り分けに関する第2の例を示す図である。図13では代表的に、記憶部2に格納される画像のうち1920列×64行分の画素空間を示している。図14は、図13に示した画素空間のうち左上隅の3個のRowに対応する画像領域を示している。図13,14の例では、1Rowのデータサイズが4096バイトである場合を想定している。従って図14に示すように、約21.3個のパックワードが1個のRowに格納され、3個のRowに64個列方向に16個×行方向に4個のパックワードが格納される。上記と同様に、画素空間において列方向に少なくとも2個かつ行方向に少なくとも2個並ぶ少なくとも4個のパックワードは、同一のメモリバンク内の同一のRowに格納される。従って、記憶部2から所望の画像領域を読み出す際に、同一のメモリバンク内の別Rowへの連続アクセスは発生しない。図13を参照して、各画像領域には図中の矢印で示すように0~7のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Rowに格納される。上記と同様に、列方向に隣接する2個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する2個の画像領域にも異なるバンクアドレスが割り当てられている。図15,16は、パックワードの振り分けに関する第3の例を示す図である。図15では代表的に、記憶部2に格納される画像のうち1920列×64行分の画素空間を示している。図16は、図15に示した画素空間のうち左上隅の3個のRowに対応する画像領域を示している。図11,13の例では、アドレス生成部6は、画像の水平画素数に等しい水平1920画素の演算モデルを用いてバンクアドレスの設定を行ったが、図15の例では、アドレス生成部6は、2のべき乗でない水平1920画素のフルHDの画像に対して、2のべき乗である水平2048画素の演算モデルを用いてバンクアドレスの設定を行う。図15の例では、1Rowのデータサイズが2048バイトである場合を想定している。従って図16に示すように、約10.6個のパックワードが1個のRowに格納され、3個のRowに32個列方向に8個×行方向に4個のパックワードが格納される。上記と同様に、画素空間において列方向に少なくとも2個かつ行方向に少なくとも2個並ぶ少なくとも4個のパックワードは、同一のメモリバンク内の同一のRowに格納される。従って、記憶部2から所望の画像領域を読み出す際に、同一のメモリバンク内の別Rowへの連続アクセスは発生しない。図15を参照して、各画像領域には図中の矢印で示すように0~7のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Rowに格納される。上記と同様に、列方向に隣接する2個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する2個の画像領域にも異なるバンクアドレスが割り当てられている。図17,18は、パックワードの振り分けに関する第4の例を示す図である。図17では代表的に、記憶部2に格納される画像のうち1920列×64行分の画素空間を示している。図18は、図17に示した画素空間のうち左上隅の3個のRowに対応する画像領域を示している。図17の例では、アドレス生成部6は、水平2048画素の演算モデルを用いてバンクアドレスの設定を行う。図17の例では、1Rowのデータサイズが4096バイトである場合を想定している。従って図18に示すように、約21.3個のパックワードが1個のRowに格納され、3個のRowに64個列方向に16個×行方向に4個のパックワードが格納される。上記と同様に、画素空間において列方向に少なくとも2個かつ行方向に少なくとも2個並ぶ少なくとも4個のパックワードは、同一のメモリバンク内の同一のRowに格納される。従って、記憶部2から所望の画像領域を読み出す際に、同一のメモリバンク内の別Rowへの連続アクセスは発生しない。図17を参照して、各画像領域には図中の矢印で示すように0~7のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Rowに格納される。上記と同様に、列方向に隣接する2個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する2個の画像領域にも異なるバンクアドレスが割り当てられている。図19,20は、パックワードの振り分けに関する第5の例を示す図である。図19では代表的に、記憶部2に格納される画像のうち1920列×64行分の画素空間を示している。図20は、図19に示した画素空間のうち左上隅の3個のRowに対応する画像領域を示している。図19の例では、アドレス生成部6は、水平2048画素の演算モデルを用いてバンクアドレスの設定を行う。図19の例では、1Rowのデータサイズが2048バイトである場合を想定している。従って図20に示すように、約10.6個のパックワードが1個のRowに格納され、3個のRowに32個列方向に16個×行方向に2個のパックワードが格納される。上記と同様に、画素空間において列方向に少なくとも2個かつ行方向に2個並ぶ少なくとも4個のパックワードは、同一のメモリバンク内の同一のRowに格納される。従って、記憶部2から所望の画像領域を読み出す際に、同一のメモリバンク内の別Rowへの連続アクセスは発生しない。図19を参照して、各画像領域には図中の矢印で示すように0~7のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Rowに格納される。上記と同様に、列方向に隣接する2個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する2個の画像領域にも異なるバンクアドレスが割り当てられている。図21,22は、パックワードの振り分けに関する第6の例を示す図である。図21では代表的に、記憶部2に格納される画像のうち1920列×64行分の画素空間を示している。図22は、図21に示した画素空間のうち左上隅の3個のRowに対応する画像領域を示している。図21の例では、アドレス生成部6は、水平2048画素の演算モデルを用いてバンクアドレスの設定を行う。図21の例では、1Rowのデータサイズが4096バイトである場合を想定している。従って図22に示すように、約21.3個のパックワードが1個のRowに格納され、3個のRowに64個列方向に32個×行方向に2個のパックワードが格納される。上記と同様に、画素空間において列方向に少なくとも2個かつ行方向に2個並ぶ少なくとも4個のパックワードは、同一のメモリバンク内の同一のRowに格納される。従って、記憶部2から所望の画像領域を読み出す際に、同一のメモリバンク内の別Rowへの連続アクセスは発生しない。図21を参照して、各画像領域には図中の矢印で示すように0~7のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Rowに格納される。上記と同様に、列方向に隣接する2個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する2個の画像領域にも異なるバンクアドレスが割り当てられている。図23,24は、パックワードの振り分けに関する第7の例を示す図である。図23では代表的に、記憶部2に格納される画像のうち1920列×64行分の画素空間を示している。図24は、図23に示した画素空間のうち左上隅の3個のRowに対応する画像領域を示している。図23の例では、アドレス生成部6は、水平2048画素の演算モデルを用いてバンクアドレスの設定を行う。図23の例では、1Rowのデータサイズが2048バイトである場合を想定している。従って図24に示すように、約10.6個のパックワードが1個のRowに格納され、3個のRowに32個列方向に32個×行方向に1個のパックワードが格納される。上記と同様に、画素空間において列方向に並ぶ少なくとも2個のパックワードは、同一のメモリバンク内の同一のRowに格納される。従って、記憶部2から所望の画像領域を読み出す際に、同一のメモリバンク内の別Rowへの連続アクセスは発生しない。図23を参照して、各画像領域には図中の矢印で示すように0~7のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Rowに格納される。上記と同様に、列方向に隣接する2個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する2個の画像領域にも異なるバンクアドレスが割り当てられている。図25,26は、パックワードの振り分けに関する第8の例を示す図である。図25では代表的に、記憶部2に格納される画像のうち1920列×64行分の画素空間を示している。図26は、図25に示した画素空間のうち左上隅の3個のRowに対応する画像領域を示している。図25の例では、アドレス生成部6は、水平2048画素の演算モデルを用いてバンクアドレスの設定を行う。図25の例では、1Rowのデータサイズが4096バイトである場合を想定している。従って図26に示すように、約21.3個のパックワードが1個のRowに格納され、3個のRowに64個列方向に64個×行方向に1個のパックワードが格納される。上記と同様に、画素空間において列方向に並ぶ少なくとも2個のパックワードは、同一のメモリバンク内の同一のRowに格納される。従って、記憶部2から所望の画像領域を読み出す際に、同一のメモリバンク内の別Rowへの連続アクセスは発生しない。図25を参照して、各画像領域には図中の矢印で示すように0~7のバンクアドレスが順に割り当てられ、各画像領域の画素データは、割り当てられたバンクアドレスに対応するメモリバンクの各Rowに格納される。上記と同様に、列方向に隣接する2個の画像領域には異なるバンクアドレスが割り当てられており、また、行方向に隣接する2個の画像領域にも異なるバンクアドレスが割り当てられている。図27は、画像処理部5から記憶部2へ画像を書き込む第1の処理例を示す図である。デコーダ9は、作成したデコード画像30を記憶部2へ書き込む。また、エンコーダ8は、作成したローカルデコード画像30を記憶部2へ書き込む。図27を参照して、画像領域32は、記憶部2への書き込みがすでに完了している領域である。カレントマクロブロック31の上及び左に隣接する2個の画像領域35は、デブロッキングフィルタによるフィルタリング処理が行われている領域である。画像領域33は、フィルタリング処理を行うためにラインバッファ7に格納されている領域である。画像領域35の左に隣接する2個の画像領域34は、フィルタリング処理が完了して、書き込みのために記憶部2へ転送される領域である。各画像領域34のサイズは、16列×8行である。本実施の形態では、記憶部2へ画像を書き込む際に、パックワードのサイズ輝度相当で16列×8行よりも小さいサイズを転送サイズとして画像の書き込みを行うことが可能である。具体的に、アクセス制御部4は、カレントマクロブロック31がフレーム画像である場合には、各画像領域34に関して、トップフィールドのパックワードの上下半分つまり輝度相当で16列×4行と、それに対応するボトムフィールドのパックワードの上下半分同じく輝度相当で16列×4行とを、画像処理部5から記憶部2に転送する。つまり、2個の画像領域34に関して、輝度相当で16列×4行の転送を合計4回行う。これにより、2個の画像領域34に関して、各々が輝度相当で16列×8行分の2個のフレーム画像を、記憶部2に書き込むことができる。また、アクセス制御部4は、カレントマクロブロック31がフィールド画像である場合には、各画像領域34に関して、トップフィールド又はボトムフィールドのパックワードつまり輝度相当で16列×8行を、画像処理部5から記憶部2に転送する。これにより、2個の画像領域34に関して、各々が輝度相当で16列×8行分の2個のフィールド画像を、記憶部2に書き込むことができる。図28は、画像処理部5から記憶部2へ画像を書き込む第2の処理例を示す図である。処理対象がマクロブロックペアである場合でも上記と同様に、デコーダ9は、作成したデコード画像30を記憶部2へ書き込み、エンコーダ8は、作成したローカルデコード画像30を記憶部2へ書き込む。図28を参照して、画像領域32は、記憶部2への書き込みがすでに完了している領域である。カレントマクロブロック31U,31Dの上及び左に隣接する2個の画像領域35は、デブロッキングフィルタによるフィルタリング処理が行われている領域である。画像領域33は、フィルタリング処理を行うためにラインバッファ7に格納されている領域である。画像領域35の左に隣接する4個の画像領域34は、フィルタリング処理が完了して、書き込みのために記憶部2へ転送される領域である。各画像領域34のサイズは、16列×8行である。アクセス制御部4は、各画像領域34に関して、トップフィールドのパックワードの上下半分つまり輝度相当で16列×4行と、それに対応するボトムフィールドのパックワードの上下半分同じく輝度相当で16列×4行とを、画像処理部5から記憶部2に転送する。つまり、4個の画像領域34に関して、輝度相当で16列×4行の転送を合計8回行う。これにより、4個の画像領域34に関して、各々が輝度相当で16列×8行分の4個のフレーム画像を、記憶部2に書き込むことができる。図29~31は、記憶部2から画像処理部5へ画像を読み出す第1の処理例を示す図である。エンコーダ8は、動き探索に用いる参照画像40を記憶部2から読み出す。図29を参照して、処理開始時には、カレントマクロブロック41は参照画像40の左上隅に位置している。この場合、アクセス制御部4は、サーチウインドウ42と参照画像40とが重複する読み出し範囲斜線を付した画像領域の画像データを記憶部2から読み出して、当該画像データをラインバッファ7に書き込む。例えば、読み出し範囲の最左列かつ最上行のパックワードから下方に向けてその列の最下行のパックワードまで順に読み出し、次に、一列ずつ右にずらして同様の下方向の読み出しを繰り返すことにより、読み出し範囲内の全てのパックワードを読み出す。図30を参照して、カレントマクロブロック41が参照画像40の上辺に接している時には、アクセス制御部4は、参照画像40内でサーチウインドウ42の右辺に接している画像領域43の画像データを記憶部2から読み出して、当該画像データをラインバッファ7に書き込む。例えば、画像領域43内の最上行のパックワードから下方に向けて画像領域43内の最下行のパックワードまで順に読み出す。図31を参照して、カレントマクロブロック41が参照画像40の中央部に位置している通常更新時には、アクセス制御部4は、サーチウインドウ42の右下隅に接している1マクロブロックパックワード2個相当の画像領域43の画像データを記憶部2から読み出して、当該画像データをラインバッファ7に書き込む。図32~40は、記憶部2から画像処理部5へ画像を読み出す第2の処理例を示す図である。デコーダ9は、デコード処理に用いる参照画像50,52をランダムアクセスによって記憶部2から読み出す。図32のAに示すように、参照画像50が16列×16行のサイズのマクロブロックである場合には、16列×16行のサイズの画像に対する1/4画素精度の画像を6タップフィルタによって作成するためには、21列×21行のサイズの整数精度の画像領域51が必要となる。また、図32のBに示すように、参照画像52が4列×4行のサイズのブロックである場合には、4列×4行のサイズの画像に対する1/4画素精度の画像を6タップフィルタによって作成するためには、9列×9行のサイズの整数精度の画像領域53が必要となる。図33,34には、記憶部2からフレームの画像領域51を読み出す例を示している。図33,34において、パックワード61~63,67~69,73~75はトップフィールドのパックワードであり、パックワード64~66,70~72,76~78はボトムフィールドのパックワードである。また、記憶部2から読み出される画像領域には砂地のハッチングを付している。図33の例において、アクセス制御部4は、パックワード61,64,67,70,73,76,62,65,68,71,74,77,63,66,69,72,75,78の全領域を記憶部2からこの順に読み出す。この例の場合、読み出された48列×48行の画像領域から21列×21行の領域を抽出することによって、フレームの画像領域51を得ることができる。また、本実施の形態では、記憶部2から画像を読み出す際に、パックワードのサイズ輝度相当で16列×8行よりも小さいサイズ例えば輝度相当で16列×2行を転送サイズとして画像の読み出しを行うことが可能である。従って、図34に示すように、各パックワード61~66の上6行分及び各パックワード73~78の下6行分の画像領域に関しては、読み出しを省略することもできる。この例の場合、読み出された48列×24行の画像領域から21列×21行の領域を抽出することによって、フレームの画像領域51を得ることができる。図35,36には、記憶部2からトップフィールドの画像領域51を読み出す例を示している。図35,36において、パックワード61~63,67~69,73~75,79~81はトップフィールドのパックワードであり、パックワード64~66,70~72,76~78はボトムフィールドのパックワードである。また、記憶部2から読み出される画像領域には砂地のハッチングを付している。図35の例において、アクセス制御部4は、パックワード61,67,73,79,62,68,74,80,63,69,75,81の全領域を記憶部2からこの順に読み出す。この例の場合、読み出された48列×32行の画像領域から21列×21行の領域を抽出することによって、トップフィールドの画像領域51を得ることができる。また、本実施の形態では、記憶部2から画像を読み出す際に、パックワードのサイズ輝度相当で16列×8行よりも小さいサイズ例えば輝度相当で16列×2行を転送サイズとして画像の読み出しを行うことが可能である。従って、図36に示すように、各パックワード61~63の上6行分及び各パックワード79~81の下4行分の画像領域に関しては、読み出しを省略することもできる。この例の場合、読み出された48列×22行の画像領域から21列×21行の領域を抽出することによって、トップフィールドの画像領域51を得ることができる。図37,38には、記憶部2からフレームの画像領域53を読み出す例を示している。図37,38において、パックワード61,62,65,66はトップフィールドのパックワードであり、パックワード63,64,67,68はボトムフィールドのパックワードである。また、記憶部2から読み出される画像領域には砂地のハッチングを付している。図37の例において、アクセス制御部4は、パックワード61,63,65,67,62,64,66,68の全領域を記憶部2からこの順に読み出す。この例の場合、読み出された32列×32行の画像領域から9列×9行の領域を抽出することによって、フレームの画像領域53を得ることができる。また、本実施の形態では、記憶部2から画像を読み出す際に、パックワードのサイズ輝度相当で16列×8行よりも小さいサイズ例えば輝度相当で16列×2行を転送サイズとして画像の読み出しを行うことが可能である。従って、図38に示すように、各パックワード61~64の上6行分及び各パックワード65~68の下4行分の画像領域に関しては、読み出しを省略することもできる。この例の場合、読み出された32列×12行の画像領域から9列×9行の領域を抽出することによって、フレームの画像領域53を得ることができる。図39,40には、記憶部2からトップフィールドの画像領域53を読み出す例を示している。図39,40において、パックワード61,62,65,66はトップフィールドのパックワードであり、パックワード63,64,67,68はボトムフィールドのパックワードである。また、記憶部2から読み出される画像領域には砂地のハッチングを付している。図39の例において、アクセス制御部4は、パックワード61,65,62,66の全領域を記憶部2からこの順に読み出す。この例の場合、読み出された32列×16行の画像領域から9列×9行の領域を抽出することによって、トップフィールドの画像領域53を得ることができる。また、本実施の形態では、記憶部2から画像を読み出す際に、パックワードのサイズ輝度相当で16列×8行よりも小さいサイズ例えば輝度相当で16列×2行を転送サイズとして画像の読み出しを行うことが可能である。従って、図40に示すように、各パックワード61,62の上6行分の画像領域に関しては、読み出しを省略することもできる。この例の場合、読み出された32列×10行の画像領域から9列×9行の領域を抽出することによって、トップフィールドの画像領域53を得ることができる。このように本実施の形態に係る画像処理装置1によれば、アクセス制御部4は、画像を記憶部2に格納する際に、当該画像を、それぞれに複数列かつ複数行の画素データを含む複数のパックワード単位画素データ群に分割し、画素空間において列方向に並ぶ少なくとも2個の単位画素データ群を、同一のメモリバンク内の同一のRow単位記憶領域に格納する。従って、列方向水平方向に沿って記憶部2から複数の単位画素データ群を順に読み出す場合には、同一のメモリバンク内の同一の単位記憶領域に格納されている少なくとも2個の単位画素データ群に関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。また、行方向垂直方向に沿って記憶部2から複数の画素データを順に読み出す場合には、各単位画素データ群に含まれる複数行の画素データに関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。また、本実施の形態に係る画像処理装置1によれば、アクセス制御部4は、画素空間において列方向に少なくとも2個かつ行方向に少なくとも2個並ぶ少なくとも4個の単位画素データ群を、同一のメモリバンク内の同一の単位記憶領域に格納する。従って、行方向垂直方向に沿って記憶部2から複数の単位画素データ群を順に読み出す場合には、同一のメモリバンク内の同一の単位記憶領域に格納されている少なくとも2個の単位画素データ群に関しては、メモリバンクの切り換えや単位記憶領域の切り換えを行うことなく、連続してデータを読み出すことが可能となる。また、本実施の形態に係る画像処理装置1によれば、アクセス制御部4は、記憶部2から所望の画像領域を読み出す際に、同一のメモリバンク内の異なる単位記憶領域への連続アクセスが発生しないように、当該画像領域に含まれる複数の単位画素データ群を読み出す。同一のメモリバンク内の異なる単位記憶領域への連続アクセスを回避することにより、プリチャージに伴う待ち時間の発生を回避できるため、読み出しの所要時間を短縮することが可能となる。また、本実施の形態に係る画像処理装置1によれば、アクセス制御部4は、記憶部2から所望の画像領域を読み出す際に、同一のメモリバンク内の同一の単位記憶領域への連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出す。同一のメモリバンク内の同一の単位記憶領域へ連続アクセスすることにより、再度のプリチャージは不要となるため、プリチャージに伴う待ち時間の発生を回避することが可能となる。また、本実施の形態に係る画像処理装置1によれば、アクセス制御部4は、記憶部3から所望の画像領域を読み出す際に、異なるメモリバンクへの連続アクセスによって、当該画像領域に含まれる複数の単位画素データ群を読み出す。あるメモリバンクにアクセスしている間に、次のメモリバンクに関するプリチャージを行うことができるため、プリチャージに伴う待ち時間の発生を回避することが可能となる。また、本実施の形態に係る画像処理装置1によれば、アクセス制御部4は、マクロブロックを、当該マクロブロック内の偶数行の画素データを集めたトップフィールドのパックワード第1の単位画素データ群と、当該マクロブロック内の奇数行の画素データを集めたボトムフィールドのパックワード第2の単位画素データ群とに分割する。従って、第1及び第2の単位画素データ群の双方を読み出すことにより、フレーム画像を記憶部2から画像処理部5に読み出すことが可能となり、また、第1及び第2の単位画素データ群の一方を読み出すことにより、フィールド画像を記憶部2から画像処理部5に読み出すことが可能となる。また、本実施の形態に係る画像処理装置1によれば、アクセス制御部4は、マクロブロックペアを、アップマクロブロック内の偶数行の画素データを集めた第1の単位画素データ群と、アップマクロブロック内の奇数行の画素データを集めた第2の単位画素データ群と、ダウンマクロブロック内の偶数行の画素データを集めた第3の単位画素データ群と、ダウンマクロブロック内の奇数行の画素データを集めた第4の単位画素データ群とに分割する。従って、第1~第4の単位画素データ群の全てを読み出すことにより、マクロブロックペアのフレーム画像を記憶部2から画像処理部5に読み出すことが可能となり、また、第1及び第3の単位画素データ群、又は第2及び第4の単位画素データ群を読み出すことにより、マクロブロックペアのフィールド画像を記憶部2から画像処理部5に読み出すことが可能となる。また、本実施の形態に係る画像処理装置1によれば、単位画素データ群には、輝度データ及び色差データの双方が含まれる。従って、輝度データと色差データとが異なるメモリバンクに格納されている場合と比較すると、対応する輝度データと色差データとを簡易に読み出すことが可能となる。また、本実施の形態に係る画像処理装置1によれば、アクセス制御部4は、記憶部2へ画像を書き込む際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の書き込みを行うことが可能である。単位画素データ群のサイズと等しいサイズを転送サイズとすることにより、単位画素データ群を一回のデータ転送によって画像処理部5から記憶部2に書き込むことが可能となる。また、本実施の形態に係る画像処理装置1によれば、アクセス制御部4は、記憶部2へ画像を書き込む際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の書き込みを行うことが可能である。単位画素データ群のサイズよりも小さいサイズを転送サイズとすることにより、単位画素データ群を複数回のデータ転送によって画像処理部5から記憶部2に書き込むことが可能となる。また、本実施の形態に係る画像処理装置1によれば、アクセス制御部4は、記憶部2から画像を読み出す際に、単位画素データ群のサイズと等しいサイズを転送サイズとして画像の読み出しを行うことが可能である。単位画素データ群のサイズと等しいサイズを転送サイズとすることにより、単位画素データ群を一回のデータ転送によって記憶部2から画像処理部5に読み出すことが可能となる。また、本実施の形態に係る画像処理装置1によれば、アクセス制御部4は、記憶部2から画像を読み出す際に、単位画素データ群のサイズよりも小さいサイズを転送サイズとして画像の読み出しを行うことが可能である。単位画素データ群のサイズよりも小さいサイズを転送サイズとすることにより、記憶部2から画像処理部5への不要なデータ転送を回避することが可能となる。また、本実施の形態に係る画像処理装置1によれば、アドレス設定部6は、画素空間内における単位画素データ群の位置座標に基づいて、記憶部2が有する複数のメモリバンクのうち、各単位画素データ群を格納すべきメモリバンクを設定する。従って、各単位画素データ群を適切なメモリバンクに格納することが可能となる。また、本実施の形態に係る画像処理装置1によれば、アドレス設定部6は、水平サイズが2のべき乗でない画像に関するアドレス設定を、水平サイズが2のべき乗である画像に対応する演算モデルを用いて実行する。従って、記憶部2内において各単位画素データ群を格納する物理アドレスを演算によって設定するにあたり、乗算器が不要となるため、演算回路の回路規模を削減することが可能となる。"