一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し回路であって、前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消する同期部と、前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行うシンドローム生成部と、を備える情報読み出し回路。前記情報記録媒体から読み出した情報に同期ずれが発生した場合に、同期処理メモリを用いて前記読み出した情報の位置情報検出結果に基づいて定まる格納エリアへの書き込みを行うことにより同期補正を行う同期処理メモリ制御部、をさらに備える請求項1記載の情報読み出し回路。前記情報記録媒体に記録された情報は、行方向のデータに対してPIパリティが付加され、列方向のデータに対してPOパリティが付加されている、請求項2記載の情報読み出し回路。前記シンドローム生成部は、前記行方向のデータのシンドローム計算結果であるPIシンドロームを生成するのと同時に、前記列方向のデータのシンドローム計算結果であるPOシンドロームをも生成する、請求項3記載の情報読み出し回路。前記同期処理メモリに記録されたデータを読み出し、前記読み出したデータから前記PIパリティ及びPOパリティを除くデータを前記データバッファへ記録する、データバッファ制御部と、をさらに備える請求項3又は4に記載の情報読み出し回路。前記同期処理メモリにおける前記未書き込み部分を検出する未書き込み領域検出部と、前記検出された未書き込み部分を含むデータを誤り訂正すると訂正不能となるデータに差し替えるデータ補正回路と、をさらに備える、請求項3乃至5のいずれか1項に記載の情報読み出し回路。前記同期処理メモリは、リングバッファであり、前記同期部を用いて前記同期ずれが解消されることにより、前記同期処理メモリへ前記情報が書込まれる領域を示す書き込みアドレスと、前記同期処理メモリから前記情報が読み出される領域を示す読み出しアドレスとの遅延関係が予め定められた遅延関係と比較してずれた場合に、前記同期処理メモリから前記情報を読み出す読出しタイミングを制御する、タイミング制御部をさらに備える、請求項3乃至6のいずれか1項に記載の情報読み出し回路。前記タイミング制御部は、前記書込みアドレスと前記読み出しアドレスとの遅延関係が、前記書込みアドレスが前記読み出しアドレスに追いつく方向にずれた時は前記同期処理メモリから前記情報を読み出すタイミングを現在の読出しタイミングよりも早め、前記読み出しアドレスが前記書込みアドレスに追いつく方向にずれた時は、前記同期処理メモリから前記情報を読み出すタイミングを現在の読出しタイミングよりも遅くする、請求項7記載の情報読み出し回路。請求項1乃至8のいずれか1項に記載の情報読み出し回路と、前記情報読み出し回路において生成されたシンドロームを用いて、前記情報読み出し回路において読み出された情報の誤り訂正を行う誤り訂正回路と、を備える情報再生装置。前記情報読み出し回路において生成されたシンドロームは、行方向のデータのシンドローム計算結果であるPIシンドロームと、列方向のデータのシンドローム計算結果であるPOシンドロームであり、前記誤り訂正回路は、前記PIシンドロームを用いて前記行方向のデータの誤り訂正を行い、当該行方向のデータの誤り訂正後も誤りが存在する場合、当該行方向のデータを消失とし、前記POシンドロームを用いて消失訂正を行う、請求項9記載の情報再生装置。一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し方法であって、前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消し、前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行う情報読み出し方法。前記情報記録媒体から読み出した情報に同期ずれが発生した場合に、同期処理メモリを用いて前記読み出した情報の位置情報検出結果に基づいて定まる格納エリアへの書き込みを行うことにより同期補正を行う、請求項11記載の情報読み出し方法。前記情報記録媒体に記録された情報は、行方向のデータに対してPIパリティが付加され、列方向のデータに対してPOパリティが付加されている、請求項12記載の情報読み出し方法。前記シンドローム生成を行う際に、前記行方向のデータのシンドローム計算結果であるPIシンドロームを生成するのと同時に、前記列方向のデータのシンドローム計算結果であるPOシンドロームをも生成する、請求項13記載の情報読み出し方法。前記同期処理メモリに記録された情報を読み出して、前記読み出した情報を前記データバッファへ出力する際に、前記同期処理メモリに記録されデータを読み出し、前記読み出したデータから前記PIパリティ及びPOパリティを除くデータを前記データバッファへ記録する、請求項13又は14に記載の情報読み出し方法。前記同期ずれを解消する際に、前記同期処理メモリにおける前記未書き込み部分を検出し、前記検出された未書き込み部分を含むデータを誤り訂正すると訂正不能となるデータに差し替える請求項13乃至15のいずれか1項に記載の情報読み出し方法。前記同期処理メモリは、リングバッファであり、前記同期ずれが解消されることにより、前記同期処理メモリへ前記情報が書込まれる領域を示す書き込みアドレスと、前記同期処理メモリから前記情報が読み出される領域を示す読み出しアドレスとの遅延関係が予め定められた遅延関係と比較してずれた場合に、前記同期処理メモリから前記情報を読み出す読出しタイミングを制御する、請求項13乃至16のいずれか1項に記載の情報読み出し回路。前記読み出しタイミングを制御する際に、前記書込みアドレスと前記読み出しアドレスとの遅延関係が、前記書込みアドレスが前記読み出しアドレスに追いつく方向にずれた時は前記同期処理メモリから前記情報を読み出すタイミングを現在の読出しタイミングよりも早め、前記読み出しアドレスが前記書込みアドレスに追いつく方向にずれた時は、前記同期処理メモリから前記情報を読み出すタイミングを現在の読出しタイミングよりも遅くする、請求項17記載の情報読み出し方法。光ディスク等を用いた記録再生動作においては、一般的に、データをバッファへ格納した後に、格納されたデータを読み出してPIシンドロームを計算する処理が実行されていた。しかし、処理の高速化に対する要求に応えるために、特許文献2及び3に記載されているように、データをバッファへ格納する処理とPIシンドローム計算処理とを同時に行う構成が用いられている。このような構成において、フレーム欠損が発生した場合に、特許文献1のように欠損が生じた箇所のフレームを転送しない場合には、PIシンドローム計算を行うことができず、以降の誤り訂正処理が正しく実行されない。これに対して、特許文献2及び3においては、欠損箇所に関するデータを0とみなして、PIシンドローム計算を行う。しかし、欠損箇所に関するデータを0と見なすため、PI1行分の欠損が生じればPIシンドローム計算結果は、エラー未発生という状態を示すことになる。つまり、特許文献2及び3に記載されているPIシンドローム計算方法を用いた場合、欠損箇所に関するデータを0と見なすことにより、PI1行分の欠損が生じればPIシンドローム計算結果を用いて、フレーム欠損という情報エラーを検出することができないという問題がある。本発明の第1の態様にかかる情報読み出し回路は、一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し回路であって、前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消する同期部と、前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行うシンドローム生成部と、を備えるものである。このような情報読み出し回路を用いることにより、データバッファへ出力するデータに未書き込み部分が生じた場合においても、当該個所を、誤り訂正をすると訂正不能となるデータを用いてシンドローム生成を行うことができる。そのため、データの未書き込み部分から確実にエラーを検出することができ、このエラー検出情報を用いて誤り訂正を行うことができる。本発明の第2の態様にかかる情報再生装置は、一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し回路であって、前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消する同期部と、前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行うシンドローム生成部と、前記シンドローム生成部において生成されたシンドロームを用いて、前記読み出された情報の誤り訂正を行う誤り訂正回路と、を備えるものである。このような情報再生装置を用いることにより、データバッファへ出力するデータに未書き込み部分が生じた場合においても、当該個所を、誤り訂正をすると訂正不能となるデータを用いてシンドローム生成を行うことができる。そのため、データの未書き込み部分から確実にエラーを検出することができ、このエラー検出情報を用いて誤り訂正を行うことができる。本発明の第3の態様にかかる情報読み出し方法は、一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し方法であって、前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消し、前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行うものである。このような情報読み出し方法を用いることにより、データバッファへ出力するデータに未書き込み部分が生じた場合においても、当該個所を、誤り訂正をすると訂正不能となるデータを用いてシンドローム生成を行うことができる。そのため、データの未書き込み部分から確実にエラーを検出することができ、このエラー検出情報を用いて誤り訂正を行うことができる。本発明により、シンドローム生成を行う際に、フレーム欠損箇所から確実にエラー情報を検出することができる情報読み出し回路、情報再生装置及び情報読み出し方法を提供することができる。実施の形態1以下、図面を参照して本発明の実施の形態について説明する。図1を用いて本発明の実施の形態1にかかる情報再生装置の構成例について説明する。情報再生装置は、光ディスク1に記録されている情報を読み出し、読み出した情報を再生する。情報再生装置は、光ヘッド2と、同期回路3と、復調回路4と、同期処理メモリ制御回路5と、同期処理メモリ10と、データ補正回路11と、データバッファ制御回路12と、データバッファ14と、PIシンドローム生成回路15と、POシンドローム生成回路16と、誤り訂正回路17と、を備えている。同期処理メモリ制御回路5は、書込みアドレス制御回路6と、読出しアドレス制御回路7と、未書き込み領域検出回路8と、読出しタイミング制御回路9と、を有している。また、データバッファ制御回路12は、書き込みアドレス制御回路13を有している。光ディスク1は、例えば、DVDDigitalVersatileDiscや、CDCompactDisc等である。光ディスク1は、音楽データや、映像データ等の各種データを記録している。以下に、光ディスク1として、DVDに記録されている情報を再生するための情報再生装置の構成について説明する。光ヘッド2は、光ディスク1から出力される信号を受け取り、光ディスク1に記録されている情報を読み出す。光ディスク1から出力された信号は、図示しないアナログ回路や、アナログデジタル変換回路、PLLPhaseLockedLoop回路等における再生信号処理を経て、同期回路3及び復調回路4へ出力される。同期回路3は、光ディスク1から読み出す情報に周期的に設定されているSYNCを検出する。SYNCは、図16において説明したように93バイト周期に設定されている。同期回路3は、SYNCを検出し、検出したSYNCを同期処理メモリ制御回路5へ出力する。復調回路4は、光ヘッド2から読み出された情報であって、光ディスク1に変調して記録されていたデータを復調する。例えば、光ディスク1は、1バイトのデータを16ビットに変調して記録している。復調回路4は、復調したデータを同期処理メモリ制御回路5へ出力する。書込みアドレス制御回路6は、同期回路3から出力されたSYNCを用いて1フレームデータを検出し、検出したフレームデータを同期処理メモリ10へ書き込む。SYNCは、1フレーム単位に設定されている。そのため、SYNCを検出することにより、1フレーム単位のデータを検出することができる。ここで、同期処理メモリ10は、リングバッファとする。書込みアドレス制御回路6は、同期処理メモリ10の行アドレスをインクリメントしながらフレームデータを行アドレスに対応する領域に書き込む。書込みアドレス制御回路6は、1つの行アドレスに対して1つのフレームデータを書き込む。フレームデータを書き込まれる行アドレスが、リング領域としての最大行アドレスに到達した場合、書込みアドレス制御回路6は、フレームデータを書き込む行アドレスを最小行アドレスに移動して、繰り返しフレームデータの書き込みを行う。読出しアドレス制御回路7は、同期処理メモリ10に書き込まれたフレームデータを読み出して、データ補正回路11へ出力する。また、読出しタイミング制御回路9は、読出しアドレス制御回路7によってフレームデータが読み出される際に、フレームデータを同期処理メモリ10に対して書き込むタイミングとフレームデータを同期処理メモリ10から読み出すタイミングとの間に追い越しが起きないように制御する。書き込みタイミングと読み出しタイミングとの制御の具体例については、後に詳述する。未書き込み領域検出回路8は、同期回路3において検出したSYNCに同期ずれが発生した場合に、同期処理メモリ10内において未書き込みとなる行アドレスを検出して、その行アドレス情報をデータ補正回路11へ出力する。ここで、同期ずれについて図2を用いて具体的に説明する。図2は、同期ずれが発生した後に、再度SYNCを検出して、再同期する例を示している。同期ずれとは、SYNCを検出するための一定の周期においてSYNCを検出することができなくなる事象である。同期ずれが発生する要因は、例えば、ディスク上のゴミや、記録品質の低下等により、再生信号のPLL同期がはずれる等して、再生クロックと再生データとの関係が乱れたりすることが挙げられる。図2において、0~8は、フレームデータを示している。0~2及び5~8には、それぞれSYNCが設定されている。また、T1~T9は、SYNCを検出するタイミング情報を示す。同期回路3は、T1~T3においてSYNCを正常に検出する。この場合、同期処理メモリ制御回路5は、同期回路3において検出されたSYNCと、復調回路4において復調された復調データとから、フレームデータの抽出を行う。さらに、書込みアドレス制御回路6は、抽出したフレームデータを同期処理メモリ10へ書き込む。T4及びT5のタイミングにおいては、SYNCが検出されていない。この場合においても、同期処理メモリ制御回路5は、本来の周期間隔位置にSYNCはあるものとして復調データから、フレームデータの抽出を行う。さらに、同期処理メモリ制御回路5は、抽出したフレームデータを自走で同期処理メモリ10へ書き込みを行う。自走とは、SYNCを検出しなかった場合においても、SYNCを検出したものとみなして抽出したフレームデータを同期処理メモリ10へ書き込むことを意味する。SYNCが所定の範囲内において所定の回数検出できない場合、SYNCを検出する周期性が崩れたとして、同期回路3は、新たにSYNC検出を開始する。図2においては、2回SYNCが検出できなかった場合に、新たにSYNC検出が開始される。新たにSYNC検出が開始された後、所定の回数SYNCが検出された場合に、正常にSYNCが検出されたと判定して、同期引きこみを行う。同期引き込みとは、SYNCを検出することができず、同期がとれていない状態から、再度同期となる状態にすることである。同期引き込みは、再同期や、再引き込み等と称されることもある。ここでは、T6及びT7においてSYNCが検出されたことにより、同期処理メモリ制御回路5は、SYNCの検出結果に基づいてフレームデータを抽出する。同期処理メモリ制御回路5は、抽出したフレームデータを同期処理メモリ10へ書き込む。また、T8及びT9では、SYNCが正常に検出されており、同期処理メモリ制御回路5は、継続してフレームデータを同期処理メモリ10へ書き込む。続いて、図3を用いて同期ずれが発生した後の同期引き込み動作について説明する。図3Aは、通常の同期状態を示している。一定周期で同期回路3においてSYNCが検出され、同期処理メモリ制御回路5は、フレームデータを抽出している。SYNCに合わせて0第0フレームデータと、1第1フレームデータと、2第2フレームデータと、3第3フレームデータと、4第4フレームデータと、が抽出されている。以下、NNは0以上の整数は、第N番目のフレームデータとする。図3Bは、数バイトの同期進みが発生している状態を示している。図3Bの上段のフレーム構造は、復調回路4から出力される本来のフレームデータであり、図3Bの下段のフレーム構造は、同期処理メモリ制御回路5によって認識されたフレームデータである。以下、図3C~図3Eも同様とする。同期回路3において0のSYNCが検出されなかった場合、同期処理メモリ制御回路5は、認識した0のフレームデータを、自走により同期処理メモリ10へフレームデータを書き込む。さらに、1と認識したフレームデータを自走により同期処理メモリ10へ書き込んでいる最中に、新たにSYNCSY5を検出する。さらに、2と認識したフレームデータを自走により同期処理メモリ10へ書き込んでいる最中に、新たにSYNCSY1を検出することにより、SY1を検出した際のフレームデータが2であると識別し、2を同期処理メモリ10へ書き込む。つまり、図3Bにおいては、SY5及びSY1を検出することにより、同期処理メモリにおけるフレームデータの書き込み位置を示す位置情報を検出し、位置情報検出結果に基づいて定まる格納エリアへの書き込みを行い同期を引き込み直している。自走により同期処理メモリ10へ書き込みを行ったT11の期間は、認識したフレームデータが本来のフレームデータと異なっている。ここで、図3Bは、再引き込みしたフレームデータ2に対して、自走で書き込まれたフレームデータが進んでいるので同期進みと定義する。図3Cは、数バイトの同期遅れが発生している状態を示している。T12の期間は、自走により同期処理メモリ10へ書き込みを行っている期間である。T12の期間に、SY5及びSY1を検出することにより、SY1を検出した際のフレームデータが2であることを識別し、2を同期処理メモリ10へ書き込む。図3Cにおいては、フレームデータ1を書き込んでいる最中に、同期引き込みを行い、フレームデータ2が同期処理メモリ10に書込まれている。自走により同期処理メモリ10へ書き込みを行ったT12の期間は、認識したフレームデータが本来のフレームデータと異なっている。ここで、図3Cは、再引き込みしたフレームデータ2に対して、自走で書き込まれたフレームデータが遅れているため、同期遅れと定義する。図3Dは、1フレーム以上の同期進みが発生している状態を示している。図3Dは、図3Bと同様に同期進みが発生しているが、SY5を検出した時点において自走で書き込まれたフレームデータは2であり、再引き込みされたフレームデータは、1であり、自走のフレームデータが1フレーム進んでいる。図3Eは、1フレーム以上の同期遅れが発生している状態を示している。図3Eは、図3Cと同様に同期遅れが発生しているが、SY5を検出した時点において自走で書き込まれたフレームデータは1であり、再引き込みされたフレームデータは、3であり、自走のフレームデータが1フレーム以上遅れている。図1に戻り、データ補正回路11は、未書き込み領域検出回路8から、未書き込みとなる行アドレス情報を受け取る。データ補正回路11は、同期処理メモリ10から、未書き込みとなる行アドレスから読み出したデータを、誤り訂正すると訂正不能となるデータへの差し替えを行う。或いは、読み出さずに誤り訂正すると訂正不能となるデータの挿入を行う。データ補正回路11は、差し替えを行ったデータをデータバッファ14と、PIシンドローム生成回路15と、POシンドローム生成回路16とへ出力する。データ補正回路11は、未書き込みとなる行アドレス以外から読み出したデータは、差し替えを行うことなく、同期処理メモリ10から読み出したデータを、データバッファ14と、PIシンドローム生成回路15と、POシンドローム生成回路16と、へ出力する。誤り訂正すると訂正不能となるデータとは、PIパリティを用いて誤り検出を行った場合に、誤り訂正することができるデータ量以上の誤りを検出することとなるデータである。例えば、データ補正回路11は、未書き込みとなる行アドレスから読み出したデータを、全て11や、FF等の同じバイト値を有するデータに差し替えてもよい。ここで、全て00のデータに差し替えた場合には、後のPIシンドローム計算においてエラー無しとする結果が導かれるため、差し替えるデータは、00以外のデータにすることが望ましい。また、差し替えるデータは、上記の同じバイト値を有するデータに制限されるものではなく、任意に選択した値のデータであってもよい。ここで、図4を用いて、データ補正回路11が、同期処理メモリ10から読み出したデータの構成について説明する。図4Aは、図3Aの通常同期状態のフレームデータを読み出した状態を示している。同期処理メモリ10は、1行アドレス毎に1フレームデータを格納する。同期処理メモリ10に書込まれたフレームデータは、同期状態が正常なため、0~3のフレームデータが正しく読み出される。図4Bは、図3Bの数バイト同期進みが発生した場合に同期処理メモリ10に書込まれているフレームデータが読み出された状態を示している。0及び1に関してSYNCは検出されず、同期処理メモリ制御回路5は、0及び1と認識したフレームデータを自走で行アドレス0及び1に書き込みを行っている。さらに、1を自走で行アドレス2に書き込みを行っている最中に再引き込みし、2を行アドレス2に書き直している。これにより、行アドレス2の先頭部は上書き部となっている。図4Cは、図3Cの数バイト同期遅れが発生した場合に同期処理メモリ10に書込まれているフレームデータが読み出された状態を示している。0及び1に関してSYNCは検出されず、同期処理メモリ制御回路5は、自走で0及び1と認識して行アドレス0及び1に書き込みを行っている。同期処理メモリ制御回路5が行アドレス1に1を書き込んでいる最中に再引き込みし、2を行アドレス2から書き直している。これにより、行アドレス1の後尾部は未書き込み部となっている。図4Dは、図3Dの1フレーム以上同期進みが発生した場合に同期処理メモリ10に書込まれているフレームデータが読み出された状態を示している。0及び1は、SYNCが検出されず、同期処理メモリ制御回路5は、0及び1と認識したフレームデータを自走で行アドレス0及び1に書き込みを行っている。同期処理メモリ制御回路5が行アドレス2に0を書き込んでいる最中に再引き込みし、真の1を行アドレス1から書き直している。これにより、行アドレス1全体と、行アドレス2の先頭部は上書き部となっている。図4Eは、図3Eの1フレーム以上同期遅れが発生した場合に同期処理メモリ10に書込まれているフレームデータが読み出された状態を示している。0及び1に関してSYNCは検出されず、同期処理メモリ制御回路5は、0及び1と認識したフレームデータを自走で行アドレス0及び1に書き込みを行っている。同期処理メモリ制御回路5が行アドレス1に2を書き込んでいる最中に再引き込みし、真の3を行アドレス3から書き直している。これにより、行アドレス1の後尾部と、行アドレス2の全体とは未書き込み部となっている。同期処理メモリ10は、リングバッファであるため、データ補正回路11は、図4C及び図4Eの未書き込み部からは1周前に書込まれたデータを読み出すことになる。データ補正回路11は、図4C及び図4Eにおいて発生する未書き込み部のデータを差し替えて、データバッファ14、PIシンドローム生成回路15及びPOシンドローム生成回路16へ出力する。図1に戻り、データバッファ制御回路12の書き込みアドレス制御回路13は、同期処理メモリ制御回路5から出力される同期タイミング信号に基づいて、データ補正回路11から出力されたフレームデータをデータバッファ14へ書き込む。さらに、データ補正回路11から出力されたフレームデータがデータバッファへ書込まれるとともに、PIシンドローム生成回路15はPIシンドロームを生成し、POシンドローム生成回路16は、POシンドロームを生成する。誤り訂正回路17は、生成されたPIシンドローム及びPOシンドロームに基づいてデータバッファ14に記録されたフレームデータの誤り訂正を行う。図1の情報再生装置は、同期処理メモリ10から出力されたフレームデータを、データバッファ14へ記録すると同時にPIシンドローム生成回路15及びPOシンドローム生成回路16においてPI及びPOシンドロームの生成を行う。つまり、一旦データバッファ14に記録されたフレームデータを読み出して、PI及びPOシンドロームを生成するのではなく、データ補正回路11から出力されたフレームデータから直接PI及びPOシンドロームを生成する。そのために、PIシンドローム生成回路15及びPOシンドローム生成回路16は、行アドレスの順序に従い、全ての行アドレスのフレームデータを受け取り、PI及びPOシンドロームを生成する必要がある。ここで、図5を用いてデータバッファ14に書込まれたデータを読み出してシンドローム計算及び誤り訂正動作を行う場合について説明し、図6を用いてデータバッファ14にデータを書き込みながらシンドローム計算及び誤り訂正を行う場合について説明する。図5の1は、同期処理メモリから読み出すデータの行アドレスを示している。図5の2は、データバッファ14へ書き込むデータの行アドレスを示している。図5の3は、データバッファ14から読み出すデータの行アドレス及び列アドレスを示している。図5の4は、PI及びPOシンドロームの生成に用いられる行アドレス及び列アドレスを示している。図5の5は、誤り訂正が行われる行アドレス及び列アドレスを示している。また、横方向は時間の経過を示している。はじめに、同期処理メモリ10から第1行のデータを読み出し、データバッファ14へ書き込みを行う。次に、同期処理メモリ10から第2行のデータを読み出して、第2行のデータをデータバッファ14へ書き込むのとあわせて、データバッファ14から第1行のデータを読み出してPIシンドロームを生成する。さらに、同期処理メモリ10から第3行のデータを読み出して、第3行のデータをデータバッファ14へ書き込むのとあわせて、生成された第1行のPIシンドロームに基づいて行方向の誤り訂正以下、PI誤り訂正と称するを行う。このようにして、208行分のデータをデータバッファ14から読み出した後に、第1列のデータをデータバッファ14から読み出して、列方向の誤り訂正以下、PO誤り訂正と称するを行う。続いて、図6について説明を行う。図6の1は、同期処理メモリから読み出すデータの行アドレスを示している。図6の2は、データバッファ14へ書き込むデータの行アドレスを示している。図6の3は、PIシンドロームの生成に用いられる行アドレスを示している。図6の4は、誤り訂正が行われる行アドレス及び列アドレスを示している。図6の5は、POシンドロームの生成に用いられる列アドレスを示している。また、横方向は時間の経過を示している。はじめに、同期処理メモリ10から第1行のデータを読み出して、読み出したデータをデータバッファ14へ書き込むとともに、PIシンドローム生成とPOシンドローム生成とを行う。PIシンドロームは1行分のデータが揃えば生成される。しかし、POシンドロームは、1行で各列1バイトずつの演算しかできないため、208行読み出したところで、POシンドロームは全て生成される。次に、同期処理メモリ10から第2行のデータを読み出すのとあわせて、生成された第1行のシンドロームに基づいてPI誤り訂正を行う。このようにして208行分のPI誤り訂正を行った後、生成されたPOシンドロームを用いて182列分のPO誤り訂正を行う。図5においては、PI及びPOシンドロームを生成するためにデータバッファ14から必ず各行及び各列のデータ読み出し処理が行われる。しかし、図6においては、データバッファ14からの読み出し処理がなく、さらに、POシンドロームが生成された時点において誤りが無い列が存在すれば、その列の誤り訂正処理は不要となる。これにより、演算時間を短縮及び消費電力を削減することができる。ここで、図6のように、データバッファ14への書き込みと同時にPI及びPOシンドロームを生成するためには、フレームデータが既定順通りで、かつ、既定数だけPIシンドローム生成回路15及びPOシンドローム生成回路16に転送される必要がある。このようにしなければ、PI及びPOシンドロームは求められず、以降の誤り訂正処理が正しく実行されない。これに対して、図1の情報再生装置は、図4Eのように未書き込みとなる行アドレスが発生する場合においても、未書き込みとなる行アドレスのフレームデータをデータ補正回路11において差し替えもしくは追加する補正を行う。これにより、PIシンドローム生成回路15及びPOシンドローム生成回路16は、行アドレスの順序に従い、既定数のフレームデータを受け取ることができる。そのため、誤り訂正回路17は、PIシンドローム生成回路15及びPOシンドローム生成回路16から受け取ったシンドローム算出結果を用いて、正しく誤り訂正を行うことができる。また、データ補正回路11は、未書き込みとなる行アドレスのフレームデータを、誤り訂正を行った場合に訂正不能となるデータに差し替えを行う。これにより、未書き込みとなる行アドレスにおけるPIシンドロームを用いた誤り訂正を行ったとしても、誤りがすべて訂正されることはない。そのため、誤り訂正後も誤りが存在する行アドレスのフレームデータを消失とし、PO消失訂正を行うことにより訂正能力を向上させることができる。続いて、図7及び図8を用いて、同期処理メモリ10における書き込み及び読み出し処理について説明する。図7は、リングバッファである同期処理メモリ10の通常動作を示している。1は、同期処理メモリ10に書込まれるフレームデータを示している。2は、フレームデータが書き込まれる行アドレスを示している。3は、フレームデータが読み出される行アドレスを示している。4は、同期処理メモリ10から読み出されるフレームデータを示している。図8についても同様である。同期処理メモリ10は、1フレーム毎に行アドレスを割り当て、同期処理メモリ制御回路5は、割り当てられた行アドレスの中の列アドレスを指定して、1フレーム分のデータを書き込む。同期処理メモリ制御回路5は、SYNCを検出すると1フレームの先頭であると判断し、次の行アドレス内の列アドレス先頭へ書き込みアドレスを移動して、フレームデータの先頭を書き込む。同期処理メモリ10は、同期補正用なので大容量メモリである必要はない。そのため、図7においては、同期処理メモリ10は、8フレームサイズ行アドレス0~7で構成されている例について説明する。図8も同様とする。但し、同期処理メモリ10の容量は、8フレームサイズに制限されない。同期処理メモリ10は、リングバッファであるため、8フレーム分の書き込みが終わったら、最初の行アドレスに戻って書き込みを繰り返す。読み出しは、行アドレスにフレームデータが書き込まれた後、同じ行アドレスに再度フレームデータが書き込まれる前に行われなければならない。そのため、読み出しは、書き込みが行われてから4フレーム経過後に行われるようにする。このようにすることにより、書き込みが読み出しを追い越してしまう、或いは、読み出しが書き込みを追い越してしまう事象を考慮した場合に、最も安定的な書き込みと読み出しとの関係になる。具体的には、行アドレス4に対するデータの書き込みが行われると同時に、事前に書込まれた行アドレス0のデータを読み出すようなタイミングに調整される。このようなタイミングを4フレーム遅延関係と称する。通常は、図7のように、同期処理メモリ10における書き込みと読み出しとが4フレーム遅延の関係を保って繰り返される。しかし、同期が乱れることにより、4フレーム遅延の関係が保たれなくなる。図8を用いて、4フレーム遅延の関係が保たれなくなった場合について説明する。図8は、1フレーム以上の同期遅れが発生した場合の例を示している。通常、同期処理メモリ制御回路5は、一定周期で再生されるSYNCをある範囲内に検出すると、SYNCと判断し、SYNCの後のフレームデータを同期処理メモリ10の行アドレスの先頭へ書き込む。しかし、同期処理メモリ制御回路5は、所定の範囲内にSYNCが検出できないような再生状態のときには、SYNCを検出できなくても、自走で行アドレスに対してフレームデータの書き込みを行う。同期処理メモリ制御回路5は、SYNCを検出できなくても、SYNCは、本来の一定周期で再生されてきているが、検出できなかっただけとみなす。その後、SYNCが一定周期で検出できるようになると、検出したSYNCが正しいSYNC位置であり、SYNCを検出した後のフレームデータが、行アドレスの先頭と再認識してそこから書き込みを行う。図8においては、4まではSYNCが正しく検出され、行アドレス4に書き込みを行っている。しかし、5になった時点において同期ずれが発生し、SYNCが検出されないまま、自走で行アドレス5、6、7、0、1へ書き込みを継続している。ここで、12において同期の再引き込みをし、行アドレスを補正して書き込み直しをしている。同期が復活するためには、SYNCが一定周期で、一定回数検出できた場合に正しいSYNCであると認識する。図8では12において、このような状態になったとする。また、フレーム番号は、前述したようにSY0~SY7の検出順序で認識できる。これにより、再同期時にはフレーム番号として12を認識し、本来12が書込まれる行アドレス4への書き込みを行っている。そのため、行アドレス2及び3への書き込みは行われなかったことになる。つまり、行アドレス2及び3は、未書き込みとなる。未書き込みとなっている行アドレス2及び3には、訂正不能となるデータとして、例えばそれぞれのバイトデータをFFに差し替える。図8の5には、データ補正回路11から出力されたフレームデータを用いて生成したPIシンドロームのエラー検出状態が示されている。ここでは、自走でフレームデータが書き込まれた行アドレス5、6、7、0及び1と、訂正不能となるデータに差し替えられた行アドレス2及び3とにおいて、PIシンドロームエラーが検出されている。ここで、行アドレス2及び3が未書き込みの状態となり、行アドレス4への書き込みを行ったことにより、書き込みと読み出しとの関係が崩れている。再引き込みの時点においては、行アドレス2へ書き込み、行アドレス6のデータを読み出すことが最も安定的な関係であるが、書き込まれる行アドレスが4になったことにより、4フレーム遅延の関係が崩れている。このような場合に、4フレーム遅延関係に戻すよう制御する必要がある。そこで、読出しタイミング制御回路9は、読み出し周期を早めることにより4フレーム遅延関係に戻すように制御する。読出しタイミング制御回路9は、例えば、読み出し回数を多くすることにより、読み出し周期を早めてもよい。同期処理メモリ10は、1フレーム期間、全て書き込み処理、読み出し処理に充てられていなければ、その隙間の時間を使って読み出し数を増やすことができる。例えば、SYNC2バイトの期間等は、同期処理メモリへの書き込み、読み出しは不要である。また、同期処理メモリのビット幅が大きければ大きいほど、1回の処理での書き込み、読み出しのデータ量が増えるため、空き時間も増える。これらの時間を、読み出し回数の増加に充ててもよい。このようにすることにより、4フレーム遅延の状態へ戻すことができる。また、読出しタイミング制御回路9は、再引き込みが行われるまでの同期ずれが発生している期間において、4フレーム遅延関係を保つように読み出しタイミングを制御してもよい。図8においては、同期ずれが発生している期間においては、フレームデータの書き込み時間が通常よりも長くなる例を示している。このような場合、読出しタイミング制御回路9は、4フレーム遅延関係を保つために、同期処理メモリ10からフレームデータを読み出すタイミングを遅らせて、データ補正回路11へ転送するタイミングを遅らせる。このようにすることにより、同期ずれが発生している期間における最も安定的な書き込みと読み出しのタイミングを調整することができる。続いて、図9を用いて本発明の実施の形態1にかかるデータ差し替え処理の流れについて説明する。はじめに、光ヘッド2は、光ディスク1に記録されている情報を読み出すS11。次に、同期回路3は、読み出した情報から、SYNCを検出するS12。同期回路3においてSYNCが検出された場合、同期処理メモリ制御回路5は、SYNC毎にフレームデータを抽出して、同期処理メモリ10へ書き込むS13。次に、データ補正回路11は、同期処理メモリ10に書込まれたフレームデータを読み出し、データバッファ14、PIシンドローム生成回路15及びPOシンドローム生成回路16へ出力するS14。ここで、データ補正回路11は、データバッファ14、PIシンドローム生成回路15及びPOシンドローム生成回路16に対して、実質的に同一のタイミングにフレームデータを出力する。次に、PIシンドローム生成回路15及びPOシンドローム生成回路16は、出力されたフレームデータを用いてPI及びPOシンドローム生成を行うS15。次に、誤り訂正回路17は、生成されたPI及びPOシンドロームに基づいて誤り訂正を行うS16。ステップS12において、同期回路3によってSYNCが検出されなかった場合、同期処理メモリ制御回路5は、自走でフレームデータを同期処理メモリ10へ書き込むS17。次に、同期回路3は、SYNCが検出されず同期ずれが発生した後に、SYNCの再検出処理を実行する。同期回路3は、SYNCの再検出処理において、SYNCを所定回数検出したか否かを判定するS18。SYNCの検出回数は、任意に設定することができる。次に、同期回路3において、SYNCが所定回数検出された場合、同期処理メモリ制御回路5は、同期引き込みを行い、検出されたSYNCに対応するフレームデータを同期処理メモリ10へ書き込むS19。同期回路3において、SYNCが所定回数検出されなかった場合、ステップS17の処理に戻る。次に、未書き込み領域検出回路8は、同期引き込みが行われたことにより、同期処理メモリ10に未書き込み部分が発生しているか否かを判定するS20。未書き込み領域検出回路8によって未書き込み部分があると判定された場合、データ補正回路11は、未書き込み部分を、誤り訂正すると訂正不能となるデータに差し替えるS21。データ補正回路11は、データの差し替えを行った後、ステップS14以降の処理を実行する。また、未書き込み領域検出回路8によって未書き込み部分がないと判定された場合、ステップS21の処理は行われず、ステップS14以降の処理が実行される。以上説明したように、本発明の実施の形態1にかかる情報再生装置を用いることにより、光ディスク等の情報記録媒体から情報を読み出す際に発生した同期ずれが解消された後に、同期処理メモリ10に対して未書き込みとなる領域が発生した場合においても、未書き込みとなる領域のデータを、誤り訂正すると誤り訂正不能となるデータに差し替えることができる。これにより、PI及びPOシンドロームを生成する際に、既定順に既定数のシンドローム生成を行うことができる。そのため、PI及びPOシンドロームを用いた誤り訂正を正常に実施することができる。さらに、未書き込みとなる領域のデータを、誤り訂正不能となるデータに差し替えることにより、該当する行のPI誤り訂正は不能となり、PO訂正において消失とし、PO消失訂正を行うことにより訂正能力を向上させることができる。さらに、同期ずれが解消された後の再引き込み時に発生する同期処理メモリ10へフレームデータを書き込むタイミングと同期処理メモリ10からフレームデータを読み出すタイミングとのずれを、読出しタイミング制御回路9を用いて、読み出しタイミングを制御することにより、書き込みタイミングと読み出しタイミングとを所定の遅延関係、例えば4フレーム遅延関係を保つことができる。さらに、情報再生装置は、データバッファ14に記録されたフレームデータを読み出すことなく、データ補正回路11から出力されたフレームデータを用いてPI及びPOシンドロームを生成する。そのため、データバッファ14には、PIパリティ及びPOパリティを記録する必要はない。これにより、データバッファ14の容量を削減することも可能であり、データバッファ14の低コスト化等を実現することができる。実施の形態2続いて、図10を用いて1フレーム以上の同期遅れが発生した別の例について説明する。図10は、リングバッファである同期処理メモリ10の通常動作を示している。1に示すデータは、同期処理メモリ10に書込まれるフレームデータを示している。2に示すデータは、フレームデータが書き込まれる同期処理メモリ10の行アドレスを示している。3に示すデータは、フレームデータが読み出される同期処理メモリ10の行アドレスを示している。4に示すデータは、同期処理メモリ10から読み出されるフレームデータを示している。図10においては、4まではSYNCが正しく検出され、行アドレス4に書き込みを行っている。しかし、5になった時点において同期ずれが発生し、SYNCが検出されないまま、自走で行アドレス5、6、7、0、1へ書き込みを継続している。さらに、行アドレス2の一部にも書き込みを行っている。ここで、12において同期の再引き込みをし、行アドレスを補正して書き込み直しをしているとする。同期の再引き込みをするためには、SYNCが一定周期で、一定回数検出できた場合に正しいSYNCであると認識する。図10では12において、このような状態になったとする。また、フレーム番号は、前述したようにSY0~SY7の検出順序で認識できる。これにより、同期引き込み時にはフレーム番号は12を認識し、本来12が書込まれる行アドレス4への書き込みを行っている。そのため、行アドレス3への書き込みは行われなかったことになる。さらに、行アドレス2の一部のみ書き込みが行われ、残りの部分は書き込みが行われなかったことになる。行アドレス2への書き込み量が少ない場合、1周前に書込まれた誤り訂正符号語としては数バイトの誤りとなることも考えられる。そのため、誤りが訂正できる範囲内であれば、誤りなしの状態へ訂正することが可能となる。しかし、行アドレス2には、本来のフレームデータの大部分を書き込むことができなかったため、訂正不能となることが望ましい。そこで、データ補正回路11は、1つの行アドレス全体が未書き込みとなっておらず、一部のみが書込まれている状態において、一部のみが書込まれた行アドレスのフレームデータについてもデータの差し替えを行う。差し替えられるデータは、誤り訂正すると訂正不能となるデータである。図10の5には、データ補正回路11から出力されたフレームデータを用いて生成したPIシンドロームのエラー検出状態が示されている。ここでは、自走でフレームデータが書き込まれた行アドレス5、6、7、0及び1と、訂正不能となるデータに差し替えられた行アドレス2及び3とにおいて、PIシンドロームエラーが検出されている。以上説明したように、本発明の実施の形態2にかかるデータ補正回路を用いることにより、1つの行アドレスの一部にフレームデータが書き込まれた場合においても、行アドレス全体のフレームデータの差し替えを行うことができる。そのため、PO消失訂正を行う場合の訂正能力をさらに向上させることができる。実施の形態3続いて、図11を用いて本発明の実施の形態3にかかる同期処理メモリ10における書き込み及び読み出し処理について説明する。図11は、書き継ぎを要因とする同期遅れが発生した例について示している。図11においては、フレームデータ9の途中で書き継ぎが発生したことを示している。一般的には、フレームデータ0から書き継ぎが行われるが、記録が途中で中断され、その続きとして途中から書き継ぎが行われることがある。図11においては、フレームデータ9の途中で書き継ぎが発生したことにより、これまでの同期関係が崩れ、再引き込みが必要となる。ここでは、フレームデータ14において再引き込みし、再引き込みが行われるまでは自走による書き込みが行われている。再引き込みが行われた時点において、フレームデータ14は、本来書き込まれる行アドレス6に書込まれる。そのため、行アドレス4及び5には書き込みが行われず、行アドレス4及び5には、1周前のフレームデータである4及び5が残っている。そのため、データ補正回路11は、行アドレス4及び5のデータを、訂正不能となるデータへ差し替えて出力する。図11の5には、データ補正回路11から出力されたフレームデータを用いて生成したPIシンドロームのエラー検出状態が示されている。ここでは、自走でフレームデータが書き込まれた行アドレス5、6、7、0、1、2及び3と、訂正不能となるデータに差し替えられた行アドレス4及び5とにおいて、PIシンドロームエラーが検出されている。また、再引き込み時点における書き込みタイミング及び読み出しタイミングが、図8及び図10と同様乱れている。そのため、読出しタイミング制御回路9は、図8及び図10と同様に読み出しタイミングを制御する。実施の形態4続いて、図12を用いて本発明の実施の形態4にかかる情報再生装置の構成例について説明する。図12にかかる情報再生装置における同期処理メモリ制御回路5は、書込みアドレス制御回路6と、読出しアドレス制御回路7と、読出しタイミング制御回路9と、データ補正回路21と、未書き込み領域検出回路22と、を有している。図12における情報再生装置は、図1の情報再生装置と比較して、データ補正回路21が、書込みアドレス制御回路6と、同期処理メモリ20との間に配置されている点において異なる。さらに、未書き込み領域検出回路22が、未書き込み部に関する情報を、データ補正回路21へ出力する点が異なる。以下に、図1と異なる点について主に説明する。図1と同一の機能を有する構成要素については、同一符号を付し、説明を省略する。未書き込み領域検出回路22は、同期回路3において検出したSYNCに同期ずれが発生した場合に、同期処理メモリ20内の未書き込みとなる行アドレスを検出する。未書き込み領域検出回路22は、検出した行アドレスに関する情報をデータ補正回路21へ出力する。データ補正回路21は、未書き込み領域検出回路22から受け取った、未書き込みとなる行アドレスにおけるデータを、誤り訂正をすると訂正不能となるデータに差し替えて、同期処理メモリ20へ書き込みを行う。同期処理メモリ20は、書き込まれたデータを、データバッファ14、PIシンドローム生成回路15及びPOシンドローム生成回路16へ出力する。これにより、図1の情報再生装置と同様に、本来であれば未書き込みとなる行アドレスがある場合においても、あらかじめ訂正不能となるフレームデータが同期処理メモリ20に登録される。そのため、同期処理メモリ20からフレームデータを受け取るPIシンドローム生成回路15及びPOシンドローム生成回路16は、既定順に既定数のシンドローム生成を行うことができる。また、図12においては、データ補正回路21を、同期処理メモリ制御回路5内に配置されるように説明したが、データ補正回路21は、同期処理メモリ制御回路5の外部に配置されてもよい。実施の形態5続いて、図13を用いて本発明の実施の形態5にかかる情報再生装置の構成例について説明する。図13における情報再生装置は、図1の情報再生装置と比較して、同期回路30が、SYNC検出に関する情報をデータ補正回路11へ出力している点において異なる。同期回路30は、光ヘッド2から読み出した情報におけるSYNCを検出する。ここで、SYNCを検出できなかった場合に、SYNC未検出情報をデータ補正回路11へ出力する。同期処理メモリ10には、図1における情報再生装置と同様、SYNCが検出されなかった場合においても、SYNCを検出したものとみなして、フレームデータが書き込まれる。データ補正回路11は、同期処理メモリ10からフレームデータを読み出して、データバッファ14、PIシンドローム生成回路15及びPOシンドローム生成回路16へ出力する際に、SYNCが検出されず自走で同期処理メモリ10に書込まれたデータについて、誤り訂正を行うと訂正不能となるデータに差し替える。データの差し替えについて、図14を用いて説明を行う。図14においては、4まではSYNCが正しく検出され、同期処理メモリ10の行アドレス4に書き込みを行っている。しかし、5になった時点において同期ずれが発生し、SYNCが検出されないまま、自走で行アドレス5、6、7、0、1へ書き込みを継続している。そして、12において同期の再引き込みをし、行アドレスを補正して書き込み直しをしている。ここで、データ補正回路11は、同期回路30から出力されるSYNC未検出情報を受け取ることにより、自走で書き込みが行われた行アドレスを認識する。さらに、データ補正回路11は、自走で書き込みが行われた行アドレスのフレームデータを、訂正不能となるデータとして、例えば、FFのバイトデータに差し替えを行う。データ補正回路11は、差し替えを行ったデータをデータバッファ14、PIシンドローム生成回路15及びPOシンドローム生成回路16へ出力する。図14の5には、同期処理メモリ10から読み出したフレームデータを用いて生成したPIシンドロームのエラー検出状態が示されている。訂正不能となるデータに差し替えられた行アドレス5乃至7及び0乃至3において、PIシンドロームエラーが検出されている。以上説明したように、本発明の実施の形態5にかかる情報再生装置は、SYNCを検出することができず同期処理メモリ10に自走で書き込まれたフレームデータについても訂正不能となるデータに差し替えを行う。これにより、SYNCが検出されなかったフレームデータのPI訂正において、誤りが存在して消失とすることにより、PO消失訂正を行う場合の訂正能力を向上させることができる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、1つの誤り訂正符号語を、1フレームで構成してもよく、2フレームで構成してもよい。また、誤り訂正符号語が、フレーム単位で構成されていない場合、その誤り訂正符号語を含むすべての行アドレスのデータを訂正不能となるデータへの差し替えを行ってもよい。また、上述した発明の実施の形態においては、主にDVD等の光ディスクに記録されている情報の読み出しについて説明したが、光ディスクに限らず、情報記録媒体から読み出して同様に同期ずれが生じるシステムであれば、どのようなシステムにも適用することができる。さらに、本発明は、情報記録媒体から再生する情報再生装置に限らず情報伝送経路から受信する情報受信装置においても適用することができる。