"メインCPUとこのメインCPUに接続されたサブCPUとを備えた制御装置において、メインCPUが暴走した場合にメインCPUをリセットして正常化するウォッチドッグタイマ装置をメインCPUに対して設けると共に、メインCPUがサブCPUの作動状態を監視し、サブCPUが暴走した場合にはメインCPUがサブCPUをリセットすることを特徴とする制御装置。上記メインCPUは第1の周波数の監視信号と第2の周波数の監視信号とを所定の時間毎に切り替えてサブCPUに出力する監視信号出力ポートと、サブCPUから出力されるアンサー信号を入力するアンサー信号入力ポートとを備え、サブCPUはメインCPUの信号出力ポートからの信号を入力する監視信号入力ポートと、この監視信号入力ポートから入力される監視信号を解析して上記第1の周波数の監視信号に対応する第1のアンサー信号と第2の周波数の監視信号に対応する第2のアンサー信号とを監視信号の切り替えに同期してメインCPUに出力するアンサー信号出力ポートとを備え、メインCPUは上記アンサー信号入力ポートに入力される2種類のアンサー信号のうちの少なくとも一方からサブCPUが暴走状態であることを検知すると、サブCPUをリセットすることを特徴とする請求項1に記載の制御装置。CPUの暴走を検知して正常な状態に復帰させるために上記WDT回路は有効であるが、複数のCPUを備えた制御装置では、全てのCPUに各々WDT回路を設けたのではコストが高くなると共に制御装置が大型化するという問題が生じる。そこで本発明は、上記の問題点に鑑み、複数のCPUを備えた制御装置であっても各々のCPUにWDT回路を設けることなく、各CPUの暴走を検知して個別にリセットすることのできる制御装置を提供することを課題とする。上記課題を解決するために本発明による制御装置は、メインCPUとこのメインCPUに接続されたサブCPUとを備えた制御装置において、メインCPUが暴走した場合にメインCPUをリセットして正常化するウォッチドッグタイマ装置をメインCPUに対して設けると共に、メインCPUがサブCPUの作動状態を監視し、サブCPUが暴走した場合にはメインCPUがサブCPUをリセットすることを特徴とする。メインCPUをサブCPUで監視することも可能であるが、電源投入後電圧が安定しメインCPUの動作が安定するまでは監視を行わない。そのため、メインCPUについては動作が安定するまではWDT回路によってリセットし続け、動作が安定してからメインCPUによってサブCPUの監視を行う。具体的には、上記メインCPUは第1の周波数の監視信号と第2の周波数の監視信号とを所定の時間毎に切り替えてサブCPUに出力する監視信号出力ポートと、サブCPUから出力されるアンサー信号を入力するアンサー信号入力ポートとを備え、サブCPUはメインCPUの信号出力ポートからの信号を入力する監視信号入力ポートと、この監視信号入力ポートから入力される監視信号を解析して上記第1の周波数の監視信号に対応する第1のアンサー信号と第2の周波数の監視信号に対応する第2のアンサー信号とを監視信号の切り替えに同期してメインCPUに出力するアンサー信号出力ポートとを備え、メインCPUは上記アンサー信号入力ポートに入力される2種類のアンサー信号のうちの少なくとも一方からサブCPUが暴走状態であることを検知すると、サブCPUをリセットするようにしてもよい。メインCPUから監視信号としてハイ/ロー信号を出力してもよいが、メインCPUが暴走してある周波数の監視信号が監視信号として出力され、その周波数がサブCPU側での読み込み周期と同期した場合、そのある周波数での信号をハイ状態、もしくはロー状態と誤検知することが考えられる。そこで、監視信号として第1の周波数の監視信号と第2の周波数の監視信号とを用いて両信号を交互に出力することとした。サブCPU側では第1の周波数の監視信号に対応する第1のアンサー信号と第2の周波数の監視信号に対応する第2のアンサー信号とを監視信号の切り替えに同期してメインCPUに出力するので、そのアンサー信号の出力タイミングおよびアンサー信号の周波数が正常な値から外れればサブCPUが暴走したと判断してサブCPUをリセットすることができる。以上の説明から明らかなように、本発明は、メインCPUはWDT回路で暴走を監視し、他のサブCPUの暴走はメインCPUで監視するようにしたので、サブCPUの個数が多くてもWDT回路は1個でよく、その構成でメインCPUおよび他の全てのサブCPUの暴走を監視することができる。図1を参照して、本図はIHコンロに内蔵され、IHコンロの作動を制御する制御装置の主要部を示している。この作動を制御するためにメインCPU1が設けられている。また、サブCPU2には図示しない複数のタッチセンサが接続されている。そして、サブCPU2は各タッチセンサからの信号から各タッチセンサのオンオフ状態を判断して、そのオンオフ状態をメインCPU1に送信する。また、3はメインCPU1が暴走した際にメインCPU1を強制的にリセットするためのWDT回路である。電源が投入されるとメインCPU1およびサブCPU2は動作を開始するが、動作開始直後は動作が安定しない。そこで、メインCPU1の動作が安定するまでWDT回路3によってメインCPU1をリセットし続ける。メインCPU1にはWDT回路3に対して減算タイマをリセットする信号を出力ポート11から出力するが、メインCPU1の動作が安定するまでこの出力ポート11から信号を出力しないので、WDT回路3からリセット信号が出力され、そのリセット信号がリセットポート12に入力される。なお、メインCPU1の動作が安定すれば出力ポート11から定期的に信号が出力されるので、リセット信号がリセットポート12に入力されなくなる。また、この出力ポート11はオンオフ信号のみを出力する仕様であって、ある周波数の信号を出力しないポートである。これは暴走時に特定の周波数の信号が誤出力されることを防止するためである。13はメインCPU1からリセット信号を出力する出力ポートであり、この出力ポート13から出力されたリセット信号はリセットポート21に入力されサブCPU2がリセットされる。14は監視信号を出力する監視信号出力ポートであり、監視信号はサブCPU2の監視信号入力ポート22に入力される。また、23はアンサー信号を出力するアンサー信号出力ポートであり、そのアンサー信号はアンサー信号入力ポート15に入力される。図2を参照して、監視信号出力ポート14から出力される監視信号は相互に異なる2つの周波数のパルス信号から構成されており、それら2種類の周波数のパルス信号が交互に連続して出力される。本実施の形態ではタイミングT1では第1の周波数のパルス信号が出力され、タイミングT2では第2の周波数のパルス信号が出力される。一方、サブCPU2には、監視信号入力ポート22から入力される信号を解析して上記第1の周波数の監視信号に対応する第1のアンサー信号と第2の周波数の監視信号に対応する第2のアンサー信号とを監視信号の切り替えに同期してメインCPUに出力するようにプログラムされている。本実施の形態では、監視信号と同じ周波数のパルス信号をアンサー信号としてアンサー信号出力ポート23から出力するようにした。すなわち、タイミングT1では第1の周波数のパルス信号がアンサー信号として出力され、タイミングT2では第2の周波数のパルス信号がアンサー信号として出力される。メインCPU1はアンサー信号を解析して、監視信号の切り替え周期とアンサー信号の切り替え周期が同期しており、監視信号の周波数とアンサー信号の周波数とが一致している場合にはサブCPU2は正常に作動しているものと判断する。そして、それ以外の場合には、サブCPU2が暴走したものと判断して上記のようにサブCPU2をリセットする。ところで、上記実施の形態では、アンサー信号として監視信号と同じ周波数のパルス信号を出力したが、必ずしも同じ周波数の信号をアンサー信号として出力する必要は無く、2種類のアンサー信号の周波数が相互に異なっていれば他の周波数の信号をアンサー信号として出力するようにしてもよい。また、タイミングT1,T2のいずれか一方のタイミングではアンサー信号の周波数を0としてパルス信号を出力しないようにしてもよい。なお、サブCPUは1個であったが、1個のメインCPUに対して複数個のサブCPUを接続した制御装置に関しても本発明を適用することができる。なお、本発明は上記した形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更を加えてもかまわない。"