キャリア走行層及びキャリア供給層を含む窒化物半導体積層構造と、前記窒化物半導体積層構造の上方に設けられたソース電極及びドレイン電極と、前記窒化物半導体積層構造の上方の前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、前記ゲート電極と前記ドレイン電極との間に少なくとも一部が設けられたフィールドプレートと、前記窒化物半導体積層構造の上方に形成された複数の絶縁膜とを備え、前記フィールドプレートと前記ドレイン電極との間で前記ゲート電極の近傍よりも前記複数の絶縁膜の界面の数が少なくなっていることを特徴とする化合物半導体装置。前記複数の絶縁膜として、前記窒化物半導体積層構造と前記ゲート電極との間に設けられたゲート絶縁膜と、表面を覆う保護絶縁膜とを備え、前記保護絶縁膜が、前記フィールドプレートと前記ドレイン電極との間で前記窒化物半導体積層構造に接しており、前記ゲート電極の近傍で前記ゲート絶縁膜に接していることを特徴とする、請求項1に記載の化合物半導体装置。前記保護絶縁膜として、複数の保護絶縁膜を備え、前記複数の保護絶縁膜のうち最も上側の保護絶縁膜が、前記フィールドプレートと前記ドレイン電極との間で前記窒化物半導体積層構造に接しており、前記複数の保護絶縁膜のうち最も下側の保護絶縁膜が、前記ゲート電極の近傍で前記ゲート絶縁膜に接していることを特徴とする、請求項2に記載の化合物半導体装置。前記保護絶縁膜として、複数の保護絶縁膜を備え、前記複数の保護絶縁膜のうち最も上側の保護絶縁膜が、前記フィールドプレートと前記ドレイン電極との間で前記ゲート絶縁膜に接しており、前記複数の保護絶縁膜のうち最も下側の保護絶縁膜が、前記ゲート電極の近傍で前記ゲート絶縁膜に接していることを特徴とする、請求項2に記載の化合物半導体装置。キャリア走行層及びキャリア供給層を含む窒化物半導体積層構造と、前記窒化物半導体積層構造の上方に設けられたソース電極及びドレイン電極と、前記窒化物半導体積層構造の上方の前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、前記ゲート電極と前記ドレイン電極との間に少なくとも一部が設けられたフィールドプレートと、前記窒化物半導体積層構造の上方に形成された複数の絶縁膜とを備え、前記複数の絶縁膜のうち、前記フィールドプレートと前記ドレイン電極との間に位置し、前記窒化物半導体積層構造に接する絶縁膜の膜厚が、前記フィールドプレートと前記窒化物半導体積層構造との間に位置する絶縁膜の総膜厚よりも厚くなっていることを特徴とする化合物半導体装置。前記フィールドプレートと前記窒化物半導体積層構造との間に位置する絶縁膜として、前記窒化物半導体積層構造と前記ゲート電極との間に設けられたゲート絶縁膜と、表面を覆う保護絶縁膜とを備えることを特徴とする、請求項5に記載の化合物半導体装置。前記フィールドプレートと前記窒化物半導体積層構造との間に位置する絶縁膜として、前記窒化物半導体積層構造と前記ゲート電極との間に設けられたゲート絶縁膜を備えることを特徴とする、請求項5に記載の化合物半導体装置。前記窒化物半導体積層構造は、さらにキャップ層を含み、前記フィールドプレートと前記ドレイン電極との間で前記ゲート電極の近傍よりも前記キャップ層の膜厚が薄くなっていることを特徴とする、請求項1~7のいずれか1項に記載の化合物半導体装置。前記キャップ層は、前記キャリア供給層の上側に接しており、前記キャリア供給層よりも格子定数の大きい半導体層であることを特徴とする、請求項8に記載の化合物半導体装置。前記キャップ層は、第1半導体層と、前記第1半導体層の上側に接する第2半導体層とを含み、前記第2半導体層は、前記第1半導体層よりも格子定数が大きいことを特徴とする、請求項8に記載の化合物半導体装置。キャリア走行層、キャリア供給層、キャップ層を含む窒化物半導体積層構造と、前記窒化物半導体積層構造の上方に設けられたソース電極及びドレイン電極と、前記窒化物半導体積層構造の上方の前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、前記ゲート電極と前記ドレイン電極との間に少なくとも一部が設けられたフィールドプレートと、前記窒化物半導体積層構造の上方に形成された複数の絶縁膜とを備え、前記フィールドプレートと前記ドレイン電極との間で前記ゲート電極の近傍よりも前記キャップ層の膜厚が薄くなっていることを特徴とする化合物半導体装置。ところで、電力デバイス応用においては、高い破壊耐圧、低いオン抵抗という2つの特性を両立させることが重要となる。これを実現するための方法の一つとして、フィールドプレートを設けることが考えられる。これにより、ゲート電極の端部にかかる電界強度を緩和することができ、耐圧を向上させるとともに、電流コラプスを小さくすることができる。なお、電流コラプスは、高電圧動作時にオン抵抗が増加してドレイン電流が低減してしまう現象である。このため、フィールドプレートを設けることで、電流コラプスを小さくすることができ、即ち、オン抵抗を低くすることができるとともに、耐圧を向上させることができる。また、フィールドプレートを用いたデバイスにおいて、さらに耐圧を向上させるために、ゲート電極又はフィールドプレートとドレイン電極との間隔を増大させることが考えられる。しかしながら、この間隔を増大させると、電流コラプスが大きくなり、オン抵抗が増加してしまう。そこで、オン抵抗が増加しないようにしながら、耐圧を向上させて、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現したい。このため、本化合物半導体装置は、キャリア走行層及びキャリア供給層を含む窒化物半導体積層構造と、窒化物半導体積層構造の上方に設けられたソース電極及びドレイン電極と、窒化物半導体積層構造の上方のソース電極とドレイン電極との間に設けられたゲート電極と、ゲート電極とドレイン電極との間に少なくとも一部が設けられたフィールドプレートと、窒化物半導体積層構造の上方に形成された複数の絶縁膜とを備え、フィールドプレートとドレイン電極との間でゲート電極の近傍よりも複数の絶縁膜の界面の数が少なくなっていることを要件とする。また、本化合物半導体装置は、キャリア走行層及びキャリア供給層を含む窒化物半導体積層構造と、窒化物半導体積層構造の上方に設けられたソース電極及びドレイン電極と、窒化物半導体積層構造の上方のソース電極とドレイン電極との間に設けられたゲート電極と、ゲート電極とドレイン電極との間に少なくとも一部が設けられたフィールドプレートと、窒化物半導体積層構造の上方に形成された複数の絶縁膜とを備え、複数の絶縁膜のうち、フィールドプレートとドレイン電極との間に位置し、窒化物半導体積層構造に接する絶縁膜の膜厚が、フィールドプレートと窒化物半導体積層構造との間に位置する絶縁膜の総膜厚よりも厚くなっていることを要件とする。また、本化合物半導体装置は、キャリア走行層、キャリア供給層、キャップ層を含む窒化物半導体積層構造と、窒化物半導体積層構造の上方に設けられたソース電極及びドレイン電極と、窒化物半導体積層構造の上方のソース電極とドレイン電極との間に設けられたゲート電極と、ゲート電極とドレイン電極との間に少なくとも一部が設けられたフィールドプレートと、窒化物半導体積層構造の上方に形成された複数の絶縁膜とを備え、フィールドプレートとドレイン電極との間でゲート電極の近傍よりもキャップ層の膜厚が薄くなっていることを要件とする。したがって、本化合物半導体装置によれば、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。以下、図面により、本実施形態にかかる化合物半導体装置について説明する。[第1実施形態]第1実施形態にかかる化合物半導体装置について、図1、図2を参照しながら説明する。本実施形態にかかる化合物半導体装置は、ゲート絶縁膜を有するMISMetalInsulatorSemiconductor型トランジスタである。ここでは、窒化物半導体を用いた電界効果トランジスタ、具体的には、窒化ガリウムを用いた高電子移動度トランジスタGaN-HEMTを例に挙げて説明する。本MIS型GaN-HEMTは、図1に示すように、半絶縁性SiC基板1上に、i-GaN電子走行層2、n-AlGaN電子供給層3を含むGaN系半導体積層構造4を備える。つまり、本MIS型GaN-HEMTは、最上層にAlGaN電子供給層3を含むGaN系半導体積層構造4を備える。なお、図1では、二次元電子ガス2DEG;Dimensionalelectrongasを点線で示している。なお、半絶縁性SiC基板1を、SISemiInsulating-SiC基板又は半導体基板という。また、GaN系半導体積層構造4を、窒化物半導体積層構造又は化合物半導体積層構造ともいう。また、i-GaN電子走行層2を、キャリア走行層ともいう。また、n-AlGaN電子供給層3を、キャリア供給層ともいう。また、本MIS型GaN-HEMTは、GaN系半導体積層構造4上に、互いに離れて設けられたソース電極5及びドレイン電極6を備える。また、本MIS型GaN-HEMTは、GaN系半導体積層構造4上のソース電極5とドレイン電極6との間に設けられたゲート電極7を備える。また、本MIS型GaN-HEMTは、ゲート電極7とドレイン電極6との間に設けられたフィールドプレート8を備える。ここでは、フィールドプレート8は、ゲート電極7及びドレイン電極6が延びる方向に沿って、これらの電極に平行に設けられている。なお、フィールドプレート8は、ゲート電極7とドレイン電極6との間に少なくとも一部が設けられていれば良い。例えば、フィールドプレート8は、ゲート電極7の上方まで延びていても良い。また、例えば、フィールドプレート8は、ゲート電極7に連なるひさし状になっていても良い。また、フィールドプレート8は、ソース電極5に接続されていても良いし、ゲート電極7に接続されていても良い。なお、フィールドプレート8を、フィールドプレート電極ともいう。また、本MIS型GaN-HEMTは、GaN系半導体積層構造4上に複数の絶縁膜9、10を備える。ここでは、複数の絶縁膜として、GaN系半導体積層構造4とゲート電極7との間に設けられたゲート絶縁膜9と、表面を覆う保護絶縁膜10とを備える。つまり、GaN系半導体積層構造4の表面は、2つの絶縁膜9、10が積層された構造絶縁膜積層構造によって覆われている。ここで、ゲート絶縁膜9は、GaN系半導体積層構造4の表面を覆っており、ゲート電極7の直下からソース電極5及びドレイン電極6まで延びている。ここでは、ゲート絶縁膜9は、例えばAlO膜酸化アルミニウム膜である。このため、ゲート電極7は、GaN系半導体積層構造4上にゲート絶縁膜9を介して設けられている。また、保護絶縁膜10は、ゲート電極7及びゲート絶縁膜9の表面を覆っており、ゲート電極7の上方からソース電極5及びドレイン電極6まで延びている。ここでは、保護絶縁膜10は、例えばSiN膜窒化シリコン膜である。そして、保護絶縁膜10上にフィールドプレート8が設けられている。つまり、フィールドプレート8は、GaN系半導体積層構造4上にゲート絶縁膜9及び保護絶縁膜10を介して設けられている。なお、保護絶縁膜10を、パッシベーション膜ともいう。特に、本MIS型GaN-HEMTでは、さらに耐圧を向上させるために、ゲート電極7又はフィールドプレート8とドレイン電極6との間隔を大きくしている。この場合、電流コラプスが大きくなり、オン抵抗が増加してしまうことになる。これは、フィールドプレート8とドレイン電極6との間にゲート絶縁膜9及び保護絶縁膜10が延びており、高電圧動作時にこれらの異なる絶縁膜の界面接合界面で電子がトラップされてしまうことに起因していると考えられる。そこで、本MIS型GaN-HEMTでは、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも複数の絶縁膜9、10の界面の数が少なくなっている。なお、複数の絶縁膜の界面の数が少なくなっているとは、複数の絶縁膜の界面がない場合も含むものとする。これにより、高電圧動作時に複数の絶縁膜9、10の界面で電子がトラップされてしまうのを抑制することができる。つまり、高電圧動作時に複数の絶縁膜9、10の界面でのトラップ密度を減少させることができる。ここでは、フィールドプレート8とドレイン電極6との間の一部の領域で、GaN系半導体積層構造4上にゲート絶縁膜9を設けないようにし、保護絶縁膜10がGaN系半導体積層構造4に接するようにしている。つまり、ゲート電極7の近傍では、GaN系半導体積層構造4上にゲート絶縁膜9と保護絶縁膜10とからなる絶縁膜積層構造が設けられているのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、GaN系半導体積層構造4上に保護絶縁膜10のみが設けられている。このため、ゲート電極7の近傍では、絶縁膜の界面があるのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、絶縁膜の界面がない。このように、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも複数の絶縁膜9、10の界面の数が少なくなっている。この場合、保護絶縁膜10は、フィールドプレート8とドレイン電極6との間でGaN系半導体積層構造4に接し、ゲート電極7の近傍でゲート絶縁膜9に接することになる。次に、本実施形態にかかるMIS型GaN-HEMTの製造方法について、図2を参照しながら説明する。まず、図2Aに示すように、半絶縁性SiC基板1上に、例えば有機金属気相成長MOVPE;MetalOrganicVaporPhaseEpitaxy法を用いて、i-GaN電子走行層2、図示しないi-AlGaNスペーサ層、n-AlGaN電子供給層3を順次堆積させて、GaN系半導体積層構造4を形成する。ここでは、i-GaN電子走行層2の厚さは約3μmである。また、i-AlGaNスペーサ層の厚さは、約5nmである。また、n-AlGaN電子供給層3は、厚さが約30nmであり、Siドーピング濃度が例えば約5×1018cm-3である。なお、i-AlGaNスペーサ層は必要に応じて設ければ良い。次に、例えばALDAtomicLayerDeposition法を用いて、GaN系半導体積層構造4の表面上、即ち、n-AlGaN電子供給層3の表面上の全面に、AlO膜ゲート絶縁膜9を形成する。次に、例えばフォトリソグラフィ技術を用いて、ソース電極形成予定領域及びドレイン電極形成予定領域に開口部を有するレジストマスク図示せずを形成する。そして、このレジストマスクを用いて、例えばウェットエッチング又はドライエッチングなどによって、ソース電極形成予定領域及びドレイン電極形成予定領域のAlO膜9を除去する。続いて、例えばフォトリソグラフィ技術及び蒸着リフトオフ技術を用いて、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれのn-AlGaN電子供給層3上に、例えばTa/Alからなるソース電極5及びドレイン電極6を形成する。そして、熱処理を行なって、ソース電極5及びドレイン電極6のオーミック特性を確立する。次に、例えばフォトリソグラフィ技術及び蒸着リフトオフ技術を用いて、ゲート電極形成予定領域のAlO膜9上に、例えばNi/Auからなるゲート電極7を形成する。ここでは、耐圧を向上させるために、ゲート電極7とドレイン電極6との間隔が大きくなるように、ゲート電極7を形成する。次に、例えばフォトリソグラフィ技術を用いて、フィールドプレート形成予定領域とドレイン電極6との間の領域ここでは一部の領域に開口部を有するレジストマスク図示せずを形成する。そして、このレジストマスクを用いて、例えばウェットエッチング又はドライエッチングなどによって、図2Bに示すように、フィールドプレート形成予定領域とドレイン電極6との間の領域のAlO膜9を除去する。続いて、図2Cに示すように、例えばプラズマCVDChemicalVaporDeposition法を用いて、全面にSiNを堆積させてSiN膜保護絶縁膜10を形成する。つまり、ゲート電極7、AlO膜9及びGaN系半導体積層構造4即ち、n-AlGaN電子供給層3の表面を覆うようにSiN膜10を形成する。これにより、GaN系半導体積層構造4の表面は、2つの絶縁膜9、10が積層された絶縁膜積層構造によって覆われる。その後、図2Dに示すように、例えばフォトリソグラフィ技術及び蒸着リフトオフ技術を用いて、ゲート電極7とドレイン電極6との間のSiN膜10上にフィールドプレート8を形成する。これにより、GaN系半導体積層構造4上にゲート絶縁膜9及び保護絶縁膜10を介してフィールドプレート8が形成される。特に、フィールドプレート8とドレイン電極6との間の一部の領域では、GaN系半導体積層構造4上にゲート絶縁膜としてのAlO膜9が設けられておらず、保護絶縁膜としてのSiN膜10がGaN系半導体積層構造4に接している。つまり、ゲート電極7の近傍では、GaN系半導体積層構造4上にAlO膜9とSiN膜10とからなる絶縁膜積層構造が設けられているのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、GaN系半導体積層構造4上にSiN膜10のみが設けられている。このため、ゲート電極7の近傍では、絶縁膜の界面があるのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、絶縁膜の界面がない。このように、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも複数の絶縁膜9、10の界面の数が少なくなっている。これにより、高電圧動作時に複数の絶縁膜9、10の界面で電子がトラップされてしまうのを抑制することができる。この場合、保護絶縁膜10は、フィールドプレート8とドレイン電極6との間でGaN系半導体積層構造4に接し、ゲート電極7の近傍でゲート絶縁膜9に接することになる。このようにして、MIS型GaN-HEMTを製造することができる。したがって、本実施形態にかかる化合物半導体装置によれば、高電圧動作時に複数の絶縁膜9、10の界面で電子がトラップされてしまうのを抑制することができるため、電流コラプスが大きくなり、オン抵抗が増加してしまうのを抑制することができる。つまり、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。このような特性を有する化合物半導体装置は、電力用スイッチングデバイス等に用いるのが好ましい。なお、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜としているが、これらの絶縁膜の材料はこれに限られるものではない。例えば、これらの絶縁膜としては、Ta、Ti、Si、Al、Hf、Zrの酸化物、窒化物又は酸窒化物からなる絶縁膜を用いることができる。また、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜として、GaN系半導体積層構造4上に設ける複数の絶縁膜を、異なる元素からなるものとしているが、これに限られるものではなく、同一の元素からなるものであっても良い。つまり、複数の絶縁膜が同一の元素からなる場合であっても、別の工程で形成されると、異なる元素からなる場合と同様に、複数の絶縁膜の間に界面ができる。このため、複数の絶縁膜が同一の元素からなる場合であっても、複数の絶縁膜の間に界面がある場合があり、このような場合にも、本発明を適用することができる。また、上述の実施形態では、フィールドプレート8とドレイン電極6との間の一部の領域で保護絶縁膜10がGaN系半導体積層構造4に接するようにしているが、これに限られるものではなく、フィールドプレート8とドレイン電極6との間の少なくとも一部の領域で保護絶縁膜10がGaN系半導体積層構造4に接していれば良い。例えば図3Aに示すように、フィールドプレート8とドレイン電極6との間の全部の領域で保護絶縁膜10がGaN系半導体積層構造4に接するようにしても良い。つまり、フィールドプレート8とドレイン電極6との間の全部の領域で、ゲート絶縁膜9を設けずに、保護絶縁膜10のみによってGaN系半導体積層構造4の表面が覆われるようにしても良い。この場合、ゲート絶縁膜9は、ゲート電極7の直下からフィールドプレート8の下方まで延びることになる。また、例えば図3B、図3Cに示すように、保護絶縁膜10がGaN系半導体積層構造4に接している領域、即ち、ゲート絶縁膜9が設けられていない領域が、フィールドプレート8とドレイン電極6との間の領域からフィールドプレート8の下方の領域まで延びていても良い。この場合、ゲート絶縁膜9は、図3Bに示すように、ゲート電極7の直下からフィールドプレートの下方中間位置及びソース電極5まで延びるように設けても良いし、図3Cに示すように、ゲート電極7の直下のみに設けても良い。この場合も、保護絶縁膜10は、フィールドプレート8とドレイン電極6との間でGaN系半導体積層構造4に接しており、ゲート電極7の近傍でゲート絶縁膜9に接していることになる。特に、図3Cに示すように、フィールドプレート8とGaN系半導体積層構造4との間に1つの絶縁膜10だけを設けるようにすると、フィールドプレート8がGaN系半導体積層構造4の表面に近くなる。このため、ゲート電極7の端部にかかる電界強度を緩和する効果が高くなり、より耐圧を向上させることが可能となる。さらに、より耐圧を向上させるために、表面を覆う保護絶縁膜として、複数の保護絶縁膜を設けても良い。例えば図4Dに示すように、複数の保護絶縁膜として、ゲート電極7の上面及び側面のみを覆うAlO膜11、及び、AlO膜11及びGaN系半導体積層構造4の表面を覆うSiN膜10という2つの絶縁膜を設けるようにしても良い。この場合、ゲート絶縁膜としてのAlO膜9は、ゲート電極7の直下及びその近傍領域周辺部のみに設けるようにすれば良い。このように構成されるMIS型GaN-HEMTは、以下のようにして製造することができる。つまり、まず、上述の実施形態の場合と同様に、図4Aに示すように、半絶縁性SiC基板1上に、i-GaN電子走行層2及びn-AlGaN電子供給層3を含むGaN系半導体積層構造4を形成し、全面にAlO膜ゲート絶縁膜9を形成する。その後、上述の実施形態の場合と同様に、図4Bに示すように、ソース電極5、ドレイン電極6、ゲート電極7を形成する。次に、例えばALD法を用いて、全面にAlO膜保護絶縁膜11を形成する。つまり、ゲート電極7とGaN系半導体積層構造4との間でゲート絶縁膜として機能するAlO膜9及びゲート電極7の表面を覆うように、AlO膜11を形成する。次に、例えばフォトリソグラフィ技術を用いて、ゲート電極7の近傍領域以外の全ての領域に開口部を有するレジストマスク図示せずを形成する。そして、このレジストマスクを用いて、例えばウェットエッチング又はドライエッチングなどによって、図4Cに示すように、ゲート電極7の近傍領域以外の全ての領域のAlO膜9、11を除去する。続いて、上述の実施形態の場合と同様に、図4Dに示すように、全面にSiN膜保護絶縁膜10を形成する。つまり、ゲート電極7の表面を覆うAlO膜11及びGaN系半導体積層構造4即ち、n-AlGaN電子供給層3の表面を覆うようにSiN膜10を形成する。これにより、表面を覆う保護絶縁膜として、2つの保護絶縁膜10、11が形成される。その後、上述の実施形態の場合と同様に、ゲート電極7とドレイン電極6との間のSiN膜10上にフィールドプレート8を形成する。これにより、GaN系半導体積層構造4上にSiN膜10を介してフィールドプレート8が形成される。この場合、フィールドプレート8とドレイン電極6との間の領域ここでは全部の領域では、GaN系半導体積層構造4上にゲート絶縁膜としてのAlO膜9は設けられておらず、2つの保護絶縁膜のうち上側の保護絶縁膜としてのSiN膜10がGaN系半導体積層構造4に接している。一方、ゲート電極7の近傍では、2つの保護絶縁膜のうち下側の保護絶縁膜としてのAlO膜11、及び、上側の保護絶縁膜としてのSiN膜10が、ゲート絶縁膜としてのAlO膜9に接している。つまり、ゲート電極7の近傍では、GaN系半導体積層構造4上に絶縁膜積層構造が設けられているのに対し、フィールドプレート8とドレイン電極6との間の領域では、GaN系半導体積層構造4上に1つの絶縁膜10だけが設けられている。このため、ゲート電極7の近傍では、絶縁膜の界面があるのに対し、フィールドプレート8とドレイン電極6との間の領域では、絶縁膜の界面がない。このように、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも複数の絶縁膜9、10、11の界面の数が少なくなっている。これにより、高電圧動作時に複数の絶縁膜9、10、11の界面で電子がトラップされてしまうのを抑制することができる。この場合、2つの保護絶縁膜に含まれる上側の保護絶縁膜10は、フィールドプレート8とドレイン電極6との間でGaN系半導体積層構造4に接し、ゲート電極7の近傍でゲート絶縁膜9に接することになる。このようにして、上述のように構成されるMIS型GaN-HEMTを製造することができる。[第2実施形態]第2実施形態にかかる化合物半導体装置について、図5を参照しながら説明する。本実施形態にかかる化合物半導体装置は、上述の第1実施形態図1参照のものに対し、表面を覆う保護絶縁膜として、複数の保護絶縁膜を備える点が異なる。つまり、本MIS型GaN-HEMTは、図5Dに示すように、保護絶縁膜として、複数の保護絶縁膜10~12を備える。ここでは、複数の保護絶縁膜として、AlO膜11、DLCDiamondLikeCarbon膜12及びSiN膜10という3つの絶縁膜が設けられている。つまり、ゲート絶縁膜としてのAlO膜9上に、保護絶縁膜としてのAlO膜11、DLC膜12、SiN膜10が積層された構造になっている。これにより、耐圧を向上させることができる。特に、保護絶縁膜にDLC膜12が含まれているため、より耐圧絶縁耐圧を向上させることが可能である。このため、GaN系半導体積層構造4の表面は、4つの絶縁膜9~12が積層された構造絶縁膜積層構造によって覆われている。なお、DLC膜12を、アモルファスカーボン膜又は炭素を主成分とするアモルファス膜ともいう。なお、図5では、上述の第1実施形態図1参照と同一のものには同一の符号を付している。この場合、3つの保護絶縁膜のうち下側のAlO膜11は、ゲート電極7の上面及び側面、並びに、ゲート絶縁膜としてのAlO膜9の表面を覆うことになる。また、3つの保護絶縁膜のうち中間のDLC膜12は、下側のAlO膜11の表面を覆うことになる。また、3つの保護絶縁膜のうち上側のSiN膜10は、中間のDLC膜12及びGaN系半導体積層構造4の表面を覆うことになる。また、本MIS型GaN-HEMTでは、3つの保護絶縁膜のうち上側のSiN膜10上にフィールドプレート8が設けられている。つまり、フィールドプレート8は、GaN系半導体積層構造4上にゲート絶縁膜9及び3つの保護絶縁膜10~12を介して設けられている。また、本MIS型GaN-HEMTでは、フィールドプレート8とドレイン電極6との間の一部の領域で、GaN系半導体積層構造4上に、ゲート絶縁膜としてのAlO膜9、3つの保護絶縁膜のうち中間のDLC膜12及び下側のAlO膜11を設けないようにし、3つの保護絶縁膜のうち上側のSiN膜10がGaN系半導体積層構造4に接するようにしている。つまり、ゲート電極7の近傍では、GaN系半導体積層構造4上にゲート絶縁膜9と3つの保護絶縁膜10~12とからなる絶縁膜積層構造が設けられているのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、GaN系半導体積層構造4上に3つの保護絶縁膜のうち上側のSiN膜10のみが設けられている。このため、ゲート電極7の近傍では、絶縁膜の界面があるのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、絶縁膜の界面がない。このように、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも複数の絶縁膜9~12の界面の数が少なくなっている。なお、複数の絶縁膜の界面の数が少なくなっているとは、複数の絶縁膜の界面がない場合も含むものとする。これにより、高電圧動作時に複数の絶縁膜9~12の界面で電子がトラップされてしまうのを抑制することができる。つまり、高電圧動作時に複数の絶縁膜9~12の界面でのトラップ密度を減少させることができる。この場合、複数の保護絶縁膜のうち最も上側のSiN膜10は、フィールドプレート8とドレイン電極6との間でGaN系半導体積層構造4に接し、複数の保護絶縁膜のうち最も下側のAlO膜11は、ゲート電極7の近傍でゲート絶縁膜9に接することになる。次に、本実施形態にかかるMIS型GaN-HEMTの製造方法について説明する。まず、上述の第1実施形態の場合と同様に、図5Aに示すように、半絶縁性SiC基板1上に、i-GaN電子走行層2及びn-AlGaN電子供給層3を含むGaN系半導体積層構造4を形成し、全面にAlO膜ゲート絶縁膜9を形成する。その後、上述の第1実施形態の場合と同様に、ソース電極5、ドレイン電極6、ゲート電極7を形成する。次に、図5Bに示すように、例えばALD法を用いて、全面にAlO膜保護絶縁膜11を形成する。つまり、ゲート電極7とGaN系半導体積層構造4との間でゲート絶縁膜として機能するAlO膜9及びゲート電極7の表面を覆うように、AlO膜11を形成する。次いで、例えばFCAFilteredCathodicArc法を用いて、全面にDLC膜保護絶縁膜12を形成する。つまり、保護絶縁膜としてのAlO膜11の表面を覆うように、DLC膜12を形成する。次に、例えばフォトリソグラフィ技術を用いて、フィールドプレート形成予定領域とドレイン電極6との間の領域ここでは一部の領域に開口部を有するレジストマスク図示せずを形成する。そして、このレジストマスクを用いて、例えばウェットエッチング、ドライエッチング又はイオンミリングなどによって、図5Cに示すように、フィールドプレート形成予定領域とドレイン電極6との間の領域のDLC膜12、AlO膜11、AlO膜9を除去する。続いて、上述の第1実施形態の場合と同様に、図5Dに示すように、例えばプラズマCVD法を用いて、全面にSiN膜保護絶縁膜10を形成する。つまり、DLC膜12及びGaN系半導体積層構造4即ち、n-AlGaN電子供給層3の表面を覆うようにSiN膜10を形成する。これにより、GaN系半導体積層構造4の表面は、4つの絶縁膜9~12が積層された絶縁膜積層構造によって覆われる。その後、上述の第1実施形態の場合と同様に、例えばフォトリソグラフィ技術及び蒸着リフトオフ技術を用いて、ゲート電極7とドレイン電極6との間のSiN膜10上にフィールドプレート8を形成する。これにより、GaN系半導体積層構造4上にゲート絶縁膜9及び3つの保護絶縁膜10~12を介してフィールドプレート8が形成される。このようにして、MIS型GaN-HEMTを製造することができる。なお、その他の詳細は、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。したがって、本実施形態にかかる化合物半導体装置によれば、高電圧動作時に複数の絶縁膜9~12の界面で電子がトラップされてしまうのを抑制することができるため、電流コラプスが大きくなり、オン抵抗が増加してしまうのを抑制することができる。つまり、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。なお、上述の実施形態のものにおいて、上述の第1実施形態の変形例を適用することもできる。つまり、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、下側の保護絶縁膜11をAlO膜とし、上側の保護絶縁膜10をSiN膜としているが、これらの絶縁膜の材料はこれに限られるものではない。例えば、これらの絶縁膜としては、Ta、Ti、Si、Al、Hf、Zrの酸化物、窒化物又は酸窒化物からなる絶縁膜を用いることができる。また、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、下側の保護絶縁膜11をAlO膜とし、上側の保護絶縁膜10をSiN膜とし、これらの絶縁膜を、異なる元素からなるものとしているが、これに限られるものではなく、同一の元素からなるものであっても良い。また、上述の実施形態では、フィールドプレート8とドレイン電極6との間の一部の領域で保護絶縁膜10がGaN系半導体積層構造4に接するようにしているが、これに限られるものではなく、フィールドプレート8とドレイン電極6との間の少なくとも一部の領域で保護絶縁膜10がGaN系半導体積層構造4に接していれば良い。つまり、例えば、フィールドプレート8とドレイン電極6との間の全部の領域で保護絶縁膜10がGaN系半導体積層構造4に接するようにしても良い。また、例えば、保護絶縁膜10がGaN系半導体積層構造4に接している領域、即ち、ゲート絶縁膜9が設けられていない領域が、フィールドプレート8とドレイン電極6との間の領域からフィールドプレート8の下方の領域まで延びていても良い。さらに、例えば、複数の保護絶縁膜のうち、最も下側の保護絶縁膜、又は、最も下側の保護絶縁膜及び中間の保護絶縁膜を、ゲート電極7の上面及び側面のみを覆うように設け、ゲート絶縁膜を、ゲート電極7の直下及びその近傍領域のみに設けるようにしても良い。[第3実施形態]第3実施形態にかかる化合物半導体装置について、図6を参照しながら説明する。本実施形態にかかる化合物半導体装置は、上述の第2実施形態図5参照のものに対し、図6Dに示すように、複数の保護絶縁膜のうち最も上側の保護絶縁膜10が、フィールドプレート8とドレイン電極6との間でゲート絶縁膜9に接している点が異なる。なお、図6では、上述の第2実施形態図5参照と同一のものには同一の符号を付している。つまり、本MIS型GaN-HEMTでは、フィールドプレート8とドレイン電極6との間の一部の領域で、GaN系半導体積層構造4上に、3つの保護絶縁膜のうち中間のDLC膜12及び下側のAlO膜11を設けないようにし、3つの保護絶縁膜のうち上側のSiN膜10がゲート絶縁膜としてのAlO膜9の表面に接するようにしている。つまり、ゲート電極7の近傍では、GaN系半導体積層構造4上にゲート絶縁膜9と3つの保護絶縁膜10~12とからなる絶縁膜積層構造が設けられているのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、GaN系半導体積層構造4上に、ゲート絶縁膜としてのAlO膜9及び3つの保護絶縁膜のうち上側のSiN膜10のみが設けられている。このため、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも複数の絶縁膜9~12の界面の数が少なくなっている。これにより、高電圧動作時に複数の絶縁膜9~12の界面で電子がトラップされてしまうのを抑制することができる。この場合、複数の保護絶縁膜のうち最も上側のSiN膜10は、フィールドプレート8とドレイン電極6との間でゲート絶縁膜9に接し、複数の保護絶縁膜のうち最も下側のAlO膜11は、ゲート電極7の近傍でゲート絶縁膜9に接することになる。次に、本実施形態にかかるMIS型GaN-HEMTの製造方法について説明する。まず、上述の第2実施形態の場合と同様に、図6Aに示すように、半絶縁性SiC基板1上に、i-GaN電子走行層2及びn-AlGaN電子供給層3を含むGaN系半導体積層構造4を形成し、全面にAlO膜ゲート絶縁膜9を形成する。その後、上述の第2実施形態の場合と同様に、ソース電極5、ドレイン電極6、ゲート電極7を形成する。次に、上述の第2実施形態の場合と同様に、図6Bに示すように、AlO膜保護絶縁膜11、DLC膜保護絶縁膜12を形成する。次に、例えばフォトリソグラフィ技術を用いて、フィールドプレート形成予定領域とドレイン電極6との間の領域ここでは一部の領域に開口部を有するレジストマスク図示せずを形成する。そして、このレジストマスクを用いて、例えばウェットエッチング、ドライエッチング又はイオンミリングなどによって、図6Cに示すように、フィールドプレート形成予定領域とドレイン電極6との間の領域のDLC膜12、AlO膜11を除去する。この際、本実施形態では、GaN系半導体積層構造4の表面を覆っているゲート絶縁膜としてのAlO膜9を残すようにしているため、GaN系半導体積層構造4に対してダメージを与えないようにすることができる。なお、ここでは、ゲート絶縁膜としてのAlO膜9を厚さ方向で全部残すようにしているが、これに限られるものではなく、例えば厚さ方向で一部を残すようにしても良い。続いて、上述の第2実施形態の場合と同様に、図6Dに示すように、SiN膜保護絶縁膜10を形成する。つまり、DLC膜12及びゲート絶縁膜としてのAlO膜9の表面を覆うようにSiN膜10を形成する。これにより、GaN系半導体積層構造4の表面は、4つの絶縁膜9~12が積層された絶縁膜積層構造によって覆われる。その後、上述の第2実施形態の場合と同様に、ゲート電極7とドレイン電極6との間のSiN膜10上にフィールドプレート8を形成する。これにより、GaN系半導体積層構造4上にゲート絶縁膜9及び3つの保護絶縁膜10~12を介してフィールドプレート8が形成される。このようにして、MIS型GaN-HEMTを製造することができる。なお、その他の詳細は、上述の第2実施形態の場合と同様であるため、ここでは説明を省略する。したがって、本実施形態にかかる化合物半導体装置によれば、高電圧動作時に複数の絶縁膜9~12の界面で電子がトラップされてしまうのを抑制することができるため、電流コラプスが大きくなり、オン抵抗が増加してしまうのを抑制することができる。つまり、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。なお、上述の実施形態のものにおいて、上述の第2実施形態の場合と同様に、上述の第1実施形態の変形例を適用することもできる。[第4実施形態]第4実施形態にかかる化合物半導体装置について、図7を参照しながら説明する。本実施形態にかかる化合物半導体装置は、上述の第1実施形態図1参照のものに対し、図7Dに示すように、フィールドプレート8が、ゲート電極7と窒化物半導体積層構造4との間でゲート絶縁膜として機能するAlO膜9上に設けられている点が異なる。なお、図7では、上述の第1実施形態図1参照と同一のものには同一の符号を付している。つまり、本MIS型GaN-HEMTでは、ゲート絶縁膜としてのAlO膜9上に、ゲート電極7及びフィールドプレート8が設けられている。そして、ゲート電極7、フィールドプレート8、ゲート絶縁膜9及びGaN系半導体積層構造4の表面が、保護絶縁膜としてのSiN膜10によって覆われている。このため、フィールドプレート8は、GaN系半導体積層構造4上にゲート絶縁膜9を介して設けられている。この場合、フィールドプレート8とGaN系半導体積層構造4との間に1つの絶縁膜9が設けられるだけになり、フィールドプレート8がGaN系半導体積層構造4の表面に近くなる。このため、ゲート電極7の端部にかかる電界強度を緩和する効果が高くなり、より耐圧を向上させることが可能となる。次に、本実施形態にかかるMIS型GaN-HEMTの製造方法について説明する。まず、上述の第1実施形態の場合と同様に、図7Aに示すように、半絶縁性SiC基板1上に、i-GaN電子走行層2及びn-AlGaN電子供給層3を含むGaN系半導体積層構造4を形成し、全面にAlO膜ゲート絶縁膜9を形成する。その後、上述の第1実施形態の場合と同様に、ソース電極5及びドレイン電極6を形成する。次に、例えばフォトリソグラフィ技術及び蒸着リフトオフ技術を用いて、ゲート電極形成予定領域のAlO膜9上に、例えばNi/Auからなるゲート電極7を形成する。また、図7Bに示すように、例えばフォトリソグラフィ技術及び蒸着リフトオフ技術を用いて、ゲート電極7とドレイン電極6との間のAlO膜9上にフィールドプレート8を形成する。これにより、GaN系半導体積層構造4上にゲート絶縁膜9を介してゲート電極7及びフィールドプレート8が形成される。なお、ゲート電極7とフィールドプレート8とが同時に形成するようにすれば、工程を減らすことができ、製造が容易になる。この場合、ゲート電極7とフィールドプレート8とは同一材料同一構造になる。次に、上述の第1実施形態の場合と同様に、例えばフォトリソグラフィ技術を用いて、フィールドプレート8とドレイン電極6との間の領域ここでは一部の領域に開口部を有するレジストマスク図示せずを形成する。そして、このレジストマスクを用いて、例えばウェットエッチング又はドライエッチングなどによって、図7Cに示すように、フィールドプレート8とドレイン電極6との間の領域のAlO膜9を除去する。続いて、上述の第1実施形態の場合と同様に、図7Dに示すように、全面にSiN膜保護絶縁膜10を形成する。つまり、ゲート電極7、フィールドプレート8、AlO膜9及びGaN系半導体積層構造4即ち、n-AlGaN電子供給層3の表面を覆うようにSiN膜10を形成する。このようにして、MIS型GaN-HEMTを製造することができる。この場合、フィールドプレート8とドレイン電極6との間の一部の領域では、GaN系半導体積層構造4上にゲート絶縁膜としてのAlO膜9が設けられておらず、保護絶縁膜としてのSiN膜10がGaN系半導体積層構造4に接している。つまり、ゲート電極7の近傍では、GaN系半導体積層構造4上にAlO膜9とSiN膜10とからなる絶縁膜積層構造が設けられているのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、GaN系半導体積層構造4上にSiN膜10のみが設けられている。このため、ゲート電極7の近傍では、絶縁膜の界面があるのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、絶縁膜の界面がない。このように、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも複数の絶縁膜9、10の界面の数が少なくなっている。これにより、高電圧動作時に複数の絶縁膜9、10の界面で電子がトラップされてしまうのを抑制することができる。この場合、保護絶縁膜10は、フィールドプレート8とドレイン電極6との間でGaN系半導体積層構造4に接し、ゲート電極7の近傍でゲート絶縁膜9に接することになる。なお、その他の詳細は、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。したがって、本実施形態にかかる化合物半導体装置によれば、高電圧動作時に複数の絶縁膜9、10の界面で電子がトラップされてしまうのを抑制することができるため、電流コラプスが大きくなり、オン抵抗が増加してしまうのを抑制することができる。つまり、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。なお、上述の実施形態のものにおいて、上述の第1実施形態の変形例を適用することもできる。つまり、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜としているが、これらの絶縁膜の材料はこれに限られるものではない。例えば、これらの絶縁膜としては、Ta、Ti、Si、Al、Hf、Zrの酸化物、窒化物又は酸窒化物からなる絶縁膜を用いることができる。また、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜として、GaN系半導体積層構造4上に設ける複数の絶縁膜を、異なる元素からなるものとしているが、これに限られるものではなく、同一の元素からなるものであっても良い。また、上述の実施形態では、フィールドプレート8とドレイン電極6との間の一部の領域で保護絶縁膜10がGaN系半導体積層構造4に接するようにしているが、これに限られるものではない。フィールドプレート8とドレイン電極6との間の少なくとも一部の領域で保護絶縁膜10がGaN系半導体積層構造4に接していれば良く、例えば、フィールドプレート8とドレイン電極6との間の全部の領域で保護絶縁膜10がGaN系半導体積層構造4に接していても良い。また、例えば、複数の保護絶縁膜を設け、複数の保護絶縁膜のうち最も上側の保護絶縁膜以外の保護絶縁膜の少なくとも一つを、ゲート電極7の上面及び側面のみを覆うように設け、ゲート絶縁膜を、ゲート電極7の直下及びその近傍領域のみに設けるようにしても良い。また、上述の実施形態では、上述の第1実施形態の変形例として説明しているが、これに限られるものではなく、例えば、上述の第2実施形態、第3実施形態の変形例として構成することもできる。[第5実施形態]第5実施形態にかかる化合物半導体装置について、図8を参照しながら説明する。本実施形態にかかる化合物半導体装置は、上述の第1実施形態図1参照のものに対し、図8Dに示すように、ゲートリセス13が設けられている点が異なる。なお、図8では、上述の第1実施形態図1参照と同一のものには同一の符号を付している。つまり、本MIS型GaN-HEMTでは、ゲート電極7の直下のGaN系半導体積層構造4ここではn-AlGaN電子供給層3にゲートリセス掘り込み構造13が設けられている。これにより、しきい値電圧を高くすることができる。次に、本実施形態にかかるMIS型GaN-HEMTの製造方法について説明する。まず、上述の第1実施形態の場合と同様に、図8Aに示すように、半絶縁性SiC基板1上に、i-GaN電子走行層2及びn-AlGaN電子供給層3を含むGaN系半導体積層構造4を形成する。次に、例えばフォトリソグラフィ技術を用いて、ゲートリセス形成予定領域に開口部を有するレジストマスク図示せずを形成する。そして、このレジストマスクを用いて、例えば塩素系ガスを用いたドライエッチングによって、ゲートリセス形成予定領域のn-AlGaN電子供給層3の一部を除去して、ゲートリセス13を形成する。なお、ここでは、n-AlGaN電子供給層3の厚さ方向の一部を除去するようにしているが、これに限られるものではなく、n-AlGaN電子供給層3の厚さ方向の全部を除去するようにしても良い。次に、上述の第1実施形態の場合と同様に、図8Bに示すように、全面にAlO膜ゲート絶縁膜9を形成した後、ソース電極5、ドレイン電極6、ゲート電極7を形成する。その後、上述の第1実施形態の場合と同様に、図8Cに示すように、フィールドプレート形成予定領域とドレイン電極6との間の領域ここでは一部の領域のAlO膜9を除去する。そして、上述の第1実施形態の場合と同様に、図8Dに示すように、全面にSiN膜保護絶縁膜10を形成した後、ゲート電極7とドレイン電極6との間のSiN膜10上にフィールドプレート8を形成する。このようにして、MIS型GaN-HEMTを製造することができる。なお、その他の詳細は、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。したがって、本実施形態にかかる化合物半導体装置によれば、高電圧動作時に複数の絶縁膜9、10の界面で電子がトラップされてしまうのを抑制することができるため、電流コラプスが大きくなり、オン抵抗が増加してしまうのを抑制することができる。つまり、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。なお、上述の実施形態のものにおいて、上述の第1実施形態の変形例を適用することもできる。つまり、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜としているが、これらの絶縁膜の材料はこれに限られるものではない。例えば、これらの絶縁膜としては、Ta、Ti、Si、Al、Hf、Zrの酸化物、窒化物又は酸窒化物からなる絶縁膜を用いることができる。また、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜として、GaN系半導体積層構造4上に設ける複数の絶縁膜を、異なる元素からなるものとしているが、これに限られるものではなく、同一の元素からなるものであっても良い。また、上述の実施形態では、フィールドプレート8とドレイン電極6との間の一部の領域で保護絶縁膜10がGaN系半導体積層構造4に接するようにしているが、これに限られるものではなく、フィールドプレート8とドレイン電極6との間の少なくとも一部の領域で保護絶縁膜10がGaN系半導体積層構造4に接していれば良い。つまり、例えば、フィールドプレート8とドレイン電極6との間の全部の領域で保護絶縁膜10がGaN系半導体積層構造4に接するようにしても良い。また、例えば、保護絶縁膜10がGaN系半導体積層構造4に接している領域、即ち、ゲート絶縁膜9が設けられていない領域が、フィールドプレート8とドレイン電極6との間の領域からフィールドプレート8の下方の領域まで延びていても良い。さらに、例えば、複数の保護絶縁膜を設け、複数の保護絶縁膜のうち最も上側の保護絶縁膜以外の保護絶縁膜の少なくとも一つを、ゲート電極7の上面及び側面のみを覆うように設け、ゲート絶縁膜を、ゲート電極7の直下及びその近傍領域のみに設けるようにしても良い。また、上述の実施形態では、上述の第1実施形態の変形例として説明しているが、これに限られるものではなく、例えば、上述の第2実施形態、第3実施形態、第4実施形態の変形例として構成することもできる。[第6実施形態]第6実施形態にかかる化合物半導体装置について、図9を参照しながら説明する。本実施形態にかかる化合物半導体装置は、上述の第1実施形態図1参照のものに対し、図9Dに示すように、GaN系半導体積層構造4がキャップ層14を備える点が異なる。なお、図9では、上述の第1実施形態図1参照と同一のものには同一の符号を付している。つまり、本MIS型GaN-HEMTでは、GaN系半導体積層構造4が、さらにキャップ層14を含む。ここでは、キャップ層14は、電子供給層キャリア供給層3の上側に接しており、電子供給層3よりも格子定数の大きい半導体層である。そして、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもキャップ層14の膜厚が薄くなっている。なお、キャップ層の膜厚が薄くなっているとは、キャップ層14の膜厚がゼロの場合、即ち、キャップ層14がない場合も含むものとする。また、キャップ層14を、半導体保護層ともいう。ここでは、GaN系半導体積層構造4の最上層のn-AlGaN電子供給層3上に、キャップ層14として単層のn-GaNキャップ層14Aが設けられている。そして、n-GaNキャップ層14Aは、フィールドプレート8とドレイン電極6との間の一部の領域で除去されている。このように、本MIS型GaN-HEMTは、フィールドプレート8とドレイン電極6との間でGaN系半導体積層構造4が掘り込み構造を有する。このように、フィールドプレート8とドレイン電極6との間の領域で、n-AlGaN電子供給層3よりも格子定数の大きいn-GaNキャップ層14Aを除去することで、この領域の2DEGの濃度、即ち、キャリア濃度を増加させることができる。これにより、さらに電流コラプス現象を抑制することができる。つまり、n-GaNキャップ層14Aが存在すると、ピエゾ分極によるマイナスの固定電荷の影響でバンドが持ち上がり、直下の2DEGの濃度、即ち、キャリア濃度が減少する。一方、半導体表面等にトラップされた電子に比べて2DEGの濃度が高いほど、電子トラップに起因した電流コラプス現象を抑制することができる。そこで、フィールドプレート8とドレイン電極6との間の領域でn-GaNキャップ層14Aを除去し、この領域の2DEGの濃度を増加させることで、さらに電流コラプス現象を抑制するようにしている。ここでは、フィールドプレート8とドレイン電極6との間の一部の領域で、n-GaNキャップ層14A及びゲート絶縁膜9が設けられておらず、保護絶縁膜10がGaN系半導体積層構造4の表面に露出しているn-AlGaN電子供給層3に接している。つまり、ゲート電極7の近傍では、GaN系半導体積層構造4の表面に露出しているn-GaNキャップ層14A上にゲート絶縁膜9と保護絶縁膜10とからなる絶縁膜積層構造が設けられているのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、GaN系半導体積層構造4の表面に露出しているn-AlGaN電子供給層3上に保護絶縁膜10のみが設けられている。このため、ゲート電極7の近傍では、絶縁膜の界面があるのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、絶縁膜の界面がない。このように、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも複数の絶縁膜9、10の界面の数が少なくなっている。この場合、保護絶縁膜10は、フィールドプレート8とドレイン電極6との間でGaN系半導体積層構造4に接し、ゲート電極7の近傍でゲート絶縁膜9に接することになる。次に、本実施形態にかかるMIS型GaN-HEMTの製造方法について説明する。まず、上述の第1実施形態の場合と同様に、図9Aに示すように、半絶縁性SiC基板1上に、例えばMOVPE法を用いて、i-GaN電子走行層2、図示しないi-AlGaNスペーサ層、n-AlGaN電子供給層3を順次堆積させた後、さらに、n-AlGaN電子供給層3上にn-GaNキャップ層14A14を堆積させて、GaN系半導体積層構造4を形成する。ここでは、n-GaNキャップ層14Aは、厚さが約10nmであり、Siドーピング濃度が例えば約5×1018cm-3である。このようにして、半絶縁性SiC基板1上に、i-GaN電子走行層2、n-AlGaN電子供給層3及びn-GaNキャップ層14Aを含むGaN系半導体積層構造4を形成する。次に、上述の第1実施形態の場合と同様に、全面にAlO膜ゲート絶縁膜9を形成する。次いで、上述の第1実施形態の場合と同様に、ソース電極形成予定領域及びドレイン電極形成予定領域に開口部を有するレジストマスク図示せずを形成する。そして、このレジストマスクを用いて、例えばウェットエッチングや弗素系ガス及び塩素系ガスを用いたドライエッチングなどによって、ソース電極形成予定領域及びドレイン電極形成予定領域のAlO膜9及びn-GaNキャップ層14Aを除去する。なお、ここでは、n-GaNキャップ層14Aを厚さ方向で全部除去しているが、これに限られるものではなく、例えば、n-GaNキャップ層14Aを厚さ方向で一部残しても良いし、n-GaNキャップ層14Aを厚さ方向で全部除去し、さらにn-AlGaN電子供給層3を厚さ方向で一部除去しても良い。続いて、上述の第1実施形態の場合と同様に、ソース電極5、ドレイン電極6、ゲート電極7を形成する。次に、上述の第1実施形態の場合と同様に、フィールドプレート形成予定領域とドレイン電極との間の領域ここでは一部の領域に開口部を有するレジストマスク図示せずを形成する。そして、このレジストマスクを用いて、例えばウェットエッチングや弗素系ガス及び塩素系ガスを用いたドライエッチングなどによって、図9B、図9Cに示すように、フィールドプレート形成予定領域とドレイン電極6との間の領域のAlO膜9及びn-GaNキャップ層14Aを除去する。なお、ここでは、n-GaNキャップ層14Aを厚さ方向で全部除去しているが、これに限られるものではなく、例えば、n-GaNキャップ層14Aを厚さ方向で一部残しても良いし、n-GaNキャップ層14Aを厚さ方向で全部除去し、さらにn-AlGaN電子供給層3を厚さ方向で一部除去しても良い。その後、上述の第1実施形態の場合と同様に、図9Dに示すように、全面にSiN膜保護絶縁膜10を形成した後、ゲート電極7とドレイン電極6との間のSiN膜10上にフィールドプレート8を形成する。このようにして、MIS型GaN-HEMTを製造することができる。なお、その他の詳細は、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。したがって、本実施形態にかかる化合物半導体装置によれば、高電圧動作時に複数の絶縁膜9、10の界面で電子がトラップされてしまうのを抑制することができるため、電流コラプスが大きくなり、オン抵抗が増加してしまうのを抑制することができる。つまり、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。なお、上述の実施形態のものにおいて、上述の第1実施形態の変形例を適用することもできる。つまり、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜としているが、これらの絶縁膜の材料はこれに限られるものではない。例えば、これらの絶縁膜としては、Ta、Ti、Si、Al、Hf、Zrの酸化物、窒化物又は酸窒化物からなる絶縁膜を用いることができる。また、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜として、GaN系半導体積層構造4上に設ける複数の絶縁膜を、異なる元素からなるものとしているが、これに限られるものではなく、同一の元素からなるものであっても良い。また、上述の実施形態では、フィールドプレート8とドレイン電極6との間の一部の領域でn-GaNキャップ層14Aを除去し、保護絶縁膜10がGaN系半導体積層構造4の表面、即ち、n-AlGaN電子供給層3の表面に接するようにしているが、これに限られるものではなく、フィールドプレート8とドレイン電極6との間の少なくとも一部の領域でn-GaNキャップ層14Aを除去し、保護絶縁膜10がGaN系半導体積層構造4の表面に接していれば良い。例えば、フィールドプレート8とドレイン電極6との間の全部の領域でn-GaNキャップ層14Aを除去し、保護絶縁膜10がGaN系半導体積層構造4の表面に接するようにしても良い。つまり、フィールドプレート8とドレイン電極6との間の全部の領域を、n-GaNキャップ層14Aが設けられていない領域とし、保護絶縁膜10のみによってGaN系半導体積層構造4の表面が覆われるようにしても良い。また、例えば、保護絶縁膜10がGaN系半導体積層構造4に接している領域、即ち、n-GaNキャップ層14A及びゲート絶縁膜9が設けられていない領域が、フィールドプレート8とドレイン電極6との間の領域からフィールドプレート8の下方の領域まで延びていても良い。さらに、例えば、複数の保護絶縁膜を設け、複数の保護絶縁膜のうち最も上側の保護絶縁膜以外の保護絶縁膜の少なくとも一つを、ゲート電極7の上面及び側面のみを覆うように設け、ゲート絶縁膜9を、ゲート電極7の直下及びその近傍領域のみに設けるようにしても良い。この場合、n-GaNキャップ層14Aは、ゲート電極7の直下及びその近傍領域のみに設けても良いし、フィールドプレート8とドレイン電極6との間の少なくとも一部の領域で除去されたものとしても良い。また、上述の実施形態では、キャップ層14として、単層のn-GaNキャップ層14Aを設け、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもキャップ層1414Aの膜厚が薄くなるようにしているが、これに限られるものではない。例えばGaN系半導体層を積層させた多層構造のキャップ層14を設け、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもキャップ層14の膜厚が薄くなるようにしても良い。例えば図10Dに示すように、キャップ層として、n-GaNキャップ層14B、i-AlNキャップ層14C、n-GaNキャップ層14Dを順に積層した3層構造のキャップ層14を設け、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもキャップ層14の膜厚が薄くなるようにしても良い。ここでは、GaN系半導体積層構造4の最上層のn-AlGaN電子供給層3上に、キャップ層として、n-GaNキャップ層14B、i-AlNキャップ層14C、n-GaNキャップ層14Dを積層した3層構造のキャップ層14が設けられている。そして、上側のn-GaNキャップ層14Dが、フィールドプレート8とドレイン電極6との間の一部の領域で除去されている。また、ここでは、上側のキャップ層をGaN層とし、中間のキャップ層をAlN層とすることで、上側のキャップ層を構成する半導体材料の格子定数が、中間のキャップ層を構成する半導体材料の格子定数よりも大きくなるようにしている。つまり、後述するように、フィールドプレート8とドレイン電極6との間の一部の領域で除去される上側のキャップ層の格子定数を、その下の除去されずに残る中間のキャップ層の格子定数よりも大きくしている。なお、中間のキャップ層、即ち、i-AlNキャップ層14Cを、第1半導体層といい、上側のキャップ層、即ち、n-GaNキャップ層14Dを、第2半導体層ともいう。また、キャップ層は、第1半導体層と、第1半導体層の上側に接する第2半導体層とを含み、第2半導体層は、第1半導体層よりも格子定数が大きければ良い。このように、フィールドプレート8とドレイン電極6との間の領域で、中間のi-AlNキャップ層14Cよりも格子定数の大きい上側のn-GaNキャップ層14Dを除去することで、この領域の二次元電子ガス2DEGの濃度、即ち、キャリア濃度を増加させることができる。これにより、さらに電流コラプス現象を抑制することができる。つまり、上側のn-GaNキャップ層14Dが存在すると、ピエゾ分極によるマイナスの固定電荷の影響でバンドが持ち上がり、直下の2DEGの濃度、即ち、キャリア濃度が減少する。一方、半導体表面等にトラップされた電子に比べて2DEGの濃度が高いほど、電子トラップに起因した電流コラプス現象を抑制することができる。そこで、フィールドプレート8とドレイン電極6との間の領域で上側のn-GaNキャップ層14Dを除去し、この領域の2DEGの濃度を増加させることで、さらに電流コラプス現象を抑制するようにしている。ここでは、フィールドプレート8とドレイン電極6との間の一部の領域で、n-GaNキャップ層14D及びゲート絶縁膜9が設けられておらず、保護絶縁膜10がGaN系半導体積層構造4の表面に露出しているi-AlNキャップ層14Cに接している。つまり、ゲート電極7の近傍では、GaN系半導体積層構造4の表面に露出しているn-GaNキャップ層14D上にゲート絶縁膜9と保護絶縁膜10とからなる絶縁膜積層構造が設けられているのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、GaN系半導体積層構造4の表面に露出しているi-AlNキャップ層14C上に保護絶縁膜10のみが設けられている。このため、ゲート電極7の近傍では、絶縁膜の界面があるのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、絶縁膜の界面がない。このように、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも複数の絶縁膜9、10の界面の数が少なくなっている。この場合、保護絶縁膜10は、フィールドプレート8とドレイン電極6との間でGaN系半導体積層構造4に接し、ゲート電極7の近傍でゲート絶縁膜9に接することになる。なお、ここでは、上側のn-GaNキャップ層14Dは、フィールドプレート8とドレイン電極6との間で除去されているが、これに限られるものではなく、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも膜厚が薄くなっていれば良い。なお、上側のn-GaNキャップ層14D第2半導体層の膜厚が薄くなっているとは、上側のn-GaNキャップ層14D第2半導体層の膜厚がゼロの場合、即ち、キャップ層14がない場合も含むものとする。また、ここでは、フィールドプレート8とドレイン電極6との間で上側のn-GaNキャップ層14Dを除去することで、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもキャップ層14の膜厚が薄くなるようにしているが、これに限られるものではない。例えば、フィールドプレート8とドレイン電極6との間で3層構造のキャップ層14を除去することで、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもキャップ層14の膜厚が薄くなるようにしても良い。つまり、GaN系半導体積層構造4の最上層のn-AlGaN電子供給層3上に、n-GaNキャップ層14B、i-AlNキャップ層14C、n-GaNキャップ層14Dを積層した3層構造のキャップ層14を設け、キャップ層14を、フィールドプレート8とドレイン電極6との間で除去するようにしても良い。この場合、上述の実施形態の場合と同様に、フィールドプレート8とドレイン電極6との間の領域で、n-AlGaN電子供給層3の上側に接しており、n-AlGaN電子供給層3よりも格子定数の大きいn-GaNキャップ層14Bが除去されるため、上述の実施形態の場合と同様の効果がある。なお、下側のキャップ層、即ち、n-GaNキャップ層14Bを、第3半導体層ともいう。また、キャップ層は、第1半導体層と、第1半導体層の上側に接する第2半導体層と、電子供給層3キャリア供給層の上側に接する第3半導体層とを含み、第2半導体層は、第1半導体層よりも格子定数が大きく、第3半導体層は、電子供給層3よりも格子定数が大きければ良い。また、上述の実施形態の変形例の場合と同様に、フィールドプレート8とドレイン電極6との間の領域で、中間のi-AlNキャップ層14Cよりも格子定数の大きい上側のn-GaNキャップ層14Dが除去されるため、上述の実施形態の変形例の場合と同様の効果がある。ところで、上述のような3層構造のキャップ層14を備えるMIS型GaN-HEMTは、以下のようにして製造することができる。つまり、まず、上述の実施形態の場合と同様に、図10Aに示すように、半絶縁性SiC基板1上に、i-GaN電子走行層2、図示しないi-AlGaNスペーサ層、n-AlGaN電子供給層3を順次堆積させた後、さらにn-GaNキャップ層14B、i-AlNキャップ層14C、n-GaNキャップ層14Dを順次堆積させて、GaN系半導体積層構造4を形成する。ここでは、n-GaNキャップ層14Bは、厚さが約10nmであり、Siドーピング濃度が例えば約5×1018cm-3である。また、i-AlNキャップ層14Cの厚さは約2nmである。また、n-GaNキャップ層14Dは、厚さが約10nmであり、Siドーピング濃度が例えば約5×1018cm-3である。このようにして、半絶縁性SiC基板1上に、i-GaN電子走行層2、n-AlGaN電子供給層3、n-GaNキャップ層14B、i-AlNキャップ層14C及びn-GaNキャップ層14Dを含むGaN系半導体積層構造4を形成する。次に、上述の実施形態の場合と同様に、全面にAlO膜ゲート絶縁膜9を形成する。次いで、上述の実施形態の場合と同様に、ソース電極形成予定領域及びドレイン電極形成予定領域に開口部を有するレジストマスク図示せずを形成する。そして、このレジストマスクを用いて、例えばウェットエッチングや弗素系ガス及び塩素系ガスを用いたドライエッチングなどによって、ソース電極形成予定領域及びドレイン電極形成予定領域のAlO膜9、n-GaNキャップ層14D、i-AlNキャップ層14C及びn-GaNキャップ層14Bを除去する。なお、ここでは、下側のn-GaNキャップ層14Bを厚さ方向で全部除去しているが、これに限られるものではなく、例えば、下側のn-GaNキャップ層14Bを厚さ方向で一部残しても良いし、下側のn-GaNキャップ層14Bを厚さ方向で全部除去し、さらにn-AlGaN電子供給層3を厚さ方向で一部除去しても良い。続いて、上述の実施形態の場合と同様に、ソース電極5、ドレイン電極6、ゲート電極7を形成する。次に、上述の実施形態の場合と同様に、フィールドプレート形成予定領域とドレイン電極6との間の領域ここでは一部の領域に開口部を有するレジストマスク図示せずを形成する。そして、このレジストマスクを用いて、例えばウェットエッチングや弗素系ガス及び塩素系ガスを用いたドライエッチングなどによって、図10B、図10Cに示すように、フィールドプレート形成予定領域とドレイン電極6との間の領域のAlO膜9及び上側のn-GaNキャップ層14Dを除去する。なお、ここでは、上側のn-GaNキャップ層14Dを厚さ方向で全部除去しているが、これに限られるものではなく、例えば、上側のn-GaNキャップ層14Dを厚さ方向で一部残しても良いし、上側のn-GaNキャップ層14Dを厚さ方向で全部除去し、さらにi-AlNキャップ層を厚さ方向で一部除去しても良い。その後、上述の実施形態の場合と同様に、図10Dに示すように、全面にSiN膜保護絶縁膜10を形成した後、ゲート電極7とドレイン電極6との間のSiN膜10上にフィールドプレート8を形成する。このようにして、MIS型GaN-HEMTを製造することができる。また、上述の実施形態では、上述の第1実施形態の変形例として説明しているが、これに限られるものではなく、例えば、上述の第2実施形態、第3実施形態、第4実施形態、第5実施形態の変形例として構成することもできる。[第7実施形態]第7実施形態にかかる化合物半導体装置について、図11を参照しながら説明する。本実施形態にかかる化合物半導体装置は、上述の第6実施形態図9参照のものとフィールドプレート8とドレイン電極6との間の領域でゲート電極7の近傍よりもキャップ層14の膜厚が薄くなっている点は同一であるが、この領域のGaN系半導体積層構造4上にもゲート絶縁膜9が設けられている点が異なる。なお、図11では、上述の第6実施形態図9参照と同一のものには同一の符号を付している。つまり、本MIS型GaN-HEMTは、フィールドプレート8とドレイン電極6との間の一部の領域でも、GaN系半導体積層構造4上にゲート絶縁膜9を設け、これがGaN系半導体積層構造4に接するようにしている。つまり、フィールドプレート8とドレイン電極6との間の一部の領域で、n-GaNキャップ層14Aが設けられておらず、ゲート絶縁膜9がGaN系半導体積層構造4の表面に露出しているn-AlGaN電子供給層3に接している。この場合、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも複数の絶縁膜9、10の界面の数が少なくならないが、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもキャップ層14の膜厚が薄くなる。このように、上述の第6実施形態の場合と同様に、フィールドプレート8とドレイン電極6との間の領域で、n-AlGaN電子供給層3の上側に接しており、n-AlGaN電子供給層3よりも格子定数の大きいn-GaNキャップ層14Aを除去することで、この領域の2DEGの濃度、即ち、キャリア濃度を増加させることができる。これにより、電流コラプス現象を抑制することができ、低オン抵抗を実現することができる。このため、本化合物半導体装置は、i-GaN電子走行層2、n-AlGaN電子供給層3及びn-GaNキャップ層14Aを含むGaN系半導体積層構造4と、GaN系半導体積層構造4の上方に設けられたソース電極5、ドレイン電極6及びゲート電極7と、ゲート電極7とドレイン電極6との間に少なくとも一部が設けられたフィールドプレート8と、GaN系半導体積層構造4の上方に形成された複数の絶縁膜9、10とを備え、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもn-GaNキャップ層14A14の膜厚が薄くなっているものとなる。ここで、キャップ層14は、電子供給層キャリア供給層3の上側に接しており、電子供給層3よりも格子定数の大きい半導体層である。次に、本実施形態にかかるMIS型GaN-HEMTの製造方法について説明する。まず、上述の第6実施形態の場合と同様に、図11Aに示すように、半絶縁性SiC基板1上に、例えばMOVPE法を用いて、i-GaN電子走行層2、図示しないi-AlGaNスペーサ層、n-AlGaN電子供給層3、n-GaNキャップ層14Aを順次堆積させて、GaN系半導体積層構造4を形成する。このようにして、半絶縁性SiC基板1上に、i-GaN電子走行層2、n-AlGaN電子供給層3及びn-GaNキャップ層14Aを含むGaN系半導体積層構造4を形成する。次に、フィールドプレート形成予定領域とドレイン電極形成予定領域との間の領域ここでは一部の領域に開口部を有するレジストマスク図示せずを形成する。そして、このレジストマスクを用いて、例えば塩素系ガスを用いたドライエッチングなどによって、フィールドプレート形成予定領域とドレイン電極形成予定領域との間の領域のn-GaNキャップ層14Aを除去する。なお、ここでは、n-GaNキャップ層14Aを厚さ方向で全部除去しているが、これに限られるものではなく、例えば、n-GaNキャップ層14Aを厚さ方向で一部残しても良いし、n-GaNキャップ層14Aを厚さ方向で全部除去し、さらにn-AlGaN電子供給層3を厚さ方向で一部除去しても良い。次に、上述の第6実施形態の場合と同様に、図11Bに示すように、全面にAlO膜ゲート絶縁膜9を形成する。次いで、上述の第6実施形態の場合と同様に、ソース電極形成予定領域及びドレイン電極形成予定領域に開口部を有するレジストマスク図示せずを形成する。そして、このレジストマスクを用いて、例えばウェットエッチングや弗素系ガス及び塩素系ガスを用いたドライエッチングなどによって、図11Cに示すように、ソース電極形成予定領域及びドレイン電極形成予定領域のAlO膜9及びn-GaNキャップ層14Aを除去する。なお、ここでは、n-GaNキャップ層14Aを厚さ方向で全部除去しているが、これに限られるものではなく、例えば、n-GaNキャップ層14Aを厚さ方向で一部残しても良いし、n-GaNキャップ層14Aを厚さ方向で全部除去し、さらにn-AlGaN電子供給層3を厚さ方向で一部除去しても良い。続いて、上述の第6実施形態の場合と同様に、ソース電極5、ドレイン電極6、ゲート電極7を形成する。その後、上述の第6実施形態の場合と同様に、図11Dに示すように、全面にSiN膜保護絶縁膜10を形成した後、ゲート電極7とドレイン電極6との間のSiN膜10上にフィールドプレート8を形成する。このようにして、MIS型GaN-HEMTを製造することができる。なお、その他の詳細は、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。したがって、本実施形態にかかる化合物半導体装置によれば、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。なお、上述の実施形態のものにおいて、上述の第6実施形態の変形例を適用することもできる。つまり、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜としているが、これらの絶縁膜の材料はこれに限られるものではない。例えば、これらの絶縁膜としては、Ta、Ti、Si、Al、Hf、Zrの酸化物、窒化物又は酸窒化物からなる絶縁膜を用いることができる。また、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜として、GaN系半導体積層構造4上に設ける複数の絶縁膜を、異なる元素からなるものとしているが、これに限られるものではなく、同一の元素からなるものであっても良い。また、上述の実施形態では、フィールドプレート8とドレイン電極6との間の一部の領域でn-GaNキャップ層14Aを除去し、ゲート絶縁膜9がGaN系半導体積層構造4の表面、即ち、n-AlGaN電子供給層3の表面に接するようにしているが、これに限られるものではなく、フィールドプレート8とドレイン電極6との間の少なくとも一部の領域でn-GaNキャップ層14Aを除去し、ゲート絶縁膜9がGaN系半導体積層構造4の表面に接していれば良い。例えば、フィールドプレート8とドレイン電極6との間の全部の領域でn-GaNキャップ層14Aを除去し、ゲート絶縁膜9がGaN系半導体積層構造4の表面に接するようにしても良い。つまり、フィールドプレート8とドレイン電極6との間の全部の領域を、n-GaNキャップ層14Aが設けられていない領域とし、ゲート絶縁膜9によってGaN系半導体積層構造4の表面が覆われるようにしても良い。また、例えば、n-GaNキャップ層14Aが設けられていない領域が、フィールドプレート8とドレイン電極6との間の領域からフィールドプレート8の下方の領域まで延びていても良い。また、上述の実施形態では、キャップ層14として、単層のn-GaNキャップ層14Aを設け、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもキャップ層1414Aの膜厚が薄くなるようにしているが、これに限られるものではない。例えばGaN系半導体層を積層させた多層構造のキャップ層14を設け、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもキャップ層14の膜厚が薄くなるようにしても良い。例えば図12Dに示すように、上述の第6実施形態の変形例の場合と同様に、キャップ層14として、n-GaNキャップ層14B、i-AlNキャップ層14C、n-GaNキャップ層14Dを順に積層した3層構造のキャップ層14を設け、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもキャップ層14の膜厚を薄くしても良い。ここでは、GaN系半導体積層構造4の最上層のn-AlGaN電子供給層3上に、キャップ層として、n-GaNキャップ層14B、i-AlNキャップ層14C、n-GaNキャップ層14Dを積層した3層構造のキャップ層14を設け、上側のn-GaNキャップ層14Dを、フィールドプレート8とドレイン電極6との間の一部の領域で除去している。なお、中間のキャップ層、即ち、i-AlNキャップ層14Cを、第1半導体層といい、上側のキャップ層、即ち、n-GaNキャップ層14Dを、第2半導体層ともいう。また、キャップ層は、第1半導体層と、第1半導体層の上側に接する第2半導体層とを含み、第2半導体層は、第1半導体層よりも格子定数が大きければ良い。このように、上述の第6実施形態の変形例の場合と同様に、フィールドプレート8とドレイン電極6との間の領域で、中間のi-AlNキャップ層14Cの上側に接しており、中間のi-AlNキャップ層14Cよりも格子定数の大きい上側のn-GaNキャップ層14Dを除去することで、この領域の二次元電子ガス2DEGの濃度、即ち、キャリア濃度を増加させることができる。これにより、さらに電流コラプス現象を抑制することができる。なお、ここでは、上側のn-GaNキャップ層14Dは、フィールドプレート8とドレイン電極6との間で除去されているが、これに限られるものではなく、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも膜厚が薄くなっていれば良い。なお、上側のn-GaNキャップ層14D第2半導体層の膜厚が薄くなっているとは、上側のn-GaNキャップ層14D第2半導体層の膜厚がゼロの場合、即ち、キャップ層14がない場合も含むものとする。ここでは、フィールドプレート8とドレイン電極6との間の一部の領域で、n-GaNキャップ層14Dが設けられておらず、ゲート絶縁膜9がGaN系半導体積層構造4の表面に露出しているi-AlNキャップ層14Cに接している。この場合、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも複数の絶縁膜9、10の界面の数が少なくならないが、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもキャップ層14の膜厚が薄くなる。具体的には、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも上側のn-GaNキャップ層14D第2半導体層の膜厚が薄くなる。なお、ここでは、フィールドプレート8とドレイン電極6との間で上側のn-GaNキャップ層14Dを除去することで、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもキャップ層14の膜厚が薄くなるようにしているが、これに限られるものではない。例えば、フィールドプレート8とドレイン電極6との間で3層構造のキャップ層14を除去することで、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもキャップ層14の膜厚が薄くなるようにしても良い。つまり、GaN系半導体積層構造4の最上層のn-AlGaN電子供給層3上に、n-GaNキャップ層14B、i-AlNキャップ層14C、n-GaNキャップ層14Dを積層した3層構造のキャップ層14を設け、キャップ層14を、フィールドプレート8とドレイン電極6との間で除去するようにしても良い。この場合、上述の実施形態の場合と同様に、フィールドプレート8とドレイン電極6との間の領域で、n-AlGaN電子供給層3の上側に接しており、n-AlGaN電子供給層3よりも格子定数の大きいn-GaNキャップ層14Bが除去されるため、上述の実施形態の場合と同様の効果がある。なお、下側のキャップ層、即ち、n-GaNキャップ層14Bを、第3半導体層ともいう。また、キャップ層は、第1半導体層と、第1半導体層の上側に接する第2半導体層と、電子供給層3キャリア供給層の上側に接する第3半導体層とを含み、第2半導体層は、第1半導体層よりも格子定数が大きく、第3半導体層は、電子供給層3よりも格子定数が大きければ良い。また、上述の実施形態の変形例の場合と同様に、フィールドプレート8とドレイン電極6との間の領域で、中間のi-AlNキャップ層14Cよりも格子定数の大きい上側のn-GaNキャップ層14Dが除去されるため、上述の実施形態の変形例の場合と同様の効果がある。ところで、上述のような3層構造のキャップ層14を備えるMIS型GaN-HEMTは、以下のようにして製造することができる。つまり、まず、上述の第6実施形態の変形例の場合と同様に、図12Aに示すように、半絶縁性SiC基板1上に、i-GaN電子走行層2、図示しないi-AlGaNスペーサ層、n-AlGaN電子供給層3を順次堆積させた後、さらにn-GaNキャップ層14B、i-AlNキャップ層14C、n-GaNキャップ層14Dを順次堆積させて、GaN系半導体積層構造4を形成する。このようにして、半絶縁性SiC基板1上に、i-GaN電子走行層2、n-AlGaN電子供給層3、n-GaNキャップ層14B、i-AlNキャップ層14C及びn-GaNキャップ層14Dを含むGaN系半導体積層構造4を形成する。次に、上述の実施形態の場合と同様に、フィールドプレート形成予定領域とドレイン電極形成予定領域との間の領域ここでは一部の領域の上側のn-GaNキャップ層14Dを除去する。なお、ここでは、上側のn-GaNキャップ層14Dを厚さ方向で全部除去しているが、これに限られるものではなく、例えば、上側のn-GaNキャップ層14Dを厚さ方向で一部残しても良いし、上側のn-GaNキャップ層14Dを厚さ方向で全部除去し、さらにi-AlNキャップ層14Cを厚さ方向で一部除去しても良い。次に、上述の実施形態の場合と同様に、図12Bに示すように、全面にAlO膜ゲート絶縁膜9を形成する。次いで、上述の第6実施形態の変形例の場合と同様に、図12Cに示すように、ソース電極形成予定領域及びドレイン電極形成予定領域のAlO膜9、n-GaNキャップ層14D、i-AlNキャップ層14C及びn-GaNキャップ層14Bを除去する。続いて、上述の実施形態の場合と同様に、ソース電極5、ドレイン電極6、ゲート電極7を形成する。その後、上述の実施形態の場合と同様に、図12Dに示すように、全面にSiN膜保護絶縁膜10を形成した後、ゲート電極7とドレイン電極6との間のSiN膜10上にフィールドプレート8を形成する。このようにして、MIS型GaN-HEMTを製造することができる。[第8実施形態]第8実施形態にかかる化合物半導体装置について、図13を参照しながら説明する。上述の第1実施形態図1参照では、高電圧動作時に絶縁膜の界面で電子がトラップされるのを抑制するために、絶縁膜の界面の数を少なくしているのに対し、本実施形態では、絶縁膜の界面の位置を窒化物半導体積層構造の表面から遠ざけている点が異なる。このため、本MIS型GaN-HEMTは、図13Dに示すように、複数の絶縁膜として、GaN系半導体積層構造4とゲート電極7との間に設けられたゲート絶縁膜9と、表面を覆う保護絶縁膜10とを備え、さらに、フィールドプレート8とドレイン電極6との間に位置し、GaN系半導体積層構造4に接する絶縁膜15を備える。ここでは、フィールドプレート8とドレイン電極6との間の一部又は全部の領域のGaN系半導体積層構造4とゲート絶縁膜9との間に絶縁膜15をさらに備える。このように、GaN系半導体積層構造4の表面は、ゲート電極7の近傍で2つの絶縁膜9、10が積層された構造によって覆われており、フィールドプレート8とドレイン電極6との間で3つの絶縁膜9、10、15が積層された構造によって覆われている。なお、保護絶縁膜10を、上部絶縁膜ともいう。また、絶縁膜15を、保護絶縁膜又は下部絶縁膜ともいう。また、図13では、上述の第1実施形態図1参照と同一のものには同一の符号を付している。そして、絶縁膜15の膜厚が、ゲート絶縁膜9及び保護絶縁膜10の総膜厚よりも厚くなっている。つまり、フィールドプレート8とドレイン電極6との間に位置し、GaN系半導体積層構造4に接する絶縁膜15の膜厚が、フィールドプレート8とGaN系半導体積層構造4との間に位置する絶縁膜9、10の総膜厚よりも厚くなっている。ここでは、絶縁膜15は、GaN系半導体積層構造4の表面を覆っている。ここでは、絶縁膜15は、例えばSiN膜である。また、ゲート絶縁膜9は、GaN系半導体積層構造4及び絶縁膜15の表面を覆っており、ゲート電極7の直下からソース電極5及びドレイン電極6まで延びている。ここでは、ゲート絶縁膜9は、例えばAlO膜である。また、保護絶縁膜10は、ゲート電極7及びゲート絶縁膜9の表面を覆っており、ゲート電極7の上方からソース電極5及びドレイン電極6まで延びている。ここでは、保護絶縁膜10は、例えばSiN膜である。上述のように、本MIS型GaN-HEMTでは、フィールドプレート8とドレイン電極6との間の一部又は全部の領域のGaN系半導体積層構造4とゲート絶縁膜9との間に絶縁膜15を設けることで、フィールドプレート8とドレイン電極6との間で絶縁膜の界面の位置をGaN系半導体積層構造4の表面から遠ざけている。これにより、高電圧動作時に複数の絶縁膜9、10、15の界面で電子がトラップされてしまうのを抑制することができる。つまり、高電圧動作時に複数の絶縁膜9、10、15の界面でのトラップ密度を減少させることができる。また、複数の絶縁膜9、10、15の界面にトラップされた電子の影響を小さくすることができる。次に、本実施形態にかかるMIS型GaN-HEMTの製造方法について説明する。まず、上述の第1実施形態の場合と同様に、図13Aに示すように、半絶縁性SiC基板1上に、i-GaN電子走行層2、図示しないi-AlGaNスペーサ層、n-AlGaN電子供給層3を順次堆積させて、GaN系半導体積層構造4を形成する。このようにして、半絶縁性SiC基板1上に、i-GaN電子走行層2及びn-AlGaN電子供給層3を含むGaN系半導体積層構造4を形成する。次に、図13Bに示すように、フィールドプレート形成予定領域とドレイン電極形成予定領域との間の領域ここでは一部の領域にSiN膜絶縁膜15を形成する。ここでは、SiN膜15の厚さは約1μmである。つまり、例えばプラズマCVD法によって、全面にSiN膜を形成した後、例えばフォトリソグラフィ技術を用いて、フィールドプレート形成予定領域とドレイン電極形成予定領域との間の領域にレジストマスク図示せずを形成する。そして、このレジストマスクを用いて、例えばウェットエッチング又はドライエッチングなどによって、フィールドプレート形成予定領域とドレイン電極形成予定領域との間の領域以外の領域のSiN膜を除去して、SiN膜15を形成する。次に、上述の第1実施形態の場合と同様に、図13Cに示すように、全面にAlO膜ゲート絶縁膜9を形成する。ここでは、AlO膜9の厚さは約50nmである。次いで、上述の第1実施形態の場合と同様に、ソース電極形成予定領域及びドレイン電極形成予定領域のAlO膜9を除去した後、ソース電極5及びドレイン電極6を形成する。次に、上述の第1実施形態の場合と同様に、ゲート電極形成予定領域のAlO膜9上に、ゲート電極7を形成する。そして、上述の第1実施形態の場合と同様に、図13Dに示すように、全面にSiN膜保護絶縁膜10を形成する。ここでは、SiN膜10の厚さは、約200nmである。その後、ゲート電極7とドレイン電極6との間のSiN膜10上にフィールドプレート8を形成する。このようにして、MIS型GaN-HEMTを製造することができる。なお、その他の詳細は、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。したがって、本実施形態にかかる化合物半導体装置によれば、高電圧動作時に複数の絶縁膜9、10、15の界面で電子がトラップされてしまうのを抑制することができ、また、複数の絶縁膜9、10、15の界面にトラップされた電子の影響を小さくすることができるため、電流コラプスが大きくなり、オン抵抗が増加してしまうのを抑制することができる。つまり、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。なお、上述の実施形態のものにおいて、上述の第1実施形態の変形例を適用することもできる。つまり、上述の実施形態では、絶縁膜15をSiN膜とし、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜としているが、これらの絶縁膜の材料はこれに限られるものではない。例えば、これらの絶縁膜としては、Ta、Ti、Si、Al、Hf、Zrの酸化物、窒化物又は酸窒化物からなる絶縁膜を用いることができる。また、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、絶縁膜15及び保護絶縁膜10をSiN膜として、これらの絶縁膜を、異なる元素からなるものとしているが、これに限られるものではなく、同一の元素からなるものであっても良い。また、上述の実施形態では、フィールドプレート8とGaN系半導体積層構造4との間に位置する絶縁膜として、ゲート絶縁膜9と、保護絶縁膜10とを備えるものとしているが、これに限られるものではない。例えば、フィールドプレート8とGaN系半導体積層構造4との間に位置する絶縁膜として、窒化物半導体積層構造4とゲート電極7との間に設けられるゲート絶縁膜9を備えるものとしても良い。つまり、上述の実施形態のものと、上述の第4実施形態のものとを組み合わせても良い。また、上述の実施形態では、上述の第1実施形態の変形例として説明しているが、これに限られるものではなく、例えば、上述の第2実施形態、第3実施形態、第5実施形態、第6実施形態、第7実施形態の変形例として構成することもできる。[その他]なお、本発明は、上述した各実施形態及び変形例に記載した具体的な構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。例えば、上述の各実施形態及び変形例の化合物半導体装置を構成する化合物半導体積層構造は、上述の各実施形態及び変形例の窒化物半導体積層構造の具体例に限られるものではなく、他の窒化物半導体積層構造であっても良い。例えば、ゲート絶縁膜を有するMIS型トランジスタを構成しうる窒化物半導体積層構造であれば良い。また、例えば窒化物半導体を用いた電界効果トランジスタなどの電界効果トランジスタを構成しうる窒化物半導体積層構造であれば良い。なお、窒化物半導体積層構造を半導体エピタキシャル構造ともいう。また、例えば、上述の各実施形態及び変形例では、SiC基板を用いているが、これに限られるものではなく、例えば、サファイア基板、Si基板、GaAs基板などの半導体基板等の他の基板を用いても良い。また、上述の各実施形態及び変形例では、半絶縁性の基板を用いているが、これに限られるものではなく、例えば、n型導電性やp型導電性の基板を用いても良い。また、例えば、上述の各実施形態及び変形例のソース電極、ドレイン電極及びゲート電極の層構造は、上述の各実施形態及び変形例のソース電極、ドレイン電極及びゲート電極の層構造の具体例に限られるものではなく、他の層構造であっても良い。例えば、上述の各実施形態及び変形例のソース電極、ドレイン電極及びゲート電極の層構造は、単層であっても良いし、多層であっても良い。また、上述の各実施形態及び変形例のソース電極、ドレイン電極及びゲート電極の形成方法についても、一例にすぎず、他のいかなる方法によって形成しても良い。また、例えば、上述の各実施形態及び変形例では、ソース電極及びドレイン電極のオーミック特性を得るために熱処理を行なっているが、これに限られるものではなく、熱処理を行なわなくてもオーミック特性が得られるのであれば、ソース電極及びドレイン電極のオーミック特性を得るための熱処理は行なわなくても良い。また、上述の各実施形態及び変形例では、ゲート電極に熱処理を施していないが、ゲート電極に熱処理を施しても良い。