"計算プラットフォームにおいてメモリのセグメントをプロテクトする方法であって、エラーを示すインタラプトリクエストを傍受するステップと、メモリのプロテクトされた領域として指定されたメモリの第1セグメントが損傷しているか判断するステップと、前記メモリのプロテクトされた領域が損傷しているとき、コードのパリティブロックを用いて前記損傷しているメモリの領域を修復するステップと、前記メモリのプロテクトされた領域を検証したことに応答して、前記インタラプトリクエストに関するエラーを処理するため、前記メモリのプロテクトされた領域に格納されているコードの利用を有効にするインタラプトを生成するステップと、を有する方法。前記メモリのプロテクトされた領域は、前記エラーを処理するためよう指定されたシステムマネージメントモードハンドラを含む、請求項1記載の方法。前記メモリのプロテクトされた領域は、前記メモリのプロテクトされた領域を検証するため、プロテクション機構のみによってアクセス可能である、請求項1記載の方法。前記メモリのプロテクトされた領域に格納されているコードを修復するため、パリティブロックを生成するステップをさらに有する、請求項1記載の方法。前記メモリのプロテクトされた領域の位置を1以上のレジスタに格納し、前記レジスタをロックするステップをさらに有する、請求項1記載の方法。前記傍受は、BIOSBasicInput/OutputSystemが前記エラーを処理することを阻止する、請求項1記載の方法。前記BIOSは、初期化処理中にシステムマネージメントモードハンドラを前記メモリのプロテクトされた領域にロードする、請求項6記載の方法。エラーを示すインタラプトリクエストを傍受するステップと、メモリのプロテクトされた領域として指定されたメモリの第1セグメントが損傷しているか判断するステップと、前記メモリのプロテクトされた領域が損傷しているとき、コードのパリティブロックを用いて前記損傷しているメモリの領域を修復するステップと、前記メモリのプロテクトされた領域を検証したことに応答して、前記インタラプトリクエストに関するエラーを処理するため、前記メモリのプロテクトされた領域に格納されているコードの利用を有効にするインタラプトを生成するステップと、を実行時にマシーンに実行させるための命令を格納した有形なマシーン可読媒体。前記メモリのプロテクトされた領域は、前記エラーを処理するよう指定されたシステムマネージメントモードハンドラを含む、請求項8記載のマシーン可読媒体。前記メモリのプロテクトされた領域は、前記メモリのプロテクトされた領域を検証するため、プロテクション機構のみによってアクセス可能である、請求項8記載のマシーン可読媒体。前記メモリのプロテクトされた領域に格納されているコードを修復するのに利用されるパリティブロックを生成するステップを実行時にマシーンに実行させる命令を格納する、請求項8記載のマシーン可読媒体。前記メモリのプロテクトされた領域の位置を1以上のレジスタに格納し、前記レジスタをロックするステップを実行時にマシーンに実行させる命令を格納する、請求項8記載のマシーン可読媒体。前記メモリのセグメントは、前記傍受は、BIOSBasicInput/OutputSystemによってプロテクトされるよう指定される、請求項8記載のマシーン可読媒体。前記BIOSは、初期化処理中にシステムマネージメントモードハンドラを前記メモリのプロテクトされた領域にロードする、請求項13記載のマシーン可読媒体。メモリのセグメントをプロテクトする装置であって、エラーに関連する前記エラーの位置を示すインタラプトリクエストを受信する通信インタフェースと、メモリのプロテクトされた領域の位置によってプログラムされ、前記メモリのプロテクトされた領域の位置を含むようロックされる1以上のレジスタと、前記エラーの位置が前記メモリのプロテクトされた領域にあるとき、前記メモリのプロテクトされた領域の損傷したセグメントを修復する修復記述子と、前記メモリのプロテクトされた領域を検証する検証記述子と、前記検証記述子が前記メモリのプロテクトされた領域を検証したことに応答して、前記メモリのプロテクトされた領域に格納されているコードの利用を有効にするため、前記インタラプトリクエストに対応するインタラプトを生成するインタラプト生成手段と、を有する装置。前記メモリのプロテクトされた領域は、システムマネージメントRAMのセグメント部分の先頭に配置される、請求項15記載の装置。前記修復記述子は、パリティブロックを利用して、前記メモリのプロテクトされた領域の損傷したセグメントを修復する、請求項15記載の装置。前記メモリのプロテクトされた領域に格納されているシステムマネージメントモードハンドラのコードに基づき、前記パリティブロックを生成するための生成記述子をさらに有する、請求項17記載の装置。前記インタラプト生成手段は、前記インタラプトリクエストに対応するインタラプトをBIOSBasicInput/OutputSystemに送信する、請求項15記載の装置。前記BIOSは、前記メモリのプロテクトされた領域のコードを利用して、計算システムにおけるエラーを処理する、請求項19記載の装置。以下において一例となる方法、装置、システム、及び/又は他のコンポーネントのうちハードウェア上で実行されるファームウェア及び/又はソフトウェアを含む製造物が開示されるが、そのような方法、装置、システム及び/又は製造物は単なる例示的なものであり、限定的なものとみなされるべきでないことに留意すべきである。例えば、ファームウェア、ハードウェア及び/又はソフトウェアコンポーネントの何れか又はすべてが、ハードウェアのみにおいて、ソフトウェアのみにおいて、ファームウェアのみにおいて又はハードウェア、ソフトウェア及び/又はファームウェアの何れかの組み合わせにより実現可能であることが想定される。従って、以下において一例となる方法、装置、システム及び/又は製造物が説明されるが、与えられた具体例は、このような方法、装置、システム及び/又は製造物を実現するための唯一の方法でない。ここに説明される一例となる方法、装置、システム及び/又は製造物は、格納されるデータ及び/又はコードとメモリのセグメントのためのプロテクションを提供する。限定することなく説明のため、これらの一例となる方法、装置、システム及び/又は製造物は、ホストDRAMDynamicRandomAccessMemoryに関して説明される。特に、ここに説明される具体例は、ホストDRAMに格納されるエラーハンドリングシステムのプロテクションに関する。しかしながら、ここに説明される具体例は、ホストDRAMに格納される異なるタイプのシステム、機構、プログラム、デバイスなどに関連して実現可能である。例えば、ここに説明されるエラーハンドリングシステムに提供されるプロテクションに加えて又は代わりに、ここに説明される一例となる方法、装置、システム及び/又は製造物は、ホストDRAMに格納されるグラフィックUMAUnifiedMemoryArchitectureに関して実行可能なもの、ホストDRAMに格納される電力管理ユニットPMUに関して実行可能なものMID上の8051コードなど、及び/又はホストDRAMに格納される他の何れかのコンポーネント、ユニット、機構、プログラムなどに関して実現されてもよい。さらに、ここに説明される一例となる方法、装置、システム及び/又は製造物により提供されるメモリプロテクションは、ホストDRAM以外のメモリのさらなる又は他のタイプ又はセグメントに関連して実現可能である。従来の計算プラットフォームは、プロセッサやメモリの動作などに関連する所望されない、予期されない、及び/又は許容されないイベント又は条件に応答するための誤り訂正コードECC及びメモリプロテクションユニットを含む。x86プラットフォームでは、例えば、BIOSBasicInputOutputSystemは、システムマネージメントインタラプト又はSMISystemManagementInterruptを介し呼び出し可能なシステムマネージメントモード又はSMMSystemManagementModeを利用する。SMMに関するコンポーネントは、典型的には、SMRAMSystemManagementRandomAccessMemoryと呼ばれることもあるホストDRAMのセクションに格納される。例えば、SMRAMは、典型的には、計算プラットフォームにおける1以上のタイプのエラーを訂正するよう構成されるコードを有するSMMハンドラを有する。あるエラーは、DRAMのセグメントと、さらにSMMハンドラ及び/又はBIOSSMMに関連する他のコンポーネントとに影響を与えるか、損傷させる可能性を有する。このような状況でSMMにおけるBIOSの実行は例えば、SMMハンドラにおいてエラーが発生したときなど、完全なシャットダウンを生じさせるプロセッサの損傷を導く可能性がある。従って、従来のシステムでは、メモリプロテクションユニットは、典型的には、このようなエラーを管理するためのさらなるエラーハンドラを実装していた。例えば、一部のメモリプロテクションユニットは、SMRAMを損傷しうるエラーのため、BMCBaseboardManagementControllerに基づくエラーハンドラを利用し、これにより、エラーハンドリングに専用のさらなるリソースを設ける。一般に、ここに説明される一例となる方法、装置、システム及び/又は製造物は、例えば、SMRAMのSMM領域などにおいて発生するECCエラーからプロセッサをプロテクトする。すなわち、ここに説明される具体例は、ECCエラーや他の以前のエラーがSMMに関するコードに影響を与えたときでさえ、ECCエラーに応答して、BIOSがSMMコンポーネントSMMハンドラなどを用いてインタラプトルーチンを実行することを可能にする。このようなエラーの訂正を可能にするため、ここに説明される具体例は、SMMハンドラを格納するためのSMRAMにおけるプロテクトされたアドレススペースを構成する。さらに、ここに説明される具体例は、SMMモードにより実行するためBIOSをトリガする信号を傍受するためのハードウェアベースのプロテクション機構を提供する。BIOSがSMMにおいて実行することを可能にする前に、ハードウェアベースのプロテクション機構は、エラーフリーとしてセキュアなアドレススペースのコンテンツを検証することを試みる。エラーがSMMハンドラに影響を与えたと判断したことに応答して、ハードウェアベースのプロテクション機構は、SMRAMのプロテクトされたアドレススペース内など、セキュアなアドレススペースにおける1以上の影響を受けたコードを再生又は修復する。エラーフリーなSMMスペースを保証した後、以下で詳細に説明される一例となるプロテクション機構は、BIOSが初期的なエラーを訂正するためSMMハンドラを実行することを可能にする。ここに説明される具体例により提供される他の利益及び効果のうち、このようなシナリオ例えば、ECCエラーがSMMコンポーネントに影響を与えるなどのプロテクション、検証及び/又は訂正は、計算プラットフォームがBIOS及びさらなるエラーハンドラBMCベースのエラーハンドラなどを介しエラーハンドリングに二重に投資する必要性を解消又は少なくとも低減する。さらに、ここに説明される具体例は、SMMコンポーネントを用いて以前には訂正不可能であると考えられていた特定のタイプのエラーのためのリカバリ機構を提供する。ここに説明される具体例により提供されるさらなる利益及び効果は、ここでの詳細な説明から容易に明らかになるであろう。図1は、ここに説明される一例となる方法、装置、システム及び/又は製造物に従ってメモリのセグメントをプロテクト可能な一例となる計算プラットフォーム100を示すブロック図である。プラットフォーム100は、パーソナルコンピュータ、ワークステーション、サーバ、PDA、キオスク、スマートフォンなどの何れかのタイプの計算プラットフォームであってもよい。図1の一例となる計算プラットフォーム100は、何れか適切な方法により計算プラットフォーム100に発生した1以上のエラーを検出可能なエラー検出ユニット104を有するメモリコントローラ102を有する。例えば、エラー検出ユニット104は、プロセッサ図9に関して後述される一例となるプロセッサ912などのIIOIntegratedInput/Outputsystemによって実現されてもよい。エラーを検出したことに応答して、一例となるエラー検出ユニット104は、SMIに対するリクエストを生成する。SMIリクエストは、エラーが検出されたメモリのアドレスなど、エラーの位置に関する情報を含むものであってもよい。さらに、一例となるエラー検出ユニット104及び/又はメモリコントローラ102の他のコンポーネントは、ポイズンインジケータpoisonindicatorによってエラーが発生したメモリアドレスをマーク付けしてもよい。従来のシステムでは、SMIリクエストは、SMIの即時の生成と、さらにBIOS106などによるSMMインタラプトルーチンの実行とを導く可能性がある。しかしながら、例示された具体例では、メモリコントローラ102により生成されるSMIリクエストは、ここに説明される一例となる方法、装置、システム及び/又は製造物に従って構成されるハードウェアベースのプロテクション機構108により傍受される。SMIリクエストを受信するため、一例となるプロテクション機構108は、メモリコントローラ102から当該信号を受信するよう構成される通信インタフェース図示せずを有する。例示された具体例では、プロテクション機構108は、限定されるものでないが、CBCrystalBeachDMADirectMemoryAccessエンジンによって実現される。プロテクション機構108は、一例となる計算プラットフォーム100の追加的な又は代替的なコンポーネントにより、及び/又は異なるタイプのエンジン若しくはデバイスによって実現されてもよい。上述されるように、SMRAMの特定部分に影響を与えたECCエラーを処理することを試みるBIOS106は、BIOS106により実行されるSMMインタラプトルーチン自体が損傷する可能性があるため危険である。従って、例示された具体例では、SMMコンポーネントSMMハンドラなどのインテグリティが証明可能になるまで、DMAエンジン108によりSMIリクエストの傍受はメモリコントローラ102により生成されるような、対応するECCエラーを処理することからBIOS106をサスペンドする。以下で詳細に説明されるように、DMAエンジン108は、1以上のSMMの損傷のケースにおいて、エラーから回復するのに利用されるSMMコードを検証及び再生成又は修復する。SMMに関連する各メモリセグメントキャッシュラインなどが検証及び/又は訂正されると、DMAエンジン108は、その後にBIOS106により処理可能なDMAエンジン108により受信されるSMIリクエストに対応するSMIを生成する。DMAエンジン108がエラーフリーなSMMコードを保証するため、BIOS106は、否定的な結果なしにSMMコードを利用することが可能である例えば、フルシャットダウンを生じさせることなく。このようなプロテクションを可能にするため、計算プラットフォーム100は、DMAエンジン108及びSMRAM110に関連する複数の初期化を受ける。すなわち、特定のハードウェア機構及びソフトウェア要素の初期的なコンフィギュレーションは、一例となる計算プラットフォーム100がここに説明されるようなメモリのセグメントをプロテクトすることを可能にする。例えば、SMMハンドラ112は、それのTSEGTopofSegment領域内のSMRAM110のプロテクトされたページ114に配置される。例示された具体例では、プロテクトされたページ114は、4キロバイト4kBのサイズであり、7つのコードブロック116~128を有する。コードブロック116~128のコンテンツは、メモリにおけるエラーを訂正するのに利用される実行可能コードである。コードブロック116~128のコンテンツはコンスタントであり、コードブロックのみを含むすなわち、データブロックはない。SMMハンドラ112の最後の512バイト512Bは、パリティブロック130に対して確保される。BIOS106は、DMAエンジン108に初期化処理中にパリティブロック130を生成させる例えば、POSTPower-OnSelfTestなど。さらに、BIOS106は、プロテクトされた領域114の位置によってDMAエンジン108のレジスタ134をプログラムし、そこにプログラムされたプロテクトされた領域114の位置によってレジスタ134をロックする。例示された具体例では、コードブロック116~128は、データフィールドの変更を不可にするよう構成される例えば、BIOS106などによって。この結果、DMAエンジン108は、初期化処理中例えば、POSTブート中などにパリティブロック130を1回生成する。しかしながら、いくつかの具体例では、コードブロック116~128は、変更可能なデータフィールドを含むよう構成されてもよいBIOS106などによって。このような例では、DMAエンジン108は、コードブロック116~128の1以上の各変更後にパリティブロック130を生成する。いくつかの具体例では、メモリコントローラ102のエラー検出ユニット104IIOシステムなどは、DMAエンジン108にECCエラー信号をルーティングするよう初期化される。DMAエンジン108がECCエラー信号を傍受するとして上述されたが例えば、SMIリクエストなど、一例となる計算プラットフォーム100は、DMAエンジン108を介し当該信号を自動的にルーティングするよう構成されてもよい。DMAエンジン108はまた、生成オペコードパリティブロック130を生成するためなど、検証オペコードプロテクトされた領域114におけるキャッシュラインのインテグリティをチェックするためなど、又はプロテクトされた領域114に送信される修復オペコードプロテクトされた領域114におけるキャッシュラインを修復するためなどを実行するチャネル隠れチャネルhiddenchannelなどを有するよう構成される。例示された具体例では、チャネルは、SMRAM110のTSEGメモリによるプロテクトされた領域114へのアクセスに制限される。さらに、チャネルは、一例となる計算プラットフォーム100におけるプロテクトされた領域114にアクセス可能な唯一のチャネルである。BIOS106は、DMAエンジン108の処理を可能にする前に、このアクセスコンフィギュレーションを検証する例えば、DMAエンジン108のチャネルはプロテクトされた領域114へのアクセスのための唯一のチャネルであり、プロテクトされた領域114は完全にTSEG内にある。さらに、存在する場合には、チャネルは、変換及び/又はセキュリティ違反を防ぐため、VT-dエンジンを通過する。例示された具体例では、上述された生成、検証及び修復処理は、複数の記述子136により実現される。一例となる複数の記述子136は、プロテクトされた領域114のパリティブロック130を生成するため、生成記述子138を有する。例示された具体例では、生成記述子138は、ロードされたコードブロック116~128のコンテンツの以下の等式に従って、パリティブロック130を生成させる。すなわち、parity_blk=Code_blk0XORCode_blk1XORCode_blk2XORCode_blk3XORCode_blk4XORCode_blk5XORCode_blk6である。図2において、生成記述子138の一例となる実現形態が示される。一例となる生成記述子138は、パリティ生成を利用したRAID-5アルゴリズムに従って構成される。4kBベースはプログラム可能である。図2に示されるように、生成記述子138のオペコードは、0x87である。図1を再び参照して、一例となる複数の記述子136はまた、コードブロック116~128のコンテンツを検証するための検証記述子140を有する。一例となる検証記述子140は、キャッシュラインの何れかがポイズンインジケータによってマーキングされているか決定するため、SMMハンドラ112のキャッシュラインすなわち、コードブロック116~128をチェックする。エラー検出ユニット104又はメモリコントローラ102は、ポイズンインジケータによって、検出されたエラーを含むキャッシュラインをマークする。このようなインジケータの存在は、検証記述子140に対応するキャッシュラインがエラーを含むことを判断させる。図3において、検証記述子140の一例となる実現形態が示される。一例となる検証記述子140は、上述された一例となる生成記述子138に類似する。しかしながら、検証記述子140のオペコードは、0x88である。検証記述子140の実行中、訂正不可なECCエラーにより設定されたポイズンインジケータによって示されるようなエラーを有する何れかのブロックが検出された場合、不具合のあるソースアドレスが与えられたキャッシュラインについてキャプチャされ、DMAエンジン108が停止する。一例となる複数の記述子136はまた、コードブロック116~128の1以上がエラーを含む場合例えば、上述された検証の試みによって決定されるように、SMMハンドラ112のキャッシュラインハンドラ112のコンテンツを修復するため、修復記述子142を有する。図4において、修復記述子142の一例となる実現形態が示される。例示された具体例では、不具合のあるキャッシュラインのみが修復される。図4の一例となる修復記述子142は、生成記述子138と類似している。しかしながら、処理可能な長さは1キャッシュライン64kBに変更される。さらに、修復記述子142では、上述された検証において検出された不具合のあるソースアドレスがビット[11:8]のみが必要とされる、パリティブロックアドレスとして利用されるが、パリティブロックアドレスは、不具合のあるソースブロックのアドレスを置換するのに利用される。例えば、図2のコードブロックアドレスと図4のコードブロックアドレスとの比較によって示されるように、コードブロック5においてエラーが発生すると、修復記述子142のパリティブロックアドレスがコードブロック5のアドレスすなわち、0xA00により置換され、コードブロック5のアドレスは、パリティブロックアドレス0xE00により置換される。図1に戻って、図1の一例となるDMAエンジン108はまた、SMI生成手段144を有する。一例となるDMAエンジン108がエラー検出ユニット104からエラー通知SMIリクエストなどを受信するよう構成されるとき、DMAエンジン108の一例となるSMI生成手段144は、DMAエンジン108により受信されるSMIリクエストに対応するSMIを生成可能である。一例となるSMI生成手段144は、DMAエンジン108がSMMハンドラ112のインテグリティを検証及び/又は確立することに応答して、SMIを生成し、BIOS106に送信する。BIOS106は、SMMハンドラ112がエラーを含むリスクなく、SMMハンドラ112を利用することができる。図1の計算プラットフォーム100を実現する一例となる方法が図1に示されたが、図1に示される要素、処理及び/又はデバイスの1以上は、他の何れかの方法により合成、分割、再構成、省略、削除及び/又は実装されてもよい。さらに、図1の一例となるプロテクション機構108、一例となるレジスタ134、一例となる生成記述子138、一例となる検証記述子140、一例となる修復記述子142、一例となるSMI生成手段144、一例となるSMMハンドラ112、一例となるプロテクトされた領域114及び/又はより全体的には一例となる計算プラットフォーム100は、ハードウェア、ソフトウェア、ファームウェア及び/又はハードウェア、ファームウェア及び/又はソフトウェアの何れかの組み合わせにより実現されてもよい。従って、例えば、図1の一例となるプロテクション機構108、一例となるレジスタ134、一例となる生成記述子138、一例となる検証記述子140、一例となる修復記述子142、一例となるSMI生成手段144、一例となるSMMハンドラ112、一例となるプロテクトされた領域114及び/又はより全体的には一例となる計算プラットフォーム100の何れかは、1以上の回路、プログラマブルプロセッサ、ASICApplicationSpecificIntegratedCircuit、プログラマブルロジックデバイスPLD及び/又はフィールドプログラマブルロジックデバイスFPLDによって実現可能である。添付した装置の請求項の何れかが純粋にソフトウェア及び/又はファームウェアの実現形態をカバーするよう読まれるとき、図1の一例となるプロテクション機構108、一例となるレジスタ134、一例となる生成記述子138、一例となる検証記述子140、一例となる修復記述子142、一例となるSMI生成手段144、一例となるSMMハンドラ112、一例となるプロテクトされた領域114及び/又はより全体的には計算プラットフォーム100は、メモリ、DVD、CDなどのソフトウェア及び/又はファームウェアを格納する有形な媒体を含むよう明示的に規定される。さらに、図1の一例となるプロテクション機構108、一例となるレジスタ134、一例となる生成記述子138、一例となる検証記述子140、一例となる修復記述子142、一例となるSMI生成手段144、一例となるSMMハンドラ112、一例となるプロテクトされた領域114及び/又はより全体的には計算プラットフォーム100は、図1に示されるものに加えて又は代わりに、1以上の要素、処理及び/又はデバイスを含むものであってよく、及び/又は図示された要素、処理及びデバイスの何れか又はすべてのうちの1以上を含むものであってもよい。図5は、POSTを実行するため図1の一例となるBIOS106を実現するのに実行可能なコンピュータ可読命令などを用いて実現可能な一例となる処理を示すフロー図である。図6は、SMRAM110のプロテクトされた領域114のSMMコードをプロテクトするため、図1の一例となるプロテクション機構108を実現するため実行可能なコンピュータ可読命令などを用いて実現可能な一例となる処理を示すフロー図である。図5及び6の一例となる処理は、プロセッサ、コントローラ及び/又は他の何れか適切な処理装置を用いて実行されてもよい。例えば、図5及び6の一例となる処理は、フラッシュメモリ、ROMRead-OnlyMemory及び/又はRAMRandom-AccessMemoryなどの有形なコンピュータ可読媒体に格納される符号化された命令コンピュータ可読命令などを用いて実現されてもよい。さらに又はあるいは、図5及び6の一例となる処理は、フラッシュメモリ、ROM、RAM、キャッシュ又は何れかの期間例えば、延長された期間、永続的に、ブリーフインスタンスbriefinstance、一時的なバッファリングのため及び/又は情報のキャッシュのため、において情報が格納される他の何れかの記憶媒体などの非一時的なコンピュータ可読媒体に格納される符号化された命令コンピュータ可読命令などを用いて実現されてもよい。ここで用いられる非一時的なコンピュータ可読媒体とは、何れかのタイプのコンピュータ可読媒体を含み、伝搬信号を除外するよう明示的に規定される。あるいは、図5及び6の一例となる処理の一部又はすべては、ASIC、PLD、FPLD、ディスクリートロジック、ハードウェア、ファームウェアなどの何れかの組み合わせを用いて実現されてもよい。図5及び6の一例となる処理の一部又はすべては、ファームウェア、ソフトウェア、ディスクリートロジック及び/又はハードウェアの何れかの組み合わせなどの上記技術の何れかの組み合わせとして、又は手作業により実現されてもよい。さらに、図5及び6の一例となる処理は、図5及び6のフロー図を参照して説明されるが、図5及び6の処理を実現する他の方法が利用されてもよい。例えば、ブロックの実行順序は変更されてもよく、及び/又は説明されたブロックの一部は、変更、除外、細分化又は合成されてもよい。さらに、図5及び6の一例となる処理の何れか又はすべては、例えば、別々の処理スレッド、プロセッサ、デバイス、ディスクリートロジック、回路などによって順次的に及び/又は並列的に実行されてもよい。図5を参照して、BIOS106は、計算プラットフォーム100のプロセッサ例えば、図9に関して後述される一例となるプロセッサ912などに結合される不揮発性メモリに格納されたマシーン可読命令の形式によりソフトウェア及び/又はファームウェアとして実現される。一般に、BIOS106は、オペレーティングシステムをブートする前に、1以上のハードウェア及びソフトウェアコンフィギュレーションを実行し、アクティビティをテストするメモリ初期化、メモリパーティションなど。図5の例示された具体例では、BIOS106がPOSTを開始するとブロック500、BIOS106は、図1の一例となる計算プラットフォーム100のリソースを初期化するブロック502。ブロック502においてBIOS106により実行される従来の処理に加えて、一例となるBIOS106は、ここに説明される具体例に従って初期化を実行する。特に、BIOS106は、一例となるSMMハンドラ112をTSEGに格納するようプロテクトされた領域114を設定するブロック504。上述されるように、この設定は、BIOS106がTSEGにおけるプロテクトされた領域114の位置によってDMAエンジン108のレジスタ134をプログラムし、レジスタ134をロックすることを含む。さらに、BIOS106は、SMMハンドラ112のコードをプロテクトされた領域114にロードし、SMMハンドラ112のコードがロードされると、パリティブロック130の生成をトリガするブロック506。BIOS106は、プロテクトされた領域114及びDMAエンジン108に関連する設定及び初期化の精度を確認し、その後、トリガされたPOSTを継続及び/又は有効にするブロック510。図6を参照して、プロテクション機構108は、図示された具体例においてDMAエンジンによって実現される。より詳細には、図示された具体例の一例となるプロテクション機構108は、RAID-5アルゴリズム及びそのオペコードを利用するCBDMAによって実現される。RAID-5アルゴリズムは、コードブロック116~128におけるエラーを訂正するパリティベースの方法のためのXORロジックを利用する。図6の一例となるフロー図は、プロテクション機構108が初期化されBIOS106などによって、SMMハンドラ112のコードがプロテクトされた領域114にロードされるときのプロテクション機構108の動作に対応するブロック600。図6の図示された具体例では、プロテクション機構108は、エラー検出ユニット104IIOなどを介しメモリコントローラ102がECCエラーを検出するまで、アイドル状態を維持するブロック602。上述されるように、プロテクション機構108は、メモリコントローラ102からエラー通知SMIリクエストなどを受信又は傍受するよう構成される。ブロック602において、このような通知を受信することに応答して、プロテクション機構108は、SMRAM110のプロテクトされた領域114のコンテンツを検証することを試み始めるブロック604。ここに説明されるように、プロテクション機構108は、BIOS106がSMMモードを利用する際に損傷したコードを実行しないことを保証するため、SMMハンドラ112のコードを検証する例えば、図1の検証記述子140などを用いて。5番目のコードブロック126などのチェックされているコードブロックのキャッシュラインがポイズンインジケータを有するとき例えば、エラー検出ユニット104を介しメモリコントローラ102により配置されるときブロック606、プロテクション機構108は、図1の修復記述子142などを用いてエラーを有するキャッシュラインを修復するブロック608。例えば、5番目のコードブロック126がエラーを有するとき、以下の式が、5番目のコードブロック126を修復するのに利用される。すなわち、code_blk5=code_blk0XORcode_blk1XORcode_blk2XORcode_blk3XORcode_blk4XORparity_blkXORcode_blk6である。エラーを有するキャッシュラインが修復されると、プロテクション機構108は、プロテクトされた領域114のSMMコード全体が検証されたか判断するブロック610。あるいは、図6のブロック606に戻って、検証が試みられているキャッシュラインがエラーを含まない場合、プロテクション機構108は、プロテクトされた領域114のSMMコード全体が検証されたか判断するブロック610。プロテクトされた領域114のSMMコード全体が検証されていない場合、プロテクション機構108は、プロテクトされたSMMコードの次のキャッシュラインを検証することを試みるブロック604。そうでない場合、プロテクトされた領域114のSMMコード全体が検証されている場合、プロテクション機構108のSMI生成手段144は、メモリコントローラ102からプロテクション機構108によって傍受又は受信されたSMIリクエストに従ってSMIを生成するブロック612。その後、プロテクション機構108は、アイドル状態に戻りブロック614、メモリコントローラ102からの他のエラー通知を待機するブロック602。図7は、図1の一例となるプロテクション機構の第1アルゴリズムによりプロテクトされるような図1のコードブロック116~128の図である。図7のカラムは、図1のパリティブロック130とコードブロック116~128のキャッシュラインを表す。例えば、図7においてC1としてラベル付けされた第1キャッシュラインは、第1キャッシュラインを表す。図7は、CBDMAエンジンに対してRAID-5パリティアルゴリズムを実現するプロテクション機構108を示す。図7に示されるように、複数のビットエラー図7においてXにより表されるは、関連するキャッシュラインが訂正不可なECCエラーを含まない限り、単一のコード又はパリティブロックの何れか1つのキャッシュライン内に蓄積できる。図8は、図1の一例となるプロテクション機構の第2アルゴリズムによりプロテクトされるような図1のコードブロックの図である。特に、図8は、CBDMAエンジンに対してRAID-6パリティアルゴリズムを実現するプロテクション機構108を示す。RAID-6のコンフィギュレーションは、例えば、各カラムの2つのキャッシュラインがプロテクトされることを可能にするさらなるプロテクションを提供する。このプロテクションを提供するため、コードブロックの1つ図示された具体例ではcodeblk6が、商ブロックquotientblockと置換される。図8のパリティブロックと商ブロックとは、RAID-6アーキテクチャに従って利用され、エラーを含むキャッシュラインを修復するのに利用される。図9は、図2のマシーン可読命令を実行するため、及び/又は図1の一例となるBIOSリカバリモジュール102及び/又は一例となる計算プラットフォーム100の1以上の一例となるコンポーネントを実現するため利用される一例となるプロセッサシステムのブロック図である。図9に示されるように、プロセッサシステム910は、相互接続バス914に接続されるプロセッサ912を含む。プロセッサ912は、何れか適切なプロセッサ、処理ユニット又はマイクロプロセッサであってもよい。図9には示されていないが、システム910は、マルチプロセッサシステムであってもよく、プロセッサ912と異なり、同一であり又は類似し、相互接続バス914に通信接続される1以上のさらなるプロセッサを含むものであってもよい。図9のプロセッサ912は、メモリコントローラ920及び入出力I/Oコントローラ922を有するチップセット918に接続される。チップセット918は、I/O及びメモリ管理機能と共に、チップセット918に接続される1以上のプロセッサにアクセス可能であるか、又は利用される複数の汎用及び/又は特定用途レジスタ、タイマーなどを提供する。メモリコントローラ920は、プロセッサ912又は複数のプロセッサがある場合には複数のプロセッサがシステムメモリ924及びマスストレージメモリ925にアクセスすることを可能にする機能を実行する。システムメモリ924は、SRAMStaticRAM、DRAMDynamicRAM、フラッシュメモリ、ROMなどの何れか所望のタイプの揮発性及び/又は不揮発性メモリを含むものであってもよい。マスストレージメモリ925は、ハードディスクドライブ、光ドライブ、テープストレージデバイスなどを含む何れか所望のタイプのマスストレージデバイスを含むものであってもよい。I/Oコントローラ922は、プロセッサ912がI/Oバス932を介し周辺I/Oデバイス926,928及びネットワークインタフェース930と通信することを可能にする機能を実行する。I/Oデバイス926,928は、キーボード、ビデオディスプレイ又はモニタ、マウスなどの何れか所望のタイプのI/Oデバイスであってもよい。ネットワークインタフェース930は、プロセッサシステム310が他のプロセッサシステムと通信することを可能にするイーサネット登録商標、デバイス、ATMAsynchronousTransferModeデバイス、802.11デバイス、DSLモデム、ケーブルモデム、セルラモデムなどであってもよい。図3において、メモリコントローラ320とI/Oコントローラ322とは、チップセット318内の別々のブロックとして示されているが、これらのブロックにより実行される機能は、単一の半導体回路内に一体化されてもよいし、又は2以上の別々の集積回路を用いて実現されてもよい。特定の方法、装置及び製造物が説明されたが、本特許のカバーする範囲はこれに限定されるものでない。他方、本特許は、添付した請求項の範囲内に文言上又は均等の教義の下で含まれるすべての方法、装置及び製造物をカバーする。"