ディジタルビデオディスクDVD16を迅速に記録するよう適合されたドライブ10に含まれたレーザダイオード34に制御された電流を供給するよう適合された書込み電流回路42であって、該書込み電流回路42は:a.書込み電流回路42がレーザダイオード34に制御可能に供給する電流の量を特定するデータを含む、書込み電流回路42の動作を制御するための書込み制御ディジタルデータ;及びb.レーザダイオード34への電流の印加を制御し、それにより、DVD16上に記録されるべきディジタルデータを特定するシリアルディジタルデータ;の双方に応答して動作し、書込み制御ディジタルデータ及びシリアルディジタルデータの双方は、ドライブ10に含まれる制御プロセッサ14から受信され、書込み電流回路42は、複数の離れた電流源62を含み、その各々は、書込み電流回路42に含まれた電流制御レジスタ58から単一の出力信号を受信し、該出力信号は、a.第1の状態において、レーザダイオード34に電流の特定の量を供給するための受信電流源62を活性化する際に、及びb.第2の状態において、レーザダイオード34に電流の特定の量を供給するための受信電流源62を非活性化する際に、電流制御レジスタ58から各電流源62によってそれぞれ受信され、各電流源62は、電流制御レジスタ58から単一の出力信号を受信することに加えて、レーザダイオード34に印加される電圧におけるオーバーシュートを制御するために単一出力信号の論理反転に応答する書込み電流回路42。電流制御レジスタ58からの出力信号は、単一出力信号の論理反転が状態を変える前に状態を変える請求項1に記載の書込み電流回路42。ドライブ10に含まれたレーザダイオード34に制御された電流を供給するよう適合された書込み電流回路42を動作させるための方法であって、ドライブ10は、DVD16を迅速に記録するよう適合されており、書込み電流回路42は:a.書込み電流回路42がレーザダイオード34に制御可能に供給する電流の量を特定するデータを含む、書込み電流回路42の動作を制御するための書込み制御ディジタルデータ;及びb.レーザダイオード34への電流の印加を制御し、それにより、DVD16上に記録されるべきディジタルデータを特定するシリアルディジタルデータ;の双方に応答して動作し、書込み制御ディジタルデータ及びシリアルディジタルデータの双方は、ドライブ10に含まれる制御プロセッサ14から受信され、当該方法は、複数の離れた電流源62を提供するステップを含み、各電流源62は、書込み電流回路42に含まれた電流制御レジスタ58から単一の出力信号を受信し、該出力信号は、a.第1の状態において、レーザダイオード34に電流の特定の量を供給するための受信電流源62を活性化する際に、及びb.第2の状態において、レーザダイオード34に電流の特定の量を供給するための受信電流源62を非活性化する際に、電流制御レジスタ58から各電流源62によってそれぞれ受信され、各電流源62は、電流制御レジスタ58から単一の出力信号を受信することに加えて、レーザダイオード34に印加される電圧におけるオーバーシュートを制御するために単一出力信号の論理反転に応答する、方法。電流制御レジスタ58からの出力信号の状態は、単一出力信号の論理反転の状態が変化する前に変化する請求項3に記載の方法。本開示の目的は、ディジタルデータを一層迅速に書込むのを許容する書込み電流回路を提供することである。本開示のもう1つの目的は、光学的記録装置のレーザダイオードに、円滑に変化する電流を供給する書込み電流回路を提供することである。本開示のもう1つの目的は、光学的記録装置のレーザダイオードに、制御可能に電流を供給する書込み電流回路を提供することである。本開示のもう1つの目的は、光学的記録装置のレーザダイオードに、供給されている電流の量に拘わらず同じ上昇時間及び同じオーバーシュートを呈する電流を供給する書込み電流回路を提供することである。本開示のもう1つの目的は、光学的記録装置のレーザダイオードに、供給されている電流の量に拘わらずより少ないオーバーシュートを呈する電流を供給する書込み電流回路を提供することである。本開示のもう1つの目的は、光学的記録装置のレーザダイオードに、そのための制御信号に応答してそれに供給されている電流の量における線形性を一層良く呈示する電流を供給する書込み電流回路を提供することである。要約すれば、開示された書込み電流回路及びその動作の方法は、DVDを迅速に記録するよう適合されたドライブに含まれたレーザダイオードに制御された電流を供給するよう適合される。該書込み電流回路は:a.書込み電流回路がレーザダイオードに制御可能に供給する電流の量を特定するデータを含む、書込み電流回路の動作を制御するための書込み制御ディジタルデータ;及びb.レーザダイオードへの電流の印加を制御し、それにより、DVD上に記録されるべきディジタルデータを特定するシリアルディジタルデータ;の双方に応答して動作する。該書込み電流回路は、書込み制御ディジタルデータ及びシリアルディジタルデータの双方を、ドライブに含まれる制御プロセッサから受信する。書込み電流回路は、複数の離れた電流源を含み、その各々は、書込み電流回路に含まれた電流制御レジスタから単一の出力信号を受信する。該出力信号は、a.第1の状態において、レーザダイオードに電流の特定の量を供給するための受信電流源を活性化する際に、及びb.第2の状態において、レーザダイオードに電流の特定の量を供給するための受信電流源を非活性化する際に、電流制御レジスタから各電流源によってそれぞれ受信される。本発明の一態様において、各電流源は、電流制御レジスタから単一の出力信号を受信することに加えて、また、a.電流制御レジスタから電流源によって受信される単一の出力信号が第1の状態にあるときに、電流源が如何に多くの電流をレーザダイオードに供給するかを制御する第1の電流基準電圧信号と、b.電流制御レジスタから電流源によって受信される単一の出力信号が最初に第1の状態に入るときに、電流源によってレーザダイオードに供給される充電電流を制御するための第2の電流基準電圧信号と、の双方をも受信する。開示のこの特定の態様においては、相補電圧基準回路が、制御プロセッサからの書込み制御ディジタルデータに応答して、第1の電流基準電圧信号及び第2の電流基準電圧信号の双方を制御する。該相補電圧基準回路は、第1の電流基準電圧信号及び第2の電流基準電圧信号を制御する際に、制御プロセッサから受信される書込み制御ディジタルデータ及びレーザダイオードに供給される電流間の線形性を改善するためにレーザダイオードの電気特性を模擬する。本開示のもう1つの態様においては、各電流源は、電流制御レジスタから単一の出力信号を受信することに加えて、レーザダイオードに印加される電圧におけるオーバーシュートを制御するために単一出力信号の論理反転にも応答する。これら及び他の特徴、目的並びに利点は、種々の図面に示される好適な実施形態の以下の詳細な説明から、当業者には明瞭に理解されるであろう。図3のブロック図は、IC内に含めるよう適合された本発明による書込み電流回路42を示す。書込み電流回路42は、図3に示される特定の実施形態においては、6つの温度計コードレジスタ52a-52fを含む。書込み制御バス44を介して、制御プロセッサ14は、温度計コードレジスタ52の各々に、書込み電流回路42がレーザダイオード34に供給し得る電流の特定の量を特定する数値を記憶する。ディジタルデータの記録中に、温度計コード転送バス56は、書込み電流回路42が電流制御レジスタ58に記憶する温度計コードレジスタ52a-52fの選択された1つからの数値を受信する。記録されたデータバス46を介して書込み電流回路42によって受信されたシリアルディジタルデータは、特定の電流波形をレーザダイオード34に供給するために特定の温度計コードレジスタ52が温度計コード転送バス56にそれらのそれぞれの数値を供給するシーケンスを特定する。従って、制御プロセッサ14は、記録されたデータバス46に含まれた信号ラインを介してディジタルデータを送り、時間中の特定の瞬間において始まるその数値を温度計コード転送バス56に供給するために温度計コードレジスタ52a-52fの特定の1つを選択し、そして次に、時間中の引き続く瞬間において始まるその数値を温度計コード転送バス56に供給するために温度計コードレジスタ52a-52fのもう1つを引き続き選択する。温度計コードレジスタ52a-52f、温度計コード転送バス56及び電流制御レジスタ58は、温度計コード転送バス56を横切って転送される各引き続く数値におけるすべてのビットが、実行可能な程のほとんど同時に電流制御レジスタ58に記憶されるように構成される。書込み電流回路42の現在好適な実施形態においては、64の別々の電流源62その内の6つだけが図3には見えているは、電流制御レジスタ58からの出力信号を受ける。電流制御レジスタ58内に存在する温度計コードの数値によって特定される電流制御レジスタ58からの出力信号は、それらの結合された電流を電流出力ライン48に供給する個々の電流源62を付勢もしくは消勢する。この方法で、ディジタルデータの各ビットの記録中、電流制御レジスタ58は、温度計コードの数値のシーケンスを受信して記憶し、該温度計コードの数値のシーケンスは、書込み電流回路42が、制御プロセッサ14によって書込み電流回路42にロードされるデータによって特定される特定の波形を有する電流をレーザダイオード34に供給するようにする。トラック38の外側領域から内部領域に記録が進行するにつれて、書込み電流回路42がレーザダイオード34に供給する特定の波形が、らせん状トラック38に沿ったスポット36の場所に依存して変化するので、制御プロセッサ14は、ディジタルデータの記録を乱すことなく動的に温度計コードレジスタ52a-52fに記憶された温度計コードの数値を変えなければならない。従って、図4に示されたように、温度計コードレジスタ52a-52fの各々は、実際、2つの物理レジスタ521及び522を含む論理レジスタであるのが好ましい。ディジタルデータの記録中、レジスタ521または522の一方、例えば、レジスタ521、に記憶された数値温度コードだけが温度計コード転送バス上に転送するために利用可能である。逆に、もしレジスタ521が温度計コード転送バス56上に転送され得るならば、次に、制御プロセッサ14は、レジスタ522だけに新しい温度コード値を記憶し得る。制御プロセッサ14が新しい温度コード値をレジスタ521または522の一方に記憶した直後に、その値だけが温度計コード転送バス56に転送され得、そして、温度計コード転送バス56上に先に転送可能であったデータを有するレジスタ521または522が、次の温度コード値を記憶するために利用可能となる。この方法で配列されて、制御プロセッサ14は、書込み電流回路42が電流出力ライン48に供給されている電流を乱すことなく、任意の時点で温度計コードレジスタ52a-52fの任意のものに新しい温度コード値を記憶し得る。各電流源62は、図5の回路図に示された型の出力段を含み得る。各電流源62は、電圧共通カソードVCC及び接地VEE電力をそれぞれVCC電力ライン102及びVEE電力ライン104を介して受ける。各電流源62は、また、図のいずれにも示されていないICに含まれた電圧基準回路によって供給される調節可能な電流基準電圧信号VG_IREFを、電流基準信号ライン106を介して受ける。制御プロセッサ14によって電圧基準回路に供給されるデータは、VG_IREF信号の電圧を制御する。電流制御レジスタ58における各ビットは、DRV信号ライン108を介して書込み電流回路42に含まれる電流源62の各々に単一のオン-オフディジタル信号を供給する。電流源62は、相補型金属酸化シリコンCMOSICの部分として製造されるのが好ましい。CMOSICsを設計する技術に熟達した者には良く知られているように、このようなICsは、N-MOS及びP-MOSトランジスタの双方を含んでいる。図5に示されるCMOSICに対して、N-MOSトランジスタは、p型ドーパント材料を含むシリコン半導体基板上に直接製造されるのが好ましい。代替的には、P-MOSトランジスタは、CMOSICの製造中にp型基板にn型ドーパント材料を置くことによって創設される半導体材料のウェルにおいて形成される。従って、CMOSICsにP-MOSトランジスタのためのウェルを形成する際に用いられるドーパント材料は、ICsのシリコン半導体基板のドーパント材料と相補的である。この型のCMOSICに対して、P-MOSトランジスタを形成するためのp型シリコン半導体基板に創設されるn型半導体材料のウェルは、しばしば、n-ウェルと称される。各電流源62内で、N-MOSトランジスタ112のゲートは、電流基準信号ライン106上に存在する電圧信号VG_IREFを受信する。N-MOSトランジスタ112の基板及びソースは、VEE電力ライン104に接続される。N-MOSトランジスタ112のドレインは、P-MOSトランジスタ114のドレインに接続される。P-MOSトランジスタ114のn-ウェル及びソースは、VCC電力ライン102に接続される。N-MOSトランジスタ112の及びP-MOSトランジスタ114の双方のドレインは、P-MOSトランジスタ116のゲートに接続される。P-MOSトランジスタ116のソースは、P-MOSトランジスタ114のゲート及びP-MOSトランジスタ118のドレインの双方に接続される。P-MOSトランジスタ118のゲートは、VEE電力ライン104に接続され、P-MOSトランジスタ118のソース及びP-MOSトランジスタ118、116の双方のn-ウェルは、VCC電力ライン102に接続される。P-MOSトランジスタ116のドレインは、N-MOSトランジスタ122のドレインに接続される。N-MOSトランジスタ122のゲートは、VCC電力ライン102に接続され、N-MOSトランジスタ122の基板及びソースは、VEE電力ライン104に接続される。N-MOSトランジスタ112のゲートに印加される電流基準電圧信号VG_IREFでもってこの方法で構成されて、N-MOSトランジスタ112は、VCC電力ライン102からP-MOSトランジスタ114を介して流れる電流に対して定電流シンクsinkとして動作する。直列接続されたP-MOSトランジスタ114及びN-MOSトランジスタ112は、直列接続されたP-MOSトランジスタ118、P-MOSトランジスタ116及びN-MOSトランジスタ122と一緒に、N-MOSトランジスタ112及びP-MOSトランジスタ114の直列接続されたドレイン並びにP-MOSトランジスタ116のゲートにおいて一定基準電圧VREFを創設する。P-MOSトランジスタ116のソースの、P-MOSトランジスタ114のゲートへの接続は、基準電圧VREFを制御し安定化させるためのフィードバック回路を創設する。P-MOSトランジスタ116のゲートに印加されることに加えて、一定基準電圧VREFは、また、P-MOSトランジスタ132のゲートにも印加される。P-MOSトランジスタ132のソースは、P-MOSトランジスタ134のドレインに接続される。P-MOSトランジスタ134のゲートは、VEE電力ライン104に接続され、P-MOSトランジスタ134のソース、及びP-MOSトランジスタ134、132の双方のn-ウェルは、VCC電力ライン102に接続される。P-MOSトランジスタ132のドレインは、N-MOSトランジスタ136のドレインに接続される。N-MOSトランジスタ136のゲートは、DRV信号ライン108に接続され、N-MOSトランジスタ136の基板及びソースは、VEE電力ライン104に接続される。この方法で構成されて、電流制御レジスタ58におけるビットの1つによってDRV信号ライン108に印加されるオン-オフディジタル信号が、N-MOSトランジスタ136をターンオンするとき、直列接続されたP-MOSトランジスタ134、132及びN-MOSトランジスタ136を通して電流が流れる。逆に、電流制御レジスタ58におけるビットの1つによってDRV信号ライン108に印加されるオン-オフディジタル信号が、N-MOSトランジスタ136をターンオフするとき、直列接続されたP-MOSトランジスタ134、132及びN-MOSトランジスタ136を通して電流が流れない。さらに、ここまで説明した構成で配列されて、P-MOSトランジスタ118及びP-MOSトランジスタ134は、電流ミラー関係にあり、P-MOSトランジスタ116及びP-MOSトランジスタ132も電流ミラー関係にある。一対のMOSトランジスタを電流ミラー関係に配列することは、2つのトランジスタのサイズ比に基づいて一対のトランジスタを通して流れる電流に対する比を設定するのを許容する。ここまで説明した構成に対して、P-MOSトランジスタ116、132のサイズ比は、P-MOSトランジスタ118、134のサイズ比と同じであるのが好ましく、従って、P-MOSトランジスタ116、132のゲート-ソース電圧Vgsは等しい。同じ電圧VrefがP-MOSトランジスタ116、132のゲート上に存在するので、好ましいものとして、P-MOSトランジスタ118、134のサイズ比がP-MOSトランジスタ116、132のサイズ比と同じであると仮定すると、次に、P-MOSトランジスタ116、132のソースにおける電圧は、同一である。P-MOSトランジスタ134、132の直列接続されたドレイン及びソースは、また、P-MOSトランジスタ138のドレイン及びP-MOSトランジスタ142のゲートの双方に接続される。双方のP-MOSトランジスタ138、142のソース及びn-ウェルは、VCC電力ライン102に接続される。P-MOSトランジスタ142のドレインは、電流出力ライン48に接続される。N-MOSトランジスタ136と同様に、P-MOSトランジスタ132のゲートは、DRV信号ライン108に接続される。この方法で構成されて、電流制御レジスタ58におけるビットの1つによってDRV信号ライン108に印加されるオン-オフディジタル信号が、N-MOSトランジスタ136をターンオフするのと同時にP-MOSトランジスタ138をターンオンするとき、P-MOSトランジスタ142のゲートにおける電圧は、VCC電力ライン102上に存在するものとなり、すなわち、P-MOSトランジスタ142のソースにおける電圧と同じになり、VCC電力ライン102から電流出力ライン48にP-MOSトランジスタ142を介して電流が流れない。逆に、電流制御レジスタ58におけるビットの1つによってDRV信号ライン108に印加されるオン-オフディジタル信号が、N-MOSトランジスタ136をターンオンするのと同時にP-MOSトランジスタ138をターンオフするとき、P-MOSトランジスタ142のゲートにおける電圧は、P-MOSトランジスタ116、132のソースに存在するものとなり、VCC電力ライン102から電流出力ライン48にP-MOSトランジスタ142を介して電流が流れる。図5に示された回路の動作中、N-MOSトランジスタ122は、P-MOSトランジスタ116、132のドレイン間の電圧を平衡させるように動作し、それにより、P-MOSトランジスタ138がターンオフされN-MOSトランジスタ136がターンオンされている間、P-MOSトランジスタ114、142のゲートにおける電圧は同一である。また、P-MOSトランジスタ138がターンオフされN-MOSトランジスタ136がターンオンされている間、N-MOSトランジスタ112のゲートに印加される電流基準電圧信号VG_IREFは、電流源62が如何に多くの電流を電流出力ライン48を介してレーザダイオード34に供給するかを制御する。さらに、図5に示された構成で配列されて、一対のP-MOSトランジスタ114、142は、電流ミラー関係にある。従って、P-MOSトランジスタ114、142を通って流れる電流の比は、P-MOSトランジスタ114、142のサイズ比によって決定される。この方法で、P-MOSトランジスタ114、142のサイズ比は、電流制御レジスタ58におけるビットが書込み電流回路42の電流源62の各々に含まれるP-MOSトランジスタ142をターンオンするとき、電流源62の各々が如何に多くの電流を電流出力ライン48に供給するかを決定する。各電流源62は、図5に示された型の出力段を含み得るけれども、書込み電流回路42に含まれた電流源62の各々は、図6の回路図に示された型の出力段であっても良い。図5に示された電流源62と共通である図6に示されたそれらの素子は、プライム記号’によって区別される同じ参照数字を有する。図6に示された出力段は、図5に示された電流基準電圧信号VG_IREFと同様の調節可能な電流基準信号VoltageReferenceNegativeVREFN信号を、N-MOS電流基準信号ラインを介して受信することにおいて、図5に示されたものと同様である。しかしながら、図6に示された出力段は、P-MOS電流基準信号ライン208を介して調節可能な電流基準信号VoltageReferenceVREFPを受信することによって、図5に示されたものとは異なっている。図6に示された出力段においては、電流基準信号VREFPは、P-MOSトランジスタ118’及びP-MOSトランジスタ134’の双方のゲートに供給され、これは、図5に示された出力段におけるように、それらのゲートがVEE電力ライン104に接続されているのとは異なっている。図のいずれにも示されていない、ICに含まれた相補的電圧基準回路は、書込み電流回路42に含まれた電流源62の各々に、電流基準信号VREFN及びVREFPを供給する。図5に示された出力段と同様に、制御プロセッサ14によって相補的電圧基準回路に供給されるデータは、VREFN及びVREFP信号の電圧を制御する。図6に示された出力段は、N-MOSトランジスタ112’のソース及びVEE電力ライン104’間に接続された第1の抵抗212を含むことによって、図5に示されたものとさらに異なっている。また、第2の抵抗214は、P-MOSトランジスタ142’のn-ウェル及びVCC電力ライン102’間に接続される。最後に、図6に示された出力段は、VCC電力ライン102’と、N-MOSトランジスタ112’及びP-MOSトランジスタ114’のそれぞれのドレイン並びにP-MOSトランジスタ116’及びP-MOSトランジスタ132’のそれぞれのゲートの接続点との間に直列に接続された第3の抵抗222及びコンデンサ224を含むことによって、図5に示されたものと異なっている。抵抗212、214及び222は、約100オームであり、コンデンサ224は、約5ピコファラッドである。P-MOSトランジスタ118’及びP-MOSトランジスタ134’の動作を制御するための電流基準信号VREFPを加えることは、電圧VREFPを変えることによって、P-MOSトランジスタ142’によって電流出力ライン48に供給される充電電流を調節するのを許容する。この方法で、電流源62によって供給される電力レベルに拘わりなくP-MOSトランジスタ138が最初にターンオフしN-MOSトランジスタ136が最初にターンオンするときにレーザダイオード34に供給される電流のための同じ立ち上がり時刻及び同じオーバーシュートを、書込み電流回路42が提供することが可能となる。P-MOSトランジスタ142の固有のソースからn-ウェルへの寄生容量と結合して抵抗214は、電流源62の出力において、埋設された低域通過フィルタを形成する。電流源62の出力におけるこの埋設された低域通過フィルタの存在は、P-MOSトランジスタ142が電流出力ライン48に供給する電流におけるオーバーシュート及びアンダーシュートを減ずる傾向がある。最後に、直列接続された抵抗222及びコンデンサ224の追加は、P-MOSトランジスタ114’及びP-MOSトランジスタ116’によって形成されるフィードバック回路が高速スイッチングの間に発進し得るという可能性を減少する。各電流源62は、図5に示された型のまたは図6に示された型のいずれかの出力段を含み得るが、書込み電流回路42の電流源62の各々は、図7A及び7Bによって形成される回路図で示される型の出力段を含むのが好ましい。図1-6の図示と共通である図7A及び7Bに示されたこれらの素子は、二重プライム記号によって区別された同じ参照数字を有する。最初に図7Bを参照すると、図7A及び7Bに示された出力段は、図5及び6に示されたMOSトランジスタ112、114、116、118、122、132、134、136、138及び142のすべてを含むことが明らかである。さらに、MOSトランジスタ112、114、116、118、122、132、134、136、138及び142のすべてのソース、ゲート及びドレイン、基板、n-ウェルは、以下のことを除いてそれぞれ図6に示されたように接続されている。以下のこととは:1.図7A及び7Bに示された出力段は、抵抗212を省略しており、従って、N-MOSトランジスタ112のソースは、VEE電力ライン104に直接接続され;そして2.P-MOSトランジスタ116、132のそれぞれのn-ウェルは、VCC電力ライン102には接続されていないが、むしろ、これらのトランジスタのソースに接続されている、ことである。図7A及び7Bに示された出力段は、また、P-MOSトランジスタ142の基板及びそれのドレイン間に存在する寄生容量302を明白に示すことによって、図6のものから異なっている。図7A及び7Bの図示は、以下の物理特性に起因して固有的に存在するインダクタンス304及びレーザダイオード34を明白に示すことによって、図6のものからさらに異なっており、ここに、以下の物理特性とは:1.印刷配線基板へのICリードの接着;2.ICのリードをレーザダイオード34にそしてレーザダイオード34をVEE電力ライン104にそれぞれ結合する印刷配線基板のトレース;そして3.レーザダイオード34それ自体、の物理特性である。最後に、図6と比較して、図7Aは、1.N-MOS電流基準信号ライン206を介してN-MOSトランジスタ112のゲートに、そして2.P-MOS電流基準信号ライン208を介してP-MOSトランジスタ118、134のゲートに、それぞれ電流基準信号VREFN及びVREFPを供給する出力回路のための相補電圧基準回路を示す。好ましくは、書込み電流回路42は、幾つかの電流源62の中で分担される単一の相補電圧基準だけを含む。図7Aに示される相補電圧基準は:1.電流基準信号VREFNを生成する入力バッファ増幅器312;2.レーザダイオード模擬回路;及び3.電流基準信号VREFPを発生する正バイアスの発生器回路、を含む。増幅器312の非反転入力314は、制御プロセッサ14によって書込み電流回路42に供給されるデータに応答して、図のいずれにも示されていないディジタルアナログ変換器DACによって生成されるセットポイント電圧Vsetを受信する。増幅器の出力316は、N-MOS電流基準信号ライン206を介してN-MOSトランジスタ112のゲートに、また、N-MOSトランジスタ322及びN-MOSトランジスタ324のそれぞれのゲートにも、VREFN信号を供給する。N-MOSトランジスタ322、324のそれぞれのソース及び基板は、VEE電力ライン104に接続される。N-MOSトランジスタ322のドレインは、P-MOSトランジスタ326のドレインに接続される。P-MOSトランジスタ326のソース及びn-ウェルは、VCC電力ライン102に接続される。N-MOSトランジスタ322及びP-MOSトランジスタ326の双方のドレインは、P-MOSトランジスタ328のゲートに接続される。P-MOSトランジスタ328のソースは、該トランジスタのn-ウェルに、P-MOSトランジスタ332のドレインに、P-MOSトランジスタ326のゲートに、そしてP-MOSトランジスタ334のゲートに接続される。P-MOSトランジスタ332、334のそれぞれのソース及びn-ウェルは、VCC電力ライン102に接続される。P-MOSトランジスタ328のドレインは、N-MOSトランジスタ336のドレインに接続される。N-MOSトランジスタ336のソース及び基板は、VEE電力ライン104に接続される。N-MOSトランジスタ336のゲートは、VCC電力ライン102に接続される。N-MOSトランジスタ324のドレインは、P-MOS電流基準信号ライン208を介してP-MOSトランジスタ342のドレイン及びゲートに、P-MOSトランジスタ332のゲートに、そして図7Bに示されたP-MOSトランジスタ118、134のゲートに接続される。200Ωから500Ωの範囲にある抵抗344は、VCC電力ライン102とP-MOSトランジスタ342のソースとの間に接続され、他方、P-MOSトランジスタ342のn-ウェルは、VCC電力ライン102に直接接続される。P-MOSトランジスタ334のドレインは、N-MOSトランジスタ352のドレイン及びゲートに接続される。レーザダイオード34のものを模擬した抵抗値R354=I34×R34/I354を有する抵抗354は、VEE電力ライン104とN-MOSトランジスタ352のソースとの間に接続され、N-MOSトランジスタ352のソースは、増幅器312の反転入力356に接続されている。図7Aに示されるように接続されて、N-MOSトランジスタ352は、MOSダイオードを創設する。増幅器312の出力316からの信号は、バイアス発生回路N-MOSトランジスタ322、324及び326と、P-MOSトランジスタ326、328、332及び342と抵抗344とから構成されるに供給されて、P-MOSトランジスタ334のゲートにVREFP信号を発生する。P-MOSトランジスタ142がレーザダイオード34に電流を供給している間の出力P-MOSトランジスタ142のゲートに印加される電圧は、VREFP信号のものと等しい。従って、P-MOSトランジスタ142、334は、P-MOSトランジスタ142、334のそれぞれのドレインにおける電圧の類似性によって決定される正確さを有する電流ミラーを形成する。レーザダイオードのシミュレータN-MOSトランジスタ352と抵抗354とから構成されるは、レーザダイオード34の電気特性を模擬する。従って、P-MOSトランジスタ142、334のドレインにおける電圧は、ほぼ等しい。制御電圧Vset及び抵抗354を通して流れる電流に比例する抵抗354を横切る電圧間での正確な電圧バッファと一緒に、レーザダイオード34及びレーザダイオードのシミュレータ間に正確な電流ミラーを創設すると、制御電圧Vsetとレーザダイオード34を通して流れる電流との間に非常に良好な線形性が生成される。前述のように、あまりにも迅速に増加するまたは過度にオーバーシュートするレーザダイオード34に供給される電流は、CDまたはDVD16を破壊し得る。CDまたはDVD16を破壊する可能性を減ずるために、図7A及び7Bに示された出力段は、図7Bに示されたオーバーシュート制御回路を含む。オーバーシュート制御回路は、VEE電力ライン104に接続された基板及びソースを有するN-MOSトランジスタ372を含む。N-MOSトランジスタ372のドレインは、P-MOSトランジスタ374のドレインに接続される。P-MOSトランジスタ374のソースは、該トランジスタのn-ウェルに及びP-MOSトランジスタ376、378のそれぞれのドレインに接続される。P-MOSトランジスタ376、378のそれぞれのソース及びn-ウェルは、VCC電力ライン102に接続される。信号、すなわち、DRV信号の論理反転は、信号ライン382を介して、N-MOSトランジスタ372及びP-MOSトランジスタ378のそれぞれのゲートに印加される。P-MOSトランジスタ376のゲートは、P-MOS電流基準信号ライン208を介して電流基準信号VREFPを受信する。P-MOSトランジスタ374のゲートは、P-MOSトランジスタ116、132のゲートにかつN-MOSトランジスタ112及びP-MOSトランジスタ114のドレインに接続される。上述のように接続されて、1つの寄生コンデンサ384がP-MOSトランジスタ374のソース及びゲート間に存在し、他方、もう1つの寄生コンデンサ386がP-MOSトランジスタ374のドレイン及びゲート間に存在する。それに対応して、1つの寄生コンデンサ184がP-MOSトランジスタ132のソース及びゲート間に存在し、他方、もう一つの寄生コンデンサ186が、P-MOSトランジスタ132のドレイン及びゲート間に存在する。寄生コンデンサ384、386は、P-MOSトランジスタ116、132のゲートに戻ってかつそれを通して信号に生じるスイッチング遷移を、P-MOSトランジスタ142のゲートに印加される信号に結合する。P-MOSトランジスタ116、132のゲートに戻ってスイッチング遷移を結合することは、レーザダイオード34に供給される電流にオーバーシュートを生成する寄生コンデンサ184、186の結合効果を補償する。寄生コンデンサ384、386を介してレーザダイオード34に電流出力ライン48を介して印加される電圧におけるオーバーシュートを制御するために、DRV及び信号が状態を変化させるシーケンスは、非常に重要である。特に、DRV信号は、信号が状態を変化させる前に状態を変化させなければならない。また、P-MOS電流基準信号ライン208を介してP-MOSトランジスタ118、134及びP-MOSトランジスタ376のゲートに出力電流依存の電流基準信号VREFPを印加することは、レーザダイオード34を通して流れる電流の広い範囲に渡ってオーバーシュートを制御することも援助する。VCC電力ライン102及びP-MOSトランジスタ142のn-ウェル間に接続された抵抗214の存在も、容量302及びインダクタンス304によって創設される直列共振回路のQを下げることによってオーバーシュートの制御に貢献する。