検出経路および制御経路を有する検出回路であって、前記検出経路が、検出ノードOUTに接続された信号入力部11を有する、信号の振幅を制限するための信号制限器1と、前記信号制限器1の信号出力部12に結合されたフィルタ2と、第1の検出器入力部31、第2の検出器入力部32、および検出器出力部33を有する回路短絡検出器3であって、前記第1の検出器入力部31が、前記フィルタ2に結合された、回路短絡検出器3とを含み、前記制御経路が、前記検出器出力部33に制御入力部41によって結合され、スイッチ5に制御出力部42により接続された、前記スイッチ5を制御するための制御回路4と、前記検出ノードOUTおよび電源ノードVSSに結合された、前記スイッチ5とを含む、検出回路。前記信号制限器1が、前記検出ノードOUTにおける信号EMCを、調整可能な信号振幅に制限するように設計されている、請求項1に記載の検出回路。前記信号制限器1が、前記検出ノードOUTにおける信号EMCを、調整可能な測定範囲MIN、MAXに制限するように設計されている、請求項1に記載の検出回路。前記信号制限器1が、前記検出ノードOUTにおける信号EMCを、対称的に制限するように設計されている、請求項1から3のいずれか1項に記載の検出回路。前記フィルタ2が、ローパスフィルタとして作られた、請求項1または2に記載の検出回路。前記回路短絡検出器3が、コンパレータとして作られ、調整可能な閾値Vshdetが、前記第2の検出器入力部32において与えられ得る、請求項1から5のいずれか1項に記載の検出回路。前記制御回路4が、前記制御入力部41および前記フィルタ2に接続されるデバウンサ401を含み、前記デバウンサ401が、調整可能な期間に前記スイッチ5を制御するように設計されている、請求項1から6のいずれか1項に記載の検出回路。前記スイッチ5がトランジスタを含み、前記トランジスタの負荷側が、前記検出ノードOUTおよび電源電圧のために前記電源ノードVSSに接続され、前記トランジスタの制御側が、前記制御出力部42に接続された、請求項1から7のいずれか1項に記載の検出回路。前記スイッチ5が、バイポーラトランジスタ、ユニポーラトランジスタ、または他のスイッチング可能な半導体素子を含む、請求項1から8のいずれか1項に記載の検出回路。検出ノードOUTにおいて信号EMCを検出するステップと、前記信号EMCの振幅を制限するステップと、前記信号振幅を制限することによって得られる、中間信号Vclipをフィルタリングするステップと、前記フィルタリングされた中間信号Vdetと事前に決められた比較信号Vshdetとの比較に基づいて、回路の短絡を検出するステップと、前記回路の短絡の前記検出に基づいて、前記検出ノードOUTにおいて参照電位VSSを印加するステップとを含む、検出回路を動作させるための方法。前記測定パラメータEMCの前記信号振幅が、調整可能な測定範囲MIN、MAXに制限される、請求項10に記載の方法。前記測定パラメータEMCの前記信号振幅が、対称的に制限される、請求項10または11に記載の方法。前記回路の短絡が、繰り返される調整可能な期間で検出される、請求項10から12のいずれか1項に記載の方法。前記比較信号Vshdetが、前記測定範囲MIN、MAXの中心により決められる、請求項10から13のいずれか1項に記載の方法。したがって、本発明の課題は、より正確に回路の短絡を検出できる検出回路を提供することである。この課題は、独立請求項の主題により解決される。構成および改良は、従属請求項の主題である。一実施形態では、検出回路は、検出経路および制御経路を含む。検出経路は、検出ノードに接続された信号入力部を有する、信号制限器を含む。検出経路は、さらに、信号制限器の信号出力部に結合されたフィルタを含む。回路短絡検出器は、第1の検出器入力部および第2の検出器入力部とともに、検出器出力部を含む。第1の検出器入力部は、第1のフィルタに接続される。制御経路は、スイッチを制御するための制御回路を含む。制御回路は、制御入力部によって、検出器出力部に結合される。制御回路の制御出力部は、スイッチに接続される。このスイッチはさらに、検出ノードおよび電源ノードに結合される。たとえば、センサは、検出ノードに接続され得る。センサを破壊し得る回路の短絡が、このセンサにおいて発生すると、この事象に特有の信号が、検出ノードに現れる。次いでこの信号は、まず信号制限器に与えられる。信号制限器は、信号の振幅を制限するように設計されている。こうして、信号制限器は、フィルタに与えられる中間信号を生成する。次いでフィルタは、中間信号をフィルタリングして、フィルタリングされた中間信号にする。そして、このように事前処理されフィルタリングされた中間信号が、回路短絡検出器、たとえば第1の検出器入力部に現れる。回路短絡検出器は、フィルタリングされた中間信号から回路短絡の事象を認識し、それに従って、制御回路または制御入力部に検出器出力部を介して与えられる制御信号を生成するように、設計されている。制御回路は、制御信号に基づいてスイッチを動作させる。回路短絡検出器が回路の短絡を検出した場合、制御信号は、スイッチを閉鎖または開放させ、接続された負荷を電源電圧から切り離す。検出ノードにおける信号は、有利には、信号制限器により適切に制限され得る。たとえば、望ましくはないがセンサに対して有害ではない信号が、検出ノードに存在する場合、信号制限器は、このことを考慮に入れることができる。このように、パルスまたは信号ピークによる、時間の限られた大き目の偏りは、回路の短絡の検出にはつながらない。信号振幅も、用いられるスイッチの種類に応じて、たとえば低圧側スイッチか高圧側スイッチかに応じて、上限または下限が制限され得る。加えて、検出回路の特有のパラメータは、下流側のフィルタにより調整され得る。このことは、たとえば、検出ノードに通常現れる信号に対して、十分な制限が実現され得ることを保証する。したがって、信号制限器と下流側のフィルタの組み合わせによって、回路短絡の検出の改善が実現できる。検出回路は、回路短絡の保護のために用いられる。これにより、たとえば、回路短絡の場合に、熱的な過負荷により回路が破壊されることが防がれる。検出回路は、センサがスイッチとともに設置されるシステム全体に対する、保護も実現する。非対称的なスイッチング動作でスイッチを用いることが、以下の説明において直接または間接的に論じられる場合、それは限定ではなく、単なる1つの可能な実施形態として理解されるべきである。たとえば、低圧側スイッチまたは高圧側スイッチが用いられる場合、正または負の動作電圧のみが切り替えられるという点で、スイッチは非対称的にスイッチングする。本発明によれば、両方の場合が、限定されることなく実施され得る。スイッチ高圧側または低圧側は通常、センサのコンポーネントである。センサが何かを検出したかしなかったかは、適切な出力部において信号で伝えられる。検出結果および具体的な実装形態に応じて、対応するスイッチが開閉する。スイッチの負荷は、ディスプレイランプ、リレー、PLCプログラマブルロジックコントローラコントローラの入力部、または何らかの他の適切な電気的負荷であってよい。別の実施形態では、信号制限器は、検出ノードにおける信号を、調整可能な信号振幅に制限するように設計される。検出回路は、好ましくは、調整可能な信号振幅により、定められた使用範囲に調整され得る。たとえば、干渉する環境由来の信号に特有の信号振幅の大きさが知られている場合、または推定され得る場合、回路はそうした振幅の大きさに対して調整され得る。別の実施形態では、信号制限器は、検出ノードにおける信号を、調整可能な測定範囲に制限するように設計される。調整可能な測定範囲によって、有利なことに、検出回路の検出の正確性がさらに向上し得る。正と負の両方向にかなりの偏りを有する干渉信号が現れた場合、これは、測定範囲によって、両方向で適切に制限され得る。別の実施形態では、信号制限器は、検出ノードにおいて対称に信号を制限するように設計される。この目的のために、信号制限器は、有利には、エミッタフォロワまたはバックツーバックダイオードを有する。回路短絡検出の正確性の向上は、有利には、対称的な制限により実現され得る。信号制限を対称的な測定範囲に限定することで、検出ノードにおける回路短絡の検出は、検出ノードにおける信号振幅にはほとんど依存しないようになる。さらに、フィルタは、理想的には、この対称的な測定範囲に対して調整され得る。対称的な測定範囲は、低圧側スイッチと高圧側スイッチの両方に対して、限定されることなく調整され得る。別の実施形態では、フィルタは、ローパスフィルタとして作られる。別の実施形態では、回路短絡検出器はコンパレータとして作られ、調整可能な閾値が第2の検出器入力部に与えられ得る。具体的には、検出回路の調整可能な閾値は、具体的な用途を考慮して設定され得る。閾値は、好ましくは、閾値が対称的な測定範囲の中心に相当するように、選択される。対称的な測定範囲は、有利には、ユーザにより、または工場において、調整され得る。しかし、動作中に自動的に測定範囲を適応させることも、考えられる。コンパレータを回路短絡検出器として使用することで、集積回路に容易に実装することが可能になる。閾値により、検出回路をそれぞれの用途に合わせることも、有利なことに可能になる。閾値が対称的な測定範囲の中心に相当するように、やはり閾値が選択される場合、これにより、回路短絡の検出の正確性のさらなる向上が可能になる。したがって、閾値は、信号制限器と下流側のフィルタの両方に対して調整される。別の実施形態では、制御回路は、制御入力部およびフィルタに接続された、デバウンサを含む。デバウンサは、調整可能な期間にスイッチを制御するように設計される。デバウンサは、回路短絡の検出の測定を、定められた調整可能な期間で繰り返すことを可能にする。たとえば、回路短絡のある信号が、検出ノードにおいて短時間だけ現れた場合、スイッチはその期間の後、再び動作することができる。回路短絡のある信号が、この期間が終わった後に存在する場合、スイッチは再び動作する。このようにして、回路短絡の検出を、回路短絡がもはや存在しなくなるまで反復的に繰り返すことができる。こうして、有利なことに、センサの不必要な長時間の遮断を避けることができる。別の実施形態では、スイッチは、負荷側が検出ノードおよび電源電圧のための電源ノードに接続され、制御側が制御出力部に接続されたトランジスタを含む。有利には、検出回路は、集積回路の中のトランジスタを用いることによって、実現され得る。この場合、低圧側スイッチと高圧側スイッチの両方が用いられ得る。別の実施形態では、スイッチは、バイポーラトランジスタまたはユニポーラトランジスタを含む。SGBTショットキーゲートバイポーラトランジスタのような他のスイッチング可能な半導体素子も、考えられる。一実施形態では、検出回路を動作させるための方法は、検出ノードにおける信号を取得するステップを含む。信号の振幅は制限され、信号振幅の制限により得られる中間信号が、フィルタリングされる。回路の短絡は、フィルタリングされた中間信号と、事前に決められた比較信号との比較に基づいて、検出される。参照電位が、検出ノードにおける回路短絡の検出に基づいて、印加される。回路短絡検出の正確性の向上は、有利には、信号振幅を制限することで実現され得る。これにより、たとえばパルスまたは信号ピークによる信号のような、好ましくはないが一般に無害な環境由来の信号によって、回路短絡がない場合に回路短絡が示されることが防止される。そのようなパルスまたは信号ピークは、比較的大きな信号振幅を有し得るので、回路短絡検出の正確性の向上が、これらの信号振幅の制限によりもたらされる。信号振幅を制限することで得られる中間信号を、さらにフィルタリングすることで、さらなる改善が実現され得る。したがって、フィルタリングは、所定の比較信号を下回る中間信号が、特有の信号振幅を示すようになるように、調整され得る。別の実施形態では、測定パラメータの信号振幅は、調整可能な測定範囲に制限される。回路短絡の検出のさらなる改善が、調整可能な測定範囲により実現され得る。信号振幅は、測定範囲の適切な選択によって、特有の範囲に限定され得る。通常発生する信号振幅の範囲は、このようにして推定または調整され得る。別の実施形態では、信号振幅は対称的に制限される。回路短絡検出の正確性は、さらに、信号振幅の対称的な制限により改善される。こうすることで、検出は、検出ノードにおける干渉信号の信号振幅には、ほとんど依存しない。別の実施形態では、回路の短絡は、調整可能な期間に繰り返し検出される。調整可能な期間に、回路短絡検出を反復的に繰り返すことで、不必要な遮断時間が避けられる。別の実施形態では、比較信号は、測定範囲の中心により決定される。測定範囲は、有利には、比較信号の選択または仕様により決定することができ、また逆も同様である。発生する環境由来の信号を正確に調整する方法が、このようにして可能になる。本発明は、図面を参照して、例示的な実施形態について以下で詳細に説明される。同じ機能または効果を有するコンポーネントは、同じ参照記号により示される。コンポーネントが機能において互いに一致する限り、それらの説明は、以下の図面の各々において繰り返されない。図1は、提案される原理に基づく検出回路を示す。検出回路は、検出ノードOUT、信号制限器1、フィルタ2および回路短絡検出器3を含む、測定経路を含む。詳細には、検出ノードOUTは、信号制限器1の信号入力部11に接続される。信号制限器1の信号出力部12は、フィルタ2に接続される。フィルタ2は、RC素子として作られ、抵抗器R1およびキャパシタC1を含む。抵抗器R1は、信号出力部12と、回路短絡検出器3の第1の検出器入力部31との両方に、接続される。回路短絡検出器3は、さらに、調整可能な閾値Vshdetが存在する、第2の検出器入力部32を含む。検出器出力部33は、制御入力部41を介して、制御経路に接続される。制御経路は、一方の側に制御入力部41を、他方の側にデバウンサ401およびスイッチングデバイス402を含む、スイッチ5を制御するための制御回路4を含む。デバウンサ401は、制御入力部41に存在し、スイッチングデバイス402に結合される。制御出力部42は、スイッチングデバイス402をスイッチ5に接続する。そして、スイッチ5は、検出ノードOUTおよび電源ノードVSSに接続される。説明を簡単にするために、負荷Lが、検出ノードOUTおよび電圧源VHVを介して、検出回路に接続される。接続される負荷Lは、たとえば、リレー、ランプ、またはPLCコントローラのためのスイッチング入力を表す。EMC発生器も、検出ノードOUTおよび電源電圧VSSを介して、検出回路に接続される。ここで、検出回路は、検出ノードに存在する信号を検出し、信号が回路短絡を示しているかいないかを検出するための手段を有する。検出ノードに存在する信号は、センサ信号または回路短絡信号と、EMC発生器により発生したEMC信号とを含む。通常の応用の場合には、EMC発生器は、平行線ケーブル、または、回路のすぐ近くの他の電気的なパラメータである。したがって、信号VEMCは一般に、検出ノードOUTに存在する。検出回路の異なる点S1、S2、S3で発生する特有の信号カーブが、図2A、図2Bおよび図2Cを参照して、詳細に説明される。検出ノードOUTにおける信号VEMCは、まず、信号制限器1に転送される。信号VEMCの振幅は、この信号制限器1において、対称的に制限される。この制限は、範囲の下限MINおよび範囲の上限MAXにより定められる、測定範囲の中で行われる。このように制限された中間信号は、信号制限器1によりフィルタ2に転送される。フィルタ2は、好ましくは、抵抗器R1およびキャパシタC1からなる、ローパスフィルタである。第1の検出入力部31にその後存在する中間信号が、このように生成される。回路短絡検出器3は、たとえば、調整可能な閾値Vshdetが存在する第2の入力部32において、コンパレータとして実装される。閾値Vshdetは、好ましくは、測定範囲MIN、MAXの中心に相当するように、選択される。これにより、フィルタリングされた中間信号Vdetは全体的に、閾値Vshdetを確実に下回る。したがって、回路短絡検出の事象は、検出ノードOUTに存在する干渉信号の信号振幅が異なることにより引き起こされる。回路短絡検出器が回路の短絡を示す場合、回路短絡検出器は、制御入力部41を介して制御経路に転送される制御信号を生成する。制御回路4は、スイッチ5を制御する。この目的で、期間tが、必須でないデバウンサ401において設定され得る。制御信号は、スイッチデバイス402に、スイッチ5たとえばNMOSn型金属酸化膜半導体トランジスタまたは他の適切なトランジスタを動作させる。回路短絡の場合には、スイッチ5が開放されるたとえば、NMOSトランジスタがオフされる。必須でないデバウンサ401は、検出回路により検出される回路短絡が、所与の時間tbたとえばtb=100μsの間示される場合に、スイッチ5を開放する機能を有する。デバウンサ401において、全体の時間tbの間、回路短絡が示されると、すぐにそのことがスイッチングデバイス402に信号で伝えられる。そして、スイッチングデバイス402は、たとえば、100msという調整可能な期間、スイッチ5を動作させる。調整可能な期間tはまた、適切にプログラムされてもよい。したがって、ある意味では、デバウンサ401は、追加のローパスフィルタ、しかしデジタル的に実現されるローパスフィルタである。測定経路は、有利には、回路短絡検出の正確性の向上を可能にする。信号制限器1の調整可能な測定範囲MIN、MAXのために、回路短絡の検出は、検出ノードOUTにおける電圧VEMCの信号振幅の範囲に、ほとんど依存しなくなる。この電圧は、スイッチ5による寄生ダイオード効果DPARAによって、著しく非対称になる。検出ノードOUTにおける非対称的な信号も、高精度に考慮され得る。回路短絡検出の正確性は、さらに、ローパスフィルタ2、および閾値Vshdetとの比較により、改善される。必須でないデバウンサ401はまた、回路短絡の検出の後の、接続された負荷の遮断時間が短く保たれ得るという有利な効果も有する。スイッチ5は、図1において本発明を制限することなく示されるような、低圧側スイッチとして、または代替的には高圧側スイッチとして実装され得る。検出回路に関し示された原理は、スイッチのそれぞれの種類に対して、相応に修正され適用され得る。スイッチの種類に応じて、スイッチ5は、電源電圧VHVまたは電源電圧VSSにより適宜駆動され得る。図2A、図2Bおよび図2Cは、図1でS1、S2およびS3とマークされた点における、信号カーブを示す。各々の場合において、信号VEMC、Vclip、Vdetが時間tに対してプロットされる。詳細には、図2Aは、検出ノードOUTに存在する信号VEMCを示す。この点は、図1ではS1とマークされる。たとえば、スイッチ5の寄生ダイオードDPARAにより、信号VEMCは非常に非対称的なカーブを有する。しかし、これは、信号VEMC自体の信号源により引き起こされることもある。図2Aにおいて明らかなように、信号VEMCは、平均して閾値Vshdetよりも高く、さらなる手段がとられなければ、回路短絡検出器3において回路の短絡を示すであろう。図2Bは、図1の点S2における信号カーブを示し、信号VEMCの信号振幅が信号制限器1により制限された後の、制限された中間信号Vclipを示す。対称的な測定範囲MIN、MAXにより、制限された中間信号Vclipのこの信号振幅は相応に制限され、全体的に、閾値Vshdet以下である。図2Cは、図1の点S3における、時間Tに対してプロットされたフィルタリングされた中間信号Vdetを示す。フィルタリングは、強く異なり非対称的な信号振幅に対しても、EMC条件に由来する干渉信号が、閾値Vshdetよりも低いままになるという効果を有する。したがって、そうした干渉信号は、回路短絡検出の信号とは明確に区別され得る。そのような回路短絡の信号は、たとえば、閾値Vshdetよりも高く、また、回路短絡が存在する限り、時間とともにほとんど変動しない。