不揮発性メモリに書き込む書き込みデータを有する上位層から、前記書き込みデータのサイズを取得する取得部と、取得された前記書き込みデータのサイズの空き領域を検索する検索部と、検索結果に基づき、前記書き込みデータの書き込み先の論理アドレスを前記上位層に通知する通知部とを備えるメモリ制御装置。前記不揮発性メモリに前記書き込みデータを書き込む制御を行う書き込み制御部をさらに備え、前記取得部は、さらに、前記上位層から、前記通知部が通知した前記論理アドレスを書き込み先とする書き込み命令を取得し、前記書き込み制御部は、前記書き込み命令に基づいて、前記書き込みデータを書き込む請求項1に記載のメモリ制御装置。前記検索部は、検索された前記書き込みデータのサイズ以上の空き領域のなかから、前記書き込みデータと同一サイズの空き領域を、前記検索結果とする請求項1に記載のメモリ制御装置。前記検索部は、検索された前記空き領域のなかから、これまでの書き換え回数が少ない空き領域を、前記検索結果とする請求項1に記載のメモリ制御装置。不揮発性メモリに書き込む書き込みデータを有する上位層から、前記書き込みデータのサイズを取得し、取得された前記書き込みデータのサイズの空き領域を検索し、検索結果に基づき、前記書き込みデータの書き込み先の論理アドレスを前記上位層に通知するステップを含むメモリ制御方法。コンピュータに、不揮発性メモリに書き込む書き込みデータを有する上位層から、前記書き込みデータのサイズを取得し、取得された前記書き込みデータのサイズの空き領域を検索し、検索結果に基づき、前記書き込みデータの書き込み先の論理アドレスを前記上位層に通知する処理を実行させるためのプログラム。不揮発性メモリを制御するメモリ制御装置に、前記不揮発性メモリに書き込む書き込みデータのサイズを通知する通知部と、前記書き込みデータのサイズの通知に応答して、前記メモリ制御装置から供給される、前記書き込みデータの書き込み先の論理アドレスを取得する取得部とを備え、前記通知部は、取得された前記論理アドレスを書き込み先として、前記書き込みデータの書き込み命令を前記メモリ制御装置に通知するデータ管理装置。前記通知部は、前記メモリ制御装置に書き込まれたデータのうち、消去可能なデータが記録された論理アドレスも通知する請求項7に記載のデータ管理装置。不揮発性メモリを制御するメモリ制御装置に、前記不揮発性メモリに書き込む書き込みデータのサイズを通知し、前記書き込みデータのサイズの通知に応答して、前記メモリ制御装置から供給される、前記書き込みデータの書き込み先の論理アドレスを取得し、取得された前記論理アドレスを書き込み先として、前記書き込みデータの書き込み命令を前記メモリ制御装置に通知するステップを含むデータ管理方法。コンピュータに、不揮発性メモリを制御するメモリ制御装置に、前記不揮発性メモリに書き込む書き込みデータのサイズを通知し、前記書き込みデータのサイズの通知に応答して、前記メモリ制御装置から供給される、前記書き込みデータの書き込み先の論理アドレスを取得し、取得された前記論理アドレスを書き込み先として、前記書き込みデータの書き込み命令を前記メモリ制御装置に通知する処理を実行させるためのプログラム。しかしながら、特許文献1の手法では、上位層から、書き込み先の論理アドレスが指定され、デバイス側は上位層から指定された論理アドレスに書き込んでいた。このとき、上位層は、デバイス側の書き込み状態に関係なく、書き込み先の論理アドレスを指定するので、ライトバック処理の発生頻度を抑制する点においては不効率となる場合があった。本技術は、このような状況に鑑みてなされたものであり、ライトバック処理の発生頻度を抑制することができるようにするものである。本技術の第1の側面のメモリ制御装置は、不揮発性メモリに書き込む書き込みデータを有する上位層から、前記書き込みデータのサイズを取得する取得部と、取得された前記書き込みデータのサイズの空き領域を検索する検索部と、検索結果に基づき、前記書き込みデータの書き込み先の論理アドレスを前記上位層に通知する通知部とを備える。本技術の第1の側面のメモリ制御方法は、不揮発性メモリに書き込む書き込みデータを有する上位層から、前記書き込みデータのサイズを取得し、取得された前記書き込みデータのサイズの空き領域を検索し、検索結果に基づき、前記書き込みデータの書き込み先の論理アドレスを前記上位層に通知するステップを含む。本技術の第1の側面のプログラムは、コンピュータに、不揮発性メモリに書き込む書き込みデータを有する上位層から、前記書き込みデータのサイズを取得し、取得された前記書き込みデータのサイズの空き領域を検索し、検索結果に基づき、前記書き込みデータの書き込み先の論理アドレスを前記上位層に通知する処理を実行させるためのものである。本技術の第1の側面においては、不揮発性メモリに書き込む書き込みデータを有する上位層から、前記書き込みデータのサイズが取得され、取得された前記書き込みデータのサイズの空き領域が検索され、検索結果に基づき、前記書き込みデータの書き込み先の論理アドレスが前記上位層に通知される。本技術の第2の側面のデータ管理装置は、不揮発性メモリを制御するメモリ制御装置に、前記不揮発性メモリに書き込む書き込みデータのサイズを通知する通知部と、前記書き込みデータのサイズの通知に応答して、前記メモリ制御装置から供給される、前記書き込みデータの書き込み先の論理アドレスを取得する取得部とを備え、前記通知部は、取得された前記論理アドレスを書き込み先として、前記書き込みデータの書き込み命令を前記メモリ制御装置に通知する。本技術の第2の側面のデータ管理方法は、不揮発性メモリを制御するメモリ制御装置に、前記不揮発性メモリに書き込む書き込みデータのサイズを通知し、前記書き込みデータのサイズの通知に応答して、前記メモリ制御装置から供給される、前記書き込みデータの書き込み先の論理アドレスを取得し、取得された前記論理アドレスを書き込み先として、前記書き込みデータの書き込み命令を前記メモリ制御装置に通知するステップを含む。本技術の第2の側面のプログラムは、コンピュータに、不揮発性メモリを制御するメモリ制御装置に、前記不揮発性メモリに書き込む書き込みデータのサイズを通知し、前記書き込みデータのサイズの通知に応答して、前記メモリ制御装置から供給される、前記書き込みデータの書き込み先の論理アドレスを取得し、取得された前記論理アドレスを書き込み先として、前記書き込みデータの書き込み命令を前記メモリ制御装置に通知する処理を実行させるためのものである。本技術の第2の側面においては、不揮発性メモリを制御するメモリ制御装置に、前記不揮発性メモリに書き込む書き込みデータのサイズが通知され、前記書き込みデータのサイズの通知に応答して、前記メモリ制御装置から供給される、前記書き込みデータの書き込み先の論理アドレスが取得され、取得された前記論理アドレスを書き込み先として、前記書き込みデータの書き込み命令が前記メモリ制御装置に通知される。なお、プログラムは、伝送媒体を介して伝送することにより、又は、記録媒体に記録して、提供することができる。メモリ制御装置およびデータ管理装置は、独立した装置であっても良いし、1つの装置を構成している内部ブロックであっても良い。本技術の第1及び第2の側面によれば、ライトバック処理の発生頻度を抑制することができる。以下、本技術を実施するための形態以下、実施の形態というについて説明する。なお、説明は以下の順序で行う。1.電子機器の構成例2.書き込みデータ制御に関する機能ブロック図3.不揮発性メモリの動作の前提条件4.起動シーケンス5.従来手法による書き込み制御の説明6.書き込みデータサイズがブロックサイズ未満である場合の書き込み制御の説明7.書き込みデータサイズがブロックサイズである場合の書き込み制御の説明8.書き込み回数が複数回の例9.データの消去命令10.ファイルシステム制御部とメモリ制御部の詳細機能ブロック図[電子機器の構成例]図1は、本技術が適用された電子機器の一実施の形態の構成例を示すブロック図である。図1に示される電子機器1は、例えば、パーソナルコンピュータ、デジタルスチルカメラ、デジタルビデオカメラ、オーディオレコーダ等の、画像データや音声データなどの所定のデータを記録する機器である。電子機器1は、例えば、MPU11、ROM12、RAM13、不揮発性メモリ14、入出力インタフェース15、操作入力デバイス16、表示デバイス17、及び、通信インタフェース18を備える。また、電子機器1は、データの伝送路としてのバス19で各構成要素間を接続する。MPU11は、MPUMicroProcessingUnitや、制御機能を実現するための複数の回路が集積された集積回路などで構成され、電子機器1全体を制御する制御部として機能する。MPU11は、電子機器1の電源投入とともに、オペレーティングシステムOSを起動実行し、FATFileAllocationTablesやUDFUniversalDiskFormatなどのファイルシステムによって、不揮発性メモリ13に記録されている画像や音声のデータをファイルとして管理する。ROMReadOnlyMemory12は、起動プログラムや演算パラメータなどの制御用データを記憶する。RAMRandomAccessMemory13は、例えば、MPU11により実行されるアプリケーションプログラムなどを一時記憶する。不揮発性メモリ14は、NAND型のフラッシュメモリであり、画像データや音声データなど、様々なデータを記憶する記録媒体である。不揮発性メモリ14はまた、MPU11により実行される、オペレーティングシステム、デバイスドライバ、およびアプリケーションプログラムも記憶する。入出力インタフェース15は、操作入力デバイス16および表示デバイス17を接続する。入出力インタフェース15としては、例えば、USBUniversalSerialBus端子や、DVIDigitalVisualInterface端子、HDMIHighDefinitionMultimediaInterface端子、各種処理回路などが挙げられるが、上記に限られない。操作入力デバイス16は、操作部として機能し、また、表示デバイス17は、表示部として機能する。操作入力デバイス16としては、例えば、ボタン、方向キー、ジョグダイヤルなどの回転型セレクター、あるいは、これらの組み合わせなどが挙げられるが、上記に限られない。また、表示デバイス17としては、例えば、液晶ディスプレイLiquidCrystalDisplay;LCDや有機ELディスプレイorganicElectroLuminescencedisplay。または、OLEDディスプレイOrganicLightEmittingDiodedisplayともよばれる。などが挙げられるが、上記に限られない。なお、入出力インタフェース15は、電子機器1の外部装置としての操作入力デバイス例えば、キーボードやマウスなどや、表示デバイス例えば、外部ディスプレイなどと接続することもできる。また、表示デバイス17は、例えばタッチスクリーンなど、表示とユーザ操作とが可能なデバイスであってもよい。通信インタフェース18は、ネットワークを介してあるいは、直接的に、サーバなどの外部装置と無線または有線で通信を行うための通信部として機能する。ここで、通信インタフェース18としては、例えば、通信アンテナおよびRF回路無線通信や、IEEE802.15.1ポートおよび送受信回路無線通信、IEEE802.11bポートおよび送受信回路無線通信、あるいはLAN端子および送受信回路有線通信などが挙げられる。ここで、本実施の形態に係るネットワークとしては、例えば、LANLocalAreaNetworkやWANWideAreaNetworkなどの有線ネットワーク、基地局を介した無線WANWWAN;WirelessWideAreaNetworkや無線MANWMAN;WirelessMetropolitanAreaNetworkなどの無線ネットワーク、あるいは、TCP/IPTransmissionControlProtocolInternetProtocolなどの通信プロトコルを用いたインターネットなどが挙げられる。電子機器1は、以上のように構成される。なお、本実施の形態に係る電子機器1のハードウェア構成は、図1に示す構成に限られない。[書き込みデータ制御に関する機能ブロック図]上述した電子機器1において、例えば、撮影された画像データや、受信した放送信号に基づく画像データが、不揮発性メモリ14に記録される場合、MPU11は、それらの画像データをファイルとして、不揮発性メモリ14に記録させる。図2は、不揮発性メモリ14にデータを書き込む場合の制御に関する機能ブロック図を示している。不揮発性メモリ14へのデータの書き込みは、MPU11により実行されるオペレーティングシステム42により制御管理される。オペレーティングシステム42は、いわゆる基本プログラムであり、例えば、電子機器1のハードウェアなどのリソースの取り扱いを制御する。オペレーティングシステム42には、ファイルシステム制御部61とメモリ制御部62が少なくとも含まれる。オペレーティングシステム42上で実行されるアプリケーションプログラム41は、各種の処理を実行して、ファイルの書き込みおよび読み出しをオペレーティングシステム42に要求する。アプリケーションプログラム41は、オペレーティングシステム42のファイルシステム制御部61に対して、ファイル単位レベルでのアクセス読み出しまたは書き込みを要求指示する。ファイルシステム制御部61は、例えば、FATファイルシステムであり、不揮発性メモリ14に記録されているデータの書き込みおよび読み出しをTUTranslationUnit単位で管理する。ここで、TU単位とは、不揮発性メモリ14のデータの書き込みおよび読み出し単位をページ、消去単位をブロックとすると、ページサイズ以上、ブロックサイズ未満で構成されるサイズである。従って、ファイルシステム制御部61は、データの書き込みおよび読み出しについては、TU単位でランダムにメモリ制御部62に指示し、データの消去については、ブロック単位でランダムにメモリ制御部62に指示することができる。ファイルシステム制御部61は、アプリケーションプログラム41から一つのファイルのデータの書き込みが要求された場合、メモリ制御部62に対して一度の書き込み命令で行うのではなく、複数回の書き込み命令をTU単位で行う。なお、ファイルシステム制御部61は、メモリ制御部62に、複数TUを指定して、まとめて書き込むことは可能である。メモリ制御部62は、例えば、デバイスドライバで構成され、不揮発性メモリ14の動作に必要な情報を上位層であるファイルシステム制御部61に供給し、ファイルシステム制御部61の制御に基づいて、不揮発性メモリ14に対するデータの書き込みまたは読み出しなど、不揮発性メモリ14の動作を制御する。メモリ制御部62は、ファイルシステム制御部61からのTU単位レベルでのアクセス読み出しまたは書き込みの要求指示に対して、ページ単位で不揮発性メモリ14にアクセスする。また、メモリ制御部62は、データを消去する場合には、上述したように、ブロック単位で消去する。不揮発性メモリ14は、主記憶領域81とキャッシュ領域82とで構成される。主記憶領域81は、データが最終的に記憶されるデータ領域であり、主記憶領域81のサイズ記憶容量が、ユーザ側ファイルシステム制御部61側で認識される不揮発性メモリ14のメモリサイズとなる。キャッシュ領域82は、データを一時的に保存する領域である。[不揮発性メモリの動作の前提条件]図3を参照して、不揮発性メモリ14を制御するための前提となる不揮発性メモリ14の制御構造について説明する。不揮発性メモリ14の記憶領域物理領域は、複数の物理ブロックで構成される。主記憶領域81は、複数の物理ブロックで構成され、主記憶領域81を構成する各物理ブロックをユーザブロックと呼ぶ。一方、キャッシュ領域82は、複数の物理ブロックで構成され、キャッシュ領域82を構成する各物理ブロックをキャッシュブロックと呼ぶ。ユーザブロックとキャッシュブロックは、同一のブロックサイズである。また、ファイルシステム制御部61は、LBA空間でデータの書き込み等を、メモリ制御部62に指示するため、主記憶領域81を構成する各ユーザブロックと1対1に、論理ブロックが割り当てられている。論理ブロックは、複数の論理TU以下、LTUという。で構成され、論理TUに対応する物理領域の単位が、上述したTUである。従って、主記憶領域81の各ユーザブロックは、複数のTUで構成される。ファイルシステム制御部61は、不揮発性メモリ14に対するデータの書き込みおよび読み出しの制御をLTU単位で行い、データの消去の制御を、論理ブロック単位で行う。なお、本実施の形態では、図3に示されるように、1つの論理ブロックは、4つのLTUで構成されている。また、メモリ制御部62では、1つの論理ブロックに対して割り当て可能なキャッシュブロックの個数、および、キャッシュブロックを割り当てられる論理ブロックの個数が制限条件として決められている。メモリ制御部62は、その制限条件の下、データが記憶されていない消去済み物理ブロックである消去済みブロックを、所定の論理ブロックに対応するキャッシュブロックとして割り当てることができる。本実施の形態では、1つの論理ブロックに対して割り当て可能なキャッシュブロックの個数と、キャッシュブロックを割り当てられる論理ブロックの個数は、いずれも3個であるとする。従って、本実施の形態の不揮発性メモリ14は、物理的な記憶領域として、少なくとも12個の物理ブロックを有していることになる。ユーザブロックおよびキャッシュブロックは、そこに記録されていたデータが消去され、消去済みブロックとされると、その後、再び、ユーザブロックまたはキャッシュブロックとして利用することができる。メモリ制御部62は、LBA空間で表される論理領域と、不揮発性メモリ14の物理領域との対応関係を管理し、ファイルシステム制御部61からの論理アドレスに対応する不揮発性メモリ14の物理領域にアクセスする。図3で示される不揮発性メモリ14の主記憶領域81は、3個の論理ブロック0乃至3に対応するユーザブロック0乃至3で構成されている。そして、論理ブロック1に対して、3個のキャッシュブロック1-1乃至1-3が割り当てられ、それ以外の論理ブロック0および2には、キャッシュブロックが割り当てられていない状態を示している。図3において、物理ブロックを構成する各TUに付された符号は、物理領域の各TUの絶対番地絶対アドレスを表すものとする。図3においては、理解を容易にするため、ユーザブロック0乃至2と、キャッシュブロック1-1乃至1-3に対して、絶対番地の小さい方から順に割り当てた例を示しているが、どの物理ブロックがユーザブロックまたはキャッシュブロックとして割り当てられるかはメモリ制御部62の制御によって異なる。即ち、物理ブロックは、メモリ制御部62の制御によって、ユーザブロックともなり得るし、キャッシュブロックともなり得る。また、図3において、グレー色で塗りつぶされたTUは、データが記録済みのTUであることを示し、以降の図においても同様に表す。不揮発性メモリ14の制御および構成についてまとめると、次のように言うことができる。主記憶領域81は、複数のユーザブロックで構成され、キャッシュ領域82は、複数のキャッシュブロックで構成される。主記憶領域81は、不揮発性メモリ14としてのメモリ容量と同一の容量を有し、キャッシュ領域82は、不揮発性メモリ14としてのメモリ容量と同一の容量を有する必要が無い。主記憶領域81とキャッシュ領域82は、異なるデバイスである必要が無く、同じデバイス内の物理ブロックごとに主記憶領域81またはキャッシュ領域82を割り当てることが可能である。本実施の形態の主記憶領域81とキャッシュ領域82は、上述したように、一つのデバイス記憶領域を、主記憶領域81またはキャッシュ領域82として適宜使い分けるようにして構成されるが、主記憶領域81とキャッシュ領域82は、それぞれ異なるデバイスとして予め区別して設けられてもよい。[起動シーケンス]図4は、電子機器1の電源が投入され、オペレーティングシステム42が起動したときに、ファイルシステム制御部61とメモリ制御部62との間で行われる処理を説明するフローチャートである。オペレーティングシステム42が起動されると、ステップS1において、ファイルシステム制御部61は、メモリ制御部62にLTUのサイズLTUサイズと論理ブロックのサイズ論理ブロックサイズを要求する。ステップS2において、メモリ制御部62は、ファイルシステム制御部61からの要求に応じて、LTUのサイズと論理ブロックのサイズをファイルシステム制御部61に返答出力する。以上の処理により、ファイルシステム制御部61はLTUのサイズと論理ブロックのサイズを認識し、LTU単位による制御が可能となる。[従来手法による書き込み制御の説明]次に、図5乃至図11を参照して、従来行われていた不揮発性メモリ14に対する書き込み制御について説明する。なお、図5乃至図11の説明において、便宜上、ファイルシステム制御部61とメモリ制御部62が行うものとして説明する。図5は、データを書き込み前の不揮発性メモリ14の状態を示している。データ書き込み前の不揮発性メモリ14の状態は、図3に示した状態と同様に、論理ブロック1と、それに割り当てられた3個のキャッシュブロック1-1乃至1-3の全てのTUがデータ書き込み済みの状態である。なお、書き込み済みの各TUのうち、有効なデータは、ユーザブロック1のTU4と、キャッシュブロック1-1のTU13、キャッシュブロック1-2のTU18、及び、キャッシュブロック1-3のTU23であるとする。不揮発性メモリ14の状態が、図5に示す状態であるとき、ファイルシステム制御部61から、開始LTUアドレスとして5LTU5、書き込みTU数として2の書き込み命令が供給された場合の従来手法による制御を、以下で説明する。初めに、メモリ制御部62は、書き込み対象のLTU5およびLTU6が含まれる論理ブロック1に対応するユーザブロック1に割り当てられたキャッシュブロック1-1乃至1-3の各TUがいずれも書き込み済みであるので、図6に示されるように、他の消去済みブロックを確保する。図6の例では、TU32乃至TU35で構成される物理ブロックが消去済みブロックとして確保されている。そして、メモリ制御部62は、確保した消去済みブロックに、論理ブロック1の有効なデータをコピーする。具体的には、図6に示すように、ユーザブロック1のTU4、キャッシュブロック1-1のTU13、キャッシュブロック1-2のTU18、及び、キャッシュブロック1-3のTU23のデータを、確保した消去済みブロックのTU32乃至TU35にコピーする。次に、メモリ制御部62は、図7に示されるように、コピー完了により不要になった、TU4乃至TU7で構成されるユーザブロック1と、TU12乃至TU23で構成されるキャッシュブロック1-1乃至1-3のデータを消去する。そして、メモリ制御部62は、図8に示されるように、先ほど有効なデータをコピーした元消去済みブロックを、論理ブロック1に対応する新たなユーザブロック1として割り当てる。換言すれば、論理ブロック1に対応するユーザブロック1が、TU4乃至TU7で構成される物理ブロックから、TU32乃至TU35で構成される物理ブロックに変更される。以上のように、書き込み先の論理ブロックに対応するキャッシュブロックに空きがない場合に、ユーザブロック及びキャッシュブロック内の有効なデータを新たな物理ブロックにコピーし、コピー後に現在のキャッシュブロックのデータを消去する処理がライトバック処理と呼ばれる。ライトバック処理の後、メモリ制御部62は、図9に示されるように、1つの消去済みブロックをさらに確保し、論理ブロック1に対応する1個目のキャッシュブロック1-1として割り当て、書き込み命令とともに供給されたデータを、そこに書き込む。図9では、TU20乃至TU23で構成される物理ブロックが、キャッシュブロック1-1として割り当てられ、そのうちのTU20とTU21に、ファイルシステム制御部61から供給されたデータが書き込まれている。このとき、メモリ制御部62では、論理ブロック1のLTU5に対して新キャッシュブロック1-1のTU20が、論理ブロック1のLTU6に対して新キャッシュブロック1-1のTU21が参照されるようなアドレス変換が設定される。図10は、開始LTUアドレス:5、書き込みTU数:2の書き込み命令による書き込み処理完了後の不揮発性メモリ14の最終的な状態を示している。図11は、図5乃至図10を参照して説明した従来の書き込み制御を説明するフローチャートである。ファイルシステム制御部61は、上位のアプリケーションプログラム41からのデータ書き込み命令を受けて、ステップS11において、開始LTUアドレス:5LTU5、書き込みTU数:2の書き込み命令をメモリ制御部62に出力する。メモリ制御部62は、ステップS12において、書き込み対象のLTU5およびLTU6が含まれる論理ブロック1に対応するユーザブロック1に割り当てられたキャッシュブロック1-1乃至1-3の各TUがいずれも書き込み済みであるので、ライトバック処理を行う。即ち、メモリ制御部62は、ユーザブロック及びキャッシュブロック内の有効なデータを、新ユーザブロックとなる新たな物理ブロックにコピーし、コピー後に現在のユーザブロック及びキャッシュブロックのデータを消去する処理を行う。ステップS13において、メモリ制御部62は、新キャッシュブロックとなる消去済みブロックを確保し、書き込み命令とともにファイルシステム制御部61から供給されたデータを、確保した新キャッシュブロックに書き込む。そして、ステップS14において、メモリ制御部62は、書き込み完了後、書き込み命令に対する終了応答を、ファイルシステム制御部61に返信して、終了する。以上のように、従来の手法では、デバイス側の書き込み状態に関係なく、上位層であるファイルシステム制御部61が独自にデータの書き込み先開始LTUアドレスを指定していた。従って、上述した例で言えば、論理ブロック0または論理ブロック2をデータの書き込み先に指定すれば、ライトバック処理を回避できた場合までも、ライトバック処理が行われることとなっていた。[書き込みデータサイズがブロックサイズ未満である場合の書き込み制御の説明]そこで、図12および図13を参照して、ファイルシステム制御部61とメモリ制御部62とで行われる、本技術を適用した書き込み制御を説明する。なお、図12および図13を参照して説明する書き込み制御方法は、書き込むデータのデータサイズがブロックサイズ未満、即ち、TU数が4個未満である場合の方法である。書き込むデータのデータサイズがブロックサイズであるときの書き込み制御方法については後述する。図12は、ファイルシステム制御部61とメモリ制御部62とで行われる本技術を適用した書き込み制御のフローチャートである。ファイルシステム制御部61は、上位のアプリケーションプログラム41からのデータ書き込み命令を受けると、ステップS31において、書き込みサイズを通知する書き込みサイズ通知を、メモリ制御部62に出力する。上述した例でいうと、TU数:2を書き込みサイズとして指定した書き込みサイズ通知が、ファイルシステム制御部61からメモリ制御部62に供給される。ステップS32において、メモリ制御部62は、キャッシュブロックのデータの書き込み状態に基づいて、ライトバック処理を発生させず、指定された書き込みサイズのデータを書き込み可能な書き込み先を検索する。検索結果として、例えば、LTUアドレス8と9が検索されたとする。そして、ステップS33において、メモリ制御部62は、検索結果に基づいて、開始LTUアドレスとして、先頭のLTUアドレス8を通知する開始LTUアドレス通知を、ファイルシステム制御部61に出力する。ステップS34において、ファイルシステム制御部61は、ステップS31で先に通知した書き込みサイズと、開始LTUアドレス通知で指定された開始LTUアドレスを指定した書き込み命令をメモリ制御部62に出力する。即ち、ファイルシステム制御部61は、開始LTUアドレス:8LTU8、書き込みTU数:2の書き込み命令をメモリ制御部62に出力する。ステップS35において、メモリ制御部62は、書き込み命令とともにファイルシステム制御部61から供給されたデータを、指定された開始LTUアドレスから書き込む。指定された開始LTUアドレスが含まれる論理ブロックに対応するキャッシュブロックは、必要に応じて割り当てられる。そして、ステップS35において、メモリ制御部62は、書き込み完了後、書き込み命令に対する終了応答を、ファイルシステム制御部61に返信して、終了する。図13は、図12で説明した処理を図示したものである。なお、図13において、データを書き込む前の不揮発性メモリ14の状態は、図5に示した従来例と同様である。図13に示されるように、メモリ制御部62は、TU数:2の書き込みサイズが通知されたとき、上限値の3個のキャッシュブロックが割り当てられ、かつ、その全てでデータが書き込み済みである論理ブロック1を除外したなかから、例えば、論理ブロック2のLTUアドレス8と9を書き込み先として検索し、決定する。そして、メモリ制御部62は、LTUアドレス:8を開始LTUアドレスとして通知する。ファイルシステム制御部61は、開始LTUアドレス通知で指定された開始LTUアドレスLTUアドレス:8を指定して、書き込み命令をメモリ制御部62に出力する。書き込み前の状態では、論理ブロック2に対しては1個のキャッシュブロックも割り当てられておらず、また、キャッシュブロックが割り当てられている論理ブロックも論理ブロック1の1個だけである。従って、論理ブロック2に対してキャッシュブロックを割り当てることができる。そこで、メモリ制御部62は、論理ブロック2に対して1個目のキャッシュブロック2-1として、TU28乃至TU31で構成される1個の消去済みブロックを確保し、先頭の2つのTUにデータを書き込む。以上のように、ファイルシステム制御部61は、データの書き込み命令を出力する前に、最適な書き込み先、即ち、ライトバック処理が発生しない書き込み先をメモリ制御部62から取得する。そして、ファイルシステム制御部61は、取得した書き込み先を開始LTUアドレスで指定して、書き込み命令をメモリ制御部62に出力する。このように、メモリ制御部62が最適な書き込み先を予め指定することで、ライトバック処理を行うことなく、データを書き込むことができる。即ち、本技術を適用した書き込み制御方法によれば、ライトバック処理の発生頻度を抑制することができる。なお、上述した例のように、選択可能な論理ブロック0と論理ブロック2に対応するキャッシュブロックの書き込み状態が同一条件である場合には、メモリ制御部62は、論理ブロック0と論理ブロック2のどちらを書き込み先として選択してもよい。一方、例えば、図14に示されるように、選択可能な論理ブロック0と論理ブロック2に対応するキャッシュブロックの書き込み状態が同一でない場合には、メモリ制御部62は、書き込みサイズと同一のキャッシュブロックの空きTU数を有する論理ブロックを書き込み先として指定する。図14の例では、論理ブロック0に対応するキャッシュブロック0-2の空きTU数は3であり、論理ブロック2に対応するキャッシュブロック2-1の空きTU数は2である。従って、メモリ制御部62は、論理ブロック2のLTUアドレス10を、書き込み先として指定する。これにより、キャッシュブロックを効率よく使用することができ、不揮発性メモリ14全体としての書き換え回数を抑制することができる。[書き込みデータサイズがブロックサイズである場合の書き込み制御の説明]次に、書き込むデータのデータサイズがブロックサイズであるときの書き込み制御について説明する。初めに、図15および図16を参照して、従来行われていた書き込み制御について説明する。従来の手法では、上述したように、デバイス側の書き込み状態に関係なく、上位層であるファイルシステム制御部61が独自にデータの書き込み先開始LTUアドレスを指定する。例えば、図15に示されるように、論理ブロック0および論理ブロック1のそれぞれに対して、上限数のキャッシュブロックが割り当てられ、かつ、全てのTUにデータが書き込み済みであるような状態において、LTU3乃至LTU6に対応する4個のTUにデータを書き込む場合について説明する。この場合、LTU3とLTU4乃至LTU6とは異なる論理ブロックであるため、ファイルシステム制御部61は、論理ブロックの境界を跨って連続するLTUを1回の書き込み命令で書き込むことはできない。そこで、従来では、図16に示すような制御が行われる。図16は、書き込みデータサイズがブロックサイズである場合の従来の書き込み制御を説明するフローチャートである。なお、図16においても、上述した例と同様、ファイルシステム制御部61とメモリ制御部62が制御を行うものとして説明する。ファイルシステム制御部61は、上位のアプリケーションプログラム41からのデータ書き込み命令を受けると、初めに、LTUアドレスが小さい方の論理ブロック0に対する書き込みを行う。即ち、ステップS51において、開始LTUアドレス:3LTU3、書き込みTU数:1の書き込み命令をメモリ制御部62に出力する。メモリ制御部62は、ステップS52において、書き込み対象のLTU3に対応するユーザブロック0に割り当てられたキャッシュブロック0-1乃至0-3の各TUがいずれも書き込み済みであるので、ライトバック処理を行う。即ち、メモリ制御部62は、ユーザブロック及びキャッシュブロック内の有効なデータを、新ユーザブロックとなる新たな物理ブロックにコピーし、コピー後に現在のキャッシュブロックのデータを消去する処理を行う。そして、ステップS53において、メモリ制御部62は、新キャッシュブロックとなる新たな消去済みブロックを確保し、書き込み命令とともにファイルシステム制御部61から供給されたデータを、確保した新キャッシュブロックに書き込む。そして、ステップS54において、メモリ制御部62は、書き込み完了後、書き込み命令に対する終了応答をファイルシステム制御部61に返信する。次に、残りの論理ブロック1に対する書き込みを行う。即ち、ステップS55において、開始LTUアドレス:4LTU4、書き込みTU数:3の書き込み命令をメモリ制御部62に出力する。メモリ制御部62は、ステップS56において、書き込み対象のLTU4乃至LTU6に対応するユーザブロック1に割り当てられたキャッシュブロック1-1乃至1-3の各TUがいずれも書き込み済みであるので、ライトバック処理を行う。即ち、メモリ制御部62は、ユーザブロック及びキャッシュブロック内の有効なデータを、新ユーザブロックとなる新たな物理ブロックにコピーし、コピー後に現在のキャッシュブロックのデータを消去する処理を行う。そして、ステップS57において、メモリ制御部62は、新キャッシュブロックとなる新たな消去済みブロックを確保し、書き込み命令とともにファイルシステム制御部61から供給されたデータを、確保した新キャッシュブロックに書き込む。そして、ステップS58において、メモリ制御部62は、書き込み完了後、書き込み命令に対する終了応答をファイルシステム制御部61に返信し、終了する。以上のように、従来の書き込み制御によれば、論理ブロック0および論理ブロック1のそれぞれについてライトバック処理が行われる。次に、図17を参照して、ファイルシステム制御部61とメモリ制御部62とで行われる本技術を適用した書き込み制御について説明する。本技術を適用した書き込み制御方法では、上述したように、最初に、メモリ制御部62が、ファイルシステム制御部61から通知された書き込みサイズに応じて、開始LTUアドレスを決定し、ファイルシステム制御部61に通知する。図15に示した書き込み前の状態においては、メモリ制御部62は、図17に示すように、データが記録済みではないユーザブロックに対応する論理ブロックで、かつ、ライトバック処理が発生しない論理ブロック2の先頭のLTUアドレス:8を、開始LTUアドレスとして、ファイルシステム制御部61に通知する。そして、開始LTUアドレス通知に応じて、ファイルシステム制御部61から、開始LTUアドレス:8LTU8、書き込みTU数:4の書き込み命令が供給された場合、メモリ制御部62は、キャッシュブロックではなく、ユーザブロックに直接書き込む。即ち、メモリ制御部62は、ブロックサイズ分のデータがくることが分かっている場合には、キャッシュブロックではなく、ユーザブロックに直接書き込む。これにより、キャッシュ領域82キャッシュブロックに保存する時間と、ライトバック処理を行った場合のキャッシュ領域82のデータを消去する時間を削減でき、かつ、キャッシュ領域82の書き換え回数を減らすことができる。図18は、図17を参照して説明した書き込み制御のフローチャートである。ファイルシステム制御部61は、上位のアプリケーションプログラム41からのデータ書き込み命令を受けると、ステップS71において、書き込みサイズを通知する書き込みサイズ通知を、メモリ制御部62に出力する。ここで通知される書き込みサイズは、ブロックサイズであるTU数:4である。ステップS72において、メモリ制御部62は、キャッシュブロックへのデータの書き込み状態に基づいて、ライトバック処理を発生させず、指定された書き込みサイズのデータを書き込み可能な書き込み先を検索する。図17の例では、LTUアドレス8乃至11の論理ブロック2が検索される。そして、ステップS73において、メモリ制御部62は、検索結果に基づいて、開始LTUアドレスとして、論理ブロック2の先頭のLTUアドレス:8を通知する開始LTUアドレス通知を、ファイルシステム制御部61に出力する。ステップS74において、ファイルシステム制御部61は、ステップS71で先に通知した書き込みサイズと、開始LTUアドレス通知で指定された開始LTUアドレスを指定して、書き込み命令をメモリ制御部62に出力する。即ち、ファイルシステム制御部61は、開始LTUアドレス:8LTU8、書き込みTU数:4の書き込み命令をメモリ制御部62に出力する。ステップS75において、メモリ制御部62は、論理ブロック2に対応するユーザブロック2に、直接、ファイルシステム制御部61から供給されたデータを書き込む。そして、ステップS75において、メモリ制御部62は、書き込み完了後、書き込み命令に対する終了応答をファイルシステム制御部61に返信して、終了する。以上のように、メモリ制御部62が最適な書き込み先を予め指定することで、ライトバック処理を行うことなく、データを書き込むことができる。また、書き込むデータのデータサイズがブロックサイズである場合には、データが、キャッシュ領域82キャッシュブロックではなく、主記憶領域81ユーザブロックに直接書き込まれる。これにより、キャッシュ領域82に保存する時間とキャッシュ領域82のデータを消去する時間を削減でき、かつ、キャッシュ領域82の書き換え回数を減らすことができる。なお、ブロックサイズの書き込み先として指定可能な複数の論理ブロックがある場合、対応するユーザブロックのこれまでの書き換え回数の少ない方の論理ブロックを指定することができる。これにより、不揮発性メモリ14の各物理ブロックの書き換え回数を平均化することができる。また、上述した実施の形態では、ファイルシステム制御部61がメモリ制御部62に通知する書き込みサイズ通知において、書き込む予定のサイズ書き込みサイズのみを通知するようにしたが、書き込む予定の開始LTUアドレスも通知するようにしてもよい。従って、本技術を適用した書き込み制御方法によれば、不揮発性メモリ14の書き換えの頻度を減らすことで、メモリシステムとしての寿命を延ばすことができる。また、ライトバック処理の発生頻度が減ることで、書き込み速度も高速化することができる。[書き込み回数が複数回の例]上述した例は、いずれも、フィルシステム制御部61からの1回の書き込みサイズ通知に対して、フィルシステム制御部61から、書き込み命令が1回のみ通知される場合の例であった。しかし、ファイルシステム制御部61は、書き込みサイズ通知により予め通知した書き込みサイズの領域を、何回の書き込み命令によって使用するか書き込むかは任意である。図19は、1回の書き込みサイズ通知に対して、2回の書き込みを行う例を示したフローチャートである。即ち、図19の処理では、ステップS91乃至S93の処理により、ファイルシステム制御部61が書き込みサイズを通知して、それに応じてメモリ制御部62が最適な開始LTUアドレスを通知する。そして、ファイルシステム制御部61は、ステップS94乃至S96の処理からなる1回目の書き込み処理と、ステップS97乃至S99の処理からなる2回目の書き込み処理により、指定した書き込みサイズの領域にデータを書き込んでいる。ステップS91乃至S93の処理は、上述した図18のステップS71乃至S73の処理と、開始LTUアドレスとTU数が異なるだけで、基本的に同様の処理であるので、詳細な説明は省略する。また、ステップS94乃至S96の処理及びステップS97乃至S99の処理も同様に、上述した図18のステップS74乃至S76の処理と、基本的に同様の処理であるので、詳細な説明は省略する。図19で説明した書き込み処理を図示すると、図20Aに示すようになる。図20Aでは、確保されたLTUアドレス4乃至7に対して、1TUを書き込む1回目の書き込みと、3TUを書き込む2回目の書き込みの計2回の書き込みが行われている。その他、図20Bに示されるように、確保されたLTUアドレス4乃至7に対して、4回の書き込みにより、最終的に4TUの書き込みを行ってもよいし、図20Cに示されるように2TUの2回の書き込みにより、最終的に4TUの書き込みを行ってもよい。[データの消去命令]本技術を適用した書き込み制御によれば、上述したように、メモリ制御部62は、書き込みサイズ通知により指定されたサイズの空き領域を検索して書き込み先を返答するが、処理が進むにつれて、空き領域が少なくなる。デバイス側のメモリ制御部62は、不要なデータと必要なデータの違いがわからないため、書き込まれたデータをすべて残そうとする。その結果、最終的には空き領域がなくなり、書き込み先を指定できないという事態が想定される。そのため、ファイルシステム制御部61には、消去命令のコマンドが用意されており、不要となり、消去可能なデータを、メモリ制御部62に通知することができる。なお、消去単位はブロックサイズであるため、消去命令は論理ブロック単位で指定される。図21は、消去命令を行う処理のフローチャートである。初めに、ステップS121において、ファイルシステム制御部61は、消去可能な論理ブロックの先頭のLTUアドレスを開始LTUアドレスとし、TU数をブロックサイズの4とする消去命令をメモリ制御部62に通知する。ステップS122において、メモリ制御部62は、消去命令により指定された論理ブロックを消去する消去処理を実行し、ステップS123において、終了応答を返信して、処理を終了する。以上のように、ファイルシステム制御部61が消去命令を通知し、メモリ制御部62が消去処理を実行することにより、空き領域を増やすことができ、書き込み先を指定できないという事態を防止することができる。ファイルシステム制御部61は、例えば、主記憶領域81の全容量における空き領域の比率が所定の比率以下となったときや、自身がアイドル状態となったときに、消去命令を通知することができる。なお、消去命令の代わりに、その論理ブロック内のデータが無効なもの不要なものであることを示す無効化命令を送信してもよい。即ち、指定された論理ブロックを実際に消去するものでなく、消去可能であることを通知するだけでもよい。[ファイルシステム制御部61とメモリ制御部62の詳細機能ブロック図]図22は、上述したファイルシステム制御部61とメモリ制御部62の機能をまとめた、ファイルシステム制御部61とメモリ制御部62の詳細な機能ブロック図を示している。ファイルシステム制御部61は、通知部101と取得部02を少なくとも有し、メモリ制御部62は、取得部111、検索部112、通知部113、及び書き込み部114を少なくとも有する。ファイルシステム制御部61の通知部101は、メモリ制御部62の取得部111に、不揮発性メモリ14に書き込む書き込みデータのサイズを通知する。また、通知部101は、取得部102から取得された書き込み先の開始LTUアドレス論理アドレスを書き込み先として、書き込みデータの書き込み命令を、メモリ制御部62の取得部111に通知する。ファイルシステム制御部61の取得部102は、メモリ制御部62の通知部113から供給される、書き込みデータの書き込み先の開始LTUアドレスを取得し、通知部101に供給する。メモリ制御部62の取得部111は、上位層としてのファイルシステム制御部61から、書き込みデータのサイズを取得する。メモリ制御部62の検索部112は、取得部111で取得された書き込みデータのサイズを少なくとも有する空き領域を検索する。メモリ制御部62の通知部113は、検索部112の検索結果に基づき、書き込みデータの書き込み先の開始LTUアドレスを、ファイルシステム制御部61に通知する。メモリ制御部62の書き込み部114は、取得部111で取得された書き込み命令に基づいて、不揮発性メモリ14の主記憶領域81またはキャッシュ領域82に書き込みデータを書き込む。また、書き込み部114は、取得部111で取得された消去命令に基づいて、主記憶領域81またはキャッシュ領域82に書き込み済みのデータを消去する。ファイルシステム制御部61とメモリ制御部62は、以上のように構成される。本明細書において、フローチャートに記述されたステップは、記載された順序に沿って時系列的に行われる場合はもちろん、必ずしも時系列的に処理されなくとも、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで実行されてもよい。本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。なお、本技術は以下のような構成も取ることができる。1不揮発性メモリに書き込む書き込みデータを有する上位層から、前記書き込みデータのサイズを取得する取得部と、取得された前記書き込みデータのサイズの空き領域を検索する検索部と、検索結果に基づき、前記書き込みデータの書き込み先の論理アドレスを前記上位層に通知する通知部とを備えるメモリ制御装置。2前記不揮発性メモリに前記書き込みデータを書き込む制御を行う書き込み制御部をさらに備え、前記取得部は、さらに、前記上位層から、前記通知部が通知した前記論理アドレスを書き込み先とする書き込み命令を取得し、前記書き込み制御部は、前記書き込み命令に基づいて、前記書き込みデータを書き込む前記1に記載のメモリ制御装置。3前記検索部は、検索された前記書き込みデータのサイズ以上の空き領域のなかから、前記書き込みデータと同一サイズの空き領域を、前記検索結果とする前記1または2に記載のメモリ制御装置。4前記検索部は、検索された前記空き領域のなかから、これまでの書き換え回数が少ない空き領域を、前記検索結果とする前記1乃至3のいずれかに記載のメモリ制御装置。5不揮発性メモリに書き込む書き込みデータを有する上位層から、前記書き込みデータのサイズを取得し、取得された前記書き込みデータのサイズの空き領域を検索し、検索結果に基づき、前記書き込みデータの書き込み先の論理アドレスを前記上位層に通知するステップを含むメモリ制御方法。6コンピュータに、不揮発性メモリに書き込む書き込みデータを有する上位層から、前記書き込みデータのサイズを取得し、取得された前記書き込みデータのサイズの空き領域を検索し、検索結果に基づき、前記書き込みデータの書き込み先の論理アドレスを前記上位層に通知する処理を実行させるためのプログラム。7不揮発性メモリを制御するメモリ制御装置に、前記不揮発性メモリに書き込む書き込みデータのサイズを通知する通知部と、前記書き込みデータのサイズの通知に応答して、前記メモリ制御装置から供給される、前記書き込みデータの書き込み先の論理アドレスを取得する取得部とを備え、前記通知部は、取得された前記論理アドレスを書き込み先として、前記書き込みデータの書き込み命令を前記メモリ制御装置に通知するデータ管理装置。8前記通知部は、前記メモリ制御装置に書き込まれたデータのうち、消去可能なデータが記録された論理アドレスも通知する前記7に記載のデータ管理装置。9不揮発性メモリを制御するメモリ制御装置に、前記不揮発性メモリに書き込む書き込みデータのサイズを通知し、前記書き込みデータのサイズの通知に応答して、前記メモリ制御装置から供給される、前記書き込みデータの書き込み先の論理アドレスを取得し、取得された前記論理アドレスを書き込み先として、前記書き込みデータの書き込み命令を前記メモリ制御装置に通知するステップを含むデータ管理方法。10コンピュータに、不揮発性メモリを制御するメモリ制御装置に、前記不揮発性メモリに書き込む書き込みデータのサイズを通知し、前記書き込みデータのサイズの通知に応答して、前記メモリ制御装置から供給される、前記書き込みデータの書き込み先の論理アドレスを取得し、取得された前記論理アドレスを書き込み先として、前記書き込みデータの書き込み命令を前記メモリ制御装置に通知する処理を実行させるためのプログラム。