入力信号の電圧振幅を第1の所定の電圧と比較し、比較結果を出力する第1の比較部と、前記第1の比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する第1の比較結果保持部と、前記第1の比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する第1の比較結果評価部と、を備える、電圧振幅検出回路。前記第1の比較部の出力を所定時間遅延させて前記第1の比較結果保持部及び前記第1の比較結果評価部に出力する遅延部を更に備える、請求項1に記載の電圧振幅検出回路。前記入力信号を所定時間遅延させて前記第1の比較結果保持部及び前記第1の比較結果評価部に出力する遅延部を更に備える、請求項1に記載の電圧振幅検出回路。前記第1の比較部の出力を前記第1の比較結果保持部に出力するとともに前記第1の比較部の出力を分周させて前記第1の比較結果保持部及び前記第1の比較結果評価部に出力する第1の分周部を更に備える、請求項1に記載の電圧振幅検出回路。入力信号の電圧振幅を前記第1の所定の電圧より高い第2の所定の電圧と比較し、比較結果を出力する第2の比較部と、前記第2の比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する第2の比較結果保持部と、前記第2の比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する第2の比較結果評価部と、をさらに備え、前記第1の分周部は、前記第1の比較部の出力を分周させて前記第1の比較結果保持部、前記第1の比較結果評価部及び前記第2の比較結果保持部に出力する、請求項4に記載の電圧振幅検出回路。前記第1の分周部の出力信号を、クロックの立下りエッジで駆動されて取り込む第1のフリップフロップと、前記第1のフリップフロップの出力を取り込む第2のフリップフロップと、前記第1のフリップフロップ及び前記第2のフリップフロップの出力信号を評価する第1の出力評価部と、をさらに備える、請求項4に記載の電圧振幅検出回路。前記第1の出力評価部は、前記第1のフリップフロップ及び前記第2のフリップフロップの出力信号の排他的論理和を取ることで評価する、請求項6に記載の電圧振幅検出回路。前記第1の出力評価部の出力の雑音を除去する第1の雑音除去部をさらに備える、請求項6に記載の電圧振幅検出回路。入力信号の電圧振幅を前記第1の所定の電圧より高い第2の所定の電圧と比較し、比較結果を出力する第2の比較部と、前記第2の比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する第2の比較結果保持部と、前記第2の比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する第2の比較結果評価部と、前記第2の比較部の出力信号を、クロックの立下りエッジで駆動されて取り込む第3のフリップフロップと、前記第3のフリップフロップの出力を取り込む第4のフリップフロップと、前記第3のフリップフロップ及び前記第4のフリップフロップの出力信号を評価する第2の出力評価部と、をさらに備える、請求項6に記載の電圧振幅検出回路。前記第2の出力評価部は、前記第3のフリップフロップ及び前記第4のフリップフロップの出力信号の排他的論理和を取ることで評価する、請求項9に記載の電圧振幅検出回路。前記第2の出力評価部の出力の雑音を除去する第2の雑音除去部をさらに備える、請求項9に記載の電圧振幅検出回路。請求項1に記載の電圧振幅検出回路を備える、情報記憶装置。請求項1に記載の電圧振幅検出回路を備える、通信装置。入力信号の電圧振幅を所定の電圧と比較し、比較結果を出力する比較ステップと、前記比較ステップで出力される比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する比較結果保持ステップと、前記比較結果保持ステップで出力された比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する比較結果評価ステップと、を備える、電圧振幅検出方法。しかし、従来のクロック電圧振幅検出回路は、ピークホールド回路に抵抗やキャパシタ等の受動素子が用いられており、検出対象のクロックの周波数が低い場合例えば、100kHz~400kHz程度の場合にはこのピークホールド回路の時定数を大きくする必要がある。そして、受動素子が用いられたピークホールド回路において時定数を大きくするには抵抗値や容量値を大きくする必要が生じ、集積回路への実装を考えると面積の増大が許容できない程度になってしまうという問題があった。そこで、本開示は、上記問題に鑑みてなされたものであり、本開示の目的とするところは、ピークホールド回路を省略し、検出対象のクロックの周波数が低い場合でも大きな容量や抵抗を用いずに構成することが可能な、新規かつ改良された電圧振幅検出回路、情報記憶装置、通信装置および電圧振幅検出方法を提供することにある。本開示によれば、入力信号の電圧振幅を第1の所定の電圧と比較し、比較結果を出力する第1の比較部と、前記第1の比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する第1の比較結果保持部と、前記第1の比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する第1の比較結果評価部と、を備える、電圧振幅検出回路が提供される。また本開示によれば、上記電圧振幅検出回路を備える、情報記憶装置が提供される。本開示によれば、上記電圧振幅検出回路を備える、通信装置が提供される。また本開示によれば、入力信号の電圧振幅を所定の電圧と比較し、比較結果を出力する比較ステップと、前記比較ステップで出力される比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する比較結果保持ステップと、前記比較結果保持ステップで出力された比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する比較結果評価ステップと、を備える、電圧振幅検出方法が提供される。以上説明したように本開示によれば、ピークホールド回路を省略し、検出対象のクロックの周波数が低い場合でも大きな容量や抵抗を用いずに構成することが可能な、新規かつ改良された電圧振幅検出回路、情報記憶装置、通信装置および電圧振幅検出方法を提供することができる。以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。なお、説明は以下の順序で行うものとする。<1.従来の電圧振幅検出回路の構成><2.第1の実施形態>[電圧振幅検出回路の機能構成例][電圧振幅検出回路の回路構成例][電圧振幅検出回路の動作]<3.第2の実施形態>[電圧振幅検出回路の回路構成例][電圧振幅検出回路の動作][変形例]<4.第3の実施形態>[電圧振幅検出回路の回路構成例][電圧振幅検出回路の動作]<5.第4の実施形態>[電圧振幅検出回路の回路構成例][電圧振幅検出回路の動作]<6.第5の実施形態>[電圧振幅検出回路の回路構成例][電圧振幅検出回路の動作]<7.第6の実施形態>[電圧振幅検出回路の回路構成例][電圧振幅検出回路の動作]<8.電圧振幅検出回路の適用例><9.まとめ><1.従来の電圧振幅検出回路の構成>まず、本開示の好適な実施の形態について詳細に説明する前に、従来の電圧振幅検出回路の構成およびその問題点について説明する。図1は、従来の電圧振幅検出回路1000の構成を示す説明図であり、上述の特許文献1で示されている回路構成を示したものである。図1に示したように、従来の電圧振幅検出回路1000は、ピークホールド回路1001と、電圧検出回路1002と、ラッチ回路1003と、を含んで構成される。ピークホールド回路1001は、入力信号CLKINのピーク値を保持する。電圧検出回路1002は、ピークホールド回路1001の出力電圧VPEAKと、所定の基準電圧VREFとを比較して出力信号COMPOUTを出力する。ラッチ回路1003は、電圧検出回路1002が出力する出力信号COMPOUTを保持し、検出出力DETOUTとして出力する。従来の電圧振幅検出回路1000は、図1に示したような構成を有することで、入力信号CLKINの電圧振幅が基準電圧VREFを超えているかどうか検出し、検出結果を出力することができる。図2は、従来の電圧振幅検出回路1000で用いられるピークホールド回路1001の回路構成例を示す説明図であり、上述の特許文献2で示されている回路構成を示したものである。図2に示したように、従来の電圧振幅検出回路1000で用いられるピークホールド回路1001は、入力抵抗1101と、帰還抵抗1107と、第1のオペアンプ1102と、ダイオード1103と、抵抗1104と、容量1105と、第2のオペアンプ1106と、を含んで構成される。図2に示したピークホールド回路1001の動作を簡単に説明する。過去のピーク出力電圧VOUTを超える入力信号VINが入力Inputから到達すると、ダイオード1103を介して、容量1105が充電される。容量1105が充電されることで出力Outputからの出力電圧VOUTが上昇する。入力信号が入力Inputに来なければ、抵抗1104を介して容量1105に蓄えられていた電荷は放電され、出力Outputからの出力電圧VOUTは低下する。ピークホールド回路1001は、このように動作することで入力信号のピーク値を保持することができる。ピークホールド回路1001に含まれる抵抗1104と容量1105とで形成される時定数は、検出の対象となる信号の性質によって適切に設定する必要がある。検出対象となるクロックの周波数が低い場合には、抵抗1104と容量1105とで形成される時定数は大きくする必要があり、そのための抵抗値や容量値を大きくする必要がある。しかし、抵抗値や容量値の上昇は、電圧振幅検出回路を集積回路へ実装することを考えた場合に、回路面積の増大が許容できない程度にまで達してしまう。従って、このような電圧振幅検出回路を集積回路へ実装することを考えると、受動素子を用いるピークホールド回路のような回路を用いないようにすることが望ましい。そこで、以下で説明する本開示の実施の形態では、検出対象となるクロックの周波数が低い場合であっても、受動素子を用いるピークホールド回路のような回路を用いずに、入力クロックの電圧振幅を適切に検出することができる技術について説明する。<2.第1の実施形態>[電圧振幅検出回路の機能構成例]図3は、本開示の第1の実施形態にかかる電圧振幅検出回路100の機能構成を示す説明図である。以下、図3を用いて本開示の第1の実施形態にかかる電圧振幅検出回路100の機能構成について説明する。図3に示したように、本開示の第1の実施形態にかかる電圧振幅検出回路100は、比較部101と、比較結果保持部102と、比較結果評価部103と、を含んで構成される。比較部101は、入力クロックCLKINの電圧振幅と、所定の基準電圧VREFとを比較する。比較部101は、入力クロックCLKINの電圧振幅と所定の基準電圧VREFとの比較結果を比較結果保持部102に出力する。具体的には、比較部101は、入力クロックCLKINの電圧振幅と所定の基準電圧VREFとを比較して、入力クロックCLKINの電圧振幅が所定の基準電圧VREFを上回っている期間にHighレベルとなる所定の信号COMPOUTを出力する。比較結果保持部102は、比較部101から送られる信号COMPOUTを、クロック信号CLKFFの立ち上がりエッジで取り込み、所定の信号FFOUTとして比較結果評価部103へ出力する。比較結果保持部102は、クロック信号CLKFFの立ち上がりエッジで信号COMPOUTを取り込むことで、入力クロックCLKINの電圧振幅が所定の基準電圧VREFを上回っていればHighレベルの、上回っていなければLowレベルとなる信号FFOUTを出力する。比較結果評価部103は、比較結果保持部102が出力する信号FFOUTを取り込み、信号FFOUTの内容をクロック信号CLKFFに基づいて評価して、評価結果を信号DETOUTとして出力する。比較結果評価部103は、信号FFOUTの内容をクロック信号CLKFFに基づいて評価することで、入力クロックCLKINの電圧振幅が所定の基準電圧VREFを上回っているかどうかをより正確に判定することができる。以上、図3を用いて本開示の第1の実施形態にかかる電圧振幅検出回路100の機能構成について説明した。次に、図3に示した本開示の第1の実施形態にかかる電圧振幅検出回路100の具体的な回路構成例について説明する。[電圧振幅検出回路の回路構成例]図4は、図3に示した本開示の第1の実施形態にかかる電圧振幅検出回路100の具体的な回路構成例を示す説明図である。以下、図4を用いて、本開示の第1の実施形態にかかる電圧振幅検出回路100の具体的な回路構成例について説明する。図4に示したように、本開示の第1の実施形態にかかる電圧振幅検出回路100は、コンパレータ111と、フリップフロップ112と、カウンタ113と、を含んで構成される。コンパレータ111は、図3の比較部101を構成し、入力クロックCLKINの電圧振幅と、所定の基準電圧VREFとを比較する。コンパレータ111は、入力クロックCLKINの電圧振幅と所定の基準電圧VREFとを比較して、入力クロックCLKINの電圧振幅が所定の基準電圧VREFを上回っている期間にHighレベルとなる所定の信号COMPOUTを出力する。フリップフロップ112は、図3の比較結果保持部102を構成し、コンパレータ111から送られる信号COMPOUTを、クロック信号CLKFFの立ち上がりエッジで取り込む。フリップフロップ112は、取り込んだ信号COMPOUTを所定の信号FFOUTとして出力する。フリップフロップ112を駆動するクロック信号CFKFFは、入力クロックCLKINと等しい周波数であり、およそ90°の位相差となるように位相が調整されている。従って、フリップフロップ112は、入力クロックCLKINが所定の振幅に達していると、コンパレータ111の出力信号COMPOUTのHighレベルの期間を取り込み、常にHighレベルの信号FFOUTを出力する。フリップフロップ112は、クロック信号CLKFFの立ち上がりエッジで信号COMPOUTを取り込むことで、入力クロックCLKINの電圧振幅が所定の基準電圧VREFを上回っていればHighレベル、上回っていなければLowレベルとなる信号FFOUTを出力する。カウンタ113は、図3の比較結果評価部103を構成し、フリップフロップ112が出力する信号FFOUTを取り込み、信号FFOUTの内容をクロック信号CLKFFに基づいて評価する。具体的には、クロック信号CLKFFの供給を受けて動作するカウンタ113は、信号FFOUTがHighレベルとなったことを受けてカウント動作を開始し、所定の回数をカウントした後に、信号FFOUTの評価内容を信号DETOUTとして出力する。カウンタ113は、信号FFOUTの内容をクロック信号CLKFFに基づいて評価することで、入力クロックCLKINの電圧振幅が所定の基準電圧VREFを上回っているかどうかをより正確に判定することができる。以上、図4を用いて本開示の第1の実施形態にかかる電圧振幅検出回路100の具体的な回路構成例について説明した。次に、本開示の第1の実施形態にかかる電圧振幅検出回路100の動作について説明する。[電圧振幅検出回路の動作]図5は、図4に示した電圧振幅検出回路100に供給される信号のタイミングチャートを示す説明図である。以下、図5を用いて、本開示の第1の実施形態にかかる電圧振幅検出回路100の動作について説明する。電圧振幅検出回路100に入力クロックCLKINが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧VREFを下回っていれば、コンパレータ111は、入力クロックCLKINの電圧振幅と、所定の基準電圧VREFとを比較して、基準電圧VREFの方が上回っているので、Lowレベルの信号COMPOUTを出力する。フリップフロップ112は、クロックCLKFFの立ち上がりエッジで、コンパレータ111が出力する信号COMPOUTの内容を信号FFOUTとして出力する。Lowレベルの信号COMPOUTの供給を受けると、フリップフロップ112は、Lowレベルの信号FFOUTを出力する。カウンタ113は、初期値nを有し、クロックCLKFFの供給を受けて動作し、クロックCLKFFの立ち上がりエッジのタイミングで、信号FFOUTがHighレベルであればカウント値をカウントダウンし、信号FFOUTがLowレベルであればカウント値を初期値にリセットする。電圧振幅検出回路100に入力クロックCLKINが供給されていなければ、信号FFOUTはLowレベルであるので、カウンタ113のカウント値は初期値nのままである。電圧振幅検出回路100に、基準電圧VREFを上回る電圧振幅を有する入力クロックCLKINが供給されてくると、コンパレータ111は、入力クロックCLKINの電圧振幅と、所定の基準電圧VREFとを比較して、入力クロックCLKINの方が上回っているので、Highレベルの信号COMPOUTを出力する。フリップフロップ112は、Highレベルの信号COMPOUTの供給を受けると、CLKFFの立ち上がりエッジのタイミングで信号COMPOUTを取り込んで、Highレベルの信号FFOUTを出力する。カウンタ113は、Highレベルの信号FFOUTの供給を受けると、クロックCLKFFの立ち上がりエッジのタイミングでカウント値をカウントダウンする。そして、カウンタ113のカウント値が0になると、カウンタ113は信号DETOUTをHighレベルにして出力する。信号DETOUTがHighレベルになったことで、基準電圧VREFを上回る電圧振幅を有する入力クロックCLKINが供給されてきたことが分かる。なお、カウンタ113はアップカウンタであってもよい。カウンタ113がアップカウンタである場合は、カウンタ113は、カウント値が所定の値に達した時点で信号DETOUTをHighレベルにして出力するようにしてもよい。このように入力クロックCLKINが安定して電圧振幅検出回路100に供給されてくれば、クロックの電圧振幅は常に基準電圧VREFを上回る。しかし、クロック生成直後は、安定したクロックが電圧振幅検出回路100に供給されてこない場合も考えられる。図6は、図4に示した電圧振幅検出回路100に供給される信号のタイミングチャートを示す説明図であり、入力クロックCLKINの電圧振幅が安定しない様子を示したものである。図6のように、入力クロックCLKINが電圧振幅検出回路100に供給される当初において、その電圧振幅が基準電圧VREFを上回っていなければ、カウンタ113のカウント値は減少しない。その後、入力クロックCLKINの電圧振幅が基準電圧VREFを上回るようになると、カウンタ113のカウント値はnから減少し始める。しかし、入力クロックCLKINの電圧振幅が基準電圧VREFを下回ると、コンパレータ111は信号COMPOUTの出力をLowレベルにする。そして、クロックCLKFFの立ち上がりエッジにおいて信号COMPOUTがLowレベルであると、フリップフロップ112は信号FFOUTをLowレベルにして出力する。Lowレベルの信号FFOUTの供給を受けたカウンタ113は、クロックCLKFの立ち上がりエッジにおいてカウント値をnにリセットする。その後再び、入力クロックCLKINの電圧振幅が基準電圧VREFを上回るようになると、カウンタ113のカウント値はnから減少し始め、カウンタ113のカウント値が0になると、カウンタ113は信号DETOUTをHighレベルにして出力する。電圧振幅検出回路100が、入力クロックCLKINの供給を受けて上述したように動作することで、検出対象のクロックの周波数が低い場合例えば、100kHz~400kHz程度の場合であっても、受動素子を用いたピークホールド回路を使わずに、クロックの発生を正確に検出することができる。受動素子を用いずにフリップフロップを用いるので、集積回路への実装を容易とすることができる。また、ホールドした信号を起動信号として一定時間カウンタを動作させ、カウンタの出力を判定結果とすることにより、クロックが安定して入力されない限り検出結果を出力せず、誤検出を排除することが出来る。<3.第2の実施形態>[電圧振幅検出回路の回路構成例]上述した本開示の第1の実施形態では、フリップフロップ112およびカウンタ113に所定のクロックCLKFFを供給していた。このフリップフロップやカウンタに供給するクロックをコンパレータが出力する信号から作れば、回路規模をより抑えることができる。図7は、本開示の第2の実施形態にかかる電圧振幅検出回路200の具体的な回路構成例を示す説明図である。以下、図7を用いて本開示の第2の実施形態にかかる電圧振幅検出回路200の具体的な回路構成例について説明する。図7に示したように、本開示の第2の実施形態にかかる電圧振幅検出回路200は、コンパレータ211と、フリップフロップ212と、カウンタ213と、遅延回路214と、を含んで構成される。コンパレータ211は、図4で示したコンパレータ111と同様に、入力クロックCLKINの電圧振幅と、所定の基準電圧VREFとを比較する。コンパレータ111は、入力クロックCLKINの電圧振幅と所定の基準電圧VREFとを比較して、入力クロックCLKINの電圧振幅が所定の基準電圧VREFを上回っている期間にHighレベルとなる所定の信号COMPOUTを出力する。フリップフロップ212は、図4で示したフリップフロップ112と同様に、コンパレータ211から送られる信号COMPOUTを、クロック信号CLKFFの立ち上がりエッジで取り込む。フリップフロップ212は、クロック信号CLKFFの立ち上がりエッジで信号COMPOUTを取り込むことで、入力クロックCLKINの電圧振幅が所定の基準電圧VREFを上回っていればHighレベル、上回っていなければLowレベルとなる信号FFOUTを出力する。本実施形態では、クロック信号CLKFFはコンパレータ211から送られる信号COMPOUTから作られる。カウンタ213は、図4で示したカウンタ113と同様に、フリップフロップ212が出力する信号FFOUTを取り込み、信号FFOUTの内容をクロック信号CLKFFに基づいて評価する。具体的には、クロック信号CLKFFの供給を受けて動作するカウンタ213は、信号FFOUTがHighレベルとなったことを受けてカウント動作を開始し、所定の回数をカウントした後に、信号FFOUTの評価内容を信号DETOUTとして出力する。カウンタ213は、信号FFOUTの内容をクロック信号CLKFFに基づいて評価することで、入力クロックCLKINの電圧振幅が所定の基準電圧VREFを上回っているかどうかをより正確に判定することができる。本実施形態では、クロック信号CLKFFはコンパレータ211から送られる信号COMPOUTから作られる。遅延回路214は、コンパレータ211の出力に対して所定時間遅延させて信号FFOUTとして出力する。本実施形態では、遅延回路214は、出力の信号FFOUTが、コンパレータ211が出力する信号COMPOUTとおよそ90°の位相差となるようにコンパレータ211の出力を遅延させて信号CLKFFとして出力する。以上、図7を用いて本開示の第2の実施形態にかかる電圧振幅検出回路200の具体的な回路構成例について説明した。次に、本開示の第2の実施形態にかかる電圧振幅検出回路200の動作について説明する。[電圧振幅検出回路の動作]図8は、図7に示した電圧振幅検出回路200に供給される信号のタイミングチャートを示す説明図である。以下、図8を用いて、本開示の第2の実施形態にかかる電圧振幅検出回路200の動作について説明する。電圧振幅検出回路200に入力クロックCLKINが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧VREFを下回っていれば、コンパレータ211は、入力クロックCLKINの電圧振幅と、所定の基準電圧VREFとを比較して、基準電圧VREFの方が上回っているので、Lowレベルの信号COMPOUTを出力する。信号COMPOUTがLowレベルなので、遅延回路214が出力する信号CLKFFもLowレベルとなる。フリップフロップ212は、信号CLKFFがLowレベルのままであるので、コンパレータ111が出力する信号COMPOUTの内容は出力せず、Lowレベルの信号FFOUTを出力する。カウンタ213は、初期値nを有し、クロックCLKFFの供給を受けて動作し、クロックCLKFFの立ち上がりエッジのタイミングで、信号FFOUTがHighレベルであればカウント値をカウントダウンし、信号FFOUTがLowレベルであればカウント値を初期値にリセットする。しかし、電圧振幅検出回路200に入力クロックCLKINが供給されていなければ、信号CLKFFがLowレベルのままであるので、カウンタ213は動作せず、カウント値は初期値nのままである。電圧振幅検出回路200に、基準電圧VREFを上回る電圧振幅を有する入力クロックCLKINが供給されてくると、コンパレータ211は、入力クロックCLKINの電圧振幅と、所定の基準電圧VREFとを比較して、入力クロックCLKINの方が上回っているので、上回っている期間はHighレベルとなる信号COMPOUTを出力する。上回っている期間はHighレベルとなる信号COMPOUTは遅延回路214に供給されると、信号CLKFFは信号COMPOUTからおよそ90°の位相差を有する信号となる。フリップフロップ212は、Highレベルの信号COMPOUTの供給を受けると、信号CLKFFの立ち上がりエッジのタイミングで信号COMPOUTを取り込んで、Highレベルの信号FFOUTを出力する。カウンタ213は、Highレベルの信号FFOUTの供給を受けると、信号CLKFFの立ち上がりエッジのタイミングでカウント値をカウントダウンする。そして、カウンタ213のカウント値が0になると、カウンタ213は信号DETOUTをHighレベルにして出力する。信号DETOUTがHighレベルになったことで、基準電圧VREFを上回る電圧振幅を有する入力クロックCLKINが供給されてきたことが分かる。なお、カウンタ213はアップカウンタであってもよい。カウンタ213がアップカウンタである場合は、カウンタ213は、カウント値が所定の値に達した時点で信号DETOUTをHighレベルにして出力するようにしてもよい。このように入力クロックCLKINが安定して電圧振幅検出回路200に供給されてくれば、クロックの電圧振幅は常に基準電圧VREFを上回る。しかし、クロック生成直後は、安定したクロックが電圧振幅検出回路200に供給されてこない場合も考えられる。図9は、図7に示した電圧振幅検出回路200に供給される信号のタイミングチャートを示す説明図であり、入力クロックCLKINの電圧振幅が安定しない様子を示したものである。図9のように、入力クロックCLKINが電圧振幅検出回路200に供給される当初において、その電圧振幅が基準電圧VREFを上回っていなければ、カウンタ213のカウント値は減少しない。その後、入力クロックCLKINの電圧振幅が基準電圧VREFを上回るようになると、カウンタ213のカウント値はnから減少し始める。しかし、入力クロックCLKINの電圧振幅が基準電圧VREFを下回ると、コンパレータ211は信号COMPOUTの出力をLowレベルにする。信号COMPOUTの出力をLowレベルになると、信号COMPOUTから生成される信号CLKFFもLowレベルになる。信号CLKFFがLowレベルになるので、カウンタ213はカウント値が維持されたまま図9ではカウント値がn-3のままとなる。その後再び、入力クロックCLKINの電圧振幅が基準電圧VREFを上回るようになると、カウンタ213のカウント値はn-3から減少し始め、カウンタ213のカウント値が0になると、カウンタ213は信号DETOUTをHighレベルにして出力する。以上から、カウンタ213のカウント値は、入力クロックCLKINの安定を待つのに十分な長さに設定しても良い。電圧振幅検出回路200が、入力クロックCLKINの供給を受けて上述したように動作することで、第1の実施形態にかかる電圧振幅検出回路100と同様に、検出対象のクロックの周波数が低い場合であっても、受動素子を用いたピークホールド回路を使わずに、クロックの発生を正確に検出することができる。受動素子を用いずにフリップフロップを用いるので、集積回路への実装を容易とすることができる。また、ホールドした信号を起動信号として一定時間カウンタを動作させ、カウンタの出力を判定結果とすることにより、クロックが安定して入力されない限り検出結果を出力せず、誤検出を排除することが出来る。そして、本開示の第2の実施形態にかかる電圧振幅検出回路200は、フリップフロップ212およびカウンタ213に供給する信号CLKFFを、コンパレータ211の出力COMPOUTから生成することで、専用のクロックを用意する必要がなくなり、第1の実施形態にかかる電圧振幅検出回路100に比べて更なる小型化を図ることが可能となる。なお本実施形態では、入力クロックCLKINと信号CLKFFとの位相差がおよそ90°となるような例を示したが、本開示はかかる例に限定されない。入力信号波形における、電圧振幅の判定に必要な箇所を確実に取り込むことができ、かつ、フリップフロップのメタスタビリティを回避できるような位相関係を担保できる位相差であればよい。[変形例]上述した電圧振幅検出回路200は、コンパレータ211が出力する信号COMPOUTを遅延回路214で所定時間遅延させてフリップフロップ212およびカウンタ213を動作させるクロックを生成していたが、入力クロックCLKINを所定時間遅延させてフリップフロップ212およびカウンタ213を動作させるクロックを生成してもよい。図10は、本開示の第2の実施形態の変形例にかかる電圧振幅検出回路200’の具体的な回路構成例を示す説明図である。図10に示した電圧振幅検出回路200’は、図7に示した電圧振幅検出回路200と比べると、遅延回路214’へ入力される信号が入力クロックCLKINであり、信号CLKFFを入力クロックCLKINから生成している点が異なっている。また、遅延回路214は、フリップフロップ212およびカウンタ213を動作させるクロックとするために、入力クロックCLKINを所定量増幅させる。これらの点以外は図7に示した電圧振幅検出回路200の機能と同等である。図11は、図10に示した電圧振幅検出回路200’に供給される信号のタイミングチャートを示す説明図であり、入力クロックCLKINの電圧振幅が安定しない様子を示したものである。図11のように、入力クロックCLKINが電圧振幅検出回路200’に供給される当初において、その電圧振幅が基準電圧VREFを上回っていなければ、カウンタ213のカウント値は減少しない。その後、入力クロックCLKINの電圧振幅が基準電圧VREFを上回るようになると、カウンタ213のカウント値はnから減少し始める。しかし、入力クロックCLKINの電圧振幅が基準電圧VREFを下回ると、コンパレータ211は信号COMPOUTの出力をLowレベルにする。入力クロックCLKINの電圧振幅が基準電圧VREFを下回っていても、入力クロックCLKINは供給されているので信号CLKFFも生成され続ける。そして、信号CLKFFの立ち上がりエッジにおいて信号COMPOUTがLowレベルであると、フリップフロップ212は信号FFOUTをLowレベルにして出力する。Lowレベルの信号FFOUTの供給を受けたカウンタ213は、クロックCLKFの立ち上がりエッジにおいてカウント値をnにリセットする。その後再び、入力クロックCLKINの電圧振幅が基準電圧VREFを上回るようになると、カウンタ213のカウント値はnから減少し始め、カウンタ213のカウント値が0になると、カウンタ213は信号DETOUTをHighレベルにして出力する。このように、入力クロックCLKINを所定時間遅延させてフリップフロップ212およびカウンタ213を動作させるクロックを生成した場合でも、入力クロックCLKINの電圧振幅を適切に検出することができる。図12は、図10に示した電圧振幅検出回路200’の遅延回路214’の構成例を示す説明図である。図12に示したように、遅延回路214’は、例えばキャパシタ221と、インバータ222、224、225と、抵抗帰還回路223と、を含んで構成される。キャパシタ221は、入力信号BUFINのDC成分をカットする。インバータ222は、抵抗帰還回路223と並列に接続されており、キャパシタ221でDC成分がカットされた入力信号を所定量増幅する。抵抗帰還回路223は、インバータ222の閾値電圧と等しいバイアス電圧を入力信号に与える効果を有する。縦続接続されているインバータ224、225は、インバータ222の出力信号を増幅および遅延させる。インバータの数は、必要とする増幅量や遅延時間等に応じて適切に設定してもよい。<4.第3の実施形態>[電圧振幅検出回路の回路構成例]上述した本開示の第2の実施形態では、フリップフロップ212およびカウンタ213に供給する信号CLKFFを、コンパレータ211の出力COMPOUTから生成することで更なる小型化を図っていた。しかし、遅延回路によってコンパレータ211の出力を遅延させる方法では、動作環境によってはフリップフロップに入力される信号とクロックとの位相差を精度良く保つことが出来ない場合もある。そこで本開示の第2の実施形態では、コンパレータの出力を分周器で分岐させることで、リップフロップに入力される信号とクロックとの位相差を精度良く保つことを目的とした電圧振幅検出回路について説明する。図13は、本開示の第3の実施形態にかかる電圧振幅検出回路300の具体的な回路構成例を示す説明図である。以下、図13を用いて本開示の第3の実施形態にかかる電圧振幅検出回路300の具体的な回路構成例について説明する。図13に示したように、本開示の第3の実施形態にかかる電圧振幅検出回路300は、コンパレータ311と、フリップフロップ312と、カウンタ313と、分周器314と、を含んで構成される。コンパレータ311は、図4で示したコンパレータ111と同様に、入力クロックCLKINの電圧振幅と、所定の基準電圧VREFとを比較する。コンパレータ111は、入力クロックCLKINの電圧振幅と所定の基準電圧VREFとを比較して、入力クロックCLKINの電圧振幅が所定の基準電圧VREFを上回っている期間にHighレベルとなる所定の信号COMPOUTを出力する。本実施形態では、コンパレータ311が出力する信号COMPOUTは分周器314に送られる。分周器314は、コンパレータ311が出力する信号COMPOUTから、位相差が90°の関係にある信号DIVOUTおよびCLKFFを生成する。信号DIVOUTはフリップフロップ312に、信号CLKFFはフリップフロップ312およびカウンタ313に出力される。フリップフロップ312は、分周器314から送られる信号DIVOUTを、クロック信号CLKFFの立ち上がりエッジで取り込む。フリップフロップ312は、クロック信号CLKFFの立ち上がりエッジで信号DIVOUTを取り込むことで、入力クロックCLKINの電圧振幅が所定の基準電圧VREFを上回っていればHighレベル、上回っていなければLowレベルとなる信号FFOUTを出力する。本実施形態では、クロック信号CLKFFは分周器314で生成される。カウンタ313は、図4で示したカウンタ113と同様に、フリップフロップ312が出力する信号FFOUTを取り込み、信号FFOUTの内容をクロック信号CLKFFに基づいて評価する。具体的には、クロック信号CLKFFの供給を受けて動作するカウンタ313は、信号FFOUTがHighレベルとなったことを受けてカウント動作を開始し、所定の回数をカウントした後に、信号FFOUTの評価内容を信号DETOUTとして出力する。カウンタ313は、信号FFOUTの内容をクロック信号CLKFFに基づいて評価することで、入力クロックCLKINの電圧振幅が所定の基準電圧VREFを上回っているかどうかをより正確に判定することができる。本実施形態では、クロック信号CLKFFは分周器314で生成される。以上、図13を用いて本開示の第3の実施形態にかかる電圧振幅検出回路300の具体的な回路構成例について説明した。次に、本開示の第3の実施形態にかかる電圧振幅検出回路300の動作について説明する。[電圧振幅検出回路の動作]図14は、図13に示した電圧振幅検出回路300に供給される信号のタイミングチャートを示す説明図である。以下、図14を用いて、本開示の第3の実施形態にかかる電圧振幅検出回路300の動作について説明する。電圧振幅検出回路300に入力クロックCLKINが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧VREFを下回っていれば、コンパレータ311は、入力クロックCLKINの電圧振幅と、所定の基準電圧VREFとを比較して、基準電圧VREFの方が上回っているので、Lowレベルの信号COMPOUTを出力する。信号COMPOUTがLowレベルなので、分周器314が出力する信号DIVOUTおよびCLKFFもLowレベルとなる。フリップフロップ312は、信号CLKFFがLowレベルのままであるので、分周器314が出力する信号DIVOUTの内容は出力せず、Lowレベルの信号FFOUTを出力する。カウンタ313は、初期値nを有し、クロックCLKFFの供給を受けて動作し、クロックCLKFFの立ち上がりエッジのタイミングで、信号FFOUTがHighレベルであればカウント値をカウントダウンし、信号FFOUTがLowレベルであればカウント値を初期値にリセットする。しかし、電圧振幅検出回路300に入力クロックCLKINが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧VREFを下回っていれば、信号CLKFFがLowレベルのままであるので、カウンタ313は動作せず、カウント値は初期値nのままである。電圧振幅検出回路300に、基準電圧VREFを上回る電圧振幅を有する入力クロックCLKINが供給されてくると、コンパレータ311は、入力クロックCLKINの電圧振幅と、所定の基準電圧VREFとを比較して、入力クロックCLKINの方が上回っているので、上回っている期間はHighレベルとなる信号COMPOUTを出力する。上回っている期間はHighレベルとなる信号COMPOUTが、分周器314に供給されると、信号COMPOUTと同位相の信号DIVOUTと、信号DIVOUTから90°遅れる位相関係にある信号CLKFFが分周器314で生成される。フリップフロップ312は、Highレベルの信号DIVOUTの供給を受けると、信号CLKFFの立ち上がりエッジのタイミングで信号DIVOUTを取り込んで、Highレベルの信号FFOUTを出力する。カウンタ313は、Highレベルの信号FFOUTの供給を受けると、信号CLKFFの立ち上がりエッジのタイミングでカウント値をカウントダウンする。そして、カウンタ313のカウント値が0になると、カウンタ313は信号DETOUTをHighレベルにして出力する。信号DETOUTがHighレベルになったことで、基準電圧VREFを上回る電圧振幅を有する入力クロックCLKINが供給されてきたことが分かる。なお、カウンタ313はアップカウンタであってもよい。カウンタ313がアップカウンタである場合は、カウンタ313は、カウント値が所定の値に達した時点で信号DETOUTをHighレベルにして出力するようにしてもよい。電圧振幅検出回路300が、入力クロックCLKINの供給を受けて上述したように動作することで、第1の実施形態にかかる電圧振幅検出回路100や第2の実施形態にかかる電圧振幅検出回路200と同様に、検出対象のクロックの周波数が低い場合であっても、受動素子を用いたピークホールド回路を使わずに、クロックの発生を正確に検出することができる。このように入力クロックCLKINが安定して電圧振幅検出回路300に供給されてくれば、クロックの電圧振幅は常に基準電圧VREFを上回る。しかし、クロック生成直後は、安定したクロックが電圧振幅検出回路300に供給されてこない場合も考えられる。図15は、図13に示した電圧振幅検出回路300に供給される信号のタイミングチャートを示す説明図であり、入力クロックCLKINの電圧振幅が安定しない様子を示したものである。図15のように、入力クロックCLKINが電圧振幅検出回路300に供給される当初において、その電圧振幅が基準電圧VREFを上回っていなければ、カウンタ313のカウント値は減少しない。その後、入力クロックCLKINの電圧振幅が基準電圧VREFを上回るようになると、カウンタ313のカウント値はnから減少し始める。しかし、入力クロックCLKINの電圧振幅が基準電圧VREFを下回ると、コンパレータ311は信号COMPOUTの出力をLowレベルにする。信号COMPOUTの出力をLowレベルになると、信号COMPOUTから生成される信号CLKFFもLowレベルになる。信号CLKFFがLowレベルになるので、カウンタ313はカウント値が維持されたまま図15ではカウント値がn-1のままとなる。その後再び、入力クロックCLKINの電圧振幅が基準電圧VREFを上回るようになると、カウンタ313のカウント値はn-1から減少し始め、カウンタ313のカウント値が0になると、カウンタ313は信号DETOUTをHighレベルにして出力する。以上から、カウンタ313のカウント値は、入力クロックCLKINの安定を待つのに十分な長さに設定しても良い。電圧振幅検出回路300は、受動素子を用いずにフリップフロップを用いるので、集積回路への実装を容易とすることができる。また、ホールドした信号を起動信号として一定時間カウンタを動作させ、カウンタの出力を判定結果とすることにより、クロックが安定して入力されない限り検出結果を出力せず、誤検出を排除することが出来る。そして、本開示の第3の実施形態にかかる電圧振幅検出回路300は、フリップフロップ312およびカウンタ313に供給する信号CLKFFを、コンパレータ311の出力COMPOUTから分周器314を用いて生成することで、専用のクロックを用意する必要がなくなり、第1の実施形態にかかる電圧振幅検出回路100に比べて更なる小型化を図ることが可能となる。また本開示の第3の実施形態にかかる電圧振幅検出回路300は、本開示の第2の実施形態にかかる電圧振幅検出回路200に比べて、フリップフロップ312に入力されるデータとクロックとの位相関係を精度よく90°に保つことが出来るため、より確実な検出動作を可能とする。<5.第4の実施形態>[電圧振幅検出回路の回路構成例]ここまでの説明では、各実施形態にかかる電圧振幅検出回路は、入力されるクロックの電圧振幅が、1つの基準電圧を上回っているか否かについての検出を行なっていた。以下で説明する本開示の第4の実施形態では、入力されるクロックの電圧振幅を比較するための電圧検出系を2つ設け、入力されるクロックの電圧振幅と比較する基準電圧を2つ設定する電圧振幅検出回路について説明する。図16は、本開示の第4の実施形態にかかる電圧振幅検出回路400の具体的な回路構成例を示す説明図である。以下、図16を用いて本開示の第4の実施形態にかかる電圧振幅検出回路400の具体的な回路構成例について説明する。図16に示したように、本開示の第4の実施形態にかかる電圧振幅検出回路400は、電圧検出部401a、401bを含んで構成される。電圧検出部401aは、コンパレータ411aと、フリップフロップ412aと、カウンタ413aと、分周器414aと、を含んで構成される。電圧検出部401bは、コンパレータ411bと、フリップフロップ412bと、カウンタ413bと、分周器414bと、を含んで構成される。電圧検出部401a、401bは、入力クロックCLKINの電圧振幅が、それぞれ、基準電圧VREF1、VREF2を上回っているかどうかを検出する。なお、ここではVREF1<VREF2であるものとする。電圧検出部401aを構成するコンパレータ411a、フリップフロップ412a、カウンタ413a、分周器414aの機能は、上述の第3の実施形態におけるコンパレータ311、フリップフロップ312、カウンタ313、分周器314の機能と同様であるので詳細な説明は省略する。同様に、電圧検出部401bを構成するコンパレータ411b、フリップフロップ412b、カウンタ413b、分周器414bの機能も、上述の第3の実施形態におけるコンパレータ311、フリップフロップ312、カウンタ313、分周器314の機能とほぼ同様であるので詳細な説明は省略する。なお、フリップフロップ412b、カウンタ413bは、電圧検出部401aの分周器414aが生成するクロックCLKFFの供給を受けて動作する。以上、図16を用いて本開示の第4の実施形態にかかる電圧振幅検出回路400の具体的な回路構成例について説明した。次に、本開示の第4の実施形態にかかる電圧振幅検出回路400の動作について説明する。[電圧振幅検出回路の動作]図17は、図16に示した電圧振幅検出回路400に供給される信号のタイミングチャートを示す説明図である。以下、図17を用いて、本開示の第4の実施形態にかかる電圧振幅検出回路400の動作について説明する。電圧振幅検出回路400に入力クロックCLKINが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧VREF1、VREF2を下回っていれば、コンパレータ411a、411bは、入力クロックCLKINの電圧振幅と、それぞれ所定の基準電圧VREF1、VREF2とを比較して、基準電圧VREF1、VREF2の方が上回っているので、Lowレベルの信号COMPOUT1、COMPOUT2を出力する。信号COMPOUT1、COMPOUT2がLowレベルなので、分周器414a、414bが出力する信号DIVOUT1、DIVOUT2およびCLKFFもLowレベルとなる。フリップフロップ412a、412bは、信号CLKFFがLowレベルのままであるので、分周器414a、414bが出力する信号DIVOUTの内容は出力せず、Lowレベルの信号FFOUT1、FFOUT2を出力する。カウンタ413a、413bは、初期値nを有し、クロックCLKFFの供給を受けて動作し、クロックCLKFFの立ち上がりエッジのタイミングで、信号FFOUT1、FFOUT2がHighレベルであればカウント値をカウントダウンし、信号FFOUT1、FFOUT2がLowレベルであればカウント値を初期値にリセットする。しかし、電圧振幅検出回路400に入力クロックCLKINが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧VREF1、VREF2を下回っていれば、信号CLKFFがLowレベルのままであるので、カウンタ413a、413bは動作せず、カウント値は初期値nのままである。電圧振幅検出回路400に、基準電圧VREF2を上回る電圧振幅を有する入力クロックCLKINが供給されてくると、コンパレータ411a、411bは、入力クロックCLKINの電圧振幅と、所定の基準電圧VREF1、VREF2とを比較して、入力クロックCLKINの方が上回っているので、上回っている期間はHighレベルとなる信号COMPOUT1、COMPOUT2を出力する。上回っている期間はHighレベルとなる信号COMPOUT1、COMPOUT2は、分周器414a、414bに供給されると、信号COMPOUT1と同位相の信号DIVOUT1と、信号DIVOUT1から90°遅れる位相関係にある信号CLKFFが分周器414aで、信号COMPOUT2と同位相の信号DIVOUT2が分周器414bで、それぞれ生成される。フリップフロップ412a、412bは、Highレベルの信号DIVOUT1、DIVOUT2の供給を受けると、信号CLKFFの立ち上がりエッジのタイミングで信号DIVOUT1、DIVOUT2を取り込んで、Highレベルの信号FFOUT1、FFOUT2を出力する。カウンタ413a、413bは、Highレベルの信号FFOUT1、FFOUT2の供給を受けると、信号CLKFFの立ち上がりエッジのタイミングでカウント値をカウントダウンする。そして、カウンタ413a、413bのカウント値が0になると、カウンタ413a、413bは信号DETOUT1、DETOUT2をHighレベルにして出力する。信号DETOUT1、DETOUT2がHighレベルになったことで、基準電圧VREF1、VREF2を上回る電圧振幅を有する入力クロックCLKINが供給されてきたことが分かる。なお、カウンタ413a、413bはアップカウンタであってもよい。カウンタ413a、413bがアップカウンタである場合は、カウンタ413a、413bは、カウント値が所定の値に達した時点で信号DETOUT1、DETOUT2をHighレベルにして出力するようにしてもよい。図18は、図16に示した電圧振幅検出回路400に供給される信号のタイミングチャートを示す説明図である。以下、図18を用いて、本開示の第4の実施形態にかかる電圧振幅検出回路400の動作について説明する。電圧振幅検出回路400に、基準電圧VREF1を上回っているが基準電圧VREF2を下回る電圧振幅を有する入力クロックCLKINが供給されてくると、コンパレータ411aは、入力クロックCLKINの電圧振幅と、所定の基準電圧VREF1とを比較して、入力クロックCLKINの方が上回っているので、上回っている期間はHighレベルとなる信号COMPOUT1を出力する。一方、コンパレータ411bは、入力クロックCLKINの電圧振幅と、それぞれ所定の基準電圧VREF2とを比較して、基準電圧VREF2の方が上回っているので、Lowレベルの信号COMPOUT2を出力する。入力クロックCLKINの電圧振幅が基準電圧VREF1を上回っている期間はHighレベルとなる信号COMPOUT1は、分周器414aに供給されると、信号COMPOUT1と同位相の信号DIVOUT1と、信号DIVOUT1から90°遅れる位相関係にある信号CLKFFが分周器414aで生成される。一方、Lowレベルの信号COMPOUT2と同位相の、Lowレベルの信号DIVOUT2が分周器414bで生成される。フリップフロップ412aは、Highレベルの信号DIVOUT1の供給を受けると、信号CLKFFの立ち上がりエッジのタイミングで信号DIVOUT1を取り込んで、Highレベルの信号FFOUT1を出力する。一方、フリップフロップ412bは、Lowレベルの信号DIVOUT2の供給を受けると、信号CLKFFの立ち上がりエッジのタイミングで信号DIVOUT2を取り込んで、Lowレベルの信号FFOUT2を出力する。カウンタ413aは、Highレベルの信号FFOUT1の供給を受けると、信号CLKFFの立ち上がりエッジのタイミングでカウント値をカウントダウンする。そして、カウンタ413aのカウント値が0になると、カウンタ413aは信号DETOUT1をHighレベルにして出力する。一方、カウンタ413bは、Lowレベルの信号FFOUT1の供給を受けるので、カウント値は初期値nのままである。信号DETOUT1のみがHighレベルになったことで、基準電圧VREF1を上回るが、基準電圧VREF2を下回る電圧振幅を有する入力クロックCLKINが供給されてきたことが分かる。なお、カウンタ413a、413bはアップカウンタであってもよい。カウンタ413a、413bがアップカウンタである場合は、カウンタ413a、413bは、カウント値が所定の値に達した時点で信号DETOUT1、DETOUT2をHighレベルにして出力するようにしてもよい。電圧振幅検出回路400が、入力クロックCLKINの供給を受けて上述したように動作することで、第1の実施形態にかかる電圧振幅検出回路100、第2の実施形態にかかる電圧振幅検出回路200、第3の実施形態にかかる電圧振幅検出回路300と同様に、検出対象のクロックの周波数が低い場合であっても、受動素子を用いたピークホールド回路を使わずに、クロックの発生を正確に検出することができる。電圧振幅検出回路400は、受動素子を用いずにフリップフロップを用いるので、集積回路への実装を容易とすることができる。また、ホールドした信号を起動信号として一定時間カウンタを動作させ、カウンタの出力を判定結果とすることにより、クロックが安定して入力されない限り検出結果を出力せず、誤検出を排除することが出来る。そして、本開示の第4の実施形態にかかる電圧振幅検出回路400は、フリップフロップ412a、412bおよびカウンタ413a、413bに供給する信号CLKFFを、コンパレータ411aの出力COMPOUT1から分周器414aを用いて生成することで、専用のクロックを用意する必要がなくなり、第1の実施形態にかかる電圧振幅検出回路100に比べて更なる小型化を図ることが可能となる。また、電圧振幅検出回路400は、入力されるクロックの電圧振幅を比較するための電圧検出系を2つ設け、入力されるクロックの電圧振幅と比較する基準電圧を2つ設定することで、より詳細に入力クロックの電圧振幅を検出することができる。本実施形態にかかる電圧振幅検出回路400は、例えばSDIO3.0に適用することができる。SDIO3.0には、動作モードに応じて、信号レベルを3.3Vと1.8Vのいずれかで切り替える仕様がある。SDIO3.0を採用するカードデバイスには、クロックの振幅を検出する機能を持つことが求められている。このクロック振幅の検出が行われる周波数は、100kHz~400kHzと低く定められているため、従来例に示したようなアナログのピークホールド回路を用いた実現方法では、非常に大きな面積をピークホールド回路が占める構成とならざるを得ない。本実施形態において、第1の基準電圧VREF1を1.8Vよりも低く設定し、第2の基準電圧VREF2を1.8Vから3.3Vの間に設定することで、クロックが存在しない状態と、クロック振幅が1.8Vから3.3Vの間に存在する状態と、クロック振幅が3.3Vの状態の、3つの状態を判別することが可能となる。<6.第5の実施形態>[電圧振幅検出回路の回路構成例]以下で説明する本開示の第5の実施形態では、上述した実施形態で用いていた遅延回路を用いずに入力クロックの電圧振幅を検出する構成について説明する。図19は、本開示の第5の実施形態にかかる電圧振幅検出回路500の構成を示す説明図である。以下、図19を用いて、本開示の第5の実施形態にかかる電圧振幅検出回路500の構成について説明する。図19に示したように、本開示の第5の実施形態にかかる電圧振幅検出回路500は、コンパレータ511と、フリップフロップ512、515、516と、カウンタ513と、分周器514と、排他的論理和517と、クロックバッファ518と、インバータ519と、を含んで構成される。コンパレータ511、カウンタ513、および分周器514の機能は、上述の第3の実施形態におけるコンパレータ311、フリップフロップ312、カウンタ313、分周器314の機能と同様であるので詳細な説明は省略する。フリップフロップ515は、インバータ519が出力する反転クロック信号CLKBで駆動され、分周器514の出力DIVOUTを取り込み、出力信号FF1をフリップフロップ516および排他的論理和517へ供給する。フリップフロップ516は、インバータ519が出力する反転クロック信号CLKBで駆動され、フリップフロップ515の出力信号FF1を取り込み、出力信号FF2を排他的論理和517へ供給する。排他的論理和517は、フリップフロップ515の出力信号FF1と、フリップフロップ516の出力信号FF2との排他的論理和を取り、出力信号XORをフリップフロップ512へ供給する。フリップフロップ512は、クロックバッファ518の出力信号CLKBUFで駆動され、排他的論理和517の出力信号XORを取り込み、出力信号XOR_FFをカウンタ513へ供給する。クロックバッファ518は、入力クロック信号CLKINを所定量増幅し、出力信号CLKBUFを出力する。インバータ519は、クロックバッファ518の出力信号CLKBUFを反転させて、出力信号CLKBを出力する。以上、図19を用いて本開示の第5の実施形態にかかる電圧振幅検出回路500の具体的な回路構成例について説明した。次に、本開示の第5の実施形態にかかる電圧振幅検出回路500の動作について説明する。[電圧振幅検出回路の動作]図20は、図19に示した電圧振幅検出回路500に供給される信号のタイミングチャートを示す説明図である。以下、図20を用いて、本開示の第5の実施形態にかかる電圧振幅検出回路500の動作について説明する。電圧振幅検出回路500に入力クロックCLKINが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧VREFを下回っていれば、コンパレータ511は、入力クロックCLKINの電圧振幅と、所定の基準電圧VREFとを比較して、基準電圧VREFの方が上回っているので、Lowレベルの信号COMPOUTを出力する。信号COMPOUTがLowレベルなので、分周器514が出力する信号DIVOUT、フリップフロップ515が出力する出力信号FF1、フリップフロップ516が出力する出力信号FF2、排他的論理和517が出力する出力信号XOR、フリップフロップ512が出力する出力信号XOR_FFもLowレベルとなる。カウンタ513は、初期値nを有し、クロックCLKBUFの供給を受けて動作し、クロックCLKBUFの立ち上がりエッジのタイミングで、信号XOR_FFがHighレベルであればカウント値をカウントダウンし、信号XOR_FFがLowレベルであればカウント値を初期値にリセットする。しかし、電圧振幅検出回路500に入力クロックCLKINが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧VREFを下回っていれば、信号XOR_FFがLowレベルのままであるので、カウンタ513は動作せず、カウント値は初期値nのままである。なお、クロックバッファ518が出力する出力信号CLKBUFと、インバータ519が出力する出力信号CLKBは、入力クロックCLKINが供給されるとそのクロックに同期して、またそのクロックと半周期遅れて、HighとLowとが変化する。電圧振幅検出回路500に、基準電圧VREFを上回る電圧振幅を有する入力クロックCLKINが供給されてくると、コンパレータ511は、入力クロックCLKINの電圧振幅と、所定の基準電圧VREFとを比較して、入力クロックCLKINの方が上回っているので、上回っている期間はHighレベルとなる信号COMPOUTを出力する。上回っている期間はHighレベルとなる信号COMPOUTが、分周器514に供給されると、信号COMPOUTと同位相の信号DIVOUTが分周器514で生成される。フリップフロップ515、516は、反転クロックCLKBで駆動されているため、分周器が出力する出力信号DIVOUTの出力が安定した瞬間を取り込むことができる。入力信号CLKINが所定の振幅に達している場合、分周器514は安定して動作するため、分周器514の出力信号DIVOUTは、入力信号CLKINの周期でHighレベルとLowレベルをトグルする。従って、出力信号DIVOUTが入力信号CLKINの周期でHighレベルとLowレベルをトグルするとき、フリップフロップ515の出力信号FF1とフリップフロップ516の出力信号FF2との極性は反転しており、排他的論理和517はHighレベルを出力する。一方、入力信号CLKINが所定の振幅を下回ると、コンパレータ511からHighレベルの出力信号COMPOUTが出力されず、分周器514の動作は停止する。この場合、フリップフロップ515の出力信号FF1とフリップフロップ516の出力信号FF2との極性が一致し、排他的論理和517はLowレベルを出力する。排他的論理和517がLowレベルを出力すると、フリップフロップ512もLowレベルの出力信号XOR_FFを出力し、カウンタ513のカウント値がリセットされる。排他的論理和517は、入力信号の変化時にグリッチを出力する。信号CLKBUFで駆動されるフリップフロップ512で排他的論理和517の出力信号XORを取り込むことで、このグリッチは除去される。フリップフロップ512の出力信号XOR_FFがHighに設定されることにより、カウンタ513はリセットが解除され、カウント動作を再開する。すなわち、入力信号CLKINが安定して入力されれば、カウンタ513は所定回数をカウントした後、検出結果DETOUTを出力する。なお、カウンタ513はアップカウンタであってもよい。カウンタ513がアップカウンタである場合は、カウンタ513は、カウント値が所定の値に達した時点で信号DETOUTをHighレベルにして出力するようにしてもよい。本開示の第5の実施形態にかかる電圧振幅検出回路500は、受動素子を用いずにフリップフロップを用いるので、集積回路への実装を容易とすることができる。また、ホールドした信号を起動信号として一定時間カウンタを動作させ、カウンタの出力を判定結果とすることにより、クロックが安定して入力されない限り検出結果を出力せず、誤検出を排除することが出来る。そして、本開示の第5の実施形態にかかる電圧振幅検出回路500は、上記の実施形態において用いた遅延回路を用いずに、入力信号のクロック周期に関連して位相関係を決定し、また入力信号の電圧振幅が安定しない場合には、直ちにカウンタをリセットすることが出来る。<7.第6の実施形態>[電圧振幅検出回路の回路構成例]本開示の第5の実施形態にかかる電圧振幅検出回路500は、入力されるクロックの電圧振幅が、1つの基準電圧を上回っているか否かについての検出を行なっていた。以下で説明する本開示の第6の実施形態では、上述した本開示の第4の実施形態と同様に、入力されるクロックの電圧振幅を比較するための電圧検出系を2つ設け、入力されるクロックの電圧振幅と比較する基準電圧を2つ設定する電圧振幅検出回路について説明する。図21は、本開示の第6の実施形態にかかる電圧振幅検出回路600の具体的な回路構成例を示す説明図である。以下、図21を用いて本開示の第6の実施形態にかかる電圧振幅検出回路600の具体的な回路構成例について説明する。図21に示したように、本開示の第6の実施形態にかかる電圧振幅検出回路600は、電圧検出部601a、601bを含んで構成される。電圧検出部601aは、コンパレータ611aと、フリップフロップ612a、615a、616aと、カウンタ613aと、分周器614aと、排他的論理和617aと、クロックバッファ618aと、インバータ619aと、を含んで構成される。電圧検出部601bは、コンパレータ611bと、フリップフロップ612b、615b、616bと、カウンタ613bと、分周器614bと、排他的論理和617bと、を含んで構成される。電圧検出部601a、601bは、入力クロックCLKINの電圧振幅が、それぞれ、基準電圧VREF1、VREF2を上回っているかどうかを検出する。なお、ここではVREF1<VREF2であるものとする。電圧検出部601aを構成するコンパレータ611a、フリップフロップ612a、615a、616a、カウンタ613a、分周器614a、排他的論理和617a、クロックバッファ618a、およびインバータ619aの機能は、上述の第5の実施形態におけるコンパレータ511、フリップフロップ512、515、516、カウンタ513、分周器514、排他的論理和517、クロックバッファ518、およびインバータ519の機能と同様であるので詳細な説明は省略する。同様に、電圧検出部601bを構成するコンパレータ611b、フリップフロップ612b、615b、616bと、カウンタ613bと、分周器614bと、排他的論理和617bの機能も、上述の第5の実施形態におけるコンパレータ511、フリップフロップ512、515、516、カウンタ513、分周器514、排他的論理和517の機能とほぼ同様であるので詳細な説明は省略する。なお、フリップフロップ612bおよびカウンタ613bは、電圧検出部401aのクロックバッファ618aが生成する信号CLKBUFの供給を受けて動作する。また、フリップフロップ615b、616bは、電圧検出部401aのインバータ619aが生成する信号CLKBの供給を受けて動作する。以上、図21を用いて本開示の第6の実施形態にかかる電圧振幅検出回路600の具体的な回路構成例について説明した。次に、本開示の第6の実施形態にかかる電圧振幅検出回路600の動作について説明する。[電圧振幅検出回路の動作]図22は、図21に示した電圧振幅検出回路600に供給される信号のタイミングチャートを示す説明図である。以下、図22を用いて、本開示の第6の実施形態にかかる電圧振幅検出回路600の動作について説明する。電圧振幅検出回路600に入力クロックCLKINが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧VREF1、VREF2を下回っていれば、コンパレータ611aは、入力クロックCLKINの電圧振幅と、それぞれ所定の基準電圧VREF1、VREF2とを比較して、基準電圧VREF1、VREF2の方が上回っているので、Lowレベルの信号COMPOUT1、COMPOUT2を出力する。信号COMPOUT1、COMPOUT2がLowレベルなので、分周器614a、614bが出力する信号DIVOUT1、DIVOUT2もLowレベルとなる。さらに、フリップフロップ615aが出力する出力信号FF1、フリップフロップ616aが出力する出力信号FF2、排他的論理和617aが出力する出力信号XOR1、フリップフロップ612aが出力する出力信号XOR_FF1もLowレベルとなる。さらに、フリップフロップ615bが出力する出力信号FF3、フリップフロップ616bが出力する出力信号FF4、排他的論理和617bが出力する出力信号XOR2、フリップフロップ612bが出力する出力信号XOR_FF2もLowレベルとなる。カウンタ613a、613bは、初期値nを有し、それぞれクロックCLKBUFの供給を受けて動作し、クロックCLKBUFの立ち上がりエッジのタイミングで、信号XOR_FF1、XOR_FF2がHighレベルであればカウント値をカウントダウンし、信号XOR_FF1、XOR_FF2がLowレベルであればカウント値を初期値にリセットする。しかし、電圧振幅検出回路600に入力クロックCLKINが供給されていなければ、または、供給されていても、その電圧振幅が所定の基準電圧VREF1、VREF2を下回っていれば、信号XOR_FF1、XOR_FF2がLowレベルのままであるので、カウンタ613a、613bは動作せず、カウント値は初期値nのままである。なお、クロックバッファ618aが出力する出力信号CLKBUFと、インバータ619aが出力する出力信号CLKBは、入力クロックCLKINが供給されるとそのクロックに同期して、またそのクロックと半周期遅れて、HighとLowとが変化する。電圧振幅検出回路600に、基準電圧VREF1を上回る電圧振幅を有する入力クロックCLKINが供給されてくると、コンパレータ611aは、入力クロックCLKINの電圧振幅と、所定の基準電圧VREF1とを比較して、入力クロックCLKINの方が上回っているので、上回っている期間はHighレベルとなる信号COMPOUT1を出力する。上回っている期間はHighレベルとなる信号COMPOUT1が、分周器614aに供給されると、信号COMPOUT1と同位相の信号DIVOUT1が分周器614aで生成される。なお、入力クロックCLKINの電圧振幅が基準電圧VREF2を上回っていなければ、コンパレータ611bが出力する信号COMPOUT2はLowレベルのままである。その後、電圧振幅検出回路600に、基準電圧VREF2を上回る電圧振幅を有する入力クロックCLKINが供給されてくると、コンパレータ611bは、入力クロックCLKINの電圧振幅と、所定の基準電圧VREF2とを比較して、入力クロックCLKINの方が上回っているので、上回っている期間はHighレベルとなる信号COMPOUT2を出力する。上回っている期間はHighレベルとなる信号COMPOUT2が、分周器614bに供給されると、信号COMPOUT2と同位相の信号DIVOUT2が分周器614bで生成される。フリップフロップ615a、616aは、反転クロックCLKBで駆動されているため、分周器が出力する出力信号DIVOUT1の出力が安定した瞬間を取り込むことができる。入力信号CLKINが所定の振幅に達している場合、分周器614aは安定して動作するため、分周器614aの出力信号DIVOUT1は、入力信号CLKINの周期でHighレベルとLowレベルをトグルする。従って、出力信号DIVOUT1が入力信号CLKINの周期でHighレベルとLowレベルをトグルするとき、フリップフロップ615aの出力信号FF1とフリップフロップ616aの出力信号FF2との極性は反転しており、排他的論理和617aはHighレベルを出力する。同様に、出力信号DIVOUT2が入力信号CLKINの周期でHighレベルとLowレベルをトグルするとき、フリップフロップ615bの出力信号FF3とフリップフロップ616bの出力信号FF4との極性は反転しており、排他的論理和617bはHighレベルを出力する。一方、入力信号CLKINが所定の振幅を下回ると、コンパレータ611a、611bからHighレベルの出力信号COMPOUT1、COMPOUT2が出力されず、分周器614a、614bの動作は停止する。この場合、フリップフロップ615aの出力信号FF1とフリップフロップ616aの出力信号FF2との極性が一致し、排他的論理和617aはLowレベルを出力する。またフリップフロップ615bの出力信号FF3とフリップフロップ616bの出力信号FF4との極性が一致し、排他的論理和617bはLowレベルを出力する。排他的論理和617aがLowレベルを出力すると、フリップフロップ612aもLowレベルの出力信号XOR_FF1を出力し、カウンタ613aのカウント値がリセットされる。同様に、排他的論理和617bがLowレベルを出力すると、フリップフロップ612bもLowレベルの出力信号XOR_FF2を出力し、カウンタ613bのカウント値がリセットされる。排他的論理和617a、617bは、入力信号の変化時にグリッチを出力する。信号CLKBUFで駆動されるフリップフロップ612a、612bで排他的論理和617a、617bの出力信号XOR1、XOR2を取り込むことで、このグリッチは除去される。フリップフロップ612aの出力信号XOR_FF1がHighに設定されることにより、カウンタ613aはリセットが解除され、カウント動作を再開する。同様に、フリップフロップ612bの出力信号XOR_FF2がHighに設定されることにより、カウンタ613bはリセットが解除され、カウント動作を再開する。すなわち、入力信号CLKINが安定して入力されれば、カウンタ613a、613bは所定回数をカウントした後、検出結果DETOUT1、DETOUT2を出力する。なお、カウンタ613a、613bはアップカウンタであってもよい。カウンタ613a、613bがアップカウンタである場合は、カウンタ613a、613bは、カウント値が所定の値に達した時点で信号DETOUTをHighレベルにして出力するようにしてもよい。本開示の第6の実施形態にかかる電圧振幅検出回路600は、受動素子を用いずにフリップフロップを用いるので、集積回路への実装を容易とすることができる。また、ホールドした信号を起動信号として一定時間カウンタを動作させ、カウンタの出力を判定結果とすることにより、クロックが安定して入力されない限り検出結果を出力せず、誤検出を排除することが出来る。そして、本開示の第6の実施形態にかかる電圧振幅検出回路600は、上記の実施形態において用いた遅延回路を用いずに、入力信号のクロック周期に関連して位相関係を決定し、また入力信号の電圧振幅が安定しない場合には、直ちにカウンタをリセットすることが出来る。また、本開示の第6の実施形態にかかる電圧振幅検出回路600は、入力されるクロックの電圧振幅を比較するための電圧検出系を2つ設け、入力されるクロックの電圧振幅と比較する基準電圧を2つ設定することで、より詳細に入力クロックの電圧振幅を検出することができる。<8.電圧振幅検出回路の適用例>次に、上述の各実施形態にかかる電圧振幅検出回路の適用例について説明する。図23は、上述の各実施形態にかかる電圧振幅検出回路を備える記憶装置700の機能構成を示す説明図である。上述の各実施形態にかかる電圧振幅検出回路を備える記憶装置700は、上述の各実施形態のいずれかにかかる電圧振幅検出回路に相当する電圧振幅検出回路710と、記憶装置700を制御する制御部720と、データを記憶するメモリ730と、クロックを生成する発振器740と、を備える。電圧振幅検出回路710は、発振器740の出力するクロックの振幅を検出し、検出結果を制御部720に伝える。制御部720は、この検出結果に基づき、メモリ730の制御を行う。なお、ここでは、記憶装置700が発振器740を備える構成を例として挙げたが、外部の発振器から記憶装置700にクロックを供給する構成をとってもよい。図24は、上述の各実施形態にかかる電圧振幅検出回路を備える通信装置800の機能構成を示す説明図である。上述の各実施形態にかかる電圧振幅検出回路を備える通信装置800は、上述の各実施形態のいずれかにかかる電圧振幅検出回路に相当する電圧振幅検出回路810と、通信装置800を制御する制御部820と、外部と所定の通信方式で通信する通信部830と、クロックを生成する振器840と、を備える。電圧振幅検出回路810は、発振器840の出力するクロックの振幅を検出し、検出結果を制御部820に伝える。制御部820は、この検出結果に基づき、通信手段830の制御を行う。通信部830は、外部との通信を行う。通信部830の通信方式は、有線、無線など、特に限定されるものではない。なお、ここでは、通信装置800が発振器840を備える構成を例として挙げたが、外部の発振器から通信装置800にクロックを供給する構成をとってもよい。このように、記憶装置700や通信装置800に、上述の各実施形態のいずれかにかかる電圧振幅検出回路を備えることで、クロックの電圧振幅を検出し、検出結果に基づいて記憶装置700や通信装置800の動作が制御可能になる。<9.まとめ>以上説明したように本開示の各実施形態によれば、受動素子を用いずにフリップフロップを用いるので、集積回路への実装を容易とすることができる電圧振幅検出回路を提供することができる。また、本開示の各実施形態にかかる電圧振幅検出回路によれば、ホールドした信号を起動信号として一定時間カウンタを動作させ、カウンタの出力を判定結果とすることにより、クロックが安定して入力されない限り検出結果を出力せず、誤検出を排除することが出来る。また、本開示のある実施形態にかかる電圧振幅検出回路によれば、フリップフロップおよびカウンタに供給する信号を、コンパレータの出力から生成することで、専用のクロックを用意する必要がなくなり、小型化を図ることができる。また、本開示のある実施形態にかかる電圧振幅検出回路によれば、入力されるクロックの電圧振幅を比較するための電圧検出系を2つ設け、入力されるクロックの電圧振幅と比較する基準電圧を2つ設定することで、より詳細に入力クロックの電圧振幅を検出することができる。また、本開示のある実施形態にかかる電圧振幅検出回路によれば、入力信号のクロック周期に関連して位相関係を決定し、また入力信号の電圧振幅が安定しない場合には、直ちにカウンタをリセットすることが出来る。以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。なお、本技術は以下のような構成も取ることができる。1入力信号の電圧振幅を第1の所定の電圧と比較し、比較結果を出力する第1の比較部と、前記第1の比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する第1の比較結果保持部と、前記第1の比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する第1の比較結果評価部と、を備える、電圧振幅検出回路。2前記第1の比較部の出力を所定時間遅延させて前記第1の比較結果保持部及び前記第1の比較結果評価部に出力する遅延部を更に備える、前記1に記載の電圧振幅検出回路。3前記入力信号を所定時間遅延させて前記第1の比較結果保持部及び前記第1の比較結果評価部に出力する遅延部を更に備える、前記1または2に記載の電圧振幅検出回路。4前記第1の比較部の出力を前記第1の比較結果保持部に出力するとともに前記第1の比較部の出力を分周させて前記第1の比較結果保持部及び前記第1の比較結果評価部に出力する第1の分周部を更に備える、前記1から3のいずれかに記載の電圧振幅検出回路。5入力信号の電圧振幅を前記第1の所定の電圧より高い第2の所定の電圧と比較し、比較結果を出力する第2の比較部と、前記第2の比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する第2の比較結果保持部と、前記第2の比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する第2の比較結果評価部と、をさらに備え、前記第1の分周部は、前記第1の比較部の出力を分周させて前記第1の比較結果保持部、前記第1の比較結果評価部及び前記第2の比較結果保持部に出力する、前記4に記載の電圧振幅検出回路。6前記第1の分周部の出力信号を、クロックの立下りエッジで駆動されて取り込む第1のフリップフロップと、前記第1のフリップフロップの出力を取り込む第2のフリップフロップと、前記第1のフリップフロップ及び前記第2のフリップフロップの出力信号を評価する第1の出力評価部と、をさらに備える、前記4または5に記載の電圧振幅検出回路。7前記第1の出力評価部は、前記第1のフリップフロップ及び前記第2のフリップフロップの出力信号の排他的論理和を取ることで評価する、前記6に記載の電圧振幅検出回路。8前記第1の出力評価部の出力の雑音を除去する第1の雑音除去部をさらに備える、前記6または7に記載の電圧振幅検出回路。9入力信号の電圧振幅を前記第1の所定の電圧より高い第2の所定の電圧と比較し、比較結果を出力する第2の比較部と、前記第2の比較部が出力する比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する第2の比較結果保持部と、前記第2の比較結果保持部が出力した比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する第2の比較結果評価部と、前記第2の比較部の出力信号を、クロックの立下りエッジで駆動されて取り込む第3のフリップフロップと、前記第3のフリップフロップの出力を取り込む第4のフリップフロップと、前記第3のフリップフロップ及び前記第4のフリップフロップの出力信号を評価する第2の出力評価部と、をさらに備える、前記6から8のいずれかに記載の電圧振幅検出回路。10前記第2の出力評価部は、前記第3のフリップフロップ及び前記第4のフリップフロップの出力信号の排他的論理和を取ることで評価する、前記6から9のいずれかに記載の電圧振幅検出回路。11前記第2の出力評価部の出力の雑音を除去する第2の雑音除去部をさらに備える、前記6から10のいずれかに記載の電圧振幅検出回路。12前記1から11のいずれかに記載の電圧振幅検出回路を備える、情報記憶装置。13前記1から11のいずれかに記載の電圧振幅検出回路を備える、通信装置。14入力信号の電圧振幅を所定の電圧と比較し、比較結果を出力する比較ステップと、前記比較ステップで出力される比較結果を駆動クロックの所定の周期で保持して、保持した比較結果を出力する比較結果保持ステップと、前記比較結果保持ステップで出力された比較結果を前記駆動クロックの所定の周期で評価し、評価結果を出力する比較結果評価ステップと、を備える、電圧振幅検出方法。