"設計データからアナログ回路を探索し、前記アナログ回路同士が接続されるアナログノードを探索する探索部と、前記探索されたアナログノードの入出力に関する電圧と電流の変数情報を収集する変数情報収集部と、前記アナログノードの変数情報を時間関数に変換する関数変換部と、所定のイベント発生時毎に前記時間関数の演算をおこない、前記アナログノードのシミュレーションを実行するシミュレーション実行部と、を備えたことを特徴とするアナログ回路シミュレータ。前記探索部は、あらかじめ用意された前記アナログノードに対応するモデル名および電圧と電流の変数情報を用いて前記モデル名に対応する前記変数情報を探索することを特徴とする請求項1に記載のアナログ回路シミュレータ。前記関数変換部は、前記アナログノードを前記モデルの上位階層で、電圧および電流の前記変数情報を集計し、前記変数情報に対応してあらかじめ用意した時間の関数に変換することを特徴とする請求項1に記載のアナログ回路シミュレータ。前記シミュレーション実行部は、対象とする前記アナログノードの次段回路のイベント発生の周期で前記時間関数の演算をおこなうことを特徴とする請求項1に記載のアナログ回路シミュレータ。前記シミュレーション実行部は、前記イベント発生の周期の1サイクル内で前記アナログノードの関数値が収束する場合には、1サイクル単位で演算することを特徴とする請求項4に記載のアナログ回路シミュレータ。前記シミュレーション実行部は、前記アナログノードの関数値の収束が前記イベント発生の周期の複数サイクルにまたがる場合には、前記またがるサイクル数分の関数を加算し演算することを特徴とする請求項4に記載のアナログ回路シミュレータ。設計データからアナログ回路を探索し、前記アナログ回路同士が接続されるアナログノードを探索する探索工程と、前記探索されたアナログノードの入出力に関する電圧と電流の変数情報を収集する変数情報収集工程と、前記アナログノードの変数情報を時間関数に変換する関数変換工程と、所定のイベント発生時毎に前記時間関数の演算をおこない、前記アナログノードのシミュレーションを実行するシミュレーション実行工程と、を含むことを特徴とするアナログ回路検証方法。しかしながら、アナログ回路の機能検証には、アナログ回路をハードウェア記述言語で記述した、高抽象度な動作モデルに置き換えて、シミュレーションする必要がある。しかし、大規模検証で用いられているハードウェア記述言語では、inputとoutput定義により信号が流れる方向が明確に定められるため、モデル外部との相互作用や、インピーダンスをもつ回路の機能をハードウェア記述言語では表現できないという課題があった。たとえば、オペアンプの出力outputに、接地された抵抗のinputが接続されて所定のインピーダンスをもつ回路構成の場合、オペアンプのoutputの接続先回路が決まらないと、outputとinputのノードの電圧電流が定まらないことになる。このため、たとえば、インピーダンスをもつ回路の機能検証は、アナログ回路シミュレータが使用されることとなり、膨大な時間がかかっていた。開示のアナログ回路シミュレータおよびアナログ回路検証方法は、上述した問題点を解消するものであり、インピーダンスをもつアナログ回路を簡単かつ短時間で機能検証できることを目的とする。上述した課題を解決し、目的を達成するため、開示技術は、設計データからアナログ回路を探索し、前記アナログ回路同士が接続されるアナログノードを探索する探索部と、前記探索されたアナログノードの入出力に関する電圧と電流の変数情報を収集する変数情報収集部と、前記アナログノードの変数情報を時間関数に変換する関数変換部と、所定のイベント発生時毎に前記時間関数の演算をおこない、前記アナログノードのシミュレーションを実行するシミュレーション実行部と、を含む。開示のアナログ回路シミュレータおよびアナログ回路検証方法によれば、インピーダンスをもつアナログ回路を簡単かつ短時間で機能検証できるという効果を奏する。装置構成以下に添付図面を参照して、開示技術の好適な実施の形態を詳細に説明する。図1は、実施の形態によるアナログ回路シミュレータの構成を示すブロック図である。アナログ回路シミュレータ100は、CPU101と、メモリ102,103等を含み構成される。CPU101は、ROM等のメモリ不図示に格納されたアナログ回路検証用のプログラム不図示を実行することにより、装置をアナログ回路シミュレータとして動作させる。図示の第1メモリ102には、設計した回路の設計データ104と、変数-関数対応情報105が格納される。設計データ104は、回路に含まれるデジタル回路モデル、およびアナログ回路モデルからなる。CPU101は、プログラム実行により、設計データ104を読み出し、回路をモデル化して、シミュレーション実行する各機能を有する。機能別に説明すると、探索部1111は、ネットリスト等の設計データ104を読み出し、この検証対象回路の最上位階層でアナログ回路を探索し、さらに、アナログポート前段のアナログ回路のoutputと後段のアナログ回路のinput同士が接続されるアナログノードを探索し、抽出したアナログノードをメモリ1121に格納する。探索部2112は、メモリ1121に格納されたアナログノードを順次探索し、一つ一つのアナログノードに対応したモデル名を探索し、探索したモデル名をメモリ2122に格納する。変数情報収集部113は、メモリ2122に格納されたモデル名に対応する変数情報をあらかじめ用意されたモデルに対応する変数情報群から収集し、メモリ3123に格納する。この変数情報とは、モデル名に対応してあらかじめ定められた電圧変数と、電流変数からなる。変数情報収集部113は、モデル名に対応する変数情報電圧変数および電流変数をメモリ3123に格納する。関数変換部114は、メモリ3123からモデル名に対応した変数情報電圧変数および電流変数を読み出し、この変数に対応してあらかじめ定められた時間の関数に変換する。モデルの電圧変数、電流変数の情報から回路構成が決まるため、関数変換部114は、モデルに対応する電圧、電流の時間関数が定まる。そして、アナログノードの電圧、電流を時間の関数に変換し、変換した関数をメモリ4124に格納する。関数への変換処理は、必ず必要ではなく、複数のモデルに対応した関数があらかじめ用意され、モデルに対応した関数を選択する構成としてもよい。モデル加工部115は、メモリ4124から電流、電圧の関数を読み出し、所定のイベント発生時におけるモデルの電流値、電圧値を得るために、関数変換部114で得られた関数のうち、イベント発生時の値のみを抽出する。この所定のイベント発生時とは、シミュレーション実行部116がおこなうシミュレーションにおいて、たとえば、モデルの次段でのイベント発生時におけるモデルの電流値、電圧値をシミュレーション実行部116に出力することを指す。たとえば、モデルのアナログ回路動作のサイクル動作にあわせて、次段のFF回路のサイクル動作の起点時のみの電圧値、および電流値の関数を抽出し、修正後のモデルは、メモリ5125に格納される。シミュレーション実行部116は、アナログ回路を機能検証するシミュレーションを実行するものであり、メモリ5125に格納された修正後のモデルにより、イベント発生時のみの電圧値および電流値の関数に基づく演算を実行する。たとえば、シミュレーション実行部116は、汎用のヴェリログVerilog等のハードウェア記述言語で表現されたモデルを用いてシミュレーションを実行することができる。但し、アナログ回路における過渡的な状態の連続解析はおこなわず、所定のイベント発生時のみの解析をおこなう。これにより、アナログ回路について、時間的に離散的でありながら、インピーダンス電圧および電流を考慮したイベントドリブンな電圧、電流解析がおこなえ、機能検証を高速におこなう。装置動作図2は、実施の形態によるアナログ回路シミュレータの処理動作を示すフローチャートである。図2に示す処理は、シミュレーション実行部116におけるシミュレーション実行をおこなう以前の前処理について記載したものである。はじめに、探索部1111によりメモリ102から設計データ104を読み出し、この検証対象回路の最上位階層でアナログ回路を探索し、さらに、アナログポート前段のoutputと後段のinput同士が接続されるアナログノードを探索するステップS201。抽出したアナログノードをメモリ1121に格納する。つぎに、探索部2112により、メモリ1121に格納されたアナログノードを順次探索し、一つ一つのアナログノードに対応したモデル名を探索するステップS202。探索したモデル名はメモリ2122に格納する。その後、変数情報収集部113により、メモリ2122に格納されたモデル名に対応する変数情報を収集するステップS203。収集した変数情報はメモリ3123に格納する。そして、関数変換部114は、メモリ3123からモデル名に対応した変数情報電圧変数および電流変数を読み出し、この変数に対応してあらかじめ定められた時間の関数に変換するステップS204。これにより、変換後のアナログノードの電圧、電流は時間の関数に変換され、変換した関数はメモリ4124に格納される。以上により前処理は終了する。前処理の後は、シミュレーション実行部116におけるシミュレーション実行がおこなわれる。この際、モデル加工部115により、メモリ4124から電流、電圧の関数を読み出し、所定のイベント発生時毎に、関数変換部114で得られた関数のうち、イベント発生時の値をシミュレーション実行部116に出力する。これにより、シミュレーション実行部116は、汎用のシミュレータの機能を有すればよく、イベント発生時のみの電圧値および電流値の関数に基づく演算を実行し、演算結果を出力できる。上述したように、本実施の形態によりアナログ回路シミュレータは、アナログ回路モデルと、シミュレータの連携により実現されている。1-1.アナログ回路モデルでは、各アナログ回路のアナログポートに電圧変数と、電流変数を与える。1-2.検証対象回路の最上位階層で、アナログポート同士が接続されるアナログノードを探索する。1-3.そして、各アナログノードに接続されている全モデルの電圧変数と電流変数の関係から、アナログノードの電圧、電流を時間の関数に変換する。2.シミュレータでは、イベント発生時に、必要なアナログ値電圧値、電流値を関数により演算し、検証結果を得る。アナログモデルについて上述した各構成部の処理内容について説明する。はじめにアナログモデルについて説明する。図3は、アナログモデルの一例を示す図である。図示のモデル300は、電源301aと、オペアンプ301bからなるモデル1301のアナログポートoutputに、接地された抵抗302aを有するモデル2302のアナログポートinputが接続された例である。このモデル300では、R2が入力インピーダンス、R1が出力インピーダンスとなる。探索部1111~変数情報収集部113では、モデル1のoutputポートについて、電圧変数V1-I1×R1と、電流変数I1を探索して得る。また、モデル2のinputポートについて、電圧変数I2×R2と、電流変数I2を得る。シミュレータの動作について図4は、シミュレータの動作を示すタイミングチャートである。図3のモデル300に示したように、シミュレーション実行部116によるシミュレーション実行時に、電圧、電流の変化が1サイクル以内に留まる場合の例について説明する。このときの電圧の過渡変化Vtは、下記の関数Vt=V1V2-V11/2ft-tk-1/2×-1kで表される。モデル300に対する入力の結果、出力は基準電圧V1に対し過渡的に電圧がV2までRC特性の関数にしたがって増大する。ここで、シミュレーション実行部116は、次段のFF入力クロックの立ち上がり時に対応した1サイクルの周期にあわせて、イベント発生時として時期t0,t1,t2,t3,...の時期のみ上記関数の値を計算すればよい。このように、シミュレーション実行部116は、過渡特性全体を計算するのではなく、メモリ5125に格納された加工後のモデルにしたがい、指定されたイベントのタイミングt0,t1,t2,t3,...のときのみ関数演算ftをおこなうことにより、シミュレーション実行部116の計算を簡単に低負荷で実行できるようになる。また、他のモデルへの対応例について説明する。シミュレーション実行時に、電圧、電流の変化関数値が複数サイクルにまたがり、他のサイクルに影響する場合には、下記の関数を用いる。1.影響が無限に続く場合には、下記式で表せる。-1は、波形の反転に相当する。また、影響が3サイクルまで及ぶ場合には、Vnt=V1V2-V1-1nft-tn-ft-tn1ft-tn2とすればよい。このように、影響が及ぶサイクル数だけ関数を加算していけばよい。関数化の具体例について図5-1は、関数化のモデル例を示す回路図である。図示のモデル500は、電源501aと、オペアンプ501bからなるモデル1501のアナログポートoutputに、接地された容量502aを有するモデル2502のアナログポートinputが接続された例である。この例では、出力インピーダンスR1と総容量C2で構成される。探索部1111~変数情報収集部113では、モデル1のoutputポートについて、電圧変数V1-I1×R1と、電流変数I1を探索して得る。また、モデル2のinputポートについて、電圧変数I2/jωC2と、電流変数I2を探索して得る。そして、関数変換部114では、上位階層での関数に変換する。図5-2は、図5-1の上位階層の関数化を説明する図、図5-3は、図5-2の電流波形を示す図である。図5-2に示すように、上位階層で表した関数では、電源501aにスイッチ510を介して抵抗R1が接続されるとともに、接地された容量C2が接続されてなる。このモデル500の電圧V1は、と表すことができ、両辺を微分して、R1di/dt1/C2i=01/idi/dt=-1/C2R1両辺を積分して、1n|i|=-t/C2R1AA:積分定数i=eAeV=V1-Riからとなる。関数変換部114では、電圧Vと電流iをそれぞれ時間の関数に変換する。そして、シミュレーション実行部116によるシミュレーション実行時に、次段でのイベント発生時図4参照に、モデル出力として上記の関数を適用した値を出力し、シミュレーション実行させる。なお、図5-2に示すスイッチ510は、イベント実行毎に開閉するスイッチ動作を繰り返すことにより、図4のモデルの出力に相当する波形が得られる。図6は、関数化の他のモデル例を示す回路図である。図示のモデル600のモデル1601は、電源601aと、オペアンプ601bからなるモデル1601のアナログポートoutputに、モデル2602A~602Nのアナログポートinputとして、並列に複数N個の容量602aが接続されている。このように、並列に接続する場合、モデル2は、容量602aの容量値の総和Cで関数化すればよい。すなわち、容量C=C2×Nとする。これにより、関数変換部114は、電圧Vと、電流iについて、とする時間の関数に変換する。図7-1は、関数化のさらに他のモデル例を示す回路図である。図示のモデル700は、電源701aと、オペアンプ701bからなるモデル1701のアナログポートoutputに、接地された分圧抵抗702aを有するモデル2702のアナログポートinputが接続された例である。探索部1111~変数情報収集部113では、モデル1のoutputポートについて、電圧変数V1-I1×R1と、電流変数I1を探索して得る。また、モデル2のinputポートについて、電圧変数I2×R2と、電流変数I2を探索して得る。そして、関数変換部114では、上位階層での関数に変換する。図7-2は、図7-1の上位階層の関数化を説明する図、図7-3は、図7-2の電流波形を示す図である。図7-2に示すモデル700は、電圧Vは、V=R2V1/R1R2電流iは、i=V1/R1R2で示される。関数変換部114は、上記の電流i、電圧Vを関数として用いる。図7-3に示すように、このモデル700は、電流、および電圧は、時間に独立なDC値時間に依存しない値となる。図8は、関数化のさらに他のモデル例を示す図である。図示のモデル800は、電源801aと、オペアンプ801bからなるモデル1801のアナログポートoutputに、入力負荷が何もついていないオペアンプ802aのモデル2802のアナログポートinputが接続された例である。このモデル800のように、ノードにおいてインピーダンスの影響が生じないモデル、あるいはインピーダンスを算出する必要がない場合においても関数化を適用することができる。このように、インピーダンス演算が必要ない場合においては、モデル出力をそのまま使用することができる。図8の構成の場合、探索部1111~変数情報収集部113では、モデル1のoutputポートについて、電圧変数V=V1と、電流変数i=V1/R1を探索して得るだけでよい。そして、関数変換部114では、モデル1のoutputポートの電圧、電流をそのまま上位階層での関数として用いることができる。図9は、アナログ回路の離散モデル化を示すタイミングチャートである。上述したように、探索部1111~モデル加工部115の各構成により、インピーダンスをもつアナログ回路について、時間的に離散モデル化をおこなう。これにより、シミュレーション実行部116は、イベント発生時にのみ演算をおこなえばよいため、検証時間を大幅に短縮することができるようになる。従来のシミュレーションたとえば、Verilog-Aでは、図7に示す縦軸の電圧変動に対し、横軸の時間について連続的に検証をおこなっている。これに対し、上記実施の形態では、アナログ回路の離散モデル化により、次段回路FF等での動作タイミング毎などのイベント発生時のみ図中点で示すポイント毎に、前段のモデル出力に対して、求めた関数を適用した値を出力として演算をおこなうだけでよい。これにより、検証時間を大幅に短縮することができるようになる。以上説明した開示技術によれば、アナログ回路をモデル化し、入出力ポートを接続したときのインピーダンスをもつ回路について、電流と電圧の変数を収集し、上位階層でこれら電流と電圧を時間的に変化する関数に変換する。これにより、インピーダンスをもつアナログ回路を簡単かつ短時間で機能検証できるようになる。また、イベント発生時だけシミュレーションの演算をおこなうことにより、検証時間を大幅に短縮できるようになる。これらにより、デジタル回路だけではなく、アナログ回路を含む大規模なミックスドシグナル設計に対する機能検証が可能となる。また、汎用のシミュレーション演算の手法を用いてアナログ回路の機能検証をおこなうことができる。"