校正可能な磁界センサ10のセンサエレメント20aから励磁コンダクタ構造14の励磁コンダクタ15、16の励磁コンダクタ間隔を決定するための方法であって、前記励磁コンダクタ構造14は、第1の励磁コンダクタ15およびそれから間隔を置かれる第2の励磁コンダクタ16を含み、さらに、前記センサエレメント20aは、前記第115または第216の励磁コンダクタ15によって校正可能であり、前記方法は、前記磁界センサ10の前記センサエレメント20aにおいて第1の磁界成分B0xを生成するために前記励磁コンダクタ構造の前記第1の励磁コンダクタ15に第1の電流I0を印加するステップ100、前記センサエレメント20aによって前記第1の磁界成分B0xに依存する量を決定するステップ110、前記磁界センサ10の前記センサエレメント20aにおいて第2の磁界成分B1xを生成するために前記励磁コンダクタ構造14の前記第2の励磁コンダクタ16に第2の電流I1を印加するステップ120、前記センサエレメント20aによって前記第2の磁界成分B1xに依存する量を決定するステップ130、および前記第1の励磁コンダクタ15および前記間隔を置かれた第2の励磁コンダクタ16間の励磁コンダクタ中間間隔と前記第1および第2の磁界成分B0x、B1xに依存する前記量とに基づいて前記磁界センサ10の前記センサエレメント20aから前記励磁コンダクタ15、16の前記励磁コンダクタ間隔を確立するステップ140を含む、励磁コンダクタ間隔を決定するための方法。前記印加するステップ100、120において、前記第1および第2の電流I0、I1は、制御手段30によって前記第115および第216の励磁コンダクタに続いて印加される、請求項1に記載の励磁コンダクタ間隔を決定するための方法。前記印加するステップ100、120において、異なる平行な第1および第2の磁界成分B0x、B1xが前記センサエレメント20aにおいて生成される、請求項1または請求項2に記載の励磁コンダクタ間隔を決定するための方法。前記確立するステップ140は、評価手段40で実行され、前記評価手段40には、前記励磁コンダクタ間隔を決定するために前記磁界成分B0x、B1xに基づいて決定される前記量と前記励磁コンダクタ中間間隔とが提供される、請求項1ないし請求項3のうちの1つに記載の励磁コンダクタ間隔を決定するための方法。前記決定するステップ110、130において、前記センサエレメント20aの出力電圧値が前記磁界成分B0x、B1xに依存する前記量として決定される、請求項1ないし請求項4のうちの1つに記載の励磁コンダクタ間隔を決定するための方法。前記確立するステップ140は、前記第115および第216の励磁コンダクタの空間配置と前記センサエレメント20aの中央点Sとに基づく三角関係を互いに考慮することによって実行される、請求項1ないし請求項5のうちの1つに記載の励磁コンダクタ間隔を決定するための方法。前記磁界センサ10は、対称的に配置される少なくとも2つのペアセンサエレメント20aを有するセンサエレメントアセンブリ20を含み、さらに、前記励磁コンダクタ14は、前記ペアセンサエレメントに関して非対称的に配置される、請求項1ないし請求項6のうちの1つに記載の励磁コンダクタ間隔を決定するための方法。前記印加するステップ100、120は、前記電流I0およびI1が対称的に配置される前記センサエレメントアセンブリ20の前記ペアセンサエレメントの前記少なくとも1つに割り当てられる前記第115および第216の励磁コンダクタのセクション15a、16aにおいてだけそれぞれ印加されるように、実行される、請求項7に記載の励磁コンダクタ間隔を決定するための方法。前記励磁コンダクタ構造14は、電流I0およびI1が矩形の励磁ループ14の2つの隣接辺を含む前記第115および第216の励磁コンダクタのセクション15a、16aにおいてだけそれぞれ印加されるように、矩形の励磁ループとして実装される、請求項8に記載の励磁コンダクタ間隔を決定するための方法。前記磁界センサ10に割り当てられるオンチップメモリエレメントにおいて前記確立された励磁コンダクタ間隔を格納するステップをさらに含む、請求項1ないし請求項9のうちの1つに記載の励磁コンダクタ間隔を決定するための方法。励磁コンダクタ構造14の励磁コンダクタ15、16によって校正可能である少なくとも1つのセンサエレメント20aを有する磁界センサ10を校正するための方法であって、前記励磁コンダクタ構造14は、第1の励磁コンダクタ15およびそれから間隔を置かれる第2の励磁コンダクタ16を含み、前記方法は、請求項1ないし請求項10のうちの1つに記載の前記校正可能な磁界センサ10のセンサエレメント20aから前記励磁コンダクタ構造14の励磁コンダクタ15、16間の励磁コンダクタ間隔を決定するステップ、前記磁界センサ10の前記センサエレメント20aを校正するステップを含み、校正するステップは、前記第1または第2の励磁コンダクタに校正電流を印加することによって、前記決定するステップにおいて確立される前記励磁コンダクタ間隔に基づいて予め定められる磁界成分が前記センサエレメントの校正可能な出力信号を得るために前記センサエレメントにおいて生成されるように、実行される、磁界センサを校正するための方法。前記校正するステップは、前記出力信号を目標値と比較するステップまたは前記出力信号を磁界成分値に割り当てるステップをさらに含む、請求項11に記載の磁界センサを校正するための方法。励磁コンダクタ構造14を有する校正可能な磁界センサ10であって、前記励磁コンダクタ構造14は、第1の励磁コンダクタ15およびそれから間隔を置かれる第2の励磁コンダクタ16を含み、さらに、前記磁界センサ10は、第1または第2の励磁コンダクタ14によって校正可能である少なくとも1つのセンサエレメント20aを含み、前記校正可能な磁界センサ10は、前記第115または前記第216の励磁コンダクタおよび前記センサエレメント20a間の励磁コンダクタ間隔を決定するための間隔の決定フェーズにおいて、前記センサエレメント20aにおいて異なる磁界成分B0x、B1xを生成するために、電流を前記第115または第216の励磁コンダクタに印加しさらに前記2つの励磁コンダクタ15、16の他の1つに一時的にオフセットするために実装される制御手段30、および前記異なる磁界成分に依存する量に基づいて、さらに、前記第1の励磁コンダクタ15および前記第2の励磁コンダクタ16間の励磁コンダクタ中間間隔に基づいて、前記センサエレメント20aから前記第115または第216の励磁コンダクタの前記励磁コンダクタ間隔を確立するために実装される評価手段40を含む、校正可能な磁界センサ10。前記制御手段30は、前記第115または第216の励磁コンダクタにおいて電流を印加することによる校正フェーズの間、前記センサエレメントの校正可能な出力信号を得るために前記センサエレメント20aにおいて前記間隔の決定フェーズにおいて決定される前記励磁コンダクタ間隔に基づいて予め定められる磁界成分を生成するためにさらに実装される、請求項13に記載の校正可能な磁界センサ10。前記評価手段40は、前記異なる磁界成分B0x、B1xに依存する前記量の比率に基づいて、さらに、前記励磁コンダクタ中間間隔に基づいて、前記センサエレメント20aから前記第115または第216の励磁コンダクタの励磁コンダクタ間隔を確立するために実装される、請求項13ないし請求項14のうちの1つに記載の校正可能な磁界センサ10。前記センサエレメント20aは、前記磁界センサ10が実装される半導体基板4の主表面4aと平行に磁界を決定するために実装される垂直ホールセンサである、請求項13ないし請求項15のうちの1つに記載の校正可能な磁界センサ10。前記校正可能な磁界センサ10は、基準点45において磁界を決定するための複数の割り当てられたホールセンサエレメントを含む多次元ホールセンサとして実装される、請求項13ないし請求項15のうちの1つに記載の校正可能な磁界センサ10。前記第1の励磁コンダクタ15または前記第2の励磁コンダクタ16は、別々の励磁コンダクタとして実装される、請求項13ないし請求項17のうちの1つに記載の校正可能な磁界センサ10。前記間隔の決定フェーズにおいて決定される前記励磁コンダクタ間隔を格納するために実装されるオンチップメモリ手段75をさらに含む、請求項13ないし請求項18のうちの1つに記載の校正可能な磁界センサ10。前記評価手段40は、前記磁界センサ10が配置される半導体基板4においてオンチップ制御手段として実装される、請求項13ないし請求項19のうちの1つに記載の校正可能な磁界センサ10。励磁コンダクタ構造14の励磁コンダクタ15、16の1つおよび校正可能な磁界センサ10のセンサエレメント20a間の励磁コンダクタ間隔を決定するために第1の励磁コンダクタ15およびそれから間隔を置かれる第2の励磁コンダクタ16を含む励磁コンダクタ構造14の使用法であって、前記磁界センサ10は、前記第115または前記第216の励磁コンダクタによって校正可能である少なくとも1つのセンサエレメント20aを含み、さらに、前記励磁コンダクタ構造は、異なる磁界成分B0x、B1xが前記励磁コンダクタ間隔を決定するために前記センサエレメント20aにおいて生成され得るように、前記励磁コンダクタ15、16の1つおよび前記センサエレメント20a間の励磁コンダクタ間隔を決定するための間隔の決定フェーズにおいて、電流が前記第115または第216の励磁コンダクタに印加されさらに前記2つの励磁コンダクタ15、16の他方において一時的にオフセットされ得るように、実装される、励磁コンダクタ構造14の使用法。前記磁界センサ10は、対称的に配置される少なくとも2つのペアセンサエレメント20a、20bを有するセンサエレメントアセンブリ20を含み、さらに、前記励磁構造14は、前記ペアセンサエレメントに関して非対称的に配置される、請求項21に記載の励磁コンダクタ間隔を決定するための励磁コンダクタ構造14の使用法。前記励磁コンダクタ構造は、前記間隔の決定フェーズにおいて前記電流が対称的に配置される前記センサエレメントアセンブリ20の前記ペアセンサエレメントに割り当てられる前記第1および第2の励磁コンダクタのセクション15a、16aにおいてだけそれぞれ印加され得るように、実装される、請求項22に記載の励磁コンダクタ間隔を決定するための励磁コンダクタ構造14の使用法。前記励磁コンダクタ構造14は、前記間隔の決定フェーズにおいて電流が印加され得る前記セクション15a、16aが矩形の励磁ループ14の2つの隣接辺を含むように、矩形の励磁ループとして実装される、請求項23に記載の励磁コンダクタ間隔を決定するための励磁コンダクタ構造14の使用法。コンピュータプログラムが前記磁界センサをテストするためのコンピュータまたはテストデバイス上で実行されるときに、請求項1ないし請求項12のうちの1つに記載の方法を実行するためのコンピュータプログラム。このように、本発明の目的は、センサの感度を非常に正確に決定しまたは校正手順を非常に正確に実行するために、磁界センサから励磁コンダクタの間隔ができるだけ少しの努力でそれでもできるだけ正確に決定され得る概念を提供することである。この目的は、請求項1および請求項11に記載の本発明の方法によって、請求項13に記載の校正可能な磁界センサによって、請求項21に記載の励磁コンダクタ間隔を決定するための励磁コンダクタ構造の使用法によって、さらに、請求項25に記載のコンピュータプログラムによって解決される。本発明の有利なさらなる発展は、下位の請求項において見られる。本発明の好ましい実施形態は、添付図面に関して後述される。本発明の実施形態の以下の記載に関して、簡単化の理由のために、全体の記載にわたって、同一の参照番号が等しいまたは機能的に等しいエレメントまたはステップのための異なる図において用いられる点に留意すべきである。したがって、同一の参照番号およびそれらの機能性を有するこれらのエレメントは、異なる実施形態において相互に交換可能である。図1は、センサエレメント20aを有する磁界センサ10の概略断面図を示す。磁界センサ10は、例えば、垂直ホールセンサであり得る。図1に基づいて、励磁コンダクタ15例えば第1の励磁コンダクタからセンサエレメント20aの中央点Sまでの励磁コンダクタ間隔zを決定するためめの基本プロセスまたは本発明の方法が、以下に示される。センサエレメント20aは、半導体基板表面4aを有する半導体基板4において実施され得り、第1の励磁コンダクタ15は、センサエレメント20aの真上に配置される。第2の励磁コンダクタ16は、第1の励磁コンダクタ15から間隔を置かれて配置されまたはオフセットされ、第1の励磁コンダクタ15および第2の励磁コンダクタ16間の励磁コンダクタ中間間隔は、値x1に対応する。第1の励磁コンダクタ15および第2の励磁コンダクタ16は、ともに励磁コンダクタ構造14を形成する。図1に概略的に示されるように、センサエレメント20aは、半導体基板4において実施され得り、いくつかのプロセス層は、半導体基板表面4a、例えばセンサエレメント20aに対するコンタクト端子3のための金属1プロセス層、および第1および第2の励磁コンダクタ15、16が実施され得る金属2プロセス層上に実施され得る。第1の励磁コンダクタ15および第2の励磁コンダクタ16は、半導体デバイスの導電線として実施され得る。図1に示されていない絶縁層は、個々の金属化層金属1および金属2間に配置され得る。第1の励磁コンダクタ15および第2の励磁コンダクタ16間の励磁コンダクタ間隔x1は、公知でありまたは比較的簡単な方法で決定され得る。すでに述べたように、さらに、半導体デバイスにおいて水平生産公差は、通常、生産の間に狙った励磁コンダクタ中間間隔が用いられ得るように垂直生産公差より小さい。さらなる実施形態によれば、第1の励磁コンダクタ15は、第1の励磁コンダクタ15が第2の励磁コンダクタ16から間隔を置かれる場合、すなわち、|x0|≠|x1|が適用される限り、センサエレメント20aのすぐ垂直に上にある必要はない図2を参照。量x0およびx1は、例えば、センサエレメントの中央点Sにおいてその原点を有する座標系に関して横間隔を表現することができる。通常、励磁コンダクタ構造14の第1の励磁コンダクタ15に第1の電流I0を印加することによって、通常、第1の磁界成分B0xが磁界センサ10のセンサエレメント20aにおいて生成され得ると述べられ得る。その後、センサエレメント20によって、第1の磁界成分B0xに依存する量が確立され得る。その量は、例えば、ホール電圧などの出力信号であり得る。それは、測定され、さらにそれから格納され得る。その後、第2の電流I1は、磁界センサのセンサエレメントにおいて第2の磁気成分B1xを生成するために励磁コンダクタ構造14の第2の励磁コンダクタ16において印加され得る。この第2の磁界成分B1xは、同様に公式4を考慮することによって第1の磁界成分B0xと異ならなければならない。そして、第2の磁界成分B1xまたは第2の磁界成分B1xに依存する量は、センサエレメント20aによって再び決定され得り、さらに、おそらくさらなる評価のための評価手段に格納されまたは送信され得る。そして、磁界センサ10のセンサエレメント20aから第1または第2の励磁コンダクタの励磁コンダクタ間隔は、第1の励磁コンダクタおよび第2の間隔を置かれた励磁コンダクタ間の励磁コンダクタ中間間隔x1と第1および第2の磁界成分B0xおよびB1xに依存する2つの量とに基づいて確立され得る。このため、例えば、公式4または5は、それぞれの幾何学的配置について、用いられ得る。確立するステップ、計算するステップまたは決定するステップは、それぞれ、磁界成分B0xおよびB1x間の比率に基づいて、さらに、第1の励磁コンダクタ15および第2の励磁コンダクタ16間の励磁コンダクタ中間間隔x1に基づいて、実行され得る。第1の電流I0を印加するステップおよび第2の電流I1を印加するステップは、第1および第2の励磁コンダクタ15、16において電流フローによって生成される磁束密度のオーバーラップが生じないように、さらなる実施形態により遅れずに続いて実行され得る。さもなければ、これは、励磁コンダクタ間隔の不正確なまたは間違った計算を生じ得る。そして、このようにして確立される有効な励磁コンダクタ間隔値に基づいて、第1または第2の励磁コンダクタにおいて校正電流を印加することによって、正確に予め定められた磁界成分が、センサエレメント20aの校正可能な出力信号を得るためにセンサエレメントにおいて生成され得る。確立された正確な励磁コンダクタ間隔を用いて、磁界センサのより正確な校正は、少なくとも1つのセンサエレメント20aで実行され得る。校正可能な出力信号は、例えば、予想された目標値と比較されるかまたは特定の磁界成分値に割り当てられるホールセンサエレメントの出力電圧値であり得る。励磁コンダクタ間隔を決定することによって、センサエレメントにおいて生成される磁界成分は、励磁コンダクタにおいて予め定められた校正電流を印加することによって非常に正確に予め定められ得り、さらに、センサエレメントのそれぞれの出力信号は、正確にかつ確実に校正され得る。図2に示されるように、本発明のさらなる実施形態において、第1の励磁コンダクタ15およびセンサエレメント20aの中央点S間の励磁コンダクタ間隔z0は、第2の励磁コンダクタ16およびxy平面と平行にセンサエレメントの中央点Sを通る平面間の間隔z1と異なり得る。上述の場合において、磁界センサの第1の励磁コンダクタおよびセンサエレメント20a間の励磁コンダクタ間隔の決定のために、公式3および4と異なる他の関係結果が生じ、それは、それぞれのベクトル計算および3角関数を用いて決定され得る。励磁コンダクタの位置に関して幾何学的変化の影響は、センサエレメントの第1の中央点SにおいてB0xおよびB1xの磁界成分が異なる限り、3角関数およびベクトル計算の方法を用いて複素変換によって決定され得る。以下において、図3に基づいて、校正可能な磁界センサ10の可能な実現は、励磁コンダクタ間隔の上述の決定を考慮して示される。図3は、センサエレメント20aと第1の励磁コンダクタ15およびそれから間隔を置かれる第2の励磁コンダクタ16からなる励磁コンダクタ構造14とを有する校正可能な磁界センサ10の概略平面図を示す。さらに、校正可能な磁界センサは、制御手段30および評価手段40を含むことができる。制御手段30は、センサエレメント20aにおいて異なる平行な磁界成分B0xおよびB1xをそれぞれ生成するために、電流I0、I1を第1または第2の励磁コンダクタ15、16において印加しさらに2つの励磁コンダクタの他の1つにおいて一時的にオフセットするために実施される。そして、センサエレメントは、磁界成分B0xおよびB1xに依存する異なる出力信号または量を出力する。このように、制御手段30は、例えば、第1の磁界成分B0xがセンサエレメントにおいて生成され、そして、それが第1の出力信号S0を出力するように、第1の励磁コンダクタ15において第1の電流I0を印加することができる。後でまたはその後に、第2の電流I1は、第1の磁界成分B0xと異なる第2の磁界成分B1xがセンサエレメント20aにおいて生成されるように、制御手段30によって第2の励磁コンダクタ16において印加される。したがって、このセンサエレメントは、第1の出力信号と異なる第2の出力信号S1を出力しまたはそれを評価手段に提供する。評価手段40は、異なる磁界成分B0xおよびB1xに依存する量に基づいて、さらに、第1および第2の励磁コンダクタ15、16間の励磁コンダクタ中間間隔x1に基づいて、センサエレメント20aの中央点Sから第1または第2の励磁コンダクタの励磁コンダクタ間隔を確立するために実施され得る。このように、評価手段40は、センサエレメント20aに結合され得り、さらに、センサエレメントの異なる第1および第2の出力信号と励磁コンダクタ中間間隔とに基づいて、第1または第2の励磁コンダクタ15、16およびセンサエレメント20a間の励磁コンダクタ間隔zまたはR図1、2参照を確立することができる。例えば公式4との関連で、明らかになるように、評価手段40は、磁界成分B0xおよびB1xに依存する異なる量の比率に基づいてさらに励磁コンダクタ中間間隔に基づいてそれぞれのセンサエレメント20aから第1または第2の励磁コンダクタ15、16の励磁コンダクタ間隔zまたはRを確立するために実施され得る。さらに、評価手段40は、図3において点線で示されるように、例えばデータまたは制御信号を制御手段30で交換するために制御手段30に結合され得る。例えば確立された励磁間隔のこの情報交換は、後の校正のために必要であり得る。例えば、評価手段は、励磁コンダクタ間隔に関する情報を制御手段30に送信することができ、そこにおいて、制御手段30は、センサエレメント20aのより正確なまたは厳密な校正のための確立された励磁コンダクタ間隔に基づいて、予め定められた校正電流を第1または第2の励磁コンダクタに印加する。これは、制御手段30および評価手段40が、例えば、磁界測定データなどの測定データ、制御データ、または、例えば、確立されたデータでもあるが励磁コンダクタ間隔などの印加されるまたは印加された電流の高さなどを交換することができることを意味する。さらに、磁界センサ10の較正プロセスは、センサエレメントの出力信号を目標値と比較するステップまたは出力信号を特定の磁界成分値に割り当てるステップを含むことができる。これは、センサエレメントによって決定される出力信号が予期された目標値と比較され得り、または、これらの出力信号が特定の磁界成分値に割り当てられることを意味する。実施形態において、評価手段40は、磁界センサが配置される半導体基板においてオンチップ制御手段として実施され得る。評価手段は、磁界センサとともに半導体基板において統合され得る、デジタルシーケンス制御として、マイクロ電子回路として、または、マイクロコントローラとして実施され得る。他の実施態様において、評価手段40は、例えば、テストデバイスの一部である、オフチップまたは外部評価手段でもあり得る。図3において概略的にも示されるように、校正可能な磁界センサ10は、メモリ75をさらに任意に含むことができる。このメモリにおいて、確立された励磁コンダクタ間隔は、それが厳密かつ正確な校正を実行することができる後の校正の間にいつでも再利用され得るように、格納され得る。メモリ75は、磁界センサも実施される半導体基板において評価手段40またはオンチップで、磁界センサにおいて統合され得る。生産テストの間、励磁コンダクタ間隔は、あらゆる磁界センサのために、例えばウエハレベル上におよび/またはパッケージレベル上の後端に確立され得り、さらに、その個々に確立された励磁コンダクタ間隔は、アプリケーションにおいてそれぞれの磁界センサの後の校正の間、格納された個々の励磁コンダクタ間隔がいつでもまた反復してアクセスされ得るように、その関連したメモリ75に格納され得る。このように、励磁コンダクタ間隔の決定は、一度だけ実行されなければならなく、その一方で、後の校正フェーズの間、格納された励磁コンダクタ間隔に基づいて、予め定められた磁界成分は、それぞれの校正電流を印加することによって反復して生成され得り、ひいては、磁界センサは、反復して校正され得る。定義された校正電流によって、センサエレメントの校正可能な出力信号は、生成され得り、そして、それは、目標値との比較または磁界成分比較値へのセンサ出力信号の割り当てによってセンサエレメントを校正するために用いられ得る。実施形態において、励磁コンダクタ間隔を決定するためのさらに校正するための本発明の方法は、磁界センサのためのテストデバイスで実行され得る。そのようなテスト手段は、例えば、いわゆるフロントエンドおよび/またはバックエンドテストシステムを含むことができるが、連続生産のために最適化される必要がない実験室テストデバイスも含むことができる。本発明の方法を実行するコンピュータプログラムまたはプログラムコードは、テストデバイス上で実行され得る。本発明の実施形態によれば、校正可能な磁界センサ10は、図4に概略的に示されるように、1つまたはいくつかのセンサエレメントを含むことができる。例えば、校正可能な磁界センサは、1つ、2つまたは4つの横ホールセンサエレメントおよび/または1つ、2つ、4つ、8つまたはそれより多い垂直ホールセンサエレメントを含むことができる。第1および第2の励磁コンダクタ15および16を有する励磁コンダクタ構造14は、例えば、センサエレメントを校正するために、センサエレメントの真上に配置されまたは近接した上においてオフセットされ得る。校正可能な磁界センサは、1つまたはいくつかの空間方向において磁界を決定するための多次元ホールセンサであり得る。図4は、本発明の実施形態による励磁コンダクタ構造14を有する校正可能な磁界センサ10を概略平面図において示す。本発明の校正可能な磁界センサは、基準点45において磁界の空間成分を検出するための1つまたはいくつかの垂直および/または水平ホールセンサを含む磁界センサであり得る。校正可能な磁界センサ10は、図4に概略的に示されるように基準点45において磁界を決定するための複数のホールセンサエレメントを含む。この実施形態において、磁界センサは、3つのセンサエレメントアセンブリ20、22および60を含み、それぞれは、4つの割り当てられたセンサエレメント20a-20d、22a-22dおよび60a-60dからなる。対向するペアセンサエレメント、例えば20aおよび20cまたは22cおよび22dは、互いに対称的に配置され得る。このことにより、励磁コンダクタ15、16は、校正フェーズの間、磁界が第1の励磁コンダクタ15において校正電流IK0をさらに第2の励磁コンダクタ16において校正電流IK1を印加することによって生成され得り、等しくない校正磁界成分が互いに対向して配置されるペアセンサエレメントにおいて生成され得るように、ペアセンサエレメントに関して非対称的に配置され得る。校正電流は、例えば、同時にまたは時間的にオーバーラップする方法で励磁コンダクタ構造14に印加され得る。さらなる実施形態において、校正電流は、連続的に印加されることもできる。励磁コンダクタ構造14は、矩形またはコイルのような構造を含む。励磁コンダクタは、例えば、半導体基板においてセンサエレメントの上の金属化平面において導電線であり得り、または、センサエレメントの上にそれぞれマウントされる外部の別々の励磁コンダクタ構造またはコイルでもあり得る。励磁コンダクタ間隔の決定フェーズにおいて、すなわち、センサエレメントから第1の励磁コンダクタ15または第2の励磁コンダクタ16の励磁コンダクタ間隔が決定されるときに、第1の電流I0および第2の電流I1は、連続的に第1の励磁コンダクタ15のセクション15a若しくは15bまたは第2の励磁コンダクタ16のセクション16a若しくは16bにおいてだけ印加されまたは一時的にオフセットされ得り、そこにおいて、セクションは、少なくともペアにおいて対称的に配置されるセンサエレメントの1つのセンサエレメントにそれぞれ割り当てられ得る。セクション15aおよび16aは、矩形の励磁コンダクタ構造14の2つの隣接辺を含むことができる。励磁コンダクタ間隔が決定されるべきセンサエレメントに依存して、そのようなセクションは、セクション15bおよび16bを明らかに含むこともできる。これらのセクションにだけ電流を印加することによって、それぞれのセンサエレメントのそれぞれの中央点Sにおいてそれぞれの磁界成分のオーバーラップしたがって破損は、回避され得り、その一方で、校正フェーズの間、磁界は、電流を2つの励磁コンダクタ15および16に印加するときにオーバーラップされることができ、さらに、結果として生じる励磁または校正磁界は、生成され得る。センサエレメントに関して、励磁コンダクタ15および16は、ペアにおいて対称的に配置され得り、しかしながら、これは、その場合である必要はなく、しかし、通常、センサエレメントアセンブリ内で定義された異なる校正磁界成分の生成を許容するいかなる幾何学も可能である。励磁ラインまたはコイルが垂直センサエレメントの真上に通る場合、それの上のその影響は、隣接しまたは横にオフセットした励磁ラインまたはコイルの影響より著しく高い。さらに、すでに上述のように、校正可能な磁界センサは、制御手段30および評価手段40を含むことができる。制御手段30および評価手段40は、オンチップ手段であり得り、しかし、外部デバイスでもあり得り、それによって、それぞれの電流が励磁コンダクタ構造14に印加され、さらに、センサエレメントのそれぞれの出力信号が確立され、さらに、対応して励磁コンダクタ間隔が決定される。このように、制御手段30および評価手段40は、オンチップまたはオフチップデバイスであり得り、それは、ハードウェアまたはソフトウェアにおいて実施され得り、さらに、そのプロセスは、例えば、コンピュータまたはマイクロプロセッサ上で実行され、そのため、それぞれのコンピュータプログラムまたはソフトウェアを含み、または、例えば、確かなシーケンス制御上でも実行される。以下において、図4における実施形態のために、励磁コンダクタ間隔の決定フェーズおよび校正フェーズは、さらに詳細に記載される。磁界センサのセンサエレメントに対する第1または第2の励磁コンダクタの励磁コンダクタ間隔を決定するための間隔の決定フェーズにおいて、制御手段30は、例えば、励磁コンダクタ間隔が決定されるセンサエレメントに割り当てられるセクション15aまたは16aにおいてだけ電流を印加することができる。このため、例えば、第1の電流I0は、第1の励磁コンダクタ15のセクション15aに印加され得り、さらに、後でまたはその後に、第2の電流I1が第2の励磁コンダクタのセクション16aに印加され得る。このことにより、すでに上述のように、異なる磁界成分B0xおよびB1xは、例えば、第1の励磁コンダクタ15およびセンサエレメント20a間の有効な間隔値または励磁コンダクタ間隔が決定され得るという助けによって、センサエレメント20aにおいて生成される。例えば、間隔値が第1の励磁コンダクタ15およびセンサエレメント20c間に決定されるべき場合、電流I0およびI1は、セクション15bおよび16b全体に制御手段30によって印加され得り、この場合、電流は、セクション15aおよび16a全体に印加されない。校正フェーズにおいて、校正可能な磁界センサのすべてのセンサエレメント20a-20d、22a-22dおよび60a-60dは、励磁コンダクタ15および16またはコイル15および16を介して励磁され得る。これは、特定の校正電流を印加することによって、予め定められた校正磁界フィルタ成分が、確立された励磁コンダクタ間隔に基づいてそれぞれのセンサエレメントにおいて生成され得ることを意味する。それぞれの校正電流IK0は、第1の励磁コンダクタ15の端子ECP_0から端子ECN_0に流れることができ、さらに、校正電流IK0は、第2の励磁コンダクタ16の端子ECP_1から端子ECN_1に印加され得る。そして、それぞれのセンサエレメントは、それぞれの校正可能な出力信号を出力する。しかしながら、間隔の決定フェーズの間、電流は、KALI_0からECN_0におよび/またはKALI_1からECN_1に、励磁コンダクタ15、16の一部を流れるだけである。したがって、校正フェーズおよび間隔の決定フェーズの間、印加されるべき電流のために、例えば間隔の決定フェーズの間、端子ECP_0およびECP_1は、制御手段30によって高いオーミック状態において開路に切り替えられ得る。しかしながら、校正フェーズの間、端子KALI_1およびKALI_0は、校正測定フェーズおよび間隔の決定フェーズのために異なる電流フローが励磁コンダクタ構造14において使用可能にされ得るように、高いオーミック状態において開路に切り替えられ得る。図5においてフロー図に示され、さらに、前記の内容から分かるように、センサエレメントから励磁コンダクタの励磁コンダクタ間隔を決定するための方法は、磁界センサ10のセンサエレメント20aにおいて第1の磁界成分B0xを生成するために、励磁コンダクタ構造の第1の励磁コンダクタに第1の電流I0を印加するステップ100を含むことができる。さらに、センサエレメント20aによって第1の磁界成分B0xに依存する量を決定するステップ110も、磁界センサ10のセンサエレメント20aにおいて第2の磁界成分B1xを生成するために励磁コンダクタ構造14の第2の励磁コンダクタ16において第2の電流I1を印加するステップ120も、実行され得る。決定するステップ130において、第2の磁界成分B1xに依存する量は、センサエレメント20aによって決定され得る。さらに、第1の励磁コンダクタ15および間隔を置かれた第2の励磁コンダクタ16間の励磁コンダクタ中間間隔と第1および第2の磁界成分B0xおよびB1xに依存する量とに基づいて磁界センサ10のセンサエレメント20aから励磁コンダクタ15または16の励磁コンダクタ間隔を確立するステップ140が、実行される。さらに、本発明のいくつかの形態が装置との関連で記載されているにもかかわらず、これらの形態も、装置のブロックまたはデバイスがそれぞれの方法ステップまたは方法ステップの特徴として考慮され得るように、それぞれの方法の記載を表すことが明らかである点に留意すべきである。同様に、方法ステップとの関連でまたは方法ステップとして記載されている形態も、それぞれの装置のそれぞれブロック、詳細または特徴の記載を表す。特定の実施要求に応じて、本発明の実施形態は、ハードウェアにおいてまたはソフトウェアにおいて実施することができる。実施は、それぞれの方法が実行されるように、プログラム可能なコンピュータシステムと協働することができまたは協動する、電子的に可読の制御信号が格納される、デジタル記憶媒体、例えばフロッピー登録商標ディスク、DVD、ブルーレイ登録商標ディスク、CD、ROM、PROM、EPROM、EEPROMまたはフラッシュメモリ、ハードディスクまたは他の磁気若しくは光メモリを用いて実行することができる。このように、デジタル記憶媒体は、コンピュータ可読であり得る。このように、本発明によるいくつかの実施形態も、ここに記載される方法の1つが実行されるように、プログラム可能なコンピュータシステムと協動することができる電子的に可読の制御信号を含むデータキャリアを含む。通常、本発明の実施形態は、プログラムコードを有するコンピュータプログラム製品として実施することができ、そのプログラムコードは、コンピュータプログラム製品がコンピュータまたはテストデバイス上で実行されるときに、方法の1つを実行するために働く。プログラムコードは、例えば、機械可読のキャリアに格納され得り、または、半導体回路として実施され得る。換言すれば、本発明の方法の実施形態は、コンピュータプログラムがコンピュータ、マイクロプロセッサまたはマイクロコントローラ上で実行されるときに、ここに記載される方法の1つを実行するためのプログラムコードを含むコンピュータプログラムである。このように、本発明の方法のさらなる実施形態は、ここに記載される方法の1つを実行するためのコンピュータプログラムが記録されるデータキャリアまたはデジタル記憶媒体またはコンピュータ可読の媒体である。通常、いくつかの実施形態において、その方法は、いかなるハードウェアデバイスによっても実行される。それは、例えば、コンピュータプロセッサCPUのような万能ハードウェア、ASICのようなその方法に特有のハードウェア、またはデジタルシーケンス回路であり得る。