非対称信号を受信する増幅器と、前記増幅器の入力ノード及び出力ノードの間に接続される第1抵抗と、線形レジスタを含み、前記増幅器の前記入力ノードに接続される第2抵抗と、前記第2抵抗と接続される第3抵抗とを備え、前記入力ノードは、前記非対称信号を受信し、前記出力ノードにおける前記非対称信号を補正するべく、前記増幅器によって提供される非対称性補正量を調整するように前記第3抵抗を変化させ、前記非対称性補正量は、前記第1抵抗及び前記第2抵抗と前記第3抵抗との組み合わせの関数である、装置。前記第1抵抗は、トランジスタを含む請求項1に記載の装置。前記線形レジスタは、ポリシリコンで製造されている請求項1に記載の装置。前記非対称信号を修正するべく、前記増幅器の利得を増加させるために、前記第2抵抗を正の抵抗である前記第3抵抗に接続するように、第1期間の間に制御される第1スイッチと、前記非対称信号を修正するべく、前記増幅器の前記利得を低減させるために、前記第2抵抗を負の抵抗である前記第3抵抗に接続するように、第2期間の間に制御される第2スイッチとを更に備える請求項1に記載の装置。前記第3抵抗は、前記第3抵抗を変化させるレジスタデバイダネットワークを含む請求項1に記載の装置。前記非対称信号は、正の非対称信号及び負の非対称信号を含み、前記第3抵抗は、前記負の非対称信号と接続された第1レジスタ及び第2レジスタと、前記正の非対称信号と接続された第3レジスタ及び第4レジスタと、前記第1レジスタ及び前記第2レジスタの間、並びに、前記第3レジスタ及び前記第4レジスタの間に接続されたトランジスタとを含む請求項1に記載の装置。前記トランジスタがオンの場合に、前記第1レジスタ、前記第2レジスタ及び前記第3レジスタは、前記第2抵抗と並列に接続され、前記トランジスタがオフの場合に、前記第1レジスタ及び前記第2レジスタ、又は、前記第3レジスタ及び前記第4レジスタは、前記第2抵抗と並列に接続される請求項6に記載の装置。前記第3抵抗を変化させるべく、前記トランジスタのゲートにおける電圧が変更される請求項6に記載の装置。前記トランジスタの前記ゲートにおける前記電圧を減少させると、前記増幅器によって提供される前記非対称性補正量が増加し、前記トランジスタの前記ゲートにおける前記電圧を増加させると、前記増幅器によって提供される前記非対称性補正量が減少する請求項8に記載の装置。前記トランジスタの前記ゲートにおける前記電圧を減少させると、前記増幅器に入力される電流が増加し、前記トランジスタの前記ゲートにおける前記電圧を増加させると、前記増幅器に入力される電流が減少する請求項9に記載の装置。増幅器の入力ノードと出力ノードとの間に、第1抵抗を接続する段階と、前記増幅器の前記入力ノードに、線形レジスタを含む第2抵抗を接続する段階と、前記第2抵抗に第3抵抗を接続する段階と、前記入力ノードにおいて非対称信号を受信する段階と、前記出力ノードにおける前記非対称信号を修正するべく、前記増幅器によって提供される非対称性補正量を調整するように、前記第3抵抗を変化させる段階とを備え、前記非対称性補正量は、前記第1抵抗及び前記第2抵抗と前記第3抵抗との組み合わせの関数である、方法。前記第1抵抗は、トランジスタを含む請求項11に記載の方法。前記線形レジスタは、ポリシリコンで製造されている請求項11に記載の方法。前記非対称信号を修正するべく、前記増幅器の利得を増加させるために、前記第2抵抗を正の抵抗である前記第3抵抗に接続するように、第1期間の間に第1スイッチを制御する段階と、前記非対称信号を修正するべく、前記増幅器の前記利得を低減させるために、前記第2抵抗を負の抵抗である前記第3抵抗に接続するように、第2期間の間に第2スイッチを制御する段階とを更に備える請求項11に記載の方法。前記第3抵抗は、前記第3抵抗を変化させるレジスタデバイダネットワークを含む請求項11に記載の方法。前記非対称信号は、正の非対称信号及び負の非対称信号を含み、前記第3抵抗を接続する段階は、第1レジスタ及び第2レジスタを前記負の非対称信号に接続する段階と、前第3レジスタ及び第4レジスタを前記正の非対称信号と接続する段階と、トランジスタを、前記第1レジスタ及び前記第2レジスタの間、並びに、前記第3レジスタ及び前記第4レジスタの間に接続する段階とを含む請求項11に記載の方法。前記トランジスタがオンの場合に、前記第1レジスタ、前記第2レジスタ及び前記第3レジスタは、前記第2抵抗と並列に接続され、前記トランジスタがオフの場合に、前記第1レジスタ及び前記第2レジスタ、又は、前記第3レジスタ及び前記第4レジスタは、前記第2抵抗と並列に接続される請求項16に記載の方法。前記第3抵抗を変化させるべく、前記トランジスタのゲートにおける電圧を変化させる段階を備える請求項16に記載の方法。前記トランジスタの前記ゲートにおける前記電圧を減少させると、前記増幅器によって提供される前記非対称性補正量が増加し、前記トランジスタの前記ゲートにおける前記電圧を増加させると、前記増幅器によって提供される前記非対称性補正量が減少する請求項18に記載の方法。前記トランジスタの前記ゲートにおける前記電圧を減少させると、前記増幅器に入力される電流が増加し、前記トランジスタの前記ゲートにおける前記電圧を増加させると、前記増幅器に入力される電流が減少する請求項18に記載の方法。非対称性を補正する技術について記載される。以下の記載では、説明する目的から、本発明の完全な理解を提供するべく、数多くの例及び特定の詳細事項が記載される。特許請求の範囲によって規定される特定の実施形態は、記載される例のみに示される特徴、又は、以下に記載されるその他の特徴との組み合わせの一部又は全てを含み、また、本明細書に記載される特徴及び原理の均等物及び改良を更に含む場合もある。図3には、一実施形態に係る差動非対称信号を示したグラフ300の一例が示されている。正の非対称信号302a及び負の非対称信号302bが、差動非対称信号を形成している。また、正の理想信号304a及び負の理想信号304bが示されている。非対称信号302a及び302bを補正するためには、奇数番目の半周期、例えば、第1のT/2、第3のT/2、第5のT/2の間の、非対称信号302a及び302bの信号経路において利得が引き上げられる。利得を引き上げることにより、非対称信号の振幅を大きくして、理想信号304a及び304bそれぞれの振幅に近づける。例えば、図の第1のT/2において、非対称信号302aの振幅は、理想信号304aの振幅を下回っていることから、非対称信号302aの振幅を大きくして、非対称信号の対称性を補正する。同様に、非対称信号302bについても、負の方向に利得を増大させてもよい。また、偶数番目の半周期では、非対称信号302a及び302bの振幅が、理想信号304aのピーク振幅を超えている。偶数の半周期、例えば、第2のT/2、第4のT/2、第6のT/2等における信号経路利得が低減されると、非対称信号302a及び302bの振幅が小さくなり、理想信号304a及び304bの振幅に近づく。図4には、一実施形態に係る非対称補正回路400を描いた図である。回路400は、ハードディスクドライブHDDの読み取りヘッドから受信された信号を処理する読み出しチャネルreadchannelにおいて使用されてもよい。しかしながら、回路400は、非対称信号の補正が必要となるその他の用途において使用されてもよい。非対称信号は、読み出しチャネル内のプリアンプ前置増幅器から受信されてもよい。そして、補正された信号は、アナログ/デジタル変換器ADCのようなアナログプロセッサに出力されてもよい。非対称信号は、可変利得増幅器variablegainamplifier:VGA402において受信されてもよい。一実施形態において、非対称信号は、信号INP及び信号INMを含む差動非対称信号であってもよい。本開示で使用される非対称信号という言葉は、差動バージョン又はシングルエンドバージョンのことを指す場合がある。線形レジスタ抵抗器R3を使用して、非対称補正回路400における歪みを低減させる。線形レジスタは、ポリシリコンで製造されていてもよい。例えば、トランジスタのゲートは、線形レジスタR3の抵抗値を決定するために制御されない。また、トランジスタの特性とは異なり、端子間の電圧が変化しても、レジスタR3の抵抗値は大きく変化することはない。例えば、トランジスタにおいてゲート電圧が変化すれば、トランジスタの抵抗値も変化する。増幅器402は、入力ノードINP及びINMにおいて受信された非対称信号入力を補正して、補正された信号を出力ノードOUTM及びOUTPに出力する。非対称信号は、増幅器402の利得を増減させることにより、補正される。以下に詳細に説明するように、負の抵抗を入力抵抗に付加することによって、増幅器402の利得を減少させてもよい。同様に、正の抵抗を入力抵抗に付加することによって、増幅器402の利得を増加させてもよい。電流量Iasymを使用して、非対称補正量を変化させる。例えば、トランジスタMRのゲート電圧Vmrgが高い場合には、トランジスタMRをオンにして、増幅器402の入力から電流を引き上げて、利得を下げることができる。ゲート電圧Vmrgが低い場合には、トランジスタMRをオフにして、増幅器402の入力に電流を流して、利得を上げることができる。非対称性補正量は、トランジスタMRのゲート電圧Vmrgに基づいて変化させてもよい。例えば、電圧Vmrgが高く、トランジスタMRがオン状態とされる場合には、非対称性を2補正することが可能である。電圧Vmrgが低く、トランジスタMRがオフ状態とされる場合には、非対称性を30補正することが可能である。非対称性補正量を決定するために、電圧Vinp-電圧Vinmが、最大差分入力振幅とされる。Vinpは、ノードINPにおける電圧であり、電圧Vinmは、ノードINMにおける電圧である。非対称電流Iasymは、増幅器402の端子に入力される電流によって規定されてもよく、Iasym=/2Rmrg/と表すことができ、ここで、Rmrgは、トランジスタMRの抵抗値である。非対称性率は、Asym=Iasym//R3と定義されてもよい。スイッチSWP及びSWMは、第1の期間において、SWPスイッチの両方が閉じ、SWMスイッチの両方が開いた状態となるといった態様で開閉してもよい。第2の期間では、SWPスイッチの両方が開いた状態となり、SWMスイッチの両方が閉じた状態となる。信号INPについて、電流Iasymの量は、レジスタR3に対して並列にどれくらいの抵抗を付加するかによって制御される。例えば、MR経路における抵抗の量は、レジスタR1、R2及びトランジスタMRの抵抗値Rmrgに基づく。レジスタR1及びR2も、線形レジスタであってもよい。しかしながら、別の実施形態では、レジスタR1及びR2は、非線形レジスタであってもよい。MR経路における抵抗は、正又は負であってもよい。例えば、スイッチSWPがオンになると、負の抵抗がレジスタR3と並列に付加される。スイッチSWMがオンとなると、正の抵抗がレジスタR3と並列に付加される。特定の実施形態では、正の抵抗又は負の抵抗をレジスタR3に付加することによって、増幅器402の端子における入力抵抗を変化させる。一実施形態では、トランジスタM2に並列に抵抗を付加しても、フィードバック抵抗は変化しない。これにより、抵抗が並列に付加される構成の制御を単純化してもよい。例えば、レジスタR3と並列に正の抵抗又は負の抵抗を付加するには、制御が必要となる。しかしながら、レジスタR3と並列に正の抵抗又は負の抵抗を付加するのと同時に、トランジスタM2と並列にレジスタを付加するのには、制御は必要ない。上記したように、奇数番目の半周期の間に、信号経路の利得を増加させてもよい。奇数番目の半周期の間に、スイッチSWPを閉じた状態としてもよい。スイッチSWPが閉状態の時は、正の抵抗がレジスタR3に並列に付加されるので、入力抵抗が下がる。利得は、トランジスタM2の抵抗値RM2を入力抵抗Rinで割った値としてもよい利得=RM2/Rin。利得の比に応じて、小さな入力抵抗で信号利得を増大させる。偶数番目の半周期の間に、信号利得を低減させる必要がある場合には、スイッチSWMを閉状態とする。この場合、負の抵抗を、レジスタR3に並列に付加する。負の抵抗は、増幅器402の入力に対して、負の抵抗となる。一実施形態において、負の抵抗は、正の抵抗と同じ抵抗値を有するが、増幅器402の入力に対して負の抵抗となる点が異なる。負の抵抗を付加すると、入力抵抗が増加し、それに従って信号利得が低下する。したがって、半周期の間に利得を増加させる及び次の半周期の間の利得を低下させるプロセスは、信号の非対称性を補正するべく、連続した複数半周期間にわたって継続させてもよい。上記の方法は、増幅器402の負の端子への入力経路に対しても適用できる。例えば、スイッチSWPが閉じた状態の時は、入力抵抗が低減されて、利得が増加する。スイッチSWMが閉じた状態の時は、入力抵抗が増加して、信号利得が減少する。第1半周期の間に利得を増加させる及び次の半周期の間に利得を減少させることにより、信号INMの非対称性を補正することができる。回路400における歪みは、主に、レジスタR3が線形レジスタである及び、ある場合では、レジスタR1及びR2が線形レジスタであることによる、フィードバックトランジスタM2に起因する。これにより、入力抵抗からの歪みの影響を取り除いている。また、レジスタR3に対する抵抗値は固定されており、ソースフォロワが必要ないことから、トランジスタが入力に使用されている場合と比較して、歪みを低減させるべく更なる電流を利用することができる。また、接合容量が、線形抵抗と関係しないため、入力部における寄生容量が小さくなる。図5は、一実施形態に係る非対称補正方法の単純化されたフローチャート500である。502において、必要な非対称性補正量が決定される。例えば、フィードバック回路を使用して、必要な非対称性補正量を決定する。504において、トランジスタMRのゲートにおける電圧を、必要な非対称性補正量に基づいて変化させる。例えば、非対称性補正量を増加又は減少させるべく、電圧を変化させてもよい。506において、非対称信号が、増幅器402で受信される。508において、非対称信号が補正されるように、第1期間の間に増幅器402の利得を増加させる。例えば、正の抵抗を、レジスタR3と並列に接続させる。これにより、入力抵抗を増加させて利得を下げることができる。510において、非対称信号が補正されるように、第2期間の間に増幅器402の利得を減少させる。例えば、負の抵抗を、レジスタR3と並列に結合させる。これにより、入力抵抗を減少させて利得を上げることができる。512において、増幅器402により、補正された信号が出力される。本明細書で使用されている1のa、an、theという言葉は、文中に明確にそれが1つのみであると示されていない限り、複数を含むことを意味している。また、本明細書及び添付の特許請求の範囲で使用されている~の内にinという言葉は、特に明記されていない限り、~の中にin及び~上にonという意味を含む。上記の説明では、本発明の様々な実施形態と共に、本発明の側面の実装例が記載された。上記の例及び実施形態は、これらの実施形態のみが存在すると解釈されるべきではなく、添付の特許請求の範囲によって規定される本発明の利点及び適用可能性を示すべく記載されている。上記の開示及び添付の特許請求の範囲に基づいて、請求項に規定される発明の範囲内において、その他の配置、実形形態、実装及び均等物を採用してもよい。