"板状の基体と、前記基体の一方の主面における周縁領域のうちの少なくとも一部に形成された第一チッピング検出用配線と、を有する電子部品であって、前記第一チッピング検出用配線には、前記一方の主面と他方の主面とを貫通する第一貫通配線が電気的に接続されていることを特徴とする電子部品。前記基体の他方の主面における周縁領域の少なくとも一部に形成された第二チッピング検出用配線を有し、前記第二チッピング検出用配線には、前記一方の主面と他方の主面とを貫通する第二貫通配線が電気的に接続されていることを特徴とする請求項1に記載の電子部品。板状の基体と、前記基体の一方の主面における周縁領域のうちの少なくとも一部に形成された第一チッピング検出用配線と、前記基体の他方の主面における周縁領域のうちの少なくとも一部に形成された第二チッピング検出用配線と、を有する電子部品であって、前記第一チッピング検出用配線と前記第二チッピング検出用配線とが、前記一方の主面と他方の主面とを貫通する第三貫通配線で電気的に接続されていることを特徴とする電子部品。請求項1ないし3いずれか1項記載の電子部品を備えた基板を切断して、前記電子部品を得る工程を備えたことを特徴とする電子部品の製造方法。請求項1ないし3いずれか1項記載の電子部品を備えたことを特徴とする基板。しかしながら、上述した特許文献1,2に開示されている半導体装置では、チッピング検出用配線が形成されている一方の主面に別の基板が貼り合わされていたり、保護テープが貼られていたりすると、チッピング検出用配線に検査用プローブを接触させることができない。そのため、チッピング検出用配線の配置によってはチッピング検出用配線の導通状態を調べることができないという課題があった。本発明は上記課題に鑑みてなされたものであり、チッピング検出用配線が形成されている一方の主面側が隠れている状態であっても、一方の主面側に発生したチッピングを他方の主面から検出することが可能な電子部品、電子部品の製造方法及び基板を提供することを目的とする。上記課題を解決するために、本発明のいくつかの態様は、次のような電子部品、電子部品の製造方法、および基板を提供した。すなわち、請求項1記載の電子部品は、板状の基体と、前記基体の一方の主面における周縁領域のうちの少なくとも一部に形成された第一チッピング検出用配線と、を有する電子部品であって、前記第一チッピング検出用配線には、前記一方の主面と他方の主面とを貫通する第一貫通配線が電気的に接続されていることを特徴とする。こうした電子部品によれば、基体の一方の主面側に形成された第一チッピング検出用配線の導通状態を、第一貫通配線を介して他方の主面側から確認することができる。よって、チッピング検出用配線が形成されている一方の主面側が隠れている状態であっても、一方の主面側に発生したチッピングを他方の主面側から検出することができる。請求項2記載の電子部品は、前記基体の他方の主面における周縁領域の少なくとも一部に形成された第二チッピング検出用配線を有し、前記第二チッピング検出用配線には、前記一方の主面と他方の主面とを貫通する第二貫通配線が電気的に接続されていることを特徴とする。これによって、基体の一方の主面のみならず、他方の主面に生じたチッピングを検出することができる。請求項3記載の電子部品は、板状の基体と、前記基体の一方の主面における周縁領域のうちの少なくとも一部に形成された第一チッピング検出用配線と、前記基体の他方の主面における周縁領域のうちの少なくとも一部に形成された第二チッピング検出用配線と、を有する電子部品であって、前記第一チッピング検出用配線と前記第二チッピング検出用配線とが、前記一方の主面と他方の主面とを貫通する第三貫通配線で電気的に接続されていることを特徴とする。これによって、第一チッピング検出用配線と第二チッピング検出用配線とを直列に接続することができ、基体の一方の主面、および他方の主面に生じたチッピングを一括して検出することが可能になる。また、本発明の電子部品の製造方法は、前記各項記載の電子部品を備えた基板を切断して、前記電子部品を得る工程を備えたことを特徴とする。本発明の電子部品の製造方法によれば、一方の主面側に形成された第一チッピング検出用配線の導通状態を、貫通配線を介して基体の他方の主面側から確認することが可能な電子部品を製造することができる。また、本発明の基板は、前記各項記載の電子部品を備えたことを特徴とする。本発明の基板によれば、一方の主面側に形成された第一チッピング検出用配線の導通状態を、貫通配線を介して基体の他方の主面側から確認することができる。本発明の電子部品によれば、基体に形成された第一チッピング検出用配線と、この第一チッピング検出用配線に電気的に接続され、一方の主面と他方の主面とを貫通する第一貫通配線とを備えているので、基体の他方の主面側から、基体の一方の主面に生じたチッピングを検出することが可能になる。また、本発明の電子部品の製造方法によれば、一方の主面側に形成された第一チッピング検出用配線の導通状態を、貫通配線を介して基体の他方の主面側から確認することが可能な電子部品を製造することができる。また、本発明の基板によれば、一方の主面側に形成された第一チッピング検出用配線の導通状態を、貫通配線を介して基体の他方の主面側から確認することが可能な基板を提供できる。以下、図面を参照して、本発明に係る電子部品、電子部品の製造方法、および基板の一実施形態について説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。第一実施形態図1は、本発明の電子部品の一実施形態を示す斜視図である。電子部品10は、互いに平行を成す一方の主面11aと他方の主面11bが矩形状の基体11を有する。この基体11は、例えば、Siや、SiGe,GaAs等の化合物半導体からなる半導体ウエハ、ガラス板、樹脂板などを用いることができる。なお、基体11には、メモリ、IC、CCD、MEMSなどの機能素子が形成されていてもよい。基体11の一方の主面11aには、電子部品10の周縁領域に沿ってチッピング検出用配線12が形成されている。チッピング検出用配線12の両端は、後述する貫通配線13a,13bにそれぞれ接続されている。チッピング検出用配線12は、例えば金属膜、または積層した金属膜によって構成することができる。例えば、Ag,Au,Cu,Al,Ti,TiW,Crなど、あらゆる金属を適用することができる。チッピング検出用配線は、基体11の内部に形成されていてもよい。基体11が半導体材料であれば、基体11のチッピング検出用配線を形成する領域にイオン打ち込みやイオン拡散技術を用いることで、半導体材料自体に導電性を付与することができる。このように、基体11自体に導電性を付与して形成したチッピング検知用配線であれば、より高感度に基体11のチッピングを検出することができる。基体11には、一方の主面11aから他方の主面11bにかけて貫通する2つの貫通配線第一貫通配線13a,13bが形成されている。この貫通配線13a,13bは、チッピング検出用配線12の両方の端部にそれぞれ接続される。例えば、本実施形態では、一方の貫通配線第一貫通配線13aは、チッピング検出用配線12の一方の端部と接続される。また、他方の貫通配線第一貫通配線13bは、チッピング検出用配線12の他方の端部領域をなす接続領域12cと接続される。基体11の他方の主面11bには、パッド14a,14bが形成されており、それぞれが貫通配線13a,13bと電気的に接続されている。パッド14a,14bは、図1のように、貫通配線13a,13bが他方の主面11bに露出する位置に形成されていても良いし、貫通配線13a,13bから離れた位置に形成され、両者を中継する配線によって電気的に接続されていても良い。これらのパッド14a,14bは、基体11の一方の主面11aに形成されたチッピング検出用配線の導通状態を確認する際に用いられる。具体的には、パッド14a,14bのそれぞれに検査用プローブを接触させ、両検査用プローブ間に電圧を印加してチッピング検出用配線の導通状態を確認する。貫通配線13a,13bは、例えば、図2aに示すように、導電材料を、基体11に形成した貫通孔14の全体を充填するように形成できる。あるいは、図2bに示すように、導電材料を、基体11に形成した貫通孔14の内壁を覆うように形成したものであってもよい。こうした構成によって、一方の主面11aに形成されたチッピング検出用配線12が、貫通配線13a,13bによって他方の主面11bに電気的に引き出され、チッピング検出用配線12とパッド14a、14bとが電気的に接続される。こうした構成の電子部品10によれば、基体11の一方の主面11aに生じたチッピングを、基体11の他方の主面11b側から検出することができる。例えば、基体11の一方の主面11aに、基体11とは別の基体やテープが貼られていたとしても、他方の主面11b側からチッピング検出用配線12の導通状態を検査し、チッピングの有無を知ることができる。本発明は、特に、半導体デバイスにおけるダイシング工程で発生するチッピングの検出に有用である。ダイシング工程では、半導体ウエハの一面に支持テープを貼り、半導体ウエハの他面側から回転ブレードによって個々の電子部品に切断する。切断した直後の電子部品は、一面に支持テープに貼られたままであるため、電子部品の一面側に発生したチッピングを検出することが困難である。本発明は、このような場合であっても、電子部品の他面側から一面側に発生したチッピングを検出することができる。さらに、ダイシングした後の個々の電子部品を搬送する最中や、電子機器に搭載した後に加わる機械的ストレスによって発生したチッピングも検出することができる。具体的には、基体11の他方の主面11bに形成されたパッド14a,14bに検査ブローブを接触させ、両パッド間に電圧を印加してチッピング検出用配線の導通状態を検査する。この時、例えば、図3に示すように、電子部品10のチッピング検出用配線12が配された基体11の周縁領域に、チッピングKが生じ、チッピング検出用配線12の一部が断線している場合、パッド14aとパッド14bとの間で電流が流れないため、基体11の検出領域12aがある周縁領域にチッピングKが生じていることを検出することができる。なお、チッピング検出用配線12がチッピングKによって完全に断線するまでに至らず、一部が切れたり欠損したりする状態であっても、貫通配線13a,13b間の電気抵抗の変化を測定することによって、チッピング検出用配線12が完全に断線しない程度の軽微なチッピングも検出することが可能になる。こうしたチッピングの検出を感度よく行うために、チッピング検出用配線12は、その配線幅や厚さを小さくし、微細な配線にすることが好ましい。これによって、僅かな大きさのチッピングが生じても、より感度よく導通状態の変動を検出することができる。第二実施形態図4は、本発明の電子部品の別な一実施形態を示す斜視図である。この実施形態では、電子部品20を構成する基体21の一方の主面21aに、チッピング検出用配線22が配されている。チッピング検出用配線22の両端は、一方の主面21aと他方の主面21bとを結ぶ貫通配線23a,23bにそれぞれ接続されている。さらに、基体21の四つの角部にも、同様な貫通配線23c,23d,23e,23fが形成されており、これら4つの貫通配線もチッピング検出用配線22に接続されている。基体21の他面21bには、これらの貫通配線23a~23fと電気的に接続されたパッド24a~24fが形成されている。このような電子部品20によれば、基体21の一方の主面21aに発生したチッピングを、他方の主面21b側から検出できるとともに、一方の主面21aのどの部分にチッピングが発生したのかを調べることができる。例えば、パッド24aと24bとの間の導通状態を調べ、次にパッド24bと24cとの間の導通状態を調べ、というように、パッド間の導通状態を順次確認することで、どの部分でチッピング検出用配線が断線しているかチッピングが発生しているかを検出することができる。第三実施形態図5は、本発明の電子部品の別な一実施形態を示す斜視図である。この実施形態では、電子部品25を構成する基体26の一方の主面26aの周縁領域に、2つのチッピング検出用配線27,28が形成されている。まず、第一チッピング検出用配線27が、基体26の一方の主面26aの周縁領域に沿って形成されており、さらにその内周側に、第一チッピング検出用配線27と平行して設けられた第二チッピング検出用配線28が形成されている。そして、第一チッピング検出用配線27の両端に接続する貫通配線29a,29bと、第二チッピング検出用配線の両端に接続する貫通配線29c,29dと、が形成されている。基体26の他方の主面26bには、4つの貫通配線29a~29dと電気的に接続されたパッド30a~30dが形成されている。こうした構成の電子部品25によれば、基体26の一方の主面26aに発生したチッピングを、他方の主面26b側から検出することができるとともに、そのチッピングの大きさを推定することができる。すなわち、基体26のエッジから、どの程度内側まで割れや欠けが生じているのか、を推定することができる。例えば、一方の主面26aの外側に形成した第一チッピング検出用配線27のみが断線しており、内側に形成した第二チッピング検出用配線は断線していない場合は、第二チッピング検出用配線の形成位置まで及ばない程度の、比較的軽微なチッピングであると推定できる。一方、第一チッピング検出用配線27のみならず第二チッピング検出用配線28までも断線しているのであれば、大きなチッピングが発生していると推定できる。このように、発生するチッピングの大きさ、度合いを調べることができれば、ダイシング加工が適切な加工条件で行われているか否か、加工条件が経時的に変化しているか否かを、定量的に推定することができる。第四実施形態図6は、本発明の電子部品の別な一実施形態を示す斜視図である。この実施形態では、電子部品35を構成する基体36の一方の主面36aの周縁領域にに、第一チッピング検出用配線37が形成されている。チッピング検出用配線37の両端は、貫通配線38a,38bにそれぞれ接続されている。基体36の他方の主面36bには、パッド40a,40bが形成されており、それぞれが貫通配線38a,38bと電気的に接続されている。一方、基体36の他方の主面36bには、第二チッピング検出用配線39が形成されている。チッピング検出用配線39の両端は、貫通配線38c,38dにそれぞれ接続されている。基体36の他方の主面36bには、パッド40c,40dが形成されており、それぞれが貫通配線38c,38dと電気的に接続されている。こうした構成の電子部品35によれば、基体36の一方の主面36aに発生したチッピングを、他方の主面36b側から検出することができる。さらに、他方の主面36bに発生したチッピングを、一方の主面36a側から検出することができる。第五実施形態図7は、本発明の電子部品の別な一実施形態を示す斜視図である。電子部品40は、互いに平行を成す一方の主面41aと他方の主面41bが矩形状の基体41を有する。基体41の一方の主面41aには、第一チッピング検出用配線42が形成されている。他方の主面41bには、第二チッピング検出用配線44が形成されている。他方の主面41bには、第一チッピング検出用配線42と第二チッピング検出用配線44に、外部からチッピング検出する際に、検出用プローブを接触させるためのパッド48a,48bが形成されており、パッド48aは、第二チッピング検出用配線44の一端と接続されている。また、基体41には、貫通配線43a,43bが形成されている。貫通配線43aは第二チッピング検知用配線44の他端と第一チッピング検知用配線の一端とを接続し、貫通配線43bは、第一チッピング検出用配線42の他端とパッド48bとを接続している。こうした構成によって、接続パッド48a~第二チッピング検出用配線44~貫通配線43a~第一チッピング検出用配線42~貫通配線43b~接続パッド48bに至る一連の直列回路が形成される。このような構成の電子部品40によれば、基体41の一方の主面41aおよび他方の主面41bに発生したチッピングを一括して、他方の主面41b側から検出することができる。基板図8は、本発明の基板の一実施形態を示す斜視図である。基板80は、電子部品81を1つないし複数備えたものであり、この実施形態では、電子部品81が一体に複数個配列されてなる。基板80は、例えば、シリコンウエハなどの基材切断前の基体84を有し、この基材84に設定された切断予定線ダイシングラインCに沿って基材84を切断し、個片化することによって、個々の電子部品81が形成される。それぞれの電子部品81の一方の主面81aには、第一チッピング検出用配線82が配されている。また、基体81には、一方の主面81aと他方の主面81bとの間を貫通する複数の貫通配線第一貫通配線83a,83bが形成され、これら貫通配線83a,83bは、第一チッピング検出用配線82の異なる部位に対して電気的にそれぞれ接続されている。このような基板80では、切断予定線ダイシングラインCに沿って基材84を切断する際にチッピング等が生じた場合でも、個片化して形成された電子部品81の他方の主面81bから貫通配線83a,83bを介して第一チッピング検出用配線82の導通状態を測定することによって、切断時に生じたチッピングを確実に検出することが可能になる。特に、電子部品81の一方の主面81aが他の部材、例えば封止基板等で覆われていても、電子部品81の他方の主面81b側から電圧を印加してチッピングを検出することが可能になる。電子部品の製造方法次に、本発明の一実施形態である基板の製造方法を説明する。図9は、本発明の電子部品の製造方法を段階的に示した断面図である。本発明の電子部品を形成するにあたっては、まず、ウエハなどの基材91に設定される切断予定線の内側に、第一チッピング検出用配線92を形成する。また、例えば、基材91の一方の主面に機能素子93を形成する。第一チッピング検出用配線92は、機能素子93の配線形成工程と同時に第一チッピング検出用配線92を形成してもよい。即ち、機能素子93に形成される配線と同じ材料、同じ厚さで第一チッピング検出用配線92を形成してもよい。これによって、第一チッピング検出用配線92を形成する工程を独立して設けなくても、機能素子93の配線形成工程において効率よく第一チッピング検出用配線92を形成できる。図9a参照次に、基材91の他方の主面に、例えばフォトリソグラフィによって所定位置を開口させたマスクを形成する。その際、開口マスクは、開口後に機能素子93と導通させる接続パッド上と、第一チッピング検出用配線92にチッピング検出電圧を印加するための接続パッドに近接して設ける。そしてこの開口マスクを利用して、例えば反応性イオンエッチングDRIE:DeepReactiveIonEtchingによって貫通孔101を形成する図9b参照。なお、貫通孔101は断面が円形に限定されず、電極との接触面積が確保できるような大きさであるならどのような大きさでもよく、その形状は楕円形、四角形、三角形、矩形など如何なる形状でもよい。さらに、貫通孔101を形成する方法も、DRIE法に限定されず、水酸化カリウムKOH水溶液などによるウェットエッチングを用いても構わない。次に、基材91全面に絶縁膜図示略を形成する。絶縁膜としては、酸化珪素SiO2、窒化珪素Si3N4、リンシリケートガラスPSG、ボロンリンシリケートガラスBPSG等が利用でき、電子部品の使用環境に応じて適宜選択することが好ましい。SiO2、Si3N4はCVDを利用することで任意の厚さに成膜できる。SiO2からなる絶縁膜を成膜する際には、例えば、シランやテトラエトキシシランTEOSを原料とするプラズマCVD法により形成することができる。次に、ドライエッチングを利用して貫通孔101の底部にある絶縁膜を除去し、電極の表面の一部を露出させる。また、SiO2をエッチングする場合には、四フッ化炭素CF4を用いたReactiveIonEtchingRIE法を用いることができる。次に、形成した貫通孔101内に導電体を充填し、第一チッピング検出用配線92に繋がる貫通配線96、および機能素子93に繋がる素子用貫通配線97を形成する図9c参照。このように、第一チッピング検出用配線92に繋がる貫通配線96と、機能素子93に繋がる素子用貫通配線97とを、同一のプロセスで同時に形成することによって、両方の貫通配線を効率よく形成できる。まず、スパッタ法を用いて貫通孔内にバリア層図示略を形成する。バリア層の材料として、例えばTi、TiN、TiW、Cr、Ta、TaNなどが挙げられる。スパッタの方法としては、一般的なスパッタ法よりもスパッタ粒子の指向性が高いロングスロー法やコリーメート法を用いるのが好ましい。その後、スパッタ法を用いて貫通孔内にシード層図示略を形成する。シード層として、たとえばCuが用いられる。この場合も、バリア層と同様に指向性の高いスパッタ法を用いることで、貫通孔101内部へシード層を形成することが可能となる。次に、貫通孔101内に導電体からなる貫通配線96、および素子用貫通配線97を形成する。導電体としては、電気の良導体であるなら特に制限は無く、例えば電気抵抗が低い銅、アルミニウム、ニッケル、クロム、銀、錫等の他に、Au-Sn、Sn-Pb等の合金、あるいはSn基、Pb基、Au基、In基、Al基などのはんだ合金等の金属が利用できる。貫通孔内に導電体を形成する方法は、めっき法、印刷法、スパッタ成膜法、溶融金属充填法、超臨界成膜法など、様々な方法を用いることができる。また、バリア層及びシード層をエッチングすることにより、貫通配線96、および素子用貫通配線97と電気的に接続された配線部及びランド部を形成する。配線部及びランド部をサブトラクティブ法で形成する場合、シード層形成後に全面めっきを行い、フォトリソグラフィ後にエッチングを行う。配線部及びランド部をセミアディティブ法で形成しても良く、その場合、まずはめっき用のフォトリソグラフィを行い、その後めっき、レジスト剥離を経てからエッチングを行う。どちらの場合もフォトリソグラフィの際に素子形成領域の最外周に配線が形成されるようなマスクを使用することで、第一チッピング検出用配線96を形成できる。次に、基材91の配線部上に絶縁性の封止層98を形成する図9d参照。封止層98は、例えば感光性ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂シリコーン、ポリベンゾオキサゾールPBO等の感光性樹脂を、スピンコート法やラミネート法を用い、フォトリソグラフィ技術によりパターニングすることによって形成することができる。その際、ランド部を少なくとも露出するような開口部を封止層98に設ける。なお、開口部の直径は、露光時に用いるフォトマスクの開口径によって調整することができる。封止層98の厚みは、例えば5~50μm程度に形成することができる。なお、封止層98の形成には、電着法、スプレーコート法、印刷法を用いることも可能である。また、樹脂のパターニングには、レーザー加工法、プラズマエッチング法も可能である。また、ラミネート法の場合、あらかじめパターニングされたシート状の樹脂をラミネートにて圧着させることも可能である。また、樹脂をスクリーン印刷法にて直接、成膜及びパターニングする方法も可能である。なお、これらの場合、樹脂が感光性である必要はない。次に、封止層98の開口部により露出されたランド部上に、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等によりはんだを転写し、その後、リフロー炉を用いてはんだボールを溶融させ、ランド部上に、はんだバンプ99を形成する図9d参照。なお、この時、第一チッピング検出用配線92に繋がる配線にもはんだボールを形成し、接続パッドを形成する。こうして得られた基板100を、切断予定線Cに沿ってダイシングし、基板100が個片化された電子部品110が得られる図9e参照。この個片化後の電子部品110において、他方の主面から第一チッピング検出用配線92に対して電圧チッピング検出電圧を印加することで、例えば電流が流れない場合は、チッビングにより電子部品110にチッビング不良が発生していることを検出できる。基板100の切断工程においては、基板100をブレードやレーザーによって切断するが、この時、基板100の切断面に比較的強い物理的な応力が加わるために、基板100の切断面、即ち基板100が個片化された電子部品110の周縁領域に割れ、欠けなどの物理的な欠損チッピングが生じることがある。特に、基材91にガラスやシリコンなどの基板を接合した場合、樹脂性接着剤を接着層として適用すると、特にチッピング発生の懸念が大きくなる。即ち、ダイシング時にブレードと接する研削面の硬度が、基材に対して接着層が圧倒的に低いため、基材が変形破損する方向の応力を支えきれないためである。こうした基板100の個片化後の電子部品110の周縁領域に生じたチッピングは、電子部品110の機能素子93自体に損傷を与える懸念がある。このため、個片化後の電子部品110にチッピングが生じていないかを把握することは重要である。第一チッピング検出用配線92は、ダイシング後のチッピング検出だけではなく、実装後にチップの信頼性を評価することにも使用できる。例えば、基板をウエハレベルで積層した積層基板の一例を図10に示す。こうした積層基板120を切断予定線Cに沿って一括してダイシングを行い、積層電子部品121を作成することができる。こうした積層電子部品121は、各層のチッピング検出用配線に繋がる貫通配線122の位置が同じであり、全てのチッピング検出用配線が並列で接続されているので、表層のチッピング検出用配線の導通状態を検査することで、抵抗値の違いによって積層されたチップ内でのチッピングによる不良発生状況を判別することができる。また、各基板においてチッピング検出用配線に繋がる貫通配線122の位置を変化させることで、直列接続も可能であり、その場合はオープン/ショート検査でチッピング不良を検出することが可能になる。"