第1の電極と、第2の電極と、前記第1の電極及び前記第2の電極の間に配置された表示素子と、を有する表示装置の駆動方法であって、第1の期間と、第2の期間と、を有し、前記第1の期間において、前記第1の電極に第1の電位を与え、前記第2の電極に第3の電位を与え、前記第2の期間において、前記第1の電極に前記第1の電位を与えた後に第2の電位を与え、前記第2の電極に前記第3の電位を与えた後に第4の電位を与えることを特徴とする表示装置の駆動方法。請求項1において、前記第1の期間よりも前にある第3の期間を有し、前記第3の期間において、前記第1の電極に前記第1の電位及び前記第2の電位を選択的に与え、且つ前記第2の電極に前記第3の電位を与えることを特徴とする表示装置の駆動方法。請求項1又は請求項2において、前記第2の期間よりも後にある第4の期間を有し、前記第4の期間において、前記第1の電極に前記第1の電位及び前記第2の電位を選択的に与え、且つ前記第2の電極に前記第4の電位を与えることを特徴とする表示装置の駆動方法。複数の画素を有し、前記複数の画素のそれぞれは、第1の電極と、第2の電極と、前記第1の電極及び前記第2の電極の間に配置された表示素子と、前記第1の電極と配線との間に接続されたスイッチング素子と、を有する表示装置の駆動方法であって、第1の期間と、第2の期間と、を有し、前記第1の期間において、前記複数の画素がそれぞれ有する前記スイッチング素子が順にオンになり、前記配線に第1の電位を与え、前記第2の電極に第3の電位を与え、前記第2の期間において、前記複数の画素がそれぞれ有する前記スイッチング素子が同時にオンになり、前記配線に前記第1の電位を与えた後に第2の電位を与え、前記第2の電極に前記第3の電位を与えた後に第4の電位を与えることを特徴とする表示装置の駆動方法。請求項4において、前記第1の期間よりも前にある第3の期間を有し、前記第3の期間において、前記複数の画素がそれぞれ有する前記スイッチング素子が順にオンになり、前記配線に前記第1の電位及び前記第2の電位を選択的に与え、且つ前記第2の電極に前記第3の電位を与えることを特徴とする表示装置の駆動方法。請求項4又は請求項5において、前記第2の期間よりも後にある第4の期間を有し、前記第4の期間において、前記複数の画素がそれぞれ有する前記スイッチング素子が順にオンになり、前記配線に前記第1の電位及び前記第2の電位を選択的に与え、且つ前記第2の電極に前記第4の電位を与えることを特徴とする表示装置の駆動方法。請求項1乃至請求項6のいずれか一項において、前記第1の電位は、前記第3の電位と等しいことを特徴とする表示装置の駆動方法。請求項1乃至請求項7のいずれか一項において、前記第2の電位は、前記第4の電位と等しいことを特徴とする表示装置の駆動方法。請求項1乃至請求項8のいずれか一項において、前記第2の期間は、前記第1の期間よりも長いことを特徴とする表示装置の駆動方法。しかしながら、従来の技術では、全ての画素を同時にリセットしていた。そのため、前に表示した画像の残像が残っていた。または、階調を表示するために、同じ極性の電圧のみを表示素子に印加するため、細かな階調の制御が困難であった。上記課題を鑑み、本発明の一態様は、表示装置において残像を低減し、よりよい表示を行うことを課題とする。また、本発明の一態様は、表示装置の消費電力を低減することを課題とする。画素を初期化し、表示素子の前の階調に起因する残像を抑制する。具体的には、初期化のために、表示素子に印加する電圧及びその電圧を印加する時間を、表示素子の前の階調に応じて、変化させる。本明細書で開示する発明の一態様は、第1の電極と、第2の電極と、第1の電極及び第2の電極の間に配置された表示素子と、を有する表示装置の駆動方法であって、第1の期間と、第2の期間と、を有する。第1の期間において、第1の電極に第1の電位を与え、第2の電極に第3の電位を与える。第2の期間において、第1の電極に第1の電位を与えた後に第2の電位を与え、第2の電極に第3の電位を与えた後に第4の電位を与える。上記駆動方法の構成において、第1の期間よりも前にある第3の期間を有していてもよい。第3の期間において、第1の電極に第1の電位及び第2の電位を選択的に与え、且つ第2の電極に第3の電位を与える。また、上記駆動方法の構成において、第2の期間よりも後にある第4の期間を有していていもよい。第4の期間において、第1の電極に第1の電位及び第2の電位を選択的に与え、且つ第2の電極に第4の電位を与える。上記駆動方法の構成において、第1の電位は、第3の電位と等しくてもよい。また、第2の電位は、第4の電位と等しくてもよい。第2の期間は、第1の期間よりも長くてもよい。また、本明細書で開示する発明の一態様は、複数の画素を有し、複数の画素のそれぞれは、第1の電極と、第2の電極と、第1の電極及び第2の電極の間に配置された表示素子と、第1の電極と配線との間に接続されたスイッチング素子と、を有する表示装置の駆動方法であって、第1の期間と、第2の期間と、を有する。第1の期間において、複数の画素がそれぞれ有するスイッチング素子が順にオンになり、配線に第1の電位を与え、第2の電極に第3の電位を与える。第2の期間において、複数の画素がそれぞれ有するスイッチング素子が同時にオンになり、配線に第1の電位を与えた後に第2の電位を与え、第2の電極に第3の電位を与えた後に第4の電位を与える。上記駆動方法の構成において、第1の期間よりも前にある第3の期間を有していてもよい。第3の期間において、複数の画素がそれぞれ有するスイッチング素子が順にオンになり、配線に第1の電位及び第2の電位を選択的に与え、且つ第2の電極に第3の電位を与える。上記駆動方法の構成において、第2の期間よりも後にある第4の期間を有していていもよい。第4の期間において、複数の画素がそれぞれ有するスイッチング素子が順にオンになり、配線に第1の電位及び第2の電位を選択的に与え、且つ第2の電極に第4の電位を与える。上記駆動方法の構成において、第1の電位は、第3の電位と等しくてもよい。また、第2の電位は、第4の電位と等しくてもよい。第2の期間は、第1の期間よりも長くてもよい。本発明の一態様は、表示装置において、よりよい表示を行うことができる。または、本発明の一態様は、表示装置の消費電力を低減することができる。以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。実施の形態1本実施の形態では、表示装置の一例及びその表示装置の駆動方法の一例について説明する。特に、表示装置が有する画素の一例及びその画素の駆動方法の一例について説明する。特に、メモリ性を有する表示素子を含む画素の一例及びその画素の駆動方法の一例について説明する。まず、本実施の形態の画素の一例について説明する。図1Aは、本実施の形態の画素の一例を示す。画素100は、トランジスタ101、表示素子102及び容量素子103を有する。トランジスタ101の第1の端子ソース及びドレインの一方は、配線111と接続される。トランジスタ101の第2の端子ソース及びドレインの他方は、表示素子102の一方の電極及び容量素子103の一方の電極と接続される。トランジスタ101のゲートは、配線112と接続される。表示素子102の他方の電極は、電極121コモン電極、共通電極、陰極、対向電極又はカソードともいうと接続される。容量素子103の他方の電極は、配線113と接続される。なお、表示素子102の一方の電極を電極122画素電極ともいうと示す。なお、トランジスタ101は、Nチャネル型とする。Nチャネル型のトランジスタは、ゲートとソースとの間の電位差が閾値電圧よりも大きくなったときにオンになる。ただし、本実施の形態の一例は、これに限定されない。例えば、トランジスタ101は、Pチャネル型であることが可能である。Pチャネル型トランジスタは、ゲートとソースとの間の電位差が閾値電圧を下回ったときにオンになる。なお、表示素子102としては、メモリ性を有する表示素子が用いられる。メモリ性を有する表示素子とは、電圧がゼロの状態で、所定の時間、表示情報を保持できる素子のことを言う。本実施の形態では、表示素子102として、図1Bに示す素子を用いた場合について説明する。図1Bは、マイクロカプセル型電気泳動素子の一例を示す。マイクロカプセル型電気泳動素子は、膜501、液体502、粒子503及び粒子504を有する。そして、膜501の中には、液体502と、粒子503と、粒子504とが封入されている。なお、液体502、粒子503及び粒子504を、一対の基板間に形成される小さな空間に、封入してもよいいわゆるマイクロカップ構造。これにより、耐久性の向上を図ることができる。なお、電気泳動を用いた素子を有する表示装置を、電気泳動表示装置と呼ぶことがある。膜501は、透光性を有する材料例えばアクリル樹脂例えばポリメタクリル酸メチル、ポリメタクリル酸エチルなど、ユリア樹脂又はアラビアゴムなどの高分子樹脂により形成される。なお、マイクロカプセル型電気泳動素子の膜501は、ゼラチン状であることが好ましい。膜501がゼラチン状であることによって、柔軟性、曲げ強度及び機械的強度などの向上を図ることができるため、フレキシビリティの向上を図ることができる。または、マイクロカプセル型電気泳動素子を均一に、フィルムなどの基板に配置することができる。液体502は、粒子503と粒子504とを分散させる機能を有する。つまり、液体502は、分散媒としての機能を有する。液体502としては、透光性を有する油性等の液体を用いることが好ましい。具体的には、液体502としては、アルコール系溶媒例えばメタノール、エタノールなど、エステル例えば酢酸エチル又は酢酸ブチルなど、脂肪族炭化水素例えばアセトン、メチルエチルケトン等のケトン類、ぺンタン、ヘキサン又はオクタンなど、脂環式炭化水素例えばシクロへキサン又はメチルシクロへキサンなど、長鎖アルキル基を有するベンゼン類等の芳香族炭化水素例えばベンゼン、トルエン、キシレンなど、ハロゲン化炭化水素例えば塩化メチレン、クロロホルム、四塩化炭素又はジクロロエタンなど、カルボン酸塩、水、若しくはその他の油類などがある。または、これらの材料のいずれか2以上の混合物がある。または、これらの材料又はこれらの材料のいずれか2以上の混合物に、界面活性剤などを配合したものなどがある。なお、液体502を着色することが可能である。着色した液体502を用いて表示素子を構成することにより、カラー表示が可能な表示装置を得ることができる。粒子503及び粒子504は、各々、顔料により構成される。そして、粒子503及び粒子504を構成する顔料は、互いに異なる色である。例えば、粒子503は、白色の顔料により構成され、粒子504は、黒色の顔料により構成される。白色の顔料としては、二酸化チタン、亜鉛華酸化亜鉛又は三酸化アンチモンなどがある。黒色の顔料としては、アニリンブラック又はカーボンブラックなどがある。なお、これらの顔料には、荷電制御剤例えば電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス又はコンパウンドなど、分散剤例えばチタン系カップリング剤、又はシラン系カップリング剤など、潤滑剤又は安定化剤などを添加することが可能である。また、粒子503及び粒子504は、帯電されている。例えば、粒子503は、正と負との一方に帯電され、粒子504は、正と負との他方に帯電される。なお、粒子503及び粒子504は、白色の顔料又は黒色の顔料の他にも、様々な色の顔料により構成されることが可能である。例えば、粒子503及び粒子504は、赤色の顔料、緑の顔料、青の顔料などにより構成されることが可能である。なお、表示素子102としては、マイクロカプセル型電気泳動素子以外にも様々なものを用いることが可能である。表示素子102に用いられる素子又はその方式としては、水平移動型電気泳動素子、垂直移動型電気泳動素子、ツイストボール方式、粉体移動方式、電子粉流体方式、コレステリック液晶素子、カイラルネマチック液晶、反強誘電性液晶、高分子分散型液晶、帯電トナー、エレクトロウェッティング方式、エレクトロクロミズム方式、エレクトロデポジション方式などがある。配線111には、信号が入力される。配線111に入力される信号としては、表示素子102の状態例えば階調、又は帯電粒子の位置などを制御するための信号ビデオ信号がある。よって、配線111は、信号線又はソース信号線ビデオ信号線又はソース線ともいうとしての機能を有する。なお、配線111に入力される信号は、HレベルとLレベルという2種類の電位を有する。そして、配線111に入力される信号のHレベルの電位をVHとし、配線111に入力される信号のLレベルの電位をVLとする。つまり、配線111には、電位VHと電位VLとが選択的に与えられる。よって、配線111にはデジタル信号を入力することができ、配線111に信号を出力する回路をデジタル回路とすることができる。ただし、本実施の形態の一例は、これに限定されない。例えば、配線111には、所定の電圧が供給されることが可能である。別の例として、配線111には、3つ以上の電位が選択的に与えられることが可能である。別の例として、配線111をハイインピーダンス状態とすることが可能である。つまり、配線111への信号又は電圧等の供給を止め、浮遊状態とすることが可能である。こうすれば、消費電力の削減を図ることができる。配線112には、信号が入力される。配線112に入力される信号としては、トランジスタ101の導通状態を制御するための信号ゲート信号、選択信号又は走査信号ともいうがある。よって、配線112は、信号線又はゲート信号線ゲート線又は走査線ともいうとしての機能を有する。なお、配線112に入力される信号は、HレベルとLレベルという2種類の電位を有する。そして、配線112に入力される信号のHレベルの電位は、電位VH以上の値とし、配線112に入力される信号のLレベルの電位は、電位VL以下の値とする。つまり、配線112には、電位VH以上の電位と、電位VL以下の電位とが選択的に与えられる。ただし、本実施の形態の一例は、これに限定されない。例えば、配線112には、所定の電圧が供給されることが可能である。別の例として、配線112をハイインピーダンス状態とすることが可能である。つまり、配線112への信号又は電圧等の供給を止め、浮遊状態とすることが可能である。こうすれば、消費電力の削減を図ることができる。配線113には、所定の電圧が供給される。よって、配線113は、電源線としての機能を有する。特に、容量素子103と接続されているので、配線113は、容量線としての機能を有する。ただし、本実施の形態の一例は、これに限定されない。例えば、配線113に入力される電圧を変化させることによって、電極122の電位を制御することができる。そのため、配線111に入力される信号の振幅電圧を小さくすることができ、消費電力の削減を図ることができる。電極121には、電圧コモン電圧ともいうが供給される。電極121に供給される電圧は、VHとVLという2種類の値を有する。つまり、電極121には、電位VHと電位VLとが選択的に与えられる。これにより、配線111に入力される信号の振幅を小さくすることができる。また、配線111に入力される信号の種類を減らすことができる。また、配線111に入力される信号と同じ値の2種類の電圧を有するため、表示装置全体として電圧の種類を減らすことができる。ただし、本実施の形態の一例は、これに限定されない。例えば、電極121には、所定の電圧が供給されることが可能である。電極121に所定の電圧が供給される場合、配線111には、電極121の電位よりも高い値の電位と、電極121の電位と等しい値の電位と、電極121の電位よりも低い値の電位とが選択的に与えられることが好ましい。別の例として、電極121には、電位VHの代わりに、電位VHよりも高い値の電位又は電位VHよりも低い値の電位が与えられ、電位VLの代わりに、電位VLよりも高い値の電位又は電位VLよりも低い値の電位が与えられることが可能である。別の例として、電極121をハイインピーダンス状態とすることが可能である。つまり、電極121への信号又は電圧等の供給を止め、浮遊状態とすることが可能である。こうすれば、消費電力の削減を図ることができる。なお、電極121の電位がVLからVHになること及びVHからVLになることを、電極121の電位が反転すると呼ぶ。そして、電極121の電位が反転することを、コモン反転と呼ぶ。次に、本実施の形態の画素の動作の一例について説明する。特に、電極121に、電位VL第1の電位ともいうが与えられ、その後、電位VH第2の電位ともいうが与えられる場合の動作の一例について説明する。図2は、本実施の形態の画素の動作を説明するためのタイミングチャートの一例を示す。図2のタイミングチャートには、配線112の電位V112と示す、配線111の電位V111と示す、電極122の電位V122と示す、電極121の電位V121と示す及び表示素子102に印加される電圧V102と示すを示す。なお、電圧V102は、電極122の電位から、電極121の電位を引いた値V122-V121とする。まず、時刻t1において、配線112の電位はHレベルになる。そのため、トランジスタ101はオンになるので、配線111と電極122とは導通状態になる。これにより、配線111の電位が電極122に供給される。このとき、電極121に電位VLが与えられ、配線111にも、電位VLが与えられる。そのため、電極122の電位は、電位VLと等しくなる。こうして、表示素子102には、電圧ゼロ電圧0V又は電位差0Vともいうが印加される。その後、時刻t2までは、この状態が維持される。なお、配線111及び電極121に与えられる電位は、電位VLに限定されず、配線111と電極121とに、同じ値の電位が与えられていればよい。この場合でも、表示素子102には、電圧ゼロを印加することができる。なお、配線111の電位を電極122に供給することが可能になることを、画素が選択されるという。具体的には、トランジスタ101がオンになり、配線111と電極122とが導通状態になることを、画素が選択されるという。なお、画素が選択され、配線111の電位が電極122に供給されることを、配線111の電位が画素に書き込まれるという。または、配線111に入力される信号例えばビデオ信号が画素に書き込まれるという。なお、表示素子102に電圧ゼロが印加されるとは、電極121の電位と電極122の電位とが等しいことをいう。つまり、電極121と電極122との間の電位差が0Vと等しいことをいう。ただし、表示素子102に電圧ゼロが印加されると記載する場合でもあっても、表示素子102の階調が変化し始める電圧表示素子102のしきい値電圧というよりも小さい電圧であれば、表示素子102に印加されてもよい。次に、時刻t2になると、配線112の電位はLレベルになる。そのため、トランジスタ101はオフになるので、配線111と電極122とは非導通状態になる。これにより、電極122は、浮遊状態になる。ただし、容量素子103は、配線113と電極121との間の電位差を保持しているため、電極122の電位は、電位VLと等しいままとなる。そのため、表示素子102には、電圧ゼロが印加されるままとなる。その後、時刻t3までは、この状態が維持される。なお、期間t1-t2において、画素が選択され、配線111の電位が画素に書き込まれる。そのため、期間t1-t2は、選択期間又は書き込み期間としての機能を有する。次に、時刻t3になると、配線112の電位はHレベルになる。そのため、トランジスタ101がオンになるので、配線111と電極122とは導通状態になる。これにより、配線111の電位は、電極122に供給される。このとき、電極121には電位VLが与えられ、配線111には電位VLが与えられる。そのため、電極122の電位は、電位VLと等しいままとなる。こうして、表示素子102には、電圧ゼロが印加されるままとなる。その後、時刻t4までは、この状態が維持される。なお、期間t2-t3において、画素は選択されず、電極122の電位は、期間t1-t2において書き込まれる配線111の電位を維持する。そのため、期間t2-t3は、非選択期間又は保持期間としての機能を有する。次に、時刻t4になると、電極121には、電位VHが与えられる。これと同じタイミングで、配線111に、電位VHが与えられる。このとき、配線112の電位は、Hレベルのままである。そのため、トランジスタ101はオンのままなので、配線111と電極122とは導通状態のままとなる。これにより、配線111の電位は、電極122に供給されるままなので、電極122の電位は、電位VHと等しくなる。こうして、表示素子102には、電圧ゼロが印加されるままとなる。その後、時刻t5までは、この状態が維持される。次に、時刻t5になると、配線112の電位はLレベルとなる。そのため、トランジスタ101はオフになるので、配線111と電極122とは非導通状態になる。これにより、電極122は、浮遊状態になる。ただし、容量素子103は、配線113と電極121との間の電位差を保持しているため、電極122の電位はおおむねVHに維持される。こうして、表示素子102には、電圧ゼロが印加されるままとなる。なお、期間t3-t5において、画素は選択され、配線111の電位が画素に書き込まれる。そのため、期間t3-t5は、選択期間又は書き込み期間としての機能を有する。特に、期間t3-t5において、電極121の電位は反転する。そのため、期間t3-t5は、反転期間コモン反転期間ともいうとしての機能を有する。以上のように、電極121の電位が反転しても、表示素子102に、電圧ゼロを印加し続けることができる。つまり、電極121の電位と電極122の電位とを等しいままとすることができる。そのため、表示素子102に電界が生じ、表示素子102の状態が変わる例えば帯電粒子の位置などによる階調が変わることを防止することができる。これにより、電極121の電位が反転することによって生じる、表示ムラを防止することができる。そのため、表示品位の向上を図ることができる。また、電極121の電位を反転することにより、配線111に入力される信号の振幅を小さくすることができる。これにより、消費電力を削減することができる。また、配線111に入力される信号の振幅を小さくすることができるので、配線111に入力される信号を2値デジタル信号とすることができる。そのため、配線111に信号を出力する回路の構造を簡単にすることができる。また、配線111に入力される信号の振幅を小さくすることができるので、トランジスタ101のバイアス電圧を小さくすることができる。これにより、トランジスタ101の劣化を抑制することができる。そのため、トランジスタ101の半導体層として、多結晶半導体よりも劣化しやすい半導体例えば、非晶質半導体、微結晶半導体、又は有機半導体などを用いることが容易になる。なお、トランジスタ101がPチャネル型である場合、配線112の電位のHレベルとLレベルとを反転するとよい。なお、電位VHという記載と、電位VLという記載とを入れ替えることが可能である。つまり、電極121の電位を電位VHと等しい値から、電位VLと等しい値に反転させる場合でも、表示素子102に電圧ゼロを印加し続けることができる。なお、期間t2-t3では、配線111には、任意の電位例えば、電位VH又は電位VLが与えられるとよい。特に、配線111には、期間t1-t2及び/又は期間t3-t4において、配線111に与えられる電位と等しい値の電位が、与えられるとよい。なお、期間t3-t5は、期間t1-t2よりも長いことが好ましい。なぜなら、期間t1-t2では、電極122の電位を制御するのに対し、期間t3-t5では、電極121の電位と電極122の電位との両方の電位を制御するためである。なお、期間t3-t4は、期間t4-t5よりも短いことが好ましい。なぜなら、期間t3-t4では、電極121の電位及び電極122の電位を維持するために、これらの電極に電位を与えるのに対し、期間t4-t5では、電極121の電位及び電極122の電位を反転するために、これらの電極に電位を与えるからである。なお、期間t3-t5において、電極121の電位は、反転せずに、所定の電位が与えられることが可能である。なお、期間t3-t5において、配線111の電位が反転するタイミングと、電極121の電位が反転するタイミングは、異なることが可能である。これにより、表示素子102には、電界が生じる。そのため、帯電粒子の周辺に集まるイオンを、帯電粒子から引き離すことができる。こうして、帯電粒子の移動速度を速くすることができるため、表示素子102の応答速度を速くすることができる。または、残像を少なくすることができる。このような場合、そのタイミングのずれは、期間t1-t2の長さの3倍以下であることが好ましい。より好ましくは、期間t1-t2の長さ以下である。次に、図2とは異なるタイミングチャートの一例について説明する。まず、図3に示すように、時刻t3において、電極121の電位は反転することが可能である。これにより、期間t3-t5を短くすることができる。または、配線111の電位を反転する回数が少なくなるので、消費電力の削減を図ることができる。ただし、本実施の形態の一例は、これに限定されない。例えば、時刻t4は、時刻t3以上、時刻t5以下であればよい。次に、図4に示すように、図2及び図3に示すタイミングチャートにおいて、画素は、時刻t1の前に、1回又は複数回、選択されることが可能である。このような場合、配線111には、電位VLと電位VHとが選択的に与えられ、電極121には電位VLが与えられる。そのため、表示素子102には、電圧ゼロと電圧VH-VLとを選択的に印加することができるので、表示素子102に電界を生じさせることができる。これにより、表示素子102の状態を変化させることができ、表示素子102の状態を制御することができる。さらに、期間t1-t5においては、表示素子102には、電圧ゼロが印加され続けるので、表示素子102は、時刻t1の前の状態を時刻t5の後も保つことができる。なお、電圧VH-VLとは、電極122の電位が電位VHと等しく、電極121の電位が電位VLと等しいことをいう。次に、図5に示すように、図2、図3及び図4に示すタイミングチャートにおいて、画素は、時刻t5の後に、1回又は複数回、選択されることが可能である。このような場合、配線111には、電位VLと電位VHとが選択的に与えられ、電極121には電位VHが与えられる。そのため、表示素子102には、電圧ゼロと電圧VL-VHとを選択的に印加することができるので、表示素子102に電界を生じさせることができる。これにより、表示素子102の状態を変化させることができ、表示素子102の状態を制御することができる。なお、電圧VL-VHとは、電極122の電位が電位VLと等しく、電極121の電位が電位VHと等しいことをいう。なお、図4に示すように、画素は、時刻t1の前に、1回又は複数回、選択され、さらに図5に示すように、画素は、時刻t5の後に、1回又は複数回、選択されることが可能である。次に、図6に示すように、図2、図3、図4及び図5に示すタイミングチャートにおいて、電極121に、電位VHが与えられる後に、電位VLが与えられることが可能である。時刻t6~t10は、各々、時刻t1~t5に相当する。そして、図2に示すタイミングチャートと比較して、配線111の電位のVHとVLとが逆になり、電極121の電位のVHとVLとが逆になり、表示素子102に印加される電圧のVH-VLとVL-VHとが逆になるところが異なる。なお、図3と同様に、図6に示すタイミングチャートにおいて、時刻t9は、時刻t8以上、時刻t10以下であればよい。そのため、電極121の電位は、時刻t8において、VLとなることが可能である。そして、配線111の電位は、時刻t8において、VLとなることが可能である。なお、図4と同様に、図6に示すタイミングチャートにおいて、画素は、時刻t6の前に、1回又は複数回、選択されることが可能である。このような場合、配線111には、電位VLと電位VHとが選択的に与えられ、電極121には電位VHが与えられる。そのため、表示素子102には、電圧ゼロと電圧VL-VHとを選択的に印加することができるので、表示素子102に電界を生じさせることができる。これにより、表示素子102の状態を変化させることができ、表示素子102の状態を制御することができる。さらに、期間t6-t10においては、表示素子102には、電圧ゼロが印加され続けるので、表示素子102は、時刻t6の前の状態を時刻t10の後も保つことができる。なお、図5と同様に、図6に示すタイミングチャートにおいて、画素は、時刻t10の後に、1回又は複数回、選択されることが可能である。このような場合、配線111には、電位VLと電位VHとが選択的に与えられ、電極121には電位VLが与えられる。そのため、表示素子102には、電圧ゼロと電圧VH-VLとを選択的に印加することができるので、表示素子102に電界を生じさせることができる。これにより、表示素子102の状態を変化させることができ、表示素子102の状態を制御することができる。なお、図6に示すタイミングチャートにおいて、画素は、時刻t6の前に、1回又は複数回、選択され、さらに画素は、時刻t10の後に、1回又は複数回、選択されることが可能である。なお、図7に示すように、電極121の電位がVLからVHに変化する動作と、電極121の電位がVHからVLに変化する動作とを1回又は複数回繰り返すことが可能である。図7には、電極121の電位がVLからVHに変化した後に、電極121の電位がVHからVLに変化する場合のタイミングチャートの一例を示す。次に、本実施の形態の画素の詳細な動作について説明する。図8は、本実施の形態の画素の動作を説明するためのタイミングチャートの一例を示す。図8のタイミングチャートは、配線111の電位、電極122の電位、電極121の電位及び表示素子102に印加される電圧を示す。図8のタイミングチャートは、NNは自然数個の期間TA期間TA1~期間TANと示すと、N-1個の期間TB期間TB1~期間TBN―1と示すと、期間TCとを有する。そして、図8に示すタイミングチャートでは、期間TAと期間TBとは交互に配置され、それら以外に期間TCが配置される。まず、期間TAでは、表示素子102に、電圧ゼロと電圧VH-VLとを選択的に印加する。または、表示素子102に、電圧ゼロと電圧VL-VHとを選択的に印加する。例えば、表示素子102に電圧ゼロが印加されると、表示素子102の状態は変化しない。一方で、表示素子102に、電圧VH-VL又は電圧VL-VHが印加されると、表示素子102の状態が変化する。このように表示素子102に2種類の電圧を選択的に印加することによって、表示素子102の状態を制御することができる。そのため、表示素子102の階調を任意の階調にすることができる。または、表示素子102を初期化することにより、残像を防止することができる。なお、表示素子102に、電圧VH-VLが印加されると、表示素子102の階調が第1の階調例えば黒と白との一方に近づくものとする。そして、表示素子102に、電圧VL-VHが印加されると、表示素子102の階調が第2の階調例えば黒と白との他方に近づくものとする。なお、期間TAは、図2~図7に示す、時刻t1の前の期間、時刻t5の後の期間、時刻t6の前の期間、時刻t10の後の期間、又は時刻t5と時刻t6との間の期間に対応する。次に、期間TBにおいて、電極121の電位を反転する。特に、表示素子102に、電圧ゼロを印加し続けながら、電極121の電位を反転する。つまり、期間TBは、図2~図7に示す、期間t1-t5又は期間t6-t10に対応する。そのため、期間TBにおける画素の動作の説明は省略する。なお、期間TAと期間TBとを繰り返すことにより、表示素子102の状態を制御することができる。そのため、期間TAと期間TBとを合わせて、書き換え期間アドレス期間ともいうと呼ぶ。なお、書き換え期間の最後に配置される期間TAにおいて、画素が最後に選択されるとき、配線111には、電極121と同じ電位が与えられることが好ましい。つまり、画素には、電極121と同じ電位が書き込まれることが好ましい。これにより、表示素子102に電圧ゼロを印加したまま、書き換え期間を終了することができる。そのため、再び書き換え期間が開始されるまで、表示素子102の状態を維持することができる。ただし、本実施の形態の一例は、これに限定されない。例えば、書き換え期間の最後に、期間TBを新たに配置することにより、表示素子102に電圧ゼロを印加したまま、書き換え期間を終了することができる。この場合は、期間TAと期間TBとの数は等しくなることが多い。そして、書き換え期間の最後に配置される期間TAにおいて、画素が最後に選択されるとき、配線111には、電位VHと電位VLとが選択的に与えられることが可能である。よって、表示素子102の状態をさらに細かく制御することができる。次に、期間TCでは、表示素子102に、電圧ゼロを印加し続けることにより、表示素子102の状態を保持する。例えば、表示素子102に電圧ゼロを印加し続けるためには、表示素子102に電圧ゼロを印加したまま、書き換え期間を終了し、期間TCでは、画素を選択しないようにする。よって、期間TCでは、配線112の電位をLレベルとするただし、トランジスタ101がPチャネル型の場合はHレベル。なお、期間TCにおいて、配線111には、電極121と同じ電位が与えられることが好ましい。こうすれば、電極122の電位が漏れ電流などにより変動することを防止することができる。または、電極122の電位がフィードスルーなどの影響により変動しても、配線111の電位電極121の電位に戻すことができる。こうして、表示素子102に電界が生じることを抑制することができるため、表示素子102の状態を維持しやすくなる。つまり、表示素子102の経時劣化を抑制することができるので、表示品位の向上を図ることができる。なお、期間TCにおいて、配線112には、配線111と同じ電位を与えることが可能である。これにより、トランジスタ101のバイアス電圧をゼロとすることができるので、トランジスタ101の劣化を抑制することができる。特に、トランジスタ101の閾値電圧のシフトを抑制することができる。なお、期間TCにおいて、配線111、配線112及び/又は電極121には、電位を与えずに、浮遊状態にすることが可能である。すなわち、配線111、配線112及び/又は電極121への信号又は電圧等の供給を止めることが可能である。こうすれば、画素を駆動する駆動回路等の消費電力を削減することができる。なお、期間TCにおいて、配線111と配線112と電極121には、同じ電位を与えることが可能である。こうすれば、これらの配線の電位が変動することを抑えることができる。なお、配線111と配線112と電極121に与える電位は、特に限定されないが、グランドと等しい値であることが好ましい。以上のように、書き換え期間において、期間TAと期間TBとを適宜組み合わせることにより、表示素子102を任意の状態に変化させることができる。そして、期間TCにおいて、その状態を維持することができる。ここで、図9A及び図10Aを参照して、期間TAのタイミングチャートの具体例について説明する。図9A及び図10Aのタイミングチャートには、配線112の電位、配線111の電位、電極122の電位、電極121の電位及び表示素子102に印加される電圧を示す。図9Aは、電極121に電位VLが与えられる場合の期間TAのタイミングチャートを示す。電極121には、電位VLが与えられ、配線111には、電位VHと電位VLとが選択的に与えられる。そして、画素は、1回又は複数回選択される。画素が選択されると、そのときの配線111の電位が画素に書き込まれる。配線111には電位VHと電位VLとが選択的に与えられ、電極121には電位VLが与えられているので、表示素子102には、電圧ゼロと電圧VH-VLとが選択的に印加される。その後、再び画素が選択されるまで、電極121の電位は、書き込まれた配線111の電位のままとなる。つまり、表示素子102には、電圧ゼロ又は電圧VH-VLが印加され続ける。以上のように、選択される毎に、表示素子102に電圧ゼロと電圧VH-VLとを選択的に印加することにより、表示素子102に印加する電圧を制御することができる。また、画素が複数回選択される場合には、電圧ゼロ又は電圧VH-VLを表示素子102に印加する時間を制御することができる。これにより、表示素子102の状態を細かく制御することができる。よって、階調数を高くすることができる。または、残像を防止することができる。ただし、画素を選択する回数が多すぎると、表示素子102の階調を変化させる時間が長くなりすぎる。そのため、画素を選択する回数は、1回、又は2回以上、30回以下であることが好ましい。より好ましくは、5回以上、25回以下である。さらに好ましくは、10回以上、20回以下である。なお、画素が複数回選択される場合、画素が選択されてから、再び画素が選択されるまでの時間を一定にすることによって、画素に信号を出力する回路例えば信号線駆動回路又は走査線駆動回路などの駆動回路の同期信号を一定の周期とすることができる。なお、図10Aは、図9Aと比較して、電極121に電位VHが与えられ、表示素子102には、電圧ゼロと電圧VL-VHとが選択的に印加されるところが異なる。なお、図9B及び図10Bに示すように、選択期間例えば配線112の電位がHレベルになる期間の前半において、配線111には、電極121と同じ電位が与えられることが可能である。配線111に、電極121と同じ電位が与えられる期間を期間T1と示し、配線111に、電位VHと電位VLとが選択的に与えられる期間を期間T2と示す。これにより、画素に同じ電位が与えられ続けても、表示素子102に印加される電圧を変化することができる。そのため、残像を低減することができる。または、応答速度を速くすることができる。または、画素間の応答速度のばらつきを小さくすることができ、ムラ又は残像を防止することができる。ただし、期間T1が長すぎると、期間T2が短くなることがある。そのため、期間T2において、配線111の電位を画素に書き込むことができなくなることがある。したがって、期間T1は、期間T2よりも短いことが好ましい。特に、期間T1は、選択期間の1以上、20以下であることが好ましい。より好ましくは、2以上、15以下である。さらに好ましくは、3以上、10以下である。なお、図11に示すように、画素が選択されてから、再び選択されるまでの時間は、各々、異なることが可能である。特に、画素が選択されてから、再び選択されるまでの時間は、重み付けされることが可能である。図11では、電極121に電位VLが与えられ、期間TAにおいて、画素が4回選択される場合を例にして説明する。まず、画素が1回目に選択されてから、2回目に選択されるまでの時間を時間hと示す。この場合、画素が2回目に選択されてから、3回目に選択されまでの時間は、時間2h時間hの2倍となる。そして、画素が3回目に選択されてから、4回目に選択されまでの時間は、時間4h時間hの4倍となる。そして、画素が4回目に選択されてから、期間TAの次の期間TBにおいて選択されるまでの時間は、時間8h時間hの8倍となる。以上のように、画素が選択されてから、再び選択されるまでの時間は、重み付け例えば、1:2:4:8される。これにより、画素を選択する回数を少なくすることができ、且つ表示素子102に電圧を印加する時間を細かく制御することができる。なお、図12に示すように、画素が選択されてから、再び選択されるまでの時間は、分割することが可能である。図12では、一例として、画素が4回目に選択されてから、期間TAの次の期間TBにおいて選択されるまでの時間は、時間8hを2つに分割し、時間4hと時間4hにする。これにより、選択期間において、画素に書き込まれた配線111の電位を、容量素子が保持する時間を短くすることができる。そのため、容量素子を小さくすることができるので、画素の面積を小さくすることができる。次に、図8に示すタイミングチャートの具体例について説明する。まず、図13を参照して、書き換え期間に、期間TA1と、期間TB1と、期間TA2と、期間TB2と、期間TA3と、が順に配置される場合を例にして説明する。図13に示すタイミングチャートは、図8に示すタイミングチャートを具体化した場合の一例であり、これに限定されるものではないことを付記する。なお、図13に示す書き換え期間を、本書き換え期間と呼ぶ。図13に示す書き換え期間の前の書き換え期間を、前の書き換え期間と呼ぶ。なお、本書き換え期間により決定される表示素子102の階調を、表示素子102の本階調と呼ぶ。前の書き換え期間により決定される表示素子102の階調を、表示素子102の前の階調と呼ぶ。まず、期間TA1では、電極121には、電位VLが与えられるとする。そのため、表示素子102には、電圧ゼロと電圧VH-VLとが選択的に印加される。ここで、表示素子102に電圧VH-VLが印加される時間又は回数は、表示素子102の前の階調に依存する。例えば、前の書き換え期間において、表示素子102に電圧VH-VLが印加される時間が長い又は回数が多いほど、表示素子102に電圧VL-VHが印加される時間が短い又は回数が少ないほど、表示素子102に電圧VH-VLが印加される時間から電圧VL-VHが印加される時間を引いた時間が長いほど、又は表示素子102に電圧VH-VLが印加される回数から電圧VL-VHが印加される回数を引いた値が大きいほど、本書き換え期間の期間TA1において、電圧VH-VLが印加される時間が短く又は回数が少なくなるとよい。こうすれば、表示素子102の前の階調に起因する残像を抑制することができる。このように、期間TA1では、表示素子102を初期化することができるので、期間TA1を初期化期間と呼ぶ。次に、期間TB1では、表示素子102に電圧ゼロを印加したまま、電極121の電位が反転する。次に、期間TA2では、電極121には、電位VHが与えられるとする。そのため、表示素子102には、電圧ゼロと電圧VL-VHとが選択的に印加される。ここで、表示素子102に電圧VL-VHが印加される時間又は回数は、表示素子102の前の階調に依存する。例えば、前の書き換え期間において、表示素子102に電圧VH-VLが印加される時間が短い又は回数が少ないほど、表示素子102に電圧VL-VHが印加される時間が長い又は回数が多いほど、表示素子102に電圧VH-VLが印加される時間から電圧VL-VHが印加される時間を引いた時間が短いほど、又は表示素子102に電圧VH-VLが印加される回数から電圧VL-VHが印加される回数を引いた値が小さいほど、本書き換え期間の期間TA2において、電圧VL-VHが印加される時間が短く又は回数が少なくなるとよい。こうすれば、表示素子102の前の階調に起因する残像を抑制することができる。このように、期間TA2では、表示素子102を初期化することができるので、期間TA2を初期化期間と呼ぶことができる。次に、期間TB2では、表示素子102に電圧ゼロを印加したまま、電極121の電位が反転する。次に、期間TA3では、電極121には、電位VLが与えられるとする。そのため、表示素子102には、電圧ゼロと電圧VH-VLとが選択的に印加される。そして、表示素子102に電圧VH-VLが印加される時間又は回数は、表示素子102の本階調に依存する。例えば、表示素子102の本階調が第1の階調に近いほど、電圧VH-VLが印加される時間が長く又は回数が多くなるとよい。なお、図13に示すタイミングチャートでは、書き換え期間の最後に、期間TA3が配置される。そのため、期間TA3において、画素を最後に選択するとき、配線111には、電極121と同じ電位例えば電位VLが与えられることが好ましい。以上のように、画素を初期化することができるので、表示素子102の前の階調に起因する残像を抑制することができる。特に、初期化のために、表示素子102に印加する電圧及びその電圧を印加する時間を、表示素子102の前の階調に応じて、変化させることにより、より残像を抑制することができる。なお、期間TA1において、表示素子102に電圧VH-VLが印加される時間又は回数と、期間TA2において、表示素子102に電圧VL-VHが印加される時間又は回数との差は、表示素子102の前の階調に依存することが可能である。特に、時間の差又は回数の差は、前の書き換え期間の期間TA3において、表示素子102に電圧VH-VLが印加される時間又は回数に依存することが可能である。例えば、前の書き換え期間の期間TA3において、表示素子102に電圧VH-VLが印加される時間が長い又は回数が多いほど、期間TA1において、表示素子102に電圧VH-VLが印加される時間から、期間TA2において、表示素子102に電圧VL-VHが印加される時間を引いた時間は、短くなるとよい。別の例として、前の書き換え期間の期間TA3において、表示素子102に電圧VH-VLが印加される時間が長い又は回数が多いほど、期間TA1において、表示素子102に電圧VH-VLが印加される回数から、期間TA2において、表示素子102に電圧VL-VHが印加される回数を引いた値は、少なくなるとよい。なお、期間TA1において、表示素子102に電圧VH-VLが印加される時間又は回数は、表示素子102の本階調に依存することが可能である。または、期間TA2において、表示素子102に電圧VL-VHが印加される時間又は回数は、表示素子102の本階調に依存することが可能である。または、期間TA1において、表示素子102に電圧VH-VLが印加される時間又は回数と、期間TA2において、表示素子102に電圧VL-VHが印加される時間又は回数との差は、表示素子102の本階調に依存することが可能である。これにより、さらに表示素子102の階調数を増やすことができる。実施の形態2本実施の形態では、表示装置の一例及びその表示装置の駆動方法の一例について説明する。特に、実施の形態1の画素を有する表示装置の一例及びその表示装置の駆動方法の一例について説明する。図14は、本実施の形態の表示装置のブロック図の一例を示す。図14に示す表示装置は、画素部201、駆動回路202及びコントローラ203を有する。画素部201は、複数の画素204を有する。駆動回路202は、信号線駆動回路205ソースドライバ回路ともいう及び走査線駆動回路206ゲートドライバ回路ともいうを有する。画素部201には、複数の配線211配線2111~211nと示すが信号線駆動回路205から延伸して設けられる。そして、画素部201には、複数の配線212配線2121~212mと示すが走査線駆動回路206から延伸して設けられる。複数の画素204は、各々、複数の配線211と複数の配線212との交差部に設けられる。例えば、画素204jijは1~nのいずれか一、iは1~mのいずれか一は、配線211jと配線212iとの交差部に設けられているものとし、これらの配線と接続される。なお、画素部201には、配線211及び配線212の他にも様々な配線例えば、容量線、電源線及び/又はゲート信号線などが設けられることが可能である。画素204としては、実施の形態1の画素が用いられる。そのため、配線211及び配線212は、各々、実施の形態1の画素の配線111、配線112に対応し、同じ機能を有する。ただし、画素204としては、実施の形態1の画素に限定されず、他にも様々な画素を用いることが可能である。なお、図14では、配線113に対応する配線、電極121に対応する電極などは、省略されている。信号線駆動回路205は、複数の配線211に信号例えばビデオ信号を出力する。この信号線駆動回路205によって、配線211には、電位VHと電位VLとを選択的に与える。なお、信号線駆動回路205は、配線2111~211nに、同じタイミングで信号を出力する。こうすれば、各画素204に信号を書き込む時間を長くすることができる。そのため、各画素204が有する容量素子の値を大きくすることができる。ただし、本実施の形態の一例は、これに限定されない。例えば、信号線駆動回路205は、配線2111~211nに、1列ずつ又は複数列ずつ、順番に、信号を出力することが可能である。こうすれば、信号線駆動回路205の構成を簡単にすることができるため、信号線駆動回路205又はこの一部を画素部201と同じ基板に形成しやすくなる。走査線駆動回路206は、複数の配線212に信号例えばゲート信号を出力し、複数の配線212の電位を制御する。こうして、走査線駆動回路206は、画素204を選択するかしないかを決定する。なお、走査線駆動回路206は、1行目に属する画素204から、順番に選択する走査するともいう。そして、走査線駆動回路206は、全ての行に属する画素、つまり全ての画素を同時に選択する機能を有する。これにより、実施の形態1の駆動方法を実現することができる。ただし、本実施の形態の一例は、これに限定されない。例えば、走査線駆動回路206は、各行に属する画素204を、様々な順番で選択することが可能である。この場合、走査線駆動回路206は、デコーダ回路を有することが多い。別の例として、走査線駆動回路206は、i行目に属する画素204を選択する期間の一部において、i1行目に属する画素204及び/又はi-1行目に属する画素204を選択することが可能である。これにより、i-1行目に属する画素204に書き込まれる配線211の電位をプリチャージ電圧としてi行目に属する画素204に入力することができる。別の例として、走査線駆動回路206は、一部の行に属する画素のみを順番に選択することが可能である。例えば、階調を書き換えたい画素が属する行のみを選択する。これにより、パーシャル駆動部分駆動ともいうを実現することができるため、消費電力の削減を図ることができる。コントローラ203は、信号線駆動回路205及び走査線駆動回路206などに信号を出力し、これらの駆動回路が動作するタイミングを制御する。次に、本実施の形態の表示装置の動作の一例について説明する。図15は、本実施の形態の表示装置のタイミングチャートの一例を示す。図15に示すタイミングチャートは、実施の形態1の期間TBに相当する。さらに、図15には、i行目の配線212の電位V212と示す、配線211の電位V211と示す、i行目に属する画素204の電極122の電位V122と示す、電極121の電位V121と示す、及び該画素204の表示素子102に印加される電圧V102と示すを示す。まず、1行目に属する画素204から、m行目に属する画素204までが、1行ずつ順番に選択される走査するともいう。1行目に属する画素204の選択が開始される時刻を時刻taと示し、m行目に属する画素204の選択が終了する時刻を時刻tbと示す。この時刻taから時刻tbまでの期間では、配線211には電極121と同じ電位が与えられる。ここでは、電極121には、電位VLが与えられるものとする。そのため、配線211には、電位VLが与えられる。よって、各画素204には、電位VLが書き込まれるので、各画素204の表示素子102には、各々、電圧ゼロが印加される。その後、時刻t3になると、全ての行に属する画素204が同時に選択される。このとき、電極121に、電位VLが与えられるとすると、配線211にも、電位VLが与えられる。そのため、各画素204の表示素子102には、各々、電圧ゼロが印加され続ける。その後、時刻t4になると、電極121には、電位VHが与えられる。同じタイミングで、配線211にも、電圧VHが与えられる。そのため、各画素204の表示素子102には、各々、電圧ゼロが印加され続ける。その後、時刻t5になると、全ての行に属する画素204の選択が終了する。ここで、i行目に属する画素204に注目する。i行目に属する画素204は、時刻t1~時刻t2まで選択され、時刻t3~時刻t5まで選択される。時刻t1~時刻t2では、i行目に属する画素204が選択され、配線211の電位が書き込まれる。このとき、配線211には、電位VLが与えられているので、電極122の電位は、電位VLと等しい値となる。さらに、電極121には、電位VLが与えられているので、表示素子102には、電圧ゼロが印加される。時刻t2~時刻t3までは、i行目に属する画素204は非選択となる。このとき、電極122の電位は、電位VLと等しい値に維持されるので、表示素子102には電圧ゼロが印加され続ける。時刻t3~t5までは、i行目に属する画素204は選択され、配線211の電位が書き込まれる。時刻t4までは、配線211には電位VLが与えられているので、電極121の電位は電位VLと等しい値のままとなる。さらに、電極121には電位VLが与えられるままなので、表示素子102には電圧ゼロが印加され続ける。時刻t4になると、電極121には電位VHが与えられる。これと同時に、配線211にも電位VHが与えられるので、表示素子102には電圧ゼロが印加され続ける。以上のように、i行目に属する画素204は、実施の形態1の画素と同様の動作を行うことができる。すなわち、1行目からm行目に属する全ての画素204が実施の形態1の画素と同様の動作を行うことができる。なお、m行目に属する画素204の選択が終了するのと同じタイミングで、全ての行に属する画素204が同時に選択されることが可能である。次に、図16は、本実施の形態の表示装置のタイミングチャートの一例を示す。図16に示すタイミングチャートは、実施の形態1の期間TAに相当する。さらに、図16には、i行目の配線212の電位、配線211の電位、i行目に属する画素204の電極122の電位、電極121の電位、及び画素204の表示素子102に印加される電圧を示す。まず、1行目に属する画素204から、m行目に属する画素204までが、1行ずつ順番に選択される走査するともいう。このとき、電極121には、電位VLと電位VHとの一方が与えられ、配線211には、電位VHと電位VLとが選択的に与えられる。図16では、電極121には、電位VLが与えられるものとする。そのため、各画素204の表示素子102には、電圧ゼロと電圧VH-VLとが選択的に印加される。本実施の形態の表示装置は、このような画素204の表示素子102に電圧を印加する動作を1回行う。または、複数回行う。ここで、i行目に属する画素204に注目する。i行目に属する画素204が選択される。このとき、配線211には、電位VHと電位VLとが選択的に与えられる。そのため、i行目に属する画素204の表示素子102には、各々、電圧ゼロと電圧VH-VLとが選択的に印加される。以上のように、i行目に属する画素204は、実施の形態1の画素と同様の動作を行うことができる。すなわち、1行目からm行目に属する全ての画素204が実施の形態1の画素と同様の動作を行うことができる。なお、走査が開始されてから、次に走査が開始されるまでの時間は、図16に示すように、一定であることが可能であるし、異なることが可能である。実施の形態3本実施の形態では、実施の形態1とは異なる画素の一例及びその画素の駆動方法の一例について説明する。図17Aは、図1Aに示す画素に、トランジスタ301を新たに設ける場合の一例を示す。トランジスタ301の第1の端子は、配線312と接続され、トランジスタ301の第2の端子は、表示素子102の一方の電極と接続され、トランジスタ301のゲートは、配線311と接続される。トランジスタ301は、配線312と表示素子102の一方の電極との導通状態を制御する機能を有する。配線312には、電極121と同じ電位が与えられる。そのため、トランジスタ301がオンになると、表示素子102には、電圧ゼロが印加されることになる。これにより、表示素子102に電圧を印加する時間を短くすることができるので、表示素子102の階調を細かく制御することができる。または、表示素子102に電圧を印加する時間を短くするときに、画素を走査する時間を長くすることができる。つまり、駆動周波数を低くすることができるので、消費電力の削減を図ることができる。なお、画素が選択されてから、次に選択されるまでの時間に、重み付けされる場合に、画素としては、図17Aに示す構成を用いることが好ましい。これにより、表示素子102に、電圧を印加する期間の最小の長さを短くすることができる。そのため、表示素子102の階調を細かく制御することができる。または、駆動周波数を低くすることができるので、消費電力の削減を図ることができる。なお、トランジスタ301の第1の端子は、配線312とは別の配線例えば配線113と接続されることが可能である。図17Bは、図1Aに示す画素において、容量素子103の代わりに、SRAM回路を用いた場合の一例を示す。SRAM回路は、トランジスタ302、トランジスタ303、トランジスタ304及びトランジスタ305によって構成される。そして、トランジスタ302及びトランジスタ303によってインバータ回路が構成され、トランジスタ304及びトランジスタ305によってインバータ回路が構成される。トランジスタ302の第1の端子は、配線312と接続される。トランジスタ303の第1の端子は、配線313と接続され、トランジスタ303の第2の端子は、トランジスタ302の第2の端子と接続され、トランジスタ303のゲートは、トランジスタ302のゲートと接続される。トランジスタ304の第1の端子は、配線312と接続され、トランジスタ304の第2の端子は、トランジスタ302のゲートと接続され、トランジスタ304のゲートは、トランジスタ302の第2の端子と接続される。トランジスタ305の第1の端子は、配線313と接続され、トランジスタ305の第2の端子は、トランジスタ302のゲートと接続され、トランジスタ305のゲートは、トランジスタ302の第2の端子と接続される。そして、トランジスタ101の第2の端子は、トランジスタ302のゲートと接続され、表示素子102の一方の電極は、トランジスタ302の第2の端子と接続される。なお、配線312には、電位VHが与えられ、配線313には、電位VLが与えられる。そのため、配線312及び配線313は、電源線としての機能を有する。実施の形態4本実施の形態では、半導体装置のレイアウト図について説明する。特に、実施の形態1の画素のレイアウト図について図18を用いて説明する。トランジスタ、容量素子、又は配線などは、導電層401、半導体層402、導電層403、導電層404、及びコンタクトホール405などによって構成される。ただし、これらの層以外にも、絶縁層、別の導電層、又は別のコンタクトホールなどを形成することが可能である。導電層401は、トランジスタのゲート電極、容量素子の電極及び/又は配線としての機能を有する部分を含む。半導体層402は、トランジスタのチャネル領域、トランジスタのソース領域及び/又はトランジスタのドレイン領域としての機能を有する部分を含む。導電層403は、トランジスタのソース電極、トランジスタのドレイン電極、容量素子の電極及び/又は配線などとしての機能を有する部分を含む。導電層404は、画素電極としての機能を有する部分を含む。コンタクトホール405は、導電層401と導電層404とを接続する機能及び/又は導電層403と導電層404とを接続する機能を有する。導電層404は、配線111及び配線112と重なるように配置される。そのため、ある画素の画素電極例えば導電層404の一部と、該画素に隣接する画素の画素電極と、の間の隙間を小さくすることができる。こうして、光学開口率を高くすることができるため、表示品位を高くすることができる。光学開口率とは、1画素のうち、表示素子の状態を制御することができる面積の割合である。例えば、1画素のうち、画素電極が占める割合となる。なお、導電層404と配線111とが重なると、導電層404の電位が変動しやすくなる。このため、容量素子103の容量値を大きくすることによって、導電層404の電位の変動を少なくすることができる。そのため、容量素子103の面積は、導電層404のうち、画素電極としての機能を有する部分の面積の30以上90以下であることが好ましい。より好ましくは、40以上80以下である。さらに好ましくは、50以上70以下である。なお、容量素子103の面積とは、容量素子103の一方の電極としての機能を有する導電層401と、容量素子103の他方の電極としての機能を有する導電層403とが重なる面積とする。なお、導電層404は、配線111と配線112との一方のみと、重なるように配置されることが可能である。なお、導電層404は、1行前の配線112と重なるように配置されることが好ましい。これにより、配線112の電位の変化により、導電層404の電位が変化することを低減することができる。トランジスタ101としては、ゲート電極が2個以上のマルチゲート構造のトランジスタを用いることができる。図18では、トランジスタ101は、ゲート電極が2個のマルチゲート構造とする。マルチゲート構造にすることにより、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構造となる。こうして、トランジスタ101のオフ電流を小さくすることができる。駆動電圧が大きい、メモリ性を有する表示素子には、特に好ましい。実施の形態5本実施の形態では、半導体装置の構造について説明する。特に、トランジスタの構造の一例について説明する。図19は、トップゲート型のトランジスタの一例と、その上に形成される表示素子の一例とを示す図である。図19に示すトランジスタは、基板5260と、絶縁層5261と、領域5262a、領域5262b、領域5262c、領域5262d、及び5262eを有する半導体層5262と、絶縁層5263と、導電層5264と、開口部を有する絶縁層5265と、導電層5266とを有する。絶縁層5261は、基板5260の上に形成される。半導体層5262は、絶縁層5261の上に形成される。絶縁層5263は、半導体層5262を覆うように形成される。導電層5264は、半導体層5262及び絶縁層5263の上に形成される。絶縁層5265は、絶縁層5263及び導電層5264の上に形成される。導電層5266は、絶縁層5265の上及び絶縁層5265の開口部に形成される。こうして、トップゲート型のトランジスタが形成される。図23Aは、ボトムゲート型のトランジスタの一例と、その上に形成される表示素子の一例とを示す図である。図23Aに示すトランジスタは、基板5300と、導電層5301と、絶縁層5302と、半導体層5303aと、半導体層5303bと、導電層5304と、開口部を有する絶縁層5305と、導電層5306とを有する。導電層5301は、基板5300の上に形成される。絶縁層5302は、導電層5301を覆うように形成される。半導体層5303aは、導電層5301及び絶縁層5302の上に形成される。半導体層5303bは、半導体層5303aの上に形成される。導電層5304は、半導体層5303bの上及び絶縁層5302の上に形成される。絶縁層5305は、絶縁層5302の上及び導電層5304の上に形成される。導電層5306は、絶縁層5305の上及び絶縁層5305の開口部に形成される。こうして、ボトムゲート型のトランジスタが形成される。図23Bは、半導体基板に形成されるトランジスタの一例を示す。図23Bに示すトランジスタは、領域5353及び領域5355を有する半導体基板5352と、絶縁層5356と、絶縁層5354と、導電層5357と、開口部を有する絶縁層5358と、導電層5359とを有する。絶縁層5354は、半導体基板5352に形成される。絶縁層5356は、半導体基板5352の上に形成される。導電層5357は、絶縁層5356の上に形成される。絶縁層5358は、絶縁層5354、絶縁層5356及び導電層5357の上に形成される。導電層5359は、絶縁層5358の上及び絶縁層5358の開口部に形成される。こうして、領域5350と領域5351とに、各々、トランジスタが作製される。なお、図19、図23A及び図23Bに示すトランジスタにおいて、図19に示すように、トランジスタの上に、開口部を有する絶縁層5267と、導電層5268と、マイクロカプセル型電気泳動素子5269と、導電層5270とを形成することが可能である。なお、図19、図23A及び図23Bに示すトランジスタにおいて、図23Aに示すように、トランジスタの上に、液晶層5307と、導電層5308とを形成することが可能である。液晶層5307は、絶縁層5305の上及び導電層5306の上に配置される。導電層5308は、液晶層5307の上に形成される。なお、図19、図23A及び図23Bに示す層の他にも、様々なものを形成することが可能である。例えば、絶縁層5305の上及び導電層5306の上には、配向膜としての機能を有する絶縁層及び/又は突起部としての機能を有する絶縁層などを形成することが可能である。別の例として、導電層5308の上には、突起部として機能する絶縁層、カラーフィルタ及び/又はブラックマトリクスなどを形成することが可能である。別の例として、導電層5308の下には、配向膜としての機能を有する絶縁層を形成することが可能である。なお、絶縁層5261は、下地膜としての機能を有する。絶縁層5354は、素子間分離層例えばフィールド酸化膜としての機能を有する。絶縁層5263、絶縁層5302及び絶縁層5356は、ゲート絶縁膜としての機能を有する。導電層5264、導電層5301及び導電層5357は、ゲート電極としての機能を有する。絶縁層5265、絶縁層5267、絶縁層5305及び絶縁層5358は、層間膜又は平坦化膜としての機能を有する。導電層5266、導電層5304及び導電層5359は、配線、トランジスタの電極又は容量素子の電極などとしての機能を有する。導電層5268及び導電層5306は、画素電極又は反射電極などとしての機能を有する。絶縁層5267は、隔壁としての機能を有する。導電層5270及び導電層5308は、対向電極又は共通電極などとしての機能を有する。なお、領域5262c及び領域5262eは、不純物が添加される領域であり、ソース領域又はドレイン領域としての機能を有する。領域5262b及び領域5262dは、領域5262c又は領域5262eよりも低い濃度の不純物が添加される領域であり、LDDLightlyDopedDrain領域として機能する。領域5262aは、不純物が添加されていない領域であり、チャネル領域としての機能を有する。ただし、本実施の形態の一例は、これに限定されない。例えば、領域5262aに、不純物を添加することが可能である。こうして、トランジスタの特性をよくすること、閾値電圧の制御などを行うことなどができる。ただし、領域5262aに添加される不純物の濃度は、領域5262b、領域5262c、領域5262d又は領域5262eに添加される不純物の濃度よりも低いことが好ましい。別の例として、領域5262c又は領域5262eを省略することが可能である。または、Nチャネル型トランジスタのみに、領域5262c又は領域5262eを設けることが可能である。なお、半導体層5303bは、不純物元素としてリンなどが添加された半導体層とし、n型の導電型を有する。ただし、半導体層5303aとして、酸化物半導体又は化合物半導体が用いられる場合、半導体層5303bを省略することが可能である。なお、半導体基板5352の一例としては、n型又はp型の導電型を有する単結晶Si基板を用いることが可能である。そして、領域5353は、半導体基板5352に不純物が添加された領域であり、ウェルとしての機能を有する。例えば、半導体基板5352がp型の導電型を有する場合、領域5353はn型の導電型を有する。一方で、例えば、半導体基板5352がn型の導電型を有する場合、領域5353は、p型の導電型を有する。領域5355は、不純物が半導体基板5352に添加された領域であり、ソース又はドレインとしての機能を有する。なお、半導体基板5352に、LDD領域を形成することが可能である。次に、各層の材料の一例、構造の一例又は特徴などについて説明する。まず、基板例えば基板5260又は基板5300の一例としては、半導体基板例えば単結晶基板又はシリコン基板、SOI基板、ガラス基板、石英基板、プラスチック基板、可撓性基板、貼り合わせフィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルサルフォンPESに代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。次に、絶縁層例えば絶縁層5261、絶縁層5263、絶縁層5265、絶縁層5267、絶縁層5302、絶縁層5305、絶縁層5356及び絶縁層5358の一例としては、酸素若しくは窒素を含む膜例えば酸化珪素SiOx、窒化珪素SiNx等、有機材料例えばシロキサン樹脂、エポキシ若しくはアクリル等などの単層構造又はこれらの積層構造などがある。ただし、本実施の形態の一例は、これに限定されない。次に、半導体層例えば半導体層5262、半導体層5303a及び半導体層5303bなどの一例としては、非単結晶半導体例えば、非晶質アモルファスシリコン、多結晶シリコン、微結晶シリコンなど、単結晶半導体、化合物半導体例えば、SiGe、GaAsなど、酸化物半導体例えば、ZnO、InGaZnO、IZOインジウム亜鉛酸化物、ITOインジウム錫酸化物、SnO、TiO、AlZnSnOAZTOなど、有機半導体、又はカーボンナノチューブなどがある。次に、導電層例えば導電層5264、導電層5266、導電層5268、導電層5270、導電層5301、導電層5304、導電層5306、及び導電層5308、導電層5357、及び導電層5359などの一例としては、単体膜又はその積層構造などがある。単体膜の一例としては、アルミニウムAl、タンタルTa、チタンTi、モリブデンMo、タングステンWによって構成される群から選ばれた一つの元素、この群から選ばれた一つ又は複数の元素を含む化合物などがある。実施の形態6本実施の形態では、半導体装置の作製工程の一例について説明する。特に、トランジスタの構造の一例及び容量素子の構造の一例について説明する。特に、半導体層として、酸化物半導体を用いる場合の作製工程について説明する。酸化物半導体層としては、InMO3ZnOmm>0で表記される層を用いることが可能である。なお、Mとしては、Ga、Fe、Ni、Mn及びCoから選ばれた一の金属元素又は複数の金属元素などがある。例えば、Mとして、Gaの場合があることの他、GaとNi又はGaとFeなど、Ga以外の上記金属元素が含まれる場合がある。なお、酸化物半導体において、Mとして含まれる金属元素の他に、不純物元素としてFe、Niその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。このような薄膜をIn-Ga-Zn-O系非単結晶膜と示すことが可能である。なお、酸化物半導体としては、ZnOを用いることが可能である。また、酸化物半導体層としては、少なくともIn、Ga、Sn及びZnから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属の酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属の酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体や、In-Ga-O系の材料、一元系金属の酸化物であるIn-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、上記酸化物半導体にInとGaとSnとZn以外の元素、例えばSiO2を含ませてもよい。例えば、In-Ga-Zn-O系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物半導体、という意味であり、その組成比は問わない。また、酸化物半導体層は、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Zn、Ga、Al、Mn及びCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=15:1~1.5:1モル数比に換算するとIn2O3:ZnO=15:2~3:4とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。図20A~Cを参照して、トランジスタ、及び容量素子の作製工程の一例について説明する。図20A~Cは、トランジスタ5441、及び容量素子5442の作製工程の一例である。トランジスタ5441は、逆スタガ型トランジスタの一例であり、酸化物半導体層上にソース電極またはドレイン電極を介して配線が設けられているトランジスタの例である。まず、基板5420上に、スパッタリング法により第1導電層を全面に形成する。次に、第1フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて、選択的に第1導電層のエッチングを行い、導電層5421、及び導電層5422を形成する。導電層5421は、ゲート電極として機能することが可能であり、導電層5422は、容量素子の一方の電極として機能することが可能である。ただし、これに限定されず、導電層5421、及び導電層5422は、配線、ゲート電極、又は容量素子の電極として機能する部分を有することが可能である。この後、レジストマスクを除去する。次に、絶縁層5423をプラズマCVD法またはスパッタリング法を用いて全面に形成する。絶縁層5423は、ゲート絶縁層として機能することが可能であり、導電層5421、及び導電層5422を覆うように形成される。なお、絶縁層5423の膜厚は、50nm~250nmとする。なお、絶縁層5423として、酸化シリコン層が用いられる場合、有機シランガスを用いたCVD法により、酸化シリコン層を形成することが可能である。有機シランガスとしては、珪酸エチルTEOS:化学式SiOC2H54、テトラメチルシランTMS:化学式SiCH34、テトラメチルシクロテトラシロキサンTMCTS等のシリコン含有化合物を用いることが可能である。次に、第2フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて、絶縁層5423を選択的にエッチングして導電層5421に達するコンタクトホール5424を形成する。この後、レジストマスクを除去する。ただし、これに限定されず、コンタクトホール5424を省略することが可能である。または、酸化物半導体層の形成後に、コンタクトホール5424を形成することが可能である。ここまでの段階での断面図が図20Aに相当する。次に、酸化物半導体層をスパッタリング法により全面に形成する。ただし、これに限定されず、酸化物半導体層をスパッタリング法により形成し、さらにその上にバッファ層例えばn層を形成することが可能である。なお、酸化物半導体層の膜厚は、5nm~200nmとする。次に、第3フォトマスクを用いて選択的に、酸化物半導体層のエッチングを行う。この後、レジストマスクを除去する。次に、スパッタリング法により第2導電層を全面に形成する。次に、第4フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて選択的に第2導電層のエッチングを行い、導電層5429、導電層5430、及び導電層5431を形成する。導電層5429は、コンタクトホール5424を介して導電層5421と接続される。導電層5429、及び導電層5430は、ソース電極又はドレイン電極として機能することが可能であり、導電層5431は、容量素子の他方の電極として機能することが可能である。ただし、これに限定されず、導電層5429、導電層5430、及び導電層5431は、配線、ソース若しくはドレイン電極、又は容量素子の電極として機能する部分を含むことが可能である。なお、この後、熱処理例えば200°C~600°Cのを行う場合、この熱処理に耐える耐熱性を第2導電層に持たせることが好ましい。よって、第2導電層としては、Alと、耐熱性導電性材料例えば、Ti、Ta、W、Mo、Cr、Nd、Sc、Zr、Ceなどの元素、これらの元素を組み合わせた合金、又は、これらの元素を成分とする窒化物などとを組み合わせた材料であることが好ましい。ただし、これに限定されず、第2導電層を積層構造にすることによって、第2導電層に耐熱性を持たせることができる。例えば、Alの上下に、Ti、又はMoなどの耐熱性導電性材料を設けることが可能である。なお、第2導電層のエッチングの際に、さらに、酸化物半導体層の一部をエッチングして、酸化物半導体層5425を形成する。このエッチングによって、導電層5421と重なる部分の酸化物半導体層5425、又は、上方に第2導電層が形成されていない部分の酸化物半導体層5425は、削れられるので、薄くなる場合が多い。ただし、これに限定されず、酸化物半導体層は、エッチングされないことが可能である。ただし、酸化物半導体層の上にバッファ層例えばn層が形成される場合は、酸化物半導体はエッチングされる場合が多い。この後、レジストマスクを除去する。このエッチングが終了した段階でトランジスタ5441と容量素子5442とが完成する。ここまでの段階での断面図が図20Bに相当する。次に、大気雰囲気下または窒素雰囲気下で200°C~600°Cの加熱処理を行う。この熱処理によりIn-Ga-Zn-O系非単結晶層の原子レベルの再配列が行われる。このように、熱処理光アニールも含むによりキャリアの移動を阻害する歪が解放される。なお、この加熱処理を行うタイミングは限定されず、酸化物半導体の形成後であれば、様々なタイミングで行うことが可能である。次に、絶縁層5432を全面に形成する。絶縁層5432としては、単層構造であることが可能であるし、積層構造であることが可能である。例えば、絶縁層5432として有機絶縁層を用いる場合、有機絶縁層の材料である組成物を塗布し、大気雰囲気下または窒素雰囲気下で200°C~600°Cの加熱処理を行って、有機絶縁層を形成する。このように、酸化物半導体層に接する有機絶縁層を形成することにより、電気特性の信頼性の高いトランジスタを作製することができる。なお、絶縁層5432として有機絶縁層を用いる場合、有機絶縁層の下に、窒化珪素膜、又は酸化珪素膜を設けることが可能である。なお、図20Cにおいては、非感光性樹脂を用いて絶縁層5432を形成した形態を示すため、コンタクトホールが形成される領域の断面において、絶縁層5432の端部が角張っている。しかしながら、感光性樹脂を用いて絶縁層5432を形成すると、コンタクトホールが形成される領域の断面において、絶縁層5432の端部を湾曲させることが可能になる。この結果、後に形成される第3導電層又は画素電極の被覆率が向上する。なお、組成物を塗布する代わりに、その材料に応じて、ディップ法、スプレー塗布法、インクジェット法、印刷法、ドクターナイフ、ロールコーター、カーテンコーター、又はナイフコーター等を用いることが可能である。なお、酸化物半導体層を形成した後の加熱処理をせず、有機絶縁層の材料である組成物の加熱処理時に、酸化物半導体層の加熱処理を兼ねることが可能である。なお、絶縁層5432は、200nm~5μm、好ましくは300nm~1μmで形成することが可能である。次に、第3導電層を全面に形成する。次に、第5フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて第3導電層を選択的にエッチングして、導電層5433、及び導電層5434を形成する。ここまでの段階での断面図が図20Cに相当する。導電層5433、及び導電層5434は、配線、画素電極、反射電極、透光性電極、又は容量素子の電極として機能することが可能である。特に、導電層5434は、導電層5422と接続されるので、容量素子5442の電極として機能することが可能である。ただし、これに限定されず、第1導電層と第2導電層とを接続する機能を有することが可能である。例えば、導電層5433と導電層5434とを接続することによって、導電層5422と導電層5430とを第3導電層導電層5433及び導電層5434を介して接続されることが可能になる。なお、容量素子5442は、導電層5422と導電層5434とによって、導電層5431が挟まれる構造になるので、容量素子5442の容量値を大きくすることができる。ただし、これに限定されず、導電層5422と導電層5434との一方を省略することが可能である。なお、レジストマスクをウェットエッチングで除去した後、大気雰囲気下または窒素雰囲気下で200°C~600°Cの加熱処理を行うことが可能である。以上の工程により、トランジスタ5441と容量素子5442とを作製することができる。なお、図20Dに示すように、酸化物半導体層5425の上に絶縁層5435を形成することが可能である。絶縁層5435は、第2導電層がパターニングされる場合に、酸化物半導体層が削られることを防止する機能を有し、チャネルストップ膜として機能する。よって、酸化物半導体層の膜厚を薄くすることができるので、トランジスタの駆動電圧の低減、オフ電流の低減、オンオフ比の向上、又はS値の改善などを図ることができる。なお、絶縁層5435は、酸化物半導体層と絶縁層とを連続して全面に形成し、その後、フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて選択的に当該絶縁層をパターニングすることによって、形成されることができる。その後、第2導電層を全面に形成し、第2導電層と同時に酸化物半導体層をパターニングする。つまり、同じマスクレチクルを用いて、酸化物半導体層と第2導電層とをパターニングすることが可能になる。この場合、第2導電層の下には、酸化物半導体層が形成されることになる。こうして、工程数を増やすことなく、絶縁層5435を形成することができる。このような製造プロセスでは、第2導電層の下に酸化物半導体層が形成される場合が多い。ただし、これに限定されず、酸化物半導体層をパターニングした後に、絶縁層を全面に形成し、当該絶縁層をパターニングすることによって、絶縁層5435を形成することが可能である。なお、図20Dにおいて、容量素子5442は、導電層5422と導電層5431とによって、絶縁層5423と酸化物半導体層5436とが挟まれる構造である。ただし、酸化物半導体層5436を省略することが可能である。そして、導電層5430と導電層5431とは、第3導電層をパターニングして形成される導電層5437を介して接続されている。このような構造は、一例として、液晶表示装置の画素に用いられることが可能である。例えば、トランジスタ5441はスイッチングトランジスタとして機能し、容量素子5442は保持容量として機能することが可能である。そして、導電層5421、導電層5422、導電層5429、導電層5437は、各々、ゲート線、容量線、ソース線、画素電極として機能することが可能である。ただし、これに限定されない。なお、図20Dと同様に、図20Cにおいても、導電層5430と導電層5431とを第3導電層を介して接続することが可能である。なお、図20Eに示すように、第2導電層をパターニングした後に、酸化物半導体層5425を形成することが可能である。こうすることによって、第2導電層がパターニングされる場合、酸化物半導体層は形成されていないので、酸化物半導体層が削られることがない。よって、酸化物半導体層の膜厚を薄くすることができるので、トランジスタの駆動電圧の低減、オフ電流の低減、ドレイン電流のオンオフ比の向上、又はS値の改善などを図ることができる。なお、酸化物半導体層5425は、第2導電層がパターニングされる後に、酸化物半導体層が全面に形成され、その後フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて選択的に酸化物半導体層をパターニングすることによって形成されることができる。なお、図20Eにおいて、容量素子は、導電層5422と、第3導電層をパターニングして形成される導電層5439とによって、絶縁層5423と絶縁層5432とが挟まれる構造である。そして、導電層5422と導電層5430とは、第3導電層をパターニングして形成される導電層5438を介して接続される。さらに、導電層5439は、第2導電層をパターニングして形成される導電層5440と接続される。なお、図20Eと同様に、図20C及びDにおいても、導電層5430と導電層5422とは、導電層5438を介して接続されることが可能である。なお、酸化物半導体層の膜厚は、20nm以下であることが好ましい。より好ましくは10nm以下である。さらに好ましくは6nm以下である。なお、トランジスタの動作電圧の低減、オフ電流の低減、オンオフ比の向上、S値の改善などを図るために、酸化物半導体層の膜厚は、薄いことが好ましい。例えば、酸化物半導体層の膜厚は、絶縁層5423よりも薄いことが好ましい。より好ましくは、酸化物半導体層の膜厚は、絶縁層5423の1/2以下である。より好ましくは、1/5以下である。さらに好ましくは、1/10以下であることが好ましい。ただし、これに限定されず、信頼性を向上させるために、酸化物半導体層の膜厚は、絶縁層5423よりも厚いことが可能である。特に、図20Cのように、酸化物半導体層が削られる場合には、酸化物半導体層の膜厚は厚いほうが好ましいので、酸化物半導体層の膜厚は、絶縁層5423よりも厚いことが可能である。なお、トランジスタの耐圧を高くするために、絶縁層5423の膜厚は、第1導電層の膜厚よりも厚いことが好ましい。より好ましくは、絶縁層5423の膜厚は、第1導電層の5/4以上である。さらに好ましくは、4/3以上である。ただし、これに限定されず、トランジスタの移動度を高くするために、絶縁層5423の膜厚は、第1導電層よりも薄いことが可能である。なお、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、トランジスタの動作を良好なものとすることができる。例えば、室温に置けるオフ電流を1×10-20A10zAゼプトアンペアから、1×10-19A100zA程度にまで低減することも可能である。なお、本実施の形態の基板、絶縁層、導電層、及び半導体層としては、他の実施の形態に述べる材料、又は本明細書において述べる材料と同様なものを用いることが可能である。実施の形態7本実施の形態においては、電子機器の例について説明する。図21A乃至図21H、図22A乃至図22Dは、電子機器を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005電源スイッチ、又は操作スイッチを含む、接続端子5006、センサ5007力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの、マイクロフォン5008、等を有することができる。図21Aはモバイルコンピュータであり、上述したものの他に、スイッチ5009、赤外線ポート5010、等を有することができる。図21Bは記録媒体を備えた携帯型の画像再生装置たとえば、DVD再生装置であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図21Cはゴーグル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、イヤホン5013、等を有することができる。図21Dは携帯型遊技機であり、上述したものの他に、記録媒体読込部5011、等を有することができる。図21Eはテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ5014、シャッターボタン5015、受像部5016、等を有することができる。図21Fは携帯型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図21Gはテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図21Hは持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器5017、等を有することができる。図22Aはディスプレイであり、上述したものの他に、支持台5018、等を有することができる。図22Bはカメラであり、上述したものの他に、外部接続ポート5019、シャッターボタン5015、受像部5016、等を有することができる。図22Cはコンピュータであり、上述したものの他に、ポインティングデバイス5020、外部接続ポート5019、リーダ/ライタ5021、等を有することができる。図22Dは携帯電話機であり、上述したものの他に、送信部、受信部、携帯電話移動端末向けの1セグメント部分受信サービス用チューナ、等を有することができる。図21A乃至図21H、図22A乃至図22Dに示す電子機器は、様々な機能を有することができる。例えば、様々な情報静止画、動画、テキスト画像などを表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェアプログラムによって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体外部又はカメラに内蔵に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図21A乃至図21H、図22A乃至図22Dに示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。次に、半導体装置の応用例を説明する。図22Eに、半導体装置を、建造物と一体にして設けた例について示す。図22Eは、筐体5022、表示部5023、操作部であるリモコン装置5024、スピーカ5025等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。図22Fに、建造物内に半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル5026は、ユニットバス5027と一体に取り付けられており、入浴者は表示パネル5026の視聴が可能になる。なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形態はこれに限定されず、様々な建造物に半導体装置を設置することができる。次に、半導体装置を、移動体と一体にして設けた例について示す。図22Gは、半導体装置を、自動車に設けた例について示した図である。表示パネル5028は、自動車の車体5029に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。図22Hは、半導体装置を、旅客用飛行機と一体にして設けた例について示した図である。図22Hは、旅客用飛行機の座席上部の天井5030に表示パネル5031を設けたときの、使用時の形状について示した図である。表示パネル5031は、天井5030とヒンジ部5032を介して一体に取り付けられており、ヒンジ部5032の伸縮により乗客は表示パネル5031の視聴が可能になる。表示パネル5031は乗客が操作することで情報を表示する機能を有する。なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示したがこれに限定されず、自動二輪車、自動四輪車自動車、バス等を含む、電車モノレール、鉄道等を含む、船舶等、様々なものに設置することができる。