異なる色を呈して点滅を繰り返す光源を複数備えたバックライトパネルと、前記バックライトパネルの前方にm行n列m、nは、4以上の自然数のマトリクス状に複数配設された光の透過を制御する画素を備える液晶表示装置の駆動方法であって、1行目乃至A行目Aは、m/2以下の自然数の画素が配設された第1の範囲に対して第1の色を呈する光の透過を制御するための画像信号と、A1行目乃至2A行目の画素が配設された第2の範囲に対して第2の色を呈する光の透過を制御するための画像信号を入力する期間に、1行目乃至B行目Bは、A/2以下の自然数の画素が配設された第1の領域に第1の色を呈する光の透過を制御するための画像信号を入力するステップに続いて第1の領域に第1の色を呈する光を照射すると共にB1行目乃至2B行目の画素が配設された第2の領域に光の透過を制御するための画像信号を入力するステップと、2A-B1行目乃至2A行目の画素が配設された第4の領域に第2の色を呈する光の透過を制御するための画像信号を入力するステップに続いて、第4の領域に第2の色を呈する光を照射すると共に2A-2B1行目乃至2A-B行目の画素が配設された第3の領域に第2の色を呈する光の透過を制御するための画像信号を入力するステップを備える液晶表示装置の駆動方法。異なる色を呈して点滅を繰り返す光源を複数備えたバックライトパネルと、前記バックライトパネルの前方にm行n列m、nは、4以上の自然数のマトリクス状に複数配設された光の透過を制御する画素を備える液晶表示装置の駆動方法であって、1行目乃至A行目Aは、m/2以下の自然数を備える第1の範囲に配設された複数の画素に対して第1の色を呈する光の透過を制御するための画像信号と、A1行目乃至2A行目を備える第2の範囲に配設された複数の画素に対して第2の色を呈する光の透過を制御するための画像信号を入力する期間において、1行目乃至B行目Bは、A/2以下の自然数を備える第1の領域に配設された複数の画素と、2A-B1行目乃至2A行目を備える第4の領域に配設された複数の画素に光の透過を制御するための画像信号を入力する第1のステップに続いて、前記第1の領域に第1の色を呈する光と、前記第4の領域に第2の色を呈する光を同時に照射すると共に、B1行目乃至2B行目を備える第2の領域に配設された複数の画素と、2A-2B1行目乃至2A-B行目を備える第3の領域に配設された複数の画素に光の透過を制御するための画像信号を入力する第2のステップと、前記第2のステップに続いて前記第2の領域に第1の色を呈する光と、前記第3の領域に第2の色を呈する光を同時に照射する第3のステップを備える液晶表示装置の駆動方法。第1の色を呈する光と、第2の色を呈する光が同じ色を呈する光である請求項2記載の液晶表示装置の駆動方法。上述したように、フィールドシーケンシャル方式によって表示を行う液晶表示装置では色情報が時間分割される。そのため、利用者の瞬きなど短時間の表示の遮りに起因して特定の表示情報が欠落することや、視点の移動にともなう特定の表示情報が過多になることによって、当該利用者に視認される表示が本来の表示情報に基づく表示から変化劣化することカラーブレイク、色割れともいうがある。そこで、本発明の一態様は、フィールドシーケンシャル方式によって表示を行う液晶表示装置の画質の低下を抑制することを課題の一とする。光の透過を制御する画素を複数備える液晶表示装置の画素部を、複数の画素を有する複数の領域と、その領域を複数有する複数の範囲に区切る構成とする。まず、第1の領域に配設された複数の画素に画像信号を入力する。第1の領域に画像信号を入力した後、当該領域の一方に隣接する第2の領域に配設された複数の画素に画像信号を入力する。且つそれぞれの領域に画像信号を入力し終える度に第1の色を呈する光を照射する。連続する複数の領域をこのように駆動し、且つそれぞれの領域にフィールドシーケンシャル方式を適用することで、液晶表示装置に映像を表示できる。なお、当該表示装置の利用者には、第1の色を呈する光が第1の領域から第2の領域に移動しながら映像を描くように見える。このような方法で駆動する表示装置において、発明者は特定の色を呈する光を照射する領域が移動する方向と、視線の動きが相対的に一致する場合に、カラーブレイクが顕著に認められることに着眼した。フィールドシーケンシャル方式は、画像を異なる色を呈する光に時間分割し、それぞれの光の透過を制御してカラー表示を行う。従って、利用者が視線を移動することにより、第1の色を呈する光が他の色を呈する光よりも長時間連続して視野に入射することになる。その結果、本来の表示情報に基づく表示から変化劣化した表示を利用者が認知してしまう。そこで、液晶表示装置の画素部に第1の範囲と第2の範囲を設け、第1の範囲においては第1の領域に配設された複数の画素に画像信号を入力する。次いで第1の領域の一方例えば行番号の大きな側に隣接する第2の領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に第1の色を呈する光を照射する。また、第2の範囲においては第4の領域に配設された複数の画素に画像信号を入力する。次いで第4の領域の他方例えば行番号の小さな側に隣接する第3の領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に第1の色又は異なる色を呈する光を照射する構成とする。このように画素部を複数の範囲に分けて第1の色又は異なる色を呈する光が相反する方向に移動しながら映像を描くように、液晶表示装置を駆動すればよい。すなわち、本発明の一態様は、異なる色を呈して点滅を繰り返す光源を複数備えたバックライトパネルと、前記バックライトパネルの前方にm行n列m、nは、4以上の自然数のマトリクス状に複数配設された光の透過を制御する画素を備える液晶表示装置の駆動方法であって、1行目乃至A行目Aは、m/2以下の自然数の画素が配設された第1の範囲に対して第1の色を呈する光の透過を制御するための画像信号と、A1行目乃至2A行目の画素が配設された第2の範囲に対して第2の色を呈する光の透過を制御するための画像信号を入力する期間に関する。具体的には、1行目乃至B行目Bは、A/2以下の自然数の画素が配設された第1の領域に第1の色を呈する光の透過を制御するための画像信号を入力するステップに続いて第1の領域に第1の色を呈する光を照射すると共にB1行目乃至2B行目の画素が配設された第2の領域に光の透過を制御するための画像信号を入力するステップと、2A-B1行目乃至2A行目の画素が配設された第4の領域に第2の色を呈する光の透過を制御するための画像信号を入力するステップに続いて、第4の領域に第2の色を呈する光を照射すると共に2A-2B1行目乃至2A-B行目の画素が配設された第3の領域に第2の色を呈する光の透過を制御するための画像信号を入力するステップを備える液晶表示装置の駆動方法である。上記本発明の一態様によれば、利用者には、第1の範囲においては第1の色を呈する光が第1の領域から第2の領域に向けて移動しながら映像を描くように見える。その結果、利用者が第1の領域から第2の領域に向けて視線を移動すると、第1の色を呈する光が描く映像を他の色を呈する光よりも長時間観察することになる。一方、第2の範囲においては第2の色を呈する光が第4の領域から第3の領域に向けて移動しながら映像を描くように見える。その結果、利用者が第4の領域から第3の領域に向かう方向に視線を移動すると、第2の色を呈する光が描く映像を他の色を呈する光よりも長時間観察することになる。本発明の一態様の液晶表示装置の画素部は、第1の範囲と第2の範囲を接して備える。そのため、第1の領域から第2の領域に向かう方向に視線を動かす場合、視線が第1の範囲を移動する間は第1の色を呈する光が描く映像を長時間観察することになる。しかし、視線が第2の範囲に入ると、いずれの色を呈する光が描く映像も視線の動きと一致することがないため、いずれの色を呈する光が描く映像も万遍なく観察することになる。同様に、第4の領域から第3の領域に向かう方向に視線を動かす場合、視線が第2の範囲を移動する間は第2の色を呈する光が描く映像を長時間観察することになる。しかし、視線が第1の範囲に入ると、いずれの色を呈する光が描く映像も視線の動きと一致することがないため、いずれの色を呈する光が描く映像も万遍なく観察することになる。このように、特定の色を呈する光が一の方向に移動しながら映像を描く範囲が、同一又は異なる色を呈する光が一の方向と相反する方向に移動しながら映像を描く範囲で分断される構成とすることで、利用者の視野に特定の色を呈する光が連続して入射する時間を短く、またはその範囲を狭くすることができる。このような構成とすることで、利用者に特定の色を呈する光を含む表示情報が過多に認識される時間、または範囲を狭め、当該利用者に視認される表示品位の低下を抑制することができる。特に、画素部が視野の広い範囲を占める場合、例えば大型の表示装置などにおいて、利用者の視野に特定の色を呈する光が連続して入射する範囲を狭くすることができる。その結果、当該利用者に視認される表示品位の低下を抑制して画質を向上できる。また、本発明の一態様は、異なる色を呈して点滅を繰り返す光源を複数備えたバックライトパネルと、前記バックライトパネルの前方にm行n列m、nは、4以上の自然数のマトリクス状に複数配設された光の透過を制御する画素を備える液晶表示装置の駆動方法であって、1行目乃至A行目Aは、m/2以下の自然数を備える第1の範囲に配設された複数の画素に対して第1の色を呈する光の透過を制御するための画像信号と、A1行目乃至2A行目を備える第2の範囲に配設された複数の画素に対して第2の色を呈する光の透過を制御するための画像信号を入力する期間に関する。具体的には、1行目乃至B行目Bは、A/2以下の自然数を備える第1の領域に配設された複数の画素と、2A-B1行目乃至2A行目を備える第4の領域に配設された複数の画素に光の透過を制御するための画像信号を入力する第1のステップに続いて、上述の第1の領域に第1の色を呈する光と、上述の第4の領域に第2の色を呈する光を同時に照射すると共に、B1行目乃至2B行目を備える第2の領域に配設された複数の画素と、2A-2B1行目乃至2A-B行目を備える第3の領域に配設された複数の画素に光の透過を制御するための画像信号を入力する第2のステップを備える。さらに、第2のステップに続いて上述の第2の領域に第1の色を呈する光と、上述の第3の領域に第2の色を呈する光を同時に照射する第3のステップを備える液晶表示装置の駆動方法である。このように、一の方向に第1の色を呈する光が移動しながら映像を描く範囲を、一の方向と相反する方向に同一又は異なる色を呈する光が移動しながら映像を描く範囲で分断する構成にすることにより、利用者の視野に第1の色を呈する光が連続して入射する時間を短く、または範囲を狭くすることができる。このような構成とすることで、特定の表示情報が過多になることを防ぎ、当該利用者に視認される表示品位の低下を抑制することができ、依って表示画像の画質を向上できる。特に、大型の表示装置のように画素部が視野の広い範囲を占める場合において、利用者の視野に特定の色を呈する光が連続して入射する範囲を狭くすることができる。その結果、当該利用者に視認される表示品位の低下を抑制して画質を向上できる。また、本発明の一態様は、第1の色を呈する光と、第2の色を呈する光が同じ色を呈する光である上述の液晶表示装置の駆動方法である。このような方法を用いることで、同じ色を呈する光でA行目とA1行目を照射するため、バックライトパネルから照射される異なる色を呈する光が液晶表示装置の画素部で混色する現象を防ぐことができる。本発明の一態様の液晶表示装置は、画素部全面において画像信号の入力及びバックライトの点灯を順次行うのではなく、画素部の特定の領域毎に画像信号の入力及びバックライトの点灯を順次行うことが可能である。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることなどが可能になる。その結果、当該液晶表示装置において生じるカラーブレイクなどの表示劣化を抑制し、画質を向上させることが可能である。また、一の方向に特定の色を呈する光が移動しながら映像を描く範囲が、一の方向と相反する方向に同一又は異なる色を呈する光が移動しながら映像を描く範囲で分断される構成とすることにより、利用者の視野に特定の色を呈する光が連続して入射する時間を短く、または範囲を狭くすることができる。このような構成とすることで、特定の表示情報が過多になることを防ぎ、当該利用者に視認される表示品位の低下を抑制することができ、依って表示画像の画質を向上できる。実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。実施の形態1本実施の形態では、本発明の一態様の液晶表示装置について図1~図14を参照して説明する。<液晶表示装置の構成例>図1は、液晶表示装置の構成例を示す図である。図1に示す液晶表示装置は、画素部10と、走査線駆動回路11と、信号線駆動回路12と、各々が平行又は略平行に配設され、且つ走査線駆動回路11によって電位が制御されるm本の走査線13と、各々が平行又は略平行に配設され、且つ信号線駆動回路12によって電位が制御される、3n本の信号線14を有する。さらに、画素部10は3つの範囲範囲10e~範囲10gに分割され、範囲10eにはe行n列の画素が、範囲10fにはf行n列の画素が、範囲10gにはg行n列の画素がそれぞれマトリクス状に配設されている。また、それぞれの範囲は3つの領域に分割される。例えば、範囲10eは領域101e~領域103eに分割される。なお、各走査線13は、画素部10においてm行n列に配設された複数の画素のうち、いずれかの行に配設されたn個の画素に電気的に接続される。また、3n本の信号線14のうちn本は範囲10eに配設された複数の画素のうちいずれかの列に配設されたe個の画素に電気的に接続され、他のn本は範囲10fに配設された複数の画素のうちいずれかの列に配設されたf個の画素に電気的に接続され、残りのn本は範囲10gに配設された複数の画素のうちいずれかの列に配設されたg個の画素に電気的に接続される。すなわち、e、f、及びgの和はmと等しいefg=m。図2は、図1に示す液晶表示装置が有する画素15の回路図の一例を示す図である。図2に示す画素15は、ゲートが走査線13に電気的に接続され、ソース及びドレインの一方が信号線14に電気的に接続されたトランジスタ16と、一方の電極がトランジスタ16のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線容量配線ともいうに電気的に接続された容量素子17と、一方の電極画素電極ともいうがトランジスタ16のソース及びドレインの他方及び容量素子17の一方の電極に電気的に接続され、他方の電極対向電極ともいうが対向電位を供給する配線に電気的に接続された液晶素子18と、を有する。なお、トランジスタ16は、nチャネル型のトランジスタである。また、容量電位と対向電位を同一の電位とすることが可能である。次に、走査線駆動回路11e、走査線駆動回路11f、及び走査線駆動回路11gの構成例を説明する。走査線駆動回路11eは、1行目の走査線13_1からe行目の走査線13_eに向かう順番に、各走査線を介して画素に選択信号を出力する。また、走査線駆動回路11fは、ef行目の走査線13_efからe1行目の走査線13_e1に向かう順番に、各走査線を介して画素に選択信号を出力する。また、走査線駆動回路11gは、ef1行目の走査線13_ef1からm行目の走査線13_mに向かう順番に、各走査線を介して画素に選択信号を出力する。すなわち、走査線駆動回路11fは、走査線駆動回路11e、及び走査線駆動回路11gとシフト方向が逆になる構成を備えている。<走査線駆動回路11eの構成例>図3Aは、図1に示す液晶表示装置が有する走査線駆動回路11eの構成例を示す図である。なお、本実施の形態では走査線駆動回路11gには走査線駆動回路11eと同様の構成の走査線駆動回路を適用するものとし、詳細な説明を割愛する。図3Aに示す走査線駆動回路11eは、第1の走査線駆動回路用クロック信号GCK1を供給する配線乃至第4の走査線駆動回路用クロック信号GCK4を供給する配線と、第1のパルス幅制御信号PWC1を供給する配線乃至第6のパルス幅制御信号PWC6を供給する配線と、1行目に配設された走査線13に電気的に接続された第1のパルス出力回路20_1、乃至、e行目に配設された走査線13に電気的に接続された第eのパルス出力回路20_eと、を有する。なお、ここでは、第1のパルス出力回路20_1~第kのパルス出力回路20_kkは、e/2未満の4の倍数が、領域101eに配設された走査線13に電気的に接続され、第k1のパルス出力回路20_k1~第2kのパルス出力回路20_2kが、領域102eに配設された走査線13に電気的に接続され、第2k1のパルス出力回路20_2k1~第eのパルス出力回路20_eが領域103eに配設された走査線13に電気的に接続されることとする。また、第1のパルス出力回路20_1乃至第eのパルス出力回路20_eは、第1のパルス出力回路20_1に入力される走査線駆動回路用スタートパルスGSPをきっかけとしてシフト期間毎にシフトパルスを順次シフトする機能を有する。さらに、第1のパルス出力回路20_1乃至第eのパルス出力回路20_eにおいて複数のシフトパルスのシフトを並行して行うことが可能である。すなわち、第1のパルス出力回路20_1乃至第eのパルス出力回路20_eにおいてシフトパルスのシフトが行われている期間内であっても、第1のパルス出力回路20_1に走査線駆動回路用スタートパルスGSPを入力することが可能である。図3Bは、上記信号の具体的な波形の一例を示す図である。図3Bに示す第1の走査線駆動回路用クロック信号GCK1は、周期的にハイレベルの電位高電源電位Vddとロウレベルの電位低電源電位Vssを繰り返す、デューティー比が1/4の信号である。また、第2の走査線駆動回路用クロック信号GCK2は、第1の走査線駆動回路用クロック信号GCK1から1/4周期分位相がずれた信号であり、第3の走査線駆動回路用クロック信号GCK3は、第1の走査線駆動回路用クロック信号GCK1から1/2周期分位相がずれた信号であり、第4の走査線駆動回路用クロック信号GCK4は、第1の走査線駆動回路用クロック信号GCK1から3/4周期分位相がずれた信号である。第1のパルス幅制御信号PWC1は、周期的にハイレベルの電位高電源電位Vddとロウレベルの電位低電源電位Vssを繰り返す、デューティー比が1/3の信号である。また、第2のパルス幅制御信号PWC2は、第1のパルス幅制御信号PWC1から1/6周期分位相がずれた信号であり、第3のパルス幅制御信号PWC3は、第1のパルス幅制御信号PWC1から1/3周期分位相がずれた信号であり、第4のパルス幅制御信号PWC4は、第1のパルス幅制御信号PWC1から1/2周期分位相がずれた信号であり、第5のパルス幅制御信号PWC5は、第1のパルス幅制御信号PWC1から2/3周期分位相がずれた信号であり、第6のパルス幅制御信号PWC6は、第1のパルス幅制御信号PWC1から5/6周期分位相がずれた信号である。なお、ここでは、第1の走査線駆動回路用クロック信号GCK1乃至第4の走査線駆動回路用クロック信号GCK4のパルス幅と第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6のパルス幅の比は、3:2とする。上述した液晶表示装置においては、第1のパルス出力回路20_1乃至第eのパルス出力回路20_eとして、同一の構成を有する回路を適用することができる。ただし、パルス出力回路が有する複数の端子の電気的な接続関係は、パルス出力回路毎に異なる。具体的な接続関係について図3A、Cを参照して説明する。第1のパルス出力回路20_1乃至第eのパルス出力回路20_eのそれぞれは、端子21~端子27を有する。なお、端子21~端子24及び端子26は入力端子であり、端子25及び端子27は出力端子である。まず、端子21について述べる。第1のパルス出力回路20_1の端子21は、走査線駆動回路用スタートパルスGSPを供給する配線に電気的に接続され、第2のパルス出力回路20_2~第eのパルス出力回路20_eの端子21は、前段のパルス出力回路の端子27に電気的に接続される。次いで、端子22について述べる。第ef4-4aのパルス出力回路aは、e/4以下の自然数の端子22は、第1の走査線駆動回路用クロック信号GCK1を供給する配線に電気的に接続され、第ef3-4aのパルス出力回路の端子22は、第2の走査線駆動回路用クロック信号GCK2を供給する配線に電気的に接続され、第ef2-4aのパルス出力回路の端子22は、第3の走査線駆動回路用クロック信号GCK3を供給する配線に電気的に接続され、第ef1-4aのパルス出力回路の端子22は、第4の走査線駆動回路用クロック信号GCK4を供給する配線に電気的に接続される。次いで、端子23について述べる。第ef4-4aのパルス出力回路の端子23は、第2の走査線駆動回路用クロック信号GCK2を供給する配線に電気的に接続され、第ef3-4aのパルス出力回路の端子23は、第3の走査線駆動回路用クロック信号GCK3を供給する配線に電気的に接続され、第ef2-4aのパルス出力回路の端子23は、第4の走査線駆動回路用クロック信号GCK4を供給する配線に電気的に接続され、第ef1-4aのパルス出力回路の端子23は、第1の走査線駆動回路用クロック信号GCK1を供給する配線に電気的に接続される。次いで、端子24について述べる。第2b-1のパルス出力回路bは、k/2以下の自然数の端子24は、第1のパルス幅制御信号PWC1を供給する配線に電気的に接続され、第2bのパルス出力回路の端子24は、第4のパルス幅制御信号PWC4を供給する配線に電気的に接続され、第2c-1のパルス出力回路cは、k/21以上k以下の自然数の端子24は、第2のパルス幅制御信号PWC2を供給する配線に電気的に接続され、第2cのパルス出力回路の端子24は、第5のパルス幅制御信号PWC5を供給する配線に電気的に接続され、第2d-1のパルス出力回路dは、k1以上e/2以下の自然数の端子24は、第3のパルス幅制御信号PWC3を供給する配線に電気的に接続され、第2dのパルス出力回路の端子24は、第6のパルス幅制御信号PWC6を供給する配線に電気的に接続される。次いで、端子25について述べる。第xのパルス出力回路xは、e以下の自然数の端子25は、x行目に配設された走査線13_xに電気的に接続される。次いで、端子26について述べる。第yのパルス出力回路yは、e-1以下の自然数の端子26は、第y1のパルス出力回路の端子27に電気的に接続され、第eのパルス出力回路の端子26は、第eのパルス出力回路用ストップ信号STPを供給する配線に電気的に接続される。なお、第eのパルス出力回路用ストップ信号STPは、仮に第e1のパルス出力回路が設けられていれば、当該第e1のパルス出力回路の端子27から出力される信号に相当する信号である。具体的には、これらの信号は、実際にダミー回路として第e1のパルス出力回路を設けること、又は外部から当該信号を直接入力することなどによって第eのパルス出力回路に供給することができる。各パルス出力回路の端子27の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。<走査線駆動回路11fの構成例>図4Aは、図1に示す液晶表示装置が有する走査線駆動回路11fの構成例を示す図である。図4Aに示す走査線駆動回路11fは、ef行目の走査線13_efからe1行目の走査線13_e1に向かう順番に、各走査線を介して画素に選択信号を出力するように、図3Aに示す走査線駆動回路11eを反転した構成を備える。図4Aに示す走査線駆動回路11fは、第1の走査線駆動回路用クロック信号GCK1を供給する配線乃至第4の走査線駆動回路用クロック信号GCK4を供給する配線と、第1のパルス幅制御信号PWC1を供給する配線乃至第6のパルス幅制御信号PWC6を供給する配線と、e1行目に配設された走査線13に電気的に接続された第e1のパルス出力回路20_e1、乃至ef行目に配設された走査線13に電気的に接続された第efのパルス出力回路20_efと、を有する。なお、ここでは、第e1のパルス出力回路20_e1~第ef-2kkは、f/2未満の4の倍数のパルス出力回路20_ef-2kが領域101fに配設された走査線13に電気的に接続され、第ef-2k1のパルス出力回路20_ef-2k1~第ef-kのパルス出力回路20_ef-kが、領域102fに配設された走査線13に電気的に接続され、第ef-k1のパルス出力回路20_ef-k1~第efのパルス出力回路20_efが、領域103fに配設された走査線13に電気的に接続されることとする。また、第e1のパルス出力回路20_e1乃至第efのパルス出力回路20_efは、第efのパルス出力回路20_efに入力される走査線駆動回路用スタートパルスGSPをきっかけとしてシフト期間毎にシフトパルスを順次シフトする機能を有する。さらに、第e1のパルス出力回路20_e1乃至第efのパルス出力回路20_efにおいて複数のシフトパルスのシフトを並行して行うことが可能である。すなわち、第e1のパルス出力回路20_e1乃至第efのパルス出力回路20_efにおいてシフトパルスのシフトが行われている期間内であっても、第efのパルス出力回路20_efに走査線駆動回路用スタートパルスGSPを入力することが可能である。図4Bは、上記信号の具体的な波形の一例を示す図である。図4Bに示す第1の走査線駆動回路用クロック信号GCK1は、周期的にハイレベルの電位高電源電位Vddとロウレベルの電位低電源電位Vssを繰り返す、デューティー比が1/4の信号である。また、第2の走査線駆動回路用クロック信号GCK2は、第1の走査線駆動回路用クロック信号GCK1から1/4周期分位相がずれた信号であり、第3の走査線駆動回路用クロック信号GCK3は、第1の走査線駆動回路用クロック信号GCK1から1/2周期分位相がずれた信号であり、第4の走査線駆動回路用クロック信号GCK4は、第1の走査線駆動回路用クロック信号GCK1から3/4周期分位相がずれた信号である。第1のパルス幅制御信号PWC1は、周期的にハイレベルの電位高電源電位Vddとロウレベルの電位低電源電位Vssを繰り返す、デューティー比が1/3の信号である。また、第2のパルス幅制御信号PWC2は、第1のパルス幅制御信号PWC1から1/6周期分位相がずれた信号であり、第3のパルス幅制御信号PWC3は、第1のパルス幅制御信号PWC1から1/3周期分位相がずれた信号であり、第4のパルス幅制御信号PWC4は、第1のパルス幅制御信号PWC1から1/2周期分位相がずれた信号であり、第5のパルス幅制御信号PWC5は、第1のパルス幅制御信号PWC1から2/3周期分位相がずれた信号であり、第6のパルス幅制御信号PWC6は、第1のパルス幅制御信号PWC1から5/6周期分位相がずれた信号である。なお、ここでは、第1の走査線駆動回路用クロック信号GCK1乃至第4の走査線駆動回路用クロック信号GCK4のパルス幅と第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6のパルス幅の比は、3:2とする。上述した液晶表示装置においては、第e1のパルス出力回路20_e1乃至第efのパルス出力回路20_efとして、同一の構成を有する回路を適用することができる。ただし、パルス出力回路が有する複数の端子の電気的な接続関係は、パルス出力回路毎に異なる。具体的な接続関係について図4A、Cを参照して説明する。第e1のパルス出力回路20_e1乃至第efのパルス出力回路20_efのそれぞれは、端子21~端子27を有する。なお、端子21~端子24及び端子26は入力端子であり、端子25及び端子27は出力端子である。まず、端子21について述べる。第efのパルス出力回路20_efの端子21は、走査線駆動回路用スタートパルスGSPを供給する配線に電気的に接続され、第e1のパルス出力回路20_e1~第ef-1のパルス出力回路20_ef-1の端子21は、前段のパルス出力回路の端子27に電気的に接続される。なお、前段のパルス出力回路とは、直前に動作するパルス出力回路をさし、その配設される位置に直接関連付けられない。次いで、端子22について述べる。第ef4-4aのパルス出力回路aは、e/4以下の自然数の端子22は、第1の走査線駆動回路用クロック信号GCK1を供給する配線に電気的に接続され、第ef3-4aのパルス出力回路の端子22は、第2の走査線駆動回路用クロック信号GCK2を供給する配線に電気的に接続され、第ef2-4aのパルス出力回路の端子22は、第3の走査線駆動回路用クロック信号GCK3を供給する配線に電気的に接続され、第ef1-4aのパルス出力回路の端子22は、第4の走査線駆動回路用クロック信号GCK4を供給する配線に電気的に接続される。次いで、端子23について述べる。第ef4-4aのパルス出力回路の端子23は、第2の走査線駆動回路用クロック信号GCK2を供給する配線に電気的に接続され、第ef3-4aのパルス出力回路の端子23は、第3の走査線駆動回路用クロック信号GCK3を供給する配線に電気的に接続され、第ef2-4aのパルス出力回路の端子23は、第4の走査線駆動回路用クロック信号GCK4を供給する配線に電気的に接続され、第ef1-4aのパルス出力回路の端子23は、第1の走査線駆動回路用クロック信号GCK1を供給する配線に電気的に接続される。次いで、端子24について述べる。第2b-1のパルス出力回路bは、k/2以下の自然数の端子24は、第1のパルス幅制御信号PWC1を供給する配線に電気的に接続され、第2bのパルス出力回路の端子24は、第4のパルス幅制御信号PWC4を供給する配線に電気的に接続され、第2c-1のパルス出力回路cは、k/21以上k以下の自然数の端子24は、第2のパルス幅制御信号PWC2を供給する配線に電気的に接続され、第2cのパルス出力回路の端子24は、第5のパルス幅制御信号PWC5を供給する配線に電気的に接続され、第2d-1のパルス出力回路dは、k1以上e/2以下の自然数の端子24は、第3のパルス幅制御信号PWC3を供給する配線に電気的に接続され、第2dのパルス出力回路の端子24は、第6のパルス幅制御信号PWC6を供給する配線に電気的に接続される。次いで、端子25について述べる。第xのパルス出力回路xは、e1以上ef以下の自然数の端子25は、x行目に配設された走査線13_xに電気的に接続される。次いで、端子26について述べる。第yのパルス出力回路yは、e-1以下の自然数の端子26は、第y-1のパルス出力回路の端子27に電気的に接続され、第e1のパルス出力回路の端子26は、第e1のパルス出力回路用ストップ信号STPを供給する配線に電気的に接続される。なお、第e1のパルス出力回路用ストップ信号STPは、走査線駆動回路11eが備えるパルス出力回路20_eとは別に走査線駆動回路11fにダミー回路として第eのパルス出力回路を設けること、又は外部から当該信号を直接入力することなどによって第e1のパルス出力回路に供給することができる。各パルス出力回路の端子27の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。<パルス出力回路の構成例>図5Aは、図3A、C、及び図4A、Cに示すパルス出力回路の構成例を示す図である。図5Aに示すパルス出力回路は、トランジスタ31乃至トランジスタ39を有する。トランジスタ31は、ソース及びドレインの一方が高電源電位Vddを供給する配線以下、高電源電位線ともいうに電気的に接続され、ゲートが端子21に電気的に接続される。トランジスタ32は、ソース及びドレインの一方が低電源電位Vssを供給する配線以下、低電源電位線ともいうに電気的に接続され、ソース及びドレインの他方がトランジスタ31のソース及びドレインの他方に電気的に接続される。トランジスタ33は、ソース及びドレインの一方が端子22に電気的に接続され、ソース及びドレインの他方が端子27に電気的に接続され、ゲートがトランジスタ31のソース及びドレインの他方並びにトランジスタ32のソース及びドレインの他方に電気的に接続される。トランジスタ34は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子27に電気的に接続され、ゲートがトランジスタ32のゲートに電気的に接続される。トランジスタ35は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ32のゲート及びトランジスタ34のゲートに電気的に接続され、ゲートが端子21に電気的に接続される。トランジスタ36は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ32のゲート、トランジスタ34のゲート、並びにトランジスタ35のソース及びドレインの他方に電気的に接続され、ゲートが端子26に電気的に接続される。なお、トランジスタ36のソース及びドレインの一方が、低電源電位Vssよりも高電位であり且つ高電源電位Vddよりも低電位である電源電位Vccを供給する配線に電気的に接続される構成とすることもできる。トランジスタ37は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ32のゲート、トランジスタ34のゲート、トランジスタ35のソース及びドレインの他方、並びにトランジスタ36のソース及びドレインの他方に電気的に接続され、ゲートが端子23に電気的に接続される。なお、トランジスタ37のソース及びドレインの一方が、電源電位Vccを供給する配線に電気的に接続される構成とすることもできる。トランジスタ38は、ソース及びドレインの一方が端子24に電気的に接続され、ソース及びドレインの他方が端子25に電気的に接続され、ゲートがトランジスタ31のソース及びドレインの他方、トランジスタ32のソース及びドレインの他方、並びにトランジスタ33のゲートに電気的に接続される。トランジスタ39は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子25に電気的に接続され、ゲートがトランジスタ32のゲート、トランジスタ34のゲート、トランジスタ35のソース及びドレインの他方、トランジスタ36のソース及びドレインの他方、並びにトランジスタ37のソース及びドレインの他方に電気的に接続される。なお、以下においては、トランジスタ31のソース及びドレインの他方、トランジスタ32のソース及びドレインの他方、トランジスタ33のゲート、並びにトランジスタ38のゲートが電気的に接続するノードをノードAとし、トランジスタ32のゲート、トランジスタ34のゲート、トランジスタ35のソース及びドレインの他方、トランジスタ36のソース及びドレインの他方、トランジスタ37のソース及びドレインの他方、並びにトランジスタ39のゲートが電気的に接続するノードをノードBとして説明する。<パルス出力回路の動作例>図5B~D、図6A~C、及び図7A~Cを参照して、上述したパルス出力回路の動作について説明する。具体的には、走査線駆動回路11eの第1のパルス出力回路20_1の端子21、走査線駆動回路11fの第1のパルス出力回路20_efの端子21、及び走査線駆動回路11gの第1のパルス出力回路20_ef1の端子21にタイミングを制御して走査線駆動回路用スタートパルスGSPを入力する場合の動作例を説明する。スタートパルスGSPを入力するタイミングを制御することで、第1のパルス出力回路20_1、第k1のパルス出力回路20_k1、及び第2k1のパルス出力回路20_2k1の端子27から同一タイミングでシフトパルスを出力し、且つ第efのパルス出力回路20_ef、第ef-kのパルス出力回路20_ef-k、第ef-2kのパルス出力回路20_ef-2kの端子27から同一タイミングでシフトパルスを出力し、且つ第ef1のパルス出力回路20_ef1、第efk1のパルス出力回路20_efk1、及び第ef2k1のパルス出力回路20_ef2k1の端子27から同一タイミングでシフトパルスを出力することができる。走査線駆動回路11eの動作について説明する。具体的には、図5Bは、走査線駆動回路用スタートパルスGSPが入力される際の第1のパルス出力回路20_1の各端子に入力される信号の電位、並びにノードA及びノードBの電位を示しており、図5Cは、第kのパルス出力回路20_kからハイレベルの電位が入力される際の第k1のパルス出力回路20_k1の各端子に入力される信号の電位、並びにノードA及びノードBの電位を示しており、図5Dは、第2kのパルス出力回路20_2kからハイレベルの電位が入力される際の第2k1のパルス出力回路20_2k1の各端子に入力される信号の電位、並びにノードA及びノードBの電位を示している。なお、図5B~Dでは、各端子に入力される信号を括弧書きで付記している。また、それぞれの後段に配設されるパルス出力回路第2のパルス出力回路20_2、第k2のパルス出力回路20_k2、第2k2のパルス出力回路20_2k2の端子25から出力される信号Gout2、Goutk2、Gout2k2及び端子27の出力信号SRout2=第1のパルス出力回路20_1の端子26の入力信号、SRoutk2=第k1のパルス出力回路20_k1の端子26の入力信号、SRout2k2=第2k1のパルス出力回路20_2k1の端子26の入力信号も付記している。なお、図中において、Goutは、パルス出力回路の走査線に対する出力信号を表し、SRoutは、当該パルス出力回路の、後段のパルス出力回路に対する出力信号を表している。まず、図5Bを参照して、第1のパルス出力回路20_1に走査線駆動回路用スタートパルスGSPとしてハイレベルの電位が入力される場合について説明する。期間t1において、端子21にハイレベルの電位高電源電位Vddが入力される。これにより、トランジスタ31、35がオン状態となる。そのため、ノードAの電位がハイレベルの電位高電源電位Vddからトランジスタ31のしきい値電圧分下降した電位に上昇し、且つノードBの電位が低電源電位Vssに下降する。これに付随して、トランジスタ33、38がオン状態となり、トランジスタ32、34、39がオフ状態となる。以上により、期間t1において、端子27から出力される信号は、端子22に入力される信号となり、端子25から出力される信号は、端子24に入力される信号となる。ここで、期間t1において、端子22及び端子24に入力される信号は、共にロウレベルの電位低電源電位Vssである。そのため、期間t1において、第1のパルス出力回路20_1は、第2のパルス出力回路20_2の端子21、及び画素部において1行目に配設された走査線にロウレベルの電位低電源電位Vssを出力する。期間t2において、各端子に入力される信号は期間t1から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、共にロウレベルの電位低電源電位Vssを出力する。期間t3において、端子24にハイレベルの電位高電源電位Vddが入力される。なお、ノードAの電位トランジスタ31のソースの電位は、期間t1においてハイレベルの電位高電源電位Vddからトランジスタ31のしきい値電圧分下降した電位まで上昇している。そのため、トランジスタ31はオフ状態となっている。この時、端子24にハイレベルの電位高電源電位Vddが入力されることで、トランジスタ38のソースとゲートの容量結合によって、ノードAの電位トランジスタ38のゲートの電位がさらに上昇するブートストラップ動作。また、当該ブートストラップ動作を行うことによって、端子25から出力される信号が端子24に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t3において、第1のパルス出力回路20_1は、画素部において1行目に配設された走査線にハイレベルの電位高電源電位Vdd=選択信号を出力する。期間t4において、端子22にハイレベルの電位高電源電位Vddが入力される。ここで、ノードAの電位は、ブートストラップ動作によって上昇しているため、端子27から出力される信号が端子22に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t4において、端子27からは、端子22に入力されるハイレベルの電位高電源電位Vddが出力される。すなわち、第1のパルス出力回路20_1は、第2のパルス出力回路20_2の端子21にハイレベルの電位高電源電位Vdd=シフトパルスを出力する。また、期間t4において、端子24に入力される信号はハイレベルの電位高電源電位Vddを維持するため、第1のパルス出力回路20_1から画素部において1行目に配設された走査線に対して出力される信号は、ハイレベルの電位高電源電位Vdd=選択信号のままである。なお、期間t4における当該パルス出力回路の出力信号には直接関与しないが、端子21にロウレベルの電位低電源電位Vssが入力されるためトランジスタ35はオフ状態となる。期間t5において、端子24にロウレベルの電位低電源電位Vssが入力される。ここで、トランジスタ38はオン状態を維持する。そのため、期間t5において、第1のパルス出力回路20_1から画素部において1行目に配設された走査線に対して出力される信号は、ロウレベルの電位低電源電位Vssとなる。期間t6において、各端子に入力される信号は期間t5から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、端子25からはロウレベルの電位低電源電位Vssが出力され、端子27からはハイレベルの電位高電源電位Vdd=シフトパルスが出力される。期間t7において、端子23にハイレベルの電位高電源電位Vddが入力される。これにより、トランジスタ37がオン状態となる。そのため、ノードBの電位がハイレベルの電位高電源電位Vddからトランジスタ37のしきい値電圧分下降した電位に上昇する。つまり、トランジスタ32、34、39がオン状態となる。また、これに付随して、ノードAの電位がロウレベルの電位低電源電位Vssへと下降する。つまり、トランジスタ33、38がオフ状態となる。以上により、期間t7において、端子25及び端子27から出力される信号は、共に低電源電位Vssとなる。すなわち、期間t7において、第1のパルス出力回路20_1は、第2のパルス出力回路20_2の端子21、及び画素部において1行目に配設された走査線に低電源電位Vssを出力する。次いで、図5Cを参照して、第k1のパルス出力回路20_k1の端子21に第kのパルス出力回路20_kからシフトパルスとしてハイレベルの電位が入力される場合について説明する。期間t1及び期間t2において、第k1のパルス出力回路20_k1の動作は、上述した第1のパルス出力回路20_1と同様である。そのため、ここでは前述の説明を援用することとする。期間t3において、各端子に入力される信号は期間t2から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、共にロウレベルの電位低電源電位Vssを出力する。期間t4において、端子22及び端子24にハイレベルの電位高電源電位Vddが入力される。なお、ノードAの電位トランジスタ31のソースの電位は、期間t1においてハイレベルの電位高電源電位Vddからトランジスタ31のしきい値電圧分下降した電位まで上昇している。そのため、トランジスタ31は、期間t1においてオフ状態となっている。ここで、端子22及び端子24にハイレベルの電位高電源電位Vddが入力されることで、トランジスタ33のソースとゲート及びトランジスタ38のソースとゲートの容量結合によって、ノードAの電位トランジスタ33、38のゲートの電位がさらに上昇するブートストラップ動作。また、当該ブートストラップ動作を行うことによって、端子25及び端子27から出力される信号が端子22及び端子24に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t4において、第k1のパルス出力回路20_k1は、画素部においてk1行目に配設された走査線及び第k2のパルス出力回路20_k2の端子21にハイレベルの電位高電源電位Vdd=選択信号、シフトパルスを出力する。期間t5において、各端子に入力される信号は期間t4から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、ハイレベルの電位高電源電位Vdd=選択信号、シフトパルスを出力する。期間t6において、端子24にロウレベルの電位低電源電位Vssが入力される。ここで、トランジスタ38はオン状態を維持する。そのため、期間t6において、第k1のパルス出力回路20_k1から画素部においてk1行目に配設された走査線に対して出力される信号は、ロウレベルの電位低電源電位Vssとなる。期間t7において、端子23にハイレベルの電位高電源電位Vddが入力される。これにより、トランジスタ37がオン状態となる。そのため、ノードBの電位がハイレベルの電位高電源電位Vddからトランジスタ37のしきい値電圧分下降した電位に上昇する。つまり、トランジスタ32、34、39がオン状態となる。また、これに付随して、ノードAの電位がロウレベルの電位低電源電位Vssへと下降する。つまり、トランジスタ33、38がオフ状態となる。以上により、期間t7において、端子25及び端子27から出力される信号は、共に低電源電位Vssとなる。すなわち、期間t7において、第k1のパルス出力回路20_k1は、第k2のパルス出力回路20_k2の端子21、及び画素部においてk1行目に配設された走査線に低電源電位Vssを出力する。次いで、図5Dを参照して、第2k1のパルス出力回路20_2k1の端子21に第2kのパルス出力回路20_2kからシフトパルスとしてハイレベルの電位が入力される場合について説明する。期間t1乃至期間t3において、第2k1のパルス出力回路20_2k1の動作は、上述した第k1のパルス出力回路20_k1と同様である。そのため、ここでは前述の説明を援用することとする。期間t4において、端子22にハイレベルの電位高電源電位Vddが入力される。なお、ノードAの電位トランジスタ31のソースの電位は、期間t1においてハイレベルの電位高電源電位Vddからトランジスタ31のしきい値電圧分下降した電位まで上昇している。そのため、トランジスタ31は、期間t1においてオフ状態となっている。ここで、端子22にハイレベルの電位高電源電位Vddが入力されることで、トランジスタ33のソースとゲートの容量結合によって、ノードAの電位トランジスタ33のゲートの電位がさらに上昇するブートストラップ動作。また、当該ブートストラップ動作を行うことによって、端子27から出力される信号が端子22に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t4において、第2k1のパルス出力回路20_k1は、第2k2のパルス出力回路20_2k2の端子21にハイレベルの電位高電源電位Vdd=シフトパルスを出力する。なお、期間t4における当該パルス出力回路の出力信号には直接関与しないが、端子21にロウレベルの電位低電源電位Vssが入力されるためトランジスタ35はオフ状態となる。期間t5において、端子24にハイレベルの電位高電源電位Vddが入力される。ここで、ノードAの電位は、ブートストラップ動作によって上昇しているため、端子25から出力される信号が端子24に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t5において、端子25からは、端子22に入力されるハイレベルの電位高電源電位Vddが出力される。すなわち、第2k1のパルス出力回路20_2k1は、画素部において2k1行目に配設された走査線にハイレベルの電位高電源電位Vdd=選択信号を出力する。また、期間t5において、端子22に入力される信号はハイレベルの電位高電源電位Vddを維持するため、第2k1のパルス出力回路20_2k1から第2k2のパルス出力回路20_2k2の端子21に対して出力される信号は、ハイレベルの電位高電源電位Vdd=シフトパルスのままである。期間t6において、各端子に入力される信号は期間t5から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、共にハイレベルの電位高電源電位Vdd=選択信号、シフトパルスを出力する。期間t7において、端子23にハイレベルの電位高電源電位Vddが入力される。これにより、トランジスタ37がオン状態となる。そのため、ノードBの電位がハイレベルの電位高電源電位Vddからトランジスタ37のしきい値電圧分下降した電位に上昇する。つまり、トランジスタ32、34、39がオン状態となる。また、これに付随して、ノードAの電位がロウレベルの電位低電源電位Vssへと下降する。つまり、トランジスタ33、38がオフ状態となる。以上により、期間t7において、端子25及び端子27から出力される信号は、共に低電源電位Vssとなる。すなわち、期間t7において、第k1のパルス出力回路20_k1は、第k2のパルス出力回路20_k2の端子21、及び画素部においてk1行目に配設された走査線に低電源電位Vssを出力する。図5B~Dに示すように、第1のパルス出力回路20_1乃至第mのパルス出力回路20_mでは、走査線駆動回路用スタートパルスGSPの入力タイミングを制御することで、複数のシフトパルスのシフトを並行して行うことが可能である。具体的には、走査線駆動回路用スタートパルスGSPの入力後、第kのパルス出力回路20_kの端子27からシフトパルスが出力されるタイミングと同じタイミングで再度走査線駆動回路用スタートパルスGSPを入力することによって、第1のパルス出力回路20_1及び第k1のパルス出力回路20_k1から同じタイミングでシフトパルスを出力させることが可能である。また、同様に走査線駆動回路用スタートパルスGSPを入力することによって、第1のパルス出力回路20_1、第k1のパルス出力回路20_k1、及び第2k1のパルス出力回路20_2k1から同じタイミングでシフトパルスを出力させることが可能である。加えて、第1のパルス出力回路20_1、第k1のパルス出力回路20_k1、及び第2k1のパルス出力回路20_2k1は、上記の動作に並行して、それぞれ異なるタイミングで走査線に対する選択信号の供給を行うことが可能である。すなわち、上述した走査線駆動回路は、固有のシフト期間を有するシフトパルスを複数シフトし且つ同一タイミングにおいてシフトパルスが入力された複数のパルス出力回路がそれぞれ異なるタイミングで走査線に対して選択信号を供給することが可能である。次に、走査線駆動回路11fの動作について説明する。具体的には、図6Aは、走査線駆動回路用スタートパルスGSPが入力される際の第efのパルス出力回路20_efの各端子に入力される信号の電位、並びにノードA及びノードBの電位を示しており、図6Bは、第ef-k1のパルス出力回路20_ef-k1からハイレベルの電位が入力される際の第ef-kのパルス出力回路20_ef-kの各端子に入力される信号の電位、並びにノードA及びノードBの電位を示しており、図6Cは、第ef-2k1のパルス出力回路20_ef-2k1からハイレベルの電位が入力される際の第ef-2kのパルス出力回路20_ef-2kの各端子に入力される信号の電位、並びにノードA及びノードBの電位を示している。なお、走査線駆動回路11fは走査線駆動回路11eを行方向に反転した構成を備え、ef行目の走査線13_efからe1行目の走査線13_e1に向かう順番にシフトする。従って、x行目の走査線と接続された第xのパルス出力回路20_xxはe1以上ef以下の自然数の動作は第ef1-xのパルス出力回路20_ef1-xと同じ動作をする。具体的には、第efのパルス出力回路20_efは、第1のパルス出力回路20_1と同じ動作をし、第ef-kのパルス出力回路20_ef-kは、第k1のパルス出力回路20_k1と同じ動作をし、第ef-2kのパルス出力回路20_ef-2kは、第2k1のパルス出力回路20_2k1と同じ動作をする。よって、走査線駆動回路11fの第xのパルス出力回路20_xの動作の詳細については、走査線駆動回路11eに関する説明に記載された第ef1-xのパルス出力回路20_ef1-xの動作を第xのパルス出力回路20_xの動作に読み替えて参酌することができる。次に、走査線駆動回路11gの動作について説明する。具体的には、図7Aは、走査線駆動回路用スタートパルスGSPが入力される際の第ef1のパルス出力回路20_ef1の各端子に入力される信号の電位、並びにノードA及びノードBの電位を示しており、図7Bは、第efkのパルス出力回路20_efkからハイレベルの電位が入力される際の第efk1のパルス出力回路20_efk1の各端子に入力される信号の電位、並びにノードA及びノードBの電位を示しており、図7Cは、第ef2kのパルス出力回路20_ef2kからハイレベルの電位が入力される際の第ef2k1のパルス出力回路20_ef2k1の各端子に入力される信号の電位、並びにノードA及びノードBの電位を示している。なお、走査線駆動回路11gは走査線駆動回路11eと同じ構成を備え、ef1行目の走査線13_ef1からm行目の走査線13_mに向かう順番にシフトする。従って、x行目の走査線と接続された第xのパルス出力回路20_xxはef1以上m以下の自然数の動作は第x-e-fのパルス出力回路20_x-e-fと同じ動作をする。具体的には、第ef1のパルス出力回路20_ef1は、第1のパルス出力回路20_1と同じ動作をし、第efk1のパルス出力回路20_efk1は、第k1のパルス出力回路20_k1と同じ動作をし、第ef2k1のパルス出力回路20_ef2k1は、第2k1のパルス出力回路20_2k1と同じ動作をする。よって、走査線駆動回路11gの第xのパルス出力回路20_xの動作の詳細については、走査線駆動回路11eに関する説明に記載された第x-e-fのパルス出力回路20_x-e-fの動作を第xのパルス出力回路20_xの動作に読み替えて参酌することができる。<信号線駆動回路12の構成例>図8は、図1に示す液晶表示装置が有する信号線駆動回路12の構成例を示す図である。図8に示す信号線駆動回路12は、第1の出力端子乃至第nの出力端子を有するシフトレジスタ120と、画像信号を供給する3本の配線と、当該3本の配線のいずれかと画素部に配設された3n本の信号線14を接続する3n個のトランジスタを有する。画素部10を3つの範囲に分割し、計3本の配線が画像信号を供給する。なお、画像信号DATA_eは範囲10eに表示する信号であり、画像信号DATA_fは範囲10fに表示する信号であり、画像信号DATA_gは範囲10gに表示する信号である。また、画像信号DATA_eを供給する配線にはトランジスタ121_e1乃至トランジスタ121_enのソース及びドレインの一方が電気的に接続されている。トランジスタ121_e1のソース及びドレインの他方は画素部において1列目に配設された信号線14_e1に電気的に接続され、ゲートがシフトレジスタ120の第1の出力端子に電気的に接続され、トランジスタ121_enのソース及びドレインの他方は画素部においてn列目に配設された信号線14_enに電気的に接続され、ゲートがシフトレジスタ120の第nの出力端子に電気的に接続されている。画像信号DATA_fを供給する配線にはトランジスタ121_f1乃至トランジスタ121_fnのソース及びドレインの一方が電気的に接続されている。トランジスタ121_f1のソース及びドレインの他方は画素部において1列目に配設された信号線14_f1に電気的に接続され、ゲートがシフトレジスタ120の第1の出力端子に電気的に接続され、トランジスタ121_fnのソース及びドレインの他方は画素部においてn列目に配設された信号線14_fnに電気的に接続され、ゲートがシフトレジスタ120の第nの出力端子に電気的に接続されている。画像信号DATA_gを供給する配線にはトランジスタ121_g1乃至トランジスタ121_gnのソース及びドレインの一方が電気的に接続されている。トランジスタ121_g1のソース及びドレインの他方は画素部において1列目に配設された信号線14_g1に電気的に接続され、ゲートがシフトレジスタ120の第1の出力端子に電気的に接続され、トランジスタ121_gnのソース及びドレインの他方は画素部においてn列目に配設された信号線14_gnに電気的に接続され、ゲートがシフトレジスタ120の第nの出力端子に電気的に接続されている。なお、シフトレジスタ120は、信号線駆動回路用スタートパルスSSPをきっかけとしてシフト期間毎に順次第1の出力端子乃至第nの出力端子からハイレベルの電位を出力する機能を有する。すなわち第1の出力端子に接続されたトランジスタ121_e1、トランジスタ121_f1、及びトランジスタ121_g1が同時にシフト期間オン状態となった後、トランジスタ121_e2、トランジスタ121_f2、及びトランジスタ121_g2が同時にシフト期間オン状態となり、トランジスタ121_en、トランジスタ121_fn、及びトランジスタ121_gnが同時にシフト期間オン状態となるまで順次画像信号を供給する配線と信号線を接続する。図9は、画像信号DATA_e、画像信号DATA_f、及び画像信号DATA_gを供給するそれぞれの配線が供給する画像信号のタイミングの一例を示す図である。図9に示すように、画像信号DATA_e、を供給する配線は、期間t4において、1行目に配設された画素用画像信号data1を供給し、期間t5において、k1行目に配設された画素用画像信号datak1を供給し、期間t6において、2k1行目に配設された画素用画像信号data2k1を供給し、期間t7において、2行目に配設された画素用画像信号data2を供給する。以下、同様に画像信号DATAを供給する配線は、特定の行毎に配設された画素用画像信号を順次供給する。具体的には、s行目sは、k未満の自然数に配設された画素用画像信号→ks行目に配設された画素用画像信号→2ks行目に配設された画素用画像信号→s1行目に配設された画素用画像信号という順序で画像信号を供給する。画像信号DATA_fを供給する配線は、期間t4において、ef行目に配設された画素用画像信号dataefを供給し、期間t5において、ef-k行目に配設された画素用画像信号dataef-kを供給し、期間t6において、ef-2k行目に配設された画素用画像信号dataef-2kを供給し、期間t7において、ef-1行目に配設された画素用画像信号dataef-1を供給する。以下、同様に画像信号DATA_fを供給する配線は、特定の行毎に配設された画素用画像信号を順次供給する。具体的には、s’行目s’は、k以上の自然数に配設された画素用画像信号→s’-k行目に配設された画素用画像信号→s’-2k行目に配設された画素用画像信号→s’-1行目に配設された画素用画像信号という順序で画像信号を供給する。画像信号DATA_gを供給する配線は、期間t4において、ef1行目に配設された画素用画像信号dataef1を供給し、期間t5において、efk1行目に配設された画素用画像信号dataefk1を供給し、期間t6において、ef2k1行目に配設された画素用画像信号dataef2k1を供給し、期間t7において、ef2行目に配設された画素用画像信号dataef-1を供給する。以下、同様に画像信号DATA_fを供給する配線は、特定の行毎に配設された画素用画像信号を順次供給する。具体的には、s行目sは、k未満の自然数に配設された画素用画像信号→ks行目に配設された画素用画像信号→2ks行目に配設された画素用画像信号→s1行目に配設された画素用画像信号という順序で画像信号を供給する。走査線駆動回路11e乃至走査線駆動回路11g、及び信号線駆動回路12が上述した動作を行うことにより、走査線駆動回路11e乃至走査線駆動回路11gは、それぞれが備えるパルス出力回路のシフト期間毎に画素部に配設された3行の画素に画像信号を入力できる。<バックライト、及びバックライト駆動回路の構成例>図10は、図1に示す液晶表示装置の画素部10の後方に設けられるバックライトパネル40の構成例を示す図である。図10に示すバックライトパネル40は、複数のバックライトアレイ41を列方向に並べて備え、それぞれのバックライトアレイ41は、赤R、緑G、青Bの3色を呈する光源を含むバックライトユニット42を複数並べて備える。なお、複数のバックライトユニット42は、特定の領域毎に点灯を制御でき、その領域を実質的に均一に照明できればどのような配置であってもよく、例えば、マトリクス状に画素部10の後方に配設すればよい。また、バックライトパネル40は3つの範囲範囲40e~範囲40gに分割され、範囲40eは画素部10の範囲10eと重なり、範囲40fは画素部10の範囲10fと重なり、範囲40gは画素部10の範囲10gと重なる。なお、バックライトユニット42に用いる光源としては、発光効率が高いLEDLight-EmittingDiodeやOLEDOrganicLight-EmittingDiodeなどの発光素子が好適である。図11には、バックライトパネル40とその前方に設けられる図示されないm行n列に配設された複数の画素15の位置関係の一例を示す。バックライトパネルには、少なくともt行毎ここでは、tは、k/4とするに独立して点灯可能なバックライトアレイが設けられており、それぞれのバックライトアレイはt行n列に配列された複数の画素15を実質的に均一に照明する。具体的には、当該バックライトパネル40は少なくとも1行目乃至t行目用バックライトアレイI~ef2k3t1行目乃至m行目用バックライトアレイXXXVIを有し、それぞれのバックライトアレイを独立に点灯できることとする。さらに、それぞれのバックライトアレイにおいて、各色を呈する光源例えば赤R、緑G、及び青Bの3色を呈する光源を独立に点灯できることとする。すなわち、いずれかひとつのバックライトアレイにおいて、赤R、緑G、及び青Bのいずれか一つの色を呈する光源を点灯させることで画素部10の特定の領域に対して赤R、緑G、又は青Bを呈する光を照射することが可能であることとする。なお、赤R、緑G、及び青Bのいずれか二つの色を呈する光源を点灯させることで画素部10に対して二つの光の混色によって形成される有彩色を呈する光を照射すること、または/および赤R、緑G、及び青Bの色を呈する全ての光源を点灯させることで画素部10に対して三つの光の混色によって形成される白Wを呈する光を照射することが可能な構成としてもよい。なお発光強度を制御する手段は、バックライトユニット42に用いる光源の種類に応じて適宜選択して用いることができる。<液晶表示装置の動作例>図12は、上述した液晶表示装置における選択信号の走査と、バックライトが有する1行目乃至t行目用バックライトアレイI~ef2k3t1行目乃至m行目用バックライトアレイXXXVIの点灯タイミングとを示す図である。なお、図12において縦軸は画素部における行1行目乃至m行目を表し、横軸は時間を表している。図12に示すように当該液晶表示装置の1行目に配設された走査線からe行目に配設された走査線において、選択信号をk行毎にそれぞれ一つずつ行番号が増える順番に選択信号を供給する。具体的には、1行目に配設された走査線→k1行目に配設された走査線→2k1行目に配設された走査線→2行目に配設された走査線→k2行目に配設された走査線→2k2行目に配設された走査線という順序で選択信号を供給する。また、ef行目に配設された走査線からe1行目に配設された走査線において、選択信号をk行毎にそれぞれ一つずつ行番号が減る順番に選択信号を供給する。具体的にはef行目に配設された走査線→ef-k行目に配設された走査線→ef-2k行目に配設された走査線→ef-1行目に配設された走査線→ef-k-1行目に配設された走査線→ef-2k-1行目に配設された走査線という順序で選択信号を供給する。また、eg1行目に配設された走査線からm行目に配設された走査線において、選択信号をk行毎にそれぞれ一つずつ行の番号が増える順番に選択信号を供給する。具体的には、eg1行目に配設された走査線→egk1行目に配設された走査線→eg2k1行目に配設された走査線→eg2行目に配設された走査線→egk2行目に配設された走査線→eg2k2行目に配設された走査線という順序で選択信号を供給する。上述の順番に選択信号を供給することにより、図12に示すように例えば期間T1に、赤Rを呈する光の透過を制御するための画像信号を1行目に配設されたn個の画素からt行目に配設されたn個の画素、ef行目に配設されたn個の画素からef-t1行目に配設されたn個の画素、及びef1行目に配設されたn個の画素からeft行目に配設されたn個の画素を順次選択して入力し、青Bを呈する光の透過を制御するための画像信号をk1行目に配設されたn個の画素からkt行目に配設されたn個の画素、ef-k行目に配設されたn個の画素からef-k-t1行目に配設されたn個の画素、及びefk1行目に配設されたn個の画素からefkt行目に配設されたn個の画素を順次選択して入力し、緑Gを呈する光の透過を制御するための画像信号を2k1行目に配設されたn個の画素から2kt行目に配設されたn個の画素、ef-2k行目に配設されたn個の画素からef-2k-t1行目に配設されたn個の画素、及びef2k1行目に配設されたn個の画素からef2kt行目に配設されたn個の画素を順次選択して入力できる。期間T1に続く次の期間T2で、赤Rを呈する光の透過を制御するための画像信号をt1行目に配設されたn個の画素から2t行目に配設されたn個の画素、ef-t行目に配設されたn個の画素からef-2t1行目に配設されたn個の画素、及びeft1行目に配設されたn個の画素からef2t行目に配設されたn個の画素を順次選択して入力し、青Bを呈する光の透過を制御するための画像信号をkt1行目に配設されたn個の画素からk2t行目に配設されたn個の画素、ef-k-t行目に配設されたn個の画素からef-k-2t1行目に配設されたn個の画素、及びefkt1行目に配設されたn個の画素からefk2t行目に配設されたn個の画素を順次選択して入力し、緑Gを呈する光の透過を制御するための画像信号を2kt1行目に配設されたn個の画素から2k2t行目に配設されたn個の画素、ef-2k-t行目に配設されたn個の画素からef-2k-2t1行目に配設されたn個の画素、及びef2kt1行目に配設されたn個の画素からef2k2t行目に配設されたn個の画素を順次選択して入力できる。また、期間T2乃至期間T4に、期間T1に画像信号が入力された領域の後方に配置されたバックライトアレイを点灯する。具体的には赤Rを呈する光源を1行目に配設されたn個の画素からt行目に配設されたn個の画素、ef-t1行目に配設されたn個の画素からef行目に配設されたn個の画素、及びef1行目に配設されたn個の画素からeft行目に配設されたn個の画素の後方で点灯し、青Bを呈する光源をk1行目に配設されたn個の画素からkt行目に配設されたn個の画素、ef-k-t1行目に配設されたn個の画素からef-k行目に配設されたn個の画素、及びefk1行目に配設されたn個の画素からefkt行目に配設されたn個の画素の後方で点灯し、緑Gを呈する光源を2k1行目に配設されたn個の画素から2kt行目に配設されたn個の画素、ef-2k-t1行目に配設されたn個の画素からef-2k行目に配設されたn個の画素、及びef2k1行目に配設されたn個の画素からef2kt行目に配設されたn個の画素の後方で点灯する。さらに、期間T3乃至期間T5に、期間T2に画像信号が入力された領域の後方に配置されたバックライトアレイを点灯する。具体的には赤Rを呈する光源をt1行目に配設されたn個の画素から2t行目に配設されたn個の画素、ef-2t1行目に配設されたn個の画素からef-t行目に配設されたn個の画素、及びeft1行目に配設されたn個の画素からef2t行目に配設されたn個の画素の後方で点灯し、青Bを呈する光源をkt1行目に配設されたn個の画素からk2t行目に配設されたn個の画素、ef-k-2t1行目に配設されたn個の画素からef-k-t行目に配設されたn個の画素、及びefkt1行目に配設されたn個の画素からefk2t行目に配設されたn個の画素の後方で点灯し、緑Gを呈する光源を2kt1行目に配設されたn個の画素から2k2t行目に配設されたn個の画素、ef-2k-2t1行目に配設されたn個の画素からef-2k-t行目に配設されたn個の画素、及びef2kt1行目に配設されたn個の画素からef2k2t行目に配設されたn個の画素の後方で点灯する。なお、当該液晶表示装置は特定の領域において赤Rを呈する光の透過を制御するための画像信号の入力~バックライトアレイにおける青Bの光源の点灯までの動作によって、画素部10に1枚の画像を形成する。このように1行目に配設された走査線からe行目に配設された走査線においては、特定の領域に配設された複数の画素に画像信号を入力し、次いで当該特定の領域の一方に隣接する領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に特定の色を呈する光を照射する。その結果、1行目からe行目の領域においては、特定の色を呈する光が、行番号が増える方向に移動しながら映像を形成するように、当該表示装置の利用者には見える。また、ef行目に配設された走査線からe1行目に配設された走査線においては、特定の領域に配設された複数の画素に画像信号を入力し、次いで当該特定の領域の他方に隣接する領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に特定の色を呈する光を照射する。その結果、e1行目からef行目の領域においては、特定の色を呈する光が、行番号が減る方向に移動しながら映像を形成するように、当該表示装置の利用者には見える。また、ef1行目に配設された走査線からm行目に配設された走査線においては、特定の領域に配設された複数の画素に画像信号を入力し、次いで当該特定の領域の一方に隣接する領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に特定の色を呈する光を照射する。その結果、ef1行目からm行目の領域においては、特定の色を呈する光が、行番号が増える方向に移動しながら映像を形成するように、当該表示装置の利用者には見える。<本実施の形態で開示される液晶表示装置について>上述のように当該液晶表示装置は、一の方向に特定の色を呈する光が移動しながら映像を描く範囲が、一の方向と相反する方向に同一又は異なる色を呈する光が移動しながら映像を描く範囲で分断されている。その結果、利用者が一の方向に視点を移動しても、利用者の視野に特定の色を呈する光が連続して入射する時間を短く、または範囲を狭くすることができる。このような構成とすることで、特定の表示情報が過多になることを防ぎ、当該利用者に視認される表示品位の低下を抑制することができ、依って表示画像の画質を向上できる。本実施の形態の液晶表示装置は、画像信号の入力と、バックライトの点灯とを並行して行うことが可能である。そのため、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることなどが可能になる。その結果、フィールドシーケンシャル方式によって表示を行う液晶表示装置において生じるカラーブレイクを抑制し、該液晶表示装置が表示する画質を向上させることが可能である。また、本実施の形態で開示される液晶表示装置は、上記の動作を簡便な画素構成でありながら実現することが可能である。具体的には、特許文献1で開示される液晶表示装置の画素には、本実施の形態で開示される液晶表示装置の画素の構成に加えて、電荷の移動を制御するトランジスタが必要になる。また、該トランジスタのスイッチングを制御するための信号線も別途必要になる。これに対し、本実施の形態の液晶表示装置の画素構成は、簡便である。すなわち、本実施の形態の液晶表示装置は、特許文献1で開示される液晶表示装置と比較して画素の開口率を向上させることが可能である。また、画素部に延在する配線数を低減することで各種配線間に生じる寄生容量を低減することが可能である。すなわち、画素部に延在する各種配線の高速駆動が可能となる。また、図12に示す動作例のようにバックライトを点灯する場合、隣接するバックライトユニットが異なる色を呈することがない。具体的には、期間T1において画像信号の入力が行われる領域に対して当該書き込み後にバックライトを点灯する場合、隣接するバックライトユニットが異なる色を呈することがない。例えば、期間T1において、k1行目に配設されたn個の画素からkt行目に配設されたn個の画素に対して青Bを呈する光の透過を制御するための画像信号の入力が終了した後にk1行目乃至kt行目用バックライトユニットにおいて青Bの光源を点灯させる際に、3t1行目乃至k行目用バックライトユニット及びkt1行目乃至k2t行目用バックライトユニットにおいては、青Bの光源が点灯される又は点灯自体が行われない赤R、緑Gが点灯されることがない。そのため、特定の色の画像情報が入力された画素を、当該特定の色と異なる色を呈する光が透過する確率を低減することが可能である。また、バックライトアレイが有する2つの異なる色を呈する光源を同時に点灯させる期間を設けることもできる。2つの異なる色を呈する光源を同時に点灯させる期間を設けると、液晶表示装置の表示輝度の向上を図ることが可能である。また、バックライトユニットが有する複数の光源のそれぞれの点灯期間を長期間確保することで、液晶表示装置の表示色調の細分化を図る表示する色の濃淡などをより細かく表現することが可能である。例えば、赤R、緑G、及び青Bの光源のいずれか一が点灯される期間のみならず、それらの2つが同時に点灯される期間を設けてもよい。例えば6回の画像信号R→G→B→RG→GB→RBの走査を行うことで赤R、緑G、及び青Bの光源のそれぞれが3回点灯する期間を確保することが可能である。すなわち、複数の光源のそれぞれの点灯期間を効率よく長期化することが可能である。その結果、効率よく表示色調の細分化を図ることが可能である。<変形例>本実施の形態の液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。例えば、本実施の形態の液晶表示装置においては、画素部10を9つの領域に分割し、該9つの領域に並行して画像信号を供給する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部10を9つ以外の複数の領域に分割し、該複数の領域に並行して画像信号を供給する構成とすることが可能である。なお、当該領域数を変化させる場合、当該領域数に応じて走査線駆動回路用クロック信号及びパルス幅制御信号を設定する必要があることを付記する。また、本実施の形態の液晶表示装置においては、液晶素子に印加される電圧を保持するための容量素子が設けられる構成図2参照について示したが、当該容量素子を設けない構成とすることも可能である。この場合、画素の開口率を向上させることが可能である。また、画素部に延在する容量配線を削除することができるため、画素部に延在する各種配線の高速駆動が可能となる。また、パルス出力回路として、図5Aに示したパルス出力回路に、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ32のゲート、トランジスタ34のゲート、トランジスタ35のソース及びドレインの他方、トランジスタ36のソース及びドレインの他方、トランジスタ37のソース及びドレインの他方、並びにトランジスタ39のゲートに電気的に接続され、ゲートがリセット端子Resetに電気的に接続されたトランジスタ50を付加した構成図13A参照を適用することが可能である。なお、当該リセット端子には、画素部に1枚の画像が形成された後の期間においてハイレベルの電位が入力され、その他の期間においてはロウレベルの電位が入力される。なお、トランジスタ50は、ハイレベルの電位が入力されることでオン状態となるトランジスタである。これにより、各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。なお、当該初期化を行う場合には、画素部に1枚の画像が形成される期間を経た後に初期化期間を設ける必要があることを付記する。また、画素部に1枚の画像を形成する期間後にバックライトを消灯する期間を設ける場合、当該消灯する期間において当該初期化を行うことが可能である。また、パルス出力回路として、図5Aに示したパルス出力回路に、ソース及びドレインの一方がトランジスタ31のソース及びドレインの他方並びにトランジスタ32のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ33のゲート及びトランジスタ38のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ51を付加した構成図13B参照を適用することも可能である。なお、トランジスタ51は、ノードAの電位がハイレベルの電位となる期間図3B~Dに示した期間t1~期間t6においてオフ状態となる。そのため、トランジスタ51を付加した構成とすることで、期間t1~t6において、トランジスタ33のゲート及びトランジスタ38のゲートと、トランジスタ31のソース及びドレインの他方並びにトランジスタ32のソース及びドレインの他方との電気的な接続を遮断することが可能となる。これにより、期間t1~期間t6に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、パルス出力回路として、図13Bに示したパルス出力回路に、ソース及びドレインの一方がトランジスタ33のゲート並びにトランジスタ51のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ38のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ52を付加した構成図14A参照を適用することも可能である。なお、上述したようにトランジスタ52を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ33のソースとゲートとの容量結合のみによってノードAの電位を上昇させる場合図5D参照、当該負荷の低減する効果が大きい。また、パルス出力回路として、図14Aに示したパルス出力回路からトランジスタ51を削除し、且つソース及びドレインの一方がトランジスタ31のソース及びドレインの他方、トランジスタ32のソース及びドレインの他方、並びにトランジスタ52のソース及びドレインの一方に電気的に接続され、ソース及びドレインの他方がトランジスタ33のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ53を付加した構成図14B参照を適用することも可能である。なお、上述したようにトランジスタ53を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パルスが、トランジスタ33、38のスイッチングに与える影響を軽減することが可能である。また、本実施の形態の液晶表示装置においては、バックライトユニットとして赤R、緑G、青Bの3色を呈する光源を横に直線的に並べる構成図10及び図11参照について示したが、バックライトユニットの構成は、当該構成に限定されない。例えば、当該3色を呈する光源を3角配置しても良いし、当該3色を呈する光源を縦に直線的に並べてもよいし、赤Rのバックライトユニット、緑Gのバックライトユニット、及び青Bのバックライトユニットを別途設けても良い。また、上述した液晶表示装置においては、バックライトとして直下型方式のバックライトを適用する構成図10及び図11参照について示したが、当該バックライトとしてエッジライト方式のバックライトを適用することも可能である。また、本実施の形態の液晶表示装置においては、選択信号の走査及びバックライトユニットの点灯を連続的に行う構成図12参照について示したが、液晶表示装置の動作は、当該構成に限定されない。例えば、画素部において1枚の画像を形成する期間図12では、赤Rを呈する光の透過を制御するための画像信号の入力~バックライトユニットにおいて青Bの光源が点灯される期間に相当するの前後に、選択信号の走査及びバックライトユニットの点灯が行われない期間を設ける構成とすることが可能である。これにより、当該液晶表示装置において生じるカラーブレイクを抑制し、該液晶表示装置が表示する画質を向上させることが可能である。なお、選択信号の走査及びバックライトユニットの点灯の双方を行わない構成に変えて、選択信号の走査を行い各画素に対して光を透過させないための画像信号を入力する構成とすることも可能である。また、本実施の形態の液晶表示装置においては、画素部の特定の領域毎にバックライトユニットが有する3つの光源の1つ又は2つを点灯させる期間を設ける構成の他、バックライトユニットが有する3つの光源のすべてが点灯される期間を設ける構成とすることも可能である。この場合、液晶表示装置の表示輝度をさらに向上させること及び表示色調をさらに細分化させることが可能である。なお、赤Rを呈する光の透過を制御するための画像信号の入力~バックライトユニットにおける赤Rの光源、緑Gの光源、及び青Bの光源の点灯までの動作によって画素部に1枚の画像が形成されることとする。また、本実施の形態の液晶表示装置においては、画素部の特定の領域毎にバックライトユニットを赤R→緑G→青Bの順で点灯することで1枚の画像を形成する構成図12参照について示したが、本実施の形態の液晶表示装置における光源の点灯順は当該順に限定されない。例えば、赤R→緑G→青B→[赤R及び緑G]→[緑G及び青B]→[青B及び赤Rの順で点灯することで1枚の画像を形成する構成、青B→[青B及び緑G]→緑G→[緑G及び赤R]→赤R→[赤R及び青B]の順で点灯することで1枚の画像を形成する構成、青B→[青B及び赤R]→赤R→[赤R及び緑G]→緑G→[緑G及び青B]の順で点灯することで1枚の画像を形成する構成、青B→[赤R及び緑G]→緑G→[青B及び赤R]→赤R→[緑G及び青B]の順で点灯することで1枚の画像を形成する構成、青B→[赤R及び緑G]→[青B及び緑G]→赤R→緑G→[赤R及び青B]の順で点灯することで1枚の画像を形成する構成などとすることも可能である。なお、光源の点灯順に合わせて、特定の色を呈する光の透過を制御するための画像信号の入力順も適宜設計する必要があることは言うまでもない。また、本実施の形態の液晶表示装置においては、バックライトユニットが有する赤R、緑G、及び青Bの光源のそれぞれが1回点灯することで1枚の画像を形成する構成図12参照について示したが、本実施の形態の液晶表示装置における光源毎の点灯回数を異ならせることも可能である。例えば、視感度が高い赤R及び緑Gを呈する光が2回点灯され、且つ視感度の低い青Bが3回点灯されるように、バックライトユニットを点灯することで1枚の画像を形成する構成とすることも可能である。また、本実施の形態の液晶表示装置においては、バックライトとして赤R、緑G、青Bの3色の光源を組み合わせて用いる構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、任意の色を呈する光源を組み合わせてバックライトを構成することが可能である。例えば、赤R、緑G、青B、白W、若しくは赤R、緑G、青B、黄Yの4色の光源を組み合わせて用いること、又はシアンC、マゼンタM、イエローYの3色の光源を組み合わせて用いることなどが可能である。なお、バックライトユニットが白Wを呈する光を発光する光源を有する場合は、白Wを呈する光を混色によって形成するのではなく、当該光源を用いて白Wを呈する光を形成することができる。当該光源は、発光効率が高いため、当該光源を用いてバックライトを構成することで、消費電力を低減することが可能である。また、バックライトユニットが補色の関係にある2色の光源を有する場合例えば、青Bと黄Yの2色の光源を有する場合、当該2色を呈する光を混色することで白Wを呈する光を形成することも可能である。さらに、淡色の赤R、緑G、及び青B、並びに濃色の赤R、緑G、及び青Bの6色の光源を組み合わせて用いること、又は赤R、緑G、青B、シアンC、マゼンタM、イエローYの6色の光源を組み合わせて用いることなども可能である。このように、より多種の光源を組み合わせて用いることで、当該液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。なお、本実施の形態の変形例として述べた構成の複数を、本実施の形態の液晶表示装置に対して適用することも可能である。また、本実施の形態の内容又は該内容の一部を、他の実施の形態の内容又は該内容の一部と組み合わせることが可能である。実施の形態2本実施の形態では、実施の形態1に示した液晶表示装置の具体的な構成について、説明する。<トランジスタの具体例>まず、上述した液晶表示装置の画素部又は各種回路に用いられるトランジスタの具体例について図15を参照して説明する。なお、当該液晶表示装置において、画素部及び各種回路のそれぞれに設けられるトランジスタは、同一構成を有するトランジスタを適用してもよいし、それぞれ異なる構成を有するトランジスタを適用してもよい。図15Aに示すトランジスタ2450は、基板2400上にゲート層2401が形成され、ゲート層2401上にゲート絶縁層2402が形成され、ゲート絶縁層2402上に半導体層2403が形成され、半導体層2403上に、ソース層2405a、及びドレイン層2405bが形成されている。また、半導体層2403、ソース層2405a、及びドレイン層2405b上に絶縁層2407が形成されている。また、絶縁層2407上に保護絶縁層2409を形成してもよい。トランジスタ2450は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。図15Bに示すトランジスタ2460は、基板2400上にゲート層2401が形成され、ゲート絶縁層2402上に半導体層2403が形成され、半導体層2403上にチャネル保護層2406が形成され、チャネル保護層2406及び半導体層2403上に、ソース層2405a、及びドレイン層2405bが形成されている。また、ソース層2405a、及びドレイン層2405b上に保護絶縁層2409を形成してもよい。トランジスタ2460は、チャネル保護型チャネルストップ型ともいうと呼ばれるボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。図15Cに示すトランジスタ2470は、基板2400上に下地層2436が形成され、下地層2436上に半導体層2403が形成され、半導体層2403、及び下地層2436上に、ソース層2405a、及びドレイン層2405bが形成され、半導体層2403、ソース層2405a、及びドレイン層2405b上にゲート絶縁層2402が形成され、ゲート絶縁層2402上にゲート層2401が形成されている。また、ゲート層2401上に保護絶縁層2409を形成してもよい。トランジスタ2470は、トップゲート構造のトランジスタの一つである。図15Dに示すトランジスタ2480は、基板2400上に、第1のゲート層2411が形成され、第1のゲート層2411上に第1のゲート絶縁層2413が形成され、第1のゲート絶縁層2413上に半導体層2403が形成され、半導体層2403、及び第1のゲート絶縁層2413上に、ソース層2405a、及びドレイン層2405bが形成されている。また、半導体層2403、ソース層2405a、及びドレイン層2405b上に第2のゲート絶縁層2414が形成され、第2のゲート絶縁層2414上に第2のゲート層2412が形成されている。また、第2のゲート層2412上に保護絶縁層2409を形成してもよい。トランジスタ2480は、トランジスタ2450とトランジスタ2470を併せた構造を有する。第1のゲート層2411と第2のゲート層2412を電気的に接続して一つのゲート層として機能させることができる。また、第1のゲート層2411と第2のゲート層2412のうち、どちらか一方を単にゲートと呼び、他方をバックゲートと呼ぶことがある。なお、トランジスタ2480において、バックゲートの電位を変化させることで、ゲートの電位によってスイッチングを制御する際のトランジスタ2480のしきい値電圧を変化させることができる。なお、基板2400としては、半導体基板例えば単結晶基板又はシリコン基板、SOI基板、ガラス基板、石英基板、表面に絶縁層が設けられた導電性基板、又はプラスチック基板、貼り合わせフィルム、繊維状の材料を含む紙、若しくは基材フィルムなどの可撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルサルフォンPESに代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。また、ゲート層2401及び第1のゲート層2411としては、アルミニウムAl、銅Cu、チタンTi、タンタルTa、タングステンW、モリブデンMo、クロムCr、ネオジムNd、スカンジウムScから選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。また、ゲート絶縁層2402、第1のゲート絶縁層2413、第2のゲート絶縁層2414としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸素が55~65原子、窒素が1~20原子、シリコンが25~35原子、水素が0.1~10原子の範囲において、合計100原子となるように各元素を任意の濃度で含むものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであり、濃度範囲として酸素が15~30原子、窒素が20~35原子、Siが25~35原子、水素が15~25原子の範囲において、合計100原子となるように各元素を任意の濃度で含むものをいう。また、半導体層2403としては、シリコンSi若しくはゲルマニウムGeなどの周期表第14族元素を主構成元素とする材料、シリコンゲルマニウムSiGe若しくはガリウムヒ素GaAsなどの化合物、酸化亜鉛ZnO若しくはインジウムIn及びガリウムGaを含む酸化亜鉛などの酸化物、又は半導体特性を示す有機化合物などの半導体材料を適用することができる。また、これらの半導体材料からなる層の積層構造を適用することもできる。さらに、半導体層2403としてシリコンSiを適用する場合、当該半導体層2403の結晶状態は限定されない。すなわち、アモルファスシリコン、微結晶シリコン、多結晶シリコン、及び単結晶シリコンのいずれかを半導体層2403として適用することが可能である。なお、微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す520cm-1よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す520cm-1とアモルファスシリコンを示す480cm-1の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手ダングリングボンドを終端するため水素またはハロゲンを少なくとも1原子またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。また、半導体層2403として酸化物酸化物半導体を適用する場合、四元系金属酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体、二元系金属酸化物であるIn-Ga-O系酸化物半導体、In-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体、または単元系金属酸化物であるIn-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、上記酸化物半導体はSiO2を含んでもよい。ここで、例えば、In-Ga-Zn-O系酸化物半導体とは、少なくともInとGaとZnを含む酸化物であり、その組成比に特に制限はない。また、InとGaとZn以外の元素を含んでもよい。また、酸化物半導体として、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどを選択することができる。また、ソース層2405a、ドレイン層2405b、及び第2のゲート層2412としては、アルミニウムAl、銅Cu、チタンTi、タンタルTa、タングステンW、モリブデンMo、クロムCr、ネオジムNd、スカンジウムScから選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。また、ソース層2405a、ドレイン層2405bこれらと同じ層で形成される配線層を含むとなる導電膜は導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する、酸化インジウム酸化亜鉛合金In2O3―ZnOまたはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。なお、チャネル保護層2406としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。また、絶縁層2407としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。また、保護絶縁層2409としては、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、窒化酸化アルミニウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。また、下地層2436としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。なお、半導体層2403として酸化物半導体を適用する場合、該酸化物半導体に接する絶縁層ここでは、ゲート絶縁層2402、絶縁層2407、チャネル保護層2406、下地層2436、第1のゲート絶縁層2413、第2のゲート絶縁層2414が相当するとしては、第13族元素および酸素を含む絶縁材料を用いることが好ましい。酸化物半導体材料には第13族元素を含むものが多く、第13族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体に接する絶縁層に用いることで、酸化物半導体との界面の状態を良好に保つことができる。第13族元素を含む絶縁材料とは、絶縁材料に一または複数の第13族元素を含むことを意味する。第13族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量原子よりアルミニウムの含有量原子が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量原子がアルミニウムの含有量原子以上のものを示す。例えば、ガリウムを含有する酸化物半導体層に接して絶縁層を形成する場合に、絶縁層に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁層の界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁層とを接して設けることにより、酸化物半導体層と絶縁層の界面における水素のパイルアップを低減することができる。なお、絶縁層に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁層を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点においても好ましい。また、半導体層2403として酸化物半導体を適用する場合、該酸化物半導体に接する絶縁層は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルク固相に添加することをいう。なお、当該バルク固相の用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。例えば、当該絶縁層として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をGa2OXX=3α、0<α<1とすることができる。また、当該絶縁層として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をAl2OXX=3α、0<α<1とすることができる。また、当該絶縁層として酸化ガリウムアルミニウム酸化アルミニウムガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム酸化アルミニウムガリウムの組成をGaXAl2-XO3α0<X<2、0<α<1とすることができる。酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁層を形成することができる。このような領域を備える絶縁層と酸化物半導体層が接することにより、絶縁層中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、または酸化物半導体層と絶縁層の界面における酸素不足欠陥を低減し、酸化物半導体層をI型化またはI型に限りなく近い酸化物半導体とすることができる。なお、半導体層2403として酸化物半導体を適用する場合において、半導体層2403に接する絶縁層のうち、上層に位置する絶縁層及び下層に位置する絶縁層の一方のみを化学量論的組成比より酸素が多い領域を有する絶縁層とすることもできるが、両方の絶縁層を化学量論的組成比より酸素が多い領域を有する絶縁層とすることが好ましい。化学量論的組成比より酸素が多い領域を有する絶縁層を、半導体層2403に接する絶縁層の、上層及び下層に位置する絶縁層に用い、半導体層2403を挟む構成とすることで、上記効果をより高めることができる。また、半導体層2403として酸化物半導体を適用する場合において、半導体層2403の上層または下層に用いる絶縁層は、上層と下層で同じ構成元素を有する絶縁層としても良いし、異なる構成元素を有する絶縁層としても良い。例えば、上層と下層とも、組成がGa2OXX=3α、0<α<1の酸化ガリウムとしても良いし、上層と下層の一方を組成がGa2OXX=3α、0<α<1の酸化ガリウムとし、他方を組成がAl2OXX=3α、0<α<1の酸化アルミニウムとしても良い。また、半導体層2403として酸化物半導体を適用する場合において、半導体層2403に接する絶縁層は、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良い。例えば、半導体層2403の上層に組成がGa2OXX=3α、0<α<1の酸化ガリウムを形成し、その上に組成がGaXAl2-XO3α0<X<2、0<α<1の酸化ガリウムアルミニウム酸化アルミニウムガリウムを形成してもよい。なお、半導体層2403の下層を、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良いし、半導体層2403の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良い。<画素レイアウトの具体例>次いで、上述した液晶表示装置の画素のレイアウトの具体例について図16、17を参照して説明する。なお、図16は、図2に示した画素のレイアウトの上面図を示す図であり、図17は、図16に示すA-B線における断面図を示す図である。なお、図16においては、液晶層、対向電極などの構成は割愛している。以下、具体的な構造について図17を参照して説明する。トランジスタ16は、基板220上に絶縁層221を介して設けられた導電層222と、導電層222上に設けられた絶縁層223と、導電層222上に絶縁層223を介して設けられた半導体層224と、半導体層224の一端上に設けられた導電層225aと、半導体層224の他端上に設けられた導電層225bと、を有する。なお、導電層222は、ゲート層として機能し、絶縁層223は、ゲート絶縁層として機能し、導電層225a及び導電層225bの一方は、ソース層、他方はドレイン層として機能する。容量素子17は、基板220上に絶縁層221を介して設けられた導電層226と、導電層226上に設けられた絶縁層227と、導電層226上に絶縁層227を介して設けられた導電層228と、を有する。なお、導電層226は、容量素子17の一方の電極として機能し、絶縁層227は、容量素子17の誘電体として機能し、導電層228は、容量素子17の他方の電極として機能する。また、導電層226は、導電層222と同一材料からなり、絶縁層227は、絶縁層223と同一材料からなり、導電層228は、導電層225a及び導電層225bと同一材料からなる。また、導電層226は、導電層225bと電気的に接続されている。なお、トランジスタ16及び容量素子17上には、絶縁層229及び平坦化絶縁層230が設けられている。液晶素子18は、平坦化絶縁層230上に設けられた透明導電層231と、対向基板240上に設けられた透明導電層241と、透明導電層231と透明導電層241に挟持された液晶層250と、を有する。なお、透明導電層231は、液晶素子18の画素電極として機能し、透明導電層241は、液晶素子18の対向電極として機能する。また、透明導電層231は、導電層225b及び導電層226と電気的に接続されている。なお、透明導電層231と液晶層250の間、または透明導電層241と液晶層250の間に、配向膜を適宜設けても良い。配向膜は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に接するように、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜を直接形成することも可能である。また、液晶層250を形成するために行われる液晶の注入は、ディスペンサ式滴下式を用いても良いし、ディップ式汲み上げ式を用いていても良い。なお、対向基板240上には、画素間における液晶の配向の乱れに起因するディスクリネーションが視認されるのを防ぐため、又は、拡散した光が隣接する複数の画素に並行して入射するのを防ぐために、光を遮蔽することができる遮蔽層242が設けられている。遮蔽層242には、カーボンブラック、二酸化チタンよりも酸化数が小さい低原子価酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。また、クロムを用いた膜で、遮蔽層242を形成することも可能である。透明導電層231、及び透明導電層241は、例えば、酸化珪素を含む酸化インジウムスズITSO、酸化インジウムスズITO、酸化亜鉛ZnO、酸化インジウム亜鉛IZO、ガリウムを添加した酸化亜鉛GZOなどの透光性を有する導電材料を用いることができる。なお、図17では、透明導電層231と透明導電層241の間に液晶層250が挟持される構造を有する液晶素子を例に挙げて説明したが、本発明の一態様に係る液晶表示装置はこの構成に限定されない。IPS型の液晶素子やブルー相を用いた液晶素子のように、一対の電極が共に一の基板に形成されていても良い。<液晶表示装置の具体例>次いで、液晶表示装置のパネルの外観について、図18を用いて説明する。図18Aは、基板4001と対向基板4006とをシール材4005によって接着させたパネルの上面図であり、図18Bは、図18AのC-D線における断面図に相当する。基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むように、シール材4005が設けられている。また、画素部4002、走査線駆動回路4004の上に対向基板4006が設けられている。よって、画素部4002と走査線駆動回路4004は、基板4001とシール材4005と対向基板4006とによって、液晶4007と共に封止されている。また、基板4001上のシール材4005によって囲まれている領域とは異なる領域に、信号線駆動回路4003が形成された基板4021が、実装されている。図18Bでは、信号線駆動回路4003に含まれるトランジスタ4009を例示している。また、基板4001上に設けられた画素部4002、走査線駆動回路4004は、トランジスタを複数有している。図18Bでは、画素部4002に含まれるトランジスタ4010、トランジスタ4022を例示している。また、液晶素子4011が有する画素電極4030は、トランジスタ4010と電気的に接続されている。そして、液晶素子4011の対向電極4031は、対向基板4006に形成されている。画素電極4030と対向電極4031と液晶4007とが重なっている部分が、液晶素子4011に相当する。また、スペーサ4035が、画素電極4030と対向電極4031との間の距離セルギャップを制御するために設けられている。なお、図18Bでは、スペーサ4035が、絶縁膜をパターニングすることで形成されている場合を例示しているが、球状スペーサを用いていても良い。また、信号線駆動回路4003、走査線駆動回路4004、画素部4002に与えられる各種信号及び電位は、引き回し配線4014及び引き回し配線4015を介して、接続端子4016から供給されている。接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して電気的に接続されている。なお、基板4001、対向基板4006、基板4021には、ガラス、セラミックス、プラスチックを用いることができる。プラスチックには、FRPFiberglass-ReinforcedPlastics板、PVFポリビニルフルオライドフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムなどが含まれる。但し、液晶素子4011からの光の取り出し方向に位置する基板には、ガラス板、プラスチック、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。図19は、本発明の一態様に係る液晶表示装置の構造を示す、斜視図の一例である。図19に示す液晶表示装置は、画素部を有するパネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、バックライトパネル1607と、回路基板1608と、信号線駆動回路の形成された基板1611とを有している。パネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、バックライトパネル1607とは、順に積層されている。バックライトパネル1607は、複数のバックライトユニットで構成されたバックライト1612を有している。導光板1605内部に拡散されたバックライト1612からの光は、第1の拡散板1602、プリズムシート1603及び第2の拡散板1604によって、パネル1601に照射される。なお、ここでは、第1の拡散板1602と第2の拡散板1604とを用いているが、拡散板の数はこれに限定されず、単数であっても3以上であっても良い。そして、拡散板は導光板1605とパネル1601の間に設けられていれば良い。よって、プリズムシート1603よりもパネル1601に近い側にのみ拡散板が設けられていても良いし、プリズムシート1603よりも導光板1605に近い側にのみ拡散板が設けられていても良い。また、プリズムシート1603は、図19に示した断面が鋸歯状の形状に限定されず、導光板1605からの光をパネル1601側に集光できる形状を有していれば良い。回路基板1608には、パネル1601に入力される各種信号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして、図19では、回路基板1608とパネル1601とが、COFテープ1609を介して接続されている。また、信号線駆動回路の形成された基板1611が、COFChipOnFilm法を用いてCOFテープ1609に接続されている。図19では、バックライト1612の駆動を制御する制御系の回路が回路基板1608に設けられており、該制御系の回路とバックライトパネル1607とがFPC1610を介して接続されている例を示している。ただし、上記制御系の回路はパネル1601に形成されていても良く、この場合はパネル1601とバックライトパネル1607とがFPCなどにより接続されるようにする。<液晶表示装置を搭載した各種電子機器について>以下では、本明細書で開示される液晶表示装置を搭載した電子機器の例について図20を参照して説明する。図20Aは、ノート型のパーソナルコンピュータを示す図であり、本体2201、筐体2202、表示部2203、キーボード2204などによって構成されている。図20Bは、携帯情報端末PDAを示す図であり、本体2211には表示部2213と、外部インターフェイス2215と、操作ボタン2214等が設けられている。また、操作用の付属品としてスタイラス2212がある。図20Cは、電子書籍2220を示す図である。電子書籍2220は、筐体2221および筐体2223の2つの筐体で構成されている。筐体2221および筐体2223は、軸部2237により一体とされており、該軸部2237を軸として開閉動作を行うことができる。このような構成により、電子書籍2220は、紙の書籍のように用いることが可能である。筐体2221には表示部2225が組み込まれ、筐体2223には表示部2227が組み込まれている。表示部2225および表示部2227は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図20Cでは表示部2225に文章を表示し、左側の表示部図20Cでは表示部2227に画像を表示することができる。また、図20Cでは、筐体2221に操作部などを備えた例を示している。例えば、筐体2221は、電源2231、操作キー2233、スピーカー2235などを備えている。操作キー2233により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2220は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍2220は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。図20Dは、携帯電話機を示す図である。当該携帯電話機は、筐体2240および筐体2241の二つの筐体で構成されている。筐体2241は、表示パネル2242、スピーカー2243、マイクロフォン2244、ポインティングデバイス2246、カメラ用レンズ2247、外部接続端子2248などを備えている。また、筐体2240は、当該携帯電話機の充電を行う太陽電池セル2249、外部メモリスロット2250などを備えている。また、アンテナは筐体2241内部に内蔵されている。表示パネル2242はタッチパネル機能を備えており、図20Dには映像表示されている複数の操作キー2245を点線で示している。なお、当該携帯電話は、太陽電池セル2249から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ICチップ、小型記録装置などを内蔵した構成とすることもできる。表示パネル2242は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル2242と同一面上にカメラ用レンズ2247を備えているため、テレビ電話が可能である。スピーカー2243およびマイクロフォン2244は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体2240と筐体2241はスライドし、図20Dのように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。外部接続端子2248はACアダプタやUSBケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット2250に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。図20Eは、デジタルカメラを示す図である。当該デジタルカメラは、本体2261、表示部A2267、接眼部2263、操作スイッチ2264、表示部B2265、バッテリー2266などによって構成されている。図20Fは、テレビジョン装置を示す図である。テレビジョン装置2270では、筐体2271に表示部2273が組み込まれている。表示部2273により、映像を表示することが可能である。なお、ここでは、スタンド2275により筐体2271を支持した構成を示している。テレビジョン装置2270の操作は、筐体2271が備える操作スイッチや、別体のリモコン操作機2280により行うことができる。リモコン操作機2280が備える操作キー2279により、チャンネルや音量の操作を行うことができ、表示部2273に表示される映像を操作することができる。また、リモコン操作機2280に、当該リモコン操作機2280から出力する情報を表示する表示部2277を設ける構成としてもよい。なお、テレビジョン装置2270は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことが可能である。