"第1の基準電圧を生成するバンドギャップリファレンス回路と、第1の差動信号を入力とし、前記第1の基準電圧に基づいた中間電圧を有する第2の差動信号を生成する差動出力回路と、前記第2の差動信号の振幅を決めるように前記差動出力回路に流れる電流を制御する定電流回路とを具備し、前記定電流回路は、第1及び第2の電源間に直列接続された定電流制御トランジスタ及び電流検出用抵抗と、前記バンドギャップリファレンス回路内における電圧値が温度特性を持つ節点から引き出される電圧および前記電流検出用抵抗の印加電圧を比較処理して前記定電流制御トランジスタのコンダクタンスを制御することにより前記電源間に定電流を生じさせる演算増幅器とを有しており、前記電流検出用抵抗の印加電圧の温度特性が前記節点における電圧値の前記温度特性と同じであることを特徴とするLVDS出力回路。前記バンドギャップリファレンス回路は、非反転入力端子及び反転入力端子を有し、これらの端子に印加される電圧に基づいて出力端子から前記第1の基準電圧を出力する演算増幅器と、前記出力端子と前記非反転入力端子との間に接続された第1の抵抗と、前記出力端子と前記反転入力端子との間に接続された第2の抵抗と、一端が前記非反転入力端子に接続され、他端が接地端に接続された第1の回路素子と、一端が前記反転入力端子に接続され第3の抵抗と、前記第3の抵抗の他端と前記接地端との間に接続された第2の回路素子とを有し、前記節点は前記第1の抵抗もしくは前記第2の抵抗の中間部分にあることを特徴とする請求項1に記載のLVDS出力回路。従来のLVDS出力回路は、前述のように、出力信号の中間電圧と出力振幅の規格を満たす為に、バンドギャップリファレンス回路のように1個の基準電圧源から、演算増幅器により出力信号の中間電圧を決定し、定電流回路により振幅を決定する。この回路の場合、出力信号の中間電圧は温度特性がフラットになるが、出力振幅については定電流回路の電流作成用抵抗ポリシリコン抵抗の抵抗値が温度によって変化する温度特性を有するのでこの中間電圧の温度特性がフラットにならない問題が生じていた。従来、両方の温度特性をフラットにするには、温度特性の違う複数の基準電圧源を用意する、温度変化が0の温度特性である抵抗を使用する等の対処方法があるが、複数の基準電圧源を用いると、ICチップの面積の増大を招き、温度特性がフラットな抵抗材料を使用するには専用の特殊プロセスが必要となる問題が存在する。本発明は、このような事情によりなされたものであり、1個の基準電圧源を用いて、中間電圧及び出力振幅について温度特性がフラットになり、搭載されるICチップの面積増大を防ぐことが出来るLVDS出力回路を提供する。本発明のLVDS出力回路は、第1の基準電圧を生成するバンドギャップリファレンス回路と、第1の差動信号を入力とし、前記第1の基準電圧に基づいた中間電圧を有する第2の差動信号を生成する差動出力回路と、前記第2の差動信号の振幅を決めるように前記差動出力回路に流れる電流を制御する定電流回路とを具備し、前記定電流回路は、第1及び第2の電源間に直列接続された定電流制御トランジスタ及び電流検出用抵抗と、前記バンドギャップリファレンス回路内における電圧値が温度特性を持つ節点から引き出される電圧および前記電流検出用抵抗の印加電圧を比較処理して前記定電流制御トランジスタのコンダクタンスを制御することにより前記電源間に定電流を生じさせる演算増幅器とを有しており、前記電流検出用抵抗の印加電圧の温度特性が前記節点における電圧値の前記温度特性と同じであることを特徴としている。前記バンドギャップリファレンス回路は、非反転入力端子及び反転入力端子を有し、これらの端子に印加される電圧に基づいて出力端子から前記第1の基準電圧を出力する演算増幅器と、前記出力端子と前記非反転入力端子との間に接続された第1の抵抗と、前記出力端子と前記反転入力端子との間に接続された第2の抵抗と、一端が前記非反転入力端子に接続され、他端が接地端に接続された第1の回路素子と、一端が前記反転入力端子に接続され第3の抵抗と、前記第3の抵抗の他端と前記接地端との間に接続された第2の回路素子とを有し前記節点は前記第1の抵抗もしくは前記第2の抵抗の中間部分にあるようにしても良い。1個の基準電圧源で中間電圧及び出力振幅について、温度特性がフラットになり、LVDS出力回路が搭載されるICチップの面積増大を防ぐことが出来る。以下、実施例を参照して発明の実施の形態を説明する。図1を参照して実施例1を説明する。LVDS出力回路は、第1の基準電圧を生成するバンドギャップリファレンス回路1と、第1の差動信号を入力とし、前記第1の基準電圧に基づいた中間電圧を有する第2の差動信号を生成する差動出力回路2と、前記第2の差動信号の振幅を決めるように前記差動出力回路に流れる電流を制御する定電流回路3とを有している。バンドギャップリファレンス回路1は、非反転入力端子11及び反転入力端子-12を有し、これらの端子に印加される電圧に基づいて出力端子から第1の基準電圧を出力する演算増幅器5と、出力端子と非反転入力端子11との間に接続された第1の抵抗R3と、出力端子と反転端子12との間に接続された第2の抵抗と、一端が非反転入力端子11に接続され、他端が接地端GNDに接続された第1の回路素子D1と、一端が反転入力端子12に接続された第3の抵抗R5と、第3の抵抗R5の他端と接地端GNDとの間に接続された第2の回路素子D2とを有している。回路素子D1,D2は、ダイオードである。第2の抵抗は、節点14を介して直列に接続された抵抗R41及び抵抗R42から構成されている。抵抗R41、R42間における位置は、バンドギャップリファレンス回路1において電圧値が所定の温度特性になるように抵抗値を調整して決める。定電流回路3は、電源VDD、GND間に直列接続された定電流制御トランジスタNMOST6及び電流検出用抵抗ポリシリコン抵抗R6と、バンドギャップリファレンス回路1において電圧値が所定の温度特性を持つ節点から引き出される電圧及び電流検出用抵抗R6の印加電圧を比較処理して定電流制御トランジスタT6のコンダクタンスを制御することにより前記電源間に定電流を生じさせる演算増幅器4とを有する。演算増幅器4の入力端子は、第2の抵抗R41、R42の間に配置された節点14に接続されている。そして、電流検出用抵抗R6の印加電圧の温度特性が節点14における電圧値の温度特性と同じ特性になるようにする。LVDS出力回路では入力電圧の変動や負荷変動に対して負荷電流を一定の範囲内に保持する定電流回路3が必要である。このような定電流回路は、電源間に直列接続された定電流制御トランジスタT6及び電流検出用抵抗R6を設け、トランジスタT6のゲートを制御して負荷電圧を一定にすることにより定電流を発生する。トランジスタT6を制御して負荷を一定にするには、基準電圧と負荷電圧を演算増幅器4に供給して両電圧の差が常に零になるように制御する。このようにして、安定化された出力電圧及び予め設定された負荷の値によって定電流である負荷電流を得る。ここで用いられるポリシリコン抵抗は負の温度特性を有している。次に、LVDS出力回路を構成する差動出力回路2を説明する。差動出力回路2は、PMOSトランジスタT1、T2及びNMOSトランジスタT3、T4と、差動増幅器6と、内部抵抗R1及びR2とを有している。PMOSトランジスタT1及びNMOSトランジスタT3は互いに縦続接続されてインバータを構成し、その共通ゲートに入力端7から入力信号として差動信号が入力される。同じように、PMOSトランジスタT2及びNMOSトランジスタT4は互いに縦続接続されてインバータを構成し、その共通ゲートに入力端7からインバータ8を介して入力信号として先の差動信号とは逆位相の差動信号が入力される。PMOSトランジスタT1及びNMOSトランジスタT3からなるインバータの出力が差動出力端差動出力-9が出力され、PMOSトランジスタT2及びNMOSトランジスタT4からなるインバータの出力が差動出力端差動出力10から出力される。これら内部抵抗R1、R2及び4つのトランジスタT1~T4は差動バッファを形成している。差動バッファの一方の電流供給ノードと接地電圧との間に定電流回路3を構成する電流供給トランジスタT5が接続されている。差動出力回路2において、バンドギャップリファレンス回路1から生成された第1の基準電圧と第1の差動信号とを差動増幅器6に入力して中間電圧を有する第2の差動信号を生成する。差動出力回路2は、出力信号の中間電圧と出力振幅の規格を満たすために、差動増幅器6により出力信号の中間電圧を決定し、定電流回路3により振幅を決定する。第1の基準電圧を生成するバンドギャップリファレンス回路1は、非反転入力端子11及び反転入力端子12を有し、これらの端子に印加される電圧に基づいて出力端子から前記第1の基準電圧を出力する演算増幅器5と、出力端子と非反転入力端子11との間に接続された第1の抵抗R3と、出力端子と反転入力端子12との間に接続された第2の抵抗R4と、一端が非反転入力端子11に接続され、他端が接地端GNDに接続された第1の回路素子D1と、一端が反転入力端子12に接続された第3の抵抗R5と、第3の抵抗R5の他端と接地端GNDとの間に接続された第2の回路素子D2とを有している。定電流回路3は、電源間VDD、GNDに直列接続された定電流制御トランジスタNMOST6及び電流検出用抵抗ポリシリコン抵抗R6と、演算増幅器4とを有している。演算増幅器4は、第2の抵抗R41、R42の間に配置された節点14に接続された入力端子に入力され、バンドギャップリファレンス回路1内における電圧値が所定の温度特性を持つ電圧及び電流検出用抵抗R6の印加電圧を比較処理して定電流制御トランジスタT6のコンダクタンスを制御することにより電源間に定電流を生じさせる。NMOSトランジスタT5は、差動出力回路2に対する電流供給用に用いられる。また、定電流回路3に生じた定電流は、ダイオード結合したPMOSトランジスタT7及びPMOSトランジスタT8から構成されたカレントミラー回路、及びダイオード結合したNMOSトランジスタT9及びNMOSトランジスタT5から構成されたカレントミラー回路を介して電流供給用トランジスタT5から差動出力回路2に供給される。NMOSトランジスタT5は、差動出力回路2の電流供給ノードと接地電位との間に接続され、ゲートはNMOSトランジスタT9のゲートに接続されている。NMOSトランジスタT9は、PMOSトランジスタT8と接地電位GNDとの間に接続され、PMOSトランジスタT8は、電源VDDとNMOSトランジスタT9との間に接続され、NMOSトランジスタT7は、電源VDDと定電流制御トランジスタT6との間に接続されている。この実施例では、中間電圧作成用の基準電圧にはバンドギャップリファレンス回路1の演算増幅器5の出力部から引き出し、振幅を決める定電流回路の基準電圧にはバンドギャップ電圧を作る際に使用する抵抗R41、R42の中間タップ節点14から引き出す。そして、引き出し部分は電流検出用抵抗の温度特性に合わせたものとする。電流検出用抵抗の温度特性と中間タップの位置での温度特性を合わせることにより、定電流回路全体としての温度変化を無くすようにする。バンドギャップリファレンス回路1の演算増幅器5の出力電圧は、例えば、1.25Vであり、温度特性は、フラットである。この実施例では、演算増幅器4の入力端子-には電流検出用抵抗R6の印加電圧を入力し、入力端子には抵抗R41、R42の節点14から引き出された電圧を入力する。演算増幅器5の出力電圧は、温度特性がフラットであるが、中間タップ節点14から引き出され演算増幅器4の入力端子に入力する電圧は、温度変化があり、温度特性を有している。また、演算増幅器4の入力端子-に入力する電圧も電流検出用抵抗R6の印加電圧であるからやはり温度特性を有している。電流検出用抵抗R6は、この実施例では、ポリシリコンを材料を用いている。ポリシリコン抵抗は、-1000ppm/°Cの温度変化率の温度特性を有している。一方、演算増幅器4の入力端子に入力する電圧の温度変化率は-3000ppm/°C~0ppm/°Cである。このバンドギャップリファレンス回路1を構成する抵抗は、電流検出用抵抗R6と同じポリシリコンを材料として用いることができる。いずれの抵抗もポリシリコンを用いることによって製造工程を容易にすることができる。バンドギャップリファレンス回路1において、第2の抵抗R41,42間の節点14の位置を適宜定めることにより、演算増幅器4の入力端子に入力する電圧の温度変化率を演算増幅器4の入力端子-に入力する電圧の温度変化率に一致させることができる。この実施例では、第2の抵抗を分割抵抗41、42で構成し、この分割抵抗の分割比を適宜定めることにより、入力端子-、に入力する電圧の温度変化率を一致させることができる。このバンドギャップリファレンス回路を構成する抵抗を分割抵抗で構成し、温度特性を変えることは第2の抵抗に限らず、第1、第3の抵抗を利用することも可能である。このようにして、1つのバンドギャップリファレンス回路を用いて、温度変化無しにLVDS出力回路を駆動することができる。従来は、複数のバンドギャップリファレンス回路を用いていたのでICチップ面積が大きくなるのに対して、この実施例では、LVDS出力回路が形成されたICチップの面積増大を防ぐことが出来る。次に、図2を参照して実施例2を説明する。実施例1では第2の抵抗の中間部分に節点を設けたが、この実施例では、第1の抵抗の中間部分に節点を設けたことに特徴がある。図2において、LVDS出力回路を構成する差動出力回路2及び定電流回路3はそれぞれ内部構造が実施例に示す差動出力回路及び定電流回路と同じ構成である。したがって、これらの回路の説明は略し、バンドギャップリファレンス回路1について説明する。バンドギャップリファレンス回路1は、非反転入力端子11及び反転入力端子-12を有し、これらの端子に印加される電圧に基づいて出力端子から第1の基準電圧を出力する演算増幅器5と、出力端子と非反転端子11との間に接続された第1の抵抗と、出力端子と反転端子12との間に接続された第2の抵抗R4と、一端が非反転入力端子11に接続され、他端が接地端GNDに接続された第1の回路素子D1と、一端が反転入力端子12に接続された第3の抵抗R5と、第3の抵抗R5の他端と接地端GNDとの間に接続された第2の回路素子D2とを有している。回路素子D1、D2は、ダイオードである。第1の抵抗は、節点24を介して直列に接続された抵抗R31及び抵抗R32から構成されている。第1の抵抗R31、R32間における位置は、バンドギャップリファレンス回路1において電圧値が所定の温度特性になるように抵抗値を調整して決める。定電流回路3の演算増幅器4は、バンドギャップリファレンス回路1の第1の抵抗R31、R32の間に配置された節点24に接続された入力端子に入力され、バンドギャップリファレンス回路1内における電圧値が所定の温度特性を持つ電圧と電流検出用抵抗R6の印加電圧とを比較処理して定電流制御トランジスタT6のコンダクタンスを制御することにより電源間に定電流を生じさせる。この実施例では、中間電圧作成用の基準電圧は、バンドギャップリファレンス回路1の演算増幅器5の出力部から引き出し、振幅を決める定電流回路3の基準電圧は、バンドギャップ電圧を作る際に使用する抵抗R41、R42の中間タップから引き出す。この実施例では、実施例1と同じように、電流検出用抵抗の温度特性と中間タップの位置での温度特性を合わせることにより、定電流回路全体としての温度変化を無くすようにして、ひとつのバンドギャップリファレンス回路を用い、それによって、温度変化無しにLVDS出力回路を駆動することができる。従来は、複数のバンドギャップリファレンス回路を用いていたので、この実施例ではLVDS出力回路が形成されたICチップの面積増大を防ぐことが出来る。なお、実施例1及び実施例2において用いた基準電圧発生回路は、他の回路を用いることができる。例えば、図3に記載されたバイポーラトランジスタを用いたワイドラー型バンドギャップ基準電圧発生回路を使用することも可能である。"