"半導体基部と、該半導体基部の一面にエピタキシャル成長される半導体層とを備えるシリコンデバイスであって、前記半導体層は、前記半導体層の表面近傍を含む領域に不純物をドープすることで設けられた第1の拡散領域と、前記半導体層の表面近傍を含み、前記第1の拡散領域と異なる領域に不純物をドープすることで設けられ、前記第1の拡散領域と異なる極性を有する第2の拡散領域とを備えている、シリコンデバイス。前記第1の拡散領域は、前記半導体層の表面から裏面に至るように形成されている、請求項1に記載のシリコンデバイス。前記半導体層はツェナーダイオードを構成し、ESD保護素子である、請求項1または請求項2に記載のシリコンデバイス。前記半導体基部を含み、一方の面に前記半導体層が形成された基板部と、前記第1の拡散領域と前記半導体基部とに接続された導体部と、前記第2の拡散領域と前記半導体基部とに接続された導体部とを含み、前記基板部と前記半導体層との上に形成された配線形成部と、前記配線形成部の上に形成され、前記導体部に接続されている素子搭載用電極と、前記基板部の他方の面に形成され、前記半導体基部に接続されている実装電極とをさらに備える、請求項1または請求項2に記載のシリコンデバイス。前記半導体基部は、第1の半導体基部と、第2の半導体基部とを含み、前記基板部は、前記第1の半導体基部と第2の半導体基部との間に配置された絶縁体部を備え、前記配線形成部は、前記第1の拡散領域と前記第1の半導体基部とに接続された第1の導体部と、前記第2の拡散領域と前記第2の半導体基部とに接続された第2の導体部とを含み、前記素子搭載用電極は、前記第1の導体部に接続された第1の素子搭載用電極と、前記第2の導体部に接続された第2の素子搭載用電極とを含み、前記実装電極は、前記第1の半導体基部に接続された第1の実装電極と、前記第2の半導体基部に接続された第2の実装電極とを含む、請求項4に記載のシリコンデバイス。前記素子搭載用電極に接続される電極を有する発光ダイオード素子が搭載されている、請求項5に記載のシリコンデバイス。請求項5に記載のシリコンデバイスと、該シリコンデバイスが実装される回路基板を備える、半導体発光ダイオード装置。半導体基部の一面に半導体層をエピタキシャル成長させる成膜工程と、前記半導体層の表面近傍を含む領域に不純物をドープする第1の拡散工程と、前記半導体層の表面近傍を含み、前記第1の拡散工程で不純物をドープした領域と異なる領域に不純物をドープする第2の拡散工程とを有する、シリコンデバイスの製造方法。上記に示す従来のLED装置200のように、低抵抗シリコンを接続導体として使用するためには、不純物濃度を高めて抵抗値を小さくする必要があり、低抵抗シリコン202A,202Bは、高濃度の不純物を含有することになる。そのため、低抵抗シリコン202A,202Bに、エピタキシャルシリコン層204A,204Bをエピタキシャル成長させると、エピタキシャルシリコン層204A,204Bは、低抵抗シリコン202A,202Bに含有される不純物からの不純物汚染オートドープを受ける。このため、高品位のPN接合部を形成することができず、所望の特性を有するツェナーダイオードを形成することが困難である。また、低抵抗シリコンの表面は汚染酸化され易く、低抵抗シリコン202A,202Bとエピタキシャルシリコン層204A,204Bとの界面に汚染層や酸化層が存在すると、その界面にPN接合が得られない欠陥部が形成されてしまう。したがって、低抵抗シリコン202A,202Bとエピタキシャルシリコン層204A,204Bとの界面でPN接合を安定的に得て、安定した特性を得ることも困難である。特に、欠陥部が形成されることによって、低抵抗シリコン202A,202Bとエピタキシャルシリコン層204A,204Bとの間のコンタクト抵抗値が大きくなると、静電気放電が発生した際に、ツェナーダイオードを構成しているPN接合部が静電気によって破壊されてしまうことがある。そこで、低抵抗シリコン202A,202Bと、エピタキシャルシリコン層204A,204Bとの間に、所定のバッファ層を設けて、上記の問題を解決することが考えられる。例えば、バッファ層として、低抵抗シリコン202A,202Bと同極性で低抵抗なエピタキシャルシリコン層を低抵抗シリコン202A,202B上に設け、当該エピタキシャルシリコン層の成膜途中で極性を切り替えて連続的にエピタキシャルシリコン層204A,204Bを形成すれば、高品位なPN接合を実現することが可能である。しかしながら、低抵抗とするために高い不純物濃度でエピタキシャル成長させることを実現することや、極性を切り替えながら連続的なエピタキシャル成長を実現することは非常に難易度が高く、製造コストが高騰してしまうために現実的な解決にはならない。そこで、本発明の目的は、エピタキシャル成長を用いて、安定した成膜特性とPN接合とを実現することができ、製造が容易な、シリコンデバイス、半導体発光ダイオード装置および、シリコンデバイスの製造方法を実現することにある。本発明に係るシリコンデバイスは、半導体基部と、該半導体基部の一面にエピタキシャル成長される半導体層とを備えるシリコンデバイスであって、半導体層は、半導体層の表面近傍を含む領域に不純物をドープすることで設けられた第1の拡散領域と、半導体層の表面近傍を含み、第1の拡散領域と異なる領域に不純物をドープすることで設けられ、第1の拡散領域と異なる極性を有する第2の拡散領域とを備えている。本発明に係るシリコンデバイスにおいて、第1の拡散領域は、前記半導体層の表面から裏面に至るように形成されていることが好ましい。本発明に係るシリコンデバイスにおいて、半導体層はツェナーダイオードを構成し、ESD保護素子であってもよい。本発明に係るシリコンデバイスにおいて、半導体基部を含み、一方の面に半導体層が形成された基板部と、第1の拡散領域と半導体基部とに接続された導体部と、第2の拡散領域と半導体基部とに接続された導体部とを含み、基板部と半導体層との上に形成された配線形成部と、配線形成部の上に形成され、導体部に接続されている素子搭載用電極と、基板部の他方の面に形成され、半導体基部に接続されている実装電極とをさらに備えていてもよい。本発明に係るシリコンデバイスにおいて、半導体基部は、第1の半導体基部と、第2の半導体基部とを含み、基板部は、第1の半導体基部と第2の半導体基部との間に配置された絶縁体部を備え、配線形成部は、第1の拡散領域と第1の半導体基部とに接続された第1の導体部と、第2の拡散領域と第2の半導体基部とに接続された第2の導体部とを含み、素子搭載用電極は、第1の導体部に接続された第1の素子搭載用電極と、第2の導体部に接続された第2の素子搭載用電極とを含み、実装電極は、第1の半導体基部に接続された第1の実装電極と、第2の半導体基部に接続された第2の実装電極とを含んでいてもよい。本発明に係るシリコンデバイスにおいて、素子搭載用電極に接続される電極を有する発光ダイオード素子が搭載されていてもよい。本発明に係る半導体発光ダイオード装置は、本発明に係るシリコンデバイスと、該シリコンデバイスが実装される回路基板を備える。本発明に係るシリコンデバイスの製造方法は、半導体基部の一面に半導体層をエピタキシャル成長させる成膜工程と、半導体層の表面近傍を含む領域に不純物をドープする第1の拡散工程と、半導体層の表面近傍を含み、第1の拡散工程で不純物をドープした領域と異なる領域に不純物をドープする第2の拡散工程とを有する。本発明によれば、半導体層の表面近傍を含む領域にP型領域とN型領域とになる第1の拡散領域と第2の拡散領域とが形成されるので、半導体層と半導体基部との界面でオートドープが発生しても、その影響を受けることがない。したがって、安定した成膜特性とPN接合とを実現することができる。以下、本発明の実施形態に係るシリコンデバイスとして、半導体発光ダイオード装置LED装置に用いられる、ESD保護回路を設けたインターポーザーであって、LED素子などの発光素子が搭載されたインターポーザーを例に説明を進める。図1は、本発明の実施形態に係るシリコンデバイスを用いた半導体発光ダイオード装置100の等価回路図である。半導体発光ダイオード装置100は、本実施形態に係るシリコンデバイスである、発光素子であるLED素子2が搭載されたインターポーザー11と、図示されていない回路基板とを備えている。インターポーザー11は、入出力端子間に接続されたPN接合部であるツェナーダイオード1を備えている。インターポーザー11には、LED素子2が搭載されている。LED素子2は、ツェナーダイオード1に対して並列に接続されている。LED素子2の接続方向は、LED素子2のカソードがツェナーダイオード1のアノードと接続され、LED素子2のアノードがツェナーダイオード1のカソードと接続されるように設定される。したがって、ツェナーダイオード1は、LED素子2のESD保護回路として機能する。図2は、本実施形態に係るシリコンデバイスである、LED素子2が搭載されたインターポーザー11の構成を説明する図である。図2Aは、インターポーザー11にLED素子2を搭載する状態を示す模式図であり、インターポーザー11の断面と、LED素子2の側面とを示している。インターポーザー11は、実装電極12A,12Bと、基板部13と、半導体層14と、配線形成部15と、素子搭載用電極16A,16Bと、を備えている。基板部13は、第1主面天面と第2主面底面とを有する平板状であり、低抵抗シリコンからなる半導体基部131A,131Bと、ガラスなどからなる絶縁体部132,133とを備えている。図2Bは、基板部13を天面側から視た平面図である。図2Bに示すように、基板部13は、天面および底面が平面視して矩形である。絶縁体部133は、基板部13の外周に沿って形成されている。絶縁体部132および半導体基部131A,131Bは、絶縁体部133によって囲まれている。絶縁体部132は、半導体基部131Aと半導体基部131Bとの間に配置されており、半導体基部131Aと半導体基部131Bとを電気的に絶縁している。また、半導体基部131A,131Bは、それぞれ基板部13の天面に露出している。なお、基板部13の底面構造は天面構造と同様であり、半導体基部131A,131Bは、それぞれ基板部13の底面にも露出している。図2Aに示すように、実装電極12A,12Bは、基板部13の底面に形成されている。実装電極12A,12Bは、インターポーザー11を図示されていない回路基板に実装するために設けられている。実装電極12Aは、半導体基部131Aと接触し、半導体基部131Bとは接触しないように形成されている。実装電極12Bは、半導体基部131Bと接触し、半導体基部131Aとは接触しないように形成されている。このため、実装電極12Aは半導体基部131Aと導通し、実装電極12Bは半導体基部131Bと導通している。半導体層14は、半導体基部131Aの天面の一部の上にエタピキシャル成長されていて、拡散領域141A,141Bを備えている。拡散領域141A,141Bは、それぞれ第1の部分領域と第2の部分領域であり、半導体層14の天面を含む部分に形成されていて、半導体層14の天面で区画されている。この半導体層14の詳細な構成については後述するが、半導体層14は前述のツェナーダイオードPN接合部1として機能し、拡散領域141Aがツェナーダイオード1のカソードであり、拡散領域141Bがツェナーダイオード1のアノードである。配線形成部15は、基板部13および半導体層14の天面を覆うように形成されていて、導体部151A,151B,152A,152Bと、絶縁体部153とを備えている。絶縁体部153は、基板部13および半導体層14の天面と、導体部151A,151B,152A,152Bとを覆うように形成されている。絶縁体部153は、開口部を有しており、開口部から導体部151A,151Bが露出している。導体部151Aは、半導体基部131Aに接触しており、半導体基部131Aと導通している。また、導体部151Aは、絶縁体部153の開口部から露出している部分が素子搭載用電極16Aに接触しており、素子搭載用電極16Aと導通している。導体部151Bは、半導体基部131Bに接触しており、半導体基部131Bと導通している。また、導体部151Bは、絶縁体部153の開口部から露出している部分が素子搭載用電極16Bに接触しており、素子搭載用電極16Bと導通している。導体部152Aは、導体部151Aと半導体層14の拡散領域141Aとを接続するように形成されている。導体部152Bは、導体部151Bと半導体層14の拡散領域141Bとを接続するように形成されている。したがって、拡散領域141Aが、導体部152Aと導体部151Aと半導体基部131Aとからなる第1の配線部を介して実装電極12Aに接続されている。また、拡散領域141Bが、導体部152Bと導体部151Bと半導体基部131Bとからなる第2の配線部を介して実装電極12Bに接続されている。素子搭載用電極16A,16Bは、LED素子2を搭載するためのものであり、配線形成部15の天面に形成されている。素子搭載用電極16Aは、配線形成部15の天面に露出する導体部151Aと接触し、導体部151Bとは接触しないように形成されている。素子搭載用電極16Bは、配線形成部15の天面に露出する導体部151Bと接触し、導体部151Aとは接触しないように形成されている。このため、素子搭載用電極16Aは、導体部151Aと半導体基部131Aとを介して実装電極12Aに接続されているとともに、導体部151Aと導体部152Aとを介して拡散領域141Aに接続されている。素子搭載用電極16Bは、導体部151Bと半導体基部131Bとを介して実装電極12Bに接続されているとともに、導体部151Bと導体部152Bとを介して拡散領域141Bに接続されている。半導体基部131A,131Bは、実装電極12A,12Bと素子搭載用電極16A,16Bとを接続する導体部である。次に、半導体層14と半導体基部131Aとの詳細構造について説明する。図3は、本実施形態に係るシリコンデバイスである、LED素子2が搭載されたインターポーザー11の半導体層14の詳細構造について説明する図である。図3Aは、半導体層14と半導体基部131Aとの第1の実施例を示す図である。第1の実施例では、半導体基部131Aは、極めて高い不純物濃度のN型領域Nとして構成されている。半導体層14は、主として低い不純物濃度のN型領域N-として構成されている。拡散領域141Aは、高い不純物濃度のN型領域Nとして構成されている。拡散領域141Bは、高い不純物濃度のP型領域Pとして構成されている。拡散領域141Aと拡散領域141Bとは、間隔を隔てて配置されている。第1の実施例では、P型領域Pである拡散領域141Bと、N型領域Nである拡散領域141Aと、絶縁体層である半導体層14の拡散領域141Aと拡散領域141Bとの間に位置する部分とにより、PINダイオードであるツェナーダイオード1が形成されている。すなわち、拡散領域141Bがツェナーダイオード1のアノードとなり、拡散領域141Aがツェナーダイオード1のカソードとなる。ツェナーダイオード1は半導体層14の表面近傍に形成されているため、極めて高い不純物濃度のN型領域Nである半導体基部131Aの影響を受けることなく、高品位のPN接合部が得られる。この高品位のPN接合部を利用してツェナーダイオード1を形成することができる。なお、拡散領域141A,141Bだけではなく、半導体基部131Aも導体として機能する場合、拡散領域141Aだけではなく半導体基部131Aもツェナーダイオード1のカソードとなりうる。しかしながら、拡散領域141Aと拡散領域141Bとを近接させたり、半導体基部131Aと拡散領域141Bとを離間させたりすることで、半導体基部131Aがツェナーダイオード1のカソードとなることを防ぐことができる。なお、半導体層14と半導体基部131Aとは、各部の極性を反転させたり、拡散領域141Aと拡散領域141Bとで極性を入れ替えたりしてもよい。その場合にも、ツェナーダイオード1のアノードとカソードとが入れ替わるだけであり、第1の実施例と同様の効果が得られる。図3Bは、半導体層14と半導体基部131Aとの第2の実施例を示す図である。第2の実施例は、第1の実施例と半導体基部131Aの極性が相違している。すなわち、半導体基部131Aは、極めて高い不純物濃度のP型領域Pとして構成されている。第2の実施例においても、P型領域Pである拡散領域141Bと、N型領域Nである拡散領域141Aと、絶縁体層である半導体層14の拡散領域141Aと拡散領域141Bとの間に位置する部分とにより、PINダイオードであるツェナーダイオード1が形成されている。すなわち、拡散領域141Bがツェナーダイオード1のアノードとなり、拡散領域141Aがツェナーダイオード1のカソードとなる。ツェナーダイオード1は半導体層14の表面近傍に形成されているため、極めて高い不純物濃度のP型領域Pである半導体基部131Aの影響を受けることなく、高品位のPN接合部が得られる。この高品位のPN接合部を利用してツェナーダイオード1を形成することができる。第2の実施例では、半導体基部131Aと拡散領域141Bとの界面近傍でのオートドープの影響により、半導体基部131Aと拡散領域141Bとの間でキャリアが殆ど無くなる抵抗率が極めて高い領域が発生する。そのため、第2の実施例では、半導体基部131Aと拡散領域141Bとが近接していても、半導体基部131Aがツェナーダイオード1のカソードとなることを防ぐことができる。なお、半導体層14と半導体基部131Aとは、各部の極性を反転させたり、拡散領域141Aと拡散領域141Bとで極性を入れ替えても、ツェナーダイオード1のアノードとカソードとが入れ替わるだけであり、第2の実施例と同様の効果が得られる。図3Cは、半導体層14と半導体基部131Aとの第3の実施例を示す図である。第3の実施例では、第1の実施例と同様に、半導体基部131Aが極めて高い不純物濃度のN型領域Nとして構成されており、半導体層14が主として低い不純物濃度のN型領域N-として構成されており、拡散領域141Aが高い不純物濃度のN型領域Nとして構成されており、拡散領域141Bが高い不純物濃度のP型領域Pとして構成されている。第3の実施例では、第1の実施例と異なり、拡散領域141Aと拡散領域141Bとは、間隔を隔てることなく、隣接している。このため、第3の実施例では、P型領域Pである拡散領域141Bと、N型領域Nである拡散領域141Aとにより、PNダイオードであるツェナーダイオード1が形成されている。すなわち、拡散領域141Bがツェナーダイオード1のアノードとなり、拡散領域141Aがツェナーダイオード1のカソードとなる。ツェナーダイオード1は半導体層14の表面近傍に形成されているため、極めて高い不純物濃度のN型領域Nである半導体基部131Aの影響を受けることなく、高品位のPN接合部が得られる。この高品位のPN接合部を利用してツェナーダイオード1を形成することができる。図3Dは、半導体層14と半導体基部131Aとの第4の実施例を示す図である。第4の実施例は、拡散領域141Aが、半導体層14の表面近傍だけでなく、半導体基部131Aに到達する位置まで形成されている点が実施例1と異なる。第4の実施例では、ツェナーダイオード1のカソードとなる拡散領域141Aが、半導体基部131Aに接触して導通している。この場合、導体部152Aと導体部151Aとを介して、拡散領域141Aと半導体基部131Aとを接続する必要がなくなり、配線形成部15の構造を簡略化することができる。したがって、より簡易な構成でインターポーザー11を構成することが可能である。次に、インターポーザー11の製造工程について説明する。図4は、インターポーザー11の製造工程の各段階での部材の断面図である。なお、実際には複数のインターポーザー11が単一のシリコンウェハから製造されることになるが、ここでは、説明の容易化のために、一つのインターポーザー11の構成部分のみを図示および説明する。まず、図4S1に示す第1のメサ形成工程を実施する。この工程では、シリコンウェハ131を用意した後、シリコンウェハ131の所定位置にメサ134Aが形成される。シリコンウェハ131は、極めて高い不純物濃度のP型領域またはN型領域である低抵抗シリコンからなる。例えば、シリコンウェハ131の抵抗率は1×10-3Ωmオーダーである。次に、図4S2に示す成膜工程を実施する。この工程では、半導体層14が形成される。半導体層14は、エタピキシャル成膜法によりエピタキシャルシリコン膜が成膜された後に、エピタキシャルシリコン膜に不純物がドープされることで、低い不純物濃度のP型領域またはN型領域となるように形成される。半導体層14は、シリコンウェハ131の表面全面にエピタキシャルシリコン膜を成膜した後、そのエピタキシャルシリコン膜の表面を研磨およびエッチング処理し、メサ134Aの内部に形成されたエピタキシャルシリコン膜以外の部分を除去することで実現することができる。次に、図4S3に示す第1の拡散工程を実施する。この工程では、拡散領域141Aが形成される。拡散領域141Aは、半導体層14の表面近傍に不純物がドープされることで、高い不純物濃度のN型領域またはP型領域となるように形成される。不純物のドープは、一般的なイオン注入法やデポジション法を用いて実現することができる。拡散領域141Aのパターニングは、フォトリソグラフィ法を用いて実現することができる。なお、イオン注入法やデポジション法における制御電圧や雰囲気、処理時間などを制御することで、拡散領域141Aの深さ厚さを制御することが可能になる。そこで、例えば、拡散領域141Aが、半導体層14の表面から裏面に至るように、拡散領域141Aの深さ厚さを制御してもよい。次に、図4S4に示す第2の拡散工程を実施する。この工程では、拡散領域141Bが形成される。拡散領域141Bは、半導体層14の表面近傍に不純物がドープされることで、高い不純物濃度のP型領域またはN型領域となるように形成される。不純物のドープは、一般的なイオン注入法やデポジション法を用いて実現することができる。拡散領域141Bのパターニングは、フォトリソグラフィ法を用いて実現することができる。なお、先の第1の拡散工程ではパターニングを行わずに半導体層14の全面を拡散領域として形成しておき、この第2の拡散工程でのみパターニングを行うようにしてもよい。次に、図4S5に示す絶縁体部形成工程と第2のメサ形成工程とを実施する。絶縁体部形成工程では、シリコンウェハ131の所定位置に所定深さで溝部がドライエッチング法などにより形成された後、該溝部にガラスからなる絶縁体部が形成される。次に、第2のメサ形成工程を実施する。この工程では、半導体層14を除く位置にメサが形成される。これにより、シリコンウェハ131の天面から半導体層14が突出する。次に、図4S6に示す配線形成部形成工程と素子搭載用電極形成工程とシリコンウェハ薄化工程とを実施する。配線形成部形成工程では、導体部151A,151B,152A,152Bと、絶縁体部153とが形成される。次に、素子搭載用電極形成工程を実施する。この工程では、所定パターンで素子搭載用電極16A,16Bが形成される。次に、シリコンウェハ薄化工程を実施する。この工程では、研削や研磨により、シリコンウェハ131を底面から薄化する。これにより、半導体基部131A,131Bと、絶縁体部132,133とを備える基板部13が形成される。次に、図4S7に示す実装電極形成工程を実施する。この工程では、所定パターンで実装電極12A,12Bが形成される。以上の工程を経て、インターポーザー11は製造される。以上に説明したように本発明は実施できるが、実施形態の記載はあくまで例示であり、本発明の作用効果は特許請求の範囲に記載した範囲であれば、どのようなシリコンデバイス、製造方法であっても得ることができる。"