外部装置と接続された入出力端子から得られる信号に基づいて、前記外部装置に対応したシリアルインターフェースを接続するシリアルインターフェース装置であって、前記入出力端子に接続された切り離し可能なプルダウン回路と、前記プルダウン回路の接続又は切り離しを制御するプルダウン制御手段と、前記プルダウン制御手段により前記プルダウン回路が接続されているとき、前記入出力端子の信号レベルを検出する信号レベル検出手段と、前記信号レベル検出手段の検出結果に応じて、前記外部装置に対応したシリアルインターフェースに切り替える切替手段とを有することを特徴とするシリアルインターフェース装置。前記シリアルインターフェースは、SPI又はI2Cに対応するシリアルインターフェースであり、前記入出力端子は、前記外部装置が、前記SPIに対応するシリアルインターフェースの場合に、前記外部装置のSI端子と接続され、前記I2Cに対応するシリアルインターフェースの場合に、前記外部装置のSDA端子と接続されることを特徴とする請求項1に記載のシリアルインターフェース装置。前記プルダウン制御手段は、前記切替手段により、前記外部装置に対応した前記I2Cシリアルインターフェースに切り替えた後、前記入出力端子から前記プルダウン回路を切り離すことを特徴する請求項2に記載のシリアルインターフェース装置。前記切替手段により、前記外部装置に対応したシリアルインターフェースに切り替えた場合、前記外部装置に対応していないシリアルインターフェースを抑制することを特徴とする請求項1乃至3のいずれか一項に記載のシリアルインターフェース装置。前記プルダウン回路は、前記入出力端子と接地端子との間に直列接続されたスイッチング素子とプルダウン抵抗とを有し、電源投入時又は初期化時に、前記プルダウン制御手段の制御信号により前記スイッチング素子がオン状態となることを特徴とする請求項1乃至4のいずれか一項に記載のシリアルインターフェース装置。外部装置と接続された入出力端子から得られる信号に基づいて、前記外部装置に対応したシリアルインターフェースを接続するシリアルインターフェース方法であって、前記入出力端子に接続されたプルダウン回路の接続又は切り離しを制御するプルダウン制御手順と、前記プルダウン制御手順により前記プルダウン回路が接続されているとき、前記入出力端子の信号レベルを検出する信号レベル検出手順と、前記信号レベル検出手順の検出結果に応じて、前記外部装置に対応したシリアルインターフェースに切り替える切替手順とを有することを特徴とするシリアルインターフェース方法。前記シリアルインターフェースは、SPI又はI2Cに対応するシリアルインターフェースであり、前記入出力端子は、前記外部装置が、前記SPIに対応するシリアルインターフェースの場合に、前記外部装置のSI端子と接続され、前記I2Cに対応するシリアルインターフェースの場合に、前記外部装置のSDA端子と接続されることを特徴とする請求項6に記載のシリアルインターフェース方法。前記プルダウン制御手順は、前記切替手順により、前記外部装置に対応した前記I2Cシリアルインターフェースに切り替えた後、前記入出力端子から前記プルダウン回路を切り離すことを特徴する請求項7に記載のシリアルインターフェース方法。前記切替手順により、前記外部装置に対応したシリアルインターフェースに切り替えた場合、前記外部装置に対応していないシリアルインターフェースを抑制することを特徴とする請求項6乃至8のいずれか一項に記載のシリアルインターフェース方法。前記プルダウン回路は、前記入出力端子と接地端子との間に直列接続されたスイッチング素子とプルダウン抵抗とを有し、電源投入時又は初期化時に、前記プルダウン制御手順の制御信号により前記スイッチング素子がオン状態となることを特徴とする請求項6乃至9のいずれか一項に記載のシリアルインターフェース方法。しかしながら、上述した特許文献1に示すような手法は、例えば内蔵のプルアップ又はプルダウン抵抗で供給される電位とは逆の論理レベルの信号をコンフィギュレーションとして使う場合に、内蔵のプルアップ又はプルダウンに対し反対の電位の信号が入力された時に発生する定常的なリーク電流発生を抑えるためのものである。すなわち、特許文献1に示すような手法は、外部装置に対応したシリアルインターフェースを接続するために、外部端子の信号レベルを検知して、その端子及び他の入出力端子を設定したり、入出力端子に接続される入出力制御回路を選択したりするものではない。本発明は、上記の課題に鑑みてなされたものであり、外部装置に接続された所定の入出力端子の信号レベルに基づいて、外部装置に対応したシリアルインターフェースを接続するシリアルインターフェース装置、及びシリアルインターフェース方法を提供することを目的とする。本発明は、上記目的を達成するために、外部装置と接続された入出力端子から得られる信号に基づいて、前記外部装置に対応したシリアルインターフェースを接続するシリアルインターフェース装置であって、前記入出力端子に接続された切り離し可能なプルダウン回路と、前記プルダウン回路の接続又は切り離しを制御するプルダウン制御手段と、前記プルダウン制御手段により前記プルダウン回路が接続されているとき、前記入出力端子の信号レベルを検出する信号レベル検出手段と、前記信号レベル検出手段の検出結果に応じて、前記外部装置に対応したシリアルインターフェースに切り替える切替手段とを有することを特徴とする。また、本発明は、外部装置と接続された入出力端子から得られる信号に基づいて、前記外部装置に対応したシリアルインターフェースを接続するシリアルインターフェース方法であって、前記入出力端子とプルダウン回路との接続又は切り離しを制御するプルダウン制御手順と、前記プルダウン制御手順により前記プルダウン回路が接続されているとき、前記入出力端子の信号レベルを検出する信号レベル検出手順と、前記信号レベル検出手順の検出結果に応じて、前記外部装置に対応したシリアルインターフェースに切り替える切替手順とを有することを特徴とする。本発明によれば、外部装置に接続された所定の入出力端子の信号レベルに基づいて、外部装置に対応したシリアルインターフェースを接続することを可能とする。以下、本発明の実施の形態について詳細に説明する。<シリアルインターフェース装置の機能ブロック>図4は、本実施形態に係るシリアルインターフェース装置の機能ブロック図である。図4に示すシリアルインターフェース装置30は、外部装置に対応したシリアルインターフェースを接続する。なお、外部装置は、例えばSPI-EEPROM、I2C-EEPROM等である。シリアルインターフェース装置30は、例えば、制御装置31と、SPIインターフェース制御回路32と、I2Cインターフェース制御回路33と、選択器34と、入出力端子35~38と、プルダウン回路39等を有するように構成される。制御装置31は、プルダウン制御手段40と、信号レベル検出手段41と、端子選択手段42と、SPI/I2C切替手段43とを有するように構成される。制御装置31は、SPIインターフェース制御回路32とI2Cインターフェース制御回路33とを切り替えるための制御を実行し、外部装置に対応したシリアルインターフェースを接続するように制御する。プルダウン制御手段40は、入出力端子38とプルダウン回路39に含まれる他端が接地されたプルダウン抵抗との接続又は切り離しを制御する。例えば、プルダウン制御手段40は、電源投入時又は初期化時に、入出力端子38とプルダウン回路39に含まれる他端が接地されたプルダウン抵抗とを接続するよう制御する。また、プルダウン制御手段40は、SPI/I2C切替手段43によりI2Cインターフェース制御回路33に切り替えた後、入出力端子38とプルダウン回路39に含まれる他端が接地されたプルダウン抵抗とを切り離すように制御する。信号レベル検出手段41は、電源投入時又は初期化時に、入出力端子38の信号レベルを検出し、SPI/I2C切替手段43及び端子選択手段42に検出結果を出力する。端子選択手段42は、信号レベル検出手段41から得られる信号レベルに基づき、選択器34を制御して、SPIインターフェース制御回路32又はI2Cインターフェース制御回路33と入出力端子35~38とを接続させる。SPI/I2C切替手段43は、信号レベル検出手段41から得られる信号レベルに基づき、SPIインターフェース制御回路32とI2Cインターフェース制御回路33とを切り替える。これにより、SPI/I2C切替手段43は、SPIインターフェース制御回路32又はI2Cインターフェース制御回路33と入出力端子35~38とを接続して、外部装置とのデータの入出力を可能とする。なお、上述した選択器34と、端子選択手段42と、SPI/I2C切替手段43とが本発明における切替手段に相当する。SPIインターフェース制御回路32は、/CS端子と、SO端子と、SCK端子と、SI端子とを有し、SPIに対応するインターフェースである。I2Cインターフェース制御回路33は、SCL端子と、SDA_o端子と、SDA_i端子とを有し、I2Cに対応するインターフェースである。選択器34は、端子選択手段42から得られた信号に基づき、入出力端子35~38を選択する。これにより、SPIインターフェース制御回路32又はI2Cインターフェース制御回路33の各端子と入出力端子35~38とが接続される。入出力端子35~38は、SPIインターフェース制御回路32及びI2Cインターフェース制御回路33の各端子が共用される入出力端子である。入出力端子38は、プルダウン回路39によりプルダウン可能である。入出力端子38は、外部装置がSPIに対応するインターフェースの場合に、外部装置のSI端子と接続され、外部装置がI2Cに対応するインターフェースの場合に、外部装置のSDA端子と接続される。プルダウン回路39は、入出力端子38と接地端子との間に直列接続したスイッチング素子とプルダウン抵抗とを有する。プルダウン回路39は、電源投入時又は初期化時に、スイッチング素子がプルダウン制御手段40の制御信号によりオン状態となるよう制御される。なお、シリアルインターフェース装置30は、SPI/I2C切替手段43により、SPIインターフェース制御回路32又はI2Cインターフェース制御回路33を、例えば通信装置、携帯電話、半導体装置等と接続することで、これらの装置と外部装置とのデータの入出力を行うようにしても良い。<SPI-EEPROMが接続されたシリアルインターフェース装置の構成例>図5は、SPI-EEPROMが接続されたシリアルインターフェース装置の具体的な構成を示す図である。図5の例では、上述したシリアルインターフェース装置30にプログラムメモリ44とプロセッサ45とが設けられている。図5に示すように、本実施形態に係るシリアルインターフェース装置30は、外部装置としてのSPI-EEPROM60に接続されている。なお、上述した図4に示す選択器34は、選択器46~49と、ステートバッファ50~52と、バッファ53~54とを有するように構成される。SPI-EEPROM60は、/CS端子と、SO端子と、/WP端子と、VSS端子と、VCC端子と、/HOLD端子と、SCK端子と、SI端子とを有するように構成される。ここで、シリアルインターフェース装置30がSPI-EEPROM60と接続された場合には、入出力端子35は、/CS端子として機能する。また、入出力端子36は、SO端子として機能し、入出力端子37は、SCK端子として機能し、入出力端子38は、SI端子として機能する。次に、図5に示すシリアルインターフェース装置30の動作を説明する。電源投入時又は初期化時に、制御装置31のプルダウン制御手段40は、プルダウン回路39にプルダウン制御信号1:Onを出力する。これにより、プルダウン回路39に含まれるスイッチング素子がオン状態となり、接地されたプルダウン抵抗が、入出力端子38と接続状態となり、入出力端子38を中間電位とする。また、電源投入時又は初期化時に、制御装置31の端子選択手段42は、選択器34にSPI_I2C検査信号として1を出力する。なお、SPI_I2C検査信号は、選択器34の選択信号となる。この選択器34に出力されたSPI_I2C検査信号端子選択手段42の出力1を受けて、選択器46は0を選択し、選択器47はSCLを選択し、選択器48はSDA_oを選択し、選択器49はSDA_oを選択する。なお、通信前のSCL信号、SDA_o信号は、Hiレベル、すなわち1の値を有するので、上述した信号を受けて、ステートバッファ50~52の出力は、Hi-Z、Hi-Z、Hi-Zの状態となる。図5に示すノード1配線は、外部装置と接続される。また、入出力端子38は、外部装置のシリアルインターフェースの種類を検知する端子として用いられる。図5の例では、ノード1配線は、入出力端子38とSPI-EEPROM60のSI端子とを接続している。上述したように、SPIインターフェース規格では、SI端子に対し、プルアップやプルダウン化の規定がない。したがって、ノード1配線は、プルアップやプルダウンが行われていない。一方、図5の例では、入出力端子38は、電源投入時又は初期化時に、プルダウン回路39によりプルダウンされている。したがって、入出力端子38の電位状態は、時間の経過と共に、中間電位からプルダウン回路39を介してGNDレベルに下がり始める。これによって、入出力端子38と接続された入力側のバッファ54は、Hi-Zから0が入力された状態となる。また、バッファ54から出力される値は、不定値Xから0となる。バッファ54から出力される信号線SPI_I2C検知は、制御装置31に接続されている。バッファ54から出力される信号SPI_I2C検知信号は、制御装置31の信号レベル検出手段41によりレベルが検出される。この場合、信号レベル検出手段41は、SPI_I2C検知信号0を取得する。これにより、端子選択手段42とSPI/I2C切替手段43とは、外部装置としてSPI-EEPROMが接続されていると判断する。なお、端子選択手段42は、SPIインターフェース制御回路32を選択する場合には、選択器34に出力する選択信号を0とし、I2Cインターフェース制御回路33を選択する場合には、選択信号を1とするよう予め設定しているものとする。したがって、端子選択手段42は、信号レベル検出手段41から得た検知結果0に基づき、電源投入時又は初期化時に出力したSPI_I2C検査信号端子選択手段42の出力1を0に変更し、選択器34に出力する。選択器34に出力された選択信号0を受けて、選択器46はSCKを選択し、選択器47は0を選択し、選択器48はSIを選択し、選択器49は0を選択する。また、上述した信号を受けて、ステートバッファ50~52は、/CS、SCK、SIを出力する。これにより、インターフェース装置30の入出力端子35~38は、SPIインターフェース制御回路32から通信を行う準備が完了する。なお、制御装置31は、例えば未使用となるI2Cインターフェース制御回路33の動作を抑制する手段を設けることで、不要な消費電流発生を抑えることが可能となる。ここでは、例えば制御装置31からI2Cインターフェース制御回路33への信号を固定する信号変化させないようにすることができる。また、上述した入出力端子35~38においてSPIインターフェース制御回路32からの通信を行う準備が完了したため、SPI/I2C切替手段43は、SPIインターフェース制御回路32に切り替えを行う。制御装置31は、シーケンシャル動作開始により、SPIインターフェース制御回路32を動作させ、SPI-EEPROM60からのプログラムコードデータ例えば、ブートプログラムのデータの受信動作を行ない、制御装置31を介してプログラムメモリ44にダウンロードを行う。プロセッサ45は、ダウンロード完了後、起動して、プログラムメモリ44に格納されたプログラムにより動作する。<I2C-EEPROMが接続されたシリアルインターフェース装置の構成例>図6は、I2C-EEPROMが接続されたシリアルインターフェース装置の具体的な構成を示す図である。図6に示すシリアルインターフェース装置30は、図5に示すシリアルインターフェース装置30と同一の構成を有するため、同じ符号を用いてシリアルインターフェース装置30に関する説明を省略する。なお、図6の例は、図5の例と比較して、シリアルインターフェース装置30が、外部装置としてのI2C-EEPROM61と接続されている点で異なる。I2C-EEPROM61は、A0端子と、A1端子と、A2端子と、VSS端子と、VCC端子と、WP端子と、SCL端子と、SDA端子とを有するように構成される。ここで、シリアルインターフェース装置30がI2C-EEPROMと接続された場合には、入出力端子35及び入出力端子36は未使用端子となり、入出力端子37は、SCL端子として機能し、入出力端子38は、SDA端子として機能する。次に、図6に示すシリアルインターフェース装置30の動作を説明する。図5の例と同様に、電源投入時又は初期化時に、プルダウン制御手段40は、プルダウン回路39にプルダウン制御信号1:0を出力し、接地されたプルダウン抵抗は、入出力端子38と接続状態となる。また、電源投入時又は初期化時に、制御装置31の端子選択手段42は、図5と同様に、選択器34にSPI_I2C検査信号1を出力する。選択器34に出力されたSPI_I2C検査信号端子選択手段42の出力1を受けて、選択器46~49は、0、SCL、SDA_o、SDA_oをそれぞれ選択する。また、ステートバッファ50~52の出力は、Hi-Z、Hi-Z、Hi-Zの状態となる。図6に示すノード1配線は、外部装置と接続される。また、入出力端子38は、外部装置のシリアルインターフェースの種類を検知する端子として用いられる。図6の例では、ノード1配線は、入出力端子38とI2C-EEPROM61のSDA端子とを接続している。上述したように、I2Cインターフェース規格では、SDA端子に対し、プルアップ化の規定がある。したがって、ノード1配線は、プルアップされ、ノード1配線の電位状態は、プルアップ状態となる。このため、入出力端子38の電位状態は、プルダウン回路39での電荷の引き抜きに負けない高い電位を保持する。これにより、入出力端子38と接続された入力側のバッファ54は、Hiレベルである1が入力された状態となり、バッファ54から出力される値は1となる。バッファ54から出力される信号SPI_I2C検知信号は、制御装置31の信号レベル検出手段41によりレベルが検出される。この場合、信号レベル検出手段41は、SPI_I2C検知信号1を取得する。これにより、端子選択手段42とSPI/I2C切替手段43とは、外部装置としてI2C-EEPROMが接続されていると判断する。端子選択手段42は、信号レベル検出手段41から得た検知結果1に基づき、電源投入時又は初期化時に出力したSPI_I2C検査信号端子選択手段42の出力を1のままとする。選択器34に出力された選択信号1を受けて、選択器46~49はそれぞれ0、SCL、SDA_o、SDA_oを選択する。また、上述した信号を受けて、ステートバッファ50~52の出力は、Hi-Z、Hi-Z、Hi-Zの状態となる。これにより、インターフェース装置30の入出力端子37、38は、I2Cインターフェース制御回路33から通信を行う準備を完了する。ここで、プルダウン制御手段40は、プルダウン回路39にプルダウン制御信号遮断信号:OFF信号を出力することで、I2C規格として接続されているプルアップからプルダウンへのリーク電流を抑えることが可能となる。また、制御装置31は、例えば未使用となるSPIインターフェース制御回路32の動作を抑制する手段を設けることで、不要な消費電流発生を抑えることが可能となる。また、上述した入出力端子37と、入出力端子38においてI2Cインターフェース制御回路から通信を行う準備が完了したため、SPI/I2C切替手段43は、I2Cインターフェース制御回路33に切り替えを行う。制御装置31は、シーケンシャル動作開始により、I2Cインターフェース制御回路33を動作させ、I2C-EEPROM61からのプログラムコードデータの受信動作を行ない、制御装置31を介して装置内のプログラムメモリ44にダウンロードを行う。プロセッサ45は、ダウンロード完了後、起動して、プログラムメモリ44に格納されたプログラムにより動作する。上述したように、外部装置と接続される所定の入出力端子の信号レベルにより、プルアップ又はプルダウンされていない中間電位状態の信号をlowレベルとして検知することが可能となる。したがって、所定の入出力端子の信号レベルにより、中間電位又はプルダウン入力状態とプルアップ状態の2通りの検知が可能となる。例えば、SPI端子のSI信号プルダウンなし又はプルダウンありとI2C端子のSDA信号プルアップを検知信号とした場合、Lowレベルの検知によりSPIが接続されたと判断し、Hiレベルの検知によりI2Cが接続されていると判断することが可能となる。なお、Hiレベルを検知した場合に、プルダウン回路を非接続とする手段を用いることで定常的なリーク電流の発生を抑えることが可能となる。また、上述した信号レベルの検知結果から、SPIとI2Cの共用入出力端子をSPI用又はI2C用に切り替えることにより、複数のインターフェース制御回路の1つを選択し、1組のインターフェース用端子を用いて、外部装置との通信を行うことが可能となる。したがって、インターフェース用入出力端子の削減が可能となる。また、例えばLSI中でのPAD端子の削減によるチップ面積の縮小が可能となり、コストダウンを図ることが可能となる。また、未使用端子分を電源やGNDに割り当てることで、電源/GNDの強化となり、シリアルインターフェース装置を有する半導体装置の特性の向上を図ることが可能となる。また、初期化時のブート動作に対して、外部メモリの種類を自動で検知し、その検知結果に応じて、半導体装置内に備えられた複数のインターフェース制御回路から1つを選択し、1組のインターフェース用入出力端子の設定を行なうことが可能となる。これにより、シリアルインターフェース装置を有する半導体装置内のプログラムメモリへのブート動作が可能となるため、例えばSPI-EEPROMからのブートか、I2C-EEPROMからのブートかを設定するためのブートモード設定端子を新たに設ける必要がなくなる。また、自動でブートモードの設定が可能となるため、端子の増加を防ぐことが可能となり、LSI中のPAD端子の削減によるチップ面積の縮小が可能となり、コストダウンを図ることが可能となる。上述したように、本発明の実施形態によれば、外部装置に接続された所定の入出力端子の信号レベルに基づいて、外部装置に対応したシリアルインターフェースを接続することを可能とする。以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。