"第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子と、前記第2電極に接続された導電層積層基板と、前記第1電極および前記制御電極に接続された配線構造体とを備える半導体装置について、前記半導体装置の前記配線構造体として用いられる配線シート付き配線体であって、前記第1電極に接続される配線体と、前記制御電極に接続される制御端子が設けられた配線シートとを備え、前記配線体において前記第1電極が接続される面に前記配線シートが取り付けられていることを特徴とする配線シート付き配線体。請求項1に記載の配線シート付き配線体において、前記配線体の主面で前記第1電極に接続する接続部と前記配線シートの前記制御端子との配置関係が、前記スイッチング素子の前記第1主面における前記第1電極と前記制御電極との配置関係に対応するように、前記配線シートが前記配線体に固定されていることを特徴とする配線シート付き配線体。請求項2に記載の配線シート付き配線体において、前記接続部が前記配線シートの延長部分で囲われていることを特徴とする配線シート付き配線体。請求項1~3のいずれか一項に記載の配線シート付き配線体において、前記配線体を第1配線体として、前記導電層積層基板の導電層に接続される第2配線体をさらに備え、前記第2配線体が前記第1配線体に絶縁スペーサを介して固定されていることを特徴とする配線シート付き配線体。請求項1~4のいずれか一項に記載の配線シート付き配線体において、前記配線体には前記導電層積層基板に接触する接触部が設けられていることを特徴とする配線シート付き配線体。請求項1~5のいずれか一項に記載の配線シート付き配線体において、スイッチング素子および他の半導体素子を含む半導体装置の前記配線構造体として用いられるものであり、前記配線体で前記第1電極に接続される接続部を第1接続部として、前記配線体には、前記他の半導体素子の電極に接続される第2接続部が設けられていることを特徴とする配線シート付き配線体。請求項1~6のいずれか一項に記載の配線シート付き配線体を備えた半導体装置。第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子と、前記第2電極に接続されている導電層積層基板と、前記第1電極に接続されている配線体と、前記制御電極に接続されている配線シートとを備える半導体装置において、前記配線体に前記配線シートが取り付けられて一体にされていることを特徴とする半導体装置。第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子と、フライホイールダイオードと、前記スイッチング素子の第2電極および前記フライホイールダイオードの一電極に接続されている導電層積層基板と、前記スイッチング素子の第1電極および前記フライホイールダイオードの他電極に接続されている配線体と、前記制御電極に接続されている配線シートとを備える半導体装置において、前記配線体に前記配線シートが取り付けられて一体にされていることを特徴とする半導体装置。第1主面に少なくとも第1上段電極および上段制御電極が形成されかつ第2主面に第2上段電極が形成された上段スイッチング素子と、第1主面に少なくとも第1下段電極および下段制御電極が形成されかつ第2主面に第2下段電極が形成された下段スイッチング素子と、一電極および他電極が形成された上段フライホイールダイオードと、一電極および他電極が形成された下段フライホイールダイオードと、第1導電層および第2導電層が形成され、かつ前記第1導電層を介して前記上段スイッチング素子の第2上段電極および上段フライホイールダイオードの他電極とに接続され、かつ前記第2導電層を介して前記下段スイッチング素子の第2下段電極および下段フライホイールダイオードの他電極とに接続されている導電層積層基板と、前記上段スイッチング素子の前記第1上段電極および前記上段フライホイールダイオードの一電極に接続され、かつ前記第2導電層に接続されている第1配線体と、絶縁スペーサを介して前記第1配線体に固定されかつ前記第1導電層に接続されている第2配線体と、前記下段スイッチング素子の前記第1下段電極および前記下段フライホイールダイオードの一電極に接続されている第3配線体と、前記第1配線体に固定され、かつ前記上段スイッチング素子の前記上段制御電極に接続されている第1配線シートと、前記第3配線体に固定され、かつ前記下段スイッチング素子の前記下段制御電極に接続されている第2配線シートとを備えていることを特徴とする半導体装置。第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子と、前記第2電極に接続されている導電層積層基板と、前記第1電極に接続されている配線体と、前記制御電極に接続されている配線シートとを含む半導体装置の製造方法であって、前記配線体と前記配線シートとを一体にして配線シート付き配線体を形成する工程と、前記配線シート付き配線体と前記スイッチング素子とを接続する工程とを含むことを特徴とする半導体装置の製造方法。請求項11に記載の半導体装置の製造方法において、前記配線シート付き配線体に前記スイッチング素子を半田で接続する第1半田接続工程と、前記第1半田接続工程のアセンブリに前記導電層積層基板を半田で接続する第2半田接続工程とを含むことを特徴とする半導体装置の製造方法。請求項12に記載の半導体装置の製造方法において、前記第2半田接続工程では前記第1半田接続工程の半田よりも融点の低い半田を用いることを特徴とする半導体装置の製造方法。半導体装置の製造工程の効率化の要求から配線構造体の構造検討が行われている。特許文献1の技術の場合、スイッチング素子とリードフレームとの間の接続は複数のワイヤを用いている。このような構造の場合、半導体装置内に実装するスイッチング素子の個数が多いときワイヤ数も多くなり、接続工程時間が長くなる。また、スイッチング素子とリードフレーム間の接続とスイッチング素子とフレキシブル基板間の接続とは接続方法が異なるため、各接続は別々の工程で行われる。接続工程が複数に分かれているとき製造管理が複雑になり、その分手間も要する。このような実情から製造工程を簡略化することのできる半導体装置の構造が要求されている。本発明はこのような課題を解決するためになされたものであり、その目的は、製造工程を簡略化することのできる配線シート付き配線体、半導体装置、およびその半導体装置の製造方法を提供することにある。1請求項1に記載の発明は、第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子と、前記第2電極に接続された導電層積層基板と、前記第1電極および前記制御電極に接続された配線構造体とを備える半導体装置について、前記半導体装置の前記配線構造体として用いられる配線シート付き配線体であって、前記第1電極に接続される配線体と、前記制御電極に接続される制御端子が設けられた配線シートとを備え、前記配線体において前記第1電極が接続される面に前記配線シートが取り付けられていることを要旨とする。この発明によれば、従来構造のワイヤ接続に代えて、配線体を第1電極に接続する。これにより、従来構造のように多数のワイヤ接続作業を行う必要がないため、接続作業を簡略化することができる。また、配線体に配線シートが固定されているため、配線体と配線シートとを一括してスイッチング素子に接続することができる。このため、配線体および配線シートを個々に取り付ける必要がない。すなわち、半導体装置の製造工程を簡略化することができる。2請求項2に記載の発明は、請求項1に記載の配線シート付き配線体において、前記配線体の主面で前記第1電極に接続する接続部と前記配線シートの前記制御端子との配置関係が、前記スイッチング素子の前記第1主面における前記第1電極と前記制御電極との配置関係に対応するように、前記配線シートが前記配線体に固定されていることを要旨とする。この発明では、配線体の接続部と制御端子との配置関係をスイッチング素子の第1電極と制御電極との配置関係に合わせている。このため、スイッチング素子の第1電極と接続部、およびスイッチング素子の制御電極と制御端子とを精確に接続することができる。3請求項3に記載の発明は、請求項2に記載の配線シート付き配線体において、前記接続部が前記配線シートの延長部分で囲われていることを要旨とする。この発明では、接続部が配線シートの延長部で囲われている。このため、配線体とスイッチング素子の第1電極とを接続するときに用いられる接続材料が接続部以外のところに拡散することを抑制することができる。接続材料が拡散する場合、スイッチング素子が移動して、スイッチング素子が所定の位置で固定されないおそれがあるが、この構成によれば、スイッチング素子の移動を抑制することができる。4請求項4に記載の発明は、請求項1~3のいずれか一項に記載の配線シート付き配線体において、前記配線体を第1配線体として、前記導電層積層基板の導電層に接続される第2配線体をさらに備え、前記第2配線体が前記第1配線体に絶縁スペーサを介して固定されていることを要旨とする。この発明によれば、第1配線体と配線シートと第2配線体とが一体にされている。このため、これら部材を個別に接続する必要がないため、半導体装置の製造工程をさらに簡略化することができる。5請求項5に記載の発明は、請求項1~4のいずれか一項に記載の配線シート付き配線体において、前記配線体には前記導電層積層基板に接触する接触部が設けられていることを要旨とする。導電層積層基板の裏面側、すなわちスイッチング素子が配置される面と反対側の面には、冷却装置の実装が可能である。すなわち、導電層積層基板を介してスイッチング素子が冷却される。本発明では、配線体を導電層積層基板に接触させる。すなわち、導電層積層基板を通じて配線体を冷却する。これにより、スイッチング素子を両面側から効率的に放熱させることが可能となる。これにより、スイッチング素子の過熱を抑制することができる。6請求項6に記載の発明は、請求項1~5のいずれか一項に記載の配線シート付き配線体において、スイッチング素子および他の半導体素子を含む半導体装置の前記配線構造体として用いられるものであり、前記配線体で前記第1電極に接続される接続部を第1接続部として、前記配線体には、前記他の半導体素子の電極に接続される第2接続部が設けられていることを要旨とする。この発明によれば、配線体と配線シートとが一体にされている。このため、スイッチング素子および他の半導体素子を含む半導体装置の製造工程を簡略化することができる。7請求項7に記載の発明は、請求項1~6のいずれか一項に記載の配線シート付き配線体を備えた半導体装置である。この発明によれば、上記構成の配線シート付き配線体を備えるため半導体装置の製造工程を簡略化することができる。8請求項8に記載の発明は、第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子と、前記第2電極に接続されている導電層積層基板と、前記第1電極に接続されている配線体と、前記制御電極に接続されている配線シートとを備える半導体装置において、前記配線体に前記配線シートが取り付けられて一体にされていることを要旨とする。この発明によれば、配線体に配線シートが固定され一体にされているため、両部材を一括してスイッチング素子に接続することができる。このため、半導体装置の製造工程を簡略化することができる。9請求項9に記載の発明は、第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子と、フライホイールダイオードと、前記スイッチング素子の第2電極および前記フライホイールダイオードの一電極に接続されている導電層積層基板と、前記スイッチング素子の第1電極および前記フライホイールダイオードの他電極に接続されている配線体と、前記制御電極に接続されている配線シートとを備える半導体装置において、前記配線体に前記配線シートが取り付けられて一体にされていることを要旨とする。この発明によれば、スイッチング素子とフライホイールダイオードとを含む半導体装置において、配線体と配線シートとが一体にされていることから、これら部材を個別に接続する必要がないため、この半導体装置の製造工程を簡略化することができる。10請求項10に記載の発明は、第1主面に少なくとも第1上段電極および上段制御電極が形成されかつ第2主面に第2上段電極が形成された上段スイッチング素子と、第1主面に少なくとも第1下段電極および下段制御電極が形成されかつ第2主面に第2下段電極が形成された下段スイッチング素子と、一電極および他電極が形成された上段フライホイールダイオードと、一電極および他電極が形成された下段フライホイールダイオードと、第1導電層および第2導電層が形成され、かつ前記第1導電層を介して前記上段スイッチング素子の第2上段電極および上段フライホイールダイオードの他電極とに接続され、かつ前記第2導電層を介して前記下段スイッチング素子の第2下段電極および下段フライホイールダイオードの他電極とに接続されている導電層積層基板と、前記上段スイッチング素子の前記第1上段電極および前記上段フライホイールダイオードの一電極に接続され、かつ前記第2導電層に接続されている第1配線体と、絶縁スペーサを介して前記第1配線体に固定されかつ前記第1導電層に接続されている第2配線体と、前記下段スイッチング素子の前記第1下段電極および前記下段フライホイールダイオードの一電極に接続されている第3配線体と、前記第1配線体に固定され、かつ前記上段スイッチング素子の前記上段制御電極に接続されている第1配線シートと、前記第3配線体に固定され、かつ前記下段スイッチング素子の前記下段制御電極に接続されている第2配線シートとを備えていることを要旨とする。この発明によれば、上段スイッチング素子と下段スイッチング素子とが直列接続され、かつ各スイッチング素子に対して並列にフライホイールダイオードが逆方向に接続された半導体装置において、第1配線体と第2配線体と第3配線体と配線シートとが一体とされている。これら部材を個別に接続する必要がない。このため、半導体装置の製造工程を簡略化することができる。11請求項11に記載の発明は、第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子と、前記第2電極に接続されている導電層積層基板と、前記第1電極に接続されている配線体と、前記制御電極に接続されている配線シートとを含む半導体装置の製造方法であって、前記配線体と前記配線シートとを一体にして配線シート付き配線体を形成する工程と、前記配線シート付き配線体と前記スイッチング素子とを接続する工程とを含むことを要旨とする。この発明によれば、まず、配線体と配線シートとを一体にすることにより、配線シート付き配線体を形成する。次に、配線シート付き配線体とスイッチング素子とを接続する。すなわち、配線体と配線シートとを一体にすることにより、スイッチング素子に対してこれら部材を一括して取り付けることができるため、製造工程を簡略化することができる。12請求項12に記載の発明は、請求項11に記載の半導体装置の製造方法において、前記配線シート付き配線体に前記スイッチング素子を半田で接続する第1半田接続工程と、前記第1半田接続工程のアセンブリに前記導電層積層基板を半田で接続する第2半田接続工程とを含むことを要旨とする。この発明によれば、導電層積層基板にスイッチング素子を固定する前に上記配線シート付き配線体にスイッチング素子を半田で接続する。すなわち、スイッチング素子が移動可能な状態で半田接続する。これにより、半田接続のとき、半田の表面張力によりスイッチング素子を適切な位置に移動させることができる。すなわち、セルフアライメントによりスイッチング素子の位置決めが行われるため、第1電極と制御電極で短絡が生じることを抑制することができる。13請求項13に記載の発明は、請求項12に記載の半導体装置の製造方法において、前記第2半田接続工程では前記第1半田接続工程の半田よりも融点の低い半田を用いることを要旨とする。この発明は、第2半田接続工程において第1半田接続工程で用いる半田よりも融点の低い半田を用いる。このため、第2半田接続工程で、この工程よりも前に半田接続した部品同士の位置ずれを抑制することができる。本発明によれば、製造工程を簡略化することのできる配線シート付き配線体、半導体装置、およびその半導体装置の製造方法を提供する。[第1実施形態]図1および図2を参照して、本発明の半導体装置の第1実施形態について説明する。以下に説明する半導体装置1は、例えば、インバータ等のスイッチング回路に用いられる。半導体装置1は、スイッチング素子10と、フライホイールダイオード20と、配線シート付き配線体30配線構造体と、導電層積層基板80と、ケース90と、封止樹脂100とを備える。半導体装置1の回路構成は次の通り。スイッチング素子10とフライホイールダイオード20とは並列接続されている。すなわち、スイッチング素子10のソース電極14とフライホイールダイオード20のアノード電極とが互いに接続されている。スイッチング素子10のドレイン電極13とフライホイールダイオード20のカソード電極とが互いに接続されている。スイッチング素子10のゲート電極15には信号配線配線61が接続されている。なお、フライホイールダイオード20はスイッチング素子10の逆方向に発生する電力を逃すための素子である。これにより過電力がスイッチング素子10に加わることを抑制する。以下、半導体装置1の各構成要素について説明する。スイッチング素子10は、n型MOSFETにより形成されている。スイッチング素子10の第1主面11には、ソース電極14第1電極と、ゲート電極15制御電極と、第1モニタ電極16と、第2モニタ電極17と、第3モニタ電極18と、第4モニタ電極19とが形成されている。スイッチング素子10の第2主面12には、ドレイン電極13第2電極が形成されている。第1モニタ電極16は、温度モニタ用としてスイッチング素子10内に形成された温度特性モニタ用ダイオードのアノードに接続されている。第2モニタ電極17は、前記温度特性モニタ用ダイオードのカソードに接続されている。なお、第1モニタ電極16と第2モニタ電極17との間の電位差に基づいてスイッチング素子10の温度が推定される。第3モニタ電極18は、スイッチング素子10内のドレイン層に接続されている。すなわち、ドレイン電流の一部が出力される。例えば、ドレイン電流の1/10000が分流される。第4モニタ電極19は、スイッチング素子10内のソース層に接続されている。なお、スイッチング素子10のゲート電極15に入力される信号は、ソース層の電位すなわち第4モニタ電極19の電位を基準にして形成される。ソース電極14は、ゲート電極15および第1~第4モニタ電極16~19よりも大きい。ゲート電極15および第1~第4モニタ電極16~19は、第1主面11の端側に一列に配置されている。これら電極15~19は、略同じ大きさに形成されている。フライホイールダイオード20はシリコンSiにより形成されている。フライホイールダイオード20の第1主面21にはアノード電極一電極が形成されている。フライホイールダイオード20の第2主面22にはカソード電極他電極が形成されている。ケース90について説明する。ケース90は、スイッチング素子10、フライホイールダイオード20、および配線シート付き配線体30の一部を収容する。ケース90の内側には、スイッチング素子10およびフライホイールダイオード20を封止する封止樹脂100が充填されている。封止樹脂100としては、シリコーンゲルまたはエポキシ樹脂等が用いられる。図2に示すように、ケース90は、半導体装置1の底壁を構成するヒートシンク板93と、側壁を構成する枠体94とを備えている。枠体94はヒートシンク板93の周囲を囲う。枠体94は耐熱性樹脂により形成されている。枠体94には、第1外部端子91と、第2外部端子92とが取り付けられている。ケース90の底面には導電層積層基板80が取り付けられている。すなわち、ヒートシンク板93の上に導電層積層基板80が配置され、両者は半田接続されている。導電層積層基板80は、絶縁基板81と、絶縁基板81の一面に形成された導電層82と、絶縁基板81の他面に形成された金属層83とを備えている。絶縁基板81は、窒化アルミニウム等のセラミックスにより形成されている。導電層82は、銅、アルミニウム等の導電性の高い金属により形成されている。金属層83は、絶縁基板81の反り抑制のために設けられている。金属層83は、導電層82と同等の膨張係数を有する材料により形成されている。例えば、金属層83は、銅、アルミニウム等により形成される。この種の導電層積層基板80として、DBADBA:DirectBrazedAluminum、DBCDirectBondingCopper、AMCActiveMetalBrazedCopper等が用いられる。また、窒化珪素基板Si3N4に活性金属法により銅板を接合した基板を用いることもできる。図2および図3を参照して、配線シート付き配線体30について説明する。配線シート付き配線体30は、第1配線体40配線体と、第2配線体50と、配線シート60とを備えている。第1配線体40について説明する。第1配線体40は、スイッチング素子10のソース電極14とフライホイールダイオード20のアノード電極とに接続される。第1配線体40の一端は、第1外部端子91に接続されている。第1配線体40は数100μm厚から数mmまでの厚さを有する良導体により形成されている。スイッチング素子10によっては数10A~100Aの電流制御が可能なものもあるため、第1配線体40は上記厚さに設定される。第1配線体40の表面は、錆防止のため、無電解Ni-Pめっき処理されている。第1配線体40の材料としては、導電性および熱伝導性の観点から銅が用いられる。例えば、タフピッチ銅、無酸素銅等、純度の高い銅により形成される。なお、軽量化のために、アルミニウムが用いられることもある。第2配線体50について説明する。第2配線体50は第2外部端子92に接続されている。第2配線体50は第1配線体40と同様の材料により形成され、かつ同様の表面処理が施されている。第2配線体50は、一端に設けられた第1接続部51と、他端に設けられた第2接続部52と、第1接続部51と第2接続部52との間部分に対応する中間部53とを備えている。第1接続部51は、第2外部端子92に接続されている。第2接続部52は、導電層82に接続されている。第1接続部51は、第2接続部52よりも高い位置にある。すなわち、第2接続部52の底面に対して垂直方向において、第1接続部51と第2接続部52とは高さの異なる位置に配置されている。なお、第1接続部51と第2接続部52との高さの比較は、第2接続部52の底面導電層に接する部分を基準面としている。第2配線体50は、絶縁スペーサ54を介して第1配線体40に取り付けられている。絶縁スペーサ54は、第2配線体50の中間部53と第1配線体40の間に配置され、第1配線体40と第2配線体50との間を絶縁する。絶縁スペーサ54は、両面が熱可塑性層であるポリイミドシート、エポキシ樹脂もしくはポリフェニレンサルファイド樹脂等の樹脂シート、SiN、アルミナAl2O3、AlN板等のセラミック板、DBA,DBC、AMC等の基板により形成されている。ポリイミドシートの場合は、第1配線体40と第2配線体50とは熱圧着により固定される。DBA、DBC、AMC等の場合は半田接続により第1配線体40と第2配線体50とが固定される。配線シート60について説明する。配線シート60は、フレキシブルプリント基板により形成されている。具体的には次の構成を有する。配線シート60は、5本の配線61と、補強板62と、配線61および補強板62の一面を覆う第1ポリイミド層63Aと、配線61および補強板62の他面を覆う第2ポリイミド層63Bとを備えている。第1ポリイミド層63Aは、第1配線体40と接触する絶縁層である。第1ポリイミド層63Aは3層構造になっている。すなわち、第1ポリイミド層63Aの中間層は非熱可塑性ポリイミド層であり、この非熱可塑性ポリイミド層の両面に熱可塑性ポリイミド層が形成されている。すなわち、配線61に接触する面と、補強板62に接触する面と、第1配線体40に接触する面とが、熱可塑性ポリイミド樹脂により形成されている。これにより、第1ポリイミド層63Aと配線61との高温密着性、第1ポリイミド層63Aと補強板62との高温密着性、および第1ポリイミド層63Aと第1配線体40との高温密着性が向上する。第2ポリイミド層63Bは、配線61および補強板62が形成された第1ポリイミド層63Aに対し非熱可塑性樹脂を塗布することにより形成される。なお、配線61および補強板62は銅材により形成されている。配線シート60は、第1配線体40の主面40A側に固定される固定部60Aと、配線61を含むリード部60Bとにより区分される。なお、図3に示すように、リード部60Bの一部は第1配線体40に接触し、この接触部分で第1配線体40に固定されている。固定部60Aは、スイッチング素子10と半田接続する部分以下、第1半田接続部41およびフライホイールダイオード20と半田接続する部分以下、第2半田接続部42を囲む。すなわち、第1半田接続部41を囲むように第1貫通孔64が形成されている。また、第2半田接続部42を囲むように第2貫通孔65が形成されている。第1貫通孔64で囲まれた部分第1半田接続部41には、第1半田101を材料とする第1半田層101Aが形成されている。第1貫通孔64は、スイッチング素子10のソース電極14に対応するところに形成されている。第1貫通孔64の大きさは、ソース電極14の大きさと略同じである。第2貫通孔65で囲まれた部分第2半田接続部42には、第1半田101を材料とする第2半田層101Bが形成されている。第2貫通孔65は、フライホイールダイオード20に対応するところに形成されている。第2貫通孔65の大きさは、フライホイールダイオード20の大きさと略同じである。配線61は第1貫通孔64近辺から延びている。第1貫通孔64近辺には第2ポリイミド層63Bの一部が除去された開口部66が形成されている。この開口部66に、5個の端子67~71が形成されている。5個の端子67~71は各配線61の先端部に設けられている。5個の端子67~71は、ゲート端子67制御端子と4個のモニタ端子68~71とにより構成されている。ゲート端子67はゲート電極15に接続されている。第1モニタ端子68は第1モニタ電極16に接続されている。第2モニタ端子69は第2モニタ電極17に接続されている。第3モニタ端子70は第3モニタ電極18に接続されている。第4モニタ端子71は第4モニタ電極19に接続されている。5個の端子67~71と第1貫通孔64との配置関係は次の通りである。第1貫通孔64はスイッチング素子10のソース電極14に対向する位置に設けられている。5個の端子67~71のぞれぞれは、電極15~19に対応して設けられている。すなわち、第1貫通孔64すなわち第1半田接続部41と5個の端子67~71との配置関係と、ソース電極14と5個の電極15~19との配置関係は一致する。これら5個の端子67~71には半田層101Cが形成されている。半田層101Cは第1半田101により形成されている。5個の端子67~71の表面の高さ半田層の表面は、第1半田接続部41の第1半田層101Aの高さと略一致する。すなわち、第1半田層101Aの上にスイッチング素子10が配置されるとき、スイッチング素子10が傾かないように構成されている。半導体装置1の各構成要素の接続関係について説明する。図2に示すように、スイッチング素子10とフライホイールダイオード20は、導電層積層基板80の導電層82の上に配置され、第2半田102で半田接続されている。すなわち、スイッチング素子10のドレイン電極13とフライホイールダイオード20の第2主面22とは、導電層82に接続されている。この導電層82は、第2配線体50を介して第2外部端子92に接続されている。一方、スイッチング素子10の第1主面11と、フライホイールダイオード20の第1主面21とは、配線シート付き配線体30に接続されている。具体的には、スイッチング素子10のソース電極14と、フライホイールダイオード20の第1主面21と、第1外部端子91とが第1配線体40を介して互いに接続されている。また、配線シート60の各端子67~71とスイッチング素子10の各電極15~19とが互いに接続されている。これらの接続は第1半田101で接続されている。上記配線シート付き配線体30の構造的特徴について説明する。配線シート付き配線体30は、スイッチング素子10およびフライホイールダイオード20が並列接続される半導体装置1の上側配線構造体配線構造体を構成する。配線シート付き配線体30は、2つの構成すなわち第1構成部と第2構成部とを備えている。第1構成部は、スイッチング素子10のソース電極14とフライホイールダイオード20の第1主面21と第1外部端子91とを互いに接続させる。第2構成部は、スイッチング素子10の各電極15~19と配線シート60の各端子67~71とを互いに接続させる。従来構造では、第1構成部はワイヤ接続により実現されている。スイッチング素子10のソース電極14には大電流が流れるため、ソース電極14とフライホイールダイオード20の第1主面21との接続、およびフライホイールダイオード20の第1主面21と第1外部端子91との接続のそれぞれにおいて、複数のワイヤが用いられる。一方、第2構成部はフレキシブル基板で実現されている。これに対し、本実施形態では、配線シート付き配線体30が第1構成部と第2構成部との機能を有する。すなわち、第1構成部は、第1配線体40により実現され、第2構成部を配線シート60により実現されている。そして、第1配線体40の所定位置に配線シート60に取り付けられ一体にされている。このため、半導体装置1の製造工程においては、第1配線体40と配線シート60とを一括してスイッチング素子10に取り付けることができる。[半導体装置の製造方法]図4および図5を参照して半導体装置1の製造方法を説明する。製造方法としては3つの方法がある。第1の製造方法は、スイッチング素子10およびフライホイールダイオード20を配線シート付き配線体30に接続してアッセンブリを形成し、この後、このアセンブリと導電層積層基板80とを半田接続する方法である。第2の製造方法は、スイッチング素子10およびフライホイールダイオード20を導電層積層基板80に接続してアセンブリを形成し、この後、このアセンブリと配線シート付き配線体30とを半田接続する方法である。第3の製造方法は、スイッチング素子10およびフライホイールダイオード20を導電層積層基板80に配置し、さらに、これら素子の上に配線シート付き配線体30を配置して積層体を組み立てた後、全体を一括して半田接続する方法である。以下、各組み立て方法について説明する。[第1の製造方法]第1工程では、第1配線体40に、配線シート60を貼り付ける。具体的には、第1配線体40と配線シート60を積層し、互いに位置合わせする。そして、真空熱プレス装置を用いて、300°C、3MPaの条件でプレスする。第2工程では、第2配線体50を第1配線体40に絶縁スペーサ54を介して取り付ける。絶縁スペーサ54として上記3層構造のポリイミドシートを用いる。この場合は、熱圧着により両者を接続する。第3工程では、ケース90のヒートシンク板93の上に導電層積層基板80を配置して、両者を半田以下、第3半田で接続する。なお、この半田接続に代えて金属フィラ含有のロウ材により両者を接続してもよい。第4工程では、第2工程で形成したアセンブリ配線シート付き配線体30に、スイッチング素子10およびフライホイールダイオード20を配置する。具体的には、図5に示すように、スイッチング素子10のソース電極14と第1半田接続部41とを互いに対向させ、スイッチング素子10のゲート電極15と配線シート60のゲート端子67とを互いに対向させ、各モニタ電極16~19と各モニタ端子68~71とを互いに対向させる。また、フライホイールダイオード20の第1主面21と第2半田接続部42に対向させる。そして、スイッチング素子10およびフライホイールダイオード20を第1半田101で固定する第1半田接続工程。第1半田101としては、上記第3半田と同じ融点の半田もしくはこれよりも低融点の半田が用いられる。第5工程では、ケース90の導電層積層基板80の上に第4工程で形成したアセンブリを配置し、第2半田102で両者を接続する第2半田接続工程。第2半田102としては、第1半田101および第3半田のいずれの半田よりも低融点の半田を用いる。第6工程では、スイッチング素子10およびフライホイールダイオード20を封止樹脂100で封止する。具体的には、ポッティング機にて封止樹脂100をケース90内に充填し、所定温度で加熱して封止樹脂100を硬化させる。また、必要によって、半導体装置1に水冷ジャケット放熱装置を取り付ける。具体的には、半導体装置1の第1配線体40の外側面に水冷ジャケットを固定する。水冷ジャケットの固定には、フィラ含有シリコン系サーマルグリスを用いる。上記半導体装置1の製造方法の作用について説明する。上記半導体装置1の製造方法では、スイッチング素子10およびフライホイールダイオード20を導電層積層基板80に配置して半田固定する前に、配線シート付き配線体30に配置して半田接続する。すなわち、スイッチング素子10が移動可能な状態で半田固定する。これにより、半田接続のとき、半田の表面張力によりスイッチング素子10を適切な位置に移動させることができる。すなわちセルフアライメントにより、スイッチング素子10の位置決めが可能である。[第2の製造方法]第2の製造方法について説明する。第1工程~第3工程までは、第1の組み立て方法と同様である。第4工程では、ケース90の導電層積層基板80の上にスイッチング素子10およびフライホイールダイオード20を配置し、半田Xで両者を接続する。半田Xとしては、例えば、ケース90のヒートシンク板93と導電層積層基板80との間の接続に用いられる半田Zよりも低融点の半田が用いられる。第5工程では、第4工程で形成したアセンブリに第2工程で形成したアセンブリ配線シート付き配線体30を配置し、半田Yで両者を固定する。半田Yとしては、半田Xよりも低融点の半田を用いる。これ以降の工程は、第1の組み立て方法と同様である。なお、この第2の製造方法の場合、第3工程および第4工程の工程を逆にして行うことも可能である。すなわち、導電層積層基板80の上にスイッチング素子10およびフライホイールダイオード20を配置した後、このアッセンブリを、ケース90のヒートシンク板93の上に配置する。この後、第5工程で上記と同様の処理を行う。上記半導体装置1の製造方法の作用について説明する。上記半導体装置1の製造方法では、スイッチング素子10およびフライホイールダイオード20を導電層積層基板80に配置して半田固定した後、配線シート付き配線体30に配置して半田接続する。配線シート付き配線体30は、第2配線体50により支持されるため、支持構造の場合と比べて、スイッチング素子10およびフライホイールダイオード20に加えられる第1配線体40の荷重は小さい。このため、スイッチング素子10が移動可能な状態となっている。このため、半田接続のとき、半田の表面張力によりスイッチング素子10を適切な位置に移動させることができる。すなわちセルフアライメントにより、スイッチング素子10の位置決めが可能である。[第3の製造方法]第3の製造方法について説明する。第1工程~第3工程までは、第1の組み立て方法と同様である。第4工程では、ケース90の導電層積層基板80の上にスイッチング素子10およびフライホイールダイオード20を配置し、さらにこの積層体に、配線シート付き配線体30を配置し、半田Zで各部材を固定する。この製造方法の場合、一種類の半田で各部材を半田接続する。このため、生産管理において部材管理が行いやすい。また、各部材を一括して半田接続するため、半田接続工程の作業時間が短くなる。[第2実施形態]図6および図7を参照して、第2実施形態について説明する。この実施形態では、第1実施形態の半導体装置1に対して次の変更を加えたものとなっている。すなわち、第1実施形態では、第1配線体40を直接第1外部端子91に接続しているが、本実施形態では、導電層積層基板80に、スイッチング素子10のドレイン電極13に接続される導電層とは別の導電層とを形成し、この別の導電層を介して第1配線体40と第1外部端子91とを接続する。以下、この変更にともない生じる第1実施形態の半導体装置1の構成からの変更について説明する。なお、第1実施形態の半導体装置1と共通する構成については同一の符合を付してその説明を省略する。半導体装置201は、スイッチング素子10と、フライホイールダイオード20と、配線シート付き配線体230と、導電層積層基板280と、ケース290と、封止樹脂100とを備える。ケース290は、半導体装置201の底壁を構成するヒートシンク板293と、側壁を構成する枠体294とを備えている。ケース290のヒートシンク板293には導電層積層基板280が取り付けられている。導電層積層基板280は、絶縁基板281と、絶縁基板281の一面に形成された第1導電層282Aと、第2導電層282Bと、絶縁基板281の他面に形成された金属層283とを備えている。第1導電層282Aと第2導電層282Bとは電気的に独立して形成されている。配線シート付き配線体230は、第1配線体240と、配線シート260とを備えている。配線シート260と第1配線体240との配置関係は第1実施形態と同様である。すなわち、配線シート260と第1配線体240とは、スイッチング素子10およびフライホイールダイオード20の配置関係にあわせて互いに固定されている。第1配線体240には、第2導電層282Bに半田接続される接続部241が形成されている。接続部241の先端部分以下、接触部241Aは平坦にされている。接触部241Aは第2導電層282Bに接触する。半導体装置201の配線構造を説明する。第1導電層282Aには、スイッチング素子10とフライホイールダイオード20とが配置される。第1導電層282Aは、第2接続配線体292Aを介して第2外部端子292に接続されている。すなわち、第1導電層282Aは第1実施形態の導電層82に相当する。第2導電層282Bは、接続部241を介して第1配線体240に接続されている。また、第2導電層282Bは、第1接続配線体291Aを介して第1外部端子291に接続されている。すなわち、第2導電層282Bは、第1配線体240と第1接続配線体291A間を接続する導体である。また、第2導電層282Bは、導電層積層基板280の一体に形成された導電層であり、第1配線体240の熱を外部に放出するヒートシンクとしても機能する。半導体装置201の冷却作用について説明する。半導体装置201はヒートシンク板293から放熱される。すなわち、ヒートシンク板293は、導電層積層基板80を介して発熱体であるスイッチング素子10に接続されているため、スイッチング素子10の裏面すなわち第2主面12から熱が拡散する。一方、スイッチング素子10の第1主面11には第1配線体240が接続されている。第1配線体240は第2導電層282Bに接続されている。このため、スイッチング素子10の第1主面11から第1配線体240および第2導電層282Bを通じて熱が拡散する。これにより、スイッチング素子10の熱が、第1主面11および第2主面12から拡散する。[第3実施形態]図8~図10を参照して、第3実施形態について説明する。この実施形態では、第1実施形態の半導体装置1に対して次の変更を加えたものとなっている。すなわち、第1実施形態の半導体装置1は、スイッチング素子10とフライホイールダイオード20とを1つずつ備える。本実施形態の半導体装置301は、スイッチング素子10とフライホイールダイオード20とを6個ずつ備える3相インバータ回路を構成する。以下、この変更にともない生じる第1実施形態の半導体装置1の構成からの変更について説明する。なお、第1実施形態の半導体装置1と共通する構成については同一の符合を付してその説明を省略する。図8を参照して、半導体装置301の回路構成を説明する。正電圧側の電源配線Pと低電圧側の電源配線Nとの間に、3個の回路要素CU,CV,CWが並列して接続されている。回路要素CUについて説明する。回路要素CUは、上段スイッチング素子10Aと、下段スイッチング素子10Bと、上段フライホイールダイオード以下、上段FWD20Aと、下段フライホイールダイオード以下、下段FWD20Bとを含む。上段スイッチング素子10Aと下段スイッチング素子10Bとは直列に接続されている。また、上段スイッチング素子10Aと下段スイッチング素子10Bとの接続部分から入出力配線Uが引き出されている。上段スイッチング素子10Aに対して逆方向かつ並列に上段FWD20Aが接続されている。下段スイッチング素子10Bに対して逆方向かつ並列に下段FWD20Bが接続されている。回路要素CVおよび回路要素CWの回路構成は回路要素CUと同様である。図9および図10を参照して、半導体装置301の構成を説明する。なお、本実施形態では、第1~第3外部端子391~393の並びの方向を縦方向とし、縦方向に対して垂直な方向を横方向とする。半導体装置301は、3個の上段スイッチング素子10A,10C,10Eと、3個の下段スイッチング素子10B,10D,10Fと、3個の上段FWD20A,20C,20Eと、3個の下段FWD20B,20D,20Fと、配線シート付き配線体330A~330Cと、導電層積層基板380と、ケース390とを備えている。ケース390には封止樹脂100が充填されている。ケース390には、電源配線Pに対応する電源端子394Pと電源配線Nに対応する電源端子394Nと、入出力配線Uに対応する第1外部端子391と、入出力配線Vに対応する第2外部端子392と、入出力配線Wに対応する第3外部端子393とが取り付けられている。各第1~第3外部端子391,392,393は縦方向に配列され、かつ各第1~第3外部端子391,392,393は横方向に延ばされている。ケース390の導電層積層基板380には、6個の導電層、すなわち第1~第6導電層382A~382Fが形成されている。各第1~第6導電層382A~382Fは、縦方向に3列、横方向に2列に配列されている。図9を参照して、回路要素CUに対応する部分CUxの構成について説明する。回路要素CUに対応する部分CUxは、上段スイッチング素子10Aと、下段スイッチング素子10Bと、上段FWD20Aと、下段FWD20Bと、配線シート付き配線体330Aとを含む。上段スイッチング素子10Aおよび上段FWD20Aは、第1導電層382Aに配置されている。すなわち、上段スイッチング素子10Aのドレイン電極第2上段電極が第1導電層382Aに接続されている。上段FWD20Aのカソード電極他電極が第1導電層382Aに接続されている。下段スイッチング素子10Bおよび下段FWD20Bは、第2導電層382Bに配置されている。すなわち、下段スイッチング素子10Bのドレイン電極第2下段電極が第2導電層382Bに接続されている。下段FWD20Bのカソード電極他電極が第2導電層382Bに接続されている。また、上段スイッチング素子10Aと、下段スイッチング素子10Bと、上段FWD20Aと、下段FWD20Bとは、横方向に1列に配列されている。そして、上段スイッチング素子10Aと下段スイッチング素子10Bとは、上段FWD20Aと下段FWD20Bとの間に挟まれるように配置されている。配線シート付き配線体330Aは、第1配線体340Aと、第2配線体350Aと、第3配線体370Aと、配線シート360Aとを備えている。第1配線体340Aは、上段スイッチング素子10Aのソース電極第1上段電極および上段FWD20Aのアノード電極一電極に接続され、かつ第1外部端子391に接続され、かつ第2導電層382Bに接続されている。第1配線体340Aと第2導電層382Bとの接続構造を次に示す。第1配線体340Aには、第2導電層382Bに接続する接続部342が形成されている。接続部342は、第1配線体340Aのうち上段スイッチング素子10Aおよび上段FWD20Aに接続される部分以下、平坦部341に対して突出するように設けられている。第2導電層382Bにおいて、接続部342が接触する部分は、上段スイッチング素子10Aと下段スイッチング素子10Bとの間の領域にある。すなわち、接続部342は、横方向においてケース390の略中間部分で第2導電層382Bに接触する。第2配線体350Aは、第1導電層382Aと電源端子394Pとを互いに接続する。なお、第2配線体350Aは、絶縁スペーサ354を介して第1配線体340Aに取り付けられている。第3配線体370Aは、下段スイッチング素子10Bのソース電極第1下段電極および下段FWD20Bのアノード電極一電極に接続され、かつ電源端子394Nに接続されている。配線シート360Aは、先端部分で、第1配線部361第1配線シートと第2配線部362第2配線シートとに分岐する。第1配線部361の先端部には、ゲート端子制御端子およびモニタ端子が設けられている。同様に、第2配線部362の先端部にもゲート端子制御端子およびモニタ端子が設けられている。第1配線部361の各端子は、上段スイッチング素子10Aの各モニタ電極およびゲート電極上段制御電極に接続されている。第2配線部362の各端子は、下段スイッチング素子10Bの各モニタ電極およびゲート電極下段制御電極に接続されている。配線シート360Aは、熱圧着により第1配線体340Aに固定されている。なお、回路要素CVに対応する部分の各構成要素の接続構造、および回路要素CWに対応する部分の各構成要素の接続構造は、回路要素CUに対応する部分の各構成要素の接続構造と同様である。半導体装置301の構造的特徴について説明する。上記したように、配線シート付き配線体330Aは、第1配線体340Aと、第2配線体350Aと、第3配線体370Aと、配線シート360Aとを備えている。第1配線体340Aには、第2配線体350Aおよび配線シート360Aが取り付けられている。一方、配線シート360Aは、第3配線体370Aにも取り付けられている。すなわち、第1配線体340Aと、第2配線体350Aと、第3配線体370Aと、配線シート360Aとは一体にされている。これらの部材が一体にされていない場合、半導体装置301の製造工程は次のようになる。すなわち、スイッチング素子10A,10Bおよびフライホイールダイオード20A,20Bが配置されたアッセンブリ以下、素子実装アセンブリに、まず、配線シート360Aを半田接続し、次に第2配線体350Aを半田接続する。さらに、第3配線体370Aを半田接続し、最後に第1配線体340Aを半田接続する。このように、配線シート付き配線体330Aに対応する部分の接続だけで、4回の半田接続工程が必要となる。一方、上記構成の配線シート付き配線体330Aは、上記のように一体構成となっているため、素子実装アセンブリに対して、各部材を一括して取付け可能である。このため半田接続工程も一回で行うことができる。また、配線シート付き配線体330Aは、第1配線体340Aから延長する接続部342および第2配線体350Aにより、下側から支持されている。このため、各素子10A,10B,20A,20Bに加わる配線シート付き配線体330Aの荷重が小さい。また、これらの部材が一体にされていない場合、次の問題もある。素子実装アセンブリに対して配線シート付き配線体330Aを配置して半田接続するとき、各素子10A,10B,20A,20Bに荷重が加わり、半田溶融時の各素子10A,10B,20A,20Bの移動が阻害される。すなわち、半田溶融時の半田張力による素子のセルフアライメントの作用が生じにくくなり、各素子10A,10B,20A,20Bが適切な位置に配置されない場合がある。これに対して、上記構成の配線シート付き配線体330Aは、下側から接続部342により支持され、各素子10A,10B,20A,20Bに荷重が加わりにくい構造となっている。このため、半田溶融時、各素子10A,10B,20A,20Bのセルフアライメントの作用が生じる。[第4実施形態]図11~図13を参照して、第4実施形態について説明する。この実施形態では、第3実施形態の変形例を示す。すなわち、第3実施形態では、各回路要素CU、CV、CWに対応する各構成を縦方向に配列し、かつ各構成の素子を横方向1列に配列する。すなわち、素子の配列構成は3行4列である。本実施形態では、各回路要素CU、CV、CWに対応する各構成を縦方向に配列し、かつ各構成の素子を2列に配列する。すなわち、各素子の配列構成は6行2列である。以下、この変更にともない生じる第3実施形態の半導体装置301の構成からの変更について説明する。なお、第3実施形態の半導体装置301と共通する構成については同一の符合を付してその説明を省略する。以下の説明では、第1~第6導電層482A~482Fの並びの方向を縦方向とし、縦方向に垂直な方向を横方向とする。また、ケース490において第1~第3外部端子491~493が配置されている側壁を第1側壁495とし、反対側の側壁を第2側壁496とする。本実施形態の半導体装置401について説明する。なお、半導体装置401の回路構成は第3実施形態の半導体装置301と同様である。半導体装置401は、6個のスイッチング素子10A~10Fと、6個のフライホイールダイオード20A~20Fと、3個の配線シート付き配線体430A~430Cと、導電層積層基板480と、ケース490と、封止樹脂100とを備えている。ケース490には、電源配線Pに対応する電源端子494Pと電源配線Nに対応する電源端子494Nと、入出力配線Uに対応する第1外部端子491と、入出力配線Vに対応する第2外部端子492と、入出力配線Wに対応する第3外部端子493とが取り付けられている。電源端子494Pと、電源端子494Nと、各第1~第3外部端子491,492,493は、ケース490の第1側壁495側に配置されている。電源端子494Pは、ケース490の第1側壁495側に設けられた第1バスバー497に接続されている。電源端子494Nは、ケース490の第1側壁495側に設けられた第2バスバー498に接続されている。第1バスバー497および第2バスバー498は、後述の第1~第6導電層482A~482Fの面よりも高い位置に設けられ、各導電層482A~482Fから所定距離離れたところに形成されている。ケース490の導電層積層基板480には、6個の導電層、すなわち第1~第6導電層482A~482Fが形成されている。各第1~第6導電層482A~482Fは、縦方向に一列に配列されている。各第1導電層482Aには、スイッチング素子10Aと上段FWD20Aとが配置されている。上段スイッチング素子10Aは第2側壁496側に配置され、上段FWD20Aは第1側壁495側に配置されている。第2~第6導電層482B~482Fにも同様態様で各素子が配置されている。図11を参照して、回路要素CUに対応する部分について説明する。配線シート付き配線体430Aは、第1配線体440Aと、第2配線体450Aと、第3配線体470Aと、配線シート460Aとを備えている。第1配線体440Aは、平坦部441と、平坦部441から突出して設けられた接続部442とを備えている。平坦部441は、上段スイッチング素子10Aのソース電極と上段FWD20Aのアノード電極に接続されている。接続部442は第2導電層482Bに接続されている。また、第1配線体440Aは、第1側壁495側に延長して第1外部端子491に接続されている。第2配線体450Aは、絶縁スペーサ454を介して第1配線体440Aに固定されている。また、第2配線体450Aの一端は、第1バスバー497に接続されている。第2配線体450Aの他端は、第1導電層482Aに接続されている。第3配線体470Aは、第1側壁495側に延長して第2バスバー498に接続されている。また、第3配線体470Aの平坦部で、下段スイッチング素子10Bのソース電極と下段FWD20Bのアノード電極に接続されている。配線シート460Aは、上段スイッチング素子10Aに接続する第1配線部461と下段スイッチング素子10Bに接続する第2配線部462とを備えている。第1配線部461と第2配線部462は、ケース490の第2側壁496側に引き出されている。以上のように、第1配線体440A、第2配線体450Aおよび第3配線体470Aは、第1側壁495側に引き出されている。これに対し、配線シート460Aの第1配線部461と第2配線部462は、第2側壁496側に引き出されている。なお、回路要素CVおよび回路要素CWの構成は、回路要素CVの構成と同様である。なお、回路要素CVに対応する部分の各構成要素の接続構造、および回路要素CWに対応する部分の各構成要素の接続構造は、回路要素CUに対応する部分の各構成要素の接続構造と同様である。半導体装置401の構造的特徴について説明する。インバータ回路の正電圧側の電源配線Pと低電圧側の電源配線Nとには大電流が流れる。このため、電源配線Pおよび電源配線Nの周囲には強い磁界が発生する。磁束変動が生じるとき周囲の配線にノイズが形成される。すなわち、電源配線Pまたは電源配線Nの電界変動により、配線61にノイズが発生するおそれがある。本実施形態では、電源配線Pおよび電源配線Nと、信号配線である配線シート460Aとをケースを間に挟んで互いに対向する位置に配置する。すなわち、電源配線Pおよび電源配線Nと、配線シート460Aとの間の距離を大きくするとともに、両者を直交させている。これにより、配線シート460Aの鎖交磁束を小さくすることができるため、配線61内に生じるノイズの発生を抑制することができる。また、上記配線構造とすることにより、第3実施形態の半導体装置301に比べて、各外部端子491~493から各下段スイッチング素子10B,10D,10Fまでの配線長を短くすることができる。これにより、配線のインダクタンスが低減し、サージ電圧が低下する。また、次の構造的特徴を有する。インバータ回路の構成上、第1導電層482Aと第3導電層482Cと第5導電層482Eとは互いに接続される。また、同様に第2導電層482Bと第4導電層482Dと第6導電層482Fとは互いに接続される。従来構造では、導電層積層基板480上において、配線パターンにより第1導電層482Aと第3導電層482Cと第5導電層482Eとを互いに接続する。また同様に、導電層積層基板480上において配線パターンにより第2導電層482Bと第4導電層482Dと第6導電層482Fとを互いに接続する。このような構成の場合、半導体装置の底面積は、第1~第6導電層482A~482Fと、配線パターンと、両者の間隔を確保するためのスペースとを足し合わせた大きさになる。一方、本実施形態では、導電層積層基板480上には配線パターンを形成せず、第1導電層482Aと第3導電層482Cと第5導電層482Eとを第1バスバー497により互いに接続する。同様に、第2導電層482Bと第4導電層482Dと第6導電層482Fとを第2バスバー498により互いに接続する。第1バスバー497および第2バスバー498は、ケース490の第1側壁495付近に設けられ、かつ各導電層482A~482Fよりも高い位置に配置されている。すなわち、高さにより絶縁距離が確保されている。このため、各導電層482A~482Fとバスバーとの間の間隔は、半導体装置401の底面にバスバーを投射した距離において、従来構造の各導電層482A~482Fと配線パターンとの間の間隔よりも小さい。すなわち、本実施形態の半導体装置401は、底面積で比較して、従来構造の半導体装置よりも小さい。以下、各実施形態の効果を説明する。1第1実施形態では、半導体装置の上側配線構造体配線構造体として配線シート付き配線体30を用いる。配線シート付き配線体30は、第1配線体40と、配線シート60とを備える。第1配線体40の主面40Aに配線シート60が取り付けられて、第1配線体40と配線シート60とは一体にされている。すなわち、従来構造のワイヤ接続に代えて、第1配線体40をソース電極14に接続する。これにより、従来構造のように多数のワイヤ接続作業を行う必要がないため、接続作業を簡略化することができる。また、第1配線体40には配線シート60が固定されているため、第1配線体40と配線シート60とを一括してスイッチング素子10に接続することができる。このため、第1配線体40および配線シート60を個々に取り付ける必要がない。すなわち、半導体装置1の製造工程を簡略化することができる。2第1実施形態では、第1配線体40の第1半田接続部41接続部と配線シート60の各端子67~71との配置関係が、スイッチング素子10のソース電極14と各電極15~19との配置関係に対応するように、配線シート60が第1配線体40に固定されている。この構成では、スイッチング素子10のソース電極14と第1半田接続部41、およびスイッチング素子10の各電極15~19と配線シート60の各端子67~71とを精確に接続させることができる。3第1実施形態では、配線シート付き配線体30において、第1半田接続部41が配線シート60の延長部分で囲われている。すなわち、第1半田接続部41は、第1貫通孔64内に設けられている。この構成によれば、第1配線体40とスイッチング素子10のソース電極14とを接続するときに用いられる半田が第1半田接続部41以外のところに拡散することが抑制される。半田が拡散する場合、スイッチング素子10が移動して、スイッチング素子10が所定の位置で固定されないおそれがあるが、この構成によれば、スイッチング素子10の移動を抑制されるため、大きな位置ずれが発生しにくい。4第1実施形態では、第2配線体50が第1配線体40に絶縁スペーサ54を介して固定されている。すなわち、第1配線体40と配線シート60と第2配線体50とが一体にされている。このため、これら部材を個別に接続する必要がないため、半導体装置1の製造工程をさらに簡略化することができる。5第1実施形態では、第1配線体40にはスイッチング素子10他の半導体素子に接続される第1半田接続部41と、フライホイールダイオード20に接続される第2半田接続部42とが設けられている。また、第1配線体40に、さらに別の素子を接続するための接続部を設けることも可能である。すなわち、上記配線シート付き配線体30の構成は、複数の素子を備える半導体装置の上側配線構造体配線構造体にも適用することができる。6第1実施形態の半導体装置1は、上記構成の配線シート付き配線体30を備えている。配線シート付き配線体30を用いることにより、複数の部材を一括実装することができるため、半導体装置1の製造工程を簡略化することができる。7第1実施形態の半導体装置1の製造方法第1~第3の製造方法では、配線シート付き配線体30を形成し、次に、配線シート付き配線体30とスイッチング素子10等とを接続する。すなわち、第1配線体40と配線シート60とを一体にすることにより、スイッチング素子10等に対してこれら部材を一括して取り付けることができるため、製造工程を簡略化することができる。8第1実施形態の半導体装置1の製造方法第1の製造方法では、配線シート付き配線体30にスイッチング素子10等を半田で接続する第1半田接続工程。次に、第1半田接続工程のアセンブリに導電層積層基板80を半田で接続する第2半田接続工程。この製造方法によれば、導電層積層基板80にスイッチング素子10を固定する前に、上記配線シート付き配線体30にスイッチング素子10を半田で接続する。すなわち、スイッチング素子10が移動可能な状態で半田接続する。これにより、半田接続のとき、半田の表面張力によりスイッチング素子10を適切な位置に移動させることができる。すなわち、セルフアライメントによりスイッチング素子10の位置決めが行われるため、ソース電極14と各電極15~19との短絡が抑制される。9第1実施形態の半導体装置1の製造方法第1の製造方法は、第2半田接続工程では、第1半田接続工程の半田よりも融点の低い半田を用いる。すなわち、後に行われる第2主面12側の半田接続第2半田接続工程に用いられる半田は、先に行われる第1主面11側の半田接続第1半田接続工程に用いられる半田よりも融点が低い。この構成によれば、第2半田接続工程では、先に形成された半田分の溶融を少なくすることができるため、この工程前に半田接続した部品同士の位置ずれを抑制することができる。なお、上記1~9の構成は、他の実施形態の半導体装置201,301,401に備わっている。このため、これら各実施形態においても上記1~9の効果が得られる。10第2実施形態では、導電層積層基板280に接触する接触部241Aが第1配線体240に設けられている。この構成では、第1配線体240を導電層積層基板280に接触させる。すなわち、導電層積層基板280を通じて第1配線体240を冷却する。これにより、スイッチング素子10は、ドレイン電極13側から冷却されるとともに、ソース電極14側から冷却される。このため、スイッチング素子10の過熱が抑制される。11第3実施形態では、上段スイッチング素子10Aと下段FWD素子10Bとが直列接続され、かつ各スイッチング素子10A,10Bに対して並列にFWD20A,20Bが逆方向に接続された半導体装置301において、配線シート付き配線体330A~330Cは次の構成を備えている。配線シート付き配線体330Aは、第1配線体340Aと、第2配線体350Aと、第3配線体370Aと、第1配線部361第1配線シートおよび第2配線部362第2配線シートを含む配線シート360Aとを備え、これらの部材は互いに接続されて一体にされている。このような構成によれば、半導体装置301の製造工程において、これら部材を個別に接続する必要がない。すなわち、各部材を個別に半田接続する必要があったため、全体の組み立て作業に長時間を要していたが、半田接続を一括して行うことができるため、半田接続工程の時間を短縮することができる。12第4実施形態では、各回路要素の上段スイッチング素子10A,10C,10Eの各ドレイン電極は、各導電層482A~482Fおよび各第2配線体450A,450B,450Cを介して第1バスバー497に接続されている。各回路要素の下段スイッチング素子10B,10D,10Fの各ソース電極は、各導電層482A~482Fおよび各第3配線体470A,470B,470Cを介して第2バスバー498に接続されている。そして、第1バスバー497と第2バスバー498は、第1側壁495側に配置され、第1~第6導電層482A~482Fよりも高い位置に設けている。このような構成によれば、従来構造すなわち第1導電層482Aと第3導電層482Cと第5導電層482Eとを配線パターンで接続し、かつ第2導電層482Bと第4導電層482Dと第6導電層482Fとを配線パターンで接続する構造の半導体装置よりも、底面積において小さくすることができる。その他の実施形態なお、本発明の実施態様は上記各実施形態にて示した態様に限られるものではなく、これを例えば以下に示すように変更して実施することもできる。また以下の各変形例は、異なる変形例同士を互いに組み合わせて実施することもできる。第1実施形態では、スイッチング素子10のドレイン電極13側およびフライホイールダイオード20のカソード電極側に配置される配線構造体以下、下側配線構造体として、DBA等の導電層積層基板80を用いているが、下側配線構造体は、DBA等のセラミックス基板に限定されない。下側配線構造体としては、導電層を備えること、熱伝導率が高いこと、絶縁層があること、が要件とされる。すなわち、これら要件を満たす基材は下側配線構造体として採用することができる。例えば、DBAに代えて、銅基板とポリイミドシートとの積層板、またはこの積層板にヒートシンク板を積層した積層板等を用いることもできる。また、Cu/Mo/Cu積層板、Cu-Mo合金Cu-Mo複合材、Cu-W合金Cu-W複合材、Al-SiC合金、コバールFe-Ni-Co、タングステンW、モリブデンMo、鉄Fe、42アロイFe-Ni等の緩衝基材を導電層として採用することもできる。第1実施形態では、ケース90の一部としてヒートシンク板93を備えているが、これを省略することもできる。また、ヒートシンク板93に代えて、膨張係数の小さい緩衝機材を張り付ける構造としてもよい。上記第2実施形態では、導電層積層基板280に第2導電層282Bを形成し、第2導電層282Bを介して第1配線体240と第1外部端子291とを接続する。これにより、スイッチング素子10の第1主面11からの熱拡散を増大させる。すなわち、第1配線体240を第2導電層282Bに接続するとともに、第1接続配線体291Aを介して第2導電層282Bを第1外部端子291に接続する。これに対して、次の構成によっても、スイッチング素子10の第1主面11からの熱拡散を増大させることができる。すなわち、導電層積層基板280に第2導電層282Bを形成せず、第1配線体240を導電層積層基板280に接触させる構成とする。例えば、第1配線体240を湾曲させて、第1配線体240と第1外部端子291とを接続する。そして、第1配線体240の湾曲部で導電層積層基板280に接触させる。この接触部にサーマルグリスを塗布してもよい。すなわち、第1配線体240の一部を導電層積層基板280に接触させることにより、スイッチング素子10の第1主面11からの熱拡散を増大させることができる。また、第1配線体240を曲げて第1配線体240と導電層積層基板280とを接触させる構成に代えて、導電層積層基板280から伝熱体を引き出して、伝熱体と第1配線体240とを接続する構成としてもよい。上記各実施形態では、半田で各部材を半田接続しているが、半田接続形態は限定されない。すなわち、上記半田接続には、半田めっき、半田ペースト、半田プリフォーム等各種の半田接続方法を用いることができる。上記各実施形態では、配線シート60としてフレキシブルプリント基板を用いているが、所謂フラットケーブルを用いることもできる。この構成の場合においても、少なくとも上記1と同様の効果が得られる。上記各実施形態では、スイッチング素子10とフライホイールダイオード20とが並列接続する半導体装置1の配線構造体に本発明を適用しているが、スイッチング素子10だけを含む半導体装置1の配線構造体に本発明を適用することもできる。上記各実施形態では、スイッチング素子10としてn型MOSFETを用いているが、スイッチング素子10の種類は限定されない。すなわち、本発明は、2以上の電極を備えたスイッチング素子10を含む半導体装置の配線構造体に適用可能である。スイッチング素子10の他の例としては、例えば、GaN等のIII族窒化物材料を用いたMOSFET、Si-IGBT、SiC-IGBT等が挙げられる。"