半導体チップの積層体の一部である半導体チップ上の機能を実行する方法であって、前記半導体チップは、主面と、1個以上の周縁のエッジ面と、前記主面に連結されるデバイスと、前記エッジ面に連結されるエッジ構造と、を有し、前記機能は、テスト、変更、修理、プログラミング、照会、搭載、チューニング、及びデータ交換の1つ以上からなり、前記デバイスは、回路、回路構成要素、メモリ、及びコントローラの1つ以上からなり、前記エッジ構造は、電気導体、熱導体、ヒューズ、抵抗、コンデンサ、インダクタ、光学放出器、光受信器、テストパッド、ボンドパッド、コンタクトピン、放熱器、アライメントマーク及び測定パターンの一つ以上からなり、前記方法は、a前記エッジ構造が機能実行器によってアクセスできるように前記積層体の位置を決定するステップと、b前記機能実行器を作動させて前記エッジ構造を経由して前記デバイスにアクセスするステップと、を備える方法。前記機能実行器が、テストプローブである請求項1に記載の方法。前記機能実行器が、ワイヤボンダである請求項1に記載の方法。前記機能実行器が、レーザである請求項1に記載の方法。前記機能実行器が、プログラマコンタクトである請求項1に記載の方法。前記機能実行器が、トリマである請求項1に記載の方法。前記機能実行器が、データ転送コンタクトである請求項1に記載の方法。前記機能実行器が、光送信器である請求項1に記載の方法。前記チップが、前記デバイスと前記エッジ構造とを接続する信号管路を備える請求項1に記載の方法。前記信号管路が、電気導体、熱導体及び/又は光学導体の一つ以上である請求項9に記載の方法。少なくとも1つの回路デバイスを搭載する誘電体の本体を備える種類の集積回路チップをテストする方法であって、前記チップは、主面と、1個以上の周縁エッジ面と、前記周縁エッジ面に連結され前記回路デバイスに電気的に接続される少なくとも1つのプローブパッドを有し、前記方法は、テストプローブを前記テストパッドに接触させるステップと、前記テストプローブと前記テストパッドとの接触から得られるデータを生成すること、を備える方法。主面及び1個以上の周縁のエッジ面を有する誘電体の本体を備える種類の集積回路チップ上の回路をチューニング又は変更する方法であって、前記回路は、少なくとも前記主面に連結され、前記チップは、前記エッジ面上の可変回路構成要素を更に有し、信号管路により前記回路に接続され、前記方法は、外部装置が前記構成要素を取り扱いできるように前記集積回路を取付具に搭載するステップと、前記外部装置を操作して前記周縁のエッジ面上の前記構成要素を変更するステップと、を備える方法。第1積層集積回路チップ及び第2集積回路チップを備える3次元半導体装置であって、前記各チップは、主面及び少なくとも1つの周縁エッジ面を持つ誘電体材料の本体と、積層体内の他のチップの主面により覆われる主面上に配置される回路を少なくとも1つのチップと、を各々備え、前記少なくとも1つのチップは、該チップの前記周縁エッジ面上に配置されて前記チップの主面上の前記回路に電気的に接続される電導体テストパッドを有し、前記少なくとも1つのチップ上の前記回路は、前記テストパッドに接触するテストプローブによってテストされる3次元半導体装置。集積回路チップを作製する方法であって、前記集積回路チップは、他の類似の集積回路チップとともに3次元アレイ内に積層されるように適合され、かつ前記積層内にある間にテストされ、前記方法は、a前記チップ上又はチップ内に回路を形成するステップと、b前記チップの周縁のエッジ面上にテストパッドを配置するステップと、c前記チップ上又はチップ内の回路へ前記テストパッドを電気的に接続するステップと、を備える方法。複数の個別の半導体ダイを備える3次元半導体チップ集積体を作製する方法であって、露出した主面と、該主面連結されるデバイスと、少なくとも1つの埋設エッジ構造と、前記デバイスと前記埋設エッジ構造とを相互接続する信号管路と、を有する半導体ダイの2次元アレイを、誘電体材料領域内に構築するステップと、前記ダイを分離して、周辺エッジ面を生成し前記埋設エッジ構造を露出させるステップと、ダイを積層体内に組み合わせて少なくとも一部の主面を隠蔽するステップと、を備える方法。集積回路チップ上のデバイスをテストする方法であって、各チップは、集積回路チップの積層体内に位置し、1つ以上の集積回路デバイスのための主搭載面と、該主面と交差する少なくとも1つの周縁のエッジ面と、前記エッジ面上に設けられ前記主面上の前記デバイスに電気的に接続されるテストプローブ接触パッドと、を各々有し、前記方法は、前記積層体を試験装置に置き前記パッドとテストプローブの位置合わせをするステップと、前記テストプローブを前記パッドに接触させるステップと、を備える方法。半導体チップが積層体内で一緒に結合される場合、積層体内において、低いチップの主面はすっかり覆われる。したがって、テスト又はワイヤボンディング、トリミング、チューニング、構成変化、冗長redundancy、修理repair及び/又は符号化、又はプログラミングのような機能のために、主面上の構造若しくはデバイス、又は主面に連結される構造若しくはデバイスへのアクセスすることはできなくなる。本発明の実施例によれば、これら及び他の機能が、チップ又はダイの周縁エッジ面の一つ以上と連結できるように位置が決められた構造を経由して実行される。このように、本願明細書の教示に従って作製されるダイ又はチップは、チップ又はダイが3次元積層体に組み込まれたという事実にもかかわらずテスト、配線、修理、再構成reconfiguration、チューニング又は処理を容易にするか又は可能にする一つ以上のエッジ構造を含む。また、本願明細書において、テストし、ワイヤ結合wirebondし、又は積層された配列内のチップ又はダイのエッジの構造の他の処理を行うためのシステム及び装置が開示される。また、本願明細書において、積層半導体ダイ内の構成部品又はデバイスが連結される主面が通常の装置にとってアクセスできないにもかかわらず、積層半導体ダイ内の構成部品又はデバイス上で処理を実行する方法が記載される。図1を参照する。並列に並んで半導体基盤チップ14に結合される一対の3次元半導体チップ積層体10、12が示される。チップ積層体10は、半導体チップ16、18及び20を備え、その各々が平面の上主面および底主面22と、周縁エッジ面24を呈している。この場合、半導体チップ16、18、20が基本的に矩形であるので、それらは各々4つの周縁エッジ面24を有する。周縁エッジ面は、形状に応じて、1からいかなる数までも変化しうる。チップ16、18、20は、主面22間の結合材料26によって、互いに及び基盤チップ14に付着される。以下に記載されているように、チップ16、18、20の各々は、主面22に連結されるデバイス又は構成要素、又は表面22の一方又は両方に露出するデバイス又は構成要素を搭載すると考えられる。図1の検査から明らかなように、それらデバイス又は構成要素のいくつかは、3次元積層の結果としてアクセスできなくなる。チップ積層体12は、半導体チップ28、30及び32を備え、半導体チップ28、30及び32も結合材料34により互いに及び基盤チップ14の主面に結合される。半導体の作製技術の当業者にとって明らかなように、スタック10、12の各々のチップ数3の選択は任意であり、2からいかなる実際的な数まで変化できる。チップ16はエッジ構造を呈する。エッジ構造は、この場合、図1の最も手前の面にあるテスト又はワイヤボンディングのためのコンタクトパッド36や、可変エッジレーザヒューズalterableedgelaserfuse40である。チップ16は、ワイヤボンディングのために図1に示すように右手周面24上のボンディングパッド42も備えている。テスト回路44が、ワイヤボンディングにより積層体10の一番上のチップ16上のパッド36のうちの1つに結合されることが示されている。さらに、ヒューズ40は、2つの異なる状況で示される。すなわち、いくつかは壊れているか又は回路が開放されており、他は健全なままである。チップ18は、前方の周縁エッジ面に、ボンディング又はプローブ接触パッド46と、レーザ可変ヒューズlaseralterablefuse50を備える。前者は、回路試験装置48の一部であるプローブ47によりアクセスされることが示されている。図1において、基盤チップ14は、パッド46を正確に取り扱いできるように支持部15に適切に固定される。そして、この場合、取り扱うとは、機能実行器に接触されることであり、この場合、機能実行器は回路試験装置48である。チップ20は、前面の周縁エッジ面に電気伝導パッド54とヒューズ60を備え、右手の周縁エッジ面にパッド64、66を備える。前者は、積層体10内のチップ間の伝導性相互接続と、チップ20と基盤チップ14との間の伝導性相互接続を作製するためワイヤボンディングの目的で使用される。後者は、ヒューズ62と同様に前面の周縁エッジ面に連結されるボンディングパッド58を有する。パッド52、64はともにワイヤボンディングにより結合されることが示されている。パッド66は、基盤チップ14上のパッド68にワイヤボンディングにより結合されることが示されている。これらの使用や相互接続は説明のためのものであり制限するためのものではない。積層体12を参照する。チップ28の前面の周縁エッジ面24は、伝導性パッド70と、レーザ可変ヒューズ72を備える。チップ30の前面の周縁エッジ面24は、伝導性パッド74及びトリマブルtrimmable構造76を備えている。チップ32の前面の周縁エッジ面24は、パッド78及びトリマブル構造例えば抵抗膜82を備えている。示すように、積層チップのパッド間のワイヤボンディングは、主面へのアクセスがなくても達成可能である。参照番号77、79のような導線は、単一の積層体10又は12の2つのチップ間と同様に、チップ積層体10、12間に接続されてよい。そして、導線81はチップ積層体12の最も低いチップ32上のパッド78のうちの1つと、基盤チップ14の主面上のパッド80との間に接続されてよい。このように、図1は、4種類の異なるエッジ構造、すなわち、ワイヤボンディング又は伝導性パッド、プローブコンタクトパッド、ヒューズ、及びトリマブル構造例えば抵抗膜を示す。さらに、図1は、エッジ構造をテスト目的の用途にだけ利用できるだけでなく、積層体内のチップ間や2つの隣接する積層体内のチップ間の相互接続を作製するためにも利用できることを示す。いま、図2を参照して追加の設計可能性designcapabilityを説明する。この場合、高さ3のチップ積層体86に隣接する、高さ4のチップ積層体84が示されており、これらは支持体87に固定される基盤チップ88に結合されている。チップ積層体84は、チップ90、92、94、96を備え、これらのすべてが、主面に連結される上述の1個以上のデバイスのような回路デバイスを搭載すると理解され、各チップについてデバイスの少なくとも1つは、チップが積層体84に組み立てられ主面上へ結合材料98が塗布されることによりもはやアクセスできない。一番上のチップ90は、伝導性パッド100のようなエッジ構造とともに、チップ90の上主面と、底主面の一部とを露出したままにすることで可能になる主面構造108を有する。一方で、チップ92は、エッジ構造この場合、パッド102、111の形であるのみを有し、図示するようにパッド102、111はテスト又はワイヤボンディング目的に使用可能である。チップ92も、付加的なエッジ構造としてヒューズ103を備えている。チップ94はエッジ構造としてパッド104を有する。このパッドも、図1に示される回路試験装置48のプローブ47と連携して用いられる。このように、図2のアセンブリは、取り扱い可能であるような方法で支持体87に適切に固定されパッド104が位置合わせされる。この場合、取り扱い可能な方法とは、データが集められ処理される場合に適当な時刻にプローブ47に接触されるような方法である。データは、例えば、品質制御や、所定のパラメータの目的を達成するための変更など、様々な目的のために集められ処理されてよい。チップ94も、エッジ構造としてヒューズを備えている。チップ96は、ヒューズ及びパッド106の形でエッジ構造を備えている。この場合、これらはワイヤボンディングのために使われる。この場合、例えば、図2は、チップ96の周縁エッジ面のパッド106と、基盤チップ88のエッジの類似のパッド107との間を通っている導線と、同じチップ96上のパッド106間を通っている少なくとも一つの導線を示す。図2の積層体86は図1の積層体12と同一であり、その説明はここでは繰り返さない。図2の構成の説明の1つの目的は、全てのチップの形状及び大きさが幾何学的に類似し完全に互いに重なって覆われる積層半導体パッケージだけでなく、チップのサイズ及び/又は形状が異なり、それによって、より小さい程度にではあるが主面構造とエッジ面構造の両方を利用可能にする階段ステップ効果stairstepeffectを与える積層体構成においても、本発明が有益であることを示すことである。図3を参照する。積層半導体チップの他の構成が示される。この場合、互いに隣接して位置して、半導体基盤チップ114に結合される半導体チップ積層体110、112が備えられる。チップ積層体110は、大きさ及び形状が基本的に同一で結合材料119により互いに結合される半導体チップ116、118を備えている。図1及び2に関して述べられるように、チップ116、118が周縁エッジ表面構造を有しており、その一つは光送信器124である。他のエッジ構造は、プローブ、コンタクト又はワイヤボンディングパッド及びヒューズとして説明のために示され、半導体チップは、それ自身の間で相互接続されてよく、半導体チップと基盤チップ114との間で相互接続できる。チップ積層体112は、エッジ構造を有するチップ120、122を備え、この場合、エッジ構造は、チップ120の左の周縁エッジ面上の光受信器126を含む。光レシーバ126との間のデータ通信のために光送信器124が基本的に光レシーバ126の方を向くように、積層される方向のチップ116、120の位置が互いに揃っているともに、隣接する位置に配置されている。これは、同一チップ上又は隣接チップ上のエッジ構造間で作用する連携が非接触でもよいという事実を例示する。図4は、本発明の態様の更に別の変形例を例示する。図4において、参照番号128は、図1~図3を通して説明されるチップのいずれか一つの誘電材料を示し、材料は、露出した周縁エッジ面129を有する。この場合、パッド132の形の第2エッジ構造が表面129と同一平面であることが示されるのに対して、パッド130の形の第1エッジ構造は表面129より上に突出することが示される。しかし、パッド134の形の第3のエッジ構造は、表面129に比べて窪んでいるが、接触又はワイヤボンディング又は他の処理目的のためにまだ露出していることが示される。最後に、パッド136は、表面下、すなわち表面129より下の構造として示される。しかしそれでも、パッド136は処理目的のためにアクセス可能であり、それは、パッド136へのアクセスを経由して実行されるいかなる機能も、誘電材料128を透過するからである。容量性カップリング、誘導性カップリング及び光学的カップリングが例である。図4は、本願明細書で開示される特定の物及び処理の実施例に共通である更なる他の態様を説明する。この態様は、エッジ構造この場合、パッド130、132、134、136であると誘電材料128を備えるチップに連結されるデバイスとの間の信号管路138の使用である。すなわち、エッジ面構造の目的は、チップ及び外界に連結されるデバイスにアクセスを提供し、それ故に信号管路138が用いられる。それらは、配線、又は電気導体、光学導体のための熱伝導体等の他の形をとることができる。しかしながら、この種の信号管路が必要でない例が存在する。例えば、エッジ構造がアライメントマークや測定パターンmetrologyfeatureである場合である。エッジ構造を分類化すると以下の通りである。a電気テストのためのプローブのための接触のために設計されるパッドbワイヤボンディングのために設計されるパッドc物理的接触、半田リフロー、半田リフローによる接合による電気的接点のためのソルダーバンプ又は端子d電気接触目的のための突出しているピンeあるダイから他のダイへ情報を運ぶことができるビアf冗長修理redundancyrepair、デジタル修理digitalrepair、情報の符号化、回路再構成circuitreconfiguration、識別パラメータ符号化encodingidentificationparameters、実装化implementing、セキュリティ符号化securitycoding、直列化sirialization等のためのヒューズのような構造gインピーダンスの変更、又は抵抗、コンデンサ、インダクタ、発振器及び/又は他の回路要素のような回路要素の値をチューニングするためのトリムパッドtrimpad、h例えばレーザ又はLEDである送信器及び/又は受信器のような、光デバイス又は光学的インターフェイスデバイスiアライメントマーク及び測定パターンj熱伝導性のパッド又はヒートパイプのような放熱構造したがって、1つの積層ダイは、図3の実施例で示すように、配線の必要なく他の近くのダイに情報を光学的に送信できる。図4で説明される表面下の構造又はパッド136は、例えば、金属又は、誘電材料128の表面の下に埋め込まれレーザビームが届くことにより変化できる相変化ヒューズphasechangefuseであってもよい。レーザからの光の波長は、ダイ材料を透過するように選択してよく、例えば1.3μmの波長をシリコンと共に使用してよい。内部にトリムパッドを設けることも可能である。信号管路138が使われる場合、信号管路138は、ビア又は垂直なアルミニウム銅又はタングステン構造で作られてよく、従来のリソグラフィ技術により作られてもよい。深掘り反応性イオンエッチングとそれに続くリフィルrefillによって、又は、レーザ形成とそれに続くリフィルによって作られてもよい。図5は、2つのダイ150、152の配置を示す。信号管路が金属配線154であり、エッジ構造が円筒状ビア156として示される。この場合、配線154は、隣接するダイ150、152上のそれぞれの回路158、160に、エッジ構造ビア156を相互接続する。図5に示されるダイ150、152は、まだ分離されておらず、すなわち、それらは、すべて、同様の設計の多数のチップ又はダイを含む材料ここでは、ウエハ162の領域内に作製されるより大きな配列の一部である。実線は、分離後に、ダイ表面のエッジ面がどこで位置するかを示す。本願明細書における手順の説明において、図5と関連して上述したウエハ162はダイ150、152及び他のダイを含む。ダイ150、152及び他のダイは、分離化の間に露出する予定のエッジ構造ここでは円筒状ビア156の形をなすにおいて分離される。その後、図6及び図6Aに示されるダイ150のように、ウエハ162はソーイングsawing、又はレーザ切断、及び/又はソーシング、切断及び/又はルーティングroutingの組合せにより処理され、エッジ構造ここではビア156を定めて露出させる。現在、エッジビア156は完全に露出しており、上記の処理に使用できる。当業者に知られているように、分離は、従来の鋸を用いる直線状の切断によって、直線上に切断することにより実行されてよい。あるいは、レーザを用いて非直線状に切断して、切断面と同一平面上のエッジ構造を露出させてもよい。レーザによる非直線状の分離は、図4のパッド134で示すような、突出しているエッジ構造やわずかに窪んだエッジ構造を形成するために用いることもできる。ソーカッティングとそれに続くレーザールーティングを使用してもよい。エッジ構造を露出させるために、レーザを用いて、スロットslot、又はスライスslice、又はトリムラインtrimlineを作ってもよい。エッジ構造を露出させる他の方法は、ソーイング、レーザーカット又はスクライビングscribing又は切断による分離の実行と、これに続く、構造を囲んでいる誘電材料128を除去できるエッチングであってよい。ある好適なエッチングは、XeF2のような化学薬品により実行される選択されたエッチングであり、これは金属構造よりも非常に早い速度でシリコンを除去する。分離後にエッチングされ、エッジ露出の自由度のある構造に追加の構造を加えてもよい。例えば、エッジ構造は、メッキされ、不動態化され、はんだ付けされ、又は機械的な勘合のために再構成されてよい。構造は、加熱、レーザ、化学製品又は機械的変化によって、再形成及びリフロー接合されてよい。エッジ構造は、接着剤で加えてもよい。これらのステップの全ては、ダイの積層前又は後に実行できる。図7を参照する。開示内容を積層技術に関する議論に変える。上記のエッジ構造を有するダイは、すでにダイの下面又は上面に与えられたダイアタッチフィルムdieattachfilmによりダイを持ち上げ、他のダイと共に又は他のダイとアライメントさせて積み重ね又は上述の階段状に積み重ねることによって、他のダイ又はチップに積層してよい。ダイアタッチフィルムは、例えば、紫外線光への暴露によって硬化してよい。同様に、ダイアタッチフィルムのないダイに接着剤を塗布して、積層処理で硬化してよい。エッジ構造を有するダイ又はチップに関して、例えば結合材料でエッジ構造を覆い隠したり損傷を与えたりしないように積層処理で配慮が必要である。エッジ構造を汚染することは回避する必要があり、いかなる汚染も適切な技術例えば清掃、ポリッシング、エッチング又は溶解を使用して取り除く必要がある。レーザ清掃及び破片除去を使用してもよい。エッジ構造が適切に配向されるように、積層及び結合処理の間に、エッジ構造を有するダイ又はチップのアライメントが必要になることがある。これは、付加的な処理ステップ例えばワイヤボンディング、テスト又はレーザ処理の間のエッジ構造にアクセスするために意図された位置にダイが位置するように、好ましくは、図1及び2で示す機械的な位置決めを用いて実施してよい。図1~3に関して上述したように電気接続又は光通信を容易にするために、エッジ構造のアライメントが必要となることもある。図7は、あるダイ170が他のダイ172の上に圧着されることによる、エッジのアライメントの他の可能性を説明する。所定位置のエッジコネクタ176は、下位のダイ172上のエッジパッド178と嵌合する。圧着処理は、ダイアタッチフィルムか接着剤を用いた結合により行ってよい。電気的接続部は、一緒に圧着されることができるか又はハンダ付け又はワイヤボンディング技術を使用して形成されることができる導体であってよい。エッジ構造を有するベアダイbaredie及び積層ダイはオートメーション化した取扱い技術をしばしば必要とする。そして、これらの技術はエッジ構造に損傷を与えないために選択されなければならない。取扱い技術には、搬送板の上の機械式グリッパ、真空グリッパのような装置又は一時的な粘着を含んでよい。グリッパは、アクセスをテストすることを可能にするか又は適切なテストインタフェースを含むように設計されてよい。テスト、又は他のエッジの機能実行ステップは、個々のチップに実行されてもよく、チップの完全な積層体又はその一部に実行されてもよい。図8は、主面182及び4つのエッジ面184を有する単一のダイ180を示す。エッジ面184の全てがエッジ構造を有する。例えば、パッド186は、試験回路190の一部としてプローブ188によるアクセスのために、左の周縁エッジ面184に設けられる。パッド192は、ワイヤボンディング目的のために、他のエッジ面184に設けられている。構造194は他のエッジ面184に設けられていて、焦束レーザビーム196によって修理できるように構成される。最後に、光学的通信デバイス198、200は、横に配置された隣接する構造206上の相補型光学的通信デバイス202、204を用いた適切な通信のための他のエッジ面に設けられている。したがって、所与のダイにおいて同時に複数の機能が実行できる。チップのエッジと他のチップのエッジとのアライメントの方法と付加的装置に議論を移す。エッジ構造をレーザビームで処理するため、エッジ構造に電気プローブを接触させるため、ワイヤボンディングを実行するため、光学的に通信するか又はさもなければエッジ構造と相互に作用するために、エッジ構造のアライメントが必要である。アライメントは、ダイの物理的な端に位置を合わせることにより達成してよく、ダイのエッジに作られる構造例えば、ボンディング、パッド、又はヒューズ、ダイのエッジに置かれたターゲットや基準マークのような専用のアライメントパターンに位置を合わせることにより達成してよく、ダイの底主面に置かれた構造やパターンに位置をあわせることにより達成してよく、他の又は隣接する付加的構造に位置をあわせることによって達成してもよい。アライメント手順の間、アライメントは検査及び修正されることができる。例えば、電気伝導度又は回路インピーダンスがテストされ、アライメントを修正するために位置調整が実行される。アライメントは、2つの異なるダイの相対位置を決定することを含んでいてよい。ダイ又はダイの構造の相対位置は、2つのダイの間の適切なインタフェース例えばワイヤボンディングを容易にするために使用されてよい。アライメントは構造の位置を決定するためのカメラの使用、光学走査又はレーザ走査を含んでいてよい。マシンビジョン及び画像分析技術を使用してよい。複数のダイの位置は、単一画像から決定されることができる。エッジ構造を含むダイの異なる複数の側面を測定してそれぞれ異なってアライメントを実行することが必要な場合がある。ダイの異なる側面の測定によってダイアライメントが最適化され、このダイのエッジ構造が配向されてよい。図8は、様々な周縁エッジ面に異なる複数のエッジ構造を有するダイの例を示す。異なるエッジの構造又はダイエッジの要件に基づいて最適配置が決定されてよい。図9を参照して、エッジビア及びダイ構造間の相互接続を作る方法を検討する。エッジ構造に関する相互接続は、エッジ、主面、又は他の近くのダイ回路基板、パッケージ導体、基盤チップ又はテストプローブに置かれるいずれかの他の構造にエッジ構造をワイヤボンディングすることを含んでいてよい。相互接続が、積層される及び/又は横に配置されるダイの構造の間にあってもよい。図9に示すように、2つの異なるダイ210、212のエッジ構造は、直接相互に接触してもよい。図9において、対向するエッジ面214、216に沿って位置するダイ210、212のエッジ構造は、接触領域218において互いに接触する。この接触領域218は、重なり合う2つのダイの間の通信を提供してもよく、互いのそばに位置する2つのダイの間の通信を提供してよい。図10に示されるダイ220のような中心のダイ上のエッジ構造は、下位のダイ222と上位のダイ224が中心のダイ220と通信することなくビア226を経由して通信できるように、必要により中心のダイ220周辺で信号を送信するビアとして機能してよい。エッジ構造のテストは、積層の前又は後に発生してよい。パラメータの試験及び機能的な試験は、ダイが適切に作製されたことを点検するために行ってよい。テストは、構成要素をごみ箱にソートして、ビンbinに割り振るために用いることができる。試験の後に、エッジ構造に対して、付加的なチューニング、トリミング、再構成、修理、直列化又は識別を行ってもよい。エッジ構造によるテスト、チューニング、トリミング、修理は、パッケージング処理中の変化や欠陥を判定及び/又は修正するために用いられてもよい。例えば、あるダイと他のダイとを適切に合わせるために電気的インピーダンスをチューニングすることを必要となることがある。エッジ試験又は変更を使用することにより、実装効果packagingeffectが緩和される。テスト、トリミング及びチューニングの一部は、積層前に測定されたダイの特性に基づいていてもよい。ダイ積層中のテストにより、ダイにひびが入るか、又は取扱中に回復不能な破損を受けたことが分かることがある。この種のダイは、取り除かれて、損傷を受けていない代理と置き換えられてよい。または、結合又はそれ以外の方法によりこのダイの積層体を全く追加損傷を受けていないダイへ加える前に廃棄できる。エッジ構造によるテストは、信頼性試験、バーンインburnin及び/又は積層ダイの最終的なテストの間の一部として使われることもできる。図1及び2は、ある種のテストを実行するために必要なものを模式的な観点から説明する。ある特定の構成の、及び予め定められたエッジ構造の形式のダイを受け入れるのに適している取付具が設けられている。テストプローブのような機能実行装置が間隙を介してエッジ構造を取り扱うように、取付具は、適切な形状及びエッジ構成配置のダイを機能実行装置に自動的にアライメントする。その後で、機能実行装置が作動してよい。すなわち、前進して接触し又は付近に移動するか、又は単に、必要に応じて作動して取り扱い対象のエッジ構造との機能的関係を生じさせる。データは必要に応じて集められ、エッジ構造における又はエッジ構造に対する生死判断、実施可能性及び/又は変更に関して決定する。図面及び上述で説明された実施例は典型例であり、そして、本発明の実施が様々な他の構成において行われることができることは明らかである。すなわち、上述の実施例は、本発明の容易な理解を可能にするために記載されるものであり本発明を制限するものではない。反対に、本発明は、添付する特許請求の範囲及び精神の範囲内に含まれる様々な変更態様及び等価な構成をカバーすることを目的とし、特許請求の範囲は、法律によって許される変更態様及び等価な構成の全てを含むべく、最も幅広い解釈を与えられるものである。