複数のノード相互間を接続するノード間接続装置を備えるマルチノードシステムであって、前記ノード間接続装置は複数のクロスバ装置を含み、前記クロスバ装置は、複数のポートと、前記複数のポート相互間を接続するクロスバスイッチ部と、前記複数のポートのいずれかへの外部障害信号の到来を検出する障害検出手段と、到来した前記外部障害信号を前記複数のポートのいずれかに出力可能な診断部と、を備え、前記診断部は、前記ノード間接続装置における前記複数のクロスバ装置の接続構成と当該接続構成における自己の接続位置を予め記憶する構成設定レジスタと、前記外部障害信号を前記複数のポートに選択的に導出する選択手段と、を備え、前記構成設定レジスタの値に基づいて前記外部障害信号を導出するポートを決定する、マルチノードシステム。前記診断部は前記外部障害信号に加えて内部で発生した内部障害信号を前記複数のポートに出力可能であり、前記外部障害信号を前記複数のポートに選択的に導出すると共に前記内部障害信号を前記複数のポートに出力する、ことを特徴とする請求項1に記載のマルチノードシステム。前記複数のクロスバ装置の接続構成がファットツリー状であり、構成設定レジスタの設定がファットツリー上の発行元ノードから宛先ノードまでの接続経路に対応して定められる、請求項1又は2に記載のマルチノードシステム。前記接続ロジックが固定経路方式である、請求項3に記載のマルチノードシステム。前記構成設定レジスタは、前記ノード間接続装置を構成するクロスバ装置が単段か多段かを示す多段単段フラグレジスタと、多段の場合に下段か上段か示す段数フラグレジスタと、前記ノード数がいくつあるかを示すノード数フラグレジスタ、を含む請求項1乃至4のいずれかに記載のマルチノードシステム。複数のノード相互間を接続するノード間接続装置を備えるマルチノードシステムにおける障害処理方法であって、前記ノード間接続装置を複数のクロスバ装置で構成し、各クロスバ装置に前記複数のクロスバ装置の接続構成と当該接続構成における自己の接続位置を予め記憶する構成設定レジスタを設け、前記構成設定レジスタに記憶されたクロスバ装置の接続構成に従って障害信号を送信するポートを選択する、ことを特徴とする障害処理方法。上記のようなマルチノードシステムにおいて、IXSにて障害が発生した場合、ノード間のデータ転送経路が遮断されるため、全ノードにおいて障害を検出して実行中の全ての命令を一旦破棄することになる。この障害検出および通知手段については、例えば、上記特許第4131263号に記載されているような障害通知手段を用いることによって、ノードとIXSの間でやりとりを行っている。図14に示すような大規模なマルチノードシステムにおいても、IXS内の上位側のチップで障害が発生すると、やはりノード間の転送経路が遮断されるために、全ノードにおいて障害が検出されることになる。しかしながら、参考例の方法では、IXSにて発生した障害が全ノードに通知されるため全ノードで障害を検出することとなり、システム内で実行中の全ての命令が異常終了してしまう。例えば、IXS内の一部のチップの障害が全ノードに波及する。特に、ノード数が多い大規模構成のマルチノードシステムでは、なるべく障害の波及を狭い範囲に抑え、全ノードへの障害波及をできるだけ避けることが望ましい。よって、本発明の目的は、IXSで障害が発生した場合にその障害の影響が全ノードに及ぶことを回避可能としたマルチノードシステム装置と処理方法を提供することである。本発明の態様の一つのマルチノードシステムは、複数のノード相互間を接続するノード間接続装置を備えるマルチノードシステムであって、上記ノード間接続装置は複数のクロスバ装置を含み、上記クロスバ装置は、複数のポートと、上記複数のポート相互間を接続するクロスバスイッチ部と、上記複数のポートのいずれかへの外部障害信号の到来を検出する障害検出手段と、到来した上記外部障害信号を上記複数のポートのいずれかに出力可能な診断部と、を備え、上記診断部は、上記ノード間接続装置における上記複数のクロスバ装置の接続構成と当該接続構成における自己の接続位置を予め記憶する構成設定レジスタと、上記外部障害信号を上記複数のポートに選択的に導出する選択手段と、を備え、上記構成設定レジスタの値に基づいて前記外部障害信号を導出するポートを決定する。かかる構成とすることによって、ノード間接続装置にて障害が発生した場合に、その障害を全ノードに通知するのではなく、障害が影響するノードにのみ障害を通知し、障害が影響しないノードへは障害を通知せずに運用を継続できるようにしてノード間接続装置の障害が影響するノードの範囲を最小限に抑える。好ましくは、上記診断部は上記外部障害信号に加えて内部で発生した内部障害信号を上記複数のポートに出力可能であり、上記外部障害信号を上記複数のポートに選択的に導出すると共に上記内部障害信号を上記複数のポートに出力することを特徴とする。それにより、他のクロスバ装置の障害信号外部障害信号に加えて自己のクロスバ装置内部で発生した障害信号内部障害信号の処理を行うことが可能となる。好ましくは、上記複数のクロスバ装置の接続構成がファットツリー状であり、構成設定レジスタの設定がファットツリー上の発行元ノードから宛先ノードまでの接続経路に対応して定められる。それにより、複数の接続経路を選択することができる。好ましくは、上記発行元ノードと宛先ノードとが決まれば上記接続経路が一位に決まる固定経路方式である。それにより、ノード間の接続を特定の接続経路に決定することができる。上記構成設定レジスタは、上記ノード間接続装置を構成するクロスバ装置が単段か多段かを示す多段単段フラグレジスタ、多段の場合に下段か上段か示す段数フラグレジスタ、ノード数がいくつあるかを示すノード数フラグレジスタ、を含む。それにより、クロスバ装置の接続構成などを判別可能とする。また、本発明の一態様の障害処理方法は、複数のノード相互間を接続するノード間接続装置を備えるマルチノードシステムにおける障害処理方法であって、上記ノード間接続装置を複数のクロスバ装置で構成し、各クロスバ装置に上記複数のクロスバ装置の接続構成と当該接続構成における自己の接続位置を予め記憶する構成設定レジスタを設け、上記構成設定レジスタに記憶されたクロスバ装置の接続構成に従って障害信号を送信するポートを選択する、ことを特徴とする。かかる構成とすることによって、ノード間接続装置にて障害が発生した場合に、その障害を全ノードに通知するのではなく、障害が影響するノードにのみ障害を通知し、障害が影響しないノードへは障害を通知せずに運用を継続できるようにしてノード間接続装置の障害が影響するノードの範囲を最小限に抑える。また、本発明の一態様のクロスバ装置クロスバスイッチは、複数のポートと、上記複数のポート相互間を接続するクロスバスイッチ部と、上記複数のポートのいずれかへの外部障害信号の到来を検出する障害検出手段と、到来した上記外部障害信号を上記複数のポートのいずれかに出力可能な診断部と、を備え、上記診断部は、複数のクロスバ装置でノード間接続装置を構成する場合の接続構成と当該接続構成における自己の接続位置を予め記憶する構成設定レジスタと、障害信号を上記複数のポートに選択的に導出する選択手段と、を備え、上記構成設定レジスタの値に基づいて前記障害信号を導出するポートを決定する。かかる構成とすることによって、複数のクロスバ装置を組み合わせてノード間接続装置を構成したときに、全ノードに障害信号を導出するのではなく、特定のノードに障害信号を導出して障害が影響するノードの範囲を最小限に抑える。本発明では、ノード間接続装置IXSにて障害が発生した場合に、その障害発生箇所とシステム構成に応じて、その障害の影響を受けるノードのみに障害を通知し、影響を受けないノードには障害を通知しないことによって、障害の影響する範囲を限定することが可能となる。以下、図面を参照しつつ、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。実施例の構成図1は、本発明の一実施例としてのマルチノードシステムの概略を示している。同図において、ノードは1つ以上のCPUとMMUを含んで構成される単独で動作可能なコンピュータシステムであり、CPUに含まれるRCUを介して複数のノードがIXSに接続されてマルチノードシステムを構成している。図2は、図1に示すIXSの構成が示されている。同図において、IXSは1つ以上のクロスバチップを含んで構成されており、IXSに接続されるノード数が、クロスバチップが装備しているポート数を上回る場合にはクロスバチップを多段構成にして、IXSに接続できるノード数を増やしている。図2に示す例では、IXSは2段のファットツリー構成となっていて、ノードに直接接続されているクロスバチップを下段のクロスバチップ、下段のクロスバチップ同士を接続しているクロスバチップを上段のクロスバチップと称する。図3は、図2に示す各ロスバチップの構成例を示している。同図において、入力バッファはノードからの命令および命令に対する応答を格納するためのもので、各ポートごとに個別に用意されている。クロスバスイッチは各ノードからの命令および応答を目的のノードへと振り分けるためのスイッチである。出力バッファはクロスバスイッチを抜けた命令および応答を格納するためのもので、入力バッファ同様に各ポートごとに個別に用意されている。各入力ポートには障害コード検出回路が接続されている。障害コード検出回路はノードあるいは接続されたクロスバチップで障害が発生した際にノードあるいはクロスバチップから送信される障害通知コードチップ内部検出障害を検出する回路である。各出力ポートには障害コード送信回路が接続されている。障害コード送信回路はノードあるいは接続されたクロスバスイッチに対して障害を通知するための障害通知コードを送信する回路である。この障害通知コードとは、ノード間でやりとりされる通常の命令および命令に対する応答とは異なるデータパターンを使用して、命令および応答とは明確に区別されるコードとして定義されている。診断回路はクロスバチップ内で検出した障害の収集を行い、および障害コード検出回路からの障害通知を受け取り、障害コード送信回路に対して障害通知コードの送信を指示する。図3に示す例では簡略化のためにポート数を絞って記述しているが、入力バッファ、出力バッファ、障害コード検出回路、障害コード送信回路は、クロスバチップが装備するポート数分存在する。図4及び図5は、図3に示す診断回路の構成を2つの図に分けて示している。図3の例では一部のポートだけを示して全体のポートは省略しているが、図4及び図5に示す例では32ポートのクロスバチップの例を前提として示している。多段2段構成の下段のクロスバチップの場合は、ポート0~ポート15の16ポートがノードに接続されるポート、ポート16~ポート31の16ポートが上段のクロスバチップに接続されるポートとなる。単段構成のクロスバチップの場合は全32ポートがノードに接続され、多段2段構成の上段のクロスバチップの場合は全32ポートが下段のクロスバチップに接続される。繰り返せば、図4は、診断回路のポート0~ポート15の障害コード送信回路への出力を生成する部分を示しており、図5は同診断回路のポート16~ポート31の同出力を生成する部分を示している。図4において、構成レジスタはマルチノードシステムの構成を設定するためのもので、IXSを構成するクロスバチップが単段1段か多段2段かを示す1ビットの単段多段フラグ100、多段2段の場合は下段のクロスバチップか上段のクロスバチップかを示す1ビットの段数フラグ101、さらにはノード数がいくつかを示すノード数フラグ102を含んでいる。クロスバチップの装備するポート数が32ポートの場合には、32ノードまでが単段構成のIXSとなり、33ノード以上512ノードまでは多段2段構成のIXSとなる。ノード数の設定は2のべき乗単位であればよいため、例えばノード数フラグとしては2ビットのレジスタを用意して、64ノードは00、128ノードは01、256ノードは10、512ノードは11のように表すことができる。OR回路ORゲート10は障害コード検出回路からの入力の内、ポート16とポート24の論理ORを、OR回路11は同ポート20とポート28の論理ORを、OR回路12は同ポート18とポート26の論理ORを、OR回路13は同ポート22とポート30の論理ORを、OR回路14は同ポート17とポート25の論理ORを、OR回路15は同ポート21とポート29の論理ORを、OR回路16は同ポート19とポート27の論理ORを、OR回路17は同ポート23とポート31の論理ORをそれぞれとる。OR回路20はOR回路10と11の論理ORを、OR回路21はOR回路12と13の論理ORを、OR回路22はOR回路14と15の論理ORを、OR回路23はOR回路16と17の論理ORをそれぞれとる。OR回路30はOR回路20と21の論理ORを、OR回路31はOR回路22と23の論理ORをそれぞれとる。AND回路ANDゲート110は構成レジスタ内の単段多段フラグ100と段数フラグ101の論理ANDをとるもので、多段2段構成でかつ上段クロスバチップであるという条件を表している。セレクタ40は構成レジスタ内のノード数フラグ102の値によって入力を選択し、ノード数フラグの値が00であればOR回路30の出力を、01であればOR回路20の出力を、10であればOR回路10の出力を、11であれば障害コード検出回路からの入力の内のポート16をそれぞれ選択する。セレクタ41~54も図示の如くに同様であり、セレクタ55であれば、ノード数フラグが00ならばOR回路31の出力を、01であればOR回路23の出力を、10であればOR回路17の出力を、11であれば障害コード検出回路からの入力の内のポート31をそれぞれ選択する。AND回路60はAND回路110の出力とセレクタ40の出力の論理積ANDをとり、多段2段構成でかつ上段クロスバチップであるという条件が有効である場合にセレクタ40の出力を有効にする。AND回路61~75についても同様である。OR回路80は、チップ内部検出障害入力と、障害コード検出回路からの入力のうちのポート0と、AND回路60の論理和ORをとり、障害コード送信回路への出力の内のポート0を生成する。OR回路81~95についても同様である。続いて図5において、OR回路120はチップ内部検出障害入力と、障害コード検出回路からの入力の内のポート16の論理ORをとり、障害コード送信回路への出力の内のポート16を生成する。OR回路121~135についても同様である。実施例の動作の説明次に、図6を参照して、ノード間でやりとりされる命令および命令に対する応答の通過経路について説明する。多段2段構成のIXSを使用する場合、ノード間で命令および応答をやりとりするために複数の経路を定義することができる。ファットツリー構成の場合、上段のクロスバチップが複数存在するので、どの上段のクロスバチップを通過するかによって経路が変わってくる。命令および応答ごとに毎回異なった経路を選択することも可能であるが、ここでは命令および応答を送信するノード以下、発行元ノードという。と、命令および応答を受信するノード以下、宛先ノードという。が決まればその通信経路が一意に決まる固定経路方式を採用することとする。この固定経路方式においてもどの上段のクロスバチップを通過するかを選択することができるが、図6に示す例では宛先ノードのノード番号に従って経路を決定している。ここでクロスバチップは32ポートを装備しており、IXSは512ノードを接続している。1つの下段のクロスバチップは32ポートの内の16ポートを使用して16ノードを接続するため、IXS内には下段のクロスバチップは32個存在する。下段のクロスバチップの残り16ポートは上段のクロスバチップと接続され、上段のクロスバチップは16個存在する。下段のクロスバチップ0に接続されたノード0から、下段のクロスバチップ31に接続されたノード511へ命令を送信する場合を考える。ノード511は下段のクロスバチップ31の中で0オリジンで15番目のノード16×3115なので、下段のクロスバチップ0はノード0から受信した命令を、上段のクロスバチップ15に対して命令を送信する。そして上段のクロスバチップ15は0オリジンで31番目のポートに接続されている下段のクロスバチップ31に対して命令を送信する。さらに下段のクロスバチップ31は0オリジンで15番目のポートに接続されているノード511へ命令を送信する。以上のようなルールでノード間の命令および応答の通過経路が決定される。また、図7は、256ノード構成のIXSの例について説明している。256ノード構成では下段のクロスバチップが16個と、上段のクロスバチップが8個存在し、1つの下段のクロスバチップが1つの上段のクロスバチップと2ポートで接続されている。そのため、ノード0からノード247への命令と、ノード0からノード255への命令はどちらも、下段のクロスバチップ0から上段のクロスバチップ7を経由して下段のクロスバチップ15へと送信されて宛先ノードへと送られる。ただし、この通過経路は下段のクロスバチップと上段のクロスバチップの接続方法どのポートとどのポートが接続されるかによって決まるため、あくまで一例に過ぎない。次に、図6に示す構成で上段のクロスバチップ15にて障害が発生した場合の動作を図8と図9を参照して説明する。図8は図4の診断回路の構成図に信号の流れを付け加えたものである。まず、図8は上段のクロスバチップ15の診断回路のポート0~ポート15の部分の動作を説明したものである。チップ内部障害検出入力がアサートされる有効な状態になると、OR回路80~95の出力が全て有効になり、ポート0~ポート15の16ポートの障害コード送出回路へ障害通知コードの送出指示が行われる。図9は、上段のクロスバチップ15の診断回路のポート16~ポート31の部分の動作を説明したものである。同様にチップ内部障害検出入力がアサートされると、OR回路120~135の出力が全て有効になり、ポート16~ポート31の16ポートの障害コード送出回路へ障害通知コードの送出指示が行われる。図10は、下段のクロスバチップ0の診断回路のポート0~ポート15の部分の動作を説明したものである。上段のクロスバチップ15から送出された障害通知コードは、下段のクロスバチップ0のポート31に入力されるため、診断回路のポート31の障害コード検出がアサートされる。ここで、構成レジスタの単段多段フラグ100は1多段、段数フラグ101は1上段、また、図5の例は512ノード構成であるためノード数フラグ102は11512ノードとなっている。ポート31の障害コード検出がアサートされると、ポート15のセレクタ55の出力が構成レジスタのノード数フラグ102が11であるため有効となり、さらにポート15のAND回路75の出力が構成レジスタの単段多段フラグ100が1かつ段数フラグ101が1であるため有効となり、よってポート15のOR回路95の出力が有効になり、ポート15の障害コード送出回路へ障害通知コードの送出指示が行われる。ポート0~ポート14へはセレクタ40~54の入力がアサートされないため、障害通知コードの送出指示は行われない。下段のクロスバチップ0の診断回路のポート16~ポート31の部分については変化がないので省略する。同様に、図7の構成で上段クロスバチップ7にて障害が発生した場合の動作を図11を参照して説明する。図11も図8と同様に図4に示す診断回路の構成図に信号の流れを付け加えたものである。なお、上段のクロスバチップ7の診断回路の動作に関しては、ポート0~ポート15の部分は図8、ポート16~ポート31の部分は図9と同じ動作となるので省略する。図11は、下段のクロスバチップ0の診断回路のポート0~ポート15の部分の動作を説明したものである。上段のクロスバチップ7から送出された障害通知コードは、下段のクロスバチップ0のポート23とポート31に入力されるため、診断回路のポート23とポート31の障害コード検出とがアサートされる。ここで、構成レジスタの単段多段フラグ100は1多段、段数フラグ101は1上段、また、図7は256ノード構成であるためノード数フラグ102は10256ノードとなっている。ポート23とポート31の障害コード検出およびがアサートされると、ポート7のセレクタ47の出力とポート15のセレクタ55の出力が構成レジスタのノード数フラグ102が10であるため有効となり、さらにポート7のAND回路67の出力とポート15のAND回路75の出力が構成レジスタの単段多段フラグ100が1かつ段数フラグ101が1であるため有効となり、よってポート7のOR回路87の出力とポート15のOR回路95の出力が有効になり、ポート7とポート15の障害コード送出回路へ障害通知コードの送出指示が行われる。ポート0~ポート6とポート8~ポート14へはセレクタ40~46と48~54の入力がアサートされないため、障害通知コードの送出指示は行われない。同様に下段のクロスバチップ0の診断回路のポート16~ポート31の部分については変化がないので省略する。ここで、説明していない128ノードや64ノード構成でも図4及び図5の診断回路の構成図に従って動作させることによってそれぞれ結果を得ることができる。また、2のべき乗ではないノード数構成の場合も、それを超える2のべき乗に置き換えることによって同様に考えることができる。上述したように、実施例の構成レジスタはマルチノードシステムの構成を設定するために、IXSを構成するクロスバチップが単段1段か多段2段かを示す1ビットの単段多段フラグ、多段2段の場合は下段のクロスバチップか上段のクロスバチップかを示す1ビットの段数フラグ、さらにはノード数がいくつかを示すノード数フラグを含んでいる。セレクタはノード数フラグに設定された値によって入力の選択を行う。障害が発生した際に、全てのポートに障害通知コードの送信を指示するのではなく、構成レジスタに設定されたIXSの構成に従って障害通知コードの送信を指示するポートを選択する。このようにして、本発明の実施例では、その障害発生箇所とシステム構成に応じて障害通知を送信するノードを限定しているので、障害発生時にその障害が影響するノードの範囲を最小限におさえることができる。なお、上記発明の実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。付記クロスバ装置複数のポートと、前記複数のポート相互間を接続するクロスバスイッチ部と、前記複数のポートのいずれかへの外部障害信号の到来を検出する障害検出手段と、到来した前記外部障害信号を前記複数のポートのいずれかに出力可能な診断部と、を備え、前記診断部は、複数のクロスバ装置でノード間接続装置を構成する場合の接続構成と当該接続構成における自己の接続位置を予め記憶する構成設定レジスタと、前記外部障害信号を前記複数のポートに選択的に導出する選択手段と、を備え、前記構成設定レジスタの値に基づいて前記外部障害信号を導出するポートを決定する、クロスバ装置。実施例の効果の説明以上説明したように、本発明の実施例においては、以下に記載するような効果を奏する。本発明の構成では、多段2段構成のIXSの上段のクロスバチップで障害が発生した場合に、IXSに接続されている全ノードに障害通知コードを送信するのではなく、特定のノードのみに障害通知コードを送信しているので、IXSで発生した障害の波及範囲が限定される。これは先に説明したように、ノード間の通信経路を固定経路にして、送信元ノードと宛先ノードが決まればその通信経路が一意に決まるので、障害が発生した上段のクロスバチップを経由せずに通信が実施できるノード同士は、その障害の影響を受けずにノード間の通信を継続できる。