基板と、前記基板上に形成された第1導電型の第1半導体多層膜反射鏡と、前記第1半導体多層膜反射鏡上に形成され、かつ、第3半導体多層膜反射鏡及び半導体発光層が積層されて成るゲート層と、前記ゲート層上に形成された第2導電型の第2半導体多層膜反射鏡と、を備えた発光サイリスタ。前記第3半導体多層膜反射鏡のバンドギャップの平均値が、前記第1半導体多層膜反射鏡のバンドギャップの平均値よりも小さくかつ、前記第2半導体多層膜反射鏡のバンドギャップの平均値よりも小さい、請求項1に記載の発光サイリスタ。前記ゲート層が、複数の前記第3半導体多層膜反射鏡を備え、複数の前記第3半導体多層膜反射鏡の各々の間に、前記半導体発光層が積層されて成る、請求項1または請求項2に記載の発光サイリスタ。前記半導体発光層は、非導電型の半導体層である、請求項1から請求項3のいずれか1項に記載の発光サイリスタ。前記請求項1から前記請求項4のいずれか1項に記載の発光サイリスタを光源として複数個備えた、光源ヘッド。感光体と、前記感光体表面を帯電する帯電手段と、前記請求項5に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、前記露光手段により形成された前記静電潜像を現像する現像手段と、前記現像手段により現像された前記静電潜像を定着する定着手段と、を備えた画像形成装置。本発明は、ゲート層全体が発光層として機能する場合に比べて、温度変動によって生じる出射光の光量変動が少ない発光サイリスタ、光源ヘッド、及び画像形成装置を提供することを目的とする。上記目的を達成するために、請求項1に記載の発光サイリスタは、基板と、前記基板上に形成された第1導電型の第1半導体多層膜反射鏡と、前記第1半導体多層膜反射鏡上に形成され、かつ、第3半導体多層膜反射鏡及び半導体発光層が積層されて成るゲート層と、前記ゲート層上に形成された第2導電型の第2半導体多層膜反射鏡と、を備える。請求項2に記載の発光サイリスタは、請求項1に記載の発光サイリスタにおいて、前記第3半導体多層膜反射鏡のバンドギャップの平均値が、前記第1半導体多層膜反射鏡のバンドギャップの平均値よりも小さくかつ、前記第2半導体多層膜反射鏡のバンドギャップの平均値よりも小さい。請求項3に記載の発光サイリスタは、請求項1または請求項2に記載の発光サイリスタにおいて、前記ゲート層が、複数の前記第3半導体多層膜反射鏡を備え、複数の前記第3半導体多層膜反射鏡の各々の間に、前記半導体発光層が積層されて成る。請求項4に記載の発光サイリスタは、請求項1から請求項3のいずれか1項に記載の発光サイリスタにおいて、前記半導体発光層は、非導電型の半導体層である。請求項5に記載の光源ヘッドは、前記請求項1から前記請求項4のいずれか1項に記載の発光サイリスタを光源として複数個備える。請求項6に記載の画像形成装置は、感光体と、前記感光体表面を帯電する帯電手段と、前記請求項5に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、前記露光手段により形成された前記静電潜像を現像する現像手段と、前記現像手段により現像された前記静電潜像を定着する定着手段と、を備える。請求項1、請求項5、及び請求項6に記載の発明によれば、ゲート層全体が発光層として機能する場合に比べて、温度変動によって生じる出射光の光量変動が少なくなる。請求項2に記載の発明によれば、本構成を有しない場合と比較して、発光サイリスタとして適正に動作させられる。請求項3に記載の発明によれば、本構成を有しない場合と比較して、出射光量を増大させて、光取り出し効率を向上させられる。請求項4に記載の発明によれば、半導体発光層を導電型とした場合と比較して、半導体発光層内に両キャリアを閉じ込めて発光再結合させられる。以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。図1に、本実施の形態の画像形成装置の一例の概略を示す概略構成図を示す。図2に、本実施の形態の光源ヘッドの一例の内部構成を示す概略断面図を示す。図3に、本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図を示す。図4に、本実施の形態の発光サイリスタの一例を示す概略断面図を示す。本実施形態に係る画像形成装置10は、図1に示すように、矢印A方向に定速回転する感光体12を備えている。この感光体12の周囲には、感光体12の回転方向に沿って、感光体12表面を帯電する帯電器14、帯電器14により帯電された感光体12表面に静電潜像を形成するために露光するための光源ヘッド16露光手段、トナー像を形成するために静電潜像を現像剤により現像する現像器18現像手段、トナー像を用紙28記録媒体に転写する転写体20転写手段、転写後に感光体12の残存した残トナーを除去するためのクリーナ22、感光体12を除電し電位を均一化するイレーズランプ24が順に配設されている。すなわち、感光体12は、帯電器14によって表面が帯電された後、光源ヘッド16によって光ビームが照射されて、感光体12上に潜像が形成される。なお、光源ヘッド16は駆動部不図示と接続されており、駆動部によって発光サイリスタ100の点灯を制御して、画像データに基づいて光ビームを出射するようになっている。形成された潜像には、現像器18によってトナーが供給されて、感光体12上にトナー像が形成される。感光体12上のトナー像は、転写体20によって、搬送されてきた用紙28に転写される。転写後に感光体12に残留しているトナーはクリーナ22によって除去され、イレーズランプ24によって除電された後、再び帯電器14によって帯電されて、同様の処理を繰り返す。一方、トナー像が転写された用紙28は、加圧ローラ30Aと加熱ローラ30Bからなる定着器30定着手段に搬送されて定着処理が施される。これにより、トナー像が定着されて、用紙28上に所望の画像が形成される。画像が形成された用紙28は装置外へ排出される。次に、本実施の形態の光源ヘッド16の構成を詳細に説明する。本実施の形態の光源ヘッド16は、SLEDSelf-scanningLED:自己走査型LEDを用いている。SLEDは、LEDアレイとその駆動部分を一体化したものであり、複数のサイリスタ構造を有する発光部発光サイリスタ100、詳細後述を備えている。図2に示すように、発光サイリスタアレイ50と、発光サイリスタアレイ50を支持するとともに、発光サイリスタアレイ50の駆動を制御する各種信号を供給するための回路不図示とが実装された実装基板52と、セルフォックスレンズアレイ等のセルフォックは、日本板硝子株の登録商標ロッドレンズアレイ54と、を備えている。実装基板52は、発光サイリスタアレイ50の取り付け面を感光体12に対向させて、ハウジング56内に配設され、板バネ58によって支持されている。発光サイリスタアレイ50は、図3に示すように、例えば、感光体12の軸線方向に沿って当該軸線方向の解像度に応じて、複数の発光サイリスタ100が配列されて構成されたチップ62が、さらに複数個直列に配列して構成されており、感光体12の軸線方向に、予め定められた解像度で光ビームを照射するようになっている。なお、本実施の形態では、チップ62が複数個直列に1次元状に配列された例を示したが、これに限らず、複数列に分けて2次元状に配置してもよい。例えば千鳥状に配置する場合には、複数のチップ62は、感光体12の軸線方向に沿って並ぶように一列に配置されると共に、当該軸線方向と交わる方向に一定間隔ずらして二列に配置される。複数のチップ62単位に分けられていても、複数の発光サイリスタ100の各々は、互いに隣接する2つの発光サイリスタ100の感光体12の軸線方向の間隔が、ほぼ一定の間隔となるように配列されている。ロッドレンズアレイ54は、図2に示すように、ホルダー64によって支持されており、各発光サイリスタ100から出射された光ビームを感光体12上に結像させる。次に、本実施の形態の発光サイリスタ100について説明する。図4を参照して、本実施の形態の発光サイリスタ100の概略構成について説明する。本実施の形態の発光サイリスタ100は、p型GaAs基板104と、p型GaAs基板104上に順に積層されたp型AlGaAs系のアノード層106と、n型AlGaAs系のゲート層108A及びp型AlGaAs系のゲート層108Bから成るゲート層108、n型AlGaAs系のカソード層112と、n型GaAs系のコンタクト層114と、を備えて構成されている。また、発光サイリスタ100は、アノード電極102、ゲート電極116、及びカソード電極118が備えられている。アノード電極102は、p型GaAs基板104の裏面共振器が形成されていない面に設けられている。ゲート電極116は、p型AlGaAs系のゲート層108Bの一部の端部の領域が他の部位よりも薄膜に形成された領域に設けられている。一方、カソード電極118は、p型AlGaAs系のゲート層108Bの薄膜に形成された領域を除く領域に順に積層されたn型AlGaAs系のカソード層112及びn型GaAs系のコンタクト層114の上に設けられている。アノード電極102、ゲート電極116、及びカソード電極118の材料は、接触する半導体層またはp型GaAs基板104との良好なオーミック接触を保つために適した材料がそれぞれ用いられる。具体的例としては、金Auや、金とゲルマニウムとの合金AuGe、金と亜鉛との合金AuZn、ニッケルNi等が挙げられる。本実施の形態の発光サイリスタ100では、n型AlGaAs系のカソード層112及びp型AlGaAs系のアノード層106のバンドギャップが大きく、ゲート電極116に信号電圧を印加し、ゲート電極116からカソード電極118へゲート電流を流すことにより、アノード電極102-カソード電極118間を導通させる。これにより、n型AlGaAs系のカソード層112及びp型AlGaAs系のアノード層106よりもバンドギャップが小さいキャビティ共振器となる発光層ゲート層108の一部、本実施の形態では、p型AlGaAs系のゲート層108B、詳細後述内でキャリア電子及び正孔が再結合し、発光した光が、最上層n型GaAs系のコンタクト層114を経て出射される。次に、図面を参照して発光サイリスタ100の主要構造について詳細に説明するが、まず、本実施の形態の発光サイリスタ100との比較のため、従来の発光サイリスタ1000の主要構造について説明する。図9に、従来の発光サイリスタ1000の主要構造について模式的に示す。従来の発光サイリスタ1000は、p型GaAs基板1104と、アノード層として機能するp型AlGaAs系のDBRDistributedBraggReflector層1106と、n型AlGaAs系のゲート層1108Aと、p型AlGaAs系のゲート層1108Bと、カソード層として機能するn型AlGaAs系のDBR層1112と、n型GaAs系のコンタクト層1114と、が順次積層された構造となっている。このように、アノード層1106及びカソード層1112をDBRミラーとし、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108Bを共振器キャビティとすることにより、RCResonantCavity構造としている。従来の発光サイリスタ1000では、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108BのAl組成を0.12とすることにより、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108B内でピーク波長が780nmの光が発生する。また、RC構造においては、DBRミラーの一層の厚さを780/4nnmとし、共振器の長さを780/2nnmの整数倍とすることで、780nmをピーク波長とする光が出射される。なおここで、nはDBRミラーや共振器を構成するAlGaAsの780nmの光に対する屈折率である。一般に、RC構造を有する発光サイリスタでは、ゲート層における自然発光スペクトルと、RC構造によって形成される共振器スペクトルとの掛け合わせが、外部に出射される発光スペクトルとなる。従来の発光サイリスタ1000における、自然発光スペクトル、共振器スペクトル、及び発光スペクトルの波長と強度との関係の具体的一例を図10に示す。自然発光スペクトルは、温度変動により、ピーク波長がシフトする。具体的には、温度が上昇すると、ピーク波長が長波長側図10では右側にシフトする。一般に、発光サイリスタでは、サイリスタ素子として、安定したサイリスタ動作を行うには、耐圧の点から、ゲート層を厚くすることが望ましい。一方、キャビティを構成するゲート層が厚い場合、共振器スペクトルのモード間隔が短くなり、強度が波長に対して急峻に変化するため、温度変動によって自然発光スペクトルがシフトすると、発光スペクトルが大きく変動する。従来の発光サイリスタ1000では、n型AlGaAs系のゲート層1108A及びp型AlGaAs系のゲート層1108Bがキャビティを構成するため、膜厚が厚く、図10に示すように、共振器スペクトルのモード間隔が短く、スペクトル幅がせまく、上述のように、温度変動によって自然発光スペクトルがシフトすると、発光スペクトルが大きく変動する。すなわち、温度変動により、発光サイリスタ1000から出射される光量が大きく変動するという問題が発生する。次に、本実施の形態の発光サイリスタ100の主要構造について説明する。図5に、本実施の形態の発光サイリスタ100の主要構造について模式的に示す。本実施の形態の発光サイリスタ100は、p型GaAs基板104と、アノード層として機能するp型AlGaAs系のDBRDistributedBraggReflector層106と、DBR層として機能するゲート層であるn型AlGaAs系のDBRゲート層108A及び発光層として機能するゲート層であるp型AlGaAs系の発光層108Bとから成るゲート層108と、カソード層として機能するn型AlGaAs系のDBR層112と、n型GaAs系のコンタクト層114と、が積層された構造となっている。このように、p型AlGaAs系のアノード層106及びn型AlGaAs系のカソード層112をDBRミラーとし、キャビティとなる発光層をゲート層108の一部であるp型AlGaAs系の発光層108B、残りのゲート層108をDBR層n型AlGaAs系のDBRゲート層108Aとし、n型AlGaAs系のDBR層112の反射率をp型AlGaAs系のDBR層106よりも少し低くすることにより、n型AlGaAs系のDBR層112側から光を出射する、RCResonantCavity構造としている。図6に発光サイリスタ100の各層のAl組成及び膜厚の具体的一例を示す。なお、図6では、膜厚の一部をピーク波長λを基準にした光学膜厚として示している。これは、発光サイリスタ100がから外部に出射させる出射光のピーク波長をλ0、外部で波長λ0の半導体層内を伝搬する差異の半導体層の屈折率をnとした場合、半導体層内でのピーク波長λは、λ=λ0/nとなり、一般に、Al組成が異なる複数の層から形成されるDBR層や、ゲート層で形成される共振器長は、半導体層内における波長を基準に設計するためである。また、本実施の形態の発光サイリスタ100では、一例として、p型の場合は、ドーパントとしてZnを用いており、n型の場合は、ドーパントとしてSiを用いている。p型GaAs基板104上に、p型GaAs系のバッファ層を介して、アノード層として機能するp型AlGaAs系のDBR層106が積層されている。なお、図4、5では図示を省略しているが、本実施の形態の発光サイリスタ100では、図6に示すように、p型GaAs基板104とアノード層106との結晶性を良好にするためにp型GaAs系のバッファ層を設けている。p型AlGaAs系のDBR層106は、厚さがλ/4nmのAlの組成が0.16のAlGaAs層と厚さがλ/4nmのAlの組成が0.86のAlGaAs層とが積層されたペアが10層繰り返し積層されている。従って、p型AlGaAs系のDBR層106全体の膜厚は5λnm、Alの平均組成は0.51となる。n型AlGaAs系のDBRゲート層108Aは、厚さがλ/4nmのAlの組成が0.12のAlGaAs層と厚さがλ/4nmのAlの組成が0.24のAlGaAs層とが積層されたペアが2層繰り返し積層されている。従って、n型AlGaAs系のDBRゲート層108A全体の膜厚はλnm、Alの平均組成は0.18となる。なお、本実施の形態では、n型AlGaAs系のDBRゲート層108Aに含まれる、Alの組成が0.12のAlGaAs層においても発光する。p型AlGaAs系の発光層108Bは、厚さが2λnmのAlの組成が0.12のAlGaAs層である。カソード層DBR層112は、具体的には、厚さがλ/4nmのAlの組成が0.86のAlGaAs系のカソード層と厚さが30nmのAlの組成が0.16のAlGaAs系のカソード層との間に積層されたn型AlGaAs系のDBR層112により構成されている。n型AlGaAs系のDBR層112は、厚さがλ/4nmのAlの組成が0.16のAlGaAs層と厚さがλ/4nmのAlの組成が0.86のAlGaAs層とが積層されたペアが4層繰り返し積層されている。従って、n型AlGaAs系のDBR層112の膜厚は2λnm、Alの平均組成は0.51となる。n型GaAs系のコンタクト層114は、膜厚が25nmとしている。なお、これら各層のAl組成及び膜厚は具体的一例であり、以下に示した範囲であれば、これに限定されるものではない。例えば、p型AlGaAs系の発光層108Bの膜厚は、λ/2の整数倍である。また、ゲート層全体の厚さは、ゲート電極116とアノード電極102との間に電位差例えば、3~5Vがあっても、電流が流れない程度の厚さがあればよい。なお、p型AlGaAs系の発光層108Bは、図4に示したように、本実施の形態の発光サイリスタ100では、一部を露出させる必要があるため、作製成膜上の精度の観点から、0.1μm程度以上あることが好ましい。また、例えば、各層のAl組成は、サイリスタとして動作させるためには、p型AlGaAs系の発光層108B<n型AlGaAs系のDBRゲート層108A平均値<カソード層n型AlGaAs系のDBR層112アノード層p型AlGaAs系のDBR層106平均値が適正範囲である。なお、発光サイリスタ100の各層の結晶成長には、例えば、MOCVDmetalorganicchemicalvapordeposition法が適用される。以上説明したように、本実施の形態のRC構造を有する発光サイリスタ100では、アノード層として機能するp型AlGaAs系のDBR層106とカソード層として機能するn型AlGaAs系のDBR層112との間に積層されたゲート層108のうち、発光層をバンドギャップの小さいp型AlGaAs系の発光層108Bとし、一方、残りのゲート層108を発光層108BよりもバンドギャップDBR各層のバンドギャップの平均値が大きいn型AlGaAs系のDBRゲート層108Aとしている。ゲート層108の一部であるp型AlGaAs系の発光層108Bを発光層としているため、ゲート層108全体図9に示した従来の発光サイリスタ1000の場合では、n型AlGaAs系のゲート層1108及びp型AlGaAs系のゲート層1110を発光層として機能させる場合に比べて、キャビティ層が薄くなり、キャビティ長が短くなる。一方、ゲート層108全体の厚さは維持されるため、耐圧が維持される。本実施の形態の発光サイリスタ100における、自然発光スペクトル、共振器スペクトル、及び発光スペクトルの波長と強度との関係の具体的一例を図7に示す。キャビティ層が薄くなったため、図7に示すように、共振器スペクトルのスペクトル幅が拡がり、モード間隔も長くなる。従って、上述のように、温度変動によって自然発光スペクトルのピーク位置がシフトした場合でも、発光スペクトルの変動が抑えられ、これにより、温度変動に対する出射光の光量変動が抑えられる。また、共振器スペクトルのスペクトル幅が拡がり、自然発光の利用効率が高まることから、出射光量が上げられる。さらに、発光サイリスタ100素子全体の膜厚を一定のままでも、発光層の下部に設けられたDBR層の反射率が高くなるため、出射光量が増大させられ、従って、光取り出し効率が向上する。また、本実施の形態の発光サイリスタ100では、n型AlGaAs系のDBRゲート層108AのAlの平均組成を、ゲート層108の外側p型AlGaAs系のDBR層106:アノード層、n型AlGaAs系のDBR層112:カソード層よりも小さくしているため、発光サイリスタとして適正に動作される。なお、BRゲート層108AのAlの平均組成が、ゲート層108の外側と同じ、または、大きい場合は、発光サイリスタとして適正に動作しなくなる。なお、発光サイリスタ100は、上記構成、組成に限られるものではなく、ゲート層108がDBRゲート層108A及び発光層108Bで構成されていればよい。例えば、DBRゲート層108A及び発光層108Bの積層順が逆であってもよい。なお、電子の方が正孔に比べてバンドギャップにかかわらず移動しやすいため、本実施の形態の発光サイリスタ100の順に積層することが好ましい。また、本実施の形態では、ゲート層108をDBRゲート層108A及び発光層108B、各1層で構成しているが、それぞれ複数の層を備えるように構成してもよい。例えば、発光層の上下にDBRゲート層を設けてもよい。このような発光サイリスタの各層のAl組成及び膜厚の具体的一例を図8に示す。図8に構造を示した発光サイリスタでは、ゲート層を、基板側から順に、n型AlGaAs系のDBRゲート層、Alの組成が0.12のノンドープAlGaAs系の発光層、及びp型AlGaAs系のDBRゲート層が積層された構造としている。なお、この場合、p型AlGaAs系のDBRゲート層のAl組成の適正範囲は、ゲートコンタクト形成の観点から、0.3以下であることが好ましい。このように構成することにより、温度変動によって生じる出射光の光量変動を抑制するとともに、より、出射光量を増大させて、光取り出し効率を向上させられる。なお、発光層は、p型または、n型のいずれであってもよいが、図8に示したように、ノンドープの半導体層とすることにより、発光層内に両方の小数キャリア電子正孔を閉じ込めて発光再結合させられ、発光効率が高くなるため、好ましい。また、本実施の形態では、具体的一例として、p型GaAs基板70上に、PNPN型構造の第1導電型がp型、第2導電型がn型の発光サイリスタ100について説明したが、これに限られず、NPNP型構造の第1導電型がn型、第2導電型がp型の発光サイリスタであってもよい。また、本実施の形態では、具体的一例として、AlGaAs系材料を用いた発光サイリスタ100について説明したがこれに限られず、InGaAsP系や、AlGaInP系、InGaN/GaN系材料等を用いた発光サイリスタに対しても適用してもよい。また、本実施の形態では、自己走査型の電子写真式の画像形成装置10の光源ヘッド16に適用した場合について説明したがこれに限らず、本実施の形態の発光サイリスタ100を他の光源ヘッドや他の画像形成装置に適用するようにしてもよい。また、発光サイリスタ100を、例えば、スキャナ等、他の装置の光源に適用してもよい。