回路定数を有すると共に、上記回路定数に応じた動作を行う動作回路と、配列された複数の素子を内蔵すると共に、素子選択情報に従って一部の素子を選択的にオフにして、上記複数の素子の出力に基づいて上記動作回路の回路定数を修正する素子アレイと、複数のヒューズを内蔵すると共に、上記複数のヒューズの夫々が溶断されているか否かを各ヒューズに対応付けられたビットの列で表したトリミング情報を生成して出力するトリミング情報生成回路と、上記トリミング情報生成回路から出力される上記トリミング情報のビット列を、上記素子アレイにおける上記複数の素子の夫々をオフにするか否かを各素子に対応付けられたビットの列で表した上記素子選択情報に変換する変換回路とを備え、上記動作回路の特性値がこの特性値の出現頻度分布における平均値を呈する場合の上記トリミング情報として、上記トリミング情報生成回路に内蔵されている上記ヒューズの溶断本数が取り得る溶断本数のうち最小本数であることを表すトリミング情報を割り当て、上記特性値が上記出現頻度分布における平均値±2×の範囲に入る場合の上記トリミング情報として、上記トリミング情報生成回路に内蔵されている上記ヒューズの溶断本数が上記最小本数に続いて少ない本数であることを表すトリミング情報を割り当てたことを特徴とする半導体集積回路。請求項1に記載の半導体集積回路において、上記素子アレイ内蔵されている上記複数の素子は、直列に配列されており、上記素子アレイにおいてオフされない素子の組合せで得られる複数の合成物性値を昇順あるいは降順に配列した場合の中央値を、上記出現頻度分布における平均値に対応付けると共に、上記中央値よりも小さなあるいは大きな値を呈する各合成物性値を、上記出現頻度分布の平均値よりも小さな上記特性値に上記出現頻度分布の偏差に応じて対応付ける一方、上記中央値よりも大きなあるいは小さな値を呈する各合成物性値を、上記出現頻度分布の平均値よりも大きな上記特性値に上記出現頻度分布の偏差に応じて対応付け、上記変換回路による上記変換は、上記ヒューズの溶断本数が上記最小本数であることを表すトリミング情報を、上記複数の合成物性値の中央値になるような上記オフする素子の組合せを選択できる上記素子選択情報に変換し、上記ヒューズの溶断本数が上記最小本数に続いて少ない本数であることを表すトリミング情報を、上記出現頻度分布における平均値±2×の範囲に入る上記特性値に上記出現頻度分布の偏差に応じて対応付けられた上記合成物性値になるような上記オフする素子の組合せを選択できる上記素子選択情報に変換することによって行うことを特徴とする半導体集積回路。請求項1あるいは請求項2に記載の半導体集積回路において、上記トリミング情報生成回路から出力される上記トリミング情報の割り当ては、上記特性値が上記出現頻度分布における平均値を呈する場合の上記トリミング情報として、上記トリミング情報生成回路に内蔵されている上記ヒューズの溶断本数が0本であることを表すトリミング情報を割り当て、上記特性値が上記出現頻度分布における平均値から平均値2×までの範囲および平均値から平均値-2×までの範囲の何れか一方に入る場合の上記トリミング情報として、上記平均値を呈する場合の上記トリミング情報に対して割り当てられたトリミング情報に連続するトリミング情報を割り当て、上記特性値が上記出現頻度分布における平均値から平均値2×までの範囲および平均値から平均値-2×までの範囲の他方に入る場合の上記トリミング情報として、上記平均値を呈する場合の上記トリミング情報と、平均値から平均値2×までの範囲および平均値から平均値-2×までの範囲の上記一方に入る場合の上記トリミング情報とに対して割り当てられたトリミング情報の最上位ビットを反転したトリミング情報を割り当てることによって行うことを特徴とする半導体集積回路。請求項3に記載の半導体集積回路において、上記変換回路による上記変換は、上記トリミング情報生成回路に内蔵されている上記ヒューズの溶断本数が0本であることを表すトリミング情報は、上記素子アレイにおける上記素子の合成物性値が複数の合成物性値の中央値になるような上記オフする素子の組合せを選択できる上記素子選択情報に変換し、上記ヒューズの溶断本数が0本であることを表すトリミング情報に連続するトリミング情報は、上記出現頻度分布における平均値から平均値2×までの範囲および平均値から平均値-2×までの範囲の上記一方に、偏差に応じて対応付けられた上記合成物性値になるような上記オフする素子の組合せを選択できる上記素子選択情報に変換し、上記ヒューズの溶断本数が0本であることを表すトリミング情報およびこのトリミング情報に連続するトリミング情報の最上位ビットを反転したトリミング情報は、上記出現頻度分布における平均値から平均値2×までの範囲および平均値から平均値-2×までの範囲の上記他方に、偏差に応じて対応付けられた合成物性値になるような上記オフする素子の組合せを選択できる上記素子選択情報に変換することによって行うことを特徴とする半導体集積回路。請求項4に記載の半導体集積回路において、上記変換回路は、上記トリミング情報における最上位ビットのビットデータを反転して、上記素子選択情報の最上位ビットのビットデータとして出力するノットゲートと、上記トリミング情報における上記最上位ビットより下位の何れか一つのビットのビットデータと上記トリミング情報における上記最上位ビットのビットデータとが入力されて、上記素子選択情報の上記最上位ビットより下位の何れか一つのビットのビットデータを出力する複数の排他的オアゲートとを備えたことを特徴とする半導体集積回路。請求項1から請求項3までの何れか一つに記載の半導体集積回路において、上記トリミング情報生成回路から出力される上記トリミング情報の上記割り当てを行った後に、上記出現頻度分布における出現頻度が高い程上記ヒューズの溶断本数が少なく、上記出現頻度の減少と共に上記ヒューズの溶断本数が単純に増加するように再割り当てを行い、上記変換回路は、上記再割り当てが行われた上記トリミング情報に対して上記変換を行うことを特徴とする半導体集積回路。発光素子および受光素子と、上記発光素子を制御して光を放出させる発光制御回路と、上記受光素子からの電気信号を増幅する受光回路とを備え、上記発光制御回路および上記受光回路の少なくとも何れか一方に、請求項1から請求項6の何れか一つに記載の半導体集積回路を搭載したことを特徴とする光センサ機器。そこで、この発明の課題は、特性値がその特性値の出現頻度分布における平均値±2×の範囲に入る製造品に対するトリミング時のヒューズ溶断本数を少なくできる半導体集積回路、および、それを用いた光センサ機器を提供することにある。上記課題を解決するため、この発明の半導体集積回路は、回路定数を有すると共に、上記回路定数に応じた動作を行う動作回路と、配列された複数の素子を内蔵すると共に、素子選択情報に従って一部の素子を選択的にオフにして、上記複数の素子の出力に基づいて上記動作回路の回路定数を修正する素子アレイと、複数のヒューズを内蔵すると共に、上記複数のヒューズの夫々が溶断されているか否かを各ヒューズに対応付けられたビットの列で表したトリミング情報を生成して出力するトリミング情報生成回路と、上記トリミング情報生成回路から出力される上記トリミング情報のビット列を、上記素子アレイにおける上記複数の素子の夫々をオフにするか否かを各素子に対応付けられたビットの列で表した上記素子選択情報に変換する変換回路とを備え、上記動作回路の特性値がこの特性値の出現頻度分布における平均値を呈する場合の上記トリミング情報として、上記トリミング情報生成回路に内蔵されている上記ヒューズの溶断本数が取り得る溶断本数のうち最小本数であることを表すトリミング情報を割り当て、上記特性値が上記出現頻度分布における平均値±2×の範囲に入る場合の上記トリミング情報として、上記トリミング情報生成回路に内蔵されている上記ヒューズの溶断本数が上記最小本数に続いて少ない本数であることを表すトリミング情報を割り当てたことを特徴としている。上記構成によれば、上記特性値が上記出現頻度分布における平均値を呈する場合の上記トリミング情報として上記ヒューズの溶断本数が最小本数であることを表すトリミング情報を割り当て、上記特性値が上記出現頻度分布における平均値±2×の範囲に入る場合の上記トリミング情報として上記ヒューズの溶断本数が上記最小本数に続いて少ない本数であることを表すトリミング情報を割り当てている。したがって、修正前の上記特性値がその特性値の出現頻度分布における平均値±2×の範囲に入る製造品に対するトリミングの際のヒューズ溶断本数を少なくすることできる。すなわち、この発明によれば、トリミングの際における上記ヒューズの溶断による半導体への損傷を少なくして、本半導体集積回路の品質に悪影響を及ぼすことを抑制することができる。特に、上記動作回路からの修正前の上記特性値が上記出現頻度分布における平均値を呈する場合の上記トリミング情報として、上記ヒューズの溶断本数が最小本数であることを表すトリミング情報を割り当てている。したがって、修正前の上記特性値が上記出現頻度分布における平均値を呈する多くの製造品に対するトリミングの際に、上記ヒューズの溶断本数を最小にして、本半導体集積回路の品質に悪影響を及ぼすことを防止できる。また、1実施の形態の半導体集積回路では、上記素子アレイ内蔵されている上記複数の素子は、直列に配列されており、上記素子アレイにおいてオフされない素子の組合せで得られる複数の合成物性値を昇順あるいは降順に配列した場合の中央値を、上記出現頻度分布における平均値に対応付けると共に、上記中央値よりも小さなあるいは大きな値を呈する各合成物性値を、上記出現頻度分布の平均値よりも小さな上記特性値に上記出現頻度分布の偏差に応じて対応付ける一方、上記中央値よりも大きなあるいは小さな値を呈する各合成物性値を、上記出現頻度分布の平均値よりも大きな上記特性値に上記出現頻度分布の偏差に応じて対応付け、上記変換回路による上記変換は、上記ヒューズの溶断本数が上記最小本数であることを表すトリミング情報を、上記複数の合成物性値の中央値になるような上記オフする素子の組合せを選択できる上記素子選択情報に変換し、上記ヒューズの溶断本数が上記最小本数に続いて少ない本数であることを表すトリミング情報を、上記出現頻度分布における平均値±2×の範囲に入る上記特性値に上記出現頻度分布の偏差に応じて対応付けられた上記合成物性値になるような上記オフする素子の組合せを選択できる上記素子選択情報に変換することによって行う。この実施の形態によれば、上記素子アレイにおいてオフされない素子の組合せで得られる複数の合成物性値を、上記出現頻度分布における平均値よりも小さい値側の複数の上記特性値と上記平均値よりも大きい値側の複数の上記特性値とに対して略同数ずつ昇順あるいは降順に対応付けることができる。そして、上記変換回路によって、上記ヒューズの溶断本数が上記最小本数およびそれに続いて少ない本数であることを表すトリミング情報を、上記出現頻度分布における平均値±2×の範囲に対応付けられた上記合成物性値にするための上記素子選択情報に変換することができる。また、1実施の形態の半導体集積回路では、上記トリミング情報生成回路から出力される上記トリミング情報の割り当ては、上記特性値が上記出現頻度分布における平均値を呈する場合の上記トリミング情報として、上記トリミング情報生成回路に内蔵されている上記ヒューズの溶断本数が0本であることを表すトリミング情報を割り当て、上記特性値が上記出現頻度分布における平均値から平均値2×までの範囲および平均値から平均値-2×までの範囲の何れか一方に入る場合の上記トリミング情報として、上記平均値を呈する場合の上記トリミング情報に対して割り当てられたトリミング情報に連続するトリミング情報を割り当て、上記特性値が上記出現頻度分布における平均値から平均値2×までの範囲および平均値から平均値-2×までの範囲の他方に入る場合の上記トリミング情報として、上記平均値を呈する場合の上記トリミング情報と、平均値から平均値2×までの範囲および平均値から平均値-2×までの範囲の上記一方に入る場合の上記トリミング情報とに対して割り当てられたトリミング情報の最上位ビットを反転したトリミング情報を割り当てることによって行う。この実施の形態によれば、上記修正前の上記特性値が上記出現頻度分布における平均値から平均値2×までの範囲および平均値から平均値-2×までの範囲の上記他方に入る場合の上記トリミング情報における上記最上位ビットを除く下位の全ビットのビットデータを、上記平均値を呈する場合の上記トリミング情報と平均値から平均値2×までの範囲および平均値から平均値-2×までの範囲の上記一方に入る場合の上記トリミング情報とにおける上記最上位ビットを除く下位の全ビットのビットデータと同じにすることができる。また、1実施の形態の半導体集積回路では、上記変換回路による上記変換は、上記トリミング情報生成回路に内蔵されている上記ヒューズの溶断本数が0本であることを表すトリミング情報は、上記素子アレイにおける上記素子の合成物性値が複数の合成物性値の中央値になるような上記オフする素子の組合せを選択できる上記素子選択情報に変換し、上記ヒューズの溶断本数が0本であることを表すトリミング情報に連続するトリミング情報は、上記出現頻度分布における平均値から平均値2×までの範囲および平均値から平均値-2×までの範囲の上記一方に、偏差に応じて対応付けられた上記合成物性値になるような上記オフする素子の組合せを選択できる上記素子選択情報に変換し、上記ヒューズの溶断本数が0本であることを表すトリミング情報およびこのトリミング情報に連続するトリミング情報の最上位ビットを反転したトリミング情報は、上記出現頻度分布における平均値から平均値2×までの範囲および平均値から平均値-2×までの範囲の上記他方に、偏差に応じて対応付けられた合成物性値になるような上記オフする素子の組合せを選択できる上記素子選択情報に変換することによって行う。この実施の形態によれば、上記変換回路は、上記ヒューズの溶断本数が0本であることを表す第1のトリミング情報と、上記第1のトリミング情報に連続している第2のトリミング情報と、上記第1第2のトリミング情報の最上位ビットを反転したトリミング情報とを、上記素子アレイにおいてオフされない素子の組合せで得られる複数の合成物性値を昇順あるいは降順に配列した場合の中央値と、上記出現頻度分布における平均値±2×の範囲に対応付けられると共に上記中央値に前後している上記合成物性値とになるような上記オフする素子の組合せを選択できる上記素子選択情報に変換するので、上記変換回路の回路構成を簡単にすることができる。また、1実施の形態の半導体集積回路では、上記変換回路は、上記トリミング情報における最上位ビットのビットデータを反転して、上記素子選択情報の最上位ビットのビットデータとして出力するノットゲートと、上記トリミング情報における上記最上位ビットより下位の何れか一つのビットのビットデータと上記トリミング情報における上記最上位ビットのビットデータとが入力されて、上記素子選択情報の上記最上位ビットより下位の何れか一つのビットのビットデータを出力する複数の排他的オアゲートとを備えている。この実施の形態によれば、上記変換回路の回路構成を、一つのノットゲートと複数の排他的オアゲートとで簡単に構成することができる。また、1実施の形態の半導体集積回路では、上記トリミング情報生成回路から出力される上記トリミング情報の上記割り当てを行った後に、上記出現頻度分布における出現頻度が高い程上記ヒューズの溶断本数が少なく、上記出現頻度の減少と共に上記ヒューズの溶断本数が単純に増加するように再割り当てを行い、上記変換回路は、上記再割り当てが行われた上記トリミング情報に対して上記変換を行う。この実施の形態によれば、上記出現頻度分布における出現頻度が高い程上記ヒューズの溶断本数が少なく、上記出現頻度の減少と共に上記ヒューズの溶断本数が単純に増加するように再割当を行うようにしている。したがって、修正前の上記特性値がその特性値の出現頻度分布における平均値±2×の範囲に入る製造品に対するトリミングの際のヒューズ溶断本数を、さらに少なくすることが可能になる。また、この発明の光センサ機器は、発光素子および受光素子と、上記発光素子を制御して光を放出させる発光制御回路と、上記受光素子からの電気信号を増幅する受光回路とを備え、上記発光制御回路および上記受光回路の少なくとも何れか一方に、上記この発明の半導体集積回路を搭載したことを特徴としている。上記構成によれば、上記発光制御回路および上記受光回路の少なくとも何れか一方に、修正前の特性値がその特性値の出現頻度分布における平均値±2×の範囲に入る製造品に対するトリミングの際のヒューズ溶断本数を少なくし、上記ヒューズの溶断による半導体への損傷を少なくして品質に悪影響を及ぼすことを抑制することができる上記半導体集積回路を搭載している。したがって、上記発光制御回路および上記受光回路の品質を損なうことなく、受光感度特性のばらつきや発光強度特性のばらつきの抑制を図ることができる。その結果、不良品の発生を抑えることができ、コストダウンを図ることができる。以上より明らかなように、この発明の半導体集積回路は、動作回路の特性値がこの特性値の出現頻度分布における平均値を呈する場合のトリミング情報として、トリミング情報生成回路のヒューズの溶断本数が最小本数であることを表すトリミング情報を割り当て、上記特性値が上記出現頻度分布における平均値±2×の範囲に入る場合のトリミング情報として上記ヒューズの溶断本数が上記最小本数に続いて少ない本数であることを表すトリミング情報を割り当てる。さらに、変換回路によって、上記トリミング情報生成回路から出力される上記トリミング情報のビット列を、上記素子アレイにおける上記複数の素子の夫々をオフにするか否かを各素子に対応付けられたビットの列で表した上記素子選択情報に変換するようにしている。したがって、修正前の特性値がその特性値の出現頻度分布における平均値±2×の範囲に入る製造品に対するトリミングの際のヒューズ溶断本数を少なくすることできる。その結果、トリミングの際における上記ヒューズの溶断による半導体への損傷を少なくして、本半導体集積回路の品質に悪影響を及ぼすことを抑制することができる。特に、上記動作回路からの修正前の上記特性値が上記出現頻度分布における平均値を呈する場合の上記トリミング情報として、上記ヒューズの溶断本数が最小本数であることを表すトリミング情報を割り当てている。したがって、修正前の上記特性値が上記出現頻度分布における平均値を呈する多数の製造品に対するトリミングの際に、上記ヒューズの溶断本数を最小にして、本半導体集積回路の品質に悪影響を及ぼすことを防止できる。また、この発明の光センサ機器は、発光制御回路および受光回路の少なくとも何れか一方に、修正前の上記特性値がその特性値の出現頻度分布における平均値±2×の範囲に入る製造品に対するヒューズ溶断本数を少なくし、上記ヒューズの溶断による半導体への損傷を少なくして品質に悪影響を及ぼすことを抑制できる上記この発明の半導体集積回路を搭載しているので、上記発光制御回路および上記受光回路の品質を損なうことなく、受光感度特性のばらつきや発光強度特性のばらつきの抑制を図ることができる。したがって、不良品の発生を抑えることができ、コストダウンを図ることができる。以下、この発明を図示の実施の形態により詳細に説明する。第1実施の形態図1は、本実施の形態の半導体集積回路における概略構成図である。図1において、11は半導体集積回路であり、トリミング情報生成回路12と変換回路13と素子アレイ14と動作回路15とを含んでいる。上記構成において、上記トリミング情報生成回路12は、後に詳述するように複数のヒューズを内蔵しており、上記各ヒューズがトリミングによって溶断されているか否かを表すトリミング信号を生成し、全ヒューズのトリミング信号を表すビット列でなるトリミング情報を出力する。上記変換回路13は、トリミング情報生成回路12から出力されるトリミング情報のビット列を、後に詳述するような変換を行って、ビット列でなる素子選択情報を生成する。素子アレイ14は、変換回路13によって生成された素子選択情報にしたがって、内蔵する抵抗アレイあるいは容量アレイ等の素子アレイにおける一部を選択的にオフにし、上記素子アレイの出力に基づく動作回路15の回路定数を修正する。こうして、動作回路15の特性値、すなわち半導体集積回路11の特性値を修正するのである。図2は、上記素子アレイ14における具体的回路図を示す。尚、本実施の形態における素子アレイ14は抵抗アレイを有し、図9に示す従来の半導体集積回路装置5における可変抵抗素子7と同じ構成を有している。但し、素子アレイ14は抵抗アレイに限るものではなく、容量アレイ等の他の素子アレイであっても一向に構わない。すなわち、上記素子アレイ14には直列に接続された5つの抵抗R0~R4が設置されており、各抵抗R0R1R2R3R4は、重み付けされた抵抗値RR2R4R8Rを有している。さらに、抵抗R1の両端には、スイッチング素子として機能するトランジスタMN0のソースおよびドレインが接続されている。以下、同様に、抵抗R2の両端にはトランジスタMN1のソースおよびドレインが、抵抗R3の両端にはトランジスタMN2のソースおよびドレインが、抵抗R4の両端にはトランジスタMN3のソースおよびドレインが夫々接続されている。以下、抵抗R0R1R2R3R4を総称する場合には抵抗Rという。また、トランジスタMN0~MN3を総称する場合にはトランジスタMNという。尚、この発明においては、上記素子アレイ14に含まれる調整用の抵抗RおよびトランジスタMNの数は4個に限定されるものではなく、動作回路15における上記回路定数の修正の度合に応じて適宜設定すればよい。また、上記トランジスタMN0のゲートには抵抗選択端子DATA0が接続されている。以下、同様に、トランジスタMN1のゲートには抵抗選択端子DATA1が、トランジスタMN2のゲートには抵抗選択端子DATA2が、トランジスタMN3のゲートには抵抗選択端子DATA3が夫々接続されている。図3は、上記トリミング情報生成回路12における具体的回路図を示す。トリミング情報生成回路12は、トリミング信号端子FUSE0~FUSE3毎に内部回路12a~12dを有している。そして、内部回路12aは、出力ノードA0と電源電位VDDとの間に接続されているヒューズF0と、出力ノードA0と接地電位GNDとの間に接続されているプルダウン抵抗R10と、出力ノードA0にゲートが接続されると共に、ソースが接地電位GNDに接続される一方、ドレインがトリミング信号端子FUSE0に接続されたトランジスタMNa0と、トリミング信号端子FUSE0と電源電位VDDとの間に接続されているプルアップ抵抗R20とを含んで構成されている。また、内部回路12b~12dは、トリミング信号端子FUSE1~FUSE3に対応して設けられており、内部回路12aと全く同じ構成を有している。ここで、上記ヒューズF0~F3の抵抗値は数百Ω以下であり、プルダウン抵抗R10~R13の抵抗値は数kΩ~数十kΩである。以下、ヒューズF0~F3を総称する場合にはヒューズFという。また、トリミング信号端子FUSE1~FUSE3を総称する場合にはトリミング信号端子FUSEという。上記構成を有するトリミング情報生成回路12において、例えば、内部回路12cのヒューズF2が溶断されていると、出力ノードA2と電源電位VDDとの間の抵抗値が数百kΩ以上となるため、出力ノードA2の電位は接地電位GNDと同等電位となる。そうすると、トランジスタMNa2はオフ状態となり、トリミング信号端子FUSE2から電源電位VDDと同等電位のトリミング信号が出力される。一方、内部回路12bのヒューズF1が溶断されていない場合には、出力ノードA1と電源電位VDDとの間の抵抗値が数百Ω以下となるため、出力ノードA1の電位は電源電位VDDと同等電位となる。そうすると、トランジスタMNa1はオンし、トリミング信号端子FUSE1から接地電位GNDと同等電位のトリミング信号が出力される。こうして、溶断されているヒューズFに対応するトリミング信号端子FUSEからはレベルHのトリミング信号が出力され、溶断されていないヒューズFに対応するトリミング信号端子FUSEからはレベルLのトリミング信号が出力されのである。ところで、本実施の形態における素子アレイ14の構成は、図9に示す従来の半導体集積回路装置5の可変抵抗素子7の構成と全く同じである。したがって、上述のようにしてトリミング情報生成回路12で生成されたトリミング情報を、そのまま素子アレイ14の抵抗選択端子DATA0~DATA3に入力した場合には、図11と同じある特性値の分布と溶断ヒューズ本数との関係が得られる。したがって、上記特性値の分布における平均値±2σの範囲に入るヒューズ溶断本数を少なくすることはできない。ここで、図11から分かるように、上記ある特性値の分布における平均値は、図11に降順に配列された合成抵抗値の略中央8Rに位置している。また、上記特性値の分布における平均値±2σの範囲は、図11に降順に配列された合成抵抗値の略中央8Rを中心として合計5つの抵抗値10R9R8R7R6Rの範囲に位置している。この場合、図11に示す4ビットのビット列でなるトリミング情報を見ると、下位3ビットの配列は、抵抗値9Rと8Rとの境界を堺にして小抵抗値側と大抵抗値側とが同じになっている。つまり、4ビットのトリミング情報を10進数で表した場合、トリミング情報0からトリミング情報7に向かって下位3ビットにおけるビット値1の数が概ね増加している。同様に、トリミング情報8からトリミング情報15に向かって下位3ビットにおけるビット値1の数が概ね増加している。ここで、上記2進数で表されたトリミング情報中におけるビット値1の数は、溶断ヒューズ本数を示している。すなわち、図11においては、図11における合成抵抗値9Rと10Rとに対応する10進数で表した上記トリミング情報は6と7であるため、合成抵抗値9Rと10Rとにおける2進数で表したトリミング情報中の下位3ビットのビット値1の数が多く、その結果溶断ヒューズ本数が3本と2本とのごとく多い。そこで、上記合成抵抗値9Rと10Rとにおける溶断ヒューズ本数を下げるには、合成抵抗値16Rから9Rまでに対応する上記トリミング情報の配列を、10進数で表した場合にトリミング情報7からトリミング情報0まで降順にすればよい。そうすることにより、合成抵抗値9Rと10Rとにおける溶断ヒューズ本数は、対応するトリミング情報は1と0となるため、溶断ヒューズ本数も1本と0本とに低下できる。今までは、4ビットのトリミング情報における下位3ビットのみに注目していた。しかしながら、実際にはトリミング情報は4ビットの情報である。そして、上述したように、合成抵抗値16Rから9Rまでに対応する上記トリミング情報の配列を、10進数で7から0までの降順にする一方、合成抵抗値8Rから1Rまでに対応する上記トリミング情報の配列を、10進数で8から15までの昇順にした場合には、上記特性値の分布における平均値±2σの範囲である5つの抵抗値10R~6Rに対応する5つのトリミング情報の中には最上位ビットのビット値が1であるトリミング情報が3つ含まれ、その分だけ溶断ヒューズ本数が3本増加することになる。ここで、上述した合成抵抗値16Rから9Rまでに対応するトリミング情報の配列を、10進数で7から0までの降順にする一方、合成抵抗値8Rから1Rまでに対応するトリミング情報の配列を、10進数で8から15までの昇順にするような上記トリミング情報の配列を、合成抵抗値9Rと8Rとの境界を堺にして小抵抗値側と大抵抗値側との配列を入れ換えると共に、入れ換えた後の配列を、上記小抵抗値側を昇順に、上記大抵抗値側を降順に変更してみる。つまり、上記合成抵抗値16Rから9Rまでに対応するトリミング情報の配列を、10進数で15から8までの降順にする一方、合成抵抗値8Rから1Rまでに対応する上記トリミング情報の配列を、10進数で0から7までの昇順にするのである。こうすることにより、上記特性値の分布における平均値±2σの範囲である5つの抵抗値10R~6Rに対応する5つのトリミング情報の中には最上位ビットのビット値が1であるトリミング情報が2つのみ含まれ、溶断ヒューズ本数を上述の3本から2本に減らすることができる。その結果、上記特性値の分布における平均値±2σの範囲である5つの抵抗値10R~6Rにおいて、溶断ヒューズの本数は合計5本となり、図11に示す従来の半導体集積回路装置5の場合の10本よりも大幅に減少する。ここで、本実施の形態における半導体集積回路11の上記回路定数に基づく一つの特性値の分布と素子アレイ14における上記合成物性値としての合成抵抗値との関係は、上記従来の半導体集積回路装置5において図11に示す特性値の分布と図11に示す合成抵抗値との関係と同じ関係を有すると仮定する。その場合、本実施の形態における上記素子選択情報としての抵抗選択情報は、図11に示す抵抗選択情報と同じ配列にする必要がある。そこで、本実施の形態においては、上記トリミング情報生成回路12と素子アレイ14との間に変換回路13を設ける。また、トリミング情報生成回路12から出力されるトリミング情報の配列順を、上述のごとく検討した上記特性値の出現頻度分布における平均値±2σの範囲における溶断ヒューズの本数を減少させるための配列順に設定する。そして、変換回路13によって、トリミング情報生成回路12から出力される上記特性値の分布における平均値±2σの範囲における溶断ヒューズの本数が少なくなるように設定された上記トリミング情報を、上記合成抵抗値の配列順が図11に示す配列順になるような上記抵抗選択情報に変換するのである。図5に、上記素子アレイ14における抵抗列から短絡して無効にする抵抗を選択するために、トリミング信号端子FUSE0~FUSE3から同時に出力される4ビットのトリミング情報と、抵抗選択端子DATA0~DATA3から同時に出力される4ビットの抵抗選択情報と、抵抗R0~抵抗R4の合成抵抗値と、溶断されているヒューズの本数と、得られた半導体集積回路11の上記回路定数に基づく上記特性値の出現頻度分布を示す。ここで、上記トリミング情報においては、1は、レベルHのトリミング信号を意味し、溶断ヒューズを意味する一方、0は、レベルLのトリミング信号を意味し、非溶断ヒューズを意味する。さらに、上記抵抗選択情報においては、1は、レベルHの抵抗選択信号を意味し、トランジスタMNのオンを意味する一方、0は、レベルLの抵抗選択信号を意味し、トランジスタMNのオフを意味する。尚、図5に示す抵抗選択情報と、図5に示す合成抵抗値と、図5に示す溶断ヒューズ本数と、図5に示す特性値の分布とは、図11に示す抵抗選択情報と、図11に示す合成抵抗値と、図11に示す溶断ヒューズ本数と、図11に示す特性値の分布と、全く同じである。また、図5に示すトリミング情報の配列順は、上述のごとく検討した上記特性値の分布での平均値±2σの範囲における溶断ヒューズ本数を減少させるための配列順、つまり、合成抵抗値16Rから9Rまでに対応するトリミング情報の配列は10進数で15から8までの降順に、合成抵抗値8Rから1Rまでに対応するトリミング情報の配列は10進数で上記最小本数としての0から7までの昇順に、設定されている。したがって、上記特性値の分布における平均値±2σの範囲に対応する5つのトリミング情報において、溶断ヒューズの本数は合計5本である。取り分け、上記特性値の分布における出現数が多い平均値に対応するトリミング情報においては、溶断ヒューズの本数は0本である。図4は、上記変換回路13における具体的回路図を示す。ここで、図5に示すトリミング情報と図5に示す抵抗選択情報とを比較してみると、上記抵抗選択情報の最上位ビットは、上記トリミング情報の最上位ビットのビットデータを反転したものである。そこで、変換回路13におけるトリミング信号端子FUSE3と抵抗選択端子DATA3とを接続する素子として、ノットゲート16を用いる。また、上記抵抗選択情報の下位3ビットは、上記トリミング情報の最上位ビットが1の場合には上記トリミング情報の下位3ビットのビットデータを反転したものであり、上記トリミング情報の最上位ビットが0の場合には上記トリミング情報の下位3ビットのビットデータである。そこで、変換回路13における抵抗選択端子DATA0~DATA2に接続される素子として、トリミング信号端子FUSE0~FUSE2の何れか一つとトリミング信号端子FUSE3とからのトリミング信号を入力とする排他的オアゲート17~19を用いるのである。尚、本実施の形態においては、得られた半導体集積回路11の上記特性値の出現頻度分布と、素子アレイ14における抵抗R0~抵抗R4の合成抵抗値との関係を、図5に示すように設定しているが、必ずしも図5に示すような関係であると限らない。例えば、出現頻度分布の平均値が合成抵抗値8Rから小抵抗値側あるいは大抵抗値側にずれる場合がある。その場合には、上記ずれに応じて、上記トリミング情報を降順に配列する領域と昇順に配列する領域との境界の位置をずらせばよい。また、本実施の形態においては、上記素子アレイ14に含まれる調整用の抵抗RおよびトランジスタMNの数を4個に設定しているが4個に限定されるものではない。例えば、5個に設定した場合には、上記トリミング情報および上記抵抗選択情報を5ビットの情報とし、5つの抵抗Rの組合せで得られる合成抵抗値は25個とすればよい。以上のごとく、本実施の形態においては、上記半導体集積回路11を、4つのヒューズF0~F3が溶断されているか否かを表すトリミング信号を生成し、全ヒューズFのトリミング信号を表す4ビットのトリミング情報を出力するトリミング情報生成回路12と、上記トリミング情報のビット列を、素子を選択するためのビット列でなる素子選択情報に変換する変換回路13と、上記素子選択情報に従って内蔵する素子アレイにおける一部を選択的にオフする素子アレイ14と、上記素子アレイの出力に基づいて回路定数を修正する動作回路15とを含んで構成している。そして、上記トリミング情報生成回路12においてトリミング信号端子FUSE0~FUSE3から同時に出力される4ビットのトリミング情報を、以下のように設定する。先ず、上記素子アレイ14において種々選択された抵抗Rの組合せによって得られる複数の合成抵抗値の中央値を、図5に示す特性値の出現頻度分布における平均値に対応付ける。さらに、上記中央値よりも小さな値を呈する合成抵抗値には、上記平均値よりも大きな上記特性値を、上記合成抵抗値の減少に伴って上記特性値が増加するように対応付ける。さらに、上記中央値よりも大きな値を呈する合成抵抗値には、上記平均値よりも小さな上記特性値を、上記合成抵抗値の増大に伴って上記特性値が減少するように対応付ける。次に、修正前の上記特性値が図5に示す出現頻度分布における平均値を呈する半導体集積回路11に対して、動作回路15の回路定数を修正するためのトリミング情報として、全ヒューズFが溶断されていないことを表すトリミング情報0000を割り当てる。次に、修正前の上記特性値が図5に示す出現頻度分布における平均値を上回り平均値2σまでの間および平均値を下回り平均値-2σまでの間の何れか一方に入る半導体集積回路11に対するトリミング情報として、上記平均値を呈する半導体集積回路11に対して割り当てられたトリミング情報0000に連続するトリミング情報を、偏差の増加に伴って昇順に割り当てる。次に、修正前の上記特性値が図5に示す出現頻度分布における平均値を上回り平均値2σまでの間および平均値を下回り平均値-2σまでの間の他方に入る半導体集積回路11に対するトリミング情報として、上記平均値を呈する半導体集積回路11と、平均値を上回り平均値2σまでの間および平均値を下回り平均値-2σまでの間の上記一方に入る半導体集積回路11とに対して割り当てられたトリミング情報の最上位ビットを1に反転したトリミング情報を、偏差の増加に伴って昇順に割り当てる。次に、修正前の上記特性値が図5に示す出現頻度分布における平均値2σおよび平均値-2σの上記一方よりも偏差が大きい側に入る半導体集積回路11に対するトリミング情報として、上記平均値を呈する半導体集積回路11に対して割り当てられたトリミング情報に連続するトリミング情報にさらに連続するトリミング情報を、偏差の増加に伴って昇順に割り当てる。さらに、修正前の上記特性値が図5に示す出現頻度分布における平均値2σおよび平均値-2σの上記他方よりも偏差が大きい側に入る半導体集積回路11に対するトリミング情報として、上記最上位ビットを1に反転したトリミング情報に連続するトリミング情報を、偏差の増加に伴って昇順に割り当てるのである。但し、このように上記トリミング情報の割り当てが行われたトリミング情報生成回路12から出力されるトリミング情報は、ヒューズFの溶断情報であって、素子アレイ14におけるオフする素子を指定するための抵抗選択情報ではない。そこで、上記変換回路13によって、上記トリミング情報生成回路12から出力されるトリミング情報のビット列を、上記素子を選択するためのビット列でなる抵抗選択情報に変換する。その場合における上記トリミング情報の上記抵抗選択情報への変換は、以下のように行う。全ヒューズFが溶断されていないことを表すトリミング情報0000は、抵抗Rの合成抵抗値が上記複数の合成抵抗値の中央値になるような抵抗Rの組合せを選択できる上記抵抗選択情報に変換する。トリミング情報0000に連続するトリミング情報は、修正前の上記特性値の出現頻度分布における平均値を上回り平均値2σまでの間および平均値を下回り平均値-2σまでの間の上記一方に、偏差に応じて対応付けられた合成抵抗値になるような抵抗Rの組合せを選択できる上記抵抗選択情報に変換する。上記全ヒューズFが溶断されていないことを表すトリミング情報およびこのトリミング情報に連続するトリミング情報の最上位ビットを1に反転したトリミング情報は、修正前の上記特性値の出現頻度分布における平均値を上回り平均値2σまでの間および平均値を下回り平均値-2σまでの間の上記他方に、偏差に応じて対応付けられた合成抵抗値になるような抵抗Rの組合せを選択できる上記抵抗選択情報に変換する。上記全ヒューズFが溶断されていないことを表すトリミング情報およびこのトリミング情報に連続するトリミング情報にさらに連続するトリミング情報は、修正前の上記特性値の出現頻度分布における平均値2σおよび平均値-2σの上記一方よりも偏差が大きい側に、偏差に応じて対応付けられた合成抵抗値になるような抵抗Rの組合せを選択できる上記抵抗選択情報に変換する。さらに、上記最上位ビットを1に反転したトリミング情報に連続するトリミング情報は、修正前の上記特性値の出現頻度分布における平均値2σおよび平均値-2σの上記他方よりも偏差が大きい側に、偏差に応じて対応付けられた合成抵抗値になるような抵抗Rの組合せを選択できる上記抵抗選択情報に変換する。以上の様に修正前の上記特性値がその特性値の出現頻度分布における平均値±2σの範囲に入る半導体集積回路11に対するトリミング情報生成回路12からのトリミング情報の割当てを行う。そして、変換回路13によって、上記特性値がその特性値の出現頻度分布における平均値±2σの範囲に入る半導体集積回路11に対するトリミング情報を、上記出現頻度分布における平均値±2σの範囲に入る上記特性値に対応付けられた合成抵抗値になるような抵抗Rの組合せを選択できる上記抵抗選択情報に変換することによって、修正前の上記特性値がその特性値の出現頻度分布における平均値±2σの範囲に入る半導体集積回路11に対するトリミング情報を生成するためのヒューズFの溶断数を、図9に示す半導体集積回路装置5の場合に比して、大幅に削減することができる。したがって、トリミングの際における上記ヒューズFの溶断による半導体への損傷を少なくして、半導体集積回路11の品質に悪影響を及ぼすことを抑制することができるのである。特に、修正前の上記特性値がこの特性値の出現頻度分布における出現数が多い平均値を呈する半導体集積回路11に対するトリミング情報として、全ヒューズFが溶断されていないことを表すトリミング情報を割り当てている。したがって、修正前の上記特性値がこの特性値の分布における平均値を呈する多くの半導体集積回路11に対するトリミングの際に、全ヒューズFを溶断する必要がなく、半導体集積回路11の品質に悪影響を及ぼすことを防止できる。第2実施の形態ところで、上記第1実施の形態においては、上述したように、図5に示す抵抗Rの合成抵抗値と図5に示すトリミング情報との対応付けを、合成抵抗値16Rから9Rまでに対応するトリミング情報の配列を、10進数で15から8までの降順にする。一方、合成抵抗値8Rから1Rまでに対応する上記トリミング情報の配列を、10進数で0から7までの昇順にしている。この場合には、図5から分かるように、溶断されているヒューズの本数は、図5に示す出現頻度分布における平均値に対応する0本から、偏差の増加に応じて単純に増加するようにはなっていない。偏差がマイナス側では3本→2本のごとく、偏差がプラス側では2本→1本のごとく、溶断ヒューズ本数が一端減少している。上記ヒューズ溶断本数を少なくするという観点からすれば、図5に示す出現頻度分布における出現頻度が高い程溶断ヒューズ本数が少なく、出現頻度の減少と共に溶断ヒューズ本数が増加することが望ましい。そこで、本実施の形態においては、上記トリミング情報を、図5に示す出現頻度分布における出現頻度が高い程溶断ヒューズ本数が少なく、出現頻度の減少と共に溶断ヒューズ本数が増加するように設定するのである。本実施の形態の半導体集積回路における概略構成は、上記第1実施の形態において図1に示す概略構成と同様に、トリミング情報生成回路12と変換回路13と素子アレイ14と動作回路15とを含んでいる。また、素子アレイ14の具体的回路は、上記第1実施の形態において図2に示す回路図と同様である。また、トリミング情報生成回路12の具体的回路は、上記第1実施の形態において図3に示す回路図と同様である。図6は、本実施の形態の半導体集積回路における変換回路13の具体的回路図を示す。また、図7に、4ビットのトリミング情報と、4ビットの抵抗選択情報と、抵抗R0~抵抗R4の合成抵抗値と、溶断されているヒューズの本数と、得られた半導体集積回路11の上記回路定数に基づく一つの特性値の分布を示す。ここで、上記トリミング情報においては、1は、レベルHのトリミング信号を意味し、溶断ヒューズを意味する一方、0は、レベルLのトリミング信号を意味し、非溶断ヒューズを意味する。さらに、上記抵抗選択情報においては、1は、レベルHの抵抗選択信号を意味し、トランジスタMNのオンを意味する一方、0は、レベルLの抵抗選択信号を意味し、トランジスタMNのオフを意味する。本実施の形態における上記特性値の分布は、上記第1実施の形態における特性値の分布と同じである。但し、本実施の形態においては、上記特性値の出現頻度分布における平均値に対応付ける抵抗Rの合成抵抗値の中央値を9Rとする。さらに、上記分布における偏差のマイナス側には9Rよりも少ない合成抵抗値を対応付け、上記分布における偏差のプラス側には9Rよりも多い合成抵抗値を対応付けている。その結果、抵抗選択情報の配列順は、図7に示すように、上記第1実施の形態において図5に示す配列順とは逆になっている。また、上記トリミング情報においては、上記第1実施の形態において図5に示すトリミング情報のうち、溶断されているヒューズの本数が図5に示す出現頻度分布における偏差の増加に伴って連続的に増加せずに一端減少している箇所のトリミング情報を、偏差の増加に伴って連続的に増加させることが可能な位置に移動させている。すなわち、図5に示すトリミング情報のうち溶断ヒューズ本数が3本であるトリミング情報1011は、図5に示すように、溶断ヒューズ本数が2本である2つのトリミング情報の間に位置している。また、溶断ヒューズ本数が1本であるトリミング情報0100は、溶断ヒューズ本数が2本である2つのトリミング情報の間に位置している。そこで、本実施の形態のトリミング情報においては、図7に示すように、溶断ヒューズ本数が3本のトリミング情報1011を、溶断ヒューズ本数が3本のトリミング情報0111の次の位置に移動させている。さらに、溶断ヒューズ本数が1本のトリミング情報0100を、溶断ヒューズ本数が0本のトリミング情報0000の次の位置に移動させている。その結果、本実施の形態における溶断ヒューズ本数は、図7に示すように、図7に示す出現頻度分布における平均値に対応する0本から、偏差のマイナス側では、偏差の増加に応じて4本まで単純に増加している。また、偏差のプラス側では、偏差の増加に応じて3本まで単純に増加している。但し、上記トリミング情報は、図7に示すように、10進数で1514131210984012356711のごとく、上記第1実施の形態における図5に示すトリミング情報の場合と比較して、多少配列が単調ではなくなっている。したがって、図7に示すトリミング情報を、図7に示す抵抗選択情報に変換するための変換回路13の具体的回路構成は、図6に示すように、上記第1実施の形態において図4に示す具体的回路構成に比して、複雑になっている。すなわち、図7に示すトリミング情報と図7に示す抵抗選択情報とを比較してみると、上記抵抗選択情報における第3ビットのビットデータは、上記トリミング情報の第4ビットのビットデータと第3ビットのビットデータとが同一の場合に1となり、異なる場合には0となっている。そこで、変換回路13における抵抗選択端子DATA2に接続される素子として、トリミング信号端子FUSE3とトリミング信号端子FUSE2とからのトリミング信号を入力とするアンドゲート20と、トリミング信号端子FUSE3からのトリミング信号の反転信号とトリミング信号端子FUSE2からのトリミング信号の反転信号とを入力とするアンドゲート21と、アンドゲート20とアンドゲート21とからの出力信号を入力とするオアゲート22とを用いる。また、上記抵抗選択情報における第1ビットのビットデータは、上記トリミング情報の第3ビットのビットデータと第1ビットのビットデータとが同一の場合に1となり、異なる場合には0となっている。そこで、変換回路13における抵抗選択端子DATA0に接続される素子として、トリミング信号端子FUSE2とトリミング信号端子FUSE0とからのトリミング信号を入力とするアンドゲート23と、トリミング信号端子FUSE2からのトリミング信号の反転信号とトリミング信号端子FUSE0からのトリミング信号の反転信号とを入力とするアンドゲート24と、アンドゲート23とアンドゲート24とからの出力信号を入力とするオアゲート25とを用いる。また、上記抵抗選択情報における第4ビットのビットデータは、基本的に、上記トリミング情報の第4ビットのビットデータと第3ビットのビットデータが共に1の場合に1となり、少なくとも何れか一方が0の場合には0となっている。そこで、変換回路13における抵抗選択端子DATA3に接続される素子として、トリミング信号端子FUSE3とトリミング信号端子FUSE2とからのトリミング信号を入力とするアンドゲート26をメインとする。それに加えて、トリミング信号端子FUSE3からのビットデータが1でトリミング信号端子FUSE1からのビットデータが0の場合に1を出力するアンドゲート27と、トリミング信号端子FUSE3からのビットデータが1でトリミング信号端子FUSE0からのビットデータが0の場合に1を出力するアンドゲート28と、トリミング信号端子FUSE2からのビットデータが1でトリミング信号端子FUSE1からのビットデータが0でトリミング信号端子FUSE0からのビットデータが0の場合に1を出力するアンドゲート29と、アンドゲート26~29からの出力信号を入力とするオアゲート30とを用いる。また、詳細には述べないが、上記変換回路13における抵抗選択端子DATA1に接続される素子も、同様にして、論理回路31のように設定する。尚、本実施の形態によれば、図7に示す上記特性値の分布における平均値±2σの範囲である5つの抵抗値7R~11Rにおいて、溶断ヒューズの本数は合計4本となり、図5に示す上記第1実施の形態の場合の5本よりも減少させることができる。以上のごとく、本実施の形態においては、上記第1実施の形態のごとく設定したトリミング情報を、図7および図7に示すように、図7に示す出現頻度分布における出現頻度が高い程溶断ヒューズ本数が少なく、出現頻度の減少と共に溶断ヒューズ本数が単純に増加するように変更している。したがって、修正前の上記特性値がその特性値の出現頻度分布における平均値±2σの範囲に入る半導体集積回路11に対してオフする抵抗Rを指定するためのトリミング情報を生成する場合に、トリミング情報生成回路12に含まれるヒューズFの溶断数をさらに削減することが可能になる。また、上記平均値±2σ以外の範囲においても、出現頻度が高い程溶断ヒューズ本数を少なくしているため、実際に製造される全半導体集積回路11を修正する場合に溶断されるヒューズの総本数を削減することができる。尚、上述したように、本実施の形態においては、溶断ヒューズ本数3本のトリミング情報1011を、溶断ヒューズ本数3本のトリミング情報0111の次に位置させている。しかしながら、この位置に限定されるものではなく、溶断ヒューズ本数が2本と3本とを呈するトリミング情報の間、あるいは、溶断ヒューズ本数が3本を呈する2つのトリミング情報の間であれば、何れの位置であっても差し支えない。また、溶断ヒューズ本数1本のトリミング情報0100の場合も同様に、溶断ヒューズ本数が0本と1本とを呈するトリミング情報の間、あるいは、溶断ヒューズ本数が1本を呈する2つのトリミング情報の間であれば、何れの位置であっても差し支えない。しかしながら、本実施の形態の場合のように、図7に示す上記特性値の分布における平均値±2σの範囲内において、溶断ヒューズの合計本数を減少させるように、上記位置の変更を行うことが望ましい。また、この発明においては、上記変換回路13の具体的回路構成は図4および図6に示す回路構成に限定されるものではない。要は、図5図7に示すように設定されたトリミング情報を、図5図7に示すように設定された抵抗選択情報に変換可能な回路構成であればよいのである。また、上記図7に示す上記特性値の分布に対する素子アレイ14の抵抗Rの合成抵抗値との対応付けは、図7に示す対応付けに限定されるものではなく、図5と同様に対応付けても差し支えない。以上のごとく、上記各実施の形態によれば、修正前の上記特性値の出現頻度分布における平均値±2σの範囲に入る上記特性値を呈する半導体集積回路11に対するトリミング情報を生成する場合に、トリミング情報生成回路12に含まれるヒューズFの溶断数を大幅に削減することができる。その結果、トリミングの際における上記ヒューズFの溶断による半導体への損傷を少なくして、半導体集積回路11の品質に対する悪影響を抑制することができる。したがって、上述のような効果を奏する上記半導体集積回路11は、如何なる分野で用いられる電子装置においても適用可能である。特に、受光感度特性のばらつきや発光強度特性のばらつきが問題となっている光センサ機器に用いることによって、品質を損なうことなく上記特性ばらつきの抑制を図って不良品の発生を抑えることができ、コストダウンを図ることができるのである。すなわち、上記光センサ機器は、電気信号を光信号に変換する発光素子および受光信号を電気信号に変換する受光素子を有している。そして、発光制御回路によって上記発光素子を制御して光を放出させる一方、受光回路によって上記受光素子からの電気信号を増幅するようにしている。そこで、上記発光制御回路および上記受光回路の少なくとも何れか一方に、半導体集積回路11を搭載するのである。その場合には、半導体集積回路11における動作回路15で上記発光制御回路および上記受光回路の一部を構成するのである。あるいは、半導体集積回路11そのもので上記発光制御回路あるいは上記受光回路を構成してもよい。