表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、前記駆動回路層は、積層方向において対向するよう配置された第1電極層及び第2電極層と、前記第1電極層及び第2電極層で挟まれた領域以外の領域に形成され前記第1電極層又は第2電極層と積層方向において対向するよう配置された第3電極層と、前記第1電極層、第2電極層及び前記第3電極層の間に介在された複数の絶縁層とを有する平行平板型の容量部を備え、前記容量部は、第1の配線に電気的に接続され、前記第1電極層に設けられた第1容量電極と、第2の配線に電気的に接続され、積層方向において前記第1容量電極と対向するよう前記第2電極層に設けられた第2容量電極と、前記絶縁層とで構成された容量素子と、前記第3電極層に設けられた予備容量電極と、前記第1容量電極と前記第1の配線との電気的接続を切断し得る切断可能部と、前記予備容量電極と前記第1の配線とを電気的に接続し得る接続可能部とを含み、前記切断可能部と前記接続可能部とは、積層方向において重畳する位置に設けられている表示装置。前記切断可能部は、前記第1容量電極と前記第1の配線とを接続する配線上に設けられ、レーザー照射されることにより、前記第1容量電極と前記第1の配線との接続を溶断し得る形状を有し、前記接続可能部は、前記予備容量電極から前記切断可能部に重畳する位置まで延設された接続用配線を備え、レーザー照射されることにより、前記接続用配線と前記第1容量電極から切断された前記第1の配線とを溶接し得る形状を有する請求項1に記載の表示装置。前記接続用配線は、前記切断可能部の上方に、積層方向に平行な端面を有する請求項2に記載の表示装置。前記容量部は、2個の前記容量素子と、2個の前記予備容量電極とを含む請求項1に記載の表示装置。前記容量素子は、前記表示画素ごとに与えられた信号電圧に応じた電圧を保持電圧として保持する保持容量素子であり、前記駆動回路層は、ゲート電極と前記容量素子の一方の端子とが接続され、前記ゲート電極に前記保持電圧が印加されることにより、前記保持電圧をソース電極-ドレイン電極間電流である信号電流に変換する駆動トランジスタを備え、前記表示素子層は、前記信号電流が流れることにより発光する発光素子を備える請求項1に記載の表示装置。前記第1電極層及び前記第2電極層の一方は、前記駆動トランジスタのソースドレイン電極層に設けられ、前記第1電極層及び前記第2電極層の他方は、前記駆動トランジスタのゲート電極層及び前記ソースドレイン電極層または前記ゲート電極層を補助するための補助電極層の一方に設けられ、前記第3電極層は、前記ゲート電極層及び前記補助電極層の他方に設けられている請求項5に記載の表示装置。表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置の製造方法であって、積層方向において互いに対向するよう配置された第1電極層及び第2電極層と、前記第1電極層及び第2電極層で挟まれた領域以外の領域に形成され前記第1電極層又は第2電極層と積層方向において対向するよう配置された第3電極層と、前記第1電極層、前記第2電極層及び前記第3電極層の間に介在された複数の絶縁層とを有する平行平板型の容量部を備え、該容量部は、第1の配線に電気的に接続され前記第1電極層に設けられた第1容量電極と第2の配線に電気的に接続され前記第2電極層に設けられた第2容量電極とを有する容量素子と、前記第3電極層に設けられた予備容量電極と、前記第2容量電極と前記第1の配線との電気的接続を切断し得る切断可能部と、前記予備容量電極と前記第1の配線とを電気的に接続し得る接続可能部とを含み、前記切断可能部と前記接続可能部とは、積層方向において重畳する位置に設けられている駆動回路層を形成する駆動回路形成ステップと、前記表示素子層を形成する表示素子形成ステップと、前記駆動回路形成ステップにて形成された前記容量素子を検査する検査ステップと、前記検査ステップにて、前記容量素子が不良であると判断された前記容量部について、前記切断可能部で切断し、前記接続可能部で接続する修復ステップとを含む表示装置の製造方法。前記修復ステップでは、前記切断可能部及び前記接続可能部に同時にレーザー照射を行う請求項7に記載の表示装置の製造方法。前記修復ステップの後、前記接続可能部に低抵抗の金属材料を補填して、前記接続可能部による接続を強化する補強ステップを含む請求項8に記載の表示装置の製造方法。しかしながら、特許文献1に開示されたリペア可能な表示装置では、修復用の保持容量素子を画素回路内に設け、さらに、当該保持容量素子を接続するための接続可能部と、ショート不良の保持容量素子を切断するための接続可能部とを別個に設けるスペースを確保する必要がある。つまり、レーザー照射により周辺の回路素子及び配線が損傷を受けないよう、接続のためのレーザー照射領域と切断のためのレーザー照射領域とを独立に確保する必要がある。このため、表示部の高精細化を実現するための画素回路の省面積化が困難となる。また、導通箇所の切断及び絶縁箇所の接続という2種類の異なるリペア工程を要するので、製造工数がかかるといった課題を有する。本発明は、上記の課題に鑑みてなされたものであり、保持容量素子がリペアされても容量減少を抑制でき、リペア工数が簡略化された省面積対応可能な表示装置及びその製造方法を提供することを目的とする。上記の課題を解決するために、本発明の表示装置は、表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、前記駆動回路層は、積層方向において対向するよう配置された第1電極層及び第2電極層と、前記第1電極層及び第2電極層で挟まれた領域以外の領域に形成され前記第1電極層又は第2電極層と積層方向において対向するよう配置された第3電極層と、前記第1電極層、第2電極層及び前記第3電極層の間に介在された複数の絶縁層とを有する平行平板型の容量部を備え、前記容量部は、第1の配線に電気的に接続され、前記第1電極層に設けられた第1容量電極と、第2の配線に電気的に接続され、積層方向において前記第1容量電極と対向するよう前記第2電極層に設けられた第2容量電極と、前記絶縁層とで構成された容量素子と、前記第3電極層に設けられた予備容量電極と、前記第1容量電極と前記第1の配線との電気的接続を切断し得る切断可能部と、前記予備容量電極と前記第1の配線とを電気的に接続し得る接続可能部とを含み、前記切断可能部と前記接続可能部とは、積層方向において重畳する位置に設けられていることを特徴とする。本発明の表示装置及びその製造方法によれば、不良が発生している一部の保持容量素子の接続部にレーザーを照射することにより、不良の保持容量素子を構成する容量電極を画素回路から切断すると同時に、予備容量電極を画素回路に接続できる。即ち、1箇所のレーザー加工で、不良容量素子の切断と予備容量素子の接続が可能となり、加工領域及び加工工数を低減できるので、保持容量を確保しつつ、製造工程の簡略化及び省面積化が可能となる。本発明の一態様に係る表示装置は、表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、前記駆動回路層は、積層方向において対向するよう配置された第1電極層及び第2電極層と、前記第1電極層及び第2電極層で挟まれた領域以外の領域に形成され前記第1電極層又は第2電極層と積層方向において対向するよう配置された第3電極層と、前記第1電極層、第2電極層及び前記第3電極層の間に介在された複数の絶縁層とを有する平行平板型の容量部を備え、前記容量部は、第1の配線に電気的に接続され、前記第1電極層に設けられた第1容量電極と、第2の配線に電気的に接続され、積層方向において前記第1容量電極と対向するよう前記第2電極層に設けられた第2容量電極と、前記絶縁層とで構成された容量素子と、前記第3電極層に設けられた予備容量電極と、前記第1容量電極と前記第1の配線との電気的接続を切断し得る切断可能部と、前記予備容量電極と前記第1の配線とを電気的に接続し得る接続可能部とを含み、前記切断可能部と前記接続可能部とは、積層方向において重畳する位置に設けられていることを特徴とする。容量素子に不良が発見され、当該容量素子から予備容量素子に電気的接続を変更するようなリペアを行う際、本発明では、切断可能部と接続可能部とが、積層方向において重畳する位置に設けられているので、1箇所の加工で容量素子の切断及び予備容量素子の接続を行うことができる。よって、加工領域の面積を最小限に抑えることができ、また、リペア加工工数が低減されるので、保持容量を確保しつつ製造工程の簡略化及び省面積化が可能となる。加えて、本発明では、容量素子と予備容量素子とが積層方向に設けられているので、容量素子に不良が発生した場合であっても、容量電極の面積を最大限に維持することが可能となる。また、本発明の一態様に係る表示装置において、前記切断可能部は、前記第1容量電極と前記第1の配線とを接続する配線上に設けられ、レーザー照射されることにより、前記第1容量電極と前記第1の配線との接続を溶断し得る形状を有し、前記接続可能部は、前記予備容量電極から前記切断可能部に重畳する位置まで延設された接続用配線を備え、レーザー照射されることにより、前記接続用配線と前記第1容量電極から切断された前記第1の配線とを溶接し得る形状を有することが好ましい。これにより、切断可能部及び接続可能部に対し、1回のレーザー照射で切断可能部の切断及び接続可能部の接続が可能となる。また、予備容量電極から延設された接続用配線と容量電極同士を接続する第1の配線とに対してレーザー照射されるので、予備容量電極及び容量電極にはレーザー照射による損傷を与えることなく、高精度なリペア加工を実現できる。また、本発明の一態様に係る表示装置において、前記接続用配線は、前記切断可能部の上方に、積層方向に平行な端面を有することが好ましい。これにより、接続用配線の端部がレーザー照射されて溶融した場合、第1の配線との溶接部となる接続用配線の端面の面積が確保されるので、予備容量電極と第1の配線とを、当該接続用配線を介して確実に溶接することが可能となる。また、本発明の一態様に係る表示装置において、前記容量部は、2個の前記容量素子と、2個の前記予備容量電極とを含んでもよい。1個の容量素子と1個の予備容量素子とで構成された容量部の場合、第1容量電極、第2容量電極及び予備容量電極の3層にわたりショート不良となっている発光画素に対しては、本発明に係る構成により当該発光画素をリペアすることが困難となる。これに対し、2個の容量素子と2個の予備容量素子とで構成された容量部の場合、一方の容量素子において3層にわたりショート不良が発生していても、他方の容量素子により発光動作を維持させることが可能となる。また、本発明の一態様に係る表示装置において、前記容量素子は、前記表示画素ごとに与えられた信号電圧に応じた電圧を保持電圧として保持する保持容量素子であり、前記駆動回路層は、ゲート電極と前記容量素子の一方の端子とが接続され、前記ゲート電極に前記保持電圧が印加されることにより、前記保持電圧をソース電極-ドレイン電極間電流である信号電流に変換する駆動トランジスタを備え、前記表示素子層は、前記信号電流が流れることにより発光する発光素子を備えてもよい。これにより、信号電圧を印加するタイミングと発光タイミングとを独立に制御可能なアクティブマトリクス型の表示装置に適用できる。また、本発明の一態様に係る表示装置において、前記第1電極層及び前記第2電極層の一方は、前記駆動トランジスタのソースドレイン電極層に設けられ、前記第1電極層及び前記第2電極層の他方は、前記駆動トランジスタのゲート電極層及び前記ソースドレイン電極層または前記ゲート電極層を補助するための補助電極層の一方に設けられ、前記第3電極層は、前記ゲート電極層及び前記補助電極層の他方に設けられていることが好ましい。これにより、本発明に係る表示装置が有する平行平板型の容量部を構成するにあたり、別途、電極層を積層する必要がなく、既存の構成要素である駆動トランジスタに使用されるソースドレイン電極層、ゲート電極層及び補助電極層が利用されるので、画素回路の省面積化及び製造工程の簡素化に貢献できる。また、本発明は、このような特徴的な手段を備える表示装置として実現することができるだけでなく、表示装置に含まれる特徴的な手段をステップとする表示装置の製造方法として実現することができる。以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施の形態および各図面において、同じ構成要素には同じ符号を付し説明する。また、以下では、上面発光方式の陽極アノードを下面に、また、陰極カソードを上面とする有機EL素子からなる表示装置を例に説明するが、これに限られない。実施の形態1本実施の形態における表示装置は、表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列されている。駆動回路層は、積層方向において対向するよう配置された第1電極層及び第2電極層と、第1電極層及び第2電極層で挟まれた領域以外の領域に形成され第1電極層及び第2電極層と積層方向において対向するよう配置された第3電極層と、当該3層間に介在された絶縁層とを有する平行平板型の容量部を備える。容量部は、第1の配線に電気的に接続され第1電極層に設けられた第1容量電極と、第2の配線に電気的に接続され第2電極層に設けられた第2容量電極とで構成された容量素子、第3電極層に設けられた予備容量電極、第1容量電極と第1の配線との電気的接続を切断し得る切断可能部、ならびに、予備容量電極と第1の配線とを電気的に接続し得る接続可能部を有する。また、切断可能部と接続可能部とは、積層方向において重畳する位置に設けられている。これにより、レーザー照射による容量素子の切断及び予備容量素子の接続を同時に行うことができ、リペア加工領域の面積を最小限に抑えることができる。以下、本発明の実施の形態1について、図面を参照しながら説明する。図1は、本発明の実施の形態に係る表示装置の構成を示すブロック図である。同図における表示装置1は、表示パネル10と、制御回路20とを備える。表示パネル10は、複数の発光画素11と、発光画素列ごとに配置された複数の信号線12と、発光画素行ごとに配置された複数の走査線13と、走査線駆動回路14と、信号線駆動回路15とを備える。発光画素11は、表示パネル10上に、マトリクス状に配置された表示画素である。走査線駆動回路14は、各走査線13へ走査信号を出力することにより、発光画素の有する回路素子を駆動する。信号線駆動回路15は、信号線12へ信号電圧及び基準電圧を出力することにより、輝度信号に対応した発光画素の発光を実現する。制御回路20は、走査線駆動回路14から出力される走査信号の出力タイミングを制御する。また、制御回路20は、信号線駆動回路15から出力される信号電圧を出力するタイミングを制御する。図2は、本発明の実施の形態に係る発光画素の主要な回路構成図の一例である。同図に記載された発光画素11は、駆動回路層11A及び表示素子層11Bで構成されている。駆動回路層11Aは、例えば、スイッチングトランジスタ21と、駆動トランジスタ22と、保持容量素子23とを備える。そして、スイッチングトランジスタ21のソース電極は信号線12に、スイッチングトランジスタ21のゲート電極は走査線13に、さらに、スイッチングトランジスタ21のドレイン電極は、保持容量素子23及び駆動トランジスタ22のゲート電極に接続されている。また、駆動トランジスタ22のソース電極は接続点Bを介して電源線16に接続され、ドレイン電極は接続点Aを介して有機EL素子24のアノードに接続されている。接続点A及びBは、例えば、異なる電極層間で電気的接続を行うために、層間絶縁膜に設けられたコンタクトホールである。この構成において、走査線13に走査信号が入力され、スイッチングトランジスタ21をオン状態にすると、信号線12を介して供給された信号電圧が保持容量素子23に書き込まれる。そして、保持容量素子23に書き込まれた保持電圧は、1フレーム期間を通じて保持され、この保持電圧により、駆動トランジスタ22のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が有機EL素子24のアノードに供給される。さらに、有機EL素子24のアノードに供給された駆動電流は、有機EL素子24のカソードへと流れる。これにより、表示素子層11Bの有機EL素子24が発光し画像として表示される。なお、駆動回路層11Aは、上述した回路構成に限定されない。つまり、スイッチングトランジスタ21、駆動トランジスタ22及び保持容量素子23は、信号電圧の電圧値に応じた駆動電流を表示素子層11Bに流すために必要な回路構成要素であるが、上述した形態に限定されない。また、上述した回路構成要素に、別の回路構成要素が付加される場合も、本発明に係る駆動回路層11Aに含まれる。駆動回路層11Aと表示素子層11Bとは、例えば、ガラス基板上に積層されており、複数の表示画素が二次元状に配列されている。表示装置1がトップエミッション構造である場合、つまり、表示素子層11Bに電圧を印加すると、有機EL素子24で光が生じ、透明陰極及び封止膜を通じて光が上方に出射する。また、有機EL素子24で生じた光のうち下方に向かったものは、陽極で反射され、透明陰極及び封止膜を通じて光が上方に出射する。次に、本発明の主要な構成要素である保持容量素子23の構造及び機能について説明する。保持容量素子23は、積層方向において対向するよう配置された第1電極層及び第2電極層と、第1電極層及び第2電極層で挟まれた領域以外の領域に形成され第1電極層及び第2電極層と積層方向において対向するよう配置された第3電極層と、上記3層間に介在された絶縁層とを有する平行平板型の容量部である。図3Aは、実施の形態1に係るリペア不要の発光画素が有する保持容量素子の電極構成を表す上面透視図である。図3Aには、発光画素11ごとに配置された保持容量素子23の構成の一例が表されている。保持容量素子23は、容量素子23A及び23Bならびに予備容量素子23P及び23Qで構成される。つまり、保持容量素子23は、2個の容量素子と、2個の予備容量素子とを含む。保持容量素子が1個の容量素子と1個の予備容量素子とで構成された容量部の場合、対向するように積層された3層の電極層にわたりショート不良となっている発光画素に対しては、本発明の表示装置1に係る構成により当該発光画素をリペアすることが困難な場合がある。これに対し、2個の容量素子と2個の予備容量素子とで構成された本実施の形態に係る保持容量素子23の場合、容量素子23A及び23Bの一方において3層にわたりショート不良が発生していても、容量素子23A及び23Bの他方により発光動作を維持させることが可能となる。保持容量素子23を構成する容量素子23Aは、第1電極層であるSD中間電極層112に設けられた第1容量電極23A1と、第2電極層であるGM電極層下側111に設けられた第2容量電極23A2とで構成されている。第1容量電極23A1と第2容量電極23A2とは、積層方向において対向している。また、容量素子23Bは第1電極層であるSD電極層112に設けられた第1容量電極23B1と、第2電極層であるGM電極層111に設けられた第2容量電極23B2とで構成されている。第1容量電極23B1と第2容量電極23B2とは、積層方向において対向している。また、予備容量素子23Pは、第1容量電極23A1と、第3電極層であるTM上側電極層110に設けられた予備容量電極23P2とで構成されている。第1容量電極23A1と予備容量電極23P2とは、積層方向において対向している。また、予備容量素子23Qは、第1容量電極23B1と、第3電極層であるTM上側電極層110に設けられた予備容量電極23Q2とで構成されている。第1容量電極23B1と予備容量電極23Q2とは、積層方向において対向している。ここで、SD電極層112は、図2に記載された駆動トランジスタ22のソースドレイン電極層であり、GM電極層111は、図2に記載された駆動トランジスタ22のゲート電極層である。また、TM電極層110は、ソースドレイン電極層またはゲート電極層を補助するための補助電極層である。これにより、本実施の形態に係る保持容量素子23を構成するにあたり、別途、電極層を積層する必要がなく、既存の構成要素である駆動トランジスタに使用される電極層が利用されるので、画素回路の省面積化及び製造工程の簡素化に貢献できる。また、第1容量電極23A1及び23B1は、それぞれ、配線112L及び112Mを介して、第1の配線である電源線16に電気的に接続され、第2容量電極23A2及び23B2は、第2の配線である配線111Nに電気的に接続されている。また、領域DAは、第1容量電極23A1と電源線16との電気的接続を切断し得る切断可能部と、予備容量電極23P2と電源線16とを電気的に接続し得る接続可能部とを含む。また、上記切断可能部と上記接続可能部とは、領域DA内で積層方向において重畳する位置に設けられている。また、領域DBは、第1容量電極23B1と電源線16との電気的接続を切断し得る切断可能部と、予備容量電極23Q2と電源線16とを電気的に接続し得る接続可能部とを含む。また、上記切断可能部と上記接続可能部とは、領域DB内で積層方向において重畳する位置に設けられている。なお、TM電極層110、SD電極層112及びGM電極層111の材料としては、例えば、モリブデンMoとタングステンWとの合金、または、MoとWとの合金/アルミニウムAl/MoとWとの合金の積層構造であり、膜厚は、例えば、150nmである。また、TM電極層110とSD電極層112との間、及び、SD電極層112とGM電極層111との間には、層間絶縁膜が形成されているが、当該層間絶縁膜は、例えば、シリコン酸化膜SiOx、または、シリコン窒化膜SiNなどが挙げられる。なお、絶縁層は、所望の静電容量を確保するため、誘電体材料であってもよい。なお、上述したように、SD電極層112-TM電極層110の層間距離は、SD電極層112-GM電極層111の層間距離よりも厚く設定されているので、SD電極層112-GM電極層111間にショート欠陥が発生しても、当該ショート不良の原因である導電性異物がSD電極層112-TM電極層110まで貫通する確率は極めて低いので、相互に対向するGM電極層111、SD電極層112及びTM電極層110により容量素子の構成をリペアする本発明は有効である。図4Aは、実施の形態1に係るリペア不要の発光画素が有する保持容量素子の等価回路図である。容量素子23A及び23Bがショートしていない場合には、保持容量素子23の静電容量は、並列接続された容量素子23A及び23Bの静電容量を加算した値CACBとなっている。ここで、予備容量素子23P及び23Qについては、予備容量電極23P2及び23Q2がいずれの配線及び電極とも接続されていない。よって、リペア不要の発光画素では、予備容量素子23P及び23Qは容量素子として機能していない。ここで、本実施の形態では、容量素子23A及び23Bがショートしている場合には、ショート箇所を含む容量素子を無機能化させることが可能である。具体的には、切断可能部及び接続可能部に対し、膜面に対して略垂直な方向からレーザーを照射する。図3Bは、実施の形態1に係るリペア後の発光画素が有する保持容量素子の電極構成の第1例を表す上面透視図である。図3Bでは、容量素子23Aがショートしている場合を想定しており、保持容量素子23の基本的な構成は、図3Aに記載されたリペア不要の発光画素が有する保持容量素子のそれと同じである。この場合には、領域DAにおける切断可能部及び接続可能部図3BのXにレーザーを照射することにより、第1容量電極23A1と電源線16との接続を遮断し、かつ、予備容量電極23P2と電源線16とを接続させる。図4Bは、本発明の実施の形態1に係るリペア後の発光画素が有する保持容量素子の第1例を表す等価回路図である。容量素子23Aがショートしている場合には、領域DAへのレーザー照射により、保持容量素子23の静電容量は、容量素子23B及び23Pの静電容量を加算した値CBCPとなっている。ここで、予備容量素子23Pの予備容量電極23P2が電源線16に接続されている。一方、容量素子23Aの第1容量電極23A1は、電源線16から切断されているが、第2容量電極23A2と短絡接続されている。よって、リペア後の発光画素では、容量素子23Aは容量素子として機能していない。以上により、リペアされた保持容量素子23の静電容量は、本来有すべき静電容量CACBから静電容量CBCPとなる。ここで、予備容量素子の静電容量と容量素子の静電容量とを同一に設定しておくことにより、リペア後の発光画素11は、信号線12からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層11Bを発光させることが可能となる。図3Cは、実施の形態1に係るリペア後の発光画素が有する保持容量素子の電極構成の第2例を表す上面透視図である。図3Cでは、容量素子23Bがショートしている場合を想定しており、保持容量素子23の基本的な構成は、図3Aに記載されたリペア不要の発光画素が有する保持容量素子のそれと同じである。この場合には、領域DBにおける切断可能部及び接続可能部図3CのYにレーザーを照射することにより、第1容量電極23B1と電源線16との接続を遮断し、かつ、予備容量電極23Q2と電源線16とを接続させる。図4Cは、本発明の実施の形態1に係るリペア後の発光画素が有する保持容量素子の第2例を表す等価回路図である。容量素子23Bがショートしている場合には、領域DBへのレーザー照射により、保持容量素子23の静電容量は、容量素子23A及び23Qの静電容量を加算した値CACQとなっている。ここで、予備容量素子23Qの予備容量電極23Q2が電源線16に接続されている。一方、容量素子23Bの第1容量電極23B1は、電源線16から切断されているが、第2容量電極23B2と短絡接続されている。よって、リペア後の発光画素では、容量素子23Bは容量素子として機能していない。以上により、リペアされた保持容量素子23の静電容量は、本来有すべき静電容量CACBから静電容量CACQとなる。ここで、予備容量素子の静電容量と容量素子の静電容量とを同一に設定しておくことにより、リペア後の発光画素11は、信号線12からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層11Bを発光させることが可能となる。図5は、レーザー照射による容量電極及び配線の再構成を表す容量接続部の斜視図である。同図には、図3Bに記載された、リペアが必要な発光画素における容量素子及び予備容量素子を接続する部分が描かれている。図5のbに示されるように、予備容量電極23P2から延設された接続用配線の端部である接続可能部23C及び接続可能部23Cと積層方向において重畳する配線112L上の切断可能部23Dに、略垂直にレーザー照射する。ここで、切断可能部23Dは、第1容量電極23A1と配線112Lとを接続する配線上に設けられ、レーザー照射されることにより、第1容量電極23A1と配線112Lとの接続を溶断し得る形状を有している。また、接続可能部23Cは、予備容量電極23P2から切断可能部23Dに重畳する位置まで延設された接続用配線を有し、レーザー照射されることにより、第1容量電極23A1と切断された配線112Lと、上記接続用配線とを溶接し得る形状を有している。これにより、図5のcに示されるように、接続可能部23Cにおいて接続用配線の一部が溶融して配線112Lと溶接され、一方、配線112Lの切断可能部23Dは溶断され、第1容量電極23A1と配線112Lとは切断される。また、切断可能部23D及び接続可能部23Cに対し、1回のレーザー照射で切断可能部23Dの切断及び接続可能部23Cの接続が可能となる。また、予備容量電極23P2から延設された接続用配線と配線112Lとにのみレーザー照射されるので、予備容量電極及び容量電極に対してレーザー照射による損傷を与えることなく、高精度なリペア加工を実現できる。なお、上記接続用配線の端面は、切断可能部23Dの上方において、積層方向に平行であることが好ましい。これにより、接続用配線の端部がレーザー照射されて溶融した場合、配線112Lとの溶接部となる接続用配線の端面の面積が確保されるので、予備容量電極23P2と配線112Lとを、当該接続用配線を介して確実に溶接することが可能となる。以上、容量素子23Aに不良が発見され、容量素子23Aから予備容量素子23Pに電気的接続を変更するようなリペアを行う際、本発明の表示装置1では、切断可能部23Dと接続可能部23Cとが、積層方向において重畳する位置に設けられているので、1箇所の加工で容量素子23Aの切断及び予備容量素子23Pの接続を行うことができる。よって、加工領域の面積を最小限に抑えることができ、また、リペア加工工数が低減されるので、保持容量を確保しつつ製造工程の簡略化及び省面積化が可能となる。なお、接続可能部23Cの接続用配線及び切断可能部23Dの配線112Lは、例えば、線幅が4μmであり、レーザー照射により溶接及び溶断可能な形状を有している。ここで、上記溶接及び溶断可能な形状は、使用されるレーザーの仕様と密接な関係があり、例えば、YAGYttriumAluminiumGarnetレーザーを光源としたレーザー発振器を用いて、例えば、波長532nm、パルス幅10ns、パワー0.5mWを出力パラメータとしたレーザーが使用される。この場合、上記接続用配線及び配線112Lの形状が上述した形状であれば、他の正常な容量素子及び配線を損傷させることなく、上記接続用配線及び配線112Lは溶接及び溶断される。また、容量素子23Bに不良が発見され、容量素子23Bから予備容量素子23Qに電気的接続を変更するようなリペアを行う場合においても、容量素子23B及び予備容量素子23Qの接続部は、図5に示された容量素子23A及び予備容量素子23Pの接続部と同様の構造を有しており、同様のリペアが可能である。図6は、レーザー照射による容量電極及び配線の再構成を表す容量接続部の変形例を示す斜視図である。同図に記載された保持容量素子は、図3A~図3Cに記載された保持容量素子23に対して、GM電極層111及びSD電極層112の層構成が逆となっている。具体的には、第1容量電極23A1、23B1及び電源線16がGM電極層111に設けられ、第2容量電極23A2及び23B2がSD電極層112に設けられている。以下、このような構成においても本発明が適用できることを説明する。図6のbに示されるように、予備容量電極23P2は、容量素子23Aと積層方向において対向する領域では、TM電極層110に形成されているが、切断可能部及び接続可能部を有する領域DAでは、SD電極層112に形成されている。予備容量電極23P2から延設された接続用配線の端部である接続可能部23C及び接続可能部23Cと積層方向において重畳する配線112L上の切断可能部23Dに、略垂直にレーザー照射する。ここで、切断可能部23Dは、第1容量電極23A1と配線111Lとを接続する配線上に設けられ、レーザー照射されることにより、第1容量電極23A1と配線111Lとの接続を溶断し得る形状を有している。また、接続可能部23Cは、予備容量電極23P2から切断可能部23Dに重畳する位置まで延設された接続用配線を有し、レーザー照射されることにより、第1容量電極23A1と切断された配線111Lと、上記接続用配線とを溶接し得る形状を有している。これにより、図6のcに示されるように、接続可能部23Cにおいて接続用配線の一部が溶融して配線111Lと溶接され、一方、配線111Lの切断可能部23Dは溶断され、第1容量電極23A1と配線111Lとは切断される。また、切断可能部23D及び接続可能部23Cに対し、1回のレーザー照射で切断可能部23Dの切断及び接続可能部23Cの接続が可能となる。また、予備容量電極23P2から延設された接続用配線と配線111Lとにのみレーザー照射されるので、予備容量電極及び容量電極に対してレーザー照射による損傷を与えることなく、高精度なリペア加工を実現できる。なお、上記接続用配線の端面は、切断可能部23Dの上方において、積層方向に平行であることが好ましい。これにより、接続用配線の端部がレーザー照射されて溶融した場合、配線111Lとの溶接部となる接続用配線の端面の面積が確保されるので、予備容量電極23P2と配線111Lとを、当該接続用配線を介して確実に溶接することが可能となる。また、容量素子23Bに不良が発見され、容量素子23Bから予備容量素子23Qに電気的接続を変更するようなリペアを行う場合においても、容量素子23B及び予備容量素子23Qの接続部は、図6に示された容量素子23A及び予備容量素子23Pの接続部と同様の構造を有しており、同様のリペアが可能である。図7Aは、実施の形態1に係るリペア不要の発光画素が有する保持容量素子の変形例を示す等価回路図である。同図には、図6に記載された保持容量素子の電極構造が等価回路として表されている。容量素子23A及び23Bがショートしていない場合には、保持容量素子23の静電容量は、並列接続された容量素子23A及び23Bの静電容量を加算した値CACBとなっている。ここで、予備容量素子23P及び23Qについては、予備容量電極23P2及び23Q2がいずれの配線及び電極とも接続されていない。よって、リペア不要の発光画素では、予備容量素子23P及び23Qは容量素子として機能していない。ここで、本実施の形態では、容量素子23A及び23Bがショートしている場合には、ショート箇所を含む容量素子を無機能化させることが可能である。具体的には、切断可能部及び接続可能部に対し、膜面に対して略垂直な方向からレーザーを照射する。図7Bは、実施の形態1に係るリペア後の発光画素が有する保持容量素子の第3例を表す等価回路図である。容量素子23Aがショートしている場合には、領域DAへのレーザー照射により、保持容量素子23の静電容量は、容量素子23B及び23Pの静電容量を加算した値CBCPとなっている。ここで、予備容量素子23Pの予備容量電極23P2が電源線16に接続されている。一方、容量素子23Aの第1容量電極23A1は、電源線16から切断されている。よって、リペア後の発光画素では、容量素子23Aは容量素子として機能していない。以上により、リペアされた保持容量素子23の静電容量は、本来有すべき静電容量CACBから静電容量CBCPとなる。ここで、予備容量素子の静電容量と容量素子の静電容量とを同一に設定しておくことにより、リペア後の発光画素11は、信号線12からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層11Bを発光させることが可能となる。図7Cは、実施の形態1に係るリペア後の発光画素が有する保持容量素子の第4例を表す等価回路図である。容量素子23Bがショートしている場合には、領域DBへのレーザー照射により、保持容量素子23の静電容量は、容量素子23A及び23Qの静電容量を加算した値CACQとなっている。ここで、予備容量素子23Qの予備容量電極23Q2が電源線16に接続されている。一方、容量素子23Bの第1容量電極23B1は、電源線16から切断されている。よって、リペア後の発光画素では、容量素子23Bは容量素子として機能していない。以上により、リペアされた保持容量素子23の静電容量は、本来有すべき静電容量CACBから静電容量CACQとなる。ここで、予備容量素子の静電容量と容量素子の静電容量とを同一に設定しておくことにより、リペア後の発光画素11は、信号線12からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層11Bを発光させることが可能となる。次に、レーザー照射による上記切断可能部及び上記接続可能部の形状変化について説明する。図8は、レーザー照射により形状変化する電極層を表す概略断面図である。図8のa~cには、駆動回路層11Aにおける領域DA及びその周辺の概略断面構造が示されている。同図に示されるように、予備容量素子23Pは、例えば、ガラス基板114の上に、SD電極層112、層間絶縁膜113、TM電極層110がこの順で積層されることにより形成される。ここで、TM電極層110の端部は接続可能部23Cを構成し、接続可能部23Cと積層方向において重畳するSD電極層112の重畳部は切断可能部23Dを構成する。図8のbに示されるように、領域DAに対して、膜面に略垂直にレーザー照射する。そうすると、図8のcに示されるように、TM電極層110の端部が溶融してSD電極層112と溶接され、一方、SD電極層112からなる配線は溶断される。このように、切断可能部23D及び接続可能部23Cへのレーザー照射によれば、1回のレーザー照射により、接続可能部23Cにおける接続と切断可能部23Dにおける切断とを実行できる。なお、図8では、レーザー照射によりTM電極層110とSD電極層112とを接続する構造を説明したが、レーザー照射によりTM電極層110とGM電極層111とを接続する場合にも同様の構造によりGM電極層111の切断及び接続を実現できる。さらには、接続対象の2層間に、当該2層とは異なる1層が中間の層として介在する場合であっても、当該中間の層を変形させることなく、上記2層を接続させることが可能である。但し、この場合には、上記中間の層は、切断可能部及び接続可能部と積層方向において重複する位置に形成されていないことが望ましい。以上、容量素子23Aに不良が発見され、容量素子23Aから予備容量素子23Pに電気的接続を変更するようなリペアを行う際、または、容量素子23Bに不良が発見され、容量素子23Bから予備容量素子23Qに電気的接続を変更するようなリペアを行う際、本発明の表示装置1では、切断可能部23Dと接続可能部23Cとが、積層方向において重畳する位置に設けられているので、1箇所の加工で容量素子23Aの切断及び予備容量素子23Pの接続、または、容量素子23Bの切断及び予備容量素子23Qの接続を行うことができる。よって、加工領域の面積を最小限に抑えることができ、また、リペア加工工数が低減されるので、保持容量を確保しつつ製造工程の簡略化及び省面積化が可能となる。実施の形態2本実施の形態では、本発明の表示装置の製造方法について説明する。本発明の表示装置の製造方法は、駆動回路層の形成工程、表示素子層の形成工程、及び画素回路の検査工程、及び保持容量素子のリペア工程を含む。ここでは、従来の表示装置の製造方法と異なる工程、つまり、駆動回路層の有する保持容量素子23の形成工程及び画素回路の検査工程及びリペア工程を中心に説明する。図9は、本発明の実施の形態2に係る表示装置の製造方法を示す動作フローチャートである。まず、保持容量素子23、及びその周辺素子であるスイッチングトランジスタ21、駆動トランジスタ22、及び回路配線などを適宜配置させた駆動回路層11Aを形成するS01。具体的には、図2に記載された駆動回路層11Aの一層として、メタルマスク製膜、リフトオフ及びエッチングなどの手法を用いて、例えば、MoとWとの合金からなるGM電極層111を、図3Aに記載された形状に形成する。次に、GM電極層111の上に、例えば、SiOxまたはSiNなどからなる層間絶縁膜を、GM電極層111を覆うように形成する。このとき、必要に応じて、上記層間絶縁膜の表面を平坦化することが好ましい。次に、上記層間絶縁膜の上に、メタルマスク製膜、リフトオフ及びエッチングなどの手法を用いて、例えば、MoとWとの合金/Al/MoとWとの合金の積層構造からなるSD電極層112を、図3Aに記載された形状に形成する。次に、SD電極層112の上に、例えば、SiOxまたはSiNなどからなる層間絶縁膜を、SD電極層112を覆うように形成する。このとき、必要に応じて、上記層間絶縁膜の表面を平坦化することが好ましい。次に、上記層間絶縁膜の上に、メタルマスク製膜、リフトオフ及びエッチングなどの手法を用いて、例えば、MoとWとの合金からなるTM電極層110を、図3Aに記載された形状に形成する。上記ステップS01は、駆動回路形成ステップに相当する。次に、駆動回路層11Aの上に、駆動回路層11Aの平坦化工程を経た後、有機EL素子24を有する表示素子層11Bを形成するS02。具体的には、表示素子層11Bは、例えば、陽極、正孔注入層、正孔輸送層、有機発光層、バンク層、電子注入層、及び透明陰極を有する。上記ステップS02は、表示素子形成ステップに相当する。次に、全ての発光画素11について、保持容量素子23の電気特性を検査し、短絡状態にある保持容量素子23を有する発光画素11を特定するS03。具体的には、例えば、信号線12にアレイテスタAgilent社:HS100を接続し、信号線12を介して各発光画素11へ順次テスト電圧を出力して保持容量素子23に当該電圧を書き込む。その後、アレイテスタは、保持容量素子23に書き込まれた電圧を、所定のタイミングにて、信号線12を介し読み込む。これにより、読み込まれた電圧が所定の電圧に満たない発光画素11を特定する。これにより、異常な保持容量素子23を有する発光画素の画素限定プロセスが完了する。次に、特定した発光画素11の保持容量素子23を観察し、異常箇所の領域を特定するS04。具体的には、例えば、保持容量素子23が形成された領域の表面凹凸形状を顕微鏡観察する。導電性パーティクルが偏在した領域は、凸形状となる場合が多い。これにより、異常な保持容量素子23のエリア限定プロセスが完了し、異常な容量素子が特定される。なお、このエリア限定プロセスは、検査員が実行してもよいし、また、画像認識機能を有する自動測定で実行してもよい。上記ステップS03及びS04は、検査ステップに相当する。次に、特定した異常な容量素子を含む保持容量素子23の所定の切断可能部23D及び接続可能部23Cにレーザーを照射し、当該容量素子を画素回路素子から電気絶縁させるとともに、予備容量素子を画素回路素子に接続するS05。上記ステップS05は、修復ステップに相当する。最後に、上述したレーザー照射を実施した発光画素11の動作確認を行うS06。以上の製造方法により、容量素子に不良が発見され、当該容量素子から予備容量素子に電気的接続を変更するようなリペアを行う際、切断可能部23Dと接続可能部23Cとが、積層方向において重畳する位置に設けられているので、1箇所の加工で容量素子の切断及び予備容量素子の接続を行うことができる。よって、製造工数の削減及びリペア加工領域の面積を最小限に抑えることができる。なお、検査ステップS03及びS04、ならびに修復ステップS05は、表示素子形成ステップS02の前に実施してもよい。つまり、TM電極層110が形成された段階、または、駆動回路層11Aの平坦化処理がなされた段階で実施されてもよく、また、表示素子層11B及びその後の封止工程がなされた段階で実施されてもよい。また、修復ステップS05の後、接続可能部23Cに低抵抗の金属材料を補填して、接続可能部23Cによる接続を強化する補強ステップを含んでもよい。低抵抗の金属材料を補填する方法としては、例えば、接続可能部23Cに、インクジェット方式により金粒子を吹きつけ、当該吹きつけの後に接続可能部23Cをレーザーアニールすることが挙げられる。これにより、接続可能部23Cにレーザー照射して実現された予備容量電極と第1の配線との接続について、導電率を高めることができるのでリペアの確実性が高まり、製造歩留まりが向上する。実施の形態3本実施の形態では、実施の形態1に係る発光画素11のレイアウト構成、及びその効果について説明する。図10Aは、実施の形態3に係る表示装置が有する発光画素の回路構成図である。同図に記載された発光画素11の回路構成は、図2に記載された発光画素11の回路構成と同じであるので、回路構成の説明は省略する。図10Bは、実施の形態3に係る表示装置が有する発光画素のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、信号線12と、走査線13と、電源線16と、スイッチングトランジスタ21と、駆動トランジスタ22と、容量素子23A及び23Bと、予備容量素子23Pとが描かれている。また、スイッチングトランジスタ21と駆動トランジスタ22とはボトムゲート型であり、ゲート電極が形成された層はGM下側電極層111であり、ソース電極及びドレイン電極が形成された層はSD中間電極層112となっている。保持容量素子23は、2個の容量素子23A及び23Bと1個の予備容量素子23Pとで構成されている。保持容量素子23を構成する容量素子23Aは、第2電極層であるGM電極層111に設けられた第2容量電極23A2と、第1電極層であるSD電極層112に設けられた第1容量電極23A1とで構成されている。第1容量電極23A1と第2容量電極23A2とは、積層方向において対向している。また、容量素子23Bは、第2電極層であるGM電極層111に設けられた第2容量電極23B2と、第1電極層であるSD電極層112に設けられた第1容量電極23B1とで構成されている。第1容量電極23B1と第2容量電極23B2とは、積層方向において対向している。また、予備容量素子23Pは、第1電極層であるSD電極層112に設けられた第1容量電極23A1及び23B1と、第3電極層であるTM電極層110に設けられた予備容量電極23P2とで構成されている。第1容量電極23A1及び23B1と予備容量電極23P2とは、積層方向において対向している。また、第1容量電極23A1及び23B1は、第1の配線である電源線16に電気的に接続され、第2容量電極23A2及び23B2は第2の配線である駆動トランジスタ22のGM電極層111に電気的に接続されている。また、予備容量電極23P2は、いずれの電極及び配線とも接続されていない。また、領域DAは、第1容量電極23A1と電源線16との電気的接続を切断し得る切断可能部と、予備容量電極23P2と電源線16とを電気的に接続し得る接続可能部とを含む。また、領域DBは、第1容量電極23B1と電源線16との電気的接続を切断し得る切断可能部と、予備容量電極23P2と電源線16とを電気的に接続し得る接続可能部とを含む。つまり、上記切断可能部と上記接続可能部とは、積層方向において重畳する位置に設けられている。ここで、駆動回路層11Aの製造工程において、容量素子23Aがショート不良となった場合、領域DAにおける切断可能部及び接続可能部にレーザーを照射することにより、第1容量電極23A1と電源線16との接続を遮断し、かつ、予備容量電極23P2と電源線16とを接続させる。上記レイアウトにより、リペアされた保持容量素子23の静電容量は、本来有すべき静電容量CACBから静電容量CBCPとなる。ここで、予備容量電極23P2は、第1容量電極23A1及び23B1の双方と対向しているが、容量素子23Aがショート不良となり領域DAにおける切断可能部及び接続可能部にレーザーが照射された場合には、予備容量素子23Pは、予備容量電極23P2及び第1容量電極23A1による静電容量CPを有する容量素子として機能する。よって、予備容量素子の静電容量と容量素子の静電容量とを同一に設定することが可能となり、リペア後の発光画素11は、信号線12からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層11Bを発光させることが可能となる。以上、本実施の形態に係る画素回路のレイアウトによれば、容量素子23Aに不良が発見され、容量素子23Aから予備容量素子23Pに電気的接続を変更するようなリペアを行う際、または、容量素子23Bに不良が発見され、容量素子23Bから予備容量素子23Pに電気的接続を変更するようなリペアを行う際、本発明の表示装置の保持容量素子構成では、切断可能部と接続可能部とが、積層方向において重畳する位置に設けられているので、1箇所の加工で容量素子23Aの切断及び予備容量素子23Pの接続、または、容量素子23Bの切断及び予備容量素子23Pの接続を行うことができる。よって、加工領域の面積を最小限に抑えることができ、また、リペア加工工数が低減されるので、保持容量を確保しつつ製造工程の簡略化及び省面積化が可能となる。実施の形態4本実施の形態では、実施の形態1と異なる発光画素31のレイアウト構成、及びその効果について説明する。図11Aは、実施の形態4に係る表示装置が有する発光画素の回路構成図である。同図に記載された発光画素31の回路構成は、駆動回路層31A及び表示素子層31Bで構成されている。駆動回路層11Aは、例えば、スイッチングトランジスタ35、36及び37と、駆動トランジスタ32と、保持容量素子33とを備える。そして、スイッチングトランジスタ37のドレイン電極は信号線12に、スイッチングトランジスタ37のゲート電極は走査線13に、さらに、スイッチングトランジスタ37のソース電極は、保持容量素子33及びスイッチングトランジスタ36のドレイン電極に接続されている。また、駆動トランジスタ32のソース電極は接続点Aを介して有機EL素子34のアノードに接続されている。また、駆動トランジスタ32のゲート電極は保持容量素子33及びスイッチングトランジスタ35のソース電極に接続されている。上記回路構成によれば、保持容量素子33の両端電極に、信号電圧に対応した正確な電位を記録することが可能となる。図11Bは、実施の形態4に係る表示装置が有する発光画素のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、信号線12と、走査線13及び18と、電源線16と、参照電源線17と、スイッチングトランジスタ35、36及び37と、駆動トランジスタ32と、容量素子33A及び33Bと、予備容量素子33Pとが描かれている。また、スイッチングトランジスタ35、36及び37と駆動トランジスタ32とはボトムゲート型であり、ゲート電極が形成された層はGM電極層111であり、ソース電極及びドレイン電極が形成された層はSD電極層112となっている。保持容量素子33は、2個の容量素子33A及び33Bと、1個の予備容量素子33Pとで構成されている。保持容量素子33を構成する容量素子33Aは、GM電極層111に設けられた第1容量電極33A1と、SD電極層112に設けられた第2容量電極33A2とで構成されている。第1容量電極33A1と第2容量電極33A2とは、積層方向において対向している。また、容量素子33Bは、GM電極層111に設けられた第1容量電極33B1と、SD電極層112に設けられた第2容量電極33B2とで構成されている。第1容量電極33B1と第2容量電極33B2とは、積層方向において対向している。また、予備容量素子33Pは、第3電極層であるTM電極層110に設けられた予備容量電極33P2と、第2容量電極33B2とで構成されている。予備容量電極33P2と第2容量電極33B2とは、積層方向において対向している。また、第1容量電極33A1及び33B1は、駆動トランジスタ32のGM電極層111に電気的に接続され、第2容量電極33A2及び33B2は、スイッチングトランジスタ36及び37のSD電極層112に電気的に接続されている。また、第1容量電極33A1は、コンタクトホールを介してスイッチングトランジスタ35のSD電極層112に電気的に接続されている。また、領域DAは、第1電極層として機能する第1容量電極33A1と第1容量電極33B1との電気的接続を切断し得る切断可能部と、予備容量電極33P2と第1容量電極33B1とを電気的に接続し得る接続可能部とを含む。ここで、上記切断可能部と上記接続可能部とは、積層方向において重畳する位置に設けられている。また、領域DBは、第1電極層として機能する第2容量電極33B2と第2容量電極33A2との電気的接続を切断し得る切断可能部と、予備容量電極33P2と第2容量電極33A2とを電気的に接続し得る接続可能部とを含む。ここで、上記切断可能部と上記接続可能部とは、積層方向において重畳する位置に設けられている。ここで、駆動回路層11Aの製造工程において、容量素子33Aがショート不良となった場合、領域DAにおける切断可能部にレーザーを照射することにより、第1容量電極33A1と第1容量電極33B1との接続を遮断し、かつ、予備容量電極33P2と第1容量電極33B1とを接続する。これにより、保持容量素子33は、第1容量電極33B1と第2容量電極33B2とで形成される容量素子33Bと、予備容量電極33P2と第2容量電極33B2とで形成される予備容量素子33Pとが並列接続された構成となる。よって、保持容量素子33としての静電容量はCBCPとなり、少なくともリペア前の保持容量素子を維持できる。一方、駆動回路層11Aの製造工程において、容量素子33Bがショート不良となった場合、領域DBにおける切断可能部かつ接続可能部にレーザーを照射することにより、第2容量電極33B2と第2容量電極33A2との接続を遮断し、かつ、予備容量電極33P2と第2容量電極33A2とを電気的に接続する。これにより、保持容量素子33は、第1容量電極33A1と第2容量電極33A2とで形成される容量素子33Aと、予備容量電極33P2と第2容量電極33B2とで形成される予備容量素子33Pとが並列接続された構成となる。よって、保持容量素子33としての静電容量はCACPとなり、少なくともリペア前の保持容量素子を維持できる。ここで、予備容量素子33Pが配置されていない従来のレイアウトと比較する。この場合、容量素子33Aまたは33Bにショート不良があった場合には、いずれかの容量素子を切断することにより、リペア後の静電容量は1/2となる。これに対し、本実施の形態に係るレイアウトを用いることにより、従来のレイアウトによる発光画素の面積と同じ面積で、かつ、1回のレーザー照射により、リペア前の静電容量を確保できる。これにより、リペア後の発光画素31は、画素面積を増大させることなく、リペア後の静電容量の減少を抑制することが可能となる。なお、容量素子の電極間に発生するショート不良が、完全にショート状態とならず抵抗成分を有する場合や結合状態が経時変化する場合においては、リペア後の保持容量素子の静電容量が不安定となることが想定される。これに対し、図10Bに記載されたK点のように、ショート不良が発生した容量素子の容量電極から、双方の容量電極が延設され重複する配線部にレーザーを照射して当該双方の容量電極を短絡させることにより、不安定であったショート不良を完全なショート不良へと改質させることが可能である。以上、本発明の表示装置及びその製造方法について、実施の形態に基づいて説明してきたが、本発明に係る表示装置及びその製造方法は、上記実施の形態に限定されるものではない。実施の形態1~4における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態1~4に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。また、実施の形態1~4では、ボトムゲート型のトランジスタを画素回路の構成要素とした場合の保持容量素子の構成を説明したが、本発明は、トップゲート型のトランジスタを画素回路の構成要素とした場合にも適用できる。また、レーザーの照射方向は、表示パネル10の上面からではなく、下部基板を介した下面からであってもよい。下面からのレーザー照射方式は、上面からのレーザー照射方式と比較して、表示素子層11Bが駆動回路層11Aの上に形成された後になされる保持容量素子のリペアにおいて有利である。なぜなら、下面からのレーザー照射方式は、表示素子層11Bをレーザーが通過しないという点で、表示素子層11Bを、レーザーの通過により損傷させる可能性を排除できるからである。また、実施の形態1~4では、保持容量素子を構成する容量素子を2個設けた例を示したが、容量素子の配置数は、発光画素11の不良率、要求される画素面積及び静電容量に応じ、3以上であってもよい。また、実施の形態1~4では、保持容量素子の不良要因として、電極間に偏在するパーティクルなどによる電極間ショートを挙げたが、上記実施の形態におけるショートとは、完全短絡に限定されない。例えば、パーティクル同士の点接触のように微小な抵抗値及び容量値を有するものもショートに含まれる。また、例えば、本発明に係る表示装置は、図12に記載されたような薄型フラットTVに内蔵される。これにより、正常発光タイミングで発光しない発光画素が修正され、表示パネルの品質が向上した高精細の薄型フラットTVが実現される。