"n型ドリフト領域を含む炭化ケイ素層と、前記ドリフト領域との間にショットキー接合部を形成する接点と、前記炭化ケイ素層上のp型接合障壁領域と、を含み、前記p型接合障壁領域は、前記ドリフト領域との間にPNヘテロ接合部を形成するp型ポリシリコン領域を含み、前記接点と電気的に接続される、ことを特徴とする電子デバイス。前記接点と前記ドリフト領域の間の前記ショットキー接合部が、前記接合障壁領域と前記ドリフト領域の間のPNヘテロ接合部よりも低い順電圧で電流を導通させるように構成される、ことを特徴とする請求項1に記載の電子デバイス。前記接点が、前記p型ポリシリコン領域へのオ-ム接点を形成し、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記PNヘテロ接合部が、前記ショットキー接合部のターンオン電圧よりも高い順電圧であって、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記PNヘテロ接合部が前記ドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成される、ことを特徴とする請求項1に記載の電子デバイス。前記接点に横方向に隣接する前記炭化ケイ素層の表面にガードリング終端領域をさらに含み、該ガードリング終端領域が、前記ドリフト領域上の第2のp型ポリシリコン領域を含み、該第2のp型ポリシリコン領域が、ゼロバイアス条件下で前記接点から電気的に絶縁される、ことを特徴とする請求項1に記載の電子デバイス。前記炭化ケイ素層の前記表面に、前記ドリフト領域の導電型とは逆の導電型を有する接合終端領域をさらに含み、該接合終端領域内に、前記第2のp型ポリシリコン領域が広がる、ことを特徴とする請求項4に記載の電子デバイス。前記接合障壁領域が、前記ドリフト領域内の複数のp型ポリシリコン領域と、前記接点の下方の前記ドリフト領域内に存在して前記接点に電気的に接続された少なくとも1つのp型ポリシリコン少数キャリア注入パッドとを含む、ことを特徴とする請求項1に記載の電子デバイス。前記少数キャリア注入パッドの、前記炭化ケイ素層の主表面に平行な水平面における表面積が、前記接合障壁領域内の前記複数のp型ポリシリコン領域のうちの1つの水平面における表面積よりも大きい、ことを特徴とする請求項6に記載の電子デバイス。前記少数キャリア注入パッドの、前記炭化ケイ素層の主表面に平行な水平面における表面積が、前記接点の下方にある前記ドリフト領域の水平面内における表面積の少なくとも約10である、ことを特徴とする請求項6に記載の電子デバイス。前記接点が第1の接点を含み、前記デバイスが、前記接点とは反対側の前記ドリフト領域上のn炭化ケイ素接触層と、該接触層上の第2の接点とをさらに含む、ことを特徴とする請求項1に記載の電子デバイス。第1の導電型を有するドリフト領域と、前記ドリフト領域上に存在して前記ドリフト領域との間に接合部を形成する接点と、前記ドリフト領域上の接合障壁領域と、を含み、前記接合障壁領域が、前記第1の導電型とは逆の第2の導電型を有するとともに、前記ドリフト領域上のヘテロ接合障壁領域を含み、該ヘテロ接合障壁領域が、前記ドリフト領域との間にPNヘテロ接合部を形成し、前記接点と電気的に接触する、ことを特徴とする電子デバイス。前記接点と前記ドリフト領域の間の前記接合部が、前記接合障壁領域と前記ドリフト領域の間のPNヘテロ接合部よりも低い順電圧で電流を導通させるように構成されたショットキー接合部を含む、ことを特徴とする請求項10に記載の電子デバイス。前記接点が、前記ヘテロ接合障壁領域へのオ-ム接点を形成し、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記PNヘテロ接合部が、前記接合部のターンオン電圧よりも高い順電圧であって、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記PNヘテロ接合部が前記ドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成される、ことを特徴とする請求項10に記載の電子デバイス。前記ドリフト領域上に存在して前記接合部に横方向に隣接するガードリング終端領域をさらに含み、該ガードリング終端領域が、第2のヘテロ接合障壁領域を含む、ことを特徴とする請求項10に記載の電子デバイス。前記ヘテロ接合障壁領域が、前記ドリフト領域上の複数のp型ポリシリコン領域と、前記接点の下方の前記ドリフト領域上に存在して前記接点に電気的に接続された少なくとも1つのp型ポリシリコン少数キャリア注入パッドとを含む、ことを特徴とする請求項10に記載の電子デバイス。前記少数キャリア注入パッドの幅が、前記接合障壁領域の幅よりも大きい、ことを特徴とする請求項14に記載の電子デバイス。前記少数キャリア注入パッドの水平方向の表面積が、前記接合障壁領域内の前記複数のポリシリコン領域のうちの1つの水平方向の表面積よりも大きい、ことを特徴とする請求項14に記載の電子デバイス。前記ドリフト領域がn型炭化ケイ素を含み、前記ヘテロ接合障壁領域がp型ポリシリコンを含む、ことを特徴とする請求項10に記載の電子デバイス。前記ドリフト領域がn型炭化ケイ素を含み、前記ヘテロ接合障壁領域がp型窒化ガリウムを含む、ことを特徴とする請求項10に記載の電子デバイス。前記ドリフト領域の表面に存在して前記デバイスの活性領域を内部に定める終端領域をさらに含み、前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約2~約40である、ことを特徴とする請求項10に記載の電子デバイス。前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約10~約30である、ことを特徴とする請求項19に記載の電子デバイス。前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約20~約30である、ことを特徴とする請求項19に記載の電子デバイス。電子デバイスの形成方法であって、第1の導電型を有するドリフト領域を設けるステップと、前記ドリフト領域上に、前記ドリフト領域とは異なる材料を含み、前記ドリフト領域の前記導電型とは逆の導電型を有し、前記ドリフト領域との間にPNヘテロ接合部を形成するヘテロ接合障壁領域を設けるステップと、前記ドリフト領域上及び前記ヘテロ接合障壁領域上に、前記ドリフト領域との間にショットキー接合部を形成し、前記ヘテロ接合障壁領域との間にオ-ム接合部を形成する接点を設けるステップと、を含むことを特徴とする方法。前記ドリフト領域がn型炭化ケイ素を含み、前記ヘテロ接合障壁領域がp型ポリシリコンを含む、請求項22に記載の方法。前記ドリフト領域上に、前記ショットキー接合部に横方向に隣接するガードリング終端領域を設けるステップをさらに含み、前記ガードリング終端領域が、前記ドリフト領域上の第2のヘテロ接合障壁領域を含む、ことを特徴とする請求項22に記載の方法。前記ヘテロ接合障壁領域を設けるステップが、前記ドリフト領域内に凹部をエッチングするステップと、前記凹部内にポリシリコン層を堆積させるステップと、前記ポリシリコン層を、前記ドリフト領域の導電型とは逆の導電型を有するようにドープするステップと、前記ポリシリコン層をパターニングするステップとを含む、ことを特徴とする請求項22に記載の方法。第1の導電型を有するドリフト領域を含む炭化ケイ素層と、前記ドリフト領域の表面上に存在して、前記ドリフト領域との間に接合部を形成する接点と、前記接合部に隣接する前記炭化ケイ素層の前記表面に接するガードリングと、を含み、前記ガードリングが、前記ドリフト領域の導電型とは逆の導電型を有し、また前記炭化ケイ素層との間にヘテロ接合部を形成する材料を含む、ことを特徴とする電子デバイス。前記ガードリングがポリシリコンを含む、ことを特徴とする請求項26に記載の電子デバイス。前記ガードリングが窒化ガリウムを含む、ことを特徴とする請求項26に記載の電子デバイス。いくつかの実施形態による電子デバイスは、n型ドリフト領域を含む炭化ケイ素層と、ドリフト層との間にショットキー接合部を形成する接点と、炭化ケイ素層上のp型接合障壁領域とを含む。p型接合障壁領域は、ドリフト領域との間にPNヘテロ接合部を形成するp型ポリシリコン領域を含み、接点に電気的に接続される。接点とドリフト領域の間のショットキー接合部は、接合障壁領域とドリフト領域の間のPNヘテロ接合部よりも低い順電圧でオンになるように構成することができる。接点は、p型ポリシリコン領域へのオ-ム接点を形成することができ、ヘテロ接合障壁領域とドリフト領域の間のPNヘテロ接合部は、ショットキー接合部のターンオン電圧よりも高い順電圧であって、ヘテロ接合障壁領域とドリフト領域の間のPNヘテロ接合部がドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成することができる。この電子デバイスは、接点に横方向に隣接する炭化ケイ素層の表面にガードリング終端領域をさらに含むことができる。ガードリング終端領域は、ドリフト領域上の第2のp型ポリシリコン領域を含むことができ、この第2のp型ポリシリコン領域は、ゼロバイアス条件下で接点から電気的に絶縁される。この電子デバイスは、炭化ケイ素層の表面に、ドリフト領域の導電型とは逆の導電型を有する接合終端領域をさらに含むことができ、この接合終端領域内に、第2のp型ポリシリコン領域が広がる。接合障壁領域は、ドリフト領域内の複数のp型ポリシリコン領域と、接点の下方のドリフト領域内に存在して接点に電気的に接続された少なくとも1つのp型ポリシリコン少数キャリア注入パッドとを含むことができる。少数キャリア注入パッドの、炭化ケイ素層の主表面に平行な水平面における表面積は、接合障壁領域内の複数のp型ポリシリコン領域のうちの1つの水平面における表面積よりも大きくすることができる。少数キャリア注入パッドの、炭化ケイ素層の主表面に平行な水平面における表面積は、接点の下方にあるドリフト領域の水平面内における表面積の少なくとも約10とすることができる。この電子デバイスは、接点とは反対側のドリフト領域上のn炭化ケイ素接触層と、この接触層上の第2の接点とをさらに含むことができる。さらなる実施形態による電子デバイスは、第1の導電型を有するドリフト領域と、このドリフト領域との間に接合部を形成する接点と、ドリフト領域上の接合障壁領域とを含み、この接合障壁領域は、第1の導電型とは逆の第2の導電型を有するとともに、ドリフト領域上のヘテロ接合障壁領域を含む。ヘテロ接合障壁領域は、ドリフト領域との間にPNヘテロ接合部を形成し、接点と電気的に接触する。接点とドリフト領域の間のショットキー接合部は、ヘテロ接合障壁領域とドリフト領域の間のPNヘテロ接合部よりも低い順電圧でオンになるように構成することができる。接点は、ヘテロ接合障壁領域へのオ-ム接点を形成し、ヘテロ接合障壁領域とドリフト領域の間のPNヘテロ接合部は、ショットキー接合部のターンオン電圧よりも高い順電圧であって、ヘテロ接合障壁領域とドリフト領域の間のPNヘテロ接合部がドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成することができる。電子デバイスは、ドリフト領域上に存在してショットキー接合部に横方向に隣接するガードリング終端領域をさらに含むことができる。ガードリング終端領域は、第2のヘテロ接合障壁領域を含むことができる。ヘテロ接合障壁領域は、ドリフト領域上の複数のp型ポリシリコン領域と、接点の下方のドリフト領域上に存在して接点に電気的に接続された少なくとも1つのp型ポリシリコン少数キャリア注入パッドとを含むことができる。少数キャリア注入パッドの幅は、接合障壁領域の幅よりも大きくすることができる。少数キャリア注入パッドの水平方向の表面積は、接合障壁領域内の複数のポリシリコン領域のうちの1つの水平方向の表面積よりも大きくすることができる。ドリフト領域はn型炭化ケイ素を含むことができ、ヘテロ接合障壁領域はp型ポリシリコンを含むことができる。いくつかの実施形態では、ドリフト領域がn型炭化ケイ素を含むことができ、ヘテロ接合障壁領域がp型窒化ガリウムを含むことができる。いくつかの実施形態は、ドリフト領域の表面に存在してデバイスの活性領域を内部に定める終端領域をさらに含み、活性領域の総表面積に対するヘテロ接合障壁領域が占める活性領域の表面積の割合が、約2~約40である。いくつかの実施形態では、この割合が約4~約30である。他のいくつかの実施形態では、この割合が約10~約30であり、さらなる実施形態では、この割合が約20~約30である。いくつかの実施形態による電子デバイスの形成方法は、第1の導電型を有するドリフト領域を設けるステップと、このドリフト領域上に、ドリフト領域とは異なる材料を含み、ドリフト領域の導電型とは逆の導電型を有し、ドリフト領域との間にPNヘテロ接合部を設けるヘテロ接合障壁領域を設けるステップと、ドリフト領域上及びヘテロ接合障壁領域上に、ドリフト領域との間にショットキー接合部を形成し、ヘテロ接合障壁領域との間にオ-ム接合部を形成する接点を形成するステップと、を含む。ドリフト領域はn型炭化ケイ素を含むことができ、ヘテロ接合障壁領域はp型ポリシリコンを含むことができる。この方法は、ドリフト領域上に、ショットキー接合部に横方向に隣接するガードリング終端領域を設けるステップをさらに含むことができ、このガードリング終端領域は、ドリフト領域上の第2のヘテロ接合障壁領域を含むことができる。ヘテロ接合障壁領域を設けるステップは、ドリフト領域内に凹部をエッチングするステップと、凹部内にポリシリコン層を堆積させるステップと、ポリシリコン層を、ドリフト領域の導電型とは逆の導電型を有するようにドープするステップと、ポリシリコン層をパターニングするステップとを含むことができる。さらなる実施形態による電子デバイスは、第1の導電型を有するドリフト領域を含む炭化ケイ素層と、ドリフト領域の表面上に存在して、ドリフト領域との間に接合部を形成する接点と、ショットキー接合部に隣接する炭化ケイ素層の表面に接するガードリングと、を含む。ガードリングは、ドリフト領域の導電型とは逆の導電型を有し、また炭化ケイ素層との間にヘテロ接合部を形成する材料を含む。ガードリングは、ポリシリコン及び/又は窒化ガリウムを含むことができる。本発明をさらに理解できるようにするために本出願に組み入れられてその一部を構成する添付図面に、本発明のいくつかの実施形態を示す。以下、本発明の実施形態を示す添付図面を参照しながら、本発明の実施形態についてより完全に説明する。しかしながら、本発明は、多くの異なる形で具体化することができ、本明細書で説明する実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示を徹底的かつ完全なものとして当業者に本発明の範囲を十分に伝えるように提供するものである。全体を通じ、同じ要素は同じ番号によって示している。本明細書では、様々な要素を説明するために第1の、第2のなどの用語を使用するが、これらの要素をこれらの用語によって限定すべきではないと理解するであろう。これらの用語は、要素を互いに区別するために使用するものにすぎない。例えば、本発明の範囲から逸脱することなく、第1の領域を第2の領域と呼ぶことができ、同様に第2の領域を第1の領域と呼ぶことができる。本明細書で使用する及び/又はand/orという用語は、関連する記載項目の1又はそれ以上のありとあらゆる組み合わせを含む。本明細書で使用する用語は、特定の実施形態を説明するためのものにすぎず、本発明を限定するためのものではない。本明細書で使用する単数形の1つの英文不定冠詞及びその英文定冠詞は、その文脈で別様に明確に示していない限り、複数形も含むことが意図される。備える、含むcomprises、comprising、includes、及び/又はincludingという用語は、本明細書で使用する場合、上述した特徴、整数、ステップ、動作、要素、及び/又は構成部品の存在を示すが、1又はそれ以上の他の特徴、整数、ステップ、動作、要素、構成部品、及び/又はこれらの群の存在又は追加を除外するものではない。特に定めがない限り、本明細書で使用する技術用語及び科学用語を含む全ての用語は、本発明が属する技術の当業者が一般に理解している意味と同じ意味を有する。本明細書で使用する用語は、本明細書及び関連技術との関連におけるこれらの意味に従う意味を有すると解釈すべきであり、本明細書で明確に定義しない限り、理想的な又は過度に形式的な意味で解釈されるものではないと理解されたい。層、領域又は基板などの要素が、別の要素上にon存在する、又は別の要素上にonto延びていると言う場合、この要素は他の要素の上に直接存在し、又は他の要素の上に直接延びている場合もあれば、或いは介在要素が存在する場合もあると理解されたい。対照的に、ある要素が別の要素の上に直接directlyon存在する、又は別の要素の上に直接directlyonto延びていると言う場合、介在要素は存在しない。ある要素が別の要素に接続connectedされている、又は結合coupledされていると言う場合、この要素は他の要素に直接接続又は結合している場合もあれば、或いは介在要素が存在する場合もあると理解されたい。対照的に、ある要素が別の要素に直接接続directlyconnectedされている、又は直接結合directlycoupledされていると言う場合、介在要素は存在しない。本明細書では、下方のbelow、上方のabove、上部のupper、下部のlower、水平のhorizontal、横方向のlateral、垂直のverticalなどの相対語を使用して、図に示すような要素、層又は領域同士の関係を説明することがある。これらの用語は、図に示す方向に加え、デバイスの異なる方向を含むことを意図されたものであると理解されたい。本明細書では、本発明の理想的な実施形態及び中間構造の概略図である断面図を参照しながら本発明の実施形態を説明する。説明を明確にするために、図面内の層及び領域の厚みは誇張している場合がある。また、例えば、製造技術及び/又は製造公差の結果、形状が説明図のものとは異なることが予想される。従って、本発明の実施形態を、本明細書に示す領域の特定の形状に限定されると解釈すべきではなく、例えば製造に起因する形状の変動を含むと解釈すべきである。例えば、長方形として示す被注入領域は、一般に丸みのある又は曲がった特徴部を有し、及び/又はその端部では、注入物の濃度が被注入領域から非注入領域へ不連続に変化するのではなく、ある勾配で変化する。同様に、注入によって埋没領域が形成された結果、この埋没領域と注入を行う表面との間の領域に一部の注入が残ることもある。従って、図示の領域は本質的に概略的なものであり、これらの形状は、デバイスの領域の実際の形状を示すことを意図したものではなく、本発明の範囲を限定することを意図したものでもない。本発明のいくつかの実施形態については、層及び/又は領域内の多数キャリアの濃度を示すn型又はp型などの導電型を有することを特徴とする半導体層及び/又は領域を参照しながら説明する。従って、n型材料は、負に帯電した電子の多数平衡濃度を有し、p型材料は、正に帯電した正孔の多数平衡濃度を有する。材料によっては、別の層又は領域よりも多数キャリアの濃度が相対的に高いこと、又は低い-ことを示すために、n、n-、p、p-、n、n--、p、p--などのように又は-を付して示す場合がある。しかしながら、このような表記は、ある層又は領域内に特定の濃度の多数又は少数キャリアが存在することを意味するものではない。いくつかの実施形態によれば、接合障壁ショットキーダイオードが、ドリフト層上に又はこの中に接合障壁領域及び/又はエッジ終端特徴部などの特徴部を含み、これらの接合障壁領域及び/又はエッジ終端特徴部は、ドリフト層とは異なる材料タイプの領域によって設けられ、ドリフト層との間にそれぞれのヘテロ接合部を形成する。いくつかの実施形態では、接合障壁領域及び/又はエッジ終端特徴部などの特徴部が、例えばイオン注入を必要としなくてもよい従来のプロセスを用いて形成できるドープポリシリコンを含むことができる。図2は、本発明のいくつかの実施形態によるダイオード100の平面図であり、図3は、図2の線A-Aに沿って切り取ったダイオード100の部分断面図である。図4及び図5はそれぞれ、他の実施形態によるダイオード100’及び100の同様の断面図である。なお、明確にするために、ダイオード100、100’、100の特徴部には、寸法を誇張しているものもある。図2及び図3を参照して分かるように、ダイオード100は任意の基板112を含み、この上に、ドリフト領域114を含む層113が形成される。層113は、基板と反対側の上面を有し、この中に複数のヘテロ接合障壁領域130が形成される。ドリフト領域114上には、ショットキー接点118が存在する。ショットキー接点118は、ドリフト領域114の表面に接し、ドリフト領域114との間にショットキー接合部を形成する。ショットキー接点118は、複数のヘテロ接合障壁領域130にも接する。層113は、例えば、2H、4H、6H、3C及び/又は15Rポリタイプのn型炭化ケイ素で形成することができる。ドリフト領域114は、ダイオード100の阻止電圧及びオン抵抗の設計要件に応じて、約2×1014~約1×1017cm3のドーパント濃度を有することができる。GaN、GaAs、シリコン又はゲルマニウムなどの、他の種類の半導体材料を使用することもできる。特定の実施形態では、ドリフト領域114が、約5×1015cm3の濃度のn型ドーパントでドープされた4H-SiCを含む。ヘテロ接合障壁領域130は、ドリフト領域114の材料とは異なる半導体材料で形成される。ヘテロ接合障壁領域130は、ドリフト領域114の導電型とは逆の導電型を有する。従って、ヘテロ接合障壁領域130は、ドリフト領域114との間にPNヘテロ接合障壁領域を形成する。さらに、ショットキー接点118は、ヘテロ接合障壁領域130との間にオ-ム接合部を形成することができる。いくつかの実施形態では、以下でより詳細に説明するように、ヘテロ接合障壁領域130とドリフト層の間のPNヘテロ接合部J3の障壁の高さを、ショットキー接点118とドリフト領域114の間のショットキー接合部J4の障壁の高さよりも高くして、PNヘテロ接合部J3が、ドリフト領域114とショットキー接点118の間のショットキー接合部J4よりも高い順電圧でオンになるようにすることができる。図2及び図3の実施形態では、ヘテロ接合障壁領域130が、ドリフト領域114内にストライプ形状領域として形成される。しかしながら、ヘテロ接合障壁領域130は、島形、四角形、ドット形、六角形、又はその他のあらゆる所望の形状などの他の形状に形成することもできる。いくつかの実施形態では、ヘテロ接合障壁領域130を、ドープポリシリコンの領域として設けることができる。例えば、ヘテロ接合障壁領域130は、ドリフト領域114の導電型とは逆の導電性を有するようにドープされたポリシリコン領域を含むことができ、これによりドリフト領域114とのPNヘテロ接合部J3を形成するようになる。ヘテロ接合障壁領域130は、ホウ素及び/又はアルミニウムなどの、約1×1017~約1×1020cm3の濃度のp型ドーパントでドープすることができ、またドリフト領域114の表面からドリフト領域114内の約0.3~約0.5μmの深さにまで及ぶことができる。特定の実施形態では、ヘテロ接合障壁領域130が、約5×1018cm3の濃度でドープされ、またドリフト領域114の表面からドリフト領域114内の約0.3μmの深さにまで及ぶことができる。ドリフト領域114内には、1又はそれ以上の電流サージパッド116を設けることもできる。電流サージパッド116は、ヘテロ接合障壁領域130と同じ材料で形成することができる。例えば、この電流サージパッド116を、約1×1018~約1×1020cm3の濃度のホウ素及び/又はアルミニウムなどのp型ドーパントでドープされたポリシリコン領域として設けることができ、またこの電流サージパッド116は、ドリフト領域114内の約0.3~約0.5μmの深さにまで及ぶことができる。特定の実施形態では、電流サージパッド116が約5×1018cm3の濃度でドープされ、ドリフト領域114内の約0.3μmの深さにまで及ぶことができる。電流サージパッド116は、以下でより詳細に説明するように、この電流サージパッドを通過するサージ電流の流れを高い順電圧で促進するために、ヘテロ接合障壁領域130よりも大きな幅を有する。例えば、電流サージパッド116は、約10μm~約250μmの幅を有することができる。特定の実施形態では、電流サージパッド116が、約20μmの幅を有することができる。いくつかの実施形態では、電流サージパッド116及び/又はヘテロ接合障壁領域130を、ドリフト領域114の導電性とは逆の導電性を有するようにドープしてドリフト領域114との間にヘテロ接合部を形成できる他の種類の材料で形成することができる。例えば、ドリフト領域がn型炭化ケイ素を含む場合、p型窒化ガリウムなどの材料を使用して、電流サージパッド116及び/又はヘテロ接合障壁領域130を形成することができる。図2及び図3の実施形態に示すヘテロ接合障壁領域130は、ドリフト領域114の表面部分114Aを露出させて、ドリフト層の露出部分114A及び電流サージパッド116を除くドリフト領域114の活性領域110全体に広がる間隔を空けたストライプ領域として設けられる。このドリフト領域114を金属ショットキー接点118が覆って、ドリフト領域114の露出部分114A、並びにヘテロ接合障壁領域130及び電流サージパッド116との間にショットキー整流接合部を形成する。本明細書で使用する活性領域という用語は、ショットキー金属がドリフト層と接触するデバイスの2次元領域を意味し、ドリフト領域114の露出部分114A、ヘテロ接合障壁領域130及び電流サージパッド116を含む。従って、活性領域はショットキー接合領域を含むが、例えば、以下で説明するエッジ終端領域は含まない。ダイオード100は、ダイオード100の活性領域110を取り囲むエッジ終端領域115を含むことができる。エッジ終端領域115は、接合終端拡張JTE領域、フィールドリング、フィールドプレート、ガードリング、及び/又は上述した又はその他の終端の組み合わせを含むことができる。詳細には、デバイス100は、複数のガードリング125を含むことができ、これらのガードリング125は、ヘテロ接合障壁領域130及び電流サージパッド116と同じ材料で形成できるとともに、ドリフト領域114の導電型とは逆の導電性を有するようにドープすることもできる。ドリフト層上には、フィールド酸化膜127などの保護層を形成することができ、これによりガードリング125を覆うことができる。ガードリング125は、ゼロバイアス条件下で陽極接点118から電気的に絶縁されるフローティングガードリングであってもよい。いくつかの実施形態では、エッジ終端領域115が、米国特許第7,026,650号に記載されているようなロバストガードリングRGR終端を含み、この特許は本発明の譲受人に譲渡され、その開示は本明細書に完全に記載されているかのように引用により組み入れられる。具体的には、このRGR終端は、ドリフト層の導電性とは逆の導電性を有するドーパント注入領域160を含むことができる。注入領域160は、ドリフト領域114内に及ぶことができ、この深さは、ガードリング125の深さより深くても又は浅くてもよい。注入領域160は、ドリフト領域114の導電型とは逆の導電性を有する、約1×1017cm3の正味ドーパント濃度を有することができる。Singh他による漏れが少なく歩留まりが高い4H-SiCショットキーダイオード内の平面終端PlanarTerminationsin4H-SiCSchottkyDiodesWithLowLeakageAndHighYields、ISPSD’97、pp157~160に、SiCショットキーダイオードのさらなる従来の終端が記載されている。Ueno他による、高電圧SiCショットキー障壁ダイオードのためのガードリング終端TheGuard-RingTerminationforHigh-VoltageSiCSchottkyBarrierDiodes、IEEE電子デバイスレター第16巻、第7号、1995年7月pp331~332に、SiCショットキー障壁ダイオードのためのp型エピタキシャルガードリング終端が記載されている。また、PCT出願公開WO1997/008754号に、電圧吸収エッジとのPN接合部を含むSiC半導体デバイスSiCSemiconductorDeviceComprisingAPNJunctionWithAVoltageAbsorbingEdgeという名称の他の終端技術が記載されている。電流サージパッド116及びヘテロ接合障壁領域130は、ドリフト領域114の凹部内に形成することができ、ドリフト領域114の上面よりも上に突出することができる。電流サージパッド116及びヘテロ接合障壁領域130は、ドリフト領域114とは逆の導電型を有しているので、ヘテロ接合障壁領域130は、ドリフト領域114との間にPN接合部J3を形成し、電流サージパッド116は、ドリフト領域114との間にPN接合部J5を形成する。図4に示すダイオード100’では、電流サージパッド116’、ヘテロ接合障壁領域130’及びガードリング125’がドリフト領域114の凹部内に形成され、ドリフト領域114の上面と同じ高さである。例えば、図4に示すような電流サージパッド116’、ヘテロ接合障壁領域130’、及び/又はガードリング125’を形成するためには、ドリフト領域114内の凹部内にポリシリコンを堆積させ、化学機械研磨CMP又はエッチバック技術を使用して平坦化することができる。図5に示すダイオード100では、電流サージパッド116、ヘテロ接合障壁領域130及びガードリング125が、ドリフト領域114の上面上の離散領域として形成され、ドリフト領域114内に延びていない。例えば、図5に示すような電流サージパッド116、ヘテロ接合障壁領域130、及び/又はガードリング125を形成するためには、ドリフト領域114上にポリシリコンを堆積させ、フォトリソグラフィを使用してパターニングすることができる。再び図3を参照すると、活性領域110の総表面積に対するヘテロ接合障壁領域130及び電流サージパッド116が占めるデバイス100の活性領域110の表面積の割合は、デバイス100の逆方向漏れ電流及びデバイス100の順電圧降下のいずれにも影響する可能性がある。例えば、活性領域110の総面積に対するヘテロ接合障壁領域130及び電流サージパッド116が占める面積が増加した場合、逆方向漏れ電流は減少することもあるが、デバイス100の順電圧降下は増加する可能性がある。従って、活性領域110の総表面積に対するヘテロ接合障壁領域130及び電流サージパッド116が占めるデバイス100の活性領域110の表面積の割合の選択により、逆方向漏れ電流と順電圧降下の間にトレードオフが生じる場合がある。いくつかの実施形態では、活性領域110の総表面積に対するヘテロ接合障壁領域130及び電流サージパッド116が占めるデバイス100の活性領域110の表面積の割合を、約2~40とすることができる。他のいくつかの実施形態では、活性領域110の総表面積に対するヘテロ接合障壁領域130及び電流サージパッド116が占めるデバイス100の活性領域110の表面積の割合を、約4~30とすることができる。さらなる実施形態では、この割合を約10~約30とすることができ、さらに別の実施形態では、この割合を約20~約30とすることができる。ドリフト領域114の表面上のショットキー接点118は、隣接するヘテロ接合障壁領域130間のドリフト領域114の露出部分114Aとの間にショットキー接合部J4を形成する。この陽極接点118は、アルミニウム、チタン及び/又はニッケルなどの金属を含むことができる。いくつかの実施形態では、陽極接点118が、電流サージパッド118との間にオ-ム接点を形成する。ショットキー接点上には、金属被覆層119を形成することができる。金属被覆層119は、例えばTiW/Alを含むことができ、ショットキー接点118上の接触層として設けることができる。基板112のドリフト領域114と逆の側には、及び/又はドリフト領域114上に直接、陰極接点120が形成される。陰極接点120は、n型炭化ケイ素へのオ-ム接点を形成できるニッケルなどの金属を含むことができる。逆バイアス条件下では、ヘテロ接合障壁領域130とドリフト領域114の間のpn接合部J3により形成される空乏領域130、及びpn接合部J5の空乏領域が、デバイス100内を通る逆電流を阻止するように広がって、ショットキー接合部J4を保護するとともにデバイス100内の逆方向漏れ電流を制限することができる。従って、逆バイアスでは、ダイオード100が、実質的にPINダイオードのように機能することができる。順方向動作では、陽極接点118とドリフト領域114の露出部分114Aとの間のショットキー接合部J4が、ヘテロ接合部J3、及び電流サージパッド116とドリフト領域114の間のヘテロ接合部J5よりも先にオンになる。従って、デバイスは、低い順電圧ではショットキーダイオードの挙動を示し、ダイオード100の動作は、ショットキー接合部J3及びJ4を横切る多数キャリアの注入によって支配されるようになる。通常の動作条件下では、少数キャリアが注入されることはないので、デバイス100は、一般にショットキーダイオードの特性である非常に高速のスイッチング能力を有することができる。電流サージパッド116は、ショットキー接合部J3のターンオン電圧よりも高い順電圧で導通し始めるように設計することができる。従って、サージ電流によってダイオード100の順電圧が上昇した場合、pn接合部J5が導通し始める。pn接合部が導通し始めると、ダイオード100の動作は、pn接合部J5を横切る少数キャリアの注入及び再結合によって支配される。この場合、ダイオード100の順電圧降下をクランプし、これにより所与の電流レベルに関してダイオード100が消失する電力量を低下させることができる。従って、ダイオード100の順電圧が上昇したときにpn接合部J5をオンにすることにより、ダイオード100の順方向電流暴走を低減及び/又は防止することができる。さらに、いくつかの実施形態によるデバイスでは、pn接合部J3及びJ5を段階的にオンにすることができる。第1の段階において、ドリフト領域114とショットキー接点118の間のショットキー接合部J4をオンにして、多数キャリアを伝導させることができる。第2の段階において、PNヘテロ接合部J3のバイアスが高まると、PNヘテロ接合部J3を横切って多数キャリアが注入され、さらなるオン抵抗の低下を可能にすることができる。さらに、いくつかの実施形態によるデバイスでは、段階ごとに接合部J5がオンになり、少数キャリアが注入されてサージ電流能力が可能になる。いくつかの実施形態によるデバイスの順方向電流動作を図6及び図7に示す。具体的には、図6は、電流サージパッド116及び2つのヘテロ接合障壁領域130を含むドリフト領域114の一部の拡大図である。図6には、順方向電流成分40、41及び42を示している。図7は、いくつかの実施形態によるショットキーダイオードの、電流密度Jと順電圧Vの図式グラフである。図7に示すように、いくつかの実施形態によるショットキーダイオードの電流-電圧特性は、図7に領域1、領域2及び領域3として示す3つの異なる動作領域を有することができる。図6を参照して分かるように、ショットキー接点118とドリフト領域114の間のショットキー接合部J4をオンにするのに十分な順電圧が、ドリフト領域114に対してショットキー接点118に印加されると、ドリフト層にn型ドリフト層の場合には電子などの多数キャリアが注入され、ショットキー電流成分40が生じる。電流サージパッド116とドリフト領域114の間のPNヘテロ接合部J5、及び陽極接点118と電流サージパッド116の間のオ-ム接合部J6がオンになる前は、このショットキー電流成分40が、デバイス電流の唯一の成分である。このことを、図7のグラフに、デバイスの順電圧がV1とV2の間に存在する領域1として示している。V1は、ショットキー接合部J4のターンオン電圧を表し、V2は、ヘテロ接合障壁領域130とドリフト領域114の間のヘテロ接合部J3のターンオン電圧を表す。特定の実施形態では、ショットキー接点118がチタンであり、ドリフト領域114がn型炭化ケイ素である場合、ショットキー接合部J4のターンオン電圧を約0.8Vとすることができ、ヘテロ接合障壁領域130とドリフト領域114の間のターンオン電圧を約1.5Vとすることができる。図6に示すように、ショットキー電流40は、電流サージパッド116及びヘテロ接合障壁領域130の下方で横方向に広がり、デバイス内に広がり抵抗が生じる。従って、図7に示す電流-電圧カーブは、領域1では比較的緩やかな傾斜を有することができる。デバイスの順電圧がV2に達すると、ヘテロ接合障壁領域130とドリフト領域114の間のヘテロ接合部J3、及び電流サージパッド116とドリフト領域114の間のヘテロ接合部J5がオンになることができ、ドリフト領域内に電子41が単極注入されるようになる。デバイスは、依然としてある程度の広がり抵抗を示すことができる。しかしながら、デバイスの全体的な抵抗は減少することができ、図7に示す電流-電圧カーブの領域2の傾斜は、領域1と比較して増加する。デバイスに加わる電圧が増加するにつれ、接合部J4を通過するショットキー電流も増加する。電流サージパッド116全体の電圧降下ΔVも、電流サージパッド116とドリフト領域114の間のPNヘテロ接合部J5が、ドリフト領域114内にn型ドリフト層の場合には正孔などの少数キャリア42を注入し始める程度にまで増加する。この状態を、図7の領域3として示す。デバイスの抵抗はさらに減少し、領域3の電流-電圧カーブの傾斜が増加する。特徴部のエッジから特徴部の中心までの最小横方向距離、すなわち横方向に拡がる電流が特徴部の中心点に達するために移動しなければならない最小距離を半値幅とする場合、ヘテロ接合障壁領域130の半値幅よりも大きな電流サージパッド116の半値幅にわたる電圧降下ΔVは、_________と理解されるであろう。電流サージパッド116の幅の方がヘテロ接合障壁領域130の幅よりも広いので、電流サージパッド116とドリフト層の間の接合部J5の方が、ヘテロ接合障壁領域130とドリフト領域114の間の接合部よりも前にオンになりやすい傾向にある。図8に、ショットキー接点としてpポリシリコンを含むいくつかの実施形態によるデバイスの、25°C~200°Cの動作温度における実験的な順方向電流-電圧カーブを示す。例えば、いくつかの実施形態による25°Cでの電流-電圧カーブをカーブ191として示しており、いくつかの実施形態による200°Cでの電流-電圧カーブをカーブ192として示している。これらのカーブは、温度及び順電圧とともにカーブの傾斜が増加するように、いくつかの実施形態によるダイオードのサージ能力が高温で高まることを示している。図8に示すデバイスは、陽極接点118としてポリシリコンを使用したことにより、Ti-SiCショットキーのターンオン電圧が0.8Vである代わりに、約1.8Vで導電を開始する。図9~図12に、いくつかの実施形態によるデバイスの形成方法を示す。図9を参照すると、ドリフト領域114が設けられている。ドリフト領域114は、基板112上に設けることができる。しかしながら、基板112は任意であり、いくつかの実施形態では除去又は省略できると理解されるであろう。ドリフト領域114は、例えば、ダイオード100の阻止電圧及びオン抵抗の要件に応じて約2×1014~約1×1017cm3のドーパント濃度を有する、2H、4H、6H、3C及び/又は15Rポリタイプのn型炭化ケイ素で形成することができる。GaN、GaAs、シリコン又はゲルマニウムなどの他の種類の半導体材料を使用することもできる。特定の実施形態では、ドリフト領域114が、約5×1015cm3の濃度のn型ドーパントでドープされた4H-SiCを含む。デバイス周縁部に任意の注入領域160を形成して、ロバストガードリング終端を設けることができる。ドリフト領域114の表面内には、例えば当業で周知のマスキング及びエッチング技術によって複数の凹部170、171及び172が形成される。凹部170、171及び172は、ドリフト領域114の表面からドリフト領域114内の約0.3~約0.5μmの深さにまで及ぶことができる。ドリフト層の表面上及び凹部170、171、172内には、ドリフト層との間にヘテロ接合部を形成するポリシリコンなどの材料の層180が堆積される。ポリシリコンの層180は、ホウ素及び/又はアルミニウムなどのp型ドーパントで、約1×1018~約1×1019cm3の濃度で、及び特定の実施形態では約5×1018cm3の濃度でドープすることができる。ポリシリコンの層180は、現場ドーピング、スピンオン、拡散及びドライブインアニーリングなどの、いずれかの従来のドーピング技術を使用してドープすることができる。ドリフト領域114の表面よりも上に突出するそれぞれの電流サージパッド116、ヘテロ接合障壁領域130及び/又はガードリング125を形成するために、フォトリソグラフィ技術を使用して層180をパターニングすることができる図10。いくつかの実施形態では、ドリフト領域114の表面と同じ高さのそれぞれの電流サージパッド116、ヘテロ接合障壁領域130及び/又はガードリング125を形成するために、化学機械研磨及び/又はエッチバック技術を使用して層180を平坦化することができる図11。図12を参照すると、ドライブ領域114上にショットキー接点118を形成することができ、このショットキー接点118は、アルミニウム、チタン及び/又はニッケルなどの金属を含むことができる。いくつかの実施形態では、接点118が、電流サージパッド116との間にオ-ム接点を形成し、ドリフト領域114との間にショットキー接点を形成することができる。ショットキー接点118上には、金属被覆層119を形成することができる。金属被覆層119は、例えばTiW/Alを含むことができ、ショットキー接点118上の接触層として設けることができる。基板112のドリフト領域114と逆の側には、陰極接点120が形成される。陰極接点120は、n型炭化ケイ素へのオ-ム接点を形成できるニッケルなどの金属を含むことができる。ガードリング125の下方には、ドリフト層の導電性とは逆の導電性を有するドーパントの注入領域160を形成して、ロバストガードリングRGR終端を実現することができる。注入領域160は、ドリフト領域内に及ぶことができ、この深さはガードリングの深さより深くても又は浅くてもよく、またドリフト領域114の導電型と逆の導電性を有する、約1×1017cm3の正味ドーパント濃度を有することができる。最後に、ドリフト層上にフィールド酸化膜127を形成し、これによりガードリング125を覆うことができる。図13A及び図13Bには、それぞれガードリング終端ではなくメサ終端図13A及び勾配付きエッジ終端図13Bを有するデバイス300及び300’の断面図であるさらなる実施形態を示している。図14は、ヘテロ接合障壁領域とヘテロ接合ガードリング終端とを含むいくつかの実施形態によるデバイスカーブ201、及びヘテロ接合障壁領域と、注入領域160を含むロバストガードリング終端を有するヘテロ接合ガードリング終端とを含むいくつかの実施形態によるデバイスカーブ202の、模擬的な水平方向電界分布を示すグラフである。図14で分かるように、カーブ201によって表すデバイスのピーク電界201Pは、カーブ202によって表すデバイスのピーク電界202Pよりも実質的に高くなり得る。本発明の実施形態は、従来のJBSデバイスと比較して注入ステップを全く又はほとんど必要としなくてもよい接合障壁ショットキー半導体デバイスを提供するものである。従って、このようなデバイスの製造コスト及び/又は複雑性を低減することができる。さらに、いくつかの実施形態は、JBSダイオードにおいて、ドープしたポリシリコン特徴部を使用する。ポリシリコンは、多くの従来技術によってドープすることができ、ポリシリコン加工技術は、ハイスループット処理に対応する。さらに、いくつかの実施形態では、p型ポリシリコンが、サージ電流条件内で少数インジェクタとして機能することができ、高温動作におけるサージ能力をさらに高めることができる。特定の動作順序を参照しながら本発明の実施形態を説明したが、当業者であれば理解するように、この順序内のいくつかの動作を並べ換えても、本発明の教示から恩恵を受けることができる。従って、本発明を、本明細書で説明した正確な動作順序に限定されると解釈すべきではない。図面及び明細書には、本発明の実施形態を開示し、また特定の用語を使用しているが、これらは一般的かつ記述的な意味でのみ使用したものであって限定を目的とするものではなく、本発明の範囲は以下の特許請求の範囲に示す。"