"入力信号を切替選択信号によって切り替え、複数の出力信号を出力する信号切替手段と、前記信号切替手段から出力される前記複数の出力信号をそれぞれチャンネルの異なるスイッチング素子に入力する複数のD級アンプと、を備え、前記信号切替手段は、前記複数のD級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを前記切替選択信号により切り替えることを特徴とする電源回路。前記信号切替手段は、前記入力信号の反転信号を生成し、前記入力信号の正転および反転信号をスイッチで切り替えて、複数の前記出力信号を出力することを特徴とする請求項1に記載の電源回路。前記信号切替手段は、相補型の論理反転回路を有し、前記反転信号を前記相補型の論理反転回路で生成することを特徴とする請求項2に記載の電源回路。前記信号切替手段の前記スイッチは、相補型の論理反転回路のスイッチであることを特徴とする請求項2に記載の電源回路。入力信号を切替選択信号によって切り替え、複数の出力信号を出力する信号切替手段と、前記信号切替手段から出力される前記複数の出力信号をそれぞれチャンネルの異なるスイッチング素子に入力する複数のD級アンプと、を有する電源回路の信号切替方法であって、前記入力信号を切替選択信号によって切り替え、複数の出力信号を出力する際に、前記複数のD級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを切替選択信号により切り替える信号切替工程を含むことを特徴とする電源回路の信号切替方法。入力信号を切替選択信号によって切り替え、複数の出力信号を出力する信号切替手段と、前記信号切替手段から出力される前記複数の出力信号をそれぞれチャンネルの異なるスイッチング素子に入力する複数のD級アンプと、を有し、前記信号切替手段は、前記複数のD級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを前記切替選択信号により切り替える電源回路を帯電用電源に用いることを特徴とする帯電装置。請求項6に記載の帯電用電源を帯電装置として用いることを特徴とする画像形成装置。しかしながら、上記に示されるような従来のスイッチング電源ICにあっては、負荷の増加に伴い、駆動用ドライバをICの外付け素子として用いる場合、専用ICを新たに作成するか、または駆動用ドライバに対するプリドライバおよび端子を別途設ける必要があるため、設計およびチップ製作にかかるコストが増大するという問題があった。また、特許文献1に記載の技術にあっては、共通した1つのICで内蔵ドライバと外部ドライバに対するプリドライバを切り替えるものの、IC内に駆動用ドライバに対するプリドライバおよび端子を作成するため、設計およびチップ製作コストが増大するという問題は解消されるものではなかった。本発明は、上記に鑑みてなされたものであって、負荷の増加に伴い、駆動用ドライバをICの外付け素子として用いる場合でも、専用ICを新たに作成したり、または駆動用ドライバに対するプリドライバおよび端子を別途設けることなく、ICと出力端子を共用することで設計およびチップ製作にかかるコストを低減することを目的とする。上述した課題を解決し、目的を達成するために、本発明は、入力信号を切替選択信号によって切り替え、複数の出力信号を出力する信号切替手段と、前記信号切替手段から出力される前記複数の出力信号をそれぞれチャンネルの異なるスイッチング素子に入力する複数のD級アンプと、を備え、前記信号切替手段は、前記複数のD級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを前記切替選択信号により切り替えることを特徴とする。本発明は、スイッチング電源ICに内蔵されるドライバ回路が、駆動用ドライバか外付される駆動用ドライバに対するプリドライバかを選択できるので、負荷の増加に伴い、駆動用ドライバをICの外付け素子として用いる場合でも、専用ICを新たに作成したり、または駆動用ドライバに対するプリドライバおよび端子を別途設けることなく、ICと出力端子を共用することで設計およびチップ製作コストを小さくすることができるという効果を奏する。以下に添付図面を参照して、この発明にかかる電源回路、電源回路の信号切替方法、帯電装置、画像形成装置の一実施の形態を詳細に説明する。本発明は、スイッチング電源IC内ドライバ回路において、負荷の増減に伴い、駆動用ドライバをICの外付け素子として用いる場合に際して、以下の特徴を有する。要するに、スイッチング電源ICに内蔵されるドライバ回路が、駆動用ドライバか外付される駆動用ドライバに対するプリドライバかを選択できることが特徴になっている。以下に説明する実施の形態にかかるスイッチング電源ICは、2本の入力信号と切替選択信号により切り替わる4本の出力信号を持つ信号切替ブロックと、前記出力信号が入力される2つのD級アンプと、を備え、前記信号切替ブロックは、前記入力信号を前記切替選択信号により、前記2つのD級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを切り替えるものである。なお、パルス幅変調PWM:PulseWidthModulationによるD級アンプは、pチャンネルとnチャンネルのMOSFETを有し、高効率的に高周波の信号を出力することからスイッチング電源ICとして利用されている。この実施の形態では、このようなD級アンプの特性を利用したものである。以下、具体的な構成例をあげて説明する。第1の実施の形態図1は、第1の実施の形態にかかるスイッチング電源ICの構成例を示す回路図である。図1において、符号1はスイッチング電源IC、符号2,3は信号切替ブロック12に入力される入力信号、符号7はコイルおよびコンデンサを有し、その出力側がトランス9の一次側コイル巻き線に接続されるローパスフィルタ、符号8はローパスフィルタ7から出力される正弦波の信号、符号9は変圧回路であるトランス、符号12は入力信号2,3を切り替える信号切替ブロック、符号13は信号切替ブロック12から出力される出力信号であり、pチャンネルMOSFET17に入力接続される。符号14は信号切替ブロック12から出力される出力信号であり、nチャンネルMOSFET18に入力接続される。符号15は信号切替ブロック12から出力される出力信号であり、pチャンネルMOSFET19に入力接続される。符号16は信号切替ブロック12から出力される出力信号であり、nチャンネルMOSFET20に入力接続される。また、符号17は1段目のD級アンプに含まれるpチャンネルMOSFET、符号18は1段目のD級アンプに含まれるnチャンネルMOSFET、符号19は2段目のD級アンプに含まれるpチャンネルMOSFET、符号20は2段目のD級アンプに含まれるnチャンネルMOSFET、符号21はスイッチング電源IC1から出力され、ローパスフィルタ7に接続される出力信号、符号22は信号切替ブロック12の入力信号2,3を切り替える選択切替信号である。なお、上記入力信号2および入力信号3と出力信号13~16、21はパルス幅変調されたPWM信号PulseWidthModulation信号である。このようにスイッチング電源IC1は、内部に信号切替ブロック12を備え、選択切替信号22により出力が切り替えられるように構成されている。さらに、信号切替ブロック12の出力側に、出力信号13が接続されるpチャンネルMOSFET17,出力信号14が接続されるnチャンネルMOSFET18でなるD級アンプ、出力信号15が接続されるpチャンネルMOSFET19,出力信号16が接続されるnチャンネルMOSFET20でなるD級アンプ、が並列に内蔵されている。図1に示されるスイッチング電源IC1では、2つのD級アンプとしてのpチャンネルMOSFET17,19とnチャンネルMOSFET18,20には、それぞれに出力信号13および14と15および16が入力される。入力信号2および3は信号切替ブロック12にて切り替えられ、出力信号13~16が生成される。信号切替ブロック12の入力信号2,3の切り替え選択は切替選択信号22によって行う。pチャンネルMOSFET17,19とnチャンネルMOSFET18,20の各D級アンプの出力はそれぞれICチップ外にて同ノードとなり、ローパスフィルタ7に接続される。図1に示す構成例では、IC内蔵のアンプは駆動用ドライバとして機能する。図2aに図1における信号切替ブロック12の具体的な構成を示す。論理反転回路であるインバータ25および26とスイッチ27~34を有している。インバータ25および26は、入力信号2および3の反転信号を生成する。このインバータ25および26から出力される正転および反転信号は、切替選択信号22によって制御されるスイッチ27~34によって切り替えられ、信号切替ブロック12から出力信号13~16が生成される。図2aの図示の点線で囲まれたスイッチ27~34は駆動用ドライバをIC内蔵に選択する場合にONされる。ところで、D級アンプにおいて、特にトランジスタサイズが大きい場合、pチャンネルMOSFETとnチャンネルMOSFETが同時にONすると、大変大きな貫通電流が流れるために電力効率低下の原因となる。そこで図2bのように入力信号2,3の立ち上がり/立下りのタイミングをずらすことで対応する。図2bは、入力信号の立ち上がり/立ち下がりを示すタイミング図である。図2bに示すように、トランジスタへの入力信号のエッジ位置を入力信号2と入力信号3でずらし、同時にONしないようにデッドタイムTdを設けることで処理することにより、貫通電流を抑制している。具体的には図2bに示したように入力信号3は入力信号2に比べ、デッドタイムTdの時間分を立ち上がりは速く、立ち下がりは遅く動作させている。このように信号切替ブロック12の構成はインバータ25,26の2つとスイッチ27~34の4つの対なので、信号切替ブロック12の設計は容易なものとなるとともに、また、チップサイズにも大きな影響を与えることなく実現できる。上述したスイッチング電源IC1において、信号切替ブロック12内で2本の入力信号2,3の反転信号をインバータ25および26で生成し、入力信号2,3の正転および反転信号をスイッチ27~34で切り替えることによって、信号切替ブロック12から4本の出力信号13~16を出力する。これにより、信号切替ブロック12は、インバータ25および26で入力信号2,3の反転信号を生成し、正転および反転信号をスイッチ27~34で切り替えるだけなので、容易に4本の出力信号13~16を生成することができる。また、上記スイッチング電源IC1において、インバータ25および26をCMOSインバータとし、上記反転信号をCMOSインバータで生成する。これにより、2本の入力信号2,3はパルス信号であるため、CMOSのインバータ論理反転回路で反転信号を生成することで、より容易に4本の出力信号13~16を生成できる。なお、CMOSは、pチャンネルとnチャンネルのMOSFETを、相補型のゲート構造をなした相補型金属酸化膜半導体であり、ComplementaryMetalOxideSemiconductorの略記である。また、上記スイッチング電源IC1において、信号切替ブロック12内のスイッチ27~34図2参照をCMOSの相補型スイッチとする。これにより、信号切替ブロック12内のスイッチ27~34で扱う信号はパルス信号であるため、信号切替ブロック12内のスイッチ27~34としてCMOSの相補型スイッチを用いることで、信号切替ブロック12により、さらに容易に4本の出力信号13~16を生成することができる。図3は、図1で示したようにIC内蔵アンプで負荷を駆動する場合の信号切替ブロック12での接続状態を表したものである。この図3では、信号切替ブロック12が切替選択信号22により出力信号13~16が切り替えられた後の状態を示している。図3において、信号切替ブロック12内での接続は一点鎖線で描かれている。信号切替ブロック12への入力信号2はpチャンネルMOSFET17および19、入力信号3はnチャンネルMOSFET18および20に接続されている。つまり、IC内の2つのD級アンプpチャンネルMOSFET17,19、nチャンネルMOSFET18,20は駆動用ドライバとして機能し、並列に配置された状態で出力信号21により負荷ローパスフィルタ7を駆動することになる。図7にスイッチング電源IC100におけるD級アンプを用いて負荷を駆動する一般的な構成例を示す。スイッチング電源IC100内のD級アンプは、pチャンネルMOSFET4とnチャンネルMOSFET5から構成され、それぞれ入力信号2および入力信号3が入力され、出力信号6が出力される。一般的に入力信号2および入力信号3と出力信号6はパルス幅変調された信号PWM:PulseWidthModulation信号である。出力はローパスフィルタ7を介して、トランス9の一次巻き線側に接続する。ローパスフィルタ7によって、PWM信号は正弦波に復元され、正弦波によってトランス9を駆動する。図8は図7に示すようなD級アンプを用いたドライバ回路の電圧波形を示している。図8aはD級アンプに入力される入力信号2および入力信号3の電圧波形、図8bはD級アンプから出力される信号6の電圧波形、図8cは入力信号の立ち上がり/立ち下がりを示すタイミング図、図8dはローパスフィルタ7の出力波形である。D級アンプにおいて、特にトランジスタサイズが大きい場合、pチャンネルMOSFETとnチャンネルMOSFETが同時にONすると、大変大きな貫通電流が流れるために電力効率低下の原因となる。そこでトランジスタへの入力信号のエッジ位置を入力信号2と入力信号3でずらし、同時にONしないようにデッドタイムTdを設けることで処理することにより、貫通電流を抑制している。具体的には図8cに示したように入力信号2は入力信号3に比べ、立ち上がりは速く、立ち下がりは遅く動作させている。図9にスイッチング電源IC100における外付けD級アンプを用いて負荷を駆動する構成例を示す。外付けD級アンプは、pチャンネルMOSFET10とnチャンネルMOSFET11から構成され、それぞれ入力信号2および3が入力される。出力信号6の負荷側は図7と同様である。特に負荷が大きく、大電流で発熱量も顕著になる場合にこのような構成が採用される。なお、図9の構成では、図7に示されたように、スイッチング電源IC100内にD級アンプが内蔵されている場合とは異なり、ICの出力端子が1つ増えるためICを共用して使用することができない。したがって、新たなICまたはIC内に別途外付けアンプ用回路および端子が必要となり、設計およびチップ製作コストの増大に繋がってしまう。これに対して、図1~図3で示したスイッチング電源IC1によれば、スイッチング電源IC1に内蔵されるドライバ回路が、駆動用ドライバか外付される駆動用ドライバに対するプリドライバかを選択できるので、負荷の増加に伴い、駆動用ドライバをICの外付け素子として用いる場合でも、専用ICを新たに作成する必要もなく、または駆動用ドライバに対するプリドライバおよび端子を別途設けることなく、ICと出力端子を共用することで設計およびチップ製作コストを小さくすることができる。第2の実施の形態図4は、第2の実施の形態にかかるスイッチング電源ICの構成例を示す回路図であり、スイッチング電源ICにおける外付けドライバを用いた構成例について示している。本例のIC内の構成は図1で示したものと同じである。すなわち、図4に示すスイッチング電源IC1は、入力信号2,3を、選択切替信号22により切り替える信号切替ブロック12を備え、さらに、信号切替ブロック12の出力側に、出力信号13が接続されるpチャンネルMOSFET17,出力信号14が接続されるnチャンネルMOSFET18でなるD級アンプ、出力信号15が接続されるpチャンネルMOSFET19,出力信号16が接続されるnチャンネルMOSFET20でなるD級アンプ、が並列に内蔵されている。図4において、スイッチング電源IC1に内蔵されている2つのD級アンプの出力信号23および24は、ICチップに外付けされた外付けアンプ35,36に入力される。この構成では、外付けアンプ35,36は駆動用ドライバとなり、IC内蔵の2つのドライバはプリドライバとして機能する。このように本第2の実施の形態におけるスイッチング電源IC1では、負荷ローパスフィルタ7を駆動する際のドライバ駆動用ドライバがIC内蔵か外付けかに関わらずICを共用することができる。つまり、1つのICで広範囲の負荷に対応できるので、新たな専用ICまたは外付け駆動用ドライバに対するプリドライバおよび端子を別途設ける必要がないので、設計製作におけるコスト低減が実現できる。図5は、図4で示したようにICの外付けアンプ35,36で負荷ローパスフィルタ7を駆動する場合の信号切替ブロックでの接続状態を表したものである。切替選択信号22により出力信号13~16が切り替えられた後の状態を示している。信号切替ブロック12内での接続の状態については一点鎖線で描かれている。図5に示すように、入力信号2および3は、信号切替ブロック12を介してそれぞれIC内の2つのD級アンプpチャンネルMOSFET17,19、nチャンネルMOSFET18,20に接続されて、各D級アンプの出力が外付けアンプ35,36の入力となっている。つまり、IC内2つのD級アンプpチャンネルMOSFET17,19、nチャンネルMOSFET18,20は駆動用ドライバに対するプリドライバとして機能することになる。このようにICの構造を変えることなく、外付けアンプ35,36に対しても使用可能であることが分かる。図6aは信号切替ブロック12内のインバータの構成を示し、図6bは信号切替ブロック12内のスイッチをMOSFETで構成した場合を示している。インバータはpチャンネルMOSFET37およびnチャンネルMOSFET38で構成され、入力信号39に対して反転した出力信号40が出力される。また,図6bに示すように、信号切替ブロック12内のスイッチもpチャンネルMOSFET41およびnチャンネルMOSFET42で構成され、相補信号45および相補信号46によりノード43と44の導通状態が切り替わる。具体的には、相補信号45が負、相補信号46が正の場合にノード43とノード44は導通する。このように、MOSFETで構成されるインバータとスイッチは設計が容易で、トランジスタ数も少ないので、設計コストやチップサイズの消費が少なくできる。ところで、D級アンプは、大きな電力をコントロールできる構成であるので、各実施の形態で上述したスイッチング電源IC1を、たとえば電子写真方式による画像形成装置に用いられる帯電装置を駆動する帯電用電源、その他の高圧印加が必要なパワーパックなどに用いることができる。通常知られているように複写機やレーザープリンタなどの画像形成装置の電子写真プロセスの帯電工程において、帯電装置は感光体表面を、高圧電源のON/OFFにより高圧印加チャージして感光体表面を所定の電位にするものである。また、この場合、帯電装置は、タングステンワイヤーなどに高圧印加するチャージワイヤー方式、あるいは感光体表面と接触して帯電させる帯電ローラ方式のいずれの構成であってもよい。また、画像形成装置は、白黒トナーによる単色装置、あるいはYイエロー,Mマゼンタ,Cシアン,Kブラックのトナー像を順次形成して重ね合わせるタンデム型のカラー画像装置といった複数の感光体を有する装置に適する。また、上記各実施の形態のスイッチング電源IC1を上記帯電装置の帯電用電源のほかに、転写ローラ、転写ベルトなどの転写装置における帯電処理を行うための帯電用電源に用いることもできる。もちろん、スイッチング電源IC1を搭載した高圧電源を、画像形成装置の構成としてモノクロの装置にも適用することができる。上記各実施の形態のスイッチング電源IC1を上記帯電装置の帯電用電源に用いることで帯電装置の設計および製作コストを低減することができる。また、画像形成装置にこの帯電用電源を搭載することにより、画像形成装置の設計および製作コストが低減できる。さらに、カラー画像形成装置にこの帯電用電源を搭載することにより、帯電用電源を複数の感光体ごとに用いるために、カラー画像形成装置の設計および製作コストをより低減することができる。"