外部電源が供給される電源端子と、前記電源端子に接続される単一の電源ラインと、前記電源ラインからの給電により動作し、動作電圧が異なり、回路モジュールの1つとして中央処理装置を含む複数の回路モジュールと、夫々の前記回路モジュールに対する電源の供給と停止を制御する電源供給制御部と、前記回路モジュールの電源の供給状態を監視し、前記電源供給制御部による電源供給対象の回路モジュールの動作電圧のうち最も高い動作電圧の供給を指示する電源電圧指示部と、前記指示を出力するための出力端子と、を有する半導体装置。前記電源電圧指示部は、前記中央処理装置の電源供給の停止を検出したとき、前記中央処理装置以外の前記電源供給対象である回路モジュールの動作電圧のうち、最も高い動作電圧の供給を指示する、請求項1記載の半導体装置。前記電源電圧指示部は、前記中央処理装置の電源供給が停止している場合に前記中央処理装置以外の所定の回路モジュールの電源供給が停止したとき、前記中央処理装置及び前記所定の回路モジュール以外の前記電源供給対象である回路モジュールの動作電圧のうち、最も高い動作電圧の供給を指示する、請求項2記載の半導体装置。前記電源電圧指示部は、前記中央処理装置の制御に基づいて前記複数の回路モジュール毎に電源の供給状態を監視するか否かを示す情報を格納するための記憶部と、前記情報によって前記監視の対象に指定された回路モジュールであって、前記電源供給制御部によって電源供給しようとする回路モジュールの動作電圧のうち最も高い動作電圧の供給を指示する電圧指示部と、を有する請求項1記載の半導体装置。前記電源電圧指示部は、前記中央処理装置の制御に基づいて前記複数の回路モジュール毎の動作電圧を示す情報を格納するための記憶部と、前記情報に基づいて、前記電源供給対象である回路モジュールの夫々の動作電圧を比較し、最も高い動作電圧を選択して指示する電圧指示部と、を有する請求項1記載の半導体装置。所定の回路モジュールの起動と停止を指示する信号を入力するための外部入力端子、を更に有し、前記電源供給制御部は、前記外部入力端子からの信号に応じて、前記所定の回路モジュールに対する電源の供給と停止を行う、請求項1記載の半導体装置。前記中央処理装置に接続される内部バスと、前記内部バスに接続される第1インターフェース回路と、前記内部バスに接続される第2インターフェース回路とを前記回路モジュールとして有し、前記第1インターフェース回路に接続される第1外部端子と、前記第2インターフェース回路に接続される第2外部端子と、を更に有し、前記電源供給制御部は、前記外部入力端子により起動が指示されたら、前記内部バスと、前記第1インターフェース回路と、前記第2インターフェース回路とに電源を供給することで、前記第1外部端子と前記第2外部端子との間の信号伝達経路を活性化させ、前記電源電圧指示部は、前記活性化に応じて、前記内部バス、前記第1インターフェース回路、及び前記第2インターフェース回路の動作電圧のうち最も高い動作電圧の供給を指示する、請求項6記載の半導体装置。外部電源が供給される電源端子と、前記電源端子に接続される単一の電源ラインと、前記電源ラインからの給電により動作し、動作電圧が異なり、回路モジュールの1つとして中央処理装置を含む複数の回路モジュールと、夫々の前記回路モジュールに対するクロック信号の供給と停止を制御するクロック信号供給制御部と、前記回路モジュールのクロック信号の供給状態を監視し、前記クロック信号供給制御部によるクロック信号供給対象の回路モジュールの動作電圧のうち最も高い動作電圧の供給を指示する電源電圧指示部と、前記指示を出力するための出力端子と、を有する半導体装置。前記電源電圧指示部は、前記中央処理装置に対するクロック信号の供給の停止を検出したとき、前記中央処理装置以外の前記クロック信号供給対象である回路モジュールの動作電圧のうち、最も高い動作電圧の供給を指示する、請求項8記載の半導体装置。外部電源が供給される電源端子と、前記電源端子に接続される単一の電源ラインと、前記電源ラインからの給電により動作し、動作電圧が異なり、回路モジュールの1つとして中央処理装置を含む複数の回路モジュールと、夫々の前記回路モジュールに対する電源の供給と停止を制御する電源供給制御部と、夫々の前記回路モジュールに対するクロック信号の供給と停止を制御するクロック信号供給制御部と、前記回路モジュールの電源とクロック信号の供給状態を監視し、前記電源供給制御部による電源供給対象であって、前記クロック信号供給制御部によるクロック供給対象である回路モジュールの動作電圧のうち、最も高い動作電圧の供給を指示する電源電圧指示部と、前記指示を出力するための出力端子と、を有する半導体装置。電源電圧を出力する第1半導体装置と、前記第1半導体装置からの給電により動作する第2半導体装置と、を有するデータ処理システムであって、前記第2半導体装置は、前記第1半導体装置から電圧が供給される単一の電源ラインと、前記電源ラインからの給電により動作し、動作電圧が異なり、回路モジュールの1つとして中央処理装置を含む複数の回路モジュールと、夫々の前記回路モジュールに対する電源の供給と停止を制御する電源供給制御部と、前記回路モジュールの電源の供給状態を監視し、前記電源供給制御部による電源供給対象の回路モジュールの動作電圧のうち最も高い動作電圧の供給を指示する電源電圧指示部と、を有するデータ処理システム。本願発明者は、更なる低消費電力化を図るべく以下の2点について検討を行った。1点目は、システムLSIの電源制御におけるCPUへの依存の軽減についてである。例えば特許文献1のようにシステムLSIに供給される電源電圧を変更するための制御をCPUが行う場合、CPUの処理負担が大きくなり、また、CPUの動作が停止しているときには電源電圧を変更することができないという課題がある。仮にCPUの動作が停止しているときに電源電圧を1.2Vから1.1Vに変更するのならば、一旦CPUのクロック周波数を電源電圧1.1Vでも動作可能な周波数に下げてから、CPUがPMICを制御して電源電圧を1.1Vに変更し、その後CPUを動作停止状態に移行させるという手順を踏む必要があり、処理が煩雑となる。また、CPUが動作停止状態になった後、更に電源電圧を変更するには、再度CPUを起動させる等の制御が必要となり、CPUの負担も大きい。2点目は、共通の電源ラインからの給電により動作する複数の回路モジュールを含むシステムLSIの低消費電力化についてである。システムLSI内部の複数の回路モジュールは、夫々の回路構成等の違いにより安定した動作を保証する動作電圧が異なることがある。例えば前述の特許文献1では、回路モジュール毎に対応する電源電圧が供給される場合が示されている。しかしながら、システムによっては、1つの電源ラインに複数の回路モジュールが接続される構成を採用する場合があり、このような場合には、電源ラインに接続される全ての回路モジュールを安定して動作させるため、動作電圧の最も高い回路モジュールに応じた電源電圧が電源ラインに供給される。例えば、CPUの動作電圧として1.2V以上が必要であり、周辺回路モジュールの動作電圧として1.1V以上が必要な場合、電源電圧として1.2V以上の電圧が電源ラインに供給される。このような回路構成のシステムLSIでは、例えばCPUが動作停止し、周辺回路モジュールのみが動作する場合であっても、電源電圧として1.2Vを供給していることが多く、低消費電力化の点からみて妥当でない。なお特許文献1では、複数の回路モジュールが共通の電源ラインからの給電により動作する構成については、特に考慮されていない。本発明の目的は、電源制御におけるCPUへの依存の軽減と低消費電力化のための技術を提供することにある。本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、本半導体装置は、外部電源が供給される単一の電源ラインからの給電により動作し、動作電圧が異なり、回路モジュールの1つとして中央処理装置を含む複数の回路モジュールと、夫々の前記回路モジュールに対する電源の供給と停止を制御する電源供給制御部と、前記回路モジュールの電源の供給状態を監視し、前記電源供給制御部による電源供給対象の回路モジュールの動作電圧のうち最も高い動作電圧の供給を出力端子を介して指示する電源電圧指示部と、を備える。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、本半導体装置によれば、電源制御におけるCPUへの依存の軽減と低消費電力化を実現することができる。1.実施の形態の概要先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。1回路モジュールの電源供給状態に応じて電源電圧を指示する半導体装置本発明の代表的な実施の形態に係る半導体装置1、8は、外部電源が供給される電源端子VDDと、前記電源端子に接続される単一の電源ライン170と、前記電源ラインからの給電により動作し、動作電圧が異なり、回路モジュールの1つとして中央処理装置110を含む複数の回路モジュール110、120121、122、130131、140141、150と、を有する。更に前記半導体装置は、夫々の前記回路モジュールに対する電源の供給と停止を制御する電源供給制御部161と、前記回路モジュールの電源の供給状態を監視し、前記電源供給制御部による電源供給対象の回路モジュールの動作電圧のうち最も高い動作電圧の供給を指示する電源電圧指示部162、172と、前記指示を出力するための出力端子VSELと、を有する。項1の半導体装置では、前記電源電圧指示部が回路モジュールの電源供給状態を監視して、最も高い動作電圧の供給の指示を前記出力端子を介して出力する。この指示を例えば外部の電源IC等が受け取ることで、前記回路モジュールの電源供給状態に応じた電源電圧の変更が実現される。また、電源供給状態の監視と動作電圧の供給の指示は、中央処理装置CPUによらずに実現されるので、例えばCPUが動作停止状態であっても電源電圧の変更が可能となる。2CPUスタンバイ時の電圧変更項1の半導体装置において、前記電源電圧指示部は、前記中央処理装置の電源供給の停止を検出したとき、前記中央処理装置以外の前記電源供給対象である回路モジュールの動作電圧のうち、最も高い動作電圧の供給を指示する。これによれば、例えば前記複数の回路モジュールのうちCPUの電源電圧が最も高い場合に、CPUの電源供給が停止されてCPUが動作停止状態に移行すれば、電源電圧をその他の回路モジュールの動作電圧まで下げる指示を行うことができるから、CPUの動作停止時の更なる低消費電力化を図ることができる。3CPUスタンバイ時の2段階の電圧変更項2の半導体装置において、前記電源電圧指示部は、前記中央処理装置の電源供給が停止している場合に前記中央処理装置以外の所定の回路モジュール120、130、140、150の電源供給が停止したとき、前記中央処理装置及び前記所定の回路モジュール以外の前記電源供給対象である回路モジュールの動作電圧のうち、最も高い動作電圧の供給を指示する。これによれば、例えば前記所定の回路モジュールの動作電圧がCPUの次に電源電圧が高い場合に、前記所定の回路モジュールの電源供給が停止されて前記所定の回路モジュールが動作停止状態に移行すれば、電源電圧をその他の回路モジュールの動作電圧まで下げることができるから、項2に対して更に低消費電力化することができる。4条件設定レジスタと供給電圧指示部項1又は2の半導体装置において、前記電源電圧指示部は、前記中央処理装置の制御に基づいて前記複数の回路モジュール毎に電源の供給状態を監視するか否かを示す情報を格納するための記憶部1622と、前記情報によって前記監視の対象に指定された回路モジュールであって前記電源供給制御部によって電源供給しようとする回路モジュールの動作電圧のうち最も高い動作電圧の供給を指示する電圧指示部1621、1821、1921と、を有する。これによれば、CPUによらない電源電圧の変更の制御を容易に実現することができる。5条件設定レジスタと供給電圧指示部2段階変更項1乃至3のいずれかの半導体装置8において、前記電源電圧指示部172は、前記中央処理装置の制御に基づいて前記複数の回路モジュール毎の動作電圧を示す情報を格納するための記憶部1722と、前記情報に基づいて、前記電源供給対象である回路モジュールの夫々の動作電圧を比較し、最も高い動作電圧を選択して指示する電圧指示部1721と、を有する。これによれば、CPUによらない電源電圧の変更の制御を容易に実現することができる。また、項3のような段階的な電源電圧の変更を容易に実現することができる。6外部からの起動停止を指示する外部入力端子項1乃至5のいずれかの半導体装置において、所定の回路モジュールの起動と停止を指示する信号を入力するための外部入力端子INR、を更に有し、前記電源供給制御部は、前記外部入力端子からの信号に応じて、前記所定の回路モジュールに対する電源の供給と停止を行う。これによれば、外部からの前記指示に連動した電源電圧の変更が可能となる。7外部入力端子を用いた制御の具体例項6の半導体装置において、前記中央処理装置に接続される内部バス100と、前記内部バスに接続される第1インターフェース回路171と、前記内部バスに接続される第2インターフェース回路181とを前記回路モジュールとして有し、前記第1インターフェース回路に接続される第1外部端子I/F2と、前記第2インターフェース回路に接続される第2外部端子I/F3と、を更に有する。前記電源供給制御部は、前記外部入力端子により起動が指示されたら、前記内部バスと、前記第1インターフェース回路と、前記第2インターフェース回路とに電源を供給することで前記第1外部端子と前記第2外部端子との間の信号伝達経路を活性化させる。また、前記電源電圧指示部は、前記活性化に応じて、前記内部バス、前記第1インターフェース回路、及び前記第2インターフェース回路の動作電圧のうち最も高い動作電圧の供給を指示する。これによれば、CPUが動作停止状態であっても、CPUを起動させることなく前記第1端子と前記第2端子との間の信号伝達経路を活性化させることができる。また、前記信号経路の活性化非活性化に応じて電源電圧を変更することができるから、例えば、前記信号経路の非活性化時に動作している回路モジュールの動作電圧が、前記内部バス、前記第1インターフェース回路、及び前記第2インターフェース回路の動作電圧よりも低い場合には、前記信号経路の非活性化時の消費電力を低減することができる。8回路モジュールのクロック供給状態に応じて電源電圧を指示する半導体装置本発明の代表的な実施の形態に係る別の半導体装置5は、外部電源が供給される電源端子VDDと、前記電源端子に接続される単一の電源ライン170と、前記電源ラインからの給電により動作し、動作電圧が異なり、回路モジュールの1つとして中央処理装置110を含む複数の回路モジュール110、120、130、140、150とを有する。更に前記半導体装置は、夫々の前記回路モジュールに対するクロック信号の供給と停止を制御するクロック信号供給制御部183と、前記回路モジュールのクロック信号の供給状態を監視し、前記クロック信号供給制御部によるクロック信号供給対象の回路モジュールの動作電圧のうち最も高い動作電圧の供給を指示する電源電圧指示部1821と、前記指示を出力するための出力端子VSELと、を有する。項8の半導体装置では、前記電源電圧指示部が回路モジュールに対するクロック信号の供給状態を監視して、最も高い動作電圧の供給の指示を前記出力端子を介して出力する。この指示を例えば外部の電源IC等が受け取ることで、前記回路モジュールの電源供給状態に応じた電源電圧の変更が実現される。また、クロック信号の供給状態の監視と動作電圧の供給の指示は、CPUによらずに実現されるので、例えばCPUに対するクロック信号の供給が停止して動作停止状態になっている場合であっても、電源電圧の変更が可能となる。9CPUスタンバイ時クロック停止時に電圧変更項8の半導体装置において、前記電源電圧指示部は、前記中央処理装置に対するクロック信号の供給の停止を検出したとき、前記中央処理装置以外の前記クロック信号供給対象である回路モジュールの動作電圧のうち、最も高い動作電圧の供給を指示する。これによれば、例えば前記複数の回路モジュールのうちCPUの電源電圧が最も高い場合に、CPUのクロック信号の供給が停止されてCPUが動作停止状態に移行すれば、電源電圧をその他の回路モジュールの動作電圧まで下げる指示を行うことができるから、CPUの動作停止時の更なる低消費電力化を図ることができる。10回路モジュールの電源クロック供給状態に応じて電源電圧を指示する半導体装置本発明の代表的な実施の形態に係る別の半導体装置6は、外部電源が供給される電源端子VDDと、前記電源端子に接続される単一の電源ライン170と、前記電源ラインからの給電により動作し、動作電圧が異なり、回路モジュールの1つとして中央処理装置110を含む複数の回路モジュール110、120、130、140、150と、を有する。更に、前記半導体装置は、夫々の前記回路モジュールに対する電源の供給と停止を制御する電源供給制御部161と、夫々の前記回路モジュールに対するクロック信号の供給と停止を制御するクロック信号供給制御部183と、前記回路モジュールの電源とクロック信号の供給状態を監視し、前記電源供給制御部による電源供給対象であって、前記クロック信号供給制御部によるクロック供給対象である回路モジュールの動作電圧のうち、最も高い動作電圧の供給を指示する電源電圧指示部192と、前記指示を出力するための出力端子VSELとを有する。項10の半導体装置では、前記電源電圧指示部が回路モジュールに対するクロック信号の供給状態と電源の供給状態を監視して、最も高い動作電圧の供給の指示を前記出力端子を介して出力する。この指示を例えば外部の電源IC等が受け取ることで、前記回路モジュールの電源供給状態及びクロック信号供給状態に応じた電源電圧の変更が実現される。また、クロック信号及び電源の供給状態の監視と動作電圧の供給の指示は、CPUによらずに実現されるので、例えばCPUに対するクロック信号の供給が停止して動作停止状態になっている場合であっても、電源電圧の変更が可能となる。11システム本発明の代表的な実施の形態に係るデータ処理システム300、305は、電源電圧を出力する第1半導体装置1、8と、前記第1半導体装置からの給電により動作する第2半導体装置2と、を有するデータ処理システムである。前記データ処理システムにおいて、前記第2半導体装置は、前記第1半導体装置から電圧が供給される単一の電源ライン170と、前記電源ラインからの給電により動作し、動作電圧が異なり、回路モジュールの1つとして中央処理装置110を含む複数の回路モジュール110、120121、122、130131、140141、150と、夫々の前記回路モジュールに対する電源の供給と停止を制御する電源供給制御部161と、前記回路モジュールの電源の供給状態を監視し、前記電源供給制御部による電源供給対象の回路モジュールの動作電圧のうち最も高い動作電圧の供給を指示する電源電圧指示部162、172と、を有する。これによれば、項11のデータ処理システムにおいて、項1と同様に、中央処理装置CPUによらないで前記回路モジュールの電源の供給状態に応じた電源電圧の変更を行うことができる。2.実施の形態の詳細実施の形態について更に詳述する。≪実施の形態1≫図1に、本実施の形態に係る半導体装置を含むデータ処理システムを例示する。同図に示される半導体装置1は、特に制限されないが、公知のCMOS集積回路の製造技術によってCPUや周辺回路モジュール等の複数の回路モジュールを1個の単結晶シリコンのような半導体基板に形成したシステムLSIである。半導体装置1は、外部電源端子VDD以下、参照符号VDDは、外部電源端子及び電源電圧を表すものとする。、外部インターフェース端子I/F1、及び外部出力端子VSELを介して電源IC2と接続される。電源IC2は、生成した電源電圧を半導体装置1に供給する電源生成回路である。電源IC2は、例えば電圧設定レジスタ202、203を有し、当該レジスタの設定値に応じた電圧を生成して電源電圧として出力する。電圧設定レジスタは、例えば、出力する電圧値の種類に応じた数だけ設けられ、同図には2種類の出力電圧が選択できるように2つの電圧設定レジスタ202、203を設けた場合が例示されている。電圧設定レジスタ202、203の値は、例えば、半導体装置1のCPU110から外部インターフェース端子I/F1を介して初期設定される。半導体装置1は、所望の電源電圧の供給を電源ICに対して要求する。具体的には、半導体装置1は、外部出力端子VSEL以下、参照符号VSELは、外部電源端子及び選択信号を表すものとする。を介して、電源電圧の電圧値を指定する選択信号VSELを電源IC2に出力する。選択信号VSELは、特に制限されないが、1ビットの信号である。選択信号VSELは電源IC2内部の選択回路200に入力される。選択回路200は、選択信号VSELに基づいて電圧設定レジスタ202、203のうち1つのレジスタを選択し、選択したレジスタの値に応じた電圧の生成を電源回路201に指示し、電源回路201がその指示に応じた電圧を生成して出力する。これにより、半導体装置1から指示された電圧値の電源電圧が半導体装置1に供給される。半導体装置1は、特に制限されないが、CPU中央処理装置110、第1周辺回路モジュール120、第2周辺回路モジュール130、第3周辺回路モジュール140以下、第1周辺回路モジュール、第2周辺回路モジュール、第3周辺回路モジュールを総称して、単に周辺回路モジュールとも称する。、電源IC用通信インターフェース回路PMIC_I/F150、内部バス100、内部電源制御回路161、供給電圧指示回路162、クロック制御回路163、電源制御指示部164、及び割り込み制御回路165を回路モジュールとして備える。割り込み制御回路165及び電源制御指示部164を除いた回路モジュールは、内部バス100を介して共通に接続される。半導体装置1には、回路モジュールが安定して動作することが保証される電源電圧の下限値以下、動作下限電圧とも称する。が異なる回路モジュールが存在するものとし、例えば図1では、CPU110と第3周辺回路モジュール140の動作下限電圧を1.2Vとし、その他の回路モジュールの動作下限電圧を1.1Vとする場合が示されている。周辺回路モジュール120、130、140は、特に制限されないが、画像処理用のデータ処理装置や音声データ圧縮のためのデータ処理装置等のアクセラレータ、メモリカード用のホストインタフェース等である。同図では、3つの周辺回路モジュールを例示しているが、特にその個数に制限はない。電源IC用通信インターフェース回路PMIC_I/F150は、外部インターフェース端子I/F1を介して電源ICと通信するためのインターフェース回路である。電源IC用通信インターフェース回路150は、CPUからの制御により、所定の通信プロトコルに従ってデータを電源IC2に対して送信する。前記所定の通信プロトコルは、例えばI2Cである。電源IC2から電源が供給される外部電源端子VDDには単一の電源ライン170が接続され、夫々の回路モジュールは前記電源ライン170からの給電により動作する。夫々の回路モジュールは、電源の供給と停止を制御する単位である電源領域に分けられ、電源領域毎に設けられた電源スイッチSW1~SW5によって電源の供給と停止が制御される。例えば、半導体装置1は、CPU用の電源領域以下、CPU電源領域とも称する。11、第1の周辺電源領域以下、PR1電源領域とも称する。12、第2の周辺電源領域以下、PR2電源領域とも称する。13、第3の周辺電源領域以下、PR3電源領域とも称する。14、外部インターフェース用電源領域以下、I/F電源領域とも称する。15に分け、夫々の電源領域毎に電源の供給と停止を制御する。例えば、CPU電源領域11はCPU110を含み、PR1電源領域12は周辺回路モジュール120を含み、PR2電源領域13は周辺回路モジュール130を含み、PR3電源領域14は周辺回路モジュール140を含み、I/F電源領域15は電源IC用通信インターフェース回路150を含む。一方で、常時電源が供給される電源領域常時電源供給領域とも称する。16も存在し、例えば、内部バス10、内部電源制御回路161、供給電圧指示回路162、クロック制御回路163、電源制御指示部164、及び割り込み制御回路165等は、常時電源供給領域16に属する。電源スイッチSW1~SW5は、内部電源制御回路161からの制御信号VSW1~VSW5によってオンオフが制御される。なお図1では、電源スイッチSW1~SW5がグラウンド側に配置される場合を例示しているが、これに限られず電源側VDD側に配置されてもよい。内部電源制御回路161は、電源スイッチSW1~SW5を駆動するための制御信号VSW1~VSW5の状態を切り替えることにより、電源領域11~15に対する電源の供給と停止を行う。例えば内部電源制御回路161は内部に電源制御用のレジスタを備え、CPU110が内部バス100経由で当該レジスタを設定する。内部電源制御回路161は、前記レジスタの設定値に応じて制御信号VSW1~VSW5の状態を切り替えることで、電源スイッチVSW1~VSW5のオンオフを制御する。また、内部電源制御回路161は、電源領域11~15の電源供給状態を把握し、電源領域毎の電源供給状態を示す電源状態信号S1~S5を供給電圧指示回路162に与える。電源状態信号S1~S5は、特に制限されないが、対応する電源領域に電源が供給されている電源スイッチがオンしているときは1が出力され、対応する電源領域に電源が供給されていない電源スイッチがオフしているときは0が出力されるものとする。内部電源制御回路161は、上述したCPU110からの制御の他に、割り込み制御回路165からの割り込み信号166や電源制御指示部164からの制御信号167によってもレジスタ設定の変更が可能とされる。クロック制御回路163は、CPU110や周辺回路モジュール120~140等のクロック信号が必要な回路モジュールに対するクロック信号CLK1~5の供給と停止を制御する回路であり、例えばクロックパルスジェネレータである。例えばクロック制御回路163は内部にクロック信号制御用のレジスタを備え、CPU110が内部バス100経由で当該レジスタが設定することにより、クロック信号CLK1~5の供給と停止が制御される。またクロック制御回路163は、CPU110からのレジスタ設定の他に、割り込み制御回路165からの割り込み信号166に応答して、電源領域の電源供給を制御する。割り込み制御回路165は、半導体装置1の外部からの割り込み要求や周辺回路モジュール120~140等からの割り込み要求に応じて、割り込み信号166を出力する回路である。電源とクロック信号の供給が停止してスタンバイ状態となっているCPU110を動作状態に復帰させる場合、内部電源制御回路161等は例えば以下のように動作する。先ず、CPU110の復帰要求が外部もしくは内部の回路モジュールから割り込み制御回路165に入力されると、割り込み制御回路165はCPU110、内部電源制御回路161、及びクロック制御回路163に対して割り込み信号166を出力する。そして、内部電源制御回路161が割り込み信号166に応答してCPU電源領域11に対する電源の供給を開始するとともに、クロック制御回路163が割り込み信号166に応答してCPU110に対するクロック信号の供給を開始し、CPU110が割り込み信号166に応答して復帰する。電源制御指示部164は、CPU110からの指示とは別に、特定の電源領域に対する電源の供給と停止を指示する回路である。例えば、CPU110以外の周辺回路モジュール120~140と専用線180以下、参照符号180は専用線及び専用線を介して伝達される要求信号を表すものとする。で接続される。電源制御指示部164は、例えば、要求信号180がアサートされたらPR3電源領域14に対する電源の供給を指示し、要求信号180がネゲートされたらPR3電源領域14に対する電源供給の停止を指示する。当該指示は、制御信号167を内部電源制御回路161に出力することにより行う。なお、CPU電源領域11に電源が供給されている場合には、要求信号180に関わらず、PR3電源領域14に対する電源の供給を指示する。これにより、周辺回路モジュール120~140はCPU110を起動させることなく、特定の電源領域に対する電源の供給と停止を制御することができる。なお、前記特定の電源領域はPR3電源領域14に限られず、別の電源領域であってもよい。例えば、前記特定の電源領域はPR1電源領域12であってもよく、また、複数の組合せ、例えばPR1電源領域12とPR2電源領域13等であってもよい。供給電圧指示回路162は、電源領域の電源供給状態に応じて、供給される電源の電圧値を電源IC2に指示する。図2は、供給電圧指示回路162の回路構成を例示する回路図である。供給電圧指示回路162は、図2に示されるように、条件設定レジスタ1622と電圧指示部1621から構成される。電圧指示部1621は、例えば内部電源制御回路161からの電源状態信号S1~S5を入力し、条件設定レジスタ1622によって指定された電源領域の電源状態に応じて電源の電圧値を指定して選択信号VSELを出力する。選択信号VSELは外部出力端子VSELを介して電源IC2に入力される。条件設定レジスタ1622には、前記電圧指示部1621による供給電圧指示の制御条件を示す情報、具体的には、電圧指示部1621が何れの電源領域の電源供給状態を監視対象とするかを示す情報、が格納される。例えば、条件設定レジスタ1622が5ビットの電源制御許可ビットbit4~0を持つレジスタであるとし、電源制御許可ビットbit4がCPU電源領域11に対応し、電源制御許可ビットbit3がPR1電源領域12に対応し、電源制御許可ビットbit2がPR2電源領域13に対応し、電源制御許可ビットbit1がPR3電源領域14に対応し、電源制御許可ビットbit0がI/F電源領域15に対応するものとする。この場合に、例えばbit4~bit0に10010が設定されたとすると、電圧指示部1621は、CPU電源領域11とPR3電源領域14の電源供給状態を監視対象とし、CPU電源領域11とPR3電源領域14のいずれか一方に電源が供給されているときは選択信号VSELを1highとし、CPU電源領域11とPR3電源領域14の双方に電源が供給されていないときは選択信号VSELを0Lowとする。選択信号VSELを受け取った電源IC2の選択回路200は、例えば選択信号VSELが1のときは、電源設定レジスタ202に設定された電圧値例えば1.2Vの生成を指示し、選択信号VSELが0のときは、電源設定レジスタ203に設定された電圧値例えば1.1Vの生成を指示する。一方、0が設定されている電源制御許可ビットbit3、bit2、bit0に対応するPR1電源領域12、PR2電源領域13、及びI/F電源領域15は、電圧指示部1621の監視対象となっていないので、当該電源領域の電源供給状態が変化したとしても、選択信号VSELの値が変化することはない。条件設定レジスタ1622の電源制御許可ビットbit4~0には、例えば初期値として00000が設定され、起動時には選択信号VSELは1となる。その後、パワーオンリセット解除等のタイミングで、CPU110から内部バス10を介して所望の値が設定されると、電源領域の電源供給状態に応じて選択信号VSELの状態が決定される。図3は、各電源領域の電源供給状態と選択信号VSEL及び電源電圧との対応を例示する説明図である。同図には、条件設定レジスタ1622の電源制御許可ビットbit4~0に10010が設定された場合が示されている。なお、電源制御許可ビットbit4~0において、1は監視対象であることを示し、0は監視対象でないことを示す。同図に示されるように、CPU電源領域11及びPR3電源領域14の電源供給状態がOFF電源供給停止となる条件では、選択信号VSELの値が0Lowとなり、電源電圧VDDは1.1Vとなる。一方、上記以外の条件、すなわち、少なくともCPU電源領域11とPR3電源領域14のいずれか一方の電源供給状態がON電源供給となる条件では、選択信号VSELの値が1Highとなり、電源電圧VDDは1.2Vとなる。すなわち、動作している回路モジュールの最も高い動作下限電圧に応じた電源電圧を供給するように電源電圧が制御される。図4は、供給電圧指示回路162による電源供給状態に応じた電源電圧制御の一例を示すタイミングチャートである。同図では、条件設定レジスタ1622の電源制御許可ビットbit4~0に10010が設定され、電源供給状態の監視対象がCPU電源領域11とPR3電源領域14である場合が示されている。また、初期状態として全ての電源領域に電源が供給されているものとし、このときの選択信号VSELの値は1、電源電圧VDDは1.2Vとする。先ず、タイミングt10において、CPU110がPR1電源領域12とI/F電源領域15に対する電源供給の停止を内部電源制御回路161に指示すると、状態信号S2及びS5の値が0となる。タイミングt11においてCPU電源領域11の電源供給が停止されると、状態信号S1の値が0となるが、PR3電源領域14には電源が供給されているため電源電圧は変更されない。次に、電源制御指示部164がPR3電源領域14の電源供給の停止を指示制御信号167:Lowレベルすると、タイミングt12においてPR3電源領域14の電源供給が停止される。これにより、電源供給状態の監視対象である状態信号S1及びS4の値が共に0となるので選択信号VSELは0となり、電源電圧VDDが1.2Vから1.1Vに変更される。その後、電源制御指示部164により、PR3電源領域14に対する電源供給の再開が指示されるPR3電源要求信号:ON要求と、タイミングt13においてPR3電源領域14の電源供給が再開される。これにより、状態信号S4の値が1となるので、選択信号VSELは1となり、電源電圧VDDが1.1Vから1.2Vに変更される。以降、同様の処理が繰り返される。その後、CPU電源領域11とPR3電源領域14の電源供給が停止して電源電圧VDDが1.1Vである状態において、割り込み信号166によりCPUの起動が要求されると、タイミングt14においてCPU電源領域11に対して電源供給がなされ、状態信号S1が1となり、電源電圧VDDが1.1Vから1.2Vに変更される。以上のように、半導体装置1は、動作していない回路モジュールに対する電源供給を停止するとともに、動作している回路モジュールの最も高い動作下限電圧に応じた電源電圧を供給するように電源IC2を制御する。例えば、動作下限電圧を考慮せずに電源電圧を変更してしまった場合、高い動作下限電圧で動作するはずの電源領域に配置された回路モジュールにおいては、動作が不安定状態となり、正常な動作処理を実現することができなくなってしまう。逆に動作下限電圧以上の電源電圧を供給される場合は、正常な動作を実現することが可能となる。つまり、その時に動作しうる回路の内、もっとも高い動作下限電圧を供給することによりそれぞれの回路は正常動作を実現することが可能となる。更に適宜動作下限電圧に応じた電源電圧制御電源電圧調整を行うことにより、動作を保証しつつ、消費電力を抑制することが可能となる。これにより、半導体装置1における各回路モジュールの安定的な動作を保証しつつ、不必要に高い電源電圧供給による消費電力の増加を抑えることで、更なる低消費電力化を図ることができる。図5に本発明の比較例として、供給電圧指示回路162を有しない半導体装置3を示す。半導体装置3は、供給電圧指示回路162を有しないため、CPU110のみ電源電圧の変更を指示することができる。半導体装置3によるタイミングチャートを図6に示す。図6の初期状態として、全ての電源領域に電源が供給されているものとし、電源電圧VDDは1.2Vとする。先ず、タイミングt20においてCPU電源領域11の電源供給が停止された後、制御信号167によってPR3電源領域の電源供給の停止が要求されると、タイミングt22においてPR3電源領域の電源供給が停止される。これにより、動作下限電圧1.1Vの回路モジュール以外動作していない状態となるので、電源電圧を1.1Vに下げても半導体装置3は安定的な動作が可能である。しかし、半導体装置3は供給電圧指示回路162を有していないため、電源電圧の変更を指示することはできず、電源電圧は1.2Vのまま維持されることになる。仮にこの状況で電源電圧を変更するためには、前述したように、CPU110がスタンバイ状態に入る前に、一旦、電源電圧1.1VでCPU110が動作可能な周波数までクロック信号の周波数を下げてから、CPU110が電源IC用インターフェース回路15を介して電源電圧変更の指示を電気IC4のレジスタに設定しなければならない。このような制御方法では処理が煩雑となり、また、電源IC4との間で所定の通信プロトコルに沿った通信を行うために電源IC用インターフェース回路150による処理が必要となるため、電圧変更が指示されてから電源電圧が変更されるまでに時間例えば20μs程度を要する。それに対し、本実施の形態に係る半導体装置1によれば、供給電圧指示回路162が各電源領域の電源供給状態の変化に応じて電源電圧の変更を指示することができるから、CPU110がスタンバイ状態に入る前に電源ICに電圧変更を指示することなく、電源電圧の変更を行うことができる。また、電源電圧の指定は外部出力端子VSELを介した選択信号によって行うので、電源IC用インターフェース回路15による処理が不要であり、前述の場合よりも、電源電圧を変更するまでの時間を短くすることができる例えば、100ns程度。以上のように、本実施の形態に係る半導体装置1によれば、前述の低消費電力化に加え、電源電圧の変更に係る制御をCPU110に依存せずに行うことができる。これにより、CPU110が動作停止状態でも電源電圧を変更して低消費電力化を図ることができ、電圧変更に係る処理も単純化される。また、外部出力端子VSELを用いたCPU110に依らない制御により、低消費電力な動作モードと通常の動作モードとの移行に要する時間をより短くすることができる。例えば、CPU110の動作下限電圧が最も高い場合には、電源電圧変更の処理にCPU110が介在しないので、CPU110の電源供給が停止すれば、速やかに電源電圧が下がって低消費電力モードに移行できるし、CPU110が動作停止状態から復帰する場合には、CPU110の電源供給が再開されれば、速やかに電源電圧が上がって通常動作モードに移行できる。更に、条件設定レジスタ1622の設定値により電源供給状態の監視対象とする電源領域を選択することができるので、半導体装置内部の回路構成に応じて電源電圧の変更の制御条件をプログラマブルにすることができる。≪実施の形態2≫図7に、実施の形態2に係る半導体装置を含むデータ処理システム302を例示する。同図に示される半導体装置5は、特に制限されないが、公知のCMOS集積回路の製造技術によってCPUや周辺回路モジュール等の複数の回路モジュールを1個の単結晶シリコンのような半導体基板に形成したシステムLSIである。実施の形態1に係る半導体装置1と同様の構成要素には同一の参照符号を付して、その詳細な説明を省略する。半導体装置1では、電源領域11~15の電源供給状態に応じて電源電圧の変更を指示する制御を行うが、半導体装置5では、電源領域11~15のクロック信号の供給状態に応じて電源電圧の変更を指示する制御を行う。半導体装置5は、前記クロック制御回路163に代えてクロック制御回路183を備える。クロック制御回路183は、前記クロック制御回路163の機能に加え、電源領域11~15夫々に対するクロック信号の供給状態を示すクロック供給状態信号SC1~5を供給電圧指示回路182に出力する。クロック供給状態信号SC1~5は、例えば、クロック信号が供給されている場合には1highとされ、クロック信号が供給されていない場合には0Lowとされる。供給電圧指示回路182は、条件設定レジスタ1622と電圧指示部1821を備える。電圧指示部1821は、例えば、電圧指示部1621と同様の回路構成とされ、電源状態信号S1~S5の代わりにクロック供給状態信号SC1~5を入力する。これにより、供給電圧指示回路182は、条件設定レジスタ162で指定された電源領域に対するクロック信号の供給状態に応じて、電源電圧の変更を指示することができる。以上、半導体装置5によれば、クロック信号が供給されている回路モジュールの動作下限電圧のうち最も高い動作下限電圧に応じた電源電圧を供給するように電源IC2を制御することができる。これにより、半導体装置1と同様に、更なる低消費電力化を図ることができる。≪実施の形態3≫図8に、実施の形態3に係る半導体装置を含むデータ処理システムを例示する。同図に示される半導体装置6は、特に制限されないが、公知のCMOS集積回路の製造技術によってCPUや周辺回路モジュール等の複数の回路モジュールを1個の単結晶シリコンのような半導体基板に形成したシステムLSIである。実施の形態1に係る半導体装置1及び実施の形態2に係る半導体装置5と同様の構成要素には同一の参照符号を付して、その詳細な説明を省略する。半導体装置1では、電源領域11~15の電源供給状態に応じて電源電圧の変更を指示する制御を行うが、半導体装置6では、電源領域11~15に対するクロック信号及び電源電圧の供給状態に応じて、電源電圧の変更を指示する制御を行う。半導体装置6は、供給電圧指示回路162の代わりに供給電圧指示回路192を備える。供給電圧指示回路192は、条件設定レジスタ1622で監視対象に指定された電源領域11~15の電源供給状態とクロック信号供給状態を監視し、電源電圧とクロック信号のいずれか一方の供給が停止されたら、その回路モジュールの動作が停止したと判断する。供給電圧指示回路192における電圧指示部1921は、例えば電圧指示部1621と同様の回路構成とされ、電源状態信号S1~S5の代わりに、例えばクロック供給状態信号SC1~5と電源状態信号S1~S5との論理積をとった信号を入力する。これにより、供給電圧指示回路182は、条件設定レジスタ162で指定された電源領域に対する電源電圧とクロック信号のいずれか一方の供給が停止されたら、その回路モジュールの動作が停止したと判断し、電源電圧の変更を指示することができる。例えば、条件設定レジスタ1622によりCPU電源領域11とPR3電源領域14が監視対象となっている場合に、全ての電源領域に電源電圧及びクロック信号が供給されているときは、電源電圧を1.2Vとする。そして、CPU電源領域11に対する電源供給又はクロック信号供給のいずれかが停止し、且つPR3電源領域14に対する電源供給又はクロック信号供給のいずれかが停止した場合には、電源電圧を1.1Vに変更する。このように半導体装置6によれば、電源電圧とクロック信号の双方が供給されている回路モジュールの動作下限電圧のうち最も高い動作下限電圧に応じた電源電圧を供給するように電源IC2を制御することができる。これにより、半導体装置1と同様に、更なる低消費電力化を図ることができる。≪実施の形態4≫図9に、実施の形態4に係る半導体装置を含むデータ処理システムを例示する。同図に示される半導体装置7は、特に制限されないが、公知のCMOS集積回路の製造技術によってCPUや周辺回路モジュール等の複数の回路モジュールを1個の単結晶シリコンのような半導体基板に形成したシステムLSIである。前記半導体装置1、5.6と同様の構成要素には同一の参照符号を付して、その詳細な説明を省略する。半導体装置7は、電源の供給と停止が制御される電源領域として、電源領域10、11、15、17、及び18を備える。例えば、電源領域10は内部バス100を含み、電源領域17は外部インターフェース回路171を含み、電源領域18はメモリインターフェース回路181を含む。なお、内部バス100は、実施の形態1乃至3では常時電源領域16に含まれるものとしたが、本実施の形態では電源の供給と停止が制御される電源領域10に含まれるものとし、動作下限電圧を1.1Vとする。外部インターフェース回路171は、外部インターフェース端子I/F2に接続された外部の代表的に示された半導体装置以下、外部LSIとも称する。20を内部バス100にインターフェースするための回路であり、例えば、CPU110が外部インターフェース端子I/F2に接続された共有リソースにアクセスするときに用いられ、その動作下限電圧は1.1Vとされる。メモリインターフェース回路181は、内部バス100を介して外部インターフェース端子I/F3に接続された不揮発性メモリ21にアクセスするための回路であり、動作下限電圧は1.2Vである。半導体装置7は、所定の回路モジュールに対する起動を要求する要求信号を入力するための外部入力端子INR参照符号INRは、外部入力端子及び前記要求信号を表すものとする。を更に有する。前記要求信号INRは、外部LSI20から外部インターフェース回路171、内部バス100、及びメモリインターフェース回路181を介して半導体装置7のローカルなリソース例えば不揮発性メモリ21に至る経路の電源供給が停止していても、その経路をバイパスしてアクセスするための信号である。供給電圧指示回路169は、電圧指示部1691及び条件設定レジスタ1692を備える。図10は供給電圧指示回路169の回路構成を例示する回路図である。同図に示されるように、電圧指示部1691の回路構成は前記ロジック1621と同様とされ、前記電源状態信号S1~S5の代わりに電源状態信号S1、S5、S6、S7及びS8を入力する。条件設定レジスタ1692は、条件設定レジスタ1622と同様に5ビットの電源制御許可ビットbit4~0を有する。例えば、電源制御許可ビットbit4がCPU電源領域11に対応し、電源制御許可ビットbit3がI/F電源領域15に対応し、電源制御許可ビットbit2が電源領域17に対応し、電源制御許可ビットbit1が電源領域18に対応し、電源制御許可ビットbit0が電源領域10に対応するものとする。同図では、電源制御許可ビットbit4~0に10010が設定され、電源供給状態の監視対象がCPU電源領域11と電源領域18である場合が示される。ここで、常時電源供給領域16以外の電源供給が停止されて、CPU110、内部バス100、外部インターフェース回路171、メモリインターフェース回路181、及び電源IC用外部インターフェース回路150が動作停止状態となっているときに、外部LSI20が不揮発性メモリ21にアクセスする場合の動作の流れを説明する。なお、常時電源供給領域16以外の電源供給が停止されている状態電源スイッチS1、SW5~SW8がOFFでは、電源電圧は1.1Vであるとする。ここで、外部LSI20が不揮発性メモリ21にアクセスするために必要な経路スルー経路に関連する回路は、電源領域17、電源領域10、電源領域18であることを例とする。先ず、外部LSI20が、要求信号INRをアサートする。要求信号INRがアサートされると、内部電源制御回路161は、制御信号VSW6~VSW8により電源スイッチSW6~SW8を制御して電源領域10、17、及び18に電源電圧の供給を行うとともに、電源領域17に対応する電源状態信号S6、電源領域18に対応する電源状態信号S7、及び電源領域10に対応する電源状態信号S8の値を夫々1として出力する。供給電圧指示回路169は、監視対象である電源領域18に対応する電源状態信号S8が1となったことを受けて、選択信号VSELを0から1に変化させ、電源電圧1.2Vの供給を指示する。これにより、外部インターフェース回路171、内部バス100、及びメモリインターフェース回路181に電源電圧1.2Vが供給され、これらの回路モジュールの動作が可能な状態となり、外部LSI2は外部インターフェース端子I/F2を介して不揮発性メモリ21にアクセスすることができる。その後、外部LSI2によるメモリアクセスが完了したら、外部LSI2は要求信号INRをネゲートする。これにより、内部電源制御回路161は、電源領域10、17、及び18に対する電源電圧の供給を停止するとともに、電源状態信号S6~S8の値を夫々0として出力する。供給電圧指示回路169は、監視対象であるCPU電源領域11と電源領域18が共に電源供給が停止したことを受けて、電源電圧1.1Vの供給を指示する。仮に半導体装置7が外部入力端子INRを有してない場合に、上記のようなメモリアクセスを実現するためには、外部インターフェース回路171を動作停止状態にすることなく、電源領域17に対する電源供給を常時行う必要がある。また、外部LSI20からメモリアクセスの要求があったら、外部インターフェース回路171が割り込み要求を発行することにより、一旦CPU110を起動させて、その後CPU110がメモリアクセスに必要なメモリインターフェース回路181等の回路モジュールの起動を指示する必要がある。それに対して半導体装置7によれば、外部LSI20は、外部入力端子INRを介して起動要求を発行することで必要な回路モジュールを起動させることができるから、外部インターフェース回路171及びCPU110が動作停止状態であっても、CPU110を起動させることなく、不揮発性メモリ21に対するアクセスが可能となる。また、供給電圧指示回路169により、電源供給状態の変化に連動して電源電圧を変更することができるから、実施の形態1と同様に、低消費電力化を図ることができる。≪実施の形態5≫図11に、実施の形態5に係る半導体装置を含む音楽再生システムを例示する。同図に示される半導体装置8は、特に制限されないが、公知のCMOS集積回路の製造技術によってCPUや周辺回路モジュール等の複数の回路モジュールを1個の単結晶シリコンのような半導体基板に形成したシステムLSIである。例えば、半導体装置8は、音楽再生用のアプリケーションプロセッサである。なお、半導体装置1、5、6、及び7と同様の構成要素には同一の参照符号を付して、その詳細な説明を省略する。半導体装置1では2種類の電源電圧が選択可能であったが、半導体装置8は電源電圧を3種類以上選択可能とする。ここでは一例として、選択可能な電源電圧の種類を4種類とし、電源IC9は4つの電源設定レジスタ202~205を備えるものとする。また、特に制限されないが、電源設定レジスタ202の電圧設定値を1.2V、電源設定レジスタ203の電圧設定値を1.1V、電源設定レジスタ204の電圧設定値を1.0V、電源設定レジスタ205の電圧設定値を0.9V、とする。半導体装置8における選択信号VSELは、特に制限されないが、2ビットの信号であり、外部出力端子VSEL_1及び外部出力端子VSEL_2から出力される。なお、外部出力端子VSEL_1及び外部出力端子VSEL_2を総称する場合は、単に外部出力端子VSELと表記し、参照符号VSELは外部出力端子のみならず、選択信号をも表すものとする。選択信号VSELは、電源IC2内部の選択回路200に入力される。選択回路200は、選択信号VSELの値に基づいて電圧設定レジスタ202、203、204、及び205のうち1つのレジスタを選択し、選択したレジスタの値に応じた電圧の生成を電源回路201に指示する。そして、電源回路201が指示された電圧を生成して出力することにより、所望の電源電圧が半導体装置8に供給される。半導体装置8は、周辺回路モジュールとして、例えば、音楽再生処理部SPU121、オーディオインターフェース回路ADO_IF122、DRAMインターフェース回路DRM_I/F131、メモリカードインターフェース回路MRYC_I/F141を備える。メモリカードインターフェース回路141は、外部インターフェース端子I/F6に接続されたメモリカードMRYC24と内部の回路モジュールとの間で内部バス100を介して通信を行うための回路である。メモリカードインターフェース回路141の動作下限電圧は1.1Vであり、PR3電源領域14に含まれる。メモリカード24は不揮発性の記憶領域を備える記憶装置であり、符号化された音楽データが格納される。DRAMインターフェース回路131は、外部インターフェース端子I/F5に接続された外部のSDRAM23と内部の回路モジュールとの間で内部バス100を介して通信を行うための回路である。DRAMインターフェース回路131の動作下限電圧は1.1Vであり、PR2電源領域13に含まれる。音楽再生時には、CPU110による制御に基づいて、メモリカード24に格納された音楽データのうち所定量の音楽データが、メモリカードインターフェース回路141、内部バス100、及びDRAMインターフェース回路131を介してSDRAM23に展開される。前記所定量の音楽データは、例えば再生時間1分間分のデータ量の音楽データである。音楽再生処理部121は、再生用の音楽データを一時的に蓄えるためのバッファ1212と、バッファ1212に格納された音楽データのデコード処理等を行うDSP1211を有する。音楽再生処理部121の動作下限電圧値は1.0Vであり、音楽再生処理部121はPR1電源領域12に含まれる。DSP1211は、メモリカード24からSDRAM23に展開された音楽データのうち所定のデータ量の音楽データを一旦バッファ1212に格納する。前記所定のデータ量は、例えば再生時間1秒間分のデータ量の音楽データである。DSP1211は、バッファ1212に格納された音楽データをデコードし、デコード結果をオーディオインターフェース回路122に出力する。また、DSP1211は、バッファ1212に格納された音楽データのデータ量が所定の閾値よりも低くなったら、音楽データの転送を要求する信号以下、SPU要求信号とも称する。184をアサートして、SDRAM23からバッファ1212に音楽データを格納する。例えば、DRAMインターフェース回路131が動作停止状態であるときに、DSP1211がSPU要求信号184を有効にすると、電源制御指示部173が内部電源制御回路161を介してDRAMインターフェース回路131を起動させる。DRAMインターフェース回路131の起動後、DSP1211は、再度SDRAM23からバッファ1212に音楽データを格納する。電源制御指示部173は、CPU110からの指示とは別に、特定の電源領域に対する電源の供給と停止を指示する回路である。例えば、電源制御指示部172は、DSP1211と専用線184参照符号184は、専用線及び専用線を介して伝達されるSPU要求信号を表すものとする。で接続される。電源制御指示部173は、SPU要求信号184がアサートにされたらPR2電源領域13に対する電源の供給を指示し、SPU要求信号184がネゲートにされたらPR2電源領域13に対する電源供給の停止を指示する。当該指示は、制御信号167を内部電源制御回路161に出力することにより行う。なお、CPU電源領域11に電源が供給されている場合には、電源制御指示部173は、SPU要求信号184に関わらずPR2電源領域13に対する電源の供給を指示する。オーディオインターフェース回路122は、音楽再生処理部121と外部のオーディオ用LSIADO_LSI22との間で通信を行うためのインターフェース回路であり、例えば、DSP1211から受け取ったデコード結果を外部インターフェース端子I/F4を介して、オーディオ用LSI22に出力する。オーディオインターフェース回路122の動作下限電圧値は1.0Vであり、オーディオインターフェース回路122はPR1電源領域12に含まれる。半導体装置8は、実施の形態1に係る供給電圧指示回路162に代えて、供給電圧指示回路172を備える。図12は、供給電圧指示回路172の回路構成を例示する回路図である。同図に示されるように、供給電圧指示回路172は、条件設定レジスタ1722及び電圧指示部1721を有する。条件設定レジスタ1722には、電源の供給と停止の制御対象とされる電源領域毎に動作下限電圧を示す情報が格納される。当該情報は、CPU110から内部バス10を介して設定される。条件設定レジスタ1722が、例えば10ビットの電源設定ビットbit9~0を持つレジスタであるとしたとき、電源設定ビットbit9:8がCPU電源領域11に対応し、電源設定ビットbit7:6がPR1電源領域12に対応し、電源設定ビットbit5:4がPR2電源領域13に対応し、電源設定ビットbit3:2がPR3電源領域14に対応し、電源設定ビットbit1:0がI/F電源領域15に対応するものとする。この場合に、例えば、11は1.2V、10は1.1V、01は1.0V、00は0.9Vを表すとすると、電源設定ビットbit9:8は111.2V、電源設定ビットbit7:6は101.1V、電源設定ビット5:4は011.0V、電源設定ビット3:2は111.2V、電源設定ビット1:0は101.1Vが設定される。条件設定レジスタ1722の各bitの値は、電圧指示部1721内の電源領域毎に対応されて設けられた選択回路1723_A~1723_E総称する場合は単に、選択回路1723と称する。に入力される。選択回路1723は、電源状態信号S1~S5を選択信号とし、電圧設定ビットの値と所定の電圧値を示す値のいずれかを選択して出力する。前記所定の電圧値を示す値は、特に制限されないが、半導体装置8内の回路モジュールの動作下限電圧のうち最も低い動作下限電圧を示す値であり、本実施の形態の場合、0.9Vを示す値00である。例えば、選択回路1723_Aは、電源状態信号S1が1Highの場合には、電源設定ビットbit9:8の値111.2Vを出力し、電源状態信号S1が0Lowの場合には、最も低い動作下限電圧を示す値000.9Vを出力する。他の選択回路1723_B~1723_Eも同様に動作する。選択回路1723_A~1723_Eの夫々の出力信号は、比較器1724に入力される。比較器1724は、入力された信号の中から最も高い電圧値を示す信号を選択し、選択信号VSELとして出力する。図13は、各電源領域の電源供給状態と選択信号VSEL及び電源電圧との対応を例示する説明図である。同図には、条件設定レジスタ1722の電源制御許可ビットbit9~0に1101101010が設定された場合が示されている。なお、電源制御許可ビットbit9~0の値と電圧値との対応は、上記と同様である。同図に示されるように、CPU電源領域11がON電源供給となる条件では、選択信号VSELの値が11となり、電源電圧VDDは1.2Vとなる。一方、CPU電源領域11がOFF電源供給停止となる条件では、PR1電源領域12、PR2電源領域13、PR3電源領域14、及びI/F電源領域15の電源供給状態に応じて、選択信号VSELの値が10と01のどちらかとなる。例えば、動作下限電圧が1.1VであるPR2電源領域13、PR3電源領域14、及びI/F電源領域15のいずれかに電源供給がなされている場合には、選択信号VSELの値が10となり、電源電圧VDDは1.1Vとなる。また、動作下限電圧が1.1VであるPR1電源領域12及びI/F電源領域15の双方の電源供給が停止し、動作下限電圧が1.0VであるPR1電源領域12に電源が供給されている場合には、選択信号VSELの値が01となり、電源電圧VDDは1.0Vとなる。更に、常時電源供給領域16以外のすべての電源領域の電源供給が停止している場合には、選択信号VSELの値が00となり、電源電圧VDDは0.9Vとなる。半導体装置8による音楽再生処理時の電源電圧の変化を図14を用いて詳細に説明する。図14は、半導体装置8による音楽再生処理時における電源電圧制御の一例を示すタイミングチャートである。同図における初期状態として、常時電源供給領域16を含めた全ての電源領域に電源が供給されているものとし、そのときの電源電圧VDDは1.2Vとする。また、条件設定レジスタ1722の電圧設定ビットbit9~0の設定は、図13と同様とする。先ず、CPU110はメモリカード24に格納された例えば1分間分の音楽データをSDRAM23に展開する。展開後、DSP1211はSPU要求信号184を出力し、SDRAM23にアクセスして1秒間の音楽データをバッファ1212に格納する。バッファ1212へのデータ格納後、CPU110は、タイミングt30において内部電源制御回路161に対してI/F電源領域15の電源遮断を指示し、タイミングt31においてPR3電源領域14の電源遮断を指示する。その間、DSP1211はデコード処理を実行し、デコード結果をオーディオインターフェース回路を介してオーディオ用LSIに出力する。タイミングt32において、CPU110がCPU電源領域11の電源遮断を指示すると、選択信号VSELの値が10となり、電源電圧VDDが1.1Vになる。そして、再度、DSP1211がSPU要求信号184を出力し、SDRAM23にアクセスして1秒間の音楽データをバッファ1212に格納する。データ格納が完了したら、DSP1211は、デコード処理を実行するとともに、タイミングt33においてSPU要求信号184を取り下げることで電源制御指示部173に対してDRAMインターフェース回路131が含まれるPR2電源領域13の電源遮断を要求する。これにより、選択信号VSELの値が01となり、電源電圧VDDが1.0Vになる。バッファ1212に格納した音楽データのデータ量が減り、タイミングt34において所定の閾値を下回ると、DSP1211はSPU要求信号184を有効にする。電源制御指示部173は、SPU要求信号184に応じて、DRAMインターフェース回路131が属するPR2電源領域13の電源復帰を要求し、当該電源領域の電源供給が再開される。その結果、選択信号VSELの値が10となり、電源電圧VDDが1.1Vになる。その後、DSP1211は、再度SDRAMにアクセスして音楽データをバッファに格納する。データ格納が完了したら、DSP1211は、デコード処理を実行するとともに、タイミングt35においてSPU要求信号184を取り下げることでPR2電源領域13の電源遮断を要求する。これにより、選択信号VSELの値が01となり、電源電圧VDDが1.0Vになる。以上のように、DSP1211は音楽データのデコード処理と、バッファへのデータの格納の処理を繰り返し実行する。なお、前述のようにバッファ1212に格納する音楽データが1秒間分の音楽データである場合には、DSP1211は、例えば約1秒間隔でSPU要求信号184を有効にし、SDRAM23からのデータ転送を要求する。その後、メモリカード24からSDRAM23に展開した音楽再生データが減り、タイミングt36においてSDRAM23内のデータ量が所定の閾値を下回ると、DSP1211は割り込み制御回路165に対して割り込み要求185を出力し、CPU110の起動を要求する。割り込み制御回路165は、割り込み信号185に応じて、CPU電源領域11の電源供給を指示するとともに、CPU110に割り込み信号166を出力する。これにより、選択信号VSELの値が11となり、電源電圧VDDが1.2Vになる。CPU110は、復帰後のタイミングt37において、内部電源制御回路161に対しメモリインターフェース回路141の属するPR3電源領域14の電源供給再開を指示する。メモリインターフェース回路141が起動したら、CPU110はメモリカード24にアクセスして音楽データをSDRAM23に展開する。そして、SDRAM23へのデータの転送が完了したら、CPU110は、タイミングt38においてPR3電源領域14の電源供給の停止を指示し、その後のタイミングt39においてCPU電源領域11の電源供給の停止を指示する。これにより、選択信号VSELの値が01となり、電源電圧VDDが1.0Vになる。その後は、上記と同様の処理が繰り返し実行される。なお、前述のようにSDRAM23に展開される音楽データが1分間分の音楽データである場合には、DSP1211は、例えば約1分間隔で割り込み要求185を発行し、メモリカード24からSDRAM23へのデータ転送を要求する。次に、半導体装置8がスタンバイ状態に移行する際の電源電圧の変化を図15を用いて詳細に説明する。図15は、半導体装置8がスタンバイ状態に移行する際の電源電圧制御の一例を示すタイミングチャートである。同図では、条件設定レジスタ1722の電源制御許可ビットbit9~0に1110011110が設定された場合が示されており、各bitの情報の意味は、図13と同様とする。また、初期状態として全ての電源領域に電源が供給されているものとし、このときの電源電圧VDDは1.2Vとする。ここで、スタンバイ状態とは、電源領域11~15に対する電源供給が停止され、常時電源供給領域16のみ電源が供給されている状態をいう。半導体装置8において、例えば音楽再生等の処理が行われず、且つ外部からの信号入力が無い状態が一定期間継続すると、CPU110はスタンバイ状態に移行するため、各電源領域に対する電源供給の停止を指示する。例えば、CPU110は、PR1電源領域12、PR3電源領域14、及びI/F電源領域15に対する電源供給の停止を内部電源制御回路161に指示した後、タイミングt41においてCPU電源領域10の電源供給の停止を指示する。CPU電源領域11の電源供給が停止されると、DSP1211からのSPU要求信号184が有効でないため、電源制御指示部173はPR2電源領域13の電源供給の停止を指示する。これにより、電源領域11~15全ての電源供給が停止するため、選択信号VSELの値は00となり、電源電圧VDDは0.9Vに変更される。その後、タイミングt42において、例えば割り込み信号166によりCPU110に対する起動要求が発行されると、CPU電源領域11に電源供給が再開される。これにより、選択信号VSELの値は11となり、電源電圧VDDは1.2Vに変更される。なお、CPU電源領域11に対する電源供給の再開に伴い、電源制御指示部173はPR2電源領域13の電源供給の再開を指示するので、PR2電源領域13も電源供給が再開される。このように、半導体装置8がスタンバイ状態になったときに、各電源領域の電源供給を停止するだけでなく電源電圧を下げることができるので、実施の形態1と同様に、更なる低消費電力化が可能となる。以上のように半導体装置8によれば、半導体装置1と同様に、動作している回路モジュールの最も高い動作下限電圧に応じた電源電圧を供給するように電源IC2を制御することができる。また、半導体装置8によれば、電源電圧を多段階に変更することができるから、前述の音楽再生機器用のアプリケーションプロセッサのようにCPUを起動させず周辺回路モジュールが動作する期間が長い半導体装置に適用すれば、CPUの動作停止状態における消費電力を更に低減させることができる。以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、実施の形態1乃至6では、外部電源端子及び電源ラインを1つとしたが、これに限られず、1つの電源ラインが接続され外部電源端子を複数設け、夫々の電源ラインに供給される電源電圧を制御することも可能である。この場合は、例えば、電源ライン毎に供給電圧指示部162を設け、電源ライン外部電源端子毎に選択信号VSELを出力することで、電源ライン外部電源端子毎に電圧を調整することが可能となる。また、実施の形態1乃至6では、電源IC2の電源電圧を変更するための構成として電源設定レジスタを用いて電圧変更する回路構成を示したが、これに限られず、電源IC2が選択信号VSELに応じて電圧を変更できれば、他の回路構成を採用してもよい。