"配線層と、少なくとも底部において、側面が2つ以上の面から成り、かつ、外側に凸な鋭角もしくは前記鋭角の先端部を曲線に置き換えた形を、2つ以上含む平面形状である、コンタクトホールと、めっき層から成り、前記コンタクトホールの内部を埋めて形成され、前記配線層に接続されたコンタクト層とを含む半導体装置。前記コンタクトホールの少なくとも前記底部の平面形状が三角形もしくは三角形の角の先端部を曲線に置き換えた形である、請求項1に記載の半導体装置。前記コンタクトホールの少なくとも前記底部の平面形状が、前記鋭角と内側に凸な角とを有する多角形のうち、前記内側に凸な角を挟む2辺を、円弧に置き換えた形である、請求項1に記載の半導体装置。前記コンタクトホールの上部の平面形状が円形もしくは楕円形である、請求項1に記載の半導体装置。前記コンタクトホールの底部を含む下部の平面形状が三角形もしくは三角形の角の先端部を曲線に置き換えた形であり、前記コンタクトホールの上部の平面形状が円形である、請求項1に記載の半導体装置。半導体基板と、前記配線層を内部に含む絶縁層とをさらに含み、前記コンタクトホールが、前記配線層及び前記半導体基板と、前記配線層及び前記半導体基板の間の前記絶縁層とに形成されている、請求項1に記載の半導体装置。配線層と、前記配線層を内部に含む絶縁層とを形成する工程と、前記絶縁層に、少なくとも底部において、側面が2つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、2つ以上含む平面形状であり、前記配線層に達するコンタクトホールを形成する工程と、電解めっきにより、前記コンタクトホールの内部を埋めて、前記配線層に接続するように、コンタクト層を形成する工程とを含む半導体装置の製造方法。前記コンタクト層を形成する工程において、前記コンタクト層に接続される上層の配線層を、電解めっきにより、前記コンタクト層と同時に形成する請求項7に記載の半導体装置の製造方法。前記コンタクト層を形成した後に、前記コンタクト層上に前記コンタクト層に接続される上層の配線層を形成する工程をさらに含む請求項7に記載の半導体装置の製造方法。前記コンタクト層を形成する工程の前に、前記上層の配線層を形成するための凹部を前記絶縁層に形成する工程を行う、請求項8に記載の半導体装置の製造方法。前記コンタクト層を形成する工程の前に、前記上層の配線層を形成するためのパターンのレジストマスクを前記絶縁層上に形成する工程を行う、請求項8に記載の半導体装置の製造方法。半導体基板上に、配線層と、前記配線層を内部に含む絶縁層とを形成する工程と、前記配線層及び前記半導体基板と、前記配線層及び前記半導体基板の間の前記絶縁層とに、少なくとも底部において、側面が2つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、2つ以上含む平面形状である、コンタクトホールを形成する工程と、電解めっきにより、前記コンタクトホールの内部を埋めて、前記配線層及び前記半導体基板に接続するように、コンタクト層を形成する工程とを含む半導体装置の製造方法。ビアホール等によるコンタクトホール内に、めっき層から成るコンタクト層を埋め込んで上下層の電気的接続を行うときに、埋め込み性が悪いために、コンタクトホールの内部の空間を完全に埋めることができず、埋め込みボイドを生じることがある。本技術の目的は、コンタクトホール内にめっき層から成るコンタクト層を埋め込んで上下層の電気的接続を行うときの、コンタクト層の埋め込み性を良好にする構造の半導体装置及びその製造方法を提供するものである。本技術の半導体装置は、配線層と、少なくとも底部において、側面が2つ以上の面から成り、かつ、外側に凸な鋭角もしくは前記鋭角の先端部を曲線に置き換えた形を、2つ以上含む平面形状である、コンタクトホールとを含む。そして、めっき層から成り、コンタクトホールの内部を埋めて形成され、配線層に接続されたコンタクト層を含む。本技術の半導体装置の製造方法は、配線層と、この配線層を内部に含む絶縁層とを形成する工程を含む。そして、絶縁層に、少なくとも底部において、側面が2つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、2つ以上含む平面形状であり、配線層に達するコンタクトホールを形成する工程を含む。さらに、電解めっきにより、コンタクトホールの内部を埋めて、配線層に接続するように、コンタクト層を形成する工程を含む。本技術の半導体装置の他の製造方法は、半導体基板上に、配線層と、配線層を内部に含む絶縁層とを形成する工程を含む。そして、配線層及び半導体基板とそれらの間の絶縁層とに、少なくとも底部において、側面が2つ以上の面から成り、かつ外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、2つ以上含む平面形状である、コンタクトホールを形成する工程を含む。さらに、電解めっきにより、コンタクトホールの内部を埋めて、配線層及び半導体基板に接続するように、コンタクト層を形成する工程を含む。上述の本技術の半導体装置の構成によれば、少なくとも底部において、側面が2つ以上の面から成り、かつ、外側に凸な鋭角もしくはこの鋭角の先端部を曲線に置き換えた形を、2つ以上含む平面形状のコンタクトホールが形成されている。そして、このコンタクトホールの内部を埋めて、めっき層から成るコンタクト層が形成されている。コンタクトホールの底部は、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を2つ以上含む平面形状であるので、鋭角もしくは鋭角の先端部を曲線に置き換えた形の箇所で、めっき層を形成する際のめっきの成長速度を速めることができる。これにより、コンタクトホールの底部からのめっき速度を速くして、底部が速くめっき層で埋まる。底部が速くめっき層で埋まるので、底部が十分に埋まりきらないうちに上部が埋まってしまい埋め込みボイドを生じることを防ぐことができる。従って、電解めっき法によるコンタクトホール内にめっき層を埋め込む際の埋め込み性を向上させることが可能になる。上述の本技術の半導体装置の製造方法によれば、絶縁層に、少なくとも底部において、側面が2つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、2つ以上含む平面形状であるコンタクトホールを形成する。そして、電解めっきにより、このコンタクトホールの内部を埋めて、配線層に接続するように、コンタクト層を形成する。コンタクトホールの底部は、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を2つ以上含む平面形状であるので、鋭角もしくは鋭角の先端部を曲線に置き換えた形の箇所で、めっき層を形成する際のめっきの成長速度を速めることができる。これにより、コンタクトホールの底部からのめっき速度を速くして、底部が速くめっき層で埋まる。底部が速くめっき層で埋まるので、底部が十分に埋まりきらないうちに上部が埋まってしまい埋め込みボイドを生じることを防ぐことができる。従って、電解めっき法によってコンタクトホールの内部を埋めてコンタクト層を形成する工程において、めっき層の埋め込み性を向上させることが可能になる。上述の本技術の他の半導体装置の製造方法によれば、絶縁層に、少なくとも底部において、側面が2つ以上の面から成り、かつ外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、2つ以上含む平面形状である、コンタクトホールを形成する。そして、電解めっきにより、このコンタクトホールの内部を埋めて、配線層及び半導体基板に接続するように、コンタクト層を形成する。これにより、本技術の半導体装置の製造方法と同様に、底部が速くめっき層で埋まるので、底部が十分に埋まりきらないうちに上部が埋まってしまい埋め込みボイドを生じることを防ぐことができる。従って、電解めっき法によってコンタクトホールの内部を埋めてコンタクト層を形成する工程において、めっき層の埋め込み性を向上させることが可能になる。上述の本技術によれば、電解めっき法によるコンタクトホール内にめっき層を埋め込む際の埋め込み性を向上させることが可能になるので、下層と上層とを電気的に接続する、めっき層から成るコンタクト層の接続信頼性を向上させることが可能になる。従って、本技術により、信頼性の高い半導体装置を実現することができる。以下、本技術を実施するための最良の形態以下、実施の形態とするについて説明する。なお、説明は以下の順序で行う。1.本技術の概要2.第1の実施の形態3.第2の実施の形態4.第3の実施の形態5.第4の実施の形態<1.本技術の概要>まず、具体的な実施の形態の説明に先立ち、本技術の概要について説明する。TSVthroughsiliconvia等、サイズが数μm単位になるような大きいビアホールを、めっき層で埋め込む場合に、前述したようにビアホールの底部の形状がU字状になっていると、埋め込みボイドが形成されることがある。これは、埋め込み配線上に形成したビアホールのように平坦な底を有する場合に比べて、ビアホールのU字状の底へのめっき促進剤アクセラレータの濃縮が遅くなり、電解銅めっきの成長はコンフォーマルデポが強くなるからである。その結果、めっき成長に伴い、埋め込むべき空間のアスペクト比が高くなり、底部が十分に埋まりきらないうちに上部が埋まってしまい、埋め込みボイドが形成されることがある。めっきの添加剤であるアクセラレータは、凹部に濃縮される機能を有する。ビアホールの底がU字状であると、底部の中央が深くなるため、ビアホールの底が平坦面である場合と比較して、アクセラレータの濃縮が遅くなる。また、ビアホールの底面に凸部が存在すると、めっき時に、電子の集まりやすい凸部に、めっき添加剤のレベラが選択的に付着して、めっきを抑止する。従って、ビアホールの底面の凸部においてめっき成長が抑制されるため、底部が十分に埋まりきらないうちに上部が埋まってしまい、埋め込みボイドが形成されやすくなる。ビアホール等により形成されるコンタクトホールの平面形状は、一般的には、円形のように、一様な1つの曲線から成る角を有しない形状か、或いは、正方形長方形八角形のように、角の内角が90度以上直角又は鈍角である形状である。これらの平面形状の場合、コンタクトホールの側面からの成長速度を十分に確保できないため、埋め込みボイドが形成されやすくなる。上述した問題に対して、めっきの添加剤の機能、即ち、促進剤アクセラレータが凹部に濃縮される機能と、レベラが凸部に濃縮される機能とを利用して、コンタクトホールの埋め込み性を改善することが考えられる。そこで、本技術では、コンタクトホールの少なくとも底部の平面形状を、円形や四角形ではなく、三角形や内角に鋭角外側に凸な鋭角を有する多角形等、もしくは鋭角の先端部を曲線に置き換えた形状とする。この平面形状として、コンタクトホールの側面と側面が接する角度が90°未満となる部分が存在するようにして、コンタクトホールの側壁に角度が90°未満の略V字の溝を形成させることにより、側面の溝からのめっき層のデポレートを向上させる。なお、ビアホールの側壁に、内側に凸な凸部が存在する場合には、前述したビアホールの底面に凸部が存在する場合と同様に、電子の集まりやすい凸部に、めっき添加剤のレベラが選択的に付着して、めっきを抑止する。このような凸部がビアホールの側壁に存在する場合には、ホールの側壁の略V字の溝による、デポレートを向上する効果を打ち消してしまう。そこで、コンタクトホールの平面形状が、星型等の、180度を超えていて内側に凸である内角を含む多角形である場合には、その角度を形成する両側の線即ち、内側に凸な角を挟む2辺を、それらの線に接する円弧に置き換えることが好ましい。これにより、めっき時に凸部に電流が集中しないようにすることができる。配線層上に、配線層に達するコンタクトホールを形成した場合には、コンタクトホールの底面が平坦面となる。上述した平面形状を有するコンタクトホールにおいて、さらにコンタクトホールの底面を平坦面とすることで、コンタクトホール内の3つの面底面と2つの側面で形成される凹部から、めっきの成長を早めることができる。これにより、コンタクトホール内部全体のボトムアップ効果を高めて、埋め込みボイドを抑止することが可能になる。また、コンタクトホールの底面がU字形である場合には、コンタクトホールの底面が平坦面である場合と比較して、前述したように、めっき層の埋め込み性が劣る。しかし、コンタクトホールの底面がU字形である場合でも、本技術を適用して、コンタクトホールの底部の平面形状を、鋭角もしくは鋭角の先端部を曲線に置き換えた形状を有する構成とすれば、めっき層の埋め込み性を向上することができる。これにより、平面形状が円形や四角形で底面がU字形である場合と比較して、めっき層の埋め込み性を向上して、埋め込みボイドの発生を抑制することが可能になる。ここで、コンタクトホールの平面形状と、コンタクトホールを埋めてめっき層を形成する際のめっき層の成長に関して、より詳しく説明する。まず、下層の配線層と上層の配線層を接続するコンタクトホールにおいて、本技術を適用して、コンタクトホール全体の平面形状が三角形であるコンタクトホールを形成した場合を考える。このようなコンタクトホールを、下層の配線層配線層と同じ導体層から成るパッド層も同様に接続して形成すると、コンタクトホールの底面は平坦面になり、かつ、コンタクトホールの側面には、三角形に対応する3つの平面が設けられた形状になる。このような形状を持ったコンタクトホールに、半導体装置の銅配線に用いられている電解銅めっき液を用いてめっきを行うと、ホールの底面の凹部にアクセラレータが吸着し、めっき成長と共にアクセラレータの濃縮が起こる。これにより、めっき層の埋め込みを完了させる前の断面写真を図23に示すように、ホールの底面の角部のめっきの成長が、底面の中央部やコンタクトホールの上部の側面よりも速くなる。従って、底部の平面形状が三角形であるコンタクトホールを形成した場合は、従来の平面形状が丸形や四角形であるコンタクトホールよりも、ホール底面の角部からのめっき速度が速くなり、埋め込みの完全性が高まる。このように、コンタクトホールの側面と側面が接する角度が90°未満となる部分が存在する平面形状は、三角形に限らない。例えば、星形や図7Aに示す形状が考えられる。ただし、このような多角形は、コンタクトホール側面に180°より大きい内角を持つことになる。例えば、コンタクトホールの底面に上向きの凸部を有する場合には、前述したように、めっき液中の促進剤やレベラの効果により、凸部のめっき速度が遅くなる。そのため、埋め込みを完了させる前の断面写真を図24に示すように、点線で囲んだ凸部のめっき速度が遅くなることにより、図中矢印で示す底面の角部からのボトムアップの効果を弱めてしまう。コンタクトホールの平面形状において、180°以上の内角を有する場合、その内角の所では、コンタクトホールの側壁に内側向きの凸部を有するため、底面に上向きの凸部を有する場合と同様に、めっき層の埋め込み性が低下してしまう。そこで、コンタクトホールの平面形状において、180°以上の内角を含む場合は、その角度を形成する線即ち、内側に凸な角を挟む2辺を、その線を接線とする円弧に置き換えた構造にする図7B及び図7Cを参照。これにより、めっき時の凸部の影響を小さくして、隣接する面のなす角度が90°未満鋭角である箇所をコンタクトホール内に多数形成させることができるので、電解めっきによる埋め込み速度を従来の形状よりも速くすることができる。なお、コンタクトホールの平面形状の角部三角形の頂点等は、リソグラフィー時及びドライエッチング加工時に、解像或いは加工限界があるため、厳密には曲率を持つことになる。そして、このように角部に曲率を持ち、平面形状の鋭角の先端部を曲線に置き換えた形状となっていても、本技術を適用することができる。本技術を適用することにより、平面形状の鋭角の先端部を曲線に置き換えた形状となっていても、先端部からのめっき層のデポレートを速くして、埋め込み性を向上することができる。より好ましくは、コンタクトホールの平面形状の鋭角の先端部角部の曲率半径を、平面形状の多角形で最も短い辺の1/2の長さよりも短くする図8A及び図8Bを参照。この条件を満たすことにより、角部が丸くなっても、十分にめっき層のデポレートを早くすることが可能になる。<2.第1の実施の形態>第1の実施の形態の半導体装置の概略構成図断面図を、図1に示す。この半導体装置は、下層の第1の配線層12と、上層の第2の配線層16との間を、コンタクトホール14内に埋め込まれたコンタクト層15によって、電気的に接続している。第1の配線層12は、絶縁層11の上面に形成された凹部溝内に、金属層が埋め込まれて成る。第2の配線層16と、コンタクト層15とは、同時に形成されためっき層から成る。コンタクトホール14は、絶縁層13内を上下方向に貫通して形成されている。第2の配線層16は、絶縁層13の上面に形成された凹部溝内に、めっき層が埋め込まれて成る。第1の配線層12の金属層の材料としては、配線や電極に使用されている各種金属や合金を使用することができる。第2の配線層16及びコンタクト層15のめっき層の材料としては、銅やその他のめっきにより形成することが可能な金属材料を使用することができる。絶縁層13には、例えば酸化シリコン層を用いるが、窒化シリコン層と酸化シリコン層等、異なる2種以上の絶縁層を積層した構成としても構わない。なお、図示しない部分に、トランジスタ、コンデンサ等の回路素子が形成されていて、回路素子と、第1の配線層12又は第2の配線層16とが、電気的に接続されている。本実施の形態では、特に、コンタクトホール14の平面形状に特徴を有する。そして、コンタクトホール14の平面形状を、従来使用されていた円形や四角形ではなく、例えば、図2に図1の半導体装置の平面図を示すように、三角形とする。なお、図2では、第1の配線層12とコンタクトホール14とコンタクト層15と第2の配線層16のみ図示していて、周囲の絶縁層11,13は省略している。このように、コンタクトホール14の平面形状を三角形としたことにより、三角形の角部に当たるコンタクトホール14の側壁の部分は、V字型の溝となっている。これにより、このV字型の溝からのデポレートを向上させることができる。図1では2層の配線層12,16のみを示していたが、本実施の形態において、さらに上層にも配線層を形成して、3層以上の配線層を形成することも可能である。その場合、下から2層目よりも上に設ける各配線層は、図1のコンタクト層15及び第2の配線層16の構成と同様の構成とすることが好ましい。本実施の形態の半導体装置は、例えば、以下に説明するようにして、製造することができる。まず、絶縁層11の上面に形成された凹部溝内に、第1の配線層12を形成する。その後、図3Aに示すように、絶縁層11及び第1の配線層12の上に、絶縁層13を形成する。なお、絶縁層13は、前述したように、窒化シリコン層ハードマスク用等と酸化シリコン層等、異なる2種以上の絶縁層を積層した構成としても構わない。次に、絶縁層13の上に、レジストを形成して、露光現像等によってレジストをパターニングすることにより、図3Bに示すように、コンタクトホールに対応する開口51Aを有するパターンのレジストマスク51を形成する。このとき、図5に平面図を示すように、レジストマスク51の開口51Aの平面形状を三角形とする。次に、レジストマスク51を用いて、絶縁層13をエッチングすることにより、図3Cに示すように、第1の配線層12に達するコンタクトホール14を形成する。コンタクトホール14の底面は、第1の配線層12の上面であり、ほぼ平坦な面となっている。次に、絶縁層13の上に、レジストを形成して、露光現像等によってレジストをパターニングすることにより、図3Dに示すように、第2の配線層に対応する開口52Aを有するパターンのレジストマスク52を形成する。次に、レジストマスク52を用いて、絶縁層13の上部をエッチングすることにより、図4Eに示すように、絶縁層13に第2の配線層に対応する凹部13Aを形成する。次に、図示しないが、表面に全面的に、めっき用のバリアメタルを成膜する。バリアメタルとしては、例えば、TaやTaN等を使用することができる。さらに、図示しないが、バリアメタル上に、めっき材料と同じ材料の薄いシード膜を成膜する。例えば、めっき材料を銅とする場合には、シード膜として銅膜を形成する。その後、電解めっきを行うことにより、シード膜上にめっき層が堆積していき、図4Fに示すように、コンタクトホール14と絶縁層13の凹部13Aの内部を埋めて、めっき層18を形成することができる。めっき層18のうち、コンタクトホール14の内部の部分がコンタクト層15となり、絶縁層13の凹部13Aの内部の部分が第2の配線層16となる。続いて、CMP化学的機械的研磨法等により、絶縁層13よりも上にあるめっき層18を除去する。これにより、図4Gに示すように、めっき層から成るコンタクト層15及び第2の配線層16が残る。このようにして、図1に示した半導体装置を製造することができる。上述の本実施の形態の半導体装置の構成によれば、めっき層から成り、第1の配線層12と第2の配線層16とを電気的に接続するコンタクト層15が、平面形状が三角形であるコンタクトホール14内に形成されている。これにより、コンタクトホール14の側面同士の接する角度が鋭角となっており、コンタクトホール14の側壁にV字型の溝が形成されているので、電解めっきを行う際に、このV字型の溝からのデポレートを向上させることができる。このため、コンタクトホール14の底部からのめっき速度を速くして、底部が速くめっき層で埋まる。従って、めっき層の埋め込み性を向上させて、コンタクトホール14内に埋め込みボイドを生じにくくすることができるので、第1の配線層12と第2の配線層16とを電気的に接続するコンタクト層15の接続信頼性を向上することができる。また、コンタクトホール14の幅を小さくしても、埋め込みボイドを生じないで、コンタクトホール14へ良好にめっき層を埋め込むことが可能になる。従って、コンタクトホール14の幅を小さくして、コンタクトホール14を含むチップの小型化を図ることができ、チップのコストを低減することができる。次に、第1の実施の形態の半導体装置に対する変形例の断面図を、図6に示す。図6に示すように、図1の絶縁層13の途中に、シリコン等の半導体から成る半導体基板17が形成されており、コンタクトホール14及びコンタクト層15が、この半導体基板17も貫通して形成されている。半導体基板17の材料としては、シリコンの他、ゲルマニウムや、GaAs等の化合物半導体等、各種の半導体を使用することが可能である。この構成の半導体装置を製造する場合には、コンタクトホール14を形成する際のエッチングの材料や条件を、絶縁層13をエッチングするときと、半導体基板17をエッチングするときとで、適宜変更すればよい。次に、本実施の形態の半導体装置において、コンタクトホール14の平面形状の他の場合を説明する。例えば、図7Aに示すような平面形状のコンタクトホール101を形成すると、凸部は鋭角になっているが、凸部の間の内角は180度以上となっている。このように180度以上の内角となっている部分では、先に説明したように、めっき添加剤のレベラが選択的に付着してめっきを抑制するので、めっき層のデポレートが遅くなってしまう。そこで、図7Bに示すように、内角αが180度以上である部分では、その内角αを挟む2本の直線102の代わりに、その2本の直線102に接する円弧103とする。これにより、図7Cに示す平面形状のコンタクトホール104となり、180度以上の内角がなくなる。図7Aでは鋭角が6個ある平面形状であったが、星型鋭角が5個等の、鋭角の個数が他の個数3個以上の平面形状であっても、同様に、180度以上の内角を円弧で置き換えることが可能である。また、半導体装置の微細化が進むことにより、コンタクトホールの平面形状の角部に鋭角を作ろうと設計しても、実際に形成されるパターンでは角が丸くなってしまう。このように角が丸くなった場合でも、ボイドを生じることなく、めっき層を形成することは可能である。例えば、コンタクトホールの平面形状を、図8Aに示すように、三辺41,42,43から成る三角形に設計する場合を考える。この場合には、図8Bに示す角部の曲率半径rを、三角形の三辺のうち最も短い辺42の長さLの半分よりも小さくする。即ち、r<L/2とする。これにより、角部が丸くなっても、ボイドを生じることなく、めっき層を形成することが可能になる。また、図7及び図8に示した平面形状を応用すると、多角形以外にも、例えば、紡錘形の平面形状も考えられる。そして、紡錘形の先端を、鋭角で尖らせたり、他の部分よりも曲率半径を十分に小さくしたりすれば、紡錘形の先端からのデポレートを大きくすることができる。ただし、紡錘形の長さ/幅の比を大きくし過ぎると、紡錘形の長さ方向よりも紡錘形の幅方向が先に閉じてしまうので、めっき層のデポレートと紡錘形の寸法とを考慮して、長さと幅を適切な比率とする。さらに他の構成のコンタクトホールの斜視図を、図9に示す。図9に示すように、めっき法により埋め込みボイドの発生しやすい底部付近を含む、コンタクトホール14の下部14Aは、三角形等の平面パターンとして、側壁にV字型の溝を有する形状とする。これに対して、コンタクトホール14の上部14Bは、側壁からめっきが促進されないように、円形等の平面パターンとして、側壁にV字型の溝を形成させない。即ち、コンタクトホール14の形状を、下部14Aと上部14Bとで変えた構成としている。この構成とすることにより、めっき添加剤の促進剤アクセラレータが凹部に濃縮される機能と、レベラが凸部に濃縮される機能を、さらに引き出すことができるので、電解めっき法による埋め込み性能の高いコンタクトホールの実現が可能になる。図9では、コンタクトホール14の上部14Bの平面形状を円形としていた。コンタクトホールの上部を、楕円形のように単一の曲線から成る平面形状としても、円形とした場合と同様の効果が得られる。また、コンタクトホールの上部を、コンタクトホールの下部の平面形状の角部の曲率半径を大きくした平面形状としても良い。この平面形状とすることにより、円形や楕円形ほどではないが、側壁からのめっきが促進されにくくなる。図7~図9に説明した構成を製造する場合には、コンタクトホール14の平面形状や側壁の形状に対応して、コンタクトホール14をエッチングにより形成するためのレジストマスクの開口の形状を選定する。<3.第2の実施の形態>第2の実施の形態の半導体装置の概略構成図断面図を、図10に示す。この半導体装置は、下層の第1の配線層12と、上層の第2の配線層19との間を、コンタクトホール14内に埋め込まれたコンタクト層15によって、電気的に接続している。第1の配線層12は、絶縁層11の上面に形成された凹部溝内に、金属層が埋め込まれて成る。第2の配線層19と、コンタクト層15とは、それぞれめっき層から成る。ただし、本実施の形態では、第2の配線層19と、コンタクト層15とは、別々に形成されためっき層により構成されている。コンタクトホール14は、絶縁層13内を上下方向に貫通して形成されている。第2の配線層19は、絶縁層13の上に形成されている。第1の配線層12の金属層の材料としては、配線や電極に使用されている各種金属や合金を使用することができる。第2の配線層19及びコンタクト層15のめっき層の材料としては、銅やその他のめっきにより形成することが可能な金属材料を使用することができる。絶縁層13には、例えば酸化シリコン層を用いるが、窒化シリコン層と酸化シリコン層等、異なる2種以上の絶縁層を積層した構成としても構わない。なお、図示しない部分に、トランジスタ、コンデンサ等の回路素子が形成されていて、回路素子と、第1の配線層12又は第2の配線層19とが、電気的に接続されている。本実施の形態では、例えば、図11に図10の半導体装置の平面図を示すように、コンタクトホール14の平面形状を三角形とする。なお、図11では、第1の配線層12とコンタクトホール14とコンタクト層15と第2の配線層19のみ図示していて、周囲の絶縁層11,13は省略している。このように、コンタクトホール14の平面形状を三角形としたことにより、三角形の角部に当たるコンタクトホール14の側壁の部分は、V字型の溝となっている。これにより、このV字型の溝からのデポレートを向上させることができる。図10では2層の配線層12,19のみを示していたが、本実施の形態において、さらに上層にも配線層を形成して、3層以上の配線層を形成することも可能である。その場合、下から2層目よりも上に設ける各配線層は、図1のコンタクト層15及び第2の配線層19の構成と同様の構成とすることが好ましい。本実施の形態の半導体装置は、例えば、以下に説明するようにして、製造することができる。まず、絶縁層11と第1の配線層12と絶縁層13を、第1の実施の形態の図3Aと同様にして、それぞれ形成する。なお、絶縁層13は、前述したように、ハードマスク用の窒化シリコン層と酸化シリコン層等、異なる2種以上の絶縁層を積層した構成としても構わない。次に、絶縁層13の上に、レジストを形成して、露光現像等によってレジストをパターニングすることにより、図12Aに示すように、コンタクトホールに対応する開口53Aを有するパターンのレジストマスク53を形成する。このとき、図示しないが、レジストマスク53の開口53Aの形状を三角形とする。次に、レジストマスク53を用いて、絶縁層13をエッチングすることにより、図12Bに示すように、第1の配線層12に達するコンタクトホール14を形成する。コンタクトホール14の底面は、第1の配線層12の上面であり、ほぼ平坦な面となっている。次に、図示しないが、表面に全面的に、めっき用のバリアメタルを成膜する。バリアメタルとしては、例えば、TaやTaN等を使用することができる。さらに、図示しないが、バリアメタル上に、めっき材料と同じ材料の薄いシード膜を成膜する。例えば、めっき材料を銅とする場合には、シード膜として銅膜を形成する。続いて、絶縁層13の上面のシード膜を除去して、コンタクトホール14内のみにシード膜を残す。その後、電解めっきを行うことにより、シード膜上にめっき層が堆積していき、図12Cに示すように、コンタクトホール14の内部を埋めて、めっき層から成るコンタクト層15を形成することができる。なお、必要に応じて、コンタクトホール14の内部以外の不要なめっき層を除去する。例えば、CMP化学的機械的研磨法により表面を研磨して、めっき層のうち、絶縁層13の上面よりも上にある部分を除去する。次に、表面に、バリアメタルとその上のシード膜とを順次成膜する。その後に、電解めっきを行うことにより、めっき層から成る第2の配線層19を形成する。その後、レジストマスクを用いて、第2の配線層19をエッチング液によってエッチングする所謂サブトラクティブ法ことにより、図12Dに示すように、第2の配線層19を所定のパターンにパターニングする。このようにして、図10に示した半導体装置を製造することができる。上述の本実施の形態の半導体装置の構成によれば、めっき層から成り、第1の配線層12と第2の配線層19とを電気的に接続するコンタクト層15が、平面形状が三角形であるコンタクトホール14内に形成されている。これにより、第1の実施の形態と同様に、コンタクトホール14の底部からのめっき速度を速くして、底部が速くめっき層で埋まる。従って、めっき層の埋め込み性を向上させて、コンタクトホール14内に埋め込みボイドを生じにくくすることができるので、第1の配線層12と第2の配線層19とを電気的に接続するコンタクト層15の接続信頼性を向上することができる。また、コンタクトホール14の幅を小さくしても、埋め込みボイドを生じないで、コンタクトホール14へ良好にめっき層を埋め込むことが可能になる。従って、コンタクトホール14の幅を小さくして、コンタクトホール14を含むチップの小型化を図ることができ、チップのコストを低減することができる。次に、第2の実施の形態の半導体装置に対する変形例の断面図を、図13及び図14に示す。図13に示すように、図10の絶縁層13の途中に、シリコン等の半導体から成る半導体基板17が形成されており、コンタクトホール14及びコンタクト層15が、この半導体基板17も貫通して形成されている。半導体基板17の材料としては、シリコンの他、ゲルマニウムや、GaAs等の化合物半導体等、各種の半導体を使用することが可能である。この構成の半導体装置を製造する場合には、コンタクトホール14を形成する際のエッチングの材料や条件を、絶縁層13をエッチングするときと、半導体基板17をエッチングするときとで、適宜変更すればよい。また、図14に示す構成は、図10のめっき層から成る第2の配線層19の代わりに、蒸着法やスパッタ法等により成膜した導体層から成る第2の配線層20を形成した構成である。この場合には、第2の配線層20の導体層の材料としては、金属や合金、多結晶シリコン、導電性酸化物例えば、インジウム錫酸化物等、各種の導体材料を使用することが可能である。その他の構成は、図10に示した構成と同様である。さらにまた、上述した第2の実施の形態に対しても、コンタクトホールの平面形状や側壁の形状を、図7~図9に説明した構成のように、変形することが可能である。それらの構成を製造する場合には、コンタクトホールの平面形状や側壁の形状に対応して、コンタクトホールをエッチングにより形成するためのレジストマスクの開口の形状を選定する。<4.第3の実施の形態>第3の実施の形態の半導体装置の概略構成図断面図を、図15に示す。この半導体装置は、下層の第1の配線層12と、上層の第2の配線層21との間を、コンタクトホール14内に埋め込まれたコンタクト層15によって、電気的に接続している。第1の配線層12は、絶縁層11の上面に形成された凹部溝内に、金属層が埋め込まれて成る。第2の配線層21と、コンタクト層15とは、それぞれめっき層から成る。ただし、本実施の形態では、第2の配線層21と、コンタクト層15とは、別々に形成されためっき層により構成されている。コンタクトホール14は、絶縁層13内を上下方向に貫通して形成されている。第2の配線層21は、絶縁層13の上に形成されている。第1の配線層12の金属層の材料としては、配線や電極に使用されている各種金属や合金を使用することができる。第2の配線層21及びコンタクト層15のめっき層の材料としては、銅やその他のめっきにより形成することが可能な金属材料を使用することができる。絶縁層13には、例えば酸化シリコン層を用いるが、窒化シリコン層と酸化シリコン層等、異なる2種以上の絶縁層を積層した構成としても構わない。なお、図示しない部分に、トランジスタ、コンデンサ等の回路素子が形成されていて、回路素子と、第1の配線層12又は第2の配線層21とが、電気的に接続されている。本実施の形態では、例えば、図16に図15の半導体装置の平面図を示すように、コンタクトホール14の平面形状を三角形とする。なお、図16では、第1の配線層12とコンタクトホール14とコンタクト層15と第2の配線層21のみ図示していて、周囲の絶縁層11,13は省略している。このように、コンタクトホール14の平面形状を三角形としたことにより、三角形の角部に当たるコンタクトホール14の側壁の部分は、V字型の溝となっている。これにより、このV字型の溝からのデポレートを向上させることができる。図15では2層の配線層12,21のみを示していたが、本実施の形態において、さらに上層にも配線層を形成して、3層以上の配線層を形成することも可能である。その場合、下から2層目よりも上に設ける各配線層は、図15のコンタクト層15及び第2の配線層21の構成と同様の構成とすることが可能である。本実施の形態の半導体装置は、例えば、以下に説明するようにして、製造することができる。まず、絶縁層11と第1の配線層12と絶縁層13を、第1の実施の形態の図3Aと同様にして、それぞれ形成する。なお、絶縁層13は、前述したように、ハードマスク用の窒化シリコン層と酸化シリコン層等、異なる2種以上の絶縁層を積層した構成としても構わない。次に、第2の実施の形態の図12A~図12Cに示した各工程と同じ工程を行って、絶縁層13に形成したコンタクトホール14内に、めっき層から成るコンタクト層15を形成する。次に、図示しないが、表面に全面的に、めっき用のバリアメタルを成膜する。バリアメタルとしては、例えば、TaやTaN等を使用することができる。さらに、図示しないが、バリアメタル上に、めっき材料と同じ材料の薄いシード膜を成膜する。例えば、めっき材料を銅とする場合には、シード膜として銅膜を形成する。次に、表面にレジストを形成して、露光現像等によってレジストをパターニングすることにより、図17Aに示すように、第2の配線層に対応する開口54Aを有するパターンのレジストマスク54を形成する。このとき、レジストマスク54の部分では、絶縁層13とレジストマスク54との間に、バリアメタルとシード膜がある。その後、電解めっきを行うことにより、レジストマスク54で覆われていない部分のシード膜上にめっき層が堆積していく。これにより、図17Bに示すように、レジストマスク54の開口54A内に、めっき層から成る第2の配線層21を形成することができる。その後、レジストマスク54を除去して、図17Cに示すように、第2の配線層21を残す。このようにして、図15に示した半導体装置を製造することができる。上述の本実施の形態の半導体装置の構成によれば、めっき層から成り、第1の配線層12と第2の配線層21とを電気的に接続するコンタクト層15が、平面形状が三角形であるコンタクトホール14内に形成されている。これにより、第1の実施の形態や第2の実施の形態と同様に、コンタクトホール14の底部からのめっき速度を速くして、底部が速くめっき層で埋まる。従って、めっき層の埋め込み性を向上させて、コンタクトホール14内に埋め込みボイドを生じにくくすることができるので、第1の配線層12と第2の配線層21とを電気的に接続するコンタクト層15の接続信頼性を向上することができる。また、コンタクトホール14の幅を小さくしても、埋め込みボイドを生じないで、コンタクトホール14へ良好にめっき層を埋め込むことが可能になる。従って、コンタクトホール14の幅を小さくして、コンタクトホール14を含むチップの小型化を図ることができ、チップのコストを低減することができる。次に、第3の実施の形態の半導体装置に対する変形例の断面図を、図18に示す。図18に示すように、図15の絶縁層13の途中に、シリコン等の半導体から成る半導体基板17が形成されており、コンタクトホール14及びコンタクト層15が、この半導体基板17も貫通して形成されている。半導体基板17の材料としては、シリコンの他、ゲルマニウムや、GaAs等の化合物半導体等、各種の半導体を使用することが可能である。この構成の半導体装置を製造する場合には、コンタクトホール14を形成する際のエッチングの材料や条件を、絶縁層13をエッチングするときと、半導体基板17をエッチングするときとで、適宜変更すればよい。さらにまた、上述した第3の実施の形態に対しても、コンタクトホールの平面形状や側壁の形状を、図7~図9に説明した構成のように、変形することが可能である。それらの構成を製造する場合には、コンタクトホールの平面形状や側壁の形状に対応して、コンタクトホールをエッチングにより形成するためのレジストマスクの開口の形状を選定する。なお、図15では、コンタクト層15と第2の配線層21とを、それぞれ別々に形成しためっき層により構成していたが、第1の実施の形態のように、コンタクト層と第2の配線層とを同時にめっき層で形成した構成とすることも可能である。この構成を製造する場合には、絶縁層13にコンタクトホール14を形成した後に、コンタクトホール14の内部を埋めないでおいて、バリアメタルとシード膜とを順次成膜する。次に、図17Aに示したレジストマスク54と同じパターンのレジストマスクを形成する。その後、電解めっきを行うことにより、コンタクト層と第2の配線層とが同時にめっき層により形成される。そして、レジストマスクを除去した後に、絶縁層13上に残ったシード膜を除去する。この製造方法は、プリント基板やビルドアップ基板等の製造に用いられている、所謂セミアディティブ法と同様である。<5.第4の実施の形態>上述した各実施の形態では、下層の配線層11に達するように、絶縁層13に貫通孔を形成することにより、コンタクトホールを形成していた。本技術では、非貫通孔であるコンタクトホールを形成して、その非貫通孔を埋めてめっき層を形成することにより、コンタクト層を形成することも可能である。その場合の実施の形態を以下に示す。第4の実施の形態の半導体装置の概略構成図断面図を、図19に示す。この半導体装置は、半導体基板31の上に、3層の配線層32を含む絶縁層33が形成されている。3層の配線層32は、図示しない部分で、半導体装置を構成する回路素子トランジスタ、コンデンサ等と電気的に接続されている。本実施の形態では、絶縁層33及びその内部の配線層32を貫通して、半導体基板31の途中まで達する、非貫通のコンタクトホール34が形成されており、このコンタクトホール34の内部を埋めて、めっき層から成るコンタクト層35が形成されている。コンタクト層35によって、3層の配線層32と半導体基板31とが、電気的に接続される。コンタクトホール34は、半導体基板31の下面までは貫通しておらず、断面がU字形状の丸い底部を有している。また、第1~第3の各実施の形態ではコンタクトホール14の側壁が水平面に垂直もしくは垂直に近い形状であったが、本実施の形態ではコンタクトホール34の側壁は傾斜しており、上方にいくほどコンタクトホール34の幅が広がっている。このように丸い底部を有する孔にめっき層を形成した場合、通常は孔の平面形状が円形や四角形であるため、前述したようにコンフォーマルデポが強くなり、埋め込みボイドが形成されるおそれがある、という特徴がある。これに対して、本実施の形態では、例えば、図20に図19の半導体装置の平面図を示すように、コンタクトホール34の平面形状を三角形とする。このように、コンタクトホール34の平面形状を三角形としたことにより、三角形の角部に当たるコンタクトホール34の側壁の部分は、V字型の溝となっている。これにより、このV字型の溝からのデポレートを向上させることができる。本実施の形態の半導体装置は、例えば、以下に説明するようにして、製造することができる。まず、半導体基板31の上に、3層の配線層32と絶縁層33とを形成する。その後、絶縁層33の上に、レジストを形成して、露光現像等によってレジストをパターニングすることにより、図21Aに示すように、コンタクトホールに対応する開口61Aを有するパターンのレジストマスク61を形成する。このとき、図示しないが、レジストマスク61の開口61Aの形状を三角形とする。次に、レジストマスク61を用いて、配線層32を含む絶縁層33の側から、絶縁層33、配線層32、半導体基板31をそれぞれエッチングする。これにより、図21Bに示すように、半導体基板31の内部に底を有する非貫通孔のコンタクトホール34を形成する。次に、図示しないが、表面に全面的に、めっき用のバリアメタルとシード膜とを順次成膜する。続いて、電解めっきを行うことにより、コンタクトホール34の内部を埋めて、めっき層から成るコンタクト層35を形成することができる。次に、絶縁層33上に残った不要なめっき層を除去する。このようにして、図19に示した半導体装置を製造することができる。さらにまた、上述した第4の実施の形態に対しても、コンタクトホールの平面形状や側壁の形状を、図7~図9に説明した構成のように、変形することが可能である。それらの構成を製造する場合には、コンタクトホールの平面形状や側壁の形状に対応して、コンタクトホールをエッチングにより形成するためのレジストマスクの開口の形状を選定する。上述の本実施の形態によれば、めっき層から成り、配線層32と半導体基板31とを電気的に接続するコンタクト層35が、平面形状が三角形であるコンタクトホール34内に形成されている。これにより、先の各実施の形態と同様に、コンタクトホール34の底部からのめっき速度を速くして、底部を速くめっき層で埋めることができる。従って、コンタクトホール34が断面U字形であっても、コンタクトホール34の底部からのめっき速度を速くして、めっき層の埋め込み性を向上させることにより、コンタクトホール34内に埋め込みボイドを生じにくくすることができる。これにより、配線層32と半導体基板31とを電気的に接続するコンタクト層35の接続信頼性を向上することができる。また、コンタクトホール34の幅を小さくしても、埋め込みボイドを生じないで、コンタクトホール34へ良好にめっき層を埋め込むことが可能になる。従って、コンタクトホール34の幅を小さくして、コンタクトホール34を含むチップの小型化を図ることができ、チップのコストを低減することができる。次に、第4の実施の形態の変形例の半導体装置の概略構成図を、図22A~図22Cに示す。図22A~図22Cに示す構成は、いずれも、半導体基板31の側から配線層33へコンタクトホール36を形成して、その内部に、めっき層から成るコンタクト層37を形成した構成である。即ち、配線層33の側から半導体基板31へコンタクトホール34を形成していた、第4の実施の形態とは反対向きになっている。図22Aに示す構成では、1層の配線層32をコンタクトホール36が貫通している。図22B及び図22Cに示す構成では、2層の配線層32をコンタクトホール36が貫通している。これらの構成では、例えば、図示しないが、コンタクトホール36の平面形状を三角形とする。このように、コンタクトホール36の平面形状を三角形としたことにより、第4の実施の形態と同様に、コンタクトホール36の底部からのめっき速度を速くして、底部を速くめっき層で埋めることができる。従って、コンタクトホール36が断面U字形であっても、コンタクトホール36の底部からのめっき速度を速くして、めっき層の埋め込み性を向上させることにより、コンタクトホール36内に埋め込みボイドを生じにくくすることができる。これにより、配線層32と半導体基板31とを電気的に接続するコンタクト層37の接続信頼性を向上することができる。なお、図19に示した構成や図22A~図22Cに示した各構成に対して、さらに、裏面図中下面側から半導体基板31や絶縁層33に対して研磨や研削を行って、コンタクト層35,37を裏面側に露出させることも可能である。そして、コンタクト層35,37を裏面側に露出させた後に、裏面側にコンタクト層35,37に接続して、配線層やパッド等を形成することも可能である。このように、非貫通孔を埋めて、めっき層から成るコンタクト層を形成した後に、反対側からコンタクト層を露出させて、コンタクト層に導体層を接続する場合でも、本技術を適用することが可能である。そして、本技術を適用して、コンタクトホールの側壁の形状を三角形の平面形状等の形状とすることにより、コンタクトホール内に形成するめっき層にボイドを生じないようにすることができる。上述した各実施の形態の半導体装置を含む、本技術による半導体装置は、各種の半導体装置に適用することができる。例えば、CMOSイメージセンサCISの配線層と、基板の裏面に形成されたバンプとを、めっき層から成るコンタクト層で電気的に接続する構成に適用することが可能である。また例えば、多層の配線層と回路素子とが三次元に積層され、各層の配線層をめっき層から成るコンタクト層で電気的に接続する構成に適用することが可能である。なお、本開示は以下のような構成も取ることができる。1配線層と、少なくとも底部において、側面が2つ以上の面から成り、かつ、外側に凸な鋭角もしくは前記鋭角の先端部を曲線に置き換えた形を、2つ以上含む平面形状である、コンタクトホールと、めっき層から成り、前記コンタクトホールの内部を埋めて形成され、前記配線層に接続されたコンタクト層とを含む半導体装置。2前記コンタクトホールの少なくとも前記底部の平面形状が三角形もしくは三角形の角の先端部を曲線に置き換えた形である、前記1に記載の半導体装置。3前記コンタクトホールの少なくとも前記底部の平面形状が、前記鋭角と内側に凸な角とを有する多角形のうち、前記内側に凸な角を挟む2辺を、円弧に置き換えた形である、前記1に記載の半導体装置。4前記コンタクトホールの上部の平面形状が円形もしくは楕円形である、前記1から3のいずれかに記載の半導体装置。5前記コンタクトホールの底部を含む下部の平面形状が三角形もしくは三角形の角の先端部を曲線に置き換えた形であり、前記コンタクトホールの上部の平面形状が円形である、前記1に記載の半導体装置。6半導体基板と、前記配線層を内部に含む絶縁層とをさらに含み、前記コンタクトホールが、前記配線層及び前記半導体基板と、前記配線層及び前記半導体基板の間の前記絶縁層とに形成されている、前記1から5のいずれかに記載の半導体装置。7配線層と、前記配線層を内部に含む絶縁層とを形成する工程と、前記絶縁層に、少なくとも底部において、側面が2つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、2つ以上含む平面形状であり、前記配線層に達するコンタクトホールを形成する工程と、電解めっきにより、前記コンタクトホールの内部を埋めて、前記配線層に接続するように、コンタクト層を形成する工程とを含む半導体装置の製造方法。8前記コンタクト層を形成する工程において、前記コンタクト層に接続される上層の配線層を、電解めっきにより、前記コンタクト層と同時に形成する前記7に記載の半導体装置の製造方法。9前記コンタクト層を形成した後に、前記コンタクト層上に前記コンタクト層に接続される上層の配線層を形成する工程をさらに含む前記7に記載の半導体装置の製造方法。10前記コンタクト層を形成する工程の前に、前記上層の配線層を形成するための凹部を前記絶縁層に形成する工程を行う、前記8に記載の半導体装置の製造方法。11前記コンタクト層を形成する工程の前に、前記上層の配線層を形成するためのパターンのレジストマスクを前記絶縁層上に形成する工程を行う、前記8に記載の半導体装置の製造方法。12半導体基板上に、配線層と、前記配線層を内部に含む絶縁層とを形成する工程と、前記配線層及び前記半導体基板と、前記配線層及び前記半導体基板の間の前記絶縁層とに、少なくとも底部において、側面が2つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、2つ以上含む平面形状である、コンタクトホールを形成する工程と、電解めっきにより、前記コンタクトホールの内部を埋めて、前記配線層及び前記半導体基板に接続するように、コンタクト層を形成する工程とを含む半導体装置の製造方法。本技術は、上述の実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲でその他様々な構成が取り得る。"