第1貫通電極と、テスト信号を生成する信号生成ユニットとを有する第1半導体基板と、複数の接触子を有するプローブ基板と、第2貫通電極と、複数の前記接触子と前記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第2半導体基板と、を備え、前記第1半導体基板と前記第2半導体基板とは積層されており、前記第1貫通電極は、前記信号生成ユニットが生成した前記テスト信号を前記スイッチマトリックスに伝達し、前記第2貫通電極は、前記スイッチマトリックスによって経路設定された前記テスト信号を所定の前記接触子に伝達し、前記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、前記接触子に前記テスト信号が伝達される検査装置。第3貫通電極と、前記接触子から入力された応答信号を測定する測定部とを有する第3半導体基板を備え、前記第3半導体基板と前記第1半導体基板とは積層されており、前記第3貫通電極は、前記接触子から入力された前記応答信号を、前記測定部へ伝達する請求項1に記載の検査装置。前記第2半導体基板は、支持基板の一方の面上に配置されており、前記プローブ基板は、複数の前記接触子を外方に向けて、前記支持基板の他方の面上に配置されており、前記支持基板の前記一方の面上には、前記接触子に電力を供給する電源が配置される請求項1又は2に記載の検査装置。前記支持基板は、容量が可変な可変容量素子を有しており、前記電源は、前記可変容量素子を介して、前記接触子と電気的に接続される請求項3に記載の検査装置。前記接触子は、カーボンナノチューブにより形成される請求項1~4の何れか一項に記載の検査装置。被検査半導体装置が載置されるステージと、第1貫通電極と、テスト信号を生成する信号生成ユニットとを有する第1半導体基板と、複数の接触子を有するプローブ基板と、第2貫通電極と、複数の前記接触子と前記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第2半導体基板と、を備え、前記第1半導体基板と前記第2半導体基板とは積層されており、前記第1貫通電極は、前記信号生成ユニットが生成した前記テスト信号を前記スイッチマトリックスに伝達し、前記第2貫通電極は、前記スイッチマトリックスによって経路設定された前記テスト信号を所定の前記接触子に伝達し、前記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、前記接触子に前記テスト信号が伝達される検査装置と、前記ステージ又は前記検査装置を移動させる駆動部と、を備える検査システム。一方、接触子の数の増加に伴って、接触子の長さが増大しており、接触子が配置されるプローブカードの寸法も増大している。その結果、半導体装置を検査するテスト信号を伝達する信号配線の長さが増大しており、テスト信号の減衰等の影響により、高周波数で動作する半導体装置の検査を行うことが困難な場合がある。また、テスト信号が接触子に伝達される途中に、コネクタ等の着脱自在に接続される電気的接続部が存在することにより、高周波数で動作する半導体装置の検査を行うことが困難な場合もある。そこで、高周波数で検査するための専用の信号配線を用意して、高周波数で動作する半導体装置の検査も行われている。しかし、このような専用の信号配線を用意することは、一つの検査装置で異なる半導体装置を検査することができなくなるので、検査装置の汎用性が損なわれる。本明細書では、汎用性を有し、高速で動作する半導体装置を検査できる検査装置を提供することを目的とする。また、汎用性を有し、高速で動作する半導体装置を検査できる検査システムを提供することを目的とする。本明細書に開示する検査装置の一形態によれば、第1貫通電極と、テスト信号を生成する信号生成ユニットとを有する第1半導体基板と、複数の接触子を有するプローブ基板と、第2貫通電極と、複数の上記接触子と上記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第2半導体基板と、を備え、上記第1半導体基板と上記第2半導体基板とは積層されており、上記第1貫通電極は、上記信号生成ユニットが生成した上記テスト信号を上記スイッチマトリックスに伝達し、上記第2貫通電極は、上記スイッチマトリックスによって経路設定された上記テスト信号を所定の上記接触子に伝達し、上記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、上記接触子に上記テスト信号が伝達される。また、本明細書に開示する検査システムの一形態によれば、被検査半導体装置が載置されるステージと、第1貫通電極と、テスト信号を生成する信号生成ユニットとを有する第1半導体基板と、複数の接触子を有するプローブ基板と、第2貫通電極と、複数の上記接触子と上記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第2半導体基板と、を備え、上記第1半導体基板と上記第2半導体基板とは積層されており、上記第1貫通電極は、上記信号生成ユニットが生成した上記テスト信号を上記スイッチマトリックスに伝達し、上記第2貫通電極は、上記スイッチマトリックスによって経路設定された上記テスト信号を所定の上記接触子に伝達し、上記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、上記接触子に上記テスト信号が伝達される検査装置と、上記ステージ又は上記検査装置を移動させる駆動部と、を備える。上述した本明細書に開示する検査装置の一形態によれば、汎用性を有し、高速で動作する半導体装置を検査できる。上述した本明細書に開示する検査システムの一形態によれば、汎用性を有し、高速で動作する半導体装置を検査できる。本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。以下、本明細書で開示する検査システムの好ましい一実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。図1は、本明細書に開示する検査システムの一実施形態を示す図である。検査システム10は、複数の被検査半導体装置以下、DUTともいうを有するウエハ13が載置されるステージ14と、被検査半導体装置を検査する検査装置16と、検査装置16を制御する制御装置11と、検査装置16に電力を供給する主電源12とを備える。また、検査システム10は、ステージ14を移動させる駆動装置15を備える。制御装置11は、検査装置16に対して、被検査半導体装置を検査するための検査プログラム及びテスト信号パターンを送信する。検査装置16は、送信された検査プログラム及びテスト信号パターンを記憶する。検査装置16は、検査プログラムを実行し、記憶したテスト信号パターンを有するテスト信号を用いて被検査半導体装置を検査して、被検査半導体装置が出力する応答信号を測定する。検査装置16は、測定した応答信号を制御装置11に送信する。制御装置11は、受信した応答信号を解析する。駆動装置15は、ステージ14を水平方向及び垂直方向に移動させる。検査システム10は、固定された検査装置16に対して、ステージ14を移動させることにより、ウエハ13上の被検査半導体装置それぞれを検査する。次に、図1に示す検査装置16について、図を参照して、以下に説明する。図2は、図1に示す検査装置の拡大断面図である。検査装置16は、被検査半導体装置を検査するテスト信号を生成するテスタ部20と、複数の接触子60を有するプローブ基板27と、テスタ部20及びプローブ基板27を支持する支持基板26と、を備える。複数の接触子60は、被検査半導体装置の端子と接触する。次に、テスタ部20の構造について、以下に説明する。図3は、テスタ部の機能ブロック図である。テスタ部20は、テスタ制御部20aと、記憶部20bと、測定部20cと、信号生成部20dと、スイッチマトリックス20eとを有する。次に、図2を参照して、テスタ部20の構造を以下に説明する。テスタ部20は、テスタ制御部20aが配置された第1半導体基板21と、検査プログラム及びテスト信号パターンを記憶する記憶部20bが配置された第2半導体基板22と、応答信号を測定する測定部20cが配置された第3半導体基板23と、を有する。また、テスタ部20は、テスト信号を生成する信号生成部20dが配置された第4半導体基板24と、複数の接触子60と信号生成ユニット30との間の信号経路をプログラム可能に設定するスイッチマトリックス20eが配置された第5半導体基板25と、を有する。第1半導体基板21は、テスタ制御部20aを形成する電子回路層21aを有する。また、第1半導体基板21は、基板の一方の面と他方の面とを貫通する第1貫通電極21bを有する。第1貫通電極21bは、電子回路層21aと第2半導体基板22とを電気的に接続する。第2半導体基板22は、記憶部20bを形成する電子回路層22aを有する。また、第2半導体基板22は、基板の一方の面と他方の面とを貫通する第2貫通電極22bを有する。第2貫通電極22bは、電子回路層22aと第1半導体基板21又は第3半導体基板23とを電気的に接続する。第3半導体基板23は、測定部20cを形成する電子回路層23aを有する。また、第3半導体基板23は、基板の一方の面と他方の面とを貫通する第3貫通電極23bを有する。第3貫通電極23bは、電子回路層23aと第2半導体基板22又は第4半導体基板24とを電気的に接続する。第4半導体基板24は、信号生成部20dを形成する電子回路層24aを有する。また、第4半導体基板24は、基板の一方の面と他方の面とを貫通する第4貫通電極24bを有する。第4貫通電極24bは、電子回路層24aと第3半導体基板23又は第5半導体基板25とを電気的に接続する。第5半導体基板25は、スイッチマトリックス20eを形成する電子回路層25aを有する。また、第5半導体基板25は、基板の一方の面と他方の面とを貫通する第5貫通電極25bを有する。第5貫通電極25bは、電子回路層25aと第4半導体基板24又は支持基板26とを電気的に接続する。テスタ部20は、上述した第1~第5半導体基板21~25が積層されて形成される。各基板内の電子回路層21a~25aは、第1~第5貫通電極21b~25bを介在させて、電気的に接続する。なお、図2に示すテスタ部20の例では、第1~第5貫通電極21b~25bが上下方向に直列的に接続されるように示されているが、貫通電極は、直列的に接続されるように配置されていなくても良い。図4は、検査装置の要部を示す拡大断面図である。第3半導体基板23の第3貫通電極23bは、第4半導体基板24の第4貫通電極24bと、導電性のバンプ29aを介して電気的に接続する。第3貫通電極23b及び第4貫通電極24bそれぞれは、バンプ29aと溶着している。第3半導体基板23と第4半導体基板24との間には、絶縁体層29bが充填されており、バンプ29aは絶縁体層29aの中に埋め込まれている。第3貫通電極23bは、第4貫通電極24bを経由して、接触子60から入力された応答信号を、測定部20cを形成する電子回路層23aへ伝達する。また、第4半導体基板24の第4貫通電極24bは、第5半導体基板25の電子回路層25aと、導電性のバンプ29aを介して電気的に接続する。第4貫通電極24b及び電子回路層25aそれぞれは、バンプ29aと溶着している。第4半導体基板24と第5半導体基板25との間には、絶縁体層29aが充填されており、バンプ29aは絶縁体層29aの中に埋め込まれている。第4貫通電極24bは、信号生成部20dが生成したテスト信号を第5半導体基板25内のスイッチマトリックス20eに向けて伝達する。また、第5貫通電極25bは、所定の接触子60に向けてスイッチマトリックス20eによって経路設定されたテスト信号を支持基板26に伝達する。図4に示す貫通電極の配置は、一例であり、各貫通電極同士の接続、又は貫通電極と電子回路層との接続には他の形態もあり得る。上述した説明は、第1半導体基板21と第2半導体基板22との関係、及び第2半導体基板22と第3半導体基板23との関係に対しても適宜適用される。テスタ部20が有する第1~第5貫通電極21b~25b、及び貫通電極を有する半導体基板が積層された電子装置を製造することに関しては、例えば、特開2011-40624号公報を参照されたい。特開2011-40624号公報の図7には、貫通電極の製造方法が開示されており、図10には、貫通電極を有する半導体基板が積層された電子装置が開示されている。上述したテスタ部20では、第4半導体基板24に配置された信号生成部20dが生成したテスト信号が、コネクタ等の着脱自在に接続される電気的接続部を介さずに、支持基板26へ伝達される。着脱自在に接続される電気的接続部は、具体的には、接触子が板バネとなって、その圧力で接続させる一般的なコネクタ類の方式、接触子とスプリングにより、その圧力で接続させるプローブピン方式、ゴムシート内に接触子を埋め込みゴムの圧力で接続させる異方性導電ゴム方式等がある。更に、テスタ部20を形成する各半導体基板の機能について、以下に説明する。まず、第1半導体基板21の説明を以下に行う。第1半導体基板21に配置されたテスタ制御部20aは、制御装置11との間で通信を行う。また、テスタ制御部20aは、記憶部20b及び測定部20c及び信号生成部20d及びスイッチマトリックス20eを制御する。テスタ制御部20aは、制御装置11から送信された検査プログラム及びテスト信号パターンを、第2半導体基板22の記憶部に記憶させる。テスタ制御部20aは、第2半導体基板22の記憶部20bに記憶された検査プログラムを実行し、第4半導体基板24の信号生成部20dに対してテスト信号を生成させる。また、テスタ制御部20aは、被検査半導体装置から出力され接触子60から入力された応答信号を、第3半導体基板23の測定部20cに測定させる。測定された応答信号は、直接、制御装置11に送信されても良いし、第2半導体基板22の記憶部20cに記憶した後、制御装置11に送信されても良い。第1半導体基板21のテスタ制御部20aは、演算部と、記憶部と、入出力部とを有している。第1半導体基板21のテスタ制御部は、例えば、電子回路層21aに形成されたワンチップマイコンであっても良い。次に、第2半導体基板22の説明を以下に行う。第2半導体基板22に配置された記憶部20cは、制御装置11から受信した検査プログラム及びテスト信号パターンを記憶する。また、記憶部20cは、接触子60から入力された応答信号を記憶する。次に、第3半導体基板23の説明を以下に行う。図5は、第3半導体基板を説明する図である。第3半導体基板23に配置された測定部20cは、複数のDC測定ユニット50と、複数のADコンバータ51と、複数の周波数カウンタ52と、複数の高速インターフェース53とを有する。高速インターフェース53は、特に、動作速度の速い被検査半導体装置の応答信号を処理するために用いられる。測定部20cは、DC測定ユニット50及びADコンバータ51及び周波数カウンタ52及び高速インターフェース53を用いて、被検査半導体装置の応答信号を測定する。測定された応答信号は、第2半導体基板22の記憶部20bに記憶される。DC測定ユニット50及びADコンバータ51及び周波数カウンタ52及び高速インターフェース53の数は、被検査半導体装置の端子から同時に測定される応答信号の数に対応するように用意されることが好ましい。なお、スイッチマトリックス20eが、高速の応答信号を処理できる場合には、測定部20cが、高速インターフェースを有していなくても良い。図5に示す例では、第3貫通電極23bが、第3半導体基板23の周囲に配置されているが、第3貫通電極23bは、第3半導体基板23の内部に配置されていても良く、設計に応じて適宜配置される。この説明は、テスタ部20の他の半導体基板に対しても適用される。次に、第4半導体基板24の説明を以下に行う。図6は、第4半導体基板を説明する図である。図7は、図6の信号生成ユニットを説明する図である。第4半導体基板24に配置された信号生成部20dは、複数の信号生成ユニット30及び信号生成ユニット30が生成したテスト信号を伝達するバス31を有する。一の信号生成ユニット30は、一の接触子60に向けてテスト信号を出力する。信号生成ユニット30は、プローブ基板27が有する接触子60と同じ数が用意されることが好ましい。信号生成ユニット30は、テスト信号の波形の立ち上がり又は立ち下がりのタイミングを制御する波形制御部30bと、指定されたパターンの波形を整形する波形整形部30cと、を有する。また、信号生成ユニット30は、生成するべく記憶部20bから受け取ったテスト信号の信号パターンが一時的に記憶される波形記憶部30dと、データ又は信号の入出力を行うインターフェース部30eと、各部の制御を行う演算部30aとを有する。次に、第5半導体基板25の説明を以下に行う。図8は、第5半導体基板を説明する図である。第5半導体基板25に配置されたスイッチマトリックス20eは、複数のスイッチボックスSB40と、各スイッチボックス40を制御するスイッチボックスSB制御ユニット41と、信号線42とを有する。スイッチマトリックス20eは、複数の接触子60と信号生成ユニット30との間の信号経路をプログラム可能に設定する。また、スイッチマトリックス20eは、複数の接触子60と測定部20cとの間の信号経路をプログラム可能に設定する。スイッチマトリックス20eでは、各スイッチボックスSB40のオンオフを設定することにより、信号経路が変更される。スイッチマトリックス20eは、制御装置11からのプログラム制御によって、各スイッチボックスSB40のオンオフが設定される。各スイッチボックスSB40のオンオフの設定は、被検査半導体装置の検査中にも行うことができることが好ましい。プローブ基板27の接触子60は、被検査半導体装置が有する端子の配置パターンに対応して配置される。異なる被検査半導体装置は、異なる端子の配置パターンを有している。従って、異なる被検査半導体装置を検査する場合には、プローブ基板27の接触子60の配置パターンを変更すると共に、一の信号生成ユニット30と一の接触子60との間の信号経路を変更する必要が生じ得る。スイッチマトリックス20eは、被検査半導体装置の端子の配置パターンに対応して、複数の接触子60と信号生成ユニット30との間の信号経路を設定する。また、スイッチマトリックス20eは、被検査半導体装置の端子の配置パターンに対応して、複数の接触子60と測定部20cとの間の信号経路を設定する。スイッチマトリックス20eは、例えば、FPGAFieldProgrammableGateArray、MEMSリレー、カーボンナノチューブリレー等を用いて形成される。なお、テスタ制御部20a又は記憶部20b又は測定部20cと、支持基板26との間の信号の伝達は、第5半導体基板25のスイッチマトリックス20eを経由して行われても良いし、スイッチマトリックス20eを経由せずに行われても良い。信号の伝達が、スイッチマトリックス20eを経由して行われる場合には、テスタ制御部20a又は記憶部20b又は測定部20c内にスイッチング素子を設けて、信号が他の信号と混合しないようにすることが好ましい。次に、支持基板26について、以下に説明する。支持基板26は、図2に示すように、テスタ部20が配置された第1支持基板26aと、プローブ基板27が配置された第3支持基板26cと、一方の面に第1支持基板26aが配置され、他方の面に第3支持基板26cが配置される第2支持基板26bとを有する。第1支持基板26aは、テスタ部20が配置された面を外方に向けて、第2支持基板26b上に積層される。第3支持基板26cは、複数の接触子60を外方に向けて、第2支持基板26b上に積層される。第2支持基板26bは、テスタ部20が配置された第1支持基板26a及びプローブ基板27が配置された第3支持基板26cを支持する剛性を有していることが好ましい。また、第2支持基板26bは、検査の際に、加熱又は冷却される被検査半導体装置からの熱が、テスト部20に伝わることを防止する断熱性を有していることが好ましい。第2支持基板26bとしては、例えば、プリント基板を用いることができる。また、テスタ部20と、制御装置11及び主電源12とは、第2支持基板26bを経由して電気的に接続している。第1支持基板26aのテスト部20側の面には、第5半導体基板25上に露出した第5貫通電極25bと対応する位置にパッド図示せずが配置されている。このパッドと、第5貫通電極25bとは、導電性のバンプ図示せずを介して電気的に接続される。上記パッド及び第5貫通電極25bは、このバンプと溶着して接続している。バンプを介した接続状態については、図4を参照されたい。第1支持基板26a内には、第5貫通電極25bと接続するパッドのピッチから、第2支持基板26bの第1支持基板26a側の面に配置されたパッド図示せずのピッチへ拡大するように配線された内部配線が設けられている。第2支持基板26bの第1支持基板26a側の面には、第1支持基板26a上に露出したパッド図示せずと対応する位置にパッド図示せずが配置されている。対向するパッド同士は、導電性のバンプ図示せずを介して電気的に接続される。両パッドは、このバンプと溶着して接続している。バンプを介した接続状態については、図4を参照されたい。第2支持基板26a内には、第1支持基板26a側の面のパッドと、第3支持基板26c側の面のパッド図示せずとを接続する内部配線が設けられている。第3支持基板26aの第2支持基板26a側の面には、第2支持基板26a上に露出したパッドと対応する位置にパッド図示せずが配置されている。対向するパッド同士は、導電性のバンプ図示せずを介して電気的に接続される。両パッドは、このバンプと溶着して接続している。バンプを介した接続状態については、図4を参照されたい。第3支持基板26a内には、プローブ基板27の第3支持基板26a側の面に露出した第6貫通電極63図10参照と接続するパッド図示せずのピッチから、第2支持基板26bの第3支持基板26c側の面に配置されたパッドのピッチへ拡大するように配線された内部配線71図10参照が設けられている。第1支持基板26a又は第3支持基板26cとしては、例えば、シリコンインターポーザを用いることができる。図2に示すように、スイッチマトリックス20e経由したテスト信号が入力される第5貫通電極25bと、接触子60とは、支持基板26内をテスト部20側の一方の面からプローブ基板27側の他方の面へ通り抜ける配線を介して、電気的に接続される。上述した支持基板26では、テスタ部20から伝達されたテスト信号が、コネクタ等の着脱自在に接続される電気的接続部を介さずに、プローブ基板27へ伝達される。図9は、第1支持基板を示す図である。第1支持基板26aのテスタ部20が配置される面には、テスタ部20と共に、接触子60に電力を供給する被検査半導体装置用電源以下、DUT電源ともいう28が配置される。被検査半導体装置には、検査中の安定な動作を確保するために、テスタ部20に電力を供給する主電源12とは別の専用のDUT電源28から電力が直接供給される。DUT電源28としては、例えば、電源用ICを用いることができる。DUT電源28の動作は、テスタ部20のテスタ制御部20aによって制御される。DUT電源28を制御する際には、DUT電源28から電圧が供給された接触子60の電圧を測定して、DUT電源28をフィードバック制御することが好ましい。また、第1支持基板26a上には、被検査半導体装置用接地以下、DUTGNDともいう28aも配置される。図2に示すように、第3支持基板16cは、容量が可変な可変容量素子70を有しており、DUT電源28は、可変容量素子70を介して、接触子60と電気的に接続される。可変容量素子70は、いわゆるバイパスコンデンサである。可変容量素子70は、DUT電源28から被検査半導体装置へのノイズの侵入を防止すると共に、被検査半導体装置からDUT電源28へのノイズの侵入を防止する。従来から、検査装置では、バイパスコンデンサを用いて被検査半導体装置の検査を行う場合があった。バイパスコンデンサは、プローブカード等に着脱可能に装着されており、被検査半導体装置に応じて変更されていた。一方、上述した構造を有する検査装置16は、小さな寸法を有するので、バイパスコンデンサを着脱可能に装着することは困難である。そこで、可変容量素子70を第3支持基板16cに配置し、テスタ部20のテスタ制御部20aによって、容量が制御される。可変容量素子70としては、例えば、MEMS素子を用いることができる。可変容量素子70を、接触子60に近い第3支持基板16c上に配置することにより、ノイズが効果的に防止される。次に、プローブ基板27について、以下に説明する。図10は、第3支持基板及びプローブ基板の断面図である。プローブ基板27は、基板の一方の面と他方の面とを貫通する第6貫通電極63を有する第1基板61と、第1基板61と接合された一方の面及び複数の接触子60が配置された他方の面を有する第2基板62とを有する。第1基板61の第3支持基板26c側の面には、複数の第6貫通電極63が露出している。第3支持基板26cのプローブ基板27側の面には、第1基板61上に露出した第6貫通電極63と対応する位置にパッド図示せずが配置されている。このパッドと、第6貫通電極63とは、導電性のバンプ65を介して電気的に接続される。上記パッド及び第6貫通電極63は、このバンプ65と溶着して接続している。第1基板61としては、例えば、シリコン基板等の半導体基板を用いることができる。また、第1基板61と第3支持基板26cとの間には、緩衝層66が配置される。緩衝層66は、弾性を有している。プローブ基板27の接触子60が、被検査半導体装置の端子と接触すると、プローブ基板27は外力を受けて変形すると共に、バンプ65の部分に応力が発生する。緩衝層66は、プローブ基板27の変形による第3支持基板26c側への応力を分散して、応力がバンプ65の部分に集中することを防止する。緩衝層66は、例えば、樹脂を用いて形成され得る。第2基板62内には、第1基板61の第6貫通電極63と、接触子60とを接続する内部配線64が設けられている。内部配線64は、例えば、銅を用いて形成され得る。第2基板62は、高周波数を有するテスト信号又は応答信号の減衰を防止する観点から、低誘電率の材料を用いて形成されることが好ましい。複数の接触子60と信号生成ユニット30との間の信号経路は、スイッチマトリックス60eと共に、内部配線64を用いて設定され得る。ただし、内部配線64は、信号経路が固定された配線である。上述したように、プローブ基板27では、支持基板26から伝達されたテスト信号が、コネクタ等の着脱自在に接続される電気的接続部を介さずに、接触子60へ伝達される。図11A及び図11Bは、プローブ基板の接触子の配置を説明する図であり、図11Aは、1つの被検査半導体装置を検査する接触子の配置を示しており、図11Bは、同時に4つの被検査半導体装置を検査する接触子の配置を示している。接触子60は、第2基板62に対して垂直に配置されているので、プローブ基板27と対向する被検査半導体装置の端子に対して、プローブ基板27から真っ直ぐに接触可能である。このように、接触子60は第2基板62に対して垂直に配置されているので、プローブ基板27の水平方向の寸法を小さく設計することが可能である。プローブ基板27の接触子60は、被検査半導体装置が有する端子の配置パターンに対応して配置される。図11Aには、ある被検査半導体装置を検査する接触子の配置パターンの例が示されている。この接触子60の配置パターンは、被検査半導体装置が有する端子を形成するのと同様の半導体製造技術を用いて形成され得る。即ち、被検査半導体装置が有する端子を形成するのに使用されたマスクパターンと同じマスクパターンを用いて、接触子60の配置パターンが形成され得る。従って、半導体製造技術を用いて形成される接触子60は、高い位置精度を有し、高密度に形成することができる。また、接触子60は、カーボンナノチューブにより形成されることが好ましい。カーボンナノチューブは、第2基板62の内部配線62が接続されるパッド図示せず上に形成される。接触子60は、一本のカーボンナノチューブにより形成されても良いし、複数のカーボンナノチューブの束により形成されても良い。接触子60は、高い導電性及び耐熱性及び弾性率を有していることが好ましい。また、接触子60は、低い抵抗率を有していることが好ましい。カーボンナノチューブはこれらの性質を有しており、接触子として用いることに適している。基板のパッド上にカーボンナノチューブを製造することに関しては、例えば、特許第4212258号公報、特許第4213680号公報、又は特許4401094号公報を参照されたい。図11Bには、同時に4つの被検査半導体装置を検査する接触子の配置の例が示されている。検査装置16は、スイッチマトリックス40eを用いることにより、複数の接触子60とテスト部20との間の信号経路をプログラム可能に設定できるので、同時に複数の被検査半導体装置の検査を行うことが可能である。図11Bに示す例では、1枚のプローブ基板27が4つのプローブ領域に分かれているが、それぞれのプローブ領域が、一枚のプローブ基板から形成されていても良い。また、図11Bに示す例では、4つのプローブ領域の接触子60の配置パターンは同じであるが、プローブ領域毎に接触子の配置パターンを異ならせても良い。この場合には、複数の可変容量素子を第3支持基板26cに配置して、それぞれのプローブ領域に合わせて可変容量素子の容量を設定しても良い。また、検査装置16は、図11Bに示すようなプローブ基板27を用いることにより、2つの半導体装置を用いた対向試験を行うことも可能である。対向試験は、動作が確認されている基準半導体装置と、動作が検査される被検査半導体装置との2つの半導体装置を用いて、基準半導体装置から被検査半導体装置に対して送信された信号に対する被検査半導体装置の応答信号を測定して、被検査半導体装置を検査する試験である。検査装置16では、異なる被検査半導体装置を検査するために、被検査半導体装置に対応した接触子60を有するプローブ基板27と共に、被検査半導体装置に対応した第3支持基板26cを用意しても良い。また、第3支持基板26cとして汎用性のものを用いて、プローブ基板27として、被検査半導体装置に対応した接触子60を有するものを用意しても良い。次に、プローブ基板の変型例を、図を参照して、以下に説明する。図12は、プローブ基板の他の例を説明する図である。従来、被検査半導体装置には、自身の検査を行う検査回路いわゆる、BIST回路を有しているものがある。本変型例では、プローブ基板27には、被検査半導体装置が有していた検査回路に対応するテスタ回路部66が設けられている。その結果、被検査半導体装置には自身の検査を行う検査回路を配置する必要がなくなるので、回路面積を低減することができる。テスタ回路部66のテスト信号は、接触子67を介して、被検査半導体装置の端子に伝達される。上述した本実施形態の検査システムによれば、スイッチマトリックスを用いて信号経路をプログラム可能に設定して異なる半導体装置の検査を行えるので、汎用性を有する。また、テスト信号が、着脱自在に接続される電気的接続部を介さずに接触子に伝達されるので、テスト信号の減衰等が防止されるため、高速で動作する半導体装置を検査できる。例えば、本実施形態の検査システムでは、信号生成部20dの信号生成ユニット30と接触子60との間の信号配線の距離を1cm程度にすることもできる。そのため、動作周波数が数GHzの半導体装置を、その動作周波数で検査することができる。また、本実施形態の検査システムによれば、被検査半導体装置の端子と同じ配置パターンの接触子60を有するプローブ基板27を備えるので、例えば5cm×5cmの領域に1万本以上の接触子60を配置することができる。例えば、2024個の端子を有する半導体装置であれば、プローブ基板27の5cm×5cmの領域を用いて、最大5個の半導体装置を同時に検査することが可能である。このようにして、接触子60が高密度に配置されたプローブ基板17及びスイッチマトリックス20eを備える本実施形態の検査システムでは、複数の被検査半導体装置を同時に検査することが可能である。本発明では、上述した実施形態の検査システム又は検査装置は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。例えば、上述した実施形態では、被検査半導体装置を載置したステージを、固定された検査装置に対して移動していたが、これとは逆に、検査装置を固定されたステージに対して移動するようにしても良い。図13は、本明細書に開示する検査システムの他の例を説明する図である。本変型例では、検査システム80は、検査装置86を移動させる駆動装置85と、駆動装置を制御する駆動制御装置87と、ウエハ83上の被検査半導体装置の位置を認識する位置認識センサ88とを備える。ウエハ83を載置したステージ84は固定されている。検査装置86は、駆動装置85により水平方向及び垂直方向に移動可能である。検査装置86は、位置認識センサ88を用いて、ウエハ83上の被検査半導体装置の位置を認識して、駆動装置85を用いて検査装置86を被検査半導体装置の位置の位置に移動させる。他の構造については、上述した実施形態と同様である。ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。以上の上述した各実施形態に関し、更に以下の付記を開示する。付記1第1貫通電極と、テスト信号を生成する信号生成ユニットとを有する第1半導体基板と、複数の接触子を有するプローブ基板と、第2貫通電極と、複数の前記接触子と前記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第2半導体基板と、を備え、前記第1半導体基板と前記第2半導体基板とは積層されており、前記第1貫通電極は、前記信号生成ユニットが生成した前記テスト信号を前記スイッチマトリックスに伝達し、前記第2貫通電極は、前記スイッチマトリックスによって経路設定された前記テスト信号を所定の前記接触子に伝達し、前記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、前記接触子に前記テスト信号が伝達される検査装置。付記2第3貫通電極と、前記接触子から入力された応答信号を測定する測定部とを有する第3半導体基板を備え、前記第3半導体基板と前記第1半導体基板とは積層されており、前記第3貫通電極は、前記接触子から入力された前記応答信号を、前記測定部へ伝達する付記1に記載の検査装置。付記3前記第2半導体基板は、支持基板の一方の面上に配置されており、前記プローブ基板は、複数の前記接触子を外方に向けて、前記支持基板の他方の面上に配置されており、前記支持基板の前記一方の面上には、前記接触子に電力を供給する電源が配置される付記1又は2に記載の検査装置。付記4前記第2貫通電極と前記接触子とは、前記支持基板内を前記一方の面から前記他方の面へ通り抜ける配線を介して、電気的に接続する付記3に記載の検査装置。付記5前記支持基板は、容量が可変な可変容量素子を有しており、前記電源は、前記可変容量素子を介して、前記接触子と電気的に接続される付記3又は4に記載の検査装置。付記6前記接触子は、カーボンナノチューブにより形成される付記1~5の何れか一項に記載の検査装置。付記7被検査半導体装置が載置されるステージと、第1貫通電極と、テスト信号を生成する信号生成ユニットとを有する第1半導体基板と、複数の接触子を有するプローブ基板と、第2貫通電極と、複数の前記接触子と前記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第2半導体基板と、を備え、前記第1半導体基板と前記第2半導体基板とは積層されており、前記第1貫通電極は、前記信号生成ユニットが生成した前記テスト信号を前記スイッチマトリックスに伝達し、前記第2貫通電極は、前記スイッチマトリックスによって経路設定された前記テスト信号を所定の前記接触子に伝達し、前記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、前記接触子に前記テスト信号が伝達される検査装置と、前記ステージ又は前記検査装置を移動させる駆動部と、を備える検査システム。