バリア膜がルテニウムを主成分とする金属からなり、前記バリア膜の表面上に溝、割れ目又は深く鋭いくぼみとして観測されるクレバスの占める面積比が、前記バリア膜表面の全面積に対して15以下であることを特徴とする半導体集積回路装置用ルテニウムバリア膜。前記クレバスの占める面積比が、前記バリア膜表面の全面積に対して10以下であることを特徴とする請求項1に記載の半導体集積回路装置用ルテニウムバリア膜。バリア膜がルテニウムを主成分とする金属からなり、前記バリア膜上に銅配線層を形成した試料を広角X線回折装置によって測定して得られるX線回折プロファイルにおいて、ルテニウム結晶の002配向面に起因するスペクトルのピークRu002とルテニウムの結晶の100配向面に起因するスペクトルのピークRu100との強度比であるRu002/Ru100のピーク強度比が10以上であることを特徴とする半導体集積回路装置用ルテニウムバリア膜。前記のRu002/Ru100のピーク強度比が20以上であることを特徴とする請求項3に記載の半導体集積回路装置用ルテニウムバリア膜。ルテニウムを主成分とする金属をターゲットとして用いて、半導体基板の温度を500°C以上に加熱した状態で、前記半導体基板に形成された配線溝上に前記ルテニウムを主成分とする金属をスパッタ法によって堆積して成膜することを特徴とする半導体集積回路装置用ルテニウムバリア膜の作製方法。前記半導体基板の温度を600°C以上に加熱することを特徴とする請求項5に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。前記半導体基板の温度を500~800°Cの範囲の所定の温度に加熱することを特徴とする請求項5に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。前記半導体基板の温度を600~800°Cの範囲の所定の温度に加熱することを特徴とする請求項6に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。前記スパッタリング法は、スパッタリングガスとして不活性ガスを流しながら、真空度を1.0Torr以下に調整して行うものであることを特徴とする請求項5~8のいずれかに記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。前記スパッタリングガスがアルゴンガスであり、真空度が1.0×10-1~1.0×10-2Torrの範囲に調整されることを特徴とする請求項9に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜、若しくは該バリア膜と該バリア膜上のシード膜とからなる複合膜を介して、該絶電膜中に少なくとも一層以上のアルミニウム若しくは銅の配線とを有する半導体集積回路装置であって、前記バリア膜は、少なくとも請求項1~4にいずれかに記載のルテニウムバリア膜を含むことを特徴とする半導体集積回路装置。半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜を介して、該絶電膜中に少なくとも一層以上の銅の配線とを有する半導体集積回路装置であって、前記バリア膜は、少なくとも請求項1~4にいずれかに記載のルテニウムバリア膜を含み、前記バリア膜上にシード膜が設けられていないことを特徴とする半導体集積回路装置。半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜又は該バリア膜と該バリア膜上のシード膜とからなる複合膜を介して、該絶電膜中に少なくとも一層以上のアルミニウム若しくは銅の配線とを有する半導体集積回路装置であって、前記バリア膜は、少なくとも請求項5~10のいずれかに記載の方法によって作製されるルテニウムバリア膜を含むことを特徴とする半導体集積回路装置の製造方法。半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜を介して、該絶電膜中に少なくとも一層以上の銅の配線とを有する半導体集積回路装置であって、前記バリア膜は、少なくとも請求項5~10にいずれかに記載の方法によって作製されるルテニウムバリア膜を含み、前記バリア膜上にシード膜が設けられていないことを特徴とする半導体集積回路装置の製造方法。一般的に、従来のスパッタリング法、化学気相成長CVD法又はめっき法によって堆積されたルテニウム膜は、均一の平坦な薄膜とはならず、表面上にクレバス溝、割れ目又は深いくぼみが存在するため、クレバスが膜の欠陥部として作用する場合がある。その場合には、Cuの拡散を防止するためにルテニウム膜を厚膜で形成する必要があるが、その場合は、ルテニウム膜の抵抗上昇を抑えることができない。同様に、ルテニウム膜に存在するクレバスが多数存在すると、ルテニウム膜の抵抗上昇が起こる。そのようなルテニウムバリア膜では、銅配線を形成する際に、バリア膜上にシード膜を形成する必要があるため、半導体装置の製造工程を簡略化することができない。しかしながら、前記の特許文献1~8には、ルテニウムバリア膜中に存在するクレバスによって生じる技術課題及びその課題を解決するための方法や工夫について具体的に記載や示唆がされていない。また、前記の特許文献3及び4には、非結晶ルテニウムによるバリア膜は銅拡散の抑制効果を有することが記載されているが、非結晶ルテニウムの抵抗値は、結晶性のものよりもやや高いこと、ルテニウム膜の抵抗値は欠陥の存在によって大きく影響を受けること等を鑑みると、今後、高密度化及び高速化が急速に進むLSIのバリア膜として適用できるものなのか否かが不明である。ルテニウムバリア膜の緻密性を向上させる方法としては、前記の特許文献9において、バリア層を形成した後、ランプアニール等によって窒素雰囲気中で600~900°Cの熱処理を行う方法が記載されている。しかしながら、ルテニウム薄膜中の存在するクレバスの程度については具体的に開示されておらず、そのような処理が膜の低抵抗化に対して効果があるものなのか否かが不明である。また、前記の特許文献9に記載のルテニウムバリア膜は、主にアルミニウム配線層を有する半導体に適用されるものであり、バリア膜金属としてチタンやタンタルと同列に記載されていることを鑑みると、銅配線を有する半導体装置についても低抵抗の維持と銅拡散の防止を同時に達成できるものであるのかどうかが不明である。本発明は、上記した従来の問題点に鑑みてなされたものであって、欠陥部に相当するクレバスの面積比が少なく、低抵抗を維持した薄膜の状態で、配線層金属であるCuやAl等の拡散を防止することができるルテニウムバリア膜とその作製方法及び該ルテニウム膜を有する半導体集積回路装置とその製造方法を提供することにある。本発明は、ルテニウムバリア膜中に存在する欠陥部に相当するクレバスの面積比又はルテニウムの結晶配向面に着目すると共に、膜中の欠陥を低減するための作製方法について鋭意検討した結果、低抵抗を維持したままで、配線層金属の膜中への拡散を防止できるルテニウムバリア膜を得ることができることを見出して本発明に到った。すなわち、本発明の構成は以下の通りである。1バリア膜がルテニウムを主成分とする金属からなり、前記バリア膜の表面上に溝、割れ目又は深く鋭いくぼみとして観測されるクレバスの占める面積比が、前記バリア膜表面の全面積に対して15以下であることを特徴とする半導体集積回路装置用ルテニウムバリア膜を提供する。2前記クレバスの占める面積比が、前記バリア膜表面の全面積に対して10以下であることを特徴とする前記1に記載の半導体集積回路装置用ルテニウムバリア膜を提供する。3バリア膜がルテニウムを主成分とする金属からなり、前記バリア膜上に銅配線層を形成した試料を広角X線回折装置によって測定して得られるX線回折プロファイルにおいて、ルテニウム結晶の002配向面に起因するスペクトルのピークRu002とルテニウム結晶の100配向面に起因するスペクトルのピークRu100との強度比であるRu002/Ru100のピーク強度比が10以上であることを特徴とする半導体集積回路装置用ルテニウムバリア膜を提供する。4前記のRu002/Ru100のピーク強度比が20以上であることを特徴とする前記3に記載の半導体集積回路装置用ルテニウムバリア膜を提供する。5ルテニウムを主成分とする金属をターゲットとして用いて、半導体基板の温度を500°C以上で加熱した状態で、前記半導体基板に形成された配線溝上に前記ルテニウムを主成分とする金属をスパッタ法によって堆積して成膜することを特徴とする半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。6前記半導体基板の温度を600°C以上に加熱することを特徴とする前記5に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。7前記半導体基板の温度を500~800°Cの範囲の所定の温度に加熱することを特徴とする前記5に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。8前記半導体基板の温度を600~800°Cの範囲の所定の温度に加熱することを特徴とする請求項6に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。9前記スパッタリング法は、スパッタリングガスとして不活性ガスを流しながら、真空度を1.0Torr以下に調整して行うものであることを特徴とする前記5~8のいずれかに記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。10前記スパッタリングガスがアルゴンガスであり、真空度が1.0×10-1~1.0×10-2Torrの範囲に調整されることを特徴とする前記9に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。11半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜、若しくは該バリア膜と該バリア膜上のシード膜とからなる複合膜を介して、該絶電膜中に少なくとも一層以上のアルミニウム若しくは銅の配線とを有する半導体装置であって、前記バリア膜は、少なくとも前記1~4にいずれかに記載のルテニウムバリア膜を含むことを特徴とする半導体集積回路装置を提供する。12半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜を介して、該絶電膜中に少なくとも一層以上の銅の配線とを有する半導体装置であって、前記バリア膜は、少なくとも前記1~4にいずれかに記載のルテニウムバリア膜を含み、前記バリア膜上にシード膜が設けられていないことを特徴とする半導体集積回路装置を提供する。13半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜又は該バリア膜と該バリア膜上のシード膜とからなる複合膜を介して、該絶電膜中に少なくとも一層以上のアルミニウム若しくは銅の配線とを有する半導体装置であって、前記バリア膜は、少なくとも前記5~10のいずれかに記載の方法によって作製されるルテニウムバリア膜を含むことを特徴とする半導体集積回路装置の製造方法を提供する。14半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜を介して、該絶電膜中に少なくとも一層以上の銅の配線とを有する半導体装置であって、前記バリア膜は、少なくとも前記5~10にいずれかに記載の方法によって作製されるルテニウムバリア膜を含み、前記バリア膜上にシード膜が設けられていないことを特徴とする半導体集積回路装置の製造方法を提供する。本発明によれば、ルテニウムバリア膜に存在し、欠陥部として作用するクレバスの面積比を大幅に低減させるとともに、ルテニウムの結晶面の配向性が高くなるため、低抵抗で、緻密性が大幅に向上したルテニウムバリア膜を得ることができる。そのため、ルテニウムバリア膜を薄膜で形成することができ、半導体装置中の配線金属であるCu又はAlの拡散を防止できるバリア膜を形成することができる。また、本発明による半導体装置は、低抵抗で、緻密なルテニウムバリア膜を有することから、今後、一層の高集積、高密度及び高速化が求められるLSIの分野に適用することができる。特に、銅配線を有する半導体装置において、ルテニウムバリア膜上にシード膜を形成しないで、銅配線を直接形成する方法を適用できることから、LSIの製造工程の削減と製造時間の短縮化を図ることができる。本発明で規定するクレバス面積比、ルテニウム結晶の配向性及びルテニウムバリア膜の作製方法について、以下に説明する。クレバス面積比本発明は、スパッタリング法、化学気相成長CVD法又はめっき法によって堆積して形成したルテニウムバリア膜が、均一の平坦な薄膜とはならず、膜中にクレバス溝、割れ目又は深いくぼみが存在しやすく、それによってルテニウムバリア膜の抵抗値がバルクのものと比べて上昇すること、及び、前記バリア層上に形成されるAlやCuの配線用金属が拡散しやすくなることを見出すことによってなされたものである。先行技術である特開平2004-48066号公報の段落[0038]には、化学気相成長法CVDによって形成されるCu配線用バリアメタルは、高抵抗か低バリア性のいずれかの欠点を有することが記載されている。また、前記の特許文献7には、バリアメタルを無電解めっきで形成することが記載されているものの、無電解めっきによるメタル膜が緻密性に乏しいことは当該分野では良く知られていることである。そして、これらの特性上の欠点は、バリアメタル膜中に存在する結晶格子欠陥、構造欠陥又はボイドに由来するものであり、クレバスは、それらの欠陥部やボイド部が大きくなって、バリア膜の内部及び表面に現れたものである。このクレバスは、程度の差はあるものの、スパッタリング法においても一般的に観察される。したがって、ルテニウムバリア膜の低抵抗化及びバリア性の向上を図るためには、バリア膜中に存在するクレバスの量を低減するか、その大きさを小さくすることが必要である。しかし、従来の技術思想では、前記の特許文献3及び9に記載されているように、ルテニウムの非晶質化や窒化物の形成によってルテニウムバリア膜の緻密性を向上させることが明らかにされているだけで、欠陥部の相当するクレバスの量及び大きさを制御することは全く認識されていなかった。本発明は、この新規な技術思想に基づいてなされたものであり、クレバスの量及び大きさを高精度に制御できる具体的な方法を見出すと共に、その物理量パラメータの範囲を規定することによって、ルテニウムバリア膜の低抵抗値化及び高バリア性について従来技術では達成できなかった領域にまで到達することができるようになる。本発明において、ルテニウムバリア膜中の欠陥部に相当するクレバス量及びその大きさは、ルテニウムバリア膜の全表面積に対して、膜表面に観察されるクレバスが占める面積比によって反映されるものとして規定する。具体的には、走査型電子顕微鏡SEMを用いてルテニウムバリア膜の表面を測定観察した画像を2値化処理して、そのコントラストの比に基づいてクレバスの面積比を求める。SEMの倍率は、バリア膜の大きさ及びクレバスの検出感度に応じて決められるが、1000~200000倍の範囲で測定を行う。ルテニウムバリア膜全体をSEM観察測定できない場合は、バリア膜を小さい領域に分けて、各領域のクレバス面積比を求めた後、バリア膜表面全体について測定面積比に基づいて平均化することによってバリア膜全体のクレバス面積比とする。迅速に測定結果を得たい場合には、小さい領域に分けて求めたクレバス面積比を、バリア膜全体を反映した代表的なものであるとして取り扱うことができる。これは、ルテニウムバリア膜の表面全体において、クレバスが略一様な形状又は模様として現れることから、各領域間での測定誤差が小さいためである。さらに、クレバス面積比を、複数の小さい領域で得られた測定値の平均値として表してもよい。また、バリア膜内部のクレバス量及び大きさについてより正確な情報を得るために、バリア膜を表面からイオンミリング等によって所定の厚さだけ削除した後、それぞれの膜表面についてもSEM測定を行ってもよい。その場合は、試料の準備、測定及びデータ処理等に多大の時間を要するため、通常は、形成後のルテニウムバリア膜を用いて、その表面についてSEM測定を行うことで本発明の目的を達成することができる。これは、バリア膜は厚さが数十nm以下と薄く、クレバスの量と大きさがバリア膜の内部と表面との間で顕著な差異が見られないためである。図1に、ルテニウムバリア膜のクレバス面積比と電気抵抗の関係を示す。図1には、ルテニウムRuバルク材、チタンTiバルク材及びタンタルTaバルク材の電気低抗を合わせて示している。SEM測定画像を2値化して得られるクレバスの面積比が小さくなるほど、欠陥部やボイド部が低減するため、ルテニウムバリア膜の抵抗値が小さくなり、7×10-6μΩcmの抵抗値を有するRuバルク材と比べて低抗値の上昇が抑えられる。クレバス面積比が15以下になると、Tiバルク材の抵抗値80×10-6μΩcmより低い低抗値が得られ、さらに10以下であると、Taバルク材の抵抗値15×10-6μΩcmより低くなる。また、クレバス面積比が15を超えると、基板又はCu電極膜に対するルテニウム膜の密着性または接着性が十分に得られないこと等もあって、バリア性の低下が顕著になり、バリア膜としての機能を果たさなくなる。さらに、10以下ではより優れたバリア効果が得られるようになり、厚さ数nmの非常に薄いバリア膜でもアルミニウム又は銅の拡散を防止することができる。そのため、本発明は、クレバスの面積比がルテニウムバリア膜表面の全面積に対して15以下が必要であり、より好ましくは10以下である。本発明において、ルテニウムバリア膜はクレバス面積比の下限値が低いほど好ましいが、図1に示すように、Ruバルク材の電気抵抗値を考慮すると、3であれば十分であると考えられる。また、ルテニウムバリア膜の作製方法等を考慮すると、クレバス面積比をゼロにすることは実質的に不可能である。そのため、ルテニウムバリア膜のクレバス面積比の下限値は3とすることができる。ルテニウムの結晶配向面発明者等は、ルテニウムバリア膜の抵抗値及びバリア性が、上記のクレバス面積比だけではなく、ルテニウムにおいて所定の結晶配向面の比率によっても制御できることを見出した。これは、ルテニウムにおいて所定の結晶配向面が、クレバスの面積比と密接な関係を有しており、クレバス発生に対して大きな影響を与えるためである。すなわち、本発明は、上記のクレバス面積比と同様に、ルテニウムにおいて所定の結晶配向面の比率を規定することによって、ルテニウムバリア膜の低抵抗性及び高バリア性を、従来技術では達成できなかった領域にまで向上することができるという技術思想に基づいてなされたものである。本発明において、バリア膜中のルテニウム結晶配向面は、ルテニウムバリア膜上に銅膜を形成した試料を用いて、広角X線回折装置XRDによって測定して得られるX線回折プロファイルから把握される。バリア膜のルテニウム結晶状態は、銅配線膜の有無によって変わることが予想される。そのため、配線銅の拡散に対するバリア性を正確に評価するには、銅配線層を有する実際のバリア層を模擬した試料を用いて、ルテニウム結晶配向面を測定する必要がある。図2に、XRDによって測定されたルテニウムバリア膜のX線回折プロファイルを示す。X線回折プロファイルには、ルテニウムの各結晶配向面に起因するピークが観測されており、具体的に100、002、101、102、103、112、004の各結晶配向面に起因するピークが現れる。本発明は、それらの中で、最もシャープなピークを示し、明確な結晶配向面として観測される002面に着目して、これに起因するRu002のピークがルテニウムの抵抗値とバリア性に最も影響を与える重要な物理量であるとした。002面以外の結晶配向面は、ルテニウムバリア膜の作製方法や条件を変えても、小さなピークを示すだけで、その変化が非常に小さいことから、これらのいずれかの結晶配向面に起因するピークを基準としたRu002とのピーク強度比によって、本発明の効果を奏するルテニウム結晶配向面を特定することができる。本発明では、他の結晶配向面に起因するピークとして具体的にRu100を用いて、Ru002/Ru100のピーク強度比を求める。このRu002/Ru100のピーク強度比は、ルテニウムバリア膜の作製方法や条件による変化が顕著に現れ、バリア膜の特性の違いを最も反映するパラメータである。上記のRu002/Ru100のピーク強度比は大きくなるほど、ルテニウムの002結晶配向面の比率が高くなることを意味し、ルテニウムバリア膜の抵抗上昇を低く抑えることができるだけではなく、高い結晶配向性によって結晶粒界が少なくなるため、配線金属の拡散に対するバリア性が向上する。Ru002/Ru100のピーク強度比が増大するに伴い、ルテニウムバリア膜の抵抗上昇をほぼ連続的に低減できるが、バリア性については、Ru002/Ru100のピーク強度比が10以上になると、基板又はCu電極膜に対するルテニウム膜の密着性又は接着性が高くなるという相乗的な効果等もあって、大幅に向上する。そのため、本発明において、Ru002/Ru100のピーク強度比は、10以上が必要であり、20以上がより好ましい。Ru002/Ru100のピーク強度比が10以上になると、上記のクレバス面積比が15以下である場合と同じ様に、ルテニウムバルク材と比べて抵抗値の上昇を小さくすることができ、電気抵抗値がTiバルク材より低くなる。さらに、Ru002/Ru100のピーク比が20以上では、上記のクレバス面積比が10以下である場合と同じ様に、電気低抗値がTaバルク材より低くなり、Ruバルク材の抵抗値に近いバリア膜を得ることができる。また、Ru002/Ru100のピーク強度比が20以上では、より優れたバリア効果が得られるようになり、厚さ数nmの非常に薄いバリア膜でもアルミニウム又は銅の拡散を防止することができる。このように、Ru002/Ru100のピーク強度比は、上記のクレバス面積比と密接な関係にあり、ルテニウムバリア膜の特性を決める因子のひとつとして用いることができる。本発明において、Ru002/Ru100のピーク強度比は大きくなるほど好ましいが、上記のクレバス面積比を規定する場合と同様に、この強度比を無限に大きくすることは実質的に不可能である。そのため、図4に示す関係から、Ru002/Ru100のピーク強度比は上限値を50と規定することによって、本願発明の目的を達成することができる。ルテニウムバリア膜の作製方法本発明は、低抵抗性及び高バリア性のルテニウムバリア膜を作製するために、主にスパッタリング法を用いる。化学気相成長法CVDやめっき法は、前記の特開平2004-48066号公報にも記載されているように、緻密なルテニウムバリア膜を形成することが難しい。化学気相成長法CVDやめっき法においても、上記のクレバス面積比又はX線回折プロファイルにおけるRu002/Ru100のピーク強度比が所望の範囲を有することができれば、本発明の目的を達成できる作製方法として採用できるが、実質的には困難である。一方、従来のスパッタリング法による作製技術では、上記のクレバス面積比又はX線回折プロファイルにおけるRu002/Ru100のピーク強度比が所望の範囲に到達するものとはならず、ルテニウムバリア膜としての特性向上を十分に図ることができないため本願発明の効果を奏しない。本発明は、このような技術課題を解決するために、従来のスパッタリング法ではほとんど着目されていなかった基板の温度について鋭意検討を行い、従来から使用されている温度より高温、具体的には500°C以上に加熱した状態でスパッタリング処理を行った場合に、ルテニウムバリア膜の低抵抗性と高バリア性を大幅に向上することができ、従来技術では達成できなかった領域にまで到達できるという点に特徴を有する。スパッタリング処理時の基板の温度は、さらに600°C以上に加熱することによって、ルテニウムバリア膜の特性をより向上させることができる。また、基板温度を加熱する際の最高温度は、半導体素子の機能への温度の影響を考慮して決められる。集積回路等で使用される通常のシリコンSi基板では、半導体装置としての機能や信頼性の低下を防止するため、800°C以下が基板温度の上限値である。一方、本発明のルテニウムバリア膜は、近年パワー用半導体装置用基板として検討されているシリコンカーバイドSiCやガリウムナイトライドGaNの半導体基板の場合にも適用が可能である、これらの半導体基板は、1000°C近い温度に短時間加熱しても、半導体装置の機能動作や信頼性に大きな問題が生じないために、800°Cを超える温度で加熱した状態でスパッタリング処理を行ってもよい。本発明のルテニウムバリア膜の作製方法では、半導体基板の加熱をスパッタリング処理時に行うことが必要である。例えば、室温~300°Cで加熱した状態の半導体基板にスパッタリング処理によってルテニウムバリア膜を形成した後、再度、該半導体基板を500°C以上に加熱してもバリア膜の抵抗値の低減及びバリア性の向上はあまり期待できない。逆に、700°C以上でバリア膜を再加熱した場合には、電気抵抗の上昇がみられる結果となる。本発明のスパッタリング法は、ルテニウムを主成分とする金属をターゲットとして通常のスパッタ装置を用いて行う。ここで、ルテニウムを主成分とする金属とは、主に、不可避金属成分例えば、カルシウム、銅、鉄、マグネシウム、白金、ロジウム、シリコン等を0.1質量以下で含有するルテニウムを意味する。本発明では、不可避金属成分を含有するルテニウム以外にも、必要に応じて、ロジウム、イリジウム、オスニウム等の金属を10質量以下で含有するルテニウムを使用してもよい。スパッタリング装置は、従来からバリア膜作製の際に使用されているものを採用することができる。スパッタリングは、従来の方法と同じ様に、高真空下で、スパッタリングガスとしてアルゴン、窒素等の不活性ガスを流入させながら、半導体基板を500°C以上に加熱した状態で処理を行う。真空度は1.0Torr以下に調整すれば問題はないが、本発明では、スパッタリング時の放電維持限界電力を低電力で行うために、1.0×10-1~1.0×10-2Torrに調整することが好ましい。さらに、低電力で、かつ安定的にスパッタリング処理を行うために、電力の多少の変動によってほとんど影響を受けないような真空度を選択して調整することがより好ましい。また、スパッタリングガスとしては、イオン化が効率よくでき、無害で低コストであることから、アルゴンガスが好ましい。本発明は、前記の特許文献4、9に記載されているように、窒素ガスによってルテニウムバリア膜を緻密化する方法を採用しないでも、バリア膜のバリア性を向上できるため、スパッタリング条件の管理が容易になり、均一なバリア膜が作製できる。本発明のルテニウムバリア膜は、Cu配線においてCuの拡散防止の優れた効果を有するが、この効果は従来から使用されているAl配線におけるAlの拡散防止に対しても優れた特性を有する。そのため、Al配線層を有する半導体集積回路装置のバリア膜として適用することができる。次に、具体的な実施形態によって本発明を説明する。第1の実施形態図3に、スパッタリング処理時の基板表面にSiO2層を有するシリコン基板の温度と作製後のルテニウム膜のクレバス面積比との関係を示す。図3には、倍率100000倍で観察したルテニウム膜表面の走査型電子顕微鏡SEM写真を合わせて示す。クレバス面積比は、図3に示すSEM画像を2値化処理して、クレバスの相当する黒色部分の面積を画像全体の面積に対する比として求めたものである。スパッタリング処理は、純度が3Nのルテニウム金属をターゲットとして用いて、表1に示す条件で行った。シリコン基板の上に堆積成膜作製されたルテニウム膜の厚さは、20nmであった。作製された各ルテニウム膜は400°Cで水素アニールを10分行った。図3に示すように、基板温度が500°C以上で、クレバス面積比が15以下となり、基板温度が700°Cにおいてクレバス面積比が9まで低減した。図3に示すクレバス面積比を有する各ルテニウム膜について電気抵抗値を測定して、クレバス面積比との関係を示したのが図1である。ルテニウム膜の電気抵抗値は、測定端子の接触抵抗の影響を除くため、4端子法によって室温で求めた。図1に示すように、ルテニウム膜のクレバス面積比が15において電気抵抗値がTiバルク材80×10-6μΩcmよりも低くなり、約10以下で電気抵抗値がTaバルク材15×10-6μΩcm以下の優れた低抵抗値を有する。クレバス面積比が15以下及び10以下となる時の基板温度は、図3から、それぞれ500°C以上及び600°C以上である。ルテニウムバルク材に近い電気抵抗値は、基板温度をさらに上げて800°C近くにすることによって到達することができる。それに対して、基板温度が500°C未満であると、クレバス面積比が大きくなり、ルテニウム膜の電気抵抗値は従来のバリア膜材料であるTiバルク材よりも高くなって、半導体装置の微細化と高速化に対して十分に対応することができない。このようにして得られたルテニウム膜において、Cuの拡散状態を調べるために、各ルテニウム膜上にCu膜厚さ22nmを電気めっきによって形成した試料を作製した。電気めっきは、硫酸銅と硫酸からなるめっき液を用いて行った。この試料について、まず、ルテニウム膜とシリコン基板表面上のSiO2層Ru/SiO2、及びルテニウム膜とCu膜Ru/Cuとの剥離の状態を目視観察した。その結果を表2に示す。表2に示すように、スパッタリング処理時の基板温度が300°C以下では、ルテニウム膜は基板及びCu膜との密着性又は接着性が得られなかった。スパッタリング処理時の基板温度が500°Cでは、ルテニウム膜と基板との密着性又は接着性は問題無いものの、ルテニウム膜とCu膜との間で極僅かな剥離が観察された。基板温度が700°Cであると、基板及びCu膜との密着性又は接着性に優れるルテニウム膜が得られた。なお、スパッタリング時間を表1に示す条件よりも長くして10分以上にすると、基板温度が500°Cでも剥離のないルテニウム膜を得られることが確認された。表2から、ルテニウム膜の作製時において、スパッタリング時の基板温度が500°C未満では、基板及びCu膜との密着性又は接着性に問題がある。このようなルテニウム膜の密着性又は接着性の低下は、ルテニウム膜中へのCuの拡散を促進させるため、スパッタリング時の基板温度は500°C以上、すなわちルテニウム膜のクレバス面積比は15以下であることが必要である。次に、Cuめっき後の試料を、150°C1000時間放置又は85°C85高温高湿下で1000時間放置した後で、各試料の断面観察を行い、銅の拡散状態についてSEMを用いたCu元素の面分析測定SEM-EDX測定を行った。その結果、クレバス面積比が15である試料基板温度が500°Cで作製された試料は、両者の条件において、ルテニウム膜へのCuの侵入が一部観測されるものの、ルテニウム膜とシリコン基板の界面近傍でのCu元素の存在はみられず、Cuの拡散が抑えられていることが分かった。クレバス面積比が9の試料基板温度が700°Cで作製された試料は、ルテニウム膜とCu膜との境界部においてルテニウム膜中へのCuの侵入が観測されず、Cuの拡散防止効果が非常に高くなることが確認できた。それに対して、クレバス面積比が28及び39である試料基板温度が、それぞれ300°C及び室温で作製された試料は、ルテニウム膜とシリコン基板の界面近傍においてCu元素の存在が確認されるおり、Cuがルテニウム膜の下部まで到達していることから、Cuの拡散抑制効果が小さい。したがって、本発明において、ルテニウムバリア膜のクレバス面積比は、前記バリア膜表面の全面積に対して、15以下が必要であり、10以下がより好ましい。第2の実施形態第1の実施形態で作製したルテニウム膜上に銅膜を形成した試料について広角X線回折装置を行った。上記の図2で示したX線回折プロファイルは、スパッタリング処理時の基板温度を700°Cに加熱した試料について測定したものである。図2において、ルテニウムの各結晶面に起因するピークに着目すると、002結晶配向面に起因するRu002のピークがシャープで、強度において最も大きく観測された。そのため、Ru002面のピークが本発明のルテニウム膜の特性を最も反映する結晶配向面と考えることができる。ルテニウム膜作製時の基板温度の違いによるRu002のピーク強度の変化を調べるために、100結晶配向面に帰されるRu100のピーク強度を基準として、Ru002/Ru100のピーク強度比とルテニウム膜作製時の基板温度との関係をプロットした。図4に、その結果を示す。ここで、Ru100のピーク強度は、ルテニウム膜作製時の基板温度の違いによってほとんど変化しないことを確認している。図4から、Ru002/Ru100のピーク強度比は、基板温度が400°C付近から急激に立ちあがって、500°Cで10以上、さらに700°Cでは30を示しており、ルテニウム膜結晶の配向性の高さを反映する物理量であることが分かる。また、第1の実施形態でも説明したように、スパッタリング処理時の基板温度を500°C以上にするときに、ルテニウム膜は低抵抗で高いバリア性を有し、さらに、基板温度を600°Cに上げると、これらの特性が一層向上する。したがって、本発明は、X線回折プロファイルから観測される各ルテニウム膜結晶面のピークにおいて、Ru002/Ru100のピーク強度比が10以上であり、好ましくは20以上である。第3の実施形態図5は、第1の実施形態において、スパッタリング時の基板温度を室温RT、300°C又は500°Cに加熱して作製したルテニウム膜を、再度、所定の温度で10分間アニーリングした後に測定して得られた各ルテニウム膜の電気抵抗値を示す。図5から、基板の加熱温度が700°Cの状態でスパッタリング処理したルテニウム膜は、その後のアニーリング処理においても電気抵抗が変化しておらず、特性的に非常に安定した膜であることが分かる。銅配線層を有する半導体集積回路装置では、バリア膜若しくはバリ膜とシード膜からなる複合膜の上にCu配線層が形成された後、Cu配線層の結晶性を制御するために400°C位までの温度でアニーリング処理されることがある。本発明のルテニウムバリア膜は、そのようなアニーリング処理においても安定性に優れるバリア膜であることが確認された。図5には、基板温度が300°C以下の状態でスパッタリング処理したルテニウム膜を、500°Cまでアニーリング処理した後の電気抵抗値を示しているが、基板温度が300°Cでは、アニーリング温度を500°Cに上げても電気抵抗値の低減効果は非常に小さい。図5には示していないが、アニール温度を700°Cまで上げても、ルテニウム膜の電気抵抗値は低減できず、逆に上昇する傾向にあった。また、基板温度が室温RTの場合は、アニーリングによって電気抵抗値が低くなる傾向にあるが、アニール温度が400°C以上からその低減効果が飽和した。このように、基板温度が300°C以下では、アニーリング温度を高くしても、ルテニウム膜の電気抵抗値をTiバルク材80×10-6μΩcmより低くすることができない。本発明の効果を奏するためには、半導体基板の温度を500°C以上に加熱した状態でスパッタリング処理時に行うことが必要であることが分かる。第4の実施形態第1の実施形態のスパッタリング処理において、ルテニウムの成膜中に安定してグロー放電を維持でき、かつ、最良の真空度で、さらに短時間に成膜できる条件を検討した。図6に、放電させたあとに真空度を一定に保った状態で、放電が維持できる限界まで電力DCパワーを下げたときの値を各真空度において測定した関係を示す。本実施形態では、スパッタリングガスとしてアルゴンを用い、基板の温度は700°Cに設定した。図6から、放電維持を行うには真空度を1.0Torr以下、より好ましくは1.0×10-1Torr以下にしなければならないが、高真空度になるほど放電維持電力が高くなり、1.0×10-2Torr以下を達成するためには60W以上もの高電力が必要である。本発明においてグロー放電を安定的に維持できる真空度を省電力で達成するために、真空度は1.0×10-1~1.0×10-2Torrの範囲に調整することが好ましい。さらに、維持できる真空度は、放電維持電力のわずかな変化によって変動するのを避けることが必要である。図6から、安定して放電維持ができ、かつ真空度が最も高いのは4.0×10-2Torr近辺であることが分かる。本発明のルテニウム作製方法では、図6に示す結果に基づいて、真空度を1.0×10-1~1.0×10-2Torrの範囲のいずれかの値に固定した状態で電力を徐々に上げて、グロー放電からアーク放電に移行させることによってスパッタリング処理を行う。第5の実施形態図7は本発明のルテニウムバリア膜を適用した半導体集積回路装置の概略断面図であり、実際の半導体集積回路装置は配線層が8層、9層、それ以上になっているが、説明を簡略化するために2層配線構造を例示している。図7において、1は一方の主表面1aに隣接して多数個の回路素子図示せずが形成された半導体基体、2は半導体基体1の一方の主表面1a上に形成された例えばシリコン酸化物層からなる第1絶縁層、2aは第1絶縁層2に形成されたスルーホール、3はスルーホール2a内に形成された例えばタングステンからなるプラグ、3aはスルーホール2a、3aとプラグ3との間に、例えばTiN窒化チタン膜からなるバリア層、4は第1絶縁層2及びプラグ3上に例えば窒化シリコン層41を介して形成された例えばシリコン酸化物層42からなる第2絶縁層、4aは第2絶縁層4に形成された第1トレンチ、5は第1トレンチ4a内に形成された第1銅配線、5aは第1トレンチ4aと第1銅配線5との間に形成された本発明のルテニウム膜からなるバリア層、6は第2絶縁層4及び第1銅配線5上に例えば窒化シリコン層61を介して例えばシリコン酸化物層62、窒化シリコン層63、シリコン酸化物層64を順次積層して形成した第3絶縁層、6aは第2絶縁層6に形成された断面T字形を有する第2トレンチ、7は第2トレンチ6a内に形成された第2銅配線、7aは第2トレンチ6aと第2銅配線7の間に形成された本発明のルテニウム膜からなるバリア層である。図7の3aで示すバリア層は、TiN膜の代わりに、本発明のルテニウム膜を使用してもよい。図8に、本発明のルテニウムバリア膜及び該ルテニウムバリア膜上に直接、シングルダマシンプロセス及びデユアルダマシンプロセスを用いてCu配線層を形成した半導体集積回路装置の製造方法を説明するための概略工程図を示す。なお、図8において、図7と同一部材には同一符号を付し繰り返し説明は避けた。まず、一方の主表面11に隣接して多数の回路素子図示せずが形成された半導体基体1を準備し、半導体基体1の一方の主表面1aの上方に窒化シリコン層41及びシリコン酸化物層42からなる第1絶縁層4をCVDChemicalVaporDeposition法により堆積する。次に、配線を形成する予定の領域のシリコン酸化物層42をエッチングにより除去し、これによって露出した窒化シリコン層41を更にエッチングすることにより第1トレンチ4aを形成する。このトレンチは幅が70nm以下、50~300nmの範囲から通電容量によって選択される深さを有している。窒化シリコン層41はシリコン酸化物層42をエッチングするときのストッパーとして利用される図8a。次に、第1トレンチ4a内を含むシリコン酸化物層42上に、ルテニウムバリア膜5aをスパッタリング法によって数nmから10nm程度の厚さで堆積する。ここで、スパッタリング処理は、純度が3N以上のルテニウム金属膜をターゲットにして、アルゴン中で真空度を4.0×10-2Torrに調整した状態で、半導体基板を700°Cに加熱して行った。さらに、作製したルテニウムバリア膜5aは、400°Cでアニール処理した。このバリア層5a上に、シード膜を形成しないで、直接、銅配線5を形成する。その方法は、ルテニウムバリア膜上に硫酸銅めっき浴、アノードに銅電極を用いて電解めっき法により第1トレンチ4aの深さを超える厚さの銅めっき層を形成し、その後水素、アルゴン、窒素から選ばれた雰囲気中で室温から400°Cまで加熱し、400°Cで10分間恒温保持するアニールプロセスで処理した図8b。次いで、CMPChemicalMechanicalPolishingにより第1トレンチ4a部分においてはその深さを超える部分の銅層、並びにシリコン酸化物層42上の銅層及びバリア層5aを除去して第1トレンチ4a内にのみ第1銅配線5となる銅層及びバリア層5aを残す図8c。次に、シリコン酸化物層42及び第1銅配線5上に窒化シリコン層61、シリコン酸物層62、窒化シリコン層63及びシリコン酸化物層64を順次CVD法により堆積する。ここで、窒化シリコン層63は断面T字形を有する第2トレンチ6aの上辺部を形成する際のエッチングストッパーとして、また、窒化シリコン層61は第1銅配線5との接続を図るためのコンタクトホールT字形の脚部を形成する際のエッチングストッパーとして機能する図8d。トレンチの上辺部の幅は70nm以下、40~300nmの範囲から通電容量によって選択される深さを有している。次いで、第1銅配線5のコンタクト領域上のシリコン酸化物層64、窒化シリコン層63及びシリコン酸化物層62をエッチングにより除去し、更にエッチングによって露出した窒化シリコン層61をエッチングすることによりコンタクトホール第2トレンチ6aのT字形の脚部を形成する。次に、コンタクトホール内を含むシリコン酸化物層64上に反射防止膜もしくはレジスト膜図示せずを形成する。更に、第2銅配線7を形成する予定領域を開口したレジスト膜をマスクにして反射防止膜もしくはレジスト膜、シリコン酸化物層64をエッチングする。続いて、このエッチングにより露出した窒化シリコン層63をエッチングすると共にコンタクトホール内の反射防止膜もしくはレジスト膜を除去することにより第2トレンチ6aが形成される図8e。次いで、第2トレンチ6a内を含むシリコン酸化物層64上に、上記と同じ条件スパッタリング処理時の半導体基板温度:700°C、スパッタリングガス:アルゴンガス、真空度4.0×10-2Torrでルテニウムバリア膜7aをスパッタリング法により数nmから10nm程度の厚さで堆積した後、400°Cでアニール処理した。次に、第1銅配線の場合と同様の方法により第2トレンチ6aを含むバリア層7a上全面に第2トレンチ6aの深さを超える厚さの銅層を形成し、その後水素、アルゴン、窒素から選ばれた雰囲気中で室温から400°Cまで加熱し、400°Cで10分間恒温保持するアニールプロセスで処理した図8f。しかる後、CMPにより第2トレンチ6a部分においてはその深さを超える部分の銅層、並びにシリコン酸化物層64上の銅層及びバリア層7aを除去して、第2トレンチ6a内にのみ第2銅配線7となる銅層及びバリア層7aを残し、2層構造の銅配線が完成する。図8g。本実施形態では2層構造の銅配線の製造方法を説明したが、3層以上の配線構造にする場合には、第2銅配線を形成した工程を繰り返すことで実現できる。この場合、銅配線のアニール処理は銅配線の形成の都度行うか、全銅配線を形成後に一括して行なうことが考えられる。半導体集積回路装置の配線は第1層及び第2層の線幅が狭く、上層に行くに従って線幅が広くなっており、本発明は線幅の狭い配線のエレクトロマイグレーション耐性の向上及び低抵抗化を目的としていることから、線幅の狭い銅配線については形成の都度アニール処理を行い、線幅の広い銅配線については銅配線を形成後一括してアニール処理をするのが好ましい。ここで言う線幅の広い狭いは70nm以下が狭い、70nmを超えるものが広いとする。また、本実施形態では、ルテニウムバリア膜形成後のアニール処理を、上記のCu配線形成の都度、若しくは全銅配線を形成後に一括して行われるアニール処理と兼ねても良い。その場合は、ルテニウムバリア膜作製工程の都度に行っていたアニール処理を省略して、製造工程を簡略化できる。第6の実施形態図9は、本発明のルテニウムバリア膜及び銅シード膜からなる複合膜上にCu配線層を形成した半導体集積回路装置の製造方法において、前記複合膜の作製方法を説明するための概略工程図である。本実施形態においては、第5の実施形態と同じ方法で作製されたルテニウムバリア膜上に、数nmから10nm程度の厚さで極薄い銅シード膜図9aの5bを形成し、銅シード膜上に硫酸銅めっき浴、アノードに銅電極を用いて電解めっき法により第1トレンチ4aの深さを超える厚さの銅めっき層を形成し、その後水素、アルゴン、窒素から選ばれた雰囲気中で室温から400°Cまで加熱し、400°Cで10分間恒温保持するアニールプロセスで処理した。その後、第5の実施形態と同じ工程を用いて、2層構造の銅配線層を有する半導体集積回路装置を製造する。本実施形態は、図9bに示す工程において、第2トレンチ内を含むシリコン酸化物層64上に、上記と同じ条件スパッタリング処理時の半導体基板温度:700°C、スパッタリングガス:アルゴンガス、真空度4.0×10-2Torrでルテニウムバリア膜7aをスパッタリング法により数nmから10nm程度の厚さで堆積して400°Cでアニール処理した後、数nmから10nm程度の厚さで薄い銅膜をシード膜7bとしてスパッタ法により形成してから銅配線層を形成する。次いで、CMPにより第2トレンチ6a部分においてはその深さを超える部分の銅層、並びにシリコン酸化物層64上の銅層及びルテニウム膜のバリア層7a及びCu膜のシード層7bを除去して、第2トレンチ6a内にのみ第2銅配線7となる銅層、バリア層7a及びシード層7bを残し、2層構造の銅配線が完成する。図9c。このように、本実施形態は、ルテニウム膜のバリア層の上にCu膜のシード層が形成される点で、上記の第5の実施形態とは製造方法が異なる。第7の実施形態図10は、アルミニウム配線層を有する半導体集積回路装置の製造方法を説明するための概略工程図であり、半導体集積回路装置の製造方法のうち、スパッタリング法によってアルミニウム配線を形成する工程を示した。半導体基体1の一方の主表面1aの上方に、スパッタリング法で本発明によるルテニウムバリア膜81、アルミニウム膜82及びTiN又はTi等からなるキャップメタル膜83を下方から順に堆積する図10a。ルテニウム膜は、第5の実施形態と同じ条件で作製し、厚さは30nmである。アルミニウム膜の厚さは、例えば250nmである。さらに、キャップメタル層83上に反射防止膜84を堆積する。反射防止膜84は、配線形成のためのリソグラフィ工程における露光処理時にハレーションを低減又は防止するために設けるもので、例えば窒化シリコン膜で40nmの厚さにすることができる。次に、反射防止膜84上にパターニングされたレジスト膜を形成し、そのレジスト膜をマスクとしたドライエッチングにより反射防止膜84、キャップメタル膜83、アルミニウム膜82、ルテニウム膜81を順次パターニングすることによって、アルミニウム膜82を主配線材料とする第1層配線8を形成する図10b。次に、第1層配線を覆う絶縁膜85、例えば、シリコン酸化物膜をプラズマCVD法で形成した後、絶縁膜85を例えばCMP法で研磨することにより、表面が平坦化された層間絶縁膜を形成する図10c。次に、パターニングされたレジスト膜をマスクとしたドライエッチングにより、層間絶縁膜85に第1層配線に達するスルーホール91を形成する図10d。続いて、スパッタリング法で例えばTiN窒化チタン膜からなるバリア層92を形成した後、プラズマCVD法でスルーホールの内部を埋め込む高融点金属膜、例えばタングステン膜93を堆積する。さらに、スルーホール以外の領域の高融点金属膜93及びバリアメタル層92をCMP法等で除去することにより、スルーホールの内部にプラグ9を形成する図10e。次に、上記の第1層配線8と同様な成膜方法によって、第1配線8を有する半導体基板1の主面上にスパッタリング法で本発明によるルテニウムバリア膜101、アルミニウム膜102及びキャップメタル膜103を下方から順に堆積する。さらに、キャップメタル層103の上に反射防止膜104を堆積する。これらの各膜の厚さは、上記の第1層配線を形成したものと同じである。続いて、上記の第1層配線と同様に、パターニングされたレジスト膜をマスクとしたドライエッチングによって、上記積層膜をパターニングしてアルミニウム膜102を主配線材料とする第2層配線10を形成する。第2層配線10中のアルミニウム膜102の厚さは、例えば250nmである図10f。本実施形態では2層構造のアルミニウム配線の製造方法を説明したが、3層以上の配線構造にする場合には、第2アルミニウム配線を形成した工程を繰り返すことで実現できる。以上のように、本発明のルテニウムバリア膜は、低低抗で、Cu又はAlの拡散防止効果に優れるため、Cu配線又はAl配線を有する半導体集積回路装置に好適であるだけではなく、それ以外の半導体装置、例えば、パワー半導体装置等のバリア膜としても適用が可能である。さらに、本発明のルテニウムバリア膜は、Cu配線を形成するときにシード膜を形成しないで直接Cu配線を形成できるため、Cu配線を有する半導体集積回路装置の製造工程を簡略化できる。