"被テストデバイスが出力したクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、前記被テストクロック信号のHigh幅、Low幅の基準値とHigh幅とLow幅のカウント値を比較することにより、半周期ごとのジッタを検出することを特徴とするジッタ検出装置。前記被テストクロック信号のHigh幅をカウントし、そのカウント値を出力する第1のカウンタと、前記第1のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する第1の記憶部と、前記第1の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力する第1の比較部と、被テストクロック信号のLow幅をカウントし、そのカウント値を出力する第2のカウンタと、前記第2のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する第2の記憶部と、前記第2の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力する第2の比較部と、エラーの数をカウントするエラーカウンタを含み、前記エラーカウンタのカウント値が所定の閾値を超えた場合、ジッタエラーと判定し、ジッタエラーを示す信号を出力する判定回路とを備えることを特徴とする請求項1に記載のジッタ検出装置。被テストデバイスが出力したクロック信号を1/2分周し、1/2分周後の前記クロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、被テストクロック信号の1周期の基準値と、High幅とLow幅のカウント値を比較することにより、周期ジッタを検出することを特徴とするジッタ検出装置。被テストクロック信号を1/2分周し、1/2分周後の前記クロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、High幅とLow幅のカウント値の差の絶対値を基準値と比較することにより、サイクルtoサイクルジッタを検出することを特徴とするジッタ検出装置。ジッタ検出装置によるジッタ検出方法であって、被テストデバイスが出力したクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、前記被テストクロック信号のHigh幅、Low幅の基準値とHigh幅とLow幅のカウント値を比較することにより、半周期ごとのジッタを検出することを特徴とするジッタ検出方法。ジッタ検出装置によるジッタ検出方法であって、被テストデバイスが出力したクロック信号を1/2分周し、1/2分周後の前記クロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、被テストクロック信号の1周期の基準値と、High幅とLow幅のカウント値を比較することにより、周期ジッタを検出することを特徴とするジッタ検出方法。ジッタ検出装置によるジッタ検出方法であって、被テストクロック信号を1/2分周し、1/2分周後の前記クロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、High幅とLow幅のカウント値の差の絶対値を基準値と比較することにより、サイクルtoサイクルジッタを検出することを特徴とするジッタ検出方法。ジッタ検出装置を構成するコンピュータ上で動作するジッタ検出プログラムであって、前記コンピュータに、被テストデバイスが出力したクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントする処理と、前記被テストクロック信号のHigh幅、Low幅の基準値とHigh幅とLow幅のカウント値を比較することにより、半周期ごとのジッタを検出する処理とを実行させる特徴とするジッタ検出プログラム。ジッタ検出装置を構成するコンピュータ上で動作するジッタ検出プログラムであって、前記コンピュータに、被テストデバイスが出力したクロック信号を1/2分周する処理と、1/2分周後の前記クロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントする処理と、被テストクロック信号の1周期の基準値と、High幅とLow幅のカウント値を比較することにより、周期ジッタを検出する処理とを実行させることを特徴とするジッタ検出プログラム。ジッタ検出装置を構成するコンピュータ上で動作するジッタ検出プログラムであって、前記コンピュータに、被テストクロック信号を1/2分周する処理と、1/2分周後の前記クロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントする処理と、High幅とLow幅のカウント値の差の絶対値を基準値と比較することにより、サイクルtoサイクルジッタを検出する処理とを実行させることを特徴とするジッタ検出プログラム。背景技術によるジッタ検出は、以下の問題点を有する。第1の問題点は、背景技術によるジッタ検出は、テスト時間が長い点である。その理由は、分周器を用いて低速な信号を生成してからジッタ検出を行っているため、テスト時間が長くかかってしまう。LSIのテスト、特に量産選別に適用する場合はテスト時間短縮が求められるため、問題となる。第2の問題点は、背景技術によるジッタ検出は、テスト精度が低い点である。その理由は、分周器で低速な信号を生成していることで、被測定信号に通常よりも早い信号や遅い信号が混在していても、分周後の信号には相殺されて時間のズレが現れない可能性があるためである。また、1周期前後の位相幅を比較しているため、期待の周波数より一定して速い場合、遅い場合は異常が検出できないためである。発明の目的本発明の目的は、上述の課題を解決し、テスト時間が高速なジッタ検出装置、ジッタ検出方法、及びジッタ検出プログラムを提供することである。本発明の他の目的は、制度を上げたジッタ検出装置、ジッタ検出方法、及びジッタ検出プログラムを提供することである。本発明の第1のジッタ検出装置は、被テストデバイスが出力したクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、被テストクロック信号のHigh幅、Low幅の基準値とHigh幅とLow幅のカウント値を比較することにより、半周期ごとのジッタを検出する。本発明の第2のジッタ検出装置は、被テストデバイスが出力したクロック信号を1/2分周し、1/2分周後のクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、被テストクロック信号の1周期の基準値と、High幅とLow幅のカウント値を比較することにより、周期ジッタを検出する。本発明の第3のジッタ検出装置は、被テストクロック信号を1/2分周し、1/2分周後のクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、High幅とLow幅のカウント値の差の絶対値を基準値と比較することにより、サイクルtoサイクルジッタを検出する。本発明の第1のジッタ検出方法は、ジッタ検出装置によるジッタ検出方法であって、被テストデバイスが出力したクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、被テストクロック信号のHigh幅、Low幅の基準値とHigh幅とLow幅のカウント値を比較することにより、半周期ごとのジッタを検出する。本発明の第2のジッタ検出方法は、ジッタ検出装置によるジッタ検出方法であって、被テストデバイスが出力したクロック信号を1/2分周し、1/2分周後のクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、被テストクロック信号の1周期の基準値と、High幅とLow幅のカウント値を比較することにより、周期ジッタを検出する。本発明の第3のジッタ検出方法は、ジッタ検出装置によるジッタ検出方法であって、被テストクロック信号を1/2分周し、1/2分周後のクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、High幅とLow幅のカウント値の差の絶対値を基準値と比較することにより、サイクルtoサイクルジッタを検出する。本発明の第1のジッタ検出プログラムは、ジッタ検出装置を構成するコンピュータ上で動作するジッタ検出プログラムであって、コンピュータに、被テストデバイスが出力したクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントする処理と、被テストクロック信号のHigh幅、Low幅の基準値とHigh幅とLow幅のカウント値を比較することにより、半周期ごとのジッタを検出する処理とを実行させる。本発明の第2のジッタ検出プログラムは、ジッタ検出装置を構成するコンピュータ上で動作するジッタ検出プログラムであって、コンピュータに、被テストデバイスが出力したクロック信号を1/2分周する処理と、1/2分周後のクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントする処理と、被テストクロック信号の1周期の基準値と、High幅とLow幅のカウント値を比較することにより、周期ジッタを検出する処理とを実行させる。本発明の第3のジッタ検出プログラムは、ジッタ検出装置を構成するコンピュータ上で動作するジッタ検出プログラムであって、コンピュータに、被テストクロック信号を1/2分周する処理と、1/2分周後のクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントする処理と、High幅とLow幅のカウント値の差の絶対値を基準値と比較することにより、サイクルtoサイクルジッタを検出する処理とを実行させる。本発明によれば、テスト時間が高速なジッタ検出装置、ジッタ検出方法、及びジッタ検出プログラムを提供することができる。また、本発明によれば、制度を上げたジッタ検出装置、ジッタ検出方法、及びジッタ検出プログラムを提供することができる。本発明の上記及び他の目的、特徴及び利点を明確にすべく、添付した図面を参照しながら、本発明の実施形態を以下に詳述する。なお、上述の本願発明の目的のほか、他の技術的課題、その技術的課題を解決する手段及びその作用効果についても、以下の実施形態による開示によって明らかとなるものである。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。第1の実施の形態図1は、本発明の第1の実施の形態に係るジッタ検出装置10の構成を示すブロック図である。図1を参照すると、ジッタ検出装置10は、被テストデバイス20から出力される信号である被テストクロックa1を入力する。リセットa3は、ジッタ検出装置10の内部の回路をリセットするための信号である。テスト開始信号a15は、ジッタ検出装置10を動かすための信号である。PLL103は、ジッタ検出装置10内部の回路を動かすための基準クロックa4を生成するためのPLLであり、このPLL103に外部よりクロックa2信号を入力する。クロックa2は、被テストデバイス1とは無関係の信号、例えば水晶発信器等から生成された信号を使用する。また、基準クロックa4は、被テストクロックa1よりも高速な信号とする。フリップフロップFF104、FF105は、被テストクロックa1が基準クロックa4と非同期関係にある場合のメタステーブル対策として置いている。ここで、基準クロックに同期した被テストクロックを被テストクロック’a5とする。High幅カウンタ106は、被テストクロック’a5のHigh幅をカウントするカウンタ回路であり、基準クロックa4の立ち上がり数をカウントし、カウント値を出力する。記憶部107は、High幅カウンタ出力信号a6の値を次のHigh幅が出力されるまで保持する回路である。比較部108は、記憶部107の出力信号が所定の閾値に納まっているかどうかを判定する回路であり、FAILだった場合、出力信号a8を出力する。Low幅カウンタ109は、被テストクロック’a5のLow幅をカウントするカウンタ回路であり、基準クロックa4の立ち上がり数をカウントし、カウント値を出力する。記憶部110は、Low幅カウンタ出力信号a10の値を次のLow幅が出力されるまで保持する回路である。比較部111は、記憶部110の出力信号が所定の閾値に納まっているかどうかを判定する回路であり、FAILだった場合、出力信号a11を出力する。判定回路112は、比較部108、111の出力信号a8、a11がFAILだった場合、FAIL回数をカウントアップし記憶しておき、FAIL回数がある基準値を超えた場合、結果判定信号a12を出力する。また、判定回路112ではテスト期間を設定するため、判定回路112は、High幅カウンタ出力信号a6又はLow幅カウンタ出力信号a10より被テストクロックの周期をカウントし、所定の設定値になった時点でテスト終了信号a13を出力する。本発明のジッタ検出装置は、背景技術のジッタ検出装置に含まれていた分周器を削除した。分周器を削除することで被テストクロックの毎周期の位相幅をテストできる。また、は被テストクロックのHigh側とLow側を比較するため、カウンタ記憶部比較部をそれぞれに設けた。被テストクロックのHigh側とLow側を別々に比較する構成にしたことで、半周期ごとのジッタを確認できる。また、比較部は1周期前後の位相差を比較するのではなく、被テストクロックの期待値に対して閾値内に納まっているかどうかを比較する構成とした。第1の実施の形態の動作の説明次に、本実施の形態に係るジッタ検出装置10の動作について、図面を参照して詳細に説明する。図2は本実施の形態に係るジッタ検出装置10の動作を説明するためのタイムチャート図であり、図1と図2の同一信号名の符号は対応関係にある。図2において、基準クロックa4は本来、被テストクロック’a5と比べて十分に速い信号であるが、説明のために本図のようにしている。図1、図2において、High幅カウンタ106は、被テストクロック’a5のHigh幅を基準クロックa4でカウントする。被テストクロック’a5がHighのとき、基準クロックa4の立ち上がりでカウントアップし、被テストクロック’a5がLowのとき、前の値を保持する。また、High幅カウンタ106は、被テストクロック’a5がLowかつLow幅カウンタ出力信号a9が3任意の値に変更可能のとき、値を0にクリアする。High幅カウンタ106は、これらの値をHigh幅カウンタ出力信号a6に出力する。記憶部107は、被テストクロック’a5の1周期分データを保持する。Low幅カウンタ出力信号a9が1任意の値に変更可能であり、かつ、被テストクロック’a5がLowのとき、記憶部107は、High幅カウンタ出力信号a6の値を記憶し、その値を出力信号a7へ出力する。図2では、カウント値18がa7にセットされている。比較部108は、記憶部107の出力信号a7が所定の閾値に納まっているかどうかを比較する。図2のA、Bは閾値を表しており、AはHigh幅の下限閾値、BはHigh幅の上限閾値を表している。被テストクロック’a5がLowかつLow幅カウンタ出力信号a9が2任意の値に変更可能のとき、a7<Aもしくはa7>Bだと比較部の出力信号a8は1を出力する。a7がA<=a7<=Bを満たす場合、a8は0を出力する。Low幅カウンタ109、記憶部110、比較部111も、High側カウンタ106、記憶部107、比較部108と同様に動作する。Low幅カウンタ109は、被テストクロック’a5のLow幅を基準クロックa4でカウントする。Low幅カウンタ109は、被テストクロック’a5がLowのとき、基準クロックa4の立ち上がりでカウントアップし、被テストクロック’a5がHighのとき、前の値を保持する。また、Low幅カウンタ109は、被テストクロック’a5がHighかつHigh幅カウンタ出力信号a6が3任意の値に変更可能のとき、値を0にクリアする。そしてLow幅カウンタ109は、これらの値をLow幅カウンタ出力信号a9に出力する。記憶部110は、被テストクロック’a5の1周期分データを保持する。記憶部110は、High幅カウンタの出力信号a6が1任意の値に変更可能かつ被テストクロック’a5がHighのとき、Low幅カウンタ出力信号a9の値を記憶し、その値を出力信号a10に出力する。比較部111は、記憶部110の出力信号a10が所定の閾値に納まっているかどうかを比較する。図2のA’,B’は閾値を表しており、A’はLow幅の下限閾値、B’はLow幅の上限閾値を表している。被テストクロック’a5がHighかつHigh幅カウンタ出力信号a6が2任意の値に変更可能のとき、a10<A’もしくはa10>B‘に該当すると、比較部111の出力信号a11は1を出力する。出力信号a10がA’<=a10<=B‘を満たす場合、出力信号a11は0を出力する。判定回路112は、比較部108、111の出力から、PASS/FAILを判定する。また、判定回路112は、テスト終了信号を出力する。判定回路112は、Low幅カウンタの出力信号a9が3任意の値に変更可能のとき、比較部の出力信号a8が1か0かエラーかパスかを確認し、エラー1の場合にエラーカウントを1にする。同様に、判定回路112は、High幅カウンタの出力信号a6が3任意の値に変更可能のとき、比較部の出力信号a11が1か0かエラーかパスかを確認し、エラー1の場合にエラーカウントを1にする。エラーカウントが所定の閾値を超えた場合、判定回路112は、被テストデバイス20をジッタエラーと判定し、結果判定信号a12に1を出力する。また、判定回路112は、入力するHigh幅カウンタの出力信号a6又はLow幅カウンタの出力信号a9を用いてテスト期間を決める。例えば、被テストクロックa1の5000サイクル分をテストするとした場合、判定回路112は、High幅カウンタの出力信号a6が4任意の値に変更可能のときに基準クロックa4の立ち上がりでカウントアップするカウンタを用意しておき、カウント数が5000以上になったら、テスト終了信号a13に1を出力する。テスト終了信号a13が1になったとき、結果判定信号a12の値が0であるか1であるかにより、ジッタがあるかないかを検出できる。図3は第1の実施の形態に係るジッタ検出装置10のジッタ検出イメージ図である。図3では、基準クロックの20サイクル分が被テストクロック’a5のHigh幅、Low幅の理想的な値とし、19<=High幅カウント値<=21、19<=Low幅カウント値<=21を満たす時、PASSと判断されるとする。図3のAでは、被テストクロック’a5は理想的な信号であり、全てPASSと判断される。一方、図3のBでは、被テストクロック’a5は変動しており、色つき背景の部分がFAILと判定される。本発明の実施例1について、図10を用いて説明する。実施例1は、被テストデバイス301とジッタ検出回路302とを実装したテストボード303と、LSIテスタから構成される。LSIテスタ304は、テストボード303に向かってLSIテスタ信号を出力する。被テストデバイス301は、被テストクロックd2をジッタ検出回路302へ出力する。ジッタ検出回路302は、ジッタ判定信号d3をLSIテスタ304へ出力する。LSIテスタ304から電源供給、リセット解除されると、被テストデバイス301が被テストクロックd2を出力するように、テストボード303を設定しておくものとする。また、ジッタ検出回路302は、FPGAField-ProgrammableGateArrayやCPLDComplexProgrammableLogicDeviceなどの再構成可能デバイスを使用するものとする。次に図10の動作について、図11のフローチャートを参照しながら説明する。まず、被テストデバイス301をテストボード303にセットするステップS1101。次いで、LSIテスタ304がテストボード303に対して電源を供給し、リセットを解除するステップS1102。リセットが解除されると、被テストデバイス301が被テストクロックd2を出力するステップS1103。被テストクロックd2の出力後、LSIテスタ304がテスト開始信号a15をジッタ検出回路302に出力することで、ジッタ検出回路302のテストが開始されるステップS1104。ジッタ検出回路302で設定した期間のテストが終了するとステップS1105、ジッタ判定信号d3結果判定信号a12、テスト終了信号a13をLSIテスタ304が確認し、クロックにジッタが載っているか確認できるステップS1106。上記のように、LSIテスタ304からは複雑なテストパターンを入力する必要がなく構成がシンプルなため、高性能なLSIテスタでなくてもジッタテストを行うことができ、短時間でテストが可能である。第1の実施の形態による効果本実施の形態によれば、分周器をなくしたことでその分テスト時間が短縮することが出来る。例えばジッタ検出のために数千クロック分テストするとし、また背景技術のジッタ検出装置の分周部は512分周すると仮定すると、背景技術のジッタ検出装置は本実施の形態のジッタ検出装置に比べて512倍テスト時間が必要となってしまう。また、本実施の形態によれば、被テストクロックを毎周期ごと比較する構成としたため、正確なジッタを観測できる。また、本実施の形態によれば、検査対象をクロックの1周期から、その半分のHigh幅Low幅に変更したことでDutyの揺れも確認できる。また、本実施の形態によれば、比較部を1周期前後の位相差比較から、期待値に対して閾値内に納まっているかに変更したことで、安定的に周波数のずれた信号の異常も検出できるようなるからである。また、本実施の形態によれば、被テストクロックのHigh側とLow側を別々に比較する構成にしたことにより、半周期ごとのジッタを確認できる。また、本実施の形態によれば、LSIテスタは複雑なテストパターンを入力する必要がなくなるため、高性能なLSIテスタでなくてもジッタテストを行うことができ、短時間でテストが可能となる。被テストクロック信号のHigh幅をカウントし、そのカウント値を出力する第1のカウンタと、第1のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する第1の記憶部と、第1の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力する第1の比較部と、被テストクロック信号のLow幅をカウントし、そのカウント値を出力する第2のカウンタと、第2のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する第2の記憶部と、第2の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力する第2の比較部と、エラーの数をカウントするエラーカウンタを含み、エラーカウンタのカウント値が所定の閾値を超えた場合、ジッタエラーと判定し、ジッタエラーを示す信号を出力する判定回路とを備える最小限の構成としても、上述した本発明の課題を解決することができる。第2の実施の形態次に、本発明の第2の実施の形態について、図面を参照して詳細に説明する。図4は、本発明の第2の実施の形態に係るジッタ検出装置10の構成を示すブロック図である。図4を参照すると、本実施の形態に係るジッタ検出装置10は、第1の実施の形態に係るジッタ検出装置10の構成に、被テストクロック’b5を1/2分周する分周器113を追加した構成となっている。本実施の形態では、分周器113の出力信号b14を検査することになるため、被テストクロック’b5の一周期ごとをテストすることになる。本実施の形態では、被テストクロックのDutyを考慮しない周期ジッタを検出したい場合のジッタ検出装置を実現できる。第2の実施の形態の動作の説明次に、本実施の形態に係るジッタ検出装置10の動作について、図面を参照して詳細に説明する。図5は、本実施の形態に係るジッタ検出装置10の動作を説明するためのタイムチャート図であり、図4と図5の同一信号名の符号は対応関係にある。図4、図5において、High幅カウンタ106は、分周器113の出力信号b14のHigh幅を基準クロックa4でカウントする。High幅カウンタ106は、分周器113の出力信号b14がHighのとき、基準クロックa4の立ち上がりでカウントアップし、分周器113の出力信号b14がLowのとき、前の値を保持する。また、High幅カウンタ106は、分周器113の出力信号b14がLowかつLow幅カウンタ出力信号b9が3任意の値に変更可能のとき、値を0にクリアする。また、High幅カウンタ106は、これらの値をHigh幅カウンタ出力信号b6に出力する。記憶部107は、分周器113の出力信号b14の1周期分データを保持する。記憶部107は、Low幅カウンタ出力信号b9が1任意の値に変更可能かつ分周器113の出力信号b14がLowのとき、High幅カウンタ出力信号b6の値を記憶し、その値を出力信号b7へ出力する。図5では、カウント値18がb7にセットされている。比較部108は、記憶部107の出力信号b7が所定の閾値に納まっているかどうかを比較する。図5のA,Bは閾値を表しており、AはHigh幅の下限値、BはHigh幅の上限値を表している。分周器113の出力信号b14がLowかつLow幅カウンタ出力信号b9が2任意の値に変更可能のとき、b7<Aもしくはb7>Bであれば比較部108の出力信号b8は1を出力する。b7がA<=b7<=Bを満たす場合、出力信号b8は0を出力する。Low幅カウンタ109、記憶部110、比較部111も、High側カウンタ106、記憶部107、比較部108と同様に動作する。Low幅カウンタ109は、分周器113の出力信号b14のLow幅を基準クロックb4でカウントする。Low幅カウンタ109は、分周器113の出力信号b14がLowのとき、基準クロックb4の立ち上がりでカウントアップし、分周器の出力信号b14がHighのとき、前の値を保持する。また、Low幅カウンタ109は、分周器113の出力信号b14がHighかつHigh幅カウンタ出力信号b6が3任意の値に変更可能のとき、値を0にクリアする。また、Low幅カウンタ109は、これらの値をLow幅カウンタ出力信号b9に出力する。記憶部110は分周器113の出力信号b14の1周期分データを保持する。High幅カウンタ出力信号b6が1任意の値に変更可能かつ分周器113の出力信号b14がHighのとき、記憶部110はLow幅カウンタ出力信号b9の値を記憶し、その値を出力信号b10に出力する。比較部1111は、記憶部110の出力信号b10が所定の閾値に納まっているかどうかを比較する。図5のA’,B’は閾値を表しており、A‘はLow幅の下限値、B’はLow幅の上限値を表している。分周器113の出力信号b14がHighかつHigh幅カウンタ出力信号b6が2任意の値に変更可能のとき、b10<A’もしくはb10>B‘であれば比較部111の出力信号b11は1を出力する。記憶部110の出力信号b10がA’<=b10<=B‘を満たす場合、比較部111の出力信号b11は0を出力する。判定回路112は、比較部108、111の出力から、PASS/FAILを判定する。また、判定回路112は、テスト終了信号を出力する。Low幅カウンタ109の出力信号b9が3任意の値に変更可能のとき、判定回路112は、比較部111の出力信号b8が1か0かエラーかパスかを確認し、エラー1の場合にエラーカウントを1にする。同様に、High幅カウンタ106の出力信号b6が3任意の値に変更可能のとき、判定回路112は、比較部111の出力信号b11が1か0かエラーかパスかを確認し、エラー1の場合にエラーカウントを1にする。判定回路112は、エラーカウントが所定の閾値を超えた場合、被テストデバイス20をジッタエラーと判定し、結果判定信号b12に1を出力する。また、判定回路112は、入力するHigh幅カウンタ106の出力信号b6、またはLow幅カウンタ109の出力信号b9を用いてテスト期間を決める。例えば、分周器113の出力信号b14の5000サイクル分被テストクロックb1の10000サイクル分テストするとした場合、判定回路112は、High幅カウンタ106の出力信号b6が4任意の値に変更可能のときに基準クロックb4の立ち上がりでカウントアップするカウンタを用意しておき、カウント数が5000以上になったら、テスト終了信号b13に1を出力する。テスト終了信号b13が1になったとき、結果判定信号b12の値が0か1でジッタがあるかないかを検出できる。図6は、第2の実施の形態に係るジッタ検出装置10のジッタ検出イメージ図である。図6では、基準クロックの40サイクル分が被テストクロック’b5周期の理想的な値とし、39<=High幅カウント値<=41、39<=Low幅カウント値<=41を満たす時PASSと判断されるとする。図6のAでは、被テストクロック’b5は理想的な信号であり、全てPASSと判断される。一方、図6のBでは、被テストクロック’b5は変動しており、色つき背景の部分がFAILと判定される。第2の実施の形態による効果本実施の形態によれば、分周器113を追加したことにより、被テストクロックのDutyを考慮しない周期ジッタを検出したい場合のジッタ検出装置を実現できる。第3の実施の形態次に、本発明の第3の実施の形態について図面を参照して詳細に説明する。図7は、本発明の第2の実施の形態に係るジッタ検出装置10の構成を示すブロック図である。図7を参照すると、本実施の形態に係るジッタ検出装置10は、第2の実施の形態係るジッタ検出装置10から比較部111を削除した構成となっている。また、本実施の形態では、比較部108と判定回路112の動作が、第2の実施の形態と異なる。第3の実施形態のその他の部分は第2の実施形態と同じである。上述の構成を有する本実施の形態に係るジッタ検出装置10は、サイクルtoサイクルジッタを検出するジッタ検出装置である。第3の実施の形態の動作の説明次に、本実施の形態に係るジッタ検出装置10の動作について、図面を参照して詳細に説明する。図8は、本実施の形態に係るジッタ検出装置10の動作を説明するためのタイムチャート図であり、図7と図8の同一信号名の符号は対応関係にある。図7、図8において、被テストクロック’c5、分周器113の出力信号c14、基準クロックc4、High幅カウンタ出力信号c6、記憶部の出力信号c7、Low幅カウンタ出力信号c9、記憶部の出力信号c10は、第2の実施形態と同じ図8のようになる。また、図8のCは、ジッタPASS/FAILを判断する閾値である。記憶部107の出力信号c7と記憶部110の出力信号c10は比較部108に入力する。比較部108において、c14=1かつc6=2のとき、|c10-c7|がCよりも大きいと、出力信号c8は1を出力し、|c10-c7|がCよりも小さいと、出力信号c8は0を出力する。一方、c14=0かつc9=2のとき、|c10-c7|がCよりも大きいと出力信号c8は1を出力し、|c10-c7|がCよりも小さいと出力信号c8は0を出力する。判定回路112は、比較部108の出力から、PASS/FAILを判定する。また、判定回路112は、テスト終了信号を出力する。判定回路112は、Low幅カウンタ109の出力信号c9が3任意の値に変更可能のとき、比較部108の出力信号c8が1か0かエラーかパスかを確認し、エラー1の場合にエラーカウントを1にする。同様に、判定回路112は、High幅カウンタ106の出力信号c6が3任意の値に変更可能のとき、比較部108の出力信号c8が1か0かエラーかパスかを確認し、エラー1の場合にエラーカウントを1にする。判定回路112は、エラーカウントが所定の閾値を超えた場合、被テストデバイス20をジッタエラーと判定し、結果判定信号c12に1を出力する。また、判定回路112は、入力するHigh幅カウンタ106の出力信号c6又はLow幅カウンタ109の出力信号c9を用いてテスト期間を決める。例えば、分周器113の出力信号c14の5000サイクル分被テストクロックc1の10000サイクル分テストするとした場合、判定回路112は、High幅カウンタ106の出力信号c6が4任意の値に変更可能のとき、基準クロックc4の立ち上がりでカウントアップするカウンタを用意しておき、カウント数が5000以上になったら、テスト終了信号c13に1を出力する。テスト終了信号c13が1になったとき、結果判定信号c12の値が0か1でジッタがあるかないかを検出できる。図9は、第3の実施の形態に係るジッタ検出装置10のジッタ検出イメージ図である。図9では、基準クロックの40サイクル分が被テストクロック’c5周期の理想的な値としている。また、|High幅カウント値-Low幅カウント値|<=2を満たす時PASSと判断されるとする。図9のAでは、被テストクロック’c5は理想的な信号であり、全てPASSと判断される。一方、図9のBでは、被テストクロック’c5は変動しており、色つき背景の部分がFAILと判定される。第3の実施の形態による効果本実施の形態によれば、サイクルtoサイクルジッタを検出することができる。以上、好ましい実施の形態をあげて本発明を説明したが、本発明は必ずしも、上記実施の形態に限定されるものでなく、その技術的思想の範囲内において様々に変形して実施することができる。なお、以上の構成要素の任意の組み合わせ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。また、本発明の各種の構成要素は、必ずしも個々に独立した存在である必要はなく、複数の構成要素が一個の部材として形成されていること、一つの構成要素が複数の部材で形成されていること、ある構成要素が他の構成要素の一部であること、ある構成要素の一部と他の構成要素の一部とが重複していること、等でもよい。また、本発明の方法およびコンピュータプログラムには複数の手順を順番に記載してあるが、その記載の順番は複数の手順を実行する順番を限定するものではない。このため、本発明の方法およびコンピュータプログラムを実施する時には、その複数の手順の順番は内容的に支障しない範囲で変更することができる。また、本発明の方法およびコンピュータプログラムの複数の手順は個々に相違するタイミングで実行されることに限定されない。このため、ある手順の実行中に他の手順が発生すること、ある手順の実行タイミングと他の手順の実行タイミングとの一部ないし全部が重複していること、等でもよい。さらに、上記実施形態の一部又は全部は、以下の付記のようにも記載されうるが、これに限定されない。付記1被テストデバイスが出力したクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、前記被テストクロック信号のHigh幅、Low幅の基準値とHigh幅とLow幅のカウント値を比較することにより、半周期ごとのジッタを検出することを特徴とするジッタ検出装置。付記2前記被テストクロック信号のHigh幅をカウントし、そのカウント値を出力する第1のカウンタと、前記第1のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する第1の記憶部と、前記第1の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力する第1の比較部と、被テストクロック信号のLow幅をカウントし、そのカウント値を出力する第2のカウンタと、前記第2のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する第2の記憶部と、前記第2の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力する第2の比較部と、エラーの数をカウントするエラーカウンタを含み、前記エラーカウンタのカウント値が所定の閾値を超えた場合、ジッタエラーと判定し、ジッタエラーを示す信号を出力する判定回路とを備えることを特徴とする付記1に記載のジッタ検出装置。付記3前記第1の記憶部は、前記被テストクロック信号がLowであり、かつ、前記第2のカウンタが出力したカウント値が1である場合に、前記第1のカウンタが出力したカウンタ値の記録及び出力を行い、前記第2の記憶部は、前記被テストクロック信号がHighであり、かつ、前記第1のカウンタが出力したカウント値が1である場合に、前記第2のLow幅カウンタが出力したカウント値の記録及び出力を行うことを特徴とする付記2に記載のジッタ検出装置。付記4前記判定回路が、テスト終了の判断基準となる終了カウンタを備え、前記第1のカウンタからのカウント値を入力し、前記カウント値が所定の値の場合に、前記終了カウンタをカウントアップし、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力することを特徴とする付記2又は付記3に記載のジッタ検出装置。付記5前記判定回路が、テスト終了の判断基準となる終了カウンタを備え、前記第2のカウンタからのカウント値を入力し、前記カウント値が所定の値の場合に、前記終了カウンタをカウントアップし、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力することを特徴とする付記2又は付記3に記載のジッタ検出装置。付記6前記判定回路は、前記第1の比較部、及び前記第2の比較部からの出力値がエラーを示す値である場合、前記エラーカウンタをカウントアップすることを特徴とする付記2から付記5の何れか1項に記載のジッタ検出装置。付記7被テストデバイスが出力したクロック信号を1/2分周し、1/2分周後の前記クロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、被テストクロック信号の1周期の基準値と、High幅とLow幅のカウント値を比較することにより、周期ジッタを検出することを特徴とするジッタ検出装置。付記8被テストデバイスが出力したクロック信号を1/2分周する分周器と、前記被テストクロック信号のHigh幅をカウントし、カウント値を出力する第1のカウンタと、前記第1のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する第1の記憶部と、前記第1の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力する第1の比較部と、被テストクロック信号のLow幅をカウントし、カウント値を出力する第2のカウンタと、前記第2のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する第2の記憶部と、前記第2の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力する第2の比較部と、エラーの数をカウントするエラーカウンタを含み、前記エラーカウンタのカウント値が所定の閾値を超えた場合、ジッタエラーと判定し、ジッタエラーを示す信号を出力する判定回路とを備えることを特徴とする付記7に記載のジッタ検出装置。付記9前記第1の記憶部は、前記被テストクロック信号がLowであり、かつ、前記第2のカウンタが出力したカウント値が1である場合に、前記第1のカウンタが出力したカウンタ値の記録及び出力を行い、前記第2の記憶部は、前記被テストクロック信号がHighであり、かつ、前記第1のカウンタが出力したカウント値が1である場合に、前記第2のカウンタが出力したカウンタ値の記録及び出力を行うことを特徴とする付記8に記載のジッタ検出装置。付記10前記判定回路が、テスト終了の判断基準となる終了カウンタを備え、前記第1のカウンタからのカウント値を入力し、前記カウント値が所定の値の場合に、前記終了カウンタをカウントアップし、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力することを特徴とする付記8又は付記9に記載のジッタ検出装置。付記11前記判定回路が、テスト終了の判断基準となる終了カウンタを備え、前記第2のカウンタからのカウント値を入力し、前記カウント値が所定の値の場合に、前記終了カウンタをカウントアップし、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力することを特徴とする付記8又は付記9に記載のジッタ検出装置。付記12前記判定回路は、前記第1の比較部、及び前記第2の比較部からの出力値がエラーを示す値である場合、前記エラーカウンタをカウントアップすることを特徴とする付記7から付記11の何れか1項に記載のジッタ検出装置。付記13被テストクロック信号を1/2分周し、1/2分周後の前記クロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、High幅とLow幅のカウント値の差の絶対値を基準値と比較することにより、サイクルtoサイクルジッタを検出することを特徴とするジッタ検出装置。付記14被テストデバイスが出力したクロック信号を1/2分周する分周器と、前記被テストクロック信号のHigh幅をカウントし、カウント値を出力する第1のカウンタと、前記第1のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する第1の記憶部と、被テストクロック信号のLow幅をカウントし、カウント値を出力する第2のカウンタと、前記第2のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する第2の記憶部と、前記第1の記憶部及び前記第2の記憶部からのカウント値を入力し、それぞれのカウント値の差の絶対値が予め設定した閾値以下である場合、正常であることを示す値を出力し、前記閾値よりも大きい場合、エラーであることを示す値を出力する比較部と、エラーの数をカウントするエラーカウンタ含み、前記エラーカウンタのカウンタ値が所定の閾値を超えた場合、ジッタエラーと判定し、ジッタエラーを示信号を出力する判定回路とを備えることを特徴とする付記13に記載のジッタ検出装置。付記15前記第1の記憶部は、前記被テストクロック信号がLowであり、かつ、前記第2のカウンタからのカウント値が1である場合に、前記第1のカウンタが出力したカウンタ値の記録及び出力を行い、前記第2の記憶部は、前記被テストクロック信号がHighであり、かつ、前記第1のカウンタからのカウント値が1である場合に、前記第2のカウンタが出力したカウンタ値の記録及び出力を行うことを特徴とする付記14に記載のジッタ検出装置。付記16前記判定回路が、テスト終了の判断基準となる終了カウンタを備え、前記第1のカウンタからのカウント値を入力し、前記カウント値が所定の値の場合に、前記終了カウンタをカウントアップし、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力することを特徴とする付記14又は付記15に記載のジッタ検出装置。付記17前記判定回路が、テスト終了の判断基準となる終了カウンタを備え、前記第2のカウンタからのカウント値を入力し、前記カウント値が所定の値の場合に、前記終了カウンタをカウントアップし、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力することを特徴とする付記14又は付記15に記載のジッタ検出装置。付記18前記判定回路は、前記比較部からの出力値がエラーを示す値である場合、前記エラーカウンタをカウントアップすることを特徴とする付記14から付記17の何れか1項に記載のジッタ検出装置。付記19ジッタ検出装置によるジッタ検出方法であって、被テストデバイスが出力したクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、前記被テストクロック信号のHigh幅、Low幅の基準値とHigh幅とLow幅のカウント値を比較することにより、半周期ごとのジッタを検出することを特徴とするジッタ検出方法。付記20第1のカウンタで、前記被テストクロック信号のHigh幅をカウントし、そのカウント値を出力し、第1の記憶部で、前記第1のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力し、第1の比較部で、前記第1の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力し、第2のカウンタで、被テストクロック信号のLow幅をカウントし、そのカウント値を出力し、第2の記憶部で、前記第2のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力し、第2の比較部で、前記第2の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力し、判定回路で、エラーの数をカウントするエラーカウンタを含み、前記エラーカウンタのカウント値が所定の閾値を超えた場合、ジッタエラーと判定し、ジッタエラーを示す信号を出力することを特徴とする付記19に記載のジッタ検出方法。付記21前記第1の記憶部で、前記被テストクロック信号がLowであり、かつ、前記第2のカウンタが出力したカウント値が1である場合に、前記第1のカウンタが出力したカウンタ値の記録及び出力を行い、前記第2の記憶部で、前記被テストクロック信号がHighであり、かつ、前記第1のカウンタが出力したカウント値が1である場合に、前記第2のLow幅カウンタが出力したカウント値の記録及び出力を行うことを特徴とする付記20に記載のジッタ検出方法。付記22前記判定回路で、前記第1のカウンタからのカウント値を入力し、前記カウント値が所定の値の場合に、終了カウンタをカウントアップし、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力することを特徴とする付記20又は付記21に記載のジッタ検出方法。付記23前記判定回路で、前記第2のカウンタからのカウント値を入力し、前記カウント値が所定の値の場合に、終了カウンタをカウントアップし、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力することを特徴とする付記20又は付記21に記載のジッタ検出方法。付記24前記判定回路で、前記第1の比較部、及び前記第2の比較部からの出力値がエラーを示す値である場合、前記エラーカウンタをカウントアップすることを特徴とする付記20から付記23の何れか1項に記載のジッタ検出方法。付記25ジッタ検出装置によるジッタ検出方法であって、被テストデバイスが出力したクロック信号を1/2分周し、1/2分周後の前記クロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、被テストクロック信号の1周期の基準値と、High幅とLow幅のカウント値を比較することにより、周期ジッタを検出することを特徴とするジッタ検出方法。付記26分周器で、被テストデバイスが出力したクロック信号を1/2分周し、第1のカウンタで、前記被テストクロック信号のHigh幅をカウントし、そのカウント値を出力し、第1の記憶部で、前記第1のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力し、第1の比較部で、前記第1の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力し、第2のカウンタで、被テストクロック信号のLow幅をカウントし、そのカウント値を出力し、第2の記憶部で、前記第2のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力し、第2の比較部で、前記第2の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力し、判定回路で、エラーの数をカウントするエラーカウンタを含み、前記エラーカウンタのカウント値が所定の閾値を超えた場合、ジッタエラーと判定し、ジッタエラーを示す信号を出力するを備えることを特徴とする付記25に記載のジッタ検出方法。付記27前記第1の記憶部で、前記被テストクロック信号がLowであり、かつ、前記第2のカウンタが出力したカウント値が1である場合に、前記第1のカウンタが出力したカウンタ値の記録及び出力を行い、前記第2の記憶部で、前記被テストクロック信号がHighであり、かつ、前記第1のカウンタが出力したカウント値が1である場合に、前記第2のカウンタが出力したカウンタ値の記録及び出力を行うことを特徴とする付記26に記載のジッタ検出方法。付記28前記判定回路で、前記第1のカウンタからのカウント値を入力し、前記カウント値が所定の値の場合に、終了カウンタをカウントアップし、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力することを特徴とする付記26又は付記27に記載のジッタ検出方法。付記29前記判定回路で、前記第2のカウンタからのカウント値を入力し、前記カウント値が所定の値の場合に、終了カウンタをカウントアップし、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力することを特徴とする付記26又は付記27に記載のジッタ検出方法。付記30前記判定回路で、前記第1の比較部、及び前記第2の比較部からの出力値がエラーを示す値である場合、前記エラーカウンタをカウントアップすることを特徴とする付記26から付記29の何れか1項に記載のジッタ検出方法。付記31ジッタ検出装置によるジッタ検出方法であって、被テストクロック信号を1/2分周し、1/2分周後の前記クロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントし、High幅とLow幅のカウント値の差の絶対値を基準値と比較することにより、サイクルtoサイクルジッタを検出することを特徴とするジッタ検出方法。付記32分周器で、被テストデバイスが出力したクロック信号を1/2分周し、第1のカウンタで、前記被テストクロック信号のHigh幅をカウントし、カウント値を出力し、第1の記憶部で、前記第1のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力し、第2のカウンタで、被テストクロック信号のLow幅をカウントし、カウント値を出力し、第2の記憶部で、前記第2のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力し、比較部で、前記第1の記憶部及び前記第2の記憶部からのカウント値を入力し、それぞれのカウント値の差の絶対値が予め設定した閾値以下である場合、正常であることを示す値を出力し、前記閾値よりも大きい場合、エラーであることを示す値を出力し、判定回路で、エラーの数をカウントするエラーカウンタ含み、前記エラーカウンタのカウンタ値が所定の閾値を超えた場合、ジッタエラーと判定し、ジッタエラーを示信号を出力することを特徴とする付記31に記載のジッタ検出方法。付記33前記第1の記憶部で、前記被テストクロック信号がLowであり、かつ、前記第2のカウンタからのカウント値が1である場合に、前記第1のカウンタが出力したカウンタ値の記録及び出力を行い、前記第2の記憶部で、前記被テストクロック信号がHighであり、かつ、前記第1のカウンタからのカウント値が1である場合に、前記第2のカウンタが出力したカウンタ値の記録及び出力を行うことを特徴とする付記32に記載のジッタ検出方法。付記34前記判定回路で、前記第1のカウンタからのカウント値を入力し、前記カウント値が所定の値の場合に、終了カウンタをカウントアップし、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力することを特徴とする付記32又は付記33に記載のジッタ検出方法。付記35前記判定回路で、前記第2のカウンタからのカウント値を入力し、前記カウント値が所定の値の場合に、終了カウンタをカウントアップし、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力することを特徴とする付記32又は付記33に記載のジッタ検出方法。付記36前記判定回路で、前記比較部からの出力値がエラーを示す値である場合、前記エラーカウンタをカウントアップすることを特徴とする付記32から付記35の何れか1項に記載のジッタ検出方法。付記37ジッタ検出装置を構成するコンピュータ上で動作するジッタ検出プログラムであって、前記コンピュータに、被テストデバイスが出力したクロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントする処理と、前記被テストクロック信号のHigh幅、Low幅の基準値とHigh幅とLow幅のカウント値を比較することにより、半周期ごとのジッタを検出する処理とを実行させる特徴とするジッタ検出プログラム。付記38前記コンピュータに、第1のカウンタで、前記被テストクロック信号のHigh幅をカウントし、そのカウント値を出力する処理と、第1の記憶部で、前記第1のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する処理と、第1の比較部で、前記第1の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力する処理と、第2のカウンタで、被テストクロック信号のLow幅をカウントし、そのカウント値を出力する処理と、第2の記憶部で、前記第2のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する処理と、第2の比較部で、前記第2の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力する処理と、判定回路で、エラーの数をカウントするエラーカウンタを含み、前記エラーカウンタのカウント値が所定の閾値を超えた場合、ジッタエラーと判定し、ジッタエラーを示す信号を出力する処理とを実行させることを特徴とする付記37に記載のジッタ検出プログラム。付記39前記コンピュータに、前記第1の記憶部で、前記被テストクロック信号がLowであり、かつ、前記第2のカウンタが出力したカウント値が1である場合に、前記第1のカウンタが出力したカウンタ値の記録及び出力を行う処理と、前記第2の記憶部で、前記被テストクロック信号がHighであり、かつ、前記第1のカウンタが出力したカウント値が1である場合に、前記第2のLow幅カウンタが出力したカウント値の記録及び出力を行う処理とを実行させることを特徴とする付記38に記載のジッタ検出プログラム。付記40前記コンピュータに、前記判定回路で、前記第1のカウンタからのカウント値を入力する処理と、前記カウント値が所定の値の場合に、終了カウンタをカウントアップする処理と、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力する処理とを実行させることを特徴とする付記38又は付記39に記載のジッタ検出プログラム。付記41前記コンピュータに、前記判定回路で、前記第2のカウンタからのカウント値を入力する処理と、前記カウント値が所定の値の場合に、終了カウンタをカウントアップする処理と、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力する処理とを実行させる特徴とする付記38又は付記39に記載のジッタ検出プログラム。付記42前記コンピュータに、前記判定回路で、前記第1の比較部、及び前記第2の比較部からの出力値がエラーを示す値である場合、前記エラーカウンタをカウントアップする処理を実行させることを特徴とする付記38から付記41の何れか1項に記載のジッタ検出プログラム。付記43ジッタ検出装置を構成するコンピュータ上で動作するジッタ検出プログラムであって、前記コンピュータに、被テストデバイスが出力したクロック信号を1/2分周する処理と、1/2分周後の前記クロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントする処理と、被テストクロック信号の1周期の基準値と、High幅とLow幅のカウント値を比較することにより、周期ジッタを検出する処理とを実行させることを特徴とするジッタ検出プログラム。付記44前記コンピュータに、分周器で、被テストデバイスが出力したクロック信号を1/2分周する処理と、第1のカウンタで、前記被テストクロック信号のHigh幅をカウントし、そのカウント値を出力する処理と、第1の記憶部で、前記第1のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力し、第1の比較部で、前記第1の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力する処理と、第2のカウンタで、被テストクロック信号のLow幅をカウントし、そのカウント値を出力する処理と、第2の記憶部で、前記第2のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する処理と、第2の比較部で、前記第2の記憶部からのカウント値を入力し、当該カウンタ値が予め設定した閾値の範囲内である場合、正常であることを示す値を出力し、範囲外である場合、エラーであることを示す値を出力する処理と、判定回路で、エラーの数をカウントするエラーカウンタを含み、前記エラーカウンタのカウント値が所定の閾値を超えた場合、ジッタエラーと判定し、ジッタエラーを示す信号を出力する処理とを実行させることを特徴とする付記43に記載のジッタ検出プログラム。付記45前記コンピュータに、前記第1の記憶部で、前記被テストクロック信号がLowであり、かつ、前記第2のカウンタが出力したカウント値が1である場合に、前記第1のカウンタが出力したカウンタ値の記録及び出力を行う処理と、前記第2の記憶部で、前記被テストクロック信号がHighであり、かつ、前記第1のカウンタが出力したカウント値が1である場合に、前記第2のカウンタが出力したカウンタ値の記録及び出力を行う処理とを実行させることを特徴とする付記44に記載のジッタ検出プログラム。付記46前記コンピュータに、前記判定回路で、前記第1のカウンタからのカウント値を入力する処理と、前記カウント値が所定の値の場合に、終了カウンタをカウントアップする処理と、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力する処理とを実行させることを特徴とする付記44又は付記45に記載のジッタ検出プログラム。付記47前記コンピュータに、前記判定回路で、前記第2のカウンタからのカウント値を入力する処理と、前記カウント値が所定の値の場合に、終了カウンタをカウントアップ処理と、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力する処理とを実行させることを特徴とする付記44又は付記45に記載のジッタ検出プログラム。付記48前記コンピュータに、前記判定回路で、前記第1の比較部、及び前記第2の比較部からの出力値がエラーを示す値である場合、前記エラーカウンタをカウントアップする処理を実行させることを特徴とする付記44から付記47の何れか1項に記載のジッタ検出プログラム。付記49ジッタ検出装置を構成するコンピュータ上で動作するジッタ検出プログラムであって、前記コンピュータに、被テストクロック信号を1/2分周する処理と、1/2分周後の前記クロック信号を別の高速な基準クロックで同期させた被テストクロック信号のHigh幅とLow幅をカウントする処理と、High幅とLow幅のカウント値の差の絶対値を基準値と比較することにより、サイクルtoサイクルジッタを検出する処理とを実行させることを特徴とするジッタ検出プログラム。付記50前記コンピュータに、分周器で、被テストデバイスが出力したクロック信号を1/2分周する処理と、第1のカウンタで、前記被テストクロック信号のHigh幅をカウントし、カウント値を出力する処理と、第1の記憶部で、前記第1のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する処理と、第2のカウンタで、被テストクロック信号のLow幅をカウントし、カウント値を出力する処理と、第2の記憶部で、前記第2のカウンタからのカウント値を入力し、当該カウンタ値を選択的に記憶し、出力する処理と、比較部で、前記第1の記憶部及び前記第2の記憶部からのカウント値を入力し、それぞれのカウント値の差の絶対値が予め設定した閾値以下である場合、正常であることを示す値を出力し、前記閾値よりも大きい場合、エラーであることを示す値を出力する処理と、判定回路で、エラーの数をカウントするエラーカウンタ含み、前記エラーカウンタのカウンタ値が所定の閾値を超えた場合、ジッタエラーと判定し、ジッタエラーを示信号を出力する処理とを実行させることを特徴とする付記49に記載のジッタ検出プログラム。付記51前記コンピュータに、前記第1の記憶部で、前記被テストクロック信号がLowであり、かつ、前記第2のカウンタからのカウント値が1である場合に、前記第1のカウンタが出力したカウンタ値の記録及び出力を行う処理と、前記第2の記憶部で、前記被テストクロック信号がHighであり、かつ、前記第1のカウンタからのカウント値が1である場合に、前記第2のカウンタが出力したカウンタ値の記録及び出力を行う処理とを実行させることを特徴とする付記50に記載のジッタ検出プログラム。付記52前記コンピュータに、前記判定回路で、前記第1のカウンタからのカウント値を入力する処理と、前記カウント値が所定の値の場合に、終了カウンタをカウントアップする処理と、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力する処理とを実行させることを特徴とする付記50又は付記50に記載のジッタ検出プログラム。付記53前記コンピュータに、前記判定回路で、前記第2のカウンタからのカウント値を入力する処理と、前記カウント値が所定の値の場合に、終了カウンタをカウントアップする処理と、前記終了カウンタの値が所定の値を超えたとき、テスト終了を示す信号を出力する処理とを実行させることを特徴とする付記50又は付記51に記載のジッタ検出プログラム。付記54前記コンピュータに、前記判定回路で、前記比較部からの出力値がエラーを示す値である場合、前記エラーカウンタをカウントアップする処理を実行させることを特徴とする付記50から付記53の何れか1項に記載のジッタ検出プログラム。"