第1絶縁層上に配設された第1配線層と、前記第1配線層の上方に第2絶縁層を介して配設された第2配線層と、前記第1配線層に接続されたビアとを含み、前記第1配線層は、前記ビアが接続されたランド部と、前記ランド部に接続された配線部とを有し、前記ランド部が、前記配線部よりも、前記第2配線層から離れる方向に薄くなっていることを特徴とする回路基板。前記第2配線層は、前記ランド部に対応する領域に開口部を有し、前記開口部の端部が、前記第1配線層から離れる方向に薄くなっていることを特徴とする請求項1に記載の回路基板。前記ビアは、前記第2配線層の、前記ランド部に対応する領域を貫通して配設されることを特徴とする請求項1又は2に記載の回路基板。第1絶縁層上に第1配線層を配設する工程と、前記第1配線層の上方に第2絶縁層を介して第2配線層を配設する工程と、前記第1配線層に接続されるビアを配設する工程とを含み、前記第1配線層を配設する工程は、前記第1絶縁層上に、前記ビアが接続されるランド部と、前記ランド部に接続された配線部とを有する配線パターンを形成する工程と、形成された前記ランド部を薄くする工程とを含むことを特徴とする回路基板の製造方法。前記第1絶縁層上に前記第1配線層を配設する工程は、前記第1絶縁層上に前記第1配線層が配設された第1基板を形成する工程を含み、前記第1配線層の上方に前記第2絶縁層を介して前記第2配線層を配設する工程は、第3絶縁層上に前記第2配線層が配設された第2基板を形成する工程と、前記第1基板と前記第2基板とを、前記第1配線層と前記第2配線層とを対向させ、前記第2絶縁層を介在させて積層し、前記第2絶縁層、前記第1基板及び前記第2基板を一体化する工程とを含むことを特徴とする請求項4に記載の回路基板の製造方法。回路基板と、前記回路基板に実装された電子部品とを備え、前記回路基板は、第1絶縁層上に配設された第1配線層と、前記第1配線層の上方に第2絶縁層を介して配設された第2配線層と、前記第1配線層に接続されたビアとを含み、前記第1配線層は、前記ビアが接続されたランド部と、前記ランド部に接続された配線部とを有し、前記ランド部が、前記配線部よりも、前記第2配線層から離れる方向に薄くなっていることを特徴とする電子装置。配線層にランド部を設けた回路基板では、信号伝送の際、ランド部とビア等の導電部との接続部において、局所的にインピーダンスが低下し、インピーダンス不整合が発生する場合がある。例えば、このようなインピーダンス不整合は、ランド部とビア等の導電部との接続部における伝送信号の反射、ランド部とその周辺の他の配線層との間に生じるキャパシタンスの影響等が原因となって発生する。回路基板では、このようなインピーダンス不整合に起因して、ランド部とビア等の導電部との接続部で伝送信号の反射が増加し、反射による伝送損失が、実装される電子部品を含めた回路上、許容できないレベルになってしまう場合がある。インピーダンス不整合に起因した伝送損失は、伝送信号の周波数が高くなるほど生じ易くなる傾向がある。本発明の一観点によれば、第1絶縁層上に配設された第1配線層と、前記第1配線層の上方に第2絶縁層を介して配設された第2配線層と、前記第1配線層に接続されたビアとを含み、前記第1配線層は、前記ビアが接続されたランド部と、前記ランド部に接続された配線部とを有し、前記ランド部が、前記配線部よりも、前記第2配線層から離れる方向に薄くなっている回路基板が提供される。また、本発明の一観点によれば、第1絶縁層上に第1配線層を配設する工程と、前記第1配線層の上方に第2絶縁層を介して第2配線層を配設する工程と、前記第1配線層に接続されるビアを配設する工程とを含み、前記第1配線層を配設する工程は、前記第1絶縁層上に、前記ビアが接続されるランド部と、前記ランド部に接続された配線部とを有する配線パターンを形成する工程と、形成された前記ランド部を薄くする工程とを含む回路基板の製造方法が提供される。また、本発明の一観点によれば、開示の回路基板を用いた電子装置が提供される。開示の回路基板によれば、ランド部と他の配線層との距離を広げてそれらの間に生じるキャパシタンスを小さくし、インピーダンスの低下を抑え、伝送損失の低減を図ることが可能になる。伝送特性に優れた回路基板、そのような回路基板を用いた高性能の電子装置を実現することが可能になる。まず、第1の実施の形態について説明する。図1は第1の実施の形態に係る回路基板の一例を示す図である。図1には、第1の実施の形態に係る回路基板の要部側面を模式的に図示している。また、図2は第1の実施の形態に係る回路基板の配線パターン配線層と貫通ビアホール貫通ビアとの配置関係の一例を示す図である。図2には、図1に示す回路基板の配線層と貫通ビアホールの配置を模式的に図示している。図1に示す回路基板10は、異なる層に設けられた配線層1、配線層2及び配線層3、並びに、上層の配線層1と中層の配線層2の層間に設けられた配線層4、及び中層の配線層2と下層の配線層3の層間に設けられた配線層5を備える。配線層1、配線層2、配線層3、配線層4及び配線層5の間には、絶縁層6が設けられる。配線層1は、ランド部1a、及びランド部1aに接続された所定幅の配線部1bを有する。ランド部1aは、例えば平面円形状とされ、配線部1bの幅よりも大きな幅外径を有するように設けられる。配線層2は、ランド部2a、及びランド部2aに接続された所定幅の配線部2bを有する。ランド部2aは、例えば平面円形状とされ、配線部2bの幅よりも大きな外径を有するように設けられる。配線層2のランド部2aは、それに接続される配線部2bよりも、上層側の配線層4から離れる方向に薄く形成される。この点の詳細については後述する。配線層3は、ランド部3a、及びランド部3aに接続された所定幅の配線部を有する。尚、配線層3の配線部は、図1の奥行方向に設けられる。ランド部3aは、例えば平面円形状とされ、配線部の幅よりも大きな外径を有するように設けられる。配線層4は、この例ではグランド電位とされる配線層グランド配線層或いは電源電位とされる配線層電源配線層である。同様にこの例では、配線層5は、電源配線層或いはグランド配線層である。例えば、配線層4がグランド電位とされ、配線層5が電源電位とされる。例えば、配線層4及び配線層5は、配線層1のランド部1a、配線層2のランド部2a、及び配線層3のランド部3aに対応する位置に、それぞれ開口部貫通孔4a及び開口部貫通孔5aを有する配線層プレーン配線層とされる。ランド部1a、ランド部2a及びランド部3aは、貫通ビアホール7によって互いに接続され、貫通ビアホール7は、開口部4a及び開口部5aの内側を通り、配線層4及び配線層5とは非接続とされる。上記のような回路基板10は、例えば、いわゆる一括積層プロセスで形成することができる。その詳細は後述するが、一括積層プロセスでは、例えば、まず絶縁層上記絶縁層6の一部の両面に銅箔が張り付けられた両面銅張板の、その両面に配線パターン上記配線層1~5のうちの所定の2層を形成する。その後、所定の配線パターンが形成された両面銅張板と未硬化又は半硬化状態の絶縁材料上記絶縁層6の一部を交互に積層し、例えば真空中での加熱プレスによって一体化する。加熱プレスによって多層化された状態では、異なる配線層間が電気的に絶縁状態にあるため、これら異なる配線層間を電気的に接続するよう、貫通ビアホール7が形成される。貫通ビアホール7は、例えば、各配線層上記のようにして形成した配線層1~5を貫通する貫通孔7aを形成し、その内壁にめっき法等で導電層を形成することで得られる。貫通孔7aは、例えば機械ドリルを用いて形成される。各配線層のランド部1a、ランド部2a及びランド部3a、並びに、開口部4a及び開口部5aは、予めパターニングの際に、機械ドリルの外径ドリル径よりも大きな外径で形成される。異なる配線層間の面方向の位置精度位置ずれマージンを補償し、ランド部1a、ランド部2a及びランド部3aに精度良く貫通孔7aを形成するためである。例えば、貫通孔7aの形成に使用する機械ドリルのドリル径よりも、150μm以上、好ましくは200μm以上大きな外径を有するランド部1a、ランド部2a及びランド部3aが形成される。一例として、異なる配線層間の面方向の位置精度が±100μm程度で、貫通孔7aの形成にドリル径350μmの機械ドリルを使用する場合において、配線部の幅が90μmの配線層に、外径600μmのランド部が形成される。尚、ランド部1a、ランド部2a及びランド部3aの平面形状は、円形状のほか、楕円形状、多角形状、異形状等であっても構わない。このような円形状以外の形状とする場合にも、貫通孔7aの形成時に使用する機械ドリルのドリル径よりも一定以上大きな平面サイズのランド部1a、ランド部2a及びランド部3aが形成される。また、貫通孔7aは、上記のような機械ドリルによる加工のほか、レーザ加工、エッチング加工によって形成することもできる。このようなレーザ加工やエッチング加工を用いる場合にも、各配線層の面方向の位置精度を基に、所定平面サイズのランド部1a、ランド部2a及びランド部3aが形成される。上記のような回路基板10において、中層の配線層2のランド部2aは、それに接続される配線部2bよりも、上層側の配線層4例えばグランド配線層から離れる方向に薄く形成される。このようにランド部2aを配線部2bよりも薄く形成することで、ランド部2aと配線部2bとを同じ厚さで形成した場合に比べ、貫通ビアホール7が接続されるランド部2aと、上層の配線層4との距離が広がるようになる。ランド部2aと上層の配線層4との距離が広がることで、回路基板10での信号伝送時において、ランド部2aと上層の配線層4との間に生じるキャパシタンスが、より小さく抑えられるようになる。その結果、貫通ビアホール7と配線層2ランド部2aとの接続部におけるインピーダンス不整合の発生が抑えられるようになる。ここで、図3はランド部と配線部を同じ厚さで形成した回路基板の一例を示す図である。図3に示す回路基板500は、中層の配線層520のランド部520aと配線部520bが同じ厚さで形成された構造を有する。その他の構造は、上記図1に示した回路基板10と同じである。貫通ビアホール7と配線層520との接続部において、配線部520bよりも幅広で、貫通ビアホール7よりも大きな外径を有するランド部520aの存在は、伝送信号の特性インピーダンスを局所的に低下させ、インピーダンス不整合を発生させる一因となり得る。周波数が1ギガヘルツGHz程度の信号伝送であれば、たとえそのようなインピーダンス不整合が発生しても、回路基板500の実装電子部品を含めた回路上、その動作への影響は比較的小さい。しかし、周波数が5GHzを超えるような、より高周波の信号伝送では、インピーダンス不整合が原因で生じる反射損失伝送損失が比較的大きくなり、回路基板500の実装電子部品を含めた回路上、その動作への影響が比較的大きくなる。尚、このようなインピーダンス不整合は、ランド部520aの外径を小さくすることで抑えることが可能である。しかし、このようにランド部520aの外径を小さくする場合には、機械ドリル等による貫通孔7a形成時の位置精度から要求されるランド部520aの外径を確保することができなくなってしまうことが起こり得る。図4は伝送周波数と伝送損失の関係の一例を示す図である。図4には、上記図1に示した回路基板10の伝送周波数と伝送損失の関係の一例実線P、及び上記図3に示した回路基板500の伝送周波数と伝送損失の関係の一例点線Qを示している。ここで、回路基板10及び回路基板500の絶縁層6には、ガラスエポキシFR-4材料が用いられる。配線層2及び配線層520の、各々の配線部2b及び配線部520bから上下100μmの高さの位置に、開口部4a及び開口部5aの外径が600μmの配線層4及び配線層5を設ける。貫通ビアホール7の外径は350μmとされる。配線部1b、配線部2b、配線部520b、及び配線層3の配線部は、幅90μm、厚さ35μmとされる。ランド部1a、ランド部520a及びランド部3aは、外径600μm、厚さ35μmとされる。回路基板10のランド部2aは、外径600μm、厚さは10μmと薄くされる。回路基板10及び回路基板500はいずれも、伝送周波数の増加に伴い、伝送損失が増加する傾向を示す。ランド部2aを配線部2bよりも薄くした回路基板10では、ランド部520aを配線部520bと同じ厚さとした回路基板500に比べ、例えば伝送周波数16GHzでは0.3デシベルdB程度、伝送損失を小さく抑えることができる。図1及び図2では図示を省略しているが、配線部2bの例えば両端部に、このように薄くしたランド部2aを設けた場合には、伝送周波数16GHzで0.6dB程度、伝送損失を低減できることになる。このようにランド部2aを配線部2bよりも薄くすることで、高周波伝送時の伝送損失の低減を図ることが可能になる。上記のような貫通ビアホール7と配線層520との接続部におけるインピーダンス不整合の発生要因の1つとして、ランド部520aと、そのランド部520aを含む配線層520の上層に配置される配線層4との間に生じるキャパシタンスを挙げることができる。これは、回路基板500の厚さ方向の要因と言うことができる。一方、前述のように、インピーダンス不整合の発生は、ランド部520aの径を小さくすることで抑えることが可能であるが、そうすると機械ドリル等による貫通孔7a形成時の位置精度から要求されるランド部520aの外径を確保することができなくなる。ランド部520aに一定の外径平面サイズを確保すれば、インピーダンス不整合が発生してしまう。これは、回路基板500の平面方向の要因と言うことができる。これらの点に鑑み、上記の回路基板10では、配線層2のランド部2aを、配線部2bよりも薄くなるようにする。これにより、ランド部2aと上層の配線層4との間の距離が、ランド部2aを薄くした分、広がるようになる。このようにしてランド部2aと上層の配線層4との間の距離を広げることで、ランド部2aの平面サイズを小さくせずに、ランド部2aと上層の配線層4との間に生じるキャパシタンスを、より小さく抑える。従って、機械ドリル等を用いた貫通孔7a形成時の位置精度から要求されるランド部2aの一定の平面サイズは確保しながら、貫通ビアホール7と配線層2との接続部におけるインピーダンスの低下を低減して、伝送損失の低減を図ることが可能になる。これにより、伝送特性に優れた回路基板10を実現することが可能になる。以下、上記のような構成を有する回路基板とその形成方法を、第2の実施の形態として、より詳細に説明する。この第2の実施の形態では、別々に用意した2枚のコア材を、絶縁材料を挟んで積層し、それをプレスすることによって得られる回路基板の一例を、その形成方法と共に説明する。図5は第2の実施の形態に係る回路基板の第1形成工程の一例を示す図である。図5において、Aはフォトレジスト形成工程の要部断面模式図、Bは露光及び現像工程の要部断面模式図、Cはエッチング工程の要部断面模式図である。まず、図5Aに示すような、絶縁層21の両面に導電層22が形成された基板23を準備する。絶縁層21には、例えば、エポキシ樹脂やポリイミド樹脂等の樹脂材料、酸化アルミニウムアルミナ等のセラミック材料が用いられる。導電層22には、例えば、銅層が用いられる。基板23には、例えば、所定材料の絶縁層21の両面に、導電層22として銅箔が張り付けられた、いわゆる両面銅張板を用いることができる。そして、このような基板23の両面にフォトレジスト24aを形成する。次いで、図5Bに示すように、フォトレジスト24aを、その露光、現像を行ってパターニングする。ここでは一例として、基板23の一方の面側に形成したフォトレジスト24aについて、そのパターニングを行う。このパターニングにより、配線パターンランド部及び配線部を含む配線層状にフォトレジスト24aを残し、配線パターンとして不要な部分の導電層22を露出させる。次いで、パターニング後のフォトレジスト24aをマスクにして導電層22のエッチングを行い、図5Cに示すような、ランド部22a及びそれに接続された配線部22bを有する配線パターン22Aを形成する。エッチング後、フォトレジスト24aは剥離除去される。図6は第2の実施の形態に係る回路基板の第2形成工程の一例を示す図である。図6において、Aはフォトレジスト形成工程の要部断面模式図、Bは露光及び現像工程の要部断面模式図、Cはエッチング工程の要部断面模式図である。配線パターン22Aの形成後、図6Aに示すように、基板23の両面にフォトレジスト24bを形成する。次いで、図6Bに示すように、フォトレジスト24bの露光、現像を行い、配線パターン22Aのランド部22aが露出し、且つ、配線部22bを被覆するフォトレジスト24bのパターンを形成する。そして、このフォトレジスト24bをマスクにしてランド部22aのハーフエッチングを行い、図6Cに示すような、フォトレジスト24bで被覆されていた配線部22bよりも薄い、ランド部22aを形成する。ハーフエッチング後、フォトレジスト24bは剥離除去される。ランド部22aのハーフエッチングは、所定の薬液を用いて行うことができる。ハーフエッチングに用いる薬液には、例えば、ランド部22aに銅を用いている場合には、塩化第二鉄、塩化第二銅等を成分に含むもの等を用いることができる。ランド部22aのハーフエッチングを行う前のフォトレジスト24bの露光プロセスでは、配線パターン22Aが形成されていることで、基板23の表面に凹凸が存在する。フォトレジスト24bを用いた露光プロセスでは、感光領域のフォトレジスト24bの厚さが均一な状態であることが望ましいことから、露光光が照射された部分露光部が現像により除去される、ポジ型フォトレジストを用いることが望ましい。図7は露光及び現像工程の説明図であって、Aはポジ型フォトレジストを用いた場合の説明図、Bはネガ型フォトレジストを用いた場合の説明図である。フォトレジスト24bにポジ型フォトレジストを用いた場合、上記のようにランド部22aが露出するパターンを形成するためには、そのランド部22a上を含むX部のフォトレジスト24bに対して露光光が照射される。Y部には露光光が照射されない。このとき、X部の絶縁層21上凹部のフォトレジスト24bは、ランド部22a上凸部のフォトレジスト24bを感光するための露光条件では、図7Aに点線で示したような部分が十分に感光されず、現像後に残ってしまうことが起こり得る。しかし、このようにX部の絶縁層21上にフォトレジスト24bが残ったとしても、その絶縁層21上に残るフォトレジスト24bは、ハーフエッチング後、Y部に残るフォトレジスト24bと共に剥離除去すればよい。一方、フォトレジスト24bにネガ型フォトレジストを用いた場合、上記のようにランド部22aが露出するフォトレジスト24bのパターンを形成するためには、Y部のフォトレジスト24bに対して露光光が照射される。X部には露光光が照射されない。このとき、Y1部の絶縁層21上凹部のフォトレジスト24bと、Y2部の配線パターン22A上凸部のフォトレジスト24bとでは、それらの厚さの違いから、露光条件を変える必要が生じる場合がある。ランド部22aのハーフエッチングの際に用いるフォトレジスト24bにポジ型フォトレジストを用いる場合には、このように表面に凹凸が存在する基板23でも、その露光場所に応じて露光条件を変更することが不要になる。このような点から、ランド部22aのハーフエッチングの際に用いるフォトレジスト24bには、ポジ型フォトレジストを用いることが好ましい。尚、ランド部22aの平面サイズは、後述のようにそれを貫通して形成される貫通ビアホールの径よりも、例えば150μm以上或いは200μm以上大きくなるように設定されるため、数百μm以上となる。従って、ランド部22aのハーフエッチングにあたっては、必ずしも、上記のようなフォトレジスト24bの露光、現像による高精度のレジストパターン形成を行うことを要しない。例えば、スクリーン印刷によるレジストパターン形成を行い、そのレジストパターンをマスクにしてランド部22aのハーフエッチングを行うようにしてもよい。上記図5及び図6に示したような方法を用いることにより、ランド部22aを配線部22bよりも薄くした配線パターン22Aを有するコア材20が得られる。このようなコア材20と張り合わせるもう1枚のコア材も、例えば上記図5と同様にして形成することができる。別のコア材の形成方法の一例を、図8に第3形成工程として示す。図8は第2の実施の形態に係る回路基板の第3形成工程の一例を示す図である。図8において、Aはフォトレジスト形成工程の要部断面模式図、Bは露光及び現像工程の要部断面模式図、Cはエッチング工程の要部断面模式図である。まず、図8Aに示すような、絶縁層31の両面に導電層32が形成された基板33を準備する。基板33には、例えば、所定材料の絶縁層31の両面に、導電層32として銅箔が張り付けられた、いわゆる両面銅張板を用いることができる。そして、このような基板33の両面にフォトレジスト34aを形成する。次いで、図8Bに示すように、フォトレジスト34aの露光、現像を行い、配線パターングランド配線層、電源配線層、或いは、ランド部及び配線部を含む配線層状にフォトレジスト34aを残す。ここでは一例として、基板33の一方の面側に形成したフォトレジスト34aについて、そのパターニングを行う。次いで、図8Cに示すように、パターニング後のフォトレジスト34aをマスクにして導電層32のエッチングを行い、配線パターン32Aを形成する。エッチング後、フォトレジスト34aは剥離除去される。この図8に示したような方法を用いることにより、上記コア材20と張り合わせるもう1枚のコア材30が得られる。尚、コア材20とコア材30の形成順序は、どちらを先に行っても構わない。図9は第2の実施の形態に係る回路基板の第4形成工程の一例を示す図である。図9において、Aは積層工程の要部断面模式図、Bは一体化工程の要部断面模式図である。用意された2枚のコア材20及びコア材30を、図9Aに示すように、未硬化又は半硬化状態の絶縁材料であるプリプレグ40を挟んで、位置合わせを行って積層する。コア材20とコア材30は、配線パターン22Aの形成面と配線パターン32Aの形成面とを向かい合わせ、プリプレグ40を介在させて積層する。そして、積層したコア材20、プリプレグ40、コア材30を、例えば真空中での加熱プレスにより接合する。プレスにより、コア材20の配線パターン22A、及びコア材30の配線パターン32Aは、プリプレグ40に埋設される。この状態でプリプレグ40を加熱により硬化することで、図9Bに示すような、コア材20、プリプレグ40、コア材30が一体化された多層板50Aを形成する。図10は第2の実施の形態に係る回路基板の第5形成工程の一例を示す図である。図10において、Aは貫通孔形成工程の要部断面模式図、Bはめっき工程の要部断面模式図である。上記のようにして形成した多層板50Aに、図10Aに示すように、コア材20、プリプレグ40、コア材30を貫通する貫通孔51aを形成する。貫通孔51aは、ここではコア材20の配線パターン22Aランド部22a、及びコア材30の配線パターン32A開口部32aを通るような位置に形成される。この貫通孔51aは、例えば、機械ドリルを用いて形成することができる。尚、ランド部22a及び開口部32aは、このとき使用する機械ドリルのドリル径、形成される貫通孔51aの径を基に、その平面サイズを設定することができる。或いは、ランド部22a及び開口部32aの平面サイズを基に、使用する機械ドリルのドリル径、形成する貫通孔51aの径を設定することができる。貫通孔51aの形成後は、例えば、無電解めっき、電解めっきを順に行い、図10Bに示すように、貫通孔51aの内壁にめっき層51bを形成する。例えば、無電解銅めっき、電解銅めっきを順に行い、貫通孔51aの内壁に銅のめっき層51bを形成する。尚、このめっき層51bは、コア材20の表層の導電層22上、及びコア材30の表層の導電層32上にも同様に形成される。この例では、めっき層51bにより、貫通孔51aの内壁に露出していた、内層の配線パターン22A、表層の導電層22及び導電層32が、電気的に接続されるようになる。このように貫通孔51aを形成し、めっき層51bを形成することで、多層板50Aに貫通ビアホール貫通ビア51が形成される。図11は第2の実施の形態に係る回路基板の第6形成工程の一例を示す図である。図11において、Aはフォトレジスト形成工程の要部断面模式図、Bはエッチング工程の要部断面模式図である。貫通ビアホール51の形成後、図11Aに示すように、多層板50Aの両面に、フォトレジスト54aを形成し、フォトレジスト54aの露光、現像を行い、表面配線パターン回路基板表面の配線層状にフォトレジスト54aを残す。そして、パターニング後のフォトレジスト54aをマスクにして、表層の導電層22及びその上のめっき層51bのエッチングを行い、図11Bに示すようなコア材20側の表面配線パターン22Bを形成する。更に、パターニング後のフォトレジスト54aをマスクにして、表層の導電層32及びその上のめっき層51bのエッチングを行い、図11Bに示すようなコア材30側の表面配線パターン32Bを形成する。これらのエッチング後、フォトレジスト54aは剥離除去される。以上の工程により、回路基板50が得られる。回路基板50では、コア材20の配線パターン22Aのランド部22aが、コア材30の配線パターン32Aから離れる方向に薄く形成される。これにより、ランド部22aの配線パターン32Aからの距離が広げられ、信号伝送時に生じるキャパシタンスが小さく抑えられるようになる。その結果、回路基板50では、貫通ビアホール51とランド部22aの接続部におけるインピーダンスの低下が抑えられ、伝送損失の低減が図られるようになる。尚、ここでは図示を省略するが、このようにして得られた回路基板50の表面に、表面配線パターン22B、表面配線パターン32Bを保護するソルダレジスト等の保護膜を形成してもよい。また、ここでは2枚のコア材20及びコア材30を、プリプレグ40を挟んで積層した回路基板50を例示したが、勿論、積層するコア材の数はこれに限定されるものではない。例えば、コア材20の、コア材30側と反対の側に、更に別のコア材を設ける場合であれば、その別のコア材と上記コア材20の間、及びコア材20とコア材30の間にそれぞれプリプレグ40を挟み、これらを積層した状態でプレスして一体化するようにすればよい。このように一方の面側にコア材30を積層し、もう一方の面側に別のコア材を積層する場合、その中層のコア材20には、コア材30等との積層前に、上記図5の工程に替えて、次の図12に示すような工程を経て、その両面に所定の配線パターンが形成される。図12は第2の実施の形態に係るコア材形成工程の別例を示す図である。図12において、Aはフォトレジスト形成工程の要部断面模式図、Bは露光及び現像工程の要部断面模式図、Cはエッチング工程の要部断面模式図である。まず、図12Aに示すような、絶縁層21の両面に導電層22が形成された基板23を準備する。そして、この基板23の両面にフォトレジスト24aを形成する。次いで、図12Bに示すように、基板23の一方の面側のフォトレジスト24aの露光を行い、基板23の他方の面側のフォトレジスト24aの露光を行う。そして、現像を行い、その両面に形成する配線パターングランド配線層、電源配線層、或いは、ランド部及び配線部を含む配線層状にフォトレジスト24aを残す。次いで、パターニング後のフォトレジスト24aをマスクにして、基板23の両面の導電層22をエッチングし、図12Cに示すように、基板23の両面にそれぞれ配線パターン22Aを形成する。エッチング後、フォトレジスト24aは剥離除去される。その後、上記図6の例に従い、一方の面側コア材30が積層される面側に、配線部22bよりも薄いランド部22aをハーフエッチングにより形成する。これにより、コア材30と、更に別のコア材が積層される、中層のコア材20が得られる。尚、コア材30と共にコア材20に積層される別のコア材については、上記図5或いは図8の例に従い、片面に所定の配線パターンを形成する。そして、上記のように、コア材20とコア材30の間にプリプレグ40を挟み、同様にコア材20とその別のコア材の間にプリプレグ40を挟んで、これらの積層体を得る。そして、この積層体をプレスにより一体化した多層板に、上記のようにして貫通ビアホールを形成し、コア材30と別のコア材に表面配線パターンを形成することで、3枚のコア材が含まれる回路基板を得る。以上述べたような方法を用いて形成される回路基板上には、半導体素子等の電子部品を実装することができる。図13は電子装置の一例を示す図である。図13には、電子装置の要部断面を模式的に図示している。図13に示す電子装置70は、回路基板80、並びに、回路基板80に実装された半導体素子90a及び半導体素子90bを備える。ここでは一例として回路基板80に、3枚のコア材60、コア材20及びコア材30を各々の間にプリプレグ40を挟んで積層して一体化した構造を有するものを用いている。回路基板80は、貫通ビアホール貫通ビア81を有し、一方の面側には、表面配線パターン32Bの一部を露出させてソルダレジスト等の保護膜82が設けられる。保護膜82は、回路基板80のもう一方の面側にも、表面配線パターン62Bを覆うように設けられる。このような回路基板80上に、ここでは一例として2つの半導体素子90a及び半導体素子90bいずれも一部のみ図示が実装される。半導体素子90a及び半導体素子90bはそれぞれ、半田等のバンプ91を介して、回路基板80の保護膜82から露出する表面配線パターン32Bの一部に接続される。電子装置70では、コア材20の配線パターン22Aのランド部22aが、その配線部22bよりも薄く形成されているため、薄く形成していない場合に比べ、ランド部22aとコア材30の配線パターン32Aとの距離が広くなる。そのため、配線パターン32Aとランド部22aの間に生じるキャパシタンスをより小さく抑え、貫通ビアホール81とランド部22aとの接続部におけるインピーダンス不整合の発生を抑制することが可能になる。これにより、優れた伝送特性を示す回路基板80を備えた、高性能の電子装置70が実現される。尚、半導体素子90a及び半導体素子90bの実装面側と反対の面側の保護膜82は、表面配線パターン62Bの一部が露出するように設けてもよい。電子装置70は、その露出する部分の表面配線パターン62B上に半田等のバンプを設け、そのバンプを介してマザーボード等の他の基板に実装されてもよい。また、保護膜82から一部が露出する表面配線パターン62B上に、更に別の半導体素子等の電子部品を実装することもできる。また、回路基板80には、ここで例示した半導体素子90a、半導体素子90bのほか、コンデンサや抵抗等、他の電子部品が実装されてもよい。次に、第3の実施の形態について説明する。図14は第3の実施の形態に係る回路基板の一例を示す図である。図14には、第3の実施の形態に係る回路基板の要部断面を模式的に図示している。図14に示す回路基板100は、ランド部22aが配線部22bよりも薄く形成された配線パターン22A上層の配線パターン32Aの、開口部32aの端部開口端部32cが、ランド部22aから離れる方向に薄く形成されている。回路基板100は、この点で、上記回路基板50と相違する。回路基板100では、配線パターン22Aのランド部22aが薄く形成され、且つ、配線パターン32Aにおける開口端部32cが薄く形成されることで、ランド部22aと上層の配線パターン32Aとの距離がより一層広がるようになる。その結果、信号伝送時に生じるキャパシタンスの抑制、それによる貫通ビアホール51とランド部22aの接続部におけるインピーダンスの低下が一層効果的に抑えられ、伝送損失の低減が図られるようになる。このように部分的に薄く形成された配線パターン32Aを有するコア材30は、例えば次のようにして形成される。図15は第3の実施の形態に係る回路基板の形成工程の一例を示す図である。図15において、Aはフォトレジスト形成工程の要部断面模式図、Bは露光及び現像工程の要部断面模式図、Cはエッチング工程の要部断面模式図である。例えば、上記図8のようにして配線パターン32Aの形成まで行った後、図15Aに示すように、基板33の両面にフォトレジスト34bを形成する。次いで、図15Bに示すように、フォトレジスト34bの露光、現像を行い、配線パターン32Aの開口端部32cが露出するフォトレジスト34bのパターンを形成する。そして、このフォトレジスト34bをマスクにして開口端部32cのハーフエッチングを行い、図15Cに示すように、配線パターン32Aの開口端部32cを薄くする。ハーフエッチング後、フォトレジスト34bは剥離除去される。これにより、第3の実施の形態に係るコア材30が得られる。以後は、上記図9~図11と同様にして、回路基板100を得る。即ち、コア材30を、プリプレグ40を介在させてコア材20と積層し、例えば真空中での加熱プレスにより一体化して多層板を得る。そして、その多層板に貫通孔51aを形成し、めっき層51bを形成して、貫通ビアホール51を形成する。その後、表面配線パターン22B及び表面配線パターン32Bを形成する。これにより、図14のような回路基板100を得る。次に、第4の実施の形態について説明する。図16は第4の実施の形態に係る回路基板の一例を示す図である。図16には、第4の実施の形態に係る回路基板の要部断面を模式的に図示している。図16Aに示す回路基板110aは、配線パターン32Aを貫通する貫通ビアホール51が、配線パターン32Aと接続されて設けられた構造を有する。貫通ビアホール51と接続される配線パターン32Aは、図16Bに示す回路基板110bのように、配線パターン22Aのランド部22aから離れる方向に薄く形成されてもよい。図16Aの回路基板110aでは、配線パターン22Aのランド部22aが薄く形成されることで、ランド部22aを薄く形成しなかった場合に比べ、ランド部22aとそのランド部22aに対応する上層の配線パターン32Aとの距離がより広がるようになる。また、図16Bの回路基板110bでは、更に、ランド部22aに対応する上層の配線パターン32Aも薄く形成されることで、両者の距離がより一層広がるようになる。このような回路基板110a及び回路基板110bによって伝送特性の向上を図ることも可能である。このような回路基板110a及び回路基板110bのコア材30は、例えば次のようにして形成される。図17及び図18は第4の実施の形態に係る回路基板の形成工程の一例を示す図である。図17及び図18において、Aはフォトレジスト形成工程の要部断面模式図、Bは露光及び現像工程の要部断面模式図、Cはエッチング工程の要部断面模式図である。図16Aに示した回路基板110aのコア材30の形成では、まず、図17Aに示すような、絶縁層31の両面に導電層32が形成された基板33を準備する。そして、このような基板33の両面にフォトレジスト34aを形成する。次いで、図17Bに示すように、フォトレジスト34aの露光、現像を行い、図16Aのような配線パターン32Aを形成する領域にフォトレジスト34aを残す。次いで、パターニング後のフォトレジスト34aをマスクにして導電層32のエッチングを行い、図17Cに示すように配線パターン32Aを形成する。エッチング後、フォトレジスト34aは剥離除去される。これにより、回路基板110aのコア材30が得られる。以後は、上記図9~図11と同様にして、回路基板110aを得る。即ち、コア材30を、プリプレグ40を介在させてコア材20と積層し、例えば真空中での加熱プレスにより一体化して多層板を得る。そして、その多層板に貫通孔51aを形成し、めっき層51bを形成して、貫通ビアホール51を形成する。その後、表面配線パターン22B及び表面配線パターン32Bを形成する。これにより、図16Aのような回路基板110aを得る。また、図16Bに示した回路基板110bのコア材30の形成では、図17Cのような配線パターン32Aの形成まで行った後、図18Aに示すように、基板33の両面にフォトレジスト34bを形成する。次いで、図18Bに示すように、フォトレジスト34bの露光、現像を行い、配線パターン32Aの薄くする部分ランド部22aに対応する部分ランド対応部32dが露出するフォトレジスト34bのパターンを形成する。そして、このフォトレジスト34bをマスクにして、ランド対応部32dのハーフエッチングを行い、図18Cに示すように、フォトレジスト34bで被覆されていた部分の配線パターン32Aよりも薄いランド対応部32dを形成する。ハーフエッチング後、フォトレジスト34bは剥離除去される。これにより、回路基板110bのコア材30が得られる。以後は、上記図9~図11と同様にして、回路基板110bを得る。即ち、コア材30を、プリプレグ40を介在させてコア材20と積層し、例えば真空中での加熱プレスにより一体化して多層板を得る。そして、その多層板に貫通孔51aを形成し、めっき層51bを形成して、貫通ビアホール51を形成する。その後、表面配線パターン22B及び表面配線パターン32Bを形成する。これにより、図16Bのような回路基板110bを得る。尚、第3及び第4の実施の形態で述べた回路基板100、回路基板110a及び回路基板110bには更に、各々の表面に、表面配線パターン22B、表面配線パターン32Bを保護するソルダレジスト等の保護膜を形成してもよい。また、第3及び第4の実施の形態では、2枚のコア材20及びコア材30を、プリプレグ40を挟んで積層した回路基板100、回路基板110a及び回路基板110bを例示したが、勿論、積層するコア材の数はこれに限定されるものではない。また、第3及び第4の実施の形態で述べた回路基板100、回路基板110a及び回路基板110bの各々の上には、半導体素子等の各種電子部品を実装することができる。それにより、優れた伝送特性を示す回路基板100、回路基板110a又は回路基板110bを備えた、高性能の電子装置が実現される。更に、そのような電子装置は、マザーボード等の他の基板に実装することもできる。次に、第5の実施の形態について説明する。上記の第1~第4の実施の形態では、回路基板10、回路基板50、回路基板80、回路基板100、回路基板110a及び回路基板110bを貫通する貫通ビアホール7、貫通ビアホール51、貫通ビアホール81を設ける場合を例示した。このほか、上記のようにランド部を薄くする手法は、回路基板全体を貫通しないビアホールビアと接続されるランド部についても同様に適用可能である。図19は第5の実施の形態に係る回路基板の一例を示す図である。図19には、第5の実施の形態に係る回路基板の要部断面を模式的に図示している。図19Aに示す回路基板120aでは、コア材20にビアホール25が設けられ、そのビアホール25と接続されるランド部22aが薄く形成されている。この回路基板120aにおいて、コア材30の配線パターン32Aには、コア材20のランド部22aに対応する領域に開口部32aを設け、その開口端部32cを薄くする。このような回路基板120aによっても、上記同様の効果を得ることができる。尚、この回路基板120aにおいて、開口端部32cを薄くしなかった場合でも、ランド部22aに対応する領域が開口部32aであること、及びランド部22aが薄く形成されていることで、上記同様の効果を得ることは可能である。また、図19Bに示す回路基板120bでは、コア材20のランド部22aが薄く形成され、コア材30のランド対応部32dが薄く形成されている。このような回路基板120bによっても、上記同様の効果を得ることができる。尚、この回路基板120bにおいて、ランド対応部32dを薄くしなかった場合でも、ランド部22aが薄く形成されていることで、上記同様の効果を得ることは可能である。この第5の実施の形態で述べた回路基板120a、回路基板120bにおいて、コア材の数は一例であって、これに限定されるものではない。また、回路基板120a、回路基板120bの表面にソルダレジスト等の保護膜を形成してもよい。また、回路基板120a、回路基板120bに電子部品を実装した電子装置を得ることができ、その電子装置をマザーボード等の他の基板に実装することもできる。以上説明したように、回路基板の配線パターン配線層のランド部を、そのランド部に接続される配線部よりも薄くする。ランド部は、その上層或いは下層に設けられる別の配線パターン配線層から離れる方向に薄く形成される。これにより、ランド部と、その別の配線パターンとの距離が広がり、信号伝送時に生じるキャパシタンスが小さく抑えられ、ランド部とビア導電部との接続部におけるインピーダンスの低下が抑えられるようになる。従って、伝送特性に優れた回路基板、更にそのような回路基板を用いて高性能の電子装置を実現することが可能になる。このようにランド部とビアとの接続部におけるインピーダンスの低下が抑制可能な回路基板を得るためには、必ずしもランド部の外径を小さくすることを要しない。ランド部の外径は、異なる層のランド部や開口部の位置精度位置ずれマージン、ビア形成のために異なる層のランド部や開口部を通るように設ける孔の位置精度位置ずれマージンを十分に確保したサイズとすることができる。これにより、製造プロセスを複雑化せず、歩留まり良く、伝送特性に優れた回路基板を製造することが可能になる。更に、薄くするランド部の上層或いは下層に設けられる別の配線パターンも、そのランド部に近い所定部位を、ランド部から離れる方向に薄く形成することで、ランド部とビアとの接続部におけるインピーダンスの低下が一層効果的に抑制可能になる。尚、上記のようにランド部を薄くする手法は、回路基板内の1箇所に限らず、複数箇所に適用してもよい。1本の配線パターン或いは複数本の配線パターンのそれぞれに設けられる1箇所又は2箇所以上一配線パターンの両端部とそれらの間の箇所等のランド部について、上記のようにランド部を薄くする手法を適用することが可能である。以上説明した実施の形態に関し、更に以下の付記を開示する。付記1第1絶縁層上に配設された第1配線層と、前記第1配線層の上方に第2絶縁層を介して配設された第2配線層と、前記第1配線層に接続されたビアとを含み、前記第1配線層は、前記ビアが接続されたランド部と、前記ランド部に接続された配線部とを有し、前記ランド部が、前記配線部よりも、前記第2配線層から離れる方向に薄くなっていることを特徴とする回路基板。付記2前記第2配線層は、前記ランド部に対応する領域に開口部を有し、前記開口部の端部が、前記第1配線層から離れる方向に薄くなっていることを特徴とする付記1に記載の回路基板。付記3前記第2配線層は、前記ランド部に対応する領域が、前記第1配線層から離れる方向に薄くなっていることを特徴とする付記1に記載の回路基板。付記4前記ビアは、前記第2配線層の、前記ランド部に対応する領域を貫通して配設されることを特徴とする付記1乃至3のいずれかに記載の回路基板。付記5前記第2配線層は、グランド電位又は電源電位とされる配線層であることを特徴とする付記1乃至4のいずれかに記載の回路基板。付記6前記配線部の幅が、前記ランド部の外径よりも小さいことを特徴とする付記1乃至5のいずれかに記載の回路基板。付記7前記ビアの外径が、前記ランド部の外径よりも小さいことを特徴とする付記1乃至6のいずれかに記載の回路基板。付記8第1絶縁層上に第1配線層を配設する工程と、前記第1配線層の上方に第2絶縁層を介して第2配線層を配設する工程と、前記第1配線層に接続されるビアを配設する工程とを含み、前記第1配線層を配設する工程は、前記第1絶縁層上に、前記ビアが接続されるランド部と、前記ランド部に接続された配線部とを有する配線パターンを形成する工程と、形成された前記ランド部を薄くする工程とを含むことを特徴とする回路基板の製造方法。付記9前記第1絶縁層上に前記第1配線層を配設する工程は、前記第1絶縁層上に前記第1配線層が配設された第1基板を形成する工程を含み、前記第1配線層の上方に前記第2絶縁層を介して前記第2配線層を配設する工程は、第3絶縁層上に前記第2配線層が配設された第2基板を形成する工程と、前記第1基板と前記第2基板とを、前記第1配線層と前記第2配線層とを対向させ、前記第2絶縁層を介在させて積層し、前記第2絶縁層、前記第1基板及び前記第2基板を一体化する工程とを含むことを特徴とする付記8に記載の回路基板の製造方法。付記10前記第2配線層を配設する工程は、前記第2配線層の、前記ランド部に対応する領域に、開口部を形成する工程と、前記開口部の端部を、前記第1配線層から離れる方向に薄くする工程とを含むことを特徴とする付記8又は9に記載の回路基板の製造方法。付記11前記第2配線層を配設する工程は、前記第2配線層の、前記ランド部に対応する領域を、前記第1配線層から離れる方向に薄くする工程を含むことを特徴とする付記8又は9に記載の回路基板の製造方法。付記12前記ビアを配設する工程は、前記ビアを、前記第2配線層の、前記ランド部に対応する領域を貫通するように配設する工程を含むことを特徴とする付記8乃至11のいずれかに記載の回路基板。付記13回路基板と、前記回路基板に実装された電子部品とを備え、前記回路基板は、第1絶縁層上に配設された第1配線層と、前記第1配線層の上方に第2絶縁層を介して配設された第2配線層と、前記第1配線層に接続されたビアとを含み、前記第1配線層は、前記ビアが接続されたランド部と、前記ランド部に接続された配線部とを有し、前記ランド部が、前記配線部よりも、前記第2配線層から離れる方向に薄くなっていることを特徴とする電子装置。