未損傷半導体領域、第1の損傷半導体領域、及び第2の損傷半導体領域を含む半導体基板に対し、前記半導体基板を構成する半導体材料を酸化する物質と、酸化された前記半導体材料を溶解する物質と、前記半導体材料の酸化速度及び前記酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、前記未損傷半導体領域に対して前記第1の損傷半導体領域を選択的に除去する第1の工程と、アルカリ性の溶液を用いて前記第2の損傷半導体領域を除去する第2の工程と、研磨処理である第3の工程と、を行う半導体基板の再生方法。未損傷半導体領域、第1の損傷半導体領域、第2の損傷半導体領域、及び絶縁層を含む半導体基板に対し、エッチングにより前記絶縁層を除去する工程と、前記半導体基板を構成する半導体材料を酸化する物質と、酸化された前記半導体材料を溶解する物質と、前記半導体材料の酸化速度及び前記酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、前記未損傷半導体領域に対して前記第1の損傷半導体領域を選択的に除去する第1の工程と、アルカリ性の溶液を用いて前記第2の損傷半導体領域を除去する第2の工程と、研磨処理である第3の工程と、を行う半導体基板の再生方法。イオンの照射及び熱処理を経て一部を半導体層として分離することにより、未損傷半導体領域、第1の損傷半導体領域、及び第2の損傷半導体領域が残存した半導体基板に対し、前記半導体基板を構成する半導体材料を酸化する物質と、酸化された前記半導体材料を溶解する物質と、前記半導体材料の酸化速度及び前記酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、前記未損傷半導体領域に対して前記第1の損傷半導体領域を選択的に除去する第1の工程と、アルカリ性の溶液を用いて前記第2の損傷半導体領域を除去する第2の工程と、研磨処理である第3の工程と、を行う半導体基板の再生方法。イオンの照射及び熱処理を経て一部を半導体層として分離することにより、未損傷半導体領域、第1の損傷半導体領域、第2の損傷半導体領域、及び絶縁層が残存した半導体基板に対し、エッチングにより前記絶縁層を除去する工程と、前記半導体基板を構成する半導体材料を酸化する物質と、酸化された前記半導体材料を溶解する物質と、前記半導体材料の酸化速度及び前記酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、前記未損傷半導体領域に対して前記第1の損傷半導体領域を選択的に除去する第1の工程と、アルカリ性の溶液を用いて前記第2の損傷半導体領域を除去する第2の工程と、研磨処理である第3の工程と、を行う半導体基板の再生方法。前記イオンの照射は、質量分離を行わずになされたものである請求項3又は請求項4に記載の半導体基板の再生方法。前記半導体基板を構成する半導体材料を酸化する物質として硝酸を用い、前記酸化された半導体材料を溶解する物質としてフッ酸を用い、前記半導体材料の酸化速度及び前記酸化された半導体材料の溶解速度を制御する物質として酢酸を用いる請求項1乃至請求項5のいずれか一項に記載の半導体基板の再生方法。前記混合液が、さらに亜硝酸を含み、前記亜硝酸の濃度が10mg/l以上1000mg/l以下である請求項6に記載の半導体基板の再生方法。周縁部に存在する凸部に前記第1の損傷半導体領域を含む前記半導体基板に対して行う請求項1乃至請求項7のいずれか一項に記載の半導体基板の再生方法。前記第2の工程と前記第3の工程の間に、イソプロピルアルコールを用いた乾燥処理を行う請求項1乃至請求項8のいずれか一項に記載の半導体基板の再生方法。前記半導体基板は、無欠陥領域を除く領域の厚みが0μm以上450μm未満である請求項1乃至請求項9のいずれか一項に記載の半導体基板の再生方法。請求項1乃至請求項10のいずれか一項に記載の半導体基板の再生方法を用いて、前記半導体基板から再生半導体基板を作製する再生半導体基板の作製方法。請求項11に記載の再生半導体基板の作製方法を用いて作製された再生半導体基板中にイオンを添加することで脆化領域を形成し、絶縁層を介して前記再生半導体基板とベース基板とを貼り合わせ、熱処理によって、前記再生半導体基板を分離して、前記ベース基板上に半導体層を形成するSOI基板の作製方法。イオン注入剥離法に用いられるボンド基板は、化学的機械的研磨ChemicalMechanicalPolishing:CMP処理に起因したエッジロールオフEdgeRollOff:E.R.O.領域を、周縁部に有する。当該領域は、研磨布によってボンド基板のエッジが研磨されることにより形成されるものである。ボンド基板のエッジロールオフ領域では、その表面が曲面状になっており、また、ボンド基板の中央領域と比較して、厚みが小さくなっている。イオン注入剥離法を用いてSOI基板を作製する場合、ボンド基板とベース基板とを貼り合わせることになるが、当該貼り合わせは分子間力やファンデルワールス力をメカニズムとするものであるから、貼り合わせ表面には所定の平坦性が求められる。表面の平坦性が確保できないエッジロールオフ領域では、当然に、ボンド基板とベース基板との貼り合わせは行われない。このため、単結晶シリコン層を分離した後のボンド基板において、上記エッジロールオフ領域が存在する周縁部には、ベース基板に貼り合わせられなかった単結晶シリコン層が凸部として残存することになる。そして、当該凸部は、ボンド基板の再生処理の段階において問題となる。当該凸部と、それ以外の領域貼り合わせが適切になされた領域との高低差は、僅か数百nm程度である。しかしながら、CMP処理による表面研磨により当該凸部を除去して新たなボンド基板として再生するには、基板を板厚方向に10μm前後除去しなければならず、ボンド基板の再生回数や使用回数を十分に確保できないという問題を有している。SOI基板の作製に占めるボンド基板のコストを低減するために、一のボンド基板に対する再生回数及び使用回数をより多くすることが望まれている。一のボンド基板に対する再生回数及び使用回数を多くするために、再生処理における基板の表面研磨量をより少なくすることが望まれている。また、ボンド基板の表面は平坦性が高いことが好ましい。よって、本発明の一態様は、少ない研磨量で、表面の平坦性が高い基板を得られる、半導体基板の再生方法を提供することを目的の一とする。また、本発明の一態様は、該半導体基板の再生方法を用いた、低いコストで表面の平坦性が高い基板を得られる、再生半導体基板の作製方法を提供することを目的の一とする。また、本発明の一態様は、当該再生半導体基板を用いた、コストが低いSOI基板の作製方法を提供することを目的の一とする。単結晶半導体層を分離した後の半導体基板は、SOI基板の作製工程におけるイオンの添加処理などによって損傷し、結晶欠陥やボイドなどを多く含む損傷半導体領域を有する。結晶性の違いや、炭素等の不純物の含有量などから、損傷半導体領域の性質は不均一である。よって、損傷半導体領域は、半導体材料の酸化されやすさが均一ではない。本発明の一態様では、半導体材料が酸化されやすい損傷半導体領域第1の損傷半導体領域を第1の工程で除去し、半導体材料が酸化されにくく、かつ、未損傷半導体領域と研磨レートが異なる損傷半導体領域第2の損傷半導体領域を第2の工程で除去した後、研磨処理である第3の工程を行う。本発明の一態様の半導体基板の再生方法は、酸化のされやすさが異なる第1の損傷半導体領域及び第2の損傷半導体領域を含む半導体基板に対し、酸化されやすい第1の損傷半導体領域を酸性の溶液を用いて選択的に除去する第1の工程と、該第1の損傷半導体領域に比べて酸化されにくい第2の損傷半導体領域をアルカリ性の溶液を用いて除去する第2の工程と、該第1の損傷半導体領域及び該第2の損傷半導体領域が除去された表面を研磨処理する第3の工程とを有する。また、本発明の一態様において、該第1の工程では、第1の損傷半導体領域を酸化し、該酸化された第1の損傷半導体領域を除去する。具体的には、本発明の一態様は、未損傷半導体領域、第1の損傷半導体領域、及び第2の損傷半導体領域を含む半導体基板に対し、半導体基板を構成する半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、未損傷半導体領域に対して第1の損傷半導体領域を選択的に除去する第1の工程と、アルカリ性の溶液を用いて第2の損傷半導体領域を除去する第2の工程と、研磨処理である第3の工程と、を行う半導体基板の再生方法である。第1の工程では、第1の損傷半導体領域に含まれる半導体材料を酸化し、酸化された半導体材料を溶解することで、第1の損傷半導体領域を除去する。この工程では、未損傷半導体領域と第1の損傷半導体領域とでエッチングレートが異なるため、除去する必要のない領域未損傷半導体領域が余分に除去されることを抑制することができる。よって、1回の再生処理における半導体基板の板厚の減少量を低減することができる。第1の損傷半導体領域に比べて酸化されにくい第2の損傷半導体領域は、第1の工程において酸化されないため溶解もされず、半導体基板上から除去されない。よって、第1の工程が終了した後、半導体基板上には、部分的に第2の損傷半導体領域が残存してしまうつまり、第2の損傷半導体領域は、第1の工程で除去できない損傷半導体領域の少なくとも一部である、といえる。ここで、第1の工程の次に研磨処理を行うと、第2の損傷半導体領域と未損傷半導体領域とで研磨レートが異なり、半導体基板の表面で一様な研磨ができない。したがって、部分的に残存する第2の損傷半導体領域に応じたムラ凹凸が該表面に形成され、再生半導体基板における十分な平坦性を得ることが困難である。または、再生半導体基板における十分な平坦性を得るために、半導体を大量に除去しなくてはならない半導体の研磨量が多くなるため、半導体基板の再生回数や使用回数が減ってしまう。しかし、上記本発明の一態様では、第1の工程の次に、アルカリ性の溶液を用いて第2の損傷半導体領域を除去する第2の工程。アルカリ性の溶液を用いることで、半導体材料を酸化しなくても、損傷半導体領域の半導体材料を除去することができるため、第2の工程では、第1の工程で除去することができなかった第2の損傷半導体領域を除去することができる。よって、第2の工程が終了した後は、第1の工程が終了した時よりも、半導体基板上に残る損傷半導体領域が低減されている又は損傷半導体領域がほとんど存在しない。第2の工程の次に研磨処理第3の工程を行うことで、半導体基板の表面を一様に研磨し、平坦化することが容易となる。また、平坦性を得るために除去する半導体を少量とすることができる。したがって、本発明の一態様の半導体基板の再生方法を適用することで、少ない研磨量で、表面の平坦性が高い基板を得ることができる。また、単結晶半導体層を分離した後の半導体基板は、SOI基板の作製工程における絶縁層の形成や、自然酸化などによって表面に絶縁層を有することがある。本発明の一態様の半導体基板の再生方法では、第1の工程を行う前に、該絶縁層を除去する工程を行う。本発明の一態様は、未損傷半導体領域、第1の損傷半導体領域、第2の損傷半導体領域、及び絶縁層を含む半導体基板に対し、エッチングにより絶縁層を除去する工程と、半導体基板を構成する半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、未損傷半導体領域に対して第1の損傷半導体領域を選択的に除去する第1の工程と、アルカリ性の溶液を用いて第2の損傷半導体領域を除去する第2の工程と、研磨処理である第3の工程と、を行う半導体基板の再生方法である。また、本発明の一態様の半導体基板の再生方法は、イオンの照射及び熱処理を経て一部を半導体層として分離することにより、未損傷半導体領域、第1の損傷半導体領域、及び第2の損傷半導体領域が残存した半導体基板に対して行う。特に、該イオンの照射が、質量分離を行わずになされたものである場合に、本発明の一態様の半導体基板の再生方法は好適である。質量分離を行わないイオンの照射によって半導体基板に形成された損傷半導体領域は、結晶性の違いや、炭素等の不純物の含有量などの差が大きいため、損傷半導体領域の性質が特に不均一である。本発明の一態様では、性質が不均一な損傷半導体領域を除去する場合においても、少ない研磨量で、表面の平坦性の高い基板を得ることができる。また、上記半導体基板の再生方法において、半導体基板を構成する半導体材料を酸化する物質として硝酸を用い、酸化された半導体材料を溶解する物質としてフッ酸を用い、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質として酢酸を用いることが好ましい。このような材料を選択することで、未損傷半導体領域に対して損傷半導体領域第1の損傷半導体領域が特に選択的に除去されるため、除去する必要のない、未損傷半導体領域が余分に除去されることをさらに抑制することができる。よって、1回の再生処理における半導体基板の板厚の減少量を低減することができる。また、上記半導体基板の再生方法において、半導体基板を構成する半導体材料を酸化する物質として硝酸を用い、酸化された半導体材料を溶解する物質としてフッ酸を用い、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質として酢酸を用い、該混合液が、さらに亜硝酸を含み、該亜硝酸の濃度が10mg/l以上1000mg/l以下であることが好ましい。自己触媒として機能する亜硝酸を混合液に含むと、第1の工程におけるエッチングレートの安定化や処理時間の短縮化を実現することができるため、好ましい。また、本発明の一態様の半導体基板の再生方法は、周縁部に存在する凸部に第1の損傷半導体領域を含む半導体基板に対して行う場合に好適である。本発明の一態様に含まれる第1の工程では、未損傷半導体領域に対して、第1の損傷半導体領域を選択的に除去できるため、凸部を除去する際に、除去する必要のない領域が余分に除去されることを抑制できる。また、上記半導体基板の再生方法において、第2の工程と第3の工程の間に、イソプロピルアルコールIPA:IsopropylAlcoholを用いた乾燥処理を行うことが好ましい。イソプロピルアルコールの蒸気で水を置換し半導体基板を乾燥させることで、表面を均一に乾燥させることができる。また、本発明の一態様の半導体基板の再生方法は、無欠陥領域を除く領域の厚みが0μm以上450μm未満、好ましくは0μm以上100μm未満である半導体基板に対して行う場合に好適である。このような半導体基板を用いて、SOI基板の作製及び本発明の一態様の再生処理を繰り返し行うことで、無欠陥領域を形成するための高温の熱処理を行うことなく、半導体基板が再利用できなくなる限界まで使用することができる。また、本発明の一態様は、上記半導体基板の再生方法を用いて、半導体基板から再生半導体基板を作製する再生半導体基板の作製方法である。本発明の一態様を適用することで、低いコストで表面の平坦性が高い基板を得ることができる。また、本発明の一態様は、上記再生半導体基板の作製方法を用いて作製された再生半導体基板中にイオンを添加することで脆化領域を形成し、絶縁層を介して再生半導体基板とベース基板とを貼り合わせ、熱処理によって、再生半導体基板を分離して、ベース基板上に半導体層を形成するSOI基板の作製方法である。本発明の一態様を適用することで、低いコストでSOI基板を得ることができる。本発明の一態様では、少ない研磨量で、表面の平坦性が高い基板を得られる、半導体基板の再生方法を提供するができる。また、該半導体基板の再生方法を用いた、低いコストで表面の平坦性が高い基板を得られる、再生半導体基板の作製方法を提供することができる。また、当該再生半導体基板を用いた、コストが低いSOI基板の作製方法を提供することができる。実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。実施の形態1本実施の形態では、本発明の一態様の半導体基板の再生方法について説明する。具体的には、SOI基板の作製に用いた半導体基板の再生方法について説明する。SOI基板を作製する方法として、イオン注入剥離法が知られている。イオン注入剥離法を用いる場合、一のボンド基板半導体基板から複数のSOI基板を作製できる。これは、半導体層が分離された後のボンド基板に対して再生処理を施すことで、使用後のボンド基板を、再度SOI基板の作製に用いることができるためである。本発明の一態様の半導体基板の再生方法は、半導体層が分離された後のボンド基板に対して行うことができる。半導体層が分離された後のボンド基板は、SOI基板の作製工程におけるイオンの添加処理などによって損傷し、結晶欠陥やボイドなどを多く含む損傷半導体領域を有する。なお、イオンの添加等が行われていない単結晶半導体領域や、未損傷半導体領域は、結晶を構成している原子が空間的に規則的に配列されている。それに対して、損傷半導体領域は、イオンの照射等に起因して、結晶を構成している原子の配列結晶構造の乱れ、結晶欠陥、又は結晶格子の歪み等を一部に含む。また、前述の通り、結晶性の違いや、炭素等の不純物の含有量などから、損傷半導体領域の性質は不均一である。したがって、損傷半導体領域は、半導体材料の酸化されやすさが均一ではない。本発明の一態様では、半導体材料が酸化されやすい損傷半導体領域第1の損傷半導体領域を第1の工程で除去し、半導体材料が酸化されにくく、かつ、未損傷半導体領域と研磨レートが異なる損傷半導体領域第2の損傷半導体領域を第2の工程で除去する。なお、本明細書中において、損傷半導体領域は、第1の損傷半導体領域及び第2の損傷半導体領域を含む。具体的には、本発明の一態様は、未損傷半導体領域、第1の損傷半導体領域、及び第2の損傷半導体領域を含む半導体基板に対し、半導体基板を構成する半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、未損傷半導体領域に対して第1の損傷半導体領域を選択的に除去する第1の工程と、アルカリ性の溶液を用いて第2の損傷半導体領域を除去する第2の工程と、研磨処理である第3の工程と、を行う半導体基板の再生方法である。第1の工程では、第1の損傷半導体領域に含まれる半導体材料を酸化し、酸化された半導体材料を溶解することで、第1の損傷半導体領域を除去する。この工程では、未損傷半導体領域と第1の損傷半導体領域とでエッチングレートが異なるため、除去する必要のない領域未損傷半導体領域が余分に除去されることを抑制することができる。よって、1回の再生処理における半導体基板の板厚の減少量を低減することができる。しかし、第1の損傷半導体領域に比べて酸化されにくい第2の損傷半導体領域を、第1の工程によって完全に除去することは難しい。また、第1の工程で第1の損傷半導体領域だけでなく第2の損傷半導体領域も除去しようとすると、第1の工程に要する時間が非常に長くなってしまい、好ましくない。よって、第1の工程が終了した後、半導体基板上には、部分的に第2の損傷半導体領域が残存する。また、第2の損傷半導体領域と未損傷半導体領域は研磨レートが異なる。よって、第1の工程の次に研磨処理を行うと半導体基板の表面で一様な研磨ができず、第2の損傷半導体領域に応じたムラ凹凸が該表面に形成され、再生半導体基板における十分な平坦性を得ることが困難である。または、再生半導体基板における十分な平坦性を得るために、半導体を大量に除去しなくてはならない半導体の研磨量が多くなるため、半導体基板の再生回数や使用回数が減ってしまう。したがって、本発明の一態様では、研磨処理の前に、アルカリ性の溶液を用いて第2の損傷半導体領域を除去する第2の工程。アルカリ性の溶液を用いることで、半導体材料を酸化しなくても、損傷半導体領域の半導体材料を除去することができるため、第2の工程では、第1の工程で除去することができない又は除去することが難しい第2の損傷半導体領域を簡便に除去することができる。よって、第1の工程及び第2の工程が終了した後の半導体基板は、第1の工程のみが終了したときの半導体基板に比べて、残存する損傷半導体領域が低減されている又は、損傷半導体領域がほとんど存在しない。第2の工程の次に研磨処理第3の工程を行うことで、半導体基板表面における研磨レートの差を小さくできるため、該表面を一様に研磨し、平坦化することが容易となる。また、平坦性を得るために除去する半導体を少量とすることができる。したがって、本発明の一態様の半導体基板の再生方法を適用することで、少ない研磨量で、表面の平坦性が高い基板を得ることができる。なお、第1の工程を行わず、第2の工程で、第1の損傷半導体領域及び第2の損傷半導体領域の双方を除去しようとすると、損傷半導体領域のエッチングが未損傷半導体領域に対して選択的に行われないため、除去する必要のない領域未損傷半導体領域が余分に除去されてしまう。したがって、選択的に第1の損傷半導体領域を除去する第1の工程と、第1の工程で除去できない第2の損傷半導体領域を除去する第2の工程との両方を含む本発明の一態様の半導体基板の再生方法が好ましい。以下では、まずSOI基板の作製方法の一例について図1を用いて説明し、次に、本発明の一態様の半導体基板の再生方法について図2を用いて説明する。なお、SOI基板の作製方法の詳細は、実施の形態2で後述する例えば、図5に示す工程A乃至工程Dに係る説明を参酌できるため、ここでは概略の説明のみにとどめる。<SOI基板の作製方法>はじめに、ベース基板120図1Aと、ボンド基板である半導体基板100図1Bとを準備する。本実施の形態では、ベース基板120としてガラス基板を用い、半導体基板100として単結晶シリコン基板を用いる場合について説明する。次に、半導体基板100の表面から所定の深さに脆化領域104を形成する。そして、絶縁層102及び絶縁層122を介して、ベース基板120と半導体基板100とを貼り合わせる図1C。脆化領域104は、例えば、半導体基板100に形成された絶縁層102に、水素イオンを照射し、半導体基板100中に水素イオンを添加することで形成することができる。絶縁層102及び絶縁層122は、接合層として機能する。接合不良を抑制するため、接合層は表面が平滑であると好ましい。接合層は必要で無ければ設けなくても良い。また、接合層として、ベース基板120上の絶縁層122のみを有していても良く、又は、接合層として、半導体基板100上の絶縁層102のみを有していても良い。絶縁層102及び絶縁層122は、それぞれ、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜等の絶縁膜を単層で、又は積層させて形成することができる。これらの膜は、熱酸化法、CVD法、スパッタリング法等を用いて形成することができる。なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量原子数が多いものを示し、例えば、酸化窒化シリコンとは、酸素が50原子以上70原子以下、窒素が0.5原子以上15原子以下、シリコンが25原子以上35原子以下、水素が0.1原子以上10原子以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量原子数が多いものを示し、例えば、窒化酸化シリコンとは、酸素が5原子以上30原子以下、窒素が20原子以上55原子以下、シリコンが25原子以上35原子以下、水素が10原子以上30原子以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometryや、水素前方散乱法HFS:HydrogenForwardscatteringSpectrometryを用いて測定した場合のものである。また、構成元素の含有比率の合計は、100原子を超えない。次に、熱処理等を行い、脆化領域104にて半導体基板100を半導体層124と分離後の半導体基板121とに分離することにより、ベース基板120上に半導体層124を形成する図1D。分離後の半導体基板121は、絶縁層125絶縁層102の一部を含む。分離後の半導体基板121は、後述する本発明の一態様の半導体基板の再生方法によって再生半導体基板となり、再度SOI基板の作製に用いることができる。なお、図1では図示しないが、分離後の半導体基板121の周縁部には凸部が存在している。熱処理を行う場合、当該熱処理によって脆化領域104に形成されている微小な孔にはイオンを照射することにより打ち込まれた原子が析出し、微小な孔の内部の圧力が上昇する。圧力の上昇により、脆化領域104には亀裂が生じるため、脆化領域104において半導体基板100が分離することになる。絶縁層122と絶縁層123とは接合しているため、ベース基板120上には絶縁層122絶縁層102の一部及び絶縁層123を介して半導体基板100から分離された半導体層124が残存する。その後、表面処理等を行うことによって、半導体層124の表面を平坦化する。表面処理としては、例えば、レーザビームの照射処理や、エッチング処理、CMP処理などの研磨処理がある。以上の工程により、ベース基板120上に絶縁層122及び絶縁層123を介して半導体層124が設けられたSOI基板を得ることができる図1E。<本発明の一態様の半導体基板の再生方法>次に、本発明の一態様を適用した、分離後の半導体基板121の再生工程について図2を用いて説明する。半導体基板121の周縁部には、凸部110が存在する図2A。凸部110は、絶縁層125、未分離の半導体領域126、イオンが添加された半導体領域127を含む。未分離の半導体領域126及びイオンが添加された半導体領域127は、損傷半導体領域に含まれ、SOI基板の作製工程におけるイオンの添加処理などによって、いずれも損傷し、結晶欠陥やボイドなどを多く含んでいる。凸部110は、半導体基板のエッジロールオフ領域と呼ばれる領域を含んでいる。エッジロールオフ領域は、半導体基板の表面処理CMP処理に起因して生じる。CMP処理では、その原理から、半導体基板周縁部の研磨が中央部より早く進む傾向にあり、これによって、半導体基板の周縁部には、半導体基板の中央部より厚みが小さい領域エッジロールオフ領域が形成される。エッジロールオフ領域近傍の板厚は、半導体層が分離される前の半導体基板の中央部の板厚と比べて薄くなっており、当該エッジロールオフ領域は、SOI基板の作製の際に貼り合わせが行われない領域となる。その結果、半導体基板121のエッジロールオフ領域には、上記凸部110が残存することになる。なお、半導体基板121の凸部110以外の領域特に、上記エッジロールオフ領域に囲まれる領域には、イオンが添加された半導体領域129が存在している。イオンが添加された半導体領域129は、SOI基板の作製工程において形成されるイオンが添加された領域が、半導体層が分離された後の半導体基板121に残存することで形成される。イオンが添加された半導体領域129は、凸部110における半導体領域半導体領域126及び半導体領域127と比較して十分に薄い。また、半導体領域129も、損傷半導体領域に含まれ、イオンの添加処理などによって損傷し、結晶欠陥等を多く含んでいる。図2Bに凸部110を拡大した模式図を示す。凸部110は、エッジロールオフ領域に対応する領域と面取部に対応する領域とを含む。本実施の形態では、エッジロールオフ領域を、上記凸部110の表面における接平面と、基準面とのなす角θが0.5°以下となる点が集合した領域をいうものとする。ここで、基準面としては、半導体基板の表面又は裏面に平行な平面が採用される。また、面取部を基板の端からの距離が0.2mm未満の領域とし、エッジロールオフ領域をこれより内側の貼り合わせが行われなかった領域と規定することもできる。具体的には、基板の端からの距離が0.2mm以上0.9mm以下の領域をエッジロールオフ領域と呼ぶことができる。なお、面取部はベース基板とボンド基板との貼り合わせには関与しないため、面取部の平坦性は基板の再生処理において問題とならない。一方で、エッジロールオフ領域の近傍はベース基板とボンド基板との貼り合わせに関与する。よって、エッジロールオフ領域の平坦性次第では、再生半導体基板をSOI基板の作製工程に用いることができないこともある。このような理由から、半導体基板の再生処理において、エッジロールオフ領域における凸部110を除去し、平坦性を向上させることが極めて重要となる。本実施の形態における半導体基板の再生処理は、絶縁層125を除去する工程と、第1の損傷半導体領域を除去する第1の工程と、第2の損傷半導体領域を除去する第2の工程と、研磨処理である第3の工程とを含む。以下、これらについて詳述する。≪絶縁層125の除去≫絶縁層125は、フッ酸を含む溶液をエッチャントとするウェットエッチング処理によって除去することができる図2C。フッ酸を含む溶液としては、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液例えば、ステラケミファ社製、商品名:LAL500や、5フッ酸溶液を用いることができる。ウェットエッチング処理は、120秒間から500秒間程度、好ましくは180秒間から300秒間程度行うことが好ましい。なお、ウェットエッチング処理は半導体基板121を処理槽内の溶液に浸漬することによって行うことができるため、複数の半導体基板121を一括処理することが可能である。このため、再生処理の効率化を図ることができる。第1のエッチング処理として、ドライエッチング処理を用いても良い。また、ウェットエッチング処理とドライエッチング処理とを組み合わせて用いても良い。ドライエッチング処理としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法などを用いることができる。なお、半導体基板121上に絶縁層125が設けられていない場合例えば、SOI基板の作製工程において、半導体基板100に絶縁層102接合層を設けなかった場合等は、絶縁層125を除去する本工程を省略することができる。また、SOI基板の作製工程中などに、半導体基板100に自然酸化膜が形成されることがある。該自然酸化膜の除去のために、本工程を実施しても良い。≪第1の工程:第1の損傷半導体領域の除去≫第1の工程では、半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、該半導体材料の酸化速度及び該酸化された半導体材料の溶解速度を制御する物質と、を含む混合液をエッチャントとして用いるウェットエッチング処理を行うことで、第1の損傷半導体領域を除去する。半導体材料を酸化する物質としては、硝酸を用いることが好ましい。また、酸化された半導体材料を溶解する物質としては、フッ酸を用いることが好ましい。また、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質としては、酢酸を用いることが好ましい。当該エッチング処理は、1分間以上10分間以下程度行うのが望ましく、例えば、2分間以上8分間以下程度行うのが好適である。また、混合液の温度は、10°C以上30°C以下程度とするのが望ましく、例えば、25°Cとするのが好適である。混合液中に含まれる半導体材料を酸化する物質として硝酸を用いる場合、該混合液に、自己触媒として機能する亜硝酸を含ませることが好ましい。亜硝酸を含むことで、エッチングレートの安定化を実現することができる。また、亜硝酸を含むことで、エッチングレートが増大し、処理時間の短縮化を実現することができる。亜硝酸を含む当該エッチング処理は、30秒間以上120秒間以下程度行うことが好ましく、例えば、後述するフッ酸と硝酸と酢酸の体積比が1:2:10の混合液を用いる場合は、45秒間以上105秒間以下程度行うことが好適である。また、混合液の温度は、10°C以上40°C以下程度とすることが好ましく、例えば、30°Cとすることが好適である。上記エッチャントとして、硝酸濃度:70重量、フッ酸濃度:50重量、及び酢酸濃度:99.7重量の混合液を用いる場合、硝酸の体積は、酢酸の体積の0.01倍より大きく1倍未満とし、かつ、フッ酸の体積の0.1倍より大きく100倍未満とし、フッ酸の体積は、酢酸の体積の0.01倍より大きく0.5倍未満とすることが好ましい。例えば、フッ酸と硝酸と酢酸の体積比を1:3:10とすることが好ましい。また、亜硝酸を含む場合は、例えば、フッ酸と硝酸と酢酸の体積比を1:2:10亜硝酸濃度10mg/l以上1000mg/l以下とすることが好ましい。損傷半導体領域には、イオンの添加に伴って形成された結晶欠陥やボイドなどが存在しており、エッチャントが浸透しやすい。このため、損傷半導体領域では、表面のみでなく、内部からもエッチングが進行することになる。具体的には、エッチングは基板平面に垂直な方向に深い縦穴を形成するように進行し、その縦穴を拡大するように行われる傾向にある。つまり、損傷半導体領域では、未損傷半導体領域と比較して大きなエッチングレートでエッチング処理が進行することになる。ここで、エッチングレートとは、単位時間あたりのエッチング量被エッチング量をいう。つまり、エッチングレートが大きいとは、よりエッチングされやすいことを意味し、エッチングレートが小さいとは、よりエッチングされにくいことを意味する。このように、半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質とを含む混合液をエッチャントとしてエッチング処理を行うことにより、未損傷半導体領域に対して第1の損傷半導体領域を選択的に除去することができる。なお、凸部110における損傷半導体領域半導体領域126及び半導体領域127の厚さと、それ以外の領域における損傷半導体領域半導体領域129の厚さは、大きく異なっている。このため、凸部110周縁部と、それ以外の領域中央部とのエッチング選択比は、第1の工程の間において一定ではない。具体的には、次の通りである。まず、第1の工程を開始した直後は、凸部110及びそれ以外の領域において、第1の損傷半導体領域がエッチングされることになり、エッチング選択比は1前後となる。そして、凸部110以外の領域半導体領域129の第1の損傷半導体領域が除去された後には、当該領域に未損傷半導体領域が現れることになる。そのため、凸部110の第1の損傷半導体領域が優先的に除去されることになり、エッチング選択比は1.7以上となる。そして、凸部110半導体領域126、半導体領域127の第1の損傷半導体領域が除去されると、当該領域に未損傷半導体領域が現れることになるため、エッチング選択比は再び1前後となる。このように、第1の工程の間でエッチング選択比は変動するため、この選択比の変化をエッチング終了時の目安とすることが可能である。例えば、エッチング選択比が1.2未満に低下した段階で、エッチング処理を停止させることで、第1の工程における不必要なオーバーエッチングを抑制しつつ、第1の損傷半導体領域を除去することができる。なお、エッチング選択比は、所定時間例えば、30秒、1分などにおける凸部110周縁部と、それ以外の領域中央部のそれぞれの膜厚の減少量を比較して求めたもの差分値であっても良いし、瞬間の膜厚の減少量を比較して求めたもの微分値であっても良い。以上に示したように、第1の工程では、第1の損傷半導体領域と未損傷半導体領域とでエッチングレートが異なるため、除去する必要のない領域未損傷半導体領域が余分に除去されることを抑制することができる。≪第2の工程:第2の損傷半導体領域の除去≫第2の工程では、アルカリ性の溶液を用いて、第1の工程で除去できなかった損傷半導体領域第2の損傷半導体領域を除去する。アルカリ性の溶液を用いることで、半導体材料を酸化しなくても、損傷半導体領域の半導体材料を除去することができるため、第2の工程では、第1の工程で除去することができなかった第2の損傷半導体領域を除去することができる。よって、第2の工程が終了した後は、第1の工程が終了した時よりも、半導体基板上に残る損傷半導体領域が低減されている又は損傷半導体領域がほとんど存在しない。アルカリ性の溶液は、無機アルカリと有機アルカリのどちらを含んでいても良い。有機アルカリを含む溶液としては、例えば、TMAHTetraMethylAmmoniumHydroxide、テトラメチルアンモニウムヒドロキシドを含む有機アルカリ水溶液や、アンモニア過酸化水素水混合溶液APM等が挙げられる。また、市販の有機アルカリ系洗浄剤を用いても良く、例えば、アルカリ性のガラス基板洗浄剤等が挙げられ、具体的には、PK-LCG407株式会社パーカーコーポレーション製等を用いることができる。アルカリ性の溶液は、pHが9以上13以下であると好ましく、pHが10以上12以下であるとより好ましい。当該アルカリ性の溶液を用いた処理は、1分間以上10分間以下程度行うのが望ましく、例えば、5分間程度行うのが好適である。また、アルカリ性の溶液の温度は、10°C以上50°C以下程度とするのが望ましく、例えば、40°Cとするのが好適である。なお、半導体基板における第3の工程を施す面は、均一に乾燥していることが好ましい。よって、第2の工程が完了し、第3の工程を施す前の半導体基板に対して、IPAIsopropylAlcoholによる乾燥水をイソプロピルアルコールの蒸気で置換する方法を行うことが好ましい。例えば、半導体基板の表面の一部に水分が付着することで、ウォーターマークと呼ばれる反応生成物が形成され、半導体基板の表面に乾燥のムラや凹凸が生じることがある。このようなムラや凹凸が生じると、第3の工程で、十分な平坦性を有する再生半導体基板を得ることが難しい場合がある。または、十分な平坦性を有する再生半導体基板を得るために、半導体を大量に除去しなくてはならない半導体の研磨量が多くなる場合がある。よって、半導体基板を均一に乾燥させることが好ましい。≪第3の工程:研磨処理≫第3の工程では、研磨処理を行い、半導体基板の表面の平坦化を行う。第2の工程において第2の損傷半導体領域を除去したため、第3の工程を行う際に、半導体基板の表面で、研磨レートの異なる部分がほとんど無いと言える。したがって、第3の工程では、半導体基板121の表面で一様な研磨を行うことができ、研磨のムラに起因する凹凸の形成を抑制することができる。また、余分な半導体の除去を抑制し、かつ、平坦性の高い再生半導体基板を得ることができる。研磨処理としては、CMP処理を行うことが好ましい。ここで、CMP処理とは、被処理物の表面を化学的機械的な複合作用により平坦化する手法をいう。例えば、研磨ステージの上に研磨布を貼り付け、被処理物と研磨布との間にスラリー研磨剤を供給しながら、研磨ステージと被処理物を各々回転または揺動させることにより行われる。これによって、スラリーと被処理物表面との間の化学反応、及び研磨布による被処理物の機械的研磨の作用によって、被処理物の表面が研磨される。CMP処理の回数は1回であっても複数回であっても良い。CMP処理を複数回行う場合には、例えば、高い研磨レートで第1のCMP処理を行った後に、低い研磨レートで第2のCMP処理を行うことが好ましい。第1のCMP処理に用いる研磨布は、第2のCMP処理に用いる研磨布よりも硬いことが好ましい。また、第1のCMP処理に用いるスラリーの粒径は、第2のCMP処理に用いるスラリーの粒径よりも大きいことが好ましい。例えば、ポリウレタンを含む研磨布を用いることができる。また、第1のCMP処理におけるスラリーの粒径は、50nm~120nm程度とすることが好ましい。第2のCMP処理におけるスラリーの粒径は、45nm~75nm程度とすることが好ましい。CMP処理において、スラリー流量、研磨圧、スピンドル回転数、テーブル回転数、及び処理時間を適宜設定することで、半導体を余分に除去しないようにすることが好ましい。例えば、研磨圧を高くしすぎない、又は処理時間を長くしないことで、半導体の除去量の抑制を図ることができる。また、スピンドル回転数とテーブル回転数を異なる値とすることで、半導体基板表面のうち同じ領域ばかりが研磨される研磨される領域が偏ることを抑制し、研磨を表面全体に行き渡るようにまんべんなく行うことができるため、好ましい。また、半導体基板表面のうち、特に平坦性の低い凸部110に含まれる表面の平坦性を高めることが容易となるため、好ましい。なお、第1の工程及び第2の工程において除去することができなかった損傷半導体領域を、研磨処理において除去することもできる。本発明の一態様の半導体基板の再生方法では、第1の工程において、第1の損傷半導体領域を除去し、第2の工程において、第2の損傷半導体領域を除去している。したがって、第3の工程を施す前の半導体基板の表面の平坦性が低くても、該表面は研磨レートの差が小さいため、少ない研磨量で、平坦性の高い表面の再生半導体基板を得ることができる。また、研磨処理に加えて、レーザ光の照射処理やランプ光の照射処理を行っても良い。以上により半導体基板121が再生され、図2Dに示すように再生半導体基板132が完成する。以上に示したように、本発明の一態様の半導体基板の再生方法では、半導体材料が酸化されやすい損傷半導体領域第1の損傷半導体領域を第1の工程で除去し、半導体材料が酸化されにくく、かつ、未損傷半導体領域と研磨レートが異なる損傷半導体領域第2の損傷半導体領域を第2の工程で除去した後、研磨処理である第3の工程を行う。したがって、少ない研磨量で、表面の平坦性が高い基板を得ることができる。本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。実施の形態2本実施の形態では、SOI基板の作製方法の一例について、図3乃至5を用いて説明する。[工程A:ボンド基板への処理]図5に示す工程Aでは、ボンド基板である半導体基板100に対して処理を行う。具体的には、半導体基板100に脆化領域104を形成するなど、ベース基板120と貼り合わせるための準備を行う。≪工程A-1:基板準備≫はじめに、ボンド基板として、半導体基板100を準備する図3A。半導体基板100の周縁部には、欠けやひび割れを防ぐための面取り部が存在する。半導体基板100としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第14族元素でなる単結晶半導体基板、又は多結晶半導体基板を用いることができる。また、ガリウムヒ素やガリウムヒ素リン、インジウムガリウムヒ素等の化合物半導体基板を用いることもできる。半導体基板100の形状は限られず、円形や矩形状等の基板を用いることができる。また、半導体基板100は、CZチョクラルスキー法やFZフローティングゾーン法を用いて作製することができる。以下の説明では、半導体基板100として、矩形状の単結晶シリコン基板を用いる場合について示す。なお、半導体基板100の表面は、適宜洗浄しておくことが好ましい。洗浄には、例えば、硫酸過酸化水素水混合溶液SPM、アンモニア過酸化水素水混合溶液APM、塩酸過酸化水素水混合溶液HPM、希フッ酸DHF、オゾン水などを用いることができる。また、希フッ酸とオゾン水を交互に吐出して半導体基板100の表面を洗浄しても良い。必要に応じて、メガヘルツ超音波洗浄メガソニック洗浄等の超音波洗浄や、2流体ジェット洗浄を組み合わせることが好ましい。洗浄により、半導体基板100表面の異物、有機汚染を低減し、絶縁層102を均一に形成することが可能となる。≪工程A-2:絶縁層形成≫次に、半導体基板100上に絶縁層102を形成する図3B。半導体基板100上の絶縁層102は、必須の構成ではないため、工程A-2は省略することができる。絶縁層102は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。絶縁層102は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などのシリコンを組成に含む絶縁膜を用いて形成することができる。また、実施の形態1で挙げた材料を用いて形成しても良い。本実施の形態では、一例として、酸化シリコン膜を絶縁層102として用いる場合について説明する。なお、図3Bでは、半導体基板100を覆うように絶縁層102が形成されているが、本発明の一態様はこれに限定されない。半導体基板100にCVD法等を用いて絶縁層102を設ける場合、半導体基板100の一方の面にのみ絶縁層102が形成されていても良い。絶縁層102として用いる酸化シリコン膜はシランと酸素、又はテトラエトキシシランTEOS:化学式SiOC2H54と酸素等の混合ガスを用い、熱CVD、プラズマCVD、常圧CVD、バイアスECRCVD等の気相成長法によって形成することができる。この場合、酸化シリコン膜の表面を酸素プラズマ処理で緻密化しても良い。また、酸化シリコン膜は、有機シランガスを用いて化学気相成長法により作製しても良い。有機シランガスとしては、テトラエトキシシランTEOS、テトラメチルシランTMS:化学式SiCH34、テトラメチルシクロテトラシロキサンTMCTS、オクタメチルシクロテトラシロキサンOMCTS、ヘキサメチルジシラザンHMDS、トリエトキシシラン化学式SiHOC2H53、トリスジメチルアミノシラン化学式SiHNCH323等のシリコン含有化合物を用いることができる。また、半導体基板100を熱酸化することで得られる熱酸化膜で、絶縁層102を形成することもできる。上記熱酸化膜を形成するための熱酸化処理には、ウェット酸化、バイロジェニック酸化、ドライ酸化を用いても良く、酸化雰囲気中にハロゲンを含むガスを添加しても良い。ハロゲンを含むガスとしては、HCl、HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2などから選ばれた一種又は複数種のガスを用いることができる。熱酸化膜の形成条件の一例としては、酸素に対しHClを0.5~10体積好ましくは3体積の割合で含む雰囲気中で、700°C以上1100°C以下代表的には、950°C程度で熱処理を行うというものがある。処理時間は0.1~6時間、好ましくは0.5~1時間とすれば良い。形成される酸化膜の膜厚は、10nm~1100nm好ましくは50nm~150nm、例えば100nmとすることができる。このような、ハロゲン元素を含む雰囲気での熱酸化処理により、酸化膜にハロゲン元素を含ませることができる。ハロゲン元素を1×1017atoms/cm3~1×1021atoms/cm3の濃度で酸化膜に含ませることにより、外因性の不純物である重金属例えば、Fe、Cr、Ni、Mo等を酸化膜が捕集するので、後に形成される半導体層の汚染を防止することができる。また、絶縁層102中に塩素等のハロゲン元素を含ませることにより、半導体基板100に悪影響を与える不純物例えば、Na等の可動イオンをゲッタリングすることができる。具体的には、絶縁層102を形成した後に行われる熱処理により、半導体基板100に含まれる不純物が絶縁層102に析出し、ハロゲン原子例えば塩素原子と反応して捕獲されることとなる。それにより絶縁層102中に捕集した当該不純物を固定して半導体基板100の汚染を防ぐことができる。また、絶縁層102はガラス基板と貼り合わせた場合に、ガラスに含まれるNa等の不純物を固定する膜としても機能しうる。特に、ハロゲンを含む雰囲気下における熱処理により、絶縁層102中に塩素等のハロゲンを含ませることは、半導体基板100の洗浄が不十分である場合や、繰り返し再生処理を施して用いられる半導体基板の汚染除去において有効である。また、酸化処理雰囲気に含まれるハロゲン元素により、半導体基板100の表面の欠陥が終端されるため、酸化膜と半導体基板100との界面の局在準位密度を低減することができる。また、絶縁層102中に含まれるハロゲン元素は、絶縁層102に歪みを形成する。その結果、絶縁層102の水分に対する吸収率が向上し、水分の拡散速度が増加する。つまり、絶縁層102の表面に水分が存在する場合に、当該表面に存在する水分を絶縁層102中に素早く吸収し、拡散させることができる。また、ベース基板として、アルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むようなガラス基板を用いる場合、上記不純物がベース基板から半導体層に拡散することを防止できるような膜を、少なくとも1層以上、絶縁層102が含んでいることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜などがある。このような膜を絶縁層102が有することで、絶縁層102をバリア膜ブロッキング膜とも呼ぶとして機能させることができる。例えば、絶縁層102を単層構造のバリア膜として形成する場合、厚さ15nm以上300nm以下の窒化シリコン膜や窒化酸化シリコン膜で形成することができる。絶縁層102を、バリア膜として機能する2層構造とする場合は、上層は、バリア機能の高い絶縁膜で構成する。上層の絶縁膜は、例えば厚さ15nm~300nmの窒化シリコン膜や窒化酸化シリコン膜で形成することができる。これらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、半導体基板100と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。上層の絶縁膜の応力を緩和する効果のある絶縁膜として、酸化シリコン膜、酸化窒化シリコン膜及び半導体基板100を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは5nm以上200nm以下とすることができる。例えば、絶縁層102をバリア膜として機能させるために、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、又は、酸化窒化シリコン膜と窒化酸化シリコン膜などの組み合わせで絶縁層102を形成すると良い。≪工程A-3:イオン照射≫次に、半導体基板100に、電界で加速されたイオンでなるイオンビームを、矢印で示すように絶縁層102を介して照射し、半導体基板100の表面から所望の深さの領域に脆化領域104を形成する図3C。脆化領域104が形成される深さは、イオンの平均侵入深さとほぼ同じ深さであり、これは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。また、加速エネルギーは加速電圧などにより調節できる。脆化領域104が形成される深さによって、後に半導体基板100から分離される半導体層124の厚さが決定される。脆化領域104が形成される深さは、例えば半導体基板100の表面から10nm以上500nm以下とすることができ、好ましい深さの範囲は、50nm以上300nm以下、例えば200nm程度である。なお、本実施の形態では、イオンの照射を絶縁層102の形成後に行っているが、これに限られず、絶縁層102の形成前にイオンの照射を行っても良い。脆化領域104は、イオンドーピング処理によって形成することができる。イオンドーピング処理は、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な例としては、プロセスガスをプラズマ励起して生成された全てのイオン種を含むイオンビームを、チャンバー内に配置された被処理体に照射する非質量分離型の装置がある。非質量分離型の装置では、プラズマ中のイオン種を質量分離せず、全てのイオン種を含むイオンビームを被処理体に照射する。本実施の形態では、イオンドーピング装置を用い、プラズマソースガスをプラズマ励起して生成された全てのイオン種を含むイオンビームを半導体基板100に照射する場合について説明する。プラズマソースガスとしては、水素を含むガス、例えば、H2を供給する。水素を含むガスを励起してプラズマを生成し、質量分離せずにプラズマ中に含まれるイオンを加速し、加速されたイオンを半導体基板100に打ち込む。上記イオンビームの照射処理においては、水素ガスから生成されるイオン種H、H2、H3の総量に対してH3の割合を50以上とする。より好ましくは、そのH3の割合を80以上とする。プラズマ中のH3の割合を高くすることで、水素イオンを効率良く、半導体基板100に打ち込むことができるためである。なお、H3はHの3倍の質量を持つことから、同じ深さに水素原子を1つ打ち込む場合、H3の加速電圧は、Hの加速電圧の3倍にすることが可能である。これにより、イオンビームの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。また、同じ質量のイオンを打ち込むことで、半導体基板100の同じ深さに集中させてイオンを打ち込むことができる。イオンドーピング装置は廉価で、大面積処理に優れているため、イオンドーピング装置を用いてH3を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。また、イオンドーピング装置を用いた場合には、重金属も同時に導入される恐れがあるが、塩素原子を含有する絶縁層102を介してイオンの照射を行うことによって、重金属による半導体基板100の汚染を防ぐことができる。脆化領域104の形成は、イオン注入装置を用いたイオン注入処理で行っても良い。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を含むイオンビームを被処理体に照射する質量分離型の装置である。イオン注入装置を用いる場合には、水素ガスやPH3を励起して生成されたH、H2、H3を質量分離して、これらのいずれかを半導体基板100に打ち込む。イオン注入装置では、半導体基板100に対して単一のイオンのイオンビームを照射することが可能であり、半導体基板100の同じ深さに集中させてイオンを打ち込むことができる。このため、打ち込まれるイオンの深さ方向のプロファイルにおいて、ピークをシャープにすることが可能であり、分離される半導体層の表面の平坦性を高めることが容易である。また、その電極構造から、重金属による汚染が比較的小さく、半導体層の特性悪化を抑制することができるため好適である。≪工程A-4:表面処理≫次に、絶縁層102が形成された半導体基板100を洗浄する。この洗浄工程は、純水による超音波洗浄や、純水と窒素による2流体ジェット洗浄などで行うことができる。超音波洗浄としては、メガヘルツ超音波洗浄メガソニック洗浄を用いることが望ましい。上述の超音波洗浄や2流体ジェット洗浄の後、半導体基板100をオゾン水で洗浄しても良い。オゾン水で洗浄することで、有機物の除去と、絶縁層102表面の親水性を向上させる表面の活性化処理を行うことができる。絶縁層102の表面の活性化処理は、オゾン水による洗浄の他、原子ビーム又はイオンビームの照射処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理又はラジカル処理で行うことができる。原子ビーム又はイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム又は不活性ガスイオンビームを用いることができる。酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等又はそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾン及び一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。本明細書中では一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。一重項酸素を生成する際にオゾンが生じる、又はオゾンから一重項酸素を生成する反応もあるためである。[工程B:ベース基板への処理]図5に示す工程Bでは、半導体基板100と貼り合わせるための準備として、ベース基板120に対して処理を行う。≪工程B-1:基板準備≫はじめに、ベース基板120を準備する。ベース基板120としては、絶縁基板を用いることが好ましく、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板などを用いることができる。他にも、ベース基板120として単結晶半導体基板例えば、単結晶シリコン基板や多結晶半導体基板例えば、多結晶シリコン基板を用いても良い。ベース基板120として、耐熱性の高い基板を用いても良い。耐熱性の高い基板としては、例えば、石英基板、サファイア基板、半導体基板単結晶シリコン基板や多結晶シリコン基板などが挙げられる。耐熱性の高い基板を用いることで、以降の各種熱処理の温度の上限を、該基板の融点付近まで引き上げることが可能である。ベース基板120として、ガラス基板を用いる場合には、例えば、液晶パネルの製造用に開発されたマザーガラス基板を用いることが好適である。大面積のマザーガラス基板をベース基板120として用いてSOI基板を作製することで、SOI基板の大面積化が実現できる。SOI基板の大面積化が実現すれば、一度に複数のICを作製することができ、1枚の基板から作製される半導体装置の取り数が増加するので、生産性を飛躍的に向上させることができる。≪工程B-2:絶縁層形成≫次に、ベース基板120上に、絶縁層122を形成する。例えば、ベース基板120上に、バリア膜として機能する窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを有することで、ベース基板120から半導体基板100に、アルカリ金属やアルカリ土類金属などの不純物が入り込むのを防ぐことができる。このように、ベース基板120上に絶縁層122を有することが好ましいが、ベース基板120上の絶縁層122は必須の構成ではないため、工程B-2は省略することができる。≪工程B-3:表面処理≫そして、貼り合わせを行う前に、ベース基板120の表面を洗浄する。ベース基板120の表面の洗浄は、塩酸と過酸化水素水を用いた洗浄や、メガヘルツ超音波洗浄、2流体ジェット洗浄、オゾン水による洗浄などを用いて行うことができる。また、絶縁層102と同様に、絶縁層122の表面に、原子ビーム又はイオンビームの照射処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理又はラジカル処理などの表面活性化処理を行ってから貼り合わせを行うことが好ましい。[工程C:ベース基板上に半導体層を形成]図5に示す工程Cでは、半導体基板100とベース基板120とを貼り合わせ、半導体基板100を、半導体基板121と、ベース基板120上の半導体層124と、に分離する。≪工程C-1:貼り合わせ≫はじめに、工程Aを経た半導体基板100と工程Bを経たベース基板120とを貼り合わせる図4A。ここでは、絶縁層102及び絶縁層122を介して、半導体基板100とベース基板120を貼り合わせるが、絶縁層が形成されていない場合はこの限りでない。貼り合わせは、ベース基板120の端の一箇所に0.1N/cm2~500N/cm2、好ましくは1N/cm2~20N/cm2程度の圧力を加えることで実現される。ベース基板120の圧力をかけた部分から半導体基板100とベース基板120とが接合し始め、自発的に接合が全面に及び、ベース基板120と半導体基板100との貼り合わせが完了する。当該貼り合わせは、ファンデルワールス力などをその原理とするものであり、室温でも強固な接合状態が形成されうる。なお、半導体基板100の周縁部にはエッジロールオフ領域と呼ばれる領域が存在し、当該領域では、半導体基板100絶縁層102とベース基板120絶縁層122とは接触しないことがある。また、エッジロールオフ領域より外側半導体基板100の端寄りに存在する面取部でも、ベース基板120と半導体基板100とは接触しない。一のベース基板120に複数の半導体基板100を貼り合わせる場合には、各半導体基板100に圧力をかけるようにすることが望ましい。半導体基板100の厚さの違いにより、ベース基板120と接触しない半導体基板100が生じうるためである。なお、半導体基板100の厚さが多少異なる場合であっても、ベース基板120のたわみなどによって半導体基板100とベース基板120とを密着させることができる場合には、貼り合わせを良好に行うことができるため、この限りでない。≪工程C-2:熱処理≫ベース基板120に半導体基板100を貼り合わせた後には、接合を強化するための熱処理を行うことが望ましい。当該熱処理の温度は、脆化領域104に亀裂を発生させない温度、例えば、200°C以上450°C以下とすることが好適である。また、この温度範囲で加熱した状態で、ベース基板120に半導体基板100を貼り合わせることで、同様の効果を得ることができる。なお、上述の熱処理は、貼り合わせを行った装置又は場所において連続的に行うことが望ましい。熱処理前の基板の搬送による基板の剥離を防止できるためである。なお、半導体基板100とベース基板120とを貼り合わせる際に、接合面にパーティクルなどが付着すると、付着部分では貼り合わせが行われない。パーティクルの付着を防ぐためには、半導体基板100とベース基板120との貼り合わせは、気密性が確保された処理室内で行うことが望ましい。さらに、半導体基板100とベース基板120とを貼り合わせる際に、処理室内を減圧状態例えば、5.0×10-3Pa程度とし、貼り合わせ処理の雰囲気を清浄にするようにしても良い。≪工程C-3:分離≫次いで、熱処理を行うことで、脆化領域104において半導体基板100を分離し、ベース基板120上に半導体層124を形成すると共に、半導体基板121を形成する図4B。上述のエッジロールオフ領域及び面取部以外の領域では、半導体基板100とベース基板120とは接合されているため、ベース基板120上には、半導体基板100から分離された半導体層124が固定されることになる。ここで、半導体基板100を分離するための熱処理の温度は、ベース基板120の歪み点を越えない温度とする。当該熱処理は、RTARapidThermalAnneal装置、抵抗加熱炉、マイクロ波加熱装置などを用いて行うことができる。RTA装置には、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置などがある。GRTA装置を用いる場合には、温度550°C以上650°C以下、処理時間0.5分以上60分以内とすることができる。抵抗加熱炉を用いる場合は、温度200°C以上650°C以下、処理時間2時間以上4時間以内とすることができる。また、上記熱処理は、マイクロ波などの照射によって行っても良い。具体的には、例えば、2.45GHzのマイクロ波を900W、5~30分程度で照射することにより、半導体基板100を分離させることができる。半導体層124及び半導体基板121の分離に係る界面には、イオンビームの照射処理などによって損傷した半導体領域129及び半導体領域133が残存する。当該領域は、分離前の半導体基板100における脆化領域104に対応相当する。このため、半導体領域129及び半導体領域133は多くの水素を含み、多くの結晶欠陥やボイドを含んでいる。また、半導体基板121の貼り合わせが行われなかった領域具体的には、半導体基板100のエッジロールオフ領域及び面取部に対応する領域には、凸部110が存在する。凸部110は、イオンが添加された半導体領域127、未分離の半導体領域126、及び絶縁層125によって構成されている。半導体領域127は半導体領域129などと同様に脆化領域104の一部であったものであるから、多くの水素を含み、多くの結晶欠陥やボイドを含んでいる。また、半導体領域126は、半導体領域127などと比較して水素の含有量は小さいが、イオン等の打ち込みに起因する結晶欠陥が形成されている。[工程D:半導体層への処理]図5に示す工程Dでは、ベース基板120に貼り合わせられた半導体層124の表面を平坦化し、結晶性を回復させる。≪工程D-1:平坦化≫ベース基板120に密着された半導体層124上の半導体領域133では、脆化領域104の形成及び脆化領域104における半導体基板100の分離によって、結晶欠陥が形成され、平坦性が損なわれている。よって、半導体領域133を研磨やエッチングなどによって除去し、半導体層124の表面を平坦化しても良い図4C。平坦化は必須ではないが、平坦化を行うことで、半導体層と、後に半導体層上に形成される層例えば、絶縁層との界面の特性を向上させることができる。研磨は、例えば、CMP又は液体ジェット研磨などにより行うことができる。ここで、半導体領域133を除去する際に、半導体層124も研磨され、半導体層124が薄膜化されることもある。エッチングは、例えば、反応性イオンエッチングRIE:ReactiveIonEtching法、ICPエッチング法、ECRElectronCyclotronResonanceエッチング法、平行平板型容量結合型エッチング法、マグネトロンプラズマエッチング法、2周波プラズマエッチング法、又はヘリコン波プラズマエッチング法等のドライエッチング法を用いて行うことができる。なお、研磨とエッチングの両方を用いて、半導体領域133を除去し、半導体層124の表面を平坦化しても良い。また、研磨及びエッチングにより、半導体層124の表面を平坦化すると共に、後に形成される半導体素子にとって最適な厚さまで半導体層124を薄膜化することができる。≪工程D-2:レーザ照射≫また、結晶欠陥の低減及び平坦性向上のために、半導体領域133及び半導体層124にレーザビームを照射しても良い。なお、レーザビームを照射する前にドライエッチングにより半導体領域133を除去し、半導体層124の表面を平坦化している場合、半導体層124の表面付近では欠陥が生じていることがある。しかし、上記レーザビームの照射により、このような欠陥を補修することが可能である。レーザビームの照射工程では、ベース基板120の温度上昇を小さくできるため、耐熱性の低い基板をベース基板120として用いることが可能になる。当該レーザビームの照射によって、半導体領域133を完全溶融し、半導体層124は部分溶融させることが望ましい。半導体層124を完全溶融させると、液相となった半導体層124での無秩序な核発生によって半導体層124が再結晶化することとなり、半導体層124の結晶性が低下するからである。半導体層124を部分溶融させることで、溶融されていない固相部分から結晶成長が進行し、半導体層124の結晶欠陥が減少され、結晶性が回復する。なお、半導体層124が完全溶融するとは、半導体層124が絶縁層123との界面まで溶融され、液体状態になることをいう。他方、半導体層124が部分溶融するとは、半導体層124の一部ここでは上層が溶融して液相となり、別の一部ここでは下層が固相を維持することをいう。レーザビームを照射した後には、半導体層124の表面をエッチングしても良い。なお、この場合には、レーザビームの照射を行う前に半導体領域133をエッチングしても良いし、しなくとも良い。当該エッチングにより、半導体層124の表面を平坦化すると共に、後に形成される半導体素子にとって最適な厚さまで半導体層124を薄膜化することができる。≪工程D-3:加熱処理≫レーザビームを照射した後には、半導体層124に500°C以上650°C以下の熱処理を行うことが望ましい。この熱処理によって、半導体層124の欠陥をさらに低減させ、また、半導体層124の歪みを緩和させることができる。熱処理には、RTA装置、抵抗加熱炉、マイクロ波加熱装置などを用いることができる。例えば、抵抗加熱炉を用いる場合には、600°Cで4時間程度の熱処理を行えば良い。なお、ベース基板として耐熱性の高い基板を用いる場合は、工程Dにおいて、高温で熱処理を行って、結晶欠陥を低減させると共に、表面の平坦性を向上させるのが好適である。上記熱処理は、800°C以上1300°C以下、代表的には、850°C以上1200°C以下の温度条件で行うことが望ましい。このような比較的高温の条件での熱処理を行うことにより、結晶欠陥を十分に低減し、表面の平坦性を向上させることが可能である。熱処理には、RTA装置、抵抗加熱炉、マイクロ波加熱装置などを用いることができる。例えば、抵抗加熱炉を用いる場合には、950°C以上1150°C以下で1分間以上4時間以下程度の熱処理を行えば良い。なお、半導体基板を分離させる際の熱処理を高温で行って、当該熱処理に代えることもできる。熱処理前又は熱処理後において、半導体層にレーザビームを照射しても良い。レーザビームを照射することによって、熱処理では修復しきれない結晶欠陥をも修復することが可能である。レーザビーム照射の詳細については、先の記載を参酌できる。また、熱処理前又は熱処理後には、半導体層上方の半導体領域を研磨やエッチングなどによって除去し、表面を平坦化しても良い。当該平坦化処理によって、半導体層表面を一層平坦にすることができる。研磨やエッチングは、先の記載を参酌できる。[工程E:半導体基板の再生処理]図5に示す工程Eでは、半導体基板121に再生処理を施し、再生半導体基板を作製する。なお、当該工程の詳細については、実施の形態1を参酌することができる。[工程F:半導体装置の作製工程]図5に示す工程Fでは、上述の工程工程A乃至工程Dにより得られたSOI基板を用いて、各種の半導体装置を作製することができる。以上により、半導体基板121は再生半導体基板132へと再生される。得られた再生半導体基板132は工程Aにおいて半導体基板100として再度利用することができる。本実施の形態で示したように、本発明の一態様の再生処理工程を経た半導体基板を繰り返し使用することによって、SOI基板の作製コストを低減することができる。本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。実施の形態3本実施の形態では、ボンド基板として半導体基板を繰り返し使用する場合の再生処理工程を含んだSOI基板の作製方法の一例を示す。図6に、本実施の形態のSOI基板の作製方法のフローチャートを示す。SOI基板の作製に用いるボンド基板半導体基板は、無欠陥領域DZ:DenudedZoneを広く有することが好ましい。本実施の形態では、まず、新品の1度もSOI基板の作製に用いていない半導体基板に対して、非酸化性雰囲気下での熱処理を行う後述のステップS2に相当。この熱処理は、半導体基板中の酸素を外方拡散させて、表面近傍を無欠陥領域とするために行う。また、この熱処理によって、半導体基板内部には、半導体基板内部で過飽和の酸素が酸化物となって析出し、微小な結晶欠陥を生成する。このような酸素析出物による微小な欠陥はBMDBulkMicroDefectと呼ばれている。半導体基板内部に形成されたBMDはSOI基板の作製過程で金属元素のゲッタリングシンクとして機能させることができる。なお、本明細書において、無欠陥領域DZとは完全な無欠陥領域のことではなく、BMDが存在しない領域の意味で使用される。新品の半導体基板に無欠陥領域を形成することにより、再生処理の度に高温の熱処理をせずに、半導体基板を複数回利用することができる。よって、高温の熱処理の回数が少なくなるため、半導体基板の機械的強度が低下することを抑えることができる。また、SOI基板作製のコスト削減、生産性の向上につながる。また、SOI基板の半導体膜を初期の半導体基板よりも酸素が低減された無欠陥領域から形成することが可能になる。したがって、SOI基板からトランジスタなどの半導体装置を作製する過程で、半導体膜にBMDが発生することが抑制されるため、信頼性の高い半導体装置を作製することが可能である。次に、SOI基板の作製及び半導体基板の再生を繰り返し行う後述のステップS4乃至S6に相当。そして、SOI基板の作製をN回行った後、非酸化性雰囲気下での熱処理を再び行う後述のステップS7に相当。高温の熱処理をせずに半導体基板を再利用できる回数は、熱処理の温度及び時間や、無欠陥領域の厚さや、再生処理での研磨処理の条件などに依存する。例えば、無欠陥領域の厚さが100nm程度形成された半導体基板を用い、本発明の一態様の半導体基板の再生方法を適用した場合、1回の再生処理における半導体基板の研磨量を1.4μm以下1回の再生処理における半導体基板の板厚の減少量を2.0μm以下とすることができるため、ステップS7の高温の熱処理を行わずに、市販のMCZ単結晶シリコンウエハを少なくとも50回利用することが可能であるN≧50。以下に、本実施の形態のSOI基板の作製方法を具体的に記す。≪ステップS1:半導体基板の準備≫まず、ボンド基板となる半導体基板を準備する。本実施の形態ではシリコン基板を用いる。≪ステップS2:非酸化性雰囲気下での熱処理≫SOI基板の作製ステップS4を行う前に、半導体基板に対して、非酸化性雰囲気下での熱処理を行うステップS2。なお、ステップS2において半導体基板の表面領域に無欠陥領域をより確実に形成するには、ステップS1において、酸素濃度が低い半導体基板を準備すると良い。半導体基板に含まれる酸素濃度が低いと、半導体基板表面近傍で酸素に起因する結晶欠陥の発生が抑制されるため、ステップS2で無欠陥領域をより確実に形成でき、また無欠陥領域を厚くすることが容易になる。無欠陥領域を確実に形成することは、SOI基板の歩留まりの向上につながる。また、無欠陥領域を厚くすることは、半導体基板の再利用回数に対して、再生処理のための高温の熱処理の回数を少なくすること、及び処理時間を短縮することにつながる。また、半導体基板に対する熱処理の繰り返しによって、半導体基板中のBMDが成長して、転位、積層欠陥などの結晶欠陥になることもある。よって、半導体基板の酸素濃度を低くすることは、BMDに起因する結晶欠陥の発生を抑制するができ、半導体基板の利用回数の増加、及びSOI基板の半導体膜の品質向上などにつながる。具体的には、ステップS1では、酸素濃度が2×1018atoms/cm3を越えない半導体基板を準備することが好ましい。このような半導体基板として、例えば、市販のCZ単結晶ウエハが挙げられる。また、半導体基板の酸素濃度は1.8×1018atoms/cm3以下が好ましく、1.4×1018atoms/cm3以下がより好ましい。酸素濃度が1.4×1018atoms/cm3以下の半導体基板としては、例えば、MCZ単結晶シリコンウエハなどがある。半導体基板の酸素濃度は、SIMS二次イオン質量分析法や赤外分光法InfraredAbsorptionSpectroscopyにより測定することができる。例えば、赤外分光法では、換算係数4.81×1017/cm2を用いて酸素濃度を算出すれば良い。ステップS2における熱処理は、バッチ式の加熱炉拡散炉なども含むで行うことができる。バッチ式の加熱炉は、一度に複数の基板を処理することができ、また温度の制御性が良い。具体的に、ステップS2での熱処理温度は、酸素の外方拡散が生じる温度であり、1100°C以上が好ましく、1200°C以上がより好ましい。加熱温度の上限は半導体基板が変形しない温度であり、シリコンの融点1415°Cを考慮して、熱処理温度は1100°C以上1300°C以下が好ましく、1200°C以上1300°C以下がより好ましい。加熱炉での処理時間被処理物の温度を処理温度で維持する時間は、少なくとも1時間とする。加熱時間が短いと酸素の外方拡散が十分に行われず、半導体基板表面近傍の酸素濃度が高くなるからである。熱処理の効果と生産性を考慮すると、処理時間は1時間以上24時間以下が適当であり、6時間以上20時間以下がより好ましい。また、処理ガスとして、ヘリウム、アルゴンなどの希ガス、水素、及び希ガスと水素の混合ガスを用いることができる。コスト面、安全性、雰囲気の制御性の点から、処理ガスとしてアルゴンガスを用いることが好ましい。上述の処理ガスを用いることにより、処理室内を非酸化性雰囲気とする。また、上述のガスの流量は、5SLM以上20SLM以下8.35atmcm3/s以上3.34×102atmcm3/sとする。なお、SLMstandardliter/minとは、1atm、0°Cにおける1分間あたり流量リットルをいう。さらに、処理ガスには、窒素、炭素、水などの不純物が含まれないことが好ましい。例えば、加熱炉に導入する処理ガスの純度を、7N99.99999以上、好ましくは8N99.999999以上、より好ましくは9N99.9999999以上即ち、不純物濃度が100ppb以下、好ましくは10ppb以下、より好ましくは1ppb未満とする。また、非酸化性雰囲気に含まれる水の濃度は、0.01ppb以上1以下、好ましくは0.1ppb以上300ppb以下とすることが好ましい。非酸化性雰囲気に含まれる不純物の濃度を低減することにより、熱処理の際、不純物と半導体基板とが反応して不均一に自然酸化膜が形成されるのを抑制することができるため、半導体基板表面の平均面粗さを低減することができる。非酸化性雰囲気には、酸素が0.1ppb以上1以下含まれていても良い。このような非酸化性雰囲気で半導体基板に熱処理を行うことにより、半導体基板に均一に酸化膜を形成することができる。半導体基板に形成される酸化膜自然酸化膜の膜厚は、数nm以上40nm以下であることが好ましい。自然酸化膜の膜厚が数nm未満であると、熱処理の際に半導体基板の表面が荒れてしまうおそれがあり、40nmを超えると半導体基板から酸素の外方拡散が効率よく行われないからである。例えば、水が300ppb含まれるアルゴン雰囲気中で、1200°Cで16時間熱処理を行うと、半導体基板の表面には、1~2nm程度の自然酸化膜が形成される。また、酸素ガスが1含まれるアルゴン雰囲気中で、1200°Cで2時間熱処理を行うと、半導体基板の表面には、40nm程度の酸化膜が形成される。酸化膜自然酸化膜の膜厚が上記の範囲内であれば、半導体基板から酸素の外方拡散を促進することができる。≪ステップS3:k=0≫図6のフローチャートにおいて、kは、ステップS1、S2で用意された半導体基板を用いてSOI基板の作製工程を実施した回数を示すkは0以上N以下の整数、Nは2以上の整数。よって、ステップS3において、k=0である。図6において、SOI基板の作製工程をN回ごとに1回、再生処理として半導体基板を熱処理して、半導体ウエハ表面近傍の結晶欠陥を低減する。≪ステップS4:SOI基板の作製及び半導体基板の再生≫先の実施の形態で一例を説明した、SOI基板の作製図5の工程A乃至工程D及び本発明の一態様を適用した半導体基板の再生図5の工程Eを行う。≪ステップS5:kに1を加える≫ステップS4が終了したため、ステップS5において、kに1を加える。例えば、ステップS4で、1回目のSOI基板の作製が完了した場合、ステップS5において、k=1である。≪ステップS6:ステップS4をN回行ったか≫ステップS4SOI基板の作製をN回行ったk=Nであるか否かによって、次のプロセスが異なる。kがNより小さい場合、この時点では、SOI基板の不良の原因となるような結晶欠陥が半導体ウエハの表面近傍に存在しないため、再生処理として欠陥低減のための高温の熱処理を行う必要がない。したがって、ステップS6の次は、ステップS4を行う。ステップS6においてk=NになるまでSOI基板の作製をN回行うまで、ステップS4乃至ステップS6を繰り返す。そして、ステップS6においてk=NになったSOI基板の作製をN回行った場合、ステップS7に進む。なお、ステップS6において、半導体ウエハが有する無欠陥領域の厚さによって、ステップS7の熱処理の要否を決定しても良い。半導体ウエハが有する無欠陥領域の厚さは、半導体ウエハに形成された結晶欠陥を測定することで評価することができる。半導体ウエハに形成された結晶欠陥の測定方法は、非破壊で半導体ウエハの結晶欠陥を評価できればよく、例えば、赤外光吸収分光法、赤外干渉法、ラマン分光法、カソードルミネッセンス法、フォトルミネッセンス法、及びマイクロ波光導伝減衰法などが挙げられる。≪ステップS7:非酸化性雰囲気下での熱処理≫ステップS7の熱処理は、半導体ウエハの酸素析出物による結晶欠陥BMDを消滅するための熱処理である。ステップS4を繰り返すことにより、半導体ウエハ内部にBMDが発生し、また半導体ウエハの無欠陥領域は次第に薄くなる。よって、ステップS4を繰り返すと、半導体ウエハ表面近傍は、結晶欠陥の増加により、SOI基板の半導体膜とすることができなくなる。そこで、ステップS7では、半導体ウエハに対して、非酸化性雰囲気下で1100°C以上1300°C以下の熱処理を行う。この熱処理は、半導体ウエハ中の酸素を外方拡散させる条件で行われ、ステップS2と同様に行うことができる。よって、ステップS7の熱処理については、ステップS2の記載を準用する。なお、ステップS2とステップS7の熱処理は同じ条件である必要はない。また、ステップS7を複数回行う場合、それらの熱処理は同じ条件である必要はない。そして、ステップS7を行った後、ステップS3に戻る。ここで、SOI基板の作製工程の回数kがゼロにリセットされる。そして、SOI基板の作製をN回行った後、ステップS7の熱処理を行う。半導体ウエハを再利用できるかぎり、ステップS3乃至ステップS7が繰り返される。なお、Nの値は特に限定されない。Nの値は、ステップS2又はステップS7に示す熱処理の後に、半導体ウエハに含まれる酸素の濃度や、半導体ウエハに形成された無欠陥領域の厚さなどで決めることができる。また、Nの値は、ステップS7を実施する度に異なっていても良い。例えば、SOI基板の作製工程を6回繰り返した後に1回目のステップS7の熱処理を行い、次に、SOI基板の作製工程を4回繰り返した後に2回目のステップS7の熱処理を行うことができる。以上のように、SOI基板の作製の前に、非酸化性雰囲気下での熱処理を行い、半導体基板に無欠陥領域を形成することで、再生処理の度に高温の熱処理をせずに、半導体基板を複数回利用することができる。よって、高温の熱処理の回数が少なくなるため、半導体基板の機械的強度が低下することを抑えることができる。特に、本発明の一態様の半導体基板の再生方法を適用すると、一度の再生処理における研磨量を少なくすることができるため、半導体基板の再利用回数に対して、無欠陥領域を形成するための高温の熱処理の回数を少なくすることができる。よって、処理時間の短縮が実現できる。例えば、本発明の一態様の半導体基板の再生方法を適用した場合、1回の再生処理における半導体基板の研磨量を1.4μm以下1回の再生処理における半導体基板の板厚の減少量を2.0μm以下とすることができるため、形成する無欠陥領域の厚みや半導体基板の厚みによっては、ステップS7の高温の熱処理を行うことなく、半導体基板が再利用できなくなる限界まで使用することも可能である。具体的には、無欠陥領域を除く領域の厚みが0μm以上450μm未満、好ましくは0μm以上100μm未満である半導体基板を用いて、SOI基板の作製及び本発明の一態様の再生処理を繰り返し行うことで、ステップS7の高温の熱処理を行うことなく、半導体基板が再利用できなくなる限界まで使用することができる。ここで、ボンド基板として、非酸化性雰囲気下での熱処理が施されたMCZウエハであり、酸素濃度が低く、広く無欠陥領域が形成されたウエハを用いることが好ましい。このようなウエハを採用することで、本実施の形態におけるステップS2を省略することができる。そして、本発明の一態様の半導体基板の再生方法を適用することで、再生処理における研磨量を少なくすることができるため、ステップS7の高温の熱処理を行うことなく、半導体基板が再利用できなくなる限界まで使用することができる。つまり、非酸化性雰囲気下での熱処理のプロセスが不要となる。このようなウエハを採用し、本発明の一態様を適用することで、非酸化性雰囲気下での熱処理を行うための設備投資を削減できるため好ましい。上述のウエハとしては、例えば、シリコン単結晶ウエハであるECAS-Zウエハ品名:EZ-WF、コバレントシリコン株式会社製を用いることが好ましい。ECAS-Zウエハは、アルゴン雰囲気中でアニールされたMCZウエハであり、酸素濃度が低く0.9~1.1×10-18atoms/cm3、無欠陥領域が広い100μm以上の無欠陥領域を有する。以上に示したように、本発明の一態様を適用することで、一度の再生処理における半導体基板の研磨量を少なくすることができるため、該半導体基板の再生回数や使用回数を多くすることができる。また、無欠陥領域を有し、該無欠陥領域を除く領域の厚みが0μm以上450μm未満である半導体基板に対して、本発明の一態様を適用することで、無欠陥領域を形成するための高温の熱処理を行うことなく、該半導体基板が再利用できなくなる限界まで使用することができる。本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。実施の形態4先の実施の形態において作製されたSOI基板を用いた半導体装置の一例を、図7に示す。図7に示す半導体装置は、nチャネル型薄膜トランジスタであるトランジスタ280、及びpチャネル型薄膜トランジスタであるトランジスタ281を有する。トランジスタ280及びトランジスタ281は、絶縁層123及び絶縁層122を介してベース基板120上に形成されている。このような複数の薄膜トランジスタTFTを組み合わせることで、各種の半導体装置を形成することができる。以下、図7に示す半導体装置の作製方法について説明する。はじめに、SOI基板を用意する。SOI基板としては、先の実施の形態で作製したSOI基板を用いることができる。次に、エッチングにより、半導体層を分離して島状の半導体層251及び島状の半導体層252を形成する。半導体層251はnチャネル型のTFTを構成し、半導体層252はpチャネル型のTFTを構成する。半導体層251及び半導体層252上に絶縁層254を形成した後、絶縁層254を介して、半導体層251上にゲート電極255を形成し、半導体層252上にゲート電極256を形成する。なお、半導体層には、TFTのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのアクセプタとなる不純物元素、又はリン、ヒ素などのドナーとなる不純物元素を添加しておくことが望ましい。例えば、nチャネル型TFTが形成される領域にアクセプタとなる不純物元素を添加し、pチャネル型TFTが形成される領域にドナーとなる不純物元素を添加する。次に、半導体層251にn型の低濃度不純物領域257を形成し、半導体層252にp型の高濃度不純物領域259を形成する。具体的には、まず、半導体層252をレジストマスクで覆い、不純物元素を半導体層251に添加して、半導体層251にn型の低濃度不純物領域257を形成する。添加する不純物元素としては、リン、ヒ素等を用いれば良い。ゲート電極255がマスクとなることにより、半導体層251に自己整合的にn型の低濃度不純物領域257が形成される。また、半導体層251のゲート電極255と重なる領域はチャネル形成領域258となる。次に、半導体層252を覆うマスクを除去した後、半導体層251をレジストマスクで覆う。そして、不純物元素を半導体層252に添加する。添加する不純物元素としては、ホウ素、アルミニウム、ガリウム等を用いれば良い。ここでは、ゲート電極256がマスクとして機能して、半導体層252に自己整合的にp型の高濃度不純物領域259が形成される。半導体層252のゲート電極256と重なる領域はチャネル形成領域260となる。なお、ここでは、n型の低濃度不純物領域257を形成した後、p型の高濃度不純物領域259を形成する方法を説明したが、先にp型の高濃度不純物領域259を形成することもできる。次に、半導体層251を覆うレジストマスクを除去した後、プラズマCVD法等によって、窒化シリコン等の窒化物や酸化シリコン等の酸化物を含む単層構造又は積層構造の絶縁層を形成する。そして、当該絶縁層に垂直方向の異方性エッチングを適用することで、ゲート電極255及びゲート電極256の側面に接するサイドウォール絶縁層261及びサイドウォール絶縁層262を形成する。なお、上記異方性エッチングにより、絶縁層254もエッチングされる。次に、半導体層252をレジストマスクで覆い、半導体層251に高ドーズ量で不純物元素を添加する。これにより、ゲート電極255及びサイドウォール絶縁層261がマスクとなり、n型の高濃度不純物領域267が形成される。不純物元素の活性化処理熱処理の後、水素を含む絶縁層268を形成する。絶縁層268を形成後、350°C以上450°C以下の温度による熱処理を行い、絶縁層268中に含まれる水素を半導体層251中及び半導体層252中に拡散させる。絶縁層268は、プロセス温度が350°C以下のプラズマCVD法により窒化シリコン又は窒化酸化シリコンを堆積することで形成できる。半導体層251及び半導体層252に水素を供給することで、半導体層251中や半導体層252中、又はこれらと絶縁層254との界面での捕獲中心となるような欠陥を効果的に補償することができる。その後、層間絶縁層269を形成する。層間絶縁層269は、酸化シリコン、BPSGBoronPhosphorusSiliconGlassなどの無機材料を含む絶縁膜、もしくはポリイミド、アクリルなどの有機材料を含む絶縁膜を用いた単層構造又は積層構造とすることができる。層間絶縁層269にコンタクトホールを形成した後、配線270を形成する。配線270の形成には、例えば、アルミニウム膜又はアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ3層構造の導電膜を用いることができる。バリアメタル膜は、モリブデン、クロム、チタンなどを用いて形成することができる。以上の工程により、nチャネル型TFTとpチャネル型TFTを有する半導体装置を作製することができる。本実施の形態の半導体装置に用いるSOI基板は、先の実施の形態で示したように、低いコストで作製することができる。このため、半導体装置の作製に係るコストを低減することが可能である。なお、本実施の形態では、図7に係る半導体装置及びその作製方法について説明したが、本発明の一態様に係る半導体装置の構成はこれに限定されない。半導体装置は、TFTの他、容量素子、抵抗素子、光電変換素子、発光素子などを有していても良い。なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。本実施例では、SOI基板の作製において半導体層を分離した後の半導体基板ボンド基板に対して、本発明の一態様の再生処理を行った結果を示す。まず、本実施例で用いた半導体基板について説明する。本実施例では、半導体基板として5インチ角の矩形状単結晶シリコン基板を用いた。まず、半導体基板をHCl雰囲気下で熱酸化処理を行い、基板表面に100nmの厚さの熱酸化膜を形成した。熱酸化処理は、HClが酸素に対して3体積の割合で含まれる雰囲気下、950°Cで9時間行った。次に、熱酸化膜の表面からイオンドーピング装置を用いて半導体基板にイオンビームを照射した。本実施例では、水素ガスを励起してプラズマを生成し、質量分離せずにプラズマ中に含まれるイオンを加速し、加速されたイオンを半導体基板に打ち込むことで、半導体基板に脆化領域を形成した。イオンドーピングの条件は、加速電圧を50kV、ドーズ量を2.7×1016ions/cm2とした。そして、半導体基板を、熱酸化膜を介してガラス基板に貼り合わせた。その後、200°Cでの熱処理を120分間行い、さらに、600°Cでの熱処理を120分間行って、脆化領域において半導体基板から薄膜の単結晶シリコン層を分離した。これにより、SOI基板が作製されると共に、周縁部に凸部を有する半導体基板が作製された。次に、上述の半導体基板に対する処理について説明する。以下では、本発明の一態様の再生処理を行った3枚の半導体基板を試料A~C、本発明の一態様の再生処理とは異なる再生処理を行った4枚の半導体基板を比較試料D~Gとして説明する。試料A~Cに行った処理≪絶縁層の除去≫まず、半導体基板を覆うように形成されている絶縁層を除去するために、半導体基板に5フッ酸溶液を用いたウェットエッチング処理を施した。このとき、液温は室温、エッチング時間は300秒とした。この工程でのエッチング量は0.1μmであった。≪第1の工程≫次に、絶縁層を除去した半導体基板に対して、フッ酸と硝酸と酢酸とを、1:2:10の体積比で混合した混合液をエッチャントとして用いてウェットエッチング処理を行った。また、該エッチャントの亜硝酸濃度は、80mg/l~100mg/lであった。なお、該亜硝酸濃度は、半定量イオン試験紙QUANTOFIXNitrite及びNitrite3000によって評価した。また、本実施例で用いたエッチャントにおいて、フッ酸は濃度が50重量のものステラケミファ社製、硝酸は濃度が70重量のもの和光純薬株式会社製、酢酸は、濃度が99.7重量のものキシダ化学株式会社製を用いた。また、エッチャントの液温は30°Cとし、エッチング時間は75秒とした。第1の工程でのエッチング量は、0.3μmであった。≪第2の工程≫次に、バッチ式の洗浄機を用いて、アルカリ系薬液であるPK-LCG407株式会社パーカーコーポレーション製に半導体基板を浸した。液温は40°C、処理時間は300秒とした。その後、純水で満たされた洗浄槽に浸して洗浄した後、IPAIsopropylAlcohol乾燥を行った。≪第3の工程≫そして、CMP処理を行った。CMP処理としては、高い研磨レートの第1のCMP処理と、低い研磨レートの第2のCMP処理をこの順で行った。第3の工程での研磨量は、1.2μmであった。第1のCMP処理では、研磨布である、ニッタハース株式会社製SUBA800M3SUBAは登録商標、及びシリカ系スラリー液ニッタハース株式会社製NP6601、100倍希釈を用いた。また、スラリー流量を185ml/min、研磨圧を0.01MPa、スピンドル回転数を39rpm、テーブル回転数を35rpm、処理時間を160秒とした。第2のCMP処理では、研磨布である、ニッタハース株式会社製supreme、及びシリカ系スラリー液ニッタハース株式会社製NP8020、20倍希釈を用いた。また、スラリー流量を185ml/min、研磨圧を0.01MPa、スピンドル回転数を39rpm、テーブル回転数を35rpm、処理時間を160秒とした。比較例まず、構成例と同様に、絶縁層の除去及び第1の工程を行った。ただし、第1の工程におけるエッチング時間は、105秒とした。次に、純水で洗浄し、リンサードライヤーで乾燥させた。その後、構成例と同様に、第3の工程を行った。つまり、比較例では、第2の工程を行っていない。以上の方法により作製された試料A~C及び比較試料D~Fの再生半導体基板について、光学顕微鏡による観察を行った。また、光学顕微鏡による観察は、オリンパス株式会社製光学顕微鏡MX61Lを用いて基板周辺部の写真撮影を行った。なお、光学顕微鏡写真は、倍率50倍のノマルスキー像で撮影した。試料A~Cの再生半導体基板の光学顕微鏡写真をそれぞれ図8A乃至Cに示す。また、比較試料D~Gの再生半導体基板の光学顕微鏡写真を図8D-1D-2乃至F-1F-2に示す。比較試料の再生半導体基板1枚につき、光学顕微鏡写真を2枚示す。具体的には、図8D-1D-2が比較試料Dの結果であり、同様に、図8E-1E-2が比較試料E、図8F-1F-2が比較試料F、図8G-1G-2が比較試料Gの結果である。また、光学顕微鏡により観察することで、再生半導体基板上のムラの数を数えた。試料A~Cの再生半導体基板は、ムラの数がいずれも0個であった。一方、比較試料D~Gの再生半導体基板は、ムラの数が、それぞれ、20個、19個、22個、19個であった。以上の結果から、本発明の一態様を適用して作製した再生半導体基板は、半導体基板表面の研磨ムラや凹凸が極めて少なく、平坦性が良好であることがわかった。