トレンチ垂直の二重拡散金属酸化物半導体トランジスターであって、第1導電型の半導体基板と、前記半導体基板の上に形成され且つ第1導電型を有したエピタキシャル層と、前記エピタキシャル層内に形成され且つ第2導電型を有したウェル領域と、前記ウェル領域中に形成され、且つ各トレンチがゲート酸化層と多結晶シリコンゲートを有した複数のトレンチと、前記ウェル領域中に形成され、且つ各コンタクトホールが一対の隣接するトレンチの間に位置決められ且つその中に設置された第1金属を有する複数のコンタクトホールと、複数のコンタクトホールの下方に位置決められ且つ第2導電型を有した複数のボディーコンタクト領域と、前記ウェル領域の中に形成され且つ第1導電型を有し、各ソース領域が前記複数のトレンチの一つのトレンチと前記複数のコンタクトホールの一つのコンタクトホールとの間に位置決められた複数のソース領域と、を含むトレンチ垂直の二重拡散金属酸化物半導体トランジスターである。各コンタクトホールが0.5μm~1μmの開口と0.35μm~1μmの深さを有し、そのうち、各コンタクトホールの深さが前記ソース領域のイオン注入深さより大きく且つ前記トレンチの深さより小さいことを特徴とする請求項1に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。前記ボディーコンタクト領域のドーピング濃度が前記ウェル領域のドーピング濃度よりも大きいことを特徴とする請求項1に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。各トレンチに設置された前記ゲート酸化層が、前記トレンチに隣接するソース領域を覆うよう外へ延在することを特徴とする請求項1に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。トレンチ垂直の二重拡散金属酸化物半導体トランジスターが、前記複数のトレンチの多結晶シリコンゲートの上に形成された酸化層を更に含むことを特徴とする請求項4に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。トレンチ垂直の二重拡散金属酸化物半導体トランジスターが、前記ソース領域の表面を覆う酸化層の上に形成された誘電層を更に含み、前記誘電層も前記多結晶シリコンゲートの表面を覆う酸化層の上に形成されたことを特徴とする請求項5に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。前記絶縁誘電層が、ほうりんけい酸ガラス層であることを特徴とする請求項6に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。トレンチ垂直の二重拡散金属酸化物半導体トランジスターが、前記絶縁誘電層の上および前記コンタクトホールの中に形成された第1金属層を更に含むことを特徴とする請求項6に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。前記第1金属層が粘着層と第2金属層を含む積層であることを特徴とする請求項8に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。前記粘着層がTi/TiNの積層を含むことを特徴とする請求項9に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。第2金属層がAlSiCu合金であることを特徴とする請求項9に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。前記第1導電型がN型であり、且つ前記第2導電型がP型であることを特徴とする請求項1に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。前記第1導電型がP型であり、且つ前記第2導電型がN型であることを特徴とする請求項1に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。トレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法であって、第1導電型の半導体基板を提供する工程と、前記半導体基板の上に第1導電型のエピタキシャル層を形成する工程と、前記エピタキシャル層の中に第1導電型のウェル領域を形成する工程と、前記ウェル領域には、各トレンチがゲート酸化層と多結晶シリコンゲートを含む複数のトレンチを形成する工程と、ウェル領域には、各コンタクトホールが一対の隣接するトレンチの間に位置決められ且つその中に設置された第1金属を有する複数のコンタクトホールを形成する工程と、前記複数のコンタクトホールの底部の周囲には、第2導電型である複数のボディーコンタクト領域を形成する工程と、前記ウェル領域には、各ソース領域が前記複数のトレンチの一つのトレンチと前記複数のコンタクトホールの一つのコンタクトホールとの間に位置決めれた複数の第1導電型のソース領域を形成する工程と、を含むトレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法である。各コンタクトホールが0.5μm~1μmの開口と0.35μm~1μmの深さを有し、そのうち、各コンタクトホールの深さが前記ソース領域のイオン注入深さより大きく且つ前記トレンチの深さより小さいことを特徴とする請求項14に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法。前記ボディーコンタクト領域のドーピング濃度が前記ウェル領域のドーピング濃度よりも大きいことを特徴とする請求項14に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法。各トレンチに設置された前記ゲート酸化層が、前記トレンチに隣接するソース領域を覆うよう外へ延在することを特徴とする請求項14に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法。前記複数のトレンチの多結晶シリコンゲートの上に酸化層を形成することを更に含むことを特徴とする請求項17に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法。前記ソース領域の表面を覆う酸化層に誘電層を形成することを更に含むことを特徴とする請求項18に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法。絶縁誘電層の上および前記コンタクトホールの中に第1金属層を形成することを更に含むことを特徴とする請求項18に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法。図2は、本願の一つの実施の形態に基づくトレンチ垂直の二重拡散金属酸化物半導体TDMOSトランジスター200の断面図である。示されたTDMOSトランジスター200は、第1導電型を有した半導体基板201と、第1導電型を有し且つ基板201の上に形成されたエピタキシャル層202と、エピタキシャル層202の中に形成された第2導電型のウェル領域203と、ウェル領域203の中に形成された複数のトレンチ210とを含む。示された通り、トレンチ210はエピタキシャル層202中まで延在している。各トレンチ210は、トレンチの内壁と底面に沿って形成されたゲート酸化層212及び多結晶シリコンゲート211を含む。示されたTDMOSトランジスター20もウェル領域203中まで延在された複数のコンタクトホール220を含む。各コンタクトホール220が、一対の隣接するトレンチ210の間に位置決められ、且つTDMOS200のソース領域に接続された第1金属層230を含む。示されたTDMOSトランジスター200も複数の第2導電型のボディーコンタクト領域204を含む。各ボディーコンタクト領域204は、関係するコンタクトホール220の底部及び関係するコンタクトホール220の底部近傍のサイドに沿って位置決められている。示されたTDMOSトランジスター200は、第1導電型のウェル領域203に形成された複数のソース領域231を含む。各ソース領域231が、トレンチ210とコンタクトホール220との間に位置決められている。本願の一つの実施の形態を例として説明すると、TDMOSトランジスターの基板201とソース領域231が割りに多くドーピングされたものである。ソース領域231のドーピング濃度が基板201のドーピング濃度よりも小さい。エピタキシャル層202は、相対的に割りに少なくドーピングされ、且つソース領域231のドーピング濃度よりも小さいドーピング濃度を有する。ボディーコンタクト領域204は相対的に割りに多くドーピングされたものである。ウェル領域203は、割りに少なくドーピングされ、且つボディーコンタクト領域204のドーピング濃度よりも小さいドーピング濃度を有する。本願の一つの実施の形態を例として説明すると、TDMOSトランジスター200のコンタクトホール220は0.5μm~1μmの開口と0.35μm~1μmの深さを有する。コンタクトホール220の深さがソース領域231のイオン注入深さ即ち、不純物がソースに注入し且つ拡散した後達した深さよりも大きく且つトレンチ210の深さよりも小さい。一つの実施の形態において、コンタクトホール220は0.75μmの開口と0.7μmの深さを有する。コンタクトホール220がウェル領域203に形成され且つその深さがウェル領域203の深さよりも小さい。本願一つの実施の形態を例として説明すると、図2に示す通り、TDMOSトランジスターのゲート酸化層212が、ソース領域231の表面を覆うよう外へ延在している。この実施の形態において、多結晶シリコンゲート211の上面が酸化層214により覆われる。この実施の形態において、示された通り、絶縁誘電層213が、ゲート酸化層212と酸化層214の上に形成された。幾つかの実施の形態において、誘電層213がほうりんけい酸ガラスBPSGである。本願のもう一つの実施の形態を例として説明すると、ソース領域231の表面を覆う酸化層及びTDMOSトランジスターの多結晶シリコン211が、相対的に薄い酸化層214により覆われる。相応的に、この実施の形態において、酸化層214がゲート酸化層212ソース領域231の表面を覆う及び多結晶シリコンゲート211を覆う。図2に示す通り、第1金属層230が誘電層213の上とコンタクトホール220の中に形成される。幾つかの実施の形態において、第1金属層230は、積層構造であり、且つ粘着層232と第2金属層233を含む。幾つかの実施の形態において、粘着層232がTi/TiNの積層構造であり、ソース領域231とボディーコンタクト領域204とを互いに接続する。示された通り、粘着層232が絶縁層213も覆う。Ti/TiNは優れた充填能力を有し且つシリコンボディーと強い粘着を形成できる。Ti/TiNと絶縁誘電層213との粘着が強いため、金属構造の安定性を大幅に向上できる。幾つかの実施の形態において、第2金属層233はAlSiCu合金であり、ソース領域を外部のソースに接続するように用いられている。本願の一つの実施の形態により、第1導電型がN型であり、且つ第2導電型がP型である。相応的に、この実施の形態において、TDMOSトランジスター200のドレイン領域を形成する基板201がN型導電である。基板201よりもドーピング濃度が低いエピタキシャル層202もN型導電である。ソース領域231は割りに多くドーピングされたN型領域である。相応的に、この実施の形態において、TDMOSトランジスター200がPチャンネル垂直のトレンチ型MOSトランジスターである。このトランジスターのチャンネルは割りに少なくドーピングされたP型領域であり、N型ソース領域231からトレンチ210の側壁に沿ってN型エピタキシャル層202まで延在している。この実施の形態のチャンネルを形成するために、ゲート領域211とソース領域231との間には閾値電圧Vtより大きいプラス電圧VGSが印加される。この電圧の印加のため、P型チャンネルをN型に反転し、ソース領域231とドレイン領域201との間の導電通路を形成する。ドレインの電圧がソースの電圧より大きい時即ち、VDS>0がソース領域とドレイン領域との間に印加される、N型ソース領域の電子が導電チャンネル領域を経由しドレイン領域に到達することにより、ドレインからソースまでのドレイン-ソース電流を生じさせる。VGSが大きければ大きいほど、相応のチャンネル抵抗も小さく、且つ同じVDSが印加される場合、ドレイン-ソース電流も大きい。チャンネルを流れた後、電流が半導体基板201TDMOSトランジスター200のドレインに到達し且つドレイン金属層120に受け取られる。本願のもう一つの実施の形態により、第1導電型がP型であり、且つ第2導電型がN型である。相応的に、この実施の形態において、TDMOSトランジスター200のドレインを形成する基板201はP型導電である。基板201よりもドーピング濃度が低いエピタキシャル層202もP型導電である。ソース領域231は割りに多くドーピングされたP型領域である。相応的に、この実施の形態において、TDMOSトランジスター200がNチャンネル垂直のトレンチ型MOSトランジスターである。このトランジスターのチャンネルは割りに少なくドーピングされたN型領域であり、P型ソース領域231からトレンチ210の側壁に沿ってP型エピタキシャル層202まで延在している。この実施の形態におけるチャンネルを形成するために、ゲート領域211とソース領域231との間には閾値電圧Vtより大きいマイナス電圧VGSが印加される。この電圧の印加のため、N型チャンネルをP型に反転し、ソース領域231とドレイン領域201との間の導電通路を形成する。ドレインの電圧がソースの電圧より大きい時即ち、VDS<0がソース領域とドレイン領域との間に印加される、P型ソース領域のホールが導電チャンネル領域を経由しドレイン領域に到達することにより、ソースからドレインまでのソース―ドレイン電流を生じさせる。VGSのマイナス向きの値が大きければ大きいほど、相応のチャンネル抵抗も小さく、且つ同じVDSが印加される場合、ドレインーソース電流も大きい。チャンネルを流れた後、電流が半導体基板201TDMOSトランジスター200のドレインに到達し且つドレイン金属層120に受け取られる。本願の一つの実施の形態により、上述した通り、金属層230がコンタクトホール220を充填する。各コンタクトホール220が、一対のソース領域231の間に位置決められると示している。多くドーピングされたボディーコンタクト領域204が、関係するコンタクトホール220の底部、および、関係するコンタクトホール220の底部の近傍のサイドに沿って形成される。相応的に、金属層230とシリコンとの間のコンタクト及び金属層230とソース領域との間のコンタクトがコンタクトホール220によるものである。コンタクトホール220の側壁を経由し、ソース領域231が金属層230とコンタクトしている。コンタクトホール230の底部と側面を経由し、シリコンボディーと金属層230とのコンタクトを形成する。よって、ソース領域とシリコンボディーとの間のコンタクトが、金属層230を経由して形成する。言い換えれば、本願のTDMOSトランジスターの異なる実施の形態において、金属層230とコンタクトするシリコンボディー領域は何れも多くドーピングされたものであるため、様々な寄生効果を有効に最小限にすることができる。本願の上記の実施の形態は例を挙げただけである。本願は上記の実施の形態にのみ限定されるものではない。異なる入れ替わりも可能である。本願は、他の追加、削除又は変更も含み、且つそれらも権利請求の範囲内に入る。