半導体素子をフリップチップ接合により実装可能な実装基板であって、第1方向に延伸するように形成された第1パターンと、前記第1パターンと同じ材料で形成された第1位置合わせパターンと、はんだ濡れ止め用のレジスト材料を用い、前記第1方向とは異なる第2方向に延伸するように形成された第2パターンと、前記第2パターンと同じ前記レジスト材料で形成された第2位置合わせパターンと、を備え、前記第1パターンにより前記第2方向の境界が、前記第2パターンにより前記第1方向の境界が夫々規定される矩形領域にバンプ形成領域が設定されていることを特徴とする実装基板。前記第1パターン及び前記第1位置合わせパターンが導電材料で形成され、前記第1パターン上の前記第2パターンが形成されていない領域に、前記バンプ形成領域が設定されていることを特徴とする請求項1に記載の実装基板。前記第1パターン及び第1位置合わせパターンは、膜厚が20nm以下で形成されていることを特徴とする請求項2に記載の実装基板。前記第1パターン及び前記第1位置合わせパターンが前記レジスト材料で形成され、導電材料で形成された配線パターン上の前記第1パターン及び前記第2パターンが形成されていない領域に前記バンプ形成領域が設定されていることを特徴とする請求項1に記載の実装基板。前記第1位置合わせパターンが、前記第1方向に延伸するように形成され、前記第2位置合わせパターンが、前記第2方向に延伸するように形成されていることを特徴とする請求項1~4の何れか1項に記載の実装基板。前記第1位置合わせパターン及び前記第2位置合わせパターンを交差させて十字状に形成されていることを特徴とする請求項5に記載の実装基板。前記第1位置合わせパターンまたは前記第2位置合わせパターンの少なくとも何れか一方が複数形成されており、複数形成された前記位置合わせパターンの内の2つが、前記半導体素子の実装位置を挟んで対向する位置に形成されていることを特徴とする請求項1~6の何れか1項に記載の実装基板。請求項1~7に記載の前記実装基板を製造するための実装基板の製造方法であって、絶縁基板上に、前記第1パターン及び前記第1位置合わせパターンを同時に印刷する工程と、絶縁基板上に、前記レジスト材料を用いて前記第2パターン及び前記第2位置合わせパターンを同時に印刷する工程と、前記レジスト材料を硬化させる工程と、を実行することを特徴とする実装基板の製造方法。請求項1~7に記載の前記実装基板上に、前記半導体素子をフリップチップ接合し、前記半導体素子を樹脂封止した半導体装置。ところで、配線パターン202及びはんだ濡れ止めパターン203を印刷により形成する場合は、位置ずれが生じ易い。配線パターン202またははんだ濡れ止めパターン203に位置ずれが生じると、バンプ形成領域204においても位置ずれが生じる場合がある。位置ずれの要因としては、例えば、版の伸びやペーストのにじみ等がある。特に、シルクスクリーンの場合は、版が軟らかいので、スキージで掻く際の版の伸びが大きくなる。また、配線パターン202及びはんだ濡れ止めパターン203をフォト工程により形成する場合についても、フォトマスクの位置合わせ時のずれやパターン精度が、配線パターン202及びはんだ濡れ止めパターン203、バンプ形成領域204の位置ずれの要因となっている。ここで、フリップチップ構造の半導体装置では、リフロー方式の場合、例えば、スクリーン印刷やプリコートソルダリング法により、バンプ形成領域204上にはんだペーストを転写し、チップマウンタにより半導体発光素子20を実装基板上に配置して、半導体発光素子20の実装を行う例えば、特許文献3参照。チップマウンタによる配置では、例えば、画像認識装置やレーザ照射により位置を計測して配置を行う。しかし、はんだペーストを転写した後は、バンプ形成領域204がはんだペーストで隠れるため、画像認識装置やレーザでは位置を認識できなくなる可能性が高い。更に、バンプ形成領域204の位置が実装基板210の絶縁基板201の中心から離れるにつれて、半導体発光素子20の位置ずれ量が大きくなる。また、このような電極構造の場合、セルフアライメントは機能しない可能性が高い。以上より、バンプ形成領域204が位置ずれしても、精度良く半導体発光素子20を配置して実装できる技術が望まれている。本発明は上記の問題に鑑みてなされたものであり、その目的は、フリップチップ接合により半導体素子を搭載する場合に、半導体発光素子を精度よく位置決めして実装できる実装基板を提供する点にある。更に、当該実装基板の製造方法を提供する。更に、当該実装基板に半導体発光素子を実装した半導体装置を提供する。上記目的を達成するための本発明に係る実装基板は、半導体素子をフリップチップ接合により実装可能な実装基板であって、第1方向に延伸するように形成された第1パターンと、前記第1パターンと同じ材料で形成された第1位置合わせパターンと、はんだ濡れ止め用のレジスト材料を用い、前記第1方向とは異なる第2方向に延伸するように形成された第2パターンと、前記第2パターンと同じ前記レジスト材料で形成された第2位置合わせパターンと、を備え、前記第1パターンにより前記第2方向の境界が、前記第2パターンにより前記第1方向の境界が夫々規定される矩形領域にバンプ形成領域が設定されていることを特徴とする。更に好ましくは、上記特徴の実装基板は、前記第1パターン及び前記第1位置合わせパターンが導電材料で形成され、前記第1パターン上の前記第2パターンが形成されていない領域に、前記バンプ形成領域が設定されている。更に好ましくは、上記特徴の実装基板は、前記第1パターン及び第1位置合わせパターンは、膜厚が20nm以下で形成されている。更に好ましくは、上記特徴の実装基板は、前記第1パターン及び前記第1位置合わせパターンが前記レジスト材料で形成され、導電材料で形成された配線パターン上の前記第1パターン及び前記第2パターンが形成されていない領域に前記バンプ形成領域が設定されている。更に好ましくは、上記特徴の実装基板は、前記第1位置合わせパターンが、前記第1方向に延伸するように形成され、前記第2位置合わせパターンが、前記第2方向に延伸するように形成されている。更に好ましくは、上記特徴の実装基板は、前記第1位置合わせパターン及び前記第2位置合わせパターンを交差させて十字状に形成されている。更に好ましくは、上記特徴の実装基板は、前記第1位置合わせパターンまたは前記第2位置合わせパターンの少なくとも何れか一方が複数形成されており、複数形成された前記位置合わせパターンの内の2つが、前記半導体素子の実装位置を挟んで対向する位置に形成されている。上記目的を達成するための本発明に係る実装基板の製造方法は、上記何れかの特徴の前記実装基板を製造するための実装基板の製造方法であって、絶縁基板上に、前記第1パターン及び前記第1位置合わせパターンを同時に印刷する工程と、絶縁基板上に、前記レジスト材料を用いて前記第2パターン及び前記第2位置合わせパターンを同時に印刷する工程と、前記レジスト材料を硬化させる工程と、を実行することを特徴とする。上記目的を達成するための本発明に係る実装基板の半導体装置は、上記何れかの特徴の前記実装基板上に、前記半導体素子をフリップチップ接合し、前記半導体素子を樹脂封止したことを特徴とする。上記特徴の実装基板によれば、第1方向に延伸する第1パターンと同じ材料で第1位置合わせパターンを、第2方向に延伸する第2パターンと同じ材料で第2位置合わせパターンを夫々形成することから、第1位置合わせパターンの第2方向の位置ずれは第1パターンの第2方向の位置ずれと同じ程度になり、第2位置合わせパターンの第1方向の位置ずれは第2パターンの第1方向の位置ずれと同じ程度になる。これにより、上記特徴の実装基板では、第1位置合わせパターン及び第2位置合わせパターンの2つにより、第1方向及び第2方向の2方向の位置ずれに対応できるので、半導体素子を精度良く位置決めすることが可能になる。また、上記特徴の実装基板によれば、第1位置合わせパターンと第2位置合わせパターンの2つにより位置決めを行うので、電極開口部がはんだペーストで隠れている場合でも、位置を精度良く特定することが可能になる。上記特徴の実装基板の製造方法によれば、第1位置合わせパターンを第1パターンと同じ材料を用いて同じ工程で形成するので、第1位置合わせパターンと第1パターンの特性が同じになり、位置ずれを同程度にすることができる。同様に、第2位置合わせパターンを第2パターンと同じ材料を用いて同じ工程で形成するので、位置ずれを同程度にすることができる。これにより、上記特徴の実装基板の製造方法では、第1位置合わせパターン及び第2位置合わせパターンの2つにより、第1方向及び第2方向の2方向の位置ずれに対応できるので、半導体素子を精度良く位置決めすることが可能な実装基板を提供可能になる。また、上記特徴の実装基板を用いることにより、半導体素子を精度よく実装することが可能になり、フリップチップ構造の半導体装置の製造における生産性を向上させることが可能になる。以下、本発明に係る実装基板、実装基板の製造方法以下、適宜本発明方法と称する、及び、半導体装置の実施形態を図面に基づいて説明する。第1実施形態本発明に係る実装基板の第1実施形態について、図1を基に説明する。先ず、本実施形態の実装基板1Aの構成について、図1を基に説明する。ここで、図1aは、本発明に係るフリップチップ構造の実装基板1Aの概略構成例を示す上面視図であり、図1bは、図1aの上面視図におけるAA’部分の断面図である。図1に示すように、実装基板1Aは、半導体素子の一例としての半導体発光素子20をフリップチップ接合により実装可能であり、高反射率のアルミナで形成された絶縁基板11上に、X方向第1方向に相当に延伸する配線パターンPW第1パターンに相当と、配線パターンPWと同じ材料で形成された第1位置合わせパターンM1と、はんだ濡れ止め用のレジスト材料を用い、X方向と直交するY方向に延伸するように形成されたはんだ濡れ止めパターンPR1第2パターンに相当と、はんだ濡れ止めパターンPR1と同じレジスト材料で形成された第2位置合わせパターンM2と、を備えている。本実施形態では、配線パターンPW上のはんだ濡れ止めパターンPR1が形成されていない矩形領域R図1の太線内の領域に、バンプ形成領域Rが設定されており、配線パターンPWによりバンプ形成領域RのY方向の端辺境界が、はんだ濡れ止めパターンPR1によりバンプ形成領域RのX方向の端辺境界が夫々規定されている。尚、本実施形態では、説明のために、第1方向X方向及び第2方向Y方向が直交する場合を想定しているが、第1方向及び第2方向の設定はこれに限るものではない。また、図1中、Z方向は、X方向及びY方向に垂直な方向、即ち、絶縁基板11に垂直な方向である。更に、絶縁基板11の材料は、アルミナに限るものではなく、PETやポリイミド等を用いても良い。尚、PETやポリイミド等を用いるためには、高反射率得るために、酸化チタンや硫酸バリウム、アルミナを含む反射膜を形成するのも好適である。図1に示す実装基板1Aでは、搭載する半導体発光素子20が、青色LEDであり、長辺の長さが500um、短辺の長さが250umの場合を想定している。尚、半導体発光素子20の構成は、従来技術における半導体発光素子20と同じである。また、本実施形態では、第1位置合わせパターンM1がX方向に延伸するように形成され、第2位置合わせパターンM2がY方向に延伸するように形成されると共に、第1位置合わせパターンM1及び第2位置合わせパターンM2を交差させて十字状の位置合わせパターンMを形成している。更に、本実施形態では、2つの十字状の位置合わせパターンMが、半導体発光素子20の実装位置を挟んで対向する位置に形成されている。より具体的には、絶縁基板11の対向するコーナ部に形成されている。次に、本発明方法について、図1を基に説明する。本発明方法では、絶縁基板11上に、配線パターンPW及び第1位置合わせパターンM1を、シルクスクリーン印刷により同時に形成する。ここで、配線パターンPW及び第1位置合わせパターンM1の材料は、Agペーストを用いる。尚、Cuペースト等の材料であっても良いし、シルクスクリーンではなくCu拍を貼り付ける構成としても良い。Cu拍を貼り付ける場合は、具体的には、フォトレジストでパターニングし、Cu表面にNiやAuのメッキを堆積させる。また、配線パターンPW及び第1位置合わせパターンM1は、膜厚が15nmとなっている。本実施形態では、第1位置合わせパターンM1と第2位置合わせパターンM2を垂直に交差させて十字状に形成することから、後述する第2位置合わせパターンM2の形成精度を維持する必要があるため、膜厚は20um以下に設定することが望ましい。これは、導電材料で形成された第1位置合わせパターンM1上にシルクスクリーン印刷によりレジスト材料で第2位置合わせパターンM2を形成する場合、段差部分で印圧が高まり、印刷幅が厚くなるからである。ここで、図2は、第1位置合わせパターンM1の膜厚と、印刷幅の精度を示している。図2では、膜厚が20um以下では、印刷精度は略10umであるが、膜厚が30um以上では、印刷精度が30um以上となっており、急激に印刷精度が悪化することが分かる。従って、図2より、導電材料で形成された第1位置合わせパターンM1上にシルクスクリーン印刷によりレジスト材料で第2位置合わせパターンM2を形成する場合、膜厚を20um以下に設定することが望ましいことが分かる。更に、配線パターンPWの幅WY1の下限は、本実施形態では、シルクスクリーン印刷における配線パターンPWの材料であるAgペーストの印刷マスクに対する抜け性に依存し、70umに設定されている。即ち、配線パターンPWを70um以下の幅に設定すると、印刷マスクの目詰まりにより不良が発生する可能性が高くなる。本実施形態では、配線パターンPWの幅WY1の下限を70umとしたが、これに限るものではなく、材料や印刷マスクの性質に応じて、良好に印刷できる範囲に設定する。更に、2つの配線パターンPWの間の距離WY2は、イオンマイグレーションを引き起こさないために、少なくとも100um必要となる。更に、各配線パターンPWは、半導体発光素子20の長辺の端部から100um以上内側にあることが望ましいWY3が100um以上。配線パターンPWの幅WY1の下限が70um、半導体発光素子20の短辺の長さが250umであり、各配線パターンPWは、半導体発光素子20の実装領域の長辺端部から100um以上内側に形成する必要があることから、1つの半導体発光素子20に対し、Y方向については1本のみ配線パターンPWを形成可能、即ち、バンプ形成領域Rを1つ形成可能である。配線パターンPW及び第1位置合わせパターンM1を形成した後、引き続き、絶縁基板11上に、レジスト材料を用いてはんだ濡れ止めパターンPR1及び第2位置合わせパターンM2を同時に印刷する工程と、レジスト材料を硬化させる工程と、を実行する。尚、はんだ濡れ止めパターンPR1は、Y方向に延伸するように、即ち、配線パターンPWと垂直に交差するように形成する。このように構成することにより、バンプ形成領域Rは、配線パターンPWによりバンプ形成領域RのY方向の端辺境界が、はんだ濡れ止めパターンPR1によりバンプ形成領域RのX方向の端辺境界が夫々規定されることになる。ここで、はんだ濡れ止めパターンPR1の材料は、酸化チタンを含むガラス材料を用いる。尚、はんだ濡れ止めパターンPR1の材料としては、アルミナや硫酸バリウムの粉末をガラスや樹脂や樹脂材に混ぜたものであっても良い。また、はんだ濡れ止めパターンPR1及び第2位置合わせパターンM2は、膜厚が15umとなっている。上述したように、配線パターンPW及び第1位置合わせパターンM1の膜厚も15umに設定されているので、第1位置合わせパターンM1と第2位置合わせパターンM2の交差部分の膜厚は30umとなる。更に、はんだ濡れ止めパターンPR1の幅WX1、及び、2つのはんだ濡れ止めパターンPR1の間の距離WX2は、本実施形態では、2つのはんだ濡れ止めパターンPR1の材料としてガラス材料や樹脂材を用いることから、ダレが生じないように、夫々100um以上に設定する。はんだ濡れ止めパターンPR1の幅WX1の下限が100um、2つのはんだ濡れ止めパターンPR1の間の距離WX2の下限が100um、半導体発光素子20の長辺の長さが500umであることから、1つの半導体発光素子20に対し、X方向については、2つのバンプ形成領域Rを形成可能である。従って、本実施形態では、1つの半導体発光素子20に対し、はんだペーストH1を形成するバンプ形成領域Rが、半導体発光素子20のp型広域電極23及びn型電極24の夫々に対して1箇所ずつ、合計2ヶ所設けられる構成となっている。以上より、配線パターンPWと第1位置合わせパターンM1を同時に形成することにより、配線パターンPWのY方向の位置ずれと同じだけ、第1位置合わせパターンM1もY方向に位置ずれすることになり、位置ずれ量に拘わらず、配線パターンPWと第1位置合わせパターンM1のY方向の距離は同じになる。同様に、はんだ濡れ止めパターンPR1と第2位置合わせパターンM2を同時に形成することにより、はんだ濡れ止めパターンPR1のX方向の位置ずれと同じだけ、第2位置合わせパターンM2もX方向に位置ずれすることになり、位置ずれ量に拘わらず、はんだ濡れ止めパターンPR1と第2位置合わせパターンM2のX方向の距離は同じになる。つまり、第1位置合わせパターンM1及び第2位置合わせパターンM2とバンプ形成領域Rとの相対的な位置関係は常に同じになり、バンプ形成領域Rを精度良く位置決めすることが可能になる。また、本実施形態では、配線パターンPWと第1位置合わせパターンM1をX方向に延伸させて並行に形成することで、配線パターンPWと第1位置合わせパターンM1の印刷精度を最適化できる。同様に、はんだ濡れ止めパターンPR1と第2位置合わせパターンM2をY方向に延伸させて並行に形成することで、はんだ濡れ止めパターンPR1と第2位置合わせパターンM2の印刷精度を最適化できる。第2実施形態本発明に係る実装基板の第2実施形態について、図3及び図4を基に説明する。図3に示すように、実装基板1Bは、半導体発光素子20をフリップチップ接合により実装可能であり、ポリイミドで形成された絶縁基板11上に、配線パターンPWと、X方向第1方向に相当に延伸するはんだ濡れ止めパターンPR2第1パターンに相当と、はんだ濡れ止めパターンPR2と同じ材料で形成された第1位置合わせパターンM1と、はんだ濡れ止め用のレジスト材料を用い、X方向と直交するY方向に延伸するように形成されたはんだ濡れ止めパターンPR1第2パターンに相当と、はんだ濡れ止めパターンPR1と同じレジスト材料で形成された第2位置合わせパターンM2と、を備えている。本実施形態では、配線パターンPW上のはんだ濡れ止めパターンPR1とはんだ濡れ止めパターンPR2で囲まれた矩形領域R図3の太線内の領域に、バンプ形成領域Rが設定されており、はんだ濡れ止めパターンPR2によりバンプ形成領域RのY方向の端辺境界が、はんだ濡れ止めパターンPR1によりバンプ形成領域RのX方向の端辺境界が夫々規定されている。尚、図3では、説明のため、配線パターンPWは図示していない。図4aは、実装基板1Bの説明のために、絶縁基板11、配線パターンPW、はんだ濡れ止めパターンPR2及び第1位置合わせパターンM1のみを示した上面視図である。また、図4bは、実装基板1Bの説明のために、絶縁基板11、配線パターンPW、はんだ濡れ止めパターンPR1及び第2位置合わせパターンM2のみを示した上面視図である。図3及び図4から分かるように、実装基板1Bは、絶縁基板11上に、配線パターンPW、はんだ濡れ止めパターンPR2及び第1位置合わせパターンM1、はんだ濡れ止めパターンPR1及び第2位置合わせパターンM2の順に、各パターンが形成されている。本実施形態では、第1実施形態と同様に、第1方向X方向及び第2方向Y方向が直交する場合を想定しているが、これに限るものではない。更に、絶縁基板11の材料は、ポリイミドに限るものではなく、アルミナやPET等を用いても良い。次に、本実施形態の本発明方法について、図3及び図4を基に説明する。本実施形態では、絶縁基板11上に、配線パターンPWを形成した後、はんだ濡れ止めパターンPR2及び第1位置合わせパターンM1を同時に形成し、その後、はんだ濡れ止めパターンPR1及び第2位置合わせパターンM2を同時に形成する。配線パターンPWは、図3では、説明のため図示していないが、図4に示すように、絶縁基板11上に、十分な電気伝導性を持つ材料としてCuを用いて形成する。配線パターンPWの膜厚は25umに設定されている。本実施形態では、はんだ濡れ止めパターンPR1、はんだ濡れ止めパターンPR2、第1位置合わせパターンM1、及び、第2位置合わせパターンM2の材料として、母材であるシリコン樹脂に、反射材である酸化チタンの粉末を混入させた材料を用いている。尚、当該材料に限られるものではなく、母材として、ガラスやエポキシ樹脂等を用いても良いし、反射材として硫酸バリウムやアルミナ等を用いても良い。はんだ濡れ止めパターンPR1、はんだ濡れ止めパターンPR2、第1位置合わせパターンM1、及び、第2位置合わせパターンM2の膜厚は、全て10umに設定されている。2つのはんだ濡れ止めパターンPR1の間の距離WX3、及び、2つのはんだ濡れ止めパターンPR2の間の距離WY4の下限は、夫々100umに設定されている。本実施形態は、WX3=WY4=100umとなっており、バンプ形成領域Rは、一辺の長さが100umの正方形状に形成されている。本実施形態では、上記第1実施形態と同様に、1つの半導体発光素子20に対し、はんだペーストH1を形成するバンプ形成領域Rが、半導体発光素子20のp型広域電極23及びn型電極24の夫々に対して1箇所ずつ、合計2ヶ所設けられる構成となっている。以上より、第1パターンをはんだ濡れ止めパターンPR2で形成した場合でも、第1実施形態と同様に、はんだ濡れ止めパターンPR2と第1位置合わせパターンM1を同時に形成することにより、はんだ濡れ止めパターンPR2のY方向の位置ずれと同じだけ、第1位置合わせパターンM1もY方向に位置ずれすることになり、位置ずれ量に拘わらず、はんだ濡れ止めパターンPR2と第1位置合わせパターンM1のY方向の距離は同じになる。これにより、第1位置合わせパターンM1及び第2位置合わせパターンM2とバンプ形成領域Rとの相対的な位置関係は常に同じになり、バンプ形成領域Rを精度良く位置決めすることが可能になる。また、本実施形態では、はんだ濡れ止めパターンPR2と第1位置合わせパターンM1をX方向に延伸させて並行に形成することで、はんだ濡れ止めパターンPR2と第1位置合わせパターンM1の印刷精度を最適化できる。更に、第1実施形態と同様に、はんだ濡れ止めパターンPR1と第2位置合わせパターンM2をY方向に延伸させて並行に形成することで、はんだ濡れ止めパターンPR1と第2位置合わせパターンM2の印刷精度を最適化できる。第3実施形態本発明に係る半導体装置の実施形態について、図1を基に説明する。半導体装置は、実装基板1A上に、LED等の半導体発光素子20をフリップチップ接合し、半導体発光素子20を樹脂封止して構成されており、LED電球やシーリング電球、街灯等に利用可能である。半導体発光素子20の半導体装置への実装は、先ず、実装基板1Aのバンプ形成領域RにはんだペーストH1をスクリーン印刷により塗布し、半導体発光素子20を位置決めして配置し、熱処理により、はんだペーストH1を硬化する。更に、実装基板1Aに半導体発光素子20を接着した後、封止体を用いて半導体発光素子20を樹脂封止する。尚、実装基板1Aを用いた場合、半導体発光素子20は、±20umの位置精度でマウント可能である。また、はんだペーストH1の熱処理時溶融時にセルフアライメントすることにより、はんだ硬化後における半導体発光素子20の位置精度を±10umまで改善可能である。はんだペーストH1の材料は、例えば、AuSn、SnAgCu、SnBi、SnSb、SnPb、または、SnZnを利用可能であるが、これらの材料に微量の添加物を加えたものであっても良い。尚、はんだペーストH1に代えて、はんだプリフラックスや導電性接着剤を用いても良い。尚、本実施形態では、スクリーン印刷によりはんだペーストH1を実装基板1A上に塗布する場合を想定して説明したが、ノズル印刷やディスペンス等により塗布しても良い。はんだペーストH1の厚さは、ここでは、40umに設定している。尚、はんだペーストH1の厚さは、半導体発光素子20の実装時に、半導体発光素子20がはんだ濡れ止めパターンPR1と接していない方がセルフアライメントさせる上で望ましいことから、配線パターンPW及びはんだ濡れ止めパターンPR1の厚さの合計である30um以上に設定することが望ましい。封止体の材料は、例えば、シリコン樹脂の母材に蛍光体粉末を含有させたものを利用する。尚、シリコン樹脂に蛍光体粉末を含有させた封止体を用いるのは、半導体発光素子20からの青色の光を一部黄色に変換することにより、擬似白色を生み出すためである。従って、蛍光体粉末を含有させた封止体を半導体発光素子20の上面にのみ用い、他の領域は蛍光体粉末を含有させない封止体を用いるように構成しても良いし、或いは、蛍光体粉末を含有させた封止体を半導体発光素子20の上面にのみ用い、他の領域については封止しない構成としても良い。また、母材としては、ガラス等の他の母材を用いても良い。また、半導体発光素子20が白色発光するLEDの場合は、蛍光体粉末を含有させない封止体のみを用いても良い。更に、半導体発光素子20と実装基板の間の領域であって、バンプ形成領域Rを除く領域について、アンダーフィルにより埋める構成としても良い。アンダーフィルの材料としては、例えば、フィラを混入し線膨張係数を調整したエポキシ樹脂や、シリコン樹脂等が利用可能である。尚、本実施形態では、実装基板1Aを用いる場合について説明したが、これに限るものではなく、実装基板1Bを用いても良い。絶縁基板11上に、X方向第1方向に相当に延伸する第1パターンと、第1パターンと同じ材料で形成された第1位置合わせパターンM1と、はんだ濡れ止め用のレジスト材料を用い、X方向と直交するY方向に延伸するように形成された第2パターンと、第2パターンと同じレジスト材料で形成された第2位置合わせパターンM2と、を備えた実装基板1であれば良い。また、半導体発光素子20は、他の構成の半導体発光素子であっても良い。別実施形態1上記第1実施形態及び第2実施形態では、第1位置合わせパターンM1及び第2位置合わせパターンM2を交差させて十字状の位置合わせパターンMを2つ形成したが、これに限るものではない。第1位置合わせパターンM1及び第2位置合わせパターンM2を異なる位置に形成しても良いし、第1位置合わせパターンM1及び第2位置合わせパターンM2は、1つであっても良いし、3以上形成しても良い。更に、2つの十字状の位置合わせパターンMを半導体発光素子20の実装領域を挟んで対向する位置に形成したが、異なる位置に形成しても良い。2上記第1及び第2実施形態では、実装される半導体発光素子20のサイズが500um×250umであり、2つの電極で接合する場合を想定して説明したが、これに限るものではない。実装される半導体発光素子20は、例えば、700um×700umのミドルサイズの半導体発光素子20や1mm×2mmのラージサイズの半導体発光素子20であっても良い。ここで、図5は、実装される半導体発光素子20のサイズが700um×700umであり、実装基板1Cに2つのn型電極24と2つのp型電極の4つの電極で接合される場合について説明している。ミドルサイズ以上のサイズの半導体発光素子20では、3以上の電極で接合するように構成すれば、半導体発光素子20を実装した際の安定性の向上を期待できる。尚、図6に示すように、1つのn型電極24と3つのp型電極で接合するように構成しても良い。