"プロセッサのノード間の犠牲トラフィックおよび非犠牲トラフィックを監視するステップと、前記ノード間の高帯域幅リンクを利用する前記犠牲トラフィック用のルーティングスキームと、前記ノード間の低帯域幅リンクを利用する前記非犠牲トラフィック用のルーティングスキームとを選択するステップと、前記ルーティングスキームを有効にするために制御レジスタを設定するステップと、を含む、方法。前記制御レジスタを設定するステップは、特定のプロセッサノード対について分散が有効になった場合に、ルーティングモードビットを設定するステップを含む、請求項1に記載の方法。前記制御レジスタを設定するステップは、前記分散に関連する前記プロセッサノードごとに分散ノード識別ビットを設定するステップと、目的地リンク要素を設定するステップと、を含む、請求項2に記載の方法。前記制御レジスタを設定するステップは、コヒーレントなリクエスト分散イネーブルビットを設定して、犠牲リクエストを処理するために前記ルーティングスキームが有効になったことを示すステップを含む、請求項1に記載の方法。前記制御レジスタを設定するステップは、コヒーレントなリクエスト分散イネーブルビットを設定して、犠牲レスポンスを処理するために前記ルーティングスキームが有効になったことを示すステップを含む、請求項1に記載の方法。前記高帯域幅リンクの前記犠牲トラフィックは、連動ツーホップリクエストを含み、前記低帯域幅リンクの前記非犠牲トラフィックは、非連動ワンホップリクエストを含む、請求項1に記載の方法。前記ルーティングスキームを前記プロセッサにて実行するステップをさらに含み、前記プロセッサは、少なくとも3つのノードを含み、第1のプロセッサノードは、低帯域幅リンクによって第2のプロセッサノードに接続されており、第3のプロセッサノードは、第1の高帯域幅リンクによって前記第1のプロセッサノードに接続され、且つ、第2の高帯域幅リンクによって前記第2のプロセッサノードに接続されており、犠牲トラフィックは、前記第1の高帯域幅リンクおよび第2の高帯域幅リンクに沿って、前記第1のノードから前記第2のノードにルーティングされ、非犠牲トラフィックは、前記低帯域幅リンクに沿って、前記第1のノードから前記第3のノードにルーティングされる、請求項1に記載の方法。第1のプロセッサノードであって、低帯域幅リンクによって第2のプロセッサノードに接続された第1のプロセッサノードと、第3のプロセッサノードであって、第1の高帯域幅リンクによって前記第1のプロセッサノードに接続され、且つ、第2の高帯域幅リンクによって前記第2のプロセッサノードに接続された第3のプロセッサノードと、を含み、各プロセッサノードは、前記コンピューティングユニットから指定リンクに送られたトラフィックを制御するように構成されたクロスバースイッチに接続された、複数のコンピューティングユニットを備え、前記コンピューティングユニットは、前記指定リンクを決定する、規定されたルーティングスキームを有する制御レジスタを設定するように構成されており、前記クロスバースイッチは、前記ルーティングスキームが実行されると、前記第1の高帯域幅リンクおよび前記第2の高帯域幅リンクにて犠牲トラフィックの送信を行い、且つ、前記低帯域幅リンクにて非犠牲トラフィックの送信を行うように制御される、プロセッサ。特定のプロセッサノード対について分散が有効になった場合には、前記複数のコンピューティングユニットのうち少なくとも1つは、ルーティングモードビットを前記制御レジスタに設定する、請求項8に記載のプロセッサ。前記複数のコンピューティングユニットのうち少なくとも1つは、前記分散に関連する前記プロセッサノードごとに、分散ノード識別ビットを前記制御レジスタに設定し、目的地リンク要素を設定する、請求項9に記載のプロセッサ。前記複数のコンピューティングユニットのうち少なくとも1つは、コヒーレントなリクエスト分散イネーブルビットを前記制御レジスタに設定して、犠牲リクエストを処理するために前記ルーティングが有効になったことを示す、請求項8に記載のプロセッサ。前記複数のコンピューティングユニットのうち少なくとも1つは、コヒーレントなリクエスト分散イネーブルビットを前記制御レジスタに設定して、犠牲レスポンスを処理するために前記ルーティングが有効になったことを示す、請求項8に記載のプロセッサ。前記高帯域幅リンクの前記犠牲トラフィックは、連動ツーホップリクエストを含み、前記低帯域幅リンクの前記非犠牲トラフィックは、非連動ワンホップリクエストを含む、請求項8に記載のプロセッサ。スプリットルーティングスキームを行うために1つ以上のプロセッサによって実行される1組の命令を保存するコンピュータ読み出し可能な記憶媒体であって、前記1組の命令は、プロセッサのノード間の犠牲トラフィックおよび非犠牲トラフィックを監視することと、前記ノード間の高帯域幅リンクを利用する前記犠牲トラフィック用のルーティングスキームと、前記ノード間の低帯域幅リンクを利用する前記非犠牲トラフィック用のルーティングスキームとを選択することと、を含む、記憶媒体。前記高帯域幅リンクの前記犠牲トラフィックは、連動ツーホップリクエストを含み、前記低帯域幅リンクの前記非犠牲トラフィックは、非連動ワンホップリクエストを含む、請求項14に記載の記憶媒体。前記1組の命令は、前記ルーティングスキーム用の分散ノードおよび目的地リンクを有効にすること、をさらに含む、請求項14に記載の記憶媒体。前記1組の命令は、犠牲リクエストを処理するために前記ルーティングスキームを有効にすること、をさらに含む、請求項14に記載の記憶媒体。前記1組の命令は、犠牲レスポンスを処理するために前記ルーティングスキームを有効にすること、をさらに含む、請求項14に記載の記憶媒体。本出願において、プロセッサは、複数のノードを含み得る。各ノードは、複数のコンピューティングユニットを有する。マルチチッププロセッサは、少なくとも2つのプロセッサを含むように構成されている。上記少なくとも2つのプロセッサは、上記ノードを、他のノードおよびメモリキャッシュとリンクさせる手段を含む。図1は、プロセッサ110の例示的機能ブロック図である。プロセッサ110は、多様なプロセッサ例えば、中央処理装置CPUまたはグラフィックス処理ユニットGPUのうち何れか1つであり得る。例えば、プロセッサ110は、x86プロセッサであり得、x8664ビット命令セットアーキテクチャを実装し、デスクトップ、ラップトップ、サーバおよびスーパースケーラコンピュータにおいて用いられる場合もあれば、携帯電話またはデジタルメディアプレーヤにて用いられる高度RISC縮小命令セットコンピュータマシンARMプロセッサである場合もある。プロセッサの他の実施形態が企図される例えば、デジタル信号プロセッサDSP、マイクロコントローラ。デジタル信号プロセッサDSPは、デジタル信号例えば、音声データ信号や通信信号に関連するアルゴリズムの処理および実行において特に有用である。マイクロコントローラは、民生用アプリケーション例えば、プリンタおよびコピー機において有用である。図に示されるように、プロセッサ110は、コンピューティングユニット105,106,107を含む。コンピューティングユニット105,106,107は、システムリクエストキューSRQ113に接続されている。システムリクエストキューSRQ113は、コンピューティングユニット105,106,107用のコマンドキューとして用いられる。クロスバーXbarスイッチ112は、リンクL1,L2,L3,L4と、SRQ113との間でインターフェースをとる。ルーティングテーブル111および制御レジスタ114の各々は、リンクL1,L2,L3,L4を介してクロスバーインターフェース112およびトラフィックルーティングを制御するように構成されている。図1では、4つのリンクL1,L2,L3,L4が示されているが、これは例示的なものであり、これよりも多数または少数のリンクを、例えば多様なスループット能力のリンクなどを含むプロセッサノード110構成において実装することが可能である。図2は、マルチプロセッサ構成200の例示的機能ブロック図である。マルチプロセッサ構成200において、2つのノードを含むプロセッサ201,202が、リンク253,254,255,256によって接続されている。プロセッサ201は、プロセッサノード110,120を含む。プロセッサノード110,120は、リンク251によって互いに接続されている。メモリキャッシュ210は、メモリチャネル211によってプロセッサノード110に接続されており、メモリキャッシュ220は、メモリチャネル221によってプロセッサノード120に接続されている。プロセッサ202は、プロセッサノード130,140を含む。プロセッサノード130,140は、リンク252によって互いに接続されている。メモリチャネル231は、メモリキャッシュ230をプロセッサノード130に接続し、メモリチャネル241は、メモリキャッシュ240をプロセッサノード140に接続する。リンク257,258は、例えばネットワークケーブルやグラフィックドライバなどのI/Oデバイス205,206を、プロセッサ201,202に接続するために用いられる。この例示的構成において、クロスリンク255,256の各々は、低帯域幅接続例えば、8ビット接続またはハーフリンクであり、リンク251,252,253,254の各々は、高帯域幅接続例えば、16ビット接続またはフルリンクである。あるいは、リンク251,252,253,254のうち何れかは、複数の接続例えば、1つのフルリンクおよび1つのハーフリンクを含み得る。この例において、ルーティングテーブル111は、全てのノード間転送のためのダイレクトパス直接路を提供する。例えば、プロセッサノード110が、リクエスト261をプロセッサノード140に送る必要がある場合には、クロスリンク255は、ダイレクトパスとして用いられる。この形態のルーティング選択を用いた場合には、1つのリクエストに対する待ち時間が短くなる。統計的には、全てのリンクは、トラフィックを均等に分散する。従って、マルチプロセッサ構成200のトラフィックレートの帯域幅上限は、より小さな帯域幅リンク255,256によって設定される。図3は、マルチプロセッサ構成300の例示的機能ブロック図である。マルチプロセッサ構成300は、図2に示す構成200に類似している。この例において、ルーティングテーブル111は、高帯域幅リンク251,252,253,254にトラフィックを保持するための別のルーティングスキームを提供する。例えば、プロセッサノード110が、プロセッサノード140への送信リクエストを有している場合には、ルーティングは、リンク251,254に沿うツーホップリクエスト361,362として構成される。そのため、この1つのリクエストのための待ち時間は、シングルホップリクエスト261の待ち時間のほぼ2倍になる。しかし、構成300によるリクエストトラフィックの帯域幅上限は、リンク251,252,253,254の最小帯域幅に基づいて、より高くなる。この構成300の任意選択的な代替例としては、低帯域幅リンク255,256で応答トラフィックを送信しつつ、高帯域幅リンク251,252,253,254の要求トラフィックを迂回させるためのルーティングテーブル111がある。ここで、応答トラフィックは、要求トラフィックよりも大幅に小さい。これにより、マルチプロセッサ構成300の帯域幅上限は、高帯域幅リンク251,252,253,254の最小帯域幅に基づいて保持される。なぜならば、トラフィックのほとんどは、そこで迂回するからである。図4は、スプリットトラフィックルーティングスキームのためのマルチプロセッサ構成400の例示的機能ブロック図である。この物理的構成は、構成200および300に類似している。しかし、制御レジスタ114は、当該トラフィックが、犠牲リクエストおよび当該犠牲リクエストに関連付けられたレスポンスに関連しているのか、あるいは非犠牲リクエストおよびレスポンスに関連しているのかに基づいて、当該トラフィックを制御するように構成されている。このルーティングスキームによれば、犠牲リクエストおよび当該犠牲リクエストに関連付けられたレスポンスのみが、高帯域幅リンク251,252,253,254を辿る。犠牲トラフィックは、一般的に、待ち時間に影響を受けないため、このトラフィック用のツーホップ伝送ルーティングスキームは、プロセッサ性能を妨げない。このルーティングスキームは、一般的に、非犠牲トラフィックよりも犠牲トラフィックの量が多く、このような多量のトラフィックを、より高い帯域幅リンク251,252,253,254によってより良好に対応することが可能である、という点で好適である。さらに、退去された犠牲は、命令される必要がなく、非犠牲リクエストと比較して、より長いルーティング経路により適している。犠牲リクエストおよび応答を、高帯域幅リンクに沿うスプリットルーティングスキームに従ってルーティングするために、特殊モードビットcHTVicDistModeを、制御レジスタ114例えば、コヒーレントなリンクトラフィック分散レジスタに設定する。例えば、リンク対例えば、プロセッサノード対110,140のトラフィック分散が有効になった場合には、コンピューティングユニット105,106,107は、モードビットcHTVicDistModeに対して値1を設定し得る。あるいは、モードビットcHTVicDistモードを1に設定することによって、当該対のトラフィック分散が有効にされることなく、スプリットトラフィックスキームが有効になった旨を示すことも可能である。また、コンピューティングユニット105,106,107が、制御レジスタ114に対して以下の設定を行うことにより、スプリットルーティングスキーム用のパラメータが有効および定義される。要素DistNode[5:0]内の分散ノード識別ビットが、分散に関連するプロセッサノードごとに設定される例えば、2進値範囲が0~31であるこの5ビット要素について、値0がプロセッサノード110に割りあてられ得、値3がプロセッサノード140に割りあてられ得る。目的地リンク要素DstLnk[7:0]は、単一のリンクについて指定される。例えば、この8ビット要素について、ビット0がリンク251へ割りあてられ得、ビット1がリンク253に割りあてられ得、ビット2がリンク255に割りあてられ得、ビット0を値1に設定することにより、リンク251への目的地リンクの設定が達成される。プロセッサノード110用のこの有効設定スキームを例示的に用いて、犠牲パケットが検出され、且つ、当該犠牲パケットが、ビットDistNode例えば、プロセッサノード140によって特定された分散ノードに向かって進行している場合には、当該犠牲パケットは、ルーティングテーブル111中に規定されているような目的地リンク低帯域幅リンク255ではなく、ビットDstLnkによって指定された目的地リンク高帯域幅リンク251にルーティングされる。スプリットルーティングスキームが犠牲リクエスト、犠牲レスポンスまたはこれら両方を取り扱うべきかについてのインジケータを提供することによって、スプリットトラフィックルーティングスキームのさらなる改良を達成することが可能である。スプリットルーティングスキームのために犠牲リクエストが有効にされたことを示すために、コヒーレントなリクエスト分散イネーブルビットcHTReqDistEnは、1に設定される。関連付けられた犠牲レスポンスのみを制御することが望ましい場合、またはスプリットトラフィックルーティングを用いて、犠牲リクエストに加えて犠牲レスポンスも制御することが望ましい場合には、コヒーレントな応答分散イネーブルビットcHTRspDistEnは、1に設定される。上記実施形態の変更例において、ルーティングテーブル111は、スプリットトラフィックルーティングスキームのパラメータを用いて構成され得、これにより、制御レジスタ114ではなくルーティングテーブル111に示されるルーティングに従って、スプリットトラフィックルーティングの直接的実行が有効になる。図4に示される構成におけるプロセッサノード用の犠牲分散モードすなわち、スプリットトラフィックルーティングは、特定の条件において有効にされる。この特定の条件を例示的に挙げると、1プロセッサに対して犠牲分散プロセッサノードが有効にされた場合、2犠牲分散プロセッサノードが、低帯域幅リンク上の1つの非連動リンクホップによって直接的に、且つ、少なくとも高帯域幅リンク上の2つの連動リンクホップを通じて間接的に、目的地プロセッサノードである別のプロセッサノードへ接続する場合、が真である場合のみである。例えば、図4を参照して説明した方法は、上記の特定の条件を満たす分散プロセッサノード110および目的地プロセッサノード140に関連する。表1は、構成200,400の実装に基づいたリンク利用を比較する利用表の一例である。構成200,400は、ワークロードの関数である読み出し/書き込み比を有する。図示のように、ルーティングを、高帯域幅リンクおよび低帯域幅リンクに均等に分散させる場合すなわち、構成200には、高帯域幅リンク利用は50であり、2:1リンクサイズ比に対応する。構成400のスプリットルーティングスキームを用いることによって、高帯域幅リンクおよび低帯域幅リンクを、より均等に利用することが可能になる。特定の組み合わせの特徴および要素について上述してきたが、各特徴若しくは要素を、他の特徴および要素無しに単独で用いてもよいし、または、他の特徴および要素と共に若しくは他の特徴および要素無しで多様な組み合わせで用いてもよい。本明細書に記載される装置は、汎用コンピュータまたはプロセッサによって実行されるコンピュータプログラム、ソフトウェアまたはファームウェアであって、コンピュータ読み出し可能な記憶媒体に組み込まれたコンピュータプログラム、ソフトウェアまたはファームウェアを用いて製造され得る。コンピュータ読み出し可能な記憶媒体の例を挙げると、リードオンリーメモリROM、ランダムアクセスメモリRAM、レジスタ、キャッシュメモリ、半導体メモリデバイス、磁気媒体例えば、内部ハードディスクおよびリムーバブルディスク、磁気光学メディアおよび光学メディア例えば、CD-ROMディスク、およびデジタル多用途ディスクDVDである。本発明の実施形態は、コンピュータ読み出し可能な記憶媒体に保存されたデータとして表すことができる。例えば、本発明の態様は、ハードウェア記述言語HDLであるVerilogを用いて実装され得る。Verilogデータ命令が処理された場合、Verilogデータ命令は、半導体製造設備に実装された製造プロセスを実行するために用いることが可能な他の中間データ例えば、ネットリスト、GDSデータなどを生成し得る。この製造プロセスは、本発明の多様な態様を具現化する半導体デバイス例えば、プロセッサを製造するように適応され得る。適切なプロセッサを例示的に挙げると、汎用プロセッサ、特殊用途プロセッサ、従来のプロセッサ、デジタル信号プロセッサDSP、複数のマイクロプロセッサ、DSPコアと関連する1つ以上のマイクロプロセッサ、コントローラ、マイクロコントローラ、特定用途向け集積回路ASIC、フィールドプログラマブルゲートアレイFPGA回路、他の任意の種類の集積回路ICおよび/またはステートマシンである。上記プロセッサは、処理されたハードウェア記述言語HDL命令例えば、コンピュータ読み出し可能な媒体に保存することが可能な命令の結果を用いて製造プロセスを構成することによって、製造され得る。上記処理の結果は、マスクワークであり得、その後、このマスクワークを半導体製造プロセスに用いて、本発明の態様を実装するプロセッサを製造することができる。"