第1クロック信号と第2クロック信号との位相差に応じて動作する位相調整回路であって、入力信号を駆動させ、調整信号を生成する調整用駆動素子と、前記第1クロック信号と前記第2クロック信号との間に位相差が生じた場合、前記調整信号と並行した同相及び/又は逆相のクロストーク信号を生成する駆動素子と、を備える位相調整回路。前記駆動素子は、前記第1クロック信号の位相が前記第2クロック信号の位相より進んでいる場合、前記調整信号と並行した同相のクロストーク信号を生成する第1駆動素子と、前記第1クロック信号の位相が前記第2クロック信号の位相より遅れている場合、前記調整信号と並行した逆相のクロストーク信号を生成する第2駆動素子と、を備えることを特徴とする請求項1に記載の位相調整回路。第1クロック信号及び第2クロック信号を生成する、クロックツリーと、前記第1クロック信号と前記第2クロック信号との位相差に応じたイネーブル信号を出力する位相比較器と、前記イネーブル信号に基づいて入力信号の位相を調整する、位相調整回路と、を備え、前記位相調整回路は、前記入力信号を駆動させ、調整信号を生成する、調整用駆動素子と、前記第1クロック信号と前記第2クロック信号との間に位相差が生じた場合、前記調整信号と並行した同相及び/又は逆相のクロストーク信号を生成する、駆動素子と、を備える半導体装置。前記駆動素子は、前記第1クロック信号の位相が前記第2クロック信号の位相より進んでいる場合、前記調整信号と並行した同相のクロストーク信号を生成する第1駆動素子と、前記第1クロック信号の位相が前記第2クロック信号の位相より遅れている場合、前記調整信号と並行した逆相のクロストーク信号を生成する第2駆動素子と、を備えることを特徴とする請求項3に記載の半導体装置。前記位相調整回路は、前記調整用駆動素子からの距離がそれぞれ異なる複数の配線に接続された複数の前記第1駆動素子と、前記調整用駆動素子からの距離がそれぞれ異なる複数の配線に接続された複数の前記第2駆動素子と、を備え、前記位相比較器は、前記位相差に応じて前記第1クロストーク信号又は前記第2クロストーク信号を順次切り替える、請求項4に記載の半導体装置。本発明が解決しようとする課題は、回路規模を増やすことなく、スキュー調整及び位相調整を実現する半導体装置を提供することである。本実施形態の位相調整回路は、第1クロック信号と第2クロック信号との位相差に応じて動作する。位相調整回路は、調整用駆動素子と、駆動素子とを備える。調整用駆動素子は、入力信号を駆動させ、調整信号を生成する。駆動素子は、第1クロック信号と第2クロック信号との間に位相差が生じた場合、調整信号と並行した同相又は逆相のクロストーク信号を生成する。本実施形態について、図面を参照して説明する。本実施形態のメモリシステム1について説明する。図1は、本実施形態のメモリシステム1のブロック図である。図1に示すように、メモリシステム1は、半導体装置10と、メモリ20とを備える。半導体装置10とメモリ20との間のインタフェースは、パラレルインタフェースである。メモリ20は、例えばSDRAMである。半導体装置10は、メモリ20を制御する物理層半導体回路である。具体的には、半導体装置10は、データ信号DQ0~DQ7及びデータストローブ信号DQSをメモリ20へ出力する。データは、データ信号DQ0~DQ7及びデータストローブ信号DQSに同期してメモリ20に記憶される。なお、本実施形態のデータ信号DQの数は8個に限られない。また、半導体装置10は、SDRAM以外のメモリを制御しても良いし、複数のクロックに同期して動作するメモリ以外のデバイスを制御しても良い。以下、半導体装置10の実施形態について説明する。第1実施形態第1実施形態について説明する。第1実施形態は、複数のクロック信号の位相差に応じたクロストーク信号を用いて、クロックツリーの入力信号のスキュー調整及び位相調整を実現する例である。第1実施形態の半導体装置10について説明する。図2は、第1実施形態の半導体装置10の回路図である。図3は、第1実施形態の第1及び第2クロックツリー13a及び13b、並びにクロック同期回路15a及び15bの回路図である。図4は、第1実施形態の位相比較器14の説明図である。図2に示すように、半導体装置10は、位相同期回路PLL:PhaseLookLoop11a及び11bと、位相調整回路12a及び12bと、第1クロックツリー13aと、第2クロックツリー13bと、位相比較器14と、クロック同期回路15a及び15bとを備える。PLL11a及び11bは、それぞれ、参照信号REFの位相と同一の位相を有する位相信号P1a及びP1bを生成する。位相信号P1a及びP1bは、位相調整の対象となる信号である。位相調整回路12a及び12bは、それぞれ、位相比較器14が出力する制御信号CTa及びCTbに基づいて、位相信号P1a及びP1bの位相を調整し、調整位相信号P2a及びP2bを生成し、生成した調整位相信号P2a及びP2bを第1クロックツリー13a及び第2クロックツリー13bへ出力する。第1クロックツリー13aは、調整位相信号P2aから第1クロック信号CKaを生成する。第2クロックツリー13bは、調整位相信号P2bから第2クロック信号CKbを生成する。第1クロックツリー13aのクロックツリーシステムは、第2クロックツリー13bのクロックツリーシステムと異なる。従って、第1クロック信号CKaは、第2クロック信号CKbと異なる。図3に示すように、第1及び第2クロックツリー13a及び13bは、それぞれ、複数の駆動素子131~137を備える。位相比較器14は、第1クロック信号CKaと第2クロック信号CKbとを比較し、第1クロック信号CKa及び第2クロック信号CKbの位相差ΔPに応じた制御信号CTa及びCTbを生成する。より具体的には、位相比較器14は、一方の制御信号CTaを固定し、他方の制御信号CTbを位相差ΔPに応じて生成する。固定される制御信号CTaは、位相差ΔPに応じて生成される制御信号CTbの基準となる信号である。制御信号CTa及びCTbは、それぞれ、後述する第1及び第2イネーブル信号EN1及びEN2を含む。図4に示すように、位相差ΔPが正の値の場合即ち、第1クロック信号CKaの位相が第2クロック信号CKbの位相より進んでいる場合、第1イネーブル信号EN1に1が設定され、第2イネーブル信号EN2に0が設定される。また、位相差ΔPが0の場合即ち、第1クロック信号CKaの位相と第2クロック信号CKbの位相が等しい場合、第1及び第2イネーブル信号EN1に0が設定される。位相差ΔPが負の値の場合即ち、第1クロック信号CKaの位相が第2クロック信号CKbの位相より遅れている場合、第1イネーブル信号EN1に0が設定され、第2イネーブル信号EN2に1が設定される。第1及び第2イネーブル信号EN1及びEN2では、1がイネーブルを意味し、0がディスエーブルを意味する。第1クロック同期回路15aは、複数の第1クロック信号CKaに同期する。第2クロック同期回路15bは、複数の第2クロック信号CKbに同期する。図3に示すように、第1及び第2クロック同期回路15a及び15bは、それぞれ、複数の第1及び第2クロック信号CKa及びCKbを同期する同期部151~153を備える。第1実施形態の位相調整回路12a及び12bについて説明する。図5及び6は、第1実施形態の位相調整回路12a及び12bの回路図である。図7は、第1実施形態のクロストーク信号の説明図である。図5に示すように、位相調整回路12a及び12bは、調整用駆動素子120と、第1駆動素子121と、第2駆動素子122と、波形整形用駆動素子124とを備える。これらの駆動素子は、例えばトライステートバッファである。調整用駆動素子120には、常に、イネーブルを意味する1が設定されたイネーブル信号EN0が供給される。調整用駆動素子120は、位相信号P1をドライブし、調整信号P2-0を生成する。調整信号P2-0は、配線L0上を伝送され、波形整形用駆動素子124へ供給される。第1駆動素子121には、第1イネーブル信号EN1が供給される。第1駆動素子121は、第1イネーブル信号EN1に1が設定されると、位相信号P1をドライブし、調整信号P2-0と同相の第1クロストーク信号XT1を出力する。第1駆動素子121のドライブ能力は、調整用駆動素子120とほぼ同一である。第1クロストーク信号XT1は、配線L1上を伝送される。配線L1は、配線L0から距離D1だけ隔てて設けられる図6を参照。調整信号P2-0は、第1クロストーク信号XT1から距離D1に応じた影響を受け、位相が早くなる。第2駆動素子122には、第2イネーブル信号EN2が供給される。第2駆動素子122は、第2イネーブル信号EN2に1が設定されると、位相信号P1をドライブし、且つ、位相信号P1の位相を反転させ、調整信号P2-0と逆相の第2クロストーク信号XT2を出力する。第2駆動素子122のドライブ能力は、調整用駆動素子120とほぼ同一である。第2クロストーク信号XT2は、配線L2上を伝送される。配線L2は、配線L0から距離D2だけ隔てて設けられる図6を参照。調整信号P2-0は、第2クロストーク信号XT2から距離D2に応じた影響を受け、位相が遅くなる。即ち、第1及び第2駆動素子121及び122は、第1クロック信号CKaと第2クロック信号CKbとの間に位相差が生じた場合、調整信号P2-0と並行した同相及び/又は逆相の第1及び第2クロストーク信号XT1及びXT2を生成する。波形整形用駆動素子124は、第1又は第2クロストーク信号XT1又はXT2の影響を受けて位相がずれた調整信号P2-0の波形を整形し、位相調整信号P2を出力する。なお、波形整形用駆動素子124は、省略可能である。この場合の位相調整信号P2は、第1又は第2クロストーク信号XT1又はXT2の影響により位相信号P1とは位相がずれた調整信号P2-0である。図7に示すように、調整信号P2-0は、位相信号P1と同じ矩形波形を有する。第1クロストーク信号XT1は、調整信号P2-0と同じである。具体的には、第1クロストーク信号XT1は、立ち上がりタイミング、立ち下がりタイミング及び位相について、調整信号P2-0と同じである。即ち、第1駆動素子121は、調整用駆動素子120とほぼ同一のドライブ能力で、調整信号P2-0に対する同相信号を生成する。第2クロストーク信号XT2は、調整信号P2-0と異なる。具体的には、第2クロストーク信号XT2の立ち上がりタイミングは、調整信号P2-0の立ち下がりタイミングと一致し、第2クロストーク信号XT2の立ち下がりタイミングは、調整信号P2-0の立ち上がりタイミングと一致する。すなわち、第2クロストーク信号XT2の位相は、調整信号P2-0の位相と180°ずれている。即ち、第2駆動素子122は、調整用駆動素子120とほぼ同一のドライブ能力を備え、調整信号P2-0に対する逆相信号を生成する。上記のとおり、第1駆動素子121は、第1イネーブル信号EN1に1が設定されたときに、第1クロストーク信号XT1を生成する。一方、第2駆動素子122は、第2イネーブル信号EN2に1が設定されたときに、第2クロストーク信号XT2を生成する。調整信号P2-0は、第1クロストーク信号XT1の影響を受けると位相が早くなり、第2クロストーク信号XT2の影響を受けると位相が遅くなる。即ち、第1及び第2駆動素子121及び122は、第1クロック信号CKa及び第2クロック信号CKbの位相差ΔPに応じて、調整信号P2-0のタイミングを変える。なお、半導体装置10上では、インダクタ成分に比べて、キャパシタンス成分が十分に大きいので、第1クロストーク信号XT1及び第2クロストーク信号XT2により位相の変位が生じる。なお、第1駆動素子121及び第2駆動素子122は、第1及び第2イネーブル信号EN1、EN2に0が設定された場合は出力がHi-Zハイインピーダンス状態になる。第1イネーブル信号EN1と第2イネーブル信号EN2は同時に1になることはなく、どちらか一方が1になった場合は他方が0となる。従って、第1クロストーク信号XT1と第2クロストーク信号XT2が同時に出力されることはない。第1実施形態によれば、位相調整回路12a及び12bは、それぞれ、位相差ΔPに応じて位相を調整しながら、第1クロック信号CKa及び第2クロック信号CKbを生成する。位相調整回路12a及び12bは、DLL及びPhIと比べて、回路規模の小さな駆動素子を備える。従って、回路規模を増やすことなく、スキュー調整及び位相調整を実現することができる。第2実施形態第2実施形態について説明する。第2実施形態は、位相調整回路12a及び12bがクロックツリー13内に設けられる例である。なお、上述の実施形態と同様の説明は省略する。第2実施形態の半導体装置10について説明する。図8は、第2実施形態の半導体装置10の回路図である。図8に示すように、半導体装置10は、PLL11と、クロックツリー13と、位相比較器14と、クロック同期回路15とを備える。PLL11、位相比較器14及びクロック同期回路15は、第1実施形態と同様である。クロックツリー13は、位相信号P1から第1及び第2クロック信号CKa及びCKbを生成する。第1実施形態では、位相調整回路12a及び12bはクロックツリー13a及び13bの外部に設けられ、クロックツリー13a及び13bには、それぞれ、位相調整回路12a及び12bが出力する調整位相信号Pa2及びP2bが供給される。これに対して、第2実施形態では、位相調整回路12a及び12bはクロックツリー13の内部に設けられ、クロックツリー13には、PLL11が出力する位相信号P1が供給される。第2実施形態のクロックツリー13の第1例について説明する。図9は、第2実施形態の第1例のクロックツリー13の回路図である。図9に示すように、クロックツリー13は、複数の駆動素子131~137と、位相調整回路12a及び12bを備える。位相調整回路12a及び12bは、それぞれ、位相比較器14が出力する制御信号CTa及びCTbに基づいて、駆動素子131の出力信号の位相を調整し、調整位相信号P2a及びP2bを生成する。駆動素子131は、位相信号P1をドライブし、位相調整回路12a及び12bに出力する。駆動素子132~134は、調整位相信号P2aから第1クロック信号CKaを生成する。駆動素子135~137は、調整位相信号P2bから第2クロック信号CKbを生成する。実際には、駆動素子や配線による遅延が生じ、駆動素子132~134と駆動素子135~137との間に誤差が存在する。従って、第1クロック信号CKaは、第2クロック信号CKbと異なる。第2実施形態のクロックツリー13の第2例について説明する。図10は、第2実施形態の第2例のクロックツリー13の回路図である。図10に示すように、クロックツリー13は、複数の駆動素子131、132a及び132b、133a~133d、134a~134d及び135a~135dと、複数の位相調整回路12a~12dとを備える。駆動素子131は、PLL11が出力する位相信号P1を所定のクロックをドライブする。駆動素子132a及び132bは、それぞれ、駆動素子131の出力信号をドライブする。位相調整回路12a及び12bは、それぞれ、位相比較器14が出力する制御信号CTa及びCTbに基づいて、駆動素子132aの出力信号の位相を調整し、調整位相信号P2a及びP2bを生成する。駆動素子132aの出力信号は、位相信号P1をドライブし、位相調整回路12a及び12bに入力される。位相調整回路12c及び12dは、それぞれ、位相比較器14が出力する制御信号CTc及びCTdに基づいて、駆動素子132bの出力信号の位相を調整し、調整位相信号P2c及びP2dを生成する。駆動素子132bの出力信号は、位相信号P1をドライブし、位相調整回路12c及び12dに入力される。第2実施形態によれば、位相調整回路12は、クロックツリー13内に設けられ、位相差ΔPに応じて位相を調整しながら、クロック信号CKを生成する。位相調整回路12は、DLL及びPhIと比べて、回路規模の小さな駆動素子を備える。従って、位相調整回路12をクロックツリー13内に設けても、第1実施形態と同様の効果を奏することができる。第3実施形態第3実施形態について説明する。第3実施形態は、位相調整回路12が、第1クロック信号CKa及び第2クロック信号CKbの位相差ΔPの大きさに応じて、信号の位相を調整する例である。なお、上述の実施形態と同様の説明は省略する。第3実施形態の位相比較器14について説明する。図11は、第3実施形態の位相比較器14の回路図である。図11に示すように、位相比較器14は、コンパレータ141と、制御信号メモリ142とを備える。コンパレータ141は、第1クロック信号CKaと第2クロック信号CKbとを比較し、第1クロック信号CKa及び第2クロック信号CKbの位相差ΔPに応じた制御信号CTa及びCTbを生成する。制御信号CTa及びCTbは、それぞれ、複数の第1イネーブル信号EN1a及びEN1b、並びに複数の第2イネーブル信号EN2a及びEN2bを含む。制御信号CTa及びCTbは、位相調整回路12a及び12bへ出力されるとともに、制御信号メモリ142に記憶される。即ち、制御信号メモリ142には、直前に生成された制御信号CTa及びCTbが記憶される。第3実施形態の位相調整回路12について説明する。図12及び13は、第3実施形態の位相調整回路12の回路図である。図14は、第1実施形態のクロストーク信号の説明図である。図12に示すように、位相調整回路12は、調整用駆動素子120と、複数の第1駆動素子121a及び121bと、複数の第2駆動素子122a及び122bと、波形整形用駆動素子124とを備える。これらの駆動素子は、例えばトライステートバッファである。なお、調整用駆動素子120及び波形整形用駆動素子124は、第1実施形態と同様である。複数の第1駆動素子121a及び121bには、それぞれ、第1イネーブル信号EN1a及びEN1bが供給される。第1駆動素子121a及び121bは、それぞれ第1イネーブル信号EN1a及びEN1bに1が設定されると、位相信号P1をドライブし、第1クロストーク信号XT1a及びXT1bを生成する。第1駆動素子121a及び121bのドライブ能力は、調整用駆動素子120とほぼ同一である。第1クロストーク信号XT1a及びXT1bは、それぞれ、配線L1a及びL1b上を伝送される。配線L1aは配線L0から距離D1aだけ隔てて設けられ、配線L1bは配線L0から距離D1bだけ隔てて設けられる図13を参照。調整信号P2-0は、第1クロストーク信号XT1a及びXT1bのそれぞれから距離D1a及びD1bに応じた影響を受け、位相が早くなる。距離D1aは距離D1bより短いので、第1クロストーク信号XT1aが調整信号P2-0に与える影響は、第1クロストーク信号XT1bが調整信号P2-0に与える影響より大きい。複数の第2駆動素子122a及び122bには、それぞれ、第2イネーブル信号EN2a及びEN2bが供給される。第2駆動素子122a及び122bは、それぞれ第2イネーブル信号EN2a及びEN2bに1が設定されると、位相信号P1をドライブし、且つ、位相信号P1の位相を反転させ、第2クロストーク信号XT2a及びXT2bを生成する。第2駆動素子122a及び122bのドライブ能力は、調整用駆動素子120とほぼ同一である。第2クロストーク信号XT2a及びXT2bは、それぞれ、配線L2a及びL2b上を伝送される。配線L2aは配線L0から距離D2aだけ隔てて設けられ、配線L2bは配線L0から距離D2bだけ隔てて設けられる図13を参照。調整信号P2-0は、第2クロストーク信号XT2a及びXT2bのそれぞれから距離D2a及びD2bに応じた影響を受け、位相が遅くなる。距離D2aは距離D2bより短いので、第2クロストーク信号XT2aが調整信号P2-0に与える影響は、第2クロストーク信号XT2bが調整信号P2-0に与える影響より大きい。図14に示すように、調整信号P2-0は、位相信号P1と同じ矩形波形を有する。第1クロストーク信号XT1a及びXT1bは、それぞれ、調整信号P2-0と同じである。具体的には、第1クロストーク信号XT1a及びXT1bは、それぞれ、立ち上がりタイミング、立ち下がりタイミング及び位相について、調整信号P2-0と同じである。即ち、第1駆動素子121a及び121bは、それぞれ、調整用駆動素子120とほぼ同一のドライブ能力で、調整信号P2-0に対する同相信号を生成する。但し、上記のとおり、距離D1aは距離D1bより短いので、調整信号P2-0は、第1クロストーク信号XT1aの影響を受けると位相が大きく早まり、第1クロストーク信号XT1bの影響を受けると位相が少し早まる。第2クロストーク信号XT2及びXT2bは、それぞれ、調整信号P2-0と異なる。具体的には、第2クロストーク信号XT2a及びXT2の立ち上がりタイミングは、調整信号P2-0の立ち下がりタイミングと一致し、第2クロストーク信号XT2a及びXT2bの立ち下がりタイミングは、調整信号P2-0の立ち上がりタイミングと一致する。第2クロストーク信号XT2a及びXT2bの位相は、調整信号P2-0の位相と180°ずれている。即ち、第2駆動素子122a及び122bは、それぞれ、調整用駆動素子120とほぼ同一のドライブ能力で、調整信号P2-0に対する逆相信号を生成する。但し、上記のとおり、距離D2aは距離D2bより短いので、調整信号P2-0は、第2クロストーク信号XT2aの影響を受けると位相が大きく遅くなり、第2クロストーク信号XT2bの影響を受けると位相が少し遅くなる。第3実施形態の位相比較器14の動作について説明する。図15~17は、第3実施形態の位相比較器14の動作の説明図である。はじめに、図15の時刻T0初期状態では、コンパレータ141は、第1及び第2クロック信号CKat0及びCKbt0が入力されると、第1及び第2クロック信号CKat0及びCKbt0の位相差ΔPt0に応じた制御信号CTat0及びCTbt0を生成する。時刻T0の制御信号CTat0及びCTbt0は、位相調整回路12a及び12bへ出力されるとともに、制御信号メモリ142へ転送される。これにより、制御信号メモリ142に時刻T0の制御信号CTat0及びCTbt0が記憶される。なお、初期状態では、制御信号メモリ142は空なので、コンパレータ141は、制御信号メモリ142に記憶された情報を参照することなく、制御信号CTat0及びCTbt0を生成する。次に、図16の時刻T1では、コンパレータ141は、第1及び第2クロック信号CKat1及びCKbt1が入力されると、制御信号メモリ142に記憶された時刻T0の第1及び第2クロック信号CKat0及びCKbt0を参照し、時刻T1の第1及び第2クロック信号CKat1及びCKbt1の位相差ΔPt1に応じた制御信号CTat1及びCTbt1を生成する。このとき、図17に示すように、時刻T0で第1イネーブル信号EN1aのみが1であり、且つ、位相差ΔPt1が正である場合、コンパレータ141は、時刻T1で第1イネーブル信号EN1bに1を設定し、時刻T0で第1イネーブル信号EN1a並びに第2イネーブル信号EN2a及びEN2bに0を設定する。上記のとおり、コンパレータ141は、時刻T0で第1イネーブル信号EN1aに1を設定しても時刻T1で位相差ΔPt1が残る場合換言すると、第1クロストーク信号XT1aが与える影響だけでは位相差ΔPを十分に低減することができない場合、時刻T1では、時刻T0とは異なる第1イネーブル信号EN1bに1を設定する。これにより、時刻T0とは異なる第1クロストーク信号XT1bが調整信号P2-0に影響を与える。また、上記のとおり、第1クロストーク信号XT1bが調整信号P2-0に与える影響は、第1クロストーク信号XT1aが調整信号P2-0に与える影響より小さい。その結果、時刻T0では、調整信号P2-0の位相が大きく調整され、時刻T1では、調整信号P2-0の位相が微調整される。なお、第3実施形態では、制御信号メモリ142には、制御信号CTa及びCTbが全て記憶される例について説明したが、本発明の範囲はこれに限られるものではない。制御信号メモリ142には、1が設定されたイネーブル信号のみが記憶されても良い。即ち、制御信号メモリ142には、直前に調整信号P2-0に影響を与えたクロストーク信号を特定する情報が記憶される。第3実施形態によれば、位相調整回路12a及び12bは、それぞれ、複数の第1駆動素子121a及び121b並びに複数の第2駆動素子122a及び122bを備える。そして、位相比較器14は、第1クロック信号CKaと第2クロック信号CKbとの位相差に応じて、調整信号P2-0へ影響を与えるクロストーク信号を順次切り替えながら、調整位相信号P2を生成する。従って、第1実施形態と同様の効果に加えて、スキュー調整及び位相調整の精度を上述の実施形態より改善することができる。なお、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化される。また、上述した実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明が形成可能である。例えば、上述した実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。