"対向した一対の主面を有する第1のフェライトの少なくとも一の主面に中心電極を配置し、該第1のフェライトの一対の主面に対向してそれぞれ永久磁石を配置してなるフェライト磁石素子において、前記第1のフェライトの少なくとも一の主面に対向して第2のフェライトが配置されており、前記第2のフェライトの外側に前記永久磁石が配置されていること、を特徴とするフェライト磁石素子。前記フェライトの一対の主面にそれぞれ前記第2のフェライトが配置されていること、を特徴とする請求項1に記載のフェライト磁石素子。前記第1のフェライト、前記第2のフェライト及び前記永久磁石の主面はそれぞれ同じ外形を有すること、を特徴とする請求項1又は請求項2に記載のフェライト磁石素子。そこで、本発明の目的は、低背化に拘わらず挿入損失特性やアイソレーション特性の向上を図ることのできるフェライト磁石素子を提供することにある。本発明の一形態であるフェライト磁石素子は、対向した一対の主面を有する第1のフェライトの少なくとも一の主面に中心電極を配置し、該第1のフェライトの一対の主面に対向してそれぞれ永久磁石を配置してなるフェライト磁石素子において、前記第1のフェライトの少なくとも一の主面に対向して第2のフェライトが配置されており、前記第2のフェライトの外側に前記永久磁石が配置されていること、を特徴とする。前記フェライト磁石素子において、中心電極を設けた第1のフェライトの少なくとも一の主面には第2のフェライトが重ねて配置されているため、永久磁石から第1のフェライトに印加される直流磁界が第1のフェライトの周辺部特に、高さ方向の底部及び頂部において大きくなり、挿入損失特性やアイソレーション特性が向上する。本発明によれば、中心電極を設けた第1のフェライトの周辺部における直流磁界の強度が大きくなり、挿入損失特性やアイソレーション特性が向上する。以下、本発明に係るフェライト磁石素子の実施例について添付図面を参照して説明する。なお、各図において、同じ部品、部分には共通する符号を付し、重複する説明は省略する。まず、図1を参照して、一実施例であるフェライト磁石素子30を備えた非可逆回路素子を説明する。この非可逆回路素子は、2ポート型アイソレータであり、概略、回路基板20と、フェライト磁石素子30と、平板状ヨーク10と、封止樹脂11と、チップタイプの抵抗素子Rと、チップタイプのコンデンサ素子Cとで構成されている。フェライト磁石素子30は、概略、マイクロ波用磁性体32以下、第1のフェライト32と記すと一対の第2のフェライト33と一対の永久磁石41とから構成されている。第1のフェライト32には、以下に図4及び図5を参照して詳述するように、表裏の主面32a,32bに、中心電極としての第1導体35、第2導体36及び第3導体37が導体膜にて形成されている。ここで、第1のフェライト32は互いに平行な第1主面32a及び第2主面32b、上面32c、下面32dを有する直方体形状をなしている。第2のフェライト33は第1のフェライト32に主面32a,32bに対向して接着剤42を介して貼着されている。永久磁石41は第1のフェライト32に対して磁界を主面32a,32bに垂直方向に印加するように主面32a,32bに対向して、第2のフェライト33の外側に接着剤43を介して接着されている。接着剤42,43は、例えばエポキシ系の樹脂が用いられる。フェライト32,33及び永久磁石41の主面はそれぞれ同一寸法である。図4及び図5に示すように、第1導体35は一端が下面32dの右方に設けた電極35aに接続された状態で第1主面32aを左方に約2/3程度延在して中点導体38に接続されている。第2導体36は一端が下面32dの左方に設けた電極36aに接続された状態で第1主面32aを右方に約1/3程度延在して中点導体38に接続されている。中点導体38は上面32cに設けた電極37aに接続されている。第3導体37は、主として、第2主面32bに設けた導体37b,37f,37jと、第1主面32aに絶縁層44を介して設けた導体37d,37hから構成されている。導体37b,37f,37jの上部は電極37a,37e,37iに接続され、下部は電極37c,37g,37kに接続されている。導体37d,37hの上部は電極37e,37iに接続され、下部は電極37c,37gに接続されている。即ち、第3導体37は、導体37b,37d,37f,37h,37j及び電極37a,37c,37e,37g,37i,37kからなるもので、中点導体38から引き出されて第1導体35及び第2導体36に絶縁状態で交差して第1のフェライト32に2.5ターン巻回されている。第1のフェライト32の上下面32c,32dに形成された前記電極は、凹部に電極用導体を塗布又は充填して形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して第2のフェライト33及び永久磁石41をも積層した状態でカットされる。第1のフェライト32としては、YIGフェライトなどが用いられている。第2のフェライト33も同じ材料が用いられるが、それに限らず高透磁率の材料であれば種々の材料を用いることができる。第1、第2及び第3導体35,36,37や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフィなどで形成することができる。絶縁層43としては、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。永久磁石41は、通常、ストロンチウム系、バリウム系、ランタン-コバルト系のフェライトマグネットが用いられる。接着剤42,43としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。平板状ヨーク10は、高周波電磁回路を形成するとともにシールド機能を有するもので、前記フェライト磁石素子30の上面に封止樹脂11を介して固定されている。回路基板20は、表面に、入力端子電極21、出力端子電極22、グランド端子電極23が形成されている。前記フェライト磁石素子30及び抵抗素子R、コンデンサ素子Cは回路基板20上に実装される。フェライト磁石素子30は、回路基板20上に第1のフェライト32の主面32a,32bが垂直方向に位置するように実装される。このとき、電極35aは入力端子電極21に接続され、電極36aは出力端子電極22に接続され、電極37kはグランド端子電極23に接続される。また、抵抗素子Rとコンデンサ素子Cは入力端子電極21と出力端子電極22に接続される。前記接続関係によって、本2ポート型アイソレータは、図3に示す等価回路に構成される。即ち、第1導体35と第2導体36とは中点導体38で接続され、第1導体35の端部電極35aが入力ポートP1とされ、第2導体36の端部電極36aが出力ポートP2とされ、第3導体37の端部電極37kがグランドポートP3とされる。また、入力ポートP1と出力ポートP2との間に、抵抗素子Rとコンデンサ素子Cとが、第1導体35及び第2導体36に対してそれぞれ並列に接続される。第1導体35、第2導体36及び第3導体37はそれぞれインダクタL1,L2,L3として磁気的に結合している。以上の構成からなる2ポート型アイソレータにおいては、入力ポートP1に高周波電流が入力すると、第2導体36及び第3導体37に大きな高周波電流が流れて出力ポートP2から出力される。このとき、抵抗素子R、コンデンサ素子Cにはほとんど高周波電流が流れないため、挿入損失が悪化することがない。一方、出力ポートP2から入力された高周波電流は、第1導体35とコンデンサ素子Cとで形成される並列共振回路によって減衰され、かつ、抵抗素子Rによって熱として放出される。これにて、挿入損失の悪化を伴うことなくアイソレーション特性が広帯域化する。前記フェライト磁石素子30において、導体35,36,37を設けた第1のフェライト32の主面32a,32bに対向して第2のフェライトが重ねて配置されているため、永久磁石41から第1のフェライト32に印加される直流磁界が第1のフェライト32の周辺部特に、高さ方向の底部及び頂部において大きくなり、挿入損失特性やアイソレーション特性が向上する。具体的には、図6に示すように、第1のフェライト32の高さ方向のZ座標底部を0μm、頂部を500μmとするにおいて、フェライト32,33や永久磁石41の厚み方向のY座標起点を第1のフェライト32の厚み方向中央とするに関する磁界強度分布は図7に示すとおりである。第2のフェライト33が配置されていないとt:0mmで示す曲線、Z座標の両端部で、即ち高さ方向の底部と頂部とで磁界が比較的大きく減衰する。厚みtが0.1mmの第2のフェライト33を両側に配置すると、Z座標の両端部の磁界強度が若干改善される。さらに、厚みtが0.3mmの第2のフェライト33を両側に配置すると、Z座標の両端部の磁界強度が大きく改善され、高さ方向にはほぼフラットな磁界強度を得ることができる。前記2ポート型アイソレータの挿入損失特性を図8Aに示し、アイソレーション特性を図8Bに示し、入力反射損失特性を図9Aに示し、出力反射損失特性を図9Bに示す。いずれのグラフにおいても、実線は厚みtを0.3mmとした第2のフェライト33を両側に配置した本発明例の特性を示し、点線は厚みtを0mmとした第2のフェライト33が配置されていない比較例の特性を示している。図8A,Bから明らかなように、実線で示す本発明例は点線で示す比較例に対して挿入損失特性及びアイソレーション特性において好ましい結果を示している。本発明例では、周波数帯域1910~1990MHzにおいて、挿入損失が-0.384~-0.519dB、アイソレーションが-4.180~-20.063dBである。他の実施例なお、本発明に係るフェライト磁石素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。特に、第2のフェライトは第1のフェライトの一方の主面に対向してのみ配置されていてもよい。フェライト磁石素子非可逆回路素子としての基本的な構成は従来から種々の態様があり、集中定数型のアイソレータとしては、前述した特許文献1に記載されている2ポート型のアイソレータを挙げることができる。磁気共鳴型のアイソレータであってもよい。また、前記実施例において、永久磁石41のN極とS極を反転させれば、入力ポートP1と出力ポートP2とが入れ替わる。さらに、前記第1、第2、及び第3導体35,36,37の形状は種々に変更することができる。例えば、第1及び第2導体35,36は第1のフェライト32の主面32a上で2本に分岐していてもよく、側面に回り込んでいてもよい。また、回路基板20を多層基板とし、コンデンサ素子Cなどを内部電極で構成してもよい。さらに、第1、第2導体35,36に対する第3導体37のターン数も0.5~4.5ターン程度で任意のターン数に設定することができ、それぞれのターン数に応じた挿入損失特性、アイソレーション特性や入出力インピーダンス変換特性が得られる。"