"所定の誤り訂正符号を実装した符号器を備えた通信機における誤り訂正制御装置であって、前記通信機の送信データが受信側通信機に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する判断手段と、前記誤り率の推定値が前記所定値を超えると、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し前記符号器へ出力するダミービット挿入手段と、を有することを特徴とする誤り訂正制御装置。前記ダミービットは前記誤り訂正符号の誤り訂正効果が低いビット位置に挿入されることを特徴とする請求項1に記載の誤り訂正制御装置。前記誤り訂正符号はLDPC符号であり、前記ダミービットは前記LDPCの検査行列の列重みが2の列に対応するビット位置に挿入されることを特徴とする請求項1または2に記載の誤り訂正制御装置。前記ダミービットの受信後の誤り率を計算することによって、前記誤り率の推定値とすることを特徴とする請求項1-3のいずれか1項に記載の誤り訂正制御装置。所定の誤り訂正符号を実装した符号器を備えた通信機における誤り訂正制御方法であって、判断手段が、前記通信機の送信データが受信側通信機に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断し、ダミービット挿入手段が、前記誤り率の推定値が前記所定値を超えると、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し前記符号器へ出力する、ことを特徴とする誤り訂正制御方法。前記ダミービットは前記誤り訂正符号の誤り訂正効果が低いビット位置に挿入されることを特徴とする請求項4に記載の誤り訂正制御方法。前記誤り訂正符号はLDPC符号であり、前記ダミービットは前記LDPCの検査行列の列重みが2の列に対応するビット位置に挿入されることを特徴とする請求項1または2に記載の誤り訂正制御方法。前記ダミービットの受信後の誤り率を計算することによって、前記誤り率の推定値とすることを特徴とする請求項5-7のいずれか1項に記載の誤り訂正制御方法。所定の誤り訂正符号を実装した符号器を備えた送信装置であって、前記送信データが受信装置に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する判断手段と、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入するダミービット挿入手段と、前記誤り率の推定値が前記所定値を超えると前記ダミービット挿入手段によりダミービットが挿入されたデータを前記符号器へ出力する制御手段と、を有することを特徴とする送信装置。所定の誤り訂正符号を実装した復号器を備えた受信装置であって、送信装置から受信した受信データの誤り率の推定値が所定値を超えたか否かを判断する判断手段と、受信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入するダミービット挿入手段と、前記誤り率の推定値が前記所定値を超えると前記ダミービット挿入手段によりダミービットが挿入されたデータを前記復号器へ出力する制御手段と、を有することを特徴とする受信装置。しかしながら、特定の誤り訂正符号の訂正効率が訂正可能な誤り率の上限周辺で向上するということは、効率良く使用できる誤り率の範囲が狭いことを意味する。したがって、誤り率のばらつきや変動の幅が大きいと、効率の良い誤り訂正を行うことができなくなる。誤り率の変動が大きい通信系としては、たとえば通信路状態の変化の大きい無線通信、電力線に接続される電気機器のインピーダンス変動の影響を受けるPLC等が挙げられる。また、誤り率のばらつきが大きい通信系としては、ユーザ毎の伝送路条件が異なるPassiveOpticalNetworkや複数チャネルの通信データを1つの誤り訂正回路で処理する通信系が挙げられる。このような誤り率のばらつきや変動の幅が大きい通信系に対応するためには、最も悪い誤り率に対応した誤り訂正符号を実装すればよいが、これでは誤り率が低い場合に効率が劣化するという問題がある。他の方法としては、複数の誤り訂正回路を実装することによって幅広い誤り率に対応した誤り訂正を行うことも可能である。しかしながら、複数の回路を実装することによって回路サイズおよび消費電力の増大を引き起こす。そこで、本発明の目的は、一つの誤り訂正回路で誤り率のばらつきあるいは変動が大きい通信系にも対応可能にする誤り訂正符号制御方法および装置を提供することにある。本発明による誤り訂正制御装置は、所定の誤り訂正符号を実装した符号器を備えた通信機における誤り訂正制御装置であって、前記通信機の送信データが受信側通信機に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する判断手段と、前記誤り率の推定値が前記所定値を超えると、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し前記符号器へ出力するダミービット挿入手段と、を有することを特徴とする。本発明による誤り訂正制御方法は、所定の誤り訂正符号を実装した符号器を備えた通信機における誤り訂正制御方法であって、判断手段が、前記通信機の送信データが受信側通信機に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断し、ダミービット挿入手段が、前記誤り率の推定値が前記所定値を超えると、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し前記符号器へ出力する、ことを特徴とする。本発明によれば、一つの誤り訂正回路で誤り訂正可能な誤り率の範囲が拡張され誤り率のばらつきあるいは変動が大きい通信系に対応可能となる。1.第1実施形態以下、図1~図5を参照しながら本発明の第1実施形態について詳細に説明する。本実施形態を適用する通信システムは、送受信器間で一旦データを共有し、共有データに対して別途パリティ情報を計算して送受信器間で共有することで誤り訂正を行う。誤り訂正符号としてLDPCを使用し、後述するように、誤り率に応じて使用するLDPC検査行列Hの一部を無効にすることで効率良く使用できる誤り率の範囲を拡張する。1.1システム構成図1に示すように、本実施形態による通信システムにおいて、送信器11は伝送路12を通して受信器13と接続され、メッセージや冗長データを受信器13へ送信すると共に、受信器13との間で誤り率推定のためのデータやその他制御信号などを送受信する。伝送路12は有線/無線を問わない。送信器11は、メッセージを対向装置に送信するメッセージ送信器111と、送信したメッセージを一時的に保存しておくメモリ112と、送信したメッセージが受信された後にメッセージ中の誤り率を計算する誤り率推定器113と、誤り率推定器113で推定した誤り率を参照して符号器114の計算回路の制御とメモリ112から読み込んだメッセージMに対するダミービット挿入制御を行う符号制御器116と、特定の誤り訂正符号が実装され、送信メッセージあるいはダミービットが挿入されたメッセージからパリティ値を計算する符号器114と、符号器114で計算したパリティ値を対向装置に送信するパリティ送信器115と、を有する。受信器13は、対向装置からメッセージを受信するメッセージ受信器131と、受信したメッセージを一時的に保存しておくメモリ132と、受信したメッセージ中の誤り率を計算する誤り率推定器133と、誤り率推定器133で推定した誤り率を参照して復号器134の計算回路の制御とメモリ132から読み込んだメッセージMに対するダミービット挿入制御を行う復号制御器136と、符号器114と同じ誤り訂正符号が実行され、対向装置のパリティ送信器115から受信したパリティ情報と受信メッセージあるいはダミービットを挿入されたメッセージとを参照して誤り訂正を行う復号器134と、を有する。1.2誤り訂正可能範囲の拡張送信器11の符号制御器116と受信器13の復号制御器136とは、読み込んだメッセージに対するダミービット挿入制御に関しては基本的に同じ機能構成を有するので、以下、図2および図3を参照して符号制御器116について説明する。なお、符号器114および復号器134に実装された誤り訂正符号は、符号化されるメッセージのビット位置により誤り訂正効果が異なる特性を有するものとする。図2Aに示すように、符号制御器116は、所定ビット位置のダミービット挿入制御に関しては切替判断部117とダミービット挿入部118とを有する。切替判断部117は、誤り率推定器113により推定された誤り率が所定値より高くなると、メモリ112から読み込んだメッセージMをダミービット挿入部118へ出力する。ダミービット挿入部118は、符号器114の符号特性で誤り訂正効果がより低いビット位置にダミービットを挿入することでメッセージM1を生成し符号器114へ出力する。誤り率が所定値以下であれば、切替判断部117はメッセージMをそのまま符号器114へ出力する。後で詳述するように、誤り率が上昇したときに誤り訂正効果が低いビット位置にダミービットを挿入することで誤り数を訂正可能範囲内に収めることが可能となり、結果として、誤り訂正可能な誤り率の範囲が拡張される。符号器114および復号器134にLDPC符号が実装されている場合、ダミービット挿入部118では、LDPC検査行列Hにおける列重みの値が所定値より小さいビット位置に対してダミービットを挿入する。符号制御器116のダミービット挿入制御動作は次の通りである。図2Bにおいて、切替判断部117は、誤り率推定器113により推定された誤り率が所定値より高くなったか否かを判定するステップS201。ダミービットを挿入するか否かの判定基準である所定値は、誤り訂正符号の訂正可能な誤り率の上限に設定することができる。推定された誤り率が所定値より高い場合にはステップS201のYES、符号制御器116はメモリ112に格納された送信メッセージMから所定量A0の情報M0を読み出し、切替判断部117はこの情報M0をダミービット挿入部118へ与えるステップS202。ダミービット挿入部118は、LDPC検査行列Hにおける列重み=2のビット位置にダミービットを挿入することで所定量A1の情報M1を生成し、符号器114へ出力するステップS203。また、推定された誤り率が所定値以下であればステップS201のNO、符号制御器116はメモリ112に格納された送信メッセージMから所定量A1の情報を読み出し、切替判断部117はこの情報をそのまま符号器114へ出力するステップS204。次に、図3を参照しならがダミービット挿入制御について更に詳細に説明する。図3Aに本実施形態で実装しているLDPCの検査行列の一部を示す。1列目の重みが5、2列目の重みが4、3列目の重みが6、4列目の重みが2、5列目の重みが3となっている。パリティチェックを行う際、重みが2である列に対応するメッセージビットの誤り訂正効果が低くなる為、図3Bに示す様に、メッセージM0からメッセージM1を生成する際に、列重みが2である4ビット目に固定値0を挿入し、それ以降は順次ビット番号をシフトさせていく。これ以降も同様に、列重みが2である列に対応するメッセージビット位置に固定値0を挿入し以下順次ビット番号をシフトさせる。このように誤り率が高くなったときに、誤り訂正効果が低いビット位置に固定値のダミービットを割り当てたメッセージM1を用いてパリティ計算することで符号語中の誤り数をLDPC符号の誤り訂正可能範囲内に収めることが可能となり、1つの符号器114で誤り訂正可能範囲を広げることができる。なお、送信器11の誤り率推定器113、符号器114および符号制御器116は、送信器11のCPU等のプログラム制御プロセッサ上でプログラムを実行することにより同等の機能を実現することができる。同様に、受信器13の誤り率推定器133、復号器134および復号制御器136も受信器13のCPU等のプログラム制御プロセッサ上でプログラムを実行することにより同等の機能を実現することができる。また、送信器11の機能と受信器13の機能とが1つの通信装置に装備されてもよい。1.3システム動作以下、図1、図4および図5を参照しながら、本実施形態による通信システムの動作を説明する。まず、本実施形態における符号器114および復号器134には、符号長1Mビット、符号化率075のLDPCが実装されており、このLDPCの検査行列の次数分布は非特許文献1に示されている様な分布に従っており、図4に示す誤り訂正性能を有するものとする。すなわち、図4に示すように、誤り率が36よりも低い領域では誤り率が高くなるにつれて誤り訂正効率fpは10に近づき、誤り率が36を超えると誤り訂正しきれなくなるケースが増加し訂正効率fpは劣化する。したがって、この場合、ダミービットを挿入するか否かの判定基準である所定値を3.6に設定するものとする図2BのステップS201。図1および図5を参照して、送信器11はメッセージ送信器111を使用してメッセージMを受信器13に送信しステップS301、送信したメッセージMを一旦メモリ112に保存する。受信器13ではメッセージ受信器131で受信したメッセージM’を一旦メモリ132に保存する。誤り率推定器113および133は、それぞれのメモリ112および132に保存されたメッセージMおよびM’の一部の情報を照合してメッセージ中の誤り数を推定するステップS302。誤り率推定器113および133は、推定された誤り率情報を符号制御器116および復号制御器136へそれぞれ出力する。符号制御器116および復号制御器136では、図2Bで説明したダミービット制御がそれぞれ実行されるステップS303T、S303R。ます、推定されたメッセージの誤り率が36以下であった場合、符号制御器116および復号制御器136はメッセージMおよびM’に何の変更も施さないステップS303T、S303R。送信器11中の符号器114はメッセージMの先頭から750kビット分所定量A1の情報を読み込み、250kビット分のパリティ情報Pを計算しステップS304、パリティ送信機115はこのパリティ情報Pを受信器13に送信するステップS305。パリティ情報Pも送信器11から受信器13に送信する過程でメッセージMと同じ確率で誤りが生じ、受信器13のパリティ受信器135でパリティ情報P’として受信される。受信器13では、復号器134がメモリ132に格納された受信メッセージM’の先頭750kビット分所定量A1の情報と受信した250kビットのパリティ情報P’とを用いて誤り訂正を行うステップS306。こうして誤り訂正された情報は、この場合ダミービットが挿入されていないので、そのまま出力されるステップS307。以上の動作を繰り返すことで全ての誤り訂正が行われた送信元のメッセージMが得られる。一方、メッセージの誤り率が36より大きく4であった場合、符号制御器116および復号制御器136はメッセージMおよびM’にダミービットを挿入するステップS303T、S303R。符号制御器116はメッセージMより650kビット分所定量A0の情報M0を読み込み、ダミービットを加えて750kビットの情報M1とする。この際、LDPCの検査行列の列重みが2である列に対応するビット位置にダミービットとして0を挿入する。受信器13の復号制御器136でも同様に、メッセージM’より650kビット分所定量A0の情報M0’を読み込み、ダミービットを加えて750kビットの情報M1’に変換するが、この際、送信器11で固定値0を挿入したビット位置と同じ位置に固定値を挿入する。送信器11中の符号器114は750kビットの情報M1から、250kビット分のパリティ情報Pを計算しステップS304、このパリティ情報Pを受信器13へ送信するステップS305。上述したようにパリティ情報Pも送信器11から受信器13に送信する過程でメッセージMと同じ確率で誤りが生じ、受信器13によりパリティ情報P’として受信される。受信器13の復号器134は、復号制御器136により生成された750kビットの情報M1’と、パリティ受信器135で受信した250kビットのパリティ情報P’とを用いて誤り訂正を行い誤り訂正された情報を得るステップS306。誤り訂正後、挿入したダミービットを削除することで送信された情報M0が得られるステップS307。以上の動作を繰り返すことで全ての誤り訂正が行われた送信元のメッセージMが得られる。1.4効果上述した本発明の第1実施形態によれば以下の様な効果が得られる。第一の効果は、複数の誤り訂正回路を実装することなく効率の良い誤り訂正が行えることである。その理由は、低い誤り率に対応した符号化率の大きい誤り訂正符号を実装し、誤り率が高くなった時にダミービットを挿入して符号語中の誤り数を誤り訂正可能な範囲に収めているので、1つの誤り訂正回路で広い範囲の誤り率に対応することができるからである。もし本実施形態のようなダミービット制御を用いなければ、1つの誤り訂正回路で広い範囲の誤り率に対応する為には最も高い誤り率に対応した符号を実装する必要があり、低い誤り率のデータに対しては過剰性能となってしまい伝送効率が低下してしまう。第二の効果は、挿入するダミービットの数を少なく抑えることができる為、伝送効率が高くなることである。その理由は、誤り訂正効果が低くなるビットにダミービットを割り当てることによって、誤り率が高くなった時に誤り易くなるビット位置を優先的に排除することができるからである。2.第2実施形態上述した第1実施形態では、メッセージを送信器および受信器で共有した後に誤り率を推定し、パリティ情報を送信することで誤り訂正を行ったが、本発明はこれに限定されるものではない。以下、本発明の第2実施形態として前方誤り訂正FEC方式に適用したシステムについて説明する。図6に示すように、本実施形態による通信システムにおいて、送信器41は伝送路42を通して受信器43と接続されている。伝送路12は有線/無線を問わない。送信器41は、メッセージを生成するPCSブロック411、第1実施形態で説明したダミービット挿入制御を行うダミービット制御器412、符号器413および送信インターフェイス414を有する。本実施形態における送信器41は、送信インターフェイス414がメッセージに冗長データパリティ情報を付加した符号語全体を送信する。受信器43は、メッセージを受信するPCSブロック431、ダミービット削除制御を行うダミービット制御器432、受信メッセージの誤り訂正を行う復号器433、送信器41から符号語を受信する受信インターフェイス434、および、復号器433から受信メッセージ中の誤り訂正数情報を入力し誤り率を計算する誤り率推定器435を有する。誤り率推定器435は、受信した過去の符号語の誤り訂正数から誤り率を推定し、推定した誤り率情報を送信器41のダミービット制御器412へ返信すると共に、自局のダミービット制御器432にも出力する。送信器41のダミービット制御器412は、図2で示す機能構成を有し図3で示すように動作するので、詳細な説明は省略する。受信器43のダミービット制御器432は、誤り率情報に従ってダミービットが挿入されていない場合には復号器433からのメッセージをそのままPCSブロック431へ出力し、ダミービットが挿入されている場合には復号器433からのメッセージからダミービットを削除してからPCSブロック431へ出力する。本実施形態によれば、過去の誤り訂正数から誤り率を推定することで前方誤り訂正FECに適用することができる。前方誤り訂正に適用した場合は、急激な誤り率変動には対応できないものの、誤り率変動が緩やかである通信系では、第1実施形態と同様に誤り率が上昇したときに誤り訂正可能範囲を拡張して効率良く誤り訂正を行うことができる。本実施形態による前方誤り訂正FECシステムでは、冗長データを付加した符号語全体を送信器41から受信器43へ送信し、誤り率情報を受信器43から送信器41へ戻すだけであるから、少ない通信回数で高いスループットが得られる。3.第3実施形態上述した第2実施形態では、伝送路を介して対抗する1つの送信器から1つの受信器へデータを送信するFECシステムを例示したが、本発明はこれに限定されるものではない。以下、本発明の第3実施形態として、局側装置に複数の加入者装置が接続された通信システムに適用した場合を説明する。このようなシステムとしては、1つのOLTopticallineterminalに複数のONUopticalnetworkunitが接続したPONシステムなどがある。PONシステムでは局側装置と各加入者装置との間の伝送路特性が大きく異なる場合があり、このような場合であっても、本実施形態によれば、1つの符号器を用いて誤り率の広範囲で良好な誤り訂正特性を維持することができる。図7に示すように、本実施形態による通信システムにおいて、局側装置51は分岐部を有する伝送路52を通して複数の加入者装置53,54と接続している。局側装置51は、第1実施形態で説明した送信メッセージに対してダミービット挿入制御を行うダミービット制御器511、符号器/復号器512、送信インターフェイス513および誤り率推定器514を有する。本実施形態においても、上述した第2実施形態と同様に、局側装置51は、メッセージに冗長データパリティ情報を付加した符号語全体を送信インターフェイス513から送信する。また、誤り率推定器514は、既に述べたような誤り率推定機能の他に、符号化率設定テーブルが事前に準備されており、推定された誤り率に対応して各加入者装置との通信に必要な符号化率情報が事前に格納されている。符号化率設定情報テーブルは、サービスを開始する際に設置業者が伝送損失を測定して更新しても良いし、過去の通信で発生した誤り率情報を元に局舎装置が符号化率設定情報を更新しても良い。符号化率設定テーブルを参照することで、過去に通信した際の誤り率を用いて符号化率を設定することができる。加入者装置53,54は、ダミービット削除制御を行うダミービット制御器531、541、送信データの符号化や受信メッセージの誤り訂正を行う符号器/復号器532、542、局側装置51から符号語を受信する通信インターフェイス533、543を有する。ダミービット制御器511およびダミービット制御器531,541の動作は第2実施形態で説明したとおりである。ただし、加入者装置53,54におけるダミービット制御器531,541は、局側装置51からの符号化率情報に従ってダミービットが挿入されていない場合には符号器/復号器532、542からのメッセージをそのまま出力し、ダミービットが挿入されている場合には符号器/復号器532、542からのメッセージからダミービットを削除して出力する。本実施形態によれば、伝送路特性が安定しており、偶に瞬間的に誤り率が悪化するようなシステムに最も効果的である。4.第4実施形態本発明の第4実施形態によれば、送信器と受信器との間が伝送路特性の異なる複数の伝送路で接続されたシステムにおいて、これらの伝送路を通して送受信間で共有した情報の誤り訂正を1つの誤り訂正回路で行うことができる。4.1システム構成図8に示すように、本実施形態による通信システムにおいて、送信器61は伝送路62を介して受信器63と接続され、送信データや冗長データを受信器63へ送信すると共に、受信器63との間で誤り率推定のためのデータやその他制御信号などを送受信する。伝送路62は有線/無線を問わない。送信器61は、複数系統ここでは8系統の乱数k1-k8を受信器63へそれぞれ送信するための乱数送信インターフェイスIF6101~6108と、乱数送信インターフェイス6101~6108で送信した乱数k1-k8を記憶しておくメモリ6109と、乱数送信インターフェイス6101~6108で送信した乱数が対向装置に到達するまでに発生した誤り率を推定する誤り率推定器6110と、誤り率推定器6110で推定した誤り率を元にメモリ6109から読みだした乱数に所定のダミービットを挿入するダミービット制御器6111と、乱数送信インターフェイスIF6101~6108へ乱数情報を出力する乱数生成部6112と、乱数生成部6112から新たに乱数Kを読み出して符号化を行う符号器6113と、ダミービット挿入後の乱数と符号化後の乱数の排他的論理和を計算する計算器6114と、計算器6114の計算結果を対向装置に送信する通信インターフェイス6115とを有する。受信器63は、送信器61の乱数送信インターフェイス6101~6108から乱数をそれぞれ受信する乱数受信インターフェイス6301~6308と、乱数受信インターフェイス6301~6308で受信した乱数情報k1-k8を記憶しておくメモリ6309と、乱数受信インターフェイス6301~6308で受信した乱数情報k1-k8の誤り率を推定する誤り率推定器6310と、誤り率推定器6310で推定した誤り率を元にメモリ6309から読みだした乱数に所定のダミービットを挿入するダミービット制御器6311と、通信インターフェイス6115から送られてきた情報を受信する通信インターフェイス6312と、送信器61中の計算器6114の計算結果とダミービット挿入後の乱数の排他的論理和を計算する計算器6313と、計算器6313の計算結果の誤り訂正を行う復号器6314とを有する。4.2動作送信器61は、乱数生成部6112によって常時乱数を生成し続けており、その一部の乱数k1-k8を乱数送信インターフェイス6101~6108を使用して受信器63に送信し、これら乱数k1-k8をメモリ6109に格納する。受信器63は乱数受信インターフェイス6301~6308によって送信されてきた乱数情報k1-k8を受信し、受信情報をメモリ6309に格納する。送信器61の誤り率推定器6110および受信器63の誤り率推定器6310は、8系統の乱数各々の一部ビットを照合することによって、誤り率e1e2...e8を計算する。次に、送信器61は、乱数生成部6112から新たに乱数Kを取り出し、符号器6113で符号化を行う。ここで、符号器6113および復号器6314には符号長1Mビット、符号化率075のLDPCが実装されているものとする。符号器6113は750kビットの乱数Kから250kビットのパリティを計算し、1Mビットの符号語Cとして計算器6114に送る。ダミービット制御器6111は、誤り率enn12...8を参照してメモリ6109から読み出した乱数knから所定ビット数の乱数を読み込み、図2Bで説明したように誤り率enに応じてダミービットを加え1Mビットの乱数Rとして計算器6114に送る。計算器6114ではCとRの排他的論理和を計算し、計算結果Mを通信インターフェイス6115を用いて受信器63に送信する。受信器63では、ダミービット制御器6311が誤り率enを参照して乱数knから所定ビット数の乱数を読み込み、図2Bで説明したように誤り率enに応じてダミービットを加えて1Mビットの乱数Rとして計算器6313に送る。計算器6313では、受信した計算結果Mと乱数Rの排他的論理和を計算して計算結果Cを得、復号器6314に送る。復号器6314はCの誤り訂正を行い、誤り訂正後に乱数Kを得る。以上の様な誤り訂正方法は、乱数knおよびknが誤りを多く含む暗号鍵であり、これらの暗号鍵を使用して誤りを含まない暗号鍵Kを送受信器間で共有する場合等に使用される。本実施形態では、LDPCの検査行列として非特許文献に開示されWIMAX等で使用されている行列を採用している。この様な検査行列では、行列右側に列重み2の領域が配置されており、符号化時に生成行列を必要とせず、密度の低い検査行列のみから必要なパリティ情報を計算出来るので計算の高速化が可能となる。本実施形態でも第1実施形態と同様に、誤り率enが36以下の場合には、ダミービット制御器6111および6311はメモリ6109および6309から1Mビットの乱数をそれぞれ読み出し、ダミービットを挿入せずに計算器6114および6313に送り、誤り率enが36より大きい場合に必要な数のダミービットを挿入する。たとえば誤り率enが4であった場合、ダミービット制御器6111および6311はメモリ6109および6309から900kビットの乱数kn、knをそれぞれ読み出し、100kビットの固定パタンを後ろにそれぞれ付けて1Mビットの乱数R、Rとする。ここで固定パタンは送受信器双方が事前に知っているものとする。4.3効果本発明の第4実施形態によれば、既に述べた第1実施形態と同様の効果が得られる。非特許文献2に開示されている様なLDPC検査行列は、行列右側に誤り訂正効果の低くなる列重み2の領域が配置されており、誤り率上昇時には該当箇所に対応するビットが優先的に誤ることとなる。そこで、該当箇所に対応するビット位置にダミービットを配置することで、誤り数を訂正可能範囲内に収めることが可能となり、結果として、誤り訂正可能な誤り率の範囲が拡張され、効率のよい誤り訂正が可能となる。なお、本実施形態では、送信器61が符号化を行い受信器63が復号を行う例を示したが、これは逆でも良い。受信器63が乱数Kの符号化を行い、送信器61が復号を行っても同様の効果が得られる。なお、初期乱数共有の為の複数チャネルの内、1チャネルのみの誤り率が高く、残りのチャネルの誤り率が同等である場合に、本実施例の効果が最も高くなる。5.第5実施形態本発明の第5実施形態によれば、誤り率に応じて誤り訂正符号に挿入するダミービットを元に伝送路の誤り率を測定することによって、誤り訂正符号の誤訂正等による誤り率推定誤差を回避することが出来る。図9に示すように、本実施形態による通信システムにおいて、送信器101は伝送路102を通して受信器103と接続されている。伝送路102は有線/無線を問わない。送信器101は、メッセージを生成するPCSブロック1011、第1実施形態で説明したダミービット挿入制御を行うダミービット制御器1012、符号器1013および送信インターフェイス1014を有する。本実施形態における送信器101は、送信インターフェイス1014がメッセージに冗長データパリティ情報を付加した符号語全体を送信する。受信器103は、メッセージを受信するPCSブロック1031、ダミービット削除制御を行うダミービット制御器1032、受信メッセージの誤り訂正を行う復号器1033、送信器101から符号語を受信する受信インターフェイス1034、受信インタフェース1034より受信信号を受け取ってダミービットのみを抽出して誤り率を計算するダミービット誤り率計算器1036、および、ダミービット誤り率計算器1036から誤り率情報を受け取りダミービット制御器1012及び1032に伝送路の誤り率を通達する誤り率送信器1035を有する。ダミービット誤り率計算器1036は、受信インタフェース1034で受信した信号を受け取り、予め送信器101との間で決めていた位置のダミービットを抜き出す。ここで、送受信器が制御するダミービットはPRBSPseudRandomBinarySequence等の既知パタンとし、ダミービット誤り率計算器1036は、自らが保有する既知パタンと、受信信号から抜き出した既知パタンを照合することによって伝送路の誤り率を推定する。受信器103のダミービット制御器1032は、誤り率情報に従ってダミービットが挿入されていない場合には復号器1033からのメッセージをそのままPCSブロック1031へ出力し、ダミービットが挿入されている場合には復号器1033からのメッセージからダミービットを削除してからPCSブロック1031へ出力する。本実施形態によれば、伝送路の誤り率に応じて挿入するダミービットを有効活用することが出来る。また、誤り訂正符号には、訂正可能な誤り率範囲を超えると正常な誤り訂正や誤り率推定が行えなくなる欠点を有するが、本実施例の方法を用いることによってその欠点を回避することが出来る。5.付記上述した実施形態の一部あるいは全部は、以下の付記のようにも記載されうるが、これらに限定されるものではない。付記1所定の誤り訂正符号を実装した符号器を備えた通信機における誤り訂正制御装置であって、前記通信機の送信データが受信側通信機に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する判断手段と、前記誤り率の推定値が前記所定値を超えると、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し前記符号器へ出力するダミービット挿入手段と、を有することを特徴とする誤り訂正制御装置。付記2前記ダミービットは前記誤り訂正符号の誤り訂正効果が低いビット位置に挿入されることを特徴とする付記1に記載の誤り訂正制御装置。付記3前記誤り訂正符号はLDPC符号であり、前記ダミービットは前記LDPCの検査行列の列重みが2の列に対応するビット位置に挿入されることを特徴とする付記1または2に記載の誤り訂正制御装置。付記4前記ダミービットの受信後の誤り率を計算することによって、前記誤り率の推定値とすることを特徴とする付記1-3のいずれか1項に記載の誤り訂正制御装置。付記5所定の誤り訂正符号を実装した符号器を備えた通信機における誤り訂正制御方法であって、判断手段が、前記通信機の送信データが受信側通信機に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断し、ダミービット挿入手段が、前記誤り率の推定値が前記所定値を超えると、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し前記符号器へ出力する、ことを特徴とする誤り訂正制御方法。付記6前記ダミービットは前記誤り訂正符号の誤り訂正効果が低いビット位置に挿入されることを特徴とする付記4に記載の誤り訂正制御方法。付記7前記誤り訂正符号はLDPC符号であり、前記ダミービットは前記LDPCの検査行列の列重みが2の列に対応するビット位置に挿入されることを特徴とする付記1または2に記載の誤り訂正制御方法。付記8前記ダミービットの受信後の誤り率を計算することによって、前記誤り率の推定値とすることを特徴とする付記5-7のいずれか1項に記載の誤り訂正制御方法。付記9所定の誤り訂正符号を実装した符号器を備えた通信機における誤り訂正制御機能をプログラム制御プロセッサに実現するためのプログラムであって、判断手段が、前記通信機の送信データが受信側通信機に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する機能と、ダミービット挿入手段が、前記誤り率の推定値が前記所定値を超えると、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し前記符号器へ出力する機能と、を前記プログラム制御プロセッサに実現することを特徴とするプログラム。付記10所定の誤り訂正符号を実装した符号器を備えた送信装置であって、前記送信データが受信装置に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する判断手段と、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入するダミービット挿入手段と、前記誤り率の推定値が前記所定値を超えると前記ダミービット挿入手段によりダミービットが挿入されたデータを前記符号器へ出力する制御手段と、を有することを特徴とする送信装置。付記11所定の誤り訂正符号を実装した復号器を備えた受信装置であって、送信装置から受信した受信データの誤り率の推定値が所定値を超えたか否かを判断する判断手段と、受信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入するダミービット挿入手段と、前記誤り率の推定値が前記所定値を超えると前記ダミービット挿入手段によりダミービットが挿入されたデータを前記復号器へ出力する制御手段と、を有することを特徴とする受信装置。付記12送信装置と受信装置とが伝送路で接続された通信システムであって、前記送信装置は、所定の誤り訂正符号を実装した符号化手段と、送信データが前記受信装置に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する第1判断手段と、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入する第1ダミービット挿入手段と、前記誤り率の推定値が前記所定値を超えると前記第1ダミービット挿入手段によりダミービットが挿入されたデータを前記符号化手段へ出力する第1制御手段と、を有し、前記送信データと前記符号化手段により得られる冗長データとを別々に前記受信装置へ送信し、前記受信装置は、前記所定の誤り訂正符号を実装した復号手段と、前記送信装置から受信した受信データの誤り率の推定値が所定値を超えたか否かを判断する第2判断手段と、受信データにおける前記第1ダミービット挿入手段と同じ所定ビット位置にダミービットを挿入する第2ダミービット挿入手段と、前記誤り率の推定値が前記所定値を超えると前記第2ダミービット挿入手段によりダミービットが挿入されたデータを前記復号手段へ出力する第2制御手段と、を有する、ことを特徴とする通信システム。付記13前記送信装置は、伝送路特性が異なる複数の伝送路を通して複数の送信データを前記受信装置へ送信し、各送信データに対して前記符号化手段により得られる冗長データを前記送信データとは別に送信する、ことを特徴とする付記10に記載の通信システム。付記14前記受信装置の前記復号手段は、前記送信装置から受信した冗長データを用いて前記ダミービットが挿入されたデータの誤り訂正を実行することを特徴とする付記10または11に記載の通信システム。付記15送信装置と受信装置とが伝送路で接続された通信システムであって、前記送信装置は、所定の誤り訂正符号を実装した符号化手段と、送信データが前記受信装置に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する第1判断手段と、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入する第1ダミービット挿入手段と、前記誤り率の推定値が前記所定値を超えると前記第1ダミービット挿入手段によりダミービットが挿入されたデータを前記符号化手段へ出力する第1制御手段と、を有し、前記符号化手段が前記ダミービットが挿入されたデータとそれから得られた冗長データとを共に前記受信装置へ送信し、前記受信装置は、前記送信装置から受信した受信データの誤り率の推定値が所定値を超えたか否かを判断する第2判断手段と、前記所定の誤り訂正符号を実装し、前記受信データを復号する復号手段と、復号されたデータから前記第1ダミービット挿入手段と同じ所定ビット位置のダミービットを削除する第2ダミービット挿入手段と、を有する、ことを特徴とする通信システム。"