FETと前記FETに逆並列接続された還流ダイオードとにより半導体スイッチを構成し、スイッチング動作を行う2個1組の半導体スイッチと、平滑コンデンサと、を有し、前記2個1組の半導体スイッチの一方のみが通電し、スイッチング動作により電力変換を行う電圧形の電力変換装置において、前記半導体スイッチに流れる電流の向きを検出する手段と、前記半導体スイッチに流れる電流の向きが負であるときに、前記半導体スイッチのPWMゲート信号を、相補のゲート信号に対して、オン信号の一部またはすべてを間引いたゲート信号とする制御部と、を備えたことを特徴とする電力変換装置。前記2個1組の半導体スイッチをn組、前記平滑コンデンサをn個としたとき、n=1であることを特徴とする請求項1に記載の電力変換装置。前記2個1組の半導体スイッチをn組、前記平滑コンデンサをn個としたとき、n=2であることを特徴とする請求項1に記載の電力変換装置。前記半導体スイッチに流れる電流の大きさを検出する手段を備え、前記制御部は、前記半導体スイッチに流れる電流の大きさが所定の閾値以上で大きく、前記半導体スイッチの電流の向きが負であるときには、前記PWMゲート信号を、相補のゲート信号に対してオン信号の一部またはすべてを間引いたゲート信号とし、前記半導体スイッチに流れる電流が前記所定の閾値未満で小さいときには、相補のゲート信号として出力することを特徴とする請求項1~3の何れか一項に記載の電力変換装置。前記半導体スイッチの温度を検出する手段を備え、前記制御部は、前記半導体スイッチが所定の温度以上の高温であり前記半導体スイッチに流れる電流の向きが負であるときに前記PWMゲート信号を、相補のゲート信号に対してオン信号の一部またはすべてを間引いたゲート信号とし、前記半導体スイッチが前記所定の温度未満の低温のときに相補のゲート信号を出力することを特徴とする請求項1~3の何れか一項に記載の電力変換装置。前記半導体スイッチを冷却するヒートシンクの温度を検出する手段を備え、前記制御部は、前記ヒートシンクが所定の温度以上の高温であり前記半導体スイッチに流れる電流の向きが負であるときに前記PWMゲート信号を、相補のゲート信号に対してオン信号の一部またはすべてを間引いたゲート信号とし、前記ヒートシンクが前記所定の温度未満の低温のときに相補のゲート信号を出力することを特徴とする請求項1~3の何れか一項に記載の電力変換装置。前記半導体スイッチを冷却するヒートシンクの冷媒の温度を検出する手段を備え、前記制御部は、前記冷媒が所定の温度以上の高温であり前記半導体スイッチに流れる電流の向きが負であるときに前記PWMゲート信号を、相補のゲート信号に対してオン信号の一部またはすべてを間引いたゲート信号とし、前記冷媒が前記所定の温度未満の低温のときに相補のゲート信号を出力することを特徴とする請求項1~3の何れか一項に記載の電力変換装置。前記FETが、SiCやGaNなどのワイドバンドギャップ半導体であることを特徴とする請求項1~7の何れか一項に記載の電力変換装置。前記還流ダイオードが、SiCやGaNなどのワイドバンドギャップ半導体を用いたショットキーバリアダイオードであることを特徴とする請求項1~8の何れか一項に記載の電力変換装置。しかしながら、従来の電力変換装置では、双方向ドレインからソース方向とソースからドレイン方向に通電が可能なFETを用いるため、FETのオン状態においては、還流ダイオードにほとんど電流が流れず、還流ダイオードよりもオン電圧が低いFETに電流が流れる。そのため、2個の直列接続された半導体スイッチのFETの相補スイッチング動作において、デッドタイムの期間以外は、FETに電流が流れてFETが発熱するため、還流ダイオードに比べFETの温度が高くなり、FETの温度により電力変換装置の最大出力電力が制限される問題がある。この発明は、このような問題点を解消するためになされたものであって、電力変換装置のFETの発熱を低下させ、最大出力電力を高めた改良された電力変換装置を提供することを目的とするものである。この発明に係る電力変換装置は、FETと前記FETに逆並列接続された還流ダイオードとにより半導体スイッチを構成し、スイッチング動作を行う2個1組の半導体スイッチと、平滑コンデンサと、を有し、前記2個1組の半導体スイッチの一方のみが通電し、スイッチング動作により電力変換を行う電圧形の電力変換装置において、前記半導体スイッチに流れる電流の向きを検出する手段と、前記半導体スイッチに流れる電流の向きが負であるときに、前記半導体スイッチのPWMゲート信号を、相補のゲート信号に対して、オン信号の一部またはすべてを間引いたゲート信号とする制御部とを備えたものである。この発明に係る電力変換装置によれば、半導体スイッチの電流の向きが負のときに、PWMゲート信号を間引くことにより、FETに電流が流れる期間が短くなり、その分、還流ダイオードに電流が流れる期間が増加する。そのため、還流ダイオードの発熱は増加するが、FETの発熱を低減することができ、FETの温度を低減することが可能となり、電力変換装置の最大出力電力を高めることができる。以下、この発明に係る電力変換装置の好適な実施の形態について図面を参照して説明する。なお、この実施の形態によってこの発明が限定されるものではなく、諸種の設計的変更を含むものである。実施の形態1.図1は、この発明の実施の形態1に係る電力変換装置の主回路と制御部の構成を示す電気回路図である。実施の形態1に係る電力変換装置10は、電圧端子VHと電圧端子VL間の直流電圧V1を、一組の半導体スイッチS1a、S1bの相補的スイッチング動作により、矩形波状の電圧にして電圧端子VM1に出力する機能を備える電圧形の電力変換装置である。図1において、電力変換装置10は、直流電圧V1を平滑化する平滑コンデンサC1と、一組の半導体スイッチS1a、S1bと、該半導体スイッチS1a、S1bに流れる電流を検出する手段である電流センサCS1と、ゲート生成部11を備えている。一組の半導体スイッチS1a、S1bは、ワイドバンドギャップ半導体のFETであるFET1a、FET1b以下、説明の便宜上、単にFET1a、FET1bという。と、それに逆並列接続された還流ダイオードD1a、D1bにより構成される。FET1a、FET1bは、それぞれソース端子とドレイン端子、およびゲート端子を有する。各還流ダイオードD1a、D1bは、それぞれアノード端子とカソード端子を有し、ショットキーバリアダイオードで構成されている。FET1aのソース端子にダイオードD1aのアノード端子が、FET1aのドレイン端子にダイオードD1aのカソード端子がそれぞれ接続されている。また、FET1bのソース端子にダイオードD1bのアノード端子が、FET1bのドレイン端子にダイオードD1bのカソード端子がそれぞれ接続されている。次に、電力変換装置10の接続の詳細について説明する。半導体スイッチS1aを構成するFET1aのソース端子は平滑コンデンサC1の低電圧側端子VLに、そのドレイン端子は電圧端子VM1に接続されている。また、半導体スイッチS1bを構成するFET1bのソース端子は電圧端子VM1に、そのドレイン端子は平滑コンデンサC1の高電圧側端子VHに接続されている。そして、半導体スイッチS1a、S1bと電圧源として機能する平滑コンデンサC1により電圧形の電力変換装置10が構成されている。電圧端子VM1には電圧端子VMM1が接続され、電圧端子VM1-VMM1間には、電流センサCS1が接続されている。電流センサCS1は、電圧端子VM1から電圧端子VMM1の方向に流れる電流を正の向きとして検出する電流センサである。半導体スイッチS1a、S1bは、スイッチング動作により一方のみが導通する。そのため、半導体スイッチS1bの導通時においては、半導体スイッチS1bの電流は、電流センサCS1の検出電流と等しくなる。同様に、半導体スイッチS1aの導通時においては、半導体スイッチS1aの電流は、電流センサCS1の検出電流に対して正負が逆転した電流となる。また、電流センサCS1の電流が正のときには、半導体スイッチS1aの導通時の電流は負の方向であり、半導体スイッチS1bの導通時の電流は正の方向である。同様に、電流センサCS1の電流が負のときには、半導体スイッチS1aの導通時の電流は正の方向であり、半導体スイッチS1bの導通時の電流は負の方向である。つまり、電流センサCS1は、電圧端子VM1-VMM1間の電流だけでなく、半導体スイッチS1a、S1bの電流を検出する役割も有する。半導体スイッチS1aを構成するFET1aのゲート端子は、ゲート駆動回路101aの出力端子に接続され、このゲート駆動回路101aの入力端子には、ゲート信号G1aが入力される。半導体スイッチS1bを構成するFET1bのゲート端子は、ゲート駆動回路101bの出力端子に接続され、このゲート駆動回路101bの入力端子には、ゲート信号G1bが入力される。電流センサCS1の検出電流IM1はゲート生成部11に入力され、ゲート信号G1a、G1bはゲート生成部11より出力される。ゲート信号G1a、G1bはゲート駆動回路101a、101bを介して、各半導体スイッチS1a、S1bに接続されている。半導体スイッチS1a、S1bを構成するFET1a、FET1bは、それぞれゲート信号G1a、G1bがハイ信号オン信号のときにオンとなり、ゲート信号G1a、G1bがロウ信号オフ信号のときにオフとなる。図2は、電力変換装置10と電源、負荷の接続を示す全体概略図であり、ハーフブリッジインバータを構成している。図2において、コンデンサC1の高電圧側端子VHにはコンデンサCHの高電圧側端子が、コンデンサC1の低電圧側端子VLにはコンデンサCLの低電圧側端子が接続され、コンデンサCHの低電圧側端子とコンデンサCLの高電圧側端子が電圧端子VN1に接続されている。コンデンサCH、CLはコンデンサC1の電圧V1を分割し平滑化する平滑用コンデンサである。電力変換装置10の電圧端子VH-VL間には電圧源として機能するバッテリVs1が接続され、電圧端子VMM1-VN1間には交流誘導性負荷Loadが接続されている。そして、電圧端子VH-VL間に入力された直流電圧V1を負荷Loadに出力するインバータ動作と、負荷Loadに蓄えられたエネルギーを電圧端子VH-VL間に出力する整流動作を行う。インバータ動作と整流動作は、負荷Loadの電圧電流の位相により調整することができる。図3は、電力変換装置10の制御部であるゲート生成部11の構成を示すブロック図である。ゲート生成部11は、PWM生成部110、モード選択部111、ゲート間引き部112を含んでいる。PWM生成部110には、電圧端子VM1の電圧指令値VM1が入力され、相補ゲート信号G1a’、G1b’を出力する。モード選択部111には、電流センサCS1の検出電流IM1が入力され、モード信号Modeが出力される。ゲート間引き部112には、相補ゲート信号G1a’、G1b’、モード信号Mode、検出電流IM1が入力され、ゲート信号G1a、G1bが出力される。モード選択部111においては、電流IM1の実効値を算出し、電流IM1の実効値が所定の閾値IM1th以上の大きい場合には、モード信号Mode=間引きスイッチングモード電流が負であるときに、相補ゲート信号に対してPWMゲート信号のオン信号の一部またはすべてを間引くスイッチングモードとして出力し、電流IM1の実効値が閾値IM1th未満の小さい場合には、モード信号Mode=相補スイッチングモードとして出力する。閾値IM1thは、間引きスイッチングモードと相補スイッチングモードを選択するための閾値である。PWM生成部110においては、電圧指令値VM1に基づき、相補ゲート信号G1a’、G1b’を出力する。相補ゲート信号G1a’、G1b’は互いに相補的に動作をする信号であり、半導体スイッチS1a、S1bの短絡防止用に設けられたデッドタイムの期間以外は、ゲート信号G1a’がオン信号のときにゲート信号G1b’がオフ信号となり、ゲート信号G1a’がオフ信号のときにゲート信号G1b’がオン信号となる。デッドタイムは、ゲート信号G1a’、G1b’の遷移時に、ゲート信号G1a’、G1b’がともにオフ信号となる期間であり、スイッチング周期に比べて十分に短い時間である。デッドタイムは、半導体スイッチS1a、S1bがスイッチングの過渡時の短絡を防止するための期間である。ゲート間引き部112においては、モード信号Mode、相補ゲート信号G1a’、G1b’、電流IM1に基づいて、ゲート信号G1a、G1bを決定する。モード信号Mode=相補スイッチングモードのときには、ゲート信号G1a=ゲート信号G1a’、ゲート信号G1b=ゲート信号G1b’としてゲート信号G1a、G1bを出力する。また、モード信号Mode=間引きスイッチングモードのときには、ゲート信号G1a、G1bはゲート信号G1a’、G1b’に対して、半導体スイッチS1a、S1bの電流が負であるときに、オン信号の一部またはすべてを間引いた信号を出力する。モード信号Mode=間引きスイッチングモードであり、半導体スイッチS1aの電流が負で、電流IM1が閾値Ip0以上の閾値よりも大きいときには、ゲート信号G1a=ロウ信号オフ信号、ゲート信号G1b=ゲート信号G1b’としてゲート信号G1aのオン信号を間引いてゲート信号G1a、G1bを出力する。また、モード信号Mode=間引きスイッチングモードであり、半導体スイッチS1bの電流が負で、電流IM1が閾値-Ip0以下の閾値よりも小さいときには、ゲート信号G1a=ゲート信号G1a’、ゲート信号G1b=ロウ信号オフ信号としてゲート信号G1bのオン信号を間引いて、ゲート信号G1a、G1bを出力する。また、モード信号Mode=間引きスイッチングモードであり、電流IM1が閾値-Ipよりも大きく、閾値Ipよりも小さいときには、ゲート信号G1a=ゲート信号G1a’、ゲート信号G1b=ゲート信号G1b’としてゲート信号G1a、G1bを出力する。ゲート間引き部112においては、閾値Ipは、間引きスイッチングモードのときに、ゲート信号を間引く期間比率を決定するための閾値である。なお、PWM生成部110、モード選択部111、ゲート間引き部112は、マイコンにより実現してもよいし、電子回路などで実現してもよい。図4は、FETの電圧電流特性図と還流ダイオードの電圧電流特性図である。図4の縦軸は、FETのオン状態における電流ソースからドレインの電流および還流ダイオードの電流アノードからカソードへの電流である。また、図4の横軸は、FETのオン状態における電圧降下ソース-ドレイン間電圧降下および還流ダイオードの電圧降下である。還流ダイオードの電圧降下に比べ、FETの電圧降下が小さい。図5は、半導体スイッチを流れる電流を表した図であり、半導体スイッチに電流が負の向きに流れている。図5aにおいては、FETがオン状態であり、還流ダイオードに比べ電圧降下が小さいFETに電流が流れる。図5bにおいては、FETがオフ状態であり、還流ダイオードに電流が流れる。そのため、半導体スイッチの負方向に電流が流れている場合において、FETがオン状態であれば、還流ダイオードにはほとんど電流が流れず、FETに電流が流れる。図6は、FETと還流ダイオードの構成図である。FETのドレイン電位面は、半田60を介して、板状のヒートスプレッダ61の一方の面に接続されている。還流ダイオードのカソード電位面は、半田62を介して、ヒートスプレッダ61の同じ面に接続されている。また、ヒートスプレッダ61の反対面は、絶縁シート63を介して、銅箔64の一方の面に接続されている。銅箔64の反対面は、グリス65を介して、ヒートシンク66に接続されている。FETで生じる損失発熱は、半田60、ヒートスプレッダ61、絶縁シート63、銅箔64、グリス65の順に伝熱し、ヒートシンク66で冷却される。還流ダイオードで生じる損失発熱は、半田62、ヒートスプレッダ61、絶縁シート63、銅箔64、グリス65の順に伝熱し、ヒートシンク66で冷却される。そのため、FETと還流ダイオードは互いに熱干渉するが、その影響は小さい。なお、比較のために記載するが、仮に、還流ダイオードをFETのソース電位面に半田を介して接続した構成とした場合には、熱干渉が大きくなる。次に、実施の形態1に係る電力変換装置10の動作について、図7および図8を参照して説明する。図7は、相補スイッチングモードのときの動作波形図である。つまり、図7は、電流IM1の実効値が閾値IM1th未満の小さいときの動作波形図である。図8は、間引きスイッチングモードのときの波形図である。つまり、図8は、電流IM1の実効値が閾値IM1th以上の大きいときの動作波形図である。図7、図8には、同一の時間軸に沿って電流1周期分の、電圧指令値VM1、電流IM1、ゲート信号G1a’、G1b’、G1a、G1b、半導体スイッチS1a、S1bの電流、FET1a、FET1bの電流、還流ダイオードD1a、D1bの電流を示す。なお、図7、図8では、電流1周期のみを記載しているが、実際の動作においては、複数周期が連続している。まず、相補スイッチングモードのときの動作電流IM1の実効値が閾値IM1th未満の小さいときの動作について、図7を参照して、以下に説明する。PWM生成部110では、入力された正弦波状の電圧指令値VM1に基づいて、相補PWM信号G1a’、G1b’が出力される。電流IM1の実効値が閾値IM1th未満で小さいため、モード選択部111において、モード信号Mode=相補スイッチングモードを出力する。ゲート間引き部112に、モード信号=相補スイッチングモードが入力されるため、ゲート信号G1a、G1bはG1a=G1a’、G1b=G1b’となり、デッドタイム以外の期間において相補的に動作する信号が出力される。FETの電圧降下は、還流ダイオードに比べ小さいので、半導体スイッチのFETのオン状態においては、電流の正負にかかわらず、FETに電流が流れる。ゲート信号G1aがオン信号のときには半導体スイッチS1aのFET1aが導通し、ゲート信号G1bがオン信号のときには半導体スイッチS1bのFET1bが導通する。また、ゲート信号G1a、G1bがともにオフ信号デッドタイムのときには、電流IM1が正であれば還流ダイオードDa1が導通し、電流IM1が負であれば還流ダイオードDb1が導通する。デッドタイムの期間以外は、還流ダイオードに比べ電圧降下の小さなFETが導通する。つまり、導通損失の小さく、電力変換効率の高い、電力変換装置を実現できる。また、還流ダイオードに比べFETの導通損失発熱が大きくなるが、電流が小さいため、FETの温度は使用できる上限温度を超えない。このように、電流が小さいときには、相補スイッチングを行うため、導通損失の小さな電力変換効率の高い電力変換装置を実現できる。次に、間引きスイッチングモードのときの動作電流IM1の実効値が閾値IM1th以上の大きいときの動作について、図8を参照して、以下に説明する。PWM生成部110では、相補スイッチングモードのときと同様に、入力された正弦波状の電圧指令値VM1に基づいて、相補PWM信号G1a’、G1b’が出力される。電流IM1の実効値が閾値IM1th以上で大きいため、モード選択部111で、モード信号Mode=間引きスイッチングモードを出力する。ゲート間引き部112にモード信号=間引きスイッチングモードが入力されるため、ゲート信号G1a、G1bはゲート信号G1a’、G1b’に対して、半導体スイッチS1a、S1bの電流が負であるときに、オン信号を間引いた間引きゲート信号となる。電流IM1が正のとき、半導体スイッチS1aには通電時に負の方向の電流が流れ、半導体スイッチS1bには通電時に正の方向の電流が流れる。電流IM1が正であり半導体スイッチS1aの通電電流が負であり、電流IM1が閾値Ip0以上の閾値以上のときには、ゲート信号S1aのオン信号が間引かれ、オフ信号となる。このとき、半導体スイッチS1aの電流は、FET1aを流れず還流ダイオードD1aを流れる。また、電流IM1が正であり、閾値Ip未満のときには、ゲート信号S1a、S1bは相補信号であり、半導体スイッチS1aの電流は、デッドタイムの期間以外は、FET1aを流れる。このため、閾値Ipの値を調整することにより、FET1aとDa1の通電の時間比率を変更することができる。同様に、電流IM1が負であり半導体スイッチS1bの通電電流が負であり、電流IM1が閾値-Ip0以下の閾値未満の小さいときには、ゲート信号S1bのオン信号が間引かれ、オフ信号となる。このとき、半導体スイッチS1bの電流は、FET1bを流れず、還流ダイオードD1bを流れる。また、電流IM1が負であり、閾値-Ip以上のときには、ゲート信号S1a、S1bは相補信号であり、半導体スイッチS1bの電流は、デッドタイムの期間以外は、FET1bを流れる。このため、閾値Ipの値を調整することにより、FET1bとD1bの通電の時間比率を変更することができる。前記においては閾値Ipを固定値として説明したが、電流IM1の実効値により変更してもよい。同じ間引きスイッチングモードであっても、電流IM1の実効値が大きいときほど、FETを流れる電流が大きくなり、FETが高温になり易い。そのため、電流IM1の実効値が大きいときほど、閾値Ipを小さくすれば、FETの通電時間が小さくなるので有効である。また、FETの温度を計測する温度センサを備え、FETの温度により閾値Ipを変更してもよい。例えば、FET1aが所定の温度以上の高温のときに、閾値Ipを小さくすれば、FET1aの通電時間が短くなり、FET1aの発熱が低減し、FET1aの温度を下げることができる。このように、電流IM1が大きいときには、半導体スイッチS1a、S1bの通電電流が負のときに、間引きスイッチングを行うため、FET1a、FET1bの通電時間を短くすることができ、FET1a、FET1bの発熱が低減し、FET1a、FET1bの温度を下げることができる。そのため、FETの温度により制限されていた電力変換装置の通電電流を高めることができ、最大出力電力を高めることができる。なお、間引きスイッチングモードでは、還流ダイオードD1a、D1bの通電時間が長くなり、還流ダイオードD1a、D1bの発熱が大きくなるが、FET1a、FET1bと還流ダイオードD1a、D1bの熱干渉は小さいため、還流ダイオードD1a、D1bの発熱によるFET1a、FET1bの温度上昇は小さいので問題はない。一例であるが、変調率1VM1の振幅が0.5×V1で、負荷の力率0.6の場合においては、半導体スイッチS1a、S1bの電流が負であるときに間引きスイッチングを行うことにより、相補スイッチングに対して、FET1a、FET1bの発熱は3割程度低下し、FET1a、FET1bの温度上昇も3割程度低下する。そのため、間引きスイッチングを行うことにより、通電電流を1~2割高めることができ、最大出力電力も1~2割高めることができる。以上のように、実施の形態1による電力変換装置によれば、FETと前記FETに逆並列に接続された還流ダイオードにより構成された半導体スイッチを2個1組有し、電圧源として機能するコンデンサに、2個1組の半導体スイッチが接続された電圧形の電力変換装置において、半導体スイッチに流れる電流の向きを検出する電流センサCS1を備え、半導体スイッチに流れる電流の大きさが所定の閾値未満の小さいときに、相補スイッチングモードとする相補スイッチングを行うことにより、電力変換効率が高めることができ、半導体スイッチに流れる電流の大きさが所定の閾値以上で大きいときに、間引きスイッチングモードとする電流が負であるときに、相補ゲート信号に対してPWMゲート信号のオン信号の一部またはすべてを間引いたスイッチングを行うことにより、電力変換装置の最大出力電力を高めることができるまた、前記実施の形態1では、閾値IM1thを固定として説明したが、FETの温度を検出する温度センサを備え、閾値IM1thをFETの温度により可変とし、FETの温度が所定の温度以上の高温のときには閾値IM1thを小さくし、FETの温度が前記所定の温度未満の低温のときには閾値IM1thを大きくしてもよい。このようにすることにより、FETの温度が低く余裕があるときには、できる限り相補スイッチングモードとし、FETの温度が高く余裕が少ないときには、間引きスイッチングモードとすることができる。また、電流の閾値IM1thにより、相補スイッチングモードと間引きスイッチングモードを切り替えるのではなく、FETの温度が所定の温度未満の低温のときに相補スイッチングモードとし、FETの温度が所定の温度以上の高温のときには間引きスイッチングモードとしても同様の効果が得られる。また、FETの温度を検出する温度センサの代わりに、FETや還流ダイオードを冷却するヒートシンクの温度を検出する温度センサや、ヒートシンクの冷媒の温度を検出する温度センサであっても良い。また、前記実施の形態1では、半導体スイッチS1a、S1bの電流の検出に、電流センサCS1を用いたが、代わりに、半導体スイッチS1a、S1bに直列に接続した電流センサを用いてもよい。また、電流センサCS1により、半導体スイッチS1a、S1bの電流の向きを検出したが、デッドタイムにおける電圧端子VM1の電位を計測して、半導体スイッチの電流の向きを判別してもよい。電圧端子VM1の電位と半導体スイッチの電流の向きの関係を説明すると、デッドタイムにおいて、電圧端子VM1の電位が電圧端子VHにほぼ等しければ、半導体スイッチS1bのダイオードD1bが導通しているので、半導体スイッチS1bに負の電流が流れている。同様に、デッドタイムにおいて、電圧端子VM1の電位が電圧端子VLにほぼ等しければ、半導体スイッチS1aのダイオードD1aが導通しているため、半導体スイッチS1aには負の電流が流れている。また、前記実施の形態1では、相補スイッチングモードと間引きスイッチングモードの2種類のモードを有したが、間引きスイッチングモードのみとしても良い。その場合は、電流の大きさが小さいときにも、間引きスイッチングモードとなるため、電力変換効率が低下するが、前記実施の形態1と同様に、最大出力を高めることが出来る。また、前記実施の形態1では、電力変換装置10を1組用いた電圧形のハーフブリッジインバータを用いて説明を行ったが、電力変換装置10を3組用いた電圧形の三相インバータや、電力変換装置を1組とリアクトルとコンデンサを用いた電圧形のDC/DCコンバータであっても同様である。図9に、電力変換装置10を3組用いた電圧形の三相インバータと、バッテリVs1、電動発電機MGの構成を示す電気回路図を示す。3組の電力変換装置10をそれぞれ、10U、10V、10Wとして識別する。電力変換装置10U、10V、10Wの電圧端子VHをそれぞれ、電圧端子VHU、VHV、VHWとする。また、同様に電力変換装置10U、10V、10Wの電圧端子VLをそれぞれ、電圧端子VLU、VLV、VLWとし、電力変換装置10U、10V、10Wの電圧端子VMM1をそれぞれ、電圧端子VMM1U、VMM1V、VMM1Wとする。電圧端子VLU、VLV、VLWは互いに接続され、その接続点はバッテリVs1の低電圧側に接続されている。電圧端子VHU、VHV、VHWは互いに接続され、その接続点はバッテリVs1の高電圧側に接続されている。また、電圧端子VMM1U、VMM1V、VMM1Wは、三相の電動発電機MGに接続されている。なお、各電力変換装置VHU、VHV、VHWのコンデンサC1は共通でもよい。また、各電力変換装置のゲート生成部11も一体化してもよい。また、三相インバータでは、各電力変換装置の電流センサCS1の電流の和は0となるので、電流センサCS1は電力変換装置VHU、VHVのみに搭載し、VHWの電流は演算により導出してもよい。図10に、電力変換装置10を用いたDC/DCコンバータの回路図を示す。電圧端子VMM1にリアクトルLの一方の端子を接続し、リアクトルのもう一方の端子を平滑用のコンデンサC2の高電圧側端子に接続する。コンデンサC2の低電圧側端子は、電圧端子VLに接続している。また、バッテリVs1を電圧端子VH、VLに接続し、直流負荷LoaddcをコンデンサC2の高電圧側端子と低電圧側端子に接続していてもよい。バッテリVs1を降圧し、コンデンサC2に電圧V2として出力する降圧用のDC/DCコンバータである。以上、実施の形態1に係る電力変換装置10について詳述したが、この電力変換装置10は、ハーフブリッジインバータに限らず、電圧形の種々のインバータや整流器、DC/DCコンバータへの適用が可能である。実施の形態2.次に、この発明の実施の形態2に係る電力変換装置について説明する。図11は、実施の形態2に係る電力変換装置の主回路と制御部の構成を示す電気回路図である。実施の形態2に係る電力変換装置20は、電圧端子VHと電圧端子VL間の直流電圧V1を、2組の半導体スイッチS2aおよびS2b、S3aおよびS3bのスイッチング動作により、3種類の電位を有する電圧にして電圧端子VM1に出力する機能を備える電圧形の電力変換装置である。実施の形態1に係る電力変換装置10においては、2種類の電位を有する電圧矩形波電圧にして電圧端子VM1に出力していたが、実施の形態2に係る電力変換装置20は、3種類の電位を有する電圧にして電圧端子VM1に出力する3レベルの電圧形の電力変換装置である。図11において、電力変換装置20は、直流電圧V1を平滑化する平滑コンデンサC1と、平滑コンデンサC11と、半導体スイッチS2aおよびS2b、S3aおよびS3bと、半導体スイッチS2aおよびS2b、S3aおよびS3bの電流を検出する電流センサCS1、ゲート生成部12、13を備えている。ゲート生成部12、13は、実施の形態1によるゲート生成部11と同じ機能であり、ゲート生成部の出力であるゲート信号G1a、G1bを、ゲート信号G2aおよびG2b、G3aおよびG3bに変更している。実施の形態1と同様に、半導体スイッチS2a、S2bはワイドバンドギャップ半導体のFET2a、FET2bとそれに逆並列接続された還流ダイオードD2a、D2bにより構成され、半導体スイッチS3a、S3bはワイドバンドギャップ半導体のFET3a、FET3bとそれに逆並列接続された還流ダイオードD3a、D3bにより構成されている。また、同様にFET2aのソース端子にダイオードD2aのアノード端子が、FET2aのドレイン端子にダイオードD2aのカソード端子が接続されている。FET2bのソース端子にダイオードD2bのアノード端子が、FET2bのドレイン端子にダイオードD2bのカソード端子が接続されている。FET3aのソース端子にダイオードD3aのアノード端子が、FET3aのドレイン端子にダイオードD3aのカソード端子が接続されている。FET3bのソース端子にダイオードD3bのアノード端子が、FET3bのドレイン端子にダイオードD3bのカソード端子が接続されている。次に、電力変換装置20の接続の詳細について説明する。半導体スイッチS2aのFET2aのソース端子は平滑コンデンサC11の低電圧側端子に、そのドレイン端子は電圧端子VM1に接続されている。半導体スイッチS2bのFET2bのソース端子は電圧端子VM1に、そのドレイン端子は平滑コンデンサC11の高電圧側端子に接続されている。半導体スイッチS3aのFET3aのソース端子は平滑コンデンサC1の低電圧側端子VLに、そのドレイン端子はコンデンサC11の低電圧側端子に接続されている。半導体スイチS3bのFET3bのソース端子はコンデンサC11の高電圧側端子に、そのドレイン端子は平滑コンデンサC1の高電圧側端子VHに接続されている。半導体スイッチS2a、S2bはスイッチング動作により一方のみが導通し、同様に、半導体スイッチS3a、S3bはスイッチング動作により一方のみが導通する。また、コンデンサC11の電圧V11はコンデンサC1の電圧V1の半分になる。そのため、半導体スイッチS2a、S3aの導通時には、電圧端子VH1の電位は電圧端子VLと等しくなる。また、半導体スイッチS2b、S3aの導通時には、電圧端子VM1の電位は、電圧端子VLの電位に電圧V11=V1/2を加算した電位となる。つまり、電圧端子VLとVHの平均電位となる。また、半導体スイッチS2b、S3bの導通時には、電圧端子VM1の電位は電圧端子VHと等しくなる。また、半導体スイッチS2a、S3bの導通時には、電圧端子VM1の電位は電圧端子VHの電位から電圧V11=V1/2を減算した電位となる。つまり、電圧端子VLとVHの平均電位となる。このように、電圧端子VM1の電位は、電圧端子VLと同電位、VHと同電位、VLとVHの平均電位の3種類の電位となる。半導体スイッチS2aおよびS2b、S3aおよびS3bと電圧源として機能する平滑コンデンサC1、C11により3レベルの電圧形の電力変換装置を構成する。実施の形態1と同様に、電圧端子VM1には電圧端子VMM1が接続され、電圧端子VM1-VMM1間には、電流センサCS1が接続されている。半導体スイッチS2aおよびS2b、S3aおよびS3bはスイッチング動作により一方のみが導通するため、実施の形態1と同様に、電流センサCS1は、電圧端子VM1-VMM1間の電流だけでなく、半導体スイッチS2aおよびS2b、S3aおよびS3bの電流を検出する役割も有する。半導体スイッチS2bの導通時においては、半導体スイッチS2bの電流は、電流センサCS1の検出電流と等しくなる。同様に、半導体スイッチS2aの導通時においては、半導体スイッチS2aの電流は、電流センサCS1の検出電流に対して正負が逆転した電流となる。半導体スイッチS3bの導通時においては、半導体スイッチS3bの電流は、電流センサCS1の検出電流と等しくなる。半導体スイッチS3aの導通時においては、半導体スイッチS3aの電流は、電流センサCS1の検出電流に対して正負が逆転した電流となる。半導体スイッチS2aのFET2aのゲート端子は、ゲート駆動回路102aの出力端子に接続され、このゲート駆動回路102aの入力端子には、ゲート信号G2aが入力される。半導体スイッチS2bのFET2bのゲート端子は、ゲート駆動回路102bの出力端子に接続され、このゲート駆動回路102bの入力端子には、ゲート信号G2bが入力される。半導体スイッチS3aのFET3aのゲート端子は、ゲート駆動回路103aの出力端子に接続され、このゲート駆動回路103aの入力端子には、ゲート信号G3aが入力される。半導体スイッチS3bのFET3bのゲート端子は、ゲート駆動回路103bの出力端子に接続され、このゲート駆動回路103bの入力端子には、ゲート信号G3bが入力される。電流センサCS1の検出電流IM1はゲート生成部12、13に入力され、ゲート信号G2aおよびG2b、G3aおよびG3bは、それぞれゲート生成部12、13より出力される。ゲート信号G2aおよびG2b、G3aおよびG3bはゲート駆動回路を介して、各半導体スイッチS2aおよびS2b、S3aおよびS3bに接続されている。なお、電力変換装置20の主回路は、例えば、特許第3414749号公報に開示されている構成と同様の構成であるが、制御部であるゲート生成部12、13が異なる。ゲート生成部12、13は、実施の形態1のゲート生成部11と同様であり、電流IM1の実効値が所定の閾値IM1th未満の小さいときは相補スイッチングを行い、電流IM1の実効値が閾値IM1th以上の大きいときは間引きスイッチングを行う。このため、電流IM1が小さいときには相補スイッチングを行うため、デッドタイムの期間以外はFETを導通し、導通損失の小さな電力変換効率の高い電力変換装置を実現できる。また、電流IM1が大きいときには、半導体スイッチS2aおよびS2b、S3aおよびS3bの通電電流が負のときに、間引きスイッチングを行うため、FET2aおよびFET2b、FET3aおよびFET3bの通電時間を短くすることができ、FET2aおよびFET2b、FET3aおよびFET3bの発熱が低減し、FET2aおよびFET2b、FET3aおよびFET3bの温度を下げることができる。そのため、FETの温度により制限されていた、電力変換装置の通電電流を高めることができ、最大出力電力を高めることができる。以上のように、実施の形態2に係る電力変換装置によれば、FETと該FETに逆並列に接続された還流ダイオードにより構成された半導体スイッチを4個2組有し、電圧源として機能するコンデンサに、2組の半導体スイッチが接続された、3レベルの電圧形の電力変換装置において、半導体スイッチの電流の向きを検出する電流センサCS1を備え、半導体スイッチに流れる電流が小さいときに相補スイッチングを行うことにより、電力変換効率を高めることができ、半導体スイッチに流れる電流が大きく、電流が負であるときに、PWMゲート信号のオン信号を間引く間引きスイッチングを行うことにより、電力変換装置の最大出力電力を高めることができる。なお、本実施の形態では、ゲート生成部12および13を別体としたが、一体化してもよい。また、本実施の形態では、2組の半導体スイッチを用いた3レベルの電圧形の電力変換装置について示したが、前記特許第3414749号公報に開示されているように、半導体スイッチを複数組n組用いた、マルチレベルn1レベルの電圧形の電力変換装置の場合においても同様である。更に、平成12年11月30日オーム社第1版第1刷発行電気学会半導体電力変換システム調査委員会編パワーエレクトロニクス回路P140-P143に示す、半導体スイッチn組と、コンデンサn個と、ダイオードを用いた別形態のマルチレベルn1レベルの電圧形の電力変換装置の場合においても同様である。