基板と、前記基板上に載置された第1半導体実装部品と、前記基板上に載置された第2半導体実装部品と、前記第1半導体実装部品と前記第2半導体実装部品に接続されて前記基板に設けられた第1配線と、前記第1半導体実装部品と前記第2半導体実装部品に接続されて、前記第1配線の配線幅よりも太い配線幅を有し、前記基板に設けられた第2配線とを備えることを特徴とする半導体記憶装置。前記基板に前記第1配線及び前記第2配線を複数本配置した半導体記憶装置であって、前記前記第1配線それぞれは前記第2配線に隣接することを特徴とする請求項1記載の半導体記憶装置。前記基板に前記第2配線の配線幅以上の配線幅を有するダミー配線をさらに設け、前記ダミー配線は前記第1配線及び前記第2配線を挟むように配置されることを特徴とする請求項1又は請求項2記載の半導体記憶装置。前記第1半導体実装部品と前記第2半導体実装部品の間に配置された弾性部材をさらに設けることを特徴とする請求項1乃至請求項3いずれか1項に記載の半導体記憶装置。前記基板のうち、前記第1半導体実装部品と前記第2半導体実装部品との間に位置する箇所に穴を形成することを特徴とする請求項1乃至請求項4いずれか1項に記載の半導体記憶装置。本実施形態は、耐振動性を向上可能な半導体記憶装置を提供する。本実施形態による半導体記憶装置は、基板と、前記基板上に載置された第1半導体実装部品と、前記基板上に載置された第2半導体実装部品と、前記第1半導体実装部品と前記第2半導体実装部品に接続されて前記基板に設けられた第1配線と、前記第1半導体実装部品と前記第2半導体実装部品に接続されて、前記第1配線の配線幅よりも太い配線幅を有し、前記基板に設けられた第2配線とを備える。以下、図面を参照して本実施形態について説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。また、図面の寸法比率は、図示の比率に限定されるものではない。なお、本実施形態は、本発明を限定するものではない。第1実施形態第1実施態様に従った半導体記憶装置について説明する。第1実施形態の半導体記憶装置の例としてSDカードを用いて説明する。1.半導体記憶装置の全体構成について図1は、第1実施形態における半導体記憶装置を示すブロックである。図示するように半導体記憶装置1は、おおまかにNAND型フラッシュメモリ半導体チップ100と、フラッシュコントローラメモリコントローラ、半導体チップ200を有する。このフラッシュコントローラ200は、例えばホストシステム外部から受けたコマンドに基づき、NAND型フラッシュメモリ100を制御する。図示するように半導体記憶装置1は、NAND型フラッシュメモリ100とフラッシュコントローラ200を接続する複数の配線を有する。この配線は、チップイネーブル信号/CE、アドレスラッチイネーブル信号ALE、コマンドラッチイネーブル信号CLE、ライトイネーブル信号/WE、リードイネーブル信号/RE、ライトプロテクト信号/WP、I/O1~I/O8から入出力されるデータ信号を、転送するための配線である。NAND型フラッシュメモリ100は、例えばFATシステムや管理データを保持するROMヒューズを有する。なお、本実施形態は、SDカードに限定されることなく、フラッシュメモリ100とメモリコントローラ200を含むメモリシステム例えば、SSDに対して適用できる。具体的な適用方法については、後述する。2.フラッシュメモリ100とメモリコントローラ200の実装方法図2aは、第1実施形態の半導体記憶装置1におけるフラッシュメモリ100とメモリコントローラ200の実装方法を示す側方断面図である。図2bは、第1実施形態の半導体記憶装置1におけるフラッシュメモリ100とメモリコントローラ200の実装方法を示す上面図である。図2aに示すように、半導体記憶装置1は、プリント基板30と、プリント基板30上に実装されたNAND型フラッシュメモリ100と、プリント基板30上に実装されたメモリコントローラ200と、プリント基板30と電気的に接続されたコネクタ40と、NAND型フラッシュメモリ100及びメモリコントローラ200等を格納するケース50筐体を有する。プリント基板30は、ソルダーレジスト10と、このソルダーレジスト10の両表面に形成された金属配線20を有する。また、プリント基板30の一方の表面に形成された金属配線20は、ソルダーレジスト10を貫通する図示せぬビアを介してプリント基板30の他方の表面に形成された金属配線20に接続される。図2bに示すように、第1実施形態の半導体記憶装置1は、NAND型フラッシュメモリ100とメモリコントローラ200との間に、複数の金属配線20a~20jを有する。この複数の金属配線20a~20jは、図1におけるチップイネーブル信号/CE、アドレスラッチイネーブル信号ALE、コマンドラッチイネーブル信号CLE、ライトイネーブル信号/WE、リードイネーブル信号/RE、ライトプロテクト信号/WP、I/O1~I/O8から入出力されるデータ信号を、転送するための配線に対応する。なお、複数の金属配線20a~20jの本数は、本実施形態に限定されることなく、何本でも構わない。複数の金属配線20のうち、金属配線20a、20d、20f、20h、20jは、他の金属配線20b、20c、20e、20g、20iよりも配線幅が太い。説明の便宜上、複数の金属配線20を配線幅の太さで2つのグループに分けたとき、配線幅が相対的に太い金属配線20を第1金属配線と呼び、配線幅が相対的に細い金属配線20を第2金属配線と呼ぶ。図2bに示すように、第2金属配線20b、20c、20e、20g、20iは、第1金属配線20a、20d、20f、20h、20jに隣接するように配置される。第2金属配線20b、20c、20e、20g、20iの両隣の配線のうち、少なくとも一方の配線が第1金属配線20a、20d、20f、20h、20jとなるように、第2金属配線20b、20c、20e、20g、20iは配置される。3.第1実施形態の効果以上より、本実施形態は、耐振動性を向上可能な半導体記憶装置を提供できる。以下、具体的に説明する。説明の便宜上、NAND型フラッシュメモリ100とメモリコントローラ200との間に形成された金属配線が第2金属配線のみで形成されている比較例を用いて、本実施形態の効果を説明する。例えばプリント基板30の平面に対して直交する方向第1方向に半導体記憶装置1が力/衝撃を受けた場合、プリント基板30のうち、NAND型フラッシュメモリ100とメモリコントローラ200との間に形成された部分に応力が集中しやすい。その結果、プリント基板30の応力が集中する部分にクラックが入る場合がある。すなわち、応力が集中する部分にある金属配線が断線する可能性がある。しかし、本実施形態の半導体記憶装置1では、図2bに示すように第1金属配線と第2金属配線が隣接するように、第2金属配線は配置されている。ここで、第1金属配線の配線幅が第2金属配線の配線幅よりも太い。したがって、第2金属配線よりも第1金属配線がより応力を受けるため、隣接する第2金属配線が断線しにくくなる。以上より、本実施形態は、耐振動性を向上可能な半導体記憶装置を提供できる。本実施形態のように、第2金属配線20b、20c、20e、20g、20iの両隣の配線のうち、少なくとも一方の配線が第1金属配線20a、20d、20f、20h、20jとなるように、第2金属配線20b、20c、20e、20g、20iは配置されればよく、例えば金属配線20f~20jのように、第1金属配線と第2金属配線が交互に配置されていてもよく、金属配線20a~20dのように、2本の第2金属配線を2本の第1金属配線が挟むように配置されていてもよい。第2実施形態第2実施態様に従った半導体記憶装置について説明する。第1実施形態と同様に、SDカードの例を用いて説明する。第2実施形態は、第1実施形態に対して金属配線20のレイアウトが異なり、他の構成等については同一である。このため、同一部分の詳細な説明を省略する。1.フラッシュメモリ100とメモリコントローラ200の実装方法図3aは、第2実施形態の半導体記憶装置1におけるフラッシュメモリ100とメモリコントローラ200の実装方法を示す側方断面図である。図3bは、第2実施形態の半導体記憶装置1におけるフラッシュメモリ100とメモリコントローラ200の実装方法を示す上面図である。図3cは、図3bのうち、金属配線20の拡大を示す図である。図3bに示すように、第2実施形態の半導体記憶装置1は、NAND型フラッシュメモリ100とメモリコントローラ200との間に、複数の金属配線20a~20jを有する。この複数の金属配線20a~20jは、図1におけるチップイネーブル信号/CE、アドレスラッチイネーブル信号ALE、コマンドラッチイネーブル信号CLE、ライトイネーブル信号/WE、リードイネーブル信号/RE、ライトプロテクト信号/WP、I/O1~I/O8から入出力されるデータ信号を、転送するための配線に対応する。なお、複数の金属配線20a~20jの本数は、本実施形態に限定されることなく、何本でも構わない。図3b及びcに示すように、各金属配線20a~20jにおいて金属配線の一部分の幅が太くなり幅b、その他の部分が幅bよりも細く形成される幅a;a<b。図3cに示すように、金属配線20fのうち幅bとなる部分は、金属配線20g、20hのうち幅bとなる部分に対して、金属配線の延びる方向にずれて配置される。同様に、金属配線20gのうち幅bとなる部分は、金属配線20f、20hのうち幅bとなる部分に対して、金属配線の延びる方向にずれて配置される。このように、金属配線の幅bとなる部分は、隣接する金属配線の幅bとなる部分に対して、金属配線の延びる方向にずれて配置される。2.第2実施形態の効果以上より、第2実施形態も、第1実施形態と同様に、耐振動性を向上可能な半導体記憶装置を提供できる。すなわち、本実施形態の半導体記憶装置1では、図3cに示すように複数の金属配線20を全体で見たとき、配線幅がbとなる部分が、複数の金属配線20のうちいずれか1本の金属配線に存在する。したがって、配線幅がbとなる部分が他の部分より応力を受けるため、金属配線20が断線しにくくなる。以上より、本実施形態は、耐振動性を向上可能な半導体記憶装置を提供できる。第3実施形態第3実施態様に従った半導体記憶装置について説明する。第1実施形態と同様に、SDカードの例を用いて説明する。第3実施形態は、第1実施形態に対してダミー金属配線21a~21eを用いる構成が異なり、他の構成等については同一である。このため、同一部分の詳細な説明を省略する。1.フラッシュメモリ100とメモリコントローラ200の実装方法図4aは、第3実施形態の半導体記憶装置1におけるフラッシュメモリ100とメモリコントローラ200の実装方法を示す側方断面図である。図4bは、第3実施形態の半導体記憶装置1におけるフラッシュメモリ100とメモリコントローラ200の実装方法を示す上面図である。図4bに示すように、第3実施形態の半導体記憶装置1は、NAND型フラッシュメモリ100とメモリコントローラ200との間に、複数の金属配線20a~20eを有する。この複数の金属配線20a~20eは、図1におけるチップイネーブル信号/CE、アドレスラッチイネーブル信号ALE、コマンドラッチイネーブル信号CLE、ライトイネーブル信号/WE、リードイネーブル信号/RE、ライトプロテクト信号/WP、I/O1~I/O8から入出力されるデータ信号を、転送するための配線に対応する。なお、複数の金属配線20a~20eの本数は、本実施形態に限定されることなく、何本でも構わない。また、半導体記憶装置1は、NAND型フラッシュメモリ100とメモリコントローラ200との間に、複数のダミー配線21a~21eを有する。このダミー配線21a~21eは、信号を転送するための配線でなく、複数の金属配線20a~20eの断線を防止する機能を有する。ダミー配線21a~21eの配線幅は、金属配線20a~20eの配線幅よりも太い。金属配線20a~20eそれぞれの両隣の配線のうち、少なくとも一方の配線がダミー配線21a~21eとなるように、ダミー配線21a~21eは配置される。また、2本のダミー配線21で複数の金属配線20a~20eを挟むように、ダミー配線21を形成してもよい。2.第3実施形態の効果以上より、第3実施形態も、第1実施形態と同様に、耐振動性を向上可能な半導体記憶装置を提供できる。第3実施形態の半導体記憶装置1は、ダミー配線21の配線幅が金属配線20の配線幅よりも太い。したがって、ダミー配線21が金属配線20より応力を受けるため、金属配線20が断線しにくくなる。以上より、本実施形態は、耐振動性を向上可能な半導体記憶装置を提供できる。変形例1次に、変形例1に従った半導体記憶装置について説明する。変形例1の半導体記憶装置の例としてSDカードを用いて説明する。1.フラッシュメモリ100とメモリコントローラ200の実装方法図5は、変形例1におけるフラッシュメモリ100とメモリコントローラ200の実装方法を示す側方断面図である。変形例1の半導体記憶装置1は、プリント基板30と、プリント基板30上に実装されたNAND型フラッシュメモリ100と、プリント基板30上に実装されたメモリコントローラ200と、プリント基板30と電気的に接続されたコネクタ40と、NAND型フラッシュメモリ100及びメモリコントローラ200等を格納するケース50筐体と、弾性部材60を有する。この弾性部材60は、第1方向に半導体記憶装置1が力/衝撃を受けた場合、プリント基板30のうちNAND型フラッシュメモリ100とメモリコントローラ200との間に形成された部分に集中する応力を軽減する機能を有する。弾性部材60は、例えばゴムを材料として用いる。弾性部材60は、プリント基板30のうちNAND型フラッシュメモリ100とメモリコントローラ200との間に位置する部分に載置される。弾性部材60は、金属配線20上に配置される。2.変形例1の効果上述したように、変形例1の弾性部材60は、第1方向に半導体記憶装置1が力/衝撃を受けた場合、プリント基板30のうちNAND型フラッシュメモリ100とメモリコントローラ200との間に形成された部分に集中する応力を軽減できる。その結果、金属配線の断線を軽減でき、耐振動性を向上可能な半導体記憶装置を提供できる。本変形例1は、第1実施形態乃至第3実施形態に適用することができる。すなわち、金属配線の形状やダミー配線を形成したうえで、弾性部材60を所望の位置に配置することで、より耐振動性を向上可能な半導体記憶装置を提供できる。変形例2次に、変形例2に従った半導体記憶装置について説明する。変形例2の半導体記憶装置の例としてSDカードを用いて説明する。1.フラッシュメモリ100とメモリコントローラ200の実装方法図6は、変形例1におけるフラッシュメモリ100とメモリコントローラ200の実装方法を示す側方断面図である。図7は、変形例1におけるフラッシュメモリ100とメモリコントローラ200の実装方法を示す上面図である。変形例2の半導体記憶装置1は、プリント基板30と、プリント基板30上に実装されたNAND型フラッシュメモリ100と、プリント基板30上に実装されたメモリコントローラ200と、プリント基板30と電気的に接続されたコネクタ40と、NAND型フラッシュメモリ100及びメモリコントローラ200等を格納するケース50筐体と、スリット70を有する。このスリット70は、第1方向に半導体記憶装置1が力/衝撃を受けた場合、プリント基板30のうちNAND型フラッシュメモリ100とメモリコントローラ200との間に形成された部分に集中する応力を外部に逃がす機能を有する。スリット70は、プリント基板30に貫通する孔であり、プリント基板30のうちNAND型フラッシュメモリ100とメモリコントローラ200との間に位置する部分に形成される。2.変形例2の効果上述したように、変形例2のスリット70は、第1方向に半導体記憶装置1が力/衝撃を受けた場合、プリント基板30のうちNAND型フラッシュメモリ100とメモリコントローラ200との間に形成された部分に集中する応力を逃がす。その結果、金属配線の断線を軽減でき、耐振動性を向上可能な半導体記憶装置を提供できる。本変形例2は、第1実施形態乃至第3実施形態に適用することができる。すなわち、金属配線の形状やダミー配線を形成したうえで、スリット70を所望の位置に形成することで、より耐振動性を向上可能な半導体記憶装置を提供できる。なお、本変形例2は、例えばプリント基板30が複数設けられた半導体記憶装置1で有用である。例えば、変形例2の半導体記憶装置1で、プリント基板30にスリット70を複数形成する場合を検討する。この場合には、複数のスリット70があるために、NAND型フラッシュメモリ100とメモリコントローラ200との間に形成する配線がひける領域が第1実施形態乃至第3実施形態と比較して少なくなる。しかし、図8に示すように、複数のプリント基板30a、30bを用いた半導体記憶装置1では、一度プリント基板30bを経由して、NAND型フラッシュメモリ100とメモリコントローラ200を接続することができる。その結果、第1実施形態乃至第3実施形態よりも配線がひける領域が少なくても、耐振動性を向上可能な半導体記憶装置を提供できる。なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。本実施形態を、フラッシュメモリとメモリコントローラを含む例えばSSDに適用した場合について、図9を用いて説明する。図9のブロック図に示すように、SSDは、ホスト装置からリード/ライトされるデータを記憶するNAND型フラッシュメモリ半導体チップ100と、ホスト装置とNAND型フラッシュメモリ100との間のデータ転送およびデータ転送の一環としてNAND型フラッシュメモリ100のアクセス制御を実行するコントローラチップであるデータ転送装置半導体チップ200’と、データ転送装置200’がデータ転送のための転送データを一次格納するための揮発性メモリであるRAM半導体チップ300を備える。ホスト装置から送信されてきたデータは、データ転送装置200’の制御の下、いったんRAM300に格納され、その後、RAM300から読み出されてNAND型フラッシュメモリ100に書き込まれる。データ転送装置200’は、ATAI/Fの制御およびホスト装置とRAM300との間のデータ転送の制御を実行するATAインターフェースコントローラATAコントローラと、RAM300に対するデータのリード/ライトを制御するRAMコントローラと、NAND型フラッシュメモリ100とRAM300との間のデータ転送の制御を実行するNANDコントローラと、ファームウェアに基づいてデータ転送装置200’全体の制御を実行するMPUを備える。本実施形態を上記のSSDに適用する場合には、NAND型フラッシュメモリ100とデータ転送装置200’との間に設けられた複数の配線が第1配線と第2配線となるよう配線幅を変更してもよい。また、データ転送装置200’とRAM300との間に設けられた複数の配線が第1配線と第2配線となるよう配線幅を変更してもよい。変形例について、SSDの実施形態に対しても同様に適用することができる。なお、本実施形態では、SDカードやSSDを例として説明したが、これに限定されることなく、プリント基板に実装された半導体実装部品間の配線全てに適用できる。半導体実装部品には、半導体チップも含まれる。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。