主トランジスタの制御端子に与えるPWM駆動信号のパルス幅を変化させることにより出力電圧を制御するスイッチング電源装置において、出力電圧の目標値と検出値との差分に応じたパルス幅を有するPWM制御信号を出力する制御回路と、第1電源線と第2電源線との間に出力ノードを挟んで直列に接続されるとともに各制御端子が共通の入力ノードに接続された第1トランジスタおよび第2トランジスタからなるバッファ回路が複数段に縦続接続され、前記PWM制御信号を入力して前記PWM駆動信号を出力する駆動信号生成回路とを備え、前記駆動信号生成回路は、少なくとも1つのバッファ回路についてその出力ノードにおける前記主トランジスタのオン期間に対応するパルス幅が狭まるように当該出力ノードの前記第1電源線への電圧変化および前記第2電源線への電圧変化の何れか一方の電圧変化を遅延させる遅延回路を備えていることを特徴とするスイッチング電源装置。前記遅延回路は、前記第1電源線と前記バッファ回路の出力ノードとの間に前記第1トランジスタと直列に接続された電流制限素子と、前記出力ノードと前記第2電源線との間に接続されたコンデンサとから構成されていることを特徴とする請求項1記載のスイッチング電源装置。前記遅延回路は、前記バッファ回路の出力ノードと前記第2電源線との間に前記第2トランジスタと直列に接続された電流制限素子と、前記出力ノードと前記第2電源線との間に接続されたコンデンサとから構成されていることを特徴とする請求項1記載のスイッチング電源装置。前記遅延回路は、前記第1電源線と前記バッファ回路の出力ノードとの間に前記第1トランジスタと直列に接続された定電流回路と、前記出力ノードと前記第2電源線との間に接続されたコンデンサとから構成されていることを特徴とする請求項1記載のスイッチング電源装置。前記遅延回路は、前記バッファ回路の出力ノードと前記第2電源線との間に前記第2トランジスタと直列に接続された定電流回路と、前記出力ノードと前記第2電源線との間に接続されたコンデンサとから構成されていることを特徴とする請求項1記載のスイッチング電源装置。前記バッファ回路を構成する第1および第2トランジスタの電流出力能力を異ならせることにより前記遅延回路として動作させることを特徴とする請求項1記載のスイッチング電源装置。前記遅延回路は、前記バッファ回路の出力ノードの電圧を入力とし、その第1電源線への電圧変化および第2電源線への電圧変化の何れか一方の電圧変化を遅延させる遅延タイマにより構成されていることを特徴とする請求項1記載のスイッチング電源装置。前記遅延タイマは、前記バッファ回路の出力ノードの電圧を遅延させて出力する反転回路と、前記バッファ回路の出力ノードの電圧と前記反転回路の出力電圧を入力とするRSフリップフロップとから構成されていることを特徴とする請求項7記載のスイッチング電源装置。上述したスイッチング電源装置1は、出力電圧Vccが一定となるようにフィードバック制御を行う。すなわち、出力電圧Vccが目標電圧よりも低下したときにはトランジスタ5のオン期間に対応するPWM制御信号のオンパルス幅を増加させ、出力電圧Vccが目標電圧よりも上昇したときにはPWM制御信号のオンパルス幅を減少させる。この定電圧制御は、駆動信号生成回路14がPWM制御信号をバッファリングして反転した波形を持つPWM駆動信号を出力することを前提として成立する。ところが、実際のスイッチング電源装置1におけるPWM制御信号とPWM駆動信号のオンパルス幅には差異が生じる場合がある。この原因には、バッファ回路BF1~BF5を構成するトランジスタTP1~TP5、TN1~TN5のしきい値電圧のばらつき、トランジスタTP1、TP2、...とトランジスタTN1、TN2、...との電流出力能力の差、配線抵抗や寄生容量による波形のなまりなどが考えられる。出力するPWM駆動信号のオンパルス幅が入力したPWM制御信号のオンパルス幅よりも狭まる場合には、フィードバック制御によりPWM制御信号のオンパルス幅が自動的に広がるので、出力可能な上限電圧が若干低下することを除けば定電圧制御への影響はない。しかし、PWM駆動信号のオンパルス幅がPWM制御信号のオンパルス幅よりも広がる場合には、フィードバック制御が機能しても出力可能な最小のオンパルス幅が広がり、極めて幅狭のオンパルス幅を出力できなくなる。その結果、極めて幅狭のオンパルス幅が必要となる無負荷時または軽負荷時において、安定した高精度の定電圧制御が困難になるという問題が生じる。本発明は上記事情に鑑みてなされたもので、その目的は、無負荷時または軽負荷時においても安定した高精度の定電圧制御が可能となるスイッチング電源装置を提供することにある。請求項1に記載した手段によれば、制御回路は、出力電圧の目標値と検出値との差分に応じたパルス幅主トランジスタのオンに対応したオンパルス幅を有するPWM制御信号を出力する。駆動信号生成回路は、第1電源線と第2電源線との間に出力ノードを挟んで直列に接続されるとともに各制御端子が共通の入力ノードに接続された第1トランジスタおよび第2トランジスタからなるバッファ回路が複数段に縦続接続された構成を備え、PWM制御信号を入力してPWM駆動信号を出力する。主トランジスタはPWM駆動信号に従ってオンオフ動作し、そのデューティ比に応じて出力電圧が制御されて目標電圧に近付く。駆動信号生成回路は、複数段のバッファ回路のうち、少なくとも1つのバッファ回路についてその出力ノードにおける主トランジスタのオン期間に対応するパルス幅オンパルス幅が狭まるように当該出力ノードの第1電源線への電圧変化および第2電源線への電圧変化の何れか一方の電圧変化を遅延させる遅延回路を備えている。このようにバッファ回路の出力ノードにおける特定の向きの電圧変化を選択的に遅延させることにより、PWM制御信号のオンパルス幅に対してPWM駆動信号のオンパルス幅が広がることを極力防止できる。その結果、PWM制御信号に従って極めて幅狭のオンパルス幅を出力することができ、無負荷時または軽負荷時において安定した高精度の定電圧制御が可能となる。請求項2に記載した手段によれば、遅延回路は、第1電源線とバッファ回路の出力ノードとの間に第1トランジスタと直列に接続された電流制限素子と、出力ノードと第2電源線との間に接続されたコンデンサとから構成されている。第1トランジスタがオフ、第2トランジスタがオンの状態から、第1トランジスタがオン、第2トランジスタがオフの状態に移行するとき、コンデンサの充電経路に電流制限素子が介在するので、出力ノードの電圧が第1電源線の電圧に変化するときの傾きが減少し出力反転タイミングが遅れる。一方、第1トランジスタがオン、第2トランジスタがオフの状態から、第1トランジスタがオフ、第2トランジスタがオンの状態に移行するときには、コンデンサの放電経路に電流制限素子が介在しないので、出力ノードの電圧が第2電源線の電圧に変化するときの電圧変化の傾きは減少せず出力反転タイミングに遅れは生じない。その結果、当該出力ノードが第1電源線の電圧である時に対応して主トランジスタがオンするように構成することで、PWM制御信号のオンパルス幅に対してPWM駆動信号のオンパルス幅が広がることを極力防止できる。請求項3に記載した手段によれば、遅延回路は、バッファ回路の出力ノードと第2電源線との間に第2トランジスタと直列に接続された電流制限素子と、出力ノードと第2電源線との間に接続されたコンデンサとから構成されている。第1トランジスタがオン、第2トランジスタがオフの状態から、第1トランジスタがオフ、第2トランジスタがオンの状態に移行するとき、コンデンサの放電経路に電流制限素子が介在するので、出力ノードの電圧が第2電源線の電圧に変化するときの傾きが減少し出力反転タイミングが遅れる。一方、第1トランジスタがオフ、第2トランジスタがオンの状態から、第1トランジスタがオン、第2トランジスタがオフの状態に移行するときには、コンデンサの充電経路に電流制限素子が介在しないので、出力ノードの電圧が第1電源線の電圧に変化するときの電圧変化の傾きは減少せず出力反転タイミングに遅れは生じない。その結果、当該出力ノードが第2電源線の電圧である時に対応して主トランジスタがオンするように構成することで、PWM制御信号のオンパルス幅に対してPWM駆動信号のオンパルス幅が広がることを極力防止できる。請求項4に記載した手段によれば、遅延回路は、第1電源線とバッファ回路の出力ノードとの間に第1トランジスタと直列に接続された定電流回路と、出力ノードと第2電源線との間に接続されたコンデンサとから構成されている。第1トランジスタがオフ、第2トランジスタがオンの状態から、第1トランジスタがオン、第2トランジスタがオフの状態に移行するとき、コンデンサの充電経路に定電流回路が介在するので充電速度が制限され、出力ノードの電圧が第1電源線の電圧に変化するときの傾きが減少し出力反転タイミングが遅れる。一方、第1トランジスタがオン、第2トランジスタがオフの状態から、第1トランジスタがオフ、第2トランジスタがオンの状態に移行するときには、コンデンサの放電経路に定電流回路が介在しないので、出力ノードの電圧が第2電源線の電圧に変化するときの電圧変化の傾きは減少せず出力反転タイミングに遅れは生じない。その結果、当該出力ノードが第1電源線の電圧である時に対応して主トランジスタがオンするように構成することで、PWM制御信号のオンパルス幅に対してPWM駆動信号のオンパルス幅が広がることを極力防止できる。請求項5に記載した手段によれば、遅延回路は、バッファ回路の出力ノードと第2電源線との間に第2トランジスタと直列に接続された定電流回路と、出力ノードと第2電源線との間に接続されたコンデンサとから構成されている。第1トランジスタがオン、第2トランジスタがオフの状態から、第1トランジスタがオフ、第2トランジスタがオンの状態に移行するとき、コンデンサの放電経路に定電流回路が介在するので放電速度が制限され、出力ノードの電圧が第2電源線の電圧に変化するときの傾きが減少し出力反転タイミングが遅れる。一方、第1トランジスタがオフ、第2トランジスタがオンの状態から、第1トランジスタがオン、第2トランジスタがオフの状態に移行するときには、コンデンサの充電経路に定電流回路が介在しないので、出力ノードの電圧が第1電源線の電圧に変化するときの電圧変化の傾きは減少せず出力反転タイミングに遅れは生じない。その結果、当該出力ノードが第2電源線の電圧である時に対応して主トランジスタがオンするように構成することで、PWM制御信号のオンパルス幅に対してPWM駆動信号のオンパルス幅が広がることを極力防止できる。請求項6に記載した手段によれば、バッファ回路を構成する第1および第2トランジスタの電流出力能力が異なる。例えば第1トランジスタの電流出力能力が第2トランジスタの電流出力能力よりも低い場合、第1トランジスタがオン、第2トランジスタがオフの状態に移行するときの電圧変化時間は、第1トランジスタがオフ、第2トランジスタがオンの状態に移行するときの電圧変化時間に比べ長くなる。その結果、当該出力ノードが第1電源線の電圧である時に対応して主トランジスタがオンするように構成することで、PWM制御信号のオンパルス幅に対してPWM駆動信号のオンパルス幅が広がることを極力防止できる。逆に第2トランジスタの電流出力能力が第1トランジスタの電流出力能力よりも低い場合には、当該出力ノードが第2電源線の電圧である時に対応して主トランジスタがオンするように構成することで、PWM制御信号のオンパルス幅に対してPWM駆動信号のオンパルス幅が広がることを極力防止できる。請求項7に記載した手段によれば、遅延回路は、バッファ回路の出力ノードの電圧を入力とし、その第1電源線への電圧変化および第2電源線への電圧変化の何れか一方の電圧変化を遅延させる遅延タイマにより構成されている。第1電源線への電圧変化を遅延させる場合には、当該出力ノードが第1電源線の電圧である時に対応して主トランジスタがオンするように構成し、第2電源線への電圧変化を遅延させる場合には、当該出力ノードが第2電源線の電圧である時に対応して主トランジスタがオンするように構成することで、PWM制御信号のオンパルス幅に対してPWM駆動信号のオンパルス幅が広がることを極力防止できる。請求項8に記載した手段によれば、遅延タイマは、バッファ回路の出力ノードの電圧を遅延させて出力する反転回路と、バッファ回路の出力ノードの電圧と反転回路の出力電圧を入力とするRSフリップフロップとから構成されている。この構成によれば、RSフリップフロップへのリセット入力時およびセット入力時の何れか一方の時にのみリセット動作またはセット動作の遅延が生じるので、PWM制御信号のオンパルス幅に対してPWM駆動信号のオンパルス幅が広がることを極力防止できる。各実施形態において実質的に同一部分には同一符号を付して説明を省略する。第1の実施形態以下、本発明の第1の実施形態について図1ないし図6を参照しながら説明する。図1は、車両のECUElectronicControlUnitに搭載されているスイッチング電源装置の全体構成図であり、図16と同一部分には同一符号を付している。このスイッチング電源装置21は、入力端子22に繋がるバッテリ3からバッテリ電圧VBATを入力し、出力端子23から定電圧Vcc例えば5Vを出力する降圧型シリーズレギュレータである。入力端子22から出力端子23に至る経路には、Pチャネル型MOSトランジスタ5主トランジスタとリアクトル6が直列に接続されている。リアクトル6の入力端とグランドとの間には還流用のダイオード7が接続され、リアクトル6の出力端とグランドとの間には平滑用のコンデンサ8が接続されている。出力端子23とグランドとの間には、分圧抵抗9a、9bからなる出力電圧検出回路9が接続されている。制御回路10は、オペアンプ11、三角波発生回路12およびコンパレータ13から構成されている。オペアンプ11は、目標電圧5Vに相当する基準電圧Vrefと出力電圧検出回路9から出力される検出電圧とを差動増幅する誤差増幅器である。コンパレータ13は、オペアンプ11の出力電圧と三角波発生回路12から出力される三角波電圧とを比較してPWM制御信号を生成する。駆動信号生成回路24は、PWM制御信号を入力してPWM駆動信号を出力するバッファ回路である。図2は駆動信号生成回路24の構成を示しており、図17と同一部分には同一符号を付している。駆動信号生成回路24は、5段のバッファ回路BF1~BF5が縦続接続されて構成されている。1段目のバッファ回路BF1は、電圧Vccの電源線25とグランド線26GND1から電源供給を受けて動作し、2段目から5段目のバッファ回路BF2~BF5は、電圧VBATの電源線27とグランド線28GND2から電源供給を受けて動作する。電源線25、27は第1電源線に相当し、グランド線26、28は第2電源線に相当する。1段目のバッファ回路BF1と2段目のバッファ回路BF2との間にはレベルシフト回路15が設けられている。なお、グランド線26GND1とグランド線28GND2は互いに接続されている。1段目のバッファ回路BF1は、電源線25とグランド線26との間に出力ノードを挟んで直列に接続されたPチャネル型MOSトランジスタTP1とNチャネル型MOSトランジスタTN1とから構成されている。トランジスタTP1、TN1のゲート制御端子は、共通の入力ノード電圧Vaに接続されている。2段目のバッファ回路BF2は、電源線27とグランド線28との間に出力ノード電圧Vcを挟んで直列に接続されたPチャネル型MOSトランジスタTP2とNチャネル型MOSトランジスタTN2とから構成されている。バッファ回路BF2には、抵抗29電流制限素子とコンデンサ30とからなる遅延回路31が設けられている。抵抗29は、電源線27とバッファ回路BF2の出力ノードとの間にトランジスタTP2と直列に接続されている。コンデンサ30は、バッファ回路BF2の出力ノードとグランド線28との間に接続されている。3段目以降のバッファ回路BFnn=3、4、5も同様に、電源線27とグランド線28との間に出力ノードを挟んで直列に接続されたPチャネル型MOSトランジスタTPnとNチャネル型MOSトランジスタTNnとから構成されている。上述したトランジスタTP1~TP5は第1トランジスタに相当し、トランジスタTN1~TN5は第2トランジスタに相当する。次に、本実施形態の作用について図3ないし図6を参照しながら説明する。一般に、反転特性を持つバッファ回路BF1~BF5からなる駆動信号生成回路では、理想的には入力したPWM制御信号と出力するPWM駆動信号のパルス幅は相等しく、論理が反転した関係となるはずである。しかしながら、実際には既述したように両パルス幅に差異が生じる場合がある。この原因を説明するため、図4ないし図6にHパルス入力時つまりLパルス出力時のバッファ回路BFnn=1~5の入出力波形を示す。波形の違いを明確に示すため、各波形はやや誇張して示している。図中に示す電圧VPは、電圧Vccバッファ回路BF1または電圧VBATバッファ回路BF2~BF5である。以下の説明において、Hパルスはトランジスタ5のオン期間に対応して電圧VPとなるパルスであり、Lパルスはトランジスタ5のオン期間に対応してグランド電位0Vとなるパルスである。また、MOSトランジスタのしきい値電圧を絶対値で表すものとする。図4は、トランジスタTPnとTNnのしきい値電圧の違いに起因してバッファ回路BFnのしきい値電圧Vthが異なる場合を示している。図4aは、トランジスタTPnとTNnのしきい値電圧が等しく、バッファ回路BFnのしきい値電圧VthがVP/2に等しい場合である。この場合には、他の原因がない限りHパルス入力時およびLパルス入力時における入出力信号のパルス幅は相等しくなる。図4bは、トランジスタTNnのしきい値電圧がトランジスタTPnのしきい値電圧よりも高いため、バッファ回路BFnのしきい値電圧VthがVP/2よりも高くなる場合である。この場合には、Hパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも狭まり、Lパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも広がる。図4cは、トランジスタTNnのしきい値電圧がトランジスタTPnのしきい値電圧よりも低いため、バッファ回路BFnのしきい値電圧VthがVP/2よりも低くなる場合である。この場合には、Hパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも広がり、Lパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも狭まる。図5は、バッファ回路BFnを構成するトランジスタTPnとTNnの電流出力能力の違いに起因して出力信号の変化割合傾きが異なる場合を示している。図5aは、トランジスタTPnとTNnの電流出力能力が等しい場合である。この場合には、他の原因がない限りHパルス入力時およびLパルス入力時における入出力信号のパルス幅は相等しくなる。図5bは、トランジスタTPnの電流出力能力が小さい場合である。この場合には、Hパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも広がり、Lパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも狭まる。図5cは、トランジスタTNnの電流出力能力が小さい場合である。この場合には、Hパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも狭まり、Lパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも広がる。図6は、配線抵抗や寄生容量による波形のなまりに起因して出力信号の変化割合傾きが異なる場合を示している。図6aは、出力信号の立ち上がり時と立ち下がり時のなまりが何れも小さい場合である。この場合には、他の原因がない限りHパルス入力時およびLパルス入力時における入出力信号のパルス幅は相等しくなる。図6bは、出力信号の立ち上がり時と立ち下がり時になまりが生じた場合である。この場合、出力信号の立ち上がり時のなまりが立ち下がり時のなまりよりも大きければ、Hパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも広がり、Lパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも狭まる。逆に出力信号の立ち上がり時のなまりが立ち下がり時のなまりよりも小さければ、Hパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも狭まり、Lパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも広がる。このように、駆動信号生成回路は、製造に用いるプロセスや製造上のばらつきなどにより、入力したPWM制御信号と出力するPWM駆動信号のパルス幅が異なる場合がある。ここで問題となるのは、既述したようにトランジスタ5のオン期間に対応するPWM駆動信号のオンパルス幅がPWM制御信号のオンパルス幅に対して広がる場合である。そこで、駆動信号生成回路24は、5段構成のうち少なくとも1つのバッファ回路例えばBF2について、その出力ノードにおけるオンパルス幅が狭まるように当該出力ノードの電源線27への電圧変化立ち上がりを遅延させる遅延回路31を備えている。図3aは、図2に示す駆動信号生成回路24の電圧Va~Vd、Vfの波形を示している。また、参考のため、図3bは、遅延回路31を持たない従来の駆動信号生成回路14図17参照の電圧Va~Vd、Vfの波形を示している。入力するPWM制御信号は、コンパレータ13が出力可能な最小幅を持つHパルスである。PWM駆動信号のオンパルス幅が広がる原因状況を反映するため、1段目のバッファ回路BF1とレベルシフト回路15においてパルス幅が広がり、2段目のバッファ回路BF2のしきい値電圧VthがVBAT/2よりも高く、トランジスタTN2の電流出力能力が小さく、3段目のバッファ回路BF3の出力電圧Vdの立ち上がりが配線抵抗や寄生容量によりなまる場合を想定している。遅延回路31が存在すると、図3aに示すように、電圧VbがHレベルからLレベルに変化した時に、電源線27からトランジスタTP2と抵抗29を通してコンデンサ30に充電電流が流れる。これにより、電圧Vcの立ち上がる傾きが減少してHレベルへの反転タイミングが遅れる。一方、電圧VbがLレベルからHレベルに変化した時には、コンデンサ30の放電経路に抵抗29が介在しないので、電圧Vcの立ち下がりはトランジスタTN2の電流出力能力が小さいことによる影響のみを受ける。その結果、遅延回路31を設けたことにより電圧VcのHパルス幅が狭まり、最終的にトランジスタ5のオン期間に対応するPWM駆動信号電圧VfのLパルス幅オンパルス幅が狭まる。従来波形を示す図3bでは、電圧VbがHレベルからLレベルに変化した時に電圧Vcの立ち上がる傾きが大きいままであり、オンパルス幅を狭める作用は生じない。以上説明したように本実施形態によれば、PWM制御信号を入力してPWM駆動信号を出力する駆動信号生成回路24において、複数段のうちの少なくとも1つのバッファ回路BF2に遅延回路31を備えた。この遅延回路31は、当該バッファ回路BF2の出力ノードにおけるオンパルス幅が狭まるように出力ノードの立ち上がりを遅延させる。このようにバッファ回路BF2の出力ノードにおける特定の向きここでは電源線27の電圧VBATへの向きの電圧変化を選択的に遅延させることにより、PWM制御信号のオンパルス幅に対してPWM駆動信号のオンパルス幅が広がることを極力防止できる。その結果、無負荷時または軽負荷時において、制御回路10が最小幅を持つPWM制御信号を出力したときでも、その最小幅に応じた極めて幅狭のPWM駆動信号でトランジスタ5を駆動することができ、安定した高精度の定電圧制御が可能となる。第2の実施形態次に、図7および図8を参照しながら第2の実施形態を説明する。図7に示す駆動信号生成回路32は、図1に示したスイッチング電源装置21において駆動信号生成回路24に替えて適用できる。5段のバッファ回路BF1~BF5のうち3段目のバッファ回路BF3には、抵抗29とコンデンサ30とからなる遅延回路33が設けられている。抵抗29は、バッファ回路BF3の出力ノードとグランド線28との間にトランジスタTN3と直列に接続されている。コンデンサ30は、バッファ回路BF3の出力ノードとグランド線28との間に接続されている。図8は、駆動信号生成回路32の電圧Va、Vc~Vfの波形を示している。入力するPWM制御信号は最小幅を持つHパルスである。PWM駆動信号のオンパルス幅が広がる原因状況を反映するため、1段目、2段目のバッファ回路BF1、BF2とレベルシフト回路15においてパルス幅が広がり、3段目のバッファ回路BF3のしきい値電圧VthがVBAT/2よりも低く、トランジスタTP3の電流出力能力が小さく、4段目のバッファ回路BF4の出力電圧Veの立ち下がりが配線抵抗や寄生容量によりなまる場合を想定している。遅延回路33が存在すると、電圧VcがLレベルからHレベルに変化した時に、コンデンサ30から抵抗29とトランジスタTN3を通してグランド線28に放電電流が流れる。これにより、電圧Vdの立ち下がる傾きが減少してLレベルへの反転タイミングが遅れる。一方、電圧VcがHレベルからLレベルに変化した時には、コンデンサ30の充電経路に抵抗29が介在しないので、電圧Vdの立ち上がりはトランジスタTP3の電流出力能力が小さいことによる影響のみを受ける。これにより、電圧VdのLパルス幅が狭まり、最終的にトランジスタ5のオン期間に対応するPWM駆動信号のLパルス幅オンパルス幅が狭まる。遅延回路33を備えた本実施形態によっても、PWM制御信号のオンパルス幅に対してPWM駆動信号のオンパルス幅が広がることを極力防止でき、第1の実施形態と同様の効果が得られる。第3の実施形態図9に示す駆動信号生成回路34は、図1に示したスイッチング電源装置21において駆動信号生成回路24に替えて適用できる。2段目のバッファ回路BF2には、定電流回路35とコンデンサ30とからなる遅延回路36が設けられている。定電流回路35は、電源線27とバッファ回路BF2の出力ノードとの間にトランジスタTP2と直列に接続されている。コンデンサ30は、バッファ回路BF2の出力ノードとグランド線28との間に接続されている。駆動信号生成回路34の電圧波形は図3aと同様となる。遅延回路36が存在すると、電圧VbがHレベルからLレベルに変化した時に、電源線27から定電流回路35とトランジスタTP2を通してコンデンサ30に充電電流が流れる。電圧Vcの立ち上がり時の傾きは、定電流回路35の出力電流値に基づいて定まるので、その定電流値を下げることにより電圧Vcの立ち上がる傾きが減少してHレベルへの反転タイミングが遅れる。一方、電圧VbがLレベルからHレベルに変化した時には、コンデンサ30の放電経路に定電流回路35が介在しないので、電圧Vcの立ち下がりはその他の影響例えばトランジスタTN2の電流出力能力が小さいことによる影響のみを受ける。その結果、遅延回路36を設けたことにより電圧VcのHパルス幅が狭まり、最終的にトランジスタ5のオン期間に対応するPWM駆動信号のLパルス幅オンパルス幅が狭まる。本実施形態によっても第1の実施形態と同様の効果が得られる。第4の実施形態図10に示す駆動信号生成回路37は、図1に示したスイッチング電源装置21において駆動信号生成回路24に替えて適用できる。3段目のバッファ回路BF3には、定電流回路35とコンデンサ30とからなる遅延回路38が設けられている。定電流回路35は、バッファ回路BF3の出力ノードとグランド線28との間にトランジスタTN3と直列に接続されている。コンデンサ30は、バッファ回路BF3の出力ノードとグランド線28との間に接続されている。駆動信号生成回路37の電圧波形は図8と同様となる。遅延回路38が存在すると、電圧VcがLレベルからHレベルに変化した時に、コンデンサ30から定電流回路35とトランジスタTN3とを通してグランド線28に放電電流が流れる。定電流回路35の出力電流値を下げることにより、電圧Vdの立ち下がる傾きが減少してLレベルへの反転タイミングが遅れる。一方、電圧VcがHレベルからLレベルに変化した時には、コンデンサ30の充電経路に定電流回路35が介在しないので、電圧Vdの立ち上がりはその他の影響例えばトランジスタTP3の電流出力能力が小さいことによる影響のみを受ける。その結果、遅延回路38を設けたことにより電圧VdのLパルス幅が狭まり、最終的にトランジスタ5のオン期間に対応するPWM駆動信号のLパルス幅オンパルス幅が狭まる。本実施形態によっても第1の実施形態と同様の効果が得られる。第5の実施形態図11、図12は第5の実施形態を示す波形図である。本実施形態のスイッチング電源装置は、図1と同じ構成の主回路および制御回路10を備えている。駆動信号生成回路は、5段のバッファ回路BF1~BF5が縦続接続されて構成されているが、上記各実施形態で説明した抵抗電流制限素子、定電流回路およびコンデンサは備えていない。これに替えて、何れかのバッファ回路BFnn=1~5を構成するトランジスタTPnとTNnの電流出力能力を異ならせることにより遅延回路として動作させている。図11は、2段目のバッファ回路BF2のトランジスタTP2の電流出力能力をトランジスタTN2の電流出力能力よりも低くなるように設定したときの電圧波形である。PWM駆動信号のオンパルス幅が広がる原因状況を反映するため、1段目のバッファ回路BF1とレベルシフト回路15においてパルス幅が広がり、2段目のバッファ回路BF2のしきい値電圧VthがVBAT/2よりも高い場合を想定している。トランジスタTP2の電流出力能力が低いので、電圧VbがHレベルからLレベルに変化した時に、電圧Vcの立ち上がる傾きが減少してHレベルへの反転タイミングが遅れる。一方、トランジスタTN2の電流出力能力は高いので、電圧VbがLレベルからHレベルに変化した時に、電圧Vcの立ち下がる傾きは減少せずLレベルへの反転タイミングは遅れない。これにより、電圧VcのHパルス幅が狭まり、最終的にトランジスタ5のオン期間に対応するPWM駆動信号のLパルス幅オンパルス幅が狭まる。図12は、3段目のバッファ回路BF3のトランジスタTN3の電流出力能力をトランジスタTP3の電流出力能力よりも低くなるように設定している。PWM駆動信号のオンパルス幅が広がる原因状況を反映するため、1段目のバッファ回路BF1とレベルシフト回路15においてパルス幅が広がり、3段目のバッファ回路BF3のしきい値電圧VthがVBAT/2よりも低い場合を想定している。トランジスタTN3の電流出力能力が低いので、電圧VcがLレベルからHレベルに変化した時に、電圧Vdの立ち下がる傾きが減少してLレベルへの反転タイミングが遅れる。一方、トランジスタTP3の電流出力能力は高いので、電圧VcがHレベルからLレベルに変化した時に、電圧Vdの立ち上がる傾きは減少せずHレベルへの反転タイミングは遅れない。これにより、電圧VdのLパルス幅が狭まり、最終的にトランジスタ5のオン期間に対応するPWM駆動信号のLパルス幅オンパルス幅が狭まる。以上説明したように、本実施形態では何れかのバッファ回路BFnを構成するトランジスタTPnとTNnの電流出力能力を異ならせることにより遅延回路として動作させるので、遅延回路を構成する抵抗、定電流回路およびコンデンサが不要となる。その他、第1の実施形態と同様の効果が得られる。第6の実施形態次に、図13および図14を参照しながら第6の実施形態を説明する。図13に示す駆動信号生成回路39は、図1に示したスイッチング電源装置21において駆動信号生成回路24に替えて適用できる。5段のバッファ回路BF1~BF5のうち2段目のバッファ回路BF2と3段目のバッファ回路BF3との間には、タイマ回路40遅延タイマ、遅延回路が設けられている。このタイマ回路40は、クロック信号CLKに同期して動作する。タイマ回路40の入力電圧がLレベルからHレベルに変化すると、所定の遅延時間に対応した数のクロックが入力された後に出力電圧がLレベルからHレベルに変化する。タイマ回路40の入力電圧がHレベルからLレベルに変化したときには遅延は生じない。すなわち、一方向の電圧変化エッジのみを遅延させるタイマ動作を行う。図14は、駆動信号生成回路39の電圧Va~Vd、Vfの波形を示している。入力するPWM制御信号は最小幅を持つHパルスである。PWM駆動信号のオンパルス幅が広がる原因状況を反映するため、1段目のバッファ回路BF1とレベルシフト回路15においてパルス幅が広がり、2段目のバッファ回路BF2のしきい値電圧VthがVBAT/2よりも高く、トランジスタTN2の電流出力能力が小さく、3段目のバッファ回路BF3の出力電圧Vdの立ち上がりが配線抵抗や寄生容量によりなまる場合を想定している。バッファ回路BF2の入力電圧VbがHレベルからLレベルに変化すると、その出力電圧は反転してLレベルからHレベルに変化する。この時、タイマ回路40は、その出力電圧VcのLレベルからHレベルへの変化タイミングを所定の遅延時間だけ遅らせる。一方、電圧VbがLレベルからHレベルに変化した時には、タイマ回路40は、その出力電圧VcのHレベルからLレベルへの変化タイミングを遅延させない。その結果、遅延時間だけ電圧VcのHパルス幅が狭まり、最終的にトランジスタ5のオン期間に対応するPWM駆動信号のLパルス幅オンパルス幅が狭まる。本実施形態によっても第1の実施形態と同様の効果が得られる。第7の実施形態図15は、タイマ回路40の具体的構成例を示す第7の実施形態を示している。タイマ回路40は、バッファ回路BF2の出力電圧を遅延させて出力する反転回路41と、NANDゲート42、43からなるRSフリップフロップ44と、インバータ45とから構成されている。反転回路41は、遅延時間を生成するために奇数段のインバータ41a、41b、...、41nから構成されている。バッファ回路BF2の出力電圧と反転回路41の出力電圧は、それぞれRSフリップフロップ44のリセット入力端子であるNANDゲート42とセット入力端子であるNANDゲート43に入力されている。バッファ回路BF2の出力電圧がLレベルにあるとき、タイマ回路40の出力電圧VcはLレベルとなっている。この状態からバッファ回路BF2の出力電圧がHレベルに変化するとリセット入力時、反転回路41の遅延時間が経過した後にタイマ回路40の出力電圧VcがHレベルに変化する。一方、バッファ回路BF2の出力電圧がHレベルからLレベルに変化するとセット入力時、タイマ回路40の出力電圧Vcは直ちにLレベルに変化する。この構成によれば、バッファ回路BF2の入力電圧VbがLレベルからHレベルに変化するエッジに対してのみ遅延が生じ、駆動信号生成回路39が出力するPWM駆動信号のオンパルス幅を極力狭めることができる。この遅延時間は、反転回路41を構成するインバータの段数に応じて適宜設定できる。その他の実施形態以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。遅延回路31、33、36、38およびタイマ回路40は、バッファ回路BFnn=1~5のうちトランジスタ5のオン期間に対応するパルス幅が狭まるように、少なくとも1つのバッファ回路に設ければよい。また、バッファ回路BFnn=1~5のうちトランジスタ5のオン期間に対応するパルス幅が狭まるように、少なくとも1つのバッファ回路を構成する第1トランジスタTPnと第2トランジスタTNnの電流出力能力を異ならせればよい。これによれば以下のような変形が可能である。第1の実施形態において、バッファ回路BF2に替えてまたはバッファ回路BF2とともに、バッファ回路BF4に遅延回路31を備えてもよい。第2の実施形態において、バッファ回路BF3に替えてまたはバッファ回路BF3とともに、バッファ回路BF1、BF5の何れかまたは両者に遅延回路33を備えてもよい。第3の実施形態において、バッファ回路BF2に替えてまたはバッファ回路BF2とともに、バッファ回路BF4に遅延回路36を備えてもよい。第4の実施形態において、バッファ回路BF3に替えてまたはバッファ回路BF3とともに、バッファ回路BF1、BF5の何れかまたは両者に遅延回路38を備えてもよい。第5の実施形態において、バッファ回路BF2に替えてまたはバッファ回路BF2とともに、バッファ回路BF4のトランジスタTP4の電流出力能力をトランジスタTN4の電流出力能力よりも低くなるように設定してもよい。また、バッファ回路BF3に替えてまたはバッファ回路BF3とともに、バッファ回路BF1、BF5の何れかまたは両者のトランジスタTN1、TN5の電流出力能力をトランジスタTP1、TP5の電流出力能力よりも低くなるように設定してもよい。第6の実施形態において、2段目のバッファ回路BF2と3段目のバッファ回路BF3との間に替えてまたは当該間とともに、4段目のバッファ回路BF4と5段目のバッファ回路BF5との間にタイマ回路40を設けてもよい。また、1段目のバッファ回路BF1と2段目のバッファ回路BF2との間、3段目のバッファ回路BF3と4段目のバッファ回路BF4との間、5段目のバッファ回路BF5の後の何れかにタイマ回路を設けてもよい。この場合のタイマ回路は、入力電圧がHレベルからLレベルに変化するときに出力を遅延させるものである。以上説明した各実施形態および変形例は互いに組み合わせて用いることができる。グランド線26、28を第1電源線とし、電源線25、27を第2電源線とした構成としてもよい。この場合のコンデンサ30は、バッファ回路BFnの出力ノードと電源線25、27との間に接続される。主トランジスタの制御端子に与えるPWM駆動信号のパルス幅を変化させることにより出力電圧を制御するスイッチング電源装置であれば、チョッパ形式の降圧型に限らず昇圧型、コンバータ形式のフライバック型RCC型を含む、フォワード型、フルブリッジ型、ハーフブリッジ型など種々の回路形態に適用できる。