搭載する複数のモジュールから内部信号を受け取ってその中からモニタする信号を選択してモニタ信号として出力する信号選択手段と、少なくとも電源オンリセットから所定期間を含む期間を、前記信号選択手段の出力する前記モニタ信号を出力する出力期間として制御する出力期間制御手段と、前記出力期間制御手段で出力期間の制御された前記モニタ信号を外部に出力する信号出力手段と、を備えていることを特徴とする集積回路。前記集積回路は、前記信号出力手段を、少なくとも前記出力期間の間は、前記モニタ信号を出力可能な状態とし、その他の期間は、該集積回路の使用する信号を入力または出力可能な状態に切り替える入出力制御手段を備えていることを特徴とする請求項1記載の集積回路。前記集積回路は、高速シリアルインターフェイスによって他のデバイスとデータ転送し、前記出力期間制御手段は、少なくとも前記集積回路の電源オンリセットから前記高速シリアルインターフェイスのリンクアップ完了までの間を前記出力期間とすることを特徴とする請求項1または請求項2記載の集積回路。前記出力期間制御手段は、前記出力期間の開始タイミングを一定期間遅延させる遅延処理を行うことを特徴とする請求項1から請求項3のいずれかに記載の集積回路。複数のモジュールを搭載する集積回路によって各種処理を行って少なくとも画像形成する画像形成装置において、前記集積回路として、請求項1から請求項4のいずれかに記載の画像形成装置。複数のモジュールを搭載する集積回路における内部信号提供方法であって、複数の前記モジュールから内部信号を受け取ってその中からモニタする信号を選択してモニタ信号として出力する信号選択処理ステップと、少なくとも電源オンリセットから所定期間を含む期間を、前記信号選択処理ステップで出力される前記モニタ信号の出力期間として制御する出力期間制御処理ステップと、前記出力期間制御処理ステップで出力期間の制御された前記モニタ信号を外部に出力する信号出力処理ステップと、を有していることを特徴とする内部信号提供方法。複数のモジュールを搭載する集積回路に搭載される内部信号提供プログラムであって、コンピュータに、複数の前記モジュールから内部信号を受け取ってその中からモニタする信号を選択してモニタ信号として出力する信号選択処理と、少なくとも電源オンリセットから所定期間を含む期間を、前記信号選択処理で出力される前記モニタ信号の出力期間として制御する出力期間制御処理と、前記出力期間制御処理で出力期間の制御された前記モニタ信号を外部に出力する信号出力処理と、を実行させることを特徴とする内部信号提供プログラム。請求項7記載の内部信号提供プログラムを記録したことを特徴とするコンピュータが読み取り可能な記録媒体。しかしながら、上記従来技術にあっては、パワーオンリセット後にCPU等の集積回路のホストインターフェイスから内部レジスタにレジスタアクセスを行って、機能モジュールからどの内部信号を出力するかを設定して、必要な内部信号を外部に出力しているため、ホストインターフェイス制御回路等の初期化シーケンスに関する内部信号を外部端子に出力することができず、初期化シーケンス中に不具合等があった場合に、不具合を解析することができない。そこで、本発明は、初期化シーケンスにおける不具合をも適切に解析可能な内部信号を提供する集積回路、画像形成装置、内部信号提供方法、内部信号提供プログラム及び記録媒体を提供することを目的としている。本発明は、上記目的を達成するために、複数のモジュールを搭載する集積回路において、該モジュールから内部信号を受け取ってその中からモニタする信号を選択してモニタ信号とし、少なくとも電源オンリセットから所定期間を含む期間を、前記モニタ信号を出力する出力期間として、該出力期間の制御された前記モニタ信号を外部に出力することを特徴としている。また、本発明は、前記モニタ信号を出力する信号出力手段を、少なくとも前記出力期間の間は、前記モニタ信号を出力可能な状態とし、その他の期間は、該集積回路の使用する信号を入力または出力可能な状態に切り替えることを特徴としてもよい。さらに、本発明は、少なくとも前記集積回路の電源オンリセットから、他のデバイスとデータ転送するのに使用する高速シリアルインターフェイスのリンクアップ完了までの間を前記出力期間とすることを特徴としてもよい。また、本発明は、前記出力期間の開始タイミングを一定期間遅延させる遅延処理を行うことを特徴としてもよい。本発明によれば、初期化シーケンスにおける不具合をも適切に解析可能な内部信号を提供することができる。以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。図1~図4は、本発明の集積回路、画像形成装置、内部信号提供方法、内部信号提供プログラム及び記録媒体の一実施例を示す図であり、図1は、本発明の集積回路、画像形成装置、内部信号提供方法、内部信号提供プログラム及び記録媒体の一実施例を適用した複合装置1の要部ブロック構成図である。図1において、複合装置1は、スキャナ2、プロッタ3、画像処理ASIC4、コントローラASIC5、チップセット6、CPU7、メインメモリ8及びI/OASIC9等を備えており、スキャナモード、コピーモード、プリンタモード、データ転送モード等の複数のアプリケーションモードを備えている。複合装置1は、後述するように、コントローラASIC5が、内部信号をモニタ信号として外部に出力する。スキャナ2は、例えば、CCDChargeCoupledDevice、CISContactImageSensor:密着イメージセンサまたはCMOSComplementaryMetalOxideSemiconductor等を用いたスキャナ等が用いられており、原稿の表面を主走査及び副走査して該原稿の表面の画像を読み取る。スキャナ2は、原稿の表面の画像を読み取ったアナログの画像データを図示しないA/Dアナログ/デジタル変換器でデジタル変換して、デジタルの表面画像データを画像処理ASIC4に出力する。すなわち、スキャナ2は、プロッタ3で印刷出力する画像データや外部インターフェイスへ出力するための画像データを読み取って、画像処理ASIC4に出力する。なお、図示しないが、外部インターフェイスには、コンピュータ等の外部装置の接続されているネットワークが接続されている。プロッタ3は、所定の画像形成方式、例えば、電子写真方式でカラー画像を用紙印刷媒体に印刷出力し、例えば、印刷部が電子写真方式の場合には、回転駆動される感光体を中心に、光書き込み部、現像部及び転写部、定着部、帯電部及びクリーニング部等が配設されている各色例えば、CMYK色の印刷ユニットが搬送路上に所定間隔空けて並んで配設されている。このような電子写真方式のプロッタ3は、その各色の印刷ユニットが、帯電部で一様に帯電された感光体上に、印刷部が画像処理ASIC4からの画像データに基づいて変調した書き込み光を照射して、静電潜像を形成する。各色の印刷ユニットは、この静電潜像の形成された感光体に現像部から該印刷ユニットに対応する色のトナー現像剤を供給して現像し、感光体上のトナー画像を転写部と感光体との間に給紙カセットから用紙搬送部によって搬送されてきた用紙に、各色の印刷ユニットで、各色のトナー画像を重ね合わせるように転写して、カラーのトナー画像の転写が完了した用紙を定着部に搬送して、定着部で定着させる。画像処理ASIC4は、スキャナ2で読み取られた原稿の画像データに適宜の補正を行った画像データ及び原稿における文字部/写真部、有彩/無彩を判定した画像分離データを生成してコントローラASIC5に出力し、また、コントローラASIC5から送られてくる画像データをプロッタ3で印刷できるように画像処理したり、プロッタ3の印刷タイミングにあわせて画像データをプロッタ3に送る。コントローラASIC5は、チップセット6越しにメインメモリ8を使って複合装置1で扱う画像データの回転、編集等の画像処理を行ったり、図示しないハードディスクに蓄積するために、画像処理ASIC4と画像データを送受信する。チップセット6は、CPU7とともに用いられ、CPU7、コントローラASIC5及びI/OASIC9が、メインメモリ8へアクセスすることを制御する。メインメモリ8は、CPU7が複合装置1を制御するための基本プログラム、本発明の内部信号提供プログラム及び必要なシステムデータが展開され、そのワーク領域として使用されるとともに、画像データ等の一時保管等を行う。I/OASIC9は、複合装置1に付加機能を与えるための外部インターフェイス、例えば、ネットワークインターフェイス、USBUniversalSerialBus、SDSecureDigitalカード、操作部、SPISerialPeripheralInterface、I2CIスクウェアC等のインターフェイスや画像処理を高速化するためのハードウェアアクセラレータ、暗号化処理回路等を追加することができる。なお、複合装置1は、ROM、EEPROMElectricallyErasableandProgrammableReadOnlyMemory、EPROM、フラッシュメモリ、フレキシブルディスク、CD-ROMCompactDiscReadOnlyMemory、CD-RWCompactDiscRewritable、DVDDigitalVersatileDisk、SDカード、MOMagnetoOpticalDisc等のコンピュータが読み取り可能な記録媒体に記録されている本発明の内部信号提供方法を実行する内部信号提供プログラムを読み込んでメインメモリ8、ROMReadOnlyMemoryまたは図示しないハードディスク等に導入してメインメモリ8に展開することで、後述する初期化シーケンスにおける内部信号をもモニタ信号として外部に出力する内部信号提供方法を実行する集積回路を搭載する複合装置1として構築されている。この内部信号提供プログラムは、アセンブラ、C、C、C、Java登録商標等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。そして、上記画像処理ASIC4とコントローラASIC5及びコントローラASIC5とチップセット6とは、要求と応答が分離され、応答を待たずに次の要求を発行できる高速のシリアルバスであるPCIPeripheralComponentInterconnectExpress以下、PCIeという。で接続されている。上記コントローラASIC5は、図2に示すようにブロック構成されており、PCIeルートコンプレックス以下、単に、PCIeRootという。11、圧縮伸張器12、13、DMAC12a、12b、13a、13b、ビデオ入力部14、DMAC14a、ビデオ出力部15、16、17、18、DMAC15a~15d、16a~16d、17a~17d、18a~18d、アービタ19、回転器20、21、DMAC20a、20b、21a、21b、編集器22、DMAC22a、22b、22c、ハードディスクHDDHardDiskDrive制御部23、DMAC23a、PCIeエンドポイント以下、PCIeEndPointという。24、レジスタ制御回路25及びモニタ信号セレクタ26等を備えている。高速シリアルインターフェイスであるPCIeRoot11は、画像処理ASIC4と接続されているPCIeの制御を行い、画像処理ASIC4からのスキャナデータのライトの受け付けやプロッタデータのリードを受け付ける。高速シリアルインターフェイスであるPCIeEndPoint24は、チップセット6と接続されているPCIeの制御を行ない、アービタ19でアビトレーションされたDMACの要求に従って、メインメモリ8からデータをリードし、また、メインメモリ8にデータをライトする。また、PCIeEndPoint24は、チップセット6越しのCPU7からコントローラASIC5内の各機能モジュールPCIeRoot11、圧縮伸長器12、13、ビデオ入力部14、ビデオ出力部15~18、回転器20、21、編集器22及びハードディスク23、PCIeEndPoint24等のレジスタのリード/ライト制御を行う。圧縮伸長器12、13は、DMAC12a、13aを使用して、メインメモリ8上の画像データを読み出して、圧縮または伸長して、DMAC12b、13bを使用して、メインメモリ8上に書き戻す。ビデオ入力部14は、スキャナデータが画像処理ASIC4で処理された後、PCIeRoot11を経由して入力されると、このスキャナデータをDMAC14aによってメインメモリ8上へライトする。ビデオ出力部15~18は、コントローラASIC5内の回転器20、21で回転されたり、編集器22で編集等の処理の施された画像データを、PCIeRoot11を経由させて、画像処理ASIC4を介してプロッタ3へ出力する。また、ビデオ出力部15~18は、圧縮伸長器12、13で圧縮された画像データを、DMAC15b、16b、17b、18bによってメインメモリ8からリードし、内部の伸長器12、13で伸長してメインメモリ8を介さずに、PCIeRoot11を経由させてそのまま画像処理ASIC4へ出力、また、DMAC15b、16b、17b、18bによってメインメモリ8上のスタンプ画像を元画像とともにリードして、スタンプ画像と元画像を合成して、PCIeRoot11を経由させて画像処理ASIC4に出力する。さらに、ビデオ出力部15~18は、不正コピーガードを行うための地紋データ等を画像データに埋め込む機能を備えていてもよい。アービタ19は、全てのDMAC12a、12b、13a、13b、14a、15a~15b、16a~16d、17a~17d、18a~18d、20a、20b、21a、21b、22a~22c、23aと接続されており、各DMAC12a、12b、13a、13b、14a、15a~15b、16a~16d、17a~17d、18a~18d、20a、20b、21a、21b、22a~22c、23aからのメインメモリ8へのアクセス要求をアビトレーション処理する調停処理を行う。アービタ19は、通常は、スキャナデータやプロッタデータのライン等時性を確保するために、ビデオ入出力DMAC14a、15a~15d、~、18a~18dからのアクセス要求を優先的に処理できるアビトレーションアルゴリズムとなっている。回転器20、21は、DMAC20a、21aによってメインメモリ8上の画像データをリードし、CPU7によるレジスタ設定に従って、回転処理を行って、DMAC20b、21bによってメインメモリ8へ書き戻す。編集器22は、DMAC22a、22bによって、2種類の画像データをメインメモリ8からリードして、CPU7によるレジスタ設定に従って合成等の編集処理を行い、DMAC22cによってメインメモリ8へ書き戻す。ハードディスク制御部23は、コントローラASIC5で扱う画像データを一時保存しておくために、メインメモリ8上の画像データを、DMAC23aによって、図示しないハードディスクへライトし、また、ハードディスクから画像データをリードしてメインメモリ8へライトする。レジスタ制御回路25は、PCIeEndPoint24、各機能モジュール11~24のレジスタ及びモニタ信号セレクタ26に接続されており、CPU7からチップセット6越しにPCIeEndPoint24を介して送ってきたコントローラASIC5内の各機能モジュール11~24に対するレジスタのリード/ライト制御要求を実行する。また、レジスタ制御回路25は、CPU7から送られてきた設定値をモニタ信号セレクタ26に出力する。モニタ信号セレクタ26は、各機能モジュール11~24からの内部信号が入力され、レジスタ制御回路25を介してCPU7から入力されるレジスタ設定値または外部端子から入力される信号に従って各機能モジュール11~24からの内部信号を選択セレクトして、外部端子に出力する。モニタ信号セレクタ信号選択手段26は、図3に示すようにブロック構成されており、内部信号セレクタ31、出力期間制御部32及び入出力制御部33等を搭載している。内部信号セレクタ31は、各機能モジュール11~24から内部信号が入力されており、レジスタ制御回路25からの設定値、または、コントローラASIC5の外部端子GP1を介したCPU7からの設定値及びパワーオンリセット信号のような動的な変化に従って、観測対象のモニタ信号として出力すべき内部信号を各機能モジュール11~24からの内部信号から選択して、出力期間制御部32に出力する。観測対象とする内部信号は、単独の信号であってもよいし、複数の信号群から成るバス信号であってもよい。出力期間制御部出力期間制御手段32は、内部信号セレクタ31で内部信号から観測対象として選択されたモニタ信号の出力期間を制御するものであり、例えば、外部端子GP1からのパワーオンリセット信号の解除、または、解除から一定期間までのモニタ信号をマスクすることで遅延させて、観測対象のモニタ信号の出力期間を制御する。また、PCIeのようなホストI/Fの場合、出力期間制御部32は、内部信号セレクタ31からのモニタ信号を、電源オンリセットから所定時間マスクして遅延させた後、外部端子GP2へ出力させ、その後、例えば、PCIeEndPoint24から初期化シーケンス完了のリンクアップ完了信号を受け取ると、モニタ信号の外部端子GP2への出力を終了する。入出力制御部33は、外部端子GP2の備えている入出力バッファ40の出力イネーブルを制御して、モニタ信号の出力と、コントローラASIC5の通常の信号の入出力とを切り替え制御する。すなわち、コントローラASIC5等の集積回路は、内部信号を出力する外部端子GP2を専用に設けると、端子数が多くなるため、通常の信号の外部端GP2を観測対象の内部信号の外部端子GP2とを兼用して、端子数が多くなることを回避している。したがって、入出力バッファ40の出力イネーブルを制御することで、初期化シーケンス中においては、外部端子GP2を、モニタ信号を出力するための外部端子として機能させ、初期化シーケンス完了後は、コントローラASIC5の本来の信号を入力または出力する外部端子として機能させることができる。上記入出力制御部33及び入出力バッファ40は、全体として、入出力制御手段として機能している。そして、本実施例のモニタ信号セレクタ26の入出力制御部33には、外部端子GP1からリセット信号等の信号が入力され、また、PCIeEndPoint24からの初期化シーケンス完了のリンクアップ完了信号が出力期間制御部32を介して入力される。入出力制御部33は、外部端子GP1からのリセット信号の解除等の信号によって入出力バッファ40を出力状態とし、PCIeEndPoint24からのリンクアップ完了信号等の出力終了信号によって、外部端子GP2を通常動作状態にする。次に、本実施例の作用を説明する。本実施例の複合装置1は、不具合発生時に、コントローラASIC5が指定に応じて初期化シーケンス期間中に関する機能モジュール11~24の内部信号をもモニタ信号として外部端子GPに出力する。複合装置1は、スキャナ2で読み取った原稿の画像データを画像処理部ASIC4で必要な画像処理を施して、一旦、コントローラASIC5によってメインメモリ8に格納し、このメインメモリ8の画像データをコントローラASIC5が読み出して、画像処理ASIC4を介してプロッタ3で用紙に印刷出力するコピーモード機能、スキャナ2で読み取った原稿の画像データを画像処理ASIC4で必要な画像処理を施して、コントローラASIC5から外部のコンピュータ等に転送するデータ転送モード機能、外部から送られてきた画像データを一旦メインメモリ8に保管した後、コントローラASIC5が読み出してプロッタ3で印刷出力するプリンタモード機能等の複数の機能動作を行う。また、複合装置1は、上記各機能処理において、コントローラASIC5が、その搭載する機能モジュール11~24を用いて、スキャナ2で読み取られて画像処理ASIC3から送られてくる画像データのメインメモリ8への転送、メインメモリ8上の画像データの圧縮伸長、編集、メインメモリ8から画像処理ASIC4への画像データの転送等の各種処理を行う。そして、コントローラASIC5は、複合装置1の電源が投入されると、各部の初期化シーケンス処理を行って、初期化シーケンスが完了すると、上記通常動作が可能な状態に移行する。コントローラASIC5は、各機能モジュール11~24の初期化シーケンス及び通常動作時における各機能モジュール11~24からの内部信号がモニタ信号セレクタ26の内部信号セレクタ31に入力され、内部信号セレクタ31は、レジスタ制御回路25からの設定値、または、外部端子GP1からの設定値及びパワーオンリセット信号のような動的な変化に従って、観測対象のモニタ信号として出力すべき内部信号を各機能モジュール11~24からの内部信号から選択して出力期間制御部32に出力する。出力期間制御部37は、外部端子GP1からのパワーオンリセット信号、PCIeEndPoint24からの初期化シーケンス完了のリンクアップ完了信号が入力され、リセット信号の解除、リセット信号の解除から一定期間経過の時点で、内部信号セレクタ31からのモニタ信号を入出力用の外部端子GP2の入出力バッファ40に出力する。入出力制御部33には、外部端子GP1からリセット信号等の信号と、PCIeEndPoint24からの初期化シーケンス完了のリンクアップ完了信号が出力期間制御部32を介して入力され、入出力制御部33は、外部端子GP1からのリセット信号の解除等の信号によって入出力バッファ40を出力状態とするとともに、PCIeEndPoint24からのリンクアップ完了信号によって、外部端子GP2を通常動作状態にする。具体的には、コントローラASIC5は、図4に示すように、複合装置1の電源が投入されると、各部の初期化シーケンス処理を行って、初期化シーケンスが完了すると、上記通常動作が可能な状態に移行する。コントローラASIC5は、各機能モジュール11~24の初期化シーケンスにおける各機能モジュール11~24からの内部信号がモニタ信号セレクタ26の内部信号セレクタ31に入力され、内部信号セレクタ31は、レジスタ制御回路25からの設定値、または、外部端子GP1からの設定値及びパワーオンリセット信号のような動的な変化に従って、各機能モジュール11~24からの内部信号から観測対象のモニタ信号として選択して出力期間制御部32に出力する。そして、モニタ信号セレクタ26は、その入出力制御部33が、コントローラASIC5の入出力兼用外部端子GP2の入出力バッファ40を、パワーオンリセット期間中においては、入力モードとし、入出力兼用外部端子GP2が、無効Invalidとなっている。そして、モニタ信号セレクタ26の出力期間制御部37は、外部端子GP1からパワーオンリセット信号が入力されると、リセット信号の解除、リセット信号の解除から一定期間経過の時点図4では、リセット信号解除のからDelay期間経過の時点で、内部信号セレクタ31からのモニタ信号を入出力兼用外部端子GP2の入出力バッファ40に出力する。入出力制御部33は、外部端子GP1から入力されるリセット信号の解除によって入出力バッファ40のイネーブルを制御して出力モードとし、出力期間制御部32が、リセット信号の解除からDelay期間経過した時点で、内部信号セレクタ31からの内部信号の出力を有効Validにして、入出力兼用外部端子GP2から出力する。そして、出力期間制御部32は、PCIeEndPoint24からリンクアップ完了信号が入力されると、内部信号セレクタ31からのモニタ信号の出力を終了して、外部端子GP2を通常の信号入出力端子として機能OtherFunctionさせるとともに、入出力制御部33にリンクアップ完了信号を出力して、入出力制御部33が、出力バッファ40の出力イネーブルを入力または出力に切り替えて、通常の動作状態とさせる。したがって、例えば、PCIe等の初期化シーケンス期間中に関連するPCIeEndPoint24等の内部信号をモニタ信号として外部端子GP2に出力することができ、初期化シーケンス中に不具合等があった場合に、外部端子GP2から内部信号をモニタすることによって、不具合の解析を容易に行うことができる。このように、本実施例の複合装置1は、複数の機能モジュール11~24を搭載するコントローラASIC集積回路5において、モニタ信号セレクタ26の内部信号セレクタ31が、該機能モジュール11~24から内部信号を受け取ってその中からモニタする信号を選択してモニタ信号とし、出力期間制御部32が、少なくとも電源オンリセットから所定期間を含む期間を、モニタ信号を出力する出力期間として、該出力期間の制御されたモニタ信号を外部端子GP2から外部に出力している。したがって、パワーオンリセット後の初期化シーケンスに関連する内部信号を含め、必要な内部信号を適宜のタイミングに外部に取り出せるようにして、初期化シーケンスにおける不具合をも適切に解析可能な内部信号を提供することができ、初期化シーケンスにおける不具合をも容易に解析することができる。また、本実施例の複合装置1は、複数の機能モジュール11~24を搭載するコントローラASIC集積回路5において、内部信号からモニタする信号として選択したモニタ信号を出力する外部端子GP2を、少なくとも出力期間の間は、該モニタ信号を出力可能な状態とし、その他の期間は、コントローラASIC5の使用する信号を入力または出力可能な状態に切り替える入出力バッファ4と入出力制御部3を備えている。したがって、モニタ信号を出力する外部端子を新たに形成することなく、既存の外部端子GP2をモニタ信号出力用の外部端子GP2として利用することができ、安価かつコンパクトな回路構成で、必要な内部信号をモニタ信号として外部に提供することができる。さらに、本実施例の複合装置1は、コントローラASIC5が、高速シリアルインターフェイスであるPCIeによって他のデバイスである画像処理ASIC4やチップセット6とデータ転送し、モニタ信号セレクタ26の出力期間制御部32が、少なくともコントローラASIC5の電源オンリセットからPCIeのリンクアップ完了までの間を出力期間としている。したがって、PCIe等の高速シリアルインターフェイスを用いている場合にPCIeRoot11、PCIeEndPoint24等のホストインターフェイス回路等における初期化シーケンスに関連する内部信号をモニタ信号として提供することができ、高速シリアルインターフェイスにおける初期化シーケンスでの不具合をも容易に解析することができる。また、本実施例の複合装置1は、出力期間制御部32が、出力期間の開始タイミングを一定期間遅延させる遅延処理を行っている。したがって、モニタ信号の出力タイミングをより一層適切なタイミングに調整することができ、特に、入出力バッファ4で兼用の外部端子GP2の切り替えタイミングに合わせて、モニタ信号の出力タイミングの適正化を図ることができる。なお、上記説明においては、コントローラASIC5について説明したが、他の集積回路、例えば、画像処理ASIC4等についても、同様に適用することができる。以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。