基板と、前記基板内に配置される活性領域と、前記基板内に形成され、前記活性領域の外側に配置される複数の電界緩和リングと、前記電界緩和リングの間に形成される複数の分離トレンチと、少なくとも2つの隣接する分離トレンチを電気的に接続する接続チャネルと、を含む半導体装置。前記接続チャネルは、接続トレンチである請求項1に記載の半導体装置。前記活性領域に形成される活性領域トレンチをさらに含み、前記接続トレンチ、分離トレンチおよび活性領域トレンチは、同一のフォトリソグラフィ工程によって形成される、請求項2に記載の半導体装置。前記接続トレンチ、分離トレンチおよび活性領域トレンチは、同一のドーピング状態を有する請求項2に記載の半導体装置。前記基板上に形成された誘電体層をさらに含み、前記誘電体層には、ビアが形成されており、前記接続チャネルは、前記ビアに充填された金属と、前記誘電体層上に形成された金属層と、を含み、前記ビアに充填された金属は、少なくとも2つの隣接するトレンチを前記金属層に接続する、請求項1に記載の半導体装置。前記半導体装置は、トレンチMOS装置であり、主接合をさらに含み、前記複数の電界緩和リングおよび主接合は、同一の注入工程により形成され同一のドーピング状態を有する、請求項1~5のいずれか一項に記載の半導体装置。基板を提供する段階と、前記基板内に、活性領域トレンチ、複数の分離トレンチ、および少なくとも2つの隣接する当該分離トレンチを電気的に接続する接続トレンチを同時に形成する段階と、活性領域の主接合および前記分離トレンチの間に形成される複数の電界緩和リングを同時に形成する段階と、を含む半導体装置を製造する方法。前記活性領域の主接合および複数の電界緩和リングは、イオン注入によって形成される、請求項7に記載の方法。活性領域を有する基板を提供する段階と、前記基板内に、前記活性領域外側の複数の電界緩和リングと、当該電界緩和リング間の複数の分離トレンチとを形成する段階と、前記基板上に誘電体層を形成する段階と、前記誘電体層内に、前記分離トレンチまで伸延するビアを形成する段階と、前記ビアを金属で充填する段階と、前記誘電体層上に金属層を形成する段階と、を含み、前記ビア内の金属および金属層は、少なくとも2つの前記分離トレンチを接続する接続チャネルを形成する、半導体装置を製造する方法。本開示によって、半導体装置が提供される。半導体装置は、基板と、前記基板内に配置される活性領域と、前記基板内に形成され、前記活性領域の外側に配置される複数の電界緩和リングと、前記電界緩和リングの間に形成される複数の分離トレンチと、少なくとも2つの隣接する分離トレンチを電気的に接続する接続チャネルと、を含む。また、本開示によれば、半導体装置を製造するための方法が提供される。当該方法は、基板を提供する段階と、前記基板内に、活性領域トレンチ、複数の分離トレンチ、および接続トレンチを同時に形成する段階とを含む。当該接続トレンチは、少なくとも2つの隣接する前記分離トレンチを電気的に接続する。本方法はさらに、前記活性領域の主接合および複数の電界緩和リングを同時に形成する段階を含む。当該電界緩和リングは、前記分離トレンチの間に形成される。また、本開示によれば、半導体装置を製造する方法が提供される。当該方法は、活性領域を有する基板を提供する段階と、前記基板内に、前記活性領域外側の複数の電界緩和リングと、当該電界緩和リング間の複数の分離トレンチとを形成する段階と、前記基板上に誘電体層を形成する段階と、前記誘電体層内に、ビアを形成する段階と、を含む。前記ビアは、前記分離トレンチまで伸延する。本方法はさらに、前記ビアを金属で充填する段階と、前記誘電体層上に金属層を形成する段階と、を含む。前記ビア内の金属および金属層は、少なくとも2つの前記分離トレンチを接続する接続チャネルを形成する。本開示と一貫性のある構成が以下の記載に部分的に説明され、一部は記載から明らかであり、または本開示の実施によって理解されるだろう。そのような構成は、特に添付の請求の範囲に指摘された要素および組合せという手段によって理解され取得されるだろう。図面の構成要素は、必ずしも計測するために描画されるのではなく、単に本開示の概念を図示するものである。さらに、図面中、同様の参照番号が、図全体を通して対応する部分を指し示す。同様の参照が同一または同様の要素を示す添付の図面では、本開示は例として示され、限定として示されるのではない。本開示において一または1つの実施形態への参照は、必ずしも同一実施形態にではなく、そのような参照は、少なくとも1つを意味する。図5は、本開示の実施形態と一貫性のある半導体装置の概略的な断面図である。図5に示される半導体装置は、基板301を含む。いくつかの実施形態では、基板301は、単結晶、多結晶もしくは非晶質シリコンまたはシリコン-ゲルマニウムSi-Ge等の、基本的な半導体物質から形成される。いくつかの実施形態では、基板301は、炭化珪素、アンチモン化インジウム、テルル化鉛、ガリウムヒ素、リン化インジウム、ガリウムヒ素、アンチモン化ガリウム、半導体合金またはこれらの組合せ等の、複合半導体物質から形成される。いくつかの実施形態では、基板301は、シリコンオンインシュレータSOIである。または、基板301は、エピタキシャル層または埋没層を含む、複層構造を含む。基板301に適した物質のいくつかの例が記載されるが、基板301として使用されうるいかなる物質も、本開示の思想および範囲内である。図5に示されるように、半導体装置はまた、基板301中に形成された活性領域310、活性領域の外側に形成された複数の電界緩和リング305を含み、複数の分離トレンチ304は、複数の電界緩和リング305の間に配置される。トレンチ302は、活性領域に形成される。図5に示されるように、分離トレンチ304のうち、少なくとも2つの隣接したものが、接続チャネル306によって電気的に接続される。2つの接続された分離トレンチ間に位置する電界緩和リングは、接続された分離トレンチの電位と同じ誘導電位を有する。本開示の実施形態と一貫して、接続チャネル306は、接続トレンチ、金属等のように、多くの方法で実装される。本開示と一貫して、複数の電界緩和リング305は、以下のように形成される。まず、活性領域トレンチ302および電界緩和リングを分離するために構成された分離トレンチ304が、基板301中に形成される。その後、活性領域の主接合303および複数の電界緩和リング305が、同時にイオン注入によって形成される。本開示の実施形態と一貫性のある半導体装置を形成する際、複数の電界緩和リング305および活性領域の主接合303は同時に形成されるので、第1の従来方法で必要とされたフォトリソグラフィ工程が必要とされない。したがって、コストが削減される。いくつかの実施形態では、電界緩和リング305および活性領域の主接合303は、同一のドーピング状態を有する。主接合303に印加された逆バイアス電圧が上昇すると、半導体装置のエッジ電界が上昇する。エッジ電界が臨界電界に達すると、主接合303が破壊する。しかしながら、本開示の実施形態と一貫性のある装置においては、主接合303におけるアバランシェ降伏が発生する前に、主接合303の空乏領域は、既に電界緩和リングのリング接合まで拡張している。すなわち、PN接合の空乏領域は、電界緩和リング305を介して拡張し、よって主接合303の空乏層および電界緩和リング305のリング接合の空乏層は、相互に接続される。その結果、リング接合電界が、電界緩和リング305に隣接して誘導的に生成される。電界緩和リング305のリング接合電界および主接合電界は、同一の向きを有するので、合計電界は、これら2つの電界の重畳となる。したがって、主接合303によって生成された電位差が減少する。印加電圧がさらに上昇すると、電界緩和リング305は、主接合303上の電圧上昇が制限されるように、さらなる電圧を保持する。換言すると、電界緩和リング305は、より長い領域に印加された電圧を分布し、プレーナパワーデバイスのエッジに配置された分圧器として機能する。したがって、高い印加電圧による主接合303の破壊が回避される。電界緩和リング305の欠乏領域の幅は、分圧性能に影響する。本開示の実施形態と一貫性のある装置では、隣接する分離トレンチ304の組は電気的に接続されているので、接続された分離トレンチ304の組の間の電界緩和リング305の誘導電位は、接続された分離の組の電位と同一である。よって、当該電界緩和リング305は、接続された分離トレンチ304の組によって遮蔽される。したがって、一電界緩和リング305の欠乏領域の幅は、接続された分離トレンチ304の組の水平幅と、接続された分離トレンチ304の組の間に配置された電界緩和リング305の水平幅との和に等しい。反対に、第2の従来方法によって製造された装置では、一電界緩和リングの欠乏領域の幅は、一分離トレンチの水平幅である。したがって、本開示の実施形態と一貫性のある装置では、電界緩和リング305の分圧性能は、改善されている。電界緩和リング305および分離トレンチ304の数は、特定数に限定されるものではないと解される。さらに、接続された分離トレンチ304の組内の分離トレンチ304の数も、特定数に限定されない。いくつかの実施形態では、半導体装置の表面電荷量一般的に、バイポーラ装置では、表面電荷が多い程、破壊電圧は低い、基板のドーピング濃度一般的に、基板内のドーピング濃度が低い程、破壊電圧は高い、接合深度一般的に、接合深度が大きくなるに連れて、破壊電圧は上昇する、および基板厚さ等、破壊電圧および分圧性能に影響する構成によっては、2つまたは3つの分離トレンチ304が接続される。図6および図7は、本開示の実施形態と一貫性のある半導体装置を示す。図6は上面図であり、図7は斜視図である。図6および図7に示される半導体装置は、図5に示されたものと同様の構造を有する。図6および図7に示される半導体装置では、各分離トレンチ401は、接続トレンチ403により隣接する分離トレンチ401の一つと接続される。接続トレンチ403は、図5に示されるように、接続チャネル306として機能する。本開示の実施形態と一貫して、接続トレンチ403、分離トレンチ401および活性領域トレンチ404は、同一フォトリソグラフィ工程により形成される。したがって、接続トレンチ403、分離トレンチ401および活性領域トレンチ404は、同一のドーピング状態を有する。ドーピング状態は、ドーピング濃度および不純物種類を含む。同一のドーピング状態を有するとは、同一のドーピング濃度および同一不純物種類を有することを意味する。いくつかの実施形態では、図6および図7に示される装置の基板はエピタキシャル層を含み、分離トレンチ401、接続トレンチ403、電界緩和リング402および活性領域は、エピタキシャル層に形成される。分離トレンチ401、接続トレンチ403および活性領域トレンチ404のための主な充填物質は、ポリシリコンである。いくつかの実施形態では、分離酸化物層が、ポリシリコンを充填する前に、トレンチの側壁上に形成される。分離酸化物層は、セル領域内のゲート酸化物と共に形成される。図6および図7に示される半導体装置は、トレンチMOS装置である。電界緩和リング402およびトレンチMOS装置の活性領域の主接合は、同一注入工程により形成され、よって同一のドーピング状態を有する。接続された分離トレンチ401間の接続トレンチ403の数、および接続トレンチ403間の距離は、ドーピング状態、接合深度、基板厚さ等の条件に依存するため、限定されない。図8-図14は、本開示の実施形態と一貫性のある半導体装置を製造するための方法を示す。当該方法は、以下のステップを含む。まず、基板501が提供される。基板501は、CVD法を使用してウェハ上に成長させたN型エピタキシャル層またはP型エピタキシャル層であるエピタキシャル層を含む。エピタキシャル層の厚さは、応用に基づいて決定される。いくつかの実施形態では、基板501は、シリコン基板である。図8を参照して、その後、酸化物層が、バリア層502として、基板501上に形成される。いくつかの実施形態では、バリア層502は、オルトケイ酸テトラエチルTEOSを用いて形成され、低圧CVDLPCVD法によって形成される。次に、フォトレジスト層503は、バリア層502の表面上にスピンコーティングされる。いくつかの実施形態では、露光精度を確証し、不必要な反射を低減するために、フォトレジスト層503およびバリア層502の間に、反射防止層が形成される。その後、活性領域トレンチ、分離トレンチおよび接続トレンチのパターンを有するマスクを用いて、フォトレジスト層503が露光される。露光されたフォトレジスト層503を現像した後、活性領域トレンチ、分離トレンチおよび接続トレンチのパターンが、その上に形成される不図示。次に、活性領域トレンチ、分離領域および接続トレンチのパターンを有するフォトレジスト層503をマスクとして使用して、バリア層502が、ドライエッチングまたはウェットエッチングされる。そして、図9に示されるように、活性領域トレンチ、分離トレンチおよび接続トレンチのパターンが、バリア層503上に形成される。図10を参照して、たとえばドライエッチング法またはいかなるその他の適切なエッチング法によって、バリア層502をハードマスクとして用いて、活性領域トレンチ、分離トレンチおよび接続トレンチのパターン開口が基板501内に形成されるように、基板501がエッチングされる。その後、フォトレジスト層503およびバリア層502が、ウェット化学洗浄法によって除去される。図11を参照して、酸化物層不図示は、パターン開口の内側表面上に成長される。次に、ゲート物質が基板501の表面上に堆積され、パターン開口に充填される。いくつかの実施形態では、ゲート物質は、化学蒸着法CVD、プラズマ強化化学蒸着PECVD、高濃度プラズマ強化化学蒸着法HD-PECVD、または物理蒸着PVDによって堆積される。いくつかの実施形態では、ゲート物質は、ドープされていないポリシリコン後の工程でドープされうるまたはドープされたポリシリコンである。図12を参照して、パターン開口外側のゲート物質が除去される。パターン開口に残されたゲート物質が、活性領域トレンチ504、分離トレンチ505および接続トレンチ不図示を形成する。いくつかの実施形態では、パターン開口の外側のゲート物質は、基板表面を平らにするために、CMPによって除去される。いくつかの実施形態では、活性領域トレンチ504、分離トレンチ505および接続トレンチの表面が、基板501の表面と同一平面上にあるように、パターン開口外側のゲート物質は、基板表面上に形成されたシリコン酸化フィルムをエッチングストップ層として使用してエッチバック工程により、除去される。その後、シリコン酸化フィルムは、ウェットエッチングまたはその他の方法によって除去される。活性領域主接合および分離トレンチ505間の電界緩和リングは、図13および図14に示されるように、たとえばイオン注入によって同時に、基板501に形成される。図13を参照して、注入酸化物層として機能するための薄い酸化物層が、基板501上に形成される。注入酸化物層は、イオン注入の間、活性領域の表面へのダメージを低減する。それはまた、不純物原子またはイオンが基板から拡散することを防止する。注入酸化物層は、CVDまたは熱酸化によって形成される。その後、イオン注入が実行される。N型MOSFET用に、P型不純物が注入される。ドープイオンはボロンイオンであり、注入ドースは1×1013cm3である。図14を参照して、イオン注入が実行された後、注入されたイオンを拡散および活性化するために、高温ドライブイン工程が実行される。高温ドライブイン工程中、注入されたイオンが基板501の深みへ追いやられ、期待された深度すなわち拡散レベルを有する接合を形成する。注入されたイオンは、格子においてシリコン原子に結合される。この工程は、注入されたイオンを活性化し、活性領域主接合506および電界緩和リング507を形成する。いくつかの実施形態では、高温ドライブイン拡散工程は、約1000°Cから約1150°Cの範囲の温度で実行される。いくつかの実施形態では、実際の状況次第で、上記された以外の温度範囲が採用されてもよい。したがって、高温ドライブイン工程の温度および時間は、本開示に限定されない。注入酸化物層は、たとえばウェット化学洗浄法によって維持または除去される。図15は、本開示の実施形態と一貫性のあるその他の半導体装置を示す。図15の半導体装置は、基板601および基板601中に配置された活性領域を含む。当該半導体装置はまた、活性領域外側に配置された複数の電界緩和リング602を含み、複数の分離トレンチ603は、複数の電界緩和リング602の間に配置される。トレンチ604は、活性領域内に形成される。図15に示されるように、誘電体層605は、基板601上に形成される。いくつかの実施形態では、誘電体層605は、層間絶縁膜またはプリメタル絶縁膜である。金属層606は、誘電体層605上に形成される。ビア607は、誘電体層605内に形成され、金属層606に接続される。ビア607は、タングステンまたは銅等の金属で充填される。図15に示された半導体装置では、金属層606は、図5に示された接続チャネル306として機能する。図15に示されるように、少なくとも2つの隣接する分離トレンチ603が、電気的に接続されて同じ電位を有するように、金属層606は、分離トレンチ603に接続されたビア607に接続される。分離トレンチ603上に位置するビア607および活性領域上に位置するビアは、同一のフォトリソグラフィ工程によって形成され、ビア607内の金属および活性領域内の金属プラグは同一の堆積工程によって形成される。分離トレンチ603上の金属層606および活性領域上の金属層は、同一のフォトリソグラフィ工程によって形成され、追加のフォトリソグラフィ工程は必要ではない。したがって、コストが削減される。いくつかの実施形態では、ビア607は、誘電体層を単に貫通する。いくつかの実施形態では、ビア607は、ビア607内の金属が分離トレンチ603および金属層606間のより良い接続を提供するように、分離トレンチ603までさらに伸延する。図15に示された半導体装置は、以下の方法によって形成される。まず、基板が提供される。それから、活性領域、活性領域外側の複数の電界緩和リング、複数の電界緩和リング間の複数の分離トレンチが、基板内に形成される。次に、基板上に誘電体層が形成される。その後、ビアが誘電体層内に形成され、複数の分離トレンチを露出する。誘電体層は、層間絶縁膜またはプリメタル絶縁膜である。上述のように、分離トレンチ上に位置するビアおよび活性領域上に位置するビアが、同一のフォトリソグラフィ工程によって形成される。具体的には、フォトレジスト層が、誘電体層上にスピンコーティングされる。フォトレジスト層はその後、ビアのパターンを有するマスクを用いて露光される。現像後、ビアのパターンが、フォトレジスト層内に形成される。次に、誘電体層にビアを形成するために、フォトレジスト層をマスクとして使用して、分離トレンチ上のビアおよび活性領域上のビアを含むように誘電体層がエッチングされる。次に、分離トレンチ上のビアおよび活性領域上のビアが、同一の堆積工程で、金属によって充填される。いくつかの実施形態では、金属はタングステンであり、PVD法を使用して堆積される。具体的には、薄いチタン層が、まず誘電体層上に形成される。チタン層は、タングステンを保持するための接着剤として、ビアの底および側面上にも形成される。その後、チタン原子の拡散を防止するための拡散防止層として、薄い窒化チタンが、チタン層上に形成される。次に、ビアを充填するように、CVD法を使用して、窒化チタン上にタングステンが形成される。最後に、誘電体層を平らにするために、ビア外側のタングステンが、CMP法によって除去される。次に、金属層が誘電体層上に形成され、隣接する分離トレンチを接続する接続チャネルを形成する。分離トレンチ上の金属層および活性領域上の金属層は、同一のフォトリソグラフィ工程中に形成される。具体的には、サンドイッチ構造を有する金属層が、誘電体層上にまず形成される。その後、フォトリソグラフィ工程およびエッチング工程によって、所望のパターンが形成される。隣接する分離トレンチは、ビア内の金属および金属層によって接続される。本開示のその他の実施形態は、ここに開示された仕様の考慮および発明の実行から、該当技術分野の当業者には明らかであろう。本発明の真の範囲および思想は以下の請求の範囲により示され、仕様および例は例示だけであると意図される。