電源電圧が第1閾値電圧を下回っているか否かを監視して第1減電圧保護信号を生成する第1電圧監視部と、前記電源電圧が前記第1閾値電圧よりも低い第2閾値電圧を下回っているか否かを監視して第2減電圧保護信号を生成する第2電圧監視部と、前記電源電圧が前記第1閾値電圧を下回っている状態が所定のマスク期間だけ継続したときに前記第1減電圧保護信号を正常時の論理レベルから異常時の論理レベルに切り替えるフィルタ部と、前記第1減電圧保護信号と前記第2減電圧保護信号から第3減電圧保護信号を生成する論理ゲートと、を有することを特徴とする減電圧保護回路。前記論理ゲートは、前記第1減電圧保護信号と前記第2減電圧保護信号の両方が正常時の論理レベルであるときに前記第3減電圧保護信号を正常時の論理レベルとし、前記第1減電圧保護信号と前記第2減電圧保護信号の少なくとも一方が異常時の論理レベルであるときに前記第3減電圧保護信号を異常時の論理レベルとすることを特徴とする請求項1に記載の減電圧保護回路。前記電源電圧の入力を受けて動作する低電位ブロックと、前記電源電圧よりも高い第2電源電圧の入力を受けてスイッチのオン/オフ制御を行う高電位ブロックと、前記低電位ブロックから前記高電位ブロックに信号をレベルシフトさせて伝達するレベルシフタと、前記電源電圧を監視して前記第3減電圧保護信号を前記低電位ブロックに出力する請求項1または請求項2に記載の減電圧保護回路と、を有することを特徴とするスイッチ駆動装置。前記低電位ブロックは、前記第3減電圧保護信号が正常時の論理レベルから異常時の論理レベルに切り替えられたときに前記レベルシフタを駆動して前記高電位ブロックにリセット信号を伝達し、前記高電位ブロックは、前記レベルシフタから前記リセット信号の伝達を受けたときに前記スイッチをオフさせることを特徴とする請求項3に記載のスイッチ駆動装置。前記第2閾値電圧は、前記レベルシフタを形成するトランジスタのオンスレッショルド電圧よりも高いことを特徴とする請求項4に記載のスイッチ駆動装置。前記レベルシフタを形成するトランジスタは、前記低電位ブロックを形成するトランジスタよりも高耐圧であることを特徴とする請求項5に記載のスイッチ駆動装置。前記スイッチを駆動してモータ電流を制御することを特徴とする請求項3~請求項6のいずれか一項に記載のスイッチ駆動装置。前記スイッチを駆動して入力電圧から所望の出力電圧を生成することを特徴とする請求項3~請求項6のいずれか一項に記載のスイッチ駆動装置。ところで、従来構成の減電圧保護回路104には、電源電圧VCCが所定の閾値電圧Vthを下回っているか否かを監視して減電圧保護信号S1を生成する電圧監視部104aと、電源電圧VCCが所定の閾値電圧Vthを下回っている状態が所定のマスク時間Tm例えば10μsだけ継続したときに減電圧保護信号S1を正常時の論理レベル例えばローレベルから異常時の論理レベル例えばハイレベルに切り替えるフィルタ部104bと、が含まれていた。減電圧保護信号S1が正常時の論理レベルから異常時の論理レベルに切り替えられたとき、低電位ブロック101は、レベルシフタ103を駆動して高電位ブロック102にリセット信号V2を伝達する。レベルシフタ103からリセット信号V2の伝達を受けた高電位ブロック102は、出力信号OUTをローレベルとしてスイッチSWをオフさせる。ここで問題となるのは、レベルシフタ103が高耐圧トランジスタTr1及びTr2で形成されている場合である。高耐圧トランジスタTr1及びTr2は、そのオンスレッショルド電圧VthDMOSが低電位ブロック101を形成する低耐圧トランジスタのオンスレッショルド電圧VthMOSよりも大幅に高い。例えば、一般的な低耐圧トランジスタ15V耐圧のオンスレッショルドVthMOSが0.6Vであるのに対して、高耐圧トランジスタTr1及びTr2600V耐圧のオンスレッショルド電圧VthDMOSは5Vである。そのため、従来構成の減電圧保護回路104では、電源電圧VCCがフィルタ部104bのマスク時間Tmよりも短い時間に高耐圧トランジスタTr1及びTr2のオンスレッショルド電圧VthDMOSを下回った場合、マスク時間Tmの経過後に減電圧保護信号S1をローレベルからハイレベルに立ち上げても、レベルシフタ103で高耐圧トランジスタTr2をオンさせることができず、高電位ブロック102にリセット信号V2を伝達することができなくなる、という問題があった図9の時刻t6~t7を参照。高電位ブロック102は、電源電圧VCCとは別系統のブースト電圧VBを受けて動作しているので、電源電圧VCCが減電圧状態に陥った後もしばらくは出力信号OUTの生成動作を継続してしまう。そのため、電源電圧VCCに急峻で大幅な低下が生じて高電位ブロック102にリセット信号V2を伝達することができなかった場合には、スイッチSWをオンしたままの状態が継続されるおそれがあり、スイッチSWや負荷に流れる駆動電流Iが過電流状態となって、スイッチSWや負荷の破壊を招くおそれがあった。本発明は、本願の発明者により見出された上記の問題点に鑑み、電源電圧に急峻で大幅な低下が生じた場合であっても、確実に減電圧保護を行うことが可能な減電圧保護回路、及び、これを用いたスイッチ駆動装置を提供することを目的とする。上記目的を達成するために、本発明に係る減電圧保護回路は、電源電圧が第1閾値電圧を下回っているか否かを監視して第1減電圧保護信号を生成する第1電圧監視部と、前記電源電圧が前記第1閾値電圧よりも低い第2閾値電圧を下回っているか否かを監視して第2減電圧保護信号を生成する第2電圧監視部と、前記電源電圧が前記第1閾値電圧を下回っている状態が所定のマスク期間だけ継続したときに前記第1減電圧保護信号を正常時の論理レベルから異常時の論理レベルに切り替えるフィルタ部と、前記第1減電圧保護信号と前記第2減電圧保護信号から第3減電圧保護信号を生成する論理ゲートと、を有する構成第1の構成とされている。なお、上記第1の構成から成る減電圧保護回路において、前記論理ゲートは、前記第1減電圧保護信号と前記第2減電圧保護信号の両方が正常時の論理レベルであるときに前記第3減電圧保護信号を正常時の論理レベルとし、前記第1減電圧保護信号と前記第2減電圧保護信号の少なくとも一方が異常時の論理レベルであるときに前記第3減電圧保護信号を異常時の論理レベルとする構成第2の構成にするとよい。また、本発明に係るスイッチ駆動装置は、前記電源電圧の入力を受けて動作する低電位ブロックと、前記電源電圧よりも高い第2電源電圧の入力を受けてスイッチのオン/オフ制御を行う高電位ブロックと、前記低電位ブロックから前記高電位ブロックに信号をレベルシフトさせて伝達するレベルシフタと、前記電源電圧を監視して前記第3減電圧保護信号を前記低電位ブロックに出力する上記第1または第2の構成から成る減電圧保護回路とを有する構成第3の構成とされている。なお、上記第3の構成から成るスイッチ駆動装置において、前記低電位ブロックは、前記第3減電圧保護信号が正常時の論理レベルから異常時の論理レベルに切り替えられたときに前記レベルシフタを駆動して前記高電位ブロックにリセット信号を伝達し、前記高電位ブロックは、前記レベルシフタから前記リセット信号の伝達を受けたときに前記スイッチをオフさせる構成第4の構成にするとよい。また、上記第4の構成から成るスイッチ駆動装置において、前記第2閾値電圧は、前記レベルシフタを形成するトランジスタのオンスレッショルド電圧よりも高い構成第5の構成にするとよい。また、上記第5の構成から成るスイッチ駆動装置において、前記レベルシフタを形成するトランジスタは、前記低電位ブロックを形成するトランジスタよりも高耐圧である構成第6の構成にするとよい。また、上記第3~第6いずれかの構成から成るスイッチ駆動装置は、前記スイッチを駆動してモータ電流を制御する構成第7の構成にするとよい。また、上記第3~第6いずれかの構成から成るスイッチ駆動装置は、前記スイッチを駆動して入力電圧から所望の出力電圧を生成する構成第8の構成にするとよい。本発明によれば、電源電圧に急峻で大幅な低下が生じた場合であっても、確実に減電圧保護を行うことが可能な減電圧保護回路、及び、これを用いたスイッチ駆動装置を提供することが可能となる。<全体構成>図1は、本発明に係るスイッチ駆動装置の全体構成を示すブロック図である。本構成のスイッチ駆動装置1は、上側スイッチ駆動部10と、下側スイッチ駆動部20と、異常保護部30と、を有するモノリシック半導体集積回路装置である。スイッチ駆動装置1は、外部に接続されるNチャネル型MOS[MetalOxideSemiconductor]電界効果トランジスタN1及びN2のオン/オフ制御を行うことにより、負荷不図示の駆動電流Iを制御する。スイッチ駆動装置1は、装置外部との電気的な接続を確立するために外部端子T0~T8を有する。スイッチ駆動装置1の外部には、オン/オフ制御対象であるトランジスタN1及びN2のほかに、抵抗R1及びR2、キャパシタC1及びC2、並びに、ダイオードD1が接続されている。スイッチ駆動装置1の外部において、トランジスタN1のドレインは、高電圧HV数百ボルトの印加端に接続されている。トランジスタN1のソース及びバックゲートは、外部端子T3スイッチ端子に接続されている。トランジスタN1のゲートは、外部端子T2上側ゲート端子に接続されている。トランジスタN2のドレインは、外部端子T3に接続されている。トランジスタN2のソース及びバックゲートは、抵抗R1を介して接地端に接続される一方、抵抗R2の第1端にも接続されている。抵抗R2の第2端は外部端子T8天絡検出端子に接続される一方、キャパシタC2を介して接地端にも接続されている。トランジスタN2のゲートは、外部端子T4下側ゲート端子に接続されている。キャパシタC1の第1端は外部端子T1ブースト端子に接続されている。キャパシタC1の第2端は、外部端子T3に接続されている。ダイオードD1のアノードは、電源電圧VCCの印加端に接続される一方、外部端子T0電源端子にも接続されている。ダイオードD1のカソードは、外部端子T1に接続されている。上側スイッチ駆動部10は、ドライバ11と、RSフリップフロップ12と、減電圧保護回路VB監視用UVLO[UnderVoltageLockOut]回路13と、レベルシフタ14と、パルスジェネレータ15と、コントローラ16と、レベルシフタ17と、シュミットトリガ18と、抵抗19と、を有する。ドライバ11は、RSフリップフロップ12の出力信号に基づいて、外部端子T2に上側出力信号HOを出力する。なお、上側出力信号HOのハイレベルはブースト電圧VBとなり、ローレベルはスイッチ電圧VSとなる。RSフリップフロップ12は、レベルシフタ14からセット端Sに入力されるセット信号V1の立下りエッジをトリガとして出力信号をハイレベルにセットし、レベルシフタ14から第1リセット端Rに入力されるリセット信号V2の立下りエッジ若しくは、減電圧保護回路13から第2リセット端Rに入力される減電圧保護信号の立下りエッジをトリガとして出力信号をローレベルにリセットする。減電圧保護回路13は、ブースト電圧VBが所定の閾値電圧を下回ったときに、減電圧保護信号を正常時の論理レベル例えばハイレベルから異常時の論理レベル例えばローレベルに切り替える。なお、ドライバ11、RSフリップフロップ12、及び、減電圧保護回路13は、外部端子T1に印加されるブースト電圧VBと、外部端子T3に印加されるスイッチ電圧VSとの間で動作する高電位ブロック図1中の角丸四角枠を参照に属しており、その余の回路ブロックはいずれも低電位ブロックに属している。レベルシフタ14は、上記の低電位ブロックから高電位ブロックに信号をレベルシフトさせて伝達する回路ブロックであり、Nチャネル型DMOS[DoubleDiffusedMOS]電界効果トランジスタ141及び142と、抵抗143及び144と、を有する。トランジスタ141及び142のソース及びバックゲートは、いずれも接地端に接続されている。トランジスタ141のドレインは、RSフリップフロップ12のセット端Sに接続される一方、抵抗143を介して外部端子T1にも接続されている。トランジスタ142のドレインは、RSフリップフロップ12のリセット端Rに接続される一方、抵抗144を介して外部端子T1にも接続されている。トランジスタ141及び142のゲートはそれぞれパルスジェネレータ15に接続されている。なお、レベルシフタ14を形成するトランジスタ141及び142は、いずれも、低電位ブロックを形成するトランジスタよりも高耐圧例えば600V耐圧に設計されている。パルスジェネレータ15は、コントローラ16の出力信号に基づいてトランジスタ141及び142のゲート信号を生成する。より具体的に述べると、パルスジェネレータ15は、コントローラ16の出力信号の立上がりエッジをトリガとして、トランジスタ141のゲート信号を所定のオン期間だけハイレベルとし、コントローラ16の出力信号の立下がりエッジをトリガとして、トランジスタ142のゲート信号を所定のオン期間だけハイレベルとする。コントローラ16は、異常信号生成回路34から入力される異常信号に基づいて、レベルシフタ17の出力信号をパルスジェネレータ15に伝達するか否か延いてはトランジスタN1の駆動可否を制御する。レベルシフタ17は、シュミットトリガ18の出力信号をコントローラ16への入力に適した電圧レベルVCC-GNDにレベルシフトして出力する。シュミットトリガ18は、外部端子T6に入力される上側入力信号HINをレベルシフタ17に伝達する。なお、シュミットトリガ18の閾値電圧には、所定のヒステリシスが与えられている。このような構成とすることにより、ノイズに対する耐性を高めることが可能となる。抵抗19は、外部端子T6を接地端にプルダウンする。従って、外部端子T6がオープン状態である場合には、上側入力信号HINがローレベルトランジスタN1をオフするための論理レベルとなるので、トランジスタN1が意図せずにオンされることはない。下側スイッチ駆動部20は、ドライバ21と、コントローラ22と、遅延部23と、レベルシフタ24と、シュミットトリガ25と、抵抗26と、を有する。ドライバ21は、コントローラ22の出力信号に基づいて、外部端子T4に下側出力信号LOを出力する。なお、下側出力信号LOのハイレベルは電源電圧VCCとなり、ローレベルは接地電圧GNDとなる。コントローラ22は、異常信号生成回路34から入力される異常信号に基づいて、遅延部23の出力信号をドライバ21に伝達するか否か延いてはトランジスタN2の駆動可否を制御する。遅延部23は、レベルシフタ24の出力信号に所定の遅延上側スイッチ駆動部10のパルスジェネレータ15、レベルシフタ14、及び、RSフリップフロップ12で生じる回路遅延に相当を与えてコントローラ22に伝達する。レベルシフタ24は、シュミットトリガ25の出力信号をコントローラ22への入力に適した電圧レベルVCC-GNDにレベルシフトして出力する。シュミットトリガ25は、外部端子T7に入力される下側入力信号LINをレベルシフタ24に伝達する。なお、シュミットトリガ25の閾値電圧には、所定のヒステリシスが与えられている。このような構成とすることにより、ノイズに対する耐性を高めることが可能となる。抵抗26は、外部端子T7を接地端にプルダウンする。従って、外部端子T7がオープン状態である場合には、下側入力信号LINがローレベルトランジスタN2をオフするための論理レベルとなるので、トランジスタN2が意図せずにオンされることはない。異常保護部30は、温度保護回路TSD[ThermalShutDown]回路31と、減電圧保護回路VCC監視用UVLO回路32と、天絡保護回路33と、異常信号生成回路34と、Nチャネル型MOS電界効果トランジスタ35と、を有する。温度保護回路31は、スイッチ駆動装置1のジャンクション温度が所定の閾値温度を上回ったときに、温度保護信号を正常時の論理レベル例えばローレベルから異常時の論理レベル例えばハイレベルに切り替える。減電圧保護回路32は、電源電圧VCCが所定の閾値電圧を下回ったときに、減電圧保護信号を正常時の論理レベル例えばローレベルから異常時の論理レベル例えばハイレベルに切り替える。なお、減電圧保護回路32の構成及び動作については、後ほど詳細な説明を行う。天絡保護回路33は、外部端子T8に入力される天絡検出電圧CIN抵抗R2とキャパシタC2によって平滑化されたスイッチ電圧VSに相当が所定の閾値電圧を上回ったときに、天絡保護信号を正常時の論理レベル例えばローレベルから異常時の論理レベル例えばハイレベルに切り替える。なお、天絡とは、外部端子T3が高電圧HVの印加端またはこれに準ずる高電位端にショートした状態を言う。異常信号生成回路34は、温度保護回路31から入力される温度保護信号、減電圧保護回路32から入力される減電圧保護信号、及び、天絡保護回路33から入力される天絡保護信号をそれぞれ監視し、いずれか一つでも異常が生じていた場合には、異常信号を正常時の論理レベル例えばローレベルから異常時の論理レベル例えばハイレベルに切り替える。トランジスタ35は、外部端子T5から外部異常信号を出力するためのオープンドレイン出力段を形成する。スイッチ駆動装置1に異常が生じていない場合には、トランジスタ35が異常信号生成回路34によってオフとされ、外部異常信号がハイレベルとされる。一方、スイッチ駆動装置1に何らかの異常が生じている場合には、トランジスタ35が異常信号生成回路34によってオンとされ、外部異常信号がローレベルとされる。<ブートストラップ回路>上記構成から成るスイッチ駆動装置1は、ブースト電圧VBドライバ11などを含む高電位ブロックの駆動電圧を生成する手段としてブートストラップ回路を有する。このブートストラップ回路は、アノードが電源電圧VCCの印加端に接続されたダイオードD1と、ダイオードD1のカソードとトランジスタN1のソースとの間に接続されたキャパシタC1と、を有し、ダイオードD1とキャパシタC1との接続ノード外部端子T1からブースト電圧VBを出力する。トランジスタN1がオフとされてトランジスタN2がオンとされることにより、外部端子T3に現れるスイッチ電圧VSがローレベルGNDとされているときには、電源電圧VCCの印加端からダイオードD1、キャパシタC1、及び、トランジスタN2を介する経路で電流IBが流れるので、外部端子T1と外部端子T2との間に接続されたキャパシタC1が充電される。このとき、外部端子T1に現れるブースト電圧VBすなわち、キャパシタC1の充電電圧は、電源電圧VCCからダイオードD1の順方向降下電圧Vfを差し引いた電圧値=VCC-Vfとなる。一方、キャパシタC1が充電されている状態で、トランジスタN1がオンとされてトランジスタN2がオフとされることにより、スイッチ電圧VSがローレベルGNDからハイレベルHVに立ち上げられると、ブースト電圧VBは、スイッチ電圧VSのハイレベルHVよりもさらにキャパシタC1の充電電圧分VCC-Vfだけ高い電圧値=HVVCC-Vfまで引き上げられる。従って、このようなブースト電圧VBを高電位ブロックドライバ11、RSフリップフロップ12、及び、減電圧保護回路13やレベルシフタ14の駆動電圧として供給することにより、Nチャネル型MOS電界効果トランジスタN1のオン/オフ制御特にオン制御を行うことが可能となる。<上側スイッチ駆動動作>図2は、上側スイッチ駆動動作を説明するためのタイムチャートであり、上から順に、上側入力信号HIN、セット信号V1S、リセット信号V2R、及び、上側出力信号HOが描写されている。なお、図2では、説明を簡単とすべく、ブートストラップ動作に伴ってセット信号V1Sやリセット信号V2Rのハイレベル電位が変動する様子の描写を省略している。上側入力信号HINがローレベルからハイレベルに立ち上げられると、その立上がりエッジをトリガとしてトランジスタ141のゲート信号が所定のオン期間だけハイレベルとされる。トランジスタ141がオンとされてセット信号V1がハイレベルからローレベルに立ち下げられると、その立下りエッジをトリガとして上側出力信号HOがハイレベルにセットされる。一方、上側入力信号HINがハイレベルからローレベルに立ち下げられると、その立下がりエッジをトリガとしてトランジスタ142のゲート信号が所定のオン期間だけハイレベルとされる。トランジスタ142がオンとされてリセット信号V2がハイレベルからローレベルに立ち下げられると、その立下りエッジをトリガとして上側出力信号HOがローレベルにリセットされる。上記の動作により、上側スイッチ駆動部10では、上側入力信号HINと同一論理レベルの上側出力信号HOが生成されて、トランジスタN1のオン/オフ制御が行われる。なお、トランジスタ141及び142のオン期間を短縮することにより、レベルシフタ14の消費電力を抑えることが可能となる。<減電圧保護回路>図3は、減電圧保護回路32の一構成例を示すブロック図である。減電圧保護回路32は、第1電圧監視部321と、第2電圧監視部322と、フィルタ部323と、ORゲート324と、を有する。第1電圧監視部321は、電源電圧VCC例えば目標値15Vが第1閾値電圧Vth1例えば10Vを下回っているか否かを監視して第1減電圧保護信号S1を生成する。なお、第1減電圧保護信号S1は、基本的に、電源電圧VCCが第1閾値電圧Vth1を下回っていなければローレベル正常時の論理レベルとなり、電源電圧VCCが第1閾値電圧Vth1を下回っていればハイレベル異常時の論理レベルとなる。第1閾値電圧Vth1は、低電位ブロックでの信号伝達に必要な電圧レベルを考慮して適宜設定すればよい。第2電圧監視部322は、電源電圧VCCが第1閾値電圧Vth1よりも低い第2閾値電圧Vth2例えば6Vを下回っているか否かを監視して第2減電圧保護信号S2を生成する。なお、第2減電圧保護信号S2は、電源電圧VCCが第2閾値電圧Vth2を下回っていなければローレベル正常時の論理レベルとなり、電源電圧VCCが第2閾値電圧Vth2を下回っていればハイレベル異常時の論理レベルとなる。第2閾値電圧Vth2は、レベルシフタ14を形成するトランジスタ141及び142のオンスレッショルド電圧VthDMOS例えば5Vよりも高い電圧値に設定されている。フィルタ部323は、第1電圧監視部321で生成された第1減電圧保護信号S1の入力を受け、電源電圧VCCが第1閾値電圧Vth1を下回っている状態が所定のマスク期間Tm例えば10μsだけ継続したときに第1減電圧保護信号S1をローレベル正常時の論理レベルからハイレベル異常時の論理レベルに切り替える。ORゲート324は、第1電圧監視部321からフィルタ部323を介して入力される第1減電圧保護信号S1と、第2電圧監視部322から直接入力される第2減電圧保護信号S2との論理和信号を生成し、これを第3減電圧保護信号S3として出力する論理ゲートである。すなわち、ORゲート324は、第1減電圧保護信号S1と第2減電圧保護信号S2の両方がローレベル正常時の論理レベルであるときに第3減電圧保護信号S3をローレベル正常時の論理レベルとし、第1減電圧保護信号S1と第2減電圧保護信号S2の少なくとも一方がハイレベル異常時の論理レベルであるときに第3減電圧保護信号S3をハイレベル異常時の論理レベルとする。第3減電圧保護信号S3は、異常信号生成回路34を介して、或いは、異常信号生成回路34を介することなく、コントローラ16やコントローラ22に伝達される。第3減電圧保護信号S3がローレベル正常時の論理レベルからハイレベル異常時の論理レベルに切り替えられたとき、コントローラ16は、パルスジェネレータ15を介して、レベルシフタ14を形成するトランジスタ142のゲート信号をハイレベルとする。その結果、トランジスタ142がオンとされ、リセット信号V2がハイレベルからローレベルに立ち下げられる。RSフリップフロップ12は、このリセット信号V2の立下りエッジをトリガとして、自身の出力信号をローレベルとする。ドライバ11は、RSフリップフロップ12の出力信号がローレベルに立ち下げられたことを受けて、上側出力信号HOをローレベルとし、トランジスタN1をオフとする。また、本構成例の減電圧保護回路32は、レベルシフタ14を形成する高耐圧トランジスタ141及び142のオンスレッショルド電圧VthDMOSが高いことを考慮して、電源電圧VCCに急峻で大幅な低下が生じた場合であっても、確実に減電圧保護を行うことが可能な構成とされている。図4は、減電圧保護動作を説明するためのタイムチャートであり、上から順番に、電源電圧VCC、第1減電圧保護信号S1、第2減電圧保護信号S2、第3減電圧保護信号S3、及び、リセット信号V2が描写されている。時刻t1では、過渡的なノイズの重畳に起因して電源電圧VCCが第1閾値電圧Vth1を下回っているが、そのような状態はマスク時間Tmが経過する前に解消されている。従って、第1減電圧保護信号S1はローレベルに維持されている。また、上記の過渡的なノイズに起因して電源電圧VCCが第2閾値電圧Vth2を下回ることはなく、第2減電圧保護信号S2もローレベルに維持されている。従って、第3減電圧保護信号S3もローレベルに維持されるので、リセット信号V2がローレベルに立ち下げられることはない。時刻t2では、電源電圧VCCが第1閾値電圧Vth1を下回る電圧値まで急峻に低下しており、さらに、時刻t2からマスク時間Tmが経過した時刻t3においても、電源電圧VCCの減電圧状態が継続している。従って、時刻t3では、第1減電圧保護信号S1がハイレベルに立ち上げられ、さらには、第3減電圧保護信号S3がハイレベルに立ち上げられる。第3減電圧保護信号S3がハイレベルに立ち上げられると、レベルシフタ14を形成するトランジスタ142がオンされて、リセット信号V2がローレベルに立ち下げられるので、上側出力信号HOがローレベルとされて、トランジスタN1が強制的にオフとされる。なお、時刻t3の時点では、電源電圧VCCがトランジスタ141及び142のオンスレッショルド電圧VthDMOSを下回っていないので、トランジスタ142を問題なくオンさせることが可能である。また、時刻t2~t3では、電源電圧VCCが第2閾値電圧Vth2を下回る電圧値まで低下していないので、第2減電圧保護信号S2はローレベルに維持されている。すなわち、電源電圧VCCに上記挙動の減電圧状態が生じた場合には、実質的に第1減電圧保護信号S1に応じた減電圧保護動作が行われる。時刻t4では、電源電圧VCCが第1閾値電圧Vth1を下回る電圧値まで緩やかに低下しており、さらに、時刻t4からマスク時間Tmが経過した時刻t5においても、電源電圧VCCの減電圧状態が継続している。従って、時刻t5では、第1減電圧保護信号S1がハイレベルに立ち上げられ、さらには、第3減電圧保護信号S3がハイレベルに立ち上げられる。第3減電圧保護信号S3がハイレベルに立ち上げられると、レベルシフタ14を形成するトランジスタ142がオンされて、リセット信号V2がローレベルに立ち下げられるので、上側出力信号HOがローレベルとされて、トランジスタN1が強制的にオフとされる。なお、時刻t5の時点では、電源電圧VCCがトランジスタ141及び142のオンスレッショルド電圧VthDMOSを下回っていないので、トランジスタ142を問題なくオンさせることが可能である。また、電源電圧VCCは時刻t5以降も緩やかに低下し続けており、電源電圧VCCが第2閾値電圧Vth2を下回る時刻t6において、第2減電圧保護信号S2がハイレベルに立ち上げられる。ただし、第2減電圧保護信号S2よりも先に第1減電圧保護信号S1がハイレベルに立ち上げられており、トランジスタN1の強制オフは既に完了されている。すなわち、電源電圧VCCに上記挙動の減電圧状態が生じた場合には、実質的に第1減電圧保護信号S1に応じた減電圧保護動作が行われる。また、電源電圧VCCは時刻t6以降も緩やかに低下し続けており、電源電圧VCCがトランジスタ141及び142のオンスレッショルド電圧VthDMOSを下回った時点で、レベルシフタ14を介した信号伝達が不能となる。ただし、トランジスタN1の強制オフは時刻t5で既に完了されているので、その後にレベルシフタ14を介した信号伝達が不能となっても、トランジスタN1が意図せずにオンされることはない。時刻t7では、電源電圧VCCが第1閾値電圧Vth1を下回る電圧値まで急峻に低下しており、さらに、時刻t7からマスク時間Tmが経過した時刻t9では、電源電圧VCCがトランジスタ141及び142のオンスレッショルド電圧VthDMOSを下回る電圧値まで低下してしまっている。そのため、第1減電圧保護信号S1がハイレベルに立ち上がるのを待っていては、トランジスタ142をオンさせることができなくなり、延いては、トランジスタN1を強制オフすることができなくなる。一方、時刻t7からマスク時間Tmが経過するよりも先に、時刻t8で電源電圧VCCが第2閾値電圧Vth2を下回った場合には、その時点で第2減電圧保護信号S2がハイレベルに立ち上げられ、さらには、第3減電圧保護信号S3がハイレベルに立ち上げられる。第3減電圧保護信号S3がハイレベルに立ち上げられると、レベルシフタ14を形成するトランジスタ142がオンされて、リセット信号V2がローレベルに立ち下げられるので、上側出力信号HOがローレベルとされて、トランジスタN1が強制的にオフとされる。なお、時刻t8の時点では、電源電圧VCCがトランジスタ141及び142のオンスレッショルド電圧VthDMOSを下回っていないので、トランジスタ142を問題なくオンさせることが可能である。すなわち、電源電圧VCCに上記挙動の減電圧状態が生じた場合には、実質的に第2減電圧保護信号S2に応じた減電圧保護動作が行われる。なお、電源電圧VCCは時刻t8以降も急峻に低下し続けており、電源電圧VCCがトランジスタ141及び142のオンスレッショルド電圧VthDMOSを下回った時点で、レベルシフタ14を介した信号伝達が不能となる。ただし、トランジスタN1の強制オフは時刻t8で既に完了されているので、その後にレベルシフタ14を介した信号伝達が不能となっても、トランジスタN1が意図せずにオンされることはない。上記したように、本構成例の減電圧保護回路32であれば、電源電圧VCCに急峻で大幅な低下が生じた場合であっても、確実に減電圧保護を行うことができるので、セットの信頼性を向上させることが可能となる。<スイッチ駆動装置の適用例>図5は、スイッチ駆動装置1の第1適用例を示す図である。図5に示すように、スイッチ駆動装置1は、トランジスタN1及びN2を駆動してモータ2例えば、白物家電用のコンプレッサモータやファンモータの駆動電流Imを制御するモータ駆動装置として適用することが可能である。なお、図5では、モータ2として三相交流モータが例示されているが、スイッチ駆動装置1の駆動対象はこれに限定されるものではなく、二相交流モータや直流モータなども駆動対象とすることが可能である。図6は、スイッチ駆動装置1の第2適用例を示す図である。図6に示すように、スイッチ駆動装置1は、トランジスタN1及びN2を相補的排他的に駆動して入力電圧Vinから所望の出力電圧Voutを生成する同期整流型のスイッチング電源装置として適用することも可能である。なお、上記の相補的排他的という文言は、トランジスタN1及びN2のオン/オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタN1及びN2の同時オフ期間が設けられている場合も含む。図7は、スイッチ駆動装置1の第3適用例を示す図である。図7に示すように、スイッチ駆動装置1は、トランジスタN1を駆動して入力電圧Vinから所望の出力電圧Voutを生成する非同期整流型のスイッチング電源装置として適用することも可能である。<その他の変形例>なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。