電源装置と装置負荷との間に接続され、前記電源装置から前記装置負荷への電力供給を制御する電源装置運転回路であって、前記電源装置と前記装置負荷とを接続する電流経路に対して並列接続され、それぞれ第1、第2の制御信号に応じてオン状態からオフ状態に制御される第1、第2のオアリングトランジスタと、前記電流経路に流れる電流量をモニターするモニター部と、前記モニター部からのモニター結果から前記電流経路に流れる電流が、第1の値となった場合、前記第1の制御信号により第1のオアリングトランジスタをオン状態からオフ状態とし、前記第1の値よりも小さい第2の値となった場合、前記第2の制御信号により前記第2のオアリングトランジスタをオン状態からオフ状態とする検出回路と、を有する電源装置運転回路。前記モニター部は、前記電流経路上に配置される電流検出抵抗を有し、前記検出回路は、前記電流検出抵抗の両端の電位差を基に、前記電流経路に流れる電流量を検出する請求項1に記載の電源装置運転回路。前記モニター部は、一次巻線側が前記電流経路上に配置されるカレントトランスと、前記カレントトランスの二次巻線側の両端に接続される第1の抵抗と、を有し、前記検出回路は、前記第1の抵抗の両端の電位差を基に、前記電流経路に流れる電流量を検出する請求項1に記載の電源装置運転回路。前記検出回路は、前記電位差を増幅するアンプと、前記アンプの出力電圧が、前記第1の値に応じた第1のリファレンス電圧以下になった場合、前記第1の制御信号を出力する第1のコンパレータと、前記アンプの出力電圧が、前記第2の値に応じた第2のリファレンス電圧以下になった場合、前記第2の制御信号を出力する第2のコンパレータと、を有する請求項2または請求項3に記載の電源装置運転回路。前記第1のオアリングトランジスタの制御端子と前記検出回路との間に接続される第1のオアリングトランジスタ制御回路と、前記第2のオアリングトランジスタの制御端子と前記検出回路との間に接続される第2のオアリングトランジスタ制御回路と、を有し、前記第1のオアリングトランジスタ制御回路は、前記第1の制御信号に応じて、前記第1のオアリングトランジスタをオフ状態からオン状態に駆動し、前記第2のオアリングトランジスタ制御回路は、前記第2の制御信号に応じて、前記第2のオアリングトランジスタをオフ状態からオン状態に駆動する請求項4に記載の電源装置運転回路。しかし、近年電源装置の出力電流の大電流化に伴って、オアリングFETを複数使用しなければならなくなった。オアリングFETを複数使用した場合、FETの総入力容量も増えるため、電流の逆流を検出してからオフする時間に遅れが生じる問題がある。このような問題が発生する場合、FETのオフする時間が遅れることで逆電流により、電源装置の内部回路部品が故障してしまう可能性がある。本発明の目的は、逆流電流を低減し、電源装置内部回路等の故障を防ぐ電源装置運転回路を提供することである。本発明は、電源装置と装置負荷との間に接続され、前記電源装置から前記装置負荷への電力供給を制御する電源装置運転回路であって、前記電源装置と前記装置負荷とを接続する電流経路に対して並列接続され、それぞれ第1、第2の制御信号に応じてオン状態からオフ状態に制御される第1、第2のオアリングトランジスタと、前記電流経路に流れる電流量をモニターするモニター部と、前記モニター部からのモニター結果から前記電流経路に流れる電流が、第1の値となった場合、前記第1の制御信号により第1のオアリングトランジスタをオン状態からオフ状態とし、前記第1の値よりも小さい第2の値となった場合、前記第2の制御信号により前記第2のオアリングトランジスタをオン状態からオフ状態とする検出回路と、を有する電源装置運転回路である。本発明は、逆流電流を低減し、電源装置の故障を防ぐことができる。発明の実施の形態1以下、本発明を適用した具体的な実施の形態1について、図面を参照しながら詳細に説明する。この実施の形態1は、本発明を電源装置運転回路に適用したものである。図1に本実施の形態にかかる電源装置運転回路100の構成を示す。なお、この電源装置運転回路100は、図2に示すように、複数の電源装置と装置負荷RZとの間に並列に配置され、複数の電源装置からの電力を装置負荷RZに供給する。なお、電源装置運転回路100のそれぞれと装置負荷RZとは、ノードN1とで接続される。図1に示すように、電源装置運転回路100は、電流検出抵抗Rsと、検出回路10と、オアリングFET制御回路11~13と、FETFieldEffectTransistorQ11~Q13と、端子T11~T13とを有する。端子T11は、電源装置の出力ラインと接続される。端子T12は、装置負荷RZの接続ノード図2のノードN1に接続される。端子T13は、接地端子GNDに接続される。電流検出抵抗Rsは、一端が端子T11、他端が端子T12に接続される。ここで、電流検出抵抗Rsの一端側の電圧をV2、他端側の電圧をV1とする。なお、電流検出抵抗Rsに電流I1が流れるとすると、電流検出抵抗Rsの両端間の電位差V2-V1はI1×Rsとなる。ここで、電源装置の不具合により、電流の逆流が発生した場合、I1が減少するため、電流検出抵抗Rsの両端間の電位差V2-V1も減少する。このように、電流検出抵抗Rsの両端の電位差V2-V1により、端子T11、T12を結ぶ電流経路に流れる電流量をモニターすることができる。このため、電流検出抵抗Rsを電流量をモニターするモニター部とみなすことができる。FETQ11は、端子T11とT12とを結ぶ電流経路にソースとドレインが接続される。また、ゲートにオアリングFET制御回路11からのゲート制御信号P11が入力される。FETQ12は、端子T11とT12とを結ぶ電流経路にソースとドレインが接続される。また、ゲートにオアリングFET制御回路12からのゲート制御信号P12が入力される。FETQ13は、端子T11とT12とを結ぶ電流経路にソースとドレインが接続される。また、ゲートにオアリングFET制御回路13からのゲート制御信号P13が入力される。オアリングFET制御回路11は、検出制御信号S11に応じて、FETQ11をオンからオフ状態とするようゲート制御信号P11を出力する。例えば、ロウレベルの検出制御信号S11を入力すると、ゲート制御信号P11をロウレベルとし、FETQ11をオフ状態とする。オアリングFET制御回路12は、検出制御信号S12に応じて、FETQ12をオンからオフ状態とするようゲート制御信号P12を出力する。例えば、ロウレベルの検出制御信号S12を入力すると、ゲート制御信号P12をロウレベルとし、FETQ12をオフ状態とする。オアリングFET制御回路13は、検出制御信号S13に応じて、FETQ13をオンからオフ状態とするようゲート制御信号P13を出力する。例えば、ロウレベルの検出制御信号S13を入力すると、ゲート制御信号P13をロウレベルとし、FETQ13をオフ状態とする。検出回路10は、電圧V2とV1との電位差に応じて、検出制御信号S11~S13を出力する。図3に検出回路10の構成を示す。図3に示すように、検出回路10は、オペアンプZ1と、コンパレータZ2~Z4と、抵抗R1~R7と、端子T21~T25とを有する。端子T21は、電圧V1を入力する。端子T22は、電圧V2を入力する。抵抗R1は、端子T21とノードN21との間に接続される。抵抗R2は、ノードN21とノードN23との間に接続される。抵抗R3は、端子T22とノードN22との間に接続される。抵抗R4は、ノードN21と接地端子GNDとの間に接続される。オペアンプZ1は、反転入力端子がノードN21、非反転入力端子がノードN22、出力端子がノードN23に接続される。上記接続構成からもわかるように、抵抗R1~R4とオペアンプZ1とで差動増幅回路が構成される。このため、ノードN23には、電流検出抵抗Rsの両端間の電位差V1-V2が増幅された電圧V3が印加される。コンパレータZ2は、非反転入力端子がノードN23に接続され、反転入力端子にリファレンス電圧Vref1が入力され、出力端子が端子T23に接続される。抵抗R5は、電源端子Vccと端子T23との間に接続される。なお、端子T23に印加される電圧は、検出回路10から検出制御信号S11としてオアリングFET制御回路11へ出力される。コンパレータZ2は、ノードN23の電圧V3が、リファレンス電圧Vref1よりも小さい場合、ロウレベルの検出制御信号S11、リファレンス電圧Vref1よりも高い場合、ハイレベルの検出制御信号S11を出力する。コンパレータZ3は、非反転入力端子がノードN23に接続され、反転入力端子にリファレンス電圧Vref2が入力され、出力端子が端子T24に接続される。抵抗R6は、電源端子Vccと端子T24との間に接続される。なお、端子T24に印加される電圧は、検出回路10から検出制御信号S12としてオアリングFET制御回路12へ出力される。コンパレータZ3は、ノードN23の電圧V3が、リファレンス電圧Vref2よりも小さい場合、ロウレベルの検出制御信号S12、リファレンス電圧Vref2よりも高い場合、ハイレベルの検出制御信号S12を出力する。コンパレータZ4は、非反転入力端子がノードN23に接続され、反転入力端子にリファレンス電圧Vref3が入力され、出力端子が端子T25に接続される。抵抗R6は、電源端子Vccと端子T25との間に接続される。なお、端子T25に印加される電圧は、検出回路10から検出制御信号S13としてオアリングFET制御回路13へ出力される。コンパレータZ4は、ノードN23の電圧V3が、リファレンス電圧Vref3よりも小さい場合、ロウレベルの検出制御信号S13、リファレンス電圧Vref3よりも高い場合、ハイレベルの検出制御信号S13を出力する。ここで、上記リファレンス電圧Vref1~Vref3の関係は、Vref1>Vref2>Vref3である。次に、本実施の形態1にかかる電源装置運転回路100の動作について図4を用いて説明する。図4に電源装置運転回路100の動作を説明するためのノードN23の電圧、検出制御信号S11~S13、FETQ11~Q13の時間に対する遷移状態を示す。検出回路10は、電流検出抵抗Rsの両端の電位差V1-V2を検出する。電源装置の不具合や装置負荷RZの変動等により電流の逆流が発生すると、電流検出抵抗Rsに流れる電流も減少する。そして、電流検出抵抗Rsに流れる電流が減少すると、電流検出抵抗Rsの両端の電位差V1-V2も減少し、図4のようにノードN23の電圧V3も減少する。時刻t1に電圧V3がリファレンス電圧Vref1よりも低下すると、コンパレータZ2の出力がロウレベルとなり、ロウレベルの検出制御信号S11が検出回路10から出力される。オアリングFET制御回路11は、ロウレベルの検出制御信号S11に応じて、ゲート制御信号P11によりFETQ11をオン状態からオフ状態に遷移させる。さらに電圧V3が低下し、時刻t2にリファレンス電圧Vref2よりも低下すると、コンパレータZ3の出力がロウレベルとなり、ロウレベルの検出制御信号S12が検出回路10から出力される。オアリングFET制御回路12は、ロウレベルの検出制御信号S12に応じて、ゲート制御信号P12によりFETQ12をオン状態からオフ状態に遷移させる。さらに電圧V3が低下し、時刻t3にリファレンス電圧Vref3よりも低下すると、コンパレータZ4の出力がロウレベルとなり、ロウレベルの検出制御信号S13が検出回路10から出力される。オアリングFET制御回路13は、ロウレベルの検出制御信号S13に応じて、ゲート制御信号P13によりFETQ13をオン状態からオフ状態に遷移させる。ここで、近年電源装置の出力電流の大電流化に伴って、オアリングFETを複数使用しなければならなくなっており、オアリングFETを複数使用した場合、FETの総入力容量も増える。従来の技術では電源装置の不具合により電流の逆流を検出しても、複数のオアリングFETの総入力容量が大きい場合、逆流電流の検出からオアリングFETオフまでの時間に遅れが生じる問題があった。この遅れによる逆電流により電源内部回路部品が故障してしまう問題があった。しかし、本実施の形態1の電源装置運転回路100では、逆流電流の増加に伴う電流検出抵抗Rsの両端間の電位差の低下に応じて、複数あるオアリングFETを段階的にオフ状態としていく。このように、出力負荷に応じてオン状態のオアリングFETの数を制御することができる。このことはFETの総入力容量も段階的に減らすことが可能であることを意味し、オアリングFETオフまでの時間を短縮でき、従来技術で問題となっていた電源内部回路部品の故障を防ぐが可能となる。発明の実施の形態2以下、本発明を適用した具体的な実施の形態2について、図面を参照しながら詳細に説明する。この実施の形態2も、実施の形態1と同様、本発明を電源装置運転回路に適用したものである。図5に本実施の形態2にかかる電源装置運転回路200の構成を示す。図5に示すように、電源装置運転回路200は、カレントトランス回路CT1と、抵抗Rctと、検出回路10と、オアリングFET制御回路11~13と、FETQ11~Q13と、端子T11~T13とを有する。なお、図5に示された符号のうち、図1と同じ符号を付した構成は、図1と同じか又は類似の構成を示している。本実施の形態2が、実施の形態1と異なるのは電流検出抵抗Rsの代わりに、カレントトランス回路CT1と抵抗Rctを用いる点である。よって、本実施の形態2では、その相違する部分のみの説明を記載し、実施の形態1と同様の部分の説明は省略する。カレントトランス回路CT1は、1次巻線側の一端が端子T11、他端が端子T12に接続され、2次巻線側の一端がノードN31、他端がノードN32に接続される。このカレントトランス回路CT11は、実施の形態1の電流検出抵抗Rsと同様、電流検出を行うが、2次巻線側に流れる電流量を1次側対2次側の巻数比Mで制御可能である。例えば、1次巻線側に電流I1が流れた場合、2次巻線側にはI1×Mが流れる。抵抗Rctは、一端がノードN31、他端がノードN32に接続される。抵抗Rctには、上述したカレントトランス回路CT1の2次巻線側に流れる電流が流れるが、一端側の電圧をV2、他端側の電圧をV1とする。抵抗Rctに電流I1×Mが流れるとすると、抵抗Rctの両端間の電位差V2-V1はI1×M×Rctとなる。この電圧V1とV2が実施の形態1と同様、検出回路10に入力される。なお、電源装置の不具合や装置負荷RZの変動等により電流の逆流が発生した場合、I1が減少するため、実施の形態1と同様、抵抗Rctの両端間の電位差V2-V1も減少する。このように、抵抗Rctの両端の電位差V2-V1により、端子T11、T12を結ぶ電流経路に流れる電流量をモニターすることができる。このため、カレントトランス回路CT1と抵抗Rctをモニター部とみなすことができる。この電位差V2-V1の減少による検出回路10の動作は実施の形態1での説明と同様である。つまり、上述したカレントトランス回路CT1、抵抗Rct以外の電源装置運転回路200の動作については、実施の形態1と同様であり、動作を説明するための図も図4と同様である。このため、ここでの説明は省略する。本実施の形態2にかかる電源装置運転回路200は、電流検出を実施の形態1の電流検出抵抗Rsの代わりにカレントトランス回路CT1を用いており、電流検出抵抗Rsで電流検出するよりも抵抗Rctの損失が減少するという効果が得られる。他の効果は実施の形態1と同様である。なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述した実施の形態ではオアリングFETを並列して3個配置したが、更に複数とする構成でもかまわない。