第1導電型のワイドバンドギャップ半導体基板上に形成された、第1導電型のドリフト領域と、前記ドリフト領域表面に形成された、ショットキー電極と、前記ドリフト領域表面において、平面視で前記ショットキー電極を囲むように形成された、リセス構造と、前記リセス構造底面内に形成され、前記ショットキー電極と接続された、第2導電型のガードリング層と、前記リセス構造に沿って、少なくとも前記リセス構造を覆って形成された、保護膜と、前記保護膜に沿って、前記保護膜上に形成された、半絶縁膜とを備え、前記半絶縁膜は、前記リセス構造が囲む領域の内側において前記ショットキー電極と接続される接続部と、前記リセス構造が囲む領域の外側において前記ドリフト領域と接続される接続部とを備える、半導体装置。前記半絶縁膜は、複数個の開口部を有する、請求項1に記載の半導体装置。前記半絶縁膜は、前記保護膜に沿う渦巻き形状である、請求項1に記載の半導体装置。上記のように、従来の半導体装置においてはガードリング/JTEの二種類の注入条件を用いることで、耐圧構造を実現していた。ここで、二種類の注入条件でガードリング/JTE構造を実現するためには、それぞれの位置に不純物を注入するためのマスクを形成する工程が必要となる。また、それらのマスクを作製するためには、それぞれのマスクの位置をアライメントするための基準アライメントマークを、さらにその前工程で作製する必要がある。アライメントマークは、SiCの表面をエッチング加工して形成される。以上のように、従来の半導体装置では、少なくとも3つのマスクアライメントマーク形成用、ガードリング形成用、JTE形成用が必要になるとともに、異なる条件で不純物注入を行わなければならなかった。このため、工程が複雑になると共に、バラつきの増加、不良率の悪化、コストの増加などの問題が生じていた。これらの問題点を改善する方法として、例えばガードリングのみの構造とする、または、ガードリングの外側を、リング状の同じ注入層を複数形成したFLR構造とすることで、注入工程を1工程にして、3つのマスクを2つのマスクに削減することが考えられる。更には、アライメントマークを形成する工程と、上記の注入用マスクガードリング形成用、JTE形成用を形成する工程とを共通の工程とすることで、1つのマスクでアライメントマークと終端構造とを形成することも出来る。このように、注入条件やパターン形状を最適化することにより、マスク削減は可能である。しかし、この場合のガードリングの不純物濃度は、装置の耐圧特性を確実なものとするために、比較的濃い濃度で形成される。よって、高電圧をカソードに印加した場合、不純物層の空乏層の伸びは少なくなり、高電界が発生しやすい。また、ガードリングの領域に、エッチングで掘り込まれた構造リセス構造があると、特にリセス底面のコーナー部には、強い電界が発生する。ところで、SiCのようなワイドバンドギャップ半導体は、Siよりも高電界で耐圧が確保でき、注入条件やパターン形状を最適化すれば、より高い耐圧を確保することは可能である。しかし、半導体装置の終端部をポリイミド等の絶縁体で覆う終端構造の場合には、テスト工程や組み立て工程において、その絶縁体の表面に電荷が蓄積し、リセス構造の電界強度が変動してしまい、絶縁破壊を引き起こすという問題があった。また、半導体デバイスを電力変換用モジュールに組み込む際には、装置を他の絶縁体で被うことが必要となるが、その工程において、ポリイミド等の絶縁体表面に電荷が蓄積してしまい、絶縁耐力を低下させるという問題があった。本発明は、上記のような問題点を解決するためになされたものであり、高電界での耐圧を確保でき、かつ絶縁破壊を抑制できる終端構造を有する半導体装置の提供を目的とする。本発明にかかる半導体装置は、第1導電型のワイドバンドギャップ半導体基板上に形成された、第1導電型のドリフト領域と、前記ドリフト領域表面に形成された、ショットキー電極と、前記ドリフト領域表面において、平面視で前記ショットキー電極を囲むように形成された、リセス構造と、前記リセス構造底面内に形成され、前記ショットキー電極と接続された、第2導電型のガードリング層と、前記リセス構造に沿って、少なくとも前記リセス構造を覆って形成された、保護膜と、前記保護膜に沿って、前記保護膜上に形成された、半絶縁膜とを備え、前記半絶縁膜は、前記リセス構造が囲む領域の内側において前記ショットキー電極と接続される接続部と、前記リセス構造が囲む領域の外側において前記ドリフト領域と接続される接続部とを備える。本発明にかかる半導体装置によれば、第1導電型のワイドバンドギャップ半導体基板上に形成された、第1導電型のドリフト領域と、前記ドリフト領域表面に形成された、ショットキー電極と、前記ドリフト領域表面において、平面視で前記ショットキー電極を囲むように形成された、リセス構造と、前記リセス構造底面内に形成され、前記ショットキー電極と接続された、第2導電型のガードリング層と、前記リセス構造に沿って、少なくとも前記リセス構造を覆って形成された、保護膜と、前記保護膜に沿って、前記保護膜上に形成された、半絶縁膜とを備え、前記半絶縁膜は、前記リセス構造が囲む領域の内側において前記ショットキー電極と接続される接続部と、前記リセス構造が囲む領域の外側において前記ドリフト領域と接続される接続部とを備えることにより、保護膜上に帯電などで蓄積される電荷が、半絶縁膜によって除かれるため、保護膜上の帯電による電界強度の増大を防ぎ、耐圧の低下を防ぐことが可能となる。<A.実施の形態1><A-1.構成>図1は、本実施の形態に係る半導体装置の平面図である。図2は図1のA-A’断面図である。図1、2に示すように、本発明にかかる半導体装置は、例えばSiC基板1の上にショットキーバリアダイオードSBDが形成されたものである。ワイドバンドギャップ半導体の一例としてSiCを挙げているが、他のワイドバンドギャップ半導体を用いることも可能である。なお、本発明は、Siよりも高電圧動作が可能なワイドバンドギャップ半導体を用いた場合の、高電界での動作において、特に顕著な効果を発揮するものである。図1、2において、SBDは、SiC基板1の表面に形成される。SiC基板1は、例えば、高濃度のn型以下、単にnと記す場合があるの半導体基板、例えば、ウエハが該当する。SiC基板1は、SiCからなり、シリコンよりバンドギャップの広いワイドバンドギャップを有する半導体基板である。SiC基板1上には、低濃度のn型以下、単にn-と記すこともあるの半導体層であるドリフト領域2が形成されている。ドリフト領域2は、SiC基板1上にエピタキシャル成長させたものである。ドリフト領域2表面の所定領域には、SBD電極5が形成される。SBD電極5は、例えばTiやMoやNiなどの金属で形成される。さらにSBD電極5上に、外部出力電極6が形成される。外部出力電極6は、例えばアルミニウムで形成される。ドリフト領域2表面において、平面視でSBD電極5を囲むようにリセス構造3が形成される。囲む形状は、例えばリング状である。リセス構造3底面内は、ガードリング注入層4が形成される。ガードリング注入層4は、例えばAlイオンをイオン注入機で注入して、1700°C程度の高温で活性化アニールすることにより形成される。ガードリング注入層4上には、ドリフト領域2が延在して形成される。さらに、外部出力電極6上からガードリング注入層4上に延在して、保護膜7が形成される。保護膜7は、リセス構造3に沿って形成され図1参照、リセス構造3を覆う。保護膜7は、例えばポリイミドなどの絶縁膜であり、外部出力電極6を覆う領域の一部は開口されていて、外部出力電極6から出力が取り出せるように形成されている。保護膜7の上に、例えば窒化珪素膜などの半絶縁膜20が形成されている。半絶縁膜20は、保護膜7に従ってSBD電極5を囲むように形成され図1参照、リセス構造3が囲む領域の内側において、接続部21で外部出力電極6と接続され、また、リセス構造3が囲む領域の外側において、接続部22でドリフト領域2と接続される図1参照。SiC基板1の裏面側には、オーミック電極層8と金属層9とが形成されている。オーミック電極層8は、例えばNiとSiの化合物であるNiSiで形成される。金属層9は、例えばTiやNiやMoやCuやAuなどの金属の単層膜や、それらの積層膜である。<A-2.製造方法>次に、本実施の形態に係る半導体装置の製造方法について説明する。SiC基板1上に、SiC膜をエピタキシャル成長させてドリフト領域2を形成する。そして、SiCからなるn型の半導体層であるドリフト領域2上に、例えば写真製版技術によりレジストのパターンを形成する。このレジストパターンをマスクとして、例えばAlイオンを注入し、p型のガードリング注入層4を形成する。なお、イオンを注入する工程と、アライメントマークを形成する工程とを共通の工程とすることで、1つのマスクで終端構造を形成することが出来る。図2に示されるように、掘り込まれた構造、すなわち、リセス構造3に、ガードリング注入層4が形成された終端構造となる。ドリフト領域2の、アライメントマークを形成する領域図示せずと、ガードリング注入層4を形成する領域とに開口パターン図示せずを形成して、例えば、反応性イオンエッチングなどを用いてドリフト領域2の表面をエッチングする。このようにして、凹状のアライメントマークと、リセス構造3とを形成する。次に、そのままのレジストマスクで、例えばAlイオンを注入することにより、ガードリング注入層4を形成する。このとき、アライメントマークを形成した領域にもAlイオンが注入されるが、アライメントマークは光学的なアライメントをするだけであり、段差さえあれば形成されれば足りるので、Alイオンが注入されていても問題はない。次に、1500°C以上の、例えば1700°Cの高温でアニールすることにより、Alイオンを注入した領域を活性化して、p型のガードリング注入層4を形成する。次に、SiC基板1の裏面側を研削して板厚を薄くする。そして研削した裏面に、例えばスパッタ法により、Niを100nm程度成膜して、例えばランプアニール法により、1000°C程度でアニールして、裏面にNiSiのオーミック電極層8を形成する。次に、SBD電極5を、Ti、Mo、Ni等を用いて、例えば、スパッタ法で成膜する。写真製版によるレジストパターンをマスクとして成膜する。SBD電極5の金属が例えばTiの場合は、フッ酸を希釈した溶液でエッチングする。SBD電極5は、ガードリング注入層4に周囲を囲まれて、一部ガードリング注入層4と重なって形成される。次に、SBD電極5上に、例えばスパッタ法によりアルミニウム膜を成膜する。そして、写真製版によるレジストパターンをマスクとして、例えばリン酸を含む溶液でエッチング加工する。こうして外部出力電極6を形成する。次に、SiC基板1表面にポリイミド膜を、例えばスピンコート法で塗布して、写真製版によりエッチングする。外部出力電極6表面の一部と、装置の周辺外周部における装置切断分離部とを、エッチングによって開口させる。その後に、300~400°C程度の温度でベークすることにより、ポリイミド膜による保護膜7を形成する。次に、例えばプラズマ化学気相成長CVD:ChemicalVaporDepositionで、半絶縁性で高抵抗の、窒化珪素膜等の半絶縁膜20を形成する。プラズマCVDにより形成する窒化珪素膜は、成膜条件を調整してSiとNの組成比を変えることができる。通常の窒化珪素膜よりもSiが多い組成比にすると、絶縁体である窒化珪素膜に導電性を持たせることができ、Siの組成比で、半絶縁膜20の抵抗を調整することが可能である。次に、写真製版によるレジストパターンをマスクとして、半絶縁膜20をエッチング加工する。リセス構造3を覆っている保護膜7上を含む領域を残してエッチング加工し、半絶縁膜20を形成する。このとき、半絶縁膜20が外部出力電極6表面に接する部分を接続部21として残し、ドリフト領域2と接する部分を接続部22として残して、半絶縁膜20を、外部出力電極6とドリフト領域2とに電気的に接続させる。次に、金属層9を形成する。金属層9は、例えばTi、Ni、Mo、Cu、Au等の金属の単層膜や、それらの積層膜で形成し、例えばスパッタ法や蒸着で形成する。なお、本実施の形態では、半絶縁膜20がプラズマ窒化珪素膜である場合について説明したが、シリコン膜等の他の無機膜でもよいし、ポリイミド等の有機膜にカーボン等の導電性材料を添加して半絶縁膜としたものであってもよい。また、半絶縁膜20の抵抗は、SBDの逆方向電流よりも小さいことが望ましい。例えば、SBDの待機時に印加される電圧が600Vで、SBDに流れる逆方向電流が10μAである場合に、半絶縁膜20に流れる電流を1μA以下にするためには、半絶縁膜20の抵抗は600MΩ以上に設定すればよい。また、本実施の形態では保護膜7の表面に半絶縁膜20を形成する場合について説明したが、半絶縁膜20の上に第2の保護膜を形成してもよい。<A-3.効果>本発明にかかる実施の形態1によれば、半導体装置において、ドリフト領域2表面において、平面視でSBD電極5を囲むように形成された、リセス構造3と、リセス構造3底面内に形成され、SBD電極5と接続された、ガードリング注入層4と、リセス構造3に沿って、少なくともリセス構造3を覆って形成された、保護膜7と、保護膜7に沿って、保護膜7上に形成された、半絶縁膜20とを備え、半絶縁膜20は、リセス構造3が囲む領域の内側においてSBD電極5と接続される接続部21と、リセス構造3が囲む領域の外側においてドリフト領域2と接続される接続部22とを備えることで、保護膜7上に帯電などで蓄積される電荷が、半絶縁膜20によって除かれるため、保護膜7上の帯電による電界強度の増大を防ぎ、耐圧の低下を防ぐことが可能となる。また、半導体装置の信頼性を向上させることができるとともに、耐圧不良素子が減少するのでコストを下げることができる。また、半絶縁膜20の一端はSBD電極5の電極端子に接続部21を介して接続され、他の一端は、装置の周辺外周部におけるドリフト領域2の開口部に接続部22を介して接続されることで、SBD電極5から装置の周辺外周部に至るにつれて、電圧が、周辺外周部におけるドリフト領域2の電圧となるような緩やかな電圧勾配を、保護膜7上に付加できる。よって、保護膜7上の電界強度を下げることができ、高電界による保護膜7の破壊や劣化を防止できる。また、半導体装置を、エポキシ樹脂等の封止剤に埋め込んで実装した場合に、封止材の不純物イオン等が装置の外側に付着することがある。しかし、半絶縁膜20が電気的にシールドすることによって、外部に付着した不純物イオン電荷の影響が、内部の素子に及ぶことを抑制できる。なお、半絶縁膜20を形成することで、電界強度の増大を防ぐことができるため、リセス構造を有する場合であっても、その絶縁破壊への影響度を下げることができる。<B.実施の形態2><B-1.構成>図3は、本実施の形態に係る半導体装置の平面図である。半絶縁膜30の形状を除けば、図1および図2に示した実施の形態1と同様であるので、詳細な説明を省略する。本実施の形態2に係る半導体装置では、半絶縁膜30に複数個の開口部23を形成して、半絶縁膜30を網目状にして、保護膜7上に形成している。図3に示す半絶縁膜30は、実施の形態1と同様に、リセス構造3を覆っている保護膜7上を含む領域に配置され、半絶縁膜30の一端はSBD電極5の電極端子に接続部21を介して接続され、他の一端は、装置の周辺外周部におけるドリフト領域2の開口部に接続部22を介して接続される。半絶縁膜30の形成方法としては、まず保護膜7の上に半絶縁性の膜を成膜し、リセス構造3を覆っている保護膜7上を含む領域に、複数の開口部23を有するレジストパターンを写真製版により形成して、それをマスクとしてエッチング加工すればよい。<B-2.効果>本発明にかかる実施の形態2によれば、半導体装置において、半絶縁膜30は、複数個の開口部23を有することで、すなわち、半絶縁膜30を網目状の形状に加工することで、配線を流れるリーク電流を十分に抑制可能な高抵抗の膜を、シート抵抗が低い膜を用いた場合でも容易に形成できる。よって、半絶縁膜30の材料の選択肢が増える。また、半絶縁膜30が、十分に高抵抗となるように開口部23を形成しておけば、半絶縁膜30のシート抵抗がばらつく場合であってもリーク電流をコントロールすることが可能となり、不良素子が減少してコストを下げることができる。<C.実施の形態3><C-1.構成>図4は、本実施の形態に係る半導体装置の平面図である。図5は図4のA-A’断面図である。半絶縁膜24の形状を除けば、図1および図2に示した実施の形態1と同様であるので、詳細な説明を省略する。本実施の形態3に係る半導体装置では、半絶縁膜24を、渦巻き状の配線形状となるようにエッチング加工して、保護膜7の上に形成している。図4に示す渦巻き状の配線形状である半絶縁膜24は、リセス構造3を覆っている保護膜7上を含む領域に配置され、半絶縁膜24の一端はSBD電極5の電極端子に接続部25を介して接続され、他の一端は、装置の周辺外周部におけるドリフト領域2の開口部に接続部26を介して接続される。半絶縁膜24の形成方法としては、まず保護膜7の上に半絶縁性の膜を成膜し、リセス構造3を覆っている保護膜7上を含む領域に、複数本の配線が形成されるような渦巻き状のレジストパターンを写真製版により形成して、それをマスクとしてエッチング加工すればよい。<C-2.効果>本発明にかかる実施の形態3によれば、半導体装置において、半絶縁膜24は、保護膜7に沿う渦巻き形状であることで、配線を流れるリーク電流を十分に抑制可能な高抵抗の膜を、シート抵抗が低い膜を用いた場合でも容易に形成でき、半絶縁膜24の材料の選択肢が増える。また、半絶縁膜24が、十分に高抵抗となるように配線形状の太さ、本数等を形成しておけば、半絶縁膜24のシート抵抗がばらつく場合であってもリーク電流をコントロールすることが可能になり、不良素子が減少してコストを下げることができる。本発明の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。