第1導電型の第1の半導体層と、該第1の半導体層の上に形成される活性層と、該活性層の上に形成される第2導電型の第2の半導体層とを含む半導体積層と、前記半導体積層の一方の主面上に形成されるRh層と、前記Rh層の上に、前記Rh層の面積より小さい面積を有するAg層と、前記Ag層を覆うキャップ層とを有する半導体素子。前記Ag層は、前記キャップ層側よりも前記Rh層側において面内方向の断面積が大きい請求項1記載の半導体素子。さらに、共晶層を介して前記キャップ層と結合する支持基板と、前記半導体積層の他方の主面上に形成される配線電極層とを有する請求項1又は2記載の半導体素子。前記Rh層の厚さは、1Å以上10Å以下である請求項1~3のいずれか1項に記載の半導体素子。a成長基板を準備する工程と、b前記成長基板上に、第1導電型の第1の半導体層と、該第1の半導体層の上に形成される活性層と、該活性層の上に形成される第2導電型の第2の半導体層とを含む半導体積層を成長する工程と、c前記半導体積層の一方の主面上全面にRh層を形成する工程と、d前記Rh層上全面にAg層を形成する工程と、e前記Ag層をエッチングすることによりパターニングする工程と、f前記Ag層を覆って、キャップ層を形成する工程とを有する半導体素子の製造方法。前記工程eにおけるエッチング後において、前記Ag層の残面積は前記Rh層の残面積より小さい請求項5記載の半導体素子の製造方法。前記工程eにおいて、前記Ag層は、面内方向の断面積が、前記キャップ層側よりも前記Rh層側において大きくなるよう形成される請求項5又は6記載の半導体素子の製造方法。さらに、g前記キャップ層上に、Au層を形成する工程と、h一方の主面に、共晶層が形成された支持基板を準備する工程と、i前記Au層と前記共晶層とを貼り合わせて、共晶させる工程とを有する請求項5~7のいずれか1項に記載の半導体素子の製造方法。さらに、j前記成長基板を除去する工程と、k前記工程jで露出した前記半導体積層の他方の主面上に配線電極層を形成する工程とを有する請求項5~8のいずれか1項に記載の半導体素子の製造方法。前記工程cは、Rh層を厚さ1Å以上10Å以下に形成する請求項5~9のいずれか1項に記載の半導体素子の製造方法。図17は、従来例による窒化物半導体発光素子LED素子の一部の概略断面図である。サファイア等からなる成長基板1上に、例えば、アンドープのGaN層、Si等をドープしたn型GaN層、GaN/InGaNを含む歪緩和層、GaN/InGaN多層膜からなる多重量子井戸構造を有する活性層、p型AlGaN層クラッド層及びp型GaN層コンタクト層を含むGaN系半導体層発光部2を形成し、その上に直接Ag層42を形成してエッチングによりパターニングし、当該Ag層42を覆うようにキャップ層5を形成した段階を示している。Ag層42は、GaNに対する密着性が低いため、パターニング工程においてサイドエッチが進み、図17に示すようにGaN層2との界面における接触面の面積が、キャップ層5側の表面積に比べて小さくなり、Ag層42のエッジ形状が逆テーパー状になっている。逆テーパー状のAg層42を覆うようにキャップ層5を形成すると、キャップ層5のカバレッジが十分に行えず、例えば、Ag層42のエッジ部図中は線の丸で囲んだ部分において、Ag層42が露出する場合がある。この露出部よりAgのマイグレーションが進み、素子特定の低下及び信頼性の低下を引き起こすことがある。また、キャップ層5のカバレッジが十分でない場合には、隙間から硫化成分が入り込み、Agが硫化して反射率の低下を招くことがある。本発明の目的は、Agを反射膜として用いる半導体素子において、Agのマイグレーションによるリークを抑制することである。また、本発明の他の目的は、Agを反射膜として用いる半導体素子において、Agの硫化を防止することである。本発明の一観点によれば、半導体素子は、第1導電型の第1の半導体層と、該第1の半導体層の上に形成される活性層と、該活性層の上に形成される第2導電型の第2の半導体層とを含む半導体積層と、前記半導体積層の一方の主面上に形成されるRh層と、前記Rh層の上に、前記Rh層の面積より小さい面積を有するAg層と、前記Ag層を覆うキャップ層とを有する。また、本発明の他の観点によれば、半導体素子の製造方法は、a成長基板を準備する工程と、b前記成長基板上に、第1導電型の第1の半導体層と、該第1の半導体層の上に形成される活性層と、該活性層の上に形成される第2導電型の第2の半導体層とを含む半導体積層を成長する工程と、c前記半導体積層の一方の主面上全面にRh層を形成する工程と、d前記Rh層上全面にAg層を形成する工程と、e前記Ag層をエッチングすることによりパターニングする工程と、f前記Ag層を覆って、キャップ層を形成する工程とを有する。本発明によれば、Agを反射膜として用いる半導体素子において、Agのマイグレーションによるリークを抑制することができる。また、本発明によれば、Agを反射膜として用いる半導体素子において、Agの硫化を防止することができる。図1は、本発明の実施例による窒化物半導体発光素子LED素子101の素子構造を表す概略断面図である。窒化物半導体発光素子LED素子101は、例えば、アンドープのGaN層21、Si等をドープしたn型GaN層22、GaN/InGaNを含む歪緩和層23、GaN/InGaN多層膜からなる多重量子井戸構造を有する活性層24、p型AlGaN層クラッド層25及びp型GaN層コンタクト層26を含むGaN系半導体層発光部2、GaN系半導体層発光部2の一方の主面上に形成されるRh層41及びAg層42からなる反射電極層4、反射電極層4を覆い、Agの拡散防止層としてのTiW/Ti/Ptの積層からなるキャップ層5、GaN系半導体層発光部2の他方の主面上に形成されるn側電極配線電極16、例えばPt/Ti/Ni/Au/Pt/AuSnからなる共晶材を含む共晶層7とAu層6との共晶合金層、該共晶合金層を介してキャップ層5と結合するシリコンSi支持基板10を含んで構成される。Rh、Pt、Ni、Tiなどの金属はGaN系半導体に対する密着性がよく、また、接触抵抗を低くすることが可能である。なかでもRhは、反射率も比較的高く、反射電極であるAgよりもエッチング耐性が高く、さらには、Ag等の硫化防止機能を有している。Rhは、膜厚1Å未満では成膜のコントロールが困難であるが、1Å以上であれば、Agのp型GaNに対する密着性を向上させることができる。一方、膜厚を20Åよりも厚くすると波長450nm付近での反射率が80以下となり、デバイスの特性が著しく低下することが予想される。なお、Rh層41の膜厚に対する反射電極層4の反射率は、5Åのとき92、10Åのとき88、20Åのとき80である。また、膜厚1Å~10Åの範囲では、Rh薄膜の抵抗が非常に高くなる。本発明者らが、実際に膜厚が1Å~10Åの範囲のRh膜41を有する図1に示す半導体素子を作製した際に、素子分離工程前の段階で測定したところ、隣接電極間のRh膜41を介した導通はほぼ見られなかった。したがって、この膜厚範囲1Å~10Åでは、プロセス中にRhが脱離し、近接するpnジャンクションでのリーク原因となる可能性が極めて低くなると考えられる。以上のことから、本実施例では、GaN系半導体層2p型GaN層26とAg層42との界面に、厚さ1~10Å好ましくは、反射率が90以上となる1~5ÅのRh膜41を密着層硫化防止層として挿入している。本実施例のAg層42は、図1に示すように、Rh膜41GaN系半導体層2との界面における面積が、反対側のキャップ層5との界面における面積よりも狭くなる形状、例えば、面内方向の断面積が徐々に減少するテーパー形状になっている。これは、上述したように、Rh膜41のエッチング耐性がAg膜42対して高くエッチング速度が遅くなっており、また、AgはGaN系半導体上に直接成膜されるよりも、Rh膜41上に成膜されたほうが密着性も上がる。したがって、Rh膜41との界面に近づくにつれ、Ag膜42のエッチング速度は遅くなり、サイドエッチングされにくくなり、図1に示すように、Ag膜42はテーパー形状となる。Ag膜42をテーパー形状とすることにより、その上に形成されるキャップ層5をAg膜42の側面が垂直又はほぼ垂直に近い場合に比べて、キャップ層5によりAg膜42の側面を覆いやすくなる。Ag膜42はRh膜41とキャップ層5とにより包まれる。したがって、キャップ層5によるAgの拡散防止機能も向上する。また、Rh膜41は、Ag膜42よりも大きい面積となるように形成されており、平面視上Rh膜41がAg膜42の全周を囲むように形成される。このようにすることで、キャップ層5の端部から入り込もうとする硫化成分は、Ag膜42よりも先にRh膜41に到達することになり、Rh膜41が十分に硫化防止機能を果たすことが可能となる。以下、図1~図12を参照して、本発明の実施例による窒化物半導体発光素子LED素子101の製造方法を説明する。まず図2に示すように、サファイア基板成長基板1を準備し、サーマルクリーニングを行い、MOCVDにより、GaNバッファ層20を、例えば、500°Cで低温成長した後、基板温度を1000°Cに昇温して、結晶化させる。その後、GaNバッファ層20上に、GaN系半導体層2を成長させる。例えば、サファイア基板1をMOCVD装置に投入後、バッファ層20を成長した後に、アンドープのGaN層21、Si等をドープしたn型GaN層22を成長温度1000°Cで成長させる。その後、成長温度730°CでGaN/InGaNを含む歪緩和層23を成長させる。続いて、活性層24として、例えば、GaN/InGaN多層膜からなる多重量子井戸構造を成長温度700°Cで成長させる。さらに、活性層24上にp型AlGaN層クラッド層25及びp型GaN層コンタクト層26を順次成長させる。なお、バッファ層20及びGaN系半導体層2の膜厚は、例えば、6μm程度である。なお、成長基板はサファイアに限らず、GaNやSiC基板などでもよい。続いて、図3に示すように、反射電極層4を成膜する。例えば、Rh層41を約5Å、Ag層42を約3000Åの順に電子ビームEB蒸着にて成膜を行う。次に、図4に示すように、発光パターンの大きさにレジストマスクPRを形成する。なお、成膜はEB蒸着の他、スパッタなどでも良い。次に、図5に示すように、{硝酸:水:酢酸:リン酸}={1:1:8:10}の割合で調整したエッチャントで25°C、20秒間、Ag層42をエッチングして、レジストマスクPRを除去し、図6に示す状態にする。Rh層41は上記エッチング条件では、図6に示すようにエッチングされずに残る。その後、酸素が含まれるガスの雰囲気で、400度で2分加熱処理する。エッチャントとしては、硝酸を含むものであれば良いが、エッチャントの配合によって処理温度や処理時間を変化させる必要がある。処理温度を上げることで、Rhがエッチングされてくるが、Agに比べてRhのエッチング速度は格段に遅いため、Rh膜41は残り、Rh膜41の面積はAg膜42よりも大きくなる。上述したように、Rh層41は、Ag層42のp型GaN層26への密着性を向上させるとともに、透明電極の機能を有し、Ag層42は反射電極としての機能を有する。また、Ag層42の硫化防止機能を併せ持つ。なお、Rh層41の膜厚は、上述したように1~10Åであることが好ましく、1~5Åであることがさらに好ましい。また、本実施例のようにエッチングにより電極パターン形成を行うことにより、反射電極層4Rh層41の膜厚5Åの接触抵抗を計測したところ5×10-4Ωcm2であった。一方、リフトオフで電極パターン形成を行った場合p型GaN層26上に所定のパターンのレジストマスクを形成後に反射電極層4Rh層41の膜厚5Åを蒸着し、レジストマスクとレジストマスク上の膜を除去には、反射電極層4の接触抵抗は、2×10-3Ωcm2であった。また、Rh層41を形成しない場合Ag層42のみの反射電極層4をエッチングでパターン形成の接触抵抗は、1×10-3Ωcm2であった。この結果から、エッチングにより電極パターン形成を行うことにより、リフトオフにより電極パターン形成を行う場合と比較して、接触抵抗の低い反射電極層4を形成できることがわかった。次に、図7に示すように、例えば、TiW3000Å/Ti500Å/Pt1000Åからなるキャップ層5を、反射電極層4を覆うように形成する。その後、キャップ層5の積層を覆って、膜厚2000Å程度のAuからなる共晶Au層6を成膜する。本実施例では、Ag層42とGaN系半導体層2との界面にRh層41を形成したので、図5に示すエッチング工程でRh層41に接触するAg層42の逆テーパー状のサイドエッチが防止されて、図6に示すようにAg層の断面が順テーパー状Rh層41から離れるに従い面内方向の断面積が減少する形状となる。キャップ層5は、当該テーパー形状に沿って成膜されるため、Rh層41とともにAg層42を包み込み、Ag層42が露出することを防止できる。なお、図17に示す従来例のように、Ag層42とGaN系半導体層2との界面にRh層41を形成しない場合において、エッチングにより反射電極層4を形成すると、AgのGaN面との密着性が弱いため、界面部分のエッチングが早く進み、キャップ層5でAgが覆われていない部分が発生することがある。この覆われなかった部分からAgのマイグレーションが進み、素子の安定性が低下することがある。図18に、Rh層41を含まない以外において本実施例と同様の層構成で作製した比較例による窒化物半導体発光素子の断面SEM写真を示す。Ag層42は、GaN層2との界面における接触面積がキャップ層5側の表面積に比べて小さくなり、Ag層42のエッジに逆テーパー形状が形成されており、キャップ層5がAg層42を覆いきれずAg層42のエッジ部が露出している。次に、表面にPt/Ti/Ni/Au/Pt/AuSnからなる共晶材を含む共晶層7を成膜したSi基板10を準備し、図8に示すように、Au層6と共晶層7とを張り合わせて、真空中、6kNの圧力、温度330~350°Cで熱圧着共晶させる。次に、図9に示すように、サファイア基板1の裏面サファイア基板側よりエキシマレーザを照射して、バッファ層20を分解させ、サファイア基板1とGaN系半導体層2とを分離し、図10に示す状態とする。レーザーリフトオフにより発生したGaを熱水などで除去し、その後塩酸で表面処理する。表面処理には窒化物半導体をエッチングできるものであればよく、リン酸、硫酸、KOH、NaOHなどの酸やアルカリなどの薬剤を用いることができる。また、表面処理はArプラズマや塩素系プラズマを用いたドライエッチングや、研磨などで行ってもよい。その後、図11に示すように、既存のフォトリソグラフィ技術によりGaN系半導体層2をパターニングし、各素子101間にストリート部STを形成する。具体的には、GaN系半導体層2表面にフォトレジストを塗布、露光、現像し、ドライエッチングにてGaN系半導体層2の不要な一部露出部分を除去して、隣接するGaN系半導体層2間にストリート部STを形成する。その後、フォトレジストをリムーバで除去する。次に、n側電極配線電極16として、Ti/Al/Ti/Pt/Auを順に成膜し、図11に示す状態とする。なお、n側電極16に用いられる電極構成としては接触抵抗が、1×10-4Ωcm2以下となること望ましく、それに見合う電極構成であればそのほかの材料でもよい。n側電極16は、例えば、GaN系半導体層2の主面の全面積の5~15程度の面積を有するストライプ等の平面形状を有する。以上により、窒化物半導体発光素子101が完成する。一枚の基板から複数の素子を製造する場合は、図12に示すように、スクライブ後ブレイキングして素子分離を行う。なお、青色GaNの発光素子を白色化するには発光素子を封止充填する樹脂に黄色の蛍光体を入れる。図13は、本発明の実施例による窒化物半導体発光素子101の断面SEM写真である。Ag層42の形状が、Rh膜41GaN系半導体層2との界面における面積が、反対側のキャップ層5との界面における面積よりも狭くなる形状、すなわち、面内方向の断面積が徐々に減少するテーパー形状になっていることが観察できる。また、キャップ層5が、テーパー形状のAg層42に沿って成膜され、Ag層42をほぼ完全に覆っていることが観察できる。以上、本発明の実施例によれば、GaN系半導体層2p型GaN層26の上に、厚さ1~10Å好ましくは、1~5ÅのRh膜41を形成し、その上にAg層42を形成する。その際、エッチングにより電極形成パターニングを行うことにより、リフトオフにより電極形勢パターニングを行う場合と比較して、反射電極層4の接触抵抗を下げることが可能となる。また、上記構成により、Rh層を含まない構成と比較して、反射電極層4の反射率を維持しながら、GaN系半導体層2との密着性をあげることができ、素子作製工程でのAgのリークの可能性を最小限に抑えることが可能となる。さらに、Rh膜41の面積をAg層42の面積よりも大きくし、且つ、Rh膜41が平面視上Ag層42を囲むように形成することにより、キャップ層5のエッジ等から硫化成分が入り込んだ場合でも、当該硫化成分はRh膜41と最初に出会うため、Ag層42の硫化を防止することができる。また、Ag層42の密着性が向上したこと、及びRh層41のエッチング速度がAg層42のエッチング速度よりも十分遅いことから、Ag層42の断面がテーパー形状Rh層41に近いほうが広い形状となり、その上に形成するキャップ層5のカバレッジ性能を向上させることができる。よって、Agのマイグレーションを抑えることが可能となり、素子の特性及び信頼性を向上させることができる。なお、上述の実施例では、図4~図6に示すエッチング工程において、常温25°Cでウェットエッチングを行った。エッチングは常温でのウェットエッチングがRh膜41の残面積が大きくなるため好ましいが、高温化でのウェットエッチングもしくはアルゴン等を用いたドライエッチングでも可能である。その場合には、Rh層41もAg層42とともにエッチングされるが、Rh層41のエッチング速度が十分に遅いため、図14に示すように、Rh層41の面積はAg層42よりも大きくなり、平面視上Rh層41がAg層42を取り囲むようになる。なお、ドライエッチングで行う場合は、GaN界面に近いRh膜41の面積を大きくしたいため、順テーパーの角度を大きくした寝かせた条件でレジストマスクPRを形成し、エッチングすることが好ましい。また、上述の実施例では、成長基板1としてサファイア基板を用いたが、これ以外にもGaN基板やSiC基板などを成長基板として用いることができる。また、半導体層2の材料はGaNに限らず、AlGaInPや、ZnO等でもよい。以上、実施例、及び変形例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。例えば、本発明の実施例はAg層42が反射電極層4に含まれれば、図15に示す成長基板1を除去しないフリップチップタイプや、図16に示す成長基板1としてGaNやSiCなどの透明導電性基板を用いたジャンクションダウンタイプにも適用可能である。