入力電圧が印加される入力端子と、第1の容量素子と、ソース電極及びドレイン電極が前記入力端子と前記第1の容量素子の一方の電極との間に配置され、ゲート電極が前記第1の容量素子の他方の電極に接続された第1のトランジスタと、ソース電極及びドレイン電極が前記入力端子と前記第1の容量素子の他方の電極との間に配置された第2のトランジスタと、前記第2のトランジスタの導通及び非導通を切り換える信号を生成して当該信号を前記第2のトランジスタのゲート電極に供給する信号生成部と、前記入力端子に前記入力電圧が入力されている期間において、レベルシフトされた前記第1の容量素子の他方の電極の電圧を出力電圧として出力する出力端子とを備えるレベルシフタ。前記信号生成部が前記第2のトランジスタを導通状態とした状態で前記入力端子に前記入力電圧が入力されている期間に、前記第1の容量素子に前記入力電圧に対応した電圧が充電され、当該入力電圧がゲート電極に印加されることで導通状態となった前記第1のトランジスタを介して前記第1の容量素子の一方の電極に前記入力電圧が印加され、前記第1の容量素子の一方の電極に前記入力電圧が印加されたことに対応して前記信号生成部が前記第2のトランジスタを非導通とすることにより、前記第1の容量素子の他方の電極に前記入力電圧よりも電圧振幅の大きな前記出力電圧を発生させて、当該出力電圧を前記出力端子より出力させる請求項1に記載のレベルシフタ。前記信号生成部は、前記出力電圧を発生させるための制御信号が印加される制御端子と、回路状態を初期化するための初期化信号が印加される初期化端子と、前記第2のトランジスタのゲート電極と前記第1の容量素子の一方の電極との間に接続された第2の容量素子と、ゲート電極が前記初期化端子に接続され、ソース電極及びドレイン電極の一方が前記制御端子に接続され、ソース電極及びドレイン電極の他方が前記第2のトランジスタのゲート電極に接続された第3のトランジスタと、ゲート電極が前記第1の容量素子の一方の電極に接続され、ソース電極及びドレイン電極の一方が前記第2のトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が基準端子に接続された第4のトランジスタと、ゲート電極が前記初期化端子に接続され、ソース電極及びドレイン電極の一方が前記第1の容量素子の一方の電極に接続され、ソース電極及びドレイン電極の他方が前記基準端子に接続された第5のトランジスタとを備える請求項1または2に記載のレベルシフタ。前記第1~第5のトランジスタは、n型の薄膜トランジスタである請求項3に記載のレベルシフタ。前記第1~第5のトランジスタは、p型の薄膜トランジスタである請求項3に記載のレベルシフタ。入力信号を論理反転する論理反転部と、前記論理反転部の出力信号を前記入力端子に入力し、当該入力された電圧をレベルシフトして出力する請求項1~5のうちいずれか1項に記載のレベルシフタとを備えるインバータ回路。請求項3~5のいずれか1項に記載のレベルシフタと、論理状態を表す2種類の入力電圧が入力されるインバータ入力端子と、前記2種類の入力電圧が表す論理状態が反転した論理状態を表す出力電圧を出力するインバータ出力端子と、一方の論理状態を表す第1の基準電圧が供給される第1基準線と、他方の論理状態を表す第2の基準電圧が供給される第2基準線と、ゲート電極とソース電極及びドレイン電極の一方とが前記第1基準線に接続され、ソース電極及びドレイン電極の他方が前記レベルシフタの前記入力端子に接続された第1入力トランジスタと、ゲート電極が前記インバータ入力端子に接続され、ソース電極及びドレイン電極の一方が前記入力端子に接続され、ソース電極及びドレイン電極の他方が前記第2基準線に接続された第2入力トランジスタと、ゲート電極が前記レベルシフタの前記出力端子に接続され、ソース電極及びドレイン電極の一方が前記第1基準線に接続され、ソース電極及びドレイン電極の他方が前記インバータ出力端子に接続された第1出力トランジスタと、ゲート電極が前記インバータ入力端子に接続され、ソース電極及びドレイン電極の一方が前記インバータ出力端子に接続され、ソース電極及びドレイン電極の他方が前記第2基準線に接続された第2出力トランジスタとを備え、前記インバータ入力端子は、さらに、前記レベルシフタの前記初期化端子に接続され、前記第1基準線は、さらに、前記レベルシフタの前記制御端子に接続されているインバータ回路。単位回路が多段接続され、クロック信号と入力信号とを入力して、前記入力信号を所定の遅延時間シフトさせた出力信号を出力するシフトレジスタであって、前記クロック信号のクロック振幅を前記入力電圧としてレベルシフトし、当該レベルシフトされたクロック振幅である前記出力電圧を前記単位回路に出力する請求項1~5のうちいずれか1項に記載のレベルシフタを備えるシフトレジスタ。しかしながら、前述した非特許文献1、特許文献1及び特許文献2に開示されたレベルシフタでは、いずれもレベルシフト後の電圧を与えるための専用電源が必要なため、固定電源線などを配置するためのレイアウトスペースが増加する。また、外部回路からの電圧供給の負担を要する構成となっている。また、非特許文献1及び特許文献2では、トランジスタのダイオード接続を使用しているが、当該トランジスタがデプレッション特性の場合、リーク電流が発生し、所望のダイオード特性が得られない。その結果、昇圧特性を悪化させるという課題を有する。本発明は、上記の課題に鑑みてなされたものであり、専用電源を必要とせず、かつ、トランジスタがデプレッション特性であっても昇圧特性の劣化を抑制できるレベルシフタ、インバータ回路及びシフトレジスタを提供することを目的とする。上記の課題を解決するために、本発明のレベルシフタは、入力電圧が印加される入力端子と、第1の容量素子と、ソース電極及びドレイン電極が前記入力端子と前記第1の容量素子の一方の電極との間に配置され、ゲート電極が前記第1の容量素子の他方の電極に接続された第1のトランジスタと、ソース電極及びドレイン電極が前記入力端子と前記第1の容量素子の他方の電極との間に配置された第2のトランジスタと、前記第2のトランジスタの導通及び非導通を切り換える信号を生成して当該信号を前記第2のトランジスタのゲート電極に供給する信号生成部と、前記入力端子に前記入力電圧が入力されている期間において、レベルシフトされた前記第1の容量素子の他方の電極の電圧を出力電圧として出力する出力端子とを備えることを特徴とする。本発明によれば、専用電源線が不要であるので、配線スペースの削減と外部回路への負担を軽減することが可能となる。また、ダイオード接続されたトランジスタを使用しないので、回路を構成するトランジスタがデプレッション特性であっても昇圧特性の劣化を抑制することが可能となる。本発明の一態様に係るレベルシフタは、入力電圧が印加される入力端子と、第1の容量素子と、ソース電極及びドレイン電極が前記入力端子と前記第1の容量素子の一方の電極との間に配置され、ゲート電極が前記第1の容量素子の他方の電極に接続された第1のトランジスタと、ソース電極及びドレイン電極が前記入力端子と前記第1の容量素子の他方の電極との間に配置された第2のトランジスタと、前記第2のトランジスタの導通及び非導通を切り換える信号を生成して当該信号を前記第2のトランジスタのゲート電極に供給する信号生成部と、前記入力端子に前記入力電圧が入力されている期間において、レベルシフトされた前記第1の容量素子の他方の電極の電圧を出力電圧として出力する出力端子とを備えることを特徴とする。上記構成によれば、第1の容量素子、第1の容量素子の両電極の電位を決定する第1のトランジスタ及び第2のトランジスタ、ならびに、第2のトランジスタの導通状態を制御する信号生成部を備えることにより、入力電圧をレベルシフトすることが可能となる。その際、レベルシフト動作のための専用電源線は不要であるので、配線スペースの削減と外部回路への負担を軽減することが可能となる。また、本発明の一態様に係るレベルシフタは、前記信号生成部が前記第2のトランジスタを導通状態とした状態で前記入力端子に前記入力電圧が入力されている期間に、前記第1の容量素子に前記入力電圧に対応した電圧が充電され、当該入力電圧がゲート電極に印加されることで導通状態となった前記第1のトランジスタを介して前記第1の容量素子の一方の電極に前記入力電圧が印加され、前記第1の容量素子の一方の電極に前記入力電圧が印加されたことに対応して前記信号生成部が前記第2のトランジスタを非導通とすることにより、前記第1の容量素子の他方の電極に前記入力電圧よりも電圧振幅の大きな前記出力電圧を発生させて、当該出力電圧を前記出力端子より出力させてもよい。また、本発明の一態様に係るレベルシフタにおいて、前記信号生成部は、前記出力電圧を発生させるための制御信号が印加される制御端子と、回路状態を初期化するための初期化信号が印加される初期化端子と、前記第2のトランジスタのゲート電極と前記第1の容量素子の一方の電極との間に接続された第2の容量素子と、ゲート電極が前記初期化端子に接続され、ソース電極及びドレイン電極の一方が前記制御端子に接続され、ソース電極及びドレイン電極の他方が前記第2のトランジスタのゲート電極に接続された第3のトランジスタと、ゲート電極が前記第1の容量素子の一方の電極に接続され、ソース電極及びドレイン電極の一方が前記第2のトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が基準端子に接続された第4のトランジスタと、ゲート電極が前記初期化端子に接続され、ソース電極及びドレイン電極の一方が前記第1の容量素子の一方の電極に接続され、ソース電極及びドレイン電極の他方が前記基準端子に接続された第5のトランジスタとを備えてもよい。これにより、ダイオード接続のTFTを使用せず、第2のトランジスタを十分な逆バイアス状態とすることができる回路構成であることから、第2のトランジスタがデプレッション特性であっても、昇圧過程において確実に第2のトランジスタを非導通とすることができるので、昇圧特性の劣化を抑制することが可能となる。また、本発明の一態様に係るレベルシフタにおいて、前記第1~第5のトランジスタは、n型の薄膜トランジスタであることが好ましい。また、本発明の一態様に係るレベルシフタにおいて、前記第1~第5のトランジスタは、p型の薄膜トランジスタであってもよい。これらにより、レベルシフタの製造工程が簡略化され、また、製造歩留まりが向上する。また、本発明は、このような特徴的な手段を備えるレベルシフタとして実現することができるだけでなく、当該レベルシフタを備えたインバータ回路として実現することができる。また、本発明の一態様に係るインバータ回路は、上述したレベルシフタと、論理状態を表す2種類の入力電圧が入力されるインバータ入力端子と、前記2種類の入力電圧が表す論理状態が反転した論理状態を表す出力電圧を出力するインバータ出力端子と、一方の論理状態を表す第1の基準電圧が供給される第1基準線と、他方の論理状態を表す第2の基準電圧が供給される第2基準線と、ゲート電極とソース電極及びドレイン電極の一方とが前記第1基準線に接続され、ソース電極及びドレイン電極の他方が前記レベルシフタの前記入力端子に接続された第1入力トランジスタと、ゲート電極が前記インバータ入力端子に接続され、ソース電極及びドレイン電極の一方が前記入力端子に接続され、ソース電極及びドレイン電極の他方が前記第2基準線に接続された第2入力トランジスタと、ゲート電極が前記レベルシフタの前記出力端子に接続され、ソース電極及びドレイン電極の一方が前記第1基準線に接続され、ソース電極及びドレイン電極の他方が前記インバータ出力端子に接続された第1出力トランジスタと、ゲート電極が前記インバータ入力端子に接続され、ソース電極及びドレイン電極の一方が前記インバータ出力端子に接続され、ソース電極及びドレイン電極の他方が前記第2基準線に接続された第2出力トランジスタとを備え、前記インバータ入力端子は、さらに、前記レベルシフタの前記初期化端子に接続され、前記第1基準線は、さらに、前記レベルシフタの前記制御端子に接続されていてもよい。これにより、第1入力トランジスタ及び第2入力トランジスタで構成される入力部と、第1出力トランジスタ及び第2出力トランジスタで構成される出力部との間に配置されたレベルシフタにより、出力振幅の減衰を抑制でき、耐デプレッション特性を改善することが可能となる。また、本発明は、このような特徴的な手段を備えるレベルシフタとして実現することができるだけでなく、当該レベルシフタを備えたシフトレジスタとして実現することができる。シフトレジスタが、クロック信号をレベルシフトし当該レベルシフトされたクロック信号をシフトレジスタに供給する本発明の一態様に係るレベルシフタを備えることにより、シフトレジスタを構成する単位回路間で伝送される入力信号及び出力信号の信号電圧レベルを、減衰せず高いレベルに維持できる。これにより、シフトレジスタを構成するTFTのオン抵抗を下げることが可能となる。よって出力信号の過渡特性が改善され、信号の転送効率が向上する。以下、本発明を実施するための形態について、図面を参照しながら説明する。実施の形態1図1は、本発明の実施の形態1に係るレベルシフタの一例を示す回路構成図である。同図におけるレベルシフタ1は、第1トランジスタ11と、第2トランジスタ12と、コンデンサ13と、信号生成部20とを備える。レベルシフタ1は、外部制御信号である初期化信号RESETをリセット信号線3から、及び、外部制御信号であるイネーブル信号ENBをイネーブル信号線4から所定のタイミングで入力されることにより、入力信号INをレベルシフトして出力信号OUTを出力する。コンデンサ13は、一方の電極が第1トランジスタ11のソース端子に接続され、他方の電極が第2トランジスタ12のソース端子、第1トランジスタ11のゲート端子、及び出力線5を介して出力端子に接続された第1の容量素子である。これにより、レベルシフタ1の出力レベルは、コンデンサ13の他方の電極の電位により決定される。第1トランジスタ11は、ゲート端子がコンデンサ13の他方の電極に接続され、ドレイン端子が入力線2を介して入力端子に接続され、ソース端子がコンデンサ13の一方の電極及び信号生成部20に接続された第1のトランジスタである。第2トランジスタ12は、ゲート端子が信号生成部20に接続され、ドレイン端子が入力線2を介して入力端子に接続され、ソース端子がコンデンサ13の他方の電極及び出力線5を介して出力端子に接続された第2のトランジスタである。信号生成部20は、例えば、トランジスタ21、22及び23と、コンデンサ24とを備え、イネーブル信号ENB、リセット信号RESET及び入力信号INに応じて、第2トランジスタ12のゲート端子に所定の電圧を出力する。これにより、レベルシフタ1の出力レベルを決定するコンデンサ13の他方の電極の電位は、信号生成部20からの出力、入力信号IN、ならびに、第1トランジスタ11及び第2トランジスタ12の導通状態により変化する。以下、信号生成部20の構成要素の接続関係の一例について説明する。トランジスタ21は、ゲート端子がリセット信号線3を介して初期化端子に接続され、ドレイン端子がイネーブル信号線4を介してイネーブル端子に接続され、ソース端子が第2トランジスタ12のゲート端子に接続された第3のトランジスタである。トランジスタ22は、ゲート端子が第1トランジスタ11のソース端子及びコンデンサ13の一方の電極に接続され、ドレイン端子がトランジスタ21のソース端子に接続され、ソース端子が接地端子に接続された第4のトランジスタである。トランジスタ23は、ゲート端子がリセット信号線3を介して初期化端子に接続され、ドレイン端子がトランジスタ22のゲート端子に接続され、ソース端子が基準端子である接地端子に接続された第5のトランジスタである。コンデンサ24は、一方の電極が第2トランジスタ12のゲート端子、トランジスタ21のソース端子及びトランジスタ22のドレイン端子に接続され、他方の電極が第1トランジスタ11のソース端子、コンデンサ13の一方の電極、トランジスタ22のゲート端子及びトランジスタ23のドレイン端子に接続された第2の容量素子である。上記回路構成において、第1トランジスタ11、第2トランジスタ12、トランジスタ21、トランジスタ22及びトランジスタ23は、n型TFTで構成されていることが好ましい。これにより、レベルシフタの製造工程が簡略化され、また、製造歩留まりが向上する。信号生成部20の上記回路構成により、信号生成部20は、入力端子に入力電圧が入力される前の期間である期間1に、第2トランジスタ12を導通状態とする信号を生成して当該信号を第2トランジスタ12のゲート電極に供給し、その後、入力端子に入力電圧が入力されている期間2に、第2トランジスタ12を導通状態から非導通状態へと切り換える信号を生成して当該信号を第2トランジスタ12のゲート電極に供給する。これにより、出力端子には、上記期間2において、第2トランジスタ12が非導通状態となった後に、レベルシフトされたコンデンサ13の他方の電極の電圧を出力電圧として出力する。以下、各期間の具体的動作について、図2及び図3A~図3Dを用いて説明する。図2は、本発明の実施の形態1に係るレベルシフタ1の駆動タイミングチャートである。同図には、レベルシフタ1を駆動するための制御信号であるイネーブル信号ENB及びリセット信号RESET、入力信号IN、ならびに出力信号OUTの各電圧レベルが表されている。時刻t01から時刻t10上部タイミングチャートでは昇圧動作が実行され、時刻t11から時刻t20下部タイミングチャートでは電圧維持動作及び昇圧動作が実行されない場合を示している。具体的には、時刻t01から時刻t10のように、イネーブル信号ENBがHIGHレベルの条件では昇圧動作が実行され、時刻t11から時刻t20のように、イネーブル信号ENBがLOWレベルの条件では電圧維持動作及び昇圧動作が実行されていない。以下、特に、期間1~期間4を中心に、回路動作を説明する。まず、期間1~期間4の前提条件として、イネーブル信号ENBがHIGHレベルとなっている。次に、期間1において、リセット信号RESETの電圧がHIGHに設定される。図3Aは、本発明の実施の形態1に係るレベルシフタの期間1における回路状態遷移図である。期間1において、リセット信号RESETがHIGHとなることにより、トランジスタ21が導通状態となる。この導通状態と、期間1以前にイネーブル信号ENBがHIGHとなっていることから、コンデンサ24の一方の電極はHIGHレベルとなる。また、リセット信号RESETがHIGHとなることにより、トランジスタ23が導通状態となる。この導通状態と、トランジスタ23のソース端子が接地されていることから、コンデンサ24の他方の電極はLOWレベルとなる。以上により、コンデンサ24には電源電圧HIGHレベルとLOWレベルとの電位差相当の電圧が充電される。そうすると、第2トランジスタ12のゲート端子にはHIGH電圧が印加されるので、第2トランジスタ12は導通状態となる。つまり、期間1では、コンデンサ24に電源電圧相当の電圧を充電させることにより、昇圧動作の開始時まで第2トランジスタ12を導通状態に維持させる。このとき、出力端子には、第2トランジスタ12を介して、入力信号INのLOW電圧が印加されるので、出力信号OUTはLOWレベルとなっている。また、期間1の最後には、リセット信号RESETがLOWレベルとなっているが、コンデンサ24による電圧保持動作により、第2トランジスタ12の導通状態は維持される。次に、期間2において、入力信号INから入力電圧であるHIGH電圧が印加される。図3Bは、本発明の実施の形態1に係るレベルシフタの期間2開始時における回路状態遷移図である。期間1以来、第2トランジスタ12の導通状態が維持されているので、入力信号INがHIGH電圧となったことにより、出力信号OUTは徐々にLOWレベルからHIGHレベルへと変化する。これに対応して、第1トランジスタ11のゲート電圧も徐々に上昇するので、第1トランジスタ11のドレイン-ソース間のコンダクタンスも徐々に上昇する。これにより、第1トランジスタ11を介して、入力端子側からコンデンサ13の一方の電極側へと徐々に電流が流れ始める。図3Cは、本発明の実施の形態1に係るレベルシフタの期間2における回路状態遷移図である。期間2開始時において、第1トランジスタ11を介して流れ始めた、入力端子側からコンデンサ13の一方の電極側への電流により、期間2の定常時には、入力信号INのHIGH電圧がコンデンサ13の一方の電極に伝わり、当該電極の電位がHIGHレベルとなる。そうすると、コンデンサ13の一方の電極に接続されているトランジスタ22のゲート端子にもHIGH電圧が印加されることにより、トランジスタ22が導通状態となる。このとき、コンデンサ24の一方の電極からトランジスタ22を介して接地端子へと放電電流が流れ、コンデンサ24の一方の電極及び第2トランジスタ12のゲート端子の電位はHIGHレベルからLOWレベルへと降下する。これにより、第2トランジスタ12は非導通状態となる。ここで、第2トランジスタ12が導通状態で期間2開始時に入力信号INがHIGHとなってから、第2トランジスタ12が非導通状態となるまでの期間に、コンデンサ13は入力信号INのHIGH電圧に依存して充電されている。ここで、上記期間におけるコンデンサ13の充電電圧をΔVとすると、第2トランジスタ12が非導通状態となった時点では、コンデンサ13の一方の電極は、HIGHレベル電圧Hとするに上昇しているので、コンデンサ13の他方の電極及び出力端子の電圧はHΔVとなる。つまり、期間2において、第1トランジスタ11が導通状態となることにより、コンデンサ13による昇圧動作が実行される。また同時に、トランジスタ22が導通状態となり、上記昇圧動作の過程において、第2トランジスタ12が非導通状態となる。この段階で、昇圧動作が完了する。上記充電動作及び昇圧動作を通じて、入力信号INの電圧Hが、出力信号OUTの電圧HΔVへと昇圧される。つまり、信号生成部20が第2トランジスタ12を導通状態とした状態で入力端子に入力信号INの入力電圧であるHIGH電圧が入力されている期間2において、コンデンサ13に当該HIGH電圧に対応した電圧が充電され、当該HIGH電圧がゲート電極に印加されることで導通状態となった第1トランジスタ11を介してコンデンサ13の一方の電極に上記HIGH電圧が印加される。一方、信号生成部20は、コンデンサ13の一方の電極に上記HIGH電圧が印加されたことに対応して第2トランジスタ12を非導通とすることにより、コンデンサ13の他方の電極に上記HIGH電圧よりも電圧振幅の大きな出力電圧を発生させて、当該出力電圧を出力端子より出力させる。次に、期間3では、既に、入力信号INがLOW電圧へと変化している。図3Dは、本発明の実施の形態1に係るレベルシフタの期間3における回路状態遷移図である。入力信号INの電位変化により、期間2の終了時から第1トランジスタ11のソース端子及びドレイン端子の電位が逆転し、期間3では、第1トランジスタ11を介して、コンデンサ13の一方の電極側から入力端子側へと電流が流れる。この電流が流れている状態と、第1トランジスタ11のゲート端子が、第2トランジスタ12の非導通状態及びコンデンサ13により電気的に遮断された状態であることにより、第1トランジスタ11のゲート電圧は入力端子側へと放電され、結果的に出力信号OUTの電圧はLOWレベルとなる。以上のように、本実施の形態に係るレベルシフタ1は、充電機能を有するコンデンサ13、コンデンサ13の両電極の電位を決定する第1トランジスタ11及び第2トランジスタ12、ならびに、第2トランジスタ12の導通状態を制御する信号生成部20を備え、イネーブル信号ENB及びリセット信号RESETが所定のタイミングで供給されることにより、入力信号INを昇圧することが可能となる。レベルシフタ1が上記構成をとることにより、レベルシフト動作のための専用電源線は不要であり、配線スペースの削減と外部回路への負担を軽減することが可能となる。また、ダイオード接続のTFTを使用せず、第2トランジスタ12を十分な逆バイアス状態とすることができる回路構成であることから、第2トランジスタ12がデプレッション特性であっても昇圧過程において確実に第2トランジスタ12を非導通とすることができるので、昇圧特性の劣化を抑制することが可能となる。実施の形態2本実施の形態では、入力信号を論理反転する論理反転部と、実施の形態1に記載されたレベルシフタ1とを備えるインバータ回路について説明する。図4Aは、本発明の実施の形態2に係るインバータ回路の回路構成図である。同図に記載されたインバータ回路30は、入力部を構成するトランジスタ31及び32と、出力部を構成するトランジスタ33及び34と、入力部と出力部との間に配置されたレベルシフタ1とを備える。トランジスタ31は、ゲート電極とドレイン電極とが一方の論理状態を表す第1の基準電圧VDDが供給される第1基準線に接続され、ソース電極がレベルシフタ1の入力端子に接続された第1入力トランジスタである。トランジスタ32は、ゲート電極が論理状態を表す2種類の入力電圧が入力されるインバータ入力端子に接続され、ドレイン電極が入力端子に接続され、ソース電極が他方の論理状態を表す第2の基準電圧VSSが供給される第2基準線に接続された第2入力トランジスタである。トランジスタ33は、ゲート電極がレベルシフタ1の出力端子に接続され、ドレイン電極の一方が第1基準線に接続され、ソース電極が、2種類の入力電圧が表す論理状態が反転した論理状態を表す出力電圧を出力するインバータ出力端子に接続された第1出力トランジスタである。トランジスタ34は、ゲート電極がインバータ入力端子に接続され、ドレイン電極がインバータ出力端子に接続され、ソース電極が第2基準線に接続された第2出力トランジスタである。また、インバータ入力端子は、レベルシフタ1のリセット信号線3に接続され、第1基準線は、レベルシフタ1のイネーブル信号線4に接続されている。図4Bは、第1の比較例を示す従来のインバータ回路の回路構成図であり、図4Cは、第2の比較例を示す従来のインバータ回路の回路構成図である。図4Bに記載された従来のインバータ回路600は、ダイオード接続されたn型のトランジスタ31と、ゲート端子に入力信号inが印加されるn型のトランジスタ32とが直列に接続され、トランジスタ31及び32の接続点から出力信号outが出力される。上記構成により、入力信号inがHIGH電圧VDDの場合、トランジスタ32が導通状態となり、トランジスタ32を通じて出力信号outはLOW電圧VSSとなる。逆に、入力信号inがLOW電圧VSSの場合、トランジスタ32は非導通状態となり、トランジスタ31を通じて出力信号outはHIGH電圧VDDとなる。図4Cに記載された従来のインバータ回路700は、インバータ回路600と比較して、入力部と出力部とで構成されている点が異なる。この構成における入出力関係は、インバータ回路600における入出力関係と同様である。すなわち、入力信号inがHIGH電圧VDDの場合、トランジスタ32が導通状態となり、トランジスタ32を通じてトランジスタ33のゲートにLOW電圧が印加されてトランジスタ33が非導通状態となる。一方、トランジスタ34は導通状態となり出力信号outはLOW電圧VSSとなる。逆に、入力信号inがLOW電圧VSSの場合、トランジスタ32は非導通状態となり、トランジスタ31を通じてトランジスタ33のゲートにHIGH電圧が印加されてトランジスタ33が導通状態となる。一方、トランジスタ34は非導通状態となり出力信号outはHIGH電圧VDDとなる。図5は、本発明及び従来のインバータ回路における、トランジスタの閾値電圧と出力電圧との関係を比較したグラフである。図5における横軸は、インバータ回路を構成するトランジスタの閾値電圧を表す。すなわち、閾値電圧が小さいほどトランジスタのデプレッション性が強く、閾値電圧が大きいほどトランジスタのエンハンスト性が強いことを示している。また、図5における縦軸は、入力信号inとしてHIGH電圧を25VとしLOW電圧を-3Vとした場合における、各インバータ回路の出力信号outにおけるHIGH電圧VoutH及びLOW電圧VoutLを示している。つまり、図5のグラフは、入力振幅を28Vとした場合の、出力振幅の閾値電圧依存性を表している。上述した従来のインバータ回路600及び700では、トランジスタのデプレッション性が強いほど、出力信号outのHIGH電圧は降下し、LOW電圧は上昇する。これは、トランジスタのデプレッション性が強いほど、インバータ回路の電源側から接地側へリーク電流が流れることにより、出力信号outの電圧振幅が劣化してしまうことによるものである。図5のグラフにおいて、本発明のインバータ回路30は、従来のインバータ回路600及び700と比較して、デプレッション領域において出力振幅の劣化が抑制されている。これは、入力部と出力部との間に配置されたレベルシフタ1により、入力部から出力された信号がレベルシフタ1の入力信号INとなり、レベルシフタ1により昇圧された出力信号OUTが、出力部に入力されたことによるものである。以上のように、本実施の形態に係るインバータ回路30によれば、入力部と出力部との間に配置されたレベルシフタ1により、出力振幅の減衰を抑制でき、耐デプレッション特性を改善することが可能となる。以上、本発明のレベルシフタ及びインバータ回路について、実施の形態に基づいて説明してきたが、本発明に係るレベルシフタ及びインバータ回路は、上記実施の形態に限定されるものではない。実施の形態1及び2における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態1及び2に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係るレベルシフタまたはインバータ回路を内蔵した各種機器も本発明に含まれる。なお、実施の形態1及び2では、レベルシフタ1を構成するトランジスタは全てn型TFTであることを想定したが、本発明のレベルシフタを構成するトランジスタは、全てp型TFTであっても同様の効果が奏される。以下、この場合の回路構成及び駆動タイミングについて説明する。図6は、本発明の実施の形態1に係るレベルシフタの変形例を示す回路構成図である。同図におけるレベルシフタ40は、第1トランジスタ61と、第2トランジスタ62と、コンデンサ63と、信号生成部50とを備える。レベルシフタ40は、リセット信号RESETをリセット信号線43から、及び、イネーブル信号ENBをイネーブル信号線44から所定のタイミングで入力されることにより、入力線42を介して入力された入力信号INをレベルシフトして出力信号OUTを出力線45から出力する。信号生成部50は、例えば、トランジスタ51、52及び53と、コンデンサ54とを備え、イネーブル信号ENB、リセット信号RESET及び入力信号INに応じて、第2トランジスタ62のゲート端子に所定の電圧を出力する。これにより、レベルシフタ40の出力レベルを決定するコンデンサ63の他方の電極の電位は、信号生成部50からの出力、入力信号IN、ならびに、第1トランジスタ61及び第2トランジスタ62の導通状態により変化する。図6におけるレベルシフタ40の回路構成は、図1におけるレベルシフタ1の回路構成と比較して、全てのトランジスタの導電型がp型となっていること、及び、電源電圧VDDと基準電圧である接地電圧VSSの接続関係が逆となっていることである。図7は、本発明の実施の形態1に係るレベルシフタの変形例を示す駆動タイミングチャートである。図7における駆動タイミングは、図2における駆動タイミングと比較して、各信号の電圧レベルが反転していることのみであり、当該各信号による回路動作は、実施の形態1に係るレベルシフタ1の回路動作と同じである。また、本発明の実施の形態1に係るレベルシフタを備えるシフトレジスタも、本発明の範囲である。本発明のレベルシフタを備えるシフトレジスタは、表示パネルのm行の画素行ごとに配置されたm本の走査線に対応した、カスケード接続されたm個の単位回路を備え、通常、ゲートドライバ回路に組み込まれる。ゲートドライバ回路は、例えば、表示パネルの周縁部である額縁領域に配置される。1行目の単位回路は、クロック信号発生器から出力されたクロック信号CLKと入力信号IN1とが所定のタイミングで入力されることにより、入力信号IN1に対して半クロック周期分遅れ、入力信号IN1のオン電圧出力期間以後、出力期間と記すと同じ出力期間を有する出力信号OUT1を出力する。また、2行目の単位回路は、クロック信号CLK、及び出力信号OUT1と同じ信号である入力信号IN2が所定のタイミングで入力されることにより、出力信号OUT1に対して半クロック周期分遅れ、入力信号IN1の出力期間と同じ出力期間を有する出力信号OUT2を出力する。つまり、k行目の単位回路は、クロック信号CLK、及び出力信号OUTk-1と同じ信号である入力信号INkが所定のタイミングで入力されることにより、出力信号OUTk-1に対して半クロック周期分遅れ、入力信号IN1の出力期間と同じ出力期間を有する出力信号OUTkを出力する。上記構成を有するシフトレジスタが、クロック信号CLKをレベルシフトし当該レベルシフトされたクロック信号CLKをシフトレジスタに供給する本発明のレベルシフタを備えることにより、シフトレジスタを構成するトランジスタをより高い電圧で駆動させることが可能となりオン抵抗を下げられることから、出力信号OUTの過渡特性改善や、単位回路内での入力信号IN及び出力信号OUTの信号電圧の減衰抑制による信号転送効率の向上が可能となる。