"ビアパターンがマトリクス状に複数配置されたパターンデータを作成するステップと、第1配線パターンを含む第1配線層のパターンデータを作成するステップと、前記第1配線層に対して積層関係にあり、前記第1配線パターンに対して積層方向に重なり領域を有する第2配線パターンを含む第2配線層のパターンデータを作成するステップと、前記第2配線パターンに対して第1の値だけオーバーサイズしたオーバーサイズパターンのパターンデータを作成するステップと、前記第1配線パターンから、前記オーバーサイズパターンとの前記積層方向に対する重なり領域を消去した一又は複数の図形のパターンデータを作成するステップと、前記一又は複数の図形を第2の値だけアンダーサイズし、前記第2の値以下の図形が消去されたアンダーサイズパターンのパターンデータを作成するステップと、前記アンダーサイズパターンを前記第2の値だけオーバーサイズして元のサイズに戻した第1ダミーパターンのパターンデータを作成するステップと、前記複数のビアパターンから、前記第1ダミーパターンに対応する領域内のビアパターンを抽出した抽出ビアパターンのパターンデータを作成する第1ビアパターン抽出ステップと、前記第2配線パターンと前記第1ダミーパターンとを合成した第2配線層の合成パターンデータを作成するステップと、前記第2配線パターンと前記第1ダミーパターンとが合成された第2配線層の隙間を埋める第2ダミーパターンのパターンデータを作成するステップと、を有し、前記抽出ビアパターンは、前記第1配線パターンと前記第1ダミーパターンとを前記積層方向に接続するパターンであることを特徴とするダミーパターンの設計方法。前記第1ビアパターン抽出ステップの後に、前記第1ダミーパターンを前記第1配線パターンに流れる電流の方向に第3の値だけアンダーサイズしたアンダーサイズ図形のパターンデータを作成するステップと、前記抽出ビアパターンから、前記アンダーサイズ図形に対応する領域内のビアパターンを抽出して消去したパターンデータを作成するステップと、をさらに有することを特徴とする請求項1記載のダミーパターンの設計方法。例えば図19に示すように、特許文献1に開示されているようなダミーパターン65は、一般的に、DRCdesignrulecheckを用いたCAD処理により、金属配線パターン64が形成されていない領域に、金属配線パターン64の密度のばらつきを低減する目的で一律にデータ生成される。図19では後述の図8及び図18との比較を容易にするために、1層目の配線層61の金属配線パターン62上に、2層目の配線層63の金属配線パターン64及びダミーパターン65が配置された状態として示している。図19bは図19aのC-C線における断面図に対応する模式的断面図である。ところで、半導体プロセスの微細化技術の発達により、半導体集積回路の高密度化及び大規模化が進んでいる。これにより、金属配線パターンは、線幅が細く、かつ配線長が長くなる傾向にあり、金属配線パターンの寄生抵抗が回路の遅延に大きな影響を与えており、回路を誤動作させる要因の1つになっている。また、電源配線用の金属配線パターンの寄生抵抗の効果は電源配線に流れる電流と相まって、個々の回路に供給される電圧の低下を引き起こす。この電圧の低下はIRドロップと称され、このIRドロップにより、タイミング遅延が発生し、半導体集積回路装置が動作不良を起こす場合がある。回路を安定的に動作させるためには、電源配線及びGND配線の線幅をそれぞれできるだけ太くして寄生抵抗を下げることが望ましい。しかしながら、電源配線及びGND配線の線幅を太くするとチップ面積が増大し、チップ面積に応じてチップコストが増大してしまうため、現実的に難しいのが実状である。そこで、本発明は、チップ面積の増大を抑えつつ半導体集積回路装置の金属配線パターンの寄生抵抗に起因する動作不良を抑制することが可能な、ダミーパターンの設計方法を提供することを目的とする。上記の課題を解決するために、本発明は次のダミーパターンの設計方法を提供する。1ビアパターンがマトリクス状に複数配置されたパターンデータを作成するステップと、第1配線パターンを含む第1配線層のパターンデータを作成するステップと、前記第1配線層に対して積層関係にあり、前記第1配線パターンに対して積層方向に重なり領域を有する第2配線パターンを含む第2配線層のパターンデータを作成するステップと、前記第2配線パターンに対して第1の値だけオーバーサイズしたオーバーサイズパターンのパターンデータを作成するステップと、前記第1配線パターンから、前記オーバーサイズパターンとの前記積層方向に対する重なり領域を消去した一又は複数の図形のパターンデータを作成するステップと、前記一又は複数の図形を第2の値だけアンダーサイズし、前記第2の値以下の図形が消去されたアンダーサイズパターンのパターンデータを作成するステップと、前記アンダーサイズパターンを前記第2の値だけオーバーサイズして元のサイズに戻した第1ダミーパターンのパターンデータを作成するステップと、前記複数のビアパターンから、前記第1ダミーパターンに対応する領域内のビアパターンを抽出した抽出ビアパターンのパターンデータを作成する第1ビアパターン抽出ステップと、前記第2配線パターンと前記第1ダミーパターンとを合成した第2配線層の合成パターンデータを作成するステップと、前記第2配線パターンと前記第1ダミーパターンとが合成された第2配線層の隙間を埋める第2ダミーパターンのパターンデータを作成するステップと、を有し、前記抽出ビアパターンは、前記第1配線パターンと前記第1ダミーパターンとを前記積層方向に接続するパターンであることを特徴とするダミーパターンの設計方法。2前記第1ビアパターン抽出ステップの後に、前記第1ダミーパターンを前記第1配線パターンに流れる電流の方向に第3の値だけアンダーサイズしたアンダーサイズ図形のパターンデータを作成するステップと、前記抽出ビアパターンから、前記アンダーサイズ図形に対応する領域内のビアパターンを抽出して消去したパターンデータを作成するステップと、をさらに有することを特徴とする1記載のダミーパターンの設計方法。本発明によれば、チップ面積の増大を抑えつつ半導体集積回路装置の金属配線パターンの寄生抵抗に起因する動作不良を抑制することが可能になるという効果を奏する。本発明の実施の形態を、好ましい実施例である実施例1及び実施例2により図1~図18を用いて説明する。[実施例1]本発明のダミーパターンの設計方法の実施例1について図1~図8を用いて説明する。図1に示すように、所定の形状を有するダミービアパターン1が所定のピッチで等間隔にマトリクス状に複数配置されたダミービアパターン基礎データを作成する。実施例1では、ダミービアパターン1の形状を一辺が0.2μmの正方形とし、ダミービアパターン1のピッチを0.4μmとした。図2に示すように、1層目の配線層2の第1配線層データを作成する。同じく図2に示すように、1層目の配線層2の配線パターン3に対して積層方向に重なる、2層目の配線層4の配線パターン5を、所定の値だけオーバーサイズしたオーバーサイズ配線パターン6の第2配線層オーバーサイズデータを作成する。例えば、設計ルール上の最小配線パターン間隔が0.2μmの場合は、設計ルールを満足させるように、配線パターン5を片側0.2μmずつオーバーサイズする。なお、1層目の配線層2の配線パターン3と重ならない、2層目の配線層4の配線パターンについてはオーバーサイズせずに、所定のサイズのままとする。なお、図2では、1層目の配線層2の配線パターン3と2層目の配線層4の配線パターン5とオーバーサイズ配線パターン6との位置関係をわかりやすくするために、1層目の配線層2と2層目の配線層4とが積層方向に重なった状態として示している。また、図2では、1層目の配線層2の複数の配線パターンのうちの1つの配線パターン3と、2層目の配線層4の複数の配線パターンのうちの2つの配線パターン5とが重なった状態として示しているが、1層目の配線層2と2層目の配線層4とでそれぞれ複数の配線パターン同士が複数の箇所で重なる場合は、各配線パターン3に重なる複数の配線パターン5に対してそれぞれ所定の値だけオーバーサイズさせる。図3に示すように、1層目の配線層2の配線パターン3から、2層目の配線層4におけるオーバーサイズ配線パターン6との重なり領域を消去した領域を図形7として抽出する。図4に示すように、図形7を所定の値だけアンダーサイズしたアンダーサイズダミーパターン8のダミーパターンアンダーサイズデータを作成する。例えば、設計ルール上の最小配線パターン幅が0.2μmの場合、配線パターン5の幅を片側0.1μmずつアンダーサイズすると、図形7から、パターン幅が0.2μm以下の領域が消去される。図5に示すように、アンダーサイズダミーパターン8を元のサイズアンダーサイズする前のサイズに戻し、新たなダミーパターン9とする。次に、同じく図5に示すように、新たなダミーパターン9と、前述した複数のダミービアパターン1とのANDを取り、図6に示すように、新たなダミーパターン9に対応する領域内のダミービアパターン1を抽出した抽出ダミービアパターン10のダミービアパターン抽出データを作成する。図7に示すように、2層目の配線層4の配線パターン5に新たなダミーパターン9を合成した第1の第2配線層ダミーパターン合成データを作成する。なお、図7では、1層目の配線層2の配線パターン3と2層目の配線層4の配線パターン5及びダミーパターン9と抽出ダミービアパターン10との位置関係をわかりやすくするために、1層目の配線層2と2層目の配線層4とが抽出ダミービアパターン10で接続された状態として示している。図8に示すように、2層目の配線層4の隙間を埋めるダミーパターン12を従来の方法と同様の方法で配置した第2の第2配線層ダミーパターン合成データを作成する。上述した処理はDRCdesignrulecheckツールとルールファイルを用いてCADで自動的に処理することができる。なお、図8aでは、1層目の配線層2の配線パターン3と2層目の配線層4の配線パターン5及びダミーパターン9,12と抽出ダミービアパターン10との位置関係をわかりやすくするために、1層目の配線層2と2層目の配線層4とが抽出ダミービアパターン10で接続された状態として示している。図8bは上述した第1配線層データ、ダミービアパターン抽出データ、及び第2の第2配線層ダミーパターン合成データを用いて作製した、多層配線構造を有する半導体集積回路装置の断面図であり、図8aのA-A線における断面図に対応するものである。即ち、図8bに示す、金属配線パターン23及び21は図8aに示す配線パターン3及び5にそれぞれ対応し、金属ダミーパターン22及び24は図8aに示すダミーパターン12及び9にそれぞれ対応し、金属ダミーパターン24と金属配線パターン23とを接続するビア13は図8aに示す抽出ダミービアパターン10に対応するものである。上述したダミーパターンの設計方法によれば、例えば図8bに示すように、金属ダミーパターン24がビア13を介して金属配線パターン23に接続されているので、金属配線パターン23に所定の電流Iaを流したとき、電流Iaは、金属配線パターン23を流れると共にビア13を介して金属ダミーパターン24にも流れるので、金属配線パターン23単独のときよりも金属配線パターンの寄生抵抗を低減することができる。また、上述したダミーパターンの設計方法によれば、ダミーパターンの位置及び形状に応じてダミービアパターンをダミービアパターン基礎データから抽出するので、ダミービアパターン基礎データをその都度、半導体集積回路装置の機種に応じて設計する必要がなく、共通化させることができる。[実施例2]本発明のダミーパターンの設計方法の実施例2について図9~図18を用いて説明する。図9に示すように、所定の形状を有するダミービアパターン31が所定のピッチで等間隔にマトリクス状に配置されたダミービアパターン基礎データを作成する。実施例2では、ダミービアパターン31の形状を一辺が0.2μmの正方形とし、ダミービアパターン31のピッチを0.4μmとした。図10に示すように、1層目の配線層32の第1配線層データを作成する。同じく図10に示すように、1層目の配線層32の配線パターン33と積層方向に重なる、2層目の配線層34の配線パターン35を、所定の値だけオーバーサイズしたオーバーサイズ配線パターン36の第2配線層オーバーサイズデータを作成する。例えば、設計ルール上の最小配線パターン間隔が0.2μmの場合は、設計ルールを満足させるように、配線パターン35を片側0.2μmずつオーバーサイズする。なお、1層目の配線層32の配線パターン33と重ならない、2層目の配線層34の配線パターンについてはオーバーサイズせずに、所定のサイズのままとする。なお、図10では、1層目の配線層32の配線パターン33と2層目の配線層34の配線パターン35とオーバーサイズ配線パターン36との位置関係をわかりやすくするために、1層目の配線層32と2層目の配線層34とが積層方向に重なった状態として示している。また、図10では、1層目の配線層32の複数の配線パターンのうちの1つの配線パターン33と、2層目の配線層34の複数の配線パターンのうちの2つの配線パターン35とが重なった状態として示しているが、1層目の配線層32と2層目の配線層34とでそれぞれ複数の配線パターン同士が重なる場合は、各配線パターン33に重なる複数の配線パターン35に対してそれぞれ所定の値だけオーバーサイズさせる。図11に示すように、1層目の配線層32の配線パターン33から、2層目の配線層34におけるオーバーサイズ配線パターン36との重なり領域を消去した領域を図形37として抽出する。図12に示すように、図形37を所定の値だけアンダーサイズしたアンダーサイズダミーパターン38の第1のダミーパターンアンダーサイズデータを作成する。例えば、設計ルール上の最小配線パターン幅が0.2μmの場合、配線パターン35の幅を片側0.1μmずつアンダーサイズすると、図形37から、パターン幅が0.2μm以下の領域が消去される。図13に示すように、アンダーサイズダミーパターン38を元のサイズアンダーサイズする前のサイズに戻し、新たなダミーパターン39とする。次に、同じく図13に示すように、新たなダミーパターン39と前述した複数のダミービアパターン31とのANDを取り、図14に示すように、新たなダミーパターン39に対応する領域内のダミービアパターン31を抽出した抽出ダミービアパターン40の第1のダミービアパターン抽出データを作成する。図15に示すように、ダミーパターン39を、ダミーパターン39と積層関係にある配線パターン33に流れる電流の方向に対して所定の値だけアンダーサイズしたアンダーサイズダミーパターン41の第2のダミーパターンアンダーサイズデータを作成する。実施例2では、ダミーパターン39を、配線パターン33に流れる電流の方向に対して片側0.6μmずつアンダーサイズした。図16に示すように、第1のダミービアパターン抽出データから、アンダーサイズダミーパターン41に対応する領域内の抽出ダミービアパターン40をさらに抽出して論理減算消去した第2のダミービアパターン抽出データを作成する。図17に示すように、2層目の配線層34の配線パターン35にダミーパターン39を合成した第1の第2配線層ダミーパターン合成データを作成する。なお、図17では、1層目の配線層32の配線パターン33と2層目の配線層34の配線パターン35及びダミーパターン39と上記の論理減算で残った抽出ダミービアパターン43との位置関係をわかりやすくするために、1層目の配線層32と2層目の配線層34とが抽出ダミービアパターン43で接続された状態として示している。図18に示すように、2層目の配線層34の隙間を埋めるダミーパターン44を従来の方法と同様の方法で配置した第2の第2配線層ダミーパターン合成データを作成する。上述した処理はDRCdesignrulecheckツールとルールファイルを用いてCADで自動的に処理することができる。なお、図18aでは、1層目の配線層32の配線パターン33と2層目の配線層34の配線パターン35及びダミーパターン39,44と抽出ダミービアパターン43との位置関係をわかりやすくするために、1層目の配線層32と2層目の配線層34とが抽出ダミービアパターン43で接続された状態として示している。図18bは上述した第1配線層データ、第2のダミービアパターン抽出データ、及び第2の第2配線層ダミーパターン合成データを用いて作製した、多層配線構造を有する半導体集積回路装置の断面図であり、図18aのB-B線における断面図に対応するものである。即ち、図18bに示す、金属配線パターン53及び52は図18aに示す配線パターン33及び35にそれぞれ対応し、金属ダミーパターン54及び56は図18aに示すダミーパターン44及び39にそれぞれ対応し、金属ダミーパターン56と金属配線パターン53とを接続するビア55は図18aに示す抽出ダミービアパターン43に対応するものである。上述したダミーパターンの設計方法によれば、例えば図18bに示すように、金属ダミーパターン56がビア55を介して金属配線パターン53に接続されているので、金属配線パターン53に所定の電流Ibを流したとき、電流Ibは、金属配線パターン53を流れると共にビア55を介して金属ダミーパターン56にも流れるので、金属配線パターン53単独のときよりも金属配線パターンの寄生抵抗を低減することができる。また、上述したダミーパターンの設計方法によれば、ダミーパターンの位置及び形状に応じてダミービアパターンをダミービアパターン基礎データから抽出するので、ダミービアパターン基礎データをその都度、半導体集積回路装置の機種に応じて設計する必要がなく、共通化させることができる。また、上述したダミーパターンの設計方法によれば、抽出ダミービアパターンの数図18参照を実施例1図8参照よりも少なくすることができるので、ダミービアパターン抽出データのデータ量を少なくすることができる。本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。例えば、実施例1,2では、2層目の配線層にダミーパターンを設計する場合を例に挙げて説明したが、1層目の配線層に対しても本発明に係るダミーパターンの設計方法を適用することができ、また、配線層が3層以上ある場合は、3層目以上の配線層に対しても本発明に係るダミーパターンの設計方法を適用することができる。"