"第1のトランジスタのコレクタベース間に帰還抵抗および電気機械振動子を並列接続し、該第1のトランジスタのコレクタと第1の電源端子間に第1の電流源を接続し、前記第1のトランジスタのベースと所定の固定電位端子間に第1の可変容量素子を接続し、前記第1のトランジスタのコレクタと前記所定の固定電位端子間に第2の可変容量素子を接続し、前記第1のトランジスタのエミッタに前記第1のトランジスタと同一導電型の第2のトランジスタのエミッタを接続し、前記第1および第2のトランジスタの共通エミッタと第2の電源端子間に第2の電流源を接続し、前記第2のトランジスタのベースに制御電圧を印加するようにしたことを特徴とする電圧制御発振回路。請求項1に記載の電圧制御発振回路において、前記所定の固定電位端子は、前記第1の電源端子、前記第2の電源端子、又は前記第2の電源端子から任意電圧だけシフトした電位端子であることを特徴とする電圧制御発振回路。請求項1又は2に記載の電圧制御発振回路において、前記第2のトランジスタのコレクタと前記第1の電源端子との間に負荷抵抗を接続して、前記第2のトランジスタのコレクタから発振出力を取り出すようにしたことを特徴とする電圧制御発振回路。請求項1、2又は3に記載の電圧制御発振回路において、前記第1のトランジスタのエミッタ面積を前記第2のトランジスタのエミッタ面積に対してn倍nは正の数に設定し、前記第2の電流源の電流値I2を、前記第1の電流源の電流値I1に対して、に設定したことを特徴とする電圧制御発振回路。請求項1、2、3又は4に記載の電圧制御発振回路において、前記第1の可変容量素子と前記第2の可変容量素子の一方を固定容量素子に置き換えたことを特徴とする電圧制御発振回路。請求項1、2、3、4又は5に記載の電圧制御発振回路において、前記第1および第2のトランジスタを同一導電型のMOSトランジスタに置き換え、前記ベースをゲートに、前記コレクタをドレインに、前記エミッタをソースに置き換えたことを特徴とする電圧制御発振回路。増幅器となるトランジスタQ1は、発振させるために直流バイアス電圧が設定されるが、可変容量素子C1,C2は、その直流バイアス電圧とは独立した制御電圧Vsによって容量値を制御する必要があるため、直流カットのために固定容量素子C3,C4が接続されている。ここで、水晶振動子Xからみた負荷容量は、固定容量素子C3の側では、その容量C3と可変容量素子C1を直列接続したものであり、可変容量素子C1の値をC1、固定容量素子C3の値をC3とすると、合成容量値C0は、となる。C0<C1である。この合成容量値C0を、可変容量素子C1の値とほぼ同じにするためには、固定容量素子C3の値を非常に大きくおおむね10倍程度以上すれば良いが、半導体集積回路においては面積が非常に大きくなるため、現実的でない。本発明の目的は、従来回路で必要とされてきた直流カット用の固定容量素子を削除し、また、可変容量素子も小さくできるようにして、半導体集積回路の面積を削減できるようにした電圧制御発振回路を提供することである。上記目的を達成するために、請求項1にかかる発明は、第1のトランジスタのコレクタベース間に帰還抵抗および電気機械振動子を並列接続し、該第1のトランジスタのコレクタと第1の電源端子間に第1の電流源を接続し、前記第1のトランジスタのベースと所定の固定電位端子間に第1の可変容量素子を接続し、前記第1のトランジスタのコレクタと前記所定の固定電位端子間に第2の可変容量素子を接続し、前記第1のトランジスタのエミッタに前記第1のトランジスタと同一導電型の第2のトランジスタのエミッタを接続し、前記第1および第2のトランジスタの共通エミッタと第2の電源端子間に第2の電流源を接続し、前記第2のトランジスタのベースに制御電圧を印加するようにしたことを特徴とする。請求項2にかかる発明は、請求項1に記載の電圧制御発振回路において、前記所定の固定電位端子は、前記第1の電源端子、前記第2の電源端子、又は前記第2の電源端子から任意電圧だけシフトした電位端子であることを特徴とする。請求項3にかかる発明は、請求項1又は2に記載の電圧制御発振回路において、前記第2のトランジスタのコレクタと前記第1の電源端子との間に負荷抵抗を接続して、前記第2のトランジスタのコレクタから発振出力を取り出すようにしたことを特徴とする。請求項4にかかる発明は、請求項1、2又は3に記載の電圧制御発振回路において、前記第1のトランジスタのエミッタ面積を前記第2のトランジスタのエミッタ面積に対してn倍nは正の数に設定し、前記第2の電流源の電流値I2を、前記第1の電流源の電流値I1に対して、に設定したことを特徴とする。請求項5にかかる発明は、請求項1、2、3又は4に記載の電圧制御発振回路において、前記第1の可変容量素子と前記第2の可変容量素子の一方を固定容量素子に置き換えたことを特徴とする。請求項6にかかる発明は、請求項1、2、3、4又は5に記載の電圧制御発振回路において、前記第1および第2のトランジスタを同一導電型のMOSトランジスタに置き換え、前記ベースをゲートに、前記コレクタをドレインに、前記エミッタをソースに置き換えたことを特徴とする。本発明によれば、電気機械振動素子に直接に可変容量素子を接続するので、従来必要とされた固定容量素子を削除でき、また可変容量素子の容量値を大きくする必要がなく、小さくできるため、半導体集積回路の面積削減が可能となる利点がある。<第1の実施例>図1に本発明の第1の実施例の電圧制御発振回路を示す。この電圧制御発振回路は、コレクタベース間の帰還抵抗R1により自己バイアスされたエミッタ接地のnpnトランジスタQ1のコレクタベース間に、電気機械振動子としての水晶振動子Xを接続し、そのトランジスタQ1のコレクタとVccの電源端子間に電流源I1を接続し、そのトランジスタQ1のベースと接地間に可変容量素子C1を接続し、トランジスタQ1のコレクタと接地間に可変容量素子C2を接続し、トランジスタQ1とエミッタ共通接続のnpnトランジスタQ2を接続して、その共通エミッタと接地間に電流源I2を接続し、そのトランジスタQ2のベースに制御電圧Vsを印加するように構成したものである。このように構成することで、トランジスタQ1の直流バイアスは、トランジスタQ1のコレクタに接続された電流源I1で定まり、一方、差動回路としての動作電流は共通エミッタに接続された電流源I2で定まる。このため、トランジスタQ1とトランジスタQ2で構成される差動トランジスタ回路は、それぞれの電流源I1,I2の値が成り立つように、外部から定められている制御電圧Vsを基準として、各電圧が決まる。これにより、制御電圧Vsの電圧変化をトランジスタQ1のベース、コレクタに伝えることができるため、トランジスタQ1のベース、コレクタにそれぞれ直接接続した可変容量素子C1,C2の印加電圧を変えることができる。よって、制御電圧Vsによって発振周波数を変化させることができる。これにより、従来必要であった直流カット用の2個の固定容量素子を省くことができる。なお、帰還抵抗R1としては、純抵抗に限らず、発振周波数で十分なインピーダンスになるインダクタ、あるいはMOSトランジスタ等で構成した等価的な帰還抵抗であってもよい。<第2の実施例>図2に第2の実施例の電圧制御発振回路を示す。この電圧制御発振回路は、図1の電圧制御発振回路において、トランジスタQ2のコレクタとVccの電源端子間に負荷抵抗RLを挿入し、トランジスタQ2のコレクタから発振出力信号を取り出すようにしたものである。これにより、発振出力信号の直流電位は、制御電圧Vsを変化させても常時一定となるため、後段の信号処理回路との接続が容易となる。なお、負荷抵抗RLとしては、純抵抗に限らず、発振周波数である程度のインピーダンスとなるインダクタ、あるいはLC共振回路等で構成した等価的な負荷抵抗であってもよい。<第3の実施例>図3に第3の実施例の電圧制御発振回路を示す。この電圧制御発振回路は、図1の電圧制御発振回路において、トランジスタQ2の面積を1としたとき、トランジスタQ2のエミッタ面積をn倍nは正の数としたものである。このときは、電流源I1,I2の電流関係を、に設定する。このように電流源I1,I2の電流を設定することで、差動回路がバランスし、可変容量素子C1,C2に印加する電圧が制御電圧Vsと等しくなるので、回路設計が容易となる。<第4の実施例>図4に第4の実施例の電圧制御発振回路を示す。この電圧制御発振回路は、図1の電圧制御発振回路において、一方の可変容量素子C2を固定容量素子C2’に置き換えたものである。このようにしても、制御電圧Vsによって発振周波数を制御することができる。他方の可変容量素子C1を固定容量素子に置き換えても同様である。<第5の実施例>図5に第5の実施例の電圧制御発振回路を示す。この電圧制御発振回路は、図1の電圧制御発振回路において、制御電圧Vsの負極と接地GNDとの間に電圧Vaの電源を接続し、その電圧Vaの電源の正極に可変量量素子C1,C2のアノード側を接続したものである。このように、可変容量素子C1,C2のアノードを接地GNDに直接接続せず、電圧Vaだけシフトしてもよい。<第6の実施例>図6に第6の実施例の電圧制御発振回路を示す。この電圧制御発振回路は、図1の電圧制御発振回路において、可変容量素子C1をトランジスタQ1のベースと電圧Vccの電源端子との間に接続し、可変容量素子C2をトランジスタQ1のコレクタと電圧Vccの電源端子との間に接続し、さらに、制御電圧VsをトランジスタQ2のベースと電圧Vccの電源端子との間に印加したものである。可変量量素子C1,C2の接地点の要件は、交流的発振周波数においてな接地点であること、および制御電圧Vsによって印加電圧が変化する接地点であることが満足できればよいので、図6の構成であっても、発振回路として機能する。<その他の実施例>なお、電源電圧Vccと接地GNDを反転させたときは、npnトランジスタQ1,Q2はpnpトランジスタに置き換えればよい。また、npnトランジスタはNMOSトランジスタに、pnpトランジスタはPMOSトランジスタに、それぞれ置き換えることができる。"