基板と、前記基板上に配置された複数の信号線と、mmは2以上の整数本の前記信号線ごとにブロック化された信号線ブロックごとに設けられた第1端子と、前記信号線ブロックごとに設けられ、m本の信号線のうちから選択される少なくとも1本の信号線と前記第1端子とを導通させる第1選択回路と、nnは2以上の整数個の前記信号線ブロックごとに設けられた第2端子と、前記n個の信号線ブロックごとに設けられ、m×n本の信号線のうちから選択される少なくとも1本の信号線と前記第2端子とを導通させる第2選択回路と、を具備するアクティブマトリクス基板。前記第1端子、前記第1選択回路、前記第2端子、および、前記第2選択回路は、前記信号線を検査するための回路を構成している、請求項1に記載のアクティブマトリクス基板。前記第1選択回路が、検査される信号線と前記第1端子とを導通させた際に、前記第2選択回路は、前記検査される信号線以外の信号線と前記第2端子とを導通させ、当該第2端子より固定電位が入力されるように制御される、請求項2に記載のアクティブマトリクス基板。前記第1選択回路および前記第2選択回路の少なくとも一方は、マルチプレクサまたはデマルチプレクサとして動作する、請求項1に記載のアクティブマトリクス基板。前記第1選択回路は、前記信号線のうちの対応する1つと前記第1端子との導通および非導通を切り替える複数の第1スイッチング素子を含み、前記第2選択回路は、前記信号線のうちの対応する1つと前記第2端子との導通および非導通を切り替える複数の第2スイッチング素子を含み、前記第2スイッチング素子は、同一の信号線に接続された前記第1スイッチング素子の冗長回路として機能し得るよう構成されている、請求項1に記載のアクティブマトリクス基板。前記信号線は、データ信号線、及び前記データ信号線と交差する方向に配置された走査信号線のいずれか一方である、請求項1に記載のアクティブマトリクス基板。前記第2端子および前記第2選択回路は、全ての前記データ信号線ブロックに共通して、1つずつ設けられ、当該第2選択回路は、前記アクティブマトリクス基板上に設けられる全てのデータ信号線のうちから選択される少なくとも1本のデータ信号線と前記第2端子とを導通させる、請求項6に記載のアクティブマトリクス基板。前記第2端子および前記第2選択回路は、全ての前記走査信号線ブロックに共通して、1つずつ設けられ、当該第2選択回路は、前記アクティブマトリクス基板上に設けられる全ての走査信号線のうちから選択される少なくとも1本の走査信号線と前記第2端子とを導通させる、請求項6に記載のアクティブマトリクス基板。請求項6に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板の複数の走査信号線および複数のデータ信号線の交差部の各々に設けられた発光素子と、を具備する表示パネル。前記発光素子が、有機EL素子である、請求項9に記載の表示パネル。請求項9に記載の表示パネルの製造方法であって、前記アクティブマトリクス基板のうち、前記第1端子、前記第1選択回路、前記第2端子、および前記第2選択回路のうちの少なくとも一つが配置された部分を除去する工程を含む、表示パネルの製造方法。アクティブマトリクス基板の検査方法であって、前記アクティブマトリクス基板は、基板と、前記基板上に配置された複数の信号線と、mmは2以上の整数本の前記信号線ごとにブロック化された信号線ブロックごとに設けられた第1端子と、前記信号線ブロックごとに設けられ、m本の信号線のうちから選択される少なくとも1本の信号線と前記第1端子とを導通させる第1選択回路と、nnは2以上の整数個の前記信号線ブロックごとに設けられた第2端子と、前記n個の信号線ブロックごとに設けられ、m×n本の信号線のうちから選択される少なくとも1本の信号線と前記第2端子とを導通させる第2選択回路とを備え、前記第2端子に固定電位を印加するステップと、前記第2選択回路により、検査される信号線以外の信号線と前記第2端子とを導通させるステップと、前記第1選択回路により、検査される信号線と前記第1端子とを導通させるステップと、前記第2端子から前記第2選択回路を介して前記検査される信号線以外の信号線に前記固定電位を導入しながら、前記第1端子に検査信号を入出力するステップと、を含む検査方法。アクティブマトリクス基板の検査方法であって、前記アクティブマトリクス基板は、基板と、前記基板上に配置された複数の信号線と、mmは2以上の整数本の前記信号線ごとにブロック化された信号線ブロックごとに設けられた第1端子と、前記信号線ブロックごとに設けられ、m本の信号線のうちから選択される少なくとも1本の信号線と前記第1端子とを導通させる第1選択回路と、nnは2以上の整数個の前記信号線ブロックごとに設けられた第2端子と、前記n個の信号線ブロックごとに設けられ、m×n本の信号線のうちから選択される少なくとも1本の信号線と前記第2端子とを導通させる第2選択回路とを備え、前記第2端子に固定電位を印加するステップと、前記第1選択回路により、検査される信号線と前記第1端子との導通および非導通を切り替えると共に、前記第2選択回路により、前記検査される信号線と前記第2端子との導通および非導通を切り替えるステップと、前記検査される信号線と前記第1端子との導通または非導通、および前記検査される信号線と前記第2端子との導通または非導通の組み合わせごとに、前記第2端子に前記固定電位を印加するに応じて前記第1端子に流れる電流を測定するステップと、を含む検査方法。アクティブマトリクス基板の検査方法であって、前記アクティブマトリクス基板は、基板と、前記基板上に配置された複数の信号線と、mmは2以上の整数本の前記信号線ごとにブロック化された信号線ブロックごとに設けられた第1端子と、前記信号線ブロックごとに設けられ、m本の信号線のうちから選択される少なくとも1本の信号線と前記第1端子とを導通させる第1選択回路と、nnは2以上の整数個の前記信号線ブロックごとに設けられた第2端子と、前記n個の信号線ブロックごとに設けられ、m×n本の信号線のうちから選択される少なくとも1本の信号線と前記第2端子とを導通させる第2選択回路とを備え、前記第1選択回路により、検査される信号線と前記第1端子とを導通させるステップと、前記第2選択回路により、検査される信号線以外の信号線と前記第2端子とを導通させるステップと、前記第2端子に固定電位を印加するステップと、前記検査される信号線と前記第1端子とを導通させながら、前記第2端子から前記第2選択回路を介して検査される信号線以外の信号線に前記固定電位を導入するに応じて前記前記第1端子に流れる電流を測定するステップと、を含む検査方法。ところで、上述のように複数のデータ線の各々を逐次的に選択して行う検査では一般的に、選択されるデータ線902の検査信号が外来ノイズの影響を受けることによって検査精度が損なわれるという第1の問題がある。一例として、画素部901に輝度情報を保持するためのコンデンサが設けられている場合に、1本のデータ線902を介して当該コンデンサを既知の電位に充電し、その後、データ線902を介して当該コンデンサの電荷量を読み出し、読み出される電荷量に応じて当該コンデンサの良否を判定する検査がよく行われる。このような検査ではとりわけ、データ線902への外来ノイズによって判定結果が重大な影響を受けることから、前記第1の問題が顕著になる。しかしながら、従来の技術では、このような問題は検討されておらず、対策も示唆されていない。従来の技術ではさらに、デマルチプレクサ904を単体で検査できないという第2の問題、および、デマルチプレクサ904が不良の場合に代替リペアする手段がないという第3の問題もある。なお、このような問題は、データ線について特有に生じるものではなく、データ線と交差する方向に配置された走査線を含む、アクティブマトリクス基板に設けられた一般的な信号線において広く生じ得る問題である。本発明は、このような問題に鑑みてなされたものであり、検査精度の向上、およびデマルチプレクサそのものの検査および代替が可能になるように構成されたアクティブマトリクス基板、アクティブマトリクス基板の検査方法、マトリクス表示装置、マトリクス表示装置の製造方法を提供することを目的とする。上記の目的を達成するために、本発明の1つの態様に係るアクティブマトリクス基板は、基板と、前記基板上に配置された複数の信号線と、mmは2以上の整数本の前記信号線ごとにブロック化された信号線ブロックごとに設けられた第1端子と、前記信号線ブロックごとに設けられ、m本の信号線のうちから選択される少なくとも1本の信号線と前記第1端子とを導通させる第1選択回路と、nnは2以上の整数個の前記信号線ブロックごとに設けられた第2端子と、前記n個の信号線ブロックごとに設けられ、m×n本の信号線のうちから選択される少なくとも1本の信号線と前記第2端子とを導通させる第2選択回路と、を具備する。このような構成によれば、前記第2端子から前記第2選択回路を介して検査される信号線以外の信号線である非選択信号線に固定電位を導入することで前記非選択信号線をシールドとして機能させながら、前記第1端子から前記第1選択回路を介して検査される信号線に検査信号を入出力することができる。その結果、前記検査信号に重畳される誘導ノイズを低減させることができるので、アクティブマトリクス基板に対する電気検査の精度を向上させることができる。また、前記第1端子および前記第2端子から検査信号を入出力することによって、前記第1選択回路および前記第2選択回路の検査を行うことができる。さらにまた、前記第1選択回路および前記第2選択回路のうちの一方を他方の冗長回路として構成することにより不良時の代替リペアが可能となるので、基板の歩留まりを向上させることができる。本発明は、このようなアクティブマトリクス基板として実現できるだけでなく、このようなアクティブマトリクス基板を用いた表示パネル、アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板の検査方法として実現することもできる。本発明のアクティブマトリクス基板によれば、上記説明したように、非選択信号線をシールドとして機能させながら検査される信号線に検査信号を入出力することができるので、アクティブマトリクス基板に対する電気検査の精度を向上させることができる。また、第1端子および第2端子から検査信号を入出力することによって、第1選択回路および第2選択回路の検査を行うことができる。さらにまた、第1選択回路および第2選択回路のうちの一方を他方の冗長回路として構成することにより不良時の代替リペアが可能となるので、基板の歩留まりを向上させることができる。本発明の1つの態様に係るアクティブマトリクス基板は、基板と、前記基板上に配置された複数の信号線と、mmは2以上の整数本の前記信号線ごとにブロック化された信号線ブロックごとに設けられた第1端子と、前記信号線ブロックごとに設けられ、m本の信号線のうちから選択される少なくとも1本の信号線と前記第1端子とを導通させる第1選択回路と、nnは2以上の整数個の前記信号線ブロックごとに設けられた第2端子と、前記n個の信号線ブロックごとに設けられ、m×n本の信号線のうちから選択される少なくとも1本の信号線と前記第2端子とを導通させる第2選択回路と、を具備する。ここで、前記第1端子、前記第1選択回路、前記第2端子、および、前記第2選択回路は、前記信号線を検査するための回路を構成していてもよい。このような構成によれば、第1選択回路および第2選択回路を備えることにより、アクティブマトリクス基板の電気検査を正確に行うことができると共に、一方を他方の冗長回路として機能させることにより、アクティブマトリクス基板の歩留まりを向上させることができる。また、前記アクティブマトリクス基板は、前記第1選択回路が、検査される信号線と前記第1端子とを導通させた際に、前記第2選択回路は、前記検査される信号線以外の信号線と前記第2端子とを導通させ、当該第2端子より固定電位が入力されるように制御されてもよい。このような構成によれば、検査される信号線以外の信号線である非選択信号線に固定電位を導入することにより、非選択信号線をシールドとして作用させて誘導ノイズを低減させ、検査精度を高めることができる。また、前記第1選択回路および前記第2選択回路の少なくとも一方は、マルチプレクサまたはデマルチプレクサとして動作してもよい。このような構成によれば、検査される信号線以外の信号線である非選択信号線に固定電位を導入することで前記非選択信号線をシールドとして機能させながら、検査される信号線に検査信号を入出力する上で好適である。また、前記第1選択回路は、前記信号線のうちの対応する1つと前記第1端子との導通および非導通を切り替える複数の第1スイッチング素子を含み、前記第2選択回路は、前記信号線のうちの対応する1つと前記第2端子との導通および非導通を切り替える複数の第2スイッチング素子を含み、前記第2スイッチング素子は、同一の信号線に接続された前記第1スイッチング素子の冗長回路として機能し得るよう構成されていてもよい。このような構成によれば、前記第2選択回路は前記第1選択回路の冗長回路として構成され、前記第1選択回路の不良時に前記第2選択回路による代替リペアが可能となるので、アクティブマトリクス基板の歩留まりを向上させることができる。前記第1選択回路はとりわけ、前記アクティブマトリクス基板を用いて構成された表示パネルにおいて、前記第1端子に印加された輝度信号を所望の信号線に分配するデマルチプレクサとしても利用できるため、前記第1選択回路が代替可能に構成されていることは、実用的な意義が大きい。また、前記信号線は、データ信号線、及び前記データ信号線と交差する方向に配置された走査信号線のいずれか一方であってもよい。また、前記第2端子および前記第2選択回路は、全ての前記データ信号線ブロックに共通して、1つずつ設けられ、当該第2選択回路は、前記アクティブマトリクス基板上に設けられる全てのデータ信号線のうちから選択される少なくとも1本のデータ信号線と前記第2端子とを導通させてもよい。また、前記第2端子および前記第2選択回路は、全ての前記走査信号線ブロックに共通して、1つずつ設けられ、当該第2選択回路は、前記アクティブマトリクス基板上に設けられる全ての走査信号線のうちから選択される少なくとも1本の走査信号線と前記第2端子とを導通させてもよい。このような構成によれば、前記アクティブマトリクス基板にそれぞれただ1つ設けられた前記第2端子および前記第2選択回路によって、非選択データ信号線または非選択走査信号線に固定電位を導入できる。本発明の1つの態様に係る表示パネルは、前記アクティブマトリクス基板と、前記アクティブマトリクス基板の前記複数の走査信号線および前記複数のデータ信号線の交差部の各々に設けられた発光素子と、を具備する。ここで、前記発光素子が、有機EL素子であってもよい。このような構成によれば、上述したアクティブマトリクス基板の効果と同様の効果を有する表示パネルが得られる。本発明の1つの態様に係る表示パネルの製造方法は、前記アクティブマトリクス基板のうち、前記第1端子、前記第1選択回路、前記第2端子、および前記第2選択回路のうちの少なくとも一つが配置された部分を除去する工程を含む。このような製造方法によれば、前記アクティブマトリクス基板から、選択回路等を含む検査用回路を物理的に除去し、検査用回路を具備しない表示パネルを製造することができる。本発明の1つの態様に係る検査方法は、前記アクティブマトリクス基板の検査方法であって、前記第2端子に固定電位を印加するステップと、前記第2選択回路により、検査される信号線以外の信号線と前記第2端子とを導通させるステップと、前記第1選択回路により、検査される信号線と前記第1端子とを導通させるステップと、前記第2端子から前記第2選択回路を介して前記検査される信号線以外の信号線に前記固定電位を導入しながら、前記第1端子に検査信号を入出力するステップと、を含む。このような検査方法によれば、前記第2端子から前記第2選択回路を介して検査される信号線以外の信号線である非選択信号線に固定電位を導入することで前記非選択信号線をシールドとして機能させながら、前記第1端子から前記第1選択回路を介して検査される信号線に検査信号を入出力することができる。その結果、前記検査信号に重畳される誘導ノイズを低減させることができるので、アクティブマトリクス基板に対する電気検査の精度を向上させることができる。本発明の1つの態様に係る検査方法は、前記アクティブマトリクス基板の検査方法であって、前記第2端子に固定電位を印加するステップと、前記第1選択回路により、検査される信号線と前記第1端子との導通および非導通を切り替えると共に、前記第2選択回路により、前記検査される信号線と前記第2端子との導通および非導通を切り替えるステップと、前記検査される信号線と前記第1端子との導通または非導通、および前記検査される信号線と前記第2端子との導通または非導通の組み合わせごとに、前記第2端子に前記固定電位を印加するに応じて前記第1端子に流れる電流を測定するステップと、を含む。このような検査方法によれば、前記導通または非導通の組み合わせに応じて、前記第1端子に予期した電流が流れない場合、および予期しない電流が流れる場合に、前記第1選択回路または前記第2選択回路が不良であることを検出できる。本発明の1つの態様に係る検査方法は、前記アクティブマトリクス基板の検査方法であって、前記第1選択回路により、検査される信号線と前記第1端子とを導通させるステップと、前記第2選択回路により、検査される信号線以外の信号線と前記第2端子とを導通させるステップと、前記第2端子に固定電位を印加するステップと、前記検査される信号線と前記第1端子とを導通させながら、前記第2端子から前記第2選択回路を介して検査される信号線以外の信号線に前記固定電位を導入するに応じて前記前記第1端子に流れる電流を測定するステップと、を含む。このような検査方法によれば、前記第1端子に電流が流れる場合に、前記信号線間に予期しない短絡があることを検出できる。以下、本発明の実施形態について、図面を参照しながら説明する。第1の実施の形態図1は、本発明の第1の実施の形態におけるアクティブマトリクス基板100の機能的な構成の一例を示すブロック図である。アクティブマトリクス基板100は、例えばガラスなどで構成される基板と、当該基板上に設けられた、画素アレイ101、ゲート線102、ソース線103、配線104~107、および端子141~145とを具備する。画素アレイ101は、互いに交差する方向に設けられたゲート線102およびソース線103の交差部の各々に、発光や透光を個別に制御される画素部110を配してなる。ここで、ゲート線102が走査信号線の一例であり、ソース線103がデータ信号線の一例である。ソース線103はmmは2以上の整数本ごとにデータ信号線ブロックにブロック化されている。図1に示したB部が、1個のデータ信号線ブロックに対応する。端子141および第1選択回路121は、データ信号線ブロックごとに設けられており、端子142および第2選択回路122は、nnは2以上の整数個のデータ信号線ブロックごとに設けられている。ここで、端子141が第1端子の一例であり、端子142が第2端子の一例である。なお、実施の形態では、一例としてm=6、n=2とした実施例を用いて説明するが、m、nの数は、この例示によって限定されるものではない。第1選択回路121は、端子143に印加される選択信号に応じて、m本のソース線103のそれぞれと端子141との導通および非導通を切り替える。第1選択回路121は、アクティブマトリクス基板100の検査の際、m本のソース線103のうちから選択される少なくとも1本のソース線103と端子141とを導通させる。第2選択回路122は、端子144に印加される選択信号に応じて、m×n本のソース線103のそれぞれと端子142との導通および非導通を切り替える。第2選択回路122は、アクティブマトリクス基板100の検査の際、m×n本のソース線103のうちから選択される少なくとも1本のソース線103と端子142とを導通させる。端子141~145はそれぞれ、アクティブマトリクス基板100の検査の際に検査装置のプローバーと接続可能な位置に設けられている。図2は、画素部110の詳細な一例を示す回路図であり、図1に示したP部に対応する。画素部110は、ゲート線102およびソース線103の交差部に設けられ、トランジスタ111、113、コンデンサ112、有機EL素子114、および給電部115、116から構成される。給電部115、116は、それぞれ図示しない配線で電源に接続される。画素部110において、ゲート線102に選択信号が与えられることによって、トランジスタ111が導通する。このときにソース線103に供給されている輝度信号が、コンデンサ112に保持される。トランジスタ113は、コンデンサ112の両端の電圧に応じた量の電流を有機EL素子114に供給する。これにより、有機EL素子114は、ソース線103から供給された輝度信号に応じた輝度で発光する。なお、画素部110のトランジスタ111、113、およびコンデンサ112が不良だった場合、後の有機EL素子114の形成工程が無駄になるのを避けるため、アクティブマトリクス基板100は、通常、有機EL素子114を形成する前の段階で一度検査される。本発明は、そのような段階のアクティブマトリクス基板にも有効に適用できる。すなわち、有機EL素子114は本発明には必須ではなく、有機EL素子が形成されていないアクティブマトリクス基板も、本発明に含まれる。図3は、第1選択回路121および第2選択回路122の詳細な一例を示す回路図であり、図1に示したQ部に対応する。図3は、一例として、6本のソース線103が1個のデータ信号線ブロックにブロック化されている例を示している。第1選択回路121は、データ信号線ブロックごとに設けられ、データ信号線ブロック内の異なるソース線103に対応して設けられた6個の選択トランジスタ131で構成される。選択トランジスタ131の導通および非導通は、端子143に印加される選択信号SSel1~SSel6によって切り替わる。ここで、選択トランジスタ131が第1スイッチング素子の一例である。アクティブマトリクス基板100の検査の際、第1選択回路121は、6本のソース線103のうちから選択される少なくとも1本のソース線103と端子141とを導通させる。第1選択回路121で選択されたソース線103には、端子141を介して、検査信号Aが入出力される。第2選択回路122は、2個のデータ信号線ブロックごとに設けられ、2個のデータ信号線ブロック内の異なるソース線103に対応して設けられた12個の固定電位導入トランジスタ132で構成される。固定電位導入トランジスタ132の導通および非導通は、配線107を介して端子144に印加される選択信号FSel1~FSel6によって切り替わる。ここで、固定電位導入トランジスタ132が第2スイッチング素子の一例である。アクティブマトリクス基板100の検査の際、第2選択回路122は、12本のソース線103のうちから選択される少なくとも1本のソース線103と端子142とを導通させる。第2選択回路122で選択されたソース線103には、端子142を介して、固定電位Fixが導入される。図4は、検査システム800の機能的な構成の一例を示すブロック図である。検査システム800は、アクティブマトリクス基板100を検査するためのシステムであり、ゲート信号源811、選択信号源812、ソース信号源および測定回路813を有する検査装置810、プローブ821~823を有するプローバー820、およびケーブル831~833から構成される。プローブ821は、アクティブマトリクス基板100の端子145と接続され、プローブ822は、アクティブマトリクス基板100の端子143、144と接続され、プローブ823は、アクティブマトリクス基板100の端子141、142と接続される。ゲート信号源811は、ゲート信号を生成する。生成されたゲート信号は、ケーブル831、プローブ821、および端子145を介して、検査される画素部110に接続されたゲート線102に印加される。選択信号源812は、選択信号SSel1~SSel6、FSel1~FSel6を生成する。生成された選択信号SSel1~SSel6はケーブル832、プローブ822、および端子143を介して、第1選択回路121に印加され、生成された選択信号FSel1~FSel6は、ケーブル832、プローブ822、および端子144を介して、第2選択回路122に印加される。ソース信号源および測定回路813は、検査信号Aおよび固定電位Fixを生成する。生成された検査信号Aは、ケーブル833、プローブ823、および端子141を介して、第1選択回路121に印加され、生成された固定電位Fixは、ケーブル833、プローブ823、および端子142を介して、第2選択回路122に印加される。ソース信号源および測定回路813は、さらに、端子141から、プローブ823およびケーブル833を介して検査信号Aを取得する。このように構成された検査システム800で実施される検査の典型的な一例として、アクティブマトリクス基板100の画素部110に設けられるコンデンサ112が設計どおりの容量値に形成されているかを確かめる検査以下、コンデンサ検査と言うが挙げられる。図5Aは、コンデンサ検査の一実施例を説明する図であり、コンデンサ検査を実施する際の第1選択回路121および第2選択回路122の状態を、1個のデータ信号線ブロックについて示している。ここで、図中左から3本目のソース線が検査される選択ソース線であり、その他のソース線が非選択ソース線であるとする。また、太く描かれたトランジスタは導通ON状態を表し、通常の太さで描かれたトランジスタが非導通OFF状態を表す。コンデンサ検査は、例えば次のような手順で実施される。ソース信号源および測定回路813から端子142に固定電位Fixを印加する。ゲート信号源811から、ゲート線102のうちの1本にゲート信号を印加する。選択信号源812から第2選択回路122へ所定の選択信号FSel1~FSel6を印加することにより、第2選択回路122により、非選択ソース線と端子142とを導通させる。選択信号源812から第1選択回路121へ所定の選択信号SSel1~SSel6を印加することにより、第1選択回路121により、選択ソース線と端子141とを導通させる。端子142から第2選択回路122を介して非選択ソース線に固定電位Fixを導入しながら、ソース信号源および測定回路813から端子141に検査信号Aを印加する。引き続き、端子142から第2選択回路122を介して検査されるソース線以外のソース線に固定電位Fixを導入しながら、検査信号Aの印加を停止し、ソース信号源および測定回路813で、端子141から電荷量を測定し、測定された電荷量から、コンデンサ112の容量の測定値を得る。このようにして実施されるコンデンサ検査では、選択ソース線への検査信号Aの印加と、印加停止後の電荷量の測定とを、非選択ソース線に固定電位Fixを導入しながら行うので、非選択ソース線をシールドとして作用させて誘導ノイズを低減させ、検査精度を高めることができる。図5Bは、比較例におけるコンデンサ検査の一例を説明する図であり、第2選択回路122がない場合のコンデンサ検査について示している。比較例におけるコンデンサ検査では、非選択ソース線がハイインピーダンス状態に放置された状態で、選択ソース線へ検査信号Aを印加し、その後、選択ソース線から電荷量を測定するため、非選択ソース線をシールドとして働かせることができず、誘導ノイズによる検査精度の悪化が生じやすい。図5Cは、本発明におけるコンデンサ検査の一実施例による効果の一例を説明するグラフであり、本発明および比較例による容量の測定値の頻度分布を示している。この頻度分布は、コンデンサの容量の設計値が1.5pFであるアクティブマトリクス基板を実際に測定して得られたものである。本発明による測定値のばらつきが比較例による測定値のばらつきよりも小さいことは、グラフの形状から明らかである。測定値の設計値に対する平均誤差は、比較例では5.8、本発明では1.3だった。このことから、アクティブマトリクス基板100のコンデンサ検査では、比較例と比べてより高い検査精度が得られることが分かる。次に、アクティブマトリクス基板100のコンデンサ検査について、検査効率を向上することが可能な変形例について説明する。図6は、コンデンサ検査の一変形例を示すフローチャートである。図6に示されるコンデンサ検査では、固定電位Fixを端子142に印加しS301、全ての固定電位導入トランジスタ132をONに設定しS302、全ての画素部110のコンデンサに電荷書き込み電荷の保持を行うS303。その後、各非選択線、つまり検査対象でない各ソース線103で固定電位導入トランジスタ132をONに設定しS304、選択線、つまり検査対象であるソース線103の固定電位導入トランジスタ132をOFF、選択トランジスタ131をONに設定し、検査端子である端子141よりコンデンサに保持されている電荷量を検出しS306、検出された電荷量で画素部110の故障判定を行うS307。コンデンサ検査のこのような変形例では、全画素同時書き込みを行うので、各画素に順次書き込みを行う場合と比べて、検査効率が向上する。アクティブマトリクス基板100では、コンデンサ検査だけでなく、第1選択回路121および第2選択回路122の機能や、ソース線103同士がショートしていないことを検査することができる。図7は、第1選択回路121および第2選択回路122の機能を検査する選択回路検査の一例を示すフローチャートである。図7に示される選択回路検査では、固定電位Fixを端子142に印加しS101、各選択線、つまり検査対象であるソース線103で固定電位導入トランジスタ132及び選択トランジスタ131をON/OFFの組み合わせで設定した時の電流を検査端子である端子141で取得しS102、固定電位導入トランジスタ132、選択トランジスタ131の故障判定を行うS103。図8は、データ信号線ブロック内のソース線103同士がショートしていないことを確認するショート検査の一例を示すフローチャートである。図8に示されるショート検査では、固定電位Fixを端子142に印加しS201、各非選択線、つまり検査対象でない各ソース線103で固定電位導入トランジスタ132をONに設定しS202、選択線、つまり検査対象であるソース線103で固定電位導入トランジスタ132をOFF、選択トランジスタ131をONに設定するS203。そして、各非選択線と選択線の電流を検査端子である端子141で検出しS204、電流量で隣接配線のショート判定を行うS205。以上説明したように、アクティブマトリクス基板100では、データ信号線ブロック内のソース線103のうちの非選択ソース線をシールドとして機能させながら選択ソース線に検査信号を入出力することができるので、アクティブマトリクス基板100に対する電気検査の精度を向上させることができる。また、端子141、142から検査信号を入出力することによって、第1選択回路121および第2選択回路122の検査を行うことができる。なお、ここまで、ソース線103がデータ信号線ブロックにブロック化されている構成例とその効果について説明したが、同様の構成をゲート線103に適用してもよい。つまり、ゲート線102をmmは2以上の整数本ごとに走査信号線ブロックにブロック化し、端子141および第1選択回路121を走査信号線ブロックごとに設け、端子142および第2選択回路122をnnは2以上の整数個のデータ信号線ブロックごとに設けてもよい。そのような構成においても、上述した効果と同様の効果が得られることは明らかである。第2の実施の形態第2の実施の形態では、第1選択回路121および第2選択回路122のうちの一方が他方の冗長回路として機能し得る選択回路のレイアウトについて説明する。なお、ここで言う選択回路とは、第1選択回路121および第2選択回路122の総称である。図9は、第2の実施の形態における選択回路の一例を示すレイアウト図である。図9に示されるレイアウトは、選択回路の1本のソース線に対応する部分を示している。選択回路は、このような部分をソース線と同数配置して構成される。なお、区別する必要がない限り、選択回路のこのような部分も単に選択回路と言う。図9において、Tr1は選択トランジスタ131として機能し、Tr2は固定電位導入トランジスタ132として機能する。また、Sはソース線103への接続、Aは端子141への接続、Fixは端子142への接続、SSelは端子143への接続、FSelは端子144への接続を、それぞれ表している。この選択回路は、Gゲートメタル、シリコン、SDソースドレインメタルを、この順に、図9に示されるパターンで積層し、さらに図示しない絶縁層で被覆して構成される。このレイアウトは、Tr1が不良の場合、Tr2でTr1を代替するためのリペアができるつまり、第2選択回路122が第1選択回路121の冗長回路として機能し得るように構成されている。そのために、Gメタル、SDメタルにはそれぞれ延長部E1、E2が設けられる。絶縁層には、Gメタル、SDメタルの延長部E1、E2の先端近傍、およびそれぞれの先端近傍に対向するGメタル、SDメタルの一部を露出する開口が設けられる。対向する開口の間はリペア接続部C1、C2として定められる。リペア時には、リペア接続部C1、C2に導電性のリペア材を配置することで、開口から露出した一対のGメタルおよび一対のSDメタルが電気的に接続される。リペア材は、例えば、導通テープやレーザーCVDなどを用いて配置される。さらに、リペア切断部D1~D3が定められ、リペア時には、リペア切断部D1~D3において、GメタルおよびSDメタルが切断される。GメタルおよびSDメタルは、例えば、レーザー照射などによって切断される。このようなレイアウトによれば、延長部E1、E2を設けてリペア材の延長を短縮し、かつあらかじめ開口を設けてリペア材とGメタルおよびSDメタルとの接続を簡便かつ確実にしたことから、接続リペアにかかる時間が短縮され、かつ信頼性が向上する。また、リペア切断部D3をGメタルおよびSDメタルの並走部に定めたことから、1回のレーザー加工でGメタルおよびSDメタルを2本同時に切断可能になり、切断リペアにかかる時間が短縮される。図10は、図9に示されるレイアウトとの対応を明示した選択回路の等価回路図である。図9および図10に示される選択回路によれば、Tr1が不良の場合、リペア接続部C1、C2を接続し、リペア切断部D1~D3を切断するリペアを行うことで、Tr2でTr1を代替して、基板の歩留まりを向上させることができる。なお、Tr1の不良の内容によって、リペア切断部D1~D3の全てを切断する必要がある場合と、一部を切断すれば足りる場合とがある。以下に、いくつかの例を示す。図11Aは、Tr1の不良がゲートリークである場合に行われるリペア処理を示す。この場合、リペア切断部D1~D3の全てを切断し、かつリペア接続部C1、C2を接続する必要がある。図11Bは、Tr1の不良がSDショートである場合に行われるリペア処理を示す。この場合、リペア切断部D2、D3を切断し、かつリペア接続部C1、C2を接続する必要があるが、リペア切断部D1を切断する必要はない。図11Cは、Tr1の不良がSDオープンである場合に行われるリペア処理を示す。この場合、リペア切断部D3を切断し、かつリペア接続部C1、C2を接続する必要があるが、リペア切断部D1、D2を切断する必要はない。このようにTrの不良の内容によって必要かつ最小限のリペアを行うことで、リペアのコストを最適化することができる。以上、第2選択回路122が第1選択回路121の冗長回路として機能し得るように構成された選択回路について説明した。次に、第1選択回路121および第2選択回路122のそれぞれが自分自身の冗長回路として機能し得るように構成した選択回路の他のレイアウトについて説明する。図12は、第2の実施の形態における選択回路の他の一例を示すレイアウト図である。図12に示されるレイアウトは、選択回路の1本のソース線に対応する部分を示している。選択回路は、このような部分をソース線と同数配置して構成される。なお、区別の必要がない限り、選択回路のこのような部分も単に選択回路と言う。図12において、Tr1、Tr4は選択トランジスタ131として機能し、Tr2、Tr3は固定電位導入トランジスタ132として機能する。また、Sはソース線103への接続、Aは端子141への接続、Fixは端子142への接続、SSelは端子143への接続、FSelは端子144への接続を、それぞれ表している。この選択回路は、Gゲートメタル、シリコン、SDソースドレインメタルを、この順に、図12に示されるパターンで積層し、さらに図示しない絶縁層で被覆して構成される。このレイアウトは、Tr1、Tr4のうちの一方が不良の場合に他方で代替し、またTr2、Tr3のうちの一方が不良の場合に他方で代替するためのリペアができるつまり、第1選択回路121および第2選択回路122それぞれが自分自身の冗長回路として機能し得るように構成されている。そのために、リペア切断部D1~D6が定められ、リペア時には、リペア切断部D1~D6のうちの1つ以上において、GメタルおよびSDメタルが切断される。GメタルおよびSDメタルは、例えば、レーザー照射などによって切断される。図13は、図12に示されるレイアウトとの対応を明示した選択回路の等価回路図である。以下に、Tr1~Tr4の不良の内容によって、リペア切断部D1~D6のいずれを切断するかについて、いくつかの例を示す。図14A~図14Dはそれぞれ、Tr1~Tr4がゲートリークの場合に切断すべきリペア切断部を示している。特に、図14Bおよび図14Cに示されるように、Tr2またはTr3がゲートリークの場合、Tr2、Tr3から流入したリーク電流は固定電位Fixに吸収されるため、ゲート線の切断は不要である。図14E~図14Hはそれぞれ、Tr1~Tr4がSDショートの場合に切断すべきリペア切断部を示している。このようなレイアウトによれば、Tr1~Tr4のいずれかが不良の場合、適切なリペア切断部D1~D6を切断することで、Tr4、Tr3、Tr2、Tr1で、それぞれTr1、Tr2、Tr3、Tr4を代替することができるので、基板の歩留まりを向上させることができる。以上、本発明のアクティブマトリクス基板、アクティブマトリクス基板の検査方法、マトリクス表示装置、およびマトリクス表示装置の製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものも本発明の範囲内に含まれる。