PN母線に接続された1つ以上の第1の主スイッチング素子を備える第1インバータと、前記PN母線に接続された1つ以上の第2の主スイッチング素子を備える第2インバータと、前記PN母線における前記第1インバータと前記第2インバータの間に接続されたクランプ回路であって、制御端子および前記制御端子により接続と遮断が切り替えられる2つの端子を備えかつ前記2つの端子のうち一方の端子が前記P母線と接続しかつ他方の端子が前記N母線と接続するスイッチング素子と、カソードが前記PN母線におけるP母線に接続しアノードが前記スイッチング素子の前記制御端子に接続するツェナーダイオードと、を含むクランプ回路と、を備えることを特徴とするインバータ装置。前記クランプ回路が、前記ツェナーダイオードおよび前記スイッチング素子を備える1つのクランプ装置として提供されたものであり、前記クランプ装置の対向する2つの面の1つに前記P母線に接続すべき端子電極が形成され前記2つの面の他の1つに前記N母線に接続すべき端子電極が形成されたものであって、前記モールド樹脂封止体の前記2つの面を挟み込む一対のバスバーを備え、前記一対のバスバーのうち一方が前記P母線に接続され、前記一対のバスバーのうち他方が前記N母線に接続されたことを特徴とする請求項1に記載のインバータ装置。前記クランプ装置は、前記ツェナーダイオードおよび前記スイッチング素子を封止したつのモールド樹脂封止体であって、前記モールド樹脂封止体の対向する2つの面の1つに前記P母線に接続すべき端子電極が形成され前記2つの面の他の1つに前記N母線に接続すべき端子電極が形成されたものであることを特徴とする請求項2に記載のインバータ装置。前記クランプ装置は、前記ツェナーダイオードおよび前記スイッチング素子が形成された1つのチップであり、前記チップの対向する2つの面の1つに前記P母線に接続すべき端子電極が形成され前記2つの面の他の1つに前記N母線に接続すべき端子電極が形成されたものであることを特徴とする請求項2に記載のインバータ装置。前記クランプ回路は、前記ツェナーダイオードと並列に接続するコンデンサを備えることを特徴とする請求項1乃至4のいずれか1項に記載のインバータ装置。前記クランプ回路は、第1の端子が前記ツェナーダイオードと前記スイッチング素子の制御端子との間に接続し、かつ第2の端子が前記N母線と接続する、2以上のコンデンサの直列接続回路をさらに備えることを特徴とする請求項1乃至5のいずれか1項に記載のインバータ装置。前記スイッチング素子は、IGBTまたはバイポーラトランジスタであることを特徴とする請求項1乃至6のいずれか1項に記載のインバータ装置。前記スイッチング素子は、SiC-MOSFETであることを特徴とする請求項1乃至7のいずれか1項に記載のインバータ装置。前記第1インバータは、それぞれがフリーホイールダイオードを備える3つのローサイドスイッチング素子からなる第1ローサイドスイッチング素子群と、それぞれがフリーホイールダイオードを備えそれぞれが前記3つのローサイドスイッチング素子と接続した3つのハイサイドスイッチング素子からなる第1ハイサイドスイッチング素子群と、を前記1つ以上の第1の主スイッチング素子として備えた三相インバータであり、前記第2インバータは、それぞれがフリーホイールダイオードを備える3つのローサイドスイッチング素子からなる第2ローサイドスイッチング素子群と、それぞれがフリーホイールダイオードを備え前記3つのローサイドスイッチング素子と接続した3つのハイサイドスイッチング素子からなる第2ハイサイドスイッチング素子群と、を前記1つ以上の第2の主スイッチング素子として備えた三相インバータであり、前記クランプ回路は、前記第1ローサイドスイッチング素子群のうち1つの主スイッチング素子におけるオンからオフへの遷移のタイミングであって、前記第2ローサイドスイッチング素子群のうち1つの主スイッチング素子におけるオンからオフへの遷移のタイミングにおいて、前記第1ハイサイドスイッチング素子群と前記P母線との接続部におけるスイッチングサージ電圧をクランプすることを特徴とする請求項1乃至8のいずれか1項に記載のインバータ装置。前記クランプ回路は、前記ツェナーダイオードのツェナ電圧と前記高電圧スイッチング素子のターンオン電圧との合計値であるVpnに前記P母線と前記N母線の間の電圧が達した場合に、前記クランプ回路の前記スイッチング素子がオンとなるものであり、前記Vpnの下限の電圧値は、前記P母線と前記N母線との間における前記第1インバータまたは前記第2インバータのスイッチングサージ現象に応じた電圧の値に基づいて定めた値であり、前記Vpnの上限の電圧値は、前記第1の主スイッチング素子および前記第2の主スイッチング素子の耐電圧以下であることを特徴とする請求項1乃至9のいずれか1項に記載のインバータ装置。昨今は、インバータ装置における小型化の要求や低コスト化の要求が益々高まっている。このような要求に対し、上記従来の技術は未だ改善の余地がある。例えば、上記特開平6-225516号公報には、ダイオードクリッパ回路は、直流電源でスイッチング素子の極力近傍に接続し、素子がオフしたときに直流回路のインダクタンスが有するエネルギーをコンデンサで吸収する旨が記載されている。しかしながら、このようにサージ電圧対処目的としてのコンデンサをインバータとインバータとの間に入れる場合に、インバータとインバータの間にそのコンデンサを入れるための十分なスペースが要求される。これに起因して小型化が困難となるという問題が生じたり、立体配線を行う場合には接続用の端子スペースと配線のインダクタンスによる性能低下という問題が生じたりしてしまう。また、上記特開2000-92817号公報にかかる従来技術スナバ装置のように、インバータのスイッチングサージ電圧抑制用回路を複数のスイッチング素子それぞれに取り付ける場合にも、スイッチング素子の個数に比例して設置スペースが増大してしまう。インバータにおいてはスイッチング素子を複数備えることが一般的であり、例えば三相インバータで6個のスイッチング素子が要求される。全スイッチング素子にスイッチングサージ電圧抑制用回路を取り付ける必要がある場合は、部材点数および組み立てコストも増大する。本発明は、上述のような課題を解決するためになされたもので、複数のインバータの間における電圧の干渉による悪影響の抑制を、省スペースな装置において実現することができるインバータ装置を提供することを目的とする。本発明にかかるインバータ装置は、PN母線に接続された1つ以上の第1の主スイッチング素子を備える第1インバータと、前記PN母線に接続された1つ以上の第2の主スイッチング素子を備える第2インバータと、前記PN母線における前記第1インバータと前記第2インバータの間に接続されたクランプ回路であって、制御端子および前記制御端子により接続と遮断が切り替えられる2つの端子を備えかつ前記2つの端子のうち一方の端子が前記P母線と接続しかつ他方の端子が前記N母線と接続するスイッチング素子と、カソードが前記PN母線におけるP母線に接続しアノードが前記スイッチング素子の前記制御端子に接続するツェナーダイオードと、を含むクランプ回路と、を備えることを特徴とする。本発明にかかるインバータ装置によれば、複数のインバータの間における電圧の干渉による悪影響の抑制を、省スペースな装置において実現することができる。実施の形態1.[実施の形態1の構成]図1は、本発明の実施の形態1にかかるインバータ装置の構成を示す回路図である。図1には、PN母線P母線2およびN母線4と接続する3つのインバータとして、インバータ10、インバータ20およびインバータ30を備えている。P母線2とN母線4との間には、フィルタコンデンサ6が挿入されている。インバータ10、インバータ20およびインバータ30は、その内部に、スイッチング素子SWを6つずつ備えた三相インバータ回路構成を備えている。インバータ10、インバータ20およびインバータ30は、同様の構成を備えている。図1に示すように、インバータ10は、その内部にスイッチング素子SW1、SW2、SW3、SW4、SW5、およびSW6を備えている。また、インバータ20は、その内部にスイッチング素子SW7、SW8、SW9、SW10、SW11、およびSW12を備えている。図1の回路図に示すように、各スイッチング素子SW1~12はそれぞれIGBTであり、個々のIGBTにフリーホイールダイオードが接続されている。スイッチング素子SW1~12は、それぞれの制御端子IGBTのゲート端子へのパルス信号の幅が制御されることでPWMPulseWidthModulation制御が実施される。以下、スイッチング素子SW1~12を、主スイッチング素子とも称す。インバータ10において、スイッチング素子SW2、SW4およびSW6は、それぞれがフリーホイールダイオードを備える3つのローサイドスイッチング素子である。インバータ20におけるスイッチング素子SW8、SW10、SW12も同様である。一方、スイッチング素子SW1、SW3、SW5は、それぞれがフリーホイールダイオードを備え、それぞれが上記ローサイドスイッチング素子スイッチング素子SW2、SW4、SW6と接続したハイサイドスイッチング素子である。インバータ20におけるスイッチング素子SW7、SW9、SW11も同様である。具体的には、ローサイドスイッチング素子は、制御端子実施の形態1ではスイッチング素子SW2等のゲート端子と、この制御端子によりオンとオフが制御される2つの端子とを備える主スイッチング素子である。ローサイドスイッチング素子は、その2つの端子のうち一方実施の形態1ではスイッチング素子SW2等のエミッタがN母線と接続し、その2つの端子のうち他方実施の形態1ではスイッチング素子SW2等のコレクタがハイサイドスイッチング素子と接続するものである。また、ハイサイドスイッチング素子は、制御端子実施の形態1ではスイッチング素子SW1等のゲート端子と、この制御端子によりオンとオフが制御される2つの端子とを備える主スイッチング素子である。ハイサイドスイッチング素子は、その2つの端子のうち一方実施の形態1ではスイッチング素子SW1等のコレクタがP母線と接続し、その2つの端子のうち他方実施の形態1ではスイッチング素子SW1等のエミッタがローサイドスイッチング素子と接続するものである。モータM1の3つの端子U相、V相、W相は、スイッチング素子SW1とスイッチング素子SW2の間の端子と、スイッチング素子SW3とスイッチング素子SW4の間の端子と、スイッチング素子SW5とスイッチング素子SW6の間の端子とに、それぞれ接続している。モータM2の3つの端子U相、V相、W相は、スイッチング素子SW7とスイッチング素子SW8の間の端子と、スイッチング素子SW9とスイッチング素子SW10の間の端子と、スイッチング素子SW11とスイッチング素子SW12の間の端子とに、それぞれ接続している。図示は省略するが、インバータ30も同様に6つの主スイッチング素子を備え、各スイッチング素子の間の端子がモータM3に接続している。インバータ10とインバータ20の間には、クランプ回路12が設けられている。また、インバータ20とインバータ30の間には、クランプ回路22が設けられている。クランプ回路12、22は、それぞれ、P端子がP母線2と接続し、N端子がN母線4と接続している。クランプ回路22は、クランプ回路12と同様の構成を備えているものとして、以下、説明を行う。図2は、本発明の実施の形態1にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図であり、具体的には、クランプ回路12の回路図である。実施の形態1において、高電圧スイッチング素子14は、電界効果トランジスタMOS-FETである。P端子には、高電圧スイッチング素子MOSFET14のドレイン端子と、高電圧ツェナーダイオード16のカソードとが接続している。高電圧ツェナーダイオード16のアノードは、高電圧スイッチング素子MOSFET14のゲートに接続している。また、高電圧ツェナーダイオード16のアノードは、コンデンサC1の一方の端子に接続している。コンデンサC1の他方の端子は、N端子に接続している。また、抵抗R1がコンデンサC1と並列に接続している。具体的には、抵抗R1の一方の端子は、コンデンサC1の一方の端子と高電圧ツェナーダイオード16のアノードとの接続点であって、かつ、当該接続点と高電圧スイッチング素子MOSFET14のゲートとの間に接続している。一方、抵抗R1の他方の端子は、高電圧スイッチング素子MOSFET14のソース端子とN端子との間に接続している。[実施の形態1の動作]図2に示す回路構成によれば、P母線2とN母線4との間の電圧以下、PN間電圧とも称すが下記の式にあるVpnとなった場合に、高電圧スイッチング素子MOSFET14がオン動作する。Vpn=ツェナ電圧高電圧スイッチング素子14のゲートオン電圧一方、PN間電圧が低下すると、高電圧スイッチング素子MOSFET14が線形動作領域となるため、見かけ上は特定の電圧で保持されたPN電圧が観測される。上記のVpnの下限電圧は、インバータインバータ10のスイッチングサージ現象によるPN電圧の上昇を考慮した値とし、インバータ動作時にPN間電圧が取る値以上とする。一方、スイッチング素子を保護するために、Vpnの上限電圧は、インバータに使用する主スイッチング素子スイッチング素子SW1~12の耐電圧以下に設定する。図3は、本発明の実施の形態1にかかるインバータ装置の動作を示す図である。図3は、電圧上昇時におけるクランプ回路12の動作時の様子を説明するための図である。スイッチング素子SW6がオンからオフに遷移ターンオフした場合つまり、モータM1のWL相がオンからオフへ遷移、図1における符号Aを付した点の電圧は、図3Aに示すように変化する。このとき、クランプ回路12の動作によって、図1における符号Bを付した点の電圧は図3Bのように変化する。つまり、クランプ回路12により電圧上昇が抑制される。従って、サージ電圧が上昇した瞬間にスイッチング素子SW10がオンからオフに遷移ターンオフしたとしても、図3Cのようにスイッチング素子SW10のオフ時のサージ電圧の上昇が抑制される。実施の形態に対する比較例以下、実施の形態1にかかるインバータ装置における上記の効果を、比較例を用いて説明する。図11は、本発明の実施の形態に対する変形例にかかるインバータ装置の構成を示す回路図である。この比較例にかかるインバータ装置は、クランプ回路12を備えていない。図11においてL1~L6はそれぞれ配線のインダクタンスを示す。図12は、図11に示した比較例にかかるインバータ装置の動作を示す図であり、サージ電圧の相互干渉についての例を説明するための図である。スイッチング素子SW6がオンからオフに遷移ターンオフした場合つまり、モータM1のWL相がオンからオフへ遷移、図11における符号Aを付した点の電圧は、図12Aに示すように変化する。図11における符号Bを付した点の電圧は図12Bのように変化し、このように電圧が上昇した瞬間にスイッチング素子SW10がオンからオフに遷移ターンオフするとつまり、モータM2のVL相がオンからオフへ遷移、図12Cのように電圧が大きく上昇してしまう。図3Cと図12Cを比較するとわかるように、実施の形態1にかかるインバータ装置ではクランプによりサージ電圧の影響を軽減することができる。これにより、従来はサージ電圧への安全を見込んでスイッチング素子に高耐圧性能を必要としていたのに対し、実施の形態1によればスイッチング素子SWの耐圧を最適化することができる。その結果、耐圧性能という観点からの歩留まりが向上したり、V-TカーブにおけるVを低減できるため、装置の長寿命化にも貢献する。実施の形態1にかかるインバータ装置によれば、上記特開平6-225516号公報に記載されたダイオードクリップ回路のようにサージ電圧対処目的としてのコンデンサをインバータとインバータとの間に入れる場合と比べて、省スペースな装置クランプ回路12でサージ電圧に対処することができる。また、実施の形態1にかかるインバータ装置においては、複数のスイッチング素子スイッチング素子SW1~SW12に対して1つずつ保護回路を設けなくとも良い。具体的には、実施の形態1にかかるインバータ10、20のように1つのインバータに6個のスイッチング素子が備えられる場合であっても、インバータ10とインバータ20との間にクランプ回路12を設けることでサージ電圧の影響を抑制することができる。この点が、例えば、上記特開2000-92817号公報にかかるスナバ装置などのように各スイッチング素子に保護回路を設ける技術とは異なる。従って、全スイッチング素子にスイッチングサージ電圧抑制用回路を取り付ける場合と比べて、飛躍的に装置全体の小型化が可能となる。また、インバータ装置の設置スペースの省スペース化や、部材点数および組み立てコストも低減することができる。また、クランプ回路12に使用するスイッチング素子実施の形態1では、高電圧スイッチング素子MOSFET14においては、電圧の上昇分が熱として消費される。このため、主たる損失は下記の式のとおりになる。ただし、Lは配線インダクタンスであり、Iは主電流であり、fは繰り返し回数である。クランプ電圧までのエネルギーは主コンデンサが吸収し、通常サージではクランプ動作せずかつサージが重なった場合のみ動作するようにクランプ動作電圧を定めるという設計を行うことにより、繰り返し回数fを極端に小さくすることができる。そのため、クランプ回路12に使用するスイッチング素子として、TO-3P規格サイズのものを用いたり、最適設計を実施すればTO-220規格サイズのものを用いたりしてもよくなり、小型の素子を用いることによる装置の小型化が期待できる。なお、図示は省略するが、図1におけるインバータ30の右側に、さらに他のインバータを接続しても良い。その場合には、それぞれのインバータの間に、実施の形態1にかかるクランプ回路を取り付けてもよい。実施の形態2.図4は、本発明の実施の形態2の第1実施例にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態2の第1実施例にかかるインバータ装置は、図1に示した実施の形態1にかかるインバータ装置のうちクランプ回路12を、図4に示すクランプ回路112に置換したものである。図4に示すクランプ回路112は、実施の形態1のクランプ回路12で高電圧スイッチング素子MOSFET14を用いていたのとは異なり、IGBTInsulatedGateBipolarTransistorを高電圧スイッチング素子114として用いている。P端子には、高電圧スイッチング素子IGBT114のコレクタ端子と、高電圧ツェナーダイオード116のカソードとが接続している。高電圧ツェナーダイオード116のアノードは、高電圧スイッチング素子IGBT114のゲートに接続している。また、高電圧ツェナーダイオード116のアノードは、コンデンサC11の一方の端子に接続している。コンデンサC11の他方の端子は、N端子に接続している。また、抵抗R1がコンデンサC1と並列に接続している。具体的には、抵抗R11の一方の端子は、コンデンサC11の一方の端子と高電圧ツェナーダイオード116のアノードとの接続点であって、かつ、当該接続点と高電圧スイッチング素子IGBT114のゲート端子との間に接続している。一方、抵抗R1の他方の端子は、高電圧スイッチング素子IGBT114のエミッタ端子とN端子との間に接続している。IGBTは比較的、高電圧のものが多いため、MOS-FETで耐圧が不足する等の場合には、図4にかかるクランプ回路112を用いることが有効である。ところで、MOS-FETやIGBTをクランプ回路に使用する場合、誤作動防止の観点から、ゲートソース間ゲートエミッタ間に100kΩ以下の抵抗を接続する。これはすなわち、抵抗R1や抵抗R11である。この100kΩ以下という値は、高電圧ツェナーダイオードの漏れ電流から求めたものであり、具体的には下記の式から導かれる。R=Voff/IZDただし、Voffは素子のオフ電圧であり、IZDはツェナーダイオードの漏れ電流の最大値である。ゲートソース間ゲートエミッタ間のコンデンサは、急激で長期間にわたる電圧変化例えばPN間の電源投入時において、P電圧が上昇することにより高電圧ツェナーダイオードの変位電流が流れることに起因して、MOS-FETやIGBTの誤ったオン動作を防止するためのものである。図5は、本発明の実施の形態2の第2実施例にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態2の第2実施例にかかるインバータ装置は、図1に示した実施の形態1にかかるインバータ装置のうちクランプ回路12を、図5に示すクランプ回路212に置換したものである。図5に示すクランプ回路212は、実施の形態1のクランプ回路12で高電圧スイッチング素子MOSFET14を用いていたのとは異なり、トランジスタバイポーラトランジスタを高電圧スイッチング素子214として用いている。P端子には、高電圧スイッチング素子バイポーラトランジスタ214のコレクタ端子と、高電圧ツェナーダイオード216のカソードとが接続している。高電圧ツェナーダイオード216のアノードは、高電圧スイッチング素子バイポーラトランジスタ214のベース端子に接続している。また、高電圧ツェナーダイオード216のアノードは、コンデンサC2の一方の端子に接続している。コンデンサC2の他方の端子は、N端子に接続している。なお、バイポーラトランジスタの場合、高電圧ツェナーダイオードの漏れ電流が非常に微小であれば、図5のように抵抗を備えない回路図4の抵抗R11に相当する抵抗を有しない回路としてもよい。また、バイポーラトランジスタを使用した場合には、素子自身のコストも比較的低廉であり、クランプ回路212を低コストに構成することができる。実施の形態3.図6は、本発明の実施の形態3にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態3にかかるインバータ装置は、図1に示した実施の形態1にかかるインバータ装置のうちクランプ回路12を、図6に示すクランプ回路312に置換したものである。図6に示すクランプ回路312は、実施の形態1のクランプ回路12で高電圧スイッチング素子MOSFET14を用いていたのとは異なり、SiC-MOSFETを高電圧スイッチング素子314として用いている。その他、クランプ回路312は、高電圧ツェナーダイオード16に対応する高電圧ツェナーダイオード316と、コンデンサC1に対応するコンデンサC3と、抵抗R1に対応する抵抗R3と、を備えている。これらの素子の接続関係は、図2のクランプ回路12と同様であるため、説明を省略する。SiC-MOSFETは、半導体材料としてSiCシリコンカーバイドを用いたMOSFETである。SiC-MOSFETは高温特性に優れ、しかも耐圧特性も優れているという各種特徴を有している。実施の形態2にかかるクランプ回路は、SiC-MOSFETを用いていないので、放熱を考慮した設計および配置を行うことが必須となる。これに対し、実施の形態3ではSiC-MOSFETを用いているので、SiC-MOSFETを用いていない場合と比べて放熱性に対する重要度を下げることができる。また、SiC-MOSFETはその耐圧特性が優れていることから、特に、高電圧を使用するインバータ装置において使用されるのに適している。実施の形態3は、SiC-MOSFETのこれらの利点に着目して、クランプ回路312を高電圧スイッチング素子SiC-MOSFET314を用いて構成したものである。実施の形態4.図7は、本発明の実施の形態4にかかるインバータ装置で用いられるクランプ回路の構成を示す斜視図である。本発明の実施の形態4にかかるインバータ装置は、図1に示した実施の形態1にかかるインバータ装置のうちクランプ回路12を、下記に説明する実施の形態4にかかるクランプ回路に置換したものである。実施の形態4にかかるクランプ回路は、モールド樹脂412で封止された複合モジュールとして提供される。モールド樹脂412の内部には、高電圧ツェナーダイオード、高電圧スイッチング素子、コンデンサ、抵抗およびこれらを結ぶ配線が、封止されている。実施の形態4では、一例として実施の形態1にかかるクランプ回路12図2がモールド樹脂412内部に封止されているものとして説明を行う。ただし本発明はこれに限られるものではなく、モールド樹脂412内部に封止すべきクランプ回路は、実施の形態1乃至3の回路図2、図4、図5および図6の回路からなる群から選択した1つの回路とすることができる。実施の形態4では、モールド樹脂412の両面に電極が設けられている。図7Aでは紙面手前側に電極413が現れているが、モールド樹脂412における紙面の奥側図7Aの斜視図におけるモールド樹脂412の底面側にも、電極413と同様に電極が設けられている。これらの両面の電極のうち一方が、P端子としてP母線に接続し、これらの両面の電極のうち他方が、N端子としてN母線に接続する。図7Bは、Pバスバー402およびNバスバー404でモールド樹脂412を挟み込む様子を図示したものである。図7Bにかかるサンドイッチ構造に対してモールド樹脂による一体成型を行っても良い。これにより、組み立て工数の削減が可能となり、また、配置の自由度も大幅に向上する。また、バスバーは、導電性の平面体であり、平面方向にある程度の広がりを有している。実施の形態4のごとくクランプ回路をバスバーに挟み込むことにより、バスバーの外側ではなく、バスバー面内にクランプ回路を配置することができる。実装場所がバスバーの設置場所となるため、専用の実装エリアを必要としなくなり、省スペース化が実現できる。なお、図7Bにかかるサンドイッチ構造は、モールド樹脂による一体成型ではなく、ケースを備えるIPMの内部に収納されても良い。また、特に高電圧スイッチング素子としてSiC-MOSFETを使用することでつまり、実施の形態3にかかるクランプ回路312をモールド樹脂412内に封止する構造とすることで、熱に対する考慮をしなくとも良いか或いは放熱性に対する優先度を下げたうえでクランプ回路を設計することができる。その結果、クランプ回路の設計自由度が高まるという効果がある。実施の形態5.図8は、本発明の実施の形態5にかかるインバータ装置で用いられるクランプ回路の構成を示す斜視図である。本発明の実施の形態5にかかるインバータ装置は、図1に示した実施の形態1にかかるインバータ装置のうちクランプ回路12を、下記に説明する実施の形態5にかかるクランプ回路に置換したものである。実施の形態5にかかるクランプ回路は、保護チップ512として提供される。すなわち、保護チップ512には、高電圧ツェナーダイオード、高電圧スイッチング素子、コンデンサ、抵抗およびこれらを結ぶ配線が、形成されている。実施の形態5では、一例として実施の形態1にかかるクランプ回路12図2が保護チップ512に形成されているものとして説明を行う。ただし本発明はこれに限られるものではなく、保護チップ512に形成すべきクランプ回路は、実施の形態1乃至3の回路図2、図4、図5および図6の回路からなる群から選択した1つの回路とすることができる。実施の形態5では、保護チップ512の両面に電極が設けられている。図8Aでは紙面手前側に電極513が現れているが、保護チップ512における紙面の奥側図8Aの斜視図における保護チップ512の底面側にも、電極513と同様に電極が設けられている。これらの両面の電極のうち一方が、P端子としてP母線に接続し、これらの両面の電極のうち他方が、N端子としてN母線に接続する。実施の形態5では、特に、図8に示すように、保護チップ512の両面の電極が、保護チップ512の表面および裏面のおおむね全域を覆う程度の大きさに形成されている。図8Bは、Pバスバー502およびNバスバー504で保護チップ512を挟み込む様子を図示したものである。Pバスバー502およびNバスバー504は、それぞれ、保護チップ512における電極部と接触する部位が、凸状に出張った形状を備えている。これにより、保護チップ512を局所的に挟み込むことができる。図8Bにかかるサンドイッチ構造に対してモールド樹脂による一体成型を行っても良い。これにより、組み立て工数の削減が可能となり、また、配置の自由度も大幅に向上する。また、実施の形態4と同様に、クランプ回路の実装場所がバスバーの設置場所となるため、専用の実装エリアを必要としなくなり、省スペース化が実現できる。なお、図8Bにかかるサンドイッチ構造は、ケースを備えるIPMの内部に収納されても良い。また、バスバーのPN間隙間を非常に小さなものとすることが可能なため、バスバーインダクタンスを低減する効果や、保護チップ512に形成したクランプ回路にいたるインダクタンスも低減することができ、クランプ性能が向上する。また、放熱に関しても、バスバー経由で放熱できるなど、従来技術では得られなかった多くの効果を得ることができる。実施の形態6.図9は、本発明の実施の形態6にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態6にかかるインバータ装置は、図1に示した実施の形態1にかかるインバータ装置のうちクランプ回路12を、図9に示すクランプ回路612に置換したものである。実施の形態6にかかるクランプ回路612は、コンデンサC61を除き、実施の形態1にかかるクランプ回路12と同様の回路構成を備えている。すなわち、クランプ回路612は、高電圧スイッチング素子MOSFET14に対応する高電圧スイッチング素子MOSFET614と、高電圧ツェナーダイオード16に対応する高電圧ツェナーダイオード316と、コンデンサC1に対応するコンデンサC3と、抵抗R1に対応する抵抗R3と、を備えている。これらの素子の接続関係は、図2のクランプ回路12と同様であるため、説明を省略する。クランプ回路612は、高電圧ツェナーダイオード616に対して並列に接続するコンデンサC61を備えている。コンデンサC61の容量の値は、高電圧スイッチング素子614のゲートオン電圧とPN間電圧との比から下記の式に基づいて決定する。ゲートオン電圧:PN間電圧≒コンデンサC61の容量:コンデンサC62の容量瞬間的な電圧上昇の発生に応じて、コンデンサC61、C62を含む回路において分圧が行われる。その分圧の結果、高電圧スイッチング素子614のゲート電圧が上昇するものの、高電圧スイッチング素子614がオンしない程度のレベルにゲート電圧を維持することができる。一方、そのまま規定の電圧に達すると、高電圧スイッチング素子614が即時にオンすることができる。このため、ゲート電圧が高電圧スイッチング素子614のオンレベルに上昇するまでのタイムラグを抑制することができ、瞬間的な電圧上昇に対して適切に対応することができる。実施の形態7.図10は、本発明の実施の形態7にかかるインバータ装置で用いられるクランプ回路の構成を示す回路図である。本発明の実施の形態7にかかるインバータ装置は、図1に示した実施の形態1にかかるインバータ装置のうちクランプ回路12を、図10に示すクランプ回路712に置換したものである。実施の形態7にかかるクランプ回路712は、実施の形態1にかかるクランプ回路12におけるコンデンサC1がコンデンサC71およびコンデンサC72の直列回路に置き換えられている点を除き、クランプ回路12と同様の回路構成を備えている。すなわち、クランプ回路712は、高電圧スイッチング素子MOSFET14に対応する高電圧スイッチング素子MOSFET714と、高電圧ツェナーダイオード16に対応する高電圧ツェナーダイオード716と、抵抗R1に対応する抵抗R7と、を備えている。これらの素子の接続関係は、図2のクランプ回路12と同様であるため、説明を省略する。実施の形態7にかかるクランプ回路712は、高電圧ツェナーダイオード716とN端子との間に介在するコンデンサを、コンデンサC71およびコンデンサC72の直列回路としたものである。高信頼性の要求に応じて、2つのコンデンサの直列回路を用いるものである。クランプ回路において故障率の高い部品は、コンデンサである。コンデンサが故障すると、相当に高い確率で短絡故障が起きる。この場合、回路が常にオフ状態となるため、故障に気づかないまま、サージ電圧によるスイッチング素子SW1~12の故障を招くことにもなりかねない。そこで、実施の形態7では、クランプ回路内のコンデンサを2つ直列に接続し、一方のコンデンサC71が短絡故障した場合であっても、他方のコンデンサC72によってクランプ動作を継続できるようにした。実施の形態7にかかるクランプ回路712を信頼性が特に求められる用途例えば、自動車や電気鉄道の複合インバータ装置に使用することにより、それらの用途で要求される高い信頼性を満足することができる。なお、実施の形態1乃至7にかかるインバータ装置は、一般的なインバータ装置としての使用のみならず、信頼性が要求される自動車、電気鉄道等の運輸関連、産業用、民生用の複合インバータ装置として広く使用することができる。なお、スイッチング素子SW1~12は、Siパワー半導体素子、SiCパワー半導体素子、または、珪素Si以外の各種の化合物半導体材料を用いたパワー半導体素子であっても良い。珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素SiC、窒化ガリウム系材料又はダイヤモンドがある。このようなワイドバンドギャップ半導体によって形成されたスイッチング素子やダイオード素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子やダイオード素子の小型化が可能であり、これら小型化されたスイッチング素子やダイオード素子を用いることにより、これらの素子を組み込んだ半導体モジュールの小型化が可能となる。また耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、それらの構成を含む半導体モジュールについて一層の小型化が可能になる。更に電力損失が低いため、スイッチング素子やダイオード素子の高効率化が可能であり、ひいては半導体モジュールの高効率化が可能になる。なお、その場合には、スイッチング素子SW1~12やダイオード素子フリーホイールダイオードの両方がワイドバンドギャップ半導体によって形成されていることが望ましいが、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。