半導体基板の主面に形成された第1の導電型を有する第1半導体領域と、半導体基板の主面に形成され、前記第1半導体領域と接し、前記第1の導電型とは異なる第2の導電型を有する第2半導体領域と、を含むフォトダイオードを具備し、前記第1半導体領域に不活性な不純物が共注入された第1共注入層が形成されていることを特徴とする半導体装置。前記不活性な不純物は炭素、窒素、フッ素またはアルゴンを含むことを特徴とする請求項1記載の半導体装置。前記第1共注入層は前記第1半導体領域よりも深い接合深さを有し、前記第2半導体領域は前記第1共注入層よりも深い接合深さを有することを特徴とする請求項1記載の半導体装置。前記第2半導体領域に不活性な不純物が共注入された第2共注入層が形成されていることを特徴とする請求項1記載の半導体装置。前記第2共注入層は前記第2半導体領域よりも深い接合深さを有することを特徴とする請求項4記載の半導体装置。前記半導体基板上に形成されたゲート電極と、第3半導体領域および前記第3半導体領域よりも接合深さが浅い第4半導体領域を含むソースドレインと、を含む電界効果トランジスタを具備し、前記第4半導体領域に不活性な不純物が共注入された第3共注入層が形成されていることを特徴とする請求項1記載の半導体装置。前記電界効果トランジスタは前記フォトダイオードで発生した電気信号を転送し、増幅し、または出力する働きを有することを特徴とする請求項6記載の半導体装置。前記第3共注入層は前記第4半導体領域よりも深い接合深さを有することを特徴とする請求項6記載の半導体装置。前記第1共注入層は前記第1半導体領域および前記第2半導体領域が接合している領域に形成されていることを特徴とする請求項1記載の半導体装置。第1半導体領域と、前記第1半導体領域と接し、前記第1半導体領域よりも深い接合深さを有する第2半導体領域とを有するフォトダイオードを含む半導体装置の製造方法であって、a半導体基板に第2導電型を有する不純物を注入して前記第2半導体領域を形成する工程と、b前記半導体基板に前記第2の導電型とは異なる第1導電型を有する不純物を注入して前記第1半導体領域を形成する工程と、c前記第1半導体領域に不活性な不純物を共注入して第1共注入層を形成する工程と、を有することを特徴とする半導体装置の製造方法。前記不活性な不純物は炭素、窒素、フッ素またはアルゴンを含むことを特徴とする請求項10記載の半導体装置の製造方法。前記第1共注入層の接合深さは前記第1半導体領域よりも深く、前記第2半導体領域よりも浅いことを特徴とする請求項10記載の半導体装置の製造方法。d前記第2半導体領域に不活性な不純物を共注入して第2共注入層を形成する工程をさらに有することを特徴とする請求項10記載の半導体装置の製造方法。前記第2共注入層の接合深さは前記第2半導体領域よりも深いことを特徴とする請求項13記載の半導体装置の製造方法。ゲート電極と、第3半導体領域および前記第3半導体領域よりも接合深さが浅い第4半導体領域を含むソースドレインとを含む電界効果トランジスタを具備する半導体装置の製造方法であって、e1前記半導体基板上に前記ゲート電極を形成する工程と、e2前記半導体基板の主面に前記第3半導体領域を形成する工程と、e3前記半導体基板の主面に前記第4半導体領域を形成する工程と、e4前記第4半導体領域に不活性な不純物を共注入して第3共注入層を形成する工程と、を有することを特徴とする請求項10記載の半導体装置の製造方法。前記第3共注入層は前記第4半導体領域よりも深い接合深さを有することを特徴とする請求項15記載の半導体装置の製造方法。高性能化および低コスト化などを目的として半導体イメージセンサーを微細化させた場合、半導体イメージセンサーを構成するフォトダイオードの容量ばらつきが発生する虞がある。また、半導体イメージセンサーを微細化させた場合、画素トランジスタまたは周辺回路を構成するMISMetalInsulatorSemiconductor型のトランジスタ以下単にMISトランジスタというなどのしきい値のばらつきが発生する虞がある。フォトダイオードの容量ばらつきは、フォトダイオードを構成するPN接合の境界において不純物が拡散し、PN接合の境界が曖昧になることに起因して発生する。また、各トランジスタのしきい値のばらつきは、トランジスタのソースドレイン領域に注入された不純物が拡散し、ソースドレイン領域とウエルとの境界が曖昧になることなどに起因して発生する。フォトダイオードの容量値がばらつくと、フォトダイオードに蓄積できる電荷量がばらつくことで、フォトダイオードが光を受光した際に発生する電気信号キャリアの大きさがばらつくことになる。その結果、フォトダイオードを用いて検出する画像について、十分な解像度が得られない、十分な明暗のコントラストが得られない、またはノイズが増大するなどの問題が発生する。また、フォトダイオードに電気的に接続された転送トランジスタまたは増幅トランジスタの特性がばらつくことで、上記と同様に半導体イメージセンサーの解像度が低下し、またはノイズが発生するなどの問題が起こる。これらの結果、半導体イメージセンサーを構成するフォトダイオードまたはその他のトランジスタなどの素子の特性ばらつきが生じることによって製品の性能が低下し、その結果製品不良が増加して製造歩留まりが減少する。また半導体イメージセンサーの周辺回路部は、フォトダイオードなどを含む画素領域からの信号を処理する部分であり、形成する面積が小さければ小さいほど、半導体イメージセンサーの製品チップ面積を低減することが可能となる。しかしながら、周辺回路領域を構成するMISトランジスタのサイズゲート長、ならびにゲート幅を微細化することはランダムばらつきの増加の原因となる。ランダムばらつきとは、例えば隣接するMISトランジスタ間において大きくしきい値またはオン電流などが異なる現象を指し、MISトランジスタのサイズが小さくなるほど、この現象が顕著となる。このようなランダムなしきい値ばらつきは、製品待機時のオフ電流ばらつきの発生の原因となり、半導体装置の待機時消費電力の増大を招く。したがって、半導体イメージセンサーを微細化し、消費電力が小さい高性能な半導体装置を実現するためには、フォトダイオードまたはその周辺回路部などに形成されたMISトランジスタを構成する不純物拡散層の境界の不純物の分布が急峻になるように制御し、前記フォトダイオードおよび前記MISトランジスタの特性ばらつきの発生を抑えることが重要となる。本発明の目的は、半導体装置を構成する素子の特性ばらつきを抑制することにある。本発明の他の目的は、半導体領域の不純物分布の精密な制御を実現することで、半導体装置の性能を向上させることにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本発明の好ましい一態様である半導体装置は、半導体基板の主面に形成された第1の導電型を有する第1半導体領域と、半導体基板の主面に形成され、前記第1半導体領域と接し、前記第1の導電型とは異なる第2の導電型を有する第2半導体領域とを含むフォトダイオードを具備し、前記第1半導体領域に不活性な不純物が共注入された第1共注入層が形成されているものである。また、本発明の好ましい一態様である半導体装置の製造方法は、第1半導体領域と、前記第1半導体領域と接し、前記第1半導体領域よりも深い接合深さを有する第2半導体領域とを有するフォトダイオードを含む半導体装置の製造方法であって、a半導体基板に第2導電型を有する不純物を注入して前記第2半導体領域を形成する工程と、b前記半導体基板に前記第2の導電型とは異なる第1導電型を有する不純物を注入して前記第1半導体領域を形成する工程と、c前記第1半導体領域に不活性な不純物を共注入して第1共注入層を形成する工程と、を有するものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。代表的な実施の形態によれば、半導体装置を構成する素子の特性ばらつきを抑制することができる。また、半導体領域の不純物分布の精密な制御を実現することで、半導体装置の性能を向上させることができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。実施の形態1図1を用いて、本実施の形態を説明する。図1は、本実施の形態の半導体イメージセンサーの断面図であり、フォトダイオードを含む領域を示している。図1では、半導体基板の主面に形成された半導体素子よりも上層の配線などを含む積層構造体の図示は省略している。図1に示すように、半導体イメージセンサーは半導体基板100の主面に形成されており、半導体基板100の主面に形成された複数の素子分離領域101などにより複数の領域に区切られている。すなわち、半導体基板100の主面には周辺領域103、フォトダイオード領域104および画素トランジスタ領域105により構成された画素領域102と周辺回路領域106とがある。周辺回路領域106に形成されているN型MISトランジスタQnはNチャネル型のMISFETMISFieldEffectTransistor:MIS型電界効果トランジスタであり、周辺回路領域106に形成されているP型MISトランジスタQpはPチャネル型のMISFETである。周辺回路領域106のN型MISトランジスタQnは半導体基板100の主面にP型の不純物たとえばBホウ素が導入されて形成されたPウエル112上にゲート絶縁膜120を介して形成されたゲート電極123と、ゲート電極123の横の半導体基板100の主面にN型の不純物たとえばAsヒ素が導入されて形成されたソースドレイン領域拡散層であるN領域131、125とを有している。N領域131、125はN型MISトランジスタQnのソースドレイン領域を構成しており、N領域125はゲート電極123の直下のPウエル112の上面のチャネル領域を挟むように半導体基板100の主面に形成されており、N領域131は前記チャネル領域およびN領域125を含む領域を挟むように配置されている。N領域131はN領域125よりも深い接合深さを有する半導体領域である。すなわち、N領域131はN領域125よりも半導体基板100の主面から半導体基板100の裏面方向に向けて深い位置にまで不純物を導入して形成されている。N型MISトランジスタQnと同様に、周辺回路領域106のP型MISトランジスタQpは、半導体基板100の主面にN型の不純物たとえばAsヒ素が導入されて形成されたNウエル113上にゲート絶縁膜120を介して形成されたゲート電極124と、半導体基板100の主面にP型の不純物たとえばBホウ素が導入されて形成されたソースドレイン領域拡散層であるP領域132、127とを有している。P領域132、127はP型MISトランジスタQpのソースドレイン領域を構成し、N領域131、125と同様に、P型MISトランジスタQpのチャネル領域を挟むようにP領域127が形成され、前記チャネル領域およびP領域127を挟むようにP領域132が形成されている。また、画素トランジスタ領域105には、N型のトランジスタである転送トランジスタTrと、N型のトランジスタであるAMPトランジスタ増幅トランジスタApとが形成されている。フォトダイオード領域104にはフォトダイオードPDが形成されている。フォトダイオードPDおよび転送トランジスタTrは周辺回路領域106のトランジスタが形成されているPウエル112およびNウエル113よりも接合深さが深いPウエル110上に形成されており、フォトダイオードPDは、半導体基板100の主面に高濃度でP型の不純物例えばBホウ素が導入されたP領域126と、P領域126の直下に形成され、周辺回路領域106のトランジスタのソースドレイン領域よりも深い接合深さを有するN型の半導体領域であるN型領域111とを有している。フォトダイオードPDは、P領域126とN型領域111とのPN接合によりダイオードとして機能する受光素子光検出装置である。つまり、N型領域111はP領域126よりも深い接合深さを有している。転送トランジスタTrは、周辺回路領域106のトランジスタのゲート電極123、124よりも長いゲート長を有するゲート電極121を有し、N型領域111、N領域131および125をソースドレイン領域とするMISトランジスタである。転送トランジスタTrのゲート電極121のゲート幅方向に沿うゲート電極121の一方の側壁の近傍の半導体基板100の主面にはN領域131、125が形成されており、ゲート電極121のもう一方の側壁の近傍の半導体基板100の主面にはN型領域111が形成されている。このように、転送トランジスタTrのソースドレイン領域は、フォトダイオードPDを構成するN型領域111をにより構成されている。つまり、転送トランジスタTrおよびフォトダイオードPDはそれぞれの一部を構成する半導体領域であるN型領域111を共有している。なお、N型MISトランジスタQnと同様に、転送トランジスタTrのゲート電極121の直下の半導体基板100の主面に形成されたチャネル領域を挟むようにN型領域111およびN領域125は形成されており、N領域131は前記チャネル領域に対して外側の半導体基板100の主面にN領域125を介して形成されている。したがって、ゲート電極121のゲート長方向において、半導体基板100の主面に形成された前記チャネル領域の外側の一方には順にN領域125、N領域131が形成されており、もう一方には順にN型領域111、P領域126が形成されている。AMPトランジスタApはゲート電極122と、ソースドレイン領域であるN領域131、125とを有している。つまり、AMPトランジスタApはN型MISトランジスタQnとほぼ同様の構造を有している。なお、ゲート電極121~124はいずれも半導体基板100の主面上にゲート絶縁膜120を介して形成されており、ゲート電極121~124のそれぞれの側壁には酸化シリコン膜または窒化シリコン膜もしくはそれらの積層膜により構成されたサイドウォールが形成されている。フォトダイオードPDは、照射された光を光電変換して電荷キャリアを発生させる光電変換部である。転送トランジスタTrは、フォトダイオードPDで発生した電荷をAMPトランジスタApのゲート端子に転送する働きを有する。AMPトランジスタApは、転送トランジスタTrによって転送されたフォトダイオードPDの電荷に応じた増幅電圧を出力する働きを有する。周辺回路領域106のN型MISトランジスタQnおよびP型MISトランジスタQpは、例えばAMPトランジスタApが出力した電圧を単位画素の出力として出力する。ここで、フォトダイオードPDを構成するP領域126はホウ素Bが導入された半導体領域である。本実施の形態では、P領域126を構成するホウ素の拡散を防ぎ、高い精度でP領域126を形成することを目的として、P領域126が形成された領域に不活性な不純物である炭素を共注入co-implaして炭素注入層共注入層128aを設けている。炭素注入層128aはP領域126よりも深い接合深さを有している。ただし、炭素注入層128aの接合深さは、N型領域111よりも浅い。図1では、炭素注入層128aの形成領域を破線で示している。P領域126、炭素注入層128aおよびN型領域111は平面視において重なる領域に形成されている。炭素注入層128aはP領域126およびN型領域111のPN接合を急峻に形成するために設けられているため、P領域126およびN型領域111が接合している領域に炭素を注入して形成されている。また、本実施の形態では、N型領域111の近傍のPウエル110を構成するホウ素のの分布がばらつくことを防ぐことを目的として、N型領域111が形成された領域に不活性な不純物である炭素を共注入して炭素注入層共注入層128bを設けている。炭素注入層128bは、N型領域111よりも深く、Pウエル110よりも浅い接合深さを有している。図1では、炭素注入層128bの形成領域を破線で示している。半導体イメージセンサーの性能は、半導体イメージセンサーを構成するフォトダイオードのPN接合の精度に大きく影響される。また、複数の半導体イメージセンサーの性能を統一するためには、フォトダイオードで発生した電気信号を増幅し、出力する過程で用いられるMISトランジスタの特性にばらつきがないことも重要である。フォトダイオードまたは前記MISトランジスタの性能にばらつきがある場合、半導体イメージセンサーの歩留まりが低下し、また、半導体イメージセンサーの信頼性が低下する問題がある。半導体基板の主面に形成されたP領域と、その下部に接しているN型領域とのPN接合部を有するフォトダイオードでは、P領域およびN型領域の界面の接合の精度がフォトダイオードの容量値に影響する。このPN接合の境界を急峻に形成した場合、フォトダイオードの容量は大きくなり、逆に、例えばP領域を形成するためのホウ素がPN接合の界面からN型領域側に多量に拡散し、PN接合の境界が曖昧になっている場合、フォトダイオードの容量は小さくなる。フォトダイオードの容量値の大小の違いは、フォトダイオードが光を受光した際にフォトダイオード内に発生するキャリア信号の大きさに影響する。つまり、フォトダイオードの容量が大きいほど、半導体イメージセンサーの光検出効率が高くなる。フォトダイオードのP領域を形成するために半導体基板に導入されるホウ素は、P領域形成後の熱処理工程などにおける熱によって半導体基板の深さ方向にさらに拡散しやすい性質を有している。これは、以下のような理由によるものである。フォトダイオードのP領域を形成するためにホウ素を半導体基板の主面に打ち込んだ際には、半導体基板内において格子状に規則正しく並ぶシリコンのうちの一部のシリコン原子が格子間シリコンインタースティシャルシリコンとしてシリコンの配列から飛び出す。ホウ素はこの格子間シリコンに結びつきやすい性質を有するため、格子間シリコンと結びついたホウ素イオンは格子間シリコンを介してシリコン基板の深い領域にまで拡散し、ホウ素を注入した不純物領域が拡大する現象が起こる。このようにしてP領域を形成するために導入されたホウ素が拡散すると、フォトダイオードのPN接合面近傍におけるホウ素の分布を制御することは困難となり、複数のフォトダイオードを形成した場合には各フォトダイオード同士でPN接合の不純物濃度分布が異なる可能性が高くなる。複数のフォトダイオードのうちのそれぞれのPN接合の不純物濃度分布が異なることによりフォトダイオード毎の容量値にばらつきが生じている場合、フォトダイオードの性能に差が生じ、半導体イメージセンサーの不良製品が増加して歩留まりが低下する問題がある。したがって、フォトダイオードの容量特性を多数のフォトダイオードの間で統一してフォトダイオードの特性ばらつきを抑え、半導体装置の微細化を実現するためには、P領域とN型領域との境界を精度よく制御して形成することが重要となる。これに対し、本実施の形態では、フォトダイオードPDのPN接合を構成するP領域126を形成する際に、炭素を共注入した炭素注入層128aを形成することで、高精度なP領域126の濃度分布を実現することを可能とし、フォトダイオードPDの性能を向上させている。これは、ホウ素を注入する領域に炭素を共注入すると、シリコンを含む半導体基板100内に発生した格子間シリコンに炭素イオンが結びつき、ホウ素イオンが結びつく格子間シリコンが減少することでホウ素の拡散が抑制されるためである。ここでいう共注入とは、一つの半導体領域に複数の種類の不純物例えばホウ素と炭素を共に導入することを指し、共注入により不純物が導入された半導体領域の一部は、複数の種類の不純物が混在している状態となる。共注入はホウ素および炭素などの複数の種類の不純物を時間的に全く同時に注入することを含むが、これに限られず、いずれかの不純物を先に注入し、他の不純物を後から注入することも含むものとする。したがって、P領域126を形成する領域に炭素Cを共注入して炭素注入層128aを形成することにより、PN接合の界面からN型領域111側にホウ素が拡散することを防ぎ、PN接合界面におけるホウ素の濃度分布を精度よく急峻に形成することでフォトダイオードPDの容量値を高めることができる。また、P領域126の形成領域に炭素を共注入することによって格子間シリコンおよびホウ素の拡散を精度よく制御することが可能となるため、複数のフォトダイオード同士の容量値を制御してほぼ同一に揃えることができ、半導体イメージセンサー内でのフォトダイオードの容量ばらつきの発生を抑えることができる。これにより、半導体イメージセンサーの不良の発生を抑制し、半導体イメージセンサーの歩留まりを向上させることができる。また、上記ホウ素の拡散の問題は半導体装置が微細化するほど顕著になるが、本実施の形態の半導体装置ではフォトダイオードPDのPN接合を精度よく形成することができるため、半導体装置のさらなる微細化が可能となることで、半導体装置の性能を向上させることができる。なお、本実施の形態の半導体装置では、P領域126内のホウ素が所望の接合深さよりも深い領域に拡散することを防ぐ目的で炭素Cを注入しているため、炭素注入層128aの接合深さが、P領域126の接合深さよりも深く、N型領域111の接合深さよりも浅い領域に位置するように炭素注入層128aを形成している。ただし、炭素注入層128aの接合深さはP領域126の接合深さと同じであってもよい。つまり、P領域126、炭素注入層128aおよびN型領域111のそれぞれの不純物拡散領域の接合深さ、すなわち半導体基板100の主面からの深さ方向の距離投影飛程:Rpは、以下のような関係になる。すなわち、P領域126、炭素注入層128aおよびN型領域111の投影飛程をそれぞれRpB、RpC、RpAsとすれば、それらの関係はRpB≦RpC<RpAsとなる。なお、投影飛程Rpは、イオンの入射エネルギー加速電圧とはほぼ比例関係にある距離である。炭素はホウ素を打ち込みたい領域に共注入するものであるので、上記のようにRpB=RpCとなる場合であっても本実施の形態の効果を得ることができる。なお、ここではP領域126に導入する不純物をBホウ素としてその投影飛程をRpBとし、炭素注入層128aに導入する不純物をC炭素としてその投影飛程をRpCとし、N型領域111に導入する不純物をAsヒ素としてその投影飛程をRpAsとして表わしたが、各半導体領域に導入する不純物はこれら以外の不純物であってもよい。例えば、N型領域111に導入する不純物はAsヒ素ではなくPリンであってもよい。また、炭素注入層128aは炭素を導入することにより形成するのではなく、不活性な元素を導入することで形成してもよい。したがって、C炭素に代わり、Fフッ素、N窒素またはArアルゴンを注入することで、炭素注入層128aに対応する不活性元素の共注入層を形成しても、PN接合を精度よく形成することが可能である。つまり、炭素注入層128aは炭素の注入層ではなく、フッ素注入層、窒素注入層、またはアルゴン注入層であっても本実施の形態の半導体装置の効果を得ることができる。また、半導体イメージセンサーを微細化すると、フォトダイオードPDで発生した信号をAMPトランジスタApに転送する転送トランジスタTrの特性がばらつきやすくなるため、半導体装置の微細化が困難である問題がある。この特性ばらつきは、フォトダイオードPDが形成されているPウエル110を形成するために打ち込まれたホウ素Bの分布に偏りが生じるために起こる。Pウエル110が形成された半導体基板100の主面にヒ素Asのような原子量の大きい元素を注入してN型領域111を形成する場合、打ち込まれたヒ素イオンによりはじき飛ばされた半導体基板100を構成するシリコンSi原子が格子間シリコンインタースティシャルシリコンとしてシリコンの配列から飛び出す。格子間シリコンはPウエル110に導入されているホウ素と結びつき、ホウ素と共にN型領域111の外側、すなわちN型領域111よりも深い領域または半導体基板100の主面に沿う二次元方向においてN型領域111から離れる方向に拡散する。その結果、N型領域111が形成された領域内にあったPウエル110のホウ素がN型領域111の外側に拡散し、N型領域111とPウエル110との境界の近傍のN型領域111の外側の領域のホウ素濃度が高くなる。なお、上記の問題はヒ素に限らず、ヒ素よりも原子量が小さいリンPを注入した際にも起こり得る。このような場合、転送トランジスタTrのソースドレイン領域の近傍のチャネル領域では格子間シリコンが拡散することで欠陥が生じ、ホウ素濃度が高くなるが、それに比べてチャネル領域の中央部ではホウ素濃度が低い状態となり、チャネル領域内の不純物濃度の分布にむらが生じ、チャネル領域内におけるホウ素のドーピングの均一性を保つことができなくなる。このようにPウエル110内のホウ素の分布にばらつきが生じた場合、転送トランジスタTrのしきい値電圧の特性が変化するなどし、半導体装置内に複数形成する転送トランジスタTrの特性を揃えることができず、半導体イメージセンサー内の素子の特性がばらつくことで製品の歩留まりが減少する。さらに、トランジスタの特性のばらつきによる歩留まりの低下が、半導体イメージセンサーを含む半導体装置の微細化の妨げとなる問題がある。したがって、半導体イメージセンサーを構成する転送トランジスタTrのようなトランジスタではソースドレイン領域を精度よく形成し、トランジスタが形成される領域のウエルまたはソースドレイン領域のような不純物拡散層の不純物の分布を均一化することで、トランジスタの特性のばらつきに起因する不良の発生を抑えることが重要となる。そこで、本実施の形態の半導体装置では、図1に示すようにN型領域111の外側に炭素注入層128bを形成することで、N型領域111の形成時、すなわちP型の不純物例えばAsヒ素を注入する際に格子間シリコンがN型領域111の外側に拡散することを防ぎ、格子間シリコンと共にPウエル110のホウ素がN型領域111の外側に高い濃度で拡散することを防ぐことができる。これは、前述したように炭素注入層128bに注入した炭素Cが格子間シリコンのトラップサイトとして働き、ホウ素の格子間シリコンと共に結びついてホウ素が格子間シリコンと結びつくことを防ぐ機能を有しているためである。これにより、転送トランジスタTrが形成されているPウエル110内における不純物例えばBホウ素の分布の均一性を保ち、また、N型領域111を精度良く形成することができるため、半導体装置を構成する複数の転送トランジスタTr同士の間で特性のばらつきが生じることを防ぐことができる。したがって、半導体装置の信頼性を向上することができる。また、半導体装置の歩留まりの低下を防ぐことで半導体装置の微細化を容易にすることができ、半導体装置の性能を向上させることができる。次に、図2~図11を用いて、本実施の形態の半導体装置を構成する半導体イメージセンサーの製造工程の詳細を説明する。まず、図2に示すように、主面に表面保護膜図示しないを形成した半導体基板100に、フォトリソグラフィー技術、ドライエッチング法、成膜工程、CMP化学機械研磨:ChemicalMechanicalPolishing法を用いて、浅溝素子分離構造である素子分離領域101を形成する。ここで、半導体基板100の主面は、半導体基板100の主面に形成された複数の素子分離領域101などにより複数の領域に区切られている。すなわち、半導体基板100の主面には周辺領域103、フォトダイオード領域104および画素トランジスタ領域105により構成された画素領域102と周辺回路領域106とがある。次に、図3に示すように、フォトリソグラフィー技術、イオン注入技術を用いて、半導体基板100上に形成したレジスト膜の開口部の下部の周辺領域103、フォトダイオード領域104および画素トランジスタ領域105の一部に亘る半導体基板100の主面に、接合深さが比較的深いPウエル110を形成する。同様にして、画素トランジスタ領域105の一部であって、後の工程によりAMPトランジスタを形成する領域、および周辺回路領域106の一部であって後の工程でN型MISトランジスタを形成する領域のそれぞれの半導体基板100の主面に比較的浅い接合深さを有するPウエル112を形成する。同様にして、周辺回路領域106の一部であって後の工程でP型MISトランジスタを形成する領域の半導体基板100の主面に、比較的浅い接合深さを有するNウエル113を形成する。Pウエル110は、ホウ素Bを例えば半導体基板100の主面に1~10MeVの注入エネルギーで1×1012~1×1014cm-2の条件でイオン注入して形成する。Pウエル112は、例えばホウ素Bを半導体基板100の主面に100keVから1MeVの注入エネルギーにて1×1012~1×1014cm-2の条件でイオン注入して形成する。Nウエル113は、例えばリンPを半導体基板100の主面に100keVから1MeVの注入エネルギーにて1×1012~1×1014cm-2の条件でイオン注入して形成する。次に、図4に示すように、Pウエル110が形成された半導体基板100の主面にN型領域111を形成する。その際に、N型領域111が形成される領域とほぼ同一の領域に炭素注入層128bを形成する。ここで、N型領域111は半導体基板100上に形成したレジスト膜PR1をマスクとして、例えばリンPイオンを100keVから1MeVの範囲で、1×1013~5×1014cm-2の条件で半導体基板100の主面にイオン注入することで形成する。炭素注入層114は半導体基板100上に形成したレジスト膜PR1をマスクとして、例えば炭素Cを100keVから1MeVの範囲で、1×1013~5×1015cm-2の条件で半導体基板100の主面にイオン注入することで形成する。このように、N型領域111を形成するための不純物と、炭素注入層128bを形成するための不純物とをほぼ同じ領域に注入する共注入を行う。なお、ここでは炭素Cのイオン注入により炭素注入層128bを形成しているが、炭素ではなく窒素N、フッ素FまたはアルゴンArなどを用い、投影飛程や注入量を適宜合わせてイオン注入することで、炭素注入層とは異なる不活性元素が導入された不活性不純物の注入層を形成してもよい。また、上述したように、共注入はホウ素および炭素などの複数の種類の不純物を時間的に全く同時に注入することを含むが、これに限られず、いずれかの不純物を先に注入し、他の不純物を後から注入することも含むものとする。つまり、例えばN型領域111を形成するための不純物であるホウ素を先に注入し、炭素注入層128bを形成するための不純物である炭素を後に注入することが考えられる。また、逆に炭素注入層128bを形成するための不純物を注入してからN型領域111を形成するための不純物を注入することも考えられる。次に、図5に示すように、レジスト膜PR1を剥離し、半導体基板100の表面を洗浄した後に、半導体基板100の主面上に酸化膜120aおよび多結晶シリコン膜121aを順次形成する。ここで、リンを高濃度に添加した多結晶シリコンにより多結晶シリコン膜121aとしてもよいが、その場合はしきい値を決めるウエル注入の注入量などの調整が必要となる。微細化を進める上では、多結晶シリコン膜121aを形成した後に、フォトリソグラフィー技術、イオン注入技術を用いて、周辺回路領域106のN型MISトランジスタ形成領域の多結晶シリコン膜121aには高濃度にリンを注入し、周辺回路領域106のP型MISトランジスタ形成領域の多結晶シリコン膜121aにはホウ素を添加する。酸化膜120aは例えば熱酸化法などを用いて形成し、多結晶シリコン膜121aはCVDChemicalVaporDeposition法などを用いて形成する。次に、図6に示すように、フォトリソグラフィー技術およびドライエッチング法を用いて多結晶シリコン膜121aをパターニングすることで、画素トランジスタ領域105の転送トランジスタのゲート電極121、画素トランジスタ領域105の増幅トランジスタのゲート電極122、周辺回路領域106のN型MISトランジスタのゲート電極123、およびP型MISトランジスタのゲート電極124を形成する。また、前記ゲート電極121~124の下部に、酸化膜120aからなるゲート絶縁膜120を形成する。次に、図7に示すように、周辺領域103、フォトダイオード領域104および周辺回路領域106のP型MISトランジスタの形成領域とを露出するレジスト膜PR2を半導体基板100上に形成し、半導体基板100の主面に高い濃度でP型の不純物例えばリンPまたはヒ素Asを打ち込むことにより、Nウエル113よりも接合深さが浅いP領域127を形成する。次に、図8に示すように、レジスト膜PR2を剥離した後、P領域127を形成するために注入したホウ素が拡散することを抑制するために、半導体基板100の主面のフォトダイオード領域104以外の領域を覆うレジスト膜PR3をマスクとして炭素Cを半導体基板100の主面にイオン注入することにより、炭素の共注入層である炭素注入層128aを形成する。これにより、P領域126およびN型領域111からなるフォトダイオードPDを形成する。このとき、炭素注入層128aはN型領域111とほぼ同一の領域に形成するか、またはN型領域111よりも少しだけ接合深さを深く形成する。つまり、半導体基板100内において、N型領域111の外側を覆うように炭素注入層128aを形成する。ただし、炭素注入層128aの接合深さはPウエル110よりも浅く形成する。なお、ここではP領域126を形成した後に炭素注入層128aを形成する方法について説明したが、この順番は逆であってもよい。同様に、N型領域111および炭素注入層128bはどちらが先に形成されてもよい。次に、図9に示すように、レジスト膜PR3を剥離した後、半導体基板100の主面の画素トランジスタ領域105および周辺回路領域106のN型MISトランジスタの形成領域のみを露出するレジスト膜PR4をマスクとして、半導体基板100の主面にN型の不純物例えばリンPまたはヒ素Asを高濃度でイオン注入し、比較的接合深さが浅いN領域125を形成する。次に、図10に示すように、レジスト膜PR4を剥離して、半導体基板100の表面を洗浄した後に、成膜とドライエッチング法によりゲート電極121~124のそれぞれの側壁に絶縁膜からなるサイドウォール130を自己整合的に形成する。その後、画素トランジスタ領域105および周辺回路領域106のN型MISトランジスタの形成領域にN型の不純物例えばリンPまたはヒ素Asを高濃度でイオン注入し、N領域125よりも接合深さが深くPウエル112よりも接合深さが浅いN領域131を形成する。また、周辺回路領域106のP型MISトランジスタの形成領域にP型の不純物Bホウ素を高濃度でイオン注入し、P領域127よりも接合深さが深くNウエル113よりも接合深さが浅いP領域132を形成する。N領域131およびP領域132を形成する際には、それぞれの形成される領域以外を覆うフォトレジスト膜をマスクとして前述したイオン注入を行う。N領域131およびP領域132は、どちらを先に形成しても構わない。これにより、周辺回路領域106には、Pウエル112上にゲート絶縁膜120を介して形成されたゲート電極123と、ソースドレイン領域であるN領域131、125とを有するN型MISトランジスタQnが形成される。また、周辺回路領域106には、Nウエル113上にゲート絶縁膜120を介して形成されたゲート電極124と、ソースドレイン領域であるP領域132、127とを有するP型MISトランジスタQpが形成される。また、画素トランジスタ領域105には、Pウエル112上にゲート絶縁膜120を介して形成されたゲート電極122と、ソースドレイン領域であるN領域131、125とを有するAMPトランジスタ増幅トランジスタApが形成される。また、画素トランジスタ領域105には、Pウエル110上にゲート絶縁膜120を介して形成されたゲート電極121と、ソースドレイン領域であるN領域131、125およびN型領域111とを有する転送トランジスタTrが形成される。その後、N領域125、131、P領域127および132などを形成するために導入した不純物を活性化するための熱処理を行う。熱処理は、導入した不純物の拡散を抑制するために、スパイクアニールを1050°Cで窒素雰囲気中で実施する。スパイクアニール以外にも、瞬時熱アニール、あるいはフラッシュアニール、炉体を用いたアニールなどを用いることも可能である。本発明は半導体基板100上に導入する不純物に係るものであるので、この後の工程の詳しい説明は省略するが、上記工程の後は、以下の工程を行うことで図11に示す半導体装置が完成する。すなわち、図10に示す構造を得た後、フォトダイオードPDを構成するP領域126の表面に保護膜137を形成し、続いてコンタクトプラグを形成する領域に金属シリサイド領域を形成する。つまり、フォトダイオードPD上の保護膜137に覆われていない領域であるゲート電極121~124の表面および各トランジスタのソースドレイン領域の表面に例えばニッケルNiなどを含むシリサイド層を形成する。このとき、シリサイド層を形成するために金属膜と半導体基板100のシリコンとを反応させることを目的として高温のアニール熱処理を行う。続いて、半導体基板100上にシリコン窒化膜および絶縁膜を堆積することにより層間絶縁膜150を形成した後、CMP法などの方法で層間絶縁膜150の上面を平坦化する。その後、層間絶縁膜150を貫通してゲート電極121~124および各トランジスタのソースドレイン領域に電気的に接続されるコンタクトプラグ152を形成し、層間絶縁膜150上に必要な層数の配線層を形成する。続いて、フォトダイオード領域に保護膜137を露出する開口部を設け、フォトダイオードPDの直上に反射防止膜138およびレンズ155などを形成することで、図11に示す半導体イメージセンサーが完成する。つまり、完成した半導体イメージセンサー以下に説明するように、図11に示す構造となる。図11には、図1において図示を省略した、半導体基板100の主面よりも上層の積層構造と、図1で示した半導体基板100およびその主面の半導体素子とを共に示している。図11に示すように、フォトダイオードPDを構成するP領域126の上面は保護膜137により覆われており、フォトダイオードPDが光を受光する際は、保護膜137を介して光を感知する。保護膜137に覆われていないソースドレイン領域などの半導体領域およびゲート電極の上面にはシリサイド層が形成され、フォトダイオードPDおよびその他のトランジスタなどを覆うように形成された層間絶縁膜150を貫通するコンタクトホール内には、コンタクトプラグ152が形成されている。シリサイド層上にはコンタクトプラグ152を介して金属配線153が形成されている。金属配線153の同層には線間絶縁膜151が形成され、線間絶縁膜151上および金属配線153上には層間絶縁膜160および線間絶縁膜161が順に形成されており、金属配線153の上面は、層間絶縁膜160を貫通するビア164を介して、線間絶縁膜161と同層に形成された金属配線163に電気的に接続されている。なお、ここではソースドレイン領域上のコンタクトプラグの図示を省略している。同様に、金属配線163上には層間絶縁膜、ビア、線間絶縁膜および金属配線を含む層が複数層積層されており、その積層構造には、上面から下面まで貫通し、保護膜137の上面を露出させてフォトダイオードに光を透過させるための開口部154が形成されている。開口部154は光の透過性のある絶縁膜である反射防止膜138により埋め込まれ、フォトダイオードの直上であって前記絶縁膜の上面には半球状の凸型のレンズ155が形成されている。本実施の形態では、半導体イメージセンサーの製造工程において、フォトダイオードPDを構成するP領域126に炭素を共注入して炭素注入層128aを形成することにより、入力光を電気信号に変換するフォトダイオードPDのPN接合を急峻に設計することを可能とし、フォトダイオードPDで発生する電荷量を増加させることを可能としている。また、N型領域111に炭素を共注入して炭素注入層128bを形成することにより、N型領域111をソースドレイン領域として有する転送トランジスタTrの特性ばらつきを低減することが可能となり、転送時の電源電圧の精度を向上し、低電圧化させることで、結果として当該半導体イメージセンサーを含む製品の感度を向上させることができる。これにより、製品内に複数形成されるフォトダイオードPDおよび転送トランジスタTrの素子毎の特性がばらつくことに起因する半導体装置の製造歩留まりの低下を防ぐことができる。また、上記特性ばらつきの発生を防ぐことができるため、半導体装置のさらなる微細化が可能となり、半導体装置の性能を向上させることができる。以上に述べたように、半導体装置を構成する個々のデバイスまたはダイオードの特性ばらつきは、半導体装置製造中の熱処理による不純物の不均一な再分布が原因となる。例えばフォトダイオードを構成し、ホウ素により形成されたP拡散層は、シリコン中の拡散係数が大きいため、その拡散長がばらつくために容量値がばらつきやすい。このように拡散係数が大きいホウ素は、特にシリサイド層の形成時または拡散層を焼き締めにより活性化する際などに行われる熱処理時に拡散しやすい特徴がある。これに対し、本実施の形態では対象となる拡散層に炭素などを共注入しており、拡散層の形成後に半導体基板を高温で熱処理したとしても、炭素注入層内の炭素がシリコン中のホウ素の異常拡散を抑制するため、特性が揃ったフォトダイオードを形成することができる。また、MISトランジスタのチャネル、ソースドレイン領域を形成するために不純物を注入する際に、本発明の方法を適用することで、画素領域のMISトランジスタまたは周辺回路領域のMISトランジスタなどの特性ばらつきを低減することができる。本実施の形態では、拡散層形成時に炭素、窒素、フッ素またはアルゴンなどを注入することで、シリコン中の不純物、特にホウ素、リンまたはヒ素などの拡散ばらつきを低減することができるため、フォトダイオードおよびMIS型トランジスタなどの半導体装置を構成する素子の特性ばらつきの発生を抑制することができる。半導体装置を形成する際の不純物導入はイオン注入で行うことが可能であるため、ばらつきが問題となる素子にのみ本願発明を適用することも可能である。この場合には、構成するデバイスのパラメータ抽出を含めた大幅な設計修正が必要とならない。本実施の形態では、ばらつきが問題となる個所には対策構造を適用し、その他の領域には通常の構造を有するMISトランジスタを用いることで、設計を容易化することを可能としている。具体的には、周辺回路領域などのMISトランジスタには炭素注入層を形成していない。以上により、半導体装置の微細化に伴う特性ばらつきの問題、ならびに設計の容易さに関する課題を解決することができる。実施の形態2前記実施の形態では、フォトダイオードおよび転送トランジスタのみに炭素注入層を形成する半導体イメージセンサーについて説明した。本実施の形態では、図12および図13を用いて本発明の実施の形態2を実現する半導体装置の製造プロセスの詳細を説明する。まず、前記実施の形態1で図2~図9を用いて説明した工程と同様の工程を行う。次に、図12に示すように、レジスト膜PR4を除去した後、半導体基板100上に画素トランジスタ領域105のみを露出するレジスト膜PR5を形成する。ここでいう画素トランジスタ領域105とは、後の工程でAMPトランジスタApが形成される領域と、後の工程で形成される転送トランジスタTr一方のソースドレイン領域を構成するN領域125図13参照を含む領域である。続いて、レジスト膜PR5をマスクとして炭素Cを半導体基板100の主面にイオン注入し、N領域125の形成時に生じる結晶欠陥格子間シリコンがチャネル内へ拡散することを抑制するための炭素注入層共注入層128cを形成する。すなわち、後の工程で形成されるAMPトランジスタApのソースドレイン領域と、転送トランジスタTr一方のソースドレイン領域とを構成するN領域125に不活性な不純物である炭素を共注入することで炭素注入層128cを形成する。なお、ここでは炭素のイオン注入を用いているが、炭素に限らず窒素、フッ素またはアルゴンなどをイオン注入することも可能である。この後の工程は、前記実施の形態1で図10~図11を用いて説明した工程と同様の工程を行うことにより、図13に示す本実施の形態の半導体イメージセンサーが完成する。図13に示す半導体装置の構造は前記実施の形態1で説明した半導体装置とほぼ同様であるが、転送トランジスタTrの両方のソースドレイン領域に炭素注入層が形成されており、また、AMPトランジスタApのソースドレイン領域にも炭素注入層128cが形成されている点が前記実施の形態1の半導体装置と異なる。本実施の形態の構造を用いることで、画素トランジスタ領域に形成されたMISトランジスタ、すなわち転送トランジスタTrおよびAMPトランジスタApの特性ばらつきを抑制することが可能となる。したがって、本手法を適用した画素トランジスタを構成する転送トランジスタTrおよびAMPトランジスタApは、ゲート長、ゲート幅を縮小してもランダムばらつきの増加を抑制することが可能となるため、前記実施の形態1の効果に加えて、半導体イメージセンサーをより微細化することが可能となり、チップ面積を縮小し、製造コストを低減することが可能となる。また、転送トランジスタTrおよびAMPトランジスタApの特性ばらつきの発生を防ぐことにより、フォトダイオードPDで発生した電気信号を安定して転送および増幅すること可能となり、半導体装置の信頼性を向上させることができる。ここでは、AMPトランジスタApのソースドレイン領域を構成する半導体領域のうち、N領域131よりも接合深さが浅いN領域125に対して不活性な不純物の共注入を行っており、接合深さが比較的深いN領域131には共注入を行っていない。ソースドレイン領域を構成する接合深さが深い半導体領域拡散層に対し、ソースドレイン領域を構成する接合深さが浅い半導体領域拡散層は、不純物が拡散することでMISトランジスタの特性に大きな影響を与える。したがって、比較的接合深さが浅く、且つ高い不純物濃度を有する半導体領域は、より精度良く不純物濃度分布を急峻に形成することが求められる。つまり、N領域125のような接合深さが浅い半導体層に炭素を共注入して炭素注入層128cを形成することで、より効果的にMISトランジスタの性能を向上させ、特性ばらつきを抑えることができる。実施の形態3本実施の形態では、図14~図16を用いて本発明の実施の形態2を実現する半導体装置の製造プロセスの詳細を説明する。まず、前記実施の形態1で図2~図7を用いて説明した工程と同様の工程を行う。次に、図14に示すように、レジスト膜PR2をマスクとして不活性な不純物である炭素Cを半導体基板100の主面にイオン注入し、炭素注入層共注入層128dと、前記実施の形態1で説明した炭素注入層128aとを形成する。次に、図15に示すように、レジスト膜PR2を剥離した後に、周辺回路領域106の一部であり、後の工程でN型MISトランジスタQnが形成される領域のみを露出するレジスト膜PR6を半導体基板100上に形成する。続いて、レジスト膜PR6をマスクとして不活性な不純物である炭素Cを半導体基板100の主面にイオン注入し、N領域125の形成時に生じる結晶欠陥格子間シリコンがチャネル内へ拡散することを抑制するための炭素注入層共注入層128eを形成する。この後の工程は、前記実施の形態1において図10~図11を用いて説明した工程と同様の工程を行うことにより、図16に示す本実施の形態の半導体イメージセンサーが完成する。図16に示す半導体装置の構造は前記実施の形態1で説明した半導体装置とほぼ同様であるが、周辺回路領域106図15参照のN型MISトランジスタQnおよびP型MISトランジスタQpの両方のソースドレイン領域に炭素注入層128eおよび128dがそれぞれ形成されている点が前記実施の形態1の半導体装置と異なる。本実施の形態の構造を用いることで、周辺回路領域に形成されたMISトランジスタ、すなわちN型MISトランジスタQnおよびP型MISトランジスタQpの特性ばらつきを抑制することが可能となる。したがって、本手法を適用した周辺回路領域のN型MISトランジスタQnおよびP型MISトランジスタQpは、ゲート長、ゲート幅を縮小してもランダムばらつきの増加を抑制することが可能となるため、前記実施の形態1の効果に加えて、半導体イメージセンサーをより微細化することが可能となり、チップ面積を縮小し、製造コストを低減することが可能となる。また、周辺回路領域のMISトランジスタの特性ばらつきの発生を防ぐことにより、フォトダイオードPDで発生した電気信号を安定して出力することが可能となり、半導体装置の信頼性を向上させることができる。実施の形態4本発明は、半導体基板の主面側から光を照射してフォトダイオードでその光を検出する半導体イメージセンサーに限らず、半導体基板の裏面側から入射する光をフォトダイオードにより検出する裏面照射型の半導体イメージセンサーにも適用することができる。ここで、図17に本実施の形態の裏面照射型の半導体イメージセンサーを示す。図17に示す裏面照射型の半導体イメージセンサーは、図1に示す半導体イメージセンサーの裏面側に反射防止膜138aを形成し、半導体基板100の裏面側に反射防止膜138aを介して半球状の凸型のレンズ155aを形成しているものである。裏面照射型の半導体イメージセンサーでは、半導体基板100の裏面側からレンズ155aおよび反射防止膜138aを透過した光がフォトダイオードPDに照射され、フォトダイオードPD内のPN接合部にキャリアが発生することにより光を検出する。なお、このような半導体イメージセンサーでは半導体基板100の裏面から光が入射するため、半導体基板100の裏面は薄く研磨され、フォトダイオードPDを構成するN型領域111の近傍にまで半導体基板100の裏面が近接していることが考えられる。また、半導体基板100の主面側には図11に示す配線層が複数積層されて形成されているが、前記実施の形態1とは異なり、この配線層を貫通するような開口部154および半導体基板100の主面上のレンズ155などは形成されていない。上記のように、本願発明は裏面照射型の半導体イメージセンサーにも適用することができ、これにより、前記実施の形態1と同様の効果を得ることができる。以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施の形態1において、炭素を共注入して形成するのは炭素注入層128aのみでもよく、N型領域111に共注入して形成する炭素注入層128bは形成しなくてもよい。このように、前記実施の形態1~4において説明した炭素注入層を形成する対象とする素子は適宜選択することが可能である。また、ホウ素が導入されたP型領域に炭素注入層を形成することは前記P型領域を精度よく形成する効果があり、N型領域に炭素注入層を形成することは前記N型領域の周囲のP型領域に注入されたホウ素の濃度分布を均一にする効果がある。したがって、前記実施の形態1~4のようにN型領域上にP型領域が形成されたフォトダイオードではなく、P型領域上にN型領域を有するフォトダイオードであっても、フォトダイオードを構成する各不純物拡散層に炭素を共注入することで本願発明の効果を得ることができる。また、前記実施の形態1~3では、N型またはP型の不純物拡散層に炭素を共注入して炭素注入層を形成する工程について、主にN型またはP型の不純物拡散層を先に形成してから炭素を共注入して炭素注入層を形成する方法について説明したが、この順序は逆であってもよく、炭素注入層を形成してからN型またはP型の不純物拡散層をイオン注入により形成しても構わない。