"変調波信号を復調して原信号を再生するための受信回路であって、受信信号のパワーを検出するパワー検出部と、前記パワー検出部による検出出力に基づいて制御信号を生成する制御信号生成部と、自己に前置されたアンチエーリアスフィルタからの信号を前記制御信号生成部から供給される制御信号に応じた態様で平均化するスイッチドカレント部と、前記スイッチドカレント部からの信号をAD変換するAD変換器と、を備えることを特徴とする受信回路。前記スイッチドカレント部は、前記アンチエーリアスフィルタ回路からの信号を電流に変換する電流変換器と、前記電流変換回路からの電流をサンプリングし、サンプリングした信号を次段に転送する並列に接続された複数NNは自然数のスイッチドカレント回路と、前記複数のスイッチドカレント回路からの各出力電流を加算する加算器と、を備えることによって前記アンチエーリアスフィルタからの雑音を含む信号レベルをN倍にすると共に該雑音のレベルを√N倍にすることを特徴とする請求項1に記載の受信回路。前記スイッチドカレント回路は、自己バイアス型のスイッチドカレント回路であることを特徴とする請求項2に記載の受信回路。前記スイッチドカレント回路は、トランジスタと、前記トランジスタのゲートに接続されたコンデンサと、を含み、サンプル期間では、前記コンデンサへ入力電流を入力し、ホールド期間では、前記トランジスタのゲート電圧の電位を前記コンデンサで保持すると共に、前記トランジスタのドレインから出力電流を出力することを特徴とする請求項3に記載の受信回路。前記パワー検出器は、アンテナからローノイズアンプを経た前記受信信号のパワーを検出することを特徴とする請求項1に記載の受信回路。前記パワー検出器は、アンテナからローノイズアンプ、該ローノイズアンプの後段のフィルタ、及び、該フィルタの後段のミキサを経た前記受信信号のパワーを検出することを特徴とする請求項1に記載の受信回路。前記サンプルホールド回路の後段に接続されるデモジュレータを更に備えることを特徴とする請求項1に記載の受信回路。図12を参照して説明した従来の受信回路では、シグナル/ノイズ比SNR:SignaltoNoiseRatioの支配的な要因となるのはローノイズアンプである。このようにSNRの支配的な要因となるローノイズアンプを改良する場合、消費電力や回路規模が大きくなるという問題がある。特に、入力信号の振幅の大きさに関わらずSNRを確保するために、入力信号の振幅が小さい場合に合わせてローノイズアンプの消費電流を大きくするが、入力信号の振幅が大きい状態、即ち、十分なシグナルパワーがある場合であっても、ローノイズアンプの消費電流は大きいままであり、消費電流が無駄になっているという問題があった。本発明は上述のような状況に鑑みてなされたものであり、簡単な回路によって入力信号の振幅の情報を取得し、該取得した情報に基づいて消費電流を抑制しつつSNRを最良の状態に維持して信号を復調することができる受信回路を実現することを目的とする。上記課題を解決するために、ここに次に列挙する技術を提案する。1変調波信号を復調して原信号を再生するための受信回路であって、受信信号のパワーを検出するパワー検出部と、前記パワー検出部による検出出力に基づいて制御信号を生成する制御信号生成部と、自己に前置されたアンチエーリアスフィルタからの信号を前記制御信号生成部から供給される制御信号に応じた態様で平均化するスイッチドカレント部と、前記スイッチドカレント部からの信号をAD変換するAD変換器と、を備えることを特徴とする受信回路。2前記スイッチドカレント部は、前記アンチエーリアスフィルタ回路からの信号を電流に変換する電流変換器と、前記電流変換回路からの電流をサンプリングし、サンプリングした信号を次段に転送する並列に接続された複数NNは自然数のスイッチドカレント回路と、前記複数のスイッチドカレント回路からの各出力電流を加算する加算器と、を備えることによって前記アンチエーリアスフィルタからの雑音を含む信号レベルをN倍にすると共に該雑音のレベルを√N倍にすることを特徴とする1の受信回路。3前記スイッチドカレント回路は、自己バイアス型のスイッチドカレント回路であることを特徴とする2の受信回路。4前記スイッチドカレント回路は、トランジスタと、前記トランジスタのゲートに接続されたコンデンサと、を含み、サンプル期間では、前記コンデンサへ入力電流を入力し、ホールド期間では、前記トランジスタのゲート電圧の電位を前記コンデンサで保持すると共に、前記トランジスタのドレインから出力電流を出力することを特徴とする3の受信回路。5前記パワー検出器は、アンテナからローノイズアンプを経た前記受信信号のパワーを検出することを特徴とする1の受信回路。6前記パワー検出器は、アンテナからローノイズアンプ、該ローノイズアンプの後段のフィルタ、及び、該フィルタの後段のミキサを経た前記受信信号のパワーを検出することを特徴とする1の受信回路。7前記サンプルホールド回路の後段に接続されるデモジュレータを更に備えることを特徴とする1の受信回路。簡単な回路によって入力信号の振幅の情報を取得し、該取得した情報に基づいて消費電流を抑制しつつSNRを最良の状態に維持して信号を復調することができる受信回路を実現することができる。以下に図面を参照して本発明の実施の形態につき詳述することにより本発明を明らかにする。第1の実施の形態図1は、本発明の一つの実施の形態としての受信回路を示すブロック図である。この受信回路100は、アンテナ110で受けた信号を増幅するローノイズアンプ120と、その次段のミキサ130と、更に次段のアンチエーリアスフィルタ140と、その次段のスイッチドカレント部150と、更に次段のAD変換器160と、その次段のデモジュレータ170を備える。更に、ローノイズアンプ120の出力から受信信号強度を検出するパワー検出器180と、その次段のスイッチドカレント制御部190と、を備える。アンテナ110、ローノイズアンプ120、ミキサ130、アンチエーリアスフィルタ140、スイッチドカレント部150、AD変換器160、パワー検出器180、及び、スイッチドカレント制御部190はアナログ部を構成し、デモジュレータ170はデジタル部を構成する。この受信回路100は、アンテナ110で受けたRF信号周波数fRFは、ローノイズアンプ120で増幅され出力周波数fLNA、ミキサ130及びアンチエーリアスフィルタ140を経由する信号パスと、パワー検出器180でパワー検出された後、パワー検出器180の検出出力に基づいてスイッチドカレント部150を制御するSI制御信号を生成する制御信号生成部としてのスイッチドカレント制御部190を経由するパワー検出パスとに分かれる。既述のように、アンテナ110で受けた受信信号はローノイズアンプ120で増幅される。増幅された信号SLNAはミキサ130でローカル信号と混合されて中間周波信号周波数fIFに変換される。この中間周波信号がアンチエーリアスフィルタ140で帯域制限を受け折り返し歪を除去された後、スイッチドカレント部150を経て、AD変換器160でデジタル信号に変換される。そして、このデジタル信号がデモジュレータ170で復調される。上述のように、受信信号は、信号パスにおいては、スイッチドカレント部150を通過することを除けば、一般的な受信回路と同様の信号処理を受けて出力される。一方、パワー検出パスにおいては、受信信号はローノイズアンプ120で増幅された後、既述のように、パワー検出器180により受信信号のパワーが検出される。そして、検出された信号はスイッチドカレント制御部190において基準電圧と比較され、比較結果として、制御信号h0~hN1を既定のクロックと同期してスイッチドカレント部150に出力する。スイッチドカレント部150は、平均化作用をもつ回路であり、SNRの改善を目的とした回路である。このスイッチドカレント部150は、N個の並列の信号充電を行った後、直列加算を行う。この処理により、信号レベルはN倍するものの、雑音レベルは√N倍に留めるので、SNRを√N倍することができる。スイッチドカレント部150では、その出力信号がAD変換器160の入力範囲ダイナミックレンジを越えないように、スイッチドカレント制御部190からの既述の制御信号h0~hN1に基づいて上記信号パスを経た入力信号の平均化を実施し、SNRを向上させている。例えば、入力信号の振幅が大きいときは平均化回数を少なくする一方、入力信号の振幅が小さいときは平均化回数を多くして、SNRの最適化を図っている。即ち、スイッチドカレント部150は、自己に前置されたアンチエーリアスフィルタ140からの信号を、制御信号生成部としてのスイッチドカレント制御部190から供給される制御信号に応じた態様で平均化する。図2は、図1の受信回路におけるパワー検出器の一具体例を示す図である。また、図3は、図2のパワー検出器における各ノードの信号のタイミングチャートを示す図である。パワー検出器180は、トランジスタMP、MN、負荷抵抗RLを有する二乗器181と、抵抗R1、コンデンサC1を有するLPF部182と、トランジスタMSF、電流源IBを有するバッファ部183と、を備える。トランジスタMP、MNのゲートに、ローノイズアンプ120で増幅された信号SLNA差動信号IP、INが入力される。トランジスタMP、MNの各ドレインは互いに接続され、負荷抵抗RLに接続されているため、該各ドレインと負荷抵抗RLとの接続ノードn1では、全波整流信号N1が得られる。得られた全波整流信号N1は、抵抗R1及びコンデンサC1による1次のLPFで平滑化する。平滑化された信号は、トランジスタMSF及び電流源IBからなるソースフォロアでバッファされ、バッファされた出力信号OUTはスイッチドカレント制御部190に出力される。パワー検出器は、図2に示す構成に限らず、ほかの例として、ダイオードを用いた全波整流回路や半波整流回路でも良い。図4は、図1の受信回路におけるスイッチドカレント制御部190のN=5のときの一具体例を示す図である。また、図5は、図4のスイッチドカレント制御部190における各ノードの信号のタイミングチャートを示す図である。スイッチドカレント制御部190は、直列接続された複数の抵抗素子R,R,...からなる抵抗部41と、複数のコンパレータCMP1~CMP4を備える。抵抗部41の一端は、基準電圧FSに接続され、他端はVSSに接地されている。スイッチドカレント制御部190は、スイッチドカレント部150の出力が、次段のAD変換器160をオーバーロードしないようにするための回路である。AD変換器160のフルスケールを越えないのはもとより、且つ、できるだけフルスケールに近い信号を出力できるように、スイッチドカレント制御部190に対する制御信号であるSI制御信号h1~h4を生成する。コンパレータCMP1~CMP4は、パワー検出器からの出力信号と、基準電圧FSを抵抗部41で分圧した電圧45×FS、35×FS、25×FS、15×FSとを夫々入力し、SI制御信号h1~h4を出力する。コンパレータCMP1~CMP4は、クロック信号clockのエッジでパワー検出器からの出力信号と上述の各分圧された電圧とを比較し、その結果を2値化して出力する、所謂、フラッシュ型のAD変換の動作を行う。図6は、図1の受信回路におけるスイッチドカレント部の一具体例を示す図である。スイッチドカレント部150は、N個の信号の加算に伴って、信号の振幅をN倍にすることで、信号のSNRを√N倍にする回路である。この信号処理は、例えば、V-I変換器61と、次段のスイッチドカレント回路部62と、更に次段の加算器63とによって実現できる。即ち、スイッチドカレント部150は、入力信号SAAFが入力され電流に変換して出力するV-I変換器61と、V-I変換器61からの電流をクロックによりサンプル/トランスファーする複数のスイッチドカレント回路SI~SIN-1を含んでなるスイッチドカレント回路部62と、スイッチドカレント回路部62の複数のスイッチドカレント回路SI~SIN-1からの出力電流ISI0~ISIN1を加算する加算器63とを、備える。図7は、図6のスイッチドカレント部における各ノードの信号のタイミングチャートを示す図である。先ず、入力信号SAAFはV-I変換器61によって電流信号に変換され、スイッチドカレント回路部62のN個並列に配置されたスイッチドカレント回路SI~SIN-1に導かれる。スイッチドカレント回路SI~SIN-1からの出力電流ISI0~ISIN1各電流値IS0~ISN1は加算器63により加算され、出力電流Ioutとして出力される。図7に示すように、SI制御信号h0~hN1は全てHであるとすると、スイッチドカレント回路SI~SIN-1から夫々出力電流が出力される。このとき、IS0=IS1=...=IS4≡Isoutとすると、それらの合計である出力信号Ioutは、IS1IS2...IS4=N×Isoutとなる。よって、その出力は、入力に対して√N倍となる。SI制御信号h0~hN1のうちSI制御信号h0、h1のみがHであり他がLであるとすると、スイッチドカレント回路SI、SI1の2つから出力電流が出力される。このとき、IS0=IS1≡Isoutとすると、それらの合計である出力信号Ioutは、IS0IS1...0=IS0IS1=2×Isoutとなる。よって、その出力は、入力に対して√2倍となる。図8は、図6のスイッチドカレント部におけるスイッチドカレント回路の一具体例を示す図である。図9は、図8のスイッチドカレント回路の動作を表すタイミングチャートである。スイッチドカレント回路SI~SIN-1は、スイッチSW1、SW2と、コンデンサCと、トランジスタM1で構成される。フェーズ0サンプル期間では、クロックΦ1によりスイッチSW1が閉じ、クロックΦ2によりスイッチSW2が入力側の端子を選択し、電流IinをコンデンサCへと導く。フェーズ1ホールド期間では、クロックΦ1によりスイッチSW1が開き、トランジスタM1のゲート電圧の電位をコンデンサCで保持するとともに、クロックΦ2によりスイッチSW2が出力側の端子を選択し、トランジスタM1のドレインが出力側へと接続されてIoutを出力する。通常、並列数Nは各スイッチドカレント回路を構成するトランジスタ等による各オフセットによる制限を受ける。しかし、本実施形態のスイッチドカレント回路は、自己バイアス式であるため、トランジスタM1のオフセットに不感となっている。従って、本実施形態のスイッチドカレント回路によれば、スイッチドカレント回路SI~SIN-1からの出力電流ISI0~ISIN1各電流値IS0~ISN1は、入力電流Iinと並列数Nのみの関数となる。図10は、スイッチドカレント回路SI~SIN-1からの出力電流ISI0~ISIN1がトランジスタM1のオフセットに不感であることを説明するための図である。まず、トランジスタM1のゲート-ソース間電圧を求める。サンプル動作時における入力電流をIinとすると、Iin=k ́M1{Vgs1Vth1ΔVoff1}2と表せるので、トランジスタM1のゲート-ソース間電圧Vgs1は、∴Vgs1=√Iink ́M1Vth1ΔVoff1となる。ここで、k ́M1はトランジスタM1の電圧-電流変換係数、Vgs1はトランジスタM1のゲート-ソース間電圧、Vth1はトランジスタM1のしきい値電圧、ΔVoff1はトランジスタM1オフセット電圧である。オフセット電圧のため、実際のトランジスタM1のしきい値電圧は、Vth1ΔVoff1となっている。一方、ホールド動作時における出力電流をIoutとすると、Iout=kM1{Vgs1Vth1デルタVoff1}2=kM12=Iinと表せる。すなわち、トランジスタM1のオフセット電圧は、IinからIoutへのカレントミラー動作のエラーにはならないことが分かる。このように、自己バイアス方式のスイッチドカレント回路を用いることで、スイッチドカレント回路SI~SIN-1からの出力電流ISI0~ISIN1各電流値はIS0に等しいは入力電流値IS0と並列数Nのみの関数IS0×Nになり、出力は入力に対して√N倍となる。よって、理論上はN数に従い、SNRの改善効果をより大きくできる。実施の形態2図11は、本発明の他の実施の形態としての受信回路を示すブロック図である。この受信回路100aは、アンテナ110で受けた信号を増幅するローノイズアンプ120と、次段のフィルタ125と、その次段のミキサ130と、更に次段のアンチエーリアスフィルタ140と、その次段のスイッチドカレント部150と、更に次段のAD変換器160と、その次段のデモジュレータ170を備える。更に、ローノイズアンプ120の出力から受信信号強度を検出するパワー検出器180aと、その次段のスイッチドカレント制御部190と、を備える。そして、この受信回路100aは、受信信号のパワー検出をミキサ130の出力で行うものである。この受信回路100aは、アンテナ110による受信信号がローノイズアンプ120で増幅されフィルタ125で帯域制限された後、ミキサ130及びアンチエーリアスフィルタ140を経由する信号パスと、パワー検出器180aでミキサ130の出力のパワーを検出した後、スイッチドカレント制御信号に変換するためのスイッチドカレント制御部190を経由するパワー検出パスと、に分かれる。受信信号は、実施の形態1と同様に、信号パスにおいては、フィルタ125、スイッチドカレント部150を通過することを除けば、一般的な受信回路と同様の信号処理を受けて出力される。一方、パワー検出パスにおいては、受信信号はローノイズアンプ120で増幅され、フィルタ125、ミキサ130を経由した後、パワー検出器180aによりパワーを検出する。そして、検出された信号は、実施の形態1と同様に、スイッチドカレント制御部190にて基準電圧と比較され、比較結果として、SI制御信号h0~hN1をクロックと同期してスイッチドカレント部150に出力する。スイッチドカレント部150では、スイッチドカレント部150の出力信号がAD変換器160の入力範囲を越えないように、SI制御信号h0~hN1を用いて、信号パスを経た入力信号の平均化を実施し、SNRを向上させている。そして、入力信号の振幅が大きいときは平均化回数を少なくする一方、入力信号の振幅が小さいときは平均化回数を多くして、SNRの最適化を図っている。図11の実施の形態では、ミキサ130によって中間周波信号に変換された相対的に低い周波数の信号に対してパワー検出を行っている。また、フィルタ125によってイメージ周波数や不要波が除去された本来の情報を担う信号そのもののパワーを測定しているので、図1の実施の形態よりもSNR精度をさらに向上することができる。"