入力されたデータを受信する受信手段と、上記受信手段により受信されたデータを記憶する第1の記憶手段と、上記第1の記憶手段を用いて、上記データに基づく画像形成処理を行なう画像形成手段と、電源供給を受けると、上記第1の記憶手段よりも早く記憶動作を行なう第2の記憶手段と、省電力モードのとき、少なくとも、上記第1の記憶手段、上記画像形成手段及び上記第2の記憶手段への電源供給を停止し、上記受信手段がデータを受信すると当該省電力モードを解消して電源供給を行なう電源供給手段と、省電力モードのときにデータが受信されると、上記第1の記憶手段の記憶動作が開始するまで、上記受信手段により受信されたデータを上記第2の記憶手段に一時的に保持させる記憶制御手段とを備えることを特徴とする画像形成装置。上記第2の記憶手段が、省電力モードのときに、上記電源供給手段から電源供給を受ける電源非遮断記憶部と、上記電源供給手段から電源供給を受けない電源遮断記憶部とを有するものであり、上記記憶制御手段が、上記受信されたデータを上記電源非遮断記憶部に一時的に保持させ、上記電源遮断記憶部の記憶動作開始後、上記電源非遮断記憶部又は上記電源遮断記憶部に上記受信されたデータを保持させるものであることを特徴とする請求項1に記載の画像形成装置。上記記憶制御手段が、上記第1の記憶手段の記憶動作が開始すると、新たに受信されたデータを上記第2の記憶手段に保持させながら、上記第2の記憶手段に保持されているデータを順番に上記第1の記憶手段に転送するものであることを特徴とする請求項1又は2に記載の画像形成装置。上記記憶制御手段が、上記第2の記憶手段に保持されているデータがなくなると、データの記憶先を上記第1の記憶手段に切り替え、新たに受信されたデータを上記第1の記憶手段に記憶させるものであることを特徴とする請求項3に記載の画像形成装置。上記第2の記憶手段が、上記画像形成手段の画像形成処理に用いられるものであり、上記記憶制御手段が、上記第1の記憶手段への切り替え時に、上記画像形成手段による上記第2の記憶手段へのアクセスを許容するものであることを特徴とする請求項4に記載の画像形成装置。上記第2の記憶手段が、画像形成処理用のSRAMであることを特徴とする請求項1~5のいずれかに記載の画像形成装置。入力されたデータを受信する受信手段と、上記受信手段により受信されたデータを記憶する第1の記憶手段と、上記第1の記憶手段を用いて、上記データに基づく画像形成処理を行なう画像形成手段と、電源供給を受けると、上記第1の記憶手段よりも早く記憶動作を行なう第2の記憶手段と、省電力モードのとき、少なくとも、上記第1の記憶手段、上記画像形成手段及び上記第2の記憶手段への電源供給を停止し、上記受信手段がデータを受信すると当該省電力モードを解消して電源供給を行なう電源供給手段とを備える画像形成装置の記憶制御装置であって、省電力モードのときにデータが受信されると、上記第1の記憶手段の記憶動作が開始するまで、上記受信手段により受信されたデータを上記第2の記憶手段に一時的に保持させることを特徴とする記憶制御装置。しかしながら、特許文献1に記載の画像形成装置は、ワークメモリが正常に動作するまでの期間、外部装置からの印刷データの受信待機を行なうことが必要となる。すなわち、ワークメモリが正常に動作するまで、画像形成装置は外部装置から印刷データの受信ができない。その結果、非省電力モード時の場合に比べて、省電力モード時の印刷完了時間は長くなってしまうという問題が生じ得る。そのため、省電力モードで動作している場合でも、外部装置から印刷データを受信できるようにして、印刷完了時間を短縮しようとする画像形成装置及び記憶制御装置が求められている。かかる課題を解決するために、第1の本発明は、1入力されたデータを受信する受信手段と、2受信手段により受信されたデータを記憶する第1の記憶手段と、3第1の記憶手段を用いて、データに基づく画像形成処理を行なう画像形成手段と、4電源供給を受けると、第1の記憶手段よりも早く記憶動作を行なう第2の記憶手段と、5省電力モードのとき、少なくとも、第1の記憶手段、画像形成手段及び第2の記憶手段への電源供給を停止し、受信手段がデータを受信すると当該省電力モードを解消して電源供給を行なう電源供給手段と、6省電力モードのときにデータが受信されると、第1の記憶手段の記憶動作が開始するまで、受信手段により受信されたデータを第2の記憶手段に一時的に保持させる記憶制御手段とを備えることを特徴とする画像形成装置である。第2の本発明は、入力されたデータを受信する受信手段と、受信手段により受信されたデータを記憶する第1の記憶手段と、第1の記憶手段を用いて、データに基づく画像形成処理を行なう画像形成手段と、電源供給を受けると、第1の記憶手段よりも早く記憶動作を行なう第2の記憶手段と、省電力モードのとき、少なくとも、第1の記憶手段、画像形成手段及び第2の記憶手段への電源供給を停止し、受信手段がデータを受信すると当該省電力モードを解消して電源供給を行なう電源供給手段とを備える画像形成装置の記憶制御装置であって、省電力モードのときにデータが受信されると、第1の記憶手段の記憶動作が開始するまで、受信手段により受信されたデータを第2の記憶手段に一時的に保持させることを特徴とする記憶制御装置である。本発明によれば、省電力モードで動作している場合でも、外部装置から印刷データを受信できるようにして、印刷完了時間を短縮することができる。A第1の実施形態以下では、本発明の画像形成装置及び記憶制御装置の第1の実施形態について、図面を参照しながら詳細に説明する。A-1第1の実施形態の構成図1は、第1の実施形態の印刷システムの全体構成を示す全体構成図である。図1において、第1の実施形態の印刷システム1は、プリンタ10、ホストパーソナルコンピュータPC20を有する。ホストPC20は、プリンタ10に対する上位装置であり、プリンタ10に対して印刷データを与えるものである。例えば、ホストPC20は、USBUniversalSerialBusケーブルによりプリンタ10と接続している。印刷開始の指示があると、ホストPC20は、印刷データをプリンタ10に送信する。プリンタ10は、ホストPC20から受信した印刷データに基づいて印刷を行なうものである。プリンタ10は、所定時間以上継続して、ホストPC20から印刷データの受信がない場合に、構成要素の一部への給電を停止する省電力モード機能を有するものである。なお、第1の実施形態では、プリンタをプリンタ10Aと表記して説明する。図2は、プリンタ10Aの内部構成を示すブロック図である。図2において、プリンタ10Aは、CPU150、ASICApplicationSpecificIntegratedCircuit100、SDRAM160、印刷エンジン部170、電源回路部180を有する。また、図2に示すように、ASIC100は、内蔵CPU101、USBコントローラ回路部102、CPUブリッジ回路部103、SRAMコントローラ回路部104、SRAM105、印刷制御回路部106、SDRAMコントローラ回路部107、タイマー回路部108を有する。ここで、プリンタ10Aは、常時通電領域30Aと、電源遮断領域30Bとを有する。常時通電領域30Aは、プリンタ10Aの動作モードによらず常時電源が供給される領域である。常時通電領域30Aには、内蔵CPU101、USBコントローラ回路部102、タイマー回路部108、電源回路部180が属する。電源遮断領域30Bは、動作モードが省電力モードのときに、電源供給が一時的に停止される領域である。電源遮断領域30Bには、CPU150、SDRAM160、印刷エンジン部170、CPUブリッジ回路部103、SRAMコントローラ回路部104、SRAM105、印刷制御回路部106、SDRAMコントローラ回路部107が属する。CPU150は、プリンタ10A全体の機能動作を制御する制御装置である。印刷エンジン部170は、ASIC100からの画像処理データに基づいて印刷用紙に印字を行なう印刷実行部である。電源回路部180は、外部電源から供給される電力をプリンタ10Aの構成要素に供給するものである。電源回路部180は、USBコントローラ回路部102からの切替信号により電源供給の動作モードを通常モード又は省電力モードのいずれかに切り替えるものである。電源回路部180は、通常モードの場合、プリンタ10Aの全ての構成要素に対して電力を供給し、省電力モードの場合、電源遮断領域30Bに属する構成要素に対する電力供給を一時的に停止し、常時通電領域30Aに属する構成要素に対して電力供給を行なうものである。SDRAM160は、プログラムが実行されるときに、ワークメモリとして、プリンタ10Aの制御プログラム、印刷データを記憶する主たる記憶手段である。SDRAM160は第1の記憶手段とも呼ぶ。また、SDRAM160は、SDRAMの特性上、電源が投入されると、CPU150の制御を受けて、ワークメモリとして使用される前に、モードレジスタ設定及びメモリチェックを含む初期化シーケンスが必要なものである。すなわち、電源投入後、SDRAM160は初期化シーケンスが必要であるので、初期化シーケンスが終了するまで、ホストPC20からの印刷データを記憶することができない。ASIC100は、CPU150の制御を受けて、SDRAM160をワークメモリとして使用し、ホストPC20から受信した印刷データに基づいて所定の画像処理を行ない、画像処理データを印刷エンジン部170に与えて印刷させるものである。また、ASIC100は、SDRAM160の状態を監視し、SDRAM160が使用可能となるまで一時的に受信した印刷データを自身が有する記憶手段に格納し、SDRAM160が使用可能となると、一時的に格納した受信データをSDRAM160に与えるものである。タイマー回路部108は、省電力モードに切り替えるために、所定時間経過後に、タイマー割り込み信号を内蔵CPU101に送信するものである。内蔵CPU101は、ASIC100が実行する機能動作を制御する制御装置である。内蔵CPU101は、タイマー回路部108からのタイマー割り込み信号、USBコントローラ回路部102を介してホストPC20からの印刷データの受信状況に基づいて、USBコントローラ回路部102の設定フラグを制御するものである。これにより、プリンタ10Aの動作モードを制御することができる。USBコントローラ回路部102は、外部との通信制御を行なう通信部である。第1の実施形態では、USBによりホストPC20と接続する場合を説明するので、USBコントローラ回路部102は、例えば、USBデバイスコントローラ回路、エンドポイントバッファ等を有して構成される。また、USBコントローラ回路部102は、内蔵CPU101の制御の下、設定フラグを管理するものである。設定フラグは、受信フラグ、省電力フラグを有する。受信フラグは、印刷データを受信した場合にONとなり、それ以外の場合OFFとなる。省電力フラグは、省電力モードの場合にONとなり、通常モード移行の場合にOFFとなる。CPUブリッジ回路部103は、CPU150による回路制御をASIC100内部の回路に伝達するブリッジ回路である。SRAMコントローラ回路部104は、SRAM105に関する記憶制御を行なう記憶制御手段又は記憶制御装置である。SRAMコントローラ回路部104は、印刷制御回路部106が画像処理を行なう際に、その画像処理に係る中間データ例えば、ラインバッファ等を、SRAM105に格納したり又はSRAM105から読み出したりするものである。また、SRAMコントローラ回路部104は、SDRAM160が使用可能となるまで、USBコントローラ回路部102からの印刷データを順次SRAM105に格納し、SDRAMの初期化シーケンス期間が経過すると、SRAM105から印刷データを順次読み出して、SDRAMコントローラ回路部107に印刷データを与えるものである。上記のように、SRAMコントローラ回路部104は、SRAM105に関する画像処理の中間データをリード/ライトするSRAM105を、一時的に、受信した印刷データをリード/ライトするものとして切り替える制御回路である。SRAM105は、SRAMコントローラ回路部104の制御に従って、画像処理に係る中間データ例えば、ラインバッファ等を格納したり、又は印刷データを格納したりする記憶手段である。SRAM105は、SRAMの特性から電源が投入されたとき、SDRAM160よりも早くデータをリード/ライトすることができる。例えば、SRAM105は、画像処理に係る中間処理を格納するためにプリンタが有する既存のSRAMを適用するようにしてもよい。またSRAM105は、第2の記憶手段ともいう。また、第1の実施形態では、SRAM105の記憶容量が例えば40MByteのものを適用する場合を例示する。印刷制御回路部106は、SDRAMコントローラ回路部107からの印刷データに基づいて画像処理を行なう画像形成手段である。印刷制御回路部106は、SDRAM160に記憶された印刷データを読み出し、適宜画像処理して、それを基に印刷エンジン部170に印刷を指示する回路である。また、印刷制御回路部106は、様々な画像処理部やデータ補正回路部等を回路構成要素として有するものであり、これら回路構成要素が使用するデータ中間バッファやルックアップテーブル等の画像処理に係る中間データを、SRAM105に格納させる。SDRAMコントローラ回路部107は、SRAMコントローラ回路部104からの印刷データをSDRAM160に与え、SDRAM160からの印刷データを印刷制御回路部106に与えるものである。図3は、SRAMコントローラ回路部104の内部構成及びその周辺構成を示す構成図である。例えば、SRAMコントローラ回路部104は、CPU、記憶手段、入出力インタフェース部を有する回路装置からなるものである。SRAMコントローラ回路部104の機能は、例えばCPUが記憶手段に格納される処理プログラムの実行により実現することができる。図3は、SRAMコントローラ回路部104により実現される機能を構成図として示したものである。図3において、SRAMコントローラ回路部104は、DRAMフラグ監視部1040、バッファ制御回路部1041、マルチプレクサMUX回路部1042~1045を有する。DRAMフラグ監視部1040は、CPUブリッジ回路部103を介してCPU150が制御するSDRAM160の状態をDRAMフラグとして監視するものである。DRAMフラグ監視部1040は、DRAMフラグをバッファ制御回路部1041に与えるものである。バッファ制御回路部1041は、USBコントローラ回路部102からの印刷データを、ハンドリングする論理回路である。バッファ制御回路部1041は、DRAMフラグ監視部1040からのDRAMフラグ及びSRAM105の格納状況に応じて、MUX回路部1042~1045の切替制御を行なうものである。MUX回路部1042~1045は、バッファ制御回路部1041の切替制御に基づいて、接続を切り替える接続切替手段である。例えば、MUX回路部1042~1045は、バッファ制御回路部1041からの指示に従って、接続を0と1に切り替えるものである。例えば、MUX回路部1042~1045は、0への切替信号が与えられると接続を0側に切り替え、1への切替信号が与えられると接続を1側に切り替える。MUX回路部1042は、印刷制御回路部106と接続するものであり、MUX回路部1043は、USBコントローラ回路部102と接続するものであり、MUX回路部1044は、SRAM105と接続するものであり、MUX回路部1045は、SDRAMコントローラ回路部107と接続するものである。A-2第1の実施形態の動作A-2-1全体動作次に、第1の実施形態のプリンタ10Aにおける画像形成処理の動作について、図面を参照しながら詳細に説明する。以下では、例えば、ホストPC20が60MByteの印刷データを形成するものとし、SRAM105が40MByteのデータ記憶容量を有する場合を例示する。図4は、電源投入時の内蔵CPU101の動作を示すフローチャートである。図5は、タイマー回路部108からタイマー割り込み信号を受信したときの内蔵CPU101の動作を示すフローチャートである。図6は、印刷データを受信したときの内蔵CPU101の動作を示すフローチャートである。図7は、プリンタ10Aの電源が投入されたときのCPU150の動作を示すフローチャートである。図8は、第1の実施形態のプリンタ10Aにおける動作を説明するタイムチャートである。ここでは、図8に例示したタイムチャートに従って、第1の実施形態の動作を説明する。図8において、まず、プリンタ10Aは、電源が投入されていない状態では、CPU150はパワーOFFPowOFFであり、内蔵CPU101もパワーOFFPowOFFである。例えば、10:00:0010時00分00秒に、ユーザ操作によりプリンタ10Aの電源が投入される。プリンタ10Aの電源が投入されると、電源回路部180からの電源が安定化し、その後、プリンタ10Aの各構成要素に対して安定した電源が供給される。例えば、電源が安定化には5秒程度の時間がかかり、10:00:05に、プリンタ10Aの各構成要素に安定した電源が供給される。電源が投入されると、内蔵CPU101は、図4に示すように、USBコントローラ回路部102の内部の省電力フラグ及び受信フラグを、OFFに設定するステップS110。このように、電源投入により省電力フラグ及び受信フラグがリセットされる。また、CPU150は、図7に示す動作フローに従って、SDRAM160を起動させる。図7において、まず電源が投入されると、CPU150は、SRAMコントローラ回路部104の内部のDRAMフラグをOFFに設定するステップS140。続いて、CPU150は、SDRAMコントローラ回路部107を制御して、SDRAM160のモードレジスタ設定、メモリリード/ライトチェック等の初期化シーケンスを開始するステップS141。この初期化シーケンスは、例えば15秒程度の時間を要する。従って、電源投入後、10:00:20に、初期化シーケンスが完了する。続いて、CPU150は、SRAMコントローラ回路部104の内部のDRAMフラグをONに設定するステップS142。なお、初期化シーケンス完了後、CPU150はアイドル状態となる。10:10:00に、プリンタ10Aの電源投入時から10分経過すると、タイマー回路部108はタイマー割り込みを発生する。なお、ここでは、省電力モードへのタイマー割り込みが10分で発生するように設定されているものとする。勿論、タイマー割り込み発生の設定時間は、特に限定されるものではなく、任意に設定できるものである。タイマー回路部108からのタイマー割り込み信号が内蔵CPU101に与えられると、内蔵CPU101は、図5に例示する動作を行なう。図5において、まず内蔵CPU101は、USBコントローラ回路部102の受信フラグを確認するS120。このとき、USBコントローラ回路部102は、ホストPC20からデータ受信をしていないので、受信フラグはOFFであるステップS121。つまり、プリンタ10Aが長時間使用されなかったものと判断され、内蔵CPU101は省電力フラグをONに設定するステップS123。また、省電力フラグがONになると、USBコントローラ回路部102は、電源回路部180に対して省電力モードへの切替信号を送信する。これにより、電源回路部180は電源遮断領域30Bに属する構成要素への給電を停止し、プリンタ10Aは省電力モードに移行するステップS123。なお、ステップS121において、USBコントローラ回路部102の受信フラグがONに設定されている場合、内蔵CPU101は受信フラグをOFFに設定するステップS122。その後、10:20:00に、ユーザ操作を受けて、ホストPC20が印刷データを作成し、印刷データがプリンタ10Aに送信される。印刷データがUSBコントローラ回路部102に与えられると、内蔵CPU101は、図6に例示する動作処理を行なう。図6において、まず内蔵CPU101は、USBコントローラ回路部102に設定されている省電力フラグを確認するステップS130。このとき、省電力フラグがONであるからステップS131、内蔵CPU101は、USBコントローラ回路部102の省電力フラグをOFFに設定するステップS132。また、省電力フラグがOFFになると、USBコントローラ回路部102は、電源回路部180に対して、通常モードへの切替信号を送信する。電源回路部180は、プリンタ10Aの全ての構成要素に対して電源給電が再開して、プリンタ10Aは通常モードに移行するステップS132。すなわち、電源遮断領域30Bに属する構成要素に電源供給が再開される。USBコントローラ回路部102は、電源安定化後に、USB接続されるホストPC20から印刷データの受信を開始するステップS133。USBコントローラ回路部102は、その受信した印刷データを順次、SRAMコントローラ回路部104に与え、受信したデータはSRAM105に格納される。すなわち、CPU150による初期化シーケンスがなされている間も、SRAMコントローラ回路部104は印刷データを受け取り、その印刷データをSRAM105に格納することができる。なお、SRAMコントローラ104における動作については、以下の画像形成処理の詳細な動作説明の項で詳細に説明する。一方、CPU150に電源が供給されると、電源安定化後、CPU150はSDRAM160の初期化シーケンスを開始する。このときのCPU150の動作を、図7を用いて説明する。図7において、まずCPU150は、SRAMコントローラ回路部104のDRAMフラグをOFFに設定するステップS140。続いて、CPU150は、SDRAMコントローラ回路部107を制御し、SDRAM160のモードレジスタ設定、メモリリード/ライトチェック等の初期化シーケンスを開始するステップS141。例えば初期化シーケンスには15秒程度の時間を要するので、10:20:20に、CPU150による初期化シーケンスが完了する。続いて、初期化シーケンスが完了すると、CPU150は、SRAMコントローラ回路部102内部のDRAMフラグをONに設定するステップS142。すなわち、10:20:20に、DRAMフラグはONとなる。10:20:35に、ホストPC20からの印刷データの受信が完了する。CPU150は印刷制御回路部106を制御し、SDRAM160に格納されている印刷データに基づいて、印刷制御回路部106が画像処理を行ない、印刷エンジン部170が印刷処理を行なう。10:21:05に、印刷が完了し、プリンタ10Aは印刷データに基づく印刷物を出力する。A-2-2画像形成処理の詳細な動作次に、10:20:00に、プリンタ10Aがデータ受信を開始してからのSRAMコントローラ回路部104における動作について、図面を参照しながら説明する。上述したように、受信された印刷データは、USBコントローラ回路部102から順次、SRAMコントローラ回路部104に送信される。SRAMコントローラ回路部104は、SDRAM160が使用できるまでの間、受信した印刷データを順次SRAM105に格納するようにし、SDRAM160が使用できるようになると、新しく受信した印刷データをSRAM105に格納しながら、SRAM105に既に格納されている印刷データを順番に読み出してSDRAM160に格納するようにする。また、SRAM105に格納されている印刷データがなくなると、SRAMコントローラ回路部104は、接続切替を行ない、USBコントローラ回路部102からの印刷データをSDRAM160に順次格納するようにする。図9は、印刷データのデータ受信開始からデータ受信量の推移を説明する説明図である。図9において、横軸は、印刷データ受信開始時10:20:00を時刻0としたときの受信開始からの時間秒secを示し、縦軸は、プリンタ10Aが受信したデータ受信量の累計MByteを示す。図9において、時刻0では、印刷データが受信され、省電力フラグがOFFとなり、通常モードへの移行が開始する。時刻5で、電源が安定化し、SRAMコントローラ回路部104の属する電源遮断領域30Bに属する構成要素への電源が立ち上がる。時刻5~時刻20まで、SRAMコントローラ回路部104のDRAMフラグはOFFである。このとき、図3に示すSRAMコントローラ回路部104では、バッファ制御回路部1041が、MUX回路部1042~1045に対して接続を0に切り替えるように制御する。具体的には、図3において、MUX回路部1042~1045は、接続を0に切り替えているので、USBコントローラ回路部102からの印刷データは、MUX回路部1043を介して、バッファ制御回路部1041に与えられる。また、バッファ制御回路部1041は、MUX回路部1044を介してSRAM105と接続し、印刷データをSRAM105に与えて格納する。また、MUX回路部1042の接続0側はMUX回路部1044に接続していないので、画像処理に係る中間データを格納するために、印刷制御回路部106がSRAM105にアクセスすることはできない。ここで、時刻5から時刻20までの期間における、USB転送速度は2MByte/secであった。従って、時刻20の時点で、SRAM105に格納されている印刷データの格納容量は30MByteに至る。さらに、初期化シーケンスが完了した時刻20以降は、DRAMフラグがONとなる。時刻20の時点では、DRAMフラグがONであり、かつ、SRAM105には格納済みの印刷データが存在する。このとき、図3に示すMUX回路部1042~1045は接続を0のままである。バッファ制御回路部1041は、DRAMフラグがONであり、かつ、SRAM105には格納済みの印刷データが存在するとき、MUX回路部1043を介して受信する印刷データを、MUX回路部1044を介してSRAM105に格納しながら、SRAM105に先に格納されている印刷データを読み出し、MUX回路部1045を介して、印刷データをSDRAMコントローラ回路部107に与える。すなわち、この期間では、バッファ制御回路部1041が、最新の印刷データをSRAM105に格納すると共に、既にSRAM105に格納されている印刷データを順番にSDRAM160にデータ移行する。ここで、このときのUSB転送速度は、2MBte/secであった。また、SRAM105からSDRAM160への経路内部バスの転送速度は、USB転送速度より早く、8MBte/secであった。従って、時刻20から5秒経過後の時刻25時点で、SRAM105の使用量は0Byteとなる。バッファ制御回路1045は、DRAMフラグがONであり、かつ、SRAM105には格納済みの印刷データが0Byteとなったとき、MUX回路部1042~1045に対して接続を1に切り替えるように制御する。具体的には、図3において、MUX回路部1042は、MUX回路部1044を介してSRAM105と接続する。これにより、印刷制御回路部106の画像処理に係る中間処理データをSRAM105に格納することができる。また、MUX回路部1043は、MUX回路部1045を介してSDRAMコントローラ回路部107と接続する。これにより、USBコントローラ回路部102からの印刷データをSDRAMコントローラ回路部107に格納することができる。時刻25以降は、USBコントローラ回路部102からの印刷データが、MUX回路部1043及びMUX回路部1045を経由して、SDRAMコントローラ回路部107に送信される。これにより、以降、USBコントローラ回路部102は、USBを経由して印刷データを受信し、受信した分を順次、SRAMコントローラ回路部104に送信する。この受信は10:20:35まで継続し、最終的には、SRAM105は60MByteのデータを受信することができる。ここで、第1の実施形態のプリンタ10Aによる画像形成処理と、SRAMコントローラ回路部104を有しない従来のプリンタによる画像形成処理とを比較する。図10は、SRAMコントローラ回路部104を有しない従来のプリンタを用いた画像形成処理を示すタイムチャートである。図11は、従来のプリンタを用いたときの印刷データのデータ受信開始からデータ受信量の推移を説明する説明図である。図10に示すように、従来のプリンタは、印刷データが受信されると、電源立ち上げ後、CPUがSDRAMの初期化シーケンスを完了してから、印刷データの受信が開始される。そのため、従来のプリンタを用いた場合、印刷データの受信開始時10:20:00から印刷が終了するまで10:21:20に80秒の時間を要している。一方、図8に示すように、第1の実施形態の画像形成処理の場合、印刷データの受信開始10:20:00から印刷が終了するまで10:21:05に65秒の時間を要する。すなわち、ユーザの待ち時間は65秒である。従って、第1の実施形態のプリンタ10Aは、図10及び図11に例示した従来のプリンタと比べて、15秒の待ち時間を削減したことになる。A-3第1の実施形態の効果以上のように、第1の実施形態によれば、省電力モードにおいて印刷データを受信した際に、画像処理SRAMを使用して印刷データの受信を開始できる切り替え機能を設けたため、SDRAMの初期化シーケンスを待たずして、より高速に印刷を開始することができる。この際、SRAMは画像処理SRAMを使用するため、新たなSRAMを追加する必要も無く、また、SRAMは電源遮断領域に配置されるため、省電力モード時の電力の増加は最低限に抑えることができる。B第2の実施形態次に、本発明の画像形成装置及び記憶制御装置の第2の実施形態について、図面を参照しながら詳細に説明する。B-1第2の実施形態の構成第2の実施形態も、図1に例示するように、プリンタ10がUSBによりホストPC20と接続しているものとする。第2の実施形態では、プリンタをプリンタ10Bと表記して説明する。プリンタ10Bは、第1の実施形態のプリンタ10Aと同様に、ホストPC20からの印刷データに基づいて印刷を行なうものである。また、プリンタ10Bは、第1の実施形態で説明した省電力モード機能と、接続されるホストPC20とUSB通信を行なわないときの電源供給の動作モードとして非受信モード機能とを有する。図12は、第2の実施形態のプリンタ10Bの内部構成を示すブロック図である。図12において、第1の実施形態のプリンタ10Aの構成要素に相当する構成要素については対応する番号を付している。図12において、プリンタ10Bは、CPU150、ASIC200、SDRAM160、印刷エンジン部170、電源回路部280を有する。また、図12に示すように、ASIC200は、内蔵CPU201、USBコントローラ回路部202、CPUブリッジ回路部103、SRAMコントローラ回路部204、SRAM211、SRAM212、印刷制御回路部106、SDRAMコントローラ回路部107、タイマー回路部108を有する。電源遮断領域30Bは、第1の実施形態と同様に、省電力モードのときに、電源供給を遮断する領域である。第2の実施形態の電源遮断領域30Bは、CPU150、SDRAM160、印刷エンジン部170、CPUブリッジ回路部103、SRAM212、印刷制御回路部106、SDRAMコントローラ回路部107が属する。電源遮断領域30Cは、非受信モードのときに、SRAMコントローラ回路部204、SRAM211への電源供給を行なう領域である。電源遮断領域30Cは、複数のSRAM211及び212のうち、1個のSRAM211を含むものとする。電源回路部280は、USBコントローラ回路部202からの切替信号に基づいて電源を供給するものであり、省電力モードのときには電源遮断領域30B及び電源遮断領域30Cに対して一時的に電源供給を停止するものである。また、電源回路部280は、非受信モードのときには、電源遮断領域30Cに属する構成要素に対して電源供給を行なうものである。このとき、電源回路部280は、電源遮断領域30Bに属する構成要素に対して電源供給を停止する。USBコントローラ回路部202は、第1の実施形態に加えて、USB接続するホストPC20からUSBバスのVBUS信号の有無を検知し、VBUS検知割り込み信号を内蔵CPU201に与える接続検知部を有するものである。また、USBコントローラ回路部202は、内蔵CPU201の制御の下、設定フラグを管理するものである。第2の実施形態のUSBコントローラ回路部202が管理する設定フラグは、第1の実施形態の受信フラグ、省電力フラグに加えて、USB停止フラグを有する。USB停止フラグは、USBバスのVBUS信号を検知しない場合にONとし、検知する場合にOFFとする。内蔵CPU201は、第1の実施形態の内蔵CPU101の機能に加えて、USBコントローラ回路部202からVBUS検知割り込み信号に基づいて、VBUS割り込み処理を行なうものである。SRAMコントローラ回路部204は、SRAMコントローラ回路部104の機能に加えて、2個のSRAM211及びSRAM212と接続可能とするものである。SRAM211は、電源遮断領域30Cに配置された記憶手段である。SRAM211は、電源非遮断記憶部ともいう。第2の実施形態では、SRAM211の記憶容量が10MByteであるとする。SRAM212は、電源遮断領域30Bに配置された記憶手段である。SRAM212は、電源遮断記憶部ともいう。第2の実施形態では、SRAM212の記憶容量が30MByteであるとする。なお、第2の実施形態では、2個のSRAM211及びSRAM212を備える場合を例示するが、3個以上であってもよい。図13は、SRAMコントローラ回路部204の内部構成及びその周辺構成を示す構成図である。図13において、SRAMコントローラ回路部204は、DRAMフラグ監視部1040、バッファ制御回路部2041、マルチプレクサMUX回路部1042~1045を有する。バッファ制御回路部2041は、DRAMフラグ監視部1040からのDRAMフラグ、SRAM211及び212の格納状況、及び、USBコントローラ回路部202からのUSB停止フラグに応じて、MUX回路部1042~1045の切替制御を行なうものである。MUX回路部1042~1044は、第1の実施形態と同様に、バッファ制御回路部2041の制御に基づいて、接続を切り替える接続切替手段である。MUX回路部1044は、SRAM211及び212に接続するものであり、データを受信すると、SRAM211から先にデータを格納する。B-2第2の実施形態の動作B-2-1全体動作次に、第2の実施形態のプリンタ10Bにおける画像形成処理の動作について、図面を参照しながら詳細に説明する。第2の実施形態の動作説明では、適宜、第1の実施形態で示した図4~図7も参照しながら説明する。また、第2の実施形態でも、例えば、ホストPC20が60MByteの印刷データを形成する場合を例示する。図14は、電源投入時の内蔵CPU201の動作を示すフローチャートである。図15は、VBUS_OFF割り込み時の内蔵CPU201の動作を示すフローチャートである。図16は、VBUS_OFF割り込み時の内蔵CPU201の動作を示すフローチャートである。図17及び図18は、第2の実施形態のプリンタ10Bにおける動作を説明するタイムチャートである。ここでは、図17に例示したタイムチャートに従って、第2の実施形態の動作を説明する。図17において、まず、プリンタ10Bは、電源が投入されていない状態では、CPU150はパワーOFFPowOFFであり、内蔵CPU201もパワーOFFPowOFFである。例えば、10:00:0010時00分00秒に、ユーザ操作によりプリンタ10Bの電源が投入される。10:00:05に、電源回路部280の電源が安定化し、プリンタ10Bの各構成要素に電源が供給される。電源が投入されると、内蔵CPU201は、図4に従って、USBコントローラ回路部202内部の受信フラグ、省電力フラグ及びUSB停止フラグをOFFに設定するステップS310。一方、CPU150は、図7に示す動作フローに従って、SDRAM160を起動させる。図7において、まず電源が投入されると、CPU150は、SRAMコントローラ回路部204内部のDRAMフラグをOFFに設定するステップS140。続いて、CPU150は、SDRAMコントローラ回路部107を制御し、SDRAM160のモードレジスタ設定、メモリリード/ライトチェック等の初期化シーケンスを開始するステップS141。この初期化シーケンスは、例えば15秒程度の時間を要するので、電源投入後、10:00:20に、初期化シーケンスが完了する。続いて、CPU150は、SRAMコントローラ回路部204の内部のDRAMフラグをONに設定するステップS142。以降、プリンタ10Bはアイドル状態となる。10:10:00に、プリンタ10Bの電源投入時から10分が経過すると、タイマー回路部108はタイマー割り込みを発生する。タイマー回路部108からタイマー割り込み信号が内蔵CPU201に与えられると、内蔵CPU201は、図5に例示する動作を行なう。図5において、まず内蔵CPU201は、USBコントローラ回路部202の受信フラグを確認するステップS120。このとき、USBコントローラ回路部202は、ホストPC20からデータ受信をしていないので、受信フラグはOFFであるステップS121。つまり、プリンタ10Bが長時間使用されなかったものと判断され、内蔵CPU201は省電力フラグをONに設定するステップS123。また、省電力フラグがONになると、USBコントローラ回路部202は、電源回路部280に対して省電力モードへの切替信号を送信する。これにより、電源回路部280は電源遮断領域30Bに属する構成要素への給電を停止し、プリンタ10Bは省電力モードに移行するステップS123。なお、ステップS121において、USBコントローラ回路部202の受信フラグがONに設定されている場合、内蔵CPU201は受信フラグをOFFに設定するステップS122。その後、10:20:00に、ユーザ操作を受けて、ホスト20がシャットダウンする。このため、プリンタ10Bにおいて、VBUS信号は、例えば、5Vから0Vに変化する。USBコントローラ回路部202は、VBUS信号の変化を検知し、VBUS_OFF割り込みを発生し、VBUS_OFF割り込み信号を内蔵CPU201に送信する。内蔵CPU201は、USBコントローラ回路部202からのVBUS_OFF割り込み信号を受信すると、USB通信が発生しないことを認識し、図15に例示した動作処理により、非受信モードに移行する。図15において、まず内蔵CPU201は、USBコントローラ回路部202の内部の省電力フラグを確認するステップS320。このとき、省電力フラグはOFFであるのでステップS321、内蔵CPU201は、USBコントローラ回路部202の省電力フラグをONに設定するステップS322。なお、USBコントローラ回路部202の受信フラグがONに設定されている場合には、処理をステップS323に移行する。また、省電力フラグがONになると、USBコントローラ回路部202は、電源回路部280に対して省電力モードへの切替信号を送信する。これにより、電源回路部280は、電源遮断領域30Bに属する構成要素への給電を停止し、プリンタ10Bは省電力モードに移行するステップS322。さらに、内蔵CPU201は、USBコントローラ回路部202のUSB停止フラグをONにする。そして、USB停止フラグがONになると、USBコントローラ回路部202は、電源回路部280に対して非受信モードへの切替信号を送信する。これにより、電源回路部280は、電源遮断領域30Cに属する構成要素への給電を停止し、プリンタ10Bは非受信モードに移行するステップS323。このように、非受信モードの場合、電源遮断領域30B及び電源遮断領域30Cに属する構成要素に対する電源給電が停止される。図18において、11:00:00に、ユーザ操作により、ホストPC20は電源が投入され起動する。このため、プリンタ10Bにおいて、VBUS信号は、例えば、0Vから5Vに変化する。USBコントローラ回路部202は、VBUS信号の変化を検知し、VBUS_ON割り込みを発生し、VBUS_ON割り込み信号を内蔵CPU201に送信する。内蔵CPU201は、USBコントローラ回路部202からのVBUS_ON割り込み信号を受信すると、USB通信が発生し得ることを認識し、図16に例示する動作処理により、非受信モードから省電力モードに移行する。図16において、まず内蔵CPU201は、USBコントローラ回路部202の内部のUSB停止フラグをOFFに設定するステップS330。また、USB停止フラグがOFFになると、USBコントローラ回路部202は、電源回路部280に対して省電力モードへの切替信号を送信する。電源回路部280は、電源遮断領域30Cに属する構成要素への安定した給電を再開し、切替信号受信してから5秒経過後に、安定した電源が電源遮断領域30Cに供給され、プリンタ10Bは省電力モードに移行するステップS323。このように、省電力モードの場合、電源遮断領域30Bに属する構成要素に対しては電源供給が停止されるが、電源遮断領域30Cに属する構成要素に対しては電源が供給される。11:20:00に、ユーザ操作により、ホストPC20が印刷データを作成し、印刷データがプリンタ10Bに送信される。印刷データがUSBコントローラ回路部202に与えられると、内蔵CPU201は、図6に例示する動作処理を行なう。図6において、まず内蔵CPU201は、USBコントローラ回路部202に設定されている省電力フラグを確認するステップS130。このとき、省電力フラグがONであるからステップS131、内蔵CPU201は、USBコントローラ回路部202の省電力フラグをOFFに設定するステップS132。また、省電力フラグがOFFになると、USBコントローラ回路部102は、電源回路部180に対して、通常モードへの切替信号を送信する。電源回路部180は、プリンタ10Aの全ての構成要素に対して電源給電が再開して、プリンタ10Aは通常モードに移行するステップS132。このとき、電源遮断領域30Bに属する構成要素への給電再開と平行して、USBコントローラ回路部202は、USBを経由して印刷データを受信し、受信した印刷データを順次、SRAMコントローラ回路部204に送信するステップS133。一方、CPU150への電源供給が開始されると、11:20:05に、電源が立ち上がり、CPU150は、図7に例示した動作処理に従って、SDRAM160の初期化シーケンスを開始する。図7において、まず電源が投入されると、CPU150は、SRAMコントローラ回路部204内部のDRAMフラグをOFFに設定するステップS140。続いて、CPU150は、SDRAMコントローラ回路部107を制御し、SDRAM160のモードレジスタ設定、メモリリード/ライトチェック等の初期化シーケンスを開始するステップS141。この初期化シーケンスは、例えば15秒程度の時間を要するので、電源投入後、11:20:20に、初期化シーケンスが完了する。続いて、CPU150は、SRAMコントローラ回路部204の内部のDRAMフラグをONに設定するステップS142。11:20:30に、ホストPC20からの印刷データの受信が完了する。CPU150は印刷制御回路部106を制御し、SDRAM160に格納されている印刷データに基づいて、印刷制御回路部106が画像処理を行ない、印刷エンジン部170が印刷処理を行なう。11:21:00に、印刷が完了し、プリンタ10Bは印刷データに基づく印刷物を出力する。B-2-2画像形成処理の詳細な動作次に、11:20:00に、プリンタ10Bがデータ受信を開始してからのSRAMコントローラ回路部204における動作について、図面を参照しながら詳細に説明する。図19は、印刷データのデータ受信開始からデータ受信量の推移を説明する説明図である。図19において、横軸は、印刷データ受信開始時11:20:00を時刻0としたときの受信開始からの時間秒secを示し、縦軸は、プリンタ10Bが受信したデータ受信量の累計MByteを示す。図19において、時刻0では、ホストPC20から印刷データが受信される。時刻0から電源が立ち上がる時刻5までの期間は、SRAMコントローラ回路部204のDRAMフラグはOFFであり、USBコントローラ回路部202のUSB停止フラグはOFFである。バッファ制御回路部2041は、DRAMフラグがOFFであるとき、MUX回路部1042~1045に対して接続を0に切り替えるよう制御する。具体的には、図13において、MUX回路部1042~1045は、接続を0に切り替えているので、USBコントローラ回路部202からの印刷データは、MUX回路部1043を介してバッファ制御回路部2041に与えられる。そして、バッファ制御回路部2041は、MUX回路部1044を介して、電源遮断領域10Cに属するSRAM211と接続し、印刷データをSRAM211に与えて格納する。ここで、時刻0から時刻5までの期間における、USB転送速度は2MByte/secであった。従って、時刻5の時点で、SRAM211の使用量は10MByteに至る。一方、時刻0において省電力フラグがOFFとなるから、その5秒後、時刻5において、SRAM212が属する電源遮断領域30Bの電源が立ち上がる。時刻5では、SRAMコントローラ回路部204の内部のDRAMフラグは依然OFFのままである。また、時刻5の時点で、先に印刷データを格納しているSRAM211の記憶容量が一杯となるが、SRAM212は電源が供給されているので使用可能な状態となる。また、このときのバッファ制御回路部2041は、MUX回路部1042~1045に対して0に切り替えている。従って、バッファ制御回路部2041は、MUX回路部1042~1045の接続を切り替えることなく、受信した印刷データの格納先を、SRAM211からSRAM212に切り替える。すなわち、時刻5以降は、USBコントローラ回路部202からの印刷データが、MUX回路部1043、バッファ制御回路部2041及びMUX回路部1044を介して、SRAM212に格納される。ここで、時刻5以降のUSB転送速度は2MByte/secであった。従って、時刻20の時点で、SRAM212の使用量は30MByteに至る。時刻20の時点で、初期化シーケンスが完了し、DRAMフラグがONとなる。バッファ制御回路部2041は、DRAMフラグがONであり、かつ、SRAM211及びSRAM212に格納済みのデータが存在するとき、USBコントローラ回路部202から受信した最新の印刷データをSRAM212に格納しながら、SRAM211及びSRAM212に格納されている先の受信データを、順番にSDRAMコントローラ回路部107へ送信する。バッファ制御回路部2041は、先に印刷データを格納したSRAM211における最も古い印刷データから順番に読み出してSDRAMコントローラ回路部107に送信し、SRAM211に格納されているデータがなくなると、次に、SRAM212に格納されている古い印刷データから順番に読み出してSDRAMコントローラ回路部107に送信する。時刻20から時刻25までの期間のUSB転送速度は2MByte/secであった。また、SRAM211及びSRAM212からSDRAM106への経路内部バスの転送速度は、USB転送速度より早い、10MByte/secであった。従って、時刻25の時点で、SRAM211及びSRAM212の使用量は共に0Byteとなる。バッファ制御回路2041は、DRAMフラグがONであり、かつ、SRAM211及びSRAM212に格納済みのデータが0Byteとなったとき、MUX回路部1042~1045に対して接続を1に切り替えるように制御する。具体的には、図13において、MUX回路部1042は、MUX回路部1044を介してSRAM211及びSRAM212に接続する。これにより、印刷制御回路部106の画像処理に係る中間処理データをSRAM211及びSRAM212に格納することができる。また、MUX回路部1043は、MUX回路部1045を介してSDRAMコントローラ回路部107と接続する。従って、時刻25以降は、USBコントローラ回路部202からの印刷データは、MUX回路部1043及びMUX回路部1045を経由して、SDRAMコントローラ回路部107へ送信される。これにより、以降、USBコントローラ回路部202は、USBを経由して受信した印刷データを、順次SRAMコントローラ回路部204に送信する。この受信は、時刻30まで継続し、最終的には、60MByteの印刷データを受信する。ここで、第2の実施形態のプリンタ10Bによる画像形成処理と、SRAMコントローラ回路部104を有しない従来のプリンタによる画像形成処理とを比較する。図10に示すように、従来のプリンタは、印刷データが受信されると、電源立ち上げ後、CPUがSDRAMの初期化シーケンスを完了してから、印刷データの受信が開始される。そのため、従来のプリンタを用いた場合、印刷データの受信開始時10:20:00から印刷が終了するまで10:21:20に80秒の時間を要している。一方、図18に示すように、第2の実施形態の画像形成処理の場合、印刷データの受信開始11:20:00から印刷が終了するまで11:21:00に60秒の時間を要する。すなわち、ユーザの待ち時間は60秒である。従って、第2の実施形態のプリンタ10Bは、図10及び図11に例示した従来のプリンタと比べて、20秒の待ち時間を削減したことになる。B-3第2の実施形態の効果以上のように、第2の実施形態では、第1の実施形態における画像処理SRAMを2つに分割して別の電源遮断領域に配置し、かつ、そのうち1つの電源遮断領域はデータ受信前には必ず電力が遮断されていない状態となるように制御するため、SDRAMの初期化シーケンスばかりでなく、電源立ち上がり期間を待たずして、より高速に印刷を開始することができる。この際、SRAMの多くは電源遮断領域に配置し、電源遮断領域の電源が立ち上がる期間のデータ受信バッファとして必要な容量のみを常時通電領域に配置するため、省電力モード時の電力の増加は最低限に抑えることができる。C他の実施形態上述した第1及び第2の実施形態においても種々の変形実施形態を例示したが、本発明は、以下に説明する変形実施形態にも適用することができる。C-1上述した第1及び第2の実施形態では、画像形成装置としてプリンタを用いた例を示したが、画像形成装置は、プリンタに限定されるものではなく、例えば、MFP、ファクシミリ、複写装置を用いたシステムにも利用できる。C-2上述した第1及び第2の実施形態では、外部装置であるホストPCとの接続がUSBによる場合を例示したが、外部装置との接続方法は、Ethernet登録商標、IEEE1284等のデータ通信インタフェースにも利用できる。C-3上述した第1及び第2の実施形態では、プリンタが省電力モードヘ移行する条件としてタイマーを用いたが、ユーザや外部装置からのコマンドを条件としても良い。同様に、省電力モードから復帰する条件としてデータ受信を用いたが、ユーザや外部装置からのコマンドを条件としても良い。C-4上述した第2の実施形態では、非受信モードヘ移行する条件としてVBUS_OFF外部装置との接続断検出を用いる場合を例示したが、例えば、ユーザや外部装置からのコマンドを条件としても良い。また例えば、Ethernet登録商標やIEEE1284等の接続において、外部装置との接続断を検出した場合を条件としても良い。また、外部装置との接続を複数持つ場合は、そのいずれも接続断を検出した場合を条件としても良い。また例えば、印刷エンジンの故障やジャム印刷用紙切れを条件としても良い。同様に、上述した第2の実施形態では、非受信モードから復帰する条件としてVBUS_ON外部装置との接続検出を用いたが、ユーザや外部装置からのコマンドを条件としても良く、また例えばEthernet登録商標やIEEE1284等の接続においても、外部装置との接続を検出した場合を条件としても良い。また、外部装置との接続を複数持つ場合は、そのいずれかが接続した場合を条件としても良い。また、印刷エンジンの故障やジャムからの復旧印刷用紙補充を条件としても良い。