外部と接続される第1の端子11および第2の端子12と、前記第1の端子11および前記第2の端子12に電気的に接続された回路基板20と、前記回路基板20に搭載され、前記第1の端子11および前記第2の端子12に電気的に接続された集積回路40を有する半導体素子30と、を備え、前記第1の端子11に電気的に接続された第1の導電ライン80と前記第2の端子12に電気的に接続された第2の導電ライン81との間に、ヒューズ33aが接続されており、前記ヒューズ33aは、前記半導体素子30内に形成された配線により構成されたものであり、前記ヒューズ33aの周りに、前記ヒューズ33a以外の部位が前記ヒューズ33aと非接触になるように空間部33bを設けたことを特徴とする電子装置。前記半導体素子30は、その表面を封止材50で封止されており、前記空間部33bは前記半導体素子30の表面に開口する開口部33cを有しており、その開口部33cは、前記空間部33bへの前記封止材50の侵入を防止するように狭くなっているものであることを特徴とする請求項1に記載の電子装置。前記空間部33bは、複数個であることを特徴とする請求項2に記載の電子装置。前記半導体素子30には凹部35が形成されており、前記ヒューズ33aは前記凹部35の外側から前記凹部35の内部に亘って前記凹部35の凹形状に沿った形状に形成されていることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。前記第1の導電ライン80と前記第2の導電ライン81との間に、1個のコンデンサ90と前記ヒューズ33aとが直列に接続されていることを特徴とする請求項1ないし4のいずれか1つに記載の電子装置。前記半導体素子30は、フリップチップ実装により前記回路基板20に搭載されることにより、前記集積回路40と前記回路基板30とが電気的に接続されていることを特徴とする請求項5に記載の電子装置。前記コンデンサ90は前記半導体素子30に直接搭載されており、前記半導体素子30内に形成された配線33と前記コンデンサ90とは、導電性接合部材2を介して電気的に接続されていることを特徴とする請求項5に記載の電子装置。そこで、本発明者は、ヒューズを、半導体素子内に形成された配線により構成されたものとすることを検討した。そうすれば、ヒューズは半導体素子内の配線であるから、その配線の長さや幅などを調整することで、溶断電流の設計を容易に行える。しかし、この場合、ヒューズ全体が周囲の絶縁膜等と接触状態にあると、溶融したヒューズの行き場が確保されにくくなり、溶断されにくくなる恐れがある。本発明は、上記した問題に鑑みてなされたものであり、半導体素子に接続された一対の導電ライン間に、ヒューズを設けるとともに、このヒューズを半導体素子内に形成された配線により構成してなる電子装置において、ヒューズの溶断を容易にしてFHを適切に防止することを目的とする。上記目的を達成するため、請求項1に記載の発明では、外部と接続される第1の端子11および第2の端子12と、第1の端子11および第2の端子12に電気的に接続された回路基板20と、回路基板20に搭載され、第1の端子11および第2の端子12に電気的に接続された集積回路40を有する半導体素子30と、を備え、第1の端子11に電気的に接続された第1の導電ライン80と第2の端子12に電気的に接続された第2の導電ライン81との間に、ヒューズ33aが接続されており、ヒューズ33aは、半導体素子30内に形成された配線により構成されたものであり、ヒューズ33aの周りに、ヒューズ33a以外の部位がヒューズ33aと非接触になるように空間部33bを設けたことを特徴とする。それによれば、空間部33bを設けて、ヒューズ33aにおいて他部分と非接触な部位を設けることで、ヒューズ33aが、当該ヒューズ33a以外の部位に邪魔されることなく、溶融したヒューズ33aの行き場が確保できるから、溶断しやすくなる。よって、本発明によれば、ヒューズの溶断を容易にしてFHを適切に防止することができる。また、請求項2に記載の発明では、請求項1に記載の電子装置において、半導体素子30は、その表面を封止材50で封止されており、空間部33bは半導体素子30の表面に開口する開口部33cを有しており、その開口部33cは、空間部33bへの封止材50の侵入を防止するように狭くなっているものであることを特徴とする。それによれば、空間部33bが半導体素子30の表面に開口する開口部33cを有しており、その半導体素子30の表面を封止材50で封止する場合に、空間部33bに封止材50が入り込まずに空間部33bが維持され、ヒューズ33aの非接触状態が確保される。さらに、請求項3に記載の発明では、請求項2に記載の電子装置において、空間部33bは、複数個であることを特徴とする。それによれば、個々の空間部33bの開口部33cのサイズは小さいものとしつつ、複数個の空間部33b全体によって、溶融したヒューズ33aの行き場となる体積が確保しやすくなる。また、請求項4に記載の発明では、請求項1ないし3のいずれか1つに記載の電子装置において、半導体素子30には凹部35が形成されており、ヒューズ33aは凹部35の外側から凹部35の内部に亘って凹部35の凹形状に沿った形状に形成されていることを特徴とする。それによれば、ヒューズ33aが凹部35の段差で切れやすくなる。また、請求項5に記載の発明では、請求項1ないし4のいずれか1つに記載の電子装置において、第1の導電ライン80と第2の導電ライン81との間に、1個のコンデンサ90とヒューズ33aとが直列に接続されていることを特徴とする。この種の電子装置においては、一般に、第1の端子に電気的に接続された第1の導電ラインたとえば電源ラインと第2の端子に電気的に接続された第2の導電ラインたとえばGNDラインとの間にて、コンデンサを設けて、電源平滑化やEMC特性の改善を図ることが行われる。このとき、コンデンサの短絡故障により、上記FHが発生する可能性がある。そこで、従来では、このFHを防ぐため、短絡時にFHになる可能性のあるコンデンサに関しては2個直列に接続し、リスクを低減していた。しかしながら、この手法にでは、コンデンサが2個必要となりさらに必要容量を確保するために各コンデンサの容量は2倍にする必要があることからコストアップになること、また寄生インダクタや抵抗が増えることでEMC特性が低下すること、コンデンサを配置するためのスペースも増えることなどが問題であった。このような問題に対して、請求項5に記載の発明によれば、コンデンサ90が短絡したときにヒューズ33aが分断されて、コンデンサ90に流れる電流が遮断されるから、コンデンサを2個直列とすることなくコンデンサの短絡によるFHを適切に防止することができる。さらに、請求項6に記載の発明のように、請求項5に記載の電子装置においては、半導体素子30は、フリップチップ実装により回路基板20に搭載されることにより、集積回路40と回路基板30とが電気的に接続されているものとしてもよい。それによれば、半導体素子30と回路基板20とをワイヤを介して接続する場合に比べて、当該ワイヤの寄生インダクタンスが無く好ましい。また、請求項7に記載の発明のように、請求項5に記載の電子装置においては、コンデンサ90は半導体素子30に直接搭載されており、半導体素子30内に形成された配線33とコンデンサ90とは、導電性接合部材2を介して電気的に接続されているものとしてもよい。それによれば、コンデンサ90と半導体素子30とをワイヤを介して接続する場合に比べて、当該ワイヤの寄生インダクタンスが無く好ましい。なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。第1実施形態図1は、本発明の第1実施形態に係る電子装置の概略平面構成を示す図であり、図2は、同電子装置の回路構成を示す図である。本実施形態の電子装置は、大きくは、外部と接続される第1の端子11および第2の端子12と、第1の端子11および第2の端子12に電気的に接続された回路基板20と、回路基板20に搭載され、第1の端子11および第2の端子12に電気的に接続された集積回路40を有する半導体素子30と、これら第1の端子11および第2の端子12、回路基板20、半導体素子30およびこれらの電気的接続部であるボンディングワイヤ70を封止するモールド樹脂50と、を備えて構成されている。第1の端子11および第2の端子12は、たとえばCuなどのリードフレームよりなるもので、外部電源60と接続される端子や出力端子などとして用いられる。これら第1および第2の端子11、12は、モールド樹脂50より露出するアウターリードにて外部との接続を行う。図2では、これら両端子11、12は、直流電源としての外部電源60と電気的に接続されており、第1の端子11は、外部電源60の高電圧側に接続される電源端子とされ、第2の端子12は、外部電源60の低電圧側に接続されるGND端子とされている。回路基板20は、単層もしくは多層の配線基板であり、セラミック基板や樹脂基板などよりなる。この回路基板20の表面には、第1のパッド21、第2のパッド22が設けられており、これら回路基板20の各パッド21、22は、回路基板20の表面や内層に設けられた配線23と導通している。これらパッド21、22、配線23は、Cuなどの箔や導電性ペーストなどよりなる。ここで、回路基板20の第1のパッド21は、ボンディングワイヤ70を介して第1の端子11に電気的に接続されており、回路基板20の第2のパッド22は、ボンディングワイヤ70を介して第2の端子12に電気的に接続されている。半導体素子30は、シリコン半導体などの半導体チップなどよりなるもので、はんだなどによって回路基板20上に搭載固定されている。半導体素子30の内部には、トランジスタなどより構成され電源回路などの用をなす集積回路40が形成されている。この集積回路40を有する半導体素子30は、一般的な半導体プロセスにより形成される。また、この集積回路40は、半導体素子30内に形成された配線33を介して、半導体素子30に設けられた第1のパッド31、第2のパッド32に引き出されている。これら半導体素子30の各パッド31、32および配線33は、スパッタや蒸着などにより形成されたAlなどの金属よりなる。ここで、半導体素子30の集積回路40は、半導体素子30の各パッド31、32からボンディングワイヤ70を介して、第1の端子11、第2の端子12と電気的に接続されることにより、外部電源60とともに電気回路を構成している。具体的には、図1に示されるように、外部電源60、第1の端子11、ワイヤ70、回路基板20の第1のパッド21、回路基板20の配線23、ワイヤ70、半導体素子30の第1のパッド31、半導体素子30内の配線33、集積回路40、半導体素子30内の配線33、半導体素子30の第2のパッド32、ワイヤ70、回路基板20の配線23、回路基板20の第2のパッド22、ワイヤ70、第2の端子12が、順次電気的に接続されて、電気回路が構成されている。そして、ここにおいては、第1の端子11~集積回路40までが第1の端子11に電気的に接続された第1の導電ライン80、ここでは高電圧側となる電源ライン80とされ、集積回路40~第2の端子12までが第2の端子12に電気的に接続された第2の導電ライン81、ここでは低電圧側のGNDライン81とされている。そして、本電子装置においては、第1の導電ライン80と第2の導電ライン81との間に、1個のコンデンサ90とヒューズ33aとが直列に接続されて設けられている。ここで、コンデンサ90は、一極側が第1の導電ライン80に電気的に接続されており、他極側がヒューズ33aの一側に電気的に接続されており、ヒューズ33aの他側は第2の導電ライン81に電気的に接続されている。このコンデンサ90は、電源平滑などの用をなすもので、たとえば一般的なセラミックコンデンサである。コンデンサ90の一極側、他極側はそれぞれ、回路基板20の表面に引き出された配線23に対して、はんだなどにより接続されている。そして、コンデンサ90の他極側に電気的に接続された回路基板20の配線23は、ボンディングワイヤ70を介して半導体素子の第3のパッド34に接続されている。この半導体素子30の第3のパッド34は、半導体素子30に形成された配線33aにより、刃素子30の第2のパッド32を介して半導体素子30内のGNDライン81側の配線33に接続されている。そして、この半導体素子30における第3のパッド34と第2のパッド32との間を接続する配線33aが、ヒューズ33aとして構成されている。このヒューズ33aを構成する配線は、半導体素子30におけるその他の配線33と同様に、Alなどの金属よりなる。それにより、この第3のパッド34は、ヒューズ33aを介してGND電位とされている。このように、本実施形態では、半導体素子30内の配線をヒューズ33aとして使うことに着目し、ヒューズ33aを半導体素子30内に形成された配線により構成されたものとしている。それによれば、仮にコンデンサ90が短絡したときには、ヒューズ33aが分断されて、コンデンサ90に流れる電流が遮断される。そのため、本実施形態によれば、従来のようにコンデンサを2個直列とすることなく、コンデンサ90の短絡によるFHを適切に防止することができる。また、ヒューズ33aは半導体素子30内の配線であるから、その配線の長さや幅などを調整することで、溶断電流の設計を容易に行える。ヒューズ33aを構成する配線の線幅や長さはある電流以上では溶断もしくは高抵抗化されるような寸法とする。具体的には、ヒューズ33aの長さL、幅Wは下記式に求められる。数1I2×L/W×R×θt=Tここで、Iは配線が溶断もしくは高抵抗化される電流、Rは配線のシート抵抗、θtは配線部の熱抵抗、Tは配線が溶断もしくは高抵抗化される温度である。この式により配線形状によってヒューズの定格電流を自由に決められることがわかる。さらに、図3は、本第1実施形態に係る電子装置の要部の概略断面構成を示す図であり、半導体素子30内のヒューズ33a近傍の構成を示している。図3に示されるように、本実施形態では、ヒューズ33aの周りに、ヒューズ33a以外の部位がヒューズ33aと非接触になるように空間部33bを設けたものである。具体的には、半導体素子30では、一般のものと同様、Siなどの半導体30aの上にSiO2などの絶縁膜30bを形成し、その上にAlなどの配線33を形成し、その上にポリイミドなどよりなる保護膜30cを形成する。なお、図3では、半導体素子30の第3のパッド34に接続されたボンディングワイヤ70も示している。そして、この半導体素子30の表面、すなわち保護膜30cは、トランスファーモールド法により形成されるエポキシ樹脂などよりなる封止材としてのモールド樹脂50により封止されている。ここで、本実施形態では、ヒューズ33a上の保護膜30cをパターニングして除去することで空間部33bを形成する。図4は、この保護膜30cに設けられた空間部33bの開口部33cの平面形状の一具体例をヒューズ33aとともに示す概略平面図である。図4に示されるように、空間部33bの開口部33cは、開口形状が矩形でも円形でもよい。ここでは、封止材は金型成形いわゆるトランスファーモールド法を用いて成形されるモールド樹脂50であり、空間部33bの開口部33cは、成型中におけるモールド樹脂溶融状態50が入らないレベルの大きさである。具体的には、開口部33cの幅33dは数十μm~数μm程度とする。なお、この開口部33cの幅33dとは、矩形開口部の場合は各辺の長さを意味し、円形開口部の場合は直径を意味するものであって、これら各辺の長さや直径が数十μm~数μm程度とされるものである。このように、本実施形態では、半導体素子30は、その表面を封止材としてのモールド樹脂50で封止されており、空間部33bは半導体素子30の表面に開口する開口部33cを有している。そして、その開口部33cは、空間部33bへのモールド樹脂50の侵入を防止するように狭くなっている。図3の例では、半導体素子30において、ヒューズ33aよりも半導体素子30の表面側に空間部33bが形成されており、その空間部33bにて、ヒューズ33aにおける半導体素子30の表面側の面すなわち、半導体30a側とは反対側の面が、モールド樹脂50に対して隙間を有し非接触とされている。そのため、本実施形態によれば、空間部33bでは、ヒューズ33aが、ヒューズ33a以外の部位に邪魔されることなく、溶融したヒューズ33aの行き場が確保できることから、溶断されやすくなる。仮に、ヒューズ33a上にSiO2などの絶縁膜が積層され、ヒューズ33aがこの絶縁膜に接触して被覆されていると、溶融したヒューズ33aが、当該絶縁膜にて変形を阻害され、行き場が無くなり、溶断しにくくなる可能性がある。その点、本実施形態によれば、ヒューズ33aをヒューズ33a以外の部位と非接触とする空間部33bがあるから、そのような問題を回避できる。ここで、ヒューズ33aの溶断前の状態は図4aに示され、溶断後の状態は図4bに示される。ここで、図4aでは、ヒューズ33aの長さ方向図4aの上下方向においてヒューズ33aの全体に空間部33bが設けられているが、溶融したヒューズ33aの行き場が確保されるならば、空間部33bは、当該長さ方向においてヒューズ33aの一部に設けられていてもよい。また、本実施形態によれば、空間部33bが半導体素子30の表面に開口する開口部33cを有し、その半導体素子30の表面をモールド樹脂50で封止するものとされている。そして、その場合に、開口部33cを狭くして、成型中に溶融状態のモールド樹脂50が空間部33bへ侵入するのを防止するようにしているから、空間部33bに封止材50が入り込まずに空間部33bが維持され、ヒューズ33aの非接触状態が確保される。このように、空間部33bは、開口部33cからモールド樹脂50が侵入しないように狭く、且つ、溶融したヒューズ33aの行き場が十分に確保されて溶断が容易となるように体積が大きいものである必要がある。そのような空間部33bとしては、開口部33cを狭くして深さを深いものとすることが望ましい。具体的には、たとえば、保護膜30cを厚いものとすればよい。または、半導体素子30の表面の絶縁膜内に多層の配線を形成したような場合には、その多層配線のうちのより素子内部側に位置する配線をヒューズ33aとして構成してやればよい。これらにより、保護膜や絶縁膜の厚さが生かされて、狭い開口部33cでも深さを稼いで体積の大きな空間部33bを実現しやすい。また、図5a、bは、本実施形態の他の例を示す概略断面図である。この図5に示されるように、ヒューズ33a上に設けられる空間部33bは、複数個であってもよい。この場合、空間部33bを複数個の空間部33bの集合体として構成しているため、当然、開口部33cも複数個となる。この場合、図5aに示されるように、複数個の開口部33cの中心がヒューズ33a上にて直線上に揃っているものであってもよいし、図5bに示されるように、複数個の開口部33cの中心が互い違いに配置されたものであってもよい。複数個の空間部33bとすることにより、個々の空間部33bについて開口部33cのサイズは小さいものとしつつ、複数個の空間部33b全体によって、溶融したヒューズ33aの行き場となる体積が確保しやすくなるという利点がある。また、図5に示されるように、空間部33bは、ヒューズ33aの幅方向図5中の左右方向に沿ってヒューズ33aを跨ぐように配置されているが、その開口部33cのサイズはヒューズ33aの幅よりも大きいことが望ましい。それにより、溶融したヒューズ33aの行き場スペースが確保しやすい。また、上記図3に示されるように、開口部33cがモールド樹脂50で閉塞されるものであって、且つ、開口部33cの形状が長方形である場合には、開口部33cは、成型時におけるモールド樹脂50の流れ方向と直交する方向に細長いものであることが、望ましい。それにより、開口部33cから空間部33b内へのモールド樹脂50の侵入防止に対して、好ましいものとなる。ここで、ヒューズ33a上の空間部33b近傍におけるモールド樹脂50の成型過程について、図6を参照して説明するとともに、空間部33b確保の考え方について述べておく。モールド樹脂50の成形時には、図6aに示されるように、溶融したモールド樹脂50が半導体素子30の表面、ここでは保護膜30c上を流れてくる。ここで、本実施形態では、空間部33bの開口部33cを狭いものとしているから、空間部33b上を通過するモールド樹脂50は、若干、開口部33cから空間部33b内に垂れ下がるものの、実質的に侵入することはない図6b参照。その後、図6cに示されるように、開口部33cは溶融状態のモールド樹脂50で覆われて、空間部33bが密閉される。ここで、この密閉された空間部33bの体積をVとし、成形時の温度をTとすると、空間部33b内の空気つまり体積Vの空気の圧力Pは、気体の状態方程式:PV=nRTにより求められる。そして、この空気の圧力Pが成形時に半導体素子30に加わるモールド樹脂50の圧力よりも大きければ、空間部33b内にモールド樹脂50が侵入することはない。このような開口部サイズや成形時の圧力関係を適宜設計してやれば、空間部33bへのモールド樹脂50の侵入を防止可能な空間部33bを容易に実現できるのである。第2実施形態図7は、本発明の第2実施形態に係る電子装置の要部を示す概略断面図である。ヒューズ33a上に設けられる空間部33bの構成としては、図7のようであってもよい。この図7の例では、半導体素子30において配線33の上に、さらにSiNまたはSiN/SiO2積層膜などよりなる絶縁膜30dを設け、その上に上記保護膜30cを積層している。そして、この場合、配線33のうちのヒューズ33aの上に位置する絶縁膜30dに、上記図3と同様の開口部を設けて、隙間を設けている。この場合、上記図3に比べて、絶縁膜30dから露出するヒューズ33aが、保護膜30cによって被覆保護され、モールド樹脂50の侵入も防げるので望ましい。第3実施形態図8は、本発明の第3実施形態に係る電子装置の要部であるヒューズ33aの概略断面構成を示す図であり、aはヒューズ33aの溶断前、bは溶断後を示している。本実施形態は、上記第1実施形態に比べて、半導体素子30内のヒューズ33aの構成が相違するものであり、ここでは、その相違点を中心に述べることとする。図8に示されるように、本実施形態では、半導体素子30に凹部35を形成し、ヒューズ33aを凹部35の外側から凹部35の内部に亘って凹部35の凹形状に沿った形状に形成している。ここでは、半導体素子30における半導体30a上に形成した絶縁膜30bに凹部35を形成し、この凹部35の外側から凹部35の側面を介して、凹部35の底に露出する配線33に接触するように、ヒューズ33aが形成されている。この凹部35の開口形状としては、多角形、円形等、特に限定しない。本実施形態によれば、図8aの状態からbの状態に示されるように、凹部35の段差によって、溶融したヒューズ33aが、凹部35の深さ方向にも移動可能となるから、一層溶断しやすくなる。なお、本実施形態は、半導体素子30に形成した凹部35を跨ぐようにヒューズ33aを形成するものであるから、上記第2実施形態との組み合わせについても、容易に行えることはもちろんである。第4実施形態図9は、本発明の第4実施形態に係る電子装置の要部の概略断面構成を示す図である。本実施形態では、上記第1~第3実施形態において、回路基板20への半導体素子30の実装形態を変更したところが相違するものである。なお、図9では、回路基板20および回路基板20上の各構成要素を封止する上記モールド樹脂は図示を省略してある。上記第1実施形態では、半導体素子30は、回路基板20上にワイヤボンド実装されていたが、本実施形態では、図9に示されるように、半導体素子30を、はんだ等のバンプ1を介したフリップチップ実装により回路基板20に搭載することにより、集積回路40と回路基板30とを電気的に接続している。また、図9では、回路基板20上にコンデンサ90が、はんだや導電性接着剤などの導電性接合部材2を介して搭載されている。そして、本実施形態によれば、上記第1実施形態では存在していたワイヤ70の寄生インダクタンスが無くなるという効果が発揮される。第5実施形態図10は、本発明の第5実施形態に係る電子装置の要部の概略断面構成を示す図である。本実施形態では、上記第1~第3実施形態において、コンデンサ90を半導体素子30に直接搭載したところが相違するものである。なお、図10では、回路基板20および回路基板20上の各構成要素を封止する上記モールド樹脂は図示を省略してある。図10に示されるように、コンデンサ90は半導体素子30に直接搭載されており、半導体素子30内に形成された配線33とコンデンサ90とは、導電性接合部材2を介して電気的に接続されている。この場合、コンデンサ90と半導体素子30とをワイヤを介して接続する場合に比べて、当該ワイヤの寄生インダクタンスが無く好ましい。他の実施形態なお、上記第1実施形態では、第1の導電ライン80と第2の導電ライン81と間にて直列接続されるコンデンサ90およびヒューズ33aについては、第1の導電ライン80寄りにコンデンサ90、第2の導電ライン81寄りにヒューズ33aを設けたが、場合によっては、これとは逆に、第1の導電ライン80寄りにヒューズ33a、第2の導電ライン81寄りにコンデンサ90を設けてもよい。また、上記各実施形態では、半導体素子30の表面を封止する封止材は、トランスファーモールド法により成形されるモールド樹脂50であったが、それ以外にも、封止材としては、たとえばポッティングなどにより成形される樹脂やゲルなどであってもよい。さらには、可能ならば、半導体素子30の表面は、封止材で封止されずに露出するものであってもよい。また、上記各実施形態では、空間部33bは、ヒューズ33aよりも半導体素子30の表面側具体的には表面の絶縁膜に設けられていたが、可能ならば、空間部33bはヒューズ33aよりも半導体素子10の内部側に設け、ヒューズ33aにおける半導体素子30の内部側の面を非接触状態とするようにしてもよい。また、ヒューズ33aは、第1の導電ライン80と第2の導電ライン81との間に設けられ、第1の導電ライン80と第2の導電ライン81との間に短絡電流が流れたときに、この短絡電流を遮断するものであればよい。それゆえ、このようなヒューズ33aとしての機能が発揮されるならば、両導電ライン80、81の間に設けられるヒューズ33aは、コンデンサ90と直列に接続されていなくてもよく、さらには、両導電ライン80、81の間にコンデンサが無い構成であってもよい。