標準半導体パッケージのリードフレームに接着される1対以上のMTJ磁気抵抗センサチップまたはGMR磁気抵抗センサチップを備えた単一パッケージブリッジ型磁界センサであって、前記複数のセンサチップのそれぞれは、固定抵抗を有する基準抵抗器と、磁界に応じて変化する抵抗を有する検出抵抗器とを備え、前記複数の基準抵抗器および前記複数の検出抵抗器のそれぞれは、単一の磁気抵抗素子として、列方向に電気的に相互接続された複数のMTJ磁気抵抗素子またはGMR磁気抵抗素子を備え、前記複数の磁気抵抗素子にバイアスをかけるために、複数の棒状永久磁石が前記複数の磁気抵抗素子の列の間に配置されており、前記複数の検出抵抗器は、動作磁界範囲において、印加磁界に線形的に比例する伝達曲線を有しており、前記複数のセンサチップの複数のボンドパッドは、2つ以上のワイヤボンドが前記複数の磁気抵抗素子のそれぞれの側に取り付けられるように設計されており、ブリッジセンサを形成するために、前記複数の磁気抵抗センサチップは、ワイヤボンディングによって互いに接続されるとともに、前記リードフレームにも接続されており、前記リードフレームおよび前記複数のセンサチップがプラスチックに封入されることにより、標準半導体パッケージを形成することを特徴とする単一パッケージブリッジ型磁界センサ。前記センサは、1つのセンサチップを備えたハーフブリッジセンサである請求項1に記載の単一パッケージブリッジ型磁界センサ。前記センサは、一対のセンサチップを備えたフルブリッジセンサであり、前記一対のセンサチップの一方が他方に対して180度回転している請求項1に記載の単一パッケージブリッジ型磁界センサ。前記複数の磁気抵抗素子は、楕円、矩形または菱形を含むがこれらに限定されない帯状にパターニングされる請求項1に記載の単一パッケージブリッジ型磁界センサ。前記基準抵抗器の前記複数の磁気抵抗素子は、前記検出抵抗器の前記複数の磁気抵抗素子とは異なる形状のアスペクト比でパターニングされる請求項1に記載の単一パッケージブリッジ型磁界センサ。前記基準抵抗器は、1つ以上の磁気遮蔽によって印加磁界から遮蔽されている請求項1に記載の単一パッケージブリッジ型磁界センサ。前記複数のセンサチップは、それぞれの伝達曲線の特徴を良好に一致させるために、組立前に検査および選別される請求項2または3に記載の単一パッケージブリッジ型磁界センサ。標準半導体パッケージのリードフレームに接着される一対以上のMTJ磁気抵抗センサチップまたはGMR磁気抵抗センサチップを備えた単一パッケージブリッジ型磁界センサであって、前記複数のセンサチップのそれぞれは、固定抵抗を有する基準抵抗器と、磁界に応じて変化する抵抗を有する検出抵抗器とを備え、前記複数の基準抵抗器および前記複数の検出抵抗器のそれぞれは、単一の磁気抵抗素子として、マトリックス状に電気的に相互接続された複数のMTJ磁気抵抗センサ素子またはGMR磁気抵抗センサ素子を備え、前記複数の検出抵抗器は、動作磁界範囲において、印加磁界に線形的に比例する伝達曲線を有しており、前記複数のセンサチップの複数のボンドパッドは、2つ以上のワイヤボンドが前記複数の磁気抵抗素子のそれぞれの側に取り付けられるように設計されており、ブリッジセンサを形成するために、前記複数の磁気抵抗センサチップは、ワイヤボンディングによって互いに接続されるとともに、前記リードフレームにも接続されており、前記リードフレームおよび前記複数のセンサチップがプラスチックに封入されることにより、標準半導体パッケージを形成することを特徴とする単一パッケージブリッジ型磁界センサ。前記センサは、1つのセンサチップを備えたハーフブリッジセンサである請求項8に記載の単一パッケージブリッジ型磁界センサ。前記センサは、一対のセンサチップを備えたフルブリッジセンサであり、前記一対のセンサチップの一方が他方に対して180度回転している請求項8に記載の単一パッケージブリッジ型磁界センサ。前記複数の磁気抵抗素子は、楕円、矩形または菱形を含むがこれらに限定されない帯状にパターニングされる請求項8に記載の単一パッケージブリッジ型磁界センサ。前記基準抵抗器の前記複数の磁気抵抗素子は、前記検出抵抗器の前記複数の磁気抵抗素子とは異なる形状のアスペクト比でパターニングされる請求項8に記載の単一パッケージブリッジ型磁界センサ。前記基準抵抗器は、1つ以上の磁気遮蔽によって印加磁界から遮蔽されている請求項8に記載の単一パッケージブリッジ型磁界センサ。前記複数のセンサチップは、それぞれの伝達曲線の特徴を良好に一致させるために、組立前に検査および選別される請求項9または10に記載の単一パッケージブリッジ型磁界センサ。本発明の目的は、MTJセンサチップまたはGMRセンサチップと標準の半導体製造工程とを用いて、標準半導体パッケージ内に、高性能マルチチップ、プッシュプルブリッジ型線形磁気抵抗センサを作製する方法を提供することである。上記目的を達成するために、本発明の一態様は、標準半導体パッケージのリードフレームに固定される1対以上のMTJ磁気抵抗センサチップまたはGMR磁気抵抗センサチップを備えた単一パッケージブリッジ型磁界センサを提供することである。前記複数のセンサチップのそれぞれは、固定抵抗値を有する基準抵抗器と、外部磁界に応じて変化する検出抵抗器とを備える。前記基準抵抗器および前記検出抵抗器は、どちらもアレイ状に相互接続された複数のMTJセンサ素子またはGMRセンサ素子を備える。さらに、前記基準抵抗器および前記検出抵抗器のそれぞれは、前記センサアレイの列の間に配置された棒状永久磁石によって磁気的にバイアスがかかっている。前記検出抵抗器の抵抗値は、外部磁界に線形的に依存する。前記複数のセンサチップはボンドパッドを含み、前記ボンドパッドは、ブリッジセンサを構成するために、複数のボンディング線によって前記リードフレームおよび隣接するセンサチップに前記複数のセンサチップを電気的に接続するのに用いられる。さらに、前記複数のセンサチップおよび前記リードフレームが封入されて標準半導体パッケージを形成する。本発明の別の態様は、標準半導体パッケージのリードフレームに固定される1対以上のMTJ磁気抵抗センサチップまたはGMR磁気抵抗センサチップを備えた単一パッケージブリッジ型磁界センサを提供することである。前記複数のセンサチップのそれぞれは、固定された基準抵抗器と、外部磁界に反応する検出抵抗器とを備える。前記基準抵抗器および前記検出抵抗器のそれぞれは、マトリックス状に配置され、かつ単一の磁気抵抗素子を形成するように相互接続された複数のMTJ磁気抵抗素子またはGMR磁気抵抗素子を備える。前記検出抵抗器の抵抗値は、外部磁界に線形的に比例する。前記複数のセンサチップはボンドパッドを含むため、前記複数の磁気抵抗素子の各ピンがボンディングワイヤに接続される。前記ボンディングワイヤは、前記複数のセンサチップを相互接続するとともに、ブリッジセンサの製造を可能にするために、前記リードフレームに前記複数のセンサチップを接続するのに用いられる。さらに、前記リードフレームおよび前記複数のセンサチップがプラスチックに封入されて標準半導体パッケージを形成する。従来技術と比較して、本発明は、製造し易く、低コストであり、かつ大量生産に適した高性能線形磁気抵抗センサの製造方法を記載している点で有利である。これらのセンサ素子はスピンバルブとして構成されており、複数の磁性層のうち、一方の磁性層は、基準となるために磁化の方向が固定されている。この固定層は、単一の磁性層でもよく、または合成反強磁性構造でもよい。合成反強磁性構造は、基準強磁性層に交換結合された固定強磁性層からなり、固定強磁性層は、反強磁性層と交換結合することによって磁気的に反応しなくなる。他方の磁性層は、いわゆる自由層であるが、印加磁界に応じて回転する。スピンバルブの抵抗は、自由強磁性層および固定強磁性層の磁化の方向の相対的な違いに比例して変化する。自由層が印加磁界に応じて回転するので、センサは、印加磁界を感知しやすい。MTJ素子において、自由層および固定層は、トンネル障壁によって隔てられている。電流は、このトンネル障壁を通って流れる。GMR素子において、自由層および固定層は、非磁性金属層によって隔てられている。電流は、多層薄膜の面内を流れることも、当該面に対して垂直に流れることもある。図1は、線形磁界測定に適したGMR磁気センサ素子またはMTJ磁気センサ素子の磁気抵抗伝達曲線の一般的な形状を模式的に示している。図示された伝達曲線は、参照符号1の低い抵抗値RLおよび参照符号2の高い抵抗値RHのそれぞれにおいて飽和する。これらの飽和状態の間の領域では、伝達曲線は、印加磁界Hに線形的に依存する。理想的でない場合、伝達曲線は、図表におけるH=0の点に対して対称ではない。飽和磁界4および5は、通常、自由層と固定層との層間結合によって決まる量だけずれている。いわゆるネール結合またはオレンジピール結合と呼ばれる層間結合の主な原因は、GMR構造およびMTJ構造の内部の強磁性膜の粗さに関係があり、材料および製造工程に左右される。飽和磁界4および5の間には、理論上はMTJ抵抗またはGMR抵抗の反応が線形である動作磁界領域がある。MTJ素子の感度、すなわち図1における伝達曲線の傾き3は、印加磁界に応じた自由層の剛性に依存する。傾き3は、具体的な設計および目的に対する磁界感度を実現するために、MTJ素子の形状によって調整することができる。通常、MTJ素子は、楕円、矩形および菱形等を含むがこれらに限定されない細長い形状にパターニングされ、固定層と直交する方向に配置される。ある場合には、自由層は、固定層に垂直な方向において、永久磁石によってバイアスがかけられる、または安定化されることがある。また、ある場合には、高い磁界感度を得るため、磁界集束装置または磁束ガイドが磁界センサに一体化されて、MTJ素子の自由層に印加される磁界を増幅させることもある。図2は、直列接続された基準抵抗器13および検出抵抗器14にバイアス電圧15が印加されるハーフブリッジ構成10の模式図である。基準抵抗器13は固定抵抗を有するが、検出抵抗器14の抵抗は印加磁界に反応する。ゆえに、出力電圧12は、検出抵抗器の両端の電圧差である。図3は、磁気抵抗チップ20におけるハーフブリッジの設計を示す。基準抵抗器23および検出抵抗器24は、それぞれ複数のMTJ素子231および複数のMTJ素子241からなり、上記複数のMTJ素子は、いくつかの列に並んで配置されている。上記複数のMTJ素子は、直列接続されて基準抵抗器および検出抵抗器を形成している。MTJ素子の列の間には、固定層に垂直な方向に、MTJ自由層にバイアスをかけるために、棒状永久磁石PM26が存在する。この場合、棒状永久磁石は、固定層の磁化方向に配置されている。チップ製造において、永久磁石は、自由層に安定化磁界を提供するために、固定層に垂直な方向に磁化されなければならない。永久磁石は、必ずしもMTJと同一平面内に形成されるとは限らない。しかし、十分なバイアス磁界強度を得るためには、両者は近接している方がよい。基準抵抗器は印加磁界に容易に反応するべきではないので、形状異方性および印加磁界に対する磁気剛性を得るために、基準MTJ素子231は、検出MTJ素子241とは、形状および/または形状のアスペクト比が異なっていてもよい。あるいは、チップ内に磁気遮蔽27を組み込んで、基準MTJ素子に対して磁界/磁束を遮蔽するようにしてもよい。一般に、磁気遮蔽は、基準MTJ素子の上面に配置された一片の軟磁石であり、全ての素子を覆うことによって磁界から素子を保護するものである。また、周縁部における遮蔽のフリンジ磁界もMTJ素子に影響を及ぼさない。図4は、磁気抵抗チップ30におけるハーフブリッジの第2の設計を示す。基準抵抗器33および検出抵抗器34は、それぞれ複数のMTJ素子331および複数のMTJ素子341からなり、上記複数のMTJ素子は、高い面積利用率を実現するために、マトリックス構成で配置されている。上記複数のMTJ素子は、基準抵抗器および検出抵抗器の両方において、直列接続されている。基準抵抗器は印加磁界に容易に反応するべきではないので、形状異方性および印加磁界に対する磁気剛性を得るために、基準MTJ素子331は、検出MTJ素子341とは、形状および/または形状のアスペクト比が異なっていてもよい。あるいは、チップ内に磁気遮蔽37を組み込んで、基準MTJ素子に対して磁界/磁束を遮蔽するようにしてもよい。一般に、磁気遮蔽は、基準MTJ素子の上面に配置された一片の軟磁石であり、全ての素子を覆うことによって磁界から素子を保護するものである。また、周縁部における遮蔽のフリンジ磁界もMTJ素子に影響を及ぼさない。図5は、標準半導体パッケージ内に配置され、かつ接続されたハーフブリッジ磁気抵抗チップ43を示す図である。上記接続にはワイヤボンディング技術が用いられている。複数の磁気抵抗センサチップは、ワイヤボンディングによって互いに接続されるとともに、リードフレームにも接続されている。ハーフブリッジチップは、図3および図4に示された上記実施形態の一方でもよい。パッケージの向き47に対する磁界検出方向46も図示されている。図6は、Vbias55とGND51との間に平行に接続されている基本的に2つのハーフブリッジを備えたフルブリッジ50の模式図である。一方のハーフブリッジは、基準抵抗器Rref1531および検出抵抗器Rs1541を含み、他方のハーフブリッジは、基準抵抗器Rref2532および検出抵抗器Rs2542を含む。出力は、VとVとの間の電圧差である。図7は、標準半導体パッケージ内に配置された2つの電気的に相互接続されている磁気抵抗チップ631および632を備えたフルブリッジセンサを示す図である。上記電気的接続にはワイヤボンディング技術が用いられている。複数の磁気抵抗センサチップは、ワイヤボンディングによって互いに接続されるとともに、リードフレームにも接続されている。上記2つの磁気抵抗チップの種類は、図3および図4に示された上記実施形態の一方でもよい。パッケージの向き67に対する磁界検出方向68も図示されている。このフルブリッジセンサの実施形態では、上記2つの磁気抵抗チップが互いに逆向きに配置されているため、それぞれの検出抵抗器の印加磁界に対する反応は、極性が反対になる。ゼロ磁界における基準抵抗器の抵抗と検出抵抗器の抵抗とは、互いに十分に一致しなければならないので、同じ製造工程で全てのMTJ素子を完成させる。さらに、基準抵抗器および検出抵抗器におけるMTJ素子の形状および/または形状のアスペクト比は、抵抗整合という制約のもとでのみ調整可能である。プッシュプルフルブリッジセンサは、従来のフルブリッジセンサよりも高い感度および大きな出力電圧をもたらすことができる。固定抵抗を有する2つの基準抵抗器を備える代わりに、4つの全ての抵抗器が印加磁界に反応するような方法で、プッシュプルフルブリッジを構成する。当業者には、本発明の範囲または精神から逸脱することなく、提案された発明にさまざまな修正を加え得ることが明らかであろう。さらに、本発明は、本発明の修正および変更が添付の特許請求およびその均等物の範囲内である場合に限り、そのような修正および変更を包含することを意図するものである。