"エピタキシャル表面を有する結晶性基板を設ける工程と、前記結晶性基板のエピタキシャル表面に、ある材料からなる多結晶層を堆積する工程と、前記多結晶層の粒界を第1のウェットエッチングによってエッチングする工程と、エッチングされた前記多結晶層をマスクとして用いることによって、前記多結晶層の前記粒界内の領域をプラズマエッチングによってエッチングする工程と、エッチングされた前記多結晶層を第2のウェットエッチングによって除去する工程とからなり、前記結晶性基板のエピタキシャル表面はパターニングされることがなく、かつ微細の凹凸を有している、エピタキシャル基板の製造方法。前記結晶性基板は、サファイア、SiC、GaN、GaAs、ZnO、Si、ScAlMgO4、SrCu2O2、YSZイットリア安定化ジルコニア、LiAlO2、LiGaO2、Li2SiO3、LiGeO3、NaAlO2、NaGaO2、Na2GeO3、Na2SiO3、Li3PO4、Li3AsO4、Li3VO4、Li2MgGeO4、Li2ZnGeO4、Li2CdGeO4、Li2MgSiO4、Li2ZnSiO4、Li2CdSiO4、Na2MgGeO4、Na2ZnGeO4、及びNa2ZnSiO4からなる群から選択された材料からなる、請求項1に記載の方法。前記多結晶層を形成するための前記材料はGe、ZnO、ZnS、CdSe、CdTe、CdS、ZnSe、InAs、InP、Si、ならびに、Al、NiもしくはFeの金属、及びSiAl,SiZn、もしくはSiNiのシリサイドからなる群から選択される、請求項2に記載の方法。前記結晶性基板の前記エピタキシャル表面は100~400nmの平均表面粗さRaを有する、請求項3に記載の方法。前記結晶性基板の前記エピタキシャル表面は50~350nmの平均PV値を有する、請求項3に記載の方法。前記多結晶層は、LPCVD低圧CVD、PECVDプラズマCVD、スパッタリング、及び熱蒸着からなる群から選択されるいずれかの方法によって前記結晶性基板の前記エピタキシャル表面上に堆積され、前記多結晶層は20~2000nmの厚さを有する、請求項3に記載の方法。エピタキシャル表面を有した結晶性基板を備え、前記エピタキシャル表面はパターニングされることがなく、かつ微細の凹凸を有している、エピタキシャル基板。前記結晶性基板は、サファイア、SiC、GaN、GaAs、ZnO、Si、ScAlMgO4、SrCu2O2、YSZイットリア安定化ジルコニア、LiAlO2、LiGaO2、Li2SiO3、LiGeO3、NaAlO2、NaGaO2、Na2GeO3、Na2SiO3、Li3PO4、Li3AsO4、Li3VO4、Li2MgGeO4、Li2ZnGeO4、Li2CdGeO4、Li2MgSiO4、Li2ZnSiO4、Li2CdSiO4、Na2MgGeO4、Na2ZnGeO4、及びNa2ZnSiO4からなる群から選択された材料からなる、請求項7に記載のエピタキシャル基板。前記結晶性基板の前記エピタキシャル表面は100~400nmの平均表面粗さRaを有する、請求項8に記載のエピタキシャル基板。前記結晶性基板の前記エピタキシャル表面は50~350nmの平均PV値を有する、請求項8に記載のエピタキシャル基板。しかし、パターニングされた表面を有するエピタキシャル基板の製造における従来技術の全てにおいて、フォトリソグラフィ技術を用いる必要があった。パターニング表面を備えたエピタキシャル基板の製造に関する従来技術では、製造コストが高く、製造のスピードが遅いことは明確である。本発明の一実施形態によると、エピタキシャル基板とその製造方法が提供される。より詳細には、本発明によるエピタキシャル基板のエピタキシャル表面はパターニングされないのも関わらず、優良な品質のエピタキシャル層を成長させ、横方向のエピタキシーを有する化合物半導体材料の利点を備える。さらに、本発明によるエピタキシャル基板の製造方法は、低コスト及び製造に要する時間短縮といった効果を奏する。本発明の好適な実施形態によると、エピタキシャル表面を有した結晶性基板を備える。結晶性基板は、エピタキシャル表面を有している。エピタキシャル表面はパターニングされることがなく、かつ微細の凹凸を有している。本発明の好適な実施形態によると、まず、エピタキシャル表面を有する結晶性基板を設ける。次に、結晶性基板のエピタキシャル表面に、ある材料からなる多結晶層を堆積する。そして、多結晶層の粒界を第1のウェットエッチングによってエッチングする。その後、エッチングされた前記多結晶層をマスクとして用いることによって、多結晶層の粒界内の領域をプラズマエッチングによってエッチングする。最後にエッチングされた多結晶層を第2のウェットエッチングによって除去する。結晶性基板のエピタキシャル表面はパターニングされることがなく、かつ微細の凹凸を有している。一実施形態によると、結晶性基板のエピタキシャル表面は100~400nmの平均表面粗さRaを有する。一実施形態によると、結晶性基板のエピタキシャル表面は50~350nmの平均PV値peaktovalleyheight、山から谷の高低差を有する。実用的な用途において、結晶性基板は、サファイア、SiC、GaN、GaAs、ZnO、Si、ScAlMgO4、SrCu2O2、YSZイットリア安定化ジルコニア、LiAlO2、LiGaO2、Li2SiO3、LiGeO3、NaAlO2、NaGaO2、Na2GeO3、Na2SiO3、Li3PO4、Li3AsO4、Li3VO4、Li2MgGeO4、Li2ZnGeO4、Li2CdGeO4、Li2MgSiO4、Li2ZnSiO4、Li2CdSiO4、Na2MgGeO4、Na2ZnGeO4、及びNa2ZnSiO4、又は他の商業的に入手可能なエピタキシー材料から選択された材料からなる。実用的な用途において、多結晶層を形成するための材料はGe、ZnO、ZnS、CdSe、CdTe、CdS、ZnSe、InAs、InP、Si、ならびに、Al、NiもしくはFeの金属、及びSiAl,SiZn、もしくはSiNiのシリサイド若しくは他のシリサイドからなる群から選択される。一実施形態によると、多結晶層は、LPCVD低圧CVD、PECVDプラズマCVD、スパッタリング、及び熱蒸着からなる群から選択されるいずれかの方法によって結晶性基板のエピタキシャル表面上に堆積される。一実施形態によると、多結晶層は20~2000nmの厚さを有する。従来技術に比べて、本発明によるエピタキシャル基板のエピタキシャル表面は微細の凹凸を有し、かつパターニングされないが、優良な品質をもってエピタキシャル層を成長する化合物半導体材料の利点を有する。さらに、本発明によるエピタキシャル基板の製造方法は低コスト、及び製造時間短縮の利点を有する。他の利点及び本発明の精神は以下の記載及び添付の図面を参照することによって理解することができる。図1を参照する。図1は本発明の好適な実施形態によるエピタキシャル基板1を示す断面図である。エピタキシャル基板1はエピタキシーの状態にある化合物半導体、例えばGaN、AlGaN,AlInGaN,又は他のIII‐V族化合物、又はCdTe,ZnO,ZnS又は他のII‐IV族化合物のために準備されている。図1に示すように、本発明によるエピタキシャル基板1は結晶性基板10を有する。結晶性基板10はエピタキシャル表面102を有する。従来技術とは異なり、結晶性基板10のエピタキシャル表面102は微細の凹凸を有し、パターニングされていない。従来技術のようにパターニングされた表面を有するエピタキシャル表面と同様に、本発明によるエピタキシャル基板1は横方向のエピタキシーを備えた化合物半導体材料の利点を有する。一実施形態によると、結晶性基板10のエピタキシャル表面102は平均表面粗さRaが100~400nmの範囲内にある。一実施形態によると、結晶性基板10のエピタキシャル表面102は平均PV値Rz、peaktovalleyheight、山から谷の高低差が50~350nmの範囲内にある。実用的な用途において、結晶性基板10は、サファイア、SiC、GaN、GaAs、ZnO、Si、ScAlMgO4、SrCu2O2、YSZイットリア安定化ジルコニア、LiAlO2、LiGaO2、Li2SiO3、LiGeO3、NaAlO2、NaGaO2、Na2GeO3、Na2SiO3、Li3PO4、Li3AsO4、Li3VO4、Li2MgGeO4、Li2ZnGeO4、Li2CdGeO4、Li2MgSiO4、Li2ZnSiO4、Li2CdSiO4、Na2MgGeO4、Na2ZnGeO4、及びNa2ZnSiO4、又は他の商業的に入手可能なエピタキシー材料から選択された材料からなる。図2a~cを参照すると、これらの断面図は、例えば図1に示されているような、エピタキシャル基板1を形成するための本発明の好適な実施形態による方法を示している。図2に示されるように、本発明による方法では、まず、結晶性基板10を準備する。結晶性基板10はエピタキシャル表面102を有する。実用的な用途において、結晶性基板10は、サファイア、SiC、GaN、GaAs、ZnO、Si、ScAlMgO4、SrCu2O2、YSZイットリア安定化ジルコニア、LiAlO2、LiGaO2、Li2SiO3、LiGeO3、NaAlO2、NaGaO2、Na2GeO3、Na2SiO3、Li3PO4、Li3AsO4、Li3VO4、Li2MgGeO4、Li2ZnGeO4、Li2CdGeO4、Li2MgSiO4、Li2ZnSiO4、Li2CdSiO4、Na2MgGeO4、Na2ZnGeO4、及びNa2ZnSiO4、又は他の商業的に入手可能なエピタキシー材料から選択された材料からなる。次に、本発明の方法によると、図2Bに示されるように結晶性基板10のエピタキシャル表面102の上に、一定の材料からなる多結晶層12を堆積させる。図2Bに示されているように。多結晶層12は粒界122を有する。実用的な用途において、多結晶層12を形成するための材料はGe、ZnO、ZnS、CdSe、CdTe、CdS、ZnSe、InAs、InP、Si、ならびに、Al、NiもしくはFeの金属、及びSiAl,SiZn、もしくはSiNiのシリサイド若しくは他のシリサイドからなる群から選択される。一実施形態によると、多結晶層12は、LPCVD低圧CVD、PECVDプラズマCVD、スパッタリング、及び熱蒸着からなる群から選択されるいずれかの方法によって結晶性基板10のエピタキシャル表面102上に堆積される。一実施形態によると、多結晶層は20~2000nmの厚さを有する。そして、多結晶層12の粒界122を第1のウェットエッチングによってエッチングする。エッチングされた多結晶層12が図2cに示されている。基板10としてサファイアを用いる場合における、多結晶層12の粒界122をエッチングするための様々なエッチング溶液、及びこれらエッチング溶液の組成が表1に記載されている。表1はセッコSecco液、サートルSirtl液、ライトWright液、サイターSeiter液を含む、4つのエッチング液を列挙している。さらに、表1のエッチング溶液はサファイア基板10をエッチングすることができないため、粒界122の下にあるサファイア基板10のエピタキシャル表面102が露出されるまで、これらの溶液は多結晶層12の粒界122をエッチングすることができる。そうでなければ、粒界122の下のサファイア基板10のエピタキシャル表面102が露出されない場合には、これらのエッチング溶液は多結晶層12の粒界122を一定の深さまでエッチングする。その後、エッチングされた多結晶層12をマスクとして用いることによって、多結晶層12の粒界122内の領域をプラズマエッチングによってエッチングする。最後にエッチングされた多結晶層12を第2のウェットエッチングによって除去する。結晶性基板のエピタキシャル表面はパターニングされることがなく、かつ微細の凹凸を有している。第2のウェットエッチング工程で使うのは、第1のウェットエッチング工程で使用するものと同一のエッチング溶液であってもよい。一実施形態において、結晶性基板10のエピタキシャル表面102は100~400nmの範囲内の平均表面粗さRaを有する。一実施形態において、結晶性基板10のエピタキシャル表面102は50~350nmの範囲内の平均PV値Rz、peaktovalleyheight、山から谷の高低差を有する。実施する場合には、結晶性基板10のエピタキシャル表面102は多結晶層12の厚さ及び粒界とエッチング条件を調節することによって、制御することができる。サファイア基板を例に考えると、本発明により製造されたサファイア基板試料の形状が図3の原子間力顕微鏡AFM画像に示してある。エピタキシャル基板の表面形状が微細の凹凸を有し、かつパターニングされていないことを明確に把握することができる。本発明により製造されたサファイア基板試料NRSSと表記しているの透過型電子顕微鏡TEM画像を図4に示している。サファイア基板のエピタキシャル表面に成長した、アンドープGaN層u‐GaNと表記している、すなわちドーピングされていないGaN層も図4に示している。図4はアンドープGaN層が低密度の欠陥を有し、またこれらは貫通欠陥というよりは横方向に広がる欠陥であることを明確に示している。上記のNRSS試料上に成長したアンドープGaN層のAFM画像を図5に示す。NRSS試料の上に成長したアンドープGaN層をKOH水溶液中、180°Cで1分間エッチングしたものを図6に示す。図6に示したエッチングされた溝は貫通欠陥の証拠を示している。統計学的な計数によれば、NRSS試料の上に成長したアンドープGaN層の貫通欠陥の密度は約3.6×106cm-2である。これに対し、平滑な表面を備えたサファイア基板の上に成長したアンドープGaN層のAFM画像を図7に示している。図5に比べると、図7は表面の平滑さが乏しいことが明らかである。統計学的な計数によれば、平滑な表面を備えたサファイア基板の上に成長したアンドープGaN層の貫通欠陥密度は約1×109cm-2である。平滑なエピタキシャル表面を有するエピタキシャル基板に比べて、本発明によるエピタキシャル基板が欠陥密度、特に貫通欠陥の密度を低減することができることが明確に把握できる。従来技術のパターニングされた表面を備えたエピタキシャル基板と同様に、本発明による、微細な凹凸を有し、かつパターニング不要のエピタキシャル基板1は横方向エピタキシーを有する化合物半導体材料の効果を奏し、欠陥密度を低減し、及びエピタキシャル層の品質を向上させる。表2には、本発明により製造された、微細凹凸のパターニング不要表面を備えたサファイア基板上にGaN層を成長した、NRSSと表記された試料の光電特性の計測値を示す。これに対比して、表2はパターニング表面を備えたサファイア基板の上に成長したGaN層を有する、PSSと表記した試料の計測値と、平滑表面を有するサファイア基板上にGaN層を成長した、FSSと表記してある試料の光電特性も示している。表2に列記された好転特性において、本発明によるサファイア基板のNRSS試料の光電特性は、パターニングされたサファイア基板を有するPSS試料の光電特性と近い値を示し、平滑な表面のサファイア基板を有するFSS試料の光電特性よりも好適な値を示すことが証明された。従来技術とは異なり、本発明によるエピタキシャル基板の製造方法はフォトグラフィ工程が不要であるばかりではなく、他の複雑な工程も必要としない。したがって、本発明による製造方法は低い製造コストと製造スピードが速いという利点を有する。上記の実施例と説明により、本発明の特徴と本質が記載された。当業者であれば本発明から教示されることを保持しながら、多数の変更が可能であることを把握するものである。したがって、上記の開示事項は請求項に記載の範囲を制限するものと解釈されてはならない。"