"共通母線に接続された複数相のスイッチ素子と、前記各スイッチ素子を制御する制御手段と、を有し、前記制御手段は、前記複数相のスイッチ素子のうち、一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように断接制御するための、各スイッチ素子の駆動指令信号を生成する駆動指令生成手段と、前記一のスイッチ素子が断接に要する時間と、前記他のスイッチ素子が断接に要する時間の時間差を求め、この時間差に基づいて、前記各スイッチ素子の断接タイミングが一致するように、前記各スイッチ素子に出力する駆動指令信号の出力タイミングを補正する遅れ補正手段と、を含むことを特徴とする電力変換装置。前記遅れ補正手段は、前記一のスイッチ素子、及び前記他のスイッチ素子が接続される回路の状態と、前記断接に要する時間との対応を示す対応マップを有し、前記回路の状態に基づき、前記対応マップを参照して前記時間差を求めることを特徴とする請求項1に記載の電力変換装置。前記回路の状態は、前記各スイッチ素子の断接動作時に流れる電流値、及び各スイッチ素子の周囲温度であり、前記各スイッチ素子に流れる電流を測定する電流測定手段と、前記周囲温度を測定する温度測定手段を更に備え、前記遅れ補正手段は、前記電流測定手段にて測定される電流、及び前記温度測定手段にて測定される周囲温度に基づき、前記対応マップを参照して前記時間差を求めることを特徴とする請求項2に記載の電力変換装置。前記遅れ補正手段は、ある制御周期における前記一のスイッチ素子が断接に要する時間、及び前記他のスイッチ素子が断接に要する時間を測定し、これらの差分を前記時間差とすることを特徴とする請求項1に記載の電力変換装置。前記各スイッチ素子に生じる電圧を測定する電圧測定手段を更に備え、前記遅れ補正手段は、前記指令信号を駆動指令信号を送信してから電圧変動が生じるまでの時間を前記断接に要する時間として測定することを特徴とする請求項4に記載の電力変換装置。しかしながら、上述した特許文献1では、電流の向きが同一で、且つ同時にオンとなる場合の電流変化率di/dtの増加を抑制することができるものの、スイッチ素子が単独でオン、或いはオフとなった際に生じる急激な電流変化を抑制することができないという欠点がある。本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、各スイッチ素子のオン、オフに伴う急激な電流変化を抑制することが可能な電力変換装置を提供することにある。上記目的を達成するため、本発明は、共通母線に接続された複数相のスイッチ素子と、前記各スイッチ素子を制御する制御手段と、を有し、前記制御手段は、前記複数相のスイッチ素子のうち、一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように断接制御するための、各スイッチ素子の駆動指令信号を生成する駆動指令生成手段と、前記一のスイッチ素子が断接に要する時間と、前記他のスイッチ素子が断接に要する時間の時間差を求め、この時間差に基づいて、前記各スイッチ素子の断接タイミングが一致するように、前記各スイッチ素子に出力する駆動指令信号の出力タイミングを補正する遅れ補正手段と、を含むことを特徴とする。本発明に係る電力変換装置では、一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように、各スイッチ素子の駆動指令信号を出力し、更に、遅れ補正手段により各スイッチ素子に駆動指令信号を出力するタイミングを補正するので、各スイッチ素子に流れる電流を同期させることができ、共通母線の電流変化を確実に抑制することが可能となる。その結果、回路に生じる電圧の跳ね上がりを確実に防止することが可能となる。以下、本発明の実施形態を図面を参照して説明する。[第1実施形態の説明]図1は、本発明の実施形態に係る電力変換装置100及び該電力変換装置100より電力が供給されて駆動するモータ13の構成を示す回路図である。なお、本実施形態では、電力変換装置100は、直流を3相交流へ変換する例について示しているが、変換する交流は3相に限定されず4相以上の多相交流であっても良い。図1に示すように、電力変換装置100は、インバータ装置11及びモータ制御装置制御手段14を備えている。インバータ装置11は、直流電圧Edを供給する直流電源12と、該直流電源12に接続されるコンデンサC1を備え、更に、IGBT絶縁ゲートバイポーラトランジスタを用いたスイッチ素子S1,S2,S3,S4,S5,S6と、各スイッチ素子S1~S6に対して逆並列に接続されたダイオードD1,D2,D3,D4,D5,D6を備えている。そして、互いに直列接続されたスイッチ素子の対、即ちS1とS2,S3とS4,S5とS6は、それぞれインバータ装置11の各相の上アームと下アームとを構成している。なお、スイッチ素子はIGBTに限定されるものではない。スイッチ素子S1のエミッタとスイッチ素子S2のコレクタが接続され、この接続点が3相交流U相の出力点となり、モータ13のU相に接続されている。同様に、スイッチ素子S3のエミッタとスイッチ素子S4のコレクタが接続され、この接続点が3相交流V相の出力点となり、モータ13のV相に接続されている。同様に、スイッチ素子S5のエミッタとスイッチ素子S6のコレクタが接続され、この接続点が3相交流W相の出力点となり、モータ13のW相が接続されている。スイッチ素子S1,S3,S5の各コレクタは、共通母線を経由して直流電源12の正極に接続され、スイッチ素子S2,S4,S6の各エミッタは、共通母線を経由して直流電源12の負極に接続されている。スイッチ素子S1~S6の各ゲートは、モータ制御装置14が出力する制御信号により駆動される。モータ制御装置14は、電流センサ図2の符号19が検出するモータ13へ流れる各相の負荷電流Iu,Iv,Iwと、回転数センサ図2の符号18が検出するモータ13の回転位置と、図示省略の上位装置から与えられるトルク指令値に基づいて、各スイッチ素子S1~S6をPMW制御する制御信号を生成して、各スイッチ素子S1~S6のゲートへ出力する。特に限定されないが本実施形態では、モータ制御装置14は、演算処理装置CPUと、プログラムROMと、作業用RAMと、入出力インタフェースとを備えたマイクロプロセッサで構成されている。そして、モータ制御装置14の制御機能は、ROMに格納されたプログラムをCPUが実行することにより実現されている。次に、図1に示したインバータ装置11を制御するモータ制御装置制御手段14の詳細な構成を図2に示すブロック図を参照して説明する。図2に示すように、モータ制御装置14は、例えば車両駆動用のモータ13を制御するものであり、トルク制御部21と、電流制御部22と、駆動指令生成部駆動指令生成手段31と、遅れ補正部遅れ補正手段26と、を備えている。更に、駆動指令生成部31は、電圧指令演算部23と、パルス幅演算部24、及びタイミング制御部25を備えている。そして、インバータ装置11に設けられる各スイッチ素子S1~S6の駆動信号を後述する手法で生成してタイミング制御部25より出力し、更にこの駆動信号の出力タイミングを遅れ補正部26にて補正して、各スイッチ素子S1~S6のゲートに出力することにより、インバータ装置11を駆動する。また、モータ13に流れる電流を検出する電流センサ19を備えている。トルク制御部21は、外部より与えられるトルク指令値Tと、モータ13の回転数を検出する回転数センサ18で検出されるモータ回転数ωとに基づいて、モータ13のd軸及びq軸電流指令値id,iqをそれぞれ演算する。電流制御部22は、d軸及びq軸電流指令値id,iqと、d軸及びq軸電流値Id,Iqとに基づいて、指令値と実値とを一致させるためのd軸及びq軸電圧指令値vd,vqをそれぞれ演算する。ここで、d軸及びq軸電流値Id,Iqは、モータ13の各相U相、V相、W相の電流iu,iv,iwを電流センサ19にて検出した上で、電圧指令演算部23にてd軸及びq軸電流値Id,Iqに変換することにより演算される。なお、モータ13の各相の電流の和はゼロとなるため、少なくとも2相の電流iu,ivを検出することにより、モータ13の3相の電流iu,iv,iwを取得することができる。駆動指令生成部31の電圧指令演算部23は、d軸及びq軸電圧指令値vd,vqを3相の出力電圧指令値vu,vv,vwに変換する。パルス幅演算部24は、電圧指令演算部23より出力されたU相、V相、W相の各電圧指令値vu,vv,vwに対応するインバータ装置11の駆動パルスDup,Dun,Dvp,Dvn,Dwp,Dwnを生成して、タイミング制御部25に出力する。なお、電圧指令値に限らず、電流指令値を用いることも可能である。タイミング制御部25は、インバータ装置11に設けられた各スイッチ素子S1~S6をオン、オフするタイミングを、後述する手法により変更した駆動パルスTup,Tun,Tvp,Tvn,Twp,Twnを生成し、遅れ補正部26に出力する。なお、Tup,Tunは、U相の上段、下段のスイッチ素子S1,S2に供給する駆動パルスを示し、Tvp,Tvnは、V相の上段、下段のスイッチ素子S3,S4に供給する駆動パルスを示し、Twp,Twnは、W相の上段、下段のスイッチ素子S5,S6に供給する駆動パルスを示している。遅れ補正部26は、タイミング制御部25より出力される各スイッチ素子に対する駆動パルスの出力タイミングと、実際に各スイッチ素子が接続或いは遮断するタイミングとの間の遅れ時間を算出し、この遅れ時間に基づいてタイミング制御部25より出力される各駆動パルスの出力タイミングを補正する。次に、図2に示したパルス幅演算部24により、3相の電圧指令値vu,vv,vwから各スイッチ素子S1~S6に出力する駆動パルスDup,Dun,Dvp,Dvn,Dwp,Dwnを生成する手順について、図3に示すタイミングチャートを参照して説明する。なお、図3では、説明を簡素化するために2相の電圧指令値vu,vvから、上側アームの駆動パルスDupスイッチ素子S1に供給する駆動パルス,Dvpスイッチ素子S3に供給する駆動パルスを生成する場合についてのみ記載している。パルス幅演算部24では、図3aに示す三角波のキャリア信号s1が供給されると、このキャリア信号s1と各電圧指令値vu,vvとを比較し、上側アームについては電圧指令値がキャリア信号s1よりも大きい時間帯がオン、小さい時間帯がオフとなる駆動パルスとし、下側アームについては、電圧指令値がキャリア信号s1よりも小さい時間帯がオン、大きい時間帯がオフとなる駆動パルスを生成する。更に、オフからオンに切り替わる時刻を遅らせることによりデッドタイムを設ける。このデッドタイムを設けることにより、上下アームの短絡を防止できる。従って、U相の上側アームの電圧指令値vuは、時刻t1でキャリア信号s1を上回るので、図3bに示すように、駆動パルスDupは、この時刻t1よりもΔtだけ遅れた時刻t2にてオンとなり、時刻t3で電圧指令値vuがキャリア信号s1を下回るので、駆動パルスDupはこの時刻t3でオフとなる。即ち、図3bに示す如くの駆動パルスDupが生成される。同様に、V相の上側アームの電圧指令値vvは、時刻t4でキャリア信号s1を上回るので、図3cに示すように、駆動パルスDvpは、この時刻t4よりもΔtだけ遅れた時刻t5にてオンとなり、時刻t6で電圧指令値vvがキャリア信号s1を下回るので、駆動パルスDvpはこの時刻t6でオフとなる。即ち、図3cに示す如くの駆動パルスDvpが生成される。なお、W相の電圧指令値vwについても同様であり、図3では省略している。次に、図2に示したタイミング制御部25にて、各駆動パルスDup,Dun,Dvp,Dvn,Dwp,Dwnの位相をシフトして、駆動パルスTup,Tun,Tvp,Tvn,Twp,Twnを生成する第1の手順について説明する。なお、ここでは、V相の上側アームスイッチ素子S3の駆動パルスDvpのタイミングを変更して、駆動パルスTvpを生成する例について説明する。即ち、図3cに示した駆動パルスDvpの位相をシフトして、図3dに示す如くの駆動パルスTvpを生成する。この駆動パルスの変更手順について説明すると、まず時刻t4で電圧指令値vvがキャリア信号s1を上回った際に、Δt経過後の時刻t5にて駆動パルスTvpをオンとせずに、電圧指令値vvがキャリア信号s1を下回るまでの時間、即ち、時刻t5~t6間の時間デューティ幅を求め、このデューティ幅を記録する。そして、駆動パルスDupがオフとなる時刻t3にて、駆動パルスTvpをオンとさせ、上記のデューティ幅だけオン状態を継続させた後オフとする。その結果、駆動パルスTvpは、図3dに示す駆動パルスに変更されることになる。ここで、駆動パルスDupの立ち下がり時刻オフとなるタイミングと、駆動パルスTvpの立ち上がり時刻オンとなるタイミングを一致させる理由は、双方の電流向きが異なる電流が互いに相殺されて、図1に示したコンデンサC1に流れる電流を低減することである。この詳細については後述する。また、実際には駆動パルスDupのオフ指令が出力されてから、実際にスイッチ素子S1がオフ遮断とされるまでに遅れ時間が生じる。同様に、駆動パルスTvpのオン指令が出力されてから、実際にスイッチ素子S3がオン接続となるまでに遅れ時間が生じる。以下、これを図14に示す特性図を参照して説明する。図14は、タイミング制御部25より出力される駆動パルスS21が停止した後の、スイッチ素子のコレクタ電流IcS22、エミッタゲート間電圧VgeS23、及びエミッタコレクタ間電圧VceS24の変化を示す特性図である。そして、図14から理解されるように、駆動パルスが停止してから、電圧Vce間の電圧が上昇するまで即ち、スイッチ素子が遮断するまでに2[μsec]程度の時間を遅れ時間が生じていることが理解される。また、通常はオン時の遅れ時間の方が、オフ時の遅れ時間よりも長い。従って、駆動パルスDupのオフ指令図3b参照と、駆動パルスTvp図3d参照のオン指令の出力タイミングを合わせた場合でも、実際にスイッチ素子S1がオフとされるタイミングとスイッチ素子S3がオンされるタイミングに時間差が生じ、コンデンサC1に流れる電流を効果的に低減することができない場合が生じる。そこで、本実施形態では、遅れ補正部26にて後述する手法により、スイッチ素子の断接のタイミングが一致するように駆動パルスの出力タイミングを補正する。次に、図2に示したタイミング制御部25にて、各駆動パルスDup,Dun,Dvp,Dvn,Dwp,Dwnの位相をシフトして、駆動パルスTup,Tun,Tvp,Tvn,Twp,Twnを生成する第2の手順について説明する。ここでは、図3cに示した駆動パルスDvpを分割し、且つ位相をシフトして、図3eの符号s2,s3に示す2つの駆動パルスに変更する。この駆動パルスの変更手順について説明すると、まず時刻t4で電圧指令値vvがキャリア信号s1を上回り、Δt後の時刻t5にて駆動パルスTvpをオンとし、その後、キャリア信号s1が最下点に達する時刻t8で駆動パルスTvpをオフとする。その結果、図3eの符号s2に示す駆動パルスが生成される。また、電圧信号vvがキャリア信号s1を上回ってから該キャリア信号s1を下回るまでの時間、即ち、図3cに示す時刻t5~t6間の時間デューティ幅を求め、このデューティ幅を記録する。そして、駆動パルスDupがオフとなる時刻t3にて、駆動パルスTvpを再度オンとさせ、上記のデューティ幅から、時刻t5~t8間の時間駆動パルスs2を減算した時間だけオン状態を継続させた後、駆動パルスTvpをオフとする。なお、t8~t6間の時間デューティ幅を記録し、そのデューティを用いて、時刻t3からのオン時間を定めることも可能である。その結果、駆動パルスTvpは、図3eに示す2つの駆動パルスs2,s3に変更されることになる。この場合、2つの駆動パルスs2,s3の合計のパルス幅は、図3cに示す時刻t5~t6の駆動パルス幅と同一となっている。第2の手順では、前述した第1の手順と対比して、キャリア信号s1の境界時刻t8を跨ぐ駆動パルスを発生させないので図3dに示すTvpではt5~t6の駆動パルスが時刻t8を跨いでいる、キャリア信号との同期特性が悪化しないという利点がある。なお、図3ではU相とV相で駆動パルスのタイミングを合わせる例について説明したが、他の2相間でも同様に、駆動パルスのタイミングを合わせることができる。また、3相で駆動パルスを合わせる場合については、2相間でのタイミング合わせと同様の思想を適用することができ、例えば、U相の駆動パルスの立ち下がりに、V相、及びW相の駆動パルスの立ち上がりを合わせれば良い。次に、図3d、eに示したように一の駆動パルスの立ち上がりと、他の駆動パルスの立ち下がりを一致させる目的について説明する。図4a~cは、それぞれU相、V相、W相の各相に設けられる各スイッチ素子S1~S6のオン、オフ動作を示すタイミングチャートである。図中の白抜き部分は、上側のスイッチ素子S1,S3,S5がオンとなるタイミングを示し、斜線部分は、下側のスイッチ素子S2,S4,S6がオンとなるタイミングを示している。そして、各相の波形はそれぞれ120度位相がずれた正弦波形となっている。そして、図4b中の符号q1に示すタイミングV相上側のスイッチ素子S3がオフとなる直前のタイミングには、図5に示すように各相に電流が流れる。即ち、V相上側のスイッチ素子S3には350Aの電流I1が流れ、U相下側のスイッチ素子S2には200Aの電流I2が流れ、更にW相上側のダイオードD5には-150Aの電流I3が流れている。なお、電流の向きは各スイッチ素子S1~S6の順方向をプラスとし、逆方向をマイナスとしている。その後、V相上側のスイッチ素子S3がオンからオフに転じると、フリーホイーリングモードとなり、図6に示すようにV相下側のダイオードD4がオンとなって、モータ13側図中右方向への電流I1が流れ続ける。この時、V相上側のスイッチ素子S3がオンからオフに転じる瞬間の電流変化は、図7に示す如くとなる。即ち、図7に示すように、V相上側のスイッチ素子S3がオンからオフに転じた際には、V相上側のスイッチ素子S3、V相下側のダイオードD4、コンデンサC1の各々において、同じ電流変化量-350A相当が生じている。また、スイッチ素子S3がオンからオフに転じる瞬間において、U相の上下アームブリッジ、及びW相の上下アームブリッジについてはスイッチ動作の変化はなく電流は変化せず、V相のスイッチ動作に起因して急激な電流変化が図6中の矢印Y1に示す回路ループに生じる。図8は、スイッチ素子S3がオンからオフに転じる瞬間の、コンデンサC1に流れる電流の変化を示すタイミングチャートであり、時刻t10において200Aから-150Aに変動している。その結果、この電流経路における寄生インダクタンスLに起因する大きなサージ電圧L×di/dtが発生してしまう。本実施形態では、各相のスイッチ素子S1~S6の駆動タイミングを変更して、コンデンサC1に流れ込む急激な電流変化を低減することにより、寄生インダクタンスLに起因するサージ電圧を抑制する。つまり、図3で説明したように、ある相の駆動パルスの立ち上がりと、他の相の駆動パルスの立ち下がりを同期させることにより、コンデンサC1に流れる電流の急激な変化を低減させてサージ電圧を抑制する。更に、前述したように、遅れ補正部26により、駆動パルスの出力タイミングを補正することにより、スイッチ素子が実際にオンとなるタイミング、及びオフとなるタイミングが一致するように制御する。即ち、一のスイッチ素子の断接動作と、他のスイッチ素子の断接動作を同期させることにより、電流変化を抑制し、電圧の跳ね上がりの発生を抑制する。次に、電流変化が逆向きとなるスイッチ素子の動作を同期させて、電流変化を打ち消す処理について説明する。図9a、b、図10a、bは、U相の各スイッチ素子S1,S2の動作例を示す説明図であり、いずれもインバータ装置11に設けられるU相のスイッチ素子S1,S2の部分を抜き出した回路である。上アームと下アームの中点は、モータ13のU相入力端子に接続されている。図中右方向への矢印は、モータ13に向かって電流が流れることを意味しプラス電流とする、左方向への矢印は、モータ13から電流が流れてくることを意味するマイナス電流とする。図9aには、U相においてモータ13にプラス電流が流れていて、上側のスイッチ素子S1がオンからオフに転じた瞬間の電流変化を示している。この時、DC高電位側図1に示す直流電源12のプラス側からモータ13側に電流が流れている状態から、スイッチ素子S1がオフとなって電流が遮断され、DC低電位側からのフリーホイーリングモードとなり、モータ13側に電流が流れる。これは、この瞬間において、矢印Y2に示す電流変化が起きたことと等価である。また、図9bには、U相においてモータ13にマイナス電流が流れていて、下側のスイッチ素子S2がオンからオフに転じた瞬間の電流変化を示している。この場合も図9aと同様に、スイッチ素子S2がオンからオフに転じた際に、矢印Y3に示す電流変化が起こる。即ち、図9a、bの場合には、反時計回りの方向矢印Y2,Y3の電流変化が発生することが判る。これは、U相、V相、W相の各相で発生する。一方、図10aは、U相上側のスイッチ素子S1がオフで、下側のダイオードD2からモータ13側に電流が流れている状態から、スイッチ素子S1がオンに転じる瞬間の電流変化を示しており、矢印Y4の方向に電流変化が発生する。また、図10bは、U相下側のスイッチ素子S2がオフの状態から、スイッチ素子S2がオンに転じる瞬間の電流変化を示しており、矢印Y5の方向に電流変化が発生する。即ち、図10a、bの場合には、時計回り方向矢印Y4,Y5の電流変化が発生することが判る。これは、U相、V相、W相の各相で発生する。従って、図9a、bのいずれかと、図10a、bのいずれかのタイミングを合わせることで、矢印Y2~Y5に示す電流を打ち消すか、或いは低減できることが理解される。以下、各スイッチ素子S1~S6に出力する駆動パルスを生成する手順について説明する。まず、従来より採用されている通常動作について説明する。図11は、所定のキャリア周波数例えば、1[KHz]を有するキャリア信号と、U相、V相、W相の各相の電圧指令値により、各相のPWM制御用の駆動信号のパルス幅を決定する手順を示す説明図である。図11では、本発明のタイミング変更処理を採用していない場合を示している。そして、この処理によりU相、V相、W相の上側のスイッチ素子S1,S3,S5に出力するパルス信号のパルス幅が決定する。なお、下側のスイッチ素子S2,S4,S6は、上側の各スイッチ素子S1,S3,S5と反対に動作する。例えば、S1がオンのときには、S2はオフ、S2がオンのときにはS1はオフである。図11に示すように、U相上側のスイッチ素子S1がオンとされている状態時刻t11、電圧0Vから、このスイッチ素子S1がオフとなる状態時刻t12、電圧300Vに変化する場合に、図9aと同様の動作となり、この時間にU相の上下アームブリッジとコンデンサC1を含む回路ループにおいて、反時計回りの方向に100Aの電流が流れることになる。即ち、図13aに示す状態から、図13bに示す状態に変化するので、コンデンサ電流Capが100Aから0Aに変化し、この回路ループに寄生するインダクタンスLにより、サージ電圧が発生してしまう。これに対して、本発明ではV相上側のスイッチ素子S3がオンからオフに切り替わるタイミングを変更する。即ち、本発明のタイミング変更処理を採用する場合には、図12に示すように、U相上側のスイッチ素子S1がオンの状態時刻t13から、オフの状態時刻t14に変化する場合に、図9aと同様の動作となり、このタイミングに合わせて、V相下側のスイッチ素子S4をオン、V相上側のスイッチ素子S3をオフとするようにスイッチ素子S3,S4のタイミングをシフトする。図12では、V相上側のスイッチ素子S3の電圧波形を示しており、V相下側のスイッチ素子S4の電圧波形を省略している。上述したように、スイッチ素子S4の電圧波形は、S3の電圧波形の反対となる。従って、V相下側のスイッチ素子S4は、V相上側のスイッチ素子S3がオフとなった後にオンとなる。このとき、スイッチ素子S4はオフ図12のt13から、オン図12のt14に変化し、図10bと同様の動作となる。このとき、図13cに示す状態から図13bに示す状態に変化し、V相の上下アームブリッジとコンデンサC1を含む回路ループにおいては、時計回りの方向に60Aの電流変化が生じたことになる。同時に、U相の上下アームブリッジとコンデンサC1を含む回路ループにおいては、反時計回りの方向に100Aの電流変化が生じることになるので、互いの電流変化の方向は逆向きとなり、反時計回り方向の100Aが時計回り方向の60Aに打ち消され、反時計回り方向に40Aだけの電流変化に抑制できるコンデンサ電流Capが40Aから0Aに変化。即ち、U相上側のスイッチ素子S1がオンからオフに切り替わるV相下側のスイッチ素子S4もオフからオンに切り替わる瞬間には、図13cに示す状態から図13bに示す状態に変化するので、電流変化は40Aとなり、タイミングの変更処理を行わない場合と対比して、電流変化を低減している。ここで、前述したように、図1に示すタイミング制御部25より出力する各駆動パルスTup,Tvp,Twp,Tun,Tvn,Twnの出力タイミングを合わせるだけでは、駆動パルスが出力されてから実際にスイッチ素子がオン、オフするまでの時間差即ち、スイッチ素子が断接に要する時間により、オン、オフのタイミングにずれが生じてしまい、断接電流が同期しない場合が生じる。従って、上記した電流変化の抑制効果が得られない場合がある。本実施形態では、遅れ補正部26により、実際にスイッチ素子がオン、或いはオフとなるタイミングが一致するように、駆動パルスの出力タイミングを補正する処理を行う。即ち、各スイッチ素子のオン時、及びオフ時の遅れ時間を考慮して、駆動パルスの出力タイミングを補正する。即ち、図1に示すタイミング制御部25より出力される駆動パルスは、例えば、図13cに示す状態から同図bに示す状態に変化する際には、図16aに示すように、U相上アームのスイッチ素子S1がオンとされている状態の時刻n1にてオフ指令が出力されて該スイッチ素子S1がオフとなり、U相下アームのダイオードD2に電流が流れる。これと同時に、V相上アームのダイオードD3に電流が流れている状態の時刻n1にてV相下アームのスイッチ素子S4のオン指令が出力されて、該スイッチ素子S4がオンとなる。この場合、スイッチ素子S1がオフとなる際の遅れ時間と、スイッチ素子S4がオンとなる際の遅れ時間が一致しない。そこで、本実施形態では、図16bに示すように、スイッチ素子S4のオン指令を出力するタイミングを時間m1だけ遅らせることにおり、実質的にスイッチ素子S1のオフとスイッチ素子S4のオンのタイミングを一致させる。以下、遅れ補正部26による処理動作を詳細に説明する。図15は、本発明の第1実施形態に係る遅れ補正部26、及びインバータ装置11に設けられる一つのスイッチ回路41、及びその駆動回路を示すブロック図である。スイッチ回路41には、IGBT等のスイッチ素子Saの周囲温度を測定する温度センサ温度検出手段42と、相電流を検出する電流センサ電流検出手段43が設けられている。そして、温度センサ42で検出される温度信号、及び電流センサ43で検出される電流信号は共に遅れ補正部26に供給される。なお、電流センサ43は、図1に示した電流センサ19を用いることも可能である。遅れ補正部26には、図17,図18に示す如くの特性を示す遅れ量特性マップ対応マップM1,M2が格納されている。図17は、スイッチ素子Saがターンオンする際オフ状態からオン状態に切り替わる際の遅れ時間を示す遅れ量特性マップであり、図18は、スイッチ素子Saがターンオフする際オン状態からオフ状態に切り替わる際の遅れ時間を示す遅れ量特性マップである。図17に示す遅れ量特性マップは、横軸に電流が設定され、縦軸に遅れ時間が設定されており、更に周囲温度スイッチ素子が接続される回路の状態毎の特性曲線が設定されている。曲線S1は、周囲温度が40°Cの場合を示し、曲線S2は、周囲温度が80°Cの場合を示し、曲線S3は周囲温度が125°Cの場合を示してる。図示のように、電流が大きいほどターンオンの遅れ時間が長くなり、また、周囲温度が低いほどターンオンの遅れ時間が長くなることが判る。他方、図18に示す遅れ量特性マップは、横軸に電流が設定され、縦軸に遅れ時間が設定されており、更に周囲温度スイッチ素子が接続される回路の状態毎の特性曲線が設定されている。曲線S11は、周囲温度が40°Cの場合を示し、曲線S12は、周囲温度が80°Cの場合を示し、曲線S13は、周囲温度が125°Cの場合を示している。図示のように、電流が大きいほどターンオフの遅れ時間が短くなり、また、周囲温度が低いほどターンオフの遅れ時間が短くなることが判る。更に、図17に示すように、ターンオン時の遅れ時間は700~750[nsec]程度であるのに対し、図18に示すように、ターンオフ時の遅れ時間は2200~2500[nsec]程度であり、ターンオン時とターンオフ時で遅れ時間が著しく相違することが判る。そして、本実施形態では、遅れ補正部26は、周囲温度、及び相電流が供給された場合に、これに対応するターンオン時の遅れ時間とターンオフ時の遅れ時間を図17,図18に示した遅れ量特性マップを参照して取得し、これらの遅れ時間に基づいて、オン指令信号を出力するタイミングを調整する。即ち、図16の符号m1に示した遅れ時間を求め、この遅れ時間分だけ遅らせてスイッチ素子をオンとする。具体的には、図13cの状態から同図bの状態に切り替える際に、図13cに示すスイッチ素子S1をオフとした後、図16の符号m1に示す遅れ時間分だけ遅らせて、図13bに示すスイッチ素子S4をオンとする。その結果、スイッチ素子S1をオンとしたときに生じる電流と、スイッチ素子S4をオンとしたときの電流が同期するので、電圧の跳ね上がりを抑制することができる。その結果、この回路ループの寄生インダクタンスLにより発生するサージ電圧を効果的に低減することが可能となる。このようにして、第1実施形態に係る電力変換装置では、一のスイッチ素子の断接動作例えば、図13cに示したS1のオフ動作と他のスイッチ素子の断接動作例えば、図13bに示したS4のオン動作を同期させるので、相電流の変化を抑制することができる。また、各スイッチ素子の断接動作を同期させる際に、各スイッチ素子の遅れ時間を考慮して各スイッチ素子に出力するオン指令信号、及びオフ指令信号の出力タイミングを補正するので、各スイッチ素子の断接動作を確実に同期させることができ、電圧の跳ね上がりを防止することができる。また、遅れ時間を補正するために多くの構成要素を必要としないので、部品点数の増加に伴うコストアップを抑えることができる。なお、上述した第1実施形態では、図16に示したように、スイッチ素子S4のオンタイミングを、スイッチ素子S1のオフタイミングに合わせるように、スイッチ素子S4に対するオン指令信号の出力タイミングを補正する例について説明したが、これらは相対的に同期すれば良いので、スイッチ素子S1のオフタイミングに、スイッチ素子S4のオンタイミングを合わせるように、スイッチ素子S1に対するオフ指令信号の出力タイミングを補正しても良い。また、遅れ補正部26は、スイッチング素子のターンオン時の遅れ時間と、ターンオフ時の遅れ時間が遅れ量特性マップとして記憶されおり、この遅れ量特性マップを参照して、遅れ時間を補正するので、多くの演算負荷を必要とせずに、遅れ時間の補正が可能となる。更に、スイッチ素子の周囲温度、及び相電流の大きさに基づいて、遅れ時間が設定されるので、回路状態に応じた高精度な遅れ時間の補正が可能となる。[第2実施形態の説明]次に、本発明の第2実施形態について説明する。図19は、第2実施形態に係る電力変換装置について説明する。第2実施形態では、図1に示した遅れ補正部26を図19に示す遅れ補正部26aのように変更した点、及び、インバータ装置11内に設けられるスイッチ回路41に、電圧センサ電圧検出手段45を設けた点で相違する。それ以外の構成は、前述した第1実施形態と同様であるので、構成説明を省略する。図19に示す遅れ補正部26aは、遅れ時間測定部261、及び遅れ時間記憶部262を備えている。遅れ時間測定部261は、任意の制御周期にて、スイッチ素子Saの駆動指令を送信してから、該スイッチ素子Saがオンとなるまでの時間断接に要する時間を測定する。この測定では、電圧センサ45にてスイッチ素子Saのベース、エミッタ間の電圧を測定し、この電圧変化によりスイッチ素子Saがオフからオンに切り替わったことを判断し、切り替わった時点までの経過時間を測定する。更に、任意の制御周期にて、スイッチ素子Saに送信する駆動指令を停止してから、該スイッチ素子Saがオフとなるまでの時間断接に要する時間を測定する。この測定についても同様に、電圧センサ45で検出される電圧に基づいて、スイッチ素子Saがオンからオフに切り替わったことを判断し、切り替わった時点までの経過時間を測定する。そして、オン動作時、及びオフ動作時の遅れ時間を遅れ時間記憶部262に記憶する。そして、その後の制御周期においては、遅れ時間記憶部262に記憶されているオン時の遅れ時間、及びオフ時の遅れ時間に基づいて、各スイッチ素子のオン、オフのタイミング一致するように、オン指令、及びオフ指令の出力タイミングを制御する。具体的には、前述した第1実施形態と同様に、例えば、図13cの状態から同図bの状態に切り替える場合に、スイッチ素子S1にオフ指令を出力するタイミングに対して、スイッチ素子S4をオンとするタイミングを遅らせることにより即ち、図16bに示す符号m1だけ遅らせることにより、各スイッチ素子の断接動作を同期させることができる。このようにして、第2実施形態に係る電力変換装置では、オン時の遅れ時間、及びオフ時の遅れ時間をそれぞれ測定し、これらの遅れ時間を用いて、各スイッチ素子に出力するオン指令信号、及びオフ指令信号の出力タイミングを補正するので、各スイッチ素子の断接動作を確実に同期させることができ、電圧の跳ね上がりを防止することができる。また、前述した第1実施形態と同様に、遅れ時間を補正するために多くの構成要素を必要としないので、部品点数の増加に伴うコストアップを抑えることができる。以上、本発明の電力変換装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。例えば、上述した実施形態では、PWMタイプのインバータ装置を用いて3相交流を生成する例について説明したが、PWM以外のインバータ装置、或いは複数相のDC/DCコンバータを用いて3相交流を生成する場合についても適用することが可能である。"