"第一の端子と、前記第一の端子に隣接する第二の端子と、一端が前記第一の端子に接続される第一の抵抗と、一端が前記第二の端子に接続される第二の抵抗と、前記第一の抵抗の他端と前記第二の抵抗の他端との間に接続された第一の容量と、前記第一の抵抗と前記第二の抵抗と前記第一の容量とが内部に含まれるように形成されるパッケージと、を有することを特徴とする充電装置。前記パッケージに形成される第三の端子と、前記第三の端子に隣接する第四の端子と、一端が前記第三の端子に接続される第三の抵抗と、一端が前記第四の端子に接続される第四の抵抗と、前記第三の抵抗の他端と前記第四の抵抗の他端との間に接続された第二の容量と、を有し、前記第三の抵抗、前記第四の抵抗、および、前記第二の容量は、前記パッケージの内部に含まれていることを特徴とする請求項1に記載の充電装置。前記第一の端子に一端が接続され、前記第二の端子に他端が接続された第五の抵抗を有することを特徴とする請求項1に記載の充電装置。前記第三の端子に一端が接続され、前記第四の端子に他端が接続された第六の抵抗を有することを特徴とする請求項2に記載の充電装置。所定の電圧が入力される第五の端子と、前記パッケージ内にあって前記第五の端子に入力された電圧が所定の電位のとき第一の信号を出力するウィンドウコンパレータ部と、前記第一の信号に応じて電圧を発生するチャージポンプと、前記チャージポンプの電圧を出力する第六の端子と、をさらに有することを特徴とする請求項1に記載の充電装置。前記ウィンドウコンパレータは、入力電圧が2.1V~2.8Vの間にあるときに前記第一の信号を出力することを特徴とする請求項5に記載の充電装置。第一の電位が印加される第七の端子と、インダクタの一端が接続される第八の端子と、第二の電位が印加される第九の端子と、前記パッケージ内にあって前記第七の端子と前記第八の端子との間に接続される第一のトランジスタと、前記パッケージ内にあって前記第八の端子と前記第九の端子との間に接続される第二のトランジスタと、前記パッケージ内にあって第一の制御信号に基づき前記第一のトランジスタを制御する信号を出力する第一のドライバと、前記パッケージ内にあって第二の制御信号に基づき前記第二のトランジスタを制御する信号を出力する第二のドライバと、をさらに有し、前記インダクタの他端が前記第四の端子に接続されることを特徴とする請求項4に記載の充電装置。前記第一の抵抗の他端と前記第二の抵抗の他端とに接続され、前記第一の端子と前記第二の端子との間の電圧に基づく電圧を生成する第一のレベルシフタをさらに有することを特徴とする請求項1に記載の充電装置。前記第一のレベルシフタは、前記第一の端子と前記第二の端子との間の電圧を10倍にすることを特徴とする請求項8に記載の充電装置。前記第三の抵抗の他端と前記第四の抵抗の他端とに接続され、前記第三の端子と前記第四の端子との間の電圧に基づく電圧を生成する第二のレベルシフタをさらに有することを特徴とする請求項2に記載の充電装置。前記第二のレベルシフタは、前記第三の端子と前記第四の端子との間の電圧を10倍にすることを特徴とする請求項10に記載の充電装置。前記第六の抵抗の他端と充電池が接続される第十の端子と、前記第十の端子から入力される電圧に基づいて前記第一の制御信号と前記第二の制御信号を生成する充電制御部と、を有することを特徴とする請求項7に記載の充電装置。しかしながら、従来の充電装置では、外付けの部品を数多く必要とする、という課題があった。本発明は、本願の発明者により見出された上記の問題点に鑑み、回路規模を削減することが可能な充電装置を提供することを目的とする。上記目的を達成すべく、本発明に係る充電装置は、第一の端子と、前記第一の端子に隣接する第二の端子と、一端が前記第一の端子に接続される第一の抵抗と、一端が前記第二の端子に接続される第二の抵抗と、前記第一の抵抗の他端と前記第二の抵抗の他端との間に接続された第一の容量と、前記第一の抵抗と前記第二の抵抗と前記第一の容量とが内部に含まれるように形成されるパッケージと、を有する構成第1の構成とされている。なお、上記第1の構成から成る充電装置はさらに、前記パッケージに形成される第三の端子と、前記第三の端子に隣接する第四の端子と、一端が前記第三の端子に接続される第三の抵抗と、一端が前記第四の端子に接続される第四の抵抗と、前記第三の抵抗の他端と前記第四の抵抗の他端との間に接続された第二の容量と、を有し、前記第三の抵抗、前記第四の抵抗、および、前記第二の容量は、前記パッケージの内部に含まれている構成第2の構成にするとよい。また、上記第1の構成から成る充電装置は、前記第一の端子に一端が接続され、前記第二の端子に他端が接続された第五の抵抗を有する構成第3の構成にするとよい。また、上記第2の構成から成る充電装置は、前記第三の端子に一端が接続され、前記第四の端子に他端が接続された第六の抵抗を有する構成第4の構成にするとよい。また、上記第1の構成から成る充電装置は、所定の電圧が入力される第五の端子と、前記パッケージ内にあって前記第五の端子に入力された電圧が所定の電位のとき第一の信号を出力するウィンドウコンパレータ部と、前記第一の信号に応じて電圧を発生するチャージポンプと、前記チャージポンプの電圧を出力する第六の端子とをさらに有する構成第5の構成にするとよい。また、上記第5の構成から成る充電装置において、前記ウィンドウコンパレータは、入力電圧が2.1V~2.8Vの間にあるときに前記第一の信号を出力する構成第6の構成にするとよい。また、上記第4の構成から成る充電装置は、第一の電位が印加される第七の端子と、インダクタの一端が接続される第八の端子と、第二の電位が印加される第九の端子と、前記パッケージ内にあって前記第七の端子と前記第八の端子との間に接続される第一のトランジスタと、前記パッケージ内にあって前記第八の端子と前記第九の端子との間に接続される第二のトランジスタと、前記パッケージ内にあって第一の制御信号に基づき前記第一のトランジスタを制御する信号を出力する第一のドライバと、前記パッケージ内にあって第二の制御信号に基づき前記第二のトランジスタを制御する信号を出力する第二のドライバと、をさらに有し、前記インダクタの他端が前記第四の端子に接続される構成第7の構成にするとよい。また、上記第1の構成から成る充電装置は、前記第一の抵抗の他端と前記第二の抵抗の他端とに接続され、前記第一の端子と前記第二の端子との間の電圧に基づく電圧を生成する第一のレベルシフタをさらに有する構成第8の構成にするとよい。また、上記第8の構成から成る充電装置において、前記第一のレベルシフタは前記第一の端子と前記第二の端子との間の電圧を10倍にする構成第9の構成にするとよい。また、上記第2の構成から成る充電装置は、前記第三の抵抗の他端と前記第四の抵抗の他端とに接続され、前記第三の端子と前記第四の端子との間の電圧に基づく電圧を生成する第二のレベルシフタをさらに有する構成第10の構成にするとよい。また、上記第10の構成から成る充電装置において、前記第二のレベルシフタは、前記第三の端子と前記第四の端子との間の電圧を10倍にする構成第11の構成にするとよい。また、上記第7の構成から成る充電装置は、前記第六の抵抗の他端と充電池が接続される第十の端子と、前記第十の端子から入力される電圧に基づいて前記第一の制御信号と前記第二の制御信号を生成する充電制御部とを有する構成第12の構成にするとよい。本発明によれば、回路規模を削減することが可能な充電装置を提供することができる。<ブロック図>図1は、本発明に係る充電装置の一実施形態を示すブロック図である。本実施形態の充電装置100は、ホスト200との間でSMバス規格に準拠した通信を行うことにより、バッテリ300例えば、1~4セルのリチウムイオンバッテリの充電制御充電電圧制御、充電電流制御、及び、ACアダプタ電流制限を行うスマートバッテリチャージャLSIである。充電装置100は、チャージポンプ101と、レベルシフタ102と、Pチャネル型MOS[MetalOxideSemiconductor]電界効果トランジスタ103と、Nチャネル型MOS電界効果トランジスタ104と、抵抗105及び106と、リニアレギュレータ107と、DC/DCコンバータ108と、レベルシフタ109及び110と、ドライバ111及び112と、Nチャネル型MOS電界効果トランジスタ113及び114と、充電電流制限部115と、ヒステリシスコンパレータ116及び117と、AND論理積ゲート118と、Nチャネル型MOS電界効果トランジスタ119と、アンプ120と、充電制御部121と、レベルシフタ122と、SMバスインタフェイス123と、デジタル/アナログ変換部124と、発振部125と、エラーアンプ126~128と、抵抗129及び130と、抵抗X1~X4と、キャパシタY1及びY2と、をパッケージ内に集積化した半導体装置である。また、充電装置100は、装置外部との電気的な接続を確立するために、28本の外部端子ILIM、SDA、SCL、ACOKバー、IOUT、RT、SFC、IFC、VFC、GND、BATT、ISNSN、ISNSP、BGATE、PGND×2本、SW×3本、PVCC×2本、SGATE、BOOT、SSNSN、SSNSP、DCIN、LDO、及び、ACINを有する。チャージポンプ101は、ACOK信号に応じてSGATE端子に電圧を印加する。レベルシフタ102は、SSNSP端子とSSNSN端子との間の端子間電圧を10倍に高めてIIN検出電圧VIINを生成する。トランジスタ103のソース及びバックゲートは、いずれもSSNSN端子に接続されている。トランジスタ103のドレインは、BGATE端子に接続される一方、抵抗106を介して接地端にも接続されている。トランジスタ103のゲートは、トランジスタ104のドレインに接続される一方、抵抗105を介してSSNSN端子にも接続されている。トランジスタ104のソース及びバックゲートは、接地端に接続されている。トランジスタ104のゲートは、ACOK信号の印加端ANDゲート118の出力端に接続されている。リニアレギュレータ107は、DCIN端子に印加される入力電圧を降圧して出力電圧を生成し、この出力電圧をLDO端子及びIC内部に出力する。DC/DCコンバータ108は、充電制御部121からの指示に基づいて、トランジスタ113及び114のオン/オフ制御信号を生成する。レベルシフタ109は、DC/DCコンバータ108から入力されるトランジスタ113のオン/オフ制御信号をレベルシフトしてドライバ111に出力する。レベルシフタ110は、DC/DCコンバータ108から入力されるトランジスタ114のオン/オフ制御信号をレベルシフトしてドライバ112に出力する。ドライバ111は、レベルシフタ109から出力されるトランジスタ113のオン/オフ信号に基づいて、トランジスタ113のゲート信号を、BOOT端子に印加されるブースト電圧とSW端子に印加されるスイッチ電圧との間でパルス駆動する。ドライバ112は、レベルシフタ110から出力されるトランジスタ114のオン/オフ信号に基づいて、トランジスタ114のゲート信号を、LDO端子に印加される降圧電圧とPGND端子に印加される接地電圧との間でパルス駆動する。トランジスタ113は、PVCC端子とSW端子との間に接続され、ドライバ111から入力されるゲート信号に応じてオン/オフ制御される出力トランジスタである。トランジスタ114は、SW端子とPGND端子との間に接続され、ドライバ112から入力されるゲート信号に応じてオン/オフ制御される同期整流トランジスタである。充電電流制限部115は、ILIM端子に入力される充電電流制限アナログ信号に基づいて、CC[ConstantCurrent]制御用の参照電圧CCREFに補正を与え、補正済みの参照電圧CCREF2を生成する。ヒステリシスコンパレータ116は、非反転入力端に印加されるACIN端子電圧と、反転入力端-に印加される第1閾値電圧2.1Vとを比較して、第1比較信号ACINLVPを生成する。ヒステリシスコンパレータ117は、反転入力端-に印加されるACIN端子電圧と、非反転入力端に印加される第2閾値電圧2.8Vとを比較して、第2比較信号ACINOVPを生成する。ANDゲート118は、第1比較信号ACINLVPと第2比較信号ACINOVPとの論理積演算を行ってACOK信号を生成する。すなわち、上記のヒステリシスコンパレータ116及び117と、ANDゲート118によって、ウィンドウコンパレータが形成されている。このウィンドウコンパレータは、ACIN端子電圧が2.1V~2.8Vの間にあるときに、ハイレベルのACOK信号を生成する。トランジスタ119のドレインは、ACOKバー端子に接続されている。トランジスタ119のソース及びバックゲートは、接地端に接続されている。トランジスタ119のゲートは、ANDゲート118の出力端に接続されている。すなわち、トランジスタ119は、ACOK信号を外部出力するためのオープンドレイン出力段として機能する。アンプ120は、IIN検出電圧VIINを所定のゲイン2倍で増幅してからIOUT端子に出力する。充電制御部121は、エラーアンプ126~128から各々出力される誤差信号に基づいて、DC/DCコンバータ108の駆動制御を行い、延いては、バッテリ300の充電制御を行う。なお、充電制御部121は、発振部125からの内部クロック信号OSCに同期して動作する。また、充電制御部121は、イネーブル信号ENに応じてその動作可否が制御される。レベルシフタ122は、ISNSP端子とISNSN端子との間の端子間電圧を10倍に高めてICHG検出電圧VCHGを生成する。SMバスインタフェイス123は、SCL端子及びSDA端子を介してバスクロックとバスデータの入出力を行う。また、SMバスインタフェイス123は、イネーブル信号ENを生成して充電制御部121に出力する。デジタル/アナログ変換部124は、SMバスインタフェイス123からのデジタル信号をアナログ信号に変換することにより、CC[ConstantCurrent]制御用の参照電圧CCREF、CV[ConstantVoltage]制御用の参照電圧CVREF、及び、入力電流制限用の参照電圧IINREFを生成する。発振部125は、内部クロック信号OSCを生成して充電制御部121に出力する。エラーアンプ126は、非反転入力端に印加される参照電圧IINREFと、反転入力端-に印加されるIIN検出電圧VIINとの差分を増幅して第1誤差信号を生成する。エラーアンプ127は、非反転入力端に印加される参照電圧CCREFと、反転入力端-に印加されるICHG検出電圧VCHGとの差分を増幅して第2誤差信号を生成する。エラーアンプ128は、非反転入力端に印加される参照電圧CVREFと、反転入力端-に印加されるバッテリ充電電圧の分圧電圧との差分を増幅して第3誤差信号を生成する。抵抗129及び130は、BATT端子と接地端との間に直列接続されており、互いの接続ノードからバッテリ充電電圧の分圧電圧を出力する。<アプリケーション回路>図2は、充電装置100を用いたアプリケーションの一例を示す回路図である。本アプリケーション回路では、充電装置100の外部に、Nチャネル型MOS電界効果トランジスタN1及びN2と、Pチャネル型MOS電界効果トランジスタP1と、抵抗R1~R11と、キャパシタC1~C10と、ツェナダイオードD1と、インダクタL1と、が接続されている。トランジスタN1のドレインは、ACアダプタに接続されている。トランジスタN1のソース及びバックゲートは、トランジスタN2のソース及びバックゲートに接続されている。トランジスタN2のドレインは、抵抗R1を介してシステム負荷に接続される一方、PVCC端子にも接続されている。トランジスタN1及びN2のゲートは、いずれもSGATE端子に接続されている。抵抗R1の第1端高電位端は、SSNSP端子に接続されている。抵抗R1の第2端低電位端は、SSNSN端子に接続されている。トランジスタP1のソース及びバックゲートは、抵抗R1の第2端に接続されている。トランジスタP1のドレインは、バッテリ300の正極端BATTに接続される一方、BATT端子にも接続されている。トランジスタP1のゲートは、BGATE端子に接続されている。ツェナダイオードD1のアノードは、ACアダプタに接続されている。ツェナダイオードD1のカソードは、DCIN端子に接続される一方、キャパシタC3を介して接地端にも接続されている。抵抗R2の第1端は、ACアダプタに接続されている。抵抗R2の第2端及び抵抗R3の第1端は、いずれもACIN端子に接続されている。抵抗R3の第2端は、接地端に接続されている。キャパシタC1は、ACアダプタと接地端との間に接続されている。キャパシタC2は、システム負荷と接地端の間に接続されている。キャパシタC4は、LDO端子と接地端との間に接続されている。キャパシタC5は、トランジスタP1のゲートソース間に接続されている。キャパシタC6は、BOOT端子とSW端子との間に接続されている。インダクタL1の第1端は、SW端子に接続されている。インダクタL1の第2端は、抵抗R11を介してバッテリ300の正極端BATTに接続されている。抵抗R11の第1端高電位端は、ISNSP端子に接続されている。抵抗R11の第2端低電位端は、ISNSN端子に接続されている。キャパシタC10は、バッテリ300の正極端BATTと接地端との間に接続されている。GND端子及びPGND端子は、接地端に接続されている。RT端子は、抵抗R7を介して接地端に接続されている。SFC端子は、直列接続された抵抗R8とキャパシタC7を介して接地端に接続されている。IFC端子は、直列接続された抵抗R9とキャパシタC8を介して接地端に接続されている。VFC端子は、直列接続された抵抗R10とキャパシタC9を介して接地端に接続されている。抵抗R4及びR5は、ACOKバー端子とSCL端子との間に直列接続されている。抵抗R4及びR5の接続ノードは、ホスト200のVDD端子に接続されている。抵抗R6は、抵抗R4及びR5の接続ノードとSDA端子との間に接続されている。ILIM端子、ACOKバー端子、IOUT端子、SCL端子、及び、SDA端子は、それぞれ、ホスト200と接続されている。なお、ホスト200とバッテリ300との間にも、SMバスを介した通信経路が確立されている。<電気的特性>図3は、充電装置100の電気的特性図である。なお、特に指定のない限り、図3で示されている数値は、Ta=25°C、DCIN,SSNSP,SSNSN=18.0V、BATT,ISNSP,ISNSN=12.0V、PLDO=5.2V、SW=0.0V、BOOT=4.7V、GND,PGND=0Vである場合の数値である。<端子説明>図4は、充電装置100の端子説明図である。ILIMは充電電流制限アナログ入力端子である。SDAはSMバス入出力端子である。SCLはSMバスクロック入力端子である。ACOKはアダプタ電圧検出出力端子である。IOUTは一次側電流モニタ端子である。RTは周波数設定抵抗接続端子である。SFCは、一次側電流充電帰還誤差アンプ出力端子である。IFCは定電流充電帰還誤差アンプ出力端子である。VFCは定電圧充電帰還誤差アンプ出力端子である。GNDはGND端子0.0V接続である。BATTはバッテリ電圧検出端子である。ISNSNは充電電流検出端子-である。ISNSPは充電電流検出端子である。BGATEはバッテリ側PchMOSFET駆動端子である。PGND2本はパワーGND端子0.0V接続である。SW3本はインダクタ接続端子である。PVCC2本はパワー電源端子である。SGATEはアダプタ側NchMOSFET駆動端子である。BOOTはハイサイドMOSFET駆動用昇圧端子である。SSNSNは一次側電流検出端子-である。SSNSPは一次側電流検出端子である。DCINは電源端子である。LDOは5.3V内部電源端子である。ACINはアダプタ電圧モニタ端子である。<概要>充電装置100は、高効率な降圧型同期整流PWM[PulseWidthModulation]制御方式のDC/DCコンバータ108と、これによってオン/オフ制御される電流能力4.5AのスイッチングMOSFETトランジスタ113及び114を内蔵している。充電電圧は、1.024V~19.2Vまで設定可能である。充電装置100の電圧精度は、±0.5であり、高精度な充電システムを提供することが可能である。充電電流は、最大8Aまで設定することが可能である。また、充電装置100には、内蔵スイッチングMOSFETトランジスタ113及び114の異常発熱を防ぐために、充電装置100の発熱に応じて充電電流を自動的に減少させる機能が内蔵されている。充電電流の検出部分には低オフセットアンプが内蔵されており、10mΩの検出抵抗抵抗R11を使用して±3の電流精度を実現することが可能である。ACアダプタから供給される一次側電流の制限値は、最大11Aまで設定することが可能である。充電電流と同様、一次側電流についても、10mΩの検出抵抗抵抗R1を使用して±3の電流制限精度を実現することが可能である。<特長>充電装置100の第1の特長は、CVCC[ConstantVoltageConstantCurrent]充電制御を行う点である。第2の特長は、定電圧充電精度±0.5を実現した点である。第3の特長は、定電流充電精度±3を実現した点である。第4の特長は、ACアダプタ一次側電流制限精度±3を実現した点である。第5の特長は、SMバス入力に応じて充電電圧/充電電流の設定を行う点である。第6の特長は、最大4.5Aの充電用スイッチングMOSFETを内蔵した点である。第7の特長は、最大11Aのアダプタ電流設定機能を備えた点である。第8の特長は、広い動作電圧範囲8V~24Vを実現した点である。第9の特長は、シャットダウン機能を備えた点である。第10の特長は、VQFN[VerythinQuadFlatNonleadedpackage]028V4040パッケージ4.0mm角パッケージを採用した点である。<動作説明>[シャットダウン機能DCINUVLO]充電装置100は、アダプタ入力がない場合、バッテリ300からのリーク電流を0μAとしてバッテリ300の消耗を防ぐことが可能である。DCIN端子電圧のUVLOスレッショルド値は、図5に示した通りである。DCIN端子電圧が5.7Vよりも低い場合には、充電状態がオフシャットダウンとなり、バッテリ300からのリーク電流がIBATT1となる。一方、DCIN端子電圧が5.5Vよりも高い場合には、充電状態がオンとなり、バッテリ300からのリーク電流がIBATT2となる。なお、DCIN端子電圧のUVLOスレッショルド値には、約0.2Vのヒステリシスがある。[ACOK機能]充電装置100は、ACアダプター入力をACIN端子でモニタすることにより、ACOKバー端子の出力信号を生成するとともに、SGATE出力及びBGATE出力を用いて、システム電流経路の切り替えを行うことが可能である。図6は、充電装置100のACOK機能を説明するための図である。ACIN端子電圧が2.1Vよりも低い場合、ACOK端子がハイインピーダンス状態とされる。このとき、BGATE出力がローレベルとなり、SGATE出力がほぼDCIN端子電圧となる。その結果、システム電流経路がバッテリ300側に切り替えられる。ACIN端子電圧が2.1Vよりも高く2.8Vよりも低い場合、ACOK端子がローレベルとされる。このとき、BGATE出力がSSNSN端子電圧となり、SGATE出力がDCIN端子電圧5Vとなる。その結果、システム電流経路がACアダプタ側に切り替えられる。ACIN端子電圧が2.8Vよりも高い場合、ACOK端子がハイインピーダンス状態とされる。このとき、BGATE出力がローレベルとなり、SGATE出力がほぼDCIN端子電圧となる。その結果、システム電流経路がバッテリ300側に切り替えられる。なお、ACIN端子のスレッショルド値にはヒステリシス電圧が設けられている。また、ACOK端子がハイインピーダンス状態からローレベルへ切り替わる際には、約80msecの遅延時間が設けられている。[ACアダプタ電流モニタ機能]充電装置100では、レベルシフタ102から出力されるIIN検出電圧VIINにより、ACアダプタ電流をモニタすることが可能である。IIN検出電圧VIINは、アダプタ電流IINとSSNSP-SSNSN間の検出抵抗R1の抵抗値Rsを用いて下記の1式で求めることができる。VIIN=20×IIN×Rs[V]...1[出力短絡保護と0Vバッテリ充電]バッテリ300の出力が短絡した場合には、0Vのバッテリ300が挿入された場合と同様にトリクル充電モードとなり、充電電流が128mAに制御されるため、大電流が流れてスイッチングMOSFETが破壊されることを未然に防止することが可能である。[バッテリ低電圧検出とトリクル充電モード]ISNSN端子が2.5V以下となった場合、充電装置100は、充電電流を128mAまで減少させてトリクル充電モードに移行する。また、ISNSN端子が2.6V以上まで上昇すると、SMバス経由で設定された充電電流での充電動作に復帰する。[サーマルレギュレーション機能]充電装置100は、サーマルレギュレーション機能を搭載しており、IC内部のジャンクション温度が125°Cとなった場合には、充電電流を減少させる制御を行う。このような機能を搭載したことにより、ICの発熱を一定に保つことが可能となる。[サーマルシャットダウン機能]充電装置100は、サーマルシャットダウン機能を搭載しており、IC内部のジャンクション温度が175°C以上となった場合には、充電動作を強制的に停止する。また、充電装置100は、充電動作を強制的に停止した後、ジャンクション温度が150°C以下まで低下した場合には、充電動作を再開する。[SMバスのデータフォーマット]図7は、SMバスのデータフォーマットを示す図である。符号Sはスタートビット、Pはストップビット、Aはアクノリッジビット、Nはノーアクノリッジビット、Rはリードビット、Wはライトビットを示している。また、白抜き枠は、マスタホスト200によって駆動されるビットであり、網掛け枠は、充電装置100によって駆動されるビットである。[スレーブアドレス]図8は、充電装置100のスレーブアドレスを示す図である。レジスタからのリード時には、スレーブアドレスSLAVEADDRにリードビットR=1が付加される0b000100110x13。一方、レジスタへのリード時には、スレーブアドレスSLAVEADDRにライトビットW=0が付加される0b000100100x12。[充電設定レジスタ]充電装置100は、図9に示した5つのレジスタをサポートしている。レジスタ0x14には、6ビットの充電電流設定値が格納される。レジスタ0x15には、11ビットの充電電圧設定値が格納される。レジスタ0x3Fには、6ビットの入力電流制限設定値が格納される。レジスタ0xFEには製造者IDが格納される。レジスタ0xFFにはデバイスIDが格納される。なお、充電電流設定値、充電電圧設定値、及び入力電流制限設定値は、いずれもリード/ライトが可能であり、製造者ID及びデバイスIDはリードのみが可能である。[充電のイネーブル]充電装置100の各レジスタは、DCINが供給されたとき、図9中の項目PORSTATEで示した状態となっている。また、このとき、充電動作はディセーブル状態となっている。充電動作をイネーブルするには、充電電流設定レジスタ0x14の値>0x007F、かつ、充電電圧設定レジスタ0x15の値>0x000Fとなるように、各々のレジスタ設定を行えばよい。[充電のタイムアウト機能]充電装置100は、SMバスからの入力を監視し、充電電圧設定レジスタまたは充電電流設定レジスタへのライト命令を175sec以上受け取れなかった場合、タイムアウト状態と判定して充電動作を停止する。また、SCL端子電圧が25msec以上にわたってローレベルに維持された場合にも、タイムアウト状態と判定して充電動作を停止する。一方、充電装置100は、タイムアウト状態への移行後もSMバスからの入力を監視し、充電電圧設定レジスタまたは充電電流設定レジスタへのライト命令を受け取った場合、充電動作を再開する。[充電電圧の設定]図10は、充電電圧設定レジスタの内容を示す図である。充電電圧の設定は0x15レジスタで行われる。充電電圧設定レジスタには、16ビットフォーマットでデータが書き込まれるが、充電装置100は、LSB[leastsignificantbit]から4ビット分とMSB[mostsignificantbit]を無視した11ビットのデータに基づいて設定される。パワーオンリセット時のレジスタ値は0x0000となっている。充電装置100の充電電圧設定範囲は1.024V~19.200Vである。19.200V以上の電圧設定が書き込まれた場合には、19.200V設定となる。1.024V未満の電圧設定が書き込まれた場合には0V設定となり、充電動作が停止される。充電電圧はD15-D0の16ビットで設定されるが、D0-D3及びD15は無視されるため、最小設定分解能は16mVとなる。また、書き込まれた16ビットのデータは、リードコマンドによってリードバックすることが可能である。[充電電流の設定]図11は、充電電流設定レジスタの内容を示す図である。充電電流の設定は0x14レジスタで行われる。充電電流設定レジスタには、16ビットフォーマットでデータが書き込まれるが、充電装置100は、LSBから7ビット分とMSBから3ビット分を無視した6ビットのデータに基づいて設定される。なお、充電装置100は、ISNSP端子とISNSN端子との間に現れる端子間電圧を制御することにより、充電電流の設定を行っている。図11には、ISNSP端子とISNSN端子との間に10mΩの検出抵抗R11を接続した場合の設定電流が記載されている。パワーオンリセット時のレジスタ値は0x0000となっている。充電装置100の充電電流設定範囲は0A~8.064Aである。8.064A以上の電流設定が書き込まれた場合には、8.064A設定となる。128mA未満の電流設定が書き込まれた場合には0mA設定となり、充電動作が停止される。充電電流はD15-D0の16ビットで設定されるが、D0-D6及びD13-D15は無視されるため、最小設定分解能は128mAとなる。また、書き込まれた16ビットのデータは、リードコマンドによってリードバックすることが可能である。[入力電流制限の設定]図12は、入力電流制限設定レジスタの内容を示す図である。入力電流制限の設定は0x3Fレジスタで行われる。入力電流制限設定レジスタには、16ビットフォーマットでデータが書き込まれるが、充電装置100は、LSBから7ビット分とMSBから3ビット分を無視した6ビットのデータに基づいて設定される。なお、充電装置100は、SSNSP端子とSSNSN端子との間に現れる端子間電圧を制御することにより、入力電流の設定を行っている。図12には、SSNSP端子とSSNSN端子との間に10mΩの検出抵抗R1を接続した場合の設定電流が記載されている。パワーオンリセット時のレジスタ値は0x0080となっている。充電装置100の入力電流設定範囲は0A~11.004Aである。11.004A以上の電流設定が書き込まれた場合には、11.004A設定となる。256mA未満の電流設定が書き込まれた場合には0mA設定となり、充電動作が停止される。入力電流はD15-D0の16ビットで設定されるが、D0-D6及びD13-D15は無視されるため、最小設定分解能は256mAとなる。また、書き込まれた16ビットのデータは、リードコマンドによってリードバックすることが可能である。[RCフィルタ内蔵]図13は、電流検出端子周辺の一構成例を示す図である。充電装置100では、電流検出端子SSNSP/SSNSN、及び、ISNSP/ISNSNにRCフィルタが内蔵されている。より具体的に述べると、SSNSP端子とSSNSN端子との間には、抵抗X1及びX2とキャパシタY1から成るRCフィルタが内蔵されており、ISNSP端子とISNSN端子との間には、抵抗X3及びX4とキャパシタY2から成るRCフィルタが内蔵されている。抵抗X1の第1端は、SSNSP端子に接続されている。抵抗X2の第2端は、SSNSN端子に接続されている。キャパシタY1は、抵抗X1の第2端と抵抗X2の第2端との間に接続されている。抵抗X3の第1端は、ISNSP端子に接続されている。抵抗X4の第1端は、ISNSN端子に接続されている。キャパシタY2は抵抗X3の第2端と抵抗X4の第2端との間に接続されている。このような構成とすることにより、RCフィルタを外付けする必要がなくなるので、電流検出ラインが形成されるPCB[PrintedCircuitBoard]のパターン設計が容易となる。[充電電流の高応答性]図14は、充電電流の応答挙動を示すタイムチャートである。充電装置100では、入力電流制限に対する高応答性が実現されている。例えば、システム電流の急低下時に充電電流が遅滞なく上昇し、かつ、オーバーシュートも生じない。従って、過負荷によるACアダプタ電圧の低下を招くことなく、ACアダプタとバッテリの両方を安全に使用することが可能となる。[スイッチング周波数の固定制御]図15は、スイッチング周波数の固定制御を説明するための図である。充電装置100では、PWM駆動のスイッチング周波数が不変固定とされている最大デューティ設定時にはスイッチング周波数可変。このような構成とすることにより、他システムへの干渉などを低減することができるので、セット全体のノイズ設計が容易となる。[充電帰還ループの安定性向上]図16は、充電開始時における充電電流の挙動を示すタイムチャートである。充電装置100では、充電帰還ループの安定性が向上されており、充電開始時においてソフトスタート機能を要することなく、オーバーシュート電流を回避することができる。このような構成とすることにより、リチウムイオンバッテリの充電を安全に行うことが可能となる。[バッテリリーク電流遮断機能]図17は、バッテリリーク電流の遮断機能を説明するための図である。充電装置100では、ACアダプタ未接続時におけるバッテリスタンバイ電流IBATT1バッテリ300からのリーク電流が0μAとされている。このような構成とすることにより、PCシャットダウン時におけるバッテリ300の不要な消耗を回避し、バッテリ駆動時間を延長することが可能となる。[パッケージレイアウト]図18は、パッケージレイアウトの一例を示す図である。充電装置100では、そのパッケージレイアウトとして、28pinQFN4mm×4mm×0.8mmが採用されている。このような構成とすることにより、マザー基板上における充電装置100のマウンティング領域を削減することが可能となり、延いては、セット全体の小型化に貢献することが可能となる。また、充電装置100では、チップ側の電源端子やGND端子と、リードフレーム側のリード端子とをボンディングするためのワイヤができる限り短縮されている。このような構成とすることにより、配線抵抗成分による電力損失を低減することが可能となる。また、充電装置100では、パッケージの四隅に位置するリード端子が互いに短絡してしまわないように、互いに対向する側の角を落とすなど、その形状に工夫が凝らされている。また、充電装置100では、パワートランジスタの内蔵に伴ってチップが大型化しているものの、ワイヤの短縮によってパッケージサイズは小型化されている。<その他の変形例>なお、上記の実施形態では、リチウムイオンバッテリの充電に対応したスマートバッテリチャージャLSIに本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、二次電池の充電制御を行う充電装置に広く適用することが可能である。また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。"