"半導体基板の上方に設けられた金属からなる下部電極と、前記下部電極の上方に設けられた金属からなる上部電極と、前記下部電極と前記上部電極との間に設けられた結晶層とを備え、前記下部電極および前記上部電極の各膜厚は、前記結晶層の結晶化に用いられるマイクロ波の周波数に対応する表皮効果における表皮層よりも薄く、前記表皮層の厚さδSは、δS=sqrt2/ωμσ式1ここで、前記マイクロ波の角振動数をω=2πfとし、前記下部電極および前記上部電極を構成する金属の透磁率をμとし、前記下部電極および前記上部電極を構成する金属の伝導度をσとする式1で決定され、前記下部電極および前記上部電極が金属材料M1~Mnnは整数から構成されている場合、M1~Mnの膜厚δ1~δnは、sqrt×δ1sqrtωμ2σ2/2×δ2sqrtωμnσn/2×δn≦1式2ここで、前記金属材料M1~Mnの透磁率をμ1~μnとし、前記金属材料M1~Mnの伝導度をσ1~σnとする式2を満たすことを特徴とする半導体装置。半導体基板の上方に設けられた金属からなる下部電極と、前記下部電極の上方に設けられた金属からなる上部電極と、前記下部電極と前記上部電極との間に設けられた結晶層とを備え、前記下部電極および前記上部電極の各膜厚は、前記結晶層の結晶化に用いられるマイクロ波の周波数に対応する表皮効果における表皮層よりも薄いことを特徴とする半導体装置。前記表皮層の厚さδSは、δS=sqrt2/ωμσ式1ここで、前記マイクロ波の角振動数をω=2πfとし、前記下部電極および前記上部電極を構成する金属の透磁率をμとし、前記下部電極および前記上部電極を構成する金属の伝導度をσとする式1で決定されることを特徴とする請求項2に記載の半導体装置。前記下部電極および前記上部電極が金属材料M1~Mnnは整数から構成されている場合、M1~Mnの膜厚δ1~δnは、sqrt×δ1sqrtωμ2σ2/2×δ2sqrtωμnσn/2×δn≦1式2ここで、前記金属材料M1~Mnの透磁率をμ1~μnとし、前記金属材料M1~Mnの伝導度をσ1~σnとする式2を満たすことを特徴とする請求項3に記載の半導体装置。前記金属材料M1~Mnは、強磁性体を含み、該強磁性体の透磁率は、前記マイクロ波の磁化応答から求められる最大値であることを特徴とする請求項4に記載の半導体装置。前記半導体装置は、データを記憶する複数のメモリセルを含む抵抗変化型メモリであり、前記結晶層は、前記メモリセルを選択する選択素子として設けられたPIN型ダイオードまたはNIP型ダイオードであることを特徴とする請求項2に記載の半導体装置。前記半導体装置は、データを記憶する複数のメモリセルを含む抵抗変化型メモリであり、各前記メモリセルは、2つの強磁性体層と、該2つの強磁性体層間に設けられたトンネル絶縁膜とを有する磁気トンネル接合素子を含み、前記結晶層は、前記トンネル絶縁膜であることを特徴とする請求項2に記載の半導体装置。半導体基板の上方に下部電極を形成し、前記下部電極上に非晶質層を形成し、前記非晶質層上に上部電極を形成し、前記非晶質層にマイクロ波を照射することによって前記非晶質層を結晶化することを具備し、前記下部電極および前記上部電極の各膜厚は、前記結晶層の結晶化に用いられるマイクロ波の周波数に対応する表皮効果における表皮層よりも薄いことを特徴とする半導体装置の製造方法。前記半導体装置は、データを記憶する複数のメモリセルを含む抵抗変化型メモリであり、前記非晶質層として第1導電型の不純物を含む第1のアモルファス半導体層、真性状態の第2のアモルファス半導体層および第2導電型の不純物を含む第3のアモルファス半導体層を前記下部電極上に順番に形成し、前記第3のアモルファス半導体層上に前記上部電極を形成し、前記第1から前記第3のアモルファス半導体層にマイクロ波を照射することによって、該第1から第3のアモルファス半導体層を第1から第3の半導体結晶層へ結晶化させ、前記第1から第3の半導体結晶層が、前記メモリセルを選択する選択素子として設けられたPIN型ダイオードまたはNIP型ダイオードを構成することを特徴とする請求項8に記載の半導体装置の製造方法。前記半導体装置は、データを記憶する複数のメモリセルを含む抵抗変化型メモリであり、前記下部電極の形成後、前記下部電極上に第1の強磁性体層を形成し、前記第1の強磁性体層上に前記非晶質層として非晶質状態のトンネル絶縁膜を形成し、前記トンネル絶縁膜上に第2の強磁性体層を形成し、前記第2の強磁性体層上に前記上部電極を形成し、前記非晶質状態のトンネル絶縁膜にマイクロ波を照射することによって、該非晶質状態のトンネル絶縁膜を多結晶状態のトンネル絶縁膜へ結晶化させ、前記第1および第2の強磁性体層および多結晶状態のトンネル絶縁膜が、前記メモリセルに含まれる磁気トンネル接合素子を構成することを特徴とする請求項8に記載の半導体装置の製造方法。素子特性を劣化させることなく、半導体材料または絶縁膜の結晶特性を改善することができる低温アニールを用いた半導体装置の製造方法、並びに、このような低温アニールに適した半導体装置を提供する。本実施形態による半導体装置は、半導体基板の上方に設けられた金属からなる下部電極と、下部電極の上方に設けられた金属からなる上部電極と、下部電極と上部電極との間に設けられた結晶層とを備える。下部電極および上部電極の各膜厚は、結晶層の結晶化に用いられるマイクロ波の周波数に対応する表皮効果における表皮層よりも薄い。以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。第1の実施形態:ReRAM図1は、第1の実施形態によるReRAMの構成を示すブロック図である。メモリセルアレイ1は、図2の平面図および図3の斜視図に示すようなクロスポイント型セルアレイである。メモリセル13は、互いに交差するワード線WL11とビット線BL12との交差部に配置されている。セルアレイ1は、図3では、4層のメモリセル13が積層された3次元セルアレイとして構成されている。カラム制御回路2およびロウ制御回路3は、メモリセルアレイ1のデータ消去、データ書込みおよびデータ読出しのために、ビット線12およびワード線11を選択し、制御する。データ入出力バッファ4は、書込みデータの受け取り、消去命令の受け取り、読出しデータの出力、アドレスデータやコマンドデータの受け取りを行う。メモリセルアレイ1は、データ入出力バッファ4およびI/O線を介して、外部のホスト8との間でデータをやり取りする。受け取った書込みデータは、カラム制御回路2にロードされて、メモリセルアレイ1の書込み制御に用いられる。メモリセルアレイ1から読み出したデータは、カラム制御回路2にラッチされ、データ入出バッファ4を介して出力される。メモリセルの選択をするためのアドレスデータは、データ入出力バッファ4からステートマシン6を介してカラム制御回路2およびロウ制御回路3に送られる。また、ホスト8からのコマンドデータは、データ入出力バッファ4からコマンドインターフェイス5に送られる。コマンドインターフェイス5は、ホスト8からの制御信号を受け、データ入出力バッファ4に入力されたデータが書込みデータかコマンドデータかアドレスデータかを判断する。データ入出力バッファ4に入力されたデータがコマンドデータであれば、これをデコードしてコマンド信号としてステートマシン6に転送する。ステートマシン6は、ReRAMメモリ全体の管理を行う。即ち、ホスト8からのコマンドを受け、コマンドに従って読出し、書込み、消去、データの入出力管理等を行う。パルス発生器7は、ステートマシン6により制御されて、任意の電圧、任意のタイミングの制御パルスを発生する。制御パルスは、ロウ制御回路3で選択されたワード線に、書込みパルスあるいは読出しパルス等として転送される。メモリセルアレイ1の周辺回路素子2~8は、メモリセルアレイ1の直下に形成され得る。これにより、ReRAMのチップ面積は、ほぼメモリセルアレイ1の面積に等しくすることができる。図4は、メモリセル13の構成を示す断面図である。メモリセル13は、可変抵抗素子VRと、選択素子SDとを含む。可変抵抗素子VRは、その抵抗値が電圧、電流、熱あるいは化学エネルギーにより可変に設定される。選択素子SDは、選択されたメモリセル13の可変抵抗素子VRに電流を流すために用いられる。可変抵抗素子VRおよび選択素子SDは、電極14bを介して積層されている。可変抵抗素子VRとビット線12との間、選択素子SDとワード線11の間には、電極14a、14cがそれぞれ設けられている。電極14a、14bおよび14cは、接着層およびバリアメタルの機能を有する。そのため、電極14a、14bおよび14cは、例えば、W、Pt,Au,Ag,TiAlN,SrRuo,Ru,RuN,Ir,Co,Ti,TiN,TaN,LaNiO,Al,PtIrOx,PtRhOx,Rh,TaAlN等の金属材料を用いて形成される。また、ワード線11およびビット線12は、例えば、タングステンW,タングステンシリサイドWSi,ニッケルシリサイドNiSi,コバルトシリサイドCoSi等の低抵抗の金属配線が用いられる。図5は、選択素子SDの構成を示す断面図である。選択素子SDは、結晶層として、N型シリコン結晶層31、真性シリコン結晶層32およびP型シリコン結晶層33を含み、例えば、PIN型ダイオードまたはNIP型ダイオードを構成する。シリコン層31~33は、ポリシリコンまたは単結晶シリコンからなる。選択素子SDは、下部電極としての電極14b以下、下部電極14bともいう上に設けられている。本実施形態では、下部電極14bはTiNを用いて形成されている。選択素子SDの上には、上部電極としての電極14c以下、上部電極14cともいうが設けられている。本実施形態では、上部電極14cは、TiおよびTiNを用いて形成されている。上部電極14c上には、図4を参照して説明したように、金属配線ワード線WL11が設けられている。選択素子SDは、可変抵抗素子VRとともにシリコン基板10の上方に設けられている。下部電極14bおよび上部電極14cの各膜厚δは、後述するマイクロ波アニール工程で用いられるマイクロ波の周波数に対応する表皮効果における表皮層の厚さδSよりも薄いδ≦δS。これは、マイクロ波が下部電極14bおよび上部電極14cを通過して、それらの間にある選択素子SDに達するための条件である。より詳細には、表皮層の厚さδSは、式1で決定される。δS=sqrt2/ωμσ式1ここで、マイクロ波の角振動数をω=2πfとし、下部電極14bおよび上部電極14cを構成する金属の透磁率をμとし、下部電極14bおよび上部電極14cを構成する金属の伝導度をσとする。sqrtは、平方根を示す。上部電極14cのように複数の金属材料Ti、TiNで構成されている場合、上部電極14cを構成する複数の金属材料の各膜厚は、それぞれ各金属材料Ti、TiNの表皮層の厚さよりも薄く形成される。これを一般化すると、選択素子SDの上または下にある電極を構成する複数の金属材料M1~Mnnは整数の膜厚δ1~δnは、式2を満たす必要がある。sqrt×δ1sqrtωμ2σ2/2×δ2sqrtωμnσn/2×δn≦1式2ここで、金属材料M1~Mnの透磁率をμ1~μnとし、金属材料M1~Mnの伝導度をσ1~σnとする。式2を満たす下部電極14bおよび上部電極14cを用いることによって、マイクロ波が選択素子SD内のシリコン後にシリコン結晶層31~33となるに達することができる。そして、マイクロ波は、選択素子SD内のシリコンを結晶化し、かつ、このシリコンに含まれている不純物を活性化させることができる。従来から半導体装置の製造プロセスにおけるアニール工程は、半導体装置の結晶の性質改善およびドーパントの活性化等の目的のために不可欠なものであり、半導体産業において重要な役割を果たしてきた。しかし、長時間に亘ってアニールを行うと、不純物の濃度プロファイルが劣化し、並びに、様々な界面特性が設計値からずれてしまう。そこで近年、非常に高い温度で短時間に行うアニール方法としてRTA法等が用いられている。このような高温度で短時間に行うアニール方法は、長時間のアニールに伴う不具合を抑制しつつ、結晶性の改善およびドーパントの活性化を達成することができる。しかし、このような高温アニールは、不純物を大きく拡散させてしまうため、局所的に不純物を導入し、所望の濃度プロファイルを形成することが困難であった。例えば、金属からなる電極14b、14cをシードとして、選択素子SDのアモルファスシリコンをシリコン結晶層31~33へ結晶化する場合、RTAのような高温アニールを用いると、不純物が真性状態のシリコン層へ拡散してしまう。このため、RTAのような高温アニールでは、PIN型ダイオードやNIP型ダイオードを形成することが困難であった。そこで、本実施形態では、所望の濃度プロファイルを有するPIN型ダイオードやNIP型ダイオードを選択素子SDとして形成するために、マイクロ波アニールを用いる。マイクロ波アニールは、低温200度~550度のもとであっても、結晶特性を充分に改善しかつ不純物を活性化させることができる。マイクロ波は、その特性上、アモルファス化された材料に効率良く吸収され、単結晶材料にはあまり吸収されない。このため、シリコン結晶層31~33を形成する際には、最初にアモルファスシリコンを堆積し、その後、このアモルファスシリコンにマイクロ波を照射することによってポリシリコンまたは単結晶シリコンへ結晶化させる。アモルファスシリコンをポリシリコンまたは単結晶シリコンへ結晶化させるために、金属からなる電極14b、14cがシードとして必要になる。アモルファスシリコンは、電極14b、14cをシードとしてポリシリコンまたは単結晶シリコンに結晶化される。一方、電極14b、14cが金属からなるので電極14b、14cの膜厚が厚すぎると、マイクロ波が電極14b、14cによって遮蔽されてしまう。これでは、マイクロ波は、電極14bと14cとの間にあるアモルファスシリコンへ到達することができない。そこで、電極14b、14cの膜厚は、それぞれ式2を満たすように設定される。これにより、マイクロ波は、電極14bと14cとの間にあるアモルファスシリコンへ照射され、アモルファスシリコンを低温でポリシリコンまたは単結晶シリコンへ結晶化させることでき、かつ、アモルファスシリコン内の不純物を活性化させることができる。次に、本実施形態によるReRAMの製造方法について説明する。図6A~図6Cは、第1の実施形態によるReRAMの選択素子SDの製造方法を示す断面図である。尚、周辺回路および可変抵抗素子VRの製造方法は、公知の製造方法を用いて形成すればよい。従って、ここでは、選択素子SDの製造方法を示す。まず、シリコン基板上に周辺回路および可変抵抗素子VRを形成した後、シリコン基板の上方に下部電極14bを形成する。下部電極14bは、例えば、タングステンとチタンとの積層膜である。タングステンおよびチタンの各膜厚は、上記式2を満たす。即ち、次の式3を満たす。sqrt×δWsqrt×δTi、1≦1式3ここで、μWはタングステンの透磁率、σWはタングステンの伝導度、δWはタングステンの膜厚であり、μTi,1はチタンの透磁率、σTi,1はチタンの伝導度、δTi,1はチタンの膜厚である。次に、N型不純物を含有する第1のアモルファス半導体層としてのアモルファスシリコン層31、第2のアモルファス半導体層としての真性状態のアモルファスシリコン層32および第3のアモルファス半導体層としてのP型不純物を含有するアモルファスシリコン層33を下部電極14b上に連続して堆積する。より詳細には、例えば、PH3/Si2H6/He混合ガスまたはPH3/SiH4/He混合ガスを用いて、約500°Cの基板温度のもとで、N型不純物を含有するアモルファスシリコン層31を約25nm成膜する。続いて、SiH4ガスまたはSi2H6ガスを用いて、約500°Cの基板温度のもとで、ノンドープアモルファスシリコン層32を約50nm成膜する。さらに、続いて、SiH4/H2/BCl3混合ガスまたはSi2H6/H2/BCl3混合ガスを用いて、約500°Cの基板温度のもとで、P型不純物を含有するアモルファスシリコン層33を約25nm成膜する。尚、BCl3に代えてB2H6を用いてもよい。これにより、図6Aに示すようにPIN型のアモルファスシリコン層31~33の積層膜が形成される。次に、図6Bに示すように、アモルファスシリコン層33上に上部電極14cを形成する。上部電極14cは、例えば、チタンと窒化チタンとの積層膜である。チタンおよび窒化チタンの各膜厚は、上記式2を満たす。即ち、次の式4を満たす。sqrt×δTi、2sqrt×δTiN≦1式4ここで、μTi、2はチタンの透磁率、σTi、2はチタンの伝導度、δTi、2はチタンの膜厚であり、μTiNは窒化チタンの透磁率、σTiNは窒化チタンの伝導度、δTiNは窒化チタンの膜厚である。次に、図6Bに示すように、マイクロ波アニールを行う。より詳細には、周波数ffは2.45GHz~300GHzの電磁波マイクロ波MWを照射する。このとき、下部電極14bおよび上部電極14cは、上記式2式3および式4を満たしているので、マイクロ波は、下部電極14bおよび上部電極14cを透過して、アモルファスシリコン層31~33に達する。これにより、図6Cに示すように、アモルファスシリコン層31~33は、それぞれN型不純物を含有するシリコン結晶層31、真性状態のノンドープシリコン結晶層32およびP型不純物を含有するシリコン結晶層32へと結晶化される。このとき、マイクロ波アニールは、低温200度~500度で、アモルファスシリコンを結晶化し、かつ、不純物を活性化させる。従って、アモルファスシリコン層31および33内の不純物は、ノンドープアモルファスシリコン層32へさほど拡散しない。その結果、マイクロ波照射後のシリコン結晶層31~33は、所望のPIN型構造あるいはNIP型構造に形成され得る。即ち、本実施形態によれば、所望の構成を有する選択素子SDが得られる。その後、さらに、配線ワード線WL等を形成することによって、本実施形態によるReRAMが完成する。尚、シリコン結晶層31と33との位置は入れ替えても差し支えない。この場合、NIP型構造の選択素子SDを得ることができる。また、本実施形態では、選択素子SDはシリコンを用いて形成されている。しかし、選択素子SDはシリコンと同じ第14属元素であるGe、あるいは、SiとGeとの合金を用いて形成されてもよい。さらに、マイクロ波の周波数が可変である場合、マイクロ波アニールにおいて用いられるマイクロ波の周波数のうち最大周波数f0に基づいて角振動数ω0=2πf0を決定すればよい。角振動数ω0を用いて式2によって、下部電極14bおよび上部電極14bの膜厚を決定することができる。本実施形態によれば、マイクロ波アニール工程において、選択素子SDを挟む下部電極14bおよび上部電極14cがそれぞれ式2を満たす。これにより、マイクロ波が選択素子SDに到達し、選択素子SDを結晶化させることができる。さらに、アモルファスシリコン層31、33内の不純物が拡散することを抑制しつつ、該不純物を活性化させることができる。本実施形態によれば、選択素子SDにおいて、真性シリコン結晶層32の膜厚を厚く維持することができる。これにより、選択素子SDは、オフ電流を抑制することができる。第2の実施形態図7は、第2の実施形態に従ったMRAMの構成を示すブロックである。メモリセルアレイ111内には、複数のメモリセルMCがマトリクス状に二次元配置されている。各メモリセルMCは、MTJ素子およびセルトランジスタを含む。MTJ素子は、抵抗状態の変化によってデータを記憶し、電流によってデータを書き換え可能な磁気トンネル接合素子である。セルトランジスタは、MTJ素子に対応して設けられ、該対応するMTJ素子に電流を流すときに導通状態となるように構成されている。複数のワード線WLはロウ方向に、複数のビット線BLはカラム方向にそれぞれ互いに交差するように配線されている。隣接する2つのビット線BLは対を成しており、メモリセルMCは、ワード線WLとビット線対例えば、第1のビット線BL1、第2のビット線BL2との交点に対応して設けられている。各メモリセルMCのMTJ素子およびセルトランジスタは、ビット線対の間例えば、BL1とBL2との間に直列に接続されている。また、セルトランジスタCTのゲートはワード線WLに接続されている。メモリセルアレイ111のビット線方向の両側には、センスアンプ112およびライトドライバ122が配置されている。センスアンプ112は、ビット線BLに接続されており、選択ワード線WLに接続されたメモリセルMCに流れる電流を検知することによって、メモリセルに格納されたデータを読み出す。ライトドライバ122は、ビット線BLに接続されており、選択ワード線WLに接続されたメモリセルMCに電流を流すことによってデータを書き込む。メモリセルアレイ111のワード線方向の両側には、ロウデコーダ113およびワード線ドライバ121がそれぞれ配置されている。ワード線ドライバ121は、ワード線に接続されており、データ読出しまたはデータ書込みの際に選択ワード線WLに電圧を印加するように構成されている。センスアンプ112またはライトドライバ122と外部入出力端子I/Oとの間のデータの授受は、データバス114及びI/Oバッファ115を介して行われる。コントローラ116には、各種の外部制御信号、例えば、チップイネーブル信号/CE、アドレスラッチイネーブル信号ALE、コマンドラッチイネーブル信号CLE、書き込みイネーブル信号/WE、及び読み出しイネーブル信号/REなどが入力される。コントローラ116は、これらの制御信号に基づいて、入出力端子I/Oから供給されるアドレスAddとコマンドComとを識別する。そして、コントローラ116は、アドレスAddを、アドレスレジスタ117を介してロウデコーダ113及びカラムデコーダ118に転送する。また、コントローラ116は、コマンドComをデコードする。センスアンプ112は、カラムデコーダ118によってデコードされたカラムアドレスに従って、ビット線に電圧を印加することができるように構成されている。ワード線ドライバ121は、ロウデコーダ113によってデコードされたロウアドレスに従って、選択ワード線WLに電圧を印加することができるように構成されている。コントローラ116は、外部制御信号とコマンドに従って、データ読み出し、データ書き込み及び消去の各シーケンス制御を行う。内部電圧発生回路119は、各動作に必要な内部電圧例えば、電源電圧より昇圧された電圧を発生するために設けられている。この内部電圧発生回路119も、コントローラ116により制御され、昇圧動作を行い必要な電圧を発生する。図8は、メモリセルMCの書込み動作を示す説明図である。TMR効果を利用したMTJ素子は、2枚の強磁性体層F,Pとこれらに挟まれた非磁性層トンネル絶縁膜Bとからなる積層構造を有し、スピン偏極トンネル効果による磁気抵抗の変化によりデジタルデータを記憶する。MTJ素子は、2枚の強磁性体層F,Pの磁化配列によって、低抵抗状態と高抵抗状態とを取り得る。例えば、低抵抗状態をデータ0と定義し、高抵抗状態をデータ1と定義すれば、MTJ素子に1ビットデータを記録することができる。もちろん、低抵抗状態をデータ1と定義し、高抵抗状態をデータ0と定義してもよい。例えば、MTJ素子は、固定層Pin層P、トンネルバリア層B、記録層Free層Fを順次積層して構成される。Pin層PおよびFree層Fは、強磁性体で構成されており、トンネルバリア層Bは、絶縁膜例えば、Al2O3,MgOからなる。Pin層Pは、磁化の向きが固定されている層であり、Free層Fは、磁化の向きが可変であり、その磁化の向きによってデータを記憶する。書込み時に矢印A1の向きに電界を印加すると、Pin層Pの磁化の向きに対してFree層Fのそれがアンチパラレル状態AP状態となり、高抵抗状態データ1となる。書込み時に矢印A2の向きに電界を印加すると、Pin層PとFree層Fとのそれぞれの磁化の向きがパラレル状態P状態となり、低抵抗状態データ0となる。このように、TMJ素子は、電界の印加方向によって異なるデータを書き込むことができる。図9は、MTJ素子の構成を示す断面図である。MTJ素子は、結晶層としてトンネル絶縁膜Bを含む。本実施形態では、トンネル絶縁膜Bは、多結晶状態のMgOを用いて形成されている。Free層FおよびPin層Pの材料は、例えば、Co、Fe、Ni、Pt、Fe、Pd、B、Ta、Dy、Tv、Cr等を含む磁性体材料を用いて形成されている。MTJ素子は、下部電極151上に形成されている。下部電極151は、コンタクト図示せずを介して図8に示すセルトランジスタCTの拡散層に電気的に接続されている。下部電極151は、例えば、Ta、Pt、Ir、Ru、Pd、W、Ti、Al及びそれらの窒化物、あるいは、これらの材料の複合膜を用いて形成されている。MTJ素子上には、上部電極152が設けられている。上部電極152は、ビット線BL1またはBL2に電気的に接続されている。上部電極152は、例えば、Ta、TiAlxNy、TaN、WN、W、TiN、あるいは、これらの材料の複合膜を用いて形成されている。下部電極151および上部電極152の各膜厚δは、マイクロ波アニール工程で用いるマイクロ波の周波数に対応する表皮効果における表皮層δSよりも薄いδ≦δS。これは、マイクロ波が下部電極151および上部電極152を通過して、それらの間にあるMTJ素子に達するための条件である。マイクロ波がMTJ素子に達するために、下部電極151の膜厚は上記式2を満たす膜厚を有し、上部電極152の膜厚も上記式2を満たす必要がある。さらに、Free層FおよびPin層Pの材料がマイクロ波を遮蔽する場合、下部電極151およびPin層Pの膜厚が式2を満たす必要があり、かつ、上部電極152およびFree層Fの膜厚が式2を満たす必要がある。この場合、下部電極151または上部電極152が複数の金属材料で形成されている場合と同様に式2を適用すればよい。尚、Free層FおよびPin層Pは、強磁性体材料からなる。このように、強磁性体材料からなる場合、式2に用いられる強磁性体材料の透磁率μは、マイクロ波の磁化応答から求められる最大値である。第2の実施形態では、MTJ素子のトンネル絶縁膜Bを結晶化させるために、マイクロ波アニールを用いる。マイクロ波アニールは、低温で、結晶特性を充分に改善させることができる。従って、下部電極151、上部電極152、Pin層PおよびFree層Fが熱に弱い材料で形成されている場合であっても、それらの特性を劣化させることなく、トンネル絶縁膜Bを結晶化させることができる。マイクロ波は、上述のとおり、アモルファス化された材料に効率良く吸収される。このため、トンネル絶縁膜Bを形成する際には、最初に非晶質状態の絶縁膜例えば、Al2O3,MgOを堆積し、その後、この絶縁膜にマイクロ波を照射することによって多結晶状態の絶縁膜へ結晶化させる。非晶質状態の絶縁膜を多結晶状態の絶縁膜へ結晶化させるために、Pin層PまたはFree層Fがシードとして必要になる。下部電極151およびPin層Pの膜厚、並びに、上部電極152およびFree層Fの膜厚は、それぞれ式2を満たすように設定される。これにより、マイクロ波は、Pin層PおよびFree層Fを劣化させることなく、非晶質状態のトンネル絶縁膜Bへ照射され、非晶質状態のトンネル絶縁膜Bを低温で多結晶状態のトンネル絶縁膜Bへ結晶化させることできる。次に、本実施形態によるMRAMの製造方法について説明する。図10A~図10Cは、第2の実施形態によるMRAMのMTJ素子の製造方法を示す断面図である。尚、周辺回路およびセルトランジスタCTの製造方法は、公知の製造方法を用いて形成すればよい。従って、ここでは、MTJ素子の製造方法を示す。まず、シリコン基板上にセルトランジスタCTを形成し、セルトランジスタCTを被覆するように層間絶縁膜図示せずを形成する。次に、層間絶縁膜上に下部電極151を形成する。下部電極151は、例えば、窒化チタンである。窒化チタンの膜厚は、上記式2を満たす。勿論、下部電極151は、複数の材料で形成されてもよい。次に、下部電極151上に、MTJ素子を形成する。例えば、下部電極151上に、第1の強磁性体層としてのPin層P、非晶質状態のトンネル絶縁膜Bおよび第2の強磁性体層としてのFree層Fの材料を順番に堆積する。Free層FおよびPin層Pの材料は、上述した強磁性体材料である。トンネル絶縁膜Bの材料は、例えば、酸化マグネシウムである。Free層F、トンネル絶縁膜BおよびPin層Pの材料を加工することによって、図10Aに示すように、MTJ素子が下部電極151上に形成される。次に、図10Bに示すように、MTJ素子上に上部電極152を形成する。上部電極152は、例えば、窒化チタンである。窒化チタンの膜厚は、上記式2を満たす。尚、Free層FおよびPin層Pの材料がマイクロ波を遮蔽する場合、下部電極151およびPin層Pの膜厚が式2を満たす必要があり、かつ、上部電極152およびFree層Fの膜厚が式2を満たす必要がある。この場合、下部電極151または上部電極152が複数の金属材料で形成されている場合と同様に式2を適用すればよい。次に、図10Bに示すように、マイクロ波アニールを行う。より詳細には、周波数ffは2.45GHz~300GHzの電磁波マイクロ波MWを照射する。このとき、下部電極151および上部電極152並びに、Free層FおよびPin層Pは、上記式2を満たしているので、マイクロ波は、下部電極151および上部電極152を透過して、MTJ素子のトンネル絶縁膜Bに達する。これにより、図10Cに示すように、非晶質状態のトンネル絶縁膜Bは、多晶質状態のトンネル絶縁膜Bへと結晶化される。このとき、マイクロ波アニールは、低温200度~500度で行われるので、Free層FおよびPin層Pの劣化は抑制される。その後、さらに、配線ビット線BL等を形成することによって、本実施形態によるMRAMが完成する。尚、Free層FとPin層Pとの位置は入れ替えても差し支えない。第2の実施形態によれば、マイクロ波アニール工程において、トンネル絶縁膜Bを挟む下部電極151およびPin層Pが式2を満たし、並びに、上部電極151およびFree層Fが式2を満たす。これにより、マイクロ波がトンネル絶縁膜Bに到達し、Free層FおよびPin層Pを劣化させることなく、トンネル絶縁膜Bを結晶化させることができる。本実施形態によれば、Free層FおよびPin層Pを劣化させることなく、トンネル絶縁膜Bを結晶化させることができるので、MRAMの高性能化を図ることができる。以上から第1および第2の実施形態による製造方法は、素子特性を劣化させることなく、半導体材料または絶縁膜の結晶特性を改善することができる低温アニールを用いて半導体装置を製造することができる。また、第1および第2の実施形態による半導体装置は、このような低温アニールに適している。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。"