"ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子ワイドバンドギャップ半導体スイッチング素子とシリコン半導体を利用した絶縁ゲート型バイポーラトランジスタSi-IGBTを並列接続したパワー半導体モジュールで、ワイドバンドギャップ半導体素子のチップ面積はSi-IGBTのチップ面積よりも小さく、該パワー半導体モジュールのオン電圧は、Si-IGBTと同じチップ面積のワイドバンドギャップ半導体スイッチング素子のオン電圧と同程度とすることを特徴としたパワー半導体モジュール。前記ワイドバンドギャップ半導体スイッチング素子と前記SiIGBT素子の面積比は、1:2~4であることを特徴とする請求項1に記載のパワー半導体モジュール。前記パワー半導体モジュールに、さらにダイオードを逆並列接続したことを特徴とした請求項1または2に記載のパワー半導体モジュール。前記ワイドバンドギャップ半導体スイッチング素子はSiC炭化ケイ素、GaN窒化ガリウム、ダイヤモンドのいずれかから成ることを特徴とした請求項1ないし3のいずれか一項に記載のパワー半導体モジュール。前記ワイドバンドギャップ半導体スイッチング素子と前記Si-IGBTを個別のゲート駆動回路で駆動することを特徴とした請求項1~4のいずれか1項に記載のパワー半導体モジュール。前記ワイドバンドギャップ半導体スイッチング素子と前記Si-IGBTを同一のゲート駆動回路で駆動することを特徴とした請求項1~5のいずれか1項に記載のパワー半導体モジュール。前記ワイドバンドギャップ半導体スイッチング素子と前記Si-IGBTと前記ゲート駆動回路を同一のパッケージに封入したことを特徴とした請求項1~6のいずれか1項に記載のパワー半導体モジュール。前記ワイドバンドギャップ半導体スイッチング素子と前記Si-IGBTと前記ダイオードと前記ゲート駆動回路を同一のパッケージに封入したことを特徴とした請求項1~7のいずれか1項に記載のパワー半導体モジュール。ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子ワイドバンドギャップ半導体スイッチング素子とシリコン半導体を利用した絶縁ゲート型バイポーラトランジスタSi-IGBTを並列接続したパワー半導体モジュールで、ワイドバンドギャップ半導体素子のチップ面積はSi-IGBTのチップ面積よりも小さく、該パワー半導体モジュールのオン電圧は、Si-IGBTと同じチップ面積のワイドバンドギャップ半導体スイッチング素子のオン電圧と同程度とするパワー半導体モジュールを用い、前記Si-IGBTを先にターンオンさせて、前記Si-IGBTのコレクタエミッタ間電圧がオン電圧に到達した後に前記ワイドバンドギャップ半導体スイッチング素子をターンオンさせることを特徴とするパワー半導体モジュールの駆動方法。ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子ワイドバンドギャップ半導体スイッチング素子とシリコン半導体を利用した絶縁ゲート型バイポーラトランジスタSi-IGBTを並列接続したパワー半導体モジュールで、ワイドバンドギャップ半導体素子のチップ面積はSi-IGBTのチップ面積よりも小さく、該パワー半導体モジュールのオン電圧は、Si-IGBTと同じチップ面積のワイドバンドギャップ半導体スイッチング素子のオン電圧と同程度とするパワー半導体モジュールを用い、前記Si-IGBTを先にターンオフさせて、前記Si-IGBTに流れる電流が消滅した後に前記ワイドバンドギャップ半導体スイッチング素子をターンオフさせることを特徴とするパワー半導体モジュールの駆動方法。この出願の実施の形態はSiCMOSFETのチップ面積を従来のSiIGBTよりも小さくしても電力損失を小さくすることができ、かつ、スイッチング時の振動を抑えてノイズ発生や過電圧を抑制できるパワー半導体モジュールを実現することを目的とする。上記目的を達成するための実施の形態であるパワー半導体モジュールは、ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子ワイドバンドギャップ半導体スイッチング素子とシリコン半導体を利用した絶縁ゲート型バイポーラトランジスタSiIGBTを並列接続したパワー半導体モジュールである。そして、ワイドバンドギャップ半導体素子のチップ面積はSiIGBTのチップ面積よりも小さく、該パワー半導体モジュールのオン電圧は、SiIGBTと同じチップ面積のワイドバンドギャップ半導体スイッチング素子のオン電圧と同程度である。従来のSiIGBTはドリフト層内への少数キャリアの注入バイポーラ動作によりオン電圧を小さくすることは可能であるが、ターンオフ時に素子内部に蓄積された少数キャリアを吐き出す必要があり、スイッチング時間が長い、スイッチング損失が大きいといった問題があった。一方、SiC、GaN、ダイヤモンドなどのワイドバンドギャップ半導体を用いたMOSFETMetalOxideSemiconductorFieldEffectTransistor、JFETJunctionFieldEffectTransistor、HEMTHighElectronMobilityTransistorなどのワイドバンドギャップ半導体スイッチング素子は単位面積あたりのオン抵抗を従来のシリコンSi半導体を用いたスイッチング素子よりも小さくすることができるので、損失を小さくできる。また、現在はSiIGBTが多用されている耐圧領域においても、ワイドバンドギャップ半導体スイッチング素子はユニポーラ型でSiIGBTのオン電圧以下の特性を実現できる。さらに、ユニポーラ型のスイッチング素子は少数キャリアの蓄積が無いためSiIGBTよりも高速スイッチング、低スイッチング損失動作が可能である。現在、ワイドバンドギャップ半導体スイッチング素子としてSiCを用いたMOSFETやJFETが市販されている。図1はSiCMOSFETとSiIGBTの素子温度150°Cでの単位面積あたりの順方向電流-電圧特性の比較例を示す。図1より、同一の電流密度において、SiCMOSFETのオン電圧はSiIGBTよりも低いことから、オン状態時の損失導通損失はSiCMOSFETの方が低いことがわかる。現在、ワイドバンドギャップ半導体スイッチング素子とSiIGBTの単位面積当たりの価格を比較するとワイドバンドギャップ半導体スイッチング素子の方が数倍高いので、同じ定格電流の素子を構成する場合、ワイドバンドギャップ半導体スイッチング素子のチップ面積をSiIGBTのチップ面積よりも小さくすることがコストの面からに望ましい。また、現状ではワイドバンドギャップ半導体スイッチング素子の開発技術はSiIGBTほど成熟しておらず、ワイドバンドギャップ半導体でSiIGBTと同じレベルのチップ面積のスイッチング素子を製作すると歩留まりがSiIGBTと比較して非常に低くなるため、SiIGBTと同レベルのチップ面積のスイッチング素子を製作することは困難である。図2はSiIGBTのチップ面積を1とした場合に対して、SiCMOSFETのチップ面積比を12、SiCMOSFETのチップ面積比を13とした場合の順方向電流-電圧特性の比較例を示す。図2より、SiCMOSFETのチップ面積をSiIGBTよりも小さくすると高電流領域ではSiCMOSFETのオン電圧の方がSiIGBTのオン電圧よりも高くなるので、導通損失が大きくなり、SiCMOSFETを利用するメリットが小さくなってしまう。さらに、ユニポーラ型のスイッチング素子はスイッチングが高速のため、スイッチング時に電圧および、電流波形が振動してしまい、この振動がノイズ源となる問題がある。また、振動に伴い過電圧が発生するので、スイッチング素子が破壊する問題がある。本実施の形態はこのような課題を解決するためのものであり、SiCMOSFETのチップ面積を従来のSiIGBTよりも小さくしても電力損失を小さくすることができ、かつ、スイッチング時の振動を抑えてノイズ発生や過電圧を抑制できるパワー半導体モジュールを実現することを目的とする。上記目的を達成するための第1の実施の形態であるパワー半導体モジュールは、ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子ワイドバンドギャップ半導体スイッチング素子とシリコン半導体を利用した絶縁ゲート型バイポーラトランジスタSiIGBTを並列接続したパワー半導体モジュールで、ワイドバンドギャップ半導体素子のチップ面積はSiIGBTのチップ面積よりも小さく、該パワー半導体モジュールのオン電圧は、SiIGBTと同じチップ面積のワイドバンドギャップ半導体スイッチング素子のオン電圧と同程度とすることを特徴とする。これらのワイドバンドギャップ半導体スイッチング素子とSiIGBT素子の面積比は、1:2~4程度のものが好ましい。このような面積比にすることにより、このパワー半導体モジュールのオン電圧は、SiIGBTの同じチップ面積のワイドバンドギャップ半導体スイッチング素子のオン電圧と同程度とすることが出来る。上記目的を達成するための第2の実施の形態であるパワー半導体モジュールは、上記実施の形態のパワー半導体モジュールにダイオードを逆並列接続したことを特徴とする。上記目的を達成するための第3の実施の形態であるパワー半導体モジュールの駆動方法は、SiIGBTを先にターンオンさせて、SiIGBTのコレクタエミッタ間電圧がオン電圧に到達した後にワイドバンドギャップ半導体スイッチング素子をターンオンさせることを特徴とする。上記目的を達成するための実施の形態である第4のパワー半導体モジュールの駆動方法は、SiIGBTを先にターンオフさせて、SiIGBTに流れる電流が消滅した後にワイドバンドギャップ半導体スイッチング素子をターンオフさせることを特徴とする。上記各構成によれば、電力損失が小さく、ノイズと過電圧の発生を抑制したパワー半導体モジュールを実現することができる。実施例1以下,実施形態の実施例について図面を用いて説明する。まず、実施例1パワー半導体モジュールについて説明する。図3に、実施例1に係わるパワー半導体モジュールの等価回路を示す。このパワー半導体モジュールは、ワイドバンドギャップ半導体スイッチング素子1とSiIGBT2とが並列に接続されている。すなわち、ワイドバンドギャップ半導体スイッチング素子1のドレイン端子とSiIGBT2のコレクタ端子を接続し、ワイドバンドギャップ半導体スイッチング素子1のソース端子とSiIGBT2のエミッタ端子が接続される。このパワー半導体モジュールにおいては、ワイドバンドギャップ半導体スイッチング素子1はSiIGBT2よりもチップ面積が小さいものを使用する。図4は、実施例1のパワー半導体モジュールの順方向電流-電圧特性の測定結果であり、ワイドバンドギャップ半導体スイッチング素子としてSiCMOSFETを使用した場合である。実施例1のパワー半導体モジュールの電流-電圧特性1において、SiCMOSFETのチップ面積はSiIGBTのチップ面積の13の場合である。比較のために、SiIGBT単体の電流-電圧特性2および、SiIGBTと同一チップ面積のSiCMOSFETの電流-電圧特性3を記載する。図4より、実施例1のパワー半導体モジュールの電流-電圧特性1はSiCMOSFET電流-電圧特性2に近い特性が得られており、小チップ面積のSiCMOSFETを用いて大チップ面積のSiCMOSFETこの例では面積3倍の特性が実現されている。実施例2実施例2は、実施例1のパワー半導体モジュールに並列にダイオードを接続したパワー半導体モジュールに関するものである。この実施例2のパワー半導体モジュールの等価回路を図5に示す。ワイドバンドギャップ半導体スイッチング素子1とSiIGBT2の構成は実施例1と同様であり、ワイドバンドギャップ半導体スイッチング素子1のドレイン端子および、SiIGBT2のコレクタ端子にダイオード3のカソード端子が接続され、ワイドバンドギャップ半導体スイッチング素子1のソース端子および、SiIGBT2のエミッタ端子にダイオード3のアノード端子が接続される。本実施の形態のパワー半導体モジュールをインバータ回路やチョッパ回路に適用する場合、スイッチング素子と並列に還流電流を流すための還流ダイオードが必要となる。ワイドバンドギャップ半導体スイッチング素子2にダイオードが内蔵されていない場合および、内蔵ダイオードに電流を流したくない場合はダイオード3に還流電流を流すことが可能である。実施例3以下、実施例1のパワー半導体モジュールのターンオフ方法について説明する。ワイドバンドギャップ半導体スイッチング素子とSiIGBTのターンオフ時の電圧、電流波形を図6に示す。図6から明らかなように、SiIGBTのターンオフ時間はワイドバンドギャップ半導体スイッチング素子のターンオフ時間よりも長いため、ターンオフ損失が大きいことが問題である。図7に、実施例3によるパワー半導体モジュールのターンオフ時のSiIGBTのコレクタ電流波形71、コレクタエミッタ間電圧波形72、ワイドバンドギャップ半導体スイッチング素子のゲートソース間電圧波形73、ドレインソース間電圧波形74、ドレイン電流波形75を示す。本実施例のターンオフ方法では、先ずSiIGBTのゲートにオフ信号を入力し、SiIGBTを先にターンオフさせる。この時、ワイドバンドギャップ半導体スイッチング素子はオン状態である。SiIGBTのコレクタ電流71がゼロになった後t2以降にワイドバンドギャップ半導体スイッチング素子のドレインソース間電圧74の上昇が開始するようなタイミングでワイドバンドギャップ半導体スイッチング素子をターンオフさせる。ワイドバンドギャップ半導体スイッチング素子とSiIGBTは並列接続されているので、SIIGBTのコレクタエミッタ間電圧72はワイドバンドギャップ半導体スイッチング素子のドレインソース間電圧74と同様な波形となる。また、t1からt2の期間はSiIGBTのコレクタ電流71が減少するので、ワイドバンドギャップ半導体スイッチング素子のドレイン電流75は上昇する。t2からt3の期間はパワー半導体モジュールに流れる電流は全てワイドバンドギャップ半導体スイッチング素子に流れることになる。ワイドバンドギャップ半導体スイッチング素子のゲートソース間電圧73が閾値電圧に到達するとt4、ワイドバンドギャップ半導体スイッチング素子のドレイン電流75はゼロとなり、ターンオフ動作が終了する。実施例3によるパワー半導体モジュールのターンオフ方法によると、SiIGBTのターンオフ損失が大きい問題が回避でき、ターンオフ損失はワイドバンドギャップ半導体スイッチング素子の特性で決まるのでターンオフ損失を小さくすることができる。実施例4次に、実施例1のパワー半導体モジュールのターンオン方法について説明する。ワイドバンドギャップ半導体スイッチング素子とSiIGBTのターンオン時の電圧、電流波形を図8に示す。図8から明らかなように、ワイドバンドギャップ半導体スイッチング素子のターンオン電流波形には高周波の振動が発生しており、この振動はノイズの発生源であるので問題となる。図9は、実施例4によるパワー半導体モジュールのターンオン時のSiIGBTのゲートエミッタ間電圧91、コレクタエミッタ間電圧92、コレクタ電流波形93、ワイドバンドギャップ半導体スイッチング素子のゲートソース間電圧波形94、ドレイン電流95を示す。本発明のターンオン方法では、先ずSiIGBTのゲートにオン信号を入力し、SiIGBTを先にターンオンさせる。この時、ワイドバンドギャップ半導体スイッチング素子はオフ状態である。SiIGBTのコレクタエミッタ間電圧92がオン電圧に到達した後t7以降にワイドバンドギャップ半導体スイッチング素子のゲートソース間電圧94が閾値に到達するようにワイドバンドギャップ半導体スイッチング素子をターンオンさせる。ワイドバンドギャップ半導体スイッチング素子とSiIGBTは並列接続されているので、ワイドバンドギャップ半導体スイッチング素子のドレインソース間電圧図示していないは、SIIGBTのコレクタエミッタ間電圧92と同様な波形となる。ワイドバンドギャップ半導体スイッチング素子のゲートソース間電圧94が閾値電圧に到達するとt8、ワイドバンドギャップ半導体スイッチング素子に電流が流れ、ターンオン動作が終了する。また、t5からt8の期間はSiIGBTのみがオン状態であるので、パワー半導体モジュールに流れる電流は全てSiIGBTに流れることになる。以上のように、実施例4によるパワー半導体モジュールのターンオン方法によると、まずSiIGBTを先にオンさせることで、ユニポーラ素子で問題となる高周波振動ノイズ源の影響をなくすことが出来る。このように、ワイドバンドギャップ半導体スイッチング素子の波形振動の問題が回避でき、ターンオン波形はSiIGBTの特性で決まるので振動の発生を抑制することができる。また、SiIGBTとSiCMOSFETのターンオン時間はほぼ同じなので、ターンオン損失は増加しない。実施例5次に、実施例5としてパワー半導体モジュールのゲート駆動回路について説明する。図10は、実施例5に係わるパワー半導体モジュールのゲート駆動回路の等価回路である。ワイドバンドギャップ半導体スイッチング素子1のゲート端子はゲート抵抗RgW3を介してゲート駆動回路5に接続され、SiIGBT2のゲート端子はゲート抵抗RgSi4を介してゲート駆動回路5に接続される。スイッチング素子のスイッチング時間はゲート入力キャパシタンスCiss、ゲート帰還キャパシタンスCrssとゲート抵抗の積の関数となることが知られている。実施の形態5に係わるパワー半導体モジュールのゲート駆動回路では、RgSixCissRgWxCissワイドバンドギャップ半導体スイッチング素子1RgSixCrssRgWxCrssワイドバンドギャップ半導体スイッチング素子2となるようにRgSiRgWCissCrssの値を選択する。これにより、ターンオンではSiIGBTを先にオンさせ、ターンオフではSiIGBTを先にオフさせることができ、1つのゲート駆動回路でSiIGBTとワイドバンドギャップ半導体スイッチング素子の両方を駆動させることができる。以上、本発明のいくつかの実施の形態及び実施例を説明したが、これらの実施の形態等は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。"