"少なくとも1つのトレンチが形成されている半導体基板を備えており、半導体基板は、第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されており、トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、半導体基板の表面に臨む範囲には、トレンチに隣接すると共に、ボディ領域によってドリフト領域から分離されている第2導電型のソース領域が形成されており、ソース領域はソース電極に電気的に接続されており、半導体基板の裏面にはドレイン電極が形成されており、トレンチの底部には、ドリフト領域との接合部に空乏層を形成する特性を有する特定層が配置されており、特定層の上面およびトレンチの側壁は絶縁層で被覆されており、絶縁層で被覆されたトレンチ内部にゲート電極が形成されており、トレンチ側壁の一部には、トレンチ側壁に沿って半導体基板の深さ方向に伸びる導電部が形成されており、導電部の第1の端部が特定層に接合しており、導電部の第2の端部が半導体基板の表面に到達するとともに、ソース電極に接続されていることを特徴とする半導体装置。特定層は金属層であり、特定層とドリフト領域との接合部はショットキー接合が形成されていることを特徴とする請求項1に記載の半導体装置。導電部は第1導電型の半導体領域で形成されており、導電部の第1の端部は金属層である特定層と接合していることを特徴とする請求項2に記載の半導体装置。トレンチの側壁を被覆する絶縁層の膜厚に比して、特定層の上面を被覆する絶縁層の膜厚の方が大きいことを特徴とする請求項1ないし3の何れか1項に記載の半導体装置。トレンチは、半導体基板の表面から観測したときに、長辺と短辺を有する矩形形状に形成されており、導電部は、短辺に位置するトレンチ側壁の少なくとも一部に隣接しており、ソース領域は、長辺に位置するトレンチ側壁の少なくとも一部に隣接していることを特徴とする請求項1ないし4の何れか1項に記載の半導体装置。少なくとも1つのトレンチが形成されている半導体基板を備えており、半導体基板は、第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されており、トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、半導体基板の表面に臨む範囲には、トレンチに隣接すると共に、ボディ領域によってドリフト領域から分離されている第2導電型のソース領域が形成されており、ソース領域はソース電極に電気的に接続されており、半導体基板の裏面には、ドレイン電極が形成されており、トレンチの底部にはドリフト領域との接合部に空乏層を形成する特性を有する特定層が配置されており、特定層の上面およびトレンチの側壁は絶縁層で被覆されており、絶縁層で被覆されたトレンチ内部にゲート電極が形成されており、トレンチ側壁の一部には、トレンチ側壁に沿って半導体基板の深さ方向に伸びる導電部が形成されており、導電部の第1の端部が特定層に接合しており、導電部の第2の端部が半導体基板の表面に到達するとともに、ソース電極に接続されている半導体装置を製造する方法であって、第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されている半導体基板の表面からボディ領域を貫通してドリフト領域に達している少なくとも1つのトレンチを形成するトレンチ形成工程と、トレンチ底面に特定層を形成する特定層形成工程と、トレンチ側壁面に導電部を形成する導電部形成工程と、トレンチ内壁面に第1の絶縁層を形成する第1の絶縁層形成工程と、トレンチ内部において、第1の絶縁層形成工程で形成された第1の絶縁層の上面のうちの最下点がドリフト領域とボディ領域との境界面よりも下方側に位置するように、第1の絶縁層形成工程で形成された第1の絶縁層をエッチングする第1のエッチング工程と、トレンチの側壁に第2の絶縁層を形成する第2の絶縁層形成工程と、を備えることを特徴とする半導体装置の製造方法。トレンチ形成工程は、半導体基板の表面から観測したときに、長辺と短辺を有する矩形形状となるようにトレンチを形成し、導電部形成工程は、特定層形成工程と同一の工程であり、特定層形成工程は特定層および導電部となる金属層をトレンチ内壁面に形成し、短辺に位置するトレンチ側壁を被覆している金属層を残存させるとともに長辺に位置するトレンチ側壁を被覆している金属層を除去する第2のエッチング工程をさらに備えることを特徴とする請求項6に記載の半導体装置の製造方法。トレンチ形成工程は、半導体基板の表面から観測したときに、長辺と短辺を有する矩形形状となるようにトレンチを形成し、特定層形成工程は特定層となる金属層を形成し、短辺に位置するトレンチ側壁および長辺に位置するトレンチ側壁を被覆している金属層を除去する第2のエッチング工程をさらに備え、第2のエッチング工程と第1の絶縁層形成工程との間に導電部形成工程が行われ、導電部形成工程は、短辺に位置するトレンチ側壁に半導体基板の垂直上方方向に対して傾いた角度を有してイオンを打ち込むことで、短辺に位置するトレンチ側壁の一部にトレンチ側壁に沿って半導体基板の深さ方向に伸びる第1導電型の半導体領域を形成する打ち込み工程を備えることを特徴とする請求項6に記載の半導体装置の製造方法。特許文献1においても、トレンチ底部の厚い絶縁膜が許容する電界以上の高電界が印加された場合には、ブレークダウンが発生することがある。この場合、キャリアがトレンチ型電極のゲート酸化膜を通ってゲート電極へ流れ、ゲート絶縁膜にダメージが与えられてしまうことがある。本願の技術は、上記の問題を解決するために創案された。すなわち、本願は、トレンチ型の電極を用いた半導体装置において、ブレークダウンが発生した場合に、ゲート絶縁膜にダメージが与えられることを抑制できる構造を提供する。本願に開示される半導体装置は、少なくとも1つのトレンチが形成されている半導体基板を備えており、半導体基板は、第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されている。トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達している。半導体基板の表面に臨む範囲には、トレンチに隣接すると共に、ボディ領域によってドリフト領域から分離されている第2導電型のソース領域が形成されている。ソース領域はソース電極に電気的に接続されており、半導体基板の裏面には、ドレイン電極が形成されている。トレンチの底部にはドリフト領域との接合部に空乏層を形成する特性を有する特定層が配置されており、特定層の上面およびトレンチの側壁は絶縁層で被覆されており、絶縁層で被覆されたトレンチ内部にゲート電極が形成されている。トレンチ側壁の一部には、トレンチ側壁に沿って半導体基板の深さ方向に伸びる導電部が形成されており、導電部の第1の端部が特定層に接合しており、導電部の第2の端部が半導体基板の表面に到達するとともに、ソース電極に接続されている。本願の半導体装置では、トレンチの底部に特定層が形成される。特定層はドリフト領域との接合部に空乏層を形成し、また特定層は導電部によってソース電極に接続されているため、特定層およびドリフト領域はダイオードとして機能する。そして、特定層とドリフト領域との接合部は、ドリフト領域とボディ領域との境界面よりも下方側に位置している。これにより、トレンチ底部の電界を緩和することができる。またこれにより、ドレイン電極-ソース電極間に高電界が印加された場合、トレンチ内壁を被覆している絶縁層よりも先に、特定層とドリフト領域との接合部分がブレークダウンするように制御することができる。そして、ブレークダウン時に発生したキャリアは、特定層からソース電極側へ逃すように制御することができるため、トレンチ内壁を被覆している絶縁層がダメージを受けないようにすることができる。また、特定層をダイオードとして機能させることができるため、ダイオード一体型の半導体装置を作成することができる。すなわち、半導体基板の深さ方向にトランジスタとダイオードを一体化した半導体装置を作成することができる。よって、半導体基板の平面方向にトランジスタとダイオードを一体化した半導体装置同一平面にトランジスタとダイオードとが混在して形成されている半導体装置に比して、チップ面積を縮小することができる。また、本願に開示される半導体装置では、特定層は金属層であり、特定層とドリフト領域との接合部はショットキー接合が形成されていることが好ましい。これにより、特定層およびドリフト領域をショットキーバリアダイオードとして機能させることができる。そしてショットキーバリアダイオードを用いることで、PN接合によるダイオードを用いる場合に比して、順方向の電圧降下を低くすることや、スイッチング速度を高めることができる。また、本願に開示される半導体装置では、導電部は第1導電型の半導体領域で形成されており、導電部の第1の端部は金属層である特定層と接合していることが好ましい。第1導電型の導電部の第1の端部と、金属層である特定層とが接合しているため、ショットキー接合が形成されている。そして、トレンチがトランジスタとして動作する場合の電流方向の逆方向が、導電部と特定層とのショットキー接合部の順方向となる。トランジスタに順バイアス電圧が印加されるようにソース電極およびドレイン電極に電圧が印加される場合には、導電部と特定層とのショットキー接合部に逆バイアス電圧が印加されることになるため、空乏層が広がることで特定層とソース電極との電気的接続が切断され、特定層がフローティング状態となる。これにより、特定層とドリフト領域とのショットキー接合部を耐圧保持部として用いることが可能となる。また、トランジスタに逆バイアス電圧が印加されるようにソース電極およびドレイン電極に電圧が印加される場合には、導電部と特定層とのショットキー接合部に順バイアス電圧が印加されることになるため、特定層とソース電極とが電気的に接続される。よって、特定層およびドリフト領域をショットキーバリアダイオードとして機能させることができる。また、本願に開示される半導体装置では、トレンチの側壁を被覆する絶縁層の膜厚に比して、特定層の上面を被覆する絶縁層の膜厚の方が大きいことが好ましい。これにより、トレンチ底部における電界を緩和することができるため、半導体装置の耐圧をさらに高めることができる。また、本願に開示される半導体装置では、トレンチは、半導体基板の表面から観測したときに、長辺と短辺を有する矩形形状に形成されており、導電部は、短辺に位置するトレンチ側壁の少なくとも一部に隣接しており、ソース領域は、長辺に位置するトレンチ側壁の少なくとも一部に隣接していることが好ましい。これにより、長辺に位置するトレンチ側壁を用いて、トレンチをトランジスタとして機能させるとともに、短辺に位置するトレンチ側壁を用いて、トレンチ底部をダイオードとして機能させることができる。よって、半導体基板の深さ方向にトランジスタとダイオードを一体化した半導体装置を作成することが可能となる。また、本願に開示される半導体装置の製造方法は、上述した半導体装置を製造する方法であって、第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されている半導体基板の表面からボディ領域を貫通してドリフト領域に達している少なくとも1つのトレンチを形成するトレンチ形成工程と、トレンチ底面に特定層を形成する特定層形成工程と、トレンチ側壁面に導電部を形成する導電部形成工程と、トレンチ内壁面に第1の絶縁層を形成する第1の絶縁層形成工程と、トレンチ内部において、第1の絶縁層形成工程で形成された第1の絶縁層の上面のうちの最下点がドリフト領域とボディ領域との境界面よりも下方側に位置するように、第1の絶縁層形成工程で形成された第1の絶縁層をエッチングする第1のエッチング工程と、トレンチの側壁に第2の絶縁層を形成する第2の絶縁層形成工程と、を備えることを特徴とする。これにより、トレンチの底部に特定層を形成することができる。また、特定層は導電部を介してソース電極に電気的に接続されているため、特定層およびドリフト領域をダイオードとして機能させることができる。そして、特定層とドリフト領域との接合部は、ドリフト領域とボディ領域との境界面よりも下方側に位置するように形成することができる。これにより、トレンチ底部の電界を緩和することができる。またこれにより、ドレイン電極-ソース電極間に高電界が印加された場合、トレンチ内壁を被覆している絶縁層よりも先に、特定層とドリフト領域との接合部分がブレークダウンするように制御することで、トレンチ内壁を被覆している絶縁層がダメージを受けないようにすることができる。また、本願に開示される半導体装置の製造方法は、トレンチ形成工程は、半導体基板の表面から観測したときに、長辺と短辺を有する矩形形状となるようにトレンチを形成し、導電部形成工程は、特定層形成工程と同一の工程であり、特定層形成工程は特定層および導電部となる金属層をトレンチ内壁面に形成し、短辺に位置するトレンチ側壁を被覆している特定層を残存させるとともに長辺に位置するトレンチ側壁を被覆している特定層を除去する第2のエッチング工程をさらに備えることを特徴とする。これにより、トレンチ側壁の一部にトレンチ側壁に沿って半導体基板の深さ方向に伸びる導電部を、特定層と同じ金属層によって形成することができる。また、トレンチの底部に位置する特定層と、トレンチ側壁の一部に位置する導電部を、一体に形成することができる。よって、導電部と特定層との接合を確実にとることができる。また、導電部を作成するための別途新たな工程を省くことができるため、半導体装置の製造工程を簡略化することができる。また、本願に開示される半導体装置の製造方法は、トレンチ形成工程は、半導体基板の表面から観測したときに、長辺と短辺を有する矩形形状となるようにトレンチを形成し、特定層形成工程は特定層となる金属層を形成し、短辺に位置するトレンチ側壁および長辺に位置するトレンチ側壁を被覆している金属層を除去する第2のエッチング工程をさらに備え、第2のエッチング工程と第1の絶縁層形成工程との間に、導電部形成工程が行われ、導電部形成工程は、短辺に位置するトレンチ側壁に半導体基板の垂直上方方向に対して傾いた角度を有してイオンを打ち込むことで、短辺に位置するトレンチ側壁の一部にトレンチ側壁に沿って半導体基板の深さ方向に伸びる第1導電型の半導体領域を形成する打ち込み工程を備えることを特徴とする。これにより、トレンチ側壁の一部にトレンチ側壁に沿って半導体基板の深さ方向に伸びる導電部を、第1導電型の半導体領域によって形成することができる。よって、導電部と特定層とのショットキー接合部に逆バイアス電圧が印加された場合には、特定層をフローティング状態とできるため、特定層とドリフト領域とのショットキー接合部を耐圧保持部として用いることが可能となる。以下に説明する実施例の主要な特徴を列記しておく。特徴1セルエリアに形成されている半導体構造はMOSFET構造である。以下、図面を参照しつつ本発明を具現化した半導体装置の実施例を詳細に説明する。半導体装置100は、図1に示すように、外周104を有する半導体基板102を利用して製造されている。半導体基板102は、トランジスタ動作をする半導体構造が作り込まれているセルエリア105図1中の破線で示す枠X内と、そのセルエリア105を取り囲む終端エリア107に区分されている。セルエリア105には、6本のトレンチ113が、図1の上下方向図1に示すx方向に伸びるように形成されている。なおトレンチ113の本数は6本に限られず、任意の数に設定することが可能である。図2および図3を参照して、半導体装置100の内部構造を説明する。半導体装置100は、シリコンカーバイド以下、SiCと略すが用いられた半導体装置である。図2に示すように、半導体基板102は、裏面側から表面側図の下側から上側に向けて、nドレイン領域111、n-ドリフト領域112、p-ボディ領域141の順に積層されている。SiCは、Siに比して不純物の拡散係数が小さいため、不純物拡散によりボディ領域141を形成することは困難である。本実施例では、ボディ領域141は、エピタキシャル成長法により形成されている。トレンチ113は、半導体基板102の表面101からボディ領域141を貫通してドリフト領域112に達している。トレンチ113は、半導体基板102の表面から観測したときに、長辺と短辺を有する矩形形状に形成されている。トレンチ113の底部は特定層181で被覆されている。短辺に位置するトレンチ113の側壁は、導電部182で被覆されている。ソース領域131は、長辺に位置するトレンチ113の側壁の少なくとも一部に隣接している。特定層181と導電部182は、同一の金属層チタンTi層によって一体に形成されている。特定層181の膜厚トレンチ113の底面に対して垂直方向の膜厚は、導電部182の膜厚トレンチ113の側壁に対して垂直方向の膜厚とほぼ同じ厚さである。特定層181の表面には酸化膜171が形成されており、導電部182の表面にはゲート酸化膜172が形成されている。特定層181は、酸化膜171の底面171aに接している。特定層181の底面181aは、ドリフト領域112に接している。導電部182は、その側方においてゲート酸化膜172、ドリフト領域112およびボディ領域141と接している。導電部182の下端は第1の端部182aであり、特定層181と接合されている。導電部182の上端は第2の端部182bであり、半導体基板102の表面に露出している。酸化膜171の底面171aは、ドリフト領域112とボディ領域141との境界面よりも下方側に位置している。ゲート酸化膜172は、ドリフト領域112とボディ領域141との境界面よりも下方側まで伸びている。酸化膜171の膜厚トレンチ113の底面に対して垂直方向の膜厚は、ゲート酸化膜172の膜厚トレンチ113の側壁に対して垂直方向の膜厚よりも厚い。トレンチ113には、ゲート酸化膜172および酸化膜171によって半導体基板102、特定層および導電部182から絶縁された状態で、ゲート電極122が埋め込まれている。ゲート電極122の材料は、ポリシリコンである。ゲート電極122は、ボディ領域141の表面からボディ領域141を貫通して、ドリフト領域112に達している。言い換えると、ゲート電極122の底面は、ドリフト領域112とボディ領域141との境界面よりも下方側に位置している。半導体基板102の表面101において、トレンチ113に隣接する位置には、nソース領域131が形成されている。また、ソース領域131同士の間隙には、pボディコンタクト領域132が形成されている。ソース領域131とボディコンタクト領域132の表面には、ソース電極133が形成されている。ソース電極133はソース配線Sに接続されている。また、ソース電極133は、導電部182の第2の端部182bの表面の一部に接続されている。ゲート電極122は、ゲート配線Gに接続されている。ゲート電極122にはゲート電圧が印加される。ゲート電極122は、ソース電極133とソース配線Sから絶縁されている。ゲート電圧は、セルエリア105に電流を流すか否かを制御するための電圧である。nドレイン領域111は、ドレイン配線Dに接続されている。ドレイン配線Dはプラスの電位に接続され、ソース配線Sは接地されて用いられる。セルエリア105内には、ソース領域131とボディ領域141とドリフト領域112とドレイン領域111とゲート電極122によって、縦型のパワーMOSFETトランジスタ構造が形成されている。半導体装置100の動作を説明する。半導体装置100は、ソース配線Sが接地されてGND電位に維持され、ドレイン配線Dに正の電圧が印加された状態で用いられる。ゲート電極122に正の電圧を加えると、ゲート電極122に向かい合う領域において、ボディ領域141が反転し、チャネルが形成され、ソース領域131とドレイン領域111の間が導通する。ゲート電極122に正の電圧を加えなければ、ソース領域131とドレイン領域111の間に電流が流れない。これにより半導体装置100は、トランジスタ動作をする。本願の半導体装置100の効果を説明する。図2に示す本願の半導体装置100では、トレンチ113の底部に特定層181が形成される。特定層181はドリフト領域112との接合部に空乏層を形成し、また特定層181は導電部182によってソース電極133に接続されているため、特定層181およびドリフト領域112はダイオードとして機能する。そして、特定層181とドリフト領域112との接合部は、ドリフト領域112とボディ領域141との境界面よりも下方側に位置している。これにより、トレンチ113の底部の電界を緩和することができる。またこれにより、ドレイン電極-ソース電極間に高電界が印加された場合、トレンチ113の内壁を被覆している酸化膜171およびゲート酸化膜172よりも先に、特定層181とドリフト領域112との接合部分がブレークダウンするように制御することができる。そして、ブレークダウン時に発生したキャリアは、特定層181から導電部182を介してソース電極133}側へ逃すように制御することができるため、ゲート酸化膜172がダメージを受けないようにすることができる。また、特定層181をダイオードの一部として機能させることができるため、ダイオード一体型の半導体装置100を作成することができる。すなわち、半導体基板102の深さ方向にトランジスタとダイオードを一体化した半導体装置100を作成することができる。よって、半導体基板の平面方向にトランジスタとダイオードを一体化した半導体装置同一平面にトランジスタとダイオードとが混在して形成されている半導体装置に比して、チップ面積を縮小することができる。また、特定層181は金属層であり、特定層181とドリフト領域112との接合部はショットキー接合が形成されているため、特定層181およびドリフト領域112をショットキーバリアダイオードとして機能させることができる。そしてショットキーバリアダイオードを用いることで、PN接合によるダイオードを用いる場合に比して、順方向の電圧降下を低くすることや、スイッチング速度を高めることができる。また、トレンチ113の側壁を被覆するゲート酸化膜172の膜厚に比して、特定層181の上面を被覆する酸化膜171の膜厚の方が大きいため、トレンチ113の底部における電界を緩和することができる。これにより、半導体装置の耐圧をさらに高めることができる。また、トレンチ113は、半導体基板102の表面から観測したときに、長辺と短辺を有する矩形形状に形成されている。そして、導電部182は、短辺に位置するトレンチ113の側壁の少なくとも一部に隣接しており、ソース領域131は、長辺に位置するトレンチ113の側壁の少なくとも一部に隣接している。これにより、長辺に位置するトレンチ113の側壁を用いて、トレンチ113をトランジスタとして機能させるとともに、短辺に位置するトレンチ113の側壁を用いて、トレンチ113の底部をダイオードとして機能させることができる。よって、半導体基板102の深さ方向にトランジスタとダイオードを一体化した半導体装置を作成することが可能となる。次に、半導体装置100の製造プロセスを図4ないし図16を用いて説明する。図4,5,7,9,11,13,15は、図1のII-II線の断面図に相当する。図6,8,10,12,14,16は、図1のIII-III線の断面図に相当する。まず、ドリフト領域112上に、ボディ領域141をエピタキシャル成長により形成する。これにより、図4に示すような、ドリフト領域112上にエピタキシャル層のボディ領域141を有する半導体基板102が作製される。次に、半導体基板102にソース領域131およびボディコンタクト領域132を形成する。そして、この半導体基板102の表面101に、CVDChemicalVaporDeposition法によって酸化膜層不図示を形成し、酸化膜層の上面にレジスト層不図示を形成する。そしてフォトエッチング技術により、トレンチ113に対応した開口部不図示を酸化膜層に形成する。なお、フォトエッチング技術とは、フォトリソグラフィからRIEReactiveIonEtching等のエッチングまでの一連の処理を意味する。フォトエッチング技術では従来公知の方法を用いることができるため、ここでは詳細な説明を省略する。次に、酸化膜層をマスクとして、ボディ領域141およびドリフト領域112に対するドライエッチングを行うトレンチ形成工程。これにより図5および図6に示すように、半導体基板の表面101からボディ領域141を貫通してドリフト領域112に達している、トレンチ113が形成される。半導体基板102の表面から観測したときに、長辺と短辺を有する矩形形状となるようにトレンチ113が形成される。次に図7および図8に示すように、蒸着法、スパッタ法またはめっき法によって、半導体基板102の表面101の全面に、特定層181および導電部182としてのTi層を成膜する特定層形成工程および導電部形成工程。これにより、トレンチ113の底部に特定層181が成膜され、トレンチ113の側壁に導電部182が成膜される。さらに、図7および8に示すように、特定層181および導電部182の表面にエッチング用のマスク501が形成される。マスク501は、トレンチ113の底部および短辺に位置する側壁に形成されたTi層の表面に形成されている。マスク501は、トレンチ113の長辺に位置する側壁に形成されたTi層の表面には形成されていない。なお、マスク501としてシリコン酸化膜等を用いる場合には、例えば、レジストを用いてフォトエッチングを行うことによってマスク501をパターニングすることができる。マスク501としてレジストを用いる場合には、マスク501をフォトエッチングによってパターニングすることができる。次に、Ti層のエッチングが行われる第2のエッチング工程。エッチングは、等方性エッチングウェットエッチングにより行われる。これにより、図9および図10に示すように、Ti層のマスク501に覆われていない部分が除去され、特定層181および導電部182となる部分のみが残存する。特定層181と導電部182の膜厚はほぼ同じであり、同一のTi層によって一体に形成されている。次にマスク501を除去した後で、図11および図12に示すように、CVD法によって、半導体基板102の表面101の全面に、酸化膜171が堆積される第1の絶縁層形成工程。これにより、トレンチ113の内部に、酸化膜171が埋め込まれる。酸化膜171は、例えばTEOSTetraEthylOrthoSilicate、BPSGBoronPhosphorSilicateGlass、SOGSpinonGlassを原料として用いても良い。次に、図13および図14に示すように、酸化膜171のエッチングが行われる第1のエッチング工程。エッチングは、異方性エッチングRIEにより行われる。これにより、セルエリア105内のボディ領域141の表面が露出される。また、トレンチ113内に充填されている酸化膜171の高さ調節が行なわれる。高さ調節は、トレンチ113内部において、酸化膜171の上面が、ドリフト領域112とボディ領域141との境界面よりも下方側図13および図14の下側に位置するように行われる。次に図15および図16に示すように、トレンチ113の壁面に、熱酸化工程によってゲート酸化膜172が形成される第2の絶縁層形成工程。なお、ゲート酸化膜172は、CVD膜などによって形成されてもよい。次に、半導体基板102の表面にポリシリコンが堆積される。そして、フォトエッチング技術により、トレンチ113以外の部分のポリシリコンが除去される。トレンチ113がポリシリコンで充填されることで、ゲート電極122が形成される。最後にソース電極およびドレイン電極を形成することにより、図1ないし図3に示した半導体装置100が完成される。本願の半導体装置100の製造プロセスにより得られる効果を説明する。当該製造プロセスにより、トレンチ113の底部に特定層181を形成するとともにトレンチ113の側壁の一部に導電部182を形成することができる。そして、特定層181と導電部182とを第1の端部182aにおいて接合させることができる。そして、導電部182の第2の端部182bを半導体基板102の表面に露出させて、ソース電極133に電気的に接続させることができる。これによって、特定層181とソース電極133とを電気的に接続させ、特定層181およびドリフト領域112をダイオードとして機能させることができる。また、特定層181とドリフト領域112との接合部は、ドリフト領域112とボディ領域141との境界面よりも下方側に位置するように形成することができる。また、トレンチ形成工程は、半導体基板102の表面から観測したときに、長辺と短辺を有する矩形形状となるようにトレンチ113を形成する。そして、導電部形成工程を特定層形成工程と同一の工程として行い、特定層形成工程では特定層181および導電部182となるTi層をトレンチ内壁面に形成する。そして、第1のエッチング工程は、短辺に位置するトレンチ113の側壁を被覆しているTi層導電部182を残存させるとともに長辺に位置するトレンチ側壁を被覆しているTi層導電部182を除去する。これにより、トレンチ113の側壁の一部にトレンチ113の側壁に沿って半導体基板102の深さ方向に伸びる導電部182を、特定層181と同じ金属層によって形成することができる。また、トレンチ113の底部に位置する特定層181と、トレンチ113の側壁の一部に位置する導電部182を、一体に形成することができる。よって、導電部182と特定層181との接合を確実にとることができる。また、導電部182を作成するための別途新たな工程を省くことができるため、半導体装置100の製造工程を簡略化することができる。実施例2は、半導体基板に一体に形成されたp型の半導体領域である導電部292を備える半導体装置200についての実施例である。図17および図18を参照して、半導体装置200の内部構造を説明する。図17および図18は、それぞれ実施例1の図2および図3と同様のトレンチ断面図である。図18に示すように、導電部292は、その側方において酸化膜272、ドリフト領域212およびボディ領域241と接している。導電部292の下端は第1の端部292aであり、特定層281と接続されている。導電部292の上端は第2の端部292bであり、半導体基板202の表面に露出している。ソース電極233は、導電部292の第2の端部292bの表面の一部に接続されている。半導体装置200のその他の構成は、半導体装置100と同様であるため、図1ないし3の100番台の参照番号を200番台に読み替えることによって、重複説明を省略する。また、半導体装置200の動作は、実施例1の半導体装置100と同様である。よって、ここでは詳細な説明は省略する。本願の半導体装置200の効果を説明する。半導体装置200では、導電部292はp型の半導体領域で形成されており、導電部292の第1の端部292aはTi層である特定層281と接合している。このため、導電部292と特定層281とのショットキー接合が形成されている。そして、トレンチ213がトランジスタとして動作する場合の電流方向の逆方向が、導電部292と特定層281とのショットキー接合部の順方向となる。トランジスタに順バイアス電圧が印加されるようにソース電極およびドレイン電極に電圧が印加される場合には、導電部292と特定層281とのショットキー接合部に逆バイアス電圧が印加される。このため、空乏層が広がることで特定層281とソース電極233との電気的接続が切断され、特定層281がフローティング状態となる。これにより、特定層281とドリフト領域212とのショットキー接合部を耐圧保持部として用いることが可能となる。また、トランジスタに逆バイアス電圧が印加されるようにソース電極およびドレイン電極に電圧が印加される場合には、導電部292と特定層281とのショットキー接合部に順バイアス電圧が印加される。このため、特定層281とソース電極233とが電気的に接続される。よって、特定層281およびドリフト領域212をショットキーバリアダイオードとして機能させることができる。次に、半導体装置200の製造プロセスを図19ないし図24を用いて説明する。図19,21は、図17と同じ断面を示す断面図である。図20,22ないし24は、図18と同じ断面を示す断面図である。なお、半導体装置200の製造プロセスの特定層形成工程までの工程、および、第1の絶縁層形成工程以降の工程は、実施例1で説明した半導体装置100の製造プロセスと同様であるため、ここでは詳細な説明は省略する。特定層形成工程において特定層281となるTi層を形成した後に、さらに、図19および図20に示すように、特定層281の表面にエッチング用のマスク601を形成する。マスク601は、トレンチ213の底部に形成されたTi層の表面に形成されている。マスク601は、トレンチ213の側壁に形成されたTi層の表面には形成されていない。なお、マスク601のパターニングは、実施例1と同様の方法によって行うことができる。次に、Ti層のエッチングが行われる第2のエッチング工程。エッチングは、等方性エッチングウェットエッチングにより行われる。これにより、図21および図22に示すように、Ti層のマスク601に覆われていない部分が除去され、特定層281となる部分のみが残存する。次に、導電部形成工程を行う。まず、図23に示すように、短辺に位置するトレンチ213の側壁に半導体基板の垂直上方方向に対して傾いた角度を有してイオンを打ち込む打ち込み工程。トレンチ113の底面にはマスク601が形成されているため、トレンチ113の底面にはイオンが打ち込まれることを防ぐことができる。これによって、短辺に位置するトレンチ213側壁にトレンチ213の側壁に沿って、p型の半導体領域を形成するイオンを注入することができる。次に、図24に示すように、アニール処理を行うことによって、注入したイオンを活性化する活性化工程。これによって、短辺に位置するトレンチ213側壁の一部にトレンチ213の側壁に沿って半導体基板の深さ方向に伸びるp型の半導体領域導電部292となる領域を形成することができる。その後、実施例1と同様に、第1の絶縁層形成工程等を行うことにより、図17および図18に示した半導体装置200が完成される。本願の半導体装置200の製造プロセスにより得られる効果を説明する。半導体装置200の製造プロセスによれば、トレンチ形成工程は、半導体基板の表面から観測したときに、長辺と短辺を有する矩形形状となるようにトレンチ213を形成する。特定層形成工程はTi層の特定層281を形成する。第2のエッチング工程は、短辺に位置するトレンチ213の側壁および長辺に位置するトレンチ213の側壁を被覆しているTi層を除去する。そして、第2のエッチング工程と第1の絶縁層形成工程との間に、導電部形成工程を行う。導電部形成工程は、打ち込み工程を備えており、打ち込み工程では、短辺に位置するトレンチ213の側壁に半導体基板の垂直上方方向に対して傾いた角度を有してイオンを打ち込む。これによって、短辺に位置するトレンチ213側壁の一部にトレンチ側壁に沿って半導体基板の深さ方向に伸びるp型の半導体領域を形成する。これにより、トレンチ213の側壁の一部にトレンチ213の側壁に沿って半導体基板の深さ方向に伸びる導電部292を、p型の半導体領域によって形成することができる。変形例実施例1または2のように、側壁の深さ方向の全長に渡って、導電部182,292を同一材料で形成する形態に限られない。例えば、図25に示す半導体装置300のように、金属部分391と半導体部分392とを有する導電部390を備えていてもよい。導電部390の下端は、第1の端部390aであり、半導体領域部分392の下端に一致する。第1の端部390aは特定層381と接続されている。導電部390の上端は第2の端部390bであり、半導体基板302の表面に露出している。ソース電極333は、第2の端部390bの表面の一部に接続されている。金属部分391はTi層であり、半導体部分392は、p型の半導体領域である。金属部分391と半導体部分392は、接合面390cにおいて接合され、電気的に接続されている。接合面390cは、ドリフト領域312とボディ領域341との境界面よりも下方側に位置している。半導体装置300のその他の構成は、半導体装置100と同様であるため、図1ないし3の100番台の参照番号を300番台に読み替えることによって、重複説明を省略する。半導体装置300によっても、実施例1および2と同様に、ブレークダウンが発生した場合に、ゲート絶縁膜372にダメージが与えられることを抑制できる等の効果を得ることができる。また、半導体部分392は、ドリフト領域312とボディ領域341との境界面よりも下方側に位置しているため、実施例2と同様に、トランジスタに順バイアス電圧が印加される場合には、特定層381がフローティング状態となる。これにより、特定層381とドリフト領域312とのショットキー接合部を耐圧保持部として用いることが可能となる。以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。実施例および変形例に係る半導体装置100,200,300において、使用される半導体はSiCに限らない。シリコンSi、窒化ガリウムGaN、砒化ガリウムGaAs等の他の種類の半導体であってもよい。また、特定層および導電層として用いられる金属層はTiに限らない。モリブデンMo、ニッケルNi、タングステンW等のドリフト領域とショットキー接合を形成する他の金属層であってもよい。また、本実施形態はパワーMOSFET構造について説明したが、この形態に限られない。本願の技術をIGBT構造に適用しても、同様の効果を得ることができる。また、各半導体領域については、p型とn型とを入れ替えてもよい。また、絶縁領域については、酸化膜に限らず、窒化膜等の他の種類の絶縁膜でもよいし、複合膜でもよい。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。"