"第1電極、記憶層および第2電極をこの順に有し、前記記憶層は、前記第1電極側に設けられると共に、陰イオン成分としてテルルをTeを最も多く含む層を有する単層または複数層からなる抵抗変化層と、前記第2電極側に設けられると共に、金属元素と、テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素とを含み、アルミニウムAlを27.7原子以上47.4原子以下の範囲内で含有するイオン源層とを備えた記憶素子。前記イオン源層は、銅CuおよびジルコニウムZrを含み、前記イオン源層中の含有量は23.6原子以上39.4原子以下である、請求項1に記載の記憶素子。前記イオン源層は、前記カルコゲン元素の含有量は20.7原子以上42.7原子以下である、請求項1に記載の記憶素子。前記イオン源層は、ゲルマニウムGeの含有量は15原子以下である、請求項1に記載の記憶素子。第1電極、記憶層および第2電極をこの順に有し、前記記憶層は、前記第1電極側に設けられると共に、陰イオン成分としてテルルをTeを最も多く含む層を有する単層または複数層からなる抵抗変化層と、前記第2電極側に設けられると共に、金属元素と、テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素とを含むイオン源層とを備え、前記イオン源層は、Al,Cu,ZrおよびGeをそれぞれ、27.7原子≦Al≦38.6原子,25.8原子≦CuZr≦38.2原子,29.1原子≦カルコゲン元素≦42.7原子、Ge≦15原子の関係を満たす範囲で含まれる記憶素子。前記第1電極および前記第2電極への電圧印加によって前記抵抗変化層内に前記金属元素を含む低抵抗部が形成されることにより抵抗値が変化する、請求項1または5に記載の記憶素子。第1電極、記憶層および第2電極をこの順に有する複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、前記記憶層は、前記第1電極側に設けられると共に、陰イオン成分としてテルルをTeを最も多く含む層を有する単層または複数層からなる抵抗変化層と、前記第2電極側に設けられると共に、金属元素と、テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素とを含み、アルミニウムAlを27.7原子以上47.4原子以下の範囲内で含有するイオン源層とを備えた記憶装置。前記イオン源層は、銅CuおよびジルコニウムZrを含み、前記イオン源層中の含有量は23.6原子以上39.4原子以下である、請求項7に記載の記憶装置。前記イオン源層は、前記カルコゲン元素の含有量は20.7原子以上42.7原子以下である、請求項7に記載の記憶装置。前記イオン源層は、ゲルマニウムGeの含有量は15原子以下である、請求項7に記載の記憶装置。第1電極、記憶層および第2電極をこの順に有する複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、前記記憶層は、前記第1電極側に設けられると共に、陰イオン成分としてテルルをTeを最も多く含む層を有する単層または複数層からなる抵抗変化層と、前記第2電極側に設けられると共に、テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素とを含むイオン源層とを備え、前記イオン源層は、Al,Cu,ZrおよびGeをそれぞれ、27.7原子≦Al≦38.6原子,25.8原子≦CuZr≦38.2原子,29.1原子≦カルコゲン元素≦42.7原子、Ge≦15原子の関係を満たす範囲で含まれる記憶装置これに対して例えば特許文献3では、上記問題を改善する記憶素子として抵抗変化を起こす層にカルコゲン元素を含む層を備えた記憶素子が提案されている。しかしながら、このような記憶素子でも十分な効果は得られておらず、さらなる動作電圧の低電圧化や記録消去後の抵抗値の保持特性の改善が求められていた。本発明はかかる問題点に鑑みてなされたもので、その目的は、低電流動作に優れると共に良好な保持特性を有する記憶素子および記憶装置を提供することにある。本発明の記憶素子は、第1電極、記憶層および第2電極をこの順に有し、記憶層は、第1電極側に設けられると共に、陰イオン成分としてテルルをTeを最も多く含む層を有する単層または複数層からなる抵抗変化層と、第2電極側に設けられると共に、金属元素と、テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素とを含み、アルミニウムAlを27.7原子以上47.4原子以下の範囲内で含有するイオン源層とを備えたものである。本発明の記憶装置は、第1電極、記憶層および第2電極をこの順に有する複数の記憶素子と、複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、記憶素子として本発明の記憶素子を用いたものである。本発明の記憶素子記憶装置では、初期状態高抵抗状態の素子に対して正方向例えば第1電極側を負電位、第2電極側を正電位の電圧または電流パルスが印加されると、イオン源層に含まれる金属元素がイオン化して抵抗変化層中に拡散し、第1電極で電子と結合して析出し、あるいは抵抗変化層中に留まり不純物準位を形成する。これにより記憶層内に金属元素を含む低抵抗部伝導パスが形成され、抵抗変化層の抵抗が低くなる記録状態。この低抵抗な状態の素子に対して負方向例えば第1電極側を正電位、第2電極側を負電位へ電圧パルスが印加されると、第1電極に析出していた金属元素がイオン化してイオン源層中へ溶解する。これにより金属元素を含む伝導パスが消滅し、抵抗変化層の抵抗が高い状態となる初期状態または消去状態。ここでは、抵抗変化層にTeを用いることにより、消去時に抵抗変化層中に析出した金属元素がイオン源層へ溶解しやすくなる。また、イオン源層中にAlを用いることにより、消去時にアノード極上においてAlの酸化膜等の高抵抗な層が形成され、消去後の高抵抗状態が維持される。また、イオン源層中のAlの含有量を27.7原子以上47.4原子以下とすることにより、イオン源層および抵抗変化層内におけるAlまたはAlイオンの移動度が調整される。本発明の記憶素子または記憶装置によれば、抵抗変化層にTeを用いるようにしたので、消去時に金属元素がイオン源層へ溶解しやすくなる。このためデータ消去時の低電圧化が可能となる。また、イオン源層中にAlを用いるようにしたので、消去時にアノード極上においてAlの酸化膜等の高抵抗な層が形成され、高抵抗状態の維持が可能となる。また、イオン源層中のAlの含有量を27.7原子以上47.4原子以下としたので、イオン源層および抵抗変化層内におけるAlまたはAlイオンの移動度が調整され、書き込み時における低抵抗状態が安定化する。即ち、データの保持特性が向上する。以下、本発明の実施の形態について、以下の順に図面を参照しつつ説明する。[実施の形態]1記憶素子抵抗変化層が単層からなる記憶素子2記憶装置[変形例]抵抗変化層が2層からなる記憶素子[実施例][実施の形態]記憶素子図1は、本発明の一実施の形態に係る記憶素子1の断面構成図である。この記憶素子1は、下部電極10第1電極、記憶層20および上部電極30第2電極をこの順に有するものである。下部電極10は、例えば、後述図2のようにCMOSComplementaryMetalOxideSemiconductor回路が形成されたシリコン基板41上に設けられ、CMOS回路部分との接続部となっている。この下部電極10は、半導体プロセスに用いられる配線材料、例えば、タングステンW,窒化タングステンWN,銅Cu,アルミニウムAl,モリブデンMo,タンタルTaおよびシリサイド等により構成されている。下部電極10がCu等の電界でイオン伝導が生じる可能性のある材料により構成されている場合にはCu等よりなる下部電極10の表面を、W,WN,窒化チタンTiN,窒化タンタルTaN等のイオン伝導や熱拡散しにくい材料で被覆するようにしてもよい。また、後述のイオン源層21にAlが含まれている場合には、Alよりもイオン化しにくい材料、例えばクロムCr,W,コバルトCo,Si,金Au,パラジウムPd,Mo,イリジウムIr,チタンTi等の少なくとも1種を含んだ金属膜や、これらの酸化膜または窒化膜を用いることが好ましい。記憶層20はイオン源層21および抵抗変化層22により構成されている。イオン源層21は、抵抗変化層22に拡散する可動イオン陽イオンおよび陰イオンとなる元素を含む。陽イオン化可能な元素としては、例えばAl,Cu,ゲルマニウムGe,および亜鉛Znなどの金属元素を1種あるいは2種以上を含む。また、陰イオン化するイオン導電材料としては、テルルTe,硫黄SおよびセレンSe等のカルコゲン元素を少なくとも1種以上含む。イオン源層21は上部電極30側にあり、ここでは上部電極30に接して設けられている。金属元素とカルコゲン元素とは結合し、金属カルコゲナイド層を形成している。この金属カルコゲナイド層は、主に非晶質構造を有し、イオン供給源としての役割を果たすものである。陽イオン化可能な金属元素は、書き込み動作時にカソード電極上で還元されて金属状態の伝導パスフィラメントを形成するため、上記カルコゲン元素が含まれるイオン源層21中において金属状態で存在することが可能な化学的に安定な元素が好ましい。このような金属元素としては、上記金属元素のほかに、例えば周期律表上の4A,5A,6A族の遷移金属、すなわちTi,ジルコニウムZr,ハフニウムHf,バナジウムV,ニオブNb,Ta,Cr,MoおよびWが挙げられる。これら元素のうちの1種あるいは2種以上を用いることができる。この他に、銀AgおよびSiなどをイオン源層21の添加元素として用いるようにしてもよい。このようなイオン源層21の具体的な組成としては、例えば、ZrTeAl,TiTeAl,CrTeAl,WTeAlおよびTaTeAlが挙げられる。また、例えば、ZrTeAlに対して、Cuを添加したCuZrTeAlが挙げられるが、更にGeを添加したCuZrTeAlGeを用いることが好ましい。また、上記添加元素を加えたCuZrTeAlSiGeとしてもよい。このような組成を有するイオン源層中の各元素の含有量は以下の範囲とすることが好ましい。Alの含有量は、27.7原子以上47.4原子以下であることが好ましい。CuおよびZrの合計含有量は23.6原子以上39.4原子以下であることが好ましい。カルコゲン元素の含有量は20.7原子以上42.7原子以下であることが好ましい。またGeも添加する場合は、15原子以下であることが好ましい。このように構成することにより各構成元素の役割を最大限に発揮することができる。その詳細については後述する。なお、イオン源層21に含まれる金属元素としては上記金属元素に限定されるものではなく、例えばAlの他にMgを用いたZrTeMgとしてもよい。イオン化する金属元素としては、Zrの代わりに、TiやTaなどの他の遷移金属元素を選択した場合でも同様な添加元素を用いることは可能であり、例えばTaTeAlGeなどとすることも可能である。更に、イオン導電材料としては、Te以外に硫黄SやセレンSe、あるいはヨウ素Iを用いてもよく、具体的にはZrSAl,ZrSeAl,ZeIAl,CuGeTeAl等を用いてもよい。また、必ずしもAlを含んでいる必要はなく、CuGeTeZr等を用いてもよい。また、イオン源層21には、記憶層20における高温熱処理時の膜剥がれを抑止するなどの目的で、その他の元素が添加されていてもよい。例えば、シリコンSiは、保持特性の向上も同時に期待できる添加元素であり、イオン源層21にZrと共に添加することが好ましい。但し、Si添加量が少な過ぎると膜剥がれ防止効果を期待できなくなるのに対し、多過ぎると良好なメモリ動作特性が得られない。このため、膜剥がれの防止効果および良好なメモリ動作特性を得るためには、イオン源層21中のSiの含有量は10~45原子程度の範囲内であることが好ましい。更に、イオン源層21に後述する抵抗変化層22に含まれるTeと反応しやすい金属元素Mを用いてTe/イオン源層金属元素Mを含むという積層構造にしておくと、成膜後の加熱処理により、MTe/イオン源層21という構造に安定化する。Teと反応しやすい元素としては、例えばAlやマグネシウムMgが挙げられる。抵抗変化層22は下部電極10側にあり、ここでは下部電極10に接して設けられている。この抵抗変化層22は電気伝導上のバリアとしての機能を有している。また、下部電極10と上部電極30との間に所定の電圧を印加した場合にその抵抗値が変化する。本実施の形態では、この抵抗変化層22は、陰イオン成分として挙動するTeを主成分とする化合物から構成されている。このような化合物としては、例えばAlTe,MgTeまたはZnTeなどが挙げられる。抵抗変化層22の初期抵抗値は1MΩ以上であることが好ましく、低抵抗状態における抵抗値は数100kΩ以下であることが好ましい。微細化した抵抗変化型メモリの抵抗状態を高速に読み出すためには、できる限り低抵抗状態の抵抗値を低くすることが好ましい。しかし、例えば20~50μA,2Vの条件で書き込んだ場合の抵抗値は40~100kΩであるので、メモリの初期抵抗値はこの値より高いことが前提となる。更に1桁の抵抗分離幅を考慮すると、上記抵抗値が適当と考えられる。なお、抵抗変化層22の材料は上記Teを含む材料に限らず、従来用いられているGaOx,AlOxなどの酸化物を用いてもよい。上部電極30は、下部電極10と同様に公知の半導体配線材料を用いることができるが、ポストアニールを経てもイオン源層21と反応しない安定な材料が好ましい。本実施の形態の記憶素子1では、図示しない電源回路パルス印加手段から下部電極10および上部電極30を介して電圧パルスあるいは電流パルスを印加すると、記憶層20の電気的特性抵抗値が変化するものであり、これにより情報の書き込み,消去,更に読み出しが行われる。以下、その動作を具体的に説明する。まず、上部電極30が例えば正電位、下部電極10側が負電位となるようにして記憶素子1に対して正電圧を印加する。これによりイオン源層21に含まれる金属元素がイオン化して抵抗変化層22に拡散し、下部電極10側で電子と結合して析出する。その結果,下部電極10と記憶層20の界面に金属状態に還元された低抵抗の金属元素のフィラメントが形成される。若しくは、イオン化した金属元素は、抵抗変化層22中に留まり不純物準位を形成する。これにより抵抗変化層22中にフィラメントが形成されて記憶層20の抵抗値が低くなり、初期状態の抵抗値高抵抗状態よりも低い抵抗値低抵抗状態へ変化する。その後、正電圧を除去して記憶素子1にかかる電圧をなくしても、低抵抗状態が保持される。これにより情報が書き込まれたことになる。一度だけ書き込みが可能な記憶装置、いわゆる、PROMProgrammableReadOnlyMemoryに用いる場合には、前記の記録過程のみで記録は完結する。一方、消去が可能な記憶装置、すなわち、RAMRandomAccessMemoryあるいはEEPROMElectronicallyErasableandProgrammableReadOnlyMemory等への応用には消去過程が必要であるが、消去過程においては、上部電極30が例えば負電位、下部電極10側が正電位になるように記憶素子1に対して負電圧を印加する。これにより、記憶層20内に形成されていたフィラメントの金属元素がイオン化し、イオン源層21に溶解、若しくはTe等と結合してCu2Te、CuTe等の化合物を形成する。これにより、金属元素によるフィラメントが消滅、または減少して抵抗値が高くなる。その後、負電圧を除去して記憶素子1にかかる電圧をなくしても、抵抗値が高くなった状態で保持される。これにより書き込まれた情報を消去することが可能になる。このような過程を繰り返すことにより、記憶素子1に情報の書き込みと書き込まれた情報の消去を繰り返し行うことができる。例えば、抵抗値の高い状態を0の情報に、抵抗値の低い状態を1の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で0から1に変え、負電圧の印加による情報の消去過程で1から0に変えることができる。なお、ここでは記憶素子を低抵抗化する動作および高抵抗化する動作をそれぞれ書き込み動作および消去動作に対応させたが、その対応関係は逆に定義してもよい。本実施の形態では、抵抗変化層22がTeを主成分とする化合物により形成されているため、その低抵抗化時にイオン源層21から拡散した金属元素が抵抗変化層22中で安定化して低抵抗状態を保持しやすくなる。また、Teは、電気陰性度の高い酸化物や共有結合であるシリコン化合物に比べて金属元素との結合力が弱く、抵抗変化層22中に拡散した金属元素が消去電圧の印加によってイオン源層21へ移動しやすいために消去特性が向上する。なお、電気陰性度はカルコゲナイド化合物では、テルル<セレン<硫黄<酸素の順で絶対値が高くなるため、抵抗変化層22中に酸素が少ないほど、かつ、電気陰性度の低いカルコゲナイドを用いるほど改善効果が高いと言える。次に、イオン源層21がZr,Al,Geなどを含有することが好ましい理由について説明する。イオン源層21中にZrが含まれている場合には、上述したCu等の金属元素と共に、Zrがイオン化元素として働き、ZrとCu等の上述した金属元素とが混在したフィラメントを形成する。Zrは、書き込み動作時にカソード電極上で還元されると共に、書き込み後の低抵抗状態では金属状態のフィラメントを形成すると考えられる。Zrの還元によって形成されたフィラメントは、S,SeおよびTeのカルコゲン元素を含むイオン源層21中に比較的溶解しづらいため、一度書き込み状態、すなわち低抵抗状態になった場合には、Cuなどの上述した金属元素単独のフィラメントよりも低抵抗状態を保持しやすい。例えばCuは書き込み動作によってフィラメントとして形成される。しかしながら、金属状態のCuはカルコゲン元素を含むイオン源層21中において溶解しやすいため、書き込み電圧パルスが印加されていない状態データ保持状態では、再びイオン化し高抵抗状態へと遷移してしまう。そのため十分なデータ保持性能が得られない。一方、Zrと適量のCuを組み合わせることは、非晶質化を促進すると共に、イオン源層21の微細構造を均一に保つため、抵抗値の保持性能の向上に寄与する。また、消去時の高抵抗状態の保持に関しても、Zrを含むことによって以下の効果が得られる。例えばZrのフィラメントが形成され、再びイオン源層21中にイオンとして溶解する場合には、Zrは少なくともCuよりもイオンの移動度が低いので、温度が上昇してもあるいは長期間の放置でも動きづらい。そのためカソード極上で金属状態での析出が起こりにくく、室温よりも高温状態で保持した場合や長時間にわたり保持した場合でも高抵抗状態が維持される。更に、イオン源層21にAlが含まれている場合には、消去動作により上部電極が負の電位にバイアスされると、固体電解質的に振舞うイオン源層21とアノード極との界面において安定な酸化膜を形成する。これにより高抵抗状態消去状態が安定化する。加えて、抵抗変化層の自己再生の観点から繰り返し回数の増加にも寄与する。なお、Alの他に同様の働きを示すGeなどを含んでもよい。このように、イオン源層21にZr,Al,Geなどが含まれている場合には、従来の記憶素子と比較して広範囲の抵抗値保持性能、書き込み消去の高速動作性能および低電流動作が向上すると共に繰り返し回数が増加する。更に、例えば低抵抗から高抵抗へと変化させる際の消去電圧を調整して高抵抗状態と低抵抗状態との間の中間的な状態を作り出せば、その状態を安定して保持することができる。よって、2値だけでなく多値のメモリを実現することが可能となる。なお、高抵抗から低抵抗へと変化させる際の書き込み電流を変更して析出する原子の量を調整することによっても中間的な状態を作り出すことが可能である。ところで、このような電圧を印加する書き込み消去動作特性と、抵抗値の保持特性と、繰り返し動作回数といったメモリ動作上の重要な諸特性は、Al,ZrおよびCu、更にはGeの添加量によって異なる。例えば、Alの含有量が多過ぎると、Alイオンの移動が生じやすくなり、Alイオンの還元によって書き込み状態が作られてしまう。Alはカルコゲナイドの固体電解質中で金属状態の安定性が低いので、低抵抗な書き込み状態の保持性能が低下する。一方、Al量が少な過ぎると、消去動作そのものや高抵抗領域の保持特性を向上させる効果が低くなり、繰り返し回数が減少する。従って、イオン源層21中のAlの含有量は27.7原子以上であることが好ましく、更に好ましくは47.4原子以下である。また、Zrはその含有量が多過ぎると、イオン源層21の抵抗値が下がり過ぎてイオン源層21に有効な電圧が印加できない、若しくはカルコゲナイド層中にZrを溶解することが困難となる。そのため、特に消去がしづらくなり、Zr添加量に応じて消去の閾値電圧が上昇していき、更に多過ぎる場合には書き込み、つまり低抵抗化も困難となる。一方、Zr添加量が少な過ぎると、前述のような広範囲の抵抗値の保持特性を向上させる効果が少なくなる。更に、Cuは適量をイオン源層21に添加することによって、非晶質化を促進するものの、多過ぎると金属状態のCuはカルコゲン元素を含むイオン源層21中での安定性が十分でないことから書き込み保持特性が悪化したり、書き込み動作の高速性に悪影響が見られる。その一方で、CuはZrと組み合わせることにより、非晶質を形成しやすく、イオン源層21の微細構造を均一に保つという効果を有する。これにより、繰り返し動作によるイオン源層21中の材料成分の不均一化が防止され、繰り返し回数が増加すると共に保持特性も向上する。また、適当なZr量を含有している場合には、Cuのフィラメントがイオン源層21中に再溶解したとしても、抵抗変化層22内には金属ジルコニウムZrによるフィラメントが残存していると考えられるため低抵抗状態は維持される。従って、書き込み保持特性への影響はみられない。上述のようなZrとCuとの効果を得るためには、イオン源層21中のZrおよびCuの合計含有量が23.5原子以上37原子以下であることが好ましい。また、イオン源層21中のZr単独の含有量としては、9原子以上であることが好ましく、更に好ましくは18.5原子以下である。更に、Geは必ずしも含まれていなくともよいが、Ge含有量が多過ぎる場合には書き込み保持特性が劣化することからGeの含有量としては15原子以下であることが好ましい。また、記憶素子1の特性は実質的にはZrとTeの組成比に依存している。そのため、ZrとTeの組成比は、Zr組成比原子/Te組成比原子=0.3~0.84の範囲にあることが望ましい。これについては必ずしも明らかではないが、Zrに比べてCuの乖離度が低いこと、イオン源層21の抵抗値がZrとTeの組成比によって決まることから、上記の範囲にある場合に限り好適な抵抗値が得られるため、記憶素子1に印加したバイアス電圧が抵抗変化層22の部分に有効に印加されることによると考えられる。上記の範囲からずれる場合、例えば、当量比が大き過ぎる場合は、陽イオンと陰イオンの釣り合いが取れずに、存在する金属元素のうち、イオン化しない元素の量が増大する。そのために消去動作の際に書き込み動作で生じたフィラメントが効率的に除去されにくいと考えられる。同様に、当量比が小さ過ぎて陰イオン元素が過剰に存在する場合には、書き込み動作で生じた金属状態のフィラメントが金属状態で存在しづらくなるために、書き込み状態の保持性能が低下すると考えられる。以下、本実施の形態の記憶素子1の製造方法について説明する。まず、選択トランジスタ等のCMOS回路が形成された基板上に、例えばTiNよりなる下部電極10を形成する。その後、必要であれば逆スパッタ等で、下部電極10の表面上の酸化物等を除去する。続いて、抵抗変化層22、イオン源層21および上電極30までを各層の材料に適応した組成からなるターゲットを用いてスパッタリング装置内で、各ターゲットを交換することにより、各層を連続して成膜する。電極径は50-300nmφである。合金膜は構成元素のターゲットを用いて同時成膜する。上部電極30まで成膜したのち、上部電極30に接続する配線層図示せずを形成し、全ての記憶素子1と共通電位を得るためのコンタクト部を接続する。そののち、積層膜にポストアニール処理を施す。以上により図1に示した記憶素子1が完成する。この記憶素子1では、上述のように上部電極30および下部電極10にそれぞれ正電位または負電位になるように電圧を印加することによって下部電極10と抵抗変化層22の界面にフィラメントが形成される。これにより抵抗変化層22の抵抗値が低くなり、書き込みが行われる。次に、上部電極30および下部電極10の各々に書き込み時とは逆極性の電圧を印加する。これにより抵抗変化層22内に形成されたフィラメントの金属元素が再びイオン化してイオン源層21に溶解することによって抵抗変化層22の抵抗値が上昇し、消去が行われる。本実施の形態の記憶素子1では、比較的金属元素との結合力の弱い抵抗変化層にTeを用いることにより、消去電圧の印加によるイオン源層へのフィラメントの溶解が容易となる。また、イオン源層中にAlを用いることにより、消去動作時にイオン源層21とアノード電極との界面に酸化膜を形成する。この酸化膜は自己再生することから、消去状態、即ち高抵抗状態の保持性能が改善される。また、イオン源層21中のAlの含有量を27.7原子以上47.4原子以下とすることにより、イオン源層21および抵抗変化層22内におけるAlまたはAlイオンの移動度が調整される。以上のように本実施の形態の記憶素子1では、抵抗変化層21にTeを用いるようにしたので、消去電圧印加時におけるフィラメントの溶解が容易となり、データ消去時における低電流化が可能となる。また、イオン源層21にAlを用いるようにしたので、消去時にアノード極上においてAlの酸化膜が形成される。この酸化膜は自己再生するため、繰り返しによる素子特性の劣化が抑制される。消去状態の保持性能が改善する。また、イオン源層21中のAlの含有量を27.7原子以上47.45原子以下とするようにしたので、イオン源層21および抵抗変化層22内におけるAlまたはAlイオンの移動度が調整される。これにより、消去状態の保持に加えて、書き込み状態の保持性能が向上する。即ち、低電流動作が可能になると共に、繰り返し特性およびデータの保持特性が向上する。また、イオン源層21にCu,ZrおよびGeを用いるようにしたので、よりデータの保持特性が向上する。特に、イオン源層21中のAl,Cu,ZrおよびGeの含有量をそれぞれ、27.7原子≦Al≦47.4原子,23.6原子≦CuZr≦39.4原子,20.7原子≦カルコゲン元素≦42.7原子、さらにGeを添加する場合は15原子以下とすることにより、メモリを微細化し、記憶素子1の書き込みおよび消去を制御するトランジスタの電流駆動力が小さくなっても、書き込みおよび消去が可能となる。更に、良好なデータの保持特性を維持することが可能となる。即ち、この記憶素子1を用いて記憶装置を構成することにより、高密度化および小型化を図ることができる。[記憶装置]上記記憶素子1を多数、例えば列状やマトリクス状に配列することにより、記憶装置メモリを構成することができる。このとき、各記憶素子1に、必要に応じて、素子選択用のMOSトランジスタ、或いはダイオードを接続してメモリセルを構成し、更に、配線を介して、センスアンプ、アドレスデコーダ、書き込み消去読み出し回路等に接続すればよい。図2および図3は多数の記憶素子1をマトリクス状に配置した記憶装置メモリセルアレイの一例を表したものであり、図2は断面構成、図3は平面構成をそれぞれ表している。このメモリセルアレイでは、各記憶素子1に対して、その下部電極10側に接続される配線と、その上部電極30側に接続される配線とを交差するよう設け、例えばこれら配線の交差点付近に各記憶素子1が配置されている。各記憶素子1は、抵抗変化層22、イオン源層21および上部電極30の各層を共有している。すなわち、抵抗変化層22、イオン源層21および上部電極30それぞれは各記憶素子1に共通の層同一層により構成されている。上部電極30は、隣接セルに対して共通のプレート電極PLとなっている。一方、下部電極10は、メモリセル毎に個別に設けられることにより、隣接セル間で電気的に分離されており、各下部電極10に対応した位置に各メモリセルの記憶素子1が規定される。下部電極10は各々対応するセル選択用のMOSトランジスタTrに接続されており、各記憶素子1はこのMOSトランジスタTrの上方に設けられている。MOSトランジスタTrは、基板41内の素子分離層42により分離された領域に形成されたソース/ドレイン領域43とゲート電極44とにより構成されている。ゲート電極44の壁面にはサイドウォール絶縁層が形成されている。ゲート電極44は、記憶素子1の一方のアドレス配線であるワード線WLを兼ねている。MOSトランジスタTrのソース/ドレイン領域43の一方と、記憶素子1の下部電極10とが、プラグ層45、金属配線層46およびプラグ層47を介して電気的に接続されている。MOSトランジスタTrのソース/ドレイン領域43の他方は、プラグ層45を介して金属配線層46に接続されている。金属配線層46は、記憶素子1の他方のアドレス配線であるビット線BL図3参照に接続されている。なお、図3においては、MOSトランジスタTrのアクティブ領域48を鎖線で示しており、コンタクト部51は記憶素子1の下部電極10、コンタクト部52はビット線BLにそれぞれ接続されている。このメモリセルアレイでは、ワード線WLによりMOSトランジスタTrのゲートをオン状態として、ビット線BLに電圧を印加すると、MOSトランジスタTrのソース/ドレインを介して、選択されたメモリセルの下部電極10に電圧が印加される。ここで、下部電極10に印加された電圧の極性が、上部電極30プレート電極PLの電位に比して負電位である場合には、上述のように記憶素子1の抵抗値が低抵抗状態へと遷移する。これにより選択されたメモリセルに情報が書き込まれる。次に、下部電極10に、上部電極30プレート電極PLの電位に比して正電位の電圧を印加すると、記憶素子1の抵抗値が再び高抵抗状態へと遷移する。これにより選択されたメモリセルに書き込まれた情報が消去される。書き込まれた情報の読み出しを行うには、例えば、MOSトランジスタTrによりメモリセルを選択し、そのセルに対して所定の電圧または電流を印加する。このときの記憶素子1の抵抗状態により異なる電流または電圧を、ビット線BLあるいはプレート電極PLの先に接続されたセンスアンプ等を介して検出する。なお、選択したメモリセルに対して印加する電圧または電流は、記憶素子1の抵抗値の状態が遷移する電圧等の閾値よりも小さくする。本実施の形態の記憶装置では、上述のように各種のメモリ装置に適用することができる。例えば、一度だけ書き込みが可能なPROM、電気的に消去が可能なEEPROM、或いは、高速に書き込み消去再生が可能な、いわゆるRAM等、いずれのメモリ形態でも適用することが可能である。[変形例]次に、上記実施の形態の変形例に係る記憶素子2について説明する。図4は記憶素子2の断面構成を表すものである。なお、記憶素子2について説明するが、上記実施の形態と同一構成部分については同一符号を付してその説明は省略する。この記憶素子3は、下部電極10第1電極、記憶層60および上部電極30第2電極をこの順に有するものである。記憶層60は、上記イオン源層21と同様の組成のイオン源層61と、下部電極10側から順に第1抵抗変化層62Aおよび第2抵抗変化層62Bが積層された構造を有する抵抗変化層62とから構成されている。第1抵抗変化層62Aおよび第2抵抗変化層62Bは、上記第1の実施の形態の抵抗変化層22と同様に、電気伝導上のバリアとしての機能を有するものであり、互いに組成が異なっている。これにより、この記憶素子1では、複数の記憶素子1の初期状態もしくは消去状態の抵抗値のばらつきを低減すると共に、複数回の書き込み消去動作に対して書き込み消去時の抵抗値を保持することが可能となっている。このような第1抵抗変化層62Aは、イットリウムY,ランタンLa,ネオジムNd,サマリウムSm,ガドリニウムGd,テルビウムTbおよびジスプロシウムDyからなる希土類元素の群のうち少なくとも1種の元素を含む酸化物あるいは窒化物、または、シリコンSi,アルミニウムAl,チタンTi,ジルコニウムZrおよびハフニウムHfからなる群のうち少なくとも1種の元素を含む酸化物または窒化物により構成されていることが好ましい。nmレベルで比較的平坦な膜が得られるからである。第2抵抗変化層62Bとしては、上記実施の形態1の抵抗変化層22と同様に陰イオン成分として挙動するTeを主成分とする化合物から構成されている。このような化合物としては、例えばAlTe,MgTeまたはZnTeなどが挙げられる。また、第1抵抗変化層62Aおよび第2抵抗変化層62Bは、原子量、原子半径などの物理的な性質の異なる元素を含む酸化物または窒化物、あるいはイオン源層21との濡れ性が異なるなど性質の異なる酸化物または窒化物を用いてもよい。これにより、大きな補完効果が得られる。具体的には、例えば第1抵抗変化層62Aには酸化ガドリニウムGdOxを、第2抵抗変化層62BにはアルミニウムAlまたはシリコンSiの窒化物または酸化物酸化アルミニウムAlOxまたは酸化シリコンSiOxを用いてもよい。この場合、酸化ガドリニウムGdOxよりなる第1抵抗変化層62Aは、フィラメントの形成に寄与するものであるので、下部電極10に接して設けられていることが好ましい。アルミニウムAlまたはシリコンSiの窒化物または酸化物よりなる第2抵抗変化層62Bは、第1抵抗変化層62Aとイオン源層21との間に設けられている。これにより、ガドリニウムGdよりも原子半径の小さいアルミニウムAlまたはシリコンSiが酸化ガドリニウムGdOx膜の欠陥を埋めることが可能となる。あるいは、第1抵抗変化層62Aは、酸化ガドリニウムGdOxに限らず、電圧バイアスでイオン源層21から供給される金属元素のイオンにより不純物準位を形成し低抵抗状態を形成できる材料、例えばアルミニウムAlまたはシリコンSiの酸化物または窒化物により構成することも可能である。その場合も、第1抵抗変化層62Aとは原子量、原子半径など物理的な性質が異なる、あるいはイオン源層21との濡れ性が異なるなど性質の異なる第2抵抗変化層62Bを設けることにより、上記と同様の効果が得られる。本変形例の記憶素子2では、抵抗変化層62を互いに組成が異なる第1抵抗変化層62Aおよび第2抵抗変化層62Bを有する積層構造としたので、上記実施の形態の効果に加えて以下の効果を奏する。下部電極10上に酸化物からなる第1抵抗変化層62Aを設けることにより、書き込みおよび消去の繰り返しによる素子特性の劣化が抑制される。また、消去時に酸化膜や窒化膜を容易に形成することが可能となるため、消去時の過剰な電圧印加による絶縁劣化を抑えることが可能となり繰り返し特性の向上が期待される。更に、使用できるテルル化合物膜の抵抗範囲を広げることができるため、材料選択の幅が広がる。以下、本発明の具体的な実施例について説明する。上述した実施の形態の記憶素子1およびメモリセルアレイの以下のような各種サンプルを作製し、その特性を調べた。実験1サンプル1-1~1-61まず、図2および図3に示したように、半導体基板11にMOSトランジスタTrを形成した。次いで、半導体基板11の表面を覆うように絶縁層を形成し、この絶縁層にビアホールを形成した。続いて、CVDChemicalVaporDeposition法によりビアホールの内部を、Wタングステンから成る電極材で充填し、その表面をCMPChemicalMechanicalPolishing法により平坦化した。そして、これらの工程を繰り返すことにより、プラグ層15、金属配線層16、プラグ層17および下部電極1を形成して、更に下部電極1をメモリセル毎にパターニングした。次に、下部電極10上にスパッタリング装置を用いて記録層20,60および上部電極30を形成した。電極径は50~300nmφとした。また、合金からなる層は、構成元素のターゲットを用いて同時に成膜した。続いて、上部電極30の表面に対してエッチングを行い、中間電位Vdd/2を与えるための外部回路接続用のコンタクト部分に接続されるように厚さ200nmの配線層Al層を形成した。そののち、ポストアニール処理として真空熱処理炉において、2時間、200°Cの加熱処理を施した。このようにして、図2および図3に示したメモリセルアレイを作製し、サンプル1-1~1-61とした。サンプル1-1~1-61における下部電極/抵抗変化層/イオン源層/上部電極の組成および各膜厚はTiN/Al1Te93.5nm/イオン源層50nm/W50nmである。下部電極10、抵抗変化層22および上部電極30の組成および膜厚は固定し、イオン源層21の組成を変更した。表1,2はサンプル1-1~1-61のイオン源層21の組成の一覧を表したものである。なお、表1,2に示したイオン源層21の組成は作製時に用いた組成である。実際のイオン源層21および抵抗変化層22の組成は、製造工程内で行われる加熱処理によってイオン源層21からCu,ZrあるいはAl等の可動イオンが抵抗変化層62内に拡散している。特性評価サンプル1-1~1-61ついてデータ保持特性および繰り返し特性を評価した。まず、書き込み/消去のパルス幅を10ns/10nsとし、記録時電流を130μA、記録電圧を3.0Vとして書き込み動作を行った。次いで、消去時電流を55μA~135μA、消去電圧を0.45V~1.1Vまで変化させて消去動作を行った。これをメモリセルアレイ中の10素子×2列で合計20素子に対して各々の条件で105回繰り返し1列分は書き込み状態で停止し、残り1列分は消去状態で停止し、書き込み状態および消去状態の抵抗値を測定した。この後、130°C、1時間の高温加速保持試験後の書き込み状態および消去状態の抵抗値を測定し、サンプル1-1~1-61のデータ保持特性を評価した。また、以下の条件での書き込みおよび消去動作を106回繰り返し、その間の書き込みおよび消去状態の抵抗値を測定した。条件1では低電流時における書き込みおよび消去状態の抵抗値の推移を調べた。条件2では高電流時における書き込みおよび消去状態の抵抗値の推移を調べた。具体的な条件としては、条件1では共通条件として、記録時電流を75μA、記録電圧を3.0V、書き込み/消去のパルス幅を10ns/10nsとし、以下の3つの条件で消去動作を行った。消去動作における消去時電流および消去電圧はそれぞれ、条件1-1では114μA,0.70V、条件1-2では112μA,0.65V、条件1-3では110μA,0.60Vとした。条件2では共通条件として記録時電流を135μA、記録電圧を3.0V、書き込み/消去のパルス幅を10ns/10nsとし、消去条件をそれぞれ以下の3つの条件2-1では200μA,0.80V、条件2-2では190μA,0.75V、条件2-3では180μA,0.70Vにおいて消去動作を行った。サンプル1-1~1-61におけるデータ保持特性および繰り返し特性の可否を、表1,2にイオン源層の組成一覧と共に示した。また、データ保持特性および繰り返し特性の特性図の一部を図5~図7に示した。なお、繰り返し特性図は上段が条件1-1,2-1、中断が条件1-2,2-2、下段が条件1-3,2-3である。更に、上記評価結果をAl,CuZr,Teの3元組成図として図8に示した。図8Aが組成図全体を表したものであり、図8Bは図8Aの実線内を拡大したものである。図中の○がデータ保持特性および繰り返し特性を両立したサンプルである。これらの結果から、データ保持特性および繰り返し特性を両立するイオン源層21,61の組成は、アルミニウムAlは27.7~47.4原子、銅CuおよびジルコニウムZrの合計CuZrは23.6~39.4原子、テルルTeは20.7~42.7原子であることがわかる。なお、図8A,Bに示した3元組成図はゲルマニウムGeを含まない場合の含有割合になっているが、表1,2に記載されているように、Geの添加量は15原子以下であることが望ましい。実験2抵抗変化層22の組成がサンプル1-1~1-61とは異なるメモリセルアレイを作製し、サンプル2-1~2-4とした。このサンプル2-1~2-4を用いて実験1と同様の条件を用いてデータ保持特性および繰り返し特性を評価した。サンプル2-1~2-4における下部電極/抵抗変化層/イオン源層/上部電極の組成および各膜厚はTiN/AlxTe10x3.5nm/イオン源層50nm/W50nmである。表3はサンプル2-1~2-4の抵抗変化層22,イオン源層21の組成および評価結果の一覧である。図9は、サンプル2-1~2-4のデータ保持特性および繰り返し特性の特性図である。これらの結果から、抵抗変化層22を構成するAlおよびTeの組成比が異なっていてもイオン源層21を構成するAl,Zr,Cu,Ge,Teカルコゲン元素の組成が上記範囲内であれば良好なデータ保持特性および繰り返し特性が得られることがわかる。実験3次に、サンプル1-1~1-61の中で良好なデータ保持特性および繰り返し特性を示したサンプルの一部を、より低電流条件、具体的には記録時電流を7μA~50μA、記録電圧を3.0V、記録パルス幅を1nsec~100msecにおけるデータ保持特性を100個の素子を用いて評価した。サンプル1-9,1-20,1-21,1-28,1-30,1-58,1-60および1-61におけるイオン源層の組成およびデータ保持特性の可否を表4に示した。また、データ保持特性の特性図を図10および図11に示した。更に、より低電流条件におけるデータ保持特性の評価結果をAl、CuZr、Teの3元組成図として図12に示した。これらの結果から、より低電流においても良好なデータ保持特性を維持することができるイオン源層21の組成は、アルミニウムAlは27.7~38.6原子、銅CuおよびジルコニウムZrの合計CuZrは25.8~38.2原子、テルルTeは29.1~42.7原子、およびゲルマニウムGeは15原子以下であることがわかる。また、実験1で示した組成範囲のうち、特に低電流動作に有利な組成比範囲がAl組成比の低い領域に存在することがわかる。実験4また、抵抗変化層22に酸素を用いた記憶素子1からなるメモリセルアレイを作成し、サンプル3-1,3-2とした。表5は抵抗変化層22およびイオン源層21の組成および実験1と同様の条件を用いて測定したデータ保持特性および繰り返し特性の評価結果の一覧である。図13は、データ保持特性および繰り返し特性の特性図である。これらの結果から、イオン源層21,61を構成するAl,Zr,Cu,Ge,Teカルコゲン元素の組成が上記範囲内であれば、抵抗変化層22に酸素が含まれていても良好なデータ保持特性および繰り返し特性が得られることがわかる。実験5以下、変形例で示した第1抵抗変化層62A、第2抵抗変化層62Bを備えた記憶素子2からなるメモリセルアレイを作成し、サンプル4-1~4-3とした。サンプル4-1~4-3における下部電極/第1抵抗変化層/第2抵抗変化層/イオン源層/上部電極の組成および各膜厚は、TiN/第1抵抗変化層/第2抵抗変化層/イオン源層50nm/W50nmである。表6は、第1抵抗変化層62Aと第2抵抗変化層62Bとの組成および膜厚、イオン源層61の組成および評価結果の一覧である。図14は、サンプル4-1~4-3のデータ保持特性および繰り返し特性の特性図である。これらの結果から、抵抗変化層を複数積層した場合でもイオン源層61を構成するAl,Zr,Cu,Ge,Teカルコゲン元素の組成が上記範囲内であれば、良好なデータ保持特性および繰り返し特性が得られることがわかる。以上、実施の形態,変形例および実施例を挙げて本発明を説明したが、本発明は、上記実施の形態等に限定されるものではなく、種々変形することが可能である。例えば、上記実施の形態等では、記憶素子1,2およびメモリセルアレイの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。更に、例えば、上記実施の形態等において説明した各層の材料、または成膜方法および成膜条件などは限定されるものではなく、他の材料としてもよく、または他の成膜方法としてもよい。例えば、イオン源層21,61には、上記組成比率を崩さない範囲で、他の遷移金属元素、例えばTi,Hf,V,Nb,Ta,Cr,Mo,Wを添加してもよい。また、Cu,Agまたは亜鉛Zn以外にも、ニッケルNiなどを添加してもよい。"