"シングルエンド信号がやりとりされるパッドを有するシングルエンドIFが設けられた半導体チップと、差動信号を伝送する差動伝送路が形成されており、前記差動伝送路を構成する導体に、前記シングルエンドIFのパッドが、電気的に直接接続されるように、前記半導体チップが実装された実装部とを備える電子回路。前記シングルエンドIFは、信号がやりとりされる信号パッドと、グランドに接続されるグランドパットとを有し、前記差動伝送路は、平行に配置された2本の導体を有し、前記信号パッドと、前記2本の導体のうちの一方の導体とが接続され、かつ、前記グランドパットと、前記2本の導体のうちの他方の導体とが接続されるように、前記半導体チップが、前記実装部に実装されている請求項1に記載の電子回路。誘電体が、前記差動伝送路上に配置されている請求項2に記載の電子回路。前記誘電体は、前記シングルエンドIFのインピーダンスと、前記差動伝送路のインピーダンスとを整合させる誘電率の誘電体である請求項3に記載の電子回路。前記誘電体は、前記実装部の誘電率より大きい誘電率の誘電体である請求項3に記載の電子回路。前記誘電体は、前記差動伝送路の前記2本の導体に沿って配置されており、前記2本の導体の一方の導体から他方の導体までの全体を覆うことができる幅の誘電体である請求項3に記載の電子回路。前記誘電体は、前記差動伝送路の前記2本の導体に沿って配置されており、前記2本の導体の間の、前記2本の導体を含む距離と同一の幅を有する誘電体である請求項3に記載の電子回路。前記誘電体は、前記差動伝送路の前記2本の導体に沿って、前記2本の導体の間に配置されており、前記2本の導体の間の、前記2本の導体を含まない距離と同一の幅を有する誘電体である請求項3に記載の電子回路。前記差動伝送路の2本の導体は、前記シングルエンドIFのインピーダンスと、前記差動伝送路のインピーダンスとを整合させるように、厚みが調整されている請求項2に記載の電子回路。前記2本の導体が、層状に形成されている請求項2に記載の電子回路。前記差動伝送路は、コプレーナストリップ線路である請求項1に記載の電子回路。前記シングルエンド信号は、ミリ波帯の信号である請求項1に記載の電子回路。シングルエンド信号がやりとりされるパッドを有するシングルエンドIFが設けられた半導体チップを、差動信号を伝送する差動伝送路が形成された、前記半導体チップが実装される実装部に実装するときに、前記差動伝送路を構成する導体に、前記シングルエンドIFのパッドを、電気的に直接接続させる電子回路の製造方法。差動信号を伝送する差動伝送路が形成され、前記差動伝送路上に誘電体が配置され、シングルエンド信号がやりとりされるパッドを有するシングルエンドIFが設けられた半導体チップが実装される実装部材。前記シングルエンドIFは、信号がやりとりされる信号パッドと、グランドに接続されるグランドパットとを有し、前記差動伝送路は、平行に配置された2本の導体を有し、前記信号パッドと、前記2本の導体のうちの一方の導体とが接続され、かつ、前記グランドパットと、前記2本の導体のうちの他方の導体とが接続されるように、前記半導体チップが実装される請求項14に実装部材。前記誘電体は、前記シングルエンドIFのインピーダンスと、前記差動伝送路のインピーダンスとを整合させる誘電率の誘電体である請求項15に記載の実装部材。前記誘電体は、前記実装部の誘電率より大きい誘電率の誘電体である請求項15に記載の実装部材。前記差動伝送路は、コプレーナストリップ線路である請求項14に記載の実装部材。前記シングルエンド信号は、ミリ波帯の信号である請求項14に記載の実装部材。RF部のシングルエンド信号を、バランによって差動信号に変換することにより、品質の良いデータ伝送を行うことができる。しかしながら、RF部のシングルエンド信号を、バランによって差動信号に変換するのでは、CMOS回路等に、バランを設ける必要があり、回路が大規模になる。本技術は、このような状況に鑑みてなされたものであり、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことができるようにするものである。本技術の第1の側面の電子回路は、シングルエンド信号がやりとりされるパッドを有するシングルエンドIFが設けられた半導体チップと、差動信号を伝送する差動伝送路が形成されており、前記差動伝送路を構成する導体に、前記シングルエンドIFのパッドが、電気的に直接接続されるように、前記半導体チップが実装された実装部とを備える電子回路である。本技術の第1の側面の電子回路の製造方法は、シングルエンド信号がやりとりされるパッドを有するシングルエンドIFが設けられた半導体チップを、差動信号を伝送する差動伝送路が形成された、前記半導体チップが実装される実装部に実装するときに、前記差動伝送路を構成する導体に、前記シングルエンドIFのパッドを、電気的に直接接続させる電子回路の製造方法である。本技術の第1の側面においては、半導体チップには、シングルエンド信号がやりとりされるパッドを有するシングルエンドIFが設けられており、実装部には、差動信号を伝送する差動伝送路が形成されている。そして、半導体チップは、前記差動伝送路を構成する導体に、前記シングルエンドIFのパッドが、電気的に直接接続されるように、実装部に実装される。本技術の第2の側面の実装部材は、差動信号を伝送する差動伝送路が形成され、前記差動伝送路上に誘電体が配置され、シングルエンド信号がやりとりされるパッドを有するシングルエンドIFが設けられた半導体チップが実装される実装部材である。本技術の第2の側面においては、シングルエンド信号がやりとりされるパッドを有するシングルエンドIFが設けられた半導体チップが実装される実装部材に、差動信号を伝送する差動伝送路が形成されている。さらに、前記差動伝送路上には、誘電体が配置されている。本技術によれば、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことができる。以下、本技術の実施の形態について説明するが、その前に、前段階の準備として、シングルエンド信号のミリ波をやりとりするミリ波伝送システムについて説明する。[シングルエンド信号のミリ波をやりとりするミリ波伝送システム]図1は、シングルエンド信号のミリ波をやりとりするミリ波伝送システムの構成例を示す図である。図1において、ミリ波伝送システムは、例えば、ICである電子回路10及び40を有する。電子回路10は、データを、ミリ波によって送信する機能を有しており、電子回路40は、データを、ミリ波によって受信する機能を有している。電子回路10は、実装部11とミリ波伝送チップ20とを有する。実装部11は、半導体チップが実装される、例えば、インターポーザやプリント基板等の部材実装部材であり、平板形状をしている。平板形状の実装部11の一面である表面には、半導体チップであるミリ波伝送チップ20が実装されており、平板形状の実装部11の他の一面である裏面には、例えば、その全領域や全領域に近い領域に亘って、グランドとなる金属である薄膜状のグランドメタル12が設けられている。さらに、実装部11の表面には、ビア131及び132、マイクロストリップ線路14、及び、アンテナ15が形成されている。ビア131及び132は、実装部11の裏面のグランドメタル12に接続している。マイクロストリップ線路14は、不平衡の伝送路であり、実装部11に、帯状に形成されている。帯状のマイクロストリップ線路14の一端は、アンテナ15に接続されている。アンテナ15は、例えば、1mm程度のボンディングワイヤで構成される。ミリ波伝送チップ20は、例えば、CMOS等で構成され、シングルエンドIF21と送信部22等を有する。シングルエンドIF21は、シングルエンド信号不平衡の信号をやりとりするための端子である3つのパッド211,212、及び、213を有する。3つのパッド211ないし213のうちの、2つのパッド211及び213は、送信部22のグランド端子グランドパッドであり、ボンディングワイヤによって、ビア131及び132に、それぞれ接続されている。したがって、パッド211は、ビア131を介して、パッド213は、ビア132を介して、それぞれ、実装部11の裏面のグランドメタル12に接続されている。3つのパッド211ないし213のうちの、残りのパッド212は、信号がやりとりされる信号端子信号パッドであり、バッド212には、送信部22のアンプ34の出力が供給される。パッド212は、ボンディングワイヤによって、マイクロストリップ線路14の他端アンテナ15に接続されていない方の端部に接続されている。送信部22は、ミリ波帯の信号ミリ波の送信を行う。ここで、ミリ波とは、周波数が30ないし300GHz程度、つまり、波長が、1ないし10mm程度の信号である。ミリ波帯の信号によれば、周波数が高いことから、高速のデータレートでのデータ伝送が可能であり、有線通信は勿論、小さなアンテナで、無線通信ワイヤレス伝送を行うことができる。送信部22は、アンプ31、発振器32、ミキサ33、及び、アンプ34を有する。アンプ31には、図示せぬ信号処理回路から、送信対象の送信データが供給される。アンプ31は、そこに供給される送信データのレベルを調整し、ミキサ33に供給する。ここで、送信データとしては、例えば、最大で、11Gbpsのデータレートのデータを採用することができる。発振器32は、発振によって、例えば、56GHz等のミリ波帯のキャリアを発生し、ミキサ33に供給する。ミキサ33は、アンプ31からの送信データと、発振器32からのキャリアとをミキシング乗算することにより、発振器32からのキャリアを、送信データに従って変調し、その結果得られる変調信号を、アンプ34に供給する。ここで、送信データに従ってキャリアを変調する変調方式は、特に限定されるものではないが、ここでは、説明を簡単にするために、例えば、振幅変調を採用することとする。アンプ34は、ミキサ33からの変調信号を増幅し、その増幅後の変調信号を、シングルエンド信号として出力する。アンプ34が出力するシングルエンド信号である変調信号は、パッド212に供給される。上述したように、パッド212は、ボンディングワイヤによって、マイクロストリップ線路14に接続されており、したがって、アンプ34が出力する変調信号は、シングルエンド信号のまま、マイクロストリップ線路14を伝わり、アンテナ15から、電波として送信される。電子回路40は、実装部41とミリ波伝送チップ50とを有する。実装部41は、実装部11と同様に、平板形状のインターポーザやプリント基板等の部材実装部材であり、その一面である表面には、半導体チップであるミリ波伝送チップ50が実装されている。また、実装部41の他の一面である裏面には、実装部11と同様に、その全領域や全領域に近い領域に亘って、グランドとなる金属である薄膜状のグランドメタル42が設けられている。さらに、実装部41の表面には、ビア431及び432、マイクロストリップ線路44、及び、アンテナ45が形成されている。ビア431及び432は、実装部41の裏面のグランドメタル42に接続している。マイクロストリップ線路44は、不平衡の伝送路であり、実装部41に、帯状に形成されている。帯状のマイクロストリップ線路44の一端は、アンテナ45に接続されている。アンテナ45は、例えば、アンテナ15と同様に、1mm程度のボンディングワイヤで構成される。ミリ波伝送チップ50は、例えば、ミリ波伝送チップ20と同様に、CMOS等で構成され、シングルエンドIF51と受信部52等を有する。シングルエンドIF51は、シングルIF21と同様に、シングルエンド信号をやりとりするための端子である3つのパッド511,512、及び、513を有する。3つのパッド511ないし513のうちの、2つのパッド511及び513は、受信部52のグランド端子であり、ボンディングワイヤによって、ビア431及び432に、それぞれ接続されている。したがって、パッド511は、ビア431を介して、パッド513は、ビア432を介して、それぞれ、実装部41の裏面のグランドメタル42に接続されている。3つのパッド511ないし513のうちの、残りのパッド512は、信号がやりとりされる信号端子であり、バッド512は、受信部52のアンプ61の入力と接続されている。さらに、パッド512は、ボンディングワイヤによって、マイクロストリップ線路44の他端アンテナ45に接続されていない方の端部に接続されている。受信部52は、ミリ波帯の信号ミリ波の受信を行う。受信部52は、アンプ61、発振器62、ミキサ63、及び、アンプ64を有する。アンプ61には、マイクロストリップ線路44からパッド522に伝わる変調信号が、シングルエンド信号として供給される。アンプ61は、パッド522からの変調信号を増幅し、発振器62、及び、ミキサ63に供給する。発振器62は、発振によって、アンプ61からの変調信号に同期したキャリアを発生し、ミキサ63に供給する。ミキサ63は、アンプ61からの変調信号と、発振器62からのキャリアとをミキシング乗算することにより、アンプ61からの変調信号を、ベースバンド信号に変換し、アンプ64に供給する。アンプ64は、ミキサ63からのベースバンド信号を増幅して出力する。アンプ64が出力するベースバンド信号は、図示せぬLPFでフィルタリングされ、これにより、送信データに対応する周波数成分が抽出取得される。送信データは、図示せぬ信号処理回路に供給されて処理される。以上のように構成されるミリ波伝送システムでは、電子回路10において、送信部22が、ミリ波の変調信号を、シングルエンドIF21のパッド212から、シングルエンド信号として出力する。パッド212は、ボンディングワイヤによって、マイクロストリップ線路14に接続されており、パッド212から出力される変調信号は、シングルエンド信号のまま、マイクロストリップ線路14を伝わり、アンテナ15から、無線で送信される。アンテナ15から送信された変調信号は、アンテナ45で受信され、シングルエンド信号として、マイクロストリップ線路44を伝わり、ボンディングワイヤを経由して、シングルエンドIF51のパッド512に到達する。シングルエンドIF51のパッド512に到達した変調信号は、受信部52で受信され、ベースバンドの信号に復調される。なお、ミリ波伝送チップ20には、ミリ波を送信する送信部22を設け、ミリ波を送信する受信部を設けていないが、ミリ波伝送チップ20には、送信部22と、受信部52と同様に構成される受信部との両方を設けることが可能である。ミリ波伝送チップ20に、送信部22と、受信部52と同様に構成される受信部との両方を設けることにより、ミリ波伝送チップ20では、ミリ波の送信の他、受信も行うことが可能となる。同様に、ミリ波伝送チップ50には、受信部52と、送信部22と同様に構成される送信部との両方を設けることが可能である。図2は、シングルエンド信号のミリ波をやりとりするミリ波伝送システムの他の構成例を示す図である。なお、図中、図1の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。図2では、実装部11に、ミリ波伝送チップ20の他、ミリ波伝送チップ50も実装されている。そして、マイクロストリップ線路14の一端は、アンテナ15ではなく、ボンディングワイヤによって、シングルエンドIF51のパッド512に接続されている。なお、図2では、実装部11の表面には、ビア431及び432が形成されており、ビア431及び432は、実装部11の裏面のグランドメタル12に接続している。そして、シングルエンドIF51のパッド511及び513が、ボンディングワイヤによって、ビア431及び432に、それぞれ接続されている。以上のように構成されるミリ波伝送システムでは、送信部22が、ミリ波の変調信号を、シングルエンドIF21のパッド212から、シングルエンド信号として出力する。パッド212は、ボンディングワイヤによって、マイクロストリップ線路14に接続されており、パッド212から出力される変調信号は、シングルエンド信号のまま、マイクロストリップ線路14を伝わり、ボンディングワイヤを経由して、シングルエンドIF51のパッド512に到達する。シングルエンドIF51のパッド512に到達した変調信号は、受信部52で受信され、ベースバンドの信号に復調される。ミリ波を送信する送信部22や、ミリ波を受信する受信部52において、ミリ波をやりとりするIFは、変調信号等のRF信号が測定しやすいミリ波を測定する測定器のプローブがシングルエンド信号に対応している、CMOS回路の回路構成がシンプルになる、低消費電力化を図ることができるといった理由から、シングルエンドIFシングルエンドIF21や51が採用される。しかしながら、シングルエンド信号によるデータ伝送は、差動信号によるデータ伝送に比較して、品質が良くないことがある。すなわち、図1や図2に示したように、インターポーザやプリント基板等の実装部11に、シングルエンド信号を伝送するマイクロストリップ線路14を形成する場合には、理想的には、無限の接地導体が必要となるが、無限の接地導体を設けることは困難であり、その結果、データ伝送の品質が劣化することがある。この点、図1に示したように、実装部41に、マイクロストリップ線路44を形成する場合も、同様である。また、シングルエンド信号によるデータ伝送では、差動信号によるデータ伝送に比較して、不要輻射が多く、さらに、外部シングルエンド信号が伝送されるマイクロストリップ線路14や44の外部からのノイズに対する耐性が弱いため、データ伝送の品質が劣化することがある。ここで、図3は、図1の実装部11がインターポーザである場合の、そのインターポーザの構成例を示す平面図である。図3において、インターポーザは、2つの層である第1層70と、第2層GND層80とを有する。第1層70及び第2層80は、平板形状をしており、例えば、第2層80は、第1層70の下側に位置する。第1層70には、図1で説明したビア131及び132、マイクロストリップ線路14、及び、アンテナ15が形成されている。さらに、第1層70には、ミリ波伝送チップ20の図示せぬパッドと、ボンディングワイヤによって接続されるランド71が形成されている。第2層80には、グランドメタル12が形成されており、第1層に形成されたビア131及び132は、グランドメタル12に接続している。図3に示すように、インターポーザにおいて、第1層70に、シングルエンド信号を伝送するマイクロストリップ線路14を形成する場合には、グランドメタル12を、広い範囲に亘って形成する必要がある。図3では、第2層80の右側の23程度の範囲に、グランドメタル12が形成されており、このような広い範囲に亘って形成されるグランドメタル12は、インターポーザ上の配線を圧迫する。品質の良いデータ伝送を行う方法としては、シングルエンド信号を差動信号に変換して、差動信号によるデータ伝送を行う方法がある。しかしながら、シングルエンド信号と差動信号との変換には、バランが必要であり、ミリ波という短い波長の信号を扱うとはいえ、送信部22や受信部52との比較で、バランを構成するには、大きな素子が必要となる。したがって、バランを実装するのでは、回路が大規模化する。そこで、本技術では、回路の大規模化を抑制しつつ、品質の良いデータ伝送を行うことを可能とする。[第1実施の形態]図4は、本技術を適用した電子回路の第1実施の形態の構成例を示す斜視図であり、図5は、図4の電子回路の、シングルエンドIF111の部分の断面図である。図4及び図5において、電子回路は、実装部101とミリ波伝送チップ110とを有する。実装部101は、例えば、図1の実装部11と同様に、平板形状のインターポーザやプリント基板等の部材実装部材であり、半導体チップが実装される。平板形状の実装部101の一面である表面には、半導体チップであるミリ波伝送チップ110が実装されている。なお、平板形状の実装部101の他の一面である裏面には、グランドとなる金属である薄膜状のグランドメタルが設けられているが、その図示は省略してある。実装部101の表面には、ランド1021及び1022、及び、コプレーナストリップ線路103が形成されている。ランド1021及び1022は、コプレーナストリップ線路103に接続されている。コプレーナストリップ線路103は、差動信号がやりとりされる平衡の伝送路差動伝送路であり、実装部101に、平行に形成された2つの帯状の導体1031及び1032を含んで構成される。導体1031の一端は、ランド1021に接続され、導体1032の一端は、ランド1022に接続されている。ミリ波伝送チップ110は、例えば、CMOS等で構成され、シングルエンドIF111等を有する。なお、ミリ波伝送チップ110は、図1の送信部22や受信部52と同様に構成されるRF部を有するが、その図示は、省略してある。シングルエンドIF111は、RF部がシングルエンド信号不平衡の信号をやりとりするための端子である3つのパッド1111,1112、及び、1113を有する。ここで、図4において、ランド1021及び1022、パッド1111ないし1113、並びに、バンプは、実際には、ミリ波伝送チップ110に隠れて見えないが、図4では、ミリ波伝送チップ110が無色透明であると仮定して、ランド1021及び1022、パッド1111ないし1113、並びに、バンプを図示してある。3つのパッド1111ないし1113のうちの、2つのパッド1111及び1113は、RF部のグランド端子であり、残りのパッド1112は、信号信号成分がやりとりされる信号端子である。したがって、RF部では、バッド1112から、シングルエンド信号の変調信号が出力され、また、パッド1112に供給される信号が、シングルエンド信号として扱われる。図4及び図5では、コプレーナストリップ線路103を構成する導体1031及び1032に、シングルエンドIF111のパッド1111及び1112が、それぞれ、平衡/不平衡変換を行うバランを介さずに電気的に直接接続されるように、ミリ波伝送チップ110が、実装部101に実装例えば、フリップチップ実装されている。なお、図5に示すように、ミリ波伝送チップ110は、シリコン121上に、シリコン酸化膜122を形成することにより構成されている。パッド1111ないし1113は、シリコン121上、又は、シリコン酸化膜122上に形成されている。図4及び図5では、導体1031とパッド1111とが、ランド1021及びバンプを介して電気的に直接接続され、導体1032とパッド1112が、ランド1022及びバンプを介して電気的に直接接続されている。なお、図4及び図5において、シングルエンドIF111のグランド端子であるパッド1113は、いずれにも接続されていないが、ミリ波伝送チップ110のRF部のその他のグランド端子パッド1111や1113に接続されている図示せぬグランド端子は、実装部101に設けられている図示せぬグランドメタルに接続されている。ここで、図4及び図5において、シングルエンドIF111のグランド端子であるパッド1113は、実装部101に設けられている図示せぬグランドメタルに接続することができる。また、図4及び図5において、シングルエンドIF111の3つのパッド1111ないし1113のうちの、パッド1111及び1113は、いずれもグランド端子であり、パッド1111に代えて、パッド1113を、導体1031に電気的に直接接続することができる。図4及び図5の電子回路は、シングルエンドIF111が設けられたミリ波伝送チップ110を、コプレーナストリップ線路103が形成された実装部101に実装するときに、コプレーナストリップ線路103を構成する導体1031及び1032に、シングルエンドIF111のパッド1111及び1112を、電気的に直接接続させること、すなわち、導体1031とパッド1111とを、ランド1021及びバンプを介して電気的に直接接続するとともに、導体1032とパッド1112を、ランド1022及びバンプを介して電気的に直接接続することで、製造することができる。以上のように構成される電子回路では、シングルエンドIF111から出力される信号については、コプレーナストリップ線路103において、導体1031に接続されているパッド1111に現れる信号理想的には、グランドレベルと、導体1032に接続されているパッド1112に現れる信号/Kは、式8で表される。8また、関数KとK、及び、値kとkは、式9で示される関係を有する。9なお、値k1とk1も、値kとkと同様の関係を有する。いま、実装部101が、例えば、一般的なFR4基板ガラスエポキシ基板であるとすると、実装部101の比誘電率εrは、40程度であり、実装部101の厚みhは、16mm程度である。そして、導体1031及び1032の幅wが、例えば、50μmであるとすると、コプレーナストリップ線路103のインピーダンスを50Ω程度にするには、導体1031と1032との間の間隔距離sを、023μm程度にする必要がある。ところで、将来的には、技術の進歩により、導体1031と1032との間の間隔距離sを、023μm程度とすることが、容易に可能になると予想されるが、現在の高密度配線の技術では、導体1031及び1032の幅w及び間隔距離sは、50μm程度を大きく下回る023μm程度の値とすることは、困難である。このため、例えば、導体1031及び1032の幅w及び間隔距離sとして、50μm程が採用された場合、コプレーナストリップ線路103のインピーダンスは、シングルエンドIF111のインピーダンスである50Ωよりも数10Ω程度大になり、この場合、コプレーナストリップ線路103とシングルエンドIF111とのインピーダンスの不整合が問題になることがある。[第3実施の形態]そこで、図10は、本技術を適用した電子回路の第3実施の形態の構成例を示す斜視図である。なお、図中、図4の第1実施の形態の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。図10の第3実施の形態では、誘電体130が、コプレーナストリップ線路103上に配置されている点で、図4の場合と相違する。誘電体130は、実装部101の誘電率よりも大きな誘電率の誘電体例えば、比誘電率が10程度の誘電体であり、そのような誘電率の大きな誘電体130が、コプレーナストリップ線路103上に配置されていることにより、式4で表されるコプレーナストリップ線路103のインピーダンスZcを、誘電体130が配置されていない場合よりも小さくすることができる。したがって、誘電体130として、コプレーナストリップ線路103のインピーダンスZcを小さくして、コプレーナストリップ線路103とシングルエンドIF111とのインピーダンスを整合させるような誘電率の誘電体を採用することにより、コプレーナストリップ線路103とシングルエンドIF111とのインピーダンスを整合させ、インピーダンスの不整合に起因する反射によって、品質の良いデータ伝送が妨げられることを防止することができる。なお、図10では、誘電体130が、無色透明であると仮定して、コプレーナストリップ線路103を構成する導体1031及び1032が、誘電体130を透けて見えるように、導体1031及び1032を図示してある。図11は、誘電体130を、コプレーナストリップ線路103上に配置する配置パターンの例を説明する図である。なお、図11は、誘電体130がコプレーナストリップ線路103上に配置された電子回路の断面を示している。図11Aは、第1の配置パターンを、図11Bは、第2の配置パターンを、図11Cは、第3の配置パターンを、それぞれ示している。第1の配置パターン図11Aでは、誘電体130は、コプレーナストリップ線路103の2本の導体1031及び1032に沿って配置されており、その2本の導体1031及び1032の一方の導体1031から他方の導体1032までの全体を覆うことができる幅の誘電体になっている。第2の配置パターン図11Bでは、誘電体130は、コプレーナストリップ線路103の2本の導体1031及び1032に沿って配置されており、その2本の導体1031及び1032の間の、2本の導体1031及び1032を含む距離と同一の幅を有する誘電体になっている。第3の配置パターン図11Cでは、誘電体130は、コプレーナストリップ線路103の2本の導体1031及び1032に沿って、その2本の導体1031及び1032の間に配置されており、2本の導体1031及び1032の間の、2本の導体1031及び1032を含まない距離間隔距離と同一の幅を有する誘電体になっている。なお、図10の電子回路では、誘電体130を、コプレーナストリップ線路103上に配置することにより、コプレーナストリップ線路103のインピーダンスZcを小さくするように調整して、コプレーナストリップ線路103とシングルエンドIF111とのインピーダンスの整合を図ることとしたが、コプレーナストリップ線路103のインピーダンスZcを小さくする調整は、その他、誘電体130を、コプレーナストリップ線路103上に配置すること以外の方法によって行うことが可能である。図12は、コプレーナストリップ線路103のインピーダンスZcを小さくする調整を行う他の方法を説明する図である。すなわち、図12は、コプレーナストリップ線路103を構成する導体1031及び1032が形成された実装部101の構成例を示す断面図である。図12では、導体1031及び1032の厚みを厚くすることで、コプレーナストリップ線路103のキャパシタンスが大になり、その結果、導体1031及び1032の厚みを厚くしない場合よりも、コプレーナストリップ線路103のインピーダンスZcが小さくなるように調整されている。すなわち、導体1031及び1032の厚みを厚く調整することで、誘電体130を、コプレーナストリップ線路103上に配置しなくても、コプレーナストリップ線路103とシングルエンドIF111とのインピーダンスの整合を図ることができる。図13は、コプレーナストリップ線路103のインピーダンスZcを小さくする調整を行うさらに他の方法を説明する図である。すなわち、図13は、コプレーナストリップ線路103を構成する導体1031及び1032が形成された実装部101の構成例を示す断面図と上面図である。図13では、実装部101は、第1層1011と第2層1012との2層構成になっており、第1層1011の表面上面に、コプレーナストリップ線路103を構成する、平行に配置された2本の導体1031及び1032が形成されている。また、第2層1012の表面上面にも、コプレーナストリップ線路103を構成する、平行に配置された2本の導体1311及び1312が、2本の導体1031及び1032とそれぞれ平行に形成されている。そして、平行に配置された第1層1011の導体1031、及び、第2層1012の導体1311上には、導体1031と導体1311とを電気的に接続するビア1321が設けられている。同様に、平行に配置された第1層1011の導体1032と、第2層1012の導体1312上には、導体1032と導体1312とを電気的に接続するビア1322が設けられている。以上のように、コプレーナストリップ線路103を構成する導体を、いわば多層に構成することによっても、図12の場合と同様に、コプレーナストリップ線路103のキャパシタンスが大になり、その結果、コプレーナストリップ線路103のインピーダンスZcを小さくするように調整することができる。なお、図13では、2層に構成された実装部101の第1層1011に、コプレーナストリップ線路103を構成する2本の導体1031及び1032を形成するとともに、第2層1012に、コプレーナストリップ線路103を構成する2本の導体1311及び1312を形成することとしたが、実装部101は、3層以上の構成とし、その3層以上の各層に、コプレーナストリップ線路103を構成する2本の導体を層状に形成し、ビアで、電気的に接続することによって、コプレーナストリップ線路103のインピーダンスZcを小さくすることが可能である。また、コプレーナストリップ線路103のインピーダンスZcを小さくする調整は、誘電体130を、コプレーナストリップ線路103上に配置する方法と、図12又は図13で説明した方法とを併用して行うことが可能である。さらに、コプレーナストリップ線路103のインピーダンスZcを小さくする調整は、図9で説明したように、導体1031及び1032の間隔距離sを狭くすることによって行うことができる。[第4実施の形態]図14は、本技術を適用した電子回路の第4実施の形態の構成例を示す斜視図であり、図15は、図14の電子回路の、シングルエンドIF111の部分の断面図である。なお、図中、図4及び図5の第1実施の形態の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。図14及び図15の第4実施の形態では、実装部101に、ランド1021及び1022の他、ランド1023が設けられている点、及び、スタブ201が設けられている点で、図4及び図5の場合と相違する。ここで、図14では、ランド1021及び1022、パッド1111ないし1113、並びに、バンプの他、ランド1023は、図4の場合と同様に、実際には、ミリ波伝送チップ110に隠れて見えないが、図14では、ミリ波伝送チップ110が無色透明であると仮定して、ランド1021ないし1023、パッド1111ないし1113、並びに、バンプを見えるように図示してある。図4及び図5では、シングルエンドIF111のグランド端子であるパッド1113が、いずれにも接続されていなかったが、図14及び図15では、パッド1113とスタブ201とが、ランド1023及びバンプを介して接続されている。スタブ201は、L字型をした導体になっており、実装部101上に形成されている。L字型のスタブ201の一端は、コプレーナストリップ線路103を構成する、ランド1022及びバンプを介して信号端子としてのパッド1112に接続されている導体1032に接続されている。また、L字型のスタブ201の他端は、ランド1033に接続されている。ここで、ランド1033には、バンプを介して、シングルエンドIF111の2つのグランド端子であるパッド1111及び1113のうちの、コプレーナストリップ線路103を構成する導体1031に接続されていない方のパッド1113に接続されている。したがって、スタブ201の他端は、グランドに接続されるので、スタブ201は、ショートスタブである。また、L字型のスタブ201の長さは、そのスタブ201が接続された導体1032で構成されるコプレーナストリップ線路103を介して伝送されるRF信号ミリ波の波長λの14の長さであるλ4になっている。長さがλ4のショートスタブであるスタブ201は、BPFとして機能し、その結果、低周波のノイズを除去することができ、さらに、コプレーナストリップ線路103におけるコモンモードノイズを低減して、差動モードノーマルモードの通過特性を向上させることができる。また、例えば、電気的なサージが、導体1032上に生じた場合に、そのサージを、スタブ201を介して、グランドに逃がすことができるので、ESD耐性を向上させることができる。なお、図14及び図15の電子回路は、シングルエンドIF111が設けられたミリ波伝送チップ110を、コプレーナストリップ線路103及びスタブ201が形成された実装部101に実装するときに、コプレーナストリップ線路103を構成する導体1031及び1032に、シングルエンドIF111のパッド1111及び1112を、それぞれ、電気的に直接接続させるとともに、スタブ201の、導体1032と接続されていない方の端部他端に、シングルエンドIF111のパッド1113を電気的に直接接続することで、製造することができる。また、ミリ波伝送チップのシングルエンドIF111において隣り合うパッド1112と1113との距離は、ミリ波のλ4にとって無視することができる程度の距離であるため、図14において、L字型のスタブ201については、スタブ201全体の長さを、λ4とする他、L字型のスタブ201の、パッド1112と1113と結ぶ直線に平行な部分を除いた長さを、λ4とすることができる。[第5実施の形態]図16は、本技術を適用した電子回路の第5実施の形態の構成例を示す斜視図である。なお、図中、図10の第3実施の形態の場合、及び、図14及び図15の第4実施の形態の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。図16の第5実施の形態では、図10で説明した誘電体130が、コプレーナストリップ線路103上に配置されている点で、図14及び図15の場合と相違する。図10で説明したように、誘電体130は、実装部101の誘電率よりも大きな誘電率の誘電体であり、そのような誘電率の大きな誘電体130が、コプレーナストリップ線路103上に配置されていることにより、式4で表されるコプレーナストリップ線路103のインピーダンスZcを、誘電体130が配置されていない場合よりも小さくすることができる。その結果、コプレーナストリップ線路103とシングルエンドIF111とのインピーダンスを整合させ、インピーダンスの不整合に起因する反射によって、品質の良いデータ伝送が妨げられることを防止することができる。なお、コプレーナストリップ線路103とシングルエンドIF111とのインピーダンスの整合は、誘電体130を配置する方法の他、例えば、図12や図13で説明した方法等によってとることが可能である。図17は、図16の電子回路について行ったシミュレーションの結果を示す図である。すなわち、図17は、図16の電子回路以下、スタブ有り回路ともいうのSパラメータS21と、図16の電子回路からスタブ201を除去した回路以下、スタブなし回路ともいうのSパラメータS21とを示している。なお、図17において、横軸は、周波数を表し、縦軸は、SパラメータS21を表す。また、図17において、実線は、コプレーナストリップ線路103についての差動モードのSパラメータS21を表し、点線は、コモンモードのSパラメータS21を表す。さらに、図17において、三角形が、スタブ有り回路のSパラメータS21を表し、四角形が、スタブなし回路のSパラメータS21を表す。図17によれば、スタブ有り回路の、差動モードのSパラメータS21三角形と実線で示すが、60GHzを中心とする周波数帯域において、90GHz以上の周波数帯域や30GHz以下の周波数帯域に比較して、大きくなっており、したがって、スタブ201がある場合には、差動モードにおいて、60GHzを中心とする周波数帯域、すなわち、ミリ波帯の通過特性伝達特性を向上させることができる。[第6実施の形態]図18は、本技術を適用した電子回路の第6実施の形態の構成例を示す斜視図であり、図19は、図18の電子回路の、シングルエンドIF111の部分の断面図である。なお、図中、図6及び図7の第2実施の形態、図14及び図15の第4実施の形態の場合、図16の第5実施の形態と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。図18及び図19の第6実施の形態では、図6及び図7の場合と同様に、シングルエンドIF111が、ミリ波伝送チップ110が内蔵する図示せぬRF部がシングルエンド信号をやりとりするための端子として、3つのパッド1111,1112、及び、1113ではなく、2つのパッド1111及び1112だけを有する点で、図16の第5実施の形態の場合と相違する。以上のように、図18及び図19の第6実施の形態では、シングルエンドIF111が、2つのパッド1111及び1112を有するが、グランド端子であるパッド1113を有していないため、スタブ201の他端は、ミリ波伝送チップ110の他のグランド端子であるパッソ211に接続されている。すなわち、図18及び図19では、ミリ波伝送チップ110に設けられている、シングルエンドIF111を構成するグランド端子であるパッド1111とは別のグランド端子であるパッド211を図示してある。さらに、図18及び図19では、ミリ波伝送チップ110を、実装部101に実装したときに、ミリ波伝送チップ110のパッド211に対応する実装部101上の位置であって、シングルエンドIF111から比較的離れた位置に形成されているランド212を図示してある。図18及び図19の第6実施の形態では、実装部101において、一端が導体1032に接続されているL字型のスタブ201の他端が、ランド212に接続されている。さらに、図18及び図19の第6実施の形態では、ミリ波伝送チップのパッド211と、実装部101のランド212とは、バンプを介して接続されており、したがって、一端が導体1032に接続されているL字型のスタブ201の他端は、ランド212、バンプ、及び、パッド211を介して、グランドに接続される。以上のように、一端が導体1032に接続されているL字型のスタブ201の他端を、ミリ波伝送チップ110のシングルエンドIF111を構成しないグランド端子であるパッド211に接続する場合も、一端が導体1032に接続されているL字型のスタブ201の他端を、ミリ波伝送チップ110のシングルエンドIF111を構成するグランド端子であるパッド1113に接続する場合図14、図15、図16と同様に、コプレーナストリップ線路103上の低周波のノイズを除去し、コモンモードノイズを低減し、差動モードの通過特性を向上させ、ESD耐性を向上させることができる。ここで、L字型のスタブ201の長さは、図14及び図15で説明したように、λ4になっている。ミリ波伝送チップ110のシングルエンドIF111のパッド1112と、シングルエンドIF111を構成しないグランド端子であるパッド211との距離は、シングルエンドIF111の隣り合うパッド1112とパッド1113との距離のような、ミリ波のλ4にとって無視することができる程度の距離ではないため、図18において、L字型のスタブ201については、スタブ201全体の長さを、λ4とする必要がある。以上のように、長さがλ4のスタブ201を設けることにより、コモンモードノイズを低減することができるが、コモンモードノイズを他の方法により低減する実施の形態について説明する。[第7実施の形態]図20は、本技術を適用した電子回路の第7実施の形態の構成例を示す上面図平面図と断面図である。なお、図中、図16の第5実施の形態と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。また、図20では後述する図22でも同様、上述の第1実施の形態ないし第6実施の形態において図示を省略していた、実装部101の裏面に設けられているグランドメタルを、グランドメタル251として図示してある。第7実施の形態では、グランドメタル251としての薄膜の金属は、実装部101の裏面側のうちの、コプレーナストリップ線路103を構成する導体1031及び1032と、シングルエンドIF111のパッド1111及び1112とが接続されている部分に対応する領域を少なくとも除く領域に設けられている。したがって、第7実施の形態では、実装部101の裏面側のうちの、コプレーナストリップ線路103を構成する導体1031及び1032と、シングルエンドIF111のパッド1111及び1112とが接続されている部分に対応する領域には、グランドメタル251としての薄膜の金属が存在しない。なお、図20のようなグランドメタル251は、例えば、実装部101の裏面側の全体に薄膜の金属を設け、その後、シングルエンドIF111のパッド1111ないし1113に対応する領域を含む矩形状の領域の金属を取り除くことで構成することができる。以上のように、実装部101の裏面側のうちの、コプレーナストリップ線路103を構成する導体1031及び1032と、シングルエンドIF111のパッド1111及び1112とが接続されている部分に対応する領域を少なくとも除く領域に、グランドメタル251としての金属を設けることで、すなわち、実装部101の裏面側のうちの、少なくとも、導体1031及び1032とパッド1111及び1112とが接続されている部分に対応する領域に、グランドを設けないことで、コプレーナストリップ線路103のコモンモードノイズを抑制することができる。すなわち、図21は、図20の電子回路について行ったシミュレーションの結果を示す図である。ここで、図21は、図20の電子回路以下、グランドなし回路ともいうのSパラメータS21と、図20の電子回路において、実装部101の裏面側の、グランドメタル251が存在しない領域に、グランドとなる金属を設けた回路以下、グランド有り回路ともいうのSパラメータS21とを示している。なお、図21において、実線は、コプレーナストリップ線路103についての差動モードのSパラメータS21を表し、点線は、コモンモードのSパラメータS21を表す。さらに、図21において、三角形が、グランド有り回路のSパラメータS21を表し、四角形が、グランドなし回路のSパラメータS21を表す。図21によれば、グランドなし回路の、コモンモードのSパラメータS21四角形と点線で示すが、50GHzないし100GHz程度のミリ波帯で、グランド有り回路の場合三角形と点線で示すよりも小さくなっており、ミリ波帯のコモンモードノイズを抑制することができることを確認することができる。[第8実施の形態]図22は、本技術を適用した電子回路の第8実施の形態の構成例を示す上面図平面図と断面図である。なお、図中、図16の第5実施の形態、及び、図20の第7実施の形態と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。図20の第7実施の形態では、グランドメタル251としての薄膜の金属は、実装部101の裏面側のうちの、コプレーナストリップ線路103を構成する導体1031及び1032と、シングルエンドIF111のパッド1111及び1112とが接続されている部分に対応する領域を少なくとも除く領域に設けられていたが、第8実施の形態では、グランドメタル251としての薄膜の金属は、実装部101の裏面側のうちの、例えば、コプレーナストリップ線路103を構成する導体1031及び1032と、シングルエンドIF111のパッド1111及び1112とが接続されている部分に対応する領域を含む全体に設けられている。但し、第8実施の形態では、コプレーナストリップ線路103を構成する導体1031及び1032と、シングルエンドIF111のパッド1111及び1112とが接続されている部分を含む、コプレーナストリップ線路103上の一部の領域に、誘電体130よりも誘電率が大の誘電体261が配置されている。すなわち、第8実施の形態では、導体1031及び1032とパッド1111及び1112とが接続されている部分を含む、コプレーナストリップ線路103上の一部の領域に、コプレーナストリップ線路103上の他の領域に配置されている誘電体130よりも誘電率が大の誘電体261が配置されている。ここで、誘電体130としては、例えば、比誘電率が10程度の誘電体を採用し、誘電体261としては、例えば、比誘電率が24程度の誘電体誘電体セラミクス等を採用することができる。以上のように、コプレーナストリップ線路103とシングルエンドIF111との接続部分を含む、コプレーナストリップ線路103上の一部の領域に、コプレーナストリップ線路103上の他の領域に配置されている誘電体130よりも誘電率が大の誘電体261を配置することで、コプレーナストリップ線路103のコモンモードノイズを抑制することができる。すなわち、図23は、図22の電子回路について行ったシミュレーションの結果を示す図である。ここで、図23は、図22の電子回路以下、大誘電体あり回路ともいうのSパラメータS21と、図22の電子回路において、誘電体261の代わりに、誘電体130と同様の誘電体が配置されている回路以下、大誘電体なし回路ともいうのSパラメータS21とを示している。なお、図23において、実線は、コプレーナストリップ線路103についての差動モードのSパラメータS21を表し、点線は、コモンモードのSパラメータS21を表す。さらに、図23において、三角形が、大誘電体なし回路のSパラメータS21を表し、四角形が、大誘電体有り回路のSパラメータS21を表す。図23によれば、大誘電体有り回路の、コモンモードのSパラメータS21四角形と点線で示すが、25GHzないし80GHz程度のミリ波帯で、大誘電体なし回路の場合三角形と点線で示すよりも小さくなっており、ミリ波帯のコモンモードノイズを抑制することができることを確認することができる。なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。すなわち、本実施の形態では、データを、ミリ波によって伝送することとしたが、データの伝送に使用する周波数帯域は、ミリ波に限定されるものではない。また、本実施の形態では、差動信号を伝送する差動伝送路として、コプレーナストリップ線路を採用したが、差動伝送路としては、コプレーナストリップ線路以外の伝送路を採用することができる。さらに、ミリ波のやりとりは、無線、及び、有線のいずれによって行うことも可能である。なお、本技術は、以下のような構成をとることができる。[1]シングルエンド信号がやりとりされるパッドを有するシングルエンドIFが設けられた半導体チップと、差動信号を伝送する差動伝送路が形成されており、前記差動伝送路を構成する導体に、前記シングルエンドIFのパッドが、電気的に直接接続されるように、前記半導体チップが実装された実装部とを備える電子回路。[2]前記シングルエンドIFは、信号がやりとりされる信号パッドと、グランドに接続されるグランドパットとを有し、前記差動伝送路は、平行に配置された2本の導体を有し、前記信号パッドと、前記2本の導体のうちの一方の導体とが接続され、かつ、前記グランドパットと、前記2本の導体のうちの他方の導体とが接続されるように、前記半導体チップが、前記実装部に実装されている[1]に記載の電子回路。[3]誘電体が、前記差動伝送路上に配置されている[2]に記載の電子回路。[4]前記誘電体は、前記シングルエンドIFのインピーダンスと、前記差動伝送路のインピーダンスとを整合させる誘電率の誘電体である[3]に記載の電子回路。[5]前記誘電体は、前記実装部の誘電率より大きい誘電率の誘電体である[3]又は[4]に記載の電子回路。[6]前記誘電体は、前記差動伝送路の前記2本の導体に沿って配置されており、前記2本の導体の一方の導体から他方の導体までの全体を覆うことができる幅の誘電体である[3]ないし[5]のいずれかに記載の電子回路。[7]前記誘電体は、前記差動伝送路の前記2本の導体に沿って配置されており、前記2本の導体の間の、前記2本の導体を含む距離と同一の幅を有する誘電体である[3]ないし[5]のいずれかに記載の電子回路。[8]前記誘電体は、前記差動伝送路の前記2本の導体に沿って、前記2本の導体の間に配置されており、前記2本の導体の間の、前記2本の導体を含まない距離と同一の幅を有する誘電体である[3]ないし[5]のいずれかに記載の電子回路。[9]前記差動伝送路の2本の導体は、前記シングルエンドIFのインピーダンスと、前記差動伝送路のインピーダンスとを整合させるように、厚みが調整されている[2]に記載の電子回路。[10]前記2本の導体が、層状に形成されている[2]に記載の電子回路。[11]前記差動伝送路は、コプレーナストリップ線路である[1]ないし[10]のいずれかに記載の電子回路。[12]前記シングルエンド信号は、ミリ波帯の信号である[1]ないし[11]のいずれかに記載の電子回路。[13]シングルエンド信号がやりとりされるパッドを有するシングルエンドIFが設けられた半導体チップを、差動信号を伝送する差動伝送路が形成された、前記半導体チップが実装される実装部に実装するときに、前記差動伝送路を構成する導体に、前記シングルエンドIFのパッドを、電気的に直接接続させる電子回路の製造方法。[14]差動信号を伝送する差動伝送路が形成され、前記差動伝送路上に誘電体が配置され、シングルエンド信号がやりとりされるパッドを有するシングルエンドIFが設けられた半導体チップが実装される実装部材。[15]前記シングルエンドIFは、信号がやりとりされる信号パッドと、グランドに接続されるグランドパットとを有し、前記差動伝送路は、平行に配置された2本の導体を有し、前記信号パッドと、前記2本の導体のうちの一方の導体とが接続され、かつ、前記グランドパットと、前記2本の導体のうちの他方の導体とが接続されるように、前記半導体チップが実装される[14]に実装部材。[16]前記誘電体は、前記シングルエンドIFのインピーダンスと、前記差動伝送路のインピーダンスとを整合させる誘電率の誘電体である[14]又は[15]に記載の実装部材。[17]前記誘電体は、前記実装部の誘電率より大きい誘電率の誘電体である[14]又は[15]に記載の実装部材。[18]前記差動伝送路は、コプレーナストリップ線路である[14]ないし[17]のいずれかに記載の実装部材。[19]前記シングルエンド信号は、ミリ波帯の信号である[14]ないし[18]のいずれかに記載の実装部材。"