状態レジスタ213を備えたタイマモジュール100であって、前記タイマモジュール100は外部演算ユニットと接続可能である、前記タイマモジュール100において、前記タイマモジュール100は、前記タイマモジュール100の内部信号、および/または、前記タイマモジュール100の内部ユニット、および/または、前記内部ユニット内でのプロセスについての少なくとも1つのアクティビティ信号を生成し、アクティビティが確認された場合には、アクティビティ状態を状態レジスタ213に記録し、前記外部演算ユニットにより定められた時点に、前記外部演算ユニットにより、前記アクティビティ状態の問い合わせをさせ前記アクティビティ状態をリセットさせる手段を有し、前記状態レジスタ213に記録された前記アクティビティ状態は、前記外部演算ユニットによりリセットされるまで保持されることを特徴とする、タイマモジュール100。前記タイマモジュール100は、前記タイマモジュール100のクロック発振ユニットのアクティビティについての少なくとも第1のアクティビティ信号を生成する手段を有することを特徴とする、請求項1に記載のタイマモジュール100。前記タイマモジュール100は、前記少なくとも1つのアクティビティ信号の他に、少なくとも1つのエラー状態を前記状態レジスタ123に格納する手段を有し、前記エラー状態は、前記タイマモジュール100内で誤って生成された信号にラベル付けし、前記エラー状態は、前記外部演算ユニットにより問い合わせリセットすることが可能であり、前記エラー状態は、前記外部演算ユニットによりリセットされるまで前記状態レジスタ213内で保持されることを特徴とする、請求項1~2のいずれか1項に記載のタイマモジュール100。前記タイマモジュール100の少なくとも1つの内部信号および/または少なくとも1つの内部ユニット、および/または、前記内部ユニット内の少なくとも1つのプロセスのアクティビティ検査のための方法において、前記タイマモジュール100の内部信号、および/または、前記タイマモジュール100の内部ユニット、および/または、前記内部ユニット内のプロセスについての少なくとも1つのアクティビティ信号が生成され、アクティビティが確認された場合には、アクティビティ状態が、前記タイマモジュール100の状態レジスタ213に記録され、前記アクティビティ状態は、前記外部ユニットにより定められた時点に、前記外部演算ユニットにより問い合わせをされリセットされ、前記状態レジスタ213に記録された前記アクティビティ状態は、前記外部演算ユニットによりリセットされるまで保持されることを特徴とする、方法。前記タイマモジュール100のクロック発振ユニットについての少なくとも第1のアクティビティ信号が生成されることを特徴とする、請求項4に記載の方法。前記少なくとも1つのアクティビティ信号の他に、少なくとも1つのエラー状態が前記状態レジスタ123に格納され、前記エラー状態は、前記タイマモジュール100内で誤って生成された信号にラベル付けし、前記エラー状態は、前記外部演算ユニットにより問い合わせをされリセットされ、前記エラー状態は、前記外部演算ユニットによりリセットされるまで、前記状態レジスタ213213内で保持されることを特徴とする、請求項1~5のいずれか1項に記載の方法。タイマモジュール100と演算ユニットとを備えた制御装置において、前記タイマモジュール100は、前記タイマモジュール100の内部信号、および/または、前記タイマモジュール100の内部ユニット、および/または、前記内部ユニット内でのプロセスについての少なくとも1つのアクティビティ信号を生成し、アクティビティが確認された場合には、アクティビティ状態を、前記タイマモジュール100の状態レジスタ213に記録する手段を有し、前記状態レジスタ213に記録された前記アクティビティ状態は、リセットされるまで保持され、前記演算ユニットは、自身が定めた時点に前記アクティビティ状態を問い合わせ、リセットを実行する手段を有することを特徴とする、制御装置。前記タイマモジュール100は、前記タイマモジュール100のクロック信号についての少なくとも第1のアクティビティ信号を生成する手段を有し、前記演算ユニットは自身のクロック手段を有することを特徴とする、請求項7に記載の制御装置。このような検査は、明らかにより良好な信頼性を可能にするにも関わらず、これまでの従来技術では、タイマモジュール、特に自動車分野の制御装置で利用されていない。これに対して、通常は、タイマユニットの出力信号の正確性が検査される。さらに、CPUによる外部のウォッチドックWatchdogの定期的な問い合わせポーリングを介して、当該CPUのアクティビティAktititaetを監視するという可能性が公知である。独立請求項に記載の本発明は、タイマモジュール、特に、比較的高い信頼性要求を満たす制御装置のタイマモジュールを可能にする。タイマユニットの信号出力が、誤りやすさFehlhaftigkeitおよびアクティビティについて検査されるだけではなく、対応づけられた外部演算ユニット、例えばCPUによる問い合わせポーリングを用いて、タイマモジュールの内部信号およびユニットも、アクティビティについて検査されうるからである。様々な信号のためのカウンタを備えたウォッチドックと、当該ウォッチドックのための追加的な時間基準とのためのハードウェアの他に、ウォッチドック内の様々な信号のための様々なタイムアウトTime-out値の設定が省かれる。というのは、外部演算ユニットにより定められた時点に、当該外部演算ユニットによる問い合わせが行われるからである。すなわち、2つの問い合わせの間の期間を変更する条件を調節するために、タイマモジュール内の時間を設定する必要がない。さらなる別の利点および改善策は、従属請求項の特徴、および、図面の記載から明らかとなろう。従属請求項に基づいて、タイマモジュール内部のクロック信号または対応するクロック発振ユニット、および/または、タイマモジュール内部のルーティングユニットのアクティビティの監視は特に有利である。というのは、これらユニットまたは信号の非アクティビティInaktivitaetにより、タイマモジュールの機能形態が特に強く制限され、したがって、例えば始動直後の検査の際に、可能な限り迅速かつ確実にこのような非アクティビティを検出することが望まれるからである。好適な実施形態ではさらに、アクティビティ状態識別子信号/ユニット、アクティブaktivの他に、エラー状態識別子生成された信号に誤りがあるも状態レジスタ内に設けることができる。というのは、演算ユニットによりこれらの情報が一緒に評価されることによって、特により確実に正確な動作を検出することが可能になるからである。存在しないエラー検出によって、対応してラベル付けされた信号に誤りが無いこと、または、当該信号について、当該信号の非アクティビティに基づき、もしくは、信号検査に必要な信号もしくはユニットの非アクティビティに基づき、エラーの検査が実行できなかったことが示される。対応する信号およびユニットのアクティビティが、状態レジスタ内のアクティビティ識別子により確認された場合には、この信号は、比較的高い確実性により、誤りが無いものとして見なすことができる。制御装置のタイマモジュールは、好適に、制御装置、例えば車両制御装置のマイクロコントローラ内のIPブロックIP-Blockとして実装することが可能である。それは、時間機能と、場合によっては、角度機能とを統合して備え、車両のセンサ例えば、ESPの回転レートセンサの信号を受信しまたは当該信号を評価した場合に、車両のアクチュエータ例えばスピン時の走行ダイナミクスに対して作用する。このようなタイマを、以下で記載するように、代替的に最終段に組み込み、または、別体で設けることも可能であろう。しかしながら、タイマは常に、設定を行うユニット例えば、外部演算ユニットを必要とし、タイマが制御装置マイクロコントローラに組み込まれた場合は、これは、例えば、制御装置CPUまたは、演算ユニットである。図1には、例としてのタイマモジュール100の全体構造が示されている。簡略化されているが、このタイマモジュールの全体構造は、ルーティングユニット101に対して値を出力する信号入力ユニット116を有し、この値は、他のモジュール内で処理され、処理された値は、ルーティングユニット101を介して出力ユニット114へと転送される。以下で記載されるモジュールの並列動作により、非常に多数の要求を短時間で満たすことが可能である。特定のモジュールが必要とされない限りにおいて、当該モジュールを、節電のために電力消費、温度低減停止することも可能である。タイマモジュール100の核は、中央ルーティングユニット101であり、この中央ルーティングユニット101に対して、入力ユニット例えば、モジュール116と、出力ユニット例えば、モジュール114と、処理ユニット例えば、モジュール109と、記憶ユニット例えば、モジュール120と、が接続される。ルーティングユニット101は、モジュールをフレキシブルにflexibelかつ設定可能に相互に接続し、データのブロック化要求およびデータのブロック化送信blockierendesAnfordernundSendenvonDatenにより、タイマモジュールのための新しい割り込みコンセプトを提示する。ルーティングユニット101は、割り込みコントローラ無しで済ますことが可能であり、面積とチップ費用が節約される。タイマユニット100の中心コンセプトは、データストリームのためのルーティングユニット101のルーティングの仕組みである。ルーティングユニット101と接続される、タイマモジュール100の各モジュールまたはサブモジュールは、任意の数のルーティングユニット書き込みチャネルデータソースと、任意の数のルーティングユニット読み出しチャネルデータシンクと、を有しうる。ルーティングユニット101のコンセプトでは、任意のデータソースと、任意のデータシングと、を接続することが構想される。このことは、未だ公開されていない独国特許出願第10200900189号明細書で示されるように、データルーティングの仕組みを介して実現可能である。パラメータ記憶モジュール120は、3つの下位ユニット121、122、および123で構成される。下位ユニット121は、FIFOFirstIn-FirstOut、先入れ先出しメモリと、ルーティングユニット101と、の間のインタフェースである。下位ユニット123は、モジュール、例えばマルチプレクサ装置112以下参照の汎用バスインタフェースと、FIFO122との間のデータインタフェースである。パラメータ記憶モジュール120は、到着するデータ特性のためのデータメモリとして、または、出力されるデータのパラメータメモリとして機能しうる。データは、メモリ、例えば、論理的にFIFO下位ユニット122内に存在するRAMに格納される。好適に複数の入力から構成されるタイマ入力モジュール116は、タイマモジュール100の入力信号のフィルタリングおよび受信の役割を果たす。入力信号の様々な特性は、タイマ入力モジュール116のチャネル内で測定されうる。その際に、タイマ入力モジュール116内では、信号が、時間情報および他の物理的情報と結合され、処理の後に、場合によっては、出力ユニット114での一時格納の後に、出力信号の生成のために利用される。物理的情報は、例えば、モータの角度、または、質量、温度、液体の水位、振動の位相位置のような各他の物理量、イベントエッジKanteの数、または、信号の周期である。入力特性は、例えば、新しい信号レベルと共に、検出された立ち上がりまたは立ち下がり入力エッジのタイムスタンプ値、または、現在のタイムスタンプと共に、チャネル解放以降のエッジの数、または、全PWM周期のためのPWM信号長を含んでもよい。入力イベントの時点での時間基準の値および角度基準の値のような、入力信号に割り当てられる値も、入力信号を特徴付け、かつ、ルーティングユニット101に接続されたさらなる別のモジュール例えば、モジュール109内で演算を可能とし、その後、出力ユニット出力ユニット114を作動させることが可能であり、この出力ユニット内では、伝達された値にしたがって、現在の時間基準値および角度基準値と結合して、出力信号が発生する。先進的なデータ処理のために、タイマ入力モジュール116の検出された入力特性は、ルーティングユニット101によって、タイマモジュール100のさらなる別の処理ユニットへとルーティングされうる。クロック前処理のためのユニット102は、カウンタおよびタイマモジュール100のクロック生成の役割を果たす。このユニットは設定可能なクロックを提供し、時間に関するカウンタおよび位置に関連するカウンタを備えた時間基準ユニット103は、タイマモジュール100のための共通の時間基準を提供し、または、現在の時間および位置情報例えば、角度を提供する。個々のモジュールは、クロックと時間基準が供給され、かつ、ルーティングユニット101を介してデータを交換する。個々のモジュール内に局所的に存在する比較器によって、現在の時間および/または位置に対してデータが比較され、その際に下された決定が、例えば出力信号の接続のように、シグナリングされる。ルーティングユニット101を用いたデータのルーティングの際には、分岐ユニット111が、あるソースのデータを、1つまたは様々なモジュール内の、複数のデータシンクにも提供する。というのは、通常は、あるソースのデータの一度限りの読み出しを許容する、データのブロック化読み出しblockierendesLesenが設けられるからである。ルーティングユニット101に書き込むことが可能な、タイマモジュール100のサブモジュールチャネルのための各書き込みアドレスは、唯一のモジュールによって読み出し可能であり、様々なモジュールのデータストリームを並行して提供することは不可能である。このことは、例えばDPLLモジュール104のために設けられるように、データが受信者により読み出された後に自身のデータを無効にしないソースには該当しない。普通のモジュールについて本問題を解決するために、分岐ユニット111は、データストリームを複数回複写することを可能とする。このサブモジュール111は、入力および出力チャネルを提供する。到着したデータストリームを複製するklonenために、対応する入力チャネルを、1つ以上の出力チャネルにマッピングすることが可能である。DPLLdigitalphaselockedloop、デジタル位相ロックループモジュール104は、周波数増加のために使用される。このモジュール104のために、位置情報または値情報のより高い精度が、入力周波数が素早く変化する適用ケースにおいても達成される。DPLLモジュール104は、位置に関わる入力信号から、時間基準ユニット103内の位置情報をさらに細かく分けることを可能にするパルスを生成する。したがって、例えば、角度タイマWinkeluhrは、入力信号を設定するよりも、回転角のさらに細かい分解能を示すことが可能である。さらに、DPLLモジュール104内では、回転速度についての情報が利用可能であり、先行時間zeitlicherVorlaufを含めて例えば、駆動モジュールの慣性を考慮して所定の位置にいつ達成するのか予測することが可能である。DPLLモジュール104のための入力信号は、タイマ入力モジュール106を介して案内され、入力マッピングモジュール105内でフィルタリングされ、または、例えば特に電動機の評価のための、センサパターンモジュール115内でも結合される。他のタイマ入力モジュール116に対して、タイマ入力モジュール106は、入力信号をフィルタリングする現在のフィルタリング値を、入力マッピングモジュール105およびDPLLモジュール104に転送し、そこでは、実際のエッジ時間Kantenzeitを獲得するために、フィルタリングされたエッジのタイムスタンプに上記フィルタリング値が算入されるという特性を有する。センサパターン評価モジュール115は、複数のホールセンサからの入力を評価し、好適に複数の出力からなるタイマ出力モジュール113と一緒に、直流機BLDC、ブラシレスDCの駆動をサポートするために利用されうる。追加的に、センサパターン評価モジュール115は、例えば、1つまたは2つの発電機の回転速度を計算するために利用されうる。出力比較モジュール108を用いて、出力信号がビットごとに互いに比較されうる。出力比較モジュール108は、安全性に関わる適用での使用のために構想されている。ここでの主たる構想は、このユニット内で比較しうるように、出力を倍増するという可能性を有することである。このために例えば簡単なEXORexclusiveOR、排他的論理和機能が利用される場合には、比較される出力モジュールの周期全体の出力挙動を保障することが必要となりうる。図1に示されるように、出力比較ユニット108は、符号9で示される接続を介して、タイマ出力モジュール113とピン12との間の接続と接続される。モニタユニット107も同様に、安全性に関わる適用での使用のために構想される。その際の主たる構想は、共有される回路とリソースを監視するという可能性を創出することである。したがって、刻時機構のアクティビティと、ルーティングユニット101の基本アクティビティとが監視される。モニタユニット107によって、外部CPUcentralprocessingunitまたは一般に外部演算ユニットは、セーフティクリティカルな適用のための中央信号を簡単に監視することが可能になる。モジュールの割り込み線割り込み要求線、Interruptrequestlinesは、2で終わり最初の3桁がモジュールに対応する4桁の符号によって、図1に示されている。割り込み集中モジュール110が、個別のサブモジュールの割り込み線XXX2を適切に割り込み群に束ね外部演算ユニットに転送するために、利用される。全てのモジュールが、演算ユニットによって、バスインタフェースユニバーサルハンドシェイクインタフェースを介して設定可能である。このバスインタフェースを介してデータも交換可能である。ルーティングユニットに接続されない出力モジュール、タイマ出力モジュール113のために、出力が、例えば周期的な推移について設定される。タイマ出力モジュール113は、例えば各出力ピンでPWMpulsewidthmodulated、パルス幅変調信号を生成するために、独立したチャネルを提供する。追加的に、タイマ出力モジュール113の出力口では、パルスカウンタ変調信号Pulszaehler-moduliertesSignalが生成されうる。ルーティングユニット101と接続されたタイマ出力ユニット114は、ルーティングユニット101との自身の接続に基づいて、CPUの相互作用無しで、複雑な出力信号を生成することが可能である。典型的に、出力信号の特性は、ルーティングユニット101への接続を介して、例えばDPLLサブモジュール104、多重チャネルシーケンサモジュール109、または、パラメータ記憶モジュール120のようなルーティングユニット101に接続されたサブモジュールによって提供される。多重チャネルシーケンサモジュール109は、ルーティングユニット101と接続された汎用のデータ処理モジュールである。その主たる適用の1つは、時間基準ユニット103の時間基準値に依存しうる複雑な出力シーケンスであって、モジュール114との併用で処理される上記出力シーケンスを計算することである。ルーティングユニット101と接続されたタイマ出力モジュール114の各下位モジュールは、様々に設定可能な駆動モードで互いに独立して動作する出力チャネルを備える。マイクロコントローラバスは、図1では符号11で示され、様々なピンピン群は符号12~15で示される。タイマモジュールには汎用のバスインタフェースが具備され、この汎用バスインタフェースは、多方面から、様々なSoCバスSoC=Systemonachipに対して調整されうる。汎用バスインタフェースの調整は、典型的に、汎用バスインタフェースの信号を各SoCバスの信号に変換するブリッジモジュールを介して、達成される。モジュールの汎用バスインタフェースは、図1では、1で終わり最初の3桁がモジュールに対応する4桁の符号により示される。マルチプレクサ装置112は、汎用バスインタフェースを多重化する。図1には、汎用バスインタフェースXXX1と、マルチプレクサ装置112との間の接続が、符号1~8により示される。図2は、図1のモニタモジュール107の例示的な構成210を示す。モニタモジュール210は、接続220および221を介して、クロック前処理のためのユニット201図1の102と接続され、接続222および223を介して、多重チャネルシーケンサ202図1の109と接続され、接続224を介して、出力比較ユニット108と接続される。クロック前処理のためのユニット102は、接続220を介して、第1のアクティビティ検査器211と接続され、接続221を介して、第2のアクティビティ検査器212と接続される。アクティビティ検査器211は、接続225を介して、モニタモジュール210の状態レジスタ213と接続され、および、アクティビティ検査器212は、接続226を介して、モニタモジュール210の状態レジスタ213と接続される。多重チャネルシーケンサ202は、接続222および223を介して、モニタモジュール210の状態レジスタ213と接続され、および、出力比較ユニット108は、接続224を介して、モニタモジュール210の状態レジスタ213と接続される。その際に、上記接続は、各構成にしたがって複数のデータ線に相当しうる。モニタユニット107内では、タイマモジュール100の様々な信号アクティビティが収集され部分的に定められる。したがって、その観点から、例えばクロック管理ユニット102の少なくとも1つのクロックが、アクティビティが存在するかどうか検査される。クロック信号のアクティビティは、図2の構成ではモニタユニット201内で検査される。さらに、対応するクロック信号が、例えば、アクティビティ検査器211への接続220、またはアクティビティ検査器212への接続221を介して案内される。これらアクティビティ検査器は、印加されたクロック信号がアクティブaktivであるかどうか、すなわち特に、いずれかのレベル変更または特定のレベル変更が確認可能であるかどうか検査する。図2のアクティビティ検査器211および212のような、アクティビティ検査器の可能な構成が図3に示される。その際に、信号は、接続301を介して、インバータNOTゲート311へと与えられ、および、遅延ユニットまたはフリップフロップ313へと与えられる。反転された信号が、インバータ311によって、接続302を介してANDゲート312へと与えられる。遅延ユニット313は、接続303を介してシステムクロックを受信し、接続301を介して到着した信号を遅延させ、当該信号を、接続304を介して、同様にANDゲート312へと与える。ANDゲート312内での論理積の結果は、接続305を介して出力される。アクティビティチェッカーAktiviteatscheckerはさらに、検査すべき信号を、遅延のためのシステムクロック一緒に、記憶素子フリップフロップ313に記憶する。記憶素子の出力口の、このように遅延させられた信号の値が、記憶素子の入力口の値と異なる場合には、該当する信号のアクティビティが存在する。その際に、該当する信号の何らかのアクティビティが存在することを確認することでは多くの場合十分ではなく、例えば、特定のエッジがアクティブであったかに依存する。このことは、AND素子を用いて、2つの信号のうちの1つの追加的な反転により検査される。例えば、記憶素子313に到着した信号接続301のレベルが1であるが、出力される遅延された信号接続304が0の場合は、到着した信号がインバータ311によって0に反転され、したがって、アクティビティが確認されず、論理積の結果0は、非アクティビティ通知に相当すると見なされる。インバータが素子312と313との間に配置される場合、上記の信号の組み合わせによって、アクティビティが生じたであろう。すなわち、反転の構成を介して、どのエッジ変更が信号アクティビティとして記録されるのかが決定されうる。アクティビティ検査器の、簡略化された他の変形例は、EXORゲートの配置であろう。メモリ素子313に到着した信号と、出力される遅延させられた信号は、エッジ変更の形態に依存しない場合には、このEXORゲートへと案内される。アクティビティ検査器211または212の出力は、例えば1に等しい場合に、アクティビティを表示するために、状態レジスタ213内に1ビットを設定する。以下で詳細に解説するように、アクティビティを表示するこのビットは、CPUがリセットするまで、状態レジスタ内に設定されたままである。モニタモジュール210内でのクロックのアクティビティ検査の例の他に、このモニタモジュール210はさらに、タイマモジュール100の信号またはユニットについての既に定められたアクティビティ情報を受信し、状態レジスタ213に格納することも可能である。この例が、図2の、接続222を介して多重チャネルシーケンサ202から受信され、状態レジスタ213に格納されるアクティビティ信号である。タイマモジュール100の出力信号を検査しうるために、タイマモジュール100の入力を介して、出力信号を再び送り戻し、例えば多重チャネルシーケンサ202内で検査することが可能である。特定の信号特性例えば、信号長、信号レベル、信号周期についての信号の検査の他に、多重チャネルシーケンサ202はまた、比較が実行された場合に、すなわち比較の出力に依存せずに、信号を出力することも可能である。したがって、比較の実行のために必要な、タイマモジュール100のユニットまたは信号がアクティブであるという言明が間接的に行われる。出力信号の期間の検査の際には、例えば、好適に、タイムスタンプが時間基準ユニット103により信号期間を定めるために援用され、この信号期間は、入力モジュール116内で出力信号レベルに割り当てられ、ルーティングユニット101を介して、多重チャネルシーケンサ109または202に送信される。出力信号の先頭エッジのタイムスタンプ値と、最終エッジのタイムスタンプ値と、の差分から信号長が獲得され、この信号長は、多重チャネルシーケンサ202内で所定の比較値と比較されうる。しかしながら、比較の出力に依存せずに、比較の実行時に、アクティビティ信号が出力可能であり、このアクティビティ信号は、本例では、ルーティングユニット101、時間基準ユニット103または時間信号、および、入力モジュール116のアクティビティを暗示している。このような比較のさらなる別の例は、多重チャネルシーケンサ202によるブロッキングアクセスblockierendeZugriffeによる、ルーティングユニット101のラウンド時間の検査と、タイムスタンプ値の割り当てと、タイムスタンプ値の差分形成とである。この場合も、アクティビティ信号による比較実行済みという言明は、例えば時間基準およびルーティングユニット101の、アクティビティに関する情報を含む。多重チャネルシーケンサ202により、このような様々な比較方法が実施されうる。この比較信号のようなアクティビティ信号のために、個々の比較信号の論理積を行うことが可能であろう、すなわち、一群の、個々の比較信号全てが1に等しい場合に、アクティビティ信号=1が存在する。しかしながら、このことは、統合された全ての比較が同じ期間内に終了し個々の比較信号が一時格納される場合にのみ機能する。しかしながら、このことは、CPUが、比較が成功した後に、一時格納された比較信号もリセットする必要があるということを意味するであろう。したがって、各比較について、固有の信号をモニタユニットに送信する方がより都合が良い。モニタユニット107によって、タイマモジュール100内の信号またはユニットの、アクティビティ状態についての上記情報が、外部処理ユニット、例えば外部CPUに提供される。CPUは、アクティビティ状態値を、常に状態レジスタ213内で読み出し、当該状態値をリセットすることが可能である。リセットは、例えば状態レジスタ内の該当するビットへの1の書き込みによって、引き起こされうる。外部CPUは、特に当該CPUにより定められた時点に、モニタユニット107に問い合わせを行う英:polling、ポーリング。CPUによる各問い合わせの後に、モニタユニット210内のアクティブなアクティビティ値またはレジスタエントリ特に状態レジスタ213内の値がリセットされ、または、CPUによりリセットされうる。すなわち、反対に、2つのCPU問い合わせの間の期間内にアクティビティが一度記録された際には、状態レジスタ213内の状態ビットは、アクティブなままであり、すなわち、当該アクティビティ信号が将来に非アクティビティをも示した場合にも、アクティビティを表示する。CPUによる問い合わせの際に初めて、アクティビティビットがリセットされる。CPUによる、モニタユニット210内の値についての2つの問い合わせの間隔は、予期されるアクティビティが、この期間内に、選択された信号のために存在しなければならないように、CPUによって選択されうる。すなわち、CPU自身が、どのくらいの時間の後に、特定の信号の特定のアクティビティ状態を再び問い合わせるのかを決定する。なぜならば、例えばCPUは、この期間内に、特定の信号について支配する条件にしたがって、いずれの場合にもまたは高い確率で、アクティビティを予期するからである。上記値によってアクティビティが確認された場合には、CPUはこの状態を再びリセットし、さらなる別の期間後に改めて問い合わせをすることが可能である。上記値によってアクティビティが通知されない場合には、CPUは例えば、別のエラー処理のための処置を取ることが可能である。その際に、CPUは、現在の条件にしたがって、および、様々な信号のための設定にしたがって、問い合わせのための様々な時間間隔を設け、可変的な時間間隔で、特定の信号のアクティビティを問い合わせることも可能である。というのは、CPUは、例えば、多重チャネルシーケンサのどの比較がどの期間内にアクティブである必要があるのかについて情報を有するからである。その際に、2つの問い合わせの間の期間を変更する条件を調整するために、タイマモジュール100内またはモニタモジュール101内で、時間を設定する必要はない。値は、CPUによって必要性にしたがって検査され、特定の信号アクティビティについては、始動power-onの際に一度検査することでも十分でありうる。このことは特に、直接的にはクリティカルなkritisch作用を有しえない値の場合に該当する。さらに、CPUのポーリングアクティビティはCPUの作業負荷にも依存しうる。低周波数のクロックのアクティビティ、または、まれにしか行われない比較のアクティビティも検査されうる。すなわち、CPUは、2つの問い合わせの間のタイムスロットのみ、十分に大きく選択する必要がある。モニタモジュール210の特別な構成において、アクティビティ情報の他にエラー情報も格納し、外部の処理ユニットに提供することが可能である。既に記載された、多重チャネルシーケンサ202内での比較値と出力信号の信号特性との比較の際には、当然のことながら、比較が行われた際にアクティビティ信号が生じるだけではなく、上記比較の補正にしたがってエラー信号も生成されうる。その際に、信号特性のための比較値は、例えば、上限値、下限値、許容インターバル、または、正に該当する値を予め設定する。これら条件が満たされない場合に、すなわち、比較が失敗した場合にはエラー信号が出力され、例えば図2に示されるように接続223を介して、モニタユニット210の状態レジスタ213内に書き込まれ、または、状態レジスタ213内でアクティブなビットとしてマーク付けされうる。このことは、対応する比較において、ルーティングユニット101のラウンド時間が誤っており、特に長すぎる場合のエラー出力について該当する。既に記載された比較の実行においては、アクティビティの確認のために設計され、ルーティングユニット101のラウンド時間または出力信号の検査のために設計されていない比較も構想されうる。例えば、相前後して獲得される2つのタイムスタンプの差分が、0よりも大きいかどうか検査されうる。上記差分が0よりも大きくない場合には、明らかに、時間基準の故障、すなわち、その非アクティビティが関わっている。このことは、比較のエラー出力によっても表示されるであろう。複数の比較の場合には、同じ数のエラー信号が生成しうる。代替的に、状態レジスタ213内のエラー状態エントリも、複数の比較のための情報として利用されうる。このエラー状態エントリは、少なくとも1つの比較が、例えば様々な比較のエラー出力の論理和によって、例えばORゲートによって、エラーを通知した場合にアクティブになる。CPUは、エラー状態エントリによりエラーを確認した後に、該当するユニット内、例えば多重チャネルシーケンサ202内で、どの比較によりエラーが引き起こされたのか調べることが可能であり、対応して応答する。CPUによって、追加的な情報が、エラー信号情報と比較アクティビティ情報とを組み合わせることにより獲得されうる。エラー信号がアクティブではないが、ある比較の対応する比較アクティビティ信号が当該比較の終了を表示する限りにおいて、要求された挙動との偏差が存在しない、すなわち、エラーが無いFehlerfreifeitという表示は、比較に必要な信号およびユニットが非アクティブであったため比較が全く実行されなかったことに因らないという信頼性が与えられる。図4には、タイマモジュール内でのアクティビティ検査のための方法が示される。第1のステップ401において、アクティビティ信号アクティブまたはパッシブpassivが生成され、または、外部から獲得される。その際に、アクティビティは、信号例えば、クロック信号、または、タイマモジュールの特定の下位ユニットの予期される出力信号、ユニット全体例えば、ルーティングユニット101、または、タイマの下位ユニットのプロセス例えば、論理モジュール109の特定の比較プロセスのアクティビティに該当する。第2のステップ402において、アクティビティ信号が、アクティブな場合、すなわち、アクティビティを表示する場合には、アクティビティ状態として状態レジスタに記録され、この状態レジスタ内では、アクティビティ状態が、外部からリセットされるまで保持される。第3のステップ403において、アクティビティ状態が、CPUにより定められた時点に、または、CPUにより定められた時間の期間の後に、CPUにより問い合わせされ、第4のステップ404において、アクティブである場合には、リセットされる。