"素子部とその素子部の周囲に位置する終端部とを有する半導体基板を備えており、前記半導体基板の前記素子部には、内蔵ダイオード構造を含むトランジスタ構造が形成されており、前記半導体基板の前記終端部には、前記トランジスタ構造がオフしたときに、インパクトイオンを発生させるインパクトイオン発生構造が形成されている半導体装置。前記インパクトイオン発生構造は、前記半導体基板の表面から裏面方向に向けて伸びている凸型構造であり、前記トランジスタ構造がオフしたときに、電位分布を密集させる請求項1に記載の半導体装置。前記凸型構造が、n型の拡散領域である請求項2に記載の半導体装置。前記凸型構造が、前記半導体基板に対して電気的に絶縁している請求項2に記載の半導体装置。前記凸型構造が、絶縁部とその絶縁部で被覆された導電部を有しており、前記導電部がフローティングである請求項4に記載の半導体装置。前記半導体基板は、前記素子部と前記終端部に連続して形成されているスーパージャンクション層を有している請求項2~5のいずれか一項に記載の半導体装置。前記半導体基板は、前記スーパージャンクション層上に形成されているとともに、前記素子部と前記終端部に連続して形成されているp型半導体層を有しており、前記凸型構造が、前記p型半導体層内に設けられており、前記スーパージャンクション層に接していない請求項6に記載の半導体装置。前記終端部の前記半導体基板上に形成されているLOCOS酸化膜をさらに備えており、前記インパクトイオン発生構造が、前記LOCOS酸化膜よりも前記素子部側に設けられている請求項1~7のいずれか一項に記載の半導体装置。前記素子部の前記半導体基板上に形成されており、前記トランジスタ構造に接続される主電極と、前記終端部の前記半導体基板上に形成されているLOCOS酸化膜と、そのLOCOS酸化膜上に形成されているフィールドプレート電極と、をさらに備えており、前記主電極と前記フィールドプレート電極は、前記素子部と前記終端部の境界において離間している請求項1~7のいずれか一項に記載の半導体装置。通常、内蔵ダイオードを有する半導体装置では、その半導体基板に素子部とその素子部の周囲に位置する終端部が形成されている。素子部には、内蔵ダイオード構造を含むトランジスタ構造が形成されている。終端部には、素子部のトランジスタ構造がオフしたときに、終端部に向けて空乏層を伸展させる耐圧構造が形成されている。本発明者らの検討の結果、内蔵ダイオードを有する半導体装置では、逆回復電流に起因するサージ電圧の大きさが、終端部に依存することが分かってきた。図12に、内蔵ダイオードを有する半導体装置を流れる電流を、素子部と終端部に分けた場合を示す。また、素子部を流れる電流と終端部を流れる電流の合計電流を一点破線で示す。内蔵ダイオードを介して還流電流が流れると、半導体基板の素子部と終端部のそれぞれに正孔と電子が蓄積する。内蔵ダイオードを有する半導体装置では、素子部に蓄積した正孔と電子の消失及び排出速度に比べて、終端部に蓄積した正孔と電子の消失及び排出速度が遅い。通常、サージ電圧の大きさは、逆回復電流のうちの後半の電流変化率に依存する。図12に示されるように、逆回復電流を素子部と終端部に区別すると、逆回復電流のうちの後半の電流は、終端部を流れる電流が支配的である。このため、逆回復電流の後半の電流変化率は、終端部を流れる逆回復電流によって概ね決定されていることが分かる。このため、内蔵ダイオードを有する半導体装置では、逆回復電流に起因するサージ電圧の大きさが、終端部に依存する。本明細書で開示される技術は、上記の知見を契機として創作されたものであり、内蔵ダイオードを有する半導体装置のサージ電圧を低減することを目的としている。本明細書で開示される技術では、サージ電圧の大きさを低減するために、逆回復電流の後半の電流変化率を低減させる。このために、本明細書で開示される技術では、終端部の逆回復電流の変化率を低減させることで、逆回復電流の後半の電流変化率を低減させる。具体的には、逆回復時において、終端部でインパクトイオンを発生させることにより、終端部のキャリア量を増大させ、逆回復電流の後半の電流変化率を低減させる。すなわち、本明細書で開示される半導体装置は、素子部とその素子部の周囲に位置する終端部とを有する半導体基板を備えている。半導体基板の素子部には、内蔵ダイオード構造を含むトランジスタ構造が形成されている。半導体基板の終端部には、トランジスタ構造がオフしたときに、インパクトイオンを発生させるインパクトイオン発生構造が形成されている。この半導体装置では、逆回復時において、終端部でインパクトイオンを意図的に発生させることにより、終端部のキャリア量を増大させ、逆回復電流の後半の電流変化率を低減させることができる。インパクトイオン発生構造は、半導体基板の表面から裏面方向に向けて伸びている凸型構造であるのが望ましい。凸型構造は、トランジスタ構造がオフしたときに、電位勾配を局所的に急峻にして電界強度を局所的に強くさせることができる。このように、凸型構造は、電界強度を局所的に強くさせることにより、その電界強度が高くなった部分でインパクトイオンを発生させ、逆回復電流の後半の電流変化率を低減させることができる。凸型構造は、n型の拡散領域であってもよい。あるいは、凸型構造が、半導体基板に対して電気的に絶縁していてもよい。あるいは、凸型構造が、絶縁部とその絶縁部で被覆された導電部を有しており、その導電部がフローティングとなっている構造であってもよい。いずれの場合も、トランジスタ構造がオフしたときに、電位勾配を局所的に急峻にして電界強度を局所的に強くさせることができる。半導体基板は、スーパージャンクション層を有していてもよい。スーパージャンクション層は、素子部と終端部に連続して形成されている。半導体基板にスーパージャンクション層が設けられていると、素子部に蓄積した正孔と電子の消失及び排出速度が高速化される。このような半導体装置では特に、逆回復電流の後半の電流の変化率が終端部に依存するという現象が顕在化してくる。本明細書で開示される技術は、スーパージャンクション層を有する半導体装置において特に有用である。半導体基板にスーパージャンクション層が形成されている場合、半導体基板はさらにp型半導体層を有していてもよい。p型半導体層は、スーパージャンクション層上に形成されており、素子部と終端部に連続して形成されている。この場合、凸型構造が、p型半導体層内に設けられており、スーパージャンクション層に接していないのが望ましい。凸型構造は、電位勾配を局所的に急峻にして電界強度を局所的に強くさせる役割を担っている一方で、素子部から終端部に向けて伸展する空乏層を阻害しないことが望ましい。凸型構造が、p型半導体層内に設けられており、スーパージャンクション層に接していなければ、電界強度の局所的な増加と空乏層の伸展を両立させることができる。本明細書で開示される半導体装置は、終端部の半導体基板上に形成されているLOCOS酸化膜をさらに備えていてもよい。この場合、インパクトイオン発生構造が、LOCOS酸化膜よりも素子部側に設けられているのが望ましい。このような形態であると、インパクトイオン発生構造が素子部寄りに配置されていることから、トランジスタ構造がオフしたときに、素子部から終端部に向けて伸展する空乏層の範囲内にインパクトイオン発生構造を位置させることができる。本明細書で開示される半導体装置は、主電極とLOCOS酸化膜とフィールドプレート電極をさらに備えていてもよい。主電極は、素子部の半導体基板上に形成されており、トランジスタ構造に接続される。LOCOS酸化膜は、終端部の半導体基板上に形成されている。フィールドプレート電極は、LOCOS酸化膜上に形成されている。この場合、主電極とフィールドプレート電極は、素子部と終端部の境界において離間しているのが望ましい。このような形態によると、主電極とフィールドプレート電極が離間する部分において、電界強度を局所的に強くさせることができるので、その部分でインパクトイオンを発生させ、終端部のキャリア量を増大させ、逆回復電流の後半の電流変化率を低減させることができる。本明細書で開示される技術によると、終端部でインパクトイオンを発生させることにより、終端部のキャリア量を増大させ、逆回復電流の後半の電流変化率を低減させることができる。本願明細書で開示される技術の特徴を整理しておく。第1特徴本明細書で開示される半導体装置の駆動方法は、ダイオード構造を介して還流電流が流れているときに、絶縁ゲート構造のゲート電極にゲート電圧を印加するゲート電圧印加工程を備えているのが望ましい。前記ゲート電圧は、第1電圧未満に設定されているのが望ましい。その第1電圧は、ダイオード構造に逆方向電圧が印加されているときの絶縁ゲート構造の閾値電圧であるのが望ましい。第2特徴第1特徴のゲート電圧印加工程で印加されるゲート電圧は、第2電圧以上に設定されているのが望ましい。その第2電圧は、ダイオード構造に順方向電圧が印加されているときの絶縁ゲート構造の閾値電圧であるのが望ましい。第3特徴第1及び2特徴のゲート電圧は、ダイオード構造の還流電流が遮断された後に逆回復電流が流れているときも印加されるのが望ましい。第4特徴本明細書で開示される半導体装置の駆動方法は、ダイオード構造を介して還流電流が流れているときに、絶縁ゲート構造のゲート電極にゲート電圧を印加するゲート電圧印加工程を備えているのが望ましい。そのゲート電圧は、絶縁ゲート構造を介した電流とダイオード構造を介した電流の双方が流れるように設定されているのが望ましい。第5特徴本明細書で開示される電力変換装置は、電源の一方の極性に接続される第1配線と電源の他方の極性に接続される第2配線の間に接続されている。電力変換装置は、絶縁ゲート構造とダイオード構造が半導体基板に混在している半導体装置と、絶縁ゲート構造のゲート電極にゲート電圧を印加するゲート電圧印加装置とを備えているのが望ましい。ゲート電圧印加装置は、ダイオード構造を介して還流電流が流れているときに、ダイオード構造に逆方向電圧が印加されているときの絶縁ゲート構造の閾値電圧未満に設定されているゲート電圧を絶縁ゲート構造のゲート電極に印加するように構成されているのが望ましい。第6特徴本明細書で開示される電力変換装置は、電源の一方の極性に接続される第1配線と電源の他方の極性に接続される第2配線の間に接続されている。電力変換装置は、絶縁ゲート構造とダイオード構造が半導体基板に混在している半導体装置と、絶縁ゲート構造のゲート電極にゲート電圧を印加するゲート電圧印加装置とを備えているのが望ましい。ゲート電圧印加装置は、ダイオード構造を介して還流電流が流れているときに、絶縁ゲート構造を介した電流とダイオード構造を介した電流の双方が流れるように設定されているゲート電圧を絶縁ゲート構造のゲート電極に印加するように構成されている。第7特徴電源の一方の極性に接続される第1配線と電源の他方の極性に接続される第2配線の間に接続されている電力変換装置であって、第1半導体装置と第2半導体装置が直列に接続されている直列回路を備えている。第1半導体装置と第2半導体装置の接続点が負荷に接続されている。第1半導体装置は、絶縁ゲート構造とダイオード構造が半導体基板に混在した混在型半導体装置である。第2半導体装置も絶縁ゲート構造とダイオード構造が半導体基板に混在した混在型半導体装置である。電力変換装置は、第1半導体装置の絶縁ゲート構造と第2半導体装置の絶縁ゲート構造にゲート電圧を印加するゲート電圧印加装置を備えている。ゲート電圧印加装置は、第1状態、第2状態及び第3状態を形成する。第1状態は、第1半導体装置の絶縁ゲート構造がオンであり、第2半導体装置の絶縁ゲート構造がオフであり、第1半導体装置の絶縁ゲート構造を介して負荷に電流を供給する。第2状態は、第1半導体装置の絶縁ゲート構造がオフであり、第2半導体装置の絶縁ゲート構造がオフであり、第2半導体装置のダイオード構造を介して還流電流が流れる。第2状態は、第1状態に続いて形成される。第3状態は、第1半導体装置の絶縁ゲート構造がオンであり、第2半導体装置の絶縁ゲート構造がオフであり、第1半導体装置の絶縁ゲート構造を介して負荷に電流を供給する。第3状態は、第2状態に続いて形成される。ゲート電圧印加装置は、第2状態において、第2半導体装置の絶縁ゲート構造にゲート電圧を印加する。そのゲート電圧は、第1電圧未満に設定されている。第1電圧は、第2半導体装置のダイオード構造に逆方向電圧が印加されているときの第2半導体装置の絶縁ゲート構造の閾値電圧である。第8特徴第7特徴において、ゲート電圧印加装置が第2状態で印加するゲート電圧が、第1電圧未満であり、且つ第2電圧以上であるのが望ましい。第2電圧は、第2半導体装置のダイオード構造に順方向電圧が印加されているときの第2半導体装置の絶縁ゲート構造の閾値電圧である。第9特徴第7特徴において、第1半導体装置は高圧側配線に接続されており、第2半導体装置は低圧側配線に接続されている。第10特徴第7特徴において、第1半導体装置は絶縁ゲート構造を有するMOSFET又はIGBTであり、第2半導体装置も絶縁ゲート構造を有するMOSFET又はIGBTである。第11特徴第7特徴において、電力変換装置は、2相インバータ回路又は3相インバータ回路を備えている。図1に、電力変換装置10の構成の概要を示す。電力変換装置10は、直流電源12の直流電力を交流電力に変換し、その交流電力を交流モータ18に給電する。電力変換装置10は、直流電源12の高圧側配線12Hと低圧側配線12Lの間に設けられているインバータ回路を備えている。インバータ回路は、2個の半導体装置14b,14bが直列に接続されている単相ユニット回路14と、2個の半導体装置16a,16bが直列に接続されている単相ユニット回路16を備えている。単相ユニット回路14,16は、高圧側配線12Hと低圧側配線12Lの間で並列に接続されている。単相ユニット回路14の高圧側半導体装置14aと低圧側半導体装置14bの接続点が交流モータ18の一方の給電点に接続されており、単相ユニット回路16の高圧側半導体装置16aと低圧側半導体装置16bの接続点が交流モータ18の他方の給電点に接続されている。各半導体装置14a,14b,16a,16bは、トランジスタTr1,Tr2,Tr3,Tr4と、そのトランジスタTr1,Tr2,Tr3,Tr4に逆並列に接続されているダイオードD1,D2,D3,D4を備えている。各トランジスタTr1,Tr2,Tr3,Tr4のゲート電極22,24,26,28は、ゲート電圧印加回路20に接続されている。ゲート電圧印加回路20は、PWM制御を利用して、ゲート電極22,24,26,28に印加するゲート電圧のタイミング及び大きさを制御することができる。図2に、半導体装置14bの要部断面図を模式的に示す。図2は、素子部と終端部の境界近傍を示す。なお、他の半導体装置14a,16a,16bも、半導体装置14bと共通の形態を備えている。図2に示されるように、半導体装置14bは、縦型のMOSFETであり、素子部と終端部の双方にスーパージャンクション構造を備えていることを特徴としている。図2に示されるように、半導体装置14bは、シリコン基板30を備えている。シリコン基板30は、素子部とその素子部の周囲に位置する終端部を有している。素子部の平面パターンは、矩形状である。終端部の平面パターンは、矩形状の素子部を一巡するドーナッツ状である。シリコン基板30は、n型のドレイン層31とスーパージャンクション層35とp-型半導体層36を有している。ドレイン層31とスーパージャンクション層35とp-型半導体層36は、素子部と終端部に連続して形成されている。スーパージャンクション層35は、厚み方向図1の紙面上下方向に伸びるp型コラム33とn型コラム34を備えている。p型コラム33とn型コラム34の組合せは、厚み方向に対して直交する面内において繰返して形成されている。平面視すると、p型コラム33とn型コラム34は、紙面奥行き方向に伸びるストライプ状に形成されている。p型コラム33とn型コラム34は、実質的に薄板状の形状である。薄板状のp型コラム33とn型コラム34の組合せが、紙面左右方向に繰返して形成されており、その繰返しが素子部と終端部を連続している。終端部の周縁側には、n型の周縁領域32が形成されている。周縁領域32には、例えば、図示しない絶縁分離用トレンチ、チャネルストッパ領域等が形成されている。p-型半導体層36は、素子部においてボディ層36aと称され、終端部においてリサーフ層36bと称される。シリコン基板30はさらに、素子部において、p型の複数のボディコンタクト領域37とn型の複数のソース領域38とp型の最外周ボディコンタクト領域37aを備えている。ボディコンタクト領域37とソース領域38と最外周ボディコンタクト領域37aは、p-型半導体層36の表面部に選択的に形成されている。最外周ボディコンタクト領域37aは、素子部に形成されている複数のボディコンタクト領域37のうち最外周に位置するものと評価することができる。ここで、素子部と終端部の境界は、最外周ボディコンタクト領域37aによって区別される。最外周ボディコンタクト領域37aを含む内側の領域が素子部であり、最外周ボディコンタクト領域37aよりも外側の領域が終端部である。半導体装置14bはさらに、シリコン基板30の裏面に形成されているアルミニウムのドレイン電極51と、シリコン基板30の表面に形成されているアルミニウムのソース電極56と、シリコン基板30の表面部に形成されているトレンチゲート54と、シリコン基板30の表面に形成されている酸化シリコンの酸化膜46を備えている。ドレイン電極51は、シリコン基板30の裏面において、素子部と終端部に連続して形成されており、ドレイン層31にオーミック接触している。ソース電極56は、シリコン基板30の素子部の表面において、ボディコンタクト領域37、ソース領域38、及び最外周ボディコンタクト領域37aにオーミック接触している。また、ソース電極56は、素子部から終端部の一部にも延びて形成されており、酸化膜46の表面の一部を被膜している。酸化膜46上に形成されているソース電極56の一部を特に、フィールドプレート電極56aという。トレンチゲート54は、酸化シリコンのゲート絶縁膜52と、そのゲート絶縁膜52で被覆されているポリシリコンのトレンチゲート電極53を備えている。トレンチゲート54は、素子部のシリコン基板30の表面からボディ層36aを貫通してスーパージャンクション層35に達している。トレンチゲート54は、側面にソース領域38が接しており、底面にn型コラム34が接している。平面視すると、トレンチゲート54は、n型コラム34の長手方向に沿って形成されており、平面パターンはストレイプ状である。トレンチゲート54のトレンチゲート電極53は、酸化シリコンの層間絶縁膜55によってソース電極56から電気的に隔てられている。酸化膜46は、終端部のシリコン基板30上に形成されている。酸化膜46は、薄肉酸化膜42と厚肉酸化膜44を備えている。薄肉酸化膜42は、厚肉酸化膜44よりも素子部側に配置されており、層間絶縁膜55と共通の製造工程で作製される。厚肉酸化膜44は、素子分離用に設けられており、熱酸化技術を利用して形成されている。厚肉酸化膜44は、LOCOS酸化膜と称される。半導体装置14bはさらに、n型の拡散領域で構成される凸型構造62を備えている。凸型構造62は、終端部のシリコン基板30の表面部に形成されており、シリコン基板30の表面から裏面方向に向けて伸びている。凸型構造62は、リサーフ層36bよりも浅く形成されており、スーパージャンクション層35に接していない。凸型構造62は、薄肉酸化膜42の下方に設けられており、リサーフ層36bによって最外周ボディコンタクト領域37aから隔てられている。また、凸型構造62は、平面視すると、素子部の周囲を一巡して形成されている。このように、半導体装置14bでは、素子部において、ドレイン層31とスーパージャンクション層35とボディ層36aとボディコンタクト領域37とソース領域38とがトランジスタ構造図1のTr1に相当するを構成している。さらに、半導体装置14bでは、素子部において、ドレイン層31とn型コラム34がn型領域を構成し、p型コラム33とボディ層36aがp型領域を構成し、これらのp型領域とn型領域が内蔵ダイオード構造図1のD1に相当するを構成している。次に、図3を参照して、電力変換装置10の各半導体装置14a,14b,16a,16bのオン/オフが切換わる基本的な様子を示す。電力変換装置10では、図3aの電流供給状態と図3cの電流供給状態を経時的に繰返すことにより、交流モータ18に交流電力を供給する。図3b及び図3dの状態は、それらの過渡期間である。図3aは、高圧側の半導体装置14aと低圧側の半導体装置16bがオン状態であり、高圧側の半導体装置16aと低圧側の半導体装置14bがオフ状態である。この場合、交流モータ18に矢印方向紙面右向きの電流が供給される。図3cは、高圧側の半導体装置16aと低圧側の半導体装置14bがオン状態であり、高圧側の半導体装置14aと低圧側の半導体装置16bがオフ状態である。この場合、交流モータ18に矢印方向紙面左向きの電流が供給される。このように、電力変換装置10は、直流電源12の直流電力を交流電力に変換し、交流モータ18に給電することができる。ここで、PWM制御によって、図3aと図3bの期間を繰り返す場合を考える。図3aに示されるように、高圧側の半導体装置14aがオンであり、低圧側の半導体装置14bがオフのとき、高圧側の半導体装置14aのトランジスタTr1を介して交流モータ18に向けて電流が供給される。次に、図3bに示されるように、高圧側の半導体装置14aがオフすると、高圧側の半導体装置14aのトランジスタTr1を介した電流の供給が停止される。このとき、交流モータ18に蓄積されたエネルギーにより、低圧側の半導体装置14bの内蔵ダイオードD2に順方向電圧が印加され、その内蔵ダイオードD2を介して還流電流が流れる。次に、図3aに示されるように、高圧側の半導体装置14aがオンすると、低圧側の半導体装置14bの内蔵ダイオードD2に逆方向電圧が印加され、内蔵ダイオードD2を介した還流電流が遮断される。低圧側の半導体装置14bの内蔵ダイオードD2を介して還流電流が流れている状態図3bであり、以下、状態bというでは、内蔵ダイオードD2を介して注入された多量の正孔がシリコン基板30内に蓄積される。次に、高圧側の半導体装置14aがオンした状態図3aであり、以下、状態aというに移行すると、蓄積されていた正孔がシリコン基板30内から消失するのに伴って、内蔵ダイオードD2に逆回復電流が流れる。通常、サージ電圧の大きさは、逆回復電流のうちの後半の電流変化率に依存する。背景技術で説明した図12に示されるように、逆回復電流を素子部と終端部に区別すると、逆回復電流のうちの後半の電流変化率は、終端部を流れる逆回復電流によって決定される。例えば、本実施例の凸型構造62が形成されていない場合、状態bから状態aに移行すると、低圧側の半導体装置14bでは、空乏層が最外周ボディコンタクト領域37aを中心として、素子部から終端部に向けて同心円状に広がる。このとき、フィールドプレート電極56aは,空乏層を横方向に広げることで、最外周ボディコンタクト領域37aのコーナー部の電界を緩和する。凸型構造62が形成されていない場合、終端部に形成される空乏層内の電位分布は均一であり、電界強度は終端部の広い範囲でほぼ均一である。終端部に蓄積した正孔は、フィールドプレート電極56aへ引き寄せられてシリコン基板30の表面部を横方向に移動し、最外周ボディコンタクト領域37aから排出される。凸型構造62が形成されていない場合、終端部でインパクトイオンは発生しない。本実施例では、終端部に凸型構造62が形成されている。このため、凸型構造62の周囲のうちの素子部側で電位勾配が局所的に急峻になり、凸型構造62のコーナ部付近で電界強度が強くなる。また、正孔電流は、シリコン基板30の表面部を横方向に移動するときに、凸型構造62を迂回するように流れる。このとき、正孔電流は、凸型構造62の底面とスーパージャンクション層35の間の厚みが薄くなったリサーフ層36bを流れる。このため、正孔電流は、狭い経路を通ることにより、凸型構造62のコーナ付近で電流密度が増加する。このように、凸型構造62のコーナ部付近において、電界強度と正孔電流密度が増加しているので、このコーナー部付近でインパクトイオンが発生する。この結果、半導体装置14bでは、逆回復時において、終端部でインパクトイオンが発生することにより、終端部の正孔量が増大する。図4に、半導体装置14bを流れる逆回復電流Ifと順方向電圧VFを示す。逆回復電流は、素子部を流れる電流と終端部を流れる電流に分けて示す。なお、一点破線は素子部を流れる電流と終端部を流れる電流の合計電流を示しており、破線は凸型構造が形成されていない比較例を示している。図4に示されるように、逆回復時において、終端部でインパクトイオンが発生することにより、終端部を流れる逆回復電流の変化率が低下する10a参照。逆回復電流の後半の電流は終端部を流れる電流が支配的であることから、終端部を流れる逆回復電流の変化率が低下することにより、逆回復電流の後半の電流変化率が低下する。この結果、図4に示されるように、サージ電圧が低下する10b参照。図5に、変形例の半導体装置114bの要部断面図を示す。この変形例では、図2のn型の拡散領域に代えて、絶縁体の凸型構造64が形成されている。また、絶縁体の凸型構造に代えて、絶縁部とその絶縁部で被覆された導電部を有する凸型構造でもよい。この場合、導電部は電気的にフローティングであるのが望ましい。なお、絶縁部と導電部で構成される凸型構造は、トレンチゲート54と共通の製造工程で作製してもよい。いずれの凸型構造の場合も、図2の例と同様に、終端部でインパクトイオンを発生させ、逆回復電流の後半の電流変化率を低減させることにより、サージ電圧を低下させることができる。図6に、他の変形例の半導体装置214bの要部断面図を示す。この変形例では、フィールドプレート電極56aがソース電極56から離反している。この変形例では、最外周ボディコンタクト領域37aとフィールドプレート電極56aが離れているので、この離れた領域では、電位勾配が他の領域に比べ急峻になり、電界強度が局所で強くなる。このため、この離れた領域でインパクトイオンが発生する。この場合も、図2の例と同様に、終端部でインパクトイオンを発生させ、逆回復電流の後半の電流変化率を低減させることにより、サージ電圧を低下させることができる。上記したように、本実施例で開示される技術は、逆回復電流の後半の電流において終端部の電流が支配的となる場合に特に有用である。以下で説明するような制御方法を採用した場合、本実施例で開示される技術は特に有用である。図7に、図3の状態bから状態cに移行するときのタイミングチャートを示す。Vgは低圧側の半導体装置14bのトランジスタTr2と高圧側の半導体装置16aのトランジスタTr3に印加されるゲート電圧である。図7に示されるように、状態bでは、内蔵ダイオードD2を介して還流電流が流れている。タイミングt3において、状態bから状態cに切換わると、低圧側の半導体装置14bに逆回復電流が流れる。図7に示されるように、本実施例の電力変換装置10は、状態bにおいて、低圧側の半導体装置14bのトランジスタTr2にゲート電圧VgTr2を一時的に印加することを1つの特徴としている。さらに、本実施例の電力変換装置10では、トランジスタTr2に印加されるゲート電圧VgTr2が、第1電圧VHと第2電圧VLの間に設定されていることを1つの特徴としている。具体的には、第1電圧VLが2Vであり、第2電圧VHが3Vである。ここで、第1電圧VHとは、低圧側の半導体装置14bの内蔵ダイオードD2に逆方向電圧が印加されているときのトンジスタTr2の閾値電圧である。すなわち、第1電圧VHとは、状態cにおけるトランジスタTr2のトレンチゲート54の閾値電圧である。第2電圧VLとは、低圧側の半導体装置14bの内蔵ダイオードD2に順方向電圧が印加されているときのトランジスタTr2のトレンチゲート54の閾値電圧である。すなわち、第2電圧VLとは、状態bにおけるトランジスタTr2のトレンチゲート54の閾値電圧である。図2に示されるように、ダイオードD2は、ドレイン層31とn型コラム34のn型領域とp型コラム33とボディ層36aのp型領域で構成されている。内蔵ダイオードD2に逆方向電圧が印加されているときは、ボディ層36aの電位は接地電位であり、トランジスタTr2のトレンチゲート54の閾値電圧は相対的に高くなる第1電圧VH。一方、内蔵ダイオードD2に順方向電圧が印加されているときは、ボディ層36aの電位は上昇するので、トランジスタTr2のトレンチゲート54の閾値電圧は相対的に低くなる第2電圧VL。本実施例の電力変換装置10では、状態bにおいて一時的に印加されるゲート電圧VgTr2が、このような第1電圧VHと第2電圧VLの間に設定されていることを1つの特徴としている。換言すれば、一時的に印加されるゲート電圧VgTr2は、状態bにおいてトランジスタTr2をオンさせるものの、状態cにおいてトランジスタTr2をオンさせない値である。図8に、状態bにおける低圧側の半導体装置14bの素子部の正孔濃度を示す。図8aは比較例であり、状態bにおいてゲート電圧を印加しない場合の結果である。図8bが本実施例であり、第1電圧VHと第2電圧VLの間に設定されたゲート電圧VgTr2を印加した場合の結果である。図8cは比較例であり、第1電圧VHを越えるゲート電圧を印加した場合の結果である。図8aに示されるように、状態bにおいてゲート電圧を印加しない場合、素子部のスーパージャンクション層35内に多量の正孔が蓄積していることが分かる。これにより、状態bにおいてゲート電圧を印加しない場合、逆回復電流のQrrが大きくなり、電力損失が増加する。一方、図8bに示されるように、状態bにおいてゲート電圧を印加した場合、素子部のスーパージャンクション層35内の正孔が消失することが分かる。これにより、状態bにおいてゲート電圧を印加した場合、逆回復電流のQrrが低減される。図9に、状態bにおいて低圧側の半導体装置14bのトランジスタTr2に印加されるゲート電圧とスーパージャンクション層35内の正孔密度の関係、及び状態bにおいて低圧側半導体装置14bのトランジスタTr2に印加されるゲート電圧と低圧側半導体装置14bの両端間の電圧の関係を示す。図9に示されるように、印加するゲート電圧が大きくなると、素子部の正孔密度が減少することが分かる。ここで、正孔密度が減少する現象は、ゲート電圧の大きさに依存して、次の2つの理由によるものだと思われる。ゲート電圧が第2電圧VL未満の場合、ゲート電圧がトランジスタTr2のトレンチゲート電極53に印加されると、トレンチゲート54近傍の局所的な電子密度は上昇するものの、ボディ層36a内の大部分の電子密度が減少する。これにより、電荷中性条件を満たすために、ボディ層36a内の正孔濃度が減少する。この結果、スーパージャンクション層35に注入される正孔が減少し、低圧側の半導体装置14b内の正孔密度が減少する。また、ゲート電圧が第1電圧VH未満であり、且つ第2電圧VL以上の場合、トランジスタTr2のトレンチゲート54を介した電流が流れることにより、相対的に内蔵ダイオードD2を介した電流が抑えられ、この結果、低圧側の半導体装置14b内の正孔濃度が減少する。なお、印加するゲート電圧が第1電圧VHを超えると、低圧側の半導体装置14bでは、内蔵ダイオードD2を介した電流が完全に遮断され、トランジスタTr2のトレンチゲート54を介した電流のみが流れることになり、低圧側の半導体装置14b内の正孔密度は略零になる図8c参照。一方、印加するゲート電圧が第1電圧VHを越えると、低圧側の半導体装置14bの両端間の電圧VFが急激に上昇する。通常、絶縁ゲート構造によるトランジスタ動作は、電流値の増加に依存して素子両端に加わる電圧が増加する特性を有している。そのため、印加するゲート電圧が第1電圧VHを越えてトレンチゲート54を介した電流のみが流れると、低圧側の半導体装置14bの両端間の電圧VFが急激に増加する。このようなゲート電圧は、低圧側の半導体装置14bの両端間の電圧を増加させ、電力損失の増加を招く虞がある。本実施例の電力変換装置10では、状態bにおいて低圧側の半導体装置14bのトランジスタTr2に印加するゲート電圧VgTr2を第1電圧VH未満に設定する。このため、状態bにおいて、低圧側の半導体装置14bのトランジスタTr2がオンしないので、低圧側の半導体装置14bの両端間の電圧VFが増加しない。一方で、図7に示されるように、状態bにおいてゲート電圧VgTr2が印加されるので、低圧側の半導体装置14b内の正孔密度は減少する。この結果、電力変換装置10では、電圧VFの増加に伴う電力損失の増加を抑制しながら、逆回復特性を改善することができる。さらに、本実施例の電力変換装置10では、印加するゲート電圧VgTr2が第2電圧VL以上に設定されていることを特徴としている。印加するゲート電圧VgTr2が第2電圧VL以上に設定されていると、状態bにおいて、絶縁ゲート構造を介した電流と内蔵ダイオード構造を介した電流の双方が流れる状態が得られる。これにより、本実施例の電力変換装置10では、状態bにおいて、絶縁ゲート構造を介したトランジスタ動作によって正孔濃度を顕著に減少させることができる図8b参照。この結果、本実施例の電力変換装置10では、電力損失の増加の抑制と逆回復特性の改善の双方を良好に実現することができる。図10に、状態bから状態cに移行するときのタイミングチャートの他の一例を示す。この例では、低圧側の半導体装置14bのトランジスタTr2に印加するゲート電圧VgTr2が、状態cにおいても印加されていることを特徴としている。上述したように、トランジスタTr2に印加するゲート電圧VgTr2は第1電圧VHよりも低い。このため、状態cにおいて、トランジスタTr2にゲート電圧VgTr2が印加されていても、トランジスタTr2はオフ状態となる。このため、電力変換装置10の動作を妨げることはない。上記の例によれば、比較的に長期間のゲート電圧VgTr2の印加が可能となり、タイミング制御が容易となる。上記したように、状態bにおいて、ゲート電圧VgTr2が印加されると、半導体装置14bの素子部の正孔密度が減少する。このような制御がされる電力変換装置では、逆回復時において、半導体装置の素子部の正孔が短時間で消失及び排出される。このため、このような電力変換装置では、逆回復電流の後半の電流に関し、終端部の電流が支配的となる。このような場合、本実施例で開示される技術、すなわち、半導体装置の終端部でインパクトイオンを発生させる技術は特に有用である。以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。上記実施例では、2相インバータ回路を備えた電力変換装置を例示した。本明細書で開示される技術は、3相インバータ回路を備えた電力変換装置にも有用である。上記実施例では、半導体材料としてシリコン系材料を用いた例を示しているが、この例に限らず、例えばガリウムヒ素GaN系材料、炭化シリコンSiC系材料、又は窒化ガリウムGaN系材料等の他の半導体材料あるいはそれらの組合せを用いてもよい。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。"