"有機EL素子および画素回路を画素ごとに備え、前記画素回路は、映像信号を書き込む書き込み用の第1トランジスタと、前記第1トランジスタによって書き込まれた映像信号に基づいて前記有機EL素子を駆動する駆動用の第2トランジスタとを有し、前記第2トランジスタは、ゲート、ソースおよびドレインを有し、前記有機EL素子は、アノード、有機層およびカソードを有し、前記ゲートは、透明導電層の単体、または透明導電層および金属導電層の積層体であり、前記アノードは、前記透明導電層と同層に形成されると共に前記透明導電層と同一の材料によって形成された層を有している表示パネル。前記アノードは、ガラス基板上に形成されている請求項1に記載の表示パネル。表示パネルと、各画素を駆動する駆動回路とを備え、前記表示パネルは、有機EL素子および画素回路を画素ごとに有し、前記画素回路は、映像信号を書き込む書き込み用の第1トランジスタと、前記第1トランジスタによって書き込まれた映像信号に基づいて前記有機EL素子を駆動する駆動用の第2トランジスタとを有し、前記第2トランジスタは、ゲート、ソースおよびドレインを有し、前記有機EL素子は、アノード、有機層およびカソードを有し、前記ゲートは、透明導電層の単体、または透明導電層および金属導電層の積層体であり、前記アノードは、前記透明導電層と同層に形成されると共に前記透明導電層と同一の材料によって形成された層を有している表示装置。ところで、図18に記載のサブピクセルでは、回路基板110を形成した後の工程が多数ある。そのため、製造コストが高くなってしまうという問題があった。本技術はかかる問題点に鑑みてなされたものであり、回路基板形成後の工程数が削減された表示パネルおよびそれを備えた表示装置を提供することにある。本技術による表示パネルは、有機EL素子および画素回路を画素ごとに備えている。画素回路は、映像信号を書き込む書き込み用の第1トランジスタと、第1トランジスタによって書き込まれた映像信号に基づいて有機EL素子を駆動する駆動用の第2トランジスタとを有している。第2トランジスタは、ゲート、ソースおよびドレインを有しており、有機EL素子は、アノード、有機層およびカソードを有している。ゲートは、透明導電層の単体、または透明導電層および金属導電層の積層体となっている。アノードは、透明導電層と同層に形成されると共に透明導電層と同一の材料によって形成された層を有している。本技術による表示装置は、上述の発光パネルを表示パネルとして備えており、さらに、その表示パネルを駆動する駆動回路も備えている。本技術による発光パネルおよび表示装置では、有機EL素子のアノードにおいて、ゲートの透明導電層と同層に形成されると共に透明導電層と同一の材料によって形成された層が設けられている。これにより、例えば、ゲートの形成されるガラス基板上にアノード電極を作ることができ、さらに、アノード電極をゲートと一括して形成することができる。本技術による表示パネルおよび表示装置によれば、ゲートの形成されるガラス基板上にアノード電極を作ることができ、さらに、アノード電極をゲートと一括して形成することができるようにしたので、平坦化層を形成したり、アノード電極を別途に形成したりするのを省略することができる。従って、回路基板形成後の工程数を削減することができる。以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.実施の形態2.変形例3.モジュールおよび適用例<1.実施の形態>図1は、本技術の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、表示パネル10と、表示パネル10を駆動する駆動回路20とを備えている。表示パネル10は、複数の表示画素14が2次元配置された表示領域10Aを有している。表示パネル10は、外部から入力された映像信号20Aに基づく画像を、各表示画素14をアクティブマトリクス駆動することにより表示するものである。各表示画素14は、発光色の互いに異なる複数種類のサブピクセルを含んでいる。具体的には、各表示画素14は、赤色用のサブピクセル13Rと、緑色用のサブピクセル13Gと、青色用のサブピクセル13Bと、白色用のサブピクセル13Wとを含んでいる。なお、以下では、サブピクセル13R,13G,13B,13Wの総称としてサブピクセル13を用いるものとする。図2は、サブピクセル13の回路構成の一例を表したものである。サブピクセル13は、図2に示したように、有機EL素子11と、有機EL素子11を駆動する画素回路12とを有している。なお、サブピクセル13Rには、有機EL素子11として、赤色のEL光を発する有機EL素子11Rが設けられている。同様に、サブピクセル13Gには、有機EL素子11として、緑色のEL光を発する有機EL素子11Gが設けられている。サブピクセル13Bには、有機EL素子11として、青色のEL光を発する有機EL素子11Bが設けられている。サブピクセル13Wには、有機EL素子11として、白色のEL光を発する有機EL素子11Wが設けられている。画素回路12は、例えば、書込トランジスタTws第1トランジスタと、駆動トランジスタTdr第2トランジスタと、保持容量Csとを含んで構成されたものであり、2Tr1Cの回路構成となっている。なお、画素回路12は、2Tr1Cの回路構成に限られるものではなく、互いに直列接続された2つの書込トランジスタTwsを有していてもよいし、上記以外のトランジスタや、容量を有していてもよい。書込トランジスタTwsは、映像信号20Aに対応する電圧を保持容量Csに書き込むトランジスタである。駆動トランジスタTdrは、書込トランジスタTwsによって書き込まれた保持容量Csの電圧に基づいて有機EL素子11を駆動するトランジスタである。書込トランジスタTwsおよび駆動トランジスタTdrは、例えば、nチャネルMOS型の薄膜トランジスタTFTThinFilmTransistorにより構成されている。なお、書込トランジスタTwsおよび駆動トランジスタTdrは、pチャネルMOS型のTFTにより構成されていてもよい。駆動回路20は、タイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25を有している。駆動回路20は、また、データ線駆動回路23の出力に接続されたデータ線DTLと、ゲート線駆動回路24の出力に接続されたゲート線WSLと、ドレイン線駆動回路25の出力に接続されたドレイン線DSLとを有している。駆動回路20は、さらに、有機EL素子11のカソードに接続されたグラウンド線GND図2参照を有している。なお、グラウンド線GNDは、グラウンドに接続されるものであり、グラウンドに接続されたときにグラウンド電圧となる。タイミング生成回路21は、例えば、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて同期して、これらの回路に対して制御信号21Aを出力するようになっている。映像信号処理回路22は、例えば、外部から入力されたデジタルの映像信号20Aを補正すると共に、補正した後の映像信号をアナログに変換して信号電圧22Bをデータ線駆動回路23に出力するものである。データ線駆動回路23は、制御信号21Aの入力に応じて同期して、映像信号処理回路22から入力されたアナログの信号電圧22Bを、各データ線DTLを介して、選択対象の表示画素14またはサブピクセル13に書き込むものである。データ線駆動回路23は、例えば、信号電圧22Bと、映像信号とは無関係の一定電圧とを出力することが可能となっている。ゲート線駆動回路24は、制御信号21Aの入力に応じて同期して、複数のゲート線WSLに選択パルスを順次印加して、複数の表示画素14またはサブピクセル13をゲート線WSL単位で順次選択するものである。ゲート線駆動回路24は、例えば、書込トランジスタTwsをオンさせるときに印加する電圧と、書込トランジスタTwsをオフさせるときに印加する電圧とを出力することが可能となっている。ドレイン線駆動回路25は、制御信号21Aの入力に応じて同期して、所定の電圧を、各ドレイン線DSLを介して、各画素回路12の駆動トランジスタTdrのドレインに出力するようになっている。ドレイン線駆動回路25は、例えば、有機EL素子11を発光させるときに印加する電圧と、有機EL素子11を消光させるときに印加する電圧とを出力することが可能となっている。次に、図2を参照して、各構成要素の接続関係および配置について説明する。ゲート線WSLは、行方向に延在して形成されており、書込トランジスタTwsのゲートに接続されている。ドレイン線DSLも行方向に延在して形成されており、駆動トランジスタTdrのドレインに接続されている。データ線DTLは列方向に延在して形成されており、書込トランジスタTwsのドレインに接続されている。書込トランジスタTwsのソースは、駆動トランジスタTdrのゲートと、保持容量Csの一端とに接続されている。駆動トランジスタTdrのソースと保持容量Csの他端書込トランジスタTwsに未接続の端子とが、有機EL素子11のアノードに接続されている。有機EL素子11のカソードは、グラウンド線GNDに接続されている。カソードは、例えば、表示領域10A全面に渡って形成されている。次に、図3を参照して、表示パネル10の表示領域10Aにおける断面構成について説明する。表示パネル10は、例えば、図3に示したように、ガラス基板31上に、ゲート電極32、ゲート絶縁膜33、チャネル層34、絶縁保護層35、ソース電極36、ドレイン電極37、絶縁保護膜38、および有機EL素子11を有している。ゲート電極32は、ガラス基板31の表面に形成されており、例えば、透明導電層32Aおよび金属導電層32Bを、ガラス基板31側からこの順に積層してなる積層体となっている。ゲート絶縁膜33は、ゲート電極32を含むガラス基板31表面全体をおおむね覆っている。チャネル層34は、ゲート電極32との対向領域を横切るように形成されており、ソース電極36およびドレイン電極37の対向方向後述に延在して形成されている。チャネル層34の上面のうちソース電極36とドレイン電極37との間隙は、ソース電極36およびドレイン電極37によって覆われていない露出面となっている。そして、チャネル層34のうち露出面を含む所定の領域がチャネル領域となっている。ソース電極36およびドレイン電極37は、チャネル層34の面内方向において所定の間隙を介して対向配置されている。ソース電極36は、チャネル層34の一端と接するとともに、有機EL素子11のアノード電極41とも接している。一方のドレイン電極37は、チャネル層34の他端と接するとともに、ドレイン線DSLとも接している。絶縁保護膜35は、ゲート絶縁膜33およびチャネル層34の表面全体を覆っている。開口規定絶縁層38は、有機EL素子11の位置に対応して開口38Aを有している。有機EL素子11は、例えば、アノード電極41、有機層42およびカソード電極43がガラス基板31側から順に積層された構成を有している。有機層42は、例えば、アノード電極41側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。アノード電極41は、ガラス基板31の表面平坦面上に形成されている。そのため、アノード電極41は、ガラス基板31の平坦面にならった平坦な膜となっている。有機層42およびカソード電極43は、少なくとも開口38Aの底面であるアノード電極41の上面に接して形成されており、例えば、開口38Aの底面および開口規定絶縁層38の表面全体を覆っている。アノード電極41は、例えば、透明導電層41Aおよび金属導電層41Bを、ガラス基板31側からこの順に積層してなる積層体となっている。透明導電層41Aは、透明導電層32Aと同層に形成されており、透明導電層32Aと同一材料および同一膜厚で形成されている。金属導電層41Bは、金属導電層32Bと同層に形成されており、金属導電層32Bと同一材料および同一膜厚で形成されている。次に、本実施の形態の薄膜トランジスタ1の製造方法の一例について説明する。まず、ガラス基板41上に、ゲート電極32を形成すると同時に、アノード電極41を形成する図4。次に、ゲート電極32およびアノード電極41を含む表面全体にゲート絶縁膜33を形成したのち、ゲート電極32の直上にチャネル層34を形成する図5。次に、チャネル層13の両端部と、アノード電極41との直上に開口35A,35Bを有する絶縁保護層35を形成する図6。このとき、ゲート絶縁膜33のうちアノード電極41の直上に相当する部分を、開口35Aを介したエッチングにより除去する図6。その後、表面全体に、ソース電極36およびドレイン電極37に用いられる材料を成膜したのち、パターニングおよびエッチングを行うことによって、開口35Bに対応する箇所にソース電極36およびドレイン電極37を形成する図7。このとき、ソース電極36の一部が、開口35Aの底部に露出しているアノード電極41に接するように、ソース電極36を形成する。次に、開口35Aに対応して開口38Aを有する開口規定絶縁層38を形成したのち図8、開口38Aの底部に露出している金属導電層41Bを、開口38Aを介したエッチングにより除去する図9。これにより、開口38Aの底部に対応して、金属導電層41Bに開口Hが形成され、開口H内開口38A内に透明導電層41Aが露出する。次に、開口38Aの底部に露出した透明導電層41Aに接するように有機層42を形成するとともに、有機層42の上にカソード電極43を形成する。このようにして、開口38A内に有機EL素子11が形成される。以上のようにして、本実施の形態のサブピクセル13が形成される。[動作効果]本実施の形態の表示装置1では、各表示画素14において画素回路12がオンオフ制御され、各表示画素14の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、アノード電極41およびガラス基板31を透過して外部に取り出される。その結果、表示領域10Aにおいて画像が表示される。図18は、有機EL表示装置における一般的なサブピクセルの断面構成を表したものである。図18に記載のサブピクセル100は、ボトムエミッション構造のサブピクセルであり、例えば、TFTなどの画素回路が形成された回路基板110上に平坦化層120を備えており、その平坦化層120上に有機EL素子130を備えている。有機EL素子130は、例えば、平坦化層120側から順に、アノード電極131、有機層132およびカソード電極133を有している。有機層132およびカソード電極133におけるアノード電極131上の積層部分は、窓規定層140に形成された開口によって規定されている。ところで、図18に記載のサブピクセルでは、回路基板110を形成した後の工程が多数ある。そのため、製造コストが高くなってしまうという問題があった。一方、本実施の形態では、有機EL素子11のアノード電極41において、駆動トランジスタTdrのゲート電極32の透明導電層32Aと同層に形成されると共に透明導電層32Aと同一の材料によって形成された層透明導電層41Aが設けられている。これにより、例えば、ゲート電極32の形成されるガラス基板31上にアノード電極41を作ることができ、さらに、アノード電極41をゲート電極32と一括して形成することができる。その結果、図18の平坦化層120を形成したり、図18のアノード電極131を別途に形成したりするのを省略することができる。従って、回路基板形成後の工程数を削減することができる。<2.変形例>上記実施の形態の製造過程では、金属導電層41Bへの開口Hの形成が、開口規定絶縁層38を形成した後に行われていたが、別の工程で行われてもよい。例えば、図10に示したように、絶縁保護層35を形成したときに、開口35Aを介したエッチングにより、金属導電層41Bに開口Hを形成するようにしてもよい。また、上記実施の形態では、ゲート電極32およびアノード電極41は、ともに、積層体となっていたが、単層であってもよい。例えば、図11に示したように、ゲート電極32が、透明導電層32Aの単体で構成されるとともに、アノード電極41も、透明導電層41Aの単体で構成されていてもよい。<3.モジュールおよび適用例>以下、上記実施の形態およびその変形例で説明した表示装置の適用例について説明する。上記実施の形態等の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。[モジュール]上記実施の形態等の表示装置は、例えば、図12に示したようなモジュールとして、後述する適用例1~5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板3の一辺に、表示部10を封止する部材図示せずから露出した領域210を設け、この露出した領域210に、タイミング制御回路21、水平駆動回路22、書き込み走査回路23および電源走査回路24の配線を延長して外部接続端子図示せずを形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板FPC;FlexiblePrintedCircuit220が設けられていてもよい。[適用例1]図13は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態等の表示装置により構成されている。[適用例2]図14は、上記実施の形態等の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態等の表示装置により構成されている。[適用例3]図15は、上記実施の形態等の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態等の表示装置により構成されている。[適用例4]図16は、上記実施の形態等の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態等の表示装置により構成されている。[適用例5]図17は、上記実施の形態等の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態等の表示装置により構成されている。以上、上記各実施の形態および適用例を挙げて本技術を説明したが、本技術はそれらに限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、本技術を表示装置に適用した場合について説明したが、それ以外のデバイス、例えば、照明装置などに適用することも可能である。照明装置の場合には、上記の表示パネルは、発光パネルとなる。また、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路12の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路12に追加することが可能である。その場合、画素回路12の変更に応じて、上述したタイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25のほかに、必要な駆動回路を追加してもよい。また、上記実施の形態等では、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25の駆動をタイミング生成回路21および映像信号処理回路22が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25の制御は、ハードウェア回路で行われていてもよいし、ソフトウェアプログラムで行われていてもよい。また、上記実施の形態等では、書込トランジスタTwsのソースおよびドレインや、駆動トランジスタTdrのソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。また、上記実施の形態等では、書込トランジスタTwsおよび駆動トランジスタTdrがnチャネルMOS型のTFTにより形成されているものとして説明されていたが、書込トランジスタTwsおよび駆動トランジスタTdrの少なくとも一方がpチャネルMOS型のTFTにより形成されていてもよい。なお、駆動トランジスタTdrがpチャネルMOS型のTFTにより形成されている場合には、上記実施の形態等において、有機EL素子11のアノード35Aがカソードとなり、有機EL素子11のカソード35Bがアノードとなる。また、上記実施の形態等において、書込トランジスタTwsおよび駆動トランジスタTdrは、常に、アモルファスシリコン型のTFTやマイクロシリコン型のTFTである必要はなく、例えば、低温ポリシリコン型のTFTであってもよい。"