"4つの双方向スイッチ素子でブリッジ回路を構成し、互いに直列接続されていない2組のスイッチ素子を、デッドオフ時間を介して交互にオン及びオフさせるインバータ装置であって、前記デッドオフ時間中、そのデッドオフ時間の直前に非導通であったスイッチ素子の組を一時的に導通させて還流電流を流すことを特徴とするインバータ装置。第1スイッチ素子と第2スイッチ素子の直列回路と第3スイッチ素子と第4スイッチ素子の直列回路が並列接続されて構成され、前記第1スイッチ素子と前記第3スイッチ素子の接続点及び前記第2スイッチ素子と前記第4スイッチ素子の接続点をそれぞれ直流電力の入出力端子とし、前記第1スイッチ素子と前記第2スイッチ素子の接続点及び前記第3スイッチ素子と前記第4スイッチ素子の接続点を交流電力の出力端子とするブリッジ回路と、前記第1スイッチ素子及び前記第4スイッチ素子を同期駆動すると共に、前記第2スイッチ素子及び前記第3スイッチ素子を前記第1スイッチ素子及び前記第4スイッチ素子の同期駆動に対して所定のデッドオフ時間を介して同期駆動する制御回路を備えたインバータ装置であって、前記第1スイッチ素子、前記第2スイッチ素子、前記第3スイッチ素子及び前記第4スイッチ素子は、それぞれ寄生ダイオードの向きが互いに逆となるように構成された2つのゲートを有する双方向スイッチ素子であり、前記制御回路は、前記デッドオフ時間中、そのデッドオフ時間の直前に非導通であったスイッチ素子の組を一時的に導通させることを特徴とするインバータ装置。前記第1及び第4スイッチ素子の2つのゲートのうち、直流電源の電圧が順バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第1ゲート駆動信号とし、逆バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第2ゲート駆動信号とし、前記第2及び第3スイッチ素子の2つのゲートのうち、直流電源の電圧が順バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第3ゲート駆動信号とし、逆バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第4ゲート駆動信号として、前記制御回路は、前記第1ゲート駆動信号及び前記第3ゲート駆動信号を常時ハイレベルに維持し、負荷に対して第1方向に電流を流す際、前記第2ゲート駆動信号をハイレベルに、前記第4ゲート駆動信号をローレベルにそれぞれ維持し、それによって前記第1スイッチ素子及び前記第4スイッチ素子を導通させ、前記第2スイッチ素子及び前記第3スイッチ素子を非導通させ、前記第2ゲート駆動信号をハイレベルからローレベルに立下げ、それによって前記第1スイッチ素子及び前記第4スイッチ素子を非導通させ、前記デッドオフ時間を開始させ、その状態で前記第4ゲート駆動信号をローレベルからハイレベルに立上げ、それによって前記第2スイッチ素子及び前記第3スイッチ素子を導通させ、直流電源に還流電流を流し、所定時間経過後、前記第4ゲート駆動信号をハイレベルからローレベルに立下げ、それによって前記第2スイッチ素子及び前記第3スイッチ素子を再度非導通させ、さらに、他の所定時間経過後、前記第4ゲート駆動信号をローレベルからハイレベルに立上げ、それによって前記第1スイッチ素子及び前記第4スイッチ素子を非導通のまま、前記第2スイッチ素子及び前記第3スイッチ素子を非導通させ、前記デッドオフ時間を終了させ、前記負荷に対して前記第1方向とは逆の第2方向に電流を流すことを特徴とする請求項2に記載のインバータ装置。前記第1及び第4スイッチ素子の2つのゲートのうち、直流電源の電圧が順バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第1ゲート駆動信号とし、逆バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第2ゲート駆動信号とし、前記第2及び第3スイッチ素子の2つのゲートのうち、直流電源の電圧が順バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第3ゲート駆動信号とし、逆バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第4ゲート駆動信号として、前記制御回路は、負荷に対して第1方向に電流を流す際、前記第1ゲート駆動信号及び前記第2ゲート駆動信号をハイレベルに、前記第3ゲート駆動信号及び前記第4ゲート駆動信号をローレベルにそれぞれ維持し、それによって前記第1スイッチ素子及び前記第4スイッチ素子を導通させ、前記第2スイッチ素子及び前記第3スイッチ素子を非導通させ、前記第2ゲート駆動信号をハイレベルからローレベルに立下げ、その後前記第1ゲート駆動信号をハイレベルからローレベルに立下げ、それによって前記第1スイッチ素子及び前記第4スイッチ素子を非導通させ、前記デッドオフ時間を開始させ、その状態で前記第3ゲート駆動信号をローレベルからハイレベルに立上げ、その後前記第4ゲート駆動信号をローレベルからハイレベルに立上げ、それによって前記第2スイッチ素子及び前記第3スイッチ素子を導通させ、直流電源に還流電流を流し、所定時間経過後、前記第3ゲート駆動信号をハイレベルに維持したまま、前記第4ゲート駆動信号をハイレベルからローレベルに立下げ、それによって前記第2スイッチ素子及び前記第3スイッチ素子を再度非導通させ、さらに、他の所定時間経過後、前記第3ゲート駆動信号をハイレベルに維持したまま、前記第4ゲート駆動信号をローレベルからハイレベルに立上げ、それによって前記第1スイッチ素子及び前記第4スイッチ素子を非導通のまま、前記第2スイッチ素子及び前記第3スイッチ素子を非導通させ、前記デッドオフ時間を終了させ、前記負荷に対して前記第1方向とは逆の第2方向に電流を流すことを特徴とする請求項2に記載のインバータ装置。前記双方向スイッチ素子は、GaN/AlGaNを用いた横型トランジスタ構造を有するスイッチ素子であることを特徴とする請求項1乃至請求項4のいずれか一項に記載の電源装置。本発明は、上記従来例の問題を解決するためになされたものであり、デッドオフ時間中の還流電流の損失を小さくすると共に、寄生ダイオードの逆回復時間を短くすることが可能なインバータ装置を提供することを目的とする。上記目的を達成するため、発明の一態様に係るインバータ装置は、4つの双方向スイッチ素子でブリッジ回路を構成し、互いに直列接続されていない2組のスイッチ素子を、デッドオフ時間を介して交互にオン及びオフさせるインバータ装置であって、前記デッドオフ時間中、そのデッドオフ時間の直前に非導通であったスイッチ素子の組を一時的に導通させて還流電流を流すことを特徴とする。また、本発明の他の一態様に係るインバータ装置は、第1スイッチ素子と第2スイッチ素子の直列回路と第3スイッチ素子と第4スイッチ素子の直列回路が並列接続されて構成され、前記第1スイッチ素子と前記第3スイッチ素子の接続点及び前記第2スイッチ素子と前記第4スイッチ素子の接続点をそれぞれ直流電力の入出力端子とし、前記第1スイッチ素子と前記第2スイッチ素子の接続点及び前記第3スイッチ素子と前記第4スイッチ素子の接続点を交流電力の出力端子とするブリッジ回路と、前記第1スイッチ素子及び前記第4スイッチ素子を同期駆動すると共に、前記第2スイッチ素子及び前記第3スイッチ素子を前記第1スイッチ素子及び前記第4スイッチ素子の同期駆動に対して所定のデッドオフ時間を介して同期駆動する制御回路を備えたインバータ装置であって、前記第1スイッチ素子、前記第2スイッチ素子、前記第3スイッチ素子及び前記第4スイッチ素子は、それぞれ寄生ダイオードの向きが互いに逆となるように構成された2つのゲートを有する双方向スイッチ素子であり、前記制御回路は、前記デッドオフ時間中、そのデッドオフ時間の直前に非導通であったスイッチ素子の組を一時的に導通させることを特徴とする。上記構成において、前記第1及び第4スイッチ素子の2つのゲートのうち、直流電源の電圧が順バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第1ゲート駆動信号とし、逆バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第2ゲート駆動信号とし、前記第2及び第3スイッチ素子の2つのゲートのうち、直流電源の電圧が順バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第3ゲート駆動信号とし、逆バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第4ゲート駆動信号として、前記制御回路は、前記第1ゲート駆動信号及び前記第3ゲート駆動信号を常時ハイレベルに維持し、負荷に対して第1方向に電流を流す際、前記第2ゲート駆動信号をハイレベルに、前記第4ゲート駆動信号をローレベルにそれぞれ維持し、それによって前記第1スイッチ素子及び前記第4スイッチ素子を導通させ、前記第2スイッチ素子及び前記第3スイッチ素子を非導通させ、前記第2ゲート駆動信号をハイレベルからローレベルに立下げ、それによって前記第1スイッチ素子及び前記第4スイッチ素子を非導通させ、前記デッドオフ時間を開始させ、その状態で前記第4ゲート駆動信号をローレベルからハイレベルに立上げ、それによって前記第2スイッチ素子及び前記第3スイッチ素子を導通させ、直流電源に還流電流を流し、所定時間経過後、前記第4ゲート駆動信号をハイレベルからローレベルに立下げ、それによって前記第2スイッチ素子及び前記第3スイッチ素子を再度非導通させ、さらに、他の所定時間経過後、前記第4ゲート駆動信号をローレベルからハイレベルに立上げ、それによって前記第1スイッチ素子及び前記第4スイッチ素子を非導通のまま、前記第2スイッチ素子及び前記第3スイッチ素子を非導通させ、前記デッドオフ時間を終了させ、前記負荷に対して前記第1方向とは逆の第2方向に電流を流すことが好ましい。または、上記構成において、前記第1及び第4スイッチ素子の2つのゲートのうち、直流電源の電圧が順バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第1ゲート駆動信号とし、逆バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第2ゲート駆動信号とし、前記第2及び第3スイッチ素子の2つのゲートのうち、直流電源の電圧が順バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第3ゲート駆動信号とし、逆バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第4ゲート駆動信号として、前記制御回路は、負荷に対して第1方向に電流を流す際、前記第1ゲート駆動信号及び前記第2ゲート駆動信号をハイレベルに、前記第3ゲート駆動信号及び前記第4ゲート駆動信号をローレベルにそれぞれ維持し、それによって前記第1スイッチ素子及び前記第4スイッチ素子を導通させ、前記第2スイッチ素子及び前記第3スイッチ素子を非導通させ、前記第2ゲート駆動信号をハイレベルからローレベルに立下げ、その後前記第1ゲート駆動信号をハイレベルからローレベルに立下げ、それによって前記第1スイッチ素子及び前記第4スイッチ素子を非導通させ、前記デッドオフ時間を開始させ、その状態で前記第3ゲート駆動信号をローレベルからハイレベルに立上げ、その後前記第4ゲート駆動信号をローレベルからハイレベルに立上げ、それによって前記第2スイッチ素子及び前記第3スイッチ素子を導通させ、直流電源に還流電流を流し、所定時間経過後、前記第3ゲート駆動信号をハイレベルに維持したまま、前記第4ゲート駆動信号をハイレベルからローレベルに立下げ、それによって前記第2スイッチ素子及び前記第3スイッチ素子を再度非導通させ、さらに、他の所定時間経過後、前記第3ゲート駆動信号をハイレベルに維持したまま、前記第4ゲート駆動信号をローレベルからハイレベルに立上げ、それによって前記第1スイッチ素子及び前記第4スイッチ素子を非導通のまま、前記第2スイッチ素子及び前記第3スイッチ素子を非導通させ、前記デッドオフ時間を終了させ、前記負荷に対して前記第1方向とは逆の第2方向に電流を流すことが好ましい。さらに、上記各構成において、前記双方向スイッチ素子は、GaN/AlGaNを用いた横型トランジスタ構造を有するスイッチ素子であることが好ましい。本発明によれば、デッドオフ時間中、スイッチ素子の寄生ダイオードによらず、スイッチ素子を積極的に導通させて還流電流を流すので、還流電流に対する抵抗が小さくなり、還流電流の損失を小さくすることができる。また、デッドオフ時間中に還流電流を流し切ることにより、その後、非導通であったスイッチ素子が導通するまでの間に、各双方向スイッチの寄生ダイオードに逆バイアス電圧が掛かり、ダイオード機能を回復させることができる。そのため、非導通であったスイッチ素子が導通しても、直流電源は短絡されず、短絡による損失の発生を防止することができる。本発明の一実施形態に係るインバータ装置について説明する。図1は本実施形態に係るインバータ装置10の構成を示す。インバータ装置10では、第1スイッチ素子Q1及び第2スイッチ素子Q2の直列回路と第3スイッチ素子Q3及び第4スイッチ素子Q4の直列回路を並列接続してブリッジ回路が構成されている。また、直列接続された第1スイッチ素子Q1と第2スイッチ素子Q2の中間点P11及び直列接続された第3スイッチ素子Q3と第4スイッチ素子Q4の中間点P12から出力線S11及びS12が引き出されている。また、第1スイッチ素子Q1と第3スイッチ素子Q3の接続点及び第2スイッチ素子Q2と第4スイッチ素子Q4の接続点をそれぞれ直流電力の入出力端子直流電源11の接続点とする。本実施形態に係るインバータ装置10は、図15に示す従来例と比較して、第1乃至第4スイッチ素子Q1~Q4として、双方向スイッチ素子を用いて構成されている点が異なる。第1スイッチ素子Q1と第4スイッチ素子Q4の組及び第2スイッチ素子Q2と第3スイッチ素子Q3の組は、それぞれデッドオフ時間ΔTを挟んで交互に一定時間Dだけ同期駆動される図6参照。このインバータ装置10は、デッドオフ時間ΔT中に、負荷12に対する電力供給に寄与しなかった双方向スイッチ素子の組を一時的に導通させ、双方向スイッチ素子の寄生ダイオードを速やかに回復させている。図2は、双方向スイッチ素子例えば第1スイッチ素子Q1の等価回路を示す。双方向スイッチ素子Q1は、例えば、寄生ダイオードD11とD12の方向が互いに逆になるように2つのMOSFETを接続した構造と等価である。従って、便宜上、双方向スイッチ素子Q1を2つのスイッチ素子Q11とQ12の直列接続として説明する。また、C11,C12は寄生容量を示す。この双方向スイッチ素子Q1は、部分的には寄生ダイオードD11及びD12を有しているけれども、全体としては寄生ダイオードを有していないことになる。他のスイッチ素子Q2~Q4についても同様である。図3は、図1に示す構成を図2に示す等価回路で置き換えたものである。ここで、スイッチ素子Q11とQ41、Q12とQ42、Q21とQ31、Q22とQ32が同期して駆動され、これら各組のスイッチ素子のゲートに入力されるゲート駆動信号をそれぞれVga1,Vga2,Vgb1及びVgb2とする。Vga1を第1ゲート駆動信号、Vga2を第2ゲート駆動信号、Vgb1を第3ゲート駆動信号、Vgb2を第4ゲート駆動信号と称する。また、スイッチ素子Q11~Q42の寄生ダイオードをD11~D42、寄生容量をC11~C42とする。次に、第1乃至第4スイッチ素子Q1~Q4として用いられる双方向スイッチ素子の具体例について説明する。図4及び5は、GaN/AlGaNを用いた横型トランジスタ構造を有する双方向スイッチ素子300の構成を示す。図4は双方向スイッチ素子300の構成を示す平面図であり、図5はA-A断面図である。なお、この双方向スイッチ素子300は、2つの電極D1及びD2間に2つのゲートG1及びG2が設けられているので、デュアルゲート型と呼ばれている。図4及び5に示すように、横型のデュアルゲートトランジスタ構造の双方向スイッチ素子300は、耐圧を維持する箇所を1箇所とした損失の少ない双方向素子を実現する構造である。すなわち、ドレイン電極D1及びD2はそれぞれGaN層に達するように形成され、ゲート電極G1及びG2はそれぞれAlGaN層の上に形成されている。ゲート電極G1,G2に電圧が印加されていない状態では、ゲート電極G1,G2の直下のAlGaN/GaNヘテロ界面に生じる2次元電子ガス層に電子の空白地帯が生じ、電流は流れない。一方、ゲート電極G1,G2に電圧が印加されると、ドレイン電極D1からD2に向かって又はその逆にAlGaN/GaNヘテロ界面に電流が流れる。ゲート電極G1とG2の間は、耐電圧を必要とし、一定の距離を設ける必要があるが、ドレイン電極D1とゲート電極G1の間及びドレイン電極D2とゲート電極G2の間は耐電圧を必要としない。そのため、ドレイン電極D1とゲート電極G1及びドレイン電極D2とゲート電極G2とが、絶縁層Inを介して重複していてもよい。なお、この構成の素子はドレイン電極D1,D2の電圧を基準として制御する必要があり、2つのゲート電極G1,G2にそれぞれ駆動信号を入力する必要があるそのため、デュアルゲートトランジスタ構造と呼ぶ。このGaN/AlGaNを用いた横型トランジスタ構造を有する双方向スイッチ素子300は、MOSFETに比べて導通抵抗が小さく、スイッチ素子の導通時における損失がひじょうに小さいという特徴を有している。第1駆動方法次に、本実施形態に係るインバータ装置10の第1駆動方法について説明する。第1駆動方法における第1乃至第4ゲート駆動信号Vga1,Vga2,Vgb1及びVgb2のタイムチャートを図6に示す。第1スイッチ素子Q1と第4スイッチ素子Q4及び第2スイッチ素子Q2と第3スイッチ素子Q3は、基本的にデッドオフ時間ΔTを挟んで交互にオン及びオフされる。第1駆動方法によれば、第1ゲート駆動信号Vga1及び第3ゲート駆動信号Vgb1として常時ハイレベルの信号が出力され、スイッチ素子Q11,Q21,Q31及びQ41は導通しているものとする。図7は、図6に示すタイムチャートにおける時刻t1でのスイッチ素子Q11~Q42のオン又はオフ及び電流の流れを示す。時刻t1では、第2ゲート駆動信号Vga2がハイレベルであるので、スイッチ素子Q12とQ42が導通する。また、スイッチ素子Q12,Q22,Q32及びQ42の寄生ダイオードD12,D22,D32及びD42には逆バイアスの電圧が掛かっており、寄生ダイオードが有効に回復している。一方、第4ゲート駆動信号Vgb2がローレベルであるので、スイッチ素子Q22とQ32の寄生ダイオードD22及びD32により、スイッチ素子Q22とQ32は非導通である。すなわち、負荷12には、矢印A方向第1方向に電流が流れる。その間、スイッチ素子Q22とQ32の寄生容量C22及びC32が充電される。また、負荷12もインダクタや静電容量などを有しており、これらにもエネルギーが蓄積される。図8は、タイムチャートにおける時刻t2でのスイッチ素子Q11~Q42のオン又はオフ及び電流の流れを示す。時刻t2では、第2ゲート駆動信号Vga2がローレベルであるので、スイッチ素子Q12とQ42が非導通となる。この状態では、スイッチ素子Q22,Q32の寄生容量C22,C32に充電された電荷が、それぞれ寄生ダイオードD22,D32を介して放電される。スイッチ素子Q22の寄生容量C22からの放電電流は、スイッチ素子Q12の寄生ダイオードD12に対しては順方向に流れ、スイッチ素子Q11を介して直流電源11に還流する。また、スイッチ素子Q22の寄生容量C22からの放電電流の一部は、負荷12に流れる。前述のように、スイッチ素子Q42の寄生ダイオードD42は有効に回復しているので、スイッチ素子Q22の寄生容量C22からの放電電流及び負荷12からの電流は、スイッチ素子Q42の寄生ダイオードD42によりスイッチ素子Q42には流れない。そのため、スイッチ素子Q22の寄生容量C22からの放電電流及び負荷12からの電流は、スイッチ素子Q32の寄生ダイオードD32及びスイッチ素子Q31を介して直流電源11に還流する。図9は、タイムチャートにおける時刻t3でのスイッチ素子Q11~Q42のオン又はオフ及び電流の流れを示す。時刻t3では、第4ゲート駆動信号Vgb2がハイレベルであるので、スイッチ素子Q22とQ32が導通する。この状態では、スイッチ素子Q22,Q32の寄生容量C22,C32に充電された電荷が、それぞれ寄生ダイオードD22,D32及びスイッチ素子Q22,Q32のトランジスタ構造を介して放電される。上記のように、双方向スイッチ素子300の損失、すなわち導通抵抗はひじょうに小さいので、スイッチ素子Q22,Q32の寄生容量C22,C32に充電された電荷が短時間に放電される。すなわち、直流電源11に対して還流する際、一時的にスイッチ素子Q22及びQ32を導通させることによって、寄生ダイオードによる損失を大幅に低減させることができる。スイッチ素子Q22,Q32の寄生容量C22,C32に充電された電荷や負荷12に蓄積されたエネルギーが全て放電されると、直流電源11への還流電流が停止する。図10は、タイムチャートにおける時刻t4でのスイッチ素子Q11~Q42のオン又はオフ及び電流の流れを示す。時刻t4では、第4ゲート駆動信号Vgb2がローレベルであるので、スイッチ素子Q12とQ42が非導通となる。ところが、直流電源11への還流電流は、スイッチ素子Q12及びQ32の寄生ダイオードD12及びD32の順方向に流れるため、スイッチ素子Q12及びQ32の寄生ダイオードD12及びD32はすぐにはダイオード機能が回復しない。上記のようにスイッチ素子Q11及びQ31は常時オンしているので、スイッチ素子Q12の寄生ダイオードD12及びスイッチ素子Q32の寄生ダイオードD32には、直流電源11の電圧が逆バイアスとして掛かり、これら寄生ダイオードD12及びD32のダイオード機能は速やかに回復する逆回復時間が短くなる。図11は、タイムチャートにおける時刻t5でのスイッチ素子Q11~Q42のオン又はオフ及び電流の流れを示す。タイムチャートにおける時刻t5では、第2ゲート駆動信号Vga2がローレベルのまま、第4ゲート駆動信号Vgb2がハイレベルになり、スイッチ素子Q22とQ32が導通し、スイッチ素子Q12とQ42が非導通となる。その結果、負荷12には矢印B方向第2方向に逆向きの電流が流れる。スイッチ素子Q12の寄生ダイオードD12が回復した後でスイッチ素子Q22を導通させれば、スイッチ素子Q11,Q12,Q21,Q22の順には電流は流れないので、直流電源11の短絡を防止することができ、損失を低減させることができる。なお、スイッチ素子Q2とQ3の導通状態からスイッチ素子Q1とQ4の導通状態に移行させるときは、上記説明中の第2ゲート駆動信号Vga2と第4ゲート駆動信号Vgb2のオン及びオフを入れ替えればよい。これらの動作を繰り返すことにより、負荷12には交流電力が供給される。第2駆動方法次に、本実施形態に係るインバータ装置10の第2駆動方法について説明する。第2駆動方法における第1乃至第4ゲート駆動信号Vga1,Vga2,Vgb1及びVgb2のタイムチャートを図12に示す。図6に示す第1駆動方法では、第1ゲート駆動信号Vga1及び第3ゲート駆動信号Vgb1として常時ハイレベルの信号を出力したが、第2駆動方法では、適宜第1ゲート駆動信号Vga1及び第3ゲート駆動信号Vgb1をローレベルに切り換えている。第1ゲート駆動信号Vga1は、第2ゲート駆動信号Vga2がローレベルからハイレベルに立上がるよりも前にローレベルからハイレベルに立上がっている必要がある。また、第1ゲート駆動信号Vga1は、第2ゲート駆動信号Vga2がハイレベルからローレベルに立下がった後にハイレベルからローレベルに立下がる必要がある。第3ゲート駆動信号Vgb1及び第4ゲート駆動信号Vgb2についても同様である。図13は、図8に対応し、図12に示すタイムチャートにおける時刻t2でのスイッチ素子Q11~Q42のオン又はオフ及び電流の流れを示す。時刻t2では、第1乃至第4ゲート駆動信号VGa1,Vga2,Vgb1及びVgb2が全てローレベルであるので、スイッチ素子Q11~Q42の全てが非導通となる。時刻t1では、図7に示す場合と同じく、スイッチ素子Q11の寄生ダイオードD11には順方向に電流が流れていたので、寄生ダイオードD11の逆回復時間中、寄生ダイオードD11に逆方向の電流が流れうる。そのため、時刻t2においてスイッチ素子Q11及びQ12が非導通であったとしても、還流電流はスイッチ素子Q12の寄生ダイオードD12を順方向に流れ、さらにスイッチ素子Q11の寄生ダイオードD11を逆方向に流れる。スイッチ素子Q21及びQ31についても、同様に、寄生ダイオードD21及びD31の逆回復時間中、寄生ダイオードD21及びD31に逆方向の電流が流れる。図14は、図9に対応し、図12に示すタイムチャートにおける時刻t3でのスイッチ素子Q11~Q42のオン又はオフ及び電流の流れを示す。時刻t3では、第1ゲート駆動信号VGa1及び第2ゲート駆動信号Vga2がローレベルで、第3ゲート駆動信号Vgb1及び第4ゲート駆動信号Vgb2がハイレベルである。そのため、スイッチ素子Q11,Q12,Q41及びQ42が非導通、スイッチ素子Q21,Q22,Q31及びQ32が導通となる。直流電源11に対して還流する際、一時的にスイッチ素子Q22及びQ32を導通させることによって、寄生ダイオードによる損失を大幅に低減させることができる。なお、図7、図10及び図11に対応する場合は特に図示しないが、上記第1駆動方法の場合と同様である。このように、第2駆動方法によれば、スイッチ素子Q11,Q21,Q31及びQ41のゲートに駆動信号が入力されていない期間が存在するので、第1駆動方法に比べて、ゲート駆動電力を低減させることができる。"