符号化制御パラメータを設定する設定手段と、第1のサイズを持つブロックの画素データを周波数変換し、変換係数の一部を除いて所定の値に置き換えて変換を行う第1の変換手段と、前記第1のサイズより小さい第2のサイズを持つブロックの画素データを周波数変換する第2の変換手段と、前記符号化制御パラメータに基づき、前記第1の変換手段の使用を制限するブロックサイズ決定手段と、前記決定されたブロックサイズに基づいて前記第1の変換手段の出力または前記第2の変換手段の出力を制御して符号化する符号化手段と、を有することを特徴とする画像符号化装置。前記ブロックサイズ決定手段が前記符号化制御パラメータの値と閾値を比較し、前記符号化制御パラメータの値が前記閾値よりも小さい場合に第2のサイズのブロックのみを用い、そうでなければ第1および第2のサイズのブロックを用いることを決定することを特徴とする請求項1に記載の画像符号化装置。前記符号化手段が前記ブロックサイズ決定手段の結果に基づき、符号化する際のブロックを選択することを特徴とする請求項1に記載の画像符号化装置。前記符号化制御パラメータは量子化ステップから算出される値であることを特徴とする請求項1に記載の画像符号化装置。前記符号化制御パラメータによるブロックサイズの制御を行うか否かの情報を符号化することを特徴とする請求項1に記載の画像符号化装置。画像符号化装置を制御する画像符号化方法であって、符号化制御パラメータを設定する設定工程と、第1のサイズを持つブロックの画素データを周波数変換し、変換係数の一部を除いて所定の値に置き換えて変換を行う第1の変換工程と、第1のサイズより小さい第2のサイズを持つブロックの画素データを周波数変換する第2の変換工程と、前記符号化制御パラメータに基づき、第1の変換工程の使用を制限するブロックサイズ決定工程と、前記決定されたブロックサイズに基づいて前記第1の変換工程の出力または前記第2の変換工程の出力を制御して符号化する符号化工程と、を有することを特徴とする画像符号化方法。量子化ステップを表す符号化データを復号し、符号化制御パラメータを復元する復号手段と、ブロックまたはブロック内を再分割したブロック内の係数を表す符号化データを復号する周波数復号手段と、第1のサイズを持つブロックのデータを逆周波数変換し、画素データを生成する第1の逆変換手段と、第1のサイズより小さい第2のサイズを持つブロックのデータを逆周波数変換し、画素データを生成する第2の逆変換手段と、前記符号化制御パラメータに基づき、符号化されているブロックサイズを獲得するブロックサイズ復元手段と、前記周波数復号手段の結果を前記獲得されたブロックサイズに基づいて前記第1の逆変換手段または前記第2の逆変換手段への入力を制御して画像データを復号する復号手段と、を有することを特徴とする画像復号装置。画像復号装置を制御する画像復号方法であって、量子化ステップを表す符号化データを復号し、符号化制御パラメータを復元する復号工程と、ブロックまたはブロック内を再分割したブロック内の係数を表す符号化データを復号する周波数復号工程と、第1のサイズを持つブロックのデータを逆周波数変換し、画素データを生成する第1の逆変換工程と、第1のサイズより小さい第2のサイズを持つブロックのデータを逆周波数変換し、画素データを生成する第2の逆変換工程と、前記符号化制御パラメータに基づき、符号化されているブロックサイズを獲得するブロックサイズ復元工程と、前記周波数復号工程の結果を前記獲得されたブロックサイズに基づいて前記第1の逆変換工程または前記第2の逆変換工程への入力を制御して画像データを復号する復号工程と、を有することを特徴とする画像復号方法。コンピュータが読み出して実行することにより、前記コンピュータを、請求項1に記載の画像符号化装置として機能させることを特徴とするプログラム。コンピュータが読み出して実行することにより、前記コンピュータを、請求項7に記載の画像復号装置として機能させることを特徴とするプログラム。しかしながら、64画素×64画素ブロックや32画素×32画素ブロックなどの大きなブロックでは直交変換の演算自体のコストも高く、発生する係数も非常に多くなるため、これをシーケンシャルに符号化すると符号化に時間がかかる。一方で、その係数を削減して符号化を行い、符号量を圧縮する方法として、直交変換後に高周波の係数を強制的に0にする方式が知られている。また、32画素×32画素ブロックの際に64個の係数のみを送る方式が考えられる。これを採用することで大きなブロックで伝送する係数を低減することができ、圧縮効率を向上させることが可能になった。ところが、当然、高周波の係数を一律に落としてしまうため、高周波が再現されず、画質の大きな劣化を伴うことになった。H.264でも採用されているような動き補償やイントラ予測による残差成分には高周波がより多く含まれるのでさらに劣化が大きくなる。また、量子化ステップが小さければ量子化後に0以外の値を持つ量子化係数は非常に多くなるが、一律に高周波を0にするため、量子化ステップを下げても画質が上がらないという問題も生じている。また、大きなブロックサイズの変換は画素の入出力、変換係数の入出力も多く、演算コストも非常に高いものとなっている。上述の問題点を解決するため、本発明の画像符号化装置は以下の構成を有する。すなわち、符号化制御パラメータを設定する設定手段と、第1のサイズを持つブロックの画素データを周波数変換し、変換係数の一部を除いて所定の値に置き換えて変換を行う第1の変換手段と、前記第1のサイズより小さい第2のサイズを持つブロックの画素データを周波数変換する第2の変換手段と、前記符号化制御パラメータに基づき、前記第1の変換手段の使用を制限するブロックサイズ決定手段と、前記決定されたブロックサイズに基づいて前記第1の変換手段の出力または前記第2の変換手段の出力を制御して符号化する符号化手段とを有することを特徴とする。本発明により、大きなブロックでの変換係数の固定値による置き換えを制限することで、画質の向上を図ることができる。特に、係数の発生に大きく寄与する量子化パラメータに関連してブロックサイズを決定することで、好適にブロックサイズを制限することができる。また、ブロックサイズの制限を行うことで、ブロック分割を表す符号化データを削減できるという効果がある。以下、添付の図面を参照して、本願発明をその好適な実施形態に基づいて詳細に説明する。なお、以下の実施形態において示す構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。<実施形態1>本発明の実施形態を、図1から図11を使って説明する。図1は本発明の第1の実施形態である画像符号化装置の構成を示すブロック図である。図1において、1は画像データを入力する端子である。2は画像データを一時的に格納するバッファである。3は画像を複数の基本ブロックに分割する基本ブロック分割部である。本実施形態では説明を容易にするため、基本ブロックのサイズを32画素×32画素として説明するが、これに限定されない。4は基本ブロックを分割して直交変換を行うブロックのサイズの変換ブロックを形成する変換ブロックサイズ分割決定部である。ここでは変換ブロックとして、ブロック分割を行わない32画素×32画素、16画素×16画素、8画素×8画素、4画素×4画素のそれぞれ変換ブロックに分割されるものとする。ただし、分割の方法はこれに限定されない。8は分割された変換ブロック単位でイントラ予測や動き補償予測を行い、予測誤差を算出する予測部である。9は前記予測誤差に対して直交変換を行い空間周波数の係数を得る直交変換部である。本実施形態では周波数変換としてDCT変換を例にとり説明するがこれに限定されず、アダマール変換等の変換でももちろん構わない。直交変換部9は、変換ブロック分割サイズ決定部4で分割された複数種の変換ブロックサイズに対応する直交変換を行う機能を備えている。ただし、32画素×32画素、16画素×16画素の直交変換については、係数の内、低周波の8画素×8画素の係数のみを演算し、それ以外は0を出力する。図3は変換ブロックの係数の値の配置を表した図である。図3aは32画素×32画素の直交変換後の係数を表す図であり、同様に図3bは16画素×16画素の直交変換後の係数を表す図である。いずれの図においても黒塗りの画素は直交変換によって求められた係数を保持するが、それ以外の白抜きで表された画素は0の値となる。なお、この保持される係数の配置はこれに限定されない。10は得られた係数に対して、量子化パラメータ符号化制御パラメータに従って量子化を行い、量子化係数を得る量子化部である。11は各種ヘッダや各ブロックの量子化パラメータ等を符号化し、さらに前記量子化係数に対してエントロピー符号化を行うエントロピー符号化部である。エントロピー符号化の方式は特に限定されないが、算術符号やハフマン符号による符号化を行う。5は不図示のユーザが画質を制御するための指示を受ける端子であり、6はその指示に従って、量子化部10に設定する量子化パラメータの初期値を生成する量子化ステップ設定部である。7は前記量子化パラメータの初期値を参照して変換ブロック分割部で分割する際に最大の変換ブロックサイズを決定する最大変換ブロックサイズ決定部である。15は量子化部10で生成された量子化係数から係数を復元する逆量子化部であり、16は前記復元された係数に直交変換部9の逆変換を行い、予測誤差を復元する逆直交変換部である。17は前記予測誤差と予測結果を加算する予測誤差加算部である。18は復号した画像を格納しておくフレームメモリである。19はフレームメモリ18の内容と入力される変換ブロック単位の画像データを比較して動き検出を行った動き補償を行う動き補償部である。20は前記動き検出の結果である動きベクトルを符号化して動きベクトル符号を生成する動きベクトル符号化器である。21は変換ブロック分割サイズ決定部4で基本ブロックを変換ブロックに分割した状態の情報を符号化し、ブロック分割符号を生成するブロック分割情報符号化部である。12はエントロピー符号化部11、動きベクトル符号化部20、ブロック分割情報符号化部21からの出力を統合、整列してビットストリームとして出力する多重化部である。13は前記ビットストリームを外部に出力する端子である。14はビットストリームの符号量に基づき、量子化パラメータを制御するレート制御部である。上記の構成において、画像符号化処理の動作について説明する。処理に先立ち、不図示のユーザは符号化する際の画質に関して端子5を経由して量子化パラメータ設定部6に指示を送る。量子化パラメータ設定部6はユーザが高画質を望んでいれば小さな値の量子化パラメータを設定し、低画質でもビットを削減することを望んでいれば大きな値の量子化パラメータを設定する。本実施形態では説明を容易にするため、量子化パラメータQPを小さい値QSに設定する高画質モードと、量子化パラメータQPを大きな値QLに設定する高効率モードの設定が行えるものとして説明を行う。ただし、設定の方法はこれに限定されない。量子化パラメータ設定部6で設定された量子化パラメータは最大変換ブロックサイズ決定部7とレート制御部14に入力される。最大変換ブロックサイズ決定部7は入力された量子化パラメータQPの値がQLであれば、その変換のブロックサイズを最大32画素×32画素とする。また、入力された量子化パラメータQPの値がQSであれば、その変換のブロックサイズの最大を8画素×8画素に限定する。外部から端子1を介して順次、画像データが入力され、バッファ2に蓄積される。基本ブロック分割部3は入力される順に32画素×32画素のブロックを切り出し、変換ブロック分割サイズ決定部4に入力する。変換ブロック分割サイズ決定部4において、各ブロックサイズで分割した際の符号化コストを算出してコストが小さい分割の組み合わせを選択する。図2に変換ブロック分割サイズ決定部4の詳細な構成の一例を表すブロック図を示す。図2においては、31は基本ブロック3から基本ブロックの画素データを入力する端子である。32は入力された画素データを格納するバッファである。33はバッファ32に格納された32画素×32画素に対してDCT変換を行う32×32変換部である。34はバッファ32に格納された32画素×32画素に対して縦横4分割にし、各16画素×16画素のブロックに対してDCT変換を行う16×16変換部である。35はバッファ32に格納された32画素×32画素に対して縦横4分割にし、各8画素×8画素のブロックに対してDCT変換を行う8×8変換部である。36はバッファ32に格納された32画素×32画素に対して縦横8分割にし、各4画素×4画素のブロックに対してDCT変換を行う4×4変換部である。37から40はコスト算出部であり、それぞれの入力になる直交変換結果を入力し、符号化コストを算出する。算出の方法としてラグランジュ乗数を用いてブロックのコストを求める方法がある。また、コストの算出方法はこれに限定されず、例えば、各変換ブロックでの分散やエッジ量等のアクティビティを用いて判定する方法などがある。41から44は対応するコスト算出部37から40に対応して、求められたコストを変換ブロック単位で蓄積するコストバッファである。45はこれらのコストバッファに格納された各変換ブロックのコストを読み出し、基本ブロック内でもっともコストが小さくなるような組み合わせを選択する変換ブロック分割決定部である。46は変換ブロック分割決定部45の出力である選択された組み合わせの情報を変換ブロックの分割情報として出力する端子であり、図1の予測部8、直交変換部9、動き補償部19、ブロック分割情報符号化部21に出力される。47は前記変換ブロック分割情報を受け取り、バッファ32から前記変換ブロック分割情報に従って、変換ブロックを切り出して出力する変換ブロック分割部であり、48は前記分割された変換ブロックの画素データを順次出力する端子である。49は図1の最大変換ブロックサイズ決定部7から変換ブロックの最大サイズを入力する端子である。本実施形態では量子化パラメータの値がQLであれば32を、QSであれば8を入力する。50は端子49からの入力に従って、32×32変換部33、コスト算出部37、コストバッファ41、16×16変換部34、コスト算出部38、コストバッファ42を動作させるか否かを制御する制御器である。制御の信号はこれらに加えて、変換ブロック分割決定部45にも入力される。上記の構成において、変換ブロック分割処理の動作について説明する。端子49から変換ブロックの最大サイズが制御器50に入力される。制御器50は変換ブロックの最大サイズが32であれば、32×32変換部33、コスト算出部37、コストバッファ41、16×16変換部34、コスト算出部38、コストバッファ42を動作する状態に設定する。また、変換ブロックの最大サイズが8であれば、32×32変換部33、コスト算出部37、コストバッファ41、16×16変換部34、コスト算出部38、コストバッファ42を休止する状態に設定する。この時、ハードウェアに供給する電源も切断する。端子31から基本ブロックの画素データ32画素×32画素を入力し、バッファ32に蓄積する。制御器50が32×32変換部33、コスト算出部37、コストバッファ41、16×16変換部34、コスト算出部38、コストバッファ42を動作させているとする。その時、バッファ32のデータを32×32変換部33、16×16変換部34、8×8変換部35、4×4変換部36が変換ブロックサイズごとに読み出す。そして、それぞれのサイズでDCT変換を行い、その変換係数を各々に接続されたコスト算出部37から40に入力する。コスト算出部37から40はその係数から符号化コストを算出し、各々に接続されたコストバッファに蓄積される。コストバッファ41では変換ブロックを32画素×32画素とした場合の1個のコストが格納される。コストバッファ42では変換ブロックを16画素×16画素とした場合の4個のコストがその位置に従って格納される。コストバッファ43では変換ブロックを8画素×8画素とした場合の16個のコストがその位置に従って格納される。コストバッファ44では変換ブロックを4画素×4画素とした場合の64個のコストがその位置に従って格納される。一方、制御器50が32×32変換部33、コスト算出部37、コストバッファ41、16×16変換部34、コスト算出部38、コストバッファ42を休止させているとする。その時、バッファ32のデータを8×8変換部35、4×4変換部36が変換ブロックサイズごとに読み出し、それぞれのサイズでDCT変換を行い、その変換係数を各々に接続されたコスト算出部39と40に入力する。コスト算出部39と40はその係数から符号化コストを算出し、各々に接続されたコストバッファに蓄積される。コストバッファ43では変換ブロックを8画素×8画素とした場合の16個のコストがその位置に従って格納される。コストバッファ44では変換ブロックを4画素×4画素とした場合の64個のコストがその位置に従って格納される。全てのコストがコストバッファ41から44に入力されたら、変換ブロック分割決定部45は制御器50がコストバッファ41から44の全てを動作させていれば、これらのコストを比較し、もっともコストの低い分割の組み合わせを選択する。図4に図1の量子化パラメータ設定部6で高効率モードが選択されて、変換ブロックの最大サイズが32となった場合の変換ブロック分割の一例を示す。32画素×32画素のブロックは16画素×16画素の変換ブロックAとD、8画素×8画素の変換ブロックのBA、BB、BC、BD、CB、CD、さらに4画素×4画素の変換ブロックのCAA、CAB、CAC、CAD、CBA、CBB、CBC、CBDに分割されている。すなわち、ブロック分割の状態とサイズについて32画素×32画素のブロックは16画素×16画素ブロックに分割される16画素×16画素のブロックAは分割されない16画素×16画素のブロックBは8画素×8画素ブロックに分割される8画素×8画素のブロックBAは分割されない8画素×8画素のブロックBBは分割されない8画素×8画素のブロックBCは分割されない8画素×8画素のブロックBDは分割されない16画素×16画素のブロックCは8画素×8画素ブロックに分割される8画素×8画素のブロックCAは4画素×4画素ブロックに分割される8画素×8画素のブロックCBは分割されない8画素×8画素のブロックCCは4画素×4画素ブロックに分割される8画素×8画素のブロックCDは分割されない16画素×16画素のブロックDは分割されないと表され、これが変換ブロックの分割情報となる。また、図5に、図1の量子化パラメータ設定部6で高画質モードが選択されて、変換ブロックの最大サイズが8となった場合の変換ブロック分割の一例を示す。8画素×8画素の変換ブロックのAA、AB、AC、AD、BA、BB、BC、BD、CB、CD、DA、DB、DC、DDと4画素×4画素の変換ブロックのCAA、CAB、CAC、CAD、CBA、CBB、CBC、CBDに分割されている。図4の16画素×16画素の変換ブロックは8画素×8画素の変換ブロックに再分割されている。この時、図5の変換ブロックの分割情報は32画素×32画素のブロックは16画素×16画素ブロックに分割される16画素×16画素のブロックAは8画素×8画素ブロックに分割される8画素×8画素のブロックAAは分割されない8画素×8画素のブロックABは分割されない8画素×8画素のブロックACは分割されない8画素×8画素のブロックADは分割されない16画素×16画素のブロックBは8画素×8画素ブロックに分割される8画素×8画素のブロックBAは分割されない8画素×8画素のブロックBBは分割されない8画素×8画素のブロックBCは分割されない8画素×8画素のブロックBDは分割されない16画素×16画素のブロックCは8画素×8画素ブロックに分割される8画素×8画素のブロックCAは4画素×4画素ブロックに分割される8画素×8画素のブロックCBは分割されない8画素×8画素のブロックCCは4画素×4画素ブロックに分割される8画素×8画素のブロックCDは分割されない16画素×16画素のブロックDは8画素×8画素ブロックに分割される8画素×8画素のブロックDAは分割されない8画素×8画素のブロックDBは分割されない8画素×8画素のブロックDCは分割されない8画素×8画素のブロックDDは分割されないとなる。これらの変換ブロックの分割情報は変換ブロック分割決定部45から端子46を介して、図1の予測部8、直交変換部9、動き補償部19、ブロック分割情報符号化部21に出力されると同時に変換ブロック分割部47に入力される。変換ブロック分割部47では変換ブロックの分割情報に基づき、順にバッファ32から変換ブロックのデータを読み出して、端子48から図1の予測部8及び動き補償部19に出力する。図1に戻り、変換ブロックサイズ分割決定部4で生成された変換ブロック分割情報と変換ブロックの画素データは予測部8と動き補償部19に入力される。動き補償部19では画素ブロックのデータに基づき、フレームメモリ18から当該変換ブロックに対して動き予測を行い、動きベクトルと参照する画素ブロックを生成して予測部8に入力する。また、動きベクトルは動きベクトル符号化部20で符号化され、動きベクトル符号データとして多重化部12に入力される。予測部8では入力された画素データに対してイントラ予測を行い、動き補償部19から入力された動き補償の予測結果と比較し、予測誤差の小さいものを選択し予測モードを決定する。選択された予測結果と入力された画素ブロックとの差分をとり、予測誤差データを生成する。生成された予測誤差データは直交変換部9に入力される。また、その時に使用された予測結果は予測誤差加算部17に入力される。また、予測モードは多重化部12に出力される。直交変換部9は予測誤差に対して変換ブロックの分割情報の示す直交変換を行う。直交変換部9の詳細なブロック図を図6に示す。図6において、60は図1の変換ブロックサイズ分割決定部4から変換ブロック分割情報を入力する端子である。61は図1の最大変換ブロックサイズ決定部7から変換ブロックの最大サイズを入力する端子である。62は図2の制御器50と同様に、端子61からの入力に従って、32×32変換部65、16×16変換部66を動作させるか否かを制御する制御器である。63は図1の予測部8から予測誤差データを入力する端子である。64、69はセレクタであり、端子60から入力された変換ブロック分割情報の変換ブロックサイズに基づいて入力先または出力先を選択する。65は入力された32画素×32画素の変換ブロックに対してDCT変換を行い32×32の係数データを得る32×32変換部である。34は入力された16画素×16画素の変換ブロックに対してDCT変換を行い16×16の係数データを得る16×16変換部である。67はバッファ32に入力された8画素×8画素の変換ブロックに対してDCT変換を行い8×8の係数データを得る8×8変換部である。68はバッファ32に入力された4画素×4画素の変換ブロックに対してDCT変換を行い4×4の係数データを得る4×4変換部である。70は各変換で得られた係数データを出力する端子である。上記の構成において、直交変換処理の動作について説明する。処理に先立ち、端子61から変換ブロックの最大サイズが入力され、制御器62に入力される。制御器62は変換ブロックの最大サイズが32であれば、32×32変換部65、16×16変換部66を動作する状態に設定する。また、変換ブロックの最大サイズが8であれば、32×32変換部65、16×16変換部66を休止する状態に設定する。この時、ハードウェアに供給する電源も切断する。端子60から変換ブロック分割情報が入力され、セレクタ64とセレクタ69に入力される。入力された変換ブロックサイズが32であれば、セレクタ64はその出力先を32×32変換部65とし、セレクタ69はその入力先を32×32変換部65とする。以下同様に、入力された変換ブロックサイズが16であれば、セレクタ64はその出力先を16×16変換部65とし、セレクタ69はその入力先を16×16変換部66とする。入力された変換ブロックサイズが8であれば、セレクタ64はその出力先を8×8変換部65とし、セレクタ69はその入力先を8×8変換部67とする。入力された変換ブロックサイズが4であれば、セレクタ64はその出力先を4×4変換部65とし、セレクタ69はその入力先を4×4変換部68とする。端子63から入力された変換ブロックの画素データはセレクタ64で該当するサイズの変換部に入力される。各変換部で変換して得られた変換ブロックの係数データはセレクタ69を介して端子70から出力される。この時、32×32変換部65では図3aに示す8×8の部分の値が計算され、その他の白い部分は0となるように変換される。同様に、16×16変換部66では図3bに示す8×8の部分の値が計算され、その他の白い部分は0となるように変換される。図1に戻り、直交変換部9で生成された係数データは量子化部10に入力される。量子化部10ではレート制御部14で決定された量子化パラメータを用いて量子化を行い、量子化係数データを生成し、エントロピー符号化部11に出力する。合わせて、この時使用した量子化パラメータもエントロピー符号化部11に出力される。エントロピー符号化部11は入力された量子化パラメータ、量子化係数等を符号化する。符号化の方法は特に限定しないが、例えば、量子化パラメータは直前の変換ブロックの量子化で使用した量子化パラメータとの差分をハフマン符号化する。量子化係数もH.264符号化方式同様に1次元の配列にし、可変長符号化することで実現される。一方、量子化部10で得られた量子化係数データは逆量子化部15に入力され、量子化パラメータを用いて逆量子化を行い、係数データを復元する。復元された係数データは逆直交変換部16に入力され、予測誤差データを復元する。復元された予測誤差データは予測誤差加算部17に入力され、予測部8で生成されたイントラ予測の予測値または動き補償によって得られた予測値が入力され、加算されてフレームメモリ18の対応する領域に格納される。また、変換ブロックサイズ分割決定部4で決定された変換ブロックの分割情報はブロック分割情報符号化部21で符号化される。変換ブロック分割情報は左上、右上、左下、右下の順で符号化されるものとして説明する。分割されていれば1を、分割されていなければ0を割り当てて符号化するものとする。最初に、基本ブロックに対して分割が生じているので、基本ブロックが分割されていることを表す基本ブロック分割フラグに1を設定する。もし分割がされずに32画素×32画素の変換が行われるのであれば、基本ブロック分割フラグに0を設定する。続いて16画素×16画素の変換ブロックAについて、分割が行われているか否かの情報をAブロック分割フラグとして表す。すなわち、分割されていればこの値は1となり、そうでなければ0となる。ブロックAが再度分割され、8画素×8画素のブロックに分割される場合、再度、4画素×4画素のブロックに分割されるか否かのブロック分割フラグを設定する。図4のブロックの分割について、132画素×32画素のブロックは16画素×16画素ブロックに分割される016画素×16画素のブロックAは分割されない116画素×16画素のブロックBは8画素×8画素ブロックに分割される08画素×8画素のブロックBAは分割されない08画素×8画素のブロックBBは分割されない08画素×8画素のブロックBCは分割されない08画素×8画素のブロックBDは分割されない116画素×16画素のブロックCは8画素×8画素ブロックに分割される18画素×8画素のブロックCAは4画素×4画素ブロックに分割される08画素×8画素のブロックCBは分割されない18画素×8画素のブロックCCは4画素×4画素ブロックに分割される08画素×8画素のブロックCDは分割されない016画素×16画素のブロックDは分割されないといった状態になる。同様に図5のブロック分割については下記のような変換ブロックの分割フラグを生成する。132画素×32画素のブロックは16画素×16画素ブロックに分割される116画素×16画素のブロックAは8画素×8画素ブロックに分割される08画素×8画素のブロックAAは分割されない08画素×8画素のブロックABは分割されない08画素×8画素のブロックACは分割されない08画素×8画素のブロックADは分割されない116画素×16画素のブロックBは8画素×8画素ブロックに分割される08画素×8画素のブロックBAは分割されない08画素×8画素のブロックBBは分割されない08画素×8画素のブロックBCは分割されない08画素×8画素のブロックBDは分割されない116画素×16画素のブロックCは8画素×8画素ブロックに分割される18画素×8画素のブロックCAは4画素×4画素ブロックに分割される08画素×8画素のブロックCBは分割されない18画素×8画素のブロックCCは4画素×4画素ブロックに分割される08画素×8画素のブロックCDは分割されない116画素×16画素のブロックDは8画素×8画素ブロックに分割される08画素×8画素のブロックDAは分割されない08画素×8画素のブロックDBは分割されない08画素×8画素のブロックDCは分割されない08画素×8画素のブロックDDは分割されないとなる。符号の順番はこれに限定されず、例えば、最初に32画素×32画素のブロックの分割フラグ、16画素×16画素ブロックへの分割が行われるのであれば、それに続いて16画素×16画素ブロックの分割フラグ4ビットと続けていけてもよい。4画素×4画素ブロックはそれ以下のサイズの変換ブロックがないため、分割フラグ情報は生成しない。図11に分割フラグの符号化の流れをフローチャートによって説明する。ステップS051にて、基本ブロックが16画素×16画素の変換ブロックに分割されているか否かを判定し、分割されているのであればステップS053に進み、そうでなければステップS052に進む。ステップS052にて、基本ブロックが16画素×16画素の変換ブロックに分割されていないので符号0を分割フラグに割り当てる。その後、変換ブロックの分割がないので、符号化処理を終了する。ステップS053にて、基本ブロックが16画素×16画素の変換ブロックに分割されていないので符号1を分割フラグに割り当て、続いて、16画素×16画素ブロック内の処理を行う。ステップS054にて、左上から右下の順番で対象となっている16画素×16画素の変換ブロックが8画素×8画素の変換ブロックに分割されているか否かを判定する。分割されているのであればステップS056に進み、そうでなければステップS054に進む。ステップS055にて、16画素×16画素の変換ブロックが8画素×8画素の変換ブロックに分割されていないので符号0を分割フラグに割り当てる。その後、ステップS061に進む。ステップS056にて、16画素×16画素の変換ブロックが8画素×8画素の変換ブロックに分割されていないので符号1を分割フラグに割り当て、ステップS057に進む。ステップS057にて、左上から右下の順番で対象となっている8画素×8画素の変換ブロックが4画素×4画素の変換ブロックに分割されているか否かを判定する。分割されているのであればステップS059に進み、そうでなければステップS058に進む。ステップS058にて、8画素×8画素の変換ブロックが4画素×4画素の変換ブロックに分割されていないので符号0を分割フラグに割り当てる。その後、ステップS060に進む。ステップS059にて、8画素×8画素の変換ブロックが4画素×4画素の変換ブロックに分割されていないので符号1を分割フラグに割り当て、ステップS060に進む。ステップS060にて、処理していた16画素×16画素の変換ブロックの全ての8画素×8画素の変換ブロックの符号化が終わったか否かを判定し、終了していれば、ステップS061に進む。そうでなければ次の8画素×8画素の変換ブロックを処理するためにステップS057に戻る。ステップS061にて、処理していた32画素×32画素の変換ブロックの全ての16画素×16画素の変換ブロックの符号化が終わったか否かを判定し、終了していれば、分割フラグの符号化処理を終了する。そうでなければ次の8画素×8画素の変換ブロックを処理するためにステップS057に戻る。このように、エントロピー符号化部11から量子化パラメータ、量子化係数、予測部8から予測モード、動きベクトル符号化部20から動きベクトルの各符号データと、ブロック分割情報符号化部21で符号化された分割フラグは多重化部12に入力される。多重化部12では所定の順にそれぞれの符号データが整列されて、ビットストリームとして端子13から出力される。また、ビットストリームはレート制御部14に入力され、量子化パラメータ設定部6で設定した量子化パラメータを参照して新たな量子化パラメータが生成される。例えば、量子化パラメータ設定部6で設定した量子化パラメータから変更できる幅を設定してその中で制御を実現するようにする。以上、符号化の処理の簡単な流れを、図面を用いて説明する。図9は符号化処理の全体をフローチャートで表した図である。ステップS001にて、処理を始めるにあたり、画質を決定する量子化パラメータを設定する。ステップS002にて、設定された量子化パラメータを用いて、使用する変換ブロックの最大サイズを決定する。例えば、設定された量子化パラメータQPと閾値Thとを比較し、量子化パラメータQPが閾値Thより大きければ、変換ブロックの最大サイズを基本ブロックのサイズとする。量子化パラメータQPが閾値Th以下であれば変換ブロックの最大サイズを変換後に変数を0に置き換えることのないブロックサイズと制限する。ステップS003にて、1フレーム分の画像データを読み込む。ステップS004にて、読み込まれた1フレーム画像データを基本ブロック本実施形態では64画素×64画素のブロックに分割する。ステップS005にて、1つの基本ブロックデータを読み込み、ブロック分割を行った場合の各サイズでのコストを算出し、コストの総和が最小になるように変換ブロックの分割方法を決定する。ステップS006にて、決定されたブロック分割の情報を符号化する。ステップS007にて、分割された変換ブロックを順に読み出し、イントラ予測や動画の場合は動き補償を行い、予測値を算出する。ステップS008にて、算出された変換ブロックの予測値と入力を比較し、予測誤差を算出し、その予測誤差をそれぞれのサイズの直交変換を行う。変換後、量子化パラメータによって量子化し、量子化結果を符号化する。ステップS009にて、量子化結果に対して逆量子化、逆直交変換を行い、予測誤差を再生し、ステップS006で算出した予測値と加算し、再生画像を生成して、これを保持する。ステップS010にて、処理している基本ブロック内の変換ブロックについてステップS007からステップS009の処理が終了したか否かを判定する。終了していれば、ステップS011に進み、終了していなければ次の変換ブロックを対象にしてステップS007からステップS009を行う。ステップS011にて、符号化された量子化パラメータや量子化係数の符号データ、その他の符号データを出力する。ステップS012にて、フレーム内の全ての基本ブロックに対して、ステップS005からステップS011までの処理が終了していれば、ステップS012に進み、終了していなければ次の基本ブロックを対象にしてステップS003からステップS012を行う。ステップS013にて、画像データの次のフレームがあるか否かを判定し、次フレームがあればステップS003からの処理を行い、もしなければ処理を終了する。以上説明した方法で、分割する際に最大の変換ブロックサイズを決定することにより、係数が強制的に0になる大きな変換ブロックの使用を制限することにより、画質の劣化を効率的に抑制することができる。また、量子化係数の発生を制御する量子化パラメータに基づいてその制御を行うことにより、画質制御を好適に行うことが可能になる。また、大きな変換ブロックは計算が複雑で、回路規模も大きく消費電力も高いことから、これを最大の変換ブロックサイズが大きな変換ブロックを制限することで、計算量の削減や消費電力の抑制を行うことができるようになる。また、本実施形態では復号側は通常の復号を行うことで画像を再生することができる。なお、本実施形態では基本ブロックサイズ、ブロックの分割方法はこれに限定されない。例えば、基本ブロックサイズは64画素×64画素と大きなものを採用しても構わないし、分割方法も例えば8画素×4画素といった長方形でも構わない。また、本実施形態では量子化パラメータ設定部6で設定した量子化パラメータによって最大変換ブロックサイズを決定し、レート制御14においてその量子化パラメータが大きく変動しないように設定したがこれに限定されない。図7に示すようにレート制御部22で決定された新たな量子化パラメータを最大変換ブロックサイズ決定部23に入力してこれを元にフレームやスライス単位で最大変換ブロックサイズを決定しても構わない。また、本実施形態では変換ブロックサイズ分割決定部4の構成を図2のように示したが、これに限定されず、各分割でのコストの算出をより正確なものとするため、図8のように構成しても構わない。各ブロックサイズでのコスト算出の前に各ブロックサイズでの予測誤差を用いる方法である。すなわち、80は端子であり、図1のフレームメモリ18から動き予測に必要な参照フレームの画像データを入力する。81は32画素×32画素の単位でイントラ予測または動き補償による予測を行う32×32予測部であり、85は32画素×32画素で動きベクトル探索を行い、予測データを算出する32×32動き補償部である。以下、16×16変換部34の前に16×16予測部82と16×16動き補償部86を、8×8変換部35の前に8×8予測部83と8×8動き補償部87を、4×4変換部36の前に4×4予測部84と4×4動き補償部88を備える。さらには、ここで生成した予測誤差を後段の処理に送ることで、図1の予測部8、動き補償部19を削減することできる。また、図10に示すように最大変換ブロックサイズの決定において、量子化パラメータのみならず、量子化マトリックスを考慮することも可能である。すなわち、ステップS002において、設定された量子化パラメータQPと閾値Thとを比較する例について説明したが、量子化パラメータQPのみならず、その量子化マトリックスQM[0~i]iは変換ブロックのサイズで与えられるを考慮してもよい。図10では量子化マトリックスQM[0~i]を設定する量子化マトリックス設定部110があり、ここで設定された量子化マトリックスQM[0~i]と量子化パラメータQPを用いて、係数Qsumを算出する。Qsum=ΣQM[m]×QPこの係数Qsumと閾値Thmとを比較して、量子化パラメータQsumが閾値Thmより大きければ、変換ブロックの最大サイズを基本ブロックのサイズとする。量子化パラメータQsumが閾値Thm以下であれば変換ブロックの最大サイズを変換後に変数を0に置き換えることのないブロックサイズと制限してもよい。なお、本実施形態ではフレーム間差分を用いた動画像の符号化を例にとって説明したが、これに限定されず、イントラ予測のみを使うことで、静止画像の符号化に用いることができることは自明である。<実施形態2>第1の実施形態においては、最大変換ブロックサイズを用いて、変換ブロックのサイズの制限を行う例を示したが、本実施形態では、最大変換ブロックサイズを用いて、ブロック分割の符号化方法の制御を合わせて行う例を説明する。図12において、107は最大変換ブロックサイズ決定部7で決定された最大変換ブロックサイズを符号化する最大変換ブロックサイズ符号化部である。121はブロック分割情報符号化部であり、第1実施形態のブロック分割情報符号化部21とは最大変換ブロックサイズ決定部7から最大ブロックサイズが入力されることが異なる。112は多重化部である。ブロック分割情報符号化部121の処理を図13のフローチャートを用いて説明する。なお、図13の中で第1の実施形態の図11と同じ処理を行うステップに関しては同番号を付与し、説明を省略する。ステップS151にて、最大変換ブロックサイズ決定部7から入力された変換ブロックの最大サイズが16画素×16画素の変換ブロックか否かを判定する。変換ブロックの最大サイズが16画素×16画素の変換ブロックであればステップS054に進み、そうでなければステップS152に進む。ステップS152にて、変換ブロックの最大サイズが8画素×8画素の変換ブロックか否かを判定する。変換ブロックの最大サイズが8画素×8画素の変換ブロックであればステップS059に進み、そうでなければステップS055に進む。以下、ステップS051は最大変換ブロックサイズが32画素×32画素の場合に行われる。この場合、第1の実施形態と同様にステップS051からステップS061の処理を行い、分割フラグを符号化する。ステップS151にて最大変換ブロックサイズが16画素×16画素と判定されれば、ステップS054からステップSS061の処理を行い、分割フラグを符号化する。これにより、分割フラグは16画素×16画素の変換ブロックに対する分割16画素×16画素、8画素×8画素、及び、4画素×4画素の情報を符号化することになる。ステップS152にて最大変換ブロックサイズが8画素×8画素と判定されれば、ステップS054からステップSS061の処理を行い、分割フラグを符号化する。これにより、分割フラグは8画素×8画素の変換ブロックに対する分割8画素×8画素、及び、4画素×4画素の情報を符号化することになる。以上の動作により、図5のブロック分割については、その最大変換ブロックサイズが8画素×8画素であれば、08画素×8画素のブロックAAは分割されない08画素×8画素のブロックABは分割されない08画素×8画素のブロックACは分割されない08画素×8画素のブロックADは分割されない08画素×8画素のブロックBAは分割されない08画素×8画素のブロックBBは分割されない08画素×8画素のブロックBCは分割されない08画素×8画素のブロックBDは分割されない18画素×8画素のブロックCAは4画素×4画素ブロックに分割される08画素×8画素のブロックCBは分割されない18画素×8画素のブロックCCは4画素×4画素ブロックに分割される08画素×8画素のブロックCDは分割されない08画素×8画素のブロックDAは分割されない08画素×8画素のブロックDBは分割されない08画素×8画素のブロックDCは分割されない08画素×8画素のブロックDDは分割されないとなる。第1実施形態で説明した図5の分割フラグの符号化に比べ、132画素×32画素のブロックは16画素×16画素ブロックに分割される116画素×16画素のブロックAは8画素×8画素ブロックに分割される116画素×16画素のブロックBは8画素×8画素ブロックに分割される116画素×16画素のブロックCは8画素×8画素ブロックに分割される116画素×16画素のブロックDは8画素×8画素ブロックに分割されるといった符号が省略できる。また、最大変換ブロックサイズは最大変換ブロックサイズ符号化部107で符号化される。符号化方法は特に限定しない。例えば、最大変換ブロックサイズが32画素×32画素であればインデックス0を、16画素×16画素であればインデックス1を、8画素×8画素であればインデックス2を割り振り、2ビットの符号で表現することができる。符号化された最大ブロックサイズと分割フラグは多重化部112で所定の順にそれぞれの符号データが整列されて、ビットストリームとして端子13から出力される。以上説明した方法で、分割する際に最大の変換ブロックサイズにしたがって、ブロック分割を表す符号を決定することにより、少ない符号量で第1実施形態と同様に、画質の劣化を効率的に抑制することができる。なお、最大ブロックサイズは量子化パラメータによって決定したが、これに限定されず、個別に設定しても構わない。また、第1、2の実施形態では最大ブロックサイズを基本ブロックサイズと高域を強制的に0にしない例を説明したが、これに限定されず、上記のようにその中間を備え、16画素×16画素とすることも可能である。また、本実施形態では必ず最大変換ブロックサイズを設定するように構成したが、これに限定されず図14の構成をとることも可能である。図14において、端子151は不図示のユーザが設定した最大変換ブロックサイズを用いて符号化するか否かを入力する端子である。最大変換ブロックサイズ決定部158は第1の実施形態の最大変換ブロックサイズ決定部7とは端子151の指示に従って最大変換ブロックサイズの決定を制御する点が異なる。157は最大変換ブロックサイズ符号化部であるが、上記の最大変換ブロックサイズ符号化部157とは端子151からの入力を受ける点が異なる。122は多重化部であり図14の多重化部112とはプロファイルの符号データを受け取ることにある端子151から最大変換ブロックサイズを設定して符号化を行う場合は、上記の説明と変わらず、最大変換ブロックサイズを決定して最大変換ブロックサイズを符号化して伝送する。端子151から最大変換ブロックサイズを設定しない場合は、最大変換ブロックサイズ決定部158は最大変換ブロックサイズを基本ブロックのサイズ32画素×32画素に固定する。また、最大変換ブロックサイズ符号化部157は動作せず、最大変換ブロックサイズの符号化は行わない。このようにすることで、従来の方式との互換性を保つこともできるようになる。また、最大変換ブロックサイズを用いて符号化するか否かをビットストリームの属性を表すヘッダ情報に含めることによって実現しても構わない。例えば、H.264符号化方式にあるSEI符号を用いて記述しても良いし、また、本発明を使用するプロファイルを用いても構わない。図15において、160はプロファイル設定部であり、端子151から最大変換ブロックサイズを設定して符号化を行う場合は、最大変換ブロックサイズ符号を用いるプロファイル例えば拡張プロファイルとし、符号化を行わない場合は基本プロファイルとする。これらのプロファイルを識別する符号を生成し、多重化部122に入力され、プロファイルを識別する符号をビットストリームに埋め込む。これにより、ビットストリームの早い段階で最大ブロックサイズによる制御を行うか否かが早い段階で明確になる。ビットストリームの早い段階で制御の可否が分かれば、変換部の省電力化と早期に行うことができるようになる。<実施形態3>図16は、本発明の第3の実施形態に係る画像復号装置の構成を示すブロック図である。本実施形態では、第1実施形態で生成された符号化データの復号を例にとって説明する。図16において、201は第1の実施形態で生成されたビットストリームを入力する端子であり、202は第1の実施形態の図1に記載された多重化部12の逆の処理によって、それぞれの符号に分離する分離部である。203は分離部202から量子化パラメータの符号を受け取り、復号する量子化パラメータ復号部である。204は復号された量子化パラメータから最大変換ブロックサイズを算出する最大変換ブロックサイズ設定部である。205は量子化係数の符号データを復号するエントロピー復号部周波数復号部である。206は量子化パラメータ復号部203で復号された量子化パラメータを用いて逆量子化を行う逆量子化部逆周波数変換部である。207は逆量子化で得られた係数データを復号して予測誤差データを再生する逆直交変換部である。208は分離部202で分離された予測に関する符号を復号し、フレームメモリ213から復号済み画像を読み出して予測を行う予測部である。第1実施形態の図1に記載の予測部8と同様の機能を果たす。209は動きベクトルの符号を復号し、動きベクトルを再生して、動き補償部210に入力する動きベクトル復号部である。210は再生された動きベクトルに基づいてフレームメモリ213から動き補償を行う動き補償部である。211は予測部208で生成された予測データと逆直交変換部207で再生した予測誤差データを加算して復号画像を生成する予測誤差加算部である。212は復号されて得た各変換ブロックの再生画像データを基本ブロックにまとめる基本ブロック合成部である。213は復号画像を保持するフレームメモリである。214は第1実施形態の図1に記載のブロック分割情報符号化部21で符号化された復号するブロック分割情報復号部である。215は端子であり、復号した画像データを外部に出力する端子である。上記の構成において、端子201からビットストリームが入力され、分離部202に入力される。分離部202は量子化パラメータに関する符号を量子化パラメータ復号部203に送る。量子化された係数の符号化データはエントロピー復号部205に送る。予測モード、予測の手法等に関する符号化データは予測部208に送る。ブロック分割の情報を表す符号化データはブロック分割情報復号部214に入力される。最初に量子化パラメータの符号化データを読み込み、復号して、量子化パラメータQPを復号する。最大変換ブロックサイズ設定部204は第1実施形態の最大変換ブロックサイズ決定部7と同様に復号された量子化パラメータQPの値がQLであれば、その変換のブロックサイズを最大32画素×32画素とする。また、入力された量子化パラメータQPの値がQSであれば、その変換のブロックサイズの最大を8画素×8画素に限定する。変換ブロックサイズの最大値はエントロピー復号部205、逆量子化部206、逆直交変換部207、動き補償部210、基本ブロック合成部212に入力される。量子化係数の符号化データはエントロピー復号部205に入力され、復号を行い、量子化結果を復号する。量子化結果は逆量子化部206に入力され、量子化パラメータ復号部203で復号された量子化パラメータを用いて逆量子化を行い、係数データを得る。係数データは逆直交変換部207に入力され、第1実施形態の図1に記載の逆直交変換部の変換と同様の変換を行い、予測誤差を再生する。再生された予測誤差は予測誤差加算部211に入力される。逆直交変換部207の詳細について、図17を用いて説明する。図6において、260は図16の変換ブロック分割復号部214から変換ブロック分割情報を入力する端子である。261は図16の最大変換ブロックサイズ設定部204から変換ブロックの最大サイズを入力する端子である。262は図2の制御器50と同様に、端子261からの入力に従って、32×32変換部265、16×16変換部266を動作させるか否かを制御する制御器である。263は図16の予測部8から予測誤差データを入力する端子である。264、269はセレクタであり、端子260から入力された変換ブロック分割情報の変換ブロックサイズに基づいて入力先または出力先を選択する。265は入力された32画素×32画素の変換ブロックに対して逆DCT変換を行い32×32の画像データを得る32×32逆変換部である。266は入力された16画素×16画素の変換ブロックに対して逆DCT変換を行い16×16の画像データを得る16×16逆変換部である。267は入力された8画素×8画素の変換ブロックに対して逆DCT変換を行い8×8の画像データを得る8×8逆変換部である。268は入力された4画素×4画素の変換ブロックに対して逆DCT変換を行い4×4の画像データを得る4×4逆変換部である。270は各変換で得られた係数データを出力する端子である。上記の構成において、直交変換処理の動作について説明する。処理に先立ち、端子261から変換ブロックの最大サイズが入力され、制御器262に入力される。制御器262は変換ブロックの最大サイズが32であれば、32×32逆変換部265、16×16逆変換部266を動作する状態に設定する。また、変換ブロックの最大サイズが8であれば、32×32逆変換部265、16×16逆変換部266を休止する状態に設定する。この時、ハードウェアに供給する電源も切断する。端子260から復号された変換ブロック分割情報が入力され、セレクタ264とセレクタ269に入力される。設定された変換ブロックサイズが32であれば、セレクタ264はその出力先を32×32逆変換部265とし、セレクタ269はその入力先を32×32逆変換部265とする。以下同様に、入力された変換ブロックサイズが16であれば、セレクタ264はその出力先を16×16逆変換部266とし、セレクタ269はその入力先を16×16逆変換部266とする。入力された変換ブロックサイズが8であれば、セレクタ264はその出力先を8×8逆変換部267とし、セレクタ269はその入力先を8×8逆変換部267とする。入力された変換ブロックサイズが4であれば、セレクタ264はその出力先を4×4逆変換部268とし、セレクタ69はその入力先を4×4変換部268とする。端子263から入力された変換ブロックの係数データはセレクタ264で該当するサイズの逆変換部に入力される。各逆変換部で変換して得られた変換ブロックの予測誤差はセレクタ269を介して端子270から出力される。図16に戻り、予測の方法、予測のモード等の符号を予測部208は受け取り、復号する。これにより、イントラ予測であれば、フレームメモリ213から予測に用いる画素を予測モードで選択して予測データを再生する。動き補償であれば、動きベクトルの符号データを動きベクトル復号部209で復号し、この動きベクトルに基づいて、動き補償部210はフレームメモリ213から予測データを生成する。一方、分離部202で分離されたブロック分割を表す分割フラグはブロック分割情報復号部214で復号され、基本ブロック内の分割状況を取得する。予測データは予測誤差加算部211に入力され、前述の予測誤差に加算され、再生画像を得る。得られた再生画像は基本ブロック合成部212によって前記基本ブロック内の分割状況に基づいて基本ブロックとして合成される。その後、基本ブロック単位でフレームメモリ213に格納される。再生画像は端子215を介して外部に出力される。図18は、第3実施形態に係る画像復号装置における画像復号処理を示すフローチャートである。ステップS201にて、フレームの最初のブロックの量子化パラメータの値QPを復号する。ステップS202にて、復号された量子化パラメータQPの値がQLであれば、その変換のブロックサイズを最大32画素×32画素と設定する。また、入力された量子化パラメータQPの値がQSであれば、その変換のブロックサイズの最大を8画素×8画素と設定する。ステップS203にて、基本ブロック内のブロック分割情報を後述する方法で復号し、変換ブロックのサイズ、位置を獲得する。ステップS204にて、イントラ予測や動き補償によって予測データを生成する。ステップS205にて、係数の符号データを復号し、予測誤差の量子化結果を取得する。ステップS206にて、得られた予測誤差の量子化結果を逆量子化して逆変換を施すことで予測誤差を再生する。再生した予測誤差をステップS204で生成された予測データを加算し、画像データを復元する。ステップS207にて、復元された変換ブロックの画像データはステップS202で取得したブロック分割情報に基づいて基本ブロックを合成する。ステップS208にて、基本ブロック内の全ての変換ブロックについて処理が終了したか否かを判定する。全ての変換ブロックの復号処理が終了していればステップS209に進む。そうでなければ次の変換ブロックの処理を行うため、ステップS204に進む。ステップS209にて、フレーム内の全ての基本ブロックについて処理が終了したか否かを判定する。全ての基本ブロックの復号処理が終了していればステップS211に進む。そうでなければ次の基本ブロックの処理を行うため、ステップS203に進む。ステップS210にて、復号された1フレーム分の画像データを出力する。ステップS211にて、次に復号するフレームがあるか否かを判定する。全てのフレームの復号処理が終了していれば画像の復号処理を終了する。そうでなければ次のフレームの処理を行うため、ステップS201に進む。図19に分割フラグの復号処理のフローチャートを示す。ステップS251にて、入力された分割フラグが0か1かを判定し、0であれば、ステップS252に進み、そうでなければ、ステップS253に進む。ステップS252にて、基本ブロックは分割されず、32画素×32画素で変換ブロックの処理が行われるとし、分割フラグの復号処理を終了する。ステップS253にて、分割フラグが1を示しているので16画素×16画素の変換ブロックに分割されているとする。ステップS254にて、続いて入力された分割フラグが0か1かを判定し、0であれば、ステップS255に進み、そうでなければ、ステップS256に進む。ステップS255にて、16画素×16画素の変換ブロックは分割されず、16画素×16画素で変換ブロックの処理が行われるとし、ステップS261に進む。ステップS256にて、分割フラグが1を示しているので8画素×8画素の変換ブロックに分割されているとする。ステップS257にて、続いて入力された分割フラグが0か1かを判定し、0であれば、ステップS258に進み、そうでなければ、ステップS259に進む。ステップS258にて、8画素×8画素の変換ブロックは分割されず、8画素×8画素で変換ブロックの処理が行われるとし、ステップS260に進む。ステップS259にて、分割フラグが1を示しているので4画素×4画素の変換ブロックに分割されているとする。ステップS260にて、8画素×8画素の変換ブロック内の4画素×4画素の変換ブロックの有無について復号処理が終了したか否かを判定する。終了していればステップS261に進み、そうでなければ次の8画素×8画素の変換ブロックの処理を行うためにステップS257に進む。ステップS261にて、16画素×16画素の変換ブロック内の8画素×8画素以下の変換ブロックの有無について復号処理が終了したか否かを判定する。終了していれば分割フラグの復号処理を終了する。そうでなければ次の16画素×16画素の変換ブロックの処理を行うためにステップS254に進む。以上の構成と動作により、第1実施形態で生成されたビットストリームにおいて、最大変換ブロックサイズの設定を量子化パラメータから行うことで復号側でも演算量の削減や消費電力の低減が可能になる。さらに、逆量子化部206、逆直交変換部207、動き補償部210においては、バッファのサイズを適応的に確保することにより、メモリ等のハードウェア資源を有効に活用できる。動き補償部210では最大変換ブロックサイズを取得することで、フレームメモリ213からの読み出しの時のバッファを適応的に確保する。<実施形態4>図20は、本発明の第4の実施形態に係る画像復号装置の構成を示すブロック図である。本実施形態では、第2実施形態で生成された符号化データの復号を例にとって説明する。図20において、第3の実施形態の図16と同じ機能を果たすブロックについては同じ番号を付与し、説明を省略する。302は第1の実施形態の図14に記載された多重化部112の逆の処理によって、それぞれの符号に分離する分離部である。304は分離部302で分離された最大変換ブロックサイズを示す符号を復号する最大変換ブロックサイズ復号部である。314はブロック分割情報復号部であり、最大変換ブロックサイズ復号部から最大変換ブロックサイズの情報を取得してブロック分割情報を復号する。上記の構成において、画像の復号処理の動作について説明する。ビットストリームが端子201から入力され、分離部302に入力される。分離部302ではヘッダ情報、量子化パラメータの符号、最大変換ブロックサイズの符号、係数データの符号、動きベクトルの符号、ブロック分割情報の符号を入力し、それぞれを分離して後段に出力する。最大変換ブロックサイズの符号は最大変換ブロックサイズ復号部304に入力され、復号される。第2の実施形態ではそのサイズをインデックスとして符号化している。これを復号し、最大変換ブロックサイズが32画素×32画素/8画素×8画素のいずれかを取得する。取得した最大変換ブロックサイズの情報は関係する各部とブロック分割情報復号部314に入力する。ブロック分割情報復号部314は、最大変換ブロックサイズを最大変換ブロックサイズ復号部304から入力し、ブロック分割情報を表す分割フラグを分離部から入力する。図21にその詳細な処理をフローチャートにして示す。図21において、図19と機能を果たすステップは同じ番号を付与し、その説明を省略する。ステップS301にて、最大変換ブロックサイズが16画素×16画素であるか否かを判定し、そうであればステップS254に進み、そうでなければステップS302に進む。ステップS302にて、最大変換ブロックサイズが8画素×8画素であるか否かを判定し、そうであればステップS257に進み、そうでなければステップS251に進む。以上の動作により、最大変換ブロックサイズが32画素×32画素であれば、ステップS251からステップS261の処理を行う。最大変換ブロックサイズが16画素×16画素であれば、ステップS254からステップS261の処理を行う。最大変換ブロックサイズが8画素×8画素であれば、ステップS257からステップS261の処理を行う。以上の構成と動作により、第2実施形態で生成されたビットストリームにおいて、最大変換ブロックサイズの設定を量子化パラメータから行うことで復号側でも演算量の削減や消費電力の低減が可能になる。すなわち、最大変換ブロックサイズが符号化されているため、第1実施形態の符号に比べ、短い符号に対しても同様の効果を得ることができる。なお、第2の実施形態において、最大変換ブロックサイズを用いて符号化するか否かをビットストリームの属性を表すヘッダ情報に含める方法について説明した。この符号に対しても図22に示す構成をとることで復号できる。すなわち、ビットストリームに埋め込まれたプロファイルを識別する符号を分離器402が分離し、プロファイル復号部453に入力する。プロファイル復号部453は最大変換ブロックサイズ符号を用いるプロファイル例えば拡張プロファイルか符号化を行わない場合は基本プロファイルを復号する。拡張プロファイルであれば、最大変換ブロックサイズ復号部404を動作させて最大変換ブロックサイズを取得する。そうでなければ最大変換ブロックサイズを32に固定して出力するように設定することで同様の効果を得ることができる。<実施形態5>図20は、本発明の第4の実施形態に係る画像復号装置の構成を示すブロック図である。本実施形態では、第2実施形態で生成された符号化データの復号を例にとって説明する。図20において、第3の実施形態の図16と同じ機能を果たすブロックについては同じ番号を付与し、説明を省略する。302は第1の実施形態の図14に記載された多重化部112の逆の処理によって、それぞれの符号に分離する分離部である。304は分離部302で分離された最大変換ブロックサイズを示す符号を復号する最大変換ブロックサイズ復号部である。314はブロック分割情報復号部であり、最大変換ブロックサイズ復号部から最大変換ブロックサイズの情報を取得してブロック分割情報を復号する。上記の構成において、画像の復号処理の動作について説明する。ビットストリームが端子201から入力され、分離部302に入力される。分離部302ではヘッダ情報、量子化パラメータの符号、最大変換ブロックサイズの符号、係数データの符号、動きベクトルの符号、ブロック分割情報の符号を入力し、それぞれを分離して後段に出力する。最大変換ブロックサイズの符号は最大変換ブロックサイズ復号部304に入力され、復号される。第2の実施形態ではそのサイズをインデックスとして符号化している。これを復号し、最大変換ブロックサイズが32画素×32画素/8画素×8画素のいずれかを取得する。取得した最大変換ブロックサイズの情報は関係する各部とブロック分割情報復号部314に入力する。ブロック分割情報復号部314は、最大変換ブロックサイズを最大変換ブロックサイズ復号部304から入力し、ブロック分割情報を表す分割フラグを分離部から入力する。図21にその詳細な処理をフローチャートにして示す。図21において、図19と機能を果たすステップは同じ番号を付与し、その説明を省略する。ステップS301にて、最大変換ブロックサイズが16画素×16画素であるか否かを判定し、そうであればステップS254に進み、そうでなければステップS302に進む。ステップS302にて、最大変換ブロックサイズが8画素×8画素であるか否かを判定し、そうであればステップS257に進み、そうでなければステップS251に進む。以上の動作により、最大変換ブロックサイズが32画素×32画素であれば、ステップS251からステップS261の処理を行う。最大変換ブロックサイズが16画素×16画素であれば、ステップS254からステップS261の処理を行う。最大変換ブロックサイズが8画素×8画素であれば、ステップS257からステップS261の処理を行う。以上の構成と動作により、第2実施形態で生成されたビットストリームにおいて、最大変換ブロックサイズの設定を量子化パラメータから行うことで復号側でも演算量の削減や消費電力の低減が可能になる。すなわち、最大変換ブロックサイズが符号化されているため、第1実施形態の符号に比べ、短い符号に対しても同様の効果を得ることができる。なお、第2の実施形態において、最大変換ブロックサイズを用いて符号化するか否かをビットストリームの属性を表すヘッダ情報に含める方法について説明した。この符号に対しても図22に示す構成をとることで復号できる。すなわち、ビットストリームに埋め込まれたプロファイルを識別する符号を分離器402が分離し、プロファイル復号部453に入力する。プロファイル復号部453は最大変換ブロックサイズ符号を用いるプロファイル例えば拡張プロファイルか符号化を行わない場合は基本プロファイルを復号する。拡張プロファイルであれば、最大変換ブロックサイズ復号部404を動作させて最大変換ブロックサイズを取得する。そうでなければ最大変換ブロックサイズを32に固定して出力するように設定することで同様の効果を得ることができる。<実施形態6>上述した各処理部はハードウェアでもって構成しているものとして上記実施形態では説明した。しかし、上述した各処理部で行なう処理をコンピュータプログラムでもって構成しても良い。図23は、上記各実施形態に係る画像表示装置に適用可能なコンピュータのハードウェアの構成例を示すブロック図である。CPU2301は、RAM2302やROM2303に格納されているコンピュータプログラムやデータを用いてコンピュータ全体の制御を行うと共に、上記各実施形態に係る画像処理装置が行うものとして上述した各処理を実行する。即ち、CPU2301は、上述した各処理部として機能することになる。RAM2302は、外部記憶装置2306からロードされたコンピュータプログラムやデータ、I/Fインターフェース2309を介して外部から取得したデータなどを一時的に記憶するためのエリアを有する。更に、RAM2302は、CPU2301が各種の処理を実行する際に用いるワークエリアを有する。即ち、RAM2302は、例えば、フレームメモリとして割当てたり、その他の各種のエリアを適宜提供することができる。ROM2303には、本コンピュータの設定データや、ブートプログラムなどが格納されている。操作部2304は、キーボードやマウスなどにより構成されており、本コンピュータのユーザが操作することで、各種の指示をCPU2301に対して入力することができる。表示部2305は、CPU2301による処理結果を表示する。また表示部2305は例えば液晶ディスプレイのようなホールド型の表示装置や、フィールドエミッションタイプの表示装置のようなインパルス型の表示装置で構成される。外部記憶装置2306は、ハードディスクドライブ装置に代表される、大容量情報記憶装置である。外部記憶装置2306には、OSオペレーティングシステムや、上述した各部の機能をCPU2301に実現させるためのコンピュータプログラムが保存されている。更には、外部記憶装置2306には、処理対象としての各画像データが保存されていても良い。外部記憶装置2306に保存されているコンピュータプログラムやデータは、CPU2301による制御に従って適宜RAM2302にロードされ、CPU2301による処理対象となる。I/F2307には、LANやインターネット等のネットワーク、投影装置や表示装置などの他の機器を接続することができ、本コンピュータはこのI/F2307を介して様々な情報を取得したり、送出したりすることができる。2308は上述の各部を繋ぐバスである。上述の構成からなる作動は前述のフローチャートで説明した作動をCPU2301が中心となってその制御を行う。<その他の実施形態>本発明の目的は、前述した機能を実現するコンピュータプログラムのコードを記録した記憶媒体を、システムに供給し、そのシステムがコンピュータプログラムのコードを読み出し実行することによっても達成される。この場合、記憶媒体から読み出されたコンピュータプログラムのコード自体が前述した実施形態の機能を実現し、そのコンピュータプログラムのコードを記憶した記憶媒体は本発明を構成する。また、そのプログラムのコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステムOSなどが実際の処理の一部または全部を行い、その処理によって前述した機能が実現される場合も含まれる。さらに、以下の形態で実現しても構わない。すなわち、記憶媒体から読み出されたコンピュータプログラムコードを、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込む。そして、そのコンピュータプログラムのコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行って、前述した機能が実現される場合も含まれる。本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明したフローチャートに対応するコンピュータプログラムのコードが格納されることになる。