"Nビットのデジタル入力D{DN、DN-1、、D1}N:1、2、DN:MSB、D1:LSBをビット重み{BN、BN-2、、B1}によりアナログ出力OUT{OUT=CBDNBNDN-1BN-2D1B1}に変換するDAC手段と該DAC手段のビット重み{BN、BN-1、、B1}、定数CBと該DACの直線近似の係数A,定数Cを格納する係数、定数の格納ROM手段と該デジタル入力Dと該DAC手段の直線近似の該係数A,該定数Cから直線近似値YLを演算する直線近似値の演算手段と該DAC手段のビット重み{BN、BN-1、、B1}、定数CBを使い、該直線近似値の演算手段の出力YLをAD変換するNビットのAD変換演算回路手段と該NビットのAD変換演算回路手段の出力DA{DAN、DAN-1、、DA1}を該DAC手段に入力することにより直線歪を補正することを特徴とするDACの直線歪補正回路請求項1の該ビット重み{BN、BN-1、、B1}、定数CBと該デジタル入力DからYA=CBDNBNDN-1BN-2D1B1を演算するDACの実験式演算回路手段と該実験式演算回路手段の出力YAと該直線近似値の演算手段の出力YLから誤差YA-YLを演算し、該誤差の演算出力を該直線近似の係数Aで除算{YA-YL/A}し、除算した出力を該デジタル入力Dと加算するデジタル入力補正回路手段と該デジタル入力補正回路手段の出力DA{DAN、DAN-1、、DA1}を該DAC手段に入力することにより直線歪を補正することを特徴とするDACの直線歪補正回路図2はDAC8ビットR-2Rラダー型の回路図である単純化するためN=8とする。スイッチS8、S7、S1はデジタル入力DA{DA8、DA7、、DA1}11に対応する。例えば、DA8が0で、S8は2側にスイッチされ、DA8が1で、S8は3側にスイッチされる。同様にDA7、DA1はS7、S1の2側、3側スイッチを制御する。図2のR1、R3、R5、R15、R16は20KΩで、R2、R4、R14は10KΩにより構成されるR-2Rラダー10である。R112とR2は基準電源V413に接続され、10Vが供給される。スイッチS8、S7、S1の各2側は接地され、同じく各3側とR18はOPアンプU114の-入力に接続される。-10Vのバイアス電源V115はR1820KΩ、帰還抵抗R1710KΩはOPアンプU114の出力OUTを通して、OPアンプU114の-入力に接続され、OPアンプU114の出力OUTは5Vのバイアスが加えられる。デジタル入力DA{DA8、DA7、、DA1}11が全て0で、スイッチS8、S7、S1の各2側は接地され、OPアンプU114の出力OUTは5Vである。同様にデジタル入力DA{DA8、DA7、、DA1}11が全て1で、スイッチS8、S7、S1の各3側はOPアンプU114の-入力に接続され、OPアンプU114の出力OUTは-4.723Vになる。R-2Rラダー10の抵抗の不整合,スイッチのオン抵抗及びラダーの配線抵抗などの誤差のモデルとしてR120KΩ12が5増え、21KΩになったと仮定する。デジタル入力DA{DA8、DA7、、DA1}11とDAC1の出力OUTDの入出力特性は図3のようになる。図3のX軸DAは数式1に示し、Y軸はDAC1のOUTD測定値と誤差LSBで正規化である。図2のR-2Rラダー10で、R112の抵抗値が20KΩから21KΩになることにより図3のデジタル入力DA=128でOPアンプU114の出力OUTDがゼロ近辺で直線歪を生じる。本発明は、このような従来のDACの変換誤差直線歪を有していた問題を解決しようとするものであり、DACの直線歪の除去を実現することを目的とするものである。本発明は上記目的を達成するために係数、定数の格納ROM4に格納されたDAC1の直線近似の係数A,定数Cとデジタル入力Dから直線近似値の演算回路3により直線近似値YL=ADCを演算する。係数、定数の格納ROM4に格納されたDAC1のビット重み{B8、B7、、B1}、定数CBを構成要素とするAD変換演算回路2に直線近似値YLを入力し、YLのAD変換{DA8~DA1}を演算する。AD変換演算回路2の出力{DA8~DA1}をDAC1に入力することによりDAC1の出力が直線近似値YLとなり直線歪を補正する。また、AD変換演算回路2の代わりに直線近似値の演算回路3の出力YLとDAC1のビット重み{B8、B7、、B1}、定数CBを構成要素とする実験式演算回路5の出力YAからの誤差とデジタル入力Dをデジタル入力補正回路6により演算し、その出力{DA8~DA1}をDAC1に入力することによりDAC1の出力が直線近似値YLとなり直線歪を補正する。従来のDACの直線歪補正は補正のテーブルを参照してDACの直線歪を補正していたが、近年、DACの高精度化によりビット数が増え、この補正テーブルの容量は大きくなり、また、補正テーブルに歪補正データを書き込む時間も無視出来なくなってきた。本発明は次の効果が得られる。直線近似値の演算回路3の出力YLをAD変換演算回路2により演算し、その出力{DA8~DA1}をDAC1に入力することによりDAC1の出力を直線近似値YLにする構成により請求項1、また直線近似値の演算回路3の出力YLと実験式演算回路5の出力YAからの誤差とデジタル入力Dをデジタル入力補正回路6で演算する構成により請求項2直線歪を計算式の演算のみで補正するため、従来の大容量の補正のテーブルを必要とせず、規模の小さな構成となる。上述したように本発明のDACの直線歪補正は直線近似値の演算回路3、AD変換演算回路2請求項1の計算式の演算のみで、また直線近似値の演算回路3、実験式演算回路5、デジタル入力補正回路6請求項2の計算式の演算のみで直線歪補正することを提供する。以下、本発明の実施例1の形態を図1~図8に基づいて説明する。図1はDACの直線歪補正回路のブロック図で単純化するため8ビットN=8DACとする、図2はDAC1の回路図である。図2のR-2Rラダー10において、抵抗の不整合,スイッチのオン抵抗及びラダーの配線抵抗などの誤差でR1=20KΩ12が5増え、21KΩになった場合の直線歪補正を説明する。図1の係数、定数の格納ROM4は代表的な直線近似の係数A、定数Cと代表的なDAC1のビット重み{B8、B7、、B1}、定数CBが格納されている。直線近似の係数A、定数Cは直線近似値の演算回路3に、一方、ビット重み{B8、B7、、B1}、定数CBはAD変換演算回路2に供給される。直線近似値の演算回路3はデジタル入力D{D8、D7、、D1}から出力YLを数式2で演算し、その出力YLはAD変換演算回路2によりAD変換される。AD変換演算回路2のフローチャートを図8に示す。図8のADC開始により係数、定数の格納ROM4に格納されたDAC1の直線近似の係数A,定数C、ビット重みB,定数CBは直線近似値の演算回路3、AD変換演算回路2に供給される。直線近似値の演算回路3はデジタル入力D{D8、D7、、D1}から出力YLを数式2で演算し、直線近似値YLはYA255≦YL≦YA0の検査で、YESならば続行し、NOならば直線近似式の係数Aと定数Cを書き換えるYAは数式3を参照、YA0=5V、YA255=-4.723V。AD変換演算回路2は直線近似値の演算回路3の出力YLを以下の順にAD変換する。数式3のCBB8とYLの比較を行い、YL≧CBB8ならばDA8=1、YL=YL-{CBB8}YL<CBB8ならばDA8=0、YL=YLデジタル入力のMSBDA8を決定し、同様に数式3のCBB7からCBB1とYLを比較し、YL≧CBB7ならばDA7=1、YL=YL-{CBB7}YL<CBB7ならばDA7=0、YL=YLYL≧CBB1ならばDA1=1、YL=YL-{CBB1}YL<CBB1ならばDA1=0、YL=YLを行い、出力DA{DA8、DA7、、DA1}を出力し、AC変換を終了する。AD変換演算回路2は各ビット重み{B8、B7、、B1}、定数CBにより直線近似値の演算回路3の出力YLをAD変換し、その出力DA{DA8、DA7、、DA1}を得る。AD変換演算回路2の出力DA{DA8、DA7、、DA1}はDAC1に入力され、DAC1は直線近似値の演算回路3の出力YLを出力し、DAC1出力は直線歪を補正した出力OUTを得る。次に係数、定数の格納ROM4に格納されている直線近似の係数A、定数CとDAC1のビット重み{B8、B7、、B1}、定数CBの具体的な値を図5DACの入出力測定のブロック図と図2のDAC1のデジタル入力DA{DA8、DA7、、DA1}とOPアンプU114の出力OUTデジボル21出力OUTDを使って説明する。DAC1の直線近似の係数A、定数CとDAC1のビット重み{B8、B7、、B1}、定数CBの具体的な値を決定するためのブロックを図5DACの入出力測定のブロック図に示す。直線近似の係数A、定数CとDAC1のビット重み{B8、B7、、B1}、定数CBを測定するためにデジタル入力DとAD変換演算回路2出力DAが直線近似値の演算回路3とAD変換演算回路2を通して等しくなるように直線近似の係数A=-10/256、定数C=5、CB=5に設定する。この設定でD=DAとなり、直線近似値の演算回路3の数式2と数式3DAC1の実験式が等しくYL=YAなり、DAC1のビット重み{B8、B7、、B1}を得る数式4。数式4で演算したビット重み{B8、B7、、B1}と定数CBの値DACの入出力測定用を表1に示す。図2のDAC1にデジタル入力DA{DA8、DA7、、DA1}はデジタル入力D{D8、D7、、D1}と等しくなり、デジタル入力DをDAC1に入力し、直線歪を含むDAC1のOUTOPアンプU114の出力をデジタルボルトメータ21以下デジボルにより測定し、OUTDを得る。次に表2のDAと出力OUTDからDAC1の直線近似式の係数Aと定数Cを回帰により求める。回帰の独立変数をDA、従属変数を出力YLとし、係数A=00376673907609456Volt/LSB、定数C=494117129115337Voltを得る直線近似式は数式2を参照。DAC1の直線近似式出力YLとデジボル21出力OUTDからの誤差lsbLSBで正規化を数式5により求め、その誤差の入出力を表2に示す。表2のDAは前述の数式1で決定され、図3は表2のDAをX軸、図2のOPアンプU114の出力OUTをデジボル21で測定した出力OUTD、直線近似式出力YLと数式5による誤差LSBで正規化をY軸としてグラフ化したものである補正前。数式2直線近似式のD=DAとYLの入出力を図4に示す。図4は表2のDAをX軸、直線近似式の出力YLをY軸としてグラフ化したものである。図2のR-2Rラダー10で、R112の抵抗値が20KΩから21KΩに変化することはR-2Rラダー10のMSBが変化することである。このMSBが変化することにより図3のデジタル入力DA=128でOPアンプU114の出力OUTDがゼロ近辺で、±3LSBの直線歪を生じる。図2のデジタル入力DAに0124,8,16,32,64,128を入力し、各OPアンプU114の出力OUTをデジボル21により測定したOUTDを表3に示す。この表3のDA,OUTDの値を前記数式3に代入し、DAC1の定数CBとビット重み{B8、B7、、B1}を求める。表3のDA=0、OUTD=5を前記数式3に代入し、定数CBを求め、CB=5を得る。同様に、表3のDA=1~128、OUTD=4.960938~0.2380952を前記数式3に代入し、ビット重み{B8、B7、、B1}を求める。表4のB8はDA=128からB8=OUT-CBを求め、同様にB7はDA=64からB7=OUT-CB、B1はDA=1からB1=OUT-CBを表にしたものである。表5はデジタル入力DA、デジボル21測定値OUTD、実験式数式3の値YAとERROR=OUTD-YA、LSBERRORをLSBで正規化した値である。ERRORは1μV以下で、実験式YAはデジボル21測定値OUTDと非常に良く一致している。即ち、デジボル21測定値OUTDを実験式YAに置き換えても精度に問題がないことがわかる。図1の該デジタル入力Dを該直線近似値の演算回路3に入力する。表6はデジタル入力Dの項と直線近似値の演算回路3の出力YLを示す。直線近似値の演算回路3の出力YLはAD変換演算回路2に入力し、表4のビット重み{B8、B7、、B1}を使ってAD変換し、AD変換演算回路2はDAを出力する。表6ではDA8~DA1の項で、このDAはDAC1に入力され、DAC1出力OUTDとなる。図6は補正したDAC1の出力OUTDと直線近似YLからの誤差のグラフで、表6のD項、OUTDと誤差LSBをグラフ化したもので、X軸はデジタル入力D{D8、D7、、D1}、Y軸は補正したDAC1出力OUTDと直線近似式YLからの誤差LSBで正規化である。補正前の誤差lsbが±3.142LSBから補正後-0.46913、0.53087LSB表6に改善されていることがわかる。高精度のDACは上位ビットをセグメント、下位ビットをラダーで構成されているものが多い。一例として、DACセグメントと8ビットR-2Rラダー型の回路図を図7に示す。この図7は上位3ビット16をセグメント、下位8ビットをラダー10で構成され、上位3ビット{DA11、DA10、DA9}16はデコーダ17によりデコードされ、DS7、DS6、、DS1が出力される。DS7はスイッチS15、DS6はスイッチS14、、DS1はスイッチS9を制御する。スイッチS15~9の3はOPアンプ14の-入力に接続され、スイッチS15~9の2は接地される。図7のDACセグメントと8ビットR-2Rラダー型のDAC入出力式は数式6となり、同様に係数XS7~XS1、B8~B1を決め、デジタル入力Dの直線近似式の出力を上記係数とするAD変換によりデジタル入力を補正し、DAC1に入力することによりDAC1の直線歪を補正することが出来る。以下、本発明の実施例2の形態を図9~図12に基づいて説明する。図9は実施例2のDACの直線歪補正回路のブロック図である。DAC1の直線近似の係数A、定数CとDAC1のビット重み{B8、B7、、B1}、定数CB係数を定数の格納ROM4から直線近似値の演算回路3、実験式演算回路5に設定する。デジタル入力Dは直線近似値の演算回路3、実験式演算回路5とデジタル入力補正回路6に入力される。直線近似値の演算回路3は数式2{YL=ADC}を演算し、実験式演算回路5は数式7=YAを演算する。デジタル入力補正回路6は実験式演算回路5の出力YAと直線近似値の演算回路3の出力YLの差を数式8YE=YA-YLで演算し、YEをLSBにより正規化する数式9DEを演算する。さらに、デジタル入力補正回路6はデジタル入力DとDEを数式10により演算し、デジタル入力Dを補正したDAを出力し、DAC1に入力する。数式11はデジタル入力Dとデジタル入力補正回路6出力DAの関係を示す。AはDAC1の直線近似の係数、B8、B7、、B1はDAC1のビット重みである。DACの直線歪補正回路のブロック図図9の各部の値を表7に示す。表7のDは図9のデジタル入力、OUTDはDAC1の出力測定値、YLは直線近似値の演算回路3の出力、YAは実験式演算回路5の出力、YEは実験式演算回路5の出力YAと直線近似値の演算回路3の出力YLの差、DEはYE=YA-YLをLSBにより正規化した値、DAはDAC1の入力=デジタル入力補正回路6出力、OUTは補正したDAC1の出力、回帰はOUTを評価するための回帰直線、誤差はOUTと回帰の差、誤差LSBは誤差をLSBで正規化した値である。図10は実施例2のフローチャートある。補正開始でDAC1の直線近似の係数A、定数CとDAC1のビット重み{B8、B7、、B1}、定数CBを係数、定数の格納ROM4から直線近似値の演算回路3、実験式演算回路5に設定する。次に、直線近似値の演算回路3はデジタル入力Dと直線近似の係数A、定数Cから数式2{YL=ADC}を演算し、直線近似値YLがYA255≦YL≦YA0の検査で、YESならば続行し、NOならば直線近似式の係数Aと定数Cを書き換えるYAは数式7を参照、YA0=5V、YA255=-4.723V。実験式演算回路5は数式7=YAを演算する。デジタル入力補正回路6は数式8YE=YA-YLで演算し、数式8をLSBにより正規化する数式9DEを演算し、さらに、デジタル入力DとDEを数式10により演算し、デジタル入力Dを補正したDAを出力し、DAC1に入力することにより補正したDAC1の出力OUTを得る。図11は補正前のDAC1出力測定値OUTDと、その誤差DEの入出力特性を示す。MSBの切り換え時D=128に±3LSBの誤差が発生している。図12は補正後のDAC1の出力OUTと、その誤差の入出力特性である。誤差は約±0.5LSB以下になり、DAC1の出力が補正されていることがわかる。DAC1を単純化するためN=8の8ビットDACとしたがN=8に制約されない。DACの直線歪をMSBのみの原因で、説明したが、複数のビットの原因でも直線歪を補正できる。直線近似式の係数A,定数Cを回帰より求めたが、直線近似値YLがYA255≦YL≦YA0ならば、どの様な直線近似でも良く、回帰直線に制約されるものではない。AD変換演算回路2はDAC1の定数、ビット重みを使ったADCであるならば逐次比較方式でない方式でも良い。DAC1の定数CBとビット重み{B8、B7、、B1}を求める方法は重回帰説明変数:DAC入力DA、目的変数:DAC出力OUTで求めてもよい。また、ラダー型のDACを中心に説明したが、直線歪のあるDACならばタイプを問わない。"