"信号入力ポートと信号出力ポートとの間に接続された主線路と、カップリングポートとアイソレーションポートとの間に接続され、電界結合と磁界結合により前記主線路と互いに結合する結合線路と、を備えた伝送線路型の方向性結合器において、前記信号入力ポートと前記カップリングポートの間、または前記信号出力ポートとアイソレーションポートとの間の少なくとも一方に抵抗体が接続された、方向性結合器。前記抵抗体は、前記結合線路及び前記結合線路に接続される回路の寄生インダクタンスに起因して前記アイソレーションポートに出力される信号の実数成分を打ち消す、請求項1に記載の方向性結合器。前記主線路、前記結合線路、及び前記抵抗体が形成された半絶縁性基板を備えた、請求項1または2に記載の方向性結合器。前記主線路、前記結合線路、及び前記抵抗体は、薄膜プロセスにより前記半絶縁性基板に形成された、請求項3に記載の方向性結合器。前記カップリングポートと前記結合線路との間、または前記アイソレーションポートと前記結合線路との間の少なくとも一方に抵抗減衰器が接続され、この抵抗減衰器の抵抗が前記抵抗体と同一のプロセスにより前記半絶縁性基板に形成された、請求項3または4に記載の方向性結合器。図5Aは、実際に作成した方向性結合器の等価回路図である。図5Bは、実際に作成したアッテネータ複合カプラの等価回路図である。図6は、図5Aに示した方向性結合器のISOポートの出力を極座標形式で表した図である。図7Aは、図5Bに示したアッテネータ複合カプラの周波数特性図である。なお、同図には図4Aと同様に表記している。図7Bは、図5Bに示したアッテネータ複合カプラの結合量及びアイソレーションの周波数特性を極座標形式で示した図である。実際に作成した方向性結合器では、図1Bに示した理想的な等価回路のように相互インダクタンスMの結合係数をK=1にすることは困難である。また、配線には通常、インダクタンス成分が存在する。そのため、図5Aに示すように、実際に作成した方向性結合器11Lでは、結合線路22に寄生インダクタンスLpが存在する。この場合、電界結合による信号S3と磁界結合による信号S5図1B参照は±90°からずれるため、ISOポートから信号が出力される。すなわち、電界結合による信号S3は1つの寄生インダクタンスLpを通過するのに対して、磁界結合による信号S5はグランドラインを含む閉ループを流れるので、2つの寄生インダクタンスLpを通過する。このとき、磁界結合による信号S5の位相遅れが、電界結合による信号S3の位相遅れより大きくなり、信号S3と信号S5の差に起因して、図6に示すようにISOポートに出力される信号S3S5に負の実数成分が生じる。そのため、十分なアイソレーションや方向性が確保できないという問題があった。また、特許文献1に記載のアッテネータ複合カプラにおいて、減衰器はπ型回路であり、結合線路22とグランドGNDに接続されている。すなわち、線路の引き回しやワイヤによりグランド接続されている。そのため、図5Bに示すように、実際に作成したアッテネータ複合カプラ30Lでは、減衰器31,32に寄生インダクタンスLpが存在する。この寄生インダクタンスLpによりCPLポート35に対して90°位相ずれを持つ成分が発生してしまう。このように、ISOポート36においてCPLポート35に対して90°の位相ずれを持つ成分が発生した場合、図7Aに示すような周波数特性になる。すなわち、図4Aに示したアッテネータ複合カプラ30の周波数特性と比較して、アイソレーションや方向性が劣化する。結合量とアイソレーションの周波数特性を極座標形式で表示すると図7Bのようになり、図6と同様に方向性結合器内で磁界結合や電界結合により発生する信号が完全には相殺されず、ISOポート36に出力される信号に負の実数成分が生じる。そのため、十分なアイソレーションや方向性が確保できないという問題があった。そこで、この発明は、結合線路において寄生インダクタンスが存在しても、良好なアイソレーション特性が得られる方向性結合器を提供することを目的とする。この発明は、信号入力ポートと信号出力ポートとの間に接続された主線路と、カップリングポートとアイソレーションポートとの間に接続され、電界結合と磁界結合により主線路と互いに結合する結合線路と、を備えた伝送線路型の方向性結合器に関する。この発明では、方向性結合器は、信号入力ポートとカップリングポートの間、または信号出力ポートとアイソレーションポートとの間の少なくとも一方に抵抗体が接続されている。方向性結合器では、主線路の信号入力ポートに信号が入力されると、結合線路には電界結合と磁界結合により信号が伝搬する。理想的な方向性結合器では、電界結合により発生した信号と磁界結合により発生した信号とは逆相なので、両信号は打ち消しあって、アイソレーションポートからは信号が出力されない。一方、実際に作成した方向性結合器では、結合線路や前記結合線路に接続される回路に寄生インダクタンスが存在するので、電界結合により発生した信号と磁界結合により発生した信号に位相の遅れが発生して、両信号を加算では相殺されない実数成分が発生する。そのため、十分なアイソレーションや方向性が確保できない。これに対して、この発明では、主線路と結合線路の間を接続する抵抗体を設けることで、この抵抗体を通じて結合線路に、上記の実数成分を打ち消す信号が伝搬するので、アイソレーションポートの出力を低減させて、方向性を向上させることができる。上記発明において、抵抗体は、結合線路及び結合線路に接続される回路の寄生インダクタンスに起因してアイソレーションポートに出力される信号の実数成分を打ち消す。この構成により、アイソレーションポートの出力をほぼ0にすることができる。上記発明において、方向性結合器は、主線路、結合線路、及び抵抗体が形成された半絶縁性基板を備えている。半絶縁性基板は、損失が小さいので、方向性結合器の挿入損失を低減できる。上記発明において、方向性結合器は、主線路、結合線路、及び抵抗体は、薄膜プロセスにより半絶縁性基板に形成されている。薄膜プロセスにより方向性結合器を作成することで、各部品の位置ばらつきを抑制できるので、方向性結合器の電気的特性のばらつきは非常に小さく抑えられる。上記発明において、方向性結合器は、カップリングポートと前記結合線路との間、またはアイソレーションポートと結合線路との間の少なくとも一方に抵抗減衰器が接続され、この抵抗減衰器の抵抗が抵抗体と同一プロセスにより半絶縁性基板に形成されている。この構成により、抵抗体及び複数の抵抗を一括して形成することができるので、プロセスの追加が不要であり、製造のばらつきを抑制できる。この発明によれば、方向性結合器は、結合線路において寄生インダクタンスが存在しても、良好なアイソレーション特性と方向性が得られる。また、方向性結合器の挿入損失を低減できる。また、方向性結合器の歩留まりを向上させることができる。また、製造コストの上昇を抑制できる。本発明の実施形態に係る伝送線路型の方向性結合器の概略構成及び動作について説明する。図8Aは、本発明の実施形態に係る伝送線路型の方向性結合器の等価回路図である。図8Bは、減衰器を備えた伝送線路型の方向性結合器アッテネータ複合カプラの等価回路図である。図9Aは、図8Bに示したアッテネータ複合カプラの周波数特性図である。なお、同図には図4Aと同様に表記している。図9Bは、図8Bに示したアッテネータ複合カプラの結合量及びアイソレーションの周波数特性を極座標形式で示した図である。以下の説明では、従来と同じ構成には同じ符号を付して説明を省略する。図8Aに示すように、本発明の伝送線路型の方向性結合器11Rは、主線路21と結合線路22のポート間、すなわち、信号入力ポート23とCPLポートカップリングポート25の間、及び信号出力ポート24とISOポートアイソレーションポート26の間に抵抗体Rxを備えている。図8Bに示すアッテネータ複合カプラ30Rも同様の構成であり、信号入力ポート33とCPLポート35の間、及び信号出力ポート34とISOポート36の間に抵抗体Rxを備えている。前記のように、図5Aに示した方向性結合器11Lでは、結合線路22に寄生インダクタンスLpが存在するので、この寄生インダクタンスLpに起因して、電界結合により発生した信号と磁界結合により発生した信号に位相遅れの差が生じて、両信号を加算しても打ち消すことができない負の実数成分を有する信号がISOポートから出力される。そのため、十分なアイソレーションや方向性が確保できない。これに対して、図8Aに示した方向性結合器11Rでは、上記のように抵抗体Rxを設けることで、この抵抗体Rxを通じて結合線路22に負の実数成分を打ち消す信号が流れ込むので、ISOポート26の出力を低減させて、方向性を向上させることができる。すなわち、抵抗体Rxを、結合線路22や不図示の他の回路に存在する寄生インダクタンスLpによりISOポート26に生じる信号であって、電界結合と磁界結合の位相遅れの差に起因して前記ISOポート26に出力される信号の実数成分を打ち消す抵抗値に調整しておくことで、ISOポート26の出力アイソレーションがほぼ0となり、方向性を改善できる。したがって、方向性結合器の特性を良好にできる。図8Bに示したアッテネータ複合カプラ30Rも同様に、寄生インダクタンスLpによるアイソレーションの劣化量に応じて端子間の抵抗体Rxの抵抗値を調整することで、ISOポート36の出力を低減させることができる。アッテネータ複合カプラ30Rの場合、図9Aに示すような周波数特性となる。すなわち、アッテネータ複合カプラ30Lの図7Aに示した周波数特性と比較して、アイソレーションや方向性が改善されている。結合量とアイソレーションの周波数特性を極座標形式で示すと図9Bのようになり、抵抗体Rxによる信号通過で、アイソレーションを実軸の正方向にシフトさせることができる負の実数成分をキャンセルできるので、アイソレーションポートからの出力がほぼ0となり、方向性が向上する。抵抗体Rxの抵抗値は、必要となる結合量やアイソレーションの特性に応じて設定すれば良く、一般的に1kΩから100kΩ程度になる。アッテネータ複合カプラ30の図4Aに示した周波数特性と、アッテネータ複合カプラ30Lの図7Aに示した周波数特性と、アッテネータ複合カプラ30Rの図9Aに示した各周波数特性を比較すると、以下のような結果が得られた。図10は、周波数特性の比較結果を示した表である。なお、図10には、方向性結合器は2GHz帯用のものを想定した特性値を表記しており、特性値はすべて2GHzでの計算値である。図10に示すように、アッテネータ複合カプラ30L寄生インダクタンス有りは、アッテネータ複合カプラ30理想回路に対して、アイソレーションISが17dB低下し、方向性Dが15dB低下している。これに対して、アッテネータ複合カプラ30R寄生インダクタンス有り、ポート間に抵抗体Rx追加は、アッテネータ複合カプラ30L寄生インダクタンス有りに対して、アイソレーションが19dB改善し、方向性が17dB改善している。つまり、アッテネータ複合カプラ30Rは、アイソレーションと方向性が、アッテネータ複合カプラ30理想回路と同様である。このように、ポート間に抵抗体Rxを追加することで、ISOポートにおいて、CPLポートに対する90°位相ずれ成分、つまり寄生インダクタンスによりISOポートに出力される信号を打ち消すことができ、ISOポートからの出力がほぼ0となり、方向性も向上し、方向性結合器の特性を改善できる。次に、本発明の方向性結合器の製造方法について、図8Bに示したアッテネータ複合カプラを製造する場合を例に挙げて説明する。図11はアッテネータ複合カプラのパターン図である。図12Aはウエハの外観図である。図12Bは、薄膜抵抗を形成したデバイスの外観図である。図12Cは、配線電極を形成したデバイスの外観図である。図11に示すように、アッテネータ複合カプラ30Rは、半絶縁性基板40上に、主線路21、結合線路22、信号入力ポート33、信号出力ポート34、CPLポート35、ISOポート36、GNDポート37、及びGNDポート38を備えている。また、信号入力ポート33とCPLポート35の間、及び信号出力ポート34とISOポート36の間に、抵抗体Rxを備えている。結合線路22とCPLポート35の間、及び結合線路22とISOポート36の間に、それぞれ抵抗R1を備えている。結合線路22とGNDポート37,38の間に、それぞれ抵抗R2を備えている。CPLポート35とGNDポート37の間、及びISOポート36とGNDポート38の間に、それぞれ抵抗R3を備えている。なお、信号入力ポート33、信号出力ポート34、CPLポート35、及びISOポート36は、ワイヤ等により他の回路と接続する。また、GNDポート37及びGNDポート38は、ワイヤ等によりグランド電位に接続する。アッテネータ複合カプラ30Rは以下の方法で製造する。アッテネータ複合カプラ30Rを作成する半絶縁性基板40としては、図12Aに示すように、デバイスを複数配列可能で、GaAsガリウムヒ素等の誘電体損失が小さい材料を用いたウエハ基板を用いる。また、方向性結合器11の主線路21、結合線路22、及び各抵抗R1~R3,Rxは、薄膜プロセスを用いて形成する。薄膜プロセスによりデバイスを製造する場合、基板材料としてシリコンを使用することが一般的である。しかし、シリコン基板は半導体基板であるため損失が大きく、本発明の方向性結合器に使用すると、主線路での挿入損失が増加する。これに対して、GaAs等の損失が小さい材料により作成された半絶縁性基板を用いることで、挿入損失を低減できる。図12Bに示すように、アッテネータ複合カプラ30Rの両端のポート間に設ける抵抗体Rx、減衰器の抵抗R1、及び抵抗R2は、同一の薄膜プロセスによりパターンニングしている。抵抗膜パターンは、例えば酸化タンタルの膜で形成している。薄膜プロセスの場合、蒸着、スパッタリング、またはメッキ等により、酸化タンタルやニクロム等の抵抗材を全面に形成した後、フォトリソグラフィプロセスによりレジスト膜を形成し、不要な金属膜をエッチングにより除去する。または、先にフォトリソグラフィプロセスによりレジスト膜のパターンを形成した後、蒸着、スパッタリング、またはメッキ等によりレジスト膜パターン以外の部分に電極材や抵抗材を堆積させ、最後にレジスト膜を剥離リフトオフすることによって抵抗膜パターンを形成する。この薄膜プロセスによれば、各部品の位置ばらつきを10μm以下に抑制できるので、方向性結合器の電気的特性のばらつきは非常に小さく抑えられる。これにより、方向性結合器の歩留まりを向上させることができる。アッテネータ複合カプラ30Rは、複数の抵抗体からなる減衰器抵抗減衰器31,32を備えているので、主線路21と結合線路22の間に設ける抵抗体を、減衰器31,32を構成する抵抗体を形成するプロセスにおいて、一括して形成することで、プロセスの追加が不要であり、製造コストの上昇を抑制できる。続いて、図12Cに示すように、方向性結合器の主線路と結合線路結合線路22、及び外部引出用電極を薄膜プロセスにより形成する。主線路21と結合線路22には、AuまたはAlを使用する。また、主線路21と結合線路22、及び外部引出用電極の最表面はAu膜としている。方向性結合器の結合量やアイソレーションは、入力信号に対して-30~-60dBと極めて小さい信号である。このように方向性結合器は、微小な出力特性であるが、上記のように高精度な薄膜プロセスを用いることで、歩留まりを向上させることができる。なお、方向性結合器11Rやアッテネータ複合カプラ30Rの両端のポート間に抵抗体Rxを設けた構成を説明したが、これに限るものではない。すなわち、寄生インダクタンスを打ち消すことができるのであれば、信号入力ポートとカップリングポートの間、または信号出力ポートとアイソレーションポートとの間の少なくとも一方に抵抗体Rxを設けることも可能である。また、方向性結合器の結合線路の両端側に減衰器を設ける構成を示したが、これに限るものではない。すなわち、カップリングポートと結合線路との間、またはアイソレーションポートと結合線路との間の少なくとも一方に減衰器を設けると良い。"