圧電素子と、少なくとも前記圧電素子の共振周波数又はその近傍の周波数の出力信号を前記圧電素子に印加する発振回路と、前記発振回路の出力信号と前記圧電素子の端子電圧との位相差を検出する位相差検出回路と、前記位相差検出回路によって検出した前記位相差をアナログ電圧に変換する位相差変換回路とを備える、粉体センサ。請求項1に記載の粉体センサにおいて、前記位相差変換回路は、前記位相差検出回路の出力電圧を入力電圧とする積分回路を含む、粉体センサ。請求項1又は2に記載の粉体センサにおいて、前記発振回路は、前記圧電素子の共振周波数を含む周波数範囲で出力信号の周波数を掃引する掃引発振回路である、粉体センサ。請求項3に記載の粉体センサにおいて、前記発振回路は、電圧制御発振器と、前記電圧制御発振器に制御電圧を入力する可変定電圧源とを含む、粉体センサ。圧電素子と、少なくとも前記圧電素子の共振周波数又はその近傍の周波数の出力信号を前記圧電素子に印加する発振回路と、前記発振回路の出力信号に対する前記圧電素子の端子電圧の遅れ又は進みの期間に、前記圧電素子に印加される信号の周波数よりも高い周波数のパルスを数えるカウンタとを備える、粉体センサ。請求項5に記載の粉体センサにおいて、前記発振回路は、電圧制御発振器と、前記電圧制御発振器に制御電圧を入力する可変定電圧源と、前記電圧制御発振器の出力信号が入力される分周器とを備え、前記分周器の出力信号を前記圧電素子に印加し、前記カウンタは、前記分周器から出力される、前記圧電素子への印加信号よりも周波数の高い出力信号のパルスを数える、粉体センサ。請求項5又は6に記載の粉体センサにおいて、前記カウンタの出力信号をアナログ電圧に変換するDAコンバータを備える、粉体センサ。特許文献1の粉体センサは、粉体の有無に応じた2値検知しかできないため、ユーザにとっては情報量が不足で便利とはいえなかった。本発明はこうした状況を認識してなされたものであり、その目的は、粉体の有無だけでなく残量に応じて変化する検出信号を出力することが可能な粉体センサを提供することにある。本発明のある態様は、粉体センサである。この粉体センサは、圧電素子と、少なくとも前記圧電素子の共振周波数又はその近傍の周波数の出力信号を前記圧電素子に印加する発振回路と、前記発振回路の出力信号と前記圧電素子の端子電圧との位相差を検出する位相差検出回路と、前記位相差検出回路によって検出した前記位相差をアナログ電圧に変換する位相差変換回路とを備える。前記位相差変換回路は、前記位相差検出回路の出力電圧を入力電圧とする積分回路を含むとよい。前記発振回路は、前記圧電素子の共振周波数を含む周波数範囲で出力信号の周波数を掃引する掃引発振回路であるとよい。前記発振回路は、電圧制御発振器と、前記電圧制御発振器に制御電圧を入力する可変定電圧源とを含むとよい。本発明の別の態様も、粉体センサである。この粉体センサは、圧電素子と、少なくとも前記圧電素子の共振周波数又はその近傍の周波数の出力信号を前記圧電素子に印加する発振回路と、前記発振回路の出力信号に対する前記圧電素子の端子電圧の遅れ又は進みの期間に、前記圧電素子に印加される信号の周波数よりも高い周波数のパルスを数えるカウンタとを備える。前記発振回路は、電圧制御発振器と、前記電圧制御発振器に制御電圧を入力する可変定電圧源と、前記電圧制御発振器の出力信号が入力される分周器とを備え、前記分周器の出力信号を前記圧電素子に印加し、前記カウンタは、前記分周器から出力される、前記圧電素子への印加信号よりも周波数の高い出力信号のパルスを数えるとよい。前記粉体センサにおいて、前記カウンタの出力信号をアナログ電圧に変換するDAコンバータを備えるとよい。なお、以上の構成要素の任意の組合せ、本発明の表現を方法やシステムなどの間で変換したものもまた、本発明の態様として有効である。本発明によれば、粉体の有無だけでなく残量に応じて変化する検出信号を出力することが可能な粉体センサを実現することができる。以下、図面を参照しながら本発明の好適な実施の形態を詳述する。なお、各図面に示される同一または同等の構成要素、部材、処理等には同一の符号を付し、適宜重複した説明は省略する。また、実施の形態は発明を限定するものではなく例示であり、実施の形態に記述されるすべての特徴やその組み合わせは必ずしも発明の本質的なものであるとは限らない。図1は、本発明の実施の形態1に係る粉体センサとしてのトナーセンサのブロック図である。このトナーセンサは、圧電素子5と、発振回路10と、位相差検出回路20と、位相差変換回路30とを備える。トナーボックスに取り付けられた圧電素子5は、入力信号の周波数とトナー残量によって当該入力信号に対する位相の遅れが変化するものであり、入力信号の周波数に対する位相遅れ特性は図2に示すとおりである。すなわち、圧電素子5は、共振周波数Frの入力信号に対しては純抵抗に近い状態で位相遅れが小さい一方、入力信号の周波数が共振周波数Frから離れるにつれて静電容量としての性質が大きくなって位相遅れが大きくなる。また、圧電素子5は、トナーボックス内のトナー残量が多いほど振動が阻害され、共振周波数Frの入力信号に対しても静電容量としての性質が大きくなる。発振回路10は、少なくとも圧電素子5の共振周波数Fr又はその近傍の周波数の出力信号Vdrvを抵抗R1制限抵抗を介して圧電素子5に印加する。発振回路10は、好ましくは、出力信号Vdrvの周波数を、圧電素子5の共振周波数Frを含む周波数範囲で掃引する。掃引は、トナーボックスに取り付けた状態での圧電素子5の共振周波数が正確に特定できない場合に有効である。位相差検出回路20は、発振回路10の出力信号Vdrvと圧電素子5の端子電圧Vpとの位相差を検出する。図3は、図1の位相差検出回路20の例示的な回路図である。図4は、図3の位相差検出回路20の出力信号Vdetの一例を示すタイミングチャートである。位相差検出回路20の出力信号Vdetは、発振回路10の出力信号Vdrvの立ち上がり後、圧電素子5の端子電圧Vpが立ち上がるまでの間、ローレベル0Vとなる。また、トナー残量が多いほど、共振周波数Fr付近において発振回路10の出力信号Vdrvに対する圧電素子5の端子電圧Vpの位相遅れが大きくなり、位相差検出回路20の出力信号Vdetは長い期間に渡ってローレベル0Vとなる。一方、トナー残量がほとんど無くて圧電素子5が純抵抗として作用する場合、位相遅れは概ねゼロになる。この場合において、周波数掃引時、特に圧電素子5の共振周波数Frの近傍において周波数を低くしていく過程で、圧電素子5の端子電圧Vpが発振回路10の出力信号Vdrvの位相よりも進むことがある。そうすると、位相差検出回路20の出力信号Vdetは、圧電素子5の端子電圧Vpの立ち上がり後、発振回路10の出力信号Vdrvが立ち上がるまでの間、ハイレベルVddとなる。その他の期間は、出力段のMOSFET201202が共にオフとなり、高インピーダンス状態となる。図5A及び図5Bは、図1の位相差変換回路30の例示的な回路図である。位相差変換回路30は、位相差検出回路20によって検出した位相差をアナログ電圧に変換するもので、図示のように例えば積分回路21により実現される。積分回路21の出力電圧キャパシタCの電圧は、パルスごとに初期化される例えばVdd又はVdd/2となる。なお、キャパシタCの一端は、グランド以外の固定電圧端子電圧は0とVddの中間で例えばVdd/2に接続されてもよい。積分回路21の後段のアナログピーク検出回路22については後述する。図6は、積分回路21の出力電圧Vintの一例を示すタイミングチャートである。積分回路21の出力電圧Vintは、位相差検出回路20の出力電圧Vdetがローレベル0Vの期間に、キャパシタCが放電されることで下降する。トナー残量が多いほど、位相差検出回路20の出力信号Vdetは長い期間に渡ってローレベル0Vとなるため、積分回路21の出力電圧の下降幅は大きくなる。一方、積分回路21の出力電圧Vintは、位相差検出回路20の出力電圧VdetがハイレベルVddの期間に、キャパシタCが充電されることで上昇する。なお、位相差検出回路20の出力電圧VdetがハイレベルVddということは、トナー残量がほとんど無いことを意味する。したがって、積分回路21の出力電圧は、トナー残量を示すアナログ電圧である。アナログピーク検出回路22は、例えば発振回路10の出力信号Vdrvの立ち上がり又は圧電素子5の端子電圧Vpの立ち下りを契機として積分回路21の出力電圧を受信し、当該出力電圧が現在保持している電圧よりも高いときは当該電圧を更新するものであり、発振回路10が出力信号の周波数を掃引する場合に必要となる。すなわち、周波数掃引が行われる場合、共振周波数Frから遠い周波数ではトナー残量の多少に関わらず約90°の位相遅れが生じるため、掃引終了時の積分回路21の出力電圧はトナー残量に関係ないものとなる。一方、掃引終了時にアナログピーク検出回路22に保持されているアナログ電圧Voutは、積分回路21の出力電圧のピーク値であってトナー残量に対応したものとなる。なお、ピーク検出回路22に時定数の長い数秒程度の放電回路を付加してもよい。放電回路は、ピーク検出回路22に使用される電荷保存用キャパシタ221に並列に抵抗を入れるだけで目的を達成できる。本実施の形態によれば、トナー残量に対応したアナログ電圧を得ることができる。すなわち、従来のような粉体の有無検出だけでなく、粉体の残量に応じて変化するアナログ電圧検出信号を出力することが可能な粉体センサを実現可能である。図7は、本発明の実施の形態2に係る粉体センサとしてのトナーセンサのブロック図である。図8は、図7のトナーセンサにおける例示的なタイミングチャートその1である。図9は、同タイミングチャートその2である。このトナーセンサにおいて、発振回路10は、可変定電圧源11と、VCO12VCO:電圧制御発振器と、4段分周器13とを有する。VCO12は、可変定電圧源11からの制御電圧で動作する。4段分周器13は、VCO12の出力信号を1/16分周する。分周後の出力信号Vdrvは、抵抗R1を介して圧電素子5に印加される。可変定電圧源11の電圧を変化させることで、出力信号Vdrvの周波数を圧電素子5の共振周波数Frを含む周波数範囲で掃引する。デコードラッチ回路25は、例えば4段のカウンタを含み、このカウンタは、発振回路10の出力信号Vdrvに対する圧電素子5の端子電圧Vpの遅れの期間に、圧電素子5に印加される信号Vdrvの周波数よりも高い周波数のパルスを数える例えばダウンカウントする。数える対象となるパルスは、例えば発振回路10の出力信号Vdrvの2倍、4倍、8倍、又は16倍の周波数のパルスであり、4段分周器13から得られる。16倍の周波数のパルスを数える場合、1カウントにつき225°の位相遅れに相当する。デコードラッチ回路25は、ピーク検出回路を含む。このピーク検出回路は、例えば発振回路10の出力信号Vdrvの立ち上がり又は圧電素子5の端子電圧Vpの立ち下りを契機として前記カウンタの出力信号各ビットの値を受信し、前記カウンタの出力信号に対応するカウント値が現在保持している出力信号に対応するカウント値よりも大きいときは当該出力信号を更新する。したがって、発振回路10の周波数掃引終了時、前記ピーク検出回路には、前記カウンタの最大カウント値に対応する出力信号が保持され当該出力信号はデコードラッチ回路25においてラッチされ、DAC35DAC:DAコンバータによってアナログ電圧Voutに変換される。アナログ電圧Voutは、位相遅れに対応するカウント値をDA変換したものであるから、トナー残量に対応したものである。なお、デジタル出力でよい場合は、デコードラッチ回路25でラッチした出力信号ここでは4ビットをそのまま出力してもよい。本実施の形態によれば、トナー残量に対応したアナログ電圧又は複数ビットの出力信号を得ることができる。図10は、本発明の実施の形態3に係る粉体センサとしてのトナーセンサのブロック図である。図11は、図10における掃引数11ビット発振周波数が211通りの場合の例示的なタイミングチャートである。このトナーセンサにおいて、発振回路10は、可変定電圧源11からの制御電圧で動作するVCO12の出力信号を抵抗R1を介して圧電素子5に印加するとともに位相差検出回路251に入力する。位相差検出回路251は、発振回路10の出力信号Vdrvに対する圧電素子5の端子電圧Vpの遅れの期間に、圧電素子5に印加される信号Vdrvの周波数よりも高い周波数の位相差分のパルスを数えるダウンカウントする。また、端子電圧Vpの進みの期間にも、同パルスを数えるアップカウントする構成も可能である。ピーク検出回路252には、発振回路10の周波数掃引終了時、位相差検出回路251の最大カウント値に対応する出力信号が保持される。ラッチ253は、位相差検出回路251の保持する出力信号を所定のタイミングでラッチする。位相差検出回路251、ピーク検出回路252、及びラッチ253の動作は、図7で既述のデコードラッチ回路25の動作に準ずる。VCO12の出力パルスは、Nビットのアップダウンカウンタ15によってカウントされる。Nは周波数の掃引ビット数であり、発振回路10の出力信号Vdrvは、段階的に2N通り変化する。ラッチ253は、周波数掃引の終了時例えばアップダウンカウンタ15のアップカウントしてカウント値が2N-1になった時にピーク検出回路252の保持する信号をラッチする。ピーク検出回路252は、次の周波数掃引の開始時例えばアップダウンカウンタ15がカウント値0からアップカウントを開始する時にリセットされる。ラッチ253でラッチされた信号は、DAC35によってアナログ電圧Voutに変換される。アナログ電圧Voutは、位相遅れに対応するカウント値をDA変換したものであるから、トナー残量に対応したものである。なお、デジタル出力でよい場合は、ラッチ253でラッチした出力信号複数ビットをそのまま出力してもよい。本実施の形態も、実施の形態2と同様の効果を奏する。なお、図7における分周器13を設けて、分周器13から得られるパルス発振回路10の出力信号Vdrvの2倍、4倍、8倍、又は16倍の周波数のパルスを位相差検出回路251でカウントしてもよい。以上、実施の形態を例に本発明を説明したが、実施の形態の各構成要素や各処理プロセスには請求項に記載の範囲で種々の変形が可能であることは当業者に理解されるところである。