基板と、前記基板上に設けられたゲート電極と、前記基板上に設けられ、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、アモルファス酸化物からなる半導体層と、前記半導体層上に設けられた保護膜と、前記ゲート絶縁膜上に設けられたソース電極、及びドレイン電極と、を備え、前記保護層は、金属材料の化成処理によって形成されることを特徴とする薄膜トランジスタ。基板と、前記基板上に設けられたゲート電極と、前記基板上に設けられ、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、アモルファス酸化物からなる半導体層と、前記半導体層上に設けられた保護膜と、前記ゲート絶縁膜上に設けられたソース電極、及びドレイン電極と、を備え、前記保護層は、金属材料の陽極酸化によって形成されていることを特徴とする薄膜トランジスタ。基板と、前記基板上に設けられたゲート電極と、前記基板上に設けられ、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、アモルファス酸化物からなる半導体層と、前記半導体層上に設けられた保護膜と、前記ゲート絶縁膜上に設けられたソース電極、及びドレイン電極と、を備え、前記保護層は、二層以上積層され、その少なくとも一層が金属材料の化成処理によって形成されていることを特徴とする薄膜トランジスタ。基板と、前記基板上に設けられたゲート電極と、前記基板上に設けられ、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、アモルファス酸化物からなる半導体層と、前記半導体層上に設けられた保護膜と、前記ゲート絶縁膜上に設けられたソース電極、及びドレイン電極と、を備え、前記保護層は、二層以上積層され、その少なくとも一層が金属材料の陽極酸化によって形成されていることを特徴とする薄膜トランジスタ。前記ソース電極、及び前記ドレイン電極は、金属材料で形成され、前記保護層は、前記ソース電極、及び前記ドレイン電極を形成する金属材料の酸化物、又はオキシ水酸化物からなることを特徴とする請求項1~4の何れか一項に記載の薄膜トランジスタ。前記保護層と、前記ソース電極、及び前記ドレイン電極とは、同一層で形成されていることを特徴とする請求項1~5の何れか一項に記載の薄膜トランジスタ。前記保護層は、化成処理、又は陽極酸化によって生じたオキシ水酸化物を焼成することによって得た酸化物膜からなることを特徴とする請求項1~6の何れか一項に記載の薄膜トランジスタ。請求項1~7の何れか一項に記載の薄膜トランジスタをマトリクス状に配置した構造を有する画像表示装置であって、前記薄膜トランジスタ上に、層間絶縁膜と、前記ドレイン電極に接続された画素電極と、表示要素と、対向電極と、対向基板と、を備えることを特徴とする画像表示装置。しかしながら、酸化物材料を半導体層として用いた薄膜トランジスタにおいて、半導体層を成膜した後の工程において、半導体層のバックチャネル部がダメージを受けることで、素子特性が劣化するという問題がある。そのため、酸化物半導体層上に保護層を設ける構成の素子が好適に用いられる。特にエッチングストッパー型の素子は、半導体層へのダメージを防ぐために好適に用いられている。しかしながら、エッチングストッパー型の素子はバックチャネルエッチBCE型の素子と比較して構造が複雑であり、工程数が増えるという問題がある。本発明の課題は、酸化物半導体層のバックチャネル部を半導体層成膜後の薄膜トランジスタ作製工程によるダメージから保護し、良好なトランジスタ特性を得ると共に、薄膜トランジスタ作製の工程数を削減することである。上記課題を解決するために、基板と、基板上に設けられたゲート電極と、基板上に設けられ、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられ、アモルファス酸化物からなる半導体層と、半導体層上に設けられた保護膜と、ゲート絶縁膜上に設けられたソース電極、及びドレイン電極と、を備え、保護層は、金属材料の化成処理によって形成されていることを特徴とする。また、基板と、基板上に設けられたゲート電極と、基板上に設けられ、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられ、アモルファス酸化物からなる半導体層と、半導体層上に設けられた保護膜と、ゲート絶縁膜上に設けられたソース電極、及びドレイン電極と、を備え、保護層は、金属材料の陽極酸化によって形成されていることを特徴とする。また、基板と、基板上に設けられたゲート電極と、基板上に設けられ、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられ、アモルファス酸化物からなる半導体層と、半導体層上に設けられた保護膜と、ゲート絶縁膜上に設けられたソース電極、及びドレイン電極と、を備え、保護層は、二層以上積層され、その少なくとも一層が金属材料の化成処理によって形成されていることを特徴とする。また、基板と、基板上に設けられたゲート電極と、基板上に設けられ、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられ、アモルファス酸化物からなる半導体層と、半導体層上に設けられた保護膜と、ゲート絶縁膜上に設けられたソース電極、及びドレイン電極と、を備え、保護層は、二層以上積層され、その少なくとも一層が金属材料の陽極酸化によって形成されていることを特徴とする。また、ソース電極、及びドレイン電極は、金属材料で形成されており、保護層は、ソース電極、及びドレイン電極を形成する金属材料の酸化物、又はオキシ水酸化物からなることを特徴とする。また、保護層と、ソース電極、及びドレイン電極とは、同一層で形成されていることを特徴とする。また、保護層は、化成処理、又は陽極酸化によって生じたオキシ水酸化物を焼成することによって得た酸化物膜からなることを特徴とする。また、上記の薄膜トランジスタをマトリクス状に配置した構造を有する画像表示装置であって、薄膜トランジスタ上に、層間絶縁膜と、ドレイン電極と接続された画素電極と、表示要素と、対向電極と、対向基板と、を備えることを特徴とする。本発明の薄膜トランジスタによれば、保護層の金属材料を化成処理、又は陽極酸化によって形成することにより、酸化物薄膜トランジスタの酸化物半導体層のバックチャネル部を半導体層成膜後の作製工程におけるダメージから保護し、良好な素子特性を得ると共に、薄膜トランジスタ作製の工程数を削減することで、作製コストを低減することが可能である。以下、本発明の実施形態を図面に基づいて説明する。なお、本実施形態において、同一の構成要素については同一の符号を付け、実施の形態の間において重複する説明は省略する。図1及び図2は、薄膜トランジスタの一例を示す概略断面図である。本実施形態の薄膜トランジスタは、基板1に上に形成されたゲート電極2と、ゲート電極2上に形成されたゲート絶縁膜3と、ゲート絶縁膜3上に形成された半導体層4と、それを保護するための保護膜5と、半導体層4に接続されたソース電極6及びドレイン電極7と、を備えている。以下、本発明の各構成要素について、薄膜トランジスタの製造工程に沿って説明する。本発明の実施の形態に係る基板1としては、具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、及び石英等を使用することができるが、本発明ではこれらに限定されるものではない。これらは単独で使用してもよいが、二種以上を積層した複合の基板1として使用することもできる。本発明の実施の形態に係る基板1が有機物フィルムである場合は、薄膜トランジスタの耐久性を向上させるために透明のガスバリア層図示せずを形成することが好ましい。ガスバリア層としては酸化アルミニウムAl2O3、酸化シリコンSiO2、窒化シリコンSiN、酸化窒化シリコンSiON、炭化シリコンSiC、及びダイヤモンドライクカーボンDLCなどが挙げられるが本発明ではこれらに限定されるものではない。またこれらのガスバリア層は二層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた基板1の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVDChemicalVaporDeposition法、ホットワイヤーCVD法、及びゾル-ゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。まず基板上にゲート電極2を形成する。電極部分と配線部分は明確に分かれている必要はなく、本実施形態では、特に各薄膜トランジスタの構成要素としては電極と呼称している。また電極と配線を区別する必要のない場合には、合わせてゲート、ソース、ドレイン等と記載する。本実施形態に係る電極であるゲート電極2、ソース電極6、ドレイン電極7、及びそれらに接続される配線には、アルミニウムAl、銅Cu、モリブデンMo、銀Ag、クロムCr、銅Cu、金Au、白金Pt、チタンTi、タングステンW、マンガンMn、酸化インジウムスズITOなどの導電性材料を用いることができるが、これらに限定されるものではない。また、これらの材料は、単層で用いても構わないし、積層、及び合金等として用いても構わない。ゲート電極2は、真空蒸着法、スパッタ法などの真空成膜法やゾル-ゲル法、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成することができるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うことができるが、これについてもこの方法に限定されず、公知一般のパターニング方法を用いることができる。次に、ゲート電極2を覆うようにゲート絶縁膜3を形成する。ゲート絶縁膜3は、ゲート電極2の外部との接続部を除き、基板上全面に形成することができる。本実施形態に係るゲート絶縁膜3に使用される材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、又は、PMMAポリメチルメタクリレート等のポリアクリレート、PVAポリビニルアルコール、PVPポリビニルフェノール等が挙げられるが、これらに限定されるものではない。ゲートリーク電流を抑えるために、絶縁材料の抵抗率は1011Ωcm以上、より好ましくは1014Ωcm以上であることが望ましい。ゲート絶縁膜3は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法等の真空成膜法や、スピンコート法、ダイコート法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。これらのゲート絶縁膜3は単層として用いても構わないし、二層以上積層して用いることもできる。また成長方向に向けて組成を傾斜したものでも構わない。次に、半導体層4を形成する。本実施形態に係る半導体層4としては、金属酸化物を主成分とする酸化物半導体材料が使用できる。酸化物半導体材料は亜鉛Zn、インジウムIn、スズSn、タングステンW、マグネシウムMg、及びガリウムのうち1種類以上の元素を含む酸化物である、例えば、酸化亜鉛ZnO、酸化インジウムInO、酸化インジウム亜鉛In-Zn-O、酸化スズSnO、酸化タングステンWO、及び酸化亜鉛インジウムガリウムIn-Ga-Zn-Oなどの材料が挙げられる。これらの材料の構造は、単結晶、多結晶、微結晶、結晶とアモルファスの混晶、ナノ結晶散在アモルファス、アモルファスの何れであっても構わない。半導体層4は、CVD法、スパッタリング法、パルスレーザー堆積法、真空蒸着法などの真空成膜法や、有機金属化合物を前駆体とするゾルゲル法や化学浴堆積法、また金属酸化物の微結晶、及びナノ結晶を分散させた溶液を塗布する方法等のウェット成膜法を用いることができるが、これらに限定されず、公知一般の方法を用いることができる。半導体層4のパターニングには、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うことができるが、これについてもこの方法に限定されず、公知一般のパターニング方法を用いることができる。次に、半導体層4のバックチャネル部を保護するための保護膜5を形成する。本実施形態における保護膜5は、金属材料の化成処理、又は陽極酸化によって形成される。金属材料を化成処理、又は陽極酸化することによって、保護膜5に用いる金属材料の酸化物を容易に形成することが可能となる。保護膜5を形成するための金属材料としては、アルミニウムAl、タンタルTa、チタンTi、マグネシウムMgなどの金属材料、又は合金を使用することができるが、この限りではない。保護膜5を形成するための金属材料は、スパッタリング法、真空蒸着法などを用いることができるがこの限りではない。また、本発明の保護膜5は、酸化シリコン、窒化シリコン、酸化窒化シリコン等の無機材料、又は、PMMAポリメチルメタクリレート等のポリアクリレート、PVAポリビニルアルコール、PVPポリビニルフェノール等の有機材料と、積層して使用しても良い。保護膜5を形成するための金属材料の化成処理については、例えばアルミニウムの場合であれば、ベーマイト法のような化成処理を行うことによって酸化膜を得ることができる。例えば、半導体層4上にアルミニウム膜を成膜し、煮沸した純水、又は過熱水蒸気で処理することによってアルミニウムを酸化し、絶縁性の保護膜5を得ることができる。また、化成処理を促進するためにトリエタノールアミンのような添加剤を加えても良い。さらに、化成処理によって得られた保護膜5を焼成することによって、より強固な膜を形成することも可能である。本実施形態の保護膜5を形成する際に、保護膜5を形成するための金属材料の表面をレジストなどを用いて所望のパターンで覆うことで酸化を抑制し、金属材料を所望のパターンとして残すことが可能である。このようにして形成した所望の金属材料からなるパターンをソース電極6、及びドレイン電極7として使用することができる。これにより、ソース電極6、及びドレイン電極7を形成する工程を大幅に削減することが可能となる。本実施形態の保護膜5の形成により、薄膜トランジスタの作製工程におけるソース電極、ドレイン電極のエッチング時に、半導体層のバックチャネル部が薬液などに曝されることがないので、半導体層へのダメージを防ぎ良好なトランジスタ特性を得ることが可能となる。図3は、薄膜トランジスタを用いた画像表示装置の一例を示す断面図である。本実施形態に係る薄膜トランジスタを用いた画像表示装置とするため、ソース電極6と画素電極9を絶縁するための層間絶縁膜8を形成する。本実施形態に係る層間絶縁膜8は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、又は、PMMAポリメチルメタクリレート等のポリアクリレート、PVAポリビニルアルコール、PSポリスチレン、PVPポリビニルフェノール透明性ポリイミド、ポリエステル、エポキシ樹脂等を使用することができるがこれらに限定されるものではない。層間絶縁膜8は、ソース電極7と画素電極9を絶縁するために、その抵抗率が1011Ωcm以上、特に1014Ωcm以上であることが好ましい。層間絶縁膜8は、ゲート絶縁膜3、或いは保護膜5と同じ材料であっても構わないし、異なる材料であっても構わない。また、これらの層間絶縁膜8は、二層以上積層して用いても良い。層間絶縁膜8は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD、光CVD法、ホットワイヤーCVD法等のドライ成膜法や、スピンコート法、ディップコート法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。層間絶縁膜8は、ドレイン電極7上に開口部を有しており、ドレイン電極7と画素電極9を接続させることができる。開口部は、層間絶縁膜8の形成と同時、又は形成後にフォトリソグラフィ法やエッチング等の公知の方法を用いて設けられる。層間絶縁膜8を用いることにより、ソース電極6上にも画素電極を形成することが可能になるため、画像表示装置の開口率を向上させることができる。次に、層間絶縁膜8上に導電性材料を成膜し、所定の画素形状にパターニングして画素電極9を形成する。図3のようにドレイン電極が露出するように開口部が形成されている層間絶縁膜8上に画素電極を形成することによりドレイン電極と画素電極の導通を取ることができる。さらに、画素電極9上に、表示要素10、対向電極11、及び対向基板12を設けることで、図3に示したような本発明の画像表示装置とすることができる。表示要素の例としては、液晶、有機エレクトロルミネッセンス、及び電気泳動方式電子ペーパーの表示要素等が挙げられる。表示要素10、対向電極11、及び対向基板12の積層方法としては、画素電極上に対向基板12、対向電極11、表示要素10の形成された積層体を貼り合わせる方法や、画素電極上に表示要素、対向電極、対向基板を順次積層する方法等、表示要素の種類により適宜選択すればよい。上記のように、保護膜5を、金属材料の化成処理によって形成することで、半導体層4のバックチャネル部を半導体層成膜後の作製工程におけるダメージから保護し、良好な素子特性を得ると共に、薄膜トランジスタ作製の工程数が増加することを抑制できる。また、保護膜5を、金属材料の陽極酸化によって形成されていることでも、半導体層4のバックチャネル部を半導体層成膜後の作製工程におけるダメージから保護し、良好な素子特性を得ると共に、薄膜トランジスタ作製の工程数が増加することを抑制できる。また、保護膜5を二層以上で構成し、その上層を金属材料の化成処理によって形成することで、半導体層4のバックチャネル部を半導体層成膜後の作製工程におけるダメージから保護し、良好な素子特性を得ると共に、薄膜トランジスタ作製の工程数が増加することを抑制できる。また、保護膜5を二層以上で構成し、その最下層が金属材料の化成処理によって形成することで、半導体層4のバックチャネル部を半導体層成膜後の作製工程におけるダメージから保護し、良好な素子特性を得ると共に、薄膜トランジスタ作製の工程数が増加することを抑制できる。また、保護膜5を二層以上で構成し、その上層が金属材料の陽極酸化によって形成することで、半導体層4のバックチャネル部を半導体層成膜後の作製工程におけるダメージから保護し、良好な素子特性を得ると共に、薄膜トランジスタ作製の工程数が増加することを抑制できる。また、保護膜5を二層以上で構成し、その最下層が金属材料の陽極酸化によって形成することで、半導体層4のバックチャネル部を半導体層成膜後の作製工程におけるダメージから保護し、良好な素子特性を得ると共に、薄膜トランジスタ作製の工程数が増加することを抑制できる。実施例1本実施形態の実施例1として、図3に示す画像表示装置を作製した。基板1としてコーニング社製、無アルカリガラスEAGLEXGを用いた。基板1上に、DCマグネトロンスパッタ法を用いてMoを200nmの膜厚で成膜し、フォトリソグラフィ法により所望の形状にパターニングを行った。具体的には、感光性ポジ型フォトレジストを塗布後、マスク露光、アルカリ現像液による現像を行い、所望の形状のレジストパターンを形成した。さらに、Moエッチング液によりエッチングを行い、不要なMoを溶解させた。その後、レジスト剥離液によりフォトレジストを除去し、所望の形状のゲート電極2、及びキャパシタ電極13を形成した以下、このようなパターニング方法をフォトリソグラフィ法として省略する。次に、ゲート電極2、及びキャパシタ電極13を形成した基板1の全面に、ゲート絶縁膜3として、PECVD法により窒化シリコンSiNxを300nmの膜厚で成膜した。その後、スパッタリング法により酸化亜鉛インジウムガリウムIn-Ga-Zn-Oを50nmの膜厚で成膜し、フォトリソグラフィ法でパターニングを行い、半導体層4とした。続いて、スパッタリング法により、アルミニウムを100nmの膜厚で成膜し、フォトリソグラフィ法により、所望の形状にパターニングを行った。その後、沸騰した熱水中で処理を行い、アルミニウムを酸化処理し、保護膜5とした。Moを100nmの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、ソース電極6、及びドレイン電極7を形成した。次に、ネガ型の感光性樹脂を塗布し、マスク露光、アルカリ現像、焼成を行い、層間絶縁膜8を形成した。層間絶縁膜8上にITOを100nmの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、画素電極9とした。その後、表示要素10、対向電極11、対向基板12として、電気泳動表示要素である電子ペーパ前面板を貼り付け、実施例1の画像表示装置とした。実施例2本実施形態の実施例2として、図3に示す画像表示装置を作製した。基板1としてコーニング社製、無アルカリガラスEAGLEXGを用いた。基板1上に、DCマグネトロンスパッタ法を用いてMoを200nmの膜厚で成膜し、フォトリソグラフィ法により所望の形状にパターニングを行い、ゲート電極2、及びキャパシタ電極13を形成した。次に、ゲート電極2、及びキャパシタ電極13を形成した基板1の全面に、ゲート絶縁膜3として、PECVD法により窒化シリコンSiNxを300nmの膜厚で成膜した。その後、スパッタリング法により酸化亜鉛インジウムガリウムIn-Ga-Zn-Oを50nmの膜厚で成膜し、フォトリソグラフィ法でパターニングを行い、半導体層4とした。続いて、スパッタリング法により、アルミニウムを100nmの膜厚で成膜し、ポジ型レジストでソース電極6、及びドレイン電極7の形状でアルミニウム膜状を覆い、その後、沸騰した熱水中で処理を行い、アルミニウムを酸化処理した後、レジストを剥離し、保護膜5、ソース電極6、及びドレイン電極7を形成した。次に、ネガ型の感光性樹脂を塗布し、マスク露光、アルカリ現像、焼成を行い、層間絶縁膜8を形成した。層間絶縁膜8上にITOを100nmの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、画素電極9とした。その後、表示要素10、対向電極11、対向基板12として、電気泳動表示要素である電子ペーパ前面板を貼り付け、実施例2の画像表示装置とした。