"原稿からの反射光を光電変換してアナログ画像信号を出力する光電変換手段と、該光電変換手段からの前記アナログ画像信号をA/D変換してデジタル画像信号を出力するA/D変換手段と、当該画像読取装置の各手段を駆動する駆動信号を生成するために必要な基準信号を発生する基準信号発生手段と、該基準信号発生手段によって発生された前記基準信号を周波数変調する周波数変調手段とを有する信号処理回路であって、前記光電変換手段および前記A/D変換手段を駆動するための前記周波数変調手段によって周波数変調された駆動信号および該周波数変調手段による変調周期に一回アサートされる変調周期信号を生成して出力するタイミング信号生成手段と、前記原稿への光照射開始前の前記タイミング信号生成手段からの前記変調周期信号に同期したタイミングで、前記A/D変換手段から前記変調周期の間に出力される画素数分のデジタル画像信号を変動プロファイルとして記憶手段に記憶した後、前記原稿への光照射開始後の前記変調周期信号に同期したタイミングで、前記A/D変換手段から出力される前記デジタル画像信号の各画素値から前記変動プロファイルの各画素値を対応する画素毎に減算することにより、該デジタル画像信号を補正する補正処理を行う補正手段とを設けたことを特徴とする信号処理回路。前記光電変換手段は、前記原稿からの反射光を該原稿の1主走査ライン毎に光電変換してアナログ画像信号を出力する手段であり、前記補正手段は、前記原稿への光照射開始前の前記タイミング信号生成手段からの前記変調周期信号に同期したタイミングで、前記A/D変換手段から前記1主走査ライン毎に前記変調周期の間に出力される画素数分のデジタル画像信号の画素値を予め設定された所定回数分だけ繰り返し取得して平均化し、前記記憶手段に変動プロファイルとして記憶する平均処理手段を有することを特徴とする請求項1に記載の信号処理回路。前記記憶手段に記憶する前記変動プロファイルは、前記変調周期の1周期分に相当する画素数分のデジタル画像信号であり、前記記憶手段は、その画素数分の記憶容量を持つことを特徴とする請求項2に記載の信号処理回路。前記記憶手段は、前記A/D変換手段より出力されるデジタル画像データのビット数より低ビットの記憶手段であることを特徴とする請求項2又は3に記載の信号処理回路。前記タイミング信号生成手段は、前記周波数変調を任意のタイミングでリセットするリセット信号を前記周波数変調手段へ出力する手段を有し、前記リセット信号を前記変調周期信号のアサートタイミングでアサートすることを特徴とする請求項2乃至4のいずれか一項に記載の信号処理回路。請求項1乃至5のいずれか一項に記載の信号処理回路を備えたことを特徴とする画像読取装置。請求項2乃至5のいずれか一項に記載の信号処理回路と、前記原稿に光を照射する光源を有し、該光源の点灯による前記原稿からの反射光を前記信号処理回路の前記光電変換手段の受光面に導くための光学走査系とを備え、前記光源を点灯させると共に、前記光学走査系をその長手方向である主走査方向と直交する副走査方向に移動させ、前記信号処理回路の前記A/D変換手段から前記デジタル画像信号を出力させることにより、前記原稿の画像読み取りを行うことを特徴とする画像読取装置。請求項7に記載の画像読取装置において、前記原稿を載置する原稿ガラスと、該原稿ガラスに載置された前記原稿をその上面側から抑える圧板とを備え、前記信号処理回路の前記補正手段は、前記圧板が前記原稿ガラスに対して閉じている状態でのみ前記補正処理を全て行うことを特徴とする画像読取装置。請求項7に記載の画像読取装置において、前記原稿を載置する原稿ガラスと、該原稿ガラスに載置された前記原稿をその上面側から抑える圧板とを備え、前記信号処理回路の前記記憶手段は、不揮発性の記憶手段であり、前記信号処理回路の前記補正手段は、前記圧板が前記原稿ガラスに対して閉じている状態でのみ前記補正処理を全て行い、前記圧板が前記原稿ガラスに対して開いている状態では、前記A/D変換手段から出力される前記デジタル画像信号の各画素値から、前記圧板が前記原稿ガラスに対して閉じている状態の時に前記不揮発性記憶手段に記憶された前記変動プロファイルの各画素値を対応する画素毎に減算することにより、該デジタル画像信号を補正することを特徴とする画像読取装置。前記請求項6乃至9のいずれか一項に記載の画像読取装置を備え、該画像読取装置によって読み取られた画像データに基づいて画像形成処理を行うことを特徴とする画像形成装置。従来の技術では、SSCG変調による画像データの補正信号変動プロファイルが三角波形状であれば、問題なく画像データの補正を行うことができる。しかしながら、補正信号が三角波形状にならない場合や、PLL回路のループフィルタや遅延同期回路DLL:DelayLockedLoop回路のループフィルタを通過することにより、次のような問題が発生する。すなわち、変調波形の位相シフトが発生し、補正信号と画像データのSSCGノイズの位相がずれてしまう場合、画像データの補正が適切に行われずに、補正残りが発生する。SSCG変調周期をライン周期に同期させて周期的な変動を補正する方法では、補正残りが発生した際には、縦スジが残ってしまい、斜めスジ以上に目立ってしまう。また、ライン周期をSSCG変調周期の整数倍にしなければならないため、ライン周期に制約が発生してしまう。SSCG変調を1ラインでリセットする方法では、ライン周期に同期させる場合と同様に、SSCGによる変動が各ラインで揃うため、補正残りが発生した際には縦スジとなり目立ってしまう。また、SSCGのリセット信号がアサートされると、変調周波数が一旦ゼロにリセットされるため、リセット直後は周波数が暴れ、クロックが不安定な状態となる。これにより、PLL回路が暴れに追従し、再び追従したところで位相をロックするまでにはある程度の時間が必要となってしまい、これも実使用上の制約となるという問題があった。この発明は、上記の点に鑑みてなされたものであり、SSCG変調による画像データの変動プロファイルが三角波形状でない場合でも、また画像データと変動プロファイルとの位相ズレを起こすことなく、画像データの補正を適切に実施できるようにし、且つライン周期に制約を持たせること無く、万が一補正残りが発生した場合にも縦スジにはならないようにすることを目的とする。この発明は、原稿からの反射光を光電変換してアナログ画像信号を出力する光電変換手段と、その光電変換手段からの上記アナログ画像信号をA/D変換してデジタル画像信号を出力するA/D変換手段と、当該画像読取装置の各手段を駆動する駆動信号を生成するために必要な基準信号を発生する基準信号発生手段と、その基準信号発生手段によって発生された上記基準信号を周波数変調する周波数変調手段とを有する信号処理回路であって、上記の目的を達成するため、次のようにしたことを特徴とする。すなわち、上記光電変換手段および上記A/D変換手段を駆動するための上記周波数変調手段によって周波数変調された駆動信号およびその周波数変調手段による変調周期に一回アサートされる変調周期信号を生成して出力するタイミング信号生成手段と、上記原稿への光照射開始前の上記タイミング信号生成手段からの上記変調周期信号に同期したタイミングで、上記A/D変換手段から上記変調周期の間に出力される画素数分のデジタル画像信号を変動プロファイルとして記憶手段に記憶した後、上記原稿への光照射開始後の上記変調周期信号に同期したタイミングで、上記A/D変換手段から出力される上記デジタル画像信号の各画素値から上記変動プロファイルの各画素値を対応する画素毎に減算することにより、そのデジタル画像信号を補正する補正処理を行う補正手段とを設けたものである。この発明によれば、信号処理回路が、原稿への光照射開始前のタイミング信号生成手段からの周波数変調手段SSCGに相当するによる変調周期に一回アサートされる変調周期信号に同期したタイミングで、A/D変換手段から上記変調周期の間に出力される画素数分のデジタル画像信号画像データを変動プロファイルとして記憶手段に記憶した後、上記原稿への光照射開始後の上記変調周期信号に同期したタイミングで、上記A/D変換手段から出力される画像データの各画素値から上記変動プロファイルの各画素値を対応する画素毎に減算することにより、その画像データを補正するので、以下のabに示すような効果を得ることができる。aSSCG変調による画像データの変動をキャンセルすることができる。つまり、SSCG変調による画像データの変動プロファイルが三角波形状でない場合でも、また画像データと変動プロファイルとの位相ズレを起こすことなく、画像データの補正を適切に実施することができる。bライン周期とSSCGによる変調周期を同期させることなく画像データの補正を実施するため、SSCG変調による画像データの変動が副走査方向に揃うことがなく、万が一補正残りが発生した場合にも縦スジになることがなくなり、ライン周期を制約することもなくなる。以下、この発明を実施するための形態について説明する。まず、この発明の一実施形態の概略を説明する。この実施形態では、画像データに重畳されたSSCG変調による変動の補正除去に際して、以下の特徴を有する。すなわち、SSCG変調周期に一回アサートする変調周期信号をタイミングジェネレータTGから出力し、原稿への光照射開始前の変調周期信号のアサートタイミングで、A/D変換されてアナログ信号処理部AFEより出力される画像データ各画素値を記憶手段であるメモリに記憶保持させる。その保持させる画像データは、SSCG変調周期の期間に相当する画素数の整数倍1倍以上画素のデータとする。これにより、SSCG変調周期の整数倍画素数分のSSCG変調による画像データの変動プロファイルをメモリに保持させることになる。その後、原稿への光照射開始後の変調周期信号がアサートされるタイミングで、A/D変換されて出力される画像データの各画素値からメモリに保持されている変動プロファイルの各画素値を対応する画素毎に減算する。以上により、SSCG変調による変動が重畳した画像データから変動プロファイルを保持し、その保持した変動プロファイルの各画素値を原稿への光照射開始後に出力される画像データの各画素値から減算するため、その画像データのSSCG変調による変動をキャンセルすることができる。さらに、ライン周期とSSCG変調周期を同期させることなく画像データの補正を実施するため、SSCG変調による画像データの変動が副走査方向に揃うことがなく、万が一補正残りが発生した場合にも縦スジになることがなく、ライン周期を制約することもなくなる。以下、上述の特徴について更に詳細に説明するが、その説明に入る前に、理解の便宜のため、従来の画像読取装置に備えた信号処理回路の構成、動作、および問題点について、図14~図21を参照して説明する。まず、従来の画像読取装置に備えた信号処理回路の構成例およびその動作について説明する。図14は、その信号処理回路の構成例を示す回路図である。この画像読取装置は、原稿からの反射光を取得し、それをセンサ基板内に配置されたCCDにより光電変換して電気信号である画像信号に変えることにより、原稿の画像を読み取るスキャナである。そして、センサ基板上の信号処理回路が、CCD1、発振器OSC2、スペクトラム拡散クロックジェネレータSSCG3、タイミングジェネレータTG10、エミッタフォロワ回路EF4、コンデンサ5、およびアナログ処理部AFE20等によって構成されている。ここで、原稿の画像をCCD1で読み取ってデジタル画像信号に変換するまでの信号処理は、次のように行われる。発振器2からの源振クロック基準クロックは、SSCG3により周波数変調されたクロックとなり、タイミングジェネレータ10のPLL回路11に入力される。PLL回路11は入力されたクロックを逓倍し、タイミング生成回路12はPLL回路11からのクロックに基づいてCCD1およびAFE20の各駆動クロックCCD_CLK,AFE_CLKを生成する。CCD1は、タイミングジェネレータ10からの駆動クロックCCD_CLKに基づいて、原稿からの反射光をアナログ画像信号以下単に画像信号ともいうに変換し、バッファであるエミッタフォロワ回路4およびコンデンサ5によるAC結合交流結合を介してAFE20へ出力する。AFE20は、クランプ回路21、サンプル/ホールド回路S/H22、プログラマブルゲイン回路PGA:ProgrammableGainAmplifier23、およびA/DコンバータADC24からなる。AFE20に入力された画像信号V_sigは、タイミングジェネレータ10からの駆動クロックAFE_CLKに基づいて、クランプ回路21により黒レベルに基準電圧が補正され、S/H22でサンプルホールドされ、プログラマブルゲイン回路以下PGAという23で増幅され、ADC24でA/D変換された後に、10ビットのデジタル画像信号D_sigとなって次段に出力される。一般的に、画素密度が高くなるほど、また、画像の読み取りスピードが速くなるほど、画像を読み取るCCDや、その後段でCCDが出力するアナログ画像信号に各種信号処理を施すAFEを駆動するクロックの周波数が高くなってしまう。しかし、近年の画像読取装置では、高速化に伴って不要輻射EMIが問題となっており、この問題を防止するため、最近では前述のSSCGがよく使われる。ここで、図14のSSCG3による周波数拡散について説明する。図15は、その説明に供する周波数と電界強度との関係の一例を示す波形図である。SSCG3は、入力されたクロック信号の周波数を周期的に変調する機能を持つ。そして、例えば図15に示すように周波数拡散周波数変調を行うことにより、単位時間当りの放射ノイズのピークレベルをSaからSbに示すように低減することが可能となる。しかし、このような従来技術では、CCD1およびAFE20にSSCG3によって周波数変調されたクロックを用いているために、例えば図16に示すように、画像信号がSSCG3の変調周期SSCG変調周期に応じて変動するという問題があった。これは、CCD1においては出力信号のオフセットレベルが変動するためであり、AFE20においてはサンプルホールドのタイミングが変動するためである。図16は、図14のSSCG3による画像信号の変動について説明するための波形図である。次に、図14のSSCG3による画像信号の変動が斜めスジになって現れることについて説明する。図17は、そのSSCG3による各ラインの画像信号のレベル変動の様子を副走査方向に並べた波形図である。SSCG3に起因した変動は、通常、主走査ラインに対して非同期であるため、例えば図17に示すように1ライン目,2ライン目,となるに従って変動の位相がずれてくるため、結果、読み取り画像は斜めスジとなって現れる。実際の出力画像では、画素の値階調レベルが低い谷の部分は画像濃度が濃く暗くなり、画素の値が高い山の部分は画像濃度が薄く明るくなる。従って、各ラインの画素の値が低い部分を結んだ直線状に、また各ラインの画素の値が高い部分を結んだ直線状にそれぞれスジが発生する。そこで、このようなスジの発生を防止するため、特許文献1,2に示すような構成が知られている。図18は、従来の画像読取装置に備えた信号処理回路の他の構成例を示す回路図であり、図14と対応する部分には同一符号を付している。この画像読取装置は、特許文献1に記載されたものに相当し、画像データデジタル画像信号に重畳されているSSCGによる画像変動成分を除去して、出力画像にスジを発生させないようにする信号処理回路を備えている。その信号処理回路は、CCD1、発振器OSC2、スペクトラム拡散クロックジェネレータSSCG3、エミッタフォロワ回路EF4、コンデンサ5、タイミングジェネレータTG10、アナログ信号処理部AFE20、および補正部30を備えている。CCD1は、タイミングジェネレータ10からのCCD駆動信号CCD_CLKを用いて、原稿からの反射光入射光をアナログ画像信号に変換する。発振器2は、画像読取装置の各部を駆動する駆動信号を生成するために必要なクロック信号を発生する。SSCG3は、発振器2からのクロック信号を周波数変調する。タイミングジェネレータ10は、SSCG3からの周波数変調されたクロック信号に基づいてCCD駆動信号CCD_CLK,AFE駆動信号AFE_CLK,およびゲート信号GATEを生成する。そのゲート信号には、主走査方向の画像読取領域を示す主走査ゲート信号LGATEと、副走査方向の画像読取領域を示す副走査ゲート信号FGATEとがある。AFE20は、タイミングジェネレータ10からのAFE駆動信号AFE_CLK,主走査ゲート信号LGATE,および副走査ゲート信号FGATEに基づいて、CCD1からのアナログ画像信号をデジタル画像信号に変換する。補正部30は、AFE20からのデジタル画像信号に重畳されたノイズを除去する補正信号上記デジタル画像信号と同じ変動量の逆位相の信号を、SSCG3で変調されたクロック信号から生成し、上記デジタル画像信号に加算することにより、そのデジタル画像信号を補正する。なお、補正部30を構成する各回路は特許文献1に記載のものと同様なので、その説明を省略する。ここで、この信号処理回路の問題点について説明する。図19は、図18のSSCG3および補正部30によるデジタル画像信号の補正について説明するための波形図である。図18の補正部30を用いることにより、デジタル画像信号に重畳されたSSCG3による変動のプロファイルが、例えば図19のaに示すように三角波形状であれば、問題なくデジタル画像信号の補正を行うことができる。しかし、CCD光電変換素子1の駆動状態によっては、上記プロファイルが三角波形状にならない場合が多々存在する。そのような場合には、補正信号はSSCG3で変調された信号から生成されるため三角波形状であり、そのためデジタル画像信号の補正を適切に行うことができず、例えば図19のbに示すように補正残りが発生し、場合によってはスジを悪化させてしまうケースもある。図20は、従来の画像読取装置に備えた信号処理回路の更に他の構成例を示す回路図であり、図14,図18と同じ部分には同一符号を付している。この信号処理回路は、特許文献2に記載されたものに相当し、周波数拡散器によるデジタル画像信号の周期的なノイズを除去するため、発振器OSC2、タイミング発生回路41、周波数拡散器42、および拡散率切替回路43を備えている。タイミング発生回路41は、図14,図18のタイミングジェネレータTG10に相当し、発振器2の出力から図示しないCCDおよび信号処理回路の動作のタイミングをとるタイミング信号を生成する。周波数拡散器42は、図14,図18のスペクトラム拡散クロックジェネレータSSCGに相当し、発振器2の出力を周波数拡散させた信号とする。拡散率切替回路43は、周波数拡散器42による周波数拡散率の変化を、CCDで画像を読み取る際の主走査方向の同期をとる主走査同期信号主走査ゲート信号に同期させる。なお、図示は省略するが、信号処理後のデジタル画像信号のシェーディング補正を行うシェーディング補正回路も備えている。ここで、この信号処理回路の問題点について説明する。図21は、その信号処理回路のノイズ除去の原理について説明するための波形図である。この信号処理回路は、主走査1ラインの周期であるライン周期を周波数拡散器42の変調周期であるSSCG変調周期の整数倍とすること図21の例の場合はライン周期=SSCG変調周期4や、周波数拡散器42の変調を1ライン毎にリセットすることにより、ライン周期とSSCG変調周期を同期させている。これにより、例えば図21に示すように、各ラインでデジタル画像信号のSSCG変調に起因した周期的なノイズを揃えることができる。この状態で、主走査方向の各画素の黒レベルを検出する手段と白レベルを検出する手段を用い、シェーディング補正を行うことにより、SSCG3による周期的なノイズを除去させている。しかし、実際にはSSCG変調周期とライン周期を同期させた状態で画像読取装置を使用することはほとんどない。その理由は、SSCG変調によるデジタル画像信号の変動は、毎ライン同一のノイズ量になるわけではないので、シェーディング補正により周波数拡散器42のノイズを補正しようとすると、補正残りが発生することになる。補正残りが発生すると、上述したように、SSCG変調周期とライン周期が同期してしまっているため、縦スジとなってしまい、結果、斜めスジより人の目には目立ってしまうためである。他にも、ライン周期をSSCG変調周期の整数倍にする方法では、ライン周期の設定範囲が限られてしまい、実使用上の制約になってしまう。また、SSCG変調を1ラインでリセットする方法では、リセット信号が有効になると変調周波数が強制的にゼロにリセットされるため、リセット直後は周波数が暴れてしまい、クロックが不安定な状態となる。この暴れにPLL回路が追従し、再び安定したところで位相をロックするまでには、PLL回路の応答性にもよるが、通常数百画素程度を要し、これも実使用上の制約となってしまう。そこで、上述した問題を解消するため、以下にこの発明の実施形態を図面に基づいて具体的に説明する。まず、この発明の第1実施形態である画像読取装置に備えた信号処理回路の構成例について説明する。図1は、その信号処理回路の構成例を示す回路図であり、図14,図18,図20と対応する部分には同一符号を付してそれらの説明を省略する。この第1実施形態の画像読取装置は、センサ基板上の信号処理回路が、光電変換手段光電変換素子であるCCD1と、基準信号発生手段である発振器OSC2と、周波数変調手段であるスペクトラム拡散クロックジェネレータSSCG3と、タイミング信号生成手段であるタイミングジェネレータTG10と、A/D変換手段を構成するエミッタフォロワ回路EF4、コンデンサ5、およびアナログ処理部AFE20と、補正手段である補正部50とによって構成されている。この画像読取装置は、従来技術での問題点であった、デジタル画像信号画像データのSSCG3による変動プロファイルが三角波でない場合に画像データの補正ができない点や、ライン周期をSSCG3の変調周期に同期させなければならない、且つ補正残りが発生した場合に縦スジとなり目立ってしまう点を解決するために、ライン周期をSSCG3の変調周期に同期させることなく補正を行い、且つSSCG3による変動プロファイルがどのような形でもデジタル画像信号に重畳されたSSCGによる変動を補正できるようにしてある。すなわち、原稿への光照射開始前のタイミングジェネレータ10からの変調周期信号に同期したタイミングで、原稿への光照射開始前にAFE20からSSCG3による変調周期の間にA/D変換されて出力される画素数分の画像データを変動プロファイルとして記憶するメモリ61と、そのメモリ61に記憶する画像データの画素値を予め設定された所定回数分だけ繰り返し取得して平均化する平均化回路62と、メモリ61および平均化回路62からなるデータメモリ回路60を制御する制御回路51と、原稿への光照射開始後のAFE20から出力される画像データの各画素値からメモリ61に記憶されている変動プロファイルの各画素値を対応する画素毎に減算する減算回路52とを有する補正部50を備えたことを特徴としている。制御回路51は、プログラムを実行するCPU中央処理装置と、プログラムが記憶されているROMと、CPUがROMからプログラムを読み出して展開するなどのCPU用の作業エリアとして使用するRAMとを含むマイクロコンピュータを用いたものである。なお、プログラムが記憶されているフラッシュメモリ又はHDDハードティスク装置等の不揮発性記憶手段が制御回路51に内蔵又は接続されている場合には、その不揮発性記憶手段からCPUがプログラムを読み出してRAMに展開することもできる。また、制御回路51は補正部50専用であっても良いが、この実施形態では画像読取装置全体を制御するものとする。一方、タイミングジェネレータ10のタイミング生成回路12は、CCD1およびAFE20を駆動するためのSSCG3によって周波数変調された駆動信号CCD_CLK,AFE_CLKを生成してCCD1,AFE20へそれぞれ出力する。また、変調周期信号bや画素クロック、図示しないライン周期信号aを生成して補正部50の制御回路51へ出力する。変調周期信号bは、SSCG3による変調周期に一回アサートされる信号である。画素クロックは、画像を形成する各画素ドットの主走査方向の位置の基準となる信号である。ライン周期信号aは、原稿の主走査1ライン分の画像データを出力するライン周期を決定するための信号である。次に、図1の補正部50によるノイズ補正処理を含む補正処理について説明する。図2は、その補正部50が電源オン時又は省エネルギーモードから通常モードへの復帰時以下省エネ復帰時というに行う補正処理のメインルーチンの一例を示すフローチャートである。補正部50の制御回路51は、電源オン時又は省エネ復帰時に図2のメインルーチンをスタートし、まずステップS1で画像読取装置スキャナが正常に動作するための各種初期設定を行う。次に、ステップS2へ進み、PGA23のゲイン調整やクランプ回路21の黒レベル調整を行う。その後、ステップS3へ進み、SSCG3によるノイズを補正するノイズ補正処理を行い、スタンバイモードに移行する。つまり、そのノイズ補正処理は、スタンバイモードに移行する直前のタイミングで実施する。このとき、外から光が入らないように、図示しない原稿ガラスであるコンタクトガラス上にセットされている原稿をその上面側から抑える圧板は閉じられている状態が望ましい。図3は、図2のステップS3におけるノイズ補正処理のサブルーチンの第1例を示すフローチャートである。図4は、図1のSSCG3による画像データの変動プロファイルをメモリ61に記憶させる際の処理を説明するためのタイミングチャートである。以下、図3,図4を用いて、ノイズ補正処理の詳細について説明する。補正部50の制御回路51は、図3に示すノイズ補正処理のサブルーチンがスタートすると、まずステップS11の処理を行う。すなわち、例えば図4に示すように、ライン周期A、SSCG3による変調周期Bとするとき、変調周期Bに一回アサートするこの例ではハイレベルHにする変調周期信号bのアサートタイミング変調周期信号bに同期したタイミングで、AFE20から変調周期Bの間にA/D変換されて出力される画像データの取得を開始してメモリ61への記憶書き込みを開始する。ここで、ステップS11の処理時にAFE20から出力される画像データは、原稿への光照射開始前後述するハロゲンランプの点灯開始前である暗時状態の時の画像データである。制御回路51は、ステップS11の処理を開始すると、ステップS12へ進み、変調周期Bの間にA/D変換されて出力される画素数N画素の整数倍の画素数の画像データを取得してデータメモリ回路60内のメモリ61に記憶する。図4の例の場合、変調周期BがN画素に相当するとすれば、メモリ61に記憶する画像データはN画素4整数倍=4N画素分の画像データとなる。ここでは、メモリ61に記憶する画像データを4N画素分とする。その後、ステップS13へ進み、ステップS12の処理の回数が予め任意に設定された所定回数以下任意回数というに達したか否かを判定し、任意回数に達していなければステップS12へ戻って上述と同様の処理を繰り返し、その処理の回数が任意回数に達した場合に、ステップS14へ進む。それによって、4N画素分の画像データを、例えば図4に示すように1回目Xライン目,2回目X1ライン目,3回目X2ライン目,と任意回数分だけ繰り返しAFE20から取得して、メモリ61に記憶することができる。ステップS14では、メモリ61に記憶した任意回数分各ラインの画像データを読み込み、その任意回数分の画像データをそれぞれ構成する各画素の値階調レベルをライン方向主走査方向の対応する画素毎に平均化する平均処理をデータメモリ回路60内の平均化回路62に行わせ、SSCG3による画像データの変動プロファイルを作成する。そして、その変動プロファイルをステップS15でメモリ61に記憶保持する。これにより、ランダムノイズを取り除いたSSCG3による画像データの変動プロファイルをメモリ61に保持させることができる。なお、1回目Xライン目の4N画素分の画像データを取得してメモリ61に記憶した後、2回目X1ライン目以降の4N画素分の画像データを順次取得する毎に、その画像データの各画素の値と前回の4N画素分の画像データの取得時にメモリ61に記憶した画像データの各画素の値とを平均化回路62によってライン方向の対応する画素毎に平均化してメモリ61に記憶することにより、SSCG3による画像データの変動プロファイルを作成することもできる。そのようにすれば、メモリ61に1ライン分の画像データのみを記憶させれば良いので、メモリ61の容量が少なくて済む。ステップS11~S15の処理は、暗時状態の画像データに対する処理原稿の画像読み取り前の処理に相当する。次のステップS16では、原稿への光照射開始ハロゲンランプの点灯開始により、原稿の画像読み取りが開始された後、変調周期信号bがアサートされる任意のタイミングで、AFE20からA/D変換されて出力されてくる画像データの各画素の値からメモリ61に記憶保持されている変動プロファイル4N画素分のデータの各画素の値を減算回路52によりライン方向の対応する画素毎に減算させる処理を開始させ、AFE20からの画像データの補正を行う。その減算処理は、A/D変換されて出力されてくる画像データに対して繰り返し行うことになる。なお、記憶する変動プロファイルは一例として4N画素分の画像データとしたが、SSCG3による画像データの変動プロファイルを得るには、変調周期Bに相当するN画素任意回数分の画像データを記憶させれば必要十分であり、その場合にはメモリ61の容量がN画素任意回数分で済む。また、1ライン1回分の画像データのみをメモリ61に記憶して平均化を行うようにした場合には、メモリ61の容量がN画素分で済む。この場合、通常AFE20のA/D変換された画像データは10ビットデータ0~1023digitとして出力されるが、メモリ61に記憶させる値は暗時状態の画像データの各画素の値であるため、メモリ61としてはせいぜい7ビット0~127digitの低ビットメモリを用いれば十分であり、メモリ容量やビット数の低減により必要な回路の増大規模やコストアップを最小に抑えることができる。さらに、図4の例では、SSCG3による画像データの変動プロファイルが三角波形状の場合を例にしているが、図19のbに示すような三角波形状でない場合にもSSCG3の1周期又はその整数倍に相当する画素数の画像データを任意回数分だけ繰り返し取得し、メモリ61に記憶する画像データの値をライン方向の対応する画素毎に平均化することにより、どのような形状の変動プロファイルであっても対応可能となる。次に、第1実施形態の作用効果の概要を説明する。図5は、その効果の概要を説明するための説明図である。上述したような構成、方法をとることにより、例えば図5に示すように、原稿への光照射開始後にAFE20から出力されるSSCG3による変動が重畳された補正前の画像データは、その各画素の値が減算回路52でメモリ61に記憶されている変動プロファイルの各画素の値だけ減算回路52によりライン方向の対応する画素毎に減算される。それによって、補正後の画像データとなるため、重畳されたSSCG3による変動をキャンセルさせることができる。次に、第1実施形態の作用効果の詳細を説明する。図6,図7は、その効果の詳細を説明するためのタイミングチャートである。第1実施形態では、画像読取装置に備えた信号処理回路が、例えば図6に示すように、原稿への光照射開始前暗時状態の変調周期信号bが変調周期Bに一回アサートするタイミングで、AFE20から出力される画像データの取得を開始して、N画素の整数倍の画像データの各画素値を任意回数だけ繰り返し取得して平均化したものを、変動プロファイルとしてメモリ61に記憶する。その後、原稿への光照射開始後の変調周期信号bがアサートするタイミングで、AFE20から出力される画像データからメモリ61に記憶されている変動プロファイルの各画素値を対応する画素毎に減算する処理を開始する。それによって、画像データと変動プロファイルとの位相ズレを起こすことなくSSCG3による変動を補正することができる。また、例えば図7に示すように、SSCG3に起因した変動が三角波形状でなかったとしても、変調周期Bでの周期的な変動であるため、原稿への光照射開始前にAFE20から出力される変調周期Bの整数倍の画素数分の画像データをライン毎に繰り返し取得して平均化したものを、変動プロファイルとしてメモリ61に記憶する。その後、原稿への光照射開始後にAFE20から出力される画像データの各画素値からメモリ61に記憶されている変動プロファイルの各画素値を対応する画素毎に減算することにより、SSCG3による変動を補正することができる。さらに、ライン周期Aと変調周期Bを同期させることなく補正することができるので、万が一補正残りが発生した場合にも縦スジになることがなく、ライン周期Aを制約することもない。次に、図1の補正部50によるノイズ補正処理の他の例について説明する。この場合、図1のメモリ61にフラッシュメモリ等の不揮発性メモリ不揮発性の記憶手段を使用している。図8は、図2のステップS3におけるノイズ補正処理のサブルーチンの第2例を示すフローチャートである。この例でも、SSCG3のノイズ補正を実施するときには、外から光が入らないように圧板が閉じている状態が望ましい。しかし、圧板を開けた状態で原稿の画像読み取りやコピー動作を行うために、電源オン時又は省エネ復帰時から圧板を開けたままである状態もある。その場合には、外から蛍光灯の光などが入射してしまうため、暗時のSSCG3による画像データの変動プロファイルをメモリ61に記憶できなくなってしまう。このようなケースに対応するために、変動プロファイルを記憶するメモリ61を不揮発性メモリにすると良い。メモリ61を不揮発性メモリにすることで、電源オン時には前回の原稿の画像読み取り時に作成した暗時状態原稿への光照射開始前での変動プロファイルがメモリ61に格納されている。そこで、補正部50の制御回路51は、図8に示すノイズ補正処理のサブルーチンがスタートすると、まずステップS21で圧板が閉じている状態かどうかを、圧板の開閉を検知する図示しない圧板開閉センサを用いてチェックする。そして、圧板が閉じている場合には、ステップS22へ進み、ステップS22~S27で図3のステップS11~S16と同様の処理により新たにSSCG3による画像データの変動を検出して補正する動作を行う。しかし、圧板が開いている状態では、直ちにステップS27へ移行し、新たに変動プロファイルをメモリ61に記憶するのではなく、次のようにする。すなわち、前回記憶保持されている変動プロファイルを用い、原稿への光照射開始によって原稿の画像読み取りが開始された後、A/D変換されて出力されてくる画像データの各画素の値からメモリ61に記憶保持されている変動プロファイルの各画素の値を減算回路52によりライン方向の対応する画素毎に減算させる処理を開始させ、画像データの補正を行う。以上により、圧板が開いているとき外から光が入るときに暗時の変動プロファイルを記憶させることができなくても、画像データに重畳されたSSCG3による変動を補正することができる。次に、この発明の第2実施形態である画像読取装置に備えた信号処理回路の構成例について説明する。図9は、その信号処理回路の構成例を示す回路図であり、図1と対応する部分には同一符号を付してそれらの説明を省略する。この第2実施形態における信号処理回路は、図1に示した第1実施形態における信号処理回路を改良したものである。第1実施形態における信号処理回路では、変調周期信号bのアサートタイミングとAFE20から出力されるSSCG3による画像データの変動変動プロファイルとの位相関係が電源のオフ/オンの度にずれてしまう。例えば、ある時は画像データの変動の三角波形状の山で変調周期信号bがアサートされ、ある時はその三角波形状の谷で変調周期信号bがアサートされる。電源オン時又は省エネ復帰時に毎回、圧板が閉じられた状態で新たにSSCG3による画像データの変動プロファイルを記憶できれば問題なく画像データの補正に対応することができる。しかし、図8のステップS21,S27のように、圧板が開いている状態で、メモリ61に記憶されている前回のSSCG3による画像データの変動プロファイルを使ってノイズ補正処理を行う場合には、SSCG3よる前回の変動の位相と今回の変動の位相が合わなくなってしまうため、補正残りや過補正になってしまう。このような問題に対応するために、図9に示す信号処理回路では、タイミングジェネレータ10からリセット信号を出力し、SSCG3に入力させるようにしている。以下、図10を用いて、図9の補正部50によるノイズ補正処理の詳細について説明する。なお、電源オン時又は省エネ復帰時に行う補正処理のメインルーチンは、図3と同様なので、図示および説明を省略する。図10は、図9の補正部50によるノイズ補正処理の一例を示すフローチャートである。図11は、図9のSSCG3による画像データの変動プロファイルをメモリ61に記憶させる際の処理を説明するためのタイミングチャートである。図9の補正部50は、図10に示すノイズ補正処理を行うが、その処理は図8に示したノイズ補正処理にステップS32の処理を追加したものである。この補正部50は、ステップS33,S34でSSCG3による画像データの変動プロファイルをメモリ61に記憶させる前のステップS32において、任意の変調周期信号bのアサートタイミングでSSCG3をリセットするリセット信号をSSCG3に入力する。これにより、SSCG3の変調周波数は変調周期信号bのアサートタイミングで一旦ゼロにリセットされ、その後の変調周期信号bのアサートタイミングでは、図11に示すように常に変調周波数がゼロクロスのポイントとなる。以上のように、変調周期信号bのアサートタイミングでSSCG3のリセットを一回行うことにより、電源オフ/オンで毎回変わってしまう変調周期信号bのアサートタイミングとSSCG3による画像データの変動との位相関係を常に同じ関係変調周期信号bのアサートタイミングでゼロクロスにすることができる。その後、圧板が閉じている場合には、新たにSSCG3の変動プロファイルをメモリ61に記憶し、圧板が開いている状態では前回記憶している変動プロファイルを用いて、原稿への光照射開始後の原稿の画像読み取りによってAFE20から出力される画像データに対して減算回路52で減算処理を行う。このような方法にすることで、毎回、変調周期信号bとSSCG3による画像データの変動との位相は同一タイミングとなるため、前回の変動プロファイルを用いても補正残りや過補正になることなく、画像データに重畳されたSSCG3による変動を補正することができる。なお、上述した各実施形態では、原稿への光照射開始前の変調周期信号bに同期したタイミングで、AFE20から1ライン毎に変調周期Bの間に出力される画素数分の画像データの画素値を任意回数分だけ繰り返し取得して平均化し、メモリ61に変動プロファイルとして記憶するようにしたが、次のようにすることもできる。すなわち、AFE20から変調周期の間に出力される画素数分の画像データを1回のみ取得してメモリ61に変動プロファイルとして記憶し、原稿への光照射開始後の変調周期信号に同期したタイミングで、AFE20から出力される画像データの各画素値からメモリ61に記憶した変動プロファイルの各画素値を対応する画素毎に減算する。以上、この発明をCCDによって原稿の画像を読み取る画像読取装置スキャナに備えた信号処理回路に適用した実施形態について説明したが、この発明はこれに限らず、他のイメージセンサによって原稿の画像を読み取る画像読取装置に備えた信号処理回路には勿論、それらのイメージセンサによって原稿の画像を読み取る他の画像読取装置に備えた信号処理回路、それらの信号処理回路を備えた画像読取装置、その画像読取装置を搭載したデジタル複写機,ファクシミリ装置,プリンタ等の各種画像形成装置にもそれぞれ適用可能である。画像形成装置本体は、画像読取装置からの画像データを可視画像として用紙等のシートに印刷することができる。この発明による信号処理回路を備えることにより、安定動作かつ高信頼性の画像読取装置や画像形成装置を提供することができる。図12は、この発明による信号処理回路を備えたスキャナ画像読取装置のハード構成例を示す概略図であり、図1,図9と同じ部分には同一符号を付している。このスキャナ100は、フラットベッド方式のものであり、本体上面に、原稿が載置される原稿ガラスであるコンタクトガラス101が設置されている。コンタクトガラス101の下方には、第1キャリッジ106と第2キャリッジ107が2対1の速度でそれらの長手方向である主走査方向と直交する副走査方向矢印A方向に移動するように配置されている。その第1キャリッジ106,第2キャリッジ107が、後述する結像レンズ108と共に、光学走査系を構成する。第1キャリッジ106には光源としてのハロゲンランプ102と第1ミラー103が搭載され、第2キャリッジ107には第2ミラー104及び第3ミラー105が搭載されている。原稿の画像読み取り開始により、ハロゲンランプ102によって照明光照射された原稿からの反射光は、第1ミラー103、第2ミラー104、および第3ミラー105によって反射されて結像レンズ108に入射される。そして、原稿からの反射光は結像レンズ108で集光され、CCD3の受光面である結像面に結像し、CCD1で光電変換されたアナログ電気信号が前述した第1又は第2実施形態と同様の信号処理回路109でデジタル画像信号原稿の画像データに変換され、後段に送られる。一方、原稿の画像データの主走査方向の分布を均一にするためには、シェーディング補正を行うが、そのための基準白板111の読み取りデータを取得する必要がある。シェーディング補正を行うためには、原稿の画像読み取り前に、ハロゲンランプ102による照明により、基準白板111の表面が読み取られ、その読み取り結果読み取りデータに基づいて原稿の画像読み取り時のシェーディング補正が行われる。ここで、第1,第2キャリッジ106,107が2対1の速度で副走査方向に移動するのは、原稿面からCCD1の結像面までの光路長を一定に保持するためであり、CCD1は信号処理回路109上に搭載されている。また、コンタクトガラス101の上面を覆うように圧板110が開閉可能に設けられ、コンタクトガラス101上に原稿が載置されたとき、外部からの光がCCD1に入射しないようにしている。なお、圧板110に代えてADF自動原稿給送装置あるいはARDFなどを設け、原稿を自動的に給送できるように構成することも可能である。このスキャナ100によれば、信号処理回路109を備えることにより、安定動作かつ高信頼性を実現でき、高画質の画像読み取りを行うことができる。図13は、この発明による信号処理回路を搭載したスキャナを備えた画像形成装置の構成例を示す概略図であり、図1,図9,図12と同じ部分には同一符号を付している。画像形成装置200は、スキャナ100とプリンタ120とを備えている。スキャナ100は、前述のようにタイミングジェネレータTG10、CCD1、エミッタフォロワ回路EF4、アナログ信号処理部AFE20、補正部50、LVDSLowVoltageDifferentialSignalingトランスミッタ112を含む第1又は第2実施形態の信号処理回路を備えている。そして、LVDSトランスミッタ112が、補正部50からパラレル10ビットのデジタル画像信号が入力されると、それをプリンタ120のLVDSレシーバ126へシリアル送信する。一方、プリンタ120は、プリンタエンジン121と、このプリンタエンジン121を制御する制御部122とを備え、両者はI/F123により通信可能に接続されている。制御部122は、CPU124、画像処理部125、およびLVDSレシーバ126を備えている。LVDSレシーバ126は、スキャナ100のLVDSトランスミッタ112からシリアル送信されたデジタル画像信号を受信すると、そのデジタル画像信号をパラレル10ビットのデジタル画像信号に変換し、画像処理部125に入力する。画像処理部125は、LVDSレシーバ126からパラレル10ビットのデジタル画像信号が入力されると、そのデジタル画像信号に対して各種画像補正や処理を行った後、そのデジタル画像信号をプリンタエンジン121に出力して、用紙等のシート上に印刷画像形成を行わせる。CPU124は、スキャナ100内のタイミングジェネレータ10と相互に通信可能に接続し、プリンタエンジン121およびスキャナ100の動作全体を制御する。このように、この発明による信号処理回路を備えたスキャナ100を画像形成装置200に搭載することにより、安定動作かつ高信頼性を実現でき、高画質の画像形成を行うことができる。なお、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲に記載された技術思想に含まれる技術的事項の全てが対象となることは言うまでもない。"