"ベース基板と、前記ベース基板の上または上方に形成された第1結晶層とを有し、前記第1結晶層は、酸素原子およびシリコン原子からなる群より選択された少なくとも1つの原子である第1原子と、アクセプタとして機能する少なくとも1つの原子である第2原子とを含む3-5族化合物半導体層である半導体基板。前記第2原子が、Mg原子、Zn原子、Be原子およびC原子からなる群より選択された少なくとも1つの原子である請求項1に記載の半導体基板。前記第1結晶層の上方に形成された第2結晶層と、前記第1結晶層と前記第2結晶層との間に形成された第3結晶層とを更に有し、前記第2結晶層および前記第3結晶層は3-5族化合物半導体層であり、前記第3結晶層は、前記第2原子を有し、前記第3結晶層に含まれる前記第2原子の総数が、前記第1結晶層に含まれる前記第2原子の総数より少ない請求項1または請求項2に記載の半導体基板。前記第2結晶層は、半導体能動素子の活性層として機能する請求項3に記載の半導体基板。前記第3結晶層は、空乏状態にある請求項3または請求項4に記載の半導体基板。前記第1結晶層、前記第2結晶層および前記第3結晶層が、3-5族窒化物半導体層である請求項3から請求項5の何れか一項に記載の半導体基板。前記ベース基板の上または上方に形成された阻害層を更に有し、前記阻害層は開口を有し、前記阻害層は結晶成長を阻害し、前記阻害層は前記第1原子を含み、前記第1結晶層は、前記開口に形成される請求項1から請求項6の何れか一項に記載の半導体基板。前記阻害層が、酸化シリコン層、窒化シリコン層または酸窒化シリコン層である請求項7に記載の半導体基板。ベース基板と、前記ベース基板の上または上方に形成された第1結晶層と、前記第1結晶層の上または上方に形成された活性層と、を有し、前記第1結晶層は、酸素原子およびシリコン原子からなる群より選択された少なくとも1つの原子である第1原子と、アクセプタとして機能する少なくとも1つの原子である第2原子とを含む3-5族化合物半導体層である半導体デバイス。ベース基板の上または上方に、酸素原子およびシリコン原子からなる群より選択された少なくとも1つの原子である第1原子を含み、結晶の成長を阻害する阻害層を形成する工程と、前記阻害層に開口を形成する工程と、前記開口の内部に、アクセプタとして機能する少なくとも1つの原子である第2原子を導入しながら、3-5族化合物半導体の第1結晶層をエピタキシャル成長により形成する工程と、を有する、半導体基板の製造方法。ベース基板の上または上方に、酸素原子およびシリコン原子からなる群より選択された少なくとも1つの原子である第1原子を含み、結晶の成長を阻害する阻害層を形成する工程と、前記阻害層に開口を形成する工程と、前記開口の内部に、3-5族化合物半導体の第1結晶前駆体層をエピタキシャル成長により形成する工程と、アクセプタとして機能する少なくとも1つの原子である第2原子で前記第1結晶前駆体層をドーピングすることにより第1結晶層を形成する工程と、を有する、半導体基板の製造方法。前記阻害層が、酸化シリコン層、窒化シリコン層または酸窒化シリコン層である請求項10または請求項11に記載の半導体基板の製造方法。特許文献1に記載のように、シリコン基板上にシリコン酸化膜を形成し、当該シリコン酸化膜の任意の領域にシリコン基板に達する開口を形成すれば、シリコン酸化膜が窒化物半導体結晶のエピタキシャル成長を阻害する阻害層として機能し、開口の内部にのみ選択的に窒化物半導体結晶をエピタキシャル成長させることができる。エピタキシャル成長された窒化物半導体結晶は、シリコン基板の全面ではなく開口内部にのみ形成されるので、窒化物半導体結晶のクラックの発生が抑制されるという効果が期待できる。しかし、阻害層をマスクにして、阻害層開口の内部に半導体結晶層を選択エピタキシャル成長させる方法では、エピタキシャル成長層内に阻害層を構成する原子が取り込まれる場合がある。半導体結晶層内に取り込まれた原子は不純物として機能することはよく知られており、たとえばGaN結晶あるいはAlGaN結晶にSiまたはOが取り込まれるとn型不純物になる。図1は、Si原子およびO原子がGaN層内にどの程度取り込まれるかを評価するために実験した二次イオン質量分析SIMSデータである。図1は、シリコン酸化膜を阻害層として選択エピタキシャル成長させたGaN層のSIMS深さプロファイルであり、実線がO原子、破線がSi原子、一点鎖線がGa原子の深さプロファイルを示す。O原子およびSi原子については縦軸左側の濃度のスケールが、Ga原子については縦軸右側の二次イオン強度のスケールが相当する。Ga原子の二次イオン強度が低下している深さ0.5μm付近が基板とGaN層との界面である。深さ0.5μm付近から深さ0μmの表面までがGaN層である。GaN層の深さ方向で一様ではないものの、O原子およびSi原子が1×1018cm-3以上、深さによっては1×1020cm-3近くの不純物原子が取り込まれていることがわかる。これら不純物原子は結晶層の導電性に明らかに影響を及ぼす。GaN結晶においては、Si原子あるいはO原子はいずれもn型伝導キャリア自由電子を生成するドナーとして作用するので、選択エピタキシャル結晶層の抵抗を高くすることは困難である。また選択エピタキシャル結晶層を、抵抗の精密な制御が必要な電子デバイス用結晶に用いることは困難である。本発明の目的は、阻害層を用いて選択エピタキシャル成長させた窒化物半導体結晶のように、結晶中にSi原子またはO原子を含んでしまう半導体結晶であっても、抵抗を高くし、抵抗の精密な制御が必要な電子デバイスにも用いることができる半導体結晶を提供することにある。上記課題を解決するために、本発明の第1の態様においては、ベース基板と、ベース基板の上または上方に形成された第1結晶層とを有し、第1結晶層が、酸素原子およびシリコン原子からなる群より選択された少なくとも1つの原子である第1原子と、アクセプタとして機能する少なくとも1つの原子である第2原子とを含む3-5族化合物半導体層である半導体基板を提供する。なお、本明細書において、~の上に形成とは、~に接して~の上に形成されている様をいい、英語で表現した場合のonに対応する。また、~の上方に形成されとは、~から離れて~より上に形成されている様をいい、英語で表現した場合のaboveに対応する。例えば第2原子は、Mg原子、Zn原子、Be原子およびC原子からなる群より選択された少なくとも1つの原子である。半導体基板は、第1結晶層の上方に形成された第2結晶層と、第1結晶層と第2結晶層との間に形成された第3結晶層とを更に有してよい。例えば第2結晶層および第3結晶層は、3-5族化合物半導体層であり、第3結晶層は第2原子を有し、第3結晶層に含まれる第2原子の総数が、第1結晶層に含まれる第2原子の総数より少ない。当該第2結晶層は、当該半導体基板を用いて形成される半導体能動素子の活性層として機能してよい。当該第3結晶層は、空乏状態の結晶層であってよい。第1結晶層、第2結晶層および第3結晶層は、3-5族窒化物半導体層であってもよい。半導体基板は、ベース基板の上または上方に形成された阻害層を更に有してよい。阻害層は開口を有し、阻害層は結晶成長を阻害し、阻害層は第1原子を含み、第1結晶層は、開口に形成される。阻害層は、酸化シリコン層、窒化シリコン層または酸窒化シリコン層であってよい。本発明の第2の態様においては、ベース基板と、ベース基板の上または上方に形成された第1結晶層と、第1結晶層の上または上方に形成された活性層とを有し、第1結晶層は、酸素原子およびシリコン原子からなる群より選択された少なくとも1つの原子である第1原子と、アクセプタとして機能する少なくとも1つの原子である第2原子とを含む3-5族化合物半導体層である半導体デバイスを提供する。本発明の第3の態様においては、ベース基板の上または上方に、酸素原子およびシリコン原子からなる群より選択された少なくとも1つの原子である第1原子を含み、結晶の成長を阻害する阻害層を形成する工程と、阻害層に開口を形成する工程と、開口の内部に、3-5族化合物半導体の第1結晶層を、アクセプタとして機能する少なくとも1つの原子である第2原子を導入しながらエピタキシャル成長により形成する工程とを有する、半導体基板の製造方法を提供する。本発明の第4の態様においては、ベース基板の上または上方に、酸素原子およびシリコン原子からなる群より選択された少なくとも1つの原子である第1原子を含み、結晶の成長を阻害する阻害層を形成する工程と、阻害層に開口を形成する工程と、開口の内部に、3-5族化合物半導体の第1結晶前駆体層をエピタキシャル成長により形成する工程と、アクセプタとして機能する少なくとも1つの原子である第2原子で第1結晶前駆体層をドーピングすることにより第1結晶層を形成する工程と、を有する半導体基板の製造方法を提供する。半導体基板の製造方法において、阻害層は、酸化シリコン層、窒化シリコン層または酸窒化シリコン層であってよい。図2は、半導体基板100の断面例を示す。半導体基板100は、ベース基板102および第1結晶層104を有する。ベース基板102と第1結晶層104との間には任意の結晶層が形成されてもよい。ベース基板102は、その上に形成されるエピタキシャル成長層を支持する支持基板である。ベース基板102として表面がシリコンである基板、サファイア基板、シリコンカーバイド基板、酸化亜鉛基板、GaAs基板が挙げられる。ここで、表面がシリコンとは、少なくとも基板の表面がシリコンで構成される領域を有することを意味する。たとえばベース基板102は、Siウェハのように基板全体がシリコンで構成されていてもよく、SOIsilicon-on-insulatorウェハのように絶縁層の上にシリコン層を有する構造であってもよい。ベース基板102は、サファイア基板、ガラス基板、シリコンカーバイド基板、酸化亜鉛基板、GaAs基板等、シリコンと異なる元素からなる基板上にシリコン層が形成されたものでもよい。ベース基板102のシリコンは不純物を含んでよい。ベース基板102の表面のシリコン層に、自然酸化層等の極薄い酸化シリコン層あるいは窒化シリコン層が形成されていてもよい。第1結晶層104は、ベース基板102の上または上方に形成される。つまり第1結晶層104は、ベース基板102の表面に接して形成されてよく、ベース基板102の表面との間に他の層を挟んで形成されてもよい。第1結晶層104は、3-5族化合物半導体層である。第1結晶層104として、GaAs、AlGaAs、InGaAs、InGaP、AlN、GaNまたはAlGaNが挙げられる。第1結晶層104は、O原子およびSi原子からなる群より選択された少なくとも1つの原子である第1原子を含む。第1原子の第1結晶層104における濃度は、2×1017cm-3以上、1×1021cm-3以下である。第1結晶層104は、アクセプタとして機能する少なくとも1つの原子である第2原子を含む。第2原子として、Mg原子、Zn原子、Be原子およびC原子からなる群より選択された少なくとも1つの原子が挙げられる。第2原子は、第1結晶層104内で正孔を生成するアクセプタとして機能する。第1結晶層104に、ドナーとなる第1原子とアクセプタとなる第2原子とがともに含まれることで、第1原子により生成される電子が第2原子により生成される正孔で補償され、第1結晶層104の抵抗率を高くできる。第1結晶層104の抵抗率を高くできる結果、第1結晶層104に流れる電流が抑えられ、第1結晶層104またはその上に形成されるデバイスの特性を改善できる。たとえば電界効果トランジスタの場合、ピンチオフ特性あるいは耐圧が向上する。第1結晶層104に含む第2原子の濃度は、混入した第1原子を補償するのに十分な過剰な濃度であることが好ましい。過剰な濃度とは第1原子を補償することに加えて、トランジスタ動作時の電圧印加により新たに発生するキャリア電子をも捕獲し、当該トランジスタ動作時に第1結晶層104を高絶縁性に保てる濃度である。このような濃度にすることにより、トランジスタのピンチオフ性の向上、および、オンオフ比の向上が期待できる。一般的に第2原子の濃度は、1×1014cm-3から1×1021cm-3の範囲で決定できる。なお、第1結晶層104に含む第2原子の濃度は、混入した第1原子を補償するのに丁度良い濃度、第1原子を補償するには少し足りない程度の濃度、あるいは、第1原子を補償し過ぎるものの過剰量が僅かとなるような濃度であってもよい。これらの場合、第1結晶層104は絶縁性、若しくは、導電性の低いn型またはp型の導電型となり、このような場合であっても効果は期待できる。図3は、半導体基板200の断面例を示す。半導体基板200は、ベース基板102、第1結晶層104、第2結晶層202および第3結晶層204を有する。半導体基板200におけるベース基板102および第1結晶層104は、半導体基板100におけるベース基板102および第1結晶層104と同様である。第2結晶層202は、第1結晶層104の上方に形成される。第2結晶層202は、半導体能動素子の活性層として機能する。当該半導体能動素子は、半導体基板200を用いて形成される素子を指す。つまり、第2結晶層202は、半導体基板200を用いて半導体能動素子を形成した場合に、当該半導体能動素子の活性層として機能できる特性を有する。第3結晶層204は、第1結晶層104と第2結晶層202との間に形成される。第2結晶層202および第3結晶層204は、3-5族化合物半導体層である。第2結晶層202として、GaAs、AlGaAs,InGaAs、InGaP、AlGaNまたはGaNが挙げられる。第2結晶層202は、単一層でなくてもよい。たとえばGaAs/InGaAs、AlGaN/GaN、GaN/AlGaN/GaN、またはInAlN/GaNなどのヘテロ接合結晶層であってもよい。第3結晶層204として、GaAs、AlGaAs、InGaAs、InGaP、AlN、GaNまたはAlGaNが挙げられる。第3結晶層204に含まれる第2原子の総数は、第1結晶層104に含まれる第2原子の総数より少ない。結晶層に複数種類の第2原子が含まれる場合、第2原子の総数とは各第2原子の数の和を指す。第3結晶層204は、空乏状態にある。ここで空乏状態とは、第3結晶層204内の自由電子と正孔が同数程度存在する結果、自由電子と正孔とが再結合して打ち消しあい、キャリアが実質的に存在しなくなっている状態をいう。たとえば第3結晶層204に存在するドナーおよびアクセプタから生成する自由電子および正孔がほぼ同数である場合が挙げられる。前述した通り、第1結晶層104に含まれる第2原子の濃度は、混入した第1原子を補償するのに十分な過剰な濃度であることが好ましい。しかし、第1結晶層104に含まれる第2原子の濃度が過剰になると、第1結晶層104上に形成される層のキャリアをも捕獲してしまう。このため、第1結晶層104上に、活性層として機能する第2結晶層を形成すると、第2結晶層においてチャネルを形成するべきキャリアが、第1結晶層104に過剰に含まれる第2原子により捕獲され、トランジスタの変調特性に悪い影響を与える可能性もある。これに対して半導体基板200では、第1結晶層104と第2結晶層202の間に、補償不純物である第2原子の濃度が第1結晶層104よりも低い第3結晶層204を挿入する。一般に第1原子の濃度は図1のSIMS深さプロファイルに示すように、上層層の表面側において、より一定した濃度プロファイルを示しやすい傾向がある。このため、第1結晶層104よりも上層側の第3結晶層204では、第2原子を過剰にドーピングしなくとも、高精度に第1原子からのキャリア電子を補償できる。第2原子のドープ量を、第1原子を補償するとともに、第2原子によって発生するホールの濃度が極めて低いレベルとなるように調整することで、第3結晶層204を空乏状態にすることができる。第3結晶層204のキャリア濃度は、1×1017cm-3以下、好ましくは1×1016cm-3以下、特に好ましくは1×1014cm-3以下である。キャリア濃度は、SIMSにより測定した場合のキャリア濃度をいう。第3結晶層204の厚みは50nm以上が好ましい。空乏状態にある第3結晶層204が第1結晶層104と第2結晶層202の間に存在することにより、第2結晶層202を走行する電子またはホールが第1結晶層104に存在する電子またはホールと相互作用することがなくなる。この結果、第2結晶層202を活性層として電界効果トランジスタを形成した場合、当該電界効果トランジスタの電流-電圧曲線IV曲線にキンクが出るなどの素子の異常動作を防ぐことができる。なお、第1結晶層104とベース基板102との間に、界面の性状をコントロールする目的で、界面制御層を形成してもよい。たとえばベース基板102としてSiを用い、第1結晶層104としてGaN層を形成する場合、GaとSiが反応してGaNの結晶性を劣化させる場合がある。このような場合、界面制御層としてAlNを配置しても良い。図4は、半導体基板300の断面例を示す。半導体基板300は、ベース基板102、第1結晶層104、第3結晶層204、阻害層302、第4結晶層304および第5結晶層306を有する。半導体基板300のベース基板102、第1結晶層104および第3結晶層204は、半導体基板100および半導体基板200のベース基板102、第1結晶層104および第3結晶層204と同様である。第4結晶層304は、電界効果トランジスタのチャネル層に適用できる結晶層である。第5結晶層306は、電界効果トランジスタのショットキ層に適用できる結晶層である。第4結晶層304および第5結晶層306は、図3の半導体基板200における第2結晶層202に対応する。本例において第4結晶層304は第3結晶層204上に形成され、第5結晶層306は第4結晶層上に形成される。また、図4においては第1結晶層104の下部が開口内部に形成され、上部が開口から突出して形成される。第1結晶層104、第3結晶層204、第4結晶層304および第5結晶層306は、ベース基板102上に部分的に形成されている。ここで言う部分的に形成されるとは、ベース基板102の全面ではなく、ある限られた範囲に結晶が成長されている様子を示す。すなわち、ベース基板102の上または上方に阻害層302が形成され、阻害層302に形成した開口の内部に第1結晶層104、第3結晶層204、第4結晶層304および第5結晶層306が形成されている。阻害層302は、結晶の成長を阻害する。阻害層302は、第1結晶層104に含まれる第1原子と同一の原子を含む。阻害層302として、酸化シリコン層、窒化シリコン層または酸窒化シリコン層が挙げられる。第4結晶層304は、電界効果トランジスタを作製したときに電界効果トランジスタのチャネルを構成する。第4結晶層304の材料として、GaAs、AlGaAs、InGaAs、InGaP、GaN、AlGaN、InGaN、InAlGaNが挙げられる。第4結晶層304の厚みは、100nmから10000nmの範囲であってよい。第5結晶層306は、第4結晶層304とヘテロ界面を構成し、電界効果トランジスタを作製したとき当該ヘテロ界面にチャネル電荷を誘起する。第5結晶層306として、第4結晶層304とヘテロ界面が構成できる材料、たとえばGaAs、AlGaAs、InGaAs、InGaP、GaN、AlGaN、InAlN、AlN、InAlGaNが挙げられる。第5結晶層306の厚みは、ヘテロ接合結晶に発生する格子定数差による応力が結晶の弾性限界内に保たれる範囲内で、トランジスタのオン抵抗、耐圧などを勘案し決定できる。第5結晶層306の厚みとして、1nmから300nmの範囲が例示できる。半導体基板300の製造方法を説明する。まず、ベース基板102に接して阻害層302を形成する。阻害層302として、たとえば酸化シリコン層、窒化シリコン層あるいは酸窒化シリコン層を蒸着法、スパッタ法、熱CVD法、プラズマCVD法などにより形成し、エッチングにより開口を形成する。開口は、ベース基板102に達する深さで形成する。あるいは、ベース基板102上にNiなどからなるマスクを形成し、マスク開口の底に露出したSi面を酸化、窒化または酸窒化することにより阻害層302が形成できる。酸化は熱酸化、プラズマ酸化などが利用できる。窒化はアンモニアなどの窒素源をベース基板102の表面に導入し、熱窒化またはプラズマ窒化により実施できる。次に、阻害層302の開口底部のベース基板102上に、第1結晶層104、第3結晶層204、第4結晶層304、第5結晶層306をこの順に積層する。これらの結晶層は、エピタキシャル成長で形成されることが好ましい。エピタキシャル成長法として、たとえば有機金属気相成長法以下においてMOCVD法と記載することがある、分子線エピタキシー法以下においてMBE法と記載することがある、ハライド気相成長法HVPE法が挙げられる。なお、エピタキシャル成長の過程で、阻害層302上には、結晶層が形成されない。このため、第1結晶層104、第3結晶層204、第4結晶層304、第5結晶層306は、阻害層302の開口にのみ形成される。MOCVD法で形成する場合、3族元素原料として、トリメチルガリウムTMGおよびトリメチルアルミニウムTMA、トリメチルインジウムTMI等を用いることができる。窒素原料としてアンモニアNH3等を用いることができる。原料のキャリアガスとして、高純度水素、高純度窒素を用いることができる。エピタキシャル成長条件は、例えば、反応炉内圧力0.1atm、成長温度1000°C、成長速度0.1μm/hr以上3μm/hr以下である。前述したエピタキシャル成長させる工程において、第1結晶層104および第3結晶層204を成長させる際に、同時に、Mg原子、Zn原子、Be原子およびC原子からなる群より選択された少なくとも1つの原子を不純物原子としてドープする。つまり、第2原子をドーピングしながら、結晶層をエピタキシャル成長により形成する。この際、3族原料および5族原料とともに反応炉内にドープ原料ガスを導入すればよい。ドープ原料としては、ビスシクロペンタジエニルマグネシウム、四塩化炭素、ジエチルジンク、ビスメチルシクロペンタジエニルベリリウムなどを用いることができる。なお、不純物原子である第2原子を含まない第1結晶前駆体層および第3結晶前駆体層をエピタキシャル成長で形成した後に、不純物原子をイオン注入または熱拡散等により当該前駆体層にドーピングすることで、第1結晶層104および第3結晶層204を形成してもよい。図5は、電界効果トランジスタ400の断面例を示す。電界効果トランジスタ400は、ベース基板102、第1結晶層104、第3結晶層204、阻害層302、チャネル層402、ショットキ層404、オーミック電極406およびゲート電極408を有する。電界効果トランジスタ400のベース基板102、第1結晶層104、第3結晶層204および阻害層302は、半導体基板100、半導体基板200および半導体基板300のベース基板102、第1結晶層104、第3結晶層204および阻害層302と同様である。チャネル層402およびショットキ層404は、半導体基板300における第4結晶層304および第5結晶層306と同様であり、オーミック電極406およびゲート電極408を形成することで、第4結晶層304および第5結晶層306が各々チャネル層402およびショットキ層404になる。オーミック電極406は電界効果トランジスタ400と外部回路とを接続する。オーミック電極406として、ショットキ層404側からTi/Auの積層金属構造が例示できる。ゲート電極408は電界効果トランジスタ400に信号を入力する。ゲート電極408として、ショットキ層404側からNi/Auの積層金属構造が例示できる。電界効果トランジスタ400の製造方法を説明する。電界効果トランジスタ400は、半導体基板300を用いて製造する。半導体基板300における第5結晶層306の上に、ゲート電極408と、ゲート電極408から離してゲート電極408を挟むようにして二つのオーミック電極406を形成する。オーミック電極406およびゲート電極408を構成する金属は、たとえば蒸着法、スパッタ法またはCVD法で形成される。所望の形状に形成するにはフォトリソグラフィ法を用いることができる。フォトリソグラフィ法とリフトオフ法の組み合わせでオーミック電極406およびゲート電極408が形成できる。オーミック電極406は、よりよいオーミック接触性を得るためにアニールされることが好ましい。アニール条件として、窒素雰囲気中で800°C、30秒の熱処理を挙げることができる。ベース基板102として111面が主面の2インチSi基板を準備した。Si基板上の全面に、阻害層302として酸化シリコン層を堆積した。酸化シリコン層は、スパッタ法にて150nmの厚みで堆積した。酸化シリコン層の上に100μm角の開口を有する感光性樹脂をフォトリソグラフィにより形成し、感光性樹脂をマスクとして酸化シリコン層と自然酸化膜をウェットエッチングしてSi基板を露出させた。感光性樹脂を除去した後、Si基板をエピタキシャル成長炉に搬入し、表面前処理の後、炉内に原料ガスを供給して、界面制御層、第1結晶層104としてのバッファ層、第3結晶層204としての空乏結晶層、チャネル層402およびショットキ層404をエピタキシャル成長で形成した。各層の組成、厚み、Mg原子のドーピング濃度を表1に示す。比較のため、表1に記載と同様の結晶構造を有し、バッファ層および空乏結晶層に対応する層にMg原子がドープされていない基板を作製した。以下、Mg原子がドープされた基板をドープ基板、Mg原子がドープされていない基板を非ドープ基板と呼称する。原料ガスとして、トリメチルガリウムTMG、トリメチルアルミニウムTMA、ビスシクロペンタジエニルマグネシウムおよびアンモニアNH3を用いた。成長炉内の圧力は30kPaに保った。原料ガスのキャリアガスとして、水素を用いた。各層の成長においては、各原料の供給量、基板温度を制御しながら行った。ドープ基板および非ドープ基板の結晶層をSIMSにより分析したところ、バッファ層および空乏結晶層には、5×1017cm-3から1×1018cm-3のSi原子および5×1017cm-3から1×1018cm-3のO原子が混入していた。ドープ基板および非ドープ基板にオーミック電極、素子分離、ゲート電極をこの順番で形成し、電界効果トランジスタを作製した。オーミック電極は、結晶側から、Ti10nm/Al150nm/Ni20nm/Au300nmとした。オーミック電極は、蒸着法、フォトリソグラフィおよびリフトオフ法を用いて形成した。オーミック電極は、形成後に800°Cで60秒間、窒素雰囲気中でのアニールを実施した。素子分離は窒素イオンを打ち込むことで行った。打ち込みの加速電圧は20KeVおよび100KeVとした。窒素イオンのドーズ量は、どちらも1×1014cm2とした。ゲート電極は、結晶側から、Ni15nm/Au200nmとした。ゲート電極は、蒸着法、フォトリソグラフィおよびリフトオフ法を用いて形成した。作製したトランジスタは、ドープ基板を使用したものをドープトランジスタ、非ドープ基板を用いたものを非ドープトランジスタと呼称する。図6は、ドープトランジスタのIV特性を示す。図7は、非ドープトランジスタのIV特性を示す。IV特性は、オーミック電極の一つソースをグランドとし、もう一つのオーミック電極ドレインに与える電圧を0Vから10Vまで変化させ、その間にドレインに流れる電流を評価した。また、ゲート電圧Vgを0Vから-5Vまで、1Vステップで変化させてIV特性を評価した。非ドープトランジスタでは、ゲート電圧を変化させた0V~-5Vの範囲のうち、限られた電圧範囲でしかドレイン電流の変調は見られなかった。また、非ドープトランジスタでは、ゲート電圧として負電圧を印加しても、ドレイン電圧はピンチオフしなかった。これに対し、ドープトランジスタでは、印加したゲート電圧の範囲0V~-5Vの全域でドレイン電流の変調が観察できた。これはゲート電圧によるドレイン電流の良好な制御性を示す。またドープトランジスタでは、ドレイン電圧はピンチオフし、良好なピンチオフ性を示した。このような非ドープトランジスタとドープトランジスタの性能の差は、バッファ層と空乏結晶層にMg原子をドープしたことにより得られた効果である。なお、前述した実施の形態では、半導体デバイスとして電界効果トランジスタを例示しているが、バイポーラトランジスタ、LED等他の能動デバイスであってもよい。"