"第1のトランジスタと第2のトランジスタと第3のトランジスタとキャパシタと表示素子を有し、前記第1のトランジスタのソースは、前記第2のトランジスタのゲートと前記第3のトランジスタのゲートと前記キャパシタの一方の電極と接続し、前記第2のトランジスタのソースと前記第3のトランジスタのソースは前記表示素子の一方の電極に接続し、前記第1のトランジスタのゲートは走査線に接続し、前記第1のトランジスタのドレインは信号線に接続する画素を有し、前記第2のトランジスタがNチャネル型、前記第3のトランジスタがPチャネル型であり、前記第1のトランジスタのオフ電流が、前記表示素子のリーク電流の1/100以下であり、前記キャパシタの容量が、前記表示素子の容量の1/10以下であることを特徴とする画素からなる電気光学表示装置。前記第2のトランジスタのドレインが高電位線に接続されていることを特徴とする請求項1記載の電気光学表示装置。前記第2のトランジスタのドレインと前記キャパシタの他方の電極が容量線に接続されていることを特徴とする請求項1記載の電気光学表示装置。前記第3のトランジスタのドレインが低電位線に接続されていることを特徴とする請求項1乃至3のいずれか1に記載の電気光学表示装置。前記第3のトランジスタのドレインが走査線に接続されていることを特徴とする請求項1乃至3のいずれか一に記載の電気光学表示装置。前記第1のトランジスタがNチャネル型であることを特徴とする請求項1乃至5のいずれか一に記載の電気光学表示装置。前記第1のトランジスタが酸化物半導体を用いていることを特徴とする請求項1乃至6のいずれか一に記載の電気光学表示装置。前記第2のトランジスタが酸化物半導体を用いていることを特徴とする請求項1乃至7に記載の電気光学表示装置。請求項1乃至8のいずれか一に記載の電気光学表示装置を用いる表示方法において、期間が100秒以上であるフレームを有することを特徴とする電気光学表示装置の表示方法。請求項1乃至9のいずれか一に記載の電気光学表示装置を用いる表示方法において、1画面の書き込みに要する時間が0.2ミリ秒以下であるフレームを有することを特徴とする電気光学表示装置の表示方法。しかしながら、書き換えの周期が1秒以上であると、書き換えの前後で画像情報にわずかでも差違例えば、64階調において、1階調の差があると、視認され、使用者に不快感を与えてしまう。このような問題を避けるためには、液晶表示素子の電荷の変動あるいは電位の変動を、1フレーム間書き換えから次の書き換えまでの期間で1以下とする必要がある。そのためには、抵抗R1、抵抗R2、抵抗R3の最小値を上げるか、キャパシタCn,mと液晶表示素子LCn,mの容量の和を大きくする必要がある。酸化物半導体を用いたトランジスタはオフ電流を1zAゼプトアンペア、10-21Aというような極めて低い値抵抗に換算すると、1020~1021Ωという極めて高い値とすることができるため、抵抗R3は実質的に無限大であり、また、キャパシタも絶縁性の高い誘電体を用いることができるので、抵抗R1も極めて大きい。しかし、液晶表示素子は、液晶材料自体の抵抗率を無制限に高くできないことと、電極面積が大きいことから、抵抗R2を1013Ω以上とすることは困難であった。また、容量を大きくするには、キャパシタの面積を大きくする必要があるが、それには、画素の大きさにより制約があり、また、容量が大きいと書き換えの際に注入排出される電荷も大きくなり消費電力を増大させることとなる。本発明では、100秒間に1回あるいはそれ以下の極めて低い頻度での書き換えにおいても、書き換えが視認できない程度に、液晶表示素子の電荷の変動を抑制できる電気光学表示装置あるいはその表示方法を提供する。あるいは、本発明では、最長フレームにおける表示素子の電荷の変動あるいは電位の変動を1以下とする電気光学表示装置あるいはその表示方法を提供する。あるいは、本発明では、消費電力が低減できる電気光学表示装置あるいはその表示方法を提供する。あるいは、本発明では、表示性能の優れた電気光学表示装置あるいはその表示方法を提供する。あるいは、本発明では、消費電力の低減のために書き換え回数を低下させつつ静止画表示のできる電気光学表示装置あるいはその表示方法を提供する。あるいは、本発明では、静止画表示と動画表示のできる新規な電気光学表示装置あるいはその表示方法を提供する。以下、本発明の説明をおこなうが、本明細書で用いる用語について簡単に説明する。まず、トランジスタのソースとドレインは、構造や機能が同じもしくは同等であり、また、仮に構造が異なっていたとしても、それらに印加される電位やその極性が一定でない、等の理由から、本明細書では、いずれか一方をソースと呼んだ場合には、便宜上、他方をドレインと呼ぶこととし、特に区別しない。したがって、本明細書においてソースとされているものをドレインと読み替えることも可能である。また、本明細書では、マトリクスにおいて直交するとは、直角に交差するという意味だけではなく、物理的にはその他の角度であっても、最も簡単に表現した回路図において直交する、という意味であり、マトリクスにおいて平行であるとは、2つの配線が物理的には交差するように設けられていても、最も簡単に表現した回路図において平行である、という意味である。さらに、明細書においては、接続すると表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合のこともある。例えば、絶縁ゲート型電界効果トランジスタMISFETの回路では、一本の配線が複数のMISFETのゲートを兼ねている場合もある。その場合、回路図では、一本の配線からゲートに何本もの分岐が生じるように描かれることもある。本明細書では、そのような場合でも、配線がゲートに接続するという表現を用いることがある。本発明の態様の第1は、第1のトランジスタと第2のトランジスタと第3のトランジスタと表示素子を有し、前記第1のトランジスタのソースは、前記第2のトランジスタのゲートと前記第3のトランジスタのゲートと接続し、前記第2のトランジスタのソースと前記第3のトランジスタのソースは前記表示素子の一方の電極に接続し、前記第1のトランジスタのゲートは走査線に接続し、前記第1のトランジスタのドレインは信号線に接続する画素を有する電気光学表示装置である。ここで、前記第2のトランジスタはNチャネル型、前記第3のトランジスタがPチャネル型である。また、前記第1のトランジスタのオフ電流が、前記表示素子のリーク電流の1/100以下であることが好ましい。また、上記の電気光学表示装置はキャパシタを有してもよい。キャパシタは、前記第1のトランジスタのソースに一方の電極が接続され、他方の電極は容量線もしくはその他の配線に接続されるように配置する。また、キャパシタの容量は前記表示素子の容量の1/10以下であることが好ましい。本発明の態様の第2は、上記の電気光学表示装置において、期間が100秒以上、好ましくは1000秒以上であるフレームを有することを特徴とする電気光学表示装置の表示方法である。もちろん、1フレームの期間が100秒に満たない1つ若しくは複数のフレームと、1フレームの期間が100秒以上、好ましくは1000秒以上の1つ若しくは複数のフレームを組み合わせた表示方法であってもよい。例えば、連続する第1乃至第3のフレームにおいて、第1のフレームの期間を16.7ミリ秒、第2のフレームの期間を16.7ミリ秒、第3のフレームの期間を1000秒とすることもできる。ここで、第1のフレームにおいて表示素子に与えられる電位の絶対値を、ある階調よりも大きな値として、表示素子の応答速度を向上させる、いわゆるオーバードライブ駆動をおこない、その後、第2のフレームにおいては表示素子に与えられる電位の絶対値を前記階調に応じた電位より若干小さな値とし、さらに、期間の長い第3のフレームにおいては、前記階調に応じた電位を表示素子に与えてもよい。本発明の態様の第3は、上記記載の電気光学表示装置において、1画面の書き込みに要する時間が0.2ミリ秒以下であるフレームを有することを特徴とする電気光学表示装置の表示方法である。上記の電気光学表示装置において、前記第2のトランジスタのドレインは高電位線に接続されていてもよい。あるいは、前記第2のトランジスタのドレインと前記キャパシタの他方の電極は容量線に接続されていてもよい。上記の電気光学表示装置において、前記第3のトランジスタのドレインは低電位線に接続されていてもよい。あるいは、前記第3のトランジスタのドレインは走査線に接続されていてもよい。高電位線の電位の最高値は、表示素子の一方の電極に与えられる電位の最高値以上の電位であることが好ましく、低電位線の電位の最低値は、表示素子の一方の電極に与えられる電位の最低値以下の電位であることが好ましい。また、上記の電気光学表示装置において、第1のトランジスタ乃至第3のトランジスタの、いずれか1つ、あるいは2つに酸化物半導体を用いてもよい。例えば、第1のトランジスタと第2のトランジスタに酸化物半導体を用いてもよい。あるいは、第2のトランジスタと第3のトランジスタの一方あるいは双方に多結晶半導体、あるいは単結晶半導体を用いてもよい。多結晶半導体としては、例えば、多結晶シリコン、多結晶シリコンゲルマニウム、多結晶ゲルマニウムが挙げられる。また、単結晶半導体としては、例えば、単結晶シリコン、単結晶シリコンゲルマニウム、単結晶ゲルマニウムが挙げられる。特に、第2のトランジスタと第3のトランジスタのゲート容量を小さくしたい場合には、第1のトランジスタの電界効果移動度の10倍以上の電界効果移動度の半導体材料、あるいは、電界効果移動度が100cm2/Vs以上の半導体材料を用いて第2のトランジスタと第3のトランジスタを構成するとよい。このような材料では、チャネル幅を小さくしても十分なオン電流が確保できるので、チャネルの面積を小さくでき、ゲート容量を小さくできる。また、第2のトランジスタと第3のトランジスタを上記のように電界効果移動度の高い材料で構成するのであれば、表示装置の周辺ドライバ回路シフトレジスタ等もこれらの材料を用いたトランジスタで構成してもよい。上記の電気光学表示装置において、第1のトランジスタのオフ状態Nチャネル型にあっては、ゲートの電位がソース、ドレインのいずれよりも低い状態でのソースとドレイン間のリーク電流は、使用時の温度例えば、25°Cで1×10-20A以下、好ましくは、1×10-21A以下、あるいは85°Cで1×10-20A以下であることが望ましい。通常のシリコン半導体では、リーク電流をそのような低い値とすることは困難であるが、酸化物半導体を好ましい条件で加工して得られたトランジスタにおいては達成しうる。このため、第1のトランジスタの材料として、酸化物半導体を用いることが好ましい。もちろん、何らかの方法により、シリコン半導体やその他の半導体において、リーク電流を上記の値以下にすることができるのであれば、その使用を妨げるものではない。酸化物半導体としては、公知の各種の材料を用いることができるが、バンドギャップが3eV以上、好ましくは、3eV以上3.6eV未満であるものが望ましい。また、電子親和力が4eV以上、好ましくは、4eV以上4.9eV未満であるものが望ましい。特に、ガリウムとインジウムを有する酸化物は、本発明の目的には好適である。このような材料において、さらに、ドナーあるいはアクセプタに由来するキャリア濃度が1×10-14cm-3未満、好ましくは、1×10-11cm-3未満であるものが望ましい。第2のトランジスタあるいは第3のトランジスタとしては、オフ状態でのソースとドレイン間のリーク電流についての制限はないが、電流は少ない方が消費電力を少なくできるので好ましい。また、第1乃至第3のトランジスタともゲートリーク電流ゲートとソースあるいはゲートとドレイン間のリーク電流が極めて低いことが求められ、また、キャパシタも内部リーク電流電極間のリーク電流が低いことが求められる。いずれのリーク電流も、使用時の温度例えば、25°Cで1×10-20A以下、好ましくは、1×10-21A以下であることが望ましい。図1Aには、本発明の電気光学表示装置の画素の回路の例を示す。この画素は第1のトランジスタ選択トランジスタともいうWTrn,mと第2のトランジスタN型駆動トランジスタともいうNTrn,mと第3のトランジスタP型駆動トランジスタともいうPTrn,mとキャパシタCn,mと表示素子LCn,mを有する。そして、選択トランジスタWTrn,mのソースは、N型駆動トランジスタNTrn,mのゲートとP型駆動トランジスタPTrn,mのゲートとキャパシタCn,mの一方の電極と接続し、N型駆動トランジスタNTrn,mのソースとP型駆動トランジスタPTrn,mのソースは表示素子LCn,mの一方の電極に接続する。また、選択トランジスタWTrn,mのゲートは走査線Xnに接続し、選択トランジスタWTrn,mのドレインは信号線Ymに、キャパシタCn,mの他方の電極は、容量線Znに接続する。さらに、N型駆動トランジスタNTrn,mのドレインは高電位線Unに、P型駆動トランジスタPTrn,mのドレインは低電位線Wnに接続する。N型駆動トランジスタNTrn,mとP型駆動トランジスタPTrn,mは、CMOSのインバータ回路と似た構造であるが、電源の極性が異なる。このような回路の動作例について図3を用いて説明する。図3では、オン状態であるトランジスタには丸印を、オフ状態であるトランジスタには×印をそれぞれ、トランジスタの記号に重ねて表記する。なお、電位として、以下に具体的な数値を挙げるが、それは、本発明の技術思想の理解を助けることが目的である。言うまでもなく、それらの値はトランジスタやキャパシタのさまざまな特性によって、あるいは実施者の都合によって変更される。高電位線Unは5Vに、低電位線Wnは-5Vに保持されているものとする。また、走査線Xnや信号線Ymには、従来のアクティブマトリクス型液晶表示装置と同様に走査パルスや画像信号が与えられる。また、容量線Znは一定の電位例えば、0Vに保たれているものとする。また、N型駆動トランジスタNTrn,mは、ソースあるいはドレインのいずれか一方の電位の低い方より、ゲートの電位が低い場合はオフ状態電流が流れないであり、ゲートの電位が同じあるいは高い場合はオン状態電流が流れるとなるものとする。また、P型駆動トランジスタPTrn,mは、ソースあるいはドレインのいずれか一方の電位の高い方より、ゲートの電位が高い場合はオフ状態電流が流れないであり、ゲートの電位が同じあるいは低い場合はオン状態電流が流れるとなるものとする。このようなトランジスタ特性は極めて理想的なものであり、すなわち、N型駆動トランジスタNTrn,m、P型駆動トランジスタPTrn,mともにしきい値は0Vである。ここでは、説明を平易にするためにこのような理想的なトランジスタを想定するが、現実のトランジスタでは、それぞれのしきい値に応じた動作を考慮する必要がある。特に、多結晶シリコン等の材料を用いたトランジスタでは、トランジスタ間でしきい値のばらつきが大きいことがある。このような不均質なトランジスタを用いて表示装置を構成すると表示ムラが生じる。このような問題を解決するためには、各トランジスタに応じた表示信号がそれぞれのトランジスタに入力されるように、元の表示信号を補正することが好ましい。当初、N型駆動トランジスタNTrn,mのソースの電位すなわち、P型駆動トランジスタPTrn,mのソースの電位あるいは表示素子LCn,mの一方の電極の電位は0Vであり、また、前記表示素子LCn,mの他方の電極の電位も0Vであったとする。この画素に5Vのデータを書き込むすなわち、表示素子LCn,mの一方の電極の電位を5Vにすることを考える。そのためには、N型駆動トランジスタNTrn,mのゲートの電位すなわち、P型駆動トランジスタPTrn,mのゲートの電位を5Vとすればよい。すなわち、通常のアクティブマトリクス型液晶表示装置でのデータの書き込みと同様に、走査線Xnの電位を制御して、選択トランジスタWTrn,mをオン状態にした上で、信号線Ymの電位を5Vとし、さらに、走査線Xnの電位を制御して、選択トランジスタWTrn,mをオフ状態とすればよい。選択トランジスタWTrn,mのソースつまり、N型駆動トランジスタNTrn,mのゲートおよびP型駆動トランジスタPTrn,mのゲートの電位が5Vとなることにより、N型駆動トランジスタNTrn,mはオンとなり、高電位線UnからN型駆動トランジスタNTrn,mのソースに電流が流れる。一方、P型駆動トランジスタPTrn,mはオフであるので、図3Aに示すように、表示素子LCn,mの一方の電極の電位は0Vから5Vにまで上昇する。次に、画素に-3Vのデータを書き込むことを考える。そのためには、N型駆動トランジスタNTrn,mのゲートの電位すなわち、P型駆動トランジスタPTrn,mのゲートの電位を-3Vとすればよい。P型駆動トランジスタPTrn,mのゲートの電位が-3Vとなることにより、P型駆動トランジスタPTrn,mはオンとなり、P型駆動トランジスタPTrn,mのソースから低電位線Wnに電流が流れる。一方、N型駆動トランジスタNTrn,mはオフであるので、図3Bに示すように、表示素子LCn,mの一方の電極の電位は5Vから-3Vにまで低下する。次に、画素に2Vのデータを書き込むことを考える。そのためには、N型駆動トランジスタNTrn,mのゲートの電位すなわち、P型駆動トランジスタPTrn,mのゲートの電位を2Vとすればよい。N型駆動トランジスタNTrn,mのゲートの電位が2Vとなることにより、N型駆動トランジスタNTrn,mはオンとなり、高電位線UnからN型駆動トランジスタNTrn,mのソースに電流が流れる。一方、P型駆動トランジスタPTrn,mはオフであるので、図3Cに示すように、表示素子LCn,mの一方の電極の電位は-3Vから2Vにまで上昇する。次に、画素に-5Vのデータを書き込むことを考える。そのためには、N型駆動トランジスタNTrn,mのゲートの電位すなわち、P型駆動トランジスタPTrn,mのゲートの電位を-5Vとすればよい。P型駆動トランジスタPTrn,mのゲートの電位が-5Vとなることにより、P型駆動トランジスタPTrn,mはオンとなり、P型駆動トランジスタPTrn,mのソースから低電位線Wnに電流が流れる。一方、N型駆動トランジスタNTrn,mはオフであるので、図3Dに示すように、表示素子LCn,mの一方の電極の電位は2Vから-5Vにまで低下する。以上は、画素の電位の極性を書き換えの度に反転させる交流駆動であるが、同じ極性のまま電位を変動させることもできる。図3Dの状態から、画素に-3Vのデータを書き込むことを考える。そのためには、N型駆動トランジスタNTrn,mのゲートの電位すなわち、P型駆動トランジスタPTrn,mのゲートの電位を-3Vとすればよい。N型駆動トランジスタNTrn,mのゲートの電位が-3Vとなることにより、N型駆動トランジスタNTrn,mはオンとなり、高電位線UnからN型駆動トランジスタNTrn,mのソースに電流が流れる。一方、P型駆動トランジスタPTrn,mはオフであるので、図3Eに示すように、表示素子LCn,mの一方の電極の電位は-5Vから-3Vにまで上昇する。次に、画素に-4Vのデータを書き込むことを考える。そのためには、N型駆動トランジスタNTrn,mのゲートの電位すなわち、P型駆動トランジスタPTrn,mのゲートの電位を-4Vとすればよい。P型駆動トランジスタPTrn,mのゲートの電位が-4Vとなることにより、P型駆動トランジスタPTrn,mはオンとなり、P型駆動トランジスタPTrn,mのソースから低電位線Wnに電流が流れる。一方、N型駆動トランジスタNTrn,mはオフであるので、図3Fに示すように、表示素子LCn,mの一方の電極の電位は-3Vから-4Vにまで低下する。このようにして、表示素子LCn,mの電位を制御し、アナログの信号を画像表示することができる。以上の方法を応用することにより、通常の液晶表示装置と同じ程度の1フレーム16.7ミリ秒での表示も可能であるが、1フレームを100秒以上、好ましくは1000秒以上として、静止画表示の際の消費電力を低減することも可能である。ここで、N型駆動トランジスタNTrn,mのゲートの電位すなわち、P型駆動トランジスタPTrn,mのゲートの電位が安定することが、表示素子LCn,mの一方の電極の電位の変動を少なくする上で重要である。なぜならば、N型駆動トランジスタNTrn,mのゲートの電位すなわち、P型駆動トランジスタPTrn,mのゲートの電位に応じた電位が、表示素子LCn,mの一方の電極の電位となるからである。表示素子LCn,mの抵抗は高いことが望ましいが、有限であるため適量のリーク電流が生じる。例えば、図3Fでは、表示素子LCn,mの一方の電極の電位は-4Vとなる。他の要因が無ければ、表示素子LCn,mの一方の電極の電位は0Vに近づこうとするが、図1Aの回路では、表示素子LCn,mの一方の電極の電位が-4Vより少しでも大きくなろうとすると、ただちに、オン状態であるP型駆動トランジスタPTrn,mを通って、電荷が移動し、自動的に、-4Vの電位に復元される。以上の効果により、表示を劣化させずに長時間維持できる。もちろん、図1Aの回路においては、表示素子LCn,mの抵抗は大きい方が、消費電力低減の意味で有効であるが、抵抗がそれほど大きくなくとも表示が劣化することはない。一方、N型駆動トランジスタNTrn,mのゲートの電位すなわち、P型駆動トランジスタPTrn,mのゲートの電位の変動は極力、避けなければならない。上記の説明のように、N型駆動トランジスタNTrn,mのゲートの電位すなわち、P型駆動トランジスタPTrn,mのゲートの電位に応じて、表示素子LCn,mの一方の電極の電位が自動的に決定されるからである。ここで、選択トランジスタWTrn,mのオフ抵抗が十分に大きければ、N型駆動トランジスタNTrn,mのゲートの電位すなわち、P型駆動トランジスタPTrn,mのゲートの電位の変動は極めて小さい。例えば、キャパシタCn,mおよびその他の寄生容量の和を典型的な液晶表示素子の容量の1/20である100fF、選択トランジスタWTrn,mのオフ抵抗および、キャパシタCn,mの寄生抵抗やN型駆動トランジスタNTrn,mのゲートソース間の寄生抵抗、P型駆動トランジスタPTrn,mのゲートソース間の寄生抵抗等全ての抵抗成分を1020Ωとすると、キャパシタCn,m等の容量とこれらの抵抗により構成される回路の時定数は107秒である。これは、100秒経過時の電位の変動は0.001、1000秒経過時でも電位の変動は0.01であることを意味する。このため、1フレームの期間を100秒以上、好ましくは1000秒以上としても、表示素子の電位の変動は1以下とすることができ、このような極めて長周期での書き換えにおいても、書き換え前後における表示の差違をほとんど視認できない。もちろん、キャパシタCn,mの容量をより大きくすれば、さらに長時間にわたって電位の変動を抑制できることはいうまでもない。しかし、キャパシタCn,mの容量をより大きくすることは、書き換えの際の消費電力を増大させる。さらに、容量を大きくするためにキャパシタCn,mの面積を大きくする、あるいは、電極間の間隔を狭めたりすると、リーク電流が増加するため好ましくない。また、容量が大きい場合には、後で説明するようなきわめて高速での書き込みには支障をきたすことがある。このため、容量は1fF以上1pF未満、好ましくは5fF以上200fF未満とするとよい。そして、この程度の容量であっても、回路の特徴ゆえに本発明を実施するのに何の障害にもならない。なお、ここでいう容量には、N型駆動トランジスタNTrn,mのゲート容量やP型駆動トランジスタPTrn,mのゲート容量等も含む。したがって、これらの容量がある程度の大きさであれば、特別にキャパシタCn,mを設けなくともよい。キャパシタCn,mを設けないのであれば、それに必要な容量線を省略することもできる。なお、上記のようにキャパシタCn,m等の容量を十分小さな値とすることで、駆動も高速でおこなえる。そのため、書き込みに要する時間を1フレームのわずかの時間とし、ほとんどの時間では、書き込みに必要なドライバ回路を休止させることによって消費電力を低減することができる。また、そのことにより、画像表示、特に高速の動画の表示を改善できる。通常のアクティブマトリクス型液晶表示装置においては、1フレームのほとんどの時間が1画面への書き込みに使われる。例えば、1フレームを16.7ミリ秒とすれば、そのほとんどの時間で、どこかの行の書き込み書き換えがおこなわれている。このような状況では、ドライバ回路には常時、電源が供給されている。ドライバでは通常、CMOSインバータ回路等が用いられているが、ドライバに電源電圧が付与されていることにより、インバータには貫通電流が流れて、電力を消費する。そこで、1フレーム内で極力、ドライバを停止させて、ドライバへの電力の供給を停止すれば、この消費電力を低減できる。そのためには、1画面の書き込み書き換えに必要な時間を短くすればよい。すなわち、書き込みに必要な時間を2ミリ秒未満、あるいは1フレームに占める比率が10未満のいずれか短い方とし、さらに可能であれば、0.2ミリ秒未満、あるいは1フレームに占める比率が1未満のいずれか低い方とするとよい。そして、残りの時間はドライバ回路を停止させるようにすればよい。なお、ここでは、全てのドライバ回路を停止させる必要はなく、少なくとも、走査線や信号線への信号を供給する回路を上記の期間停止させればよい。もちろん、より多くの回路を停止させた方が消費電力を削減できる。上記の条件では、例えば、1フレームを16.7ミリ秒とすれば、その90以上の時間において、信号線に表示信号が送られないように設定され、画像の書き込み書き換えに使える時間は1フレームの10未満、すなわち、1.67ミリ秒未満、好ましくは0.17ミリ秒未満であることが求められる。また、1フレームを33.3ミリ秒とすれば、31.3ミリ秒以上の時間において、信号線に表示信号が送られないように設定され、信号線に表示信号が流される時間は2ミリ秒未満、好ましくは0.2ミリ秒未満であることが求められる。例えば、電界移動度が11cm2/Vs、チャネル長2μm、チャネル幅20μm、ゲート絶縁膜酸化珪素の厚さが30nm、しきい値0Vの選択トランジスタWTrn,mにソースドレイン間の電位差を5V、ゲートソース間の電位差を10Vとした場合、ソースドレイン間の電流は約0.5mAであり、オン抵抗は約10kΩと算出される。そして、キャパシタCn,m等の容量寄生容量を含むを100fFとした場合の時定数は100fF×10kΩ=1ナノ秒であり、100ナノ秒あれば十分にデータを書き込める。仮に表示装置のマトリクスの行数が1000行であれば、1画面を書き換えるのに必要な時間は千倍の0.1ミリ秒となり、上記の条件を満たす。このような高速動作を達成するためにも、キャパシタCn,mの容量は200fF未満であることが望まれる。キャパシタCn,mの容量は、N型駆動トランジスタNTrn,mのゲートの電位を保持する時間を決定する要因であるが、それは、液晶表示素子LCn,mの容量とは独立に決定できる。このため、N型駆動トランジスタNTrn,mのゲートの電位を保持する時間が十分であれば、キャパシタCn,mの容量を可能な限り小さくすることが好ましい。この点で、キャパシタの容量が液晶表示素子の容量に依存して決定される従来のアクティブマトリクス型表示装置とは異なる。なお、図1Aの回路の特性から、N型駆動トランジスタNTrn,mおよびP型駆動トランジスタPTrn,mのゲート容量も、キャパシタCn,mの容量と並列な寄生容量となる。このような寄生容量を減らす意味でも、N型駆動トランジスタNTrn,mおよびP型駆動トランジスタPTrn,mのチャネル面積を極力小さくすることが有効である。そのためには、N型駆動トランジスタNTrn,mおよびP型駆動トランジスタPTrn,mとして、電界効果移動度の大きな多結晶シリコンあるいは単結晶シリコンを用い、チャネル幅を選択トランジスタWTrn,mの1/50~1/5にするとよい。例えば、チャネル幅を1/10にしても表示装置の動作ではほとんど問題とならない。なお、上記の例では、1フレームを16.7ミリ秒、あるいは33.3ミリ秒としたが、例えば、1フレームを100秒、1000秒として静止画を表示する場合であっても、ドライバ回路の少なくとも一部を停止させることにより消費電力の低減の効果は得られる。なお、以上、本発明の態様として、いくつかの例を示したが、本発明の技術思想によれば、上記の例に限られず、課題のうちの少なくとも1つを解決することができるその他の態様も可能であることは、以下の実施の形態に示される例を見れば明らかであろう。上記の説明から明らかなように、書き換えから書き換えまでの間隔を100秒以上としても、表示素子の電位の変動を1以下と十分に小さくすることができ、結果として、書き換えの前後で表示の差を視認できない程度まで表示の劣化を防止することができる。また、上記のように、1フレームのうち0.2ミリ秒以下、例えば、0.17ミリ秒という極めて短い期間に1画面の書き換えをおこない、残りの期間は、その画像を維持することに充てられる方式は、いわば、フィルム映像と同様なものである。このような特徴は、高速シャッターを用いる、フレームシーケンシャルタイプの立体画像表示方式に適用すると好ましい。このような立体画像表示方式では、左目用の画像と右目用の画像を交互に表示させ、その画像に応じて、立体映像用のめがねに設けられた左右のシャッターが切り替わる。例えば、右目用の画像をみる場合には、右目のシャッターが開いて、その画像が見えるのであるが、その時点では、画像がほぼ完成していることが望ましい。市販されているフレームシーケンシャルタイプの液晶表示装置は240Hz駆動である。これは、1/240秒間で左目用の画像を完成させ、次の1/240秒間にめがねの左目用のシャッターを開け、次の1/240秒間で右目用の画像を完成させ、次の1/240秒間にめがねの右目用のシャッターを開けるというものである。つまり、左目に映像が入るのは全体の1/4であり、その分、画像を暗く感じる。このため、画面を通常より明るくする必要があるが、いうまでもなく、消費電力の増大をもたらす。この問題は、シャッターの開いている時間を長くすれば解決する。上記のように1フレームの10以下、あるいは2ミリ秒以下で画像の書き込みがおこなえるという特徴は、その目的に適している。さらに、このような高速での書き込みを要求される液晶表示装置においては、用いる液晶相として、ブルー相を用いることが好ましいが、ブルー相液晶の抵抗率は他の一般的な液晶材料に比べて低いという問題があった。このため、動画表示では問題なくとも、特許文献2の方式で1フレームが数秒以上の静止画表示をおこなわんとすると、たちどころに表示が劣化してしまう。一方、ブルー相液晶に対して、本発明の一を適用すれば、ブルー相液晶によるリーク電流により表示が劣化することは十分に抑制される。すなわち、本発明の1つをブルー相液晶に適用することにより、優れた動画表示フレームシーケンシャルタイプの立体画像表示を含むが可能で、また、静止画表示においては消費電力が少ない液晶表示装置を得ることができる。以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。また、以下の実施の形態で開示された構造や条件等の項目は、他の実施の形態においても適宜、組み合わせることができる。なお、以下に説明する構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略することもある。なお、本明細書では、マトリクスにおいて特定の行や列、位置を扱う場合には、符号に座標をつけて、例えば、選択トランジスタWTrn,m、走査線Xmというように表記するが、特に、行や列、位置を特定しない場合や集合的に扱う場合には、選択トランジスタWTr、走査線X、あるいは、単に選択トランジスタ、走査線というように表記することもある。また、図1乃至図11において、特に断らない限り、符号Xn、Xn1、X2n、X2n1、X2n2は走査線を、Ymは信号線を、Zn、Zn1あるいはZmは容量線を、Un、Un1あるいはUmは高電位線を、Wn、Wn1あるいはWmは低電位線を、WTrn,mは選択トランジスタを、NTrn,mはN型駆動トランジスタを、PTrn,mはP型駆動トランジスタを、Cn,mはキャパシタを、LCn,mは表示素子を意味するものとする。実施の形態1本実施の形態では、図1Bに示す電気光学表示装置について説明する。図1Bに示す電気光学表示装置は図1Aに示す電気光学表示装置の変形例である。図1Aと図1Bの差違は、前者は容量線が走査線と平行であったのに対し、後者は容量線が走査線と直交信号線と平行することである。この構造により、信号線は、容量線を横断することが無くなり、そのことによる寄生容量を低減でき、表示信号の減衰を抑制できる。本実施の形態の電気光学表示装置は図3に示す方法と同じ方法で駆動することができる。実施の形態2本実施の形態では、図4Aおよび図4Bに示す電気光学表示装置について説明する。図4Aに示す電気光学表示装置は図1Aに示す電気光学表示装置の変形例であり、図4Bに示す電気光学表示装置は図1Bに示す電気光学表示装置の変形例である。図1Aと図4Aの差違あるいは図1Bと図4Bの差違は、前者が高電位線および低電位線が走査線と平行であったのに対し、後者は高電位線および低電位線が走査線と直交信号線と平行することである。このようにすることにより、信号線は、高電位線および低電位を横断することが無くなり、そのことによる寄生容量を低減でき、表示信号の減衰を抑制できる。本実施の形態の電気光学表示装置は図3に示す方法と同じ方法で駆動することができる。実施の形態3本実施の形態では、図5A、図5B、図6Aおよび図6Bに示す電気光学表示装置について説明する。図5Aに示す電気光学表示装置は図1Aに示す電気光学表示装置の変形例であり、図5Bに示す電気光学表示装置は図1Bに示す電気光学表示装置の変形例である。また、図6Aに示す電気光学表示装置は図4Aに示す電気光学表示装置の変形例であり、図6Bに示す電気光学表示装置は図4Bに示す電気光学表示装置の変形例である。図1Aと図5Aの差違あるいは図1Bと図5Bの差違、図4Aと図6Aの差違、図4Bと図6Bの差違は、前者が高電位線を設けていたのに対し、後者は高電位線を容量線で代用することである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、N行M列N、Mは2以上の自然数のマトリクスでは、図1Aあるいは図1Bの回路構成を有する表示装置は、それぞれ、4NM本、3N2M本であるが、図5Aあるいは図5Bの回路構成を有する表示装置は、それぞれ、3NM本、2N2M本である。いずれもN本の配線を削減できる。また、図5Aに関しては、信号線が横断する配線の数を減らせるため、寄生容量を低減でき、表示信号の減衰を抑制できる。なお、本実施の形態では、容量線の電位の最高値は、表示素子の一方の電極に与えられる電位の最高値以上の電位であることが好ましい。それ以外の点は、図3に示す方法と同じ方法で駆動することができる。実施の形態4本実施の形態では、図7Aおよび図7Bに示す電気光学表示装置について説明する。図7Aに示す電気光学表示装置は図1Aに示す電気光学表示装置の変形例であり、図7Bに示す電気光学表示装置は図4Aに示す電気光学表示装置の変形例である。図1Aと図7Aの差違あるいは図4Aと図7Bの差違は、前者が容量線を設けていたのに対し、後者は容量線を次行の走査線Xn1で代用することである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、N行M列N、Mは2以上の自然数のマトリクスでは、図1Aあるいは図4Aの回路構成を有する表示装置は、それぞれ、4NM本、2N3M本であるが、図7Aあるいは図7Bの回路構成を有する表示装置は、それぞれ、3NM1本、N3M1本である。いずれも、N-1本の配線を削減できる。また、図7Aに関しては、信号線が横断する配線の数を減らせるため、寄生容量を低減でき、表示信号の減衰を抑制できる。本実施の形態の電気光学表示装置は図3に示す方法と同じ方法で駆動することができる。実施の形態5本実施の形態では、図8A、図8B、図9Aおよび図9Bに示す電気光学表示装置について説明する。図8Aに示す電気光学表示装置は図1Aに示す電気光学表示装置の変形例であり、図8Bに示す電気光学表示装置は図1Bに示す電気光学表示装置の変形例である。また、図9Aに示す電気光学表示装置は図5Aに示す電気光学表示装置の変形例であり、図9Bに示す電気光学表示装置は図5Bに示す電気光学表示装置の変形例である。図1Aと図8Aの差違あるいは図1Bと図8Bの差違、図5Aと図9Aの差違、図5Bと図9Bの差違は、前者が低電位線を設けていたのに対し、後者は低電位線を次行の走査線Xn1で代用することである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、N行M列N、Mは2以上の自然数のマトリクスでは、図1Aあるいは図1Bの回路構成を有する表示装置は、それぞれ、4NM本、3N2M本であるが、図8Aあるいは図8Bの回路構成を有する表示装置は、それぞれ、3NM1本、2N2M1本である。いずれも、N-1本の配線を削減できる。また、図8Aに関しては、信号線が横断する配線の数を減らせるため、寄生容量を低減でき、表示信号の減衰を抑制できる。本実施の形態の電気光学表示装置においては、選択トランジスタはNチャネル型であることが好ましい。その場合、走査線は、非選択時には、表示素子の一方の電極に与えられる電位の最低値以下の電位となるように設計されるため、低電位線として用いるのに好適である。したがって、図3に示す方法と同じ方法で駆動することができる。実施の形態6本実施の形態では、図10に示す電気光学表示装置について説明する。図10に示す電気光学表示装置は図1Aに示す電気光学表示装置の変形例である。図10では、隣接する行で容量線、高電位線、低電位線を共有するものである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。また、信号線が横断する配線の数を減らせるため、寄生容量を低減でき、表示信号の減衰を抑制できる。本実施の形態の電気光学表示装置においては、図3に示す方法と同じ方法で駆動することができる。実施の形態7本実施の形態では、図11Aおよび図11Bに示す電気光学表示装置について説明する。図11Aに示す電気光学表示装置は図9Aに示す電気光学表示装置の変形例であり、図11Bに示す電気光学表示装置は図9Bに示す電気光学表示装置の変形例である。図9Aと図11Aの差違あるいは図9Bと図11Bの差違は、前者がP型駆動トランジスタのドレインを次行の走査線Xn1に接続していたのに対し、後者が当該行の走査線Xnに接続していることである。本実施の形態の電気光学表示装置においては、選択トランジスタはNチャネル型であることが好ましい。その場合、走査線は、非選択時には、表示素子の一方の電極に与えられる電位の最低値以下の電位となるように設計されるため、P型駆動トランジスタのドレインに接続してすなわち、低電位線として用いるのに好適である。なお、データの書き込みの際に、P型駆動トランジスタがオン状態となり、また、走査線Xnは高い電位状態選択トランジスタがNチャネル型の場合となるが、データの書き込み終了後は、走査線Xnが低い電位状態となるため、P型駆動トランジスタのゲートの電位が、走査線の電位の変動のため大きく変動することがある。このような影響を避けるためには、キャパシタの容量を、P型駆動トランジスタのゲート容量に比べて10倍以上としておくことが好ましい。実施の形態8本実施の形態では、実施の形態1乃至7で説明した電気光学表示装置の作製方法の例について説明する。図12に本実施の形態の作製工程断面図を示すが、この図は、作製工程を概念的に示すもので、特定の断面を示したものではない。まず、ガラスやその他の適切な基板101を用意する。基板101の表面は酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム等の被膜によりコーティングされていてもよい。次に、基板101上に、多結晶シリコンあるいは単結晶シリコン等の結晶性半導体被膜を形成し、これを加工して島状半導体領域102aおよび102bを形成する。島状半導体領域102aおよび102bは、それぞれ、N型駆動トランジスタ、P型駆動トランジスタに用いるものであるので、それぞれに応じた適量のドナーあるいはアクセプタを添加してもよい。例えば、島状半導体領域102aには微量の硼素を、島状半導体領域102bには微量のリンを、それぞれ添加して、それぞれ弱いP型、弱いN型の半導体としてもよい。さらに、島状半導体領域102aおよび102bを覆って、酸化珪素等の絶縁膜103を形成する。絶縁膜103は多層の材料で構成してもよく、酸化アルミニウム、酸化ランタン、酸化ハフニウム等の誘電率の高い非晶質膜を含んでもよい。絶縁膜103はN型駆動トランジスタおよびP型駆動トランジスタのゲート絶縁膜となるものである。厚さは、適宜設定すればよいが、薄すぎるとリーク電流が増大して、電気光学表示装置の表示性能に悪影響を与え、厚すぎるとN型駆動トランジスタおよびP型駆動トランジスタの特性を低下させる。したがって、絶縁膜103の厚さは10~50nm、好ましくは20~30nmとするとよい。絶縁膜103の形成にはプラズマCVD法、減圧CVD法等を用いればよい。ここまでの様子を図12Aに示す。次に、単層あるいは多層の金属膜を堆積し、これを加工して配線104a、104bを形成する。配線104a、104bの側面には、図に示すようにサイドウォールを設けてもよい。図12Bにおいて、配線104bとして3つの配線の断面が描かれているが、これは1つの配線の3カ所での断面であることを意味する。また、配線104aは、例えば、信号線の一部として用いられることがある。配線104a、104bの材料としては、後に形成する酸化物半導体とオーミック接触を形成する材料が好ましい。そのような材料としては、その仕事関数Wが酸化物半導体の電子親和力φ酸化物半導体の導電帯の下限と真空準位の間のエネルギー差とほぼ同じか小さい材料が挙げられる。すなわち、W<φ0.3[eV]の関係を満たせばよい。例えば、チタン、モリブデン、窒化チタン等である。また、配線104bは、N型駆動トランジスタおよびP型駆動トランジスタのゲートでもあるので、それらのしきい値を決定する上でも、仕事関数等の物性値が適切なものが好ましい。ひとつの材料で、これらの要件を満たせない場合は多層の膜にして、それぞれの条件を満足するようにすればよい。例えば、配線104a、104bの材料として窒化チタンと窒化タンタルの多層膜を用いるとよい。図12Bの例では、N型駆動トランジスタおよびP型駆動トランジスタのゲートとして同じ配線を用いる例を示すが、より詳細にしきい値を制御するために、それぞれ別の材料で形成してもよい。その後、公知のドーピング技術によりドナーあるいはアクセプタとなる不純物をドーピングして島状半導体領域102aおよび102bにN型領域105aおよびP型領域105bを形成する。これらは、N型駆動トランジスタおよびP型駆動トランジスタのソースあるいはドレインとなる。N型領域105aおよびP型領域105bは、内部にドーパントの濃度の異なる領域を有してもよい。例えば、配線104a、104bに近い部分のドーパントの濃度をその他の部分の濃度の1~10としてもよい。ここまでの様子を図12Bに示す。その後、水素雰囲気で250~450°Cの熱処理をおこない、絶縁膜103と島状半導体領域102aおよび102bとの界面状態を改善するとよい。この熱処理の後、酸素プラズマ処理をおこない、特に、絶縁膜103の露出した部分の水素濃度を十分に低減させることが好ましい。絶縁膜103における水素濃度は1×1018cm-3未満、好ましくは、1×1016cm-3未満とするとよい。なお、酸素プラズマ処理により、配線104a、104bの表面が酸化される。この状態では、後で形成する酸化物半導体との接触に問題を生じるので、酸素プラズマ処理のあと、酸化した部分をスパッタリング法で除去するとよい。典型的には、いわゆる逆スパッタという方法を用いればよい。次に、厚さ3nm乃至30nmの酸化物半導体膜をスパッタ法により形成する。酸化物半導体膜の作製方法はスパッタ法以外でもよい。酸化物半導体はガリウムとインジウムを含むことが好ましい。半導体メモリ装置の信頼性を高めるためには、酸化物半導体膜中の水素濃度は、1×1018cm-3未満、好ましくは1×1016cm-3未満とするとよい。組成比ガリウム/インジウムは、0.5以上2未満、好ましくは、0.9以上1.2未満とするとよい。ガリウム、インジウム以外に亜鉛を含んでもよい。この酸化物半導体膜をエッチングして島状の酸化物半導体領域106を形成する。半導体特性を改善するため酸化物半導体領域106に熱処理を施すことは好ましい。あるいは、酸素プラズマ処理をおこなうことでも同等の効果が得られる。熱処理と酸素プラズマ処理をそれぞれおこなう、あるいは同時におこなってもよい。かくして、配線104a、104bと酸化物半導体領域106が接触する構造が得られる。その後、絶縁膜107をスパッタ法等の公知の成膜方法で形成する。リーク電流を減らす目的から、絶縁膜107の厚さは10nm以上が好ましく、また、絶縁膜107中の水素濃度は、1×1018cm-3未満、好ましくは、1×1016cm-3未満とするとよい。そのためには、熱処理や塩素プラズマ処理、酸素プラズマ処理をおこなうとよい。また、絶縁膜107形成後にも酸化物半導体領域106の特性を改善するため熱処理をしてもよい。絶縁膜107としては、酸化珪素、酸化アルミニウム、酸化ハフニウム、酸化ランタン、窒化アルミニウム等を用いるとよい。あるいは、アルミニウムとガリウムの複合酸化物好ましくは、アルミニウム/ガリウムが0.5以上3以下のようなバンドギャップが6eV以上8eV以下の複合酸化物を用いてもよい。これらの単層膜のみならず多層膜を用いてもよい。絶縁膜107は、選択トランジスタのゲート絶縁膜となる。また、絶縁膜107は多くの場合、キャパシタの誘電体となる。一方で、信号線と走査線の交差部における層間絶縁物ともなるので、それらの目的にふさわしい材料や厚さを選択する必要がある。一般に、層間絶縁物として使用する場合には、厚くて誘電率の低い膜が好ましいが、ゲート絶縁膜として使用する場合、薄くて誘電率の高い膜がよい。このように矛盾する目的を1つの材料で達成することは困難であるので、層間絶縁物として使用する部分には、別途、厚くて誘電率の低い膜を設けてもよい。ここまでの様子を図12Cに示す。その後、導電性材料により配線108a、108b、108c、108dを形成する。配線108a、108b、108c、108dは、選択トランジスタのゲートやN型駆動トランジスタおよびP型駆動トランジスタのソースあるいはドレインに接続する電極となる。また、配線108aは走査線となる。配線108a、108b、108c、108dとしては、酸化物半導体に面している部分に用いられている材料の仕事関数が、酸化物半導体の電子親和力より0.5eV以上高い材料であることが好ましい。そのような材料としては、例えば、タングステン、金、白金、p型シリコン等が挙げられる。もちろん、導電性を高めるため、より抵抗率の低い材料を上層に設けてもよい。ここまでの様子を図12Dに示す。その後、単層もしくは多層の絶縁膜よりなり、表面が平坦な層間絶縁物109を形成する。これを、選択的にエッチングして、配線108cに達するコンタクトホールを形成する。そして、透明導電性被膜により、表示素子の一方の電極110を形成する。このようにして、電気光学表示装置の回路のほとんどが形成できる。ここまでの様子を図12Eに示す。上記のような作製工程によって得られる電気光学表示装置の画素の回路配置の例を図14に示す。図14Aは、図12Cの段階に相当するものであり、酸化物半導体領域106を形成した後あるいは絶縁膜107を形成した後の様子を、上面から見たものであり、符号は図12のものと一致する。なお、図14においては、絶縁膜103、絶縁膜107等一部のものは表示していない。配線104aは選択トランジスタのドレインであり、かつ、信号線である。また、配線104bは、選択トランジスタのソースとN型駆動トランジスタおよびP型駆動トランジスタのゲートを兼ねている。また、その一端は幅の広い部分となり、ここでは、キャパシタの一方の電極となる。配線104aや島状半導体領域102aおよび102bには、上層への接続のための部分が設けられる。また、配線104cは高電位線である。なお、配線104cは図12には図示されていない。図14Bは、図12Dの段階に相当するものであり、配線108a、108b、108c、108dを形成した後の様子を、上面から見たものであり、符号は図12のものと一致する。配線108aは、選択トランジスタのゲートであり、また、当該行の走査線である。配線108bは、配線104aをまたいで設けられ、高電位線である配線104cに設けられる接続部分と接触し、また、島状半導体領域102aすなわち、N型駆動トランジスタのドレインに設けられる接続部分と接触することにより、高電位線とN型駆動トランジスタのドレインを結ぶ接続電極として機能する。配線108cは、島状半導体領域102aすなわち、N型駆動トランジスタのソースに設けられる接続部分と島状半導体領域102bすなわち、P型駆動トランジスタのソースに設けられる接続部分に接触することにより、N型駆動トランジスタのソースとP型駆動トランジスタのソースを結ぶ接続電極として機能する。また、配線108cには、上層に設ける表示素子の一方の電極を接続するための接続部分が設けられる。本実施の形態では、この部分の面積が大きいことを利用して、接続部分を複数図では3つ設け、接続不良の確率を低下させるようにする。配線108dは、次行の走査線であり、また、島状半導体領域102bすなわち、P型駆動トランジスタのドレインに設けられる接続部分に接触することにより、P型駆動トランジスタのドレインと次行の走査線を結ぶ接続電極として機能する。また、配線108dは、キャパシタの他方の電極および低電位線としても機能する。実施の形態9本実施の形態では、実施の形態1乃至7で説明した電気光学表示装置の作製方法の例について説明する。図13に本実施の形態の作製工程断面図を示すが、この図は、作製工程を概念的に示すもので、特定の断面を示したものではない。なお、多くの方法や材料等は実施の形態8に用いたものを使用できる。したがって、特に異なる材料や条件を使用しなければならない場合以外は、説明を省略する。まず、基板201を用意する。次に、基板201上に、多結晶シリコンあるいは単結晶シリコン等の結晶性半導体被膜により島状半導体領域202aおよび202bを形成する。さらに、島状半導体領域202aおよび202bを覆って、絶縁膜203を形成する。ここまでの様子を図13Aに示す。次に、単層あるいは多層の金属膜により配線204a、204bを形成する。配線204a、204bの側面には、図に示すようにサイドウォールを設けてもよい。配線204aは、例えば、走査線の一部として用いられることがある。配線204aは、その後に形成される酸化物半導体を用いた選択トランジスタのゲートとなる。したがって、その上の部分に用いられている材料の仕事関数が、酸化物半導体の電子親和力より0.5eV以上高い材料であることが好ましい。そのような材料としては、例えば、タングステン、金、白金、p型シリコン等が挙げられる。もちろん、導電性を高めるため、より抵抗率の低い材料を下層に設けてもよい。また、配線204bは、N型駆動トランジスタおよびP型駆動トランジスタのゲートでもあるので、それらのしきい値を決定する上でも、下の部分の材料の仕事関数等の物性値が適切なものが好ましい。ひとつの材料で、これらの要件を満たせない場合は多層の膜にして、それぞれの条件を満足するようにすればよい。例えば、導電性材料として窒化チタンとタングステンの多層膜を用いるとよい。また、図13Bの例では、N型駆動トランジスタおよびP型駆動トランジスタのゲートとして同じ配線を用いる例を示すが、より詳細にしきい値を制御するために、それぞれ別の材料で形成してもよい。その後、公知のドーピング技術により島状半導体領域202aおよび202bにN型領域205aおよびP型領域205bを形成する。その後、水素雰囲気で250~450°Cの熱処理をおこなうとよい。ここまでの様子を図13Bに示す。次に、絶縁膜206をスパッタ法等の公知の成膜方法で形成する。絶縁膜206は、選択トランジスタのゲート絶縁膜となる。絶縁膜206の厚さは10nm以上が好ましく、また、絶縁膜206中の水素濃度は、1×1018cm-3未満、好ましくは、1×1016cm-3未満とするとよい。そのためには、熱処理や塩素プラズマ処理、酸素プラズマ処理をおこなうとよい。その後、厚さ3乃至30nmの酸化物半導体膜をスパッタ法により形成し、これをエッチングして島状の酸化物半導体領域207を形成する。さらに、全面に酸化珪素等の材料で層間絶縁物208を形成する。層間絶縁物208は単層膜のみならず多層膜を用いてもよい。また、配線204a、204b上に重なって形成される層間絶縁物208と絶縁膜206は、多くの場合、キャパシタの誘電体となる。一方で、信号線と走査線の交差部における層間絶縁物ともなるので、それらの目的にふさわしい材料や厚さを選択する必要がある。一般に、層間絶縁物として使用する場合には、厚くて誘電率の低い膜が好ましいが、キャパシタの誘電体として使用する場合、薄くて誘電率の高い膜がよい。しかしながら、本実施の形態では、ことさらキャパシタの容量を大きくする必要もないので、層間絶縁物208は通常の層間絶縁物に用いられるような厚さであっても、キャパシタの誘電体として用いることもできる。ここまでの様子を図13Cに示す。その後、導電性材料により配線209a、209b、209c、209d、209eを形成する。配線209a、209b、209c、209d、209eは、選択トランジスタやN型駆動トランジスタ、P型駆動トランジスタのソースあるいはドレインに接続する電極となる。また、配線209aは信号線となる。配線209a、209b、209c、209d、209eとしては、酸化物半導体とオーミック接触を形成する材料が好ましい。そのような材料としては、その仕事関数Wが酸化物半導体の電子親和力φ酸化物半導体の導電帯の下限と真空準位の間のエネルギー差とほぼ同じか小さい材料が挙げられる。すなわち、W<φ0.3[eV]の関係を満たせばよい。例えば、チタン、モリブテン、窒化チタン等である。ここまでの様子を図13Dに示す。その後、表面が平坦な層間絶縁物210を形成し、これを、選択的にエッチングして、配線209dに達するコンタクトホールを形成する。そして、透明導電性被膜により、表示素子の一方の電極211を形成する。このようにして、電気光学表示装置の回路のほとんどが形成できる。ここまでの様子を図13Eに示す。上記のような作製工程によって得られる電気光学表示装置の画素の回路配置の例を図15に示す。図15Aは、図13Cの段階に相当するものであり、酸化物半導体領域207を形成した後あるいは層間絶縁物208を形成した後の様子を、上面から見たものであり、符号は図13のものと一致する。なお、図15においては、絶縁膜203、絶縁膜206、層間絶縁物208等一部のものは表示していない。配線204aは選択トランジスタのゲートであり、かつ、当該行の走査線である。また、配線204bは、N型駆動トランジスタおよびP型駆動トランジスタのゲートを兼ねている。また、その一端は幅の広い部分となり、ここでは、キャパシタの一方の電極となる。また、図15Aには、高電位線である配線204cと次行の走査線である配線204dも表示している。なお、配線204c、204dは図13には描かれていない。酸化物半導体領域207、配線204a、204b、204cや島状半導体領域202aおよび202bには、上層への接続のための部分が設けられる。特に、酸化物半導体領域207においては、個々の接続部分の面積を大きくして、接続不良の確率を低下させる構造とする。図15Bは、図13Dの段階に相当するものであり、配線209a、209b、209c、209d、209eを形成した後の様子を、上面から見たものであり、符号は図13のものと一致する。配線209aは、選択トランジスタのドレインであり、また、信号線として機能する。配線209bは配線204bに設けられる接続部分と接触することにより選択トランジスタのソースと配線204bとを結ぶ接続電極として機能する。配線209cは、島状半導体領域202aすなわち、N型駆動トランジスタのドレインに設けられる接続部分に接触し、また、高電位線である配線204cに設けられる接続部分に接触することにより、N型駆動トランジスタのドレインと高電位線を結ぶ接続電極として機能する。また、配線209cは、キャパシタの他方の電極としても機能する。配線209dは、島状半導体領域202aすなわち、N型駆動トランジスタのソースに設けられる接続部分と島状半導体領域202bすなわち、P型駆動トランジスタのソースに設けられる接続部分に接触することにより、N型駆動トランジスタのソースとP型駆動トランジスタのソースを結ぶ接続電極として機能する。また、配線209dには、上層に設ける表示素子の一方の電極を接続するための接続部分が設けられる。本実施の形態では、この部分の面積が大きいことを利用して、接続部分を複数図では2つ設け、さらに、個々の接続部分の面積を大きくして、接続不良の確率を低下させるようにする。配線209eは、当該行の走査線である配線204aに設けられる接続部分と島状半導体領域202bすなわち、P型駆動トランジスタのドレインに設けられる接続部分に接触することにより、配線204aとP型駆動トランジスタのドレインを結ぶ接続電極として機能する。この場合、配線204aは、走査線であると同時に低電位線として機能する。図15に示される配線を有する電気光学表示装置は、図11Aに示される回路図に相当する。実施の形態10本実施の形態では、実施の形態1乃至9に示した電気光学表示装置を用いた電子機器について説明する。これらの電気光学表示装置は、パーソナルコンピュータ、携帯通信機器、画像表示装置、映像再生装置、画像映像撮像装置、ゲーム機、電子書籍等の機器に用いることができる。"