画素電極とTFTを有する画素がマトリクス状に形成されたTFT基板とカラーフィルタを有する対向基板と前記TFT基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記TFT基板の上に画素電極が形成され、前記画素電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上に無機パッシベーション膜が形成され、前記無機パッシベーション膜の上にスリットを有するコモン電極が形成され、前記画素電極には、前記TFTのソース電極から前記ゲート絶縁膜の第1のスルーホールを介して映像信号が供給され、前記画素電極が前記コモン電極と対向する場所において、前記ゲート絶縁膜に第2のスルーホールが形成され、前記第2のスルーホールにおいては、前記画素電極と前記ソース電極は接続しておらず、前記第2のスルーホールに無機パッシベーション膜が形成され、前記第2のスルーホールに対応する部分の前記無機パッシベーション膜の上にはコモン電極が形成されていることを特徴とする液晶表示装置。前記ゲート絶縁膜に形成された前記第2のスルーホールは、前記スリットに挟まれたストライプ状のコモン電極に対応した領域に、複数形成されていることを特徴とする請求項1に記載の液晶表示装置。前記複数の前記スルーホールは、所定のピッチをもって形成されていることを特徴とする請求項2に記載の液晶表示装置。前記コモン電極のスリットの部分に対応するゲート絶縁膜にはスルーホールが形成されていないことを特徴とする請求項2に記載の液晶表示装置透過領域と反射領域を有する画素がマトリクス状に形成されたTFT基板とカラーフィルタを有する対向基板と前記TFT基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記反射領域において、前記TFT基板の上には画素電極が形成され、前記画素電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜には複数のスルーホールが形成され、前記ゲート絶縁膜および前記複数のスルーホールを覆って、TFTから延在するソース電極が形成され、前記ソース電極を覆って無機パッシベーション膜が形成され、前記無機パッシベーション膜の上にはスリットを有するコモン電極が形成され、前記ソース電極は、前記ゲート絶縁膜の前記複数の前記スルーホールにおいて、前記画素電極と導通し、前記ゲート絶縁膜と前記複数の前記スルーホールの上に形成された前記ソース電極は乱反射面を形成していることを特徴とする液晶表示装置。前記ゲート絶縁膜に形成された前記複数の前記スルーホールは、前記スリットに対応する部分にも形成されていることを特徴とする請求項5に記載の液晶表示装置。画素電極とTFTを有する画素がマトリクス状に形成されたTFT基板とカラーフィルタを有する対向基板と前記TFT基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記TFT基板の上に画素電極が形成され、前記画素電極の周辺を覆ってゲート絶縁膜が形成され、前記画素電極における前記周辺よりも内側にはゲート絶縁膜は存在しておらず、無機パッシベーション膜が直接画素電極上に形成され、前記無機パッシベーション膜の上には、スリットを有するコモン電極が形成されていることを特徴とする液晶表示装置。画素電極とTFTを有する画素がマトリクス状に形成されたTFT基板とカラーフィルタを有する対向基板と前記TFT基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記TFT基板の上に画素電極が形成され、前記画素電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上に無機パッシベーション膜が形成され、前記無機パッシベーション膜の上に複数のスリットを有するコモン電極が形成され、前記画素電極には、前記TFTのソース電極から前記ゲート絶縁膜の第1のスルーホールを介して映像信号が供給され、前記画素電極が前記コモン電極と対向する場所において、前記ゲート絶縁膜が除去された領域が形成され、前記ゲート絶縁膜が除去された領域においては、前記画素電極の上に直接無機パッシベーション膜が形成されていることを特徴とする液晶表示装置。前記ゲート絶縁膜が除去された領域は、前記コモン電極の前記スリットに挟まれたストライプ状となっているコモン電極に対応する領域であることを特徴とする請求項8に記載の液晶表示装置。図11は本発明が対象とするIPSの画素構造を示す平面図である。図11において、走査線10と映像信号線20で囲まれた領域に画素が形成されている。TFTは走査線10の上に形成されている。すなわち、走査線10の上にゲート絶縁膜102を介して半導体膜103が形成され、その上にドレイン電極104とソース電極105が形成されている。そして、走査線10がゲート電極を兼用している。本画素構造は図12で示すように、最下層にTFTのソース電極105と接続した画素電極101が形成され、最上層にコモン電極107が形成され、画素電極101とコモン電極107との間の電圧によって液晶分子200を駆動する。図12は図10のG-G断面図である。図12において、ガラスで形成されたTFT基板100の上に走査線10が兼ねているゲート電極10および画素電極101が形成されている。ゲート電極10はAlおよびAlMo合金の積層膜で形成され、画素電極101はITOIndiumTinOxideで形成されている。ゲート電極10よび画素電極101を覆ってゲート絶縁膜102が形成されている。ゲート電極10およびゲート絶縁膜102の上にa-Siによる半導体膜103が形成され、その上にドレイン電極104とソース電極105が形成されている。ソース電極105は、ゲート絶縁膜102に形成されたスルーホール1110を介して画素電極101と接続している。スルーホール110は、コンタクト抵抗を小さくするために、横長に大きく形成されている。ドレイン電極104、ソース電極105等を覆って無機パッシベーション膜106が形成されている。無機パッシベーション膜106の上には、コモン電極107が形成されている。コモン電極107にはスリット1071が形成され、画素電極101とコモン電極107との間に電圧が印加されると、スリット1071を通して電気力線が発生し、この電気力線によって、液晶分子200が回転し、液晶層を透過する光の量を制御することが出来る。このように、本発明が適用されるIPS方式は、特許文献1に記載の液晶表示装置の構成とは非常に異なっている。図12に示す構成は、形成する層数が少なく、フォトリソグラフィ工程の数も少ないので、製造コスト上優れた構造である。一方、TFTにおけるゲート電圧の変動による電圧シフトを抑えるために、画素電極101とコモン電極107との間に画素容量を形成する場合、この画素容量を大きくすることが難しいという問題がある。すなわち、図12において、画素容量は画素電極101とコモン電極107との間で形成されるが、画素電極101とコモン電極107との間には、ゲート絶縁膜102と無機パッシベーション膜106が存在している。ゲート絶縁膜102の厚さは300nm程度、無機パッシベーション膜106の厚さは500nm程度であり、いずれもSiNによって形成されている。このように、画素容量は合計800nmもの厚さの絶縁膜を介して形成されるので、画素容量を十分に大きくすることが出来ない。したがって、ゲート電圧のON、OFFに起因する画素電圧への影響が大きいという問題があった。本発明の課題は、以上のような問題点を解決し、積層膜の層数が少なく、画素電圧のシフトが小さい、低コストのIPS方式液晶表示装置を実現することである。本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。1画素電極とTFTを有する画素がマトリクス状に形成されたTFT基板とカラーフィルタを有する対向基板と前記TFT基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記TFT基板の上に画素電極が形成され、前記画素電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上に無機パッシベーション膜が形成され、前記無機パッシベーション膜の上にスリットを有するコモン電極が形成され、前記画素電極には、前記TFTのソース電極から前記ゲート絶縁膜の第1のスルーホールを介して映像信号が供給され、前記画素電極が前記コモン電極と対向する場所において、前記ゲート絶縁膜に第2のスルーホールが形成され、前記第2のスルーホールにおいては、前記画素電極と前記ソース電極は接続しておらず、前記第2のスルーホールに無機パッシベーション膜が形成され、前記第2のスルーホールに対応する部分の前記無機パッシベーション膜の上にはコモン電極が形成されていることを特徴とする液晶表示装置。2透過領域と反射領域を有する画素がマトリクス状に形成されたTFT基板とカラーフィルタを有する対向基板と前記TFT基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記反射領域において、前記TFT基板の上には画素電極が形成され、前記画素電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜には複数のスルーホールが形成され、前記ゲート絶縁膜および前記複数のスルーホールを覆って、TFTから延在するソース電極が形成され、前記ソース電極を覆って無機パッシベーション膜が形成され、前記無機パッシベーション膜の上にはスリットを有するコモン電極が形成され、前記ソース電極は、前記ゲート絶縁膜の前記複数の前記スルーホールにおいて、前記画素電極と導通し、前記ゲート絶縁膜と前記複数の前記スルーホールの上に形成された前記ソース電極は乱反射面を形成していることを特徴とする液晶表示装置。3画素電極とTFTを有する画素がマトリクス状に形成されたTFT基板とカラーフィルタを有する対向基板と前記TFT基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記TFT基板の上に画素電極が形成され、前記画素電極の周辺を覆ってゲート絶縁膜が形成され、前記画素電極における前記周辺よりも内側にはゲート絶縁膜は存在しておらず、無機パッシベーション膜が直接画素電極上に形成され、前記無機パッシベーション膜の上には、スリットを有するコモン電極が形成されていることを特徴とする液晶表示装置。4画素電極とTFTを有する画素がマトリクス状に形成されたTFT基板とカラーフィルタを有する対向基板と前記TFT基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記TFT基板の上に画素電極が形成され、前記画素電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上に無機パッシベーション膜が形成され、前記無機パッシベーション膜の上に複数のスリットを有するコモン電極が形成され、前記画素電極には、前記TFTのソース電極から前記ゲート絶縁膜の第1のスルーホールを介して映像信号が供給され、前記画素電極が前記コモン電極と対向する場所において、前記ゲート絶縁膜が除去された領域が形成され、前記ゲート絶縁膜が除去された領域においては、前記画素電極の上に直接無機パッシベーション膜が形成されていることを特徴とする液晶表示装置。本発明によれば、層数を減らしたIPS液晶表示装置において、画素容量を大きくすることが出来るので、ゲート電圧の変動に起因する画素電極電位の変動を小さくすることが出来る。以下に本発明の内容を、実施例を用いて詳細に説明する。図1は、本発明による液晶表示装置の画素部の平面図である。画素構造は、基本的には、図11で説明したのと同様である。すなわち、ゲート電極を兼用した走査線10の上に図2に示すゲート絶縁膜102が形成され、その上に、半導体膜103が形成され、その上に映像信号線20から分岐したドレイン電極104、および、ソース電極105が形成されている。ソース電極105は最下層に形成された画素電極101とスルーホール110を介して接続している。ソース電極105およびドレイン電極104を覆って図2に示す無機パッシベーション膜106が形成され、その上にコモン電極107が形成されている。コモン電極107はスリット1071を有している。コモン電極107は、スリット1071部分以外は、図1の全面を覆っている。図1が図11と大きく異なる点は、画素電極101を覆うゲート絶縁膜102に対し、画素電極101とコモン電極107との対向面において、部分的にゲート絶縁膜102にスルーホール110を形成し、その部分において、画素電極101とコモン電極107の距離を小さくしていることである。図11において、斜線を施した部分がゲート絶縁膜に形成されたスルーホールである。画素電極101とコモン電極107の距離が小さくなった部分において、画素電極101とコモン電極107との間の容量が増加する。ここで、ゲート絶縁膜102に形成されたスルーホール110は、スリット1071に挟まれたストライプ状のコモン電極107に対応して複数、所定のピッチによって形成されている。ただし、このスルーホール110は、コモン電極107のストライプ状の部分のみに対応して形成することは必須ではない。液晶の配向に影響を与えない範囲であれば、場所、ピッチ等は、任意でよい。図2は図1のA-A断面図である。ガラスで形成されたTFT基板100に先ず画素電極101を形成する。画素電極101はITOを例えば、厚さ77nm乃至50nmの厚さに、スパッタリングによって形成する。その後、画素電極101をパターニングする。次に、ゲート電極を兼ねる走査線10をスパッタリングによって厚さ220nm程度に成膜する。走査線10は例えば、積層膜になっており、下層はAlで200nm、上層はAlMo合金で20nm程度に厚さに形成する。このように、TFT基板100の上に画素電極101と走査線10が同層で形成される。次にゲート絶縁膜102と半導体膜103としてのa-SiをCVDによって連続して形成する。なお、このとき、オーミックコンタクトのための図示しないna-Siもa-Siに連続して形成する。ゲート絶縁膜102の厚さは300nm程度であり、a-Si膜の厚さは150nm、na-Si層は50nm程度である。次に、半導体層103を図1に示すように、島状に形成するために、パターニングを行う。半導体層103はゲート絶縁膜102の上に形成されており、半導体層103のパターニングは、フォトリソグラフィによって行う。その後、ゲート絶縁膜102にスルーホール110を形成する。スルーホール110によって、TFTのソース電極105と画素電極101を接続することを可能にする。本発明は、この時、ソース電極105と画素電極101の接続のためのスルーホール110だけでなく、画素電極101とコモン電極とが対向している部分において、部分的にゲート絶縁膜にスルーホール110を形成し、この部分において、画素電極101とコモン電極107の距離を小さくすることによって容量を大きくしている。ゲート絶縁膜は300nm程度であるから、この分、画素電極101とコモン電極107の距離が小さくなり、画素容量が増加する。映像信号線20、ドレイン電極104、ソース電極105は、同時に形成される。以後映像信号線20、ドレイン電極104、ソース電極105をSD膜ということもある。SD膜は、例えば、CrMoを厚さ150~200nm程度になるようスパッタリングによって形成し、フォトリソグラフィによってパターニングする。その後、ドレイン電極104、ソース電極105、ゲート絶縁膜102等を覆って、無機パッシベーション膜106をCVDによって形成する。無機パッシベーション膜106は例えば、SiNによって、500nm程度に厚く形成される。パッシベーション膜としての機能を有するためには、ある程度の膜厚は必要だからである。次に、コモン電極107を成膜する。コモン電極107は、画素電極101と同様、ITOを例えば、厚さ77nm乃至50nmの厚さに、スパッタリングによって形成する。次に、全面に形成されたコモン電極107をパターニングする。コモン電極107のパターニングは、図1あるいは図2に示すように、コモン電極107に対してスリット1071を形成することである。したがって、コモン電極107のパターニング後も、コモン電極107は、スリット1071部分を残して、全面に存在している。画素電極101とコモン電極107の間に電圧が印加されると、図11で説明したように電気力線が発生し、液晶分子200が回転する。これによって液晶層を透過する光の量を画素毎に制御し、画像を形成する。なお、図2では、コモン電極107の上に形成される液晶を初期配向させるための配向膜は省略されている。他の断面図も同様である。図2のTFT基板100に対向して液晶層を挟んで、カラーフィルタ等が形成された図示しない対向基板が配置される。本発明の特徴は、図1および図2に示すように、画素電極101とコモン電極107とが対向している部分において、部分的にゲート絶縁膜102にスルーホール110を形成し、この部分において、画素電極101とコモン電極107の距離を小さくすることによって容量を大きくしている。ゲート絶縁膜102は300nm程度であり、無機パッシベーション膜106の厚さを例えば、500nm程度とすると、この部分における容量は、85倍になる。スリット1071部分においては、ゲート絶縁膜102にスルーホール110を形成しても、容量に対する影響は無い。図1および図2では、コモン電極107と画素電極101が対向した部分において、周期的にゲート絶縁膜102にスルーホール110を形成している。ゲート絶縁膜102にスルーホール110を形成したことによる凹凸が液晶の配向に大きな影響を与えることを防止するためである。図3は、図1のB-B断面図である。図3において、TFT基板100の上に画素電極101が形成され、その上にゲート絶縁膜102が形成されているが、画素電極101がコモン電極107と対向した部分には、ゲート絶縁膜102にスルーホール110が形成されている。ゲート絶縁膜102の上に無機パッシベーション膜106が形成され、その上にコモン電極107が形成されている。図3に示すように、コモン電極107のスリット1071部のゲート絶縁膜102にはスルーホール110は形成されていない。図3において、画素電極101とコモン電極107との間には、無機パッシベーション膜106しか存在していないので、画素電極101とコモン電極107の距離が小さくなり、画素容量が増加する。図4は、図1のC-C断面図である。図4は、ゲート絶縁膜102にスルーホール110が形成されていない部分の断面図である。図4において、TFT基板100の上に画素電極101が形成され、その上にゲート絶縁膜102が形成され、その上に無機パッシベーション膜106が形成されている。無機パッシベーション膜106の上にコモン電極107が形成されている。図4においては、画素電極101とコモン電極107の間には、ゲート絶縁膜102と無機パッシベーション膜106が形成されている。したがって、この部分の画素容量は従来と同じであり、図3における画素容量よりも小さい。このように、本発明によれば、画素電極101とコモン電極107が対向した部分において、部分的にゲート絶縁膜102に対ししてスルーホール110を形成し、画素電極101とコモン電極107の距離を小さくしているので、画素容量を大きくすることが出来る。また、ゲート絶縁膜102へのスルーホール110はソース電極105と画素電極101のコンタクトのためのスルーホール110と同時に形成することが出来るので、製造工程が増加することは無く、したがって、本発明を適用しても製造コストの増加は抑えることが出来る。図5は、本発明を半透過型液晶表示装置に適用した例である。図5において、走査線10と映像信号線20によって囲まれた領域に画素が存在している。図5における画素の下側は、反射型Rの領域であり、上側は、透過型Tの領域である。図5において、透過型Tの領域の構成は、従来例と同じである。反射型Rの領域には、ゲート絶縁膜102にスルーホール110が形成され、ゲート絶縁膜102およびスルーホール110を覆ってソース電極105が形成されている。図5におけるB-B断面は図3と同様であり、C-C断面は図4と同様である。図5において、ソース電極105は反射型領域全域に渡って形成されており、これが反射電極となっている。ソース電極105はCrMoによって形成されているので、反射特性は十分である。図5において、ゲート絶縁膜102のスルーホール110は実施例1における場合よりも細かいピッチで形成されている。したがって、ゲート絶縁膜102およびスルーホール110の上に形成されたソース電極105の表面は凹凸となっている。これによって、ソース電極105によって形成された反射電極は鏡面ではなく、光を広範囲にわたって反射できる乱反射面を構成している。本実施例においては、延在したソース電極105に凹凸を形成して乱反射面を形成するので、コモン電極107のスリット1071部に対応した部分のゲート絶縁膜102にもスルーホール110を形成している。スリット1071部に対応するゲート絶縁膜102にスルーホール110を形成して画素容量の増加にはならないが、乱反射面をより効果的に形成できる。なお、ゲート絶縁膜102のスルーホール110の位置をスリット1071とスリット1071で挟まれたストライプ状のコモン電極部107とでずらせている。これによってソース電極105による乱反射面をさらに効果的に形成することが出来る。図6は、図5のD-D断面図である。図6において、ゲート電極を兼ねた走査線10の上にゲート絶縁膜102、ドレイン電極104、ソース電極105が形成され、TFTを構成している。表示領域における、TFTに近い左側が反射領域Rである。反射領域Rには、画素電極101の上に形成されたゲート絶縁膜102に対して細かいピッチでスルーホール110が形成されている。多数のスルーホール110を覆って、ソース電極105が延在している。図6における右側は透過領域Tである。この部分では、従来どおり、画素電極101を覆ってゲート絶縁膜102が形成されている。TFT、ソース電極105、ゲート絶縁膜102等を覆って、無機パッシベーション膜106が形成されている。無機パッシベーション膜106の上に、コモン電極107が形成されている。図6において、反射領域R側は、ソース電極105すなわち画素電極101と、コモン電極107との間には、無機パッシベーション膜106のみが存在しているので、容量は大きい。一方、透過領域Tでは、画素電極101とコモン電極107の間には、無機パッシベーション膜106とゲート絶縁膜102が存在しているので、反射領域Rに比べて容量は小さい。しかし、反射領域Rにおいて、画素容量を大きくできるので、画素全体としては、画素容量を大きくすることが出来る。本実施例は、等方的に反射させるための反射電極を、ゲート絶縁膜102に多数のスルーホール110を形成することによって形成するので、反射電極を形成するための工程が増加するということは無い。また、反射領域Rにおいて、ソース電極105、すなわち、画素電極101とコモン電極107との距離は、無機パッシベーション膜106が1層のみ存在するので、半透過型液晶表示装置において、画素容量を大きくすることができる。図7は本発明の第3の実施例を示す平面図である。図7において、走査線10と映像信号線20とで囲まれた領域に画素が存在している。実施例1の図1と異なる点は、画素領域において、広い領域にわたって、ゲート絶縁膜102が除去されていることである。図7において、点線で囲まれた領域はゲート絶縁膜除去領域120である。ゲート絶縁膜除去領域120にソース電極105が延在し、画素電極101とソース電極105の導通を取っている。図8は図7のE-E断面図である。図8において、ゲート絶縁膜102は、ゲート電極を兼ねる走査線10と画素電極101の周辺端部を覆っているが、その内側は広い範囲にわたって除去されている。ゲート絶縁膜102が除去された領域では、画素電極101とコモン電極107の間には、無機パッシベーション膜106のみが存在しているので、画素容量は、従来例あるいは実施例1等に比較して大きい。図9は、図7のF-F断面図である。図9において、TFT基板100の上に画素電極101が形成されている。画素電極101の上にゲート絶縁膜102が形成されるが、このゲート絶縁膜102は、画素電極101の広い領域に渡って除去されており、画素電極101の端部と、その外側にのみ存在している。画素電極101の外側のゲート絶縁膜102の上には、映像信号線20が形成されている。映像信号線20、ゲート絶縁膜102、画素電極101を覆って無機パッシベーション膜106が形成されている。無機パッシベーション膜106の上には、画素部において、スリット1071を有するコモン電極107が形成されている。図9において、画素部では、画素電極101とコモン電極107との間には、無機パッシベーション膜106のみが形成されているので、画素容量は大きい。ただし、実施例3の構成は、ゲート絶縁膜除去領域120の周辺において、コモン電極107の段差が大きくなる。すなわち、段差の高さは、ゲート絶縁膜102と映像信号線20の両方を合わせた段差となるからである。コモン電極107の段差が大きいと、その上に形成される図示しない配向膜の段差も大きくなるので、この部分において、液晶のドメインが発生しやすくなり、画質を劣化させる場合がある。実施例3ではこれを防止するために、図9に示すように、画素電極101の周辺にゲート絶縁膜102を残している。これによって、少なくとも、画素電極101の厚さの分コモン電極107の段差を軽減することが出来る。このように、図7~図9の構成は、画素電極101の周辺を除く大部分において、コモン電極107との距離が無機パッシベーション膜106のみの構成となるので、画素容量の増加の効果は非常に大きい。図10は本実施例の変形例である。図10においては、スリット1071とスリット1071の間のストライプ状のコモン電極107に対して対応するように、ゲート絶縁膜102にスルーホール110を形成する。図10では、2本のストライプ状になっているコモン電極107のほぼ全域に大きな容量を形成することが出来るので、画素全体として、大きな容量を形成することが出来る。図10におけるC-C断面は図4と同様である。本実施例が実施例1と異なるところは、ゲート絶縁膜102の画素電極101に対応する部分に対して大きなスルーホール110が連続して形成されていることである。また、図10の構成は、コモン電極107の両脇に対応するゲート絶縁膜102にはスルーホール110は形成されていない。したがって、映像信号線20とゲート絶縁膜102の両方に原因する大きな段差は形成されていない。図10におけるこの部分の段差は、映像信号線20に起因する段差のみである。したがって、液晶のドメイン発生の問題は、図7の構成に比較して緩和されている。