"半導体基板と、前記半導体基板上に形成された複数列の第一電極と、前記複数列の第一電極の側面及び上面を覆うように形成された複数の絶縁部と、前記絶縁部によって覆われた前記第一電極同士の間に形成された複数列の第二電極と、前記複数列の第二電極に圧接された電極板と、を備え、前記電極板は、平板部と、前記平板部から立設された、前記複数列の第二電極と対応する複数列の凸部と、を備え、前記凸部の両側面の少なくとも一方は、先細となるテーパ形状を呈しており、当該凸部の先端部が前記第二電極と当接していることを特徴とする圧接型半導体装置。前記テーパ形状の傾斜角度は、45°以上であることを特徴とする請求項1に記載の圧接型半導体装置。前記凸部の先端部の幅は、前記第二電極の幅よりも狭いことを特徴とする請求項1又は請求項2に記載の圧接型半導体装置。第二電極の幅をW1、前記凸部の先端部の幅をW2、前記電極板の熱膨張係数をα、動作前の前記電極板の温度をT1、動作中の前記電極板の温度をT2としたとき、W1-W2>αW2T2-T1を満たすことを特徴とする請求項3に記載の圧接型半導体装置。しかし、外部電極板の凸部とエミッタ電極とを圧接させた構造では、エミッタ電極の熱は凸部を介して放熱されるため、エミッタ電極から外部電極板への伝熱による放熱特性が低下してしまう。そこで、本発明は、圧接による短絡を防止するとともに良好な放熱特性を確保することが可能な圧接型半導体装置を提供することを課題とする。前記した課題を解決するために、本発明の圧接型半導体装置は、半導体基板と、前記半導体基板上に形成された複数列の第一電極と、前記複数列の第一電極の側面及び上面を覆うように形成された複数の絶縁部と、前記絶縁部によって覆われた前記第一電極同士の間に形成された複数列の第二電極と、前記複数列の第二電極に圧接された電極板と、を備え、前記電極板は、平板部と、前記平板部から立設された、前記複数列の第二電極と対応する複数列の凸部と、を備え、前記凸部の両側面の少なくとも一方は、先細となるテーパ形状を呈しており、当該凸部の先端部が前記第二電極と当接していることを特徴とする。かかる構成によると、電極板の凸部によって電極板の平板部と絶縁部との間隔を大きくすることができるので、圧接によって平板部に塑性変形が生じたとしても平板部が絶縁部に接触せず、第一電極と第二電極との間の短絡を防止することができるとともに、凸部が平板部に近づくにつれて大きくなるので、良好な放熱特性を確保することができる。前記テーパ形状の傾斜角度は、45°以上であることが望ましい。かかる構成によると、より良好な放熱特性を確保することができる。前記凸部の先端部の幅は、前記第二電極の幅よりも狭いことが望ましい。かかる構成によると、圧接によって凸部に塑性変形が生じたとしても、凸部が第二電極からはみ出して絶縁部に接触することを防止することができる。前記圧接型半導体装置は、第二電極の幅をW1、前記凸部の先端部の幅をW2、前記電極板の熱膨張係数をα、動作前の前記電極板の温度をT1、動作中の前記電極板の温度をT2としたとき、W1-W2>αW2T2-T1を満たすことが望ましい。かかる構成によると、圧接型半導体装置の動作時の発熱によって凸部が熱膨張したとしても、凸部が第二電極からはみ出して絶縁部に接触することを防止することができる。本発明によれば、圧接による短絡を防止するとともに良好な放熱特性を確保することができる。次に、本発明の実施形態について、適宜図面を参照しながら詳細に説明する。以下の説明において、上下という表現は、半導体基板を基準とした一方向と他方向とを表すためのものであり、重力を基準とした上下ではない。図1に示すように、本発明の実施形態に係る圧接型半導体装置1は、IGBTInsulatedGateBipolarTransistorと圧接型とを組み合わせた半導体装置であって、半導体素子10と、上部電極板21と、下部電極板22と、を備える。半導体素子10は、例えば、パワー半導体素子であり、電気自動車、ハイブリッド車等の電動機の電力変換装置等に用いられる。半導体素子10は、半導体基板11と、半導体基板11の一面に設けられたフィールド酸化膜12、ゲート電極13、層間絶縁膜14、複数列のゲート配線15と、複数列のエミッタ電極16及び複数の絶縁部17と、半導体基板11の他面下面に設けられたコレクタ電極18と、を備える。半導体基板11は、例えばSi、SiC等の半導体材料からなる薄板状の基板である。フィールド酸化膜12は、素子間を電気的に分離するものであって、例えばSiO2等からなる絶縁膜であり、化学気相成長法CVD等によって積層形成されている。本実施形態において、複数のフィールド酸化膜12が、半導体基板11上に所定の間隔を空けて形成されている。ゲート電極13は、ゲート電極13直下の半導体基板11にチャネルを形成するものであって、例えばポリシリコン等からなる層であり、化学気相成長法CVD等によってフィールド酸化膜12上に形成されている。層間絶縁膜14は、配線間を電気的に分離するものであって、例えばSiO2等からなる絶縁膜であり、化学気相成長法CVD等によってゲート電極13上に形成されている。<ゲート配線>ゲート配線第一電極15は、半導体基板11上に設けられた導電層であって、例えば、Al又はAl系合金AlSi、AlSiCu等の単層構造からなり、スパッタリング又は蒸着によって積層形成されている。本実施形態では、ゲート配線15は、いわゆるゲートフィンガー電極であり、複数列のゲート配線15が、所定の間隔を空けて、それぞれフィールド酸化膜12、ゲート電極13及び層間絶縁膜14からなる層構造の間に設けられている。<エミッタ電極>複数列のエミッタ電極第二電極16は、それぞれ、第一エミッタ電極層16aと、第二エミッタ電極層16bと、から構成される。第一エミッタ電極層16aは、半導体基板11上の他部、詳細には、フィールド酸化膜12、ゲート電極13及び層間絶縁膜14からなる層構造上に設けられた複数列の導電層であって、ゲート配線15と同様、例えば、Al又はAl系合金AlSi、AlSiCu等の単層構造からなり、スパッタリング又は蒸着によって積層形成されている。すなわち、ゲート配線15及び第一エミッタ電極層16は、交互に配列されている。第二エミッタ電極層16bは、第一エミッタ電極層16a上に設けられた複数列の導電層であって、例えば、Au、Ni、Al、Al系合金AlSi、AlSiCu等の単層構造又はTi/Ni/Auの3層構造からなり、スパッタリング又は蒸着によって積層形成されているか、Niの単層構造又はNi/Auの2層構造からなり、電解めっき又は無電解めっきによって積層形成されている。また、第二エミッタ電極層16bは、平坦な表面を呈する。これら第一エミッタ電極層16a及び第二エミッタ電極層16bは、互いに電気的及び熱的に接続されている。<絶縁部>絶縁部17は、半導体基板11上及びゲート配線15上に設けられた保護層であり、例えば、ポリイミド等の樹脂性材料といった絶縁性材料からなり、例えばスピン塗布法によって積層形成されている。一の絶縁部17は、一のゲート配線15の両側面及び上面を覆っており、ゲート配線15と両側に配列されたエミッタ電極16とを絶縁している。コレクタ電極18は、半導体基板11の他面下面上に設けられた導電層であって、例えば、Al又はAl系合金AlSi、AlSiCu等の単層構造からなり、スパッタリング又は蒸着によって積層形成されている。なお、本発明の特徴はゲート配線15及びエミッタ電極16が形成された側にあるため、コレクタ電極18側の詳細な説明は省略し、図においても薄い層として描画している。<電極板>電極板21,22は、半導体素子10を加圧する加圧板として機能するとともに、圧接型半導体装置1の外部電極として機能する部材である。上部電極板21は、例えばCu、Ni、Au、Sn、Mo等の導電性材料からなる平板状部材であり、半導体素子10の上面、詳細には第二エミッタ電極層16bの表面に圧接される電極板である。上部電極板21は、圧接によって、第二エミッタ電極層16bに電気的及び熱的に接続されている。より詳細には、上部電極板21は、平板部21aと、複数列の凸部21bと、を備える。複数列の凸部21bは、平板部21aの下面から立設されており、複数列のエミッタ電極16と対応している。凸部21bは、その両側面が先細となるテーパ形状すなわち、勾配を有する傾斜面を呈しており、先端部すなわち下面が第二エミッタ電極層16bの上面と当接している。また、平板部21aと絶縁部17とは離隔しており、その隙間は数十μm以上に設定されている。本実施形態において、テーパ形状の傾斜角度θは、45°以上である。また、凸部21bの先端部下面の幅W2は、第二エミッタ電極層16bの上面の幅W1よりも狭い。すなわち、凸部21bの先端部の幅方向両端は、第二エミッタ電極層16bの上面に当接している。そして、第二エミッタ電極層16bの上面の両端それぞれのW1-W2/2が、圧接型半導体装置1の動作前において露出している。また、上部電極板21の熱膨張係数をα、圧接型半導体装置1の動作前の上部電極板21詳細には、凸部21bの温度をT1、圧接型半導体装置1の動作中の上部電極板21詳細には、凸部21bの温度をT2としたとき、圧接型半導体装置1は、W1-W2>αW2T2-T1を満たすように設計されている。かかる式は、第二エミッタ電極層16bが熱膨張せず、上部電極板21のみが動作前の温度T1から動作中の温度T2まで温度上昇して熱膨張するという場合を想定したものである。下部電極板22は、例えばCu、Ni、Au、Sn、Mo等の導電性材料からなる平板状部材であり、その平坦な上面が、半導体素子10の下面、詳細にはコレクタ電極18の表面に圧接される電極板である。下部電極板22は、圧接によって、コレクタ電極18に電気的及び熱的に接続されている。<製造方法>続いて、本発明の実施形態に係る圧接型半導体装置1の製造方法について説明する。まず、半導体基板11の他面下面上にコレクタ電極18を積層形成するとともに、半導体基板11の一面上面上に、フィールド絶縁膜12、ゲート電極13、層間絶縁膜14、ゲート配線15、第一エミッタ電極層16a及び絶縁部17を積層形成する。半導体基板11の一面側に関して、詳細には、半導体基板11上に複数列のフィールド酸化膜12を積層形成した後、フィールド酸化膜12上にゲート電極13を積層形成し、さらにゲート電極13上に層間絶縁膜14を積層形成する。続いて、各層12~14が形成された半導体基板11上に、スパッタリング又は蒸着によってAl又はAl系合金AlSi、AlSiCu等を積層させ、積層したAl又はAl系合金にリソグラフィ処理又はエッチング処理を施すことによって、複数列のゲート配線15及び複数列の第一エミッタ電極層16aを積層形成する。続いて、各層12~14、ゲート配線15及び第一エミッタ電極層16aが形成された半導体基板11上に、ポリイミドからなる絶縁部17を、ゲート配線15及び第一エミッタ電極層16aの間を埋めるとともにゲート配線15の上面を覆うように形成する。ここで、絶縁部17の両端部は、第一エミッタ電極層16a上にも形成されているため、絶縁部17の上面は、第一エミッタ電極層16aの上面よりも高い。続いて、複数列の第一エミッタ電極層16a上に、Au、Ni、Al、Al系合金AlSi、AlSiCu等、Ti/Ni/Au、Ni又はNi/Auからなる第二エミッタ電極層16bを積層形成する。ここで、Au、Ni、Al、Al系合金又はTi/Ni/Auを用いる場合には、第二エミッタ電極層16bは、スパッタリング又は蒸着によって積層形成され、Ni又はNi/Auを用いる場合には、第二エミッタ電極層16bは、電解めっき又は無電解めっきによって積層形成される。第二エミッタ電極層16bは、絶縁部17よりも高く形成される。この段階で、半導体素子10が完成する。続いて、図1に示すように、下部電極板22、半導体素子10、上部電極板21の順に重ねた状態で、図示しない加圧装置によって上下から加圧することによって、圧接型半導体装置1を形成する。この際に、第二エミッタ電極層16bの上面と上部電極板21の凸部21bの先端部下面とが、圧接されるとともに電気的及び熱的に接続され、コレクタ電極18の下面と下部電極板22の上面とが圧接されるとともに電気的及び熱的に接続される。本発明の実施形態に係る圧接型半導体装置1は、上部電極板21の凸部21bによって電極板21の平板部21aと絶縁部16との間隔を大きくすることができるので、圧接によって平板部21aに塑性変形が生じたとしても平板部21aが絶縁部17に接触せず、ゲート配線15とエミッタ電極16との間の短絡を防止することができるともに、凸部21bが平板部21aに近づくにつれて大きくなるので、図1の矢印に示すように、伝熱のルートを大きくすることができ、良好な放熱特性を確保することができる。また、圧接型半導体装置1は、テーパ形状の傾斜角度が45°以上であるので、より良好な放熱特性を確保することができる。また、圧接型半導体装置1は、凸部21bの先端部の幅がエミッタ電極16の上面の幅よりも狭いので、圧接によって凸部21bに塑性変形が生じたとしても、凸部21bがエミッタ電極16からはみ出して絶縁部17に接触することを防止することができる。また、圧接型半導体装置1は、W1-W2>αW2T2-T1を満たすので、圧接型半導体装置1の動作時の発熱によって凸部21bが熱膨張したとしても、凸部21bがエミッタ電極16からはみ出して絶縁部17に接触することを防止することができる。以上、本発明の実施形態について詳細に説明したが、本発明は前記実施形態に限定されず、本発明の要旨を逸脱しない範囲で適宜変更可能である。例えば、ゲート配線15を絶縁部17で覆うとともに、さらにエミッタ電極16で覆う構成に限定されない。また、凸部21bの両側面の一方のみがテーパ形状すなわち、勾配を有する傾斜面を呈する構成であってもよい。"