"基板と、貫通電極と、複数の柱状ヒートシンクとを含む電子部品支持装置であって、前記貫通電極は、前記基板を厚み方向に貫通し、一端が前記基板の一面に設けられた電子部品配置領域内に露出しており、前記柱状ヒートシンクは、前記支持装置の厚み方向に設けられ、前記電子部品配置領域を取り囲んで、その周りに互いに間隔をおいて配置され、それぞれの一端が、前記基板の他面に付着して一体に設けられた放熱層に共通に接続されている、電子部品支持装置。請求項1に記載された電子部品支持装置であって、前記貫通電極及び前記柱状ヒートシンクの少なくとも一方は、nmサイズの炭素原子構造体を含有するナノコンポジット構造を有し、前記基板に設けられたビアを鋳型とする鋳込み成形体でなる、電子部品支持装置。請求項2に記載された電子部品支持装置であって、前記炭素原子構造体は、ダイヤモンド、フラーレンまたはカーボンナノチューブから選択された少なくとも一種を含有する、電子部品支持装置。請求項2に記載された電子部品支持装置であって、前記貫通電極及び前記柱状ヒートシンクの少なくとも一方は、ナノコンポジット結晶構造の金属合金成分を含むナノコンポジット構造でなる、電子部品支持装置。請求項1乃至4の何れかに記載された電子部品支持装置であって、無機支持装置、有機支持装置又は半導体支持装置の少なくとも一種を含む、電子部品支持装置。請求項5に記載された電子部品支持装置であって、前記無機基板及び前記有機基板は、導電性を有しており、前記貫通電極は、前記導電性の無機基板、前記導電性の有機基板及び前記半導体基板に対して、電気絶縁膜または電気絶縁層によって電気絶縁されている、支持装置。支持装置と、電子部品とを含む電子デバイスであって、前記支持装置は、請求項1乃至6の何れかに記載されたものであり、前記電子部品は、前記支持装置の前記電子部品配置領域内に取り付けられている、電子デバイス。本発明の課題は、放熱性に優れ、動作時の発熱によって、接合強度が低下したり、或いは、電気的特性が変動するといった問題を生じにくい信頼性の高い電子部品支持装置及び電子デバイスを提供することである。上述した課題を解決するため、本発明に係る電子部品支持装置は、基板と、貫通電極と、複数の柱状ヒートシンクとを含んでいる。前記貫通電極は、前記基板を厚み方向に貫通し、一端が基板の一面に設けられた電子部品配置領域の面内に露出している。前記柱状ヒートシンクは、基板の厚み方向に設けられ、前記電子部品配置領域を取り囲んで、その周りに互いに間隔をおいて配置され、それぞれの一端が、基板の他面に付着して設けられた放熱層に共通に接続されている。上述したように、本発明に係る基板は、貫通電極を含み、一面に電子部品配置領域を有している。貫通電極は、基板を厚み方向に貫通し、一端が電子部品配置領域の内面に露出している。電子デバイスにあっては、この基板の電子部品配置領域内に電子部品が配置され、電子部品配置領域の内部で、電子部品の一面に設けられた電極が貫通電極の一端に接続される。したがって、電子部品は、フリップチップボンディング方式によって、貫通電極に接続されることになる。基板は、更に、複数の柱状ヒートシンクを含んでいる。柱状ヒートシンクのそれぞれは、基板の厚み方向に設けられ、前記電子部品配置領域を取り囲んで、その周りに互いに間隔をおいて配置され、それぞれの一端が、基板の他面に付着して設けられた放熱層に共通に接続されている。したがって、電子部品配置領域の周りに、柱状ヒートシンク群による単数または複数の筒状の放熱路を形成し、電子部品又は貫通電極に発生した熱を、柱状ヒートシンクによって全周方向から集め、その熱を、基板の厚み方向に伝達し、基板の他面に設けられた放熱層から、基板の面方向に向かって外部に拡散放出することができる。即ち、3次元的放熱経路が構成される。このため、放熱特性が向上する。しかも、この放熱層は、基板の他面に付着されたものであるから、外部放熱器を設ける場合と異なって、柱状ヒートシンクとの間に良好な熱結合構造を確立することができる。また、柱状ヒートシンクを構成する材料の熱抵抗、及び、柱状ヒートシンクの占有率を適切に選ぶことにより、電子部品の動作によって生じた熱を、柱状ヒートシンクによって、基板の外部に効率よく放熱しえる。好ましくは、前記貫通電極及び前記柱状ヒートシンクの少なくとも一方は、nmサイズの炭素原子構造体を含有するナノコンポジット構造を有し、前記支持装置に設けられたビアを鋳型とする鋳込み成形体でなる。本発明において、nmサイズとは1μm以下の範囲をいう。また、ナノコンポジット構造とは、少なくとも2種の組成分が一体となって複合体を構成し、それらの組成分が、nmサイズの微粒子、または、ナノ結晶もしくはナノアモルファスの相となっているものをいう。上述したように、貫通電極及び柱状ヒートシンクの少なくとも一方が、基板に設けられたビアを鋳型とする鋳込み成形体であると、ビアの側壁面に対する密着力が高く、巣、空隙、空洞のない緻密な構造を持ち、電気抵抗の小さな貫通電極、熱伝導性に優れた柱状ヒートシンクを有する支持装置が得られる。ビアの内壁面に凹凸があっても、貫通電極及び柱状ヒートシンクは、その凹凸に倣うように鋳込まれるから、ビアに対する密着強度の高い貫通電極及び柱状ヒートシンクが得られる。しかも、貫通電極及び柱状ヒートシンクが、ビアの内壁面の凹凸に倣うように鋳込まれる結果、貫通電極及び柱状ヒートシンクとビアの内壁面の凹凸が、貫通電極及び柱状ヒートシンクの抜けを阻止するアンカー部として働くので、支持装置に対する貫通電極及び柱状ヒートシンクの接合強度が高くなる。このことは、めっきによって貫通電極を形成する場合と異なって、ビアの内壁面に凹凸精度が要求されず、むしろ、若干の凹凸があった方が好ましい結果になるということを意味する。このため、ビアの形成が容易になる。貫通電極は、複数であるから、支持装置に搭載される電子部品に対して、貫通電極を、正極及び負極として活用することができる。このため、ワイヤボンディング等の電気配線が不要になり、高価なワイヤボンディング装置等に費やされていた生産設備費をカットし、製品コストを低減させることができる。更に、貫通電極及び柱状ヒートシンクの少なくとも一方は、nmサイズのカーボンナノチューブCarbonnanotubeを含有するナノコンポジット構造を有することができる。カーボンナノチューブは、銅の10倍の高熱伝導特性を有する。したがって、放熱特性の極めて優れた柱状ヒートシンクを実現することができる。また、カーボンナノチューブは、電流密度耐性が、109Acm2で、銅の1000倍以上の高電流密度耐性を有する。しかも、カーボンナノチューブ内では、電気良導体の銅との対比において、電子散乱が少ないため、電気抵抗が小さい。したがって、カーボンナノチューブを含有するによれば、銅との対比において、電気抵抗が小さく、大きな電流を流しても、抵抗発熱量を低減することができる。ナノコンポジット構造を有する貫通電極及び柱状ヒートシンクは、nmサイズ効果として、応力が小さくなる。このため、半導体支持装置において、半導体回路の特性劣化が抑制される。また、支持装置に亀裂クラックが入るのを抑制することもできる。貫通電極及び柱状ヒートシンクは、nmサイズのカーボンナノチューブと、ナノコンポジット結晶構造の金属合金成分を含むナノコンポジット構造としてもよい。nmサイズのカーボンナノチューブと、ナノコンポジット結晶構造の金属合金成分を含むナノコンポジット構造の貫通電極は、大きさが、ナノレベルに制限された組織結晶を含むから、その効果として、貫通電極及び柱状ヒートシンクに発生する応力が小さくなる。しかも、ナノコンポジット結晶構造には、縦導体の等軸晶化を促進する働きもある。上述したナノコンポジット結晶構造及びナノコンポジット構造の有する特有の特性により、特に、半導体支持装置において、半導体回路の特性劣化が抑制される。また、支持装置に亀裂クラックが入るのを抑制することもできる。発明において、ナノコンポジット結晶構造とは、基本的には、結晶粒内にナノ粒子を分散粒内ナノコンポジット結晶構造させるか、粒界にナノ粒子を分散粒界ナノコンポジット結晶構造させたものをいう。更に、カーボンナノチューブと有機材料とを混合し、必要であれば、第3成分として、無機粉末を混合又はナノコンポジット結晶構造の金属合金成分を添加して、ペースト化した複合材料で構成してもよい。基板は、セラミック等の無機支持装置、銅張り支持装置等に見られる有機支持装置又は半導体支持装置の少なくとも一種を含むことができる。基板を構成する無機支持装置、有機支持装置が導電性を有する場合、及び、半導体支持装置でなる場合は、貫通電極及び柱状ヒートシンクは、導電性の無機支持装置、導電性の有機支持装置及び半導体支持装置に対して、電気絶縁膜または電気絶縁層によって電気絶縁される。そのような絶縁構造は、貫通孔の鋳型となる孔の内壁面を酸化又は窒化して得られた絶縁膜、孔の内壁面に付着させた絶縁層によって実現することができる。上述した絶縁構造は、孔から微小間隔を隔ててその周りにリング状に設けてもよい。本発明において、電子部品は、能動素子、受動部品またはそれらを組み合わせた複合素子を含み、チップとしての形態をとる。能動素子には、半導体素子を用いた全ての素子が含まれる。代表例として、各種メモリ、各種論理ICまたはアナログ回路素子等を例示することができる。メモリは、記憶保持方式による一般的分類によれば、揮発性メモリ及び不揮発性メモリに大別される。揮発性メモリには、RAMRandomAccessMemory、SRAM、DRAM、FPMDRAM等がある。不揮発性メモリの代表例はROMReadOnlyMemoryであり、更に、マスクROM、フラッシュメモリ、強誘電体メモリ、磁気抵抗メモリMagnetoresistiveRandomAccessMemoryMRAM、PRAMPhasechangeRAM等が含まれる。何れのタイプのメモリも、本発明の電子部品に含まれる。受動部品には、キャパシタ、インダクタもしくは抵抗またはそれらを組み合わせた複合素子が含まれる。更には、TSV技術を適用して、上述した各種素子自体を3次元積層構造としたもの、又は、インターポーザと各種素子と組み合わせて3次元積層構造としたものも含まれる。以上述べたように、本発明によれば、放熱性に優れ、動作時の発熱によって、接合強度が熱的に劣化したり、或いは、電気的特性が変動するといった問題を生じにくい信頼性の高い電子部品支持装置及び電子デバイスを提供することができる。本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。添付図面は、単に、例示に過ぎない。図1及び図2を参照すると、本発明に係る電子デバイスは、電子部品支持装置1と、電子部品6とを含む。電子部品支持装置1は、いわゆるパッケージとなるものであって、基板10と、複数の貫通電極21と、複数の柱状ヒートシンク3とを含み、一面に電子部品配置領域となる凹部11を有している。基板10は、Si基板、絶縁樹脂基板又は絶縁性セラミック基板で構成し得る。基板10は、図示では、4角形状の外形を有するが、その形状は任意である。基板10の凹部11は、貫通電極21を、間隔をおいて囲むように形成されている。貫通電極21は、複数設けられ、それぞれは、凹部11を形成した領域内において、基板10を厚み方向に貫通し、一端が凹部11の内面に露出し、他端が基板10の他面に露出する。貫通電極21は、中身の詰まった中実柱状体であって、角形状、円形状等、任意の断面形状をとることができる。貫通電極21は、基板10を貫通する部分と、基板10の一面にあって、電子部品6と接合される部分との間で、その平面形状を異ならせてもよい。例えば、基板10を貫通する部分の断面形状を、角形状又は円形状等の形状とし、電子部品6と接合される部分を平面積の拡大されたパターンとするなどである。上述したように、本発明に係る電子部品支持装置は、貫通電極21を含み、一面に凹部11となる凹部11を有している。貫通電極21は、基板10を厚み方向に貫通し、一端が凹部11である凹部11の内面に露出している。電子デバイスにあっては、この基板10の凹部11内に電子部品6が配置され、凹部11の内部で、電子部品6の一面に設けられた電極601が貫通電極21の一端に接続される。したがって、電子部品6は、フリップチップボンディング方式によって、貫通電極21に接続されることになる。基板10は、更に、複数の柱状ヒートシンク3を含んでいる。柱状ヒートシンク3のそれぞれは、基板10の厚み方向に設けられ、凹部11を取り囲んで、その周りに互いに間隔をおいて配置され、それぞれの一端が、基板10の他面に付着して設けられた放熱層51に共通に接続されている。したがって、電子部品配置領域となる凹部11の周りに、柱状ヒートシンク3の群による単数または複数の筒状の放熱路を形成し、電子部品6に発生した熱を、柱状ヒートシンク3の群によって全周方向から集め、その熱を、基板10の厚み方向に伝達し、基板10の他面に設けられた放熱体から、基板10の面方向に向かって外部に拡散し、放出することができる。即ち、3次元的放熱経路が構成される。このため、放熱特性が向上する。しかも、この放熱層51は、基板10に付着されたものであるから、外部放熱器を設ける場合と異なって、柱状ヒートシンク3との間に良好な熱結合構造を確立することができる。貫通電極21及び柱状ヒートシンク3の少なくとも一方は、支持装置に設けられたビア30を鋳型とする鋳込み成形体である。この構成によれば、ビア30の側壁面に対する密着力が高く、巣、空隙、空洞のない緻密な構造を持ち、電気抵抗の小さな貫通電極21、熱伝導性に優れた柱状ヒートシンク3を有する支持装置が得られる。ビア30の内壁面に凹凸があっても、貫通電極21及び柱状ヒートシンク3は、その凹凸に倣うように鋳込まれるから、ビア30に対する密着強度の高い貫通電極21及び柱状ヒートシンク3が得られる。しかも、貫通電極21及び柱状ヒートシンク3が、ビア30の内壁面の凹凸に倣うように鋳込まれる結果、貫通電極21及び柱状ヒートシンク3と、ビア30の内壁面の凹凸が、貫通電極21及び柱状ヒートシンク3の抜けを阻止するアンカー部として働くので、基板10に対する貫通電極21及び柱状ヒートシンク3の接合強度が高くなる。このことは、めっきによって貫通電極21を形成する場合と異なって、ビア30の内壁面に凹凸精度が要求されず、むしろ、若干の凹凸があった方が好ましい結果になるということを意味する。このため、ビア30の形成が容易になる。貫通電極21は、複数であるから、基板10に搭載される電子部品6に対して、貫通電極21を、正極及び負極として活用することができる。このため、ワイヤボンディング等の電気配線が不要になり、高価なワイヤボンディング装置等に費やされていた生産設備費をカットし、製品コストを低減させることができる。好ましくは、貫通電極21及び柱状ヒートシンク3の少なくとも一方は、nmサイズの炭素原子構造体を含有するナノコンポジット構造を有し、基板10に設けられたビア30を鋳型とする鋳込み成形体でなる。この実施例では、貫通電極21及び柱状ヒートシンク3の両者が、そのような特徴を有するものとして説明する。上記炭素原子構造体は、ダイヤモンド、フラーレンまたはカーボンナノチューブから選択された少なくとも一種を含有するものである。ここでは、カーボンナノチューブを用いた場合を例にとって説明する。周知のように、カーボンナノチューブは、炭素によって作られる六員環ネットワークグラフェンシートが単層あるいは多層の同軸管状になった物質である。単層のシングルウォールナノチューブ、多層のマルチウォールナノチューブの何れを用いてもよい。カーボンナノチューブは、銅の10倍もの高熱伝導特性を有し、極めて高い放熱特性が得られるから、放熱特性に優れた柱状ヒートシンク3を構成することができる。これにより、電子部品6に対する許容電流値を増大させ、その出力を増大させながら、電子部品6の異常発熱、熱暴走等を回避することができる。また、カーボンナノチューブは、電流密度耐性が、109Acm2で、銅の1000倍以上の高電流密度耐性を有する。しかも、カーボンナノチューブ内では、電気良導体である銅との対比において、電子散乱が少ないため、電気抵抗が小さい。したがって、nmサイズのカーボンナノチューブを含有する貫通電極21によれば、銅との対比において、電気抵抗が小さく、大きな電流を流しても、抵抗発熱量を低減することができる。カーボンナノチューブは、数nmの直径であり、本発明では、これを、500nm以下、好ましくは、200nm~300nmの長さに切断して用いる。貫通電極21及び柱状ヒートシンク3は、カーボンナノチューブ自体によって構成してもよいし、カーボンナノチューブと、ナノコンポジット結晶構造の金属合金成分を含む複合材料によって構成してもよい。nmサイズのカーボンナノチューブ及びナノコンポジット結晶構造の金属合金成分を含むナノコンポジット構造の貫通電極21及び柱状ヒートシンク3は、大きさが、ナノレベルに制限された組織、結晶を含むから、その効果として、貫通電極21及び柱状ヒートシンク3に発生する応力が小さくなる。しかも、ナノコンポジット結晶構造には、等軸晶化を促進する働きがある。上述したナノコンポジット構造及びナノコンポジット結晶構造の有する特有の特性により、特に、半導体支持装置において、半導体回路の特性劣化が抑制される。また、基板10に亀裂クラックが入るのを抑制することもできる。貫通電極21において、ナノコンポジット結晶構造の金属合金成分としては、Bi、In、Sn及びCuを例示することができる。特に、Biを含有させると、Biの持つ凝固時の体積膨張特性により、ビア30の内部で、空洞や空隙を生じることのない緻密な貫通電極21を形成することができる。もっとも、Bi等を含有させると、電気抵抗が増大する傾向にあるので、要求される電気抵抗値を満たす限度で、Biを使用することが好ましい。柱状ヒートシンク3を構成するナノコンポジット結晶構造材料の具体例としては、限定するものではないが、Al、Au、Cu、Ag、Sn等を例示することができる。もっとも、柱状ヒートシンク3は、熱抵抗ができるだけ小さいこと好ましいから、材料及び組成比等は、そのような視点から選定する必要がある。図示実施例では、柱状ヒートシンク3は、中身の詰まった柱状体であって、断面円形状であるが、角形状であってもよい。貫通電極21及び柱状ヒートシンク3を形成する技術として、ビア30の側面にメッキを施した上で、サーマルビア30を形成するとすれば、連続しためっき膜を形成ためには、ビア30の内壁面を、凹凸の極めて小さい平滑な面にしなければならず、ビア30形成工程に長時間を費やさなければならなくなる。しかも、ビア30のアスペクト比が高くなれば、めっきのための下地膜を連続する均質な膜として形成することが、極めて困難になる。これに対して、柱状ヒートシンク3を、基板10に設けられたビア30を鋳型とする鋳込み成形体として構成する本発明では、ビア30の内壁面側壁面が凹凸面となっていても、柱状ヒートシンク3は、鋳込みの過程で、その凹凸面を倣うように充填されてゆく。したがって、巣、空隙、空洞のない緻密な構造を持ち、ビア30の側壁面に密着した構造の柱状ヒートシンク3が得られる。よって、熱伝導性及び放熱特性に優れた柱状ヒートシンク3が実現される。しかも、ビア30の内壁面の凹凸が一種のアンカー効果を生じるので、柱状ヒートシンク3がビア30から浮き上がったり、あるは浮動したりすることなく、ビア30の内部に確実に固定される。これは、裏返せば、従来技術との対比において、ビア30の形成に当たって、その内壁面の平面度に気を使わずに済み、却って、ビア30をある程度ラフに形成した方がよい結果を生むということでもある。また、上述したナノコンポジット結晶構造の有する特有の特性により、基板10に形成された半導体回路の特性劣化が抑制される。また、基板10に亀裂クラックが入るのを抑制することもできる。貫通電極21及び柱状ヒートシンク3を支持する基板10は、セラミック等の無機支持装置、銅張り支持装置等に見られる有機支持装置又は半導体支持装置の少なくとも一種を含むことができる。用い得る半導体支持装置には、特に制限はない。Si基板シリコン基板、SiC基板等を用いることができる。基板10が導電性を有する場合、及び、基板10が上述したような半導体基板でなる場合は、貫通電極21及び柱状ヒートシンク3は、導電性の無機基板、導電性の有機基板及び半導体基板に対して、電気絶縁膜または電気絶縁層によって電気絶縁される。そのような絶縁構造は、貫通電極21及び柱状ヒートシンク3の鋳型となるビア30の内壁面を酸化又は窒化して得られた絶縁膜、または、ビア30の内壁面に付着させた絶縁層によって実現することができる。上述した絶縁層は、ビア30から微小間隔を隔ててその周りにリング状に設けてもよい。電子部品6は、例えば、半導体チップ等の能動素子、又は、コンデンサ、インダクタ等の受動部品もしくはそれらの複合素子である。電子部品6は、半導体素子と受動部品とを併せ持つものであってもよいし、メモリ素子、論理回路素子またはアナログ回路素子であってもよい。これらの素子の単層であってもよいし、積層されたものであってもよい。図に示す電子部品6は、取り付け面となる一面に、複数の電極601を有するフリップチップの形態を有し、基板10の凹部11内に配置され、電極601のそれぞれが、貫通電極21の一端に接合されている。電極601と貫通電極21との接合にあたっては、両者の接合界面に接合膜を介在させる。接合膜は、Sn、In、Bi、Ga又はSbの群から選択された少なくても1種の低融点金属成分と、Cr、Ag、Cu、Au、Pt、Pd、Ni、Ni-P合金、Ni-B合金の群から選択された少なくとも1種を含む高融点金属材料からなる。低融点金属は、電極601及び貫通電極21と反応して、金属間化合物を形成して消費され、接合後は融点が大幅に上昇する。電子部品6は、基板10の一面に形成された凹部11の内部に収納されている。図1、図2の実施例では、電子部品6は、凹部11に対して、微小なクリアランスを有して、嵌めこまれている。この構造によれば、基板10に対する電子部品6の位置決め配置を、容易、かつ、確実に実行することができる。次に、図3を参照して説明する。図3において、図1及び図2に現れた構成部分と対応する部分については、同一又は関連性ある参照符号を付してある。電子部品6は、TSV技術を適用した3次元積層構造であって、例えば、LSI等の論理素子61と、DRAM等のメモリ素子63とを、インターポーザ62を介して積層し、接合した構造となっている。このような電子デバイスは、情報処理システムの基本要素として用いられる。より具体的には、例えば、モバイル、携帯電話機、デジタル家電、サーバ等における画像処理システムの構成要素として用いることができる。その他にも、イメージセンサモジュールとしての適用例も考えられる。論理素子61は、所謂ロジックICであって、一面に設けた電極611を、基板10に設けられた貫通電極21の一端に接合してある。論理素子61は、チップ状であって、その内部にLSIなどの半導体論理回路を有しており、電極611は、この半導体論理回路に接続されている。論理素子61は、内蔵された半導体論理回路を、TSV技術の適用によって、電極611,612に導く3次元積層構造を採用することができる。インターポーザ62は、間隔をおいて配置された複数の貫通電極621を有しており、貫通電極621の一端を、論理素子61のもう一つの電極612に接続し、貫通電極621の他端をメモリ素子63の電極631に接続してある。インターポーザ62は、Si基板10、樹脂支持装置又はセラミック支持装置に、貫通電極21と同様の組成、製造方法を適用し、貫通電極621を形成することによって得られる。メモリ素子63は、内蔵されたメモリセルが電極631に接続されている。メモリ素子63においても、論理素子61と同様に、TSV技術の適用によって、メモリセルを電極631に導く3次元配置を採用することができる。もっとも、電子部品6を構成する素子61~63の積層数、種類、その電極配置等は、適用される電子部品6によって、さまざまに変化するもので、図3は、3次元積層構造の一例を概念的に示すものに過ぎない。図3に示す電子デバイスの場合も、基本的には、図1及び図2に示した電子デバイスと同様の作用効果を奏する。ただ、図3の電子デバイスでは、3次元積層構造を採ることにより、高密度化、高性能化、高速化、小型化、薄型化、軽量化が図られているから、動作によって発生する熱を、いかにして放熱するかが、更に重要な課題となる。その手段として、図3に示す実施例では、基板10の厚み方向に柱状ヒートシンク3が設けられている。したがって、電子部品6の動作によって生じた熱を、柱状ヒートシンク3によって、基板10の外部に放熱し、蓄熱による異常発熱を回避し、基板10の貫通電極21と論理素子61の電極611との接合強度、電極612とインターポーザ62の貫通電極621との接合強度、及び、貫通電極621とメモリ素子63の電極631との接合強度を保存し、電気的接続の信頼性を維持することができる。また、発熱による論理素子61及びメモリ素子63の電気的特性の変動を回避することができる。基板10は、一面に凹部11を有しており、その内部に3次元積層構造を有する電子部品6が収納されている。柱状ヒートシンク3のそれぞれは、凹部11の周囲において、凹部11を取り囲むように配置され、基板10の厚み方向に貫通し、互いに微小間隔を隔てて多数配置され、それぞれの一端が、放熱層51に共通に接続されている。したがって、凹部11の内部に収納された電子部品6を、その全周から、柱状ヒートシンク3によって立体的に取り囲む放熱路が形成され、それを放熱層51に伝達することになるから、電子部品6に発生した熱を、3次元的に集熱し、効率よく放熱することができる。論理素子61及びメモリ素子63の動作によって生じた熱を、柱状ヒートシンク3によって、基板10の外部に効率よく放熱し、異常発熱を回避することができる。以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種種の変形態様を採り得ることは自明である。"