"半導体基板の主面の上方に形成され、金属よりなる前記第1の配線の上面に、第1の拡散防止膜と、第1の層間絶縁膜と、を順次形成する工程と、異方性ドライエッチングにより、前記第1の層間絶縁膜をエッチングすることで、前記第1の拡散防止膜に到達しない深さとされた第1のホールを形成する工程と、前記第1の層間絶縁膜よりも前記第1の拡散防止膜がエッチングされにくい条件を用いた異方性ドライエッチングにより、前記第1のホールの下方に残存する前記第1の層間絶縁膜を選択的に除去することで、前記第1のホールよりも深さが深く、かつ底面により前記第1の拡散防止膜を露出させる第2のホールを形成する工程と、前記第2のホールを形成後、前記第1の層間絶縁膜上に、前記第2のホールを埋め込むように、前記第1の層間絶縁膜よりもエッチング速度の速い第2の層間絶縁膜を形成する工程と、異方性ドライエッチングにより、前記第1の層間絶縁膜の上面が露出するまで、前記第2の層間絶縁膜をエッチングすることで、前記第2のホールと一体とされた配線形成用溝を形成する工程と、前記配線形成用溝を形成後、異方性ドライエッチングにより、前記第2のホール内に残存する前記第2の層間絶縁膜を選択的に除去する工程と、異方性ドライエッチングにより、前記第2のホールの下方に位置する第1の拡散防止膜を選択的に除去することで、前記第2のホールよりも深さが深く、かつ前記第1の配線の上面を露出するコンタクトホールを形成する工程と、前記配線形成用溝及び前記コンタクトホールを金属膜で埋め込むことで、前記第1の配線と接続されたコンタクトプラグ、及び該コンタクトプラグと一体とされた第2の配線を同時に形成する工程と、を含むことを特徴とする半導体装置の製造方法。前記第2の層間絶縁膜は、前記第1の層間絶縁膜の第1の膜応力よりも前記第2の層間絶縁膜の第2の膜応力が大きくなるように形成することを特徴とする請求項1記載の半導体装置の製造方法。前記第1の層間絶縁膜の厚さは、前記コンタクトホールの開口幅の2倍以下であることを特徴とする請求項1または2記載の半導体装置の製造方法。前記第1の層間絶縁膜としてLow-K膜を形成し、前記第2の層間絶縁膜を形成する前に、前記第1の層間絶縁膜上に、該第1の層間絶縁膜を保護する第1の保護膜を形成する工程を設け、前記第1のホールは、前記第1の層間絶縁膜及び前記第1の保護膜をエッチングすることで形成することを特徴とする請求項1ないし3のうち、いずれか1項記載の半導体装置の製造方法。前記第1のホールを形成する際の異方性ドライエッチングは、前記第1の保護膜を選択的にエッチングする条件で、前記第1の層間絶縁膜の上面が露出するまで前記第1の保護膜をエッチングする第1のステップと、前記第1の層間絶縁膜の前記第1の拡散防止膜に対するエッチング選択比の低い条件で、前記第1の層間絶縁膜をエッチングする第2のステップと、を有することを特徴とする請求項4記載の半導体装置の製造方法。前記第2のホール内に残存する前記第2の層間絶縁膜を選択的に除去する際、前記配線形成用溝により露出された前記第1の保護膜を選択的に除去することを特徴とする請求項4または5記載の半導体装置の製造方法。前記Low-K膜として、炭化シリコン酸化膜を形成することを特徴とする請求項4まないし6のうち、いずれか1項記載の半導体装置の製造方法。前記第1の拡散防止膜として、シリコン炭窒化膜を形成することを特徴とする請求項1ないし7のうち、いずれか1項記載の半導体装置の製造方法。前記第1の保護膜として、シリコン酸化膜を形成することを特徴とする請求項4ないし8のうち、いずれか1項記載の半導体装置の製造方法。前記第2の層間絶縁膜としてLow-K膜を形成し、前記配線形成用溝を形成する前に、前記第2の層間絶縁膜上に、該第2の層間絶縁膜を保護する第2の保護膜を形成する工程を設け、前記配線形成用溝は、前記第2の層間絶縁膜及び前記第2の保護膜をエッチングすることで形成することを特徴とする請求項1ないし9のうち、いずれか1項記載の半導体装置の製造方法。前記Low-K膜として、炭化シリコン酸化膜を形成することを特徴とする請求項10項記載の半導体装置の製造方法。前記第2の保護膜として、シリコン酸化膜を形成することを特徴とする請求項10または11項記載の半導体装置の製造方法。前記配線形成用溝は、フォトレジストマスクを介した異方性エッチングにより形成し、前記フォトレジストマスクは、前記コンタクトホールを形成後に、プラズマアッシングにより除去することを特徴とする請求項1ないし12のうち、いずれか1項記載の半導体装置の製造方法。前記プラズマアッシング後で、かつ前記コンタクトプラグ及び前記第2の配線を形成する前に、前記コンタクトホールにより露出された前記第1の配線の上面を洗浄する工程を有することを特徴とする請求項13記載の半導体装置の製造方法。前記第1の配線として、銅配線を形成することを特徴とする請求項1ないし14のうち、いずれか1項記載の半導体装置の製造方法。前記第1の配線の上面を洗浄後で、かつ前記コンタクトプラグ及び前記第2の配線を形成する前に、前記配線形成用溝及び前記コンタクトホールの内面を覆うバリア膜を形成する工程と、前記バリア膜の表面を覆うシード膜を形成する工程と、を有することを特徴とする請求項14または15記載の半導体装置の製造方法。前記配線形成用溝及び前記コンタクトホールを埋め込む前記金属膜は、前記シード膜を給電層とする電解メッキ法により形成することを特徴とする請求項16記載の半導体装置の製造方法。前記バリア膜として、タンタル膜を形成し、前記シード膜として、銅膜を形成することを特徴とする請求項16または17記載の半導体装置の製造方法。前記配線形成用溝及び前記コンタクトホールを埋め込む前記金属膜として、銅膜を形成することを特徴とする請求項1ないし18のうち、いずれか1項記載の半導体装置の製造方法。図10~図16は、従来のビアファースト方式のデュアルダマシン法を用いた配線及びコンタクトプラグの製造工程を示す断面図である。図17は、従来のビアファースト方式のデュアルダマシン法を用いたときの問題点を説明するための断面図である。ところで、本発明者は、上記説明した従来のビアファースト方式のデュアルダマシン法従来の半導体装置の製造方法では以下のような問題点があることを見出した。ここで、始めに、図10~図15を参照して、従来のビアファースト方式のデュアルダマシン法を用いた配線及びコンタクトプラグの製造方法について説明し、その後、図16を参照して、従来のビアファースト方式のデュアルダマシン法を用いたときの問題点について説明する。図10に示す工程では、半導体基板201上に層間絶縁膜202を形成する。次いで、層間絶縁膜202の上面202aに、拡散防止膜203と、層間絶縁膜204と、保護膜205と、を順次形成する。具体的には、拡散防止膜203として、厚さが30nm程度のシリコン炭窒化膜を形成する。次いで、層間絶縁膜204として、厚さが110nm程度の炭化シリコン酸化膜を形成し、その後、保護膜205として、厚さ50nm程度のシリコン酸化膜を形成する。次いで、シングルダマシン法により、拡散防止膜203、層間絶縁膜204、及び保護膜205に、銅Cuよりなる第1の配線206を形成する。これにより、第1の配線206の上面206aは、保護膜205の上面205aに対して略面一となる。次いで、保護膜205の上面205a、及び第1の配線206の上面206aを覆う拡散防止膜207として、厚さ80nm程度のシリコン炭窒化膜を形成する。次いで、拡散防止膜207上に、層間絶縁膜208として厚さ600nmの炭化シリコン酸化膜と、保護膜209として厚さ180nmのシリコン酸化膜と、を順次成膜する。保護膜209は、低誘電率で、かつ機械的強度の弱い炭化シリコン酸化膜が破損することを防止する膜である。次いで、保護膜209上に、フォトリソグラフィ技術により、コンタクトホールの形成領域に対応する保護膜209の上面209aを露出する開口部212Aを有した第1のレジストマスク212を形成する。次いで、図11に示す工程では、第1のレジストマスク212をマスクとするドライエッチングにより、層間絶縁膜208及び保護膜209をエッチングすることで、拡散防止膜207を露出する底面213aを有し、かつ第1の配線206に到達しない深さとされたホール213図14に示すコンタクトホール222の一部となるホールを形成する。このように、ホール213の底面213aに拡散防止膜207を残存させることで、半導体装置の製造時に、銅Cuよりなる第1の配線206の上面205Aが酸化することを防止できる。このとき、ホール213の直径L1を180nm、拡散防止膜207のエッチングされた厚さM1エッチング量を30nm、ホール213の下方に残存する拡散防止膜207の厚さM2残膜を50nmとする。次いで、図12に示す工程では、アッシングガスとして酸素を用いたプラズマアッシングにより、図11に示す第1のレジストマスク212を除去する。次いで、スピンナ法により、ホール213を埋め込むように、厚さ560nm程度のBARCを形成する。その後、ホール213内にBARCが残存するように、エッチバックを行なうことで、保護膜209上に形成されたBARCを除去する。これにより、ホール213内に、BARCよりなる埋め込み絶縁膜215が形成される。また、保護膜209上に形成されたBARCを完全に除去するために、上記エッチバックの処理時間は長めに行なう。これにより、埋め込み絶縁膜215上にリセス216が形成される。リセス量N1は、50nm程度とする。次いで、保護膜209上に、フォトリソグラフィ技術により、埋め込み絶縁膜215の上面を露出する溝状の開口部218Aを有した第2のレジストマスク218を形成する。次いで、図13に示す工程では、第2のレジストマスク218をマスクとするドライエッチングにより、層間絶縁膜208及び保護膜209をエッチングすることで、ホール213と一体とされた配線形成用溝221を形成する。配線形成用溝221は、幅L2が200nm、深さP1が430nmとなるように形成する。これにより、配線形成用溝221のうち、層間絶縁膜208に形成された部分の深さP2は、250nmとなる。また、図13に示す工程で行なうドライエッチングでは、層間絶縁膜208に対する埋め込み絶縁膜215のエッチング選択比が1.2~1.4程度であるので、層間絶縁膜208よりも埋め込み絶縁膜215のエッチングは速く進む。これにより、該ドライエッチング後において、保護膜209の上面を基準としたときの埋め込み絶縁膜215の上面215aまでの深さP3は、580nm程度となる。つまり、配線形成用溝221の底面221aの下方に、埋め込み絶縁膜215の上面215aが配置される。よって、埋め込み絶縁膜215の上面215aの上方に段差が生じるが、埋め込み絶縁膜215の機能は、拡散防止膜207のエッチング防止であるので上記段差が存在しても問題にはならない。次いで、図14に示す工程では、ドライエッチングにより、図13に示すホール213に残存する埋め込み絶縁膜215、及びホール213と第1の配線206との間に残存する拡散防止膜207を除去することで、配線形成用溝221と一体とされ、かつ第1の配線206の上面206aを露出するコンタクトホール222を形成する。このとき、コンタクトホール222の深さP4は、280nmとなる。このドライエッチングは、絶縁膜をエッチングする条件で行なうので、銅Cuよりなる第1の配線206はエッチングされない。また、第2のレジストマスク218は、ドライエッチング時に除去されるので、保護膜209も多少エッチングされる。よって、配線形成用溝221の深さP5は、500nmとなる。次いで、コンタクトホール222に露出された第1の配線206の上面206aを洗浄する。次いで、図15に示す工程では、配線形成用溝221及びコンタクトホール222の内面を被覆するように、スパッタリング法により、バリア膜224として厚さが20nm程度のタンタル膜と、シード膜225として厚さが50nm程度の銅膜Cu膜と、を順次成膜する。次いで、シード膜225を給電層とする電解メッキ法により、シード膜225の表面に、配線形成用溝221及びコンタクトホール222を埋め込む厚さ620nm程度とされた銅膜Cu膜227を形成する。その後、CMPChemicalMechanicalPolishing法により、保護膜209の上面よりも上方に形成された余剰なバリア膜224、シード膜225、及び銅膜227を研磨除去する。これにより、コンタクトプラグ228と、コンタクトプラグ228を介して、第1の配線206と電気的に接続された第2の配線229と、が同時に形成される。ところで、図12に示す工程において、図11に示す第1のレジストマスク212を除去するためにプラズマアッシング処理を行うが、ホール213の底面213aの下方に残存する拡散防止膜207の膜厚が薄くなると、アッシングガスである酸素によって、拡散防止膜207の下地となっている第1の配線206の上面206aを構成する銅Cuが酸化されてしまう。このように、第1の配線206の上面206aを構成する銅Cuが酸化されると、コンタクトホール222を形成後に行なう第1の配線206の上面206aの洗浄時に溶出する原因となる。第1の配線206の上面206aは、上記洗浄に使用する洗浄液にさらされることになるため、これよりも前の工程では露出による銅Cuの酸化、及び洗浄液による銅Cuの溶出を防止する必要がある。すなわち、図16に示すように、酸化した銅表面が洗浄液にさらされる回数が増加するにつれて、銅Cuの溶出により、第1の配線206に形成される凹部231が拡大して、第1の配線206の断線、或いは第1の配線206の配線抵抗の増大等の問題が生じる。特に、最初に、拡散防止膜207、層間絶縁膜208、及び保護膜209を貫通し、かつ第1の配線206の上面206aを露出するコンタクトホールを形成し、その後、配線形成溝を形成する製造方法の場合、上記問題が顕著となる。本発明者の行った評価実験によれば、上記の問題を回避するためには、図11に示すホール213の底面213aの下方に残存させる拡散防止膜207の厚さM2は、50nm以上となるように設定する必要があるということが分かった。一方、拡散防止膜207となるシリコン炭窒化膜の誘電率は、層間絶縁膜208となるシリコン酸化膜よりも大きいため、拡散防止膜207を厚膜化させた場合、隣接するコンタクトプラグ228間の寄生容量が増加し、高速動作が阻害されるという問題が生じる。そのため、ホール213の底面213aに残存させる拡散防止膜207の厚さM2は、できるだけ薄くすることが好ましく、80nm以下となるように設定する必要がある。また、寄生容量の増加を抑制するために、拡散防止膜207をできるだけ薄膜化した状態で、ホール213の底面213aに拡散防止膜207を均一な膜厚で残存させるように加工するには、ホール213を形成するためのドライエッチングを高精度に制御して実施する必要がある。しかしながら、半導体基板201の全面において、ホール213の底面213aの下方に拡散防止膜207を均一な膜厚で残存させるように、ドライエッチングを高精度に制御することは、ドライエッチングの均一性の観点から非常に困難であった。これは、ビアファースト方式のデュアルダマシン法では、最初に、膜厚の厚い層間絶縁膜208に、第1配線206の上面206a近傍に到達する深さとされたホール213を形成する必要があるため、ホール213を形成するためのエッチング時間が長くなり、それに伴いエッチング量のばらつきが増加し、半導体基板201の面内均一性が悪くなることに起因する。また、エッチング量のばらつきを大きくする要因の1つとして、近年の半導体装置の微細化の進展によるコンタクトホール222のアスペクト比の増大が挙げられる。また、ホール213を形成するためのドライエッチングの面内均一性の不良は、残存する拡散防止膜207の膜厚ばらつきとなるため、最終的に、半導体基板201の面内において拡散防止膜207が完全に除去されない部分が発生し、第1の配線206とコンタクトプラグ228との間のコンタクト抵抗が上昇してしまうと言う問題があった。このため、従来のビアファースト方式のデュアルダマシン法を用いて、微細化された半導体装置を製造する場合、半導体装置の製造歩留まりの低下が起き易かった。本発明の一観点によれば、半導体基板の主面の上方に形成され、金属よりなる前記第1の配線の上面に、第1の拡散防止膜と、第1の層間絶縁膜と、を順次形成する工程と、異方性ドライエッチングにより、前記第1の層間絶縁膜をエッチングすることで、前記第1の拡散防止膜に到達しない深さとされた第1のホールを形成する工程と、前記第1の層間絶縁膜よりも前記第1の拡散防止膜がエッチングされにくい条件を用いた異方性ドライエッチングにより、前記第1のホールの下方に残存する前記第1の層間絶縁膜を選択的に除去することで、前記第1のホールよりも深さが深く、かつ底面により前記第1の拡散防止膜を露出させる第2のホールを形成する工程と、前記第2のホールを形成後、前記第1の層間絶縁膜上に、前記第2のホールを埋め込むように、前記第1の層間絶縁膜よりもエッチング速度の速い第2の層間絶縁膜を形成する工程と、異方性ドライエッチングにより、前記第1の層間絶縁膜の上面が露出するまで、前記第2の層間絶縁膜をエッチングすることで、前記第2のホールと一体とされた配線形成用溝を形成する工程と、前記配線形成用溝を形成後、異方性ドライエッチングにより、前記第2のホール内に残存する前記第2の層間絶縁膜を選択的に除去する工程と、異方性ドライエッチングにより、前記第2のホールの下方に位置する第1の拡散防止膜を選択的に除去することで、前記第2のホールよりも深さが深く、かつ前記第1の配線の上面を露出するコンタクトホールを形成する工程と、前記配線形成用溝及び前記コンタクトホールを金属膜で埋め込むことで、前記第1の配線と接続されたコンタクトプラグ、及び該コンタクトプラグと一体とされた第2の配線を同時に形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。本発明の半導体装置の製造方法によれば、金属よりなる第1の配線の上面に、積層された第1の拡散防止膜及び第1の層間絶縁膜のうち、第1の層間絶縁膜を異方性ドライエッチングすることで、第1の拡散防止膜に到達しない深さとされた第1のホールコンタクトホールの一部を形成し、次いで、第1の層間絶縁膜よりも第1の拡散防止膜がエッチングされにくい条件を用いた異方性ドライエッチングにより、第1のホールの下方に残存する第1の層間絶縁膜を選択的に除去して、第1のホールよりも深さが深く、かつ底面により第1の拡散防止膜を露出させる第2のホールコンタクトホールの一部を形成することにより、積層された第1の層間絶縁膜コンタクトホールが形成される部分及び第2の層間絶縁膜配線形成用溝が形成される部分をエッチングしてホールこの一部がコンタクトホールとなるを形成する従来の製造方法と比較して、コンタクトホールの一部となる第1及び第2のホールを形成するために必要なエッチング量が少なくなるので、半導体基板の面内における第1及び第2のホール形成時のエッチングばらつきを小さくすることが可能となる。また、第1のホール形成後、第1の拡散防止膜がエッチングされにくい条件を用いて第1のホールの底面に残存する第1の層間絶縁膜を除去して第2のホールを形成することにより、第2のホールの底面の下方に十分な厚さの第1の拡散防止膜を残存させることが可能となる。つまり、半導体基板の面内において、第2のホールの底面の下方に、均一、かつ十分な厚さとされた第1の拡散防止膜を残存させることが可能となる。また、第2のホールを形成後、第1の層間絶縁膜上に、第2のホールを埋め込むように、第1の層間絶縁膜よりもエッチング速度の速い第2の層間絶縁膜を形成し、次いで、第1の層間絶縁膜の上面が露出するまで、第2の層間絶縁膜を異方性エッチングすることで、第2のホールと一体とされた配線形成用溝を形成し、次いで、異方性ドライエッチングにより、第2のホール内に残存する第2の層間絶縁膜を選択的に除去し、次いで、異方性ドライエッチングにより、第2のホールの下方に位置する第1の拡散防止膜を選択的に除去することで、第2のホールよりも深さが深く、かつ第1の配線の上面を露出するコンタクトホールを形成することにより、第2のホールの下方に位置する第1の拡散防止膜を選択的に除去する工程の直前の工程まで第2のホールの底面の下方には、均一で、かつ十分な厚さとされた第1の拡散防止膜が残存しているため、例えば、フォトレジストマスクを除去するプラズマアッシングにより、第1の配線の上面が酸化されることを抑制可能となる。また、第1のホールを形成する工程からコンタクトプラグ及び第2の配線を形成する前までの工程において、第1の配線の上面が露出する回数を1回だけにすることが可能となるので、第1の配線の上部の酸化を抑制可能となる。これにより、コンタクトホールを形成後、第1の配線の上面を洗浄した際、第1の配線の上部を構成するが溶出して、第1の配線の上部に凹部が形成されることを抑制可能となる。よって、半導体装置を微細化した場合でも、コンタクトプラグと第1の配線との間のコンタクト抵抗の上昇を抑制可能となるので、半導体装置の歩留まりを向上させることができる。以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。実施の形態図1~図9は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図である。図1~図9を参照して、本発明の実施の形態に係る半導体装置10図9参照の製造方法について説明する。始めに、図1に示す工程では、半導体基板11の主面11aに、素子分離領域図示せず、MOSトランジスタ図示せず、層間絶縁膜12、コンタクトプラグ図示せず、及び配線図示せずを有する素子層13を形成する。具体的には、半導体基板11としてシリコン基板シリコンウェハを準備し、半導体基板11に活性領域図示せずを区画する素子分離領域図示せず、素子層13の構成要素のうちの1つを形成する。該素子分離領域は、例えば、STIShallowTrenchIsolation法により形成する。該素子分離領域を構成する絶縁膜としては、例えば、シリコン酸化膜SiO2膜と、シリコン窒化膜Si3N4膜と、を積層した積層膜を用いることができる。次いで、活性領域図示せずに、周知の手法により、MOSMetalOxideSemiconductorトランジスタ図示せずを形成する。MOSトランジスタ図示せずは、図示していないゲート絶縁膜、ゲート電極、及び第1及び第2の不純物拡散領域を有した構成とされている。ゲート絶縁膜図示せずとしては、例えば、シリコン酸化膜SiO2膜を用いることができる。ゲート電極図示せずは、導電膜例えば、ポリシリコン膜Poly-Si膜やタングステン膜W膜等をパターニングすることで形成する。第1及び第2の不純物拡散領域図示せずは、活性領域に半導体基板11とは異なる導電型の不純物例えば、半導体基板11がp型シリコン基板の場合、n型不純物をイオン注入することで同時に形成する。上記MOSトランジスタとしては、ゲート電極図示せずの少なくとも一部が半導体基板11に埋め込まれた埋め込み型MOSトランジスタを形成してもよいし、或いはプレーナ型MOSトランジスタを形成してもよい。層間絶縁膜12は、図示していないMOSトランジスタを覆うように形成する。具体的には、層間絶縁膜12となるシリコン酸化膜SiO2膜を成膜することで形成する。層間絶縁膜12は、シリコン酸化膜SiO2膜を積層させることで形成してもよい。コンタクトプラグ及び配線共に図示せずは、層間絶縁膜12に内設されるように、層間絶縁膜12に形成する。これにより、素子層13が形成される。素子層13の上面13aは、層間絶縁膜12の上面12aでもある。コンタクトプラグ及び配線共に図示せずは、図示していないMOSトランジスタ具体的には、第1及び第2の不純物拡散領域共に図示せずと電気的に接続されている。これらコンタクトプラグ及び配線図示せずは、図1に示す第1の配線25と電気的に接続されている。これにより、図示していないMOSトランジスタは、第1の配線25と電気的に接続されている。次いで、素子層13の上面13a層間絶縁膜12の上面12aに、拡散防止膜15と、層間絶縁膜16と、保護膜17と、を順次形成する。具体的には、PE-CVDPlasmaEnhanced-ChemicalVaporDeposition法により、拡散防止膜15として厚さ30nm程度のシリコン炭窒化膜を形成する。次いで、PE-CVD法により、層間絶縁膜16として、Low-k膜低誘電率膜である炭化シリコン酸化膜を形成する。該炭化シリコン酸化膜の厚さは、110nm程度とする。次いで、PE-CVD法により、保護膜17として、厚さが50nm程度とされたシリコン酸化膜を形成する。次いで、フォトリソグラフィ技術及びドライエッチング技術により、積層された拡散防止膜15、層間絶縁膜16、及び保護膜17を貫通し、かつ素子層13に形成された図示していないコンタクトプラグ図示していないMOSトランジスタと電気的に接続されたコンタクトプラグの上面を露出する溝19を形成する。次いで、スパッタリング法により、溝19の内面を覆うバリア膜21を成膜する。具体的には、バリア膜21として、タンタル膜Ta膜を成膜する。このとき、バリア膜21は、保護膜17の上面17aにも成膜される。次いで、スパッタリング法により、バリア膜21の表面を覆うシード膜22を成膜する。具体的には、シード膜22として、銅膜Cu膜を成膜する。これにより、溝19の内面に、バリア膜21を介して、シード膜22が成膜される。次いで、シード膜17を給電層とする電解メッキ法により、溝19を埋め込む厚さとされた銅膜Cu膜24を形成する。次いで、CMPChemicalMechanicalPolishing法により、保護膜17の上面17aよりも上方に形成された余剰なバリア膜21、シード膜22、及び銅膜Cu膜24を研磨して除去することで、保護膜17の上面17aを露出させると共に、溝19内にバリア膜21、シード膜22、及び銅膜Cu膜24を残存させる。これにより、溝19内に、銅膜Cu膜24よりなり、上面25aが保護膜17の上面17aに対して略面一とされた第1の配線25が形成される。つまり、シングルダマシン法により、第1の配線25を形成する。次いで、図2に示す工程では、保護膜17の上面17a及び第1の配線25の上面25aに、第1の拡散防止膜27と、第1の膜応力を有した第1の層間絶縁膜28と、第1の保護膜29と、を順次形成する。具体的には、PE-CVD法により、第1の拡散防止膜27として、厚さ80nm程度のシリコン炭窒化膜を形成する。第1の拡散防止膜27は、寄生容量の許容範囲内で最大の膜厚本実施の形態では80nmに設定することが好ましい。次いで、PE-CVD法により、第1の層間絶縁膜28として、Low-k膜低誘電率膜である炭化シリコン酸化膜を形成する。このとき、該炭化シリコン酸化膜は、230nm程度の厚さに形成する。第1の層間絶縁膜28となる炭化シリコン酸化膜は、PE-CVD装置におけるチャンバー温度を380°C、圧力を510Pa、バイアスパワーを2470Wとして、さらにプロセスガスであるジメチルジメトキシシラン:DMDMOSDimethylDimethoxySilane:Si22を330sccmStandardcubiccentimeterperminuteを供給すると共に、プロセスガスであるヘリウムHeを180sccm供給することで、第1の膜応力本実施の形態の場合、14.7GPaを有した状態で成膜することができる。第1の層間絶縁膜28は、従来製法における図10に示す層間絶縁膜208の膜厚を薄くした層間絶縁膜である。本実施の形態では、第1の層間絶縁膜28の厚さを、図10に示す層間絶縁膜208の厚さの約40程度まで薄膜化する。第1の層間絶縁膜28は、後述する図8に示すコンタクトホール42が形成される層間絶縁膜であり、第1の層間絶縁膜28の厚さは、コンタクトホール42の開口幅の2倍以下にするとよい。このように、第1の層間絶縁膜28の厚さを、図10に示す層間絶縁膜208の厚さの約40程度まで薄膜化し、かつ、コンタクトホール42の開口幅の2倍以下にすることで、後述する図3に示す工程において形成する第1のホール33図8に示すコンタクトホール42の一部となるホール、及び後述する図4に示す工程で形成する第2のホール34図8に示すコンタクトホール42の一部となるホールを容易に形成することが可能となる。つまり、半導体基板11の面内において、第1及び第2のホール33,34を形成する際に行なう異方性ドライエッチングのエッチングばらつきを抑制することが可能となる。これにより、第2のホール34を形成後において、第2のホール34の底面34aの下方に十分な厚さ具体的には、50nm以上の厚さとされた第1の拡散防止膜27を残存させることができる。つまり、後述する図4に示す工程から図7に示す工程コンタクトホールを形成する直前の工程において、プラズマアッシング処理等により、第1の配線25の上面25a側が酸化されることを抑制できる。次いで、第1の保護膜29として、PE-CVD法により、厚さが50nm程度のシリコン酸化膜を形成する。第1の保護膜29は、機械的強度の弱い炭化シリコン酸化膜よりなる第1の層間絶縁膜28を覆うことで、第1の層間絶縁膜28が破損することを防止する。次いで、フォトリソグラフィ技術により、第1の保護膜29の上面29aに、開口部31Aを有した第1のフォトレジストマスク31を形成する。このとき、開口部31Aは、図3に示す第1のホール33の形成領域に対応する第1の保護膜29の上面29aを露出するように形成する。次いで、図3に示す工程では、異方性ドライエッチングにより、第1の層間絶縁膜28及び第1の保護膜29をエッチングすることで、第1の拡散防止膜27に到達しない深さとされた第1のホール33を形成する。具体的には、第1のホール33は、平行平板プラズマエッチ方式のドライエッチング装置を用いて2ステップに分けたエッチングにより形成する。第1のステップでは、ドライエッチング装置におけるチャンバー内の圧力を50mTorr、上部電極へのバイアスパワーを500W、下部電極へのバイアスパワーを2500Wとし、この状態で、プロセスガスであるアルゴンArを700sccm、パーフルオロシクロブタンC4F8を20sccm、酸素O2を27sccm供給することで、第1の保護膜21をエッチングする。次いで、第2のステップでは、ドライエッチング装置のチャンバー内の圧力を30mTorr、上部電極へのバイアスパワーを500W、下部電極へのバイアスパワーを2500Wとし、この状態で、プロセスガスであるアルゴンArを450sccm、パーフルオロシクロブタンC4F8を8sccm、酸素O2を23sccm、ジフルオロメタンCH2F2を20sccm、窒素N2を50sccm供給して、第1の層間絶縁膜28をエッチングする。第2ステップにおける異方性ドライエッチングでは、第1の層間絶縁膜の第1の拡散防止膜27に対してエッチング選択比の低いエッチング条件言い換えれば、第1の拡散防止膜27がエッチングされやすいエッチング条件を用いる。これにより、第1の層間絶縁膜28に形成される第1のホール33の側壁の形状を略垂直形状に加工することができる。上記第2のステップでは、第1の層間絶縁膜の第1の拡散防止膜27に対してエッチング選択比の低いエッチング条件を用いるため、第1のホール33の底面33aが第1の拡散防止膜27を露出するまでエッチングした場合、エッチングばらつきにより、第1のホール33が第1の拡散防止膜27を突き抜けてしまう虞がある。したがって、第1のホール33のエッチングは、第1のホール33が第1の拡散防止膜27に到達しない深さとなるように行なう。第1のホール33は、その開口幅W1が180nm、深さD1が240nmとなるように形成する。次いで、図4に示す工程では、第1の層間絶縁膜よりも第1の拡散防止膜27がエッチングされにくい条件を用いた異方性ドライエッチングにより、第1のホール33の下方に残存する第1の層間絶縁膜28を選択的に除去する。これにより、図3に示す第1のホール33よりも深さが深く、かつ底面34aにより第1の拡散防止膜27を露出する第2のホール34を形成する。具体的には、ドライエッチング装置のチャンバー内の圧力を50mTorr、上部電極へのバイアスパワーを400W、下部電極へのバイアスパワーを2500Wとし、この状態で、プロセスガスであるアルゴンArを600sccm、パーフルオロシクロブタンC4F8を8sccm、窒素N2を440sccm供給することで、第1の層間絶縁膜28をエッチングして、第2のホール34を形成する。上記エッチング条件を用いることで、第1の層間絶縁膜28の第1の拡散防止膜27に対するエッチング選択比=第1の層間絶縁膜28のエッチングレート/第1の拡散防止膜27のエッチングレートを5程度とすることが可能となる。このように、第1の拡散防止膜27がエッチングされにくい条件で、第1のホール33の下方に残存する第1の層間絶縁膜28を選択的に除去することにより、半導体基板11の面内において、第2のホール34の底面34aの下方に十分な厚さT1具体的には、50nm以上の厚さとされた第1の拡散防止膜27を残存させることができる。次いで、図5に示す工程では、プラズマアッシング処理により、図4に示す第1のフォトレジストマスク31を除去することで、第1の保護膜29の上面29aを露出させる。次いで、第1の保護膜29の上面29aに、第2のホール34を埋め込むように、第1の層間絶縁膜28よりもエッチング速度の速い第2の層間絶縁膜36を形成する。具体的には、PE-CVD法により、第2の層間絶縁膜36として、Low-k膜低誘電率膜である炭化シリコン酸化膜を形成する。該炭化シリコン酸化膜の厚さは、370nm程度とする。第2の層間絶縁膜36となる炭化シリコン酸化膜は、第1の層間絶縁膜28と同じ誘電率を有する層間絶縁膜である。第2の層間絶縁膜36となる炭化シリコン酸化膜は、ドライエッチング装置のチャンバーの温度を380°C、圧力を420Pa、バイアスパワーを3550Wとし、さらにプロセスガスであるDMDMOSSi22を330sccm、プロセスガスであるヘリウムHeを180sccm供給することで、第1の層間絶縁膜28の第1の膜応力本実施の形態の場合、14.7GPaよりも大きい第2の膜応力本実施の形態の場合、19.1GPaを有するように形成することができる。このように、第2の層間絶縁膜36の第2の膜応力を、第1の層間絶縁膜28の第1の膜応力よりも大きくすることにより、第2の層間絶縁膜36のエッチング速度を第1の層間絶縁膜28のエッチング速度よりも速くすることができる。本実施の形態の場合、第2の層間絶縁膜36のエッチング速度を、第1の層間絶縁膜28のエッチング速度の2倍程度とすることができる。次いで、第2の層間絶縁膜36の上面36aを覆う第2の保護膜37を形成する。具体的には、第2の保護膜37として、PE-CVD法により、厚さが50nm程度のシリコン酸化膜を形成する。第2の保護膜37は、機械的強度の弱い炭化シリコン酸化膜よりなる第2の層間絶縁膜36を覆うことで、第2の層間絶縁膜36が破損することを防止するための絶縁膜である。次いで、第2の保護膜37上に、フォトリソグラフィ技術により、開口部38Aを有した第2のフォトレジストマスク38を形成する。このとき、開口部38Aは、後述する図6に示す配線形成用溝41の形成領域に対応する第2の保護膜37の上面37aを露出するように形成する。次いで、図6に示す工程では、第2のフォトレジストマスク38を介した異方性ドライエッチングにより、第1の保護膜29の上面29aが露出するまで、第2の層間絶縁膜36をエッチングすることで、第2のホール34と一体とされた配線形成用溝41を形成する。具体的には、ドライエッチング装置のチャンバー内の圧力を125mTorr、上部電極へのバイアスパワーを1000W、下部電極へのバイアスパワーを500Wとし、この状態で、プロセスガスであるテトラフルオロメタンCF4を300sccm、トリフルオロメタンCHF3を150sccm供給することで、第2の層間絶縁膜36をエッチングする。これにより、第2のホール34内に第2の層間絶縁膜36が残存する。配線形成用溝41は、幅X1が200nm程度、深さD2第2の保護膜37の上面37aから第1の保護膜29の上面29aまでの深さが420nm程度となるように形成する。次いで、図7に示す工程では、異方性ドライエッチングにより、図6に示す第2のホール34内に残存する第2の層間絶縁膜36を選択的に除去すると共に、図6に示す配線形成用溝41により露出された第1の保護膜29を選択的に除去する。これにより、第2のホール34の底面34a、及び第1の層間絶縁膜28の上面28aが露出される。図7に示す工程で行なう異方性ドライエッチングは、図6に示す工程で行なう第2の層間絶縁膜36及び第2の保護膜37を異方性ドライエッチングする条件と同じ条件を用いる。このとき、エッチング速度は、層間絶縁膜の膜応力に依存して変化する。本実施の形態では、第1の層間絶縁膜28の第1の膜応力よりも大きい第2の膜応力を有する第2の層間絶縁膜25が、第1の層間絶縁膜28よりも速くエッチングが進行する。これにより、図6に示す配線形成用溝41の底面の一部を構成する第1の保護膜29が除去された後も、第2のホール34に残存する第2の層間絶縁膜36を選択的に除去することができる。次いで、図8に示す工程では、異方性ドライエッチングにより、図7に示す第2のホール34の下方に残存する第1の拡散防止膜27を選択的に除去することで、第2のホール34よりも深さが深く、かつ第1の配線25の上面25aを露出するコンタクトホール42を形成する。具体的には、ドライエッチング装置のチャンバー内の圧力を50mTorr、上部電極へのバイアスパワーを200W、下部電極へのバイアスパワーを300Wとし、この状態で、プロセスガスであるテトラフルオロメタンCF4を175sccm、窒素N2を50sccm供給することで、残存する第1の拡散防止膜27を除去する。このとき、図7に示す配線形成用溝41の底面を構成していた第1の層間絶縁膜28が30nm程度エッチングされる。これにより、図8に示す配線形成用溝41の深さD3第2の保護膜37の上面37aを基準としたときの深さは、500nmとなる。よって、配線形成用溝41の深さD3は、先に説明した図14に示す従来の配線形成用溝221の深さP5と略等しくなる。本発明では、図7に示す工程直後の時点において、コンタクトホール42の深さが最適となるように、第1の層間絶縁膜28の厚さを設定する。次いで、コンタクトホール42を形成後に残存する第2のフォトレジストマスク38をプラズマアッシングにより除去する。次いで、コンタクトホール42により露出された第1の配線25の上面25aを洗浄する。具体的には、25°C程度のジメチルスルホキシド2SO、フッ化アンモニウム、フッ化水素酸等の混合液エッチング液で、第1の配線25の上面25aを洗浄する。本発明によれば、先に説明した図3に示す工程から後述する図9に示すコンタクトプラグ47及び第2の配線48を形成する前までの工程において、第1の配線25の上面25aが露出する回数を1回だけにすることができるので、第1の配線25の上部の酸化を抑制することが可能となる。これにより、第1の配線25の上面25aの洗浄工程後に、第1の配線25を構成する銅Cuの溶出が抑制されるので、第1の配線25の上部に凹部が発生することを抑制できる。次いで、図9に示す工程では、コンタクトホール42の内面コンタクトホール42が露出する第1の配線25の上面25aを含む、及び配線形成用溝41の内面を被覆するバリア膜44を形成する。具体的には、スパッタリング法により、バリア膜44として厚さ20nm程度のタンタル膜を形成する。次いで、バリア膜44の表面44aを覆うシード膜45を形成する。具体的には、スパッタリング法により、シード膜45として厚さ50nm程度の銅膜Cu膜を形成する。次いで、シード膜45を給電層とする電解メッキ法により、配線形成用溝41及びコンタクトプラグ42を埋め込む厚さ620nm程度とされた銅膜Cu膜46を形成する。次いで、CMP法により、第2の保護膜37の上面37aよりも上方に形成された余剰なバリア膜44、シード膜45、及び銅膜Cu膜46を研磨除去することで、第2の保護膜37の上面37aを露出させると共に、配線形成用溝41の内部、及びコンタクトプラグ42の内部のみにバリア膜44、シード膜45、及び銅膜Cu膜46を残存させる。これにより、コンタクトホール42内に、第1の配線25の上面25aと電気的に接続され、かつ銅膜Cu膜46よりなるコンタクトプラグ47が形成されると共に、配線形成用溝41内に、コンタクトプラグ47と一体とされ、かつ銅膜Cu膜46よりなり、上面48aが第2の保護膜37の上面37aに対して略面一とされた第2の配線48が形成される。つまり、デュアルダマシン法により、コンタクトプラグ47及び第2の配線48が同時に形成される。これにより、本実施の形態の半導体装置10が製造される。第2の配線48は、コンタクトプラグ47及び第1の配線25を介して、素子層13に形成されたMOSトランジスタ図示せずと電気的に接続される。本実施の形態の半導体装置の製造方法によれば、Cu銅よりなる第1の配線25の上面25aに、積層された第1の拡散防止膜27及び第1の層間絶縁膜28のうち、第1の層間絶縁膜28を異方性ドライエッチングすることで、第1の拡散防止膜27に到達しない深さとされた第1のホール33コンタクトホール42の一部を形成し、次いで、第1の拡散防止膜27が第1の層間絶縁膜28よりもエッチングされにくい条件を用いた異方性ドライエッチングにより、第1のホール33の下方に残存する第1の層間絶縁膜28を選択的に除去することで、第1のホール33よりも深さが深く、かつ底面34aにより第1の拡散防止膜27を露出する第2のホール34コンタクトホール42の一部を形成することにより、積層された第1の層間絶縁膜コンタクトホールが形成される部分、及び第2の層間絶縁膜36配線形成用溝が形成される部分をエッチングしてホールこの一部がコンタクトホールとなるを形成する従来の製造方法と比較して、コンタクトホール42の一部となる第1及び第2のホール33,34を形成するために必要なエッチング量が少なくなるため、半導体基板11の面内における第1及び第2のホール33,34形成時のエッチングばらつきを小さくすることが可能となる。また、第1のホールを形成後、第1の拡散防止膜が第1の層間絶縁膜28よりもエッチングされにくい条件を用いて第1のホールの底面に残存する第1の層間絶縁膜を除去して第2のホール34を形成することにより、第2のホール34の底面34aの下方に十分な厚さ具体的には、50nm以上の第1の拡散防止膜27を残存させることが可能となる。つまり、半導体基板11の面内において、第2のホール34の底面34aの下方に、均一、かつ十分な厚さとされた第1の拡散防止膜27を残存させることが可能となる。また、第2のホール34を形成後、第1の層間絶縁膜28の上方に、第2のホールを埋め込むように、第1の層間絶縁膜28よりもエッチング速度の速い第2の層間絶縁膜36を形成し、次いで、第1の層間絶縁膜28の上面が露出するまで、第2の層間絶縁膜36を異方性エッチングすることで、第2のホール34と一体とされた配線形成用溝41を形成し、次いで、異方性ドライエッチングにより、第2のホール34内に残存する第2の層間絶縁膜36を選択的に除去し、次いで、異方性ドライエッチングにより、第2のホール34の下方に位置する第1の拡散防止膜27を選択的に除去することで、第2のホール34よりも深さが深く、かつ第1の配線25の上面25aを露出するコンタクトホール42を形成することにより、第2のホール34の下方に位置する第1の拡散防止膜27を選択的に除去する工程の直前の工程まで第2のホール34の底面34aの下方には、均一で、かつ十分な厚さ具体的には、50nm以上とされた第1の拡散防止膜27が残存しているため、例えば、フォトレジストマスクを除去するプラズマアッシングにより、第1の配線25の上面25aが酸化されることを抑制可能となる。また、図3に示す第1のホール33を工程から図9に示すコンタクトプラグ47及び第2の配線48を形成する前までの工程において、第1の配線25の上面25aが露出する回数を1回だけにすることができるので、第1の配線25の上部の酸化を抑制することが可能となる。これにより、コンタクトホール42を形成後、第1の配線25の上面25aを洗浄した際、第1の配線25の上部を構成するCuが溶出して、第1の配線25の上部に凹部が形成されることを防止可能となる。よって、半導体装置10を微細化した場合でも、コンタクトプラグ47と第1の配線25との間のコンタクト抵抗の上昇を抑制可能となるので、半導体装置10の歩留まりを向上させることができる。以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。"