"半導体基板と、前記半導体基板に形成された素子分離膜と、前記半導体基板及び前記素子分離膜上に形成された多層配線層と、前記多層配線層に形成され、前記素子分離膜の上方に位置するインダクタと、前記素子分離膜の下に位置する前記半導体基板に形成され、平面視で前記インダクタと重なるウェルと、を備え、前記ウェルは複数の領域に分断されている半導体装置。請求項1に記載の半導体装置において、前記素子分離膜のうち少なくとも平面視で前記インダクタと重なる領域に形成された複数の開口を備え、前記ウェルは、平面視で前記開口の相互間に位置する部分で分断している半導体装置。請求項1又は2に記載の半導体装置において、前記素子分離膜の下に位置する前記半導体基板に形成され、前記ウェルよりも不純物濃度が高い不純物層を備える半導体装置。請求項2又は3に記載の半導体装置において、前記多層配線層に設けられ、平面視で前記インダクタを囲むガードリングと、を備え、前記素子分離膜のうち平面視で前記ガードリングの外側に位置する部分にも、前記開口が設けられており、平面視で、前記ガードリングの外側に位置する部分における前記開口の間隔は、前記ガードリングの内側に位置する前記開口の間隔より狭い半導体装置。請求項4に記載の半導体装置において、前記素子分離膜の下に位置する前記半導体基板にはウェルが形成されており、前記ウェルは、前記ガードリングの内側に位置する部分において、平面視で前記開口の相互間に位置する部分で分断しており、前記ガードリングの外側に位置する部分において、平面視で前記開口の相互間に位置する部分でも繋がっている半導体装置。請求項2~5のいずれか一項に記載の半導体装置において、前記半導体基板に形成され、ゲート電極を有するトランジスタと、前記開口内に位置する前記半導体基板上に形成され、前記ゲート電極と同一の材料により形成されたダミーゲート電極と、を備える半導体装置。半導体基板と、前記半導体基板に形成された素子分離膜と、前記半導体基板上及び前記素子分離膜上に形成された多層配線層と、前記多層配線層を構成する導体を用いて形成され、平面視で前記素子分離膜の一部と重なっている構造体と、前記素子分離膜のうち少なくとも平面視で前記構造体と重なる領域に形成された複数の開口と、を備える半導体装置。請求項7に記載の半導体装置において、前記素子分離膜の下に位置する前記半導体基板にはウェルが形成されており、前記ウェルは、平面視で前記開口の相互間に位置する部分で分断している半導体装置。請求項7または8に記載の半導体装置において、前記構造体はガードリングである半導体装置。上記したように、インダクタのQを高くするためには、インダクタの下方に位置する半導体基板で生じる渦電流を小さくする必要がある。本発明によれば、半導体基板と、前記半導体基板に形成された素子分離膜と、前記半導体基板及び前記素子分離膜上に形成された多層配線層と、前記多層配線層に形成され、前記素子分離膜の上方に位置するインダクタと、前記素子分離膜の下に位置する前記半導体基板に形成され、平面視で前記インダクタと重なるウェルと、を備え、前記ウェルは複数の領域に分断されている半導体装置が提供される。本発明によれば、インダクタの下方に位置する領域において、ウェルは複数に分断されているため、渦電流が発生するために十分な大きさを有しにくい。従って、インダクタの下方に位置する半導体基板に渦電流が発生することを抑制できる。本発明によれば、半導体基板と、前記半導体基板に形成された素子分離膜と、前記半導体基板上及び前記素子分離膜上に形成された多層配線層と、前記多層配線層を構成する導体を用いて形成され、平面視で前記素子分離膜の一部と重なっている構造体と、前記素子分離膜のうち少なくとも平面視で前記構造体と重なる領域に形成された複数の開口と、を備える半導体装置が提供される。本発明によれば、インダクタの下方に位置する半導体基板に渦電流が発生することを抑制できる。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。第1の実施形態図1A及び図1Bは、第1の実施形態に係る半導体装置の構成を示す図である。図1Aは図1BのB-B ́断面図に、ダミー拡散層102、ダミーゲート電極104、及びインダクタ300を加えたものである。図1Bは、図1AのA-A ́断面図である。この半導体装置は、半導体基板10、素子分離膜12、多層配線層200、インダクタ300、及び開口13を有している。半導体基板10は、例えば第1導電型例えばp型のシリコン基板である。素子分離膜12は、例えば酸化シリコン膜であり、半導体基板10に形成されている。多層配線層200は、半導体基板10及び素子分離膜12上に形成されている。インダクタ300は、多層配線層200に形成されており、素子分離膜12の上方に位置している。インダクタ300の巻軸は、半導体基板10に対して垂直な方向を向いている。そして開口13は、素子分離膜12のうち少なくとも平面視でインダクタ300と重なる領域に形成されている。また、素子分離膜12とインダクタ300の間に位置するいずれの層にも、インダクタ300と半導体基板10の間をシールドするシールド導電部材は形成されていない。以下、詳細に説明する。インダクタ300は、例えばアンテナや、アナログ素子例えばコイルとして使用される。本図に示す例においてインダクタ300を構成する各スパイラルは、矩形、例えば正方形を有している。そして最外周のスパイラルが最も大きな矩形となっており、内側のスパイラルになるにつれて徐々に小さな矩形となっている。半導体基板10には、MOSトランジスタ図示せずが形成されている。MOSトランジスタが形成されている素子形成領域は、素子分離膜12によって他の領域から分離されている。このMOSトランジスタは、ゲート電極、並びにソース及びドレインとなる拡散層を有している。素子分離膜12のうち少なくとも平面視でインダクタ300と重なる領域には、複数の開口13が形成されている。本実施形態において開口13は、2次元マトリクスを構成するように配置されている。言い換えれば、開口13は、複数の格子点それぞれに設けられている。2次元マトリクスの一辺あたりの格子点の数、すなわちインダクタ300の最外周の幅に対する開口13の数は、例えば5個以上、好ましくは8個以上、さらに好ましくは10個以上である。本実施形態において開口13の大きさは、2μm以上20μm以下である。また開口13の中心間距離及び開口13の大きさは、開口13の相互間で、後述するウェル14が分離するように定められる。なお、インダクタ300の最外周の幅は、例えば20μm以上である。開口13内には、半導体基板10が位置している。本実施形態において、開口13内に位置する半導体基板10には、ダミー拡散層102が形成されている。ダミー拡散層102は、MOSトランジスタの拡散層と同一工程で形成されている。なおダミー拡散層102は、後述するウェル14よりも不純物濃度が高い。ダミー拡散層102の上には、ダミーゲート電極104が形成されている。ダミーゲート電極104は、MOSトランジスタのゲート電極と同一の材料により形成されており、かつこのゲート電極と同一工程で形成されている。本実施形態においてダミーゲート電極104は、開口13の内側に位置している。また、素子分離膜12の下に位置する半導体基板10には、ウェル14が形成されている。ウェル14は、例えば第1導電型例えばp型であるが、第2導電型例えばn型であってもよい。ウェル14は、平面視でインダクタ300の外側に位置している領域では分断されていないが、インダクタ300と重なっている領域では、開口13の相互間に位置する領域で分断されている。すなわち、平面視でインダクタ300と重なっている領域では、ウェル14は、開口13ごとに独立して設けられた状態となっている。なお、ウェル14は、インダクタ300の外側に位置するコンタクト図示せずにより、基板電位が与えられている。なお、本図に示す例において、インダクタ300の一方の端子となる第1配線310は、インダクタ300と同一層に位置しており、インダクタ300の外周側の端部に繋がっているため、インダクタ300と一体になっている。一方、インダクタ300の他方の端子となる第2配線320も、インダクタ300と同一層に位置しているが、インダクタ300とは異なる配線層本図に示す例ではインダクタ300の一つ下の配線層に設けられた中継配線322を経由して、インダクタ300の内周側の端部に繋がっている。次に、本実施形態の作用及び効果について説明する。本実施形態によれば、平面視でインダクタ300の下方に位置する領域において、素子分離膜12には複数の開口13が形成されている。そして開口13内には、半導体基板10が位置している。このため、光を用いたアニール処理を行う際に、素子分離膜12と半導体基板10の熱吸収係数の差に起因して熱処理に面内ばらつきが生じることを抑制できる。一方、ウェル14は、開口13の相互間に位置する領域で分断されている。このため、インダクタ300の下方に位置する領域では、ウェル14は、渦電流が発生するために十分な大きさを有することはできない。このように、インダクタ300の下方に位置する素子分離膜12に開口13を設けて開口13内に半導体基板10を残しつつ、インダクタ300の下方に位置する半導体基板10に渦電流が発生することを抑制できる。また、ウェル14は、インダクタ300の下方に位置する領域以外では、分断されていない。このため、インダクタ300の下方以外の領域において、ウェル14の電位がばらつくことを抑制できる。また本実施形態では、開口13内に位置する半導体基板10上に、ダミーゲート電極104を設けている。このため、MOSトランジスタのゲート電極を形成するときに、エッチングの均一性を高めることができる。第2の実施形態図2A及び図2Bは、第2の実施形態に係る半導体装置の構成を示す図であり、それぞれ第1の実施形態における図1A及び図1Bに対応している。本図に示す半導体装置は、素子分離膜12に開口13が形成されていない点を除いて、第1の実施形態に係る半導体装置と同様の構成である。詳細には、インダクタ300の下方に位置する素子分離膜12には、開口13が形成されておらず、そのため、ダミー拡散層102も形成されていない。ただし、ダミーゲート電極104は、素子分離膜12上に形成されており、また、ウェル14は、第1の実施形態と同様に、複数に分断されている。本実施形態によれば、ウェル14は、インダクタ300の下方に位置する領域で複数の領域に分断されている。このため、インダクタ300の下方に位置する領域では、ウェル14は、渦電流が発生するために十分な大きさを有することはできない。従って、インダクタ300の下方において、半導体基板10に渦電流が生じることを抑制できる。第3の実施形態図3は、第3の実施形態に係る半導体装置の構成を示す図であり、それぞれ第1の実施形態における図1Aに対応している。本図に示す半導体装置は、開口13が千鳥状に配置されている点を除いて、第1の実施形態に係る半導体装置と同様の構成である。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。なお、開口13の配列は、図1A及び図3Aに示した例に限定されない。第4の実施形態図4は、第4の実施形態に係る半導体装置の構成を示す図であり、第3の実施形態にける図3に対応している。本図に示す半導体装置は、インダクタ300の形状を除いて、第3の実施形態に係る半導体装置と同様の構成である。本実施形態において、インダクタ300を構成する各スパイラルは、正8角形を有している。そして、そして最外周のスパイラルが最も大きな正八角形となっており、内側のスパイラルになるにつれて徐々に正八角形が小さくなっている。なお図5に示すように、インダクタ300は、第1配線310及び第2配線320に繋がる部分の双方が同一の配線層に位置していても良い。この場合、インダクタ300を構成する巻線が2箇所で巻き線の他の部分を跨ぐことになるが、この跨ぐ部分に中継配線322が設けられる。図5に示す例では、インダクタ300の中心を介して互いに対向する2箇所に、中継配線322が設けられている。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、第1の実施形態と比較してインダクタ300を構成するスパイラルが円形に近いため、インダクタ300のQをさらに大きくすることができる。第5の実施形態図6A及び図6Bは、第5の実施形態に係る半導体装置の構成を示す図であり、それぞれ第1の実施形態における図1A及び図1Bに対応している。図7は、半導体装置のうちインダクタ300の周囲に位置する部分の構造を示す断面図である。なお、図7は一部の構成の図示を省略している。本図に示す半導体装置は、以下の点を除いて、第1の実施形態に係る半導体装置と同様の構成である。まず、インダクタ300は、第4の実施形態と同様の形状を有している。そして、インダクタ300の周囲には、ガードリング400が形成されている。ガードリング400は、平面視でインダクタ300を囲んでいる。本図に示す例において、ガードリング400の平面形状は正8角形であり、各辺が、インダクタ300の最外周を構成するスパイラルと平行になっている。図6Bに示すように、ガードリング400は、コンタクトが形成されている層から、少なくともインダクタ300が形成されている配線層まで形成されている。また素子分離膜12には、平面視でガードリング400と重なる部分に開口が設けられている。そしてその開口内に位置する半導体基板10には、拡散層402が形成されている。拡散層402は、ウェル14と同一導電型であり、ウェル14よりも不純物濃度が高い。拡散層402は、ウェル14の中に形成されており、また上面がガードリング400に接続している。ウェル14のうち拡散層402が位置している部分は、ウェル14の本体から分離されていない。このため、ガードリング400は、拡散層402及びウェル14を介して基板電位が与えられる。なお、拡散層402はダミー拡散層102と同一工程で形成されている。そして図7に示すように、ガードリング400の外側に位置する半導体基板10には、他の素子、例えばPMOSトランジスタ20及びNMOSトランジスタ22が形成されている。PMOSトランジスタ20及びNMOSトランジスタ22は、それぞれコンタクトを介して配線30,32に接続している。本図に示す例では、インダクタ300は下から一層目の配線層、すなわち配線30,32と同一層に形成されている。本実施形態によっても、第4の実施形態と同様の効果を得ることができる。また、インダクタ300の周囲をガードリング400で囲んでいるため、インダクタ300で発生する電磁場が半導体装置の他の素子に影響を与えたることを抑制でき、また、半導体装置の他の素子がインダクタ300の動作に影響を与えることを抑制できる。特に本実施形態では、ガードリング400を接地しているため、上記した効果が大きくなる。第6の実施形態図8A及び図8Bは、第6の実施形態に係る半導体装置の構成を示す図であり、それぞれ第5の実施形態における図6A及び図6Bに対応している。本図に示す半導体装置は、ガードリング400の外側の構造を除いて、第5の実施形態に係る半導体装置と同様の構成である。本実施形態において、ガードリング400の外側に位置する素子分離膜12にも、複数の開口15、拡散層112、及びダミーゲート電極114が設けられている。開口15に対する拡散層112及びダミーゲート電極114の位置関係は、開口13に対するダミー拡散層102及びダミーゲート電極104と同様である。ただし開口15の配置間隔は、開口13の配置間隔よりも小さい。このため、素子分離膜12のうち開口15が形成されている部分の下方において、ウェル14は分離しておらず、いずれの部分においても基板電位が与えられる。なお、本図に示す例では、開口15の大きさは開口13よりも小さくなっている。ただし、開口15の大きさ及び形状は開口13と同じであっても良い。また、ガードリング400の外側の領域において、素子分離膜12に対する開口15の面積比率は、ガードリング400の内側における素子分離膜12に対する開口13の面積比率と同じであるのが好ましい。本実施形態によっても、第5の実施形態と同様の効果を得ることができる。また、ガードリング400の外側に位置する素子分離膜12にも開口15を設けている。このため、光を用いたアニール処理を行う際に、素子分離膜12と半導体基板10の熱吸収係数の差に起因して熱処理に面内ばらつきが生じることを抑制できる。さらに、ガードリング400の外側に位置する領域では、ウェル14が分断されていないため、いずれの部分に位置するウェル14にも基板電位を与えることができる。第7の実施形態図9A及び図9Bは、第7の実施形態に係る半導体装置の構成を示す図であり、それぞれ第1の実施形態における図1A及び図1Bに対応している。本図に示す半導体装置は、インダクタ300の下方に位置する領域にウェル14、ダミー拡散層102、及びダミーゲート電極104が形成されていない点を除いて、第1の実施形態に係る半導体装置と同様である。半導体基板10には、一般的に低濃度の不純物が予め導入されている。このため、ウェル14が形成されていない場合においても、インダクタ300の下方に素子分離膜12を設けない場合、半導体基板10に渦電流が発生する可能性がある。これに対して本実施形態では、開口13を設けた上で、インダクタ300の下方に素子分離膜12を設けている。従って、インダクタ300の下方に位置する半導体基板10に渦電流が発生することを抑制でき、かつ、光を用いたアニール処理を行う際に、素子分離膜12と半導体基板10の熱吸収係数の差に起因して熱処理に面内ばらつきが生じることを抑制できる。第8の実施形態図10A及び図10Bは、第8の実施形態に係る半導体装置の構成を示す図であり、それぞれ第1の実施形態における図1A及び図1Bに対応している。本図に示す半導体装置は、ダミーゲート電極104が素子分離膜12上に位置している点を除いて、第1の実施形態に係る半導体装置と同様の構成を有している。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、ダミーゲート電極104がポリシリコンで形成されており、かつ半導体基板10がシリコン基板である場合、素子分離膜12の一部を、半導体基板10と同一の材料からなるダミーゲート電極104を覆うことになる。従って、光を用いたアニール処理を行う際に、素子分離膜12と半導体基板10の熱吸収係数の差に起因して熱処理に面内ばらつきが生じることを、さらに抑制できる。第9の実施形態図11は、第9の実施形態に係る半導体装置の構成を示す図であり、第1の実施形態における図1Aに対応している。本図に示す半導体装置は、開口13、ダミー拡散層102、及びダミーゲート電極104の平面形状を除いて、第1の実施形態に係る半導体装置と同様である。第1の実施形態では、開口13は、2次元マトリクスを構成するように配置されている。これに対して本実施形態では、開口13は長方形であり、短辺が延伸している方向に沿った一次元配列を有している。詳細には、開口13は、長辺が第1の方向図中上下方向に沿っており、その両端が、平面視でインダクタ300から食み出している。そして開口13は、第1の方向に直交する第2の方向図中左右方向に沿って、複数並んで配置されている。ダミー拡散層102の平面形状も、開口13と同様である。またダミーゲート電極104は、開口13内に位置しており、開口13の長辺方向に沿って延伸している。なお、図12に示すように、開口13は、長辺方向において複数に分割されていても良い。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。第10の実施形態図13A及び図13Bは、第10の実施形態に係る半導体装置の構成を示す図であり、それぞれ第1の実施形態における図1A及び図1Bに対応している。本図に示す半導体装置は、インダクタ300の下方にダミーゲート電極104が形成されていない点を除いて、第1の実施形態にかかる半導体装置と同様の構成である。本実施形態によっても、インダクタ300の下方に位置する半導体基板10に渦電流が発生することを抑制できる。また、インダクタ300の下方に位置する素子分離膜12に開口13を設けて開口13内に半導体基板10を残しているため、光を用いたアニール処理を行う際に、素子分離膜12と半導体基板10の熱吸収係数の差に起因して熱処理に面内ばらつきが生じることを抑制できる。また、ウェル14は、インダクタ300の下方に位置する領域以外では、分断されていない。このため、インダクタ300の下方以外の領域において、ウェル14の電位がばらつくことを抑制できる。第11の実施形態図14A及び図14Bは、第11の実施形態に係る半導体装置の構成を示す図であり、それぞれ第1の実施形態における図1A及び図1Bに対応している。本図に示す半導体装置は、インダクタ300の下方にウェル14が形成されていない点を除いて、第1の実施形態にかかる半導体装置と同様の構成である。本実施形態によっても、第7の実施形態と同様の効果を得ることができる。第12の実施形態図15A及び図15Bは、第12の実施形態に係る半導体装置の構成を示す図であり、それぞれ第1の実施形態における図1A及び図1Bに対応している。本図に示す半導体装置は、インダクタ300の下方にダミー拡散層102が形成されていない点を除いて、第1の実施形態にかかる半導体装置と同様の構成である。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。第13の実施形態図16A及び図16Bは、第13の実施形態に係る半導体装置の構成を示す図である。図16Aは図16BのB-B ́断面図に、ダミー拡散層102及びダミーゲート電極104を加えたものである。図16Bは、図16AのA-A ́断面図である。本実施形態に係る半導体装置は、第1回路領域40、第2回路領域42、及びガードリング44を有している。第1回路領域40は第1回路、例えばアナログ回路が形成される領域である。第2回路領域42は第2回路、例えばデジタル回路が形成される領域である。ガードリング44は、第1回路領域40及び第2回路領域42のウェルを互いに分離している。これにより、ウェルを介して第1回路領域40と第2回路領域42の間でノイズが伝播することを抑制できる。例えばガードリング44は、第1回路領域40及び第2回路領域42の一方を囲むように設けられている。ガードリング44は、素子分離膜12に開口13を設け、さらにウェル14を、開口13の相互間に位置する領域で分断することにより形成されている。開口13の間隔は、開口13の相互間でウェル14が分離するように定められる。すなわちガードリング44を形成することにより、第1回路領域40のウェル14と、第2回路領域42のウェル14とが分断されることになる。また、開口13内にはダミー拡散層102が形成されており、ダミー拡散層102上にはダミーゲート電極104が設けられている。ダミー拡散層102及びダミーゲート電極104は、第1の実施形態と同様である。なお、図示していないが、ガードリング44の外側の領域に位置する素子分離膜12にも、図8に示した開口15、拡散層112、及びダミーゲート電極114が設けられても良い。次に、本実施形態の作用及び効果について説明する。ガードリング44となる領域でウェル14を分離するためには、この領域にも素子分離膜12を設ける必要がある。そして、開口13内には、半導体基板10が位置している。このため、光を用いたアニール処理を行う際に、素子分離膜12と半導体基板10の熱吸収係数の差に起因して熱処理に面内ばらつきが生じることを抑制できる。また、開口13の間隔は、開口13の相互間でウェル14が分離するように定められているため、開口13を設けてもガードリングとしての機能を損なわない。なお、本実施形態において、ダミー拡散層102及びダミーゲート電極104の少なくとも一方は形成されなくても良い。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。"