ベースバンド信号を所定のサンプリングクロックに同期して出力するベースバンド信号発生部21と、前記ベースバンド信号発生部から出力されるベースバンド信号に所望の遅延を与えて出力する遅延処理部22とを有し、前記遅延処理部から出力されるベースバンド信号によって変調された変調信号を出力するデジタル変調信号発生装置であって、前記遅延処理部は、入力されるベースバンド信号を順次記憶し、該記憶したベースバンド信号の読み出しを記憶順に行うメモリ24A、24Bと、該メモリに記憶したベーバンド信号に対する読み出しが、前記サンプリングクロックの周期に所望の整数倍を乗じた時間だけ遅れるように制御するメモリ制御部25とからなり、入力されるベースバンド信号に前記サンプリングクロックの周期の所望の整数倍の遅延を付与して出力する粗調部23と、連続して入力される複数のベースバンド信号と予め設定された複数のフィルタ係数との乗算を行い、その総和を出力するデジタルフィルタ27A、27Bと、該デジタルフィルタから出力される信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延が付与されるために必要な複数組のフィルタ係数を予め記憶している係数メモリ31と、該係数メモリから前記サンプリングクロックの周期より短い時間単位の遅延が所望値となるためのフィルタ係数を読み出して前記デジタルフィルタに設定する係数設定部32とを含み、入力されるベースバンド信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延を付与する微調部26とにより構成されていることを特徴とするデジタル変調信号発生装置。ベースバンド信号を所定のサンプリングクロックに同期して出力するベースバンド信号発生段階と、前記発生したベースバンド信号に所望の遅延を与えて出力する遅延処理段階とを有し、前記遅延処理されたベースバンド信号によって変調された変調信号を出力するデジタル変調信号発生方法であって、前記遅延処理段階は、入力されるベースバンド信号を順次記憶し、該記憶したベースバンド信号の読み出しを、前記サンプリングクロックの周期に所望の整数倍を乗じた時間だけ遅れるように制御して、入力されるベースバンド信号に前記サンプリングクロックの周期の所望の整数倍の遅延を付与して出力する粗調処理段階と、連続して入力される複数のベースバンド信号と予め設定された複数のフィルタ係数との乗算を行い、その総和を出力するとともに、該出力信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延が付与されるために必要なフィルタ係数を選択的に設定して、入力されるベースバンド信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延を付与する微調処理段階とを含んでいることを特徴とするデジタル変調信号発生方法。上記文献1のように、デジタル変調信号発生装置は、所定のサンプリングレートで生成出力されるI、Qのベースバンド信号をそれぞれD/A変換して、その出力値でキャリア信号を直交変調して、I、Qのベースバンド信号に応じた振幅と位相をもつデジタル変調信号を生成して出力する構成を有しているから、I、Qのベースバンド信号をサンプリングクロックに同期してメモリに蓄積しつつ、その読み出しタイミングをサンプリングクロックの整数個分遅らせる構成を採用することで、データの出力タイミングを変えることは可能であるが、その場合、サンプリングクロックの周期の整数倍つまり、サンプル単位でのタイミング調整しかできず、より細かなタイミングずれに対応できず、精度の点で十分とは言えなかった。本発明は、この問題を解決し、サンプリングクロックの周期の整数倍に加えて、その周期より短い時間のタイミング調整が可能なデジタル変調信号発生装置および方法を提供することを目的としている。前記目的を達成するために、本発明の請求項1のデジタル変調信号発生装置は、ベースバンド信号を所定のサンプリングクロックに同期して出力するベースバンド信号発生部21と、前記ベースバンド信号発生部から出力されるベースバンド信号に所望の遅延を与えて出力する遅延処理部22とを有し、前記遅延処理部から出力されるベースバンド信号によって変調された変調信号を出力するデジタル変調信号発生装置であって、前記遅延処理部は、入力されるベースバンド信号を順次記憶し、該記憶したベースバンド信号の読み出しを記憶順に行うメモリ24A、24Bと、該メモリに記憶したベーバンド信号に対する読み出しが、前記サンプリングクロックの周期に所望の整数倍を乗じた時間だけ遅れるように制御するメモリ制御部25とからなり、入力されるベースバンド信号に前記サンプリングクロックの周期の所望の整数倍の遅延を付与して出力する粗調部23と、連続して入力される複数のベースバンド信号と予め設定された複数のフィルタ係数との乗算を行い、その総和を出力するデジタルフィルタ27A、27Bと、該デジタルフィルタから出力される信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延が付与されるために必要な複数組のフィルタ係数を予め記憶している係数メモリ31と、該係数メモリから前記サンプリングクロックの周期より短い時間単位の遅延が所望値となるためのフィルタ係数を読み出して前記デジタルフィルタに設定する係数設定部32とを含み、入力されるベースバンド信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延を付与する微調部26とにより構成されていることを特徴とする。また、本発明の請求項2のデジタル変調信号発生方法は、ベースバンド信号を所定のサンプリングクロックに同期して出力するベースバンド信号発生段階と、前記発生したベースバンド信号に所望の遅延を与えて出力する遅延処理段階とを有し、前記遅延処理されたベースバンド信号によって変調された変調信号を出力するデジタル変調信号発生方法であって、前記遅延処理段階は、入力されるベースバンド信号を順次記憶し、該記憶したベースバンド信号の読み出しを、前記サンプリングクロックの周期に所望の整数倍を乗じた時間だけ遅れるように制御して、入力されるベースバンド信号に前記サンプリングクロックの周期の所望の整数倍の遅延を付与して出力する粗調処理段階と、連続して入力される複数のベースバンド信号と予め設定された複数のフィルタ係数との乗算を行い、その総和を出力するとともに、該出力信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延が付与されるために必要なフィルタ係数を選択的に設定して、入力されるベースバンド信号に前記サンプリングクロックの周期より短い時間単位の所望の遅延を付与する微調処理段階とを含んでいることを特徴とする。このように、本発明のデジタル変調信号発生装置および方法は、サンプリングクロックの周期単位の粗調遅延と、デジタルフィルタ方式を用いたサンプリングクロックの周期より短い時間単位の所望の微調遅延とを付与したベースバンド信号を生成することができ、そのベースバンド信号で変調されたデジタル変調信号の出力タイミングを広い範囲できめ細かく調整することができる。したがって、複数のデジタル変調信号発生装置が出力するデジタル変調信号のタイミング合わせが容易に行え、MIMO方式に対応した端末試験を、汎用の複数の複数のデジタル変調信号発生装置で行うことが可能となる。以下、図面に基づいて本発明の実施の形態を説明する。図1は、本発明を適用したデジタル変調信号発生装置20の構成を示している。このデジタル変調信号発生装置20は、ベースバンド信号発生部21、遅延処理部22、D/A変換器41、42および直交変調器50によって構成されている。ベースバンド信号発生部21は、変調に用いるベースバンド信号I、Qを所定周波数fs=1/TsのサンプリングクロックCsに同期して出力する。遅延処理部22は、ベースバンド信号発生部21からのベースバンド信号I、Qを受け、ユーザが指定した遅延を与えて出力するためのもので、粗調部23と微調部26で構成されている。粗調部23は、一対のFIFOメモリ24A、24Bとメモリ制御部25によって構成されており、入力されるベースバンド信号I、QをそれぞれFIFOメモリ24A、24Bに順次記憶させつつ、記憶した順に読み出すことで、書込タイミングと読出タイミングの差分の遅延粗調処理を与える。この書込処理と読出処理は、ベースバンド信号I、Qの出力間隔サンプリングクロック周期に同期して行われるので、その差分による遅延時間は必然的に1サンプル時間Tsの整数P倍となり、この整数Pは、FIFOメモリ24A、24Bのアドレス数の範囲内で任意に設定できる。ただし、後述するように微調部26にも1サンプル時間Tsの整数r倍の固定遅延が含まれるので、メモリ制御部25は、ユーザーの指定整数値Uに対して、U-rに等しい整数値をPとし、その整数値分の遅延を書込タイミングと読出タイミングの間に設定する。このため、粗調部23からは、入力するベースバンド信号I、Qに対してPTsだけ遅延したベースバンド信号I′、Q′が出力される。一方、微調部26は、デジタルフィルタによるデータ補間処理を用いてサンプリングクロック周期より短い時間単位の遅延処理微調処理を行うものであり、一対のFIR型のデジタルフィルタ27A、27B、係数メモリ31、係数設定部32、クリッピング処理部33A、33Bによって構成されている。FIR型のデジタルフィルタ27A、27Bは、サンプリングクロック周期で入力されるベースバンド信号I′、Q′を記憶しつつ順次後段にシフトするために複数R段直列に接続されたフリップフロップ281~28Rと、各フリップフロップ281~28Rの出力にそれぞれ係数k1~kRを乗じる乗算器291~29Rと、乗算器291~29Rの出力を加算してその総和Uを求める加算器30とで構成される。ここで、デジタルフィルタ27A、27Bのタップ数Rを奇数の例えば25とし、入力側から13番目[r=R1/2]の中央のフリップフロップ2813の出力に乗じるフィルタ係数が1、その他のフィルタ係数が0であれば、入力したベースバンド信号I、Qは、それぞれ13個のフリップフロップによる13Tsの固定遅延を受けて出力されることになる。これは13個目のフリップフロップの出力に対してピーク値1となり、他のフリップフロップの出力に対して0となるインパルス応答波形sinx/xに対応したフィルタ係数を設定した例であるが、ここではインパルス応答波形を、ベースバンド信号の1サンプル時間Tsの整数W例えばW=100分の1=ΔTの細かさでずらし、そのずれたインパルス応答波形がサンプリング間隔でとる値をフィルタ係数として与えることで、入力するベースバンド信号I′、Q′に対して、ΔTの整数倍の遅延を与えた信号を生成することができる。これを実現するために、係数メモリ31には、図1に示しているように、ベースバンド信号I、Qのサンプリング間隔Tsを複数Wに分割する各タイミングでピークとなるインパルス応答波形に対応するW組のフィルタ係数k、k、...、k、k、k、...、k、......、k、k、...kが予め記憶されている。例えば、R=25r=13として、図2のaに示すように、ベースバンド信号の連続する25個のデータd1~d25がデジタルフィルタ内に取り込まれた状態を考える。この場合、例えばΔT単位の遅延を0に設定するための1組目のフィルタ係数k~kとし、図2のbのように、インパルス応答波形sinx/xがx=0の位置でとる値1を中間のフィルタ係数kとし、インパルス応答波形sinx/xがx=±2π、±4π、...の位置でとる値0全て0をそれぞれ他のフィルタ係数とすることで、デジタルフィルタの出力値が中間の記憶データd13に等しくなり、この記憶値d13が出力され、次のサンプリングタイミングには中間の記憶データがd14に更新され、その更新されたデータd14が出力され、以下、入力されたデータがrTsだけ遅れて順番に出力されることになる。また、例えば、ΔTの遅延を付与するための2組目のフィルタ係数k~kは、図2のcのように、基準のインパルス応答波形sinx/xを時間軸に沿ってΔT=2π/Wシフトしたインパルス応答波形sinxΔT/に対し、x=0の位置でとる値sinΔT/を中間の13番目のフィルタ係数kとし、x=2πの位置でとる値sin2πΔT/を14番目のフィルタ係数kとし、x=-2πの位置でとる値sin-2πΔT/を12番目のフィルタ係数kとする。つまり、1番目から12番目のフィルタ係数については以下のとおりとなる。k=sin-24πΔT/-24πΔTk=sin-22πΔT/-22πΔT......k=sin[-213-NπΔT]/[-213-NπΔT]......k=sin-4πΔT/k=sin-2πΔT/また、14番目から25番目のフィルタ係数については以下のとおりとなる。k=sin2πΔT/k=sin4πΔT/......k=sin[2N-13πΔT]/[2N-13πΔT]......k=sin22πΔT/k=sin24πΔT/前記同様に、25個の連続するデータd1~d25が取り込まれた状態で、この2組目のフィルタ係数k~kを設定することで、インパルス応答波形sinxΔT/がピークとなるタイミングx=-ΔTに対応する値、即ち、データd12、d13の間をΔT間隔で補間した値のうち、データd13からΔT遅れた補間値hΔTが算出されて出力されることになる。以下、同様に、2ΔTの遅延を付与するための3組目のフィルタ係数のフィルタ係数k~kのうち、中間の13番目のフィルタ係数kは、k=sin2ΔT/2ΔTとなる。また、1番目から12番目のフィルタ係数については以下のとおりとなる。k=sin-24π2ΔT/-24π2ΔTk=sin-22π2ΔT/-22π2ΔT......k=sin[-213-Nπ2ΔT]/[-213-Nπ2ΔT]......k=sin-4π2ΔT/k=sin-2π2ΔT/また、14番目から25番目のフィルタ係数については以下のとおりとなる。k=sin2π2ΔT/k=sin4π2ΔT/......k=sin[2N-13π2ΔT]/[2N-13π2ΔT]......k=sin22π2ΔT/k=sin24π2ΔT/つまり、R1/2=rとし、フィルタ係数を一般式kで表すと、N=rの場合、k=sinMΔT/MΔTN<rの範囲で、k=sin[-2r-NπMΔT]/[-2r-NπMΔT]N>rの範囲で、k=sin[2N-rπMΔT]/[2N-rπMΔT]となる。係数設定部32は、上記のようにサンプリング周期Tsの1/Wの細かさでシフトしたインパルス応答に対応したフィルタ係数の中から、ユーザが任意に指定した値Mに対応する組のフィルタ係数を係数メモリ31から読み出してデジタルフィルタ27に設定して、入力信号に対してデジタルフィルタの構造上必然的に生じる固定遅延rTsに、サンプリング間隔Tsより短い時間ΔT単位の所望の遅延MΔTが付与された信号をサンプリング周期Tsで生成させる。これにより、図3のaに示すように微調部26に入力されたベースバンド信号I′、Q′に対して図3のbのように、rTsMΔTだけ遅延したベースバンド信号I′′、Q′′を、微調部26から出力させることができ、粗調部23でのTs単位の遅延を含めれば、元のベースバンド信号I、Qに対してUTsMΔTの遅延を付与したことになる。また、クリッピング処理部33A、33Bは、デジタルフィルタ27A、27Bによる加算結果がビットオーバーフローして符号反転してしまうことを防止するために、加算結果を上限値以内に制限したベースバンド信号Iout、Qoutを出力する。このようにして、ユーザの指定値U、Mに対してUTsMΔTの遅延を受けたベースバンド信号Iout、Qoutは、D/A変換器41、42によってアナログ信号に変換されて直交変調器50に入力され、そのベースバンド信号Iout、Qoutによって決まる位相と振幅でデジタル変調された高周波の信号Sが出力されることになる。この信号Sの変調信号成分は、遅延処理部22によって、指定値U、Mに対して、UTsMΔTで示される任意の遅延を受けており、ΔTはベースバンド信号のサンプリングクロックの周期Tsに対して十分に細かい間隔に設定できる。このため、共通のサンプリングクロックを受ける他のデジタル変調信号発生器の出力信号と合波して、MIMO端末試験用の信号を生成する場合に、本実施例のデジタル変調信号発生装置20の遅延時間を微細に調整することで、他の信号発生装置の出力信号とのタイミング合わせを正確に行うことができる。なお、上記実施形態では、粗調部23によるサンプリング周期単位の遅延処理の後に、微調部26によるサンプリング周期より短い時間単位の遅延処理を行っていたが、微調部26によるサンプリング周期より短い時間単位の遅延処理の後に、粗調部23によるサンプリング周期単位の遅延処理を行っても良い。また、上記実施形態では、微調部26におけるサンプリング周期より短い時間単位の遅延処理を、デジタルフィルタ27A、27Bの中間記憶値に対してその手前方向にΔT間隔で最大Tsまでずらした間隔で行っていたが、中間記憶値に対してその前後の両方向にΔT間隔で最大±Ts/2までずらした間隔で行うこともできる。その場合も、R1/2=rとし、フィルタ係数を一般式kで表すと、微調の指定値整数のMが-Ts/2W~Ts/2Wの範囲で、前記同様に、N=rのとき、k=sinMΔT/MΔTN<rの範囲で、k=sin[-2r-NπMΔT]/[-2r-NπMΔT]N>rの範囲で、k=sin[2N-rπMΔT]/[2N-rπMΔT]となる。なお、この実施形態では、ベースバンド信号I、Qを遅延処理部22において遅延して直交変調器50に入力していたが、図4に示すように、ベースバンド信号I、Qと、遅延処理部22から出力されるベースバンド信号Iout、Qoutとをデータ選択部51に与え、そのいずれか一方を選択的に出力させてもよい。