アナログ信号をデジタルデータに変換するアナログデジタル変換器において、アナログ信号とフィードバック信号が入力され、これらの信号の差分信号を生成する差分器と、前記差分信号を積分する積分器と、基本クロックを分周して得られる変換クロックに同期して、前記積分器の出力レベルに対応するデューティ比を有するパルス信号を生成するレベル/デューティ変換器と、前記基本クロックに同期して、前記パルス信号をオーバーサンプリングするオーバーサンプラと、0より大きく、かつ1と異なるゲインが設定されると共に、前記オーバーサンプラの出力信号が入力され、この入力された出力信号のデューティ比を1/ゲインに変換して出力するゲイン設定器と、前記ゲイン設定器の出力信号が入力され、この入力された信号を、そのデューティ比に対応するレベルに変換したフィードバック信号を生成し、このフィードバック信号を前記差分器に出力するデューティ/レベル変換器と、前記オーバーサンプラの出力信号が入力され、この入力された信号を処理してデジタルデータを生成するデジタルフィルタと、を備えたことを特徴とするアナログデジタル変換器。前記ゲイン設定器は前記オーバーサンプラの出力信号によって制御され、所定のクロックをカウントするカウンタを具備し、このカウンタによって前記デューティ/レベル変換器に出力する信号を生成するようにしたことを特徴とする請求項1記載のアナログデジタル変換器。前記カウンタはプリセットカウンタであることを特徴とする請求項2記載のアナログデジタル変換器。しかしながら、このようなアナログデジタル変換器およびA/D変換器には、次のような課題があった。図5のアナログデジタル変換器は、正確なデジタルデータを得るためには、可変ゲインアンプ10のゲインが正確でなければならない。このため、抵抗12と13として、相対精度が高い抵抗が必要になり、コストが増加するという課題があった。抵抗12または13を可変抵抗とすると高精度の抵抗は必要ないが、この可変抵抗を調整しなければならないという課題もあった。特に、複数のゲインを切り替える場合は、抵抗12と13として相対精度が高い複数の抵抗セットが必要になり、コストや実装面積が大きくなってしまうという課題もあった。可変ゲインアンプ10を省略して、アナログ信号を直接AD変換器14に入力することも考えられるが、AD変換器14の出力デジタルデータのビット数は固定されているので、アナログ信号のレベルが小さいときはデジタルデータの有効ビット数が小さくなり、精度および分解能が低下してしまうという課題もあった。図6のA/D変換器は低コストで出力デジタルデータのビット数を大きくすることができるという利点はあるが、フルスケールを変えることができないので、低レベルのアナログ信号を高分解能のデジタルデータに変換するときは、やはり図5の可変ゲインアンプ10を前段に付加しなければならないという課題があった。本発明の目的は、入力信号が小さくても高分解能のデジタルデータが得られ、かつ前段の可変ゲインアンプを不要にできるアナログデジタル変換器を実現することにある。このような課題を達成するために、本発明のうち請求項1記載の発明は、アナログ信号をデジタルデータに変換するアナログデジタル変換器において、アナログ信号とフィードバック信号が入力され、これらの信号の差分信号を生成する差分器と、前記差分信号を積分する積分器と、基本クロックを分周して得られる変換クロックに同期して、前記積分器の出力レベルに対応するデューティ比を有するパルス信号を生成するレベル/デューティ変換器と、前記基本クロックに同期して、前記パルス信号をオーバーサンプリングするオーバーサンプラと、0より大きく、かつ1と異なるゲインが設定されると共に、前記オーバーサンプラの出力信号が入力され、この入力された出力信号のデューティ比を1/ゲインに変換して出力するゲイン設定器と、前記ゲイン設定器の出力信号が入力され、この入力された信号を、そのデューティ比に対応するレベルに変換したフィードバック信号を生成し、このフィードバック信号を前記差分器に出力するデューティ/レベル変換器と、前記オーバーサンプラの出力信号が入力され、この入力された信号を処理してデジタルデータを生成するデジタルフィルタと、を備えたものである。簡単な構成でゲインを可変できる。請求項2記載の発明は、請求項1に記載の発明において、前記ゲイン設定器は、前記オーバーサンプラの出力信号によって制御され、所定のクロックをカウントするカウンタを具備し、このカウンタによって前記デューティ/レベル変換器に出力する信号を生成するようにしたものである。ゲイン設定器をデジタル回路で構成できる。請求項3記載の発明は、請求項2に記載の発明において、前記カウンタとしてプリセットカウンタを用いたものである。簡単にゲインを可変できる。本発明によれば以下のような効果がある。請求項1、2および3の発明によれば、デジタル信号に変換するアナログ信号とフィードバック信号の差分を差分器で演算し、この差分器の出力を積分して、この積分した信号のレベルに対応するデューティ比に変換してこの変換した信号をオーバーサンプリングし、このオーバーサンプリングした信号のデューティ比をゲイン設定器で1/ゲインに変換して、この変換した信号をそのデューティ比に対応するレベルを有するフィードバック信号に変換して前記差分器に入力するようにした。ゲイン設定器に設定されるゲインを適切な値に設定することによりフルスケールを変えることができるので、従来必要であった前段のアンプが不要になる。このため、高価なアナログ部品を用いる必要がなくなるという効果がある。特に、前段アンプのゲインを可変するためには相対精度が高い高価な抵抗の組が多数必要であり、また調整が必要であるが、本発明によるとこのような高価な部品や調整が不要になるという効果もある。また、ゲイン設定器として、オーバーサンプラの出力信号で制御され、所定のクロックをカウントするカウンタを用いると、簡単な構成のデジタル回路でゲイン設定器を実現できるという効果もある。さらに、このカウントをプリセットカウンタとすることにより、簡単にゲインを可変できるという効果もある。以下本発明を、図面を用いて詳細に説明する。図1は本発明に係るアナログデジタル変換器の一実施例を示した構成図である。なお、図6と同じ要素には同一符号を付し、説明を省略する。図1において、40はアナログデジタル変換器であり、差分器20、積分器21、発振器22、分周器23、レベル/デューティ変換器24、オーバーサンプラ25、デジタルフィルタ26、ゲイン設定器41、デューティ/レベル変換器27で構成される。本実施例は、図6のA/D変換器と比較すると、ゲイン設定器41が付加されている点が異なる。オーバーサンプラ25の出力信号は、ゲイン設定器41を経由してデューティ/レベル変換器27に入力される。ゲイン設定器41にはゲインGが設定される。ゲイン設定器41はオーバーサンプラ25の出力信号のデューティ比を1/Gにした信号を作成し、デューティ/レベル変換器27に出力する。このアナログデジタル変換器40の動作は、ゲイン設定器41の部分を除くと、図6のアナログデジタル変換器と同じである。ゲインGは通常1より大きな値に設定されるが、1と異なる値であればよい。なお、G=1とすると、図6のA/D変換器と実質的に同じになる。また、G=0とするとゲイン設定器41から信号が出力されないことになるので、当然G>0になる。デジタルデータに変換するアナログ信号とデューティ/レベル変換器27の出力信号であるフィードバック信号は差分器20に入力される。差分器20はこれらの信号の差分であるアナログ信号-フィードバック信号を演算し、積分器21に出力する。積分器21は差分器20の出力信号を積分し、この積分した信号をレベル/デューティ変換器24に出力する。発振器22は基本クロックを出力し、この基本クロックはオーバーサンプラ25およびデジタルフィルタ26に入力される。また、分周器23には基本クロックが入力され、この基本クロックを所定の分周比で分周した変換クロックを生成し、この変換クロックをレベル/デューティ変換器24に出力する。レベル/デューティ変換器24は変換クロックの周期を有し、積分器21の出力レベルに応じたデューティ比を有するパルス信号を生成し、オーバーサンプラ25に出力する。オーバーサンプラ25は、入力された信号を基本クロックのタイミングでオーバーサンプリングし、このオーバーサンプリングした信号をデジタルフィルタ26およびゲイン設定器41に出力する。デジタルフィルタ26は、基本クロックに同期してオーバーサンプラ25の出力信号にデューティ/レベル変換処理およびデシメーションフィルタリング処理を施し、デジタルデータを生成する。ゲイン設定器41は、オーバーサンプラ25の出力信号のデューティ比を1/Gに変換したパルス信号を生成し、デューティ/レベル変換器27に出力する。例えば、ゲイン設定器41に設定されるゲインGを10とすると、ゲイン設定器41は入力されたパルス信号のデューティ比を1/10に変換する。ゲイン設定器41でデューティ比が変換された信号はデューティ/レベル変換器27に入力される。デューティ/レベル変換器27は、ゲイン設定器41の出力に移動平均処理を施し、デューティ比に応じたレベルを示すフィードバック信号に変換して、差分器20に出力する。ゲイン設定器41によって、オーバーサンプラ25の出力信号のデューティ比は1/G倍されてデューティ/レベル変換器27に伝達される。一方、オーバーサンプラ25の出力信号は、そのままデジタルフィルタ26に入力される。アナログデジタル変換器40はデューティ/レベル変換器27の出力信号がアナログ信号のレベルと等しくなる点でバランスするので、図6のアナログデジタル変換器と比較すると、アナログ信号のレベルが1/Gの点でレベル/デューティ変換器24の出力パルス信号のデューティ比=デジタルフィルタ26が出力するデジタルデータが同じになる。このため、図6と比較して、感度を10倍にすることができる。図2に、差分器20に入力されるアナログ信号と、デジタルフィルタ26が出力するデジタルデータの入出力関係を示す。横軸はアナログ信号の電圧値、縦軸はデジタルフィルタ26が出力するデジタルデータの、フルスケールに対する割合である。図2において、50は図6従来例のA/D変換器の入出力関係を表す直線であり、アナログ信号のレベルが0でデジタルデータは0、5Vで100になる。51はゲイン設定器41に設定されるゲインGを10とした場合の入出力関係である。アナログ信号のレベルが0.5Vのときにデジタルデータは100になり、アナログ信号のレベルが0.5V以上になってもデジタルデータは100を維持する。すなわち、アナログデジタル変換器40の感度は10倍になり、アナログデジタル変換器40の前段にゲイン10のアンプを付加した場合と同じ効果を有する。ゲイン設定部41に設定するゲインGを変えることにより、アナログデジタル変換器40の感度を可変することができる。図3に、ゲイン設定器41の構成の一例を示す。図3において、60はN進カウンタであり、オーバーサンプラ25の出力信号がそのイネーブル端子Enに入力される。61は発振器であり、所定の周期を有するクロックをN進カウンタ60のクロック端子に出力する。62は2入力ANDゲートであり、オーバーサンプラ25の出力信号およびN進カウンタ60のCarry端子から出力されるキャリー信号が入力される。2入力ANDゲートの出力はデューティ/レベル変換器27に入力される。なお、発振器61の出力クロックの代わりに、発振器22が出力する基本クロックを用いることもできる。N進カウンタ60は、イネーブル端子Enに入力される信号が高レベルの間発振器61の出力クロックをカウントし、カウント数がNになると1クロックの間キャリー信号を高レベルにしてカウント数をクリアする動作を繰り返す。2入力ANDゲート62は、オーバーサンプラ25の出力信号とキャリー信号が高レベルのときに、その出力を高レベルにする。このため、2入力ANDゲート62の出力信号の平均デューティ比は、オーバーサンプラ25の出力信号のデューティ比の1/Nになる。アナログデジタル変換器40の感度は、Nの値を変えることによって可変することができる。例えば、図2に示すように感度を10倍にするためには、N=10として10進カウンタを用いればよい。なお、2入力ANDゲート62を用いず、N進カウンタ60のリセット端子をオーバーサンプラ25の出力信号で制御するようにしてもよい。図4Aに、図3構成のゲイン設定器の入力信号と出力信号の波形の例を示す。図4Aにおいて、1は入力信号であるオーバーサンプラ25の出力信号、2は出力信号である2入力ANDゲート62の出力信号の波形である。出力信号はN進カウンタ60のカウント値がNになる毎に短時間高レベルになる。このため、平均的なデューティ比は、入力信号の1/Nになる。図4Aからわかるように、図3構成のゲイン設定器は、出力信号が高レベルになる期間が短い。このため、デューティ/レベル変換器27として、時間精度が高い変換器を使用しなければならないという欠点がある。図4Bに、このような欠点を改善したゲイン設定器の入出力信号の波形を示す。出力信号は、入力信号が低レベルに変化したときから、デューティ比が入力信号の1/Nになる期間だけ高レベルになるようにする。このため、N進カウンタ60のキャリー信号の数をカウントし、入力信号が低レベルになったときに、このカウント数×発振器61の出力クロックの周期の間だけ出力信号を高レベルにすればよい。ゲインを変えるためには、N進カウンタ60のN値を変える必要があるが、プリセットカウンタを用いると、簡単にN値を可変することができる。プリセットカウンタは、カウント値がプリセット値になるとキャリー信号を出力してカウント値をリセットする動作を繰り返す部品である。プリセット値はデジタル値で設定できるので、簡単な構成でゲインを可変できるゲイン設定器41を構成できる。このように、デジタル信号を処理するデジタル回路でゲイン設定器41を構成することにより、高価な高精度アナログ部品を使用する必要がなくなる。このため、コストを削減することができる。なお、ゲイン設定器41は図3の構成に限定されることはなく、他の構成のものを用いることもできる。要は、オーバーサンプラ25の出力信号のデューティ比を、1/GGはゲインにする構成であればよい。