Nビットの入力映像データのうちの上位Kビットの入力映像データに応答して第1レベル電圧と第2レベル電圧を出力するデコーダーと、前記第1レベル電圧と第2レベル電圧の入力を受けて、二つの電流を発生させるデルタ電流生成部と、前記デルタ電流生成部で発生された二つの電流を送る二つの伝送線と、前記デルタ電流生成部で発生された二つの電流のうちの一つの電流を、残り下位Lビットのうちの最下位2ビットの入力映像データに応答して分配する電流デジタルアナログ変換部と、前記デルタ電流生成部で発生された二つの電流のうちの他の一つの電流と前記電流デジタルアナログ変換部を介して出た電流の印加を受けて出力電圧を生成する出力バッファー増幅部と、入力情報によって前記伝送線の電流を制御するスイッチ部と、前記デルタ電流生成部で発生された二つの電流の伝送経路を制御する二つの掛け算器と、を具備することを特徴とするデータドライバーのデジタルアナログ変換装置。前記デルタ電流生成部は第1増幅器を具備して、前記第1増幅器は、第1入力端子に前記第1レベル電圧が印加されて、第2入力端子に前記第2レベル電圧が印加されて、第1出力端子でネガティブ出力電流を生成して、第2出力端子でポジティブ出力電流を生成する差動出力増幅器であることを特徴とする請求項1に記載のデータドライバーのデジタルアナログ変換装置。前記伝送線は、前記ネガティブ出力電流を前記出力バッファー増幅部に印加する第1伝送線と、前記ポジティブ出力電流を、前記電流デジタルアナログ変換部を介して前記出力バッファー増幅部に印加する第2伝送線と、を具備することを特徴とする請求項2に記載のデータドライバーのデジタルアナログ変換装置。前記第1伝送線は荒い補間を遂行して、前記第2伝送線は微細補間を遂行することを特徴とする請求項3に記載のデータドライバーのデジタルアナログ変換装置。前記出力バッファー増幅部は、反転端子に前記第2レベル電圧または前記第1レベル電圧が印加される第2増幅器と、前記第2増幅器の出力と前記第1伝送線から印加された電流または前記第2伝送線から印加された電流によって補間された電圧が加わる加算器と、前記加算器の出力を増幅させて前記出力電圧を生成する内部増幅器と、を含むことを特徴とする請求項3に記載のデータドライバーのデジタルアナログ変換装置。前記第2増幅器は前記第1増幅器のトランスコンダクタンスの2倍に該当するトランスコンダクタンスを有することを特徴とする請求項5に記載のデータドライバーのデジタルアナログ変換装置。前記電流デジタルアナログ変換部は、2ビット電流デジタルアナログ変換器を使用することを特徴とする請求項6に記載のデータドライバーのデジタルアナログ変換装置。前記デコーダーは、6ビット抵抗列デジタルアナログ変換器を使用することを特徴とする請求項1に記載のデータドライバーのデジタルアナログ変換装置。Nビットの入力映像データのうちの上位Kビットの入力映像データに応答して、第1レベル電圧と第2レベル電圧を出力する段階と、前記第1レベル電圧と第2レベル電圧の入力を受けてネガティブ出力電流及びポジティブ出力電流を生成する段階と、第1伝送線を通じて前記ネガティブ出力電流及びポジティブ出力電流のうちの何れか一つの電流を送る段階と、第2伝送線を通じて他の一つの電流を送るが、電流デジタルアナログ変換器を通じて残り下位Lビットの入力映像データによって分配して送る段階と、前記第1レベル電圧または前記第2レベル電圧の入力を受けて前記第1伝送線及び前記第2伝送線を通じて伝送された電流によって補間された電圧を加えて出力電圧を生成する段階と、を具備することを特徴とするデータドライバーのデジタルアナログ変換方法。前記段階以後、前記第1伝送線と前記第2伝送線の伝送経路を変える段階、をさらに具備することを特徴とする請求項9に記載のデータドライバーのデジタルアナログ変換方法。前記段階は、6ビット抵抗列デジタルアナログ変換器を使用することを特徴とする請求項9または10に記載のデータドライバーのデジタルアナログ変換方法。前記段階は、前記第1伝送線で荒い補間を遂行することを特徴とする請求項9または10に記載のデータドライバーのデジタルアナログ変換方法。前記段階は、前記第2伝送線で微細補間を遂行して、2ビット電流デジタルアナログ変換器を使用することを特徴とする請求項9または10に記載のデータドライバーのデジタルアナログ変換方法。前記段階は、前記第1レベル電圧の入力を受ける場合には前記第1伝送線及び前記第2伝送線を通じて伝送された電流によって補間された電圧を陰の方向に加えて出力電圧を生成して、前記第2レベル電圧の入力を受ける場合には前記第1伝送線及び前記第2伝送線を通じて伝送された電流によって補間された電圧を陽の方向に加えて出力電圧を生成することを特徴とする請求項9または10に記載のデータドライバーのデジタルアナログ変換方法。本発明が解決しようとする技術的課題は、デルタ電流生成部と出力バッファー増幅器との間のトランスコンダクタンスの割合を調整して、電流伝送路を制御することを通じて下位ビットに該当する入力情報をアナログ信号に変換させることで、データドライバーの面積を減少させることができるデータドライバーのデジタルアナログ変換器及びその変換方法を提供することにある。前記技術的課題を達成するための本発明によるデータドライバーのデジタルアナログ変換装置は、Nビットの入力映像データのうちで上位Kビットの入力映像データに応答して、第1レベル電圧と第2レベル電圧を出力するデコーダー、前記第1レベル電圧と第2レベル電圧の入力を受けて、二つの電流を発生させるデルタ電流生成部、前記デルタ電流生成部で発生された二つの電流を送る二つの伝送線、前記デルタ電流生成部で発生された二つの電流のうちで一つの電流を残り下位Lビットのうちで最下位2ビットの入力映像データに応答して分配する電流デジタルアナログ変換部、前記デルタ電流生成部で発生された二つの電流のうちで他の一つの電流と前記電流デジタルアナログ変換部を経て出た電流の印加を受けて出力電圧を生成する出力バッファー増幅部及び入力情報によって前記伝送線の電流を制御するスイッチ部を具備することを特徴とする。一方、前記他の技術的課題を達成するための本発明によるデータドライバーのデジタルアナログ変換方法は、Nビットの入力映像データのうちで上位Kビットの入力映像データに応答して第1レベル電圧と第2レベル電圧を出力する段階、前記第1レベル電圧と第2レベル電圧の入力を受けてネガティブ出力電流及びポジティブ出力電流を生成する段階、第1伝送線を通じて前記ネガティブ出力電流及びポジティブ出力電流のうちで何れか一つの電流を送る段階、第2伝送線を通じて他の一つの電流を送るが、電流デジタルアナログ変換器を通じて残り下位Lビットのうちで最下位2ビットの入力映像データによって分配して送る段階、前記第1レベル電圧または、前記第2レベル電圧の入力を受けて、前記第1伝送線及び前記第2伝送線を通じて伝送された電流によって補間された電圧を加えて出力電圧を生成する段階、を具備することを特徴とする。本発明によるデータドライバーのデジタルアナログ変換装置によれば、デルタ電流生成部と出力バッファー増幅部との間のトランスコンダクタンスの割合を調整して、電流伝送路を制御することを通じて下位ビットに該当する映像データをアナログ信号に変換させることで、データドライバーの面積を画期的に減少させることができるだけでなく、共通モード帰還回路を使わなくてデルタ電流生成部を具現することができて、追加的な面積増加がないという長所がある。本発明は、全体Nビットのうちで上位Kビット抵抗列を利用したデコーダーを使用して階調電圧を出力し、残りの下位Lビットはデルタ電流生成部と電流を利用したデジタルアナログ変換部を使用して階調電圧を補間して補間電圧を出力することで全体ビットの階調を表示するものである。全体ビットを10ビットに仮定する時、抵抗列で上位6ビットを担当し、残り下位4ビットを補間して、総10ビット階調を満足させる。この時、補間される下位ビット数が増加するほど出力電圧の線形性が悪くなる問題点を解決するために本発明では電流デジタルアナログ変換器を取り入れた。すなわち、デルタ電流生成部で発生した電流を線形性が保障される電流デジタルアナログ変換器を通じて一定に分けて出力バッファー増幅器で印加する方式である。この時、下位4ビットを4ビット電流デジタルアナログ変換器を通じて補間すれば線形性を保障することができるが、4ビット電流デジタルアナログ変換器の面積がデータドライバーで占める比重が小さくない問題がある。本発明ではこのような点をさらに補うために2ビット電流デジタルアナログ変換器を使った。4ビット電流デジタルアナログ変換器で2ビット電流デジタルアナログ変換器に変えながら残るようになる残り下位2ビットデルタ電流生成部で発生した二つの電流を出力バッファー増幅器で印加させる電流伝送路を制御することで満たしてくれた。2ビット電流デジタルアナログ変換器の面積は、4ビット電流デジタルアナログ変換器のおおよそ30~40として、面積の面で大きい利点を有する。以下では、本発明の具体的な実施例を、図面を参照して詳しく説明する。図5Aないし図5Bは、本発明によるデータドライバーのデジタルアナログ変換装置の構造を示す図面である。図5Aは、本発明によるデータドライバーのデジタルアナログ変換装置において、反転端子に第2レベル電圧が印加される場合を示す図面であり、図5Bは、反転端子に第1レベル電圧が印加される場合を示す図面である。図5Aないし図5Bを参照すれば、本発明によるデータドライバーのデジタルアナログ変換装置は、デコーダー510、デルタ電流生成部520、二つの伝送線531、532、電流デジタルアナログ変換部540、出力バッファー増幅部550、スイッチ部560及び二つの掛け算器571、572を具備する。前記デコーダー510は、Nビットの入力映像データのうちで上位Kビットの入力映像データに応答して第1レベル電圧と第2レベル電圧を出力する。前記デコーダー510は6ビットの抵抗列デジタルアナログ変換器であることがある。前記デルタ電流生成部520は、前記第1レベル電圧と第2レベル電圧の入力を受けて二つの電流を発生させて、所定のトランスコンダクタンスを有する差動出力の第1増幅器でなされる。前記第1増幅器は、第1入力端子に前記第1レベル電圧が印加されて、第2入力端子に前記第2レベル電圧が印加される。また、前記第1増幅器は第1出力端子でネガティブ出力電流を生成して、第2出力端子でポジティブ出力電流を生成する。すなわち、前記デルタ電流生成部520の構造は、シングルエンデッド出力ではない差動出力増幅器の形態を有する。差動出力増幅器の構造は、共通モードフィードバックが出力端に存在しなければならない。しかし、本発明ではデルタ電流生成部520の二つの出力端子を2ビット電流デジタルアナログ変換部540と出力バッファー増幅部550のローインピーダンスノードである加算器552に連結させることで、共通モードフィードバック構造をとり除いた。前記二つの伝送線531、532は、前記ネガティブ出力電流及びポジティブ出力電流を前記出力バッファー増幅部550に送る。第1伝送線531は前記ネガティブ出力電流を前記出力バッファー増幅部550に印加してくれて、第2伝送線532は前記ポジティブ出力電流を、前記電流デジタルアナログ変換部540を経て前記出力バッファー増幅部550に印加する。前記第1伝送線531は荒い補間を遂行して、前記第2伝送線532は微細補間を遂行する。これに対しては図7で詳しく説明する。前記電流デジタルアナログ変換部540は、前記ポジティブ出力電流を映像データの残り下位Lビットのうちで最下の2ビットの入力に応答して分配する。したがって、前記電流デジタルアナログ変換部540は、2ビットの電流デジタルアナログ変換器を使用することが望ましい。出力バッファー増幅部550は前記デルタ電流生成部520で発生された二つの電流のうちでネガティブ出力電流と前記電流デジタルアナログ変換部540を経て出た電流の印加を受けて出力電圧を生成する。前記出力バッファー増幅部550は、第2増幅器551、加算器552及び内部増幅器553を具備する。前記第2増幅器551は反転端子に前記第2レベル電圧または前記第1レベル電圧が印加されて、所定のトランスコンダクタンスを有する。第2増幅器552のトランスコンダクタンスはデルタ電流生成部520である第1増幅器のトランスコンダクタンスとの関係によって決まって、前記第1増幅器のトランスコンダクタンスの2倍に該当するトランスコンダクタンスを有することが望ましい。前記加算器552では前記第2増幅器551の出力と前記第1伝送線531、または前記第2伝送線532から印加されるか、または抜け出た電流によって補間された電圧が加わるか、または引かれる。すなわち、前記加算器552に印加されるか、または前記加算器552から抜け出た電流に該当する電圧が前記第2増幅器551の出力電圧に加わるか、または引かれた後内部増幅器553を経て最終出力電圧に出力される。この時、出力端子では出力バッファー増幅部550に入力される電圧が第2レベル電圧である場合、加算器552に印加された電流に該当する電圧程度増加された電圧が最終出力電圧に出力される。一方、出力バッファー増幅部550に入力される電圧が第1レベル電圧である場合には、加算器552から抜け出た電流に該当する電圧程度減少された電圧が最終出力電圧に出力される。前記スイッチ部560はターンオンまたはターンオフされてネガティブ出力電流の伝送可否を制御する。また、第1掛け算器571及び第2掛け算器572は、入力情報によって前記伝送線の伝送経路を制御する。抵抗列デジタルアナログ変換器でなされたデコーダー510での上位6ビット、電流デジタルアナログ変換部540での下位2ビットのみでは総階調10ビットを満足させることができない。この点を解決するために考案された構造がトランスコンダクタンスの割合が接木されているデルタ電流生成部520と出力バッファー増幅部550及び伝送線531、532の電流伝送経路を制御する構造である。デルタ電流生成部520で発生されるデルタ電流のうちでネガティブ出力を通じて出る電流を出力バッファー増幅部550に印加することで出力バッファー増幅部550の出力直流電圧をシフトする。この方法は4ビットに該当する電圧のうちで荒い電圧を確保してくれることとして、ネガティブ出力電流を通じて荒い補間を遂行するようになる。これを通じて電流デジタルアナログ変換部540を4ビットから2ビットに減らしながら残る2ビットのうちで1ビットに該当する階調を満たしてくれる。デルタ電流生成部520と出力バッファー増幅部550の第2増幅器551のバイアス条件を、意図的に差を置いてトランスコンダクタンスの割合を12に作った状況で電流デジタルアナログ変換部540の入力端に入って行って電流デジタルアナログ変換部540の出力端に出た電流とデルタ電流生成部520のまた他の出力電流の伝送経路を第1掛け算器571及び第2掛け算器572を通じて変える。すなわち、第1掛け算器571及び第2掛け算器572に印加される下位ビットの信号がロジッグハイである場合には、ネガティブ出力電流及びポジティブ出力電流が加算器552に印加されて、下位ビットの信号がロジッグローである場合には、ネガティブ出力電流及びポジティブ出力電流が加算器552から抜け出るようになる。これを通じて出力バッファー増幅部550の出力電圧が出力バッファー増幅部550の入力電圧である第2レベル電圧からポジティブ方向に増加するか、また他の入力電圧である第1レベル電圧からネガティブ方向に減少するようにしてくれる。これを通じて一つ残った1ビット階調を満足させてくれるようになる。本発明によるデータドライバーのデジタルアナログ変換装置は、抵抗列デジタルアナログ変換器を既存の8ビットから6ビットに減らすことで抵抗列デジタルアナログ変換器の面積を14倍に減らした。また、デルタ電流生成部520と出力バッファー増幅部550との間のトランスコンダクタンスの割合を調整して、2ビットの電流デジタルアナログ変換器を使用して、電流伝送路を制御する技法を通じて電流デジタルアナログ変換器の面積を画期的に減らした。また、電流デジタルアナログ変換器を4ビットから2ビットに減少させることによって残る2ビットは、前記言及したデルタ電流伝送経路制御とトランスコンダクタンスの割合を調整する技法を通じて荒い補間と微細補間ができるようにすることで総階調を満たしてくれた。このような方法を通じてデータドライバーデジタルアナログ変換装置の面積を大幅に減らしただけでなく、線形性を保障して良い性能を得ることができる。図6は、4ビット電流デジタルアナログ変換器の面積を示した図表であり、2ビットに減らした時に減る面積を示す。図6は、電流デジタルアナログ変換器のビット数に従って要求される正確度とそれによる面積に関するものである。電流デジタルアナログ変換器ビット数が増加してもINL0.5LSB条件を満たさなければならないためにビット数が増加することによって要求される正確度が増加するようになって、また、要求される正確度が増加することによって面積が増加するようになる。4ビットの電流デジタルアナログ変換器で2ビットの電流デジタルアナログ変換器に減るようになれば面積が60~70減る。本発明では2ビット電流デジタルアナログ変換器を組み合わせることで、データドライバーで大きいイシューになっている面積減少の面で大きい利点を有するようになる。図7は、本発明によるデジタルアナログ変換装置で電流伝送経路を変えることで出力電圧が変わることに対する概念図である。図7のは、本発明の荒い補間が生じないでポジティブな方向に微細補間が生じた時を示したものである。6ビットデコーダー510から出た第2レベル電圧で2ビット電流デジタルアナログ変換部540で微細補間を遂行する。これを通じてVL4までの電圧を出力電圧で作り出す。この時は、スイッチ部560がターンオフされて荒い補間は生じない。図7のは、本発明の荒い補間と微細補間がポジティブな方向に生じた時を示したものである。スイッチ部560がターンオンされて第2レベル電圧からVL4で残り下位2ビットに該当する電圧を荒い補間を通じて出力直流電圧をシフトして乗せる。その後2ビット電流デジタルアナログ変換器で微細補間を遂行してVL4でVL2間の電圧を出力電圧で作り上げる。図7のは、本発明の荒い補間が生じないでネガティブな方向に微細補間が生じた時を示したものである。図7のは、本発明の荒い補間と微細補間がネガティブな方向に生じた時を示したものである。図7のと図7のは、ネガティブ方向に第1レベル電圧で出力電圧を減少させて所望の電圧を作り出すことに対する図である。原理は図7の及び図7のと同じであり、差異点はネガティブ方向に出力電圧を減少させるというものである。図8は、本発明によるデータドライバーのデジタルアナログ変換方法の流れを示す図面である。図8を参考すれば、本発明によるデータドライバーのデジタルアナログ変換方法は、第1レベル電圧と第2レベル電圧を出力する段階、ネガティブ出力電流及びポジティブ出力電流を生成する段階、第1伝送線を通じる伝送段階、第2伝送線を通じる伝送段階及び出力電圧を生成する段階を具備する。前記第1レベル電圧と第2レベル電圧を出力する段階では、総Nビットの入力映像データのうちで上位Kビットの入力映像データに応答して、第1レベル電圧と第2レベル電圧を出力する。普通は10ビットの入力映像データのうちで上位6ビットの入力映像データを処理するために6ビット抵抗列のデジタルアナログ変換器を使用する。以後、前記第1レベル電圧と第2レベル電圧の入力を受けて、ネガティブ出力電流及びポジティブ出力電流を生成する。前記第1伝送線を通じる伝送段階では、前記第1伝送線を通じて前記ネガティブ出力電流及びポジティブ出力電流のうちで何れか一つの電流を送って、前記第2伝送線を通じる伝送段階では第2伝送線を通じて他の一つの電流を送るが、電流デジタルアナログ変換器を通じて下位Lビットのうちで最下位2ビットの入力映像データによって分配して送る。この時、第1伝送線では荒い補間を遂行して、前記第2伝送線では微細補間を遂行する。前記出力電圧を生成する段階では、前記第1レベル電圧または前記第2レベル電圧の入力を受けて、前記第1伝送線及び前記第2伝送線を通じて伝送された電流によって補間された電圧を加えて出力電圧を生成する。すなわち、前記第1伝送線での荒い補間及び前記第2伝送線での微細補間を通じて前記第1レベル電圧と前記第2レベル電圧との間で補間された電圧を求めて、これを前記第1レベル電圧または前記第2レベル電圧に加えて出力電圧を生成する。この時、前記出力バッファー増幅部550で第1レベル電圧の入力を受ける場合には、前記第1伝送線及び前記第2伝送線を通じて伝送された電流によって補間された電圧を陰の方向に加えて出力電圧を生成して、前記出力バッファー増幅部550で第2レベル電圧の入力を受ける場合には、前記第1伝送線及び前記第2伝送線を通じて伝送された電流によって補間された電圧を陽の方向に加えて出力電圧を生成する。一方、前記第2伝送線を通じる伝送段階以後、スイッチ制御を通じて前記第1伝送線と前記第2伝送線の伝送経路を変えることで、下位ビットの入力映像データをアナログ信号に効率的に変えることができる。以上では、本発明に対する技術思想を添付図面とともに敍述したが、これは本発明の望ましい実施例を例示的に説明したものであって、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を有した者なら誰も本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。