"少なくとも一対の電極と、前記一対の電極の間に形成された相変化膜とを有し、パルス電気信号の印加によって前記相変化膜に生じる抵抗変化を利用して情報の記録および消去を行う相変化型不揮発性メモリを備えた不揮発性半導体記憶装置であって、前記相変化膜は、その抵抗率が温度の上昇によって減少する温度領域を有し、前記相変化膜の間には、前記相変化膜を2つの領域に分離する中間膜が挿入され、前記中間膜の熱伝導率は、前記相変化膜の熱伝導率よりも大きく、前記中間膜の抵抗率は、前記相変化膜の抵抗率よりも小さいことを特徴とする不揮発性半導体記憶装置。前記中間膜は、金属からなることを特徴とする請求項1記載の不揮発性半導体記憶装置。前記中間膜は、カーボンナノチューブからなることを特徴とする請求項1記載の不揮発性半導体記憶装置。前記中間膜は、グラフェンからなることを特徴とする請求項1記載の不揮発性半導体記憶装置。前記相変化膜は、前記中間膜の融点よりも低い温度で相転移する材料からなることを特徴とする請求項1記載の不揮発性半導体記憶装置。前記中間膜の膜厚をdとし、前記相変化膜と前記中間膜との合計の膜厚をD、前記中間膜の抵抗をRm、前記中間膜が挿入されているときの前記相変化膜の抵抗をRg、前記中間膜が挿入されていないときの前記相変化膜の抵抗をRoとしたとき、の関係が成り立つことを特徴とする請求項1記載の不揮発性半導体記憶装置。前記相変化膜に前記パルス電気信号を印加する手段がMOSトランジスタまたはダイオードであることを特徴とする請求項1記載の不揮発性半導体記憶装置。前記中間膜によって分離された2つの領域における前記相変化膜の膜厚は、互いに等しいことを特徴とする請求項1記載の不揮発性半導体記憶装置。本発明が対象としている相変化メモリは、パルス電流を印加して相変化膜を結晶化/非晶質化させることにより情報を記録するメモリである。相変化メモリの隣り合うメモリセル同士は、絶縁膜によって素子分離されており、メモリセルにパルス電流を印加すると、電流パスとなる相変化膜にジュール熱が発生する。その際、素子分離用の絶縁膜には電流が流れず、熱源とならないことから、1つのメモリセルの相変化膜全体を結晶化して情報の書き換えセットを行うと、相変化膜の中心部と周辺部絶縁膜との隣接部との間に温度差が生じ、相変化膜の中心部分が過剰に加熱されてしまうことになる。一般的に、相変化膜の電気伝導度は、温度依存性を持っている。そして、電気伝導度の温度依存性が正である場合、書き換えのために印加するパルスは、通常、電圧一定パルスであるために、温度が上昇するとより多くの電流が流れ、過剰なジュール熱の発生によって、温度がさらに上昇することになる。相変化膜の書き換え電流は、上下の金属電極間において相変化膜全体に流れる電流の積分値であり、相変化膜の任意の位置に書き換えに必要な最低限の電流が流れれば十分である。ところが、前述の通り、相変化膜には、温度上昇によって書き換えに必要な電流以上の過剰な電流が流れてしまうため、書き換え電流および書き換え電力を低減することができないという問題がある。そこで、電圧一定パルスではなく、電流一定パルスで書き換えを行えば、前述した過剰な電流を防止できる可能性がある。しかしながら、ジュール加熱による相変化膜の温度は、一般的に数nsで飽和するため、電流の制御は、サブnsオーダーで行う必要がある。ところが、一般的に電流パルスの立ち上がりには数十ns程度を要するため、前述した相変化膜の温度上昇による電気伝導度の変化に起因する電流増加に対して電流補償が追従できず、電流一定パルスによる書き換え方式でも電力の低減は困難である。従って、書き換え電流を低減するためには、従来に無い新たな手段が必要となる。本発明の目的は、相変化メモリの書き換え電流および書き換え電圧を低減することのできる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本発明の好ましい一態様である不揮発性半導体記憶装置は、少なくとも一対の電極と、前記一対の電極の間に形成された相変化膜とを有し、パルス電気信号の印加によって前記相変化膜に生じる抵抗変化を利用して情報の記録および消去を行う相変化型不揮発性メモリを備えた不揮発性半導体記憶装置であって、前記相変化膜は、その抵抗率が温度の上昇によって減少する温度領域を有し、前記相変化膜の間には、前記相変化膜を2つの領域に分離する中間膜が挿入され、前記中間膜の熱伝導率は、前記相変化膜の熱伝導率よりも大きく、前記中間膜の抵抗率は、前記相変化膜の抵抗率よりも小さいものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。書き換え時に発生する相変化膜内の熱を中間膜を通じて放熱することにより、相変化膜の抵抗が減少するので、情報書き換え時の電流増加を防止して書き換え電流を低減することができる。また、相変化膜の温度分布を中心部と周辺部で平均化することができるので、相変化膜全体を均一に結晶化することができ、書き換え時の電力を低減することができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。本実施の形態では、相変化膜の電気伝導度の温度依存性が正の依存性を示す相変化メモリにおいて、メモリセルにパルス電流を印加して情報の書き換えセットを行う際、相変化膜の中間に挿入した中間金属膜を利用した局所冷却による書き換え電流および書き換え電力の低減を図った例について説明する。まず、モデルを用いた数値計算により、本実施の形態における書き換え電流電力低減効果について説明する。ここでは、図1に示した円筒座標系によるrz面での二次元熱計算を行い、書き換えに必要な電圧、電流および電力を見積もった。なお、同図aに示す座標系のz軸と、同図bに示す座標系のz軸とは同一のものである。また、図2に示すように、記憶素子は、中心軸に対して円対称の形をしており、記憶保持部である相変化膜2a、2bの周辺は、絶縁膜酸化シリコン膜3で覆われている。さらに、第1の相変化膜2aは下部電極4aに電気的に接続され、第2の相変化膜2bは上部電極4bに電気的に接続されている。図1bに示すように、一対の金属電極下部電極4a、上部電極4bで挟まれた2層の相変化膜2a、2bの真ん中に相変化膜2a、2bよりも熱伝導率が高い金属材料からなる中間金属膜1膜厚=dナノメータを挿入し、この中間金属膜1の電気伝導率を106/1.2S/mと仮定した。また、パラメータの温度依存性は、相変化膜2a、2bの電気伝導率のみとし、書き換えに必要な電力値電流値の見積もり方法は、相変化膜2a、2bと素子分離用絶縁膜酸化シリコン膜との境界面における温度の最高値が相変化材料の融点を超える値とした。なお、一般的な相変化材料であるGe2Sb2Te5の面心立方構造の電気伝導度は、温度の増加に対して増加することが知られている例えば、BLeeらJApplPhys,97,093509。図3は、上記モデルを用いて計算した書き換え電圧同図a、書き換え電流同図b、書き換え電力同図cの中間金属膜膜厚依存性を示すグラフである。計算の結果、中間金属膜1の膜厚dが厚くなると、書き換え電流および書き換え電力が低減することが分かった。これは、中間金属膜1によって不均一に加熱された相変化膜2a、2bの中間金属膜1による局所的な冷却効果、および円筒型の記憶素子の中心部と周辺部での温度の均一化による効果であると考えられる。相変化膜2a、2bの書き換え電流は、上下の金属電極下部電極4a、上部電極4b間において相変化膜2a、2b全体に流れる電流の積分値である。相変化膜2a、2bの間に中間金属膜1を挿入しない場合には、パルス電圧の印加によって相変化膜2a、2bに電流が流れた際、隣り合うメモリセルを分離する絶縁膜酸化シリコン膜には電流が流れず、熱源とならないため、相変化膜2a、2bの中心部付近と周辺部との間に温度差が生じる。よって、相変化膜2a、2bの全体を結晶化して情報を書き換えると、相変化膜2a、2bの中心部を過剰に加熱してしまうことになる。ここで用いている相変化膜2a、2bは、温度の上昇によって電気伝導度が上昇する正の依存性ため、より多くの電流が流れ、書き換え電力が上昇することになる。これに対し、相変化膜2a、2bの間に中間金属膜1を挿入した場合には、中間金属膜1を介して相変化膜2a、2bの中心部から周辺部へと熱が拡散する。これにより、相変化膜2a、2bの中心部と周辺部の温度差を少なくすることができるので、相変化膜2a、2bの中心部に過剰な電流が流れるのを防ぎ、書き換え電流電力を低減させることができる。さらに、中間金属膜1の存在によって、中間金属膜1の近傍の相変化膜2a、2bが冷却され、電気伝導度が減少するすなわち高抵抗状態になるため、相変化膜2a、2bの全抵抗が減少する。これにより、書き換え電流電力が低減されることになる。なお、ここでは相変化膜2a、2bの間に金属材料からなる中間膜中間金属膜1を挿入したが、相変化膜2a、2bよりも小さな抵抗率を持つ材料であれば、金属材料以外のものを使用することもできる。他方、中間膜に相変化材料よりも大きい抵抗率を持つ材料を用いた場合は、中間膜からの発熱が大きくなり、相変化膜2a、2bの冷却効果が十分に得られなくなる。図4は、熱計算により見積もった書き換え電圧同図a、書き換え電力同図b、書き換え電流同図cの中間金属膜膜厚依存性を示すグラフである。中間金属膜1の膜厚dが厚くなるに伴い、書き換え電力および書き換え電流は、いったん減少した後に増加することが分かる。これは、中間金属膜1による相変化膜2a、2bの冷却効果が大き過ぎると、相変化膜2a、2b全体の温度が下がり、より多くの電力電流が必要となるためである。次に、中間金属膜1の膜厚と相変化膜2a、2bの膜厚との関係を導く。図1bに示すように、相変化膜2a、2bの間に挿入した中間金属膜1の膜厚をd、相変化膜2a、2bと中間金属膜1との合計の膜厚をDとし、半径をr0とする。ここで、相変化膜2a、2bの熱伝導率をκg、中間金属膜1の熱伝導率をκmとすると、本実施の形態では、中間金属膜1として相変化膜2a、2bよりも熱伝導率の小さい材料を選んでいることから、それぞれの熱伝導率の関係は、下記の式1で表される。κg<κm1また、図1cに示すメモリセルの等価回路において、第1の相変化膜2aの膜厚と第2の相変化膜2bの膜厚が等しい場合を考える。ここで、相変化膜2a、2bの位置r,φ,zにおける微小体積当たりの抵抗をρgr,φ,zとすると、図1dに示すr-φ面符号5で示す面に平行な厚さdzを有する相変化膜2bの位置zにおける抵抗Rgと、中間金属膜1の抵抗Rmとの関係は、相変化膜2a、2bの抵抗率ρgが中間金属膜1の抵抗率ρmよりも大きいρg>ρmことから、Rm>Rgとなる。また、相変化膜2a、2bの間に中間金属膜1を挿入しない場合の相変化膜2bの抵抗をR0とすると、Ro<Rgの関係が成り立つ。これは、中間金属膜1を挿入することにより、相変化膜2a、2bの温度が中間金属膜1の冷却効果によって低下し、相変化膜2a、2bの電気伝導率が低下するすなわち抵抗が上昇するためである。中間金属膜1を挿入する前の相変化膜2a、2bの抵抗はRoD、中間金属膜1を挿入した後の相変化膜2a、2b、中間金属膜1の合成抵抗は、RgD-dRmdと表される。そして、相変化膜2a、2bの抵抗RoDと合成抵抗RgD-dRmdがRoD<RgD-dRmdの関係を満たす場合において、中間金属膜1の挿入による相変化膜2a、2bの抵抗上昇に起因する書き換え電流電力の低減効果が得られる。以上を整理すると、の関係が成り立つ。つまり、中間金属膜1の膜厚dは、少なくとも条件2を満たすことが必要である。なお、ここでは、第1の相変化膜2aの膜厚と第2の相変化膜2bの膜厚が等しい場合について説明したが、両者の膜厚が等しくない場合でも、中間金属膜1の挿入による書き換え電流電力低減の効果が得られる。ただし、両者の熱容量が同じであれば、第1の相変化膜2aと第2の相変化膜2bの温度分布が中間金属膜1に対して位置対称の関係となるため、温度低減による書き換え電流電力抑制効果はより顕著となる。よって、中間金属膜1は、相変化膜2a、2bの中間位置に挿入することが望ましい。また、ここでは、2層の相変化膜2a、2bの中間に低熱伝導率の中間金属膜1を挟む例を挙げたが、図5に示すように、相変化膜2を複数層に分け、各相変化膜2の間に低熱伝導率の中間金属膜1を挟んだ構造を採用しても差し支えない。この場合でも、中間金属膜1とそれに隣接する2層の相変化膜2、2との関係が、前述した条件2を満たすようにすることで大きな書き換え電流電力低減効果が得られる。次に、図6~図18を用いて、本実施の形態による相変化メモリの製造方法を工程順に説明する。まず、図6に示すように、面方位100の単結晶シリコンからなるp型の半導体基板以下、基板という100を用意する。基板100としては、単結晶シリコン基板の他、例えばSOI基板、単結晶Ge基板、GOI基板、結晶に歪み応力を加えた歪みシリコン基板などを用いても差し支えない。次に、窒化シリコン膜図示せずをマスクに用いたドライエッチングで基板100に溝を形成した後、この溝内に酸化シリコン膜101を埋め込む。続いて、化学的機械的研磨法で基板100の表面を平坦化し、素子分離溝102を形成することにより、トランジスタが形成される活性領域を画定する。次に、基板濃度調整用不純物のイオン注入と引き延ばし熱処理、およびしきい値電圧調整用不純物のイオン注入と活性化熱処理を行う。続いて、基板100の表面を希釈フッ酸水溶液によって洗浄した後、熱酸化処理を行うことにより、基板100の表面に膜厚3nm程度の酸化シリコン膜からなるゲート絶縁膜103を形成する。ゲート絶縁膜103としては、酸化シリコン膜以外の絶縁膜、例えば酸化シリコン膜の表面付近を窒化処理した酸窒化シリコン膜SiON膜や、種々の金属を酸化処理または窒化処理して形成したhigh-k膜、あるいはこれらの積層膜などを用いても差し支えない。次に、図7に示すように、ゲート絶縁膜103の上部にCVD法で多結晶シリコン膜104aと、酸化シリコン膜からなるキャップ絶縁膜105とを順次堆積する。多結晶シリコン膜104aには、その導電型をn型にするために、成膜中にリンPまたはヒ素Asを導入する。多結晶シリコン膜104aは、ゲート電極材料となるものであるが、他のゲート電極材料として、例えばシリサイド膜や金属膜などを用いても差し支えない。次に、図8に示すように、フォトレジスト膜をマスクに用いたドライエッチングでキャップ絶縁膜105と多結晶シリコン膜104aとをパターニングしてゲート電極104を形成した後、ゲート電極104の両側の基板100にn型不純物リンまたはヒ素をイオン注入してn-型拡散層106を形成する。次に、図9に示すように、基板100上にCVD法で窒化シリコン膜を堆積した後、この窒化シリコン膜を異方性エッチングしてゲート電極104の側壁にサイドウォールスペーサ107を形成する。続いて、基板100にヒ素をイオン注入した後、活性化熱処理を行うことにより、ソース、ドレインを構成するn拡散層108を形成する。ここまでの工程により、nチャネル型のメモリセル選択用MISトランジスタが完成する。なお、メモリセル選択用MISトランジスタのゲート電極104は、ダミーゲートプロセスによって形成することもできる。ダミーゲートプロセスでは、まず、ゲート絶縁膜103上に堆積したダミーゲート用の導電膜多結晶シリコン膜などを加工してダミーゲート電極を形成し、続いてソースおよびドレインを形成した後、ゲート絶縁膜およびダミーゲート電極を除去する。次に、ゲート絶縁膜を再度形成し、続いてその上部にゲート用の導電膜金属膜などを堆積した後、この導電膜を加工してゲート電極104を形成する。ダミーゲートプロセスを用いた場合は、結晶化温度の低いhigh-k材料を用いてゲート絶縁膜103を形成することもできる。次に、図10に示すように、基板100上にCVD法で酸化シリコン膜からなる層間絶縁膜110を堆積し、続いてその表面を化学的機械研磨法で平坦化した後、n拡散層108ソース、ドレインの上部の層間絶縁膜110にコンタクトホール111を形成し、コンタクトホール111の内部にプラグ112を形成する。プラグ112は、次の工程で層間絶縁膜110上に形成する記録層と下層のメモリセル選択用MISトランジスタとを電気的に接続する役割をするもので、例えば窒化チタンTiN膜とタングステンW膜との積層膜で構成する。次に、図11に示すように、層間絶縁膜110の上部に、第1層目の配線113を形成する。配線113は、コンタクトホール111の内部のプラグ112を介してメモリセル選択用MISトランジスタのn拡散層108と電気的に接続される。配線113を形成するには、例えば層間絶縁膜110の上部にスパッタリング法でタングステン膜を堆積した後、フォトレジスト膜をマスクにしたドライエッチングでこのタングステン膜をパターニングする。次に、図12に示すように、基板100上にCVD法で酸化シリコン膜からなる層間絶縁膜114を堆積し、続いてその表面を化学的機械研磨法で平坦化した後、前記コンタクトホール111およびプラグ112を形成した方法と同様の方法により、配線113の上部の層間絶縁膜114にスルーホール115を形成し、スルーホール115の内部にプラグ116を形成する。次に、層間絶縁膜114の上部にスパッタリング法でTa膜図示せずを形成した後、基板100を熱処理チャンバ図示せずに移してTa膜をラジカル酸化する。これにより、図13に示すように、層間絶縁膜114の上部に酸化タンタルTa2O5膜からなる界面層118が形成される。界面層118は、層間絶縁膜114と、次の工程でその上部に形成する相変化材料GeSbTe膜119aとの剥離を防止する接着層としての役割と、情報の書き換え時にジュール熱が記憶素子からプラグ116に逃げるのを抑制する熱抵抗層としての役割を兼ねている。次に、図14に示すように、界面層118の上部にスパッタリング法で非晶質のGeSbTe膜119a、タングステン膜120a、非晶質のGeSbTe膜119b、およびタングステン膜121aを順次堆積する。次に、基板100を熱処理チャンバ図示せずに移し、200~400°C程度の窒素雰囲気中で基板100を熱処理することにより、非晶質のGeSbTe膜119a、119bを結晶化する。なお、タングステン膜121aを堆積する工程に先立って基板100を熱処理すると、GeSbTe膜119aを構成する原子の昇華が顕著になり、膜の組成比が変動したり、膜厚が薄くなったりする。従って、この熱処理は、GeSbTe膜119bの表面をタングステン膜121aで覆った状態で行うことが望ましい。次に、図15に示すように、タングステン膜121aの上部にCVD法で酸化シリコン膜を堆積した後、フォトレジスト膜をマスクにしたドライエッチングでこの酸化シリコン膜をパターニングすることにより、記憶素子形成領域のタングステン膜121aの上部に酸化シリコン膜からなるハードマスク122を形成する。次に、図16に示すように、ハードマスク122をマスクにしたドライエッチングでタングステン膜121aをパターニングすることにより、タングステン膜121aからなる上部電極121を形成する。次に、ハードマスク122を除去した後、図17に示すように、上部電極121をマスクにしたドライエッチングでGeSbTe膜119b、タングステン膜120a、GeSbTe膜119aを順次パターニングし、続いてGeSbTe膜119aの下層の界面層118をパターニングする。ここまでの工程により、スルーホール115内のプラグ116を下部電極とし、その上部にGeSbTe膜119a、タングステン膜120aからなる中間金属膜120、GeSbTe膜119b、タングステン膜121aからなる上部電極121が順次積層された記憶素子が形成される。次に、図18に示すように、上部電極121の上部にCVD法で酸化シリコン膜からなる層間絶縁膜123を堆積し、続いてその表面を化学的機械研磨法で平坦化した後、前記スルーホール115およびプラグ116を形成した方法と同様の方法により、上部電極121の上部の層間絶縁膜123にスルーホール124を形成し、スルーホール124の内部にプラグ125を形成する。その後、前記第1層目の配線113を形成した方法と同様の方法により、層間絶縁膜123の上に第2層目の配線126を形成する。配線126は、スルーホール124の内部のプラグ125を介して上部電極121と電気的に接続される。上述した製造方法により、50nmの膜厚を有する第1の相変化膜119a、50nmの膜厚を有する第2の相変化膜119b、5nmの膜厚を有する中間金属膜120を有する直径100nmの記憶素子を作製したところ、中間金属膜120を有しない構造の記憶素子と比較して30の書き換え電流電力低減効果が得られた。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施の形態では、記憶素子を構成する相変化材料としてGeSbTe膜を用いたが、相転移温度以下の温度領域において、温度の上昇により抵抗率が減少する領域を持つ材料であり、かつ前述の温度範囲にて書き換えを行う相変化材料であれば、どのような材料でもよい。また、前記実施の形態では、相変化膜の間に挿入する中間金属膜としてタングステン膜を用いた例を示したが、熱伝導率が相変化材料よりも大きい金属であれば、タングステン以外の金属を用いて差し支えない。また、中間金属膜に代えてカーボンナノチューブ、グラフェンといった、高い電気伝導率および熱伝導率を持つ材料を成膜して用いると、薄膜であっても、より大きな電流電力効果が得られる。上記カーボンナノチューブやグラフェンは、磁性を持つ金属触媒を介してCVD法により成膜することができる。また、別の基板に成膜したカーボンナノチューブやグラフェンを転写法で第1のGeSbTe膜上に成膜した後、スパッタリング法で第2のGeSbTe膜を成膜することにより、前記構造の記憶素子を作成することも可能である。ただし、第1のGeSbTe膜の結晶化温度よりも著しく高い温度でカーボンナノチューブやグラフェンを成膜した場合には、前述したように、GeSbTe膜の特性に影響を及ぼす可能性があるので注意が必要である。従って、カーボンナノチューブまたはグラフェンの成膜温度において安定な膜として存在できる相変化材料を用いることにより、上記問題を回避することができる。また、低温条件で基板上にグラフェン層を成膜する方法として、別の基板への膜成長後、所望の基板へ転写する方法がある例えば特開2011-6265号公報。相変化膜の間に挿入する中間膜材料としてグラフェンを用いる場合には、単層グラフェンでも電流電力低減効果が得られるが、膜厚がある程度厚いほうが低減効果がより顕著であるため、多層グラフェンを用いることで、より大きな効果が得られると考えられる。また、耐熱性樹脂にカーボンナノチューブを分散させて塗布し、中間膜の熱伝導率と電気伝導率を所望の値に制御することにより、電流電力低減効果を高めることができる。ただし、この場合においても、相変化膜の膜厚と中間膜の膜厚の関係が前述した条件2を満たすことが必要である。また、前記実施の形態では、相変化膜へのパルス電圧、パルス電流の印加手段として、MOSトランジスタを用いた例を示したが、その他の半導体素子、例えばダイオードなどを用いても差し支えない。また、相変化膜の間に挿入する中間金属膜の位置は、当該中間金属膜が金属電極に接していなければどこでもよい。中間金属膜が上下どちらかの電極に接してしまうと、相変化膜中の温度分布が中間金属膜挿入前のものと変わらなくなってしまうため、電流電力低減効果が失われるためである。また、中間金属膜によって分離された2層の相変化膜の熱容量が中間金属膜の両側で同じであれば、書き換え時の相変化膜の温度分布が中間金属膜の両側で等しくなり、中間金属膜による冷却効果がより顕著になるためである。なお、本発明が対象としている相変化メモリには、情報の書き換え時、書き換え動作を行ったメモリセルに隣接するメモリセルが熱の伝搬によって同時に加熱され、隣接メモリセルの情報が書き換わってしまう、いわゆる熱ディスターブという問題がある。すなわち、メモリ素子は、一般的に、メモリセル単体で動作させるのではなく、アレイ状に配置した多数のメモリセルを一括して書き換えセット、リセットする、いわゆるページ書き換えによって情報を記録する。ところが、各メモリセルの温度が情報の記録に必要な温度を著しく超えた温度まで上昇してしまうと、発生した熱が隣接メモリセルまで拡散し、熱ディスターブが起こる頻度が増加する可能性があるために、過剰な温度上昇を防ぐ手段が必要となる。しかしながら、相変化膜の間に中間金属膜を挿入する本発明構造の場合は、記憶素子の過剰な加熱を抑制することが可能となるため、熱ディスターブの発生頻度を低減することが可能となる。"