"半導体素子本体に接続する金材を含む配線パターンと、この配線パターンに一端側が接続され金材を含む接続端子と、前記半導体素子本体と前記配線パターンと前記接続端子とを覆う絶縁体と、を具備する半導体素子において、前記配線パターンあるいは接続端子の一方の面に一面が接し他面が前記絶縁体に接する面状のシリサイド体を具備したことを特徴とする半導体素子。前記シリサイド体は前記配線パターンあるいは接続端子の前記半導体素子本体側に設けられたことを特徴とする請求項1記載の半導体素子。前記シリサイド体はタンタルシリサイド材が使用されたことを特徴とする請求項1又は請求項2記載の半導体素子。このような装置においては、以下の問題点がある。シリコンSi系あるいは液晶素子LCD系の素子作成においては、配線パターンには、主にアルミニュウムAl系配線が使用されてきた。しかし熱処理プロセス後に発生する析出物が問題となっていた。アルミニュウムAl系配線の場合はアルミニュウムAlにタンタルTaやネオジムNdをわずかに添加することでヒロック発生を抑制してきた。一方、化合物半導体素子の作製においては配線に金Auを用いることが一般的である。化合物半導体の配線構造において熱流動性がある。そのため、配線メタル周りに絶縁膜として用いるポリイミドをキュアリングするなどの高温の熱工程を施すことにより、金Au配線表面に除去不可能な上記配線金属由来の析出物が生じることがある。例えば、高温の加熱工程を施すことでしばしば析出物が生じていた。また、MIM構造を形成する際に、容量膜の下地となる金Au配線はプロセス中の熱工程によって、その配線上に析出物を生じてしまう。この析出物の発生によって、容量耐圧の低下を招いたり、容量信頼性の低下を招くなどの問題があった。本発明の目的は、上記の課題を解決するもので、熱に耐性のある配線構造を採用し、配線上の析出物の発生を抑制できる半導体素子を提供することにある。このような課題を達成するために、本発明では、請求項1の半導体素子においては、半導体素子本体に接続する金材を含む配線パターンと、この配線パターンに一端側が接続され金材を含む接続端子と、前記半導体素子本体と前記配線パターンと前記接続端子とを覆う絶縁体と、を具備する半導体素子において、前記配線パターンあるいは接続端子の一方の面に一面が接し他面が前記絶縁体に接する面状のシリサイド体を具備したことを特徴とする。本発明の請求項2の半導体素子においては、請求項1記載の半導体素子において、前記シリサイド体は前記配線パターンあるいは接続端子の前記半導体素子本体側に設けられたことを特徴とする。本発明の請求項3の半導体素子においては、請求項1又は請求項2記載の半導体素子において、前記シリサイド体はタンタルシリサイド材が使用されたことを特徴とする。本発明の請求項1によれば、次のような効果がある。配線パターンや接続端子において、金材が最表面にあるとき、300°C程度でアニールしたら生じていた、除去不可能な析出物が生じない半導体素子が得られる。本発明の請求項2によれば、次のような効果がある。シリサイド体は、配線パターンあるいは接続端子の半導体素子本体側に設けられたので、接続端子への外部配線接続が容易確実な半導体素子が得られる。本発明の請求項3によれば、次のような効果がある。シリサイド体はタンタルシリサイド材が用いられたので、タンタルシリサイド材は市場性が高く、入手容易で、安価な半導体素子が得られる。以下本発明を図面を用いて詳細に説明する。図1は本発明の一実施例の要部構成説明図である。図において、図2と同一記号の構成は同一機能を表す。以下、図2との相違部分のみ説明する。図1において、第1のシリサイド体11aは、配線パターン3の一方の面に一面が接し、他面が絶縁体2に接し、面状をなす。第2のシリサイド体11bは、第1の接続端子4の一方の面に一面が接し、他面が絶縁体2に接し、面状をなす。第3のシリサイド体11bは、第2の接続端子5の一方の面に一面が接し、他面が絶縁体2に接し、面状をなす。この場合は、シリサイド体11a,11b,11cは、配線パターン3あるいは接続端子4,5の半導体素子本体1側に設けられている。また、シリサイド体11a,11b,11cは、タンタルシリサイド材が使用されている。具体的には、この場合は、シリサイド体11a,11b,11cは、膜厚が500Å~2000Å、配線パターン3の膜厚は、5000Å~10000Åである。この結果、配線パターン3や接続端子4,5において、金材が最表面にあるとき、300°C程度でアニールしたら生じていた、除去不可能な析出物が生じない半導体素子が得られる。具体的には、半導体素子製造における歩留まり改善が確保出来る半導体素子が得られる。シリサイド体11a,11b,11cは、配線パターン3あるいは接続端子4,5の半導体素子本体1の側に設けられたので、接続端子4,5への外部配線接続が容易確実な半導体素子が得られる。シリサイド体11a,11b,11cは、タンタルシリサイド材が用いられたので、タンタルシリサイド材は市場性が高く、入手容易で、安価な半導体素子が得られる。なお、前述の実施例においては、配線パターン3に付いて、1層構造に付いて説明したが、これに限ることはなく、要するに、複層構造であっても良いことは勿論である。また、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。"