互いに禁制帯幅が異なる第1膜と第2膜とをヘテロ接合させて基板上に積層させたヘテロ接合体を少なくとも1層有する積層体と、前記積層体の第1側壁に接するように配置され、前記第1膜とショットキー接続された第1電極と、前記積層体の前記第1側壁の反対側の第2側壁に接するように配置された第2電極と、を有する半導体装置において、前記第1電極および前記第2膜の間には第1絶縁膜が介在することを特徴とする半導体装置。前記第1膜はGaNを含み、前記第2膜はAlGaNまたはInAlGaNを含むことを特徴とする請求項1記載の半導体装置。前記積層体は、前記基板上に積層された複数の前記ヘテロ接合体を有することを特徴とする請求項1記載の半導体装置。前記第1絶縁膜は前記第2膜の酸化物を含むことを特徴とする請求項1記載の半導体装置。前記第2側壁において、前記第2電極と前記第2膜とは直接接していることを特徴とする請求項1記載の半導体装置。前記第2電極と前記第1膜とは前記第2側壁においてオーミック接続されていることを特徴とする請求項1記載の半導体装置。前記第1電極および前記第2電極は前記積層体上に乗り上げるように形成されており、前記第1電極および前記第2電極と前記積層体の上面との間にはGaN膜が介在していることを特徴とする請求項1記載の半導体装置。前記第1電極および前記第2電極は前記積層体上に乗り上げるように形成されており、前記第1電極および前記第2電極と前記積層体の上面との間には第2絶縁膜が介在していることを特徴とする請求項1記載の半導体装置。a基板上に禁制帯幅が異なる第1膜と第2膜とを交互に繰り返し積層することで積層体を形成する工程と、b前記積層体を選択的に除去することにより、前記積層体の第1側壁および第1側壁の反対側の第2側壁を形成する工程と、c前記第1側壁に露出した前記第2膜の側面に第1絶縁膜を形成する工程と、d前記c工程の後、前記第1側壁に接する第1電極を形成し、前記第1膜と前記第1電極とショットキー接続させる工程と、e前記第2側壁に接する第2電極を形成する工程と、を有し、前記第1電極および前記第2膜の間には前記第1絶縁膜が介在することを特徴とする半導体装置の製造方法。前記第1膜はGaNを含み、前記第2膜はAlGaNまたはInAlGaNを含むことを特徴とする請求項9記載の半導体装置の製造方法。前記c工程では、前記第1側壁に露出する前記第2膜の側面を酸化させることにより、前記第2膜の酸化物を含む前記第1絶縁膜を形成することを特徴とする請求項9記載の半導体装置の製造方法。前記c工程では、前記第2膜をオゾン照射またはウェット酸化により酸化することで前記第1絶縁膜を形成することを特徴とする請求項11載の半導体装置の製造方法。前記e工程では、前記第1膜と前記第2電極とをオーミック接続させることを特徴とする請求項9記載の半導体装置の製造方法。前記a工程の後であって前記b工程の前に、前記積層体上にGaN膜を形成する工程を有し、前記d工程では前記GaN膜上に前記第1電極を形成し、前記e工程では前記GaN膜上に前記第2電極を形成することを特徴とする請求項9記載の半導体装置の製造方法。前記a工程の後であって前記b工程の前に、前記積層体上に第2絶縁膜を形成する工程を有し、前記d工程では前記第2絶縁膜上に前記第1電極を形成し、前記e工程では前記第2絶縁膜上に前記第2電極を形成することを特徴とする請求項9記載の半導体装置の製造方法。前記d工程および前記e工程の後、前記第2絶縁膜を一部除去することで、前記第1電極の直下の前記第2絶縁膜と前記第2電極の直下の前記第2絶縁膜とを分離することを特徴とする請求項15記載の半導体装置の製造方法。本発明者らは、禁制帯幅の異なる半導体膜を積層させたヘテロ接合体をダイオードなどに用いた半導体装置の特性を向上させることを検討した。これに際し、本発明者らは、積層構造を有するヘテロ接合体を加工ドライエッチングを用いたパターニングすると、ヘテロ接合体の側壁に露出する半導体膜例えばAlGaN層に欠陥が生じやすく、ダイオードの特性が劣化することを見出した。具体的には、ヘテロ接合体を含むダイオードに逆バイアスの電圧を印可した際にリーク電流が発生しやすくなり、所定の耐圧を確保できなくなるという課題がある。本発明の目的は、ヘテロ接合体における逆リーク電流の発生を防ぐことにある。本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本願の一発明による半導体装置は、互いに禁制帯幅が異なる第1膜と第2膜とをヘテロ接合させて基板上に積層させたヘテロ接合体を少なくとも1層有する積層体と、前記積層体の第1側壁に接するように配置され、前記第1膜とショットキー接続された第1電極と、前記積層体の前記第1側壁の反対側の第2側壁に接するように配置された第2電極と、を有する半導体装置において、前記第1電極および前記第2膜の間には第1絶縁膜が介在するものである。また、本願の一発明による半導体装置の製造方法は、a基板上に禁制帯幅が異なる第1膜と第2膜とを交互に繰り返し積層することで積層体を形成する工程と、b前記積層体を選択的に除去することにより、前記積層体の第1側壁および第1側壁の反対側の第2側壁を形成する工程と、c前記第1側壁に露出した前記第2膜の側面に第1絶縁膜を形成する工程と、d前記c工程の後、前記第1側壁に接する第1電極を形成し、前記第1膜と前記第1電極とショットキー接続させる工程と、e前記第2側壁に接する第2電極を形成する工程と、を有し、前記第1電極および前記第2膜の間には前記第1絶縁膜が介在するものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、ダイオードの逆リーク電流の発生を防ぐことができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。実施の形態1図1および図2を用いて、ショットキーバリアダイオードを含む本実施の形態の半導体装置の構成について説明する。図1は本実施の形態の半導体装置の平面図であり、図2は本実施の形態の半導体装置の一部を破断して示す斜視図である。なお、図2の斜視図に示す断面は図1のA-A線における断面である。図1および図2に示すように、本実施の形態の半導体装置は、半導体基板上に形成され、平面視において環状にパターニングされた積層膜と、その積層膜の両側の側壁にそれぞれ形成された電極とを有するショットキーバリアダイオードを具備している。具体的には、基板1と、基板1上に基板1側から順に形成されたバッファ層2、GaN膜3、積層体積層構造体6、GaN膜6aおよび絶縁膜11と、環状の積層体6の内側の側壁に形成された第1電極ショットキー電極8と、その反対側の側壁に形成された第2電極オーミック電極10とを有している。基板1は例えばSiシリコン基板である。また、基板1はSi基板の他、GaN窒化ガリウム基板、SiC炭化ケイ素基板またはサファイア基板などを用いてもよい。バッファ層緩衝層、応力緩和層2は、基板1上に配置され、例えば、アンドープAlGaN層からなる膜である。なお、アンドープとはn型もしくはp型の不純物を含有していない、または、不純物を含有していてもその濃度が低濃度であることを意味する。このバッファ層は、基板1と、この上部のGaN膜3および積層体6との積層による応力緩和のために形成される。バッファ層2にはアンドープAlGaN層の他、AlN層などを用いてもよく、積層した場合に生じる膜応力例えば、膜の反りと逆応力を有する膜をバッファ層2として用いればよい。GaN膜3は、バッファ層2上に形成された膜であり、その上の積層体6の最下層に形成されたGaN膜3aと一体になっている。すなわち、GaN膜3、3aからなる一層の膜は上部の一部が環状に加工されており、下部は加工されていない。このとき、環状に加工されている領域がGaN膜3aであり、GaN膜3aの下部の環状に加工されていない領域がGaN膜3であり、GaN膜3aは積層体6の一部を構成している。積層体6は、それぞれ禁制帯幅の異なる半導体膜が繰り返し積層された構造を有する。積層体6を構成する半導体膜は化合物半導体であり、例えば、窒化系化合物半導体であるGaN膜とInxAlyGa1-x-yN0≦x≦1、0≦y≦1、0≦xy≦1膜などとを用いることができる。具体的例として、積層体6は例えば下層から上層にかけて順にGaN膜3a、Al0.25Ga0.75N膜バリア膜4a、GaN膜3bおよびAl0.25Ga0.75N膜バリア膜4bを有する積層構造体とすることができる。GaN膜3a、3bの部材はGaN膜ではなくInAlGaN膜であっても構わないが、以下に記述するようにGaN膜3a、3bは電子が二次元的に走行する層となるため、混晶散乱がなく、ダイオードのオン電圧を低減できるGaN膜を用いることが望ましい。一方のInAlGaN膜4a、4bには電子は走行せず、チャネルとして機能しないため、以下、単にバリア膜4a、4bと呼ぶ。なお、混晶散乱とは膜を構成する結晶が組成の乱れゆらぎを有していることであり、混晶散乱がある膜内では、混晶散乱がない膜内に比べて電子の走行移動が妨げられる。積層体6に含まれるGaN膜3aおよびバリア膜4aは、ヘテロ接合体5aを構成し、GaN膜3bおよびバリア膜4bは、ヘテロ接合体5bを構成する。ここで、バリア膜4a、4bを構成するInAlGaN混晶の組成はその禁制帯幅がGaNよりも大きくなるように選択され、一のヘテロ接合体においては、禁制帯幅の大きいバリア膜がGaN膜の上層に配置される。このように積層体6内では、禁制帯幅は異なったとしても擬似的に格子整合を有する半導体膜同士を接合させている。ここでは、GaN膜とAlGaN膜とを交互に積層した積層体を例に説明する。GaNおよびAlGaNをc軸方向、すなわち基板1の主面に対して垂直な方向に積層する場合、積層面におけるGaNの格子定数は0.3189nmであり、AlNの格子定数0.3114nmであり、GaNおよびAlNの格子定数は互いに近似している。また、AlGaNの格子定数は、AlNの格子定数とGaNの格子定数の間の組成比に応じた値であって、GaNの格子定数と近似の値をとる。よって、GaN膜とAlGaN膜とは、連続した結晶として成長させること成膜することが可能である。このようなGaN膜とAlGaN膜とを積層した積層体では、これらの膜の禁制帯幅の差により、GaN膜側の界面近傍に電子層チャネルが生じる。この電子層は二次元電子ガスとも呼ばれ、例えば、AlGaN/GaNヘテロ構造の場合、電子密度が1013cm-2程度の高濃度の電子層電子ガスが得られるため、オン抵抗を低減することができる。さらに、複数のヘテロ接合体5a、5bを積層することにより、オン抵抗をさらに低減することができる。なお、積層体6内に電流が流れる際、GaN膜3bのように上面と下面にバリア膜が接している膜では、前記電流は主にGaN膜3bの上面の近傍に形成された電子層を流れ、GaN膜3bの下面においてはほとんど流れない。上述したように、積層体6の底部の一部であるGaN膜3aは積層体6の下部のGaN膜3と一体となっており、GaN膜3およびGaN膜3aは一つの層を構成している。つまり、GaN膜3は基板1の主面に沿って延在しているが、その上部の一部は環状にパターニングされており、本願ではこの環状のパターンをGaN膜3aと呼ぶものとする。積層体6上には積層体6と同様に環状にパターニングされたGaN膜6aおよび絶縁膜11が形成されている。つまり、バリア膜4b上にはGaN膜6aが形成され、GaN膜6a上には絶縁膜11が形成されている。GaN膜6aはp型またはn型の不純物が殆ど導入されていないアンドープ層である。また、積層体6の側壁であって環状パターンの中央側の側壁は第1側壁7とし、積層体6のもう一方の側壁であって環状パターンの外側の側壁は第2側壁9とする。環状パターンの内側において対向する第1側壁7には第1電極8が接して形成されており、第1側壁7の反対側の第2側壁9には第2電極10が接するように配置されている。第1電極8および第2電極10はGaN膜6aおよび絶縁膜11のそれぞれの側壁にも接し、絶縁膜11の上面にもそれぞれ接している。このように、第1電極8および第2電極10は絶縁膜11の上部に乗り上げて形成されているが、第1電極8および第2電極10は互いに接しておらず、電気的に絶縁されている。また、第1電極8は積層体6の上部、積層体6の第1側壁7および積層体6の環状パターンの内側のGaN膜3の上面にかけて連続的に形成されており、同様に、第2電極10は積層体6の上部、積層体6の第2側壁9および積層体6の環状パターンの外側のGaN膜3の上面にかけて連続的に形成されている。第1電極8は積層体6の環状パターンの内側のGaN膜3の上面を完全に覆うように形成されている。本実施の形態の半導体装置の主な特徴として、積層体6を構成するバリア膜4a、4bと第1電極8との間には、バリア膜4a、4bを構成する半導体が酸化して形成された絶縁膜である酸化膜12がそれぞれ存在している。つまりバリア膜4a、4bと第1電極8との間には酸化膜12が介在しており、バリア膜4a、4bと第1電極8とは直接接触していない。なお、酸化膜12はAlGaNからなるバリア膜4a、4bが酸化した膜である。酸化膜12は例えば酸化シリコンなどで形成してもよいが、バリア膜4a、4bの側壁のみに酸化シリコン膜などの他の膜を形成することは困難であるため、ここでは露出しているバリア膜4a、4bを選択的に酸化することで容易に酸化膜12を設けることを可能としている。GaN膜3a、3b、バリア膜4aおよび4bのそれぞれの基板1の主面に対して垂直な方向における膜厚は25nm程度であり、同方向におけるヘテロ接合体5a、5bのそれぞれの膜厚は50nm程度である。また、積層体6上のGaN膜6aの同方向の膜厚は2~3nm程度である。また、基板1の主面に沿う方向であって、環状の積層体6の中心を通る方向、すなわち積層体6の側壁に垂直な方向における酸化膜12の膜厚は1nm程度である。図1および図2では図示を省略しているが、基板1上にはGaN膜3、積層体6、絶縁膜11、第1電極8および第2電極10を覆うように層間絶縁膜が形成されており、第1電極8上および第2電極10上には第1電極8および第2電極10に特定の電位を供給するためのコンタクトプラグがそれぞれ前記層間絶縁膜を貫通して形成されている。上述したように、第1電極8は、積層体6を構成する半導体膜と接しショットキー障壁を生じさせるショットキー電極である。また、第2電極10は、積層体6を構成する半導体膜と接し、電圧-電流特性が比較的直線的な特性オーミック特性を有するオーミック電極である。第1電極ショットキー電極8の部材としては、例えばNiニッケルおよびAu金を順に積層したNi/Auの積層電極、Pt/Auの積層電極またはPd/Auの積層電極等が用いられる。また、第2電極オーミック電極10としては、例えばTi/Alの積層電極などが用いられる。積層体6、第1電極8および第2電極10はショットキーバリアダイオードを構成しており、ショットキーバリアダイオードに順バイアスの電圧が印加されたときには、GaN膜3aおよび3bのそれぞれの内部であって、それらの上面とバリア膜とが接する界面の近傍に形成された電子層内を、電子が第2側壁9から第1側壁7の方向へ移動する。すなわち、本実施の形態のショットキーバリアダイオードは、順バイアス時には第1電極8から第2電極10に向けて電流が流れ、逆バイアス時には第2電極10から第1電極8に向けて電流が流れることを防ぐ整流作用を有する半導体装置である。ショットキーバリアダイオードは、第1電極8とGaN膜3aおよび3bとのショットキー接合により生ずるショットキー障壁により、電子が第1電極8からGaN膜3aおよび3bへ移動しにくくなることを利用している。なお、図1に示すように、積層体6および積層体6上の絶縁膜11は基板1図示しない上の環状領域に形成され、第1電極8は、当該環状領域の内側に形成され、第2電極10は、当該環状領域を取り囲む環状の領域に形成されている。ただし、第1電極8と第2電極10の配置を入れ替えても構わない。その場合、図2に示す酸化膜12は積層体6の環状領域の内側の側面である第1側壁7ではなく、積層体6の環状領域の外側の側面である第2側壁9側のバリア膜4a、4bの側壁に形成される。また、積層体6ならびにその上部のGaN膜6aおよび絶縁膜11の平面視における形状は円形に限らず四角形または六角形などの多角形であってもよく、環状に限らず、例えば一方向に延在する矩形の形状を有していてもよい。次に、本実施の形態の半導体装置の効果について、比較例を用いて説明する。図16に、比較例の半導体装置であるショットキーバリアダイオードの断面図を示す。図16に示す半導体装置は図1および図2を用いて説明した本実施の形態の半導体装置とほぼ同様の構造を有している。すなわち、基板21上には順にバッファ層22、GaN膜23が形成され、GaN膜23上には基板21側から順に積層されたGaN膜23a、バリア膜24a、GaN膜23bおよびバリア膜24aからなる積層体26が形成されている。バリア膜24a、24bはInAlGaN膜からなる。積層体6の一方の側面である第1側壁27にはショットキー電極である第1電極28が形成され、積層体6のもう一方の側面である第2側壁29にはオーミック電極である第2電極30が形成されている。GaN膜23aおよびバリア膜24aはヘテロ接合体25aを構成し、GaN膜23bおよびバリア膜24bはヘテロ接合体25bを構成し、ヘテロ接合体25aおよびヘテロ接合体25bは積層体26を構成している。ただし、本実施の形態の半導体装置とは異なり、図16に示すショットキー電極である第1電極28とバリア膜24a、24bとの間には酸化膜12図2参照は形成されておらず、積層体26を構成するバリア膜24b上にはGaN膜6a図2参照および絶縁膜11図2参照は形成されていない。このように、酸化膜12を設けず、積層体26の第1側壁27において露出しているバリア膜24a、24bに直接第1電極28を接触させた場合、積層体6を形成する際のドライエッチングに晒されたバリア膜24a、24bの側面には結晶欠陥が残留する。このため、第1電極28と第2電極30との間では前記結晶欠陥を介して逆リーク電流が流れやすくなり、1mA/cm2で定義したショットキーバリアダイオードの逆バイアス時の耐圧が100±10Vと低くなる問題がある。つまり、バリア膜24a、24bと直接第1電極28とが直接接している比較例の半導体装置では、逆バイアス電圧の印加時に電流がGaN膜23a、23bと直接第1電極28との間のショットキー接合を介さず、バリア膜24a、24bの側壁のダメージを受けた領域を介してGaN膜23a、23bおよび直接第1電極28間を流れるため、ショットキーバリアダイオードの逆バイアス時の耐圧が低くなる。なお、このように逆リーク電流が発生するのはGaN膜上に積層したバリア膜がダメージを負った状態で電極に接しているためであり、単体のGaN膜に電極がショットキー接合しているだけの構造体では上記の逆リーク電流が発生するような問題は起きない。すなわち、本願の発明は、例えばGaNからなる半導体膜と例えばAlGaNからなるバリア膜とを積層して接合させたヘテロ接合体の側壁に金属電極を接続させた半導体装置に適用するものである。このように半導体装置の逆方向耐圧が低くなることを防ぐ方法として、バリア膜24a、24b内のAlの濃度を薄くすることが考えられる。リーク電流はバリア膜24a、24b内のAlの濃度が高いほど流れやすくなるため、Al濃度を抑えることで逆リーク電流を低減することができる。しかし、Al濃度が低いバリア膜24a、24bを形成した場合、GaN膜23a、23b内に形成される電子層の電子密度は1012cm-2程度に低くなってしまい、ショットキーバリアダイオードのオン抵抗が高くなる問題が生じる。そこで、本発明者らは図17に示すような縦型のショットキーバリアダイオード以下、単に縦型ダイオードというを有する半導体装置を用いて、予備実験を行った。図17は本実施の形態の半導体装置の効果を説明するための比較例の半導体装置の断面図である。図17に示すように、比較例の半導体装置はn型の導電型を有するn型GaN基板31を有し、n型GaN基板31上には下面から上面にかけてn-型GaNからアンドープのAl0.08Ga0.92Nまで組成を傾斜させたバリア導体膜34を有している。つまり、バリア導体膜34の上面近傍の組成はAl0.08Ga0.92Nであるが、下面近傍の組成はn-型GaNであり、バリア導体膜34は下面から上面にかけてAl濃度が高くなるような濃度分布を有している。バリア導体膜34上にはPt白金を含むショットキーアノード電極38が形成されており、n型GaN基板31の下面にはTiおよびAl膜の積層膜であるオーミックカソード電極40が形成されている。ショットキー電極38は平面視において例えば円形の形状を有し、その幅であってn型GaN基板31の主面に沿う方向のショットキー電極38の長さ直径は500μmであるものとする。また、バリア導体膜34内のアンドープのAl0.08Ga0.92Nを主に含む領域のc軸方向の厚さは50nm程度であるものとする。アンドープのAl0.08Ga0.92Nは抵抗値が高い部材ではあるが、厚さが薄いため、トンネル効果によりショットキー電極38とオーミック電極40との間には電流が流れる。このような縦型ダイオードを形成する際、バリア導体膜34の上部にショットキー電極38を形成する前に、UV/O3紫外線/オゾン処理を200°Cにて2時間行った後にショットキー電極38およびオーミック電極40を形成して縦型ダイオードを形成した結果、完成した縦型ダイオードの順方向の電流―電圧特性が、UV/O3処理を行わなわずに形成した縦型ダイオードに比べて20mV高電圧側にシフトした。このときの縦型ダイオードの順方向の電流―電圧特性を図18に示す。図18はバリア導体膜34図17参照に紫外線を照射した縦型ダイオードと、バリア導体膜34に紫外線を照射していない縦型ダイオードとのそれぞれの電流―電圧特性を示すグラフであり、縦軸は順方向電流Aを示し、横軸は順方向電圧Vを示している。図18の破線で示すグラフはバリア導体膜34に紫外線を照射していない縦型ダイオードの電流―電圧特性を表わし、実線で示すグラフはバリア導体膜34に紫外線を照射した縦型ダイオードの電流―電圧特性を表わしている。図18に示すように、UV/O3処理を行わずに形成した縦型ダイオードよりも、UV/O3処理を行って形成した縦型ダイオードの方がわずかに順方向電圧の値が上昇している。UV/O3処理を行った縦型ダイオードでは、図17に示すように、紫外線の照射によってバリア導体膜34の上面に膜厚0.1nm程度の酸化膜12aが形成されているものと推定される。つまり、この状態ではショットキー電極38とバリア導体膜34との間には酸化膜12aが介在している。本発明者らは、このように酸化膜12aを有する縦型ダイオードと酸化膜12aを有していない縦型ダイオードとのそれぞれの逆方向リーク電流を測定したところ、図19に示すように、酸化膜12aを有する縦型ダイオードの逆方向リーク電流が酸化膜12aを有していない縦型ダイオードの逆方向リーク電流に比べて半減していることを確認した。図19は酸化膜12aを有する縦型ダイオードと酸化膜12aを有していない縦型ダイオードとの電流―電圧特性を示している。図19の縦軸は縦型ダイオードの逆方向電流Aを示し、横軸は縦型ダイオードの逆方向電圧Vを示しており、破線で示すグラフは酸化膜12aを有していない縦型ダイオードの逆方向リーク電流の特性を示し、実線で示すグラフは酸化膜12aを有する縦型ダイオードの逆方向リーク電流の特性を示している。図19に示すように、酸化膜12aを有する縦型ダイオードの逆方向リーク電流は酸化膜12aを有していない縦型ダイオードの逆方向リーク電流にの半分程度に低減されていることが分かる。ここで、上述したUV/O3処理によるバリア導体膜34の上面の酸化時間を長くすると、逆方向リーク電流は指数関数的に低減できるものの、酸化膜厚が厚くなるにつれて図18に示す順方向電圧が急増する。酸化膜厚が1nmであれば、UV/O3処理を行わなわずに形成した縦型ダイオードに対する順方向電圧の増加は150mV程度であり、実用上無視できる程度に抑えられるので、酸化膜12aの膜厚の最適範囲は0.1~1nmといえる。なお、図17~図19を用いて説明した上記予備実験では縦型ダイオードを用いているが、UV/O3処理時のオゾンおよび酸素は等方的に対象に供給されるため、ショットキーバリアダイオードの導電路を基板の主面と平行な方向に形成するような横型ダイオードにおいても、ショットキー電極とバリア膜との間に酸化膜を形成することで同等の効果を得ることができる。縦型ダイオードではバリア導体膜34および酸化膜12aのように抵抗値が高い膜を電流が流れるため、縦型ダイオードのオン抵抗が高くなるが、図2に示すような横型ダイオードでは電流がGaN膜3a、3bを通るため、縦型ダイオードに比べて電極間の抵抗値を低くすることができる。また、横型ダイオードの場合、ヘテロ接合体の積層数を多くするだけで電子層チャネルの数を増やすことマルチチャネル化ができるので、容易にダイオードのオン抵抗を低減することができる。したがって、本実施の形態の半導体装置では上記予備実験の結果を応用し、図2に示すように、積層体6を構成するバリア膜4a、4bと第1電極8との間に、基板1の主面に沿う方向の膜厚が1nm程度の酸化膜12を設けている。これにより、第2電極10に高電圧を印加した場合、すなわち逆バイアスの電圧を印可した場合に、バリア膜4a、4bと第1電極8との間での電子の移動を抑制でき、図16に示す比較例の半導体装置のように酸化膜12を形成しない場合に比べ、逆バイアス時のリーク電流以下、逆リーク電流というの発生を抑制することができる。これは、酸化膜12を形成することにより、第1電極8とバリア膜4a、4bとを直接接しないようにし、積層体6をパターニングした際のドライエッチングによりダメージを受けたバリア膜4a、4bの端部の結晶欠陥が導電路となって逆リーク電流が流れることを防いでいるためである。これにより、本実施の形態の半導体装置では逆リーク電流の発生を防ぐ目的でバリア膜24a、24b内のAl濃度を低くする必要がなくなる。本実施の形態の半導体装置ではGaN膜3a、3b内に形成される電子層の電子密度は1013cm-2となり、図16を用いて説明した比較例の半導体装置に比べて電子密度が高い電子層を形成することができるので、半導体装置のオン抵抗を低減することができる。また、図16に示す比較例のように第1電極28および第2電極30がInAlGaN膜からなるバリア膜24bの上面に直接接して形成される場合、第1電極28および第2電極30とバリア膜24bとの界面に電界が集中し、第1電極28および第2電極30間ではバリア膜24bの上面を介して逆リーク電流が流れやすくなる問題がある。これに対し、本実施の形態の半導体装置では、積層体6上にGaN膜6aおよび絶縁膜11を形成することにより、第1電極8および第2電極10がバリア膜4bの上面に直接接することを防ぎ、第1電極8および第2電極10間に逆リーク電流が流れることを防いでいる。ただし、バリア膜4b上に形成するのはGaN膜6aまたは絶縁膜11のいずれか一方のみでもよい。GaN膜6aを形成せずに絶縁膜11のみをバリア膜4b上に形成する場合は、絶縁膜11を介して第1電極8および第2電極10間に逆リーク電流が流れる可能性も考えられるので、バリア膜4b上で対向する第1電極8および第2電極10同士の間の領域の下部の絶縁膜11は除去することが好ましい。つまり、バリア膜4bの上面と、第1電極8および第2電極10との間にはそれぞれ絶縁膜11が形成されているが、絶縁膜11はバリア膜4b上で分割され、バリア膜4b上に二つ形成された絶縁膜11のパターン同士の間には他の層間絶縁膜が埋め込まれることになる。また、ショットキーバリアダイオードは、n型の導電型を有する半導体基板の主面上にアンドープのAlGaNなどからなるバリア膜を介してショットキー電極を形成し、半導体基板の前記主面の反対側の裏面にオーミック電極を形成した、縦型のダイオードとして形成することも考えられる。しかし、この構造では半導体基板の主面に対して垂直な方向に電流が流れる際、抵抗値が高いバリア膜を介して電流が流れるため、ショットキーバリアダイオードのオン抵抗が高くなる問題がある。これに対し、本実施の形態の半導体層装置では、第1電極8および第2電極10を積層体6の側壁に接触させているので、順バイアス時にバリア膜を介さず電流を流すことができ、低抵抗な接合を実現することを可能としている。また、積層体6のパターンを環状ではなく基板1の主面に沿って一方向に延在する矩形の形状にした場合、その端部では電界集中が起こることを防ぐために電界を緩和する特別な構造を設ける必要がある。これに対し、図1および図2に示すように積層体6のパターンを環状にすることによりパターンの端部が形成されることを防ぎ、パターンの一部において電界集中が起こることを防ぐことができるため、ショットキーバリアダイオードの構造を単純にし、製造工程を簡略化することができる。なお、ショットキーバリアダイオードは図2に示すショットキー電極である第1電極8とヘテロ接合体5a、5bが接することでダイオードとして機能する半導体素子であるため、第2側壁9において第2電極10とダメージを受けたバリア膜4a、4bとが接していることは問題とはならない。第2側壁9において第2電極10とバリア膜4a、4bとの間に酸化膜が形成されていると、オン抵抗が上昇する虞があるため、第1側壁7側に酸化膜12を設けたとしても、第2側壁9側には酸化膜を形成しないようにすることが望ましい。このため、本実施の形態の半導体装置では、第2電極10とバリア膜4a、4bとの間には酸化膜を設けていないが、上記オン抵抗の上昇が問題とならない場合は、酸化膜12と同様に、第2側壁9において第2電極10とバリア膜4a、4bとの間に酸化膜が形成されていても構わない。次に、図3~図8を用いて、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図3~図8は、本実施の形態の半導体装置の製造工程を示す断面図であり、図2の断面と同じ位置の断面を示している。まず、図3に示すように、基板1として例えばSi基板を準備し、基板1上にバッファ層2として、例えばAlGaN層を気相エピタキシー法を用いて2μm程度の膜厚で形成する。このとき、不純物化合物を成膜装置内に導入せず、バッファ層2をアンドープ層とする。続いて、バッファ層2上に、化合物半導体膜としてGaN膜3を気相エピタキシー法を用いて2μm程度の膜厚で形成する。続いて、GaN膜3上にAl0.25Ga0.75N膜からなるバリア膜4aを気相エピタキシー法を用いて25nm程度の膜厚で成膜する。その後、バリア膜4a上にGaN膜3bを25nm程度の膜厚で成膜した後、GaN膜3b上にAl0.25Ga0.75Nからなるバリア膜4bを25nm程度の膜厚で成膜する。前述したように、GaN膜およびAl0.25Ga0.75N膜は互いに格子定数が近似しており、気相エピタキシー法において原料ガスを調整するだけで、連続した結晶として成膜することが可能である。その後、気相エピタキシー法を用いてバリア膜4b上にアンドープ層であるGaN膜6aを形成した後、GaN膜6a上に、絶縁膜11として例えば酸化シリコン膜をCVDChemicalVaporDeposition、化学気相成長法により堆積する。次に、図4に示すように、絶縁膜11上にフォトレジスト膜図示しないを形成し、フォトリソグラフィ技術を用いて露光現像することにより、所定の領域に前記フォトレジスト膜を残存させる。続いて、残存するフォトレジスト膜をマスクとして絶縁膜11をドライエッチングにより加工してGaN膜6aの上面を露出する孔を形成した後、フォトレジスト膜を除去する。以下このような、所定の形状の膜例えばフォトレジスト膜を形成し、当該膜をマスクとして他の膜をエッチング選択的に除去することにより所望の形状のパターンを形成する工程をパターニングという。このパターニング工程により、絶縁膜11が所望の領域に形成される。ここでは、平面視において円形の領域の絶縁膜11を除去することにより、絶縁膜11を貫通する孔を形成する。その後、残存する絶縁膜11をマスクとして、前記孔の直下のGaN膜6a、バリア膜4b、GaN膜3b、バリア膜4aおよびGaN膜3の積層膜を、最下層のGaN膜3の上面から所定の深さまでドライエッチングし、後の工程で形成する積層体6図2参照の内側の側壁である第1側壁7図2参照を形成する。つまり、このときエッチングにより積層膜を除去するのはGaN膜3の途中深さまでであり、バッファ層2は露出させない。この工程のドライエッチングでは、例えば塩素プラズマを用いたドライエッチングを用いる。このとき、前記ドライエッチング工程により露出したバリア膜4a、4bの側面はドライエッチングによってダメージを受け、結晶欠陥が生じて絶縁性が低下しているものと考えられる。次に、図5に示すように、基板1およびその上に形成した構造体を含む試料を200°Cに加熱して、波長184.9nmの水銀ランプにより発生させたオゾンを2時間照射する。このオゾン照射処理UV/O3処理の際、GaN膜3、3bおよび6aの側面ならびにドライエッチングにより露出されたGaN膜3の上面はほとんど変質しないのに対し、露出しているバリア膜4a、4bの側面は酸化され、主成分がAl2O3であり、基板1の主面に沿う方向の厚さが約1nmの酸化膜12が選択的に形成される。つまり酸化膜12はバリア膜4a、4bの酸化物である。次に、図6に示すように、フォトリソグラフィ技術により、絶縁膜11上の所定の領域にフォトレジスト膜を残存させた後、フォトレジスト膜をマスクとして絶縁膜11をエッチングした後、フォトレジスト膜を除去する。これにより、平面視において環状の形状を有する絶縁膜11を形成する。その後、残存する絶縁膜11をマスクとして、GaN膜6a、バリア膜4b、GaN膜3b、バリア膜4aおよびGaN膜3の積層膜を、最下層のGaN膜3の上面から所定の深さまでドライエッチングし、積層体6の外側の側面である第2側壁9を形成する。つまり、このときエッチングにより積層膜を除去するのはGaN膜3の途中深さまでであり、バッファ層2は露出させない。ここでは、例えば塩素プラズマを用いたドライエッチングを行う。この工程により、上面の一部が除去されたGaN膜3内の上部の領域であって、曲面の側壁を有する凸部でありGaN膜3からなるGaN膜3aを形成する。GaN膜3およびGaN膜3aは一体となっている層であり、GaN膜3aは平面視において環状の形状を有するパターンである。以上の工程により、GaN膜3上に順に積層された複数の環状パターンからなる積層体6を形成する。積層体6はヘテロ接合体5aおよびヘテロ接合体5a上の5bからなり、ヘテロ接合体5aはGaN膜3aおよびGaN膜3a上のバリア膜4aからなり、ヘテロ接合体5bはGaN膜3bおよびGaN膜3b上のバリア膜4bからなる。したがって、積層体6はGaN膜3上に順に積層されたGaN膜3a、バリア膜4a、GaN膜3bおよびバリア膜4bを含み、平面視において環状の形状を有している。また、積層体6の上部には環状のパターンであるGaN膜6aおよび絶縁膜11が積層体6側から順に積層されている。環状パターンである積層体6の内側の側壁は第1側壁7であり、もう一方の側壁である外側の側壁は第2側壁9である。このとき、第1側壁7側のバリア膜4a、4bのそれぞれの側壁には酸化膜12が形成されているが、第2側壁9側のバリア膜4a、4bのそれぞれの側壁にはいずれも酸化膜は形成されておらず、第2側壁9においてバリア膜4a、4bの側面が露出している。次に、図7に示すように、絶縁膜11の上面の外周部と、第2側壁9および積層体6外側の領域のGaN膜3の上面とを覆うようにフォトレジスト膜をフォトリソグラフィ技術を用いて形成する。つまり、環状のパターンである絶縁膜11の外周部近傍はフォトレジスト膜で覆うが、絶縁膜11の内周部ならびにその内側の第1側壁7およびGaN膜3の上面はフォトレジスト膜から露出させる。続いて、フォトレジスト膜上を含む基板1の主面の全面上に、導電性膜として金属膜を堆積する。前記金属膜は、例えば基板1側から順にNiとAuを積層したNi/Auの積層膜であり、スパッタリング法またはEBElectronBeam蒸着法などを用いて形成する。続いて、フォトレジスト膜を、その上に堆積したNi/Auの積層膜とともに除去する手法リフトオフ法により、Ni/Auの積層膜を所望の領域にのみ残存させ、積層体6の第1側壁7および酸化膜12と接するNi/Auの積層膜からなる第1電極8を形成する。つまり、第1電極8は環状の第1側壁7の内側のGaN膜3の上面、第1側壁7、GaN膜6aの内側の側壁、絶縁膜11の内側の側壁および絶縁膜11の内周部近傍の上面に連続的に形成される。第1電極8は第1側壁7においてGaN膜3a、3bとショットキー接合を形成しているショットキー電極である。また、第1側壁7には酸化膜12が形成されているため、第1電極8は酸化膜12に接しているが、バリア膜4a、4bには接していない。したがって、第1電極8がダメージを受けたバリア膜4a、4bの側壁に接することはない。次に、図8に示すように、図7を用いて説明した工程と同様の工程を行い、リフトオフ法を用いて積層体6の第2側壁と接するような第2電極10例えば、Ti/Auを形成する。このとき、第2電極10を形成するのは環状のパターンである積層体6の内側ではなく外側の領域のGaN膜3の上面、第2側壁9、GaN膜6aの外側の側壁、絶縁膜11の外側の側壁および絶縁膜11の外周部の上面のみである。これにより、第2電極10は第2側壁9においてバリア膜4a、4bと接し、また、GaN膜3a、3bとオーミック接続される。なお、絶縁膜11の上面の一端は第1電極8に覆われ、反対側のもう一端は第2電極10に覆われており、第1電極8と第2電極10との間には絶縁膜11が露出しているため、第1電極8および第2電極10は互いに接しておらず、電気的に絶縁されている。これにより、積層体6、第1電極8および第2電極10を有するショットキーバリアダイオードが形成される。その後の工程は図示しないが、積層体6、第1電極8および第2電極10を覆うように基板1上に厚い層間絶縁膜をCVD法などにより形成した後、前記層間絶縁膜を貫通するコンタクトプラグを第1電極8上および第2電極10上に形成する。続いて、コンタクトプラグ上に金属配線を複数形成し、前記複数の金属配線と第1電極8および第2電極10とをコンタクトプラグを介してそれぞれ電気的に接続することで、本実施の形態の半導体装置が完成する。なお、上述した製造工程では第1側壁形成、バリア膜酸化、第2側壁形成、第1電極形成、第2電極形成の工程順で半導体装置を形成しているが、この工程順は、第1側壁形成、バリア膜酸化、第1電極形成、第2側壁形成、第2電極形成または第2側壁形成、第2電極形成、第1側壁形成、バリア膜酸化、第1電極形成の順であっても構わない。また、上述した製造工程では積層体6の上方に絶縁膜11を形成しているが、積層体6上にGaN膜6aが形成されていれば、絶縁膜11は形成しなくても良い。その場合、GaN膜6aおよび積層体6のパターニングは絶縁膜11をマスクとせずフォトレジスト膜をマスクとするか、または絶縁膜11をマスクとしてGaN膜6aおよび積層体6のパターニングを行った後に絶縁膜11を除去する。また、前述したように第1電極8および第2電極10が積層体6の上部のバリア膜4bの上面に直接接すると逆リーク電流が発生する要因となるため、逆リーク電流の発生を防ぐ観点から、GaN膜6aを形成しない場合は絶縁膜11を積層体6上に形成することが望ましい。なお、GaN膜6aを形成しない場合は、バリア膜4bの上面に直接絶縁膜11が形成されることにより、絶縁膜11を介して第1電極8および第2電極10間に逆リーク電流が流れる虞がある。このような逆リーク電流の発生は、絶縁膜11とAlGaN膜との相性が悪いために起こるものである。したがって、図2に示す半導体装置のように、AlGaN膜上にGaN膜6aを介して絶縁膜11を形成する場合は、第1電極8および第2電極10間に絶縁膜11が連続的に形成されていても問題とはならない。図2に示す絶縁膜11は単に積層体6のパターニング用のマスクとして用いるために設けられている膜であり、第1電極8および第2電極10とバリア膜4bが直接接することを防ぐために設けられている訳ではない。図2に示す半導体装置において第1電極8および第2電極10とバリア膜4bが直接接することを防いでいるのはGaN膜6aである。これに対し、GaN膜6aを形成しない場合、絶縁膜11とバリア膜4bとの界面を介して逆リーク電流が流れることを防ぐために、第1電極8および第2電極10の直下の絶縁膜11のみを残して第1電極8および第2電極10間の領域の直下の絶縁膜11を除去し、図9に示すようにバリア膜4bの上面を露出させることが望ましい。つまり、第1電極8の直下の絶縁膜11および第2電極10の直下の絶縁膜11を連続的に形成せず、分断することで、絶縁膜11およびバリア膜4bの界面を介して逆リーク電流が流れることを防ぐことができる。なお、図9は図2の断面と同じ位置の断面を示している。図9は、図2に示す半導体装置とほぼ同様の構造を有している本実施の形態の変形例1の半導体装置の断面図である。ただし、図2に示す半導体装置とは異なり、図9に示す半導体装置の積層体6上にはGaN膜6aが形成されておらず、また、絶縁膜11は絶縁膜11上の第1電極8および第2電極10の間の領域の直下には形成されておらず、バリア膜4bの上面の一部は絶縁膜11から露出している。ただし、GaN膜6aおよび絶縁膜11を形成しない場合でも、図5を用いて説明したUV/O3処理による酸化工程により、絶縁膜である酸化膜12が第1側壁7のバリア膜4a、4bの側面に形成されるとともに、露出しているバリア膜4bの上面にも酸化膜12が形成されることが考えられる。この場合、図5を用いて説明した工程の後にバリア膜4b上に第1電極8および第2電極10を形成したとしても、図10に示すようにバリア膜4bと第1電極8および第2電極10との間に酸化膜12が形成されていることで、バリア膜4bの上面を介して逆リーク電流が流れることを防ぐことができる。図10は図2に示す半導体装置とほぼ同様の構造を有している本実施の形態の変形例2の半導体装置の断面図であり、なお、図2の断面と同じ位置の断面を示している。ただし、図2に示す半導体装置とは異なり、図10に示す半導体装置の積層体6上にはGaN膜6aおよび絶縁膜11が形成されておらず、代わりに酸化膜12がバリア膜4bの上面を覆っている。バリア膜4bの上面の酸化膜12の膜厚は、基板1の主面に対して垂直な方向において1nm程度である。上記のように積層体6の上面にGaN膜6a、絶縁膜11または酸化膜12を設けているのは、第1電極8および第2電極10が積層体6の上面上に乗り上げて形成されているために起こる逆リーク電流の発生を防ぐためである。したがって、第1電極8および第2電極10を積層体6上に形成せず、第1電極8および第2電極10を積層体6の側壁に形成する場合は、積層体6の上面にGaN膜6a、絶縁膜11または酸化膜12を形成する必要はない。前述したように、図16を用いて説明した比較例の半導体装置では、バリア膜24a、24bと第1電極28とが直接接することにより、ドライエッチングに晒されて結晶欠陥が残留しているバリア膜24a、24bの側面を介して第1電極28とGaN膜23a、23bとの間に逆リーク電流が流れる問題がある。この場合、1mA/cm2で定義したダイオードの耐圧は100±10Vとなる。これに対し、本発明者らの検討によれば、図3~図10を用いて説明した本実施の形態の半導体装置においてショットキーバリアダイオードの逆方向耐圧を測定したところ、800±100Vの良好な結果が得られた。これは、バリア膜4a、4bの側面にドライエッチングに起因した結晶欠陥が残留しても、図8に示すように第1電極8とバリア膜4a、4bとの間に酸化膜12を設けることによって、逆リーク電流が流れることを防ぐことができるためである。なお、バリア膜4a、4bの組成は上記した組成とは異なる組成のAlGaN膜であってもよく、上記した組成とは異なる組成のAlGaN膜を用いても、上述した効果と同様の効果が得られる。また、上記の半導体装置の構成では、ヘテロ接合体を2層積層したが、3層以上のヘテロ接合体を積層してもよい。このように、ヘテロ接合体の積層数、すなわち、チャネル数を増加させることにより、ショットキーバリアダイオードのオン抵抗の低減することができる。上述した製造工程ではオーミック電極である第2電極10とバリア膜4a、4bとの間に酸化膜が形成されないように、第2側壁9を形成する前、または第2側壁9を露出していない状態で第1側壁7において露出するバリア膜4a、4bの表面を酸化する方法を用いている。これに対する変形例3として、以下に積層体6を一回のエッチング工程により形成する製造方法を図11~図13を用いて説明する。なお、図11~図13は図2の断面と同じ位置の断面を示している。変形例3である半導体装置の製造工程では、まず図3に示す積層構造を形成した後、図11に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて積層体6のパターンを形成する。このとき製造工程中の半導体装置の構造は図6に示す構造とほぼ同様であるが、酸化膜12が形成されておらず、第1側壁7においてバリア膜4a、4bの側面が露出している点で上述した製造方法とは異なる。この場合、第1側壁7側のバリア膜4a、4bの側面は上記ドライエッチングによりダメージを負い、結晶欠陥が生じているものと考えられる。次に、積層体6を覆うように基板1の主面の全面上に例えば酸化シリコン膜からなる絶縁膜13をCVD法などにより形成した後、フォトリソグラフィ技術およびドライエッチング法を用いて絶縁膜13を加工することで、積層体6の第1側壁7および第1側壁7の内側のGaN膜3の上面を露出させる。続いて、UV/O3処理を行うことでバリア膜4a、4bの側面であって第1側壁7側の側面のみに酸化膜12を形成する。次に、絶縁膜13を除去するが、その際に用いるフッ酸などのエッチャントエッチング液により酸化膜12が除去されることを防ぐため、積層体6および絶縁膜13を覆うように基板1の主面の全面上に例えば窒化シリコン膜からなる絶縁膜14をCVD法などにより形成した後、フォトリソグラフィ技術およびドライエッチング法を用いて絶縁膜13を加工する。これにより、酸化膜12を覆い、かつ、絶縁膜13を露出する絶縁膜14を形成する。その後、図示はしないがフッ酸を用いたウェットエッチングにより絶縁膜13を除去した後、リン酸を用いたウェットエッチングにより絶縁膜14を除去することで、図6と同様の構造を得ることができる。これ以降の工程は図7~図8を用いて説明した工程を行うことで、変形例3の半導体装置が完成する。このようにして形成した変形例3の半導体装置では、積層体6の両側の側壁を一度のエッチング工程によりパターニングするため、フォトマスクの合わせずれなどに起因して第1側壁7と第2側壁9との距離にばらつきが生じることを防ぐことができる。つまり、アノード電極およびカソード電極間の距離を一定に保って半導体装置を形成することができるため、半導体装置の耐圧のばらつきを抑制することができる。図3~図8を用いて説明した製造工程では、第2電極10とバリア膜4a、4bとの間に酸化膜が形成されないように積層体6を2回のエッチングにより形成し、第1側壁7を形成した後であって第2側壁9を形成する前にバリア膜4a、4bのそれぞれの側面の酸化を行っている。また、図11~図13を用いて説明した製造工程では、同様に第2電極10とバリア膜4a、4bとの間に酸化膜が形成しないようにする目的で絶縁膜13を形成した状態でバリア膜4a、4bのそれぞれの側面の酸化を行っている。ただし、第2電極10とバリア膜4a、4bとの間に酸化膜が形成されることに起因するオン抵抗の上昇が問題とならない程度である場合は、酸化膜12と同様に、第2側壁9において第2電極10とバリア膜4a、4bとの間に酸化膜を形成しても構わない。その場合、図3~図8および図11~図13を用いて説明したような製造方法ではなく、例えば図11を用いて説明したエッチング工程により積層体6を有する構造を一括で形成し、その後バリア膜4a、4bのそれぞれの両側の側面を酸化した後、図7および図8の工程によりショットキーバリアダイオードを形成することが考えられる。以下に、図1~図13を用いて説明したショットキーバリアダイオードの適用例について説明する。本実施の形態の半導体装置は、例えば、ハイブリッド車などに使用される3相モータの駆動回路に使用することができる。図14は、本実施の形態のショットキーバリアダイオードを用いた3相モータの回路図である。図14に示すように、3相モータ回路は3相モータ41、パワー半導体装置42、制御回路43を有している。3相モータ41は、位相の異なる3相の電圧により駆動するように構成されている。図14において破線により囲んで示すパワー半導体装置42は、3相モータ41を制御するスイッチング素子により構成されており、例えば、3相のそれぞれに対応してIGBT44とダイオード45が設けられている。すなわち、3相のうちの各単相において、電源電位Vccと3相モータの入力電位との間にIGBT44とダイオード45が逆並列に接続されており、3相モータの入力電位と接地電位GNDとの間にもIGBT44とダイオード45が逆並列に接続されている。つまり、3相モータ41では、単相各相毎に2つのIGBT44と2つのダイオード45が設けられており、3相で6つのIGBT44と6つのダイオード45が設けられている。それぞれのIGBT44のゲート電極は、一部図示を省略しているがいずれも制御回路43に接続されており、この制御回路43によってIGBT44が制御される。このようなパワー半導体装置42および制御回路43を有する3相モータの駆動回路では、制御回路43でパワー半導体装置42を構成するIGBT44スイッチング素子を流れる電流を制御することにより、3相モータ41を回転させる。つまり、IGBT44は、3相モータ41に電源電位Vccを供給したり、あるいは、接地電位GNDを供給したりするスイッチング素子として機能するものであり、このIGBT44のオン/オフのタイミングを制御回路43で制御することにより、3相モータ41を駆動することができるようになっている。IGBT44とダイオード45とは、図14に示すように、逆並列に接続されているが、このときのダイオードの機能について以下に説明する。ダイオード45は、負荷がインダクタンスを含まない純抵抗である場合、還流するエネルギーがないため不要である。しかし、負荷にモータ例えば、3相モータのようなインダクタンスを含む回路が接続されている場合、ONしているスイッチIGBT44とは逆方向に負荷電流が流れるモードがある。このとき、IGBT44などのスイッチング素子単体では、この逆方向電流を流し得る機能を持たないので、IGBT44などのスイッチング素子に逆並列にダイオードを接続する必要がある。すなわち、インバータ回路において、モータ制御のように負荷にインダクタンスを含む場合、IGBT44などのスイッチング素子をターンOFFしたとき、インダクタンスに蓄えられたエネルギーを必ず放出しなければならない。IGBT44単体では、インダクタンスに蓄えられたエネルギーを開放するための逆方向電流を流すことができない。そこで、このインダクタンスに蓄えられた電気エネルギーを還流するため、IGBT44に逆並列にダイオード45を接続する。つまり、ダイオード45は、インダクタンスに蓄えられた電気エネルギーを開放するために逆方向電流を流すという機能を有している。かかるダイオード45として本実施の形態で説明したショットキーバリアダイオードを用いることで、3相モータの回路特性を向上させることができる。なお、上記3相モータ回路は、本実施の形態の半導体装置の適用例の一例に過ぎず、本実施の形態の半導体装置が各種回路に適用可能であることは言うまでもない。実施の形態2前記実施の形態1では、ヘテロ接合体としてGaN膜とAlGaN膜との積層膜を用いたが、他の半導体膜を積層したヘテロ接合体を用いてもよい。例えば、AlGaN膜に代えて、InAlN膜を用いてもよい。すなわち、ヘテロ接合体として、GaN膜とInAlN膜との積層膜を用いてもよい。前述したとおり、ヘテロ接合体を構成する膜同士の界面である積層面におけるGaNの格子定数は0.3189nmであり、AlNの格子定数は0.3114nmであり、InNの格子定数は0.3548nmである。よって、InGaNの格子定数は、AlNの格子定数とInNの格子定数の間の組成比に応じた値であって、GaNの格子定数と近似の値をとる。ここで、GaNの禁制帯幅は、InGaNの禁制帯幅より小さく、一のヘテロ接合体において、禁制帯幅の大きい膜であるInAlN膜が上層に配置される。このように、GaN膜とInAlN膜とのヘテロ接合体を用い、100組程度のヘテロ接合体を積層することで、チャネル数を大幅に増加させることができ、オン抵抗の更なる低減を図ることができる。本実施の形態の半導体装置の断面図を、図15に示す。図15に示すショットキーバリアダイオードは図8に示す前記実施の形態1の半導体装置と同様の構造を有しているが、図15に示すように、GaN膜3a、3bのそれぞれの上部にはAlGaN膜ではなくInAlN膜からなるバリア膜40a、40bが形成されている。つまり、本実施の形態の半導体装置は前記実施の形態1の半導体装置とはバリア膜の部材が異なる。また、バリア膜4b図8参照に対応するバリア膜40bとGaN膜6との間にはヘテロ接合体5c、5dが基板1側から順に形成されており、ヘテロ接合体5a~5cが積層体6を形成している点も前記実施の形態1と異なる。つまり、バリア膜40b上に順に積層されたGaN膜3cおよびバリア膜40cはヘテロ接合体5cを構成し、ヘテロ接合体5c上に順に積層されたGaN膜3dおよびバリア膜40dはヘテロ接合体5dを構成している。これは、前記実施の形態1の半導体装置に比べて本実施の形態の半導体装置では多数のヘテロ接合体を積層することが可能であることを示しており、図15では図を分かりやすくするためにヘテロ接合体5a~5dを4層示しているが、実際には100層程度のヘテロ接合体を積層することが考えられる。なお、それぞれのバリア膜40a~40dと第1電極8との界面には酸化膜12が形成されている。ヘテロ接合体をGaN膜および当該GaN膜上に形成したAlGaN膜の積層膜により構成した場合、GaNとAlGaNとの格子定数の違いにより、AlGaN膜内のAlの比率を0.25よりも大きくすると、ヘテロ接合内の応力が大きくなり、ヘテロ接合体にクラックが生じる可能性が高くなる。前記応力は、積層体6を構成するヘテロ接合体の積層数が多くなるほど大きくなる。したがって、GaN膜およびAlGaN膜からなるヘテロ接合体を積層したショットキーバリアダイオードでは、ヘテロ接合体を多く積層するとクラックが生じやすくなるため、積層するヘテロ接合体の数は3層程度までにする必要がある。つまり、半導体装置の信頼性を確保する観点から、ヘテロ接合体をGaN膜および当該GaN膜上に形成したAlGaN膜の積層膜により構成した場合、積層できるヘテロ接合体の数は2層または3層程度が限界となる。これに対し、本実施の形態の半導体装置のようにGaN膜とInAlN膜とのヘテロ接合体を用いた場合、GaNとInAlNとでは格子定数が揃いやすく、ヘテロ接合体内にほとんど応力が発生しないため、例えば1000層積層した複数のヘテロ接合体により積層体6を形成することができる。ヘテロ接合体を構成するGaN膜およびInAlN膜の膜厚はそれぞれ25nm程度であるため、1層のヘテロ接合体の膜厚は約50nmとなる。前述したように、クラックの発生を防ぐことでヘテロ接合体は1000層積層することも可能であるが、実際に使用する半導体装置では、例えばヘテロ接合体を100層積層し、膜厚が5μm程度の積層体6を形成することが考えられる。本実施の形態の半導体装置では、GaN膜およびAlGaN膜からなるヘテロ接合体を用いる半導体装置に比べて多数のヘテロ接合体ができる。積層体6内のヘテロ接合体が多いほど第1電極8と第2電極10との間に電子が通る電子層チャネルを多く形成できるため、オン抵抗を低減することができる。本実施の形態の半導体装置は、前記実施の形態1と同様の工程により形成することができる。ただし、前記実施の形態1のバリア膜のAlNモル比が0.25程度であったのに対し、本実施の形態の半導体装置のバリア膜のAlNモル比は0.8程度となり、比較的高くなる。このため、前記実施の形態1の酸化膜12を形成する際はオゾン照射を行ったが、本実施の形態では、水蒸気雰囲気における酸化ウェット酸化によってバリア膜の酸化膜を形成することもできる。これは、バリア膜のAlの濃度が30程度で比較的低い場合はウェット酸化ではほとんど酸化しないが、Alの濃度が70以上で比較的高い場合はウェット酸化により容易にバリア膜の表面を酸化できるためである。なお、このときGaN膜3a、3bのそれぞれの側面およびドライエッチングされたGaN膜3の表面はほとんど変質しない。すなわち、バリア膜の酸化の際に紫外線を用いたオゾン照射ではなくウェット酸化を行うことで、GaN膜が受けるダメージを低減することができる。図16を用いて説明した比較例の半導体装置は逆方向耐圧が100±10Vであったが、本実施の形態の半導体装置では、ショットキーバリアダイオードの逆方向耐圧は800±100Vであり、比較例の半導体装置に比べて良好な逆方向耐圧を得ることができる。さらに、ヘテロ接合体内でのクラックの発生を抑えることでヘテロ接合体を例えば100層積層することを可能とし、チャネル数を大幅に増やすことができるため、オン抵抗を低減することができる。したがって、本実施の形態の半導体装置では、前記実施の形態1の効果と同様にダイオードの逆リーク電流を低減する効果を得られる上に、ヘテロ接合体をより多く積層することを可能にすることで、ショットキーバリアダイオードのオン抵抗を低減することを可能としている。以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。