"基板と、前記基板上に設けられた高電子移動度トランジスタ構造層と、前記高電子移動度トランジスタ構造層上に設けられたヘテロバイポーラトランジスタ構造層とを備えたトランジスタ素子において、前記ヘテロバイポーラトランジスタ構造層のノンアロイ層は、n型不純物としてTeがドーピングされており、n型不純物濃度が1.0×1019cm3以上2.0×1019cm3以下にされていることを特徴とするトランジスタ素子。前記高電子移動度トランジスタ構造層の電子供給層は、n型不純物としてSiがドーピングされたδドープ層からなる請求項1に記載のトランジスタ素子。従来技術では、エミッタコンタクト層となるノンアロイ層のn型不純物としてn型不純物濃度が2.0×1019cm3超3.0×1019cm3以下のSeが用いられていた。しかし、Seは、半導体製造装置内へのメモリー効果が高く、エピタキシャルウェハを連続成長させる場合、次成長への影響が大きい。特に、図6に示したようなトランジスタ素子60を作製するためのエピタキシャルウェハを成長させる場合、1段目の高電子移動度トランジスタ構造層61においてバッファ層32へSeがメモリーし、バッファリーク電流を増大させる原因となり得る。このため、よりメモリー効果の少ないn型不純物としてTeが使用されるようになってきている。しかしながら、TeにてSeと同等のn型不純物濃度のドーピングを行った場合、図7に示すように、ベース電流、コレクタ電流共に1V程度の低電圧領域でのリーク電流が大きくなってしまい、ヘテロバイポーラトランジスタ特性を悪化させてしまう。そこで、本発明の目的は、n型不純物としてTeを用いたノンアロイ層を有していても、ベース電流、コレクタ電流のリーク電流が少ないトランジスタ素子を提供することにある。この目的を達成するために創案された本発明は、基板と、前記基板上に設けられた高電子移動度トランジスタ構造層と、前記高電子移動度トランジスタ構造層上に設けられたヘテロバイポーラトランジスタ構造層とを備えたトランジスタ素子において、前記ヘテロバイポーラトランジスタ構造層のノンアロイ層は、n型不純物としてTeがドーピングされており、n型不純物濃度が1.0×1019cm3以上2.0×1019cm3以下にされているトランジスタ素子である。前記高電子移動度トランジスタ構造層の電子供給層は、n型不純物としてSiがドーピングされたδドープ層からなると良い。本発明によれば、n型不純物としてTeを用いたノンアロイ層を有していても、ベース電流、コレクタ電流のリーク電流が少ないトランジスタ素子を提供することができる。以下、本発明の好適な実施の形態を添付図面にしたがって説明する。図1は、本発明の好適な実施の形態に係るトランジスタ素子の構造を示す図である。図1に示すように、本実施の形態に係るトランジスタ素子10は、半絶縁性のGaAsからなる基板11と、基板11上に設けられたi-AlGaAsからなるバッファ層12と、バッファ層12上に設けられたn-AlGaAsからなる電子供給層13と、電子供給層13上に設けられたi-AlGaAsからなるスペーサ層14と、スペーサ層14上に設けられたi-InGaAsからなるチャネル層15と、チャネル層15上に設けられたi-AlGaAsからなるスペーサ層16と、スペーサ層16上に設けられたi-InGaPからなるストッパ層17と、ストッパ層17上に設けられたi-GaAsからなるショットキー層18と、ショットキー層18上に設けられたn-InGaPからなるストッパ層19と、ストッパ層19上に設けられたi-GaAsからなるバッファ層20と、バッファ層20上に設けられたn-GaAsからなるサブコレクタ層21と、サブコレクタ層21上に設けられたn-GaAsからなるコレクタ層22と、コレクタ層22上に設けられたp-GaAsからなるベース層23と、ベース層23上に設けられたn-InGaPからなるエミッタ層24と、エミッタ層24上に設けられたn-GaAsからなるバラスト層25と、バラスト層25上に設けられたn-InGaAsからなるノンアロイ層26と、ノンアロイ層26上に設けられたn-InGaAsからなるノンアロイ層27と、を備える。このうち、高電子移動度トランジスタ構造層HEMT構造層28は、バッファ層12と、電子供給層13と、スペーサ層14と、チャネル層15と、スペーサ層16と、ストッパ層17と、ショットキー層18と、からなる。このHEMT構造層28の電子供給層13は、n型不純物としてSiがドーピングされたδドープ層からなる。δドープ層とは、原子層ドープのことであり、原子1層分に不純物をドーピングした層を意味する。また、ヘテロバイポーラトランジスタ構造層HBT構造層29は、バッファ層20と、サブコレクタ層21と、コレクタ層22と、ベース層23と、エミッタ層24と、バラスト層25と、ノンアロイ層26と、ノンアロイ層27と、からなる。さて、本実施の形態に係るトランジスタ素子10は、ノンアロイ層26,27にドーピングするn型不純物として、半導体製造装置内へのメモリー効果が高いSeに代えて、よりメモリー効果の少ないTeを使用するものであり、更にTeをドーピングしたときのベース電流、コレクタ電流のリーク電流を少なくするためのものである。そのために、トランジスタ素子10におけるHBT構造層29のノンアロイ層26,27は、n型不純物としてTeがドーピングされており、n型不純物濃度が1.0×1019cm3以上2.0×1019cm3以下にされている。n型不純物濃度を2.0×1019cm3以下とするのは、Teをこれより多くドーピングした場合、ダメージ層を形成してしまい、このダメージ層が素子化プロセス時にベース層23、コレクタ層22へ伝播してリーク電流が増大してしまうためである。このようにすることで、n型不純物としてTeを用いたノンアロイ層26,27を有していても、ベース電流、コレクタ電流のリーク電流が少ない、即ち、HBT特性の悪化を抑制したトランジスタ素子10を提供することができる。なお、本発明は、前述した実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。例えば、基板11としてSi基板やInP基板を用いることも可能である。本発明の効果を実証すべく、前述した構造のトランジスタ素子10を作製し、作製したトランジスタ素子10のベース電流とコレクタ電流の電流電圧特性を測定した。具体的には、半絶縁性のGaAsからなる基板11上に、i-AlxGaAsx=0.28からなるバッファ層12、n-AlxGaAsx=0.3からなる電子供給層13、i-AlxGaAsx=0.3からなるスペーサ層14、i-InxGaAsx=0.18からなるチャネル層15、i-AlxGaAsx=0.3からなるスペーサ層16、i-InxGaPx=0.48からなるストッパ層17、i-GaAsからなるショットキー層18、n-InxGaPx=0.48からなるストッパ層19、i-GaAsからなるバッファ層20、n-GaAsからなるサブコレクタ層21、n-GaAsからなるコレクタ層22、p-GaAsからなるベース層23、n-InxGaPx=0.48からなるエミッタ層24、n-GaAsからなるバラスト層25、n型不純物としてTeを使用すると共にそのn型不純物濃度を1.5×1019cm3に制御したn-InxGaAsx=0.5からなるノンアロイ層26,27を順に積層してトランジスタ素子10となるエピタキシャルウェハを作製した。その後、このエピタキシャルウェハに対して素子化プロセスを実施し、トランジスタ素子10を得た。このトランジスタ素子10についてベース電流とコレクタ電流の電流電圧特性を測定したところ、図2に示す結果が得られた。図2と図7を比較すると、トランジスタ素子10では、1V程度の低電圧領域におけるベース電流、コレクタ電流のリーク電流を劇的に低減することに成功していることが分かる。"