第1乃至第nnは2以上の自然数の入力端子に第1乃至第nの電圧をそれぞれ入力し、前記第1乃至第nの電圧のうちの最も高い電圧を出力端子に出力する電圧切り替え回路であって、第1乃至第nのPチャネルMOSトランジスタと、第1乃至第nのNチャネルMOSトランジスタと、を備え、前記第1乃至第nの入力端子のうちの第kkは1以上n以下の自然数の入力端子から前記出力端子までの経路は、前記第kの入力端子にソースまたはドレインのいずれか一方が接続され、前記出力端子にゲートが接続される前記第1乃至第nのPチャネルMOSトランジスタのうちの第kのPチャネルMOSトランジスタと、前記出力端子にソースまたはドレインのいずれか一方が接続され、前記第kの入力端子にゲートが接続され、前記第kのPチャネルMOSトランジスタのソースまたはドレインのいずれか他方にソースまたはドレインのいずれか他方が接続される前記第1乃至第nのNチャネルMOSトランジスタのうちの第kのNチャネルMOSトランジスタと、を有し、前記第kのPチャネルMOSトランジスタのドレインとバルクとの間に形成されるダイオードと、前記第kのNチャネルMOSトランジスタのドレインとバルクとの間に形成されるダイオードと、のうち少なくとも1つのダイオードの順方向が、前記第kの入力端子から前記出力端子への方向となっていることを特徴とする電圧切り替え回路。第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にソースが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、前記第2の入力端子にソースが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルクと前記第1のNチャネルMOSトランジスタのバルクとは前記第1の入力端子に接続され、前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記第2の入力端子に接続されていることを特徴とする電圧切り替え回路。前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、前記第2のNチャネルMOSトランジスタのバルクは前記第2のNチャネルMOSトランジスタのソースに接続されていることを特徴とする請求項2に記載の電圧切り替え回路。第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルク、前記第1のNチャネルMOSトランジスタのバルク、前記第2のPチャネルMOSトランジスタのバルク、および前記第2のNチャネルMOSトランジスタのバルクはそれぞれ前記出力端子に接続されていることを特徴とする電圧切り替え回路。前記第1のPチャネルMOSトランジスタのバルクは前記第1のPチャネルMOSトランジスタのソースに接続され、前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続されていることを特徴とする請求項4に記載の電圧切り替え回路。第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルクは前記第1のPチャネルMOSトランジスタのソースに接続され、前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続され、前記第2のNチャネルMOSトランジスタのバルクは前記第2のNチャネルMOSトランジスタのソースに接続されていることを特徴とする電圧切り替え回路。第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にソースが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルクと前記第1のNチャネルMOSトランジスタのバルクとは前記第1の入力端子に接続され、前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記出力端子に接続されていることを特徴とする電圧切り替え回路。前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続されていることを特徴とする請求項7に記載の電圧切り替え回路。第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、前記第2の入力端子にソースが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルクは前記第1のPチャネルMOSトランジスタのソースに接続され、前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記第2の入力端子に接続されていることを特徴とする電圧切り替え回路。前記第2のNチャネルMOSトランジスタのバルクは、前記第2のNチャネルMOSトランジスタのソースに接続されていることを特徴とする請求項9に記載の電圧切り替え回路。第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルクは前記第1のPチャネルMOSトランジスタのソースに接続され、前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記出力端子に接続されていることを特徴とする電圧切り替え回路。前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続されていることを特徴とする請求項11に記載の電圧切り替え回路。しかしながら、図8、図9に示した従来の電圧切り替え回路は、次のような問題があった。図8に示した従来の電圧切り替え回路は、出力電圧Voutがダイオードの閾値電圧Vfだけ電圧降下するという問題がある。すなわち、所望の出力電圧Voutを出力しようとすれば、エネルギーが供給される電子機器が動作する電圧よりも閾値電圧Vfだけ高い電圧を入力しなければならないので、入力端子に接続される電源装置の大型化を招く。また、図9に示した従来の電圧切り替え回路は、MOSトランジスタを用いているため、MOSトランジスタのサイズによっては、破線矢印で図示したように、入力される2つの電圧の間に無視できない漏れ電流が生じるという問題がある。漏れ電流の経路は、オフしているMOSトランジスタ、すなわち、弱反転領域で動作しているMOSトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。MOSトランジスタの弱反転領域の電流式より漏れ電流Ileakは次式となる。ただし、μは移動度、Coxはゲート酸化膜容量、γは比例定数、Wはチャネル幅、Lはチャネル長、VGSはゲートソース間電圧、Vthは閾値電圧、VDSはドレインソース間電圧、eは電子1個あたりの電荷量、kはボルツマン定数、Tは絶対温度である。また、V2=0、Vth=0とすると、漏れ電流Ileakは次式となる。つまり、式1及び式2よりチャネル幅Wとチャネル長Lの比が大きくなる程、大きな漏れ電流が生じる。すなわち、大きな漏れ電流が生じると、低い方の電圧を与える電源に大きな電流が流れ、消費電力が大きくなるという問題が生じる。本発明の目的は、上記の点に鑑み、電圧降下することなく漏れ電流が小さな電圧切り替え回路を提供することにある。上記の課題を解決して本発明の目的を達成するために、本発明は、以下のように構成される。第1の発明は、第1乃至第nnは2以上の自然数の入力端子に第1乃至第nの電圧をそれぞれ入力し、前記第1乃至第nの電圧のうちの最も高い電圧を出力端子に出力する電圧切り替え回路であって、第1乃至第nのPチャネルMOSトランジスタと、第1乃至第nのNチャネルMOSトランジスタと、を備え、前記第1乃至第nの入力端子のうちの第kkは1以上n以下の自然数の入力端子から前記出力端子までの経路は、前記第kの入力端子にソースまたはドレインのいずれか一方が接続され、前記出力端子にゲートが接続される前記第1乃至第nのPチャネルMOSトランジスタのうちの第kのPチャネルMOSトランジスタと、前記出力端子にソースまたはドレインのいずれか一方が接続され、前記第kの入力端子にゲートが接続され、前記第kのPチャネルMOSトランジスタのソースまたはドレインのいずれか他方にソースまたはドレインのいずれか他方が接続される前記第1乃至第nのNチャネルMOSトランジスタのうちの第kのNチャネルMOSトランジスタと、を有し、前記第kのPチャネルMOSトランジスタのドレインとバルクとの間に形成されるダイオードと、前記第kのNチャネルMOSトランジスタのドレインとバルクとの間に形成されるダイオードと、のうち少なくとも1つのダイオードの順方向が、前記第kの入力端子から前記出力端子への方向となっている。第2の発明は、第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にソースが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、前記第2の入力端子にソースが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルクと前記第1のNチャネルMOSトランジスタのバルクとは前記第1の入力端子に接続され、前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記第2の入力端子に接続されている。第3の発明は、第2の発明において、前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、前記第2のNチャネルMOSトランジスタのバルクは前記第2のNチャネルMOSトランジスタのソースに接続されている。第4の発明は、第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルク、前記第1のNチャネルMOSトランジスタのバルク、前記第2のPチャネルMOSトランジスタのバルク、および前記第2のNチャネルMOSトランジスタのバルクはそれぞれ前記出力端子に接続されている。第5の発明は、第4の発明において、前記第1のPチャネルMOSトランジスタのバルクは前記第1のPチャネルMOSトランジスタのソースに接続され、前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続されている。第6の発明は、第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルクは前記第1のPチャネルMOSトランジスタのソースに接続され、前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続され、前記第2のNチャネルMOSトランジスタのバルクは前記第2のNチャネルMOSトランジスタのソースに接続されている。第7の発明は、第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にソースが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルクと前記第1のNチャネルMOSトランジスタのバルクとは前記第1の入力端子に接続され、前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記出力端子に接続されている。第8の発明は、第7の発明において、前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続されている。第9の発明は、第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、前記第2の入力端子にソースが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルクは前記第1のPチャネルMOSトランジスタのソースに接続され、前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記第2の入力端子に接続されている。第10の発明は、第9の発明において、前記第2のNチャネルMOSトランジスタのバルクは、前記第2のNチャネルMOSトランジスタのソースに接続されている。第11の発明は、第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルクは前記第1のPチャネルMOSトランジスタのソースに接続され、前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記出力端子に接続されている。第12の発明は、第11の発明において、前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続されている。本発明によれば、電圧降下することなく漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。以下、図面を参照して本発明の電圧切り替え回路の第1~第6実施形態について説明する。なお、本願明細書中では、MOSトランジスタのソース及びドレインのうち、図面において、矢印を付した端子がソースであり、バルク電圧に近い電圧の端子がソースであると定義する。第1実施形態まず、本発明の第1実施形態に係る電圧切り替え回路の構成について、図1を参照して説明する。本発明の第1実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。入力端子101には、PチャネルMOSトランジスタM1のソース、バルク、およびNチャネルMOSトランジスタM2のゲート、バルクがそれぞれ接続されている。入力端子102には、PチャネルMOSトランジスタM4のソース、バルク、およびNチャネルMOSトランジスタM3のゲート、バルクがそれぞれ接続されている。そして、PチャネルMOSトランジスタM1のドレインとNチャネルMOSトランジスタM2のソースが接続され、NチャネルMOSトランジスタM3のソースとPチャネルMOSトランジスタM4のドレインが接続されている。また、出力端子103には、PチャネルMOSトランジスタM1のゲート、NチャネルMOSトランジスタM2のドレイン、NチャネルMOSトランジスタM3のドレイン、およびPチャネルMOSトランジスタM4のゲートがそれぞれ接続されている。入力端子101には一の電源の電圧V1が与えられ、入力端子102には他の電源の電圧V2が与えられる。出力端子103は、USBメモリ装置の内部のメモリなどの電子機器の電源端子と接続される。図1において、MOSトランジスタM1乃至M4の隣に図示したダイオードは、ドレイン基板間ダイオード、つまり、ドレインとバルクの間に形成されるダイオードの向きを示している。次に、図1に示すMOSトランジスタM1~M4の構造の概要の一例について、図2を参照して説明する。MOSトランジスタM1~M4は、図2に示すように、P型シリコン基板301上に形成されている。P型シリコン基板301には、素子分離領域302が形成され、その素子分離領域302で第1の領域と第2の領域に分離されている。そして、第1の領域にPチャネルMOSトランジスタM1とNチャネルMOSトランジスタM2とが形成されている。PチャネルMOSトランジスタM1は、Nウェル領域303内に形成されている。また、第2の領域にPチャネルMOSトランジスタM4とNチャネルMOSトランジスタM3とが形成されている。PチャネルMOSトランジスタM4は、Nウェル領域304内に形成されている。次に、本発明の第1実施形態に係る電圧切り替え回路の動作について、図1および図2を参照して説明する。説明を簡単にするために、電圧V1は電圧V2よりも高く、V2=0であるとする。また、MOSトランジスタの閾値電圧Vthは、Vth=0であるとする。まず、Vth=0であるので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。Vth=0、V1>V2より、PチャネルMOSトランジスタM1のゲートソース間電圧VGSは負電圧となり、NチャネルMOSトランジスタM2のゲートドレイン間電圧VGDは正電圧となり、PチャネルMOSトランジスタM1とNチャネルMOSトランジスタM2はオンする。一方、PチャネルMOSトランジスタM4のゲートドレイン間電圧VGDは正電圧となり、NチャネルMOSトランジスタM3のゲートソース間電圧VGSは負電圧となるので、PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM3はオフする。よって、電圧V1が出力端子103より出力される。ここで、漏れ電流Ileakの解析を行う。破線矢印で図示したように、漏れ電流Ileakの経路は、オフしているMOSトランジスタ、すなわち、弱反転領域で動作しているMOSトランジスタのソースとドレインの間と、ドレイン基盤間の順方向ダイオードを通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。NチャネルMOSトランジスタM3のゲートソース間電圧VGSは、ドレイン基板間ダイオードの閾値電圧をVfとしたとき、V2=0より、VGS=-Vfとなる。上述した式1にVth=0を代入すると次式となる。式3にVGS=-Vfを代入すると、次式となる。式2と式4の大小関係を比較すると、次式が成立する。式5より、左辺は負の指数オーダーの項exp-γVfがかかっているので、右辺よりも極めて小さい。したがって、本発明の実施形態1に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。以上のように、本発明の第1実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。なお、本発明の第1実施形態に係る電圧切り替え回路では、PチャネルMOSトランジスタM1のバルクとNチャネルMOSトランジスタM2のバルクは共通の電圧とし、PチャネルMOSトランジスタM4のバルクとNチャネルMOSトランジスタM3のバルクは共通の電圧としたが、NチャネルMOSトランジスタM2のバルクをNチャネルMOSトランジスタM2のソースに接続し、NチャネルMOSトランジスタM3のバルクをNチャネルMOSトランジスタM3のソースに接続してもよい。このとき、図1に示したドレイン基板間ダイオードの向きは同じであるので、同じ効果を奏する。第2実施形態次に、本発明の第2実施形態に係る電圧切り替え回路の構成について、図3を参照して説明する。本発明の第2実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。入力端子101には、PチャネルMOSトランジスタM1のドレイン、およびNチャネルMOSトランジスタM2のゲートがそれぞれ接続されている。入力端子102には、PチャネルMOSトランジスタM4のドレイン、およびNチャネルMOSトランジスタM3のゲートがそれぞれ接続されている。そして、PチャネルMOSトランジスタM1のソースとNチャネルMOSトランジスタM2のドレインが接続され、NチャネルMOSトランジスタM3のドレインとPチャネルMOSトランジスタM4のソースが接続されている。また、出力端子103には、PチャネルMOSトランジスタM1のゲート、バルク、NチャネルMOSトランジスタM2のソース、バルク、NチャネルMOSトランジスタM3のソース、バルク、およびPチャネルMOSトランジスタM4のゲート、バルクがそれぞれ接続されている。入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と同様である。また、図3に示すダイオードの意味は、図1の場合のダイオードと同様である。次に、本発明の第2実施形態に係る電圧切り替え回路の動作について、図3を参照して説明する。説明を簡単にするために、電圧V1は電圧V2よりも高く、V2=0であるとする。また、MOSトランジスタの閾値電圧Vthは、Vth=0であるとする。まず、Vth=0であるので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。Vth=0、V1>V2より、PチャネルMOSトランジスタM1のゲートドレイン間電圧VGDは負電圧となり、NチャネルMOSトランジスタM2のゲートソース間電圧VGSは正電圧となり、PチャネルMOSトランジスタM1とNチャネルMOSトランジスタM2はオンする。一方、PチャネルMOSトランジスタM4のゲートソース間電圧VGSは正電圧となり、NチャネルMOSトランジスタM3のゲートドレイン間電圧VGDは負電圧となるので、PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM3はオフする。よって、電圧V1が出力端子103より出力される。ここで、漏れ電流Ileakの解析を行う。破線矢印で図示したように、漏れ電流Ileakの経路は、オフしているMOSトランジスタ、すなわち、弱反転領域で動作しているMOSトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。NチャネルMOSトランジスタM3のゲートドレイン間電圧VGDは、ドレイン基板間ダイオードの閾値電圧をVfとしたとき、V2=0より、VGD=-Vfとなる。この場合、上述した式1におけるVGSがVGDに相当する。式1にVth=0を代入すると次式となる。式6にVGD=-Vfを代入すると、次式となる。式2と式7の大小関係を比較すると、本発明の第1実施形態に係る電圧切り替え回路の説明における式5と同じ式となる。式5より、左辺は負の指数オーダーの項exp-γVfがかかっているので、右辺よりも極めて小さい。したがって、本発明の第2実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。以上のように、本発明の第2実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。なお、本発明の第2実施形態に係る電圧切り替え回路では、PチャネルMOSトランジスタM1のバルクとNチャネルMOSトランジスタM2のバルクは共通の電圧とし、PチャネルMOSトランジスタM4のバルクとNチャネルMOSトランジスタM3のバルクは共通の電圧としたが、PチャネルMOSトランジスタM1のバルクをPチャネルMOSトランジスタM1のソースに接続し、PチャネルMOSトランジスタM4のバルクをPチャネルMOSトランジスタM4のソースに接続してもよい。このとき、図3に示したドレイン基板間ダイオードの向きは同じなので、同じ効果を奏する。第3実施形態次に、本発明の第3実施形態に係る電圧切り替え回路の構成について、図4を参照して説明する。本発明の第3実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。入力端子101には、PチャネルMOSトランジスタM1のドレイン、およびNチャネルMOSトランジスタM2のゲートがそれぞれ接続されている。入力端子102には、PチャネルMOSトランジスタM4のドレイン、およびNチャネルMOSトランジスタM3のゲートがそれぞれ接続されている。そして、PチャネルMOSトランジスタM1のソース、バルク、およびNチャネルMOSトランジスタM2のソース、バルクがそれぞれ接続されている。また、NチャネルMOSトランジスタM3のソース、バルク、およびPチャネルMOSトランジスタM4のソース、バルクがそれぞれ接続されている。また、出力端子103には、PチャネルMOSトランジスタM1のゲート、NチャネルMOSトランジスタM2のドレイン、NチャネルMOSトランジスタM3のドレイン、PチャネルMOSトランジスタM4のゲートがそれぞれ接続されている。入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と同様である。また、図4に示すダイオードの意味は、図1の場合のダイオードと同様である。次に、本発明の第3実施形態に係る電圧切り替え回路の動作について、図4を参照して説明する。説明を簡単にするために、電圧V1は電圧V2よりも高く、V2=0であるとする。また、MOSトランジスタの閾値電圧Vthは、Vth=0であるとする。まず、Vth=0であるので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。Vth=0、V1>V2より、PチャネルMOSトランジスタM1のゲートドレイン間電圧VGDは負電圧となり、NチャネルMOSトランジスタM2のゲートドレイン間電圧VGDは正電圧となり、PチャネルMOSトランジスタM1とNチャネルMOSトランジスタM2はオンする。一方、PチャネルMOSトランジスタM4のゲートソース間電圧VGSは正電圧となり、NチャネルMOSトランジスタM3のゲートソース間電圧VGSは負電圧となるので、PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM3はオフする。よって、電圧V1が出力端子103より出力される。ここで、漏れ電流Ileakの解析を行う。破線矢印で図示したように、漏れ電流Ileakの経路は、オフしているMOSトランジスタ、すなわち、弱反転領域で動作しているMOSトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。NチャネルMOSトランジスタM3のソース電圧V4は、MOSトランジスタM3、M4について、それぞれ漏れ電流の式1を立てたとき、それぞれの漏れ電流の式が等しくなるようなソース電圧であり、V1>V4>0なる値となる。よって、漏れ電流Ileakは、上述した本発明の実施形態1に係る電圧切り替え回路の説明と同様に、式4のVfをV4に置き換えた式となる。式2と式8の大小関係を比較すると、次式となる。式9より、左辺は負の指数オーダーの項exp-γV4がかかっているので、右辺よりも極めて小さい。したがって、本発明の第3実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。以上のように、本発明の第3実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。第4実施形態次に、本発明の第4実施形態に係る電圧切り替え回路の構成について、図5を参照して説明する。本発明の第4実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。入力端子101には、PチャネルMOSトランジスタM1のソース、バルク、およびNチャネルMOSトランジスタM2のゲート、バルクがそれぞれ接続されている。入力端子102には、PチャネルMOSトランジスタM4のドレイン、NチャネルMOSトランジスタM3のゲートがそれぞれ接続されている。そして、PチャネルMOSトランジスタM1のドレインとNチャネルMOSトランジスタM2のソースが接続され、NチャネルMOSトランジスタM3のドレインとPチャネルMOSトランジスタM4のソースが接続されている。また、出力端子103には、PチャネルMOSトランジスタM1のゲート、NチャネルMOSトランジスタM2のドレイン、NチャネルMOSトランジスタM3のソース、バルク、およびPチャネルMOSトランジスタM4のゲート、バルクがそれぞれ接続されている。入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と同様である。また、図5に示すダイオードの意味は、図1の場合のダイオードと同様である。次に、本発明の第4実施形態に係る電圧切り替え回路の動作について、図5を参照して説明する。説明を簡単にするために、電圧V1は電圧V2よりも高く、V2=0であるとする。また、MOSトランジスタの閾値電圧Vthは、Vth=0であるとする。まず、Vth=0なので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。Vth=0、V1>V2より、PチャネルMOSトランジスタM1のゲートソース間電圧VGSは負電圧となり、NチャネルMOSトランジスタM2のゲートドレイン間電圧VGDは正電圧となり、PチャネルMOSトランジスタM1とNチャネルMOSトランジスタM2はオンする。一方、PチャネルMOSトランジスタM4のゲートソース間電圧VGSは正電圧となり、NチャネルMOSトランジスタM3のゲートドレイン間電圧VGDは負電圧となるので、PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM3はオフする。よって、電圧V1が出力端子103より出力される。ここで、漏れ電流Ileakの解析を行う。破線矢印で図示したように、漏れ電流Ileakの経路は、オフしているMOSトランジスタ、すなわち、弱反転領域で動作しているMOSトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。NチャネルMOSトランジスタM3のゲートドレイン間電圧VGDは、ドレイン基板間ダイオードの閾値電圧をVfとしたとき、V2=0より、VGD=-Vfとなる。よって、漏れ電流Ileakは、上述した本発明の実施形態2に係る電圧切り替え回路の説明と同様に、式7となる。式2と式7の大小関係を比較すると、本発明の実施形態1に係る電圧切り替え回路の説明における式5と同じ式となる。式5より、左辺は負の指数オーダーの項exp-γVfがかかっているので、右辺よりも極めて小さい。したがって、本発明の第4実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。以上のように、本発明の第4実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。なお、本発明の第4実施形態に係る電圧切り替え回路では、PチャネルMOSトランジスタM1のバルクとNチャネルMOSトランジスタM2のバルクは共通の電圧とし、PチャネルMOSトランジスタM4のバルクとNチャネルMOSトランジスタM3のバルクは共通の電圧としたが、NチャネルMOSトランジスタM2のバルクをNチャネルMOSトランジスタM2のソースに接続し、PチャネルMOSトランジスタM4のバルクをPチャネルMOSトランジスタM4のソースに接続してもよい。このとき、図5に示したドレイン基板間ダイオードの向きは同じであるので、同じ効果を奏する。第5実施形態次に、本発明の第5実施形態に係る電圧切り替え回路の構成について、図6を参照して説明する。本発明の第5実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。入力端子101には、PチャネルMOSトランジスタM1のドレイン、NチャネルMOSトランジスタM2のゲートがそれぞれ接続されている。入力端子102には、PチャネルMOSトランジスタM4のソース、バルク、およびNチャネルMOSトランジスタM3のゲート、バルクがそれぞれ接続されている。そして、PチャネルMOSトランジスタM1のソース、バルク、およびNチャネルMOSトランジスタM2のソース、バルクがそれぞれ接続されている。また、NチャネルMOSトランジスタM3のソースとPチャネルMOSトランジスタM4のドレインが接続されている。また、出力端子103には、PチャネルMOSトランジスタM1のゲート、NチャネルMOSトランジスタM2のドレイン、NチャネルMOSトランジスタM3のドレイン、およびPチャネルMOSトランジスタM4のゲートがそれぞれ接続されている。入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と同様である。また、図6に示すダイオードの意味は、図1の場合のダイオードと同様である。次に、本発明の第5実施形態に係る電圧切り替え回路の動作について、図6を参照して説明する。説明を簡単にするために、電圧V1は電圧V2よりも高く、V2=0であるとする。また、MOSトランジスタの閾値電圧Vthは、Vth=0であるとする。まず、Vth=0なので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。Vth=0、V1>V2より、PチャネルMOSトランジスタM1のゲートドレイン間電圧VGDは負電圧となり、NチャネルMOSトランジスタM2のゲートドレイン間電圧VGDは正電圧となり、PチャネルMOSトランジスタM1とNチャネルMOSトランジスタM2はオンする。一方、PチャネルMOSトランジスタM4のゲートドレイン間電圧VGDは正電圧となり、NチャネルMOSトランジスタM3のゲートソース間電圧VGSは負電圧となるので、PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM3はオフする。よって、電圧V1が出力端子103より出力される。ここで、漏れ電流Ileakの解析を行う。破線矢印で図示したように、漏れ電流Ileakの経路は、オフしているMOSトランジスタ、すなわち、弱反転領域で動作しているMOSトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。NチャネルMOSトランジスタM3のゲートソース間電圧VGSは、ドレイン基板間ダイオードの閾値電圧をVfとしたとき、V2=0より、VGS=-Vfとなる。よって、漏れ電流Ileakは、上述した本発明の実施形態1に係る電圧切り替え回路の説明における式4と同じ式となる。式2と式4の大小関係を比較すると、本発明の実施形態1に係る電圧切り替え回路の説明における式5と同じ式となる。式5より、左辺は負の指数オーダーの項exp-γVfがかかっているので、右辺よりも極めて小さい。したがって、本発明の第5実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。以上のように、本発明の第5実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。なお、本発明の第5実施形態に係る電圧切り替え回路では、PチャネルMOSトランジスタM4のバルクとNチャネルMOSトランジスタM3のバルクは共通の電圧としたが、NチャネルMOSトランジスタM3のバルクをNチャネルMOSトランジスタM3のソースに接続してもよい。このとき、図6に示したドレイン基板間ダイオードの向きは同じであるので、同じ効果を奏する。第6実施形態次に、本発明の第6実施形態に係る電圧切り替え回路の構成について、図7を参照して説明する。本発明の第6実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。入力端子101には、PチャネルMOSトランジスタM1のドレイン、NチャネルMOSトランジスタM2のゲートがそれぞれ接続されている。入力端子102には、PチャネルMOSトランジスタM4のドレイン、NチャネルMOSトランジスタM3のゲートがそれぞれ接続されている。そして、PチャネルMOSトランジスタM1のソース、バルク、NチャネルMOSトランジスタM2のソース、バルクがそれぞれ接続されている。また、NチャネルMOSトランジスタM3のドレインとPチャネルMOSトランジスタM4のソースが接続されている。また、出力端子103には、PチャネルMOSトランジスタM1のゲート、NチャネルMOSトランジスタM2のドレイン、NチャネルMOSトランジスタM3のソース、バルク、およびPチャネルMOSトランジスタM4のゲート、バルクがそれぞれ接続されている。入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と同様である。また、図7に示すダイオードの意味は、図1の場合のダイオードと同様である。次に、本発明の第6実施形態に係る電圧切り替え回路の動作について、図7を参照して説明する。説明を簡単にするために、電圧V1は電圧V2よりも高く、V2=0であるとする。また、MOSトランジスタの閾値電圧Vthは、Vth=0であるとする。まず、Vth=0なので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。Vth=0、V1>V2より、PチャネルMOSトランジスタM1のゲートドレイン間電圧VGDは負電圧となり、NチャネルMOSトランジスタM2のゲートドレイン間電圧VGDは正電圧となり、PチャネルMOSトランジスタM1とNチャネルMOSトランジスタM2はオンする。一方、PチャネルMOSトランジスタM4のゲートソース間電圧VGSは正電圧となり、NチャネルMOSトランジスタM3のゲートドレイン間電圧VGDは負電圧となるので、PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM3はオフする。よって、電圧V1が出力端子103より出力される。ここで、漏れ電流Ileakの解析を行う。破線矢印で図示したように、漏れ電流Ileakの経路は、オフしているMOSトランジスタ、すなわち、弱反転領域で動作しているMOSトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。NチャネルMOSトランジスタM3のゲートドレイン間電圧VGDは、ドレイン基板間ダイオードの閾値電圧をVfとしたとき、V2=0より、VGD=-Vfとなる。よって、漏れ電流Ileakは、上述した本発明の実施形態2に係る電圧切り替え回路の説明における式7と同じ式となる。式2と式7の大小関係を比較すると、本発明の実施形態1に係る電圧切り替え回路の説明における式5と同じ式となる。式5より、左辺は負の指数オーダーの項exp-γVfがかかっているので、右辺よりも極めて小さい。したがって、本発明の第6実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。以上のように、本発明の第6実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。なお、本発明の第6実施形態に係る電圧切り替え回路では、PチャネルMOSトランジスタM4のバルクとNチャネルMOSトランジスタM3のバルクは共通の電圧としたが、PチャネルMOSトランジスタM4のバルクをPチャネルMOSトランジスタM4のソースに接続してもよい。このとき、図7に示したドレイン基板間ダイオードの向きは同じであるので、同じ効果を奏する。その他の実施形態など1本発明の第1~第6の実施形態に係る電圧切り替え回路では、2つの電圧のうち高い方の電圧を出力する場合について説明した。しかし、各実施形態において、切り替える電圧は2つに限らず、3つ以上の電圧を切り替える電圧切り替え回路も構成できる。つまり、入力端子101から出力端子103までの回路以下、CMOSペアというを複数用意して、複数の電圧がそれぞれ入力される複数の入力端子に、複数のCMOSペアのPチャネルMOSトランジスタ側をそれぞれ接続し、NチャネルMOSトランジスタ側をそれぞれワイヤードオア接続して出力端子に接続することで、複数の電圧を切り替える電圧切り替え回路を実現できる。このとき、入力された複数の電圧のうち最も高い電圧が出力される。2本発明の第1~第6実施形態に係る電圧切り替え回路では、入力端子と出力端子との間に、1つのCMOSペアを接続した場合について説明をした。しかし、各実施形態において、CMOSペアを複数用意して、入力端子と出力端子との間に、直列接続、並列接続、または、直列接続と並列接続を組み合わせた接続をしてもよい。3本発明の第1~第6実施形態に係る電圧切り替え回路を構成するMOSトランジスタの各々は、複数用意した同一極性のMOSトランジスタのゲート、ソース、ドレイン、バルクのそれぞれを共通接続、すなわち、並列接続をした1つの合成MOSトランジスタとしてもよい。また、ゲート、バルクのそれぞれを共通接続をしてソース、ドレインを互いに接続、すなわち、直列接続をした1つの合成MOSトランジスタとしてもよい。