"電力の供給がなくなっても該電力の供給の直前の状態が保持される不揮発性素子を内蔵する半導体装置であって、前記不揮発性素子は、可変抵抗膜と、該可変抵抗膜の上部に配置された上部電極及び該可変抵抗膜の下部に配置された下部電極と、を有しており、前記可変抵抗膜は、該可変抵抗膜の下層側に配置された下層配線及び該可変抵抗膜の上層側に配置された上層配線とそれぞれ電気的に接続されており、前記下部電極は、前記下層配線と兼用されるか、又は、前記下層配線に直接もしくは導電膜を介して電気的に接続され、前記上部電極は、中央部と外周部との間に段差が形成された上面を有し、少なくとも前記上面の前記外周部が、前記上層配線に直接もしくは導電膜を介して電気的に接続されている、ことを特徴とする半導体装置。前記上層配線は、前記可変抵抗膜の上層側に配置された上部絶縁層中に埋め込まれた配線であり、前記上部電極よりも大きな幅を有し、前記上部電極の上面及び側面と直接又は導電膜を介して電気的に接続される、ことを特徴とする請求項1に記載の半導体装置。前記上層配線の下層側には、下層側に突出するプラグが、前記上層配線と一体的に形成され、前記プラグは、前記上部電極の上面における段差によって当該上面に形成される窪みに配置されており、前記上部電極と直接又は導電膜を介して電気的に接続される、ことを特徴とする請求項1又は2に記載の半導体装置。前記導電膜は、バリアメタル膜であり、前記下部電極は、前記下層配線と兼用される、ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。前記下層配線は、前記可変抵抗膜の下層側に配置された下部絶縁層中に埋め込まれた配線であり、前記下部絶縁層上にはバリア絶縁層が形成され、前記バリア絶縁層は、前記下層配線から離れるに従って開口幅が広くなるようにテーパした開口部を有し、前記可変抵抗膜は、少なくともその外周部が、前記開口部のテーパ面に沿って配設され、前記可変抵抗膜の下面は、前記開口部において前記下層配線と接する、ことを特徴とする請求項4に記載の半導体装置。前記可変抵抗膜を構成する膜の少なくとも1つは、Ta2O5、TaSiOx、TaZrOx、ZrOx、HfOx、及びSiOxCyからなる群の少なくとも1種からなる、ことを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。前記上部電極を構成する膜の少なくとも1つは、Pt、Ru、及びPt、Ruの酸化物からなる群の少なくとも1種からなる、ことを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。前記可変抵抗膜は、遷移金属酸化物からなり、前記下部電極は、下層側からTaN膜及びRu膜がこの順で積層された積層膜であり、前記TaN膜が、前記下層配線に直接又は導電膜を介して電気的に接続される、ことを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置。電力の供給がなくなっても該電力の供給の直前の状態が保持される不揮発性素子を内蔵する半導体装置を製造するための半導体装置の製造方法であって、下部絶縁層中に、第1の配線及び第2の配線を形成することと、前記第1の配線上に、少なくとも前記不揮発性素子を構成する可変抵抗膜及び該可変抵抗膜の上部電極を下方からこの順に形成することと、前記可変抵抗膜及び該可変抵抗膜の上部電極に対する上層側に、上部絶縁層を形成することと、前記上部絶縁層に、前記第1の配線の上層配線を形成するための第1の開口部、及び前記第2の配線の上層配線を形成するための第2の開口部を形成することと、前記上部絶縁層に、前記第2の配線の上面に達するプラグ用の下穴を形成することと、を含む、ことを特徴とする半導体装置の製造方法。前記第1の開口部と前記第2の開口部とを、同時に形成する、ことを特徴とする請求項9に記載の半導体装置の製造方法。近年、LSI自体の微細化も進展している。これにより、CMOSComplementaryMetalOxideSemiconductorや銅配線等の寸法が縮小され、製造工程が複雑化する傾向にある。そこで、不揮発性素子についても、その小型化及び製造工程の簡略化が望まれている。また、性能及び信頼性の面でも、依然として十分とはいえず、例えば不揮発性素子の低抵抗化が望まれている。非特許文献1、2に記載の半導体装置がこれらの要求を満たすためには、以下のような課題がある。まず、微細化の進んだ多層構造のULSIの内部にスイッチング素子を高密度に配置して高い信頼性を得ることは困難である。また、不揮発性素子を銅配線上に形成した場合には、上層の銅配線と電気的に接続するためのコンタクトプラグが高抵抗になることにより、LSIに信号遅延が生じるおそれがある。また、不揮発性素子のプログラミングには100μA以上の電流が必要とされる場合が多いため、高抵抗なコンタクトプラグを介した電気的接続では、ジュール熱による発熱が大きく、それによってコンタクトプラグ自体の信頼性が低下してしまう。本発明は、こうした実情に鑑みてなされたものであり、高密度化、高速化、及び高信頼化を図ることのできる不揮発性素子を内蔵する半導体装置及びその製造方法を提供することを目的とする。本発明の第1の観点に係る半導体装置は、電力の供給がなくなっても該電力の供給の直前の状態が保持される不揮発性素子を内蔵する半導体装置であって、前記不揮発性素子は、可変抵抗膜と、該可変抵抗膜の上部に配置された上部電極及び該可変抵抗膜の下部に配置された下部電極と、を有しており、前記可変抵抗膜は、該可変抵抗膜の下層側に配置された下層配線及び該可変抵抗膜の上層側に配置された上層配線とそれぞれ電気的に接続されており、前記下部電極は、前記下層配線と兼用されるか、又は、前記下層配線に直接もしくは導電膜を介して電気的に接続され、前記上部電極は、中央部と外周部との間に段差が形成された上面を有し、少なくとも前記上面の前記外周部が、前記上層配線に直接もしくは導電膜を介して電気的に接続されている、ことを特徴とする。本発明の第2の観点に係る半導体装置の製造方法は、電力の供給がなくなっても該電力の供給の直前の状態が保持される不揮発性素子を内蔵する半導体装置を製造するための半導体装置の製造方法であって、下部絶縁層中に、第1の配線及び第2の配線を形成することと、前記第1の配線上に、少なくとも前記不揮発性素子を構成する可変抵抗膜及び該可変抵抗膜の上部電極を下方からこの順に形成することと、前記可変抵抗膜及び該可変抵抗膜の上部電極に対する上層側に、上部絶縁層を形成することと、前記上部絶縁層に、前記第1の配線の上層配線を形成するための第1の開口部、及び前記第2の配線の上層配線を形成するための第2の開口部を形成することと、前記上部絶縁層に、前記第2の配線の上面に達するプラグ用の下穴を形成することと、を含む、ことを特徴とする。本発明によれば、不揮発性素子の高密度化、高速化、及び高信頼化が図れるとともに、ひいてはその不揮発性素子を内蔵する半導体装置の高密度化、高速化、及び高信頼化を図ることができる。以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。なお、図中、矢印Z1、Z2は、それぞれ基板の主面表裏面の法線方向又は基板の厚み方向に相当する基板の積層方向を指す。一方、矢印X1、X2及び矢印Y1、Y2は、それぞれ積層方向に直交する方向基板の主面に平行な方向を指す。基板の主面は、X-Y平面となる。また、基板の側面は、X-Z平面又はY-Z平面となる。相反する法線方向を向いた2つの主面を、下面Z1側の面、上面Z2側の面という。積層方向において、ベース半導体基板に接近した側Z1側を下層、ベースから離隔した側Z2側を上層という。また、開口部には、孔や溝のほか、切り欠きや切れ目等も含まれる。孔は貫通孔に限られず、非貫通の孔も含めて、孔という。めっきには、電解めっき等の湿式めっきのほか、PVDPhysicalVaporDepositionやCVDChemicalVaporDeposition等の乾式めっきも含まれる。実施形態1本実施形態に係る半導体装置10は、図1Aに示すように、半導体基板11と、層間絶縁層12~14と、バリア絶縁層21~23と、不揮発性素子100と、配線32上層配線と、を有する。半導体装置10は、多層配線構造を有し、不揮発性素子100を内蔵する。本実施形態において、不揮発性素子100は、抵抗変化型の不揮発性素子である。具体的には、不揮発性素子100は、可変抵抗膜40と、可変抵抗膜40の下部に配置された配線31下層配線、下部電極と、可変抵抗膜40の上部に配置された上部電極50図1B参照と、から構成される。本実施形態では、不揮発性素子100を、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子として用いる。すなわち、電極間に電圧を印加することで、又は電流を流すことで、スイッチング素子としての不揮発性素子100がオン又はオフされる。このオン/オフ制御は、例えば配線31を構成する金属の、可変抵抗膜40中への電界拡散を利用して行うことができる。なお、不揮発性素子100の用途はスイッチング素子に限られず任意である。例えば不揮発性メモリとして、不揮発性素子100を用いてもよい。可変抵抗膜40は、Z1側の配線31下層配線及びZ2側の配線32上層配線と電気的に接続される。可変抵抗膜40は、配線31下層配線と配線32上層配線との間に配置される。本実施形態の半導体装置10では、配線31が可変抵抗膜40の下部電極となる。すなわち、下層配線である配線31が、可変抵抗膜40の下部電極と兼用される。これにより、不揮発性素子100の小型化、ひいては高密度化を実現するとともに、製造工程を簡略化することができる。ただし、配線31が下部配線と兼用されることは必須の構成ではない後述する図38を参照。また、可変抵抗膜40は、配線31下層配線と接している。すなわち、可変抵抗膜40は、コンタクトプラグを介することなく、配線31と電気的に接続されている。この構成により、工程数を簡略化しながら、電極抵抗を下げることができる。また、可変抵抗膜40の上部電極50は、コンタクトプラグを介することなく、バリアメタル膜32a導電膜を介して配線32上層配線と電気的に接続されている。これにより、電極抵抗を下げることができる。ここで、配線31、32と絶縁層層間絶縁層12~14との間にはバリアメタル膜31a、32a導電膜が形成されている。バリアメタル膜31a、32aによって、配線31、32と絶縁層とが直接接触しないようにされている。これにより、配線31、32の材料が絶縁層へ拡散するのが防止されている。また、可変抵抗膜40と絶縁層層間絶縁層14との間には保護絶縁膜40aが形成されている。保護絶縁膜40aによって、可変抵抗膜40と絶縁層とが直接接触しないようにされている。半導体装置10の下部10aは、半導体基板11と、層間絶縁層12と、バリア絶縁層バリア層21と、層間絶縁層13と、バリアメタル膜31aと、配線31と、から構成される。半導体基板11は、半導体からなる基板である。半導体基板11としては、例えばシリコン基板、単結晶基板、SOISilicononInsulator基板、TFTThinFilmTransistor基板、又は液晶製造用基板等を用いることができる。半導体基板11には、例えば半導体素子が形成される詳しくは、後述する図36参照。半導体基板11上には、層間絶縁層12、バリア絶縁層21、層間絶縁層13が、この順に積層される。バリア絶縁層21は、層間絶縁層12と層間絶縁層13との間に配置される。層間絶縁層12及び13は、半導体基板11上に形成された絶縁膜である。層間絶縁層12及び13としては、例えばシリコン酸化膜、又はシリコン酸化膜よりも比誘電率の低い低誘電率膜例えばSiOCH膜等を用いることができる。層間絶縁層12及び13は、同じ材料からなる単一又は複数の絶縁膜でもよいし、又は異なる材料からなる複数の絶縁膜を積層したものであってもよい。バリア絶縁層21は、配線31の材料が絶縁層へ拡散するのを防止するようなバリア性を有する絶縁膜である。バリア絶縁層21としては、例えばSiN膜、SiC膜、又はSiCN膜等を用いることができる。半導体装置10の下部10aには、開口部13aが形成されている。開口部13aは、例えば溝配線31用の配線溝である。ただしこれに限られず、開口部13aは、孔等であってもよい。開口部13aは、層間絶縁層13及びバリア絶縁層21を貫通し、層間絶縁層12まで入り込んでいる。詳しくは、開口部13aの深さは、層間絶縁層13の膜厚分に加え、層間絶縁層13の下面からさらに70nm程度オーバーエッチングされた深さである。層間絶縁層12は、開口部13aによって、その上面から20nm程度の深さまで掘り込まれている。開口部13aを形成する際には、バリア絶縁層21が、エッチングストッパとして機能する。ただし、バリア絶縁層21は、エッチング条件によっては除去することもできる。開口部13aの内面側面及び底面には、バリアメタル膜31aが形成されている。バリアメタル膜31aの内側に、例えば銅等の導体が充填され、さらに表面研磨されることで上面が平坦化された配線31埋め込み配線が形成されている。配線31は、バリアメタル膜31aを介在させて、開口部13aに形成されている。バリアメタル膜31aは、配線31を構成する金属材料が層間絶縁層13や下層へ拡散することを防止するため、配線31の側面及び底面を被覆する。配線31は、例えば可変抵抗膜40において拡散及びイオン電導可能な金属からなる。具体的には、配線31の材料としては、例えば銅Cuを用いることができる。バリアメタル膜31aは、配線31の材料が絶縁層へ拡散するのを防止するようなバリア性を有する導体膜である。例えば配線31が銅を主成分とする金属材料からなる場合、バリアメタル膜31aの材料としては、タンタルTa、窒化タンタルTaN、窒化チタンTiN、炭窒化タングステンWCNのような高融点金属やその窒化物等を用いることが好ましい。バリアメタル膜31aは、同じ材料からなる単一又は複数の導体膜でもよいし、異なる材料からなる複数の導体膜が積層されたものでもよい。層間絶縁層13上には、バリア絶縁層22が形成されている。また、バリア絶縁層22は、層間絶縁層13の開口部13aに配置された配線31上及びバリアメタル膜31a上にも形成されており、これらの上面を被覆している。バリア絶縁層22は、配線31を構成する導体例えばCuの酸化を防いだり、配線31に係る導体例えばCuの、層間絶縁層14中への拡散を防いだりするための絶縁層である。バリア絶縁層22としては、例えばSiC膜、SiCN膜、又はSiN膜等を用いることができる。バリア絶縁層22は、同じ材料からなる単一又は複数の絶縁膜でもよいし、異なる材料からなる複数の絶縁膜を積層したものであってもよい。バリア絶縁層22には、開口部22aが形成されている。開口部22aは、例えば孔である。開口部22aの平面形状基板の主面X-Y平面に垂直な方向から観た形状は例えば円形である。ただしこれに限られず、開口部22aの平面形状は任意であり、例えば楕円や多角形であってもよい。また、開口部22aは、例えば長穴であってもよい。バリア絶縁層バリア層22は、配線31上に開口部22aを有する。このため、開口部22aには、配線31が露出する。そして、その露出した配線31上に直接、可変抵抗膜40が形成されている。これにより、可変抵抗膜40は、配線31の凹凸の小さい表面上に形成されることになる。このように、バリア絶縁層22の開口部22aにおいては、配線31と可変抵抗膜40とが接している。そして、配線31は、可変抵抗膜40の下部電極になる。開口部22aの側面は、Z1側配線31側からZ2側配線32側に向かって開口幅が広くなるようにテーパしている。すなわち、開口部22aの開口幅は、配線31下層配線から離れるに伴って広くなる。これにより、配線31と不揮発性素子100可変抵抗膜40との接続部周辺バリア絶縁層22の開口部22a近傍における電界集中が緩和され、絶縁耐性が向上する。配線31上には、可変抵抗膜40、導体膜51、導体膜52の順で積層される。これら可変抵抗膜40、導体膜51、導体膜52の各層とも、開口部22aの底面及び側面テーパ面からその縁部バリア絶縁層22上に亘って連続して形成されている。可変抵抗膜40及び導体膜51、52は、開口部22aの底面及び側面に沿って形成されている。可変抵抗膜40の外周部は、開口部22aのテーパ面に沿って配設され、可変抵抗膜40の下面は、開口部22aにおいて配線31下層配線と接触する。これにより、導体膜52の上面特にその中央部P1には、窪み32cプラグ32b用の下穴が形成されている。本実施形態では、可変抵抗膜40及び導体膜51、52を、連続する工程で堆積及び加工することで、生産効率を高めている後述する図6に示すステップS25、S26参照。可変抵抗膜40及び導体膜51、52の加工時には、バリア絶縁層22が、エッチングストッパとして機能する。可変抵抗膜40は、抵抗値が変化する膜である。可変抵抗膜40の抵抗値は、例えば配線31下部電極を構成する金属の作用拡散やイオン伝導等に応じて変化する。金属イオンの析出によって可変抵抗膜40の抵抗値が変化する場合には、イオン伝導可能な膜を、可変抵抗膜40として用いることができる。具体的には、可変抵抗膜40のを構成する膜の少なくとも1つは、Ta2O5、TaSiOx、TaZrOx、ZrOx、HfOx、及びSiOxCyからなる群の少なくとも1種が好ましい。ただし、可変抵抗膜40の材料は、イオン伝導可能な膜であれば、これらに限定されず任意である。スイッチング素子としての不揮発性素子100において、可変抵抗膜40をイオン伝導層として用いることもできる。この場合には、可変抵抗膜40が、下層側配線31側から、TiOx膜、SiCO膜をこの順に積層した積層構造を有することが好ましい。これにより、不揮発性素子100のスイッチング特性が向上する。詳しくは、不揮発性素子100がオンされると、イオン伝導層内部に金属イオン例えば銅イオンによる架橋が形成され、低抵抗化する。この際、可変抵抗膜40が上記した積層構造を有すると、不揮発性素子100をオフするときに、その金属イオンよる架橋がTiOx層により分断され、金属イオンを容易に回収することができる。その結果、不揮発性素子100のスイッチング特性が向上する。また、酸化物の酸化還元状態に応じて発生したフィラメントによって可変抵抗膜40の抵抗値を変化させることもできる。この場合、可変抵抗膜40の材料としては、酸化物、例えばTiOx、NiO、ZrOx,HfOx等を用いることが好ましい。ただしこの場合、下層配線を下部電極と兼用させることが困難となるため、可変抵抗膜40と下層配線との間に、Ru等からなる下部電極53を設けることが好ましい後述する図38参照。可変抵抗膜40の上部電極50は、導体膜51と、導体膜52との2層構造で構成される。ただし、上部電極50の構造は、このような2層構造に限られず、1層構造であっても、3層以上の構造であってもよい後述する図39参照。導体膜51は、可変抵抗膜40の上部電極50における下層側最下層の電極である。導体膜51の下面は、可変抵抗膜40の上面と接している。導体膜51の材料としては、配線31を構成する金属よりもイオン化しにくく、可変抵抗膜40において拡散及びイオン電導しにくい金属が用いられる。特に、導体膜51の材料は、可変抵抗膜40を構成する金属成分例えばTaよりも酸化されるときの自由エネルギー変化が大きい金属材料であることが好ましい。具体的には、導体膜51の材料としては、例えばPt、Ru、及びPt、Ruの酸化物からなる群の少なくとも1種などを用いることができる。また、導体膜51は、同じ材料からなる単一又は複数の導体膜でもよいし、又は異なる材料からなる複数の導体膜を積層したものであってもよい。導体膜52は、可変抵抗膜40の上部電極50における上層側最上層の電極である。導体膜52は、導体膜51上に形成され、導体膜51を保護する。これにより、製造プロセス中における導体膜51へのダメージが抑制され、不揮発性素子100のスイッチング特性を維持することができる。導体膜52の材料としては、例えばTa、Ti、W、又はこれらの窒化物等を用いることができる。導体膜52は、中央部P1と外周部P2との間に段差Sを持つ上面を有し、その上面の全面中央部P1及び外周部P2を含むで、配線32にバリアメタル膜32aを介して電気的に接続される。中央部P1及び外周部P2が配線32上層配線に電気的に接続することで、接触面積が増加し、低抵抗化することができると考えられる。ただしこれに限られず、外周部P2のみが、配線32上層配線に直接もしくはバリアメタル膜32aを介して電気的に接続されてもよい後述の図37参照。導体膜52の平面形状X-Y平面の形状は、例えば図1Bに示すように、円形である。ここでは、代表として導体膜52のみを図示したが、本実施形態では、可変抵抗膜40や導体膜51も、概ね同様の平面形状を有する。ただしこれに限られず、導体膜52等の平面形状は任意であり、例えば楕円や多角形であってもよい。また、本実施形態では、可変抵抗膜40及び導体膜51も、中央部P1と外周部P2との間に段差Sを持つ上面を有する。これらの段差は、下層側のバリア絶縁層22の開口部22aに応じて形成され、さらに導体膜52の段差Sにより、導体膜52の中央部P1に窪み32cが形成される。バリア絶縁層22上には、保護絶縁膜40aと、層間絶縁層14とが、この順に形成されている。保護絶縁膜40aは、可変抵抗膜40及び導体膜51、52を保護するとともに、可変抵抗膜40からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜40aは、可変抵抗膜40及びその上部電極50の側面の少なくとも一部例えば可変抵抗膜40及び導体膜51の側面を覆っている。保護絶縁膜40aの材料としては、例えばSiN又はSiCN等を用いることができる。バリア絶縁層22と、保護絶縁膜40aとは、同じ材料からなることが好ましい。これにより、可変抵抗膜40の周囲を全て同じ材料で囲むことができる。この結果、材料界面での密着性が向上し、材料が一体化し、外部からの水分浸入等を防ぐとともに、可変抵抗膜40からの脱離なども防ぐことができるようになる。また、保護絶縁膜40aによって、可変抵抗膜40及び導体膜51、52が確実に保護されるようになる。層間絶縁層14は、保護絶縁膜40a上に形成されている。層間絶縁層14としては、例えばシリコン酸化膜、SiOC膜、又はシリコン酸化膜よりも比誘電率の低い低誘電率膜例えばSiOCH膜などを用いることができる。層間絶縁層14は、同じ材料からなる単一又は複数の絶縁膜でもよいし、異なる材料からなる複数の絶縁膜を積層したものであってもよい。層間絶縁層14には、開口部14aが形成されている。開口部14aは、例えば溝である。ただしこれに限られず、開口部14aは、孔等であってもよい。開口部14aの内面側面及び底面には、バリアメタル膜32aが形成されている。バリアメタル膜32aの内側に、例えば銅等の導体が充填されることで、配線32埋め込み配線が形成されている。可変抵抗膜40の上部電極50特に導体膜52と配線32上層配線とは、バリアメタル膜32aを介して、互いに電気的に接続されている。図1Aを参照して、配線32の下層側には、不揮発性素子100側Z1側に突出するプラグ32bが形成されている。プラグ32bは配線32本体と別途に形成して配線32に電気的に接続してもよいが、本実施形態では、配線32とプラグ32bとが一体的に形成されている。これにより、接合部の抵抗増大が抑制される。プラグ32bは、導体膜52の窪み32c下穴にバリアメタル膜32aを介して埋め込まれている。プラグ32bは、可変抵抗膜40の上部電極50特に導体膜52の表面近傍まで突出しており、バリアメタル膜32aを介して、上部電極50と電気的に接続されている。プラグ32bの下面は、バリアメタル膜32aを挟んで、導体膜52の上面と対向している。配線32及びプラグ32bの材料としては、例えば銅Cuを用いることができる。バリアメタル膜32aは、配線32及びプラグ32bの材料が絶縁層へ拡散するのを防止するバリア性を有する導体膜である。バリアメタル膜32aは、配線32及びプラグ32bを構成する金属が絶縁層層間絶縁層14等へ拡散することを防止するため、配線32及びプラグ32bの側面及び底面を被覆している。例えば配線32及びプラグ32bが銅Cuを主成分とする金属材料からなる場合、バリアメタル膜32aの材料としては、タンタルTa、窒化タンタルTaN、窒化チタンTiN、炭窒化タングステンWCNのような高融点金属やその窒化物等を用いることが好ましい。バリアメタル膜32aは、同じ材料からなる単一又は複数の導体膜でもよいし、異なる材料からなる複数の導体膜が積層されたものであってもよい。本実施形態の半導体装置10では、可変抵抗膜40の上層配線配線32が、埋め込み配線であり、配線32及びプラグ32bが、可変抵抗膜40の上部電極50厳密には、最上層の導体膜52の上面全面と接している。これにより、それら配線32上層配線と上部電極50との電気的接続が強固になり、接続抵抗が小さくなる。また、開口部14aが、導体膜52の上面よりも半導体基板11側Z1側まで形成されることで、配線32は、導体膜52の側面においても上部電極50と電気的に接続されている。これにより、配線32と上部電極50との接続抵抗が小さくなり、高い信頼性を有する不揮発性素子100を形成することができる。ここで、可変抵抗膜40の上部電極50における最上層の電極導体膜52とバリアメタル膜32aとは、互いに同じ材料からなることが好ましい。これにより、導体膜52とバリアメタル膜32aとが一体化し、接触抵抗が低減されるとともに、密着性及び信頼性を向上する。例えばバリアメタル膜32aがTaN下層/Ta上層の積層構造を有する場合には、下層材料であるTaNを、導体膜52の材料として用いることが好ましい。また、バリアメタル膜32aがTi下層/Ru上層である場合には、下層材料であるTiを、導体膜52の材料として用いることが好ましい。層間絶縁層14上には、バリア絶縁層23が形成されている。また、バリア絶縁層23は、層間絶縁層14の開口部14aに配置された配線32上及びバリアメタル膜32a上にも形成され、これらの上面を被覆している。バリア絶縁層23は、配線32を構成する金属例えばCuの酸化を防いだり、配線32を構成する金属の拡散を防いだりする機能を有する絶縁層である。バリア絶縁層23としては、例えばSiC膜、SiCN膜、又はSiN膜等を用いることができる。バリア絶縁層23は、同じ材料からなる単一又は複数の絶縁膜でもよいし、又は異なる材料からなる複数の絶縁膜を積層したものであってもよい。上記半導体装置10は、例えば、図2に示すような方法で製造される。まず、ステップS11で、半導体装置10の下部10aとなる下部絶縁層10bを形成する。具体的には、例えば図3に示すように、半導体基板11を準備し、例えばプラズマCVD法により、半導体基板11上に層間絶縁層12を堆積する。層間絶縁層12は、例えば膜厚300nmのシリコン酸化膜である。続いて、層間絶縁層12上に、バリア絶縁層21を堆積する。バリア絶縁層21は、例えば膜厚50nmのSiN膜である。続いて、バリア絶縁層21上に、例えばプラズマCVD法により、層間絶縁層13を堆積する。層間絶縁層13は、例えば膜厚300nmのシリコン酸化膜である。これにより、下部絶縁層10bが形成される。なお、プラズマCVDChemicalVaporDeposition法とは、例えば気体原料を送って、又は液体原料を気化させて、減圧下の反応室に連続的に反応ガスを供給し、プラズマエネルギーによって分子を励起状態にし、気相反応又は基板表面反応などによって基板上に連続的に膜を形成する手法をいう。続いて、図2に示すステップS12で、下部絶縁層10b中に配線31下層配線を形成する。具体的には、図4に示すように、例えばリソグラフィ技術フォトレジスト形成、ドライエッチング、及びフォトレジスト除去等により、下部絶縁層10bに開口部13a配線溝を形成する。開口部13aは、層間絶縁層13及びバリア絶縁層21を貫通し、層間絶縁層12にも入り込む。すなわち、開口部13aが形成されることにより、層間絶縁層12の表面が僅かに例えば上面から20nm程度削られる。続いて、図5に示すように、例えばPVDにより、バリアメタル膜31aを形成する。バリアメタル膜31aは、例えば膜厚5nm/5nmのTaN/Taの積層膜である。さらに続いて、例えばPVDにより、例えば無電解めっき銅からなるシード層を形成した後、そのシード層を用いて、例えば電解めっき法により、開口部13aバリアメタル膜31aの内側に、例えば電解めっき銅を埋め込む。これにより、無電解めっき銅及び電解めっき銅からなる配線31が形成される。その後、例えば200°C以上の温度で熱処理処理後、CMP化学機械的研磨;ChemicalMechanicalPolishingによって開口部13a外の余剰の銅を除去する。CMPとは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する手法をいう。開口部13a配線溝に埋め込まれた余剰の銅を研磨することによって配線31ダマシン配線が形成され、層間絶縁層13等の表面を研磨することで上面が平坦化される。その結果、開口部13a配線溝に、バリアメタル膜31aを介して配線31が形成される。これにより、半導体装置10の下部10aが完成する。上記一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。続いて、図2に示すステップS13で、不揮発性素子100を形成する。本実施形態では、配線31を下部電極と兼用するため、残りの、可変抵抗膜40及びその上部電極50導体膜51、52を形成する。詳しくは、図6に示すような手順で、不揮発性素子100を形成する。図6に示すステップS21では、バリア絶縁層22を形成する。具体的には、図7に示すように、上記CMPにより平坦化された、層間絶縁層13、配線31、及びバリアメタル膜31aの上面に、例えばプラズマCVDで、バリア絶縁層22を形成する。バリア絶縁層22は、例えば膜厚50nmのSiN膜である。バリア絶縁層22の膜厚は、10nm~50nmであることが好ましい。続いて、図6に示すステップS22で、図8に示すように、バリア絶縁層22上に、開口部1001aを有するハードマスク膜1001を形成する。ハードマスク膜1001は、例えばシリコン酸化膜である。ハードマスク膜1001は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁層22とは異なる材料からなることが好ましい。ハードマスク膜1001は、絶縁膜であっても、導電膜であってもよい。ハードマスク膜1001の材料は、シリコン酸化物に限られず、例えばシリコン窒化物、TiN、Ti、Ta、又はTaN等であってもよい。また、ハードマスク膜1001は、例えばSiN/SiO2の積層体である。開口部1001aは、例えばリソグラフィ技術により形成する。具体的には、ハードマスク膜1001上に、図示しないフォトレジストを形成し、これをマスクとしてドライエッチングすることにより、ハードマスク膜1001に所定のパターンで開口部1001aを形成する。このドライエッチングは、必ずしもバリア絶縁層22の上面で停止している必要はなく、バリア絶縁層22の内部にまで到達していてもよい。その後、例えば酸素プラズマアッシング等によって、フォトレジストを剥離する。ハードマスク膜1001の開口部1001aは、例えば開口部22aに対応するようにテーパすることが好ましい。続いて、図6に示すステップS23で、図9に示すように、ハードマスク膜1001をマスクとして、例えば反応性ドライエッチングにより、ハードマスク膜1001の開口部1001aに露出するバリア絶縁層22をエッチバックドライエッチングする。これにより、バリア絶縁層22に開口部22aが形成される。バリア絶縁層22の開口部22aの平面形状基板の主面X-Y平面に垂直な方向から観た形状は例えば円形である。円の直径は、例えば30nm~500nmである。反応性ドライエッチングで開口部22aを形成することにより、図9に示すように、開口部22aの側面を、例えばテーパ角度θ1例えば、90°~135°でテーパさせることができる。詳しくは、ソースパワーを低下させる、あるいは基板バイアスを高めることで、エッチング時のイオン性を向上させ、テーパ角度θ1を大きくすることができる。また、オーバーエッチングしてもよい。具体的には、例えば開口部22aを形成する部位の残膜のうち、特にバリア絶縁層22が最も薄い部位最もエッチングが進行している底部の膜厚が約30nmである場合に、55nm相当約80オーバーのエッチングを行ってもよい。反応性ドライエッチングの反応ガスエッチングガスとしては、フルオロカーボンを含むガスなどが有効である。反応性ドライエッチングに用いる条件の一例では、処理ガスの流量:CF4/Ar:25:50sccm、真空度:4mTorr、ソース電力:400W、基板バイアス:90Wである。上記エッチバックにより、バリア絶縁層22の開口部22aに、配線31が露出する。続いて、アミン系の剥離液などで有機剥離処理を行うことで、配線31の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング複生成物などを除去する。その後、必要に応じて、バリア絶縁層22の開口部22aに露出する配線31の表面をシリサイド化する。具体的には、例えば基板温度を350°Cに保持しながら、2Torr程度に保持されたリアクターに、反応性ガスとしてSiH4を50sccmで、また希釈ガスとしてN2を300sccmで、1分間供給する。この加熱により、有機成分や水分が除去される。加熱は、例えばスパッタリング装置内に搭載されているヒートチャンバで行うことができる。なお、ハードマスク膜1001は、上記エッチバック中に完全に除去されることが好ましいが、必要に応じて、別途にハードマスク膜1001を除去してもよい。また、ハードマスク膜1001が絶縁材料からなる場合などには、あえて除去せず、そのまま残存させてもよい。続いて、図6に示すステップS24で、非反応性ガスを用いたRFRadioFrequencyエッチングによって、配線31の表面の酸化物を除去する。このRFエッチングにより、例えば図10に示すように、バリア絶縁層22の開口部22a側面のテーパ角度を、例えばθ1からθ2へ大きくすることができるθ1<θ2。テーパ角度θ2は、例えば95°以上である。このRFエッチングでは、RFエッチングチャンバに非反応性ガスを供給する。非反応性ガスとしては、例えばHe又はAr等を用いることができる。RFエッチングの条件の一例では、非反応性ガスはArガスであり、Arガスの流量:30sccm、真空度:10mTorr、ソース電力:290W、基板バイアス:130Wである。RFエッチング時間は、プラズマCVDにより形成したSiO2膜のエッチング量で定量化することができるが、例えばSiO2膜換算で3nmとする。なお、RFエッチングに先立ち例えばエッチバック時に、予め開口部22aの側面をテーパさせておくことで、過剰なRFエッチングを行うことなく、テーパ角度を調整することができる。可変抵抗膜40図1A参照が酸化物絶縁体である場合には、従来のメタル系スパッタリング技術に比べて指向性を制御することが難しいため、可変抵抗膜1002図11参照をバリア絶縁層22の開口部22aへ埋設する際に図6に示すステップS25、カバレッジを均一に保つことが難しい。そこで、開口部22a側面のテーパ角度θ2図10参照が重要になる。この点、ドライエッチングエッチバック及びRFエッチングの2段階のプロセスを経ることにより、下層の配線31へのダメージ酸化を防ぎながら、開口部22aの側面を所望のテーパ角度に形成することが可能になる。ここで、バリア絶縁層22の開口部22aには前工程での有機剥離処理によって水分などが付着しているため、後述する可変抵抗膜1002の堆積図6に示すステップS25より前に、例えば減圧下で、温度250°C~350°C程度の熱処理を加えて脱ガスしておくことが好ましい。この脱ガス処理は、銅表面を再度酸化させないように、真空下、あるいは窒素雰囲気などの不活性ガス雰囲気下で行うことが好ましい。また、後述する可変抵抗膜1002の堆積図6に示すステップS25より前に、バリア絶縁層22の開口部22aに露出する配線31に対して、H2ガスを用いたプラズマクリーニング処理還元処理を行ってもよい。こうすることで、可変抵抗膜1002を形成する際に、配線31を構成する銅の酸化を抑制することができ、プロセス中の銅の熱拡散物質移動を抑制することが可能になる。続いて、図6に示すステップS25で、図11に示すように、例えばPVD又はCVD例えばプラズマCVD等により、配線31及びバリア絶縁層22の上面に、可変抵抗膜1002を形成する。可変抵抗膜1002は、例えば膜厚6nmのSiOC3膜である。可変抵抗膜1002の成膜条件の一例では、例えばHeをキャリアガスとして、有機シロキサン原料を65sccmで供給する。また、その他の条件としては、RF電力:88W、温度:350°C、圧力:4.5Torrである。有機シロキサンは、例えば、下記化学式で示されるものを使用する。続いて、図6に示すステップS26において、可変抵抗膜1002上に、導体膜1003と、導体膜1004とを、この順で形成する図11参照。ここで、導体膜1003は、例えば膜厚10nmのRu膜である。導体膜1004は、例えば膜厚50nmのTaN膜である。このように、導体膜1003及び導体膜1004のいずれも、減圧下で形成する。また、可変抵抗膜1002からの酸素の脱離を抑制するため、導体膜1003及び導体膜1004は室温で形成することが好ましい。導体膜1003は、例えばRuをターゲットとするDCDirectCurrentスパッタリングにより形成する。導体膜1003の成膜条件の一例としては、DCパワー:0.2kW、処理ガス:Arガス、真空度:2mTorrである。導体膜1004は、例えばTaをターゲットとするDCスパッタリングにより形成する。続いて、図6に示すステップS27で、可変抵抗膜1002、導体膜1003、及び導体膜1004をパターニングする。具体的には、図12に示すように、例えば当該技術分野において一般的なプラズマCVD法により、導体膜1004上に、ハードマスク膜1005と、ハードマスク膜1006とを、この順に形成する。ハードマスク膜1005をプラズマCVD法によって形成する場合、成膜前に反応室内を減圧した状態に維持することから、可変抵抗膜1002から酸素が脱離するおそれがある。この場合、完成した半導体装置10図1A参照において、酸素欠陥によってイオン伝導層可変抵抗膜40のリーク電流が増加するという問題が生じるおそれがある。可変抵抗膜1002からの酸素の脱離を抑制するためには、成膜温度を350°C以下とすることが好ましい。さらに、成膜前に減圧下で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば高密度プラズマで、SiH4/N2の混合ガスを用いることが好ましい。ハードマスク膜1005は、例えば膜厚30nmのSiN膜である。ハードマスク膜1006は、例えば膜厚100nmのSiO2膜である。ハードマスク膜1005とハードマスク膜1006とは、異なる材料からなる膜であることが好ましい。また、ハードマスク膜1005は、バリア絶縁層22及び保護絶縁膜40a図1A参照と同じ材料であることが好ましい。得られる半導体装置10において、ハードマスク膜1005が残存した場合に、可変抵抗膜40図1A参照の周囲を全て同じ材料で囲むことができるからである。続いて、ハードマスク膜1006上に、可変抵抗膜40及びその上部電極50図1A参照に対応したパターンを有するフォトレジスト図示せずを形成する。続いて、そのフォトレジストをマスクとして、ハードマスク膜1005が露出するまでハードマスク膜1006をドライエッチングする。これにより、図13に示すように、可変抵抗膜40及びその上部電極50図1A参照に対応したパターンを有するハードマスク膜1006aが形成される。続いて、例えば酸素プラズマアッシング及び有機剥離液などを用いて、上記フォトレジストを除去する。続いて、ハードマスク膜1006aをマスクとして、ハードマスク膜1005、導体膜1004、導体膜1003、及び可変抵抗膜1002を連続的にドライエッチングする。このドライエッチング処理により、図14に示すように、配線31下部電極と、可変抵抗膜40と、上部電極50導体膜51、52と、から構成される不揮発性素子100が完成する。また、このドライエッチング処理により、ハードマスク膜1005もパターニングされ、不揮発性素子100に対応したパターンを有するハードマスク膜1005aが形成される。このようなハードマスクRIE法を用いることで、可変抵抗膜40及びその上部電極50導体膜51、52をレジスト除去のための酸素プラズマアッシングに曝すことなく、不揮発性素子100を形成することができる。また、ドライエッチング処理後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に左右されることなく酸化プラズマを照射することができるようになる。具体的には、例えば導体膜52がTaの場合にはCl2系のガスでRIE加工することができ、導体膜51がRuの場合にはCl2/O2の混合ガスでRIE加工することができる。また、可変抵抗膜40のエッチングは、バリア絶縁層22の表面でドライエッチングを停止させる。可変抵抗膜40がTaを含む酸化物であり、バリア絶縁層22がSiN膜又はSiCN膜である場合のRIE加工においては、CF4系、CF4/Cl2系、CF4/Cl2/Ar系などの混合ガスでエッチング条件を調節することができる。本実施形態では、最終的にハードマスク膜1006aを除去し、ハードマスク膜1005aは残存させるが、必要に応じて、ハードマスク膜1005a、1006aの両方を除去することもできる。また、ハードマスク膜1005a、1006aの両方を残存させてもよい。ハードマスク膜1005a、1006aを除去する場合、これらは、上記ドライエッチング処理可変抵抗膜1002等のパターニング中に完全に除去されることが好ましいが、ドライエッチング処理とは別途に、ハードマスク膜1005a、1006aを除去してもよい。続いて、図2に戻り、ステップS14で、上部絶縁層を形成する。本実施形態では、層間絶縁層14が上部絶縁層となる。具体的には、図15に示すように、バリア絶縁層22、可変抵抗膜40及びその上部電極50、並びにハードマスク膜1005aの表面に、保護絶縁膜1007を堆積する。保護絶縁膜1007は、例えば膜厚30nmのSiN膜である。続いて、図16に示すように、保護絶縁膜1007上に、層間絶縁層14を堆積する。層間絶縁層14は、例えばシリコン酸化膜である。高密度に配置された可変抵抗膜40の間にボイドを発生させることなく層間絶縁層14を埋め込むためには、シリコン酸化膜SiO2膜を形成するにあたり、SiH4/N2Oの混合ガスを用いる高密度プラズマを用いることが好ましい。層間絶縁層14は、後述の開口部14aを形成するエッチングのためのエッチングストッパ膜を含んでいてもよい。具体的には、例えば層間絶縁層14は、シリコン酸化膜と、SiN膜と、シリコン酸化膜とが、この順で積層された構造を有していてもよい。この例では、SiN膜が、エッチングストッパ膜となる。ここではシリコン酸化膜は、例えばプラズマCVD法で形成することができる詳しくは、後述する図36参照。続いて、図2に示すステップS15で、例えば銅デュアルダマシン配線プロセスデュアルダマシン法によって、層間絶縁層14上部絶縁層中に、配線32上層配線及びそのプラグ32bを形成する。ここで、デュアルダマシン法とは、ビアホールと配線部を予め形成しておき、一度にプラグと配線とを形成する方法をいい、デュアルダマシン法で形成された配線をダマシン配線という。具体的には、図17に示すように、前述した開口部13a図4参照と同様にリソグラフィ技術を用い、層間絶縁層14に開口部14a配線32用の配線溝を形成するとともに、導体膜52の窪み32c内の絶縁層を除去する。これにより、導体膜52表面の窪み32cが、プラグ32b図1A参照を形成するための下穴予備穴となる。また、これにより、可変抵抗膜40の上部電極50上のハードマスク膜1005a及び保護絶縁膜1007が除去されて上部電極50の上面が露出するとともに、保護絶縁膜1007の除去されずに残った部分が、保護絶縁膜40aとなる。また、開口部14aが、導体膜52の上面よりも半導体基板11側Z1側へ掘り込まれることによって、上部電極50の側面の一部も露出する。続いて、図18に示すように、前述したバリアメタル膜31a、配線31図5参照と同様にPVD、デュアルダマシン法などによって、開口部14aに、バリアメタル膜32a、配線32及びそのプラグ32bを形成する。不揮発性素子100によって形成される段差を解消するためには、層間絶縁層14を厚く堆積し、CMPによって層間絶縁層14を削り込んで平坦化することが好ましい。また、CMPによれば、層間絶縁層14を所望の膜厚になるように調節することもできる。バリアメタル膜32aは、例えばTaN/Ta膜である。配線32及びそのプラグ32bは、例えば無電解めっき銅/電解めっき銅の積層膜である。ただしこれに限られず、例えばバリアメタル膜32aと配線32及びそのプラグ32bとを同じ材料で形成することで、配線32及びそのプラグ32bと導体膜52との間の接触抵抗を低減することができる。これにより、オン時の可変抵抗膜40の抵抗値オン抵抗は小さくなり、素子性能を向上させることができる。続いて、図2に示すステップS16で、バリア絶縁層23保護膜を形成する。具体的には、配線32の形成後、上記CMPにより平坦化された、層間絶縁層14、配線32、及びバリアメタル膜32aの上面に、例えばプラズマCVD法で、バリア絶縁層23を形成する。バリア絶縁層23は、例えばSiN膜である。これにより、図1Aに示す半導体装置10が得られる。本実施形態によれば、通常のCuダマシン配線プロセスに、追加工程としてフォトレジストのマスクセットを作成するだけで、半導体装置10に不揮発性素子100を内蔵させることができる。その結果、装置の低コスト化が実現される。また、本実施形態によれば、銅配線によって構成される最先端の電子デバイスに不揮発性素子100を内蔵することができる。その結果、当該電子デバイスにおいて、回路性能のフレキシビリティを向上させることができる。実施形態2以下、本発明に係る実施形態2について、上記実施形態1との相違点を中心に説明する。なおここでは、上記図1A等に示した要素と同一の要素には各々同一の符号を付すとともに、既に説明した共通の部分、すなわち説明が重複する部分については、便宜上、その説明を省略することとする。本実施形態の半導体装置20は、図19に示すように、第1配線部20aと、第2配線部20bと、を有する。第1配線部20aは、図1Aに示す半導体装置10と同様の構造を有し、不揮発性素子100を内蔵している。一方、第2配線部20bは、不揮発性素子を有さない。すなわち、第1配線部20aにおいては、配線31第1の配線と、配線32第1の配線の上層配線とが、可変抵抗膜40を介して電気的に接続される。一方、第2配線部20bにおいては、配線61第2の配線と、配線62第2の配線の上層配線とが、可変抵抗膜を介さずに、電気的に接続される。詳しくは、第2配線部20bは、配線61下層配線及びそのバリアメタル膜61aと、配線62上層配線及びそのバリアメタル膜62aと、を有する。配線61、62やバリアメタル膜61a、62aの材料には、前述した配線31、32やバリアメタル膜31a、32aと同じ材料を用いる。半導体装置20の下部20c上には、バリア絶縁層22と、保護絶縁膜40aと、層間絶縁層14と、バリア絶縁層23とが、この順で積層されている。また、本実施形態の層間絶縁層14は、層間絶縁層141下層側と、層間絶縁層142上層側と、から構成される。半導体装置20の下部20cは、開口部13b配線61用の配線溝を有する。また、層間絶縁層142は、開口部14b配線62用の配線溝を有する。開口部13b、14bは、例えば溝である。ただしこれに限られず、開口部13b、14bは、孔等であってもよい。また、層間絶縁層141、保護絶縁膜40a、及びバリア絶縁層22には、開口部22bプラグ62b用の下穴が形成されている。開口部22bは、開口部14bに連続している。開口部22bの平面形状基板の主面X-Y平面に垂直な方向から観た形状は例えば円形である。ただしこれに限られず、開口部22bの平面形状は任意であり、例えば楕円や多角形であってもよい。また、開口部22bは、例えば長穴であってもよい。開口部13b、14b、22bの内面側面及び底面には、バリアメタル膜61a、62aが形成されている。バリアメタル膜61a、62aの内側に、例えば銅等の導体が充填されることで、配線61、62埋め込み配線が形成されている。配線62の下層側には、配線61側Z1側に突出するプラグ62bが形成されている。プラグ62bは別途形成して配線62の本体部に接続してもよいが、本実施形態では、配線62とプラグ62bとが一体的に形成されている。これにより、接合部の抵抗増大が抑制される。プラグ62bは、開口部22b下穴内に配置される。プラグ62bは、配線61の表面近傍まで突出しており、バリアメタル膜62aを介して、配線61と電気的に接続されている。プラグ62bの下面は、バリアメタル膜62aを挟んで、配線61の上面と対向している。上記半導体装置20は、例えば、図20に示すような方法で製造される。まず、図20に示すステップS31で、図21に示すように、図2に示すステップS11と同様にして、下部絶縁層半導体基板11、層間絶縁層12、バリア絶縁層21、及び層間絶縁層13を形成し、図20に示すステップS32で、図2に示すステップS12と同様にして、開口部13a、13b、バリアメタル膜31a、61a、及び配線31、61下層配線を形成する。これにより、半導体装置20の下部20cが形成される。層間絶縁層12は、例えば膜厚300nmのシリコン酸化膜である。バリア絶縁層21は、例えば膜厚50nmのSiN膜である。層間絶縁層13は、例えば膜厚300nmのシリコン酸化膜である。開口部13a、13bは、例えばリソグラフィ技術により形成される。バリアメタル膜31a、61aは、例えば膜厚5nm/5nmのTaN/Ta膜である。配線31、61は、例えば銅配線である。続いて、図20に示すステップS33で、不揮発性素子100を形成する。具体的には、図22に示すように、図6に示すステップS21~ステップS24と同様にして、シリコン酸化物からなるハードマスク膜を用いて、開口部22aを有するバリア絶縁層22を形成する。バリア絶縁層22は、例えば膜厚50nmのSiN厚である。この段階では、配線61上はバリア絶縁層22で覆われたままである。したがって、開口部22aの下方以外に位置する配線61はRFエッチング等されない。続いて、図6に示すステップS25及びステップS26と同様にして、図23に示すように、配線31及びバリア絶縁層22の上面に、可変抵抗膜2001、導体膜2002、及び導体膜2003を、この順に形成する。可変抵抗膜2001は、例えば膜厚6nmのSiOC3膜である。導体膜2002は、例えば膜厚10nmのRu膜である。導体膜2003は、例えば膜厚50nmのTa膜である。この段階では、配線61は、依然として、バリア絶縁層22、可変抵抗膜2001、導体膜2002、及び導体膜2003で覆われたままである。続いて、可変抵抗膜2001、導体膜2002、及び導体膜2003をパターニングする。具体的には、図24に示すように、導体膜2003上に、例えば当該技術分野において一般的なプラズマCVDにより、ハードマスク膜2004と、ハードマスク膜2005とを、この順に積層する。ハードマスク膜2004及びハードマスク膜2005の成長温度は、例えば350°Cとする。ハードマスク膜2004は、例えば膜厚30nmのSiN膜である。ハードマスク膜2005は、例えば膜厚200nmのSiO2膜である。この段階では、図24に示すように、配線61は、依然として、バリア絶縁層22、可変抵抗膜2001、導体膜2002、導体膜2003、及びハードマスク膜2004、2005で覆われたままである。続いて、ハードマスク膜2005上に、可変抵抗膜40及びその上部電極50図19参照に対応したパターンを有するフォトレジスト図示せずを形成する。続いて、そのフォトレジストをマスクとして、導体膜2003が露出するまでハードマスク膜2004及び2005をドライエッチングする。これにより、図25に示すように、可変抵抗膜40及びその上部電極50図19参照に対応したパターンを有するハードマスク膜2004a、2005aが形成される。続いて、例えば酸素プラズマアッシング及び有機剥離液などを用いて、上記フォトレジストを除去する。ここでのハードマスク膜2005のドライエッチングには、例えば一般的な平行平板型のドライエッチング装置を用いることができる。このドライエッチングは、ハードマスク膜2004の上面又は内部で停止させることが好ましい。それにより、導体膜2003はハードマスク膜2004によってカバーされ、酸素プラズマに暴露されない。ハードマスク膜2004のドライエッチングは、例えば平行平板型のドライエッチャーを用いて行うことができる。ハードマスク膜2004がSiN膜である場合、そのエッチング条件の一例では、処理ガスCF4/Arの流量:25/50sccm、真空度:4mTorr、ソース電力:400W、基板バイアス:90Wである。続いて、ハードマスク膜2004a、2005aをマスクとして、導体膜2003、導体膜2002、及び可変抵抗膜2001を連続的にドライエッチングする。これにより、図26に示すように、配線31下部電極と、可変抵抗膜40と、上部電極50導体膜51、52と、から構成される不揮発性素子100が完成する。ここで、導体膜2003、導体膜2002、及び可変抵抗膜2001のドライエッチングには、平行平板型のドライエッチャーを用いることができる。導体膜2003がTaである場合には、そのエッチング条件の一例としては、処理ガスCl2の流量:50sccm、真空度:4mTorr、ソース電力:400W、基板バイアス:60Wである。導体膜2002がRuである場合には、そのエッチング条件の一例としては、処理ガスCl2/O2の流量:5/40sccm、真空度:4mTorr、ソース電力:900W、基板バイアス:100Wである。可変抵抗膜2001がSiOCである場合には、そのエッチング条件の一例としては、処理ガスCF4/Arの流量:15/15sccm、真空度:10mTorr、ソース電力:800W、基板バイアス:60Wである。上記条件であれば、サブトレンチなどの発生を抑制しながら加工することができる。この際、エッチング条件の調節により、配線31、61上のバリア絶縁層22の膜厚を真空度:所望の厚さ例えば40nmとすることが好ましい。続いて、図20に示すステップS34で、上部絶縁層を形成する。本実施形態では、層間絶縁層14図19参照が上部絶縁層となる。具体的には、まず、図27に示すように、バリア絶縁層22、可変抵抗膜40及びその上部電極50、並びにハードマスク膜2004a、2005aの表面に、保護絶縁膜2006を堆積する。保護絶縁膜2006は、例えば膜厚30nmのSiN膜である。保護絶縁膜2006は、例えば高密度プラズマにより形成することができる。保護絶縁膜2006の成膜条件の一例では、処理ガスがSiH4及びN2であり、基板温度が200°Cである。この例では、NH3やH2などの還元性のガスを用いないため、成膜直前の成膜ガス安定化工程において、可変抵抗膜40例えばSiOC膜の還元を抑制することができる。本実施形態では、配線31上のバリア絶縁層22、ハードマスク膜2004、及び保護絶縁膜2006が、同じ材料SiNで形成されている。これにより、バリア絶縁層22、ハードマスク膜2004、及び保護絶縁膜2006が、可変抵抗膜40の周囲を一体的に保護することができるようになり、界面の密着性、吸湿性、耐水性、及び酸素脱離の耐性が向上する。そしてその結果、素子の歩留まり及び信頼性が向上する。続いて、図28に示すように、例えばプラズマCVDにより、保護絶縁膜2006上に、層間絶縁層2007を堆積する。層間絶縁層2007は、例えば膜厚500nmのシリコン酸化膜である。続いて、図29に示すように、CMPにより、層間絶縁層2007を平坦化する。これにより、層間絶縁層2007が、層間絶縁層141図19参照及び層間絶縁層141aとなり、層間絶縁層141aは導体膜52表面の窪み32cに埋め込まれる。その結果、層間絶縁層141aによって導体膜52表面の窪み32cが平坦化されるとともに、層間絶縁層141の上面も平坦化される。また、この平坦化処理によって上層Z2側のハードマスク膜2004a、2005aなど図19参照が除去され、導体膜52の上面が露出する。さらに、保護絶縁膜2006も上部電極50周囲の突出部分が研削され、保護絶縁膜40a図19参照となる。この平坦化工程では、例えば層間絶縁層2007の頂面最も高さの高い面から約350nmを削り取り、残膜を約150nmとする。ここでのCMPの一例では、一般的なコロイダルシリカ又はセリア系のスラリーを用いる。続いて、図30に示すように、例えばプラズマCVDにより、層間絶縁層141及び導体膜52の上面に、層間絶縁層142を形成する。そして、層間絶縁層141及び層間絶縁層142が、上部絶縁層である層間絶縁層14図19参照となる。層間絶縁層142は、例えば膜厚300nmのシリコン酸化膜である。続いて、図20に示すステップS35で、例えばビアファースト法を用いて、層間絶縁層14上部絶縁層に、配線32、62いずれも上層配線及びそのプラグ32b、62bを形成する。ここで、ビアファースト法とは、デュアルダマシン法の1種であって、露光時の反射防止のために、ビアホールの開口後、配線溝トレンチを形成する前に、ビアホールをBARCBottomAntiReflectionCoatingで埋める方法をいう。続いて、図31に示すように、層間絶縁層14に、開口部14cを形成する。具体的には、層間絶縁層14上に、開口部22a図1A参照に対応したパターンを有するフォトレジスト図示せずを形成する。続いて、そのフォトレジストをマスクとして、保護絶縁膜40aに達するまで層間絶縁層14をドライエッチングする。これにより、図31に示す開口部14cが形成される。その後、例えば酸素プラズマアッシング及び有機剥離液などを用いて、上記フォトレジストを除去する。層間絶縁層14のエッチング工程では、エッチング処理が保護絶縁膜40aの表面又は内部で停止するように、エッチング時間などの条件を調節することが好ましい。層間絶縁層141のエッチングと層間絶縁層142のエッチングとは、異なるレチクルを用い、異なるエッチング条件で行ってもよい。なお、後述する開口部14bなど図32参照の形成に先立ち、開口部14cの底にARCAntiReflectionCoating;反射防止膜などを埋め込んでおくことできる。これにより、エッチングによる開口部14cの底の突き抜けを防止することができる。続いて、図32に示すように、前述した開口部13a図4参照と同様にリソグラフィ技術により、開口部14a第1の開口部及び開口部14b第2の開口部を形成する。これにより、層間絶縁層142が導体膜52の上面よりも半導体基板11側Z1側へ掘り込まれ、上部電極50の上面及び側面X-Z平面及びY-Z平面の一部が露出する。また、オーバーエッチングにより、導体膜52表面の窪み32c内の層間絶縁層141aが除去される。本実施形態では、開口部14a第1の開口部の形成と開口部14b第2の開口部の形成とが同時に行われるので、工程数が減少されるようになる。本実施形態では、フォトレジストを除去するための酸素プラズマアッシングの際、配線61は、保護絶縁膜40aで保護されているため、酸化ダメージを受けにくくなる。続いて、図33に示すように、例えばエッチングにより、開口部14cの底の保護絶縁膜40a及びバリア絶縁層22を除去する。これにより、開口部22bプラグ62b用の下穴が形成され、配線61が露出する。続いて、図34に示すように、前述したバリアメタル膜31a、配線31図5参照と同様にPVD、デュアルダマシン法などによって、開口部14a及び上部電極50の窪み32cに、バリアメタル膜32a、配線32及びそのプラグ32bを形成するとともに、開口部14b及び22bに、バリアメタル膜62a、配線62及びそのプラグ62bを形成する。これにより、開口部14a及び上部電極50の窪み32cに、バリアメタル膜32aを介して、配線32及びそのプラグ32bが形成される。配線32及びそのプラグ32bは、バリアメタル膜32aを介して、可変抵抗膜40の上部電極50に電気的に接続される。また、開口部14b及び22bには、バリアメタル膜62aを介在させて、配線62及びそのプラグ62bが形成される。プラグ62bは、開口部22b下穴に配置される。配線62及びプラグ62bは、バリアメタル膜62aを介して、配線61に電気的に接続される。バリアメタル膜32a及びバリアメタル膜62aは、例えば膜厚5nmのTa膜である。配線32、62及びそのプラグ32b、62bは、例えばCu銅からなる。本実施形態では、デュアルダマシン法によって、配線32及びプラグ32bと、配線62及びプラグ62bとを同時に形成するため、半導体装置の製造に要する工程数を減少することができる。続いて、図20に示すステップS36で、バリア絶縁層23保護膜を形成する。具体的には、配線32、62の形成後、上記CMPにより平坦化された、層間絶縁層14、配線32、62、及びバリアメタル膜32a、62aの上面に、例えばプラズマCVDによって、バリア絶縁層23を形成する。バリア絶縁層23は、例えばSiN膜である。これにより、図19に示した半導体装置20が得られる。上記のように形成した半導体装置20について、可変抵抗膜40の上部電極50側に-5Vの電圧を印加してフォーミング処理を行ったところ、不揮発性素子100図1、図34参照が100Ωになる低抵抗化すること、及び、同じく上部電極50側に3V電圧を印加することで不揮発性素子100が100MΩになる高抵抗化することが確認された。本実施形態の半導体装置及びその製造方法によっても、前述した実施形態1の効果に準ずる効果が得られる。実施形態3本発明の実施形態3について、上記実施形態1との相違点を中心に説明する。なおここでは、上記図1A等に示した要素と同一の要素には各々同一の符号を付すとともに、既に説明した共通の部分、すなわち説明が重複する部分については、便宜上、その説明を省略することとする。本実施形態の半導体装置30は、図35に示すように、実施形態1及び2の半導体装置からさらに多層化された構造を有しており、半導体基板311と、層間絶縁層312~319と、バリア絶縁層321~328と、エッチングストッパ層341~347と、プラグ331、333b~339bと、配線332~339と、バリアメタル膜331a~339aと、層間絶縁層351と、保護絶縁膜352と、を有する。層間絶縁層314~319はそれぞれ、第1絶縁層314a~319a下層側絶縁層と、第2絶縁層314b~319b上層側絶縁層と、から構成される。そして、エッチングストッパ層341~347は、それら第1絶縁層と第2絶縁層との間に配置されている。第1絶縁層314a~319a又は第2絶縁層314b~319bの材料としては、例えばシリコン酸化膜、SiOC膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜例えばSiOCH膜などを用いることができる。また、これらの絶縁層は、同じ材料からなる単一又は複数の絶縁膜でもよいし、又は異なる材料からなる複数の絶縁膜を積層したものであってもよい。第1絶縁層の材料と第2絶縁層の材料とは、同じ材料であっても、異なる材料でもよい。エッチングストッパ層341~347は、第1絶縁層314a~319aと第2絶縁層314b~319bとの間に介在し、配線溝の加工時にエッチングストッパとして機能する。ただし、配線溝のエッチング条件の選択によっては、エッチングストッパ層341~347を除去することもできる。エッチングストッパ層341~347の材料としては、例えばSiN、SiC、SiCN等を用いることができる。また、エッチングストッパ層341~347は、同じ材料からなる単一又は複数の膜でもよいし、又は異なる材料からなる複数の膜を積層したものであってもよい。プラグ331、333b~339b及び配線332~339は、それぞれ、層間絶縁層312~319、351中に形成されるとともに、バリアメタル膜331a~339aを介して、下層の配線と電気的に接続されている。配線333~339の中には、エッチングストッパ層341~347より下層側には延びずに、すなわちプラグ333b~339bを有さずに、下層の配線と電気的に接続されないものもある。ただし、これらの配線のパターン等は、基本的には、任意である。バリア絶縁層321~328は、それぞれ、層間絶縁層312~319上に形成されている。これらバリア絶縁層321~328は、下層の配線を構成する金属例えばCuの酸化や、上層への配線を構成する金属例えばCuの拡散を防ぐ機能を有する。本実施形態の半導体装置30では、図35に示すように、半導体基板311上に、層間絶縁層312、バリア絶縁層321、層間絶縁層313、バリア絶縁層322、保護絶縁膜40a、第1絶縁層314a、エッチングストッパ層341、第2絶縁層314b、バリア絶縁層323、第1絶縁層315a、エッチングストッパ層342、第2絶縁層315b、バリア絶縁層324、第1絶縁層316a、エッチングストッパ層343、第2絶縁層316b、バリア絶縁層325、第1絶縁層317a、エッチングストッパ層344、第2絶縁層317b、バリア絶縁層326、第1絶縁層318a、エッチングストッパ層345、第2絶縁層318b、バリア絶縁層327、第1絶縁層319a、エッチングストッパ層346、第2絶縁層319b、バリア絶縁層328、層間絶縁層351、エッチングストッパ層347、保護絶縁膜352が、この順で積層される。各部位の材料の一例を示す。プラグ331の材料としては、例えばタングステンを用いることができる。配線332~338及びプラグ333b~338bの材料としては、例えばCu銅を用いることができる。最上層の配線339及びプラグ339bの材料としては、例えばアルミニウムAlを用いることができる。バリアメタル膜331aの材料としては、例えば窒化チタンTiNを用いることができる。バリアメタル膜332a~339aの材料としては、例えばTa/TaN積層体を用いることができる。層間絶縁層312~319の材料としては、例えば比誘電率3以下のSiOCH膜を用いることができる。層間絶縁層351の材料としては、例えばシリコン酸化膜を用いることができる。保護絶縁膜352の材料としては、例えばシリコン窒化酸化膜を用いることができる。バリア絶縁層323の材料としては、例えばSiNを用いることができる。また、バリア絶縁層321、323~328の材料としては、例えば比誘電率の低いSiCN膜を用いることができる。エッチングストッパ層341~347の材料としては、例えば比誘電率の低いSiCN膜を用いることができる。図36は、図35中の領域R30の拡大図である。以下、領域R30の構造について詳述する。図36に示すように、本実施形態の半導体装置30も、実施形態1の半導体装置10と同様、不揮発性素子100を内蔵している。そして、不揮発性素子100の周囲には、保護絶縁膜40aが形成されている。不揮発性素子100周辺の構成は、概ね実施形態1の不揮発性素子100の周辺の構成と同様である。本実施形態では、配線332、333の1つが前述の配線31、32図1A、図34参照となり、バリアメタル膜332a、333aの1つが前述のバリアメタル膜31a、32a図1A、図34参照となり、バリア絶縁層322の1つが前述のバリア絶縁層22図1A、図34参照となる。不揮発性素子100における各部位の材料の一例を示す。配線31下部電極の材料としては、例えばCu銅を用いることができる。可変抵抗膜40の材料としては、例えばTaSiOを用いることができる。導体膜51上部電極50の下層側の材料としては、例えばRuを用いることができる。導体膜52上部電極50の上層側の材料としては、例えばTaNを用いることができる。保護絶縁膜40aとしては、例えば高密度プラズマCVDにより形成したSiN膜を用いることができる。図36を参照して、半導体基板311には、半導体素子として、複数の選択トランジスタ300MOSFETが形成されている。選択トランジスタ300間は、例えばLOCOS又はSTI等の素子間分離304で電気的に分離されている。選択トランジスタ300は、ソース301と、ドレイン302と、チャネル303と、ゲート303aと、サイドウォール301a、302aと、を有する。選択トランジスタ300のソース301及びドレイン302厳密には、これらの電極は、バリアメタル膜331aを介して、プラグ331と電気的に接続されている。そして、それら選択トランジスタ300は、配線332~338を介して、最上層の配線339図35参照と電気的に接続されている。層間絶縁層312には、ソース301又はドレイン302に達する開口部331bビアホールが形成されている。開口部331bの内面側面及び底面にはバリアメタル膜331aが形成されている。バリアメタル膜331aの内側に、例えば銅等の導体が充填されることで、プラグ331が形成されている。層間絶縁層312上にはバリア絶縁層321が形成され、バリア絶縁層321上には層間絶縁層313が形成されている。層間絶縁層313及びバリア絶縁層321には、プラグ331の上面に達する開口部332b配線溝が形成されている。開口部332bの内面側面及び底面にはバリアメタル膜332aが形成されている。バリアメタル膜332aの内側に、例えば銅等の導体が充填されることで、配線332が形成されている。本実施形態では、バリアメタル膜332aの内の1つが前述のバリアメタル膜31a図1A、図34参照となり、配線332の内の1つが前述の配線31可変抵抗膜40の下部電極図1A、図34参照となる。層間絶縁層313上にはバリア絶縁層322が形成されている。本実施形態では、バリア絶縁層322の内の1つが前述のバリア絶縁層22となる。バリア絶縁層22には開口部22aが形成されている。開口部22aは配線31を露出させており、開口部22aには可変抵抗膜40、導体膜51、及び導体膜52が形成されている。すなわち、配線31上には、可変抵抗膜40、導体膜51、導体膜52の順で積層されている。バリア絶縁層22上には、保護絶縁膜40aが形成されている。保護絶縁膜40aは、可変抵抗膜40及びその上部電極50の側面の少なくとも一部を被覆している。保護絶縁膜40a上には、第1絶縁層314a、エッチングストッパ層341、及び第2絶縁層314bが、この順で積層される。ここで、上部電極50とエッチングストッパ層341とはその上面の高さが略一致し、それらの上面は、両者の間においても、ほとんど段差のない略平坦な面になる。第2絶縁層314bには、エッチングストッパ層341に達する開口部333c配線溝が形成されている。開口部333c及び上部電極50の窪み32cにはバリアメタル膜333aが形成されている。バリアメタル膜333aの内側に、例えば銅等の導体が充填されることで、配線333及びそのプラグ333bが形成されている。本実施形態では、バリアメタル膜333aの1つが前述のバリアメタル膜32aとなり、配線333の1つが前述の配線32となり、プラグ333bの1つが前述のプラグ32bとなる。配線32のプラグ32bは窪み32cに配置される。層間絶縁層314第2絶縁層314b上にはバリア絶縁層323が形成されている。バリア絶縁層323上には、第1絶縁層315a、エッチングストッパ層342、及び第2絶縁層315bが、この順で積層されている。第2絶縁層315bには、エッチングストッパ層342に達する開口部334c配線溝が形成されており、第1絶縁層315a及びバリア絶縁層323には、開口部334cと連通するように、配線333に達する開口部334d孔が形成されている。開口部334c及び開口部334dの内面側面及び底面にはバリアメタル膜334aが形成されている。バリアメタル膜334aの内側に、例えば銅等の導体が充填されることで、配線334及びそのプラグ334bが形成されている。プラグ334bは開口部334dに配置されている。そして、層間絶縁層315第2絶縁層315b上には、バリア絶縁層324が形成されている。上記構造を有する半導体装置30は、不揮発性素子100の周辺については実施形態1と同様の方法により製造することができる。その他の部分については、当該技術分野における一般的な手法いわゆるCMOSプロセスによって製造することができる。本実施形態の半導体装置及びその製造方法によっても、前述した実施形態1の効果と同様な効果が得られる。他の実施形態上記各実施形態1~3では、上部電極50の窪み32cに層間絶縁層が残存しないようにしたが、図37に示すように、可変抵抗膜40の上部電極50の窪み32cに層間絶縁層141a図31参照を残存させてもよい。この場合、可変抵抗膜40の上部電極50上面の外周部P2は、バリアメタル膜32aを介して、配線32と電気的に接続されるが、中央部P1は、層間絶縁層141aで絶縁されるため、配線32と電気的に接続されない。しかしながら、少なくとも外周部P2が配線32上層配線に電気的に接続すれば、接触面積が増加することにより低抵抗化することができる。また、図37に示す例では、開口部14aが、導体膜52の上面までしか形成されず、これよりも半導体基板11側Z1側までは形成されていない。また、配線32はプラグを有さない。このような構造を有する半導体装置は、図32のエッチング工程におけるエッチング量を調整する、例えばエッチング時間をアンダーエッチングとすることで、形成することができる。具体的には、ドライエッチング図32参照が、層間絶縁層141a及び保護絶縁膜40aで停止するように、エッチング条件と時間を調節する。また、層間絶縁層141aを保護するため、層間絶縁層141a上にハードマスク膜を設けてもよい。上記構造によれば、配線の高さが低くなる効果が得られるため、抵抗変化素子から伝達される電気信号が配線容量による遅延分を軽減することができるようになる。上記各実施形態1~3では、下層配線である配線31が、可変抵抗膜40の下部電極と兼用される構造としたが、図38に示すように、配線31下層配線と可変抵抗膜40との間に、配線31とは別に、可変抵抗膜40の下部電極53を独立して設けてもよい。図38の例では、不揮発性素子100が、下部電極53と、可変抵抗膜40と、上部電極50導体膜51、52と、から構成される。ここで、下部電極53は、不揮発性素子100において、可変抵抗膜40と配線31下層配線との間に介在する電極膜である。可変抵抗膜40が遷移金属酸化物からなる場合には、下部電極53の材料としては、例えばTi、TiN、W、WN、Ta、TaN、Ru、RuOx等を用いることが好ましい。可変抵抗膜40の材料としては、例えばTiOx、NiOx、ZrOx、HfOx等の遷移金属酸化物を用いることができる。下部電極53は、同じ材料からなる単一又は複数の導体膜でもよいし、異なる材料からなる複数の導体膜を積層したものであってもよい。具体的には、下部電極53は、TaN下層/Ru上層の積層膜であることが有効である。上記構造を有する半導体装置は、可変抵抗膜40において抵抗変化特性に銅を必要とせず、酸化物層内に形成されるフィラメントを利用してオン/オフを実現する場合に、特に有効である。具体的には、こうしたフィラメントを利用する半導体装置では、可変抵抗膜40と配線31との間は銅バリア性のある材料で分断しておくことが好ましい。そこで、可変抵抗膜40と配線31との間に下部電極53例えばTaN/Ru積層膜を配置すれば、配線31を構成する金属例えば銅の拡散バリア性が向上する。またその結果、不揮発性素子100のスイッチング特性が向上する。特に、TaNは、可変抵抗膜40中への銅の拡散を防ぎ易い。また、Ruは酸化の自由エネルギーが小さいため、スイッチング特性に有利である。特に、可変抵抗膜40がTi又はNiの酸化物からなり、下部電極53がTaN下層/Ru上層の積層膜であるような組み合わせが有効である。下部電極53の膜厚は、積層構造の場合は合計膜厚は、可変抵抗膜40を層間絶縁層間に埋設する都合上、素子段差及び表面ラフネスを低減するため、保護絶縁膜40aよりも薄いことが好ましく、例えば10nm以下であることが好ましい。図38に示すような構造を有する半導体装置は、例えば実施形態1において、可変抵抗膜1002の形成図11に先立って、例えばTaN/Ru積層膜パターニング前の下部電極53を形成し、図11~図13の工程を経た後、図14の工程において、ハードマスク膜1006aをマスクとして、ハードマスク膜1005、導体膜1004、導体膜1003、可変抵抗膜1002、及びTaN/Ru積層膜を連続的にドライエッチングすることで、形成することができる。その他の点についても、可変抵抗膜40や、その上部電極、下部電極等の構成構成要素、寸法、材質、形状、層数、又は配置等は、本発明の趣旨を逸脱しない範囲において任意に変更又は省略することができる。例えば配線上層配線及び下層配線は、銅配線でなくてもよい。ただし、先に例示した各部位の材料は、銅配線との組み合わせで特に有効である場合が多い。上部電極50の層構成は任意であり、例えば図39に示すように、実施形態1の半導体装置10において、導体膜52を省略して、1層構造にしてもよい。また、図40に示すように、バリアメタル膜は、必要がなければ省略してもよい。また、複数の不揮発性素子100を内蔵する半導体装置であってもよい。また、上記構造を有する半導体装置は、CMOS回路を有する半導体製品のほか、例えばDRAMDynamicRandomAccessMemory、SRAMStaticRandomAccessMemory、フラッシュメモリ、FRAMFerroElectricRandomAccessMemory、MRAMMagneticRandomAccessMemory、抵抗変化型メモリ、バイポーラトランジスタ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、あるいはそれらを同時に搭載したボードやパッケージの銅配線上へも適用することができる。また、半導体装置への、電子回路装置、光回路装置、量子回路装置、マイクロマシン、MEMSMicroElectroMechanicalSystemsなどの接合にも適用することができる。また、上記実施形態では、半導体装置をスイッチング素子に適用する場合ついて説明したが、上記構造を有する半導体装置は、不揮発性と抵抗変化特性との双方を利用したメモリ素子などに用いることもできる。半導体装置における接合部位や材質などは、例えば以下のような方法で確認することができる。デバイスの断面をTEMTransmissionElectronMicroscope;透過型電子顕微鏡で観察することにより、銅配線を確認するとともに、上部電極50が配線32上層配線に接していること、下層配線である配線31が下部電極を兼用していること、あるいは配線31下層配線と下部電極53図38とが接していることなどを確認することができる。また、EDXEnergyDispersiveXraySpectroscopy;エネルギー分散型X線分光法、EELSElectronEnergyLossSpectroscopy;電子エネルギー損失分光法などの組成分析を行うことで、材質等を確認することができる。これにより、保護絶縁膜40aの材料とバリア絶縁層22の材料とが同一かどうかも確認することができる。上記各実施形態やその変形例等は、任意に組み合わせることができる。用途等に応じて適切な組み合わせを選ぶことが好ましい。例えば図37、図38に示した構造を、実施形態2又は3と組み合わせてもよい。また、実施形態1以外の構造図19、図35、図37、図38等に、図39や図40の構造を適用してもよい。以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、請求項に記載されている発明や発明を実施するための形態に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。付記1電力の供給がなくなっても該電力の供給の直前の状態が保持される不揮発性素子を内蔵する半導体装置であって、前記不揮発性素子は、可変抵抗膜と、該可変抵抗膜の上部に配置された上部電極及び該可変抵抗膜の下部に配置された下部電極と、を有しており、前記可変抵抗膜は、該可変抵抗膜の下層側に配置された下層配線及び該可変抵抗膜の上層側に配置された上層配線とそれぞれ電気的に接続されており、前記下部電極は、前記下層配線と兼用されるか、又は、前記下層配線に直接もしくは導電膜を介して電気的に接続され、前記上部電極は、中央部と外周部との間に段差が形成された上面を有し、少なくとも前記上面の前記外周部が、前記上層配線に直接もしくは導電膜を介して電気的に接続されている、ことを特徴とする半導体装置。付記2前記上層配線は、前記可変抵抗膜の上層側に配置された上部絶縁層中に埋め込まれた配線であり、前記上部電極よりも大きな幅を有し、前記上部電極の上面及び側面と直接又は導電膜を介して電気的に接続される、ことを特徴とする付記1に記載の半導体装置。付記3前記上層配線の下層側には、下層側に突出するプラグが、前記上層配線と一体的に形成され、前記プラグは、前記上部電極の上面における段差によって当該上面に形成される窪みに配置されており、前記上部電極と直接又は導電膜を介して電気的に接続される、ことを特徴とする付記1又は2に記載の半導体装置。付記4前記導電膜は、バリアメタル膜であり、前記下部電極は、前記下層配線と兼用される、ことを特徴とする付記1乃至3のいずれか1つに記載の半導体装置。付記5前記下層配線は、前記可変抵抗膜の下層側に配置された下部絶縁層中に埋め込まれた配線であり、前記下部絶縁層上にはバリア絶縁層が形成され、前記バリア絶縁層は、前記下層配線から離れるに従って開口幅が広くなるようにテーパした開口部を有し、前記可変抵抗膜は、少なくともその外周部が、前記開口部のテーパ面に沿って配設され、前記可変抵抗膜の下面は、前記開口部において前記下層配線と接する、ことを特徴とする付記4に記載の半導体装置。付記6前記可変抵抗膜を構成する膜の少なくとも1つは、Ta2O5、TaSiOx、TaZrOx、ZrOx、HfOx、及びSiOxCyからなる群の少なくとも1種からなる、ことを特徴とする付記1乃至5のいずれか1つに記載の半導体装置。付記7前記上部電極を構成する膜の少なくとも1つは、Pt、Ru、及びPt、Ruの酸化物からなる群の少なくとも1種からなる、ことを特徴とする付記1乃至6のいずれか1つに記載の半導体装置。付記8前記可変抵抗膜は、遷移金属酸化物からなり、前記下部電極は、下層側からTaN膜及びRu膜がこの順で積層された積層膜であり、前記TaN膜が、前記下層配線に直接又は導電膜を介して電気的に接続される、ことを特徴とする付記1乃至7のいずれか1つに記載の半導体装置。付記9電力の供給がなくなっても該電力の供給の直前の状態が保持される不揮発性素子を内蔵する半導体装置を製造するための半導体装置の製造方法であって、下部絶縁層中に、第1の配線及び第2の配線を形成することと、前記第1の配線上に、少なくとも前記不揮発性素子を構成する可変抵抗膜及び該可変抵抗膜の上部電極を下方からこの順に形成することと、前記可変抵抗膜及び該可変抵抗膜の上部電極に対する上層側に、上部絶縁層を形成することと、前記上部絶縁層に、前記第1の配線の上層配線を形成するための第1の開口部、及び前記第2の配線の上層配線を形成するための第2の開口部を形成することと、前記上部絶縁層に、前記第2の配線の上面に達するプラグ用の下穴を形成することと、を含む、ことを特徴とする半導体装置の製造方法。付記10前記第1の開口部と前記第2の開口部とを、同時に形成する、ことを特徴とする付記9に記載の半導体装置の製造方法。この出願は、2010年5月11日に出願された日本出願特願2010-109486号を基礎とする優先権を主張し、その開示の全てをここに取り込むものとする。"