"主電源スイッチの遮断動作により装置内部への電源供給を遮断するシャットダウン制御基板と、下位に接続する制御基板に電源を供給/遮断するための複数の直流電源スイッチを有する主制御基板と、前記主制御基板の下位に前記直流電源スイッチを介して接続され、前記シャットダウン制御基板からシャットダウン信号を受けた際に、シャットダウン時の所定の終了処理を行う複数のスレーブ制御基板と、前記シャットダウン制御基板からシャットダウン信号を受けた際に、前記複数のスレーブ制御基板のうち、前記終了処理が完了した状態になったスレーブ制御基板から順次電源を遮断するシャットダウン制御を行うシャットダウン制御手段と、を備えることを特徴とする画像形成装置。前記シャットダウン制御手段は、シャットダウンを行う際に、予め定められた時間内にシャットダウン時の終了処理が完了しないスレーブ制御基板に対して強制的に当該スレーブ制御基板の電源を遮断することを特徴とする請求項1に記載の画像形成装置。前記主制御基板の直流電源スイッチは、スイッチング素子であることを特徴とする請求項1に記載の画像形成装置。前記主制御基板の直流電源スイッチは、トランジスタであることを特徴とする請求項1に記載の画像形成装置。前記主制御基板の直流電源スイッチは、リレーであることを特徴とする請求項1に記載の画像形成装置。主電源スイッチの遮断動作により装置内部への電源供給を遮断するシャットダウン制御基板と、下位の制御基板に電源を供給/遮断するための複数の直流電源スイッチを有する主制御基板と、前記主制御基板の下位に前記直流電源スイッチを介して接続され、前記シャットダウン制御基板からシャットダウン信号を受けた際に、シャットダウン時の所定の終了処理を行う複数のスレーブ制御基板と、を備える画像形成装置で実行されるシャットダウン方法であって、前記シャットダウン制御基板からシャットダウン信号を受けた際に、前記複数のスレーブ制御基板のうち、前記終了処理が完了した状態になったスレーブ制御基板から順次電源を遮断するシャットダウン制御を行うシャットダウン工程を含むことを特徴とするシャットダウン方法。主電源スイッチの遮断動作により装置内部への電源供給を遮断するシャットダウン制御基板と、下位の制御基板に電源を供給/遮断するための複数の直流電源スイッチを有する主制御基板と、前記主制御基板の下位に前記直流電源スイッチを介して接続され、前記シャットダウン制御基板からシャットダウン信号を受けた際に、シャットダウン時の所定の終了処理を行う複数のスレーブ制御基板と、を備えるコンピュータで実行されるプログラムであって、前記コンピュータは、前記シャットダウン制御基板からシャットダウン信号を受けた際に、前記複数のスレーブ制御基板のうち、前記終了処理が完了した状態になったスレーブ制御基板から順次電源を遮断するシャットダウン制御を行うシャットダウンステップを前記コンピュータに実行させるためのプログラム。しかしながら、上記に示される従来の技術にあっては、電源スイッチがオフされるシャットダウン時に複数の制御基板はそれぞれ停止処理に移行し、完了するとお互いの基板に終了通知を送信し、全ての終了通知を受けると、電源ユニットに電力の停止の命令をする装置では、お互いの終了処理が完了するまで電源が遮断されないことになる。このため終了処理に時間が掛かる制御基板が存在した場合、その間にすべての電力が供給され続け消費電力が低減できないという問題があった。また、特許文献1の技術にあっても、複数の制御基板が終了処理を確認しているものの、消費電力の低減ができないという問題があった。本発明は、上記に鑑みてなされたものであって、シャットダウンスイッチを持つ画像形成装置においてシャットダウンする際の消費電力の低減を図ることを目的とする。上述した課題を解決し、目的を達成するために、本発明は、主電源スイッチの遮断動作により装置内部への電源供給を遮断するシャットダウン制御基板と、下位に接続する制御基板に電源を供給/遮断するための複数の直流電源スイッチを有する主制御基板と、前記主制御基板の下位に前記直流電源スイッチを介して接続され、前記シャットダウン制御基板からシャットダウン信号を受けた際に、シャットダウン時の所定の終了処理を行う複数のスレーブ制御基板と、前記シャットダウン制御基板からシャットダウン信号を受けた際に、前記複数のスレーブ制御基板のうち、前記終了処理が完了した状態になったスレーブ制御基板から順次電源を遮断するシャットダウン制御を行うシャットダウン制御手段と、を備えることを特徴とする。本発明は、シャットダウン時にはシステムのオフシーケンスを切り替えて、各制御基板で電源が切れる状態になった制御基板から順次電源を遮断するので、シャットダウン時の消費電力を低減することができるという効果を奏する。以下に添付図面を参照して、この発明にかかる画像形成装置、シャットダウン方法およびプログラムの一実施の形態を詳細に説明する。実施の形態本発明は、シャットダウンスイッチを持つ画像形成装置において、シャットダウン時の電源オフシーケンスに際して、シャットダウン時にはシステムのオフシーケンスを切り替えて、各制御基板で電源が切れる状態になったら、複数の制御基板のうち、制御基板の電源が遮断可能な状態になった制御基板から随時電源をオフ遮断していくものである。以下、具体例をあげて説明する。まず、複数の制御ボードが階層的に配置される画像形成装置の構成動作例について説明する。図1は、実施の形態にかかる画像形成装置としての複合機の構成を示すブロック図である。この複合機は、装置の全体制御を行うコントローラ100、コントローラ100に接続された、画像形成装置の操作ボード125、画像データを記憶するHDD126、アナログ回線を使用して外部との通信を行う通信コントロール装置インターフェイスボード130、LANインターフェイスボード135、汎用PCIバスに接続された、FAXのコントロールユニットFCU140、IEEE1394ボード、無線LANボード、USBボード150等と、PCIバスでコントローラ100に接続されたエンジン制御ボード111、エンジン制御ボード111に接続された、プリンタ110のI/Oを制御するI/O制御ボード112、および、コピー原稿画像を読込むスキャナボードSBU:SensorBoardUnit121、および画像データが表わす画像光を感光体ドラム上に投射する光書込みするLDBレーザダイオードボード113等を備えている。原稿を光学的に読み取るスキャナ120は、原稿に対する原稿照明光源の走査を行い、CCDに原稿像を結像する。原稿像すなわち原稿に対する光照射の反射光をCCDで光電変換してR,G,B画像信号を生成する。CCDは、3ラインカラーCCDであり、R,G,B画像信号を生成し、SBUセンサボードユニット121のアナログASICに入力する。SBU121にはアナログASICおよび,CCD、アナログASICの駆動タイミングを発生する回路を備えている。CCDの出力は、アナログASIC内部のサンプルホールド回路により、サンプルホールドされその後、A/D変換され、R,G,Bの画像データに変換し、かつシェーディング補正し、そして出力I/Fインターフェイスで画像データバスを介して画像データ処理器のIPPに送出する。IPPは画像処理手段であり、分離生成画像が文字領域か写真領域かの判定:像域分離,地肌除去,スキャナガンマ変換,フィルタ,色補正,変倍,画像加工,プリンタガンマ変換および階調処理を行う。SBU121からIPPに転送された画像データは、IPPにて光学系およびデジタル信号への量子化に伴う信号劣化スキャナ系の信号劣化を補正され、フレームメモリに書き込まれる。コントローラ100には、CPUおよびコントローラボードの制御プログラムが格納されるROM、CPUが使用する作業用メモリであるRAM,リチウム電池を内蔵し、RAMのバックアップと時計を内蔵したNV-RAMおよび、コントローラボードのシステバス制御、フレームメモリ制御、FIFO等のCPU周辺を制御するASICおよびそのインターフェイス回路等が搭載されている。コントローラ100は、スキャナアプリケーション,ファクシミリアプリケーション,プリンタアプリケーションおよびコピーアプリケーション等の複数アプリケーションの機能を有し、システム全体の制御を行う。操作ボード125の入力を解読して本システムの設定とその状態内容を操作ボード125の表示部に表示する。PCIバスには多くのユニットが接続されており、画像データバス/制御コマンドバスで、画像データと制御コマンドが時分割で転送される。通信コントロール装置インターフェイスボード130は、通信コントロール装置131と、コントローラ100との通信インターフェイスボードである。コントローラ100との通信は、全二重非同期シリアル通信で接続されている。通信コントロール装置131とは、RS-485インターフェイス規格により、マルチドロップ接続されている。遠隔の管理装置との通信は、この通信コントローラ装置インターフェイスボード130を経由して実施される。LANインターフェイスボード135は、社内LANに接続された、社内LANとコントローラ100との通信インターフェイスボードであり、PHYチップを搭載している。LANインターフェイスボード135とコントローラ100とは、PHYチップI/FおよびI2CバスI/Fの標準的な通信インターフェイスで接続されている。外部機器との通信はこのLANインターフェイスボード135を経由して実施される。HDD126は、システムのアプリケーションプログラムならびにプリンタ110、作像プロセス機器の機器付勢情報を格納するアプリケーションデータベース、ならびに、読取り画像や書込み画像のイメージデータ、すなわち画像データ、ならびにドキュメントデータを蓄える画像データベースとして用いられる。操作ボード125には、CPUおよびROM,RAM,LCDおよびキー入力を制御するASICLCDCが搭載されている。ROMには操作ボード125の入力読込み、および表示出力を制御する、操作ボード125の制御プログラムが書き込まれている。RAMは、CPUで使用する作業用メモリである。コントローラ100との通信により、パネルを操作して使用者がシステム設定の入力を行う入力と、使用者にシステムの設定内容、状態を表示する、表示および入力の制御を行っている。コントローラ100のワークメモリから出力されたブラックBk,イエローY,シアンC,マゼンタMの各色の書き込み信号は、LDBLaserDiodecontrolBoard113のBk,Y,M,CのLDLaserDiode書き込み回路に入力される。LD書き込み回路でLD電流制御変調制御が行われ、各LDに出力される。エンジン制御ボード111は、プロセスコントローラであって、画像形成の作像作成制御を主として行い、CPUおよび、画像処理を行うIPP、複写およびプリントアウトを制御するため必要なプログラムを内蔵したROM、その制御に必要なRAM、およびNV-RAMを搭載している。NV-RAMにはSRAMと、電源OFFを検知して、EEPROMにストアするメモリを搭載している。また、他の制御を行なうCPUとの信号の送受信を行う、シリアルインターフェイスも備えているI/OASICは、エンジン制御ボード111が実装された、近くのI/Oカウンタ、ファン、ソレノイド、モータ等を制御するASICである。I/O制御ボード112とエンジン制御ボード111とは同期シリアルインターフェイスで接続されている。I/O制御ボード112は、サブCPUを搭載しており、温度センサ,電位センサ,トナー量センサである感光体上濃度センサおよびトナー濃度センサである光センサならびにその他の各種センサの検出信号の読込み,アナログ制御,用紙センサの検出信号を参照するジャム検出,用紙搬送制御も含む画像形成装置のI/O制御を行っている。インターフェイス回路は、各種センサ,アクチュエータモータ、クラッチ、ソレノイドとのインターフェイス回路である。前述の光センサは、各種センサに含まれている。電源装置1は、画像形成装置を制御する電源を供給するユニットである。メインSWのオン閉により、商用電源が供給される。その商用電源から商用AC交流が供給され、整流、平滑化のように制御されたAC制御出力を用いて、電源装置1は各制御基板に必要なDC直流電圧を供給する。電源装置1により生成される定電圧を用いて各制御部のCPUが動作している。図2は、実施の形態にかかる電源系統および各制御基板の構成例を示すブロック図である。この図2では、前述した図1の構成における具体的なシャットダウン回路、各制御基板の接続構成例を示すものである。すなわち、この図2では、図1におけるコントローラ100がマスター制御基板8に該当し、そのほかの各ボードがスレーブ制御基板に該当する。ただし、図2では、図1のすべてのボードについて示すものではなく、マスター制御基板とその下位のスレーブ子制御基板の要部構成例について示している。図2において、符号1は電源装置、符号1aは直流電源生成部、符号2はシャットダウン制御基板、符号3,4はDCコンバータDDC、符号5はAC-SW、符号6はリレー駆動回路、符号7はリレー、符号8は親制御基板としてのマスター制御基板、符号9は子制御基板としてのスレーブ制御基板、符号10はスレーブ制御基板、符号11,12はスレーブ制御基板10の下位に接続されたスレーブ制御基板、符号13はマスター制御基板8のSW25を介して接続されるスレーブ制御基板である。なお、図2において示すSW17,18,22,26,27は、直流電源の供給/遮断を行うための直流電源スイッチであり、ここでは単にSWと記述している。また、各制御基板は、マイクロコンピュータシステムを搭載している。電源装置1は交流電源を直流電源に変換するDCコンバータ3,4を有する。シャットダウン制御基板2はリレー駆動回路6によってON/OFF駆動されるリレー7を備える。マスター制御基板8はCPU14,ROM15,RAM16,SW17,18を有する。スレーブ制御基板9はCPU19,ROM20、RAM21、SW22を有する。スレーブ制御基板10はCPU23,ROM24,RAM25,SW26,SW27を有する。スレーブ制御基板11はスレーブ制御基板10の下位に接続され、CPU28,ROM29,RAM30を有する。スレーブ制御基板12はスレーブ制御基板10の下位に接続され、CPU31,ROM32,RAM33を有する。スレーブ制御基板13はマスター制御基板8に接続し、マスター制御基板8のSW17から電力供給を受け、CPU34,ROM35,RAM36を有する。DCコンバータ3からマスター制御基板8のSW17に電源aが接続供給される。DCコンバータ4からマスター制御基板8のSW18に電源bが接続供給される。マスター制御基板8のSW18を介してスレーブ制御基板9のSW22に電源bが接続供給され、さらに、そのスレーブ制御基板11,12に電源bが供給されるようになっている。マスター制御基板8のCPU14は、スレーブ制御基板9のSW22、スレーブ制御基板10のSW26,SW27を制御する。このように、シャットダウン時に終了処理が完了した制御基板から電源OFFできるように各制御基板にSW17,18,22,26,27を設ける。各制御基板のSWはマスター制御基板8のCPU14によって制御する。CPU14は、後述するシャットダウン制御部14aの機能を有する。SW17,18,22,26,27として、たとえば、公知のFETFieldEffectTransistor;電解効果トランジスタ、あるいはトランジスタ素子、リレーなど、といった汎用性のある素子やデバイスを用いる。この図2に示すように、電源装置1は、AC交流電源をDC直流電源に変換する。DDC3,4は、平滑されたAC電源からDC直流電源を生成する。シャットダウン制御基板2は、画像形成装置をシャットダウンするときに、電源装置1を制御する制御基板であり、AC-SW5、リレー駆動回路6、リレー7を搭載している。画像形成装置内には複数の制御基板があり、制御基板にはCPUが搭載されており、各制御基板は通信によって各制御基板の状態を通知することができる。また、マスター制御基板8は、各スレーブ制御基板9,10,13を制御する。マスター制御基板8の下位には階層的に、スレーブ制御基板9、スレーブ制御基板10が接続されている。また、スレーブ制御基板13は、マスター制御基板8の下位に接続され、また、スレーブ制御基板11、スレーブ制御基板12はスレーブ制御基板10の下位に接続されている。また、シャットダウン制御基板2には、AC―SW5とリレー7が並列に搭載されており、ユーザーが画像形成装置をシャットダウンしたときに、AC―SW5の箇所でACが遮断されるが、並列に搭載されているリレー7が接続を維持しPSU電源装置1にACを供給しつづける。シャットダウン時にAC―SW5が遮断された信号はマスター制御基板8上のCPU14に入力される。CPU14は、シャットダウンシーケンスに移行するように制御する。また、CPU14は、各スレーブ制御基板9,10,13に終了処理の通知を発行し、各スレーブ制御基板9,10,13の終了処理のシーケンスに移行する。終了処理が完了するとCPU14は、PSU電源装置1に搭載されているDDC3,4をオフし、シャットダウン制御基板2に搭載しているリレー駆動回路6をオフする。このため、リレー7が切れることによりAC入力が遮断されシャットダウンが完了となる。図3は、実施の形態にかかるシャットダウン時のシーケンス処理例を示すフローチャートである。このシーケンス処理は、マスター制御基板8のCPU14シャットダウン制御部14aによって実行される。この図3では一例としてスレーブ制御基板13のシャットダウン時の終了処理が他のスレーブ制御基板より長い場合のシャットダウンシーケンスについて示している。なお、この実施の形態におけるシャットダウン時の終了処理とは、シャットダウン処理において各制御基板が電源遮断に起因する不具合を回避するために、たとえば、HDD126のメモリ処理、外部機器とのデータのやり取り、データ処理中における終了処理など各制御基板が行う特有の処理であり、以下、単に終了処理あるいはシャットダウン時の終了処理と記述する。図3において、まず、ユーザーがAC-SW5シャットダウンスイッチをオフすると、シャットダウン制御基板2からマスター制御基板8のCPU14にシャットダウン信号が入力されるステップS1。続いて、シャットダウン制御部14aは、シャットダウンシーケンスに移行しステップS2、マスター制御基板8のCPU14は各スレーブ制御基板9,10,11,12,13からの終了処理が完了した旨の信号が届くのを待つ。まず、シャットダウン制御部14aは、スレーブ制御基板11の終了処理が完了したか否かを判断するステップS3。ここでスレーブ制御基板11の終了処理が完了したと判断した場合ステップS3:Yes、マスター制御基板8のシャットダウン制御部14aは、スレーブ制御基板10のSW26をオフするステップS4。続いて、シャットダウン制御部14aは、スレーブ制御基板12の終了処理が完了したか否かを判断するステップS7。ここでスレーブ制御基板12から終了通知が届くとステップS7:Yes、マスター制御基板8のCPU14はSW27をオフするステップS8。続いて、シャットダウン制御部14aは、スレーブ制御基板9,10の終了処理が完了したか否かを判断するステップS5。ここでマスター制御基板8は、スレーブ制御基板11,12の上位であるスレーブ制御基板10から終了処理が完了した旨の信号が届くとステップS5:Yes、マスター制御基板8のSW18をオフするステップS6。このときスレーブ制御基板13がまだ終了処理が完了していなくてもSW18をオフすることができるのでSW18が供給しているスレーブ制御基板9,10,11,12への電源は供給されなくなるため、その分の消費電力を低減することができる。続いて、シャットダウン制御部14aは、スレーブ制御基板13の終了処理が完了したか否かを判断するステップS9。ここでスレーブ制御基板13の終了通知が届くとステップS9:Yes、マスター制御基板8のCPU14はSW17をオフするステップS10。続いて、マスター制御基板8のCPU14は,すべてのスレーブ制御基板から終了処理が完了するのを確認するとステップS11:Yes、電源装置1に搭載しているDDC3,4のスイッチをオフする。この状態ではまだAC交流が入力されているため、最後にリレー駆動回路6をオフし、リレー7をオフしてAC電力の供給を遮断しステップS12、シャットダウン処理を完了する。ところで、シャットダウン制御部14aは、上記図3のステップS3,S5,S7,S9の各スレーブ制御基板において終了処理が完了しない場合、設定した時間以内に終了処理が完了しない場合はタイムアウトとして処理し、強制的にSWをオフする制御を行う。図4は、実施の形態にかかる強制的電源遮断の動作例を示すフローチャートである。図4において、シャットダウン制御部14aは、前述の図3のシャットダウンシーケンスにおいて、各スレーブ制御基板において終了処理が完了しているか否かを判断するステップS13。ここで各スレーブ制御基板において終了処理が完了していないスレーブ制御基板がある場合ステップS13、No、さらに上記終了処理が予め設定された時間内であるか否かを判断するステップS14。ここで上記終了処理が設定時間を経過した場合ステップS14、Yes、強制的にSWをオフするステップS15。したがって、この制御を行うことにより、シャットダウンの終了処理中に不具合が発生した場合に、この終了処理が完了していない状態であっても電源を遮断するので、電力の消費を抑えることが可能となる。つぎに、上述した実施の形態と比較するために、従来の画像形成装置の基板構成例およびその動作について説明する。図5は、従来の電源系統および各制御基板の構成例を示すブロック図である。図5において、符号50はCPU51を有するマスター制御基板、符号52はマスター制御基板50の下位に接続され、CPU53を有するスレーブ制御基板、符号54はスレーブ制御基板52の下位に接続され、CPU55を有するスレーブ制御基板、符号56,58はスレーブ制御基板54の下位に接続され、CPU57,59を有するスレーブ制御基板、符号60はマスター制御基板50の下位に接続され、CPU61を有するスレーブ制御基板である。なお、上記各制御基板はマイクロコンピュータシステムで構成されているが、CPUについてのみ図示し、他のROM,RAMなどについては不図示とする。また、図5において他のブロックについては図2と同一符号を付し、ここでの重複説明を省略する。図6は、図5の構成におけるシャットダウン時のシーケンス処理例を示すフローチャートである。まず、ユーザーがシャットダウンスイッチをオフし、マスター制御基板50のCPU51にシャットダウン信号が入力されるステップS21。シャットダウンシーケンスに移行し、各スレーブ制御基板が終了処理シーケンスに移行するステップS22。マスター制御基板50は各スレーブ制御基板の終了処理の完了が全て入力されるのを待って、全て終了を確認するステップS23:Yesと、CPU51は、DDC3,4をオフし、シャットダウン制御基板2に搭載しているリレー駆動回路6をオフし、それによりリレー7がオフされることによりAC直流入力が遮断され、シャットダウン処理を完了とする制御を行う。このように図6に示すシャットダウンシーケンスを実施すると、スレーブ制御基板によって終了処理に時間が掛かる場合には、他の電源も遮断することができないため余分に電力を消費することになる。ところで、本実施の形態で実行されるプログラムは、ROM15に予め組み込まれて提供するものとしているが、これに限定されるものではない。本実施の形態で実行されるプログラムを、インストール可能な形式または実行可能な形式のファイルでCD-ROM、フレキシブルディスクFD、CD-R、DVDDigitalVersatileDisk等のコンピュータで読み取り可能な記録媒体に記録してコンピュータプログラムプロダクトとして提供してもよい。また、本実施の形態で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、本実施の形態で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。本実施の形態で実行されるプログラムは、上述したシャットダウン制御部14aを含むモジュール構成となっており、実際のハードウェアとしてはCPU14プロセッサが上記記録媒体からプログラムを読み出して実行することにより上記各部がメモリ等の主記憶装置上にロードされ、シャットダウン制御部14aが主記憶装置上に生成されるようになっている。また、上記実施の形態では、画像形成装置を、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも2つの機能を有する複合機に適用した例を挙げて説明したが、複写機、プリンタ、ファクシミリ装置等の画像形成装置であればいずれにも適用することができる。また、画像形成装置として電子写真方式の複合機を例にとったが、インクジェット記録方式など他の画像形成プロセスを用いた装置であってもよい。また、画像形成装置に限定されず、マスター制御基板に下位子制御基板、孫制御基板のスレーブ制御基板が階層的に複数接続され、シャットダウン機能を有する装置、システムにも適用可能である。また、本発明は、当該発明を実施するための形態で述べた実施の形態に限定されるものではない。本発明の主旨をそこなわない範囲で変更することが可能である。"