キャリア濃度が最大となるキャリア濃度ピーク位置が表面から1μm以上離れた位置にあるコレクタ層を有する半導体基板と、前記コレクタ層の表面に接するように形成されたコレクタ電極と、を備えたことを特徴とする半導体装置。前記キャリア濃度ピーク位置のキャリア濃度は1×1018atomscm3以下であることを特徴とする請求項1に記載の半導体装置。前記コレクタ層は、前記キャリア濃度ピーク位置と前記コレクタ電極との間に、前記キャリア濃度ピーク位置におけるキャリア濃度よりはキャリア濃度が低い第2のキャリア濃度ピーク位置を有することを特徴とする請求項1又は2に記載の半導体装置。前記第2のキャリア濃度ピーク位置は、前記コレクタ層のうち前記コレクタ電極に接する位置にあることを特徴とする請求項3に記載の半導体装置。前記半導体基板はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、又はダイヤモンドであることを特徴とする請求項5に記載の半導体装置。半導体基板の表面に表面構造を形成する工程と、前記半導体基板の裏面にイオン注入を行う工程と、前記イオン注入で注入されたドーパントをアニールにより活性化してコレクタ層を形成する工程と、前記コレクタ層を形成する工程の後に、前記コレクタ層のうち前記アニールの際に外部に露出していた部分をエッチングする工程と、前記エッチングする工程の後に、前記コレクタ層に接するようにコレクタ電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。前記コレクタ層を形成する工程では、前記コレクタ層のキャリア濃度が最大となるキャリア濃度ピーク位置は、前記半導体基板の裏面から1μm以上離れた位置にあり、前記エッチングは前記キャリア濃度ピーク位置で停止することを特徴とする請求項7に記載の半導体装置の製造方法。半導体装置のスイッチングロスを低減するためにコレクタ層のキャリア濃度ピーク位置におけるキャリア濃度を下げることがある。そうすると、キャリア濃度ピーク位置のキャリア濃度は、製造環境雰囲気による汚染の影響を受けやすくなる。キャリア濃度ピーク位置のキャリア濃度が製造環境雰囲気による汚染の影響を受けると、半導体装置の所望の特性が得られなかったり、特性がばらついたりすることがあった。本発明は、上述のような課題を解決するためになされたもので、コレクタ層のキャリア濃度ピーク位置におけるキャリア濃度を下げつつ、当該キャリア濃度が製造環境雰囲気による汚染の影響を受けづらい半導体装置と半導体装置の製造方法を提供することを目的とする。本願の発明に係る半導体装置は、キャリア濃度が最大となるキャリア濃度ピーク位置が表面から1μm以上離れた位置にあるコレクタ層を有する半導体基板と、該コレクタ層の表面に接するように形成されたコレクタ電極と、を備えたことを特徴とする。本願の発明に係る半導体装置の製造方法は、半導体基板の表面に表面構造を形成する工程と、該半導体基板の裏面にイオン注入を行う工程と、該イオン注入で注入されたドーパントをアニールにより活性化してコレクタ層を形成する工程と、該コレクタ層を形成する工程の後に、該コレクタ層のうち該アニールの際に外部に露出していた部分をエッチングする工程と、該エッチングする工程の後に、該コレクタ層に接するようにコレクタ電極を形成する工程と、を備えたことを特徴とする。本発明によれば、コレクタ層のキャリア濃度ピーク位置を外部から十分離間させるので、キャリア濃度ピーク位置におけるキャリア濃度を下げつつ、製造環境雰囲気による汚染の影響を抑制できる。実施の形態1.図1は本発明の実施の形態1に係る半導体装置の断面図である。本発明の実施の形態1に係る半導体装置は、LPT構造のIGBTInsulatedGateBipolarTransistorで形成されている。この半導体装置は、珪素によって形成された半導体基板10を備えている。半導体基板10の表面には表面構造12が形成されている。半導体基板10の裏面にはコレクタ電極14が形成されている。まず半導体基板10について説明する。半導体基板10はnドリフト層20を備えている。nドリフト層20の表面側には、p型ベース層22とp型ベース層22に覆われるように形成されたn型エミッタ層24が形成されている。一方、nドリフト層20の裏面側には、n型バッファ層26が形成されている。さらにn型バッファ層26に接するようにp型コレクタ層28が形成されている。p型コレクタ層28は、半導体基板10のうちコレクタ電極14に接する領域に形成されている。言い換えれば、p型コレクタ層28の表面に接するようにコレクタ電極14が形成されている。なお、nドリフト層20及びn型バッファ層26のドーパントはPであり、p型コレクタ層28のドーパントはBである。次に、表面構造12について説明する。表面構造12は、絶縁膜40とゲート電極42を備えている。絶縁膜40はゲート電極42を半導体基板10から絶縁するように形成されている。そして、絶縁膜40を覆うようにエミッタ電極44が形成されている。図2は図1のII-II ́破線におけるキャリア濃度を示す図である。nドリフト層20のキャリア濃度は層全体で均一であり、その値は1.0×1014atomscm3である。n型バッファ層26は、概ね層の中間位置にキャリア濃度のピーク位置以後キャリア濃度のピーク位置を、キャリア濃度ピーク位置というを有している。n型バッファ層26のキャリア濃度ピーク位置のキャリア濃度は、5.0×1016atomscm3程度である。p型コレクタ層28は、1.4μm程度の層厚を有している。p型コレクタ層28のキャリア濃度が最大となるキャリア濃度ピーク位置は、コレクタ電極14から1μm以上離れた位置にある。すなわち、p型コレクタ層28のキャリア濃度が最大となるキャリア濃度ピーク位置は、その表面から1μm以上離れた位置にある。そして、p型コレクタ層28のキャリア濃度ピーク位置のキャリア濃度は、2.0×1017atomscm3程度である。このようにp型コレクタ層28のキャリア濃度ピーク位置におけるキャリア濃度を下げると、キャリア濃度ピーク位置のキャリア濃度は製造環境雰囲気による汚染の影響を受けやすくなる。例えば、製造環境雰囲気による汚染の影響で、1.0×1012atomscm3程度のボロンが半導体基板の0.1um程度の深さまで拡散した場合、半導体基板中のボロン汚染ピーク濃度は1.0×1017atomscm3に達する。なお、この拡散は主としてアニール工程で促進される。そして、この汚染の影響がキャリア濃度ピーク位置にまで及ぶ場合、キャリア濃度ピーク位置における所望のキャリア濃度が得られなくなる。ところが本発明の実施の形態1に係る半導体装置によれば、キャリア濃度ピーク位置におけるキャリア濃度が、製造環境雰囲気による汚染の影響を受けることを抑制できる。すなわち、p型コレクタ層28のキャリア濃度ピーク位置はコレクタ電極14から1μm以上離れた位置にある。よって、コレクタ電極14形成前であってp型コレクタ層28が外部に露出しているときに製造環境雰囲気による汚染があっても、その影響がp型コレクタ層28のキャリア濃度ピーク位置にまで及びづらい。よって、p型コレクタ層28のキャリア濃度ピーク位置におけるキャリア濃度を下げてスイッチングロスを低減しつつ、当該キャリア濃度が製造環境雰囲気による汚染の影響を受けることを回避できる。また、p型コレクタ層28のキャリア濃度ピーク位置のキャリア濃度を高精度で制御できるので、VceEoffトレードオフカーブの制御幅を広げることができる。これらの効果により半導体装置の製造歩留まりを向上することができる。なお、p型コレクタ層28のキャリア濃度ピーク位置におけるキャリア濃度を低減することは、特に半導体装置の高速動作に有利である。キャリア濃度ピーク位置のキャリア濃度は1×1018atomscm3以下であれば、半導体装置の高速動作が可能である。図3は、本発明の実施の形態1に係る半導体装置のキャリア濃度の変形例を示す図である。この変形例は、p型コレクタ層のコレクタ電極に最も近い位置に第2のキャリア濃度ピーク位置が形成されたことを特徴とする。ここで、第2のキャリア濃度ピーク位置のキャリア濃度は、キャリア濃度ピーク位置のキャリア濃度よりは低い。この変形例の構成によれば、p型コレクタ層の中で2番目にキャリア濃度が高い部分がコレクタ電極と接するので、p型コレクタ層とコレクタ電極とのコンタクト抵抗を低減できる。また、p型コレクタ層の中で最も高いキャリア濃度を有する部分キャリア濃度ピーク位置は、コレクタ電極から1μm以上離れた位置にあるのでこの部分の製造環境雰囲気による汚染を低減できる。この変形例では、p型コレクタ層の第2のキャリア濃度ピーク位置がコレクタ電極に接するようにしたが、本発明はこれに限定されない。すなわち、p型コレクタ層が、キャリア濃度ピーク位置とコレクタ電極との間に、第2のキャリア濃度ピーク位置を有していれば、コンタクト抵抗を低減できる。本発明の実施の形態1に係る半導体装置における各層の導電型は逆転させてもよい。また、p型コレクタ層に接するようにコレクタ電極が形成される半導体装置であれば本発明の効果を得ることができるので、半導体装置の種類や構造は特に限定されない。本発明の実施の形態1では、半導体基板10は珪素によって形成されたが、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドがある。実施の形態2.図4は本発明の実施の形態2に係る半導体装置の断面図である。本発明の実施の形態2に係る半導体装置は、本発明の実施の形態1に係る半導体装置と、n型バッファ層を有しない点において相違する。図5は図4のV-V ́破線におけるキャリア濃度を示す図である。n型バッファ層を有しない構成においても、p型コレクタ層28のキャリア濃度ピーク位置をコレクタ電極14から1μm以上離れた位置にすることで、上述の本発明の効果を得ることができる。実施の形態3.図6は本発明の実施の形態3に係る半導体装置の製造方法を示すフローチャートである。本発明の実施の形態3に係る半導体装置の製造方法は図6に沿って説明する。まず、半導体基板の表面に表面構造を形成するステップ60。図7はステップ60により半導体基板80の表面に表面構造12を形成したことを示す断面図である。表面構造12の詳細は上述したとおりである。次いで、半導体基板の裏面をエッチングするステップ62。図8は半導体基板80の裏面をエッチングしたことを示す断面図である。このエッチングによりnドリフト層82が所望の厚さまで薄くされる。なおエッチングではなく研削によりnドリフト層82を薄くしてもよい。次いで、半導体基板80の裏面にn型バッファ層を形成するステップ64。図9は半導体基板80の裏面にn型バッファ層84を形成したことを示す断面図である。n型バッファ層84は、Pなどのn型ドーパントをイオン注入し、その後レーザアニールでドーパントを活性化して形成される。次いで、p型コレクタ層を形成するステップ66。図10は半導体基板の裏面にp型コレクタ層86を形成したことを示す断面図である。p型コレクタ層86はBなどのp型ドーパントを半導体基板80の裏面にイオン注入し、その後レーザアニールでドーパントを活性化して形成される。図11は図10のXI-XI ́破線におけるキャリア濃度を示す図である。p型コレクタ層86のキャリア濃度ピーク位置は外部XI ́の位置から1.0μm以上離れている。なお、図11のキャリア濃度分布は図2に示すものと同様である。次いで、p型コレクタ層86の一部をエッチングするステップ68。図12はp型コレクタ層86の一部をエッチングしたことを示す断面図である。図13は図12のXIII-XIII ́破線におけるキャリア濃度を示す図である。ステップ68では、p型コレクタ層86の一部をエッチングして、p型コレクタ層86のキャリア濃度ピーク位置を外部に露出させる。次いで、コレクタ電極を形成するステップ70。図14はコレクタ電極88が形成されたことを示す断面図である。コレクタ電極88はp型コレクタ層86に接するようにスパッタリング法などで形成される。本発明の実施の形態3に係る半導体装置の製造方法は上述の工程を備える。本発明の実施の形態3に係る半導体装置の製造方法では、p型コレクタ層86形成のためのアニールステップ66を実施する際には、p型コレクタ層86のキャリア濃度ピーク位置は、半導体基板80の裏面から1μm以上離れた位置にある。よって、キャリア濃度ピーク位置のキャリア濃度を、製造環境雰囲気による汚染から保護できる。また、p型コレクタ層86の一部をエッチングする工程ステップ68では、p型コレクタ層86のキャリア濃度ピーク位置が外部に露出した時点でエッチングを停止する。よって、キャリア濃度ピーク位置とコレクタ電極を直接接触させて、コンタクト抵抗を低減できる。また、このエッチングによりエッチング前のp型コレクタ層86のキャリア濃度が低い部分は除去されるので、半導体装置の通電時の抵抗を低減できる。本発明の実施の形態3に係る半導体装置の製造方法は、アニール処理を行うコレクタ層を形成する工程ステップ66の後に、コレクタ層のうち当該アニール処理の際に外部に露出していた部分をエッチングする工程ステップ68を有することが特徴である。この特徴を有する限りにおいて、キャリア濃度ピーク位置のキャリア濃度を低減してスイッチングロスを低減しつつ、コレクタ層のキャリア濃度ピーク位置におけるキャリア濃度が製造環境雰囲気による汚染の影響を受けることを回避でき、かつ半導体装置の抵抗を低減できる。よって、例えばアニール処理はレーザアニールでなくステージの加熱によるアニールでもよい。また、少なくとも実施の形態1と同程度の変形は可能である。