物理量を検出する物理量検出手段と、前記物理量検出手段から得られる出力情報をパルス変調する変調手段と、を有し、前記変調手段で生成されたパルス信号を外部に出力するパルス信号出力装置であって、前記変調手段は、内部に電源に接続されるプルアップ抵抗を有する演算回路と、前記演算回路に接続される汎用入出力端子と、前記汎用入出力端子を入力で使用するか出力で使用するかを選択する入出力選択手段と、前記プルアップ抵抗と前記汎用入出力端子の接続及び切断を行うプルアップ抵抗接続手段と、前記汎用入出力端子が入力に選択されたときは前記プルアップ抵抗接続手段を動作するように制御するプルアップ抵抗接続制御回路と、を有し、前記パルス信号の出力信号レベルが遷移開始したときに、前記入出力選択手段により前記汎用入出力端子を入力に選択し、前記汎用入出力端子が入力に選択されたときに前記プルアップ抵抗接続手段によって前記プルアップ抵抗と前記汎用入出力端子とを接続し、一定時間経過した後に前記汎用入出力端子を前記入出力選択手段によって出力端子に切り替えることを特徴としたパルス信号出力装置。請求項1に記載のパルス信号出力装置において、前記変調手段に接続されたトランジスタを有し、前記トランジスタは前記プルアップ抵抗が前記汎用入出力端子に接続されているときは能動領域で駆動することを特徴とするパルス信号出力装置。請求項1に記載のパルス信号出力装置において、前記変調手段に接続されたトランジスタを有し、前記トランジスタのベース又はゲートの電位が連続的ではなく二値又は少なくとも複数の一定電圧幅で制御されていることを特徴とするパルス信号出力装置。請求項1に記載のパルス信号出力装置において、前記プルアップ抵抗の接続及び切断を複数回行うことを特徴とするパルス信号出力装置。請求項1に記載のパルス信号出力装置において、前記プルアップ抵抗は、半導体接合の抵抗成分を利用したことを特徴とするパルス信号出力装置。請求項1に記載のパルス信号出力装置において、前記パルス信号出力装置で出力された前記パルス信号の受信側がパルス信号のデューティ比又は、立上がりエッジ、又は立下がりエッジを利用するものであることを特徴とするパルス信号出力装置。請求項1に記載のパルス信号出力装置において、前記プルアップ抵抗の接続及び切断操作の有無、回数、操作期間、前記プルアップ抵抗値のうち少なくともひとつが前記パルス信号出力装置の通電以降に可変であることを特徴とするパルス信号出力装置。請求項1に記載のパルス信号出力装置において、前記プルアップ抵抗の接続及び切断、前記汎用入出力端子の選択の操作を前記パルス信号の立上がりエッジでも行うことを特徴とするパルス信号出力装置。上述のように、抵抗体と静電容量を具備してこれらを切り替える回路を設け、電流駆動能力の異なるトランジスタ群を切り替えることは、それを行わない場合に比べ追加部品の数が増大してしまう問題がある。このことは部品実装面積を増大させ、ひいては機器の価格を増大させるため、小型で安価な製品に適用することが困難であった。また、電流駆動能力が異なるトランジスタ群を複数具備する場合は、使用するトランジスタの数の増加があまり影響しない集積回路の中に一体化する方法が一般的であるが、この場合は集積回路設計段階で予めスルーレート制御回路を準備しておく必要があり、既に使われている既存の回路、特に汎用マイコンの出力ポートなどには採用することは困難であった。すなわち、汎用マイコンのような容易に信号出力回路を変更できない場合であってもスルーレート制御を可能にしつつ、出力されるパルス信号の輻射ノイズを低減させることが困難であった。本発明の目的は、出力されるパルス信号の輻射ノイズを低減させることにある。上記課題を解決するために、本発明のパルス出力信号装置は、物理量を検出する物理量検出手段と、前記物理量検出手段から得られる出力情報をパルス変調する変調手段と、を有し、前記変調手段で生成されたパルス信号を外部に出力するパルス信号出力装置であって、前記変調手段は、内部に電源に接続されるプルアップ抵抗を有する演算回路と、前記演算回路に接続される汎用入出力端子と、前記汎用入出力端子を入力で使用するか出力で使用するかを選択する入出力選択手段と、前記プルアップ抵抗と前記汎用入出力端子の接続及び切断を行うプルアップ抵抗接続手段と、前記汎用入出力端子が入力に選択されたときは前記プルアップ抵抗接続手段を動作するように制御するプルアップ抵抗接続制御回路と、を有し、前記パルス信号の出力信号レベルが遷移開始したときに、前記入出力選択手段により前記汎用入出力端子を入力に選択し、前記汎用入出力端子が入力に選択されたときに前記プルアップ抵抗接続手段によって前記プルアップ抵抗と前記汎用入出力端子とを接続し、一定時間経過した後に前記汎用入出力端子を前記入出力選択手段によって出力端子に切り替える。本発明によれば、出力されるパルス信号の輻射ノイズを低減させることが可能となる。以下、本発明の実施例について図面を参照して説明する。なお、本実施例については、出力信号が物理量検出装置の検出信号である場合について説明するが、検出する物理量がいかなるものであっても、本発明の効果は同様である。本発明の第1の実施例について図1乃至図12を用いて説明する。自然現象や気象、機械装置や自動車などでは、各種センサなどの物理量検出装置と、電子制御装置を使用したシステムが広く使用されている。図1に示されるように、センサ101と電子制御装置105とが電気的に接続されている。物理量を検出する物理量検出手段102から得られた情報は変調手段103によりパルス変調を行い、出力回路104を経て電子制御装置105へ伝達される。電子制御装置105には、電気ノイズなどの除去のため、信号入力回路106が具備される。出力回路104と電子制御装置105の間は、ワイヤーハーネスなどの電線を使用して延長されており、この線路からの輻射ノイズを低減するために出力回路104には後述する波形なまし回路を設けている。図2は、センサ101に内蔵されている変調手段103から電子制御装置105に内蔵されている信号入力回路106までの回路部分を示したものである。出力回路104はトランジスタ203のエミッタを接地し、コレクタをパルス信号出力に接続するいわゆるオ-プンコレクタ方式が一般的である。該パルス信号出力は電子制御装置105側では電源208にプルアップ抵抗209を介して接続されている。また、トランジスタ203のベース端子は変調手段103と抵抗器217を解して接続され、変調手段103からの信号が正論理になると接、負論理の場合は断になるように制御される。一方、パルス信号は抵抗器215とコンデンサ216で構成されたフィルタ回路を経て、最終的なパルス信号210となり、電子制御装置105内で各種制御に利用される。トランジスタ203が接のときは、パルス信号が接地されるので負論理、逆に断の時はプルアップ抵抗209にて正論理になる。これを繰り返すことで連続的なパルス信号210が得られる。この時のトランジスタ203のベース電圧信号波形を202に示している。図2の210は電子制御装置で利用するパルス信号波形を示している。後述する理由により、ベース信号波形202が急峻な立上がり、立下がり波形でも、パルス信号210の立下がりは214のように急峻、立上がりは213に示すように緩慢となる。図3は、変調手段103に演算回路を利用したときの回路構成を示すものである。パルス信号への変調回路はさまざまな方式があり、演算回路を使用しない他の方法であっても同様の効果を得られる。端子313は演算回路の汎用入出力ポートであり、3ステートバッファー309及び入出力切り替えフリップフロップ308により、入出力どちらにでも使用できるものである。また、入力に切り替えた場合はゲート310、プルアップ用FET311及びプルアップ制御用フリップフロップ306により、演算回路内蔵のプルアップ機能が利用できる。それぞれのフリップフロップは演算回路の内部データバスに繋がれ、302、303、304の各ライトイネーブル端子は、エッジを発生させることでデータバス301の値を確定し、上記機能切り替えや出力端子への論理確定を行う。たとえば端子313を出力ポートに切り替える場合は、データバス301を負論理にして入出力切り替えイネーブル304にエッジを発生させることにより、フリップフロップ308のQバー端子が正論理になり、3ステートバッファー309がバッファーモードとなり、端子313は端子出力用フリップフロップ307のQ端子の論理状態が端子313へ伝達される。同時に、プルアップ制御ゲート310の片側入力が負論理になり、強制的にプルアップ用FET311が断となる。逆に端子313を入力に切り替える場合は、データバス301を正論理にして入出力切り替えイネーブル304にエッジを発生させることにより、フリップフロップ308のQバー端子が負論理になり、3ステートバッファー309がハイインピ-ダンス状態となり、端子313と端子出力用フリップフロップ307のQ端子が切り離される。よって端子入力305で端子の論理レベルを読取ることができる。同時に、プルアップ制御ゲート310の片側入力が正論理になり、プルアップ用FET311の接断をプルアップ制御用フリップフロップ306で制御できるようになる。このような回路を持つ演算回路によればソフトウェアで端子313の入出力切り替えを行うことができ、さらに入力に切り替えた場合においては、内蔵のプルアップ機能も自由に選択可能である。ここで、プルアップ用FET311は弱プルアップとして機能し、314で等価的に示すように、通常の半導体スイッチよりも抵抗値を大きくしている。図4は、図2の回路と図3のプルアップ部分を一体的に示したものであり、センサ101の信号出力部分から、電子制御装置105の信号入力回路106までの電気的接続状態をまとめて示すものである。図10は、マイコンを使用した変調手段103内で処理されるパルス信号のデューティ比変調PWM変調をソフトウェアと汎用タイマーで行う一例を示している。PWM変調ではパルス信号の立上がり、立下がりの両方のエッジが利用され、エッジ間の時間も重要である。よってパルス信号210は信号の立上がり、立下がりを極力急峻でかつ安定にしておかないと、この信号を電子制御装置105で受信したときの復調誤差になる。このパルス信号は基準クロック信号1001をプリスケ-ラ1002で分周して所望の周波数とした後、タイマー1003へ入力してカウントアップを行う。タイマーの最大カウント数は有限であるため、最大値になるとオーバーフローが発生し、演算回路へ割込み要求1004を発行する。よって、オーバーフローする値から、次に割込み処理を実行するまでの時間を差し引いた値を書き込んでカウントアップさせておけば、任意の時間後にタイマー1003から割込み要求を発行する手段を構成できる。1006はタイマー1003内でカウントされる値を模式的に示したものであり、タイマー1003が最大値に達してオーバーフローするたびに、後述する割込み処理JOB11007またはJOB21008を実行する。これらの処理ではパルス信号210の操作と次の割込み発行時期を制御するためにタイマー1003への数値書き込みを逐次行って、任意の変調信号を生成する。この方法はソフトウェアの処理によってパルス信号210の電圧レベル遷移を行うことが特徴である。上記はタイマーのオーバーフロー割込みを使用した例であるが、コンペアマッチを使用した割込みや、そのほかの時間制御手段を使用しても本発明と同様の効果を得られる。PWM変調は立上がり立下がりの電圧波形が急峻であればあるほど、信号としての精度と安定性が向上するが、同時に電流の変化もまた急峻になるため電気的雑音が増大し、さらにパルス信号であるため、広い周波数範囲の高調波を発する。よってこの対策が必要となる。このため、特許文献1、2のようなスルーレート制御回路が使用される。しかしながら、スルーレート制御回路を搭載できないような安価小型な機器、たとえば、物理量検出センサのようなものでは、簡易的に図2におけるコンデンサ204の静電容量を増大させることによりパルス信号の立上がりだけを213のように緩慢にして対策を行うことが一般的である。この場合、立下がり時はトランジスタ203にコンデンサ204の電荷が即座に接地方向へ流れるため、波形立下がり時はコンデンサ204の容量増加は音低減に寄与しない。このため、所望の輻射雑音性能を満たすためにはコンデンサ204の容量を増大する必要があるが、先述のPWM変調においては、コンデンサ204の容量増加による波形緩慢化は変調信号の精度を悪化させる。このようにPWM変調におけるパルス信号変調精度と、輻射ノイズの低減には相反する関係がある。この相反する関係を改善するための手段について図9を使用して説明する。図9Aは本発明を使用しない場合のパルス信号210の立下がり波形とトランジスタ203のベース電圧波形202を図2よりも時間を引き延ばして示したものである。また、901は図2における電流路211を流れる電流値を模式的に示している。図3に示す演算回路の汎用入出力ポート313が出力ポートとして正論理になると、トランジスタ203のベース電圧が上昇し、トランジスタ203がON状態となる。言い換えると、トランジスタのベースに十分な電流を流してトランジスタを飽和領域で動作させる。このときのコレクタエミッタ間電圧は小さく、コレクタ端子は殆ど接地されている状態になる。このため、パルス信号210は接地電圧付近まで低下し、パルス信号の立下がり214を作る。波形901はこの時電流路211を流れる電流を示しており、トランジスタ203がONすることで図2のコンデンサ204にある電荷が一気に放出されるため、パルス信号210の急峻な立下がりエッジが得られるが、跳ね返りとして901に示すように、大きな電流ピ-ク値が発生する。さらに、図2の電流路212には、コンデンサの非接地端子と、信号入力回路106内の電源208との電圧差に応じた電流が流れるため、電子制御装置105とセンサ101を繋ぐ長い導体ワイヤ-ハ-ネスにも急峻な電流が流れる。このために大きな輻射ノイズが発生する。図9Bは本発明を適用した場合の上記と同様の各波形を示すものである。この例では演算回路の汎用入出力ポートは、トランジスタ203をONにする直前に入力ポートとして設定しておく。入力ポートにすると、図3に示すように演算回路の内蔵プルアップ抵抗が使用可能となるため、プルアップ用FET311を接としてトランジスタ203のベースをプルアップ抵抗経由で駆動することにより、ベース電圧202を中間的な電圧、つまり、トランジスタ203を飽和領域ではなく、能動領域で駆動することが可能になる。このとき、トランジスタ203のベース電圧202は演算回路の端子313を出力ポートとして駆動したときよりも低いベース電圧になる。トランジスタは能動領域でのコレクタエミッタ間電圧が大きくなるので、実質的に、抵抗を解してコンデンサ204の電荷を放電させるのと等価であり、パルス信号210の電圧は緩やかに低下し、信号入力回路106内の電源208との電圧差に応じた電流、つまりワイヤーハーネスを流れる電流の最大値は図9Aの時よりも小さくなる。上記トランジスタ203を能動領域で動かす期間は演算回路のソフトウェアによって任意に調節可能なので、どの程度トランジスタ203を能動領域で動作させるかを制御することが可能である。さらにこの状態でプルアップ用FETを断として907に示すような中間状態をある程度保持することも可能である。一方、この状態のままではパルス信号210の立下がり電圧波形が必要以上に緩慢になるため、最初のトランジスタ能動域動作開始から一定時間後に端子313を出力ポートへ変更して、明確な立下がり波形を形成する。これはPWM信号を電子制御装置105にて復調するときに所望の信号復調精度を得るのに必要であるからである。このときにもコンデンサ204の放電による急峻な電流ピ-クが発生するが、既にある程度パルス信号210の電圧が低下しているため、図9Aの場合よりも電流値は小さく、輻射ノイズも小さい。上記の具体的な回路動作を図5~図8にて説明する。図5は、図4の回路図と基本的な構成は同じであるが一部に等価回路を示しているものである。図5は端子313を入力ポートにしてプルアップ用FET311を接とした状態、図6は入力ポートにしたままプルアップ用FET311を断とした状態、図7は出力ポートにして正論理を出力し、トランジスタ203を接とした状態、図8は出力ポートにして負論理を出力し、トランジスタ203を断とした状態である。図5に示されるように、電子制御装置105側においてプルアップ抵抗209でプルアップされているパルス信号210を立下がり操作する場合、先ず端子313を入力ポートにしてプルアップ用FET311を接にする。すると、トランジスタ203のベースに接続されている直列抵抗217とプルアップ用FET311の抵抗を介してトランジスタ203にベース電流が流れる。この電流はプルアップ用FET311が前記のように弱プルアップであるため、ベース電流が制限され、ひいてはトランジスタ203は能動領域動作となる。能動領域動作でトランジスタ203は501のように抵抗体とみなせるため、コンデンサ204の電荷は少しずつ放電され、さらに電子制御装置側のプルアップ抵抗209の直流電流212も制限され、結果的にパルス信号210は緩やかに立下がり始める。図6は図5の状態からプルアップ用FET311を断とした状態であり、トランジスタ203も断となる。このため、パルス信号210の電圧レベルは短期的に保持または緩やかに低下する状態となる。端子313を出力ポートにしても同様の常態になるが、この状態は端子313を出力ポートへ切り替える操作が不要なため、迅速にこの状態に切り替えることができる。図7では端子313を出力ポートへ切り替えて正論理を出力し、トランジスタ203を飽和領域動作させている。飽和領域でのコレクタエミッタ間電圧は小さいため、701のようにスイッチで模式的に示している。コンデンサ204、プルアップ抵抗209からの電流211はトランジスタ203へ急峻に流れる。このため、パルス信号210の立下がり電圧波形は急峻になるが、PWM変調においては明確なエッジとなり、パルス信号の精度悪化を防止することができる。本発明を使用しない場合は、パルス信号210の立下がり操作は最初から図7だけの状態であり、大きな輻射ノイズが発生する。図8はパルス信号210の立上がり時の動作である。パルス信号210の電圧が下がりきった後、つまり図7の状態を一定時間保持した後に、パルス信号210を再度高電位レベルにする状態を示している。トランジスタ203が801のように断となるため、コンデンサ204は電子制御装置105のプルアップ抵抗209から充電が行われ、パルス信号210の電位が徐々に上昇してゆく。この上昇度合いはプルアップ抵抗909と直列抵抗205、コンデンサ204の定数による時定数で決まる。信号立上がり時の輻射ノイズ低減は一般に上記コンデンサ204の容量を増加させることであるが、このことは同時に立下がり時にトランジスタ203を流れる電流も増大させ、立下がり時の輻射ノイズ増大を招く。また、PWM変調におけるパルス信号210の精度も悪化する。このように、図5、図6、図7の状態をパルス信号210の立下がり操作初期段階にすばやく順次切り替えることによって立下がり波形を滑らかにし、パルス信号210の立下がり時の輻射ノイズを低減させることによって、コンデンサ204の容量増加に頼らずに機器の雑音要求特性を満たし、ひいてはPWM変調の信号精度を向上させることができる。図11は、上記の回路動作をパルス信号の電圧波形と、端子の入出方向と、プルアップの接続状態を時系列的に示したものである。また本発明を使用しないときのパルス信号210を破線で示している。1103はプルアップ用FET311の接続状態を示している。1304は端子313の入出力状態を示している。パルス信号210の立下がり操作を行うタイミングになると、端子313は入力ポートに切り替えられ、同時又は直後にプルアップ用FET311を接とする。これを一定期間接とした後これを断とし、さらに一定期間後に出力ポートに切り替えて正論理を出力する。このような切り替えを行えば、パルス信号210の立下がり波形を緩慢にして輻射ノイズを低減し、さらに途中で出力ポートに切り替えることで、電子制御装置105の論理しきい値近傍で明確なエッジを生成することができる。この操作を行うと1101に示す立下がりエッジの遅延が発生するが、この時間は一連の操作時間に相関があるので変調手段103で予め補正することで相殺できる。上記の操作を演算回路で行う時のフローチャートを図12に示す。JOB2はパルス立下がり時のタイマー割込みであり、フローチャートはJOB21008で実行される処理のパルス信号210の操作に関連する部分のみを抜粋している。JOB2割込みが発行されると先ず1201で端子313のプルアップを接とする。その後に端子313を入力ポートにすることで、トランジスタ203を能動領域動作させる。この状態を一定期間保つために処理1203で時間待ち処理を実行する。その後、端子313のプルアップを断としてトランジスタ203を断として再度時間待ち処理1205を実行する。次に、処理1206で端子313の出力を正論理にセットし、その後処理1207で端子313を出力ポートへ変更する。図12は演算回路を使用した本発明の実施例であるが、ゲートアレ-などの論理回路などで実施しても同一の効果を得られる。また、これらの操作を逆の手順でパルス信号の立上がり操作に使用しても、立上がり波形を緩やかにすることができるので、上記と同様の効果が得られる。以上、説明したように、本実施例によれば、汎用マイコンの出力など、容易に信号出力回路を変更できない場合であってもスルーレート制御を可能にし、出力されるパルス信号の輻射ノイズを低減させることができる。また、外付け部品を必要とせずスルーレート制御を実現でき、かつ容易にその度合いを調整可能とするため、パルス信号出力手段の価格を安価に構成することができる。次に、本発明の第2の実施例について図13、図14を用いて説明する。本実施例では、端子313を入力ポートにしている期間中に実施するプルアップ用FET311の接断を2回行って、さらにパルス信号210の波形操作に自由度を与えるものである。図13の1307は第一のトランジスタ203の操作領域、1308は第二の操作領域を示しており、接断を2回行うことにより二段階に波形が緩慢になる。これによりコンデンサ204を流れる電流や、ワイヤハ-ネスを流れる急峻な電流が分散されるため、より輻射ノイズを軽減することができる。図14を用いて、具体的にフローチャートを用いて説明する。1401~1405は図12に示す第1の実施例のフローチャートと同様の部分となっている。本実施例では、さらに、1406から1409のプルアップ用FET311の接断操作を一組追加して波形操作の回数を増やしている。この例での操作回数は2回であるが、3回以上行ったり、操作回数を状況に応じて変化させたり、プルアップ期間、待ち時間などをそれぞれ変えたり変化させることでも同様の効果が得られる。