互いに直列に接続された複数の第1の被評価パターン、及び該複数の第1の評価パターンと隣接して配置された複数の第2の被評価パターンと、前記各第2の被評価パターンとそれぞれ電気的に接続可能に設けられたノード情報伝達回路とを備え、前記各第1の被評価パターンと前記各第2の被評価パターンとは、互いに対向する領域により被測定素子が構成されており、前記複数の第1の被評価パターンには、外部から所定の電圧が印加され、前記第2の被評価パターンと前記ノード情報伝達回路とが電気的に接続されることにより、前記被測定素子の評価結果である前記第2の被評価パターンの電位が前記ノード情報伝達回路に入力され、前記ノード情報伝達回路は、入力された前記第2の被評価パターンの電位を外部へ順次出力することを特徴とする半導体装置。前記ノード情報伝達回路は、複数のフリップフロップ回路からなるシフトレジスタ回路であり、前記ノード情報伝達回路の入力部は、前記各フリップフロップ回路の入力部であることを特徴とする請求項1に記載の半導体装置。前記各第2の被評価パターンと接続され、それぞれ外部から所定の電位が印加されて、前記各第2の被評価パターンを所定の電位に固定する複数の電位固定手段をさらに備えていることを特徴とする請求項1又は2に記載の半導体装置。前記電位固定手段は、トランジスタからなるスイッチ素子であることを特徴とする請求項3に記載の半導体装置。前記電位固定手段は、容量素子であることを特徴とする請求項3に記載の半導体装置。前記被測定素子は、前記各第1の被評価パターンと前記各第2の被評価パターンとの互いに対向する前記領域における短絡不良を評価する素子であることを特徴とする請求項1~5のうちのいずれか1項に記載の半導体装置。前記第1の被評価パターン及び第2の被評価パターンのうちの少なくとも一方は、抵抗素子、配線、コンタクト及びヴィアのうちの少なくとも1つを含むことを特徴とする請求項1~6のうちのいずれか1項に記載の半導体装置。前記被測定素子及びノード情報伝達回路は、基板に形成されていることを特徴とする請求項1~7のうちのいずれか1項に記載の半導体装置。前記被測定素子及びノード情報伝達回路は、前記基板のスクライブラインの上に形成されていることを特徴とする請求項8に記載の半導体装置。前記請求項1又は2に記載の半導体装置の評価方法であって、前記複数の第1の被評価パターンに、外部から所定の電圧を印加する工程と、前記各第2の被評価パターンを前記ノード情報伝達回路と接続することにより、前記各第2の被評価パターンの電位を前記ノード情報伝達回路にそれぞれ入力する工程と、前記ノード情報伝達回路に入力された前記各第2の被評価パターンの電位を外部へ順次出力する工程と、外部に出力された前記各第2の被評価パターンの電位を判定することにより、前記複数の被測定素子における不具合箇所を特定する工程とを備えていることを特徴とする半導体装置の評価方法。前記請求項3~5のうちのいずれか1項に記載の半導体装置の評価方法であって、外部から前記電位固定手段に対して、前記各第2の被評価パターンを所定の電位に固定する工程と、前記複数の第1の被評価パターンに、外部から所定の電圧を印加する工程と、前記各第2の被評価パターンを前記ノード情報伝達回路と接続することにより、前記各第2の被評価パターンの電位を前記ノード情報伝達回路にそれぞれ入力する工程と、前記ノード情報伝達回路に入力された前記各第2の被評価パターンの電位を外部へ順次出力する工程と、外部に出力された前記各第2の被評価パターンの電位を判定することにより、前記複数の被測定素子における不具合箇所を特定する工程とを備えていることを特徴とする半導体装置の評価方法。前記請求項3~5のうちのいずれか1項に記載の半導体装置の評価方法であって、外部から前記電位固定手段に対して、前記各第2の被評価パターンを所定の電位に固定する工程と、前記複数の第1の被評価パターンに、外部から所定の電圧を印加する工程と、前記第1の被評価パターンから流れる電流を測定し、その測定値を判定する工程とを備え、前記測定値が正常と判定された場合には、前記複数の被測定素子の評価を良品として終了し、前記測定値が異常と判定された場合には、前記各第2の被評価パターンを前記ノード情報伝達回路と接続することにより、前記各第2の被評価パターンの電位を前記ノード情報伝達回路にそれぞれ入力するサブ工程と、前記ノード情報伝達回路に入力された前記各第2の被評価パターンの電位を外部へ順次出力するサブ工程と、外部に出力された前記各第2の被評価パターンの電位を判定することにより、前記複数の被測定素子における不具合箇所を特定するサブ工程とを備えていることを特徴とする半導体装置の評価方法。しかしながら、前記従来の半導体装置においては、配置されている被測定素子のそれぞれに対して、1素子ずつ順次選択し、外部の測定端子に電圧を印加して電流を測定するという手順を繰り返して実行する。通常、電圧の印加とそれに続く電流の測定においては、測定に多くの時間を要する。従って、配置されている被測定素子が多くなるほど、その検査時間が多大になるという問題がある。具体的には、測定に際し、被測定素子の電気的特性を高精度に測ることができるものの、電圧を印加してから電圧が安定するまでの待ち時間及び測定時間を合わせると、1回に付きおよそ数十msから数百ms程度の測定時間を要する。例えば、被測定素子が1000個配置された半導体装置の1チップ当たりの測定時間は、およそ数十sから数百sとなる。それをさらにウエハ上に形成されている全チップ分を測定するとすれば、多くの検査時間が必要となり、且つ検査コストも多大になってしまうため、現実的ではない。また、被測定素子が高い抵抗値を持つ素子である場合や、高抵抗状態で短絡不良が発生している場合においては、流れる電流量は微少である。この場合、不良発生の有無での電流差が小さいため、不良が発生しているか否かの判断が困難となるという問題がある。具体的には、例えば、仮に被測定素子の抵抗値が1GΩ程度であるとすると、1Vの電圧の印加により流れる電流は1nA程度となり、測定器の精度及びバックグラウンドのノイズ等の影響をも考慮すると、不良の発生の有無の正確な判断が極めて困難となる。本発明は、前記の問題に鑑み、大規模な被測定素子の測定を短時間で行うことができ、且つ、高抵抗状態の短絡不良が発生した場合でも、不良の発生箇所を容易に特定することができるようにすることを目的とする。前記の目的を達成するため、本発明は、半導体装置を、被測定素子の不良箇所を電圧によって検出し、検出した電圧情報を順次出力する構成とする。具体的に、本発明に係る半導体装置は、互いに直列に接続された複数の第1の被評価パターン、及び該複数の第1の評価パターンと隣接して配置された複数の第2の被評価パターンと、各第2の被評価パターンとそれぞれ電気的に接続可能に設けられたノード情報伝達回路とを備え、各第1の被評価パターンと各第2の被評価パターンとは、互いに対向する領域により被測定素子が構成されており、複数の第1の被評価パターンには、外部から所定の電圧が印加され、第2の被評価パターンとノード情報伝達回路とが電気的に接続されることにより、被測定素子の評価結果である第2の被評価パターンの電位がノード情報伝達回路に入力され、ノード情報伝達回路は入力された第2の被評価パターンの電位を外部へ順次出力する。本発明の半導体装置によると、被測定素子の評価結果である第2の被評価パターンの電位がノード情報伝達回路に入力され、ノード情報伝達回路は入力された第2の被評価パターンの電位を外部へ順次出力する。このように、従来のような不良の発生箇所の特定に電流量の変化を用いる検出方法を採らないことから、1つの被測定素子当たりの検査測定時間を短縮することができる。その上、高抵抗状態の短絡不良が発生した場合でも、電流量を用いないため、検出不良の発生箇所の特定が容易となる。本発明の半導体装置において、ノード情報伝達回路は、複数のフリップフロップ回路からなるシフトレジスタ回路であり、ノード情報伝達回路の入力部は、各フリップフロップ回路の入力部であってもよい。本発明の半導体装置において、各第2の被評価パターンと接続され、それぞれ外部から所定の電位が印加されて、各第2の被評価パターンを所定の電位に固定する複数の電位固定手段をさらに備えていてもよい。この場合に、電位固定手段は、トランジスタからなるスイッチ素子であってもよい。また、この場合に、電位固定手段は、容量素子であってもよい。本発明の半導体装置において、被測定素子は、各第1の被評価パターンと各第2の被評価パターンとの互いに対向する領域における短絡不良を評価する素子であってもよい。本発明の半導体装置において、第1の被評価パターン及び第2の被評価パターンのうちの少なくとも一方は、抵抗素子、配線、コンタクト及びヴィアのうちの少なくとも1つを含んでいてもよい。本発明の半導体装置において、被測定素子及びノード情報伝達回路は、基板に形成されていてもよい。この場合に、被測定素子及びノード情報伝達回路は、基板のスクライブラインの上に形成されていてもよい。本発明に係る半導体装置の評価方法は、複数の第1の被評価パターンに、外部から所定の電圧を印加する工程と、各第2の被評価パターンをノード情報伝達回路と接続することにより、各第2の被評価パターンの電位をノード情報伝達回路にそれぞれ入力する工程と、ノード情報伝達回路に入力された各第2の被評価パターンの電位を外部へ順次出力する工程と、外部に出力された各第2の被評価パターンの電位を判定することにより、複数の被測定素子における不具合箇所を特定する工程とを備えている。また、本発明の半導体装置が各第2の被評価パターンを所定の電位に固定する複数の電位固定手段を備えている場合に、外部から電位固定手段に対して、各第2の被評価パターンを所定の電位に固定する工程と、複数の第1の被評価パターンに、外部から所定の電圧を印加する工程と、各第2の被評価パターンをノード情報伝達回路と接続することにより、各第2の被評価パターンの電位をノード情報伝達回路にそれぞれ入力する工程と、ノード情報伝達回路に入力された各第2の被評価パターンの電位を外部へ順次出力する工程と、外部に出力された各第2の被評価パターンの電位を判定することにより、複数の被測定素子における不具合箇所を特定する工程とを備えている。また、本発明の半導体装置が各第2の被評価パターンを所定の電位に固定する複数の電位固定手段を備えている場合に、外部から電位固定手段に対して、各第2の被評価パターンを所定の電位に固定する工程と、複数の第1の被評価パターンに、外部から所定の電圧を印加する工程と、第1の被評価パターンから流れる電流を測定し、その測定値を判定する工程とを備え、測定値が正常と判定された場合には、複数の被測定素子の評価を良品として終了し、測定値が異常と判定された場合には、各第2の被評価パターンをノード情報伝達回路と接続することにより、各第2の被評価パターンの電位をノード情報伝達回路にそれぞれ入力するサブ工程と、ノード情報伝達回路に入力された各第2の被評価パターンの電位を外部へ順次出力するサブ工程と、外部に出力された各第2の被評価パターンの電位を判定することにより、複数の被測定素子における不具合箇所を特定するサブ工程とを備えている。本発明の半導体装置及びその評価方法によると、短時間で大規模な被測定素子の測定を行うことができ、且つ、高抵抗状態の短絡不良が発生した場合でも、その不良の発生箇所を容易に特定することができる。本発明の実施形態について図面を参照しながら説明する。なお、以下の説明に用いる各図面において、各構成は本発明が理解できる程度にその形状及び配置等を概略的に示している。また、各図面において、既出の構成については同一の符号を付し、その重複する説明を省略する場合もある。図1に示すように、本発明に係る半導体装置は、それぞれが第1の被評価パターン101及び第2の被評価パターン102から構成される複数の被測定素子103と、各第2の被評価パターン102とそれぞれ電気的に接続可能に設けられたノード情報伝達回路105とを備えている。ここでは、被測定素子とノード情報伝達回路の1単位分104が複数個連結して配置されており、この1単位分を1アドレスとして、不良箇所の特定がなされる。以下、本発明の各実施形態について詳細に説明する。第1の実施形態本発明の第1の実施形態に係る半導体装置について図2を参照しながら説明する。図2に示すように、第1の実施形態に係る半導体装置は、互いに直列に接続された複数の第1の被評価パターン101と、該複数の第1の評価パターン101と隣接して配置された複数の第2の被評価パターン102と、ノード情報伝達回路105とを有している。これらの第1の被評価パターン101の1単位及び第2の被評価パターン102の1単位とから1単位の被測定素子103が構成される。また、ノード情報伝達回路105は、各被測定素子103における第2の被評価パターン102とそれぞれ電気的に接続可能に設けられている。第1の被評価パターン101は、外部から電圧を印加する端子T1と接続されている。ノード情報伝達回路105は、フリップフロップ回路106と入力切り替えスイッチ107とから構成され、互いに直列に接続された複数のシフトレジスタ回路である。第2の被評価パターン102は、ノード情報伝達回路105の入力切り替えスイッチ107を介して、フリップフロップ回路106の入力端子と接続される。入力切り替えスイッチ107は、端子S2に印加される電圧によって制御され、フリップフロップ回路106の入力端子と接続されるノードを第2の被評価パターン102か、又は次段のフリップフロップ回路106の出力端子に切り替える。ここで、次段のフリップフロップ回路106とはアドレスが高い側のフリップフロップ回路106を指す。また、フリップフロップ回路106は端子CLKに入力されるクロック信号によって動作する。なお、図2において、第1の被評価パターン101及び第2の被評価パターン102として、抵抗素子を用いているが、被評価パターンは抵抗素子に限られない。図3に図2で用いられるフリップフロップ回路の一例を示す。図3において、Dinはフリップフロップ回路の入力端子であり、Doutはフリップフロップ回路の出力端子である。入力端子Dinは、Nchトランジスタ及びPchトランジスタのゲート端子と接続されている。以下、第1の実施形態に係る半導体装置の評価方法について図4を参照しながら説明する。図4に示すように、第1の実施形態に係る半導体装置の評価方法は、第1の被評価パターン101に電圧を印加する工程402と、第2の被評価パターン102をフリップフロップ回路106の入力端子と接続する工程404と、クロック信号を入力し第2の被評価パターン102の電位を取り込む工程405と、フリップフロップ回路106の入力を切り替える工程406と、クロック信号を入力しフリップフロップ回路106の電位を順次出力する工程407と、出力される電位を測定する工程408とを備えている。以下、前記のように構成された半導体装置の評価方法について図2及び図4を参照しながら説明する。第1の実施形態に係る半導体装置の評価方法においては、測定動作を開始すると、まず、図4に示す工程402において、端子T1に所定の電圧を印加してHハイ状態とする。これにより、第1の被評価パターン101もH状態となる。次に、工程404において、端子S2にLロー電圧を印加して、入力切り替えスイッチ107を制御し、第2の被評価パターン102側のスイッチをオン状態とする。これにより、各第2の被評価パターン102のノードがフリップフロップ回路106の入力端子と接続される。次に、工程405において、端子CLKからクロック信号1クロック分が入力されると、各第2の被評価パターン102の電位がフリップフロップ回路106にそれぞれ取り込まれて保持される。第2の被評価パターン102の初期の電位は、一般にL状態となっているため、それぞれ第2の被評価パターン102と接続された各フリップフロップ回路106にはL状態が保持される。このとき、例えばアドレスn但し、nは1以上の整数である。の被測定素子103において、第1の被評価パターン101と第2の被評価パターン102とが製造プロセスの何らかの不具合によって短絡しているとすると、該短絡箇所を介して、第1の被評価パターン101のH状態がアドレスnの第2の被評価パターン102に伝達される。さらに、このH状態がフリップフロップ回路106の入力端子に伝達されて、アドレスnのフリップフロップ回路106にはH状態が保持される。次に、工程406において、端子S2にH電圧を印加して各入力切り替えスイッチ107を制御することにより、各フリップフロップ回路106の出力端子側のスイッチをそれぞれオン状態とする。これにより、次段のフリップフロップ回路106の出力端子のノードが前段のフリップフロップ回路106の入力端子と接続される。次に、工程407及び工程408において、ノード情報伝達回路105の出力電位を、端子OUTに接続された測定器図示せずによって測定する。この端子CLKから1クロック分のクロック信号を入力するという動作を、形成されているアドレスの個数分繰り返す。1クロック信号を入力するたびに、次段のフリップフロップ回路106によって保持されている電位が、前段のフリップフロップ回路106に順次伝達される。端子OUTから出力される電位のH/Lを判別することにより、1つの被測定素子103ごとに良否判定を行う。第1の実施形態の例によると、このときに測定される出力端子OUTの電位は、順に、アドレス1がL、アドレス2がL、アドレスnがH、アドレスn1がL...となる。このため、H電位が出力されたアドレスnにおける被測定素子103に不良が発生していると特定できる。なお、第1の実施形態に係る半導体装置において、短絡不良が発生していない場合には、測定される電位は全てのアドレスにおいてLとなる。また、第1の実施形態に係る半導体装置においては、各端子T1、S2及びCLKに電圧及びクロック信号をそれぞれ印加する際に、外部に接続した測定器から直接に印加するとしているが、必要な電圧発生回路及び信号発生回路を半導体装置に付加し、付加した回路から電圧及びクロック信号を印加してもよい。また、端子OUTから出力される電位を測定する際には、外部に接続された測定器を用いて測定しているが、必要な電位測定回路及び判定回路を半導体装置に付加し、付加した回路を用いて測定してもよい。以上説明したように、第1の実施形態に係る半導体装置及びその評価方法によると、ノード情報伝達回路105を構成するフリップフロップ回路106に保持されている電位がH及びLのいずれの状態であるかを、形成されている被測定素子103の個数分判定するだけで評価することができる。この電位の判定は、1回に付きおよそ数μs程度で可能であり、例えば被測定素子が1000個形成された半導体装置の1チップ当たりの測定時間は、およそ数ms秒程度となる。従って、電圧の印加、電圧が安定するまでの待ち時間、測定時間及び結果の出力時間を全て合わせても、数十msから数百ms程度しか要しない。このため、従来の半導体装置及びその評価方法と比べて、検査コストを大幅に低減することができる。また、被測定素子103が高い抵抗値を持つ素子である場合、また高抵抗状態で短絡不良が発生している場合であっても、図3に示したように、第2の被評価パターン102が接続されているのは、フリップフロップ回路106の入力端子、すなわちトランジスタのゲート端子であるため電流が流れることはない。従って、第1の被評価パターン101に印加される電圧がフリップフロップ回路106に十分に伝達される。このため、フリップフロップ回路106に保持されている電位がH/Lのいずれの状態であるかを判定することは容易であり、不良の発生を確実に検出することが可能である。なお、第1の実施形態に係る半導体装置に形成可能な被評価パターンは、図10に示すスネークコムパターン201、202でもよく、さらには、図5に示すような2重配線パターン203、204であってもよい。また、2重配線パターンに代えて、図6aに示すような2重コンタクトチェーン2重ヴィアチェーン205、206であってもよい。例えば、コンタクトチェーン206は、図6bの断面構造に示すように、下層配線207と上層配線208と、下層配線207と上層配線208とを上下に接続するコンタクト又はヴィア209とから構成される。また、被測定素子103は、全アドレスで同一の被評価パターンとする必要はなく、アドレス毎に異なった種類又は異なった分離幅を持つ被測定素子103を配置してもよい。例えば、図7に示すように、アドレス毎にスネークパターン201a~201dとコムパターン202a~202dとの間隔Sp1、Sp2、Sp3及びSpnが異なるパターンとしてもよい。このように被測定素子103を配置することにより、どの程度の間隔までは短絡不良が発生しないかというようなプロセスマージンの確認に本実施形態を利用することができる。なお、第1の実施形態に係る半導体装置における被測定素子103を構成する各被評価パターン101、102の形成材料には、配線層の場合には、アルミニウムAl又は銅Cu等の金属を用いることができる。また、金属に限られず、半導体領域に形成した拡散層からなる配線でもよく、トランジスタのゲートを構成するポリシリコンからなる配線等でもよい。特に、拡散層又はポリシリコンからなる配線は、金属配線と比べて抵抗値が高く、流れる電流量が少ないため、本発明の有効性が高い。図8に第1の実施形態に係る半導体装置をウエハ上に配置した一例を示す。図8に示すように、製品チップ領域304同士の間に設けられているスクライブライン305の上に、測定に必要なパッド303、被測定素子形成領域301及びノード情報伝達回路形成領域302が配置されている。なお、図示はされていないが、パッド303と異なる層、すなわちパッド303の下側の領域にも、被測定素子形成領域301又はノード情報伝達回路形成領域302を配置してもよい。これにより、被測定素子の評価規模をさらに増やすことができる。また、半導体装置を形成するスクライブライン305は縦方向のみでなく、横方向のスクライブラインでもよい。さらには、縦方向及び横方向のスクライブラインが交差する領域でもよく、この交差する領域に半導体装置を平面十字状に配置してもよい。このように、第1の実施形態に係る半導体装置をスクライブライン305に配置することにより、1枚のウエハから得られる製品チップの数を減らすことなく、製造プロセスの確認及び製造ラインの状態の監視に本実施形態に係る半導体装置を利用することができる。第2の実施形態以下、本発明の第2の実施形態に係る半導体装置について図9及び図10を参照しながら説明する。図9は本発明の第2の実施形態に係る半導体装置の回路構成を概略的に示し、図10は図9において、被評価パターン101、102をスネークコムパターン201、202とした場合のレイアウトを概略的に示している。図9及び図10に示すように、第2の実施形態に係る半導体装置の第1の実施形態に係る半導体装置との相違点は、第2の被評価パターン102コムパターン202とグランドノードとの間に、それぞれNMOSNtypemetaloxidesemiconductorトランジスタからなる電位設定スイッチ108が接続されている点である。なお、各電位設定用スイッチ108は端子S1に印加される電圧をそれぞれゲートに受けることによって制御される。以下、第2の実施形態に係る半導体装置の評価方法について図11を参照しながら説明する。図11は第2の実施形態に係る半導体装置の評価方法の概略的なフローを示している。図11に示すように、第2の実施形態に係る半導体装置の評価方法の第1の実施形態に係る半導体装置の評価方法との相違点は、評価工程の最初に第2の被評価パターンの電位を固定する工程401を含む点である。以下、前記のように構成された半導体装置の評価方法について図9及び図11を参照しながら説明する。第2の実施形態に係る半導体装置の評価方法においては、測定動作を開始すると、まず、図11に示す工程401において、端子S1にH電圧を印加して、各電位設定スイッチ108をオン状態とする。これにより、各第2の被評価パターン102は電位設定スイッチ108を介してグランドノードと接続されて、それぞれL状態に初期化される。初期化を行った後は、端子S1にL電圧を印加して各電位設定スイッチ108をオフ状態として、第2の被評価パターン102とグランドノードとを切断する。なお、第2の被評価パターン102の初期電位は、通常L状態となっているが、L状態に確実に初期化するためには、このように工程401を実施することが好ましい。次に、工程402において、端子T1に所定の電圧を印加してH状態とする。これにより、第1の被評価パターン101もH状態となる。次に、工程404において、端子S2にL電圧を印加して、入力切り替えスイッチ107を制御し、第2の被評価パターン102側のスイッチをオン状態とする。これにより、各第2の被評価パターン102のノードがそれぞれフリップフロップ回路106の入力端子と接続される。次に、工程405において、端子CLKからクロック信号1クロック分が入力されると、各第2の被評価パターン102の電位がフリップフロップ回路106にそれぞれ取り込まれて保持される。第2の被評価パターン102の電位は、工程401によってL状態に初期化されているため、それぞれ第2の被評価パターン102と接続された各フリップフロップ回路106にはL状態が保持される。このとき、例えばアドレスnの被測定素子103において、第1の被評価パターン101と第2の被評価パターン102とが製造プロセスの何らかの不具合によって短絡しているとすると、該短絡箇所を介して、第1の被評価パターン101のH状態がアドレスnの第2の被評価パターン202に伝達される。さらに、このH状態がフリップフロップ回路106の入力に伝達されて、アドレスnのフリップフロップ回路106にはH状態が保持される。次に、工程406において、端子S2にH電圧を印加して各入力切り替えスイッチ107を制御することにより、フリップフロップ回路106の出力端子側のスイッチをそれぞれオン状態とする。これにより、次段のフリップフロップ回路106の出力端子のノードが前段のフリップフロップ回路106の入力端子と接続される。次に、工程407及び工程408において、ノード情報伝達回路105の出力電位を、端子OUTに接続された測定器図示せずによって測定する。この端子CLKから1クロック分のクロック信号を入力するという動作を、形成されているアドレスの個数分繰り返す。1クロック信号を入力するたびに、次段のフリップフロップ回路106によって保持されている電位が、前段のフリップフロップ回路106に順次伝達される。端子OUTから出力される電位のH/Lを判別することにより、1つの被測定素子103ごとに良否判定を行う。第2の実施形態の例によると、このときに測定される出力端子OUTの電位は、順に、アドレス1がL、アドレス2がL、アドレスnがH、アドレスn1がL...となる。これにより、H電位が出力されたアドレスnにおける被測定素子103に不良が発生していると特定できる。なお、第2の実施形態に係る半導体装置において、短絡不良が発生していない場合には、測定される電位は全てのアドレスにおいてLとなる。また、第2の実施形態に係る半導体装置においても、各端子T1、S1、S2及びCLKに電圧及びクロック信号をそれぞれ印加する際に、外部に接続した測定器から直接に印加するとしているが、必要な電圧発生回路及び信号発生回路を半導体装置に付加し、付加した回路から電圧及びクロック信号を印加してもよい。また、端子OUTから出力される電位を測定する際には、外部に接続された測定器を用いて測定しているが、必要な電位測定回路及び判定回路を半導体装置に付加し、付加した回路を用いて測定してもよい。以上説明したように、第2の実施形態に係る半導体装置及びその評価方法によると、ノード情報伝達回路105を構成するフリップフロップ回路106に保持されている電位がH及びLのいずれの状態であるかを、形成されている被測定素子103の個数分判定するだけで評価することができる。この電位の判定は、1回に付きおよそ数μs程度で可能であり、例えば被測定素子が1000個形成された半導体装置の1チップ当たりの測定時間は、およそ数ms秒程度となる。従って、電圧の印加、電圧が安定するまでの待ち時間、測定時間及び結果の出力時間を全て合わせても、数十msから数百ms程度しか要しない。このため、従来の半導体装置及びその評価方法と比べて、検査コストを大幅に低減することができる。また、被測定素子103が高い抵抗値を持つ素子である場合、また高抵抗状態で短絡不良が発生している場合であっても、図3に示したように、第2の被評価パターン102が接続されているのは、フリップフロップ回路106の入力端子、すなわちトランジスタのゲート端子であるため電流が流れることはない。従って、第1の被評価パターン101に印加される電圧がフリップフロップ回路106に十分に伝達される。このため、フリップフロップ回路106に保持されている電位がH/Lのいずれの状態であるかを判定することは容易であり、不良の発生を確実に検出することが可能である。なお、第2の実施形態に係る半導体装置に形成可能な被評価パターンは、図10に示したスネークコムパターン201、202の他に、例えば図5に示すような2重配線パターン203、204であってもよい。さらには、2重配線パターンに代えて、図6a及び図6bに示すような2重コンタクトチェーン2重ヴィアチェーン205、206であってもよい。また、図7に示すように、被測定素子103を、アドレス毎に異なった種類又は異なった分離幅を持つ被測定素子としてもよい。さらに、第2の実施形態に係る半導体装置及びその評価方法においては、各第2の被評価パターン102に電位設定スイッチ108を設けたことにより、第2の被評価パターン102の初期電位を確実にL状態とすることができるので、より正確な良否判定を実施することができる。第2の実施形態の第1変形例以下、第2の実施形態の第1変形例に係る半導体装置について図12を参照しながら説明する。図12は第2の実施形態の第1変形例に係る半導体装置の回路構成を概略的に示している。図12に示すように、第1変形例に係る半導体装置の第2の実施形態に係る半導体装置との相違点は、コムパターン202第2の被評価パターン102と電源ノードとの間に設ける電位設定スイッチ109をPMOSPtypemetaloxidesemiconductorトランジスタにより構成する点である。以下、第2の実施形態の第1変形例に係る半導体装置の評価方法について図11及び図12を参照しながら説明する。第1変形例に係る半導体装置の評価方法において、測定動作を開始すると、まず、図11に示す工程401において、端子S1にL電圧を印加して、各電位設定スイッチ109をオン状態とする。これにより、各コムパターン202は電位設定スイッチ109を介して電源ノードと接続されて、それぞれH状態に初期化される。初期化を行った後は、端子S1にH電圧を印加して各電位設定スイッチ109をオフ状態として、コムパターン202と電源ノードとを切断する。なお、コムパターン202の初期電位は、通常L状態となっているが、本変形例においては確実にH状態に初期化される。次に、工程402において、端子T1に所定の電圧を印加してL状態とする。これにより、スネークパターン201第1の被評価パターン101もL状態となる。次に、工程404において、端子S2にL電圧を印加して、入力切り替えスイッチ107を制御し、コムパターン202側のスイッチをオン状態とする。これにより、各コムパターン202のノードがそれぞれフリップフロップ回路106の入力端子と接続される。次に、工程405において、端子CLKからクロック信号1クロック分が入力されると、各コムパターン202の電位がフリップフロップ回路106にそれぞれ取り込まれて保持される。コムパターン202の電位は、工程401によってH状態に初期化されているため、それぞれコムパターン202と接続された各フリップフロップ回路106にはH状態が保持される。このとき、例えばアドレスnの被測定素子103において、スネークパターン201とコムパターン202とが製造プロセスの何らかの不具合によって短絡しているとすると、該短絡箇所を介して、スネークパターン201のL状態がアドレスnのコムパターン202に伝達される。さらに、このL状態がフリップフロップ回路106の入力に伝達されて、アドレスnのフリップフロップ回路106にはL状態が保持される。次に、工程406において、端子S2にH電圧を印加して各入力切り替えスイッチ107を制御することにより、各フリップフロップ回路106の出力端子側のスイッチをそれぞれオン状態とする。これにより、次段のフリップフロップ回路106の出力端子のノードが前段のフリップフロップ回路106の入力端子と接続される。次に、工程407及び工程408において、ノード情報伝達回路105の出力電位を、端子OUTに接続された測定器図示せずによって測定する。この端子CLKから1クロック分のクロック信号を入力するという動作を、形成されているアドレスの個数分繰り返す。1クロック信号を入力するたびに、次段のフリップフロップ回路106によって保持されている電位が、前段のフリップフロップ回路106に順次伝達される。端子OUTから出力される電位のH/Lを判別することにより、1つの被測定素子103ごとに良否判定を行う。第1の変形例によると、このときに測定される出力端子OUTの電位は、順に、アドレス1がH、アドレス2がH、アドレスnがL、アドレスn1がH...となる。このため、L電位が出力されたアドレスnにおける被測定素子103に不良が発生していると特定できる。なお、第1変形例に係る半導体装置において、短絡不良が発生していない場合には、測定される電位は全てのアドレスにおいてHとなる。また、第1変形例に係る半導体装置においても、各端子T1、S1、S2及びCLKに電圧及びクロック信号をそれぞれ印加する際に、外部に接続した測定器から直接に印加するとしているが、必要な電圧発生回路及び信号発生回路を半導体装置に付加し、付加した回路から電圧及びクロック信号を印加してもよい。また、端子OUTから出力される電位を測定する際には、外部に接続された測定器を用いて測定しているが、必要な電位測定回路及び判定回路を半導体装置に付加し、付加した回路を用いて測定してもよい。以上説明したように、第2の実施形態の第1変形例に係る半導体装置及びその評価方法によると、ノード情報伝達回路105を構成するフリップフロップ回路106に保持されている電位がH及びLのいずれの状態であるかを、形成されている被測定素子103の個数分判定するだけで評価することができる。この電位の判定は、1回に付きおよそ数μs程度で可能であり、例えば被測定素子が1000個形成された半導体装置の1チップ当たりの測定時間は、およそ数ms秒程度となる。従って、電圧の印加、電圧が安定するまでの待ち時間、測定時間及び結果の出力時間を全て合わせても、数十msから数百ms程度しか要しない。このため、従来の半導体装置及びその評価方法と比べて、検査コストを大幅に低減することができる。また、被測定素子103が高い抵抗値を持つ素子である場合、また高抵抗状態で短絡不良が発生している場合であっても、図3に示したように、コムパターン202が接続されているのは、フリップフロップ回路106の入力端子、すなわちトランジスタのゲート端子であるため電流が流れることはない。従って、スネークパターン201に印加される電圧がフリップフロップ回路106に十分に伝達される。このため、フリップフロップ回路106に保持されている電位がH/Lのいずれの状態であるかを判定することは容易であり、不良の発生を確実に検出することが可能である。なお、第1変形例に係る半導体装置に形成可能な被評価パターンは、図12に示したスネークコムパターン201、202の他に、例えば図5に示すような2重配線パターン203、204であってもよい。さらには、2重配線パターンに代えて、図6a及び図6bに示すような2重コンタクトチェーン2重ヴィアチェーン205、206であってもよい。また、図7に示すように、被測定素子103を、アドレス毎に異なった種類又は異なった分離幅を持つ被測定素子としてもよい。さらに、第1変形例に係る半導体装置及びその評価方法においては、各コムパターン202に電位設定スイッチ109をそれぞれ設けたことにより、コムパターン202の初期電位を確実にH状態とすることができるので、より正確な良否判定を実施することができる。なお、第2の実施形態及びその第1変形例に係る半導体装置においては、電位設定スイッチ108と電位設定スイッチ109とを、それぞれNMOSトランジスタ及びPMOSトランジスタにより構成したが、これらに限られず、CMOScomplementarymetaloxidesemiconductorトランスファゲート等の他のスイッチング素子であっても、同様の効果を有する半導体装置を構成することができる。第2の実施形態の第2変形例以下、第2の実施形態の第2変形例に係る半導体装置について図13を参照しながら説明する。図13は第2の実施形態の第2変形例に係る半導体装置の回路構成を概略的に示している。図13に示すように、第2変形例に係る半導体装置の第2の実施形態に係る半導体装置との相違点は、コムパターン202第2の被評価パターン102とグランドノードとの間に設ける電位設定スイッチ108に代えて、電位設定用容量素子110を設ける点である。ここで、各電位設定用容量素子110の容量値は、被測定素子103におけるスネークパターン201とコムパターン202との間の寄生容量値よりも大きく、より好ましくは、スネークパターン201とコムパターン202との間の寄生容量値の約2倍以上である。以下、第2の実施形態の第2変形例に係る半導体装置の評価方法について図11及び図13を参照しながら説明する。第2変形例に係る半導体装置の評価方法において、測定動作を開始すると、まず、図11に示す工程401において、各コムパターン202は、スネークパターン201とコムパターン202との間の寄生容量の容量値と、電位設定用容量素子110の容量値とによる分圧比により、L状態に初期化される。次に、工程402において、端子T1に所定の電圧を印加してH状態とする。これにより、スネークパターン201第1の被評価パターン101もH状態となる。次に、工程404において、端子S2にL電圧を印加して、入力切り替えスイッチ107を制御し、コムパターン202側のスイッチをオン状態とする。これにより、各コムパターン202のノードがそれぞれフリップフロップ回路106の入力端子と接続される。次に、工程405において、端子CLKからクロック信号1クロック分が入力されると、各コムパターン202の電位がフリップフロップ回路106にそれぞれ取り込まれて保持される。コムパターン202の電位は、工程401によってL状態に初期化されているため、それぞれコムパターン202と接続された各フリップフロップ回路106にはL状態が保持される。このとき、例えばアドレスnの被測定素子103において、スネークパターン201とコムパターン202とが製造プロセスの何らかの不具合によって短絡しているとすると、該短絡箇所を介して、スネークパターン201のH状態がアドレスnのコムパターン202に伝達される。さらに、このH状態がフリップフロップ回路106の入力に伝達されて、アドレスnのフリップフロップ回路106にはH状態が保持される。次に、工程406において、端子S2にH電圧を印加して各入力切り替えスイッチ107を制御することにより、各フリップフロップ回路106の出力端子側のスイッチをそれぞれオン状態とする。これにより、次段のフリップフロップ回路106の出力端子のノードが前段のフリップフロップ回路106の入力端子と接続される。次に、工程407及び工程408において、ノード情報伝達回路105の出力電位を、端子OUTに接続された測定器図示せずによって測定する。この端子CLKから1クロック分のクロック信号を入力するという動作を、形成されているアドレスの個数分繰り返す。1クロック信号を入力するたびに、次段のフリップフロップ回路106によって保持されている電位が、前段のフリップフロップ回路106に順次伝達される。端子OUTから出力される電位のH/Lを判別することにより、1つの被測定素子103ごとに良否判定を行う。第1の変形例によると、このときに測定される出力端子OUTの電位は、順に、アドレス1がL、アドレス2がL、アドレスnがH、アドレスn1がL...となる、このため、H電位が出力されたアドレスnにおける被測定素子103に不良が発生していると特定できる。なお、第2変形例に係る半導体装置において、短絡不良が発生していない場合には、測定される電位は全てのアドレスにおいてLとなる。また、第2変形例に係る半導体装置においても、各端子T1、S2及びCLKに電圧及びクロック信号をそれぞれ印加する際に、外部に接続した測定器から直接に印加するとしているが、必要な電圧発生回路及び信号発生回路を半導体装置に付加し、付加した回路から電圧及びクロック信号を印加してもよい。また、端子OUTから出力される電位を測定する際には、外部に接続された測定器を用いて測定しているが、必要な電位測定回路及び判定回路を半導体装置に付加し、付加した回路を用いて測定してもよい。以上説明したように、第2の実施形態の第2変形例に係る半導体装置及びその評価方法によると、ノード情報伝達回路105を構成するフリップフロップ回路106に保持されている電位がH及びLのいずれの状態であるかを、形成されている被測定素子103の個数分判定するだけで評価することができる。この電位の判定は、1回に付きおよそ数μs程度で可能であり、例えば被測定素子が1000個形成された半導体装置の1チップ当たりの測定時間は、およそ数ms秒程度となる。従って、電圧の印加、電圧が安定するまでの待ち時間、測定時間及び結果の出力時間を全て合わせても、数十msから数百ms程度しか要しない。このため、従来の半導体装置及びその評価方法と比べて、検査コストを大幅に低減することができる。また、被測定素子103が高い抵抗値を持つ素子である場合、また高抵抗状態で短絡不良が発生している場合であっても、図3に示したように、コムパターン202が接続されているのは、フリップフロップ回路106の入力端子、すなわちトランジスタのゲート端子であるため電流が流れることはない。従って、スネークパターン201に印加される電圧がフリップフロップ回路106に十分に伝達される。このため、フリップフロップ回路106に保持されている電位がH/Lのいずれの状態であるかを判定することは容易であり、不良の発生を確実に検出することが可能である。なお、第2変形例に係る半導体装置に形成可能な被評価パターンは、図13に示したスネークコムパターン201、202の他に、例えば図5に示すような2重配線パターン203、204であってもよい。さらには、2重配線パターンに代えて、図6a及び図6bに示すような2重コンタクトチェーン2重ヴィアチェーン205、206であってもよい。また、図7に示すように、被測定素子103を、アドレス毎に異なった種類又は異なった分離幅を持つ被測定素子としてもよい。さらに、第2変形例に係る半導体装置及びその評価方法においては、各コムパターン202に電位設定用容量素子110をそれぞれ設けたことにより、各コムパターン202の初期電位を確実にL状態とすることができるので、より正確な良否判定を実施することができる。また、コムパターン202の電位を初期化する手段を容量素子とすることにより、工程401においては、特別な操作が不要となる。その上、トランジスタからなる電位設定スイッチを設ける場合と比べて、スイッチ制御用の端子S1が不要となるため、必要なパッド数を減らすことができる。その結果、スクライブラインの狭小化にも対応が容易となる。第2の評価方法図14は第2の実施形態に係る半導体装置の第2の評価方法の概略的なフローを示している。図14に示すように、第2の評価方法の第2の実施形態に係る半導体装置の評価方法との相違点は、第1の被評価パターンに電圧を印加する工程402の後に、第1の被評価パターンから流れる電流を測定する工程403を含む点である。以下、第2の実施形態の第2の評価方法について図10及び図14を参照しながら説明する。第2の評価方法においては、測定動作を開始すると、まず、図14に示す工程401において、端子S1にH電圧を印加して、各電位設定スイッチ108をオン状態とする。これにより、各コムパターン202第2の被評価パターン102は電位設定スイッチ108を介してグランドノードと接続されて、それぞれL状態に初期化される。ここでは、各電位設定スイッチ108をオン状態に保ったまま、次の工程402に進む。次に、工程402において、端子T1に所定の電圧を印加してH状態とする。これにより、スネークパターン201第1の被評価パターン101もH状態となる。次に、工程403において、端子T1に接続した測定器図示せずを用いて、端子T1から流れる電流を測定する。このとき、形成されている全ての被測定素子103において短絡不良が発生していない場合には、端子T1から電流が流れることはない。従って、本半導体装置に含まれる全ての被測定素子103は良品と判断できるため、測定を終了する。一方、形成されている被測定素子103のうちのいずれかにおいて短絡不良が発生している場合には、端子T1からスネークパターン201、短絡不良箇所、コムパターン202、電位設定スイッチ108及びグランドノードの順に電流が流れる。従って、端子T1から電流が流れる場合には、形成されている被測定素子103のいずれかに短絡不良が発生していると判断でき、不良の発生箇所を特定するために以降の工程に進む。工程403において、端子T1からの電流が測定された場合には、まず、端子S1にL電圧を印加して各電位設定スイッチ108をオフ状態とすることにより、各コムパターン202とグランドノードとを切断する。次に、工程404において、端子S2にL電圧を印加して、入力切り替えスイッチ107を制御し、第2の被評価パターン102側のスイッチをオン状態とする。これにより、各コムパターン202のノードがそれぞれフリップフロップ回路106の入力端子と接続される。次に、工程405において、端子CLKからクロック信号1クロック分が入力されると、各コムパターン202の電位がフリップフロップ回路106にそれぞれ取り込まれて保持される。コムパターン202の電位は、工程401によってL状態に初期化されているため、それぞれコムパターン202と接続された各フリップフロップ回路106にはL状態が保持される。このとき、例えばアドレスnの被測定素子103において、スネークパターン201とコムパターン202とが製造プロセスの何らかの不具合によって短絡しているとすると、該短絡箇所を介して、スネークパターン201のH状態がアドレスnのコムパターン202に伝達される。さらに、このH状態がフリップフロップ回路106の入力に伝達されて、アドレスnのフリップフロップ回路106にはH状態が保持される。次に、工程406において、端子S2にH電圧を印加して各入力切り替えスイッチ107を制御することにより、各フリップフロップ回路106の出力端子側のスイッチをそれぞれオン状態とする。これにより、次段のフリップフロップ回路106の出力端子のノードが前段のフリップフロップ回路106の入力端子と接続される。次に、工程407及び工程408において、ノード情報伝達回路105の出力電位を、端子OUTに接続された測定器図示せずによって測定する。この端子CLKから1クロック分のクロック信号を入力するという動作を、形成されているアドレスの個数分繰り返す。1クロック信号を入力するたびに、次段のフリップフロップ回路106によって保持されている電位が、前段のフリップフロップ回路106に順次伝達される。端子OUTから出力される電位のH/Lを判別することにより、1つの被測定素子103ごとに良否判定を行う。図10に示す半導体装置の場合は、出力端子OUTから出力される電位は、順に、アドレス1がL、アドレス2がL、アドレスnがH、アドレスn1がL...となる。このため、H電位が出力されたアドレスnにおける被測定素子103に不良が発生していると特定できる。なお、第2の評価方法においても、各端子T1、S1、S2及びCLKに電圧及びクロック信号をそれぞれ印加する際に、外部に接続した測定器から直接に印加するとしているが、必要な電圧発生回路及び信号発生回路を半導体装置に付加し、付加した回路から電圧及びクロック信号を印加してもよい。また、端子OUTから出力される電位を測定する際には、外部に接続された測定器を用いて測定しているが、必要な電位測定回路及び判定回路を半導体装置に付加し、付加した回路を用いて測定してもよい。以上説明したように、第2の実施形態に係る半導体装置の第2の評価方法においては、最初に、形成されている被測定素子103の全てに対して、1回の電圧の印加及び電流の測定によって、半導体装置における短絡不良の発生の有無を判定することができる。その結果、半導体装置に短絡不良が発生していない場合には、測定時間を大幅に短縮することができる。第3の実施形態以下、本発明の第3の実施形態に係る半導体装置について図15を参照しながら説明する。図15は本発明の第3の実施形態に係る半導体装置の回路構成を概略的に示している。図15に示すように、第3の実施形態に係る半導体装置は、それぞれが第1の被評価パターン101と第2の被測定パターン102とから構成される複数の被測定素子103を有している。さらに、各アドレスにおいて、m個但し、mは2以上の整数である。の被測定素子103が配置されている。すなわち、第1の被評価パターン101は、m行n1列に配置され、且つ、行単位で直列に接続されている。また、第1の被評価パターン101は、行ごとに外部から電圧を印加するための端子T11~T1mとそれぞれ接続されている。第2の被評価パターン102とグランドノードとの間には、NMOSトランジスタからなる電位設定スイッチ108がそれぞれ設けられている。各電位設定用スイッチ108は、端子S11~S1mに印加される電圧によって制御される。さらに、第3の実施形態に係る半導体装置は、列アドレスごとのm個の被測定素子103のなかから1個を選択する被測定素子切り替えスイッチ111を設けている。各被測定素子切り替えスイッチ111の出力信号は、ノード情報伝達回路105にそれぞれ入力される。なお、被測定素子切り替えスイッチ111は、端子S31~S3mに印加される電圧によって制御される。なお、第3の実施形態に係る半導体装置における被測定素子切り替えスイッチ111は、複数個のNAND素子により構成したが、これに限らず、CMOSトランスファーゲート等の他のスイッチング素子により構成してもよい。ノード情報伝達回路105は、フリップフロップ回路106と入力切り替えスイッチ107とから構成され、複数個が直列に接続されたシフトレジスタ回路である。1アドレス当たりm個種類の被測定素子103における第2の被評価パターン102は、被測定素子切り替えスイッチ111と接続され、該被測定素子切り替えスイッチ111の制御によって、いずれか1個が選択され、入力切り替えスイッチ107を介してフリップフロップ回路106の入力端子と接続される。ノード情報伝達回路105を構成する各入力切り替えスイッチ107は、端子S2に印加される電圧によって制御され、フリップフロップ回路106の入力端子と接続されるノードを第2の被評価パターン102か、又は次段のフリップフロップ回路106の出力端子に切り替える。フリップフロップ回路106は、端子CLKに入力されるクロック信号によって動作する。1アドレス当たりm個の被測定素子103は、例えば、m通りの異なる金属配線層によって構成される配線層パターンであるとすれば、同一の領域に積層して配置することができる。第3の実施形態に係る半導体装置の評価方法は、第2の実施形態に係る半導体装置の評価方法において、1アドレス当たりm個の被測定素子103を評価すればよく、全部でm×n1個の被測定素子103を評価すればよい。第3の実施形態に係る半導体装置及びその評価方法によると、第1及び第2の実施形態と同様に、ノード情報伝達回路105を構成するフリップフロップ回路106に保持されている電位がH/Lのいずれの状態であるかを、形成されている被測定素子103の個数分判定する。この電位の判定は、1回に付きおよそ数μs程度で可能であり、例えば被測定素子が1000×m個形成されている半導体装置の1チップ当たりの測定時間は、数msのm倍程度であり、電圧の印加、電圧が安定するまでの待ち時間、測定時間及び結果の出力時間を全て合わせても、数十msから数百msのm倍程度しか要しない。このため、従来の半導体装置及びその評価方法と比べて、検査コストを大幅に低減することができる。また、被測定素子103が高い抵抗値を持つ素子である場合、また高抵抗状態で短絡不良が発生している場合であっても、図3に示すように、第2の被評価パターン102が接続されているのは、フリップフロップ回路106の入力端子、すなわちトランジスタのゲート端子であるため電流が流れることはない。従って、第1の被評価パターン101に印加される電圧がフリップフロップ回路106に十分に伝達される。このため、フリップフロップ回路106に保持されている電位がH/Lのいずれの状態であるかを判定することは容易であり、不良の発生を確実に検出することが可能である。なお、第3の実施形態に係る半導体装置に形成可能な被評価パターンは、図10に示したスネークコムパターン201、202の他に、例えば図5に示すような2重配線パターン203、204であってもよい。さらには、2重配線パターンに代えて、図6a及び図6bに示すような2重コンタクトチェーン2重ヴィアチェーン205、206であってもよい。また、図7に示すように、被測定素子103を、アドレス毎に異なった種類又は異なった分離幅を持つ被測定素子としてもよい。さらに、第3の実施形態に係る半導体装置においては、例えばウエハにおけるスクライブライン等の限られた配置領域内に、複数の被測定素子を配置することができ、且つ1個のノード情報伝達回路によって、複数の被測定素子を評価することが可能となる。なお、1アドレス当たりm個が形成される被測定素子は、互いに組成が同一で且つ同一の機能を有する素子でもよく、また、組成が異なり且つ同一機能を有する素子でもよい。また、互いの機能が異なる素子であってもよい。