aSiC半導体を用いた基板を用意する工程と、b前記基板の表層部において、前記基板の素子領域を囲むように、リセス構造と前記リセス構造の下部にガードリング層とを形成する工程と、c前記ガードリング層を覆って、第1絶縁膜を形成する工程と、d前記第1絶縁膜を覆って、前記第1絶縁膜とは異なる材質の第2絶縁膜を形成する工程と、e前記第1絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程dの前、又は、前記工程d中、又は前記工程dの後に照射する工程とを備える、半導体装置の製造方法。前記工程cの第1絶縁膜は、有機系の高分子材料で構成される絶縁膜であり、前記工程dの第2絶縁膜は、シリコン系の高分子材料で構成される絶縁膜である、請求項1に記載の半導体装置の製造方法。前記工程dは、所定厚さで前記第2絶縁膜の形成を一旦中断する工程を含み、前記工程eは、前記第1絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程dの前記中断中に照射する工程である、請求項1に記載の半導体装置の製造方法。従来技術では、JTE層の不純物濃度はGR層のそれより小さく設定する。JTE層の不純物濃度をGR層のそれより小さくすることにより、素子外周での電界強度を小さくすることができ、耐圧は向上する。なお、上記のGR/JTE構造の実現には、2種類の注入条件が必要となる。高耐圧の素子を実現するためにSiCなどのワイドバンドギャップ半導体を用いる。一方、プロセスにおいて基板の位置決めを行うために、アライメントマークを形成することが必要で、アライメントマークは基板の外周側に配置することが多い。アライメントマークは、各プロセスにおいて、基板の位置決めのため必要で、特にSiC材料の場合、アライメントマークが高温アニールに耐える構造である必要があるため掘り込み構造溝とする。ここで、GR/JTE構造は掘り込み構造溝とすると、アライメントマーク形成とGR/JTE構造の形成とを同一マスクで行うことが可能である。なお、終端構造をGR層のみの構造とし、アライメントマークを形成する工程とGR層を形成する工程とを共通とすることで、1枚のマスクで終端構造を形成することもできる。上記のような方法で製造した半導体装置について説明する。この半導体装置には、その終端構造においてGR層のみが形成され、その掘り込まれた構造リセス構造に不純物が1種類の濃度で注入されている。リセス構造は、アライメントマーク形成工程時のエッチングによって作製されることになる。ここで、SiCデバイスの場合には、注入された不純物はほとんど拡散することなく活性化される。したがって、リセス構造の極近傍に高濃度の不純物層が形成される。1枚のマスクを用いて形成したGR層の不純物濃度は、素子の耐圧特性を確実なものとするために比較的濃い濃度で形成されている。このため、高電圧をカソードに印加した場合、不純物層の空乏層の伸びは少なく高電界が発生しやすい状況になる。特にリセス底面のコーナー部には強い電界が発生し、ポリイミド膜の絶縁破壊強度を超えた場合、絶縁破壊を引き起こす原因となる。なお、リセス構造において、電界集中により絶縁破壊が発生することは、従来はほとんど知られていなかった。一方、終端構造をポリイミドなどの絶縁膜で覆う場合、その絶縁膜表面に電荷が蓄積する場合がある。この電荷により、リセス部の電界強度が変動し、ポリイミドが絶縁破壊を引き起こす要因となっていた。特に、デバイスを電力変換用のモジュールに組み込む際には、素子を他の絶縁膜で被うことが必要となるが、その工程において、ポリイミド等の絶縁膜表面に電荷が蓄積し、絶縁耐圧を低下させる原因となっていた。上記のような絶縁破壊を防止するためには、電界集中を抑制することが必要で、絶縁膜と絶縁膜の上部に形成された他の絶縁膜樹脂膜等との界面における電荷を低減する必要がある。電荷を低減することで、電荷蓄積による絶縁耐圧の低下のみならず、GR層をリセス構造において形成したような場合でも、絶縁破壊を抑制することができる。絶縁耐圧の低下を防止する先行例として、特許文献2がある。特許文献2では、半導体基板と絶縁膜との界面、又は、絶縁膜中に発生する電荷を、所定量の電荷にするものである。具体的には、半導体層と絶縁膜との界面等に存在する電荷を所定量にするために、荷電粒子を通過させるものであり、また、実施に際して真空装置が必要となるという問題もあった。また、イオン照射することで、帯電をさせないようにする先行例として、特許文献3がある。特許文献3では、半導体基板の帯電量のバラツキを防止するために、半導体基板にイオン注入を行うものであり、また、イオンを加速するための、引き出し電極を用いたイオン注入装置を用いなければならないという問題もあった。本発明は、上記のような問題を解決するためになされたものであり、製造コストの増大を抑制しつつ、簡易な構成で、絶縁膜とさらに上部に形成された絶縁膜との界面の電荷を低減することができる半導体装置の製造方法の提供を目的とする。本発明にかかる半導体装置の製造方法は、aSiC半導体を用いた基板を用意する工程と、b前記基板の表層部において、前記基板の素子領域を囲むように、リセス構造と前記リセス構造の下部にガードリング層とを形成する工程と、c前記ガードリング層を覆って、第1絶縁膜を形成する工程と、d前記第1絶縁膜を覆って、前記第1絶縁膜とは異なる材質の第2絶縁膜を形成する工程と、e前記第1絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程dの前、又は、前記工程d中、又は前記工程dの後に照射する工程とを備える。本発明にかかる半導体装置の製造方法によれば、aSiC半導体を用いた基板を用意する工程と、b前記基板の表層部において、前記基板の素子領域を囲むように、リセス構造と前記リセス構造の下部にガードリング層とを形成する工程と、c前記ガードリング層を覆って、第1絶縁膜を形成する工程と、d前記第1絶縁膜を覆って、前記第1絶縁膜とは異なる材質の第2絶縁膜を形成する工程と、e前記第1絶縁膜上に蓄積する電荷とは逆電荷のイオンを、前記工程dの前、又は、前記工程d中、又は前記工程dの後に照射する工程とを備えることにより、第1絶縁膜と第2絶縁膜との界面に蓄積する電荷が低減され、ガードリング層に発生する電界強度を低減できる。よって、半導体装置の絶縁耐圧を向上させることが可能となる。<A.実施の形態1>本発明の前提技術となる半導体装置の、GR層を形成した終端構造を図14に示す。なお、基板の外周部に形成されているアライメントマークは、図14では示していない。図14に示されるように、n基板1の表層部にn型エピタキシャル層2が形成され、n基板1の裏面には、金属層6が配置される。n型エピタキシャル層2上に、リセス構造100が形成され、リセス構造100内にGR層3が形成される。リセス構造100の一部を覆って、n型エピタキシャル層2上に金属層5が形成され、さらに金属層5上に表面電極7が形成される。表面電極7の一部と、n型エピタキシャル層2とを覆って、第1絶縁膜8が形成される。終端構造としては、GR層3のみが形成され、その掘り込まれた構造リセス構造100のに不純物が1種類の濃度で注入されている。リセス構造100は、図示しないアライメントマーク形成工程時のエッチングによって、アライメントマークと同時に作製されることになる。終端構造をポリイミドなどの第1絶縁膜8で覆う場合、その外部に電荷が蓄積する。よって、リセス部の電界強度が変動し、ポリイミドが絶縁破壊を引き起こす要因となっていた。特に、デバイスを電力変換用のモジュールに組み込む際には、素子を他の絶縁膜で被うことが必要となるが、その工程において、ポリイミド等の第1絶縁膜8表面に電荷が蓄積し、絶縁耐圧を低下させる原因となっていた。上記のような絶縁破壊を防止するためには、電界集中を抑制することが必要で、第1絶縁膜8と第1絶縁膜8の上部に形成された他の第2絶縁膜樹脂膜等との界面における電荷を低減する必要がある。以下の実施の形態は、上記のような問題を解決する半導体装置の製造方法を示すものである。<A-1.製造方法>図1~13に、本発明の実施の形態1にかかる、半導体装置の製造工程を示す。まず、図1に示すように、シリコン面4H-SiCからなるn基板1を用意する。次に、n基板1の表面上に、不純物濃度が5×1015cm3程度の低濃度のn型エピタキシャル層2を形成する。次に、n型エピタキシャル層2の表面を犠牲酸化して、熱酸化膜10保護膜を、n基板1の反対側の面に形成する図2。この表面に形成された熱酸化膜10が、プロセス保護膜として機能する。さらに、後述するように、金属層5形成直前に熱酸化膜10を除去することにより、除去後のn型エピタキシャル層2表面が化学的にも再現性良く安定し、良好なショットキー接合の形成を可能にする。次に、SiC基板に、レジストを塗布、露光、現像しパターニングした後に、終端部およびアライメントマーク形成部にリセス構造100掘り込み構造をRIEReactiveIonEtchingにより形成する図3。SF6ガスを用いてRIEドライエッチングを行うことにより、テーパを持つリセス構造100が形成できる。リセス構造100を形成することにより、半導体装置の絶縁耐圧が向上する。次に、n型エピタキシャル層2内に終端構造を形成する。ショットキー電極の端部には電界集中が生じやすいので、終端構造は、電界集中を緩和してkV超級の耐圧を安定して確保すべく形成する。SiC基板において、基板の表層部に形成された素子領域を囲むようにGR層3を形成する。例えばこの終端構造は、Alイオンを注入し、p型のGR層3を形成する図4。Alイオンを注入する時は、図3と同じレジストマスクを使用する。Alイオンの代わりにp型不純物であるBイオンを注入しても良い。つづいて、レジストマスクを除去し、Alイオンを活性化させるためにアニール熱処理を行う。アニールは不活性ガスを流してアニール炉で加熱して行う。次に、第1の金属層である金属層6をスパッタ法で形成する。第1の金属層の材料はNiなどであれば良く、リセスを形成していない側の基板の裏面側に形成する。成膜した後にアニール処理を行い、シリサイド化することにより、金属層6とSiC基板のコンタクト抵抗を小さくできる。次に、第2の金属層であるTi膜をリセスの形成された基板に蒸着して金属層5を設け、レジストを塗布、露光、現像しレジストマスクを形成した後に、この金属層5をフッ酸などでウェットエッチングしパターニングする。熱処理を施して、ショットキー接合を所望の特性に形成する図5。ショットキー接合材料としてTiを用いることにより、所望の順方向特性が得られるとともに、後述するウェットエッチング等の加工プロセスが容易になる。なお、金属層5の材料としては、Ti以外のMoなどでも良い。次に、金属層5上に表面電極7を形成するまでを説明する。例えばAl等の金属層をスパッタにより成膜し、レジストを塗布、露光、現像して、レジスト開口部から熱燐酸等のウェットエッチングを行いレジストマスクを除去して図6、表面電極7を形成する。次に、第1絶縁膜8、及び裏面電極9を形成するまでを説明する。表面電極7を形成後に、n型エピタキシャル層2及び表面電極7上にポリイミドなどの第1絶縁膜8第1絶縁膜を塗布する。レジストを塗布、露光、現像後にエッチングを実施した後、焼成する図7。第1絶縁膜8は、GR層3を覆って形成される。次に、n基板1の裏面に裏面電極9を形成する図8。次に、第1絶縁膜8上に、第2絶縁膜である樹脂膜11例えばシリコン樹脂を所定厚さで塗布する。ただしここでは、樹脂膜11を形成する工程の途中で一旦中断し、厚さ数μm程度例えば2~5μmの樹脂膜11が塗布されているものとする。樹脂膜11を塗布した時の摩擦帯電により、正の電荷が第1絶縁膜8と第2絶縁膜である樹脂膜11の界面に帯電した状態を図9に示す。樹脂膜11の材料として、シリコン系の高分子材料例えばシリコン樹脂が用いられる。樹脂膜11は、第1絶縁膜8とは異なる材質の膜を用いることができる。第1絶縁膜8は、ポリイミド等の有機系の高分子材料であるのに対して、樹脂膜11はシリコン系の高分子材料であり、帯電列から樹脂膜11は正に帯電されやすい。第1絶縁膜8と樹脂膜11との界面には正の電荷が帯電する場合、この正の電荷を除電するために、逆電荷であるマイナスイオン12を大気中で照射することができる。ここで除電とは、電荷が完全に除去されることのみならず、帯電しているうちの一部が除去される場合も含む。マイナスイオン12は、イオン発生器を用いて、樹脂膜11上に照射される。第1絶縁膜8と樹脂膜11との界面にプラス電荷がなくなるようにイオン発生器の照射条件を設定する図10。当該イオン発生器は、電荷量の制御も簡易であり、製造コストの増大を抑えることができる。なお、第1絶縁膜8と樹脂膜11との界面に蓄積する電荷が負の電荷である場合には、その逆電荷であるプラスイオンを照射する。本実施の形態1においては、マイナスイオン12を照射する場合について述べる。マイナスイオン12のイオン発生器は、大気中において、針電極と接地面とにマイナスの高圧を印加し、コロナ放電を発生させて、マイナスイオン12のみを発生させることができる機器である。なお、マイナスイオン12の照射は、数分程度で終了する図11。樹脂膜11は、ディスペンサなどで塗布した直後は粘性が小さく、樹脂膜11上のマイナスイオン12と、第1絶縁膜8と樹脂膜11との界面のプラスイオンとは、第1絶縁膜8表面と樹脂膜11表面とに付着した空気や空気中の水分により、沿面リークする。樹脂膜11に存在するボイド気泡を通じて樹脂膜11内をリーク電流が流れる。第1絶縁膜8と樹脂膜11界面のプラス電荷イオンと、樹脂膜11上面のマイナス電荷イオンの電荷量が減少し、除電される。リーク電流が発生して除電がおこっている状態を図12に示す。なお、本発明においてはリーク電流を利用して除電を行うため、樹脂膜11を照射イオンが通過する必要はなく、照射イオンのエネルギーを小さく抑えることができる。また、装置構成も、より簡易なものとすることができる。マイナスイオン12の照射量の設定は、樹脂膜11の電荷を測定することによって行う必要があるが、樹脂膜11上の電荷量を直接測定することは困難である。そこで、表面電位計を基板上部から近づけて、樹脂膜11上の表面電位を非接触で測定する。表面電位計は、非接触で電位を測定できるが、測定物との距離を大きくすると測定範囲が大きくなる。表面電位計によって違いはあるが、樹脂膜11との距離を20mm程度離すことにより、4インチウエハの全面を一度に測定できる。表面電位計の測定方式の1つとして、ピエゾ素子を用いたものがある。電極が取り付けられたピエゾ素子を音叉U字型金属板に貼り付けて、ピエゾ素子に交流電圧を印加し、振動させ、ピエゾ素子に取り付けられた測定電極に第1絶縁膜8表面電荷に起因した変位電流、変位電圧が誘起されこの変位電圧を測定することにより、樹脂膜11の表面の電位を測定する。マイナスイオン照射直後には、樹脂膜11上のマイナスイオンにより、表面電位測定では負電位となるが、第1絶縁膜8と樹脂膜11との界面のプラスイオンと、樹脂膜11上面のマイナスイオンとが、リークにより除電が進行すると電位が次第に上昇する。ただし、マイナスイオン照射に対して電位上昇は時間遅れがあり、時間変化がなくなった時点で電位を測定する。この電位がゼロになった時点でマイナスイオン照射を終了する。樹脂膜11の表面電位がマイナスであれば、樹脂膜11上面はマイナスに帯電しているが、表面電位計で電位がゼロになれば、樹脂膜11における除電が完了したことになるので、イオン照射を終了する。次に、樹脂膜11上の電位がゼロになった状態を図13に示す。除電が終了した後に、中断させていた形成工程を再開する場合、樹脂膜11を厚くするように塗布しても、新たに電荷が発生することはない。樹脂膜11を所定の厚さになった後焼成することにより、樹脂膜11の粘性が大きくなり、微小欠陥も減少するとともに、絶縁性を確保できる。なお、本実施の形態では、樹脂膜11の塗布工程の途中でマイナスイオン12の照射を行っているが、樹脂膜11の塗布工程の前に、予めマイナスイオン12の照射を行ってもよいし、樹脂膜11の塗布工程の後に、マイナスイオン12の照射を行ってもよい。また上記説明では、マイナスイオン12を照射し、電位がゼロになった時点でイオン照射を終了することにしているが、マイナスイオン12を照射しすぎて電位が負になった場合、金属層5と第1絶縁膜8との負電荷により、電界が発生する。しかし、この電界が第1絶縁膜8の絶縁破壊強度を超えない範囲の電位差であれば、放電などの問題は発生しない。<A-2.効果>本発明にかかる実施の形態1によれば、半導体装置の製造方法において、aSiC半導体を用いたn基板1、n型エピタキシャル層2を用意する工程と、bn基板1の表層部n型エピタキシャル層2において、素子領域を囲むように、リセス構造およびリセス構造の下部のGR層3を形成する工程と、cGR層3を覆って、第1絶縁膜8を形成する工程と、d第1絶縁膜8を覆って、第1絶縁膜とは異なる材質の第2絶縁膜としての樹脂膜11を形成する工程と、e第1絶縁膜8上に蓄積する電荷とは逆電荷のイオンを、工程dの前、又は、工程d中、又は工程dの後に照射する工程とを備えることで、第1絶縁膜8と樹脂膜11との界面に蓄積した電荷を低減させることができ、GR層3に発生する電界強度を低減できる。よって、半導体装置の絶縁耐圧を向上させることができる。また、第1絶縁膜8及び樹脂膜11が帯電していないので、ショットキーダイオードに高圧を印加した時に絶縁膜内の電界強度を低減できる。よって、ショットキー電極とカソード電極の耐圧が向上する。また、本発明にかかる実施の形態1によれば、半導体装置の製造方法において、工程bは、n型エピタキシャル層2上に形成されたリセス構造100内に、GR層3を形成する工程であることで、半導体装置の絶縁耐圧をより向上させることができる。また、本発明にかかる実施の形態1によれば、半導体装置の製造方法において、工程dは、所定厚さで樹脂膜11の形成を一旦中断する工程を含み、樹脂膜11を形成する工程であり、工程eは、第1絶縁膜8上に蓄積する電荷とは逆電荷のイオンを、工程dの中断中に照射する工程であることで、蓄積した電荷と、照射した電荷とがリークし、除電される。そして除電が終了した後に、中断させていた工程を再開し、樹脂膜11を厚くするように塗布する際、新たに電荷が発生することがない。本発明の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。