"復調信号から1ビットずつずらしながら連続した3ビットを順に抽出する3ビット抽出部と、抽出された3ビットのうち中央値の絶対値が最大であることを判定する中央値判定部と、最大であると判定された中央値のサンプリングタイミングをシンボル同期タイミングに設定する同期確立部を備えたことを特徴とする同期システム。ベースバンド信号をオーバーサンプリングするオーバーサンプリング部と、前記オーバーサンプリング部によってオーバーサンプリングされたベースバンド信号を復調する復調部とをさらに備えたことを特徴とする請求項1に記載の同期システム。前記3ビット抽出部によって抽出された3ビットの符号を判定する符号判定部を備え、前記中央値判定部は、前記符号判定部によって前記3ビットの符号が全て同一であると判定された場合に、前記中央値の絶対値が最大であることを判定することを特徴とする請求項1又は請求項2に記載の同期システム。前記3ビット抽出部によって抽出された3ビットの符号を判定する符号判定部を備え、前記同期確立部は、前記符号判定部によって前記3ビットの符号が全て同一であると判定された場合に、該中央値のサンプリングタイミングをシンボル同期タイミングに設定することを特徴とする請求項1又は請求項2に記載の同期システム。前記中央値を所定の閾値と比較する閾値比較部を備え、前記中央値判定部は、前記閾値比較部によって前記中央値が前記閾値以上であると判定された場合に、前記中央値の絶対値が最大であることを判定することを特徴とする請求項1乃至請求項4のいずれか一項に記載の同期システム。前記中央値判定部によって最大であると判定された中央値を所定の閾値と比較する閾値比較部を備え、前記同期確立部は、前記閾値比較部によって前記最大であると判定された中央値が前記閾値以上であると判定された場合に、該中央値のサンプリングタイミングをシンボル同期タイミングに設定することを特徴とする請求項1乃至請求項4のいずれか一項に記載の同期システム。前記中央値の絶対値が最大となるサンプリングタイミングをカウントするタイミングカウント部を備え、前記同期確立部は、前記タイミングカウント部によるカウント数が所定のカウント閾値以上となった場合に前記シンボル同期タイミングを更新することを特徴とする請求項1乃至請求項6のいずれか一項に記載の同期システム。前記復調部によって復調された復調信号がゼロを横切ることを検出するゼロクロス検出部を備え、前記ゼロクロス検出部によって復調信号がゼロを横切ることが検出された場合、前記タイミングカウント部は、前記ゼロを横切るサンプリングタイミングのカウント数から第1所定値を減じることを特徴とする請求項7に記載の同期システム。前記復調部によって復調された復調信号がゼロを横切ることを検出するゼロクロス検出部を備え、前記ゼロクロス検出部によって復調信号がゼロを横切ることが検出された場合、前記タイミングカウント部は、前記ゼロを横切るサンプリングタイミングから所定時間離れたサンプリングタイミングのカウント数に第2所定値を加えることを特徴とする請求項7又は請求項8に記載の同期システム。連続する3シンボルの符号を判定する3シンボル符号判定部を備え、前記中央値判定部は、前記3シンボル符号判定部によって判定される3シンボルの符号が正負正又は負正負である場合に、前記3ビット抽出部が前記連続する3シンボルの中央のシンボルにおいて連続した3ビットを順に抽出することを特徴とする請求項1乃至請求項4のいずれか一項に記載の同期システム。前記タイミングカウント部によってカウントされたカウント数を比較するカウント数比較部を備え、現在設定されているシンボル同期タイミングが前記カウント数比較部によって比較されたカウント数が多い上位2つのサンプリングタイミングのいずれかであって、該上位2つのサンプリングタイミングにおいて、カウント数の差が所定値以下である場合には、前記同期確立部は、前記シンボル同期タイミングを更新しないことを特徴する請求項7乃至請求項10のいずれか一項に記載の同期システム。前記復調信号の符号を判定するための基準値を設定する基準設定部を備え、前記基準設定部は、前記復調信号の中間値を算出し、この中間値を前記基準値として設定することを特徴とする請求項1乃至請求項11のいずれか一項に記載の同期システム。前記請求項1乃至請求項12のいずれか一項に記載の同期システムを備え、送信器から送信された同期確立用信号が挿入されたベースバンド信号を受信してシンボル同期を確立し、その後に送信されたペイロード信号を受信可能としたことを特徴とする受信装置。前記同期システムの後段に、位相のずれを補正するPLL回路をさらに備えたことを特徴とする請求項13に記載の受信装置。変復調方式がπ/4シフトDQPSKを用いた送受信に対して、PSK変復調部を別途備え、前記変復調方式がπ/4シフトDQPSKを用いた送受信においても、前記同期確立用信号は、8PSK変復調方式で送受信されることを特徴とする請求項13又は請求項14に記載の受信装置。所定以上のフレーム長さのデータに対しては、前記同期確立用信号が定期的に挿入されたベースバンド信号が前記送信器から送信されることを特徴する請求項13乃至請求項15のいずれか一項に記載の受信装置。前記送信器から送信される同期確立用信号は、各シンボル値が同一符号にて所定期間以上連続しないものとして構成されていることを特徴する請求項13乃至請求項16のいずれか一項に記載の受信装置。本発明は、上記課題を解決するためになされたものであり、シンプルな構成でありながら、振幅レベルやゼロクロス点のジッタの影響を受けることなく、正確にシンボル同期を確立できる同期システム及び受信装置を提供することを目的とする。上記目的を達成するために本発明の同期システムは、復調信号から1ビットずつずらしながら連続した3ビットを順に抽出する3ビット抽出部と、抽出された3ビットのうち中央値の絶対値が最大であることを判定する中央値判定部と、最大であると判定された中央値のサンプリングタイミングをシンボル同期タイミングに設定する同期確立部を備えたことを特徴とする。この発明において、ベースバンド信号をオーバーサンプリングするオーバーサンプリング部と、前記オーバーサンプリング部によってオーバーサンプリングされたベースバンド信号を復調する復調部とをさらに備えることが好ましい。この発明において、前記3ビット抽出部によって抽出された3ビットの符号を判定する符号判定部を備え、前記中央値判定部は、前記符号判定部によって前記3ビットの符号が全て同一であると判定された場合に、前記中央値の絶対値が最大であることを判定することが好ましい。この発明において、前記3ビット抽出部によって抽出された3ビットの符号を判定する符号判定部を備え、前記同期確立部は、前記符号判定部によって前記3ビットの符号が全て同一であると判定された場合に、該中央値のサンプリングタイミングをシンボル同期タイミングに設定することが好ましい。この発明において、前記中央値を所定の閾値と比較する閾値比較部を備え、前記中央値判定部は、前記閾値比較部によって前記中央値が前記閾値以上であると判定された場合に、前記中央値の絶対値が最大であることを判定することが好ましい。この発明において、前記中央値判定部によって最大であると判定された中央値を所定の閾値と比較する閾値比較部を備え、前記同期確立部は、前記閾値比較部によって前記最大であると判定された中央値が前記閾値以上であると判定された場合に、該中央値のサンプリングタイミングをシンボル同期タイミングに設定することが好ましい。この発明において、前記中央値の絶対値が最大となるサンプリングタイミングをカウントするタイミングカウント部を備え、前記同期確立部は、前記タイミングカウント部によるカウント数が所定のカウント閾値以上となった場合に前記シンボル同期タイミングを更新することが好ましい。この発明において、前記復調部によって復調された復調信号がゼロを横切ることを検出するゼロクロス検出部を備え、前記ゼロクロス検出部によって復調信号がゼロを横切ることが検出された場合、前記タイミングカウント部は、前記ゼロを横切るサンプリングタイミングのカウント数から第1所定値を減じることが好ましい。この発明において、前記復調部によって復調された復調信号がゼロを横切ることを検出するゼロクロス検出部を備え、前記ゼロクロス検出部によって復調信号がゼロを横切ることが検出された場合、前記タイミングカウント部は、前記ゼロを横切るサンプリングタイミングから所定時間離れたサンプリングタイミングのカウント数に第2所定値を加えることが好ましい。この発明において、連続する3シンボルの符号を判定する3シンボル符号判定部を備え、前記中央値判定部は、前記3シンボル符号判定部によって判定される3シンボルの符号が正負正又は負正負である場合に、前記3ビット抽出部が前記連続する3シンボルの中央のシンボルにおいて連続した3ビットを順に抽出することが好ましい。この発明において、前記タイミングカウント部によってカウントされたカウント数を比較するカウント数比較部を備え、現在設定されているシンボル同期タイミングが前記カウント数比較部によって比較されたカウント数が多い上位2つのサンプリングタイミングのいずれかであって、該前記カウント数比較部によって比較されたカウント数が多い上位2つのサンプリングタイミングにおいて、カウント数の差が所定値以下である場合には、前記同期確立部は、前記シンボル同期タイミングを更新しないことが好ましい。この発明において、前記復調信号の符号を判定するための基準値を設定する基準設定部を備え、前記基準設定部は、前記復調信号の中間値を算出し、この中間値を基準値として設定することが好ましい。また本発明の受信装置は、前記同期システムを備え、送信器から送信された同期確立用信号が挿入されたベースバンド信号を受信してシンボル同期を確立し、その後に送信されたペイロード信号を受信可能とすることを特徴とする。この発明において、前記同期システムの後段に、位相のずれを補正するPLL回路をさらに備えることが好ましい。この発明において、変復調方式がπ/4シフトDQPSKを用いた送受信に対して、PSK変復調部を別途備え、前記変復調方式がπ/4シフトDQPSKを用いた送受信においても、前記同期確立用信号は、8PSK変復調方式で送受信されることが好ましい。この発明において、所定以上のフレーム長さのデータに対しては、前記同期確立用信号が定期的に挿入されたベースバンド信号が前記送信器から送信されることが好ましい。この発明において、前記送信器から送信される同期確立用信号は、各シンボル値が同一符号にて所定期間以上連続しないものとして構成されていることが好ましい。本発明によれば、絶対値が最大であると判定された中央値のサンプリングタイミングをシンボル同期タイミングに設定する。従って、振幅レベルの変動に対応する必要が無いことから、従来の受信装置と比較して簡易な構成で受信装置を構築できる。また、ロールオフ率αの小さいナイキストフィルタを搭載する場合にあっても、ジッタの影響を受けることなく高い精度でシンボル同期を確立することができる。第1実施形態本発明の第1実施形態による同期システム及びそれを備えた受信装置について図面を参照して説明する。図1は、受信装置の構成を示す。受信装置は、送信機から送信されたプリアンブル信号に含まれる同期確立用信号及びユニークワードを用いてシンボル同期及びフレーム同期を確立し、その後に送信されたペイロード信号を受信する装置である。同期システムは、受信装置に組み込まれ、受信した信号に対してシンボル同期を確立して、フレーム同期の確立及びペイロード信号の受信を可能とするシステムである。同期システムは、オーバーサンプリング部20と、復調部1と、3ビット抽出部2と、中央値判定部3と、同期確立部4等によって構成されている。オーバーサンプリング部20は、入力されたベースバンド信号をシンボル周期よりも短い周期でオーバーサンプリングする。ベースバンド信号は、受信装置のRF信号受信部30によって受信されたRF信号をダウンコンバートすることにより得られる。復調部1は、オーバーサンプリング部20によって標本化されたベースバンド信号を復調する。3ビット抽出部2は、復調部1から出力された復調信号のデータ列から、連続した3ビットを順に抽出する。中央値判定部3は、3ビット抽出部2によって抽出された3ビットのデータ列の絶対値すなわち中央ビット中央値の絶対値とその両端ビットの絶対値を比較することにより、中央ビットの絶対値が最大であるか否かを判定する。同期確立部4は、中央値判定部3によって、絶対値が最大であると判定された中央値のサンプリングタイミングをシンボル同期タイミングとして設定する。図2は、同実施形態の同期システムの動作を示す。また、図3は、復調部1から出力される復調信号と同システムの動作の関係を示す。図3における波形は復調信号を示し、1シンボルの周波数に対して4倍の周波数でサンプリングする場合、すなわち1シンボルに対してタイミング0,1,2,3のタイミングで4倍サンプリングする場合を示している。復調信号が標本化されているタイミングは、オーバーサンプリング部によってベースバンド信号が標本化されるタイミングと対応する。また、破線で囲んだ3点は3ビット抽出部2によって順に抽出される3ビットのデータ列を示している。この図3においてa乃至dに示すように、3ビット抽出部2は、標本化した復調信号のデータ列から1ビットずつずらしながら連続する3ビットを順に抽出する。そして、中央値判定部3は、中央値の絶対値が最大であるすなわち中央値がピーク又はボトムとなる場合を探す。図2において、受信部によって受信されたRF信号は、ダウンコンバートされてベースバンド信号として同期システムに入力される。そして、入力されたベースバンド信号は、オーバーサンプリング部によって標本化され、その1ビット相当分が復調部1に入力されると1、復調部1によって復調される2。そして、3ビット抽出部2が、復調信号の連続する3ビットを順に抽出し3、中央値判定部3が、抽出された3ビットの絶対値を比較する4。その結果、図3aに示すように、破線で囲まれた3ビットすなわちタイミング0,1,2のデータ列が抽出されている場合は、中央値2ビット目のタイミング1の値の絶対値が最大とならず5においてNO、1に戻る。その後、図3bに示すように、3ビット抽出部2はaにおいて抽出した3ビットのデータ列に対して1ビットずつずらしながら次の連続する3ビットのデータ列を順に抽出する。図3c,dについても同様である。このようにして、1ビットずれながら連続する3ビットのデータ列が順に抽出される。そして、図3dにおいて破線で囲まれた3ビットすなわちタイミング3,0,1のデータ列が抽出されると、中央値2ビット目のタイミング0の値の絶対値が最大となる5においてYES。この場合、同期確立部4が中央値のサンプリングタイミングすなわちタイミング0をシンボル同期タイミングとして設定する6。このようにしてシンボル同期タイミングが確立されると、ユニークワードを検出してフレーム同期をとることができ、ペイロード信号を受信することが可能となる。本実施形態の同期システムによれば、絶対値が最大であると判定された中央値のサンプリングタイミングをシンボル同期タイミングに設定する。従って、振幅レベルの変動に対応する必要が無いことから、従来の同期システムと比較して簡易な構成でシステムを構築できる。また、ロールオフ率αの小さいナイキストフィルタを搭載する場合にあっても、ジッタの影響によりゼロクロス点が揺らぐことを抑制できるため、高い精度でシンボル同期を確立することができる。変形例図4は、上記実施形態に係る同期システムの変形例の構成を示す。この変形例の同期システムは、図1に示した同期システムに対して、符号判定部5をさらに備える。符号判定部5は、3ビット抽出部2によって抽出された3ビットの符号を判定する。図5は、本変形例に係る同期システムの動作を示す。また、図6は、本変形例に係る同期システムが有効に機能する復調信号の波形の一例を示す。ノイズ等の影響により復調信号が図6に示すような波形をとる場合、タイミング1はシンボル同期タイミングとして不適切である。なぜならば、サンプリングの倍率が十分に高い場合には、ノイズ等の影響を受けない正常な通信において、シンボル同期タイミングとそれに隣接するタイミングとの間で符号が反転することはないからである。ところが、破線で囲まれた3ビットすなわちタイミング0,1,2のデータ列が抽出されると、中央のタイミング1における値がピーク又はボトムであると中央値判定部3によって判定され、シンボル同期タイミングが誤って設定される虞が生ずる。そこで、本変形例においては、抽出された3ビットの符号が全て同一であると符号判定部5によって判定された場合にのみ、中央値判定部3が中央値の絶対値が最大であることを判定することとした。すなわち図5において、3ビット抽出部2が、復調信号の連続する3ビットを順に抽出すると3、符号判定部5は、3ビット抽出部2によって抽出された3ビットの符号を判定する11。3ビットの符号が共に同一であれば11においてYES、中央値判定部3が中央値を比較し絶対値が最大であるかを判定する4,5。一方、3ビットの符号が全て同一でなければ11においてNO、1に戻る。その他の動作は、図2に示した上記変形例と同等であるので、その説明を省略する。本変形例によれば、抽出された3ビットの符号が全て同一であると符号判定部5によって判定された場合にのみ、中央値判定部3が中央値の絶対値が最大であるか否かを判定する。従って、ノイズ等の影響により抽出された3ビット間で符号が反転し、シンボル同期タイミングが誤って設定される虞がある場合には、中央値判定部3による絶対値の比較は実行しないので、シンボル同期タイミングの誤検出を抑制できる。なお、本変形例においては、抽出された3ビットの符号が全て同一であると符号判定部5によって判定された場合にのみ、同期確立部4が中央値のサンプリングタイミングをシンボル同期タイミングに設定する6ように構成されてもよい。この場合にあっては、4、5の処理は3に続けて実行され、11の処理は5においてYESの場合に実行されて6に移行する。変形例図7は、上記実施形態に係る同期システムの変形例の構成を示す。この変形例の同期システムは、図4に示した同期システムに対して、閾値比較部6をさらに備える。閾値比較部6は、3ビットの中央値を所定の閾値と比較する。図8は、本変形例に係る同期システムの動作を示す。また、図9は、本変形例に係る同期システムが有効に機能する復調信号の波形の一例を示す。ノイズ等の影響により復調信号が図9に示すような波形をとる場合、タイミング2は本来の復調信号のボトム値ではなく、シンボル同期タイミングとして不適切である。ところが、破線で囲まれた3ビット、すなわちタイミング1,2,3のデータ列が抽出されると、中央のタイミング2における値がボトム値であると中央値判定部3によって判定され、シンボル同期タイミングが誤って設定される虞が生ずる。そこで、本変形例においては、3ビットの中央値が所定の閾値以上であると閾値比較部6によって判定された場合にのみ、中央値判定部3が中央値の絶対値が最大であることを判定することとした。すなわち図8において、符号判定部5が、3ビット抽出部2によって抽出された3ビットの符号を判定し、3ビットの符号が共に同一であれば11においてYES、閾値比較部6が中央値の絶対値と閾値を比較する12。さらに中央値の絶対値が閾値以上であれば12においてYES、中央値判定部3が中央値を比較し絶対値が最大であるかを判定する4,5。中央値の絶対値が閾値未満であれば12においてNO、1に戻る。その他の動作は、図5に示した上記変形例と同等であるので、その説明を省略する。本変形例によれば、3ビットの中央値が閾値以上であると閾値比較部6によって判定された場合にのみ、中央値判定部3が中央値の絶対値が最大であるか否かを判定する。従って、ノイズ等の影響によりゼロ付近で発生した復調信号のピーク又はボトムのタイミングをシンボル同期タイミングとして誤って設定される虞がある場合には、中央値判定部3による絶対値の比較は実行しない。これにより、シンボル同期タイミングの誤検出をより一層抑制できる。なお、本変形例においては、図8における11をスキップし、3ビット抽出部2が、復調信号の連続する3ビットを順に抽出すると3、閾値比較部6が中央値の絶対値と閾値を比較する12ように構成されていてもよい。また、3ビットの中央値が閾値以上であると閾値比較部6によって判定された場合にのみ、同期確立部4が中央値のサンプリングタイミングをシンボル同期タイミングに設定する6ように構成されてもよい。この場合にあっては、4、5の処理は11に続けて実行され、12の処理は5においてYESの場合に実行されて6に移行する。変形例図10は、上記実施形態に係る同期システムの変形例の構成を示す。この変形例の同期システムは、図7に示した同期システムに対して、タイミングカウント部7をさらに備える。タイミングカウント部7は、中央値の絶対値が最大となるサンプリングタイミングをカウントする。図11は、本変形例に係る同期システムの動作を示す。図12は、図11における13の処理の詳細を示す。中央値判定部3が中央値の絶対値が最大と判定すると5においてYES、タイミングカウント部7は、その中央値の絶対値が最大と判定されたサンプリングタイミングをカウントアップする13。13においては、図12に示すように、タイミング0で最大値を確認した場合は61においてYES、タイミング0のカウントをアップすなわち1だけ繰り上げる62。また、タイミング1、2又は3で最大値を確認した場合は63、65又は67においてYES、タイミング1、2又は3のカウントを1だけ繰り上げる64、66又は68。そして、いずれかのタイミングのカウント数が所定のカウント閾値以上になるまで、図11の1乃至13の処理を繰り返し実行する14においてNO。カウント数が所定のカウント閾値以上になると14においてYES、同期確立部4がそのタイミングをシンボル同期タイミングに設定する15。その後、カウンタをリセットする16。その他の動作は、図8に示した上記変形例と同等であるので、その説明を省略する。本変形例によれば、タイミングカウント部7のカウント数が所定のカウント閾値以上となった場合にシンボル同期タイミングを更新するように構成されている。これにより、復調信号のピーク又はボトムが検出されるタイミングが統計化され、偶発的にピーク又ボトムが発生するタイミングをシンボル同期タイミングとして誤って設定することを防止できる。変形例図13は、上記実施形態に係る同期システムの変形例の構成を示す。この変形例の同期システムは、図10に示した同期システムに対して、ゼロクロス検出部8をさらに備える。ゼロクロス検出部8は、復調部1によって復調された復調信号がゼロを横切ることを検出する。復調信号がゼロを横切ることは、例えば3ビット抽出部2によって抽出された3ビットの両端ビット1ビット目と3ビット目の符号を比較することにより検出できる。両端ビットの符号が異なる場合は、復調信号がゼロを横切ったものと考えることができる。図14は、本変形例に係る同期システムの動作を示す。また、図15は、本変形例に係る同期システムが有効に機能する復調信号の波形の一例を示す。図15に示すように、復調信号は、ゼロを中心としてプラス方向又はマイナス方向に交互に繰り返して振動する。従って、復調信号が正常である場合、ゼロを横切るタイミングから離れたタイミングで復調信号のピーク又ボトムが発生し、ゼロを横切るタイミングの近傍のタイミングにおいて、復調信号のピーク又ボトムが発生することはない。そこで、本変形例においては、ゼロを横切るタイミングを加味してシンボル同期タイミングを設定するように構成されている。すなわち、図14に示す11において、3ビットの符号が全て同一でなければ11においてNO、21に移行し、両端ビットの符号を比較する。両端ビットの符号が同一の場合21においてYES、1に戻る。両端ビットの符号が異なる場合21においてNO、タイミングカウント部7は、ゼロを横切るサンプリングタイミングのカウント数から第1所定値を減じる22。また、ゼロを横切るサンプリングタイミングから所定時間離れたサンプリングタイミングのカウント数に第2所定値を加え23、1に戻る。なお、22、23において、ゼロを横切るサンプリングタイミングと記したが、サンプリングタイミングと復調信号がゼロを横切るタイミングとが厳密に一致することは少ないと考えられる。そこで、両タイミングが厳密に一致しない場合は、サンプリングタイミングがゼロを横切る直前及び/又は直後のタイミングをゼロを横切るサンプリングタイミングとして扱うものとする。その他の動作は、図11に示した上記変形例と同等であるので、その説明を省略する。なお、本変形例では、両端ビットの符号が異なる場合21においてNO、22及び23の処理を実行するように構成されているが、いずれか一方の処理を実行するようにしてもよい。また、ゼロを横切るサンプリングタイミングは、ジッタの発生により正確性を欠くことがあるため、第1所定値を第2所定値よりも小さく設定しておいてもよい。本変形例によれば、ゼロを横切るタイミングを加味してシンボル同期タイミングを設定するように構成されているので、シンボル同期タイミングが誤ったタイミングに設定されることをより一層防止できる。また、第2所定値のカウントを加味したことにより、タイミングカウント部7のカウント数が短時間で所定値以上に達するので、シンボル同期タイミングの更新を必要に応じて頻繁に行えるようになる。変形例図16は、上記実施形態に係る同期システムの変形例の構成を示す。この変形例の同期システムは、図10に示した同期システムに対して、3シンボル符号判定部9をさらに備える。3シンボル符号判定部9は、連続する3シンボルの符号を判定する。図17は、本変形例に係る同期システムの動作を示す。また、図18は、本変形例に係る同期システムが有効に機能する復調信号の波形の一例を示す。図18aに示すように、復調信号によって表されるシンボルの符号が交互に負正負と繰り返す場合、復調信号のピーク又はボトムのタイミングは、本来のシンボル同期タイミングと一致する。ところがbに示すように、復調信号のシンボルの符号が正正負となって符号の一部が連続する場合、本来のシンボル同期タイミングの中間タイミングに復調信号のピークが発生することがある。もしくは正しいシンボルタイミングでピークが発生しないこともある。そのため、シンボル同期タイミングが誤って設定される虞が生ずる。そこで本変形例においては、3シンボル符号判定部9によって連続する3シンボルの符号を判定しその3シンボルの符号が正負正又は負正負である場合のみに、3ビット抽出部2を動作させることとした。すなわち、図17に示す2において、ベースバンド信号が復調部1によって復調されると、3シンボル符号判定部9は、連続する3シンボルの符号を判定する。3シンボル符号判定部によって判定される3シンボルの符号が正負正又は負正負である場合は31においてYES、3ビット抽出部2が連続する3シンボルの中央のシンボルにおいて連続した3ビットを順に抽出する3。その他の動作は、図11に示した上記変形例と同等であるので、その説明を省略する。本変形例によれば、連続する3シンボルの符号が正負正又は負正負である場合に、3ビット抽出部2及び中央値判定部3等が動作するように構成されているので、連続する2シンボルの符号が同一である場合は、復調信号のピーク又ボトムは検出されない。従って、例えば、図18bに示した復調信号において、タイミング2がピークとして検出されることがなくなり、シンボル同期タイミングが誤ったタイミングに設定されることをより一層防止できる。変形例図19は、上記実施形態に係る同期システムの変形例の構成を示す。この変形例の同期システムは、図16に示した同期システムに対して、カウント数比較部10をさらに備える。カウント数比較部10は、タイミングカウント部7によってサンプリンクタイミング毎にカウントされたカウント数を比較する。図20は、本変形例に係る同期システムの動作を示す。また、図21は、タイミングカウント部7によってカウントされ、カウント数比較部10によって比較されるカウント数の一例を示す。同期システムにおいては、シンボル同期タイミングの更新により、そのフレームのビット欠けやビット増えが発生する虞があるため、シンボル同期タイミングの更新をむやみに実行しない方が好ましいことがある。例えば、図21に示すように、現在のシンボル同期タイミングとしてタイミング0が設定されている場合であって、タイミング3のカウント数がカウント閾値に達したときであっても、タイミング0との差が十分に僅差である場合である。この場合にあっては、タイミングカウント部7によるカウントの精度から判断してタイミング0とタイミング3との間に実質的な差はなく、タイミング0のままでも十分にフレーム同期を確立してペイロード信号を受信することが可能であると考えられる。そのため、本変形例は、現在設定されているシンボル同期タイミングがカウント数の多い上位2つのサンプリングタイミングのいずれかであることを前提に、以下のように動作する。すなわち、上位2つのサンプリングタイミングにおいて、カウント数の差が所定のカウント差閾値以下である場合にはシンボル同期タイミングを更新しないように構成され、ビット欠け等の発生を抑制している。図20において、カウント数が所定のカウント閾値以上であっても14においてYES、上位2つのサンプリングタイミングにおいてカウント数の差が所定のカウント差閾値未満であれば32においてYES、カウンタ数をリセットして1に戻る。この場合、シンボル同期タイミングの更新は、実行されない。一方、カウント数の差が所定のカウント差閾値以上であれば32においてNO、同期確立部4を動作させてシンボル同期タイミングを更新する15。その他の動作は、図17に示した上記変形例と同等であるので、その説明を省略する。本変形例によれば、上位2つのサンプリングタイミングにおいてカウント数の差が所定のカウント差閾値未満であれば、シンボル同期タイミングを更新しないこととしている。これにより、不必要なシンボル同期タイミングの更新に起因するビット欠けやビット増えの発生を低減し、受信エラーの発生を低減できる。変形例図22は、上記実施形態に係る同期システムの変形例の構成を示す。この変形例の同期システムは、図19に示した同期システムに対して、基準設定部11をさらに備える。基準設定部11は、復調信号の符号を判定するための基準値を設定する。図23は、本変形例に係る同期システムの動作を示す。また、図24は、本変形例に係る同期システムが有効に機能する復調信号の波形の一例を示す。RF信号受信部30でダイレクトコンバージョンなどの手法によりダウンコンバートする際にDCオフセットが発生し、復調信号にDC成分が加わると、正方向又は図24に示す負方向にDCオフセットすることがある。そこで、本変形例においては、基準設定部11がDC成分に応じて復調信号の符号を判定するための基準値を設定すなわち当初のゼロから補正し、符号の判定を正確に行えるように構成されている。すなわち、図23に示す2において、ベースバンド信号が復調部1によって復調されると、基準設定部11が所定ビット数の平均値を計算し、復調信号の符号を判定するための基準値を設定し41、31に移行する。これに伴い11における符号の判定は、抽出されたビットの値と補正後の基準値を比較することにより判定される。その他の動作は、図20に示した上記変形例と同等であるので、その説明を省略する。本変形例によれば、基準設定部11によって復調信号の符号を判定するための基準値が適正化される。これにより、復調信号のDCオフセットの影響を低減し、符号の判定を正確に行えるようになるので、シンボル同期の精度を良好に維持することが可能となる。変形例図25は、上記実施形態に係る受信装置の変形例の構成を示す。この変形例の受信装置は、図1に示した受信装置と同等の同期システム12に対して、PLLPhaselockedloop回路13と電圧制御発信器VCO14と同期確立部15をさらに備える。PLL回路13は、同期システム12の後段に設けられ、入力信号の位相に同期した新たな出力信号を生成し、微妙な位相のずれを補正する。電圧制御発信器14は、PLL回路13の位相比較器から入力された電圧に応じて発振周波数を調整する。電圧制御発信器14は、PLL回路13の内部に組み込まれていてもよい。同期確立部15は、電圧制御発信器14から出力された信号に対して同期を確立する。図26において、aはPLL回路13を使用しないときの同期クロックタイミングを、bはPLL回路13を使用するときの同期クロックタイミングをそれぞれ示している。図26aに示すようにPLL回路13を使用しない場合は、ノイズ等の影響を受け、同期クロックタイミングの周期が微妙にずれることがある。これに対して、図26bに示すようにPLL回路13を使用すると、新たな生成した出力信号によって、同期クロックタイミングの周期を一定に維持することができる。特に、高いオーバーサンプリング比、例えばシンボルクロックの64倍などとした場合におけるジッタやノイズによるシンボルタイミングの揺らぎを低減し、安定したシンボル同期タイミングを維持することができる。変形例図27は、上記実施形態に係る受信装置の変形例に係る変復調方式の一例を示している。受信装置は、対応する送信装置との間で、変復調方式がπ/4シフトDQPSKを用いた送受信が可能に構成されている。π/4シフトDQPSK変調方式においては、図27aに示すように、1,0及び-1,0からの移動先は黒点に示すものに限定され、1,0から-1,0に、又は-1,0から1,0に移動することができない。一方、8PSK変調方式においては、図27bに示すように、1,0から-1,0に、又は-1,0から1,0に移動することができる。これにより、信号の振幅レベルを大きくすることができる。そこで、本変形例にあっては、ペイロード信号の変復調方式としてπ/4シフトDQPSKを用いる送受信に対しても、同期確立用信号を8PSKの変復調方式で送受信するために、送信装置は8PSK変調部を、受信装置は、8PSK復調部を別途備える。すなわち、受信装置は、ペイロード信号を復調するためのπ/4シフトDQPSK復調部と、確立用信号を復調するための8PSK復調部を備える。本変形例によれば、π/4シフトDQPSK変復調方式を用いたペイロード信号の送受信においても、同期確立用信号が8PSK変復調方式で送受信できるように構成されているので、同期確立用信号の振幅レベルを大きくできる。これにより、受信信号の振幅レベルが全体的に小さくなった場合でも復調信号のピーク又はボトムを正確に検出できるようになり、シンボル同期の精度を良好に維持することが可能となる。変形例図28は、上記実施形態に係る受信装置の変形例において、送信装置から送信されるフレーム構成の一例を示している。図28において、aは通常のフレーム構成を、bは本変形例におけるフレーム構成をそれぞれ示している。図28aに示すように、通常のフレーム構成においては、1つのフレームは、同期確立用信号を含むプリアンブル信号とデータとなるペイロード信号とによって構成される。この場合、1つのフレーム内においてペイロード信号を構成するデータ列が長くなると、データ列の後方に行くに従い、同期が取れなくなる虞がある。そこで、本変形例にあっては、図28bに示すように、所定以上のフレーム長さのデータに対しては、同期確立用信号が定期的に挿入されて送信装置から送信され、受信装置によって受信できるように構成されている。本変形例によれば、送信装置から送信されたフレームを受信した受信装置は、定期的に挿入されている同期確立用信号を用いることにより、シンボル同期タイミングの確認と補正を定期的に行うことができる。これにより、シンボル同期タイミングがずれる虞がある長いフレーム長のデータ列を受信する場合であっても、正しいシンボル同期タイミングを維持することができる。なお、本発明は上記実施形態の構成に限られることなく、少なくとも復調信号から1ビットずつずらしながら連続した3ビットを順に抽出し、中央値の絶対値が最大であることを判定して、シンボル同期タイミング確立するように構成されていればよい。また、本発明は、有線及び無線のいずれの通信におけるシンボル同期タイミングの確立にも広く適用することができる。また、送信装置から送信される同期確立用信号を、各シンボル値が同一符号にて所定期間以上連続しないものとして構成図18a参照することにより、シンボル同期タイミングの誤検出をより一層防止することができる。また、上述した各変形例の特徴を適宜組み合わせた同期システム及び受信装置であってもよい。"