集積回路であって、第1の導電型を有する半導体基板と、第1の拡張ドレイン金属酸化物半導体MOSトランジスタとを含み、前記第1の拡張ドレインMOSトランジスタが、第1のソース/チャネルアクティブエリア、前記第1のソース/チャネルアクティブエリアとは反対側に配置される、第1のドレインコンタクトアクティブエリア、前記第1のソース/チャネルアクティブエリアにおける前記基板内の第1のボディ領域であって、前記第1の導電型を有する前記第1のボディ領域、前記ボディ領域内の第1のチャネル領域であって、前記第1のソース/チャネルアクティブエリア内の前記基板の上面に配置される、前記第1のチャネル領域、前記第1のチャネル領域の上の前記基板上に配置される第1のゲート誘電体層、前記第1のゲート誘電体層上に配置される第1のゲート、前記第1のドレインコンタクトアクティブエリアとは反対側で前記第1のゲート近傍の前記第1のソース/チャネルアクティブエリア内に配置される第1のソース領域であって、前記第1の導電型とは逆の第2の導電型を有する前記第1のソース領域、及び、前記基板内に配置される第1のドレインドリフト領域であって、前記第1のドレインドリフト領域が前記第2の導電型を有し、前記第1のドレインドリフト領域が、前記第1のドレインコンタクトアクティブエリアから前記第1のソース/チャネルアクティブエリアへ延び、前記第1のドレインドリフト領域が前記第1のチャネル領域に接し、更に、前記第1のドレインドリフト領域が、前記第1のソース/チャネルアクティブエリア内に第1の複数の横方向ドーピングストリエーションstriationを含み、前記第1のドレインコンタクトアクティブエリアへの距離の一部延び、前記第1の複数の横方向ドーピングストリエーションが前記基板の前記上面に平行であり、前記第1の複数の横方向ドーピングストリエーションが前記第2の導電型を有し、そのため、前記第1のソース/チャネルアクティブエリアにおける前記第1のドレインドリフト領域の平均ドーピング濃度が、前記第1のドレインコンタクトアクティブエリアにおける前記第1のドレインドリフト領域の平均ドーピング濃度より少なくとも25パーセント低くなる、ようになっている、前記第1のドレインドリフト領域、を含む、集積回路。請求項1に記載の集積回路であって、前記第1のドレインドリフト領域が、前記第1の複数の横方向ドーピングストリエーション間で連続的であり、前記第1の複数の横方向ドーピングストリエーションが、前記第1の複数の横方向ドーピングストリエーション間の前記第1のドレインドリフト領域の領域より少なくとも15パーセント高いドーピング濃度を有する、集積回路。請求項1に記載の集積回路であって、前記第1の複数の横方向ドーピングストリエーションが、前記第1の導電型を有する前記基板の領域によって横方向に分離され、前記第1の複数の横方向ドーピングストリエーションの隣接インスタンス間の前記基板の領域の各インスタンスの横方向累積ドーピング濃度が、1×1012cm-2~5×1012cm-2であり、前記第1の複数の横方向ドーピングストリエーションの隣接インスタンス間の前記基板の領域の前記横方向累積ドーピング濃度が、前記第1の複数の横方向ドーピングストリエーションの1つのインスタンスの横方向エッジから、前記基板の領域を通って、前記第1の複数の横方向ドーピングストリエーションの隣接インスタンスの横方向エッジへの水平線に沿った、総合ドーピング濃度であり、前記水平線が、前記基板の前記上面に平行であり、前記第1の複数の横方向ドーピングストリエーションの前記横方向エッジに垂直である、集積回路。請求項1に記載の集積回路であって、前記第1の複数の横方向ドーピングストリエーションが、前記第1のソース/チャネルアクティブエリアと、前記第1のドレインコンタクトアクティブエリアにより近い端部とにおいて実質的に等しい幅を有する、集積回路。請求項1に記載の集積回路であって、前記第1の複数の横方向ドーピングストリエーションが、前記第1のドレインコンタクトアクティブエリアにより近い端部において、前記第1のソース/チャネルアクティブエリアより幅が広くなるように、前記第1の複数の横方向ドーピングストリエーションがテーパ状になっている、集積回路。請求項1に記載の集積回路であって、前記第1の複数の横方向ドーピングストリエーションの第1のインスタンスの第1の幅が、前記第1の複数の横方向ドーピングストリエーションの第2のインスタンスの第2の幅より少なくとも25パーセント大きい、集積回路。請求項1に記載の集積回路であって、第2の拡張ドレインMOSトランジスタを更に含み、前記第2の拡張ドレインMOSトランジスタが、第2のソース/チャネルアクティブエリア、前記第2のソース/チャネルアクティブエリアとは反対側に配置される、第2のドレインコンタクトアクティブエリア、前記第2のソース/チャネルアクティブエリアにおける前記基板内の第2のボディ領域であって、前記第1の導電型を有する前記第2のボディ領域、前記第2のボディ領域内の第2のチャネル領域であって、前記第2のソース/チャネルアクティブエリア内の前記基板の前記上面に配置される前記第2のチャネル領域、前記第2のチャネル領域の上の前記基板上に配置される第2のゲート誘電体層、前記第2のゲート誘電体層上に配置される第2のゲート、前記第2のドレインコンタクトアクティブエリアとは反対側で前記第2のゲート近傍の前記第2のソース/チャネルアクティブエリア内に配置される第2のソース領域であって、前記第2の導電型を有する第2のソース領域、及び、前記基板内に配置される第2のドレインドリフト領域であって、前記第2のドレインドリフト領域が前記第2の導電型を有し、前記第2のドレインドリフト領域が、前記第2のドレインコンタクトアクティブエリアから前記第2のソース/チャネルアクティブエリアへ延び、前記第2のドレインドリフト領域が前記第2のチャネル領域に接し、前記第2のドレインドリフト領域には、横方向ドーピングストリエーションがない、ようになっている、前記第2のドレインドリフト領域、を含む、集積回路。請求項1に記載の集積回路であって、第2の拡張ドレインMOSトランジスタを更に含み、前記第2の拡張ドレインMOSトランジスタが、第2のソース/チャネルアクティブエリア、前記第2のソース/チャネルアクティブエリアとは反対側に配置される第2のドレインコンタクトアクティブエリア、前記第2のソース/チャネルアクティブエリアにおける前記基板内の第2のボディ領域であって、前記第1の導電型を有する前記第2のボディ領域、前記第2のボディ領域内の第2のチャネル領域であって、前記第2のソース/チャネルアクティブエリア内の前記基板の前記上面に配置される前記第2のチャネル領域、前記第2のチャネル領域の上の前記基板上に配置される第2のゲート誘電体層、前記第2のゲート誘電体層上に配置される第2のゲート、前記フィールド酸化物とは反対側で前記第2のゲート近傍の前記第2のソース/チャネルアクティブエリア内に配置される第2のソース領域であって、前記第2の導電型を有する前記第2のソース領域、及び、前記基板内に配置される第2のドレインドリフト領域であって、前記第2のドレインドリフト領域が前記第2の導電型を有し、前記第2のドレインドリフト領域が、前記第2のドレインコンタクトアクティブエリアから前記第2のソース/チャネルアクティブエリアへ延び、前記第2のドレインドリフト領域が前記第2のチャネル領域に接し、前記第2のドレインドリフト領域が、前記第2のソース/チャネルアクティブエリア内に第2の複数の横方向ドーピングストリエーションを含み、前記第2のドレインコンタクトアクティブエリアへの距離の一部延び、前記第2の複数の横方向ドーピングストリエーションが前記基板の前記上面に平行であり、前記第2の複数の横方向ドーピングストリエーションが前記第2の導電型を有し、前記第2の複数の横方向ドーピングストリエーションが前記第1の複数の横方向ドーピングストリエーションより狭く、そのため、前記第2のソース/チャネルアクティブエリアにおける前記第2のドレインドリフト領域のドーパントの平均濃度と前記第2のドレインコンタクトアクティブエリアにおける前記第2のドレインドリフト領域のドーパントの平均濃度との比が、前記第1のソース/チャネルアクティブエリアにおける前記第1のドレインドリフト領域のドーパントの平均濃度と前記第1のドレインコンタクトアクティブエリアにおける前記第1のドレインドリフト領域のドーパントの平均濃度との比より少なくとも25パーセント小さくなる、ようになっている、前記第2のドレインドリフト領域、を含む、集積回路。請求項1に記載の集積回路であって、第2の拡張ドレインMOSトランジスタを更に含み、前記第2の拡張ドレインMOSトランジスタが、第2のソース/チャネルアクティブエリア、前記第2のソース/チャネルアクティブエリアとは反対側に配置される第2のドレインコンタクトアクティブエリア、前記第2のソース/チャネルアクティブエリアにおける前記基板内の第2のボディ領域であって、前記第1の導電型を有する前記第2のボディ領域、前記第2のボディ領域内の第2のチャネル領域であって、前記第2のソース/チャネルアクティブエリア内の前記基板の前記上面に配置される前記第2のチャネル領域、前記第2のチャネル領域の上の前記基板上に配置される第2のゲート誘電体層、前記第2のゲート誘電体層上に配置される第2のゲート、前記第2のドレインコンタクトアクティブエリアとは反対側で前記第2のゲート近傍の前記第2のソース/チャネルアクティブエリア内に配置される第2のソース領域であって、前記第2の導電型を有する前記第2のソース領域、及び、前記基板内に配置される第2のドレインドリフト領域であって、前記第2のドレインドリフト領域が前記第2の導電型を有し、前記第2のドレインドリフト領域が、前記第2のドレインコンタクトアクティブエリアから前記第2のソース/チャネルアクティブエリアへ延び、前記第2のドレインドリフト領域が前記第2のチャネル領域に接し、前記第2のドレインドリフト領域が、前記第2のソース/チャネルアクティブエリア内に第2の複数の横方向ドーピングストリエーションを含み、前記第2のドレインコンタクトアクティブエリアへの距離の一部延び、前記第2の複数の横方向ドーピングストリエーションが前記基板の前記上面に平行であり、前記第2の複数の横方向ドーピングストリエーションが前記第2の導電型を有し、そのため、前記第2のソース/チャネルアクティブエリアにおける前記第2のドレインドリフト領域の平均ドーピング濃度が、前記第2のドレインコンタクトアクティブエリアにおける前記第2のドレインドリフト領域の平均ドーピング濃度より少なくとも25パーセント低くなるようになっており、前記第2の複数の横方向ドーピングストリエーションが、前記第1の複数の横方向ドーピングストリエーションより長い距離延び、そのため、前記第2の拡張ドレインMOSトランジスタのためのBVDSS値対BVDII値の比が、前記第1の拡張ドレインMOSトランジスタのためのBVDSS値対BVDII値の比より少なくとも25パーセント大きくなる、ようになっている、前記第2のドレインドリフト領域、を含む、集積回路。集積回路を形成するプロセスであって、第1の導電型を有する半導体基板を提供するステップと、第1の拡張ドレイン金属酸化物半導体MOSトランジスタを形成するステップとを含み、前記第1の拡張ドレインMOSトランジスタを形成するステップが、前記基板内に配置される前記第2の導電型の第1のドレインドリフト領域を形成するステップを含むプロセスによるものであり、前記第1のドレインドリフト領域を形成するステップが、ドリフト領域注入マスクが、前記第1の拡張ドレインMOSトランジスタのドレインドリフト領域をドーピングするためにイオン注入されるエリア内の前記基板を露出させるように、前記基板の上に前記ドリフト領域注入マスクを形成するステップであって、前記露出されたエリアが、前記第1の拡張ドレインMOSトランジスタの第1のドレインコンタクトアクティブエリアのために画定されたエリアから、前記第1のドレインコンタクトアクティブエリアとは反対側に配置される前記第1の拡張ドレインMOSトランジスタの第1のソース/チャネルアクティブエリアのために画定されたエリアへ延び、前記第1のソース/チャネルアクティブエリアが前記基板の上面にチャネル領域を含み、前記ドリフト領域注入マスクが第1の複数のマスクフィンガーを含み、前記第1の複数のマスクフィンガーが、前記第1のソース/チャネルアクティブエリアにおける前記基板の上に配置され、前記第1の複数のマスクフィンガーが前記第1のドレインコンタクトアクティブエリアまで延びないよう、前記第1のドレインコンタクトアクティブエリアへの距離の一部延びる、前記基板上にドリフト領域注入マスクを形成するステップ、前記基板内にドリフト注入層を形成するように、前記ドリフト領域注入マスクの前記露出されたエリアを介して、前記第1の導電型とは逆の第2の導電型のドーパントをイオン注入する、イオン注入動作を実行するステップであって、そのため、前記第1の複数のマスクフィンガーによって前記第1の複数のマスクフィンガーの直下の前記基板から前記ドーパントがブロックされるようにする、前記イオン注入動作を実行するステップ、前記第2の導電型の前記第1のドレインドリフト領域を形成するように、前記ドリフト注入層内の前記注入されたドーパントを拡散させ、電気的に活性化させるアニールプロセスを前記集積回路に実行するステップであって、前記第1のドレインドリフト領域が、前記第1のドレインコンタクトアクティブエリアから、前記チャネル領域に接する前記第1のソース/チャネルアクティブエリアへ延び、前記第1のドレインドリフト領域が第1の複数の横方向ドーピングストリエーションを含み、前記第1の複数の横方向ドーピングストリエーションが、前記第1の複数のマスクフィンガーの長さによって定めされる長さだけ前記第1のドレインコンタクトアクティブエリアへの距離の一部延び、そのため、前記第1のソース/チャネルアクティブエリアにおける前記第1のドレインドリフト領域の平均ドーピング濃度が、前記第1のドレインコンタクトアクティブエリアにおける前記第1のドレインドリフト領域の平均ドーピング濃度より少なくとも25パーセント低くなるようにする、前記アニールプロセスを前記集積回路に実行するステップ、前記第1のソース/チャネルアクティブエリアにおける前記基板内に、前記第1の導電型を有するボディ領域を形成するステップ、前記チャネル領域の上の前記基板上にゲート誘電体層を形成するステップ、前記ゲート誘電体層上にゲートを形成するステップ、及び、前記第1のドレインコンタクトアクティブエリアとは反対側で前記ゲート近傍の前記第1のソース/チャネルアクティブエリア内に配置されるソース領域を形成するステップであって、前記ソース領域が前記第2の導電型を有する、前記ソース領域を形成するステップ、を含むプロセスによる、プロセス。請求項10に記載のプロセスであって、前記第1のドレインドリフト領域が、前記第1の複数の横方向ドーピングストリエーション間で連続的であり、前記第1の複数の横方向ドーピングストリエーションが、前記第1の複数の横方向ドーピングストリエーション間の前記第1のドレインドリフト領域の領域より少なくとも15パーセント高いドーピング濃度を有する、プロセス。請求項10に記載のプロセスであって、前記第1の複数の横方向ドーピングストリエーションが、前記第1の導電型を有する前記基板の領域によって横方向に分離され、前記第1の複数の横方向ドーピングストリエーションの隣接インスタンス間の前記基板の領域の各インスタンスの横方向累積ドーピング濃度が、1×1012cm-2~5×1012cm-2であり、前記第1の複数の横方向ドーピングストリエーションの隣接インスタンス間の前記基板の領域の前記横方向累積ドーピング濃度が、前記第1の複数の横方向ドーピングストリエーションの1つのインスタンスの横方向エッジから、前記基板の領域を通り、前記第1の複数の横方向ドーピングストリエーションの隣接インスタンスの横方向エッジへの水平線に沿った、総合ドーピング濃度であり、前記水平線が、前記基板の前記上面に平行であり、前記第1の複数の横方向ドーピングストリエーションの前記横方向エッジに垂直である、プロセス。請求項10に記載のプロセスであって、前記第1の複数の横方向ドーピングストリエーションが、前記第1のソース/チャネルアクティブエリアと、前記第1のドレインコンタクトアクティブエリアにより近い端部とにおいて、実質的に等しい幅を有する、プロセス。請求項10に記載のプロセスであって、前記第1の複数のマスクフィンガーがテーパ状であり、前記第1の複数の横方向ドーピングストリエーションが、前記第1のドレインコンタクトアクティブエリアに近い端部において、前記第1のソース/チャネルアクティブエリアより幅が広くなるように、前記第1の複数の横方向ドーピングストリエーションがテーパ状である、プロセス。請求項10に記載のプロセスであって、前記第1の複数の横方向ドーピングストリエーションの第1のインスタンスの第1の幅が、前記第1の複数の横方向ドーピングストリエーションの第2のインスタンスの第2の幅より少なくとも25パーセント広い、プロセス。請求項10に記載のプロセスであって、第2の拡張ドレインMOSトランジスタを形成するステップを更に含み、前記第2の拡張ドレインMOSトランジスタを形成するステップが、前記基板内に配置される第2のドレインドリフト領域を形成するステップを含むプロセスによるものであり、前記第2のドレインドリフト領域を形成するステップが、前記ドリフト領域注入マスクが、前記第2の拡張ドレインMOSトランジスタの第2のドレインドリフト領域をドーピングするためにイオン注入される第2のエリア内の前記基板を露出させるように、前記ドリフト領域注入マスクを形成するステップであって、前記第2の露出されたエリアが、前記第2の拡張ドレインMOSトランジスタの第2のドレインコンタクトアクティブエリアのために画定されたエリアから、前記第2のドレインコンタクトアクティブエリアとは反対側に配置される前記第2の拡張ドレインMOSトランジスタの第2のソース/チャネルアクティブエリアのために画定されたエリアへ延び、前記第2のソース/チャネルアクティブエリアが前記基板の上面に第2のチャネル領域を含み、前記ドリフト領域注入マスクには、イオン注入される前記第2のエリア内にマスクフィンガーがない、前記ドリフト領域注入マスクを形成するステップ、前記基板内に第2のドリフト注入層を形成するように、前記第2の導電型の前記ドーパントが、前記ドリフト領域注入マスクの前記第2の露出されたエリアを介してイオン注入されるように前記イオン注入動作を実行するステップ、及び、前記第2の導電型の前記第2のドレインドリフト領域を形成するように、前記第2のドリフト注入層内の前記注入されたドーパントが、拡散し、電気的に活性化されるように前記アニールプロセスを実行するステップであって、前記第2のドレインドリフト領域が、前記第2のドレインコンタクトアクティブエリアから前記第2のソース/チャネルアクティブエリアへ延び、前記第2のチャネル領域に接し、前記第2のドレインドリフト領域には横方向ドーピングストリエーションがない、前記アニールプロセスを実行するステップ、前記第2のソース/チャネルアクティブエリアにおける前記基板内に、前記第1の導電型を有する第2のボディ領域を形成するステップ、前記第2のチャネル領域の上の前記基板上に第2のゲート誘電体層を形成するステップ、前記第2のゲート誘電体層上に第2のゲートを形成するステップ、及び、前記第2のドレインコンタクトアクティブエリアとは反対側で前記第2のゲート近傍の前記第2のソース/チャネルアクティブエリア内に配置される第2のソース領域を形成するステップであって、前記第2のソース領域が前記第2の導電型を有する、前記ステップ、を含むプロセスによる、プロセス。請求項10に記載のプロセスであって、第2の拡張ドレインMOSトランジスタを形成するステップを更に含み、前記第2の拡張ドレインMOSトランジスタを形成するステップが、前記基板内に配置される第2のドレインドリフト領域を形成するステップを含むプロセスによるものであり、前記第2のドレインドリフト領域を形成するステップが、前記ドリフト領域注入マスクが、前記第2の拡張ドレインMOSトランジスタの第2のドレインドリフト領域をドーピングするためにイオン注入される第2のエリア内の前記基板を露出させるように、前記ドリフト領域注入マスクを形成するステップであって、前記第2の露出されたエリアが、前記第2の拡張ドレインMOSトランジスタの第2のドレインコンタクトアクティブエリアのために画定されたエリアから、前記第2のドレインコンタクトアクティブエリアとは反対側に配置される前記第2の拡張ドレインMOSトランジスタの第2のソース/チャネルアクティブエリアのために画定されたエリアへ延び、前記第2のソース/チャネルアクティブエリアが、前記基板の上面に第2のチャネル領域を含み、前記ドリフト領域注入マスクが第2の複数のマスクフィンガーを含み、前記第2の複数のマスクフィンガーが、前記第2のチャネル領域と前記第2のドレインコンタクトアクティブエリアとの間の前記基板の上に配置され、前記第2の複数のマスクフィンガーが前記第2のドレインコンタクトアクティブエリアまで延びないように、前記第2のドレインコンタクトアクティブエリアへの距離の一部延び、前記第2の複数のマスクフィンガーの前記マスクフィンガーが、前記第1の複数のマスクフィンガーの前記マスクフィンガーより幅が広くなるようになっている、前記ドリフト領域注入マスクを形成するステップ、前記基板内に第2のドリフト注入層を形成するように、前記ドリフト領域注入マスクの前記第2の露出されたエリアを介して前記第2の導電型の前記ドーパントがイオン注入されるように、前記イオン注入動作を実行するステップであって、そのため、前記ドーパントが、前記第2の複数のマスクフィンガーによって前記第2の複数のマスクフィンガー直下の前記基板からブロックされるようにする、前記イオン注入動作を実行するステップ、前記第2の導電型の前記第2のドレインドリフト領域を形成するため、前記第2のドリフト注入層内の前記注入されたドーパントが拡散し、電気的に活性化されるように、前記アニールプロセスを実行するステップであって、前記第2のドレインドリフト領域が、前記第2のドレインコンタクトアクティブエリアから前記第2のソース/チャネルアクティブエリアへ延び、前記第2のチャネル領域に接し、前記第2のドレインドリフト領域が第2の複数の横方向ドーピングストリエーションを含み、前記第2の複数の横方向ドーピングストリエーションが、前記第2の複数のマスクフィンガーの長さによって決定される長さだけ前記第2のドレインコンタクトアクティブエリアへの距離の一部延び、そのため、前記第2のソース/チャネルアクティブエリアにおける前記第2のドレインドリフト領域の平均ドーピング濃度が、前記第2のドレインコンタクトアクティブエリアにおける前記第2のドレインドリフト領域の平均ドーピング濃度より少なくとも25パーセント低くなるようになっており、前記第2の複数の横方向ドーピングストリエーションの前記横方向ドーピングストリエーションが、前記第1の複数の横方向ドーピングストリエーションの前記横方向ドーピングストリエーションより幅が狭く、そのため、前記第2のソース/チャネルアクティブエリアにおける前記第2のドレインドリフト領域のドーパントの平均濃度と前記第2のドレインコンタクトアクティブエリアにおける前記第2のドレインドリフト領域のドーパントの平均濃度との比が、前記第1のソース/チャネルアクティブエリアにおける前記第1のドレインドリフト領域のドーパントの平均濃度と前記第1のドレインコンタクトアクティブエリアにおける前記第1のドレインドリフト領域のドーパントの平均濃度との比より少なくとも25パーセント小さくなるようになっている、前記アニールプロセスを実行するステップ、前記第2のソース/チャネルアクティブエリアにおける前記基板に、前記第1の導電型を有する第2のボディ領域を形成するステップ、前記第2のチャネル領域の上の前記基板上に第2のゲート誘電体層を形成するステップ、前記第2のゲート誘電体層上に第2のゲートを形成するステップ、及び、前記第2のドレインコンタクトアクティブエリアとは反対側で前記第2のゲート近傍の前記第2のソース/チャネルアクティブエリアに配置される、前記第2の導電型を有する第2のソース領域を形成するステップ、を含むプロセスによる、プロセス。請求項10に記載のプロセスであって、第2の拡張ドレインMOSトランジスタを形成するステップを更に含み、前記第2の拡張ドレインMOSトランジスタを形成するステップが、前記基板内に配置される第2のドレインドリフト領域を形成するステップを含むプロセスによるものであり、前記第2のドレインドリフト領域を形成するステップが、前記ドリフト領域注入マスクが、前記第2の拡張ドレインMOSトランジスタの第2のドレインドリフト領域をドーピングするためにイオン注入される第2のエリアの前記基板を露出させるように、前記ドリフト領域注入マスクを形成するステップであって、前記第2の露出されたエリアが、前記第2の拡張ドレインMOSトランジスタの第2のドレインコンタクトアクティブエリアのために画定されたエリアから、前記第2のドレインコンタクトアクティブエリアとは反対側に配置される前記第2の拡張ドレインMOSトランジスタの第2のソース/チャネルアクティブエリアのために画定されたエリアへ延び、前記第2のソース/チャネルアクティブエリアが前記基板の上面に第2のチャネル領域を含み、前記ドリフト領域注入マスクが第2の複数のマスクフィンガーを含み、前記第2の複数のマスクフィンガーが、前記第2のチャネル領域と前記第2のドレインコンタクトアクティブエリアとの間の前記基板の上に配置され、前記第2の複数のマスクフィンガーが前記第2のドレインコンタクトアクティブエリアまで延びないよう、前記第2のドレインコンタクトアクティブエリアへの距離の一部延び、前記第2の複数のマスクフィンガーの前記マスクフィンガーが、前記第1の複数のマスクフィンガーが前記第1のドレインコンタクトアクティブエリアへ向けて延びるより長い距離、前記第2のドレインコンタクトアクティブエリアに向かって延びる、前記ドリフト領域注入マスクを形成するステップ、前記基板内に第2のドリフト注入層を形成するように、前記第2の導電型の前記ドーパントが、前記ドリフト領域注入マスクの前記第2の露出されたエリアを介してイオン注入される、前記イオン注入動作を実行するステップであって、そのため、前記第2の複数のマスクフィンガーによって、前記第2の複数のマスクフィンガーの直下の前記基板から前記ドーパントがブロックされるようにする、前記イオン注入動作を実行するステップ、前記第2の導電型の前記第2のドレインドリフト領域を形成するため、前記第2のドリフト注入層内の前記注入されたドーパントが拡散し、電気的に活性化されるように、前記アニールプロセスを実行するステップであって、前記第2のドレインドリフト領域が、前記第2のドレインコンタクトアクティブエリアから前記第2のソース/チャネルアクティブエリアへ延び、前記第2のドレインドリフト領域が第2の複数の横方向ドーピングストリエーションを含み、前記第2の複数の横方向ドーピングストリエーションが、前記第2の複数のマスクフィンガーの長さによって決定される長さだけ前記第2のドレインコンタクトアクティブエリアへの距離の一部延び、そのため、前記第2のソース/チャネルアクティブエリアにおける前記第2のドレインドリフト領域の平均ドーピング濃度が、前記第2のドレインコンタクトアクティブエリアにおける前記第2のドレインドリフト領域の平均ドーピング濃度より少なくとも25パーセント低くなるようにし、前記第2の複数の横方向ドーピングストリエーションの前記横方向ドーピングストリエーションが、前記第1のドレインドリフト領域の前記第1の複数の横方向ドーピングストリエーションが前記第1のドレインコンタクトアクティブエリアへ向かって延びるより長い距離、前記第2のドレインコンタクトアクティブエリアへ向かって延び、そのため、前記第2の拡張ドレインMOSトランジスタのためのBVDSS値対BVDII値の比が、前記第1の拡張ドレインMOSトランジスタのためのBVDSS値対BVDII値の比より少なくとも25パーセント大きくなるようにする、前記アニールプロセスを実行するステップ、前記第2のソース/チャネルアクティブエリアにおける前記基板内に、前記第1の導電型を有する第2のボディ領域を形成するステップ、前記第2のチャネル領域の上の前記基板上に第2のゲート誘電体層を形成するステップ、前記第2のゲート誘電体層上に第2のゲートを形成するステップ、及び、前記第2のドレインコンタクトアクティブエリアとは反対側で前記第2のゲート近傍の前記第2のソース/チャネルアクティブエリアに配置され、前記第2の導電型を有する第2のソース領域を形成するステップ、を含むプロセスによる、プロセス。ドリフト領域をドーピングするためにイオン注入されるエリアの集積回路の既存上面を露出するようにドリフト領域注入マスクを形成することを含むプロセスシーケンスによって、拡張ドレインMOSトランジスタを含む集積回路が形成されうる。ドリフト領域注入マスクは、後で拡張ドレインMOSトランジスタのチャネル領域と接することになるエリアにおいて、露出されたエリアのフィンガーとマスク材料のフィンガーとを交互に有する。交互の露出されたフィンガー及びマスクフィンガーは、ソース/チャネルアクティブエリアを超えて延びるが、ソース/チャネルアクティブエリアとは反対側に配置されるドレインコンタクトアクティブエリアへは延びない。ドリフト領域イオン注入プロセスが行われて、ドリフト領域注入マスクによって露出されたエリアの下の集積回路の基板へドリフト領域のためのドーパントが注入される。マスクフィンガーは、注入されたドーパントをマスクフィンガーの直下の基板からブロックする。1つ又は複数の後続のアニールプロセスの間、注入されたドーパントが拡散し活性化する。ゲートの下のドリフト領域の平均ドーピング濃度は、ドレインコンタクトアクティブエリアにおけるドリフト領域の平均ドーピング濃度より少なくとも25パーセント低い。一実施形態において、ドーパントは、基板をカウンタドーピングし、連続的ドリフト領域を形成するように、横方向に充分に拡散する。別の実施形態において、ドリフトフィンガー間の基板材料が、横方向ドーピングストリエーションとは逆の導電型のままであり、隣接するドーピングされたフィンガー間の横方向累積ドーピング濃度は、1×1012cm-2~5×1012cm-2である。希薄比は、一実施形態に従って形成されるMOSトランジスタの、ソース/チャネルアクティブエリアにおけるドレインドリフト領域のN型ドーパントの平均濃度と、ドレインコンタクトアクティブエリアにおけるドレインドリフト領域のN型ドーパントの平均濃度との比である。上述のように集積回路内に第2の拡張ドレインMOSトランジスタが形成され得、そのゲートの下のドリフト領域の平均ドーピング濃度と、ドレインコンタクトアクティブエリアにおけるドリフト領域の平均ドーピング濃度との比は、第1のトランジスタに関する同様の比より低い。本明細書の目的のため、実質的に等しいという用語は、製造許容差、又は実施形態の製造中に遭遇する意図しない変動の範囲内において等しいことを意味するものと理解される。本明細書の目的のため、デバイスの製造シーケンスの説明中に用いられる、デバイスの既存上面という用語は、説明するステップにおけるデバイス内又はデバイス上の素子の露出された上面の組合せを言及するものと理解される。用語既存上面は、製造が完了したときにデバイス内に存在しない犠牲素子の露出された上面も含みうる。本明細書では、Nチャネルの拡張ドレインMOSトランジスタの形成を説明する。なお、ドーパントの極性及び導電型に適切な変更を行うことで、記載された実施形態に従ってPチャネルの拡張ドレインMOSトランジスタを形成しうることは理解されるであろう。図1A及び図1Bは、例示の実施形態に従って形成される拡張ドレインMOSトランジスタを含む集積回路の製造の連続段階を示す。図1Aを参照すると、半導体基板102内又は上に集積回路100が形成される。基板102は、単結晶シリコンウエハ、シリコンオンインシュレータSOIウエハ、異なる結晶配向の領域を備えたハイブリッド配向技術HOTウエハ、又は集積回路100の製造に適した他の材料であってよい。基板102の上面近傍の基板102の半導体材料はP型であり、ドーピング濃度は、例えば、l×l014cm-3~l×l016cm-3である。MOSトランジスタ104は、基板102の上面の、ソース/チャネルアクティブエリア110のために画定されたエリア、及びドレインコンタクトアクティブエリア112のために画定されたエリアを含む。ソース/チャネルアクティブエリア110は、基板102の上面に配置されるチャネル領域108を含む。ドリフト領域をドーピングするためにイオン注入されるエリアを露出するように、ドリフト領域注入マスク114が基板102の上面の上に形成される。イオン注入されるエリアは、ドレインコンタクトアクティブエリア112近傍から、ソース/チャネルアクティブエリア110近傍まで延びる。イオン注入されるエリアは、ドレインコンタクトアクティブエリア112に重なってもよく、及び/又はソース/チャネルアクティブエリア110に重なってもよい。ドリフト領域注入マスク114はマスクフィンガー116を含み、マスクフィンガー116は、ソース/チャネルアクティブエリア110における基板102の上に配置され、ドレインコンタクトアクティブエリア112への距離の一部延びる。マスクフィンガー116の幅118とマスクフィンガー116間のスペースの幅120との比は、0.33~3であってよい。マスクフィンガー116の幅118とマスクフィンガー116間のスペースの幅120との比が0.33~3に維持される限り、マスクフィンガー116の幅は、例えば、300ナノメートル~3ミクロンであってよく、隣接するマスクフィンガー116間のスペースの幅も300ナノメートル~3ミクロンであってよい。ドリフト領域イオン注入プロセスが実行されて、ドリフト領域注入マスク114の露出されたエリアを通してリン又はヒ素等のN型ドーパントイオンが注入され、基板102にドリフト注入層122を形成する。マスクフィンガー116は、注入されたドーパントを、マスクフィンガー116直下の基板102からブロックする。図1Bを参照すると、集積回路100にアニール処理が実行されて、図1Aのドリフト注入層122に注入されたドーパントを拡散させ、電気的に活性化させて、MOSトランジスタ104のN型ドレインドリフト領域124を形成する。アニール処理は、例えば、基板102を、30分~4時間、1000°C~1200°Cの温度まで加熱する熱駆動ステップを含んでもよい。本実施形態では、図1Aのマスクフィンガー116間の注入された領域からドーパントが横方向に拡散して、図1Bに示すように、基板102をカウンタドーピングする。ドレインドリフト領域124の上の基板102の上面に任意選択的なフィールド酸化物106が形成されてもよい。フィールド酸化物106は、250~600ナノメートルの厚みの二酸化シリコンを含んでもよく、シャロートレンチアイソレーションSTI又はシリコンの局所酸化LOCOSプロセスによって形成されてもよい。STIプロセスでは、二酸化シリコンを高密度プラズマHDP又は高アスペクト比プロセスHARPによって堆積してもよい。MOSトランジスタ104は、ソース/チャネルアクティブエリア110におけるフィールド酸化物106内に第1の開口を含む。また、MOSトランジスタ104は、ドレインコンタクトアクティブエリア112におけるフィールド酸化物106内に第2の開口を含む。チャネル領域108における基板102内に、例えば、ボロン等のP型ドーパントを基板102にイオン注入し、その後、アニール処理によって、注入されたP型ドーパントを活性化することによって、MOSトランジスタ104のP型ボディ領域126が形成される。アニールは、例えば、基板102を、5秒~30秒の間、900°C~1100°Cの温度まで加熱する急熱アニールステップを含みうる。チャネル領域108、及びチャネル領域108に接するドレインドリフト領域124の一部の上の基板102上に、MOSトランジスタ104のゲート誘電体層128が形成される。ゲート誘電体層128は、二酸化シリコンSi02、酸化窒化シリコンSiON、酸化アルミニウムA12O3、酸化窒化アルミニウムAlON、酸化ハフニウムHfO、ハフニウムシリケートHfSiO、ハフニウム酸化窒化シリコンHfSiON、酸化ジルコニウムZrO、ジルコニウムシリケートZrSiO、ジルコニウム酸化窒化シリコンZrSiON、上述の材料の組合せ、又は他の絶縁材料の、1つ又は複数の層であってよい。ゲート誘電体層128は、50°C~800°Cの温度で、窒素含有プラズマ、又は窒素含有雰囲気ガスに曝された結果として窒素を含んでもよい。ゲート誘電体層128は、例えば、熱酸化、酸化物層のプラズマ窒化、及び/又は原子層堆積ALDによる誘電材料堆積等の種々のゲート誘電体形成プロセスの任意のものを用いて形成されてもよい。ゲート誘電体層128は、MOSトランジスタ104のソースに対して最大ゲート電圧、1~40ボルトを可能とするように、例えば、2.7~100ナノメートルの厚みとしうる。1ボルトのゲート電圧で動作するように設計されたMOSトランジスタ104の変形例は、およそ2.7ナノメートルの厚みのゲート誘電体層128を有しうる。5ボルトのゲート電圧で動作するよう設計されたMOSトランジスタ104の別の変形例は、およそ14ナノメートルの厚みのゲート誘電体層128を有しうる。12ボルトのゲート電圧で動作するよう設計されたMOSトランジスタ104の更に別の変形例は、およそ30ナノメートルの厚みのゲート誘電体層128を有しうる。40ボルトのゲート電圧で動作するよう設計されたMOSトランジスタ104の更に別の変形例は、およそ100ナノメートルの厚みのゲート誘電体層128を有しうる。ゲート誘電体層128上にMOSトランジスタ104のゲート130が形成される。ゲート130は、例えば、一般的にはポリシリコンと呼ばれる多結晶シリコン、タングステンシリサイド、チタニウムシリサイド、コバルトシリサイド、及び/又はニッケルシリサイド等の金属シリサイド、及び/又はアルミニウム、タングステン、及び/又は窒化チタニウム等の金属の1つ又は複数の層を含んでもよい。ゲート130は、図1Bに示すように、チャネル領域108近傍のフィールド酸化物106に重なってもよい。この実施形態の別の変形例では、ゲート130は、フィールド酸化物106から窪んでいてもよく、或いはフィールド酸化物106と実質的に一致していてもよい。ドレインドリフト領域124とは反対側でゲート130近傍の基板102内に、MOSトランジスタ104のN型ソース領域132が形成される。ドレインコンタクトアクティブエリア112の基板102内に、N型ドレインコンタクト領域134が形成される。ソース領域132及びドレインコンタクト領域134の平均ドーピング密度は、例えば、1×1019cm-3~1×1022cm-3であってよい。ソース領域132及びドレインコンタクト領域134は、例えば、基板にリン酸やヒ素等のN型ドーパントをイオン注入し、その後、ソース/ドレインアニール処理を行ってN型ドーパントを活性化することにより、同時に形成することもできる。ソース/ドレインアニール処理は、例えば、基板102を10ミリ秒~5秒の間、1000°C~1100°Cの温度まで加熱するフラッシュ又はレーザアニールステップを含みうる。ソース/チャネルアクティブエリア110におけるドレインドリフト領域124の平均ドーピング濃度は、ドレインコンタクトアクティブエリア112におけるドレインドリフト領域124の平均ドーピング濃度に比べて、少なくとも25パーセント低い。ソース/チャネルアクティブエリア110におけるドレインドリフト領域124は、横方向ドーピングストリエーション136を有し、そのドーピング濃度は、横方向ドーピングストリエーション136間のドレインドリフト領域124の領域より少なくとも15パーセント高い。横方向ドーピングストリエーション136は、ドレインドリフト領域124のためのイオン注入されたドーパントが、図1Aのマスクフィンガー116によってブロックされた結果生じる。横方向ドーピングストリエーション136は、ソース/チャネルアクティブエリア110からドレインコンタクトアクティブエリア112へ、マスクフィンガー116の長さによって決定される横方向距離延びる。フィールド酸化物がなく、ドレインコンタクトアクティブエリア112及びソース領域132上に図示されていない金属シリサイドを含む本実施例の変形例では、金属シリサイドをドレインコンタクトアクティブエリア112とゲート130との間の基板102の上面上からブロックするように、金属シリサイドを形成してもよい。例えば、金属シリサイドを形成する前に、ドレインコンタクトアクティブエリア112とゲート130との間の基板102の上に誘電体シリサイドブロック層を形成してもよい。集積回路100の動作中、ドレインコンタクト領域134にドレインバイアスを印加することでドレインドリフト領域124を空乏化させる。ドレインコンタクトアクティブエリア112における平均ドーピング濃度に比較して低い平均ドーピング濃度をゲート130下に有するようにドレインドリフト領域124を形成することは、ゲート下の平均ドーピング密度とドレインコンタクトアクティブエリアにおける平均ドーピング密度が実質的に等しいMOSトランジスタに比べて、MOSトランジスタ104の低減された面積を有利に提供しうる。図1Aのマスクフィンガー116を用いてゲート130の下で薄められたドーピングを有するように、ドレインドリフト領域124を形成することは、集積回路100の製造コスト及び複雑性を有利に低減しうる。ドレインコンタクトアクティブエリア112のより近くに図1Aのマスクフィンガー116を形成することは、MOSトランジスタ104のBVDSS値を有利に改善しうる。ドレインコンタクトアクティブエリア112からより遠くにマスクフィンガー116を形成することは、MOSトランジスタ104のBVDII値を有利に改善しうる。ドレインコンタクトアクティブエリア112に対するマスクフィンガー116の横方向の長さを調整することによって、BVDSS値とBVDII値の間の望ましいバランスを有利に取得することができる。図2A及び図2Bは、別の例示の実施形態に従って形成される拡張ドレインMOSトランジスタを含む集積回路の製造の連続段階を示す。図2Aを参照すると、図1Aを参照して説明したように半導体基板202内及び上に集積回路200が形成される。図1Aを参照して説明したように、MOSトランジスタ204は、チャネル領域208を更に含むソース/チャネルアクティブエリア210、及びソース/チャネルアクティブエリア210とは反対側に配置されるドレインコンタクトアクティブエリア212を含む。図1Aを参照して説明したように、ドリフト領域をドーピングするためにイオン注入されるエリアを露出するように、マスクフィンガー216を備えたドリフト領域注入マスク214が基板202の上面の上に形成される。ドリフト領域イオン注入プロセスが実行されて、リン又はヒ素等のN型ドーパントがドリフト領域注入マスク214の露出されたエリアを通してイオン注入されて基板202内にドリフト注入層222を形成する。マスクフィンガー216は、注入されたドーパントをマスクフィンガー116直下の基板202からブロックする。図2Bを参照すると、図1Bを参照して説明したように、集積回路200にアニールプロセスが実行されて、図2Aのドリフト注入層222内の注入されたドーパントを拡散させ、電気的に活性化させて、MOSトランジスタ204のN型ドレインドリフト領域224を形成する。この実施形態では、図2Aのマスクフィンガー216間の注入された領域からのドーパントが横方向に拡散して、P型基板202によって横方向に分離されたN型横方向ドーピングストリエーション226を形成する。横方向ドーピングストリエーション226は、図2Aのマスクフィンガー216の長さによって決定される横方向の長さ分、ソース/チャネルアクティブエリア210からドレインコンタクトアクティブエリア212に向かって延びる。隣接する横方向ドーピングストリエーション226間の基板202の横方向累積ドーピング濃度は、l×l012cm-2~5×1012cm-2でありうる。隣接する横方向ドーピングストリエーション226間の基板202の横方向累積ドーピング濃度は、横方向ドーピングストリエーション226の1インスタンスの横方向エッジから、基板202を通り、横方向ドーピングストリエーション226の隣接インスタンスの横方向エッジへの水平線に沿った総合ドーピング濃度であり、この水平線は基板202の上面に平行であり、横方向ドーピングストリエーション226の横方向エッジに垂直である。図1Aを参照して説明したように、任意選択的なフィールド酸化物206を基板202内に形成してもよい。フィールド酸化物206は、チャネル領域208近傍にあるが、チャネル領域208から横方向に分離されている。MOSトランジスタ204は、ソース/チャネルアクティブエリア210におけるフィールド酸化物内に第1の開口を、及びソース/チャネルアクティブエリア210とは反対側に配置されるドレインコンタクトアクティブエリア212におけるフィールド酸化物206内に第2の開口を含む。図1Bを参照して説明したように、チャネル領域208における基板202内にMOSトランジスタ204のP型ボディ領域228が形成される。図1Bを参照して説明したように、チャネル領域208及びチャネル領域208に接するドレインドリフト領域224の一部の上の基板202の上に、MOSトランジスタ204のゲート誘電体層230が形成される。図1Bを参照して説明したように、MOSトランジスタ204のゲート232がゲート誘電体層230上に形成される。図1Bを参照して説明したように、MOSトランジスタ204のN型ソース領域234が、ドレインドリフト領域224とは反対側でゲート232近傍の基板202内に形成され、N型ドレインコンタクト領域236が、ドレインコンタクトアクティブエリア212内の基板202内に形成される。ゲート232の下のドレインドリフト領域224の平均ドーピング濃度は、ドレインコンタクトアクティブエリア212におけるドレインドリフト領域224の平均ドーピング濃度より少なくとも25パーセント低い。集積回路200の動作中、ドレインコンタクト領域236にドレインバイアスを印加することによって、ドレインドリフト領域224を空乏化させ、横方向ドーピングストリエーション226間の基板202を空乏化させる。図1Bの実施形態を参照して説明した利点が本実施形態でも得られる。フィールド酸化物がなく、ドレインコンタクトアクティブエリア212及びソース領域234上の図示されていない金属シリサイドを含む本実施形態の変形例では、図1Bを参照して説明したように、金属シリサイドをドレインコンタクトアクティブエリア212とゲート232との間の基板202の上面からブロックするように、金属シリサイドを形成してもよい。図3A及び図3Bは更に別の例示の実施形態により形成される拡張ドレインMOSトランジスタを含む集積回路を示す。図3Aを参照すると、図1Aを参照して説明したように、基板302内又は上に集積回路300が形成される。MOSトランジスタ304は、ソース/チャネルアクティブエリア308、及びドレインコンタクトアクティブエリア310を含む。図1Aを参照して説明したように、マスクフィンガー314を備えるドリフト領域注入マスク312が基板302の上に形成され、ドリフト領域注入マスク312は、図3Aに点描パターンで示される。ドリフト領域注入マスク312は、図1A及び図1B又は図2A及び図2Bを参照して説明したようにドリフト領域を形成するためにN型ドーパントをイオン注入されるエリア316を露出させる。本実施形態では、イオン注入されたN型ドーパントの希薄比が、マスクフィンガー314のドレイン端部からマスクフィンガー314のチャネル端部へ向かって変動するように、マスクフィンガー314はテーパ状である。本明細書に記載するように希薄比を変動させることは、一定幅のマスクフィンガーを持つMOSトランジスタに比べ、より小さい面積でMOSトランジスタ304の形成を有利に可能にする。本実施形態の1つの変形例では、図3Aに示すように、マスクフィンガー314の第1のインスタンスの第1の幅318を、マスクフィンガー314の第2のインスタンスの第2の幅320より大きくしうる。同様に、図3Aに示すように、マスクフィンガー314の第1のペア間の第1のスペース322を、マスクフィンガー314の第2のペア間の第2のスペース324より大きくしうる。図3Bは、図1Bに関連して説明したような注入されたドーパントを活性化するアニール処理の後の集積回路を示す。イオン注入されたドーパントが図3Aのマスクフィンガー314によってブロックされた結果、ドレインドリフト領域326はテーパ状の横方向ドーピングストリエーション328を有する。テーパ状の横方向ドーピングストリエーション328は、ドレインコンタクトアクティブエリア310により近い端部において、ソース/チャネルアクティブエリア308における端部より幅が広い。図3A及び図3Bに示す本実施形態の変形例では、図3Bに示すように、横方向ドーピングストリエーション328の第1のインスタンスの第1の幅330を、横方向ドーピングストリエーション328の第2のインスタンスの第2の幅332より、例えば少なくとも25パーセント広くしうる。同様に、図3Bに示すように、横方向ドーピングストリエーション328の第1のペア間の第1の基板領域334を、横方向ドーピングストリエーション328の第2のペア間の第2の基板領域336より大きくしうる。横方向ドーピングストリエーション328の幅を変動させること、及び/又は隣接する横方向ドーピングストリエーション328の間の基板領域の幅を変動させることは、有利なこととして、イオン注入されたドーパントの希薄比のバランスを取ることが可能になり、そのため集積回路300の動作中ドリフト領域のより均一な空乏化を提供するようにすることができる。図4A及び図4Bは、例示の実施形態に従って形成される複数の拡張ドレインMOSトランジスタを含む集積回路の平面図である。図4Aを参照すると、図1Aを参照して説明したように基板402内又は上に集積回路400が形成される。図1Aを参照して説明したように、ドリフト領域注入マスク404を形成した後の集積回路400が図4Aに示され、明確にするために点描パターンで示す。図1A及び図2Aを参照して説明したように、ドリフト領域注入マスク404の露出されたエリアを通してN型ドーパントが注入されて、MOSトランジスタ内にドレインドリフト領域を形成する。集積回路400は、一実施形態に従って形成される第1のMOSトランジスタ406を含む。図1Aを参照して説明したように、ドリフト領域注入マスク404は、第1のMOSトランジスタ406内にN型ドーパントの第1の希薄比を提供するように、第1のMOSトランジスタ406内に第1の複数のマスクフィンガー408を含む。第1の複数のマスクフィンガー408は、第1のMOSトランジスタ406のためのBVDSS値対BVDII値の第1の比を提供するよう、第1の長さを有する。また、集積回路400は、一実施形態に従って形成される第2のMOSトランジスタ410を含んでもよい。ドリフト領域注入マスク404は、第2のMOSトランジスタ410内にN型ドーパントの第2の希薄比を提供するように、第2のMOSトランジスタ410内に第2の複数のマスクフィンガー412を含む。第2の希薄比が第1の希薄比より小さくなるように、第2の複数のマスクフィンガー412は、第1の複数のマスクフィンガー408より狭く、一方、第2の複数のマスクフィンガー412間のスペースは第1の複数のマスクフィンガー408間のスペースと実質的に等しい。集積回路400は、一実施形態に従って形成される第3のMOSトランジスタ414を更に含んでもよい。ドリフト領域注入マスク404は、第3のMOSトランジスタ414内にN型ドーパントの第3の希薄比を提供するように、第3のMOSトランジスタ414内に第3の複数のマスクフィンガー416を含む。第3の希薄比が第1の希薄比より大きくなるように、第3の複数のマスクフィンガー416は、第1の複数のマスクフィンガー408と実質的に等しく、一方、第3の複数のマスクフィンガー416間のスペースは第1の複数のマスクフィンガー408間のスペースより狭い。また、集積回路400は、一実施形態に従って形成される第4のMOSトランジスタ418を含んでもよい。ドリフト領域注入マスク404は、第4のMOSトランジスタ418内に第2の長さを有する第4の複数のマスクフィンガー420を含み、第2の長さは、第1のMOSトランジスタ406内の第1の複数のマスクフィンガー408の第1の長さより短い。第4の複数のマスクフィンガー420の第2の長さは、第4のMOSトランジスタ418のためのBVDSS値対BVDII値の第2の比を提供し、この第2の比は、第1のMOSトランジスタ406のためのBVDSS値対BVDII値の第1の比より小さい。集積回路400は、一実施形態に従って形成される第5のMOSトランジスタ422を更に含んでもよい。ドリフト領域注入マスク404は、第5のMOSトランジスタ422内に第3の長さを有する第5の複数のマスクフィンガー424を含み、第3の長さは、第1のMOSトランジスタ内の第1の複数のマスクフィンガー408の第1の長さより長い。第5の複数のマスクフィンガー424の第3の長さは、第5のMOSトランジスタ422のためのBVDSS値対BVDII値の第3の比を提供し、この第3の比は、第1のMOSトランジスタ406のためのBVDSS値対BVDII値の第1の比より大きい。また、集積回路400は、第6のトランジスタのドレインドリフト層内のドーパントが薄められないように、ドリフト領域注入マスク404のマスクフィンガーのない第6のMOSトランジスタ426を含んでもよい。図4Bは、図1Bを参照して説明したようなアニール処理後の集積回路を示し、このアニール処理は、注入されたドーパントを活性化して、MOSトランジスタ内に、明確にするためにドットフィルで示す、ドレインドリフト領域を形成する。第1のMOSトランジスタ406は、第1のドレインドリフト領域428内にN型ドーパントの第1の希薄比を提供する第1の複数の横方向ドーピングストリエーション430を備える、第1のドレインドリフト領域428を有する。第1の複数の横方向ドーピングストリエーション430は、第1のMOSトランジスタ406のためのBVDSS値対BVDII値の第1の比を提供するように第1の長さを有する。第2のMOSトランジスタ410は、第2の複数の横方向ドーピングストリエーション434を備える第2のドレインドリフト領域432を有する。第2の複数の横方向ドーピングストリエーション434は、第2のドレインドリフト領域432内にN型ドーパントの第2の希薄比を提供する。第2の希薄比が第1の希薄比より、例えば、少なくとも25パーセント、小さくなるように、第2の複数の横方向ドーピングストリエーション434は、幅が、第1の複数の横方向ドーピングストリエーション430と実質的に等しく、一方、第2の複数の横方向ドーピングストリエーション434間の基板領域は、第1の複数の横方向ドーピングストリエーション430間の基板領域より狭い。第3のMOSトランジスタ414は、第3の複数の横方向ドーピングストリエーション438を備える第3のドレインドリフト領域436を有し、第3の複数の横方向ドーピングストリエーション438は、第3のドレインドリフト領域436内にN型ドーパントの第3の希薄比を提供する。第3の希薄比が第1の希薄比より、例えば、少なくとも25パーセント、大きくなるように、第3の複数の横方向ドーピングストリエーション438は、第1の複数の横方向ドーピングストリエーション430より狭く、一方、第3の複数の横方向ドーピングストリエーション438間の基板領域は、第1の複数の横方向ドーピングストリエーション430間の基板領域と実質的に等しい。第4のMOSトランジスタ418は、第4の複数の横方向ドーピングストリエーション442を備える第4のドレインドリフト領域440を有し、第4の複数の横方向ドーピングストリエーション442は第2の長さを有し、第2の長さは、第1のMOSトランジスタ406内の第1の複数の横方向ドーピングストリエーション430の第1の長さより短い。第4の複数の横方向ドーピングストリエーション442の第2の長さは、第4のMOSトランジスタ418のためのBVDSS値対BVDII値の第2の比を提供し、この第2の比は、第1のMOSトランジスタ406のためのBVDSS値対BVDII値の第1の比より、少なくとも20パーセント、小さい。第5のMOSトランジスタ422は、第5の複数の横方向ドーピングストリエーション446を備える第5のドレインドリフト領域444を有し、第5の複数の横方向ドーピングストリエーション446は第3の長さを有し、第3の長さは、第1のMOSトランジスタ406内の第1の複数の横方向ドーピングストリエーション430の第1の長さより長い。第5の複数の横方向ドーピングストリエーション446の第3の長さは、第5のMOSトランジスタ422のためのBVDSS値対BVDII値の第3の比を提供し、この第3の比は、第1のMOSトランジスタ406のためのBVDSS値対BVDII値の第1の比より、少なくとも20パーセント、大きい。第6のMOSトランジスタ426は、横方向ドーピングストリエーションのない第6のドレインドリフト領域448を有する。なお、図3A及びBを参照して説明した実施形態の特徴は、第1のMOSトランジスタ406から第5のMOSトランジスタ422までのいずれにも適用しうる。1つのドリフト領域注入マスク404を用いて、第1のMOSトランジスタ406から第5のMOSトランジスタ422の任意の組合せを形成してトランジスタパラメータを調整することは、集積回路の製造コスト及び複雑性を有利に低減させることができる。当業者にとっては本発明の特許請求の範囲内で他の多くの実施形態及び変形が可能であることが理解されるであろう。例示の実施形態の文脈で説明したような特徴又はステップのすべて又はその幾つかを有する例示の実施形態の文脈で説明した一つ又は複数の特徴又はステップの異なる組合せを有する実施形態も、本明細書に包含されることを意図している。