"端子から入力される電圧値をデジタル値に変換するアナログデジタル変換手段と、前記アナログデジタル変換手段により変換されたデジタル値を保持し、又は書き換えを行うレジスタ部と、前記レジスタ部に保持されたデジタル値に従って電源の起動シーケンス又は遮断シーケンスを決定して電源回路を制御する起動制御手段とを備えたことを特徴とする電源起動シーケンス制御装置。所定の電源電圧に接続された一端を有する第1の抵抗と、前記第1の抵抗の一端に接続されかつ前記アナログデジタル変換手段の入力端子に接続された一端を有する第2の抵抗と、前記アナログデジタル変換手段に入力される電圧値を、前記第1及び第2の抵抗の分圧比で設定する電圧値設定手段をさらに備えたことを特徴とする請求項1記載の起動シーケンス制御装置。前記第2の抵抗は外付け抵抗であることを特徴とする請求項2記載の起動シーケンス制御装置。所定の回路に電源供給を行う電源供給システムにおいて、請求項1から3のうちのいずれか1つに記載の起動シーケンス制御装置を備えたことを特徴とする電源供給システム。端子から入力される電圧値をデジタル値に変換するステップと、レジスタ部が、前記変換されたデジタル値を保持し、又は書き換えを行うステップと、前記保持されたデジタル値に従って電源の起動シーケンス又は遮断シーケンスを決定して電源回路を制御するステップとを含むことを特徴とする起動シーケンス制御方法。前記アナログデジタル変換手段に入力される電圧値を、所定の電源電圧に一端が接続されかつ互いに直列接続された第1及び第2の抵抗の分圧比で設定するステップをさらに含むことを特徴とする請求項5記載の起動シーケンス制御方法。しかしながら、今までのPMICでは電源の起動シーケンスや遮断シーケンスのプログラマブル化を実現する上で、内蔵メモリや、専用端子が必要となり、チップサイズやパッケージサイズが大きくなってしまうという問題があった。上述の特許文献1に係る電源供給システムでは、電源起動シーケンスをプログラマブル化することができるが、チップサイズが増大するという問題を解消できていない。本発明の目的は以上の問題点を解決し、電源供給システムのための起動シーケンス制御装置において、チップサイズやパッケージサイズを増大させることなく、起動シーケンスをプログラマブル化することができる起動シーケンス制御装置及び制御方法、並びに前記起動シーケンス制御装置を備えた電源供給システムを提供することにある。本発明に係る起動シーケンス制御装置は、端子から入力される電圧値をデジタル値に変換するアナログデジタル変換手段と、前記アナログデジタル変換手段により変換されたデジタル値を保持し、又は書き換えを行うレジスタ部と、前記レジスタ部に保持されたデジタル値に従って電源の起動シーケンス又は遮断シーケンスを決定して電源回路を制御する起動制御手段とを備えたことを特徴とする。また、本発明に係る電源供給システムは、所定の回路に電源供給を行う電源供給システムにおいて、上記起動シーケンス制御装置を備えたことを特徴とする。さらに、本発明に係る起動シーケンス制御方法は、端子から入力される電圧値をデジタル値に変換するステップと、レジスタ部が、前記変換されたデジタル値を保持し、又は書き換えを行うステップと、前記保持されたデジタル値に従って電源の起動シーケンス又は遮断シーケンスを決定して電源回路を制御するステップとを含むことを特徴とする。従って、本発明によれば、アナログデジタル変換手段の入力電圧値をデジタル値に変換した結果に基づいて、電源の起動シーケンス又は遮断シーケンスを決定するので、搭載されているアナログデジタル変換手段を利用して電源の起動シーケンス又は遮断シーケンスをプログラマブルにでき、電源の起動シーケンス又は遮断シーケンスを決定するための専用端子を設けたり、メモリを搭載する必要がない。それ故、端子数の削減、またメモリ等の新規搭載を省くことから、パッケージサイズやチップサイズの増大を抑制することができる。以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。図1は本発明の一実施形態に係る起動シーケンス制御装置1の構成を示すブロック図である。本実施形態に係る起動シーケンス制御装置1は、PMICにおける電源の起動シーケンス及び遮断シーケンスをプログラマブル化する処理を実行する際に、アナログデジタルコンバータ以下、ADコンバータADCという。4の入力電圧値をデジタル値に変換した結果に基づいて、内部ロジック8により電源の起動シーケンス又は遮断シーケンスを決定し、すなわち、既に搭載されているADコンバータ4を利用して電源の起動シーケンス又は遮断シーケンスをプログラマブルにでき、電源の起動シーケンス又は遮断シーケンスを決定するための専用端子を設けたり、メモリを搭載する必要がないことを特徴している。図1において、起動シーケンス制御装置1は携帯電話などの携帯機器の電源用ICとして用いられ、そのための電源として複数のLDOLowDropOut電源回路10,11や複数のDCDCコンバータ12などを複数チャネル備え、これらの動作は、内部ロジック8から電源起動制御回路7を介して制御される。また、例えば充電池などのバッテリ図示せず。に接続された端子23には、各回路にクロックを供給するクロック発振器22と、バッテリ電圧を検出する電圧検出回路20と、内部ロジック8、ADコンバータ4及び電源起動制御回路7に電源供給を行う内部ロジック用電源回路21とが接続される。さらに、外部端子25からの入力電圧はADコンバータ4によりAD変換されてレジスタ5に入力されて一時格納された後、内部ロジック8の判断によりインターフェース6及び端子24を介してCPU30に対して起動シーケンス制御信号又は遮断シーケンス制御信号を出力する一方、電源起動制御回路7を介してLDO電源回路10,11及びDCDCコンバータ12などの種々の電源回路を制御する。前記LDO電源回路10,11及びDCDCコンバータ12などの電源の起動シーケンス及び遮断シーケンスをプログラマブルにする構成について図1を参照して以下に説明する。まず、起動シーケンス制御装置1にバッテリから電源電圧が供給されたことを電圧検出回路20により検出し、一定電圧値以上になればイネーブル信号ENを発生して、内部ロジック用電源回路21をオンさせる。内部ロジック用電源回路21からの電源電圧によりADコンバータ4や、内部ロジック8及び電源起動制御回路7に電源電圧が供給される。また、バッテリからの電源投入時は、外部からアナログ電圧値を端子25を介して直接入力し、その電圧値をADコンバータ4によりAD変換したデジタル電圧値がレジスタ5に一時的に保持される。内部ロジック8は、このレジスタ値に応じて電源起動シーケンスを決定するようにすれば、電源起動シーケンスをプログラマブルに設定することが可能である。内部ロジック8により、一旦、電源起動シーケンスが決定されればそのアナログ電圧の入力を切り離すことにより、その後は他の外部入力等に切り替えれば汎用のADコンバータ4の入力端子として使用することが可能である。さらに、レジスタ5に保持されているレジスタ値はCPU30から書き換え可能であり、レジスタ5の電源電圧をオフした時にバックアップしておけば、一度起動した後にこの値をCPU30から書き換えれば次回起動時は書き換えられたレジスタ値に応じた電源シーケンスでの制御も可能となる。図2は本発明の変形例に係る起動シーケンス制御装置1Aの構成を示すブロック図である。図2において、内部ロジック用電源回路21からの電源出力端子はスイッチトランジスタ9及び内部抵抗3を介してADコンバータ4の入力端子に接続されている。また、端子25には予め接続しておいた外付け抵抗2と内部抵抗3との分圧比によりADコンバータ4への入力電圧が設定され、AD変換結果がレジスタ5に保持される。このレジスタ値に応じて、内部ロジック8が電源の起動シーケンス又は遮断シーケンスを決定するようにすれば、外付け抵抗2の抵抗値を変えることで電源の起動シーケンス又は遮断シーケンスをプログラマブルに設定することも可能になる。初回起動が終了すれば、内部ロジック8によりスイッチトランジスタ9をオフすることで抵抗2,3に流れる無駄な消費電流も削減できる。次いで、電源の起動シーケンス及び遮断シーケンス決定制御の詳細について実施例を用いて以下に説明する。図3は図1の起動シーケンス制御装置1における電源の起動シーケンス及び遮断シーケンス決定制御処理の詳細を示すタイミングチャートである。また、図4は図1のレジスタ5内のPWRSEQレジスタのビット配置を示す図であり、図5は図1の起動シーケンス制御装置1におけるシーケンス遅延量レジスタ設定値と遅延時間との関係を示す表であり、図6は図1の起動シーケンス制御装置1におけるシーケンスレジスタ設定値とシーケンスパターンとの関係を示す表である。さらに、図7は図1の起動シーケンス制御装置1における各シーケンスパターンに対する各信号パターンを示す表であり、図8は図1の起動シーケンス制御装置1における遅延時間とシーケンス遅延量との関係を示す表である。例えば、図3のタイミングチャートのように予め電源の起動シーケンス及び遮断シーケンスのスロットを用意しておく。また、図7にあるように8パターンのシーケンス順序と8パターンのスロット間隔を決めておき、図4のようにADコンバータ4の変換結果をレジスタ5内の<PWRSEQ>レジスタに格納するようにする。すなわち、図4に示すごとく、<PWRSEQ>レジスタのD7~D5ビットをスロット間隔、D4~D2をシーケンスの順序のように割り当てれば、入力電圧の変換結果に応じて電源の起動シーケンス及び遮断シーケンスの制御が可能になり、またそれぞれ3端子ずつ、計6本の端子が1本の端子でまかなわれたことになる。この場合において、例えば変換結果が8’hffに対応する入力電圧を印加すれば、図7及び図8の例からスロット間隔はdelay8、シーケンス順序はSeq8が選択されるので、図5~図8の四角で囲った部分のシーケンスパターン間隔5msで各電源回路10~12を起動させることができる。図9は図4乃至図8の表を用いた実施例における電源の起動シーケンス及び遮断シーケンス決定制御処理の詳細を示すタイミングチャートである。図7の順序で各電源回路を起動し、DCDCコンバータDCDC3はスロットに割り当てられていないためオンしない。なお、本実施例に係る電源の起動シーケンス及び遮断シーケンスのパターンは上述のものに限らず、8ビットADコンバータであれば256通りの組み合わせが可能であるため、設計仕様に応じて様々な応用が可能である。以上説明したように、本実施形態によれば、ADコンバータ4の入力電圧値をデジタル値に変換した結果に基づいて、電源の起動シーケンス又は遮断シーケンスを決定するので、搭載されているADコンバータ4を利用して電源の起動シーケンス又は遮断シーケンスをプログラマブルにでき、電源の起動シーケンス又は遮断シーケンスを決定するための専用端子を設けたり、メモリを搭載する必要がない。それ故、端子数の削減、またメモリ等の新規搭載を省くことから、パッケージサイズやチップサイズの増大を抑制することができる。以上の実施形態において、起動シーケンス制御装置1,1Aについて説明しているが、起動シーケンス制御装置1又は1Aに加えて、CPU30及びそれらの周辺装置を備え、これらに電源供給を行う電源供給システム、もしくは例えば携帯機器などの電子機器を構成してもよい。"