"パターンが形成された試料に光源から発射された光を照射し、該光が照射された前記試料からの反射光を検出器で検出して画像を取得し、該取得した画像を処理して該画像の特徴量を抽出し、該抽出した画像の特徴量を予め設定した基準値と比較して前記試料上の欠陥を検出する欠陥検査方法であって、前記予め設定した基準値を前記パターンが形成された試料を別の検査装置で検査して得た該試料の検査結果を用いて作成することを特徴とする欠陥検査方法。前記別の検査装置がLSIテスタであって、前記試料の検査結果が前記LSIテスタによる前記試料の電気的特性の良否判定の結果であることを特徴とする請求項1記載の欠陥検査方法。前記予め設定した基準値は、前記試料の画像を用いて作成した基準値を、前記LSIテスタで検査して得た良否判定結果の情報を用いて修正した基準値であることを特徴とする請求項2記載の欠陥検査方法。前記試料上の欠陥を検出する領域が、前記LSIテスタにより電気的特性の良否判定を行う領域と同じ領域であることを特徴とする請求項2又は3に記載の欠陥検査方法。前記試料上の欠陥を検出する領域が前記LSIテスタにより電気的特性の良否判定を行う領域とは異なる領域であり、該LSIテスタにより電気的特性の良否判定を行う領域とは異なる領域からの反射光を検出器で検出して取得した画像を処理して画像の特徴量を抽出し、該抽出した画像の特徴量を前記予め設定した基準値と比較して前記LSIテスタにより電気的特性の良否判定を行う領域とは異なる領域の欠陥を検出することを特徴とする請求項2又は3に記載の欠陥検査方法。前記LSIテスタにより電気的特性の良否判定を行う領域とは異なる領域は、前記LSIテスタでは検査できない領域であることを特徴とする請求項5記載の欠陥検査方法。パターンが形成された試料に光を照射する光照射手段と、該光照射手段により光が照射された前記試料からの反射光を検出する検出手段と、該検出手段で検出した信号を処理して前記反射光による画像を形成するする画像形成手段と、該画像形成手段で形成した画像を処理して欠陥候補を抽出する画像処理手段と、該画像処理手段で前記欠陥候補を抽出するための条件を設定する欠陥候補抽出条件設定手段とを備え、前記欠陥候補抽出条件設定手段は、前記欠陥候補を抽出するための条件を、前記パターンが形成された試料を別の検査装置で検査して得た該試料の検査結果を用いて作成することを特徴とする欠陥検査装置。前記別の検査装置がLSIテスタであって、前記試料の検査結果が前記LSIテスタによる前記試料の電気的特性の良否判定の結果であることを特徴とする請求項7記載の欠陥検査装置。前記欠陥候補を抽出するための条件は、前記画像形成手段で形成した試料の画像を用いて作成した欠陥候補を抽出するための条件を、前記LSIテスタで検査して得た良否判定結果の情報を用いて修正した条件であることを特徴とする請求項8記載の欠陥検査装置。前記画像処理手段で前記試料上の欠陥を検出する領域が、前記LSIテスタにより電気的特性の良否判定を行う領域と同じ領域であることを特徴とする請求項8又は9に記載の欠陥検査装置。前記画像処理手段で欠陥候補を抽出する前記試料上の欠陥を検出する領域が前記LSIテスタにより電気的特性の良否判定を行う領域とは異なる領域であり、該LSIテスタにより電気的特性の良否判定を行う領域とは異なる領域の画像を前記画像処理手段で処理して前記LSIテスタにより電気的特性の良否判定を行う領域とは異なる領域の欠陥を検出することを特徴とする請求項8又は9に記載の欠陥検査装置。前記LSIテスタにより電気的特性の良否判定を行う領域とは異なる領域は、前記LSIテスタでは検査できない領域であることを特徴とする請求項11記載の欠陥検査装置。上述の検査装置により半導体の検査を実施する場合、検査装置の検査感度を設定する必要がある。検査感度決定のためには、検査感度を変えながら欠陥検査を実施し、検出された欠陥候補をユーザが確認し、検査感度が適正かどうかの判定を繰り返すことが必要となる。そのため、感度設定にかかる処理時間とユーザ負担の増加が課題となる。さらに、高度な欠陥判定のために、検査画像から得られる複数の特徴量を利用する場合、前記感度設定にかかる時間は増大する。一方、車載向け半導体などは、高い信頼性が必要とされており、LSIテスタによる電気的特性検査の重要性が増している。しかし、半導体パターンが高密化複雑化するに従い、電気的特性検査にかかるコストが増加、または、電気特性検査が困難な領域が発生することが問題となっている。本願では、上記の欠陥検査方法の問題を解決するため、複数の工程を経て完成した素子に対して、LSIテスタにより実施した電気的特性検査の結果である、良否判定結果を利用し、外観検査装置の検査感度を自動的に調整する方法を特徴とする検査方法を開示する。さらに、前記外観検査装置と前記LSIテスタに対し、異なる検査領域に対し検査を実施することを特徴とする検査方法とした。即ち、本発明は、パターンが形成された試料に光源から発射された光を照射し、この光が照射された試料からの反射光を検出器で検出して画像を取得し、この取得した画像を処理して該画像の特徴量を抽出し、この抽出した画像の特徴量を予め設定した基準値と比較して試料上の欠陥を検出する欠陥検査方法において、予め設定した基準値をパターンが形成された試料を別の検査装置で検査して得た試料の検査結果を用いて作成するようにした。また、本発明では、欠陥検査装置を、パターンが形成された試料に光を照射する光照射手段と、この光照射手段により光が照射された試料からの反射光を検出する検出手段と、この検出手段で検出した信号を処理して反射光による画像を形成するする画像形成手段と、この画像形成手段で形成した画像を処理して欠陥候補を抽出する画像処理手段と、この画像処理手段で欠陥候補を抽出するための条件を設定する欠陥候補抽出条件設定手段とを備えて構成し、欠陥候補抽出条件設定手段は、欠陥候補を抽出するための条件を、パターンが形成された試料を別の検査装置で検査して得た試料の検査結果を用いて作成するようにした。本願において開示される発明によれば、自動的に感度調整を実施することで、外観検査装置における感度設定の簡易化が実現できる。また、製造装置や検査装置の状態が経時変化した場合でも、LSIテスタの結果をフィードバックすることで、最適な検査感度を維持できる。さらに、LSIテスタの結果を学習することにより、外観検査装置により電気的な良否判定と相関のある検査結果を得ることができる。これにより、LSIテスタと外観検査装置で、検査領域を分担することが可能となり、低コストで広い検査カバー率を実現できる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。以下において、本発明の欠陥検査技術欠陥検査方法および欠陥検査装置の第1の実施例を図1Aから図11により、詳細に説明する。本発明のパターン検査技術の実施の形態1として、半導体ウェハを対象とし、LSIテスタの情報を利用した欠陥検査装置および、欠陥検査方法を例にとって説明する。図1AはLSIテスタから得た良否判定情報を入力し、自動的に欠陥検出感度を調整する機能を備えた、実施の形態1における欠陥検査装置の構成の一例を示す図である。欠陥検査装置100-1~3は、それぞれ欠陥検出部120-1~3と検出感度調整部110-1~3を有して構成される。また、LSIテスタ140は欠陥検査装置100-1~3とそれぞれ接続しており、LSIテスト結果などのデータをやりとりすることができる。複数の製造工程のうち、所定の処理工程130-1~3で処理が行われた後、欠陥検査装置100-1~3にて検査が実施され、各処理工程を経てパターンが形成された半導体ウェハに対し、LSIテスタ140によりテストが実施される。ここで、LSIテスタ140とはウェハ上に形成された各チップの電気的特性を検査し、形成されたパターンの良否判定をするための装置である。また、欠陥検査装置100は、一台で複数の工程に対する検査を実施しても良い。欠陥検出部120-1~3は、処理工程130-1~3からウェハを受け取り、欠陥検査を実施する。感度調整部110-1~3は、欠陥検出部120-1~3にて欠陥検査時に算出された特徴量と、LSIテスタ140は良否判定結果を基に、欠陥検出部120-1~3の検査感度を調整し、最適な感度に再設定することができる。LSIテスタ140より算出される前記良否判定結果は、正常異常の両方を含んでいても良いし、いずれか一方のみであっても良い。図1Aの例では、には、処理工程130-1~3のそれぞれに対応して欠陥検査装置100-1~3を配置させた構成を示したが、図1Bに示すように、1台の欠陥検査装置100’で複数の処理工程130-1~3に対応させるように構成しても良い。図2は本実施例における暗視野照明による欠陥検査装置の構成の一例を示す図である。本実施例に係る欠陥検査装置100は、欠陥検出部120と、検査感度調整部110を有して構成される。欠陥検出部120は、ステージ102、メカニカルコントローラ103、照明光学系照明部104、検出光学系上方検出系105、空間周波数フィルタ105-1、検光子105-2、イメージセンサ106、画像比較処理部107前処理部107-1、画像メモリ107-2、欠陥候補検出部107-3、パラメータ設定部107-4、切り出し画像作成部107-5を有して構成される。試料101は例えば半導体ウェハなどの被検査物である。ステージ102は試料101を搭載してXY平面内の移動および回転θとZ方向への移動が可能である。メカニカルコントローラ103はステージ102を駆動するコントローラである。照明部104の光を試料101に照射し、試料101からの反射散乱光を検出光学系上方検出系105で結像させ、結像された光学像をイメージセンサ106で受光して、画像信号に変換する。このとき、試料101をX‐Y‐Z‐θ駆動のステージ102に搭載し、前記ステージ102を水平方向に移動させながら異物からの反射光を検出することで、検出結果を2次元画像として得る。照明部104の照明光源は、レーザを用いても、ランプを用いてもよい。また、各照明光源の波長の光は短波長であってもよく、また、広帯域の波長の光白色光であってもよい。短波長の光を用いる場合、検出する画像の分解能を上げる微細な欠陥を検出するために、紫外領域の波長の光UltraVioletLight:UV光を用いることもできる。レーザを光源として用いる場合、それが単波長のレーザである場合には、可干渉性を低減する手段図示せずを照明部104の各々に備えることも可能である。また、イメージセンサ106に複数の1次元イメージセンサを2次元に配列して構成した時間遅延積分型のイメージセンサTimeDelayIntegrationImageSensor:TDIイメージセンサを採用しステージ102の移動と同期して各1次元イメージセンサが検出した信号を次段の1次元イメージセンサに転送して加算することにより、比較的高速で高感度に2次元画像を得ることが可能になる。このTDIイメージセンサとして複数の出力タップを備えた並列出力タイプのセンサを用いることにより、センサからの出力を並列に処理することができ、より高速な検出が可能になる。また、イメージセンサ106に、裏面照射型のセンサを用いると表面照射型のセンサを用いた場合と比べて検出効率を高くすることができる。試料101であるウェハ内の欠陥候補を抽出する画像比較処理部107は、検出された画像信号に対してシェーディング補正、暗レベル補正等の画像補正を行う前処理部107-1、補正された画像のデジタル信号を格納しておく画像メモリ107-2、画像メモリ107-2に記憶された対応する領域の画像を比較し、欠陥候補を抽出する欠陥候補検出部107-3、処理のパラメータをセットするパラメータ設定部107-4、検出した欠陥候補を含む小領域に切り出した画像を作成する切り出し画像作成部107-5を備えてなる。まず、前処理部107-1では画像信号に対してシェーディング補正、暗レベル補正等の画像補正を行い、一定単位の大きさの画像に分割し、画像メモリ107-2へ格納する。画像メモリ107-2に格納された被検査領域の画像以下、検出画像と記載と対応する領域の画像以下、参照画像と記載のデジタル信号を読み出し、欠陥候補検出部107-3において両画像間の位置を合わせるための補正量を算出し、算出された位置の補正量を用いて、検出画像と参照画像の位置合せを行い、対応する画素の特徴量を用いて特徴空間上ではずれ値となる画素を欠陥候補として出力する。パラメータ設定部107-4は、外部から入力される、欠陥候補を抽出する際の特徴量の種類や欠陥判定基準などの検査パラメータを設定し、欠陥候補検出部107-3に与える。欠陥候補検出部107-3では、1明るさ、2コントラスト、3濃淡差、4近傍画素の明るさ分散値、5相関係数、6近傍画素との明るさの増減、72次微分値などの特徴量を算出する。対応する画素の特徴量と、パラメータ設定部107-4を介して入力された、欠陥判定基準との関係に基づき欠陥判定を実施する。全体制御部108は、各種制御を行うCPU全体制御部108に内蔵を備え、ユーザからの検査パラメータ特徴量の種類、しきい値などの変更を受け付けたり、検出された欠陥情報を表示したりする表示手段と入力手段を持つユーザインターフェース部108-1、検出された欠陥候補の特徴量や画像などを記憶する記憶装置108-2と接続されている。メカニカルコントローラ103は、全体制御部108からの制御指令に基づいてステージ102を駆動する。尚、画像比較処理部107、照明部104、検出光学系105等も全体制御部108からの指令により駆動される。図3は、実施の形態1におけるチップの構成の一例を示す図であり、欠陥検出部100での欠陥の検出方法について説明する。検査対象となる試料半導体ウェハ、ウェハとも記す101はメモリマット部300-1と周辺回路部300-2とを備えてなる同一パターンのチップ300が多数、規則的に並んでいる。全体制御部108では試料である半導体ウェハ101をステージ102により連続的に移動させ、これに同期して、順次、チップの像をイメージセンサ106より取り込み、検出画像に対し、規則的に配列されたチップの同じ位置、例えば図3の検出画像の領域303に対し、隣接するチップの領域301、302、304、305のデジタル画像信号を参照画像とし、参照画像の対応する画素や検出画像内の他の画素と比較し、差異の大きな画素を欠陥候補として検出する。図10は本実施例における、検査装置により欠陥検査を実施する際の動作の流れを示す図である。所定の工程130を経て、欠陥検査装置100に試料が搬入される1001。次に、画像比較部107にて画像の取り込みを実施し1002、特徴量を算出する1003。欠陥候補検出部107-3は、記憶装置114に格納されている判定基準704を、パラメータ設定部107-4を介して読み込み1004、前記特徴量と前記欠陥判定基準に基づき欠陥判定を実施する1005。判定基準算出部112にて算出された判定基準を使うことで、正常部を欠陥として検出することなく、異常部のみを欠陥として検出する事が可能となる。欠陥判定の結果をユーザインターフェース部108-2に出力する1006。図4は、本実施例における欠陥検査装置100の、感度調整部110の構成の一例を示す図である。感度調整部110は制御部113と、記憶装置114と、検査感度決定部115を備えている。前記欠陥検出部120は検出した欠陥候補データを制御部113に入力する。入出力部は欠陥候補データを記憶装置114に記憶する。LSIテスタ140は制御部113に所定のプロセスを経て完成した回路パターンに対して電気テストを行って判定した良否判定データを入力する。制御部113は、欠陥検査装置100で検査して得た欠陥候補データとLSIテスタ140で検査して得られた良否判定データを検査感度決定部115に入力する。検査感度決定部115は、欠陥対応付け算出部111と判定基準算出部112とを備え、欠陥対応付け算出部111では、制御部113を介して入力された欠陥検査装置100で検査して得た欠陥候補データとLSIテスタ140で検査して得られた良否判定データの対応付けを実施し、判定基準算出部112では、対応づけられた欠陥候補データと良否判定データから、欠陥検査装置100における欠陥判定基準を算出し、制御部113へ出力する。欠陥検出部120は、制御部113を介して入力された欠陥判定基準を用い欠陥判定を実施する。図5A~図5Cは、欠陥検出部120から出力される前記欠陥候補データと、LSIテスタ140から出力される前記良否判定データの一例と、欠陥対応付け算出部111にて対応付けされたデータの一例を示す図である。図5Aに示した欠陥候補データ501は、欠陥検出部120にて検出された各欠陥候補に対し、欠陥ID511、ウェハID512、レイヤNo513、チップNo514、検出座標515、特徴量516などのデータが付与されている。図5Bに示した良否判定データ502は、欠陥ID511、ウェハID512、レイヤNo513、チップNo514、検出座標515と、LSIテスタ140にて電気的特性検査の良否判定結果517である、正常もしくは異常というラベルが付与されている。欠陥対応付け算出部111は、ウェハID512、レイヤNo513、チップNo514、検出座標515などのデータに基づき、LSIテスタにて検査した箇所と、欠陥検出部120にて検出した欠陥候補との対応付けを行う。図5Cに示した対応付け後データ503には、新たに欠陥ID521を付与する。また、対応付け後データ503には、欠陥検出部とLSIテスタのいずれか一方からしか検出されず、対応付けができなかったデータを含めることもできる。この場合、前記特徴量と前記良否判定結果のいずれか一方のみを持つデータとなる。図6は判定基準算出部112の構成の一例を示す図である。判定基準算出部112は、対応付け後データ入力部601、特徴空間作成部602、決定境界算出部603、判定基準出力部604を備えている。特徴空間作成部602では、欠陥対応付け算出部111から出力された、対応付け後のデータを、対応付け後データ入力部601を介して受け取り、前記した特徴量からなる特徴空間を作成する。特徴空間は、複数の特徴量からなる多次元特徴空間としても良いし、単一の特徴量または、複数の特徴量を統合した特徴量からなる一次元特徴空間としても良い。特徴量の統合方法は、ユーザが任意に決定した重みに基づき統合しても良いし、一般的な主成分分析法や判別分析法などの方法を利用しても良い。決定境界算出部603は、前記特徴空間内の各欠陥候補が持つ、前記良否判定の結果である正常異常の情報に基づき、欠陥判定基準となる決定境界を算出し、判定基準出力部604を介して制御部113に判定基準を出力する。決定境界の算出方法は、一般的な分類法を適用することもできる。例えば、決定木による分類、サポートベクターマシンによる分類、最近傍則に基づく分類などである。図7は本実施例における、前記特徴空間と前記決定境界の一例を示す図である。二次元の特徴量からなる特徴空間700内に、前記良否判定結果が正常であった欠陥候補701と、前記良否判定結果が異常であった欠陥候補702がプロットされている。また、LSIテスタからの良否判定結果を持たないデータ703も合わせてプロットされている。図中の直線704は、前記正常であった欠陥候補701と前記異常であった欠陥候補702とを分離する決定境界である。ここでは、線形識別器により算出した決定境界704の例を示したが、非線形の識別器により、曲線にて正常と異常を分離する決定境界を算出しても良い。さらに、二次元の特徴空間の例を示したが、一次元または、二次元以上の特徴空間により決定境界を算出することもできる。図8は特徴空間と正常ラベルを持つ欠陥候補のみに基づき算出した前記決定境界の一例を示す図で、正常と異常を分離する決定境界を曲線にて表した場合を示す。ここで、対応付け後のデータ503が、前記良否判定結果に異常を含まない場合、正常の欠陥候補のみで決定境界を算出する。前記特徴空間内で、正常ラベルを持つ欠陥候補からはずれた欠陥候補を異常とするような決定境界を算出する。ここでの決定境界算出方法は、一般的な、マハラノビス距離に基づく方法やワンクラスサポートベクターマシンなどのワンクラス識別器を用いて算出することができる。図9は本実施例における、欠陥判定基準を算出する際の動作の流れを図4に示した構成に対応させて示す図である。感度調整部110の制御部113は、LSIテスタ140から出力された良否判定結果を読み込みS901、欠陥検出部120から出力された欠陥候補データを読み込むS902。次に、制御部113からの出力を受けて対応付け算出部111にて欠陥候補データと良否判定結果との対応付けを実施しS903、欠陥判定基準算出部112にて、対応付け後のデータに基づき、欠陥判定基準を算出するS904。最後に算出された欠陥判定基準を記憶装置114に格納するS905。図11は本実施例における、欠陥判定基準算出時のユーザインターフェースを示す図である。本実施例におけるユーザインターフェースの表示画面1100は、検出した欠陥のウェハ上の分布を示すウェハマップ表示領域1101、このウェハマップ表示領域1101に表示された欠陥のうちポインタで指示された欠陥の情報を表示する領域1102、欠陥候補の画像を正常パターンの画像と対応付けて表示する領域1103、ウェハマップ表示領域1101に表示された欠陥について特徴量空間での分布を表示する領域1104で構成されている。特徴量空間分布表示領域1104では、LSIテスタ140からの良否判定情報を用いる前の欠陥判定しきい値を点線1105で、また、LSIテスタ140からの良否判定情報を用いて作成した欠陥判定しきい値を実線1106で表示する。上記データは、ウェハ毎、レイヤ毎に確認する事ができる。以下において、本発明の欠陥検査技術欠陥検査方法および欠陥検査装置の第2の実施例を図12から図16を用いて、詳細に説明する。本発明のパターン検査技術の第2の実施例として、半導体ウェハの設計情報に基づき、外観検査装置により検査を実施する領域と、LSIテスタにより検査を実施する領域とを分割することで、半導体ウェハにおける検査カバー率向上と、検査時間の短縮を実現する欠陥検査技術欠陥検査方法および欠陥検査装置について説明する。図12は第2の実施例における、検査領域を外観検査装置とLSIテスタで分担することを特徴とする、半導体検査システムの構成の一例を示す図である。検査領域設定部190は、記憶装置191から半導体ウェハの設計情報を受け取り、外観検査装置100-1~3にて検査する領域と、LSIテスタ140にて検査する領域を決定し、外観検査装置100-1~3とLSIテスタ140に検査領域情報を出力する。外観検査装置100-1~3は、前記検査領域情報に基づき、検査対象領域に対し、検査を実施する。なお、外観検査装置100-1~3は実施例1で説明したものと同様の動作のため、説明は割愛する。図13は、実施例2における、検査領域設定部190において、設定される前記検査領域情報の一例を示す図である。半導体ウェハ101の設計情報1301には、配線1302が存在する領域とそれ以外の領域があり、LSIテスタ140は、配線領域1302に対して検査を実施する。しかし、LSIテスタにより全ての配線領域を検査すると、検査コストが増大する場合、もしくは、検査そのものが不可能である場合がある。そこで、検査領域情報1311として、LSIテスタ140では検査できないパターンが存在する領域を外観検査装置による検査領域1312と、LSIテスタによる検査領域1313に領域を分け、欠陥検査を実施する。即ち、実施例2においては、LSIテスタ140では検査できないパターンが存在する領域を外観検査装置100-1~3でカバーするように外観検査装置100-1~3の検査領域を設定する。多層の半導体ウェハを対象とする場合、設計情報1301は複数のレイヤから構成されているため、この検査領域はレイヤ毎に設定する。また、検査領域の設定は、検査実施前に設定する必要があり、形成される回路パターンに基づき自動的に設定することもできるし、ユーザにより任意に設定する事もできる。図14は、実施例2における、外観検査装置100にて欠陥検査を実施する際の動作の流れを示す図である。所定の工程130を経て、欠陥検査装置100に試料が搬入されるS1401。次に、欠陥検査装置100は検査領域設定部190から入力した検査対象領域を読み込むS1402。画像比較部107は検査対象領域の画像の取り込みを実施しS1403、特徴量を算出するS1404。欠陥候補検出部107-3は、記憶装置114に格納されている判定基準704を、パラメータ設定部107-4を介して読み込みS1405、前記特徴量と前記欠陥判定基準に基づき欠陥判定を実施するS1406。欠陥判定の結果をユーザインターフェース部108-2に出力するS1407。図15は、実施例2における、LSIテスタ140にて欠陥検査を実施する際の動作の流れを示す図である。まず、LSIテスタ140に試料が搬入されるS1501。次に、検査領域設定部190から入力した検査対象領域を読み込みS1502、テストパターンの設定を実施するS1503。設定したテストパターンに沿って、テストを実施しS1504、得られた良否判定結果を外観検査装置100とユーザインターフェース部に出力するS1505。図16は、実施例2における、検査に先立って行う欠陥判定基準を算出する際の動作の流れを示す図である。実施例1では、LSIテスタの良否判定結果と、外観検査装置の出力である欠陥候補データを対応付けし、欠陥判定基準を算出したが、実施例2では、外観検査装置とLSIテスタは互いに異なる領域に対して検査を実施しているため、対応付けができない。実施例2では、LSIテスタによる検査を実施した領域の画像を別途、外観検査装置100図12に示した複数の外観検査装置100-1~3を纏めて外観検査装置100と記すにて取り込み、得られた特徴量を利用し判定基準の算出を実施する。まず、外観検査装置100は、検査領域設定部190が出力した検査対象領域を読み込みS1601、試料を搬入しS1602、LSIテスタ140が検査を実施した領域の画像を取得S1603、特徴量を算出するS1604。次に、LSIテスタの良否判定結果を読込みS1605、対応付け算出部111にて欠陥候補データと良否判定結果との対応付けを実施S1606し、欠陥判定基準算出部112にて、対応付け後のデータに基づき、欠陥判定基準を算出するS1607。最後に算出された欠陥判定基準を記憶装置114に格納するS1608。以下において、本発明の欠陥検査技術欠陥検査方法および欠陥検査装置の第3の実施例を図17により、詳細に説明する。本発明のパターン検査技術の実施例3として、実施例2で説明した欠陥検査技術において、外観検査装置の検査画像取得部と欠陥判定部を分けて、欠陥検査を実施する形態について説明する。図17は、実施例3における、検査領域を外観検査装置とLSIテスタで分担することを特徴とする半導体検査システムの構成の一例を示す図である。各工程130間では画像取得部160-1~3による画像取得のみを実施し、取得した画像は画像バッファ170に格納する。欠陥検出部121と感度調整部110から構成される欠陥判定画像処理部150は、画像バッファ170より画像を受け取り、欠陥検出を行う。欠陥判定部121は、実施例1及び2で説明した欠陥検出部120から、画像取得に係わる部分を除いた、欠陥判定部のみを有する。感度調整部110は、実施例1及び2と同様であるため、説明は割愛する。本実施例の構成によれば、欠陥判定画像処理部150は共通化が可能であるため、低コスト化が実現でき、設置面積も縮小可能である。前記画像取得と、それに対する前記欠陥判定画像処理は、検査領域設定部190から入力した検査対象領域に対して実施される。実施の形態1で示した欠陥検出部120では、水平方向に連続的に移動する走査型のステージ102による構成の一例を示したが、検査の効率化を実現するため、外観検査装置の1視野分ずつ間欠的にステップ移動するステップアンドリピート型のステージを採用しても良い。各工程間では画像取得のみを実施するため、前記試料を装置に留める時間を短縮することができる。さらに、欠陥判定画像処理は、LSIテスタによる良否判定処理が実施されるまでに、処理が終了していれば良いため、通常の工程間での処理と比較し、高精度な処理を実施することができる。高精度な欠陥判定処理の一例として、非特許文献1では、変調照明を用いた超解像顕微法において、多数の照明シフトと共に複数像を取得し、逐次的解像アルゴリズムにより解像計算を行う方法が提案されている。提案された手法は、解像計算に時間がかかるが、解像度の高い画像を得ることが可能である。このとき、前記イメージセンサ106は二次元カメラとしてもよい。上記に説明した実施例1~3では、外観検査装置として暗視野検査装置による実施例を示したが、明視野検査装置、SEM式検査装置など、全ての方式の検査装置に適用することができる。図18は、SEM式検査装置の構成の一例を示す図である。実施例1で図2を用いて説明した暗視野式検査装置と同じ、または同等の動作をする部分は同一の番号を付けた。1800はSEMを示す、SEM1800は、電子線源1801から照射された電子ビームはコンデンサーレンズ1802、1803を通過した後、電子線軸調整器1804により非点収差やアライメントずれを補正される。走査ユニット1805、1806により電子ビームを偏向し、電子ビームを照射する位置を制御された後。電子ビームは対物レンズ1807により収束されてウェハ101の撮像対象箇所1850に対して照射される。撮像対象箇所1850からはこの結果、2次電子と反射電子が放出され、2次電子および反射電子は1810の一次電子線通過穴を有した反射板に衝突し,そこで発生した二次電子が1811の電子検出器により検出する。1811で検出された2次電子および反射電子はA/Dコンバータ1812でデジタル信号に変換され、画像比較処理部107送られる。実施の形態3で示した、ステップアンドリピート方式の検査は、SEM式検査装置においても検査効率を向上させることが可能である。さらに、異なる方式の外観検査装置を組み合わせることも可能である。図19は光学式検査装置とSEM式検査装置における役割分担の一例を示すチップ1903上に形成された配線パターンの拡大図である。開口部1901に対してはSEM式検査装置による検査を実施し、配線部1902は光学式検査装置による検査を実施する。また、上記実施例1~3では、本発明の対象として、半導体デバイスの検査をする場合について説明したが、本発明はこれに限定されるものではなく、例えばTFTパネルの製造工程およびその評価、ハードディスクのGMRヘッド製造工程における欠陥の検査およびその評価、プリント基板における欠陥の検査およびその評価などいずれの対象に対しても適用することができる。さらに、LSIテスタにて、正常と異常の2つに判定する例を示したが、配線の抵抗値などの判定にも応用する事ができる。"