"主面を持つ配線基板と、該配線基板の主面上に配置された半導体チップと、前記配線基板の主面と前記半導体チップの裏面との間に設けられた接着層と、を含む半導体装置において、前記接着層が、前記配線基板の主面と前記半導体チップの裏面との間に隙間ができるように介装された、少なくとも1片の接着部材から成る、ことを特徴とする半導体装置。前記半導体チップは、その主面上に複数個の電極パッドを持ち、前記接着部材は、前記複数個の電極パッドと対向する位置に配置されている、請求項1に記載の半導体装置。前記複数個の電極パッドは、前記半導体チップの主面上の対向する2辺の周辺領域に沿って配置されており、前記接着部材は、前記2辺の周辺領域と対向した、2片から成る、請求項2に記載の半導体装置。前記複数個の電極パッドは、前記半導体チップの主面上の中央領域に沿って配置されており、前記接着部材は、前記中央領域と対向した、1片から成る、請求項2に記載の半導体装置。前記配線基板は、その主面上に、前記複数個の電極パッドとそれぞれ複数本のワイヤを介して電気的に接続される複数個の接続パッドを持ち、前記配線基板の主面上に、前記半導体チップと前記複数本のワイヤを覆う封止樹脂層を更に備える、請求項2乃至4のいずれか1つに記載の半導体装置。主面を持つ配線基板と、該配線基板の主面上に配置された第1の半導体チップと、前記第1の半導体チップの裏面と前記配線基板の主面との間に設けられた第1の接着層と、前記第1の半導体チップの主面上に配置された第2の半導体チップと、前記第2の半導体チップの裏面と前記第1の半導体チップの主面との間に設けられた第2の接着層と、を含む半導体装置において、前記第2の接着層が、前記第2の半導体チップの裏面と前記第1の半導体チップの主面との間に隙間ができるように介装された、少なくとも1片の第2の接着部材から成る、ことを特徴とする半導体装置。前記第1の半導体チップは、その主面上に複数個の第1の電極パッドを持ち、前記第2の半導体チップは、その主面上に複数個の第2の電極パッドを持ち、前記第2の接着部材は、前記複数個の第2の電極パッドと対向する位置に配置されている、請求項6に記載の半導体装置。前記複数個の第2の電極パッドは、前記第2の半導体チップの主面上の対向する2辺の周辺領域に沿って配置されており、前記第2の接着部材は、前記第2の半導体チップの前記2辺の周辺領域と対向した、2片から成る、請求項7に記載の半導体装置。前記複数個の第2の電極パッドは、前記第2の半導体チップの主面上の中央領域に沿って配置されており、前記第2の接着部材は、前記第2の半導体チップの前記中央領域と対向した、1片から成る、請求項7に記載の半導体装置。前記第1の接着層が、前記配線基板の主面と前記第1の半導体チップの裏面との間に隙間ができるように介装された、少なくとも1片の第1の接着部材から成り、前記第1の接着部材は、前記複数個の第1の電極パッドと対向する位置に配置されている、請求項7に記載の半導体装置。前記複数個の第1の電極パッドは、前記第1の半導体チップの主面上の対向する2辺の周辺領域に沿って配置されており、前記第1の接着部材は、前記第1の半導体チップの前記2辺の周辺領域と対向した、2片から成る、請求項10に記載の半導体装置。前記配線基板は、その主面上に、前記複数個の第1の電極パッドおよび前記複数個の第2の電極パッドとそれぞれ複数本のワイヤを介して電気的に接続される複数個の接続パッドを持ち、前記配線基板の主面上に、前記第1の半導体チップ、前記第2の半導体チップ、および前記複数本のワイヤを覆う封止樹脂層を更に備える、請求項7乃至11のいずれか1つに記載の半導体装置。しかしながら、特許文献1に開示された半導体装置では、次に述べるような問題点がある。詳述すると、上チップの裏面に形成する絶縁層は、ウエハ状態で貼り付けられ、ウエハを個々のチップ毎に切断する際に同時に絶縁層を形成している。そのため、半導体ウエハのチップエリア外、不良チップのエリアに無駄な部分が多くなる。このような絶縁層は、一般的に、DAFDieAttachedFilmで形成されるが、DAFは高価な材料である。その結果、製造コストを低減するためには、上記無駄な部分の削減を検討する必要がある。本発明の第1の態様による半導体装置は、主面を持つ配線基板と、この配線基板の主面上に配置された半導体チップと、配線基板の主面と半導体チップの裏面との間に設けられた接着層と、を含む半導体装置であって、接着層が、配線基板の主面と半導体チップの裏面との間に隙間ができるように介装された、少なくとも1片の接着部材から成る、ことを特徴とする。本発明の第2の態様による半導体装置は、主面を持つ配線基板と、この配線基板の主面上に配置された第1の半導体チップと、第1の半導体チップの裏面と配線基板の主面との間に設けられた第1の接着層と、第1の半導体チップの主面上に配置された第2の半導体チップと、第2の半導体チップの裏面と第1の半導体チップの主面との間に設けられた第2の接着層と、を含む半導体装置であって、第2の接着層が、第2の半導体チップの裏面と第1の半導体チップの主面との間に隙間ができるように介装された、少なくとも1片の第2の接着部材から成る、ことを特徴とする。本発明によると、半導体チップ又は第2の半導体チップを、配線基板又は第1の半導体チップの主面上に、半導体チップ又は第2の半導体チップより小さいサイズに個片化された少なくとも1片の接着部材から成る接着層又は第2の接着層を介して搭載しているので、半導体チップ又は第2の半導体チップと配線基板又は第1の半導体チップとの接着面積を小さくすることができる。その結果、半導体チップ又は第2の半導体チップにかかる応力やストレスを緩和できるので、半導体装置の信頼性を向上させることができる。先ず、本発明の要点について説明する。本発明の第1の実施の形態に係る半導体装置では、半導体チップが、2片の接着部材例えば、個片化されたDAFDieAttachedFilmから成る接着層を介して、配線基板の主面の上方に配置される。半導体チップは、その主面上に、対向する2辺に沿って複数個の電極パッドが設けられている。それぞれの電極パッドは、配線基板の主面に配置された接続パッドと、Au、Cu等の導電性ワイヤで電気的に接続される。2片の接着部材は、複数個の電極パッドに対応し、半導体チップの対向する2辺に沿って配置される。配線基板の主面には、封止樹脂層が形成され、この封止樹脂層によって半導体チップのほぼ全面と複数本のワイヤが覆われる。第1の実施の形態に係る半導体装置は、その変形例として、半導体チップはその主面の中央領域に沿って複数個の電極パッドが設けられても良い。この場合、接着層は、1片の接着部材から成る。本発明の第2の実施の形態に係る半導体装置では、第1の半導体チップを第1の接着層を介して配線基板の主面上に搭載し、個片化した少なくも1片の第2の接着部材から成る第2の接着層が設けられた第2の半導体チップが、第1の半導体チップの主面上に搭載される。図1及び図2を参照して、本発明の第1の実施例に係る半導体装置20について説明する。図1は半導体装置20を示す断面図であり、図2は半導体装置20の概略構成を示す平面図である。尚、図2の平面図では、封止樹脂層図1の30が省略されている。ここでは、図1及び図2に示されるように、直交座標系X,Y,Zを使用している。図1及び図2に図示した状態では、直交座標系X,Y,Zにおいて、X軸方向は前後方向奥行方向であり、Y軸方向は左右方向幅方向であり、Z軸方向は上下方向高さ方向である。図示の半導体装置20は、1枚の配線基板22と、1個の半導体チップ24と、2片の接着部材接着層26と、複数本のワイヤ28と、封止樹脂層30と、複数個の半田ボール32を有する。配線基板22は、例えば、略矩形板状のガラスエポキシ基板から成る。配線基板22は、互いに対向する上面221a及び下面221bを持つ絶縁基材221と、この絶縁基材221の上面221a及び下面221bにそれぞれパターン形成された上側配線層図示せず及び下側配線層図示せずと、これら上側配線層及び下側配線層をそれぞれ覆うように形成された上側絶縁膜222及び下側絶縁膜223とを有している。配線基板22の上面配線層には複数個の接続パッド224が接続形成され、配線基板22の下側配線層には複数個のランド部225が接続形成されている。複数個の接続パッド224は、図2に示すように、配線基板22の上面22aの周縁部近傍に配置されている。図示の例では、複数個の接続パッド224は、後述する半導体チップ24を間に挟んで、左右方向Yに互いに離間して両側に配置され、前後方向Xに延在している。また、複数個のランド部225は、配線基板22の下面裏面22bに格子状に配置されている。複数個の接続バッド224と複数個のランド部225とは、それらに連続する配線と絶縁基材221を貫くビア226等により互いに接続されている。各接続パッド224には各ワイヤ28が接続され、各ランド部225には各半田ボール32が搭載される。上側絶縁膜222は、例えばソルダーレジストSRから構成される。上側絶縁膜222は、予め定められた所定の領域を除いて、絶縁基材221の上面221a全面に形成される。換言すると、上側絶縁膜222は、その一部が所定の領域に関して除去されており、一つ以上の開口部222aを有している。これら開口部222aは、複数個の接続パッド224が形成された領域及びその周辺領域を露出させる。下側絶縁膜223も、例えばソルダーレジストSRから構成される。半導体チップ24は、略矩形の板状で、その上面主面24a側に所定の回路及び複数個の電極パッド241が形成されている。複数個の電極パッド241は、半導体チップ24の左右方向Yに対向する2辺に沿って配列形成されている。半導体チップ24は、2片の接着部材接着層26を介して、配線基板22の上面主面22aの上方に搭載されている。各接着部材接着層26は、例えば個片化されたDAFDieAttachedFilmから成る。接着部材接着層26は、複数個の電極パッド241に対応し、半導体チップ24の下面裏面24b側の左右方向Yに対向する2辺に沿って2つ配置されている。複数本のワイヤ28の各々は、例えば、Au、Cu等の導電性金属からなる。複数本のワイヤ28は、複数個の電極パッド241とこれらに対応する複数個の接続パッド224との間を電気的に接続する。換言すれば、複数個の電極パッド241は、配線基板22の複数個の接続パッド224とそれぞれ複数本のワイヤ28で電気的に接続されている。封止樹脂層30は、絶縁性樹脂からなり、配線基板22の主面上面22a側に形成されている。すなわち、封止樹脂層30によって、半導体チップ24のほぼ全面と複数本のワイヤ28とが覆われる。換言すれば、本第1の実施例による半導体装置20は、主面22aを持つ配線基板22と、この配線基板22の主面22a上に配置された半導体チップ24と、配線基板22の主面22aと半導体チップ24の裏面24bとの間に設けられた接着層と、を含む半導体装置であって、上記接着層が、配線基板22の主面22aと半導体チップ24の裏面24bとの間に隙間ができるように介装された、少なくとも1片の接着部材26から成る、ことを特徴とする。すなわち、本第1の実施例による半導体装置20では、半導体チップ24を、配線基板22の主面22a上に、半導体チップ24より小さいサイズに個片化された少なくとも1片の接着部材26から成る接着層により搭載している。次に、第1の実施例に係る半導体装置20に係る効果について説明する。第1に、半導体チップ24を、配線基板22の主面上面22aに、半導体チップ24より小さいサイズに個片化された少なくとも1片の接着部材26から成る接着層により搭載しているので、配線基板22に対する半導体チップ24の接着面積を小さくすることができる。その結果、半導体チップ24、接着層接着部材26、配線基板22の熱膨張係数による半導体チップ24にかかる応力やストレスが緩和される。したがって、この応力ストレスに起因した半導体チップ24のチップ反りやチップクラックの発生も低減できる。それにより、半導体装置20の信頼性を向上させることができる。第2に、半導体チップ24の周囲、ほぼ全面接着層接着部材26の接続部分を除くを、同一の封止樹脂層30で包み込むように構成される。その結果、半導体装置20の耐湿性を向上させることができる。第3に、個片化された接着層接着部材26を用いることで、不良チップやウエハの外周領域の無駄な部分に接着層を形成することがなくなる。その結果、半導体装置20の部品コストを低減できる。第4に、個片化された接着層接着部材26を用いているが、半導体チップ24の複数個の電極パッド241の下方に接着層接着部材26を配置している。そのため、接着層接着部材26がワイヤボンディング時の支えとなり、良好にワイヤ接続できる。第5に、半導体チップ24の裏面下面24b側の対向する2辺に沿って2片の接着部材26を配置し、当該2辺に平行な方向で封止樹脂層30を充填している。そのため、ボイドを発生することなく、半導体チップ24と配線基板22との間の隙間に封止樹脂層30を充填させることができる。図3は、半導体装置20の組立フローを示す断面図である。図3aを参照して、配線母基板33は、位置決め穴図示せずが形成された枠部図示せずに囲まれた領域に、マトリックス状に配置された複数の製品形成部34を有する。製品形成部34の各々には、配線母基板33の上面主面33a上に複数個の接続パッド224が形成され、配線母基板33の下面裏面33b上に複数個のランド部225が形成されている。これら製品形成部34が後にダイシングライン36に沿って個々に切断され、配線基板22となる。次に、図3bに示されるように、配線母基板33の主面上面33a上の複数の製品形成部34に、複数個の半導体チップ24を形成する。各半導体チップ24は、その裏面下面24bに設けられた2片の接着部材26から成る接着層により、配線母基板33の主面33a上に接着固定される。したがって、半導体チップ24の裏面下面24bと配線母基板33の主面上面33aとの間には、2片の接着部材26間に挟まれた隙間38が形成される。引き続いて、図3bに示されるように、半導体チップ24の複数個の電極パッド241と対応する複数個の接続パッド224との間を、それぞれ、複数本のワイヤ28により接続する。次に、図3cに示されるように、配線母基板33の主面上面33a側に、一括モールドによって封止樹脂層30を形成する。このとき、封止樹脂層30は、上記隙間38にも充填される。次に、図3dに示されるように、配線母基板33の上下を引っ繰り返して、配線母基板33の裏面下面33b側の複数個のランド部225にそれぞれ複数個の半田ボール32を搭載する。これらの半田ボール32が、半導体装置20の外部端子として利用される。複数個の半田ボール32の搭載は、例えば、複数個のランド部225に対応して配列形成された複数の吸着孔を備える吸着機構図示せずを用いて行なうことができる。この場合、吸着機構に複数個の半田ボール32を吸着保持させ、保持された複数個の半田ボール32にフラックスを転写形成して、配線母基板32の複数個のランド部225に一括搭載する。その後、リフロー処理により、複数個の半田ボール32と複数個のランド部225との間を接続固定する。次に、図3eに示されるように、封止樹脂層30をダイシングテープ40に接着し、封止樹脂層30及び配線母基板32をダイシングテープ40に支持させる。それから図示しないダイシングブレードを用いて、配線母基板32及び封止樹脂層30をダイシングライン36図3a参照に沿って縦横に切断する。これにより、配線母基板32は、製品形成部34毎に個片化される。その後、個片化された製品形成部34及び封止樹脂層30をダイシングテープ40からピックアップすることで、図1に示すような半導体装置20が得られる。換言すれば、本第1の実施例による半導体装置20の製造方法は、主面22aを持つ配線基板22を準備し、配線基板22の主面22a上に、少なくとも1片の接着部材26から成る接着層を介して、配線基板22の主面22aと半導体チップ24の裏面24との間に隙間38ができるように、半導体チップ24を搭載する。図4を参照して、半導体チップ24の裏面24bへ2片の接着部材26から成る接着層を形成する工程について説明する。まず、図示しない接着シートを所定のサイズに個片化することで、複数の個片の接着部材26が準備される。個片の接着部材26は、例えば電極パッド241のサイズが80μm幅の場合、約2倍の幅の160μm幅で構成される。次に、図4aに示されるように、供給ステージ42上に所定の間隔で、2片の接着部材26を載置する。供給ステージ42上に載置された2片の接着部材26は、供給ステージ42の吸着孔42aから吸引されることで所定の位置に保持固定される。本実施例では、半導体チップ24の複数個の電極パッド241が形成された2辺に対応する間隔で、2片の接着部材26が配置される。次に、図4bに示されるように、ボンディングツール44で半導体チップ24の主面上面24aを保持し、所定の間隔で配置された2片の接着部材26に、複数個の電極パッド241が形成された辺が対応するように位置あわせされる。そして、図4cに示されるように、ボンディングツール44により加熱された半導体チップ24の裏面下面24bを2片の接着部材26に押し付ける。これにより、2片の接着部材26は半導体チップ24の裏面24bに接着され、図4dに示されるように、選択的に2片の接着部材26が貼り付けられた半導体チップ24が得られる。その後、ボンディングツール44に保持された半導体チップ24は、ボンディング温度まで加熱され、2片の接着部材26から成る接着層も溶融される。そして、半導体チップ24を、図4eに示されるように、ボンディングステージ46上の配線基板22の主面上面22aの上方に搭載する。その後、所定の温度でキュアすることで、2片の接着部材接着層26が硬化され、半導体チップ24と配線基板22との間に隙間38を形成するように、半導体チップ24を配線基板22の主面22a上に搭載できる。このように、半導体チップ24の裏面24bに、2片の接着部材26から成る接着層を形成するように構成したことで、不良チップやチップエリア外の部分への接着層を形成することなく、接着シートを利用できる。[変形例1]図5及び図6を参照して、本発明の第1の実施例の第1の変形例に係る半導体装置20Aについて説明する。図5は半導体装置20Aを示す断面図であり、図6は半導体装置20Aの概略構成を示す平面図である。図1及び図2に示した半導体装置20と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。図示の半導体装置20Aは、第1の実施例に係る半導体装置20とほぼ同様に構成されており、半導体チップ24Aは、その上面主面24Aa上に、中央領域に沿って複数個の電極パッド241Aが設けられており、当該半導体チップ22Aが、1片の接着部材26から成る接着層を介して、配線基板22の主面上面22aの上方に搭載されている点で、第1の実施例に係る半導体装置20と異なる。本第1の変形例の半導体装置20Aも、上記第1の実施例に係る半導体装置20と同様の効果が得られると共に、さらに、配線基板22に対する半導体チップ24Aの接着面積を低減できるため、半導体チップ24Aにかかる応力ストレスを低減できる。次に、図7及び図8を参照して、本発明の第2の実施例に係る半導体装置50について説明する。図7は半導体装置50を示す断面図であり、図8は半導体装置50の概略構成を示す平面図である。尚、図8の平面図では、封止樹脂層図7の60、第2の半導体チップ図7の54、および複数本の第2のワイヤ図7の58が省略されている。ここでは、図7及び図8に示されるように、直交座標系X,Y,Zを使用している。図7及び図8に図示した状態では、直交座標系X,Y,Zにおいて、X軸方向は前後方向奥行方向であり、Y軸方向は左右方向幅方向であり、Z軸方向は上下方向高さ方向である。図示の半導体装置50は、1枚の配線基板52と、第1の半導体チップ53と、第2の半導体チップ54と、第1の接着層55と、2片の第2の接着部材56から成る第2の接着層と、複数本の第1のワイヤ57と、複数本の第2のワイヤ58と、封止樹脂層60と、複数個の半田ボール62とを有する。配線基板52は、例えば、略矩形板状のガラスエポキシ基板から成る。配線基板52は、互いに対向する上面521a及び下面521bを持つ絶縁基材521と、この絶縁基材521の上面521a及び下面521bにそれぞれパターン形成された上側配線層図示せず及び下側配線層図示せずと、これら上側配線層及び下側配線層をそれぞれ覆うように形成された上側絶縁膜522及び下側絶縁膜523とを有している。配線基板52の上面配線層には複数個の接続パッド524が接続形成され、配線基板52の下側配線層には複数個のランド部525が接続形成されている。複数個の接続パッド524は、図8に示すように、配線基板52の主面上面52aの周縁部近傍に配置されている。図示の例では、複数個の接続パッド524は、後述する第1の半導体チップ53を間に挟んで、左右方向Yに互いに離間して両側に配置され、前後方向Xに延在している。また、複数個のランド部525は、配線基板52の裏面下面52bに格子状に配置されている。複数個の接続バッド524と複数個のランド部525とは、それらに連続する配線と絶縁基材521を貫くビア526等により互いに接続されている。各接続パッド524には第1及び第2のワイヤ57、58が接続され、各ランド部525には各半田ボール62が搭載される。上側絶縁膜522は、例えばソルダーレジストSRから構成される。上側絶縁膜522は、予め定められた所定の領域を除いて、絶縁基材521の上面521a全面に形成される。換言すると、上側絶縁膜522は、その一部が所定の領域に関して除去されており、一つ以上の開口部522aを有している。これら開口部522aは、複数個の接続パッド524が形成された領域及びその周辺領域を露出させる。下側絶縁膜523も、例えばソルダーレジストSRから構成される。第1の半導体チップ53は、略矩形の板状で、その主面上面53a側に所定の回路及び複数個の第1の電極パッド531が形成されている。複数個の第1の電極パッド531は、第1の半導体チップ53の左右方向Yに対向する2辺に沿って配列形成されている。第1の半導体チップ53は、第1の接着層55を介して、配線基板52の主面上面52aの上方に搭載されている。第1の接着層55は、例えばDAFDieAttachedFilmから成る。第2の半導体チップ54は、第1の半導体チップ53と同様に、略矩形の板状で、その主面上面54a側に所定の回路及び複数個の第2の電極パッド541が形成されている。複数個の第2の電極パッド541も、第2の半導体チップ54の左右方向Yに対向する2辺に沿って配列形成されている。第2の半導体チップ54は、2片の接着部材56から成る第2の接着層を介して、第1の半導体チップ53の主面上面53aの上方に搭載されている。各接着部材56は、例えば個片化されたDAFDieAttachedFilmから成る。2片の接着部材56は、複数個の第2の電極パッド541に対応し、第2の半導体チップ54の裏面下面54b側の左右方向Yに対向する2辺に沿って2つ配置されている。複数本の第1及び第2のワイヤ57、58の各々は、例えば、Au、Cu等の導電性金属からなる。複数本の第1のワイヤ57は、複数個の第1の電極パッド531とこれらに対応する複数個の接続パッド524との間を電気的に接続する。複数本の第2のワイヤ58は、複数個の第2の電極パッド541とこれらに対応する複数個の接続パッド524との間を電気的に接続する。換言すれば、複数個の第1及び第2の電極パッド531、541は、配線基板52の複数個の接続パッド524と、それぞれ、複数本の第1及び第2のワイヤ57、58で電気的に接続されている。封止樹脂層60は、絶縁性樹脂からなり、配線基板52の主面上面52a側に形成されている。すなわち、封止樹脂層60によって、第1及び第2の半導体チップ53、54のほぼ全面と複数本の第1及び第2のワイヤ57、58とが覆われる。換言すれば、本第2の実施例による半導体装置50は、主面52aを持つ配線基板52と、この配線基板52の主面52a上に配置された第1の半導体チップ53と、第1の半導体チップ53の裏面53bと配線基板52の主面52aとの間に設けられた第1の接着層55と、第1の半導体チップ53の主面53a上に配置された第2の半導体チップ54と、第2の半導体チップ54の裏面54bと第1の半導体チップ53の主面53aとの間に設けられた第2の接着層と、を含む半導体装置であって、上記第2の接着層が、第2の半導体チップ54の裏面54bと第1の半導体チップ53の主面53aとの間に隙間ができるように介装された、少なくとも1片の第2の接着部材56から成る、ことを特徴とする。本第2の実施例の半導体装置50も、上記第1の実施例に係る半導体装置20と同様の効果が得られると共に、複数の半導体チップ53、54を搭載することで、半導体装置50の大容量化或いは高機能化を図ることができる。また、第2の半導体チップ54の2片の第2の接着部材56から成る接着層が、第1の半導体チップ53と配線基板52とを接続する複数本の第1のワイヤ57を包み込むように配置されるので、モールド時の封止樹脂層60の流動によるワイヤ流れ、ワイヤショートの発生を低減できる。図9は、半導体装置50の組立フローを示す断面図である。図9aを参照して、配線母基板63は、位置決め穴図示せずが形成された枠部図示せずに囲まれた領域に、マトリックス状に配置された複数の製品形成部64を有する。製品形成部64の各々には、配線母基板63の主面上面63a上に複数個の接続パッド524が形成され、配線母基板63の裏面下面63b上に複数個のランド部525が形成されている。これら製品形成部64が後にダイシングライン66に沿って個々に切断され、配線基板52となる。次に、図9bに示されるように、配線母基板63の主面上面63a上の複数の製品形成部64に、複数個の第1の半導体チップ53を搭載する。各第1の半導体チップ53は、その裏面下面53bに設けられた第1の接着層55により、配線母基板63の主面63a上に接着固定される。引き続いて、図9bに示されるように、第1の半導体チップ53の複数個の第1の電極パッド531と対応する複数個の接続パッド524との間を、それぞれ、複数本の第1のワイヤ57により接続する。次に、図9cに示されるように、複数個の第1の半導体チップ53の主面上面53a上に、複数個の第2の半導体チップ54を搭載する。各第2の半導体チップ54は、その裏面下面54bに設けられた2片の第2の接着部材56から成る第2の接着層により、対応する第1の半導体チップ53の主面53a上に接着固定される。したがって、第2の半導体チップ54の裏面下面54bと第1の半導体チップ53の主面上面53aとの間には、2片の第2の接着部材56間に挟まれた隙間68が形成される。引き続いて、図9cに示されるように、第2の半導体チップ54の複数個の第2の電極パッド541と対応する複数個の接続パッド524との間を、それぞれ、複数本の第2のワイヤ58により接続する。次に、図9dに示されるように、配線母基板63の主面上面63a側に、一括モールドによって封止樹脂層60を形成する。このとき、封止樹脂層60は、上記隙間68にも充填される。次に、図9eに示されるように、配線母基板63の上下を引っ繰り返して、配線母基板63の裏面下面63b側の複数個のランド部525にそれぞれ複数個の半田ボール62を搭載する。これらの半田ボール62が、半導体装置50の外部端子として利用される。複数個の半田ボール62の搭載は、例えば、複数個のランド部525に対応して配列形成された複数の吸着孔を備える吸着機構図示せずを用いて行なうことができる。この場合、吸着機構に複数個の半田ボール62を吸着保持させ、保持された複数個の半田ボール62にフラックスを転写形成して、配線母基板63の複数個のランド部525に一括搭載する。その後、リフロー処理により、複数個の半田ボール62と複数個のランド部525との間を接続固定する。次に、図9fに示されるように、封止樹脂層60をダイシングテープ70に接着し、封止樹脂層60及び配線母基板63をダイシングテープ70に支持させる。それから図示しないダイシングブレードを用いて、配線母基板63及び封止樹脂層60をダイシングライン66図9a参照に沿って縦横に切断する。これにより、配線母基板63は、製品形成部64毎に個片化される。その後、個片化された製品形成部64及び封止樹脂層60をダイシングテープ70からピックアップすることで、図7に示すような半導体装置50が得られる。換言すれば、本第2の実施例による半導体装置50の製造方法は、主面52aを持つ配線基板52を準備し、この配線基板52の主面52a上に第1の接着層55を介して第1の半導体チップ53を搭載し、第1の半導体チップ53の主面53a上に配置された複数個の第1の電極パッド531と配線基板52の主面52a上に配置された複数個の接続パッド524とをそれぞれ複数本の第1のワイヤ57で電気的に接続し、第1の半導体チップ53上に、少なくとも1片の第2の接着部材56から成る第2の接着層を介して、第2の半導体チップ54の裏面54bと第1の半導体チップ53の主面53aとの間に隙間68ができるように、第2の半導体チップ54を搭載する。[変形例2]図10を参照して、本発明の第2の実施例の第2の変形例に係る半導体装置50Aについて説明する。図10は半導体装置50Aを示す断面図である。図7及び図8に示した半導体装置50と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。図示の半導体装置50Aは、第2の実施例に係る半導体装置50とほぼ同様に構成されており、第1の接着層55の代わりに、個片化されたDAFDieAttachedFilmから成る2片の第1の接着部材55Aから成る第1の接着層を用いる点で、第2の実施例に係る半導体装置50と異なる。本第2の変形例の半導体装置50Aも、上記第2の実施例に係る半導体装置50と同様の効果が得られる。[変形例3]図11を参照して、本発明の第2の実施例の第3の変形例に係る半導体装置50Bについて説明する。図11は半導体装置50Bを示す断面図である。図7及び図8に示した半導体装置50と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。図示の半導体装置50Bは、第2の実施例に係る半導体装置50とほぼ同様に構成されており、第2の半導体チップ54Aは、その主面上面54Aa上に、中央領域に沿って複数個の第2の電極パッド541Aが設けられており、当該第2の半導体チップ54Aが、1片の第2の接着部材56から成る第2の接着層を介して、第1の半導体チップ53の主面上面53aの上方に搭載されている点で、第2の実施例に係る半導体装置50と異なる。すなわち、第2の実施例に係る半導体装置50では、同じパッド配置の2つの半導体チップ53、54を積層搭載した場合について説明しているが、本第3の変形例の半導体装置50Bでは、異なるパッド配置の2つの半導体チップ53、54Aを積層搭載している。本第3の変形例の半導体装置50Bも、上記第1の実施例に係る半導体装置20と同様の効果が得られると共に、さらに、第2の半導体チップ54Aと第1の半導体チップ53との間の接着面積を低減できるため、第2の半導体チップ54Aにかかる応力ストレスを低減できる。以上、本発明者によってなされた発明をいくつかの実施例に即して具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更変形が可能であることは言うまでもない。例えば、上記第1及び第2の実施例では、配線基板上に、1個の半導体チップ或いは2個の半導体チップを搭載する場合について説明したが、配線基板上に、3個以上の半導体チップを積層搭載したMCPに対しても、本発明を適用することができる。この場合、半導体装置は、主面を持つ配線基板と、該配線基板の主面上に順次積層して配置された第1乃至第NNは3以上の整数の半導体チップと、前記第1の半導体チップの裏面と前記配線基板の主面との間に設けられた第1の接着層と、第n2≦n≦Nの半導体チップの裏面と第n-1の半導体チップの主面との間に設けられた第nの接着層と、を含む半導体装置において、少なくとも1つの第mmはnから選択された1つの接着層が、前記第mの半導体チップの裏面と前記第m-1の半導体チップの主面との間に隙間ができるように介装された、少なくとも1片の第mの接着部材から成る。また、上記第2の実施例では、配線基板上に、複数個の半導体チップが積層されたMCPについて説明したが、配線基板上に、複数個の半導体チップが並置されたMCPに対しても、本発明を適用することができる。さらに、上記実施例では、ガラスエポキシ基材からなる配線基板を備える半導体装置について説明したが、本発明は、ポリイミド基材からなるフレキシブル配線基板を備えた半導体装置に適用することもできる。本発明は、様々な半導体装置に搭載することができる。即ち、半導体装置は、それぞれ情報記憶機能を備えたCPUCentralProcessingUnit、MCUMicroControlUnit、DSPDigitalSignalProcessor、ASICApplicationSpecificIntegratedCircuit、ASSPApplicationSpecificStandardCircuit等の半導体製品全般に、本願発明が適用できる。また本願を適用したデバイスは、MCPマルチチップパッケージ以外に、SOCシステムオンチップやPOPパッケージオンパッケージ等の半導体装置に適用できる。また、トランジスタは、電界効果トランジスタFiledEffectTransistorFETであればよく、MOSMetalOxideSemiconductor以外にもMISMetalInsulatorSemiconductor、TFTThinFilmTransistor等の様々なFETに適用できる。トランジスタは、FET以外のトランジスタであっても良い。また、Pチャンネル型のトランジスタまたはPMOSトランジスタは、第1導電型のトランジスタ、Nチャンネル型のトランジスタまたはNMOSトランジスタは、第2導電型のトランジスタの代表例である。更に、P型の半導体基板に限らず、N型の半導体基板であっても良いし、SOISilicononInsulator構造の半導体基板であっても、それ以外の半導体基板であっても良い。上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。付記1主面を持つ配線基板を準備し、前記配線基板の主面上に、少なくとも1片の接着部材から成る接着層を介して、前記配線基板の主面と半導体チップの裏面との間に隙間ができるように、前記半導体チップを搭載する、半導体装置の製造方法。付記2前記半導体チップは、その主面上に、複数個の電極パッドを持ち、前記接着部材を、前記複数個の電極パッドと対向する位置に配置する、付記1に記載の半導体装置の製造方法。付記3前記複数個の電極パッドは、前記半導体チップの主面上の対向する2辺の周辺領域に沿って配置されており、2片の接着部材を前記2辺の周辺領域と対向して配置する、付記2に記載の半導体装置の製造方法。付記4前記複数個の電極パッドは、前記半導体チップの主面上の中央領域に沿って配置されており、1片の接着部材を前記中央領域と対向して配置する、付記2に記載の半導体装置の製造方法。付記5前記配線基板は、その主面上に、複数個の接続パッドを持ち、前記複数個の電極パッドと前記複数個の接続パッドとをそれぞれ複数本のワイヤで電気的に接続し、前記配線基板の主面上で、前記半導体チップと前記複数本のワイヤとを封止樹脂層で覆う、付記2乃至4のいずれか1つに記載の半導体装置の製造方法。付記6前記配線基板は、その裏面上に、前記複数個の接続パッドと当該配線基板を貫くビアを介してそれぞれ接続された複数個のランド部を持ち、前記複数個のランド部上にそれぞれ複数個の半田ボールを搭載する、請求項5に記載の半導体装置の製造方法。付記7主面を持つ配線基板を準備し、前記配線基板の主面上に第1の接着層を介して第1の半導体チップを搭載し、前記第1の半導体チップの主面上に配置された複数個の第1の電極パッドと前記配線基板の主面上に配置された複数個の接続パッドとをそれぞれ複数本の第1のワイヤで電気的に接続し、前記第1の半導体チップ上に、少なくとも1片の第2の接着部材から成る第2の接着層を介して、第2の半導体チップの裏面と前記第1の半導体チップの主面との間に隙間ができるように、前記第2の半導体チップを搭載する、半導体装置の製造方法。付記8前記第2の半導体チップは、その主面上に、複数個の第2の電極パッドを持ち、前記第2の接着部材を、前記複数個の第2の電極パッドと対向する位置に配置する、付記7に記載の半導体装置の製造方法。付記9前記複数個の第2の電極パッドは、前記第2の半導体チップの主面上の対向する2辺の周辺領域に沿って配置されており、2片の第2の接着部材を前記第2の半導体チップの2辺の周辺領域と対向して配置する、付記8に記載の半導体装置の製造方法。付記10前記複数個の第2の電極パッドは、前記第2の半導体チップの主面上の中央領域に沿って配置されており、1片の第2の接着部材を前記第2の半導体チップの中央領域と対向して配置する、付記8に記載の半導体装置の製造方法。付記11前記第1の接着層が、前記配線基板の主面と前記第1の半導体チップの裏面との間に隙間ができるように介装された、少なくとも1片の第1の接着部材から成り、前記第1の接着部材を、前記複数個の第1の電極パッドと対向する位置に配置する、付記7乃至10のいずれか1つに記載の半導体装置の製造方法。付記12前記複数個の第1の電極パッドは、前記第1の半導体チップの主面上の対向する2辺の周辺領域に沿って配置されており、2片の第1の接着部材を前記第1の半導体チップの2辺の周辺領域と対向して配置する、付記11に記載の半導体装置の製造方法。付記13前記複数個の第2の電極パッドと前記複数個の接続パッドとをそれぞれ複数本の第2のワイヤで電気的に接続し、前記配線基板の主面上で、前記第1の半導体チップ、前記第2の半導体チップ、前記複数本の第1のワイヤ、および前記複数本の第2のワイヤを封止樹脂層で覆う、付記8乃至12のいずれか1つに記載の半導体装置の製造方法。付記14前記配線基板は、その裏面上に、前記複数個の接続パッドと当該配線基板を貫くビアを介してそれぞれ接続された複数個のランド部を持ち、前記複数個のランド部上にそれぞれ複数個の半田ボールを搭載する、付記13に記載の半導体装置の製造方法。"