電源端子と、差動対のデータ端子である第1データ端子および第2データ端子とを少なくとも備えるコネクタと、内部回路とを接続する入出力回路であって、前記電源端子への外部からの給電を検出する電源検出回路と、前記第1データ端子および前記第2データ端子の電圧を監視することにより、チャージャーの種類を検出するチャージャー検出回路と、前記電源検出回路から給電検出の通知を受けた後、タイミングを調整して、前記チャージャー検出回路にチャージャーの種類検出処理の開始を指示する制御部と、を備えることを特徴とする入出力回路。前記チャージャー検出回路は、前記電源検出回路により外部からの給電が検出されると、前記チャージャーの種類検出処理を開始し、前記制御部は、前記電源検出回路から前記通知を受けた後、前記チャージャー検出回路に前記チャージャーの種類の再検出処理を指示することを特徴とする請求項1に記載の入出力回路。前記電源検出回路は外部電源で動作し、前記チャージャー検出回路および前記制御部は内部電源で動作し、前記制御部に、メインプロセッサからリセット信号が入力され、前記電源検出回路が外部からの給電を検出した後、前記チャージャー検出回路および前記制御部に内部電源が供給され、かつ前記制御部に前記リセット信号が入力されたとき、前記制御部は、前記チャージャー検出回路に前記チャージャーの種類検出処理の開始を指示することを特徴とする請求項1に記載の入出力回路。前記電源検出回路からの電源検出信号、メインプロセッサからのリセット信号および前記制御部からのチャージャー検出指示信号のすべてが有意なとき、前記チャージャー検出回路に有意な信号を出力し、いずれか一つでも非有意なとき、前記チャージャー検出回路に非有意な信号を出力する論理回路をさらに備えることを特徴とする請求項1から3のいずれかに記載の入出力回路。ある携帯機器に充電する場合、その機器専用のチャージャー以外で充電されることも多い。市場には専用のチャージャー以外の様々なチャージャーが存在する。これらチャージャーのチャージ電流は統一されていないため、チャージャーの種類を携帯機器内の充電回路に認識させる必要がある。しかしながら、コネクタに挿入すべきプラグソケットの形状や、ユーザによる挿入タイミングのずれや、電池切れなどにより、チャージャーの検出処理が正しく行われない場合がある。たとえば、チャージャーの種類を誤検出してしまう場合がある。本発明はこうした状況に鑑みなされたものであり、その目的は、コネクタに接続されたチャージャーの検出処理を正しく行う技術を提供することにある。本発明のある態様の入出力回路は、電源端子と、差動対のデータ端子である第1データ端子および第2データ端子とを少なくとも備えるコネクタと、内部回路とを接続する入出力回路であって、電源端子への外部からの給電を検出する電源検出回路と、第1データ端子および第2データ端子の電圧を監視することにより、チャージャーの種類を検出するチャージャー検出回路と、電源検出回路から給電検出の通知を受けた後、タイミングを調整して、チャージャー検出回路にチャージャーの種類検出処理の開始を指示する制御部と、を備える。本発明によれば、回路規模の増大を抑制しながら、コネクタに接続されたチャージャーの検出処理を正しく行うことができる。図1は、本発明の実施の形態に係る入出力回路10の構成を説明するための図である。入出力回路10は、コネクタ20と、内部回路である電源回路30および内部処理回路40とを接続する。以下、本明細書では入出力回路10、コネクタ20、電源回路30および内部処理回路40がスマートフォンに搭載される例を説明する。また、コネクタ20として、Micro-USBコネクタを採用する例を説明する。Micro-USBコネクタは、電源端子VBUS、グラウンド端子GND、差動対端子D、D-、識別線端子IDの5つの端子ピンで構成される。電源回路30は、電池31および充電回路32を含む。電池31には、リチウムイオン電池やニッケル水素電池が採用される。コネクタ20にチャージャーが接続されると、充電回路32による制御のもと、入出力回路10内の電源パスを介して当該チャージャーから電池31に電力が充電される。内部処理回路40は、メインプロセッサ41、第1回路51、第n回路5nを含む。メインプロセッサ41は、搭載される端末装置本実施の携帯では、スマートフォン全体を制御する。第1回路51、第n回路5nは、それぞれ専用の処理を実行する回路である。たとえば、画像処理回路、音声処理回路、PHYPhysicalLayerChip回路、UART回路などが該当する。メインプロセッサ41、第1回路51、第n回路5nは、コネクタ20に接続された装置たとえば、PCまたはアクセサリ機器たとえば、イヤホン、ヘッドフォン、マイクと入出力回路10を介して信号をやりとりする。入出力回路10は、電源スイッチ11、電源検出回路12、識別端子電圧検出回路13、チャージャー検出回路14、制御部15およびデータ線スイッチ部16を含む。入出力回路10の電源は、基本的に、VDD端子を介して電池31から供給される。なお、電源検出回路12の電源は、VBUS端子を介してコネクタ20に接続されたチャージャーから供給される。電源スイッチ11は、VBUS端子を介してコネクタ20に接続されたチャージャーから供給される電力を、VBUSOUT端子を介して電池31に導通させるか遮断させるかを切り替えるスイッチである。電源スイッチ11には、パワーMOSFETなどを採用することができる。電源スイッチ11の切り替えは電源検出回路12により制御される。電源検出回路12は、VBUS端子への外部からの給電を検出する。すなわち、コネクタ20にチャージャーが接続されたことを検出する。電源検出回路12は、VBUS端子への外部からの給電を検出すると、電源スイッチ11をオンするとともに、制御部15に電源検出を通知する。なお、制御部15から電源スイッチ11をオンすることの許可信号を受信してから電源スイッチ11をオンする設計であってもよい。識別端子電圧検出回路13は、ID端子の電圧を検出して制御部15に通知する。たとえば、識別端子電圧検出回路13はアナログ/デジタル変換器で構成できる。アクセサリ機器の多くは、そのID端子とGND端子間の抵抗値を自己の識別情報として利用している。したがって、コネクタ20のID端子の電圧を検出することにより、コネクタ20に接続されたアクセサリ機器の種別を、ほぼ特定することができる。チャージャー検出回路14は、DP端子およびDM端子の電圧を監視および検出することにより、チャージャーの種類を特定する。より具体的には、チャージャー検出回路14は、DP端子およびDM端子の少なくとも一方のオープン、プルアップ、プルダウンまたは両端子間のショートを検出する。また、チャージャー検出回路14は、プルアップ/プルダウンの種類プルアッププルダウン抵抗の違いも検出できる。チャージャー検出回路14は、検出結果を制御部15に通知する。制御部15は、入出力回路10全体を制御する。本実施の形態では、制御部15にI2Cシリアルコントローラを採用する例を説明する。この場合、制御部15は内部処理回路40からI2C_SCL端子を介してクロック信号を受ける。また、制御部15と内部処理回路40間はI2C_SDA端子を介してデータ信号がやりとりされる。また、制御部15は内部処理回路40にINTB端子を介して割込信号を供給する。さらに、制御部15は内部処理回路40からRESETB端子を介してハードウェアリセット信号を受ける。制御部15は充電回路32にCHG_DETB端子を介してチャージャー検出信号を供給する。また、制御部15は電源検出回路12、識別端子電圧検出回路13およびチャージャー検出回路14のそれぞれに制御信号を供給することができる。データ線スイッチ部16は、複数のスイッチを含み、内部処理回路40とDP端子およびDM端子を介して外部機器とやりとりされる各種信号のスイッチング制御を行う。なお、本明細書ではデータ線スイッチ部16のスイッチングには注目しないため、その詳細な内部構成の説明は省略する。図2は、本発明の実施の形態に係るチャージャー検出回路14の構成例を示す図である。当該チャージャー検出回路14は、第1コンパレータCP1、第2コンパレータCP2、第3コンパレータCP3および判定回路14aを備える。第1コンパレータCP1は、DP端子の電圧と、第1参照電圧Ref1とを比較し、その判定結果を判定回路14aに出力する。より具体的には、第1コンパレータCP1は、DP端子の電圧が第1参照電圧Refより高いときハイレベルを出力し、低いときローレベルを出力する。第2コンパレータCP2は、DM端子の電圧と、第2参照電圧Ref2とを比較し、その判定結果を判定回路14aに出力する。より具体的には、第2コンパレータCP2は、DM端子の電圧が第2参照電圧Ref2より高いときハイレベルを出力し、低いときローレベルを出力する。第3コンパレータCP3は、DM端子の電圧と、第3参照電圧Ref3とを比較し、その判定結果を判定回路14aに出力する。より具体的には、第3コンパレータCP3は、DM端子の電圧が第3参照電圧Ref3より高いときハイレベルを出力し、低いときローレベルを出力する。判定回路14aは、第1コンパレータCP1、第2コンパレータCP2および第3コンパレータCP3の出力結果に応じて、コネクタ20に接続されたチャージャーの種類を判定する。なお、判定回路14aは、第2コンパレータCP2の出力がローレベルで第3コンパレータCP3の出力がハイレベルのとき、DM端子の判定結果をミドルレベルと判定する。チャージャー検出回路14は、第1プルアップ回路、第1プルダウン回路、第2プルアップ回路、第2プルダウン回路、第1スイッチSW1および第2スイッチSW2をさらに備える。第1プルアップ回路は電源VDDに接続された定電流源CIS1を備え、定電流源CIS1は第1スイッチSW1を介してDP端子と接続し、DP端子をプルアップ可能な構成である。第1プルダウン回路は、グラウンドに接続された第1抵抗R1を備え、第1抵抗R1は第1スイッチSW1を介してDP端子と接続し、DP端子をプルダウン可能な構成である。第2プルアップ回路は電源VDDに接続された第2抵抗R2を備え、第2抵抗R2は第2スイッチSW2を介してDM端子と接続し、DM端子をプルアップ可能な構成である。第2プルダウン回路は、グラウンドに接続された第3抵抗R3を備え、第3抵抗R3は第2スイッチSW2を介してDM端子と接続し、DM端子をプルダウン可能な構成である。図2にて、第1抵抗R1の抵抗値は第3抵抗R3の抵抗値より高い値に設定される。たとえば、2倍に設定される。第2抵抗R2の抵抗値は非常に低く設定される。定電流源CIS1が流す電流値も非常に低く設定される。また、第1参照電圧Ref1、第2参照電圧Ref2および第3参照電圧Ref3の関係は、第3参照電圧Ref3<第1参照電圧Ref1<第2参照電圧Ref2に設定する。なお、この回路構成は一例であり、プルダウン抵抗はプルダウン電流でもいし、プルアップ抵抗は一定電圧でもよい。本実施の形態では、判定回路14aは、コネクタ20に接続されたチャージャーの種別を2段階のステップで判定する。第1ステップでは、DP端子を第1プルアップ回路に接続し、DM端子を第2プルダウン回路に接続する。第2ステップでは、DP端子を第1プルダウン回路に接続し、DM端子を第2プルアップ回路に接続する。図3は、本発明の実施の形態に係る判定回路14aによるモード判定処理を説明するためのテーブルを示す図である。図3では6種類のモードが規定され、そのうち4種類のモードがチャージを行うモードである。USB-IFBC規格では、USB専用チャージャーの判別方法を規定している。具体的には、DP端子とDM端子間のショートを、専用のチャージャーDedicatedChargerと規定している。また、一般にUSBのデータ通信では、DP端子およびDM端子がそれぞれ終端される。図3に示す例では、メーカAおよびメーカBがそれぞれ独自仕様のチャージャーを製造販売していることを前提とする。図3にて、第1モードはメーカAのチャージャーが接続されたモードを示す。第2モードはUSB-IFBC規格で規定されたDM端子のハイレベルが採用されたチャージャーが接続されたモードを示す。第3モードはメーカBのチャージャーが接続されたモードを示す。第4モードはDP端子およびDM端子に外部から何も接続されていないオープンなモードを示す。第5モードはUSB-IFBC規格で規定されたDP端子とDM端子間のショートが採用されたチャージャーが接続されたモードを示す。第6モードはDP端子およびDM端子がそれぞれ終端され、給電されていないモードを示す。これらのモードのうち、第1モード、第2モード、第3モードおよび第5モードが給電を受けるモードであり、判定回路14aは第1コンパレータCP1、第2コンパレータCP2および第3コンパレータCP3の出力結果からいずれのモードであるか判定する。すなわち、4種類のチャージャーのいずれが接続されたかを判定する。第4モードの場合、DP端子およびDM端子には外部から何も接続されていないため、DP端子は第1プルアップ回路によりプルアップされ、第1コンパレータCP1はハイレベルを出力する。一方、DM端子は第2プルダウン回路によりプルダウンされ、第2コンパレータCP2および第3コンパレータCP3はローレベルを出力する。判定回路14aは、DP端子がハイレベル、DM端子がローレベルのとき第4モードと判定する。第4モードは第1ステップにより一義的に特定されるため、第2ステップに移行する必要はない。第5モードの場合、DP端子とDM端子間がショートしているため、第1プルアップ回路の電源から第2プルダウン回路のグラウンドまで電流が流れ、第3抵抗R3の抵抗値は低く設定されているため、DP端子およびDM端子の電圧は低く、第1コンパレータCP1、第2コンパレータCP2および第3コンパレータCP3はいずれもローレベルを出力する。第6モードの場合、DP端子およびDM端子がそれぞれ終端されているため、DP端子およびDM端子の電圧は低く、第1コンパレータCP1、第2コンパレータCP2および第3コンパレータCP3はいずれもローレベルを出力する。このように、判定回路14aは第1ステップの判定結果がDP端子およびDM端子がともにローレベルの場合、第5モードであるか第6モードであるかを判定することができない。この場合、判定回路14aは第2ステップに移行するため、第1スイッチSW1に切替信号を送信し、DP端子から第1プルアップ回路を切り離させ、DP端子に第1プルダウン回路を接続させる。同様に、第2スイッチSW2に切替信号を送信し、DM端子から第2プルダウン回路を切り離させ、DM端子に第2プルアップ回路を接続させる。第5モードの場合、DP端子とDM端子間がショートしているため、第2プルアップ回路の電源から第1プルダウン回路のグラウンドまで電流が流れる。この際、第1抵抗R1の抵抗値は高く設定され、第1参照電圧Ref1の値は低く設定されているため、第1コンパレータCP1の出力はローレベルからハイレベルに変化する。一方、第6モードの場合、DP端子が終端されているため、第1コンパレータCP1の出力はローレベルを維持する。よって、判定回路14aは第1コンパレータCP1の出力が反転すれば第5モード、反転しなければ第6モードと判定できる。図4は、メーカBのチャージャーのDP端子およびDM端子の構成を示す図である。当該チャージャーのプラグ内のDP端子は第4抵抗R4を介して電源VDDに接続され、第5抵抗R5を介してグラウンドに接続される。DM端子は第6抵抗R6を介して電源VDDに接続され、第7抵抗R7を介してグラウンドに接続される。ここでは、端末コネクタ側の電源電圧VDDのほうがプラグ側の電源電圧VDDより低い設計であるとする。第4抵抗R4の抵抗値は第5抵抗R5の抵抗値より高く設定され、分圧電圧は高めに設定される。第6抵抗R6の抵抗値は第7抵抗R7の抵抗値とほぼ同じに設定され、分圧電圧はほぼ中間電位に設定される。図4に示すように第4モードでは、DP端子は第1プルアップ回路によりプルアップされ、第1コンパレータCP1はハイレベルを出力する。一方、DM端子は第3抵抗R3の抵抗値が低いため、中間電位が維持され、第2コンパレータCP2はローレベルを出力し、第3コンパレータCP3はハイレベルを出力する。判定回路14aは、DP端子がハイレベル、DM端子がミドルレベルのとき第3モードと判定する。第3モードは第1ステップにより一義的に特定されるため、第2ステップに移行する必要はない。なお、メーカBのチャージャーをサポートしない場合、第3コンパレータCP3を設ける必要はない。また、第2抵抗R2の抵抗値、第3抵抗R3の抵抗値、第2参照電圧Ref2の値および第3参照電圧Ref3の値は、メーカBのチャージャーのDM端子をミドルレベルと判定できる値に設定される必要がある。図5a、bは、メーカAのチャージャーのDP端子およびDM端子の構成を示す図である。図5aは第1ステップの状態、図5bは第2ステップの状態を示す。当該チャージャーのプラグ内のDP端子およびDM端子は第8抵抗R8を介して電源VDDに接続され、第9抵抗R9を介してグラウンドに接続される。ここでは、端末コネクタ側の電源電圧VDDのほうがプラグ側の電源電圧VDDより低い設計であるとする。第8抵抗R8の抵抗値は第9抵抗R9の抵抗値より低く設定され、第8抵抗R8および第9抵抗R9の抵抗値は、第3抵抗R3と比較し、非常に低く設定される。図5aに示すように第1モードの場合は、DP端子およびDM端子は第1プルアップ回路によりプルアップされ、第1コンパレータCP1、第2コンパレータCP2および第3コンパレータCP3はいすれもハイレベルを出力する。また、第2モードの場合、DP端子は第1プルアップ回路によりプルアップされ、DM端子はハイレベルに設定される規格であるため、第1コンパレータCP1、第2コンパレータCP2および第3コンパレータCP3はいすれもハイレベルを出力する。このように、判定回路14aは第1ステップの判定結果がDP端子およびDM端子がともにハイレベルの場合、第1モードであるか第2モードであるかを判定することができない。この場合、判定回路14aは第2ステップに移行するため、第1スイッチSW1に切替信号を送信し、DP端子から第1プルアップ回路を切り離させ、DP端子に第1プルダウン回路を接続させる。同様に、第2スイッチSW2に切替信号を送信し、DM端子から第2プルダウン回路を切り離させ、DM端子に第2プルアップ回路を接続させる。第2モードの場合、DP端子に外部から何も接続されていないため、DP端子に第1プルダウン回路が接続されると、DP端子の電圧は低下し、第1コンパレータCP1の出力はハイレベルからローレベルに変化する。一方、第1モードの場合、DP端子は第1プルアップ回路から第1プルダウン回路への切り替わりの前後で、第8抵抗R8および第9抵抗R9による分圧電圧がほとんど低下しないため、第1コンパレータCP1の出力はハイレベルを維持する。よって、判定回路14aは第1コンパレータCP1の出力が反転すれば第1モード、反転しなければ第2モードと判定できる。なお、判定回路14aは、第2ステップによる検出処理の終了後、第1コンパレータCP1、第2コンパレータCP2および第3コンパレータCP3の動作を停止させてもよい。たとえば、電源遮断状態または省電力状態に移行させる。この場合、電源検出回路12により外部からの給電が検出されると、判定回路14aは、制御部15を介してまたは電源検出回路12から直接、起動信号を受け、第1コンパレータCP1、第2コンパレータCP2および第3コンパレータCP3を通常動作が可能な状態に復帰させる。これによれば、チャージャー検出回路14の消費電力を低減できる。チャージャー検出回路14は、モード検出処理が終了するとその検出結果を制御部15に出力する。制御部15は、チャージャー検出回路14からその検出結果を受けると、コネクタ20に有効なチャージャーが接続されている場合、その旨を充電回路32に通知する。これにより、電池切れなどにより内部処理回路40が起動できない場合でも、入出力回路10から電源回路30に直接、チャージャーの接続検知を通知できる。なお、図1に示す回路構成では、チャージャーの種類は制御部15から充電回路32に直接、通知することはできない。制御部15は、チャージャー検出回路14から検出結果を受けると、その種類を内部レジスタに格納する。制御部15は、必要に応じてメインプロセッサ41にコネクタ20に接続されたチャージャーの種類を通知する。たとえば、メインプロセッサ41からチャージャーの種類の取得要求が出された場合、制御部15はチャージャーの種類をI2C_SDA端子を介してメインプロセッサ41に通知する。I2C_SDA端子はID端子の検出結果などを通知するために、もともと必要な端子であり、チャージャーの種類を通知するために新たに設けられた端子ではない。メインプロセッサ41は、チャージャーの種類に応じた充電制御を充電回路32に指示する。たとえば、チャージャーの仕様が低い場合、電池31に引き込む電力量を制限するよう指示する。これにより、チャージャーを保護し、電源線における急峻な電圧低下を抑制できる。以上説明したように本実施の形態によれば、入出力回路10内にDP端子およびDM端子の少なくとも一方のオープン、プルアップ、プルダウンまたは両端子間のショートを検出可能なチャージャー検出回路14を設けることにより、回路規模の増大を抑制しながら、低消費電力で、コネクタ20に接続されたチャージャーの種類を的確に認識できる。また、2段階のステップによる判定方法を採用することにより、コンパレータの数の増大を抑制でき、回路面積の増大を抑制し、低消費電力化にもつながる。つぎに、上述したチャージャーの検出処理を正しく行う仕組みについて説明する。チャージャーの検出処理を正しく行うために、制御部15は、電源検出回路12から給電検出の通知を受けた後、タイミングを調整して、チャージャー検出回路14にチャージャーの種類検出処理の開始を指示する。以下、より具体的に説明する。図6は、Micro-USBプラグソケットの構造を示す図である。図6は当該プラグソケットの上蓋P1を本体P2から外し、端子部T1を露出させた図である。図7は、端子部T1を上から見た図である。上述したようにMicro-USBの端子部T1は、電源端子VBUS、グラウンド端子GND、差動対端子D、D-、識別線端子IDの5つの端子ピンで構成される。このうち、電源端子VBUSおよびグラウンド端子GNDは、差動対端子D、D-および識別線端子IDより挿入方向に延びており、電源端子VBUSおよびグラウンド端子GNDと、差動対端子D、D-および識別線端子IDとの間には、物理的な距離L1がある。したがって、電源端子VBUSおよびグラウンド端子GNDのほうが差動対端子D、D-および識別線端子IDより先に、コネクタ20内の対応する端子に接触する。図8は、図1に示した入出力回路10のうちチャージャー検出に関連する構成要素を抜粋した図である。具体的には、図1に示した入出力回路10の電源検出回路12、チャージャー検出回路14および制御部15を抜粋し、その具体的構成例を示す図である。VBUS検出回路12aは、図1の電源検出回路12に対応する。I2CI/F回路15a、チャージャー再検知レジスタ15bおよびAND回路15cは、図1の制御部15の一部をなす。VBUS検出回路12aは、コネクタ20に接続されたチャージャーからの外部電源で動作する。一方、I2CI/F回路15a、チャージャー再検知レジスタ15b、AND回路15cおよびチャージャー検出回路14は、電池31から内部電源であるLSI電源を受けて動作する。I2CI/F回路15a、チャージャー再検知レジスタ15bおよびAND回路15cには、メインプロセッサ41からハードウェアリセット信号HARDWARERESETがそれぞれ入力される。I2CI/F回路15aおよびチャージャー再検知レジスタ15bは、当該ハードウェアリセット信号HARDWARERESETを受けると、保持しているレジスタ値を初期値にリセットする。VBUS検出回路12aは、コネクタ20に接続されたチャージャーからの外部電源VBUSを検出すると、電源検出信号VBUSDETをI2CI/F回路15aおよびチャージャー検出回路14にそれぞれ出力する。I2CI/F回路15aは、チャージャー再検知レジスタ15bにデータ信号とクロック信号を出力する。図8に示す構成では当該データ信号として、チャージャー検出回路14にチャージャーの検出処理を指示するための信号以下、チャージャー検出指示信号というを出力する。チャージャー再検知レジスタ15bは、I2CI/F回路15aから供給されるクロック信号にしたがい、I2CI/F回路15aから供給されるチャージャー検出指示信号CHG_ONをAND回路15cに出力する。AND回路15cは、VBUS検出回路12aからの電源検出信号VBUSDET、メインプロセッサ41からのハードウェアリセット信号HARDWARERESETおよびチャージャー再検知レジスタ15bからのチャージャー検出指示信号CHG_ONのすべてが有意なとき、チャージャー検出回路14に有意なチャージャー調査信号CHG_CHKを出力し、いずれか一つでも非有意なとき、チャージャー検出回路14に非有意なチャージャー調査信号CHG_CHKを出力する。ここで、有意をハイレベル、非有意をローレベルとしてもよいし、有意をローレベル、非有意をハイレベルとしてもよい。後者の場合、AND回路15c以外の論理回路を用いる必要がある。図9は、図8に示す回路構成においてチャージャーの再検知処理が実行される手順を示すタイミングチャートである。まず、入出力回路10にLSI電源が供給され、I2CI/F回路15a、チャージャー再検知レジスタ15bおよびAND回路15cが起動すると、I2CI/F回路15a、チャージャー再検知レジスタ15bおよびAND回路15cにハードウェアリセット信号HARDWARERESETがそれぞれ入力される。これにより、チャージャー再検知レジスタ15bからAND回路15cに出力されるチャージャー検出指示信号CHG_ONはハイレベルになる。コネクタ20にチャージャーのプラグソケットが挿入されると、VBUS検出回路12aは外部電源VBUSを検出し、ハイレベルの電源検出信号VBUSDETをI2CI/F回路15aおよびチャージャー検出回路14に出力する。これにより、AND回路15cに入力される信号はすべてハイレベルになり、AND回路15cからチャージャー検出回路14に出力されるチャージャー調査信号CHG_CHKはハイレベルになる。また、I2CI/F回路15aは、電源検出信号VBUSDETがハイレベルになると、メインプロセッサ41に割込信号INTERRUPTを出力する。チャージャー検出回路14は、チャージャー調査信号CHG_CHKがハイレベルになると、上述したチャージャーの種類検出処理を実行する。ただし、この時点ではチャージャーのプラグソケット内のD端子、D-端子およびID端子は、コネクタ20内の対応する端子にそれぞれ接触していない。したがって、当該チャージャーの種類検出処理は失敗し、誤検知となる。外部電源VBUSが検出されてから所定の期間経過後、I2CI/F回路15aはチャージャー再検知レジスタ15bに出力するデータ信号を反転する。当該所定の期間は設計者が実験やシミュレーションにより得られた期間に設定される。当該データ信号が反転すると、チャージャー再検知レジスタ15bが出力するチャージャー検出指示信号CHG_ONはローレベルになり、AND回路15cが出力するチャージャー調査信号CHG_CHKもローレベルになる。その後、I2CI/F回路15aはチャージャー再検知レジスタ15bに出力するデータ信号を再度、反転する。これにより、チャージャー再検知レジスタ15bが出力するチャージャー検出指示信号CHG_ONはハイレベルになり、AND回路15cが出力するチャージャー調査信号CHG_CHKもハイレベルになる。チャージャー検出回路14は、チャージャー調査信号CHG_CHKがハイレベルになると、上述したチャージャーの種類検出処理を再実行する。今度は、この時点でチャージャーのプラグソケット内のD端子、D-端子およびID端子が、コネクタ20内の対応する端子にそれぞれ接触しているため、当該チャージャーの種類検出処理は成功する。このように、I2CI/F回路15aが、VBUS検出回路12aから給電検出の通知を受けた後、チャージャー検出回路14にチャージャーの種類の再検出処理を指示することにより、誤検知を回避できる。図10は、図8に示す回路構成において外部電源VBUSが供給された後にLSI電源が供給される場合の手順を示すタイミングチャートである。まず、コネクタ20にチャージャーのプラグソケットが挿入されると、VBUS検出回路12aは外部電源VBUSを検出し、ハイレベルの電源検出信号VBUSDETをI2CI/F回路15aおよびチャージャー検出回路14に出力する。ただし、この時点ではI2CI/F回路15a、チャージャー再検知レジスタ15b、AND回路15cおよびチャージャー検出回路14に電源が供給されていないため、それらは動作しない。その後、入出力回路10にLSI電源が供給されると、I2CI/F回路15a、チャージャー再検知レジスタ15b、AND回路15cおよびチャージャー検出回路14が起動し、I2CI/F回路15a、チャージャー再検知レジスタ15bおよびAND回路15cにハードウェアリセット信号HARDWARERESETがそれぞれ入力される。これにより、チャージャー再検知レジスタ15bが出力するチャージャー検出指示信号CHG_ONはハイレベルになる。チャージャー検出指示信号CHG_ONがハイレベルになると、AND回路15cに入力される信号はすべてハイレベルになり、AND回路15cが出力するチャージャー調査信号CHG_CHKもハイレベルになる。チャージャー検出回路14は、チャージャー調査信号CHG_CHKがハイレベルになると、上述したチャージャーの種類検出処理を実行する。この時点では、チャージャーのプラグソケット内のD端子、D-端子およびID端子が、コネクタ20内の対応する端子にそれぞれ接触しているため、当該チャージャーの種類検出処理は成功する。このように、VBUS検出回路12aが外部からの給電を検出した後、入出力回路10にLSI電源が供給され、かつハードウェアリセット信号HARDWARERESETが入力されたとき、I2CI/F回路15aは、チャージャー検出回路14に向けて、チャージャーの種類検出処理の開始を遅滞なく指示する。これにより、チャージャーの種類検出処理を迅速に開始できる。以上説明したように、図8に示した回路構成を採用し、図9、10に示したシーケンス処理を実行すれば、コネクタ20に接続されたチャージャーの検出処理を正しく行うことができる。具体的には、図9に示したようにチャージャーの種類検出処理を、プラグ挿入時のVBUS検出回路12aによる外部電源VBUSの検出をトリガとして、実行する。その際、D端子、D-端子およびID端子が接触した状態で上記チャージャーの種類検出処理が実行されなければならない。そこで、VBUS検出回路12aは外部電源VBUSの検出をI2CI/F回路15aに通知し、I2CI/F回路15aがチャージャー再検知レジスタ15bを制御する。これにより、I2CI/F回路15aが上記チャージャーの種類検出処理の開始タイミングを調整できる。よって、プラグソケットの形状やユーザの挿入タイミングによる誤検知を回避できる。また、VBUS検出回路12aは外部電源VBUSにより動作するため、コネクタ20にチャージャーが接続されると、外部電源VBUSを検出できる。しかしながら、I2CI/F回路15a、チャージャー再検知レジスタ15b、AND回路15cおよびチャージャー検出回路14にLSI電源が供給されていない状態では、それらは動作できない。一般に、LSI化されたデジタル回路は電源供給直後、動作が不安定になりがちである。そこで、外部からハードウェアリセット信号HARDWARERESETを入力することにより、I2CI/F回路15aおよびチャージャー再検知レジスタ15bの状態をリセットする。そして、ハードウェアリセット信号HARDWARERESETの入力を条件として、チャージャーの種類検出処理を実行する。これにより、チャージャーの種類検出処理を迅速かつ正確に行うことができる。また、ハードウェアリセット信号HARDWARERESET、チャージャー調査信号CHG_CHKおよび電源検出信号VBUSDETのアンド条件でチャージャーの種類検出処理を開始することにより、VBUS検出回路12aまたはI2CI/F回路15aの単独動作による検出処理と比較し、誤検知を抑制できる。以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。