マトリクス状に設けられた複数の画素と、上記各画素毎にそれぞれ設けられた複数のスイッチング素子と、上記各スイッチング素子上に設けられた第1保護絶縁膜と、上記第1保護絶縁膜上に設けられた透明導電層と、上記透明導電層上に設けられた第2保護絶縁膜と、上記第2保護絶縁膜上にマトリクス状に設けられ、上記各スイッチング素子にそれぞれ接続された複数の画素電極とを備えたアクティブマトリクス基板であって、上記第2保護絶縁膜には、上記各画素電極の周囲に沿って上記第1保護絶縁膜が露出するように溝が形成され、上記透明導電層は、上記第2保護絶縁膜の溝に沿って該溝の側壁から凹んだ状態で該溝の側壁から露出するように設けられていることを特徴とするアクティブマトリクス基板。請求項1に記載されたアクティブマトリクス基板において、上記透明導電層は、上記第2保護絶縁膜を介して上記各画素電極に重なることにより補助容量を構成していることを特徴とするアクティブマトリクス基板。請求項1に記載されたアクティブマトリクス基板において、上記透明導電層は、上記各画素毎に独立して設けられ、上記第2保護絶縁膜を介して上記各画素電極に重なることにより補助容量を構成していることを特徴とするアクティブマトリクス基板。請求項1に記載されたアクティブマトリクス基板において、上記透明導電層は、上記各画素毎に枠状に設けられ、上記第1保護絶縁膜と上記第2保護絶縁膜との層間には、上記各透明導電層の枠内に透明電極がそれぞれ設けられ、上記透明電極は、上記第2保護絶縁膜を介して上記各画素電極に重なることにより補助容量を構成していることを特徴とするアクティブマトリクス基板。請求項1乃至4の何れか1つに記載されたアクティブマトリクス基板において、上記透明導電層は、上記各画素電極よりも厚く形成されていることを特徴とするアクティブマトリクス基板。マトリクス状に設けられた複数の画素と、上記各画素毎にそれぞれ設けられた複数のスイッチング素子と、上記各スイッチング素子上に設けられた第1保護絶縁膜と、上記第1保護絶縁膜上に設けられた透明導電層と、上記透明導電層上に設けられた第2保護絶縁膜と、上記第2保護絶縁膜上にマトリクス状に設けられ、上記各スイッチング素子にそれぞれ接続された複数の画素電極とを備えたアクティブマトリクス基板を製造する方法であって、基板上に上記各スイッチング素子を形成するスイッチング素子形成工程と、上記形成された各スイッチング素子上に上記第1保護絶縁膜を形成する第1保護絶縁膜形成工程と、上記形成された第1保護絶縁膜を覆うように第1透明導電膜を成膜した後に、該第1透明導電膜をパターニングすることにより、上記透明導電層となる透明導電形成層を形成する透明導電形成層形成工程と、上記透明導電形成層を覆うように、絶縁膜を成膜した後に、該絶縁膜における上記各画素電極が配置する領域の周囲に沿って溝を形成することにより、上記透明導電形成層の一部が露出するように、上記第2保護絶縁膜を形成する第2保護絶縁膜形成工程と、上記形成された第2保護絶縁膜から露出する上記透明導電形成層をエッチングして、該透明導電形成層を上記第2保護絶縁膜の溝の側壁から後退させることにより、上記透明導電層を形成する透明導電層形成工程と、上記形成された透明導電層上の上記第2保護絶縁膜上に第2透明導電膜を成膜した後に、該第2透明導電膜をパターニングすることにより、上記各画素電極を形成する画素電極形成工程とを備えることを特徴とするアクティブマトリクス基板の製造方法。マトリクス状に設けられた複数の画素と、上記各画素毎にそれぞれ設けられた複数のスイッチング素子と、上記各スイッチング素子上に設けられた第1保護絶縁膜と、上記第1保護絶縁膜上に設けられた透明導電層と、上記透明導電層上に設けられた第2保護絶縁膜と、上記第2保護絶縁膜上にマトリクス状に設けられ、上記各スイッチング素子にそれぞれ接続された複数の画素電極とを備えたアクティブマトリクス基板を製造する方法であって、基板上に上記各スイッチング素子を形成するスイッチング素子形成工程と、上記形成された各スイッチング素子上に上記第1保護絶縁膜を形成する第1保護絶縁膜形成工程と、上記形成された第1保護絶縁膜を覆うように第1透明導電膜を成膜した後に、該第1透明導電膜をパターニングすることにより、上記透明導電層となる透明導電形成層を形成する透明導電形成層形成工程と、上記透明導電形成層を覆うように、絶縁膜を成膜した後に、該絶縁膜における上記各画素電極が配置する領域の周囲に沿って溝を形成することにより、上記透明導電形成層の一部が露出するように、上記第2保護絶縁膜を形成する第2保護絶縁膜形成工程と、上記形成された第2保護絶縁膜上に第2透明導電膜を成膜した後に、該第2透明導電膜をパターニングする際に該第2保護絶縁膜から露出する上記透明導電形成層をエッチングして、該透明導電形成層を上記第2保護絶縁膜の溝の側壁から後退させることにより、上記各画素電極及び透明導電層を形成する画素電極形成工程とを備えることを特徴とするアクティブマトリクス基板の製造方法。請求項6に記載されたアクティブマトリクス基板の製造方法において、上記画素電極形成工程では、上記第2保護絶縁膜の溝内の上記第2透明導電膜を除去することを特徴とするアクティブマトリクス基板の製造方法。請求項6乃至8の何れか1つに記載されたアクティブマトリクス基板の製造方法において、上記第1透明導電膜は、上記第2透明導電膜よりも厚いことを特徴とするアクティブマトリクス基板の製造方法。請求項7に記載されたアクティブマトリクス基板の製造方法において、上記第1透明導電膜及び第2透明導電膜は、酸化インジウムと酸化スズとの化合物により構成され、上記透明導電形成層及び第2透明導電膜は、結晶性を有していることを特徴とするアクティブマトリクス基板の製造方法。請求項7に記載されたアクティブマトリクス基板の製造方法において、上記第1透明導電膜及び第2透明導電膜は、酸化インジウムと酸化亜鉛との化合物により構成されていることを特徴とするアクティブマトリクス基板の製造方法。互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、上記アクティブマトリクス基板及び対向基板の間に設けられた液晶層とを備えた液晶表示パネルであって、上記アクティブマトリクス基板は、マトリクス状に設けられた複数の画素と、上記各画素毎にそれぞれ設けられた複数のスイッチング素子と、上記各スイッチング素子上に設けられた第1保護絶縁膜と、上記第1保護絶縁膜上に設けられた透明導電層と、上記透明導電層上に設けられた第2保護絶縁膜と、上記第2保護絶縁膜上にマトリクス状に設けられ、上記各スイッチング素子にそれぞれ接続された複数の画素電極とを備え、上記第2保護絶縁膜には、上記各画素電極の周囲に沿って上記第1保護絶縁膜が露出するように溝が形成され、上記透明導電層は、上記第2保護絶縁膜の溝に沿って該溝の側壁から凹んだ状態で該溝の側壁から露出するように設けられていることを特徴とする液晶表示パネル。ところで、特許文献1に開示された製造方法によれば、仮に、保護絶縁膜に形成された溝の断面形状が逆テーパー状であっても、透明導電膜を成膜する条件例えば、0.2Pa程度の低圧力によっては、その溝の側壁に透明導電膜が成膜され易くなり、溝内の透明導電膜がエッチングにより除去し切れない場合には、隣り合う各画素電極間で短絡が発生するおそれがあるので、改善の余地がある。本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、隣り合う各画素電極間の短絡を確実に抑制することにある。上記目的を達成するために、本発明は、各スイッチング素子の上層の第1保護絶縁膜と各画素電極の下層の第2保護絶縁膜との層間に配置する透明導電層を、第2保護絶縁膜の溝に沿って溝の側壁から凹んだ状態で溝の側壁から露出するように設けるようにしたものである。具体的に本発明に係るアクティブマトリクス基板は、マトリクス状に設けられた複数の画素と、上記各画素毎にそれぞれ設けられた複数のスイッチング素子と、上記各スイッチング素子上に設けられた第1保護絶縁膜と、上記第1保護絶縁膜上に設けられた透明導電層と、上記透明導電層上に設けられた第2保護絶縁膜と、上記第2保護絶縁膜上にマトリクス状に設けられ、上記各スイッチング素子にそれぞれ接続された複数の画素電極とを備えたアクティブマトリクス基板であって、上記第2保護絶縁膜には、上記各画素電極の周囲に沿って上記第1保護絶縁膜が露出するように溝が形成され、上記透明導電層は、上記第2保護絶縁膜の溝に沿って該溝の側壁から凹んだ状態で該溝の側壁から露出するように設けられていることを特徴とする。上記の構成によれば、各画素電極の下層の第2保護絶縁膜には、各画素電極の周囲に沿って第1保護絶縁膜が露出するように、溝が形成され、各スイッチング素子の上層の第1保護絶縁膜と第2保護絶縁膜との層間には、第2保護絶縁膜の溝に沿って、溝の側壁から凹んだ状態で溝の側壁から露出するように、透明導電層が設けられているので、すなわち、透明導電層上の第2保護絶縁膜が透明導電層に対して庇状に設けられているので、仮に、各画素電極を形成するための透明導電膜が第2保護絶縁膜の溝内に残ってしまっても、その溝内の透明導電膜では、第2保護絶縁膜の溝に沿って、透明導電層により形成された空間に起因する断切れが発生することになる。これにより、第2保護絶縁膜上で互いに隣り合う各画素電極同士が第2保護絶縁膜の溝内の透明導電膜を介して導通し難くなるので、隣り合う各画素電極間の短絡が確実に抑制される。上記透明導電層は、上記第2保護絶縁膜を介して上記各画素電極に重なることにより補助容量を構成していてもよい。上記の構成によれば、全ての画素にわたって一体に設けられた透明導電層が第2保護絶縁膜を介して各画素電極に重なることにより補助容量を構成しているので、各画素毎に補助容量が設けられたアクティブマトリクス基板において、本発明の作用効果が具体的に奏される。上記透明導電層は、上記各画素毎に独立して設けられ、上記第2保護絶縁膜を介して上記各画素電極に重なることにより補助容量を構成していてもよい。上記の構成によれば、各画素毎に独立して設けられた各透明導電層が、第2保護絶縁膜を介して各画素電極に重なることにより補助容量を構成しているので、各画素毎に補助容量が設けられたアクティブマトリクス基板において、本発明の作用効果が具体的に奏される。上記透明導電層は、上記各画素毎に枠状に設けられ、上記第1保護絶縁膜と上記第2保護絶縁膜との層間には、上記各透明導電層の枠内に透明電極がそれぞれ設けられ、上記透明電極は、上記第2保護絶縁膜を介して上記各画素電極に重なることにより補助容量を構成していてもよい。上記の構成によれば、透明導電層が各画素毎に枠状に設けられ、第1保護絶縁膜と第2保護絶縁膜との層間において、各透明導電層の枠内に設けられた各透明電極が第2保護絶縁膜を介して各画素電極に重なることにより補助容量を構成しているので、各画素毎に補助容量が設けられたアクティブマトリクス基板において、本発明の作用効果が具体的に奏される。上記透明導電層は、上記各画素電極よりも厚く形成されていてもよい。上記の構成によれば、透明導電層が各画素電極よりも厚く形成されていることにより、透明導電層により形成される空間が高くなるので、第2保護絶縁膜の溝内の透明導電膜では、その溝に沿って、断切れがより確実に発生したり、例えば、透明導電膜のエッチングに用いるエッチャントが第2保護絶縁膜の溝の底部に入り込み易くなったりすることになる。また、本発明に係るアクティブマトリクス基板の製造方法は、マトリクス状に設けられた複数の画素と、上記各画素毎にそれぞれ設けられた複数のスイッチング素子と、上記各スイッチング素子上に設けられた第1保護絶縁膜と、上記第1保護絶縁膜上に設けられた透明導電層と、上記透明導電層上に設けられた第2保護絶縁膜と、上記第2保護絶縁膜上にマトリクス状に設けられ、上記各スイッチング素子にそれぞれ接続された複数の画素電極とを備えたアクティブマトリクス基板を製造する方法であって、基板上に上記各スイッチング素子を形成するスイッチング素子形成工程と、上記形成された各スイッチング素子上に上記第1保護絶縁膜を形成する第1保護絶縁膜形成工程と、上記形成された第1保護絶縁膜を覆うように第1透明導電膜を成膜した後に、該第1透明導電膜をパターニングすることにより、上記透明導電層となる透明導電形成層を形成する透明導電形成層形成工程と、上記透明導電形成層を覆うように、絶縁膜を成膜した後に、該絶縁膜における上記各画素電極が配置する領域の周囲に沿って溝を形成することにより、上記透明導電形成層の一部が露出するように、上記第2保護絶縁膜を形成する第2保護絶縁膜形成工程と、上記形成された第2保護絶縁膜から露出する上記透明導電形成層をエッチングして、該透明導電形成層を上記第2保護絶縁膜の溝の側壁から後退させることにより、上記透明導電層を形成する透明導電層形成工程と、上記形成された透明導電層上の上記第2保護絶縁膜上に第2透明導電膜を成膜した後に、該第2透明導電膜をパターニングすることにより、上記各画素電極を形成する画素電極形成工程とを備えることを特徴とする。上記の方法によれば、第1保護絶縁膜形成工程において、スイッチング素子形成工程で基板上に形成された各スイッチング素子上に第1保護絶縁膜を形成し、透明導電形成層形成工程において、その第1保護絶縁膜を覆うように第1透明導電膜を成膜した後に、その第1透明導電膜をパターニングすることにより、透明導電形成層を形成し、第2保護絶縁膜形成工程において、その透明導電形成層を覆うように、絶縁膜を成膜した後に、その絶縁膜における各画素電極が配置する領域の周囲に沿って溝を形成することにより、透明導電形成層の一部が露出するように、第2保護絶縁膜を形成し、透明導電層形成工程において、その第2保護絶縁膜から露出する透明導電形成層をエッチングして、その透明導電形成層を第2保護絶縁膜の溝の側壁から後退させることにより、透明導電層を形成し、画素電極形成工程において、その透明導電層上の第2保護絶縁膜上に第2透明導電膜を成膜した後に、その第2透明導電膜をパターニングすることにより、各画素電極を形成するので、第2保護絶縁膜形成工程で形成される第2保護絶縁膜が透明導電層形成工程で形成される透明導電層に対して庇状に配置することになる。そのため、画素電極形成工程において、仮に、第2透明導電膜が第2保護絶縁膜の溝内に残ってしまっても、その溝内の第2透明導電膜では、第2保護絶縁膜の溝に沿って、透明導電層により形成された空間に起因する断切れが発生することになる。これにより、第2保護絶縁膜上で互いに隣り合う各画素電極同士が第2保護絶縁膜の溝内の第2透明導電膜を介して導通し難くなるので、隣り合う各画素電極間の短絡が確実に抑制される。また、本発明に係るアクティブマトリクス基板の製造方法は、マトリクス状に設けられた複数の画素と、上記各画素毎にそれぞれ設けられた複数のスイッチング素子と、上記各スイッチング素子上に設けられた第1保護絶縁膜と、上記第1保護絶縁膜上に設けられた透明導電層と、上記透明導電層上に設けられた第2保護絶縁膜と、上記第2保護絶縁膜上にマトリクス状に設けられ、上記各スイッチング素子にそれぞれ接続された複数の画素電極とを備えたアクティブマトリクス基板を製造する方法であって、基板上に上記各スイッチング素子を形成するスイッチング素子形成工程と、上記形成された各スイッチング素子上に上記第1保護絶縁膜を形成する第1保護絶縁膜形成工程と、上記形成された第1保護絶縁膜を覆うように第1透明導電膜を成膜した後に、該第1透明導電膜をパターニングすることにより、上記透明導電層となる透明導電形成層を形成する透明導電形成層形成工程と、上記透明導電形成層を覆うように、絶縁膜を成膜した後に、該絶縁膜における上記各画素電極が配置する領域の周囲に沿って溝を形成することにより、上記透明導電形成層の一部が露出するように、上記第2保護絶縁膜を形成する第2保護絶縁膜形成工程と、上記形成された第2保護絶縁膜上に第2透明導電膜を成膜した後に、該第2透明導電膜をパターニングする際に該第2保護絶縁膜から露出する上記透明導電形成層をエッチングして、該透明導電形成層を上記第2保護絶縁膜の溝の側壁から後退させることにより、上記各画素電極及び透明導電層を形成する画素電極形成工程とを備えることを特徴とする。上記の方法によれば、第1保護絶縁膜形成工程において、スイッチング素子形成工程で基板上に形成された各スイッチング素子上に第1保護絶縁膜を形成し、透明導電形成層形成工程において、その第1保護絶縁膜を覆うように第1透明導電膜を成膜した後に、その第1透明導電膜をパターニングすることにより、透明導電形成層を形成し、第2保護絶縁膜形成工程において、その透明導電形成層を覆うように、絶縁膜を成膜した後に、その絶縁膜における各画素電極が配置する領域の周囲に沿って溝を形成することにより、透明導電形成層の一部が露出するように、第2保護絶縁膜を形成し、画素電極形成工程において、その第2保護絶縁膜上に第2透明導電膜を成膜した後に、その第2透明導電膜をパターニングする際に第2保護絶縁膜から露出する透明導電形成層をエッチングして、透明導電形成層を第2保護絶縁膜の溝の側壁から後退させることにより、各画素電極及び透明導電層を形成するので、第2保護絶縁膜形成工程で形成される第2保護絶縁膜が画素電極形成工程で形成される透明導電層に対して庇状に配置することになる。ここで、画素電極形成工程では、第2透明導電膜をエッチングすると共に、第2保護絶縁膜から露出する透明導電形成層をエッチングして、透明導電形成層を第2保護絶縁膜の溝の側壁から後退させることにより、例えば、エッチングに用いるエッチャントが第2保護絶縁膜の溝内に入り込み易くなるので、第2保護絶縁膜の溝内に第2透明導電膜が残り難くなる。これにより、第2保護絶縁膜上で互いに隣り合う各画素電極同士が第2保護絶縁膜の溝内の第2透明導電膜を介して導通し難くなるので、隣り合う各画素電極間の短絡が確実に抑制される。上記画素電極形成工程では、上記第2保護絶縁膜の溝内の上記第2透明導電膜を除去すしてもよい。上記の方法によれば、仮に、第2保護絶縁膜の溝内の第2透明導電膜における断切れが不十分であっても、画素電極形成工程において、第2保護絶縁膜の溝内の第2透明導電膜が除去されるので、隣り合う各画素電極間の短絡がより確実に抑制される。上記第1透明導電膜は、上記第2透明導電膜よりも厚くてもよい。上記の方法によれば、透明導電層を形成するための第1透明導電膜が第2透明導電膜よりも厚いことにより、透明導電層により形成される空間が高くなるので、第2保護絶縁膜の溝内の第2透明導電膜では、その溝に沿って、断切れがより確実に発生したり、例えば、第2透明導電膜のエッチングに用いるエッチャントが第2保護絶縁膜の溝の底部に入り込み易くなったりすることになる。上記第1透明導電膜及び第2透明導電膜は、酸化インジウムと酸化スズとの化合物により構成され、上記透明導電形成層及び第2透明導電膜は、結晶性を有していてもよい。上記の方法によれば、第1透明導電膜及び第2透明導電膜が酸化インジウムと酸化スズとの化合物、すなわち、ITOIndiumTinOxideにより構成され、透明導電形成層及び第2透明導電膜が結晶性を有しているので、画素電極工程において、透明導電形成層のエッチングと第2透明導電膜のエッチングパターニングとを同じエッチャントを用いて行えることになり、製造工程が短縮される。上記第1透明導電膜及び第2透明導電膜は、酸化インジウムと酸化亜鉛との化合物により構成されていてもよい。上記の方法によれば、第1透明導電膜及び第2透明導電膜が、酸化インジウムと酸化亜鉛との化合物、すなわち、IZOIndiumZincOxideにより構成されているので、画素電極工程において、透明導電形成層のエッチングと第2透明導電膜のエッチングパターニングとを同じエッチャントを用いて行えることになり、製造工程が短縮される。また、本発明に係る液晶表示パネルは、互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、上記アクティブマトリクス基板及び対向基板の間に設けられた液晶層とを備えた液晶表示パネルであって、上記アクティブマトリクス基板は、マトリクス状に設けられた複数の画素と、上記各画素毎にそれぞれ設けられた複数のスイッチング素子と、上記各スイッチング素子上に設けられた第1保護絶縁膜と、上記第1保護絶縁膜上に設けられた透明導電層と、上記透明導電層上に設けられた第2保護絶縁膜と、上記第2保護絶縁膜上にマトリクス状に設けられ、上記各スイッチング素子にそれぞれ接続された複数の画素電極とを備え、上記第2保護絶縁膜には、上記各画素電極の周囲に沿って上記第1保護絶縁膜が露出するように溝が形成され、上記透明導電層は、上記第2保護絶縁膜の溝に沿って該溝の側壁から凹んだ状態で該溝の側壁から露出するように設けられていることを特徴とする。上記の構成によれば、アクティブマトリクス基板において、各画素電極の下層の第2保護絶縁膜には、各画素電極の周囲に沿って第1保護絶縁膜が露出するように、溝が形成され、各スイッチング素子の上層の第1保護絶縁膜と第2保護絶縁膜との層間には、第2保護絶縁膜の溝に沿って、溝の側壁から凹んだ状態で溝の側壁から露出するように、透明導電層が設けられているので、すなわち、透明導電層上の第2保護絶縁膜が透明導電層に対して庇状に設けられているので、仮に、各画素電極を形成するための透明導電膜が第2保護絶縁膜の溝内に残ってしまっても、その溝内の透明導電膜では、第2保護絶縁膜の溝に沿って、透明導電層により形成された空間に起因する断切れが発生することになる。これにより、アクティブマトリクス基板において、第2保護絶縁膜上で互いに隣り合う各画素電極同士が第2保護絶縁膜の溝内の透明導電膜を介して導通し難くなるので、アクティブマトリクス基板を備えた液晶表示パネルにおいて、隣り合う各画素電極間の短絡が確実に抑制される。本発明によれば、各スイッチング素子の上層の第1保護絶縁膜と各画素電極の下層の第2保護絶縁膜との層間に配置する透明導電層が、第2保護絶縁膜の溝に沿って溝の側壁から凹んだ状態で溝の側壁から露出するように設けられているので、隣り合う各画素電極間の短絡を確実に抑制することができる。以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。《発明の実施形態1》図1~図11は、本発明に係るアクティブマトリクス基板及びその製造方法、並びに液晶表示パネルの実施形態1を示している。具体的に、図1は、本実施形態のアクティブマトリクス基板30aを備えた液晶表示パネル50の断面図である。また、図2は、アクティブマトリクス基板30aの平面図であり、図3は、図2中の領域Xを拡大した部分拡大図である。さらに、図4、図5、図6及び図7は、各々、図2中のIV-IV線、V-V線、VI-VI線及びVII-VII線に沿ったアクティブマトリクス基板30aの断面図である。液晶表示パネル50は、図1に示すように、互いに対向するように設けられたアクティブマトリクス基板30a及び対向基板40と、アクティブマトリクス基板30a及び対向基板40の間に設けられた液晶層45と、アクティブマトリクス基板30a及び対向基板40を互いに接着すると共に、アクティブマトリクス基板30a及び対向基板40の間に液晶層45を封入するために枠状に設けられたシール材46とを備えている。また、液晶表示パネル50では、図1に示すように、シール材46の内側に画像表示を行う表示領域Dが規定され、対向基板40から露出するアクティブマトリクス基板30aの表面に端子領域Tが規定されている。ここで、表示領域Dには、各々、画像の最小単位を構成する複数の画素P図2参照がマトリクス状に配置されている。アクティブマトリクス基板30aは、図2に示すように、絶縁基板10と、絶縁基板10上に互いに平行に延びるように設けられた複数のゲート線11aと、各ゲート線11aの間にそれぞれ設けられ、互いに平行に延びるように配置された複数の容量線11bと、各ゲート線11aと直交する方向に互いに平行に延びるように設けられた複数のソース線17aと、各ゲート線11a及び各ソース線17aの交差部分毎、すなわち、各画素P毎にそれぞれスイッチング素子として設けられた複数のTFT5aと、各TFT5a上に設けられた第1保護絶縁膜20a図4~図7参照と、第1保護絶縁膜20a上に設けられた第2保護絶縁膜22aと、第2保護絶縁膜22a上にマトリクス状に設けられた複数の画素電極23aと、各画素電極23aを覆うように設けられた配向膜不図示とを備えている。TFT5aは、図2及び図4に示すように、絶縁基板10上に設けられたゲート電極11aaと、ゲート電極11aaを覆うように設けられたゲート絶縁膜12と、ゲート絶縁膜12上に設けられ、ゲート電極11aaに重なるように配置された半導体層13と、半導体層13上に設けられ、互いに離間するように配置されたソース電極17aa及びドレイン電極17bとを備えている。ゲート電極11aaは、図2に示すように、各ゲート線11aが幅広に形成された部分である。ここで、ゲート線11aは、図2及び図7に示すように、端子領域Tに引き出され、その端子領域Tにおいて、ゲート絶縁膜12及び第1保護絶縁膜20aに形成されたコンタクトホール20acc、そのコンタクトホール20acc内に形成された透明導電層21d、及び第2保護絶縁膜22aに形成されたコンタクトホール22acbを介して、ゲート端子23bに接続されている。ソース電極17aaは、図2に示すように、各ソース線17aが側方にL字状に突出した部分である。ここで、ソース電極17aa及びソース線17aは、図4及び図6に示すように、第1金属層14a、第2金属層15a及び第3金属層16aが順に積層された積層構造を有している。また、ソース線17aは、図2に示すように、端子領域Tに引き出され、その端子領域Tにおいて、第1保護絶縁膜20a及び第2保護絶縁膜22aに形成されたコンタクトホール破線部を介して、ソース端子23cに接続されている。ドレイン電極17bは、図2及び図4に示すように、第1保護絶縁膜20aに形成されたコンタクトホール20aca、そのコンタクトホール20aca内に形成された透明導電層21c、及び第2保護絶縁膜22aに形成されたコンタクトホール22acaを介して画素電極23aに接続されている。また、ドレイン電極17bは、図4に示すように、第1金属層14b、第2金属層15b及び第3金属層16bが順に積層された積層構造を有している。第1保護絶縁膜20aは、図4~図7に示すように、下層保護絶縁膜18a及び上層保護絶縁膜19aが順に積層された積層構造を有している。第2保護絶縁膜22aには、図2、図4及び図6に示すように、各画素電極23aの周囲に沿って、第1保護絶縁膜20aが露出するように格子状の溝Gが設けられている。第1保護絶縁膜20aと第2保護絶縁膜22aとの層間には、図2に示すように、各画素P毎に枠状の透明導電層21bが設けられ、その枠内に、画素電極23aと重なるように透明電極21a、並びに第1保護絶縁膜20aのコンタクトホール20aca及び第2保護絶縁膜22aのコンタクトホール22acaに重なるように透明導電層21cが設けられている。透明導電層21bは、図4及び図6に示すように、第2保護絶縁膜22aの溝Gに沿って、溝Gの側壁Wから凹んだ状態で溝Gの側壁Wから露出するように設けられている。ここで、隣り合う各画素Pにおいて、図3に示すように、透明導電層21bの間隔Ca例えば、3.2μm~22.2μmは、第2保護絶縁膜22aの溝Gの幅Cb例えば、3μm~22μmよりも0.2μm程度以上広くなっている。透明電極21aは、図2、図4~図6に示すように、ゲート絶縁膜12及び第1保護絶縁膜20aに形成されたコンタクトホール20acbを介して、容量線11bに接続されていると共に、第2保護絶縁膜22aを介して各画素電極23aと重なっていることにより、補助容量6を構成している。対向基板40は、例えば、ガラス基板などの絶縁基板不図示と、その絶縁基板上に格子状に設けられたブラックマトリクス不図示と、そのブラックマトリクスの各格子間に赤色層、緑色層及び青色層などがそれぞれ設けられたカラーフィルター不図示と、それらのブラックマトリクス及びカラーフィルターを覆うように設けられた共通電極不図示と、その共通電極を覆うように設けられた配向膜不図示とを備えている。液晶層45は、電気光学特性を有するネマチックの液晶材料などにより構成されている。上記構成の液晶表示パネル50では、各画素Pにおいて、ゲート線11aからの走査信号に応じてTFT5aがオン状態になったときに、ソース線17aからの表示信号に応じて画素電極23aに所定の電荷が書き込まれることにより、アクティブマトリクス基板30a上の各画素電極23aと対向基板40上の共通電極との間で電位差が生じ、液晶層45、すなわち、各画素Pの液晶容量、及びその液晶容量に並列に接続された補助容量6に所定の電圧が印加される。そして、液晶表示パネル50では、液晶層45の印加電圧の大きさに応じて、液晶層45の配向状態が変わることを利用して、各画素P毎にパネル内を透過する光の透過率を調整することにより、画像を表示するようになっている。次に、本実施形態のアクティブマトリクス基板30aを製造する方法について、図8~図11を用いて説明する。ここで、図8~図11は、図4~図7の断面図におけるアクティブマトリクス基板30aの各部分にそれぞれ対応して、本実施形態のアクティブマトリクス基板30aの製造工程を連続的に断面で示す説明図である。具体的に、図8~図11の各下辺において、領域Swは、図4の断面図に対応し、領域Csは、図5の断面図に対応し、領域Sbは、図6の断面図に対応し、領域Tgは、図7の断面図に対応する。なお、本実施形態の製造方法は、TFTスイッチング素子形成工程、第1保護絶縁膜形成工程、透明導電形成層形成工程、第2保護絶縁膜形成工程、透明導電層形成工程及び画素電極形成工程を備える。<TFT形成工程>まず、ガラス基板などの絶縁基板10の基板全体に、例えば、スパッタリング法により、アルミニウム膜厚さ50nm~350nm程度、チタン膜厚さ50nm~200nm程度及び窒化チタン膜厚さ5nm~20nm程度を順に成膜して、金属積層膜を形成した後に、その金属積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図8aに示すように、ゲート線11a、ゲート電極11aa及び容量線11bを形成する。続いて、ゲート線11a、ゲート電極11aa及び容量線11bが形成された基板全体に、例えば、CVDChemicalVaporDeposition法により、酸化シリコン膜又は窒化シリコン膜などの無機絶縁膜厚さ200nm~500nm程度を成膜して、図8bに示すように、ゲート絶縁膜12を形成する。さらに、ゲート絶縁膜12が形成された基板全体に、例えば、スパッタリング法により、In-Ga-Zn-O系の酸化物半導体膜厚さ20nm~200nm程度を成膜した後に、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図8cに示すように、半導体層13を形成する。引き続いて、半導体層13が形成された基板全体に、例えば、スパッタリング法により、第1金属層14a及び14bとなる窒化モリブデン膜厚さ20nm~100nm程度、第2金属層15a及び15bとなるアルミニウム膜厚さ50nm~350nm程度、並びに第3金属層16a及び16bとなる窒化モリブデン膜厚さ50nm~200nm程度を順に成膜して、金属積層膜を形成した後に、その金属積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図9aに示すように、ソース線17a、ソース電極17aa及びドレイン電極17bを形成して、TFT5aを形成する。なお、本実施形態では、金属積層膜を構成する上層及び下層の高融点金属膜として、窒化モリブデン膜を例示したが、この高融点金属膜は、チタン膜、タングステン膜又はそれらの合金膜などであってもよい。<第1保護絶縁膜形成工程>まず、上記TFT形成工程でTFT5aが形成された基板全体に、図9bに示すように、例えば、CVD法により、酸化シリコン膜又は窒化シリコン膜などの無機絶縁膜厚さ50nm~500nm程度18を成膜する。続いて、無機絶縁膜18が成膜された基板全体に、例えば、スピンコート法又はスリットコート法により、透明な感光性樹脂膜厚さ1μm~4μm程度を塗布した後に、その感光性樹脂膜に対して、露光、現像及び焼成することにより、図9cに示すように、上層保護絶縁膜19aを形成する。さらに、上層保護絶縁膜19aから露出する無機絶縁膜18に対して、ウエットエッチング又はドライエッチングを行うことにより、図10aに示すように、コンタクトホール20aca、20acb及び20accを形成して、下層保護絶縁膜18a及び上層保護絶縁膜19aからなる第1保護絶縁膜20aを形成する。<透明導電形成層形成工程>上記第1保護絶縁膜形成工程で第1保護絶縁膜20aが形成された基板全体に、例えば、スパッタリング法により、ITO膜などの第1透明導電膜厚さ50nm~300nm程度21を成膜した後に、その第1透明導電膜21に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図10bに示すように、透明電極21a、透明導電形成層21ba、並びに透明導電層21c及び21dを形成する。<第2保護絶縁膜形成工程>上記透明導電形成層形成工程で透明電極21a、透明導電形成層21ba、並びに透明導電層21c及び21dが形成された基板全体に、図10cに示すように、例えば、CVD法により、酸化シリコン膜又は窒化シリコン膜などの無機絶縁膜厚さ50nm~500nm程度22を成膜した後に、その無機絶縁膜22に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図11aに示すように、コンタクトホール22aca及び22acb、並びに画素電極23aが形成される領域の周囲に沿って透明導電形成層21baの一部が露出するように溝Gを格子状に形成して、第2保護絶縁膜22aを形成する。<透明導電層形成工程>上記第2保護絶縁膜形成工程で第2保護絶縁膜22aが形成された基板全体に、例えば、スピンコート法又はスリットコート法により、感光性樹脂膜厚さ1μm~4μm程度を塗布した後に、その感光性樹脂膜に対して、露光、現像及び焼成することによりレジストRを形成し、そのレジストRから露出する透明導電形成層21baに対して、ウエットエッチングを行うことにより、透明導電形成層21baを第2保護絶縁膜22aの溝Gの側壁Wから後退させて、図11bに示すように、透明導電層21bを形成する。<画素電極形成工程>上記透明導電層形成工程で用いたレジストRの剥離洗浄を行った基板全体に、例えば、スパッタリング法により、ITO膜などの第2透明導電膜厚さ30nm~150nm程度23を成膜した後に、その第2透明導電膜23に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図11cに示すように、画素電極23a、ゲート端子23b及びソース端子23c図2参照を形成する。以上のようにして、本実施形態のアクティブマトリクス基板30aを製造することができる。以上説明したように、本実施形態のアクティブマトリクス基板30a及びその製造方法、並びに液晶表示パネル50によれば、第1保護絶縁膜形成工程において、TFT形成工程で絶縁基板10上に形成された各TFT5a上に第1保護絶縁膜20aを形成し、透明導電形成層形成工程において、第1保護絶縁膜20aを覆うように第1透明導電膜21を成膜した後に、第1透明導電膜21をパターニングすることにより、透明導電形成層21baを形成し、第2保護絶縁膜形成工程において、透明導電形成層21baを覆うように、無機絶縁膜22を成膜した後に、無機絶縁膜22における各画素電極23aが配置する領域の周囲に沿って溝Gを形成することにより、透明導電形成層21baの一部が露出するように、第2保護絶縁膜22aを形成し、透明導電層形成工程において、第2保護絶縁膜22aから露出する透明導電形成層21baをエッチングして、透明導電形成層21baを第2保護絶縁膜21の溝Gの側壁Wから後退させることにより、透明導電層21bを形成し、画素電極形成工程において、透明導電層21b上の第2保護絶縁膜22a上に第2透明導電膜23を成膜した後に、第2透明導電膜23をパターニングすることにより、各画素電極23aを形成するので、第2保護絶縁膜形成工程で形成される第2保護絶縁膜22aが透明導電層形成工程で形成される透明導電層21bに対して庇状に配置することになる。そのため、画素電極形成工程において、仮に、第2透明導電膜23が第2保護絶縁膜22aの溝G内に残ってしまっても、図11cに示すように、その溝G内の第2透明導電膜23において、第2保護絶縁膜22aの溝Gに沿って、透明導電層21bにより形成された空間に起因する断切れを発生させることができる。これにより、アクティブマトリクス基板30aにおいて、第2保護絶縁膜22a上で互いに隣り合う各画素電極23a同士が第2保護絶縁膜22aの溝G内の第2透明導電膜23を介して導通し難くなるので、アクティブマトリクス基板30a及びそれを備えた液晶表示パネル50において、隣り合う各画素電極23a間の短絡を確実に抑制することができる。また、本実施形態のアクティブマトリクス基板30a及びその製造方法によれば、第2保護絶縁膜22aの溝G内の第2透明導電膜23における断切れが不十分であっても、画素電極形成工程において、第2保護絶縁膜22aの溝G内の第2透明導電膜23をウエットエッチングにより除去することができるので、隣り合う各画素電極23a間の短絡をより確実に抑制することができる。また、本実施形態のアクティブマトリクス基板30a及びその製造方法によれば、透明導電層21bを形成するための第1透明導電膜21が第2透明導電膜23よりも厚いことにより、透明導電層21bにより形成される空間が高くなるので、第2保護絶縁膜22aの溝G内の第2透明導電膜23において、その溝Gに沿って、断切れをより確実に発生させることができ、また、第2透明導電膜23のエッチングに用いるエッチャントを第2保護絶縁膜22aの溝Gの底部に入り込み易くすることができる。また、本実施形態のアクティブマトリクス基板30aによれば、半導体層13が酸化物半導体により構成されているので、高移動度、高信頼性及び低オフ電流などの良好な特性を有するTFT5aを実現することができる。《発明の実施形態2》図12~図14は、本発明に係るアクティブマトリクス基板及びその製造方法、並びに液晶表示パネルの実施形態2を示している。具体的に、図12~図14は、本実施形態のアクティブマトリクス基板30bの製造工程を連続的に断面で示す説明図である。ここで、上記実施形態1と同様に、図12~図14の各下辺において、領域Swは、TFTの部分の断面図に対応し、領域Csは、容量線の部分の断面図に対応し、領域Sbは、ソース線の部分の断面図に対応し、領域Tgは、ゲート端子の部分の断面図に対応する。なお、以下の各実施形態において、図1~図11と同じ部分については同じ符号を付して、その詳細な説明を省略する。上記実施形態1では、ドレイン電極17bを形成するための第3金属層16bを相対的に薄く形成してアクティブマトリクス基板30aを製造する方法を例示したが、本実施形態では、ドレイン電極17dを形成するための第3金属層16daを相対的に厚く形成してアクティブマトリクス基板30bを製造する方法を例示する。本実施形態の液晶表示パネルは、互いに対向するように設けられたアクティブマトリクス基板30b及び対向基板40と、アクティブマトリクス基板30b及び対向基板40の間に設けられた液晶層45と、アクティブマトリクス基板30b及び対向基板40を互いに接着すると共に、アクティブマトリクス基板30b及び対向基板40の間に液晶層45を封入するために枠状に設けられたシール材46とを備えている。アクティブマトリクス基板30bでは、図14cに示すように、上記実施形態1のアクティブマトリクス基板30aに比べて、第2金属層15c及び15dが相対的に薄く形成され、第3金属層16c及び16dが相対的に厚く形成され、第1保護絶縁膜20aと第2保護絶縁膜22aとの層間に配置していた透明導電層21c及び21dが省略され、その他の構成が上記実施形態1のアクティブマトリクス基板30aの構成と実質的に同じになっている。次に、本実施形態のアクティブマトリクス基板30bを製造する方法について、図12~図14を用いて説明する。なお、本実施形態の製造方法は、TFT形成工程、第1保護絶縁膜形成工程、透明導電形成層形成工程、第2保護絶縁膜形成工程、透明導電層形成工程及び画素電極形成工程を備える。<TFT形成工程>上記実施形態1と同様に、ゲート線11a、ゲート電極11aa、容量線11b、ゲート絶縁膜12及び半導体層13を順に形成した基板全体に、例えば、スパッタリング法により、第1金属層14a及び14bとなる窒化モリブデン膜厚さ20nm~100nm程度、第2金属層15c及び15dとなるアルミニウム膜厚さ50nm~350nm程度、及び第3金属層16c及び16daとなる窒化モリブデン膜厚さ100nm~300nm程度を順に成膜して、金属積層膜を形成した後に、その金属積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図12aに示すように、ソース線17c、ソース電極17ca及びドレイン電極形成部17daを形成して、TFT形成部5baを形成する。<第1保護絶縁膜形成工程>まず、上記TFT形成工程でTFT形成部5baが形成された基板全体に、図12bに示すように、例えば、CVD法により、酸化シリコン膜又は窒化シリコン膜などの無機絶縁膜厚さ50nm~500nm程度18を成膜する。続いて、無機絶縁膜18が成膜された基板全体に、例えば、スピンコート法又はスリットコート法により、透明な感光性樹脂膜厚さ1μm~4μm程度を塗布した後に、その感光性樹脂膜に対して、露光、現像及び焼成することにより、図12cに示すように、上層保護絶縁膜19aを形成する。さらに、上層保護絶縁膜19aから露出する無機絶縁膜18に対して、ウエットエッチング又はドライエッチングを行うことにより、図13aに示すように、コンタクトホール20aca、20acb及び20accを形成して、下層保護絶縁膜18a及び上層保護絶縁膜19aからなる第1保護絶縁膜20aを形成する。このとき、ドレイン電極形成部17daの第3金属層16daの上層部が除去されることにより、第3金属層16db、ドレイン電極形成部17db及びTFT形成部5bbが形成される。<透明導電形成層形成工程>上記第1保護絶縁膜形成工程で第1保護絶縁膜20aが形成された基板全体に、例えば、スパッタリング法により、ITO膜などの第1透明導電膜厚さ50nm~300nm程度21を成膜した後に、その第1透明導電膜21に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図13bに示すように、透明電極21a及び透明導電形成層21baを形成する。<第2保護絶縁膜形成工程>上記透明導電形成層形成工程で透明電極21a及び透明導電形成層21baが形成された基板全体に、図13cに示すように、例えば、CVD法により、酸化シリコン膜又は窒化シリコン膜などの無機絶縁膜厚さ50nm~500nm程度22を成膜した後に、その無機絶縁膜22に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図14aに示すように、コンタクトホール22acb及び22acc、並びに画素電極23aが形成される領域の周囲に沿って透明導電形成層21baの一部が露出するように溝Gを格子状に形成して、第2保護絶縁膜22aを形成する。このとき、ドレイン電極形成部17dbの第3金属層16dbの上層部が除去されることにより、第3金属層16d、ドレイン電極17d及びTFT5bが形成される。<透明導電層形成工程>上記第2保護絶縁膜形成工程で形成された第2保護絶縁膜22aから露出する透明導電形成層21baに対して、ウエットエッチングを行うことにより、透明導電形成層21baを第2保護絶縁膜22aの溝Gの側壁Wから後退させて、図14bに示すように、透明導電層21bを形成する。<画素電極形成工程>上記透明導電層形成工程で透明導電層21bが形成された基板全体に、例えば、スパッタリング法により、ITO膜などの第2透明導電膜厚さ30nm~150nm程度23を成膜した後に、その第2透明導電膜23に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図14cに示すように、画素電極23a、ゲート端子23b及びソース端子23cを形成する。以上のようにして、本実施形態のアクティブマトリクス基板30bを製造することができる。以上説明したように、本実施形態のアクティブマトリクス基板30b及びその製造方法によれば、上記実施形態1と同様に、TFT5bの上層の第1保護絶縁膜20aと各画素電極23aの下層の第2保護絶縁膜22aとの層間に配置する透明導電層21bが、第2保護絶縁膜22aの溝Gに沿って溝Gの側壁Wから凹んだ状態で溝Gの側壁Wから露出するように設けられているので、隣り合う各画素電極23a間の短絡を確実に抑制することができる。また、本実施形態のアクティブマトリクス基板30b及びその製造方法によれば、上記実施形態1のように、第1保護絶縁膜20aのコンタクトホール20aca内に透明導電層21が配置しないので、透明導電層21bを形成するためのレジストRが不必要になり、製造工程を短縮することができると共に、製造コストを低減することができる。《発明の実施形態3》図15は、本実施形態のアクティブマトリクス基板30aの製造工程を断面で示す説明図である。上記各実施形態では、透明導電層21bと画素電極23aとを異なる工程でパターニングするアクティブマトリクス基板30a及び30bの製造方法を例示したが、本実施形態では、透明導電層21bと画素電極23aとを同一の工程でパターニングするアクティブマトリクス基板30aの製造方法を例示する。以下に、本実施形態のアクティブマトリクス基板30aを製造する方法について、図15を用いて説明する。ここで、本実施形態の製造方法は、TFT形成工程、第1保護絶縁膜形成工程、透明導電形成層形成工程、第2保護絶縁膜形成工程及び画素電極形成工程を備える。なお、TFT形成工程、第1保護絶縁膜形成工程及び透明導電形成層形成工程については、上記実施形態1と実質的に同じであるので、その詳細な説明を省略する。<第2保護絶縁膜形成工程>上記透明導電形成層形成工程で透明電極21a、透明導電形成層21ba、並びに透明導電層21c及び21dが形成された基板全体に、図10cに示すように、例えば、CVD法により、酸化シリコン膜又は窒化シリコン膜などの無機絶縁膜厚さ50nm~500nm程度22を成膜した後に、その無機絶縁膜22に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、コンタクトホール22aca及び22acb、並びに画素電極23aが形成される領域の周囲に沿って透明導電形成層21baの一部が露出するように溝Gを形成して、第2保護絶縁膜22aを形成する図11a参照。このとき、上記透明導電形成層形成工程で形成された透明電極21a、透明導電形成層21ba、並びに透明導電層21c及び21dは、CVD成膜の際に加熱されることにより、結晶化する。<画素電極形成工程>まず、上記第2保護絶縁膜形成工程で第2保護絶縁膜22aが形成された基板全体に、例えば、スパッタリング法により、ITO膜などの第2透明導電膜厚さ30nm~150nm程度を成膜した後に、第2透明導電膜23を150°C以上でアニール処理することにより、図15aに示すように、第2透明導電膜23を結晶化する。続いて、結晶化された第2透明導電膜23に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図15bに示すように、画素電極23a、ゲート端子23b及びソース端子23cを形成する。このとき、第2保護絶縁膜22aから露出する透明導電形成層21baは、ウエットエッチングにより側方に除去されて、そのパターンエッジが第2保護絶縁膜22aの溝Gの側壁Wから後退することより、透明導電層21bが形成される。以上のようにして、本実施形態のアクティブマトリクス基板30aを製造することができる。以上説明したように、本実施形態のアクティブマトリクス基板30a及びその製造方法によれば、第1保護絶縁膜形成工程において、TFT形成工程で絶縁基板10上に形成された各TFT5a上に第1保護絶縁膜20aを形成し、透明導電形成層形成工程において、第1保護絶縁膜20aを覆うように第1透明導電膜21を成膜した後に、第1透明導電膜21をパターニングすることにより、透明導電形成層21baを形成し、第2保護絶縁膜形成工程において、透明導電形成層21baを覆うように、無機絶縁膜22を成膜した後に、無機絶縁膜22における各画素電極23aが配置する領域の周囲に沿って溝Gを形成することにより、透明導電形成層21baの一部が露出するように、第2保護絶縁膜22aを形成し、画素電極形成工程において、第2保護絶縁膜22a上に第2透明導電膜23を成膜した後に、第2透明導電膜23をパターニングする際に第2保護絶縁膜22aから露出する透明導電形成層21baをエッチングして、透明導電形成層21baを第2保護絶縁膜22aの溝Gの側壁Wから後退させることにより、各画素電極23a及び透明導電層21bを形成するので、第2保護絶縁膜形成工程で形成される第2保護絶縁膜22aが画素電極形成工程で形成される透明導電層21bに対して庇状に配置することになる。ここで、画素電極形成工程では、第2透明導電膜23をエッチングすると共に、第2保護絶縁膜22aから露出する透明導電形成層21baをエッチングして、透明導電形成層21baを第2保護絶縁膜22aの溝Gの側壁Wから後退させることにより、ウエットエッチングに用いるエッチャントが第2保護絶縁膜22aの溝W内に入り込み易くなるので、第2保護絶縁膜22aの溝G内に第2透明導電膜23が残り難くなる。これにより、第2保護絶縁膜22a上で互いに隣り合う各画素電極23a同士が第2保護絶縁膜22aの溝G内の第2透明導電膜23を介して導通し難くなるので、隣り合う各画素電極23a間の短絡を確実に抑制することができる。また、本実施形態のアクティブマトリクス基板30a及びその製造方法によれば、第1透明導電膜21及び第2透明導電膜23がITO膜により構成され、第1透明導電形成層21ba及び第2透明導電膜23が結晶性を有しているので、画素電極工程において、透明導電形成層21baのウエットエッチングと第2透明導電膜23のウエットエッチングとを同じエッチャントを用いて行うことができ、製造工程を短縮することができる。なお、本実施形態では、透明導電層21bと画素電極23aとを同一の工程でパターニングする技術を上記実施形態1の製造方法に適用する製造方法を例示したが、透明導電層21bと画素電極23aとを同一の工程でパターニングする技術を上記実施形態2に適用してもよい。また、本実施形態では、透明導電膜として、ITO膜を用い、アニール処理により結晶化するアクティブマトリクス基板の製造方法を例示したが、透明導電膜として、加熱によりエッチング特性が変わらないIZO膜を用い、アニール処理を省略してもよい。《発明の実施形態4》図16~図18は、本発明に係るアクティブマトリクス基板及びその製造方法、並びに液晶表示パネルの実施形態4を示している。具体的に、図16は、本実施形態のアクティブマトリクス基板30cの平面図である。また、図17及び図18は、各々、図16中のXVII-XVII線及びXVIII-XVIII線に沿ったアクティブマトリクス基板30cの断面図である。上記実施形態1~3では、透明導電層21bが各画素P毎に設けられたアクティブマトリクス基板30a及び30bを例示したが、本実施形態では、透明導電層21eが全ての画素Pにわたって一体に設けられたアクティブマトリクス基板30cを例示する。本実施形態の液晶表示パネルは、互いに対向するように設けられたアクティブマトリクス基板30c及び対向基板40と、アクティブマトリクス基板30c及び対向基板40の間に設けられた液晶層45と、アクティブマトリクス基板30c及び対向基板40を互いに接着すると共に、アクティブマトリクス基板30c及び対向基板40の間に液晶層45を封入するために枠状に設けられたシール材46とを備えている。アクティブマトリクス基板30cは、図16に示すように、絶縁基板10と、絶縁基板10上に互いに平行に延びるように設けられた複数のゲート線11aと、各ゲート線11aと直交する方向に互いに平行に延びるように設けられた複数のソース線17aと、各ゲート線11a及び各ソース線17aの交差部分毎、すなわち、各画素P毎にそれぞれスイッチング素子として設けられた複数のTFT5aと、各TFT5a上に設けられた第1保護絶縁膜20a図17及び図18参照と、第1保護絶縁膜20a上に設けられた第2保護絶縁膜22bと、第2保護絶縁膜22b上にマトリクス状に設けられた複数の画素電極23aと、各画素電極23aを覆うように設けられた配向膜不図示とを備えている。TFT5aのドレイン電極17bは、図16及び図17に示すように、第1保護絶縁膜20aに形成されたコンタクトホール20aca、そのコンタクトホール20aca内に形成された透明導電層21c、及び第2保護絶縁膜22bに形成されたコンタクトホール22bcaを介して画素電極23aに接続されている。第2保護絶縁膜22bには、図16~図18に示すように、各画素電極23aの周囲に沿って、第1保護絶縁膜20aが露出するように線分状の溝Gが設けられている。第1保護絶縁膜20aと第2保護絶縁膜22bとの層間には、図16に示すように、全ての画素Pにわたって一体に、且つ第2保護絶縁膜22bの溝に沿って切り欠きパターンが線状に形成された透明導電層21eが設けられている。透明導電層21eは、その各内周端が、図16~図18に示すように、第2保護絶縁膜22bの溝Gに沿って、溝Gの側壁Wから凹んだ状態で溝Gの側壁Wから露出するように設けられている。また、透明導電層21eは、図16~図18に示すように、第2保護絶縁膜22bを介して各画素電極23aと重なっていることにより、補助容量6を構成している。上記構成のアクティブマトリクス基板30cは、上記実施形態1で説明した製造方法と同様な製造方法で製造することができる。以上説明したように、本実施形態のアクティブマトリクス基板30c及びその製造方法によれば、上記実施形態1と同様に、TFT5aの上層の第1保護絶縁膜20aと各画素電極23aの下層の第2保護絶縁膜22bとの層間に配置する透明導電層21eが、第2保護絶縁膜22bの溝Gに沿って溝Gの側壁Wから凹んだ状態で溝Gの側壁Wから露出するように設けられているので、隣り合う各画素電極23a間の短絡を確実に抑制することができると共に、各画素P内に遮光性の容量線が配置されないので、各画素Pの開口率を向上させることができる。《発明の実施形態5》図19~図22は、本発明に係るアクティブマトリクス基板及びその製造方法、並びに液晶表示パネルの実施形態5を示している。具体的に、図19は、本実施形態のアクティブマトリクス基板30dの平面図である。また、図20、図21及び図22は、各々、図19中のXX-XX線、XXI-XXI線及びXXII-XXII線に沿ったアクティブマトリクス基板30dの断面図である。上記実施形態1~3では、各画素Pに枠状の透明導電層21b及びその枠内に透明電極21aがそれぞれ設けられたアクティブマトリクス基板30a及び30bを例示したが、本実施形態では、各画素Pに透明導電層21b及び透明電極21aが一体になった透明導電層21fが設けられたアクティブマトリクス基板30dを例示する。本実施形態の液晶表示パネルは、互いに対向するように設けられたアクティブマトリクス基板30d及び対向基板40と、アクティブマトリクス基板30d及び対向基板40の間に設けられた液晶層45と、アクティブマトリクス基板30d及び対向基板40を互いに接着すると共に、アクティブマトリクス基板30d及び対向基板40の間に液晶層45を封入するために枠状に設けられたシール材46とを備えている。アクティブマトリクス基板30dは、図19に示すように、絶縁基板10と、絶縁基板10上に互いに平行に延びるように設けられた複数のゲート線11aと、各ゲート線11aの間にそれぞれ設けられ、互いに平行に延びるように配置された複数の容量線11bと、各ゲート線11aと直交する方向に互いに平行に延びるように設けられた複数のソース線17aと、各ゲート線11a及び各ソース線17aの交差部分毎、すなわち、各画素P毎にそれぞれスイッチング素子として設けられた複数のTFT5aと、各TFT5a上に設けられた第1保護絶縁膜20a図20~図22参照と、第1保護絶縁膜20a上に設けられた第2保護絶縁膜22aと、第2保護絶縁膜22a上にマトリクス状に設けられた複数の画素電極23aと、各画素電極23aを覆うように設けられた配向膜不図示とを備えている。第2保護絶縁膜22aには、図19~図22に示すように、各画素電極23aの周囲に沿って、第1保護絶縁膜20aが露出するように格子状の溝Gが設けられている。第1保護絶縁膜20aと第2保護絶縁膜22aとの層間には、図19~図22に示すように、各画素P毎に、開口部が形成された略矩形状の透明導電層21fが設けられ、その開口部内に第1保護絶縁膜20aのコンタクトホール20aca及び第2保護絶縁膜22aのコンタクトホール22acaに重なるように透明導電層21cが設けられている。透明導電層21fは、その外周端が、図19~図22に示すように、第2保護絶縁膜22aの溝Gに沿って、溝Gの側壁Wから凹んだ状態で溝Gの側壁Wから露出するように設けられている。また、透明導電層21fは、図19~図22に示すように、ゲート絶縁膜12及び第1保護絶縁膜20aに形成されたコンタクトホール20acbを介して、容量線11bに接続されていると共に、第2保護絶縁膜22aを介して各画素電極23aと重なることにより、補助容量6を構成している。上記構成のアクティブマトリクス基板30dは、上記実施形態1で説明した製造方法と同様な製造方法で製造することができる。以上説明したように、本実施形態のアクティブマトリクス基板30d及びその製造方法によれば、上記実施形態1と同様に、TFT5aの上層の第1保護絶縁膜20aと各画素電極23aの下層の第2保護絶縁膜22aとの層間に配置する透明導電層21fが、第2保護絶縁膜22aの溝Gに沿って溝Gの側壁Wから凹んだ状態で溝Gの側壁Wから露出するように設けられているので、隣り合う各画素電極23a間の短絡を確実に抑制することができる。なお、上記各実施形態では、半導体層として、In-Ga-Zn-O系の酸化物半導体を例示したが、本発明は、例えば、InSiZnO系、InAlZnO系、Sn-Si-Zn-O系、Sn-Al-Zn-O系、Sn-Ga-Zn-O系、Ga-Si-Zn-O系、Ga-Al-Zn-O系、In-Cu-Zn-O系、Sn-Cu-Zn-O系、Zn-O系、In-O系、In-Zn-O系などの酸化物半導体、アモルファスシリコン、ポリシリコンなどのシリコン半導体にも適用することができる。また、上記各実施形態では、単層構造を有するゲート絶縁膜、下層保護絶縁膜及び第2保護絶縁膜を例示したが、これらのゲート絶縁膜、下層保護絶縁膜及び第2保護絶縁膜は、積層構造を有するものであってもよい。また、上記各実施形態では、スイッチング素子として、TFTを例示したが、本発明は、MIMMetalInsulatorMetalなどの他のスイッチング素子にも適用することができる。また、上記各実施形態では、画素電極に接続されたTFTの電極をドレイン電極としたアクティブマトリクス基板を例示したが、本発明は、画素電極に接続されたTFTの電極をソース電極と呼ぶアクティブマトリクス基板にも適用することができる。