被試験デバイスを試験する試験装置とともに使用され、前記被試験デバイスに電力を供給する電源装置であって、その出力端子が電源ラインを介して前記被試験デバイスの電源端子に接続されており、前記電源端子の電位を所定の目標値に近づくように帰還制御するメイン電源と、その出力端子が前記電源ラインと接続されており、i補償電流を前記メイン電源とは別経路から前記電源端子に注入し、または、ii前記メイン電源から前記被試験デバイスへ流れる電源電流から、補償電流を前記被試験デバイスとは別経路に引きこむように構成された補償電源と、を備え、前記補償電源は、前記補償電源が生成すべき補償電流の目標波形を指示する電流制御信号を前記試験装置から受ける制御端子と、前記メイン電源の出力電圧より高い直流電圧が印加される入力ラインと、電位の固定された接地ラインの間に直列に設けられた、第1スイッチおよび第2スイッチと、前記第1スイッチと前記第2スイッチの接続点と、前記電源ラインの間に設けられたインダクタと、前記電源ラインと前記接地ラインの間に設けられた出力キャパシタと、前記インダクタに流れる電流に応じた検出信号を生成する電流検出回路と、前記検出信号を前記電流制御信号に応じた目標波形と比較し、比較結果に応じてレベルが変化するパルス信号を生成するパルス変調器と、前記パルス信号にもとづいて、前記第1スイッチおよび前記第2スイッチを相補的にスイッチングするドライバと、を備えることを特徴とする電源装置。前記補償電源は、前記目標波形から、所定のカットオフ周波数より高い成分を除去するローパスフィルタをさらに備え、前記パルス変調器は、前記検出信号を、前記ローパスフィルタを通過した目標波形と比較することを特徴とする請求項1に記載の電源装置。前記補償電源は、前記目標波形から、所定のカットオフ周波数より低い成分を除去するハイパスフィルタをさらに備え、前記パルス変調器は、前記検出信号を、前記ハイパスフィルタを通過した目標波形と比較することを特徴とする請求項1または2に記載の電源装置。前記補償電源は、前記目標波形がゼロを指示しており、かつ前記検出信号が前記インダクタに流れる電流がゼロであることを示すとき、前記ドライバを停止させる停止回路をさらに備えることを特徴とする請求項1から3のいずれかに記載の電源装置。前記電流制御信号は、ステップ波形から、ハイパスフィルタによって低周波成分を除去することにより生成されることを特徴とする請求項1から4のいずれかに記載の電源装置。前記電流制御信号は、前記目標波形に応じて変調されたビットストリーム信号またはパルス変調信号から、ローパスフィルタによって高周波成分を除去することにより生成されることを特徴とする請求項1から4のいずれかに記載の電源装置。前記電流制御信号は、前記目標波形を有するデジタル信号を、アナログ信号に変換することにより生成されることを特徴とする請求項1から4のいずれかに記載の電源装置。前記パルス変調器は、前記検出信号を前記目標波形と比較するヒステリシスコンパレータを含むことを特徴とする請求項1から7のいずれかに記載の電源装置。前記パルス変調器は、前記検出信号を前記目標波形と比較し、前記検出信号が前記目標波形より低くなると、アサートされるセット信号を生成するコンパレータと、前記セット信号がアサートされてから所定のオン時間経過後にアサートされるリセット信号を生成するオン時間生成部と、前記セット信号および前記リセット信号が入力され、前記パルス信号を出力するSRフリップフロップと、を含むことを特徴とする請求項1から7のいずれかに記載の電源装置。前記パルス変調器は、前記検出信号を前記目標波形と比較し、前記検出信号が前記目標波形より高くなると、アサートされるリセット信号を生成するコンパレータと、前記リセット信号がアサートされてから所定のオフ時間経過後にアサートされるセット信号を生成するオフ時間生成部と、前記セット信号および前記リセット信号が入力され、前記パルス信号を出力するSRフリップフロップと、を含むことを特徴とする請求項1から7のいずれかに記載の電源装置。前記電源ラインの電位は、前記入力ラインの電位と前記接地ラインの電位の中点付近であることを特徴とする請求項1から10のいずれかに記載の電源装置。被試験デバイスを試験する試験装置とともに使用され、前記被試験デバイスに電力を供給する電源装置であって、その出力端子が電源ラインを介して前記被試験デバイスの電源端子に接続されており、前記電源端子の電位を所定の目標値に近づくように帰還制御するメイン電源と、その出力端子が前記電源ラインと接続されており、ソース補償電流を前記メイン電源とは別経路から前記電源端子に注入するソース補償電源と、を備え、前記ソース補償電源は、前記ソース補償電源が生成すべきソース補償電流の目標波形を指示する電流制御信号を試験装置から受ける制御端子と、前記メイン電源の出力電圧より高い直流電圧が印加される入力ラインと、電位の固定された接地ラインの間に直列に設けられた、第1スイッチおよび第2スイッチと、前記第1スイッチと前記第2スイッチの接続点と、前記電源ラインの間に設けられた第1インダクタと、前記電源ラインと前記接地ラインの間に設けられた第1出力キャパシタと、前記第1インダクタに流れる電流に応じた検出信号を生成する電流検出回路と、前記検出信号を前記電流制御信号と比較し、比較結果に応じてレベルが変化するパルス信号を生成するパルス変調器と、前記パルス信号にもとづいて、前記第1スイッチおよび前記第2スイッチを相補的にスイッチングする第1ドライバと、を備えることを特徴とする電源装置。前記ソース補償電源に加えて、あるいはそれに代えて、その出力端子が前記電源ラインと接続されており、前記メイン電源から前記被試験デバイスへ流れる電源電流から、シンク補償電流を前記被試験デバイスとは別経路に引きこむように構成されたシンク補償電源を備え、前記シンク補償電源は、前記ソース補償電源と同様に構成され、その制御端子に、前記シンク補償電源が生成すべきシンク補償電流の目標波形を指示する電流制御信号を受けることを特徴とする請求項12に記載の電源装置。前記第2スイッチに代えて、整流ダイオードを備えることを特徴とする請求項12または13に記載の電源装置。被試験デバイスに電力を供給する請求項1から14のいずれかに記載の電源装置と、i前記被試験デバイスにテストパターンを供給するとともに、ii前記テストパターンに応じて前記被試験デバイスの電源端子に流れる動作電流と、前記電源装置の前記メイン電源から前記被試験デバイスに供給される電源電流との差分電流である目標電流を指示する電流制御信号を、前記電源装置に出力する、試験装置と、を備えることを特徴とする試験システム。本発明は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、被試験デバイスに安定した電源電圧を供給可能な電源装置の提供にある。本発明のある態様は、被試験デバイスを試験する試験装置とともに使用され、被試験デバイスに電力を供給する電源装置に関する。電源装置は、その出力端子が電源ラインを介して被試験デバイスの電源端子に接続されており、電源端子の電位を所定の目標値に近づくように帰還制御するメイン電源と、その出力端子が電源ラインと接続されており、i補償電流をメイン電源とは別経路から電源端子に注入し、または、iiメイン電源から被試験デバイスへ流れる電源電流から、補償電流を被試験デバイスとは別経路に引きこむように構成された補償電源と、を備える。補償電源は、補償電源が生成すべき補償電流の目標波形を指示する電流制御信号を試験装置から受ける制御端子と、メイン電源の出力電圧より高い直流電圧が印加される入力ラインと、電位の固定された接地ラインの間に直列に設けられた、第1スイッチおよび第2スイッチと、第1スイッチと第2スイッチの接続点と、電源ラインの間に設けられたインダクタと、電源ラインと接地ラインの間に設けられた出力キャパシタと、インダクタに流れる電流に応じた検出信号を生成する電流検出回路と、検出信号を電流制御信号に応じた目標波形と比較し、比較結果に応じてレベルが変化するパルス信号を生成するパルス変調器と、パルス信号にもとづいて、第1スイッチおよび第2スイッチを相補的にスイッチングするドライバと、を備える。この態様において、補償電源は、電流制御信号に応じた目標波形を有する補償電流を生成することができる。そして補償電流の向きが正であるとき、補償電流をメイン電源とは別経路から電源端子に注入ソースし、補償電流の向きが負であるとき、メイン電源から被試験デバイスへ流れる電源電流から、補償電流を被試験デバイスとは別経路に引きこむシンクことができる。テストパターンが既知であるとき、そのテストパターンが供給された被試験デバイスの内部回路の動作率は推定可能であるため、被試験デバイスの動作電流の時間波形は予測することができる。そして、予測される動作電流に応じて電流制御信号を規定することにより、メイン電源では追従しきれない成分を補償パルス電流によって補うことができ、あるいはメイン電源で追従できない成分を意図的に補償パルス電流として注入することができる。その結果、電源端子の電源電圧を一定に保つことができ、あるいは故意に電源電圧変動を引き起こすことにより、任意の電源環境をエミュレートすることができる。補償電源は、目標波形から、所定のカットオフ周波数より高い成分を除去するローパスフィルタをさらに備えてもよい。パルス変調器は、検出信号を、ローパスフィルタを通過した目標波形と比較してもよい。入力ラインの電位をVIN、電源ラインの電位をVOUT、接地ラインの電位をVGNDとする。補償電流を増大させるとき、補償電流の傾きはα1=VIN-VOUT/Lとなり、補償電流を減少させるとき、補償電流の傾きはα2=VGND-VOUT/Lとなり、それらより急峻な傾きで補償電流を変化させることはできない。つまり、目標波形の傾きスルーレートが、α1、α2より急峻な場合、補償電流は目標波形に追従できず、この場合、目標波形を高速に変化させるのは意味がない。そこで、ローパスフィルタによって目標波形の変化速度を、補償電源の応答速度以下に制限することにより、無駄な消費電力を削減できる。補償電源は、目標波形から、所定のカットオフ周波数より低い成分を除去するハイパスフィルタをさらに備えてもよい。パルス変調器は、検出信号を、ハイパスフィルタを通過した目標波形と比較してもよい。補償電源は、被試験デバイスに流れる動作電流が過渡的に変化するときのみ動作すればよく、動作電流が一定レベルである定常状態においては補償電流はゼロであることが望ましい。なぜなら非ゼロの補償電流、特に負の補償電流シンクが定常的に流れていると、その分だけシステム全体の消費電流が大きくなるからである。そこで、目標波形をハイパスフィルタによりフィルタリングすることにより、目標波形から直流成分が除去され、定常状態における補償電流をゼロとすることができ、無駄な消費電力を低減できる。補助電源は、目標波形がゼロを指示しており、かつ検出信号がインダクタに流れる電流がゼロであることを示すとき、ドライバを停止させる停止回路をさらに備えてもよい。この場合、補償電流をゼロとするだけでなく、補償電源のスイッチング動作を停止できるため、消費電力をさらに低減できる。パルス変調器は、ヒステリシスウィンドウ方式、ボトム検出オン時間固定方式、ピーク検出オフ時間固定方式のいずれかによりパルス信号を生成してもよい。電源ラインの電位は、入力ラインの電位と接地ラインの電位の中点付近であってもよい。この場合、補償電流が増大するときの傾きと、減少するときの傾きを等しくできる。電流制御信号は、ステップ波形から、ハイパスフィルタによって低周波成分を除去することにより生成されてもよい。電流制御信号は、目標波形に応じて変調されたビットストリーム信号またはパルス変調信号から、ローパスフィルタによって高周波成分を除去することにより生成されてもよい。電流制御信号は、目標波形を有するデジタル信号を、アナログ信号に変換することにより生成されてもよい。本発明の別の態様もまた、電源装置である。電源装置は、その出力端子が電源ラインを介して被試験デバイスの電源端子に接続されており、電源端子の電位を所定の目標値に近づくように帰還制御するメイン電源と、その出力端子が電源ラインと接続されており、ソース補償電流をメイン電源とは別経路から電源端子に注入するソース補償電源と、を備える。ソース補償電源は、ソース補償電源が生成すべきソース補償電流の目標波形を指示する第1電流制御信号を試験装置から受ける制御端子と、メイン電源の出力電圧より高い直流電圧が印加される入力ラインと、電位の固定された接地ラインの間に直列に設けられた、第1スイッチおよび第2スイッチと、第1スイッチと第2スイッチの接続点と、電源ラインの間に設けられた第1インダクタと、電源ラインと接地ラインの間に設けられた第1出力キャパシタと、第1インダクタに流れる電流に応じた検出信号を生成する電流検出回路と、検出信号を電流制御信号と比較し、比較結果に応じてレベルが変化するパルス信号を生成するパルス変調器と、パルス信号にもとづいて、第1スイッチおよび第2スイッチを相補的にスイッチングするドライバと、を備える。ある態様の電源装置は、ソース補償電源に加えて、あるいはそれに代えて、その出力端子が電源ラインと接続されており、メイン電源から前記被試験デバイスへ流れる電源電流から、シンク補償電流を前記被試験デバイスとは別経路に引きこむように構成されたシンク補償電源を備えてもよい。シンク補償電源は、ソース補償電源と同様に構成され、その制御端子に、シンク補償電源が生成すべきシンク補償電流の目標波形を指示する電流制御信号を受ける。本発明の別の態様は試験システムに関する。試験システムは、被試験デバイスに電力を供給する電源装置と、i被試験デバイスにテストパターンを供給するとともに、iiテストパターンに応じて被試験デバイスの電源端子に流れる動作電流と、電源装置のメイン電源から被試験デバイスに供給される電源電流との差分電流である目標電流を指示する電流制御信号を、電源装置に出力する、試験装置と、を備える。なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。本発明のある態様によれば、電源電圧を安定化できる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。本明細書において、部材Aが、部材Bと接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、部材Cが、部材Aと部材Bの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。図1は、実施の形態に係る試験システム2の構成を示す回路図である。図1には試験システム2に加えて、試験対象の半導体デバイス以下、DUTと称す1が示される。試験システム2は、試験装置3および電源装置PSを備える。電源装置PSは、DUT1に電力を供給する。DUT1は、複数のピンを備え、その中の少なくともひとつが、電源装置PSからの電源電圧VDDを受けるための電源端子P1であり、別の少なくともひとつが接地端子P2である。複数の入出力I/O端子P3は、外部からのデータを受け、あるいは外部にデータを出力するために設けられており、試験時においては、試験装置3から出力される試験信号テストパターンSTESTを受け、あるいは試験信号STESTに応じたデータを試験装置3に対して出力する。図1には、試験装置3の構成のうち、DUT1に対して試験信号を与える構成が示されており、DUT1からの信号を評価するための構成は省略されている。試験装置3は複数n個のチャンネルCH1~CHnを備えており、その中のいくつかCH1~CH4がDUT1の複数のI/O端子P3に割り当てられる。図1では、n=6の場合が示されるが、実際の試験装置3のチャンネル数は、数百~数千のオーダーである。ドライバDR1~DR6のうち、ドライバDR1~DR4は、それぞれ、DUT1のI/O端子P3に割り当てられる。波形整形器FCおよびタイミング発生器TGをインタフェース回路4と総称する。複数の41~46は、チャンネルCH1~CH6ごと、言い換えればドライバDR1~DR6ごとに設けられる。i番目1≦i≦6のインタフェース回路4iは、入力されたパターン信号SPTNiをドライバDRに適した信号形式に整形し、対応するドライバDRiへと出力する。パターン発生器PGは、テストプログラムにもとづき、インタフェース回路41~46に対するパターン信号SPTNを生成する。具体的にパターン発生器PGは、DUT1のI/O端子P3に割り当てられたドライバDR1~DR4に対しては、各ドライバDRiが生成すべき試験信号STESTiを記述するテストパターンSPTNiを、そのドライバDRiに対応するインタフェース回路4iに対して出力する。テストパターンSPTNiは、試験信号STESTiの各サイクルユニットインターバルにおけるレベルを示すデータと、信号レベルが遷移するタイミングを記述するデータを含む。なお、試験装置3の構成は特に限定されない。電源装置PSは、主として、メイン電源10、補償電源20を備える。メイン電源10の出力端子は、電源ラインLVDDを介してDUT1の電源端子P1に接続されている。メイン電源10は、電源端子P1の電位VDDを所定の目標値に近づくように帰還制御する。たとえばメイン電源10は、リニアレギュレータやスイッチングレギュレータなどで構成され、電源端子P1に供給される電源電圧VDDを、目標値と一致するようにフィードバック制御する。キャパシタCsは、電源電圧VDDを平滑化するために設けられる。メイン電源10からDUT1の電源端子P1への出力電流を、電源電流IDDと称する。メイン電源10は、有限の応答速度を有する電圧電流源であるため、その負荷電流、つまりDUT1の動作電流IOPの急峻な変化に追従できない場合がある。たとえば動作電流IOPがステップ状に変化するとき、電源電圧VDDはオーバーシュート、あるいはアンダーシュートしたり、その後のリンギングをともなったりする。電源電圧VDDの変動は、DUT1の正確な試験を妨げる。なぜならDUT1にエラーが検出されたとき、それがDUT1の製造不良によるものなのか、電源電圧VDDの変動によるものなのかを区別することができないからである。補償電源20は、メイン電源10の応答速度を補うために設けられる。DUT1の設計者は、ある既知の試験信号STESTテストパターンSPTNが供給された状態において、DUT1の内部回路の動作率などの時間推移を推定可能であるから、DUT1の動作電流IOPの時間波形を正確に予測することができる。ここでの予測とは、コンピュータシミュレーションを用いた計算や、同じ構成を有するデバイスを対象とした実測などが含まれ、特にその手法は限定されない。一方、メイン電源10の応答速度利得、フィードバック帯域が既知であれば、予測される動作電流IOPに応答してメイン電源10が生成する電源電流IDDもまた予測することができる。そうすると、予測される動作電流IOPと電源電流IDDの差分を、補償電源20によって補うことにより、電源電圧VDDを安定化することができる。補償電源20の出力端子は、電源ラインLVDDと接続されている。補償電源20は、i補償電流ICMPをメイン電源10とは別経路から電源端子P1に注入しソース、または、iiメイン電源10からDUT1へ流れる電源電流IDDから、補償電流ICMPをDUT1とは別経路に引きこむシンクように構成される。正の向きの補償電流ICMPをソース補償電流ICMP_SRC、負の向きの補償電流ICMPをシンク補償電流ICMP_SINKと称する。DUT1の電源端子P1に流れ込む動作電流IOP、メイン電源10が出力する電源電流IDD、および補償電源20が出力する補償電流ICMPの間には、電流保存則から、式1が成り立つ。IOP=IDDICMP...1補償電源20は、制御端子PCNTを有する。制御端子PCNTには、試験装置2から供給される電流制御信号SCNTが入力される。電流制御信号SCNTは、補償電源20が生成すべき補償電流ICMPの目標波形を指示する。電流制御信号SCNTは、試験システム2の制御信号生成部8によって生成される。上述のように、テストパターンSPTN1~SPTN4が既知であれば、DUT1の動作電流IOPの時間波形が予測でき、電源電圧VDDを一定に保つために発生すべき補償電流ICMP、すなわちICMP_SRC、ICMP_SINKの時間波形を計算することができる。予測される動作電流IOPが電源電流IDDより大きい場合、補償電源20はソース補償電流ICMP_SRCを発生して不足する電流を補う。ソース補償電流ICMP_SRCとして必要とされる電流波形は予測可能であるから、試験装置3は、補償電源20が生成すべきソース補償電流ICMP_SRCを示す制御信号SCNTを生成することができる。図2は、制御信号SCNTを計算する方法の一例を示すフローチャートである。DUT1に入力されるテストパターンや回路情報にもとづいて、DUT1の動作電流IOPが推定されるS100。またメイン電源10に負荷としてDUT1が接続された状態において、DUT1にテストパターンに応じたイベントが発生したときに、メイン電源10から出力される電源電流IDDを計算するS102。そして、理想電源を実現したい場合には、推定される動作電流IOPと電源電流IDDの差分を、補償電源20によって生成すべき補償電流ICMPとするS104。そして、生成すべき補償電流ICMPの波形にもとづき、制御信号SCNTを生成するS106。あるいは、制御信号SCNTは、以下の処理によって生成してもよい。DUT1に入力されるテストパターンや回路情報にもとづいて、DUT1の動作電流IOPを推定する。メイン電源10に負荷としてDUT1が接続された状態において、DUT1にテストパターンに応じたイベントが発生したときの、電源端子P1の電源電圧VDDの変動を計算する。メイン電源10において計算された電源電圧VDDの波形と、所望の電源電圧VDDの波形の差分に応じて、補償電源20が生成すべき補償電流ICMPの目標波形を計算し、その目標波形から電流制御信号SCNTを計算する。図3は、動作電流IOP、電源電流IDD、ソース補償電流ICMPの一例を示す波形図である。ある試験信号STESTが供給されたDUT1の動作電流IOPがステップ状に増加したとする。これに応答して、メイン電源10から電源電流IDDが供給されるが、それは応答速度の制限から、理想的なステップ波形とはならず、DUT1に供給すべき電流が不足する。その結果、補償電流ISRCを供給しなければ、電源電圧VDDは破線で示すように低下する。補償電源20は、動作電流IOPと電源電流IDDの差分に対応するソース補償電流ICMPを生成する。補償電源20がソース補償電流ICMPを生成することにより、電源電圧VDDのドロップ量を、一点鎖線で示すように小さくできる。図4a~cは、電流制御信号SCNTを生成する制御信号生成部8の構成例を示す回路図である。図4aの制御信号生成部8は、図2のフローチャートにもとづいて計算される補償電流ICMPの波形REFに対して、ΔΣ変調、PWMパルス幅変調、PDMパルス密度変調、PAMパルス振幅変調、PFMパルス周波数変調などを施すことにより、ビットストリームの制御パターンSPTN_CMPを生成する。このような制御パターンSPTN_CMPは、試験装置3のパターン発生器PG、インタフェース回路4、ドライバDRにより生成可能である。試験装置3と補償電源20の間には、ローパスフィルタLPFが設けられる。ローパスフィルタLPFは、制御パターンSPTN_CMPから高周波成分を除去することにより、目標波形REFを有する電流制御信号SCNTを生成する。図4bの制御信号生成部8は、図2のフローチャートにもとづいて計算される補償電流ICMPの目標波形REFに応じたステップ波形の制御パターンSPTN_CMPを生成する。ソース補償電流ICMP_SRCを生成する場合、制御パターンSPTN_CMPはローレベル電圧からハイレベル電圧に遷移し、シンク補償電流ICMP_SRCを生成する場合、制御パターンSPTN_CMPはハイレベル電圧からローレベル電圧に遷移する。試験装置3と補償電源20の間には、ハイパスフィルタHPFが設けられる。ハイパスフィルタHPFは、制御パターンSPTN_CMPから低周波成分を除去することにより、目標波形REFを有する電流制御信号SCNTを生成する。制御パターンSPTN_CMPのハイレベル電圧とローレベル電圧の差分は、目標波形の波高値に応じて調節され、ハイパスフィルタHPFのカットオフ周波数は、目標波形REFの減衰係数に応じて調節される。図4cの制御信号生成部8において、演算部CALは、図2のフローチャートにもとづいて計算される補償電流ICMPの目標波形REFに応じたデジタル信号を生成する。D/AコンバータDACは、デジタル信号をアナログの電流制御信号SPTNに変換する。制御信号生成部8の構成は、図4a~cには限定されず、その他の構成であってもよい。以上が試験システム2の全体の説明である。続いて補償電源20の具体的な構成例について説明する。図5は、補償電源20の構成を示す回路図である。補償電源20は、主として、制御端子PCNT、第1スイッチM1、第2スイッチM2、電流検出回路22、パルス変調器24、ドライバ26、を備える。制御端子PCNTには、補償電源20が生成すべき補償電流ICMPの波形を指示する電流制御信号SCNTが入力される。第1スイッチM1および第2スイッチM2は、入力ラインLINと、接地ラインLGNDの間に直列に設けられる。入力ラインLINには、メイン電源10の出力電圧より高い直流電圧VINが印加される。接地ラインLGNDの電位は、接地電位VGNDに固定される。インダクタL1は、第1スイッチM1と第2スイッチM2の接続点N1と、電源ラインLVDDの間に設けられる。出力キャパシタC1は、電源ラインLVDDと接地ラインLGNDの間に設けられる。この出力キャパシタC1は、図1のキャパシタCsと共有されてもよい。電流検出回路22は、インダクタL1に流れる電流コイル電流というILに応じた電流検出信号単に検出信号とも称するVCSを生成する。電流検出回路22の構成は特に限定されず、たとえばコイル電流IL上に設けられたインピーダンス素子に生ずる電圧降下を増幅することにより、検出信号VCSを生成してもよいし、インダクタL1の両端間の電圧にもとづいて、検出信号VCSを生成してもよい。パルス変調器24は、検出信号VCSを電流制御信号SCNTに応じた目標波形REFと比較し、比較結果に応じてレベルが変化するパルス信号Spを生成する。パルス変調器24は、いわゆるヒステリシス制御bangbang制御の変調器である。図6a~cは、パルス変調器24の構成例を示す回路図である。図6aのパルス変調器24は、ヒステリシスウィンドウ方式ヒステリシスウィンドウコンパレータ方式とも称されるの変調器であり、ヒステリシスコンパレータ40を含む。ヒステリシスコンパレータ40は、検出信号VCSを目標波形REFと比較し、パルス信号Spを生成する。図6bのパルス変調器24は、いわゆるボトム検出オン時間固定方式の変調器であり、コンパレータ42、オン時間生成部44、SRフリップフロップ46、を含む。コンパレータ42は、検出信号VCSを目標波形REFと比較し、検出信号VCSが目標波形REFより低くなると、アサートハイレベルされるセット信号SSETを生成する。オン時間生成部44は、セット信号SSETがアサートされてから所定のオン時間TON経過後にアサートされるリセット信号SRSTを生成する。SRフリップフロップ46は、セット信号SSETおよびリセット信号SRSTが入力され、パルス信号SPを出力する。図6cのパルス変調器24は、いわゆるピーク検出オフ時間固定方式の変調器であり、コンパレータ48、オフ時間生成部50、SRフリップフロップ52、を含む。コンパレータ48は、検出信号VCSを目標波形REFと比較し、検出信号VCSが目標波形REFより高くなると、アサートされるリセット信号SRSTを生成する。オフ時間生成部50は、リセット信号SRSTがアサートされてから所定のオフ時間TOFF経過後にアサートされるセット信号SSETを生成する。SRフリップフロップ52は、セット信号SSETおよびリセット信号SRSTが入力され、パルス信号Spを出力する。図5に戻る。ドライバ26は、パルス信号Spにもとづいて、第1スイッチM1および第2スイッチM2を相補的にスイッチングする。第1スイッチM1と第2スイッチM2が同時にオンして貫通電流が流れるのを防止するために、ドライバ26は、第1スイッチM1のオン時間と、第2スイッチM2のオン時間の間に、第1スイッチM1と第2スイッチM2が両方オフとなるデッドタイムを挿入してもよい。補償電源20は、補償電流ICMPが正の向きに流れるとき、入力ラインLINを入力、電源ラインLVDDを出力とする降圧DC/DCコンバータとして動作し、補償電流ICMPが負の向きに流れるとき、電源ラインLVDDを入力、入力ラインLINを出力とする昇圧DC/DCコンバータとして動作する。以上が補償電源20の構成である。続いて、補償電源20の動作を説明する。図7a、bは、図5の補償電源20の動作を示す波形図である。パルス変調器24は、図6aのヒステリシスウィンドウ方式である。図7aには、ソース補償電流ICMP_SRCが生成される様子が示される。時刻t0に、目標波形REFがゼロから急峻に上昇する。パルス信号Spがハイレベルとなり、第1スイッチM1がオンすると、インダクタL1の両端間に、VIN-VOUTが印加される。その結果、コイル電流ILは、一定の傾きα1で増大する。傾きα1は、VIN-VOUT/Lである。Lは、インダクタL1のインダクタンスである。コイル電流ILの増大にともない、検出信号VCSが上昇する。そして検出信号VCSが目標波形REFより高くなると、パルス信号Spがローレベルとなる。パルス信号Spがローレベルとなると、第1スイッチM1がオフ、第2スイッチM2がオンする。このとき、インダクタL1の両端間には、VGND-VOUTが印加される。その結果、コイル電流ILは、一定の傾きα2で減少する。傾きα2は、VGND-VOUT/Lである。検出信号VCSが目標波形REFより低くなると、パルス信号Spがハイレベルになる。図7bには、シンク補償電流ICMP_SINKが生成される様子が示される。このように、補償電源20は、インダクタL1に流れるコイル電流ILを目標波形REFに追従させことができ、その結果、目標波形REFを有する補償電流ICMPを生成することができる。多くの用途において、動作電流IOPの急増に対する応答速度と、動作電流IOPの急減に対する応答速度が等しいことが望まれる。このような用途では、電源ラインLVDDの電位VOUTは、入力ラインLINの電位VINと接地電位VGNDの中点付近とすればよい。コイル電流ILの傾きはα1、α2で与えられる応答速度の制約によって、コイル電流ILが目標波形REFの急峻な変化に追従できない場合もありえる。この場合、図7cに示すように、DUT1の動作電流IOPが変化する時刻t0より前に、目標波形REFをシフトすることにより、応答性を高めることができる。試験装置3は、将来に発生する動作電流IOPの変化を予測できるため、それに先だって制御信号SCNTを生成することができる。図5に戻る。続いて補償電源20のさらなる特徴について説明する。補償電源20は、ハイパスフィルタ28、ローパスフィルタ30、停止回路32を備える。ローパスフィルタ30は、目標波形REFから、所定のカットオフ周波数fc1より高い成分を除去する。パルス変調器24は、検出信号VCSを、ローパスフィルタ30を通過した目標波形REFと比較する。上述のように、補償電流ICMPを増大させるときのその傾きはα1=VIN-VOUT/Lとなり、補償電流ICMPを減少させるときのその傾きはα2=-VOUT/Lとなる。すなわち、補償電源20の応答速度は、入力電圧VIN、出力電圧VOUT、インダクタンスLによって制限され、それよりも速い速度で補償電流ICMPを変化させることはできない。つまり、目標波形REFの傾きスルーレートが、α1、α2より急峻な場合、補償電流ICMPは目標波形REFに追従できず、この場合、目標波形REFを高速に変化させるのは意味がない。そこで、ローパスフィルタ30によって目標波形REFの変化速度を、補償電源ICMPの応答速度α1、α2以下に制限することにより、無駄な消費電力を削減できる。ローパスフィルタ30のカットオフ周波数fc1は、α1、α2に応じて定めればよい。ハイパスフィルタ28は、目標波形REFから、所定のカットオフ周波数fc2より低い成分を除去する。パルス変調器24は、検出信号VCSを、ハイパスフィルタ28を通過した目標波形REFと比較する。補償電源20は、DUT1に流れる動作電流IOPが変化した後、電源電流IDDがそれに追従するまでの期間で動作すればよく、電源電流IDDが動作電流IOPに追従した後、たとえば動作電流IOPが一定レベルである定常状態においては、補償電流ICMPはゼロであることが望ましい。なぜなら非ゼロの補償電流、特にシンク補償電流ICMP_SINKが定常的に流れていると、その分だけシステム全体の消費電流が大きくなるからである。そこで、目標波形REFをハイパスフィルタ28によりフィルタリングすることにより、目標波形REFから直流成分が除去され、定常状態における補償電流ICMPをゼロとすることができ、無駄な消費電力を低減できる。図7a、bに示すように、目標波形REFがゼロとなり、補償電流ICMPがゼロの状態となった状態においても、第1スイッチM1、第2スイッチM2はスイッチングしており、補償電流ICMPは、ゼロを中心として脈流する。このときの第1スイッチM1、第2スイッチM2のスイッチングにともなう消費電力は無駄である。そこで停止回路32は、所定の停止条件を満たすときに、ドライバ26を停止させる。所定の停止条件とは、目標波形REFが補償電流ICMPのゼロに対応する値を指示しており、かつ検出信号VCSが、コイル電流ILがゼロを示すことである。図8は、停止回路32の構成例を示す回路図である。停止回路32は、ウィンドウコンパレータWC1、WC2、時定数回路34、36、ANDゲート38を備える。ウィンドウコンパレータWC1は、検出信号VCSが、コイル電流ILのゼロに対応する値を中心とする所定の範囲に含まれているときにアサートハイレベルされる比較信号S1を生成する。ウィンドウコンパレータWC2は、目標波形REFが、補償電流ICMPのゼロに対応する値を中心とする所定の範囲に含まれているときにアサートハイレベルされる比較信号S2を生成する。時定数回路34は、ローパスフィルタによって比較信号S1を遅延させた信号と、遅延させない信号の論理和を生成する。時定数回路34の出力S1’は、検出信号VCSがゼロ付近の値を、所定時間維持するときに、アサートされる。時定数回路36は、比較信号S2に対して同様の処理を行う。ANDゲート38は、2つの信号S1’とS2’の論理積を生成する。ANDゲート38の出力S3は、停止条件を満たすときにアサートされる。なお、停止回路32の構成は図8のそれには限定されない。停止回路32を設けることにより、補償電流ICMPをゼロとするだけでなく、補償電源20のスイッチング動作を停止できるため、消費電力をさらに低減できる。実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。実施の形態では、補償電流ICMPによって、電源電圧の変動がゼロであるような、つまり出力インピーダンスがゼロの理想電源の環境を実現する場合を説明したが、本発明はそれに限定されない。つまり、意図的な電源電圧変動を引き起こすような補償電流ICMPの波形を計算し、その補償電流波形が得られるように制御信号SCNTを規定しておいてもよい。この場合、制御パターンSCNTに応じて任意の電源環境をエミュレートすることが可能となる。ある変形例において、実施の形態では、補償電源20が、正負の補償電流ICMPを生成できる場合を説明したが、補償電源20は、ソース補償電流ICMP_SRCのみ、あるいはシンク補償電流ICMP_SINKのみ、を生成可能に構成されてもよい。前者は、DUT1の動作電流IOPが増加する場合に有効であり、後者は、DUT1の動作電流IOPが減少する場合に有効である。いずれの場合も、補償電源20は図5と同様に構成することができる。ソース補償電流ICMP_SRCのみを生成する補償電源20は、第2スイッチを整流ダイオードに置換してもよく、シンク補償電流ICMP_SINKのみを生成する補償電源20は、第1スイッチを整流ダイオードに置換してもよい。別の変形例において、電源装置PSは、ソース補償電流ICMP_SRCのみ生成可能に構成されたソース補償電源と、シンク補償電流ICMP_SINKのみ生成可能に構成されたシンク補償電源と、を備えてもよい。ソース補償電源およびシンク補償電源はそれぞれ、図5の補償電源20と同様に構成することができる。ソース補償電源20は、第2スイッチを整流ダイオードに置換してもよく、シンク補償電源20は、第1スイッチを整流ダイオードに置換してもよい。そして、試験装置3は、DUT1の動作電流IOPが急増する際には、ソース補償電源に対して、ソース補償電流の波形を指示する第1電流制御信号を出力し、DUT1の動作電流IOPが急減する際には、シンク補償電源に対して、シンク補償電流の波形を指示する第2電流制御信号を出力する。ソース補償電源は、入力ラインを入力、電源ラインを出力とする降圧DC/DCコンバータとして動作する。シンク補償電源は、電源ラインを入力、入力ラインを出力とする昇圧DC/DCコンバータとして動作する。