評価用トランジスタの第1端子に第1電位を与え、電荷注入用トランジスタの第1端子に第2電位を与え、前記電荷注入用トランジスタをオン状態として、前記評価用トランジスタの第2端子と、前記電荷注入用トランジスタの第2端子とが接続されてなるノードに所定の電荷を蓄積させ、前記電荷注入用トランジスタをオフ状態とし、前記ノードが保持する電荷量の変化に起因して生じる、前記ノードの電位の変化量を測定し、前記電位の変化量から、前記評価用トランジスタの前記第1端子と前記第2端子との間を流れる電流値を算出する、電流測定方法。前記ノードへの所定の電荷の蓄積と、前記ノードの電位の変化量の測定とを繰り返し行う請求項1に記載の電流測定方法。前記電荷注入用トランジスタとして、前記評価用トランジスタよりL/WLはチャネル長、Wはチャネル幅が大きいトランジスタを用いる請求項1または請求項2に記載の電流測定方法。前記ノードには容量素子が接続された、請求項1乃至請求項3のいずれか一に記載の電流測定方法。請求項1乃至請求項4のいずれか一に記載の電流測定方法を用いて、前記評価用トランジスタが所定の特性を有するか否かを検査する半導体装置の検査方法。請求項5に記載の検査方法が用いられた半導体装置。請求項1乃至請求項4のいずれか一に記載の電流測定方法を用いて得られた前記電流値の情報を元に、構成要素であるトランジスタのパラメータが決定された半導体装置。評価用トランジスタと、電荷注入用トランジスタと、容量素子と、出力回路と、を有し、前記評価用トランジスタの第1端子は、第1電位が与えられる端子であり、前記電荷注入用トランジスタの第1端子は、第2電位が与えられる端子であり、前記評価用トランジスタの第2端子と、前記電荷注入用トランジスタの第2端子と、前記容量素子の第1端子と、前記出力回路の入力端子とが接続される特性評価用回路。前記電荷注入用トランジスタは、前記評価用トランジスタよりL/WLはチャネル長、Wはチャネル幅が大きい請求項8に記載の特性評価用回路。しかし、非特許文献3にも示されるように、従来では、トランジスタの特性として、測定可能なオフ電流の下限値はせいぜい10fAフェムトアンペア:1fAは10-15A程度であった。このため、オフ電流がさらに小さいような状況では、その値を正確に知ることは困難であった。このような状況は、薄膜トランジスタをはじめとする電気素子の開発に遅延をもたらすことにもなりかねない。トランジスタ特性を正確に測定できなければ、新たな特性値に基づくデバイス開発や回路開発、並びに応用製品の開発が進展しないことになる。上述の問題に鑑み、開示する発明の一態様では、微小な電流が測定可能な電流測定方法の提供を目的の一とする。または、該電流測定方法を用いた半導体装置の検査方法の提供を目的の一とする。または、該電流測定方法を用いた半導体装置の提供を目的の一とする。または、検査方法を用いた半導体装置の提供を目的の一とする。または、特性評価用回路の提供を目的の一とする。開示する発明では、電気素子を流れる電流値を、直接測定するのではなく、所定の期間における電位変動から算出する。すなわち、電気素子に流れる電流を、該電気素子に接続されたキャパシタの電荷の変化量から算出することで、従来行われていた抵抗に発生する電圧降下を増幅して読み取る方式ピコアンメータ等に比べ、微小な電流値を測定することを可能とする。例えば、次のような方法を用いれば良い。本発明の一態様は、評価用トランジスタの第1端子に第1電位を与え、電荷注入用トランジスタの第1端子に第2電位を与え、電荷注入用トランジスタをオン状態として、評価用トランジスタの第2端子と、電荷注入用トランジスタの第2端子とが接続されてなるノードに所定の電荷を蓄積させ、電荷注入用トランジスタをオフ状態とし、ノードが保持する電荷量の変化に起因して生じる、ノードの電位の変化量を測定し、電位の変化量から、評価用トランジスタの第1端子と第2端子との間を流れる電流値を算出する、電流測定方法である。上記において、ノードへの所定の電荷の蓄積と、ノードの電位の変化量の測定とを繰り返し行うことができる。また、上記において、電荷注入用トランジスタとして、評価用トランジスタよりL/WLはチャネル長、Wはチャネル幅が大きいトランジスタを用いることができる。また、上記において、ノードには容量素子が接続することができる。この場合、ノードの電位制御が容易になるというメリットがある。また、上記電流測定方法を用いて、評価用トランジスタが所定の特性を有するか否かを検査することが可能である。これにより、作製した半導体装置の不良を検出することが可能である。また、この検査方法を用いて測定した特性値を使用して半導体装置を設計することも可能である。これにより、半導体装置の良品率を高めることができる。また、上記電流測定方法を用いて得られた電流値の情報を元に、構成要素であるトランジスタのパラメータを決定して、半導体装置を作製することができる。これにより、適した特性を備えた半導体装置を提供することが可能である。本発明の一態様は、評価用トランジスタと、電荷注入用トランジスタと、容量素子と、出力回路と、を有し、評価用トランジスタの第1端子は、第1電位が与えられる端子であり、電荷注入用トランジスタの第1端子は、第2電位が与えられる端子であり、評価用トランジスタの第2端子と、電荷注入用トランジスタの第2端子と、容量素子の第1端子と、出力回路の入力端子とが接続される特性評価用回路である。上記において、電荷注入用トランジスタは、評価用トランジスタよりL/WLはチャネル長、Wはチャネル幅を大きくすることができる。なお、本明細書等において上や下の用語は、構成要素の位置関係が直上または直下であることを限定するものではない。例えば、ゲート絶縁層上のゲート電極の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。また、本明細書等において電極や配線の用語は、これらの構成要素を機能的に限定するものではない。例えば、電極は配線の一部として用いられることがあり、その逆もまた同様である。さらに、電極や配線の用語は、複数の電極や配線が一体となって形成されている場合をなどをも含む。また、ソースやドレインの機能は、採用するトランジスタの極性や、回路動作における電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。なお、本明細書等において、電気的に接続には、何らかの電気的作用を有するものを介して接続されている場合が含まれる。ここで、何らかの電気的作用を有するものは、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、何らかの電気的作用を有するものには、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子電気素子などが含まれる。また、本明細書等において、ノードに蓄積された電荷とは、ノードの容量に蓄積された電荷を意味する。ノードの容量は、ノードAに接続されたキャパシタの容量や配線間に形成される浮遊容量やトランジスタに形成される寄生容量を含む。発明の一態様では、所定の期間における電位変動から電流値を算出する。これにより、微小な電流値を測定することが可能である。また、上記電流測定方法を用いて、電気素子が所定の特性を有するか否かを検査することにより、作製した半導体装置の不良を的確に発見することが可能である。また、上記電流測定方法を用いて得られた電流値の情報を元に、構成要素である電気素子のパラメータを決定して半導体装置を作製することにより、適した特性を備えた半導体装置を提供することが可能である。このように、開示する発明の一態様により、様々な技術的効果を得ることが可能である。発明の実施の形態について、図面を用いて以下に説明する。但し、発明は以下の説明に限定されず、その趣旨および範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。なお、本明細書等における第1、第2、第3などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。実施の形態1本実施の形態では、開示する発明の一態様に係る電流測定方法およびこれに用いる測定系の一例について図1を参照して説明する。測定系はじめに、開示する発明の一態様に係る電流測定方法に用いられる測定系の一例について図1を参照して説明する。以下に示す測定系の構成は、特性評価用回路の構成として採用することが可能である。なお、以下に示す測定系は一例に過ぎず、開示する発明がこれに限定して解釈されるものではない。図1に示す測定系は、電気素子101、容量素子102、出力回路103を有する。電気素子101は第1端子と第2端子を有し、容量素子102は第1端子と第2端子を有し、出力回路103は入力端子、出力端子、第1端子、および第2端子を有する。図1において、電気素子101の第1端子は電源に接続されている。また、電気素子101の第2端子は、容量素子102の第1端子、および出力回路103の入力端子に接続されている。容量素子102の第2端子は、出力回路103の第2端子および電源に接続されている。また、出力回路103の第1端子は電源に接続されている。上記において、電気素子101の第1端子には、電源から電位V3が与えられる。また、容量素子102の第2端子、および出力回路103の第2端子には、電源から電位V2が与えられる。また、出力回路103の第1端子には、電源から電位V1が与えられる。出力回路103の出力端子からは、電位Voutが出力される。なお、容量素子102は設けなくとも良い。出力回路103や、電気素子101の容量を、容量素子102として代用することも可能である。また、構成に応じて、電気素子101や出力回路103には上記以外の制御信号や電源電位を入力しても構わない。電流測定方法次に、上記の測定系を用いた電流測定方法の一例について図2および図3を参照して説明する。なお、以下に示す電流測定方法は一例に過ぎず、開示する発明がこれに限定して解釈されるものではない。まず、電気素子101の第2端子と接続されるノードつまり、容量素子102の第1端子、および出力回路103の入力端子に接続されるノードであるノードAと、容量素子102の第1端子との間に電位差を生じさせ、電気素子101に電荷が流れ得る状態とする。その後、測定期間が開始されるが、当該測定期間において、電気素子101の第1端子の電位は固定しておく。一方で、測定期間中は、上記ノードAの電位は固定しないフローティング状態とする。これにより、電気素子101に電荷が流れ、時間の経過と共にノードAの電位が変動する。そして、ノードAに保持される電荷量の変動に伴って、ノードAの電位が変動する。つまり、出力回路103の出力電位Voutも変動する。上記電位差の付与は、例えば、上記ノードAに電荷を与えて電位を変化させる方法で実現可能である。電気素子101のコンダクタンスが可変である場合例えば、電気素子101がトランジスタなどである場合には、電気素子101を低抵抗にした状態でV3を高電位または低電位としてノードAに電位を与え、その後、電気素子101を高抵抗とし、V3を低電位または高電位とすることにより実現することもできる。また、当該電位差は、V2とV3を異ならせることでも実現可能である。上記電位差を付与する初期化期間、および、その後の測定期間における各電位の関係タイミングチャートを図2に示す。ここでは、電位差付与の方法に応じて、2種類のタイミングチャートを示す。図2Aは、ノードAに電荷を与えて電位を付与する方法を用いる場合のタイミングチャートの一例である。初期化期間では、ノードAにプローブ針などを接触させて、ノードAに所望の電位を与える。電位の付与後には、プローブ針などをノードAから離して、ノードAをフローティングとする。当該方法を用いる場合には、初期化期間、測定期間を通じて、電位V1、電位V2、電位V3を変化させる必要がない点が特徴的である。なお、図2Aでは、初期化期間において、V1をVDDとしているが、V1は測定期間においてのみ必要な電位であるため、初期化期間においては、V1をVSSとしておいても構わない。また、電位V3は、電気素子101の第1端子に所望の電位が与えられるように設定される。図2Bは、電気素子101のコンダクタンスが可変である場合におけるタイミングチャートの一例である。タイミングチャート中、Vext_bは、電気素子のコンダクタンスを変化させるために、電気素子101に与えられる電位を表している。なお、この場合の電気素子101の具体例としては、トランジスタなどを挙げることができる。電気素子101がトランジスタの場合、Vext_bはトランジスタのゲート電極に与えられる。初期化期間において、電位Vext_bは、電気素子101のコンダクタンスが大きくなるような電位とする。例えば、電気素子101がトランジスタである場合には、トランジスタをオン状態とするような電位とする。図2Bでは、電位Vext_bを高電位としている。この状態では、電気素子101のコンダクタンスが大きいため、電位V3によってノードAが充電される。このため、初期化期間において、V3は、ノードAが所望の電位となるような電位とする。その後の測定期間において、電位Vext_bを、電気素子101が測定目的の状態となるような電位とする。例えば、電気素子101がトランジスタである場合において、トランジスタのオフ状態を測定したい場合には、トランジスタをオフ状態とするような電位とする。また、電位V3は、ノードAに電荷が流れ込み、またはノードAから電荷が流れ出すような電位とする。なお、ノードAの電位を保持するためには、Vext_bを変化させた後にV3を変化させることが望ましい。なお、図2Bでは、初期化期間においてV3およびVext_bはいずれも高電位であり、測定期間においてV3およびVext_bはいずれも低電位であるが、開示する発明の一態様はこれに限定されない。初期化期間と測定期間の電位の関係を逆転させることも可能である。上述のようにして電位差を与え、測定期間が開始されると、時間の経過と共にノードAに接続される容量に保持される電荷量が変動し、これに従ってノードAの電位が変動する。これは、出力回路103の入力端子の電位が変動することを意味するから、時間の経過と共に、出力回路103の出力端子の電位も変動することになる。図3Aには、経過時間と、出力回路103の出力電位Voutとの関係の一例を示す。あらかじめ、ノードAの電位VAと、出力電位Voutの関係を求めておくことで、出力電位VoutからノードAの電位VAを求めることが可能である。図3Bには、ノードAの電位VAと、出力電位Voutの関係の一例を示す。一般に、ノードAの電位VAは、出力電位Voutの関数として次式のように表すことができる。また、ノードAに接続される容量の電荷QAは、ノードAの電位VA、ノードAに接続される容量CA、定数constを用いて、次式のように表される。ここで、ノードAに接続される容量CAは、容量素子102の容量と他の容量出力回路103の入力容量などの和である。ノードAの電流IAは、ノードAに流れ込む電荷またはノードAから流れ出る電荷の時間微分であるから、ノードAの電流IAは次式のように表現される。このように、ノードAに接続される容量CAと、出力回路103の出力電位Voutから、ノードAの電流IAを求めることができる。なお、電流IAは、電気素子101を流れる電流Idevと、他の電流成分Ileakの和であるから、電気素子101を流れる電流Idevを精度良く求めるには、電気素子101を流れる電流Idevに対して他の電流成分Ileakを十分に小さくした測定系を用いて測定を行うことが望ましい。また、電流成分Ileakを見積もり、電流IAから減ずることで電気素子101を流れる電流Idevの精度を高めても良い。以上に示す方法により、電気素子を流れる微小な電流を測定することができる。例えば、本実施の形態において示した方法により、1zAゼプトアンペア:1zAは10-21A以下、さらに1yAヨクトアンペア:1yAは10-24A以下の電流値を測定することも可能である。本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態2本実施の形態では、先の実施の形態において示した測定系の変形例などについて図4乃至図7を参照して説明する。以下に示す測定系の構成は、特性評価用回路の構成として採用することが可能である。なお、以下に示す測定系は一例に過ぎず、開示する発明がこれに限定して解釈されるものではない。測定系図4Aに示す測定系は、容量素子102、トランジスタ104、トランジスタ105、トランジスタ106を有する。ここで、トランジスタ104は、図1における電気素子101に相当する。また、トランジスタ105、およびトランジスタ106によって、図1における出力回路103に相当する回路が構成される。図4Aにおいて、トランジスタ104のソース端子またはドレイン端子が、図1における電気素子101の第1端子に相当し、トランジスタ104のドレイン端子またはソース端子が、電気素子101における第2端子に相当する。また、図4Aでは、トランジスタ106のソース端子またはドレイン端子と、トランジスタ106のゲート端子が接続されて、出力回路103の第1端子に相当する端子を構成している。また、トランジスタ106のドレイン端子またはソース端子と、トランジスタ105のソース端子またはドレイン端子が接続されて、出力回路103の出力端子に相当する端子を構成している。また、トランジスタ105のゲート端子が、出力回路103の入力端子に相当する端子を構成している。また、トランジスタ105のドレイン端子またはソース端子が、出力回路103の第2端子に相当する端子を構成している。つまり、トランジスタ104のソース端子またはドレイン端子は、電源に接続されている。また、トランジスタ104のドレイン端子またはソース端子と、容量素子102の第1端子と、トランジスタ105のゲート端子とは、電気的に接続されている。容量素子102の第2の端子は、トランジスタ105のドレイン端子またはソース端子および電源に接続されている。また、トランジスタ106のソース端子またはドレイン端子と、トランジスタ106のゲート端子は電源に接続されている。なお、トランジスタ104のゲート端子には、トランジスタ104のオン状態とオフ状態を制御する電位Vext_bが供給される。図4Bに示す測定系は、図4Aと一部の構成が異なる測定系である。図4Aの構成と異なる点について説明する。図4Bでは、トランジスタ106のソース端子またはドレイン端子が、出力回路103の第1端子に相当する端子を構成している。また、トランジスタ106のゲート端子には、トランジスタ106のオン状態とオフ状態を制御する電位Vext_aが供給される。また、トランジスタ106のドレイン端子またはソース端子と、トランジスタ105のソース端子またはドレイン端子が接続されて、出力回路103の出力端子に相当する端子から、出力電位Voutが出力される。図4Cに示す測定系は、上述した測定系とは一部の構成が異なっている。上述した測定系と異なる点について説明する。図4Cでは、センスアンプ回路107によって、図1における出力回路103に相当する回路が構成される。センスアンプ回路107は、第1入力端子、第2入力端子、出力端子、第1端子、および第2端子を有する。センスアンプ回路107において、第1入力端子には、電位Vext_aが供給される。また、第2入力端子は、容量素子102の第1端子と、トランジスタ104のドレイン端子またはソース端子と、電気的に接続されている。また、センスアンプ回路107の第1端子は電源に接続され、第2端子は容量素子102の第2の端子と、電源に接続されている。なお、図4Bに示す測定系、図4Cに示す測定系のいずれにおいても、適切な値の電位Vext_aを選択することにより、ノードAの電位変化を高精度に求めることができる。図5に示す測定系は、図4Aと一部の構成が異なる測定系である。図4Aの構成と異なる点について説明する。図5では、トランジスタ104の接続関係が図4Aとは異なっている。つまり、図5では、トランジスタ104のソース端子またはドレイン端子と、トランジスタ104のドレイン端子またはソース端子とが接続されて、図1における電気素子101の第1端子を構成している。また、トランジスタ104のゲート端子が、電気素子101における第2端子を構成している。上述の構成から分かるように、図5に示す測定系では、トランジスタ104のゲートリーク電流を測定することが可能である。図6に示す測定系は、図4Aと一部の構成が異なる測定系である。具体的には、図6に示す測定系は、トランジスタ104と直列に接続されたトランジスタ108を有する。また、図4Aにおける電位V3を与える電源は、図6では、電位V2を与える電源と共通化されている。ここでは、図4Aの構成と異なる点について説明する。トランジスタ104のソース端子またはドレイン端子と、容量素子102の第2端子と、トランジスタ105のドレイン端子またはソース端子は、電源V2を与える電源に接続されている。また、トランジスタ104のドレイン端子またはソース端子と、トランジスタ108のソース端子またはドレイン端子と、容量素子102の第1端子と、トランジスタ105のゲート端子とは、電気的に接続されている。また、トランジスタ108のドレイン端子またはソース端子と、トランジスタ106のソース端子またはドレイン端子と、トランジスタ106のゲート端子は、電源V1を与える電源に接続されている。また、トランジスタ106のドレイン端子またはソース端子と、トランジスタ105のソース端子またはドレイン端子とは電気的に接続されている。なお、トランジスタ104のゲート端子には、トランジスタ104のオン状態とオフ状態を制御する電位Vext_b2が供給され、トランジスタ108のゲート端子には、トランジスタ108のオン状態とオフ状態を制御する電位Vext_b1が供給される。上述の構成から分かるように、図6に示す測定系では、トランジスタ104とトランジスタ108が直列に接続されている。このため、トランジスタ104により、ノードAの電位を電位V2とするための充放電が可能であり、トランジスタ108により、ノードAの電位を電位V1とするための充放電を行うことが可能である。つまり、このような構成により、電位Vext_b1、Vext_b2を変化させるだけで、複数の電位をノードAの電位として設定することが可能である。タイミングチャート上記測定系における各電位の関係タイミングチャートを図7に示す。ここでは、測定系に応じて、2種類のタイミングチャートを示す。図7Aは、図4Aに係る測定系を用いる場合のタイミングチャートの一例である。初期化期間において、電位Vext_bは、トランジスタ104がオン状態となるような電位とする。ここでは、電位Vext_bを高電位としている。この状態では、トランジスタ104のソースとドレインの間に電流が流れるため、電位V3によってノードAが充電される。初期化期間において、V3は、ノードAが所望の電位となるような電位とする。その後の測定期間においては、電位Vext_bを、トランジスタ104がオフ状態となるような電位とする。また、電位V3は、ノードAに電荷が流れ込み、またはノードAから電荷が流れ出すような電位とする。ここでは、電位V3を低電位とする。なお、ノードAの充電状態を保持するためには、電位Vext_bを変化させた後に電位V3を変化させることが望ましい。なお、図7Aでは、初期化期間においてV3およびVext_bはいずれも高電位であり、測定期間においてV3およびVext_bはいずれも低電位であるが、開示する発明の一態様はこれに限定されない。初期化期間と測定期間の電位の関係を逆転させることも可能である。なお、図7Aに示すタイミングチャートは、図4Bや図4Cに係る測定系を用いる場合にも適用することが可能である。図7Bは、図6に係る測定系を用いる場合のタイミングチャートの一例である。初期化期間において、まず、電位Vext_b2を、トランジスタ104がオン状態となるような電位とする。これによって、ノードAの電位はV2、すなわち低電位VSSとなる。その後、電位Vext_b2を、トランジスタ104がオフ状態となるような電位として、トランジスタ104をオフ状態とする。そして、次に、電位Vext_b1を、トランジスタ108がオン状態となるような電位とする。これによって、ノードAの電位はV1、すなわち高電位VDDとなる。その後、電位Vext_b1を、トランジスタ108がオフ状態となるような電位とする。これによって、ノードAがフローティング状態になり、初期化期間が終了する。その後の測定期間においては、電位V1および電位V2を、ノードAに電荷が流れ込み、またはノードAから電荷が流れ出すような電位とする。ここでは、電位V1および電位V2を低電位VSSとする。ただし、出力電位Voutを測定するタイミングにおいては、出力回路を動作させる必要が生じるため、一時的にV1を高電位VDDとする。先の実施の形態において示した方法などに、上述の動作によって得られた情報を適用することで、トランジスタを流れるオフ電流を算出することができる。本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態3本実施の形態では、先の実施の形態において示した測定系の変形例などについて図8乃至図10を参照して説明する。以下に示す測定系の構成は、特性評価用回路の構成として採用することが可能である。測定系図8に示す測定系は、図1と一部の構成が異なる測定系である。図1の構成と異なる点について説明する。図8に示す構成は、図1に示す構成に加えて、電気素子109を有している。電気素子109は、第1端子と第2端子を有する。図8において、電気素子101の第2端子は、電気素子109の第1端子と、容量素子102の第1端子と、出力回路103の入力端子とに接続されている。また、電気素子109の第2端子は電源または信号源に接続されている。また、電気素子101の第1端子と容量素子102の第2端子は電源または信号源に接続されている。上記において、電気素子101の第1端子及び容量素子102の第2端子には、電源または信号源からV3が与えられる。また、電気素子109の第2端子には、電源または信号源からV4が与えられる。また、出力回路103の第1端子には電源または信号源からV1が与えられ、出力回路103の第2端子には電源または信号源からV2が与えられ、出力回路103の出力端子からは、電位Voutが出力される。図9に示す測定系は、図8を具体的に示す測定系であり、図6に示す測定系と一部の構成が異なる測定系である。図6に示す測定系は、トランジスタ104を用いて電荷注入とリーク電流の評価と行う構成としているのに対し、図9に示す測定系は、電荷を注入するためのトランジスタと、リーク電流の評価を行うトランジスタとを別に設ける構成としている。ここでは、トランジスタ104はリーク電流の評価用のトランジスタであり、トランジスタ110は電荷注入用のトランジスタである。電荷注入用のトランジスタと、評価用のトランジスタとを別々に設けることにより、電荷注入の際に、評価用のトランジスタを常にオフ状態に保つことが可能である。電荷注入用のトランジスタを設けない場合には、電荷注入の際に、評価用トランジスタを一度オン状態にする必要があるが、オン状態からオフ状態の定常状態に到るまでに時間を要するような素子では、測定に時間を要してしまう。また、電荷注入用のトランジスタと、評価用のトランジスタとを別に設けることにより、それぞれのトランジスタを適切なサイズとすることができる。例えば、評価用トランジスタのチャネル幅Wを、電荷注入用トランジスタのチャネル幅Wよりも大きくすることが好ましい。評価用トランジスタのチャネル幅Wを、電荷注入用のトランジスタのチャネル幅Wよりも大きくすることにより、評価用トランジスタのリーク電流以外のリーク電流成分を相対的に小さくすることができる。その結果、評価用トランジスタのリーク電流を高い精度で測定することができる。同時に、評価用トランジスタを一度オン状態とする必要がないため、チャネル形成領域の電荷の一部がノードAに流れ込むことによるノードAの電位変動の影響もない。一方、電荷注入用トランジスタのチャネル幅Wを、評価用トランジスタのチャネル幅Wよりも小さくすることにより、電荷注入用トランジスタのリーク電流を相対的に小さくすることができる。また、電荷注入の際に、チャネル形成領域の電荷の一部がノードAに流れ込むことによるノードAの電位変動の影響も小さい。図9に示す測定系は、トランジスタ104のドレイン端子またはソース端子と、トランジスタ110のソース端子またはドレイン端子と、容量素子102の第1端子とは、トランジスタ106のゲート端子に接続されている。また、トランジスタ104のソース端子またはドレイン端子と、容量素子102の第2端子とは、接続されている。また、トランジスタ110のドレイン端子またはソース端子は電源に接続されており、トランジスタ106のソース端子またはドレイン端子は電源に接続されており、トランジスタ105のドレイン端子またはソース端子は電源に接続されている。また、図9に示す測定系は、トランジスタ104のソース端子またはドレイン端子には、電源から電位V4が与えられ、トランジスタ110のドレイン端子またはソース端子には、電源からV3が与えられる。また、トランジスタ106のソース端子またはドレイン端子には、電源からV1が与えられ、トランジスタ105のドレイン端子またはソース端子には、電源からV2が与えられる。また、トランジスタ105のソース端子またはドレイン端子が接続されて、出力回路103の出力端子に相当する端子から、出力電位Voutが出力される。上記において、トランジスタ110のゲート端子には、トランジスタ110のオン状態とオフ状態を制御する電位Vext_cが供給され、トランジスタ104のゲート端子には、評価用トランジスタの状態を制御する電位Vext_bが供給され、トランジスタ105のゲート端子には、出力回路103の調整を行う電位Vext_aが供給される。タイミングチャート図9に係る測定系における各電位の関係タイミングチャートを図10に示す。書き込み期間において、Vext_bを、トランジスタ104がオフ状態となるような電位VLとする。また、V4を書き込み電位Vwとした後、Vext_cを一定期間トランジスタ110がオン状態となる電位VHとする。これによって、ノードAに電荷が蓄積される。例えば、電位VHが電位Vwと電荷注入用トランジスタのしきい値電圧の和より大きければ、ノードAの電位はVwとなる。その後、Vext_cを、トランジスタ110をオフ状態となるような電位VLとする。その後、V4を電位VSSとする。以上で書き込み期間を終え、保持期間となる。保持期間中に、ノードAが保持する電荷量の変化に起因して生じるノードAの電位の変化量の測定を行う。電位の変化量から、評価用トランジスタの第1端子と第2端子との間を流れる電流値を算出することができる。以上により、ノードAの電荷の蓄積とノードAの電位の変化量の測定とを行うことができる。ノードAの電荷の蓄積とノードAの電位の変化量の測定とは繰り返し行うことが好ましい。ノードAの電荷の蓄積とノードAの電位の変化量の測定とを繰り返し行うことにより、測定した電流値が、定常状態における値であることを確認することができる。言い換えると、ノードAを流れる電流IAのうち、過渡電流測定開始後から時間経過とともに減少していく電流成分を除くことができる。その結果、より高い精度でリーク電流を測定することができる。また、一つの書き込み期間と一つの保持期間をあわせて一つの測定期間と呼ぶとき、電位Vwが異なる測定期間が連続しても良い。このようにすることで、評価用トランジスタのオフ状態への影響を小さく抑えつつ、所望のノードAの電位に対するリーク電流を測定することが可能である。また、特に微小なリーク電流を測定する場合には、ノードAの容量成分は小さいことが好ましい。容量素子102は設けなくても良い。また、評価用トランジスタのソース端子またはドレイン端子とゲート端子間の寄生容量も小さいことが好ましい。例えば、ゲート電極とソース電極間のオーバーラップを有さない構造とすることが好ましい。以上に示す方法により、電気素子を流れる微小な電流を測定することができる。例えば、本実施の形態において示した方法により、1zAゼプトアンペア:1zAは10-21A以下、さらに1yAヨクトアンペア:1yAは10-24A以下の電流値を測定することも可能である。本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態4本実施の形態では、先の実施の形態において示した測定系の変形例などについて図11を参照して説明する。以下に示す測定系の構成は、特性評価用回路の構成として採用することが可能である。なお、以下に示す測定系は一例に過ぎず、開示する発明がこれに限定して解釈されるものではない。測定系図11に示す測定系は、図1に類似の測定系が複数n個並列に接続された構成になっている。すなわち、図11に示す測定系は、電気素子1011~101n、容量素子1021~102n、出力回路1031~103nを有する。各素子の接続関係は、図1に示す測定系と同様である。詳細は、先の実施の形態を参酌すればよい。ただし、図11に示す測定系では、電気素子1011~101nはそれぞれ第3端子を有し、電気素子1011~101nのコンダクタンスを制御するために、電気素子1011~101nの第3端子には電位Vext_bが与えられる。また、出力回路1031~103nはそれぞれ第2入力端子を有し、第2入力端子には電位Vext_aが与えられる。なお、本実施の形態では、図1に類似の測定系を複数並列に接続する場合について説明するが、図8に類似の測定系を複数並列に接続することもできる。電流測定方法基本的な電流測定方法は、先の実施の形態に示した方法と同様である。詳細については先の実施の形態を参酌すればよい。本実施の形態に示す測定系を用いる場合には、電源などを並列化した複数の測定系で共有しているため、少ないリソースで多数の測定を行うことが可能というメリットがある。開示する発明の一態様に係る電流測定方法は、経時的な電位変化の測定を基礎とするものであるため、測定には時間を要する場合がある。この点、本実施の形態に示すような並列化の効果は大きい。また、外部から入力される電位V1、電位V2、電位V3、電位Vext_a、電位Vext_bなどにはノイズ成分が存在するところ、並列化した複数の回路間の出力電位の差分を取ることにより、ノイズ成分の影響を低減することが可能である。また、並列化した複数の測定系において、電気素子や容量素子の条件を変更することにより、電気素子に流れる電流を、電気素子以外を流れる電流や寄生容量によらずに求めることが可能になるため、電流測定の精度を高めることが可能である。電流成分Ileakの除去法以下では、一例として、電気素子以外を流れる電流によらずに電気素子を流れる電流を求める方法について説明する。なお、ここでは、並列化した各測定系において、ノードAに付加された容量容量素子による容量を含むは等しいものとして、各電気素子の条件を変更する場合を考える。例えば、電気素子のパラメータのうち、電気素子を流れる電流と比例関係にあるパラメータαにつき、α1を採用した測定系1およびα2を採用した測定系2を用意する。なお、電気素子がトランジスタの場合、このようなパラメータαとしては、チャネル幅Wなどがある。先の実施の形態において示したように、ノードAの電流は、電気素子を流れる電流Idevと、他の電流成分Ileakの和で表現されるから、測定系1のノードA1の電流IA1および測定系2のノードA2の電流IA2は、単位αあたりのノードAの電流Idev0つまり、測定系1における電流:Idev=Idev0α1、測定系2における電流:Idev=Idev0α2を用いて、次式のように表される。つまり、Idev0は次式で表されることになる。上記式より、Idev0は電流成分Ileakを含まない。このため、測定系に未知のIleakが存在する場合であっても、電気素子に流れる電流を精度良く求めることが可能である。なお、IA1やIA2はノードAの電位に依存するため、ノードAの電位VA1とVA2が概ね等しいデータ間で解析を行うことが望ましい。つまり、並列化した複数の測定系を構成する出力回路が同様の構成を有すので、Vout1とVout2が概ね等しいデータ間において解析を行えばよい。寄生容量成分の除去法以下では、一例として、寄生容量成分C’によらずに電気素子を流れる電流を求める方法について説明する。なお、ここでは、並列化した各測定系において、電気素子は同等のものであるとして、ノードAに付加された容量素子の条件を変更する場合を考える。例えば、容量素子の容量値として、C1を採用した測定系1およびC2を採用した測定系2を用意する。つまり、測定系1において、ノードA1に付加された容量値は、寄生容量成分を含めC1C’と表され、測定系2において、ノードA2に付加された容量値は、寄生容量成分を含めC2C’と表されることになる。電気素子の電流IAは、ノードAの電位が同じであれば、ノードAに付加された容量の値には依存しないから、IA1=IA2を満たす。つまり、IA1およびIA2を展開することにより、次式を得る。つまり、C’は次式で表されることになる。そして、電気素子の電流IAは、上述のC’を代入して次式で表される。上記式より、IAはC1、C2以外の容量成分を含まない。このため、測定系に未知のC’が存在する場合であっても、電気素子に流れる電流IAを精度良く求めることが可能である。なお、IA1やIA2はノードAの電位に依存するため、ノードAの電位VA1とVA2が概ね等しいデータ間で解析を行うことが望ましい。つまり、並列化した複数の測定系を構成する出力回路が同様の構成を有するので、Vout1とVout2が概ね等しいデータ間において解析を行えばよい。本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態5先の実施の形態において説明した電流測定方法を用いて、電気素子が所定の特性を有するか否かを検査することが可能である。例えば、電気素子として容量素子を採用することにより、容量素子の端子間をリークする電流が基準値を満たしているか否かを検査することが可能である。また、電気素子としてトランジスタを採用することにより、トランジスタのオフ電流が基準値を満たしているか否か、トランジスタのゲートリーク電流が基準値を満たしているか否か、などを検査することができる。また、当該検査方法を、半導体装置の作製工程おいて用いることで、半導体装置の不良を的確に発見することが可能である。本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態6先の実施の形態において説明した電流測定方法を用いて、電気素子のパラメータを決定することにより、適した特性を備えた半導体装置を提供することが可能である。例えば、トランジスタのオフ電流を正確に測定することで、液晶表示装置をはじめとする電荷保持型の半導体装置におけるトランジスタのチャネル幅Wの最適値や、最低駆動周波数などを求めることが可能である。これにより、消費電力を低減した半導体装置を実現することが可能である。本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態7本実施の形態では、酸化物半導体特に非晶質構造を用いた半導体装置の作製方法について、図12を用いて説明する。本実施の形態で示す半導体装置は、上述の実施の形態に示す電気素子101例えば、トランジスタ104として、適用することができる。なお、以下では、トップゲート型のトランジスタを例に挙げて説明するが、トランジスタの構成をトップゲート型に限る必要はない。まず、基板200上に絶縁層202を形成する。それから、絶縁層202上に酸化物半導体層206を形成する図12A参照。基板200は、例えば、ガラス基板を用いることができる。ガラス基板は、無アルカリガラス基板であることが望ましい。無アルカリガラス基板として、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス等のガラス材料が用いられる。基板200は、ガラス基板の他にも、セラミック基板、石英基板、サファイア基板等の絶縁体でなる絶縁性基板や、シリコン等の半導体材料でなる半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス等の導電体でなる導電性基板の表面を絶縁材料で被覆したもの、を用いることができる。また、プラスチック等の可撓性を有する合成樹脂からなる基板は、耐熱温度が一般的に低い傾向があるが、後の作製工程に耐えられるのであれば、基板200として用いることが可能である。絶縁層202は下地として機能するものであり、PVD法やCVD法などを用いて形成することができる。また、絶縁層202は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて形成することができる。なお、絶縁層202は、できるだけ水素や水を含まないように形成することが望ましい。酸化物半導体層としては、少なくともIn、Ga、Sn及びZnから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属の酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属の酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体や、In-Ga-O系の材料、一元系金属の酸化物であるIn-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、上記酸化物半導体にInとGaとSnとZn以外の元素、例えばSiO2を含ませてもよい。例えば、In-Ga-Zn-O系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物半導体、という意味であり、その組成比は問わない。中でも、In-Ga-Zn-O系の酸化物半導体材料は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体装置に用いる半導体材料としては好適である。In-Ga-Zn-O系の酸化物半導体材料の代表例としては、InGaO3ZnOmm>0で表記されるものがある。また、Gaに代えてMを用い、InMO3ZnOmm>0のように表記される酸化物半導体材料がある。ここで、Mは、ガリウムGa、アルミニウムAl、鉄Fe、ニッケルNi、マンガンMn、コバルトCoなどから選ばれた一の金属元素または複数の金属元素を示す。例えば、Mとしては、Ga、GaおよびAl、GaおよびFe、GaおよびNi、GaおよびMn、GaおよびCoなどを適用することができる。なお、上述の組成は結晶構造から導き出されるものであり、あくまでも一例に過ぎないことを付記する。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=15:1~1.5:1モル数比に換算するとIn2O3:ZnO=15:2~3:4とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。酸化物半導体層206をスパッタリング法で作製するためのターゲットとしては、In:Ga:Zn=1:x:yxは0以上、yは0.5以上5以下の組成式で表されるものを用いればよい。例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の組成比を有するターゲットなどを用いても良い。また、In2O3:Ga2O3:ZnO=1:1:1[mol比]x=1、y=0.5の組成比を有するターゲットや、In2O3:Ga2O3:ZnO=1:1:4[mol比]x=1、y=2の組成比を有するターゲットや、In2O3:Ga2O3:ZnO=1:0:2[mol比]x=0、y=1の組成比を有するターゲットを用いることもできる。本実施の形態では、非晶質構造の酸化物半導体層206を、In-Ga-Zn-O系の金属酸化物ターゲットを用いるスパッタ法により形成することとする。金属酸化物ターゲット中の金属酸化物の相対密度は80以上、好ましくは95以上、さらに好ましくは99.9以上である。相対密度の高い金属酸化物ターゲットを用いることにより、緻密な構造の酸化物半導体層206を形成することが可能である。酸化物半導体層206の形成雰囲気は、希ガス代表的にはアルゴン雰囲気、酸素雰囲気、または、希ガス代表的にはアルゴンと酸素との混合雰囲気とするのが好適である。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、1ppm以下望ましくは10ppb以下にまで除去された高純度ガス雰囲気を用いるのが好適である。酸化物半導体層206の形成の際には、例えば、減圧状態に保持された処理室内に基板を保持し、基板の温度が100°C以上550°C未満、好ましくは200°C以上400°C以下となるように基板を熱する。そして、処理室内の水分を除去しつつ、水素や水などが除去されたスパッタリングガスを導入し、上記ターゲットを用いて酸化物半導体層206を形成する。基板を熱しながら酸化物半導体層206を形成することにより、酸化物半導体層206に含まれる不純物を低減することができる。また、スパッタリングによる損傷を軽減することができる。処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボ分子ポンプにコールドトラップを加えたものを用いてもよい。クライオポンプを用いて排気することで、処理室から水素や水などが除去されるため、酸化物半導体層206中の不純物濃度を低減できる。酸化物半導体層206の形成条件としては、例えば、基板とターゲットの間との距離が170mm、圧力が0.4Pa、直流DC電力が0.5kW、雰囲気が酸素酸素100雰囲気、またはアルゴンアルゴン100雰囲気、または酸素とアルゴンの混合雰囲気、といった条件を適用することができる。なお、パルス直流DC電源を用いると、ごみ成膜時に形成される粉状の物質などを低減でき、膜厚分布も均一となるため好ましい。酸化物半導体層206の厚さは、2nm以上200nm以下、好ましくは5nm以上30nm以下とする。ただし、適用する酸化物半導体材料や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択すればよい。なお、酸化物半導体層206をスパッタリング法により形成する前には、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、絶縁層202の表面の付着物を除去するのが好適である。ここで、逆スパッタリングとは、通常のスパッタリングにおいては、スパッタリングターゲットにイオンを衝突させるところ、逆に、処理表面にイオンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、基板付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などによる雰囲気を適用してもよい。次に、マスクを用いたエッチングなどの方法によって酸化物半導体層206を加工して、島状の酸化物半導体層206aを形成する。酸化物半導体層206のエッチングには、ドライエッチング、ウェットエッチングのいずれを用いても良い。もちろん、その両方を組み合わせて用いることもできる。酸化物半導体層を所望の形状にエッチングできるよう、材料に合わせてエッチング条件エッチングガスやエッチング液、エッチング時間、温度等は適宜設定する。ドライエッチングに用いるエッチングガスには、例えば、塩素を含むガス塩素系ガス、例えば塩素Cl2、三塩化硼素BCl3、四塩化珪素SiCl4、四塩化炭素CCl4などなどがある。また、フッ素を含むガスフッ素系ガス、例えば四弗化炭素CF4、六弗化硫黄SF6、三弗化窒素NF3、トリフルオロメタンCHF3など、臭化水素HBr、酸素O2、これらのガスにヘリウムHeやアルゴンArなどの希ガスを添加したガス、などを用いても良い。ドライエッチング法としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることができる。所望の形状にエッチングできるように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等は適宜設定する。ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO07N関東化学社製などのエッチング液を用いてもよい。その後、酸化物半導体層206aに対して、熱処理第1の熱処理を行うことが望ましい。この第1の熱処理によって酸化物半導体層206a中の、過剰な水素水や水酸基を含むを除去し、酸化物半導体層の構造を整え、酸化物半導体層206a中のエネルギーギャップ中の欠陥準位を低減することができる。第1の熱処理の温度は、例えば、300°C以上550°C未満、または400°C以上500°C以下とする。なお、熱処理をエッチング後に行う場合には、ウェットエッチングを用いる場合であっても、エッチングにかかる時間を短縮することができるというメリットがある。熱処理は、例えば、抵抗発熱体などを用いた電気炉に基板200を導入し、窒素雰囲気下、450°C、1時間の条件で行うことができる。この間、酸化物半導体層206aは大気に触れさせず、水や水素の混入が生じないようにする。熱処理装置は電気炉に限る必要はなく、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、LRTALampRapidThermalAnneal装置、GRTAGasRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。例えば、第1の熱処理として、熱せられた不活性ガス雰囲気中に基板を投入し、数分間熱した後、当該不活性ガス雰囲気から基板を取り出すGRTA処理を行ってもよい。GRTA処理を用いると短時間での高温熱処理が可能となる。また、短時間の熱処理であるため、基板の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第1の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。なお、不活性ガス雰囲気としては、窒素、または希ガスヘリウム、ネオン、アルゴン等を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下とする。いずれにしても、第1の熱処理によって不純物を低減し、i型化または実質的にi型化された酸化物半導体層206aを形成することで、極めて優れた特性のトランジスタを実現することができる。なお、第1の熱処理は、島状の酸化物半導体層206aに加工する前の酸化物半導体層206に行うこともできる。その場合には、第1の熱処理後に、加熱装置から基板200を取り出し、フォトリソグラフィ工程を行うことになる。第1の熱処理には水素や水を除去する効果があるから、第1の熱処理を、脱水化処理、脱水素化処理などと呼ぶこともできる。当該脱水化処理、脱水素化処理は、酸化物半導体層の形成後や酸化物半導体層206a上にソース電極またはドレイン電極を積層させた後、などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。次に、酸化物半導体層206aに接するように導電層を形成する。そして、導電層を選択的にエッチングして、ソース電極またはドレイン電極208a、ソース電極またはドレイン電極208bを形成する図12B参照。導電層は、スパッタリング法をはじめとするPVD法や、プラズマCVD法などのCVD法を用いて形成することができる。また、導電層の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料を用いてもよい。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた材料を用いてもよい。導電層は、単層構造であっても良いし、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された2層構造、チタン膜とアルミニウム膜とチタン膜とが積層された3層構造などが挙げられる。また、導電層は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する場合がある、酸化インジウム酸化亜鉛合金In2O3―ZnO、または、これらの金属酸化物材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。次に、酸化物半導体層206aの一部に接するゲート絶縁層212を形成する図12C参照。ゲート絶縁層212は、プラズマCVD法などのCVD法やスパッタリング法等を用いて形成することができる。また、ゲート絶縁層212は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ガリウムなどを含むように形成するのが好適である。ゲート絶縁層212は、単層構造としても良いし、積層構造としても良い。また、その厚さは特に限定されないが、例えば、10nm以上500nm以下とすることができる。ゲート絶縁層212の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第2の熱処理を行うのが望ましい。熱処理の温度は、200°C以上450°C以下、望ましくは250°C以上350°C以下である。例えば、窒素雰囲気下で250°C、1時間の熱処理を行えばよい。第2の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、ゲート絶縁層212が酸素を含む場合、酸化物半導体層206aに酸素を供給し、該酸化物半導体層206aの酸素欠損を補填して、i型真性半導体またはi型に限りなく近い酸化物半導体層を形成することもできる。なお、本実施の形態では、ゲート絶縁層212の形成後に第2の熱処理を行っているが、第2の熱処理のタイミングはこれに特に限定されない。次に、ゲート絶縁層212上において酸化物半導体層206aと重畳する領域にゲート電極214を形成する図12D参照。ゲート電極214は、ゲート絶縁層212上に導電層を形成した後に、当該導電層をパターニングすることによって形成することができる。ゲート電極214となる導電層は、スパッタ法をはじめとするPVD法や、プラズマCVD法などのCVD法を用いて形成することができる。詳細は、ソース電極またはドレイン電極208aなどの場合と同様であり、これらの記載を参酌できる。次に、ゲート絶縁層212およびゲート電極214上に、層間絶縁層216および層間絶縁層218を形成する図12E参照。層間絶縁層216および層間絶縁層218は、PVD法やCVD法などを用いて形成することができる。また、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて形成することができる。なお、本実施の形態では、層間絶縁層216と層間絶縁層218の積層構造としているが、開示する発明の一態様はこれに限定されない。1層としても良いし、3層以上の積層構造としても良い。なお、上記層間絶縁層218は、その表面が平坦になるように形成することが望ましい。表面が平坦になるように層間絶縁層218を形成することで、層間絶縁層218上に、電極や配線などを好適に形成することができるためである。以上により、高純度化された酸化物半導体層206aを用いたトランジスタ250が完成する図12E参照。図12Eに示すトランジスタ250は、基板200上に絶縁層202を介して設けられた酸化物半導体層206aと、酸化物半導体層206aと電気的に接続するソース電極またはドレイン電極208a、ソース電極またはドレイン電極208bと、酸化物半導体層206a、ソース電極またはドレイン電極208a、ソース電極またはドレイン電極208bを覆うゲート絶縁層212と、ゲート絶縁層212上のゲート電極214と、ゲート絶縁層212及びゲート電極214上の層間絶縁層216と、層間絶縁層216上の層間絶縁層218とを有する。本実施の形態において示すトランジスタ250では、酸化物半導体層206aが高純度化されているため、その水素濃度は、5×1019atoms/cm3以下、望ましくは5×1018atoms/cm3以下、より望ましくは5×1017atoms/cm3以下となる。また、酸化物半導体層206aのキャリア密度は、一般的なシリコンウェハにおけるキャリア密度1×1014atoms/cm3程度と比較して、十分に小さい値例えば、1×1012atoms/cm3未満、より好ましくは、1.45×1010atoms/cm3未満をとる。そして、これにより、オフ電流が十分に小さくなる。例えば、チャネル長が10μmであり、酸化物半導体層の膜厚が30nmの場合において、ドレイン電圧が1V~10V程度の範囲である場合、オフ電流ゲート-ソース間の電圧を0V以下としたときのドレイン電流は、1×10-13A以下となる。そこで、上述の実施の形態に示す電流測定方法を用いることによって、トランジスタ250の室温でのオフ電流密度オフ電流をトランジスタのチャネル幅で除した値は1×10-23A/μm10yA/μmから1×10-22A/μm100yA/μm程度と、求めることができる。なお、上述のトランジスタの特性は、オフ電流やオフ電流密度以外にも、オフ抵抗トランジスタがオフのときの抵抗値やオフ抵抗率トランジスタがオフのときの抵抗率を用いて表現することができる。ここで、オフ抵抗Rは、オフ電流とドレイン電圧を用いて、オームの法則から求められる値である。また、オフ抵抗率ρは、チャネル形成領域の断面積Aとチャネル長Lを用いて、ρ=RA/Lから求められる値である。具体的には、上述の場合、オフ抵抗率は1×109Ωm以上または1×1010Ωm以上となる。なお、断面積Aは、酸化物半導体層の厚さd、チャネル幅Wを用いて、A=dWで表現される。このように高純度化され、真性化された酸化物半導体層206aを用いることで、トランジスタのオフ電流を十分に低減することができる。本実施の形態で作製したトランジスタ250は、酸化物半導体層206aが高純度化されているため、オフ電流は1×10-13A以下となる。このような場合、従来の技術では、測定可能なオフ電流の下限値が10fA程度であったため、本実施の形態で作製したようなトランジスタのオフ電流の値を正確に測定することは困難であった。前述の実施の形態に示す電流測定方法では、電流を直接的に測定するのではなく、時間の経過に伴う電位変化を測定することにより、微小電流の測定を実現している。これによって、従来では困難であった10fA以下の電流の測定が可能となり、例えば、1zA以下の電流値でさえも測定することが可能である。そして、上述の電流測定方法を検査方法に適用し、トランジスタの作製工程中に組み込むことで、トランジスタが所定の特性を有するか、否か、を検査し、トランジスタの不良を的確に発見することができる。また、上述の実施の形態に示す電流測定方法を用いることによって得られた電流値の情報を元に、トランジスタのパラメータを決定して半導体装置を作製することにより、適した特性を備えた半導体装置を製造することができる。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態8本実施の形態では、酸化物半導体を用いた半導体装置の作製方法について、図13を用いて説明する。本実施の形態では、酸化物半導体層として、結晶領域を有する第1の酸化物半導体層と、第1の酸化物半導体層の結晶領域から結晶成長させた第2の酸化物半導体層を用いる場合について、詳細に説明する。本実施の形態で示す半導体装置は、上述の実施の形態に示す電気素子101例えば、トランジスタ104として、適用することができる。なお、以下では、トップゲート型のトランジスタを例に挙げて説明するが、トランジスタの構成をトップゲート型に限る必要はない。まず、基板300上に絶縁層302を形成する。それから、絶縁層302上に第1の酸化物半導体層を成膜し、第1の熱処理によって少なくとも第1の酸化物半導体層の表面を含む領域を結晶化させて、第1の酸化物半導体層304を形成する図13A参照。基板300は、先の実施の形態における基板200と同様の基板を用いることができる。詳細については、先の実施の形態を参酌すればよい。絶縁層302は下地として機能するものであり、先の実施の形態における絶縁層202と同様に形成することができる。詳細については、先の実施の形態を参酌すればよい。なお、絶縁層302は、できるだけ水素や水を含まないように形成することが望ましい。第1の酸化物半導体層は、先の実施の形態における酸化物半導体層206と同様に形成することができる。第1の酸化物半導体層及びその成膜方法の詳細については、先の実施の形態を参酌すればよい。ただし、本実施の形態では、第1の熱処理によって第1の酸化物半導体層を意図的に結晶化させるため、結晶化が生じやすい酸化物半導体を用いて第1の酸化物半導体層を形成することが望ましい。このような酸化物半導体としては、例えば、ZnOなどが挙げられる。また、In-Ga-Zn-O系の酸化物半導体であっても、例えば、Znの濃度の高いものは結晶化しやすく、Znの金属元素In、Ga、Znに占める割合が60以上のものは、この目的に用いるには望ましい。また、第1の酸化物半導体層の厚さは、3nm以上15nm以下とするのが望ましい。本実施の形態では一例として5nmの厚さとする。ただし、適用する酸化物半導体材料や半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択すればよい。第1の熱処理の温度は、550°C以上850°C以下、好ましくは600°C以上750°C以下とする。また、熱処理の時間は、1分以上24時間以下とすることが望ましい。なお、熱処理の温度や、熱処理の時間は、酸化物半導体の種類などによって異なる。また、第1の熱処理の雰囲気は、水素や水などを含まない雰囲気とすることが望ましい。例えば、水が十分に除去された、窒素、酸素、希ガスヘリウム、ネオン、アルゴン等雰囲気とすることができる。熱処理装置は、電気炉の他、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いることができる。例えば、LRTALampRapidThermalAnneal装置、GRTAGasRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。上述の第1の熱処理によって、少なくとも第1の酸化物半導体層の表面を含む領域が結晶化する。当該結晶領域は、第1の酸化物半導体層表面から、第1の酸化物半導体層内部に向かって結晶成長が進行することにより形成される領域である。なお、当該結晶領域は、平均厚さが2nm以上10nm以下の板状結晶を含む場合がある。また、当該結晶領域は、酸化物半導体層の表面に対して略垂直な方向にc軸配向する結晶を含む場合がある。ここで、略垂直とは、垂直方向から±10°以内の状態を言うものとする。また、第1の熱処理によって結晶領域を形成すると共に、第1の酸化物半導体層中の水素水や水酸基を含むなどを除去することが望ましい。水素などの除去を行う場合には、純度が、6N99.9999以上即ち不純物の濃度が1ppm以下の窒素、酸素、希ガスヘリウム、ネオン、アルゴン等雰囲気において第1の熱処理を行うと良い。より望ましくは、純度が7N99.99999以上即ち不純物の濃度が0.1ppm以下の雰囲気である。また、H2Oが20ppm以下の超乾燥空気中で、好ましくは、H2Oが1ppm以下の超乾燥空気中で、第1の熱処理を行っても良い。また、第1の熱処理により結晶領域を形成すると共に、第1の酸化物半導体層に酸素を供給することが望ましい。例えば、熱処理の雰囲気を酸素雰囲気などに変更することで、第1の酸化物半導体層に酸素を供給することができる。本実施の形態では、第1の熱処理として、窒素雰囲気下で700°C、1時間の熱処理を行って酸化物半導体層から水素などを除去した後、雰囲気を酸素雰囲気に切り替えることで、第1の酸化物半導体層内部に酸素を供給する。なお、第1の熱処理の主たる目的は結晶領域の形成にあるから、水素などの除去や、酸素の供給を目的とする処理は別に行うこともできる。例えば、水素などを除去するため熱処理や、酸素を供給する処理を行った後に、結晶化のための熱処理を行うことが可能である。このような第1の熱処理によって、結晶領域を有し、水素水や水酸基を含むなどが除去され、酸素が供給された第1の酸化物半導体層が得られる。次に、少なくとも表面を含む領域に結晶領域を有する第1の酸化物半導体層304上に、第2の酸化物半導体層305を形成する図13B参照。第2の酸化物半導体層305は、先の実施の形態における酸化物半導体層206と同様に形成することができる。第2の酸化物半導体層305及びその成膜方法の詳細については、先の実施の形態を参酌すればよい。ただし、第2の酸化物半導体層305は、第1の酸化物半導体層304より厚く形成することが望ましい。また、第1の酸化物半導体層304と第2の酸化物半導体層305の厚さの和が3nm以上50nm以下となるように、第2の酸化物半導体層305を形成することが望ましい。なお、適用する酸化物半導体材料や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択すればよい。第2の酸化物半導体層305には、第1の酸化物半導体層304と同一主成分の材料であって、結晶化後の格子定数が近接した材料ミスマッチが1以下を用いることが望ましい。このような材料を用いる場合には、第2の酸化物半導体層305の結晶化において、第1の酸化物半導体層304の結晶領域を種とする結晶成長が進行しやすいためである。さらに、同一主成分材料である場合には、界面物性や電気的特性も良好になる。なお、結晶化によって所望の膜質が得られる場合には、異なる主成分の材料を用いて第2の酸化物半導体層305を形成しても良い。次に、第2の酸化物半導体層305に第2の熱処理を行い、第1の酸化物半導体層304の結晶領域を種として結晶成長させて、第2の酸化物半導体層306を形成する図13C参照。第2の熱処理の温度は、550°C以上850°C以下、好ましくは600°C以上750°C以下とする。第2の熱処理の加熱時間は1分以上100時間以下とし、好ましくは5時間以上20時間以下とし、代表的には10時間とする。なお、第2の熱処理においても、熱処理の雰囲気には、水素や水などが含まれないことが望ましい。雰囲気の詳細および熱処理による効果は、第1の熱処理と同様である。また、用いることができる熱処理装置も、第1の熱処理の場合と同様である。例えば、第2の熱処理の昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸素雰囲気とすることで、窒素雰囲気で水素などの除去を、酸素雰囲気で酸素の供給を行うことができる。上述のような第2の熱処理を行うことにより、第1の酸化物半導体層304に形成された結晶領域から第2の酸化物半導体層305全体に結晶成長を進行させて、第2の酸化物半導体層306を形成することができる。また、水素水や水酸基を含むなどが除去され、酸素が供給された第2の酸化物半導体層306を形成することができる。また、第2の熱処理によって、第1の酸化物半導体層304の結晶領域の配向性を高めることが可能である。例えば、In-Ga-Zn-O系の酸化物半導体材料を第2の酸化物半導体層306に用いる場合、第2の酸化物半導体層306は、InGaO3ZnOmm:整数で表される結晶や、In2Ga2ZnO7In:Ga:Zn:O=2:2:1:7[atom比]で表される結晶などを含み得る。このような結晶は、第2の熱処理によって、そのc軸が、第2の酸化物半導体層306aの表面と略垂直な方向をとるように配向する。ここで上述の結晶は、Inを含有するレイヤーと、Inを含有しないレイヤーGaまたはZnを含有するレイヤーが、c軸方向に積層された構造を有する。In-Ga-Zn-O系の酸化物半導体結晶では、Inを含有するレイヤーの面内方向に平行な方向に関する導電性は良好である。これは、In-Ga-Zn-O系の酸化物半導体結晶では電気伝導が主としてInによって制御されること、および、一のInの5s軌道が、隣接するInの5s軌道と重なりを有することにより、キャリアパスが形成されることによる。また、第1の酸化物半導体層304が絶縁層302との界面に非晶質領域を有するような構造の場合、第2の熱処理を行うことにより、第1の酸化物半導体層304の表面に形成されている結晶領域から第1の酸化物半導体層の下方に向かって結晶成長が進行し、該非晶質領域が結晶化される場合もある。なお、絶縁層302を構成する材料や、熱処理の条件などによっては、該非晶質領域が残存する場合もある。第1の酸化物半導体層304と第2の酸化物半導体層305とに同一主成分の酸化物半導体材料を用いる場合、図13Cに示すように、第1の酸化物半導体層304と、第2の酸化物半導体層306とが、同一の結晶構造を有する場合がある。このため、図13Cでは点線で示したが、第1の酸化物半導体層304と第2の酸化物半導体層306の境界が判別できなくなり、第1の酸化物半導体層304と第2の酸化物半導体層306を同一の層と見なせる場合もある。次に、マスクを用いたエッチングなどの方法によって第1の酸化物半導体層304及び第2の酸化物半導体層306を加工して、島状の第1の酸化物半導体層304a及び第2の酸化物半導体層306aを形成する図13D参照。なお、ここでは、第2の熱処理の後に、島状の酸化物半導体への加工を行っているが、島状の酸化物半導体層への加工後に、第2の熱処理を行っても良い。この場合、ウェットエッチングを用いる場合であっても、エッチングにかかる時間を短縮することができるというメリットがある。第1の酸化物半導体層304及び第2の酸化物半導体層306のエッチングには、ドライエッチング、ウェットエッチングのいずれを用いても良い。もちろん、その両方を組み合わせて用いることもできる。酸化物半導体層を所望の形状にエッチングできるよう、材料に合わせてエッチング条件エッチングガスやエッチング液、エッチング時間、温度等は適宜設定する。第1の酸化物半導体層304及び第2の酸化物半導体層306のエッチングは、先の実施の形態における酸化物半導体層のエッチングと同様に行うことができる。詳細については、先の実施の形態を参酌すればよい。なお、酸化物半導体層のうち、チャネル形成領域となる領域は、平坦な表面を有していることが望ましい。例えば、第2の酸化物半導体層306表面の高低差は、ゲート電極と重畳する領域チャネル形成領域において、1nm以下好ましくは0.2nm以下であると好適である。次に、第2の酸化物半導体層306aに接するように導電層を形成する。それから、該導電層を選択的にエッチングして、ソース電極またはドレイン電極308a、ソース電極またはドレイン電極308bを形成する図13D参照。ソース電極またはドレイン電極308a、ソース電極またはドレイン電極308bは、先の実施の形態におけるソース電極またはドレイン電極208a、ソース電極またはドレイン電極208bと同様に形成することができる。詳細については、先の実施の形態を参酌すればよい。また、図13Dに示す工程で、第1の酸化物半導体層304aおよび第2の酸化物半導体層306aの側面において、ソース電極またはドレイン電極308a、ソース電極またはドレイン電極308bと接する結晶層が非晶質状態となることもある。このため、第1の酸化物半導体層304aおよび第2の酸化物半導体層306aのすべての領域が結晶構造であるとは限らない。次に、第2の酸化物半導体層306aの一部に接するゲート絶縁層312を形成する。ゲート絶縁層312は、プラズマCVD法などのCVD法やスパッタリング法等を用いて形成することができる。その後、ゲート絶縁層312上の、第1の酸化物半導体層304a及び第2の酸化物半導体層306aと重畳する領域にゲート電極314を形成する。そして、ゲート絶縁層312およびゲート電極314上に、層間絶縁層316および層間絶縁層318を形成する図13E参照。ゲート絶縁層312、ゲート電極314、層間絶縁層316および層間絶縁層318は、先の実施の形態におけるゲート絶縁層212、ゲート電極214、層間絶縁層216、層間絶縁層218などと同様に形成することができる。詳細については、先の実施の形態を参酌すればよい。ゲート絶縁層312の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第3の熱処理を行うのが望ましい。第3の熱処理の温度は、200°C以上450°C以下、望ましくは250°C以上350°C以下である。例えば、酸素を含む雰囲気下で250°C、1時間の熱処理を行えばよい。第3の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、ゲート絶縁層312が酸素を含む絶縁層である場合、第2の酸化物半導体層306aに酸素を供給し、第2の酸化物半導体層306aの酸素欠損を補填して、i型真性半導体またはi型に限りなく近い酸化物半導体層を形成することもできる。なお、本実施の形態では、ゲート絶縁層312の形成後に第3の熱処理を行っているが、第3の熱処理のタイミングはこれに限定されない。また、第2の熱処理など、他の処理によって第2の酸化物半導体層に酸素を供給している場合には、第3の熱処理は省略しても良い。以上により、第1の酸化物半導体層304a、および、第1の酸化物半導体層304aの結晶領域から結晶成長させた第2の酸化物半導体層306aを用いたトランジスタ350が完成する図13E参照。図13Eに示すトランジスタ350は、基板300上に絶縁層302を介して設けられた第1の酸化物半導体層304aと、第1の酸化物半導体層304a上に設けられた第2の酸化物半導体層306aと、第2の酸化物半導体層306aと電気的に接続するソース電極またはドレイン電極308a、ソース電極またはドレイン電極308bと、第2の酸化物半導体層306a、ソース電極またはドレイン電極308a、ソース電極またはドレイン電極308bを覆うゲート絶縁層312と、ゲート絶縁層312上のゲート電極314と、ゲート絶縁層312及びゲート電極314上の層間絶縁層316と、層間絶縁層316上の層間絶縁層318とを有する。本実施の形態において示すトランジスタ350では、第1の酸化物半導体層304aおよび第2の酸化物半導体層306aが高純度化されているため、その水素濃度は、5×1019atoms/cm3以下、望ましくは5×1018atoms/cm3以下、より望ましくは5×1017atoms/cm3以下となる。また、酸化物半導体層206aのキャリア密度は、一般的なシリコンウェハにおけるキャリア密度1×1014atoms/cm3程度と比較して、十分に小さい値例えば、1×1012atoms/cm3未満、より好ましくは、1.45×1010atoms/cm3未満をとる。そして、これにより、オフ電流が十分に小さくなる。例えば、チャネル長が10μmであり、酸化物半導体層の膜厚が30nmの場合において、ドレイン電圧が1V~10V程度の範囲である場合、オフ電流ゲート-ソース間の電圧を0V以下としたときのドレイン電流は、1×10-13A以下となる。そこで、上述の実施の形態に示す電流測定方法を用いることによって、トランジスタ350の室温でのオフ電流密度オフ電流をトランジスタのチャネル幅で除した値は1×10-23A/μm10yA/μmから1×10-22A/μm100yA/μm程度と、求めることができる。なお、上述のトランジスタの特性は、オフ電流やオフ電流密度以外にも、オフ抵抗トランジスタがオフのときの抵抗値やオフ抵抗率トランジスタがオフのときの抵抗率を用いて表現することができる。ここで、オフ抵抗Rは、オフ電流とドレイン電圧を用いて、オームの法則から求められる値である。また、オフ抵抗率ρは、チャネル形成領域の断面積Aとチャネル長Lを用いて、ρ=RA/Lから求められる値である。具体的には、上述の場合、オフ抵抗率は1×109Ωm以上または1×1010Ωm以上となる。なお、断面積Aは、酸化物半導体層の厚さd、チャネル幅Wを用いて、A=dWで表現される。このように高純度化され、真性化された第1の酸化物半導体層304aおよび第2の酸化物半導体層306aを用いることで、トランジスタのオフ電流を十分に低減することができる。さらに、本実施の形態では、酸化物半導体層として、結晶領域を有する第1の酸化物半導体層304aと、第1の酸化物半導体層304aの結晶領域から結晶成長させた第2の酸化物半導体層306aを用いているため、電界効果移動度を向上させ、良好な電気特性を有するトランジスタを実現することができる。本実施の形態で作製したトランジスタ350は、酸化物半導体層304a、306aが高純度化されているため、オフ電流は1×10-13A以下となる。このような場合、従来の技術では、測定可能なオフ電流の下限値が10fA程度であったため、本実施の形態で作製したようなトランジスタのオフ電流の値を正確に測定することは困難であった。本実施の形態に示す電流測定方法では、電流を直接的に測定するのではなく、時間の経過に伴う電位変化を測定することにより、微小電流の測定を実現している。これによって、従来では困難であった10fA以下の電流の測定が可能となり、例えば、1zA/μm以下の電流密度でさえも測定することが可能である。そして、上述の電流測定方法を検査方法に適用し、トランジスタの作製工程中に組み込むことで、トランジスタが所定の特性を有するか、否か、を検査し、トランジスタの不良を的確に発見することができる。また、上述の実施の形態に示す電流測定方法を用いることによって得られた電流値の情報を元に、トランジスタのパラメータを決定して半導体装置を作製することにより、適した特性を備えた半導体装置を製造することができる。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態9本実施の形態では、酸化物半導体を用いた半導体装置の作製方法について、図14を用いて説明する。本実施の形態で示す半導体装置は、上述の実施の形態に示す電気素子101例えば、トランジスタ104として、適用することができる。なお、以下では、ボトムゲート型のトランジスタを例に挙げて説明するが、トランジスタの構成をボトムゲート型に限る必要はない。まず、絶縁表面を有する基板400上に導電層を形成した後、第1のフォトリソグラフィ工程によりゲート電極401を形成する。その後、ゲート電極401を覆うようにゲート絶縁層402を形成する図14A参照。基板400は、先の実施の形態における基板200などと同様の基板を用いることができる。詳細については、先の実施の形態を参酌すればよい。また、ゲート電極401及びゲート絶縁層402は、先の実施の形態におけるゲート電極214及びゲート絶縁層212などと同様の材料及び形成方法を用いることができる。詳細については、先の実施の形態を参酌すればよい。下地膜となる絶縁膜を基板400とゲート電極401との間に設けてもよい。下地膜は、基板400からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。次いで、ゲート絶縁層402上に、例えば、膜厚3nm以上30nm以下の酸化物半導体層をスパッタリング法で形成する。なお、ゲート絶縁層402と酸化物半導体層は、大気に触れさせることなく連続して成膜するのが好ましい。酸化物半導体層は、酸化物半導体層206などと同様の材料及び形成方法を用いることができる。詳細については、先の実施の形態を参酌すればよい。なお、酸化物半導体層をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層402の表面に付着している粉状物質パーティクル、ごみともいうを除去することが好ましい。逆スパッタとは、基板に電圧を印加し、基板近傍にプラズマを形成して、基板側の表面を改質する方法である。なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。その後、酸化物半導体層に対して、熱処理第1の熱処理を行うことが望ましい。この第1の熱処理によって酸化物半導体層中の、過剰な水素水や水酸基を含むを除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。第1の熱処理の温度は、250°C以上700°C以下、好ましくは450°C以上600°C以下、または基板の歪み点未満とする。次いで、酸化物半導体層403を第2のフォトリソグラフィ工程により島状の酸化物半導体層403に加工する図14B参照。また、島状の酸化物半導体層403を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、酸化物半導体層403への第1の熱処理は、酸化物半導体層403のパターン形成後に行うことも可能である。ただし、酸化物半導体層403は必ずしもパターン形成しなくとも良い。次に、酸化物半導体層403を覆うように導電層を形成した後、第3のフォトリソグラフィ工程によりソース電極またはドレイン電極405a及びソース電極またはドレイン電極405bを形成する。その後、酸化物半導体層403、ソース電極またはドレイン電極405a及びソース電極またはドレイン電極405bを覆うように、絶縁膜409を形成する図14C参照。ソース電極またはドレイン電極405a、405b、及び絶縁膜409はそれぞれ、先の実施の形態における208a、208b、及び層間絶縁層216などと同様の材料及び形成方法を用いることができる。詳細については、先の実施の形態を参酌すればよい。次に、酸化物半導体層403に、絶縁膜409と接した状態で第2の熱処理を行うことが好ましい。第2の熱処理の温度は、250°C以上700°C以下、好ましくは450°C以上600°C以下、または基板の歪み点未満とする。第2の熱処理は、窒素、酸素、超乾燥空気水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気、または希ガスアルゴン、ヘリウムなどの雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、6N99.9999以上好ましくは7N99.99999以上即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。第2の熱処理においては、酸化物半導体層403と、絶縁膜409と、が接した状態で加熱される。したがって、上述の脱水化または脱水素化処理によって同時に減少してしまう可能性のある酸化物半導体を構成する主成分材料の一つである酸素を、酸素を含む絶縁膜409より酸化物半導体層403へ供給することができる。以上の工程で高純度化し、電気的にi型真性化された酸化物半導体層403を形成することができる。以上の工程でトランジスタ410が形成される図14C参照。トランジスタ410は、水素、水分、水酸基又は水素化物水素化合物ともいうなどの不純物を酸化物半導体層より意図的に排除し、高純度化された酸化物半導体層403を含むトランジスタである。よって、トランジスタ410は、電気的特性変動が抑制されており、電気的に安定である。なお、本実施の形態では、絶縁膜409の形成後に第2の熱処理を行っているが、第2の熱処理のタイミングは絶縁膜409の形成後であればこれに特に限定されない。上述のように、第1の熱処理と第2の熱処理の少なくとも一方を適用することで、酸化物半導体層403を、その主成分以外の不純物が極力含まれないように高純度化することができる。高純度化された酸化物半導体層403中にはドナーに由来するキャリアが極めて少なくゼロに近い、キャリア密度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満である。以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。なお、絶縁膜409を形成後、さらに絶縁膜409上に導電層を設けることもできる図示せず。導電層は、ゲート電極401と同様の材料、同様の工程で形成することができる。導電層を酸化物半導体層403のチャネル形成領域と重なる位置に設けることによって、トランジスタ410の信頼性を調べるためのバイアス-熱ストレス試験以下、BT試験というにおいて、BT試験前後におけるトランジスタ410のしきい値電圧の変化量をより低減することができる。なお、導電層は、電位がゲート電極401と同じでもよいし、異なっていても良く、第2のゲート電極として機能させることもできる。また、導電層の電位がGND、0V、或いはフローティング状態であってもよい。なお、図示しないが、トランジスタ410を覆うようにさらに保護絶縁膜を形成しても良い。保護絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜、または窒化アルミニウム膜などを用いることができる。本実施の形態では、トランジスタ410は、ゲート電極と、ソース電極及びドレイン電極とが重なる領域オーバーラップ領域と呼ぶを設ける構造としているが、本発明の一態様はこれに限定されず、ゲート電極と、ソース電極及びドレイン電極とが重ならない領域オフセット領域と呼ぶを設ける構造とすることもできる。オフセット領域を設けることにより、トランジスタの寄生容量を低減することができ、測定精度を向上させることができる。また、オーバーラップ領域を介したリーク電流を低減することができる。オフセット領域の幅は0~3umとすることが好ましい。例えば、幅1umのオフセット領域を設けた場合のソース電極及びドレイン電極間の寄生容量は200aF/um程度となる。また、トランジスタ410上に平坦化絶縁膜を設けても良い。平坦化絶縁膜としては、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料、シロキサン系樹脂、PSGリンガラス、BPSGリンボロンガラス等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。このように高純度化され、真性化された酸化物半導体層403を用いることで、トランジスタのオフ電流を十分に低減することができる。本実施の形態で作製したトランジスタ410は、酸化物半導体層403が高純度化されているため、オフ電流は1×10-13A以下となる。このような場合、従来の技術では、測定可能なオフ電流の下限値が10fA程度であったため、本実施の形態で作製したようなトランジスタのオフ電流の値を正確に測定することは困難であった。本実施の形態に示す電流測定方法では、電流を直接的に測定するのではなく、時間の経過に伴う電位変化を測定することにより、微小電流の測定を実現している。これによって、従来では困難であった10fA以下の電流の測定が可能となり、例えば、1zA/μm以下の電流密度でさえも測定することが可能である。そして、上述の電流測定方法を検査方法に適用し、トランジスタの作製工程中に組み込むことで、トランジスタが所定の特性を有するか、否か、を検査し、トランジスタの不良を的確に発見することができる。また、上述の実施の形態に示す電流測定方法を用いることによって得られた電流値の情報を元に、トランジスタのパラメータを決定して半導体装置を作製することにより、適した特性を備えた半導体装置を製造することができる。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。本実施例では、開示する発明の一態様を用いて実際に行った電流測定の結果を示す。なお、本実施例では、図6に示した測定系を、図11のように3つ並列に接続した測定系を用意して電流測定を行った。また、本実施例では、電気素子としてチャネル長L=10μm、チャネル幅W=50μmの、高純度化した酸化物半導体を用いたトランジスタを採用し、当該トランジスタのオフ電流を測定した。また、並列化された各測定系において、容量素子の容量値をそれぞれ、100fF、1pF、3pFとした。各電位の関係は、図7Bのタイミングチャートに従った。なお、本実施例に係る測定では、VDD=5V、VSS=0Vとした。また、測定期間においては、電位V1を原則としてVSSとし、10secから300secの範囲ごとに、100msecの期間だけVDDとしてVoutを測定した。また、素子に流れる電流Iの算出に用いられるΔtは、30000secとした。図15に、上記電流測定に係る経過時間Timeと、出力電位Voutとの関係を示す。90時間程度から、電位変化の様子が確認できる。図16には、上記電流測定によって算出されたオフ電流を示す。なお、図16は、ソース-ドレイン電圧Vと、オフ電流Iとの関係を表すものである。図16から、ソース-ドレイン電圧が4Vの条件において、オフ電流は約40zA/μmであることが分かる。なお、1zAは10-21Aを表す。本実施例では、開示する発明の一態様を用いて実際に行った電流測定の結果を示す。なお、本実施例では、図9に示した測定系を、図11のように並列に接続した測定系を用意し、室温、暗室、ドライエア雰囲気下で電流測定を行った。本実施例では、図9に示すトランジスタ104評価用のトランジスタの構造として、図14Cに示すトランジスタの構造を採用した。なお、本実施例では、ソース領域とドレイン領域において、ゲート電極とのオーバーラップ領域を設けず、幅1μmのオフセット領域を設ける構造とした。また、本実施例では、トランジスタ105およびトランジスタ106として、チャネル長L=3μm、チャネル幅W=100μmの酸化物半導体を用いたトランジスタを採用した。また、トランジスタ110電荷注入用のトランジスタとして、チャネル長L=10μm、チャネル幅W=10μmの酸化物半導体を用いたトランジスタを採用した。トランジスタ104評価用のトランジスタは、以下の6条件を採用した。本実施例に係る測定は、図17のタイミングチャートに従った。まず、Vw=5Vの書き込みと1時間保持の繰り返しを15回以上行った。その後、概ね定常状態であることを確認し、Vw=3.5Vの書き込みと50時間保持を2回行った。その後、Vw=4.5Vの書き込みと10時間保持を1回行った。また、素子に流れる電流Iの算出に用いられるΔtは、約54000secとした。図18に、初期の測定結果として、条件4、条件5及び条件6における上記電流測定に係る経過時間Timeと、出力電位Voutとの関係を示す。図19に、上記電流測定に係る経過時間Timeと、電流測定によって算出されたチャネル幅あたりのリーク電流の関係を示す。測定開始後からVoutが変動しており、定常状態に到るためには10時間以上必要であることが分かる。また、図20に、上記電流測定の結果見積もられた条件1乃至条件6におけるノードAの電位とリーク電流の関係を示す。図20から、条件4において、ノードAの電圧が3.0Vの場合、28yA/μmであることがわかる。