"マトリクス状に形成された画素の列に沿って配置されるソースラインと、前記マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む液晶表示装置を駆動する液晶表示装置の駆動装置であって、奇数行目のゲートラインとその次の偶数行目のゲートラインとを選択し、前記奇数行目のゲートラインを選択時電位に設定するタイミングから第1の所定時間遅らせて前記偶数行目のゲートラインを選択時電位に設定し、その後、前記奇数行目のゲートラインを非選択時電位に設定するゲートドライバと、各列の画素の極性を2行毎に切り替えるとともに、隣り合う列の画素の極性を逆極性としながら、各ソースラインの電位を1行分の各画素の画像データに応じた電位に設定するソースドライバとを備えることを特徴とする液晶表示装置の駆動装置。ゲートドライバに、選択するゲートラインの切り替えを指示する切替信号と、選択する奇数行目のゲートラインを選択時電位にする期間を指示する奇数行用アウトプットイネーブル信号と、選択する偶数行目のゲートラインを選択時電位にする期間を指示する偶数行用アウトプットイネーブル信号とを入力し、ソースドライバに、各ソースラインの電位を1行分の各画素の画像データに応じた電位に設定することを指示するソースライン電位設定指示信号と、各列の画素の極性を2行毎に切り替えさせる極性制御信号を入力する制御手段を備え、前記制御手段は、前記切替信号として、所定の周期で第1のレベルおよび第2のレベルとなる信号をゲートドライバに入力し、前記切替信号を第1のレベルにするタイミングでは、ソースライン電位設定指示信号を立ち上げ、ソースライン電位設定指示信号の周期を前記切替信号の周期の1/2とし、前記切替信号の周期を2Hとし、前記第1の所定時間をtとし、第2の所定時間をsとしたときに、前記切替信号のレベルを第1のレベルにしてからH-sの期間を、奇数行目のゲートラインを選択時電位にする期間として指示する奇数行用アウトプットイネーブル信号と、前記切替信号のレベルを第1のレベルにしてからt経過する時点から、前記切替信号のレベルを第1のレベルにしてから2H-s経過する時点までを、偶数行目のゲートラインを選択時電位にする期間として指示する偶数行用アウトプットイネーブル信号とをゲートドライバに入力し、ゲートドライバは、前記切替信号が第1のレベルに切り替えられる毎に、奇数行目のゲートラインとその次の偶数行目のゲートラインとを選択し、前記奇数行用アウトプットイネーブル信号に従って、選択した奇数行目のゲートラインを選択時電位とし、前記偶数行用アウトプットイネーブル信号に従って、選択した偶数行目のゲートラインを選択時電位とし、ソースドライバは、ソースライン電位設定指示信号の立ち下がりエッジに合わせて、各ソースラインの電位を1行分の各画素の画像データに応じた電位に設定する請求項1に記載の液晶表示装置の駆動装置。前記第1の所定時間は、ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間と、ソースライン電位設定指示信号をハイレベルにする時間との和以上の時間である請求項2に記載の液晶表示装置の駆動装置。マトリクス状に形成された画素の列に沿って配置されるソースラインと、前記マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む液晶表示装置を駆動する液晶表示装置の駆動装置であって、ゲートラインを選択するゲートドライバと、各列の画素の極性を1行毎に切り替えるとともに、隣り合う列の画素の極性を逆極性としながら、各ソースラインの電位を1行分の各画素の画像データに応じた電位に設定するソースドライバとを備え、ゲートドライバは、一のゲートラインと、当該一のゲートラインの次の次の行のゲートラインである後続ゲートラインとを選択し、前記一のゲートラインを選択時電位に設定するタイミングから第1の所定時間遅らせて前記後続ゲートラインを選択時電位に設定し、前記一のゲートラインの次のゲートラインを選択する前に、前記一のゲートラインおよび前記後続ゲートラインを非選択時電位に設定することを特徴とする液晶表示装置の駆動装置。ゲートドライバに、選択するゲートラインの切り替えを指示する切替信号と、ゲートラインがゲートドライバに選択された場合に当該ゲートラインを選択時電位にする期間を指示する行毎のアウトプットイネーブル信号とを入力し、ソースドライバに、各ソースラインの電位を1行分の各画素の画像データに応じた電位に設定することを指示するソースライン電位設定指示信号と、各列の画素の極性を1行毎に切り替えさせる極性制御信号を入力する制御手段を備え、前記制御手段は、前記切替信号として、所定の周期で第1のレベルおよび第2のレベルとなる信号をゲートドライバに入力し、前記切替信号のレベルを第1のレベルにするタイミングで、ソースライン電位設定指示信号を立ち上げ、ソースライン電位設定指示信号の周期を前記切替信号の周期と同じ周期とし、前記切替信号の周期をHとし、前記第1の所定時間をtとし、第2の所定時間をsとしたときに、前記切替信号のレベルを第1のレベルにしてからH-sの期間を、ゲートドライバに選択される一のゲートラインを選択時電位にする期間として指示するアウトプットイネーブル信号と、前記切替信号のレベルを第1のレベルにしてからt経過する時点から、前記切替信号のレベルを第1のレベルにしてからH-s経過する時点までを、前記一のゲートラインの後続ゲートラインを選択時電位にする期間として指示するアウトプットイネーブル信号とをゲートドライバに入力し、ゲートドライバは、前記切替信号が第1のレベルに切り替えられる毎に、選択する一のゲートラインおよび後続ゲートラインを切り替え、アウトプットイネーブル信号に従って、選択する一のゲートラインおよび後続ゲートラインを選択時電位とし、ソースドライバは、ソースライン電位設定指示信号の立ち下がりエッジに合わせて、各ソースラインの電位を1行分の各画素の画像データに応じた電位に設定する請求項4に記載の液晶表示装置の駆動装置。前記第1の所定時間は、ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間と、ソースライン電位設定指示信号をハイレベルにする時間との和以上の時間である請求項5に記載の液晶表示装置の駆動装置。2ラインドット反転駆動において、消費電力を少なく抑えられることが好ましい。また、1ラインドット反転駆動においても、消費電力を少なく抑えられることが好ましい。そこで、本発明は、少ない消費電力で2ラインドット反転駆動を実現することができる液晶表示装置の駆動装置を提供することを目的とする。また、少ない消費電力で1ラインドット反転駆動を実現することができる液晶表示装置の駆動装置を提供することを目的とする。本発明による液晶表示装置の駆動装置は、マトリクス状に形成された画素の列に沿って配置されるソースラインと、マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む液晶表示装置を駆動する液晶表示装置の駆動装置であって、奇数行目のゲートラインとその次の偶数行目のゲートラインとを選択し、その奇数行目のゲートラインを選択時電位例えば、VGHに設定するタイミングから第1の所定時間例えば、t遅らせてその偶数行目のゲートラインを選択時電位に設定し、その後、その奇数行目のゲートラインを非選択時電位例えば、VGLに設定するゲートドライバ例えば、ゲートドライバ3と、各列の画素の極性を2行毎に切り替えるとともに、隣り合う列の画素の極性を逆極性としながら、各ソースラインの電位を1行分の各画素の画像データに応じた電位に設定するソースドライバ例えば、第1の実施形態におけるソースドライバ4とを備えることを特徴とする。また、ゲートドライバに、選択するゲートラインの切り替えを指示する切替信号例えば、第1の実施形態におけるCKVと、選択する奇数行目のゲートラインを選択時電位にする期間を指示する奇数行用アウトプットイネーブル信号と、選択する偶数行目のゲートラインを選択時電位にする期間を指示する偶数行用アウトプットイネーブル信号とを入力し、ソースドライバに、各ソースラインの電位を1行分の各画素の画像データに応じた電位に設定することを指示するソースライン電位設定指示信号例えば、LPと、各列の画素の極性を2行毎に切り替えさせる極性制御信号例えば、第1の実施形態におけるPOL2を入力する制御手段例えば、タイミングコントローラ2を備え、制御手段が、切替信号として、所定の周期で第1のレベル例えば、ハイレベルおよび第2のレベル例えば、ローレベルとなる信号をゲートドライバに入力し、切替信号を第1のレベルにするタイミングでは、ソースライン電位設定指示信号を立ち上げ、ソースライン電位設定指示信号の周期を切替信号の周期の1/2とし、切替信号の周期を2Hとし、第1の所定時間をtとし、第2の所定時間をsとしたときに、切替信号のレベルを第1のレベルにしてからH-sの期間を、奇数行目のゲートラインを選択時電位にする期間として指示する奇数行用アウトプットイネーブル信号例えば、OEoddと、切替信号のレベルを第1のレベルにしてからt経過する時点から、切替信号のレベルを第1のレベルにしてから2H-s経過する時点までを、偶数行目のゲートラインを選択時電位にする期間として指示する偶数行用アウトプットイネーブル信号例えば、OEevenとをゲートドライバに入力し、ゲートドライバが、切替信号が第1のレベルに切り替えられる毎に、奇数行目のゲートラインとその次の偶数行目のゲートラインとを選択し、奇数行用アウトプットイネーブル信号に従って、選択した奇数行目のゲートラインを選択時電位とし、偶数行用アウトプットイネーブル信号に従って、選択した偶数行目のゲートラインを選択時電位とし、ソースドライバが、ソースライン電位設定指示信号の立ち下がりエッジに合わせて、各ソースラインの電位を1行分の各画素の画像データに応じた電位に設定する構成であってもよい。第1の所定時間は、ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間と、ソースライン電位設定指示信号をハイレベルにする時間との和以上の時間であることが好ましい。また、本発明による液晶表示装置の駆動装置は、マトリクス状に形成された画素の列に沿って配置されるソースラインと、マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む液晶表示装置を駆動する液晶表示装置の駆動装置であって、ゲートラインを選択するゲートドライバ例えば、ゲートドライバ3aと、各列の画素の極性を1行毎に切り替えるとともに、隣り合う列の画素の極性を逆極性としながら、各ソースラインの電位を1行分の各画素の画像データに応じた電位に設定するソースドライバ例えば、第2の実施形態におけるソースドライバ4とを備え、ゲートドライバが、一のゲートラインと、当該一のゲートラインの次の次の行のゲートラインである後続ゲートラインとを選択し、その一のゲートラインを選択時電位例えば、VGHに設定するタイミングから第1の所定時間例えば、t遅らせてその後続ゲートラインを選択時電位に設定し、その一のゲートラインの次のゲートラインを選択する前に、その一のゲートラインおよび後続ゲートラインを非選択時電位例えば、VGLに設定することを特徴とする。また、ゲートドライバに、選択するゲートラインの切り替えを指示する切替信号例えば、第2の実施形態におけるCKVと、ゲートラインがゲートドライバに選択された場合に当該ゲートラインを選択時電位にする期間を指示する行毎のアウトプットイネーブル信号とを入力し、ソースドライバに、各ソースラインの電位を1行分の各画素の画像データに応じた電位に設定することを指示するソースライン電位設定指示信号例えば、LPと、各列の画素の極性を1行毎に切り替えさせる極性制御信号例えば、第2の実施形態におけるPOL2を入力する制御手段例えば、タイミングコントローラ2aを備え、制御手段が、切替信号として、所定の周期で第1のレベルおよび第2のレベルとなる信号をゲートドライバに入力し、切替信号のレベルを第1のレベルにするタイミングで、ソースライン電位設定指示信号を立ち上げ、ソースライン電位設定指示信号の周期を切替信号の周期と同じ周期とし、切替信号の周期をHとし、第1の所定時間をtとし、第2の所定時間をsとしたときに、切替信号のレベルを第1のレベルにしてからH-sの期間を、ゲートドライバに選択される一のゲートラインを選択時電位にする期間として指示するアウトプットイネーブル信号と、切替信号のレベルを第1のレベルにしてからt経過する時点から、切替信号のレベルを第1のレベルにしてからH-s経過する時点までを、一のゲートラインの後続ゲートラインを選択時電位にする期間として指示するアウトプットイネーブル信号とをゲートドライバに入力し、ゲートドライバが、切替信号が第1のレベルに切り替えられる毎に、選択する一のゲートラインおよび後続ゲートラインを切り替え、アウトプットイネーブル信号に従って、選択する一のゲートラインおよび後続ゲートラインを選択時電位とし、ソースドライバが、ソースライン電位設定指示信号の立ち下がりエッジに合わせて、各ソースラインの電位を1行分の各画素の画像データに応じた電位に設定する構成であってもよい。第1の所定時間は、ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間と、ソースライン電位設定指示信号をハイレベルにする時間との和以上の時間であることが好ましい。本発明によれば、少ない消費電力で2ラインドット反転駆動を実現することができる。また、本発明によれば、少ない消費電力で1ラインドット反転駆動を実現することができる以下、本発明の実施形態を図面を参照して説明する。[実施形態1]図1は、本発明の第1の実施形態の液晶表示装置の駆動装置の構成例を示す説明図である。本実施形態の駆動装置1は、TFTを用いたアクティブマトリクス方式の液晶表示装置7を駆動する。液晶表示装置7は、図9に例示したように、コモン電極30と、画素毎に配置される画素電極21とを備える。図9では1つの画素電極を示しているが、液晶表示装置7は、マトリクス状に配置された複数の画素電極21を備えている。さらに、液晶表示装置7は、マトリクス状に配置された複数の画素電極21の列に沿って配置される複数のソースラインと、その複数の画素電極21の行に沿って配置される複数のゲートラインとを備える。ここでは、ソースラインが画素電極の列毎に配置され、ゲートラインが画素電極の行毎に配置される場合を例にして説明する。すなわち、ソースラインと各列が一対一に対応し、ゲートラインと各行が一対一に対応している場合を例にして説明する。また、液晶表示装置7は、図9に例示したように、個々の画素電極毎に設けられるTFT22も備える。従って、TFT22と画素電極21の組合せが、マトリクス状に配置されることになる。そして、個々のTFT21のゲート22aは、そのTFTが配置された行に対応するゲートラインに接続される。また、個々のTFT21のドレイン22bは、そのTFTに対応する画素電極に接続される。また、個々のTFT21のソース22cは、そのTFTが配置された列に対応するソースラインに接続される。駆動装置1は、タイミングコントローラ2と、ゲートドライバ3と、ソースドライバ4と、コモン電極電位設定回路5とを備える。なお、液晶用電源生成回路の図示を省略している。コモン電極電位設定回路5は、液晶表示装置7のコモン電極の電位を、予め定められた電位VCOMに設定する。ゲートドライバ3は、タイミングコントローラ2に従って、各ゲートラインを選択しながら走査し、選択したゲートラインの電位を選択時電位VGHに設定し、選択していないゲートラインの電位を非選択時電位VGLに設定する。ゲートラインの電位を選択時電位VGHに設定する期間を、選択時電位設定期間と記す。ゲートドライバ3は、奇数番目の行のゲートラインの選択時電位設定期間を開始してから所定時間経過後に、その行の直後の偶数番目の行のゲートラインの選択時電位設定期間を開始する。以下、この所定時間をtと記す。時間tは、奇数番目の行のゲートラインの選択時電位設定期間よりも短い。従って、奇数番目の行のゲートラインの選択時電位設定期間の終了前に、その次の行のゲートラインの選択時電位設定期間を開始することになり、奇数番目の行とその次の行とで、選択時電位設定期間が一部重複することになる。また、ゲートドライバ3は、偶数番目の行のゲートラインの選択時電位設定期間を終了させてから、その行の直後の奇数番目の行のゲートラインの選択時電位設定期間を開始する。従って、偶数番目の行とその次の行との間では、選択時電位設定期間は重複しない。ゲートドライバ3は、電位出力部31と、出力制御部32とを含む。電位出力部31は、各ゲートラインに対応する電位出力端を有する。そして、kを1以上の整数とした場合、2k-1番目のゲートラインおよび2k番目のゲートラインに対応する2つの電位出力端同士を組にして、2つの電位出力端の組毎に、順次、選択時電位VGHを出力する。また、選択時電位VGHを出力する電位出力端以外の電位出力端からは、非選択時電位VGLを出力する。電位出力部31が2つの電位出力端の組からVGHを出力しているということは、ゲートドライバ3が、その2つの電位出力端に対応するゲートライン奇数行目のゲートラインおよびその次の偶数行目のゲートラインを選択していることを意味する。また、タイミングコントローラ2は、ゲートラインを順次選択していくことを指示する制御信号ゲートスタートパルス。以下、STVと記す。を電位出力部31に入力する。本実施形態では、STVは、電位出力部31に、1組目の電位出力端の組すなわち、1行目および2行目のゲートラインに対応する電位出力端の組から選択時電位VGHを順次出力することを指示するために用いられる。電位出力部31は、STVおよび後述のCKVに応じて、1組目の電位出力端の組から順次、電位出力端の組毎に選択時電位VGHを出力する。また、タイミングコントローラ2は、選択するゲートラインの切り替えを指示する制御信号ゲートシフトクロック。以下、CKVと記す。を電位出力部31に入力する。本実施形態では、CKVは、電位出力部31に、選択時電位VGHを出力する電位出力端の組の切り替えを指示するために用いられる。電位出力部31は、タイミングコントローラ2から入力されるCKVに応じて、選択時電位VGHを出力する電位出力端の組を切り替える。出力制御部32は、各ゲートラインに対応する電位入力端および電位出力端を有する。出力制御部32の各電位入力端には、電位出力部31が出力する電位が入力される。従って、1行目および2行目のゲートラインに対応する電位入力端の組から、順次、奇数番目とその次の偶数番目の電位入力端の組毎に、電位出力部31から選択時電位VGHが入力される。また、選択時電位VGHが入力されていない電位入力端には、電位出力部31から非選択時電位VGLが入力される。出力制御部32の電位出力端は、それぞれ、対応するゲートラインに接続されている。そして、出力制御部32は、電位出力部31から選択時電位VGHが入力されている2つの電位入力端に対応する電位出力端出力制御部32の電位出力端から、タイミングコントローラ2から入力されるアウトプットイネーブル信号に応じて、選択時電位VGHを出力する。出力制御部32には、選択時電位VGHが入力されている2つの電位入力端に対応する2つの電位出力端のうち、先頭から奇数番目2k-1番目の電位出力端からの電位出力を規定するアウトプットイネーブル信号以下、OEoddと記す。と、先頭から偶数番目2k番目の電位出力端からの電位出力を規定するアウトプットイネーブル信号以下、OEevenと記す。とが入力される。出力制御部32は、OEoddがハイレベルのとき、選択時電位VGHが入力されている2つの電位入力端に対応する2つの電位出力端のうち、先頭から奇数番目の電位出力端からVGHを出力する。同様に、OEevenがハイレベルのとき、選択時電位VGHが入力されている2つの電位入力端に対応する2つの電位出力端のうち、先頭から偶数番目の電位出力端からVGHを出力する。例えば、1番目および2番目の電位入力端に電位出力部31から選択時電位VGHが入力されているとする。このとき、出力制御部32は、OEoddがハイレベルである期間中に、1番目の電位出力端から選択時電位VGHを出力する。また、OEevenがハイレベルである期間中に、2番目の電位出力端から選択時電位VGHを出力する。また、出力制御部32は、選択時電位VGHを出力している電位出力端以外の電位出力端からは、非選択時電位VGLを出力する。出力制御部32の電位出力端は、それぞれ対応するゲートラインに接続されているので、各ゲートラインは、対応する出力制御部32の電位出力端の出力電位に設定される。以下、任意のn番目のゲートラインに対応する電位出力部31の電位出力端をOn’と記す。また、任意のn番目のゲートラインに対応する出力制御部32の電位出力端をOnと記す。ソースドライバ4は、各ソースラインに対応する電位出力端を有する。ソースドライバ4は、タイミングコントローラ2の制御に従い、画像データを取り込む。そして、ソースドライバ4は、各電位出力端に接続されている各ソースラインの電位を、選択されているゲートラインに対応する行の画素の画像データに応じた電位に設定する。具体的には、ソースドライバ4には、タイミングコントローラ2から、1行分の画像データの取り込みの開始を指示する制御信号ソーススタートパルス。以下、STHと記す。と、1行内の1画素分の画像データの取り込みを指示するクロック信号ドットクロック。以下、CLKと記す。と、取り込み済みの画像データに応じた電位の出力を指示するLPラッチパルスとが入力される。STHおよびLPの周期は、CKVの周期の1/2であり、ソースドライバ4は、LPの立ち下がりエッジを検出すると、液晶表示装置7の各ソースラインの電位を、取り込んだ画像データに応じた電位に設定する。ただし、ここでは、ソースドライバ4が、LPがハイレベルである期間中、各電位出力端をハイインピーダンス状態にする場合を例にして示す。また、ソースドライバ4には、タイミングコントローラ2から、各画素の極性を規定するための2種類の制御信号以下、POL1,POL2と記す。が入力される。図2は、POL1,POL2の変化を示す説明図である。タイミングコントローラ2は、フレーム毎に、POL1をハイレベル、ローレベルに交互に切り替える図2参照。また、タイミングコントローラ2は、CKVの周期の2倍の周期で、POL2を変化させる。以下、第1の実施形態において、CKVの周期を2Hとする。従って、POL2の周期は4Hである。そして、タイミングコントローラ2は、2H毎に、POL2のレベルを、ハイレベル、ローレベルに交互に切り替える。また、タイミングコントローラ2は、フレーム内における最初のLPの立ち下がりエッジにおいて、POL2がハイレベルになるように、POL2を変化させる。ソースドライバ4は、POL1,POL2がいずれもハイレベルであるときには、奇数番目のソースラインをコモン電極電位VCOMよりも高い電位に設定し、偶数番目のソースラインをコモン電極電位VCOMよりも低い電位に設定する。また、ソースドライバ4は、POL1がハイレベルであり、POL2がローレベルであるときには、奇数番目のソースラインをコモン電極電位VCOMよりも低い電位に設定し、偶数番目のソースラインをコモン電極電位VCOMよりも高い電位に設定する。また、ソースドライバ4は、POL1がローレベルであり、POL2がハイレベルであるときには、奇数番目のソースラインをコモン電極電位VCOMよりも低い電位に設定し、偶数番目のソースラインをコモン電極電位VCOMよりも高い電位に設定する。また、ソースドライバ4は、POL1,POL2がいずれもローレベルであるときには、奇数番目のソースラインをコモン電極電位VCOMよりも高い電位に設定し、偶数番目のソースラインをコモン電極電位VCOMよりも低い電位に設定する。2Hは、LPの周期の2倍である。従って、各フレームにおいて、各列の画素の極性を2行毎に切り替えることになる。また、奇数番目の列と偶数番目の列の極性は必ず異なることになるので、本実施形態では、2ラインドット反転駆動を行うことになる。POL1がハイレベルである期間では、各画素の極性は、図10に示す各画素の極性と同様である。また、POL1がローレベルである期間では、各画素の極性は、図10に示す各画素の極性とは逆極性となる。タイミングコントローラ2は、ゲートドライバ3の電位出力部31にSTV,CKVを入力し、ゲートドライバ3の出力制御部32にOEodd,OEevenを入力する。また、タイミングコントローラ2は、ソースドライバ4にSTH,CLK,LP、POL1,POL2を入力する。なお、POL1,POL2に関しては、タイミングコントローラ2からPOLのみをソースドライバ4に入力してもよい。すなわち、タイミングコントローラ2は、極性を制御するための信号として1つの信号POLと記す。をソースドライバ4に入力してもよい。この場合、タイミングコントローラ2は、既に説明したPOL1,POL2のExclusiveORXORとなる信号をPOLとしてソースドライバ4に入力すればよい。次に、動作について説明する。図3は、フレーム開始時におけるソースドライバ4へのSTHおよびCLKの入力タイミングを示すタイミングチャートである。フレームの開始時に、タイミングコントローラ2は、STHをハイレベルにする。このとき、タイミングコントローラ2は、LPをローレベルに保ち、また、ゲートドライバ3に対して入力する各信号STV,CKV,OEodd,OEeven図3において図示せず。もローレベルに保つ。また、タイミングコントローラ2は、周期的にCLKをハイレベル、ローレベルに交互に変化させる。ただし、STHがハイレベルの期間中に、CLKの立ち上がりエッジが1回生じるように、CLKを変化させる。タイミングコントローラ2は、STHをハイレベルにすると、STHがハイレベルである期間中にCLKをハイレベルにし、STHをローレベルにする。ソースドライバ3は、STHがハイレベルである期間中にCLKの立ち上がりエッジを検出すると、その次のCLKの立ち上がりエッジから、CLKの立ち上がりエッジを検出する毎に、1画素分ずつ画像データを取り込み、保持する図3参照。タイミングコントローラ2は、CKV図3において図示せず。の1/2の周期で、STHをハイレベルに立ち上げる。そして、タイミングコントローラ2は、STHの立ち下がりエッジから立ち上がりエッジまでの期間毎に、1行分の画像データをソースドライバ4に入力する。フレームの開始時には、タイミングコントローラ2は、第1行の画像データをソースドライバ4に入力する。ソースドライバ4は、タイミングコントローラ2から入力される画像データを、CLKの立ち上がりエッジ毎に、1画素分ずつ取り込み、保持する。また、タイミングコントローラ2は、フレーム内で、最初にCKVをハイレベルにするときに、LPをハイレベルにし、そして、ローレベルに戻す。以降、タイミングコントローラ2は、CKVの1/2の周期でLPをハイレベルに立ち上げる。そして、タイミングコントローラ2は、LPの立ち上がりエッジのタイミングを、CKVのレベル切り替えタイミングに合わせている。ソースドライバ4は、LPの立ち下がりエッジを検出すると、液晶表示装置7の各ソースラインの電位を、保持している1行分の各画素の画像データに応じた電位に設定する。従って、図3に示すように、1つのフレーム内において、ソースドライバ4は、最初のSTHの立ち上がりエッジからSTHの立ち下がりエッジまでの期間内で第1行の画像データを取り込んで保持し、フレーム内の最初のLPの立ち下がりエッジで、各ソースラインの電位を、第1行の各画素の画像データに応じた電位に設定する。なお、ここでは、POL1がハイレベルであり、各画素の極性を図10に示すように設定する場合を例にして説明する。以降、同様に、ソースドライバ4は、STH,CLK,LPに従って、周期的に、1行分の画像データを取り込み、各ソースラインの電位をその画像データに応じた電位に設定する動作を繰り返す。図4は、ゲートドライバに入力されるSTV,CKVやゲートドライバ3の動作等を示すタイミングチャートである。また、図5は、画素電極の電位変化等を示すタイミングチャートである。タイミングコントローラ2は、第1行のゲートラインから順次選択を開始させるときに、STVをハイレベルにし、STVがハイレベルである期間中にCKVをハイレベルにし、その後、STVをローレベルにする図4参照。また、タイミングコントローラ2は、このCKVの立ち上がりエッジに合わせて、ソースドライバ2に対して入力するLPをハイレベルにする図4参照。ただし、CKVの立ち上がりエッジに合わせずに、数十~数百CLK分遅らせてLPをハイレベルにすることもできる。CKVの周期は2Hであり、タイミングコントローラ2は、CKVの立ち上がりエッジから期間Hが経過したときに、CKVをローレベルにし、さらに期間Hが経過したときに、CKVを再度ハイレベルにする。タイミングコントローラ2は、以降、同様に、CKVを変化させる。ゲートドライバ3の電位出力部31図1参照は、STVがハイレベルである期間中にCKVの立ち上がりエッジを検出すると、1行目および2行目のゲートラインに対応する電位出力端O1’,O2’から選択時電位VGHを出力し図4参照、他の各電位出力端から非選択時電位VGLを出力する。以降、電位出力部31は、CKVの立ち上がりエッジ毎に換言すれば、2Hの周期で、選択時電位VGHを出力する電位出力端の組を切り替え、奇数行に対応する電位出力端O2k-1’および偶数行に対応する電位出力端O2k’から選択時電位VGHを出力する。また、他の各電位出力端からは非選択時電位VGLを出力する。また、タイミングコントローラ2は、CKVの立ち上がりエッジと同時に、OEoddをハイレベルに立ち上げる。さらに、OEoddの立ち上がりエッジから、所定時間tが経過したときに、OEevenをハイレベルに立ち上げる。また、OEoddの立ち上がりエッジから、期間H-sが経過したときに、OEoddをローレベルにする。そして、OEoddの立ち上がりエッジから、期間2H-sが経過したときに、OEevenをローレベルにする。タイミングコントローラ2は、CKVをハイレベルに立ち上げる度に、OEoddおよびOEevenをこのように変化させる。時間t,sの長さは、予め定められている。出力制御部32は、電子出力部31の電位出力端O1’,O2’から選択時電位VGHが入力される期間であって、OEoddがハイレベルである期間中に、1行目のゲートラインに対応する電位出力端O1から選択時電位VGHを出力し、1行目のゲートラインG1の電位をVGHに設定する。すなわち、出力制御部32は、OEoddの立ち上がりエッジからH-sの期間、ゲートラインG1の電位をVGHに設定する図4参照。また、出力制御部32は、電子出力部31の電位出力端O1’,O2’から選択時電位VGHが入力される期間であって、OEevenがハイレベルである期間中に、2行目のゲートラインに対応する電位出力端O2から選択時電位VGHを出力し、2行目のゲートラインG2の電位をVGHに設定する。すなわち、出力制御部32は、OEoddの立ち上がりエッジから所定時間tが経過する時点から、OEoddの立ち上がりエッジから2H-sが経過する時点までの間、ゲートラインG2の電位をVGHに設定する図4参照。また、フレーム開始後、最初のLPの立ち下がりエッジを検出すると、ソースドライバ4は、各ソースラインの電位を、1行目の各画素に応じた電位に設定する。図5では、左から1番目のソースラインS1に対応するソースドライバ4の電位出力端の電位、および、左から1列目における第1行および第2行の画素電極の電位変化を示している。フレーム開始後、最初のLPの立ち下がりエッジにおいて、POL2はハイレベルである。また、このフレームでは、POL1もハイレベルであるものとする。従って、ソースドライバ4は、フレーム開始後、最初のLPの立ち下がりエッジを検出すると、ソースラインS1等の左から奇数番目のソースラインの電位をVCOMより高い電位に設定する図5参照。また、ソースドライバ4は、左から偶数番目のソースラインの電位をVCOMより低い電位に設定する。左から1列目における第1行および第2行の画素電極を例に説明すると、この2つの画素電極は、前のフレームにおいてVCOMより低い電位図5に示す例では0Vに設定されている。なお、本例では、0V<VCOM<VMAXであり、負極性における最大階調に対応する電位が0Vであり、正極性における最大階調に対応する電位がVMAXであるものとする。また、VMAX-VCOM=VCOM-0である。上記のように、ソースドライバ4が、ソースラインS1の電位をVCOMより高い電位に設定すると、出力制御部32が1行目のゲートラインG1を選択時電位VGHに設定しているので、左から1列目における第1行の画素電極はソースラインS1と等しい電位に変化する図5参照。そして、OEoddの立ち上がりエッジから所定時間tが経過する時までには、ソースラインS1と等電位になっている。OEoddの立ち上がりエッジからH-sが経過したときに、ゲートラインG1の電位は非選択時電位VGLに切り替えられるが、1列目における第1行の画素電極は、その時点における電位を維持する。さらに、出力制御部32は、電位出力端O1から選択時電位VGHを出力してから、所定時間tが経過したときに、電位出力端O2から選択時電位VGHを出力して、2行目のゲートラインG2の電位をVGHにする。この結果、左から1列目における第2行の画素電極もソースラインS1の電位に近づくように変化していく図5参照。ただし、LPがハイレベルになると各ソースラインはハイインピーダンス状態になるので、電位の変化が停止する。ソースドライバ4は、次のLPの立ち下がりエッジを検出すると、各ソースラインの電位を第2行の各画素の画像データに応じた電位に設定する。このときにも、POL2はハイレベルであるので、ソースドライバ4は、ソースラインS1等の左から奇数番目のソースラインの電位をVCOMより高い電位に設定する図5参照。また、ソースドライバ4は、左から偶数番目のソースラインの電位をVCOMより低い電位に設定する。このとき、出力制御部32は、電位出力端O2から選択時電位VGHを出力しており、2行目のゲートラインG2の電位はVGHである。従って、左から1列目における第2行の画素電極は、ソースラインS2の電位に変化していき、ソースラインS2と等電位になる。このフレームにおいて、左から1列目における第1行および第2行の画素電極は、何れも正極性の電位すなわち、VCOMよりも高い電位に設定される。そして、左から1列目における第2行の画素電極は、フレーム開始後、2回目のLPの立ち下がりエッジより前に、VCOMより高い電位に向けて変化を開始し始めている。すなわち、左から1列目における第2行の画素にはプリチャージが行われている。本例では、左から1列目を例に説明したが、他の奇数番目の各列における第2行の画素にも同様に、プリチャージが行われている。また、左から偶数番目の各列では、第2行の画素電極は、VCOMより低い電位に設定されるが、フレーム開始後、2回目のLPの立ち下がりエッジより前に、VCOMより低い電位に向けて変化を開始し始めている。すなわち、偶数番目の各列でも、第2行の画素にはプリチャージが行われている。以後、CKVがハイレベルに変化した場合におけるゲートドライバ3電位出力部31および出力制御部32の動作は、選択時電位VGHに設定するゲートラインを切り替える点以外は、上記の動作と同様である。従って、第3行目以降の各行の画素においても、偶数行の画素にはプリチャージが行われる。このように、本実施形態によれば、偶数行目の各画素に対してプリチャージを行うので、消費電力を少なくすることができる。また、本実施形態では、OEoddの立ち上がりエッジから所定時間tが経過した時点から次のLPの立ち上がりエッジまでの期間P図4参照を、プリチャージを行う期間とする。従って、プリチャージを行う期間として、奇数行目のゲートラインの選択時電位設定期間を全て用いるわけではないので、消費電力を低減する効果を高めている。すなわち、本実施形態によれば、少ない消費電力で2ラインドット反転駆動を実現することができる。次に、所定期間tの決定方法について説明する。図6は、所定期間tの決定方法を示す説明図である。ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間を、Rとする。なお、ソースラインの電位をソースラインに対する設定電位の最大値から最小値まで変化させるのに要する時間もRである。ソースラインに対する設定電位の最小値は、負極性における最大階調に対応する電位であり、本例では、0Vである。また、ソースラインに対する設定電位の最大値は、正極性における最大階調に対応する電位であり、本例では、VMAXである。従って、本例では、ソースラインの電位を0VからVMAXに変化させるのに要する時間をRとすればよい。所定時間tは、Rに、LPをハイレベルにする期間Qを加算した値以上になるように定めればよい。すなわち、t≧QRを満たすように、tを決定すればよい。LPは、OEoddの立ち上がりエッジに合わせてハイレベルにされ、LPの立ち下がりエッジから、ソースラインは画像データに応じた電位に設定される。従って、t≧QRを満たすようにtを決定しておくことにより、所定時間t以内で、負極性における任意の電位から正極性における任意の所望の電位にソースラインの電位を遷移させることができる。同様に、所定時間t以内で、正極性における任意の電位から負極性における任意の所望の電位にソースラインの電位を遷移させることができる。[実施形態2]第2の実施形態では、1ラインドット反転駆動を実現する駆動装置について説明する。図7は、本発明の第2の実施形態の液晶表示装置の駆動装置の構成例を示す説明図である。第1の実施形態と同様の要素については、図1と同一の符号を付し、説明を省略する。液晶表示装置7は、第1の実施形態で述べた液晶表示装置7と同様である。本実施形態の駆動装置1aは、タイミングコントローラ2aと、ゲートドライバ3aと、ソースドライバ4と、コモン電極電位設定回路5とを備える。タイミングコントローラ2aは、ソースドライバ4にSTH,CLK,LP,POL1,POL2を入力する。ただし、本実施形態では、STH,LPおよびPOL2の周期は、タイミングコントローラ2aがゲートドライバ3aに入力するCKVの周期と同じ周期である。以下、第2の実施形態において、CKV,STH,LP,POL2の周期をHとする。STH,CLK,LP,POL1,POL2に応じたソースドライバ4の動作は、第1の実施形態と同様である。なお、POL1,POL2に関しては、タイミングコントローラ2aからPOLのみをソースドライバ4に入力してもよい。すなわち、タイミングコントローラ2aは、極性を制御するための信号として1つの信号POLをソースドライバ4に入力してもよい。この場合、タイミングコントローラ2aは、既に説明したPOL1,POL2のExclusiveORXORとなる信号をPOLとしてソースドライバ4に入力すればよい。ゲートドライバ3aは、奇数行目のゲートラインを選択するときには、その次の奇数行目のゲートラインも選択する。ただし、ゲートドライバ3aは、その2本のゲートラインのうち、順番が先のゲートラインを選択時電位VGHに設定してから、所定時間tが経過したときに、順番が後のゲートラインを選択時電位VGHに設定する。そして、ゲートドライバ3aは、その2本の奇数行目のゲートラインの選択を終えてから、偶数行目のゲートラインを選択する。所定時間tは、第1の実施形態と同様に定めておけばよい。同様に、ゲートドライバ3aは、偶数行目のゲートラインを選択するときには、その次の偶数行目のゲートラインも選択する。ただし、ゲートドライバ3aは、その2本のゲートラインのうち、順番が先のゲートラインを選択時電位VGHに設定してから、所定時間tが経過したときに、順番が後のゲートラインを選択時電位VGHに設定する。ゲートドライバ3aは、その2本の偶数行目のゲートラインの選択を終えてから、奇数行目のゲートラインを選択する。従って、第2の実施形態では、奇数行目のゲートライン同士や、偶数行目のゲートライン同士で、選択時電位設定期間が重なるが、奇数行目と偶数行目では選択時電位設定期間は重ならない。ゲートドライバ3aは、電位出力部31aと、出力制御部32aとを有する。電位出力部31aは、各ゲートラインに対応する電位出力端を有する。そして、出力制御部32aは、各ゲートラインに対応する電位入力端および電位出力端を有する。出力制御部32aの電位入力端には、対応する電位出力部31aの電位出力端から出力された電位が入力される。第1の実施形態と同様に、電位出力部31aの電位出力端をOn’と記し、出力制御部32aの電位出力端をOnと記す。電位出力部31aは、タイミングコントローラ2aから入力されるSTVがハイレベルである期間中に、CKVの立ち上がりエッジを検出すると、1番目の電位出力端から選択時電位VGHを出力する。そして、電位出力部31aは、CKVの立ち上がりエッジを検出する度に、選択時電位VGHを出力する電位出力端を1つずらす。後述するように、タイミングコントローラ2aは、フレームの冒頭でSTVを2回ハイレベルにする。この2回のSTVの立ち上がりエッジ間の時間間隔は、CKVの周期Hの2倍である。従って、電位出力部31aは、1番目の電位出力端から順番に選択時電位VGHを出力していく動作を開始した後、その動作と合わせて、再度、1番目の電位出力端から順番に選択時電位VGHを出力していく。従って、電位出力部31aは、2つの電位出力端から選択時電位VGHを出力し、VGHを出力する電位出力端を順次ずらす。具体的には、電位出力部31aは、電位出力端O1’,O3’からVGHを出力し、次に、電位出力端O2’,O4’からVGHを出力し、以後、同様に、VGHを出力する電位出力端を順次ずらす。また、電位出力部31aは、VGHを出力しない電位出力端からは、非選択時電位VGLを出力する。出力制御部32aは、電位出力部31aから選択時電位VGHが入力されている2つの電位入力端に対応する電位出力端出力制御部32aの電位出力端から、タイミングコントローラ2aから入力されるアウトプットイネーブル信号に応じて、選択時電位VGHを出力する。本実施形態では、タイミングコントローラ2aは、出力制御部32aの各電位出力端に対応するアウトプットイネーブル信号を出力制御部32aに入力する。n番目の電位出力端に対応するアウトプットイネーブル信号をOEnと記す。出力制御部32aは、奇数番目の2つの電位入力端に電位出力部31aからVGHが入力されている場合、その2つの電位入力端に対応する2つの電位出力端から、それぞれの電位出力端に対応するアウトプットイネーブル信号がハイレベルである期間中に、VGHを出力する。例えば、2j1番目および2j3番目の電位入力端に電位出力部31aからVGHが入力されている場合、2j1番目の電位出力端からは、OE2j1がハイレベルになっている期間中に、VGHを出力する。また、2j3番目の電位出力端からは、OE2j3がハイレベルになっている期間中に、VGHを出力する。なお、jは、0以上の整数である。出力制御部32aは、偶数番目の2つの電位入力端に電位出力部31aからVGHが入力されている場合、その2つの電位入力端に対応する2つの電位出力端から、それぞれの電位出力端に対応するアウトプットイネーブル信号がハイレベルである期間中に、VGHを出力する。例えば、2j2番目および2j4番目の電位入力端に電位出力部31aからVGHが入力されている場合、2j2番目の電位出力端からは、OE2j2がハイレベルになっている期間中に、VGHを出力する。また、2j4番目の電位出力端からは、OE2j4がハイレベルになっている期間中に、VGHを出力する。タイミングコントローラ2aは、電位出力部31aにSTV,CKVを入力する。前述のように、第2の実施形態では、CKVの周期をHとする。また、フレームの冒頭で、STVをハイレベルにし、ローレベルに戻した後、その立ち上がりエッジから2H経過後、再度、STVをハイレベルにし、ローレベルに戻す。そして、STVがハイレベルである期間中に、CKVの立ち上がりエッジが1回生じるようにCKVを制御する。また、タイミングコントローラ2aは、出力制御部32aに各アウトプットイネーブル信号を入力する。n番目の電位出力端に対応するアウトプットイネーブル信号OEnを以下のように制御する。すなわち、タイミングコントローラ2aは、電位出力部31aにおけるn-2番目の電位出力部からVGHを出力させるCKVの立ち上がりエッジから所定時間tが経過した時点で、OEnをハイレベルにし、そのCKVの立ち上がりエッジからH-sが経過した時点で、OEnをローレベルにする。さらに、電位出力部31aにおけるn番目の電位出力部からVGHを出力させるCKVの立ち上がりエッジで、OEnをハイレベルにし、そのCKVの立ち上がりエッジからH-sが経過した時点で、OEnをローレベルにする。時間sの長さは、予め定めておけばよい。ただし、1番目の電位出力端に対応するOE1に関しては、電位出力部31aにおける1番目の電位出力部からVGHを出力させるCKVの立ち上がりエッジで、OE1をハイレベルにし、そのCKVの立ち上がりエッジからH-sが経過した時点で、OE1をローレベルにすればよい。また、2番目の電位出力端に対応するOE2に関しては、電位出力部31aにおける2番目の電位出力部からVGHを出力させるCKVの立ち上がりエッジで、OE2をハイレベルにし、そのCKVの立ち上がりエッジからH-sが経過した時点で、OE2をローレベルにすればよい。また、タイミングコントローラ2aは、ソースドライバ4にSTH,CLK,LP,POL1,POL2を入力する。既に説明したように、STH,LPおよびPOL2の周期は、CKVの周期Hと同じである。次に、動作について説明する。図8は、第2の実施形態の動作の例を示すタイミングチャートである。タイミングコントローラ2aは、フレームの開始時にSTVをハイレベルにし、STVがハイレベルである期間中にCKVをハイレベルにし、STVをローレベルに戻す。タイミングコントローラ2aは、H/2の時間が経過する毎に、CKVのレベルをハイレベル、ローレベルに交互に切り替える図8参照。この結果、CKVの周期はHとなる。また、このとき、タイミングコントローラ2aは、各OEnをローレベルに維持する。電位出力部31aは、STVがハイレベルである期間中にCKVの立ち上がりエッジを検出すると、1番目の電位出力端O1’から選択時電位VGHを出力し、以降、CKVの立ち上がりエッジを検出する度に、VGHを出力する電位出力端を切り替える。なお、このとき、各アウトプットイネーブル信号はローレベルなので、出力制御部32aの各電位出力端の出力電位はVGLである。タイミングコントローラ2aは、フレームにおける最初のSTVの立ち上がりエッジから2HCKVの周期の2倍が経過したときに、再度、STVをハイレベルにし、ローレベルに戻す。このときにも、タイミングコントローラ2aは、STVがハイレベルである期間中に、CKVをハイレベルにする図8参照。従って、電位出力部31aは、STVがハイレベルである期間中にCKVの立ち上がりエッジを再度検出する。よって、電位出力部31aは、1番目の電位出力端O1’から選択時電位VGHを出力し、以降、CKVの立ち上がりエッジを検出する度に、VGHを出力する電位出力端を切り替える。すなわち、電位出力部31aは、電位出力端O1’,O3’から電位VGHを出力し、CKVの立ち上がりエッジを検出すると、電位出力端O2’,O4’から電位VGHを出力する。さらに、CKVの立ち上がりエッジを検出すると、電位出力端O3’,O5’から電位VGHを出力する。このように、電位出力部31aは、VGHを出力する電位出力端を順次切り替える。また、タイミングコントローラ2aは、2回目のSTVのハイレベルの期間中におけるCKVの立ち上がりエッジに合わせて、出力制御部32aの1番目の電位出力端O1に対応するOE1をハイレベルにする。さらに、タイミングコントローラ2aは、そのCKVの立ち上がりエッジから所定時間tが経過したときに、出力制御部32aの3番目の電位出力端O3に対応するOE3をハイレベルにする。そして、タイミングコントローラ2aは、CKVの立ち上がりエッジから時間H-sが経過したときに、OE1およびOE3をローレベルにする。従って、出力制御部32aは、2回目のSTVのハイレベルの期間中におけるCKVの立ち上がりエッジから時間H-sの間、電位出力端O1からVGHを出力し、1行目のゲートラインG1の電位をVGHにする。また、タイミングコントローラ2aは、そのCKVの立ち上がりエッジに合わせて、LPをハイレベルにし、ローレベルに戻す。なお、このときまで、LPはローベルに維持する。また、タイミングコントローラ2aは、最初のLPの立ち上がりエッジまでにソースドライバ4が1行目の画像データの取り込みを完了するように、STHを出力すればよい。STHおよびCLKに合わせて、ソースドライバ4が画像データを取り込む動作は、第1の実施形態と同様である。また、CKVの立ち上がりエッジに合わせずに、数十~数百CLK分遅らせてLPをハイレベルにすることもできる。ソースドライバ4は、最初のLPの立ち下がりエッジで、各ソースラインの電位を、1行目の各画素の画像データに応じた電位に設定する。このとき、1行目のゲートラインG1の電位はVGHであるので、1行目の各画素電極は、それぞれ、対応する列のソースラインと等電位に変化していく。このフレームでは、POL1がハイレベルであり、最初のLPの立ち下がりエッジにおいて、POL2もハイレベルになっているものとする。従って、ソースドライバ4は、奇数番目のソースラインをコモン電極電位VCOMよりも高い電位に設定し、偶数番目のソースラインをコモン電極電位VCOMよりも低い電位に設定する。従って、1行目の画素電極のうち、奇数列目の画素電極は、VCOMよりも高い電位に変化し、偶数列目の画素電極は、VCOMよりも低い電位に変化する。また、各画素電極は、前のフレームとは逆極性の電位に設定されるので、VCOMを跨いで変化する。所定時間tは、第1の実施形態と同様に定められているので、CKVの立ち上がりエッジから所定時間tが経過するまでに、1行目の各画素電極は、対応するソースラインと等電位になっている。前述のように、CKVの立ち上がりエッジから所定時間tが経過した時点で、タイミングコントローラ2aは、OE3をハイレベルにする。すると、出力制御部32aは、3行目に対応する電位出力端O3からもVGHを出力し、3行目のゲートラインG3の電位をVGHにする。この結果、3行目の各画素電極も、対応するソースラインの電位に向けて変化し始める。タイミングコントローラ2aは、CKVの立ち上がりエッジからH-sの時間が経過するとOE3をローレベルにし、出力制御部32aは、電位出力端O1,O3からのVGHの出力を停止する。よって、この時点まで、3行目の各画素電極の電位は変化していき、この時点で電位の変化が止まる。本実施形態では、POL2の周期は、CKVの周期と同じであり、各列において、奇数行の画素同士の極性は同極性であり、偶数行の画素同士の極性も同極性である。ただし、各列において、奇数行の画素と偶数行の画素とでは、逆極性になる。従って、OE3がハイレベルである期間中に、3行目の各画素電極は、本フレームにおける3行目の各画素の極性の電位に向けて変化していくことになる。すなわち、3行目の画素にプリチャージが行われることになる。続いて、電位出力部31aは、次のCKVの立ち上がりエッジで、VGHを出力する電位出力端をO1’,O3’からO2’,O4’に切り替える。また、タイミングコントローラ2aは、そのCKVの立ち上がりエッジに合わせて、出力制御部32aの2番目の電位出力端O2に対応するOE2をハイレベルにする。さらに、タイミングコントローラ2aは、そのCKVの立ち上がりエッジから所定時間tが経過したときに、出力制御部32aの4番目の電位出力端O4に対応するOE4をハイレベルにする。そして、タイミングコントローラ2aは、CKVの立ち上がりエッジから時間H-sが経過したときに、OE2およびOE4をローレベルにする。出力制御部32aは、そのCKVの立ち上がりエッジから時間H-sの間、電位出力端O2からVGHを出力し、2行目のゲートラインG2の電位をVGHにする。また、タイミングコントローラ2aは、そのCKVの立ち上がりエッジに合わせて、LPをハイレベルにし、ローレベルに戻す。ソースドライバ4は、LPの立ち下がりエッジで、各ソースラインの電位を、2行目の各画素の画像データに応じた電位に設定する。2行目のゲートラインG2の電位はVGHであるので、2行目の各画素電極は、それぞれ、対応する列のソースラインと等電位に変化していく。また、このときPOL2はローレベルであるので、ソースドライバ4は、奇数番目のソースラインをコモン電極電位VCOMよりも低い電位に設定し、偶数番目のソースラインをコモン電極電位VCOMよりも高い電位に設定する。従って、2行目の画素電極のうち、奇数列目の画素電極は、VCOMよりも低い電位に変化し、偶数列目の画素電極は、VCOMよりも高い電位に変化する。第1行の画素電極と同様に、第2行の画素電極はVCOMを跨いで変化するが、CKVの立ち上がりエッジから所定時間tが経過するまでに、2行目の各画素電極は、対応するソースラインと等電位になっている。前述のように、CKVの立ち上がりエッジから所定時間tが経過した時点で、タイミングコントローラ2aは、OE4をローレベルにする。すると、出力制御部32aは、4行目に対応する電位出力端O4からもVGHを出力し、4行目のゲートラインG4の電位をVGHにする。この結果、4行目の各画素電極も、対応するソースラインの電位に向けて変化し始める。タイミングコントローラ2aは、CKVの立ち上がりエッジからH-sの時間が経過すると、電位出力端O2,O4からのVGHの出力を停止する。よって、この時点まで4行目の各画素電極の電位は変化していき、この時点で、電位の変化が止まる。従って、OE4がハイレベルである期間中に、4行目の各画素電極は、本フレームにおける4行目の各画素の極性に応じた電位に変化していくことになる。すなわち、4行目の画素にプリチャージが行われることになる。さらに、電位出力部31aは、次のCKVの立ち上がりエッジで、VGHを出力する電位出力端をO2’,O4’からO3’,O5’に切り替える。また、タイミングコントローラ2aは、そのCKVの立ち上がりエッジに合わせて、出力制御部32aの3番目の電位出力端O3に対応するOE3をハイレベルにする。さらに、タイミングコントローラ2aは、そのCKVの立ち上がりエッジから所定時間tが経過したときに、出力制御部32aの5番目の電位出力端O5に対応するOE5をハイレベルにする。そして、タイミングコントローラ2aは、CKVの立ち上がりエッジから時間H-sが経過したときに、OE3およびOE5をローレベルにする。そして、出力制御部32aは、そのCKVの立ち上がりエッジから時間H-sの間、電位出力端O3からVGHを出力し、3行目のゲートラインG3の電位をVGHにする。また、タイミングコントローラ2aは、そのCKVの立ち上がりエッジに合わせて、LPをハイレベルにし、ローレベルに戻す。ソースドライバ4は、LPの立ち下がりエッジで、各ソースラインの電位を、3行目の各画素の画像データに応じた電位に設定する。3行目のゲートラインG3の電位はVGHであるので、3行目の各画素電極は、それぞれ、対応する列のソースラインと等電位に変化していく。ここで、3行目の各画素は、ソースドライバ4が1行目の画像データに応じた電位を出力するときに、プリチャージされている。従って、3行目の各画素電極を、各列のソースラインと等電位にするために要する消費電力は抑えられる。また、3行目の各画素電極をプリチャージする場合と同様に、OE5がハイレベルである期間中に、5行目の各画素電極にプリチャージを行う。駆動装置1aは、以降も、このフレーム内で同様の動作を繰り返す。このように、本実施形態では、CKVの立ち上がりエッジとともに、n行目に対応するOEnをハイレベルにすることにより、ゲートラインGnの電位をVGHにする場合、CKVの立ち上がりエッジから時間tが経過した時に、OEn2もハイレベルにすることによって、n2行目の画素電極に対してプリチャージを行う。従って、消費電力を少なくすることができる。そして、本実施形態では、OEnをハイレベルするときに、OEnをハイレベルにする期間よりもt短い時間だけ、OEn2をハイレベルにする。従って、消費電力を低減する効果を高めることができる。このように、本実施形態によれば、少ない消費電力で1ラインドット反転駆動を実現することができる。なお、上記の各実施形態の駆動装置によって駆動される液晶表示装置7は、横電界駆動方式の液晶表示装置であってもよい。横電界駆動方式の液晶表示装置も、列毎にソースラインを備え、行毎にゲートラインを備えている。"