"第1の容量と第2の容量とを有する電圧電荷変換回路と、前記第1の容量に充電された電荷を積分する電荷積分回路とを含み、前記電圧電荷変換回路は、第1の期間において、前記第1の容量に充電された電荷を転送すると共に、入力信号に対応した電荷を前記第2の容量に充電し、第2の期間において、前記第2の容量に充電された電荷の一部を前記第1の容量に充電すると共に、前記入力信号に対応した電荷を前記第1の容量に充電し、前記電荷積分回路は、演算増幅器と、一端が前記演算増幅器の第1の入力端子に接続されるオフセットキャンセル容量と、第3の期間において前記オフセットキャンセル容量の他端と前記第1の容量の一端とを電気的に接続する第1のスイッチと、第4の期間において前記オフセットキャンセル容量の他端を接地電位に接続する第2のスイッチとを含むことを特徴とするスイッチトキャパシター積分回路。請求項1において、前記電荷積分回路は、一端が前記演算増幅器の出力端子に接続される積分容量と、前記第3の期間において前記積分容量の他端と前記第1の入力端子とを電気的に接続する第3のスイッチと、前記第4の期間において前記積分容量の他端と前記オフセットキャンセル容量の他端とを電気的に接続する第4のスイッチとを含むことを特徴とするスイッチトキャパシター積分回路。請求項1又は2において、前記第1の期間及び前記第3の期間は、第1のクロックに基づいて規定される期間であり、前記第2の期間及び前記第4の期間は、前記第1のクロックと逆相の第2のクロックに基づいて規定される期間であることを特徴とするスイッチトキャパシター積分回路。請求項3において、前記第1の期間において、前記スイッチトキャパシター積分回路の出力として前記電荷積分回路の出力信号を出力する第5のスイッチを含むことを特徴とするスイッチトキャパシター積分回路。第1のスイッチトキャパシター積分回路と、前記第1のスイッチトキャパシター積分回路の前段側又は後段側に接続される第2のスイッチトキャパシター積分回路と、前記第1のスイッチトキャパシター積分回路及び前記第2のスイッチトキャパシター積分回路のうち後段側のスイッチトキャパシター積分回路から前段側のスイッチトキャパシター積分回路の帰還経路に挿入される第1の帰還容量と、前記第2の期間において初期化され、前記第1の期間において前記第1の帰還容量と並列に設けられる第2の帰還容量とを含み、前記第1のスイッチキャパシター積分回路及び前記第2のスイッチトキャパシター積分回路の少なくとも一方は、請求項3記載のスイッチトキャパシター積分回路であることを特徴とするフィルター回路。請求項5において、前記第1の帰還容量を介した帰還経路に挿入され、前記第1の期間において導通し、前記第2の期間において遮断される第5のスイッチとを含むことを特徴とするフィルター回路。請求項1乃至4のいずれか記載のスイッチトキャパシター積分回路を含むことを特徴とするフィルター回路。第1のスイッチトキャパシター積分回路と、相関ダブルサンプリング積分器を有し、前記第1のスイッチトキャパシター積分回路の後段側に配置され、第1の期間で電荷を積分するスイッチトキャパシター積分回路と、前記スイッチトキャパシター積分回路の出力と前記第1のスイッチトキャパシター積分回路の所与のノードとの間に挿入される帰還容量と、前記第1の期間において、前記スイッチトキャパシター積分回路の出力と前記帰還容量の一端とを電気的に接続するスイッチとを含むことを特徴とするフィルター回路。第1のスイッチトキャパシター積分回路と、相関ダブルサンプリング積分器を有し、前記第1のスイッチトキャパシター積分回路の後段側に配置され、第1の期間で電荷を積分するスイッチトキャパシター積分回路と、前記スイッチトキャパシター積分回路の出力と前記第1のスイッチトキャパシター積分回路の所与のノードとの間に挿入される帰還容量と、前記第1の期間において、前記ノードと前記帰還容量の一端とを電気的に接続するスイッチとを含むことを特徴とするフィルター回路。請求項5乃至9のいずれか記載のフィルター回路を含むことを特徴とする高次のフィルター回路。請求項5乃至10のいずれか記載のフィルター回路と、前記フィルター回路の出力に接続され、前記フィルター回路の出力を減衰させる減衰回路とを含むことを特徴とする多出力フィルター回路。請求項11において、前記減衰回路は、演算増幅器と、一端が前記演算増幅器の反転入力端子に電気的に接続される第1の入力容量と、一端が前記演算増幅器の反転入力端子に電気的に接続される第1の積分容量と、一端が前記演算増幅器の出力端子に電気的に接続される第2の積分容量とを含み、前記第1の入力容量は、前記第1の期間において他端が前記フィルター回路の出力に電気的に接続され、前記第2の期間において他端が接地電位と電気的に接続され、前記第1の積分容量は、前記第1の期間において他端が接地電位と電気的に接続され、前記第2の期間において前記演算増幅器の出力端子に電気的に接続され、前記第2の積分容量は、前記第1の期間において他端が前記反転入力端子に電気的に接続され、前記第2の期間において他端が接地電位と電気的に接続されることを特徴とする多出力フィルター回路。振動子と、前記振動子と発振ループを形成し、該振動子に駆動振動を励振する駆動回路と、請求項11又は12記載の多出力フィルター回路を有し、前記振動子に励振される駆動振動及び測定すべき物理量に応じて第1の検出信号及び第2の検出信号を出力する検出回路とを含み、前記検出回路は、前記ファイルター回路の出力を前記第1の検出信号として出力し、前記減衰回路の出力を前記第2の検出信号として出力することを特徴とする物理量測定装置。請求項1乃至4のいずれか記載のスイッチトキャパシター積分回路を含むことを特徴とする電子機器。請求項13記載の物理量測定装置を含むことを特徴とする電子機器。しかしながら、特許文献1~特許文献3に開示されたフィルター回路に、非特許文献1及び非特許文献2に開示されたSC回路を単純に適用したとしても、低周波数帯域の雑音の影響を十分に小さくすることができないという問題がある。本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、低周波数帯域の雑音の影響をより一層小さくすることができるスイッチトキャパシター積分回路、フィルター回路、多出力フィルター回路、物理量測定装置、及び電子機器等を提供することができる。1本発明の第1の態様は、スイッチトキャパシター積分回路が、第1の容量と第2の容量とを有する電圧電荷変換回路と、前記第1の容量に充電された電荷を積分する電荷積分回路とを含み、前記電圧電荷変換回路は、第1の期間において、前記第1の容量に充電された電荷を転送すると共に、入力信号に対応した電荷を前記第2の容量に充電し、第2の期間において、前記第2の容量に充電された電荷の一部を前記第1の容量に充電すると共に、前記入力信号に対応した電荷を前記第1の容量に充電し、前記電荷積分回路は、演算増幅器と、一端が前記演算増幅器の第1の入力端子に接続されるオフセットキャンセル容量と、第3の期間において前記オフセットキャンセル容量の他端と前記第1の容量の一端とを電気的に接続する第1のスイッチと、第4の期間において前記オフセットキャンセル容量の他端を接地電位に接続する第2のスイッチとを含む。本態様においては、演算増幅器の第1の入力端子にオフセットキャンセル容量を接続し、第1のスイッチ及び第2のスイッチにより、オフセットキャンセル容量の他端を第1の容量の一端に接続したり接地電位と電気的に接続したりするようにしている。即ち、電圧電荷変換回路からの電荷の非転送期間において電気的に遮断し、オフセットキャンセル容量の他端を接地電位に接続するように構成される。これにより、オフセットキャンセル容量の他端を、電荷の非転送期間においても積分動作に寄与させることができ、該非転送期間においてオフセットキャンセル容量に、目的とする電荷を充電させることができるようになる。この結果、低周波成分の雑音を確実にキャンセルする構成を実現でき、低周波数帯域の雑音の影響をより一層小さくすることができるスイッチトキャパシター積分回路を提供することができるようになる。2本発明の第2の態様に係るスイッチトキャパシター積分回路では、第1の態様において、前記電荷積分回路は、一端が前記演算増幅器の出力端子に接続される積分容量と、前記第3の期間において前記積分容量の他端と前記第1の入力端子とを電気的に接続する第3のスイッチと、前記第4の期間において前記積分容量の他端と前記オフセットキャンセル容量の他端とを電気的に接続する第4のスイッチとを含む。本態様によれば、第3にスイッチ及び第4のスイッチを追加することにより、演算増幅器及び積分容量を用いた積分動作において、低周波数帯域の雑音の影響をより一層小さくすることができるようになる。3本発明の第3の態様に係るスイッチトキャパシター積分回路では、第1の態様又は第2の態様において、前記第1の期間及び前記第3の期間は、第1のクロックに基づいて規定される期間であり、前記第2の期間及び前記第4の期間は、前記第1のクロックと逆相の第2のクロックに基づいて規定される期間である。本態様によれば、2相クロックのいずれかによりオンオフ制御されるスイッチを用いたスイッチトキャパシター積分回路を提供することができる。これにより、非常に簡素な制御及び構成により、低周波数帯域の雑音の影響をより一層小さくすることができるスイッチトキャパシター積分回路を提供することができるようになる。4本発明の第4の態様に係るスイッチトキャパシター積分回路は、第3の態様において、前記第1の期間において、前記スイッチトキャパシター積分回路の出力として前記電荷積分回路の出力信号を出力する第5のスイッチを含む。本態様によれば、第2の期間における電荷積分回路の出力信号の伝搬を抑えることができるので、低周波数帯域の雑音の影響を更に小さくすることができるスイッチトキャパシター積分回路を提供することができるようになる。5本発明の第5の態様は、フィルター回路が、第1のスイッチトキャパシター積分回路と、前記第1のスイッチトキャパシター積分回路の前段側又は後段側に接続される第2のスイッチトキャパシター積分回路と、前記第1のスイッチトキャパシター積分回路及び前記第2のスイッチトキャパシター積分回路のうち後段側のスイッチトキャパシター積分回路から前段側のスイッチトキャパシター積分回路の帰還経路に挿入される第1の帰還容量と、前記第2の期間において初期化され、前記第1の期間において前記第1の帰還容量と並列に設けられる第2の帰還容量とを含み、前記第1のスイッチキャパシター積分回路及び前記第2のスイッチトキャパシター積分回路の少なくとも一方は、第3の態様に係るスイッチトキャパシター積分回路である。本態様によれば、低周波成分の雑音を確実にキャンセルする構成を有するスイッチトキャパシター積分回路を用いて低域通過型フィルターの機能を実現することができる。これにより、低周波数帯域の雑音の影響をより一層小さくすることができるフィルター回路を提供することができるようになる。6本発明の第6の態様に係るフィルター回路は、第5の態様において、前記第1の帰還容量を介した帰還経路に挿入され、前記第1の期間において導通し、前記第2の期間において遮断される第5のスイッチとを含む。本態様においては、第1の期間において、後段側のスイッチトキャパシター積分回路の出力信号を、第1の帰還容量を介して前段側に帰還させることができる。これにより、低周波数帯域の雑音の影響を更に小さくすることができるフィルター回路を提供することができるようになる。7本発明の第7の態様に係るフィルター回路は、第1の態様乃至第4の態様のいずれか記載のスイッチトキャパシター積分回路を含む。本態様によれば、低周波数帯域の雑音の影響をより一層小さくすることができるフィルター回路を提供することができるようになる。8本発明の第8の態様は、フィルター回路が、第1のスイッチトキャパシター積分回路と、相関ダブルサンプリング積分器を有し、前記第1のスイッチトキャパシター積分回路の後段側に配置され、第1の期間で電荷を積分するスイッチトキャパシター積分回路と、前記スイッチトキャパシター積分回路の出力と前記第1のスイッチトキャパシター積分回路の所与のノードとの間に挿入される帰還容量と、前記第1の期間において、前記スイッチトキャパシター積分回路の出力と前記帰還容量の一端とを電気的に接続するスイッチとを含む。本態様においては、相関ダブルサンプリング積分器により低周波成分の雑音をキャンセルする構成を有するスイッチトキャパシター積分回路を用いて低域通過型フィルターの機能を実現することができる。また、スイッチにより、雑音成分が小さい出力信号のみを帰還させることができるので、低周波数帯域の雑音の影響を更に小さくすることができるようになる。これにより、低周波数帯域の雑音の影響をより一層小さくすることができるフィルター回路を提供することができるようになる。9本発明の第9の態様は、フィルター回路が、第1のスイッチトキャパシター積分回路と、相関ダブルサンプリング積分器を有し、前記第1のスイッチトキャパシター積分回路の後段側に配置され、第1の期間で電荷を積分するスイッチトキャパシター積分回路と、前記スイッチトキャパシター積分回路の出力と前記第1のスイッチトキャパシター積分回路の所与のノードとの間に挿入される帰還容量と、前記第1の期間において、前記ノードと前記帰還容量の一端とを電気的に接続するスイッチとを含む。本態様においては、相関ダブルサンプリング積分器により低周波成分の雑音をキャンセルする構成を有するスイッチトキャパシター積分回路を用いて低域通過型フィルターの機能を実現することができる。また、スイッチにより、雑音成分が小さい出力信号のみを帰還させることができるので、低周波数帯域の雑音の影響を更に小さくすることができるようになる。これにより、低周波数帯域の雑音の影響をより一層小さくすることができるフィルター回路を提供することができるようになる。10本発明の第10の態様に係るフィルター回路は、第5の態様乃至第9の態様のいずれか記載のフィルター回路を含む高次のフィルター回路である。本態様によれば、低周波数帯域の雑音の影響をより一層小さくすることができる高次のフィルター回路を提供することができるようになる。11本発明の第11の態様は、多出力フィルター回路が、第5の態様乃至第10の態様のいずれか記載のフィルター回路と、前記フィルター回路の出力に接続され、前記フィルター回路の出力を減衰させる減衰回路とを含む。本態様によれば、フィルター回路により、低周波数帯域の雑音の影響をより一層小さく、且つゲインが異なる複数の出力が可能な多出力フィルター回路を提供することができるようになる。12本発明の第12の態様に係る多出力フィルター回路は、第11の態様において、前記減衰回路は、演算増幅器と、一端が前記演算増幅器の反転入力端子に電気的に接続される第1の入力容量と、一端が前記演算増幅器の反転入力端子に電気的に接続される第1の積分容量と、一端が前記演算増幅器の出力端子に電気的に接続される第2の積分容量とを含み、前記第1の入力容量は、前記第1の期間において他端が前記フィルター回路の出力に電気的に接続され、前記第2の期間において他端が接地電位と電気的に接続され、前記第1の積分容量は、前記第1の期間において他端が接地電位と電気的に接続され、前記第2の期間において前記演算増幅器の出力端子に電気的に接続され、前記第2の積分容量は、前記第1の期間において他端が前記反転入力端子に電気的に接続され、前記第2の期間において他端が接地電位と電気的に接続される。本態様によれば、減衰回路において、演算増幅器からの雑音伝達を抑え、特に低周波数帯域において雑音の影響をより一層小さくする出力が可能な多出力フィルター回路を提供することができるようになる。13本発明の第13の態様は、物理量測定装置が、振動子と、前記振動子と発振ループを形成し、該振動子に駆動振動を励振する駆動回路と、第11の態様又は第12の態様に係る多出力フィルター回路を有し、前記振動子に励振される駆動振動及び測定すべき物理量に応じて第1の検出信号及び第2の検出信号を出力する検出回路とを含み、前記検出回路は、前記ファイルター回路の出力を前記第1の検出信号として出力し、前記減衰回路の出力を前記第2の検出信号として出力する。本態様によれば、低周波数帯域の雑音の影響をより一層小さくしながら、ゲイン及び検出範囲が異なる複数の検出信号を出力する物理量測定装置を提供することができるようになる。14本発明の第14の態様は、電子機器が、第1の態様乃至第4の態様のいずれかのスイッチトキャパシター積分回路を含む。本態様によれば、低周波数帯域の雑音の影響をより一層小さくするスイッチトキャパシター積分回路が適用された電子機器を提供することができるようになる。15本発明の第15の態様は、電子機器が、第13の態様に係る物理量測定装置を含む。本態様によれば、低周波数帯域の雑音の影響をより一層小さくしながら、ゲイン及び検出範囲が異なる複数の検出信号の出力に基づいたセンシングが可能な電子機器を提供することができるようになる。以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。SC積分回路図1に、本発明の一実施形態に係るSC積分回路の構成例の回路図を示す。本実施形態におけるSC積分回路10は、電圧電荷変換回路20と、電荷積分回路30とを備えている。また、SC積分回路10は、出力スイッチSWzを備えることができる。電圧電荷変換回路20には、入力信号としての入力電圧Vinが入力され、入力電圧Vinに対応した電荷に変換する。電荷積分回路30は、電圧電荷変換回路20によって変換された電荷を積分する。出力スイッチSWzは、オンに制御されたとき電荷積分回路30の出力信号をSC積分回路10の出力である出力電圧Voutとして出力する。出力スイッチSWzは、オフに制御されたとき電荷積分回路30の出力とSC積分回路10の出力とを電気的に遮断する。電圧電荷変換回路20は、第1の入力容量C1第1の容量と、第2の入力容量C2第2の容量とを備えている。電圧電荷変換回路20は、第1の期間T1において、第1の入力容量C1に充電された電荷を電荷積分回路30に転送すると共に、入力電圧Vinに対応した電荷を第2の入力容量C2に充電する。また電圧電荷変換回路20は、第2の期間T2において、第2の入力容量C2に充電された電荷の一部を第1の入力容量C1に充電すると共に、入力電圧Vinに対応した電荷を第1の入力容量C1に充電する。ここで、第2の期間T2は、第1の期間T1に続く期間である。電荷積分回路30は、演算増幅器AMPと、一端が演算増幅器AMPの反転入力端子第1の入力端子に接続されるオフセットキャンセル容量Coffと、第1のスイッチSW1と、第2のスイッチSW2とを備えている。電荷積分回路30は、第3の期間T3において、第1のスイッチSW1が、オフセットキャンセル容量Coffの他端ノードNDと第1の入力容量C1の一端とを電気的に接続する。また、第4の期間T4において、第2のスイッチSW2が、オフセットキャンセル容量Coffの他端を接地電位と電気的に接続する。ここで、第3の期間T3は、第2の期間T2に続く期間であり、第4の期間T4は、第3の期間T3に続く期間である。出力スイッチSWz第5のスイッチは、演算増幅器AMPの出力端子とSC積分回路10の出力端子との間に挿入される。出力スイッチSWzは、第3の期間T3において、演算増幅器AMPの出力端子をSC積分回路10の出力端子と電気的に接続する。このような電圧電荷変換回路20は、第1の入力容量C1及び第2の入力容量C2の他にスイッチSWa~SWfを備えることができる。スイッチSWa~SWfは、第1の入力容量C1及び第2の入力容量C2の接続を切り替える。スイッチSWa~SWfは、それぞれ2相クロックのいずれか一方によりオンオフ制御される。図1の電圧電荷変換回路20を構成する各スイッチには、1と表記されるスイッチと、2と表記されるスイッチの2種類がある。1と表記されるスイッチは、第1のクロックCLK1がHレベルのとき第1の期間に動作するスイッチ第1のフェーズスイッチである。2と表記されるスイッチは、第1のクロックCLK1と逆相の第2のクロックCLK2がHレベルのとき第2の期間に動作するスイッチ第2のフェーズスイッチである。図1において、スイッチSWaは、入力電圧Vinが入力される入力端子と第1の入力容量C1の他端との間に挿入される。スイッチSWbは、第1の入力容量C1の他端と接地電位接地点との間に挿入される。スイッチSWcは、入力端子と第2の入力容量C2の一端との間に挿入される。スイッチSWdは、第2の入力容量C2の一端と接地電位との間に挿入される。スイッチSWeは、第1の入力容量C1の一端と第2の入力容量C2の他端との間に挿入される。スイッチSWfは、第2の入力容量C2の他端と接地電位との間に挿入される。電荷積分回路30は、演算増幅器AMP、オフセットキャンセル容量Coff、第1のスイッチSW1、及び第2のスイッチSW2の他に、積分容量Csと、第3のスイッチSW3と、第4のスイッチSW4とを備えることができる。積分容量Csの一端は、演算増幅器AMPの出力端子に接続される。第3のスイッチSW3は、第3の期間T3において積分容量Csの他端とオフセットキャンセル容量Coffの他端とを電気的に接続する。第4のスイッチSW4は、第4の期間T4において積分容量Csの他端と演算増幅器AMPの反転入力端子とを電気的に接続する。第1のスイッチSW1~第4のスイッチSW4は、それぞれ2相クロックのいずれか一方によりオンオフ制御される。図1の電荷積分回路30を構成する各スイッチには、3と表記されるスイッチと、4と表記されるスイッチの2種類がある。3と表記されるスイッチは、第3のクロックCLK3がHレベルのとき第3の期間に動作するスイッチ第3のフェーズスイッチである。4と表記されるスイッチは、第3のクロックCLK3と逆相の第4のクロックCLK4がHレベルのとき第4の期間に動作するスイッチ第4のフェーズスイッチである。なお、第3の期間T3が第1のクロックCLK1がHレベルの期間、第4の期間T4が第2のクロックCLK2がHレベルの期間とすることで、第1のクロックCLK1及び第2のクロックCLK2のみでSC積分動作を実現することができる。そのため、以下では、T1=T3、T2=T4として説明する。図2A、図2Bに、図1のSC積分回路10の動作説明図を示す。図2Aは、第1の期間T1におけるSC積分回路の構成の概要を表す。図2Bは、第2の期間T2におけるSC積分回路の構成の概要を表す。図2A及び図2Bにおいて、図1と同様の部分には同一符号を付し、適宜説明を省略する。電圧電荷変換回路20は、図2Aに示すように、第1の期間T1では、その時点において第1の入力容量C1に充電された電荷を電荷積分回路30に転送する。このとき、第2の入力容量C2には入力電圧Vinが印加され、第2の入力容量C2に入力電圧Vinに対応した電荷が充電される。その後、第2の期間T2では、図2Bに示すように、第1の入力容量C1及び第2の入力容量C2が直列に接続され、第2の入力容量C2に充電された電荷の一部が第1の入力容量C1に充電される。このとき、第1の入力容量C1にも、入力電圧Vinに対応した電荷が第1の入力容量C1に充電される。その後、再び、図2Aに示す構成となり、第1の入力容量C1に充電された電荷が電荷積分回路30に転送される。このように、電圧電荷変換回路20は、入力容量に充電された電荷の一部のみを転送し、残りの電荷を電圧電荷変換回路20に留める。これにより、電荷積分回路30に転送される電荷量を減少させる。その結果、電圧電荷変換回路20を通過する電荷量が絞られたことに相当し、電圧電荷変換回路20全体で考えると容量を小さく見せることができる。そのため、極端に小さなサイズのキャパシターを用いることなく余裕のあるサイズの容量を用いて、見かけ上、より小さな容量を高精度に実現することができる。従って、SC積分回路10によれば、カットオフ周波数を極めて低くするために、第1の入力容量C1及び第2の入力容量C2と演算増幅器AMPの積分容量Csの比素子係数を大きくすることなく、高精度に実現することができる。また、電荷積分回路30では、オフセットキャンセル容量Coffの両端に印加される電圧V1が、第2の期間T2から第1の期間T1への遷移時において変化しない。即ち、電荷積分回路30は、非特許文献1に開示されたCDS積分回路と同様に、まず第2の期間T2において、演算増幅器AMPのオフセット電圧や雑音に対応した雑音電荷をオフセットキャンセル容量Coffに充電する。その後、電荷積分回路30は、第1の期間T1において、積分動作時に該雑音電荷に対応した電圧分をキャンセルする。このように、電荷積分回路30による積分動作において、演算増幅器AMPのオフセット電圧の影響を無くすことができる。更に、電荷積分回路30は、第1のスイッチSW1及び第2のスイッチSW2を設け、電圧電荷変換回路20からの電荷の非転送期間において電気的に遮断し、オフセットキャンセル容量Coffの他端ノードNDを接地電位に接続するように構成される。これにより、非特許文献1に開示されたCDS積分回路では単純に電荷の転送と接地を繰り返すためのノードNDを電荷の非転送期間においても積分動作に寄与させることができるようになる。更に、該非転送期間においてオフセットキャンセル容量Coffに、目的とする電荷を充電させることができるようになる。この結果、低周波成分の雑音を確実にキャンセルする構成を実現することができる。ここで、本実施形態の比較例を基準に、図1のSC積分回路10の伝達関数について説明する。なお、以下では、説明の便宜上、第2の入力容量C2の容量値が、第1の入力容量C1の容量値と等しいものとする。図3に、本実施形態の比較例におけるSC積分回路の構成例の回路図を示す。図3は、図1のSC積分回路10においてオフセットキャンセル容量Coff等が省略された構成を有するSC積分回路の回路図を表す。なお、図3において、図1と同様の部分には同一符号を付し、適宜説明を省略する。本比較例におけるSC積分回路10aの構成が図1に示すSC積分回路10の構成と異なる点は、スイッチSW1~SW4、オフセットキャンセル容量Coff、及び出力スイッチSWzが省略され、スイッチSWgが追加された点である。このような構成を有するSC積分回路10aの入力電圧Vinの出力への信号伝達関数SignalTransferFunction:以下、STFと、演算増幅器AMPによる雑音の出力への雑音伝達関数NoiseTransferFunction:以下、NTFは、次式のように与えられる。これに対して、図1に示すSC積分回路10の入力電圧Vinの出力へのSTFと、演算増幅器AMPによる雑音の出力へのNTFは、次式のように与えられる。なお、式2は、第1の期間T1におけるSTF及びNTFを表している。上記のように、電荷積分回路30は、第2の期間T2第4の期間T4においてオフセットキャンセル容量Coffに雑音電荷を充電し、第1の期間T1第3の期間T3において雑音電荷に対応した電圧分のキャンセルを行う。そのため、第1の期間T1第3の期間T3においてのみ、雑音電荷に対応した電圧分をキャンセルすることができることを表している。従って、式2は、第1の期間T1第3の期間T3のSTF及びNTFのみを表し、正しい出力が得られない第2の期間T2第4の期間T4のSTF及びNTFについては考慮していない。式1及び式2を比較すると、式2のCoff/Csが小さいほど雑音の伝達量を減少させることができ、1-z-1/2は低周波数帯域ほど0に近づくことを表す。即ち、電荷積分回路30によれば、演算増幅器AMPで発生する雑音の低周波成分を低減することができ、オフセットキャンセル容量Coffの容量値に対して積分容量Csの容量値を大きくすることで雑音の影響をより一層小さくすることができる。図4に、図1のSC積分回路10と図3のSC積分回路10aのNTFの計算結果及びシミュレーション結果の一例を示す。図4は、横軸に周波数、縦軸に雑音レベルを表す。図4では、図1のSC積分回路10のNTFの計算結果図4のS1を実線で表し、シミュレーション結果をポイントで表している。また、図4では、図3のSC積分回路10aのNTFの計算結果図4のS2を破線で表し、シミュレーション結果をポイントで表している。図4では、図1又は図3における第1の入力容量C1の容量値を0.1pF、第2の入力容量C2の容量値を0.1pF、オフセットキャンセル容量Coffの容量値を0.1pF、積分容量Csの容量値を4.014pFとして計算している。図4に示すように、S1は、低周波数帯域ほど雑音レベルが小さくなり、図1のSC積分回路10によれば、演算増幅器AMPで発生する雑音の低周波成分を低減することができる。2次の低域通過型フィルター本実施形態のSC積分回路10を適用することで、特に低周波数帯域の雑音の影響をより一層低減させることができる2次の低域通過型フィルターLowPassFilter:以下、LPFを提供することができる。図5に、本実施形態のSC積分回路10を適用した2次のLPFの構成例の回路図を示す。LPF100は、第1のSC積分回路110と、第2のSC積分回路120と、第1の帰還容量CR1と、第2の帰還容量CR2とを備えている。第1のSC積分回路110及び第2のSC積分回路120の各々は、図1のSC積分回路10と同様の構成但し、出力スイッチSWzが省略された構成を有し、第1のSC積分回路110は第2のSC積分回路120の逆相で積分動作を行う。即ち、LPF100は、第1のSC積分回路と、第2のSC積分回路と、帰還容量と、出力スイッチとを備えることができる。ここで、第2のSC積分回路は、CDS積分器を有し、第1のSC積分回路の後段側に配置され第1の期間で電荷を積分する。帰還容量は、第2のSC積分回路の出力と第1のSC積分回路の所与のノードとの間に挿入される。出力スイッチは、第1の期間において第2のSC積分回路の出力と帰還容量の一端とを電気的に接続する。具体的には、スイッチSWa1,SWa2は、スイッチSWaに対応する。スイッチSWb1,SWb2は、スイッチSWbに対応する。スイッチSWc1,SWc2は、スイッチSWcに対応する。スイッチSWd1,SWd2は、スイッチSWdに対応する。スイッチSWe1,SWe2は、スイッチSWeに対応する。スイッチSWf1,SWf2は、スイッチSWfに対応する。第1の入力容量C11,C12は、第1の入力容量C1に対応する。第1の入力容量C11の容量値は、kGkはゲインである。第1の入力容量C12の容量値は、Aである。第2の入力容量C21,C22は、第2の入力容量C2に対応する。第2の入力容量C21の容量値は、kGである。第2の入力容量C22の容量値は、Aである。スイッチSW11,SW12は、スイッチSW1に対応する。スイッチSW21,SW22は、スイッチSW2に対応する。スイッチSW31,SW32は、スイッチSW3に対応する。スイッチSW41,SW42は、スイッチSW4に対応する。積分容量Cs1,Cs2は、積分容量Csに対応する。積分容量Cs1の容量値は、Dである。積分容量Cs2の容量値は、Bである。演算増幅器AMP1,AMP2は、演算増幅器AMPに対応する。第1の帰還容量CR1は、容量値がEであり、一端が出力スイッチSWz第5のスイッチを介して、第2のSC積分回路120を構成する演算増幅器AMP2の出力端子に接続される。第1の帰還容量CR1の他端は、第1のSC積分回路110を構成する積分容量Cs1の一端に接続される。出力スイッチSWzは、第1の期間T1においてオンとなり、第2の期間T2においてオフとなる。即ち、出力スイッチSWzは、第1の期間T1において、第2のSC積分回路120の出力端子と第1の帰還容量CR1の一端とを電気的に接続する。また、出力スイッチSWzは、第2の期間T2において第1の帰還容量CR1の一端と第2のSC積分回路120の出力端子とを電気的に遮断する。第2の帰還容量CR2は、容量値がCであり、第2の期間T2において電荷量が初期化され、第1の期間T1において第1の帰還容量CR1と並列に設けられる。そのため、LPF100には、第1の期間T1において第2の帰還容量CR2の一端と演算増幅器AMP2の出力端子とを電気的に接続するスイッチと、第2の期間T2において第2の帰還容量CR2の一端と接地電位とを電気的に接続するスイッチとが設けられる。また、LPF100には、第1の期間T1において第2の帰還容量CR2の他端と積分容量Cs1の一端とを電気的に接続するスイッチと、第2の期間T2において第2の帰還容量CR2の他端と接地電位とを電気的に接続するスイッチとが設けられる。ここで、本実施形態の比較例を基準に、図5のLPF100について説明する。図6に、本実施形態の比較例における2次のLPFの構成例の回路図を示す。図6は、図5のLPF100を構成する第1のSC積分回路110及び第2のSC積分回路120の各々が図3のSC積分回路10aにより構成されるLPFを表す。なお、図6において、図5の対応する容量については同一容量値であるものとする。図6に示す構成を有する本比較例におけるLPF190の入力電圧Vinの出力へのSTFは、図5に示すLPF100の入力電圧Vinの出力へのSTFと同様であり、次式のように与えられる。これに対し、LPFを構成する各演算増幅器からの雑音伝達特性は、次のように変化する。図7A、図7Bに、図5のLPF100と図6のLPF190のシミュレーション結果の一例を示す。図7Aは、演算増幅器AMP1からの雑音伝達特性のシミュレーション結果の一例を表す。図7Bは、演算増幅器AMP2からの雑音伝達特性のシミュレーション結果の一例を表す。図7A、図7Bは、横軸に周波数、縦軸に雑音レベルを表す。図7A、図7Bにおいて、図5のLPF100のシミュレーション結果S3を実線で表し、図6のLPF190のシミュレーション結果S4を破線で表している。なお、図7A、図7Bでは、図5及び図6のA=C-G=0.1pF、B=D=4.014pF、E=5.067pF、k=4.52=13.1dB、T=1/50000s、カットオフ周波数fc=200Hz、Q=2-1/2として計算している。図7Aに示すように、演算増幅器AMP2から帰還される信号や入力電圧Vinに含まれる雑音が入力される演算増幅器AMP1からの雑音は、低周波数帯域において減少している。また、図7Bに示すように、演算増幅器AMP2からの雑音は、低周波数帯域において減少している。従って、図5のLPF100によれば、2次のLPFを構成する各演算増幅器で発生する雑音の低周波成分を低減することができるようになる。これにより、LPFのより一層の高精度化及び高安定化に寄与することができるようになる。多出力フィルター回路上記のLPF等のフィルター回路が適用されるセンサー回路では、面積や消費電流の増大、複数の演算増幅器のオフセットの違い等を招くことなく、ゲイン及び検出範囲が異なる複数の検出信号を出力することが望まれる。そこで、本実施形態では、上記のフィルター回路SC積分回路を用いて、次のように多出力フィルター回路を構成することで、ゲイン及び検出範囲が異なる複数の検出信号を出力する。これにより、面積や消費電流の増大、複数の演算増幅器のオフセットの違い等を招くことなく、複数の検出信号を出力する多出力フィルター回路を提供することができるようになる。なお、以下では、2種類の検出信号を出力する例を説明するが、3種類以上の検出信号を出力する場合も同様である。図8に、本実施形態における多出力フィルター回路の構成例の回路図を示す。図8において、図5と同様の部分には同一符号を付し、適宜説明を省略する。本実施形態における多出力フィルター回路200は、図5のLPF100と、減衰回路300とを備えている。減衰回路300の入力は、LPF100の出力端子OUT1に接続され、LPF100の出力を減衰させる。この多出力フィルター回路200は、1種類の入力信号Vinに対して、2種類の第1の検出信号Vout1及び第2の検出信号Vout2を出力する。具体的には、多出力フィルター回路200は、LPF100の出力電圧を第1の検出信号Vout1として出力し、第1の検出信号Vout1を入力とする減衰回路300の出力電圧を第2の検出信号Vout2として出力する。減衰回路300を次のようなCapacitiveResetGain回路により構成することで、減衰回路300を構成する演算増幅器からの雑音伝達を抑えることができる。特に、低周波数帯域において第2の検出信号Vout2として出力される出力端子への雑音伝達を大幅に抑えることができる。図8では、例えば第2の期間T2においてCapacitiveResetGain回路が雑音を抑えた出力を行う。そのため、多出力フィルター回路200は、減衰回路300の出力に、第2のフェーズスイッチであるスイッチSWx1を介して出力容量Coutの一端が接続されて、第2の検出信号Vout2の電位を保持する構成を有している。図9に、図8の減衰回路300の構成例の回路図を示す。図9において、スイッチを図1と同様に表記している。減衰回路300は、演算増幅器AMP3と、入力容量Cg1第1の入力容量と、積分容量Cg2第1の積分容量,Cg3第2の積分容量とを備えたCapacitiveResetGain回路である。入力容量Cg1の一端は、演算増幅器AMP3の反転入力端子に電気的に接続される。入力容量Cg1の他端は、第1の期間T1においてLPF100の出力に電気的に接続され、第2の期間T2において接地電位と電気的に接続される。積分容量Cg2の一端は、演算増幅器AMP3の反転入力端子に電気的に接続される。積分容量Cg2の他端は、第1の期間T1において接地電位と電気的に接続され、第2の期間T2において演算増幅器AMP3の出力端子に電気的に接続される。積分容量Cg3の一端は、演算増幅器AMP3の出力端子に電気的に接続される。積分容量Cg3の他端は、第1の期間T1において演算増幅器AMP3の反転入力端子に電気的に接続され、第2の期間T2において接地電位と電気的に接続される。図9に示す減衰回路300は、入力容量Cg1、積分容量Cg2,Cg3への電荷の充電及び放電が上記のように行われるようにスイッチSWr1~SWr6を備え、各スイッチは図9に示すようなフェーズスイッチとして動作する。図10A、図10Bに、図9の減衰回路300の動作説明図を示す。図10Aは、第1の期間T1における減衰回路300の構成の概要を表す。図10Bは、第2の期間T2における減衰回路300の構成の概要を表す。図10A及び図10Bでは、演算増幅器AMP3の雑音電圧Vnを発生する雑音源が演算増幅器AMP3の非反転入力端子に接続されるものとし、図9と同様の部分には同一符号を付し、適宜説明を省略する。減衰回路300では、図10Aに示すように、第1の期間T1において、入力容量Cg1に、雑音電圧Vnに対応した電荷が充電される。この入力容量Cg1に充電された電荷量は、図10Bに示す第2の期間T2においても変化しない。従って、一端が入力容量Cg1演算増幅器AMP3の反転入力端子に接続される積分容量Cg2の他端の電圧は、雑音電圧Vnだけ低くなる。第2の期間T2では、積分容量Cg2の他端が演算増幅器AMP3の出力端子に接続されるため、演算増幅器AMP3の出力電圧は雑音電圧Vnだけ低くなり、雑音電圧の影響が出力に反映されない。このような減衰回路300のSTFは、LPF100の出力端子減衰回路300の入力端子OUT1の電圧をVout1、減衰回路300の出力端子OUT2の電圧をVout2とすると、次式のようになる。一方、NTFは、次式のように表される。式5において、z-1/2は、低周波数帯域において1に近づくため、低周波数帯域において減衰回路300を構成する演算増幅器からの雑音伝達を抑え、出力端子OUT2への雑音伝達を大幅に抑えることができることを示す。図11A、図11B、図11Cに、図8の多出力フィルター回路200のシミュレーション結果の一例を示す。図11Aは、多出力フィルター回路200を構成する演算増幅器AMP1からの雑音伝達特性のシミュレーション結果の一例を表す。図11Bは、多出力フィルター回路200を構成する演算増幅器AMP2からの雑音伝達特性のシミュレーション結果の一例を表す。図11Cは、多出力フィルター回路200を構成する演算増幅器AMP3からの雑音伝達特性のシミュレーション結果の一例を表す。図11A~図11Cは、横軸に周波数、縦軸に雑音レベルを表す。図11A及び図11Bにおいて、出力端子OUT1における雑音伝達特性S5を実線で表し、出力端子OUT2における雑音伝達特性S6を破線で表す。図11Cにおいて、減衰回路300を公知の抵抗分割回路で実現したときの出力端子OUT2における雑音伝達特性S8を破線で表し、減衰回路300を図9の構成で実現したときの出力端子OUT2における雑音伝達特性S7を実線で表している。また、図11A~図11Cでは、各素子の値が図7A及び図7Bと同様であり、-13.1dBとなるように減衰回路300における入力容量Cg1及び積分容量Cg3の値が調整されているものとする。図11A~図11Cに示すように、出力端子OUT1,OUT2から出力される第1の検出信号Vout1及び第2の検出信号Vout2は、低周波数帯域になるほど少なくとも演算増幅器AMP2,AMP3からの雑音成分が小さくなる。従って、ゲインが異なる複数の検出信号を出力する場合に、面積や消費電流の増大、複数の演算増幅器のオフセットの違い等を招くことなく、低周波数帯域の雑音の影響をより一層小さくすることができる多出力フィルター回路を提供することができるようになる。第1の変形例本実施形態のLPF100及び多出力フィルター回路200では、図5に示す位置に出力スイッチSWzが挿入されていたが、本実施形態は、出力スイッチSWzの挿入位置に限定されるものではない。図12に、本実施形態の第1の変形例における2次のLPFの構成例の回路図を示す。図12において、図5と同様の部分には同一符号を付し、適宜説明を省略する。第1の変形例におけるLPF100aが図5に示すLPF100と異なる点は、第5のスイッチとしての出力スイッチの挿入位置である。LPF100aは、第1の期間T1において、第1のSC積分回路110を構成する積分容量Cs1の一端と第1の帰還容量CR1の他端とを、スイッチSW41と共に電気的に接続する出力スイッチSWza第5のスイッチを備える。出力スイッチSWzaは、第2の期間T2において第1の帰還容量CR1の他端と積分容量Cs1の一端とを電気的に遮断する。即ち、LPF100aは、第1のSC積分回路と、第2のSC積分回路と、帰還容量と、出力スイッチとを備えることができる。ここで、第2のSC積分回路は、CDS積分器を有し、第1のSC積分回路の後段側に配置され第1の期間で電荷を積分する。帰還容量は、第2のSC積分回路の出力と第1のSC積分回路の所与のノードとの間に挿入される。出力スイッチは、第1の期間において該ノードと帰還容量の一端とを電気的に接続する。各素子の値をLPF100と同様に設定すると、第1の変形例におけるLPF100aのシミュレーション結果は、図7A及び図7Bと同様である。従って、第1の変形例においても、演算増幅器AMP2から帰還される信号や入力電圧Vinに含まれる雑音が入力される演算増幅器AMP1からの雑音は、低周波数帯域において減少している。また、演算増幅器AMP2からの雑音は、低周波数帯域において減少している。従って、第1の変形例におけるLPF100aによれば、2次のLPFを構成する演算増幅器で発生する雑音の低周波成分を低減することができるようになる。これにより、LPFのより一層の高精度化及び高安定化に寄与することができるようになる。第2の変形例本実施形態のLPF100又は第2の変形例のLPF100aでは、出力スイッチSWz又は出力スイッチSWzaを設けて、第1の期間T1のみ第2のSC積分回路120の出力を第1のSC積分回路110に帰還させていた。しかしながら、本実施形態は、これに限定されるものではない。図13に、本実施形態の第2の変形例における2次のLPFの構成例の回路図を示す。図13において、図5と同様の部分には同一符号を付し、適宜説明を省略する。第2の変形例におけるLPF100bが図5に示すLPF100と異なる点は、第5のスイッチとしての出力スイッチが省略された点である。即ち、LPF100bでは、積分容量Cs1の一端と第1の帰還容量CR1の他端とが電気的に接続され、第1の帰還容量CR1の一端と演算増幅器AMP2の出力端子とが電気的に接続される。図14A、図14Bに、第2の変形例におけるLPF100bのシミュレーション結果の一例を示す。図14Aは、各素子の値をLPF100aと同様に設定したときの演算増幅器AMP1からの雑音伝達特性の一例を表す。図14Bは、各素子の値をLPF100aと同様に設定したときの演算増幅器AMP2からの雑音伝達特性の一例を表す。図14A及び図14Bは、横軸に周波数、縦軸に雑音レベルを表す。図14Aにおいて、LPF100aにおける演算増幅器AMP1からの雑音伝達特性S10を破線で表し、LPF100bにおける演算増幅器AMP1からの雑音伝達特性S9を実線で表している。また、図14Bにおいて、LPF100aにおける演算増幅器AMP2からの雑音伝達特性を破線で表し、LPF100bにおける演算増幅器AMP2からの雑音伝達特性を実線で表している。図14A及び図14Bに示すように、出力スイッチを省略した構成を採用しても、低周波数帯域において雑音成分が減少している図14B参照。これは、図1のSC積分回路10を各SC積分回路に適用するのみで得られる効果であることを示し、第2の変形例におけるLPF100bによれば、2次のLPFを構成する演算増幅器で発生する雑音の低周波成分を低減することができる。これにより、LPFのより一層の高精度化及び高安定化に寄与することができるようになる。第3の変形例本実施形態のLPF100では、第1のSC積分回路110及び第2のSC積分回路120の両方に図1のSC積分回路を適用していたが、本実施形態は、これに限定されるものではない。図15に、本実施形態の第3の変形例における2次のLPFの構成例の回路図を示す。図15において、図5と同様の部分には同一符号を付し、適宜説明を省略する。第3の変形例におけるLPF100cが本実施形態のLPF100と異なる点は、第1のSC積分回路の構成である。具体的には、LPF100cは、第1のSC積分回路110に代えて、図3のSC積分回路10aと同様の構成を有する第1のSC積分回路110aを備えている。即ち、LPF100cは、前段側のSC積分回路として図3のSC積分回路10aを備え、後段型のSC積分回路として図1のSC積分回路10を備え、互いに逆相で積分動作を行う。なお、LPF100cは、LPF100と同様に、第1の帰還容量CR1と、第2の帰還容量CR2とを備えている。各素子の値をLPF100と同様に設定すると、第3の変形例におけるLPF100cのシミュレーション結果は、演算増幅器AMP1からの雑音伝達特性は図6のLPF190と同様であり、演算増幅器AMP2からの雑音伝達特性は図7Bと同様である。従って、第3の変形例においても、演算増幅器AMP2からの雑音は、低周波数帯域において減少している。従って、第3の変形例におけるLPF100cによれば、2次のLPFを構成する演算増幅器で発生する雑音の低周波成分を低減することができるようになる。これにより、LPFのより一層の高精度化及び高安定化に寄与することができるようになる。第4の変形例本実施形態の第3の変形例におけるLPF100cでは、図15に示す位置に出力スイッチSWzが挿入されていたが、出力スイッチSWzの挿入位置に限定されるものではない。図16に、本実施形態の第4の変形例における2次のLPFの構成例の回路図を示す。図16において、図15と同様の部分には同一符号を付し、適宜説明を省略する。第5の変形例におけるLPF100dが図15に示すLPF100cと異なる点は、第5のスイッチとしての出力スイッチの挿入位置である。LPF100dは、第1の期間T1において、第1のSC積分回路110aを構成する積分容量Cs1の一端と第1の帰還容量CR1の他端とを電気的に接続する出力スイッチSWza第5のスイッチを備える。出力スイッチSWzaは、第2の期間T2において第1の帰還容量CR1の他端と積分容量Cs1の一端とを電気的に遮断する。図17A、図17Bに、第4の変形例におけるLPF100dのシミュレーション結果の一例を示す。図17Aは、各素子の値を図6に示すLPF190と同様に設定したときの演算増幅器AMP1からの雑音伝達特性の一例を表す。図17Bは、各素子の値を図6のLPF190と同様に設定したときの演算増幅器AMP2からの雑音伝達特性の一例を表す。図17A及び図17Bは、横軸に周波数、縦軸に雑音レベルを表す。図17Aにおいて、LPF190における演算増幅器AMP1からの雑音伝達特性S12を破線で表し、LPF100dにおける演算増幅器AMP1からの雑音伝達特性S11を実線で表している。このように、LPF190における演算増幅器AMP1からの雑音伝達特性とLPF100dにおける演算増幅器AMP1からの雑音伝達特性は一致している。一方、図17Bにおいて、LPF190における演算増幅器AMP2からの雑音伝達特性を破線で表し、LPF100dにおける演算増幅器AMP2からの雑音伝達特性を実線で表している。図17Bに示すように、LPF100dによれば、特に低周波数帯域において雑音成分が減少し、2次のLPFを構成する演算増幅器で発生する雑音の低周波成分を低減することができる。これにより、LPFのより一層の高精度化及び高安定化に寄与することができるようになる。なお、本実施形態の他の変形例として、図15において出力スイッチSWzを省略した構成又は図16において出力スイッチSWzaを省略した構成を採用してもよい。第5の変形例本実施形態の第3の変形例におけるLPF100cでは、第2のSC積分回路120に図1のSC積分回路を適用していたが、本実施形態は、これに限定されるものではない。図18に、本実施形態の第5の変形例における2次のLPFの構成例の回路図を示す。図18において、図5と同様の部分には同一符号を付し、適宜説明を省略する。第5の変形例におけるLPF100eが本実施形態のLPF100と異なる点は、第2のSC積分回路の構成である。具体的には、LPF100eは、第2のSC積分回路120に代えて、図3のSC積分回路10aと同様の構成を有する第2のSC積分回路120eを備えている。即ち、LPF100eは、前段側のSC積分回路として図1のSC積分回路10を備え、後段型のSC積分回路として図3のSC積分回路10aを備え、互いに逆相で積分動作を行う。なお、LPF100eは、LPF100と同様に、第1の帰還容量CR1と、第2の帰還容量CR2とを備えている。図19A、図19Bに、第5の変形例におけるLPF100eのシミュレーション結果の一例を示す。図19Aは、各素子の値を図6に示すLPF190と同様に設定したときの演算増幅器AMP1からの雑音伝達特性の一例を表す。図19Bは、各素子の値を図6のLPF190と同様に設定したときの演算増幅器AMP2からの雑音伝達特性の一例を表す。図19A及び図19Bは、横軸に周波数、縦軸に雑音レベルを表す。図19Aにおいて、LPF190における演算増幅器AMP1からの雑音伝達特性S14を破線で表し、LPF100eにおける演算増幅器AMP1からの雑音伝達特性S13を実線で表している。このように、LPF190における演算増幅器AMP1からの雑音伝達特性に対し、LPF100eにおける演算増幅器AMP1からの雑音伝達特性は、特に低周波数帯域において雑音成分が減少する。一方、図19Bにおいて、LPF190における演算増幅器AMP2からの雑音伝達特性を破線で表し、LPF100eにおける演算増幅器AMP2からの雑音伝達特性を実線で表している。図19Bでは、LPF190における演算増幅器AMP1からの雑音伝達特性が、LPF100eにおける演算増幅器AMP1からの雑音伝達特性と一致する。従って、LPF100eによれば、特に低周波数帯域において雑音成分が減少し、2次のLPFを構成する演算増幅器で発生する雑音の低周波成分を低減することができる。これにより、LPFのより一層の高精度化及び高安定化に寄与することができるようになる。第6の変形例本実施形態の第5の変形例におけるLPF100eでは、出力スイッチを挿入していたが、本実施形態は、これに限定されるものではない。図20に、本実施形態の第6の変形例における2次のLPFの構成例の回路図を示す。図20において、図18と同様の部分には同一符号を付し、適宜説明を省略する。第6の変形例におけるLPF100fが第5の変形例におけるLPF100eと異なる点は、出力スイッチSWzが省略された点である。即ち、LPF100fでは、積分容量Cs1の一端と第1の帰還容量CR1の他端とが電気的に接続され、第1の帰還容量CR1の一端と積分容量Cs1の一端とが電気的に接続される。図21A、図21Bに、第6の変形例におけるLPF100fのシミュレーション結果の一例を示す。図21Aは、各素子の値を図6に示すLPF190と同様に設定したときの演算増幅器AMP1からの雑音伝達特性の一例を表す。図21Bは、各素子の値を図6のLPF190と同様に設定したときの演算増幅器AMP2からの雑音伝達特性の一例を表す。図21A及び図21Bは、横軸に周波数、縦軸に雑音レベルを表す。図21Aにおいて、LPF190における演算増幅器AMP1からの雑音伝達特性S17を破線で表し、LPF100eにおける演算増幅器AMP1からの雑音伝達特性を一点鎖線S16で表している。また、図21Aにおいて、LPF100fにおける演算増幅器AMP1からの雑音伝達特性S15を実線で表している。このように、LPF190における演算増幅器AMP1からの雑音伝達特性に対し、LPF100fにおける演算増幅器AMP1からの雑音伝達特性は、特に低周波数帯域において雑音成分が減少する。一方、図21Bにおいて、LPF190における演算増幅器AMP2からの雑音伝達特性を破線で表し、LPF100eにおける演算増幅器AMP2からの雑音伝達特性を一点鎖線で表している。また、図21Bにおいて、LPF100fにおける演算増幅器AMP2からの雑音伝達特性を実線で表している。図21Bでは、LPF190における演算増幅器AMP1からの雑音伝達特性が、LPF100fにおける演算増幅器AMP1からの雑音伝達特性と一致する。従って、LPF100fによれば、特に低周波数帯域において雑音成分が減少し、2次のLPFを構成する演算増幅器で発生する雑音の低周波成分を低減することができる。これにより、LPFのより一層の高精度化及び高安定化に寄与することができるようになる。以上説明したように、本実施形態又はその変形例におけるフィルター回路としての2次のLPFは、第1のSC積分回路と、第1のSC積分回路の前段側又は後段側に接続される第2のSC積分回路と、第1の帰還容量と、第2の帰還容量とを備えることができる。第1の帰還容量は、第1のSC積分回路及び第2のSC積分回路のうち後段側のスイッチトキャパシター積分回路から前段側のSC積分回路の帰還経路に挿入される。第2の帰還容量は、第2の期間において初期化され、第1の期間において第1の帰還容量と並列に設けられる。そして、第1のSC積分回路及び第2のSC積分回路の少なくとも一方は、図1のSC積分回路10により構成される。このとき、出力スイッチが、第1の帰還容量を介した帰還経路に挿入され、第1の期間において導通し、第2の期間において遮断されることが望ましい。なお、高次のフィルター回路として、上記の2次のLPFフィルター回路を含む構成を採用してもよい。物理量測定装置本実施形態のいずれかの変形例におけるLPFは、図8においてLPF100に代えて多出力フィルター回路200を構成するLPF100として採用することができる。このような多出力フィルター回路200は、センサー回路に適用することにより、高精度にセンシングを行い、ゲイン及び検出範囲が異なる複数の検出信号を出力する物理量測定装置を提供することができるようになる。図22に、本実施形態又はその変形例におけるLPFが適用された多出力フィルター回路を有するセンサー回路の構成例を示す。なお、この回路構成は一例であり、例えば回路の細部の構成が変形される場合もあり得る。センサー回路400は、角速度を測定対象の物理量とする物理量測定装置である。センサー回路400は、駆動回路駆動装置500と、検出回路検出装置600とを備えている。このセンサー回路400は、圧電材料で形成され、駆動振動片及び検出振動片を有する振動片振動子、広義には圧電素子510を含む。駆動回路500は、駆動振動片に設けられた駆動電極512a,512bを介して駆動振動片を発振ループ内に設け、駆動振動片広義には振動子を励振させる。駆動回路500は、電流電圧変換器520、オートゲインコントロールAutoGainControl:以下、AGC回路530、高域通過フィルターHighPassFilter:以下、HPF540を備えている。更に、駆動回路500は、ゲインコントロールアンプGainControlAmplifier:以下、GCA550、2値化回路560を備えている。駆動振動片の駆動電極512aは、電流電圧変換器520の入力に電気的に接続され、電流電圧変換器520の出力は、AGC回路530及びHPF540に入力される。HPF540は、発振ループ内の発振信号の位相調整回路として機能し、HPF540の出力は、GCA550及び2値化回路560に入力される。AGC回路530は、電流電圧変換器520の出力に基づいて、GCA550のゲインを制御する。GCA550の出力は、駆動振動片の駆動電極512bに電気的に接続される。2値化回路560は、発振ループ内の発振信号を2値化し、参照信号として検出回路600に出力する。なお、図22では、駆動回路500の内部に振動片510の駆動振動片を設けるものとして説明したが、駆動回路500の外部に振動片510の駆動振動片が設けられていてもよい。検出回路600は、交流増幅回路610と、同期検波回路620と、直流増幅器630と、多出力フィルター回路200とを備えている。多出力フィルター回路200は、図8の構成、又は図8の構成におけるLPF100に代えて本実施形態のいずれかの変形例におけるLPFを採用した構成を有する。交流増幅回路610は、第1の電流電圧変換器612と、第2の電流電圧変換器614と、交流増幅器616と、HPF618とを含む。駆動回路500では、上記の構成の発振ループ内のゲインが1より大きい状態で発振スタートする。この時点では、駆動振動片への入力は雑音のみであるが、この雑音は、目的とする駆動振動の固有共振周波数を含む幅広い周波数の波動を含む。振動片510の駆動振動片の周波数フィルター作用によって、目的とする固有共振周波数の波動を多く含む信号が出力され、この信号が電流電圧変換器520において電圧値に変換される。AGC回路530は、この電圧値に基づいてGCA550のゲインを制御することで発振ループ内の発振振幅を制御する。発振ループ内でこうした操作が繰り返されることにより、目的とする固有共振周波数の信号の割合が高くなる。そして、GCA550のゲイン制御によって、次第に発振ループを信号が1周する間の利得ループゲインが1となり、この状態で駆動振動片が安定発振する。駆動振動片を励振させて安定発振状態になり、振動片510を所与の方向に回転させると、コリオリ力が振動片510に作用し、検出振動片が屈曲振動する。検出振動片には検出電極514a,514b,516a,516bが設けられる。検出電極514b,516bにはアナログ接地電位が供給され、検出電極514a,516aは、交流増幅回路610の第1の電流電圧変換器612及び第2の電流電圧変換器614に接続される。検出回路600は、検出電極514a,516aからの互いに極性が異なる検出信号を交流増幅した後、駆動回路500からの参照信号を用いて同期検波して、多出力フィルター回路200で、第1の検出信号Vout1及び第2の検出信号Vout2を出力する。ここで、第1の検出信号Vout1及び第2の検出信号Vout2は、互いにゲイン及び検出範囲が異なる検出信号である。以上のように、センサー回路400は、振動片510と、駆動回路500と、検出回路600とを備えることができる。駆動回路500は、振動片510と発振ループを形成し、該振動片に駆動振動を励振する。検出回路600は、上記のいずれかのフィルター回路を有し振動片510に励振される駆動振動及び測定すべき物理量に応じて、互いにゲイン及び検出範囲が異なる複数の検出信号を出力する。電子機器上記のセンサー回路は、次のような電子機器に搭載することができる。このような電子機器によれば、低周波数帯域の雑音の影響をより一層小さくし、高精度なセンシングを容易に実現できるようになる。図23に、本実施形態における電子機器のハードウェア構成例のブロック図を示す。電子機器700は、センサー回路400と、A/D変換回路710と、クロック生成回路720と、中央演算処理装置等の処理部730と、メモリー740と、操作部750と、表示部760とを備えている。電子機器700を構成する各部は、バスBUSによって相互に接続されている。なお、A/D変換回路710は、処理部730に内蔵されていてもよい。例えば、処理部730は、メモリー740から読み込んだプログラムに従って処理を実行し、センサー回路400で検出された検出信号の振幅又は感度に応じてA/D変換回路710で変換されたディジタル値を用いて積分を行う。こうすることで、角速度及び回転角度を算出する。このとき、処理部730は、第1の検出信号又は第2の検出信号に応じて、速い動きや遅い動きに対応した角速度及び回転角度を高精度に算出することができる。そして、処理部730は、算出した角速度又は回転角度に対応した処理を実行し、該処理に対応した表示データを生成し、表示部760に表示させる処理を行う。以上、本発明に係るSC積分回路、フィルター回路、多出力フィルター回路、物理量測定装置、及び電子機器等を上記の実施形態又はその変形例に基づいて説明したが、本発明は上記の実施形態又はその変形例に限定されるものではない。本発明は、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。1上記の実施形態では、SC積分回路として図1に示す構成を例に説明したが、本発明はこれに限定されるものではない。本発明に係るSC積分回路は、例えば3以上の入力容量を備えた構成であってもよい。2上記の実施形態又はその変形例では、フィルター回路として図5、図12、図13、図15、図16、図18又は図20に示す構成を例に説明したが、本発明はこれらに限定されるものではない。本発明に係るフィルター回路として、nnは3以上の整数次のLPFであってもよい。3上記の実施形態では、多出力フィルター回路として、図8に示すように2出力を行う構成を例に説明したが、本発明はこれに限定されるものではない。本発明に係る多出力フィルター回路として、3以上の出力を行うものであってもよい。4上記の実施形態では、物理量測定装置が多出力フィルター回路を備えた構成を例に説明したが、本発明はこれに限定されるものではない。本発明に係る物理量測定装置が、例えば出力毎に、本実施形態又はその変形例におけるLPFが設けられた構成であってもよい。5上記の実施形態では、電子機器が、上記の多出力フィルター回路を備えた例を説明したが、本発明はこれに限定されるものではない。本発明に係る電子機器が、上記のSC積分回路又はフィルター回路を備えた構成を有していてもよい。"