"複数の通信方式に対応した通信装置であって、複数のアンテナと、前記複数のアンテナの各々で受信した信号を処理する複数の受信信号処理部とを備え、前記受信信号処理部は、入力された受信信号のサンプル数が設定された比率に減少するように間引くデシメーション部を含み、前記通信装置は、前記複数の受信信号処理部における前記デシメーション部での間引く位置がすべて同一になるように制御する制御部を備えた、通信装置。前記制御部は、同期制御用のタイミング信号およびクロックを出力し、前記デシメーション部は、前記クロックに従って、前記入力された受信信号のサンプリング点で、間引きまたはリサンプリングし、さらに、前記タイミング信号に従って、前記入力された受信信号のリサンプリングする点を決める、請求項1記載の通信装置。前記受信信号処理部は、前記タイミング信号の立上りまたは立下りを検出する検出部と、前記クロックに従って、カウンタ値を更新し、前記設定された比率の逆数の値を周期として前記カウンタ値を循環させる循環カウンタとを含み、前記循環カウンタは、前記検出部がタイミング信号の立上りまたは立下りを検出した時点で、前記カウンタ値をリセットし、前記デシメーション部は、前記循環カウンタのカウンタ値が所定値となるごとに、前記入力された受信信号をリサンプリングする、請求項2記載の通信装置。前記デシメーション部は、前記循環カウンタのカウンタ値がリセットされるごとに、前記入力された受信信号をリサンプリングする、請求項3記載の通信装置。前記制御部は、さらに、受信信号のフレームの先頭位置を通知するために、前記複数の受信信号処理部にフレームパルス信号を出力し、、前記タイミング信号は、前記フレームパルス信号である、請求項2記載の通信装置。前記受信信号処理部は、さらに、前記デシメーション部の前段に設けられ、前記クロックに基づいて、入力された受信信号のサンプル数が設定された倍数に増加するように補間する補間部を含む、請求項2記載の通信装置。前記受信信号処理部は、さらに、前記デシメーション部からの出力信号と、前記デシメーション部および前記補間部を経由しないで直接受信信号とを受けて、いずれかの信号を出力する切替部を含む、請求項6記載の通信装置。前記通信装置は、さらに、前記複数の受信信号処理部で処理された信号をアダプティブアレイ受信演算処理するアレイ処理部を備える、請求項1記載の通信装置。複数の通信方式に対応した通信装置であって、複数のアンテナと、前記複数のアンテナの各々から送信する信号を処理する複数の送信信号処理部とを備え、前記送信信号処理部は、入力された送信信号のサンプル数が設定された比率に減少するように間引くデシメーション部を含み、前記通信装置は、前記複数の送信信号処理部における前記デシメーション部での間引く位置がすべて同一になるように制御する制御部を備えた、通信装置。前記制御部は、同期制御用のタイミング信号およびクロックを出力し、前記デシメーション部は、前記クロックに従って、前記入力された送信信号のサンプリング点で、間引きまたはリサンプリングし、さらに、前記タイミング信号に従って、前記入力された送信信号のリサンプリングする点を決める、請求項9記載の通信装置。前記送信信号処理部は、前記タイミング信号の立上りまたは立下りを検出する検出部とを含み、前記クロックに従って、カウンタ値を更新し、前記設定された比率の逆数の値を周期として前記カウンタ値を循環させる循環カウンタとを含み、前記循環カウンタは、前記検出部がタイミング信号の立上りまたは立下りを検出した時点で、前記カウンタ値をリセットし、前記デシメーション部は、前記循環カウンタのカウンタ値が所定値となるごとに、前記入力された送信信号をリサンプリングする、請求項10記載の通信装置。前記デシメーション部は、前記循環カウンタのカウンタ値がリセットされるごとに、前記入力された送信信号をリサンプリングする、請求項11記載の通信装置。前記制御部は、、送信信号のフレームの先頭位置を通知するために、各送信信号処理部にフレームパルス信号を出力し、前記タイミング信号は、前記フレームパルス信号である、請求項10記載の通信装置。前記送信信号処理部は、さらに、前記デシメーション部の前段に設けられ、前記クロックに基づいて、入力された送信信号のサンプル数が設定された倍数に増加するように補間する補間部を備える、請求項10記載の通信装置。前記送信信号処理部は、さらに、前記デシメーション部からの出力信号と、前記デシメーション部および前記補間部を経由しないで直接送信信号とを受けて、いずれかの信号を出力する切替部とを備える、請求項14記載の通信装置。前記通信装置は、送信信号をアダプティブアレイ送信演算処理して、前記複数の送信信号処理部へ出力するアレイ処理部を備える、請求項9記載の通信装置。複数のアンテナと、前記複数のアンテナの各々で受信した信号を処理する複数の受信信号処理部とを備えた通信装置の通信方法であって、前記受信信号処理部が、入力された受信信号のサンプル数が設定された比率に減少するように間引くステップと、前記通信装置が、前記複数の受信信号処理部における前記間引く位置がすべて同一になるように制御するステップを備えた、通信方法。しかしながら、アダプティブアレイ演算処理や合成ダイバーシティ処理などによって、複数のアンテナからの受信信号を処理し、または複数のアンテナへの送信信号を処理する通信装置では、各アンテナの信号処理部で、デシメーション位置がずれると位相もずれ、結果として性能が劣化するという問題がある。それゆえに、本発明の目的は、複数の通信方式に対応し、アンテナ間で信号のデシメーション位置がずれることのない通信装置および通信方法を提供することである。上記課題を解決するために、本発明は、複数の通信方式に対応した通信装置であって、複数のアンテナと、複数のアンテナの各々で受信した信号を処理する複数の受信信号処理部とを備え、受信信号処理部は、入力された受信信号のサンプル数が設定された比率に減少するように間引くデシメーション部を含み、通信装置は、複数の受信信号処理部におけるデシメーション部での間引く位置がすべて同一になるように制御する制御部を備える。本発明によれば、複数の通信方式に対応し、アンテナ間で信号のデシメーション位置がずれることを防止することができる。以下、本発明の実施形態について図面を参照して説明する。構成図1は、本発明の実施形態の無線通信装置の構成を表わす図である。図1を参照して、この無線通信装置は、複数のアンテナ3-1~3-Nと、無線部2と、複数のADコンバータ4-1~4-Nと、複数のDAコンバータ5-1~5-Nと、複数の受信信号処理部6-1~6-Nと、複数の送信信号処理部7-1~7-Nと、アレイ処理部8と、タイミング制御部9とを備える。無線部2は、アンテナ3-1~3~Nから出力される受信信号の周波数変換および増幅を行なって、ADコンバータ4-1~4~Nへ出力する。また、無線部2は、DAコンバータ5-1~5-Nから出力される送信信号の周波数変換および増幅を行なって、アンテナ3-1~3~Nへ出力する。ADコンバータ4-1~4-Nは、サンプリングクロックSCKに基づいて、無線部2から出力されるアンテナ3-1~3-Nで受信したアナログ信号をサンプリングして、デジタル信号に変換して、受信信号処理部6-1~6-Nへ出力する。後述する基本クロックインタポレーションクロック生成部で生成されるクロックの周期をTとしたときに、サンプリングクロックSCKの周期をA×Tとする。DAコンバータ5-1~5-Nは、サンプリングクロックSCKに基づいて、送信信号処理部7-1~7-Nから出力されるデジタル信号をアナログ信号に変換する。受信信号処理部6-1~6-Nは、ADコンバータ4-1~4-Nから出力された信号に対して、復調およびリサンプリングする。受信信号処理部6-1~6-Nは、通信方式に応じて、異なるサンプリング周期の受信信号をアレイ処理部8へ出力する。送信信号処理部7-1~7-Nは、アレイ処理部8から出力された信号に対して、リサンプルおよび変調を行なう。送信信号処理部7-1~7-Nは、通信方式に応じて、異なるサンプリング周期の送信信号をDAコンバータ5-1~5-Nへ出力する。アレイ処理部8は、受信信号処理部6-1~6-Nから出力される信号に対してアダプティブアレイ受信演算処理を行なう。具体的には、アレイ処理部8は、複数のアンテナから受信したトレーニング信号から伝送路を推定して、合成のための重みベクトルを求め、重みベクトルに基づき受信信号の合成を行なう。アレイ処理部8は、送信信号処理部7-1~7-Nへ出力する信号に対してアダプティブアレイ送信演算処理を行なう。具体的には、アレイ処理部8は、外部から与えられた信号を、アダプティブアレイ受信演算処理で求めた重みベクトルで重み付けして、各アンテナごとの送信信号を生成する。アレイ処理部8は、第1の通信方式では、サンプリングクロックSCKの周期周期A×Tと同一の周期のクロックACKで動作する。アレイ処理部8は、第2の通信方式では、周期B×TのクロックACKで動作する。タイミング制御部9は、N個の受信信号処理部6-1~6-Nにおけるデシメーション部での間引く位置がすべて同一になるように制御する。また、タイミング制御部9は、N個の送信信号処理部7-1~7-Nにおけるデシメーション部15,24での間引く位置がすべて同一になるように制御する。受信信号処理部図2は、受信信号処理部の構成を表わす図である。図2を参照して、受信信号処理部6は、復調部11と、フィルタ12と、インタポレーション部13と、フィルタ14と、デシメーション部15と、切替部16と、デシメーション位置制御部10とを含む。復調部11は、ADコンバータから出力される信号S0を復調して、信号S1を出力する。フィルタ12と、復調部11から出力される信号S1の高周波成分を除去して、信号S2を出力する。図3aは、信号S2の例を表わす図である。インタポレーション部13は、フィルタ12から出力される信号S2のサンプル数を設定された倍数補間倍数に増加するように補間して、信号S3を出力する。図3bは、インタポレーション部13によって、サンプル数が2倍に増加するように補間された信号S3の例を表わす図である。フィルタ14は、インタポレーション部13から出力された信号S3の高周波成分を除去した信号S4を出力する。図3cは、フィルタ14から出力される信号S4の例を表わす図である。デシメーション部15は、デシメーション位置制御部10から出力されるデシメーションパルスDPのタイミングに基づいて、フィルタ14から出力される信号S4のサンプル数を設定された比率デシメーション比に減少するように間引いて、信号S5を出力する。図3dは、デシメーション部15によって、サンプル数が1/5に減少するように間引かれた信号S5の例を表わす図である。切替部16は、デシメーション部15から出力される信号S5と、フィルタS2から出力される信号S2を受けて、第1の通信方式では、フィルタS2から出力される信号S2を出力し、第2の通信方式では、デシメーション部15から出力される信号S5を出力する。切替部16による切替タイミングは、無線端末との通信が行われていない基地局の設置時や定期的な診断時などとする。デシメーション位置制御部10は、デシメーションパルスDPをデシメーション部15に出力する。送信信号処理部図4は、送信信号処理部の構成を表わす図である。図4を参照して、送信信号処理部7は、インタポレーション部26と、フィルタ25と、デシメーション部24と、切替部23と、フィルタ22と、変調部21と、デシメーション位置制御部20とを含む。インタポレーション部26は、アレイ処理部8から出力される信号Q0図5aに示すのサンプル数を設定された倍数補間倍数に増加するように補間して、信号Q1を出力する。図5bは、インタポレーション部26によって、サンプル数が5倍に増加するように補間された信号Q1の例を表わす図である。フィルタ25は、インタポレーション部26から出力された信号の高周波成分を除去した信号Q2を出力する。図5cは、フィルタ25から出力される信号Q2の例を表わす図である。デシメーション部24は、デシメーション位置制御部20から出力されるデシメーションパルスDPのタイミングに基づいて、フィルタ25から出力される信号Q2のサンプル数を設定された比デシメーション比率に減少するように間引いて、信号Q3を出力する。図5dは、デシメーション部24によって、サンプル数が1/2に減少するように間引かれた信号Q3の例を表わす図である。切替部23は、デシメーション部24から出力される信号Q3と、アレイ処理部8から出力される信号Q0を受けて、第1の通信方式では、アレイ処理部8から出力される信号Q0を出力し、第2の通信方式では、デシメーション部24から出力される信号Q3を出力する。切替部23による切替タイミングは、無線端末との通信が行われていない基地局の設置時や定期的な診断時などとする。フィルタ22は、切替部23から出力される信号Q4の高周波成分を除去して、信号Q5を出力する。変調部21は、フィルタ22から出力される信号を変調する。デシメーション位置制御部20は、デシメーションパルスDPをデシメーション部24へ出力する。タイミング制御部図6は、タイミング制御部の構成を表わす図である。図6を参照して、タイミング制御部9は、インタポレーションクロック生成部31と、サンプリングクロック生成部32と、アレイクロック生成部41と、フレームカウンタ33と、フレームパルス信号生成部34とを備える。インタポレーションクロック生成部31は、インタポレーションクロックICKを生成して出力する。サンプリングクロック生成部32は、インタポレーションクロックICKに基づいて、サンプリングクロックSCKを生成して、ADコンバータ4-1~4-NおよびDAコンバータ5-1~5-Nへ出力する。サンプリングクロックSCKの周期は、インタポレーションクロックICKの周期TのA倍である。アレイクロック生成部41は、インタポレーションクロックICKに基づいて、クロックACKを生成して、アレイ処理部8へ出力する。第1の通信方式では、クロックACKの周期は、インタポレーションクロックICKの周期TのA倍であり、第2の通信方式では、クロックACKの周期は、インタポレーションクロックICKの周期TのB倍であるとする。フレームパルス信号生成部34は、受信信号または送信信号のフレームの先頭位置を通知するフレームパルス信号FPを出力する。フレームカウンタ33は、インタポレーションクロックICKとフレームパルス信号FPに基づいて、カウンタ値を更新する。デシメーション位置制御部図7は、図2のデシメーション位置制御部10の構成を表わす図である。図4のデシメーション位置制御部20も、デシメーション位置制御部10の構成と同様である。図7を参照して、デシメーション位置制御部10は、立下り検出部37と、デシメーションカウンタ35と、デシメーションパルス生成部36とを備える。立下り検出部37は、インタポレーションクロックICKに基づいて、フレームパルス信号FPの立下りを検出して、立下りを表わすパルスFEを出力する。デシメーションカウンタ35は、循環カウンタである。デシメーションカウンタ35は、インタポレーションクロックICKに基づいて、カウンタ値をインクリメントし、デシメーション比率図3では1/5の逆数の値5を周期としてカウンタ値を循環させる。すなわち、デシメーションカウンタ35は、図3の場合には、インタポレーションクロックICKに基づいて、0、1、2、3、4、0、1、2の順にカウンタ値を更新する。また、デシメーションカウンタ35は、フレームパルス信号FPの立下りを表わすパルスFEのタイミングでカウンタ値を0にリセットする。デシメーションパルス生成部36は、デシメーションカウンタ35のカウンタ値が0にリセットされるごとに、デシメーションパルスDPを出力する。受信時のタイミング図8は、第2の通信方式での受信時の信号のタイミング図である。図8を参照して、タイミング制御部9内のインタポレーションクロック生成部31は、インタポレーションクロックICKを生成して出力する。タイミング制御部9内のサンプリングクロック生成部32は、インタポレーションクロックICKを2分周して、サンプリングクロックSCKを生成する。サンプリングクロックSCKに基づいて、ADコンバータ4は、無線部2から出力される信号をサンプリングして、信号S0を出力する図8のS0のA、B、Cを参照。一般に、インタポレーションクロックICKの周期をTとしたときに、信号S0のサンプリング間隔は、A×Tとなる。図8の例では、A=2であり、、信号S0のサンプリング間隔は2Tである。各受信信号処理内のインタポレーション部13が、インタポレーションクロックICKに基づいて、フィルタ12から出力される信号S2信号S0と同じサンプリング数を補間することによって、サンプリング数が2倍の信号S3を出力する、さらに、フィルタ14によって、インタポレーション部13から出力された信号S3の高周波成分が除去された信号S4が出力される図8のS4のDT0、DT1、DT2を参照。一般に、補間倍数をXとしたときには、信号S4のサンプリング間隔は、A/X×Tとなる。図8の例では、X=2であり、信号S4のサンプリング間隔は、Tである。タイミング制御部9内のフレームパルス信号生成部34は、フレームパルス信号FPを出力する。フレームパルス信号FPによって、フレームカウンタ33のカウンタ値がインクリメントされる。図8の例では、インクリメントされた結果、規定の値を超えて、0に戻る例を示している。各受信信号処理部6内のデシメーション位置制御部10における立下り検出部37は、インタポレーションクロックICKに基づいて、フレームパルス信号FPの立下りを検出し、立下りを表わすパルスFEを出力する。デシメーションカウンタ35は、インタポレーションクロックICKに基づいて、カウンタ値を0~4の範囲で循環的に更新する。デシメーションカウンタ35は、立下りを表わすパルスFEのタイミングで、カウンタ値を0にリセットする。図8の例では、立下りを表わすパルスFEのタイミングでカウンタ値が4から0にリセットされたが、カウンタ値が4以外の値のときでも、立下りを表わすパルスFEのタイミングでカウンタ値が0にリセットされる。各受信信号処理部6内のデシメーション位置制御部10におけるデシメーションパルス生成部36は、デシメーションカウンタ35のカウンタ値が0にリセットされるごとに、デシメーションパルスDPを出力する。デシメーション部15は、デシメーションパルスDPのタイミングで、フィルタ14から出力される信号S4をリサンプルして、信号S5を出力する。デシメーションパルスDPのタイミング以外では、フィルタ14から出力される信号S4は間引かれる図8のS5のDT0、DT5、DT10を参照。一般に、デシメーション比をYとしたときには、信号S5のサンプリング間隔は、A×Y/X×Tとなる。図8の例では、Y=5であり、信号S5のサンプリング間隔は、5Tである。アレイ処理部8は、サンプリング間隔のA×Y/X×Tの信号S5を受けて、周期B×Tのクロックで動作する。ここで、B=A×Y/Xという条件を満たすことが必要である。送信時のタイミング図9は、第2の通信方式での送信時の信号のタイミング図である。図9を参照して、タイミング制御部9内のインタポレーションクロック生成部31は、インタポレーションクロックICKを生成して出力する。アレイ処理部8が、クロックACKに基づいて、信号Q0を出力する図9のQ0のA、B、Cを参照。一般に、インタポレーションクロックICKの周期をTとしたときに、信号Q0のサンプリング間隔は、B×Tとなる。図9では、B=5であり、信号Q0のサンプリング間隔は、5×Tである。各送信信号処理内のインタポレーション部26が、インタポレーションクロックICKに基づいて、信号Q0を補間することによって、サンプリング数が5倍の信号Q1を出力する、さらに、フィルタ25によって、インタポレーション部26から出力された信号Q1の高周波成分が除去された信号Q2が出力される図9のQ2のDT0、DT1、DT2を参照。一般に、補間倍数をXとしたときには、信号Q1のサンプリング間隔は、B/X×Tとなる。図9では、X=5であり、信号Q1のサンプリング間隔は、Tである。タイミング制御部9内のフレームパルス信号生成部34は、インタポレーションクロックICKに基づいて、フレームパルス信号FPを出力する。フレームパルス信号FPによって、フレームカウンタ33のカウンタ値がインクリメントされる。図9の例では、インクリメントされた結果、規定の値を超えて、0に戻る例を示している。各送信信号処理部7内のデシメーション位置制御部20における立下り検出部37は、フレームパルス信号FPの立下りを検出し、立下りを表わすパルスFEを出力する。デシメーションカウンタ35は、インタポレーションクロックICKに基づいて、カウンタ値を0~4の範囲で循環的に更新する。デシメーションカウンタ35は、立下りを表わすパルスFEのタイミングで、カウンタ値を0にリセットする。図9の例では、立下りを表わすパルスFEのタイミングでカウンタ値が1から0にリセットされたが、カウンタ値が1以外の値のときでも、立下りを表わすパルスFEのタイミングでカウンタ値が0にリセットされる。各送信信号処理部7内のデシメーション位置制御部20におけるデシメーションパルス生成部36は、デシメーションカウンタ35のカウンタ値が0にリセットされるごとに、デシメーションパルスDPを出力する。デシメーション部24は、デシメーションパルスDPのタイミングで、フィルタ25から出力される信号Q2をリサンプルして、信号Q3を出力する。デシメーションパルスDPのタイミング以外では、フィルタ25から出力される信号Q2は間引かれる図9のQ3のDT0、DT5、DT10を参照。一般に、デシメーション比をYとしたときには、信号Q3のサンプリング間隔は、B×Y/X×Tとなる。図9では、Y=2であり、信号Q3のサンプリング間隔は、2Tである。タイミング制御部9内のサンプリングクロック生成部32は、インタポレーションクロックICKを2分周して、サンプリングクロックSCKを生成する。サンプリングクロックSCKに基づいて、DAコンバータ5は、変調部21から出力される信号Q6をアナログ信号に変換する。一般にサンプリングクロックSCKの周期は、A×Tであり、図9の例では、2Tである。ここで、A=B×Y/Xの条件を満たすことが必要である。以上のように、本発明の実施形態では、デュアル基地局の構成で、フレームパルス信号FPを利用して、各アンテナの送信信号処理部間および各アンテナの受信信号処理部間でデシメーション位置を一致させ、アンテナ間の位相がずれをなくしアダプティブアレイの性能劣化を防ぐことができる。つまり、各アンテナの送信信号処理部および受信信号処理部は、フレームパルス信号FPを、高速なインターポレーションのクロックでサンプリングし、立ち上がりを検出する。各アンテナの送信信号処理部および受信信号処理部は、その立ち上がり位置を基準に、デシメーション位置を設定することで、アンテナ間の位相がずれることがなくなり、アレイの性能劣化を防ぐことができる。変形例本発明は、上記の実施形態に限定されるものではなく、たとえば以下のような変形例も含む。1アレイ処理部本発明の実施形態では、複数のアンテナ間の位相ずれが調整された信号を処理するアダプティブアレイ演算処理について記載したが、複数のアンテナ間の位相ずれが調整された信号が必要となるのは、アダプティブアレイ演算処理に限定されるものではない。たとえば、合成ダイバーシティ処理においても、複数のアンテナ間の位相ずれが調整された信号が必要となるので、アレイ処理部8に代えて、合成ダイバーシティ処理部を備える無線津ものとしてもよい。2インタポーレーション本発明の実施形態では、無線通信装置が、信号を補間するインタポレーション部を備える構成を例にして説明したが、これに限定されるものではない。本発明の実施形態で説明した複数アンテナの送信信号処理部および受信信号処理部でデシメーション位置を一致させる方法は、インタポレーション部による補間機能を有しない無線通信装置にも適用できる。3フレームパルス信号本発明の実施形態では、フレームパルス信号FPの立下りのタイミングで、デシメーションカウンタをリセットしたが、これに限定するものではない。フレームパルス信号FPの立上がりのタイミングで、デシメーションカウンタをリセットすることとしてもよい。4デシメーション部でのリサンプルのタイミングデシメーションパルス生成部は、デシメーションカウンタのカウンタ値が0にリセットされるごとに、デシメーションパルスを出力し、デシメーション部は、デシメーションパルスのタイミングで信号をリサンプルしたが、これに限定するものではない。デシメーションパルス生成部は、デシメーションカウンタのカウンタ値が0以外の所定値1、2、3または4になるごとに、デシメーションパルスを出力することとしてもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"