"半導体基板と、前記半導体基板上に積層された絶縁膜と、前記絶縁膜上において、当該絶縁膜の主面に沿って二次元状に形成された複数の下部電極と、前記複数の下部電極の上を覆う状態で形成された光電変換膜と、前記光電変換膜上に形成された上部電極と、前記半導体基板内において、前記複数の下部電極の各々に対応して設けられた接続ダイオードと、前記絶縁膜を挿通して設けられ、前記複数の下部電極の各々と、対応する前記接続ダイオードとを接続する接続プラグと、前記半導体基板内において、前記接続ダイオードの各々に対応し、且つ、対応する前記接続ダイオードと第1ゲートを介して設けられた蓄積ダイオードと、前記半導体基板内において、前記接続ダイオードの各々に対応し、且つ、対応する前記接続ダイオードと第2ゲートを介して設けられたオーバーフロードレインと、を有することを特徴とする固体撮像装置。半導体基板と、前記半導体基板上に積層された絶縁膜と、前記絶縁膜上において、当該絶縁膜の主面に沿って二次元状に形成された複数の下部電極と、前記複数の下部電極の上を覆う状態で形成され、pin構造の光電変換膜と、前記光電変換膜上に形成された上部電極と、前記半導体基板内において、前記複数の下部電極の各々に対応して設けられた接続ダイオードと、前記絶縁膜を挿通して設けられ、前記複数の下部電極の各々と、対応する前記接続ダイオードとを接続する接続プラグと、前記半導体基板内において、前記接続ダイオードの各々に対応し、且つ、対応する前記接続ダイオードとゲートを介して設けられた蓄積ダイオードと、前記上部電極に対してバイアス電圧を印加するバイアス電圧印加部と、を有し、前記バイアス電圧印加部から前記上部電極に対してバイアス電圧が印加された状態では、前記光電変換膜と前記蓄積ダイオードとの電位が順方向となることを特徴とする固体撮像装置。さらに、前記半導体基板内において、前記蓄積ダイオードの各々に対応し、且つ、対応する前記蓄積ダイオードと第3ゲートを介して設けられたフローティングディフュージョンを有することを特徴とする請求項1または請求項2に記載の固体撮像装置。前記下部電極は、遮光性材料から形成されており、前記フローティングディフュージョンは、前記下部電極の下方において、当該下部電極により上方が覆われる領域内に形成されていることを特徴とする請求項3に記載の固体撮像装置。前記下部電極は、遮光性材料から形成されており、前記接続ダイオードは、前記下部電極の下方において、当該下部電極により上方が覆われる領域内に形成されていることを特徴とする請求項1から請求項4の何れかに記載の固体撮像装置。しかしながら、上記非特許文献1で提案されている固体撮像装置では、単位画素において、半導体基板901内にフォトダイオード903とストレージダイオード904とが形成されており、フォトダイオード903の占有面積とストレージダイオード904の占有面積とは、トレードオフの関係となっている図16aおよび図16bを参照。そして、フォトダイオード903とストレージダイオード904の面積は、互いに同等とする必要があるため、フォトダイオード903の占有面積を相対的に大きくすることが困難であり、感度低下を招いてしまう。本発明は、上記問題の解決を図るべくなされたものであって、グローバル電子シャッター機能を備えながら、高い感度を有するMOS型の固体撮像装置を提供することを目的とする。そこで、本発明では、次の構成を採用することとした。I本発明に係る固体撮像装置は、半導体基板と、絶縁膜と、複数の下部電極と、光電変換膜と、上部電極と、複数の接続ダイオードと、複数の接続プラグと、複数の蓄積ダイオードと、複数のオーバーフロードレインとを有することを特徴とする。1絶縁膜;半導体基板上に積層されている。2複数の下部電極;絶縁膜上において、当該絶縁膜の主面に沿って二次元状に形成されている。3光電変換膜;複数の下部電極の上を覆う状態で形成されている。4上部電極;光電変換膜上に形成されている。5複数の接続ダイオード;半導体基板内において、複数の下部電極の各々に対応して設けられている。6複数の接続プラグ;絶縁膜を挿通して設けられ、複数の下部電極の各々と、対応する接続ダイオードとを接続している。7複数の蓄積ダイオード;半導体基板内において、複数の接続ダイオードの各々に対応し、且つ、対応する接続ダイオードと第1ゲートを介して設けられている。8複数のオーバーフロードレイン;半導体基板内において、複数の接続ダイオードの各々に対応し、且つ、対応する接続ダイオードと第2ゲートを介して設けられている。IIまた、本発明に係る固体撮像装置は、半導体基板と、絶縁膜と、複数の下部電極と、光電変換膜と、上部電極と、複数の接続ダイオードと、複数の接続プラグと、複数の蓄積ダイオードと、バイアス電圧印加部とを有することを特徴とする。1絶縁膜;半導体基板上に積層されている。2複数の下部電極;絶縁膜上において、当該絶縁膜の主面に沿って二次元状に形成されている。3光電変換膜;複数の下部電極の上を覆う状態で形成され、pin構造を備える。4上部電極;光電変換膜上に形成されている。5複数の接続ダイオード;半導体基板内において、複数の下部電極の各々に対応して設けられている。6複数の接続プラグ;絶縁膜を挿通して設けられ、複数の下部電極の各々と、対応する接続ダイオードとを接続している。7複数の蓄積ダイオード;半導体基板内において、複数の接続ダイオードの各々に対応し、且つ、対応する接続ダイオードとゲートを介して設けられている。8バイアス電圧印加部;上部電極に対してバイアス電圧を印加する。そして、本発明に係る固体撮像装置では、バイアス電圧印加部から上部電極に対してバイアス電圧が印加された状態において、光電変換膜と蓄積ダイオードとの電位が順方向となることを特徴とする。先ず、IおよびIIの双方の固体撮像装置では、絶縁膜上に形成された光電変換膜を有し、半導体基板内に形成された蓄積ダイオードと占有面積という点においてトレードオフの関係にはない。このため、十分な受光部容量と十分な蓄積ダイオード容量との両立が可能である。よって、本発明に係る固体撮像装置では、グローバル電子シャッター機能を備える固体撮像装置において、画素サイズの微細化によっても、十分な光電変換部の面積を確保することができ、高い感度を実現することができる。なお、Iに係る本発明の固体撮像装置では、各画素において、接続ダイオードに対して第2ゲートを介してオーバーフロードレインが形成されている。このため、Iに係る本発明の固体撮像装置では、全画素において、光電変換膜の電荷を下部電極、接続プラグ、および接続ダイオードを介して、オーバーフロードレインへと一括リセットし、その後に、光電変換膜で所定時間シャッター時間の間で生成された信号電荷を全画素一斉に読み出して蓄積ダイオードへと転送し、一時蓄積できる。そして、その後は、上記非特許文献1で提案されている固体撮像装置と同様に、蓄積ダイオードからフローティングディフュージョンに信号電荷が転送され、当該信号電荷に応じ、ポテンシャル変化が増幅器を介して逐次読み出される。このようにして、本発明に係る固体撮像装置においても、グローバル電子シャッター機能を備える。一方、IIに係る本発明の固体撮像装置では、光電変換膜の電荷の一括リセットを、光電変換膜のpin構造を用いて行うことができる。即ち、バイアス電圧印加部から、上部電極を介して光電変換膜に対してバイアス電圧を印加することにより、High状態のときにpin構造の光電変換膜と蓄積ダイオードの電位が順方向となるので、蓄積ダイオードの電荷が一斉リセットされる。この後の駆動については、上記同様である。よって、IIに係る本発明の固体撮像装置では、半導体基板内にオーバーフロードレインを形成しなくてもよく、上記Iに係る本発明の固体撮像装置よりも、さらに蓄積ダイオードの占有面積を大きくとることができる。以上のように、IおよびIIの双方の本発明に係る固体撮像装置では、グローバル電子シャッター機能を備え、動きのある撮影においても、高い画質での撮像が可能である。従って、本発明に係る固体撮像装置では、グローバル電子シャッター機能を備えながら、高い感度を有する。本発明に係る固体撮像装置では、例えば、次のようなバリエーション構成を採用することが可能である。本発明に係る固体撮像装置では、上記構成に加え、さらに、フローティングディフュージョンを有する構成とすることができる。フローティングディフュージョンは、半導体基板内において、複数の蓄積ダイオードの各々に対応し、且つ、対応する前記蓄積ダイオードと第3ゲートを介して設けられている。また、本発明に係る固体撮像装置では、下部電極が遮光性材料から形成されており、フローティングディフュージョンが、下部電極の下方において、当該下部電極により上方が覆われる領域内に形成されているという構成を採用することもできる。このような構成を採用する場合には、フローティングディフュージョンへの光の入射を防止することができ、偽信号電荷に起因する画質の劣化を防止することができる。即ち、上記非特許文献1で提案されている固体撮像装置では、ストレージダイオード904が形成された領域の上方は、遮光されておらず、一括読み出しされストレージダイオード904に信号電荷が一時蓄積されている期間において、ストレージダイオード904に光の入射があった場合に偽信号電荷が混入し、画質の劣化を招いてしまう。従来技術に係る固体撮像装置においては、同様の現象がフローティングディフュージョンにおいても生じ得る。これに対して、上記構成を採用する本発明に係る固体撮像装置では、フローティングディフュージョンの上方が、遮光性材料からなる下部電極により覆われているので、フローティングディフュージョンへの光の入射が下部電極により遮られ、偽信号電荷の混入が生じることがなく、高い画質を得ることができる。また、本発明に係る固体撮像装置では、下部電極が遮光性材料から形成されており、接続ダイオードが、下部電極の下方において、当該下部電極により上方が覆われる領域内に形成されているという構成を採用することもできる。この構成を採用する場合には、上記と同様に、接続ダイオードの上方が遮光性材料からなる下部電極で覆われているので、接続ダイオードへの光の入射が下部電極により遮られ、偽信号電荷の混入が生じることがなく、高い画質を得ることができる。以下では、本発明を実施するための形態について、図面を参酌しながら説明する。なお、以下の各実施の形態は、本発明の構成およびそこから奏される作用効果を分かり易く説明するために用いる例であって、本発明は、本質的な特徴部分以外に何ら以下の形態に限定を受けるものではない。[実施の形態1]1.固体撮像装置1の全体構成実施の形態1に係る固体撮像装置1の全体構成について、図1を用い説明する。図1に示すように、実施の形態1に係る固体撮像装置1では、複数の画素部100がX-Y面方向にマトリクス状行列状に配列され、これより画素アレイ10が構成されている。画素アレイ10に対しては、パルス発生回路21、水平シフトレジスタ22、および垂直シフトレジスタ23が接続されている。水平シフトレジスタ22および垂直シフトレジスタ23は、パルス発生回路21からのタイミングパルスの印加に呼応して、各画素部100に対して、順次、駆動パルスを出力する。2.画素アレイ10の構成固体撮像装置1の構成の内、画素アレイ10の構成について、図2および図3を用い説明する。図2は、画素アレイ10における一部領域を抜き出して示す模式平面図であり、図3は、そのA-A‘断面を示す模式断面図である。図2に示すように、固体撮像装置1においては、画素部100と画素部100との間に画素分離部300が設けられている。そして、各画素部100には、接続ダイオード105、蓄積ダイオード106、フローティングディフュージョン107、増幅トランジスタ116、リセットドレイン108が設けられている。また、接続ダイオード105に対して、Y軸方向の上側には、オーバーフロードレイン109が設けられ、増幅トランジスタ116のX軸方向の右側には、増幅トランジスタTrドレイン115が設けられている。接続ダイオード105と蓄積ダイオード106との間には、転送ゲート110が設けられ、接続ダイオード105とオーバーフロードレイン109との間には、転送ゲート114が設けられている。同様に、蓄積ダイオード106とフローティングディフュージョン107との間には、転送ゲート111が設けられ、フローティングディフュージョン107とリセットドレイン108との間には、転送ゲート113が設けられている。なお、増幅トランジスタ116の増幅Trゲート112は、コンタクトプラグ117を介して、フローティングディフュージョン107に接続されている。オーバーフロードレイン109およびリセットドレイン108には、それぞれコンタクトプラグ119,118が接続されており、また、増幅トランジスタ116には、コンタクトプラグ135が接続されている。また、転送ゲート114,110などには、それぞれコンタクトプラグ136が接続されている。次に、固体撮像装置1の画素アレイ10の構成について、断面図にて説明する。図3に示すように、固体撮像装置1は、p型の半導体基板101をベースに形成されており、一方の主面上にゲート酸化膜104が積層形成されている。隣接する画素部100同士の間は、STIShallowTrenchIsolation102およびp型のチャネルストッパ103により分離されている画素分離部300。ゲート酸化膜104の上には、層間絶縁膜120,121,122が順に積層形成されている。層間絶縁膜120,121,123は、例えば、CVDChemicalVaporDeposition法を用い形成された酸化膜である。層間絶縁膜120における層間絶縁膜121との境界部分、および層間絶縁膜121における層間絶縁膜122との境界部分には、配線126,127がそれぞれ形成されている。これら配線126,127は、例えば、アルミニウムAlや銅Cuを用い形成されている。また、各配線126,127には、コンタクトプラグ123,124,125が接続されている。ここで、コンタクトプラグ123,124,125は、タングステンWプラグを用い形成されているが、コンタクトプラグ123については、不純物層接続ダイオード105、リセットドレイン108、オーバーフロードレイン109との接触抵抗低減のため、チタンTiを、またタングステンWとの密着を強化するためにTiNが、境界部分に介挿された構成を有する図示を省略。半導体基板101におけるゲート絶縁膜104側の主面から内方に向けての表層領域には、画素部100毎に、オーバーフロードレイン109、接続ダイオード105、蓄積ダイオード106、フローティングディフュージョン107、およびリセットドレイン108が、互いに間隔をあけた状態で設けられている。オーバーフロードレイン109、接続ダイオード105、およびリセットドレイン108には、それぞれゲート酸化膜104を挿通するコンタクトプラグ123が接続されている。また、ゲート酸化膜104上には、接続ダイオード105とオーバーフロードレイン109との間の領域に転送ゲート114が設けられ、接続ダイオード105と蓄積ダイオード106との間の領域に転送ゲート110が設けられている。同様に、ゲート酸化膜104上には、蓄積ダイオード106とフローティングディフュージョン107との間の領域に転送ゲート111が設けられ、フローティングディフュージョン107とリセットドレイン108との間の領域に転送ゲート113が設けられている。さらに、フローティングディフュージョン107には、ゲート酸化膜104を挿通する増幅Trゲート112が接続されている。転送ゲート110,111,113,114および増幅Trゲート112は、例えば、Poly-Siにより形成されている。なお、接続ダイオード105、蓄積ダイオード106、フローティングディフュージョン107、リセットドレイン108、およびオーバーフロードレイン109は、n型の不純物拡散層である。そして、図3に示すように、接続ダイオード105に対しては、ゲート酸化膜104との間の領域に、コンタクトプラグ123との接続部分を除き、p型の不純物層であるピニング層130が形成されている。これにより、接続ダイオード105は、埋め込みダイオードになっている。同様に、蓄積ダイオード106に対しては、ゲート酸化膜104との間の領域全体に、p型の不純物層であるピニング層131が形成されている。これにより、蓄積ダイオード106についても、埋め込みダイオードになっている。また、図示を省略しているが、リセットドレイン108には、ドレイン電圧VDDが接続されている。次に、層間絶縁膜122の上には、画素部100毎に区画された状態で下部電極140が形成されている。なお、図2にも示すように、下部電極140は、各画素部100における接続ダイオード105および蓄積ダイオード106のZ軸方向上方を覆う状態で形成されている。ここで、下部電極140は、例えば、Al-Si-Cu合金材料を用い形成されており、遮光性を有する。なお、コンタクトプラグ125は、タングステンWメタルから形成されているのであるが、下部電極140との密着性を強化するために、接続部分において、タングステンWの上にTiN層が形成され、その上層にはTi層が設けられている図示を省略。下部電極140の上には、光電変換膜141および上部電極142が順に積層形成されている。この内、光電変換膜141は、例えば、α-Si膜や無機光導電膜などをもって構成されている。上部電極142は、例えば、ITOIndiumTinOxideやZnOにより形成されている。そして、光電変換膜141および上部電極142は、全ての画素部100に広がった状態で形成されている。次に、上部電極142上には、画素分離部300において、金属配線147が形成されている。金属配線147は、画素アレイ10における隣接する画素部100間を通るようにメッシュ状になっている。金属配線147および上部電極142の上には、保護膜148、平坦化膜150、カラーフィルタ層151、平坦化膜152、およびマイクロレンズ153が順に積層形成されている。Z軸方向上方より入射した光は、画素部100毎にマイクロレンズ153で集光され、光電変換膜141で光電変換される。そして、金属配線147および下部電極140が共に遮光性を有することから、入射した光が、半導体基板101に形成された各不純物拡散層接続ダイオード105、蓄積ダイオード106、フローティングディフュージョン107に入射するのが防止される。3.固体撮像装置1の駆動上記構成を有する固体撮像装置1は、グローバル電子シャッター機能を有するのであるが、その駆動について、図4から図6を用い説明する。図4aは、本発明の実施の形態1に係る固体撮像装置1のグローバル電子シャッター機能付き画素の等価回路であり、図4bは、各ノードのポテンシャルを示すポテンシャル図である。図5は、固体撮像装置1のグローバル電子シャッター動作のタイミングチャートの概略図であり、図6は、固体撮像装置1のグローバル電子シャッター動作時の画素部100の動作ポテンシャルの概略図である。図4aに示すように、光電変換膜141には、一方上部電極142側にDCバイアス電圧VFB印加部160が接続されており、他方下部電極140側に接続ダイオードCD105が接続されている。接続ダイオードCD105の両側には、転送ゲートGS,GR110,114が設けられており、転送ゲートGR114の先には、オーバーフロードレインOFD109が設けられている。他方、転送ゲートGS110の先には、蓄積ダイオードSD106が設けられ、転送ゲートTX111がその先に設けられている。転送ゲートTX111の先には、フローティングディフュージョンFD107が設けられ、フローティングディフュージョンFD107には、増幅トランジスタSF116が接続されている。増幅トランジスタSFのドレインSFD115には、ドレイン電圧VDDが接続されている。また、フローティングディフュージョンFD107には、隣接して転送ゲートRS113が設けられ、リセットドレインRD108が設けられている。図4bのポテンシャル図に示すように、各転送ゲート114,110,111,113において、ポテンシャルが低くなっており、他の各領域で高くなっている。図5に示すように、転送パルスGSの印加開始タイミングから、次の転送パルスGSの印加開始までが1frameであり、転送パルスGRの印加が終了した直後から、次の転送パルスGSが印加開始されるまでの間が蓄積時間となる。具体的に、図5に示すように、1frameの最初に、転送ゲートGS110に対して、全ての画素部100一括で転送パルスGSを印加する。これにより、接続ダイオードCD105に存在する電荷が、一斉に蓄積ダイオードSD106に転送される。次に、転送ゲートGR114に対して、全ての画素部100一括でリセットパルスGRを印加する。これにより、接続ダイオードCD105の信号電荷が、一斉にオーバーフロードレイン109に掃き出されるタイミングt1。オーバーフロードレインOFD109への電荷の掃き出しが行われた後、蓄積時間が開始される。なお、光電変換膜141に対しては、上部電極142を介してDCバイアス電圧VFBが印加され、これにより、適正な光電流光電変換効率が得られるようにDCバイアス電圧が設定されている。次に、n行目に位置する画素部100の転送ゲートRS113には、リセットパルスRSnが印加される前であるので、n行目のフローティングディフュージョンFD107の電荷状態がリセットされるタイミングt3。次に、上記のように、転送ゲートRS113にリセットパルスRSnを印加し、n行目の画素部100に対しては、転送ゲートTX111に対して、転送パルスTXnが印加される。これにより、蓄積ダイオードSD106からフローティングディフュージョンFD107へと信号電荷が転送されるタイミングt4。同様にして、n1行目の画素部100における各転送ゲートRS,TX113,111に対して、リセットパルスRSn1および転送パルスTXn1がそれぞれ印加される。これにより、n1行目の画素部100のフローティングディフュージョンFD107の電荷状態がリセットされ、蓄積ダイオードSD106からフローティングディフュージョンFD107へと信号電荷が転送される。なお、上記において、パルスGR,GSは、全画素部100に対して一斉に印加されるパルスであり、その他のパルスRSn,TXn,RSn1,TXn1,は、逐次読み出し動作に従う各行単位に印加されるパルスである。そして、DCバイアス電圧VFBは、全画素部100に共通に印加されるDCバイアス電圧である。次に、図6a~eの動作ポテンシャルの概略図を用いて、固体撮像装置1のグローバル電子シャッター動作を説明する。ここで、図6aは、全画素部100の接続ダイオードCD105を一括リセット受光部の信号電荷を一括リセットした時t=t1の画素部100の動作ポテンシャルを示し、図6bは、全画素部100の接続ダイオードCD105を一括リセット後に接続ダイオードCD105に新たに蓄積された信号電荷を全画素部100一斉に蓄積ダイオードSD106に一括転送した時t=t2の画素部100の動作ポテンシャルを示す。また、図6cは、n行目ここでは、パルスTXn,RSnが印加される行の蓄積ダイオードSD106の信号電荷をフローティングディフュージョンFD107に転送する前にフローティングディフュージョンFD107をリセットした時t=t3の画素部100の動作ポテンシャルを示し、図6dは、逐次読み出しのタイミングに従って、n行目の蓄積ダイオードSD106の信号電荷をフローティングディフュージョンFD107に転送した時t=t4の画素部100の動作ポテンシャルを示し、図6eは、n1行目ここでは、パルスTXn1、RSn1が印加される行の蓄積ダイオードSD106の信号電荷をフローティングディフュージョンFD107に転送する前にフローティングディフュージョンFD107をリセットした時t=t5の画素部100の動作ポテンシャルを示す。図6aに示すように、タイミングt1において、パルスGRの印加により図5を参照、転送ゲートGR114がONされる。これにより、全ての画素部100における接続ダイオードCD105の電荷が一斉に、オーバーフロードレインOFD109に転送され、掃出される。これにより、グローバル電子シャッターの読み出し蓄積時間の開始が開始される。次に、図6bに示すように、タイミングt2において、パルスGSはONのままであり、パルスGRはOFFとなっている。そして、パルスTXTXn,TXn1,もOFFとなっている。パルスGSの印加により、転送ゲートGS110がONされ、全画素部100の転送ゲートGS110に一斉にパルスが印加されることにより、全画素部100の接続ダイオードCD105の信号電荷が一斉に、蓄積ダイオードSD106に転送され、一時蓄積される。そして、これによりグローバル電子シャッターの読み出しが終了蓄積時間の終了する。また、パルスGRがOFFになった直後のタイミングt1‘から、パルスGSがONになった直後のタイミングt2’までの蓄積時間が電子シャッター時間となり、任意の時間に設定することができる。次に、全画素部100一斉に蓄積ダイオードSD106に転送され、蓄積ダイオードSD106に蓄積されている信号電荷を、逐次読み出しでフローティングディフュージョンFD107を介して外部に読み出す説明に移る。図6cに示すように、タイミングt3において、パルスGSおよびパルスGRはOFFとなっており、パルスRSnがON、パルスTXnがOFFである。この場合において、パルスRSnがONされ、転送ゲートRS113に印加されることにより、フローティングディフュージョンFD107内の不要な電荷はリセットされ、リセット後の電位はドレイン電圧VDDとなる。次に、蓄積ダイオードSD106の信号電荷をフローティングディフュージョンFD107に転送する。図6dに示すように、タイミングt4において、パルスGS,GRは、OFFであり、パルスTXnはON、パルスRSnはOFFである。この場合において、パルスTXnがONされ、転送ゲートTX111に印加されることにより、パルスTXnが印加される行の蓄積ダイオードSD106の電子シャッター後の信号電荷が、フローティングディフュージョンFD107に転送される。ここで、転送されてきた信号電荷の量に応じて、フローティングディフュージョンFD107の電位がVDDから変化する。この電位変化をソースフォロワーよりなる増幅トランジスタSF116を介して映像信号として外部に読み出す。次に、n1行目における、蓄積ダイオードSD106に蓄積されている信号電荷の逐次読み出しに移る。図6eに示すように、タイミングt5において、パルスGS,GRはOFFであり、パルスRSn1はONであり、パルスTXn1はOFFである。この場合において、パルスRSn1がONされ、転送ゲートRS113に印加されることにより、フローティングディフュージョンFD107内の不要な電荷はリセットされ、リセット後の電位はドレイン電圧VDDとなる。これ以降は、図6c~図6eの逐次読み出しの駆動のサイクルを全ての行を読み出すまで繰り返し、電子シャッター動作で任意の蓄積時間で撮像した画像の読み出しを終了する。4.効果本実施の形態に係る固体撮像装置1では、層間絶縁膜122上に形成された光電変換膜141を有し、半導体基板101内に形成された蓄積ダイオード106と占有面積という点においてトレードオフの関係にはない。このため、十分な受光部容量と十分な蓄積ダイオード106の容量との両立が可能である。よって、固体撮像装置1では、グローバル電子シャッター機能を備える固体撮像装置において、画素部100のサイズの微細化によっても、十分な光電変換部の面積を確保することができ、高い感度を実現することができる。また、固体撮像装置1では、各画素部100において、接続ダイオード105に対して転送ゲート114を介してオーバーフロードレイン109が形成されている。このため、固体撮像装置1では、全画素部100において、光電変換膜141および接続ダイオード105の蓄積電荷をオーバーフロードレイン109を介して一括リセットし、その後に、光電変換膜141で所定時間シャッター時間の間で生成された信号電荷を全画素部100一斉に読み出して蓄積ダイオード106へと転送し、一時蓄積できる。そして、その後は、上記のように、蓄積ダイオード106からフローティングディフュージョン107に信号電荷が転送され、当該信号電荷に応じてポテンシャル変化が増幅トランジスタ116を介して逐次読み出される。このようにして、本実施の形態に係る固体撮像装置1においても、グローバル電子シャッター機能を備える。以上のように、本実施の形態に係る固体撮像装置1では、グローバル電子シャッター機能を備え、動きのある撮影においても、高い画質での撮像が可能であり、グローバル電子シャッター機能を備えながら、高い感度を有する。また、本実施の形態に係る固体撮像装置1では、下部電極140が遮光性材料から形成されており、接続ダイオード105およびフローティングディフュージョン107が、下部電極140の下方において、当該下部電極140により上方が覆われる領域内に形成されている。このような構成を採用する場合には、接続ダイオード105およびフローティングディフュージョン107への光の入射を防止することができ、偽信号電荷に起因する画質の劣化を防止することができる。よって、本実施の形態に係る固体撮像装置1では、偽信号電荷の混入が生じることがなく、高い画質を得ることができる。なお、図3に示すように、上部電極142の上には、画素分離部300において、金属配線147も形成されており、これにより、画素分離部300における下部電極140が存在しない領域からの光の入射も防止される。5.製造方法実施の形態1に係る固体撮像装置1の製造方法について、図7および図8を用いて、その要部となる部分を説明する。図7aに示すように、p型の半導体基板1に、トランジスタや拡散層の素子を分離するSTI102を互いに間隔をあけて形成する。具体的には、半導体基板1をドライエッチングすることで、例えば、分離領域となる深さ200nm~400nmの溝を形成する。次に、形成した溝と半導体基板1の界面の欠陥領域を低減するため、熱酸化等により、例えば、酸化膜厚10nm~20nmの犠牲酸化を行い、さらに、例えば、10keV~20keV、1×1013cm-2~33×1013cm-2で、ホウ素Bのイオン注入を行い、P層のチャネルストッパ103を形成する。次に、図7bに示すように、P型の半導体基板1にリンPや砒素Asを、例えば、50keV~80keV、1×1014cm-2~2×1015cm-2で、イオン注入することにより、オーバーフロードレイン109、接続ダイオード105、蓄積ダイオード106、フローティングディフュージョン107、およびリセットドレイン108の各n型の不純物層を同時に形成する。次に、接続ダイオード105、蓄積ダイオード106の対応する表層部分にレジストマスクの開口を通してホウ素Bを、例えば、5keV~10keV、1×1011cm-2~2×1012cm-2で、イオン注入し、ピニング層1300、131を形成する。次に、図7cに示すように、熱酸化、またはプラズマ酸化等により、ゲート酸化膜1040を形成する。ゲート酸化膜1040の膜厚は、例えば、5nm~10nmである。次に、熱CVDまたはプラズマ酸化等により、Poly-Si膜を、例えば、100nm~200nmの膜厚で堆積し、その後、一般的なフォトリソグラフィ技術によって、所定のレジストパターンを形成する。そして、Poly-Si膜を選択的にエッチングすることにより、Poly-Si膜からなる転送ゲート110,114,111,113を形成する。ゲート酸化膜1040上において、転送ゲート114は、接続ダイオード1050とオーバーフロードレイン109との間に形成し、転送ゲート110は、接続ダイオード105と蓄積ダイオード106との間に形成し、転送ゲート111は、蓄積ダイオード106とフローティングディフュージョン107の間に形成し、増幅Trゲート112は、フローティングディフュージョン107上に形成し、転送ゲート113は、フローティングディフュージョン107とリセットドレイン108との間に形成する。ここで、増幅Trゲート112の形成においては、ゲート酸化膜1040形成後に、フローティングディフュージョン107上の一部を開口し、Poly-Si膜で構成される増幅Trゲート112を形成して、フローティングディフュージョン107との電気的接続をとっている。次に、図7dに示すように、CVD酸化膜よりなる層間絶縁膜120を、例えば500nm~1000nmの膜厚で形成する。そして、一般的なフォトリソグラフィ技術とエッチング技術とによって、所定の位置に、コンタクト孔を形成する。コンタクト孔は、オーバーフロードレイン109、接続ダイオード105、およびリセットドレイン108の上面の一部が露出するように開口する。開口されたコンタクト孔にタングステンWのプラグを埋め込み、コンタクトプラグ123を形成する。コンタクトプラグ123は、オーバーフロードレイン109、接続ダイオード105、リセットドレイン108と電気的に接続する。ここで、接続ダイオード105上の層間絶縁膜120に開けたコンタクト孔を通して、接続ダイオード105の表層のピニング層130に対し選択的にリンP、または砒素Asを、例えば、30keV~60keV、1×1012cm-2~2×1013cm-2で、イオン注入し、コンタクト孔に面する部分をn型の層に変換する。次に、例えば、ダマシン法で150nm~200nmの膜厚のCuよりなる配線126を形成する。ただし、通常のAl配線を形成することも可能で、その場合は、200nm~300nmの配線膜厚となる。同様の繰り返しで、層間絶縁膜121,122、コンタクトプラグ124,125、および配線126,127を形成する。これにより、多層配線の形成が完了する。次に、図8aに示すように、画素部100毎に区画され、画素分離部300に相当する領域に間隔をあけた状態で、層間絶縁膜122上に下部電極140を形成する。下部電極140は、例えば、アルミニウムAlやタングステンW、モリブデンMo、TiNなどからなる遮光性材料を用い、100nm~300nmの膜厚を以って形成する。次に、下部電極140上に、プラズマCVDやスパッタリング、および塗布装置で、撮像目的に応じた分光感度特性を有するα―Si膜や無機の光導電膜等を100nm~1μmの膜厚で堆積し、光電変換膜141を形成する。そして、光電変換膜141上に、スパッタリングやCVDで、ITOやZnOを用い、例えば、数10nm~数100nmの膜厚の上部電極142を形成する。次に、図8bに示すように、スパッタリングやCVDで、例えば、膜厚100nm~300nmのアルミニウムAlやタングステンW、あるいはモリブデンMo等の金属膜を堆積し、その後に、一般的なフォトリソグラフィ技術とエッチング技術とにより、金属膜をエッチングすることにより、上部電極142上の画素分離部300に、メッシュ状の金属配線147を形成する。そして、CVD酸化膜やプラズマ酸化膜により、保護膜148を形成する。次に、図8cに示すように、保護膜148上に、透明の有機膜よりなる平坦化膜150、顔料を含んだ有機膜よりなるカラーフィルタ層151、および透明の有機膜よりなる平坦化膜152、さらには透明の有機膜よりなるマイクロレンズ153を順に形成して、固体撮像装置1が完成する。実施の形態21.画素アレイの構成実施の形態2に係る固体撮像装置の構成の内、画素アレイの構成について、図9および図10を用い説明する。図9は、上記実施の形態1における図2に対応する図であり、画素アレイにおける一部領域2つの画素部400を抜き出して示す模式平面図であり、また、図10は、そのB-B‘断面を示す模式断面図である。図9に示すように、本実施の形態に係る固体撮像装置においても、画素部400と画素部400との間に画素分離部500が設けられている。そして、各画素部400には、接続ダイオード405、蓄積ダイオード406、フローティングディフュージョン407、増幅トランジスタ416、リセットドレイン408が設けられている。また、増幅トランジスタ416のX軸方向の右側には、増幅トランジスタTrドレイン415が設けられている。ただし、本実施の形態に係る固体撮像装置においては、半導体基板内にオーバーフロードレインは設けられていない。これについては、後述する。本実施の形態に係る固体撮像装置においても、各画素部400に、転送ゲート410,411,413、および増幅Trゲート412がそれぞれ設けられている。また、リセットドレイン408には、コンタクトプラグ418が接続されており、また、増幅トランジスタ416には、コンタクトプラグ435が接続されている。また、転送ゲート410などには、コンタクトプラグ436が接続されている。次に、本実施の形態に係る固体撮像装置の画素アレイの構成について、断面図にて説明する。なお、以下においては、上記実施の形態1との共通点については、簡易に説明する。図10に示すように、本実施の形態に係る固体撮像装置においても、p型の半導体基板401の一方の主面上にゲート酸化膜404が積層形成され、半導体基板401におけるZ軸方向上側のゲート絶縁膜404との境界部分から下方の表層部分において、STIShallowTrenchIsolation402、チャネルストッパ403が画素分離部500荷形成され、また、各画素部400に、接続ダイオード405、蓄積ダイオード406、フローティングディフュージョン407、およびリセットドレイン408が各々形成されている。そして、本実施の形態に係る固体撮像装置においても、接続ダイオード405の表層部分のコンタクトプラグ423との接続部分を除く部分、および蓄積ダイオード406の表層部分が、ピニング層430,431で覆われている。これにより、本実施の形態に係る固体撮像装置においても、接続ダイオード405および蓄積ダイオード406は、埋め込みダイオードとなっている。ゲート酸化膜404上には、上記実施の形態1と同様に、転送ゲート410,411,413が形成され、また、ゲート酸化膜404を挿通して増幅Trゲート412が設けられている。ゲート酸化膜404の上には、層間絶縁膜420,421,422が順に積層形成されており、配線426,427およびコンタクトプラグ423,424,425がそれぞれ形成されている。また、上記実施の形態1と同様に図示を省略しているが、リセットドレイン408には、ドレイン電圧VDDが接続されている。次に、層間絶縁膜422の上には、画素部400毎に区画された状態で下部電極440が形成されている。なお本実施の形態に係る固体撮像装置においても、下部電極440は、各画素部400における接続ダイオード405および蓄積ダイオード406のZ軸方向上方を覆う状態で形成されている。図10に示すように、下部電極440の上には、光電変換膜441および上部電極442が順に積層形成されている。この内、光電変換膜441は、Z軸方向下側から順に、n層のブロッキング層4411、i層の光電変換本体膜4412、p層のブロッキング層4413の積層構造を有する。そして、この内、光電変換本体膜4412は、例えば、α-Si膜や無機光導電膜などをもって構成されている。そして、ブロッキング層4411、光電変換本体膜4412、ブロッキング層4413の積層構造よりなる光電変換膜441は、画素アレイの全体に亘って形成されている。このように、本実施の形態に係る光電変換膜441は、pinダイオード構造を有する。上部電極442上には、上記実施の形態1と同様に、画素分離部500において、メッシュ状の金属配線447が形成され、その上に、保護膜448、平坦化膜450、カラーフィルタ層451、平坦化膜452、およびマイクロレンズ453が順に積層形成されている。なお、図10では、図示を省略しているが、上部電極442には、パルス状のバイアス電圧を印加するバイアス電圧印加部が接続されており、パルス状のバイアス電圧の印加により、High状態のときにpinダイオード構造の光電変換膜441と蓄積ダイオード406との電位が順方向となる。後述するが、これにより、蓄積ダイオード406の電荷がリセットされる。Z軸方向上方より入射した光は、画素部400毎にマイクロレンズ453で集光され、光電変換膜441で光電変換される。そして、本実施の形態においても、金属配線447および下部電極440が共に遮光性を有することから、入射した光が、半導体基板401に形成された各不純物拡散層接続ダイオード405、蓄積ダイオード406、フローティングディフュージョン407に入射するのが防止される。2.固体撮像装置の駆動上記構成を有する固体撮像装置2も、上記実施の形態1と同様に、グローバル電子シャッター機能を有するのであるが、その駆動について、図11から図13を用い説明する。図11aに示すように、光電変換膜441には、一方上部電極442側にDCバイアス電圧VFB印加部461が接続されており、他方下部電極440側に接続ダイオードCD405が接続されている。接続ダイオードCD405には、転送ゲートGS410が設けられており、転送ゲートGS110の先には、蓄積ダイオードSD406が設けられ、転送ゲートTX411がその先に設けられている。転送ゲートTX411の先には、フローティングディフュージョンFD407が設けられ、フローティングディフュージョンFD407には、増幅トランジスタSF416が接続されている。増幅トランジスタSF416のドレインSFD415には、ドレイン電圧VDDが接続されている。また、フローティングディフュージョンFD407には、隣接して転送ゲートRS413が設けられ、リセットドレインRD408が設けられている。図11bのポテンシャル図に示すように、上記実施の形態1と同様、各転送ゲート410,411,413において、ポテンシャルが低くなっており、他の各領域で高くなっている。そして、接続ダイオードCD405とDCバイアス電圧VFB461の印加により、High状態の場合に、電荷がDCバイアス電圧印加部側にリセットされることになる。図12に示すように、転送パルスGSの印加開始タイミングから、次の転送パルスGSの印加開始までが1frameであり、パルス状のバイアス電圧の印加が終了した直後から、次の転送パルスGSが印加開始されるまでの間が蓄積時間となる。具体的に、図12に示すように、先ず、転送パルスGSを全ての画素部400の各転送ゲートGS410に一括で印加する。これにより、接続ダイオードCD405の信号電荷を一斉に蓄積ダイオードSD406に転送させるタイミングt12‘。次に、パルス状のバイアス電圧VFBを、上部電極442を介して光電変換膜441に対して印加する。これにより、High状態のときにpin構造を有する光電変換膜441と蓄積ダイオードSD406の電位が順方向となり、蓄積ダイオードSD406の電荷がリセットされるタイミングt11。Low状態のときには、上部電極442を介して光電変換膜441に適正な光電流光電変換効率が得られるようにバイアス電圧が印加される。ここで、例えば、High状態は3V~5V、Low状態は0V~-5Vに設定される。次に、n行目の画素部400における各フローティングディフュージョン407に対して、リセットゲートパルスである転送パルスRSnが印加される前であるので、n行目の各画素部400における各フローティングディフュージョン407の電荷状態がリセットされるタイミングt13。次に、転送パルスRSnを印加し、n行目の画素部400における各転送ゲートTX411に対して、転送パルスTXnを印加する。これにより、n行目の各画素部400において、蓄積ダイオード406からフローティングディフュージョン407に信号電荷が転送されるタイミングt14。同様に、n1行目の画素部400における各転送ゲートRS,TX413,411に対して、転送パルスRSn1,TXn1を印加する。これにより、n1行目の画素部400における各フローティングディフュージョン407の電荷状態がリセットされ、蓄積ダイオード406からフローティングディフュージョン407に信号電荷が転送されるタイミングt15。ここで、パルス状のバイアス電圧VFB、および転送パルスGSは、全画素部400に一斉に印加される電圧およびパルスであり、その他のパルスRSn、TXn、RSn1、TXn1、は、逐次読み出し動作に従う各行単位に印加されるパルスである。次に、図13a~eの動作ポテンシャルの概略図を用いて、実施の形態2に係る固体撮像装置のグローバル電子シャッター動作を説明する。ここで、図13aは、全画素部400の接続ダイオード405の電荷を一括リセット受光部の信号電荷を一括リセットした時t=t11の画素部の動作ポテンシャルを示し、図13bは、全画素部400の接続ダイオード405の電荷を一括リセット後に、接続ダイオード405に新たに蓄積された信号電荷を全画素部400の蓄積ダイオード406に対して一斉に、且つ、一括して転送した時t=t12の画素部400の動作ポテンシャルを示し、図13cは、n行目ここでは、転送パルスTXn,RSnが印加される行の画素部400における蓄積ダイオード406の信号電荷をフローティングディフュージョン407に転送する前に、フローティングディフュージョン407をリセットした時t=t13の画素部400の動作ポテンシャルを示し、図13dは、逐次読み出しのタイミングに従って、n行目の画素部400における蓄積ダイオード406の信号電荷をフローティングディフュージョン407に転送した時t=t14の画素部400の動作ポテンシャルを示し、図13eは、n1行目ここでは、転送パルスTXn1,RSn1が印加される行の画素部400における蓄積ダイオード406の信号電荷をフローティングディフュージョン407に転送する前に、フローティングディフュージョン407をリセットした時t=t15の画素部400の動作ポテンシャルを示す。先ず、図13aに示すように、タイミングt11において、パルス状のバイアス電圧VFBが光電変換膜441に印加される。ここで、パルス状のバイアス電圧VFBは、全画素部400における各光電変換膜441に対して一斉に印加される。これにより、全ての画素部400において、pin構造を有する光電変換膜441と蓄積ダイオードSD406の電位が順方向となり、全画素部400の蓄積ダイオードSD406の信号電荷が一斉にリセットされる。これにより、グローバル電子シャッターの読み出し蓄積時間の開始が開始される。次に、図13bに示すように、タイミングt12において、転送パルスGSがON、バイアス電圧VFBがOFF、転送パルスTXTXn,TXn1,がOFFである。そして、転送パルスGSがONされ、全画素部400の転送ゲートGS410に対して一斉に印加される。これにより、全画素部400における接続ダイオードCD405の信号電荷が一斉に、蓄積ダイオードSD406に転送され、一時蓄積される。これにより、グローバル電子シャッターの読み出しが終了蓄積時間の終了する。なお、パルス状のバイアス電圧VFBがOFFになった直後のタイミングt11‘から、転送パルスGSがONになった直後のタイミングt12’までの蓄積時間が電子シャッター時間となり、任意の時間に設定することができる。次に、全画素部400における蓄積ダイオード406に対して、一斉に電荷転送し、蓄積ダイオード406に蓄積されている信号電荷を、逐次読み出しでフローティングディフュージョン407を介して外部に読み出す説明に移る。図13cに示すように、タイミングt13において、転送パルスGSおよびバイアス電圧VFBはOFF、パルスRSnはON、パルスTXnはOFFの状態である。そして、パルスRSnがONされ、リセットゲートである転送ゲートRS413に印加されることにより、フローティングディフュージョンFD407内の不要な電荷がリセットされ、リセット後の電位はドレイン電圧VDDとなる。次に、蓄積ダイオード406の信号電荷をフローティングディフュージョン407に転送する。図13dに示すように、タイミングt14において、パルスGSおよびバイアス電圧VFBはOFFであり、パルスTXnはON、パルスRSnはOFFである。そして、パルスTXnがONされ、転送ゲートTXnに印加されることにより、パルスTXnが印加された行の画素部400における各蓄積ダイオードSD406の電子シャッター後の信号電荷が、フローティングディフュージョン407に転送される。ここで、転送されてきた信号電荷の量に応じて、フローティングディフュージョン407の電位がVDDから変化する。この電位変化をソースフォロワーよりなる増幅トランジスタSF416を介して映像信号として外部に読み出す。次に、n1行目における、蓄積ダイオードSD406に蓄積されている信号電荷の逐次読み出しに移る。図13eに示すように、タイミングt15において、パルスGSおよびバイアス電圧VFBはOFFであり、パルスRSn1がON、パルスTXn1がOFFである。そして、パルスRSn1がONされ、n1行目の画素部400におけるリセットゲートである転送ゲートRS413に印加されることにより、フローティングディフュージョンFD407内の不要な電荷はリセットされ、リセット後の電位はドレイン電圧VDDとなる。これ以降は、図13c~図13eの逐次読み出しの駆動サイクルを、全ての行の画素部400から信号電荷を読み出すまで繰り返し、電子シャッター動作で任意の蓄積時間で撮像した画像の読み出しを終了する。3.効果本実施の形態に係る固体撮像装置においても、層間絶縁膜422上に形成された光電変換膜441を有し、半導体基板401内に形成された蓄積ダイオード406と占有面積という点においてトレードオフの関係にはない。このため、十分な受光部容量と十分な蓄積ダイオード406の容量との両立が可能である。よって、本実施の形態に係る固体撮像装置においても、グローバル電子シャッター機能を備える固体撮像装置において、画素部400のサイズの微細化によっても、十分な光電変換部の面積を確保することができ、高い感度を実現することができる。本実施の形態に係る固体撮像装置では、上記実施の形態1に係る固体撮像装置1と異なり、各画素部400において、接続ダイオード405に対してオーバーフロードレインを設けていない。そして、上記駆動方法の欄での説明のように、バイアス電圧印加部から、上部電極442を介して光電変換膜441に対してバイアス電圧を印加することにより、High状態のときにpin構造の光電変換膜441と蓄積ダイオード406の電位が順方向となることから、蓄積ダイオード406の電荷が一斉リセットされる。よって、本実施の形態に係る固体撮像装置では、グローバル電子シャッター機能を備え、且つ、上記実施の形態1に係る固体撮像装置1よりも、さらに蓄積ダイオード406の占有面積を大きくとることができる。以上のように、本実施の形態に係る固体撮像装置でも、グローバル電子シャッター機能を備え、動きのある撮影においても、高い画質での撮像が可能であり、グローバル電子シャッター機能を備えながら、高い感度を有する。また、本実施の形態に係る固体撮像装置においても、上記実施の形態1に係る固体撮像装置1と同様に、下部電極440が遮光性材料から形成されており、接続ダイオード405およびフローティングディフュージョン407、さらには、蓄積ダイオード406が、下部電極440の下方において、当該下部電極440により上方が覆われる領域内に形成されている。よって、本実施の形態に係る固体撮像装置でも、偽信号電荷の混入が生じることがなく、高い画質を得ることができる。また、本実施の形態に係る固体撮像装置においても、画素分離部500において、金属配線447が形成されており、画素分離部500における下部電極440が存在しない領域からの光の入射も防止される。4.製造方法本実施の形態に係る固体撮像装置の製造方法について、上記実施の形態1に係る固体撮像装置1の製造方法との差異を中心に、図14および図15を用い説明する。図14aに示すように、半導体基板401に対して、その表層部分に素子分離機能を有するSTIShallowTrenchIsolation402およびチャネルストッパ403を形成する。これらの形成方法および条件については、上記実施の形態1と同様とすることができる。次に、p型の半導体基板401の表層部分にn型の不純物を拡散させ、接続ダイオードCD4050、蓄積ダイオードSD406、フローティングディフュージョン407、およびリセットドレイン408を同時に形成する。これについても、上記実施の形態1と同様の方法および条件を用いることができる。そして、接続ダイオードCD4050、蓄積ダイオードSD406の各々に対応する表層部分にピニング層4300,431を形成する。次に、図14bに示すように、熱酸化、またはプラズマ酸化等により、例えば、膜厚5nm~10nmでゲート酸化膜4040を形成する。このゲート酸化膜4040は、各転送ゲートGS,TX,RS410,411,413を構成要素とするトランジスタのゲート酸化膜となるものである。そして、熱CVDまたはプラズマ酸化等により、Poly-Si膜を、例えば、100nm~200nmの厚みで堆積させ、その後に一般的なフォトリソグラフィ技術によって、所定のレジストパターンを形成する。そして、Poly-Si膜を選択的にエッチングすることにより、Poly-Si膜からなる転送ゲートGS,TX,RS410,411,413、および増幅TrゲートSF412を形成する。なお、ゲート酸化膜4040を形成した後に、フローティングディフュージョン407上の一部を開口し、Poly-Si膜で構成される増幅Trゲート412を形成して、フローティングディフュージョン407と増幅Trゲート412の電気的接続をとっている。これについても、上記実施の形態1と同様である。次に、図14cに示すように、CVD酸化膜よりなる層間絶縁膜420を、例えば、500nm~1000nmの膜厚で形成する。そして、一般的なフォトリソグラフィ技術とエッチング技術とによって、所定の位置に、コンタクト孔を開口する。開口されたコンタクト孔に対して、タングステンWからなるプラグを埋め込み、タングステンWプラグであるコンタクトプラグ423を形成し、接続ダイオードCD405、蓄積ダイオードSD406、およびリセットドレイン408との電気的接続を形成する。ここで、上記実施の形態1と同様に、接続ダイオードCD405上のピニング層4300の一部をn型の層に変換する。次に、例えば、ダマシン法を用い、150nm~200nmの膜厚で、銅Cuよりなる配線426を形成する。なお、通常のアルミニウムAlからなる配線を形成することも可能であり、その場合には、200nm~300nmの配線膜厚となる。続いて、上記同様の工程を繰り返すことにより、層間絶縁膜421,422、コンタクトプラグ424,425、および配線427を形成し、多層配線の形成を終了する。次に、図15aに示すように、アルミニウムAlやタングステンW、モリブデンMo、TiNなどからなり、画素部400毎に区画された、膜厚100nm~300nmの下部電極440を形成する。そして、下部電極440を形成した後に、下部電極440上に対して、プラズマCVDやスパッタリング、あるいは塗布装置で、所定のエネルギーギャップを有するα―Si膜や無機の光電変換膜を数10nm~数100nm堆積させ、n型のブロッキング層4411を形成する。例えば、α―Si膜を採用する場合には、具体的なエネルギーギャップとして、a-Si1-xCx:xの比率を変えてバンドギャップを制御することにより、ブロッキング層4411が得られる。次に、図15bに示すように、ブロッキング層4411上に、プラズマCVDやスパッタリング、あるいは塗布装置で、撮像目的に応じた分光感度特性を有するα―Si膜や無機の光電変換機能を有する膜を100nm~1μmの厚みで堆積させ、イントリンシックi層である光電変換膜4412を形成する。そして、イントリンシックi層である光電変換膜4412上に、プラズマCVDやスパッタリング、あるいは塗布装置で、所定のエネルギーギャップを有するα―Si膜や無機の光電変換機能を有する膜を数10nm~数100nmの厚みで堆積させ、p型のブロッキング層4413を形成する。例えば、α―Si膜を採用する場合には、具体的なエネルギーギャップを、a-Si1-xCx:xの比率を変えてバンドギャップを制御することにより、ブロッキング層4413が得られる。次に、p型のブロッキング層4413上に、スパッタリングやCVDで、ITOやZnOによって構成され、例えば、数10nm~数100nmの膜厚の上部電極442を形成する。そして、同じくスパッタリングやCVDで、例えば、膜厚100nm~300nmのアルミニウムAlやタングステンW、モリブデンMoなどの金属膜を堆積し、その後に、一般的なフォトリソグラフィ技術とエッチング技術とにより、金属膜をエッチングすることによって、上部電極442上の画素分離部500に、メッシュ状の金属配線447を形成する。さらに、CVD酸化膜やプラズマ酸化膜よりなる保護膜448を形成する。次に、図15cに示すように、保護膜448上に、透明の有機膜よりなる平坦化膜450、顔料を含んだ有機膜よりなるカラーフィルタ層451、および透明の有機膜よりなる平坦化膜452、さらに透明の有機膜よりなるマイクロレンズ453を順に形成して、固体撮像装置が完成する。その他の事項上記実施の形態1に係る固体撮像装置1では、画素部100毎にオーバーフロードレイン109を設ける構成としたが、二つの画素部100、あるいはそれ以上の数の画素部100で、一つのオーバーフロードレインを共有する構成とすることもできる。同様に、リセットドレイン108,408についても、一つの画素部あるいはそれ以上の数の画素部で、一つのリセットドレインを共有する構成とすることもできる。また、上記実施の形態1,2に係る固体撮像装置では、画素アレイ10,において、複数の画素部100,400が行列状に配されている構成としたが、画素部の配列構成はこれに限定されるものではなく、例えば、ハニカム状に配列されていてもよい。また、上記実施の形態1,2に係る固体撮像装置では、マイクロレンズ153,453が最もトップ側に各一つ設けられている構成としたが、凸レンズと凹レンズとの組み合わせ、あるいは、凸レンズと凸レンズの組み合わせ、さらには、凹レンズと凹レンズの組み合わせとすることも可能である。"