半導体基板上に画素が形成された受光素子であって、光を受光するための受光層と、前記受光層内に位置するpn接合と、前記画素と該画素の周囲とを溝によって隔てるメサ構造とを備え、前記メサ構造の溝の壁面にわたって、前記pn接合の端が該溝の壁面に露出しないように不純物壁面層が形成されていることを特徴とする、受光素子。前記画素は、前記pn接合に対して前記半導体基板と反対側に第1導電型領域を含み、該第1導電型領域に第1導電側電極がオーミック接触しており、前記メサ構造の溝の壁面に、第1導電型の不純物が導入された第1導電型壁面層が形成されていることを特徴とする、請求項1に記載の受光素子。前記pn接合から前記半導体基板側の受光層の範囲における前記第1導電型壁面層の第1導電型不純物の濃度が、前記第1導電側電極がオーミック接触している領域の第1導電型不純物の濃度よりも小さいことを特徴とする請求項2に記載の受光素子。前記pn接合から前記半導体基板側の受光層の範囲における前記第1導電型壁面層の第1導電型不純物の濃度が5e17cm-3以下であることを特徴とする、請求項3に記載の受光素子。前記半導体基板に接して第2導電型のバッファ層を備え、該バッファ層は前記メサ構造の溝に露出する部分を有し、該溝に露出する表面に前記第1導電型壁面層と同じ第1導電型不純物が導入されながら、前記第2導電型を維持することを特徴とする、請求項2~4のいずれか1項に記載の受光素子。前記画素は、前記pn接合に対して前記半導体基板と反対側に第1導電型領域を含み、該第1導電型領域に第1導電側電極がオーミック接触しており、前記メサ構造の溝の壁面に、第2導電型の不純物が導入された第2導電型壁面層が形成されていることを特徴とする、請求項1に記載の受光素子。さらに、前記メサ構造の溝の不純物壁面層を覆うように被覆層が形成されていることを特徴とする、請求項1~6のいずれか1項に記載の受光素子。前記受光素子はIII-V族半導体基板上における前記受光層を含むIII-V族半導体積層体によって形成されることを特徴とする、請求項1~7のいずれか1項に記載の受光素子。前記第1導電型不純物が亜鉛Znであることを特徴とする、請求項1~8のいずれか1項に記載の受光素子。前記受光層が、InGaAs/GaAsSbのタイプ2多重量子井戸構造を有することを特徴とする、請求項1~9のいずれか1項に記載の受光素子。画素を有する受光素子の製造方法であって、半導体基板上に、光を受光するための受光層を含む半導体積層体を形成する工程と、前記画素となる領域を周囲から隔てるように溝を設けてメサ構造を形成する工程と、前記メサ構造の溝の壁面に不純物を導入して不純物壁面層を形成する工程とを備えることを特徴とする、受光素子の製造方法。前記メサ構造の形成工程において、前記溝の部分に開口を有するマスクパターンを設けてドライエッチングにより該溝を設け、次いで、前記不純物壁面層の形成工程において、前記マスクパターンをそのままにして前記溝が設けられた中間品を不純物を導入するための炉に入れて、前記マスクパターンをマスクとして前記不純物壁面層を形成することを特徴とする、請求項11に記載の受光素子の製造方法。しかし、実際にはメサ構造の溝の壁面を上述の保護膜で完全に被覆することはできず、リーク電流を防ぐことは難しい。メサ構造の溝の壁面を半導体層や絶縁膜で被覆するとき、メサエッチングのプロセス室から、半導体層の成膜室OMVPE室、MBE室などまたは絶縁膜の形成室プラズマCVD室などに移動する間にメサ壁面が酸化、および/または、不純物汚染、をこうむり、メサ構造の溝の壁面と保護膜との間に電流のリークパスが形成される。また、多くの場合、受光素子は複数の半導体層の積層構造からなり、メサエッチングするとき、各半導体層の材料の相違でエッチングされる量が異なるので、メサ構造の溝の壁面に凹凸ができる。凹凸のできた壁面を被覆することは難しく、微小な隙間ができる。この微小な隙間がリーク電流の原因となる。さらに、保護膜自体が応力を生じるおそれもあり、この応力も電流リークを助長する。これまでのところメサ構造の溝の壁面への保護膜被覆による方法では、確実にリーク電流を抑制することは難しい。本発明は、フィルファクタの大きいメサ構造を採用した上で、メサ構造の溝の壁面におけるリーク電流を抑制することができる受光素子、およびその受光素子の製造方法を提供することを目的とする。本発明の受光素子は、半導体基板上に画素が形成された受光素子であって、光を受光するための受光層と、受光層内に位置するpn接合と、画素と該画素の周囲とを溝によって隔てるメサ構造とを備え、メサ構造の溝の壁面にわたって、pn接合の端が該メサ構造の壁面に露出しないように不純物壁面層が形成されていることを特徴とする。上記の構成によれば、不純物壁面層がなければ受光層内のpn接合の端はメサ構造の溝壁面に露出するが、不純物壁面層がメサ構造の溝の壁面に形成されるので、pn接合の端が壁面に露出することはない。pn接合の端は、不純物壁面層の厚みだけ壁面から内側に位置することになる。すなわちpn接合の端から溝の壁面を経て電流がリークする経路が不純物層によって遮断される。このため、メサ構造によってフィルファクタを向上させながら、リーク電流を抑制することができる。上記の不純物壁面層によるpn接合の保護は、メサエッチングした後、その溝の壁面に不純物を導入するだけで、追加して膜を壁面に形成する必要がない。このため、別の半導体層や保護膜を壁面に形成する場合に比べて、隙間などを生じる余地はなく、確実に再現性よく電流リークを抑制することができる。不純物壁面層によるpn接合の端の露出の防止は、この隙間を生じる余地がないという点で画期的といってよい。さらに、メサ構造はプレーナ型フォトダイオードに対して次の点で優位性を有する。プレーナ型フォトダイオード作製のために選択拡散をしなければならないが、量産効率を高めるために大口径の半導体基板を用いる場合、その大口径の半導体基板エピタキシャルウエハを収納するやはり径を大きくした石英管が必要となる。石英管内にマスクパターンを設けた半導体基板エピタキシャルウエハとZn原料などの不純物原料とを封入して不純物を選択拡散し、その後、石英管を破壊してエピタキシャルウエハを取り出す。大きな径の石英管は高価であり、量産効率効能のメリットを帳消しにしてしまう。メサ構造における不純物の導入は、エピタキシャル成長中にドーピングによって行うので、石英管は不要であり、上記の問題は生じない。また、メサ構造は、上述のように、pn接合をエピタキシャル成長において作り込むのでpn接合位置の制御性に優れている。pn接合位置がずれると、感度や応答速度のバイアス電圧依存性が変化するため製品の特性の安定性に影響を及ぼすので、pn接合位置を精度よく配置できることは製品のレベルアップに直結する。受光素子は単一の画素からなる場合、メサ構造の溝は、受光素子の周縁から画素を隔てるために設けられる。すなわち画素の周囲は受光素子の周縁である。また、複数の画素が配列される受光素子アレイの場合は、溝は隣合う画素との間に、画素相互を隔てるように設けられる。なお、上記のpn接合は、次のように、広く解釈されるべきである。受光層内において、画素電極が設けられる不純物領域と接してpn接合を形成する反対導電型領域では、真性半導体とみなせるほど低い不純物領域i領域と呼ばれるであってもよい。したがって、画素電極が設けられる領域がp型領域の場合は、pn接合もしくはpi接合でもよく、また画素電極が設けられる領域がn型領域の場合はnp接合もしくはni接合でもよい。すなわち上記のpn接合は、pi接合またはni接合などであってもよく、さらに、これらpi接合またはni接合におけるp濃度またはn濃度が、その接合の位置において非常に低い場合も含むものである。前記画素は、前記pn接合に対して前記半導体基板と反対側に第1導電型領域を含み、該第1導電型領域に第1導電側電極がオーミック接触しており、メサ構造の溝の壁面に、第1導電型の不純物が導入された第1導電型壁面層が形成されることができる。これによって、画素電極がオーミック接触する領域に大きな影響を及ぼすことなく不純物層を容易に形成することができる。第1導電型壁面層が形成されている場合において、pn接合から半導体基板側の受光層の範囲における第1導電型壁面層の第1導電型不純物の濃度が、第1導電側電極がオーミック接触している領域の第1導電型不純物の濃度よりも小さいようにできる。これによって、pn接合の端の露出を防止しながら、溝の壁面における結晶性の低下を防止し、かつ、たとえばバッファ層に画素電極と対をなすグランド電極を設けるときにそのグランド電極の導電性を阻害しないようにできる。pn接合から半導体基板側の受光層の範囲における第1導電型壁面層の第1導電型不純物の濃度を5e17cm-3以下とするのがよい。受光層が、InGaAs/GaAsSb、InAs/GaSbなどの多重量子井戸構造を有する場合、5e17cm-3よりも高い不純物濃度では、多重量子井戸が崩れて結晶性が劣化して、逆にリーク電流が増える。半導体基板に接して第2導電型のバッファ層を備え、該バッファ層はメサ構造の溝に露出する部分を有し、該溝に露出する表面に第1導電型壁面層と同じ第1導電型不純物が導入されながら、第2導電型を維持することができる。バッファ層には画素電極と対をなす電極グランド電極を形成する場合がある。グランド電極なので画素ごとに設ける必要はなく、すべての画素に共通に1つのグランド電極を設ける。少なくともこのグランド電極を形成する位置は、第2導電型を維持しておく必要がある。この場合、半導体基板は、第2導電型でも半絶縁性でも、どちらでもよい。また、第2導電型とした半導体基板の裏面にグランド電極を設ける場合もあるが、この場合もバッファ層は第2導電型を維持しておかないと、pn接合に逆バイアス電圧をかけにくくなる。画素は、前記pn接合に対して前記半導体基板と反対側に第1導電型領域を含み、該第1導電型領域に第1導電側電極がオーミック接触しており、メサ構造の溝の壁面に、第2導電型の不純物が導入された第2導電型壁面層が形成されることができる。上記の構成は、溝の壁面に画素領域と同じ導電型の不純物を導入してpn接合を保護する。しかし、pn接合の保護のためには、溝の壁面に、画素領域と反対導電型の不純物を導入してもよい。これによって、不純物層を形成する上での選択肢を増やすことができる。さらに、メサ構造の溝の壁面の不純物層を覆うように被覆層が形成されていてもよい。不純物層を被覆する被覆層をさらに設けることで、保護の程度を高めることができる。受光素子はIII-V族半導体基板上における受光層を含むIII-V族半導体積層体によって形成されることができる。これによって、InP基板等を用いて、近赤外~赤外域を受光対象として、電流リークが少なく感度が高い受光素子を得ることができる。第1導電型不純物を亜鉛Znとすることができる。これによって、使用実績が豊富で、多くの関連データが蓄積されているZnを用いて、高精度で能率良く、電流リークが少なく感度が高い受光素子を得ることができる。受光層がInGaAs/GaAsSbのタイプ2多重量子井戸構造を有することができる。多重量子井戸構造ではメサエッチングによって形成された溝の壁面に微細な凹凸が顕著に生じやすい。半導体膜や保護膜などによって、壁面を被覆しようとしても微細な凹凸を完全に覆い切れるものではない。一方、本発明の不純物を壁面に導入して不純物壁面層を形成する場合、不純物は凹凸表面に侵入して、凹凸表面を被覆し、かつ、間違いなくpn接合の端の露出を防止することができる。このため、本発明の受光素子は、多重量子井戸構造の受光層を備える場合に非常に好適である。InGaAs/GaAsSbのタイプ2多重量子井戸構造の受光層は、水、生体、食品等の重要な吸収スペクトルが位置する近赤外域~赤外域に良好な感度をもつ。要は、近赤外域~赤外域に良好な感度をもち、かつ電流リークが小さい受光素子を得ることができる。また、上記の波長域は宇宙光などの波長域にも該当するので、夜間の視界支援装置にも有用である。本発明の受光素子の製造方法は、画素を有する受光素子を製造する。この製造方法は、半導体基板上に、光を受光するための受光層を含む半導体積層体を形成する工程と、画素となる領域を周囲から隔てるように溝を設けてメサ構造を形成する工程と、メサ構造の溝の壁面に不純物を導入して不純物壁面層を形成する工程とを備えることを特徴とする。これによって、不純物壁面層を簡単にメサ構造の溝壁面に形成することができる。上記したように、不純物をメサ構造の壁面に導入するプロセスは、隙間などを生じる余地はなく、また、この不純物導入プロセス自体、半導体層や保護膜を溝の壁面に形成するプロセスよりも、非常に容易である。これにより、簡単なプロセスによって確実にpn接合の露出を防止して電流リークを抑制することができる。上述のように、この受光素子は単一の画素からなる受光素子でもよいし、複数の画素がアレイ化された受光素子でもよい。メサ構造の溝の配置については、上記したとおりである。メサ構造の形成工程において、溝の部分に開口を有するマスクパターンを設けてドライエッチングにより該溝を設け、次いで、不純物壁面層の形成工程において、マスクパターンをそのままにして溝が設けられた中間品を不純物を導入するための炉に入れて、マスクパターンをマスクとして不純物壁面層を形成することができる。これによってメサ構造および不純物壁面層を効率的に設けることができる。マスクパターンはSiNなどで形成されるのがよい。本発明により、フィルファクタの大きいメサ構造を採用した上で、メサ構造の溝の壁面におけるリーク電流を、簡単な構造により抑制することができる受光素子を得ることができる。実施の形態1-MQW受光層、p型画素と同じ導電型の壁面層の場合-図1は、本発明の実施の形態1における受光素子を示す図であり、複数の画素がアレイ化された受光素子10である。ただし本発明は、図1に示すような複数の画素がアレイ化された受光素子だけでなく、単一の画素単一の受光素子部からなる受光素子も含む。図1によれば、受光素子10は次のIII-V族半導体積層構造を備える。InP基板1/InPバッファ層2/InGaAsとGaAsSbとのタイプ2MQW受光層3/InGaAs濃度分布調整層4/InP窓層5上記のエピタキシャル積層体を形成するとき、図1に示すような分布に合わせて不純物をドーピングしてpn接合15を受光層3に形成する。InP窓層5には、画素電極またはp側電極11をオーミック接触させるため1e18cm-3程度の高濃度pのZnを導入するのがよい。また、MQW受光層3にとって高濃度のp型不純物は結晶性劣化の原因になるので、5e16cm-3以下に低く抑えるのが望ましい。エピタキシャル成長中のドーピングにおいて、不純物はエピタキシャル成長中にもMQW受光層3内へ熱拡散して結晶性を低下させる。このため、低濃度不純物のMQW受光層3からその上のエピタキシャル層へと急峻に不純物濃度を高めることは好ましくない。ただし、エピタキシャル成長温度が500°Cより低温では熱拡散を抑えることができるので、その場合には濃度分布調整層4は無しで済ますこともできる。バッファ層2は、画素電極11と対をなすグランド電極を設けるためにn型領域とする。上述したように、pn接合15を挟んで、画素電極11側と反対側にいる受光層3の基板1側の範囲では、真性半導体とみなせるほど低い不純物領域i領域と呼ばれるであってもよい。pn接合とはいいながら、実質的にはpi接合となり、いわゆるpin型フォトダイオードとなる。したがって、MQW受光層3内のpn接合15は、低濃度のp-型領域とi型領域とによって形成される。これは、このあと説明するように、p型壁面層8によってpn接合15の露出を防ぐ上で、非常に好都合である。p型領域のInP窓層5にはAuZnによるp側電極11が、またn型領域InPバッファ層にはAuGeNiのn側電極グランド電極12が、それぞれオーミック接触するように設けられている。この場合、InP基板1にはn型不純物がドープされてもよいし、半絶縁性であってもよい。InP基板1の裏面には、またSiONの反射防止膜35を設け、光の反射を防止する。<本実施の形態におけるポイント>画素Pの独立性を得るために、画素Pの間に溝7を設けたメサ構造を有する。その上で、溝7の壁面にわたってZnを導入したp型壁面層8を形成する。p型壁面層8における不純物は、言うまでもなく、画素電極11がオーミック接触するInP窓層5の導電型と同じである。しかも、上述のようにpn接合15は、低濃度のp-型領域3aとi型領域3bとで形成される。このi型領域3bでは、不純物を導入しないにも関わらず、n型キャリアが2e15cm-3程度分布するのが普通である。p型壁面層8は、このi型領域3bのn型キャリア2e15cm-3程度を相殺してp型領域とするのに必要なp型不純物濃度を持たなければならない。このために、p型壁面層8は、たとえば5e15cm-3以上、またより確実には1e16cm-3程度以上のp型不純物濃度とするのがよい。一方、p型壁面層8のp型不純物濃度が5e17cm-3を超えると多重量子井戸構造の結晶性が劣化してかえって電流リークが増大するおそれを生じる。このため、p型壁面層8のp型不純物濃度は5e15cm-3以上もしくは1e16cm-3程度以上で、5e17cm-3以下とするのがよい。また、p型壁面層8は、厚みは0.1μm~1μm程度とすることで、確実に、pn接合15の端が溝の壁面に露出することを防止することができる。p型不純物を溝7の壁面に導入するだけなので、別の半導体膜や保護膜などで被覆しようとする場合に比べて、隙間などを生じる余地はない。これによって、メサ構造によってフィルファクタを向上させながら、電流リークを簡単な構造によって確実に抑制することができる。フィルファクタは、たとえば画素ピッチ30μmの場合、従来のプレーナ型では半径9μm程度の円面積254μm2でフィルファクタ28であったのに対して、メサ構造では24μm×24μmの正方形面積576μm2でフィルファクタ64と画期的に向上させることができる。なお、図1に示すように、InPバッファ層2はn導電型であり、n型キャリア濃度が1e18cm-3程度とされている。このため、上記のp型壁面層8のp型不純物濃度5e17cm-3以上もしくは1e16cm-3程度以上で、5e17cm-3以下が導入されても、バッファ層2の導電型が反転したり、導電性に大きな変化が生じることはない。本実施の形態における受光素子10では、画素電極11が配置される窓層5の領域はp導電型であり、不純物壁面層8はp導電型であり、両者が同じ導電型の場合である。図2aおよびbは、図1に示す受光素子10の溝7の壁面を拡大した模式図である。図2aに示すように、InGaAs/GaAsSbのタイプ2MQW受光層3では、InGaAsとGaAsSbとで、メサエッチングドライエッチングにおけるエッチング速度が異なるので、壁面に凹凸が生じる。MQW受光層3の各層の厚みは5nm程度であるので、非常に微細な凹凸ができる。従来のように、別の半導体膜や酸化膜や窒化膜によってこのような微細な凹凸を完全に被覆することは不可能である。別の半導体膜と壁面との間に、上記凹凸に起因する隙間が発生することは避けられず、電流リークを減らすことはできない。しかし、微細な凹凸があっても、不純物の導入では、図2bに示すように凹凸の凹状角部や凹壁面からも不純物が拡散してMQW受光層3内に侵入する。このため不純物侵入のフロントラインは、凸部と凹部とがあっても平均化されて滑らかになり、どこの表面からも必ず所定深さ侵入することになる。このため、凹凸があっても不純物壁面層8は問題なく所定深さ形成することができ、隙間が発生する余地はない。図2aにおいて、pn接合またはpi接合15は、受光層3において、p-型層上部3aとi型層下部3bとの境界に形成される。ドーピングしないi型層下部3bは、上述のようにn型キャリア濃度を2e15cm-3程度有するが、p型壁面層8のp型不純物濃度を、5e15cm-3以上もしくは1e16cm-3以上で、5e17cm-3以下とすることで、余裕をもって相殺して壁面の所定深さをp型とすることができる。p-型層上部3aはもともとp型である。そして、p型壁面層8は、壁面に厚み0.1μm~1μmで形成される。このため、pn接合またはpi接合の端は、p型壁面層8の厚み分だけ内部に、壁面全体にわたって、押し込まれる。したがってpn接合15が、溝7の壁面に露出することはない。次に、図3および図4に基づいて、本実施の形態における受光素子の製造方法を説明する。まず、InP基板1上に、InPバッファ層2/タイプ2MQW受光層3/InGaAs濃度分布調整層4/InP窓層5、からなるエピタキシャル積層体を形成する。エピタキシャル成長しながら、図1に示す不純物濃度分布になるように、不純物をドーピングする。次いで、図4に示すように、溝7に対応する領域に開口を設けたメサエッチング用マスクパターン36を形成する。次いで、ドライエッチングによって溝7を設けるようにしてメサ構造を形成する。溝7の形成では、SiCl4四塩化ケイ素を用いてドライエッチングし、このとき生じたドライエッチングによるダメージ層をHBr臭化水素酸によって除去するのがよい。このあとp型壁面層8を形成する工程に入る。メサ構造が形成された中間製品を、不純物導入のためにOMVPEOrganicMetalVaporPhaseEpitaxy炉に装入して、アルシンAsH3、ホスフィンPH3とともに、ジエチル亜鉛DEZnやジメチル亜鉛DMZnを流す。これによって、p型不純物が溝7の壁面に所定深さ導入されることで、p型壁面層8が形成される。上記のMQW受光層3における壁面の凹凸だけでなく、実施の形態2において説明するように、狭隘なメサ構造の溝の壁面に、別の半導体膜等を形成する際に困難性もある。実施の形態2で説明する別の保護膜を形成する困難性、および本発明における不純物壁面層を形成する容易性については、この実施の形態1にもそのまま当てはまる。さらに、プレーナ型フォトダイオード作製のために選択拡散をしなければならないが、量産効率を高めるために大口径の半導体基板を用いる場合、その大口径の半導体基板エピタキシャルウエハを収納するやはり径を大きくした石英管が必要となる。石英管内にマスクパターンを設けた半導体基板エピタキシャルウエハとZn原料などの不純物原料とを封入して不純物を選択拡散し、その後、石英管を破壊してエピタキシャルウエハを取り出す。すなわちこの石英管は消耗品であり、選択拡散ごとに新品を用いる。大きな径の石英管は高価であり、量産効能向上のメリットを帳消しにしてしまう。一方、本発明におけるメサ構造における不純物の導入は、エピタキシャル成長中にドーピングによって行うので、石英管は不要であり、上記の問題は生じない。図2aおよび図4に示すように、p型不純物は、このときInPバッファ層2が溝7に露出する部分にも導入される。しかし、上記したように、p型壁面層8の形成において導入されるp型不純物の濃度は、5e15cm-3以上もしくは1e16cm-3以上で5e17cm-3以下なので、グランド電極12がオーミック接触するために1e18cm-3程度の高濃度のn型不純物を含むバッファ層の導電型には影響しないし、導電性にも大きな変化は生じない。実施の形態2-単一層の受光層、p型画素と同じ導電型の壁面層の場合-図5は、本発明の実施の形態2における受光素子を示す図であり、複数の画素がアレイ化された受光素子10である。本実施の形態は、受光層3は単一のIII-V族化合物半導体で形成される。受光層3が単一の半導体層であっても、メサ構造の壁面に、別の半導体膜等を被覆しても完全に覆うことは難しい。それは、溝7という狭隘な箇所なので、被覆膜となる物質の流れにおいて死角となる場所が生じるのは避けられず、また物質流自体が干渉等を生じるからである。これは、半導体膜が形成され厚みを増すほど深刻な問題となる。このため、隙間等は避けられない。この点、上記のように不純物の導入は隙間など生じる余地はなく、p型不純物の導入が進行しても溝7の空間は変化しない。このため容易にp型壁面層8を形成することができ、pn接合またはpi接合15の端の露出を防止することができる。p型壁面層8のp型不純物濃度および厚みについては、実施の形態1と同じである。ただし、受光層3においてMQWに起因する凹凸がないので、深さまたは厚みは少し小さくしてもよい。また、濃度分布調整層4についても、受光層3がMQWではないので必要性は小さくなる。製造方法については、受光層3以外は実施の形態1と同じである。実施の形態3-MQW受光層、n型画素と同じ導電型の壁面層の場合-図6は、本発明の実施の形態3における受光素子を示す図であり、複数の画素がアレイ化された受光素子10である。本実施の形態における積層構造は次のとおりである。p型GaSb基板1/pGaSbバッファ層2/InAsとGaSbとのタイプ2MQW受光層3/n型InAs窓層5タイプ2InAs/GaSbMQW受光層3は、カットオフ波長3μm以上であり、近赤外~中赤外たとえば波長3μm~12μmの光に受光感度をもつ。このMQWは、たとえば単一のInAs/GaSbを1ペアとして、100~300ペア程度形成されるのがよい。InAsおよびGaSbの厚みは、1nm~10nmの範囲、たとえば3nm程度とするのがよい。全体のMQW3のうち、InAs窓層5側の数十ペア3aをn-型層とするためにSiなどのn型不純物をInAsにドープするのがよい。また、GaSb基板1側の数十ペア3cのGaSbにはp型不純物たとえばBeをドープするのがよい。両方の中間の層3bは、iintrinsic型とするために不純物をドープしない。すなわちMQW受光層3を、上から順にn-型3a/i型3b/p-型3cとする。このようなMQW中の導電型分布の形成によって、nipフォトダイオードを得ることができる。pn接合またはni接合は、上記の不純物ドープまたはアンドープにより、MQW3内に形成される。すなわち上記のpn接合またはni接合は、成膜中の不純物ドープの有無または不純物種の切り換え、の界面により形成される。画素Pの電極画素電極11は、n型窓層5にオーミック接触するようにAu/Ge/Ni合金等で形成するのがよい。またグランド電極12は、p型GaSb基板1にオーミック接触するようにTi/Pt/Au合金、AuZn合金等で形成するのがよい。また、図5では、GaSbバッファ層2のn型不純物を1e18cm-3程度の高濃度にして、グランド電極12をGaSbバッファ層2にオーミック接触させている。しかし、GaSb基板1のn型不純物濃度を1e18cm-3程度の高濃度にして、グランド電極12をGaSb基板1にオーミック接触させてもよい。また、窓層5にはInAs層を用い、n型不純物濃度は、上記の画素電極11がオーミック接触するように1e18cm-3程度の高濃度にするのがよい。光は、GaSb基板1の裏面から入射される。GaSb基板1は赤外光を吸収しやすいので、吸収を減らすためにGaSb基板1を数十μm程度の厚みになるように研磨等で薄くする。次いで入射光の反射を防止するためにARAntireflection膜35で研磨したGaSb基板1の裏面を被覆する。本実施の形態における特徴は、実施の形態において示した<本実施の形態におけるポイント>がそのまま当てはまる。図2aおよびbで説明したことも適用される。実施の形態4-MQW受光層、p型画素と逆導電型の壁面層の場合-図7は、本発明の実施の形態4における受光素子を示す図であり、複数の画素がアレイ化された受光素子10である。この受光素子10では、実施の形態1と、導電型も含めて同じエピタキシャル積層構造を有した上で、壁面層の導電型が画素領域のp導電型と逆のn型である点で相違する。すなわち、エピタキシャル積層構造は次のとおりである。InP基板1/InPバッファ層2/InGaAsとGaAsSbとのタイプ2MQW受光層3/InGaAs濃度分布調整層4/InP窓層5電極などの配置および材料についても実施の形態1と同じである。<本実施の形態におけるポイント>図8aおよびbは、本発明のポイントを説明するための図である。aはマスクパターン36の配置下でn型不純物を導入した状態を示す図であり、bはpn接合またはpi接合15の端の部分の拡大図である。本実施の形態では、メサ構造の溝7の壁面にわたって、画素領域またはInP窓層5のp導電型と逆のシリコンSiなどのn型不純物を導入して、n型壁面層8を形成する。上述のようにpn接合15は、低濃度のp-型領域3aとi型領域3bとの界面に形成される。このp-型領域3aでは、p型不純物濃度は5e16cm-3以下、通常1e16cm-3以下とする。これは、InGaAs/GaAsSbタイプ2MQWの結晶性を良好に保つために必要である。n型壁面層8は、このp-型領域3aのp型不純物濃度5e16cm-3程度を相殺してn型領域とするのに必要なn型不純物濃度を持たなければならない。このために、n型壁面層8は、たとえば5e16cm-3程度以上のn型不純物濃度とするのがよい。また、n型壁面層8のn型不純物濃度が5e17cm-3を超えると結晶性が劣化してかえって電流リークが増大するおそれを生じる。このため、n型壁面層8のn型不純物濃度は5e16cm-3以上5e17cm-3以下とするのがよい。そしてn型壁面層8は、厚みは0.1μm~1μm程度とすることで、確実に、pn接合15の端が溝の壁面に露出することを防止することができる。n型不純物を溝7の壁面に導入するだけなので、別の半導体膜や保護膜などで被覆しようとする場合に比べて、隙間などを生じる余地はない。これによって、メサ構造によってフィルファクタを向上させながら、電流リークを簡単な構造によって確実に抑制することができる。図7および図8aに示すように、InPバッファ層2はn導電型であり、溝7に露出している部分にn型不純物が導入されても、まったく影響はない。実施の形態1と実施の形態4とは、不純物壁面層8の導電型が相違するだけで、その他の部分はまったく同じである。本実施の形態によって、不純物壁面層8の導電型の選択肢を広げることができる。実施の形態5-単一層の受光層、p型画素と同じ導電型の壁面層、保護膜プラスの場合-図9は、本発明の実施の形態5における受光素子を示す図であり、複数の画素がアレイ化された受光素子10である。この受光素子10では、実施の形態2と保護膜9がプラスされている点でのみ相違する。実施の形態2において説明した不純物壁面層8による保護に加えて、プラスされた保護膜9によって、より手厚い保護を得ることができる。保護膜9は、半導体膜でもSiN、SiOxなどの絶縁膜であってもよい。厚みは0.1μm~0.5μm程度とするのがよい。上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。