第1の正弦波信号が入力され、前記第1の正弦波信号を第1の矩形波信号に変換する第1のバッファと、前記第1の正弦波信号よりも位相が遅れた第2の正弦波信号が入力され、前記第2の正弦波信号を第2の矩形波信号に変換する第2のバッファと、前記第1及び第2の矩形波信号が入力され、前記第1及び第2の矩形波信号を論理演算して所定のデューティーを有するロジック信号を生成する論理回路と、前記ロジック信号が入力され、前記ロジック信号に基づいて増幅動作するE級電力増幅器と、を具備することを特徴とする送信器。第1の矩形波信号が入力され、前記第1の矩形波信号よりも位相が遅れた第2の矩形波信号を生成する遅延回路と、前記第1及び第2の矩形波信号が入力され、前記第1及び第2の矩形波信号を論理演算して所定のデューティーを有するロジック信号を生成する論理回路と、前記ロジック信号が入力され、前記ロジック信号に基づいて増幅動作するE級電力増幅器と、を具備することを特徴とする送信器。前記遅延回路で行われる位相遅延は、フリップフロップ或いはラッチ回路を用いて行われることを特徴とする請求項2に記載の送信器。前記所定のデューティーは、6以上、38以下の範囲に設定されることを特徴とする請求項1乃至3のいずれか1項に記載の送信器。第1の局部発振信号が入力され、前記第1の局部発振信号を第1の矩形波信号に変換する第1のバッファと、前記第1の局部発振信号よりもλ/4位相が遅れた第2の局部発振信号が入力され、前記第2の局部発振信号を第2の矩形波信号に変換する第2のバッファと、前記第1及び第2の矩形波信号が入力され、前記第1及び第2の矩形波信号を論理演算して25のデューティーを有するロジック信号を生成する2入力AND回路と、前記ロジック信号が入力され、前記ロジック信号に基づいて増幅動作するE級電力増幅器と、を具備することを特徴とする送信器。前記第1及び第2の局部発振信号は、電圧制御発振器により生成され、周波数ミキサに供給されることを特徴とする請求項5に記載の送信器。本発明は、高効率で、高信頼性の送信器を提供することにある。一つの実施形態によれば、送信器は、第1のバッファ、第2のバッファ、論理回路、及びE級電力増幅器が設けられる。第1のバッファは、第1の正弦波信号が入力され、第1の正弦波信号を第1の矩形波信号に変換する。第2のバッファは、第1の正弦波信号よりも位相が遅れた第2の正弦波信号が入力され、第2の正弦波信号を第2の矩形波信号に変換する。論理回路は、第1及び第2の矩形波信号が入力され、第1及び第2の矩形波信号を論理演算して所定のデューティーを有するロジック信号を生成する。E級電力増幅器は、ロジック信号が入力され、ロジック信号に基づいて増幅動作する。以下本発明の実施形態について図面を参照しながら説明する。第1の実施形態まず、本発明の第1の実施形態に係る送信器について、図面を参照して説明する。図1は送受信器を示すブロック図である。図2はバッファを示す回路図である。図3は電力増幅器を示す回路図である。本実施形態では、デューティー25のロジック信号をE級増幅器に入力している。図1に示すように、送受信器1には、電力増幅器11、2入力AND回路12、バッファ13、バッファ14、ローノイズアンプ21、周波数ミキサ22、フィルタ23、復調器24、電圧制御発信器31、PLL回路32、及びフィルタ33が設けられる。送受信器1は、RFトランシーバである。送受信器1は、受信系ではアンテナ2で受信した信号を切り換えスイッチ3を介して入力信号Sinとしてローノイズアンプ21に入力する。送受信器1は、復調器24で復調されたベースバンド信号である信号S14をベースバンド部4に出力する。送受信器1は、ベースバンド部4から出力されるベースバンド信号である信号S22をフィルタ33に入力する。送受信器1は、送信系では電力増幅器11から出力される出力信号Soutを切り換えスイッチ3を介して、アンテナ2に出力する。フィルタ33は、信号S22が入力され、信号S22を帯域制限した変調信号としての信号S23を電圧制御発振器31に出力する。PLL回路32は電圧制御発振器31に一定な周波数を保つための制御信号である信号S21を出力する。電圧制御発振器31は、信号S21及び信号S23が入力され、信号S21及び信号S23に基づいて、局部発振信号Slo1と局部発振信号Slo1に対して90°λ/4位相の遅れた局部発振信号Slo2を生成する。電圧制御発振器31から出力される信号S24は、PLL回路32に帰還入力される。局部発振信号Slo1及び局部発振信号Slo2は、周波数ミキサ22に入力される。局部発振信号Slo1は、バッファ13に入力される。局部発振信号Slo2は、バッファ14に入力される。ローノイズアンプ21は、入力信号Sinが入力され、入力信号Sinを増幅した信号S11を生成する。周波数ミキサ22は、信号S11、局部発振信号Slo1、及び局部発振信号Slo2が入力され、イメージ抑制された信号S12をフィルタ23に出力する。フィルタ23は、信号S12が入力され、信号S12の所定帯域領域のみ通過させた信号S13を復調器24に出力する。バッファ13は、電圧制御発振器31と2入力AND回路12の間に設けられる。バッファ13は、正弦波信号である局部発振信号Slo1が入力され、局部発振信号Slo1を矩形波信号である信号S1に変換して2入力AND回路12に出力する。バッファ14は、電圧制御発振器31と2入力AND回路12の間に設けられる。バッファ14は、正弦波信号である局部発振信号Slo2が入力され、局部発振信号Slo2を矩形波信号である信号S2に変換して2入力AND回路12に出力する。図2に示すように、バッファ13には、コンデンサC1a、抵抗R1a、PchMOSトランジスタPMT1a、PchMOSトランジスタPMT2a、NchMOSトランジスタNMT1a、及びNchMOSトランジスタNMT2aが設けられる。バッファ14には、コンデンサC1b、抵抗R1b、PchMOSトランジスタPMT1b、PchMOSトランジスタPMT2b、NchMOSトランジスタNMT1b、及びNchMOSトランジスタNMT2bが設けられる。バッファ13及びバッファ14は、同一回路構成を有するので、構成素子についてはバッファ13を代表して説明し、バッファ14の構成素子の説明は省略する。コンデンサC1aは、一端に局部発振信号Slo1が入力される。PchMOSトランジスタPMT1aは、ソースが高電位側電源Vddに接続され、ゲートがコンデンサC1aの他端に接続される。抵抗R1aは、一端がコンデンサC1aの他端に接続され、他端がPchMOSトランジスタPMT1aのドレインに接続される。NchMOSトランジスタNMT1aは、ドレインがPchMOSトランジスタPMT1aのドレインに接続され、ゲートがコンデンサC1aの他端に接続され、ソースが低電位側電源接地電位Vssに接続される。PchMOSトランジスタPMT2aは、ソースが高電位側電源Vddに接続され、ゲートがPchMOSトランジスタPMT1aのドレインに接続される。NchMOSトランジスタNMT2aは、ドレインがPchMOSトランジスタPMT2aのドレインに接続され、ゲートがPchMOSトランジスタPMT1aのドレインに接続され、ソースが低電位側電源接地電位Vssに接続される。PchMOSトランジスタPMT2aのドレイン側から信号S1が出力される。2入力AND回路12は、バッファ13及びバッファ14と電力増幅器11の間に設けられる。2入力AND回路12は、信号S1及び信号S2が入力され、信号S1及び信号S2を論理演算してデューティー25のロジック信号である信号S3を生成し、電力増幅器11に出力する。電力増幅器11は、トランジスタをスイッチ動作で使用するE級電力増幅器である。電力増幅器11は、2入力AND回路12と切り替えスイッチ3の間に設けられる。電力増幅器11は、デューティーが25の信号S3が入力され、信号S3に基づいて増幅動作して出力信号Soutを生成し、切り替えスイッチ3に出力する。図3に示すように、電力増幅器11には、電圧バイアス回路41、フィルタ回路42、出力整合回路43、NchMOSトランジスタNMPT1、及びNchMOSトランジスタNMPT2が設けられる。電力増幅器11は、カスコード接続型電力増幅器である。NchMOSトランジスタNMPT1とNchMOSトランジスタNMPT2はカスコード接続される。NchMOSトランジスタNMPT1及びNchMOSトランジスタNMPT2はエンハンスメント型トランジスタである。出力整合回路43は、インダクタL1、インダクタL2、コンデンサC11、及びコンデンサC12が設けられる。インダクタL1は、一端が高電位側電源Vddに接続され、他端がノードN1に接続される。電圧バイアス回路41は、NchMOSトランジスタNMPT1のゲートに所定の電圧を供給する。コンデンサC11は、一端がノードN1に接続され、他端が低電位側電源接地電位Vssに接続される。インダクタL2は一端がノードN1に接続される。コンデンサC12は、一端がインダクタL2の他端に接続され、他端がノードN2に接続される。NchMOSトランジスタNMPT1は、ドレインがノードN1に接続され、ゲートに電圧バイアス回路41から出力される電圧が印加される。NchMOSトランジスタNMPT1は、電圧バイアス回路41から出力される電圧が印加されるとオンし、負荷として機能する。NchMOSトランジスタNMPT2は、ドレインがNchMOSトランジスタNMPT1のソースに接続され、ゲートに信号S3が入力され、ソースが低電位側電源接地電位Vssに接続される。NchMOSトランジスタNMPT2は、信号S3に基づいてオンオフ動作する出力段のトランジスタである。NchMOSトランジスタNMPT2は、高周波で増幅動作するのでゲート長Lg寸法がNchMOSトランジスタNMPT1よりも狭く設定される。例えば、NchMOSトランジスタNMPT2のLgが0.1μmで、NchMOSトランジスタNMPT1のLgが0.6μmに設定される。フィルタ回路42には、インダクタL3、コンデンサC13、及びコンデンサC14が設けられる。フィルタ回路42は、高調波成分を減衰させる。コンデンサC13は、一端がノードN2に接続され、他端が低電位側電源接地電位Vssに接続される。インダクタL3は、一端がノードN2に接続され、他端がノードN3に接続される。コンデンサC14は、一端がノードN3に接続され、他端が低電位側電源接地電位Vssに接続される。ノードN3側から出力信号Soutが出力される。次に、E級電力増幅器の特性及び動作について図4乃至8を参照して説明する。図4は電力増幅器の動作を説明する図である。図4に示すように、局部発振信号Slo1は電圧制御発振器31から出力され、バッファ13に入力される。バッファ13で局部発振信号Slo1が矩形波信号である信号S1ハイレベル期間が50、ローレベル期間が50の信号に変換される。局部発振信号Slo2は局部発振信号Slo1からλ/4位相が遅れ、電圧制御発振器31から出力され、バッファ14に入力される。バッファ14で局部発振信号Slo2が矩形波信号である信号S2ハイレベル期間が50、ローレベル期間が50の信号に変換される。信号S1及び信号S2は2入力AND回路12に入力され、2入力AND回路12で信号S1及び信号S2が論理演算され、ハイレベル期間が25、ローレベル期間が75のデューティー25を有するロジック信号である信号S3が生成される。信号S3はE級電力増幅器11に入力される。E級電力増幅器11は信号S3に基づいて電流をオンオフし、増幅された出力信号Soutを出力する。E級電力増幅器11は、信号S3のハイレベル期間でオンして出力電流Ioutを発生し、出力振幅が一定な出力電圧Voutを発生する。図5は電力増幅器に使用されるMOSトランジスタの特性を説明する図である。図5に示すように、電力増幅器の出力段トランジスタに使用されるMOSトランジスタでは、ゲート長Lg寸法が狭くなるほどft遮断周波数が直線的に増加し、ゲート長Lg寸法が50nm以下になるとソース抵抗の影響により増加率が減少する。一方、Vbkdsドレインーソース間耐圧と高電位側電源電圧Vddはゲート長Lg寸法が狭くなるほど直線的に減少する。なお、Vbkds>Vddである。図6は電力増幅器に使用されるMOSトランジスタの寿命を説明する図である。E級電力増幅器11を構成するNchMOSトランジスタNMPT1及びNchMOSトランジスタNMPT2の寿命は主にドレインソース間電圧の平均値及び振幅とドレイン電流のデューティーにより決定され、出力電力が大きいほど、また電流のデューティーが大きいほど寿命が短くなる。NchMOSトランジスタNMPT2はNchMOSトランジスタNMPT1よりもゲート長寸法Lgが短く設定されている。ところが、NchMOSトランジスタNMPT2は、ドレインソース間電圧を比較的小さな値にしているので、NchMOSトランジスタNMPT1よりも寿命が長くなる。通常使用されるデューティーが50以下の領域では、E級電力増幅器11に入力されるロジック信号である信号S3のデューティーを小さくするほどE級電力増幅器11を構成するトランジスタ特性の劣化を抑制でき、高信頼性化できることがわかる。図7は電力増幅器のデューティーに対する900MHzでの電力効率の関係を示す図である。図7に示すように、E級電力増幅器11ではロジック信号である信号S3のデューティーに対して電力効率が変化する。具体的には、デューティーが0~約20の領域では電力効率が増加し、約20以上の領域では電力効率が徐々に減少する。本実施形態では、ロジック信号である信号S3のデューティーが25に設定され、900MHzにおいてE級電力増幅器11は電力効率78で動作する。図8は電力増幅器のデューティーに対する900MHzでの出力の関係を示す図である。図8に示すように、E級電力増幅器11ではロジック信号である信号S3のデューティーに対して出力が変化する。具体的には、出力が0~約55の領域では出力が徐々に増加し、約55以上の領域では電力効率が減少する。本実施形態では、ロジック信号である信号S3のデューティーが25に設定され、900MHzにおいてE級電力増幅器11は出力11.8dBmで動作する。上述したように、本実施形態の送信器では、受信系の周波数ミキサ22に供給される局部発振信号Slo1と局部発振信号Slo1よりも90°λ/4位相が遅れた局部発振信号Slo2が送信系にも供給される。バッファ13は、局部発振信号Slo1を矩形波信号である信号S1に変換する。バッファ14は、局部発振信号Slo2を矩形波信号である信号S2に変換する。2入力AND回路12は、信号S1及び信号S2を論理演算してデューティー25のロジック信号である信号S3を生成する。電力増幅器11は、信号S3に基づいてE級増幅動作して出力信号Soutを生成する。このため、高効率で、高信頼性の電力増幅器11を有する送信器を提供することができる。なお、本実施形態では、電力増幅器11、2入力AND回路12、バッファ13、及びバッファ14から構成される送信器をRFトランシーバに適用しているが必ずしもこれに限定されるものではない。例えば、携帯基地局用送信器、衛星通信端末用送信器、オーディオHiFiシステム用送信器などにも適用することができる。第2の実施形態次に、本発明の第2の実施形態に係る送信器について、図面を参照して説明する。図9は送信器を示すブロック図である。本実施形態では、電力増幅器に入力されるロジック信号のデューティーを変更できる構造となっている。以下、第1の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。図9に示すように、送信器90には、電力増幅器11、2入力AND回路12、バッファ13、バッファ14、及び遅延回路51が設けられる。送信器90は、RFトランシーバ、携帯基地局用送信器、衛星通信端末用送信器、或いはオーディオHiFiシステム用送信器などに適用される。遅延回路51は、例えば電圧制御発振器で生成される局部発振信号Slo1が入力され、局部発振信号Slo1よりもλ/n、ただしn>0位相が遅れた遅延信号Slo1aを生成してバッファ14に出力する。遅延回路51は、例えばRC遅延回路から構成され、図示しない制御信号の指示に基づいて複数の遅延値から所定の遅延値が選択できる構造となっている。バッファ13は、正弦波信号である局部発振信号Slo1が入力され、局部発振信号Slo1を矩形波信号である信号S1に変換して2入力AND回路12に出力する。バッファ14は、正弦波信号である遅延信号Slo1aが入力され、遅延信号Slo1aを矩形波信号である信号S2aに変換して2入力AND回路12に出力する。2入力AND回路12は、信号S1及び信号S2aが入力され、信号S1及び信号S2aを論理演算して所定のデューティーのロジック信号である信号S3aを生成し、電力増幅器11に出力する。信号S3aは、遅延回路51で選択された遅延値によりデューティーが可変される。E級電力増幅器11は、信号S3aが入力され、信号S3aに基づいて増幅動作を行い、出力信号Soutを出力する。E級電力増幅器11は、デューティー値により電力効率及び出力が可変できる構造となっている。次に、E級増幅器の特性及び動作について図10を参照して説明する。図10は電力増幅器のデューティーに対する900MHzでの電力効率の関係を示す図である。E級電力増幅器11では、高い電力効率と高信頼性が求められる。例えば電力効率を60以上にできるロジック信号である信号S3aのデューティーの領域を考える。図10に示すように、E級電力増幅器11では、信号S3aのデューティーが6~38の領域で電力効率が60以上であることがわかる。信号S3aのデューティーを6にするには、遅延回路51で局部発振信号Slo1をλ/2.25位相を遅らせればよい。信号S3aのデューティーを38にするには、遅延回路51で局部発振信号Slo1をλ/10位相を遅らせればよい。つまり、λ/nでのnの値を2.25以上、10以下の範囲に設定する。E級電力増幅器11の電力効率を60以上にし、且つ第1の実施形態よりもE級電力増幅器11を高信頼性にするには、信号S3aのデューティーの値を6以上、25未満の範囲に設定するのが好ましい。λ/nでのnの値を2.25以上、4未満の範囲に設定する。なお、信号S3aのデューティーの値が6のときの出力は900MHzにおいて8.2dBmで、信号S3aのデューティーの値が38のときの出力は900MHzにおいて13dBmである。上述したように、本実施形態の送信器では、遅延回路51は局部発振信号Slo1よりもλ/n、ただしn>0位相が遅れた遅延信号Slo1aを生成してバッファ14に出力する。バッファ13は、局部発振信号Slo1を矩形波信号である信号S1に変換する。バッファ14は、遅延信号Slo1aを矩形波信号である信号S2aに変換する。2入力AND回路12は、信号S1及び信号S2aを論理演算して所定のデューティー値のロジック信号である信号S3aを生成する。所定のデューティー値は遅延回路51により可変できる。電力増幅器11は、信号S3aに基づいてE級増幅動作して出力信号Soutを生成する。このため、高効率で、高信頼性の電力増幅器11を有する送信器90を提供することができる。また、遅延回路51の遅延値を選択することにより第1の実施形態よりも電力増幅器11を高信頼性化することができる。第3の実施形態次に、本発明の第3の実施形態に係る送信器について、図面を参照して説明する。図11は送信器を示すブロック図である。図12は遅延回路を示すブロック図である。本実施形態では、電力増幅器に入力されるロジック信号のデューティーを変更できる構造となっている。以下、第1の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。図11に示すように、送信器91には、電力増幅器11、2入力AND回路12、及び遅延回路52が設けられる。送信器91は、RFトランシーバ、携帯基地局用送信器、衛星通信端末用送信器、或いはオーディオHiFiシステム用送信器などに適用される。遅延回路52は、ハイレベルが50、ローレベル50の矩形波信号である信号Sckが入力され、信号Sckよりもλ/n、ただしn>0位相が遅れた遅延信号Sckaを生成して2入力AND回路12に出力する。遅延回路52は、図12に示すように、直列接続されるn個のフリップフロップフリップフロップFF1、フリップフロップFF2、フリップフロップFF3、フリップフロップFF4、、フリップフロップFFnとセレクタSEL1が設けられる。フリップフロップFF1は、信号SckをDポートに入力し、クロック信号Sclkの立ち上がりエッジで信号Sckをラッチし、ラッチした信号をQポートからフリップフロップFF2及びセレクタSEL1に出力する。フリップフロップFF2は、フリップフロップFF1から出力される信号をDポートに入力し、クロック信号Sclkの立ち上がりエッジでこの信号をラッチし、ラッチした信号をQポートからフリップフロップFF3及びセレクタSEL1に出力する。フリップフロップFF3は、フリップフロップFF2から出力される信号をDポートに入力し、クロック信号Sclkの立ち上がりエッジでこの信号をラッチし、ラッチした信号をQポートからフリップフロップFF4及びセレクタSEL1に出力する。フリップフロップFF4は、フリップフロップFF3から出力される信号をDポートに入力し、クロック信号Sclkの立ち上がりエッジでこの信号をラッチし、ラッチした信号をQポートからフリップフロップFF5図示しない及びセレクタSEL1に出力する。フリップフロップFFnは、図示しないフリップフロップFFn-1から出力される信号をDポートに入力し、クロック信号Sclkの立ち上がりエッジでこの信号をラッチし、ラッチした信号をQポートからセレクタSEL1に出力する。セレクタSEL1は、フリップフロップFF1、フリップフロップFF2、フリップフロップFF3、フリップフロップFF4、、フリップフロップFFnのQポートからそれぞれ出力される信号を入力し、選択信号Scm1に基づいて、信号Sckを所定の位相分だけ遅延させた遅延信号Sckaを選択出力する。2入力AND回路12は、信号Sck及び遅延信号Sckaが入力され、信号Sck及び遅延信号Sckaを論理演算して所定のデューティーのロジック信号である信号S3aを生成し、電力増幅器11に出力する。信号S3aは、遅延回路52で選択された遅延値によりデューティーが可変される。E級電力増幅器11は、信号S3aが入力され、信号S3aに基づいて増幅動作を行い、出力信号Soutを出力する。E級電力増幅器11は、デューティー値により電力効率及び出力が可変できる構造となっている。上述したように、本実施形態の送信器では、遅延回路52は矩形波Sckよりもλ/n、ただしn>0位相が遅れた遅延信号Sckaを生成して2入力AND回路12に出力する。2入力AND回路12は、信号Sck及び遅延信号Sckaを論理演算して所定のデューティー値のロジック信号である信号S3aを生成する。所定のデューティー値は遅延回路52により可変できる。電力増幅器11は、信号S3aに基づいてE級増幅動作して出力信号Soutを生成する。このため、高効率で、高信頼性の電力増幅器11を有する送信器91を提供することができる。また、遅延回路52の遅延値を選択することにより第1の実施形態よりも電力増幅器11を高効率化することができる。第4の実施形態次に、本発明の第4の実施形態に係る送信器について、図面を参照して説明する。図13は電力増幅器を示す回路図である。本実施形態では、電力増幅器の構成を変更している。以下、第1の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。図13に示すように、電力増幅器11aには、フィルタ回路42、出力整合回路43a、及びNchMOSトランジスタNMPT2aが設けられる。電力増幅器11aは、E級電力増幅器である。電力増幅器11aは、RFトランシーバ、携帯基地局用送信器、衛星通信端末用送信器、或いはオーディオHiFiシステム用送信器などの電力増幅器に適用される。出力整合回路43aには、コンデンサC12、インダクタL1が設けられる。コンデンサC12は、一端がノードN1に接続され、他端がノードN2に接続される。NchMOSトランジスタNMPT2aは、ドレインがノードN1に接続され、ゲートに信号S3が入力され、ソースが低電位側電源接地電位Vssに接続される。NchMOSトランジスタNMPT2aは、信号S3に基づいてオンオフ動作する出力段のトランジスタである。上述したように、本実施形態の送信器では、電力増幅器11aには、フィルタ回路42、出力整合回路43a、及びNchMOSトランジスタNMPT2aが設けられる。出力段のトランジスタであるNchMOSトランジスタNMPT2aのゲートには、デューティー25のロジック信号である信号S3が入力される。電力増幅器11aはE級増幅動作する。このため、高効率で、高信頼性の電力増幅器11aを有する送信器を提供することができる。本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。実施形態では、2入力AND回路を用いて所定のデューティーを有するロジック信号を生成しているが必ずしもこれに限定されるものではない。2入力AND回路以外の論理ゲートや論理回路などを代わりに用いてもよい。また、電力増幅器をNchMOSトランジスタで構成しているが必ずしもこれに限定されるものではない。NchMISトランジスタ、MESFET、HFETなどを代わりに用いてもよい。また、第3の実施形態では、遅延回路52にフリップフロップを用いているが必ずしもこれに限定されるものではない。例えば、ラッチ回路を代わりに用いてもよい。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。本発明は、以下の付記に記載されているような構成が考えられる。付記1第1の局部発振信号が入力され、前記第1の局部発振信号を第1の矩形波信号に変換する第1のバッファと、第1の局部発振信号が入力され、前記第1の局部発振信号よりもλ/n位相が遅れた第2の局部発振信号を生成する遅延回路と、前記第2の局部発振信号が入力され、前記第2の局部発振信号を第2の矩形波信号に変換する第2のバッファと、前記第1及び第2の矩形波信号が入力され、前記第1及び第2の矩形波信号を論理演算して所定のデューティーを有するロジック信号を生成する2入力AND回路と、前記ロジック信号が入力され、前記ロジック信号に基づいて増幅動作するE級電力増幅器とを具備する送信器。付記2第1の矩形波信号が入力され、前記第1の矩形波信号よりもλ/n位相が遅れた第2の矩形波信号を生成する遅延回路と、前記第1及び第2の矩形波信号が入力され、前記第1及び第2の矩形波信号を論理演算して所定のデューティーを有するロジック信号を生成する2入力AND回路と、前記ロジック信号が入力され、前記ロジック信号に基づいて増幅動作するE級電力増幅器とを具備する送信器。付記3前記nの値は、2.25以上、10以下の範囲に設定される付記1又は2に記載の送信器。付記4前記E級電力増幅器は、NchMOSトランジスタ、NchMISトランジスタ、MESFET、或いはHFETから構成される付記1乃至3のいずれかに記載の送信器。