"基板と、前記基板上に形成された下部電極層と、前記下部電極層上に形成された金属酸化物で構成される第1の抵抗変化層と、前記第1の抵抗変化層上に形成され、かつ前記第1の抵抗変化層より酸素不足度が小さい金属酸化物で構成される第2の抵抗変化層と、前記第2の抵抗変化層上に形成された上部電極層と、少なくとも前記下部電極層、前記第1の抵抗変化層および前記第2の抵抗変化層の側面を覆うように形成された層間絶縁層と、少なくとも前記上部電極層の上面および側面を直接覆うように、前記層間絶縁層に用いられる絶縁層より応力が小さい材料で設けられ、前記上部電極層に対する応力を緩和するストレス緩和領域層と、上部電極層に至るように形成されたコンタクトと、前記コンタクトに接続される配線パターンと、を備える不揮発性記憶素子。前記層間絶縁層は、少なくとも前記上部電極層の上面および側面を、前記ストレス緩和領域層を介して覆うように形成されており、前記コンタクトは、前記層間絶縁層および前記ストレス緩和領域層を貫通し、前記上部電極層に至るよう形成されており、前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面を直接覆うように前記上部電極層と前記層間絶縁層との間に設けられ、前記上部電極層に対する前記層間絶縁層の応力を緩和する請求項1に記載の不揮発性記憶素子。前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面、並びに、前記コンタクトの側面を直接覆うように設けられている請求項1に記載の不揮発性記憶素子。前記ストレス緩和領域層は、多孔質構造を有する絶縁層である請求項1から3のいずれか1項に記載の不揮発性記憶素子。前記ストレス緩和領域層は、空気層である請求項1から3のいずれか1項に記載の不揮発性記憶素子。前記上部電極層は、白金族元素の単体または合金である請求項1から5のいずれか1項に記載の不揮発性記憶素子。前記白金族元素は、白金またはパラジウムである請求項6に記載の不揮発性記憶素子。前記金属酸化物は、タンタル酸化物TaOx0<x<2.5で構成される請求項1から7のいずれか1項に記載の不揮発性記憶素子。前記金属酸化物は、タンタル酸化物からなり、前記第1の抵抗変化層をTaOx、前記第2の抵抗変化層をTaOyと表したとき、0.8≦x≦1.9、かつ、2.1≦y<2.5である請求項1から7のいずれか1項に記載の不揮発性記憶素子。前記基板上に下部電極層を形成する第1工程と、前記下部電極層上に金属酸化物で構成される第1の抵抗変化層を形成する第2工程と、前記第1の抵抗変化層より酸素不足度が小さい金属酸化物で構成される第2の抵抗変化層を前記第1の抵抗変化層上に形成する第3工程と、前記第2の抵抗変化層上に上部電極層を形成する第4工程と、少なくとも前記上部電極層の上面および側面を直接覆うように、前記上部電極層に対する応力を緩和するストレス緩和領域層を設ける第5工程と、少なくとも前記下部電極層、前記第1の抵抗変化層および前記第2の抵抗変化層の側面を覆うように層間絶縁層を形成する第6工程と、上部電極層に至るようコンタクト形成する第7工程と、前記コンタクトに接続される配線パターンを形成する第8工程と、を含み、前記第5工程において、前記ストレス緩和領域層は、前記層間絶縁層に用いられる絶縁層より応力が小さい材料で設けられる不揮発性記憶素子の製造方法。前記第5工程において、前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面を直接覆うように、前記層間絶縁層に用いられる絶縁層より応力が小さい絶縁層で設けられ、前記第6工程において、前記層間絶縁層は、前記ストレス緩和領域層を介して、少なくとも前記上部電極層の上面および側面を覆うように形成され、前記第7工程において、前記コンタクトは、前記層間絶縁層および前記ストレス緩和領域層を貫通し、前記上部電極層に至るように形成される請求項10に記載の不揮発性記憶素子の製造方法。前記第5工程および前記第6工程は、少なくとも前記上部電極層の上面および側面を覆うように、後に除去される犠牲層を形成する犠牲層形成工程と、少なくとも前記上部電極層の上面および側面を、前記犠牲層を介して覆うように、前記層間絶縁層を形成する工程と、前記犠牲層を除去することにより、前記上部電極層に対する前記層間絶縁層の応力を緩和する空気層を前記ストレス緩和領域層として形成する空気層形成工程とを含み、前記第7工程は、前記層間絶縁層および前記ストレス緩和領域層を貫通し、前記上部電極層に至るようにコンタクト開口部を形成する開口部形成工程と、前記コンタクト開口部に前記コンタクトを形成する工程とを含み、前記空気層形成工程において、前記ストレス緩和領域層は、前記開口部形成工程後、前記コンタクト開口部からエッチングにより前記犠牲層を除去することにより、形成される請求項10に記載の不揮発性記憶素子の製造方法。前記第6工程では、前記上部電極層、前記第1の抵抗変化層、前記第2の抵抗変化層および前記下部電極層を覆うように前記層間絶縁層と同じ材料の絶縁層を形成する工程と、前記層間絶縁層と同じ材料の絶縁層をエッチング除去し、少なくとも前記上部電極層を露出させることで、前記層間絶縁層を形成する工程とを含み、前記第5工程において、前記ストレス緩和領域層は、前記第6工程の後に、少なくとも前記上部電極層の上面および側面、並びに、前記コンタクトの側面を直接覆うように、前記層間絶縁層に用いられる絶縁層より応力が小さく前記上部電極層に対する前記層間絶縁層の応力を緩和する絶縁層で形成され、前記第7工程において、前記コンタクトは、前記ストレス緩和領域層を貫通し、前記上部電極層に至るよう形成される請求項10に記載の不揮発性記憶素子の製造方法。前記第5工程および前記第6工程では、前記上部電極層、前記第1の抵抗変化層、前記第2の抵抗変化層および前記下部電極層を覆うように前記層間絶縁層と同じ材料の絶縁層を形成する工程と、前記層間絶縁層と同じ材料の絶縁層をエッチング除去し、少なくとも前記上部電極層を露出させることで、前記層間絶縁層を形成するとともに、前記ストレス緩和領域層として前記上部電極層に対する前記層間絶縁層の応力を緩和する空気層を形成する工程とを含み、前記第7工程においては、前記コンタクトは、前記層間絶縁層を貫通し、前記上部電極層に至るように形成される請求項10に記載の不揮発性記憶素子の製造方法。前記第4工程において、前記上部電極層は、白金族元素の単体または合金で形成される請求項11から14のいずれか1項に記載の不揮発性記憶素子の製造方法。前記白金族元素は、白金またはパラジウムである請求項15に記載の不揮発性記憶素子の製造方法。前記第2工程および前記第3工程において、前記金属酸化物は、タンタル酸化物からなり、前記第1の抵抗変化層をTaOx、前記第2の抵抗変化層をTaOyと表したとき、前記第1の抵抗変化層および前記第2の抵抗変化層は、0.8≦x≦1.9、かつ、2.1≦y<2.5を満たすように形成される請求項11から14のいずれか1項に記載の不揮発性記憶素子の製造方法。しかしながら、上記従来の抵抗変化型の不揮発性記憶素子では、抵抗変化層、電極等の膜厚および膜組成、並びに、リソグラフィー後のレジスト寸法およびレジスト形状、若しくはドライエッチング後の形状に基づき予想される抵抗値のばらつき14以上に実際の抵抗値がばらつく340のばらつきという問題がある。本発明はこのような課題を解決するためになされたものであり、抵抗値のばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子およびその製造方法を提供することを目的としている。上記目的を達成するために、本発明の一形態の不揮発性記憶素子は、基板と、前記基板上に形成された下部電極層と、前記下部電極層上に形成された金属酸化物で構成される第1の抵抗変化層と、前記第1の抵抗変化層上に形成され、かつ前記第1の抵抗変化層より酸素不足度が小さい金属酸化物で構成される第2の抵抗変化層と、前記第2の抵抗変化層上に形成された上部電極層と、少なくとも前記下部電極層、前記第1の抵抗変化層および前記第2の抵抗変化層の側面を覆うように形成された層間絶縁層と、少なくとも前記上部電極層の上面および側面を直接覆うように、前記層間絶縁層に用いられる絶縁層より応力が小さい材料で設けられ、前記上部電極層に対する応力を緩和するストレス緩和領域層と、上部電極層に至るように形成されたコンタクトと、前記コンタクトに接続される配線パターンと、を備える。この構成により、抵抗値のばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子を実現できる。具体的には、熱処理によって層間絶縁層から上部電極層へ印加される応力ストレスが少なくとも上部電極層の上面および側面を直接覆っているストレス緩和領域層により緩和されるので、上部電極層へ加えられる層間絶縁層からの応力ストレスを低減させることができる。そのため、上部電極層のマイグレーションによる上部電極層の形状変化突起の発生を抑制することができ、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。これは、本発明者等の鋭意研究により、従来構成において抵抗値がばらつく原因がストレスマイグレーションによる上部電極層の形状変化突起の発生であることを究明したことによる。以下、そのことについて図を用いて説明する。図12Aは、従来例における不揮発性記憶素子の構成を示す要部断面図である。図12Aに示す不揮発性記憶素子は、上部電極802と抵抗変化層803と下部電極804とで構成される抵抗変化素子801を囲むように層間絶縁層819を形成し、上部電極802に接続するコンタクト816および配線818を形成することで作製される。ここで、抵抗変化層803は、酸素不足度が小さい高抵抗層と酸素不足度が大きい低抵抗層との2層構造で構成されている。抵抗変化素子801は、上部電極802と酸素不足度が小さい高抵抗層との界面近傍で抵抗変化を起こす。このように作製した不揮発性記憶素子の下部電極804または上部電極802に電圧を印加することで図12Bに示す抵抗値を測定した。図12Bは、図12Aに示す従来例における不揮発性記憶素子の初期抵抗値を示す図である。図12Bの抵抗分布1は従来例における不揮発性記憶素子の初期抵抗値を示している。この抵抗分布1は、従来の半導体プロセスを用いて層間絶縁層819の形成後に、熱処理温度が400°Cで処理時間が10分間の熱処理を2回層間絶縁層819の平坦化処理後に1回、配線818形成後に1回実施して作製した場合の不揮発性記憶素子の抵抗分布である。そして、図12Bに示すように、この抵抗分布1のばらつきは、抵抗値の中央値に対して1σが340である。この抵抗分布1のばらつきは、抵抗変化素子801の形状ばらつき1σが14以上に、非常に大きなばらつきであることがわかる。一方、図12Bの抵抗分布2は従来例における不揮発性記憶素子の初期抵抗値であるが、抵抗分布1とは、作製条件が異なっている。すなわち、この抵抗分布2は、従来の半導体プロセスを用いて層間絶縁層819を形成後に、熱処理熱処理温度が400°Cで処理時間が10分間を実施しないで配線818の形成後の熱処理のみ熱処理温度が400°Cで処理時間が10分間を実施して作製した場合の不揮発性記憶素子の抵抗分布である。そして、図12Bに示すように、抵抗分布2の抵抗値ばらつきは、1σが31である。つまり、抵抗分布1に比べ、熱処理を1回実施しないことで、抵抗値は上昇しているもののばらつきが低減していることがわかる。このように熱処理を実施しないことで抵抗値ばらつきを小さくすることができる。しかし、一般的に、半導体素子または半導体装置の安定性を図るためには上記の熱処理工程は必要不可欠な工程である。なぜなら、熱処理工程を実施しないと、不揮発性記憶素子の抵抗変化動作やエンデュランス、リテンション特性が非常に不安定になってしまうからである。しかしながら、抵抗分布1と抵抗分布2との差から、熱処理が不揮発性記憶素子の抵抗値をばらつかせる要因の一つであることがわかった。図13は、従来例における不揮発性記憶素子の断面TEM画像を示す図である。図13に示すように、上部電極802の抵抗変化層803と接する界面において上部電極802に突起901が形成されていることがわかる。突起901の発生すなわち上部電極802の形状変化は、上述したように、熱処理熱処理温度が400°Cで処理時間が10分間を2回を行う熱処理工程が要因として考えられる。ここで、一般的に使用される層間絶縁膜プラズマTEOS膜等は、熱処理により応力が変化する傾向がある。つまり、上述した従来例における不揮発性記憶素子においては、従来の半導体プロセスに一般的に使用される熱処理熱処理温度が400°Cにより層間絶縁層819の応力が変化する。そのため、層間絶縁層819と接している上部電極802へ層間絶縁層819の応力ストレスが加わり、上部電極802のマイグレーションが発生する。それにより、図13に示すような上部電極802の抵抗変化層803側に形状が変化した突起901が形成される。この突起901は、抵抗変化層803の酸素不足度が小さい高抵抗層に突き刺さるような状態で形成される。その結果、突起901が形成された部分の高抵抗層の膜厚は実効的に薄くなるため抵抗値が低下する。また、この突起901の形成には上部電極802の結晶粒界や結晶粒径の大きさによってマイグレーション量が異なるため、突起901の発生量を制御することは困難である。つまり、抵抗変化素子によって突起901の発生量や大きさが異なるためその抵抗値がばらついてしまう。なお、図12Bに示す抵抗分布2で抵抗値が上昇しているのは、上述した熱処理による突起901の発生量が少なく大きさも小さかったためであると考えられる。以上が、上述した従来の抵抗変化型の不揮発性記憶素子において抵抗値がばらつく原因であり、本発明はこのような知見に基づいてなされたものである。また、上記目的を達成するために、本発明の一形態の不揮発性記憶素子は、前記層間絶縁層は、少なくとも前記上部電極層の上面および側面を、前記ストレス緩和領域層を介して覆うように形成されており、前記コンタクトは、前記層間絶縁層および前記ストレス緩和領域層を貫通し、前記上部電極層に至るよう形成されており、前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面を直接覆うように前記上部電極層と前記層間絶縁層との間に設けられ、前記上部電極層に対する前記層間絶縁層の応力を緩和するとしてもよい。この構成により、抵抗値のばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子を実現できる。具体的には、熱処理により層間絶縁層から上部電極層へ印加される応力ストレスを少なくとも上部電極層の上面および側面を直接覆っているストレス緩和領域層により緩和することができる。そのため、マイグレーションによる上部電極層の形状変化突起の発生を抑制することができるので、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。なお、上述したように、熱処理による応力ストレスの発生は、主に上部電極層と層間絶縁層との界面に加わるので、少なくともこの界面領域上部電極層の上面と側面を覆うように層間絶縁層を形成すればよいとしている。また、前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面、並びに、前記コンタクトの側面を直接覆うように設けられているとしてもよい。この構成により、熱処理により層間絶縁層から上部電極層へ印加される応力ストレスは上部電極層を囲んでいるストレス緩和領域層により緩和される。加えて、上部電極層に接するコンタクトと層間絶縁層との間にもストレス緩和領域層を形成することにより、コンタクトに印加される層間絶縁層の応力ストレスもストレス緩和領域層で緩和低減することができる。つまり、コンタクトを通して層間絶縁層から上部電極層へ印加される応力ストレスも抑制することができる。それにより、マイグレーションによる上部電極層の形状変化をさらに抑制することができるので、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。ここで、前記ストレス緩和領域層は、多孔質構造を有する絶縁層であるとしてもよい。このように、ストレス緩和領域層を、多孔質構造を有する絶縁層で構成することで、隣り合う不揮発性記憶素子を複数含むように形成できる。換言すると、この構成により、不揮発性記憶素子より大きな領域に同時に多孔質構造を有する絶縁層でストレス緩和領域層を形成することが可能である。そのため、プロセスルールにおける最小パターンを用いることなくストレス緩和領域層を形成することができる。つまり、ストレス緩和領域層を形成することに対しては微細なプロセスを必要としないため不揮発性記憶素子の微細化に適する。換言すると、多孔質構造を有する絶縁層を堆積することでストレス緩和領域層を形成することができるため、隣り合う不揮発性記憶素子でストレス緩和領域層となる絶縁層を共有することができ、特殊なプロセスを必要としないため不揮発性記憶素子の微細化工程に好適に用いることができる。また、前記ストレス緩和領域層は、空気層であるとしてもよい。このように、層間絶縁層に用いられる絶縁層より応力が小さい材料を空気とした空気層で前記ストレス緩和領域層を構成することで、層間絶縁層から上部電極層およびコンタクトへの応力ストレスを確実に防止することができる。そのため、上部電極層に対する応力ストレスを確実に防止することができるので、マイグレーションによる上部電極層の形状変化突起の発生を抑制することができる。それにより、抵抗値の初期動作、動作特性にばらつきのないさらに高品質の不揮発性記憶素子を実現することができる。さらに、前記上部電極層は、白金族元素の単体または合金であるとしてもよく、前記白金族元素は、白金またはパラジウムであるとしてもよい。また、前記金属酸化物は、タンタル酸化物TaOx0<x<2.5で構成されとしてもよい。ここで、前記金属酸化物は、タンタル酸化物からなり、前記第1の抵抗変化層をTaOx、前記第2の抵抗変化層をTaOyと表したとき、0.8≦x≦1.9、かつ、2.1≦y<2.5であるとするのが好ましい。この構成により、上部電極層の突起の発生を抑制することができ、安定した形状の上部電極層と酸素不足度が小さい第2の抵抗変化層を形成することができるだけでなく、動作の高速性に加えて可逆的に安定した書き換え特性と良好なリテンション特性を有する不揮発性記憶素子を実現することができる。また、本発明の一形態における不揮発性記憶素子の製造方法は、前記基板上に下部電極層を形成する第1工程と、前記下部電極層上に金属酸化物で構成される第1の抵抗変化層を形成する第2工程と、前記第1の抵抗変化層より酸素不足度が小さい金属酸化物で構成される第2の抵抗変化層を前記第1の抵抗変化層上に形成する第3工程と、前記第2の抵抗変化層上に上部電極層を形成する第4工程と、少なくとも前記上部電極層の上面および側面を直接覆うように、前記上部電極層に対する応力を緩和するストレス緩和領域層を設ける第5工程と、少なくとも前記下部電極層、前記第1の抵抗変化層および前記第2の抵抗変化層の側面を覆うように層間絶縁層を形成する第6工程と、上部電極層に至るようコンタクト形成する第7工程と、前記コンタクトに接続される配線パターンを形成する第8工程と、を含み、前記第5工程において、前記ストレス緩和領域層は、前記層間絶縁層に用いられる絶縁層より応力が小さい材料で設けられる。それにより、熱処理によって層間絶縁層から上部電極層へ印加される応力ストレスが少なくとも上部電極層の上面および側面を直接覆っているストレス緩和領域層により緩和され、上部電極層へ加えられる層間絶縁層からの応力ストレスを低減させることができるので、抵抗値のばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子の製造方法を実現できる。つまり、上部電極層のマイグレーションによる上部電極層の形状変化突起の発生を抑制することができ、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。また、前記第5工程において、前記ストレス緩和領域層は、少なくとも前記上部電極層の上面および側面を直接覆うように、前記層間絶縁層に用いられる絶縁層より応力が小さい絶縁層で設けられ、前記第6工程において、前記層間絶縁層は、前記ストレス緩和領域層を介して、少なくとも前記上部電極層の上面および側面を覆うように形成され、前記第7工程において、前記コンタクトは、前記層間絶縁層および前記ストレス緩和領域層を貫通し、前記上部電極層に至るように形成されるとしてもよい。それにより、少なくとも上部電極層と層間絶縁層との間にストレス緩和領域層を形成することが可能であるため、熱処理により層間絶縁層から上部電極層へ印加される応力ストレスをストレス緩和領域層で緩和低減することができる。そのため、マイグレーションによる上部電極層の形状変化突起の発生を抑制することが可能であり、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。また、前記第5工程および前記第6工程は、少なくとも前記上部電極層の上面および側面を覆うように、後に除去される犠牲層を形成する犠牲層形成工程と、少なくとも前記上部電極層の上面および側面を、前記犠牲層を介して覆うように、前記層間絶縁層を形成する工程と、前記犠牲層を除去することにより、前記上部電極層に対する前記層間絶縁層の応力を緩和する空気層を前記ストレス緩和領域層として形成する空気層形成工程とを含み、前記第7工程は、前記層間絶縁層および前記ストレス緩和領域層を貫通し、前記上部電極層に至るようにコンタクト開口部を形成する開口部形成工程と、前記コンタクト開口部に前記コンタクトを形成する工程とを含み、前記空気層形成工程において、前記ストレス緩和領域層は、前記開口部形成工程後、前記コンタクト開口部からエッチングにより前記犠牲層を除去することにより、形成されるとしてもよい。それにより、少なくとも上部電極層と層間絶縁層との間にストレス緩和領域層として空気層エアギャップを形成することが可能であるため、層間絶縁層から上部電極層への応力ストレスを確実に防止できる。そのため、マイグレーションによる上部電極層の形状変化突起の発生を抑制することができるので、抵抗値の初期動作、動作特性にばらつきのないさらに高品質の不揮発性記憶素子を実現することができる。また、前記第6工程では、前記上部電極層、前記第1の抵抗変化層、前記第2の抵抗変化層および前記下部電極層を覆うように前記層間絶縁層と同じ材料の絶縁層を形成する工程と、前記層間絶縁層と同じ材料の絶縁層をエッチング除去し、少なくとも前記上部電極層を露出させることで、前記層間絶縁層を形成する工程とを含み、前記第5工程において、前記ストレス緩和領域層は、前記第6工程の後に、少なくとも前記上部電極層の上面および側面、並びに、前記コンタクトの側面を直接覆うように、前記層間絶縁層に用いられる絶縁層より応力が小さく前記上部電極層に対する前記層間絶縁層の応力を緩和する絶縁層で形成され、前記第7工程において、前記コンタクトは、前記ストレス緩和領域層を貫通し、前記上部電極層に至るよう形成されるとしてもよい。それにより、少なくとも上部電極層と層間絶縁層との間、および、上部電極層と接するコンタクトと層間絶縁層との間に、ストレス緩和領域層を形成することが可能である。そのため、熱処理により層間絶縁層から上部電極層へ印加される応力ストレスをストレス緩和領域層で緩和低減することができる。さらに、層間絶縁層から上部電極層に接するコンタクトに印加される応力ストレスもストレス緩和領域層で緩和することができるため、コンタクトを介して層間絶縁層から上部電極層へ印加される応力ストレスも緩和することができる。このようにして、マイグレーションによる上部電極層の形状変化突起の発生をさらに抑制することがきるので、抵抗値の初期動作、動作特性にばらつきのないさらに高品質の不揮発性記憶素子を実現することができる。また、前記第5工程および前記第6工程では、前記上部電極層、前記第1の抵抗変化層、前記第2の抵抗変化層および前記下部電極層を覆うように前記層間絶縁層と同じ材料の絶縁層を形成する工程と、前記層間絶縁層と同じ材料の絶縁層をエッチング除去し、少なくとも前記上部電極層を露出させることで、前記層間絶縁層を形成するとともに、前記ストレス緩和領域層として前記上部電極層に対する前記層間絶縁層の応力を緩和する空気層を形成する工程とを含み、前記第7工程においては、前記コンタクトは、前記層間絶縁層を貫通し、前記上部電極層に至るように形成されるとしてもよい。それにより、少なくとも上部電極層と層間絶縁層との間、および、上部電極層と接するコンタクトと層間絶縁層との間に、ストレス緩和領域層として空気層エアギャップを形成することが可能であるため、熱処理により層間絶縁層から上部電極層へ加えられる応力ストレスを、ストレス緩和領域層で確実に防止することができる。さらに、層間絶縁層から上部電極層に接するコンタクトに加えられる応力ストレスもストレス緩和領域層で確実に防止することができ、コンタクトを介して層間絶縁層から上部電極層へ加えられる応力ストレスも確実に防止することができる。このようにして、マイグレーションによる上部電極層の形状変化をさらに抑制することがきるので、抵抗値の初期動作、動作特性にばらつきのないさらに高品質の不揮発性記憶素子を実現することができる。ここで、前記第4工程において、前記上部電極層は、白金族元素の単体または合金で形成されるとするのが好ましく、特に、前記白金族元素は、白金またはパラジウムであるとすることが好ましい。また、前記第2工程および前記第3工程において、前記金属酸化物は、タンタル酸化物からなり、前記第1の抵抗変化層をTaOx、前記第2の抵抗変化層をTaOyと表したとき、前記第1の抵抗変化層および前記第2の抵抗変化層は、0.8≦x≦1.9、かつ、2.1≦y<2.5を満たすように形成されるとしてもよい。それにより、上部電極層の突起の発生を抑制し、安定した形状の上部電極層と酸素不足度が小さい抵抗変化層を形成することができるため、動作の高速性に加えて可逆的に安定した書き換え特性と良好なリテンション特性を有する不揮発性記憶素子を実現することができる。本発明によれば、抵抗値のばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子およびその製造方法を実現できる。本発明の不揮発性記憶素子は、少なくとも上部電極層と層間絶縁層との間に、ストレス緩和領域層が形成されているので、熱処理により層間絶縁層から上部電極層へ加えられる応力ストレスを緩和することができ、応力ストレスによる上部電極層の形状変化を抑制することができる。また、さらに、上部電極層に接するコンタクトに加えられる層間絶縁層の応力ストレスもストレス緩和領域層により緩和または防止することもできるため、マイグレーションによる上部電極層の形状変化を抑制することも可能である。それにより、抵抗値の初期動作、動作特性にばらつきのない、さらに高品質の不揮発性記憶素子を実現することができる。以下、本発明の実施の形態に係る不揮発性記憶素子とその製造方法について、図面を参照しながら説明する。なお、図面において、同一の符号が付いたものは、同一の構成要素を意味しており、既に説明をしている場合には、説明を省略する場合がある。また、図面は理解を容易にするために、各々の構成要素を模式的に示しており、形状などについては正確ではなく、その個数等についても図示しやすい個数としている。実施の形態1[不揮発性記憶素子の構成]図1Aおよび図1Bは、本発明の実施の形態1に係る不揮発性記憶素子の構成を示す図である。図1Aは平面図を示しており、図1Bは図1AのA-A‘線の断面を矢印方向に見た断面図を示している。図1Aおよび図1Bは抵抗変化素子10が2つで構成される場合の例を示している。本実施の形態では、少なくとも上部電極層104を覆うように応力を低減させた絶縁層をストレス緩和領域層105として設ける。そして、このストレス緩和領域層105は、上部電極層104と第2の層間絶縁層19との界面での応力ストレスを緩和する機能を有する。図1Bに示す不揮発性記憶素子1は、抵抗変化素子10と、シリコン基板11と、ソースまたはドレイン層12と、ゲート層13と、第1の層間絶縁層14と、第1のコンタクト15と、第2のコンタクト16と、第3のコンタクト17と、配線パターン18と、第2の層間絶縁層19と、ストレス緩和領域層105とを備える。抵抗変化素子10は、下部電極層102と、第1の抵抗変化層103aと、第2の抵抗変化層103bと、上部電極層104とを備える。ゲート層13は、シリコン基板11上に形成されている。ソースまたはドレイン層12は、シリコン基板11上に形成されている。第1のコンタクト15は、ソースまたはドレイン層12と、抵抗変化素子10の下部電極層102と接続するよう、第1の層間絶縁層14を貫通して形成されている。第1のコンタクト15は、例えばタングステンや銅などを用いて形成される。抵抗変化素子10は、第1の層間絶縁層14および第1のコンタクト15上に形成されている。具体的には、下部電極層102は、第1のコンタクト15上に第1のコンタクト15と接続するように形成される。第1の抵抗変化層103aは、下部電極層102上に形成され、金属酸化物で構成される。第2の抵抗変化層103bは、第1の抵抗変化層103a上に形成され、第1の抵抗変化層103aより酸素不足度が小さい金属酸化物で構成される。なお、第1の抵抗変化層103aと第2の抵抗変化層103bとの積層構造は、抵抗変化素子10の抵抗変化層103として形成される。また、上部電極層104は、第2の抵抗変化層103bの上に実質的に平坦に形成されている。ここで、実質的に平坦とは、例えば、突起の最上端と最下端との長さが5nm以下である場合をいう。ここで、第1の抵抗変化層103aと第2の抵抗変化層103bとはそれぞれ、酸素不足型の遷移金属酸化物で構成された第1の遷移金属酸化物層と、第1の遷移金属酸化物層aよりも酸素不足度が小さい遷移金属酸化物で構成された第2の遷移金属酸化物層とで構成されている。本実施の形態においては、その一例として、第1の遷移金属と第2の遷移金属とに同種の遷移金属を用い、第1の抵抗変化層103aは酸素不足型の第1のタンタル酸化物層TaOxで構成され、第2の抵抗変化層103bは第2のタンタル酸化物層TaOyで構成されている。第1のタンタル酸化物層TaOxは0.8≦x≦1.9、第2のタンタル酸化物層TaOyは2.1≦y<2.5であることが好ましい。ここで、酸素不足型の遷移金属酸化物とは、酸素が化学量論組成から不足した遷移金属酸化物をいう。TaOx0.8≦x≦1.9およびTaOy0.8<y<2.5、x<yの積層構造であれば、不揮発性記憶素子の動作の高速化を図ることができ、可逆的に安定した書き換え特性等が得られるからである。第1の抵抗変化層103aの膜厚は例えば20nm以上100nm以下程度であり、第2の抵抗変化層103bの膜厚は例えば2nm以上12nm以下程度である。ここで、酸素不足度とは、それぞれの遷移金属において、その化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。通常、化学量論的組成の酸化物は、絶縁体的な特性を示すことが多く、酸素不足型の遷移金属酸化物は半導体的な特性を示すことが多い。つまり、第2の抵抗変化層103bは、第1の抵抗変化層103aよりも酸素不足度を小さくして抵抗が高い方が好ましい。このような構成とすることにより、抵抗変化時に上部電極層104及び下部電極層102間に印加された電圧は、第2の抵抗変化層103bに、より多くの電圧が分配され、第2の抵抗変化層103b中で発生する酸化還元反応をより起こしやすくすることができる。ここで、第1の抵抗変化層103aを構成する第1の遷移金属と、第2の抵抗変化層103bを構成する第2の遷移金属とは、同じ材料を用いてもよいし、異なる材料を用いてもよい。遷移金属としては、タンタルTa、チタンTi、ハフニウムHf、ジルコニウムZr、ニオブNb、タングステンW等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。第1の遷移金属と第2の遷移金属とが互いに異なる材料を用いる場合、第2の遷移金属の標準電極電位は、第1の遷移金属の標準電極電位より小さい方が好ましい。抵抗変化現象は、抵抗が高い第2の抵抗変化層103b中に形成された微小なフィラメント中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられるからである。また、第2の抵抗変化層103bの誘電率は第1の抵抗変化層103aの誘電率より大きい方が好ましい。あるいは、第2の抵抗変化層103bのバンドギャップは第1の抵抗変化層103aのバンドギャップより小さい方が好ましい。前記の条件のいずれか一方または両方を満足する第1の抵抗変化層103a及び第2の抵抗変化層103bを抵抗変化層103に用いることにより、第2の抵抗変化層103bの絶縁破壊電界強度が第1の抵抗変化層103aの絶縁破壊電界強度に比べて小さくなり、初期ブレイク電圧が低減できる。これは、J.McPhersonetal.,IEDM2002,p.633-636非特許文献の図1に示されているように酸化物層の絶縁破壊電界強度BreakdownStrengthと誘電率との間には、誘電率が大きいほど絶縁破壊電界強度が小さくなるという相関関係が見られるためである。また、J.McPhersonetal.,IEDM2002,p.633-636の図2に示されているように、酸化物層の絶縁破壊電界とバンドギャップとの間には、バンドギャップが大きいほど絶縁破壊電界強度が大きくなるという相関関係が見られるためである。例えば、第1の抵抗変化層103aとして酸素不足型の第1のタンタル酸化物層TaOx0.8≦x≦1.9を用いた場合、好ましくは第1の抵抗変化層103aの膜厚は45nmである。第2の抵抗変化層103bとして酸素不足型の第2のタンタル酸化物層TaOy2.1≦y<2.5を用いた場合、好ましくは第2の抵抗変化層103bの膜厚は5nmである。なお、本発明の作用効果は、タンタル酸化物の場合に限って発現されるものではなく、本発明はこれに限定されない。例えば、ハフニウムHf酸化物の積層構造やジルコニウムZr酸化物の積層構造などであってもよい。例えばハフニウム酸化物の積層構造を採用する場合は、第1のハフニウム酸化物の組成をHfOxとし、第2のハフニウム酸化物の組成をHfOyとすると、0.9≦x≦1.6であって、yが1.8<y<2.0であることが好ましい。また、例えばジルコニウム酸化物の積層構造を採用する場合は、第1のジルコニウム酸化物の組成をZrOxとし、第2のジルコニウム酸化物の組成をZrOyとすると、0.9≦x≦1.4であって、yが1.9<y<2.0であることが好ましい。上部電極層104の膜厚は、50nm程度が好ましい。また、上部電極層104は、白金族元素の単体または合金を含んでおり、単層構造でも複数層の積層構造で構成されるとしてもよい。ここで、白金族元素とは、白金Pt、パラジウムPdをいう。上部電極層104の材料をこのように限定する理由は、白金またはパラジウムは、標準電極電位がいずれもTa、Hf、Zr等抵抗変化層103を構成する遷移金属より大きい。そのため、電極自体が酸化されにくく抵抗変化材料の酸化還元反応を促進するため、電極材料として適していてかつ、融点が高く、酸やアルカリに侵されにくいという互いに似通った性質を有しているからである。ここで、上部電極層104は、白金、およびパラジウムから選択される1つの材料の単体または合金若しくは2つ以上の材料の組み合わせの合金を含んでいることが好ましい。抵抗変化層103の材料が酸素不足型の遷移金属酸化物である場合には、上部電極層104が、酸素不足型の遷移金属酸化物の当該遷移金属の標準電極電位より高い標準電極電位を有していて、他方の電極の標準電極電位がもう一方の電極の標準電極電位より小さくなるような材料を選ぶ。それにより、標準電極電位が高い方の電極と抵抗変化層の界面に、印加される電圧に応じて高酸素濃度あるいは低酸素濃度の抵抗変化層を形成でき、安定動作が得られる。特に、酸素不足型の遷移金属酸化物がタンタル酸化物である場合には、酸素不足度が小さい第2のタンタル酸化物層に接する電極に白金、またはパラジウム等を用い、酸素不足度が大きい第1のタンタル酸化物層に接する電極にTa、TaN、Ti等を用いると、この条件を満たす。酸素不足型の遷移金属酸化物がハフニウム酸化物である場合は、酸素不足度が大きい第1のハフニウム酸化物層に接する電極にHf、Ti、Al等を用いると、この条件を満たす。ジルコニウム酸化物の場合も同様に、酸素不足度が大きい第1のジルコニウム酸化物層に接する電極にZr、Ti、Al等を用いるとよい。酸素不足度が小さい第2の遷移金属酸化物層に接する電極には、いずれも白金、またはパラジウムを用いる。ストレス緩和領域層105は、少なくとも上部電極層104の上面および側面を直接覆うように設けられる。ストレス緩和領域層105は、上部電極層104に対する応力を緩和する低減させる。なお、図1Bでは、ストレス緩和領域層105は、第2の抵抗変化層103b、第1の抵抗変化層103a、及び下部電極層102の側面も覆っているが、これらの側面を必ずしも覆わないように構成してもよい。以降の明細書及び請求項の記載においては、図1Bに示すストレス緩和領域層105のように、上部電極層104に直接的に接するように覆うことを意味する場合は直接覆うと記載する。また、図1Bに示す第2の層間絶縁層19のように、第2の抵抗変化層103b、第1の抵抗変化層103a、及び下部電極層102の側面を、ストレス緩和領域層105を介して間接的に覆う場合や、後述する図8Bの第2の層間絶縁層194のように、ストレス緩和領域層405を介することなく直接的に第2の抵抗変化層103b、第1の抵抗変化層103a、及び下部電極層102の側面を覆う場合、のいずれでもよい場合は、単に覆うと記載する。ここで、ストレス緩和領域層105は、第2の層間絶縁層19からの上部電極層104への応力ストレスを緩和するために、第2の層間絶縁層19に用いられる絶縁層材料より応力が小さい材料を用いることが好ましい。一例を挙げると、ストレス緩和領域層105は、例えば、第2の層間絶縁層19に一般的に使用されるプラズマTEOS膜を用いた場合、そのプラズマTEOS膜を堆積する際に印加する一般的に使用されるプラズマパワー例えば、上部電極のパワーが1200W、下部電極のパワーが500Wに対する上部電極のパワーを低減させて例えば、上部電極のパワーが850Wあるいは500Wにして堆積したプラズマTEOS膜、または多孔質構造を有する絶縁層ポーラスシリカ等で形成されることが好ましい。この場合、一般的な条件で成膜したプラズマTEOS膜の応力が約300MPaであるのに対し、上部電極のパワーを低下させ、850Wにすると成膜したプラズマTEOS膜の応力は約240MPaとなる。また、上部電極のパワーをさらに低下させ、500Wにすると成膜したプラズマTEOS膜の応力は230MPaとなる。このようにストレス緩和領域層105を形成することにより、上部電極層104に印加される応力ストレスを低減することができる。そして、それにともなって抵抗変化層103の初期抵抗のばらつきを低減できる。また、ストレス緩和領域層105に例えばポーラスシリカを用いて形成する場合、成膜したポーラスシリカの応力は30MPaである。このように、ストレス緩和領域層105をポーラスシリカで構成する場合、ストレス緩和領域層105を上部電極のパワーを低下させて成膜したプラズマTEOS膜で構成する場合と比べてさらに初期抵抗のばらつき低減が期待できる。第2の層間絶縁層19は、下部電極層102、第1の抵抗変化層103aおよび第2の抵抗変化層103bの側面、並びに、上部電極層104の側面および上面を覆うように、ストレス緩和領域層105を介して形成されている。第2のコンタクト16は、上部電極層104に至るように、第2の層間絶縁層19およびストレス緩和領域層105を貫通して形成されている。第3のコンタクト17は、ソースまたはドレイン層12に至るように、第2の層間絶縁層19および第1の層間絶縁層14を貫通して形成されている。ここで、第2のコンタクト16および第3のコンタクト17は、第1のコンタクト15と同様に例えばタングステンや銅などを用いて形成される。配線パターン18は、第2の層間絶縁層19の上面に形成され、第2のコンタクト16と第3のコンタクト17にそれぞれ接続する。これにより、第2のコンタクト16によって抵抗変化素子10の上部電極層104が配線パターン18に接続され、第3のコンタクト17によってソースまたはドレイン層12が配線パターン18に接続されている。配線パターン18は銅などを用いて形成される。以上のように、不揮発性記憶素子1は構成されている。[不揮発性記憶素子の動作]次に、以上のように構成された不揮発性記憶素子1の動作について説明する。この不揮発性記憶素子1は、下部電極層102と上部電極層104との間に第1の所定の電気的パルス電流パルスまたは電圧パルスと第2の所定の電気的パルスとが印加されて動作する。ここでは、第1の所定の電気的パルスの一例として、下部電極層102に対して負の極性の電圧パルスを上部電極層104に印加するとする。すると、この第1の所定の電気的パルスの印加によって、下部電極層102と上部電極層104との間に配されている第2の抵抗変化層高抵抗層103bから第1の抵抗変化層103aに、酸素イオンが拡散することになる。これにより、この第1の抵抗変化層103aと第2の抵抗変化層103bとで構成される抵抗変化層103は第1の所定の抵抗値低抵抗値となり、その状態を維持する。一方、下部電極層102と上部電極層104との間に第2の所定の電気的パルスここでは、下部電極層102に対して正の極性の電圧パルスとするを印加すると、第1の抵抗変化層103aから第2の抵抗変化層103bに酸素イオンが拡散する。これにより、第1の抵抗変化層103aと第2の抵抗変化層103bとで構成される抵抗変化層103の抵抗値は第2の所定の抵抗値高抵抗値となり、その状態を維持する。本実施の形態の抵抗変化層103すなわち酸素不足度が小さい第2の抵抗変化層103bと酸素不足度が大きい第1の抵抗変化層103aとの積層構造においては、抵抗変化は主として第2の抵抗変化層103bの上部電極層104との界面近傍で起こっていると考えられる。ここで、第1の所定の抵抗値と第2の所定の抵抗値とを、例えば2値データの2つの値にそれぞれ対応させる。例えば、第1の所定の抵抗値上記の場合、低抵抗値を2値データの1、第2の所定の抵抗値上記の場合、高抵抗値を2値データの0に対応させる。その結果、第1または第2の所定の電気的パルスを第1の抵抗変化層103aと第2の抵抗変化層103bに印加することにより、不揮発性記憶素子1に2値データを書き込むことができる。また、不揮発性記憶素子1に対し、第1の抵抗変化層103aと第2の抵抗変化層103bの抵抗値が変化しないような電圧または電流を供給して、その抵抗値を検出することにより、不揮発性記憶素子1に書き込まれた2値データを読み出すことができる。このようにして、下部電極層102と上部電極層104との間に配されている第1の抵抗変化層103aと第2の抵抗変化層103bとが、記憶部として機能することになる。また、この不揮発性記憶素子1は、ゲート層13並びにソースまたはドレイン層12で構成されるトランジスタ電圧または電流供給スイッチに接続されている。そのため、このトランジスタにより制御された電圧または電流を不揮発性記憶素子1に印加することで、不揮発性記憶素子1に2値のデータを書き込むことができるだけでなく、不揮発性記憶素子1に書き込まれた2値のデータを読み出すことができる。本実施の形態では、第2の層間絶縁層19と上部電極層104の間に、第2の層間絶縁層19より応力の小さい絶縁層で構成されるストレス緩和領域層105を形成する。それにより、製造中の熱処理等により発生する第2の層間絶縁層19からの応力ストレスはストレス緩和領域層105で低減されるので、上部電極層104に印加される応力ストレスが低減される。なお、この理由については、後述するためここでの説明は省略する。したがって、本実施の形態の抵抗変化素子10では、応力ストレスによる上部電極層104の形状変化突起が抑制されるので、上部電極層104は、実質的に平坦を維持することができる。ここで、実質的に平坦とは、上述したように、例えば、突起の最上端と最下端との長さが5nm以下である場合をいう。これにより、高抵抗な第2の抵抗変化層103bの形状も安定するので、ばらつきを抑えた抵抗変化素子10の抵抗値を得ることができ、安定した2値のデータを得ることができる。[不揮発性記憶素子の製造方法]次に、本発明の実施の形態1に係る不揮発性記憶素子1の製造方法について説明する。図2A~図2Fは、本発明の実施の形態1に係る不揮発性記憶素子1の製造方法の工程を示す断面図である。なお、シリコン基板11上には多数の不揮発性記憶素子1が形成されるが、図面の簡略化のため、ここでは1個の不揮発性記憶素子のみを図示している。また、理解しやすいように、一部を拡大して示している。まず、図2Aに示す工程において、シリコン基板11上にゲート層13、ソースまたはドレイン層12を形成後、プラズマTEOS膜やSiO2などで構成される第1の層間絶縁層14を形成する。次いで、第1の層間絶縁層14を貫通してソースまたはドレイン層12と接続する第1のコンタクト15を形成する。ここで、第1のコンタクトは、例えばタングステンや銅などを用いて形成される。次に、図2Bに示す工程において、第1のコンタクト15の露出した上面を直接被覆するように第1の層間絶縁層14上に、下部電極層102、第1の抵抗変化層103a、第2の抵抗変化層103b、上部電極層104をこの順に形成する。なお、以下では、所定のパターン形状にエッチングされた状態だけではなく、成膜した状態をも含めて、下部電極層102、第1の抵抗変化層103a、第2の抵抗変化層103bおよび上部電極層104と呼ぶ場合もある。次に、図2Cに示す工程において、通常の露光プロセスおよび現像プロセスおよび、ドライエッチングプロセスにより、上部電極層104、第2の抵抗変化層103b、第1の抵抗変化層103aおよび下部電極層102を所定の形状パターンに形成する。下部電極層102として窒化タンタルTaNを30nm、第1の抵抗変化層103aとして酸素不足型の酸化タンタルTaOxと表記したとき、0.8≦x≦1.9を45nm、第2の抵抗変化層103bとして酸素不足型の酸化タンタルTaOyと表記したとき、0.8<y<2.5、x<y5nm、上部電極層104として白金Ptを50nmとなる抵抗変化素子10を形成する。このとき、第1の抵抗変化層103aとしてのTaOxは、Taターゲットを用い、酸素を含む雰囲気中でスパッタする反応性スパッタ法により50nm堆積した後に、TaOxの上面を酸素雰囲気中のプラズマ酸化で酸化処理するとしてもよい。それにより、TaOxで構成される第1の抵抗変化層103aの上にTaOxより酸素不足度が小さいTaOy0.8<y<2.5、x<yで構成される第2の抵抗変化層103bを5nm形成する。この場合、酸化処理方法はプラズマ酸化に限られることはなく、例えば、酸素雰囲気中の熱処理などの表面を酸化させる効果のある処理をしてもよい。また、TaOxを45nm堆積した後に、酸化処理の代わりに、Ta2O5を5nm堆積するとしてもよい。反応性スパッタは、スパッタ雰囲気中の酸素濃度を変えたり、ターゲットに遷移金属酸化物ターゲットを用いることにより、膜中に含まれる酸素不足度を調整することができる。ハフニウムやジルコニウム酸化物の積層構造を形成する場合も同様の方法で行うことができる。なお、第1の抵抗変化層103aは、10nm以上の厚さを有していることが望ましい。また、第2の抵抗変化層103bの厚さは、タンタル酸化物の場合は、1nm以上10nm以下、ハフニウム酸化物の場合は3nm以上4nm以下、ジルコニウム酸化物の場合は1nm以上5nm以下が望ましい。以上のようにして、上部電極層104、第2の抵抗変化層103b、第1の抵抗変化層103aおよび下部電極層102から構成される抵抗変化素子10が形成される。換言すると、シリコン基板11上に下部電極層102を形成し、下部電極層102上に金属酸化物で構成される第1の抵抗変化層103aを形成する。そして、第1の抵抗変化層103aより酸素不足度が小さい金属酸化物で構成される第2の抵抗変化層103bを第1の抵抗変化層103a上に形成し、第2の抵抗変化層103b上に上部電極層104を形成することにより、抵抗変化素子10を形成する。次に、図2Dに示す工程において、少なくとも上部電極層104の上面および側面を直接覆うように、上部電極層104に対する応力を緩和するストレス緩和領域層105を設ける。具体的には、第1の層間絶縁層14の上面と、下部電極層102、第1の抵抗変化層103aおよび第2の抵抗変化層103bの側面と、上部電極層104の上面および側面とを直接被覆するように、ストレス緩和領域層105を形成する。ここで、ストレス緩和領域層105が、以降の工程で形成される第2の層間絶縁層19からの上部電極層104への応力ストレスを緩和するために、第2の層間絶縁層19に使用する絶縁層材料より応力が小さい材料でストレス緩和領域層105を構成することが好ましい。例えば、ストレス緩和領域層105は、上述したように、プラズマTEOS膜を第2の層間絶縁層19に用いる場合には、一般的なプラズマTEOS膜堆積時の一般的に使用されるプラズマパワー上部電極のパワーが1200W、下部電極のパワーが500Wに対して、上部電極のパワーを低減させて上部パワーが850Wあるいは500Wにして堆積することで、膜の応力を低減させたプラズマTEOS膜を形成する。また、ストレス緩和領域層105は、上述したように、多孔質構造を有する絶縁層ポーラスシリカ等で形成するとしてもよい。次に、図2Eに示す工程において、少なくとも下部電極層102、第1の抵抗変化層103aおよび第2の抵抗変化層103bの側面を覆うように第2の層間絶縁層19を形成し、上部電極層104に至るよう第2のコンタクト16を形成する。具体的には、まず、第2の層間絶縁層19は、ストレス緩和領域層105を介して、少なくとも上部電極層104の上面および側面を覆うように形成される。ここでは、第2の層間絶縁層19は、ストレス緩和領域層105を覆うように形成される。次いで、抵抗変化素子10の上部電極層104と接続する第2のコンタクト16を形成する所定の位置に、第2の層間絶縁層19およびストレス緩和領域層105を貫通し上部電極層104に至るように、第2のコンタクト開口部16Aを形成する。より具体的には、図2Dおよび図2Eに示す工程においては、まず、ストレス緩和領域層105として、プラズマTEOS膜成膜装置の上部電極のパワーを従来の1200Wから850W以下に低減させて応力を低減させたプラズマTEOS膜を10nm以上100nm以下で堆積させる。次いで、レジストマスクを用いた従来の半導体プロセスにおいて、少なくとも抵抗変化素子10を直接覆う領域が残るように抵抗変化素子10よりも大きな形状にストレス緩和領域層105のパターンを形成する。次いで、第2の層間絶縁層19例えば、従来のプラズマパワーで形成したプラズマTEOS膜を堆積し、その表面を平坦化する。このように、第2の層間絶縁層19と同じ材料を用いることにより、ストレス緩和領域層105の堆積速度の向上を図ることができる。次に、図2Fに示す工程において、上部電極層104に至るよう第2のコンタクト16形成し、第2のコンタクトに接続される配線パターン18を形成する。具体的には、まず、従来の半導体プロセスにより、第2のコンタクト開口部16Aにタングステンや銅などを用いて第2のコンタクト16を形成する。また、第2の層間絶縁層19、ストレス緩和領域層105および第1の層間絶縁層14を貫通し、ソースまたはドレイン層12と接続する第3のコンタクト17をタングステンや銅などを用いて形成する。次いで、第2の層間絶縁層19の上面に第2のコンタクト16および第3のコンタクト17にそれぞれ接続される配線パターン18を形成する。この配線パターン18は銅などを用いて形成される。以上のようにして、不揮発性記憶素子1が製造される。このように、不揮発性記憶素子1では、少なくとも第2の層間絶縁層19と上部電極層104との間にストレス緩和領域層105が形成されるので、第2の層間絶縁層19から上部電極層104へ加えられる応力ストレスを低減することができる。したがって、不揮発性記憶素子1では、第2の層間絶縁層19から上部電極層104への応力ストレスによる上部電極層104の形状変化突起の発生を抑制することができるので、上部電極層104を実質的に平坦に形成できる。それにより、抵抗変化素子10の形状を安定させることができるので、抵抗値のばらつきを抑えた抵抗変化素子10を有する不揮発性記憶素子1を実現することができる。さらに、この抵抗変化素子10を用いて、例えば、1つのトランジスタと1つの抵抗変化素子以下では、1トランジスタ/1抵抗変化素子と略記で1つの不揮発性記憶部を構成した不揮発性記憶素子1を作製すれば、動作の安定化を実現することができる。なお、図2Eの工程において、第2の層間絶縁層19のかわりに、ストレス緩和領域層105を引き続き形成してもよい。その場合、抵抗変化素子10の上部電極層104の上面および側面より上方をストレス緩和領域層105で直接覆うことになる。この構成により第2のコンタクト16を形成する絶縁層の膜質を均一化することができるので、第2のコンタクト16および第3のコンタクト17の断面形状の安定化を図ることができる。次に、プラズマTEOS膜成膜時の上部電極パワーと、成膜されたプラズマTEOS膜の応力との関係について説明する。図3Aは、本発明の実施の形態1に係るプラズマTEOS膜成膜時の上部電極パワーと、成膜されたプラズマTEOS膜の応力との関係を示す図である。図3Bは、本発明の実施の形態1に係るプラズマTEOS膜成膜時の上部電極パワーと、成膜されたプラズマTEOS膜を用いた不揮発性記憶素子の初期抵抗ばらつきとの関係を示す図である。図3Aは、図2Dおよび図2Eに示すストレス緩和領域層105をプラズマTEOS膜で形成する工程において、プラズマTEOS膜成膜時の上部電極パワーと、成膜されたプラズマTEOS膜の応力との関係を示している。図3Aに示すように、本実施の形態にて使用した上部電極パワーを850WとするとプラズマTEOS膜の応力が約240MPaとなり、上部電極パワーを500WとするとプラズマTEOS膜の応力が約225MPaとなる。これらプラズマTEOS膜の応力は、一般的な成膜条件従来条件である上部電極パワーを1200W形成したプラズマTEOS膜の応力約285MPaよりも応力が低減していることがわかる。また、図3Bは、図3Aに示す各条件で形成されたストレス緩和領域層105をそれぞれ使用した抵抗変化素子10の初期抵抗値のばらつきを示している。ここで、σは、初期抵抗値の標準偏差σを初期抵抗値の平均値で割り表示した値である。図3Bに示すように、上部電極パワーを1200Wとした場合のプラズマTEOS膜を用いた場合が340である。それに対し、上部電極パワーを850Wとした場合のプラズマTEOS膜を用いた場合では96であり、さらに上部電極パワーを500Wとした場合のプラズマTEOS膜を用いた場合では66となり、大きな改善が見られたのがわかる。この結果により、ストレス緩和領域層105を少なくとも上部電極層104の上面および側面に形成させることで初期抵抗値のばらつきが低減した抵抗変化素子10を製造することができるのがわかる。そして、この抵抗変化素子10を用いて、例えば1トランジスタ/1抵抗変化素子で1つの不揮発性記憶部を構成することで、動作が安定した不揮発性記憶素子1を作製することができる。変形例なお、ストレス緩和領域層105は、上述したように、応力を低減させたプラズマTEOS膜で構成されるに限られず、多孔質構造で構成されるとしてもよい。以下、これを実施の形態1の変形例として説明する。本変形例では、図2Dに示す工程において、第1の層間絶縁層14の上面と、下部電極層102側面と、第1の抵抗変化層103aの側面と、第2の抵抗変化層103bの側面と、上部電極層104の上面および側面とを直接覆うように、多孔質構造で構成されるストレス緩和領域層105を形成する。また、図2Eに示す工程において、多孔質構造で構成されるストレス緩和領域層105の上面および側面を覆うように第2の層間絶縁層19を形成する。そして、後の工程で第2のコンタクト16を形成する所定の位置に、第2の層間絶縁層19およびストレス緩和領域層105を貫通し上部電極層104に至るように、第2のコンタクト開口部16Aを形成する。より具体的には、図2Dおよび図2Eに示す工程においては、多孔質構造で構成されるストレス緩和領域層105を、応力が30MPaに低減したlow-k材料であるポーラスシリカで形成する。この際、シリカ前駆体と界面活性剤とを混合した塗布液を塗布し、熱処理を行うことで10nm以上100nm以下のポーラスシリカを堆積させる。次に、図2Fに示す工程において、第2のコンタクト開口部16Aには第2のコンタクト16を形成する。また、第2の層間絶縁層19、ストレス緩和領域層105および第1の層間絶縁層14を貫通し、ソースまたはドレイン層12と接続する第3のコンタクト17を形成する。次いで、第2の層間絶縁層19の上面に第2のコンタクト16および第3のコンタクト17にそれぞれ接続される配線パターン18を形成する。より具体的には、この図2Fに示す工程は、従来の半導体プロセスにより、第2の層間絶縁層19およびストレス緩和領域層105を貫通し上部電極層104に至るように、第2のコンタクト16を形成する。また、第2の層間絶縁層19、ストレス緩和領域層105および第1の層間絶縁層14を貫通してソースまたはドレイン層12に至るように、第3のコンタクト17を形成する。次いで、第2の層間絶縁層19の上面に第2のコンタクト16および第3のコンタクト17にそれぞれ接続される配線パターン18を形成する。このようにして、本変形例の不揮発性記憶素子1は製造される。本変形例の不揮発性記憶素子1では、少なくとも第2の層間絶縁層19と上部電極層104との間に多孔質構造構成されるストレス緩和領域層105が形成されるので、第2の層間絶縁層19から上部電極層104へ印加される応力ストレスを低減することができる。このようにして、第2の層間絶縁層19からの応力ストレスによる上部電極層104の形状変化突起の発生を抑制できるので、上部電極層104を実質的に平坦に形成することができる。それにより、抵抗変化素子10の形状を安定させることができるので、初期抵抗値のばらつきを抑えた抵抗変化素子10を有する不揮発性記憶素子1を実現することができる。さらに、この抵抗変化素子10を用いて、例えば1トランジスタ/1抵抗変化素子で1つの不揮発性記憶素子1を作製すれば、動作の安定化を実現することができる。以上のように、本変形例における不揮発性記憶素子1を作製する。それにより、本変形例における不揮発性記憶素子1は、特殊なプロセスを用いることなく上部電極層104と第2の層間絶縁層19との間に約10nm以上100nm以下のストレス緩和領域層105を一律に形成することができる。このように、本変形例の不揮発性記憶素子1は、一般的な半導体の微細プロセスを用いることができるので容易に形成することができるという効果を有する。実施の形態2[不揮発性記憶素子の構成]図4Aおよび図4Bは、本発明の実施の形態2に係る不揮発性記憶素子の構成を示す図である。図4Aは平面図を示しており、図4Bは図4AのB-B‘線の断面を矢印方向に見た断面図を示している。なお、図4Aおよび図4Bは、不揮発性記憶素子2が2つで構成される場合の例を示している。図4Bに示す本実施の形態の不揮発性記憶素子2は、実施の形態1の不揮発性記憶素子1に対して、ストレス緩和領域層205の構成が異なる。具体的には、実施の形態1では、ストレス緩和領域層105は応力を低減させたプラズマTEOS膜や、多孔質構造を有する絶縁層ポーラスシリカ等などで構成されていたのに対して、本実施の形態では、ストレス緩和領域層205として、空気層すなわち上部電極層104に接する絶縁層が存在しないエアギャップを形成する。その他の構成については、実施の形態1の不揮発性記憶素子1と同じである。なお、図4Aおよび図4Bにおいて、図1Aおよび図1Bと同様の要素には同一の符号を付しており、詳細な説明は省略する。この不揮発性記憶素子2は、第2の層間絶縁層19と上部電極層104との間にストレス緩和領域層205としてエアギャップ空気層が形成されていることにより、第2の層間絶縁層19からの応力ストレスが上部電極層104へは加わらない。以上のように構成される不揮発性記憶素子2は、抵抗変化素子10において、第2の層間絶縁層19からの応力ストレスによる上部電極層104の形状変化突起の発生を、実施の形態1の不揮発性記憶素子1図1Bに比べて、さらに防止することができる。それにより、不揮発性記憶素子2は、実施の形態1の不揮発性記憶素子1図1Bに比べて、さらに抵抗値ばらつきを抑えることができる。[不揮発性記憶素子の製造方法]次に、本発明の実施の形態2に係る不揮発性記憶素子2の製造方法について説明する。図5A~図5Eは、本発明の実施の形態2に係る不揮発性記憶素子2の製造方法の工程を示す断面図である。なお、図2A~図2Fと同様の要素には同一の符号を付しており、詳細な説明は省略する。まず、本実施の形態の不揮発性記憶素子2の製造方法は、実施の形態1の不揮発性記憶素子1の製造方法を示す図2Aから図2Cの工程までは同じであるので説明を省略する。次に、図5A~図5Eに示す工程において、少なくとも上部電極層104の上面および側面を直接覆うように、後に除去されて空気層ストレス緩和領域層205となる犠牲層205aを形成する。次いで、犠牲層205aを介して少なくとも上部電極層104の上面および側面を覆うように、第2の層間絶縁層19を形成する。次いで、この犠牲層205aを除去することにより、上部電極層104に対する第2の層間絶縁層19の応力を緩和する空気層をストレス緩和領域層205として形成する。第2のコンタクト16は、第2の層間絶縁層19およびストレス緩和領域層205を貫通し、上部電極層104に至るように形成された第2のコンタクト開口部16Aに形成される。ここで、ストレス緩和領域層205は、第2のコンタクト開口部16Aを形成後、その第2のコンタクト開口部16Aからエッチングにより犠牲層205aを除去することにより、形成される。より具体的には、図2Aから図2Cの工程の後に、まず、図5Aに示す工程において、第1の層間絶縁層14上と、上部電極層104の上面および側面と、第2の抵抗変化層103b、第1の抵抗変化層103aおよび下部電極層102の側面とを直接覆うように、犠牲層205aを堆積する。ここで、この犠牲層205aは、第2の層間絶縁層19よりも密度が低い多孔質構造を有する絶縁層ポーラスシリカ等を10nm堆積させて形成される。なお、この犠牲層205aは、ポーラスシリカに限られることはなく、第2の層間絶縁層19に用いられる酸化物、例えばプラズマTEOS膜よりもウェットエッチングレートまたはフッ素系の蒸気ガスによるエッチングレートが速い材料を用いるとしてもよい。次に、図5Bに示す工程において、通常の露光プロセスおよび現像プロセスおよび、ドライエッチングプロセスにより、犠牲層205aを、少なくとも抵抗変化素子10を直接覆う領域が残るように抵抗変化素子10よりも大きな所定の形状パターンに形成する。次に、図5Cに示す工程において、犠牲層205aを覆うように第2の層間絶縁層19を堆積し、後の工程で第2のコンタクト16を形成する所定の位置に、第2の層間絶縁層19および犠牲層205aを貫通し上部電極層104に至るように、第2のコンタクト開口部16Aを形成する。次に、図5Dに示す工程において、第2のコンタクト開口部16Aから犠牲層205aをエッチングにより除去する。犠牲層205aは、第2のコンタクト開口部16Aによって露出しているので、第2のコンタクト開口部16Aを利用して犠牲層205aを選択的にウェットエッチング除去することができる。なお、犠牲層205aを除去する方法は、ウェットエッチングに限らず、フッ素系の蒸気ガスを用いたドライエッチング処理VaporHFを行うとしてもよい。このようにして、上部電極層104、第1の抵抗変化層103a、第2の抵抗変化層103bおよび下部電極層102と、第2の層間絶縁層19との間には、少なくとも10nmのエアギャップ空気層がストレス緩和領域層205として形成される。次に、図5Eに示す工程において、第2のコンタクト開口部16Aには第2のコンタクト16を形成する。また、第2の層間絶縁層19および第1の層間絶縁層14を貫通し、ソースまたはドレイン層12と接続する第3のコンタクト17を形成する。次いで、第2の層間絶縁層19の上面に第2のコンタクト16および第3のコンタクト17にそれぞれ接続される配線パターン18を形成する。以上のようにして、不揮発性記憶素子2は製造される。このように、不揮発性記憶素子2では、第2の層間絶縁層19と上部電極層104との間にストレス緩和領域層205としてのエアギャップが形成されるので、第2の層間絶縁層19からの応力ストレスが上部電極層104へは加わらない。したがって、第2の層間絶縁層19から上部電極層104への応力ストレスによる上部電極層104の形状変化突起の発生を防止することができるので、上部電極層104を実質的に平坦に形成することができる。それにより、抵抗変化素子10の形状を安定させることができるので、実施の形態1の不揮発性記憶素子1図1Bに比べて、抵抗値のばらつきがさらに抑えた抵抗変化素子10を有する不揮発性記憶素子2を実現することができる。さらに、この抵抗変化素子10を用いて、例えば1トランジスタ/1抵抗変化素子で1つの不揮発性記憶部を構成した不揮発性記憶素子2を作製すれば、動作の安定化を実現することができる。以上のようにして、不揮発性記憶素子2は製造される。このように、上部電極層104と第2の層間絶縁層19との間にストレス緩和領域層205として約10nmのエアギャップが形成されるので、第2の層間絶縁層19からの応力ストレスが上部電極層104へ加わらない。したがって、不揮発性記憶素子2では、上部電極層104の形状変化突起の発生を防止し、上部電極層104を実質的に平坦に形成することができる。これにより、上部電極層104の形状を安定させることができるので、抵抗値のばらつきを抑えた抵抗変化素子10を有する不揮発性記憶素子2を実現することができる。実施の形態3[不揮発性記憶素子の構成]図6Aおよび図6Bは、本発明の実施の形態3に係る不揮発性記憶素子の構成を示す図である。図6Aは平面図を示しており、図6Bは図6AのC1-C1‘線の断面を矢印方向に見た断面図を示している。なお、図6Aおよび図6Bは不揮発性記憶素子3が2つで構成される場合の例を示している。図6Bに示す本実施の形態3の不揮発性記憶素子3は、実施の形態1の不揮発性記憶素子1に対して、ストレス緩和領域層305および第2の層間絶縁層193の構成が異なる。具体的には、実施の形態1では、ストレス緩和領域層105は、上部電極層104と第2の層間絶縁層19との間のみに形成されていたのに対して、本実施の形態では、ストレス緩和領域層305が、上部電極層104と第2の層間絶縁層193との間に形成されているだけでなく、さらに第2のコンタクト16と第2の層間絶縁層193との間にも形成されている。つまり、本実施の形態においては、ストレス緩和領域層305は、少なくとも上部電極層104の上面および側面、並びに、第2のコンタクト16の側面を直接覆うように形成されている。また、このストレス緩和領域層305は、応力を低減させたプラズマTEOS膜や、多孔質構造を有する絶縁層ポーラスシリカ等などで構成される。その他の構成については、実施の形態1の不揮発性記憶素子1と同じである。なお、図6Aおよび図6Bにおいて、図1Aおよび図1Bと同様の要素には同一の符号を付しており、詳細な説明は省略する。この不揮発性記憶素子3は、第2の層間絶縁層193より応力の小さいストレス緩和領域層305が図6Bに示すように形成されていることにより、製造中の熱処理等により発生する第2の層間絶縁層19から上部電極層104へ加えられる応力ストレスを低減させることができる。さらに、ストレス緩和領域層305は、上部電極層104と接続する第2のコンタクト16と第2の層間絶縁層193との間にも、形成されているので、製造中の熱処理等により発生する第2の層間絶縁層19から第2のコンタクト16へ加えられる応力ストレスも低減することができる。つまり、ストレス緩和領域層305は、第2のコンタクト16を通して加えられる上部電極層104への応力ストレスも低減することができる。この構成により、抵抗変化素子10において、第2の層間絶縁層19からの応力ストレスによる上部電極層104の形状変化突起の発生を、実施の形態1の不揮発性記憶素子1図1Bに比べてさらに抑制することができる。それにより、不揮発性記憶素子3は、実施の形態1の不揮発性記憶素子1図1Bに比べて、さらに抵抗値ばらつきを抑えることができる。[不揮発性記憶素子の製造方法]次に、本発明の実施の形態3に係る不揮発性記憶素子3の製造方法について説明する。図7A~図7Eは、本発明の実施の形態3に係る不揮発性記憶素子3の製造方法の工程を示す断面図である。なお、図2A~図2Fと同様の要素には同一の符号を付しており、詳細な説明は省略する。まず、本実施の形態の不揮発性記憶素子3の製造方法は、実施の形態1の不揮発性記憶素子1の製造方法を示す図2Aから図2Cの工程までは同じであるので説明を省略する。次に、図7A~図7Eに示す工程において、下部電極層102、第1の抵抗変化層103a、第2の抵抗変化層103bおよび上部電極層104を覆うように第2の層間絶縁層19と同じ材料の絶縁層を形成する。次いで、第2の層間絶縁層19と同じ材料の絶縁層をエッチング除去し、少なくとも上部電極層104を露出させることで、第2の層間絶縁層19を形成する。一方、ストレス緩和領域層305は、上記の後に、少なくとも上部電極層104の上面および側面、並びに、第2のコンタクト16の側面を直接覆うように、第2の層間絶縁層19に用いられる絶縁層より応力が小さく上部電極層104に対する第2の層間絶縁層19の応力を緩和する絶縁層で形成される。また、第2のコンタクト16は、ストレス緩和領域層305を貫通し、上部電極層104に至るよう形成される。より具体的には、図2Aから図2Cの工程の後に、まず、図7Aに示す工程において、第1の層間絶縁層14上と、上部電極層104、第2の抵抗変化層103b、第1の抵抗変化層103aおよび下部電極層102を被覆するように第2の層間絶縁層193を堆積させる。次に、図7Bに示す工程において、後に形成されるストレス緩和領域層305の所定の形状にマスクパターンを形成し、エッチングプロセスにより少なくとも隣り合う複数の抵抗変化素子10の上部電極層104が露出するまで溝状の開口部305aを形成する。このエッチングプロセスには薬液を用いたウェットエッチングプロセス、フッ素系のガスを用いたドライエッチングを用いてもよい。次に、図7Cに示す工程において、溝状の開口部305aに、ストレス緩和領域層305となる多孔質構造を有する絶縁層305bを形成する。ここでは、この多孔質構造を有する絶縁層305bには第2の層間絶縁層193よりも密度が低下し、応力が小さいポーラスシリカを用いる。次に、図7Dに示す工程において、絶縁層305bを貫通し上部電極層104と接続する第2のコンタクト16を形成する。また、絶縁層305b、第2の層間絶縁層193および第1の層間絶縁層14を貫通し、ソースまたはドレイン層12と接続する第3のコンタクト17を形成する。このようにして、ストレス緩和領域層305を形成する。次に、図7Eに示す工程において、ストレス緩和領域層305の上面に、第2のコンタクト16および第3のコンタクト17にそれぞれ接続される配線パターン18を形成する。以上のようにして、不揮発性記憶素子3は製造される。このように、不揮発性記憶素子3では、第2の層間絶縁層193と上部電極層104の間に、第2の層間絶縁層193より応力の小さい多孔質構造を有するストレス緩和領域層305が形成される。そのため、製造中の熱処理等により発生する第2の層間絶縁層193から上部電極層104への応力ストレスはストレス緩和領域層305で低減することができる。さらに、ストレス緩和領域層305は、上部電極層104と接続する第2のコンタクト16と第2の層間絶縁層193との間にも形成されているので、製造中の熱処理等により発生する第2の層間絶縁層193から第2のコンタクト16へ加えられる応力ストレスはストレス緩和領域層305で低減される。つまり、ストレス緩和領域層305は、第2の層間絶縁層19から第2のコンタクト16への応力ストレスが低減され、第2のコンタクト16を通して第2の層間絶縁層193から加えられる上部電極層104への応力ストレスも低減することができる。したがって、不揮発性記憶素子3では、第2の層間絶縁層193からの応力ストレスによる上部電極層104の形状変化突起の発生を、実施の形態1の構成図1に比べて、さらに抑制することができる。それにより、不揮発性記憶素子3は、実施の形態1の不揮発性記憶素子1図1Bに比べて、さらに抵抗値ばらつきを抑えることができる。さらに、上述したように、抵抗変化素子10より大きな領域の第2の層間絶縁層193をエッチング除去して形成させることが可能であるため、プロセスルールにおける最小パターンを用いることなく多孔質構造で構成されるストレス緩和領域層305を形成することができる。このため、微細なプロセスを必要としないため微細化に適している。この抵抗変化素子10を用いて、例えば、1トランジスタ/1抵抗変化素子で1つの不揮発性記憶部を構成することで、動作が安定した不揮発性記憶素子3を作製することができる。変形例なお、ストレス緩和領域層305は、上述したように、上部電極層104の上面および側面、並びに、第2のコンタクト16を覆うように、上部電極層104の側面よりも上の全領域に形成されるとしたがそれに限られない。第2のコンタクト16を含む上部電極層104の上部近傍領域を直接覆うように形成されるとしてもよい。以下、これを実施の形態3の変形例として説明する。図8Aおよび図8Bは、本実施の形態の変形例に係る不揮発性記憶素子の構成を示す図である。図8Aは平面図を示しており、図8Bは図8AのC2-C2’線の断面を矢印方向に見た断面図を示している。なお、図8Aおよび図8Bは、不揮発性記憶素子4が2つで構成される場合の例を示している。図8Bに示すように、本変形例の不揮発性記憶素子4は、上述した実施の形態3の不揮発性記憶素子3に対して、ストレス緩和領域層405が、抵抗変化素子10の各々の上部近傍の領域に形成されていることである。このストレス緩和領域層405は、上述したストレス緩和領域層305と同様に、応力を低減させたプラズマTEOS膜や、多孔質構造を有する絶縁層ポーラスシリカ等などで構成される。その他の構成は、不揮発性記憶素子3と同じである。なお、図8Aおよび図8Bにおいて、図6Aおよび図6Bと同様の要素には同一の符号を付しており、詳細な説明は省略する。不揮発性記憶素子4は、このように構成されることで、図8Bと図6Bとの比較からも明らかなように、第2の層間絶縁層194より密度が低く機械強度が低い多孔質構造で構成されるストレス緩和領域層405を最小限の領域で形成することができる。これにより、不揮発性記憶素子4は、実施の形態3の不揮発性記憶素子3に比べて機械強度を向上させることができるという効果を奏する。[不揮発性記憶素子の製造方法]次に、以上のように構成された本変形例の不揮発性記憶素子4の製造方法について説明する。図9A~図9Eは、本発明の実施の形態3の変形例に係る不揮発性記憶素子4の製造方法の工程を示す断面図である。なお、図7A~図7Fと同様の要素には同一の符号を付しており、詳細な説明は省略する。本変形例に係る不揮発性記憶素子4の製造方法は、上述した実施の形態3に係る不揮発性記憶素子3の製造方法図7Bに対して、図9Bに示す工程において、後にストレス緩和領域層405が形成される開口部405aが個々の抵抗変化素子10に対して形成されている点が異なる。また、図9Dに示す工程において、ストレス緩和領域層405を貫通し上部電極層104と接続する第2のコンタクト16を形成する。また、第2の層間絶縁層194および第1の層間絶縁層14を貫通し、ソースまたはドレイン層12と接続する第3のコンタクト17を形成する。これら以外は、実施の形態3に係る不揮発性記憶素子4で説明した内容と同じであり、説明を省略する。以上のようにして、不揮発性記憶素子4が製造される。このように製造された不揮発性記憶素子4は、実施の形態3の不揮発性記憶素子3と同様の効果を有する。さらに、この不揮発性記憶素子4では、ストレス緩和領域層405を、第2の層間絶縁層194より密度が低く、機械強度が低い多孔質構造の絶縁層を用いて不揮発性記憶素子4における最小限の領域に形成することができる。これにより、不揮発性記憶素子4は、実施の形態3の不揮発性記憶素子3と比べて、機械強度を向上させることができる。また、この抵抗変化素子10を用いても、例えば、1トランジスタ/1抵抗変化素子で1つの不揮発性記憶部を構成することで、動作が安定した不揮発性記憶素子4を作製することができる。実施の形態4[不揮発性記憶素子]図10Aおよび図10Bは、本発明の実施の形態4に係る不揮発性記憶素子の構成を示す図である。図10Aは平面図を示しており、図10Bは図10AのD-D‘線の断面を矢印方向に見た要部の断面図を示している。なお、10Aおよび図10Bは不揮発性記憶素子5が2つで構成される場合の例を示している。図10Bに示す本実施の形態の不揮発性記憶素子5は、実施の形態2の不揮発性記憶素子2に対して、ストレス緩和領域層405および第2の層間絶縁層195の構成が異なる。具体的には、図10Aおよび図10Bに示すように、実施の形態2では、ストレス緩和領域層205として、上部電極層104と第2の層間絶縁層19との間に空気層エアギャップが形成されていたのに対して、本実施の形態では、ストレス緩和領域層505としての空気層が、上部電極層104と第2の層間絶縁層195との間に形成されているだけでなく、さらに第2のコンタクト16と第2の層間絶縁層195との間にも形成される。その他の構成は、実施の形態2の不揮発性記憶素子2と同じである。なお、図10Aおよび図10Bにおいて、図4Aおよび図4Bと同様の要素には同一の符号を付しており、詳細な説明は省略する。この不揮発性記憶素子5は、第2の層間絶縁層195と上部電極層104との間にストレス緩和領域層505として空気層エアギャップが形成されていることにより、第2の層間絶縁層19からの応力ストレスは上部電極層104へは加わらない。さらに、この不揮発性記憶素子5は、上部電極層104と接続する第2のコンタクト16と第2の層間絶縁層195との間にも空気層エアギャップが形成されている。つまり、不揮発性記憶素子5では、ストレス緩和領域層505を備えることにより、第2の層間絶縁層195から第2のコンタクト16へも応力ストレスが加わらないので、第2のコンタクト16を通して第2の層間絶縁層195から加えられる上部電極層104への応力ストレスを防止することができる。このようにして、不揮発性記憶素子5では、第2の層間絶縁層19から加えられる上部電極層104への応力ストレスを完全に防止することができる。この構成により、抵抗変化素子10においては、第2の層間絶縁層195からの応力ストレスによる上部電極層104の形状変化突起の発生を、実施の形態2の不揮発性記憶素子2図4Bに比べて、さらに抑制することができる。それにより、不揮発性記憶素子5は、実施の形態2の不揮発性記憶素子2図4Bに比べて、さらに抵抗値ばらつきを抑えることができる。[不揮発性記憶素子の製造方法]次に、本発明の実施の形態4に係る不揮発性記憶素子5の製造方法について説明する。図11A~図11Dは本発明の実施の形態4に係る不揮発性記憶素子5の製造方法の工程を示す断面図である。なお、図4A~図4Fと同様の要素には同一の符号を付しており、詳細な説明は省略する。まず、本実施の形態の不揮発性記憶素子5の製造方法は、実施の形態1の不揮発性記憶素子1の製造方法を示す図2Aから図2Cの工程までは同じであるので説明を省略する。次に、図11A~図11Dに示す工程において、上部電極層104、第1の抵抗変化層103a、第2の抵抗変化層103bおよび下部電極層102を覆うように第2の層間絶縁層195と同じ材料の絶縁層を形成する。次いで、第2の層間絶縁層195と同じ材料の絶縁層をエッチング除去し、少なくとも上部電極層104を露出させることで、第2の層間絶縁層195を形成するとともに、ストレス緩和領域層505として第2の層間絶縁層195に対する第2の層間絶縁層195の応力を緩和する空気層を形成する。第2のコンタクトは、ストレス緩和領域層505と第2の層間絶縁層195とを貫通し、上部電極層104に至るように形成される。より具体的には、図11Aに示す工程において、第1の層間絶縁層14上と、上部電極層104、第2の抵抗変化層103b、第1の抵抗変化層103aおよび下部電極層102を被覆するように第2の層間絶縁層195を堆積させる。次に、図11Bに示す工程において、後の工程で第2のコンタクト16を形成する所定の位置に第2の層間絶縁層195を貫通して上部電極層104に至るように第2のコンタクト開口部16Aを形成する。次に、図11Cに示す工程において、第2のコンタクト開口部16Aに第2のコンタクト16を形成する。また、第2の層間絶縁層195および第1の層間絶縁層14を貫通し、ソースまたはドレイン層12と接続する第3のコンタクト17を形成する。次いで、第2の層間絶縁層195の上面に第2のコンタクト16および第3のコンタクト17にそれぞれ接続される配線パターン18を形成する。次に、図11Dに示す工程において、所定の形状にマスクパターンを形成し、エッチングプロセスによりストレス緩和領域層505となる空気層エアギャップを少なくとも上部電極層104および第2のコンタクト16が露出するまで形成する。ここで、このエッチングプロセスには薬液を用いたウェットエッチングプロセス、フッ素系のガスを用いたドライエッチングまたはフッ素系の蒸気ガスを用いた処理VaporHFを用いてもよい。以上のようにして、不揮発性記憶素子5は製造される。このように、不揮発性記憶素子5では、第2の層間絶縁層195と上部電極層104との間にストレス緩和領域層505として約50nmの空気層エアギャップが形成されるので、製造中の熱処理等により発生する第2の層間絶縁層195からの応力ストレスは、上部電極層104へ加わらない。さらに、この不揮発性記憶素子5では、上部電極層104と接続する第2のコンタクト16と第2の層間絶縁層195との間にもストレス緩和領域層505として空気層エアギャップが形成されているので、製造中の熱処理等により発生する第2の層間絶縁層195から第2のコンタクト16への応力ストレスは加わらない。そのため、第2の層間絶縁層195から第2のコンタクト16を通して加わる上部電極層104への応力ストレスもない。したがって、不揮発性記憶素子5では、第2の層間絶縁層19からの応力ストレスにより発生する上部電極層104の形状変化突起の発生を実施の形態2の不揮発性記憶素子2図4Bに比べて、さらに防止できる。それにより、抵抗変化素子10の形状を安定させることができるので、実施の形態2の不揮発性記憶素子2図4Bに比べて、さらに抵抗値ばらつきを抑えた抵抗変化素子10を有する不揮発性記憶素子2を実現することができる。さらに、この抵抗変化素子10を用いて、例えば、1トランジスタ/1抵抗変化素子で1つの不揮発性記憶部を構成した不揮発性記憶素子5を作製すれば、動作が安定した不揮発性記憶素子を作製することができる。以上、本発明によれば、抵抗値のばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子を実現できる。具体的には、熱処理によって層間絶縁層から上部電極層へ印加される応力ストレスが少なくとも上部電極層の上面および側面を直接覆っているストレス緩和領域層により緩和されるので、上部電極層へ加えられる層間絶縁層からの応力ストレスを低減させることができる。そのため、上部電極層のマイグレーションによる上部電極層の形状変化突起の発生を抑制することができ、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。以上、本発明の不揮発性記憶素子およびその製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。"