"キャパシタを有する半導体装置であって,前記キャパシタは,下部電極と,上部電極と,前記下部電極と前記上部電極とに挟まれた絶縁膜とを備え,前記下部電極は窒化チタンであり,前記下部電極の絶縁層側の表面には,当該下部電極をさらに窒化処理した窒素リッチ層が形成されていることを特徴とする半導体装置。請求項1に記載の半導体装置において,前記下部電極の窒化処理は,マイクロ波励起することで生成された高密度プラズマ処理により行われる。請求項1に記載の半導体装置において,前記キャパシタはDRAMに用いられるものである。請求項1に記載の半導体装置において,前記キャパシタはロジックデバイスに用いられるものである。請求項1に記載の半導体装置において,前記下部電極の表面は凹凸形状を有する。半導体装置の製造方法において,キャパシタ用の下部電極を半導体基板上に成形する工程と,前記下部電極の表面を窒化する工程と,前記下部電極上に絶縁膜を形成する工程と,前記絶縁膜上に上部電極を形成する工程とを有し,前記下部電極は窒化チタンであり,当該下部電極の前記絶縁層側の表面をさらに窒化処理して窒素リッチ層を形成する工程を有する。請求項6に記載の製造方法において,前記下部電極の窒化処理は,マイクロ波励起することで生成された高密度プラズマ処理により行われる。請求項7に記載の製造方法において,前記プラズマ処理は,1Pa~5×133Pa以下の減圧下で行われる。請求項6に記載の製造方法において,前記キャパシタはDRAM用である。請求項6に記載の製造方法において,前記キャパシタはロジックデバイス用である。請求項6に記載の製造方法において,前記下部電極の表面は凹凸形状を有する。上部電極,下部電極,及びこれらの電極の間に形成された絶縁膜とを有するキャパシタの製造工程で使用される半導体製造装置において,処理すべき半導体基板を収容する処理容器と,前記処理容器内に処理に応じたガスを供給するガス供給手段と,前記処理容器内に高密度プラズマを励起すべくマイクロ波を供給するマイクロ波供給手段とを備え,前記下部電極は窒化チタンであり,前記下部電極の絶縁層側の表面をさらに窒化処理して窒素リッチ層を形成すべく,前記下部電極が形成された前記半導体基板を前記処理容器にロードした後,前記ガス供給手段は窒素ガスを当該処理容器に供給する。請求項12に記載の製造装置において,前記キャパシタはDRAM用である。請求項12に記載の製造装置において,前記キャパシタはロジックデバイス用である。請求項12に記載の半導体製造装置において,前記下部電極の表面は凹凸形状を有する。本発明は上記のような状況に鑑みてなされたものであり,膜厚を増大させることなく,キャパシタ容量の低下を抑制できる半導体装置,その製造方法及び製造装置を提供することを目的とする。また,キャパシタにおけるリーク電流の抑制も目的としている。上記目的を達成するために,本発明の第1の態様は,キャパシタを有する半導体装置であって,前記キャパシタは,下部電極と,上部電極と,前記下部電極と前記上部電極とに挟まれた絶縁膜とを備えている。そして,前記下部電極は窒化チタンであり,前記下部電極の絶縁層側の表面には,当該下部電極をさらに窒化処理した窒素リッチ層が形成されている。前記下部電極の窒化処理は,マイクロ波励起することで生成された高密度プラズマ処理により行われてもよい。前記キャパシタはDRAMやロジックデバイスに用いられるものであってもよい。前記下部電極の表面は凹凸形状を有していてもよい。また,本発明の第2の態様は,半導体装置の製造方法において,キャパシタ用の下部電極を半導体基板上に成形する工程と,前記下部電極の表面を窒化する工程と,前記下部電極上に絶縁膜を形成する工程と,前記絶縁膜上に上部電極を形成する工程とを有している。そして,前記下部電極は窒化チタンであり,当該下部電極の前記絶縁層側の表面をさらに窒化処理して窒素リッチ層を形成する工程を有している。前記下部電極の窒化処理は,マイクロ波励起することで生成された高密度プラズマ処理により行われてもよい。かかる場合,前記プラズマ処理は,1Pa~5×133Pa以下の減圧下で行われてもよい。前記キャパシタはDRAMやロジックデバイスに用いられるものであってもよい。前記下部電極の表面は凹凸形状を有していてもよい。更に,本発明の第3の態様は,上部電極,下部電極,及びこれらの電極の間に形成された絶縁膜とを有するキャパシタの製造工程で使用される半導体製造装置において,処理すべき半導体基板を収容する処理容器と,前記処理容器内に処理に応じたガスを供給するガス供給手段と,前記処理容器内にプラズマを励起すべくマイクロ波を供給するマイクロ波供給手段とを備える。そして,前記下部電極は窒化チタンであり,前記下部電極の絶縁層側の表面をさらに窒化処理して窒素リッチ層を形成すべく,前記下部電極が形成された前記半導体基板を前記処理容器にロードした後,前記ガス供給手段は窒素ガスを当該処理容器に供給する。前記キャパシタはDRAMやロジックデバイスに用いられるものであってもよい。前記下部電極の表面は凹凸形状を有していてもよい。本発明の各態様において,下部電極が窒化チタンの場合,当該窒化チタンの表面がさらに窒化されることにより,後工程での熱処理時の耐酸化性が向上する。一般に,DRAMにおいては,キャパシタの容量が大きくなるため,本発明をDRAMのキャパシタに適用した場合の効果は更に顕著になる。本発明においては,キャパシタの下部電極表面に対して窒化処理をすることにより,耐酸化性が向上するのみならず,キャパシタ内部のリーク電流も減る。その結果,見かけの誘電率の低下が抑制され,絶縁膜の膜厚も厚く形成することが可能となる。以下,本発明について,DRAMにおけるキャパシタの製造を例にとって説明する。DRAMを構成する複数のメモリセルの各々は,1個のMOSトランジスタと1個のキャパシタと素子分離領域とを含む構造を採る。MOSトランジスタは,例えば,P型シリコン基板にN型にドープされたソース電極とドレイン電極,ゲート絶縁膜およびゲート電極とからなる。ドレイン電極は,ビット線に接続される。ゲート電極は,ワード線に接続される。ゲート電極部の周囲には保護酸化膜が形成される。図1のAは,本発明の参考例に係るキャパシタ10の構造を示す。キャパシタ10は,シリコン基板11上に形成された層間絶縁膜17と,層間絶縁膜17上に形成された下部電極12と,下部電極12の上に形成された絶縁膜14と,絶縁膜14上に形成された上部電極層16とを含む。上部電極層16はTiN等のメタル層であり,下部電極12はポリシリコンからなる。下部電極12は,絶縁膜14に接する面側に窒化層18を有する。キャパシタ10には,MOSトランジスタのソース部15とポリシリコン19により電気的に接続される。次に,キャパシタ10を形成するプロセスについて図2に基づいて説明する。まず,層間絶縁膜17にエッチングによりコンタクトホールを開口し,CVD法等によりポリシリコンを堆積させ下部電極12を形成するステップS1。その後,下部電極12の表面にプラズマ窒化処理により窒化層18ポリシリコン窒化膜を形成するステップS2。その後窒化膜18上に絶縁膜14を成膜するステップS3。そしてさらに上部電極層16を成膜するステップS4その後,例えば表面積を大きくするため凹凸形状とするための必要なエッチングを施し,キャパシタ10を形成する。図3は,本発明のプラズマ窒化処理に用いられる半導体製造装置プラズマ処理装置20の構成の概略を示している。半導体製造装置20は,被処理基板としてのシリコンウエハWを保持する基板保持台22が備えられた処理容器21を有する。基板保持台22の内部には,ヒータ22aが設けられており,電源22bからの電力の供給によって,シリコンウエハWを所望の温度に加熱することが可能である。処理容器21内の気体ガスは排気ポート21Aおよび21Bから,排気ポンプ21Cを介して排気される。基板保持台22の周囲には,アルミニウムからなるガスバッフル板仕切り板211が配置されている。ガスバッフル板211の上面には石英カバー212が設けられている。処理容器21の装置上方には,基板保持台22上のシリコンウエハWに対応して開口部が設けられている。この開口部は,石英やAl2O3からなる誘電体板23により塞がれている。誘電体板23の上部処理容器21の外側には,平面アンテナ24が配置されている。この平面アンテナ24には,導波管から供給された電磁波が透過するための複数のスロット24aが形成されている。平面アンテナ24の更に上部外側には,波長短縮板25と導波管28が配置されている。波長短縮板25の上部を覆うように,冷却プレート26が処理容器21の外側に配置されている。冷却プレート26の内部には,冷媒が流れる冷媒路26aが設けられている。処理容器21の内部側壁には,プラズマ窒化処理の際にガスを導入するためのガス供給口27が設けられている。本実施の形態において,処理ガス供給源として,アルゴンガス供給源41,窒素ガス供給源42が用意され,各々バルブ41a,42a,流量調整を行うマスフローコントローラ41b,42b,そしてバルブ41c,42cを介して,ガス供給口27に接続されている。また,処理容器21の内壁の内側には,容器全体を囲むように冷媒流路21aが形成されている。半導体製造装置20には,プラズマを励起するための数GHzの電磁波を発生する電磁波発生器マグネトロン29が備えられている。この電磁波発生器29で発生したマイクロ波が,導波管28を伝播し処理容器21に導入される。半導体製造装置20は,制御装置51によって制御されている。制御装置51は,中央処理装置52,支持回路53,及び関連した制御ソフトウエアを含む記録媒体54を有している。この制御装置51は,例えばガス供給口27からのガスの供給,停止,流量調整,ヒータ22aの温度調節,排気ポンプ21Cの排気,さらには電磁波発生器29などを制御し,半導体製造装置20においてプラズマ処理が実施される各プロセスにおける必要な制御を行っている。制御装置51の中央処理装置52は,汎用コンピュータのプロセッサを用いることができる。記憶媒体54は,例えばRAM,ROM,フレキシブルディスク,ハードディスクをはじめとした各種の形式の記録媒体を用いることができる。また支持回路53は,各種の方法でプロセッサを支持するために中央処理装置52と接続されている。半導体製造装置20は以上のようにその主要部が構成されている。下部電極12の表面にプラズマ窒化処理により窒化層18を形成する際には,シリコン基板11上に下部電極12が形成されたウエハWを基板保持台22の上にセットする。その後,排気ポート21A,21Bを介して処理容器21内部の空気の排気が行われる。処理容器21の内部が所定の処理圧に設定される。ガス供給口27から,不活性ガス,たとえばアルゴンガスと窒素ガスとが供給される。一方,電磁波発生器29で発生された数GHzの周波数のマイクロ波は,導波管28を通って処理容器21に供給される。マイクロ波は,平面アンテナ24,誘電体板23を介して処理容器21中に導入される。そして,このマイクロ波によりプラズマが励起され,窒素ラジカルが生成される。処理容器21内でのマイクロ波励起によって生成された高密度プラズマは,下部電極12の表面に窒化層18を生成させる。その後,下部電極12上には,絶縁膜14が形成される。この絶縁膜14は,例えば,シリコン酸化膜からなる。次に,絶縁膜14上に上部電極層16が形成され,キャパシタ10が構成される。絶縁膜14の形成工程または上部電極16の形成工程において熱処理が行われるが,下部電極12上には窒化層18が形成されているため,下部電極12の上面の酸化が効果的に抑制される。なお,上部電極16は,窒化チタン,アルミニウム等の金属材料に代えてポリシリコンを用いることもできる。また,絶縁膜14としては,シリコン酸化膜の他,シリコン酸窒化膜,酸化タンタル,酸化アルミニウム等が使用可能である。次に,実際に窒化層の熱処理時の耐酸化性について,シリコン基板上でプラズマ窒化処理をして検証を行った。その結果を表1に示す。No.1からNo.3までが,本発明に基づいてプラズマ窒化処理したシリコン基板である。本発明に基づく試料では,処理ガスはアルゴンガスと窒素ガスの混合ガスを用いた。その流量比は,いずれも1000/40sccmとした。プラズマ処理時のプラズマ出力は,いずれも3500Wで,処理圧力は,67Paそして処理温度は400°Cとした。No.1からNo.3はプラズマ処理時間が異なり,No.1では30秒,No.2は120秒,No.3は300秒とした。No.4は比較例として高速熱窒化膜処理をしたシリコン基板のデータを示す。その処理時間は180秒とした。なお,No.1からNo.4までの試料は,いずれもそれぞれ7個ずつ用意した。上記のNo.1からNo.4までの試料は,上記の窒化処理後,600°Cから900°Cの間で熱酸化処理が行われた。図4は,表1に示す実験において,窒化膜が受ける影響を示す。縦軸は,窒化膜の酸化による光学的膜厚の増膜量を表しており,単位はオングストロームである。横軸は,高速熱酸化処理の処理温度を示しており,単位は摂氏である。図中の各点は,熱酸化処理温度における窒化膜の熱酸化による増膜量を表している。このグラフから分かるように,プラズマ窒化処理をした試料の方が,相対的に高速熱窒化処理によるものよりも光学的膜厚の増膜量が少なく,熱酸化による影響が少ないことが分かる。また,プラズマ窒化処理の時間が長いほど,光学的膜厚の増膜量が少ないことも分かる。すなわち,プラズマ窒化処理の時間が長いほど窒化膜が厚くなり,プラズマ窒化処理による窒化膜が厚いほど,熱酸化処理の影響が少なく耐酸化性があるといえる。次に,本発明の実施の形態について説明する。本実施の形態は,キャパシタの下部電極112として,上述の参考例のポリシリコンに代えて窒化チタンを用いたものである。図5にその構造を示す。なお,本実施の形態の説明において,上述した参考例と同一又は対応する構成要素については同一の符号を付し,重複した説明は省略する。キャパシタ100は,層間絶縁膜111上に成膜された層間絶縁膜117上にエッチングによりヴィアホールを開口し,バリアメタル32とヴィアメタル119を埋め込み,窒化チタンよりなる下部電極層112と,下部電極層112の上に形成された絶縁膜14と,絶縁膜14上に形成された上部電極16をCVD成膜する。上部電極16はTiN等のメタル層である。下部電極112において,絶縁膜14に接する面に窒素リッチ層118が形成されている。キャパシタ100は,Al配線又はCu配線30に接続されているが,最終的にはMOSトランジスタのソース電極が電気的に接続される。キャパシタ100を形成するには,層間絶縁膜111上にCVD法等により成膜された層間絶縁膜117上に,エッチングによりヴィアホールを開口し,バリアメタル32とヴィアメタル119を埋め込み,その上に窒化チタンを堆積させて下部電極112を形成する。その後,下部電極112の表面にプラズマ窒化処理により窒素リッチ層118を形成する図6A,B参照。本実施の形態に係るキャパシタ100の製造工程の一部は,図2に示すプラズマ処理装置20によって行われる。下部電極112の表面を窒素リッチな状態にする際には,シリコン基板11上に下部電極112が形成されたウエハWを,プラズマ処理装置20の基板保持台22の上にセットする。その後,排気ポート21A,21Bを介して処理容器21内部の空気の排気が行われる。処理容器21の内部が所定の処理圧に設定される。ガス供給口27から,不活性ガスと窒素ガスとが供給される。一方,電磁波発生器で発生された数GHzの周波数のマイクロ波は,導波管28を通って処理容器21に供給される。マイクロ波は,平面アンテナ24,誘電体板23を介して処理容器21中に導入される。そして,このマイクロ波によりプラズマが励起され,窒素ラジカルが生成される。処理容器21内でのマイクロ波励起によって生成された高密度プラズマは,ここで,下部電極112の表面に更なる窒化層118を生成させる。下部電極112は窒化チタンよりなるため,その全体に窒素が分布している。窒素リッチ層118は,プラズマ窒化処理により窒素がドープされることによって形成される。このため,窒素リッチ層118は,下部電極112の中では他の領域よりも窒素の含有量が多い層となっている。その後,下部電極112上には,絶縁膜14が形成される。この絶縁膜14は,例えば,シリコン酸化膜からなる。次に,絶縁膜14上に上部電極16が形成され,キャパシタ100が構成される。絶縁膜14の形成工程または上部電極16の形成工程において熱処理が行われるが,下部電極112上には窒素リッチ層118が形成されているため,下部電極112の上面の酸化が効果的に抑制される。なお,上部電極16は,窒化チタン,アルミニウム等の金属材料に代えてポリシリコンを用いることもできる。また,絶縁膜14としては,シリコン酸化膜の他,シリコン酸窒化膜,酸化タンタル,酸化アルミニウム等が使用可能である。図7は,下部電極112のプラズマ窒化処理の処理時間とシート抵抗との関係を示す。図7のグラフに示すように,ガス圧が1Torr133Pa,100mT13.3Pa,500mT13.3×5Paの場合に分けて測定した。その結果,窒素のガス圧が低いほどシート抵抗が低くなる。すなわち,ガス圧が低いほど効率よく窒素リッチ層118を形成できることが分かる。次に,窒化チタン膜の熱処理時の耐酸化性について調べた。シリコン基板上に窒化チタン膜を形成後,プラズマ窒化処理をして窒素リッチ層を形成した試料を用意した。本発明に係る試料としては,プラズマ窒化処理時間が120秒のもの図8中の□と,プラズマ窒化処理時間が30秒のもの図8中の○の2種類を用意した。また,比較のためにプラズマ窒化処理をしない窒化チタン膜のみ有する基板図8中の△も用意した。本試験においては,プラズマ酸化処理を行いながらシート抵抗を測定して,プラズマ窒化処理の影響を調べた。図8に測定結果を示す。図8のグラフにおいて,縦軸は窒化チタン膜下部電極112のシート抵抗値を表す。横軸は,プラズマ酸化処理する前のレファレンス値TiNasdepoと,フッ酸仕上げのシリコン基板にプラズマ酸化処理を施した場合の酸化膜厚が20オングストローム,40オングストロームおよび60オングストロームを示す。酸化膜厚が多いほどプラズマ酸化処理時間が長いことを示す。この図から,プラズマ酸化が進むほど,プラズマ窒化処理をしていない試料のシート抵抗値は上昇し,熱処理の酸化の影響を強く受けていることが分かる。それに対し,プラズマ窒化処理をしている試料のシート抵抗値の上昇は少なく,熱処理の酸化の影響を受けにくいことを示している。すなわちプラズマ窒化処理したものは,熱処理時の耐酸化性に優れていることを示している。次にプラズマ窒化処理における圧力の影響について調べた。キャパシタの形状は表面積を大きくするために,深い穴を形成したり凹凸形状とした立体構造が採用されることがある。かかる場合,部位によって膜厚の違いが生じやすい。膜厚の違いは電気特性の違いにつながるので,均一な膜厚とすることが重要であるが,発明者らの検証によれば,プラズマ窒化の際の圧力が,特にこれら立体構造を有するキャパシタにおける膜厚の均一性に影響を与えることが確認できた。図9は,Siの下部電極表面が凹凸形状を有するキャパシタにおいて,当該下部電極に対してプラズマ処理の際の圧力を変えてプラズマ窒化処理をしたときの膜厚を示している。図中Openは,下部電極表面の凹凸が疎の場合,Denseは下部電極表面の凹凸が密の場合を意味し,各々凹部内の底部の膜厚を示している。かかる結果によれば,膜厚の均一性はプラズマ窒化処理の際の圧力に依存していることが確認でき,発明者らの検証によれば,圧力は1Torr133Pa~5Torr5×133Paの間が好ましく,より好ましくは3Torr3×133Pa付近がよい。以上,本発明の実施の形態の一例ついて幾つかの例に基づいて説明したが,本発明はこれらの実施の形態に何ら限定されるものではなく,請求の範囲に示された技術的思想の範疇において変更可能なものである。"