複数の端子を有する半導体装置であって、前記複数の端子を任意の数の端子毎に任意の数のグループにそれぞれ区分する第一の区分手段と、前記区分されたグループのそれぞれに含まれる任意の数の端子を、マスタ端子とスレーブ端子とに区分する第二の区分手段と、前記マスタ端子に対して論理レベルの設定を行う論理レベル設定手段と、前記マスタ端子に設定された論理レベルに応じて、前記スレーブ端子をプルアップ状態又は開放状態に切り替える切り替え手段と、を含むことを特徴とする半導体装置。前記切り替え手段は、前記マスタ端子に設定された論理レベルに応じて、前記スレーブ端子をプルダウン状態又は開放状態に切り替えることを特徴とする請求項1に記載の半導体装置。前記切り替え手段は、前記マスタ端子に設定された論理レベルに応じて、前記スレーブ端子をプルアップ状態又はプルダウン状態に切り替えることを特徴とする請求項1に記載の半導体装置。前記切り替え手段は、前記マスタ端子に設定された論理レベルに応じて、前記スレーブ端子をプルアップ状態、プルダウン状態、開放状態の何れかの状態に切り替えることを特徴とする請求項1に記載の半導体装置。複数の端子を有する半導体装置であって、前記複数の端子を任意の数の端子毎に任意の数のグループにそれぞれ区分する第一の区分手段と、前記区分されたグループのそれぞれに含まれる任意の数の端子を、マスタ端子とスレーブ端子とに区分する第二の区分手段と、前記マスタ端子に対して論理レベルの設定を行う論理レベル設定手段と、前記マスタ端子に設定された論理レベル及び外部から設定される論理レベルに応じて、前記スレーブ端子を、各端子毎にプルアップ状態又は開放状態に個別に切り替える切り替え手段と、を含むことを特徴とする半導体装置。前記切り替え手段は、前記マスタ端子に設定された論理レベル及び外部から設定される論理レベルに応じて、前記スレーブ端子を、各端子毎にプルダウン状態又は開放状態に個別に切り替えることを特徴とする請求項5に記載の半導体装置。前記切り替え手段は、前記マスタ端子に設定された論理レベル及び外部から設定される論理レベルに応じて、前記スレーブ端子を、各端子毎にプルアップ状態又はプルダウン状態に個別に切り替えることを特徴とする請求項5に記載の半導体装置。前記切り替え手段は、前記マスタ端子に設定された論理レベル及び外部から設定される論理レベルに応じて、前記スレーブ端子を、各端子毎にプルアップ状態、プルダウン状態、開放状態の何れかの状態に個別に切り替えることを特徴とする請求項5に記載の半導体装置。しかしながら、今までの内部プルアップ又は内部プルダウンを固定若しくはソフト設定する半導体装置においては、ソフトウェアによる半導体装置の初期化を実施するまでは、プルアップ又はプルダウンの設定を変更することができないという問題があった。すなわち、互いに接続される双方の半導体装置ICが、それぞれプルアップ又はプルダウンされている場合、具体的には、IC1とIC2とが接続されているとき、仮に、IC1が内部プルアップされており、IC2が内部プルダウンされているとすると、IC1とIC2とを接続しているラインの信号レベルが中間電位となってしまう場合がある。そのため、IC1とIC2とを接続しているラインの信号レベルが中間電位とならないよう、さらに外部にプルアップ、又はプルダウンを設ける必要がある。また、仮に、IC1が、例えばクラッチ等のHighレベルで動作するアクチュエータを駆動する半導体装置である場合、もし、IC1にプルアップが入っていると、このプルアップによりアクチュエータが誤動作してしまう可能性があり、この誤動作を防止するために、さらに外部にプルダウンを設ける必要がある。このように、いずれの場合においても、内部プルアップ抵抗又は内部プルダウン抵抗よりも十分小さい抵抗値で外部にプルアップ又はプルダウンする必要があり、チップ抵抗分コストが上昇する、チップ抵抗の実装面積が増大する、消費電力が増加するといった諸問題がある。また、特許文献1に記載された半導体装置では、内部に不揮発性メモリを搭載する必要があることから、外付け抵抗同等か、それ以上のコスト上昇の問題、及び不揮発性メモリの実装面積が必要とされるという問題は依然として解消されない。そこで本発明は、上記問題点に鑑みてなされたものであって、ソフトウェアによる初期化を待つことなく、内部プルアップ又は内部プルダウンの有無を設定することを目的とし、その際、内部プルアップ又は内部プルダウンの有無の設定のための専用端子を追加することなく、かつ、一定のフレキシブル性を有する半導体装置を提供することを目的とする。上記課題を解決するため、請求項1に記載の本発明における半導体装置は、複数の端子を有する半導体装置であって、前記複数の端子を任意の数の端子毎に任意の数のグループにそれぞれ区分する第一の区分手段と、前記区分されたグループのそれぞれに含まれる任意の数の端子を、マスタ端子とスレーブ端子とに区分する第二の区分手段と、前記マスタ端子に対して論理レベルの設定を行う論理レベル設定手段と、前記マスタ端子に設定された論理レベルに応じて、前記スレーブ端子をプルアップ状態又は開放状態に切り替える切り替え手段と、を含むことを特徴とする。本発明によれば、プルアップ又はプルダウンの設定をするための外部端子を増設する必要がなく、内部プルアップ又は内部プルダウンの有無を既存の端子により設定することができる半導体装置を得ることができる。次に、本発明を実施するための形態について図面を参照して詳細に説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化乃至省略する。本発明は、要するに、既存の外部端子を使用して、内部プルアップ又は内部プルダウンの有無を設定するので、ソフトウェアによる初期化リセット以前に内部プルアップ又は内部プルダウンの設定を行うことが可能となるのである。具体的には、複数の既存の外部端子をグルーピングし、同一グループ内で1本又は2本のマスタ端子と、残りのスレーブ端子とに区分けし、マスタ端子による設定によりスレーブ端子の内部プルアップ又は内部プルダウンの有無を設定することとし、さらに、マスタ端子も初期化リセット動作以後は通常の外部端子として使用することができることを特徴としており、内部プルアップ又は内部プルダウン専用の端子を追加する必要がないのである。例えば、外部端子であるA0、A1、A2、A3、...、A7をAグループ、B0、B1、B2、B3、...、B7をBグループとし、リセット動作時のA0端子の値HHigh又はLLow及び/又はリセット動作時のB0端子の値H又はLに基づいて、AグループのA2からA7端子のプルアップ設定の有無及び/又はBグループのB2からB7端子のプルアップ設定の有無を決定する。また、リセット動作時のA1端子の値H又はL及び/又はリセット動作時のB1端子の値H又はLに基づいて、AグループのA2からA7端子のプルアップ又はプルダウンの設定及び/又はBグループのB2からB7端子のプルアップ又はプルダウンの設定を行う。さらに、プルアップ状態を固定とし、A0端子の値H又はL及び/又はB0端子の値H又はLによってAグループのA1からA7端子のプルアップの有無及び/又はBグループのB1からB7端子のプルアップの有無を決定しても良い。以下、本発明の特徴について、図面を用いて詳細に説明する。まず、本発明の実施形態に係る半導体装置における回路構成について説明する。図1は、本発明の実施形態に係る半導体装置における回路構成の一例を示す図である。図1において、半導体装置IC10は、外部端子A_0からA_nを有し、外部端子A_0には、外部プルアップ抵抗108が接続されている。外部端子A_0からA_nの内部は内部ロジック102に、外部は外部回路103にそれぞれ接続されている。また、外部端子A_1からA_nは、IC10内部において、内部プルアップ抵抗110と直列に接続された内部プルアップスイッチ104とにそれぞれ接続されている。そして、IC10内部には、フリップフロップ101とセレクタ107とから構成される破線部で示したロジック回路が設けられており、フリップフロップ101は、D入力に外部端子A_0端子が、CLK入力にReset_nが、Q出力にセレクタ107がそれぞれ接続され、セレクタ107の出力SWにより、内部プルアップスイッチ104がOn/Off制御される。なお、このフリップフロップ101とセレクタ107とからなるロジック回路は、真理値表109に示すような論理を形成する。図1において、外部端子であるA_0端子からA_n端子が1つのグループとしてグルーピングされている。A_0端子がマスタ端子105となり、初期状態のマスタ端子105A_0端子の状態で、スレーブ端子106A_1端子からA_n端子の内部プルアップ抵抗110の有無が決定される。リセット信号Reset_nは、電源投入時等に、ICチップ10全体を初期化イニシャライズするための信号である。なお、本発明に関わらず、一般的な半導体チップには同様のリセット信号が存在する。本実施形態においては、リセット期間Reset_n信号がL状態の期間を初期状態と見做して、その期間におけるマスタ端子105A_0端子の状態に応じてスレーブ端子106A_1端子からA_n端子の内部プルアップ抵抗110の有無を決定している。本実施形態においては、リセット期間中の値を保持するために、フリップフロップ101を用いている。フリップフロップ101は、CLK入力の立上がり時のD入力マスタ端子105A_0端子の値を保持し、その値をQ出力に出力するのである。また、D入力にマスタ端子105A_0端子の値を入力し、CLK入力にReset_n信号を入力することにより、リセット解除時Reset_n:Hのマスタ端子105A_0端子の値を保持し続けるのである。さらに、リセット期間中Reset_n:Lも、マスタ端子105A_0端子の状態をそのまま出力可能とするためにセレクタ107を用いている。これにより、真理値表109に示したように、図1の破線部のロジックは、リセット期間中Reset_n:Lは、マスタ端子105A_0端子の状態を出力し、リセット解除後Reset_n:Hは、マスタ端子105A_0端子の出力を保持し続ける回路構成となっている。なお、本回路構成は上述した、リセット期間中Reset_n:Lは、マスタ端子105A_0端子の状態を出力し、リセット解除後Reset_n:Hは、マスタ端子105A_0端子の出力を保持し続ける回路を実現するための一例にすぎず、図1に示した回路図以外の回路構成であっても、リセット期間中Reset_n:Lは、マスタ端子105A_0端子の状態を出力し、リセット解除後Reset_n:Hは、マスタ端子105A_0端子の出力を保持し続ける回路構成に該当する場合は本発明の技術的範囲に含まれ得る。セレクタ107により選択されたスイッチ信号SWにより、内部プルアップスイッチ104のOn/Offが自動的に切り替わり、スレーブ端子106A_1端子からA_n端子の内部プルアップ抵抗110の有無、すなわち、スレーブ端子106A_1端子からA_n端子をプルアップ状態にするか、開放状態にするかが決定される。この図1に示す回路構成のタイミングチャートを図2に示す。図2は、本発明の実施形態に係る半導体装置における図1の回路図のタイミングチャート図である。図2及び真理値表109に示すように、リセット状態Reset_n:Lでは、マスタ端子105A_0端子の論理状態X:L→Hをスイッチ信号SWは反映しX ́:L→H、リセット解除後Reset_n:H、であっても、マスタ端子105A_0端子の論理状態は保持されY:H、フリップフロップ101のQ出力の論理はHとなるがY ́、スイッチ信号SWの論理は保持される。すなわち、リセットが解除された後Reset_n:Hであっても、マスタ端子105A_0端子の信号の値に関わらずスイッチ信号SWの論理は固定されるため、マスタ端子105A_0端子を通常の外部端子として使用することが可能となる。また、リセット解除後Reset_n:Hだけでなく、リセット期間中Reset_n:Lも、マスタ端子105A_0端子の論理に従ってスレーブ端子106A_1端子からA_n端子の内部プルアップ抵抗110の有無状態を設定することができるため、図2に示すようにリセット期間Reset_n:Lが長くリセット解除が遅延した場合Z:L→Hにおいても、フリップフロップ101のQ出力の論理は変動せずZ ́、マスタ端子105A_0端子の論理によりスイッチ信号SWのOn/Offを変更することができるため、ソフトウェアによる半導体装置の初期化を実施するまでは、プルアップ又はプルダウンの設定を変更することができないという問題が起こることもない。なお、図1の記載はスレーブ端子106A_0からA_n端子についてのみ記載しているが、同様の構成を用いることにより、スレーブ端子B_0からB_m端子、スレーブ端子C_0からC_l端子等のように、複数のグループ分けをすることにより、グループ毎に異なる設定が可能であり、回路構成に合わせて柔軟に対応することが可能となる。また、本実施形態においては、スレーブ端子に対する端子処理は内部プルアップ状態であったが、内部プルダウン状態とすることも可能であるし、複数のグループに属するスレーブ端子106A_1からA_n端子、B_1からB_m端子、C_1からC_l端子毎に個別に内部プルアップ状態又は内部プルダウン状態を指定しておき、マスタ端子105A_0端子、B_0端子、C_0端子の状態によって、スレーブ端子106を、内部プルアップ状態の有無プルアップ状態又は開放状態又は内部プルダウン状態の有無プルダウン状態又は開放状態を決定する構成であっても良い。さらに、本実施形態においては、マスタ端子105A_0端子がHのときに内部プルアップ有の論理構成となっているが、内部プルアップスイッチ104等の論理を変えることにより、マスタ端子105A_0端子がLのときに内部プルアップ有という論理構成としても良いことは勿論である。次に、本発明の他の実施形態に係る半導体装置における回路構成について説明する。図3は、本発明の他の実施形態に係る半導体装置における回路構成の一例を示す図である。図3の回路構成は、図1の回路構成と比較して、マスタ端子205A_0端子に対して、IC20内部に固定のプルアップ抵抗210が接続されている点を除き、図1の回路構成と同じである。図3において、ロジック201と記載している破線の部分は、図1の破線部のロジックと同様であり、リセット期間中Reset_n:Lは、マスタ端子205A_0端子の論理状態を出力し、リセット解除後Reset_n:Hは出力を保持し続ける回路である。この他の実施形態の利点としては、マスタ端子205A_0端子に対してプルアップ抵抗210を内蔵することにより、マスタ端子205をプルアップする必要があるときには、外部プルアップ抵抗を設ける必要がないので部品点数を削減することができる点が挙げられる。また、マスタ端子205A_0端子に対してプルアップ処理又はプルダウン処理の必要がある見込み確率が何れかに偏っている場合には、予め見込み確率の高い方の回路を採用することが可能である。ただし、マスタ端子205A_0端子をIC20内部でプルアップしていることにより、プルダウンする必要がある場合には、IC20外部に、内部プルアップ抵抗210よりも十分抵抗値の小さいプルダウン抵抗を接続する必要があるため、貫通電流により消費電力が増加する点に注意する必要がある。なお、この他の実施形態においても、マスタ端子205A_0端子の状態によって、スレーブ端子206を、内部プルアップ状態の有無プルアップ状態又は開放状態又は内部プルダウン状態の有無プルダウン状態又は開放状態とする構成であっても良い。次に、本発明のさらに他の実施形態に係る半導体装置における回路構成について説明する。図4は、本発明のさらに他の実施形態に係る半導体装置における回路構成の一例を示す図である。図4の回路構成は、図1の回路構成と比較して、スイッチ信号SWにより制御されるスイッチ内部プルアップ/プルダウン切替えスイッチ312が、内部プルアップ抵抗の開放又は導通を行うものではなく、内部プルアップ抵抗310又は内部プルダウン抵抗311の切り替えを行うスイッチとなっている点を除き、図1の回路構成と同じである。図4において、マスタ端子305A_0端子とリセット信号Reset_nから、スイッチ信号SWを生成する構成、及びロジック301の破線の部分は、図1の破線部のロジックと同様であり、リセット期間中Reset_n:Lは、マスタ端子305A_0端子の論理状態を出力し、リセット解除後Reset_n:Hは出力を保持し続ける回路である。このさらに他の実施形態の利点としては、IC30の実装条件毎に内部プルアップ設定又は内部プルダウン設定が任意に選択可能である点であるが、スレーブ端子306に常時プルアップ抵抗又はプルダウン抵抗が接続された状態である。よって、スレーブ端子306の同一グループ例えば、A_1からA_n端子、B_1からB_n端子、C_1からC_n端子内にプルアップすべき端子又はプルダウンすべき端子が混在する場合、中間電位とならないようIC30外部に十分小さい抵抗値のプルアップ抵抗又はプルダウン抵抗を接続する必要があり、チップ抵抗分のコストアップ、実装面積の増大、及び消費電力の増加といった諸問題が生じる恐れがある。この問題を解消するために、マスタ端子305を2本例えば、A_0とA_1端子用いることにより、内部プルアップ/プルダウン切替えスイッチ312の切り替えを、内部プルアップ状態、内部プルダウン状態、及び開放状態の3状態とする構成とすることも可能である図示せず。この回路構成の場合は、上記した諸問題が解消される代わりに、マスタ端子例えば、A_0とA_1端子が増加することに伴い、外部プルアップ抵抗又は外部プルダウン抵抗が増加することとなる。次に、本発明のさらなる実施形態に係る半導体装置における回路構成について説明する。図5は、本発明のさらなる実施形態に係る半導体装置における回路構成の一例を示す図である。図5の回路構成は、図1の回路構成と比較して、スイッチ信号SWを全ての内部プルアップスイッチ404に直接入力せずに、さらにソフト設定413により制御可能なロジック401ロジック1からロジックnを挟むことにより、スレーブ端子406の一端子毎に個別に設定を切り替えることができる点を除き、図1の回路構成と同じである。図5において、マスタ端子405A_0端子とリセット信号Reset_nから、スイッチ信号SWを生成する構成、及びロジック401の破線の部分は、図1の破線部のロジックと同様であり、リセット期間中Reset_n:Lはマスタ端子405A_0端子の論理状態を出力し、リセット解除後Reset_n:Hは出力を保持し続ける回路である。ソフト設定413により設定可能なレジスタの初期値を、マスタ端子405A_0端子の設定を優先する状態にしておくことにより、リセット期間や初期化前の期間Reset_n:Lの端子処理はマスタ端子405A_0端子の設定に依存させ、ソフト設定413による設定以後はソフト設定413を優先することにより、個別のスレーブ端子406A_1からA_n端子の処理を実現する。このさらなる実施形態の利点としては、同一グループ例えば、A_1からA_n端子、B_1からB_n端子、C_1からC_n端子にグルーピングされた端子であっても、個別にプルアップ設定の有無を選択することができるため、消費電力の削減等を実現することが可能となる。ただし、IC40の内部回路ロジックが僅かに増加する。なお、このさらなる実施形態においても、マスタ端子405A_0端子の状態及びソフト設定413による設定状態によって、スレーブ端子406を、個別にプルアップ状態又は開放状態、プルダウン状態又は開放状態、若しくはプルアップ状態又はプルダウン状態とする構成であっても良い。さらに、マスタ端子405を2本例えば、A_0とA_1端子用いることにより、内部プルアップスイッチ404の切り替えにより、スレーブ端子406を、個別にプルアップ状態、プルダウン状態、及び開放状態の3状態とする構成を採用することも可能である図示せず。なお、上記した図3から図5に示した実施形態は互いに排他状態にあるものではなく、任意の組み合わせによって実現することが可能である。このように、本発明では、複数の端子を有する半導体装置において、複数の端子を任意の数の端子毎に任意の数のグループにそれぞれ区分し、当該区分されたグループのそれぞれに含まれる任意の数の端子を、マスタ端子とスレーブ端子とに区分し、マスタ端子に対して論理レベルの設定を行い、当該マスタ端子に設定された論理レベルに応じて、スレーブ端子をプルアップ状態、プルダウン状態、又は開放状態に切り替えることにより、プルアップ又はプルダウンの設定をするための外部端子を増設することなく、内部プルアップ又は内部プルダウンの有無を既存の端子により設定することができる半導体装置を得ることが可能となる。以上、本発明の好適な実施形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範囲な趣旨及び範囲から逸脱することなく、これら具体例に様々な修正及び変更が可能である。