基板の上に、窒化物半導体層を形成する工程と、前記窒化物半導体層の上に、導電膜を形成する工程と、前記導電膜の上に、レジストパターンを形成する工程と、前記レジストパターンが形成されて領域の前記導電膜をドライエッチングにより除去し、電極を形成する工程と、を有し、前記ドライエッチングに用いられるエッチングガスは、塩素成分を含むガスにフッ素成分を含むガスまたは酸素を加えたものであることを特徴とする半導体装置の製造方法。前記導電膜は、導電性を有する金属窒化物膜を含むものであることを特徴とする請求項1に記載の半導体装置の製造方法。前記フッ素成分を含むガスは、SF6、F2、CF4、NF3のうちの1又は2以上を含むガスであることを特徴とする請求項1または2に記載の半導体装置の製造方法。前記導電膜をドライエッチングにより除去し、電極を形成する工程は、第1のエッチング工程と、第2のエッチング工程とを有し、前記第1のエッチング工程よりも前記第2のエッチング工程の方が、ドライエッチングにおけるバイアスパワーが低いことを特徴とする請求項1から3のいずれかに記載の半導体装置の製造方法。前記導電膜をドライエッチングにより除去し、電極を形成する工程は、前記窒化物半導体層に対する前記導電膜の選択比が2以上であることを特徴とする請求項1から4のいずれかに記載の半導体装置の製造方法。前記電極と接する窒化物半導体層は、GaN、AlGaN、InAlNのいずれかであることを特徴とする請求項1から5のいずれかに記載の半導体装置の製造方法。ここで、図1及び図2に基づき窒化物半導体の上に、ゲート電極を形成するための金属窒化物膜を形成する場合について説明する。最初に、図1に示されるように、Siウェハ等の基板910の上に不図示のバッファ層を形成し、更に、エピタキシャル成長によりGaN及びAlGaN等の窒化物半導体層920を形成する。この後、この窒化物半導体層920の上に、スパッタリング等によりTiN等の導電膜930を形成し、導電膜930の表面にフォトレジストを塗布し、露光装置による露光、現像により、ゲート電極が形成される領域にレジストパターン940を形成する。尚、HEMT等の場合には、窒化物半導体層920は、GaNとAlGaN等との積層膜により形成されている。次に、図2に示されるように、RIEReactiveIonEtching等のドライエッチングを行なうことにより、レジストパターン940の形成されていない領域の導電膜930を除去する。この際、レジストパターン940が形成されていない領域の導電膜930は完全に除去され、レジストパターン940が形成されている領域における窒化物半導体層920の上には、導電膜930が形成される。ところで、Siウェハ等の基板910において、TiN膜等の導電膜930をスパッタリングにより成膜した場合、成膜された導電膜930は、基板910の中心部分と周辺部分とでは膜厚が異なっている。即ち、図1aに示すように基板910の中央部分では厚く成膜され、図1bに示すように周辺部分では薄く形成される。具体的には、スパッタリングにより、基板910の中央部分において、導電膜930であるTiN膜が約200nmとなるように成膜した場合には、半導体基板920の周辺部分において、成膜される導電膜930であるTiN膜の膜厚は約175nmとなる。このように、スパッタリングにより導電膜930であるTiN膜を成膜した場合、TiN膜における膜厚の面内分布が生じるため、成膜されるTiN膜においては、基板910の中央部分と周辺部分とで、約25nmの膜厚差が生じる。従って、図2に示すように、塩素ガス等を用いてRIE等のドライエッチングを行なった場合、図2aに示す基板910の中心部分よりも、図2bに示す基板910の周辺部分の方が、窒化物半導体層920が多くエッチングにより除去されてしまう。このため、製造される半導体装置のばらつきが生じ、歩留り等が低下する可能性がある。また、窒化物半導体層920がオーバーエッチングされた構造の半導体装置を作製する場合においても、基板920の中央部分と周辺部分とにおける導電膜930であるTiN膜の膜厚差に応じて、窒化物半導体層920のエッチングされる量が異なる。従って、基板910の中央部分と周辺部分とにおいて、エッチングされた後の窒化物半導体層920の厚さにばらつきが生じてしまう。ところで、導電膜930であるTiN膜をドライエッチングにより除去する場合には、一般的に、エッチングガスとして塩素ガス等が用いられる。この場合、導電膜930と窒化物半導体層920とのエッチングレートの比は約1である。具体的なエッチング条件は、例えば、ECRエッチング装置のチャンバー内に、Cl2を10~150sccm供給し、チャンバー内の圧力を2~10mTorrとし、トップパワーを600~1200W、バイアスボトムパワーを30~80Wとする。尚、本実施の形態では、このような窒化物半導体層920に対する導電膜930のエッチングレートの比について、窒化物半導体層920に対する導電膜930の選択比と記載する場合がある。一方、特許文献3に記載されているように、窒化物半導体の上に形成された金属酸化膜を窒化することにより導電膜を形成する方法もある。しかしながら、この方法では、窒素ラジカル等を用いる方法であり、特殊な装置等を必要とするため、金属窒化物膜を容易に形成することは困難である。また、酸化物を窒化する際に、窒化物半導体にダメージを与える場合があり、製造される半導体装置における歩留り等が低下するため好ましくない。よって、ゲート電極等を形成する際に、基板の中心部分と周辺部分において、窒化物半導体のエッチング量の差が少なくなるように形成することができ、均一性が高く、歩留りの高い半導体装置の製造方法が求められている。本実施の形態の一観点によれば、基板の上に、窒化物半導体層を形成する工程と、前記窒化物半導体層の上に、導電膜を形成する工程と、前記導電膜の上に、レジストパターンを形成する工程と、前記レジストパターンが形成されて領域の前記導電膜をドライエッチングにより除去し、電極を形成する工程と、を有し、前記ドライエッチングに用いられるエッチングガスは、塩素成分を含むガスにフッ素成分を含むガスまたは酸素を加えたものであることを特徴とする。開示の半導体装置の製造方法によれば、ゲート電極等を形成する際に、基板の中心部分と周辺部分において、窒化物半導体のエッチング量の差が少なくなるように形成することができ、均一性が高く、歩留りの高い半導体装置を製造することができる。実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。第1の実施の形態最初に、窒化物半導体層と導電膜となる金属窒化物膜とのエッチングレートについて検討を行なった結果について説明する。前述したように、ドライエッチングを行なった場合、基板の中央部分と周辺部分とにおける窒化物半導体層のエッチング量のばらつきが生じる。このばらつきは、基板の中央部分と周辺部分とにおいて、成膜される金属窒化物膜の膜厚が異なることに起因して生じる。従って、金属窒化物膜の膜厚が均一になるように、スパッタリング等の成膜方法により成膜することができれば、基板の中央部分と周辺部分とにおいて、窒化物半導体層のエッチング量を略同じにすることができる。しかしながら、スパッタリング等の成膜方法では、TiN膜等の金属窒化物膜において、基板の全面にわたり膜厚が均一となるように成膜することは困難である。ところで、窒化物半導体層のエッチングレートに対し、金属窒化物膜のエッチングレートが速い場合、基板の中央部分と周辺部分とにおいて、TiN等の金属窒化物膜の膜厚が不均一であっても、窒化物半導体層のエッチング量の差を小さくすることができる。即ち、窒化物半導体層のエッチングレートに対する金属窒化物膜のエッチングレートの比選択比が約1である場合に対し、選択比が約10である場合には、周辺部分におけるオーバーエッチング量が約1/10となる。具体的には、選択比が約1である場合に、周辺部分におけるオーバーエッチング量が約25nmであったものが、選択比を約10とすることにより、周辺部分におけるオーバーエッチング量が約2.5nmとなる。このように選択比を高くすることにより、基板の中央部分と周辺部分とにおおける窒化物半導体層のエッチング量の差を少なくすることができ、窒化物半導体層のエッチング量のばらつきを少なくすることができる。これにより、製造される半導体装置の特性の均一性を向上させることができ、更には、歩留りを向上させることができる。このような観点に基づき、発明者は、RIE等のドライエッチングに用いられるエッチングガスとエッチングレートの比、即ち、選択比との関係について検討を行なった。この検討を行なった結果を図3に示す。図3では、窒化物半導体としてGaNを用い、窒化物金属膜としてTiNを用いている。尚、本実施の形態では、RIEには、平行平板型のもの以外にも、ECRElectronCyclotronResonanceエッチング、ICPInductivelycoupledplasmaエッチングも含まれるものとする。図3に示される結果は、ECRエッチングにより行なわれたものである。条件1は、ドライエッチングに用いられるエッチングガスとして、Cl2塩素を用いた場合である。この場合、GaNに対するTiNの選択比エッチングレートの比は、約1.3であり、フォトレジストに対するTiNの選択比は、約1.4である。尚、ドライエッチングにおけるバイアスパワーは、約60Wであり、比較的高いパワーである。条件2は、ドライエッチングに用いられるエッチングガスとして、Cl2にSF6を3混入させたものを用いた場合である。この場合、GaNに対するTiNの選択比は、約5.4であり、フォトレジストに対するTiNの選択比は、約1.1である。尚、ドライエッチングにおけるバイアスパワーは、約60Wであり、比較的高いパワーである。条件3は、ドライエッチングに用いられるエッチングガスとして、Cl2にSF6を8混入させたものを用いた場合である。この場合、GaNに対するTiNの選択比は、約6.2であり、フォトレジストに対するTiNの選択比は、約0.4である。尚、ドライエッチングにおけるバイアスパワーは、約60Wであり、比較的高いパワーである。条件4は、ドライエッチングに用いられるエッチングガスとして、Cl2にSF6を3混入させたものを用いた場合である。この場合、GaNに対するTiNの選択比は、約9.4であり、フォトレジストに対するTiNの選択比は、約0.8である。尚、ドライエッチングにおけるバイアスパワーは、約30Wであり、比較的低いパワーである。条件5は、ドライエッチングに用いられるエッチングガスとして、Cl2にSF6を6混入させたものを用いた場合である。この場合、GaNに対するTiNの選択比は、約12であり、フォトレジストに対するTiNの選択比は、約0.6である。尚、ドライエッチングにおけるバイアスパワーは、約30Wであり、比較的低いパワーである。条件6は、ドライエッチングに用いられるエッチングガスとして、Cl2にO2を10混入させたものを用いた場合である。この場合、GaNに対するTiNの選択比は、約6.3であり、フォトレジストに対するTiNの選択比は、約0.7である。尚、ドライエッチングにおけるバイアスパワーは、約60Wであり、比較的高いパワーである。条件7は、ドライエッチングに用いられるエッチングガスとして、Cl2にO2を20混入させたものを用いた場合である。この場合、GaNに対するTiNの選択比は、約6.7であり、フォトレジストに対するTiNの選択比は、約0.5である。尚、ドライエッチングにおけるバイアスパワーは、約60Wであり、比較的高いパワーである。以上のように、図3に示される結果に基づくならば、ドライエッチングにおいて、Cl2にSF6又はO2を混入したエッチングガスを用いることにより、GaNに対するTiNの選択比を高くすることができる。また、エッチングガスに混入されるSF6又はO2が多い方が、GaNに対するTiNの選択比を高くすることができる。しかしながら、エッチングガスに混入されるSF6又はO2が多いと、エッチングレートは低下してしまう。また、ドライエッチングにおけるバイアスパワーは、比較的高いパワーである約60Wの場合よりも、比較的低いパワーである約30Wの方が、GaNに対するTiNの選択比を高くすることができる。尚、選択比を6以上にするためには、Cl2にSF6を混入させる場合には、バイアスパワーが約60WではSF6を8以上、バイアスパワーが約30WではSF6を3以上混入させることが好ましい。また、Cl2にO2を混入させる場合には、O2を10以上混入させることが好ましい。本発明は、上述したように、発明者における検討の結果に基づきなされたものである。半導体装置の製造方法次に、第1の実施の形態における半導体装置について説明する。本実施の形態における半導体装置の製造方法は、窒化物半導体を用いたHEMTの製造方法であり、図4~図6に基づき説明する。最初に、図4aに示すように、基板10上に窒化物半導体層を形成する。具体的には、Si等の基板の上に、窒化物半導体層となる不図示のバッファ層、電子走行層21、電子供給層22、キャップ層23を順次MOVPEMetalOrganicVaporPhaseEpitaxy法によりエピタキシャル成長させることにより形成する。これにより、電子走行層21と電子供給層22との界面近傍の電子走行層21には2DEGtwodimensionalelectrongas21aが形成される。基板10としては、Si、サファイア、SiC、GaN、AlN等の基板を用いることができる。電子走行層21は、第1の半導体層となる層であり、厚さが約3μmのインテンショナリーアンドープGaNにより形成されている。電子供給層22は、第2の半導体層となる層であり、厚さが約20nmのインテンショナリーアンドープAl0.25Ga0.75Nにより形成されている。尚、電子供給層22は、Si等の不純物元素をドープして、n型としたものを用いてもよい。キャップ層23は、第3の半導体層となる層であり、厚さが約5nmのGaNまたはAlGaN等により形成されている。本実施の形態では、キャップ層23は、Si等の不純物元素がドープされているn-GaNにより形成されている。本実施の形態においては、MOVPEでは、Gaの原料ガスにはTMGトリメチルガリウム、Alの原料ガスにはTMAトリメチルアルミニウム、Nの原料ガスにはNH3アンモニアが用いられ、Siの原料ガスにはSiH4モノシラン等が用いられる。尚、これらの原料ガスは、水素H2をキャリアガスとしてMOVPE装置の反応炉に供給される。次に、図4bに示すように、キャップ層23の上に、導電膜30aであるTiN膜をスパッタリングにより、約200nm成膜する。導電膜30aは、後述するゲート電極30を形成するためのものであり、金属窒化物膜を有する膜、即ち、金属窒化物膜または金属窒化物膜と金属膜との積層膜により形成されている。金属窒化物膜は、金属の窒化物であって導電性を有する材料であればよく、具体的には、TaN、TiN、ZrN、WN、VN、TiSiN、TaCN等が挙げられる。また、導電膜30aを金属窒化物膜と金属膜との積層膜により形成する場合には、Ti/TiN、Al/TaN等の積層膜が挙げられる。次に、図4cに示すように、導電膜30aの上にレジストパターン40を形成する。レジストパターン40は、導電膜30aにおいてゲート電極30が形成される領域の上に形成される。具体的には、導電膜30aであるTiN膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、導電膜30aにおいてゲート電極30が形成される領域の上にレジストパターン40を形成する。この際形成されるレジストパターン40の膜厚は、約1.2μmである。次に、図5aに示すように、レジストパターン40が形成されていない領域における導電膜30aをRIE等のドライエッチングにより除去し、ゲート電極30を形成する。この条件は、エッチング装置のチャンバー内に、Cl2を10~50sccm、N2を10~100sccm、SF6を2~10sccm供給し、チャンバー内の圧力を2~10mTorrとし、トップパワーを600~1200W、バイアスパワーを3~30Wとする。この条件におけるGaNに対するTiNの選択比は約10であるため、TiNの膜厚分布膜厚差が25nmであっても、GaNは最大で2.5nmエッチングにより除去されるだけである。このようにして、レジストパターン40が形成されていない領域における導電膜30aであるTiN膜を除去することにより、残存する金属窒化物膜によりゲート電極30を形成する。本実施の形態では、エッチングガスとして、Cl2にSF6を添加した場合について説明したが、塩素成分を含むガスにフッ素成分を含むガスを添加したものであってもよい。塩素成分を含むガスとしては、Cl2の他、BCl3、CCl4等が挙げられる。また、フッ素成分を含むガスとしては、SF6の他、F2、CF4、NF3等が挙げられる。この工程におけるGaNに対するTiNの選択比は、2以上であれば膜厚差を約半分にすることができるため効果はあるが、更に、膜厚差を小さくするためには、5以上、更には、6以上であることが好ましい。尚、レジストパターン40は有機溶剤等により除去する。次に、図5bに示すように、第1の層間絶縁膜50を形成する。具体的には、CVDやスパッタリング等の成膜方法により、ゲート電極30が形成されている面に、SiO2膜を成膜することにより、第1の層間絶縁膜50を形成する。次に、図5cに示すように、第1の層間絶縁膜50において、後述するソース電極61及びドレイン電極62が形成される領域に開口部51及び52を形成する。具体的には、第1の層間絶縁膜50の上に、フォトレジストを塗布し、露光装置により露光、現像をすることにより、第1の層間絶縁膜50において開口部51及び52が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、RIE等のドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域における第1の層間絶縁膜50をキャップ層23等の窒化物半導体層の表面が露出するまで除去し、開口部51及び52を形成する。この後、レジストパターンは有機溶剤等により除去する。次に、図6aに示すように、第1の層間絶縁膜50に形成された開口部51及び52に、Al等の金属材料によりソース電極61及びドレイン電極62を形成する。具体的には、開口部51及び52が形成されている第1の層間絶縁膜50の上に、フォトレジストを塗布し、露光、現像を行なうことにより、ソース電極61及びドレイン電極62が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Al等の金属膜を真空蒸着により成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、第1の層間絶縁膜50における開口部51内にソース電極61を形成し、開口部52内にドレイン電極62を形成する。尚、ソース電極61及びドレイン電極62の形成方法は、上記以外の方法であってもよい。具体的には、開口部51及び52が形成されている第1の層間絶縁膜50の上にAl等の金属膜をスパッタリング等により成膜し、更に、この金属膜の上に、ソース電極61及びドレイン電極62が形成される領域の上にレジストパターンを形成する。この後、レジストパターンが形成されていない領域の金属膜をRIE等により除去し、レジストパターンを有機溶剤等により除去することにより、残存する金属膜によりソース電極61及びドレイン電極62を形成することができる。次に、図6bに示すように、第1の層間絶縁膜50、ソース電極61及びドレイン電極62の上に、第2の層間絶縁膜70を形成し、更に、第2の層間絶縁膜70及び第1の層間絶縁膜50に開口部71、72及び73を形成する。この開口部71、72及び73は、ソース電極61、ドレイン電極62及びゲート電極30の表面が露出するまで、第2の層間絶縁膜70及び第1の層間絶縁膜50をエッチングにより除去することにより形成する。より詳細に説明すると、CVDやスパッタリング等の成膜方法により、SiO2膜を成膜することにより、第2の層間絶縁膜70を形成する。この後、第2の層間絶縁膜70の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部71、72及び73が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、RIE等のドライエッチングを行なうことにより、レジストパターンの形成されていない領域における第2の層間絶縁膜70及び第1の層間絶縁膜50を除去し、ソース電極61、ドレイン電極62及びゲート電極30の表面を露出させる。これにより、第2の層間絶縁膜70及び第1の層間絶縁膜50に開口部71、72及び73を形成することができる。この後、レジストパターンは有機溶剤等により除去する。次に、図6cに示すように、開口部71、72及び73において、ソース電極61、ドレイン電極62及びゲート電極30と接続される配線層81、82及び83を形成する。具体的には、開口部71、72及び73が形成されている第2の層間絶縁膜70の上に、フォトレジストを塗布し、露光、現像を行なうことにより、配線層81、82及び83が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Al等の金属膜を真空蒸着により成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、開口部71においてソース電極61と接続される配線層81、開口部72においてドレイン電極62と接続される配線層82、開口部73においてゲート電極30と接続される配線層83を形成する。尚、配線層81、82及び83の形成方法は、上記以外の方法であってもよい。具体的には、開口部71、72及び73が形成されている第2の層間絶縁膜70の上にAl等の金属膜をスパッタリング等により成膜し、更に、この金属膜の上に、配線層81、82及び83が形成される領域にレジストパターンを形成する。この後、レジストパターンが形成されていない領域の金属膜をRIE等のドライエッチングにより除去し、レジストパターンを有機溶剤等により除去することにより、残存する金属膜により配線層81、82及び83を形成することができる。以上により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置は、ゲート電極30とキャップ層23との間にゲート絶縁膜となる絶縁膜を形成した構造のものであってもよい。この場合、キャップ層23を形成した後、ゲート絶縁膜となる絶縁膜を形成し、この絶縁膜上に導電膜30aを形成する。また、ゲート電極31が形成される領域の窒化物半導体を一部除去することにより、リセスを形成した構造のものであってもよい。この場合、キャップ層23を形成した後、ゲート電極31が形成される領域の窒化物半導体を一部除去することにリセスを形成し、この後、この絶縁膜上に導電膜30aを形成する。更に、本実施の形態における半導体装置は、電子供給層22として、InGaNを用いたものであってもよい。更に、図示はしないが、本実施の形態は、窒化物半導体を用いたHEMT以外にも、窒化物半導体を用いた半導体装置においても適用することができる。具体的には、AlGaN、GaN、InAlN等の表面に、ドライエッチングによりTiN等の金属窒化物の電極を形成する工程を有する半導体装置の製造方法においても適用することが可能である。第2の実施の形態次に、第2の実施の形態における半導体装置について説明する。本実施の形態における半導体装置の製造方法は、第1の実施の形態とは異なる構造の窒化物半導体を用いたHEMTの製造方法であり、図7~図9に基づき説明する。最初に、図7aに示すように、基板10上に窒化物半導体層を形成する。具体的には、Si等の基板の上に、窒化物半導体層となる不図示のバッファ層、電子走行層121、電子供給層122を順次MOVPE法によりエピタキシャル成長させることにより形成する。これにより、電子走行層121と電子供給層122との界面近傍の電子走行層121には2DEG121aが形成される。基板10としては、Si、サファイア、SiC、GaN、AlN等の基板を用いることができる。電子走行層121は、第1の半導体層となる層であり、厚さが約3μmのインテンショナリーアンドープGaNにより形成されている。電子供給層122は、第2の半導体層となる層であり、厚さが約20nmのインテンショナリーアンドープAl0.25Ga0.75Nにより形成されている。尚、電子供給層122は、Si等の不純物元素をドープして、n型としたものを用いてもよい。本実施の形態においては、MOVPEでは、Gaの原料ガスにはTMGトリメチルガリウム、Alの原料ガスにはTMAトリメチルアルミニウム、Nの原料ガスにはNH3アンモニアが用いられ、Siの原料ガスにはSiH4モノシラン等が用いられる。尚、これらの原料ガスは、水素H2をキャリアガスとしてMOVPE装置の反応炉に供給される。次に、図7bに示すように、電子供給層122の上に、導電膜30aであるTiN膜をスパッタリングにより、約200nm成膜する。導電膜30aは、後述するゲート電極30を形成するためのものであり、金属窒化物膜を有する膜、即ち、金属窒化物膜または金属窒化物膜と金属膜との積層膜により形成されている。金属窒化物膜は、金属の窒化物であって導電性を有する材料であればよく、具体的には、TaN、TiN、ZrN、WN、VN、TiSiN、TaCN等が挙げられる。また、導電膜30aを金属窒化物膜と金属膜との積層膜により形成する場合には、Ti/TiN、Al/TaN等の積層膜が挙げられる。次に、図7cに示すように、導電膜30aの上にレジストパターン40を形成する。レジストパターン40は、導電膜30aにおいてゲート電極30が形成される領域の上に形成される。具体的には、導電膜30aであるTiN膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、導電膜30aにおいてゲート電極30が形成される領域の上にレジストパターン40を形成する。この際形成されるレジストパターン40の膜厚は、約1.2μmである。次に、図8aに示すように、レジストパターン40が形成されていない領域における導電膜30aをRIE等のドライエッチングにより除去し、ゲート電極30を形成する。この条件は、エッチング装置のチャンバー内に、Cl2を10~50sccm、N2を10~100sccm、SF6を2~10sccm供給し、チャンバー内の圧力を2~10mTorrとし、トップパワーを600~1200W、バイアスパワーを3~30Wとする。この条件におけるGaNに対するTiNの選択比は約10であるため、TiNの膜厚分布膜厚差が25nmであっても、GaNは最大で2.5nmエッチングにより除去されるだけである。このようにして、レジストパターン40が形成されていない領域における導電膜30aであるTiN膜を除去し、残存する金属窒化物膜によりゲート電極30を形成する。この際、レジストパターン40が形成されていない領域の電子供給層122を一部除去してもよい。本実施の形態では、エッチングガスとして、Cl2にSF6を添加した場合について説明したが、塩素成分を含むガスにフッ素成分を含むガスを添加したものであってもよい。塩素成分を含むガスとしては、Cl2の他、BCl3、CCl4等が挙げられる。また、フッ素成分を含むガスとしては、SF6の他、F2、CF4、NF3等が挙げられる。尚、レジストパターン40は有機溶剤等により除去する。次に、図8bに示すように、第1の層間絶縁膜50を形成する。具体的には、CVDやスパッタリング等の成膜方法により、ゲート電極30が形成されている面に、SiO2膜を成膜することにより、第1の層間絶縁膜50を形成する。次に、図8cに示すように、第1の層間絶縁膜50において、後述するソース電極61及びドレイン電極62が形成される領域に開口部51及び52を形成する。具体的には、第1の層間絶縁膜50の上に、フォトレジストを塗布し、露光装置により露光、現像をすることにより、第1の層間絶縁膜50において開口部51及び52が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、RIE等のドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域における第1の層間絶縁膜50を電子供給層122等の窒化物半導体層の表面が露出するまで除去し、開口部51及び52を形成する。この後、レジストパターンは有機溶剤等により除去する。次に、図9aに示すように、第1の層間絶縁膜50に形成された開口部51及び52に、Al等の金属材料によりソース電極61及びドレイン電極62を形成する。具体的には、開口部51及び52が形成されている第1の層間絶縁膜50の上に、フォトレジストを塗布し、露光、現像を行なうことにより、ソース電極61及びドレイン電極62が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Al等の金属膜を真空蒸着により成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、第1の層間絶縁膜50における開口部51内にソース電極61を形成し、開口部52内にドレイン電極62を形成する。尚、ソース電極61及びドレイン電極62の形成方法は、上記以外の方法であってもよい。具体的には、開口部51及び52が形成されている第1の層間絶縁膜50の上にAl等の金属膜をスパッタリング等により成膜し、更に、この金属膜の上に、ソース電極61及びドレイン電極62が形成される領域の上にレジストパターンを形成する。この後、レジストパターンが形成されていない領域の金属膜をRIE等により除去し、レジストパターンを有機溶剤等により除去することにより、残存する金属膜によりソース電極61及びドレイン電極62を形成することができる。次に、図9bに示すように、第1の層間絶縁膜50、ソース電極61及びドレイン電極62の上に、第2の層間絶縁膜70を形成し、更に、第2の層間絶縁膜70及び第1の層間絶縁膜50に開口部71、72及び73を形成する。この開口部71、72及び73は、ソース電極61、ドレイン電極62及びゲート電極30の表面が露出するまで、第2の層間絶縁膜70及び第1の層間絶縁膜50をエッチングにより除去することにより形成する。より詳細に説明すると、CVDやスパッタリング等の成膜方法により、SiO2膜を成膜することにより、第2の層間絶縁膜70を形成する。この後、第2の層間絶縁膜70の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部71、72及び73が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、RIE等のドライエッチングを行なうことにより、レジストパターンの形成されていない領域における第2の層間絶縁膜70及び第1の層間絶縁膜50を除去し、ソース電極61、ドレイン電極62及びゲート電極30の表面を露出させる。これにより、第2の層間絶縁膜70及び第1の層間絶縁膜50に開口部71、72及び73を形成することができる。この後、レジストパターンは有機溶剤等により除去する。次に、図9cに示すように、開口部71、72及び73において、ソース電極61、ドレイン電極62及びゲート電極30と接続される配線層81、82及び83を形成する。具体的には、開口部71、72及び73が形成されている第2の層間絶縁膜70の上に、フォトレジストを塗布し、露光、現像を行なうことにより、配線層81、82及び83が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Al等の金属膜を真空蒸着により成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、開口部71においてソース電極61と接続される配線層81、開口部72においてドレイン電極62と接続される配線層82、開口部73においてゲート電極30と接続される配線層83を形成する。尚、配線層81、82及び83の形成方法は、上記以外の方法であってもよい。具体的には、開口部71、72及び73が形成されている第2の層間絶縁膜70の上にAl等の金属膜をスパッタリング等により成膜し、更に、この金属膜の上に、配線層81、82及び83が形成される領域にレジストパターンを形成する。この後、レジストパターンが形成されていない領域の金属膜をRIE等のドライエッチングにより除去し、レジストパターンを有機溶剤等により除去することにより、残存する金属膜により配線層81、82及び83を形成することができる。以上により、本実施の形態における半導体装置を製造することができる。本実施の形態では、AlGaNのエッチングレートは、GaNのエッチングレートと略同じであるため、第1の実施の形態と同様に、電子供給層122におけるエッチング量のばらつきを少なくすることができる。また、電子供給層122をInAlNにより形成した場合においても、InAlNとGaNとのエッチングレートは略等しいため、同様に電子供給層122におけるエッチング量のばらつきを少なくすることができる。尚、上記以外の内容については、第1の実施の形態と同様である。第3の実施の形態次に、第3の実施の形態について説明する。本実施の形態は、ゲート電極を形成する際のRIE等のドライエッチングの条件が、第1の実施の形態及び第2の実施の形態とは異なるものである。具体的には、導電膜30aにおける所定の領域をドライエッチングにより除去することにより、ゲート電極30を形成しているが、この工程における条件が、第1の実施の形態及び第2の実施の形態と異なるものである。本実施の形態における半導体装置の製造方法においては、第1の実施の形態における図4c、または、第2の実施の形態における図7cに示されるように、レジストパターン40を形成した後、本実施の形態におけるドライエッチングを行なう。本実施の形態におけるドライエッチングは、2つのエッチング工程、即ち、第1のエッチング工程と、第2のエッチング工程を行なうものである。最初に、第1のエッチング工程を行なう。第1のエッチング工程の条件は、エッチング装置のチャンバー内に、Cl2を10~150sccm、SF6を1~15sccm供給し、チャンバー内の圧力を2~10mTorrとし、トップパワーを600~1200W、バイアスパワーを30~80Wとする。この条件におけるGaNに対するTiNの選択比は約6であるため、TiNの膜厚分布膜厚差が25nmであっても、GaNは最大で約4nmエッチングにより除去されるだけである。次に、第2のエッチング工程を行なう。第2のエッチング工程の条件は、チャンバー内に、Cl2を10~50sccm、N2を10~100sccm、SF6を2~10sccm供給し、チャンバー内の圧力を2~10mTorrとし、トップパワーを600~1200W、バイアスパワーを3~30Wとする。この条件におけるGaNに対するTiNの選択比は約10であるため、TiNの膜厚分布膜厚差が25nmであっても、GaNは最大で2.5nmエッチングにより除去されるだけである。第1のエッチング工程は、選択比は比較的低いものの、エッチングレートが高く、第2のエッチング工程は、選択比は比較的高いものの、エッチングレートが低い。よって、窒化物半導体層の表面が露出する直前まで、第1のエッチング工程を行ない、その後、第2のエッチング工程を行なうことにより、窒化物半導体層におけるエッチング量のばらつきの少ないエッチングを短時間で行なうことができる。これにより、半導体装置の製造時間を短縮することができ、半導体装置を低コストで製造することができる。本実施の形態においては、第1のエッチング工程よりも第2のエッチング工程におけるドライエッチングのバイアスパワーを低くすることにより、第1のエッチング工程よりも第2のエッチング工程における選択比を高くすることができる。また、第1のエッチング工程よりも第2のエッチング工程におけるエッチングガスに添加されるSF6の濃度を高くすることにより、第1のエッチング工程よりも第2のエッチング工程における選択比を高くすることができる。また、双方の内容を組み合わせることにより、より一層選択比を高くすることができる。本実施の形態では、エッチングガスとして、Cl2にSF6を添加した場合について説明したが、塩素成分を含むガスにフッ素成分を含むガス又は酸素を添加したものであってもよい。塩素成分を含むガスとしては、Cl2の他、BCl3、CCl4等が挙げられる。また、フッ素成分を含むガスとしては、SF6の他、F2、CF4、NF3等が挙げられる。この後、第1の実施の形態における図5b又は、第2の実施の形態における図8bに示されるように、第1の層間絶縁膜50を形成する。この後の工程は、第1の実施の形態または第2の実施の形態と同様である。尚、上記以外の内容については、第1又は第2の実施の形態と同様である。第4の実施の形態次に、第4の実施の形態について説明する。本実施の形態は、ゲート電極を形成する際のRIE等のドライエッチングの条件が、第1の実施の形態及び第2の実施の形態とは異なるものである。具体的には、導電膜30aにおける所定の領域をドライエッチングにより除去することにより、ゲート電極30を形成しているが、この工程における条件が、第1の実施の形態及び第2の実施の形態と異なるものである。本実施の形態における半導体装置の製造方法においては、第1の実施の形態における図4c、第2の実施の形態における図7cに示されるように、レジストパターン40を形成した後、本実施の形態におけるドライエッチングを行なう。ドライエッチングの条件は、チャンバー内に、Cl2を10~150sccm、N2を0~100sccm、O2を5~30sccm供給し、チャンバー内の圧力を2~10mTorrとし、トップパワーが600~1200W、バイアスパワーを30~80Wとする。この条件におけるGaNに対するTiNの選択比は約6であるため、TiNの膜厚分布膜厚差が25nmであっても、GaNは最大で約4nmエッチングにより除去されるだけである。塩素成分を含むガスとしては、Cl2の他、BCl3、CCl4等が挙げられる。この後、第1の実施の形態における図5b又は、第2の実施の形態における図8bに示されるように、第1の層間絶縁膜50を形成する。この後の工程は、第1の実施の形態または第2の実施の形態と同様である。尚、上記以外の内容については、第1又は第2の実施の形態と同様である。以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。上記の説明に関し、更に以下の付記を開示する。付記1基板の上に、窒化物半導体層を形成する工程と、前記窒化物半導体層の上に、導電膜を形成する工程と、前記導電膜の上に、レジストパターンを形成する工程と、前記レジストパターンが形成されて領域の前記導電膜をドライエッチングにより除去し、電極を形成する工程と、を有し、前記ドライエッチングに用いられるエッチングガスは、塩素成分を含むガスにフッ素成分を含むガスまたは酸素を加えたものであることを特徴とする半導体装置の製造方法。付記2前記導電膜は、導電性を有する金属窒化物膜を含むものであることを特徴とする付記1に記載の半導体装置の製造方法。付記3前記導電膜は、金属窒化物膜と金属膜との積層膜であることを特徴とする付記1に記載の半導体装置の製造方法。付記4前記金属窒化物膜は、TaN、TiN、ZrN、WN、VN、TiSiN、TaCNのうちの1又は2以上を含む材料により形成されているものであることを特徴とする付記2又は3に記載の半導体装置の製造方法。付記5前記金属窒化物膜は、TiNを含む材料により形成されているものであることを特徴とする付記2又は3に記載の半導体装置の製造方法。付記6前記導電膜は、スパッタリングにより成膜されたものであることを特徴とする付記1から5のいずれかに記載の半導体装置の製造方法。付記7前記塩素成分を含むガスは、Cl2、BCl3、CCl4のうちの1又は2以上を含むガスであることを特徴とする付記1から6のいずれかに記載の半導体装置の製造方法。付記8前記フッ素成分を含むガスは、SF6、F2、CF4、NF3のうちの1又は2以上を含むガスであることを特徴とする付記1から7のいずれかに記載の半導体装置の製造方法。付記9前記ドライエッチングは、RIEであることを特徴とする付記1から8のいずれかに記載の半導体装置の製造方法。付記10前記導電膜をドライエッチングにより除去し、電極を形成する工程は、第1のエッチング工程と、第2のエッチング工程とを有し、前記第1のエッチング工程よりも前記第2のエッチング工程の方が、ドライエッチングにおけるバイアスパワーが低いことを特徴とする付記1から9のいずれかに記載の半導体装置の製造方法。付記11前記導電膜をドライエッチングにより除去し、電極を形成する工程は、第1のエッチング工程と、第2のエッチング工程とを有し、前記第1のエッチング工程よりも前記第2のエッチング工程の方が、ドライエッチングにおけるエッチングガスに含まれるフッ素成分を含むガスまたは酸素の濃度が高いことを特徴とする付記1から10のいずれかに記載の半導体装置の製造方法。付記12前記導電膜をドライエッチングにより除去し、電極を形成する工程は、前記窒化物半導体層に対する前記導電膜の選択比が2以上であることを特徴とする付記1から11のいずれかに記載の半導体装置の製造方法。付記13前記電極と接する窒化物半導体層は、GaN、AlGaN、InAlNのいずれかであることを特徴とする付記1から12のいずれかに記載の半導体装置の製造方法。付記14前記窒化物半導体層は、基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層とを含むものであることを特徴とする付記1から13のいずれかに記載の半導体装置の製造方法。付記15前記窒化物半導体層は、前記第2の半導体層の上に、第3の半導体層が形成されているものであることを特徴とする付記14に記載の半導体装置の製造方法。付記16前記第3の半導体層は、GaNを含む材料により形成されていることを特徴とする付記15に記載の半導体装置の製造方法。付記17前記第1の半導体層は、GaNを含む材料により形成されており、前記第2の半導体層は、AlGaNまたはInAlNを含む材料により形成されていることを特徴とする付記14から16のいずれかに記載の半導体装置の製造方法。付記18前記窒化物半導体層は、MOVPEにより形成されたものであることを特徴とする付記1から17のいずれかに記載の半導体装置の製造方法。付記19前記電極はゲート電極であって、前記窒化物半導体層の上に、ソース電極及びドレイン電極を形成する工程を有することを特徴とする付記1から18のいずれかに記載の半導体装置の製造方法。付記20前記半導体装置は、HEMTであることを特徴とする付記1から19のいずれかに記載の半導体装置の製造方法。