入力電圧をこれとは異なる出力電圧に変換して負荷に供給するDCDC変換器であって、前記入力電圧を受ける入力端子と、前記出力電圧を出力する出力端子と、一端が前記入力端子に接続され、オンオフが切り換えられるハイサイドスイッチと、一端が接地端子に接続され、他端が前記ハイサイドスイッチの他端に接続され、オンオフが切り換えられるローサイドスイッチと、一端が前記ハイサイドスイッチの他端に接続され、他端が前記出力端子に接続されたインダクタと、をそれぞれ含む複数のパワー段と、前記負荷の負荷電流に対する、各前記パワー段のそれぞれの出力電流の割合が設定値になるように、各前記パワー段の前記ハイサイドスイッチおよび前記ローサイドスイッチを制御する第1モードと、各前記パワー段間で前記ハイサイドスイッチおよび前記ローサイドスイッチのデューティ比がそれぞれ同一となるように、各前記パワー段の前記ハイサイドスイッチおよび前記ローサイドスイッチを制御する第2モードとを実行する制御部とを備えたDCDC変換器。前記制御部は、前記負荷電流がしきい値より大きいときに、前記第1モードを実行し、前記負荷電流が前記しきい値以下のときに、前記第2モードを実行することを特徴とする請求項1に記載のDCDC変換器。前記負荷電流が前記しきい値以上か否かを示す信号を外部から受信する端子をさらに備え、前記制御部は、前記端子で受信された信号に基づいて、前記負荷電流が前記しきい値より大きいかを判断することを特徴とする請求項2に記載のDC-DC変換器。前記制御部は、前記第1モードにおいて、前記複数のパワー段がそれぞれ同じ割合の電流を前記負荷に供給するように、制御を行うことを特徴とする請求項2または3のいずれか一項に記載のDCDC変換器。前記制御部は、前記第1モードにおいて、各前記パワー段が異なる割合で前記負荷に電流を供給するように、制御を行うことを特徴とする請求項2または3のいずれか一項に記載のDCDC変換器。前記制御部は、各前記パワー段のそれぞれの出力電流と、各前記パワー段の出力電流の平均との差分に応じた信号を増幅する複数の可変利得アンプを含み、前記可変利得アンプによる増幅信号と、前記出力電圧と目標電圧の差分との加算信号に基づいて、前記各パワー段における前記ハイサイドスイッチおよび前記ローサイドスイッチを制御し、前記負荷電流に基づいて、各前記可変利得アンプの利得を制御することを特徴とする請求項1に記載のDCDC変換器。前記制御部は、前記複数のパワー段の電流のうちの少なくとも1つがしきい値以上のときは、前記第1モードを実行し、前記複数のパワー段の電流のすべてがしきい値未満のときは、前記第2モードを実行することを特徴とする請求項1に記載のDCDC変換器。請求項1ないし7のいずれか一項に従ったDCDC変換器と、前記負荷である電子機器とを備えた情報処理装置。このように従来のマルチフェーズDCDC変換器では素子を保護するために各パワー段が出力する電流を等しくすると変換効率が低下してしまうという問題点があった。本発明の一側面は、素子の保護と、変換効率の向上を両立させることを目的とする。本発明の一態様としてのDCDC変換器は、入力電圧をこれとは異なる出力電圧に変換して負荷に供給するDCDC変換器であって、入力端子と、出力端子と、複数のパワー段と、制御部とを備える。前記入力端子は、前記入力電圧を受ける。前記出力端子は、前記出力電圧を出力する。前記複数のパワー段は、それぞれハイサイドスイッチと、ローサイドスイッチと、インダクタとを含む。前記ハイサイドスイッチは、一端が前記入力端子に接続され、オンオフが切り換えられる。前記ローサイドスイッチは、一端が接地端子に接続され、他端が前記ハイサイドスイッチの他端に接続され、オンオフが切り換えられる。前記インダクタは、一端が前記ハイサイドスイッチの他端に接続され、他端が前記出力端子に接続される。前記制御部は、前記負荷の負荷電流に対する各前記パワー段のそれぞれの出力電流の割合が設定値になるように、各前記パワー段の前記ハイサイドスイッチおよび前記ローサイドスイッチを制御する第1モードと、各前記パワー段間で前記ハイサイドスイッチおよび前記ローサイドスイッチのデューティ比がそれぞれ同一となるように、前記各パワー段の前記ハイサイドスイッチおよび前記ローサイドスイッチを制御する第2モードとを実行する。以下、図面を参照しながら本実施の形態について詳細に説明する。図1に本発明の第1の実施形態に係わるマルチフェーズDCDC変換器と、負荷とを備えた情報処理装置のブロック図を示す。ハイサイドスイッチSWHi、ローサイドスイッチSWLi、インダクタLiにより、パワー段PWiが構成される。各パワー段PWiは、入力DC電圧Vinを、これより低い出力DC電圧Voutに変換し、それぞれ電流Iiを出力する。全てのパワー段は並列に接続されている。各パワー段は、それぞれに共通に接続された平滑容量Cおよびこれに並列に接続された負荷11に対し、合成電流I1I2IN負荷電流Iloadを出力する。負荷11としてはCPU、メモリ、バッテリなどが考えられる。ハイサイドスイッチSWHi、ローサイドスイッチSWLiはそれぞれハイサイドスイッチ制御信号VSWHi、ローサイドスイッチ制御信号VSWLiにより制御される。VSWHiとVSWLiとは相補信号であり、SWHiがオンのときSWLiはオフ、SWHiがオフのときSWLiはオンである。VSWLiは、インバータによりVSWHiを反転させることで生成される。制御部12は、負荷電流Iloadがしきい値以下のとき、すなわち、軽負荷のときは、Voutのみに応じてVSWHiを決定し出力する。Iloadがしきい値より大きいときにはVoutと、電流検出手段CSiにより検出されたIiとからVSWHiを決定し出力する。Iloadがしきい値以下であれば、各パワー段が出力する電流が等しくなくてもパワー段にあるスイッチ、インダクタなどの素子を破壊することはないから、電流をバランスさせる必要はない。このとき、VSWHiのデューティ比はVoutによって決定されIiとは無関係であり、全てのパワー段のデューティ比を等しくする。これは第2モードに相当する。これにより、変換効率を向上させる。一方、Iloadがしきい値より大きいとき、すなわち重負荷のときは、Voutに加えIiを観測し、負荷電流に対する各パワー段の出力電流Iiの割合が設定値になるように、N個別々のVSWHiを設定する。これは第1モードに相当する。ここでは、同じデバイスを用いてマルチフェーズDCDC変換器を構成する場合を想定し、Iiが全て等しくなるように負荷電流に対するIiが同じ割合になるように、N個別々のVSWHiを設定して、全ての電流を等しく各々の定格以下とするようにする。これにより、素子の破壊やインダクタンス値の低下を防ぐことができる。定格の異なる素子を並列に用いる場合、各々の定格に合わせてN個別々のVSWHiを設定し、各電流を各々の定格以下とするようにすればよい。このように制御部12は、各パワー段の出力電流と、出力電圧と、目標電圧に応じて、軽負荷時には第2モードを、重負荷時には第1モードを選択的に実行する。なお本実施形態では、インバータによりハイサイドスイッチ制御信号を反転させることでローサイドスイッチ制御信号を生成しているが、制御部12で直接、ローサイドスイッチ制御信号を生成してもよい。以上、本実施形態によれば、軽負荷時には効率を向上でき、重負荷時にはデバイス保護を図ることができる。図2に本発明の第2の実施形態に係わるマルチフェーズDCDC変換器と、負荷とを備えた情報処理装置のブロック図を示す。出力電圧Voutを目標電圧Vrefに合わせるため、目標電圧Vrefと出力電圧Voutとの差電圧Veが、補償器Gcvを経由してデューティ信号とされる。得られたデューティ信号Dvが、PWMiでパルス幅変調され、ハイサイドスイッチ制御信号VSWHiとしてフィードバックされる。以上の動作により出力電圧Voutは安定化される。次に、各パワー段図1参照が出力する電流Iiを平均化する手法について述べる。負荷電流Iloadは電流検出手段CSLにより検出され、コンパレータ13においてしきい値Irefと比較される。IloadIrefであれば、コンパレータ13の出力である電流フィードバックループイネーブル信号CLENをHighとする。このとき、スイッチSWCLiがオンとなり、電流フィードバックループが形成される。各パワー段の出力電流Iiは、電流検出手段CSiにより検出され、ゲイン14で、平均値Iaveをにより求める。さらに、IiとIaveとの差IeiをIeiIaveIiとして求める。これらIeiはそれぞれ補償器Gciを通過したのち、デューティ信号Dvと加算される。いま仮に、I1IaveであったとするとIe1は負となり、補償器Gci1出力が減少するからPWM1への入力も減少し、スイッチSWH1を駆動する信号VSWH1のデューティが減少する。すなわち、I1が小さくなる方向にフィードバックが働く。同様にI1ILratedとなった場合にCLENをHighとすれば、最大のインダクタ電流が定格に達するまで電流平均化を行わないから、式を用いた場合に比べより大きな負荷電流となるまで電流フィードバックループは働かない。従って、より広い電流範囲でデューティ一定動作となり高効率な変換が実現できる。なお、maxは、出力電流Iiのうちの最大値である。以上、本実施形態によれば、負荷電流を直接観測しなくても、軽負荷重負荷の判断が可能となる。図4に本発明の第4の実施形態に係わるマルチフェーズDCDC変換器と、負荷とを備えた情報処理装置のブロック図を示す。本実施形態の場合、電流フィードバックループイネーブル信号CLENは、DCDC変換器の外部から入力される。必要とする電流値を負荷がわかっている場合には、電流平均化を行う必要があるか否かが外部負荷で判断できるから、第2の実施形態のように負荷電流検出を行う必要が無くなる。また、第3の実施形態のような制御信号生成手段も必要ない。なお、負荷としてCPUが接続された場合、多くのCPUでは消費電流の大きさを示す信号を出力する機能を有しているから、この信号をCLENとして用いることができる。以上、本実施形態によれば、負荷側で負荷電流値がわかっている場合には、DCDC変換器内部で電流検知をする必要をなくすことができる。図5に本発明の第5の実施形態に係わるマルチフェーズDCDC変換器と、負荷とを備えた情報処理装置のブロック図を示す。第3の実施形態と比べ、電流検出器CSiの後にゲインAiが追加されている。第3の実施形態では高負荷電流時、各パワー段の出力電流Iiが互いに等しくなるように電流フィードバックループを動作させていたが、本実施形態では各出力電流をゲインAiにより重み付けすることができる。例えば、A12Ai1とすると、高負荷電流時においてI1を他の出力電流Iiに比べ半分となるように制御できる。従って、使用する素子の定格がそれぞれ異なるような場合にも各々の素子に流れる電流を定格以下に制御することが可能となる。図6に本発明の第6の実施形態に係わるマルチフェーズDCDC変換器と、負荷とを備えた情報処理装置のブロック図を示す。本実施形態に係るマルチフェーズDCDC変換器は、第2の実施形態におけるスイッチSWCLiを可変利得アンプACLiで置き換えた構成である。負荷電流Iloadに応じて制御電圧Vcontを生成する制御電圧生成手段16が追加されている。可変利得アンプは、制御電圧Vcontの値に応じて、利得を調整する。いま、図7に示すように負荷電流IloadIload2のとき利得がA、Iload1≦Iload≦Iload2のときは利得がIloadに応じて変化すると仮定する。Aが十分に大きければ、IloadIload2となる高負荷電流時に電流フィードバックループが働き、各パワー段の出力電流は等しく制御される。IloadIload1となる低負荷電流時、は電流フィードバックループは全く働かないから、各パワー段は等しいデューティにて制御され変換効率が最大となる。負荷電流がIload1≦Iload≦Iload2となる中間領域では、電流フィードバックループのループゲインはIloadに対し連続的に変化するから、Iloadが時間とともに変化している場合でも、電流フィードバックループの有無の遷移がスムーズに行われ、電流値が急激に変動することがない。このように、電流ループ利得の変動を抑えることにより出力電圧が動揺することを防ぐことができる。なお上述した各実施形態では、入力電圧をこれより低い出力電圧に変換する場合を示したが、入力電圧をこれより高い出力電圧に変換する構成も可能である。なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。