銅配線構造を有する半導体装置の製造方法において、加熱処理を含む銅配線層の形成後に被処理基板を加熱および除熱する熱サイクル工程を行う、半導体装置の製造方法。前記熱サイクル工程における加熱温度は100°C以上である、請求項1に記載の半導体装置の製造方法。前記熱サイクル工程において、加熱後に2時間以内の均熱を行う、請求項1または2に記載の半導体装置の製造方法。前記熱サイクル工程における除熱は、冷却速度100°C/h以上でもって行われる、請求項1~3のいずれかに記載の半導体装置の製造方法。ダマシン配線構造を有する半導体装置の製造方法において、配線形成後に被処理基板を加熱および除熱する熱サイクル工程を行う、半導体装置の製造方法。前記熱サイクル工程における加熱温度は100°C以上である、請求項5に記載の半導体装置の製造方法。前記熱サイクル工程において、加熱後に2時間以内の均熱を行う、請求項5または6に記載の半導体装置の製造方法。前記熱サイクル工程における除熱は、冷却速度100°C/h以上でもって行われる、請求項5~7のいずれかに記載の半導体装置の製造方法。ダマシン配線構造を有する半導体装置であって、配線形成後に被処理基板を加熱および除熱する熱サイクルが施された、半導体装置。前記熱サイクルにおける加熱温度は100°C以上である、請求項9に記載の半導体装置。前記熱サイクルにおいて、加熱後に2時間以内の均熱を行う、請求項9または10に記載の半導体装置。前記熱サイクルにおける除熱は、冷却速度100°C/h以上でもって行われる、請求項9~11に記載の半導体装置。しかしながら、上記特許文献1に記載の技術においては、ストレスマイグレーションの原因を、異種材料の熱膨張率の差に起因して発生する応力集中であるとし、その解決法として金属領域の表面を銀等で保護することとしているが、本発明者らは、ストレスマイグレーションの発生原因は応力集中に伴う空孔の移動であることを知見しており、この空孔の移動即ち、空孔濃度は、金属領域配線構造の銀等の金属による表面保護では制御することはできず、上記特許文献1に記載の技術では、十分にストレスマイグレーションの発生を抑制することができなかった。加えて、上記特許文献1に記載の技術では、金属領域配線構造の表面に銀等の膜を設ける工程を行っているため、当該膜の成膜工程が必要となるため、半導体装置の製造における工程数の増加やコスト増等が懸念されるといった問題点もあった。本発明は、かかる点に鑑みてなされたものであり、Cu配線内における空孔の集中を抑制することでCu配線内でのボイドの形成を抑え、例えば2層間配線系におけるビア接続部等における、いわゆるストレスマイグレーションと呼ばれる断線等の配線不良の発生が抑制される半導体装置の製造方法および半導体装置を提供することを目的とする。前記目的を達成するため、本発明によれば、銅配線構造を有する半導体装置の製造方法において、加熱処理を含む銅配線層の形成後に被処理基板を加熱および除熱する熱サイクル工程を行う、半導体装置の製造方法が提供される。また、本発明によれば、ダマシン配線構造を有する半導体装置の製造方法において、配線形成完了後に半導体装置を加熱および除熱する熱サイクル工程を行う、半導体装置の製造方法が提供される。上記半導体装置の製造方法において、前記熱サイクル工程における加熱温度は100°C以上であってもよい。前記熱サイクル工程において、加熱後に2時間以内の均熱を行ってもよい。前記熱サイクル工程における除熱は、冷却速度100°C/h以上でもって行われてもよい。さらに、別な観点からの本発明によれば、ダマシン配線構造を有する半導体装置であって、配線形成完了後に半導体装置を加熱、均熱および除熱する熱サイクルが施された、半導体装置が提供される。上記半導体装置において、前記熱サイクルにおける加熱温度は100°C以上であってもよい。前記熱サイクルにおいて、加熱後に2時間以内の均熱を行ってもよい。前記熱サイクルにおける除熱は、冷却速度100°C/h以上でもって行われてもよい。本発明によれば、Cu配線内における空孔の集中を抑制することでCu配線内でのボイドの形成を抑え、例えば2層間配線系におけるビア接続部等における、いわゆるストレスマイグレーションと呼ばれる断線等の配線不良の発生が抑制される半導体装置の製造方法および半導体装置が提供される。以下、本発明の実施の形態について図面を参照して説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。図1~図4は、Cu配線構造の製造工程を示す説明図である。即ち、Si等からなる半導体の被処理基板Wにおいて、基板本体1の上面にCu配線が形成される過程を図示している。基板本体1は、図示しないCMOS等の任意の構造を備える。また、図5~8はCu配線が2層構造である半導体装置Aの製造工程を示す説明図であり、特に図8は本発明の実施の形態にかかる半導体装置Aを示している。先ず、図1に示すように、例えば層間絶縁膜2が基板本体1の上に形成される。層間絶縁膜2としては、SiO2やSiCO等のSiを含む膜や、炭素とフッ素を含むCFx等の低比誘電率膜が挙げられる。続いて、フォトリソグラフィおよび反応性イオンエッチングRIEにより、層間絶縁膜2の表面に配線溝4が形成される。次に、図2に示すように、配線溝4の内面を被覆するように、バリアメタル以下、BMと呼称する膜5とCuめっきシード層7が層間絶縁膜2上に連続して形成される。BM膜5は、層間絶縁膜2の全面にTa膜をスパッタリングして形成される。BM膜5は、Ta膜、TaN膜、Ta化合物膜またはTa合金膜の単層膜、Ti膜、TiN膜、Ti化合物膜またはTi合金膜の単層膜やこれらの2種以上の積層膜である。また、Cuめっきシード層7は、例えばスパッタリングにより形成される。次に、図3に示すように、Cu導電層10が、Cuめっきシード層7の上から配線溝4を埋め込むように、基板Wの表面全体に形成される。Cu導電層10は、純Cuに限らずCu合金であってもよく、電解めっき等で形成される。なお、Cu導電層10の形成により、Cuめっきシード層7は、Cu導電層10に一体化される。次に、図4に示すように、配線溝4の内部にあるCu導電層10とBM膜5の部分を残して、層間絶縁膜2の上方からCu導電層10とBM膜5がCMP化学的機械的研磨法により除去される。こうして、配線溝4の内部にBM膜5で囲まれた状態でCu配線15Cu導電層10が形成され、ダマシン配線構造を有するCu配線構造18が製造される。図1~図4に示すように製造されたCu配線構造18は、半導体装置A内に複数配置され、しばしば2層間接続される。そこで、以下には図5~図8を参照して、2層に配置されたCu配線構造18以下では第1層18aと第2層18bとするがビア接続された構成である半導体装置Aの製造工程を説明する。なお、図5~図8において上記図1~図4に記載されたものと同一の構成要素については同一の符号を付する。先ず、図5に示すように、例えば図1~4を参照して上述した方法によってCu配線構造18第1層18aを作成し、その上面に任意の方法にて配線孔と配線溝4が設けられた層間絶縁膜2を形成する。次いで、図6に示すように、上記図2と同様に配線溝4の内面を被覆するようにBM膜5及びCuめっきシード層7が連続して形成される。そして、図7に示すように、Cu導電層10が、Cuめっきシード層7の上から配線溝4を埋め込むように、形成される。このCu導電層10が埋め込まれた状態で膜の安定化を図るためのアニール処理や後述する本願発明に係る熱サイクル処理が行われ、その後、図8に示すように配線溝4の内部にあるCu導電層10とBM膜5を残して、配線溝4の上部に露出するCu導電層10とBM膜5がCMP法により除去され、Cu配線構造18第2層18bが形成される。こうしていわゆるデュアルダマシン構造と呼ばれるCu配線構造が2層間接続された半導体装置Aが製造される。なお、この半導体装置Aにおける第1層18aと第2層18bを接続する接続配線がビア配線20と呼称される配線である。図5~図8に示した半導体装置AにおけるCu配線構造18の形成においては、Cu導電層の安定化のための熱処理工程が行われるため、その過程において昇温、降温が行われる。この昇温、降温によって異種材料の熱膨張差により、各材料同士の界面において熱応力が発生し、結果としてCu配線15内部には残留応力が生じた状態となる。また、上述したように、フォトリソグラフィ、反応性イオンエッチングRIEおよびスパッタリング等の工程においても、その過程においても昇温、降温が行われる。Cu配線15の内部には、不可避的に原子レベルの大きさである空孔が存在している。そこで、例えば図8に示すようなビア接続された構成である半導体装置Aにおいては、Cu配線15の内部に生じた残留応力がビア配線20近傍に作用した場合に、構造に起因してビア配線20近傍特にビア配線20と第1層18a内のCu配線15との接合部20aに応力の集中が生じてしまう。この応力集中に伴い、Cu配線内に散在する空孔がビア配線20近傍に集中し、ボイド空洞がCu配線15内部に形成されてしまう。このCu配線15内におけるボイドの形成により、電気抵抗の増加や断線等の配線不良が生じ、装置の故障が誘発される。また、Cu配線15の内部に残留応力が生じてしまった状態で半導体装置が製品化された場合、当該装置の使用や時間経過と共に応力集中によって内部の空孔が集中し、ボイドが形成される恐れもある。これにより、装置寿命が短命化してしまうといったことが懸念される。そこで、本発明者らは、配線形成処理やその他シンタリング処理、アニール処理等の半導体装置に熱を負荷するあるいは除熱するような処理工程が終了した後に、該半導体装置即ち、被処理基板Wに対して熱サイクル工程少なくとも加熱ステップ、および除熱ステップからなる熱サイクル、好ましくは、均熱ステップを含むを行うことでCu配線構造18やビア配線20特にCu配線とビア配線の接合部内における応力集中を抑制させることが可能となり、その結果、半導体装置内における空孔の集中空孔凝集が抑えられることを知見した。以下に、本知見について説明する。図9は、配線形成処理やその他シンタリング処理、アニール処理等の半導体装置に熱を負荷するあるいは除熱するような処理工程が終了した半導体装置に対し熱サイクル工程を行う際の条件を示すグラフである。なお、図9に示す条件では、360°Cの熱を付加する熱処理工程の後、加熱および除熱のみを1時間図9中0.5hr~1.5hr行い、その時の熱疲労温度ΔT加熱および除熱する温度を50°C、100°C、150°C、200°Cと変化させて熱サイクル工程を行っている。なお、実際の処理温度は、熱疲労温度ΔTに熱サイクル工程前もちくは、熱サイクル工程後の温度を加えることにより、実際の処理温度を求めることができる。熱サイクル工程前後の温度は例えば室温であり、図9においては20°Cである。また、図10は、図9に示す条件でもって熱サイクル工程を行った場合のCu配線とビア配線の接合部近傍以下ビア接合部とも呼称するにおける空孔濃度の経時変化のシミュレーション結果を示すグラフである。なお、図10には熱サイクル工程を行っていない場合ΔT=0°Cのビア接合部における空孔濃度の経時変化も図示している。図9、図10に示すように、ΔTを50°C、100°C、150°C、200°Cとした場合の1時間後のビア接合部における空孔濃度は、熱サイクル工程を行わない場合に比べ、増加している。一方、ΔTを100°C、150°C、200°Cとした場合の1000時間後のビア接合部における空孔濃度は、熱サイクル工程を行わない場合に比べ、減少している。即ち、ΔTを100°C、150°Cおよび200°Cとして熱サイクル工程を行った半導体装置においては、空孔濃度は増加するものの、その後に空孔の集中空孔凝集する速度が遅くなる。結果として、長時間経過後のビア接合部における空孔濃度が、熱サイクルを行っていない半導体装置に比べ低いものとなっていることが知見される。また、図10に示されるように、ビア接合部における空孔濃度の経時変化を効果的に抑制するためには、熱サイクル工程を行う場合の好適な加熱温度は150°C以上であることが分かる。また、図11は、熱サイクル工程を行っていない場合のビア接合部における1000時間後の空孔濃度分布aと、ΔTを200°Cとして熱サイクル工程を行った場合のビア接合部における1000時間後の空孔濃度分布bを示すシミュレーション結果である。図11に示される結果からも、熱サイクルを行った半導体装置での長時間経過後のビア接合部における空孔濃度が、熱サイクルを行っていない半導体装置に比べ低いものとなっていることが分かる。一方、図12および図13は、空孔濃度の凝縮と解放が起こるための熱疲労温度ΔTを特定するために行ったシミュレーションの結果を示すグラフであり、図12には熱疲労負荷条件を示し、図13にはΔTを50°C、100°C、150°C、200°Cとし、その温度を一定に保った場合即ち、図12に示す条件の場合のビア接合部角部での空孔濃度の経時変化を示している。なお、図13には加熱ステップを行っていない場合ΔT=0°Cのビア接合部における空孔濃度の経時変化も図示している。図13に示すように、ΔTが100°C、150°C、200°Cの場合には、加熱ステップによる空孔濃度の上昇と低下が起こっていることが分かる。つまり、空孔濃度の凝縮と解放が起こっている。一方、ΔTが50°Cの場合には、加熱ステップによる空孔濃度の上昇と低下、つまり、空孔濃度の凝縮と解放は起こらない。従って、空孔濃度の凝縮と解放を起こすことで、ビア接合部における空孔濃度を低下させることが可能な熱疲労温度ΔT熱サイクル工程における加熱温度は100°C以上であることが分かる。一方、図14は加熱ステップ、均熱ステップ、除熱ステップからなる熱サイクル工程を半導体装置に熱を負荷するあるいは除熱するような処理工程が終了した半導体装置に対し行う際の条件を示すグラフであり、図15は図14に示す条件でもって熱サイクル工程を行った場合のビア接合部における空孔濃度の経時変化のシミュレーション結果を示すグラフである。なお、図14に示す熱サイクル工程の条件としては、熱疲労温度ΔTを200°Cとし、均熱時間t3を0hr、0.5hr、2hr、∞無限大と変化させている。なお、t3が0hrの場合は、均熱時間が0hrであるため、上記図9に示すΔTが200°Cの場合と同様のグラフとなっている。また、t3が∞の場合は、均熱時間が∞であるため、上記図13に示すΔTが200°Cの場合と同様のグラフとなっている。また、図15には熱サイクル工程を行っていない場合のビア接合部における空孔濃度の経時変化も図示している。ここでの加熱ステップは所定の温度例えばΔTを100°C以上に加熱し空孔凝縮を解放するものであり、均熱ステップは当該空孔凝縮の解放が終了するまでの時間を保持するものである。図14、図15に示すように、半導体装置を200°C昇温させた状態で保持する時間均熱時間t3が0hrの場合と、t3が0.5hr、2hrの場合の空孔濃度の経時変化を比較すると、均熱時間t3が0.5hr、2hrの場合の方が、よりビア接合部における空孔濃度が低く抑えられていることが知見される。また、図15に示すように、t3が∞無限大の場合には、1時間後から100時間後の空孔濃度の経時変化が抑制されていない。従って、熱サイクル工程においては好適な均熱時間t3が存在することが知見され、例えば好適な均熱時間t3は図15のデータから0hr以上2hr以内である。また、処理時間は、スループットの観点からできるだけ短い方が良いため、好適な均熱時間t3は、0hr以上0.5hr以内である。更には、除熱ステップにおける除熱時間が長いと、除熱時に空孔凝縮が起こってしまうため、除熱時間についても短いほうが良い。また、図16は加熱ステップ、均熱ステップ、除熱ステップからなる熱サイクル工程において、除熱時間を変化させる場合の熱サイクル工程の条件を示すグラフであり、図17は図16に示す条件でもって熱サイクル工程を行った場合のビア接合部における空孔濃度の経時変化のシミュレーション結果を示すグラフである。なお、図16に示す熱サイクル工程の条件としては、熱疲労温度ΔTを200°C、均熱時間t3を0.5hrとし、除熱時間t4を0.5hr、1hr、2hrと変化させている。なお、図11には熱サイクル工程を行っていない場合のビア接合部における空孔濃度の経時変化も図示している。図16、図17からは、200°Cに加熱した半導体基板を除熱する時間除熱時間t4が短いほどビア接合部における空孔濃度が低く抑えられていることが知見される。即ち、熱サイクル工程において除熱を行う場合には、その除熱時間t4が短い、即ち除熱における冷却速度が速いほうが好ましいことが分かる。ここで、好ましい冷却速度としては、図17のデータから100°C/h以上である。以上、図9~図17に示すデータにより、配線形成処理やその他シンタリング処理、アニール処理等の半導体装置に熱を負荷するあるいは除熱するような処理工程が終了した半導体装置に対し熱サイクル工程を行うことで、Cu配線構造18やビア配線20特にビア接合部における空孔濃度の経時変化が抑制されることが知見される。また、熱サイクル工程において空孔濃度の経時変化が効率的に抑制される条件についても推察されることとなる。また、上記データからは、空孔濃度は、半導体装置内の応力による空孔凝縮と空孔濃度勾配による拡散に関連していることが推察される。即ち、温度を上昇させると応力による空孔凝縮速度が上昇し空孔濃度が増加するが、空孔凝縮速度は極大値を有し、ある温度以上となると減少する。一方、空孔凝縮により空孔濃度勾配が大きくなると拡散速度が大きくなる。従って、応力による空孔凝縮速度の下降と空孔濃度勾配による拡散速度の上昇の影響で空孔濃度が減少し、空孔凝縮の解放が生じたことで、配線内における空孔の集中が抑制されることとなる。上記知見からわかるように、半導体装置製造工程において好適な条件でもって熱サイクル工程を行うことで、いわゆるボイドと呼ばれる空孔の集合体空洞がCu配線内に生じるのを抑えることが可能となり、Cu配線におけるいわゆるストレスマイグレーションと呼ばれる断線等の配線不良の発生が抑制される。さらには、半導体装置製造工程において好適な条件でもって熱サイクル工程を行うことで、製品化後の長期間に渡ってCu配線構造やビア接合部での空孔濃度の上昇が抑えられるため、半導体装置の装置寿命を延命化させることが可能となる。以上、本発明の実施の形態の一例を説明したが、本発明は図示の形態に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。例えば、上記実施の形態では、半導体装置A内のCu配線構造としてダマシン配線構造、特にデュアルダマシン配線構造を例示し説明したが、本発明にかかる熱サイクル工程を行う製造方法はこれらの配線構造以外の一般的なCu配線構造についても適用可能である。