第1の電極およびビアの壁部に抵抗変化型メモリセル物質を形成するステップと、前記抵抗変化型メモリセル物質上に第1の誘電物質を形成するステップと、前記抵抗変化型メモリセル物質の部分が露出されるように、前記第1の誘電物質の部分を取り除くステップと、前記抵抗変化型メモリセル物質の第1の露出された部分に第2の電極を、前記抵抗変化型メモリセル物質の第2の露出された部分に第3の電極を形成するステップと、を含む、メモリセルを形成する方法。前記方法が、前記第2の電極、前記第3の電極、および前記第1の誘電物質の少なくとも部分にスペーサ物質を形成するステップを含む、請求項1に記載の方法。前記方法が、前記第2と前記第3の電極の間の前記スペーサ物質の少なくとも部分、前記ビア内の前記第1の誘電物質の少なくとも部分、および前記第1の電極に形成された前記抵抗変化型メモリセル物質の少なくとも部分を取り除き、第1および第2の抵抗変化型メモリセル構造を形成するステップを含む、請求項2に記載の方法。前記第1および第2の抵抗変化型メモリセル構造を形成するステップが、前記第1の抵抗変化型メモリセル構造に対応する第1の弓形可変抵抗領域、および前記第2の抵抗変化型メモリセル構造に対応する第2の弓形可変抵抗領域の形成を含む、請求項3に記載の方法。5ナノメートル以下の厚さを持つように前記抵抗変化型メモリセル物質を形成するステップを含む、請求項1~請求項4のいずれか1項に記載の方法。前記抵抗変化型メモリセル物質を形成するステップが、原子層蒸着を用いた前記抵抗変化型メモリセル物質の蒸着を含む、請求項1~請求項4のいずれか1項に記載の方法。前記抵抗変化型メモリセル物質を形成するステップが、化学蒸着を用いた前記抵抗変化型メモリセル物質の蒸着を含む、請求項1~請求項4のいずれか1項に記載の方法。前記第2および前記第3の電極のうち少なくとも1つと異なる物質の前記第1の電極を形成するステップを含む、請求項1~請求項4のいずれか1項に記載の方法。前記第1の電極および前記ビアの壁部に前記抵抗変化型メモリセル物質を形成する前に、前記第1の電極へ第2の誘電物質を貫通した前記ビアを形成するステップを含む、請求項1~請求項4のいずれか1項に記載の方法。前記第1の誘電物質の部分を取り除くステップが、半導体構造の上面を前記第2の誘電物質へ平坦化することを含む、請求項9に記載の方法。それぞれの部分が前記ビア内に形成された前記第1の誘電物質と重なるように、前記第2の電極および前記第3の電極を形成するステップを含む、請求項1~請求項4のいずれか1項に記載の方法。第1の電極の上に形成されたビアを有するメモリセル構造を形成するステップと、ビアの壁部の間に間隙が残るように、前記第1の電極および前記ビアの前記壁部に相変化物質を形成するステップと、前記相変化物質に第1の誘電物質を形成するステップと、前記相変化物質の部分が露出され、かつ前記間隙内に前記第1の誘電物質が残るように、前記第1の誘電物質の部分を取り除くステップと、前記相変化物質の第1の露出された部分に第2の電極を、前記相変化物質の第2の露出された部分に第3の電極を形成するステップと、前記第2の電極、前記第3の電極、および前記間隙内に配置された前記第1の誘電物質の少なくとも部分にスペーサ物質を形成するステップと、第1および第2の相変化メモリセル構造が形成されるように、前記第2と前記第3の電極の間の前記スペーサ物質の少なくとも部分、前記ビア内の前記第1の誘電物質の少なくとも部分、および前記第1の電極上に形成された前記相変化物質の少なくとも部分を取り除くステップと、を含む、メモリセルを形成する方法。前記第2と前記第3の電極の間の前記スペーサ物質の少なくとも部分、前記ビア内の前記第1の誘電物質の少なくとも部分、および前記第1の電極上に形成された前記相変化物質の少なくとも部分を取り除くステップが、前記第1の相変化メモリセル構造に対応する弓形相変化領域、および前記第2の相変化メモリセル構造に対応する弓形相変化領域を形成し、前記第1の電極が前記第1および前記第2の相変化メモリセル構造に共用である、請求項12に記載の方法。前記第1の誘電物質を形成するステップが、低温酸化物の蒸着を含む、請求項12に記載の方法。前記第2および前記第3の電極が前記間隙内に配置された誘電物質に重なるように、前記第2および前記第3の電極を形成するステップを含む、請求項12~請求項14のいずれか1項に記載の方法。ドライエッチを実行し、前記第2と前記第3の電極の間の前記スペーサ物質の少なくとも部分、前記ビア内の前記第1の誘電物質の少なくとも部分、および前記第1の電極上に形成された前記相変化物質の少なくとも部分を取り除くステップを含む、請求項12~請求項14のいずれか1項に記載の方法。第1および第2の抵抗変化型メモリセルに共用の第1の電極と、第2の電極に接触する弓形頂面、および前記第1の電極に接触する弓形でない底面を有する、第1の垂直方向に方向付けられた可変抵抗物質と、第3の電極に接触する弓形頂面、および前記第1の電極に接触する弓形でない底面を有する、第2の垂直方向に方向付けられた可変抵抗物質と、を備える、抵抗変化型メモリセル構造。前記第1および前記第2の垂直方向に方向付けられた可変抵抗物質の弓形部分が、第1の誘電物質および第2の誘電物質の間に配置された、請求項17に記載の抵抗変化型メモリセル構造。前記第1の垂直方向に方向付けられた可変抵抗物質の前記弓形部分が、前記第2の垂直方向に方向付けられた可変抵抗物質の前記弓形部分から20ナノメートル以下の距離に配置された、請求項18に記載の抵抗変化型メモリセル構造。前記第2の電極が、前記第1および前記第2の誘電物質の部分に重なる、請求項18に記載の抵抗変化型メモリセル構造。スペーサ物質が、前記第1の誘電物質上および前記第2の電極の縁部および前記第3の電極の縁部に形成される、請求項18に記載の抵抗変化型メモリセル構造。前記第1の電極が、前記第2および前記第3の電極のうち少なくとも1つと異なる物質で製造される、請求項17~請求項21のいずれか1項に記載の抵抗変化型メモリセル構造。前記可変抵抗物質が5ナノメートル以下の厚さを持つ、請求項17~請求項21のいずれか1項に記載の抵抗変化型メモリセル構造。前記第2の電極が第1の相変化メモリセルのトップ電極であり、前記第3の電極が第2の相変化メモリセルのトップ電極であり、かつ、前記第1の電極が前記第1および前記第2の相変化メモリセルで共用のボトム電極である、請求項17に記載の抵抗変化型メモリセル構造。前記第1および前記第2の垂直方向に方向付けられた可変抵抗物質の前記弓形頂面が、平坦化された面である、請求項17~請求項21のいずれか1項に記載の抵抗変化型メモリセル構造。前記第1の電極が導電性コンタクトの上に形成される、請求項17~請求項21のいずれか1項に記載の抵抗変化型メモリセル構造。少なくとも第1および第2の抵抗変化型メモリセル構造を有する、抵抗変化型メモリセルのアレイであって、前記第1および前記第2の抵抗変化型メモリセル構造が、第1の電極の上に形成されたビアを有するメモリセル構造を形成するステップと、前記第1の電極および前記ビアの壁部に抵抗変化型メモリセル物質を形成するステップと、前記抵抗変化型メモリセル物質に第1の誘電物質を形成するステップと、前記抵抗変化型メモリセル物質の部分が露出されるように、前記第1の誘電物質の部分を取り除くステップと、前記抵抗変化型メモリセル物質の第1の露出された部分に第2の電極を、前記抵抗変化型メモリセル物質の第2の露出された部分に第3の電極を形成するステップと、前記第2の電極、前記第3の電極、前記および第1の誘電物質の少なくとも部分にスペーサ物質を形成するステップと、前記第2と前記第3の電極の間の前記スペーサ物質の少なくとも部分、前記ビア内の前記第1の誘電物質の少なくとも部分、および前記第1の電極上に形成された前記抵抗変化型メモリセル物質の少なくとも部分を取り除くことにより、前記第1および前記第2の抵抗変化型メモリセル構造を形成するステップと、を含む方法により形成される、抵抗変化型メモリセルのアレイ。抵抗変化型メモリセル構造および方法を、本明細書に記載する。抵抗変化型メモリセル構造を形成するいくつかの方法は、第1の電極の上方に形成されたビアを有するメモリセル構造を形成するステップと、第1の電極およびビアの壁部に抵抗変化型メモリセル物質を形成するステップと、抵抗変化型メモリセル物質に第1の誘電物質を形成するステップと、抵抗変化型メモリセル物質の部分が露出されるように、第1の誘電物質の部分を取り除くステップと、抵抗変化型メモリセル物質の第1の露出された部分に第2の電極を、抵抗変化型メモリセル物質の第2の露出された部分に第3の電極を形成するステップを含む。1つまたは複数の方法は、第2の電極、第3の電極、および第1の誘電物質の少なくとも部分にスペーサ物質を形成するステップと、第2と第3の電極の間のスペーサ物質の少なくとも部分、ビア内の第1の誘電物質の少なくとも部分、および第1の電極上に形成された抵抗変化型メモリセル物質の少なくとも部分を取り除くことにより、第1および第2の抵抗変化型メモリセル構造を形成するステップを含む。本開示の実施形態は、以前の抵抗変化型メモリセル構造と比較して面積が減少した、ピッチが倍のアレイの提供のような種々の利点を提供する。実施形態はまた、数ある利点の中で、以前の抵抗変化型メモリセル構造と比較して低いスイッチング電流を生じるメモリセル構造も提供する。例えば、1つまたは複数の実施形態のピッチが倍の垂直方向は、プレーナブリッジセル構造のような以前のメモリセルのアプローチに製造可能な代替品をもたらす。理解されるように、本明細書の種々の実施形態に示された要素は、本開示の多数の付加的な実施形態を提供するため、追加、交換、および/または除去することが可能である。また、理解されるように、図で表す要素の比率および相対的な縮尺比は、本開示の実施形態を説明することを意図し、趣旨を限定すると受け取るべきではない。図1A~図1Fは、本開示の実施形態による、図1Gに示された抵抗変化型メモリセル構造の形成に関連する処理ステップを示す。図1A~図1Gに示されたメモリセル構造は、誘電物質104内に形成された導電性コンタクト106を含む基板102を有するベース半導体構造を有する。基板102は、数ある中で、シリコン基板、絶縁体上シリコンSOI基板、またはサファイア上シリコンSOS基板であることが可能である。誘電物質104は、数ある誘電物質の中で、二酸化シリコンSiO2のような窒化物または酸化物であることが可能である。導電性コンタクト106は、タングステンWまたは他の適切な導電物質で製造が可能で、例えばマスキングおよびエッチング処理により誘電層104内に形成が可能である。構造は、ボトム電極BE108の上方に形成されるビア116を有する。この例で、ビア116は誘電物質114を貫通して形成されてボトム電極108の頂面を露出し、コンタクト穴116と呼ぶこともある。1つまたは複数の実施形態で、ビア116は20ナノメートルnm以下の直径を持つ。しかし、実施形態はビア116の特定の直径に限定されず、数ある適切な処理の中でマスキングおよびエッチングにより形成することが可能である。図1A~図1Fの例は環状のビアに関して記載するが、実施形態はそのように限定されない。例えば、ビア116は、種々の異なる形状であることが可能で、それらに関連して種々の異なるアスペクト比であることが可能である。ボトム電極108は、二酸化シリコンのような誘電物質112で形成され、例えば、タングステン、TiNチタン窒化物、TaNタンタル窒化物、イリジウム、プラチナ、ルテニウム、および/または銅を含む種々の導電物質または複合構造で製造が可能である。さらに本明細書に記載のように、ボトム電極108は、2つの異なる抵抗変化型メモリセル例えば、数ある中でPCRAMセル、CBRAMセル、またはRRAMセルの共用のボトム電極として機能できる。ボトム電極108は、導電性コンタクト104上に形成される。図1A~図1Gに示さないが、コンタクト106は、特定のメモリセルに対応するアクセス装置例えばアクセストランジスタに連結が可能である。図1Bは、図1Aで示される構造上に形成される可変抵抗物質118を示す。そのようなものとして、物質118は、ボトム電極108、ビア116の壁部、および誘電物質114の露出された部分の上に形成される。当業者に理解されるように、物質118は、数ある方法の中で、原子層蒸着ALDまたは化学蒸着CVDのような技術を用いて形成例えば蒸着することが可能である。いくつかの実施形態では、物質118は、約5nm以下の厚さに蒸着される。種々の実施形態で、物質118の厚さは1~5nmである。抵抗変化型メモリセル構造が相変化メモリセル構造である実施形態で、物質118を相変化物質118と呼ぶこともある。そのような実施形態で、相変化物質118は、ゲルマニウム-アンチモン-テルルGST物質例えばGe2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7、などのようなGe-Sb-Te物質のような相変化カルコゲン合金であることが可能である。本明細書で使用されるハイフン付き化学組成表記は、特定の混合物または化合物に含まれる成分を示し、示される成分を含む全ての化学量論を表すことを意図する。他の相変化物質は、種々の他の相変化物質の中で、Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd、およびGe-Te-Sn-Ptの合金を含むことが可能である。抵抗変化型メモリセル構造が抵抗ランダムアクセスメモリセル構造である実施形態で、物質118は、例えば金属Mがニッケル、ニオブ、チタン、ジルコニウム、ハフニウム、コバルト、鉄、銅、またはクロムである遷移金属酸化物MxOy物質であることが可能である。そのような実施形態で、物質118はまた、例えば、カルコゲナイド物質またはペロブスカイト物質であることが可能である。抵抗変化型メモリセル構造が導電性ブリッジングランダムアクセスメモリセル構造である実施形態で、物質118は、例えば、カルコゲナイド物質のような電解質物質であることが可能である。カルコゲナイド物質は、数ある電解質物質の中で、硫化ゲルマニウム、セレン化ゲルマニウム、タングステン酸化物、または硫化銅であることが可能である。図1Cは、図1Bに示される構造上に形成される誘電物質120を示す。誘電物質120は、例えば、約450°Cを下回る温度で蒸着される低温酸化物または窒化物質であることが可能である。誘電物質118は可変抵抗物質118上に形成され、ビア116を埋める。図1Dは、誘電物質120の部分および可変抵抗物質118の部分の除去後の図1Cに示される構造を示す。1つの例として、物質118および120の除去部分を、化学的機械的研磨CMPにより取り除くことが可能である。図1Dで示される実施形態で、構造は誘電物質114の表面へ平坦化される。そのようなものとして、ビア116内に配置された可変抵抗物質118の露出され平坦化された上面は、環状の形状を有する。すなわち、物質118の上面は、ビア116内に形成された誘電体120の平坦化された上面周辺で弓形の形状を有する。図1Eは、第1のトップ電極TE122-1および第2のトップ電極122-2の形成後の図1Dに示される構造を示す。トップ電極122-1/122-2は、可変抵抗物質118の露出された部分上に形成される。この例で、トップ電極122-1/122-2は、トップ電極のそれぞれの縁部がビア116内の誘電物質120の平坦化された表面に重なるように形成される。トップ電極122-1/122-2はまた、誘電物質114にも重なるように形成される。しかし、実施形態は誘電物質114に重なるトップ電極に限定されない。トップ電極122-1/122-2は、例えば、タングステン、TiNチタン窒化物、TaNタンタル窒化物、イリジウム、プラチナ、ルテニウム、および/または銅を含む種々の導電物質または複合構造で製造が可能である。1つまたは複数の実施形態で、ボトム電極108およびトップ電極122-1/122-2は、非対称であることが可能である。例えば、ボトム電極108は、トップ電極122-1および122-2の1つまたは両方と異なる物質で製造が可能である。図1Fは、スペーサ物質124がその上に形成された後の図1Eに示される構造を示す。スペーサ物質124は、二酸化シリコンのような酸化物物質または他の適切な誘電物質であることが可能である。図1Gは、電極122-1および122-2の間のスペーサ物質124の少なくとも部分、ビア116内の誘電物質120の少なくとも部分、およびボトム電極108上に形成された可変抵抗物質118の少なくとも部分の除去後の図1Fに示される構造を示す。図1Hは、図1Gに示されるメモリセル構造の上面図を示す。この例で、構造はパターン形成され、開口部125の形成と、共用ボトム電極108を共有する2つの異なる抵抗変化型メモリセル構造例えば、PCRAM、CBRAM、またはRRAM構造も生成するのに使用されるドライエッチ処理。例えば、第1のメモリセル構造は、ボトム電極108とトップ電極122-1の間に配置された垂直方向に方向付けられた可変抵抗物質118-1を有し、第2のメモリセル構造は、ボトム電極108とトップ電極122-2の間に配置された垂直方向に方向付けられた可変抵抗物質118-2を有する。図1Gに示されるように、スペーサ物質124-1は、誘電物質120-1の上およびトップ電極122-1の縁部に形成され、スペーサ物質124-2は、誘電物質120-2の上およびトップ電極122-2の縁部に形成される。可変抵抗物質118-1および118-2のそれぞれは、それぞれのトップ電極1122-1および122-2に接触する弓形頂面、および、ボトム電極108に接触する弓形でない底面を有する。物質118-1および118-2の弓形でない部分は、エッチ処理後のビア116に残るそれぞれの誘電物質120-1および120-2の下方に配置された部分に対応する。そのようなものとして、物質118-1および118-2の弓形部分は、誘電物質114とそれぞれの誘電物質120-1および120-2の間に配置される領域をいう。従って、種々の実施形態で、第1および第2の垂直方向に方向付けられた可変抵抗物質118-1および118-2の弓形部分は、例えば、ビア116の直径が20nm以下の実施形態で互いから20nm以下の距離に配置される。本明細書に記載された実施形態によるメモリセル構造の形成は、単一のコンタクト穴例えば、ビア116に対し2つのメモリセルを提供でき、これが、特定のコンタクト穴に単一のメモリセルを提供することができる以前のアプローチと比較して倍のピッチを提供することにより、メモリ密度を高めることができる。可変抵抗セル物質例えば、118-1および118-2の垂直方向も、例えばプレーナブリッジセルアプローチのような以前のアプローチと比較して、メモリ密度を高めることができる。また、本明細書に記載された実施形態は、以前のアプローチと比較して可変抵抗物質の断面領域を減少でき、これで低スイッチング電流を提供することが可能である。本開示の1つまたは複数の実施形態による抵抗変化型メモリセル構造の形成は、メモリセル構造のエッチ損傷を避けることも可能である。種々の実施形態で、図1F~図1Hに関連する処理は任意であってよい。例えば、図1Eに示される構造は、独立して作動可能な2つの抵抗変化型メモリセルを表すことができる。そのようなものとして、1つまたは複数の実施形態で、スペーサ物質124の形成およびボトム電極108へのエッチは任意である。図1Eおよび1Gに示されるようなメモリセル構造を含む抵抗変化型メモリセルのアレイが、付加的なメモリ構成要素を有するであろうことを、当業者は理解するであろう。例えば、PCRAMおよび/またはRRAMアレイは、基板102上に形成されたアクセス装置例えば、アクセストランジスタを有してもよい。例えば、ボトム電極108は例えば接触プラグ106を介してソースまたはドレイン領域にアクセス装置に連結することができ、トップ電極122-1および122-2は例えば接触プラグを介して1つまたは複数のビット線に連結することができる。抵抗変化型メモリセル構造および方法が本明細書に記載された。抵抗変化型メモリセル構造を形成するいくつかの方法は、第1の電極の上方に形成されたビアを有するメモリセル構造を形成するステップと、第1の電極およびビアの壁部に抵抗変化型メモリセル物質を形成するステップと、抵抗変化型メモリセル物質に第1の誘電物質を形成するステップと、抵抗変化型メモリセル物質の部分が露出されるように、第1の誘電物質の部分を取り除くステップと、抵抗変化型メモリセル物質の第1の露出された部分に第2の電極を、抵抗変化型メモリセル物質の第2の露出された部分に第3の電極を形成するステップと、第2の電極、第3の電極、および第1の誘電物質の少なくとも部分にスペーサ物質を形成するステップと、第2と第3の電極の間のスペーサ物質の少なくとも部分、ビア内の第1の誘電物質の少なくとも部分、および第1の電極上に形成された抵抗変化型メモリセル物質の少なくとも部分を取り除くことにより、第1および第2の抵抗変化型メモリセル構造を形成するステップを含む。本明細書に特定の実施形態が示され記載されたが、示された特定の実施形態について、同一の結果を得るよう計算された配置で代替可能であることを、当業者は理解するであろう。この開示は、本開示の種々の実施形態の改作または変形に及ぶことを意図する。前記の記載は一例の方法でなされたものであり、1つに制限するものではないことを理解すべきである。前記の実施形態の組み合わせ、および特に本明細書に記載されない他の実施形態が、前記の記載を検討して当業者に明らかになるであろう。本開示の種々の実施形態の範囲は、前記の構造および方法が使用される他の応用を含む。従って、本開示の種々の実施形態の範囲は、添付の請求項とともにそのような請求項に相当する等価物の全ての範囲を参照して判断されるべきである。前述の詳細な記載で、開示の簡潔化のため、1つの実施形態に種々の特徴がまとめられている。この開示の方法は、本開示の開示された実施形態が、それぞれの請求項で明示的に列挙した特徴より多くを使用しなければならないという意図の反映と解釈されるべきではない。むしろ、後述の請求項を反映するものとして、発明の主題は単一の開示された実施形態の全ての特徴より小さいところにある。よって、後述の請求項は本明細書に組み込まれ、それぞれの請求項は分離した実施形態としてそれ自身で有効である。