複数個の出力端子を有し、前記出力端子毎に複数段階の階調電圧を供給可能に構成された半導体装置において、前記出力端子の夫々に供給するための、前記複数段階の階調電圧を生成する電圧生成回路、テスト用クロック信号が入力されるテスト用クロック入力端子、テスト用制御信号が入力されるテスト用制御信号入力端子、前記テスト用クロック信号、及び、前記テスト用制御信号に基づき、前記電圧生成回路が生成する前記複数段階の階調電圧のうち少なくとも何れかの電圧を選択するための入力信号を生成するテスト制御回路、及び、前記階調電圧を外部テスト回路から供給される基準電圧と比較し、その比較結果を階調ばらつき判定出力端子に出力する階調ばらつき判定回路を備え、前記入力信号に応じた前記階調電圧が前記出力端子毎に供給され、前記階調ばらつき判定回路は、特定の前記出力端子に供給される前記電圧生成回路が生成した特定の前記階調電圧が所定の電圧範囲内にあるか否かの判定を行うことを特徴とする半導体装置。前記出力端子に出力される前記階調電圧を、前記テスト用制御信号に応じて、前記階調ばらつき判定回路への入力に切り替える切替スイッチを備えることを特徴とする請求項1に記載の半導体装置。前記テスト制御回路は、外部からテスト用入力信号が入力されるテスト用入力端子を備え、前記出力端子毎に供給される前記階調電圧を選択するための前記入力信号を、前記テスト用入力信号と、前記テスト用クロック信号および前記テスト用制御信号に基づき生成される信号との間で切り替える手段を備えることを特徴とする請求項1または2に記載の半導体装置。前記階調ばらつき判定出力端子の出力結果が、高レベルまたは低レベルの何れかの2値情報として出力されることを特徴とする請求項1~3の何れか一項に記載の半導体装置。請求項1~4の何れか一項に記載の半導体装置において、前記電圧生成回路が生成する前記階調電圧が所定の電圧範囲内にあるか否かのテストを行う半導体装置の検査方法であって、前記テスト用クロック信号を、外部テスタを介して前記テスト用クロック入力端子に入力する工程、前記テスト用制御信号を、外部テスタを介して前記テスト用制御信号入力端子に入力する工程、前記テスト用クロック信号、及び、前記テスト用制御信号に基づき、前記複数段階の階調電圧を順次選択して前記出力端子の夫々に供給するための前記入力信号を、前記テスト制御回路が生成する工程、前記階調ばらつき判定回路が、当該階調電圧を外部テスタから供給される基準電圧と比較し、その比較結果を階調ばらつき判定出力端子に出力する工程、及び、前記階調ばらつき判定出力端子の出力結果を、外部テスタでモニタする工程を備え、前記階調電圧毎に当該階調電圧が所定の電圧範囲内にあるか否かの偏差テスト、及び、前記出力端子毎の前記階調電圧のばらつきのテストを行うことを特徴とする半導体装置の検査方法。上述の通り、液晶ドライバの階調数の増加や出力数の増加に伴い、被テストデバイス11の理想出力電圧と実際の液晶ドライバ等の出力電圧のずれ電圧ΔV、及び、端子間バラツキ均一性に対して規定される仕様は厳しくなり、一般的に64階調仕様では±20mV以下、256階調仕様では±10mV以下、さらなる階調数の増加により数mV以下となり、高精度測定が不可欠となる。このように、階調数が増加するとテスタの高機能化高精度測定と共にテスト時間の増大を招き、さらに出力数が増加することでテスタの多ピン化も必要となる。結果、このように、階調数や出力数の増加に伴いテスタの高価格化が進むと共に、テスト時間の増大はテスト処理能力の低下を招き、テストコストの上昇に拍車がかかっていく。本発明は、上述の状況を鑑み、テスタの高機能化や多ピン化、及び、テスト処理能力の低下を招くことなく、階調電圧値の検査を行うことができる半導体装置、及びその検査方法を提供することをその目的とする。上記目的を達成するための本発明に係る半導体装置は、複数個の出力端子を有し、前記出力端子毎に複数段階の階調電圧を供給可能に構成された半導体装置において、前記出力端子の夫々に供給するための、前記複数段階の階調電圧を生成する電圧生成回路、テスト用クロック信号が入力されるテスト用クロック入力端子、テスト用制御信号が入力されるテスト用制御信号入力端子、前記テスト用クロック信号、及び、前記テスト用制御信号に基づき、前記電圧生成回路が生成する前記複数段階の階調電圧のうち少なくとも何れかの電圧を選択するための入力信号を生成するテスト制御回路、及び、前記階調電圧を外部テスト回路から供給される基準電圧と比較し、その比較結果を階調ばらつき判定出力端子に出力する階調ばらつき判定回路を備え、前記入力信号に応じた前記階調電圧が前記出力端子毎に供給され、前記階調ばらつき判定回路は、特定の前記出力端子に供給される前記電圧生成回路が生成した特定の前記階調電圧が所定の電圧範囲内にあるか否かの判定を行うことを特徴とする。上記特徴の半導体装置は、更に、前記出力端子に出力される前記階調電圧を、前記テスト用制御信号に応じて、前記階調ばらつき判定回路への入力に切り替える切替スイッチを備えることが好ましい。上記特徴の半導体装置は、更に、前記テスト制御回路は、外部からテスト用入力信号が入力されるテスト用入力端子を備え、前記出力端子毎に供給される前記階調電圧を選択するための前記入力信号を、前記テスト用入力信号と、前記テスト用クロック信号および前記テスト用制御信号に基づき生成される信号との間で切り替える手段を備えることが好ましい。上記特徴の半導体装置は、更に、前記階調ばらつき判定出力端子の出力結果が、高レベルまたは低レベルの何れかの2値情報として出力されることが好ましい。上記目的を達成するための本発明に係る半導体装置の検査方法は、上記特徴の半導体装置において、前記電圧生成回路が生成する前記階調電圧が所定の電圧範囲内にあるか否かのテストを行う半導体記憶装置の検査方法であって、前記テスト用クロック信号を、外部テスタを介して前記テスト用クロック入力端子に入力する工程、前記テスト用制御信号を、外部テスタを介して前記テスト用制御信号入力端子に入力する工程、前記テスト用クロック信号、及び、前記テスト用制御信号に基づき、前記複数段階の階調電圧を順次選択して前記出力端子の夫々に供給するための前記入力信号を、前記テスト制御回路が生成する工程、前記階調ばらつき判定回路が、当該階調電圧を外部テスタから供給される基準電圧と比較し、その比較結果を階調ばらつき判定出力端子に出力する工程、及び、前記階調ばらつき判定出力端子の出力結果を、外部テスタでモニタする工程を備え、前記階調電圧毎に当該階調電圧が所定の電圧範囲内にあるか否かの偏差テスト、及び、前記出力端子毎の前記階調電圧のばらつきのテストを行うことを特徴とする。本発明の半導体装置では、電圧生成回路により生成された階調電圧が正常に出力され、実使用状態例えば液晶ドライバであれば、液晶パネルで問題なく使用できるか否かを階調ばらつき判定回路が比較し可否判定を行い、階調ばらつき判定出力端子に当該可否判定結果例えば高レベルの場合は不良、低レベルの場合は良品とするを出力する。このようにすることで、半導体装置自身で階調電圧と理想電圧基準電圧との電圧比較を行うため、高精度な測定装置テストを用いることなく、階調ばらつき判定出力端子の出力状態をモニタするだけで、従来と同等の、各出力端子の各階調電圧値のズレ量や各出力端子間の階調電圧値の均一性試験を実現することが可能となる。従って、本発明に依れば、テスタの高機能化や多ピン化、及び、テスト処理能力の低下を招くことなく、階調電圧値の検査を行うことができる半導体装置、及びその検査方法を実現することができる。本発明の一実施形態に係る半導体装置30の全体の概略図を図1に示す。尚、本実施形態では、被テストデバイスである半導体装置30が、DAコンバータを内蔵する多階調多出力の液晶ドライバである場合を例として説明するが、本発明はこの構成に限られるものではない。本発明装置30は、液晶ドライバ20、テスト制御回路31、階調ばらつき判定回路33、及び、出力切替スイッチ34を備えてなる。液晶ドライバ20は、シフトレジスタ21、ラッチ回路22図示せず、サンプリングメモリ23、ホールドメモリ24、レベルシフタ25、DAコンバータ26、出力アンプ27、及び、電圧生成回路28からなり、図3に示す従来構成と同様の構成である。液晶ドライバ20は、上述のとおり、各出力に対応する入力RGBデータ6ビット以上/1出力をクロックCKに基づきラッチし、出力数分のデータ毎にサンプリングメモリ23に取り込み、走査制御信号LSに基づきホールドメモリ24に取り込み、レベルシフタ25を介してDAコンバータ26への入力とする。DAコンバータ26は、出力毎に、入力RGBデータに応じた階調レベルを選択し、それぞれの出力毎に有している出力アンプ2727a~27mを介して、電圧生成回路28にて生成した各階調レベルを出力する。このとき、液晶ドライバの駆動方式によって隣接する液晶系出力がVH側レベルとVL側レベルに反転するドット反転駆動方式と、同一階調レベルを選択した時には同じレベルを出力するライン反転駆動方式の2つに大別される。当該ドット反転駆動と当該ライン反転駆動についての説明は省略するが、以降の説明はドット反転駆動を想定したものとする。液晶ドライバ20は、クロック信号CK、スタートパルス信号SP、極性制御信号REV、走査制御信号LS等の各種制御信号や、表示信号であるRGB入力を受けてその動作を行う。このため、液晶ドライバ20は多くの信号入力端子を必要とする。液晶ドライバ20の動作テスト時において、これら多数の信号を外部から供給しようとすると、信号入力のためのピン数が多くなり、この結果テスタの多ピン化やテスト処理能力の低下を招くことは、上述したとおりである。このため、本実施形態では、テスト制御回路31が、テスト用クロック入力端子35に入力されるテスト用クロック信号TESTCK、及び、テスト用制御信号入力端子36に入力されるテスト用制御信号TESTENに基づき、自身で動作テストのための各種信号を生成するように構成されている。尚、当該テスト制御回路31の構成としては、例えば特許文献1の図2に記載の構成が利用できるため、詳細な説明を割愛する。尤も、テスト制御回路31が、別途当該各種制御信号を受けるためのテスト用入力端子を設けていても構わない。その場合、テスト制御回路31は、当該テスト用入力端子から入力されたテスト用入力信号をそのまま液晶ドライバ20の動作テストのための信号として用いる。これにより、テスト用クロック信号TESTCK、及び、テスト用制御信号TESTENに基づき、自身で動作テストのための各種信号を生成する場合と、外部からのテスト用入力信号に基づいて動作テストを行う場合とを切り替えて用いる構成とすることができる。テスト制御回路31は、テスト用制御信号TESTEN、及び、テスト用クロック信号TESTCKに基づき、電圧生成回路28により生成される階調電圧のうち何れかを選択してDAコンバータ26、出力アンプ2727a~27mを介して各液晶出力端子2929a~29mに出力させるための入力信号を生成し、液晶ドライバ20へ出力する。テスト制御回路31は、テスト用クロック信号TESTCKの入力数クロック数に応じて、1階調からn階調までの任意の階調電圧を順次設定することができる。本実施形態において、テスト制御回路31は、テスト用制御信号TESTEN、及び、テスト用クロック信号TESTCKに基づき、当該階調電圧を順次増加または減少させて全階調を出力させる入力信号を生成する。階調ばらつき判定回路33は、例えば比較器で構成され、入力端子の一方端にはアンプ27a~27mの各出力電圧が出力切替スイッチ34の切替スイッチを介して入力され、他方端には、半導体試験装置テスタ32より階調電圧の理想電圧が、基準電圧として基準電圧入力端子37を介して入力される。階調ばらつき判定回路33は、当該一方端に入力されるアンプにより出力される階調電圧と、当該他方端に入力される階調電圧の理想電圧を比較し、その比較結果を階調ばらつき判定出力端子38に出力する。出力切替スイッチ34は、出力アンプ27a~27mの各出力電圧の入力先を、テスト用制御信号TESTENに応じて、対応する何れかの液晶出力端子29a~29mと、階調ばらつき判定回路33の入力端子の一方端との間で切り替える切替スイッチを、出力アンプ毎に設けてなる。半導体装置30は、端子35~38を介して半導体試験装置テスタ32と接続され、電圧生成回路28により生成される階調電圧の各出力端子における理想電圧値からのばらつきや、各出力端子間の階調電圧値の均一性の検査を行うことができる。以下に、本発明による半導体装置30の検査方法につき、図2を参照して説明する。図2は本発明の検査方法の実施フローを示すタイミング図である。半導体装置30の各端子35~38を、夫々、半導体試験装置32と接続し、テスト制御回路31を動作させるため、半導体試験装置32から、テスト用クロック入力端子35を介してテスト用クロック信号TESTCKを、及び、テスト用制御信号端子36を介してテスト用制御信号TESTENを入力し、テスト用制御信号をイネーブルここでは、高レベルとする。これを受け、テスト制御回路31は、テスト用クロック信号TESTCK、及び、テスト用制御信号TESTENに基づき、各出力アンプ27に対し、階調電圧を1階調からn階調まで順次増加させて全階調を出力させる入力信号を生成する。このとき、各出力アンプ27の出力先は、出力切替スイッチ34により階調ばらつき判定回路33の入力端子に接続されている。更に、出力切替スイッチ34内の個々の切替スイッチにより、階調ばらつき判定回路33の入力端子の一端に接続される出力アンプ27の出力階調電圧が、テスト用クロック信号TESTCKに応じて、出力アンプ27aから27mまで順次切り替わるように構成されている。一方、階調ばらつき判定回路33の入力端子の他端には、半導体試験装置32から供給される階調電圧の理想電圧が基準電圧として入力され、階調ばらつき判定回路33は、テスト用クロック信号TESTCKに応じて、出力アンプ27の各出力階調電圧と当該理想電圧との比較を、出力アンプ27aから27mまで順次切り替えて行う。図2において、テスト制御回路31による液晶ドライバ20の制御により、各出力アンプ27に階調電圧の1階調目の電圧が出力されているとき、基準電圧入力端子37には、1階調目の階調電圧の理想電圧が、半導体試験装置32から供給されている。階調ばらつき判定回路33は、各出力アンプ27に出力されている実際の1階調目の階調電圧を、半導体試験装置32から供給されている理想電圧と比較し、出力アンプ27a~27mが出力した1階調目の階調電圧の夫々について、当該階調電圧が当該理想電圧に対して所定の電圧範囲内にあるか否かの判定を行い、判定結果を階調ばらつき判定出力端子38に出力する。ここで、当該判定結果は、判定結果が当該電圧範囲内にある場合低レベル、当該電圧範囲内にない場合高レベルとし、低レベル或いは高レベルの2値情報として、階調ばらつき判定出力端子38に出力される。階調ばらつき判定出力端子38の出力電圧をモニタすることで、各出力アンプ27a~27mの出力階調電圧の1階調目の問題の有無を識別することができる。次に、テスト制御回路31は、2階調目の階調電圧を各出力アンプ27a~27mが出力するように液晶ドライバ20を制御し、出力切替スイッチ34内の各切替スイッチの制御により、出力アンプ27a~27mが出力した2階調目の階調電圧の夫々について、当該階調電圧が理想電圧に対して所定の電圧範囲内にあるか否かの判定を行い、判定結果を階調ばらつき判定出力端子38に出力する。これを順次、n階調目の階調電圧まで繰り返すことで、半導体装置30の書き階調電圧の偏差テスト、及び均一性テストを行うことができる。以上、本発明の半導体装置30では、テスト制御回路31、階調ばらつき判定回路33、及び、出力切替スイッチ34を備えることにより、多出力多階調化が進んだ液晶ドライバLSI等の半導体集積回路の検査において、被テストデバイスである半導体装置30自身がテスト用の階調電圧を生成するための入力信号を生成すると共に、生成した階調電圧値が理想電圧基準電圧値に対してばらつきが許容範囲に収まっていることをも被テストデバイスが判定し、その判定結果のみを半導体試験装置テスタ32に出力し、良否判定を行うことができる。従って、半導体試験装置テスタ32と被テストデバイス30は電源や少数の制御信号及び判定結果のみを供給、伝達するだけで階調ばらつきのテストを実現することが可能となる。これにより、従来のテストでは必要となっていた高機能の半導体試験装置が不要となるだけではなく、出力数に依存することなく多数個同測を実現することが可能となる。上述の効果が期待できることで、今後益々多出力多階調化が進んだ場合でも高価な半導体試験装置への投資が不要で、多数個同測が実現できるためテストコストの低減に大きく寄与することができる。