"IPコア間に配設されるLSIの非同期データ転送装置において、第1のIPコアに接続される第1の配線と、第2のIPコアに接続される第2の配線と、上記第1の配線に接続される送信器と、上記第2の配線に接続される受信器と、上記送信器と上記受信器とを接続する第3の配線と、を含み、上記送信器は、符号器と入力制御部とを有している入力部と、出力部と、を含み、上記受信器は、入力部と、復号器と出力制御部とを有している出力部と、を含み、上記送信器の符号器は、上記第3の配線のオープン故障を検出する電流ドライバ回路を備えていることを特徴とする、非同期データ転送装置。前記送信器及び受信器は、擬似遅延不感の論理方式の動作をすることを特徴とする、請求項1に記載の非同期データ転送装置。前記符号器は、電流源と、該電流源に接続されるインバータと、該インバータに接続されるカレントミラー回路と、該カレントミラー回路に接続されるインバータと、を含んで構成されていることを特徴とする、請求項1に記載の非同期データ転送装置。前記復号器は、カレントミラー回路と、該カレントミラー回路に接続されるインバータと、を含んで構成されていることを特徴とする、請求項1に記載の非同期データ転送装置。前記送信器の入力部にはIN信号が入力され、該入力部から前記受信器にDATA信号及びERR_DATA信号が出力され、前記受信器の出力部からOUT信号が出力されることを特徴とする、請求項1に記載の非同期データ転送装置。前記IN信号、前記DATA信号、前記ERR_DATA信号、及び前記OUT信号からなるDATABLOCKは、正常モード、故障モード、構成モード及び復旧モードの動作を行うことを特徴とする、請求項4に記載の非同期データ転送装置。前記正常モードにおいて、配線故障を前記符号器で検出して、前記送信器は前記故障モードに遷移し、前記故障モードでは、前記送信器は故障情報を前記受信器に送信し、同時に復旧符号を故障符号に基づいて生成し、前記受信器は故障モードに遷移し、前記送信器は、上記復旧符号に基づいて前記構成モードに遷移し、該送信器が上記復旧符号を受信器に送信すると、該受信器が前記構成モードに遷移し、前記送信器は、前記構成モードにおいて、上記復旧符号に基づいて配線故障を有している配線を排除するように再構成され、該送信器は、復旧モードに遷移し、前記受信器は、前記構成モードにおいて、前記送信器からの信号によって復旧モードに遷移し、前記復旧モードにおいて、前記送信器から前記受信器への信号は、前記配線故障を有している配線を正常な配線に置き換えて送信されることを特徴とする、請求項5又は6に記載の非同期データ転送装置。従来の回路レベルでの配線故障の対応方法非特許文献9~11において、非特許文献9では、配線故障時に、故障の配線と正常の配線と入れ替える方法が提案されているが、故障検出方法については明記されていない。非特許文献10では、永久故障検出を行っているが、データ転送機能を回復することができない。非特許文献11では、検出方法はある時間範囲内、つまりQDI論理型ではなく遅延仮定に基づいているため、遅延故障耐性と配線故障耐性の両立は実現されていない。非同期データ転送装置において遅延故障耐性がない場合には、半導体プロセス、電源電圧、温度のばらつきにより、回路動作時の信頼性の低下を招く。また、配線故障耐性がないことにより、配線故障検出ができない。配線故障の検出ができても、配線故障の検出までに時間が掛かるため、ネットワークオンチップシステム全体の動作に与える影響は非常に大きくなる。このため、高信頼性を有しているネットワークオンチップの実現は困難であった。このように、従来の非同期データ転送装置では、遅延故障耐性と配線故障耐性を同時に有している非同期データ転送装置が実現されていないという課題がある。本発明は、上記課題に鑑み、電流量の監視による遅延仮定なしで配線故障検出ができ、遅延故障耐性と配線故障耐性を同時に有した非同期データ転送装置提供することを目的としている。上記目的を達成するため、本発明の非同期プロトコル変換装置は、IPコア間に配設されるLSIの非同期データ転送装置において、第1のIPコアに接続される第1の配線と、第2のIPコアに接続される第2の配線と、第1の配線に接続される送信器と、第2の配線に接続される受信器と、送信器と受信器とを接続する第3の配線と、を含み、送信器は、符号器と入力制御部とを有している入力部と、出力部と、を含み、受信器は、入力部と、復号器と出力制御部とを有している出力部と、を含み、送信器の符号器は、第3の配線のオープン故障を検出する電流ドライバ回路を備えていることを特徴とする。上記構成において、送信器及び受信器は、好ましくは、擬似遅延不感の論理方式で動作をする。符号器は、好ましくは、電流源と、電流源に接続されるインバータと、インバータに接続されるカレントミラー回路と、カレントミラー回路に接続されるインバータと、を含んで構成されている。復号器は好ましくは、カレントミラー回路と、カレントミラー回路に接続されるインバータと、を含んで構成されている。好ましくは、送信器の入力部にはIN信号が入力され、入力部から受信器にDATA信号及びERR_DATA信号が出力され、受信器の出力部からOUT信号が出力される。好ましくは、IN信号、DATA信号、ERR_DATA信号及びOUT信号からなるDATABLOCKは、正常モード、故障モード、構成モード及び復旧モードの動作を行う。好ましくは、正常モードにおいて、配線故障を符号器で検出して、送信器は故障モードに遷移し、故障モードでは、送信器は故障情報を受信器に送信し、同時に復旧符号を故障符号に基づいて生成し、受信器は故障モードに遷移し、送信器は、復旧符号に基づいて構成モードに遷移し、送信器が復旧符号を受信器に送信すると、受信器が前記構成モードに遷移し、送信器は、構成モードにおいて、復旧符号に基づいて配線故障を有している配線を排除するように再構成され、送信器は、復旧モードに遷移し、受信器は、構成モードにおいて、送信器からの信号によって復旧モードに遷移し、復旧モードにおいて、送信器から受信器への信号は、配線故障を有している配線を正常な配線に置き換えて送信される。本発明の非同期データ転送装置によれば、非同期データ転送が遅延の仮定なし、つまり、遅延故障耐性と、入力側の電流量の監視によって配線故障耐性とを同時に実現できる。遅延故障耐性によりLSI内部のプロセス、電源電圧、温度ばらつきによる影響を受けることなく、信頼性の高い回路動作が可能になる。さらに、配線故障を遅延仮定なしに検出できることから検出を高速に行うことが可能となるため、配線故障時にネットワークオンチップのシステム全体の動作に与える影響を最小限にすることが可能となる。以下、図面を参照しながら本発明の実施形態を具体的に説明する。図1は、本発明の非同期データ転送装置1の構成を示すブロック図である。図1に示すように、本発明の非同期データ転送装置1は、IPコア間に配設されるLSIにおいて、後述する第1のIPコアに接続される第1の配線3aと、後述する第2のIPコアに接続される第2の配線3bと、第1の配線3aに接続される送信器2と、第2の配線3bに接続される受信器4と、送信器2と受信器4とを接続する第3の配線3cと、を含んで構成されている。送信器2は、IN信号が入力される入力部INPUTBLOCK2Aと出力部OUTPUTBLOCK2Bとから構成されている。入力部2AはIN信号が入力される符号器5と、符号器5に接続される入力制御部6とから構成されている。受信器4は、送信器2からDATA信号及びERR_DATA信号が入力される出力部OUTPUTBLOCK4Aと入力部INPUTBLOCK4Bとから構成されている。出力部4Aは、送信器2からDATA信号及びERR_DATA信号が入力される復号器7と、復号器7に接続される出力制御部8とから構成されている。送信器2の入力部2Aに入力されるIN信号と、送信器2の入力部2Aから出力され受信器4の出力部4Aで受信されるDATA信号及びERR_DATA信号と、受信器4の出力部4Aから出力されるOUT信号と、を纏めてDATABLOCKデータブロックと呼ぶ。送信器2の出力部2Bから出力されるACK_IN信号と、送信器2の出力部2Aに受信器4の入力4Bから送信されるACK信号及びERR_ACK信号と、受信器4の入力4Bに入力されるACK_OUT信号と、を纏めてACKBLOCKアクノレッジブロックと呼ぶ。図2は、本発明の非同期データ転送装置1が配設されるLSI20の構成を示すブロック図である。図2に示すように配設されるLSI20は、複数のIPコア21と、複数のIPコア21に隣接して配設される本発明の非同期データ転送装置1とを含んで構成されている。非同期データ転送装置1の送信器2は、第1の配線3aを介して第1のIPコア21aに接続されている。非同期データ転送装置1の受信器4は、第2の配線3bを介して、第2のIPコア21bに接続されている。非同期データ転送装置1は、IPコア21aとIPコア21bとの通信リンクとなっている。さらに、非同期データ転送装置1は、IPコア21間に接続され非同期データの送受信を行うルーター22等の間を接続する配線間に挿入されていてもよい。図3は、図1に示す送信器2中の符号器5のブロック図である。図3に示すように、符号器5はIN信号が接続される第1のAND回路5a及び第2のAND回路5bと、第1のAND回路5aの出力が入力されるOR回路5cと、このOR回路5cの出力等が入力される第1のマルチプレクサ5dと、第2のAND回路5bの出力等が入力される第2のマルチプレクサ5eと、第1及び第2のマルチプレクサ5d,5eの出力が入力されるドライバ回路11と、から構成されている。IN信号は、1-of-4符号化されているとする非特許文献12参照。正常モードでは、IN信号とDATA信号の符号は同じである。図4は、符号器5中のドライバ11の回路図である。図4に示すように、ドライバ回路11は、4つの電流ドライバ回路11a,11b,11c,11dから構成されている。各電流ドライバ回路11aは、電源Vddに接続される電流源12と、この電流源12に接続されるインバータ13と、このインバータ13のソースに接続されるカレントミラー回路14と、カレントミラー回路14の出力に接続されるインバータ15とから構成されている。各電流ドライバ回路11a~11dにおいて、Iinは、配線故障が無い場合にはIwとIdに分離する。ここで、電圧レベルVdは低である。一度配線故障が生じると、Iwを流す配線3cがオープンになるのでIdが大きくなる。カレントミラー回路14を使用してIdがIcにコピーされるので、Vcは大きなIdによって低下する。それから、Vdはインバータ15によって高となる。高の信号Vdが故障符号Faultcodeを生成する。図5は、本発明の電流の監視に基づく遅延時間に鈍感な配線故障検出を説明する回路図であり、aは配線3cに故障が無いときを、bは配線3cにオープンの故障が生じた場合を示している。図5aに示すように、配線3cに故障が無いときには、入力ポートにおいて、電流Iinは、送信電流Iwと検出電流Idに分離する。配線3cに故障が無い場合には、DATA信号が送信されたときには、送信電流Iwが配線3cを流れてIoutとなる。エレクトロマイグレーションによって配線3cの抵抗が時間と共に増大することによって、送信電流Iwは減少し、検出電流Idが増加する。一方、図5bに示すように、配線3cにオープンの故障が発生すると、Ioutは流れなくなり、検出電流Idが増加する。オープンの故障中の検出電流Idは、配線故障が無い場合に比較して大きいので、検出電流Idを閾値と比較することで配線故障の有無を識別できる。このため、電流の流れの監視に基づく遅延時間に鈍感な配線故障検出を実現することができる。図6は、本発明のリンクのアーキテクチャーを示す図である。図6に示すように、配線故障の情報は、送信器2の入力側におけるフィードバックによって得られる。配線故障と遅延故障とを区別する必要がないので、配線故障は時間的な仮定をしないで検出することができる。これにより、後述する表8に示すように、遅延時間に鈍感な、つまり、QDI論理型で配線故障検出を実現することができる。図7は、送信器2の入力制御部6の回路図である。図7に示すように、入力制御部6は、2個のOR回路6a,6bと、3個のAND回路6c,6d,6eと、2個の非同期式RSラッチ6f,6gと、6個の非同期式Gラッチ6h,6i,6j,6k,6l,6mと、マルチプレクサ6nと、から構成されている。符号器5の電流ドライバ回路11a~11dでは、後述する正常モードで、配線3cのオープン故障が検出されると、故障符号が生成されて、入力制御部6に送信される。入力制御部6は、故障符号を受信する。表2は正常モード中のDATABLOCK用の1-of-4符号を示している。ここで、データは4ビットの符号語コードワードで表されている。図8は、送信器2の出力部2Bの回路図である。図8に示すように、出力部2Bは、ERR_ACK信号が入力される電流受信回路16と、ACK信号が入力される電流受信回路17と、電流受信回路16,17の出力が入力されるOR回路18とから構成されている。電流受信回路16は、カレントミラー回路14と、カレントミラー回路14に接続されるインバータ18とから構成されている。電流受信回路17も電流受信回路16と同様に構成されている。図9は、受信器4中の復号器7の回路図である。図9に示すように、復号器7はDATA信号及びERR_DATA信号が入力される検知器17と、この検知器17の出力であるOutdata信号と故障モード信号とが入力されるAND回路7aと、このAND回路7aの出力と検知器17の出力であるOuterr信号が入力されるマルチプレクサ7bと、マルチプレクサ7bの出力が入力されるC素子7cとから構成されている。図10は、C素子7cの動作を説明する図であり、それぞれaはC素子7cの構成を示す回路図、bはC素子7cの動作の真理値表を示している。図10aに示すように、C素子7cは、非同期式の回路に使用される双安定の記憶素子であり、待ち合わせ回路や合流回路とも呼ばれている。図10bに示すように、全ての入力が論理1になると出力が論理1になり、全ての入力が論理0になると出力が論理0になる。入力に論理1と0が混在した状態では、直前の出力を維持する。図11は、復号器7中の検知器19の回路図である。図11に示すように、検知器19は、4つの電流検知器19a,19b,19c,19d,19eから構成されている。電流検知器19a~19dのそれぞれは、DATA信号が入力されるカレントミラー回路14と、カレントミラー回路14の出力に接続されるインバータ15と、から構成されている。ERR_DATA信号が入力される電流検知器19eも、上記電流検知器17aと同様の構成である。図11に示すように、電流検知器19aでは電流Ioutが電圧Voutに変換される。正常モードでは、DATA信号とOUT信号の符号は同じである。一度配線故障が生じると、ERR_DATA信号は1となる。1は、故障を意味する。それから、モードは故障モードに遷移する。故障モードでは、復旧符号が送信器2から送信されたとき、復旧符号は受信器4に記憶される。この記憶データはモードを構成モードに遷移させる。図9のマルチプレクサ7bからなる出力セレクタでは、DATA,ERR_DATAとOUTとの間の接続は、復旧符号に基づいて配線3cの内、オープン故障を有している配線3cを排除するように再構成される。それからデータは、DATA,ERR_DATAを通過する1-of-5符号によって送信される。そして、モードは復旧モードに遷移する。図12は、受信器4の出力制御部8の回路図である。図12に示すように、出力制御部8は、復号器7からの信号がパストランジスタ8aを介して入力される第1の非同期RSラッチ8bと、第2の非同期RSラッチ8cと、3個のAND回路8d,8e,8fと、5個のOR回路と8g,8h,8i,8j,8kと、から構成されている。図13は、受信器4の入力部4Bの回路図である。図13に示すように、入力部4Bは、Ackinternalに接続される二つのAND回路25と、第1のAND回路25aの出力に接続されるインバータ13と、インバータ13に接続される電流源12と、第2のAND回路25bの出力に接続される電流検知器19fとから構成されている。図14は、DATABLOCKとACKBLOCKのモードを示す図であり、aは、DATABLOCKの4モード、bは、ACKBLOCKブロックの2モードを示している。図14aに示すように、DATABLOCKでは、DATABLOCKの信号の送信及び受信に使用される配線3cの状態によって、正常モードNORMAL、故障モードFAULT、構成モードCONFIG及び復旧モードRECOVERYの四つの動作を行う。図14bに示すように、ACKBLOCKでは、ACKBLOCKの信号の送信及び受信に使用される配線3cの状態によって、正常モードNORMALと、復旧モードRECOVERYの動作を行う。通信リンクでは、4相符号を使用している。送信器2と受信器4との間のデータ伝送は、電流モードの信号で行い、他の回路は電圧モードの信号を使用している。図15は、故障から復旧するシステムのタイミングチャートである。この例では、配線3cの内、データ3に関連する一つの配線3cはオープンである。最初に、DATABLOCKとACKBLOCKとは、正常モードで動作している。最初にDATABLOCKのモードについて説明する。正常モードでは、非同期データ転送装置1における通信リンク非特許文献14参照と同様に1-of-4符号に基づいて動作している。最初に、データ0として0,0,0,1が送信器2から受信器4へ送信される。2番目に、受信器4はデータ0を検出し、そしてデータ0の受信に対してACK信号として1,0を送信器2に送信する。ここで、表3は、ACKBLOCK用の2線符号を示している。3番目に、送信器2はACK信号を検出し、そしてスペーサーとして0,0,0,0を受信器4に送信する。4番目に、受信器4はスペーサーを検出し、そしてスペーサーとして0,0を送信器2に送信する。このようにして、4相プロトコルでは、1通信当たり4ステップが必要となる。DATABLOCKでは、4相方式のプロトコルを用いている。データ3が送信されたとき、配線故障は送信器2中の符号器5で検出される。それから、送信器2のモードは故障モードに遷移する。表4は故障モード中のDATABLOCK用の1線符号を示している。ERR_DATA信号は、1ビットの符号語コードワードで表されている。送信器2は故障情報として故障情報Faultを受信器4に送信する。故障符号が生成されると送信器2は故障モードに変化する。一方、DATA信号は0,0,0,0から変化しない。同時に、復旧符号は故障符号に基づいて生成される。一度、受信器4が故障情報Faultを検出すると、受信器4のモードは故障モードに遷移し、次のモードである構成モードで復旧符号を受信する準備が整う。それから、送信器2のモードは復旧モードに遷移する。表5は、構成モード中のDATABLOCK用の1-of-4符号を示している。復旧符号は、オープン故障を有している配線3cを排除するために生成される。一度、送信器2が復旧符号3として0,0,0,1を受信器4へ送信すると、受信器4は、既に故障モードにおいて故障情報を受信しているので、0,0,0,1を復旧符号3として認識する。受信器4が構成モードに変化すると、データ3に関係するオープン配線3cは、ERR_DATA信号の配線3cによって置き換えられる。受信器4は、構成モードにおいて、復旧符号に基づいて配線故障を有している配線を正常な配線に置き換える。最後に、送信器2のモードは、復旧モードに遷移する。表6は、復旧モード中におけるDATABLOCK用の1of5符号を示している。送信器2は、データ3として0,0,0,0,1を受信器4に送信する。受信器4は、データ3として0,0,0,0,1を認識し、それから、復旧モードで動作する。それから、データ3に関係する配線故障下でデータ転送を行う復旧モードで動作する。モードが構成モードに遷移するとき、符号器5の出力は復旧符号となる。復旧符号は故障の無い配線3cを使用して生成されるので、故障符号は0,0,0,0に戻る。図3の第1のAND回路5a及び第2のAND回路5bからなる入力セレクタでは、DATA,ERR_DATAとINとの間の接続は、復旧符号に基づいて配線3cの内オープン故障を有している一つの配線を排除するように再構成される。モードが復旧モードに遷移するとき、DATA信号及びERR_DATA信号のデータは1of5符号によって送信される。復旧モードにおいて、送信器2から受信器4への信号、例えばERR_DATA信号は、配線故障を有している配線を正常な配線に置き換えて送信される。次に、ACKBLOCKのモードについて説明する。ACK信号に対して、故障-復旧系のモードは、図14bに示すように遷移する。第一に、ACK信号は正常モードで動作している。一度、ACKBLOCKの配線故障が受信器4の入力部4Bで検出されたときには、ACKBLOCKの2線符号は、表3に示すように1,0から0,1に変化する。復旧モードでは、送信器2の出力部2Bはどのモードでも2線符号の論理和によってAcknowledgement情報を検出することで、Acknowledgement情報はACKBLOCKの配線故障下で受信される。Acknowledgement情報は、確認情報とも呼ばれている。送信器2の入力制御部6の動作について、纏めて説明する。正常モード符号器5の電流ドライバ11a~11dでオープン故障が検出されると、故障符号が生成され、入力制御部6に送出される。故障符号は、表2に示す符号と同じである。この故障符号は図7に示す入力制御部6の非同期RSラッチ6gに入力される。故障モード符号器5の電流ドライバでオープン故障が検出されると、故障符号に対応した4線の内の1線が高となることで、故障符号が生成される。これにより、表4のERR_DATA信号に対応する故障情報Faultが生成される。構成モード符号器5の故障符号が低になると同時に、CONFIGMODE信号を高にする図3参照。次に、表5に示す復旧符号を生成する。復旧モードCONFIGMODE信号をlowにすると同時に、RECOVERYMODE信号を高にする図3参照。次に受信器4の出力制御部8の動作について、纏めて説明する。正常モード送信器2から表4のFaultが転送されてくると、Faultが高になる。この信号は、図12に示す受信器4の出力制御部8で受信し、非同期RSラッチ8bに入力される。故障モード図12におけるFAULTMODE信号を高にする構成モード図12において、表5の復旧符号であるRecoverycodeによってOutdata信号が、送信器2から送信されてくると、受信器4の出力制御部8で受信され、第2の非同期RSラッチ8cに保存される。復旧モード図12のRECOVERYMODE信号を高にする。以上、説明したように、本発明の非同期データ転送装置1によれば、電流量の監視に基づく配線のオープン永久故障の検出を実現することができる。つまり、データ転送時に入力電流を受信側へのデータ転送電流Iwと、監視用のフィードバック電流Idに分流を行う。この2つの電流量の合計値は一定なため、配線故障時はデータ転送電流Iwがカットオフされる一方で、フィードバック電流Idは単調に増加する。フィードバック電流Idの増加を送信側で検出することで、遅延仮定なしに配線故障が検出可能になる。検出した故障配線を予備の正常な配線3cと入れ替えることで、非同期データ転送装置1としての機能が回復する。これにより、本発明の非同期データ転送装置1では、QDI論理型の非同期データ転送の遅延故障耐性を有しながら、配線故障耐性を実現することが可能となる。本発明の非同期データ転送装置1の機能を表7に示す。表7には、表1の従来の非同期データ転送装置の機能も示している。表7に示すように、本発明の非同期データ転送装置1では、従来できなかった入力ポートでの配線故障監視と検知とをQDI論理型で行うことができる。以下、本発明を実施例によりさらに詳細に説明する。本発明の非同期データ転送装置1の回路をSilterra社の0.13μmのCMOS技術で作成し、HSPICEで評価した。送信器2と受信器4との間の配線3cの長さは1mmである。配線3cはパイモデルでシミュレーションした。パイモデルのパラメータとして、抵抗は91Ω/mmとし、容量は84fF/mmとした。図16は、シミュレーションのタイミングチャートである。図16では、配線3cが3の故障の場合である。Iinは165μAとした。図16に示すように、DATA信号がオープン故障を有する配線3cを介して送信されるとき、Idが大きくなる。このIdが通信リンクを復旧するように故障モードに遷移する。表8は、本発明を比較例と対比した表である。表8に示すように、本発明の場合には、配線故障検出と配線故障下での動作補正、つまり復旧が可能である。また、遅延時間に不感であるQDI論理型に対応している。配線数はnビットに対して2n3であり、使用したトランジスタ数は1280個であった。スループットは837Mbps、消費電力は584μW、エネルギーは698fJ/bitであった。一方、1-of-4符号による従来例非特許文献9参照では、QDI論理型には対応しているが、配線故障検出と配線故障下での動作補正ができない。配線数はnビットに対して2n1であり、使用したトランジスタ数は545個であった。スループットは840Mbps、消費電力は328μW、エネルギーは388fJ/bitであった。一方、二重化した1-of-4符号による従来例非特許文献10参照では、QDI論理型には対応していないが、配線故障検出はできるが、配線故障下での動作補正ができないものである。配線数はnビットに対して2×2n1であり、使用したトランジスタ数は1049個であった。スループットは741Mbps、消費電力は616μW、エネルギーは831fJ/bitであった。一方、三重化した1-of-4符号による従来例非特許文献11参照では、QDI論理型には対応していないが、本発明と同様に配線故障検出と配線故障下での動作補正、つまり復旧が可能である。配線数はnビットに対して3×2n1であり、使用したトランジスタ数は1223個であった。スループットは622Mbps、消費電力は761μW、エネルギーは1223fJ/bitであった。上記の結果から、本発明の遅延及び配線故障耐性を有する非同期データ転送装置1は、遅延時間に不感であるQDI論理型に対応し、配線故障検出と故障した配線の復旧が可能である。また、本発明の非同期データ転送装置1の使用トランジスタ数は、比較例2と比較例3との間の数であるが、スループットは、比較例1と同様に高速である。またその消費電力は、比較例2及び3よりも低くなった。またnビットへ拡張した場合でも入力制御部6及び出力制御部8はビット幅に依存しないことから、トランジスタ数は比較例2及び比較例3よりも小さくなる。本発明の非同期データ転送装置1を使用したネットワークオンチップは、プロセス、電源電圧、温度変動に伴う遅延変動耐性を有するだけでなく、LSI20の経年劣化に伴う配線故障耐性をも有しているので、信頼性の高いシステムを実現できる。このため、過酷な環境下での使用が見込まれる車載用及び宇宙用のシステムオンチップに用いることができる。第4世代の携帯電話等にも応用できる。本発明の非同期データ転送装置1はクロック信号を用いない非同期式であることから、クロック信号を生成する回路の削除に伴う電力の削減も可能であるために、システムの低電力化も可能である。本発明は、上記実施の形態に限定されるものではなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。"