"半導体素子を接合するための基板と、半田により前記基板に接合された半導体素子とを有する半導体装置であって、前記基板は、半田を介して前記半導体素子を固定する固定面を有し、前記固定面に複数の凹部が形成されている、半導体装置。請求項1に記載の半導体装置において、前記半導体素子は、半田を介して前記固定面に対面する第1の面および前記第1の面と反対側の第2の面とを有し、前記第2の面に電気配線を接合するための配線接合部位が形成され、前記配線接合部位が、前記固定面に形成された凹部とその凹部に隣接する凹部との間の凸部から前記固定面に垂直な方向に位置するように、前記半導体素子が前記基板に固定されている、半導体装置。請求項1または2に記載の半導体装置において、前記複数の凹部は、互いに平行な複数の溝である、半導体装置。発明が解決しようとする課題特許文献1および2によれば、半田層内のボイドを低減させることはできるものの、完全にボイドを除去することはできない。そのため半田層内に少なからずボイドは発生する。そして、発生したボイドに対し、その位置や大きさを制御することができない。基板と半導体素子との間に介在する半田層内に発生したボイドの位置や大きさによって、その半田層を介して基板に接合される半導体素子の製品性能や接合強度に及ぼす影響が異なる。例えば、半導体素子と基板との間に介在する半田層の中央部分にボイドが発生している場合、そのボイドの存在により半導体素子を冷却する際における冷却能力が低下し、ひいては半導体素子の製品性能が悪化する。また、半田層内に大きなボイドが存在する場合、半導体素子と基板との接合強度の低下を招く。本発明は、半導体素子を接合するための基板と、半田により基板に接合された半導体素子とを有する半導体装置であって、基板と半導体素子との間に介在する半田層内に形成されるボイドにより引き起こされる不具合を防止することができる半導体装置を提供することを目的とする。課題を解決するための手段本発明は、半導体素子を接合するための基板と、半田により前記基板に接合された半導体素子とを有する半導体装置であって、前記基板は、半田を介して前記半導体素子を固定する固定面を有し、前記固定面に複数の凹部が形成されている、半導体装置を提供する。本発明によれば、半導体素子が基板の固定面に半田を介して固定される。この固定面に複数の凹部が形成される。固定面に半田を塗布し、塗布した半田を加熱溶融すると、半田内にボイドが形成される。この場合において、固定面に形成されている凹部とその凹部に隣接する凹部との間に形成される凸部が、半田内に形成される複数のボイドの凝集を阻害することにより、ボイドの巨大化を防止する。このため、半田内のボイドが凹部を跨いで凝集合体することができず、各凹部に分散して入り込む。よって、一つあたりのボイドの体積および長さ径が凹部の大きさ未満にされる。また、凹部内でボイドが凝集するため、ボイドの発生位置を凹部の形成位置に限定することができる。このように、本発明によれば、ボイドの位置および大きさを制御することができる。ボイドの位置および大きさを制御することによって、半田を介して基板に接合される半導体素子の冷却能力や接合強度の低下を防止することができる。具体的には、ボイドが分散されて一つ当たりのボイドの大きさが凹部内に入り込む程度に小さくされることにより、大きなボイドの存在により引き起こされる半導体素子と基板との接合強度の低下が防止される。また、ボイドが分散されるとともにその形成位置が凹部の形成位置に限定されるので、大きなボイドが半田層の中央部分に形成されることが防止される。このため大きなボイドが半田層の中央付近に形成されることによって引き起こされる半導体素子の冷却能力の低下が防止され、その結果、半導体素子の製品性能の低下も防止される。前記半導体素子は、半田を介して前記固定面に対面する第1の面および前記第1の面と反対側の第2の面とを有し、前記第2の面に電気配線を接合するための配線接合部位が形成されているのがよい。そして、前記配線接合部位が、前記固定面に形成された凹部とその凹部に隣接する凹部との間の凸部から前記固定面に垂直な方向に位置するように、つまり凸部から前記固定面に垂直に延びる垂線上に位置するように、前記半導体素子が前記基板に固定されているとよい。これによれば、半導体素子の第2面に形成されている配線接合部位が、基板の固定面に形成される凹部とその凹部に隣接する凹部との間の凸部から固定面に垂直な方向に位置する。換言すれば、配線接合部位は、基板の固定面に形成される凹部から固定面に垂直な方向に位置しない。つまり、半導体素子の配線接合部位が基板の凹部の直下に位置しない。基板と半導体素子との間に介在する半田層内のボイドは凹部に入り込んでいるため、凸部の直上に位置する半田層内にボイドは形成されない。つまり、配線接合部位の直下の部分における半田層内にボイドが形成されない。このため、例えば配線接合部位に電気配線を超音波振動を利用したワイヤーボンディングにより接合する場合において、超音波振動がボイドに吸収されてうまく接合できないといった不具合の発生を防止することができる。前記複数の凹部は、固定面上の半田内に発生したボイドが凝集して巨大化することを阻止できる程度に分散していればよい。また、前記凹部の大きさは、ボイドの大きさを、基板に接合される半導体素子の冷却性能や接合強度の低下を招くことがない程度に小さくできるような大きさであるとよい。また、ワイヤーボンディングにより基板上の半導体素子の配線接合部位に電気配線を接合するときに接合力が半導体素子に作用するが、基板と半導体素子との間の半田層内にボイドが存在すると、上記接合力で半導体素子が撓むことにより半導体素子が割れるおそれがある。このようなことを考慮した場合、半導体素子が割れない程度にボイドの大きさが調整できるように、凹部の大きさが設定されているとよい。また、前記凸部は、凹部とその凹部に隣接する凹部とを仕切っている部分を意味する。例えば凹部とその凹部に隣接する凹部が端部で連結されている場合、連結されている凸状の部分が凸部を構成する。また、所定距離を隔てて凹部とその凹部に隣接する凹部が形成されている場合、両凹部間に位置する固定面に相当する部分が凸部である。凸部は、凹部とそれに隣接する凹部とを仕切っている部分であれば、固定面から突出していても良いししていなくてもよい。この場合において、前記複数の凹部は互いに平行な複数の溝であるのがよい。これによれば、凹部を溝状に形成することにより、半導体素子を基板の固定面に半田で固定するときに、加熱溶融した半田内に含有されたフラックスが溝の形成方向に沿って流出する。すなわちフラックスの流出方向が制御される。このためフラックスが半導体素子の配線接合部位に飛び散ることが防止され、フラックスの飛散により引き起こされる半導体素子と電気配線との接合不良が防止される。また、フラックスの流出方向を制御することによって、基板の固定面上の領域であって他の半導体素子を実装する領域にフラックスが流れないようにすることもできる。このため他の実装部品の実装領域を確保することができる。複数の凹部が互いに平行な複数の溝である場合、溝とその溝に隣接する溝との間の凸部が障壁となって半田内のボイドの凝集およびそれによるボイドの巨大化が妨げられることにより、ボイドの大きさが溝の幅未満の大きさにされる。この場合において、溝の幅は、ボイドの大きさが、基板に接合される半導体素子の冷却性能や接合強度の低下を招くことがない程度に小さくできるような大きさであるとよい。あるいは、ワイヤーボンディングによる半導体素子への電気配線の接合時に半導体素子が割れない程度にボイドの大きさを調整できるように、溝の幅が設定されているとよい。特に、溝の幅が0.1~3.2mm程度であるとよい。前記基板は、それに固定される半導体素子から発生する熱を効率良く除去できるように、熱伝導性の良好な金属基板であるのがよい。例えば、銅あるいは銅合金、アルミニウムあるいはアルミニウム合金等で基板を構成してもよい。場合によってはニッケルメッキ、金メッキ等を施しても良い。金属基板は絶縁被膜されているとよい。前記凹部の径、あるいは前記溝の幅は、前記凹部の深さ、あるいは前記溝の深さよりも長い方がよい。これによれば、基板の固定面にクリーム半田等をスクリーン印刷等により塗布する際に、塗り残し箇所を低減することができる。また、前記基板の固定面上における複数の凹部の形成領域あるいは溝形成領域は、半導体素子が基板の固定面に固定される領域固定領域よりも大きい方が良い。特に、凹部の形成領域あるいは溝形成領域は、固定領域の2倍以上であるのがよい。固定面上における凹部の形成領域あるいは溝形成領域が大きければ大きいほど、固定面の表面積が大きくなる。このため伝熱面積が増加し、固定面上に固定された半導体素子の冷却性能を向上することができる。前記基板は、金属鋼板を圧延することによって成形されるとよい。この場合、圧延するためのロール駒の表面の一部に突起または溝を形成しておくことで、圧延による金属基板の成形と同時にその固定面に凹部あるいは溝を形成することができる。本実施形態に係る基板を示す図である。基板の固定面に形成された溝の拡大断面図である。基板に固定される半導体チップの概略断面図である。半導体チップが基板に固定されるまでの工程を示す概略図である。図4に示す工程を経て作製された半導体装置の斜視図である。半導体装置の平面図である。フラットな基板に半導体チップを固定する工程を示す概略図である。半田層内におけるボイドの発生状況を示す図である。基板に形成される溝または凹部の他の例を示す図である。以下、本発明の実施形態について説明する。図1は、本実施形態に係る基板1を示す図である。図1aは基板1の斜視図、図1bは平面図、図1cは側面図である。基板1は半導体チップ半導体素子を接合するためのものであり、半田によって半導体チップが基板1に接合される。基板1は、例えば銅または銅合金からなる金属製である。基板1にはニッケルメッキが施されている。図1に示すように基板1は直方体形状を呈する。基板1は、半田を介して半導体チップを固定するための固定面11とその反対側の裏面12を有する。なお、平面視図1bにおいて基板1の長手方向に直交する方向を基板1の幅方向と定義する。また、図1aおよび図1cに示すように、長手方向および幅方向に直交する方向を基板1の厚さ方向と定義する。基板1の固定面11は、複数の溝11aが連続的に形成された溝形成領域Xと、溝が形成されていない平坦領域Yを有する。本実施形態においては溝形成領域Xに8本の溝11aが形成される。各溝11aは、基板1の一方の側面13から他方の側面14にかけて、基板1の幅方向に沿ってそれぞれ平行に形成される。また、溝形成領域Xの長手方向における長さRは、半導体チップの長さ基板1の長手方向における半導体チップの長さよりも長くなるように、適宜変更され得る。また、本実施形態において各溝11aは等間隔で平行に配列されているが、不等ピッチ間隔で配列されていてもよい。図2は、基板1の固定面11の溝形成領域Xに形成された溝11aの拡大断面図である。図2において、溝11aの幅基板1の長手方向における長さがPにより表わされ、溝11aの深さ基板1の厚さ方向における長さがTにより表わされる。溝11aは、基板1の厚さ方向に対して同一の角度で反対方向に傾斜した2つの傾斜面によって断面形状がV字型となるように形成されている。なお、V字型の断面形状を形成する2つの傾斜面の傾斜角度は異なっていても良い。また、溝11aの幅Pに対する深さTの比T/Pは、本実施形態では1以下である。つまり、幅Pは深さTと同じか深さTよりも長い。また、各溝11aは、その側端基板1の長手方向における端部にて隣接する溝11aの側端に連結する。このため複数の溝11aが横並びに連続的に形成され、溝11aの幅Pが溝11aのピッチに一致する。また、図2に示すように溝形成領域の断面形状は、凹状の部分と凸状の部分とが連続して繰り返されたのこぎり状山谷状を呈する。したがって、隣り合う溝11a,11aの間の部分に凸部11bが形成される。凸部11bは図に示すように上方に向けて先細りに形成される。本実施形態では8本の溝11aが横並びに形成されているので、溝形成領域Xの7箇所で溝の側端同士がそれぞれ連結される。よって、基板1の固定面11の溝形成領域Xには7本の凸部11bが形成される。なお、各溝11aは、隣接する溝11aと所定の距離を隔てて形成されていてもよい。このような複数の溝11aが形成されている基板1の固定面11の溝形成領域Xに、半導体チップが固定される。図3は、基板1の固定面11の溝形成領域Xに固定される半導体チップ半導体素子2の概略断面図である。半導体チップ2は表面21および裏面22を有する。裏面22側が半田を介して基板1の固定面11側に接合される。したがって、半導体チップ2が基板1に固定されたときに、半導体チップ2の裏面22が半田を介して基板1の固定面11に対面する。また、半導体チップ2の裏面22とは反対側の表面21は、裏面22とは反対方向に向いている。この表面21に複数の配線接合部位21aが形成される。配線接合部位21aには電気配線が接続される。本実施形態において、配線接合部位21aは表面21の7箇所に等間隔に形成される。隣接する配線接合部位21a間の距離は、基板1の固定面11の溝形成領域Xに形成されている溝11aの幅Pに等しい。各配線接合部位21aには、超音波振動を利用したワイヤーボンディングにより電気配線が接続される。半導体チップ2は、例えばFET、IGBT、ペルチェ素子等により構成することができる。半導体チップ2の裏面22が本発明の第1の面に相当し、半導体チップ2の表面21が本発明の第2の面に相当する。図4は、半導体チップ2が基板1に固定されるまでの工程を順に示す概略図である。図4aは半導体チップ2を基板1に固定する前の状態を示し、図4bは半導体チップ2を基板1に固定する工程の初期状態を示し、図4cは半導体チップ2を基板1に固定する工程の終期状態を示し、図4dは半導体チップ2を基板1に固定する工程が完了した状態を示す。半導体チップ2を基板1に固定するにあたり、図4aに示すように、まず半導体チップ2をコレットチャック3に保持する。コレットチャック3は、半導体チップ2を保持するための保持面31を有する。この保持面31に開口するように複数の連通路32がコレットチャック3の内部に形成される。各連通路32内の空間は、コレットチャック3の図において上端に連結された吸引装置33に連通する。コレットチャック3に半導体チップ2を保持させるために、まず保持面31に半導体チップ2をセットする。この場合において、保持面31に半導体チップ2の表面21が対面するように、半導体チップ2が保持面31にセットされる。その後、吸引装置33を作動させる。すると、連通路32内の空気が吸引装置33に吸引されて、連通路32内が減圧される。連通路32内の減圧に伴って連通路32の開口面である保持面31にセットされた半導体チップ2が負圧力を受けて、半導体チップ2が保持面31に吸引される。このようにして半導体チップ2がコレットチャック3に保持される。また、基板1がプレートヒータ4の上面41に載置される。プレートヒータ4が作動することによってプレートヒータ4の上面41に載置される基板1が加熱される。プレートヒータ4の上面41から下面42にかけて複数の貫通孔43が貫通形成される。各貫通孔43内の空間は図示しない吸引装置に連通する。基板1をプレートヒータ4の上面41の所定位置に載置した後に、図示しない吸引装置を作動させると、貫通孔43内が減圧される。このため貫通孔43の開口面である上面41に載置された基板1が負圧力を受けて、基板1がプレートヒータ4の上面41に吸引される。このようにして基板1がプレートヒータ4の上面41の所定位置に位置決めされる。なお、基板1は、その裏面12がプレートヒータ4の上面41に対面するように、プレートヒータ4の上面41に載置される。基板1をプレートヒータ4の上面41の所定位置に位置決めした後に、クリーム半田5’を基板1の固定面11の溝形成領域に塗布する。クリーム半田5’は、溝形成領域の一部、具体的には半導体チップ2の裏面22の面積に相当する領域に塗布される。この場合において、スクリーン印刷によってクリーム半田5’を溝形成領域に塗布してもよいし、あるいは作業者がはけ等によりクリーム半田5’を塗布してもよい。塗布されたクリーム半田5’が図4aに示される。クリーム半田5’を塗布した後に、図4bに示すようにコレットチャック3に保持された半導体チップ2をクリーム半田5’上に載せる。このとき、半導体チップ2の表面21に形成されたそれぞれの配線接合部位21aが、基板1の固定面11に形成されている、隣り合う溝11a,11a間に形成されるそれぞれの凸部11bの直上に位置するように、つまり、それぞれの配線接合部位21aの中心が、それぞれの凸部11bの頂点から基板1の固定面11に垂直な方向図4bの矢印A方向に延びる垂線上に位置するように、半導体チップ2がクリーム半田5’上に載せられる。したがって、図4bの点線で示すそれぞれの凸部11bから延びる基板1の固定面11に垂直な垂線上に、半導体チップ2の表面21に形成されたそれぞれの配線接合部位21aが配置される。なお、上述のように配線接合部位21aは半導体チップ2の表面21の7箇所に形成されており、一方、凸部11bは基板1の固定面11の7箇所に形成されている。また、隣接する配線接合部位21a間の長さは溝11aの幅Pに等しい。また、各溝11aは横並びに連続して形成されているので、溝11aの幅Pは隣接する凸部11b間の距離に等しい。したがって、隣接する配線接合部位21a間の長さは凸部11bの間隔に等しい。よって、全ての配線接合部位21aが、凸部11bから基板1の固定面11に垂直な方向に延びた垂線上に位置される。なお、複数の配線接合部位21aは必ずしも等間隔に形成される必要はない。この場合、半導体チップ2に形成されている全ての配線接合部位21aが、基板1の固定面11に形成される凸部11bから固定面11に垂直な方向に延びる垂線上に位置するように、複数の溝11aが不等間隔で形成されていればよい。また、複数の溝11aが所定の距離を隔てて互いに平行に形成されている場合、隣接する溝11aと溝11aとのピッチを、隣接する配線接合部位21a間の長さに一致させておけばよい。上述のようにして半導体チップ2をクリーム半田5’上に載置した場合、半導体チップ2の裏面22がクリーム半田5’に接触する。その状態でプレートヒータ4を作動させると、プレートヒータ4の上面41に載置された基板1を介して伝達された熱によりクリーム半田5’が加熱溶融する。加熱溶融が進むと、クリーム半田5’内にボイドが発生する。発生したボイドは凝集して巨大化しようとする。この場合において、固定面11に形成された溝11aとその溝に隣接する溝11aとの間の凸部11bが障壁となって、クリーム半田5’内に発生した複数のボイドが溝11aを跨いで凝集して巨大化することが妨げられる。このため、各ボイドは溝11a内に分散して入り込むとともに、ボイドの径が溝11aの幅未満に制限される。この状態を図4cに示す。図4cに示すように、固定面11の溝11a内に入り込むように、複数の径の小さなボイド7が形成されている。なお、ボイド7は、クリーム半田5’内に含まれる微量の水分やエアーによって形成されると考えられる。所定時間経過後、プレートヒータ4の作動を停止するとともに、コレットチャック3の吸引装置33の作動を停止する。そして、コレットチャック3を引き上げる。プレートヒータ4の作動停止によりクリーム半田5’の加熱が停止される。このためクリーム半田5’が冷却固化されて、半導体チップ2が半田を介して基板1に固定される。この状態を図4dに示す。以上の工程を経て、基板1上に半導体チップ2が固定接合される。図4dに示すように、半導体チップ2の固定が完了した状態では、クリーム半田5’が固化することで形成された半田層5内に複数のボイド7が形成されている。これらのボイド7は、それぞれ基板1の固定面11に形成された溝11a内に入り込んでいる。したがって、それぞれのボイドの径は溝11aの幅Pよりも小さい。すなわち、本実施形態によれば、隣り合う溝11a,11a間に形成される凸部11bでボイドの凝集による巨大化を妨げることで、つまり凸部11bがボイドを分断することで、ボイドの径が調整される。また、ボイドが溝11a内に入り込んでいるので、ボイドの形成部位が溝11a内に限定される。このため基板1の固定面11の溝形成領域のうち、溝11a以外の領域、すなわち隣接する溝11a,11a間の凸部11bの形成領域の直上に位置する半田内にボイドが形成されない。このように、本実施形態によれば、ボイドを溝11a内に入り込ませることで、ボイドの形成位置が調整される。図5は、図4に示す工程を経て作製された半導体装置100の斜視図であり、図6は半導体装置100の平面図である。この半導体装置100は、図1に示す基板1と、半田により基板1に接合された半導体チップ2とを有する。半導体チップ2が基板1の固定面11の溝形成領域Xに固定される。図5および図6に示すように、基板1と半導体チップ2との間に半田層5が介在している。半田層5からは、半導体チップ2の接合時に溶融半田中のフラックスが溝11aの形成方向に沿って外方に流出している。換言すれば、フラックスの流れ方向が溝11aの形成方向に限定される。このように本実施形態によれば、基板1の固定面11のうち半田が塗布される領域に溝11aを形成することにより、半田溶融時におけるフラックスの流動方向が制御される。したがって、例えば平坦領域Yに別の半導体素子Tを搭載する場合や、あるいは平坦領域Yにワイヤー等の電気配線を接合する場合において、半導体チップ2の接合に用いた半田のフラックスが平坦領域Yに流れ込むことが防止される。また、このようにフラックスの流動方向を制御することで、半導体チップ2の接合中に溶融半田中のフラックスが半導体チップ2の表面21に形成された配線接合部位21aに飛散することが防止される。このため配線接合部位21aでの電気配線の接合不良が防止される。図7は、固定面に溝等の凹部が形成されていないフラットな基板に半導体チップを固定する工程を示す概略図である。これによれば、まず図7aに示すように、半導体チップAをコレットチャックBで保持する。また、プレートヒータC上に、フラットな固定面D1を有する基板Dを載置する。そして、基板Dの固定面D1の所定領域にクリーム半田Eを塗布する。その後、図7bに示すように、コレットチャックBで保持した半導体チップAをクリーム半田E上に載せ、プレートヒータCを作動させてクリーム半田Eを加熱溶融させる。加熱溶融が進むと、クリーム半田E内にボイドが発生する。この場合において、固定面11がフラットに形成されているので、発生した複数のボイドの凝集を妨げるような障壁が存在しない。そのため複数のボイドが凝集してボイドが巨大化し、クリーム半田E内に大きなボイドFが形成される。その後、プレートヒータCの作動を停止させてクリーム半田Eを冷却固化した後に、図7cに示すようにコレットチャックBから半導体チップAを開放し、コレットチャックBを引き上げる。図7に示した例によれば、基板Dの固定面D1がフラット状に形成されているので、半導体チップAを基板Dに固定する際に、クリーム半田E内で発生したボイドが凝集し、径の大きな大径ボイドFが形成される。また、ボイドの形成位置も制御できない。つまり、図7に示した例では、半田層G内のボイドの位置及び大きさは制御できないことがわかる。以下、本発明の実施形態について説明する。図1は、本実施形態に係る基板1を示す図である。図1aは基板1の斜視図、図1bは平面図、図1cは側面図である。基板1は半導体チップ半導体素子を接合するためのものであり、半田によって半導体チップが基板1に接合される。基板1は、例えば銅または銅合金からなる金属製である。基板1にはニッケルメッキが施されている。図1に示すように基板1は直方体形状を呈する。基板1は、半田を介して半導体チップを固定するための固定面11とその反対側の裏面12を有する。なお、平面視図1bにおいて基板1の長手方向に直交する方向を基板1の幅方向と定義する。また、図1aおよび図1cに示すように、長手方向および幅方向に直交する方向を基板1の厚さ方向と定義する。基板1の固定面11は、複数の溝11aが連続的に形成された溝形成領域Xと、溝が形成されていない平坦領域Yを有する。本実施形態においては溝形成領域Xに8本の溝11aが形成される。各溝11aは、基板1の一方の側面13から他方の側面14にかけて、基板1の幅方向に沿ってそれぞれ平行に形成される。また、溝形成領域Xの長手方向における長さRは、半導体チップの長さ基板1の長手方向における半導体チップの長さよりも長くなるように、適宜変更され得る。また、本実施形態において各溝11aは等間隔で平行に配列されているが、不等ピッチ間隔で配列されていてもよい。図2は、基板1の固定面11の溝形成領域Xに形成された溝11aの拡大断面図である。図2において、溝11aの幅基板1の長手方向における長さがPにより表わされ、溝11aの深さ基板1の厚さ方向における長さがTにより表わされる。溝11aは、基板1の厚さ方向に対して同一の角度で反対方向に傾斜した2つの傾斜面によって断面形状がV字型となるように形成されている。なお、V字型の断面形状を形成する2つの傾斜面の傾斜角度は異なっていても良い。また、溝11aの幅Pに対する深さTの比T/Pは、本実施形態では1以下である。つまり、幅Pは深さTと同じか深さTよりも長い。また、各溝11aは、その側端基板1の長手方向における端部にて隣接する溝11aの側端に連結する。このため複数の溝11aが横並びに連続的に形成され、溝11aの幅Pが溝11aのピッチに一致する。また、図2に示すように溝形成領域の断面形状は、凹状の部分と凸状の部分とが連続して繰り返されたのこぎり状山谷状を呈する。したがって、隣り合う溝11a,11aの間の部分に凸部11bが形成される。凸部11bは図に示すように上方に向けて先細りに形成される。本実施形態では8本の溝11aが横並びに形成されているので、溝形成領域Xの7箇所で溝の側端同士がそれぞれ連結される。よって、基板1の固定面11の溝形成領域Xには7本の凸部11bが形成される。なお、各溝11aは、隣接する溝11aと所定の距離を隔てて形成されていてもよい。このような複数の溝11aが形成されている基板1の固定面11の溝形成領域Xに、半導体チップが固定される。図3は、基板1の固定面11の溝形成領域Xに固定される半導体チップ半導体素子2の概略断面図である。半導体チップ2は表面21および裏面22を有する。裏面22側が半田を介して基板1の固定面11側に接合される。したがって、半導体チップ2が基板1に固定されたときに、半導体チップ2の裏面22が半田を介して基板1の固定面11に対面する。また、半導体チップ2の裏面22とは反対側の表面21は、裏面22とは反対方向に向いている。この表面21に複数の配線接合部位21aが形成される。配線接合部位21aには電気配線が接続される。本実施形態において、配線接合部位21aは表面21の7箇所に等間隔に形成される。隣接する配線接合部位21a間の距離は、基板1の固定面11の溝形成領域Xに形成されている溝11aの幅Pに等しい。各配線接合部位21aには、超音波振動を利用したワイヤーボンディングにより電気配線が接続される。半導体チップ2は、例えばFET、IGBT、ペルチェ素子等により構成することができる。半導体チップ2の裏面22が本発明の第1の面に相当し、半導体チップ2の表面21が本発明の第2の面に相当する。図4は、半導体チップ2が基板1に固定されるまでの工程を順に示す概略図である。図4aは半導体チップ2を基板1に固定する前の状態を示し、図4bは半導体チップ2を基板1に固定する工程の初期状態を示し、図4cは半導体チップ2を基板1に固定する工程の終期状態を示し、図4dは半導体チップ2を基板1に固定する工程が完了した状態を示す。半導体チップ2を基板1に固定するにあたり、図4aに示すように、まず半導体チップ2をコレットチャック3に保持する。コレットチャック3は、半導体チップ2を保持するための保持面31を有する。この保持面31に開口するように複数の連通路32がコレットチャック3の内部に形成される。各連通路32内の空間は、コレットチャック3の図において上端に連結された吸引装置33に連通する。コレットチャック3に半導体チップ2を保持させるために、まず保持面31に半導体チップ2をセットする。この場合において、保持面31に半導体チップ2の表面21が対面するように、半導体チップ2が保持面31にセットされる。その後、吸引装置33を作動させる。すると、連通路32内の空気が吸引装置33に吸引されて、連通路32内が減圧される。連通路32内の減圧に伴って連通路32の開口面である保持面31にセットされた半導体チップ2が負圧力を受けて、半導体チップ2が保持面31に吸引される。このようにして半導体チップ2がコレットチャック3に保持される。また、基板1がプレートヒータ4の上面41に載置される。プレートヒータ4が作動することによってプレートヒータ4の上面41に載置される基板1が加熱される。プレートヒータ4の上面41から下面42にかけて複数の貫通孔43が貫通形成される。各貫通孔43内の空間は図示しない吸引装置に連通する。基板1をプレートヒータ4の上面41の所定位置に載置した後に、図示しない吸引装置を作動させると、貫通孔43内が減圧される。このため貫通孔43の開口面である上面41に載置された基板1が負圧力を受けて、基板1がプレートヒータ4の上面41に吸引される。このようにして基板1がプレートヒータ4の上面41の所定位置に位置決めされる。なお、基板1は、その裏面12がプレートヒータ4の上面41に対面するように、プレートヒータ4の上面41に載置される。基板1をプレートヒータ4の上面41の所定位置に位置決めした後に、クリーム半田5’を基板1の固定面11の溝形成領域に塗布する。クリーム半田5’は、溝形成領域の一部、具体的には半導体チップ2の裏面22の面積に相当する領域に塗布される。この場合において、スクリーン印刷によってクリーム半田5’を溝形成領域に塗布してもよいし、あるいは作業者がはけ等によりクリーム半田5’を塗布してもよい。塗布されたクリーム半田5’が図4aに示される。クリーム半田5’を塗布した後に、図4bに示すようにコレットチャック3に保持された半導体チップ2をクリーム半田5’上に載せる。このとき、半導体チップ2の表面21に形成されたそれぞれの配線接合部位21aが、基板1の固定面11に形成されている、隣り合う溝11a,11a間に形成されるそれぞれの凸部11bの直上に位置するように、つまり、それぞれの配線接合部位21aの中心が、それぞれの凸部11bの頂点から基板1の固定面11に垂直な方向図4bの矢印A方向に延びる垂線上に位置するように、半導体チップ2がクリーム半田5’上に載せられる。したがって、図4bの点線で示すそれぞれの凸部11bから延びる基板1の固定面11に垂直な垂線上に、半導体チップ2の表面21に形成されたそれぞれの配線接合部位21aが配置される。なお、上述のように配線接合部位21aは半導体チップ2の表面21の7箇所に形成されており、一方、凸部11bは基板1の固定面11の7箇所に形成されている。また、隣接する配線接合部位21a間の長さは溝11aの幅Pに等しい。また、各溝11aは横並びに連続して形成されているので、溝11aの幅Pは隣接する凸部11b間の距離に等しい。したがって、隣接する配線接合部位21a間の長さは凸部11bの間隔に等しい。よって、全ての配線接合部位21aが、凸部11bから基板1の固定面11に垂直な方向に延びた垂線上に位置される。なお、複数の配線接合部位21aは必ずしも等間隔に形成される必要はない。この場合、半導体チップ2に形成されている全ての配線接合部位21aが、基板1の固定面11に形成される凸部11bから固定面11に垂直な方向に延びる垂線上に位置するように、複数の溝11aが不等間隔で形成されていればよい。また、複数の溝11aが所定の距離を隔てて互いに平行に形成されている場合、隣接する溝11aと溝11aとのピッチを、隣接する配線接合部位21a間の長さに一致させておけばよい。上述のようにして半導体チップ2をクリーム半田5’上に載置した場合、半導体チップ2の裏面22がクリーム半田5’に接触する。その状態でプレートヒータ4を作動させると、プレートヒータ4の上面41に載置された基板1を介して伝達された熱によりクリーム半田5’が加熱溶融する。加熱溶融が進むと、クリーム半田5’内にボイドが発生する。発生したボイドは凝集して巨大化しようとする。この場合において、固定面11に形成された溝11aとその溝に隣接する溝11aとの間の凸部11bが障壁となって、クリーム半田5’内に発生した複数のボイドが溝11aを跨いで凝集して巨大化することが妨げられる。このため、各ボイドは溝11a内に分散して入り込むとともに、ボイドの径が溝11aの幅未満に制限される。この状態を図4cに示す。図4cに示すように、固定面11の溝11a内に入り込むように、複数の径の小さなボイド7が形成されている。なお、ボイド7は、クリーム半田5’内に含まれる微量の水分やエアーによって形成されると考えられる。所定時間経過後、プレートヒータ4の作動を停止するとともに、コレットチャック3の吸引装置33の作動を停止する。そして、コレットチャック3を引き上げる。プレートヒータ4の作動停止によりクリーム半田5’の加熱が停止される。このためクリーム半田5’が冷却固化されて、半導体チップ2が半田を介して基板1に固定される。この状態を図4dに示す。以上の工程を経て、基板1上に半導体チップ2が固定接合される。図4dに示すように、半導体チップ2の固定が完了した状態では、クリーム半田5’が固化することで形成された半田層5内に複数のボイド7が形成されている。これらのボイド7は、それぞれ基板1の固定面11に形成された溝11a内に入り込んでいる。したがって、それぞれのボイドの径は溝11aの幅Pよりも小さい。すなわち、本実施形態によれば、隣り合う溝11a,11a間に形成される凸部11bでボイドの凝集による巨大化を妨げることで、つまり凸部11bがボイドを分断することで、ボイドの径が調整される。また、ボイドが溝11a内に入り込んでいるので、ボイドの形成部位が溝11a内に限定される。このため基板1の固定面11の溝形成領域のうち、溝11a以外の領域、すなわち隣接する溝11a,11a間の凸部11bの形成領域の直上に位置する半田内にボイドが形成されない。このように、本実施形態によれば、ボイドを溝11a内に入り込ませることで、ボイドの形成位置が調整される。図5は、図4に示す工程を経て作製された半導体装置100の斜視図であり、図6は半導体装置100の平面図である。この半導体装置100は、図1に示す基板1と、半田により基板1に接合された半導体チップ2とを有する。半導体チップ2が基板1の固定面11の溝形成領域Xに固定される。図5および図6に示すように、基板1と半導体チップ2との間に半田層5が介在している。半田層5からは、半導体チップ2の接合時に溶融半田中のフラックスが溝11aの形成方向に沿って外方に流出している。換言すれば、フラックスの流れ方向が溝11aの形成方向に限定される。このように本実施形態によれば、基板1の固定面11のうち半田が塗布される領域に溝11aを形成することにより、半田溶融時におけるフラックスの流動方向が制御される。したがって、例えば平坦領域Yに別の半導体素子Tを搭載する場合や、あるいは平坦領域Yにワイヤー等の電気配線を接合する場合において、半導体チップ2の接合に用いた半田のフラックスが平坦領域Yに流れ込むことが防止される。また、このようにフラックスの流動方向を制御することで、半導体チップ2の接合中に溶融半田中のフラックスが半導体チップ2の表面21に形成された配線接合部位21aに飛散することが防止される。このため配線接合部位21aでの電気配線の接合不良が防止される。図7は、固定面に溝等の凹部が形成されていないフラットな基板に半導体チップを固定する工程を示す概略図である。これによれば、まず図7aに示すように、半導体チップAをコレットチャックBで保持する。また、プレートヒータC上に、フラットな固定面D1を有する基板Dを載置する。そして、基板Dの固定面D1の所定領域にクリーム半田Eを塗布する。その後、図7bに示すように、コレットチャックBで保持した半導体チップAをクリーム半田E上に載せ、プレートヒータCを作動させてクリーム半田Eを加熱溶融させる。加熱溶融が進むと、クリーム半田E内にボイドが発生する。この場合において、固定面11がフラットに形成されているので、発生した複数のボイドの凝集を妨げるような障壁が存在しない。そのため複数のボイドが凝集してボイドが巨大化し、クリーム半田E内に大きなボイドFが形成される。その後、プレートヒータCの作動を停止させてクリーム半田Eを冷却固化した後に、図7cに示すようにコレットチャックBから半導体チップAを開放し、コレットチャックBを引き上げる。図7に示した例によれば、基板Dの固定面D1がフラット状に形成されているので、半導体チップAを基板Dに固定する際に、クリーム半田E内で発生したボイドが凝集し、径の大きな大径ボイドFが形成される。また、ボイドの形成位置も制御できない。つまり、図7に示した例では、半田層G内のボイドの位置及び大きさは制御できないことがわかる。実験例本実施形態の効果を確認するため、幅1.6mm、0.8mm、0.4mmの溝がそれぞれ固定面に形成された基板の溝形成領域に半導体チップを半田接合した半導体装置のサンプル品、および、溝が形成されていないフラットな基板の所定領域に半導体チップを半田接合したサンプル品を作製し、各サンプル品における半田層内のボイドの発生状態を観察した。なお、基板に半田接合される半導体チップの表面には、図3に示すように7箇所に配線接合部位が形成されている。そこで、サンプル品を作製した後に、各サンプル品の半導体チップの配線接合部位に電気配線をワイヤーボンディングで接合し、接合不良数を各サンプルごとに調べた。さらに、各サンプル作製時における基板の温度を測定した。この場合において、半田接合時における基板の加熱条件は同一とした。表1に実験結果を示す。表1において、サンプルNo.1は溝が形成されていないフラットな基板に半導体チップを半田接合することにより作製した半導体装置のサンプル品を表す。サンプルNo.2は、半導体チップの固定面に幅1.6mmの8本の溝がそれぞれ平行に且つ横並びに連続的に形成された基板の溝形成領域に半導体チップを半田接合することにより作製した半導体装置のサンプル品を表す。サンプルNo.3は、半導体チップの固定面に幅0.8mmの16本の溝がそれぞれ平行に且つ横並びに連続的に形成された基板の溝形成領域に半導体チップを半田接合することにより作製した半導体装置のサンプル品を表す。サンプルNo.4は、半導体チップの固定面に幅0.4mmの32本の溝がそれぞれ平行に且つ横並びに連続的に形成された基板の溝形成領域に半導体チップを半田接合することにより作製した半導体装置のサンプル品を表す。なお、サンプルNo.2,3,4において、基板に形成される溝の幅Pと溝の深さTとの比T/Pは、いずれも1よりも小さい。さらに、サンプルNo.2,3,4において、半導体チップは、その表面の7箇所に形成されている配線接合部位が、基板の固定面に形成されている溝と溝との間の凸部から固定面に垂直な方向に延びる垂線上に位置するように、基板に固定されている。表1において、最大ボイド幅とは、半田層内に発生したボイドの長さのうち、基板に形成された溝の幅方向基板の長手方向に沿った長さの最大値である。最大ボイド面積とは、発生したボイドを基板の平面方向から見た場合におけるボイドの占有面積の最大値である。また、発生したボイドを可視化するために、各サンプル品を作製した後に、基板と半導体チップとの間に介在する半田層を基板の平面方向からX線撮影した。図8は、X線撮影により得た写真を基に作成した半田層内におけるボイドの発生状況を示す図である。図8aは、サンプルNo.1における半田層内のボイドの発生状況を示す図、図8bはサンプルNo.2における半田層内のボイドの発生状況を示す図、図8cはサンプルNo.3における半田層内のボイドの発生状況を示す図、図8dはサンプルNo.4における半田層内のボイドの発生状況を示す図である。尚、図8において点線で囲まれた領域は、基板の溝形成領域のうち主に溝内の領域を表す。点線内の領域とその領域に隣接する点線内の領域との間の領域点線外領域は、基板の溝形成領域のうち隣接する溝間に形成される凸部付近の領域を表す。また、斜線で示された領域が、半田層を介して基板に取り付けられる半導体チップの表面に形成された配線接合部位の直下に位置する領域を示す。斜線で示す領域は点線外領域の一部に一致する。表1からわかるように、基板に溝凹部が形成されている場合サンプルNo.2,3,4に示す場合は、基板に溝凹部が形成されていない場合サンプルNo.1に示す場合と比較して、最大ボイド幅および最大ボイド面積が小さい。また、溝の幅が小さくなるほど、最大ボイド幅が小さい。これらのことから、基板の固定面のうち半田層が形成される領域に複数の溝を形成することにより、半田層内のボイドの大きさが制御できることがわかる。また、図8b、c、dに示すように、半田層内に形成されるボイドは点線内の領域、すなわち基板の固定面に形成される溝内の領域に位置していることがわかる。このことから、半田層内に形成されるボイドの位置が、基板の固定面に形成される溝内に制限されることがわかる。つまり、ボイドの形成位置が制御できることがわかる。また、基板に溝凹部が形成されている場合サンプルNo.2,3,4に示す場合は、表1に示すように半導体素子の配線接合部位に接合される電気配線の接合不良数が0である。これは、以下の理由による。すなわち、図8b、c、dに示すように、基板に溝凹部が形成されている場合、半田層内のボイドが、斜線で示す半導体素子の配線接合部位の直下の領域、言い換えれば、基板の固定面の溝形成領域のうち隣接する溝間の凸部の直上の領域、に形成されていない。このため半導体チップの配線接合部位に電気配線を超音波振動を利用したワイヤーボンディングにより接合する際に、接合部位の直下の半田内にボイドが形成されていないため、超音波振動がボイドに吸収されない。それ故、接合不良が発生し難くなるのである。一方、図8aに示すように、基板に溝凹部が形成されていない場合、半田内のボイドが斜線で示す半導体素子の配線接合部位の直下の領域に形成される。このため半導体チップの配線接合部位に電気配線を接合する際に、超音波振動がボイドに吸収されて超音波振動が弱められる。その結果、基板に溝凹部が形成されていない場合サンプルNo.1に示す場合は、表1に示すように接合不良を生じる。このことから、本実施形態に示すように、基板の固定面に形成された溝と溝との間の凸部から基板の固定面と垂直な方向にのびる垂線上に配線接合部位が位置するように半導体チップを基板に固定することにより、ワイヤーボンディングによる半導体素子と電気配線との接合不良を防止することができる。さらに、表1からわかるように、基板に溝凹部が形成されている場合サンプルNo.2,3,4に示す場合は、基板に溝凹部が形成されていない場合サンプルNo.1に示す場合と比較して、基板の温度が高い。これは、基板に溝を形成することによって基板の表面積が増大することに起因する。このことから、本実施形態に示すように基板の固定面に溝凹部を形成することにより、基板から半田への熱伝達量を増大させることができる。これにより半導体チップの接合時に半田が効率的に溶融して接合強度を向上させることができる。また、半導体チップから発せられる熱を効果的に外部に放散することもできる。その結果、半導体チップの冷却性能を向上させることができる。以上のように、本実施形態の基板1は、半田により半導体チップ2が接合される基板であって、半田を介して半導体チップ2が固定される固定面11を備え、固定面11の溝形成領域Xに複数の凹部としての複数の溝11aが互いに平行に形成されている。また、本実施形態の半導体装置100は、半導体チップ2を接合するための基板1と、半田により基板1に接合された半導体チップ2とを有する半導体装置であって、基板1は、半田を介して半導体チップを固定する固定面11を有し、固定面11の溝形成領域Xに複数の凹部としての複数の溝11aが互いに平行に形成されている。本実施形態によれば、半導体チップ2が基板1の固定面11に半田を介して固定される。この固定面11に複数の凹部としての複数の溝11aが互いに平行に形成される。したがって、固定面11に形成されている溝11aとその溝11aに隣接する溝11aとの間に形成される凸部11bが、固定面11に塗布した半田を加熱溶融するときに形成される半田内の複数のボイドの凝集を阻害して、ボイドの巨大化を妨げる。このため半田内に発生したボイドが分散され、分散された各ボイドは各溝11a内に入り込む。よって、一つあたりのボイドの体積や長さが小さくされる。また、溝11aにボイドが入り込むため、ボイドの発生位置が溝凹部の形成位置に限定される。このようにしてボイドの位置および大きさが制御される。特に、本実施形態によれば、ボイドを小さくすることができるので、大きなボイドが半田層内に存在することにより引き起こされる半導体チップ2と基板1との接合強度の低下を防止できる。また、ボイドを小さくし、且つボイドの形成位置を制御することにより、例えばボイドが半導体チップ2の中央の直下に形成されることによって引き起こされる半導体チップ2の冷却能力の低下が防止される。よって、基板1に固定された半導体チップ2の製品性能の低下も防止できる。また、半導体チップ2は、半田を介して固定面11に対面する裏面22および裏面22と反対側の表面21とを有し、表面21に電気配線を接合するための配線接合部位21aが形成されている。そして、配線接合部位21aが、固定面11に形成された溝11aとその溝11aに隣接する溝11aとの間の凸部11bから固定面11に垂直な方向に位置するように、つまり凸部11bから固定面11に垂直に延びる垂線上に位置するように、半導体チップ2が基板1に固定される。このように半導体チップ2を基板1に対して固定することにより、配線接合部位21aの直下の部分における半田層内にボイドが形成されないようにすることができる。このため、例えば配線接合部位21aに電気配線を超音波振動を利用したワイヤーボンディングにより接合する場合において、接合部位の直下にボイドが存在しないことにより、超音波振動がボイドに吸収されてうまく接合できないといった不具合の発生を防止することができる。また、半導体チップ2を基板1の固定面11に半田で固定するときに、半田内に含有されたフラックスが基板1の溝11aの形成方向に沿って流出する。このようにフラックスの流出方向を制御することにより、フラックスが半導体チップ2の配線接合部位21aに飛散することが防止され、フラックスの飛散に起因する半導体チップ2と電気配線との接合不良が防止される。また、フラックスの流動方向を制御することによって、基板1の固定面11上の領域であって他の半導体素子を実装する領域にフラックスが流れないようにすることもできる。このため他の実装部品の実装領域を確保することができる。また、基板1の固定面11に形成された溝11aの幅Pは、溝11aの深さTよりも長い。このため、基板1の固定面11の溝形成領域にクリーム半田等をスクリーン印刷等により塗布する際に、塗り残し箇所を低減することができる。また、図2からわかるように、溝11aが横並びに連続的に形成されているので、溝形成領域の断面形状がのこぎり状山谷状である。このため基板1の冷熱付与時に熱応力が緩和され、その結果、冷熱サイクル信頼性が向上し、製品の長寿命化を図ることができる。また、図1からわかるように、基板1の固定面11は、複数の溝11aが連続的に形成された溝形成領域Xと、溝が形成されていない平坦領域Yとを有する。このように固定面11の一部の領域に溝11aを形成し、固定面11に平坦部分を残すことにより、平坦部分にワイヤー等の配線部品を直接接合することができる。また、図5からわかるように、基板1の固定面11上における溝形成領域Xは、半導体チップ2が基板1の固定面11に固定される固定領域よりも大きい。本実施形態においては、溝形成領域Xが半導体チップ2の固定領域の約2倍である。このように、固定面11上における溝形成領域が大きいので、固定面の表面積が大きくなり、伝熱効率が向上する。よって、固定面11上に固定された半導体チップ2の冷却能力放熱能力を向上することができる。また、本実施形態において、基板1は金属鋼板を圧延することによって成形される。この場合において、表面の一部に溝が形成されたロール駒を用いて金属鋼板を圧延することにより、基板1の成形と同時にその固定面11に溝11aを形成することができる。そのため安価に基板および半導体装置を製造することができる。以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるべきものではない。例えば、上記実施形態においては、断面V字状の溝11aが基板1の固定面11に形成されている例について説明したが、溝の形状は、これに限定されない。例えば、図9a~dに示すような断面形状を有する溝11aが固定面11に形成されていてもよい。また、上記実施形態においては、基板1の固定面11に複数の溝11aが形成されている例について説明したが、固定面11には、その上の半田層内のボイドを入り込ませることができる凹部が形成されていれば、その形状は溝状でなくてもよい。例えば図9eに示すように、複数の穴部11cが基板1の固定面11に形成されていてもよい。基板1の固定面11に図9eのような穴部11cが形成されている場合、その上に塗布される半田内のボイドが隣接する穴部11c間の部分に形成される凸状の部分が障壁となってボイドの凝集が防止される。凝集が防止されたボイドは分散し、複数のボイドが複数の穴部11cに入り込む。このようにしてボイドの大きさおよび形成位置を調整できる。このように、本発明は、その趣旨を逸脱しない限りにおいて、変形可能である。"