"割り込みの発生を示す割込発生信号を受信する割込信号受信部と、前記割込信号受信部によって前記割込発生信号が受信されたとき、割り込みの発生を示す割込発生情報を記憶する割込記憶部と、前記割り込みに対応する処理である割込処理の実行を許可するか否かを示す割込許可信号を受信する許可信号受信部と、前記許可信号受信部によって前記割込処理の実行を許可することを示す割込許可信号が受信され、かつ前記割込記憶部に前記割込発生情報が記憶されているとき、前記割込処理の実行を要求する割込処理要求信号を出力する割込処理要求部と、前記割込記憶部に前記割込発生情報が記憶されている状態で、更に新たな前記割込発生信号が前記割込信号受信部によって受信されたとき、前記新たな割込発生信号の紛失を検知する割込紛失検知部と、前記割込紛失検知部によって前記新たな割込発生信号の紛失が検知されたとき、前記新たな割込発生信号の紛失を示す割込紛失信号を出力する紛失信号出力部とを備える割り込み制御回路。前記割込紛失検知部によって前記新たな割込発生信号の紛失が検知されたとき、前記新たな割込発生信号の紛失を示す情報を記憶する紛失記憶部を更に備え、前記紛失信号出力部は、前記紛失記憶部によって前記新たな割込発生信号の紛失を示す情報が記憶されている期間、前記新たな割込発生信号の紛失を示す割込紛失信号を出力する請求項1に記載の割り込み制御回路。前記割込発生信号の紛失の検知を禁止する信号である紛失検知禁止信号を受信する検知禁止受信部と、前記検知禁止受信部によって前記紛失検知禁止信号が受信されたとき、前記紛失信号出力部による前記割込紛失信号の出力を禁止する紛失信号出力禁止部とを更に備える請求項1又は2に記載の割り込み制御回路。前記紛失信号出力禁止部は、更に、前記許可信号受信部によって前記割込処理の実行を許可しないことを示す割込許可信号が受信されたときにも、前記紛失信号出力部による前記割込紛失信号の出力を禁止する請求項3に記載の割り込み制御回路。しかしながら、上記従来の割り込み制御回路では、上記のように排他制御が行われているため、1箇所で割り込みが発生して当該割り込みに対応する割込処理が終了するまでの間に、新たな割り込みが発生したとしても、当該新たな割り込みの発生を検知することができず、また、当該新たな割り込みの発生を検知できなかったことを知ることもできなかった。本発明は、このような事情に鑑みてなされたものであり、ある割り込みに対応する割込処理が終了するまでの間に新たな割り込みが発生した場合に、当該新たな割り込みが発生したことを検知することができる割り込み制御回路を提供することを目的とする。本発明に係る割り込み制御回路は、割り込みの発生を示す割込発生信号を受信する割込信号受信部と、前記割込信号受信部によって前記割込発生信号が受信されたとき、割り込みの発生を示す割込発生情報を記憶する割込記憶部と、前記割り込みに対応する処理である割込処理の実行を許可するか否かを示す割込許可信号を受信する許可信号受信部と、前記許可信号受信部によって前記割込処理の実行を許可することを示す割込許可信号が受信され、かつ前記割込記憶部に前記割込発生情報が記憶されているとき、前記割込処理の実行を要求する割込処理要求信号を出力する割込処理要求部と、前記割込記憶部に前記割込発生情報が記憶されている状態で、更に新たな前記割込発生信号が前記割込信号受信部によって受信されたとき、前記新たな割込発生信号の紛失を検知する割込紛失検知部と、前記割込紛失検知部によって前記新たな割込発生信号の紛失が検知されたとき、前記新たな割込発生信号の紛失を示す割込紛失信号を出力する紛失信号出力部とを備える。この構成によれば、割込記憶部に割込発生情報が記憶されている状態で、更に新たな割込発生信号が割込信号受信部によって受信されたとき、割込紛失検知部によって当該新たな割込発生信号の紛失が検知される。そして、割込紛失検知部によって当該新たな割込発生信号の紛失が検知されたとき、紛失信号出力部によって当該新たな割込発生信号の紛失を示す割込紛失信号が出力される。このため、当該出力された割込紛失信号によって紛失したことが示された新たな割込発生信号に対応する割り込みが、ある割り込みに対応する割込処理が終了するまでの間に発生していたことを検知することができる。また、前記割込紛失検知部によって前記新たな割込発生信号の紛失が検知されたとき、前記新たな割込発生信号の紛失を示す情報を記憶する紛失記憶部を更に備え、前記紛失信号出力部は、前記紛失記憶部によって前記新たな割込発生信号の紛失を示す情報が記憶されている期間、前記新たな割込発生信号の紛失を示す割込紛失信号を出力することが好ましい。この構成によれば、紛失記憶部によって新たな割込発生信号の紛失を示す情報が記憶されている期間、紛失信号出力部によって新たな割込発生信号の紛失を示す割込紛失信号が出力される。このため、当該割込紛失信号に対する対処を当該期間における任意のタイミングで実施することができる。また、前記割込発生信号の紛失の検知を禁止する信号である紛失検知禁止信号を受信する検知禁止受信部と、前記検知禁止受信部によって前記紛失検知禁止信号が受信されたとき、前記紛失信号出力部による前記割込紛失信号の出力を禁止する紛失信号出力禁止部とを更に備えることが好ましい。この構成によれば、検知禁止受信部に紛失検知禁止信号を受信させるか否かによって、紛失信号出力部による割込紛失信号の出力を禁止するか否かを切り替えることができる。また、前記紛失信号出力禁止部は、更に、前記許可信号受信部によって前記割込処理の実行を許可しないことを示す割込許可信号が受信されたときにも、前記紛失信号出力部による前記割込紛失信号の出力を禁止することが好ましい。許可信号受信部によって受信された割込許可信号が割込処理の実行を許可しないことを示す場合、割込処理要求部が割込処理の実行を要求することはない。つまり、この場合、割込処理が実行されないので、割込処理が終了するまでの間に新たな割り込みが発生することはない。この構成によれば、割込許可信号が割込処理の実行を許可しないことを示す場合に、割込処理が終了するまでの間に新たな割り込みが発生することがないことに合わせて、紛失信号出力部による割込紛失信号の出力を禁止することができる。本発明によれば、ある割り込みに対応する割込処理が終了するまでの間に新たな割り込みが発生した場合に、当該新たな割り込みが発生したことを検知することができる割り込み制御回路を提供することが可能になる。以下、本発明に係る割り込み制御回路を備えた、例えば、コピー、プリンタ、スキャナ及びファクシミリの機能を有する複合機を図面に基づいて説明する。図1に示すように、複合機1は、本体部100、原稿読取部200、原稿給送部300、操作部400、及び用紙後処理部500を備えている。原稿給送部300は、原稿載置部301、給紙ローラ303、原稿搬送部305及び原稿排出部307を備えている。給紙ローラ303は、原稿載置部301にセットされた原稿を1枚ずつ繰り出す。原稿搬送部305は、繰り出された原稿を原稿読取部200に搬送する。原稿は、原稿読取部200で読み取られて原稿排出部307に排出される。原稿読取部200は、CCDChargeCoupledDeviceセンサ及び露光ランプ等を搭載したキャリッジ201、ガラス等の透明部材により構成された原稿台203、及び原稿読取スリット205を備えている。原稿台203に載置された原稿を読み取る場合、キャリッジ201を原稿台203の長手方向に移動させながらCCDセンサにより原稿を読み取る。これに対して、原稿給送部300から給送された原稿を読み取る場合、キャリッジ201を原稿読取スリット205と対向する位置に移動させて、原稿給送部300から送られてきた原稿を、原稿読取スリット205を通してCCDセンサにより読み取る。CCDセンサは読み取った原稿を画像データとして出力する。本体部100は、用紙貯留部101、画像形成部103及び定着部105を備えている。用紙貯留部101は、本体部100の最下部に配置され、用紙の束を貯留する用紙トレイ107を備えている。用紙トレイ107に貯留された用紙の束において、最上位の用紙がピックアップローラ109の駆動により、用紙搬送部111へ向けて繰り出される。用紙は、用紙搬送部111を通って、画像形成部103へ搬送される。画像形成部103は、搬送されてきた用紙にトナー画像を形成する。画像形成部103は、感光体ドラム113、露光部115、現像部117及び転写部119を備えている。露光部115は、画像データ原稿読取部200から出力された画像データ、パソコンから送信された画像データ、ファクシミリ受信の画像データ等に対応する光を生成し、一様に帯電された感光体ドラム113の周面に照射する。これにより、感光体ドラム113の周面には画像データに対応する静電潜像が形成される。この状態で感光体ドラム113の周面に現像部117からトナーを供給することにより、感光体ドラム113の周面には、画像データに対応するトナー画像が形成される。このトナー画像は、転写部119によって上記の用紙貯留部101から搬送されてきた用紙に転写される。トナー画像が転写された用紙は、定着部105に送られる。定着部105において、トナー画像と用紙に熱と圧力が加えられて、トナー画像を用紙に定着させる。これにより、用紙への画像の印刷が完了する。この印刷済用紙に対して後処理がされる場合、印刷済用紙は本体部100の用紙排出口121から用紙後処理部500へ送られる。これに対して後処理がされない場合、印刷済用紙は排紙トレイ123に排紙される。用紙後処理部500では、印刷済用紙に対して、ソート、ステープル、パンチ、中綴じ等の後処理がされる。用紙後処理部500は、用紙搬入口501、用紙搬送部503、用紙搬出口505及びスタックトレイ507等を備える。用紙搬送部503は用紙排出口121から用紙搬入口501に搬入された印刷済用紙を順次搬送し、後処理がされた印刷済用紙を用紙搬出口505からスタックトレイ507へ搬出する。スタックトレイ507は用紙搬出口505から搬出された上記用紙の集積枚数に応じて矢印方向に上下動可能な構成を有する。操作部400は、操作キー部401と表示部403を備える。表示部403はタッチパネル機能を有しており、ソフトキーを含む画面が表示される。ユーザは画面を見ながらソフトキーを操作することによって、コピー等の機能の実行に必要な設定等をする。操作キー部401は、ハードキーからなる操作キーを備えており、具体的にはヘルプキー405、スタートキー407、テンキー409及び機能切換キー411等を備える。ヘルプキー405は、ヘルプ画面を表示部403に表示させるキーである。ヘルプ画面とはスキャナ、ファクシミリ、プリンタ、コピー等の機能に関する操作方法が表示された画面である。スタートキー407は、コピー、ファクシミリ送信等の動作を開始させるキーである。テンキー409は、コピー部数、ファクシミリ番号等の数字を入力するキーである。機能切換キー411は、コピーキー及び送信キー等を備えており、コピー機能、送信機能等を相互に切り替えるキーである。コピーキーを操作すれば、コピーの初期画面が表示部403に表示される。送信キーを操作すれば、ファクシミリ送信及びメール送信の初期画面が表示部403に表示される。続いて、複合機1の電気的構成について説明する。図2に示すように、複合機1は、本体部100、原稿読取部200、原稿給送部300、操作部400、用紙後処理部500、USBメモリー等の記憶媒体6を複合機1に接続するための外部インターフェイス外部I/F600、通信部700、及び制御部2が、バスによって接続された構成を有する。制御部2は、ROMReadOnlyMemory21、RAMRandomAccessMemory22、CPUCentralProcessingUnit23、及び、割り込み制御回路24がバスによって接続されたマイクロコンピュータとして構成されている。CPU23は、RAM22を作業領域として利用しつつ、ROM21に記憶されている制御プログラムを実行することによって、装置各部100,200,300,400,500,600,700に必要な制御を行う。割り込み制御回路24は、装置各部100,200,300,400,500,600,700から割り込みの発生を示す割込信号を受信し、当該割込信号によって示される割り込みに対応する処理割込処理の実行要求を、CPU23に向けて出力する制御を行う。続いて、割り込み制御回路24の構成について詳述する。例えば、図3に示すように、割り込み制御回路24は、割込信号受信部31、割込記憶部32、許可信号受信部33、割込処理要求部34、割込紛失検知部35、検知禁止受信部36、及び紛失信号出力部37を備えている。また、割り込み制御回路24は、割込クリア信号受信部41、及び紛失クリア信号受信部42を備えている。割込クリア信号受信部41は、後述のDフリップフロップ回路322に記憶されている割込発生フラグの値を0に設定クリアさせるか否かの指示を示す割込クリア信号を受信するための入力端子である。紛失クリア信号受信部42は、後述のDフリップフロップ回路382に記憶されている割込紛失フラグの値を0に設定クリアさせるか否かの指示を示す紛失クリア信号を受信するための入力端子である。尚、割込クリア信号受信部41及び紛失クリア信号受信部42は、コネクタや、ICの信号ピン、又は、配線パターンであってもよい。割込信号受信部31は、装置各部100,200,300,400,500,600,700から出力された割込発生信号を受信するための入力端子である。尚、以下では、割込発生信号は、ハイレベル又はローレベルの2つのレベルを示す信号であり、ハイレベルの場合に割り込みの発生を示し、ローレベルの場合に割り込みが発生していないことを示すものとして説明する。また、割込信号受信部31は、コネクタや、ICの信号ピン、又は、配線パターンであってもよい。割込記憶部32は、割込信号受信部31によって受信された割込発生信号のレベルに応じた、割り込みが発生したか否かを示す割込発生フラグ割込発生情報を記憶し、記憶している割込発生フラグの値に対応するレベルの信号を割込紛失検知部35に向けて出力する。例えば、割込信号受信部31によって受信された割込発生信号がハイレベルである場合、割込記憶部32は、ハイレベルに応じた、割り込みの発生を示す例えば値が1の割込発生フラグを記憶し、記憶している割込発生フラグの値1に対応するハイレベルの信号を割込紛失検知部35に向けて出力する。尚、以下では、割込発生フラグは、値が1の場合に割り込みの発生を示すものとし、値が0の場合に割り込みが発生していないことを示すものとする。具体的には、割込記憶部32は、例えば、図3に示すように、論理和回路321、及びDフリップフロップ回路322を備えている。論理和回路321は、割込信号受信部31によって受信された割込発生信号がハイレベルである場合、Dフリップフロップ回路322のD端子に向けてハイレベルの信号を出力する。Dフリップフロップ回路322のクロック端子には、例えば図略の発振回路によって生成されたクロック信号CLKが入力される。尚、クロック信号CLKの周期は、割込発生信号のパルス幅よりも短くされている。Dフリップフロップ回路322は、論理和回路321から入力された信号のレベルに応じた値を、クロック信号CLKのポジティブエッジ立ち上がりエッジと同期して、割込発生フラグとして記憶する。Dフリップフロップ回路322は、当該記憶している割込発生フラグの値に対応するレベルの信号を割込紛失検知部35、論理和回路321及び後述の割込処理要求部34に向けて出力する。Dフリップフロップ回路322の出力信号は、論理和回路321を介してフィードバックされてDフリップフロップ回路322のD端子に入力される。その結果、Dフリップフロップ回路322の割込発生フラグの値が一旦1になると、割込発生信号のレベルにかかわらず、割込発生フラグの値が1に保持される。Dフリップフロップ回路322には、記憶している割込発生フラグの値を0に設定クリアするためのクリア端子が設けられている。具体的には、CPU23によって割込処理の実行が終了した場合等に、割込クリア信号受信部41によって、割込発生フラグの削除を指示することを示すローレベルの割込クリア信号が受信され、当該ローレベルの割込クリア信号が当該クリア端子に入力されると、Dフリップフロップ回路322は、記憶している割込発生フラグの値を0に設定する。許可信号受信部33は、割込処理の実行を許可するか否かを示す割込許可信号を受信するための入力端子である。尚、以下では、割込許可信号は、ハイレベル又はローレベルの2つのレベルを示す信号であり、ハイレベルの場合に割込処理の実行を許可することを示し、ローレベルの場合に割込処理の実行を禁止することを示すものとして説明する。また、許可信号受信部33は、コネクタや、ICの信号ピン、又は、配線パターンであってもよい。割込処理要求部34は、許可信号受信部33によって割込処理の実行を許可することを示すハイレベルの割込許可信号が受信され、かつ割込記憶部32に割り込みの発生を示す値が1の割込発生フラグが記憶されているときに、割込処理の実行を要求するハイレベルの割込処理要求信号を出力する。尚、以下では、割込処理要求信号は、ハイレベル又はローレベルの2つのレベルを示す信号であり、ハイレベルの場合に割込処理の実行を要求することを示し、ローレベルの場合に割込処理の実行を要求しないことを示すものとして説明する。具体的には、割込処理要求部34は、許可信号受信部33によって受信された割込許可信号と、割込記憶部32から出力された信号、つまり、割込記憶部32に記憶されている割込発生フラグの値に対応するレベルの信号と、の論理積に対応する信号を、割込処理要求信号として出力する論理積回路によって構成されている。例えば、割込処理要求部34は、許可信号受信部33によって受信された割込許可信号がハイレベルの信号であり、かつ、割込記憶部32に値が1の割込発生フラグが記憶されており、割込記憶部32から出力された信号が当該割込発生フラグの値に対応したハイレベルの信号である場合に、当該2つの信号の論理積に対応するハイレベルの信号を、割込処理要求信号として出力する。一方、割込処理要求部34は、許可信号受信部33によって受信された割込許可信号と割込記憶部32から出力された信号のうちの、少なくとも何れか一つの信号がローレベルである場合は、当該2つの信号の論理積に対応するローレベルの信号を、割込処理要求信号として出力する。割込紛失検知部35は、割込記憶部32に割り込みの発生を示す値が1の割込発生フラグが記憶されている状態で、更に新たな割込発生信号が割込信号受信部31によって受信されたとき、当該新たな割込発生信号の紛失を検知したことを示すハイレベルの紛失検知信号を紛失信号出力部37に向けて出力する。尚、以下では、紛失検知信号は、ハイレベル又はローレベルの2つのレベルを示す信号であり、ハイレベルの場合に新たな割込発生信号の紛失を検知したことを示し、ローレベルの場合に新たな割込発生信号の紛失を検知していないことを示すものとして説明する。具体的には、割込紛失検知部35は、割込信号受信部31によって受信された割込発生信号と、割込記憶部32から出力された信号、つまり、割込記憶部32に記憶されている割込発生フラグの値に対応するレベルの信号と、の論理積に対応する信号を、紛失検知信号として出力する論理積回路によって構成されている。例えば、割込紛失検知部35は、割込記憶部32に値が1の割込発生フラグが記憶されており、割込記憶部32から出力された信号が当該割込発生フラグの値に対応したハイレベルの信号である場合に、割込信号受信部31によってハイレベルの割込発生信号が受信されると、当該2つの信号の論理積に対応するハイレベルの信号を、紛失検知信号として出力する。一方、割込紛失検知部35は、割込記憶部32から出力された信号と割込信号受信部31によって受信された割込発生信号のうちの、少なくとも何れか一つの信号がローレベルである場合は、当該2つの信号の論理積に対応するローレベルの信号を、紛失検知信号として出力する。検知禁止受信部36は、割込発生信号の紛失の検知を禁止するか否かを示す紛失検知禁止信号を受信する。尚、以下では、紛失検知禁止信号は、ハイレベル又はローレベルの2つのレベルを示す信号であり、ハイレベルの場合に割込発生信号の紛失の検知を禁止することを示し、ローレベルの場合に割込発生信号の紛失の検知を許可することを示すものとして説明する。具体的には、検知禁止受信部36は、紛失検知禁止信号を受信するための入力端子361、及び、入力端子361で受信した信号の論理否定を示す信号を出力する論理否定回路362を備えている。つまり、検知禁止受信部36は、入力端子361によってハイレベルを示す紛失検知禁止信号が受信された場合には、論理否定回路362によってローレベルを示す信号を紛失信号出力禁止部39に向けて出力し、入力端子361によってローレベルを示す紛失検知禁止信号が受信された場合には、論理否定回路362によってハイレベルを示す信号を紛失信号出力禁止部39に向けて出力する。尚、入力端子361は、コネクタや、ICの信号ピン、又は、配線パターンであってもよい。紛失信号出力部37は、割込紛失検知部35から出力された紛失検知信号、許可信号受信部33によって受信された割込許可信号、及び、検知禁止受信部36から出力された紛失検知禁止信号の論理否定を示す信号のレベルに応じて、新たな割込発生信号の紛失を示すか否かを示す割込紛失信号を出力する。尚、以下では、割込紛失信号は、ハイレベル又はローレベルの2つのレベルを示す信号であり、ハイレベルの場合に新たな割込発生信号の紛失を示し、ローレベルの場合に新たな割込発生信号の紛失がないことを示すものとして説明する。具体的には、紛失信号出力部37は、紛失記憶部38、及び紛失信号出力禁止部39を備えている。紛失記憶部38は、割込紛失検知部35によって出力された紛失検知信号のレベルに応じた、新たな割込発生信号を紛失したか否かを示す割込紛失フラグ新たな割込発生信号の紛失を示す情報を記憶し、記憶している割込紛失フラグに対応するレベルの信号を紛失信号出力禁止部39に向けて出力する。例えば、割込紛失検知部35によって出力された紛失検知信号がハイレベルである場合、紛失記憶部38は、ハイレベルに応じた、新たな割込発生信号の紛失を示す例えば値が1の割込紛失フラグを記憶し、記憶している割込紛失フラグの値1に対応するハイレベルの信号を紛失信号出力禁止部39に向けて出力する。尚、以下では、割込紛失フラグは、値が1の場合に新たな割込発生信号の紛失を示すものとし、値が0の場合に新たな割込発生信号を紛失していないことを示すものとする。具体的には、紛失記憶部38は、例えば、図3に示すように、論理和回路381、Dフリップフロップ回路382を備えている。論理和回路381は、割込紛失検知部35によって出力された紛失検知信号がハイレベルである場合、Dフリップフロップ回路382のD端子に向けてハイレベルの信号を出力する。Dフリップフロップ回路382のクロック端子には、例えば図略の発振回路によって生成されたクロック信号CLKが入力される。尚、クロック信号CLKの周期は、割込発生信号のパルス幅よりも短くされている。Dフリップフロップ回路382は、論理和回路381から入力された信号のレベルに応じた値を、クロック信号CLKのポジティブエッジ立ち上がりエッジと同期して、割込紛失フラグとして記憶する。Dフリップフロップ回路382は、当該記憶している割込紛失フラグの値に対応するレベルの信号を紛失信号出力禁止部39、及び論理和回路381に向けて出力する。Dフリップフロップ回路382の出力信号は、論理和回路381を介してフィードバックされてDフリップフロップ回路382のD端子に入力される。その結果、Dフリップフロップ回路382の割込紛失フラグの値が一旦1になると、紛失検知信号のレベルにかかわらず、割込紛失フラグの値が1に保持される。Dフリップフロップ回路382には、記憶している割込紛失フラグの値を0に設定クリアするためのクリア端子が設けられている。具体的には、CPU23によって割込処理の実行が終了した場合等に、紛失クリア信号受信部42によって、割込紛失フラグの削除を指示することを示すローレベルの紛失クリア信号が受信され、当該ローレベルの紛失クリア信号が当該クリア端子に入力されると、Dフリップフロップ回路382は、記憶している割込発生フラグの値を0に設定する。紛失信号出力禁止部39は、検知禁止受信部36によって割込発生信号の紛失の検知を禁止することを示すハイレベルの紛失検知禁止信号が受信されたとき、割込紛失信号をローレベルにして出力する。これにより、紛失信号出力部37から新たな割込発生信号の紛失を示すハイレベルの割込紛失信号が出力されることを禁止する。また、紛失信号出力禁止部39は、許可信号受信部33によって割込処理の実行を許可しないことを示すローレベルの割込許可信号が受信されたときも、割込紛失信号をローレベルにして出力する。これにより、紛失信号出力部37からハイレベルの割込紛失信号が出力されることを禁止する。具体的には、紛失信号出力禁止部39は、2つの論理積回路391,392を備えて構成されている。論理積回路391は、許可信号受信部33によって受信された割込許可信号と、検知禁止受信部36から出力された信号と、の論理積に対応する信号を、論理積回路392に向けて出力する。論理積回路392は、紛失記憶部38から出力された信号と、論理積回路391から出力された信号と、の論理積に対応する信号を、割込紛失信号として出力する。例えば、論理積回路391は、許可信号受信部33によって受信された割込許可信号がハイレベルの信号であり、検知禁止受信部36の入力端子361にハイレベルの紛失検知禁止信号が入力されることによって、論理否定回路362からローレベルを示す信号が出力された場合に、当該2つの信号の論理積に対応するローレベルの信号を、論理積回路392に向けて出力する。また、論理積回路391は、許可信号受信部33によって受信された割込許可信号がローレベルの信号である場合には、検知禁止受信部36から出力された信号がハイレベルであるかローレベルであるかによらず、当該2つの信号の論理積に対応するローレベルの信号を、論理積回路392に向けて出力する。このように、論理積回路391からローレベルの信号が出力されると、論理積回路392は、紛失記憶部38から出力された信号のレベルがハイレベルであるかローレベルであるかによらず、当該2つの信号の論理積に対応するローレベルの信号を、割込紛失信号として出力する。つまり、本実施形態の構成によれば、検知禁止受信部36にハイレベルの紛失検知禁止信号を受信させるか否かによって、紛失信号出力部37による割込紛失信号の出力を禁止するか否かを切り替えることができる。また、許可信号受信部33にローレベルの割込許可信号を受信させるか否かによっても、紛失信号出力部37による割込紛失信号の出力を禁止するか否かを切り替えることができる。許可信号受信部33によって受信された割込許可信号が割込処理の実行を許可しないことを示すローレベルである場合は、割込処理要求部34が割込処理の実行を要求することを示すハイレベルの割込処理要求信号を出力しない。つまり、この場合、割込処理が実行されないので、割込処理が終了するまでの間に新たな割り込みが発生することはない。したがって、本実施形態の構成によれば、割込許可信号が割込処理の実行を許可しないことを示す場合に、割込処理が終了するまでの間に新たな割り込みが発生することがないことに合わせて、紛失信号出力部37によって新たな割込発生信号の紛失を示すハイレベルの割込紛失信号が出力されることを禁止することができる。尚、紛失信号出力禁止部39は、論理積回路391を備えることなく、論理積回路392のみを備えるように構成し、当該論理積回路392には、紛失記憶部38から出力された信号と、検知禁止受信部36から出力された信号と、が入力されるように構成してもよい。当該構成であっても、検知禁止受信部36にローレベルの紛失検知禁止信号を受信させるか否かによって、紛失信号出力部37による割込紛失信号の出力を禁止するか否かを切り替えることができる。また、紛失信号出力部37は、紛失信号出力禁止部39を備えることなく、紛失記憶部38のみを備えるように構成し、当該紛失記憶部38から出力される割込紛失フラグの値に対応するレベルの信号をそのまま、紛失信号出力部37から出力される割込紛失信号として出力するように構成してもよい。当該構成では、割込紛失検知部35によって新たな割込発生信号の紛失が検知され、紛失記憶部38によって新たな割込発生信号の紛失を示す値が1の割込紛失フラグが記憶されている期間、紛失信号出力部37によって新たな割込発生信号の紛失を示すハイレベルの割込紛失信号が出力される。このため、当該割込紛失信号に対する対処を、CPU23は、当該期間における任意のタイミングで実施することができる。更に、紛失信号出力部37は、紛失記憶部38及び紛失信号出力禁止部39を備えることなく、割込紛失検知部35から出力された紛失検知信号をそのまま、紛失信号出力部37から出力される割込紛失信号として出力するように構成してもよい。当該構成では、割込記憶部32に割り込みの発生を示す値が1の割込発生フラグが記憶されている状態で、更に新たな割込発生信号が割込信号受信部31によって受信されたとき、割込紛失検知部35によって当該新たな割込発生信号の紛失が検知される。そして、割込紛失検知部35によって当該新たな割込発生信号の紛失の検知を示すハイレベルの紛失検知信号が出力されたとき、当該ハイレベルの信号が新たな割込発生信号の紛失を示すハイレベルの割込紛失信号として、そのまま出力される。このため、当該出力された割込紛失信号によって紛失したことが示された新たな割込発生信号に対応する割り込みが、ある割り込みに対応する割込処理が終了するまでの間に発生していたことを検知することができる。尚、本発明は上記実施の形態の構成に限られず種々の変形が可能である。例えば、上記実施形態では、本発明に係る制御装置を複合機1に適用する例について説明したが、これに限らず、本発明に係る割り込み制御回路は、カラー画像形成用のカラープリンタや、スキャナ装置、ファクシミリ装置、プリンタ装置及びコピー装置等の画像形成装置に適用してもよい。また、上記実施形態において図1乃至図3に示した構成及び設定は単なる一例に過ぎず、本発明を当該実施形態に限定する趣旨ではない。例えば、各種信号がハイレベル又はローレベルである場合に示される情報が、上記実施形態とは反対の意味を示すように構成してもよい。そして、各種信号の論理レベルの意味付けに応じて、割り込み制御回路24と同様の機能が得られるように、割り込み制御回路24の構成を変更してもよい。具体的には、例えば、紛失信号出力禁止部39に入力される紛失検知禁止信号がハイレベルの場合に割込発生信号の紛失の検知を許可することを示し、ローレベルの場合に割込発生信号の紛失の検知を禁止することを示すように構成してもよい。そして、これに合わせて、当該紛失検知禁止信号の論理否定を示す信号を出力する論理否定回路NOT回路を論理否定回路362図3と入力端子361図3との間に設けるように構成する、又は、これと等価な構成として、論理否定回路362図3を削除するように構成してもよい。"