記録ヘッドへの供給電圧を電界効果トランジスタによりスイッチング制御するインクジェット記録装置であって、予め定められた期間、制御信号を前記電界効果トランジスタに入力して前記電界効果トランジスタの出力電圧を除除に立ち上げる第1の立上手段と、前記予め定められた期間が経過した時点における電圧を検出する検出手段と、前記検出手段により検出された前記電圧に基づき、前記電界効果トランジスタの特性を特定する特定手段と、前記特定手段により特定された前記電界効果トランジスタの特性に対応付けられた期間、前記制御信号を前記電界効果トランジスタに入力して前記出力電圧を前記供給電圧まで除除に立ち上げる第2の立上手段とを備えることを特徴とするインクジェット記録装置。前記特定手段は、前記予め定められた期間が経過した時点における前記電圧と前記電界効果トランジスタの特性とが予め対応付けられた第1のテーブルを参照して、前記電界効果トランジスタの特性を特定し、前記第2の立上手段は、前記電界効果トランジスタの特性と前記制御信号を入力する期間とが予め対応付けられた第2のテーブルを参照して、前記特定手段により特定された前記電界効果トランジスタの特性に対応付けられた期間、前記制御信号を前記電界効果トランジスタに入力して前記出力電圧を前記供給電圧まで除除に立ち上げることを特徴とする請求項1に記載のインクジェット記録装置。前記検出手段により検出された前記電圧が閾値より低いか否かを判定する判定手段と、前記判定手段により前記電圧が前記閾値より低いと判定された場合に、前記電界効果トランジスタへの前記制御信号の入力を停止する停止手段とをさらに備えることを特徴とする請求項1又は2に記載のインクジェット記録装置。前記制御信号はPWM制御信号であり、前記電界効果トランジスタの特性は、前記PWM制御信号のパルスのオンを識別するための電圧閾値であることを特徴とする請求項1乃至3のいずれか1項に記載のインクジェット記録装置。記録ヘッドへの供給電圧を電界効果トランジスタによりスイッチング制御するインクジェット記録装置において実行されるスイッチング制御方法であって、前記インクジェット記録装置が、予め定められた期間、制御信号を前記電界効果トランジスタに入力して前記電界効果トランジスタの出力電圧を除除に立ち上げる第1の立上工程と、前記予め定められた期間が経過した時点における電圧を検出する検出工程と、前記検出工程において検出された前記電圧に基づき、前記電界効果トランジスタの特性を特定する特定工程と、前記特定工程により特定された前記電界効果トランジスタの特性に対応付けられた期間、前記制御信号を前記電界効果トランジスタに入力して前記出力電圧を前記供給電圧まで除除に立ち上げる第2の立上工程とを有することを特徴とするスイッチング制御方法。しかしながら、過熱保護機能付FETは、一般的に、コストが非常に高く且つFETチップの構造上、遮断動作回数に限界がある。本発明の目的は、このような従来の問題点を解決することにある。本発明は、上記の点に鑑み、記録ヘッドへの供給電圧をスイッチング制御するFETトランジスタの熱破壊を容易に防ぐインクジェット記録装置およびそのインクジェット記録装置におけるスイッチング制御方法を提供することを目的とする。上記課題を解決するため、本発明に係るインクジェット記録装置は、記録ヘッドへの供給電圧をFETトランジスタによりスイッチング制御するインクジェット記録装置であって、予め定められた期間、制御信号を前記FETトランジスタに入力して前記FETトランジスタの出力電圧を除除に立ち上げる第1の立上手段と、前記予め定められた期間が経過した時点における電圧を検出する検出手段と、前記検出手段により検出された前記電圧に基づき、前記FETトランジスタの特性を特定する特定手段と、前記特定手段により特定された前記FETトランジスタの特性に対応付けられた期間、前記制御信号を前記FETトランジスタに入力して前記出力電圧を前記供給電圧まで除除に立ち上げる第2の立上手段とを備えることを特徴とする。本発明によれば、記録ヘッドへの供給電圧をスイッチング制御するFETトランジスタの熱破壊を容易に防ぐことができる。以下、添付図面を参照して本発明の好適な実施例を詳しく説明する。尚、以下の実施例は特許請求の範囲に係る本発明を限定するものでなく、また本実施例で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。まず、本実施例における電力供給装置が搭載されるインクジェット記録装置を説明する。図14は、インクジェット記録装置の外観を示す斜視図である。図14に示すように、インクジェット記録装置1000は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド1030を搭載したキャリッジ1020にキャリッジモータM1によって発生する駆動力を伝達機構1040より伝え、キャリッジ1020を矢印A方向に往復移動させるとともに、例えば、記録紙などの記録媒体Pを給紙機構1050を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド1030から記録媒体Pにインクを吐出することで記録を行なう。また、記録ヘッド1030の状態を良好に維持するためにキャリッジ1020を回復装置1100の位置まで移動させ、間欠的に記録ヘッド1030の吐出回復処理を行う。インクジェット記録装置1000のキャリッジ1020には記録ヘッド1030を搭載するのみならず、記録ヘッド1030に供給するインクを貯留するインクカートリッジ1060を装着する。インクカートリッジ1060はキャリッジ1020に対して着脱自在になっている。図14に示したインクジェット記録装置1000はカラー記録が可能であり、そのためにキャリッジ1020にはマゼンタM、シアンC、イエロY、ブラックKのインクを夫々、収容した4つのインクカートリッジを搭載している。これら4つのインクカートリッジは夫々独立に着脱可能である。さて、キャリッジ1020と記録ヘッド1030とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド1030は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施例の記録ヘッド1030は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用し、熱エネルギーを発生するために電気熱変換体を備え、その電気熱変換体に印加される電気エネルギーが熱エネルギーへと変換され、その熱エネルギーをインクに与えることにより生じる膜沸騰による気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。図14に示されているように、キャリッジ1020はキャリッジモータM1の駆動力を伝達する伝達機構1040の駆動ベルト1070の一部に連結されており、ガイドシャフト1130に沿って矢印A方向に摺動自在に案内支持されるようになっている。従って、キャリッジ1020は、キャリッジモータM1の正転及び逆転によってガイドシャフト1130に沿って往復移動する。また、キャリッジ1020の移動方向矢印A方向に沿ってキャリッジ1020の絶対位置を示すためのスケール1080が備えられている。この実施例では、スケール1080は透明なPETフィルムに必要なピッチで黒色のバーを印刷したものを用いており、その一方はシャーシ1090に固着され、他方は板バネ不図示で支持されている。また、インクジェット記録装置1000には、記録ヘッド1030の吐出口不図示が形成された吐出口面に対向してプラテン不図示が設けられており、キャリッジモータM1の駆動力によって記録ヘッド1030を搭載したキャリッジ1020が往復移動されると同時に、記録ヘッド1030に記録信号を与えてインクを吐出することによって、プラテン上に搬送された記録媒体Pの全幅にわたって記録が行われる。さらに、図14において、1140は記録媒体Pを搬送するために搬送モータM2によって駆動される搬送ローラ、1150はバネ不図示により記録媒体Pを搬送ローラ1140に当接するピンチローラ、1160はピンチローラ1150を回転自在に支持するピンチローラホルダ0、1170は搬送ローラ1140の一端に固着された搬送ローラギアである。そして、搬送ローラギア1170に中間ギア不図示を介して伝達された搬送モータM2の回転により、搬送ローラ1140が駆動される。またさらに、1200は記録ヘッド1030によって画像が形成された記録媒体Pをインクジェット記録装置外ヘ排出するための排出ローラであり、搬送モータM2の回転が伝達されることで駆動されるようになっている。なお、排出ローラ1200は記録媒体Pをバネ不図示により圧接する拍車ローラ不図示により当接する。1220は拍車ローラを回転自在に支持する拍車ホルダである。またさらに、インクジェット記録装置1000には、図1に示されているように、記録ヘッド1030を搭載するキャリッジ1020の記録動作のための往復運動の範囲外記録領域外の所望位置例えば、ホームポジションに対応する位置に、記録ヘッド1030の吐出不良を回復するための回復装置1100が配設されている。回復装置1100は、記録ヘッド1030の吐出口面をキャッピングするキャッピング機構1110と記録ヘッド1030の吐出口面をクリーニングするワイピング機構1120を備えており、キャッピング機構1110による吐出口面のキャッピングに連動して回復装置内の吸引構成吸引ポンプ等により吐出口からインクを強制的に排出させ、それによって、記録ヘッド1030のインク流路内の粘度の増したインクや気泡等を除去するなどの吐出回復処理を行う。また、非記録動作時等には、記録ヘッド1030の吐出口面をキャッピング機構1110によるキャッピングすることによって、記録ヘッド1030を保護するとともにインクの蒸発や乾燥を防止することができる。一方、ワイピング機構1120はキャッピング機構1110の近傍に配され、記録ヘッド1030の吐出口面に付着したインク液滴を拭き取るようになっている。これらキャッピング機構1110及びワイピング機構1120により、記録ヘッド1030のインク吐出状態を正常に保つことが可能となっている。図15は図14に示したインクジェット記録装置の制御構成を示すブロック図である。図15に示すように、制御部1は、MPU1501、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納したROM1502、キャリッジモータM1の制御、搬送モータM2の制御、及び、記録ヘッド1030の制御のための制御信号を生成する特殊用途集積回路ASIC1503、画像データの展開領域やプログラム実行のための作業用領域等を設けたRAM1504、MPU1501、ASIC1503、RAM1504を相互に接続してデータの授受を行うシステムバス1505、以下に説明するセンサ群からのアナログ信号を入力してA/D変換し、デジタル信号をMPU1501に供給するA/D変換器1506などで構成される。また、図15において、1510は画像データの供給源となるコンピュータ或いは、画像読取り用のリーダやデジタルカメラなどでありホスト装置と総称される。ホスト装置1510とインクジェット記録装置1000との間ではインタフェースI/F611を介して画像データ、コマンド、ステータス信号等を送受信する。さらに、1520はスイッチ群であり、電源スイッチ1521、プリント開始を指令するためのプリントスイッチ1522、及び記録ヘッド1030のインク吐出性能を良好な状態に維持するための処理回復処理の起動を指示するための回復スイッチ1523など、操作者による指令入力を受けるためのスイッチから構成される。1530はホームポジションhを検出するためのフォトカプラなどの位置センサ1531、環境温度を検出するためにインクジェット記録装置1000の適宜の箇所に設けられた温度センサ1532等から構成される装置状態を検出するためのセンサ群である。さらに、1540はキャリッジ1020を矢印A方向に往復走査させるためのキャリッジモータM1を駆動させるキャリッジモータドライバ、1542は記録媒体Pを搬送するための搬送モータM2を駆動させる搬送モータドライバである。ASIC603は、記録ヘッド1030による記録走査の際に、ROM1502の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子吐出ヒータの駆動データDATAを転送する。なお、図14に示す構成は、インクカートリッジ1060と記録ヘッド1030とが分離可能な構成であるが、これらが一体的に形成されて交換可能なヘッドカートリッジを構成しても良い。さらに、以下の実施例において、記録ヘッドから吐出される液滴はインクであるとして説明し、さらにインクタンクに収容される液体はインクであるとして説明したが、その収容物はインクに限定されるものではない。例えば、記録画像の定着性や耐水性を高めたり、その画像品質を高めたりするために記録媒体に対して吐出される処理液のようなものがインクタンクに収容されていても良い。以下の実施例は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する構成例えば電気熱変換体やレーザ光等を備え、熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。さらに、インクジェット記録装置1000が記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された1個の記録ヘッドとしての構成のいずれでもよい。加えて、上記の実施例で説明した記録ヘッド自体に一体的にインクタンクが設けられたカートリッジタイプの記録ヘッドのみならず、装置本体に装着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッドを用いてもよい。さらに加えて、本発明に係るインクジェット記録装置1000の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。図1は、本発明に係る実施例における電力供給装置に係る主要部の構成を示す図である。また、図2は、従来における電力供給装置に係る主要部の構成を示す図である。尚、本実施例における電力供給制御回路100は、インクジェット記録装置1000等に搭載され、電力供給制御回路100の負荷としては、例えばインクジェット記録装置1000に搭載される記録ヘッドである。まず、図2に示す従来における電力供給装置200に係る主要部の構成について説明する。図2に示すように、電力供給装置200は、CPU101と、ROM202、RAM103、FET駆動部104と、FET105と、FET用電源106とを含んでいる。一般的に、記録ヘッドへの供給電圧をスイッチング制御する電界効果トランジスタ以下、単にFETというをオンした際にドレイン-ソース間に突入電流が流れることを抑制するために、FETのゲートにPWMPulseWidthModulation制御信号が入力される。図3及び図4は、ゲートに入力されたPWM制御信号に応じた、FET105から負荷に供給される出力電圧の変化を示す図である。図3及び図4に示すように、FET105には、所定の電圧レベル供給電圧レベルに達するまでの立ち上がり時間ターンオン時間にばらつきがある。実際には、PWM制御信号の各パルスのオンオフに従って階段状に出力電圧が除除に立ち上がっていくが、図3及び図4においては、出力電圧が供給電圧まで立ち上がるまでを直線で簡略化して示している。FET電圧の特性の一つに閾値電圧Vthがある。これは、ゲートに入力されたPWM制御信号のパルスのオンとオフとを識別するための電圧閾値である。一般的に、閾値電圧Vthが低いFETは、PWM制御信号の各パルスのオンを判定するまでの時間が閾値電圧Vthが高いFETに比べて短い。従って、閾値電圧Vthが低いFETは図3に示すように相対的にターンオン時間が短く、Vthが高いFETは図4に示すように相対的にターンオン時間が長くなる。ここで、図4に示すようなターンオン時間が長いFETに対して、短いターンオン時間に対応したPWM制御時間でPWM制御信号を入力するとする。その場合には、図5に示すように、PWM制御時間が経過しても出力電圧が所定のレベルに到達せず、さらには図5の枠Aに示すようにその後のゲートオンのタイミングでドレイン電流が一気に流れてしまう。そのドレイン電流は、FET105の動作安全領域を超えてFETの熱破壊を引き起こしてしまうおそれがある。そのようなことから、従来の電力供給装置200においては、ターンオン時間が長いFETに合わせた、又は、突入電流を考慮してPWM制御の周期/時間をパラメータ化したPWM制御パラメータを例えばROM202に保持している。CPU101は、ROM202に保持されているそのようなPWM制御パラメータでFET105をオン/オフする命令をFET駆動部104に出力する。FET駆動部104は、ROM202のPWM制御パラメータをPWM制御信号に変換してFET105のゲートに入力する。FET105は、入力されたPWM制御信号に応じてオン/オフ動作し、FET用電源106から負荷108に対して電力を供給する。しかしながら、上述の場合と逆に、ターンオン時間が短いFETに対して、長いターンオン時間に対応したPWM制御時間でPWM制御信号を入力したとする。その場合、図6に示すように、出力電圧が所定のレベルに達したT1期間においてもPWM制御が行われることになる。ここで、T1期間において例えばFET105の出力段が短絡している場合には、短絡状態でPWM制御信号によりオンオフ動作が行われてしまうので、FETが耐えきれずに破壊されてしまう。このような従来における問題を解決するために、本実施例においては、FET105の特性のばらつきに応じて最適なPWM制御による立ち上げを行い、FETが破壊されることを防ぐことを目的としている。図1に示すように、本実施例における電力供給制御回路100は、CPU101と、ROM102と、RAM103と、FET駆動部104と、FET105と、FET用電源106と、FET電源制御部107と、状態検出部109とを含んでいる。図7は、FET105がFET用電源106を14Vとし、FET105から負荷に供給される出力電圧が14Vまで到達するに際し、どれだけのPWM制御時間を要するかを測定してグラフ化した図である。本実施例において、FET用電源106は通常動作時においては24Vであるが、本実施例においてはより低い電圧とし、FET105のドレイン‐ソース間電圧の安全動作領域に対してマージンを持たせている。例えば、例えば、本実施例においては、FET用電源106は、電圧変換されて通常動作時よりも低い14Vとされている。本実施例において、FETの閾値電圧Vthは1.55~1.80Vの間で0.05V刻みでばらつきがある。図7に示すように、Vth=1.55VのFETでは、190msのPWM制御時間で所定の出力電圧レベルに達する。一方、Vth=1.80VのFETでは、450msのPWM制御時間で所定の出力電圧レベルに達する。図8は、FET用電源106が14Vの場合に、各FETが必要なPWM制御時間を示したテーブルである。また、図9は、FET用電源106が24Vの場合に、各FETが必要なPWM制御時間を示したテーブルである。本実施例は、このようなFET105の立ち上がり特性の差異に着目している。図10は、FET105に対し、PWM制御時間を190msにした時の出力電圧を測定してグラフ化した図である。図10に示すように、Vth=1.55VのFET105の出力電圧は14Vに達しているが、Vth=1.80VのFET105の出力電圧は3Vにしか到達していない。図11は、190msのPWM制御時間の経過後の各FETの出力電圧と各閾値電圧との対応付けを纏めた図である第1のテーブルの一例。本実施例では、まず、短時間でのプレPWM制御を行ってその出力電圧を検出し、各FETがどのような特性を有するFETであるかを判定する。その後、判定された特性に適したPWM制御時間によりFETを駆動する。以下、FET用電源を14Vにし、プレPWM制御時間を190msとして説明する。しかしながら、各FETの出力電圧の差異を明確に検出できるのであれば、他の値が用いられても良い。本実施例においては、予め電力供給装置200に搭載するFET105に応じたプレPWM制御パラメータと、図9に示すような各FETに応じた通常のPWM制御パラメータをROM102に格納しておく。CPU101は、ROM102に格納されているPWM制御パラメータでFET105をオンオフする命令をFET駆動部104に出力する。また、CPU101は、FET105の特性を判定し、その特性に最適なPWM制御パラメータをROM102から抽出して、FET105の通常のPWM制御に用いる。FET駆動部104は、ROM102に格納されたPWM制御パラメータをPWM制御信号に変換してFET105のゲートに入力する。FET電源制御部107はDCDCコンバータ等から構成されており、FET105の安全動作領域に対してマージンを持たせるために、ドレイン‐ソース間電圧を下げる目的でFET用電源106を通常動作時よりも低い電圧に変換する。FET105は、ゲートに入力されるPWM制御信号に応じてオンオフ動作し、FET電源制御部107から負荷108に対して制御される電力を制御する。状態検出部109は、A/D変換器や割り込み機能等から構成されており、FET105の出力電圧レベルを検出する機能を有する。状態検出部109は、検出した値をRAM103に格納すると共に、FET105の出力段の短絡などの異常状態を検出した場合にはCPU101に対して、その異常状態を通知する。次に、図12を参照しながら本実施例におけるFET105を立ち上げる際のスイッチング素子制御方法を説明する。図12に示す各処理は、例えば、電力供給装置200のCPU101により実行される。まず、FET105をオンするに際し、CPU101は、まず搭載されたFET105の特性を判別するために、FET駆動部104とFET電源制御部107に対してROM102に格納されたプレPWM制御パラメータを実行するように命令する。FET電源制御部107は、FET用電源106の電源電圧レベルを、プレPWM制御パラメータに従ったプレPWM制御動作用の電源電圧レベル、本実施例では14Vに変換するS1201。FET駆動部104は、プレPWM制御パラメータに従って、例えば190ms間、PWM制御信号をFET105のゲートに入力するS1202:第1の立上げの一例。FET105は、ゲートに入力されたPWM制御信号に応じてオンオフ動作し、FET電源制御部107から負荷108に供給される電力を制御するS1203。次に、状態検出部109は、190ms経過した時点でのFET105の出力電圧レベルを測定し、その値をRAM103に格納するS1204。CPU101は、RAM103に格納された出力電圧レベルと、予めROM102に格納している各FET105のデータと比較し、出力電圧レベルが最小出力電圧を超えているか否かを判定するS1205。本実施例では、例えば、出力電圧レベルが3Vを超えているか否かを判定する。ここで、出力電圧レベルが3V未満であると判定された場合に、FET105の出力段が短絡等の異常状態であると判定するS1210。そして、CPU101は、その後FET105をオンしないように、FETへのPWM制御信号をオフにしたり、PWM制御信号の入力を停止する等のエラー処理を行うS1211。一方、出力電圧レベルが3V以上であると判定された場合に、予めROM102に格納された図11に示すテーブルを参照していずれのFET105が該当するかを特定するS1206。CPU101は特定したFETに応じたPWM制御パラメータをROM102に格納された図9に示すテーブル第2のテーブルの一例を参照して抽出する。CPU101は、FET駆動部104とFET電源制御部107に対して、抽出されたPWM制御パラメータに従って実行するように命令する。FET電源制御部107は、抽出されたPWM制御パラメータに従ってFET用電源106の電源電圧レベルを通常動作時の電源電圧レベル、本実施例では24Vに変換するS1207。FET駆動部104は、そのPWM制御パラメータに従ってPWM制御信号をFET105のゲートに入力するS1208。例えばVth=1.6VのFETであると判別された場合には、図9を参照して260ms間、PWM制御信号がFET105のゲートに入力される第2の立上げの一例。FET105は、ゲートに入力されたPWM制御信号に応じてオンオフ動作し、FET電源制御部107から負荷108に供給される電力を制御するS1209。次に、図13を参照して、FET105がオンとされた状態において、負荷108に短絡等の異常が発生した場合について説明する。FET105が通常オンとされた状態で、負荷108に短絡など何らかの異常が発生すると、FET105の出力電圧が24Vから低下するS1301。状態検出部109は、例えば本実施例において23V以下になったことを検出すると、CPU101に対して割り込み通知を行うS1302。CPU101は、割り込みが通知されると直ちに状態検出部109によりFET105の出力電圧レベルを再度確認するS1303。CPU101は、FET105の出力電圧が23Vからさらに下降しているか否かを判定するS1304。ここで、下降していないと判定された場合には、S1301に戻る。一方、下降していると判定された場合には、CPU101は、FET駆動部104に対して、FET105をオフように命令し、FET駆動部104は、FET105をオフするための制御信号をFET105に送信するS1305。FET105は、ゲートに入力されたオフするための制御信号に応じてオフ動作し、FET電源制御部107から負荷108への電力供給を停止するS1306。また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェアプログラムを、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータまたはCPUやMPU等がプログラムを読み出して実行する処理である。