半導体スイッチング素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る駆動用インバータ回路と、ダイオード素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る整流回路とを、合わせて3以上の複数個直列に接続し、上記各回路内の上記高圧側素子と上記低圧側素子との接続点を中間端子として、上記複数の回路の内、所定の1回路と他の各回路との間となる上記中間端子間にそれぞれエネルギ移行用のコンデンサとインダクタとの直列体を接続し、上記コンデンサの充放電により直流/直流変換を行うことを特徴とするDC/DC電力変換装置。半導体スイッチング素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る駆動用インバータ回路と、ダイオード素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る整流回路とを、合わせて3以上の複数個直列に接続し、上記各回路内の上記高圧側素子と上記低圧側素子との接続点を中間端子として、上記複数の回路の内、所定の1回路と他の各回路との間となる上記中間端子間にエネルギ移行用のコンデンサをそれぞれ接続し、上記高圧側素子および上記低圧側素子の接続線と上記平滑コンデンサの端子との間にインダクタをそれぞれ接続し、上記コンデンサの充放電により直流/直流変換を行うことを特徴とするDC/DC電力変換装置。上記各コンデンサのコンデンサ容量と該各コンデンサの充放電経路内の上記各インダクタのインダクタンスとで決まる共振周期はそれぞれ等しく設定されることを特徴とする請求項1または請求項2に記載のDC/DC電力変換装置。上記直流/直流変換は昇圧動作による電力変換であり、上記所定の1回路が上記駆動用インバータ回路であることを特徴とする請求項1または請求項2に記載のDC/DC電力変換装置。上記直流/直流変換は降圧動作による電力変換であり、上記所定の1回路以外の他の各回路が上記駆動用インバータ回路であることを特徴とする請求項1または請求項2に記載のDC/DC電力変換装置。上記所定の1回路は、両側が上記複数の回路内の他の回路に接続されて中間に位置することを特徴とする請求項1または請求項2に記載のDC/DC電力変換装置。上記駆動用インバータ回路は、該回路を動作させるための電源回路を備え、該電源回路は、上記駆動用インバータ回路内の平滑コンデンサからDC/DCコンバータを介して電力供給することを特徴とする請求項1または請求項2に記載のDC/DC電力変換装置。上記平滑コンデンサの端子に接続される、該DC/DC電力変換装置の入出力用端子の対を複数組備えることを特徴とする請求項1または請求項2に記載のDC/DC電力変換装置。これらの従来のDC/DC電力変換装置では、インバータ回路と整流回路とを備え、コンデンサの充放電を利用して直流/直流電力変換を行うものであり、また、コンデンサと直列にインダクタを接続してLC共振現象を利用すると高効率で大きな電力が移行できる。この場合、整流回路を複数個接続した多倍圧整流回路を用いると、コンデンサやインダクタの許容電流値を大きくする必要があり、装置構成の大型化を招くという問題点があった。この発明は、上記のような問題点を解消するために成されたものであって、インバータ回路と整流回路とから成る3以上の回路を備え、コンデンサの充放電を利用するDC/DC電力変換装置において、コンデンサとインダクタとの共振現象を利用して変換効率を向上させると共に、装置構成の小型化を図ることを目的とする。第1の発明によるDC/DC電力変換装置は、半導体スイッチング素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る駆動用インバータ回路と、ダイオード素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る整流回路とを、合わせて3以上の複数個直列に接続する。上記各回路内の上記高圧側素子と上記低圧側素子との接続点を中間端子として、上記複数の回路の内、所定の1回路と他の各回路との間となる上記中間端子間にそれぞれエネルギ移行用のコンデンサとインダクタとの直列体を接続する。そして、上記コンデンサの充放電により直流/直流変換を行うものである。第2の発明によるDC/DC電力変換装置は、半導体スイッチング素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る駆動用インバータ回路と、ダイオード素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る整流回路とを、合わせて3以上の複数個直列に接続する。上記各回路内の上記高圧側素子と上記低圧側素子との接続点を中間端子として、上記複数の回路の内、所定の1回路と他の各回路との間となる上記中間端子間にエネルギ移行用のコンデンサをそれぞれ接続し、上記高圧側素子および上記低圧側素子の接続線と上記平滑コンデンサの端子との間にインダクタをそれぞれ接続する。そして、上記コンデンサの充放電により直流/直流変換を行うものである。この発明による第1のDC/DC電力変換装置は、駆動用インバータ回路と整流回路とを、合わせて3以上の複数個直列に接続して、各回路内の高圧側素子と低圧側素子との接続点を中間端子として、所定の1回路と他の各回路との間となる中間端子間にそれぞれコンデンサとインダクタとの直列体を接続する。このため、コンデンサとインダクタとの共振現象を利用して変換効率を向上できると共に、コンデンサおよびインダクタに流れる電流値を低減でき、各コンデンサおよび各インダクタの電流定格を低減して装置構成を小型化できる。また、この発明による第2のDC/DC電力変換装置は、駆動用インバータ回路と整流回路とを、合わせて3以上の複数個直列に接続して、各回路内の高圧側素子と低圧側素子との接続点を中間端子として、所定の1回路と他の各回路との間となる中間端子間にコンデンサをそれぞれ接続し、高圧側素子および低圧側素子の接続線と平滑コンデンサの端子との間にインダクタをそれぞれ接続する。このため、コンデンサとインダクタとの共振現象を利用して変換効率を向上できると共に、コンデンサおよびインダクタに流れる電流値を低減でき、各コンデンサおよび各インダクタの電流定格を低減して装置構成を小型化できる。実施の形態1.以下、この発明の実施の形態1によるDC/DC電力変換装置を図について説明する。図1、図2はこの発明の実施の形態1によるDC/DC電力変換装置の回路構成を示すもので、特に図1は主要部を示し、図2はゲート信号生成部を示す。図1に示すように、DC/DC電力変換装置は、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する機能を有する。DC/DC電力変換装置の主回路部は、入出力電圧V1、V2を平滑化し、またエネルギ移行のための電圧源としても機能する平滑コンデンサCs1、Cs2、Cs3、Cs4と、複数のMOSFETとを備え、低圧側素子、高圧側素子としての2つのMOSFETMos1L、Mos1HMos2L、Mos2HMos3L、Mos3HMos4L、Mos4Hを直列接続して各平滑コンデンサCs1、Cs2、Cs3、Cs4の両端子間に接続した回路A1、A2、A3、A4を直列接続して構成される。そして、各回路A1、A2、A3、A4内の2つのMOSFETの接続点を中間端子として、所定の1回路となる回路A1と他の各回路A2、A3、A4との中間端子間に、コンデンサCr12、Cr13、Cr14およびインダクタLr12、Lr13、Lr14の直列体で構成されエネルギ移行素子として機能するLC直列体LC12、LC13、LC14を接続する。なお、各MOSFETは、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETである。主回路部の接続の詳細について説明する。平滑コンデンサCs1の両端子は、それぞれ電圧端子VLとVcomに接続され、電圧端子Vcomは接地されている。平滑コンデンサCs1のVL側電圧端子は、平滑コンデンサCs2の一方の端子に接続され、平滑コンデンサCs2の他方の端子は平滑コンデンサCs3の一方の端子に、平滑コンデンサCs3の他方の端子は平滑コンデンサCs4の一方の端子に、平滑コンデンサCs4の他方の端子は電圧端子VHに接続されている。Mos1Lのソース端子は電圧端子Vcomに、ドレイン端子はMos1Hのソース端子に、Mos1Hのドレイン端子は電圧端子VLに接続されている。Mos2Lのソース端子は平滑コンデンサCs2の低電圧側の端子に、Mos2Lのドレイン端子はMos2Hのソース端子に、Mos2Hのドレイン端子は平滑コンデンサCs2の高電圧側の端子に接続されている。Mos3Lのソース端子は平滑コンデンサCs3の低電圧側の端子に、Mos3Lのドレイン端子はMos3Hのソース端子に、Mos3Hのドレイン端子は平滑コンデンサCs3の高電圧側の端子に接続されている。Mos4Lのソース端子は平滑コンデンサCs4の低電圧側の端子に、Mos4Lのドレイン端子はMos4Hのソース端子に、Mos4Hのドレイン端子は平滑コンデンサCs4の高電圧側の端子に接続されている。LC直列体LC12の一端は、Mos1LとMos1Hの接続点に接続され、他端はMos2LとMos2Hの接続点に接続されている。LC直列体LC13の一端は、Mos1LとMos1Hの接続点に接続され、他端はMos3LとMos3Hの接続点に接続されている。LC直列体LC14の一端は、Mos1LとMos1Hの接続点に接続され、他端はMos4LとMos4Hの接続点に接続されている。各段のインダクタLrとコンデンサCrのインダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。Mos1L、Mos1Hのゲート端子はゲート駆動回路111の出力端子に接続され、ゲート駆動回路111の入力端子には、Mos1Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。ゲート駆動回路は、一般的なブートストラップ方式の駆動回路であり、ハーフブリッジインバータ回路駆動用のドライバICや高電圧側のMOSFETを駆動するためのコンデンサ等で構成されている。Mos2L、Mos2Hのゲート端子はゲート駆動回路112の出力端子に接続され、ゲート駆動回路112の入力端子には、Mos2Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。Mos3L、Mos3Hのゲート端子はゲート駆動回路113の出力端子に接続され、ゲート駆動回路113の入力端子には、Mos3Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。Mos4L、Mos4Hのゲート端子はゲート駆動回路114の出力端子に接続され、ゲート駆動回路114の入力端子には、Mos4Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。Mos1L駆動用のゲート駆動信号はフォトカプラ121Lから、Mos1H駆動用のゲート駆動信号はフォトカプラ121Hから出力される。フォトカプラ121L、121Hには、ゲート信号Gate1L、Gate1Hが入力される。Mos2L駆動用のゲート駆動信号はフォトカプラ122Lから、Mos2H駆動用のゲート駆動信号はフォトカプラ122Hから出力される。フォトカプラ122L、122Hには、ゲート信号Gate2L、Gate2Hが入力される。Mos3L駆動用のゲート駆動信号はフォトカプラ123Lから、Mos3H駆動用のゲート駆動信号はフォトカプラ123Hから出力される。フォトカプラ123L、123Hには、ゲート信号Gate3L、Gate3Hが入力される。Mos4L駆動用のゲート駆動信号はフォトカプラ124Lから、Mos4H駆動用のゲート駆動信号はフォトカプラ124Hから出力される。フォトカプラ124L、124Hには、ゲート信号Gate4L、Gate4Hが入力される。電源Vs1、Vs2、Vs3、Vs4は、それぞれMos1L、Mos2L、Mos3L、Mos4Lのソース端子を基準とした、MOSFET、ゲート駆動回路、フォトカプラを駆動するために備えられた電源である。回路A1は、電圧端子VL-Vcom間に入力されるエネルギを、MOSFETMos1L、Mos1Hのオンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。また、回路A2、A3、A4は、駆動用インバータ回路A1で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。図2に示すように、ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hは、ゲート信号生成部となる制御回路13にて生成される。制御回路13には、駆動用インバータ回路A1を駆動するための駆動用ゲート信号Gate1L、Gate1Hを生成する駆動用ゲート信号生成部130Aと、整流回路A2、A3、A4を駆動するための整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hを生成する整流用ゲート信号生成部130Bを有している。この場合、マイクロコンピュータ等の信号処理回路において、駆動用ゲート信号および整流用ゲート信号を生成している。次に動作について説明する。平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、LC直列体のコンデンサCr12、Cr13、Cr14の容量値と比較して十分大きな値に設定される。上述したように、電圧端子VL-Vcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VH-Vcom間に出力するため、電圧端子VH-Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に/3の電圧が充電されている。駆動用ゲート信号Gate1L、Gate1Hと、整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hと、駆動用インバータ回路A1および整流回路A2~A4内の高圧側MOSFETMos1H、Mos2H~Mos4Hに流れる電流と低圧側MOSFETMos1L、Mos2L~Mos4Lに流れる電流とを図3に示す。駆動用インバータ回路A1内のMOSFETではドレインからソースに電流が流れ、整流回路A2~A4内のMOSFETではソースからドレインに電流が流れる。MOSFETはゲート信号がハイ電圧でオンする。図3に示すように、駆動用ゲート信号Gate1H、Gate1Lは、LrとCrによるLC直列体LC12、LC13、LC14にて定まる共振周期よりもやや大きな周期Tでデューティー約50のオンオフ信号である。なお、tは共振周期の1/2の期間を示し、1a、1bは駆動用ゲート信号Gate1H、Gate1Lのパルス以下、駆動用パルスと称すである。整流回路A2、A3、A4内の高圧側MOSFETへの整流用ゲート信号Gate2H、Gate3H、Gate4H、および低圧側MOSFETへの整流用ゲート信号Gate2L、Gate3L、Gate4Lは、駆動用ゲート信号Gate1H、Gate1Lの各駆動用パルス1a、1bの立ち上がりタイミングから期間tの範囲内で発生されるパルス以下、整流用パルス2a、2bと称すから成るオンオフ信号である。ここでは、整流用パルス2a、2bは、駆動用パルス1a、1bと立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間τH、τL早いものとする。低圧側MOSFETへのゲート信号の駆動用パルス1bおよび整流用パルス2bにより各回路A1~A4の低圧側MOSFETであるMos1L、Mos2L、Mos3L、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr12、Cr13、Cr14に移行する。なお、Mos2L、Mos3L、Mos4Lでは、整流用パルス2bがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、LC直列体LC12、LC13、LC14の共振周期の1/2の期間tで電流3bが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。Cs1⇒Mos2L⇒Lr12⇒Cr12⇒Mos1LCs1⇒Cs2⇒Mos3L⇒Lr13⇒Cr13⇒Mos1LCs1⇒Cs2⇒Cs3⇒Mos4L⇒Lr14⇒Cr14⇒Mos1L次いで、高圧側MOSFETへのゲート信号の駆動用パルス1aおよび整流用パルス2aにより各回路A1~A4の高圧側MOSFETであるMos1H、Mos2H、Mos3H、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr12、Cr13、Cr14に充電されたエネルギが、以下に示す経路で平滑コンデンサCs2、Cs3、Cs4に移行する。なお、Mos2H、Mos3H、Mos4Hでは、整流用パルス2aがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、LC直列体LC12、LC13、LC14の共振周期の1/2の期間tで電流3aが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。Cr12⇒Lr12⇒Mos2H⇒Cs2⇒Mos1HCr13⇒Lr13⇒Mos3H⇒Cs3⇒Cs2⇒Mos1HCr14⇒Lr14⇒Mos4H⇒Cs4⇒Cs3⇒Cs2⇒Mos1Hこのように、コンデンサCr12、Cr13、Cr14の充放電により、平滑コンデンサCs1から平滑コンデンサCs2、Cs3、Cs4にエネルギを移行する。そして、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する。また、各コンデンサCr12、Cr13、Cr14には、インダクタLr12、Lr13、Lr14が直列に接続されてLC直列体LC12、LC13、LC14を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。また、この実施の形態では、平滑コンデンサCs1の両端子に入力端子となる低電圧側の電圧端子VL、Vcomが接続された駆動用インバータ回路A1と整流回路である他の各回路A2、A3、A4との間に、LC直列体LC12、LC13、LC14を接続した。この実施の形態におけるLC直列体LC12、LC13、LC14に流れる電流値をI12、I13、I14とし、コンデンサCr12、Cr13、Cr14の電圧をV12、V13、V14とする。そして、比較例として、隣接する回路間、即ちA1、A2間、A2、A3間、A3、A4間で中間端子低圧側MOSFETと高圧側MOSFETとの接続点間に、LC直列体LC12、LC23、LC34を接続して、同様に動作させた場合を考える。この比較例におけるLC直列体LC12、LC23、LC34に流れる電流値をI12r、I23r、I34rとし、LC直列体LC12、LC23、LC34内のコンデンサCr12、Cr23、Cr34の電圧をV12r、V23r、V34rとすると、比較例においてI12r:I23r:I34r=3:2:1V12r=V23r=V34rであるのに対し、この実施の形態では、I12=I13=I14=I34rV12:V13:V14=1:2:3V12=V12r=V23r=V34rとなる。このように、この実施の形態では、回路A1と他の各回路A2、A3、A4との中間端子間にLC直列体LC12、LC13、LC14を接続したため、上記比較例に比べて、コンデンサCr12、Cr13、Cr14の電圧は増大するものであるが、LC直列体LC12を流れる電流値を1/3に、また高圧側が回路A3に接続されるLC直列体LC13では、比較例のLC直列体LC23を流れる電流値の1/2に低減できる。即ち、各LC直列体LC12、LC13、LC14を流れる電流値を最小のものと等しくできる。このため、エネルギ移行用のLC直列体LC12、LC13、LC14のインダクタLr、コンデンサCrの電流定格を低下させ、インダクタLrとコンデンサCrを小形化することができる。またこの実施の形態では、整流回路A2~A4にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。また、整流回路A2~A4のMOSFETは、駆動用インバータ回路A1のMOSFETと同時にオン状態とし、期間tの範囲内で駆動用インバータ回路A1のMOSFETより早くオフ状態とする。整流回路A2~A4のMOSFETのオン期間を該MOSFETの導通期間tと一致させると導通損失を最小にできるが、上記のようにMOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。また整流用パルス2a、2bを、各駆動用パルス1a、1bの立ち上がりタイミングから期間tの範囲内で発生させるため、LC直列体LC12、LC13、LC14の共振周期の1/2の期間tで電流が流れた後、電流は遮断され逆流しない。電流の逆流が発生すると、エネルギの移行量が減少するだけではなく、所望の電力を得るためにはより多くの電流を流す必要があり、損失が増大し電力変換効率が悪化する。この実施の形態では、このような電流の逆流を防止するため、LC直列体LC12、LC13、LC14の共振現象を効果的に利用でき、しかもMOSFETを用いたことで導通損失が低減できるため、変換効率の高いDC/DC電力変換装置が実現できる。また、制御回路13に、駆動用ゲート信号生成部130Aと整流用ゲート信号生成部130Bとを有して、駆動用ゲート信号Gate1L、Gate1Hと整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hとを別々に生成する様にしたため、整流回路A2~A4のMOSFETを駆動用インバータ回路A1のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いDC/DC電力変換装置が確実に実現できる。実施の形態2.上記実施の形態1では、電圧V1を、約4倍の電圧V2に昇圧する昇圧形のDC/DC電力変換装置について示したが、この実施の形態では、電圧V2から電圧V1に降圧する降圧形のDC/DC電力変換装置について示す。この実施の形態によるDC/DC電力変換装置の回路構成の主要部は図1で示す回路構成と同様であるが、この場合、回路A2、A3、A4を駆動用インバータ回路に、回路A1を整流回路に用いる。また、ゲート信号生成部である制御回路13aは、上記実施の形態1とは異なり、図4に示す。図4に示すように、ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hは、制御回路13aにて生成される。制御回路13aには、駆動用インバータ回路A2、A3、A4を駆動するための駆動用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hを生成する駆動用ゲート信号生成部130Aと、整流回路A1を駆動するための整流用ゲート信号Gate1L、Gate1Hを生成する整流用ゲート信号生成部130Bを有している。なお、この実施の形態においてもマイクロコンピュータ等の信号処理回路において、駆動用ゲート信号および整流用ゲート信号を生成している。次に動作について説明する。平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、LC直列体のコンデンサCr12、Cr13、Cr14の容量値と比較して十分大きな値に設定される。電圧端子VH-Vcom間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VL-Vcom間に出力するため、電圧端子VL-Vcom間に負荷が接続され、電圧V2は4×V1よりも高い値となっている。駆動用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hと、整流用ゲート信号Gate1L、Gate1Hと、駆動用インバータ回路A2~A4および整流回路A1内の高圧側MOSFETMos2H~Mos4H、Mos1Hに流れる電流と低圧側MOSFETMos2L~Mos4L、Mos1Lに流れる電流とを図5に示す。駆動用インバータ回路A2~A4内のMOSFETではドレインからソースに電流が流れ、整流回路A1内のMOSFETではソースからドレインに電流が流れる。MOSFETはゲート信号がハイ電圧でオンする。図5に示すように、駆動用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4H、Gate4Lは、LrとCrによるLC直列体LC12、LC13、LC14にて定まる共振周期2tよりもやや大きな周期Tでデューティー約50のオンオフ信号である。なお、1c、1dは駆動用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hのパルス以下、駆動用パルスと称すである。整流回路A1内の高圧側MOSFETへの整流用ゲート信号Gate1Hおよび低圧側MOSFETへの整流用ゲート信号Gate1Lは、各駆動用パルス1c、1dの立ち上がりタイミングから期間tの範囲内で発生されるパルス以下、整流用パルス2c、2dと称すから成るオンオフ信号である。ここでは、整流用パルス2c、2dは、駆動用パルス1c、1dと立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間τH、τL早いものとする。高圧側MOSFETへのゲート信号の駆動用パルス1cおよび整流用パルス2cにより各回路A2~A4、A1の高圧側MOSFETであるMos2H、Mos3H、Mos4H、Mos1Hがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3、Cs4に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr12、Cr13、Cr14に移行する。なお、Mos1Hでは、整流用パルス2cがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、LC直列体LC12、LC13、LC14の共振周期の1/2の期間tで電流3cが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。Cs2⇒Cs3⇒Cs4⇒Mos4H⇒Lr14⇒Cr14⇒Mos1HCs2⇒Cs3⇒Mos3H⇒Lr13⇒Cr13⇒Mos1HCs2⇒Mos2H⇒Lr12⇒Cr12⇒Mos1H次いで、低圧側MOSFETへのゲート信号の駆動用パルス1dおよび整流用パルス2dにより各回路A2~A4、A1の低圧側MOSFETであるMos2L、Mos3L、Mos4L、Mos1Lがオン状態となると、電圧差があるため、コンデンサCr12、Cr13、Cr14に充電されたエネルギが、以下に示す経路で平滑コンデンサCs1、Cs2、Cs3に移行する。なお、Mos1Lでは、整流用パルス2dがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、LC直列体LC12、LC13、LC14の共振周期の1/2の期間tで電流3dが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。Cr14⇒Lr14⇒Mos4L⇒Cs3⇒Cs2⇒Cs1⇒Mos1LCr13⇒Lr13⇒Mos3L⇒Cs2⇒Cs1⇒Mos1LCr12⇒Lr12⇒Mos2L⇒Cs1⇒Mos1Lこのように、コンデンサCr12、Cr13、Cr14の充放電により、平滑コンデンサCs2、Cs3、Cs4から平滑コンデンサCs1にエネルギを移行する。そして、電圧端子VHとVcom間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VLとVcom間に出力する。また、各コンデンサCr12、Cr13、Cr14には、インダクタLr12、Lr13、Lr14が直列に接続されてLC直列体LC12、LC13、LC14を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。また、この実施の形態では、平滑コンデンサCs1の両端子に入力端子となる低電圧側の電圧端子VL、Vcomが接続された整流回路A1と駆動用インバータ回路である他の各回路A2、A3、A4との間に、LC直列体LC12、LC13、LC14を接続した。そして、この実施の形態においても、上記実施の形態1で示した比較例、即ち、隣接する回路間に、LC直列体LC12、LC23、LC34を接続して、同様に動作させた場合と比較して、LC直列体LC12を流れる電流値を1/3に、また高圧側が回路A3に接続されるLC直列体LC13では、比較例のLC直列体LC23を流れる電流値の1/2に低減できる。即ち、各LC直列体LC12、LC13、LC14を流れる電流値を最小のものと等しくできる。このため、エネルギ移行用のLC直列体LC12、LC13、LC14のインダクタLr、コンデンサCrの電流定格を低下させ、インダクタLrとコンデンサCrを小形化することができる。また、この実施の形態では、整流回路A1にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。また、整流回路A1のMOSFETは、駆動用インバータ回路A2~A4のMOSFETと同時にオン状態とし、期間tの範囲内で駆動用インバータ回路A2~A4のMOSFETより早くオフ状態とする。整流回路A1のMOSFETのオン期間を該MOSFETの導通期間tと一致させると導通損失を最小にできるが、上記のようにMOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。また整流用パルス2c、2dを、各駆動用パルス1c、1dの立ち上がりタイミングから期間tの範囲内で発生させるため、LC直列体LC12、LC13、LC14の共振周期の1/2の期間tで電流が流れた後、電流は遮断され逆流しない。このため、LC直列体LC12、LC13、LC14の共振現象を効果的に利用でき、しかもMOSFETを用いたことで導通損失が低減できるため、変換効率の高いDC/DC電力変換装置が実現できる。また、制御回路13aに、駆動用ゲート信号生成部130Aと整流用ゲート信号生成部130Bとを有して、駆動用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hと整流用ゲート信号Gate1L、Gate1Hとを別々に生成する様にしたため、整流回路A1のMOSFETを駆動用インバータ回路A2~A4のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いDC/DC電力変換装置が確実に実現できる。実施の形態3.上記実施の形態1ではV1⇒V2の昇圧形DC/DC電力変換装置について示し、上記実施の形態2ではV2⇒V1の降圧形DC/DC電力変換装置について示したが、この実施の形態では、上記実施の形態1、2の機能を併せ持って双方向のエネルギ移行を実現する昇降圧形のDC/DC電力変換装置について示す。この実施の形態によるDC/DC電力変換装置の回路構成の主要部は、上記実施の形態1、2と同様に図1で示す回路構成のもので、この場合、昇圧時には回路A1を駆動用インバータ回路に、回路A2、A3、A4を整流回路に用い、降圧時には回路A2、A3、A4を駆動用インバータ回路に、回路A1を整流回路に用いる。また、ゲート信号生成部である制御回路13bは、上記実施の形態1、2とは異なり、図6で示す回路構成である。図6に示すように、制御回路13bには、電圧端子Vcom、VL、VHの電圧が入力され、ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hが生成されて出力される。入力された各端子電圧によりV1、V2V1:VL-Vcom、V2:VHVcomを求めて、V1×4>V2の場合、昇圧モードと認識して上記実施の形態1で示したようにゲート信号を出力し、V1×4<V2の場合、降圧モードと認識して上記実施の形態2で示したようにゲート信号を出力する。このように制御される昇降圧形のDC/DC電力変換装置では、上記実施の形態1、2と同様の効果が得られると共に、1つの回路で双方向のエネルギ移行を実現でき広く利用できる。実施の形態4.次に、この発明の実施の形態4による昇圧形のDC/DC電力変換装置を図について説明する。図7はこの発明の実施の形態4によるDC/DC電力変換装置の主要部の回路構成を示す図である。図7に示すように、上記実施の形態1の場合と同様に、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力するもので、図1で示した回路構成に電流検出手段としての電流センサCT2、CT3、CT4を備える。電流センサCT2は、Mos2LとMos2Hの接続点とLC直列体LC12との間の配線に配置されて、Mos2LとMos2Hの接続点からの電流を検出する。電流センサCT3は、Mos3LとMos3Hの接続点とLC直列体LC13との間の配線に配置されて、Mos3LとMos3Hの接続点からの電流を検出する。電流センサCT4は、Mos4LとMos4Hの接続点とLC直列体LC14との間の配線に配置されて、Mos4LとMos4Hの接続点からの電流を検出する。この実施の形態においても、上記実施の形態1と同様に、回路A1は、電圧端子VL-Vcom間に入力されるエネルギを、MOSFETMos1L、Mos1Hのオンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。また、回路A2、A3、A4は、駆動用インバータ回路A1で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。この場合、ゲート信号生成部の図示は省略するが、駆動用ゲート信号Gate1L、Gate1Hを生成する制御回路と、コンパレータを備えて整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hを生成する回路とを備える。駆動用ゲート信号Gate1L、Gate1Hは、上記実施の形態1と同様に、LC直列体LC12、LC13、LC14にて定まる共振周期2tよりもやや大きな周期Tでデューティー約50のオンオフ信号である。整流用ゲート信号Gate2L、Gate2Hは、電流センサCT2の出力信号を閾値電圧VtL、VtHと比較して生成される。即ち、Mos2LとMos2Hの接続点からの電流が正方向に流れるとき整流用パルスを発生させてMos2Lをオンさせ、電流が負方向に流れるとき整流用パルスを発生させてMos2Hをオンさせる。これにより、各Mos2L、Mos2Hは寄生ダイオードが導通する期間でオンすることになる。整流回路A3、A4の場合も、整流回路A2の場合と同様で、電流センサCT3、CT4の出力信号を閾値電圧VtL、VtHと比較して生成される。なお、閾値電圧VtL、VtHは、電流センサCT2~CT4により正あるいは負方向の電流が検出できる程度の電圧に設定する。このようなゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hにより、上記実施の形態1と同様の電流経路で電流が流れ、コンデンサCr12、Cr13、Cr14の充放電により、平滑コンデンサCs1から平滑コンデンサCs2、Cs3、Cs4にエネルギを移行する。そして、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する。この実施の形態では、整流回路A2~A4の高圧側MOSFETと低圧側MOSFETの接続点からの出力電流を検出する電流センサCT2、CT3、CT4を設け、検出電流に応じて整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hを生成するため、整流回路A2~A4の各MOSFETは寄生ダイオードが導通する期間でオンさせることができる。このため、ゲート信号における整流用パルスを、各駆動用パルスの立ち上がりタイミングからLC直列体LC12、LC13、LC14の共振周期の1/2の期間tの範囲内で確実に発生させることができる。そして期間tで電流が流れた後、電流は遮断され逆流しない。このため、LC直列体LC12、LC13、LC14の共振現象を効果的に利用でき、しかも整流回路A2~A4にMOSFETを用いたことで導通損失が低減できるため、変換効率の高いDC/DC電力変換装置が実現できる。なお、閾値電圧VtL、VtHを適切に設定することで、整流用パルスをMOSFETの導通期間tと概一致させることができ、導通損失を最小にできる。また、この実施の形態においても、駆動用ゲート信号Gate1L、Gate1Hと整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hとを別々に生成する様にしたため、整流回路A2~A4のMOSFETを駆動用インバータ回路A1のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いDC/DC電力変換装置が確実に実現できる。上記実施の形態4では、整流回路A2~A4の高圧側MOSFETと低圧側MOSFETの接続点からの出力電流を検出したが、電流センサCT2~CT4の検出電流は、整流回路A2~A4に接続される各コンデンサCr12~Cr14に流れる電流とほぼ一致する。このため、上記実施の形態4では、電流センサCT2~CT4を用いて整流回路A2~A4に接続される各コンデンサCr12~Cr14に流れる電流を検出し、この検出電流に応じて整流回路A2~A4の検出された整流用ゲート信号を生成する、と言うことができる。実施の形態5.この実施の形態5では、上記実施の形態2と同様に、電圧V2から約1/4倍の電圧V1に降圧する降圧形のDC/DC電力変換装置について示す。この実施の形態によるDC/DC電力変換装置の回路構成の主要部を図8に示す。図8に示すように、図1で示した回路構成に電流検出手段としての電流センサCT1を備える。この場合、回路A2~A4を駆動用インバータ回路に、回路A1を整流回路に用い、電流センサCT1は整流回路A1の高圧側MOSFETと低圧側MOSFETの接続点からの出力電流を検出する。この場合、ゲート信号生成部の図示は省略するが、駆動用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hを生成する制御回路と、コンパレータを備えて整流用ゲート信号Gate1L、Gate1Hを生成する回路とを備える。駆動用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hは、上記実施の形態2と同様に、LC直列体LC12、LC13、LC14にて定まる共振周期2tよりもやや大きな周期でデューティー約50のオンオフ信号である。整流用ゲート信号Gate1L、Gate1Hは、電流センサCT1の出力信号を閾値電圧VtL、VtHと比較して生成される。即ち、Mos1LとMos1Hの接続点からの電流が正方向に流れるとき整流用パルスを発生させてMos1Lをオンさせ、電流が負方向に流れるとき整流用パルスを発生させてMos1Hをオンさせる。これにより、各Mos1L、Mos1Hは寄生ダイオードが導通する期間でオンすることになる。なお、閾値電圧VtL、VtHは、電流センサCT1により正あるいは負方向の電流が検出できる程度の電圧に設定する。このようなゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hにより、上記実施の形態2と同様の電流経路で電流が流れ、コンデンサCr12、Cr13、Cr14の充放電により、平滑コンデンサCs2、Cs3、Cs4から平滑コンデンサCs1にエネルギを移行する。そして、電圧端子VHとVcom間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VLとVcom間に出力する。この実施の形態では、整流回路A1の高圧側MOSFETと低圧側MOSFETの接続点からの出力電流を検出する電流センサCT1を設け、検出電流に応じて整流用ゲート信号Gate1L、Gate1Hを生成するため、整流回路A1のMOSFETは寄生ダイオードが導通する期間でオンさせることができる。このため、ゲート信号における整流用パルスを、各駆動用パルスの立ち上がりタイミングからLC直列体LC12、LC13、LC14の共振周期の1/2の期間tの範囲内で確実に発生させることができる。そして期間tで電流が流れた後、電流は遮断され逆流しない。このため、LC直列体LC12、LC13、LC14の共振現象を効果的に利用でき、しかも整流回路A1にMOSFETを用いたことで導通損失が低減できるため、変換効率の高いDC/DC電力変換装置が実現できる。なお、閾値電圧VtL、VtHを適切に設定することで、整流用パルスをMOSFETの導通期間tと概一致させることができ、導通損失を最小にできる。また、この実施の形態においても、駆動用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hと整流用ゲート信号Gate1L、Gate1Hとを別々に生成する様にしたため、整流回路A1のMOSFETを駆動用インバータ回路A2~A4のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いDC/DC電力変換装置が確実に実現できる。また、上記実施の形態5では、整流回路A1の高圧側MOSFETと低圧側MOSFETの接続点からの出力電流を検出したが、電流センサCT1の検出電流と各コンデンサCr12~Cr14に流れる電流とは、振幅値は異なるが位相はほぼ一致している。このため、整流回路A1に接続されるコンデンサCr12~Cr14に流れる電流を電流センサCT1の出力から検出することができ、上記実施の形態5と同様に整流回路A1の整流用ゲート信号を生成することで、同様の効果が得られる。なお、上記実施の形態4ではV1⇒V2の昇圧形DC/DC電力変換装置について示し、上記実施の形態5ではV2⇒V1の降圧形DC/DC電力変換装置について示したが、図1で示した回路構成に電流検出手段としての電流センサCT1、CT2、CT3、CT4を備え、上記実施の形態4、5の機能を併せ持つ双方向のエネルギ移行を実現することもできる。この場合、検出電流を用いて昇圧動作用の整流用ゲート信号を生成する回路と降圧動作用の整流用ゲート信号を生成する回路とを備え、昇圧時と降圧時とでゲート信号を切り替える。また、上記実施の形態4、5では、高圧側MOSFETと低圧側MOSFETの接続点とLC直列体との間の配線に電流センサを配置して電流を検出しているが、各MOSFETを流れる電流を電流センサにより検出してもよい。実施の形態6.上記実施の形態4、5では、各回路A1~A4の中間端子高圧側MOSFETと低圧側MOSFETの接続点からの出力電流を電流センサCT1~CT4により検出し、検出電流に応じて整流用ゲート信号を生成したが、この実施の形態では、エネルギ移行用のコンデンサCrに流れる電流を直接検出する。上述したように、各LC直列体LC12、LC13、LC14は、回路A1と他の回路との間で中間端子間に接続されているため、各コンデンサCrに流れる電流と上記実施の形態4での電流センサCT2~CT4の検出電流とはほぼ一致し、上記実施の形態5での電流センサCT1の検出電流とは振幅値は異なるが位相はほぼ一致している。このため、各コンデンサCrに流れる電流を検出し、この検出電流に応じて上記実施の形態4、5と同様に整流用ゲート信号を生成することができる。図9は、この実施の形態によるDC/DC電力変換装置の部分回路図で、例えば、LC直列体LC12のコンデンサCr12に流れる電流を検出するための回路を示す。図に示すように、コンデンサCr12の回路A2側の電圧を分圧して取り出した電圧Vaと、回路A1側の電圧を分圧して取り出した電圧Vbの差電圧を微分することにより、コンデンサCr12に流れる電流を検出する。検出された電流信号は、信号CT12sigとして出力される。このように出力される電流信号CT12sigに基づいて、上記実施の形態4、5での電流センサCT1~CT4の出力信号と同様に整流用ゲート信号を生成することができ、同様の効果が得られる。上記実施の形態6では、コンデンサCrに流れる電流を検出したが、インダクタLrに流れる電流を検出しても良い。なお、コンデンサCrの電流とインダクタLrの電流は、どちらもLC直列体に流れる電流で同じである。例えば、LC直列体LC12のインダクタLr12に流れる電流を検出するための回路を図10に示す。図に示すように、インダクタLr12の回路A2側の電圧を分圧して取り出した電圧Vcと、回路A1側の電圧を分圧して取り出した電圧Vdの差電圧を積分することにより、インダクタLr12に流れる電流を検出する。検出された電流信号は、信号CT12sigとして出力される。そして、上記実施の形態6と同様に整流用ゲート信号を生成することができ、同様の効果が得られる。なお、上記実施の形態では、LC直列体LC12に流れる電流の検出について説明したが、他のLC直列体LC13、LC14を流れる電流も同様に検出でき、この電流信号に基づいて整流用ゲート信号を生成することができる。実施の形態7.次に、この発明の実施の形態7によるDC/DC電力変換装置を図について説明する。図11はこの発明の実施の形態7によるDC/DC電力変換装置の回路構成を示す。この実施の形態7では、電圧端子VLとVcom間の電圧V1から電圧端子VHとVcom間の電圧V2へエネルギを移行する昇圧形のDC/DC電力変換装置について示す。上記実施の形態1と同様に、電圧V2は電圧V1の約4倍となっており、V1は50V、V2は約200Vとする。この実施の形態では図11に示すように、図1で示した上記実施の形態1によるDC/DC電力変換装置における回路A1~A4の替わりに、回路A1a~A4aを用い、回路A1aは回路A1と同様の構成、回路A2a~A4aは、2つのMOSFETMos2L、Mos2HMos3L、Mos3HMos4L、Mos4HをそれぞれダイオードDi2L、Di2HDi3L、Dis3HDi4L、Di4Hに置き換えている。即ち、駆動用インバータ回路A1aは、低圧側素子、高圧側素子としての2つのMOSFETMos1L、Mos1Hを直列接続して平滑コンデンサCs1の両端子間に接続して構成される。また整流回路A2a~A4aは、低圧側素子、高圧側素子としてのそれぞれ2つのダイオードDi2L、Di2HDi3L、Di3HDi4L、Di4Hを直列接続して各平滑コンデンサCs2、Cs3、Cs4の両端子間に接続して構成される。これに伴い、MOSFETを駆動するためのゲート駆動回路111、フォトカプラ121H、121L、電源Vs1、ゲート信号Gate1H、Gate1Lは、MOSFETMos1L、Mos1Hに対するもの以外は削除され、この場合、制御回路から駆動用ゲート信号Gate1H、Gate1Lのみが出力される。その他の構成は、図1で示した上記実施の形態1と同じである。次に、動作について説明する。平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、LC直列体LC12、LC13、LC14のコンデンサCrの容量値と比較して十分大きな値に設定される。電圧端子VL-Vcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VH-Vcom間に出力するため、電圧端子VH-Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に/3の電圧が充電されている。駆動用インバータ回路A1aは、電圧端子VL-Vcom間に入力されるエネルギを、MOSFETMos1L、Mos1Hのオンオフ動作により高電圧側に送り、整流回路A2a~A4aは、駆動用インバータ回路A1aで駆動された電流を整流し、エネルギを高電圧側へ移行する。駆動用ゲート信号Gate1H、Gate1Lは、上記実施の形態1と同様に生成されるが、上記実施の形態1では整流回路内のMOSFETを流れていた電流が、この実施の形態では整流回路A2a~A4a内のダイオードを流れるため、導通損失が発生するものであるが、上記実施の形態1と同様の昇圧動作により、LC直列体LC12、LC13、LC14の共振現象を効果的に利用でき、変換効率の高いDC/DC電力変換装置が実現できる。また、各LC直列体LC12、LC13、LC14に流れる電流I12、I13、I14も上記実施の形態1の場合とほぼ同様である。即ち、この実施の形態においても、上記実施の形態1と同様に、駆動用インバータ回路A1aと他の各整流回路A2a~A4aとの中間端子間にLC直列体LC12、LC13、LC14を接続したため、エネルギ移行用のLC直列体LC12、LC13、LC14に流れる電流を低減でき、各LC直列体LC12、LC13、LC14内のインダクタLr、コンデンサCrの電流定格を低減でき、インダクタLrとコンデンサCrを小形化することができる。実施の形態8.次に、この発明の実施の形態8によるDC/DC電力変換装置を図について説明する。図12はこの発明の実施の形態8によるDC/DC電力変換装置の回路構成を示す。この実施の形態8では、電圧端子VH、Vcom間の電圧V2から電圧端子VL、Vcom間の電圧V1へエネルギを移行する降圧形のDC/DC電力変換装置について示す。上記実施の形態2と同様に、電圧V2は電圧V1の約4倍となっており、V1は50V、V2は約200Vとする。この実施の形態では図12に示すように、図1で示した上記実施の形態2によるDC/DC電力変換装置における回路A1~A4の替わりに、回路A1b~A4bを用い、回路A2b~A4bは回路A2~A4と同様の構成、回路A1bは、2つのMOSFETMos1L、Mos1HをそれぞれダイオードDi1L、Di1Hに置き換えている。即ち、駆動用インバータ回路A2b~A4bは、低圧側素子、高圧側素子としてのそれぞれ2つのMOSFETを直列接続して平滑コンデンサCs2、Cs3、Cs4の両端子間に接続して構成される。また整流回路A1bは、低圧側素子、高圧側素子としての2つのダイオードDi1L、Di1Hを直列接続して平滑コンデンサCs1の両端子間に接続して構成される。これに伴い、図1における回路A1内のMOSFETを駆動するためのゲート駆動回路111、フォトカプラ121H、121L、電源Vs1、ゲート信号Gate1H、Gate1Lは削除され、この場合、制御回路から駆動用ゲート信号Gate2H~Gate4H、Gate2L~Gate4Lのみが出力される。その他の構成は、図1で示した上記実施の形態2と同じである。駆動用ゲート信号Gate2H~Gate4H、Gate2L~Gate4Lは、上記実施の形態2と同様に生成されるが、上記実施の形態2では整流回路内のMOSFETを流れていた電流が、この実施の形態では整流回路A1b内のダイオードを流れるため、導通損失が発生するものであるが、上記実施の形態2と同様の降圧動作により、LC直列体LC12、LC13、LC14の共振現象を効果的に利用でき、変換効率の高いDC/DC電力変換装置が実現できる。また、各LC直列体LC12、LC13、LC14に流れる電流I12、I13、I14も上記実施の形態2の場合とほぼ同様である。即ち、この実施の形態においても、上記実施の形態2と同様に、整流回路A1bと他の各駆動用インバータ回路A2b~A4bとの中間端子間にLC直列体LC12、LC13、LC14を接続したため、エネルギ移行用のLC直列体LC12、LC13、LC14に流れる電流を低減でき、各LC直列体LC12、LC13、LC14内のインダクタLr、コンデンサCrの電流定格を低減でき、インダクタLrとコンデンサCrを小形化することができる。実施の形態9.次に、この発明の実施の形態9によるDC/DC電力変換装置を説明する。図13、図14はこの発明の実施の形態9によるDC/DC電力変換装置の回路構成を示すもので、特に図13は主要部を示し、図14はゲート信号生成部を示す。この実施の形態9では、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHhとVHl間に出力する機能を有する昇圧形のDC/DC電力変換装置について示す。電圧V2は電圧V1の約4倍となっており、ここではV1は50V、V2は約200Vとする。図13に示すように、図1にて示した上記実施の形態1における回路A1~A4とMOSFETおよび平滑コンデンサの構成が同じ回路A1~A4を用い、回路間に配設されるLC直列体および電圧端子の接続構成を異なるものとしている。即ち、低電圧側の正極電圧端子VLは平滑コンデンサCs3とCs4の接続点に接続され、接地された低電圧側の負極電圧端子Vcomは平滑コンデンサCs2とCs3の接続点に接続されている。また、高電圧側の正極電圧端子VHhは平滑コンデンサCs4の高電圧側端子に接続され、高電圧側の負極電圧端子VHlは平滑コンデンサCs1の低電圧側端子に接続されている。そして、所定の1回路となる回路A3と他の各回路A1、A2、A4との中間端子間に、コンデンサCr13、Cr23、Cr34およびインダクタLr13、Lr23、Lr34の直列体で構成されエネルギ移行素子として機能するLC直列体LC13、LC23、LC34を接続する。各段のインダクタLrとコンデンサCrのインダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。なお、各MOSFETは、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETである。回路A3は、電圧端子VL-Vcom間に入力されるエネルギを、MOSFETMos3L、Mos3Hのオンオフ動作により高電圧側と低電圧側に送る駆動用インバータ回路に用いられる。また、回路A1、A2、A4は、駆動用インバータ回路A3で駆動された電流を整流し、エネルギを移行する整流回路として用いられる。図14に示すように、ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hは、ゲート信号生成部となる制御回路13cにて生成される。制御回路13cには、駆動用インバータ回路A3を駆動するための駆動用ゲート信号Gate3L、Gate3Hを生成する駆動用ゲート信号生成部130Aと、整流回路A1、A2、A4を駆動するための整流用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate4L、Gate4Hを生成する整流用ゲート信号生成部130Bを有している。この場合、マイクロコンピュータ等の信号処理回路において、駆動用ゲート信号および整流用ゲート信号を生成している。次に動作について説明する。平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、LC直列体のコンデンサCr13、Cr23、Cr34の容量値と比較して十分大きな値に設定される。上述したように、電圧端子VL-Vcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHh-VHl間に出力するため、電圧端子VHh-VHl間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs3には電圧V1の電圧が充電されており、平滑コンデンサCs1、Cs2、Cs4には平均的に/3の電圧が充電されている。駆動用ゲート信号Gate3L、Gate3Hは、上記実施の形態1の駆動用ゲート信号Gate1L、Gate1Hと同様に、LrとCrによるLC直列共振にて定まる共振周期2tよりもやや大きな周期Tでディーティー約50のオンオフ信号である。また、整流用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate4L、Gate4Hの各パルスは、上記実施の形態1における整流用ゲート信号Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hと同様に、駆動用ゲート信号の各パルスと立ち上がりが一致すると共に立ち下がりタイミングが所定時間τH、τL早くなっている図3参照。各回路A1~A4の低圧側MOSFETであるMos1L、Mos2L、Mos3L、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs3に蓄えられた一部のエネルギがコンデンサCr34に、コンデンサCr23、Cr13に充電されたエネルギが平滑コンデンサCs2、Cs1に、以下に示す経路で移行する。なお、Mos1L、Mos2L、Mos4Lでは、整流用パルスがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、LC直列体LC13、LC23、LC34の共振周期の1/2の期間tで電流が流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。Cs3⇒Mos4L⇒Lr34⇒Cr34⇒Mos3LCr23⇒Lr23⇒Mos3L⇒Cs2⇒Mos2LCr13⇒Lr13⇒Mos3L⇒Cs2⇒Cs1⇒Mos1L次いで、各回路A1~A4の高圧側MOSFETであるMos1H、Mos2H、Mos3H、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr34に充電されたエネルギが平滑コンデンサCs4に、平滑コンデンサCs2、Cs3に蓄えられた一部のエネルギがコンデンサCr13、Cr23に、以下に示す経路で移行する。なお、Mos1H、Mos2H、Mos4Hでは、整流用パルスがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、LC直列体LC13、LC23、LC34の共振周期の1/2の期間tで電流が流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。Cr34⇒Lr34⇒Mos4H⇒Cs4⇒Mos3HCs3⇒Mos3H⇒Lr23⇒Cr23⇒Mos2HCs2⇒Cs3⇒Mos3H⇒Lr13⇒Cr13⇒Mos1Hこのように、コンデンサCr13、Cr23、Cr34の充放電により、平滑コンデンサCs3から平滑コンデンサCs1、Cs2、Cs4にエネルギを移行する。そして、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHhとVHl間に出力する。また、各コンデンサCr13、Cr23、Cr34には、インダクタLr13、Lr23、Lr34が直列に接続されてLC直列体LC13、LC23、LC34を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。また、この実施の形態では、平滑コンデンサCs1の両端子に入力端子となる低電圧側の電圧端子VL、Vcomが接続された駆動用インバータ回路A3と整流回路である他の各回路A1、A2、A4との間に、LC直列体LC13、LC23、LC34を接続した。このため、上記実施の形態1と同様に、各LC直列体LC13、LC23、LC34を流れる電流値を最小のものと等しくして、該電流値を低減できる。このため、エネルギ移行用のLC直列体LC13、LC23、LC34のインダクタLr、コンデンサCrの電流定格を低減でき、インダクタLrとコンデンサCrを小形化することができる。また、上記実施の形態1では、低電圧側電圧端子VL、Vcomを平滑コンデンサCs1の両端子に接続したが、この実施の形態では、他の回路に挟まれた中間に位置する回路A3の平滑コンデンサCs3の両端子に接続して、電圧V1を平滑コンデンサCs3の端子間に入力する。上記実施の形態1におけるLC直列体LC12、LC13、LC14のコンデンサCr12、Cr13、Cr14の電圧をV12r、V13r、V14rとし、この実施の形態におけるLC直列体LC13、LC23、LC34のコンデンサCr13、Cr23、Cr34の電圧をV13、V23、V34とすると、V12r:V13r:V14r=1:2:3V34:V13:V23=1:2:1V34=V23=V12rとなる。このように、低電圧側電圧端子VL、Vcomを他の回路に挟まれた中間に位置する回路A3の平滑コンデンサCs3の両端子に接続することで、この実施の形態のコンデンサCr23の電圧は、実施の形態1のコンデンサCr14の電圧の1/3となる。このように、LC直列体LC13、LC23、LC34のコンデンサCr13、Cr23、Cr34の電圧を低減することにより、上記実施の形態1よりもコンデンサCr13、Cr23、Cr34の電圧定格を低下させ、コンデンサをさらに小型化できる。また、この実施の形態では、整流回路A1、A2、A4にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。また、整流回路A1、A2、A4のMOSFETは、駆動用インバータ回路A3のMOSFETと同時にオン状態とし、期間tの範囲内で駆動用インバータ回路A3のMOSFETより早くオフ状態とする。整流回路A1、A2、A4のMOSFETのオン期間を該MOSFETの導通期間tと一致させると導通損失を最小にできるが、上記のようにMOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。また整流用ゲート信号を、駆動用ゲート信号の立ち上がりタイミングから期間tの範囲内で発生させるため、LC直列体LC13、LC23、LC34の共振周期の1/2の期間tで電流が流れた後、電流は遮断され逆流しない。このため、LC直列体LC13、LC23、LC34の共振現象を効果的に利用でき、しかもMOSFETを用いたことで導通損失が低減できるため、変換効率の高いDC/DC電力変換装置が実現できる。また、制御回路13cに、駆動用ゲート信号生成部130Aと整流用ゲート信号生成部130Bとを有して、駆動用ゲート信号Gate3L、Gate3Hと整流用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate4L、Gate4Hとを別々に生成する様にしたため、整流回路A1、A2、A4のMOSFETを駆動用インバータ回路A3のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いDC/DC電力変換装置が確実に実現できる。なお、この実施の形態9では、駆動用インバータ回路A3のゲート信号と整流回路A1、A2、A4のゲート信号を制御回路13cにおいて生成したが、上記実施の形態4~6のように、コンデンサCrに流れる電流を検出して整流回路A1、A2、A4のゲート信号を生成してもよい。実施の形態10.上記実施の形態9では、電圧V1を、約4倍の電圧V2に昇圧する昇圧形のDC/DC電力変換装置について示したが、この実施の形態では、電圧V2から電圧V1に降圧する降圧形のDC/DC電力変換装置について示す。この実施の形態によるDC/DC電力変換装置の回路構成の主要部は図13で示す回路構成と同様であるが、この場合、回路A1、A2、A4を駆動用インバータ回路に、回路A3を整流回路に用いる。また、ゲート信号生成部である制御回路13dは、図15に示す。なお、この場合、平滑コンデンサCs3の両端子に接続される電圧端子VL、Vcomは、平滑コンデンサCs3の端子間から電圧V1を出力する出力用端子となり、負荷が接続される。図15に示すように、ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hは、制御回路13dにて生成される。制御回路13dには、駆動用インバータ回路A1、A2、A4を駆動するための駆動用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate4L、Gate4Hを生成する駆動用ゲート信号生成部130Aと、整流回路A3を駆動するための整流用ゲート信号Gate3L、Gate3Hを生成する整流用ゲート信号生成部130Bを有している。なお、この実施の形態においてもマイクロコンピュータ等の信号処理回路において、駆動用ゲート信号および整流用ゲート信号を生成している。次に動作について説明する。平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、LC直列体のコンデンサCr13、Cr23、Cr34の容量値と比較して十分大きな値に設定される。電圧端子VHh-VHl間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VL-Vcom間に出力するため、電圧端子VL-Vcom間に負荷が接続され、電圧V2は4×V1よりも高い値となっている。駆動用ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate4L、Gate4Hは、LrとCrによるLC直列共振にて定まる共振周期2tよりもやや大きな周期Tでディーティー約50のオンオフ信号である。整流用ゲート信号Gate3L、Gate3Hは、駆動用ゲート信号と立ち上がりが一致すると共に立ち下がりタイミングが所定時間τH、τL早くなっている。各回路A1~A4の高圧側MOSFETであるMos1H、Mos2H、Mos3H、Mos4Hがオン状態となると、電圧差があるため、平滑コンデンサCs4に蓄えられた一部のエネルギがコンデンサCr34に、コンデンサCr23、Cr13に充電されたエネルギが平滑コンデンサCs2、Cs3に、以下に示す経路で移行する。なお、Mos3Hでは、整流用パルスがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、LC直列体LC13、LC23、LC34の共振周期の1/2の期間tで電流が流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。Cs4⇒Mos4H⇒Lr34⇒Cr34⇒Mos3HCr23⇒Lr23⇒Mos3H⇒Cs3⇒Mos2HCr13⇒Lr13⇒Mos3H⇒Cs3⇒Cs2⇒Mos1H次いで、各回路A1~A4の低圧側MOSFETであるMos1L、Mos2L、Mos3L、Mos4Lがオン状態となると、電圧差があるため、コンデンサCr34に充電されたエネルギが平滑コンデンサCs3に、平滑コンデンサCs1、Cs2に蓄えられた一部のエネルギがコンデンサCr13、Cr23に、以下に示す経路で移行する。なお、Mos3Lでは、整流用パルスがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、LC直列体LC13、LC23、LC34の共振周期の1/2の期間tで電流が流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。Cr34⇒Lr34⇒Mos4L⇒Cs3⇒Mos3LCs2⇒Mos3L⇒Lr23⇒Cr23⇒Mos2LCs1⇒Cs2⇒Mos3L⇒Lr13⇒Cr13⇒Mos1Lこのように、コンデンサCr13、Cr23、Cr34の充放電により、平滑コンデンサCs1、Cs2、Cs4から平滑コンデンサCs3にエネルギを移行する。そして、電圧端子VHhとVHl間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VLとVcom間に出力する。また、各コンデンサCr13、Cr23、Cr34には、インダクタLr13、Lr23、Lr34が直列に接続されてLC直列体を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。また、この実施の形態においても、上記実施の形態9と同様に、各LC直列体LC13、LC23、LC34を流れる電流値を最小のものと等しくして、該電流値を低減できる。このため、エネルギ移行用のLC直列体LC13、LC23、LC34のインダクタLr、コンデンサCrの電流定格を低減でき、インダクタLrとコンデンサCrを小形化することができる。また、出力用端子となる電圧端子VL、Vcomを他の回路に挟まれた中間に位置する回路A3の平滑コンデンサCs3の両端子に接続しているため、上記実施の形態9と同様に、LC直列体LC13、LC23、LC34のコンデンサCr13、Cr23、Cr34の電圧定格を低減でき、コンデンサをさらに小型化できる。また、整流回路A3のMOSFETは、駆動用インバータ回路A1、A2、A4のMOSFETと同時にオン状態とし、期間tの範囲内で駆動用インバータ回路A1、A2、A4のMOSFETより早くオフ状態とする。整流回路A3のMOSFETのオン期間を該MOSFETの導通期間tと一致させると導通損失を最小にできるが、上記のようにMOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。また、この実施の形態においても、整流用ゲート信号のパルスを、駆動用ゲート信号のパルスの立ち上がりタイミングから期間tの範囲内で発生させるため、LC直列体LC13、LC23、LC34の共振周期の1/2の期間tで電流が流れた後、電流は遮断され逆流しない。このため、LC直列体LC13、LC23、LC34の共振現象を効果的に利用でき、しかも整流回路A3にMOSFETを用いたことで導通損失が低減できるため、変換効率の高いDC/DC電力変換装置が実現できる。また、駆動用ゲート信号と整流用ゲート信号とを別々に生成する様にしたため、整流回路A3のMOSFETを駆動用インバータ回路A1、A2、A4のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いDC/DC電力変換装置が確実に実現できる。なお、この実施の形態10においても、上記実施の形態4~6のように、コンデンサCrに流れる電流を検出して整流回路A3のゲート信号を形成してもよい。また、上記実施の形態9、10では、入出力用の電圧端子VL、Vcomを平滑コンデンサCs3の両端子に接続したが、平滑コンデンサCs2の両端子に接続しても良く、上記実施の形態9、10と同様の効果が得られる。さらに、整流回路の段数を増やした場合においても、他の回路に挟まれた中間に位置する回路の平滑コンデンサCsの両端子に電圧端子VL、Vcomを接続しても同様の効果が得られる。実施の形態11.上記実施の形態9ではV1⇒V2の昇圧形DC/DC電力変換装置について示し、上記実施の形態10ではV2⇒V1の降圧形DC/DC電力変換装置について示したが、この実施の形態では、上記実施の形態9、10の機能を併せ持って双方向のエネルギ移行を実現する昇降圧形のDC/DC電力変換装置について示す。この実施の形態によるDC/DC電力変換装置の回路構成の主要部は、上記実施の形態9、10と同様に図13で示す回路構成のもので、この場合、昇圧時には回路A3を駆動用インバータ回路に、回路A1、A2、A4を整流回路に用い、降圧時には回路A3を駆動用インバータ回路に、回路A1、A2、A4を整流回路に用いる。この場合、電圧端子VL、Vcom、VHh、VHlの電圧を制御回路に入力し、上記実施の形態3と同様に、電圧端子の電圧に基づいて整流用ゲート信号と駆動用ゲート信号とを制御回路にて切り替えることにより、昇降圧形のDC/DC電力変換装置を実現する。また、上記実施の形態5で示したように、検出電流を用いて昇圧動作用の整流用ゲート信号を生成する回路と降圧動作用の整流用ゲート信号を生成する回路とを備え、整流用ゲート信号と駆動用ゲート信号とを切り替えることによっても、昇降圧形のDC/DC電力変換装置を実現できる。実施の形態12.次に、この発明の実施の形態12によるDC/DC電力変換装置を図について説明する。図16はこの発明の実施の形態12によるDC/DC電力変換装置の回路構成を示す。この実施の形態12では、電圧端子VLとVcom間の電圧V1から電圧端子VHhとVHl間の電圧V2へエネルギを移行する昇圧形のDC/DC電力変換装置について示す。上記実施の形態9と同様に、電圧V2は電圧V1の約4倍となっており、V1は50V、V2は約200Vとする。図16に示すように、図13で示した上記実施の形態9によるDC/DC電力変換装置における回路A1~A4の替わりに、回路A1c~A4cを用い、回路A3cは回路A3と同様の構成、回路A1c、A2c、A4cは、2つのMOSFETMos1L、Mos1HMos2L、Mos2HMos4L、Mos4HをそれぞれダイオードDi1L、Di1HDi2L、Di2HDi4L、Di4Hに置き換えている。即ち、駆動用インバータ回路A3cは、低圧側素子、高圧側素子としての2つのMOSFETMos3L、Mos3Hを直列接続して平滑コンデンサCs3の両端子間に接続して構成される。また整流回路A1c、A2c、A4cは、低圧側素子、高圧側素子としてのそれぞれ2つのダイオードDi1L、Di1HDi2L、Di2HDi4L、Di4Hを直列接続して各平滑コンデンサCs1、Cs2、Cs4の両端子間に接続して構成される。これに伴い、MOSFETを駆動するためのゲート駆動回路113、フォトカプラ123H、123L、電源Vs3、ゲート信号Gate3H、Gate3Lは、MOSFETMos3L、Mos3Hに対するもの以外は削除され、この場合、制御回路から駆動用ゲート信号Gate3H、Gate3Lのみが出力される。その他の構成は、図13で示した上記実施の形態9と同じである。次に、動作について説明する。駆動用インバータ回路A3cは、電圧端子VL-Vcom間に入力されるエネルギを、MOSFETMos3L、Mos3Hのオンオフ動作により高電圧側に送り、整流回路A1c、A2c、A4cは、駆動用インバータ回路A3cで駆動された電流を整流し、エネルギを高電圧側へ移行する。駆動用ゲート信号Gate3H、Gate3Lは、上記実施の形態9と同様に生成されるが、上記実施の形態9では整流回路内のMOSFETを流れていた電流が、この実施の形態では整流回路A1c、A2c、A4c内のダイオードを流れるため、導通損失が発生するものであるが、上記実施の形態9と同様の昇圧動作により、LC直列体LC13、LC23、LC34の共振現象を効果的に利用でき、変換効率の高いDC/DC電力変換装置が実現できる。また、各LC直列体LC13、LC23、LC34に流れる電流およびコンデンサCr13、Cr23、Cr34の電圧も上記実施の形態9の場合とほぼ同様である。即ち、この実施の形態においても、上記実施の形態9と同様に、各LC直列体LC13、LC23、LC34を流れる電流値を最小のものと等しくして、該電流値を低減できる。このため、エネルギ移行用のLC直列体LC13、LC23、LC34のインダクタLr、コンデンサCrの電流定格を低減でき、インダクタLrとコンデンサCrを小形化することができる。また、出力用端子となる電圧端子VL、Vcomを他の回路に挟まれた中間に位置する回路A3の平滑コンデンサCs3の両端子に接続しているため、上記実施の形態9と同様に、LC直列体LC13、LC23、LC34のコンデンサCr13、Cr23、Cr34の電圧定格を低減でき、コンデンサをさらに小型化できる。実施の形態13.次に、この発明の実施の形態13によるDC/DC電力変換装置を図について説明する。図17はこの発明の実施の形態13によるDC/DC電力変換装置の回路構成を示す。この実施の形態13では、電圧端子VHh、VHl間の電圧V2から電圧端子VL、Vcom間の電圧V1へエネルギを移行する降圧形のDC/DC電力変換装置について示す。上記実施の形態10と同様に、電圧V2は電圧V1の約4倍となっており、V1は50V、V2は約200Vとする。この実施の形態では図17に示すように、図13で示した上記実施の形態10によるDC/DC電力変換装置における回路A1~A4の替わりに、回路A1d~A4dを用い、回路A1d、A2d、A4dは回路A1、A2、A4と同様の構成、回路A3dは、2つのMOSFETMos3L、Mos3HをそれぞれダイオードDi3L、Di3Hに置き換えている。即ち、駆動用インバータ回路A1d、A2d、A4dは、低圧側素子、高圧側素子としてのそれぞれ2つのMOSFETを直列接続して平滑コンデンサCs1、Cs2、Cs4の両端子間に接続して構成される。また整流回路A3dは、低圧側素子、高圧側素子としての2つのダイオードDi3L、Di3Hを直列接続して平滑コンデンサCs3の両端子間に接続して構成される。これに伴い、図13における回路A3内のMOSFETを駆動するためのゲート駆動回路113、フォトカプラ123H、123L、電源Vs3、ゲート信号Gate3H、Gate3Lは削除され、この場合、制御回路から駆動用ゲート信号Gate1H、Gate2H、Gate4H、Gate1L、Gate2L、Gate4Lのみが出力される。その他の構成は、図13で示した上記実施の形態10と同じである。駆動用ゲート信号Gate1H、Gate2H、Gate4H、Gate1L、Gate2L、Gate4Lは、上記実施の形態10と同様に生成されるが、上記実施の形態10では整流回路内のMOSFETを流れていた電流が、この実施の形態では整流回路A3d内のダイオードを流れるため、導通損失が発生するものであるが、上記実施の形態10と同様の降圧動作により、LC直列体LC13、LC23、LC34の共振現象を効果的に利用でき、変換効率の高いDC/DC電力変換装置が実現できる。また、各LC直列体LC13、LC23、LC34に流れる電流およびコンデンサCr13、Cr23、Cr34の電圧も上記実施の形態10の場合とほぼ同様である。即ち、この実施の形態においても、上記実施の形態10と同様に、各LC直列体LC13、LC23、LC34を流れる電流値を最小のものと等しくして、該電流値を低減できる。このため、エネルギ移行用のLC直列体LC13、LC23、LC34のインダクタLr、コンデンサCrの電流定格を低減でき、インダクタLrとコンデンサCrを小形化することができる。また、出力用端子となる電圧端子VL、Vcomを他の回路に挟まれた中間に位置する回路A3の平滑コンデンサCs3の両端子に接続しているため、上記実施の形態9と同様に、LC直列体LC13、LC23、LC34のコンデンサCr13、Cr23、Cr34の電圧定格を低減でき、コンデンサをさらに小型化できる。実施の形態14.次に、この発明の実施の形態14によるDC/DC電力変換装置を説明する。図18、図19は、この発明の実施の形態14によるDC/DC電力変換装置の回路構成を示すもので、特に図18は主要部を示し、図19はゲート信号生成部を示す。この実施の形態14では、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHhとVHl間に出力する機能を有する昇圧形のDC/DC電力変換装置について示す。この実施の形態では、図18に示すように、図1にて示した上記実施の形態1による回路構成と電圧端子の位置が異なっている。低電圧側の正極電圧端子VLは平滑コンデンサCs3とCs4の接続点に接続され、接地された低電圧側の負極電圧端子Vcomは平滑コンデンサCs2とCs3の接続点に接続されている。また、高電圧側の正極電圧端子VHhは平滑コンデンサCs4の高電圧側端子に接続され、高電圧側の負極電圧端子VHlは平滑コンデンサCs1の低電圧側端子に接続されている。即ち、上記実施の形態1では、低電圧側電圧端子VL、Vcomを平滑コンデンサCs1の両端子に接続したが、この実施の形態では、他の回路に挟まれた中間に位置する回路A3の平滑コンデンサCs3の両端子に接続して、電圧V1を平滑コンデンサCs3の端子間に入力する。その他の回路構成は、上記実施の形態1と同様であり、各段のLC直列体LC12、LC13、LC14におけるインダクタLrとコンデンサCrのインダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。回路A3およびA2は、電圧端子VL-Vcom間に入力されるエネルギを、MOSFETMos3L、Mos3HMos2L、Mos2Hのオンオフ動作により高電圧側と低電圧側に送る駆動用インバータ回路に用いられる。また、回路A4は、駆動用インバータ回路A3、A2で駆動された電流を整流し、エネルギを移行する整流回路として用いられる。回路A1は、駆動用インバータ回路としての役割と、整流回路としての役割の両方を有しているが、後述する駆動用ゲート信号で駆動するため、ここでは駆動用インバータ回路と称す。図19に示すように、ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hは、ゲート信号生成部となる制御回路13eにて生成される。制御回路13eには、駆動用インバータ回路A3、A2、A1を駆動するための駆動用ゲート信号Gate3L、Gate3H、Gate2L、Gate2H、Gate1L、Gate1H、を生成する駆動用ゲート信号生成部130Aと、整流回路A4を駆動するための整流用ゲート信号Gate4L、Gate4Hを生成する整流用ゲート信号生成部130Bを有している。この場合、マイクロコンピュータ等の信号処理回路において、駆動用ゲート信号および整流用ゲート信号を生成している。次に動作について説明する。平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、LC直列体のコンデンサCr12、Cr13、Cr14の容量値と比較して十分大きな値に設定される。上述したように、電圧端子VL-Vcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHh-VHl間に出力するため、電圧端子VHh-VHl間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs3には電圧V1の電圧が充電されており、平滑コンデンサCs1、Cs2、Cs4には平均的に/3の電圧が充電されている。駆動用ゲート信号Gate3L、Gate3H、Gate2L、Gate2H、Gate1L、Gate1Hは、LrとCrによるLC直列共振にて定まる共振周期2tとほぼ同じ周期Tでディーティー約50のオンオフ信号である。また、整流用ゲート信号Gate4L、Gate4Hのパルスは、上記実施の形態1における整流用ゲート信号と同様に、駆動用ゲート信号の各パルスと立ち上がりが一致すると共に立ち下がりタイミングが所定時間τH、τL早くなっている図3参照。この場合、駆動用インバータ回路である回路A1が整流の役割を有するため、駆動用ゲート信号の周期Tを共振周期2tとほぼ同じとすることにより、回路A1に流れる電流の逆流を防止する。各回路A1~A4の低圧側MOSFETであるMos1L、Mos2L、Mos3L、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs3、Cs2、Cs1に蓄えられた一部のエネルギがコンデンサCr14に、コンデンサCr13、Cr12に充電されたエネルギが平滑コンデンサCs2、Cs1に、以下に示す経路で移行する。なお、Mos4Lでは、整流用パルスがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、LC直列体LC14の共振周期の1/2の期間tで電流が流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。Cs1⇒Cs2⇒Cs3⇒Mos4L⇒Lr14⇒Cr14⇒Mos1LCr13⇒Lr13⇒Mos3L⇒Cs2⇒Cs1⇒Mos1LCr12⇒Lr12⇒Mos2L⇒Cs1⇒Mos1L次いで、各回路A1~A4の高圧側MOSFETであるMos1H、Mos2H、Mos3H、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr14に充電されたエネルギが平滑コンデンサCs4、Cs3、Cs2、Cs1に、平滑コンデンサCs2、Cs3に蓄えられた一部のエネルギがコンデンサCr13、Cr12に、以下に示す経路で移行する。なお、Mos4Hでは、整流用パルスがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、LC直列体LC14の共振周期の1/2の期間tで電流が流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。Cr14⇒Lr14⇒Mos4H⇒Cs4⇒Cs3⇒Cs2⇒Mos1HCs2⇒Cs3⇒Mos3H⇒Lr13⇒Cr13⇒Mos1HCs2⇒Mos2H⇒Lr12⇒Cr12⇒Mos1Hこのように、コンデンサCr12、Cr13、Cr14の充放電により、平滑コンデンサCs3から平滑コンデンサCs1、Cs2、Cs4にエネルギを移行する。そして、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHhとVHl間に出力する。また、各コンデンサCr12、Cr13、Cr14には、インダクタLr12、Lr13、Lr14が直列に接続されてLC直列体LC13、LC13、LC14を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。また、上記実施の形態1と同様に、各LC直列体LC12、LC13、LC14を流れる電流値を最小のものと等しくして、該電流値を低減できる。このため、エネルギ移行用のLC直列体LC12、LC13、LC14のインダクタLr、コンデンサCrの電流定格を低減でき、インダクタLrとコンデンサCrを小形化することができる。また、この実施の形態では、整流回路A4にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。また、整流回路A4のMOSFETは、駆動用インバータ回路A3、A2、A1のMOSFETと同時にオン状態とし、期間tの範囲内で駆動用インバータ回路A3、A2、A1のMOSFETより早くオフ状態とする。整流回路A4のMOSFETのオン期間を該MOSFETの導通期間tと一致させると導通損失を最小にできるが、上記のようにMOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。また整流用ゲート信号を、駆動用ゲート信号の立ち上がりタイミングから期間tの範囲内で発生させるため、LC直列体LC12、LC13、LC14の共振周期の1/2の期間tで電流が流れた後、電流は遮断され逆流しない。このため、LC直列体LC12、LC13、LC14の共振現象を効果的に利用でき、しかもMOSFETを用いたことで導通損失が低減できるため、変換効率の高いDC/DC電力変換装置が実現できる。また、制御回路13eに、駆動用ゲート信号生成部130Aと整流用ゲート信号生成部130Bとを有して、駆動用ゲート信号Gate3L、Gate3H、Gate2L、Gate2H、Gate1L、Gate1Hと整流用ゲート信号Gate4L、Gate4Hとを別々に生成する様にしたため、整流回路A4のMOSFETを駆動用インバータ回路A3、A2、A1のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いDC/DC電力変換装置が確実に実現できる。なお、この実施の形態14では、駆動用インバータ回路A3、A2、A1のゲート信号と整流回路A4のゲート信号を制御回路13eにおいて形成したが、上記実施の形態4~6のように、コンデンサCrに流れる電流を検出して整流回路A4のゲート信号を形成してもよい。実施の形態15.上記実施の形態14では、電圧V1を、約4倍の電圧V2に昇圧する昇圧形のDC/DC電力変換装置について示したが、この実施の形態では、電圧V2から電圧V1に降圧する降圧形のDC/DC電力変換装置について示す。この実施の形態によるDC/DC電力変換装置の回路構成の主要部は図18で示す回路構成と同様であるが、この場合、回路A4を駆動用インバータ回路に、回路A3、A2を整流回路に用いる。回路A1は、駆動用インバータ回路としての役割と、整流回路としての役割の両方を有しているが、後述する駆動用ゲート信号で駆動するため、ここでは駆動用インバータ回路と称す。また、ゲート信号生成部である制御回路13fは、図20に示す。なお、この場合、平滑コンデンサCs3の両端子に接続される電圧端子VL、Vcomは、平滑コンデンサCs3の端子間から電圧V1を出力する出力用端子となり、負荷が接続される。図20に示すように、ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hは、制御回路13fにて生成される。制御回路13fには、駆動用インバータ回路A4、A1を駆動するための駆動用ゲート信号Gate4L、Gate4H、Gate1L、Gate1Hを生成する駆動用ゲート信号生成部130Aと、整流回路A3、A2を駆動するための整流用ゲート信号Gate3L、Gate3H、Gate2L、Gate2Hを生成する整流用ゲート信号生成部130Bを有している。なお、この実施の形態においてもマイクロコンピュータ等の信号処理回路において、駆動用ゲート信号および整流用ゲート信号を生成している。次に動作について説明する。平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、LC直列体のコンデンサCr12、Cr13、Cr14の容量値と比較して十分大きな値に設定される。電圧端子VHh-VHl間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VL-Vcom間に出力するため、電圧端子VL-Vcom間に負荷が接続され、電圧V2は4×V1よりも高い値となっている。駆動用ゲート信号Gate4L、Gate4H、Gate1L、Gate1Hは、LrとCrによるLC直列共振にて定まる共振周期2tとほぼ同じ周期Tでディーティー約50のオンオフ信号である。整流用ゲート信号Gate3L、Gate3H、Gate2L、Gate2Hは、駆動用ゲート信号と立ち上がりが一致すると共に立ち下がりタイミングが所定時間τH、τL早くなっている。この場合、駆動用インバータ回路である回路A1が整流の役割を有するため、駆動用ゲート信号の周期Tを共振周期2tとほぼ同じとすることにより、回路A1に流れる電流の逆流を防止する。各回路A1~A4の高圧側MOSFETであるMos1H、Mos2H、Mos3H、Mos4Hがオン状態となると、電圧差があるため、平滑コンデンサCs4、Cs3、Cs2に蓄えられた一部のエネルギがコンデンサCr14に、コンデンサCr13、Cr12に充電されたエネルギが平滑コンデンサCs3、Cs2に、以下に示す経路で移行する。なお、Mos3H、Mos2Hでは、整流用パルスがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、LC直列体LC13、LC12の共振周期の1/2の期間tで電流が流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。Cs2⇒Cs3⇒Cs4⇒Mos4H⇒Lr14⇒Cr14⇒Mos1HCr13⇒Lr13⇒Mos3H⇒Cs3⇒Cs2⇒Mos1HCr12⇒Lr12⇒Mos2H⇒Cs2⇒Mos1H次いで、各回路A1~A4の低圧側MOSFETであるMos1L、Mos2L、Mos3L、Mos4Lがオン状態となると、電圧差があるため、コンデンサCr14に充電されたエネルギが平滑コンデンサCs3、Cs2、Cs1に、平滑コンデンサCs1、Cs2に蓄えられた一部のエネルギがコンデンサCr13、Cr12に、以下に示す経路で移行する。なお、Mos3L、Mos2Lでは、整流用パルスがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、LC直列体LC13、LC12の共振周期の1/2の期間tで電流が流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。Cr14⇒Lr14⇒Mos4L⇒Cs3⇒Cs2⇒Cs1⇒Mos1LCs1⇒Cs2⇒Mos3L⇒Lr13⇒Cr13⇒Mos1LCs1⇒Mos2L⇒Lr12⇒Cr12⇒Mos1Lこのように、コンデンサCr14、Cr13、Cr12の充放電により、電圧端子VHhとVHl間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VLとVcom間に出力する。また、各コンデンサCr14、Cr13、Cr12には、インダクタLr14、Lr13、Lr12が直列に接続されてLC直列体を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。また、この実施の形態においても、上記実施の形態14と同様に、各LC直列体LC14、LC13、LC12を流れる電流値を最小のものと等しくして、該電流値を低減できる。このため、エネルギ移行用のLC直列体LC14、LC13、LC12のインダクタLr、コンデンサCrの電流定格を低減でき、インダクタLrとコンデンサCrを小形化することができる。また、この実施の形態では、整流回路A3、A2にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。また、整流回路A3、A2のMOSFETは、駆動用インバータ回路A4、A1のMOSFETと同時にオン状態とし、期間tの範囲内で駆動用インバータ回路A4、A1のMOSFETより早くオフ状態とする。整流回路A3、A2のMOSFETのオン期間を該MOSFETの導通期間tと一致させると導通損失を最小にできるが、上記のようにMOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。また、この実施の形態においても、整流用ゲート信号のパルスを、駆動用ゲート信号のパルスの立ち上がりタイミングから期間tの範囲内で発生させるため、LC直列体LC12、LC13、LC14の共振周期の1/2の期間tで電流が流れた後、電流は遮断され逆流しない。このため、LC直列体LC12、LC13、LC14の共振現象を効果的に利用でき、しかも整流回路A3、A2にMOSFETを用いたことで導通損失が低減できるため、変換効率の高いDC/DC電力変換装置が実現できる。また、駆動用ゲート信号と整流用ゲート信号とを別々に生成する様にしたため、整流回路A3、A2のMOSFETを駆動用インバータ回路A4、A1のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いDC/DC電力変換装置が確実に実現できる。なお、この実施の形態15においても、上記実施の形態4~6のようにコンデンサCrに流れる電流を検出して整流回路A3、A2のゲート信号を形成してもよい。また、上記実施の形態14、15では、入出力用の電圧端子VL、Vcomを平滑コンデンサCs3の両端子に接続したが、平滑コンデンサCs2の両端子に接続しても良く、上記実施の形態14、15と同様の効果が得られる。さらに、整流回路の段数を増やした場合においても、他の回路に挟まれた中間に位置する回路の平滑コンデンサCsの両端子に電圧端子VL、Vcomを接続しても同様の効果が得られる。また、上記実施の形態14ではV1⇒V2の昇圧形DC/DC電力変換装置について示し、上記実施の形態15ではV2⇒V1の降圧形DC/DC電力変換装置について示したが、上記実施の形態14、15の機能を併せ持って双方向のエネルギ移行を実現することもできる。この場合、電圧端子VL、Vcom、VHh、VHlの電圧を制御回路に入力し、上記実施の形態3と同様に、電圧端子の電圧に基づいて整流用ゲート信号と駆動用ゲート信号とを制御回路にて切り替えることにより、昇降圧形のDC/DC電力変換装置を実現する。また、上記実施の形態5で示したように、検出電流を用いて昇圧動作用の整流用ゲート信号を生成する回路と降圧動作用の整流用ゲート信号を生成する回路とを備え、整流用ゲート信号と駆動用ゲート信号とを切り替えることによっても、昇降圧形のDC/DC電力変換装置を実現できる。また、上記実施の形態14、15において、各整流回路を、低圧側素子、高圧側素子としてそれぞれ2つのダイオードを直列接続して各平滑コンデンサの両端子間に接続して構成しても良い。その場合、MOSFETを駆動するためのゲート駆動回路、フォトカプラ、電源ゲート信号は、駆動用インバータ回路に対するもの以外は削除され、制御回路から駆動用ゲート信号のみが出力される。整流回路内では電流がダイオードを流れるため、導通損失が発生するものであるが、上記各実施の形態14、15と同様の動作により、LC直列体LC12、LC13、LC14の共振現象を効果的に利用でき、変換効率の高いDC/DC電力変換装置が実現できる。実施の形態16.次に、この発明の実施の形態16によるDC/DC電力変換装置を説明する。図21は、この発明の実施の形態16によるDC/DC電力変換装置の主要部の回路構成を示している。ゲート信号生成部は、実施の形態1で示した図2と同じである。この実施の形態16では、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する機能を有する昇圧形のDC/DC電力変換装置について示す。この実施の形態では、図21に示すように、図1にて示した上記実施の形態1とインダクタLrの配置が異なる。即ち、エネルギ移行用のコンデンサCr12、Cr13、Cr14は、回路A1と他の回路との間で中間端子間に接続されているが、該コンデンサCr12、Cr13、Cr14を充放電する経路に接続されるインダクタLr0、Lr1、Lr2、Lr3、Lr4は、複数のMOSFETを接続する接続線と平滑コンデンサCs1、Cs2、Cs3、Cs4の端子との間に接続される。接続の詳細を説明する。平滑コンデンサCs4の高圧側端子とMos4Hのドレイン端子の間にインダクタLr4、Cs3の高圧側端子とMos3Hのドレイン端子の間にインダクタLr3、Cs2の高圧側端子とMos2Hのドレイン端子の間にインダクタLr2、Cs1の高圧側端子とMos1Hのドレイン端子の間にインダクタLr1、Cs1の低圧側端子とMos1Lのソース端子の間にインダクタLr0がそれぞれ挿入されている。各コンデンサCrの容量値は略等しく、各インダクタLrのインダクタンス値も略等しくなっており、各コンデンサCrの充放電経路において、インダクタLrとコンデンサCrのインダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。この実施の形態では、各コンデンサCrの充放電経路内には、当該コンデンサCrと2個のインダクタLrとが含まれるため、インダクタLrのインダクタンス値をLr、コンデンサCrの容量値をCrとすると、共振周期は、2π2LrCr05で計算される。上記実施の形態1と同様に、回路A1は、電圧端子VL-Vcom間に入力されるエネルギを、MOSFETMos1L、Mos1Hのオンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。回路A2、A3、A4は、駆動用インバータ回路で駆動された電流を整流し、エネルギを移行する整流回路として用いられる。ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hについても、実施の形態1と同様である図3参照。次に動作について説明する。平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、コンデンサCr12、Cr13、Cr14の容量値と比較して十分大きな値に設定される。上述したように、電圧端子VL-Vcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VH-Vcom間に出力するため、電圧端子VH-Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に/3の電圧が充電されている。低圧側MOSFETへのゲート信号の駆動用パルス1bおよび整流用パルス2bにより各回路A1~A4の低圧側MOSFETであるMos1L、Mos2L、Mos3L、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr12、Cr13、Cr14に移行する。なお、Mos2L、Mos3L、Mos4Lでは、整流用パルス2bがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、上記共振周期の1/2の期間tで電流3bが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。Cs1⇒Lr1⇒Mos2L⇒Cr12⇒Mos1L⇒Lr0Cs1⇒Cs2⇒Lr2⇒Mos3L⇒Cr13⇒Mos1L⇒Lr0Cs1⇒Cs2⇒Cs3⇒Lr3⇒Mos4L⇒Cr14⇒Mos1L⇒Lr0次いで、高圧側MOSFETへのゲート信号の駆動用パルス1aおよび整流用パルス2aにより各回路A1~A4の高圧側MOSFETであるMos1H、Mos2H、Mos3H、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr12、Cr13、Cr14に充電されたエネルギが、以下に示す経路で平滑コンデンサCs2、Cs3、Cs4に移行する。なお、Mos2H、Mos3H、Mos4Hでは、整流用パルス2aがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、上記共振周期の1/2の期間tで電流3aが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。Cr12⇒Mos2H⇒Lr2⇒Cs2⇒Lr1⇒Mos1HCr13⇒Mos3H⇒Lr3⇒Cs3⇒Cs2⇒Lr1⇒Mos1HCr14⇒Mos4H⇒Lr4⇒Cs4⇒Cs3⇒Cs2⇒Lr1⇒Mos1Hこのように、コンデンサCr12、Cr13、Cr14の充放電により、平滑コンデンサCs1から平滑コンデンサCs2、Cs3、Cs4にエネルギを移行する。そして、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する。また、各コンデンサCr12、Cr13、Cr14の充放電経路には、2個のインダクタLrLr0~Lr4が直列に接続されているため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。また、上記実施の形態1と同様に、各コンデンサCr、インダクタLrを流れる電流値を低減でき、インダクタLrとコンデンサCrを小形化することができる。また、整流回路A2、A3、A4のMOSFETは、駆動用インバータ回路A1のMOSFETと同時にオン状態とし、期間tの範囲内で駆動用インバータ回路A1のMOSFETより早くオフ状態とする。整流回路A2、A3、A4のMOSFETのオン期間を該MOSFETの導通期間tと一致させると導通損失を最小にできるが、上記のようにMOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。また、この実施の形態においても、整流用ゲート信号のパルスを、駆動用ゲート信号のパルスの立ち上がりタイミングから期間tの範囲内で発生させるため、共振周期の1/2の期間tで電流が流れた後、電流は遮断され逆流しない。このため、インダクタLrとコンデンサCrとによる共振現象を効果的に利用でき、しかも整流回路A2、A3、A4にMOSFETを用いたことで導通損失が低減できるため、変換効率の高いDC/DC電力変換装置が実現できる。また、駆動用ゲート信号と整流用ゲート信号とを別々に生成する様にしたため、整流回路A2、A3、A4のMOSFETを駆動用インバータ回路A1のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いDC/DC電力変換装置が確実に実現できる。なお、この実施の形態16においても、上記実施の形態4~6のように、コンデンサCrに流れる電流を検出して整流回路A2、A3、A4のゲート信号を形成してもよい。この実施の形態16では、エネルギ移行用のコンデンサCrを充放電する経路に接続されるインダクタLr0~Lr4を、複数のMOSFETを接続する接続線と平滑コンデンサCs1、Cs2、Cs3、Cs4の端子との間に接続する構成を、上記実施の形態1に適用した場合を示した。このようなインダクタLr0~Lr4の配置は、上記各実施の形態2~15にも同様に適用することができ、各実施の形態と同様の効果が得られる。実施の形態17.次に、この発明の実施の形態17によるDC/DC電力変換装置を説明する。図22は、この発明の実施の形態17によるDC/DC電力変換装置の回路構成を示すもので、主要部を示す。この実施の形態17では、電圧端子VLとVcom間に入力された電圧V1を、約4倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力するとともに、約2倍に昇圧された電圧V3にして電圧端子VMとVcom間に出力する機能を有する昇圧形のDC/DC電力変換装置について示す。この場合、入力端子、出力端子との組み合わせは、VL-Vcom、VH-VcomとVL-Vcom、VM-Vcomとの2組である。図22に示すように、平滑コンデンサCs2の高電圧側端子に電圧端子VMが接続されている。それ以外は、ゲート信号生成部も含めて実施の形態1と同様の回路構成である。この実施の形態は、上記実施の形態1と同様の昇圧動作をするものであるが、電圧端子VMを備えたため、電圧V2に加えて電圧V3も出力することができる。入出力端子の対は3組以上でも良く、このように入出力端子の対を複数組備えることにより、複数レベルの電圧に昇圧することができ、回路設計の自由度が向上する。なお、この実施の形態では、昇圧形のDC/DC電力変換装置について述べたが、実施の形態2のような降圧形のDC/DC電力変換装置においても、中間の電圧端子VMを備ええれば電圧V1に加えて電圧V3も出力することができる。また、実施の形態3のような双方向のDC/DC電力変換装置においても、中間の電圧端子VMを備えれば電圧V1に加えて電圧V3も出力することができる。また、このように入出力端子の対を複数組備えることは、上記各実施の形態4~16にも同様に適用することができ、各実施の形態と同様の効果が得られる。また、上記各実施の形態では、駆動用インバータ回路、整流回路内の半導体スイッチング素子に、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETを用いたが、IGBT等、制御電極でオンオフ動作が制御できる他の半導体スイッチング素子でも良く、その場合ダイオードが逆並列接続されたものを用い、このダイオードがパワーMOSFETの寄生ダイオードの機能を果たす。これにより、上記各実施の形態と同様の制御により同様の効果が得られる。また、上記各実施の形態は、整流回路の段数を変化させた、いろいろな電圧比のDC/DC電力変換装置へも、発明を適用できることは言うまでもない。実施の形態18.上記各実施の形態によるDC/DC電力変換装置を構成する複数の回路において、回路内のMOSFET、ゲート駆動回路、フォトカプラ等を駆動するために備えられた電源VskVs1~Vs4について、以下に説明する。図23は、電源Vskの回路構成を示す図である。各回路、例えば上記実施の形態1の回路A1~A4の電源Vskは、各回路内の平滑コンデンサCsCs1~Cs4に発生する電圧を入力電圧Vsiとして出力端子Vsh-Com間に出力電圧Vsoを生成する。電圧VsoとVsiの基準電圧をComとしている。平滑コンデンサCsの高電圧側の端子は、p形のMOSFETM2のソース端子に接続され、MOSFETM2のドレイン端子はダイオードD1のカソード端子とチョークコイルL1の一方の端子とに接続されている。ダイオードD1のアノード端子は基準電圧Comに接続され、チョークコイルL1の他方の端子はコンデンサC2の一方の端子に接続され、コンデンサC2の他方の端子は基準電圧Comに接続されている。コンデンサCs、コンデンサC2、MOSFETM2、ダイオードD1、チョークコイルL1で非絶縁降圧形のDC/DCコンバータ10を構成し、このDC/DCコンバータ10を介して入力電圧Vsiは出力電圧Vsoに変換される。コンデンサC1とコンデンサC2とツェナーダイオードZ1とは並列に接続され、ツェナーダイオードZ1のアノード端子側は基準電圧Comに接続され、ツェナーダイオードZ1のカソード端子側はチョークコイルL1の端子に接続されている。このC1、C2、Z1の並列体に出力電圧Vsoが発生する。電圧Vsoは、クロック発生回路d1、誤差増幅回路d2、コンパレータ回路d3に供給され、各回路d1~d3は動作する。なお、誤差増幅回路d2、コンパレータ回路d3への電圧Vsoの供給は、図示を省略する。クロック発生回路d1の出力は、抵抗R3とコンデンサC3とで構成する鋸波形成部を介して、コンパレータ回路d3の入力の一方に入力される。誤差増幅回路d2の入力の一方には、抵抗R2とツェナーダイオードZ2とで構成される目標電圧が入力され、入力の他方には、Vsoの測定電圧が抵抗R3とR4で分圧されて入力されている。また、誤差増幅回路d2の出力は、コンパレータ回路d3の入力の他方に入力され、その接続点は抵抗R5とR6の接続点に接続される。抵抗R5の他方の端子は電圧Vsoの出力端子Vshに接続され、抵抗R6の他方の端子は基準電圧Comに接続される。コンパレータ回路d3の出力端子は、n形のMOSFETM1のゲート端子に接続され、MOSFETM1のソース端子は基準電圧Comに、ドレイン端子は抵抗R7の一方の端子に接続されている。抵抗R7の他方の端子は、MOSFETM2のゲート端子と抵抗R8の一方の端子とに接続されている。また、抵抗R8の他方の端子は、MOSFETM2のソース端子に接続されている。このように構成される電源Vskの動作について説明する。降圧動作の場合、エネルギ源がVH-Vcom間に接続されるので、平滑コンデンサCsには電圧が発生し電源Vskが動作する。一方、昇圧動作の場合、VL-Vcom間にエネルギ源が接続されて平滑コンデンサCs1に電圧が発生するが、それ以外の平滑コンデンサCsは、動作開始時には電圧が発生していない状態である。しかし、平滑コンデンサCs1の電圧で電源Vs1が動作して、回路A1内のMOSFETがオンオフ動作することにより、回路A2~A4のMOSFETの寄生ダイオードが動作し、エネルギが平滑コンデンサCs2、Cs3、Cs4に移行する。この寄生ダイオードを用いた動作の電力変換効率は良いものではないが、各平滑コンデンサCsにエネルギが移行するのに1秒も時間を要しない。このように、各平滑コンデンサCsに電圧が発生し各電源Vskが動作する。動作の詳細について述べる。平滑コンデンサCsに電圧が形成されると、抵抗R1を介してコンデンサC1、C2を充電する。電圧はツェナーダイオードZ1のツェナー電圧となり、ここでは16Vとしている。この電圧の供給により、C1、C2、Z1の並列体に出力電圧Vsoが発生して、クロック発生回路d1、誤差増幅回路d2、コンパレータ回路d3に供給され、各回路d1~d3は動作するとともに、電源Vskが動作する。抵抗R1は、電力損失を抑えるため比較的大きな抵抗値にしているため、電源Vskの動作前における抵抗R1を介したエネルギ供給では、各回路内のMOSFETを動作させるのに十分ではない。電源Vskが動作開始すると、非絶縁形のDC/DCコンバータ10が動作して該DC/DCコンバータ10を介して電圧Vsiから電圧Vsoに変換され、そのエネルギ量は、各回路内のMOSFETを動作させるのに十分である。図24は、コンパレータ回路d3の誤差増幅回路d2側の入力端子の電圧Daと、クロック発生回路d1側の入力端子の電圧Dbと、出力端子の電圧Dcと、MOSFETM2のゲート電圧Ddを示す。誤差増幅回路d2は、2つの入力端子間の電圧がゼロになるような電圧Daを出力する。すなわち、出力電圧Vso15Vが、ツェナーダイオードZ2が定める目標電圧15Vになるように電圧Daを定める。電圧Dbは鋸波状の電圧であり、クロック発生回路d1からの矩形波電圧をCR回路を介することにより形成されている。電圧DaとDbがコンパレータ回路d3で比較されて矩形波電圧Dcが形成される。例えば、出力電圧Vsoを抑える場合には、電圧Daが低くなり、結果として矩形波電圧Dcのハイ電圧期間は短くなる。矩形波電圧DcによりMOSFETM1がオンオフし、MOSFETM1のソース端子の電圧を基準としてMOSFETM2のゲート端子の電圧がロウハイと変化する。MOSFETM2はp形MOSFETなので、ロウでオン、ハイでオフの動作となる。抵抗R7とR8との分圧により、MOSFETM2のゲートソース間電圧は最大定格以内になるようになっている。このようにMOSFETM2が、オン時間を制御されてオンオフ動作することにより、平滑コンデンサCsからエネルギを移行し出力端子Com、Vsh間の電圧Vsoが所定の電圧15Vになるように制御される。この実施の形態では、DC/DC電力変換装置を構成する各回路を駆動する電源Vskを、各回路内の平滑コンデンサCsから非絶縁形のDC/DCコンバータ10を介して電力供給するように構成した。このため、入力電圧部と各電源Vsk間の配線やそのためのコネクタ等が不要で、またトランスを用いて各電源間を絶縁する必要もなく、小型で変換効率の良い電源構成となる。これにより、DC/DC電力変換装置の高効率化、小型化が図れる。なお、上記実施の形態では、入力電圧Vsiが20V以上を想定してDC/DCコンバータ10は降圧形の回路構成を示したが、入力電圧Vsiが低い、例えば10V以下の場合は昇圧形のDC/DCコンバータ10を用いる。また上記実施の形態では、DC/DC電力変換装置の各回路を駆動する電源Vskの基準電圧をComとし、各回路内のゲート駆動回路等の制御部を基準電圧Comで構成しているが、各回路内のゲート駆動回路等の制御部を電圧端子Vcomの電圧基準で構成し、電源Vskの基準電圧をVcomとして電圧Vcom基準でMOSFETM2を駆動しても良く、配線の引き回しが多少複雑になるが、変換効率の良い電源構成となる。