第1の導電型をもつ半導体からなりドレインとして機能する半導体基板上に、前記第1の導電型と逆の第2の導電型をもつ半導体層が形成された構造において、前記第2の導電型をもつ半導体層を貫通する溝が形成され、当該溝に隣接した前記第2の導電型をもつ半導体層の表面に前記第1の導電型をもつソース領域が形成され、ゲート酸化膜及びゲート電極が前記溝の中に埋め込まれて形成された構成を具備する半導体装置の製造方法であって、前記第2の導電型をもつ半導体層の表面において、前記溝が形成される領域以外の領域を覆うマスク層を形成した後に前記第2の導電型をもつ半導体層をエッチングすることによって前記溝を形成する溝形成工程と、前記溝の底部に光を照射することによって前記溝の底部に照射損傷層を形成する照射工程と、前記マスク層を除去した後に酸化雰囲気で熱処理を行い前記溝の内面及び前記第2の導電型をもつ半導体層の表面に酸化膜層を形成する酸化工程と、前記酸化膜層が形成された前記溝の中に前記ゲート電極を形成する電極形成工程と、を具備することを特徴とする半導体装置の製造方法。前記半導体基板及び前記第2の導電型をもつ半導体層は炭化珪素SiC単結晶で構成されたことを特徴とする請求項1に記載の半導体装置の製造方法。前記光の波長を380nm以下とすることを特徴とする請求項2に記載の半導体装置の製造方法。前記溝形成工程におけるマスク層を残した状態で前記照射工程を行うことを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置の製造方法。請求項1から請求項4までのいずれか1項に記載の半導体装置の製造方法によって製造されたことを特徴とする半導体装置。しかしながら、トレンチ200の底面で充分に酸化膜層95を厚くするためには、充分な深さまで結晶欠陥が導入されたイオン照射損傷層110を形成することが必要となる。こうしたイオン照射損傷層110を形成するために必要となるイオン注入の条件としては、特許文献1に記載されるように、酸素イオンの場合でエネルギーが30keV以上、ドーズ量が1015cm-2以上である。こうした条件でイオン注入を行うための処理時間は長くなる。このため、低コストでこのMOSFETを製造することは困難であった。このように、ミラー容量が小さく高性能のトレンチゲート型のMOSFETを低コストで製造することは困難であった。本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。本発明は、上記課題を解決すべく、以下に掲げる構成とした。本発明の半導体装置の製造方法は、第1の導電型をもつ半導体からなりドレインとして機能する半導体基板上に、前記第1の導電型と逆の第2の導電型をもつ半導体層が形成された構造において、前記第2の導電型をもつ半導体層を貫通する溝が形成され、当該溝に隣接した前記第2の導電型をもつ半導体層の表面に前記第1の導電型をもつソース領域が形成され、ゲート酸化膜及びゲート電極が前記溝の中に埋め込まれて形成された構成を具備する半導体装置の製造方法であって、前記第2の導電型をもつ半導体層の表面において、前記溝が形成される領域以外の領域を覆うマスク層を形成した後に前記第2の導電型をもつ半導体層をエッチングすることによって前記溝を形成する溝形成工程と、前記溝の底部に光を照射することによって前記溝の底部に照射損傷層を形成する照射工程と、前記マスク層を除去した後に酸化雰囲気で熱処理を行い前記溝の内面及び前記第2の導電型をもつ半導体層の表面に酸化膜層を形成する酸化工程と、前記酸化膜層が形成された前記溝の中に前記ゲート電極を形成する電極形成工程と、を具備することを特徴とする。本発明の半導体装置の製造方法において、前記半導体基板及び前記第2の導電型をもつ半導体層は炭化珪素SiC単結晶で構成されたことを特徴とする。本発明の半導体装置の製造方法は、前記光の波長を380nm以下とすることを特徴とする。本発明の半導体装置の製造方法は、前記溝形成工程におけるマスク層を残した状態で前記照射工程を行うことを特徴とする。本発明の半導体装置は、前記半導体装置の製造方法によって製造されたことを特徴とする。本発明は以上のように構成されているので、ミラー容量が小さく高性能のトレンチゲート型のMOSFETを低コストで製造することができる。以下、本発明の実施の形態となる半導体装置の製造方法につき説明する。ここで製造される半導体装置は、トレンチゲート型のMOSFETである。このMOSFETの基本的構造は図2に示されたものと同様である。図1a~hは、この半導体装置の製造方法を示す工程断面図である。図1は、このトレンチゲート型MOSFETにおけるゲートが延伸する方向の溝に垂直な方向の断面図である。ここで、この半導体装置を構成する半導体は、例えばSiCである。まず、図1aに示されるように、n型第1の導電型の半導体基板11の上にp型第2の導電型の半導体層であるp層12がエピタキシャル成長によって形成される。半導体基板11は、n基板11a上にn-層11bをエピタキシャル成長されることによって形成されている。n基板11a、n-層11b、p層12は、いずれも4H-SiC単結晶で構成される。この半導体基板11の面方位図1a中の上側に向かう側の面方位は、α-SiC0001Si面であり、p層12の面方位も同様となる。n基板11aは、高濃度にドナーがドープされたn型のSiC単結晶ウェハ高ドープ基板であり、nチャンネルMOSFETのドレインとして機能する。n-層11bは、これよりもドナーの濃度が低いn型SiC層低ドープ層であり、通常のエピタキシャル成長によってこの上に形成されている。p層12も同様にSiC単結晶であるが、これらとは逆にアクセプタが添加されている。次に、図1bに示されるように、p層12の表面に、局所的にイオン注入を行うことによってソース領域となるn層13を形成するソース領域形成工程。ここでは、SiCにおいてドナーとなる窒素等が注入される。そのエネルギーは、例えば200keV、ドーズ量は例えば5×1015cm-2程度であるが、これらの条件は、ソース領域の深さや電気特性によって適宜設定される。また、このイオン注入の際にはフォトレジストからなるマスクが用いられ、イオン注入後にこのマスクは除去される。また、このイオン注入後にはドナーの活性化のために熱処理が行われる。次に、図1cに示されるように、フォトレジストからなるマスク層100を溝トレンチが形成されるべき領域以外に形成する。この工程は、通常のフォトリソグラフィにより行われる。次に、この状態でドライエッチングを行い、図1dに示されるようにトレンチ200を形成する溝形成工程。トレンチ200の底面ではn-層11bが露出する設定とされる。なお、図においてはこのトレンチ200断面における側面は基板面に対して垂直とされているが、この角度テーパー角は、ドライエッチング条件の調整によって適宜設定することができる。また、図1dはトレンチ200が延伸する方向に垂直な断面を示しているが、トレンチ200の平面視における形状は、ゲート電極等の形状に応じて適宜設定が可能である。以上の工程については、特許文献1に記載の技術と同様である。本発明の実施の形態に係る製造方法においては、その後、図1eに示されるように、マスク層100を残した状態で、レーザー光光300を上方から照射する照射工程。レーザー光300の波長は、SiCにおける吸収率が高い波長、例えば4H-SiCの禁制帯幅に対応するエネルギーの光の波長よりも短く、380nm以下とする。また、レーザー光300は、基板面に対して垂直に入射させる。レーザー光300は小さなスポット径のビーム形状であり、このレーザービームが面内方向において走査される。このレーザー光300はトレンチ200の底面では露出したn-層11bの表面近くで吸収される。照射されたn-層11bの表面近くの層の温度はこれによって急激に上昇し、照射が停止すると急激に冷却されるため、結晶内において大きな歪みが発生し、結晶配列の秩序が乱され、非晶質化する。また、レーザー光300はマスク層100においても吸収されるため、マスク層100直下のp層12、n層13までは達さない。このため、図1eに示されるように、レーザー光300の照射後には、トレンチ200の底面において照射損傷層30が形成される。照射損傷層30は主に非晶質相からなる。レーザー光300が基板面に垂直に入射し、かつトレンチ200の側面が基板面に垂直に形成された場合、トレンチ200の側面にはレーザー光300が照射されないため、トレンチ200の側面には照射損傷層30は形成されない。また、前記の通り、マスク層100直下のp層12までレーザー光300は達さないため、p層12の表面にも照射損傷層30は形成されない。その後、図1fに示されるようにマスク層100を灰化処理等によって除去することができる。その後、この状態で酸化雰囲気で熱処理を行えば、図1gに示されるように、表面にSiO2酸化膜層14が形成される酸化工程。このSiO2は、SiCと酸素とが反応して形成されるため、酸化膜層14が形成される箇所においては、半導体層p層12、n層13、n-層11bの表面からある深さまでの範囲がこの酸化膜層14に変化する。この際、原子配列秩序が乱された照射損傷層30においては、特に酸化が速く進行する。このため、図1gに示されるように、この酸化膜層14は露出した半導体層表面全面に形成されるものの、トレンチ200の底面において特に厚くなる。その後、図1hに示されるように、ゲート電極15、層間絶縁層16、ソース電極17、ドレイン電極18を形成することにより、図2の構造のトレンチゲート型のMOSFETが形成される電極形成工程。ゲート電極15はSiO2/SiCが用いられたMOS構造において良好なMOS特性が得られる電極材料、ソース電極17、ドレイン電極18はn型SiCとの間でオーミック接合を形成する材料で構成される。また、層間絶縁層16は、例えば酸化膜層14と同様のSiO2で構成されるが、層間絶縁層16は熱酸化ではなくCVD法等によって形成される。その厚さはソース電極17とゲート電極15との間の絶縁性が高くこれらの間の容量が無視できるように適宜設定される。この構成については特許文献1に記載の技術と同様である。この構成においては、ゲート電極15と接するトレンチ200の側面の酸化膜層14は、薄いゲート酸化膜として機能する。一方、ゲート電極15とn-層11bあるいはn基板11aとの間の距離は底面において厚い酸化膜層14で隔てられる。このため、ミラー容量Crssを小さくすることができ、良好なスイッチング特性が得られる。この効果は特許文献1に記載の技術と同様である。しかしながら、特許文献1に記載の技術においては、こうした不均一な厚さの酸化膜層を形成するためにイオン注入を用いており、こうした膜厚構成の酸化膜層を形成するために必要なイオン注入の処理時間は長くなる。このため、低コストでこのMOSFETを製造することは困難である。これに対して、上記の製造方法においては、レーザー照射を用いることにより、短時間で照射損傷層30を形成することができるため、低コストでこのMOSFETを製造することができる。また、上記の例においては、レーザー光300を全面に照射したが、小さなスポットサイズ径をもったレーザー光300を局所的にトレンチ200内に照射することも可能である。この場合、更にその処理時間を短くすることができる。また、この場合には、レーザー光300を照射する段階においてマスク層100を予め除去しておくことも可能である。この場合、マスク層100の除去も容易である。また、レーザー光300を照射する段階においてマスク層100を残しておく、あるいはマスク層100を用いずにトレンチ200内にのみレーザー光300を照射する場合には、p層12、n層13の表面には照射損傷層30は形成されない。このため、その後の酸化工程において、p層12、n層13の表面の酸化膜層14は厚くならず、p層12、n層13がSiO2に変化する表面からの深さも浅くなる。これに対して、特許文献1に記載の技術の場合には、p層12、n層13の表面にも厚くイオン照射損傷層が形成されるため、p層12、n層13においては、表面から深くまでがSiO2酸化膜層に変化する。このため、トレンチの底部における酸化膜層を充分厚くする際には、p層12、n層13が実質的に薄くなる。特にソース領域となるn層13が薄くなる場合には、このMOSFETのオン状態での抵抗が増大する。レーザ光300を用いてトレンチ200の底面においてのみ照射損傷層30を形成すれば、トレンチ200の外側におけるn層13等を薄くせずにトレンチ200の底部における酸化膜層14を厚くすることができる。また、上記の例においては、半導体基板11やp層12の面方位はα-SiC0001Si面であり、一般に、エピタキシャル成長によって得られる面方位はこうした特定の面方位である場合が多い。こうした特定の面方位の結晶面に対して特許文献1に記載の技術のように垂直にイオン注入を行う場合には、チャンネリングによってイオンが表面から深く進入する場合が多い。この場合には、表面の極近傍にイオン照射損傷層を形成することは困難である。これを抑制するためには、イオンを垂直からずらした角度で入射させることが有効であるが、この場合には、イオンをトレンチの底面に効率的に入射させることが困難である。すなわち、イオン注入によってイオン照射損傷層を形成する特許文献1に記載の技術においては、実際には上記の酸化膜層の膜厚構成が実現されるようにイオン照射損傷層を最適に形成することは困難である。これに対して、レーザー照射を用いる上記の製造方法においては、こうした問題は発生せず、上記の酸化膜層の膜厚構成が実現されるように照射損傷層を最適に形成することが容易である。なお、ソース領域形成工程におけるイオン注入においては、イオンを垂直からずらした角度で入射させてn層13を形成することができる。なお、溝形成工程図1dにおいて、トレンチ200の側面のテーパー角基板面に対する角度は、垂直に近いことが好ましい。しかしながら、この角度はドライエッチングの条件によって設定が可能であり、この角度が垂直からずれた場合にはその角度に応じた厚さでトレンチ200の側面にも照射損傷層30が浅く形成される。この調整によってトレンチ200の側面の酸化膜層14の厚さを調整することも可能である。また、溝形成工程後、あるいは照射工程後において、短時間の熱酸化を行うことにより薄い酸化膜を全面に形成した後に、この酸化膜犠牲酸化膜をウェットエッチングで除去する工程を設けてもよい。この場合、トレンチ200の側面において、トレンチエッチング工程において損傷を受けたこの面における最表面層を除去することができる。また、特にSiCが用いられた場合には、イオン注入後のドナー等の活性化のための熱処理の温度が高いため、p層12表面には荒れが発生する場合が多い。この荒れが発生した最表面層も、この犠牲酸化膜として除去することが可能である。この場合、この犠牲酸化膜となって除去されるp層12、n層13表面やトレンチ200の側面の最表面層の厚さを考慮して、照射工程におけるレーザー光300の照射条件や酸化工程における熱酸化の条件が適宜設定される。また、上記の例においては、n基板11a高ドープ基板上にn-層11b低ドープ層がエピタキシャル成長した構成の半導体基板11が用いられる構成としたが、ドレインとして使用でき、かつp層12をこの上に形成できる構成であれば、これらの構成や製造方法は任意である。例えば、p層12をエピタキシャル成長ではなくイオン注入等によって半導体基板11上で得た構成としてもよい。また、ドレインとして使用できる限りにおいて、不純物濃度を一様としたn型の半導体基板を用いてもよい。また、上記の例では、第1の導電型n型をもつ半導体基板11をドレイン側とし、この上に第2の導電型p型をもつ半導体層としてp層12を形成し、p層12中にn型のチャンネルが形成されたnチャンネルのMOSFETを製造する場合について記載した。しかしながら、第1の導電型と第2の導電型をこれらにおいて逆転させた構成のpチャンネルのMOSFETを製造する場合においても同様の効果を奏することは明らかである。また、上記の例では、半導体基板、半導体層を構成する材料はSiCであるとしたが、同様に熱酸化によって酸化膜層を形成してMOSFETを構成することができる半導体材料であれば、同様の製造方法が適用できることは明らかである。一例として、SiCの代わりにシリコンSiを用いた場合でも同様である。