少なくとも一つのプロセッサと;コンピュータプログラムコードを含む少なくとも一つのメモリと;を備える装置であって、前記少なくとも一つのメモリおよび前記プログラムコードが、前記少なくとも一つのプロセッサと共に、前記装置に、少なくとも、制御信号から、ユーザ装置に割当てられる、多重化ウインドウ内のPDSCHサブフレームの数を決定することと;前記多重化ウインドウ内の割当て済みPDSCHサブフレームの何れかが見逃されているか否かを検出するために、前記多重化ウインドウ内で受信したPDSCHサブフレームに関する前記決定した数を調べることと;を実行させるように構成され、前記制御信号および対応するPDSCHサブフレームは、二次セルSCellを通じてピコネットワークノードから受信され、前記ユーザ装置は、前記ピコネットワークノードとは同一の場所に設置されていないマクロネットワークノードの一次セルPCellに対しても構成される、装置。前記制御信号は、物理下りリンク制御チャネルPDCCHで受信される、請求項1に記載の装置。前記制御信号は複数の割当て標示情報を含み、前記多重化ウインドウ内で受信したPDSCHサブフレームに関する前記決定した数を調べることは、前記割当て標示情報の各々を前記多重化ウインドウ内の対応するPDSCHサブフレームにマッピングすることを含み、前記少なくとも一つのメモリおよび前記プログラムコードが、前記少なくとも一つのプロセッサと共に、前記装置に、前記SCellを通じて単独上りリンクサブフレームで:前記多重化ウインドウ内で受信し、正しくデコードされたPDSCHサブフレームの各々に対する肯定応答と;前記多重化ウインドウ内の割当て済みPDSCHサブフレームであって、見逃されていたと検出された、または正しくデコードされなかった、前記割当て済みPDSCHサブフレームの何れかに対する否定応答と;を更に送信させるように構成される、請求項1または2に記載の装置。前記個別の割当て標示情報の各々は厳密に2ビットであり、前記単独上りリンクサブフレームは物理上りリンク共有チャネルにある、請求項3に記載の装置。前記2ビットは、物理上りリンク制御チャネルPUCCHの出力制御用の下りリンク制御情報DCIに含まれる送信出力制御TPCビットの再利用によって取得される、請求項4に記載の装置。前記2ビットは、下りリンク制御情報DCIに新たに追加されて取得される、請求項4に記載の装置。前記装置はユーザ装置を含む、請求項1に記載の装置。制御信号から、ユーザ装置に割当てられる、多重化ウインドウ内のPDSCHサブフレームの数を決定することと;前記多重化ウインドウ内の割当て済みPDSCHサブフレームの何れかが身のがされているか否かを検出するために、前記多重化ウインドウ内で受信したPDSCHサブフレームに関する前記決定した数を調べることと;を含み、前記制御信号およびPDSCHサブフレームは、二次セルSCellを通じてピコネットワークノードから受信され、前記ユーザ装置は、前記ピコネットワークノードとは同一の場所に設置されていないマクロネットワークノードの一次セルPCellに対しても構成される、方法。前記制御信号は、物理下りリンク制御チャネルPDCCHで受信される、請求項8に記載の方法。前記制御信号は複数の割当て標示情報を含み、前記多重化ウインドウ内で受信したPDSCHサブフレームに関する前記決定した数を調べることは、前記割当て標示情報の各々を前記多重化ウインドウ内の対応するPDSCHサブフレームにマッピングすることを含み、前記方法は、前記SCellを通じて単独上りリンクサブフレームで:前記多重化ウインドウ内で受信し、正しくデコードされたPDSCHサブフレームの各々に対する肯定応答と;前記多重化ウインドウ内の割当て済みPDSCHサブフレームであって、見逃されていたと検出された、または正しくデコードされなかった、前記割当て済みPDSCHサブフレームの何れかに対する否定応答と;を更に送信することを含む、請求項8または9に記載の方法。前記個別の割当て標示情報の各々は厳密に2ビットであり、前記単独上りリンクサブフレームは物理上りリンク共有チャネルにある、請求項10に記載の方法。前記2ビットは、物理上りリンク制御チャネルPUCCHの出力制御用の下りリンク制御情報DCIに含まれる送信出力制御TPCビットの再利用によって取得される、請求項11に記載の方法。前記2ビットは、下りリンク制御情報DCIに新たに追加されて取得される、請求項11に記載の方法。ユーザ装置で実行される、請求項8に記載の方法。少なくとも一つのプロセッサと;コンピュータプログラムコードを含む少なくとも一つのメモリと;を備える装置であって、前記少なくとも一つのメモリおよび前記プログラムコードが、前記少なくとも一つのプロセッサと共に、前記装置に、少なくとも、二次セルSCellを通じて物理下りリンク共有チャネルPDSCHサブフレームの割当てをユーザ装置に送信することであって、前記割当ては、多重化ウインドウ内の割当て済みPDSCHサブフレームの数を示す制御信号を更に含む、前記送信することと;前記割当て済みPDSCHサブフレームの各々を通じて前記ユーザ装置にデータを送信することと;を実行させるように構成され、前記ユーザ装置は、前記装置とは同一の場所に設置されていないマクロネットワークノードの一次セルPCellに対しても更に構成される、装置。前記装置はピコeNBである、請求項15に記載の装置。前記制御信号は複数の割当て標示情報を含み、前記複数の割当て標示情報の各々は、多重化ウインドウ内の対応する割当て済みPDSCHサブフレームにマッピングする、請求項15または16に記載の装置。前記個別の割当て標示情報の各々は厳密に2ビットであって、前記2ビットは、物理上りリンク制御チャネルPUCCHの出力制御用の下りリンク制御情報DCIに含まれる送信出力制御TPCビットの再利用によって取得される、請求項17に記載の装置。前記個別の割当て標示情報の各々は厳密に2ビットであって、前記2ビットは、下りリンク制御情報DCIに新たに追加されて取得される、請求項17に記載の装置。前記PDSCHサブフレームの割当ておよび前記制御信号は、前記SCellの物理下りリンク制御チャネルPDCCHで送信され、前記SCellのPDSCHでデータが送信される、請求項17に記載の装置。