2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の前記2本のデータ線のうち一方のデータ線を介して供給される正極性デジタルアナログ変換電圧をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、一組の前記2本のデータ線のうち他方のデータ線を介して供給される、負極性デジタルアナログ変換電圧をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、前記第1の保持容量の第1の保持電圧と前記第2の保持容量の第2の保持電圧とを、垂直走査周期よりも短い所定の周期で交互に前記画素電極に印加する保持電圧読み出し手段とを備え、入力デジタルデータの画素値と、単調的に水平走査周期でレベル変化する基準階調データとを比較して前記画素値と前記基準階調データの値とが一致した時点における、前記基準階調データと同期して水平走査周期内で単調的にレベル増加する周期性信号である正極性ランプ信号の電圧を前記正極性デジタルアナログ変換電圧として前記一方のデータ線に供給すると同時に、前記基準階調データと同期して水平走査周期内で単調的にレベル減少する周期性信号である負極性ランプ信号の電圧を前記負極性デジタルアナログ変換電圧として前記他方のデータ線に供給するデータ入力手段と、表示すべきデジタルデータと同一のデータ値の正常状態のデータと、前記表示すべきデジタルデータのデータ値を反転させた反転状態のデータとを、前記正極性ランプ信号及び前記負極性ランプ信号に同期して、N水平走査周期単位Nは1以上の自然数で交互に切り替え、かつ、前記正常状態のデータ及び前記反転状態のデータの切り替え順序を1フレーム単位で交互に切り替えて前記入力デジタルデータとして前記データ入力手段に入力する入力データ処理手段と、前記正常状態のデータの画素値に対応した前記正極性ランプ信号及び前記負極性ランプ信号が前記第1及び第2の保持容量に保持された画素の、前記保持電圧読み出し手段による読み出し時には、前記第1の保持電圧の前記画素電極への印加時に第1の電位の第1の共通電極電圧を前記共通電極に印加し、かつ、前記第2の保持電圧の前記画素電極への印加時に前記第1の電位よりも高電位の第2の電位の第2の共通電極電圧を前記共通電極に印加し、前記反転状態のデータの画素値に対応した前記正極性ランプ信号及び前記負極性ランプ信号が前記第1及び第2の保持容量に保持された画素の、前記保持電圧読み出し手段による読み出し時には、前記第1の保持電圧の前記画素電極への印加時に第3の電位の第3の共通電極電圧を前記共通電極に印加し、かつ、前記第2の保持電圧の前記画素電極への印加時に前記第3の電位よりも低電位の第4の電位の第4の共通電極電圧を前記共通電極に印加する共通電極電圧入力手段と、を有することを特徴とする液晶表示装置。2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の前記2本のデータ線のうち一方のデータ線を介して供給される正極性デジタルアナログ変換電圧をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、一組の前記2本のデータ線のうち他方のデータ線を介して供給される、負極性デジタルアナログ変換電圧をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、前記第1の保持容量の第1の保持電圧と前記第2の保持容量の第2の保持電圧とを、垂直走査周期よりも短い所定の周期で交互に前記画素電極に印加する保持電圧読み出し手段とを備える液晶表示装置に対して、表示すべきデジタルデータと同一のデータ値の正常状態のデータと、前記表示すべきデジタルデータのデータ値を反転させた反転状態のデータとを、前記正極性ランプ信号及び前記負極性ランプ信号に同期して、N水平走査周期単位Nは1以上の自然数で交互に切り替え、かつ、前記正常状態のデータ及び前記反転状態のデータの切り替え順序を1フレーム単位で交互に切り替えて入力デジタルデータとして出力する入力データ処理ステップと、前記入力データ処理ステップで出力された前記入力デジタルデータの画素値と、単調的に水平走査周期でレベル変化する基準階調データとを比較して前記画素値と前記基準階調データの値とが一致した時点における、前記基準階調データと同期して水平走査周期内で単調的にレベル増加する周期性信号である正極性ランプ信号の電圧を前記正極性デジタルアナログ変換電圧として前記一方のデータ線に供給すると同時に、前記基準階調データと同期して水平走査周期内で単調的にレベル減少する周期性信号である負極性ランプ信号の電圧を前記負極性デジタルアナログ変換電圧として前記他方のデータ線に供給するデータ入力ステップと、前記正常状態のデータの画素値に対応した前記正極性ランプ信号及び前記負極性ランプ信号が前記第1及び第2の保持容量に保持された画素の、前記保持電圧読み出し手段による読み出し時には、前記第1の保持電圧の前記画素電極への印加時に第1の電位の第1の共通電極電圧を前記共通電極に印加し、かつ、前記第2の保持電圧の前記画素電極への印加時に前記第1の電位よりも高電位の第2の電位の第2の共通電極電圧を前記共通電極に印加する第1の共通電極電圧入力ステップと、前記反転状態のデータの画素値に対応した前記正極性ランプ信号及び前記負極性ランプ信号が前記第1及び第2の保持容量に保持された画素の、前記保持電圧読み出し手段による読み出し時には、前記第1の保持電圧の前記画素電極への印加時に第3の電位の第3の共通電極電圧を前記共通電極に印加し、かつ、前記第2の保持電圧の前記画素電極への印加時に前記第3の電位よりも低電位の第4の電位の第4の共通電極電圧を前記共通電極に印加する第2の共通電極電圧入力ステップと、を含むことを特徴とする液晶表示装置の駆動方法。しかしながら、上記の液晶表示装置では、各画素が、正極性用と負極性用の計2つの保持容量に別々に保持された2つのランプ信号電圧を、2つのソースフォロワ回路を別々に通して出力し、それをスイッチングトランジスタにより交互に選択して画素電極に印加する回路構成であるため、各画素毎にソースフォロワ回路のトランジスタの閾値電圧Vthのばらつきが発生し、それが問題となる。すなわち、正極性用保持容量にサンプリング保持されたランプ信号RAMP1の電圧が図9にVp1で示す電圧であるが、正極性側のソースフォロワ回路内のトランジスタのVthが平均値より高い場合、図9に示すようにその誤差分のVlv1だけ高い電圧となって画素電極に印加されることとなる。この場合は、正しい明るさよりも明るい画素状態となる。一方、負極性用保持容量にサンプリング保持されたランプ信号RAMP1の電圧が図9にVm1で示す電圧であるが、負極性側のソースフォロワ回路内のトランジスタのVthが平均値より高い場合、図9に示すようにその誤差分のVlv2だけ高い電圧となって画素電極に印加されることとなる。この場合は、正しい明るさよりも暗い画素状態となる。このように、各画素内の正極性側のソースフォロワ回路のトランジスタのVthと、負極性側のソースフォロワ回路のトランジスタのVthとが正規の値よりもずれた誤差があると、正しい明るさからずれた状態を表示することになる。この正極性画素電極電圧と負極性画素電極電圧とを、例えば2kHz周期で切り替えると、それらの画素電極印加時の液晶表示素子の明るさを平均することになり、上記のVthばらつきにより、正極性画素電極電圧と負極性画素電極電圧との平均との差によって、明るい固定パターンノイズFPNや暗いFPNが発生する。ここで、図9に示した正極性画素電極電圧印加時の液晶表示素子の明るさXpは次式で表わされる。Xp=fp×Vp1Vlv11ただし、1式中、fpは電圧印加時の表示明るさを計算する関数、Vp1は画素内の正極性用保持容量の入力電圧、Vlv1は画素の正極性側ソースフォロワ回路のばらつき電圧である。また、図9に示した負極性画素電極電圧印加時の液晶表示素子の明るさXmは次式で表わされる。Xm=fm×Vm1-Vlv22ただし、2式中、fmは電圧印加時の表示明るさを計算する関数、Vm1は画素内の負極性用保持容量の入力電圧、Vlv2は画素の負極性側ソースフォロワ回路のばらつき電圧である。観察者が見る明るさは、上記の明るさXpとXmとの平均となり、ざらつき感を与えてしまう。また、上記の液晶表示装置は、画素回路の使用デバイス数が多いので、輝点、黒点などの不良画素が発生し易いという問題もある。更に、上記の液晶表示装置では、正極性用保持容量にサンプリング保持されたランプ信号RAMP1の電圧と、負極性用保持容量にサンプリング保持されたランプ信号RAMP1の電圧とを垂直走査周期よりも短い所定の周期で交互に画素電極に印加すると共に、2つのレベルの共通電極電圧を上記2つの保持電圧の切り替えに同期して交互に切り替える構成であるため、同じ画素値の場合は、前述したように画素電極への電圧の印加方向は逆になるが、液晶層にかかる電圧は同じとなり、表示される明るさは変わらない。しかし、パネル駆動用ドライバ回路の部品のばらつきや、入出力特性が非線形であると、ランプ信号RAMP1とランプ信号RAMP1との間にずれが生じ非対称となるため、表示画像にフリッカーが発生する。本発明は以上の点に鑑みなされたもので、画素のばらつきを抑圧することで、表示画像中のFPNを低減し、表示品質を向上でき、また輝点、黒点などもある程度抑圧でき、更にフリッカーの発生を抑圧し得る液晶表示装置及びその駆動方法を提供することを目的とする。上記の目的を達成するため、本発明の液晶表示装置は、2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の2本のデータ線のうち一方のデータ線を介して供給される正極性デジタルアナログ変換電圧をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、一組の2本のデータ線のうち他方のデータ線を介して供給される、負極性デジタルアナログ変換電圧をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、第1の保持容量の第1の保持電圧と第2の保持容量の第2の保持電圧とを、垂直走査周期よりも短い所定の周期で交互に画素電極に印加する保持電圧読み出し手段とを備え、入力デジタルデータの画素値と、単調的に水平走査周期でレベル変化する基準階調データとを比較して画素値と基準階調データの値とが一致した時点における、基準階調データと同期して水平走査周期内で単調的にレベル増加する周期性信号である正極性ランプ信号の電圧を正極性デジタルアナログ変換電圧として一方のデータ線に供給すると同時に、基準階調データと同期して水平走査周期内で単調的にレベル減少する周期性信号である負極性ランプ信号の電圧を負極性デジタルアナログ変換電圧として他方のデータ線に供給するデータ入力手段と、表示すべきデジタルデータと同一のデータ値の正常状態のデータと、表示すべきデジタルデータのデータ値を反転させた反転状態のデータとを、正極性ランプ信号及び負極性ランプ信号に同期して、N水平走査周期単位Nは1以上の自然数で交互に切り替え、かつ、正常状態のデータ及び反転状態のデータの切り替え順序を1フレーム単位で交互に切り替えて入力デジタルデータとしてデータ入力手段に入力する入力データ処理手段と、正常状態のデータの画素値に対応した正極性ランプ信号及び負極性ランプ信号が第1及び第2の保持容量に保持された画素の、保持電圧読み出し手段による読み出し時には、第1の保持電圧の画素電極への印加時に第1の電位の第1の共通電極電圧を共通電極に印加し、かつ、第2の保持電圧の画素電極への印加時に第1の電位よりも高電位の第2の電位の第2の共通電極電圧を共通電極に印加し、反転状態のデータの画素値に対応した正極性ランプ信号及び負極性ランプ信号が第1及び第2の保持容量に保持された画素の、保持電圧読み出し手段による読み出し時には、第1の保持電圧の画素電極への印加時に第3の電位の第3の共通電極電圧を共通電極に印加し、かつ、第2の保持電圧の画素電極への印加時に第3の電位よりも低電位の第4の電位の第4の共通電極電圧を共通電極に印加する共通電極電圧入力手段と、を有することを特徴とする。また、上記の目的を達成するため、本発明の液晶表示装置の駆動方法は、2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の2本のデータ線のうち一方のデータ線を介して供給される正極性デジタルアナログ変換電圧をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、一組の2本のデータ線のうち他方のデータ線を介して供給される、負極性デジタルアナログ変換電圧をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、第1の保持容量の第1の保持電圧と第2の保持容量の第2の保持電圧とを、垂直走査周期よりも短い所定の周期で交互に画素電極に印加する保持電圧読み出し手段とを備える液晶表示装置に対して、表示すべきデジタルデータと同一のデータ値の正常状態のデータと、表示すべきデジタルデータのデータ値を反転させた反転状態のデータとを、正極性ランプ信号及び負極性ランプ信号に同期して、N水平走査周期単位Nは1以上の自然数で交互に切り替え、かつ、正常状態のデータ及び反転状態のデータの切り替え順序を1フレーム単位で交互に切り替えて入力デジタルデータとして出力する入力データ処理ステップと、入力データ処理ステップで出力された入力デジタルデータの画素値と、単調的に水平走査周期でレベル変化する基準階調データとを比較して画素値と基準階調データの値とが一致した時点における、基準階調データと同期して水平走査周期内で単調的にレベル増加する周期性信号である正極性ランプ信号の電圧を正極性デジタルアナログ変換電圧として一方のデータ線に供給すると同時に、基準階調データと同期して水平走査周期内で単調的にレベル減少する周期性信号である負極性ランプ信号の電圧を負極性デジタルアナログ変換電圧として他方のデータ線に供給するデータ入力ステップと、正常状態のデータの画素値に対応した正極性ランプ信号及び負極性ランプ信号が第1及び第2の保持容量に保持された画素の、保持電圧読み出し手段による読み出し時には、第1の保持電圧の画素電極への印加時に第1の電位の第1の共通電極電圧を共通電極に印加し、かつ、第2の保持電圧の画素電極への印加時に第1の電位よりも高電位の第2の電位の第2の共通電極電圧を共通電極に印加する第1の共通電極電圧入力ステップと、反転状態のデータの画素値に対応した正極性ランプ信号及び負極性ランプ信号が第1及び第2の保持容量に保持された画素の、保持電圧読み出し手段による読み出し時には、第1の保持電圧の画素電極への印加時に第3の電位の第3の共通電極電圧を共通電極に印加し、かつ、第2の保持電圧の画素電極への印加時に第3の電位よりも低電位の第4の電位の第4の共通電極電圧を共通電極に印加する第2の共通電極電圧入力ステップと、を含むことを特徴とする。本発明によれば、基本的な画素の回路を変更することなく、画素のばらつきを抑圧することで、表示画像中のFPNを低減し、表示品質を向上でき、また輝点、黒点などもある程度抑圧でき、更にフリッカーの発生を抑圧できる。次に、本発明の実施の形態について図面を参照して説明する。従来の液晶表示装置の課題は、基本的には画素毎のソースフォロワ回路のトランジスタのVthバラツキ等が主原因であるため、画素毎に補正を行うことが考えられるが、以下のような課題があって実現が難しい。第1の課題は、液晶パネル駆動素子の画素内で補正回路を構成する場合は素子の増加が必須であり画素ピッチが狭い場合は実現が難しい、ということである。第2の課題は、液晶パネル駆動素子の外部に補正メモリを持つ場合は、フレーム分のメモリが必要となりシステムが大きくなってしまう。また補正データの取り込みをカメラなどを用いて精度良く行う事は難しい、ということである。第3の課題は、1画素内に正極性信号電圧用と負極性信号電圧用にそれぞれ保持容量を持つ液晶表示装置では、データ量が多くなり、精度良く補正するためには2種類のデータを入力する必要があり、高速なデータ入力が必要となってしまう、ということである。しかし、画素内の正極性側のソースフォロワ回路のトランジスタと負極性側のソースフォロワ回路のトランジスタのVthのばらつきは、それぞれ各画素の平均的なソースフォロワ回路のトランジスタのVthとの差を考えた場合、基板効果の影響はあるが、正しい信号レベルに対して、どのような入力電圧に対しても同じ方向にずれており、その状態は殆ど変わらない。そこで、以下説明する本実施の形態の液晶表示装置では、この点に着目し、上記の補正方法を用いずにザラツキ感及びフリッカーを改善する。図1は、本発明になる液晶表示装置の一実施の形態のシステム構成図を示す。同図に示すように、本実施の形態の液晶表示装置10は、パネル駆動用ドライバ回路11と、液晶パネル駆動素子12とから構成される。パネル駆動用ドライバ回路11は、nビットのデジタルデータデジタル映像信号と、Vシフト用クロックと、画素選択信号と、液晶表示素子の共通電極電圧とを互いに同期するように生成して液晶パネル駆動素子12に供給する。nビットデジタルデータは、nビットが例えば8ビットの場合、最小値00から最大値FFまでを使用し、最小値00の場合最も暗く、最大値FFの場合最も明るいデータ以下、このデータを正常状態のデータというものとすると、最小値00の場合最も明るく、最大値FFの場合最も暗いデータ以下、このデータを反転状態のデータというものとするとがある。パネル駆動用ドライバ回路11は、この正常状態のデータと反転状態のデータとを1フレーム単位で交互に液晶パネル駆動素子12に供給する。なお、反転状態のデータは、正常状態のデータを反転したデータであるため、反転状態のデータの00は正常状態のデータの値ではFFであり、また反転状態のデータのFFは正常状態のデータの値では00である。また、Vシフト用クロックは、nビットデジタルデータを液晶パネル駆動素子12内の画素部の1水平ライン以下、1ラインともいう毎に書き込むための水平ラインを選択するためのクロックである。また、画素選択信号は、正極性用保持容量に保持された信号電圧を画素電極に読み出すか、負極性用保持容量に保持された信号電圧を画素電極に読み出すかを選択するための信号で識別用フラグを含む信号である。上記の識別用フラグは、1ラインの複数の画素に書き込むデータが正常状態のデータか反転状態のデータかを識別するための1ビットのフラグであり、値1は正常状態のデータ、値0は反転状態のデータであることを示す。また、この識別用フラグは、Vシフト用クロック及びデジタル映像信号に同期して1水平走査周期1H毎に2値の値が交互に変化する。更に、共通電極電圧は、液晶表示素子の共通電極に印加される電圧Vcomで、画素選択信号から生成されるスイッチング信号2k及び2kbに同期して2つの電圧値のどちらか一方に変化する。図2は、液晶パネル駆動素子12の一実施の形態の概略ブロック図を示す。同図に示すように、液晶パネル駆動素子12は、画像処理回路120と、水平シフトレジスタ及びコンパレータ121と、水平駆動回路ビデオスイッチ等122と、複数の画素が2次元マトリクス状に配置された画素部123と、垂直シフトレジスタ124と、フラグ付画素選択回路125とを含む構成である。画像処理回路120は、nビットデジタルデータである表示すべきデジタル映像信号を入力として受け、奇数番目のフレームoddフレームのデジタル映像信号入力時は、入力される識別用フラグに基づき、奇数番目のライン1H期間では正常状態のデータ、偶数番目のライン1H期間では反転状態のデータを生成して出力する。また、画像処理回路120は、偶数番目のフレームevenフレームのデジタル映像信号入力時は、入力される識別用フラグに基づき、奇数番目のライン1H期間では反転状態のデータ、偶数番目のライン1H期間では正常状態のデータを生成して出力する。画像処理回路120は、正常状態のデータ出力時は入力デジタル映像信号を極性反転することなくそのまま水平シフトレジスタ及びコンパレータ121へ出力し、反転状態のデータ出力時は入力デジタル映像信号を論理反転して水平シフトレジスタ及びコンパレータ121へ出力する。画素部123を構成する複数の画素の各々は特許文献1に記載の画素と同じ、図3に示す等価回路で表わされる構成であってよい。図3において、ソースフォロワ用PチャンネルMOS型トランジスタ以下、PMOSトランジスタというTr3、Tr4は、ソースフォロワトランジスタで、ゲートが保持容量C1、C2と画素選択用NチャンネルMOS型トランジスタ以下、NMOSトランジスタというTr1、Tr2のソースとの接続点に接続され、ソースがスイッチング用PMOSトランジスタTr5、Tr6のドレインソースを通して定電流用PMOSトランジスタTr7のドレインに接続されている。トランジスタTr5、Tr6及びTr7の各接続点は画素電極PEに接続されている。液晶表示素子LCは、対向して配置された画素電極PEと共通電極CEとの間に液晶層LCMが挟持された公知の構造であり、共通電極CEには共通電極電圧Vcomが印加される。i列目の正極性用データ線DiはNMOSトランジスタTr1のドレインに接続され、i列目の負極性用データ線DiはNMOSトランジスタTr2のドレインに接続されている。NMOSトランジスタTr1及びTr2の各ゲートは、j行目の行走査線ゲート線Gjに共通に接続されている。なお、同じi列目の各画素のNMOSトランジスタTr1、Tr2のドレインもデータ線Di、Diに接続されている。また、同じj行目の各画素のNMOSトランジスタTr1及びTr2の各ゲートも行走査線Gjに接続されている。また、トランジスタTr7のゲートは制御信号cur用の信号線に接続されている。また、PMOSトランジスタTr5のゲートにはスイッチング信号2kが印加され、PMOSトランジスタTr6のゲートにはスイッチング信号2kbが印加される。スイッチング信号2k及び2kbは後述するように、PMOSトランジスタTr5及びTr6を1垂直走査周期よりも短い所定の周期で交互にオンに制御する。この構成の画素では、データ線Di、Diを介して入力される正極性と負極性の各アナログ信号前記ランプ信号がNMOSトランジスタTr1、Tr2によりサンプリングされて、保持容量C1、C2に保持される。その後の読み出し時には、PMOSトランジスタTr5、Tr6がスイッチング信号2k、2kbにより垂直走査周期よりも短い所定周期で交互にオンとされ、保持容量C1に保持されている正極性保持電圧と保持容量C2に保持されている負極性保持電圧とをソースフォロワ用PMOSトランジスタTr3、Tr4を通して交互に画素電極PEに印加する。すなわち、スイッチング信号2kがローレベルの期間、正極性側スイッチングトランジスタTr5がオンとなり、この期間に制御信号curをローレベルとすると、トランジスタTr3及びTr7からなるソースフォロワバッファ回路がアクティブとなり、画素電極PEが保持容量C1に保持されている正極性の信号レベルに充電される。画素電極PEの電位が完全に充電された状態となった時点で、制御信号curをハイレベルとし、かつ、そのときスイッチング信号2kもハイレベルに切り替えると、画素電極PEはフローティングとなり、液晶容量に正極性駆動電圧が保持される。一方、スイッチング信号2kbがローレベルの期間、負極性側スイッチングトランジスタTr6がオンとなり、この期間に制御信号curをローレベルとすると、トランジスタTr4及びTr7からなるソースフォロワバッファ回路がアクティブとなり、画素電極PEが保持容量C2に保持されている負極性の信号レベルに充電される。画素電極PEの電位が完全に充電された状態となった時点で、制御信号curをハイレベルとし、かつ、そのときスイッチング信号2kbもハイレベルに切り替えると、画素電極PEはフローティングとなり、液晶容量に負極性駆動電圧が保持される。以下、上記のスイッチングトランジスタTr5及びTr6を交互にオンとするスイッチングに同期して、定電流用トランジスタTr7を間欠的にアクティブとする動作を繰り返すことで液晶素子LCの画素電極PEには正極性と負極性の各信号で交流化された駆動電圧が印加される。この画素では、保持電荷を直接画素駆動部に転送するのではなく、ソースフォロワバッファ回路を介して電圧を供給する構成のため、正負極性での繰り返し充放電を行っても電荷の中和の問題はなく、極性切り替えを多数回行っても電圧レベルの減衰がない駆動が実現できる。また、液晶表示素子LCの共通電極CEには、図1のパネル駆動用ドライバ回路11から液晶共通電極電圧Vcomが印加される。なお、本実施の形態では、後述するように共通電極電圧Vcomは、Vcom1、Vcom1、Vcom2、Vcom2の4種類ある。図2に戻って説明する。垂直シフトレジスタ124は、パネル駆動用ドライバ回路11からVシフト用クロックが入力され、1垂直走査期間内で画素部123の各画素を第1水平ラインから最終水平ラインまで1水平走査期間1H毎に各水平ラインの画素を上から下方向に順番に選択する行選択信号を出力する。フラグ付画素選択回路125は、パネル駆動用ドライバ回路11から画素選択信号が入力され、画素部123の読み出し時に各画素の図3に示したスイッチング用PMOSトランジスタTr5及びTr6を1垂直走査周期よりも短い周期例えば、2kHzの周期で交互にオン、オフに制御するスイッチング信号図3の2k、2kbと制御信号図3のcurとを画素部123に出力すると共に、垂直シフトレジスタ124から出力された行選択信号を画素部123に接続されている行走査線ゲート線Gjに出力する。図4は、図2中の1ライン分のフラグ付き画素選択回路125をその周辺の回路と共に示すブロック図である。図4において、1ライン分のフラグ付き画素選択回路125は、D型フリップフロップ以下、DFF201と、書き込み制御回路部202a及び読み出し制御回路部202bを含む画素制御回路203とから構成されている。画素204は、図2に示した画素部123内の1ライン分の複数の画素である。DFF201は、データ入力端子Dに識別フラグ用信号線が接続されている。識別用フラグは値が1のとき正常状態のデータ、値が0のとき反転状態のデータを示すように決められており、その値は1H周期で切り替わる。また、DFF201は、クロック入力端子Clに垂直シフトレジスタ124の1ビット出力端子から、その出力端子に対応した1ラインの出力信号が入力される。DFF201は、クロック入力端子Clの入力信号によりデータ入力端子Dの入力識別用フラグをラッチし、ラッチした識別用フラグと同じ値の信号をQ出力端子から1フレーム期間、画素制御回路203に供給すると同時に、ラッチした2値の識別用フラグと逆の値の信号をQn出力端子から1フレーム期間、画素制御回路203へ供給する。また、垂直シフトレジスタ124からDFF201のクロック端子Clに供給される信号も同時に画素制御回路203に入力される。画素制御回路203内の書き込み制御回路部202aは、対応する1ラインの画素204のゲート線に行選択信号を供給する。また、読み出し制御回路部202bは、対応する1ラインの画素204にスイッチング信号2k及び2kbと制御信号curとを供給する。なお、画素部123の各画素は、フラグ付き画素選択回路125を通して供給される行選択信号により、最上位行から最下位行の方向に順番に各行ライン単位で選択される。次に、図2の液晶パネル駆動素子12の概略動作について説明する。図2の水平シフトレジスタ及びコンパレータ121内の水平シフトレジスタに、図2の画像処理回路120から正常状態のデータと反転状態のデータとが1H毎に交互に切り替えられ、更に1フレーム毎にそのデータ切り替えの順番が交互に切り替えられて入力される。上記の水平シフトレジスタ及びコンパレータ121内の水平シフトレジスタは、入力される正常状態のデータ又は反転状態のデータの1ライン分を展開し、かつ、一時保持して水平シフトレジスタ及びコンパレータ121内のコンパレータに供給する。このコンパレータは、画素部123の水平方向の画素数がm個の場合、図3に示した正極性用データ線D及び負極性用データ線Dを一組とするm組のデータ線に対応して各列毎にm個設けられている。m個のコンパレータは、複数の階調値が例えば最小値から最大値まで水平走査期間内で一定期間毎に段階的に変化するカウンタ図示せずからの基準階調データが共通に供給される一方、上記のシフトレジスタにより保持された画像データが1ラインのm画素の各画素単位で供給されて両者を比較し、両者が一致したとき一致パルスを水平駆動回路122に供給する。水平駆動回路122は、2本一組のデータ線Di、Diの一方のデータ線Diに接続された正極性用ビデオスイッチと、他方のデータ線Diに接続された負極性用ビデオスイッチとが各組のデータ線単位で全部でm組設けられると共に、前述したシフトレジスタ及びコンパレータ121内のm個のコンパレータのうち対応して設けられたコンパレータから一致パルスが供給される構成である。そして、m組すべてのビデオスイッチは水平走査期間の開始毎に同時にオンにされた後、ランプ信号に同期したクロックを階調カウンタによりカウントして得た階調を示すカウンタ値基準階調データと入力デジタルデータ正常状態のデータ又は反転状態のデータの画素値とを1ラインの画素単位で比較するコンパレータから両者が一致した時に一致パルスが出力されるときにのみ、その一致パルスを出力するコンパレータに対応して設けられた画素の一組のビデオスイッチを一致パルス入力により同時にオフとし、このときの正極性ランプ信号RAMPと負極性ランプ信号RAMPの各電圧を、オフとされた一組のビデオスイッチに接続されている一組のデータ線Di、Diを介して接続された画素内の正極性用保持容量C1と負極性用保持容量C2とに供給してサンプリング保持が行われる。この時点のランプ信号電圧は、入力デジタル映像信号正常状態のデータ又は反転状態のデータをデジタルアナログ変換して得られたアナログ電圧である。次に、画素3の動作について図5及び図6のタイミングチャート等と共に詳細に説明する。まず、画素の書き込み動作について説明する。入力デジタル映像信号が奇数番目のフレームoddフレームの1ライン目のデジタル映像信号であるときの書き込み動作について説明する。この場合、フラグ付き画素選択回路125の1ライン目のDFFが図4のDFF201であるものとすると、DFF201はクロック入力端子に供給される図5EにVシフト出力1ライン目の場合として示す垂直シフトレジスタ124の1ライン目の出力信号に基づいて、図5Dに示すoddフレームの識別用フラグをラッチする。このoddフレームの識別用フラグは、図5Dに示すように画面上の奇数番目のラインでは値が1であるので、DFF201は値1の識別用フラグをラッチし、ラッチした値1の信号を画素制御回路203に供給する。1ライン目の画素制御回路203は、書き込み制御回路部202aから1ライン目の画素204にハイレベルの行選択信号を配線G1j=1に供給して書き込み動作を行わせる。配線G1にハイレベルの行選択信号が供給されると、1ライン目の図3に示した画素204の画素選択用トランジスタTr1及びTr2がそれぞれオンとなる。これにより、正極性用データ線Dを介して入力された、正極性用ビデオスイッチがオフの時点の1ライン目の当該画素の画素値に対応した正極性ランプ信号RAMPの電圧がトランジスタTr1によりサンプリングされて正極性用保持容量C1に書き込み保持される。またこれと同時に、負極性用データ線Dを介して入力された、負極性用ビデオスイッチがオフの時点の1ライン目の当該画素の画素値に対応した負極性ランプ信号RAMPの電圧がトランジスタTr2によりサンプリングされて負極性用保持容量C2に書き込み保持される。なお、このoddフレームの1ライン目のデジタル映像信号は前述したように正常状態のデータであり、この正常状態のデータをデジタル-アナログ変換して得られた正極性ランプ信号RAMPの電圧が保持容量C1に書き込み保持されると同時に、正常状態のデータをデジタル-アナログ変換して得られた負極性ランプ信号RAMPの電圧が保持容量C2に書き込み保持される。図5Cは、データ線Dのランプ信号電圧を示す。ここで、正常状態のデータの画素への書き込み時には、上記の正極性ランプ信号RAMPは図9に示したRAMP1であり、上記の負極性ランプ信号RAMPは図9に示したRAMP1である。従って、正常状態のデータの画素への書き込みは、従来の液晶表示装置の画素書き込みと同様に行われる。続いて、奇数番目のフレームoddフレームの2ライン目のデジタル映像信号が入力されると、このときはフラグ付き画素選択回路125の2ライン目のDFFが図4のDFF201であるものとすると、DFF201はクロック入力端子に供給される図6EにVシフト出力2ライン目の場合として示す垂直シフトレジスタ124の2ライン目の出力信号に基づいて、図6Dに示すoddフレームの識別用フラグをラッチする。このoddフレームの識別用フラグは、図6Dに示すように画面上の偶数番目のラインでは値が0であるので、DFF201は値0の識別用フラグをラッチし、ラッチした値0の信号を画素制御回路203に供給する。書き込み制御回路部202aは、2ライン目の画素204に行選択信号G2j=2を供給して書き込み動作を行わせる。図6Cは、データ線Dのランプ信号電圧を示す。これにより、1ライン目の各画素と同様に、2ライン目の各画素の正極性用保持容量C1には正極性用データ線Dを介して入力された、正極性用ビデオスイッチがオフの時点の2ライン目の当該画素の画素値に対応した正極性ランプ信号RAMPの電圧正極性のデジタルアナログ変換電圧が書き込み保持されと同時に、負極性用保持容量C2には負極性用データ線Dを介して入力された、負極性用ビデオスイッチがオフの時点の2ライン目の当該画素の画素値に対応した負極性ランプ信号RAMPの電圧負極性のデジタルアナログ変換電圧が書き込み保持される。なお、このoddフレームの2ライン目のデジタル映像信号は前述したように反転状態のデータである。この反転状態のデータの画素への書き込みは、図7に示すように、反転状態のデータの値00白レベルから値FF黒レベルまで1H周期で単調的に増加する正極性ランプ信号RAMP2と、反転状態のデータの値00白レベルから値FF黒レベルまで1H周期で単調的に減少する負極性ランプ信号RAMP2とを、図2の水平駆動回路122内の1ラインの画素数に対応した組数の各ビデオスイッチに共通に同時に供給する。ここで、各組のビデオスイッチは、正極性ランプ信号RAMP2が供給される正極性用ビデオスイッチと、負極性ランプ信号RAMP2が供給される負極性用ビデオスイッチとからなる。そして、すべての組のビデオスイッチを2ライン目等の偶数ラインの水平走査期間開始時に同時にオンにした後、ランプ信号RAMP2及びRAMP2に同期したクロックをカウンタによりカウントして得た階調を示すカウンタ値とデジタル映像信号の画素値とを1ラインの画素単位で比較するコンパレータから、両者が一致した時に一致パルスを出力して、その画素に対応して設けられた一組のビデオスイッチを同時にオフとし、このときのランプ信号RAMP2、RAMP2の各電圧をサンプリングし、オフとされた一組のビデオスイッチに一組のデータ線図3のDi、Diを介して接続された画素内の正極性用保持容量図3のC1と負極性用保持容量図3のC2とに供給し保持させる。以下、上記と同様にして、oddフレームでは、奇数番目のラインの各画素204には正常状態のデータがサンプリングされて書き込まれ、偶数番目のラインの各画素204には反転状態のデータがサンプリングされて書き込まれる。図2の画素部123には、実線で正常状態のデータが書き込まれた奇数番目のラインを示し、点線で反転状態のデータが書き込まれた偶数番目のラインを示す。また、evenフレームでは、oddフレームとは逆に、奇数番目のラインの各画素204には反転状態のデータがサンプリングされて書き込まれ、偶数番目のラインの各画素204には正常状態のデータがサンプリングされて書き込まれる。次に、画素の読み出し動作について説明する。奇数番目のフレームoddフレームの1ライン目の画素読み出し動作について説明する。この場合、フラグ付き画素選択回路125の1ライン目のDFFが図4のDFF201であるものとすると、DFF201はクロック入力端子に供給される図5EにVシフト出力1ライン目の場合として示す垂直シフトレジスタ124の1ライン目の出力信号に基づいて、図5Dに示すoddフレームの1ライン目の識別用フラグの値1をラッチし、そのQ出力端子から値1、Qn出力端子から値0の各信号を画素制御回路203に出力する。読み出し制御回路部202bは、DFF201のQ出力端子、Qn出力端子からの信号と、垂直シフトレジスタ124の1ライン目の出力信号とを入力信号として受け、oddフレームの1ライン目の画素読み出し時には奇数番目に図3のトランジスタTr5をオンとするスイッチング信号2kを出力し、偶数番目にトランジスタTr6をオンとするスイッチング信号2kbを交互に1垂直走査周期よりも短い所定の周期例えば、2kHzの周期で交互に出力する。なお、図5A、Bに示すスイッチング信号2k、2kbの各ハイレベル期間は、トランジスタTr5、Tr6のオン期間を模式的に示しており、信号波形は図5A、Bとは逆相となる。ローレベルでPMOSトランジスタであるトランジスタTr5、Tr6がオンとなるからである。図6A、Bに示すスイッチング信号2k、2kbも同様である。トランジスタTr5、Tr6が交互にオンに制御されることで、正極性用保持容量C1に保持されていた正常状態のデータの正極性デジタルアナログ変換電圧と、負極性用保持容量C2に保持されていた正常状態のデータの負極性デジタルアナログ変換電圧とが交互に画素電極PEに印加される。ここで、正極性用保持容量C1に保持されていた正常状態のデータの正極性デジタルアナログ変換電圧具体的にはサンプリングされた正極性ランプ信号RAMP1が画素電極PEに印加される時の共通電極電圧Vcomは、図9にVcom1で示す低レベル側の共通電極電圧であり、負極性用保持容量C2に保持されていた正常状態のデータの負極性デジタルアナログ変換電圧具体的にはサンプリングされた負極性ランプ信号RAMP1が画素電極PEに印加される時の共通電極電圧Vcomは、図9にVcom1で示す高レベル側の共通電極電圧である。次に、奇数番目のフレームoddフレームの2ライン目の画素読み出し動作について説明する。この場合、フラグ付き画素選択回路125の2ライン目のDFFが図4のDFF201であるものとすると、DFF201はクロック入力端子に供給される図6EにVシフト出力2ライン目の場合として示す垂直シフトレジスタ124の2ライン目の出力信号に基づいて、図6Dに示すoddフレームの2ライン目の識別用フラグの値0をラッチし、そのQ出力端子から値0、Qn出力端子から値1の各信号を画素制御回路203に出力する。2ライン目の画素制御回路203内の読み出し制御回路部202bは、DFF201のQ出力端子及びQn出力端子からの各信号と、垂直シフトレジスタ124の2ライン目の出力信号とを入力信号として受け、oddフレームの2ライン目の画素読み出し時には奇数番目に図3のトランジスタTr6をオンとするスイッチング信号2kbを出力し、偶数番目にトランジスタTr5をオンとするスイッチング信号2kを交互に1垂直走査周期よりも短い所定の周期例えば、2kHzの周期で交互に出力する。トランジスタTr5、Tr6が交互にオンに制御されることで、負極性用保持容量C2に保持されていた反転状態のデータの負極性デジタルアナログ変換電圧と、正極性用保持容量C1に保持されていた反転状態のデータの正極性デジタルアナログ変換電圧とが交互に画素電極PEに印加される。ここで、負極性用保持容量C2に保持されていた反転状態のデータの負極性デジタルアナログ変換電圧具体的にはサンプリングされた図7に示した負極性ランプ信号RAMP2が画素電極PEに印加される時の共通電極電圧Vcomは、図7にVcom2で示す低レベル側の共通電極電圧である。また、正極性用保持容量C1に保持されていた反転状態のデータの正極性デジタルアナログ変換電圧具体的にはサンプリングされた図7に示した正極性ランプ信号RAMP2が画素電極PEに印加される時の共通電極電圧Vcomは、図7にVcom2で示す高レベル側の共通電極電圧である。以下、上記と同様にして、oddフレームでは、奇数番目のラインでは正極性用保持容量C1に保持されていた正常状態のデータの正極性デジタルアナログ変換電圧と、負極性用保持容量C2に保持されていた正常状態のデータの負極性デジタルアナログ変換電圧とが1垂直走査周期よりも短い所定の周期で交互に画素電極PEに印加されると共に、これに同期して2種類の共通電極電圧Vcom1及びVcom1に交互に切り替わる。また、oddフレームでは、偶数番目のラインでは正極性用保持容量C1に保持されていた反転状態のデータの正極性デジタルアナログ変換電圧と、負極性用保持容量C2に保持されていた反転状態のデータの負極性デジタルアナログ変換電圧とが1垂直走査周期よりも短い所定の周期で交互に、かつ、奇数番目のラインの読み出し順とは逆にC2から先に読み出されて画素電極PEに印加されると共に、これに同期して2種類の共通電極電圧Vcom2及びVcom2に交互に切り替わる。一方、evenフレームでは、上記のoddフレームとは逆に、奇数番目のラインでは反転状態のデータの正極性デジタルアナログ変換電圧と反転状態のデータの負極性デジタルアナログ変換電圧とが1垂直走査周期よりも短い所定の周期で交互に読み出されて画素電極PEに印加されると共に、これに同期して2種類の共通電極電圧Vcom2及びVcom2に交互に切り替わり、また、偶数番目のラインでは正常状態のデータの正極性デジタルアナログ変換電圧と正常状態のデータの負極性デジタルアナログ変換電圧とが1垂直走査周期よりも短い所定の周期で交互に、かつ、奇数番目のラインの読み出し順とは逆にC2から先に読み出されて画素電極PEに印加されると共に、これに同期して2種類の共通電極電圧Vcom1及びVcom1に交互に切り替わる。次に、反転状態のデータの読み出しについて更に詳細に説明する。正極性用保持容量C1にサンプリング保持された正極性ランプ信号RAMP2の電圧が画素電極PEに印加されるときには、共通電極CEには図7にVcom2で示すレベルの共通電極電圧が印加され、負極性用保持容量C2にサンプリング保持された負極性ランプ信号RAMP2の電圧が画素電極PEに印加されるときには、共通電極CEには図7にVcom2で示すレベルの共通電極電圧が印加される。従って、液晶表示素子LCの液晶層LCMに印加される電圧は、画素電極PEの印加電圧と共通電極CEの印加電圧との差電圧となるから、正極性用保持容量C1にサンプリング保持されたランプ信号RAMP2の電圧が画素電極PEに印加されるときには、図7にVp2で示す電圧となり、負極性用保持容量C2にサンプリング保持されたランプ信号RAMP2の電圧が画素電極PEに印加されるときには、図7にVm2で示す電圧となり、電圧の印加方向は逆になるが、同じ印加電圧が同じデータで液晶層LCMに印加されることとなり、これを高速に切り替えることで、前述した正常状態のデータの読み出し時と同様に、同じデータの場合表示される明るさは変わらないが、画素電極PE及び共通電極CEに印加される電圧が逆極性になるため、焼き付きを発生させにくい状態にできる。ここで、正極性用保持容量C1にサンプリング保持されたランプ信号RAMP2の電圧が図7にVp2で示す電圧であるが、正極性側のソースフォロワ回路内のトランジスタ図3のPMOSトランジスタTr3のVthが平均値より高い場合、図7に示すようにその誤差分のVlv1だけ高い電圧となって画素電極PEに印加されることとなる。この場合は、正しい明るさよりも暗い画素状態となる。一方、負極性用保持容量C2にサンプリング保持されたランプ信号RAMP2の電圧が図7にVm2で示す電圧であるが、負極性側のソースフォロワ回路内のトランジスタ図3のPMOSトランジスタTr4のVthが平均値より高い場合、図7に示すようにその誤差分のVlv2だけ高い電圧となって画素電極PEに印加されることとなる。この場合は、正しい明るさよりも明るい画素状態となる。このように、各画素内の正極性側のソースフォロワ回路のトランジスタのVthと、負極性側のソースフォロワ回路のトランジスタのVthとが正規の値よりもずれた誤差があると、正しい明るさからずれた状態を表示することになることは、図9と共に説明した正常状態のデータ読み出し時と同様である。ここで、図7に示した正極性画素電極電圧Vcom2印加時の液晶表示素子の明るさXp2は次式で表わされる。Xp2=fp×Vp2-Vlv13ただし、3式中、fpは電圧印加時の表示明るさを計算する関数、Vp2は画素内の正極性用保持容量の反転状態のデータの入力電圧、Vlv1は画素の正極性側ソースフォロワ回路のばらつき電圧である。また、図7に示した負極性画素電極電圧Vcom2印加時の液晶表示素子の明るさXm2は次式で表わされる。Xm2=fm×Vm2Vlv24ただし、4式中、fmは電圧印加時の表示明るさを計算する関数、Vm2は画素内の負極性用保持容量の反転状態のデータの入力電圧、Vlv2は画素の負極性側ソースフォロワ回路のばらつき電圧である。次に、図2に戻って説明する。図2の液晶パネル駆動素子12は、パネル駆動用ドライバ回路11から正常状態のデータと反転状態のデータとが1H単位で交互に供給され、この入力データを前述したように正極性ランプ信号と負極性ランプ信号とを用いてアナログ信号電圧に変換して各画素内の正極性用保持容量と負極性用保持容量とに書き込む。正常状態のデータ又は反転状態のデータが書き込まれた後、その書き込みデータは所定の周期例えば2kHzの周期で高速に読み出される。この読み出しは、本実施の形態では、oddフレーム及びevenフレームのいずれにおいても、正極性ランプ信号と負極性ランプ信号とを用いてアナログ信号電圧に変換された正常状態のデータと反転状態のデータとが1H周期で交互に切り替わるようにしている。また、共通電極電圧は読み出し時に2kHzの周期で正極性共通電極電圧Vcom1又はVcom2と、負極性側共通電極電圧Vcom1又はVcom2とに交互に切り替わるが、保持容量から読み出されるデジタルアナログ変換電圧が正常状態のデータか反転状態のデータであるか、また、正極性用保持容量から読み出すのか負極性用保持容量から読み出すのかに応じて、すなわち4種類の組み合わせに応じて正極性共通電極電圧及び負極性共通電極電圧のどちらから読み出すのかを選択する必要がある。そこで、本実施の形態では、図2では図示を省略したが、識別用フラグに応じて、正極性及び負極性の共通電極電圧の選択を変更する回路が用いられる。図8は、入力データと共通電極電圧との関係を示す。図8Aにおいて、側は正常状態のデータ又は反転状態のデータが正極性用保持容量から読み出される場合、-側は負極性保持容量から読み出される場合を示す。また、図6Bにおいて、Lowとは共通電極電圧が低レベル側電圧であるVcom1又はVcom2を示し、Highとは共通電極電圧が高レベル側電圧であるVcom1又はVcom2を示す。このようにして、本実施の形態によれば、4種類の組み合わせをすべて時系列的に表示するため、その表示画面の明るさXは4種類の組み合わせの平均となり、1式~式から次式で表わされるものとなる。X=XmXm2XpXp2/4=fm×Vm1Vlv2Vm2-Vlv2fp×Vp1Vlv1Vp2-Vlv1/4=fm×Vm1Vm2fp×Vp1Vp2/45ここで、同一画素の場合fm=fp=f、Vm1=Vm2=Vp1=Vp2=Vであるので、5式は次式で表わされる。X=f×V6従って、本実施の形態によれば、6式から分かるように、明るさXは各画素毎のソースフォロワ回路のトランジスタのVthのばらつきを抑圧した明るさとすることができる。ただし、画素のばらつきは信号電圧によって若干異なるため、完全に打ち消すことは難しいが、抑圧することは可能である。これにより、本実施の形態によれば、各画素毎のソースフォロワ回路のトランジスタのVthのばらつきに起因するFPNを低減し、表示品質を向上できる。また、本実施の形態によれば、輝点、黒点など、画素のばらつきと同様に正しくない電圧が画素電極に印加される場合も、ある程度の抑圧が期待できる。更に、本実施の形態によれば、複数種類のランプ信号間の波形のずれに起因する表示画像のフリッカーを視覚上抑圧することができる。なお、本発明は以上の実施の形態に限定されるものではなく、例えば、1H毎に正常状態のデータと反転状態のデータとを交互に切り替えて画素に書き込むように説明したが、複数H毎に切り替えて画素に書き込むようにしてもよい。同じ画面上に略同数の正常状態のデータの書き込みと反転状態のデータの書き込みとが存在するようにすれば、フリッカーは視覚上抑圧できるからである。