第1入力端子と、第2入力端子と、共通接続ノードと、出力端子と、前記第1入力端子と前記共通接続ノードとの間に接続された第1インダクタンス部品と、前記第2入力端子と前記共通接続ノードとの間に接続された第2インダクタンス部品とを具備する電力結合器であって、前記出力電力結合器は、前記共通接続ノードと前記出力端子との間に接続された第3インダクタンス部品を更に具備することを特徴とする電力結合器。請求項1において、前記第1入力端子と前記第2入力端子と前記共通接続ノードと前記出力端子とは、基板の主表面上に形成されたものであり、前記第1インダクタンス部品と前記第2インダクタンス部品と前記第3インダクタンス部品とは、前記基板の前記主表面上に形成された受動電子部品であることを特徴とする電力結合器。請求項2において、前記基板は回路基板であり、前記第1インダクタンス部品と前記第2インダクタンス部品と前記第3インダクタンス部品は前記回路基板である前記基板の前記主表面上に配置された表面実装デバイスであることを特徴とする電力結合器。請求項3において、前記第3インダクタンス部品は、少なくとも1nHのインダクタンスを有することを特徴とする電力結合器。請求項4において、前記電力結合器は、第1容量部品と、第2容量部品と、第3容量部品と、第4容量部品とを更に具備して、前記第1容量部品は前記第1入力端子と接地電位との間に接続され、前記第2容量部品は前記第2入力端子と前記接地電位との間に接続され、前記第3容量部品は前記共通接続ノードと前記接地電位との間に接続され、前記第4容量部品は前記共通接続ノードと前記出力端子との間に前記第3インダクタンス部品と直列に接続されたことを特徴とする電力結合器。請求項5において、前記電力結合器は、前記第1入力端子と前記第2入力端子との間に接続されたインピーダンス部品を更に具備することを特徴とする電力結合器。請求項6において、前記インピーダンス部品は、抵抗部品であることを特徴とする電力結合器。請求項2において、前記基板は半導体基板であり、前記第1インダクタンス部品と前記第2インダクタンス部品と前記第3インダクタンス部品は前記半導体基板の前記主表面上に半導体製造プロセスによって形成されたことを特徴とする電力結合器。請求項8において、前記第3インダクタンス部品は、少なくとも1nHのインダクタンスを有することを特徴とする電力結合器。請求項9において、前記電力結合器は、第1容量部品と、第2容量部品と、第3容量部品と、第4容量部品とを更に具備して、前記第1容量部品は前記第1入力端子と接地電位との間に接続され、前記第2容量部品は前記第2入力端子と前記接地電位との間に接続され、前記第3容量部品は前記共通接続ノードと前記接地電位との間に接続され、前記第4容量部品は前記共通接続ノードと前記出力端子との間に前記第3インダクタンス部品と直列に接続されたことを特徴とする電力結合器。請求項10において、前記電力結合器は、前記第1入力端子と前記第2入力端子との間に接続されたインピーダンス部品を更に具備することを特徴とする電力結合器。請求項11において、前記インピーダンス部品は、抵抗部品であることを特徴とする電力結合器。第1RF電力増幅回路と、第2RF電力増幅回路と、電力結合器とを具備するRF電力増幅器であって、前記電力結合器は、第1入力端子と、第2入力端子と、共通接続ノードと、出力端子と、前記第1入力端子と前記共通接続ノードとの間に接続された第1インダクタンス部品と、前記第2入力端子と前記共通接続ノードとの間に接続された第2インダクタンス部品とを有して、前記出力電力結合器の前記第1入力端子と前記第2入力端子とに、前記第1RF電力増幅回路の第1RF増幅出力信号と前記第2RF電力増幅回路の第2RF増幅出力信号とがそれぞれ供給され、前記電力結合器は、前記共通接続ノードと前記出力端子との間に接続された第3インダクタンス部品を更に有して、前記電力結合器の前記出力端子からは、前記RF電力増幅器のRF増幅出力信号が生成されることを特徴とするRF電力増幅器。請求項13において、前記第1入力端子と前記第2入力端子と前記共通接続ノードと前記出力端子とは、基板の主表面上に形成されたものであり、前記第1インダクタンス部品と前記第2インダクタンス部品と前記第3インダクタンス部品とは、前記基板の前記主表面上に形成された受動電子部品であることを特徴とするRF電力増幅器。請求項14において、前記基板は回路基板であり、前記第1インダクタンス部品と前記第2インダクタンス部品と前記第3インダクタンス部品は前記回路基板である前記基板の前記主表面上に配置された表面実装デバイスであることを特徴とするRF電力増幅器。請求項15において、前記第3インダクタンス部品は、少なくとも1nHのインダクタンスを有することを特徴とするRF電力増幅器。請求項16において、前記電力結合器は、第1容量部品と、第2容量部品と、第3容量部品と、第4容量部品とを更に具備して、前記第1容量部品は前記第1入力端子と接地電位との間に接続され、前記第2容量部品は前記第2入力端子と前記接地電位との間に接続され、前記第3容量部品は前記共通接続ノードと前記接地電位との間に接続され、前記第4容量部品は前記共通接続ノードと前記出力端子との間に前記第3インダクタンス部品と直列に接続されたことを特徴とするRF電力増幅器。請求項17において、前記電力結合器は、前記第1入力端子と前記第2入力端子との間に接続されたインピーダンス部品を更に具備することを特徴とするRF電力増幅器。請求項18において、前記インピーダンス部品は、抵抗部品であることを特徴とするRF電力増幅器。請求項14において、前記基板は半導体基板であり、前記第1インダクタンス部品と前記第2インダクタンス部品と前記第3インダクタンス部品は前記半導体基板の前記主表面上に半導体製造プロセスによって形成されたことを特徴とするRF電力増幅器。請求項20において、前記第3インダクタンス部品は、少なくとも1nHのインダクタンスを有することを特徴とするRF電力増幅器。請求項21において、前記電力結合器は、第1容量部品と、第2容量部品と、第3容量部品と、第4容量部品とを更に具備して、前記第1容量部品は前記第1入力端子と接地電位との間に接続され、前記第2容量部品は前記第2入力端子と前記接地電位との間に接続され、前記第3容量部品は前記共通接続ノードと前記接地電位との間に接続され、前記第4容量部品は前記共通接続ノードと前記出力端子との間に前記第3インダクタンス部品と直列に接続されたことを特徴とするRF電力増幅器。請求項22において、前記電力結合器は、前記第1入力端子と前記第2入力端子との間に接続されたインピーダンス部品を更に具備することを特徴とするRF電力増幅器。請求項23において、前記インピーダンス部品は、抵抗部品であることを特徴とするRF電力増幅器。本発明者等は本発明に先立って、ウィルキンソンパワーデバイダと呼ばれる電力分割器およびウィルキンソンパワーコンバイナと呼ばれる電力結合器を使用したRF電力増幅器の開発に従事した。本発明に先立った本発明者等による検討により、集中定数素子により構成されたウィルキンソンパワーコンバイナと呼ばれる電力結合器を使用したRF電力増幅器においては、電力損失が大きく、電力付加効率が良好でないと言う問題が明らかされた。図6は、本発明に先立って本発明者等によって検討された電力結合器を使用した平衡型のRF電力増幅器の構成を示す図である。図6に示す平衡型のRF電力増幅器は、モノリシックマイクロ波集積回路100とRFパワーモジュールのプリント回路基板200を含んでいる。《モノリシックマイクロ波集積回路》モノリシックマイクロ波集積回路100は、第1RF電力増幅回路PA1、第2RF電力増幅回路PA2を含んでいる。第1RF電力増幅回路PA1と第2RF電力増幅回路PA2とは、それぞれ多段増幅回路で構成されている。図6では、第1RF電力増幅回路PA1の最終段増幅素子としてのソース接地電界効果トランジスタQ1とゲート抵抗RG1および第2RF電力増幅回路PA2の最終段増幅素子としてのソース接地電界効果トランジスタQ2とゲート抵抗RG2が示されている。共通のゲートバイアス電圧VGが、ソース接地電界効果トランジスタQ1とゲート入力端子とソース接地電界効果トランジスタQ2とゲート入力端子に供給される。更に、第1RF電力増幅回路PA1のソース接地電界効果トランジスタQ1とゲート入力端子と第2RF電力増幅回路PA2のソース接地電界効果トランジスタQ2とゲート入力端子には、図示しない第1RF電力増幅回路PA1の中間段増幅回路の出力端子の第1RF増幅信号Vin1と図示しない第2RF電力増幅回路PA2の中間段増幅回路の出力端子の第2RF増幅信号Vin2とがそれぞれ供給される。尚、第1RF増幅信号Vin1と第2RF増幅信号Vin2とは、それぞれ図示しない第1結合容量と第2結合容量とを介してソース接地電界効果トランジスタQ1とゲート入力端子とソース接地電界効果トランジスタQ2とゲート入力端子に供給される。また、ソース接地電界効果トランジスタQ1、Q2は、モノリシックマイクロ波集積回路100のシリコン基板に集積化されたLD型NチャネルMOSトランジスタである。《RFパワーモジュールのプリント回路基板》RFパワーモジュールのプリント回路基板200は、第1負荷回路Load1、第2負荷回路Load2、第1出力整合回路Out_MN1、第2出力整合回路Out_MN2、第1出力位相シフタOut_PS1、第2出力位相シフタOut_PS2、出力電力結合器Out_PCを含んでいる。第1負荷回路Load1はRFチョークコイルとして機能するインダクタL71と電源電圧Vddに含まれる電源リップル成分を減衰するデカップリング容量として機能する容量C71を含み、第2負荷回路Load2もRFチョークコイルとして機能するインダクタL72と電源電圧Vddに含まれる電源リップル成分を減衰するデカップリング容量として機能する容量C72を含んでいる。インダクタL71の一端に電源電圧Vddが供給されてインダクタL71の他端はボンディングワイヤWB1を介してソース接地電界効果トランジスタQ1のドレイン出力端子に接続されて、インダクタL72の一端に電源電圧Vddが供給されてインダクタL72の他端はボンディングワイヤWB2を介してソース接地電界効果トランジスタQ2のドレイン出力端子に接続される。第1出力整合回路Out_MN1と第2出力整合回路Out_MN2と第1出力位相シフタOut_PS1と第2出力位相シフタOut_PS2とは、RFパワーモジュールのプリント回路基板200の主表面に配置された複数のインダクタと複数の容量とを含んでいる。ウィルキンソンパワーコンバイナとして構成された出力電力結合器Out_PCでは、第1と第2の無損失集中定数回路が使用される。第1無損失集中定数回路は、ローパス型フィルタの容量C61、インダクタL61、容量C63によって70.5Ωのインピーダンスを持つように構成される。第2無損失集中定数回路も、ローパス型フィルタの容量C62、インダクタL62、容量C63によって70.5Ωのインピーダンスを持つように構成される。第1と第2の無損失集中定数回路は出力端子Outからの反射波を考慮するとそれぞれ90°の位相を生成するので、第1と第2の無損失集中定数回路は第1入力端子N1と第2入力端子N2との間に180°の位相差を生成する。一方、第1入力端子と第2入力端子との間の100Ωの抵抗R61は第1出力端子と第2出力端子の間に0°の位相差を生成するので、第1入力端子N1と第2入力端子N2との間で180°の位相差の信号と0°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。ウィルキンソンパワーコンバイナの出力電力結合器Out_PCの2個のインダクタL61、L62の共通接続ノードN3において、第1RF電力増幅回路PA1の第1RF増幅出力信号と第2RF電力増幅回路PA2の第2RF増幅出力信号とは1つのRF出力信号に結合される。共通接続ノードN3のRF出力信号は、容量C64と出力端子Outと図示しないデュプレクサとを介して携帯電話端末のアンテナに供給される。尚、デュプレクサは、周波数分割デュプレックス方式の携帯電話機において、送信動作と受信動作とを同時に実行するために送信アンテナと受信アンテナを1本のアンテナで共用した場合に、強力な送信波が受信機に流入して受信を妨げるのを防止するための部品である。具体的には、送信経路と受信経路とを電気的に分離するために、2つの異なる周波数帯域を持つ2つのフィルタを1つのアンテナ端子で共有することで実現される。出力電力結合器Out_PCの容量C64は出力端子Outに接続されるデュプレクサとアンテナに電源電圧Vddの直流電圧が供給されないようにする一方、共通接続ノードN3のRF出力信号を出力端子Outに接続されるデュプレクサとアンテナとに供給するための結合容量として機能する。《電力結合器の機能を説明するスミスチャート》図7は、図6に示した本発明に先立って本発明者等によって検討されたウィルキンソンパワーコンバイナとして構成された電力結合器Out_PCの機能を説明するためのスミスチャートを示す図である。図7では抵抗がゼロの点と抵抗が無限大の点を結ぶ直線上に、電力結合器Out_PCの第1入力端子N1のインピーダンスN1が示されている。この第1入力端子N1のインピーダンスN1は、上述した直線上で抵抗がゼロの点と抵抗が25Ωとの間の低いインピーダンスとなっている。その理由は、第1入力端子N1には第1出力整合回路Out_MN1と第1出力位相シフタOut_PS1が接続されているが、第1RF電力増幅回路PA1のソース接地電界効果トランジスタQ1のドレイン出力端子の出力インピーダンスが出力端子Outのアンテナの入力インピーダンス50Ωと比較して低いためである。図7に示したように、電力結合器Out_PCの第1入力端子N1のインピーダンスN1から出発して、インダクタL61の作用によって、インピーダンスは定抵抗円の円弧上で時計方向に移動する。その際の移動量は、インダクタL61のインピーダンスjωL61に対応するωL61である。尚、ωは、角周波数である。更に図7に示したように、電力結合器Out_PCの共通接続ノードN3と接地電位GNDとの間に接続された容量C63の作用によって、インピーダンスは定コンダクタンス円の円弧上で時計方向に移動する。その際の移動量は、容量C63のアドミッタンスjωC63に対応するωC63である。従って、インダクタL61による移動量ωL61と容量C63による移動量ωC63の合計による移動先が、電力結合器Out_PCの共通接続ノードN3のインピーダンスN3となる。更に共通接続ノードN3と出力端子Outとの間には容量C64が接続されているので、インピーダンスは定抵抗円の円弧上で反時計方向に移動する。その際の移動量は、容量C64のアドミッタンスjωC64に対応するωC64である。この容量C64による最終出力インピーダンスが出力端子Outに接続されるデュプレクサの入力インピーダンスと整合することで、原理的には無損失のインピーダンス整合を実現することが可能となる。しかし、本発明に先立った本発明者等による検討によって、上述の無損失のインピーダンス整合の原理にもかかわらず図6に示したように集中定数素子によって構成されたウィルキンソンパワーコンバイナの電力結合器を使用したRF電力増幅器においては、電力損失が大きく電力付加効率が良好でないと言う問題が明らかされた。図3の下欄は、図6に示した本発明に先立って本発明者等によって検討されたウィルキンソンパワーコンバイナとして構成された電力結合器Out_PCの第1入力端子N1から共通接続ノードN3への信号伝達での変換損失が6.5dBと大きいことを示したものである。本発明者等が図6に示したように集中定数素子によって構成されたウィルキンソンパワーコンバイナの電力結合器の変換損失が大きい理由を検討したところ、以下のような原因が明らかとされた。すなわち、図6に示したようにウィルキンソンパワーコンバイナとして構成された電力結合器Out_PCのインダクタL61、L62は、その内部に寄生抵抗r61、r62を含むものである。具体的には、図6に示したRFパワーモジュールのプリント回路基板200の第1出力整合回路Out_MN1と第2出力整合回路Out_MN2と第1出力位相シフタOut_PS1と第2出力位相シフタOut_PS2と出力電力結合器Out_PCの複数のインダクタと複数の容量と抵抗等の受動部品は、表面実装デバイスである。更に具体的には、この表面実装デバイスは0603型と呼ばれる表面実装デバイスであり、JIS規格によれば0603型表面実装デバイスは長さが0.6mm、幅が0.3mm、厚みが0.23mmの超小型電子部品である。尚、近年は、更に小型化された0402型と呼ばれる表面実装デバイスも採用され始めている。JIS規格によれば、0402型表面実装デバイスは、長さが0.4mm、幅が0.2mm、厚みが0.13mmの超小型電子部品である。その結果、図6のウィルキンソンパワーコンバイナの電力結合器Out_PCのインダクタL61、L62も表面実装デバイスである超小型チップインダクタ部品によって構成されている。従って、インダクタを構成するコイルの断面積も微小であるので、インダクタL61、L62の内部寄生抵抗r61、r62の抵抗値も大きくなる。インダクタL61、L62のインダクタンスを大きくするためにはコイルの線路長の長くなるので、インダクタL61、L62の内部寄生抵抗r61、r62の抵抗値は更に増大する。一方、図6のウィルキンソンパワーコンバイナの電力結合器Out_PCでは、図7に示したスミスチャートで第1入力端子N1のインピーダンスN1から共通接続ノードN3のインピーダンスN3へのインピーダンスの移動が必要である。しかし、第1入力端子N1のインピーダンスN1から出発してインダクタL61の作用によってインピーダンスが定抵抗円の円弧上で時計方向に最初に移動する際に、移動の定抵抗円が抵抗ゼロに近接した低抵抗円となっている。このように低抵抗円の円弧上でインダクタによって大きな移動量で移動すると、インダクタの内部寄生抵抗で大きな電力損失が生じることが本発明に先立った本発明者等による検討によって明らかとされた。本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。従って、本発明の目的とするところは、電力結合器の電力損失を軽減することである。また本発明の他の目的とするところは、電力結合器を使用したRF電力増幅器の電力効率を改善することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。すなわち、本発明の代表的な実施の形態は、第1入力端子と、第2入力端子と、共通接続ノードと、出力端子と、前記第1入力端子と前記共通接続ノードとの間に接続された第1インダクタンス部品と、前記第2入力端子と前記共通接続ノードとの間に接続された第2インダクタンス部品とを具備する電力結合器である。前記電力結合器は、前記共通接続ノードと前記出力端子との間に接続された第3インダクタンス部品を更に具備することを特徴とするものである。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、本発明によれば、電力結合器の電力損失を軽減することができる。1.実施の形態の概要まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。1本発明の代表的な実施の形態は、第1入力端子と、第2入力端子と、共通接続ノードと、出力端子と、前記第1入力端子と前記共通接続ノードとの間に接続された第1インダクタンス部品と、前記第2入力端子と前記共通接続ノードとの間に接続された第2インダクタンス部品とを具備する電力結合器である。前記電力結合器は、前記共通接続ノードと前記出力端子との間に接続された第3インダクタンス部品を更に具備することを特徴とするものである。前記実施の形態によれば、電力結合器の電力損失を軽減することが可能となる。好適な実施の形態では、前記第1入力端子と前記第2入力端子と前記共通接続ノードと前記出力端子とは、基板の主表面上に形成されたものである。前記第1インダクタンス部品と前記第2インダクタンス部品と前記第3インダクタンス部品とは、前記基板の前記主表面上に形成された受動電子部品であることを特徴とするものである。他の好適な実施の形態では、前記基板は回路基板であり、前記第1インダクタンス部品と前記第2インダクタンス部品と前記第3インダクタンス部品は前記回路基板である前記基板の前記主表面上に配置された表面実装デバイスであることを特徴とするものである。更に他の好適な実施の形態では、前記第3インダクタンス部品は、少なくとも1nHのインダクタンスを有することを特徴とするものである。より好適な実施の形態による電力結合器は、第1容量部品と、第2容量部品と、第3容量部品と、第4容量部品とを更に具備する。前記第1容量部品は前記第1入力端子と接地電位との間に接続され、前記第2容量部品は前記第2入力端子と前記接地電位との間に接続される。前記第3容量部品は前記共通接続ノードと前記接地電位との間に接続され、前記第4容量部品は前記共通接続ノードと前記出力端子との間に前記第3インダクタンス部品と直列に接続されたことを特徴とするものである。他のより好適な実施の形態による電力結合器は、前記第1入力端子と前記第2入力端子との間に接続されたインピーダンス部品を更に具備することを特徴とするものである。更に他のより好適な実施の形態では、前記インピーダンス部品は、抵抗部品であることを特徴とするものである。別のより好適な実施の形態では、前記基板は半導体基板であり、前記第1インダクタンス部品と前記第2インダクタンス部品と前記第3インダクタンス部品は前記半導体基板の前記主表面上に半導体製造プロセスによって形成されたことを特徴とするものである。更に別のより好適な実施の形態は、前記第3インダクタンス部品は、少なくとも1nHのインダクタンスを有することを特徴とするものである。具体的な実施の形態による電力結合器は、第1容量部品と、第2容量部品と、第3容量部品と、第4容量部品とを更に具備する。前記第1容量部品は前記第1入力端子と接地電位との間に接続され、前記第2容量部品は前記第2入力端子と前記接地電位との間に接続される。前記第3容量部品は前記共通接続ノードと前記接地電位との間に接続され、前記第4容量部品は前記共通接続ノードと前記出力端子との間に前記第3インダクタンス部品と直列に接続されたことを特徴とするものである。他の具体的な実施の形態による電力結合器は、前記第1入力端子と前記第2入力端子との間に接続されたインピーダンス部品を更に具備することを特徴とするものである。最も具体的な実施の形態では、前記インピーダンス部品は、抵抗部品であることを特徴とするものである。2本発明の別の観点の代表的な実施の形態は、第1RF電力増幅回路と、第2RF電力増幅回路と、電力結合器とを具備するRF電力増幅器である。前記電力結合器は、第1入力端子と、第2入力端子と、共通接続ノードと、出力端子と、前記第1入力端子と前記共通接続ノードとの間に接続された第1インダクタンス部品と、前記第2入力端子と前記共通接続ノードとの間に接続された第2インダクタンス部品とを有する。前記出力電力結合器の前記第1入力端子と前記第2入力端子とに、前記第1RF電力増幅回路の第1RF増幅出力信号と前記第2RF電力増幅回路の第2RF増幅出力信号とがそれぞれ供給される。前記電力結合器は、前記共通接続ノードと前記出力端子との間に接続された第3インダクタンス部品を更に有する。前記電力結合器の前記出力端子からは、前記RF電力増幅器のRF増幅出力信号が生成されることを特徴とするものである。前記実施の形態によれば、電力結合器を使用したRF電力増幅器の電力効率を改善することができる。2.実施の形態の詳細次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。[実施の形態1]《電力結合器およびRF電力増幅器の構成》図1は、本発明の実施の形態1によるウィルキンソンパワーコンバイナと呼ばれる電力結合器を使用した平衡型のRF電力増幅器の構成を示す図である。図1に示した本発明の実施の形態1による平衡型のRF電力増幅器は、モノリシックマイクロ波集積回路100とRFパワーモジュールのプリント回路基板200を含んでいる。《モノリシックマイクロ波集積回路》図1に示したモノリシックマイクロ波集積回路100は、第1RF電力増幅回路PA1、第2RF電力増幅回路PA2を含んでいる。第1RF電力増幅回路PA1と第2RF電力増幅回路PA2とは、それぞれ多段増幅回路によって構成されている。図1でも、第1RF電力増幅回路PA1の最終段増幅素子としてのソース接地電界効果トランジスタQ1とゲート抵抗RG1および第2RF電力増幅回路PA2の最終段増幅素子としてのソース接地電界効果トランジスタQ2とゲート抵抗RG2とが示されている。共通のゲートバイアス電圧VGが、ソース接地電界効果トランジスタQ1とゲート入力端子とソース接地電界効果トランジスタQ2とゲート入力端子に供給される。更に第1RF電力増幅回路PA1のソース接地電界効果トランジスタQ1とゲート入力端子と第2RF電力増幅回路PA2のソース接地電界効果トランジスタQ2とゲート入力端子には、図示しない第1RF電力増幅回路PA1の中間段増幅回路の出力端子の第1RF増幅信号Vin1と図示しない第2RF電力増幅回路PA2の中間段増幅回路の出力端子の第2RF増幅信号Vin2とがそれぞれ供給される。尚、第1RF増幅信号Vin1と第2RF増幅信号Vin2とは、それぞれ図示しない第1結合容量と第2結合容量とを介してソース接地電界効果トランジスタQ1とゲート入力端子とソース接地電界効果トランジスタQ2とゲート入力端子に供給される。また、ソース接地電界効果トランジスタQ1、Q2は、モノリシックマイクロ波集積回路100のシリコン基板に集積化されたLD型NチャネルMOSトランジスタである。《RFパワーモジュールのプリント回路基板》図1に示したRFパワーモジュールのプリント回路基板200は、第1負荷回路Load1、第2負荷回路Load2、第1出力整合回路Out_MN1、第2出力整合回路Out_MN2、第1出力位相シフタOut_PS1、第2出力位相シフタOut_PS2、出力電力結合器Out_PCを含んでいる。第1負荷回路Load1はRFチョークコイルとして機能するインダクタL71と電源電圧Vddに含まれる電源リップル成分を減衰するデカップリング容量として機能する容量C71を含み、第2負荷回路Load2もRFチョークコイルとして機能するインダクタL72と電源電圧Vddに含まれる電源リップル成分を減衰するデカップリング容量として機能する容量C72を含んでいる。インダクタL71の一端に電源電圧Vddが供給されてインダクタL71の他端はボンディングワイヤWB1を介してソース接地電界効果トランジスタQ1のドレイン出力端子に接続されて、インダクタL72の一端に電源電圧Vddが供給されてインダクタL72の他端はボンディングワイヤWB2を介してソース接地電界効果トランジスタQ2のドレイン出力端子に接続される。図1に示した第1出力整合回路Out_MN1と第2出力整合回路Out_MN2と第1出力位相シフタOut_PS1と第2出力位相シフタOut_PS2と出力電力結合器Out_PCは、RFパワーモジュールのプリント回路基板200の主表面に配置された複数のインダクタと複数の容量と抵抗とを含んでいる。これらの受動部品は、上述の0603型または0402型と呼ばれる表面実装デバイスによって構成されている。図1のウィルキンソンパワーコンバイナとして構成された出力電力結合器Out_PCでも、第1と第2の無損失集中定数回路が使用される。第1無損失集中定数回路は、ローパス型フィルタの容量C61、インダクタL61、容量C63によって70.5Ωのインピーダンスを持つように構成される。第2無損失集中定数回路も、ローパス型フィルタの容量C62、インダクタL62、容量C63によって70.5Ωのインピーダンスを持つように構成される。第1と第2の無損失集中定数回路はそれぞれ90°の位相を生成するので、第1と第2の無損失集中定数回路は第1入力端子N1と第2入力端子N2との間に180°の位相差を生成する。一方、第1入力端子と第2入力端子との間の100Ωの抵抗R61は第1出力端子と第2出力端子の間に0°の位相差を生成するので、第1入力端子N1と第2入力端子N2との間で180°の位相差の信号と0°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。図1のウィルキンソンパワーコンバイナの出力電力結合器Out_PCの2個のインダクタL61、L62の共通接続ノードN3においても、第1RF電力増幅回路PA1の第1RF増幅出力信号と第2RF電力増幅回路PA2の第2RF増幅出力信号とは1つのRF出力信号に結合される。図1に示した本発明の実施の形態1によるウィルキンソンパワーコンバイナの出力電力結合器Out_PCにおいては、特にインダクタL64が共通接続ノードN3と出力端子Outの間に容量C64と直列接続されている。従って、共通接続ノードN3のRF出力信号は、インダクタL64と容量C64と出力端子Outと図示しないデュプレクサとを介して携帯電話端末のアンテナに供給される。特に、図1の本発明の実施の形態1によるウィルキンソンパワーコンバイナの出力電力結合器Out_PCに追加されたインダクタL64のインダクタンスは、少なくとも1nH以上の値を有するものである。それに対してRFパワーモジュールのプリント回路基板200の通常の信号配線の寄生インダクタンスが0.1nH~0.4nHと比較すると、インダクタL64の1nH以上の値のインダクタンスは極めて大きなものである。更に、図1の本発明の実施の形態1によるウィルキンソンパワーコンバイナの出力電力結合器Out_PCでは、第1の無損失集中定数回路のインダクタL61と共通接続ノードN3と出力端子Outの間のインダクタL64との合計のインダクタンスの値は、図6の本発明に先立って本発明者等により検討された出力電力結合器Out_PCのインダクタL61の単一のインダクタンスの値と実質的に等しく設定される。また、図1の本発明の実施の形態1によるウィルキンソンパワーコンバイナの出力電力結合器Out_PCでは、第2の無損失集中定数回路のインダクタL62と共通接続ノードN3と出力端子Outの間のインダクタL64との合計のインダクタンスの値は、図6の本発明に先立って本発明者等により検討された出力電力結合器Out_PCのインダクタL62の単一のインダクタンスの値と実質的に等しく設定される。従って、図1に示した本発明の実施の形態1によるウィルキンソンパワーコンバイナの出力電力結合器Out_PCの第1の無損失集中定数回路のインダクタL61と第2の無損失集中定数回路のインダクタL62とは、図6の本発明に先立って本発明者等により検討された出力電力結合器Out_PCの対応するインダクタL61、L62よりも小さなインダクタンスに設定されている。その結果、図1に示した本発明の実施の形態1によるウィルキンソンパワーコンバイナの出力電力結合器Out_PCのインダクタL61、L62は、図6の本発明に先立って本発明者等により検討された出力電力結合器Out_PCの対応するインダクタL61、L62よりも短い線路長を有するコイルによって構成されている。従って、図1に示した本発明の実施の形態1によるウィルキンソンパワーコンバイナの出力電力結合器Out_PCのインダクタL61、L62は、図6の本発明に先立って本発明者等により検討された出力電力結合器Out_PCの対応するインダクタL61、L62よりも低い抵抗値の内部寄生抵抗r61、r62を有している。《電力結合器の機能を説明するスミスチャート》図2は、図1に示す本発明の実施の形態1によるウィルキンソンパワーコンバイナとして構成された電力結合器Out_PCの機能を説明するためのスミスチャートを示す図である。図2でも抵抗がゼロの点と抵抗が無限大の点を結ぶ直線上に、電力結合器Out_PCの第1入力端子N1のインピーダンスN1が示されている。この第1入力端子N1のインピーダンスN1は、上述の直線上で抵抗がゼロの点と抵抗が25Ωとの間の低いインピーダンスとなっている。その理由は、第1入力端子N1には第1出力整合回路Out_MN1と第1出力位相シフタOut_PS1が接続されているが、第1RF電力増幅回路PA1のソース接地電界効果トランジスタQ1のドレイン出力端子の出力インピーダンスが低いためである。図2に示したように、電力結合器Out_PCの第1入力端子N1のインピーダンスN1から出発して、インダクタL61の作用によって、インピーダンスは定抵抗円の円弧上で時計方向に移動する。その際の移動量は、インダクタL61のインピーダンスjωL61に対応するωL61である。尚、ωは、角周波数である。特に図1に示した本発明の実施の形態1による出力電力結合器Out_PCの第1の無損失集中定数回路のインダクタL61は、図6の本発明に先立って本発明者等により検討された出力電力結合器Out_PCの対応するインダクタL61より小さなインダクタンスに設定されているので、図2のスミスチャートでの移動量ωL61の大きさは図7のスミスチャートでの移動量ωL61よりも小さなものとなる。更に図2に示したように、電力結合器Out_PCの共通接続ノードN3と接地電位GNDとの間に接続された容量C63の作用によって、インピーダンスは定コンダクタンス円の円弧上で時計方向に移動する。その際の移動量は、容量C63のアドミッタンスjωC63に対応するωC63である。更に、特に図1に示した本発明の実施の形態1による出力電力結合器Out_PCに追加されたインダクタL64の作用によって、インピーダンスは定抵抗円の円弧上で時計方向に移動する。その際の移動量は、インダクタL64のインピーダンスjωL64に対応するωL64である。従って、インダクタL61による移動量ωL61と容量C63による移動量ωC63とインダクタL64による移動量ωL64の合計による移動先が、電力結合器Out_PCのインダクタL64と容量C64の共通接続ノードN4のインピーダンスN4となる。更に、共通接続ノードN4と出力端子Outとの間には容量C64が接続されているので、インピーダンスは定抵抗円の円弧上で反時計方向に移動する。その際の移動量は、容量C64のアドミッタンスjωC64に対応するωC64である。この容量C64による最終出力インピーダンスが出力端子Outに接続されるデュプレクサの入力インピーダンスと整合することで、原理的には無損失のインピーダンス整合を実現することが可能となる。尚、図2のスミスチャートでの共通接続ノードN4のインピーダンスN4は、図7のスミスチャートでの共通接続ノードN3のインピーダンスN3と一致するものである。一方、図1に示す本発明の実施の形態1によるウィルキンソンパワーコンバイナの電力結合器Out_PCにおいても、図2に示したスミスチャートにおいて第1入力端子N1のインピーダンスN1から共通接続ノードN4のインピーダンスN4へのインピーダンスの移動が必要である。しかし、抵抗のゼロに近接した低抵抗円の円弧上でのインダクタL61による移動量ωL61を図2と図7で比較すると、図2のスミスチャートでの移動量ωL61の大きさは図7のスミスチャートでの移動量ωL61よりも小さなものとなる。従って、図1に示す本発明の実施の形態1によるウィルキンソンパワーコンバイナの電力結合器Out_PCの電力損失を、図6に示した本発明に先立って本発明者等により検討された出力電力結合器Out_PCの電力損失よりも低減することが可能となる。その結果、図1に示す本発明の実施の形態1によるRF電力増幅器の電力効率を、図6に示した本発明に先立って本発明者等によって検討されたRF電力増幅器の電力効率よりも改善することが可能となる。また、図1に示す本発明の実施の形態1によるウィルキンソンパワーコンバイナの電力結合器Out_PCにおいては、図2のスミスチャートの上でインダクタL64のインピーダンスjωL64による移動ωC64に際しても、電力損失が発生することは否定できない。しかし、この移動量ωC64の移動の際に、移動の定抵抗円が抵抗ゼロから相当離間した高抵抗円となっているので、移動量ωC64の移動の際の電力損失は極めて小さなものである。図3は、図1に示した本発明の実施の形態1によるウィルキンソンパワーコンバイナの電力結合器Out_PCの損失と図6に示した本発明に先立って本発明者等により検討された出力電力結合器Out_PCの損失とを示す図である。図3の上欄は、図1に示した本発明の実施の形態1によるウィルキンソンパワーコンバイナの電力結合器Out_PCにおける第1入力端子N1から共通接続ノードN4への信号伝達での変換損失が5.1dBであることを示したものである。図3の上欄に示した図1の本発明の実施の形態1による電力結合器Out_PCの変換損失5.1dBは、図3の下欄に示した図6の本発明に先立って本発明者等によって検討された電力結合器Out_PCの変換損失6.5dBよりも相当小さいことが理解される。更に、図1に示す本発明の実施の形態1によるウィルキンソンパワーコンバイナの電力結合器Out_PCにおいては、第2入力端子N2から共通接続ノードN4への信号伝達においても、第1入力端子N1から共通接続ノードN4への信号伝達と同様に、小さなインダクタンスに設定された第2の無損失集中定数回路のインダクタL62の作用により、電力損失を低減することが可能となる。《RF電力増幅器の携帯電話端末への搭載》図4は、図1に示した本発明の実施の形態1によるウィルキンソンパワーコンバイナと呼ばれる電力結合器を使用した平衡型RF電力増幅器1が周波数分割デュプレックス方式の携帯電話端末に搭載される様子を示す図である。図4に示すように周波数分割デュプレックス方式の携帯電話端末は、図1に示した本発明の実施の形態1による平衡型RF電力増幅器1と、無線周波数信号処理集積回路2と、デュプレクサ3と、アンテナ4を含んでいる。無線周波数信号処理集積回路2は、送信信号処理回路21と、低雑音増幅器22と、受信信号処理回路23と、デジタルインターフェース24を含んでいる。デジタルインターフェース24に図示しないベースバンド信号処理ユニットから送信ベースハンドデジタル信号が供給される一方、デジタルインターフェース24は図示しないベースバンド信号処理ユニットに受信ベースハンドデジタル信号を供給する。デジタルインターフェース24からの送信ベースハンドデジタル信号は送信信号処理回路21の内部のデジタルアナログ変換器によって送信ベースハンドアナログ信号に変換され、送信ベースハンドアナログ信号は送信信号処理回路21の内部のアップコンバータにより送信RF信号に変換される。送信信号処理回路21から生成される送信RF信号は、図1に示した本発明の実施の形態1による平衡型RF電力増幅器1のRF信号入力端子に供給される。平衡型RF電力増幅器1のRF信号出力端子Outからの送信RF電力増幅信号がデュプレクサ3の内部の送信フィルタ31を介してアンテナ4に供給されることによって、アンテナ4から基地局への送信電波が送信される。アンテナ4によって受信される基地局からの受信RF信号は、デュプレクサ3の内部の受信フィルタ32を介して無線周波数信号処理集積回路2の低雑音増幅器22の入力端子に供給される。周波数分割デュプレックス方式を実現するために、デュプレクサ3の内部の受信フィルタ32の受信周波数帯域は、デュプレクサ3の内部の送信フィルタ31の送信周波数帯域より高い周波数帯域に設定されている。低雑音増幅器22の出力端子から生成される受信RF増幅信号は、受信信号処理回路23の内部のダウンコンバータにより受信ベースハンドアナログ信号に変換される。受信ベースハンドアナログ信号は受信信号処理回路23の内部のアナログデジタル変換器によって受信ベースハンドデジタル信号に変換されて、受信ベースハンドデジタル信号はデジタルインターフェース24を介して図示しないベースバンド信号処理ユニットに供給される。図4に示した周波数分割デュプレックス方式の携帯電話端末では、アンテナ4のインピーダンスは50Ωと高いのに対して、デュプレクサ3の内部の送信フィルタ31の入力インピーダンスはアンテナ4のインピーダンス50Ωより低い入力インピーダンスとなる。しかし、このような状況でも、図1に示した本発明の実施の形態1による平衡型RF電力増幅器のウィルキンソンパワーコンバイナの電力結合器Out_PCは、デュプレクサ3の内部の送信フィルタ31と良好なインピーダンス整合特性と低い電力損失とを実現することが可能である。[実施の形態2]《電力結合器およびRF電力増幅器の具体的な構成》図5は、本発明の実施の形態2によるウィルキンソンパワーコンバイナと呼ばれる電力結合器を使用した平衡型のRF電力増幅器の具体的な構成を示す図である。図5に示す本発明の実施の形態2によるRF電力増幅器モジュールHPA_MDは、入力電力分割器In_PD、第1入力位相シフタIn_PS1、第2入力位相シフタIn_PS2、第1入力整合回路In_MN1、第2入力整合回路In_MN2、第1RF電力増幅回路PA1、第2RF電力増幅回路PA2を含んでいる。図5に示すRF電力増幅器モジュールHPA_MDは、更に、第1出力整合回路Out_MN1、第2出力整合回路Out_MN2、第1出力位相シフタOut_PS1、第2出力位相シフタOut_PS2、出力電力結合器Out_PCを含んでいる。入力端子InのRF入力信号は入力電力分割器In_PDによって第1入力位相シフタIn_PS1の入力端子と第2入力位相シフタIn_PS2の入力端子に供給され、第1入力位相シフタIn_PS1の出力信号と第2入力位相シフタIn_PS2の出力信号は第1入力整合回路In_MN1の入力端子と第2入力整合回路In_MN2の入力端子にそれぞれ供給される。第1入力整合回路In_MN1の出力信号と第2入力整合回路In_MN2の出力信号は、第1RF電力増幅回路PA1の入力端子と第2RF電力増幅回路PA2の入力端子にそれぞれ供給される。第1RF電力増幅回路PA1の出力信号と第2RF電力増幅回路PA2の出力信号とは、第1出力整合回路Out_MN1の入力端子と第2出力整合回路Out_MN2の入力端子にそれぞれ供給される。第1出力整合回路Out_MN1の出力信号と第2出力整合回路Out_MN2の出力信号は、第1出力位相シフタOut_PS1の入力端子と第2出力位相シフタOut_PS2の入力端子にそれぞれ供給される。第1出力位相シフタOut_PS1の出力信号と第2出力位相シフタOut_PS2の出力信号は出力電力結合器Out_PCの第1入力端子と第2入力端子にそれぞれ供給され、出力電力結合器Out_PCの出力端子OutからRF増幅出力信号が生成される。入力電力分割器In_PDは、入力端子と第1出力端子と第2出力端子を含むウィルキンソンパワーディバイダによって構成されている。良く知られているようにウィルキンソンパワーディバイダでは、入力端子と第1出力端子の間に第1マイクロストリップラインまたは第1無損失集中定数回路が接続され、入力端子と第2出力端子の間に第2マイクロストリップラインまたは第2無損失集中定数回路が接続され、第1出力端子と第2出力端子との間に抵抗が接続される。入力端子に接続される入力信号源の出力インピーダンスが50Ωとすれば、第1と第2のマイクロストリップラインは50Ω×1/2=70.5Ωの特性インピーダンスとなるようなライン幅とライン長とを持ち、抵抗R11は2×50Ω=100Ωの抵抗値を持つ。GSM800またはGSM850のGSM方式の携帯電話端末のRF周波数は略1GHzであるので、1/4波長のマイクロストリップラインのライン長は略4.5cmと極めて長くなってしまう。従って、図5に示すRF電力増幅器モジュールHPA_MDの入力電力分割器In_PDでは、第1と第2の無損失集中定数回路が使用される。第1無損失集中定数回路は、ローパス型フィルタの容量C10、インダクタL11、容量C11によって70.5Ωのインピーダンスを持つように構成されている。また、第2無損失集中定数回路も、ローパス型フィルタの容量C10、インダクタL12、容量C12によって70.5Ωのインピーダンスを持つように構成される。第1と第2の無損失集中定数回路は出力端子Outからの反射波を考慮するとそれぞれ90°の位相を生成するので、第1と第2の無損失集中定数回路は第1出力端子と第2出力端子との間に180°の位相差を生成する。一方、第1出力端子と第2出力端子の間の100Ωの抵抗R11は第1出力端子と第2出力端子の間に0°の位相差を生成するので、第1出力端子と第2出力端子の間で180°の位相差の信号と0°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。RF電力増幅器モジュールHPA_MDの入力端子Inに入力容量C01の一端が接続される一方、入力容量C01の他端に入力電力分割器In_PDの入力端子が接続されている。入力電力分割器In_PDの第1出力端子に第1入力位相シフタIn_PS1の入力端子が接続され、入力電力分割器In_PDの第2出力端子に第2入力位相シフタIn_PS2の入力端子が接続されている。第1入力位相シフタIn_PS1は容量C21とインダクタL1によって45°の位相を生成するように構成され、第2入力位相シフタIn_PS2はインダクタL22と容量C22とによって-45°の位相を生成するように構成されている。第1入力位相シフタIn_PS1の出力端子には第1入力整合回路In_MN1の入力端子が接続され、第2入力位相シフタIn_PS2の出力端子には第2入力整合回路In_MN2の入力端子が接続される。第1入力整合回路In_MN1は容量C31とインダクタL31とによって構成され、入力電力分割器In_PDおよび第1入力位相シフタIn_PS1の比較的高い出力インピーダンスと第1RF電力増幅回路PA1の比較的低い入力インピーダンスとの間を整合する機能を持っている。第2入力整合回路In_MN2も容量C32とインダクタL32とによって構成され、入力電力分割器In_PDおよび第2入力位相シフタIn_PS2の比較的高い出力インピーダンスと第2RF電力増幅回路PA2の比較的低い入力インピーダンスとの間を整合する機能を持っている。初段RF増幅器A1と次段RF増幅器A2と最終段RF増幅器A3によって構成された第1RF電力増幅回路PA1は第1入力位相シフタIn_PS1の出力端子のRF信号を増幅して、第1RF増幅信号を第1出力整合回路Out_MN1の入力端子に供給する。初段RF増幅器A1と次段RF増幅器A2と最終段RF増幅器A3によって構成された第2RF電力増幅回路PA2も第2入力位相シフタIn_PS2の出力端子のRF信号を増幅して、第2RF増幅信号を第2出力整合回路Out_MN2の入力端子に供給する。第1出力整合回路Out_MN1はインダクタL41と容量C41とによって構成され、第1RF電力増幅回路PA1の最終段RF増幅器A3の比較的低い出力インピーダンスと第1出力位相シフタOut_PS1および出力電力結合器Out_PCの比較的高い入力インピーダンスとの間を整合する機能を持っている。第2出力整合回路Out_MN1はインダクタL42と容量C42とによって構成され、第2RF電力増幅回路PA2の最終段RF増幅器A3の比較的低い出力インピーダンスと第2出力位相シフタOut_PS2および出力電力結合器Out_PCの比較的高い入力インピーダンスとの間を整合する機能を持っている。第1出力位相シフタOut_PS1はインダクタL51と容量C51によって-45°の位相を生成するように構成され、第2入力位相シフタIn_PS2は容量C52A、C52BとインダクタL52によって45°の位相を生成するように構成されている。尚、第2入力位相シフタIn_PS2において、インダクタL52と直列に容量C52Bが接続されているのは、下記の理由によるものである。すなわち、第1RF電力増幅回路PA1の最終段RF増幅器A3の出力直流電圧が、第1出力整合回路Out_MN1のインダクタL41と第1出力位相シフタOut_PS1のインダクタL51と出力電力結合器Out_PCの抵抗R51と第2出力位相シフタOut_PS2のインダクタL52とを介して接地電位GNDに短絡されるのを防止するためである。出力電力結合器Out_PCは、第1入力端子と第2入力端子と出力端子を含むウィルキンソンパワーコンバイナによって構成されている。良く知られているようにウィルキンソンパワーコンバイナでは、第1入力端子と出力端子の間に第1マイクロストリップラインまたは第1無損失集中定数回路が接続され、第2入力端子と出力端子の間に第2マイクロストリップラインまたは第2無損失集中定数回路が接続され、第1入力端子と第2入力端子の間に抵抗が接続される。出力端子に接続される負荷の入力インピーダンスが50Ωとすれば、第1と第2のマイクロストリップラインは50Ω×1/2=70.5Ωの特性インピーダンスとなるようなライン幅とライン長とを持ち、抵抗R61は2×50Ω=100Ωの抵抗値を持つ。GSM800、GSM850のGSM方式の携帯電話端末のRF周波数は略1GHzであるので、1/4波長のマイクロストリップラインのライン長は略4.5cmと極めて長くなってしまう。従って、図5に示すRF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCでは、第1と第2の無損失集中定数回路が使用される。第1無損失集中定数回路は、ローパス型フィルタの容量C61、インダクタL61、容量C63によって70.5Ωのインピーダンスを持つように構成される。第2無損失集中定数回路も、ローパス型フィルタの容量C62、インダクタL62、容量C63によって70.5Ωのインピーダンスを持つように構成される。第1と第2の無損失集中定数回路はそれぞれ90°の位相を生成するので、第1と第2の無損失集中定数回路は第1入力端子と第2入力端子の間に180°の位相差を生成する。一方、第1入力端子と第2入力端子との間の100Ωの抵抗R61は第1出力端子と第2出力端子の間に0°の位相差を生成するので、第1入力端子と第2入力端子との間で180°の位相差の信号と0°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。更に、図5に示した出力電力結合器Out_PCにおいては、図1の本発明の実施の形態1と全く同様に、第1無損失集中定数回路のインダクタL61と第2無損失集中定数回路のインダクタL62との共通接続ノードと出力端子Outの間にインダクタL64が容量C64と直列接続されている。更に、図5に示した本発明の実施の形態2による出力電力結合器Out_PCにおいても、図1の本発明の実施の形態1と全く同様にインダクタL64のインダクタンスは少なくとも1nH以上の値を有するものである。その結果、図5に示した出力電力結合器Out_PCによれば、図1の本発明の実施の形態1と全く同様に、電力損失よりも低減することが可能となる。更に図5に示した本発明の実施の形態2による平衡型RF電力増幅器によれば、電力効率の改善が可能となる。尚、図5に示すRF電力増幅器モジュールHPA_MDでは、第1と第2のRF電力増幅回路PA1、PA2の初段RF増幅器A1と次段RF増幅器A2と最終段RF増幅器A3の各電力増幅パワートランジスタは、シリコン半導体基板に製造されたLD型NチャネルパワーMOSトランジスタによって構成されたものである。また、入力電力分割器In_PD、第1と第2の入力位相シフタIn_PS1~2、第1と第2の入力整合回路In_MN1~2の複数のインダクタと複数の容量と抵抗とは、シリコン半導体基板に製造されたスパイラルインダクタと金属絶縁体金属の積層構造容量と絶縁膜上に形成された多結晶シリコン層による抵抗器によってそれぞれ形成されている。更に、第1と第2の出力整合回路Out_MN1~2、第1と第2の出力位相シフタOut_PS1~2、出力電力結合器Out_PCに含まれた複数の容量と複数のインダクタと複数の抵抗は、RF電力増幅器モジュールHPA_MDのプリント回路基板200の主表面に配置された上述の0603型と呼ばれる表面実装デバイスにより構成されたものである。更に図5に示した本発明の実施の形態2によるウィルキンソンパワーコンバイナと呼ばれる電力結合器を使用した平衡型のRF電力増幅器は、図1と図4に示した本発明の実施の形態1と全く同様に、周波数分割デュプレックス方式の携帯電話端末のデュプレクサを駆動することが可能となるものである。以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなくその要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、図5に示した本発明の実施の形態2によるRF電力増幅器モジュールHPA_MDにおいて、第1と第2のRF電力増幅回路PA1、PA2の初段RF増幅器A1と次段RF増幅器A2と最終段RF増幅器A3の各電力増幅パワートランジスタは、シリコン半導体基板に製造されたLD型NチャネルパワーMOSトランジスタによって構成されることに限定されるものではない。例えば、これらの電力増幅トランジスタは、GaAs等の化合物半導体基板に製造されたヘテロ接合バイポーラトランジスタやMESFET等を使用することが可能である。更に、図5に示した本発明の実施の形態2によるRF電力増幅器モジュールHPA_MDにおいて、以下の実施の態様を採用することも可能である。すなわち、入力電力分割器In_PD、第1と第2の入力位相シフタIn_PS1~2、第1と第2の入力整合回路In_MN1~2の複数のインダクタと複数の容量と抵抗は、RF電力増幅器モジュールHPA_MDのプリント回路基板200の主表面に配置された上述の0603型または0402型と呼ばれる表面実装デバイスにより構成することも可能である。更に、図5に示した本発明の実施の形態2において、第1と第2の出力整合回路Out_MN1~2、第1と第2の出力位相シフタOut_PS1~2、出力電力結合器Out_PCに含まれた複数の容量と複数のインダクタと複数の抵抗は、RF電力増幅器モジュールHPA_MDのプリント回路基板200の主表面に配置された表面実装デバイスにより構成されることに限定されるものではない。例えば、複数の容量と複数のインダクタと複数の抵抗は、シリコン半導体基板や化合物半導体基板に製造されたスパイラルインダクタと金属絶縁体金属の積層構造容量と絶縁膜上に形成された多結晶シリコン層による抵抗器によってそれぞれ形成されることも可能である。尚、これらの複数の容量と複数のインダクタと複数の抵抗は、半導体製造プロセスによって形成されるものである。また更に本発明のRF電力増幅器は、2つの信号経路に複数の位相シフタを具備するや並列電力増幅器や平衡電力増幅器にのみ限定されるものではない。すなわち、本発明のRF電力増幅器は、入力電力分割器と2つの信号経路の2つのRF増幅器と出力電力結合器とを具備するが、2つの信号経路に複数の位相シフタを具備しない単純な並列電力増幅器にも適用することが可能である。