"複数の記憶領域を有する記憶装置における物理的識別子を生成する方法であって、前記記憶装置を一意に識別するための基準記憶領域の数を決定するステップと、前記基準記憶領域の数をしきい値と比較するステップと、前記記憶装置を一意に識別するのに使用するために前記比較の結果に対応する数の補助記憶領域を生成するステップと、前記基準記憶領域及び補助記憶領域の位置分布情報を生成するステップと、前記位置分布情報を前記記憶装置に記憶するステップとを有することを特徴とする方法。前記基準記憶領域及び補助記憶領域は、不良ブロックであることを特徴とする請求項1に記載の方法。前記基準記憶領域は不良ブロックであり、前記補助記憶領域は読み取り専用記憶ブロックであることを特徴とする請求項1に記載の方法。前記基準記憶領域及び前記補助記憶領域は、すべて読み取り専用記憶ブロックであることを特徴とする請求項1に記載の方法。前記基準記憶領域の数を決定するステップは、前記複数の記憶領域のうちでプログラミング又は消去エラーを有する不良ブロックを判定するステップと、前記複数の記憶領域のうちで読み取りエラーを有する不良ブロックを判定するステップとを有することを特徴とする請求項1に記載の方法。前記位置分布情報を暗号化するステップをさらに有し、前記暗号化された位置分布情報が前記記憶装置に記憶されること特徴とする請求項1に記載の方法。前記補助記憶領域は、前記複数の記憶領域のうちでランダムに選択された記憶領域であることを特徴とする請求項1に記載の方法。記憶装置における物理的識別子を生成するためのプログラムを記録した機械可読記憶媒体であって、前記プログラムは、コンピュータに、前記記憶装置を一意に識別するための基準記憶領域の数を決定する手順と、前記基準記憶領域の数をしきい値と比較する手順と、前記記憶装置を一意に識別するのに使用するために、前記比較の結果に対応する数の補助記憶領域を生成する手順と、前記基準記憶領域及び補助記憶領域の位置分布情報を生成する手順と、前記位置分布情報を前記記憶装置に記憶する手順とを実行させることを特徴とする機械可読記憶媒体。前記基準記憶領域及び前記補助記憶領域は、不良ブロックであることを特徴とする請求項8に記載の機械可読記憶媒体。前記基準記憶領域は不良ブロックであり、前記補助記憶領域は読み取り専用記憶ブロックであることを特徴とする請求項8に記載の機械可読記憶媒体。前記基準記憶領域及び前記補助記憶領域は、すべて読み取り専用記憶ブロックであることを特徴とする請求項8に記載の機械可読記憶媒体。前記基準記憶領域の数を決定する手順は、前記複数の記憶領域のうちでプログラミング又は消去エラーを有する不良ブロックを判定する手順と、前記複数の記憶領域のうちで読み取りエラーを有する不良ブロックを判定する手順とを有することを特徴とする請求項8に記載の機械可読記憶媒体。前記プログラムは、コンピュータに、前記位置分布情報を暗号化する手順をさらに実行させ、前記暗号化された位置分布情報が前記記憶装置に記憶されること特徴とする請求項8に記載の機械可読記憶媒体。前記補助記憶領域は、前記複数の記憶領域のうちでランダムに選択された記憶領域であることを特徴とする請求項8に記載の機械可読記憶媒体。物理的識別子を生成するシステムであって、複数の記憶領域を有する記憶装置と、前記記憶装置を一意に識別するための基準記憶領域の数を決定し、前記基準記憶領域の数をしきい値と比較し、前記記憶装置を一意に識別するのに使用するために、前記比較の結果に対応する数の補助記憶領域を生成し、前記基準記憶領域及び前記補助記憶領域の位置分布情報を生成し、前記位置分布情報を前記記憶装置に記憶する少なくとも1つの制御部とを有することを特徴とするシステム。本発明の目的は、少なくとも上述した問題点及び/又は不都合に取り組み、少なくとも以下の便宜を提供することにある。すなわち、本発明の目的は、複製を予め防止し、大量生産において効率的であり、装置の適合性をトランザクション時点で検証することができる方法を提供することにある。上記のような目的を達成するために、本発明の一態様によれば、複数の記憶領域を有する記憶装置における物理的識別子を生成する方法を提供する。上記方法は、上記記憶装置を一意に識別するための基準記憶領域の数を決定するステップと、上記基準記憶領域の数をしきい値と比較するステップと、上記記憶装置を一意に識別するのに使用するために上記比較の結果に対応する数の補助記憶領域を生成するステップと、上記基準記憶領域及び補助記憶領域の位置分布情報を生成するステップと、上記位置分布情報を上記記憶装置に記憶するステップとを有することを特徴とする。本発明の別の態様によれば、記憶装置における物理的識別子を生成するためのプログラムを記録した機械可読記憶媒体を提供する。上記プログラムは、コンピュータに、上記記憶装置を一意に識別するための基準記憶領域の数を決定する手順と、上記基準記憶領域の数をしきい値と比較する手順と、上記記憶装置を一意に識別するのに使用するために、上記比較の結果に対応する数の補助記憶領域を生成する手順と、上記基準記憶領域及び補助記憶領域の位置分布情報を生成する手順と、上記位置分布情報を上記記憶装置に記憶する手順とを実行させることを特徴とする。本発明のさらに別の態様によれば、物理的識別子を生成するシステムを提供する。上記システムは、複数の記憶領域を有する記憶装置と、上記記憶装置を一意に識別するための基準記憶領域の数を決定し、上記基準記憶領域等の数をしきい値と比較し、上記記憶装置を一意に識別するのに使用するために、上記比較の結果に対応する数の補助記憶領域を生成し、上記基準記憶領域及び上記補助記憶領域の位置分布情報を生成し、上記位置分布情報を上記記憶装置に記憶する少なくとも1つの制御部とを有することを特徴とする。本発明の実施形態は、様々な長所を提供する。例えば、OTP領域の位置又はセルパターンは、物理的識別子として使用されることにより製品工程の段階に関係なく物理的識別子を生成する方法がすべての製品ラインに適用されることができる。また、製品ごとに異なって選択されたランダム領域を使用するので、物理的識別子の衝突確率を格段に減少させることができる。さらに、生成されたOTP領域を特定の情報を記憶するのに活用する場合に、製品ごとに異なる領域を使用するので、コード情報の攻撃複雑度を増加させることにより安全性を強化することができる。さらにまた、特定のセルパターン例えば、不良セルパターンが人為的に生成された基準領域内に形成されることにより、ハードウェアレベルの認証でメモリ装置の指紋として使用されることができる。以下、本発明の好適な実施形態を、添付の図面を参照しつつ詳細に説明する。下記の説明において、関連する公知機能或いは構成についての具体的な説明は、本発明の簡潔さのために適宜省略するものとする。高い価値を有するコンテンツが記憶装置又はメモリ装置を用いて販売/貸与が行われる場合に、大量のH/Wの不法複製が不可能な複製防止anticloning技術が提供されることができる。H/W複製攻撃をさらに難しくする複製防止技術を実現するためには、各記憶装置に含まれる固有の属性又は特徴すなわち、衝突確率が低い物理的性質又は特性を活用することが好ましい。例えば、このような物理的性質は、不良ブロックbadblockすなわち、プログラミング、消去、又は読取りエラーのような物理的欠陥physicaldefect又は不良セルfailcellorbadcellであることができる。しかしながら、様々な記憶装置の製造工程が発展するにつれて、不良ブロックの発生頻度が徐々に減少し、したがって、不良ブロックがない製品も発売されている。本発明の実施形態は、記憶装置の固有の物理的性質を活用するために物理的識別子例えば、不良ブロック又は不良セルの位置分布を生成する方法と、1回限りプログラム可能なOnetimeprogrammable:OTP領域又はブロックを用いて物理的識別子を生成する方法とを提供する。下記の説明において、本発明は、OTP領域を用いて擬似物理的識別子を生成する。また、以下に詳細に説明するように、物理的識別子は、基本的に各記憶装置を一意に識別するための表示を意味し、本発明の実施形態によると、物理的識別子は、人為的な物理的欠陥、ランダムなOTP領域、又は人為的な物理的欠陥とランダムなOTP領域との組み合せを通して生成される。擬似物理的識別子は、各記憶装置を一意に識別することができる表示であるが、物理的欠陥ではない表示を意味する。以下、物理的識別子は、擬似物理的識別子を含む意味として使用される。また、このような擬似物理的識別子は、物理的欠陥と組み合わせられることができる。例えば、この擬似物理的識別子は、物理的欠陥に関する情報例えば、不良セルパターン又は位置分布を含むことができる。図1及び図2は、本発明の実施形態による物理的識別子を生成する方法を説明するためのフローチャートである。図1を参照すると、ステップS100において、記憶装置を製造し、ステップS110において、変数を初期化する。ステップS120において、変数Iを増加させ、ステップS130において、プログラミング/消去テストを実行する。ステップS140において、プログラミング及び消去状態データを確認するための試みが実行される。ステップS140が失敗する場合に、ステップS170において、変数Nを1だけ増加させる。一方、ステップS140が成功する場合に、ステップS150において、リードディスターバンスReadDisturbanceテストを実行する。ステップS160において、ECC許容しきい値を不良セルの数と比較する。不良セルの数がECCしきい値より大きい場合に、この方法は、ステップS170に戻る。しかしながら、不良セルの数がECC許容しきい値以下である場合に、ステップS180において、ブロック番号を識別する。ステップS190において、不良ブロックの発生比率を算出する。発生比率‘P’は、ブロックの総数に対する不良ブロックの数‘N’の比率である。図2を参照すると、図1の方法は、ステップS190からステップS200に進み、しきい値Kを算出する。ステップS210において、不良ブロックの発生確率‘FP’をしきい値‘K’と比較する。不良ブロックの発生確率‘FP’がしきい値‘K’より大きい場合に、ステップS220において、OTP領域の数‘M’を算出する。ステップS230において、ブロックを選択する。ステップS240において、特定の情報を選択されたブロックに記録するか又は記憶する。ステップS250において、OTP領域又は不良ブロックを生成する。不良ブロックの発生確率FPがしきい値K以下である場合に、ステップS260において、不良ブロック及び不良セルの位置情報を生成する。ステップS270において、生成された不良ブロック及び不良セルの位置情報を生成する。ステップS280において、物理的識別子を生成する。記憶装置を製造するステップS100において、複数のメモリチップ又は記憶装置を有するウェハーwaferが提供され、以下のステップは、ウェハーを製造する装置に従ってウェハーに含まれる各記憶装置に対して個別的、順次的、又は同時に実行することができる。このような記憶装置の例は、ソリッドステートディスクSolidStateDisk:SSD及びフラッシュメモリカードflashmemorycardのような不揮発性メモリNonVolatileMemory:NVMを含む。以下、本発明の実施形態は、NANDフラッシュメモリに基づいて説明するが、これに限定されない。記憶装置の例は、フロッピー登録商標ディスクfloppydisk、フレキシブルディスクflexibledisk、ハードディスク、磁気テープ、CD-ROMCompactDiscReadOnlyMemory、光学ディスク、ブルーレイBluray登録商標ディスク、ランダムアクセスメモリRAM、プログラム可能読取り専用メモリProgrammableReadOnlyMemory:PROM、消去可能PROMErasablePROM:EPROM、及びフラッシュEPROMflashEPROMを含む。図3は、本発明の実施形態による記憶装置の構成を概略的に示す図である。図3を参照すると、NANDフラッシュメモリは、記憶装置100の例として説明される。例えば、記憶装置100は、ホスト装置図示せずとして機能するパーソナルコンピュータのメモリスロットmemoryslotに装着することができる。本例において、記憶装置100は、物理的識別子を生成するホスト装置とデータ通信を実行する。記憶装置100は、同一のサイズの単位記憶領域を有するメモリ200と、ホスト装置とデータ通信を実行し、ホスト装置からの要請に対する応答を提供し、特定の記憶領域に対する読み取り、書き込みすなわち、プログラミング、又は消去のような制御命令をメモリ200に出力するメモリ制御部110とを含む。メモリ制御部110は、メモリ200から読み取られたデータに含まれるエラーの検出及び訂正を行うためのエラー訂正コードErrorCorrectingCode:ECCブロック120と、メモリ200から読み取られたデータ又はホストから提供されるデータを一時的に記憶するためのバッファRAM130例えば、スタティックランダムアクセスメモリSRAMと、メモリ200のOTP領域を制御するためのOTPファームウェア140とを含む。メモリ200は、セル例えば、ビット、バイト、ワードなどがページを構成し、ページがブロックを構成し、ブロックが全メモリを構成する階層構造を有する。本明細書で使用する記憶領域は、区分可能な同一のサイズの記憶領域、例えば、記憶装置100に含まれるページ又はセルビット、バイト、ワードなどを意味する。メモリ200は、複数のブロック210及び220を含み、ブロック単位で削除が可能である。各ブロックは、64Kbyteから512Kbyteまでのサイズを有する。各ブロックは、複数のページを含み、読み取り及び書き込みの基本単位として機能する。各ページは、512byteから8Kbyteまでのサイズを有する。NORフラッシュメモリは、バイト単位又はワード単位で読み取るか又は書き込むことができる。各ページは、スペアspare領域、バッファ領域、又は1バイトから数百バイトまでのサイズを有する帯域外OutOfBand:OOBと呼ばれる追加のデータ領域を有する。スペア領域は、不良ブロックマーキングmarking、ECCデータ、ファイルシステム情報などを記録するために使用される。メモリ200は、メモリ200の全ブロックの状態を記録するための不良ブロックテーブルBadBlockTable:BBTを含むことができ、各ブロックは、良好good状態、不良bad状態、又は予約reserved状態を有する。本発明の実施形態によると、予約状態は、記憶装置の製造者の外に他のユーザーによりプログラミングされるか又は消去されることができず、ユーザーが読み取りだけ可能なブロックを意味する。メモリ200は、ブロックi乃至mブロックj210及びブロックk220を含むを含み、ブロックi乃至mのそれぞれは、複数のページを含むメイン領域230とページのそれぞれに後続するスペア領域240とを含む。ブロックi乃至mのうちのブロックk220はメモリ200の物理的性質情報のために使用され、記憶装置100を一意に識別するために使用される基準記憶領域を意味する。エラーの検出及び訂正技術は、様々な原因により損傷を受けるデータの効率的な復旧を提供する。例えば、データがメモリに格納される時に又はデータがソースSourceから宛先destinationに送信されるデータ送信チャネルのパータベーションperturbationsによりデータが損傷を受けることがある。このように損傷を受けたデータを検出し補正するために様々な方法が提案された。よく知られているエラー検出技術は、リードソロモンReedSolomon:RSコード、ハミングコードHammingcode、ボーズチャウドゥーリーオッカンガムBoseChaudhuriHocquenghem:BCHコード、及びサイクリックリダンダンシーCyclicRedundancyCode:CRCコードなどを含む。このようなコードを用いて損傷を受けたデータの発見及び補正を行うことができる。不揮発性メモリ装置が使用される大部分の応用分野において、ホスト装置からのソースデータはECCデータとともにメモリに記憶される。ECCデータは、メモリの読み取り動作が実行される時に発生するエラーを訂正するために使用され、ECCデータを用いて訂正されることができるエラービットの数は制限される。図1に戻ってさらに詳細に説明すると、変数を初期化するステップS110において、物理的識別子の生成方法で反復実行されるループを実現するための変数、すなわち、ブロック番号を示す変数I及び不良ブロックの数を示す変数Nがそれぞれ0に設定される。ステップS120において、ブロック番号Iは1だけ増加する。ステップS130において、メモリ制御部110は、ブロック単位のプログラミング/消去テストを実行する。ステップS140において、メモリ制御部110は、テスト結果がメモリに記憶された状態データを通して失敗であるか又は成功すなわち、通過であるかを確認する。ステップS170において、テスト結果が失敗である場合に、対応するブロックは、不良ブロックとしてマーキングされ例えば、000hのような予約語がスペア領域に表示される、不良ブロックの数を示す変数Nは1だけ増加する。通常、メモリ200は、アクセス回路とも呼ばれるページバッファpagebufferを含み、ページバッファは、メモリ動作、すなわちプログラミング書き込み動作、読み取り動作、又は消去動作の実行結果により発生する状態データを記憶する。この状態データは、複数のビット、例えばページ単位に対応するビットを含むことができる。メモリ制御部110は、メモリ200に記憶された状態データから不良セル位置を検出することができ、不良セルを含むブロックを不良ブロックとしてマーキングする。各不良ブロック及び不良ブロック内の不良セルの位置情報を含む個別のテーブルを任意のブロック好ましくは、予約状態であるブロック内に格納することができる。以下、図4を参照して消去テストについて説明する。図4は、消去テストに従ってメモリに記憶された状態データの一例を示す図である。説明の便宜のために、消去動作が開始される前に状態データの各ビット値が0に設定されると仮定する。この状態データの各ビット値は、対応するメモリセルの状態0又は1を意味する。消去動作において、1つのブロックを構成する複数のページの各々に含まれる各メモリセルの状態は、1状態となる。このような消去動作で発生する不良セルは、1状態に変更されず、0状態として残っているセルを意味する。図4に示すように、状態データに含まれるすべてのビットのうちの6番目のビットのみが0状態として残っており、残りのビットは、1状態に変更される。したがって、メモリ制御部110は、メモリ200に記憶された状態データのビット値から不良セルの位置を検出することができる。図5を参照してプログラミングテストについて説明する。図5は、プログラミングテストに従ってメモリに記憶された状態データの一例を示す図である。説明の便宜のために、プログラミング動作が開始される前に状態データの各ビット値が1に設定されると仮定する。このプログラミング動作は、ソースデータに従って1つのブロック又はページに含まれる全メモリセルのうちの少なくとも一部を0状態に設定するメモリ動作である。また、プログラミングテストにおいて、メモリセルのすべては、0状態に設定されることができる。このようなプログラミング動作で発生する不良セルは、0状態に変更されず、1状態に残っているセルを意味する。図5に示すように、この状態データに含まれるすべてのビットのうちの6番目のビットだけが1状態に残っており、残りのビットが0状態に変更される。したがって、メモリ制御部110は、メモリ200に記憶された状態データのビット値から不良セルの位置を検出することができる。図1に戻って、ステップS150において、メモリ制御部110は、ページ単位又はブロック単位の読み取りテストを実行する。メモリ制御部110は、読み取り動作を実行するようにメモリを制御する。メモリ制御部110は、所定のタイミングに従って読み取り命令及びアドレスをメモリ200に送信し、メモリ200は、読み取り命令に応答してアドレスに対応するメモリブロックのページからデータを読み取る。この読み取られたデータは、バッファRAM又はECCブロック120に送信される。ECCブロック120は、ページのスペア領域に記憶されたECCデータを用いて読み取られたデータに対する読み取りエラーを検出する。ECCブロック120は、エラービットすなわち、不良セルの数及びエラーが発生した位置すなわち、不良セルの位置を示すエラー位置情報例えば、アドレス情報を内部のレジスタに格納する。ステップS160において、メモリ制御部110は、ECCブロック120に記憶された情報に従って不良セルの数が予め定められたECC許容しきい値すなわち、許容された不良セルの数を超過するか否かを判定する。読み取りエラーが発生しない場合に、メモリ制御部110は、ブロック番号を確認するステップS180に進む。不良セルの数が予め定められたECC許容しきい値を超過する場合に、対応するブロックは不良ブロックとしてマーキングされ、ステップS170において、不良ブロックの数Nは1だけ増加する。不良セルの数Nが予め定められたECC許容しきい値を超過しない場合に、メモリ制御部110は、ステップS190に進みブロック番号を識別する。リードディスターバンステストにおいて不良セルが発生した場合に、メモリ制御部110は、ECCブロック120に記憶された情報から不良セルの位置を検出することができ、不良ブロック内の不良セルの位置情報を含むテーブルを任意のブロック好ましくは、予約状態であるブロック内に格納することができる。図6は、不良ブロック内の不良セルパターンを説明するための図である。図6は、特定のページの不良セルパターンを示し、示された66セルアレイ410及び420で物理的欠陥を有する不良セル420がFとして表示される。図1に戻って説明すると、ステップS180において、メモリ制御部110は、ブロック番号Iの値がメモリの全ブロックの数と同一であるか否かを判定する。全ブロックに対するテストが完了した場合に、メモリ制御部110は、ステップS190において不良ブロックの発生比率を算出するステップに進む。全ブロックに対するテストが完了しなかった場合に、メモリ制御部110は、変数Iを1だけ増加させるステップS120に進む。ステップS190において、メモリ制御部110は、不良ブロックの発生比率であるP=N/1を算出する。すなわち、この発生比率は、不良ブロックの数を全ブロックの数で割った値として定められる。一方、本発明の実施形態に従って、全ブロックの数すなわち、全メモリ容量を考慮して適正な数のOTP領域を設定するためには、不良ブロックの発生比率を算出する。しかしながら、この発生比率又はOTP領域の数は任意に設定することができる。また、不良ブロック及びOTP領域の総数を予め設定することができ、すべての不良ブロックの総数から発生した不良ブロックの数を減算することにより得られた値を物理的識別子用OTP領域の数として設定することができる。図2をさらに参照してより詳細に説明すると、ステップ200において、メモリ制御部110は、製造された任意の2つの記憶装置に対応する1対の領域が同一のブロック又はセルパターンすなわち、位置分布を有する確率を考慮してしきい値Kを算出する。本実施形態とは異なり、しきい値Kは、任意に設定された値例えば、1であることができる。図7は、しきい値Kを設定する方法を示す図である。図7を参照すると、しきい値Kを算出するために使用される数式1は、次のように定義される。数式1において、CRは、平均的な衝突比率すなわち、製造された2つの記憶装置に対応する1対の領域x及びy領域x及びyのそれぞれはN個のビットであるが同一のパターンを有する確率を示し、Px=yは、xのi番目のビット及びyのi番目のビットが同一の確率を示し、pは、ビットエラーレートBitErrorRate:BERを示し、q=1-pである。本発明の実施形態による本例において、セルは、1つのビットに対応する。また、数式1に関連して、次のような近似数式2が確立する。数式2において、Xは生産量を示し、Cは平均的な衝突確率期待値を示す。すなわち、任意の2つの記憶装置がX個の生産量で選択される時に、CRは、C/Xに近似化することができる。例えば、数式1において、C=1/10000、X=108、及びp=10-7~-9である場合に、Nを求めることができ、Nは、しきい値Kを算出するために使用される。本実施形態において、Nは、衝突を避けることができる不良セルの最小数を示し、N個のセルは、N個のセルを含むz個のページ又はブロックに置き換えることができるzは任意の自然数である。また、数式1及び数式2において、ビット単位をブロック単位に置き換えることができる。このような場合に、Nは、衝突を避けることができる不良ブロックの最小数を示す。同様に、ビットエラーレートは、ブロックエラーレートに置き換えることができる。本発明の実施形態は、記憶装置を一意に識別することができる物理的識別子を生成することができる。物理的性質が相互に衝突する場合にすなわち、物理的性質が同一である場合に、物理的識別にエラーが発生することがある。したがって、しきい値Kは、上述したように、衝突確率を考慮して設定されなければならない。ステップS210において、メモリ制御部110は、不良ブロックの発生確率としての変数Pを有する不良ブロックの発生比率に対する関数値FPがしきい値K以下であるか否かを判定する。関数FP及びしきい値Kは、不良ブロックの発生比率及び不良ブロックの最小数にそれぞれ対応するか、又はブロックの発生比率及び不良ブロックの最小数に基づく。関数FPがしきい値Kより大きい場合に、メモリ制御部110は、不良ブロック及び不良セルの位置情報を生成するためにステップS260に進む。メモリ制御部110は、プログラミング/消去テスト及びリードディスターバンステストで識別された不良ブロックの位置分布情報を生成し、この生成された情報を任意のブロック好ましくは予約状態を有するブロックに格納する。メモリ制御部110は、メモリ200の全不良ブロックの状態を記録するための不良ブロックテーブルBadBlockTable:BBTを生成し、この生成されたテーブルを格納する。また、メモリ制御部110は、ECCブロック120に記憶されたデータを用いて把握される不良セルの位置分布情報を生成し、この生成された情報を任意のブロック好ましくは予約状態を有するブロックに格納する。関数FPがしきい値K以下である場合に、メモリ制御部110は、ステップS220に進み、OTP領域の数を算出する。ステップS220において、メモリ制御部110は、FPとしきい値Kとの間の差に基づいて必要なOTP領域の数であるMを算出する。ステップS230において、メモリ制御部110は、必要なOTP領域補助記憶領域のM個のブロックを選択する。本実施形態において、OTP領域をブロック単位で説明しているが、OTP領域は、ブロック以外の単位記憶領域で指定されることができる。例えば、OTP領域は、ページ単位で指定されることができ、物理的性質は、不良ブロックパターン又は不良セルパターンで定義されることができる。物理的性質が不良セルパターンで定義される場合又は不良ブロックパターンと不良セルパターンとの組み合せで定義される場合には、OTP領域は、ページ単位で指定することができる。また、メモリ制御部110は、乱数発生器を用いてランダムにブロックを選択することができる。この時に、ランダムな選択は、個々のブロック位置のランダムな設定及びOTP領域の開始ブロック位置又は終了ブロック位置のランダムな設定を含む。また、メモリ制御部110は、記憶装置ごとに異なる開始ブロック位置又は異なる終了ブロック位置を指定することができる。このような指定は、記憶装置の一連番号の順序で異なる開始ブロック位置又は異なる終了ブロック位置を段階別に増加させるか又は減少させることにより実現される。上述したように、ブロック位置をランダムに選択することにより製品ごとに異なるように選択されたランダムなブロックがOTP領域となり、これにより、物理的性質の衝突確率を格段に減少させることができる。ステップS240において、メモリ制御部110は、次のように説明した幾つかの動作のうちの少なくとも1つを実行することができる。1番目に、メモリ制御部110は、選択されたブロックに少なくとも1つの人為的な不良セルを含む不良セルパターンを生成することができる。このような不良セル又は不良セルパターンの生成は、通常のメモリ製造装置で実行されることができる。例えば、通常知られているレーザヒューズLaserFuse又は電気ヒューズElectricalFuse:E-fuseが使用されることができる。2番目に、メモリ制御部110は、選択されたブロックでランダムな数すなわち、ランダムに設定されるセル又はビットパターンを生成することができる。3番目に、メモリ制御部110は、選択されたブロックにコード又は秘密キーのような特定の情報を格納することができる。OTP領域又は不良ブロックを生成するステップS250において、メモリ制御部110は、不良セルパターンが記録された選択ブロックを不良ブロックとして生成しすなわち、選択されたブロックが不良ブロックとしてマーキングされる、データが記録された選択ブロックをOTPブロックとして生成する例えば、予約状態のブロックとして指定する。この予約状態のブロックは、プログラミング又は消去が不可能であり、読み取り動作だけが可能なブロックである。ステップS270において、メモリ制御部110は、プログラミング/消去テスト及びリードディスターバンステストで識別された不良ブロック、人為的に生成された不良ブロック、及びOTP領域の位置分布情報を生成し、この生成された情報を任意のブロック好ましくは予約状態のブロックに格納する。メモリ制御部110は、メモリ320の全ブロックの状態を記録する不良ブロックテーブルBadBlockTable:BBTを生成し、この生成されたテーブルを記憶する。また、メモリ制御部110は、ECCブロックに記憶されたデータを用いて把握される不良セルの位置分布情報を生成し、この生成された情報を予約状態を有する任意のブロック好ましくは予約状態のブロックに格納する。本発明の実施形態によると、通常の不良ブロックテーブル、人為的な不良ブロック、及びOTP領域に関するテーブル、及び不良セル分布に関するテーブルは、1つに統合されるか又は一部統合されるか、相互に個別に保持されることができる。また、OTP領域は、予約状態だけでなく他の状態により指定されることもできる。不良ブロック、OTP領域、及び不良セルパターンのうちの少なくとも1つに関する情報例えば、テーブルは、他の適法なホスト装置が認識することができる暗号化キー例えば、記憶装置のライセンスエージェンシーから提供される暗号化キーを用いて暗号化された状態で暗号化され格納されることができる。ステップS280において、メモリ制御部110は、不良ブロック、OTP領域、及び不良セルパターンのうちの少なくとも1つに関する情報を用いて記憶装置に関する物理的識別子を生成する。不良ブロック及びOTP領域の位置情報及び不良セルパターンは、様々な方法で表示することができ、特定の長さを有する固有の物理的識別子は、このような表示値及び追加値に対してハッシュhash関数のような暗号化技術を用いて生成することができる。このような物理的識別子は、固定長さを有することが必ずしも要求される必要はなく、不良ブロック及びOTP領域の位置情報と不良セルパターン自体が物理的識別子として機能することができる。例えば、不良セルパターンが図6に示すパターンと同一である場合に、各不良セルの位置は、3,1、1,2、及び3,3のようなx-y座標で表示することができる。テーブル又はアレイとして記憶する値が不良セルパターン値RepresentationofFailCellPatternである場合に、このような座標は、不良ブロック及び選択されたブロックの位置と、不良セルパターン値と、セキュアハッシュアルゴリズム1SHA-1及びメッセージダイジェストアルゴリズム5MD5のようなハッシュ関数を用いて下記のような値を得ることができる。物理的識別子=ハッシュ関数ブロックの物理的位置情報、不良セルパターン値、及びその他の情報記憶装置100がホスト装置の内部又は外部に位置し、ホスト装置に有線又は無線で接続される場合に、この物理的識別子は、ホスト装置が記憶装置を認証するのに使用することができる。例えば、ホスト装置は、パーソナルコンピュータであることができ、記憶装置100は、パーソナルコンピュータのメモリスロットに装着されたNANDフラッシュメモリ装置であることができる。このような場合に、ホスト装置及び記憶装置100は、ホスト装置内のバスを通してデータ通信を実行する。ホスト装置の例は、これに限定されないが、本発明の実施形態による他のホスト装置は、コンピュータ、ラップトップlaptop、移動装置、携帯装置、インターネットプロトコルテレビジョン、携帯メディアプレーヤー、及びパーソナルディジタルアシスタントPersonalDigitalAssistants:PDAなどを含む。下記の説明において、物理的識別子は、不良ブロック及び選択されたブロックのパターンと不良セルパターンとを意味する。物理的識別子は、認証情報として使用することができる。認証情報は、例えば、AuthenticationValuephysicalidentifier,SignatureSignPKLicenseAgency,physicalidentifierで表現することができる。すなわち、認証情報AuthenticationValueは、物理的識別子及びライセンスエージェンシーの電子署名値Signatureを含むことができる。より具体的に、電子署名値は、物理的性質を有するハッシュ値がライセンスエージェンシーの秘密キーPKLicenseAgencyで署名される値である。認証情報AuthenticationValueは、メモリ320にすでに記憶されているデータであるか、メモリ320に記憶された構成要素、すなわちライセンスエージェンシーの秘密キーすなわち、PKLicenseAgency及び物理的識別子を用いてメモリ制御部330により生成されたデータであることができる。ホスト装置は、次のように説明された2つの認証情報検証ステップを通して記憶装置を認証することができる。第1の認証情報検証ステップは、公開キー基盤構造PublicKeyInfrastructure:PKIのソフトウェア認証過程に対応する。第1の認証情報検証ステップにおいて、ホスト装置は、電子署名値にすでに知られているライセンスの公開キーを適用することにより物理的識別子の元来のハッシュ値を復号し、物理的識別子のハッシュ値を算出した後に、2つの値を比較することにより第1の認証を実行する。第1の認証情報検証ステップS60は、本発明の他の実施形態に従って省略することができる任意のステップである。本例において、PKIが使用されるが、本発明の他の実施形態に従って対称キー暗号化方式などのような任意の他の暗号化方式を使用することができる。第2の認証情報検証ステップは、ハードウェア認証過程であり、ホスト装置は、物理的識別子情報及び記憶装置のテスト結果が同一であるか又は互いに類似性があるか否かを判定する。また、ホスト装置は、リードディスターバンステストを実行するように記憶装置を制御することができ、このテスト結果が物理的識別子情報と同一であるか又は類似しているかを判定することができる。その後に、物理的欠陥を有しないOTP領域に基づく検証方法において、ホスト装置は、テストされたOTP領域パターンが物理的識別子情報と同一であるか又は類似しているかを判定する。OTP領域の識別は、OTP領域が予約状態を有するか、又はOTP領域に記憶されたデータパターンが予め定められたパターンと同一であるか否かに基づいて実現することができる。本発明の実施形態は、ハードウェア、ソフトウェア、又はハードウェア及びソフトウェアの組み合せの形態で実現することができる。例えば、このような任意のソフトウェアは、ROMのような揮発性又は不揮発性記憶装置と、RAM、メモリチップ、装置又は集積回路のようなメモリと、CD、ディジタル多用途ディスクDVD、磁気ディスク、磁気テープなどのような光学的又は磁気的に記録可能で機械可読記憶媒体とに記憶することができる。記憶装置及び記憶媒体は、本発明の実施形態を実現する指示を含むプログラム又はプログラムを格納するのに適合した機械可読記憶媒体の実施形態である。したがって、本発明の実施形態は、説明されたシステム及び方法を実現するためのコードを含むプログラムを含むことができ、このようなプログラムを格納する機械可読記憶装置をさらに含むことができる。また、このようなプログラムは、有線又は無線接続を通して送信される通信信号のような任意の媒体により電子的に転送されることができ、本発明の実施形態はこれと均等なことを適切に含む。以上、本発明を具体的な実施形態を参照して詳細に説明してきたが、本発明の範囲及び趣旨を逸脱することなく様々な変更が可能であるということは、当業者には明らかであり、本発明の範囲は、上述の実施形態に限定されるべきではなく、特許請求の範囲の記載及びこれと均等なものの範囲内で定められるべきものである。"