一面11を有する半導体基板10と、前記半導体基板10の一面11に形成された絶縁層20と、前記絶縁層20の上方に渦状に形成されたコイル30と、を備えた半導体装置であって、前記半導体基板10は、前記コイル30のうちの最外周に位置する部分の少なくとも一部の直下に、前記一面11に平行な面方向のうちの一方向に沿って形成されたスリット12を備えていることを特徴とする半導体装置。前記スリット12における前記一方向に垂直な方向の幅は、前記コイル30のうちの最外周に位置する部分における前記一方向に垂直な方向の幅よりも狭いことを特徴とする請求項1に記載の半導体装置。前記スリット12における前記一方向に垂直な方向の幅は、前記コイル30のうちの最外周に位置する部分における前記一方向に垂直な方向の幅と同じであることを特徴とする請求項1に記載の半導体装置。前記半導体基板10は、前記コイル30のうちの最外周に位置する部分の少なくとも一部の直下に、前記一方向に沿って形成されたスリット12を少なくとも2本備えていることを特徴とする請求項1に記載の半導体装置。前記コイル30のうちの最外周に位置する部分の少なくとも一部は前記一方向に沿って形成されており、前記少なくとも2本のスリット12は、前記コイル30のうちの最外周に位置する部分において前記一方向に垂直な方向の幅の範囲内に位置しており、さらに、前記一方向に垂直な方向において、前記コイル30の一方の端と1本のスリット12の端とが一致すると共に、前記コイル30の他方の端と他の1本のスリット12の端とが一致していることを特徴とする請求項4に記載の半導体装置。前記スリット12は、絶縁膜の単膜、絶縁膜を含む複合膜、および空隙のいずれかによって満たされていることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。前記スリット12は、前記一方向と、この一方向に対して傾けられた他方向と、に沿って形成されていることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置。前記コイル30のうちの最外周に位置する部分の少なくとも一部は前記一方向に沿って形成されており、前記スリット12は、前記半導体基板10の一面11において、前記一方向に沿った前記コイル30の一方の端および他方の端からそれぞれ突出していると共に、当該突出した長さが前記コイルの一方の端から他方の端までの長さの半分以上になっていることを特徴とする請求項1ないし7のいずれか1つに記載の半導体装置。前記スリット12は、前記半導体基板10の一面11に垂直な方向において、前記半導体基板10を貫通していることを特徴とする請求項1ないし8のいずれか1つに記載の半導体装置。前記半導体基板10は、前記半導体基板10の一面11において、前記コイル30が形成された範囲のうち前記コイル30の最外周に位置する部分の直下を除いた領域に別のスリット15を備えており、前記別のスリット15は、前記半導体基板10の一面11を基準とした深さが、前記コイル30のうちの最外周に位置する部分の少なくとも一部の直下に位置するスリット12よりも浅いことを特徴とする請求項1ないし9のいずれか1つに記載の半導体装置。前記半導体基板10は、前記半導体基板10の一面11において、前記コイル30が形成された範囲のうち前記コイル30の最外周に位置する部分の直下を除いた領域に回路が形成された回路形成領域50を備えていることを特徴とする請求項1ないし10のいずれか1つに記載の半導体装置。前記コイル30のうちの最外周に位置する部分の少なくとも一部の直下に位置するスリット12は、前記回路形成領域50のトレンチ分離用として用いられることを特徴とする請求項11に記載の半導体装置。しかしながら、特許文献1では、コイル直下のシリコン基板が全て除去されているため、コイル下部に集積回路を形成することができず、回路-コイル間の配線長増大デバイスの面積増加等の問題が生じてしまう。同様に、特許文献2でもコイル直下の基板全体に溝が掘られた構造であるため、コイル直下に回路を構成することができない。本発明は上記点に鑑み、半導体基板の上方にコイルが設けられた半導体装置において、コイル直下の半導体基板に回路を形成することができる構造を提供することを目的とする。上記目的を達成するため、請求項1に記載の発明では、一面11を有する半導体基板10と、半導体基板10の一面11に形成された絶縁層20と、絶縁層20の上方に渦状に形成されたコイル30と、を備えた半導体装置であって、半導体基板10は、コイル30のうちの最外周に位置する部分の少なくとも一部の直下に、一面11に平行な面方向のうちの一方向に沿って形成されたスリット12を備えていることを特徴とする。これによると、スリット12を境界として半導体基板10の渦電流面積が制限されるので、半導体基板10に発生する渦電流による損失を低減させることができる。したがって、コイル30直下の半導体基板10に回路を形成できるようにすることができる。請求項2に記載の発明では、スリット12における一方向に垂直な方向の幅は、コイル30のうちの最外周に位置する部分における一方向に垂直な方向の幅よりも狭いことを特徴とする。これによると、スリット12によって占有される半導体基板10の領域が小さくなるので、半導体基板10に形成することができる回路の面積を広くすることができる。請求項3に記載の発明では、スリット12における一方向に垂直な方向の幅は、コイル30のうちの最外周に位置する部分における一方向に垂直な方向の幅と同じであることを特徴とする。これによると、半導体基板10に設けられた絶縁領域が増えるので、半導体基板10に流れる渦電流の面積を減らすことができる。したがって、渦電流低減効果をより高くすることができる。請求項4に記載の発明では、半導体基板10は、コイル30のうちの最外周に位置する部分の少なくとも一部の直下に、一方向に沿って形成されたスリット12を少なくとも2本備えていることを特徴とする。これによると、各スリット12に充填されるものの体積が小さくなるので、半導体基板10とスリット12内の材料との熱膨張係数差により発生する熱応力を小さくすることができる。そのため、残留応力が減り、スリット12の近傍のクラック結晶欠陥の発生を防止でき、リーク等のデバイス特性の劣化を防ぐことができる。請求項5に記載の発明では、請求項4に記載の発明において、コイル30のうちの最外周に位置する部分の少なくとも一部は一方向に沿って形成されている。また、少なくとも2本のスリット12は、コイル30のうちの最外周に位置する部分において一方向に垂直な方向の幅の範囲内に位置している。さらに、一方向に垂直な方向において、コイル30の一方の端と1本のスリット12の端とが一致すると共に、コイル30の他方の端と他の1本のスリット12の端とが一致していることを特徴とする。このようにスリット12が一方向に垂直な方向におけるコイル30の端に位置しているので、半導体基板10に流れる渦電流の面積を減らすことができる。したがって、渦電流低減効果をより高くすることができる。請求項6に記載の発明では、スリット12は、絶縁膜の単膜、絶縁膜を含む複合膜、および空隙のいずれかによって満たされていることを特徴とする。これにより、スリット12内に設けられたものにより電流が流れてしまうことを防止することができる。請求項7に記載の発明では、スリット12は、一方向と、この一方向に対して傾けられた他方向と、に沿って形成されていることを特徴とする。これによると、半導体基板10が二方向のスリット12によって区画されるので、半導体基板10に流れる渦電流の面積を小さくすることができる。請求項8に記載の発明では、コイル30のうちの最外周に位置する部分の少なくとも一部は一方向に沿って形成されている。そして、スリット12は、半導体基板10の一面11において、一方向に沿ったコイル30の一方の端および他方の端からそれぞれ突出していると共に、当該突出した長さがコイル30の一方の端から他方の端までの長さの半分以上になっていることを特徴とする。これによると、一方向におけるコイル30の長さよりもスリット12が長いので、コイル30の下部に最も大きく発生する渦電流の流れをスリット12によって遮ることができ、ひいては渦電流の低減効果を向上させることができる。請求項9に記載の発明では、スリット12は、半導体基板10の一面11に垂直な方向において、半導体基板10を貫通していることを特徴とする。これによると、貫通したスリット12によって半導体基板10が厚み方向に完全に区画されるので、渦電流の面積を確実に区画でき、ひいては渦電流低減の効果を向上させることができる。請求項10に記載の発明では、半導体基板10は、半導体基板10の一面11において、コイル30が形成された範囲のうちコイル30の最外周に位置する部分の直下を除いた領域に別のスリット15を備えている。そして、別のスリット15は、半導体基板10の一面11を基準とした深さが、コイル30のうちの最外周に位置する部分の少なくとも一部の直下に位置するスリット12よりも浅いことを特徴とする。これによると、半導体基板10に設けられた別のスリット15が渦電流の面積を制限する役割を果たすので、半導体基板10に発生する渦電流を低減することができる。したがって、コイル直下の半導体基板10に回路を形成することができる。請求項11に記載の発明では、半導体基板10は、半導体基板10の一面11において、コイル30が形成された範囲のうちコイル30の最外周に位置する部分の直下を除いた領域に回路が形成された回路形成領域50を備えていることを特徴とする。スリット12によって渦電流の面積が低減されているので、コイル30の下方に回路形成領域50を設けることができる。請求項12に記載の発明では、請求項11に記載の発明において、コイル30のうちの最外周に位置する部分の少なくとも一部の直下に位置するスリット12を、回路形成領域50のトレンチ分離用として用いることもできる。なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。第1実施形態以下、本発明の第1実施形態について図を参照して説明する。本実施形態に係る半導体装置は、無線通信を行うためのコイルを備えたものである。図1は、本実施形態に係る半導体装置の斜視図である。この図に示されるように、半導体装置は、一面11を有する半導体基板10と、半導体基板10の一面11に形成された絶縁層20と、絶縁層20の上方に形成されたコイル30と、を備えて構成されている。半導体基板10はシリコン基板等であり、絶縁層20はSiO2等の酸化膜である。図2aは図1に示された半導体装置の平面図である。この図に示されるように、コイル30は四角形状の渦状にレイアウトされている。コイル30は例えばCuで形成されている。図2bは図2aのA-A断面図である。この図に示されるように、半導体基板10は、コイル30の直下にスリット12を備えている。具体的には、半導体基板10は、コイル30のうち、半導体基板10の一面11に平行な面方向のうちの一方向に沿って形成された部分の直下にスリット12を備えている。図2aに示されるコイル30の渦形状では一方向に沿った部分が三箇所あるので、スリット12は半導体基板10に3本設けられている。このように、スリット12が設けられている位置はコイル30の直下であり、コイル30の直下以外にはスリット12が設けられていない。スリット12は、絶縁膜の単膜、絶縁膜を含む複合膜、および空隙のいずれかによって満たされており、スリット12中には電流は流れないようなっている。なお、直下とはコイル30の下方という意味である。このような構成によると、半導体基板10に発生する渦電流の面積が低減する。これについて、図3を参照して説明する。まず、図3aは半導体基板10にスリット12が設けられていない構造の断面図と渦電流を示している。この構造では、コイル30に電流が流れると、半導体基板10の一面11に垂直な方向に発生した磁界を打ち消すように半導体基板10に渦電流が流れる。半導体基板10にはこの渦電流を遮る構造がないため、半導体基板10の一面11における渦電流の面積はコイル30の範囲よりも大きくなる。一方、図3bは半導体基板10にスリット12が設けられた図2bの断面と渦電流を示している。このように、半導体基板10にスリット12が設けられているので、スリット12を境界として半導体基板10の渦電流面積を制限することができる。これに伴って渦電流損失が低減し、インダクタンスの低下を抑えることができる。半導体基板10のうちコイル30の配線直下が最も渦電流密度が高くなるため、その位置にスリット12を設けることで渦電流低減に効果がある。続いて、具体的な半導体装置の構造について説明する。図4は半導体装置の具体的な断面図である。なお、図4は例えば図1のA-A断面に相当する図である。図4に示されるように、半導体基板10の一面11には絶縁層20が形成され、この絶縁層20の上にコイルユニット31が搭載されている。コイルユニット31は、コイル30をポリイミド等の絶縁膜32で包み込んだものであり、絶縁層20に接着固定されている。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、絶縁膜32は特許請求の範囲の絶縁層に対応する。そして、スリット12における一方向に垂直な方向の幅は、コイル30における一方向に垂直な方向の幅よりも狭くなっている。これにより、スリット12によって占有される半導体基板10の領域が小さくなるので、半導体基板10に形成できる回路の面積を広く確保することができる。スリット12にはSiO2の酸化膜が埋め込まれている。この酸化膜は絶縁層20の一部である。次に、図4に示される半導体装置の製造方法について、図5を参照して説明する。なお、図5に示される各工程とは別のレイヤートランスファー工程等により作製したコイルユニット31を用意しておく。まず、図5aに示す工程では、シリコン基板等の半導体基板10を用意し、コイル30のうち一方向に沿った最外周に位置する部分の直下となる位置にスリット12を形成する。スリット12は、例えばトレンチエッチングにより形成する。ここで、スリット12の深さは、半導体基板10の厚みの半分よりも深くなるように形成することが好ましい。スリット12が深いほど、半導体基板10の一面11の面方向に流れる渦電流を制限することができるからである。図5bに示す工程では、熱酸化の方法によりスリット12の壁面と半導体基板10の一面11に絶縁層20として酸化膜を形成する。また、絶縁層20の表面を研磨して平坦化する。続いて、図5cに示す工程では、予め用意しておいたコイルユニット31を酸化膜表面に搭載し、接着する。このとき、スリット12の位置とコイルユニット31のコイル30の位置とを合わせる。こうして、図4に示される半導体装置が完成する。以上説明したように、本実施形態では、半導体基板10のうちコイル30の下方にスリット12を設けたことが特徴となっている。これにより、半導体基板10に発生する渦電流の面積が小さくなるので、渦電流損失が低減し、渦電流低減に効果がある。したがって、半導体基板10の上方にコイル30が設けられていても、コイル30直下の半導体基板10に回路を形成できるようにすることができる。すなわち、コイル30の直下の半導体基板10に集積回路を形成することができる。また、実装面積を縮小することができ、回路-コイル30間の配線長も短くすることができる。第2実施形態本実施形態では、第1実施形態と異なる部分について説明する。図6は本実施形態に係る半導体装置の断面図であり、図1のA-A断面に相当する図である。この図に示されるように、本実施形態では、半導体基板10の上方に形成されたコイルユニット31において、少なくともコイル30の最外周配線直下にコイル幅と同じ幅のスリット12が形成されている。具体的には、スリット12における一方向に垂直な方向の幅は、コイル30のうちの最外周に位置する部分における一方向に垂直な方向の幅と同じである。そして、スリット12の壁面には絶縁層20としてSiO2の酸化膜が形成されており、この酸化膜上にPoly-Si等の埋込部材13が埋め込まれている。このように、スリット幅とコイル幅とを同じとし、スリット12の位置はコイル配線の真下とする。これにより、第1実施形態に対して半導体基板10に設けられた絶縁領域が増えるので、渦電流低減効果が高くなる。次に、図6に示される半導体装置の製造方法について、図7を参照して説明する。まず、図7aに示す工程では、図5aに示す工程と同様に、半導体基板10を用意してコイル30のうち一方向に沿った最外周に位置する部分の直下に位置するようにスリット12をトレンチエッチングで形成する。ここで、スリット12における一方向に垂直な方向の幅が同方向におけるコイル30の幅と同じとなるようにスリット12を形成する。続いて、図7bに示す工程では、熱酸化の方法によりスリット12の壁面と半導体基板10の一面11に絶縁層20としてSiO2の酸化膜を形成する。また、図7cに示す工程では、プラズマCVD法等により、埋込部材13としてPoly-Siをスリット12に埋め込むと共に酸化膜表面にも埋込部材13を積層する。この後、図7dに示す工程では、表面研磨によって埋込部材13であるPoly-Siを削っていき、酸化膜表面が露出するところまで削る。そして、レイヤートランスファー工程などにより作製したコイルユニット31をこの酸化膜表面に搭載する。こうして、図6に示す半導体装置が完成する。以上説明したように、スリット幅とコイル幅とを同じにすることにより、半導体基板10に設けた絶縁領域を増やして半導体基板10に流れる渦電流の面積を低減することもできる。第3実施形態本実施形態では、第2実施形態と異なる部分について説明する。第2実施形態では、スリット12に埋込部材13としてPoly-Siを埋め込んでいたが、本実施形態ではスリット12内を全て酸化膜で埋め込んだ構造となっている。図8は本実施形態に係る半導体装置の断面図であり、図1のA-A断面に相当する図である。この図に示されるように、スリット12には絶縁層20としてSiO2の酸化膜が埋め込まれている。図9は図8に示された半導体装置の製造工程を示した図である。上述のように、まずは半導体基板10を用意する。そして、図9aに示す工程では、半導体基板10のうち一方向に沿ったコイル配線直下に当たる箇所にトレンチエッチングを施し、一方向に沿った複数のスリット14を形成する。複数のスリット14は、コイル30において一方向に垂直な方向の幅の範囲に形成する。すなわち、スリット12の幅は、一方向に垂直な方向において一方の端に位置するスリット14の壁面と他方の端に位置するスリット14の壁面との間の幅となる。図9bに示す工程では、熱酸化の方法により複数のスリット14の壁面と半導体基板10の一面11に絶縁層20を形成する。これにより、各スリット14間のSiはSiO2になり、複数のスリット14は無くなり、1つのスリット12に絶縁層20が埋め込まれた構造となる。この後、コイルユニット31を絶縁層20の上に搭載することにより、図8に示される半導体装置が完成する。以上説明したように、半導体基板10のうちコイル配線直下となる位置に複数のスリット14を形成して熱酸化することにより1つのスリット12とこのスリット12内に位置する絶縁層20とを形成することもできる。第4実施形態本実施形態では、第1~第3実施形態と異なる部分について説明する。本実施形態では、コイル30の直下に2本のスリット12を設けたことが特徴となっている。図10は本実施形態に係る半導体装置の断面図であり、図1のA-A断面に相当する図である。この図に示されるように、1つのコイル30の直下に2本のスリット12が形成されている。上述のように、コイル30のうち一方向に沿って形成された部分の直下にスリット12が位置しているので、2本のスリット12も一方向に沿って半導体基板10に形成されている。なお、スリット12の数は2本でなくとも3本以上でも良い。このように、コイル30の直下に少なくとも2本のスリット12を設けることで、各スリット12に埋め込む埋込部材13や絶縁層20の体積が小さくなる。このため、半導体基板10と埋込部材13や絶縁層20との熱膨張係数差により発生する熱応力が小さくなる。その結果、残留応力が減り、埋込部材13や絶縁層20の近傍のクラック結晶欠陥の発生を防止でき、リーク等のデバイス特性の劣化を防ぐことができる。また、2本のスリット12は、コイル30において一方向に垂直な方向の幅の範囲内に位置しており、当該垂直な方向において、コイル30の一方の端と1本のスリット12の端とが一致すると共に、コイル30の他方の端と他の1本のスリット12の端とが一致している。これにより、第2実施形態等と同様に、半導体基板10において渦電流の面積を制限することができる。図11は図10に示された半導体装置の製造工程を示した図である。まず、半導体基板10を用意し、図11aに示す工程では、半導体基板10のうち一方向に沿ったコイル配線直下に当たる箇所にトレンチエッチングを施し、一方向に沿った2本のスリット12をそれぞれ形成する。2本のスリット12はコイル30の幅の範囲内にそれぞれ位置すると共に、2本のスリット12をコイル配線の端面の直下にそれぞれ形成する。続いて、図11bに示す工程では、熱酸化の方法によりスリット12の壁面と半導体基板10の一面11に絶縁層20としてSiO2の酸化膜を形成する。また、表面研磨により、半導体基板10の一面11上の絶縁層20の表面を平坦化する。この後、レイヤートランスファー工程等により作製したコイルユニット31を絶縁層20の上に搭載する。こうして、図10に示される半導体装置が完成する。以上説明したように、半導体基板10上に形成されたコイルユニット31において、少なくともコイル30の最外周配線直下に、コイル配線1本に対し少なくとも2本のスリット12を形成することもできる。この場合、2本のスリット12は、コイル配線の端面の直下にそれぞれ形成することが好ましい。第5実施形態本実施形態では、第1~第4実施形態と異なる部分について説明する。本実施形態では、半導体基板10のうち一方向に沿ったコイル30の部分の直下を除いた領域に別のスリットを設けている。図12は本実施形態に係る半導体装置の断面図であり、図1のA-A断面に相当する図である。この図に示されるように、半導体基板10は上述のスリット12の他に、半導体基板10の一面11において、コイル30が形成された範囲のうちコイル30のうち一方向に沿った部分の直下を除いた領域に別のスリット15を備えている。別のスリット15は、半導体基板10の一面11を基準とした深さが、コイル30のうち一方向に沿った部分の直下に位置するスリット12よりも浅い。具体的には、半導体基板10の厚みが例えば400μm~600μmの厚みであり、コイル30のうち一方向に沿った部分の直下に位置するスリット12の深さが例えば100μmである。そして、別のスリット15の深さが例えば10μm程度である。この別のスリット15は、例えば回路の絶縁分離用トレンチ分離用や素子分離用として利用される。このように、半導体基板10にスリット12より浅い別のスリット15を設けることで、この別のスリット15が渦電流の面積を制限する役割を果たす。したがって、半導体基板10に発生する渦電流が低減されるので、コイル30の真下に回路形成領域を設けることが可能となる。これにより、半導体基板10に広い面積を確保しなくとも、コイル30と回路との積層構造が可能となり、半導体装置の小型化を実現できる。図13は図12に示された半導体装置の製造工程を示した図である。まず、図13aに示す工程では、半導体基板10を用意し、半導体基板10の一面11にレジスト40を形成する。ここで、半導体基板10に深堀りする箇所にはレジスト40の開口幅を広い範囲に、浅堀りする箇所にはレジスト40の開口幅を狭い範囲に露光する。次に、図13bに示す工程では、レジスト40のパターンに従って半導体基板10にトレンチエッチングを施し、スリット12、15を形成する。このとき、マイクロローディング効果により、レジスト40の開口幅が広い箇所は深く、開口幅が狭い箇所は浅くエッチングされる。この後、第4実施形態の図11bに示す工程と同様に、熱酸化の方法によりスリット12の壁面と半導体基板10の一面11に絶縁層20を形成する。また、絶縁層20の上にコイルユニット31を搭載する。こうして、図12に示される半導体装置が完成する。以上説明したように、コイル配線直下以外に別のスリット15を設け、この別のスリット15の深さをコイル配線直下のスリット12の深さより浅くしても良い。コイル配線直下以外は渦電流密度が小さいため、浅いスリット15でも効果がある。スリット15を浅くすることで、スリット15下に配線層等を形成できる。第6実施形態本実施形態では、第5実施形態と異なる部分について説明する。図14は本実施形態に係る半導体装置の断面図であり、図1のA-A断面に相当する図である。この図に示されるように、本実施形態では半導体基板10のうち2つの別のスリット15の間が回路形成領域50とされ、この回路形成領域50に所望の回路が形成されている。例えば、半導体基板10は例えばN型のSi基板である。また、回路形成領域50には、各別のスリット15の間の半導体基板10にP-型領域51が形成され、このP-型領域51の表層部にソース領域となるN型領域52が形成されている。各N型領域52の間の絶縁層20の上にはゲート電極53が形成されている。これにより、MOSFETが構成されている。また、P-型領域51の表層部に形成されたP型領域54は絶縁層20のコンタクトホール21を介して絶縁層20上のアルミ配線55に電気的に接続されている。なお、コイル30は図示しない配線を介して回路形成領域50に形成された回路に電気的に接続されている。そして、絶縁層20の上に、ゲート電極53およびアルミ配線55を被うようにコイルユニット31が搭載されている。ここで、ゲート電極53やアルミ配線55は絶縁層20の上に位置しているものであるが、絶縁層20の表面のごく一部に位置しているものであるので、コイルユニット31によって積層しても問題ない。すなわちコイルユニット31を圧着させている。以上のように、コイル30の真下に回路形成領域50を設け、この回路形成領域50に所望の回路を設けることができる。第7実施形態本実施形態では、第1実施形態と異なる部分について説明する。図15は本実施形態に係る半導体装置の断面図であり、図1のA-A断面に相当する図である。この図に示されるように、本実施形態では、コイル30の最外周に位置する部分の直下以外にはスリット12が設けられておらず、コイル30の最外周に位置する部分以外のコイル配線直下に回路形成領域50が設けられている。具体的には、半導体基板10の一面11において、コイル30が形成された範囲のうちコイル30の最外周に位置する部分の直下を除いた半導体基板10の領域に所望の回路が形成された回路形成領域50が設けられている。また、コイル30のうちの最外周に位置する部分の直下に位置するスリット12の1つは、回路形成領域50のトレンチ分離用として利用されている。さらに、半導体基板10のうちコイル30の最外周に位置する部分以外の領域に回路形成領域50を画定するためのトレンチ分離用のスリット15が形成されている。なお、図15に示される構造では、コイル30の直下のスリット12とは別のスリット15が設けられていることにより、2つの回路形成領域50が設けられ、それぞれに回路が形成されている。以上のように、半導体基板10のうちコイル30の最外周直下以外の領域にはスリット12を形成しないことで、回路形成領域50の面積を拡大することができる。また、渦電流が最も大きくなるコイル30の最外周配線直下にスリット12を設けるため、コイル30の内周の配線直下には回路を形成することができる。第8実施形態本実施形態では、第1~第7実施形態と異なる部分について説明する。図16は本実施形態に係る半導体装置の平面図である。図16aに示されるように上記各実施形態では一方向に沿ってスリット12が形成されていたが、図16bに示されるように図16aにおける一方向に垂直な方向を一方向としてこの方向に沿ってスリット12を設けても良い。第9実施形態本実施形態では、第1実施形態と異なる部分について説明する。図17は本実施形態に係る半導体装置の断面図である。この図に示されるように、コイル30の直下に位置するスリット12は、半導体基板10の一面11に垂直な方向において、半導体基板10を貫通している。これにより、貫通したスリット12によって半導体基板10が厚み方向に完全に区画されるので、スリット12の下部に流れる渦電流が無くなる。したがって、渦電流低減の効果をさらに向上させることができる。第10実施形態本実施形態では、第1実施形態と異なる部分について説明する。図18は本実施形態に係る半導体装置の平面図である。この図に示されるように、スリット12は、一方向だけでなく、この一方向に対して直角の方向に傾けられた他方向に沿っても形成されている。このように、スリット12を二方向に設けても良い。これにより、半導体基板10がスリット12によって区画されるので、渦電流の面積を小さくすることができる。なお、半導体基板10の一面11の面方向において、他方向に沿ったスリット12は一方向に沿ったスリット12に対して傾けられていれば良く、上記のように二方向のスリット12が90°に交わっていなくても良い。第11実施形態本実施形態では、第1~第10実施形態と異なる部分について説明する。図19は本実施形態に係る半導体装置の平面図である。この図に示されるように、本実施形態では、半導体基板10の一面11の面方向において一方向と直角の他方向のそれぞれに沿ってスリット12がコイル30の直下に形成されている。そして、コイル30の一方向に沿って形成された部分の直下に位置するスリット12が、半導体基板10の一面11の面方向において、一方向に沿ったコイル30の一方の端および他方の端からそれぞれ突出していると共に、当該突出した長さがコイルの一方の端から他方の端までの長さの半分以上になっている。具体的には、図19に示されるように、一方向に沿ったコイル30の一方の端から他方の端までをコイル径とすると共に、コイル径をaとすると、スリット12はコイル30の一方の端からa/2以上延設されていると共に、コイル30の他方の端からa/2以上延設されている。このように、一方向におけるコイル30の長さよりもスリット12を長くすることにより、コイル30の下部に最も大きく発生する渦電流の流れをスリット12によって遮ることができる。したがって、渦電流を低減することができる。なお、上記では一方向におけるスリット12の長さについて述べたが、一方向に対して傾けられた他方向に沿って形成されたスリット12についても同様のことが言えると共に同様の効果を得ることができる。第12実施形態本実施形態では、第1~第11実施形態と異なる部分について説明する。上記各実施形態では、コイル30が四角形状の渦状にレイアウトされていたが、図20に示されるように円形の渦状にレイアウトされていても良い。このようにコイル30が円形の場合、コイル30のうちの最外周に位置する部分の接線方向が上述の一方向に該当し、スリット12はこの一方向に沿って形成されている。また、図20に示されるように、一方向だけでなくこれに直角の他方向に沿ってもスリット12が形成されていても良い。第13実施形態本実施形態では、第12実施形態と異なる部分について説明する。本実施形態では、図21に示されるようにコイル30は三角形の渦状にレイアウトされていても良い。この場合、上述の他方向は一方向に直角ではなく、一方向に対して例えば60°と120°にそれぞれ傾けられている。もちろん、この角度も一例であり、他の角度でも良い。他の実施形態上記各実施形態で示された半導体装置の構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、スリット12は少なくとも1本設けられていれば渦電流の面積を低減できる効果がある。また、半導体基板10はSi基板だけでなく、2枚のSi層で絶縁層を挟み込んだSOI基板を採用しても良い。コイル30については、上記各実施形態では一層のみであったが、コイル30は多層構造になっていても良い。そして、スリット12に絶縁層20を埋め込む方法としては、熱酸化の方法の他に、スピンコートによりSiO2溶剤等の絶縁材料を塗布し、ベークにより溶媒を蒸発させてSiO2を固める方法を採用しても良い。このように、絶縁層20を形成する方法は上記の方法に限られず、他の方法でも良い。